(57)【要約】【課題】構成部品の点数を少なくし、直流出力電圧に含まれるリップル成分およびスパイク成分を小さなものとするスイッチング電源回路を提供する【解決手段】１次側回路は、制御回路１および発振・ドライブ回路２によってスイッチング周波数が制御されるスイッチング素子Ｑ１とスイッチング素子Ｑ２を有してプッシュプル電圧共振型コンバータとされる。リーケージインダクタＬ１と１次側電圧共振コンデンサＣ１、および、リーケージインダクタＬ１’と１次側電圧共振コンデンサＣ１’とで形成される１次側電圧共振回路を有する。２次側回路は、リーケージインダクタＬ２と２次側電圧共振コンデンサＣ３とで形成される２次側電圧共振回路およびリーケージインダクタＬ２と２次側電流共振コンデンサＣ４とで形成される２次側電流共振回路を有するものとする。また、２次側の高速ダイオードＤｏとインダクタＬｏと２次側平滑コンデンサＣｏとが降圧コンバータとして機能するように構成した。【選択図】図１
2009017714.tif 000002
【特許請求の範囲】
【請求項１】
直流電力を入力して交流電力を発生する１次側回路と、
前記交流電力を２次側回路に伝送するため、センタータップで相互に接続される第１の１次巻線および第２の１次巻線と、２次巻線と、がコアに巻装され、前記第１の１次巻線および前記第２の１次巻線と前記２次巻線とが磁気的に疎結合とされて形成されるコンバータトランスと、
前記２次側回路から負荷に供給される２次側直流出力電圧が定電圧となるように1次側回路を制御する定電圧制御手段と、を備えるスイッチング電源回路であって、
前記１次側回路は、
前記定電圧制御手段によってスイッチング周波数が制御される前記第１の１次巻線に接続される第１のスイッチング素子および前記第２の１次巻線に接続される第２のスイッチング素子と、
前記第１の１次巻線に生じる漏洩インダクタンス成分と前記第１のスイッチング素子に並列接続される第１の１次側電圧共振コンデンサのキャパシタンスとで、第１の１次側電圧共振周波数が支配されるようにして形成される第１の１次側電圧共振回路と、
前記第２の１次巻線に生じる漏洩インダクタンス成分と前記第２のスイッチング素子に並列接続される第２の１次側電圧共振コンデンサのキャパシタンスとで、前記第１の１次側電圧共振周波数と略等しい周波数とされる第２の１次側電圧共振周波数が支配されるようにして形成される第２の１次側電圧共振回路と、を具備し、
前記２次側回路は、
前記コンバータトランスの２次巻線に生じる漏洩インダクタンス成分と、前記２次巻線に直接または交流的に並列接続される２次側電圧共振コンデンサのキャパシタンスとで２次側電圧共振周波数が支配されるようにして形成される２次側電圧共振回路と、
前記コンバータトランスの２次巻線に生じる漏洩インダクタンス成分と、前記２次巻線に直接または交流的に直列接続される２次側電流共振コンデンサのキャパシタンスとで２次側電流共振周波数が支配されるようにして形成される２次側電流共振回路と、
前記２次巻線に得られる交流電力を整流する２次側直流出力電圧生成手段と、を具備し、
前記２次側直流出力電圧生成手段は、
前記２次側電流共振コンデンサと前記２次巻線との直列接続回路に並列に接続されるダイオードと、前記ダイオードに一端が接続されるインダクタと、前記インダクタの他端に接続される２次側平滑コンデンサと、を有して、前記２次巻線に生ずる電圧を降圧するように形成されることを特徴とするスイッチング電源回路。
【請求項２】
前記コンバータトランスは、センタータップによって各々の巻線が接続される第１の２次巻線と第２の２次巻線とを有して形成され、
前記２次側電圧共振コンデンサは、前記第１の２次巻線および前記第２の２次巻線の巻端の両端に直接または交流的に並列に接続され、
前記２次側電流共振回路は、
前記第１の２次巻線に直列に接続される第１の２次側電流共振コンデンサとで形成される第１の２次側電流共振回路と、前記第２の２次巻線に直列に接続される第２の２次側電流共振コンデンサとで形成される第２の２次側電流共振回路と、を有して構成され、
前記２次側直流出力電圧生成手段は、
前記第１の２次側電流共振コンデンサと前記第１の２次巻線との直列接続回路に並列に接続される第１のダイオードと、前記第１のダイオードに一端が接続される第１のインダクタと、前記第１のインダクタの他端に接続される前記２次側平滑コンデンサと、
前記第２の２次側電流共振コンデンサと前記第２の２次巻線との直列接続回路に並列に接続される第２のダイオードと、前記第２のダイオードに一端が接続される第２のインダクタと、前記第２のインダクタの他端に接続される前記２次側平滑コンデンサと、を有して、前記２次巻線に生ずる電圧を降圧するように形成されることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
前記２次側電圧共振コンデンサは、前記２次巻線に接続された前記２次側電流共振コンデンサを介して前記２次巻線と交流的に並列接続されることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項４】
さらに、前記１次側には、
商用周波数の交流電力を整流する１次整流素子と、
前記１次側整流素子と前記センタータップとの間に介在する力率改善回路と、を具備する請求項１に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器の電源として備えられるスイッチング電源回路に関する。
【背景技術】
【０００２】
直流電圧を昇圧および降圧させるコンバータである昇降圧コンバータの一例として、図２６に示すような、インダクタＬ１１、インダクタＬ１２、コンデンサＣ１１、コンデンサＣｏ１１、高速ダイオードＤｏ１１およびスイッチング素子Ｑ１１を備え、入力の電圧Ｅｉを変換して負荷Ｒに電圧Ｅｏを供給するチューク（Ｃｕｋ）コンバータが知られている。チュークコンバータは、昇降圧コンバータとしての機能を有するのみならず、直流出力電圧に含まれるリップル電圧をゼロとする、所謂、ゼロリップルＤＣ―ＤＣコンバータである。以下、図面を引用して、チュークコンバータの動作原理の概要を説明する。
【０００３】
図２６に示すチュークコンバータの等価回路を図２７と図２８に分けて示す。チュークコンバータは、図２７に示すようにインダクタＬ１１、コンデンサＣｏ１１、高速ダイオードＤｏ１２およびスイッチング素子Ｑ１２を備え、入力の電圧Ｅｉを昇圧して負荷Ｒに供給する電圧昇圧コンバータと、図２８に示すようにインダクタＬ１２、コンデンサＣｏ１１、高速ダイオードＤｏ１３およびスイッチング素子Ｑ１３を備え、入力の電圧Ｅｉを降圧して負荷Ｒに供給する降圧コンバータとを組み合わせたものと考えることができる。すなわち、コンデンサＣ１１によって昇圧コンバータと降圧コンバータとを結合したものと考えることができる。ここで、図２７に示す昇圧コンバータ、および、図２８に示す降圧コンバータの各々は、いずれも、周知のコンバータとしての回路技術である。
【０００４】
また、図２６に示すチュークコンバータは、これと等価な回路であるトランスを有するコンバータに変形することができる。図２９に示す回路は、等価な回路であるトランスを有するコンバータを最終的に導くために、図２６に示す回路を書き換えたものであり、コンデンサＣ１１をコンデンサＣ２１とコンデンサＣ２２との直列接続回路で置き換えるものである。さらに、図３０に示す回路は、図２９に示す回路におけるコンデンサＣ２１とコンデンサＣ２２との接続点のフローティング電位をインダクタＬ１３によって固定するものである。図３１に示す回路は、図３０に示す回路におけるインダクタＬ１３を１次巻線Ｎ１と２次巻線Ｎ２とを有するトランスによって構成するものである。図３２に示す回路は、図３１に示す回路における、１次巻線Ｎ１と２次巻線Ｎ２とが有する機能を電圧変換機能とインダクタンス機能とに分離した、図３１と等価なる回路である。図３２に示す回路における、リーケージインダクタＬ１のインダクタンスは１次巻線Ｎ１に生じるインダクタンスに対応し、リーケージインダクタＬ２のインダクタンスは２次巻線Ｎ２に生じるインダクタンスに対応する。また、図３２に示す回路における、１次巻線Ｎ１および２次巻線Ｎ２を巻回して形成されるトランスは、巻線比のみが意味を有する理想トランスである。
【０００５】
図３２に示す回路における、負荷Ｒの両端に生じるリップル電圧を零とする、ゼロリップル条件は、１次巻線Ｎ１の巻数／２次巻線Ｎ２の巻数として得られる巻数の比である巻数比ｎと、トランスの１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋとの関係を、巻数比ｎ＝磁気的な結合係数ｋの関係とすることである。この条件を満たす場合における、１次側の電流ｉ１（図３２を参照）のスイッチング周期における電流波形を図３３に示す。ここで、電流ｉ１が増加する領域はスイッチング素子Ｑ１１がオン（導通）となる期間に対応し、電流ｉ１が減少する領域はスイッチング素子Ｑ１１がオフ（切断）となる期間に対応するものである。また、図３４に２次側の電流ｉ２（図３２を参照）を示すが、図示されるように電流ｉ２は直流電流であり、負荷Ｒの両端に印加される電圧にはリップルが発生しない。しかしながら、このような条件を満たす巻数比ｎを有し、このような条件を満たすリーケージインダクタＬ１とリーケージインダクタＬ２と有するようにして形成される複合トランス（インテグレーテッドマグネテックストランス）の設計、製造は困難であった。この結果、直流の電圧Ｅｉ、負荷Ｒの変化に対して、ゼロリップルで動作する範囲は、狭いものであった。また、スイッチング素子Ｑ１１と高速ダイオードＤｏ１１は、いずれも、所謂、ハードスイッチング動作をしており、ノイズの発生レベルも高いものであった。このように、ゼロリップルで動作する範囲が狭いことと、ノイズ対策の困難なことから、図３２に示す回路の実用化は困難視されていた。近年においては、チューク博士は、このチュークコンバータを改良したテスラコンバータ（図示せず）の開発に成功している（例えば、特許文献１を参照）。このテスラコンバータは、図３１に示す回路における１次巻線Ｎ１と並列にアクテイブクランプ回路を付加し、高速ダイオードＤｏ１１をＭＯＳ―ＦＥＴを用いる同期整流回路とし、ソフトスイッチング動作をさせるものである。
【０００６】
また、従来から知られている別の回路としては、図３５に示すスイッチング電源回路がある。このスイッチング電源回路は、１次側には、インダクタＬｐ１として機能するチョークコイルＰＣＣ、スイッチング素子Ｑ１（ボディダイオードＤＤ１を内蔵する）、１次側電圧共振コンデンサＣ１、１次側直列共振コンデンサＣ２およびコンバータトランスＰＩＴの１次巻線Ｎ１を備え、電圧共振回路と電流共振回路とを形成する。２次側には、コンバータトランスの２次巻線Ｎ２、２次側電流共振コンデンサＣ４、高速ダイオードＤｏ１、高速ダイオードＤｏ２、第１の２次側平滑コンデンサＣｏ１、第２の２次側平滑コンデンサＣｏ２、インダクタＬｏを備え、電流共振回路を形成するとともに、倍圧半波整流回路を形成するものとした多重共振形コンバータである。ここで、１次巻線Ｎ１と２次巻線Ｎ２とは磁気的に疎結合とされ、１次巻線Ｎ１はリーケージインダクタＬ１として機能し、２次巻線Ｎ２はリーケージインダクタＬ２として機能する。また、制御回路１および発振・ドライブ回路２は制御手段として機能し、２次側の電圧Ｅｏ２の電圧値を一定とする。
【０００７】
図３６は、図３５に示す回路の主要な部分の電圧と電流とを示して、その動作を示すものである。図面の上段より、電流ＩＱ１（図３５を参照）、電流ＩＤ２（図３５を参照）、電流ＩＤ１（図３５を参照）、電圧Ｅｏ１（図３５を参照）および電圧Ｅｏ２（図３５を参照）の各々を示している。
【０００８】
また、従来から知られているさらに別の回路としては、図３７に示すスイッチング電源回路がある。図３７に示す回路は電圧共振シングルエンデッドのコンバータであり、２次側は倍電圧整流回路とされている多重共振コンバータである。コンバータトランスの１次巻線と２次巻線との結合係数ｋは０．８５として構成されている。図３８は、このスイッチング電源回路の各部波形を示すものである。電圧Ｖ１（図３７を参照）は正弦波状であるが、高速ダイオードＤｏ１、高速ダイオードＤｏ２のスイッチングのターンオフ時の逆回復時間の影響で図３８の電圧ΔＥｏとして示すように、スパイク電圧が生じる。
【０００９】
また、従来から知られている別の回路としては、図３９に示すスイッチング電源回路がある。図３９に示す回路は、このようなスパイク電圧を防止するために効果がある回路である。電圧共振コンデンサＣ３とチョークコイルＬｏ１との直列回路が、スパイク電圧を吸収する効果がある。
【００１０】
図４０は、図３９に示す回路の各部の波形を示すものである。上段の４つの波形である。電圧ＶＡＣ（図３９を参照）、電流ＩＡＣ（図３９を参照）、電圧Ｖ２（図３９を参照）、電圧ΔＥｏ１（図３９を参照）は商用交流電圧の周期の波形図を示すものである。また、電圧Ｖ１（図３９を参照）、電流ＩＱ１（図３９を参照）、電流Ｉ２３（図３９を参照）、電圧ΔＥは２次側出力電圧に含まれるリップル電圧を示すものであり、各々の波形はスイッチング周期の波形を示すものである。
【００１１】
【特許文献１】米国特許第６４６２９６２号明細書
【特許文献２】特開平６−１６９５６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、図３２に示すチュークコンバータにおいては、上述したように、良好な特性を有する複合トランスを設計、製造することが困難である。また、これを改良したテスラコンバータにおいては、３個のＭＯＳ−ＦＥＴと高速ダイオードが必要とされ、構成部品の点数が増大するとともに、依然として複合トランスの入手が困難であるという点についての根本的な解決はされていない。また、図３５に示すコンバータ回路においては、倍圧半波整流回路を形成する高速ダイオードＤｏ１および高速ダイオードＤｏ２の逆回復時間（ｔｒｒ）によって、高速ダイオードのターンオフ時に、電圧Ｅｏ１に、スイッチング周期で発生するリップル電圧の大きさの５倍程度の大きさを有するスパイク電圧が発生する。また、このスパイク電圧の抑制対策としての図３５に示すコンバータ回路においては、スパイク電圧は抑圧されるものの、図４０の電圧ΔＥｏとして示すように、平滑コンデンサＣｏ１のＥＳＲ（等価内部抵抗）の影響により、１Ｖ（ｐ−ｐ値）程度発生し、その電圧も低い電圧と高い電圧とが交互に発生する非対称性を有している。このように、図３２に示す回路ではリップル電圧等は発生しないものの回路部品が多く、その設計には困難をともない、図３５、図３９に示すいずれの回路も、スパイク電圧、リップル電圧の抑制が十分できなかった。
【００１３】
本発は、上述の課題を解決し、構成部品の点数を少なくし、構成が困難な複合トランスを用いることなく、直流出力電圧に含まれるリップル成分およびスパイク成分を小さなものとするスイッチング電源回路を提供するものである。
【課題を解決するための手段】
【００１４】
本発明のスイッチング電源回路は、直流電力を入力して交流電力を発生する１次側回路と、前記交流電力を２次側回路に伝送するため、センタータップで相互に接続される第１の１次巻線および第２の１次巻線と、２次巻線と、がコアに巻装され、前記第１の１次巻線および前記第２の１次巻線と前記２次巻線とが磁気的に疎結合とされて形成されるコンバータトランスと、前記２次側回路から負荷に供給される２次側直流出力電圧が定電圧となるように1次側回路を制御する定電圧制御手段と、を備えるスイッチング電源回路であって、前記１次側回路は、前記定電圧制御手段によってスイッチング周波数が制御される前記第１の１次巻線に接続される第１のスイッチング素子および前記第２の１次巻線に接続される第２のスイッチング素子と、前記第１の１次巻線に生じる漏洩インダクタンス成分と前記第１のスイッチング素子に並列接続される第１の１次側電圧共振コンデンサのキャパシタンスとで、第１の１次側電圧共振周波数が支配されるようにして形成される第１の１次側電圧共振回路と、前記第２の１次巻線に生じる漏洩インダクタンス成分と前記第２のスイッチング素子に並列接続される第２の１次側電圧共振コンデンサのキャパシタンスとで、前記第１の１次側電圧共振周波数と略等しい周波数とされる第２の１次側電圧共振周波数が支配されるようにして形成される第２の１次側電圧共振回路と、を具備し、前記２次側回路は、前記コンバータトランスの２次巻線に生じる漏洩インダクタンス成分と、前記２次巻線に直接または交流的に並列接続される２次側電圧共振コンデンサのキャパシタンスとで２次側電圧共振周波数が支配されるようにして形成される２次側電圧共振回路と、前記コンバータトランスの２次巻線に生じる漏洩インダクタンス成分と、前記２次巻線に直接または交流的に直列接続される２次側電流共振コンデンサのキャパシタンスとで２次側電流共振周波数が支配されるようにして形成される２次側電流共振回路と、前記２次巻線に得られる交流電力を整流する２次側直流出力電圧生成手段と、を具備し、前記２次側直流出力電圧生成手段は、前記２次側電流共振コンデンサと前記２次巻線との直列接続回路に並列に接続されるダイオードと、前記ダイオードに一端が接続されるインダクタと、前記インダクタの他端に接続される２次側平滑コンデンサと、を有して、前記２次巻線に生ずる電圧を降圧するように形成される。
【００１５】
このスイッチング電源回路では、１次側に第１の１次側電圧共振回路と第２の１次側電圧共振回路とを備え、第１の１次側電圧共振回路の共振周波数と第２の１次側電圧共振回路の共振周波数とは略等しく設定される。ここで、第１の１次側電圧共振周波数は、第１の１次巻線に生じる漏洩インダクタンス成分と第１のスイッチング素子に並列接続される第１の１次側電圧共振コンデンサのキャパシタンスとで支配されるようにされ、第２の１次側電圧共振周波数は、第２の１次巻線に生じる漏洩インダクタンス成分と第２のスイッチング素子に並列接続される第２の１次側電圧共振コンデンサのキャパシタンスとで支配されるようにされる。支配されるとは、これらの漏れ漏洩インダクタンス成分とキャパシタンスとで共振周波数が大きく影響を受けることを言うものである。また、漏れインダクタンス成分を発生させるために、第１の１次巻線および第２の１次巻線と２次巻線とが磁気的に疎結合とされて形成される。ここで、疎結合とは磁気的な結合係数が０．８以下であることを言うものである。また、２次側に２次側電圧共振回路と２次側電流共振回路と２次側直流出力電圧生成手段と、負荷に供給される２次側直流出力電圧が定電圧となるように1次側回路を制御する定電圧制御手段とを備える。そして、２次側直流出力電圧生成手段は２次巻線に生ずる電圧を降圧するように形成されることによって、２次側直流出力電圧に含まれるリップル電圧とスパイク電圧の大きさを小さなものとする。
【発明の効果】
【００１６】
本発明によれば、構成部品の点数を少なくし、構成が困難な複合トランスを用いることなく、直流出力電圧のリップル成分を低減するスイッチング電源回路を提供することができる。
【発明を実施するための最良の形態】
【００１７】
「第１実施形態」
図１に示す第１実施形態のスイッチング電源回路は、交流電源からの交流電力を整流平滑して得られる直流電力を入力して高周波の交流電力を発生する１次側回路と、この交流電力を２次側回路に伝送するための１次巻線Ｎ１、１次巻線Ｎ１’および２次巻線Ｎ２がコアに巻装されて形成されるコンバータトランスＰＩＴと、２次側回路から負荷（図示せず）に供給される２次側直流出力電圧Ｅｏが定電圧となるように1次側回路を制御する定電圧制御手段として機能する制御回路１および発振・ドライブ回路２と、を備えるスイッチング電源回路である。ここで、１次側回路と２次側回路とはコンバータトランスの１次巻線Ｎ１および１次巻線Ｎ１’と、２次巻線Ｎ２と、で分離され、１次巻線Ｎ１および１次巻線Ｎ１’を含めて交流電源ＡＣの側に配された回路部が１次側回路であり、２次巻線Ｎ２を含めて２次側平滑コンデンサＣｏの側に配された回路部が２次側回路である。第１実施形態のスイッチング電源回路は、１次側は電圧共振プッシュプルコンバータによる多重共振コンバータであり、２次側は、２次巻線Ｎ２と並列に電圧共振コンデンサを接続し、２次巻線Ｎ２と直列に電流共振コンデンサを有する多重共振コンバータである。
【００１８】
そして、１次側回路は、発振・ドライブ回路２によってスイッチング周波数ｆｓが制御されるスイッチング素子Ｑ１と、コンバータトランスＰＩＴの１次巻線Ｎ１および１次巻線Ｎ１’に生じる漏洩インダクタンス成分であるリーケージインダクタＬ１およびスイッチング素子Ｑ１に並列接続される１次側電圧共振コンデンサＣ１のキャパシタンスとによって１次側電圧共振周波数ｆｐｏ１が支配されるようにして形成され、リーケージインダクタＬ１’およびスイッチング素子Ｑ２に並列接続される１次側電圧共振コンデンサＣ１’のキャパシタンスによって１次側電圧共振周波数ｆｐｏ１’が支配されるようにして形成され、１次側回路の動作を電圧共振形とする１次側電圧共振回路を具備している。ここで、１次側電圧共振周波数が支配されるとは、リーケージインダクタＬ１と１次側電圧共振コンデンサＣ１とが１次側電圧共振周波数ｆｐｏ１を定める主要因となることを言うものであり、リーケージインダクタＬ１’と１次側電圧共振コンデンサＣ１’とが１次側電圧共振周波数ｆｐｏ１’を定める主要因となることを言うものである。１次側電圧共振周波数ｆｐｏ１と１次側電圧共振周波数ｆｐｏ１’とは等しく定められている。例えば、１次側平滑コンデンサＣｉも１次側電圧共振周波数に影響を与えるが、１次側平滑コンデンサＣｉのキャパシタンスの値は１次側電圧共振コンデンサＣ１、１次側電圧共振コンデンサＣ１’のキャパシタンスの値に較べて、例えば、１万倍以上大きいので、１次側平滑コンデンサＣｉは交流的には短絡と見なせて、１次側電圧共振周波数を支配するものではない。
【００１９】
また、２次側回路は、２次巻線Ｎ２に生じる漏れインダクタであるリーケージインダクタＬ２と２次巻線Ｎ２の両端に接続される２次側電圧共振コンデンサＣ３とで２次側電圧共振周波数ｆｐｏ２が支配されるようにして形成される２次側電圧共振回路を具備する。また、２次側回路は、リーケージインダクタＬ２と２次巻線Ｎ２に直列に接続される２次側電流共振コンデンサＣ４とで２次側電流共振周波数ｆｓｏ２が支配されるようにして形成される２次側電流共振回路を具備する。ここで、２次側電圧共振周波数が支配されるとは、リーケージインダクタＬ２と２次側電圧共振コンデンサＣ３とが２次側電圧共振周波数ｆｐｏ２を定める主要因となることを言うものであり、２次側電流共振周波数が支配されるとは、リーケージインダクタＬ２と２次側電流共振コンデンサＣ４とが２次側電流共振周波数ｆｓｏ２を定める主要因となることを言うものである。例えば、２次側平滑コンデンサＣｏも２次側電圧共振周波数および２次側電流共振周波数に影響を与えるが、２次側平滑コンデンサＣｏのキャパシタンスの値は２次側電圧共振コンデンサＣ３のキャパシタンスの値および２次側電流共振コンデンサＣ４のキャパシタンスの値に較べて、例えば、１万倍以上大きいので、２次側平滑コンデンサＣｏは交流的には短絡と見なせて、２次側電圧共振周波数および２次側電流共振周波数のいずれをも支配するものではない。
【００２０】
また、２次側回路は、降圧コンバータとして機能させるための高速ダイオードＤｏとインダクタＬｏと２次側平滑コンデンサＣｏとを具備している。
【００２１】
ここで、図１に示す回路と図２９に示す回路との原理的な対応関係は、図１に示す回路における２次側電流共振コンデンサＣ４を、図２９に示す昇圧コンバータ回路における電源Ｅｉとスイッチング素子Ｑ１１とに置き換えたものと考えることができる。
【００２２】
図１に示すスイッチング電源回路について、入力側から出力側に至る電力経路についてさらに詳細に順に説明する。まず、商用の交流電源ＡＣに対しては、２個のフィルタコンデンサＣＬおよびコモンモードチョークコイルＣＭＣによるコモンモードノイズフィルタが形成されている。
【００２３】
そして、コモンモードノイズフィルタの出力側にはブリッジ接続とされる１次側整流素子Ｄｉおよび１次側平滑コンデンサＣｉから成る全波整流回路が接続される。この全波整流回路が商用の交流電源ＡＣからの交流電力を入力して全波整流動作を行うことによって、１次側平滑コンデンサＣｉの両端には整流平滑された直流電圧が得られ、１次側平滑コンデンサＣｉの両端から直流電力が供給される。この場合の直流の電圧Ｅｉの値は、交流入力電圧ＶＡＣの等倍に対応したレベルとなる。
【００２４】
１次側平滑コンデンサＣｉの一端とコンバータトランスＰＩＴの１次巻線Ｎ１の中間タップとが、インダクタＬｏ１を介して接続され、１次巻線Ｎ１の他端にはスイッチング素子Ｑ１が接続され、１次巻線Ｎ１’の他端にはスイッチング素子Ｑ２が接続され、直流の電圧が、１次巻線Ｎ１を介して１次巻線Ｎ１の他端に接続されるスイッチング素子Ｑ１に供給され、１次巻線Ｎ１’を介して１次巻線Ｎ１’の他端に接続されるスイッチング素子Ｑ２に供給される。スイッチング素子Ｑ１のドレイン−ソース間に対しては、ボディダイオードＤＤ１が並列に接続され、スイッチング素子Ｑ２のドレイン−ソース間に対しては、ボディダイオードＤＤ２が並列に接続される。ボディダイオードＤＤ１およびボディダイオードＤＤ２は、ＭＯＳ−ＦＥＴの製造プロセス上、付随して形成される素子である。
【００２５】
また、スイッチング素子Ｑ１およびスイッチング素子Ｑ２をスイッチング駆動するために、発振・ドライブ回路２が設けられる。この発振・ドライブ回路２は、発振回路、駆動（ドライブ）回路を有しており、例えばこの場合には、汎用のＩＣを用いることができる。発振・ドライブ回路２の発振回路は、所要周波数の発振信号を発生させ、駆動回路は、発振信号を利用して、例えば、スイッチング素子Ｑ１およびスイッチング素子Ｑ２としてのＭＯＳ−ＦＥＴをスイッチング駆動するためのゲート電圧であるスイッチング駆動信号を生成して、ゲートに印加するようにされる。これにより、スイッチング素子Ｑ１およびスイッチング素子Ｑ２は、スイッチング駆動信号の周期（スイッチング周波数ｆｓの逆数）で、連続的にスイッチング動作を行う。
【００２６】
制御回路１は、２次側直流出力電圧Ｅｏをスイッチング周波数制御方式により安定化するために設けられる。この場合の制御回路１は、検出入力である２次側直流出力電圧Ｅｏと、安定化するべき基準の電圧との差として得られる誤差電圧のレベル変化に応じた検出出力を発振・ドライブ回路２に供給する。発振・ドライブ回路２では、入力された制御回路１の検出出力に応じてスイッチング周波数ｆｓが可変されるようにしてスイッチング素子Ｑ１およびスイッチング素子Ｑ２を駆動する。このためには、内部の発振回路により生成する発振信号の周波数を可変することになる。スイッチング素子Ｑ１およびスイッチング素子Ｑ２のスイッチング周波数ｆｓが可変されることで、１次側電圧共振回路の共振インピーダンスが変化し、コンバータトランスＰＩＴの１次巻線Ｎ１から２次巻線Ｎ２側に伝送される電力量が変化するが、これにより２次側直流出力電圧Ｅｏのレベルを安定化させるように動作する。なお、スイッチング素子Ｑ１とスイッチング素子Ｑ２とは相補的に駆動される。
【００２７】
コンバータトランスＰＩＴは、直流電力をスイッチング素子Ｑ１およびスイッチング素子Ｑ２でスイッチングすることによって、再び交流電力とされたスイッチング出力を２次側に伝送するために設けられる。ここで、再び交流電力とされたスイッチング出力の周波数は、例えば、商用の交流電源ＡＣの周波数の１０００倍以上に選ばれるので、コンバータトランスＰＩＴのサイズは小さなものとできる。このコンバータトランスＰＩＴは、図２に断面図を示す構造を有して構成されている。コンバータトランスＰＩＴは、フェライトコアとされている、Ｅ字形状コア（図２に示す断面方向およびこれと直交する断面のいずれもが矩形であるコア、または、図２に示す断面方向は矩形であり、これと直交する断面は円形であるコア）を有している。コンバータトランスＰＩＴは、このように、フェライト材によるＥ字形状コアであるコアＣＲ１およびコアＣＲ２を組合せたＥＥ型コア（コア断面のいずれもが矩形である上述したコアを組み合わせたコア）またはＥＥＲ型コア（コア断面の一方が円形である上述したコアを組み合わせたコア）を備え、１次側と２次側とで巻装部位を分割したうえで、１次巻線Ｎ１および１次巻線Ｎ１’と、２次巻線Ｎ２を、ＥＥ型コアまたはＥＥＲ型コアの中央磁脚を覆うボビンＢの上に巻装している。ここで、１次巻線Ｎ１および１次巻線Ｎ１’と２次巻線Ｎ２とは、磁気的に疎結合とされている。磁気的に疎結合とは、１次巻線Ｎ１および１次巻線Ｎ１’に鎖交する磁束と２次巻線Ｎ２に鎖交する磁束とのすべてが共通するものではなく、１次巻線Ｎ１および１次巻線Ｎ１’または２次巻線Ｎ２のいずれかにのみ鎖交する磁束が存在することをいうものである。このように、疎結合とすることによって、上述したように、１次巻線Ｎ１はリーケージインダクタＬ１として機能し、１次巻線Ｎ１’はリーケージインダクタＬ１’として機能し、２次巻線Ｎ２はリーケージインダクタＬ２として機能することとなる。ここで、１次巻線Ｎ１および１次巻線Ｎ１’と２次巻線Ｎ２との磁気的な結合を疎結合とするためのコンバータトランスＰＩＴは、図２に示すコアＣＲ１、コアＣＲ２の内磁脚を、２本の外磁脚よりも短くすることで実現することができる。
【００２８】
ここで、第１実施形態では、コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって１次巻線Ｎ１および１次巻線Ｎ１’と２次巻線Ｎ２との磁気的な結合係数ｋの値としては、０．７３の疎結合の状態を得るようにしている。コンバータトランスＰＩＴは、このような構造によって１次巻線Ｎ１に所定のリーケージインダクタＬ１を生じさせ、１次巻線Ｎ１’に所定のリーケージインダクタＬ１’を生じさせ、２次巻線Ｎ２に所定のリーケージインダクタＬ２を生じさせる。
【００２９】
そして、スイッチング素子Ｑ１およびスイッチング素子Ｑ２がスイッチングするスイッチング周波数ｆｓにおいては、１次側平滑コンデンサＣｏは短絡とみなせるので、スイッチング素子Ｑ１と並列に接続される１次側電圧共振コンデンサＣ１は、交流的には１次巻線Ｎ１と並列に接続されているとみなせ、スイッチング素子Ｑ２と並列に接続される１次側電圧共振コンデンサＣ１’、は、交流的には１次巻線Ｎ１’と並列に接続されているとみなせる。従って、１次巻線Ｎ１のリーケージインダクタＬ１と１次側電圧共振コンデンサＣ１のキャパシタンスおよび１次巻線Ｎ１のリーケージインダクタＬ１’と１次側電圧共振コンデンサＣ１’のキャパシタンスとで１次側電圧共振回路が形成されることになる。ここで、１次巻線Ｎ１の巻数は４５Ｔ（ターン）、１次巻線Ｎ１’の巻数は４５Ｔ、１次側電圧共振コンデンサＣ１のキャパシタンスは４７００ｐＦ（ピコ・ファラッド）とし、１次側電圧共振コンデンサＣ１’のキャパシタンスは４７００ｐＦとした。このようにして、図１に示す第１実施形態のスイッチング電源回路の１次側は、１次巻線Ｎ１に発生するリーケージインダクタＬ１と１次側電圧共振コンデンサＣ１とで形成される第１の１次側電圧共振回路、および、１次巻線Ｎ１’に発生するリーケージインダクタＬ１’と１次側電圧共振コンデンサＣ１’とで形成される第２の１次側電圧共振回路の２系統の電圧共振回路が形成され、電圧共振型プッシュプルコンバータとして機能する。ここで、第１の１次側電圧共振回路の共振周波数である第１の１次側電圧共振周波数と第２の１次側電圧共振回路の共振周波数である第２の１次側電圧共振周波数の周波数は略同一の周波数に設定される。
【００３０】
１次側平滑コンデンサＣｉと１次側巻線のセンタータップとの間に接続されるインダクタＬｏ１は、ＥＥ−２５フェライト磁芯を用いており、ギャップは０．８ｍｍ、インダクタＬｏ１のインダクタンス値は４００μＨ（マイクロヘンリ）である。インダクタＬｏ１は図２に示すコンバータトランスと同様の構造を有し、巻線としては、１の巻線のみがボビンＢに巻装されている。
【００３１】
次に、第１実施形態のスイッチング電源回路の２次側について説明をする。コンバータトランスＰＩＴの２次巻線Ｎ２には、並列に２次側電圧共振コンデンサＣ３が接続され、リーケージインダクタＬ２と２次側電圧共振コンデンサＣ３とで電圧共振回路が形成される。２次巻線Ｎ２の巻き数は３５Ｔとされ、２次側電圧共振コンデンサＣ３のキャパシタンスの値は０．０１５μＦとしている。
【００３２】
また、スイッチング電源回路の２次側には、電流共振回路として作用する２次側電流共振回路が設けられており、この２次側共振回路は、リーケージインダクタＬ２のインダクタンスの値と２次側電流共振コンデンサＣ４のキャパシタンスの値とで２次側電流共振周波数ｆｓｏ２が支配されるようにして形成される。２次側電流共振コンデンサＣ４のキャパシタンスの値は０．０２２μＦである。
【００３３】
また、スイッチング電源回路の２次側には、高速ダイオードＤｏとローパスフィルタとして機能するインダクタＬｏ２および２次側平滑コンデンサＣｏを備える。また、インダクタＬｏ２のインダクタンスの値は４００μＨであり、ＥＥ−２５フェライト磁芯を用いており、ギャップは０．８ｍｍである。インダクタＬｏ２は図２に示すコンバータトランスと同様の構造を有し、巻線としては、１の巻線のみがボビンＢに巻装されている。
【００３４】
上述したような１次側回路と２次側回路とは、コンバータトランスＰＩＴを介して磁気的に結合されているが、１次巻線Ｎ１および１次巻線Ｎ１’と２次巻線Ｎ２とのまき方向は加極性となるようにして巻回されている。図１においては、１次巻線Ｎ１および１次巻線Ｎ１’と２次巻線Ｎ２とのまき方向は、各々について、巻端の付近に配した黒丸の印で巻線のまき方向を示している。
【００３５】
２次巻線Ｎ２に生じる電圧Ｖ２（図１を参照）が正であるときには、２次巻線Ｎ２、２次側電流共振コンデンサＣ４、インダクタＬｏ２、２次側平滑コンデンサＣｏ、２次巻線Ｎ２の順で、矢印（→）で電流方向を示す電流Ｉ４（図１を参照）が流れる。また、２次巻線Ｎ２に生じる電圧Ｖ２が負であるときには、２次巻線Ｎ２、高速ダイオードＤｏ、２次側電流共振コンデンサＣ４、２次巻線Ｎ２の順で、電流が流れるとともに、インダクタＬｏ２、２次側平滑コンデンサＣｏ、高速ダイオードＤｏの順で、電流Ｉ４が流れる。また、２次側電圧共振コンデンサＣ３には、高速ダイオードＤｏがオフのときのみ、充放電電流が流れる。
【００３６】
ここで、インダクタＬｏ２のインダクタンスの値をリーケージインダクタＬ２のインダクタンスの値よりも大きく選定すると、インダクタＬｏ２に流れる電流Ｉ４の波形を電流連続モードの正弦波形状とすることができる。このような電流波形とすることによって、２次側平滑コンデンサＣｏの両端の２次側直流出力電圧Ｅｏに生じるリップル電圧である電圧ΔＥｏの大きさを減少させることができる。また、このような電流波形とすることによって、高速ダイオードＤｏ１の逆回復時間（ｔｒｒ）の影響によって生じるスパイク電圧の大きさも大幅に減少させることができる。
【００３７】
図３ないし図５は、図１に示した電源回路の各部の動作波形を示している。これらの図において、図３では、最大の負荷電力である負荷電力Ｐｏ＝３００Ｗにおける動作波形を示し、図４では、無負荷の電力である負荷電力Ｐｏ＝０Ｗにおける動作波形を示している。なお、これらの図では、交流入力電圧ＶＡＣ＝１００Ｖとした場合の実験結果を示している。
【００３８】
これら図３、図４において、電圧Ｖ１（図１を参照）は、スイッチング素子Ｑ１の両端電圧であり、スイッチング素子Ｑ１のオンまたはオフに応じた変化を示すものとなる。つまり、電圧Ｖ１が０レベルとなる期間には、図示するスイッチング素子Ｑ１の電流ＩＱ１（図１を参照）が流れる。また、電圧Ｖ２が０レベルとなる期間には、図示するスイッチング素子Ｑ２の電流ＩＱ２（図１を参照）が流れる。電圧Ｖ１および電圧Ｖ２は、ピーク値として７００Ｖが得られている。
【００３９】
１次巻線Ｎ１および１次巻線Ｎ１’に共振電流が流れることにより、コンバータトランスＰＩＴの２次巻線Ｎ２には、図示する電圧Ｖ３（図１を参照）が励起される。このような交流の電圧Ｖ３が得られることで、電流Ｉ３（図１を参照）、電流Ｉ４（図１を参照）の各々が流れ、２次側直流出力電圧Ｅｏとして１７５Ｖの直流電圧が得られる。電圧ΔＥｏは、２次側直流出力電圧Ｅｏのリップル電圧を示すものである。電圧Ｖ３は、ピーク値として５００Ｖが得られており、高速ダイオードＤｏとインダクタＬｏと２次側平滑コンデンサＣｏとが、降圧コンバータの構成部品として機能して、２次側直流出力電圧Ｅｏとして１７５Ｖが得られていることが分かる。なお、第１実施形態のスイッチング電源回路では、交流電源ＡＣが出力する交流入力電圧ＶＡＣの範囲は８５Ｖから１４４Ｖの範囲とした。
【００４０】
図５は、図１に示す第１実施形態のスイッチング電源回路の、負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから３００Ｗまでの範囲における、スイッチング周波数ｆｓ、電力変換効率ηＡＣ→ＤＣ、スイッチング素子Ｑ１およびスイッチング素子Ｑ２のドレインとソースとがオン（導通）となる期間である期間ＴＯＮ、スイッチング素子Ｑ１およびスイッチング素子Ｑ２のドレインとソースとがオフ（切断）となる期間である期間ＴＯＦＦの各々を示している。
【００４１】
図３ないし図５に示す、実験結果から得られた事実から以下のことが分かる。図３と図３５とに示す各々の回路におけるリップル電圧の値を比較する。図３５に示す回路においては、フィルタ回路を簡単なものとして電圧Ｅｏ１を出力直流電圧とする場合には、図３６に示す電圧Ｅｏ１から見て取れるように０．５Ｖ程度であるが、図１に示す回路においては、図３に示す電圧ΔＥｏから見て取れるように０．０８Ｖ程度と小さなものとなっている。またスパイク電圧の大きさは、図３６に示す電圧Ｅｏ１から見て取れるように２．５Ｖ程度であるが、図３に示す電圧ΔＥｏから見て取れるように、０Ｖとなっている。このことは、図３５に示すようなパイ型（π型）のフィルタを用いなくても、良好なるリップル特性とスパイク特性とが得られることを示し、第１実施形態のフィルタは、部品点数が少なく、良好なる特性を呈することを示している。
【００４２】
第１実施形態として示すスイッチング電源回路では、１次側は、電圧共振プッシュプルコンバータ、２次側は、電圧共振回路と電流共振回路とを組み合わせ、さらに、降圧形コンバータとして構成し、１次側と２次側とで、多重共振コンバータを構成している。このように構成することによって、２次側直流出力電圧Ｅｏに含まれるスイッチング周期のリップル電圧である電圧ΔＥｏの大きさは、背景技術における電圧Ｅｏ１に含まれるリップル電圧と比較して、１／６以下とできる。また、２次側直流出力電圧Ｅｏに含まれるスパイク電圧の大きさは、背景技術における電圧Ｅｏ１に含まれるスパイク電圧が２．５Ｖであるのに対して、０Ｖとできる。したがって、背景技術における２次側平滑コンデンサＣｏ２は不要となる。
【００４３】
また、チュークコンバータおよびテスラコンバータでは、２次側直流出力電圧の定電圧化はＰＷＭ制御としているので、コンバータに入力される直流電圧の値、負荷に供給される負荷電力の大きさに応じて、２次側直流出力電圧に含まれるリップル電圧の大きさが大きなものとなるが、第１実施形態として示すスイッチング電源回路では、ＰＦＭ制御を用いているので、コンバータに入力される直流電圧の値が変動する場合でも、２次側直流出力電圧に含まれるリップル電圧の大きさは殆ど変化することがなく、また、負荷電力の減少とともに、２次側直流出力電圧に含まれるスパイク電圧の大きさは減少する。
【００４４】
また、テスラコンバータでは、アクテイブクランプ回路として機能させ、同期整流回路として機能させる目的のために、例えば、ＭＯＳ―ＦＥＴが３個、一組の高速ダイオードが必要とされ、回路構成が複雑となるが、第１実施形態として示すスイッチング電源回路では、簡単な回路構成でありながら、リップル電圧の値が小さいスイッチング電源回路を構成できる。
【００４５】
また、第１実施形態では、１次側平滑コンデンサＣｉに流れるスイッチング周期の電流はインダクタＬｏ１によって平滑され、直流電流に近づいており、２次側平滑コンデンサＣｏに流れるスイッチング周期の電流は、降圧コンバータとして構成するために、インダクタンス値を大きくされたインダクタＬｏ２によって平滑され、直流電流に近づいており、１次側平滑コンデンサＣｉおよび２次側平滑コンデンサＣｏのいずれに対しても電流ストレスは小さなものとなり、１次側平滑コンデンサＣｉおよび２次側平滑コンデンサＣｏの信頼性を向上させることができる。
【００４６】
「第１実施形態の変形例」
第１実施形態のスイッチング電源回路の種々の変形例を以下に示す。図６に示すのは、図１の回路図に示す回路の一部を置き換える回路である。図６では、コンバータトランスＰＩＴの１次巻線Ｎ１および１次巻線Ｎ１’と２次巻線Ｎ２との極性の関係が、図１におけるものとは、異なっている。すなわち、図１においては、１次巻線Ｎ１および１次巻線Ｎ１’と２次巻線Ｎ２との極性の関係は加極性とされたが、図６においては、１次巻線Ｎ１および１次巻線Ｎ１’と２次巻線Ｎ２との極性の関係は減極性とされている。
【００４７】
図７に示すのは、図１の回路図に示す回路の一部を置き換える別の回路の回路図の一部である。図７では、２次側電圧共振コンデンサＣ３を高速ダイオードＤｏに並列に接続するものである。すなわち、２次側電圧共振コンデンサＣ３を２次巻線に直接に並列接続することなく、２次側電流共振コンデンサＣ４を介して、２次側電圧共振コンデンサＣ３を２次巻線に交流的に並列接続している。
【００４８】
「第２実施形態」
図８に示す第２実施形態のスイッチング電源回路は、１次側の接続態様については、第１実施形態のスイッチング電源回路と同様であり、２次側の接続態様が第１実施形態とは異なるものである。以下、第２実施形態の説明においては、第１実施形態におけると同様の部分については、第１実施形態と同一の符号を付して説明を省略する。
【００４９】
１次側回路は、第１実施形態と同様に、発振・ドライブ回路２によってスイッチング周波数ｆｓが制御されるスイッチング素子Ｑ１と、コンバータトランスＰＩＴの１次巻線Ｎ１に生じる漏洩インダクタンス成分であるリーケージインダクタＬ１およびスイッチング素子Ｑ１に並列接続される１次側電圧共振コンデンサＣ１のキャパシタンスによって１次側電圧共振周波数ｆｐｏ１が支配されるようにして形成され、発振・ドライブ回路２によってスイッチング周波数ｆｓが制御されるスイッチング素子Ｑ２と、コンバータトランスＰＩＴの１次巻線Ｎ１’に生じる漏洩インダクタンス成分であるリーケージインダクタＬ１’およびスイッチング素子Ｑ２に並列接続される１次側電圧共振コンデンサＣ１’のキャパシタンスによって１次側電圧共振周波数ｆｐｏ１’が支配されるようにして形成され、１次側回路の動作を電圧共振形とするプッシュプル電圧共振回路を具備している。
【００５０】
また、コンバータトランスＰＩＴはセンタータップによって各々の巻線が接続される２次巻線Ｎ２（第１の２次巻線Ｎ２）と２次巻線Ｎ２’（第２の２次巻線Ｎ２’）とを有して形成されている。この２次巻線Ｎ２および２次巻線Ｎ２’の各々は、１次巻線Ｎ１と疎結合とされており、この結果として、２次側回路は、２次巻線Ｎ２に生じるリーケージインダクタＬ２および２次巻線Ｎ２’生じるリーケージインダクタＬ２’を有するものとなされる。
【００５１】
２次側回路は、上述した、２次巻線Ｎ２と２次巻線Ｎ２’の直列接続の両端に接続される２次側電圧共振コンデンサＣ３とで２次側電圧共振周波数ｆｐｏ２が支配されるようにして形成される２次側電圧共振回路を具備する。ここで、２次側電圧共振回路を形成するインダクタンスの値は、リーケージインダクタＬ２およびリーケージインダクタＬ２’に加えて、２次巻線Ｎ２と２次巻線Ｎ２’によって生じる相互インダクタンスが加算されるものとなり、２次巻線Ｎ２と２次巻線Ｎ２’との接続点がセンタータップとして形成されることによって、２次巻線Ｎ２と２次巻線Ｎ２’とは加極性接続とされる。すなわち、上述した相互インダクタンスの値は正の値となる。
【００５２】
また、２次側回路は、リーケージインダクタＬ２（第１のリーケージインダクタ）と２次巻線Ｎ２（第１の２次巻線）に直列に接続される２次側電流共振コンデンサＣ４（第１の２次側電流共振コンデンサ）とで２次側電流共振周波数ｆｓｏ２１（第１の２次側電流共振周波数ｆｓｏ２１）が支配されるようにして形成される２次側電流共振回路（第１の２次側電流共振回路）を具備し、リーケージインダクタＬ２’（第２のリーケージインダクタ）と２次巻線Ｎ２’（第２の２次巻線）に直列に接続される２次側電流共振コンデンサＣ４’（第２の２次側電流共振コンデンサ）とで２次側電流共振周波数ｆｓｏ２２（第２の２次側電流共振周波数ｆｓｏ２２）が支配されるようにして形成される２次側電流共振回路（第２の２次側電流共振回路）を具備する。
【００５３】
また、２次側回路は、降圧コンバータ（第２の降圧コンバータ）として機能させるための高速ダイオードＤｏ’（第２のダイオード）とインダクタＬｏ’（第２のインダクタ）と２次側平滑コンデンサＣｏとを具備し、また、降圧コンバータ（第１の降圧コンバータ）として機能させるための高速ダイオードＤｏ（第１のダイオード）とインダクタＬｏ（第1のインダクタ）と上述の２次側平滑コンデンサＣｏとを具備している。ここで、２次側平滑コンデンサＣｏを２つの降圧コンバータ（第１の降圧コンバータと第２の降圧コンバータ）で共用しているので、各々の降圧コンバータは並列接続されていることと等価な作用をする。
【００５４】
このようにして、第２実施形態のスイッチング電源回路は、１次側は、電圧共振形シングルエンデッドコンバータとして形成され、２次側は、センタータップによって直列接続される２つの２次巻線の両端に電圧共振コンデンサを接続し、各々の２次巻線と直列に電流共振コンデンサを接続して、多重共振形コンバータとして構成されている。また、この多重共振形コンバータは、２次側には、高速ダイオードとインダクタと２次側平滑コンデンサとから構成される２組の降圧形コンバータを有して形成されている。
【００５５】
１次側回路については、第１実施形態と同様の接続態様を有し、その作用についても同様であるので作用の説明を省略し、具体的な諸定数について説明する。
【００５６】
第２実施形態では、コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値、１次巻線Ｎ１と２次巻線Ｎ２’との磁気的な結合係数ｋの値の各々としては、０．７３の疎結合の状態を得るようにしている。コンバータトランスＰＩＴは、このような構造によって１次巻線Ｎ１に所定のリーケージインダクタＬ１を生じさせ、２次巻線Ｎ２に所定のリーケージインダクタＬ２を生じさせ、２次巻線Ｎ２’に所定のリーケージインダクタＬ２’を生じさせる。
【００５７】
ここで、１次巻線Ｎ１の巻数は４５Ｔとし、１次巻線Ｎ１’の巻数は４５Ｔとし、１次側電圧共振コンデンサＣ１の容量は４７００ｐＦとし、１次側電圧共振コンデンサＣ１’の容量は４７００ｐＦとした。このようにして、図８に示す第２実施形態のスイッチング電源回路の１次側は、１次巻線Ｎ１に発生するリーケージインダクタＬ１と１次側電圧共振コンデンサＣ１とで電圧共振回路が形成される。
【００５８】
第２実施形態のスイッチング電源回路の２次側について説明をする。コンバータトランスＰＩＴの２次巻線Ｎ２と２次巻線Ｎ２’の直列接続回路には、並列に２次側電圧共振コンデンサＣ３が接続され、リーケージインダクタＬ２とリーケージインダクタＬ２’と２次巻線Ｎ２と２次巻線Ｎ２’とに間の相互インダクタと２次側電圧共振コンデンサＣ３とで電圧共振回路が形成される。２次巻線Ｎ２の巻き数は３０Ｔ、２次巻線Ｎ２’の巻き数は３５Ｔとされ、２次側電圧共振コンデンサＣ３のキャパシタンスの値は０．０１μＦとしている。
【００５９】
また、スイッチング電源回路の２次側には、電流共振回路として作用する２次側電流共振回路が２組（第１の２次側電流共振回路、第２の２次側電流共振回路）設けられており、この２次側共振回路は、リーケージインダクタＬ２のインダクタンスの値と２次側電流共振コンデンサＣ４のキャパシタンスの値とで２次側電流共振周波数ｆｓｏ２１が支配され、リーケージインダクタＬ２’のインダクタンスの値と２次側電流共振コンデンサＣ４’のキャパシタンスの値とで２次側電流共振周波数ｆｓｏ２２が支配される。２次側電流共振コンデンサＣ４のキャパシタンスおよび２次側電流共振コンデンサＣ４’の各々のキャパシタンスの値は０．０３３μＦである。
【００６０】
また、スイッチング電源回路の２次側には、高速ダイオードＤｏ’とローパスフィルタ（第２のローパスフィルタ）として機能するインダクタＬｏ’および２次側平滑コンデンサＣｏを備え、高速ダイオードＤｏ２とローパスフィルタ（第１のローパスフィルタ）として機能するインダクタＬｏおよび上述の２次側平滑コンデンサＣｏを備える。インダクタＬｏおよびインダクタＬｏ’の各々のインダクタンスの値は、４００μＨとした。インダクタＬｏおよびインダクタＬｏ’の各々は、図２に示すコンバータトランスと同様の構造を有し、巻線としては、１種類の巻線のみがボビンＢに巻装されている。フェライトコア材としては、ＥＥ−２５（コア材の型番）を用い、内磁脚のギャップとしては、ギャップ長０．８ｍｍに設定した。ここで、第１のローパスフィルタおよび第２のローパスフィルタの各々は上述した第１の降圧コンバータおよび第２の降圧コンバータを構成する部材としても機能し、そのローパス特性によって、リップル成分とスパイク成分とを抑制する。また、上述したように、２次側平滑コンデンサＣｏを第１の降圧コンバータと第２の降圧コンバータとで共用することによって、第１のローパスフィルタの出力と第２のローパスフィルタの出力とを加算する。
【００６１】
上述したような１次側回路と２次側回路とは、コンバータトランスＰＩＴを介して磁気的に結合されているが、１次巻線Ｎ１と２次巻線Ｎ２および２次巻線Ｎ２’とのまき方向は加極性となるようにして巻回されている。図８においては、１次巻線Ｎ１と２次巻線Ｎ２および２次巻線Ｎ２’とのまき方向は、各々について、巻端の付近に配した黒丸の印で巻線のまき方向を示している。
【００６２】
２次巻線Ｎ２’に生じる電圧Ｖ２（図８を参照）が正であるときには、２次巻線Ｎ２から高速ダイオードＤｏ、２次側電流共振コンデンサＣ４に対して、電流が流れるとともに、２次巻線Ｎ２から２次巻線Ｎ２’、２次側電圧共振コンデンサＣ３に電流が流れ、さらに、２次巻線Ｎ２’から２次側電流共振コンデンサＣ４’、インダクタＬｏ’、２次側平滑コンデンサＣｏ、２次巻線Ｎ２の順で電流が流れる。
【００６３】
また、２次巻線Ｎ２に生じる電圧Ｖ２が負であるときには、２次巻線Ｎ２’から高速ダイオードＤｏ１、２次側電流共振コンデンサＣ４’に対して、電流が流れるとともに、２次巻線Ｎ２’、２次巻線Ｎ２、２次側電圧共振コンデンサＣ３に電流が流れ、さらに、２次巻線Ｎ２、２次側電流共振コンデンサＣ４、インダクタＬｏ、２次側平滑コンデンサＣｏ、２次巻線Ｎ２の順に電流が流れる。
【００６４】
ここで、インダクタＬｏおよびインダクタＬｏ’の各々のインダクタンスの値をリーケージインダクタＬ２およびリーケージインダクタＬ２’の各々のインダクタンスの値よりも大きく選定すると、インダクタＬｏおよびインダクタＬｏ’に流れる電流の波形を電流連続モードの正弦波形状とすることができる。このような電流波形とすることによって、２次側平滑コンデンサＣｏの両端の２次側直流出力電圧Ｅｏに生じるリップル電圧である電圧ΔＥｏの大きさを減少させることができる。また、このような電流波形とすることによって、高速ダイオードＤｏ１および高速ダイオードＤｏ２の逆回復時間（ｔｒｒ）の影響によって生じるスパイク電圧の値も大幅に減少させることができる。
【００６５】
図９、図１０は、図８に示した電源回路の各部の動作波形を示している。これらの図において、図９では、最大の負荷電力である負荷電力Ｐｏ＝３００Ｗにおける動作波形を示し、図１０では、無負荷の電力である負荷電力Ｐｏ＝０Ｗにおける動作波形を示している。なお、これらの図では、交流入力電圧ＶＡＣ＝１００Ｖとした場合の実験結果を示している。
【００６６】
これら図９、図１０において、電圧Ｖ１（図８を参照）は、スイッチング素子Ｑ１の両端電圧であり、電圧Ｖ１が０レベルとなる期間には、図示するスイッチング素子Ｑ１の電流ＩＱ１（図８を参照）が流れる。また、電圧Ｖ２（図８を参照）は、スイッチング素子Ｑ２の両端電圧であり、電圧Ｖ２が０レベルとなる期間には、図示するスイッチング素子Ｑ２の電流ＩＱ２（図８を参照）が流れる。
【００６７】
１次巻線Ｎ１に共振電流が流れることにより、コンバータトランスＰＩＴの２次巻線Ｎ２には、図示する電圧Ｖ３（図８を参照）が励起される。このような交流の電圧Ｖ３が得られることで、電流Ｉ３（図８を参照）、電流Ｉ４（図８を参照）の各々が流れ、２次側直流出力電圧Ｅｏとして１７５Ｖの直流電圧が得られる。電圧ΔＥｏは、２次側直流出力電圧Ｅｏのリップル電圧を示すものである。電圧Ｖ３は、ピーク値として５００Ｖが得られており、高速ダイオードＤｏとインダクタＬｏ’と２次側平滑コンデンサＣｏおよび高速ダイオードＤｏとインダクタＬｏと２次側平滑コンデンサＣｏの各々が、降圧コンバータの構成部品として機能して、２次側直流出力電圧Ｅｏとして１７５Ｖが得られていることが分かる。なお、第２実施形態のスイッチング電源回路では、交流電源ＡＣが出力する交流入力電圧ＶＡＣの範囲は８５Ｖから１４４Ｖの範囲とした。
【００６８】
図１１は、図８に示す第２実施形態のスイッチング電源回路の、負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから３００Ｗまでの範囲における、スイッチング周波数ｆｓ、電力変換効率ηＡＣ→ＤＣ、スイッチング素子Ｑ１およびスイッチング素子Ｑ２のドレインとソースとがオン（導通）となる期間である期間ＴＯＮ、スイッチング素子Ｑ１およびスイッチング素子Ｑ２のドレインとソースとがオフ（切断）となる期間である期間ＴＯＦＦの各々を示している。
【００６９】
図９ないし図１１に示す、実験結果から得られた事実から以下のことが分かる。図９と図３５とに示す各々の回路におけるリップル電圧の値を比較する。図３５に示す回路においては、フィルタ回路を簡単なものとする場合には、図３６に示す電圧Ｅｏ１から見て取れるように０．５Ｖ程度であるが、図９に示す回路においては、図９に示す電圧ΔＥｏから見て取れるように、０．０５Ｖ程度の小さなものとなっている。またスパイク電圧の大きさは、図３６に示す電圧Ｅｏ１から見て取れるように２．５Ｖ程度であるが、図１０に示す電圧ΔＥｏから見て取れるように０Ｖとなっている。このことは、図３５に示すようなパイ型（π型）のフィルタを用いなくても、良好なるリップル特性とスパイク特性とが得られることを示し、第２実施形態のフィルタは、部品点数が少なく、良好なる特性を呈することを示している。
【００７０】
第２実施形態として示すスイッチング電源回路では、１次側は、電圧共振プッシュプルコンバータ、２次側は、電圧共振回路と第１の電流共振回路および第２の電流共振回路とを組み合わせ、さらに、降圧形コンバータとして構成し、１次側と２次側とで、多重共振コンバータを構成している。このように構成することによって、２次側直流出力電圧Ｅｏに含まれるスイッチング周期のリップル電圧である電圧ΔＥｏの大きさは、背景技術における電圧Ｅｏ１に含まれるリップル電圧と比較して、１／８以下とできる。また、２次側直流出力電圧Ｅｏに含まれるスパイク電圧０Ｖとできる。したがって、背景技術における２次側平滑コンデンサＣｏ２は不要となる。
【００７１】
また、チュークコンバータおよびテスラコンバータでは、２次側直流出力電圧の定電圧化はＰＷＭ制御としているので、コンバータに入力される直流電圧の値、負荷に供給される負荷電力の大きさに応じて、２次側直流出力電圧に含まれるリップル電圧の大きさが大きなものとなるが、第２実施形態として示すスイッチング電源回路では、ＰＦＭ制御を用いているので、コンバータに入力される直流電圧の値が変動する場合でも、２次側直流出力電圧に含まれるリップル電圧の大きさは殆ど変化することがなく、また、負荷電力の減少とともに、２次側直流出力電圧に含まれるスパイク電圧の大きさは減少する。
【００７２】
また、テスラコンバータでは、アクテイブクランプ回路として機能させ、同期整流回路として機能させる目的のために、例えば、ＭＯＳ―ＦＥＴが３個、一組の高速ダイオードが必要とされ、回路構成が複雑となるが、第２実施形態として示すスイッチング電源回路では、簡単な回路構成でありながら、リップル電圧の値が小さいスイッチング電源回路を構成できる。
【００７３】
また、第１実施形態では、１次側平滑コンデンサＣｉに流れるスイッチング周期の電流はインダクタＬｏ１によって平滑され、直流電流に近づいており、２次側平滑コンデンサＣｏに流れるスイッチング周期の電流は、降圧コンバータとして構成するために、インダクタンス値を大きくされたインダクタＬｏ２によって平滑され、直流電流に近づいており、１次側平滑コンデンサＣｉおよび２次側平滑コンデンサＣｏのいずれに対しても電流ストレスは小さなものとなり、１次側平滑コンデンサＣｉおよび２次側平滑コンデンサＣｏの信頼性を向上させることができる。
【００７４】
「第２実施形態の変形例」
第２実施形態のスイッチング電源回路の種々の変形例を以下に示す。図１２に示すのは、図８の回路図に示す回路の一部を置き換える回路である。図１２では、２次側電圧共振コンデンサＣ３、２次側電流共振コンデンサＣ４および２次側電流共振コンデンサＣ４’の接続態様が、図８におけるものとは、異なっている。すなわち、図１２においては、２次巻線Ｎ２に２次側電流共振コンデンサＣ４の一端を接続し、２次巻線Ｎ２’に２次側電流共振コンデンサＣ４’の一端を接続し、２次側電流共振コンデンサＣ４の他端と２次側電流共振コンデンサＣ４’の他端との間に２次側電圧共振コンデンサＣ３を接続するようにしている。すなわち、２次側電圧共振コンデンサＣ３は、２次側電流共振コンデンサＣ４および２次側電流共振コンデンサＣ４’を介して交流的に２次巻線Ｎ２と２次巻線Ｎ２’に並列に接続されている。
【００７５】
図１３に示すのは、図８の回路図に示す回路の一部を置き換える別の回路の回路図の一部である。図１３では、インダクタＬｏ２とインダクタＬｏ２’と個別の部品として構成することなく、複合チョークコイルとして同一コアに２つの巻線を施して２つのインダクタとして機能させるものである。
【００７６】
なお、第２実施形態および第２実施形態の変形例として示すスイッチング電源回路では、１次側整流素子Ｄｉおよび１次側平滑コンデンサＣｉから成る全波整流回路を備え、交流電源ＡＣからの電力を直流電力に変換する構成を採用したが、このような全波整流回路を備えることなく、例えば、蓄電池、太陽電池等の直流電力を発生する直流電力供給手段からの直流電力をコンバータトランスＰＩＴの１次巻線Ｎ１に直接、供給することによっても上述した効果を生じさせることができるものである。
【００７７】
「第３実施形態」
図１４に示す第３実施形態のスイッチング電源回路は、１次側の接続態様については、第１実施形態のスイッチング電源回路と同様であり、２次側の接続態様が第１実施形態とは異なるものである。以下、第３実施形態の説明においては、第１実施形態におけると同様の部分については、第１実施形態と同一の符号を付して説明を省略する。
【００７８】
１次側回路は、第１実施形態と同様に、発振・ドライブ回路２によってスイッチング周波数ｆｓが制御されるスイッチング素子Ｑ１およびスイッチング素子Ｑ２と、コンバータトランスＰＩＴの１次巻線Ｎ１に生じる漏洩インダクタンス成分であるリーケージインダクタＬ１およびスイッチング素子Ｑ１に並列接続される１次側電圧共振コンデンサＣ１のキャパシタンスによって１次側電圧共振周波数ｆｐｏ１が支配されるようにして形成され、コンバータトランスＰＩＴの１次巻線Ｎ１’に生じる漏洩インダクタンス成分であるリーケージインダクタＬ１’およびスイッチング素子Ｑ２に並列接続される１次側電圧共振コンデンサＣ１’のキャパシタンスによって１次側電圧共振周波数ｆｐｏ１’が支配されるようにして形成され、１次側回路の動作を電圧共振形とする１次側電圧共振回路を具備している。
【００７９】
また、１次側回路は、高速ダイオードＤ、インダクタＬｏ１’、コンデンサＣＮとで構成される力率改善回路を備えており、この力率改善回路と１次巻線のセンタータップとの間にインダクタＬｏ１が接続されて、力率改善回路を介して電力がプッシュプル型コンバータに供給されている。この力率改善回路は電圧帰還方式力率改善回路として構成されている。ここで、インダクタＬｏ１とインダクタＬｏ１’とのインダクタンスは最大負荷時における力率が０．９以上となるように選定されている。インダクタＬｏ１のインダクタンスとインダクタＬｏ１’のインダクタンスとの和は、力率改善回路を設けることがない、図８として第２実施形態に示すインダクタＬｏ１のインダクタンスの値と等しくなるように選択されている。すなわち、インダクタＬｏ１のインダクタンスとインダクタＬｏ１’のインダクタンスとは、各々２００μＨとした。また、インダクタＬｏ１とインダクタＬｏ１’とを構成するフェライトコア材としては、ＥＥ−２２（コア材の型番）を用い、内磁脚のギャップとしては、ギャップ長０．８ｍｍに設定した。なお、１次側平滑コンデンサＣｉのキャパシタンスの値は１０００μＦとした。また、コンデンサＣＮのキャパシタンス値は１μＦとした。
【００８０】
また、２次側回路は、図８に示すものと同様であるので、説明を省略する。
【００８１】
このようにして、第３実施形態のスイッチング電源回路は、１次側は、電圧共振形プッシュプルコンバータとして形成され、２次巻線と並列に電圧共振コンデンサを接続し、２次巻線と直列に電流共振コンデンサを接続して、多重共振形コンバータとして構成されている。また、この多重共振形コンバータは、２次側には、高速ダイオードとインダクタと２次側平滑コンデンサとから構成される降圧形コンバータを有して形成されている。
【００８２】
１次側回路については、第１実施形態と同様の接続態様を有し、その作用についても同様であるので作用の説明を省略し、具体的な諸定数について説明する。
【００８３】
第３実施形態では、コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって１次巻線Ｎ１および１次巻線Ｎ１’と２次巻線Ｎ２との磁気的な結合係数ｋの値としては、０．７３の疎結合の状態を得るようにしている。コンバータトランスＰＩＴは、このような構造によって１次巻線Ｎ１および１次巻線Ｎ１’に所定のリーケージインダクタＬ１およびリーケージインダクタＬ１’を生じさせ、２次巻線Ｎ２に所定のリーケージインダクタＬ２を生じさせる。
【００８４】
ここで、１次巻線Ｎ１および１次巻線Ｎ１’の巻数は各々４５Ｔとし、１次側電圧共振コンデンサＣ１の容量および１次側電圧共振コンデンサＣ１’の容量は各々４７００ｐＦとした。
【００８５】
第３実施形態のスイッチング電源回路の２次側について説明をする。コンバータトランスＰＩＴの２次巻線Ｎ２、２次巻線Ｎ２’の巻き数は、各々３５Ｔとされ、２次側電圧共振コンデンサＣ３のキャパシタンス値は０．０１μＦ、２次側電流共振コンデンサＣ４のキャパシタンス値、および２次側電流共振コンデンサＣ４’のキャパシタンス値は、各々０．０３３μＦ、としている。
【００８６】
また、スイッチング電源回路の２次側には、高速ダイオードＤｏ１とローパスフィルタとして機能するインダクタＬｏおよび２次側平滑コンデンサＣｏを備えている。インダクタＬｏ２およびインダクタＬｏ２’の各々のインダクタンスの値は、４００μＨとし、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。インダクタＬｏ２およびインダクタＬｏ２’は、図２に示すコンバータトランスと同様の構造を有し、巻線としては、１種類の巻線のみがボビンＢに巻装されている。フェライトコア材としては、ＥＥ−２５（コア材の型番）を用い、内磁脚のギャップとしては、ギャップ長０．８ｍｍに設定した。
【００８７】
図１５、図１６は、図１４に示した電源回路の各部の動作波形を示している。これらの図において、図１５では、最大の負荷電力である負荷電力Ｐｏ＝２５０Ｗにおける動作波形を示し、図１６では、無負荷の電力である負荷電力Ｐｏ＝０Ｗにおける動作波形を示している。なお、これらの図では、交流入力電圧ＶＡＣ＝１００Ｖとした場合の実験結果を示している。
【００８８】
これら図１５、図１６において、電圧ＶＱ１（図１４を参照）は、スイッチング素子Ｑ１の両端電圧であり、電圧ＶＱ１が０レベルとなる期間には、図示するスイッチング素子Ｑ１の電流ＩＱ１（図１４を参照）が流れる。また、電圧ＶＱ２（図１４を参照）は、スイッチング素子Ｑ２の両端電圧であり、電圧ＶＱ２が０レベルとなる期間には、図示するスイッチング素子Ｑ２の電流ＩＱ２（図１４を参照）が流れる。電圧Ｖ３（図１４を参照）は１次巻線の中間タップの電圧である。
【００８９】
１次巻線Ｎ１に共振電流が流れることにより、コンバータトランスＰＩＴの２次巻線Ｎ２には、図示する電圧Ｖ４（図１４を参照）が励起される。このような交流の電圧Ｖ４が得られることで、電流Ｉｏ（図１４を参照）が流れ、２次側直流出力電圧Ｅｏとして１７５Ｖの直流電圧が得られる。電圧ΔＥｏは、２次側直流出力電圧Ｅｏのリップル電圧を示すものである。電圧Ｖ３は、ピーク値として３５０Ｖが得られており、高速ダイオードＤｏとインダクタＬｏ’と２次側平滑コンデンサＣｏおよび高速ダイオードＤｏとインダクタＬｏと２次側平滑コンデンサＣｏの各々が、降圧コンバータの構成部品として機能して、２次側直流出力電圧Ｅｏとして１７５Ｖが得られていることが分かる。なお、第２実施形態のスイッチング電源回路では、交流電源ＡＣが出力する交流入力電圧ＶＡＣの範囲は８５Ｖから１４４Ｖの範囲とした。
【００９０】
図１６は、交流入力電圧ＶＡＣの周期で各部の波形を示す図である。交流入力電圧ＶＡＣ（図１４を参照）と交流入力電流ＩＡＣ（図１４を参照）とは近似した波形となっており力率改善回路の効果が見て取れる。電圧Ｖ１（図１４を参照）は１次整流素子の出力端の電圧であり、電流Ｉ１（図１４を参照）は高速ダイオードＤに流れる電流である。電圧Ｖ２（図１４を参照）は力率改善回路の出力側の電圧であり、電圧ΔＥは、２次側直流出力電圧Ｅｏに含まれる交流入力電圧ＶＡＣの周期のリップル電圧である。
【００９１】
図１７は、図１４に示す第３実施形態のスイッチング電源回路の、負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから３００Ｗまでの範囲における、スイッチング周波数ｆｓ、電力変換効率ηＡＣ→ＤＣ、スイッチング素子Ｑ１およびスイッチング素子Ｑ２のドレインとソースとがオン（導通）となる期間である期間ＴＯＮ、スイッチング素子Ｑ１およびスイッチング素子Ｑ２のドレインとソースとがオフ（切断）となる期間である期間ＴＯＦＦ、力率ＰＦの各々を示している。
【００９２】
図１５ないし図１７に示す、実験結果から得られた事実から以下のことが分かる。図１５と図３５とに示す各々の回路におけるリップル電圧の値を比較する。図３５に示す回路においては、フィルタ回路を簡単なものとする場合には、図３６に示す電圧Ｅｏ１から見て取れるように０．５Ｖ程度であるが、図１４に示す回路においては、図１５に示す電圧ΔＥｏから見て取れるように、スイッチング周期および電源周期のいずれのリップルも０．１Ｖ程度の小さなものとなっている。またスパイク電圧の大きさは、図３６に示す電圧Ｅｏ１から見て取れるように２．５Ｖであるが、図１５に示す回路では、０Ｖである。このことは、図３５に示すようなパイ型（π型）のフィルタを用いなくても、良好なるリップル特性とスパイク特性とが得られることを示し、第３実施形態では、部品点数が少なく、良好なる特性を呈することを示している。
【００９３】
図１７から見てとれるように、最大出力電力＝３００Ｗにおいて、電力変換効率ηＡＣ→ＤＣは９１．２％、力率ＰＦは０．９４と良好なるものである。
【００９４】
第３実施形態として示すスイッチング電源回路では、１次側は、電圧共振プッシュプルコンバータ、２次側は、電圧共振回路と電流共振回路とを組み合わせ、さらに、降圧形コンバータとして構成し、１次側と２次側とで、多重共振コンバータを構成している。このように構成することによって、２次側直流出力電圧Ｅｏに含まれるスイッチング周期のリップル電圧である電圧ΔＥｏの大きさは、背景技術における電圧Ｅｏ１に含まれるリップル電圧と比較して、１／５以下とできる。また、２次側直流出力電圧Ｅｏに含まれるスパイク電圧を消滅させることができる。したがって、背景技術における２次側平滑コンデンサＣｏ２は不要となる。
【００９５】
「第３実施形態の変形例」
第３実施形態のスイッチング電源回路の種々の変形例を以下に示す。図１８に示すのは、図１４の回路図に示す回路の一部を置き換える回路の回路図である。図１８においては、コンバータトランスＰＩＴにさらに、３次巻線Ｎ３が付加されている。この３次巻線からの電圧を帰還する電圧帰還方式の力率改善回路として力率改善回路は構成されている。
【００９６】
図１９に示すのは、図１４の回路図に示す回路の一部を置き換える別の回路の回路図である。図２０では、コンバータトランスＰＩＴの１次巻線の中間タップと力率改善トランスＶＦＴの１次巻線（インダクタＬｏ１）とが接続され、力率改善トランスＶＦＴの２次巻線（インダクタＬｏ１’）に高速ダイオードＤが接続されている。
【００９７】
「第４実施形態」
図２０に示す第４実施形態のスイッチング電源回路は、１次側の接続態様については、図１４に示す第１実施形態のスイッチング電源回路と同様であり、２次側の接続態様については図１に示す第１実施形態と同様であるので、詳細なる説明は省略する。
【００９８】
各部の所定数について説明をする。インダクタＬｏ１とインダクタＬｏ１’とのインダクタンスは最大負荷時における力率が０．９以上となるように選定されている。インダクタＬｏ１のインダクタンスとインダクタＬｏ１’のインダクタンスとの和は、力率改善回路を設けることがない、図８として第２実施形態に示すインダクタＬｏ１のインダクタンスの値と等しくなるように選択されている。すなわち、インダクタＬｏ１のインダクタンスとインダクタＬｏ１’のインダクタンスとは、各々２００μＨとした。また、インダクタＬｏ１とインダクタＬｏ１’とを構成するフェライトコア材としては、ＥＥ−２２（コア材の型番）を用い、内磁脚のギャップとしては、ギャップ長０．８ｍｍに設定した。なお、１次側平滑コンデンサＣｉのキャパシタンスの値は１０００μＦとした。また、コンデンサＣＮのキャパシタンス値は１μＦとした。
【００９９】
コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって１次巻線Ｎ１および１次巻線Ｎ１’と２次巻線Ｎ２との磁気的な結合係数ｋの値としては、０．７３の疎結合の状態を得るようにしている。コンバータトランスＰＩＴは、このような構造によって１次巻線Ｎ１および１次巻線Ｎ１’に所定のリーケージインダクタＬ１およびリーケージインダクタＬ１’を生じさせ、２次巻線Ｎ２に所定のリーケージインダクタＬ２を生じさせる。
【０１００】
ここで、１次巻線Ｎ１および１次巻線Ｎ１’の巻数は各々４５Ｔとし、１次側電圧共振コンデンサＣ１の容量および１次側電圧共振コンデンサＣ１’の容量は各々４７００ｐＦとした。
【０１０１】
２次側については、コンバータトランスＰＩＴの２次巻線Ｎ２、２次巻線Ｎ２’の巻き数は、各々３５Ｔとされ、２次側電圧共振コンデンサＣ３のキャパシタンス値は０．０５μＦ、２次側電流共振コンデンサＣ４のキャパシタンス値、および２次側電流共振コンデンサＣ４’のキャパシタンス値は、各々０．０２２μＦ、としている。インダクタＬｏ２およびインダクタＬｏ２’の各々のインダクタンスの値は、４００μＨとし、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。インダクタＬｏ２およびインダクタＬｏ２’は、図２に示すコンバータトランスと同様の構造を有し、巻線としては、１種類の巻線のみがボビンＢに巻装されている。フェライトコア材としては、ＥＥ−２５（コア材の型番）を用い、内磁脚のギャップとしては、ギャップ長０．８ｍｍに設定した。
【０１０２】
図２１、図２２は、図２０に示した電源回路の各部の動作波形を示している。これらの図において、図２１では、最大の負荷電力である負荷電力Ｐｏ＝２５０Ｗにおける動作波形を示し、図２２では、無負荷の電力である負荷電力Ｐｏ＝０Ｗにおける動作波形を示している。なお、これらの図では、交流入力電圧ＶＡＣ＝１００Ｖとした場合の実験結果を示している。
【０１０３】
これら図２１、図２２において、電圧ＶＱ１（図２０を参照）は、スイッチング素子Ｑ１の両端電圧であり、電圧ＶＱ１が０レベルとなる期間には、図示するスイッチング素子Ｑ１の電流ＩＱ１（図２０を参照）が流れる。また、電圧ＶＱ２（図２０を参照）は、スイッチング素子Ｑ２の両端電圧であり、電圧ＶＱ２が０レベルとなる期間には、図示するスイッチング素子Ｑ２の電流ＩＱ２（図２０を参照）が流れる。電圧Ｖ３（図２０を参照）は１次巻線の中間タップの電圧である。
【０１０４】
１次巻線Ｎ１に共振電流が流れることにより、コンバータトランスＰＩＴの２次巻線Ｎ２には、図示する電圧Ｖ４（図２０を参照）が励起される。このような交流の電圧Ｖ４が得られることで、電流Ｉｏ（図２０を参照）が流れ、２次側直流出力電圧Ｅｏとして１７５Ｖの直流電圧が得られる。電圧ΔＥｏは、２次側直流出力電圧Ｅｏのリップル電圧を示すものである。電圧Ｖ３は、ピーク値として３５０Ｖが得られており、高速ダイオードＤｏとインダクタＬｏ’と２次側平滑コンデンサＣｏおよび高速ダイオードＤｏとインダクタＬｏと２次側平滑コンデンサＣｏの各々が、降圧コンバータの構成部品として機能して、２次側直流出力電圧Ｅｏとして１７５Ｖが得られていることが分かる。なお、第２実施形態のスイッチング電源回路では、交流電源ＡＣが出力する交流入力電圧ＶＡＣの範囲は８５Ｖから１４４Ｖの範囲とした。
【０１０５】
図２２は、交流入力電圧ＶＡＣの周期で各部の波形を示す図である。交流入力電圧ＶＡＣ（図２０を参照）と交流入力電流ＩＡＣ（図２０を参照）とは近似した波形となっており力率改善回路の効果が見て取れる。電圧Ｖ１（図２０を参照）は１次整流素子の出力端の電圧であり、電流Ｉ１（図２０を参照）は高速ダイオードＤに流れる電流である。電圧Ｖ２（図２０を参照）は力率改善回路の出力側の電圧であり、電圧ΔＥは、２次側直流出力電圧Ｅｏに含まれる交流入力電圧ＶＡＣの周期のリップル電圧である。
【０１０６】
図２３は、図２０に示す第３実施形態のスイッチング電源回路の、負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから３００Ｗまでの範囲における、スイッチング周波数ｆｓ、電力変換効率ηＡＣ→ＤＣ、スイッチング素子Ｑ１およびスイッチング素子Ｑ２のドレインとソースとがオン（導通）となる期間である期間ＴＯＮ、スイッチング素子Ｑ１およびスイッチング素子Ｑ２のドレインとソースとがオフ（切断）となる期間である期間ＴＯＦＦ、力率ＰＦの各々を示している。
【０１０７】
図２１ないし図２３に示す、実験結果から得られた事実から以下のことが分かる。図２１と図３５とに示す各々の回路におけるリップル電圧の値を比較する。図３５に示す回路においては、フィルタ回路を簡単なものとする場合には、図３６に示す電圧Ｅｏ１から見て取れるように０．５Ｖ程度であるが、図１４に示す回路においては、図１５に示す電圧ΔＥｏから見て取れるように、スイッチング周期および電源周期のいずれのリップルも０．１Ｖ程度の小さなものとなっている。またスパイク電圧の大きさは、図３６に示す電圧Ｅｏ１から見て取れるように２．５Ｖであるが、図１５に示す回路では、０Ｖである。このことは、図３５に示すようなパイ型（π型）のフィルタを用いなくても、良好なるリップル特性とスパイク特性とが得られることを示し、第３実施形態では、部品点数が少なく、良好なる特性を呈することを示している。
【０１０８】
図２３から見てとれるように、最大出力電力＝３００Ｗにおいて、電力変換効率ηＡＣ→ＤＣは９０．５％、力率ＰＦは０．９３と良好なるものである。
【０１０９】
第４実施形態として示すスイッチング電源回路では、１次側は、電圧共振プッシュプルコンバータ、２次側は、電圧共振回路と電流共振回路とを組み合わせ、さらに、降圧形コンバータとして構成し、１次側と２次側とで、多重共振コンバータを構成している。このように構成することによって、２次側直流出力電圧Ｅｏに含まれるスイッチング周期のリップル電圧である電圧ΔＥｏの大きさは、背景技術における電圧Ｅｏ１に含まれるリップル電圧と比較して、１／５以下とできる。また、２次側直流出力電圧Ｅｏに含まれるスパイク電圧を消滅させることができる。したがって、背景技術における２次側平滑コンデンサＣｏ２は不要となる。
【０１１０】
「第４実施形態の変形例」
第４実施形態のスイッチング電源回路の種々の変形例を以下に示す。図２４に示すのは、図２０の回路図に示す回路の一部を置き換える回路の回路図である。図２４においては、コンバータトランスＰＩＴにさらに、３次巻線Ｎ３が付加されている。この３次巻線からの電圧を帰還する電圧帰還方式の力率改善回路として力率改善回路は構成されている。
【０１１１】
図２５に示すのは、図２０の回路図に示す回路の一部を置き換える別の回路の回路図である。図２０では、コンバータトランスＰＩＴの１次巻線の中間タップと力率改善トランスＶＦＴの１次巻線（インダクタＬｏ１）とが接続され、力率改善トランスＶＦＴの２次巻線（インダクタＬｏ１’）に高速ダイオードＤが接続されている。
【０１１２】
また、本発明としては、上記各実施形態として示した構成に限定されるものではない。例えば、メインスイッチング素子（および補助スイッチング素子）については、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｉｔｏｒ）、バイポーラトランジスタなど、ＭＯＳＦＥＴ以外の素子を選定することも考えられる。
【図面の簡単な説明】
【０１１３】
【図１】第１実施形態のスイッチング電源回路の構成を示す図である。
【図２】実施形態の電源回路に用いられるコンバータトランスの断面図を示す図である。
【図３】第１実施形態の電源回路の各部の動作波形を示す図である。
【図４】第１実施形態の電源回路の各部の動作波形を示す図である。
【図５】第１実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、オン期間、オフ期間、電力変換効率を示す図である。
【図６】第１実施形態の変形例を示す回路図である。
【図７】第１実施形態の変形例としての２次側回路を示す回路図である。
【図８】第２実施形態のスイッチング電源回路の構成を示す図である。
【図９】第２実施形態の電源回路の各部の動作波形を示す図である。
【図１０】第２実施形態の電源回路の各部の動作波形を示す図である。
【図１１】第２実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、オン期間、オフ期間、電力変換効率を示す図である。
【図１２】第２実施形態の変形例を示す回路図である。
【図１３】第２実施形態の変形例としての２次側回路を示す回路図である。
【図１４】第３実施形態のスイッチング電源回路の構成を示す図である。
【図１５】第３実施形態の電源回路の各部の動作波形を示す図である。
【図１６】第３実施形態の電源回路の各部の動作波形を示す図である。
【図１７】第３実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、オン期間、オフ期間、電力変換効率、力率を示す図である。
【図１８】第３実施形態の変形例を示す回路図である。
【図１９】第３実施形態の変形例を示す回路図である。
【図２０】第４実施形態のスイッチング電源回路の構成を示す図である。
【図２１】第４実施形態の電源回路の各部の動作波形を示す図である。
【図２２】第４実施形態の電源回路の各部の動作波形を示す図である。
【図２３】第４実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、オン期間、オフ期間、電力変換効率、力率を示す図である。
【図２４】第４実施形態の変形例を示す回路図である。
【図２５】第４実施形態の変形例を示す回路図である。
【図２６】背景技術のチュークコンバータを示す図である。
【図２７】背景技術の昇圧コンバータを示す図である。
【図２８】背景技術の降圧コンバータを示す図である。
【図２９】背景技術のチュークコンバータの等価回路を示す図である。
【図３０】背景技術のチュークコンバータの等価回路を示す図である。
【図３１】背景技術のチュークコンバータの等価回路を示す図である。
【図３２】背景技術のチュークコンバータの等価回路を示す図である。
【図３３】背景技術のスイッチング電源回路のスイッチング周期における１次側の電流を示す図である。
【図３４】背景技術のスイッチング電源回路の２次側の電流を示す図である。
【図３５】背景技術のスイッチング電源回路の構成を示す図である。
【図３６】背景技術のスイッチング電源回路の各部の動作波形を示す図である。
【図３７】背景技術のスイッチング電源回路の構成を示す図である。
【図３８】背景技術のスイッチング電源回路の各部の動作波形を示す図である。
【図３９】背景技術のスイッチング電源回路の構成を示す図である。
【図４０】背景技術のスイッチング電源回路の各部の動作波形を示す図である。
【符号の説明】
【０１１４】
１  制御回路、  ２  発振・ドライブ回路、  ＡＣ  交流電源、  Ｂ  ボビン、  Ｃ１  １次側電圧共振コンデンサ、  Ｃ１１、Ｃｏ１１  コンデンサ、  Ｃ２  １次側直列共振コンデンサ、  Ｃ２１、Ｃ２２  コンデンサ、  Ｃ３  ２次側電圧共振コンデンサ、  Ｃ４、Ｃ４’、  ２次側電流共振コンデンサ、  Ｃｉ  １次側平滑コンデンサ、  ＣＬ  フィルタコンデンサ、  ＣＭＣ  コモンモードチョークコイル、  ＣＮ  コンデンサ、  Ｃｏ、Ｃｏ１、Ｃｏ２  ２次側平滑コンデンサ、  ＣＲ１、ＣＲ２  コア、  Ｄ、Ｄｏ、Ｄｏ１、Ｄｏ１１、Ｄｏ１２、Ｄｏ１３、Ｄｏ２  高速ダイオード、  ＤＤ１、ＤＤ２  ボディダイオード、Ｄｉ  １次側整流素子、  Ｅｉ  電圧（電源）、  Ｅｏ  ２次側直流出力電圧、  Ｅｏ１、Ｅｏ２  電圧、  ｋ  結合係数、  Ｌ１、Ｌ２  リーケージインダクタ、  Ｌ１１、Ｌ１２、Ｌ１３、Ｌｏ１、Ｌｏ２、Ｌｏ３、Ｌｐ１  インダクタ、  Ｎ１  １次巻線、  Ｎ２  ２次巻線、  Ｎ３  ３次巻線、  ＰＣＣ  チョークコイル、  ＰＩＴ  コンバータトランス、  Ｑ１、Ｑ１１、Ｑ１２、Ｑ１３、Ｑ２  スイッチング素子
【図１】
2009017714.tif 000003
【図２】
2009017714.tif 000004
【図３】
2009017714.tif 000005
【図４】
2009017714.tif 000006
【図５】
2009017714.tif 000007
【図６】
2009017714.tif 000008
【図７】
2009017714.tif 000009
【図８】
2009017714.tif 000010
【図９】
2009017714.tif 000011
【図１０】
2009017714.tif 000012
【図１１】
2009017714.tif 000013
【図１２】
2009017714.tif 000014
【図１３】
2009017714.tif 000015
【図１４】
2009017714.tif 000016
【図１５】
2009017714.tif 000017
【図１６】
2009017714.tif 000018
【図１７】
2009017714.tif 000019
【図１８】
2009017714.tif 000020
【図１９】
2009017714.tif 000021
【図２０】
2009017714.tif 000022
【図２１】
2009017714.tif 000023
【図２２】
2009017714.tif 000024
【図２３】
2009017714.tif 000025
【図２４】
2009017714.tif 000026
【図２５】
2009017714.tif 000027
【図２６】
2009017714.tif 000028
【図２７】
2009017714.tif 000029
【図２８】
2009017714.tif 000030
【図２９】
2009017714.tif 000031
【図３０】
2009017714.tif 000032
【図３１】
2009017714.tif 000033
【図３２】
2009017714.tif 000034
【図３３】
2009017714.tif 000035
【図３４】
2009017714.tif 000036
【図３５】
2009017714.tif 000037
【図３６】
2009017714.tif 000038
【図３７】
2009017714.tif 000039
【図３８】
2009017714.tif 000040
【図３９】
2009017714.tif 000041
【図４０】
2009017714.tif 000042