(57)【要約】【課題】複雑な回路構成を必要とせず、負荷のショートを検出することができる負荷制御装置を提供する。【解決手段】パルス状のショート検出キャンセル信号によって、強制的にトランジスタＱ１を一定時間オンさせ、負荷３０に電流を流すためのトランジスタＴｒ１をオンさせる。そして、負荷３０がショートしているか否かの状態に従って接続点Ａに生じる電位に基づいてショート検出を行うショート検出回路２１を備えたことを特徴とする。【選択図】図１
2009017180.tif 000002
【特許請求の範囲】
【請求項１】
外部からの指令に基づいて負荷（３０）を駆動する負荷制御装置であって、
前記負荷（３０）に接続され、オン／オフ駆動されることで前記負荷（３０）に電流を流すスイッチング素子（Ｔｒ１）と、
前記負荷（３０）と前記スイッチング素子（Ｔｒ１）との接続点をＡと定義したとき、前記スイッチング素子（Ｔｒ１）が一定時間だけ駆動された場合に前記接続点Ａに生じる電位に基づいて、前記負荷（３０）のショート検出を行い、当該ショート検出の結果をショート検出信号として外部に出力するショート検出回路（２１）とを備えていることを特徴とする負荷制御装置。
【請求項２】
前記スイッチング素子（Ｔｒ１）は、外部から入力される負荷制御信号によってオン駆動されることで前記負荷（３０）に電流を流すようになっており、
前記ショート検出回路（２１）は、前記負荷制御信号が外部から入力された後、あるいは前記負荷制御信号と同時に外部から入力されるパルス状のショート検出キャンセル信号によって、前記スイッチング素子（Ｔｒ１）を一定時間だけ駆動するようになっていることを特徴とする請求項１に記載の負荷制御装置。
【請求項３】
外部から前記負荷制御信号が入力されずに、前記ショート検出キャンセル信号のみが入力された場合、前記ショート検出回路（２１）は、前記スイッチング素子（Ｔｒ１）を一定時間だけ駆動すると共に、当該駆動によって前記接続点Ａに生じる電位に基づく前記ショート検出信号を外部に出力するようになっていることを特徴とする請求項２に記載の負荷制御装置。
【請求項４】
前記スイッチング素子（Ｔｒ１）は、外部から入力される負荷制御信号によってオン駆動されることで前記負荷（３０）に電流を流すようになっており、
前記ショート検出回路（２１）は、前記負荷制御信号を入力してショート検出キャンセル信号を生成するコンデンサ（Ｃ１）を有し、当該ショート検出キャンセル信号によって、前記スイッチング素子（Ｔｒ１）が一定時間だけ駆動するようになっていることを特徴とする請求項１に記載の負荷制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷がショートしているか否かを検出する負荷制御装置に関する。
【背景技術】
【０００２】
従来より、出力電流を流すことなく出力ショートを検出する、あるいは重負荷時に出力がオンしないように保護する負荷駆動回路が、例えば特許文献１で提案されている。具体的に、特許文献１では、駆動入力信号の入力によって負荷にアイドリング電流を流す定電流回路と、負荷に流れるアイドリング電流によって負荷の両端に生ずる電圧降下が基準電圧以上か否かを判定する第１の判定回路と、駆動入力信号と第１の判定回路の出力とをそれぞれ入力し、両者がハイレベルの信号の場合のみハイレベルの信号を出力することで出力用ＭＯＳトランジスタを駆動する第２の判定回路とを備えた負荷駆動回路が提案されている。
【０００３】
このような負荷駆動回路では、ハイレベルの駆動入力信号が入力されると、定電流回路によって負荷にアイドリング電流が流れ、負荷の両端で電圧降下が生じる。この電圧降下が、基準電圧以上か否かが第１の判定回路で判定される。出力ショートあるいは重負荷時では、負荷にアイドリング電流が流れたときの電圧降下が基準電圧よりも小さくなるため、第１の判定回路の出力がローレベルとなる。したがって、第２の判定回路にはハイレベルの駆動入力信号とローレベルの第１の判定回路の出力とがそれぞれ入力されるため、第２の判定回路の出力はローレベルとなり、出力用ＭＯＳトランジスタは駆動されない。すなわち、負荷に電流は流れない。
【０００４】
このように、負荷にアイドリング電流を流し、負荷に生じる電圧降下に基づいて出力シートあるいは重負荷を判定することにより、負荷に電流が流れないようにして負荷を保護することができるようになっている。
【特許文献１】特開平５−１２２０３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の技術では、出力ショートあるいは重負荷を判定するに際し、負荷にアイドリング電流を流し、負荷に電圧降下を生じさせて判定を行うため、判定が煩雑になってしまう。また、当該判定を行うために第１の判定回路および第２の判定回路の両方の回路が必要であり、負荷駆動回路全体の回路形態が複雑になってしまう。これにより、これら第１の判定回路および第２の判定回路を設けるための回路面積も必要になってしまう。
【０００６】
本発明は、上記点に鑑み、複雑な回路構成を必要とせず、負荷のショートを検出することができる負荷制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明は、負荷（３０）に接続され、オン／オフ駆動されることで負荷（３０）に電流を流すスイッチング素子（Ｔｒ１）と、負荷（３０）とスイッチング素子（Ｔｒ１）との接続点をＡと定義したとき、スイッチング素子（Ｔｒ１）が一定時間だけ駆動された場合に接続点Ａに生じる電位に基づいて、負荷（３０）のショート検出を行い、当該ショート検出の結果をショート検出信号として外部に出力するショート検出回路（２１）とを備えていることを特徴とする。
【０００８】
これによると、負荷（３０）がショートしているか否かによって接続点Ａの電位が決まるため、この接続点Ａの電位に基づいたショート検出結果を外部に出力することにより、煩雑な判定を行うことなくショート検出を行うことができる。また、ショート検出を行うためにアイドリング電流を流す回路を必要としないため、負荷制御装置の回路形態が複雑にならないようにすることができる。そして、アイドリング電流を流すための回路や複数の判定回路も必要ないため、負荷制御装置の回路面積を低減することができる。
【０００９】
この場合、スイッチング素子（Ｔｒ１）が外部から入力される負荷制御信号によってオン駆動されることで負荷（３０）に電流を流すようにすることができ、ショート検出回路（２１）は、負荷制御信号が外部から入力された後、あるいは負荷制御信号と同時に外部から入力されるパルス状のショート検出キャンセル信号によって、スイッチング素子（Ｔｒ１）を一定時間だけ駆動するようにすることができる。
【００１０】
このように、負荷制御信号によって負荷（３０）を駆動し、ショート検出キャンセル信号によってショート検出回路（２１）が負荷（３０）のショート検出を行うようにすることができる。
【００１１】
さらに、外部から負荷制御信号が入力されずに、ショート検出キャンセル信号のみが入力された場合、ショート検出回路（２１）は、スイッチング素子（Ｔｒ１）を一定時間だけ駆動すると共に、当該駆動によって接続点Ａに生じる電位に基づくショート検出信号を外部に出力するようにすることもできる。
【００１２】
これにより、負荷（３０）を駆動する場合だけでなく、負荷（３０）を駆動しない場合であっても不定期に負荷（３０）のショート検出を行うことができる。例えば、負荷（３０）を駆動する前にショート検出が行われることで、負荷（３０）の故障を防止することが可能となる。
【００１３】
他方、スイッチング素子（Ｔｒ１）が外部から入力される負荷制御信号によってオン駆動されることで負荷（３０）に電流を流すようにすることができ、ショート検出回路（２１）は、負荷制御信号を入力してショート検出キャンセル信号を生成するコンデンサ（Ｃ１）を有し、当該ショート検出キャンセル信号によって、スイッチング素子（Ｔｒ１）が一定時間だけ駆動するようにすることができる。
【００１４】
これによると、負荷（３０）を駆動するための負荷制御信号のみによって、ショート検出を行うためのショート検出キャンセル信号を生成することができ、ひいては負荷（３０）のショート検出を行うことができる。この場合、負荷制御装置に一つの端子（２２）を設けるだけで良く、回路形態を簡略化することができる。
【００１５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００１７】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示される負荷制御装置は、例えば２輪制御装置に備えられたリレー、ソレノイド等を駆動するものとして用いられる。
【００１８】
図１は、本発明の第１実施形態に係る負荷制御装置を含む負荷制御系の回路図を示したものである。この図に示されるように、負荷制御系は、ＥＣＵ１０と、負荷制御装置２０と、負荷３０とによって構成されている。負荷３０としては、例えばリレー、モータ、抵抗体等が採用される。以下では、負荷３０としてリレーを例に説明する。
【００１９】
ＥＣＵ１０は、負荷３０を駆動するための負荷制御信号を生成する負荷制御信号生成部１１と、負荷３０のショートを検出するためのショート検出キャンセル信号を生成するキャンセル信号生成部１２とを有している。また、ＥＣＵ１０は、負荷制御装置２０から出力されるショート検出信号を入力して負荷３０がショートしているか否かを判定する判定部１３を有している。
【００２０】
負荷制御装置２０は、ＥＣＵ１０から負荷制御信号を入力して負荷３０を駆動するものである。また、負荷制御装置２０は、ＥＣＵ１０からショート検出キャンセル信号を入力して負荷３０のショート検出を行い、ショート検出結果をショート検出信号として出力するショート検出回路２１を有している。
【００２１】
このような負荷制御装置２０は、負荷制御信号入力端子２２と出力端子２３との間に負荷３０を駆動する負荷駆動経路を有している。具体的には、負荷制御信号入力端子２２に直列に抵抗Ｒ１、Ｒ２が接続され、抵抗Ｒ２がｎｐｎ型のＭＯＳトランジスタＱ１のベースに接続されている。抵抗Ｒ１はＥＣＵ１０のショート保護として機能するものであり、抵抗Ｒ２は動作補償抵抗として機能するものである。このトランジスタＱ１のエミッタはグランドに接続され、コレクタは抵抗Ｒ３を介してｐｎｐ型のＭＯＳトランジスタＴｒ１のベースに接続されている。なお、トランジスタＴｒ１は、本発明のスイッチング素子に相当する。
【００２２】
トランジスタＴｒ１のエミッタは、電源２４に接続されている。同様に、トランジスタＴｒ１のベースは抵抗Ｒ４を介して電源２４に接続されている。そして、トランジスタＴｒ１のコレクタはバッファ用のダイオード２５を介してグランドに接続されている。トランジスタＴｒ１のコレクタとダイオード２５との接続点をＡと定義すると、この接続点Ａが出力端子２３に接続され、接続点Ａの電位が負荷３０に入力される。つまり、負荷３０とトランジスタＴｒ１との接続点がＡであると言える。
【００２３】
上記構成において、負荷制御信号入力端子２２、抵抗Ｒ１、Ｒ２、トランジスタＱ１、抵抗Ｒ３、トランジスタＴｒ１、出力端子２３が負荷駆動経路となる。
【００２４】
ショート検出回路２１は、負荷制御信号によって負荷３０が駆動されている場合の接続点Ａの電位に基づいてショート検出信号を生成するものであり、キャンセル信号入力端子２６と出力端子２３との間に設けられている。具体的には、キャンセル信号入力端子２６とトランジスタＴｒ１のベースとの間に動作補償抵抗として機能する抵抗Ｒ５が接続されている。また、接続点Ａとグランドとの間に抵抗Ｒ６、Ｒ７が直列に接続されており、抵抗Ｒ６と抵抗Ｒ７との間にｎｐｎ型のＭＯＳトランジスタＴｒ２のベースが接続されている。
【００２５】
このトランジスタＴｒ２のコレクタは抵抗Ｒ８を介して電源２４に接続され、エミッタはグランドに接続されている。さらに、トランジスタＴｒ２のコレクタは、ｎｐｎ型のＭＯＳトランジスタＱ２のベースに接続されている。そして、トランジスタＱ２のコレクタは負荷駆動経路を構成する抵抗Ｒ１と抵抗Ｒ２との間に接続され、エミッタはグランドに接続されている。
【００２６】
このようなショート検出回路２１では、トランジスタＴｒ２のコレクタとトランジスタＱ２のベースとの接続点をＢとし、当該接続点Ｂがショート検出信号出力端子２７に接続されている。すなわち、トランジスタＱ２のベースをオン／オフさせる電位がショート検出信号としてＥＣＵ１０の判定部１３に入力される。以上が、本実施形態に係る負荷制御系の全体回路構成である。
【００２７】
次に、上記負荷制御装置２０における負荷３０のショート検出について、図１および図２を参照して説明する。図２は、本実施形態に係る負荷制御装置２０の動作を説明するためのタイミングチャートである。なお、図２では、実線と破線によって波形が示されているが、互いが見やすいように位置をずらしてある。
【００２８】
まず、負荷３０がショートしていない場合について説明する。ＥＣＵ１０の負荷制御信号生成部１１にて図２に示されるハイレベルの負荷制御信号が生成され、この負荷制御信号が負荷制御信号入力端子２２を介して負荷制御装置２０に入力される。これにより、ショート検出回路２１のトランジスタＱ２はオンし、これに伴って負荷駆動経路を構成するトランジスタＴｒ１はオフする。
【００２９】
続いて、図２に示されるように、負荷制御信号生成部１１から負荷制御信号が出力されたＴ１時間後、キャンセル信号生成部１２にて生成されたＴ２時間のパルス幅のショート検出キャンセル信号が出力される。
【００３０】
なお、ＥＣＵ１０の回路内で信号の遅延が生じるため、ショート検出キャンセル信号よりも先に負荷制御信号がＥＣＵ１０から出力されるが、負荷制御信号とショート検出キャンセル信号とが同時にＥＣＵ１０から出力されるようになっていても構わない。
【００３１】
上記のように、負荷制御信号によって負荷駆動経路を構成するトランジスタＱ１がオンし、トランジスタＴｒ１がオフした状態になっているが、ハイレベルのショート検出キャンセル信号がキャンセル信号入力端子２６を介してショート検出回路２１に入力されることで、強制的にトランジスタＴｒ１およびトランジスタＴｒ２がオンされる。
【００３２】
具体的には、図２に示されるように、ショート検出キャンセル信号がトランジスタＱ１に入力されると、トランジスタＱ１のベース電位は抵抗Ｒ２と抵抗Ｒ５との分圧だけ上昇する。そして、Ｔ２時間後にショート検出キャンセル信号がオフすると、トランジスタＱ１のベース電位は抵抗Ｒ１、Ｒ２と抵抗Ｒ３の分圧の電位まで上昇し、トランジスタＱ１がオンする。これに伴い、トランジスタＴｒ２もオンする。
【００３３】
これにより、電源２４からトランジスタＴｒ１、接続点Ａ、出力端子２３を経て負荷３０に電流が流れ始め、負荷３０が駆動される。負荷３０がリレーの場合、図２に示されるように、スロープ状に電流が増加していく。この後、ＥＣＵ１０の負荷制御信号生成部１１からハイレベルの負荷制御信号が出力される限り、負荷３０に電流が流れ、負荷３０の駆動が継続される。
【００３４】
以上のように、負荷３０にショートが起こっておらず、負荷３０が正常に駆動されている場合、接続点Ａから負荷３０に電流が流れ出るため、接続点Ａの電位は負荷３０に生じる電圧降下分の電位となる。これにより、ショート検出回路２１のトランジスタＴｒ２がオンする。これに伴い、負荷制御信号によってオンしていたトランジスタＱ２がオフする。
【００３５】
そして、トランジスタＱ２のベース電圧である接続点Ｂのローレベルの電位がショート検出信号としてショート検出信号出力端子２７を経てＥＣＵ１０の判定部１３に入力される。判定部１３では、ショート検出信号がローレベルの場合、負荷３０でショートが起こっていないと判定され、ショート検出信号がハイレベルの場合、負荷３０でショートが起こっていると判定される。したがって、判定部１３では、負荷３０にショートが起こっていないと判定され、その結果がＥＣＵ１０における負荷３０の制御、例えばリトライや警告の出力等に利用される。
【００３６】
他方、負荷３０がショートしている場合、接続点Ａはグランドと同電位となっている。このため、図２に示される破線のように、ショート検出回路２１のトランジスタＴｒ２はオフの状態が継続される。これに伴い、トランジスタＱ２はオンの状態が継続される。
【００３７】
このようなトランジスタＴｒ２、Ｑ２の状態でトランジスタＱ１にショート検出キャンセル信号が入力されたとしても、トランジスタＱ１に当該ショート検出キャンセル信号が入力されている間はトランジスタＱ１が強制的にオンされるため、図２に示されるように、トランジスタＱ１のベース電位は抵抗Ｒ２と抵抗Ｒ５との分圧に応じて上昇する。しかしながら、ショート検出キャンセル信号がローレベルになると、トランジスタＱ２のオン状態が継続されているため、トランジスタＱ１のベース電圧はローレベルに下がり、矩形波となる。
【００３８】
したがって、トランジスタＱ１がオンしている間、強制的にトランジスタＴｒ１もオンするため、図２に示されるように出力端子２３に流れる電流はオーバーシュートのように急激に上昇し、トランジスタＱ１のベース電圧がローレベルになることに伴って流れなくなる。つまり、負荷３０がショートしている場合、負荷３０に過電流が流れることを防止でき、負荷３０を保護することができる。
【００３９】
以上のように、負荷３０がショートしている場合、オン状態が継続されるトランジスタＱ２のベース電圧、すなわちハイレベルの電位が接続点Ｂからショート検出信号としてＥＣＵ１０の判定部１３に入力される。そして、判定部１３にて、負荷３０がショートしていると判定され、当該結果が上記のように利用される。
【００４０】
以上説明したように、本実施形態では、パルス状のショート検出キャンセル信号によって、強制的にトランジスタＱ１を一定時間オンさせると共に、負荷３０に電流を流すためのトランジスタＴｒ１をオンさせた際、負荷３０がショートしているか否かの状態に従って接続点Ａに生じる電位に基づいてショート検出を行うショート検出回路２１を備えたことが特徴となっている。
【００４１】
これによると、ショート検出回路２１は、負荷３０がショートしているか否かに応じた出力、すなわちハイレベルまたはローレベルの信号の出力を行うだけであり、当該出力に基づいてショートを判定するため、従来で用いられていたアイドリング電流を流す回路を必要とせず、煩雑な判定を行うことなくショート検出を行うことができる。
【００４２】
この場合、従来の判定回路も必要としないため、負荷制御装置２０の回路形態が複雑になることもなく、判定回路を設けるための回路面積を小さくすることができる。これにより、負荷制御装置２０の製造コストを低減することができる。
【００４３】
また、負荷３０がショートしていたとしても、ハイレベルのショート検出キャンセル信号が負荷制御装置２０に入力されている間のみ、負荷３０が駆動しない程度の電流が負荷３０に流れるだけであるので、負荷３０に過電流が流れないようにすることができ、負荷３０を保護することができる。
【００４４】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。上記第１実施形態では、ＥＣＵ１０にて生成されたショート検出を行うためのショート検出キャンセル信号が、負荷制御装置２０のキャンセル信号入力端子２６に入力されていたが、本実施形態では、負荷制御信号のみで負荷制御およびショート検出を行えるようにしたことが特徴となっている。
【００４５】
図３は、第２実施形態に係る負荷制御装置２０を含む負荷制御系の回路図を示したものである。この図に示されるように、ＥＣＵ１０は、負荷制御信号生成部１１および判定部１３を有した構成となっている。
【００４６】
また、負荷制御装置２０に設けられたショート検出回路２１では、コンデンサＣ１と抵抗Ｒ９との直列接続が、抵抗Ｒ１および抵抗Ｒ２の直列接続に並列接続されている。なお、負荷制御装置２０における他の回路形態は、図１に示されるものと同様である。
【００４７】
ショート検出回路２１を構成するコンデンサＣ１は、負荷制御装置２０に入力される負荷制御信号からパルス信号、すなわちショート検出キャンセル信号を生成する役割を果たすものである。
【００４８】
次に、上記負荷制御装置２０における負荷３０のショート検出について、図３および図４を参照して説明する。図４は、本実施形態に係る負荷制御装置２０の動作を説明するためのタイミングチャートである。
【００４９】
まず、負荷３０がショートしていない場合について説明する。ＥＣＵ１０の負荷制御信号生成部１１にて図４に示されるハイレベルの負荷制御信号が生成され、この負荷制御信号が負荷制御信号入力端子２２を介して負荷制御装置２０に入力される。そして、負荷制御信号は、抵抗Ｒ１、Ｒ２を介してトランジスタＱ１に入力されると共に、ショート検出回路２１のコンデンサＣ１にも入力される。
【００５０】
すなわち、本実施形態では、負荷制御信号は負荷制御信号としてだけでなく、第１実施形態で示されたショート検出キャンセル信号としての役割も果たす。つまり、本実施形態では、負荷制御信号とショート検出キャンセル信号とが同時に負荷制御装置２０に入力されたこととなる。
【００５１】
これにより、ショート検出回路２１のトランジスタＱ２はオンし、これに伴って負荷駆動経路を構成するトランジスタＴｒ１はオフする。また、図４に示されるように、コンデンサＣ１と抵抗Ｒ９との間の電位Ｃは、コンデンサＣ１への負荷制御信号の入力に伴って上昇し、コンデンサＣ１と抵抗Ｒ９とによって決まる時定数に従って減少する。
【００５２】
コンデンサＣ１および抵抗Ｒ９を経由する信号は、トランジスタＱ１のベースに入力されることとなる。このため、電位ＣがトランジスタＱ１のベースのしきい値を超える間、トランジスタＱ１が強制的にオンされる。これは、第１実施形態においてショート検出キャンセル信号によってトランジスタＱ１が強制的にオンされることと同じ作動である。図４に示されるように、本実施形態では、コンデンサＣ１による電圧波形に応じてトランジスタＱ１のベース電圧は山なりの波形となる。この場合、トランジスタＱ１のベース電圧は、抵抗Ｒ２と抵抗Ｒ９との分圧まで上昇する。
【００５３】
そして、電位ＣがトランジスタＱ１のベースのしきい値を下回ると、第１実施形態と同様に、トランジスタＱ１のベース電位は抵抗Ｒ１、Ｒ２と抵抗Ｒ９の分圧の電位まで上昇し、トランジスタＱ１がオン、トランジスタＴｒ２がオン、そしてトランジスタＱ２がオフする。
【００５４】
これにより、電源２４からトランジスタＴｒ１、接続点Ａ、出力端子２３を経て負荷３０に電流が流れ始め、負荷３０が駆動される。また、トランジスタＱ２のベース電圧である接続点Ｂのローレベルの電位がショート検出信号としてＥＣＵ１０の判定部１３に入力され、判定部１３にて負荷３０がショートしていないと判定される。
【００５５】
他方、負荷３０がショートしている場合、接続点Ａはグランドと同電位となるため、ショート検出回路２１のトランジスタＴｒ２はオフ、トランジスタＱ２はオンの状態がそれぞれ継続される。そして、第１実施形態と同様に、トランジスタＱ１が強制的にオンされる間、トランジスタＴｒ１も強制的にオンされるため、図４に示されるように山なりの出力電流が流れ、電位ＣがトランジスタＱ１のベース電圧のしきい値を下回ると出力電流は流れなくなる。
【００５６】
この場合、トランジスタＱ２はオン状態が継続されるため、接続点Ｂのハイレベルの電位がショート検出信号としてＥＣＵ１０の判定部１３に入力され、判定部１３にて負荷３０がショートしていると判定される。
【００５７】
以上説明したように、本実施形態では、ショート検出回路２１にコンデンサＣ１を備え、当該コンデンサＣ１によって負荷制御信号をショート検出キャンセル信号として用いることが特徴となっている。
【００５８】
これにより、ショート検出キャンセル信号を入力する端子およびショート検出キャンセル信号を入力しなくても、負荷３０の状態を検出することができる。特に、ＥＣＵ１０の出力端子が足りない場合であってＥＣＵ１０から精密なパルスを出力できない場合に有効である。
【００５９】
（他の実施形態）
上記各実施形態では、ＥＣＵ１０から負荷制御信号を出力した後、ショート検出キャンセル信号を出力しているが、ショート検出キャンセル信号のみを出力しても良い。すなわち、ショート検出回路２１においてトランジスタＴｒ２、Ｑ２のオン／オフ状態がショート検出信号としてＥＣＵ１０に入力される形態であれば良い。
【００６０】
また、負荷３０を制御するに際し、不定期にショート検出キャンセル信号を負荷制御装置２０に入力して負荷３０がショートしているか否かを判定するようにしても良い。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１実施形態に係る負荷制御装置を含む負荷制御系の回路図である。
【図２】第１実施形態に係る負荷制御装置の動作を説明するためのタイミングチャートである。
【図３】本発明の第２実施形態に係る負荷制御装置を含む負荷制御系の回路図である。
【図４】第２実施形態に係る負荷制御装置の動作を説明するためのタイミングチャートである。
【符号の説明】
【００６２】
１０…ＥＣＵ、１１…負荷制御信号生成部、１２…キャンセル信号生成部、１３…判定部、２０…負荷制御装置、２１…ショート検出回路、２２…負荷制御信号入力端子、２３…出力端子、２４…電源、２５…ダイオード、２６…キャンセル信号入力端子、２７…ショート検出信号出力端子、Ｑ１、Ｑ２、Ｔｒ１、Ｔｒ２…トランジスタ、Ｒ１〜Ｒ９…抵抗、Ｃ１…コンデンサ、３０…負荷。
【図１】
2009017180.tif 000003
【図２】
2009017180.tif 000004
【図３】
2009017180.tif 000005
【図４】
2009017180.tif 000006