(57)【要約】【課題】チャージポンプ回路を含む複数のＤＣ−ＤＣコンバータで構成された電源装置の低ノイズ化を図ることができる多出力電源装置を得る。【解決手段】スイッチングレギュレータをなす第１電源回路２の出力電圧Ｖｏ１から出力電圧Ｖｏ２を生成して出力するチャージポンプ回路をなす第２電源回路３において、出力端子ＯＵＴ２から出力される電流が大きくなってＮＭＯＳトランジスタＭ２のゲート電圧が所定値以上に上昇すると、クロック信号ＣＫの周波数を大きくするようにした。【選択図】図１
2009022093.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された第１入力電圧を異なる所定の各定電圧に変換して、対応する各出力端子から出力電圧としてそれぞれ出力する多出力電源装置において、
前記第１入力電圧から所定の定電圧を生成し、対応する第１出力端子から出力する第１電源回路と、
該第１電源回路の出力電圧を第２入力電圧とし、該第２入力電圧から予め設定された定電圧を生成して対応する第２出力端子から出力するチャージポンプ回路からなる１つ以上の第２電源回路と、
を備え、
前記第２電源回路は、前記第２出力端子から出力される電流に応じてフライングコンデンサへの充放電サイクルの周期を変えること特徴とする多出力電源装置。
【請求項２】
前記第２電源回路は、前記第２出力端子から出力される電流が大きくなると、フライングコンデンサへの充放電サイクルの周期を短くすることを特徴とする請求項１記載の多出力電源装置。
【請求項３】
前記第２電源回路は、
入力されたクロック信号を基に前記フライングコンデンサの充放電を行う所定のチャージポンプ動作を行って前記第２入力電圧の電圧変換を行い、前記第２出力端子に出力する電圧変換回路部と、
前記第２出力端子から出力される電圧が所定の定電圧になるように該電圧変換回路部の電圧変換動作を制御する制御回路部と、
を備え、
前記制御回路部は、前記第２出力端子から出力される電流に応じて所定の基準クロック信号の周波数を可変して前記クロック信号を生成し、前記電圧変換回路部へ出力することを特徴とする請求項１又は２記載の多出力電源装置。
【請求項４】
前記制御回路部は、
前記基準クロック信号から異なる周波数の各クロック信号を生成して出力するクロック信号生成回路部と、
前記第２出力端子から出力された電流に応じて該クロック信号生成回路部から出力された各クロック信号の１つを排他的に選択して前記電圧変換回路部に出力するクロック信号選択回路部と、
を備えることを特徴とする請求項３記載の多出力電源装置。
【請求項５】
前記クロック信号生成回路部は、前記基準クロック信号を予め設定された異なる各分周比で分周させて、周波数の異なる各クロック信号を生成して出力する分周回路からなることを特徴とする請求項４記載の多出力電源装置。
【請求項６】
前記クロック信号選択回路部は、
入力された制御信号に応じて、前記クロック信号生成回路部からの各クロック信号の１つを選択して前記電圧変換回路部に出力する選択回路と、
前記第２出力端子から出力される電流の検出を行い、該検出した電流に応じて前記選択回路の動作制御を行う出力電流検出回路と、
を備え、
前記出力電流検出回路は、前記選択回路に対して、第２出力端子から出力される電流が大きいほど周波数の大きいクロック信号を出力させることを特徴とする請求項５記載の多出力電源装置。
【請求項７】
入力端子に入力された第１入力電圧を異なる所定の各定電圧に変換して、対応する各出力端子から出力電圧としてそれぞれ出力する多出力電源装置において、
前記第１入力電圧から所定の定電圧を生成し、対応する第１出力端子から出力する第１電源回路と、
該第１電源回路の出力電圧を第２入力電圧とし、該第２入力電圧から予め設定された定電圧を生成して対応する第２出力端子から出力するチャージポンプ回路からなる複数の第２電源回路と、
を備え、
前記各第２電源回路は、フライングコンデンサへの充放電サイクルのタイミングがそれぞれ異なること特徴とする多出力電源装置。
【請求項８】
前記各第２電源回路は、
入力されたクロック信号に応じて前記フライングコンデンサの充放電を行う所定のチャージポンプ動作を行って前記第２入力電圧の電圧変換を行い、前記第２出力端子に出力する電圧変換回路部と、
前記第２出力端子から出力される電圧が所定の定電圧になるように該電圧変換回路部の電圧変換動作を制御する制御回路部と、
をそれぞれ備え、
前記各制御回路部は、所定の基準クロック信号から異なる位相の前記クロック信号を生成して対応する電圧変換回路部へ出力することを特徴とする請求項７記載の多出力電源装置。
【請求項９】
前記第１電源回路は、インダクタを使用したスイッチングレギュレータをなし、該インダクタの充電を行うためのスイッチングトランジスタに対するスイッチングのタイミングの基準となるクロック信号と前記基準クロック信号は、所定の位相差を有することを特徴とする請求項３、４、５、６又は８記載の多出力電源装置。
【請求項１０】
前記第１電源回路は、所定の三角波信号を使用して前記スイッチングトランジスタに対するＰＷＭ制御を行い、前記基準クロック信号は、該三角波信号と同一周波数でデューティサイクルが２０％以下の矩形波信号であることを特徴とする請求項９記載の多出力電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電圧を生成して出力する多出力電源装置に関し、特に複数のチャージポンプ回路を備えた多出力電源装置の出力電圧の低ノイズ化に関する。
【背景技術】
【０００２】
従来からチャージポンプ回路の効率を向上させる手段としてチャージポンプ回路を動作させるクロック信号の周波数を変更する技術が使用されていた。
図４は、従来の昇圧回路の構成例を示したブロック図である（例えば、特許文献１参照。）。
図４の昇圧回路において、電圧比較回路１０５は、基準電圧とチャージポンプ回路１０１の出力電圧Ｖｏｕｔとの電圧比較を行い、セット信号ＳＥＴが入力されると該電圧比較結果に応じて、ＦＡＳＴ信号とＳＬＯＷ信号の状態をセットする。
【０００３】
セット信号ＳＥＴは周波数設定ポインタ１０３にも入力されており、ＦＡＳＴ信号がハイレベルでＳＬＯＷ信号がローレベルのときは、セット信号ＳＥＴが入力されるごとに、周波数設定ポインタ１０３の出力信号Ｓ１〜Ｓｎのうちハイレベルになっている１つの信号が数字の大きい方に移動し、逆にＦＡＳＴ信号がローレベルでＳＬＯＷ信号がハイレベルのときは、セット信号ＳＥＴが入力されるごとに数字の小さい方に移動する。
周波数設定ポインタ１０３からの出力信号Ｓ１〜Ｓｎは、セレクタ１０１に入力されている。また、セレクタ１０１には、クロック信号ＣＬＫ１とクロック信号ＣＬＫ１を分周器１０４で分周して生成したクロック信号ＣＬＫ２〜ＣＬＫｎが入力されており、周波数設定ポインタ１０３の出力信号Ｓ１〜Ｓｎの状態に応じて、チャージポンプ回路１０２に出力するクロック信号Ｃｉｎを、セレクタ１０１に入力されているクロック信号ＣＬＫ１〜ＣＬＫｎの中から選択する。
【０００４】
すなわち、ＦＡＳＴ信号がハイレベルのときは、セット信号ＳＥＴが入力されるごとに、クロック信号Ｃｉｎの周波数を高くし、ＳＬＯＷ信号がハイレベルのときはクロック信号Ｃｉｎの周波数を低くする。
このような機能を利用して、システムのリセット時や電源投入時には最も高い周波数のクロック信号を使用して、最短時間で所望の電圧まで昇圧させ、低消費電力モードやスタンバイ状態では、チャージポンプ回路の出力電圧をある値以上に保つことができる最も低い周波数のクロック信号を用いて動作させ、消費電流を最小に抑えるようにしていた。
【０００５】
図５は、従来の昇圧回路の他の構成例を示したブロック図である（例えば、特許文献２参照。）。
図５の昇圧回路において、ＨＶｃｃ検出回路１１７は、昇圧電圧ＨＶｃｃを検出し、該検出した昇圧電圧ＨＶｃｃと基準電圧との電圧比較を行い、検出した昇圧電圧ＨＶｃｃと該基準電圧との電圧差に応じた信号をコントロール回路１１８へ出力する。コントロール回路１１８は、入力された該信号に基づいて、検出された昇圧電圧ＨＶｃｃと前記基準電圧との電圧差に応じた周波数のクロック信号を選択するための信号であるセレクト信号をセレクタ１１２へ出力する。
【０００６】
なお、ＨＶｃｃ検出回路１１７は、昇圧電圧ＨＶｃｃとの電圧比較を行う基準電圧を複数個備えており、マイコン等のシステムの要求や動作モード等に応じてコントロール回路１１８からの指令により、該基準電圧が選択され、選択された基準電圧に応じてチャージポンプ方式昇圧回路１１１の出力電圧ＨＶｃｃが設定される。このようなことから、チャージポンプ方式昇圧回路１１１に入力されるクロック信号の周波数を変更することで昇圧電圧ＨＶｃｃを任意に設定することができる。
【特許文献１】特開２０００−２３６６５７号公報
【特許文献２】特開２０００−２７８９３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、このような従来の方式は、単独のチャージポンプ回路を対象としており、複数のチャージポンプ回路を使用する場合のクロック信号については何の考慮もされていなかった。このため、複数のチャージポンプ回路を同時に作動させる場合には問題が発生していた。具体的には、複数のチャージポンプ回路を同一のクロック信号で作動させると、入力電源からフライングコンデンサに充電するタイミングが重なるため、該充電時には入力電源から非常に大きな電流が流れる。この影響で入力電源からの出力電圧が一瞬低下するスパイクノイズが発生し、入力電源からの出力電圧が機器の回路に供給されているような場合は、このようなスパイクノイズによって該回路が誤動作する恐れがあった。
【０００８】
また、チャージポンプ回路の入力電源としてＰＷＭ方式のスイッチングレギュレータの出力電圧を使用している場合は、該スイッチングレギュレータのスイッチングトランジスタがオン／オフするタイミングと、チャージポンプ回路がフライングコンデンサを充放電するタイミングが重なると、前記スパイクノイズは更に大きくなるという問題があった。
【０００９】
本発明は、このような問題を解決するためになされたものであり、チャージポンプ回路を含む複数のＤＣ−ＤＣコンバータで構成された電源装置の低ノイズ化を図ることができる多出力電源装置を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る多出力電源装置は、入力端子に入力された第１入力電圧を異なる所定の各定電圧に変換して、対応する各出力端子から出力電圧としてそれぞれ出力する多出力電源装置において、
前記第１入力電圧から所定の定電圧を生成し、対応する第１出力端子から出力する第１電源回路と、
該第１電源回路の出力電圧を第２入力電圧とし、該第２入力電圧から予め設定された定電圧を生成して対応する第２出力端子から出力するチャージポンプ回路からなる１つ以上の第２電源回路と、
を備え、
前記第２電源回路は、前記第２出力端子から出力される電流に応じてフライングコンデンサへの充放電サイクルの周期を変えるものである。
【００１１】
具体的には、前記第２電源回路は、前記第２出力端子から出力される電流が大きくなると、フライングコンデンサへの充放電サイクルの周期を短くするようにした。
【００１２】
また、前記第２電源回路は、
入力されたクロック信号を基に前記フライングコンデンサの充放電を行う所定のチャージポンプ動作を行って前記第２入力電圧の電圧変換を行い、前記第２出力端子に出力する電圧変換回路部と、
前記第２出力端子から出力される電圧が所定の定電圧になるように該電圧変換回路部の電圧変換動作を制御する制御回路部と、
を備え、
前記制御回路部は、前記第２出力端子から出力される電流に応じて所定の基準クロック信号の周波数を可変して前記クロック信号を生成し、前記電圧変換回路部へ出力するようにした。
【００１３】
また、前記制御回路部は、
前記基準クロック信号から異なる周波数の各クロック信号を生成して出力するクロック信号生成回路部と、
前記第２出力端子から出力された電流に応じて該クロック信号生成回路部から出力された各クロック信号の１つを排他的に選択して前記電圧変換回路部に出力するクロック信号選択回路部と、
を備えるようにした。
【００１４】
具体的には、前記クロック信号生成回路部は、前記基準クロック信号を予め設定された異なる各分周比で分周させて、周波数の異なる各クロック信号を生成して出力する分周回路からなるようにした。
【００１５】
また、前記クロック信号選択回路部は、
入力された制御信号に応じて、前記クロック信号生成回路部からの各クロック信号の１つを選択して前記電圧変換回路部に出力する選択回路と、
前記第２出力端子から出力される電流の検出を行い、該検出した電流に応じて前記選択回路の動作制御を行う出力電流検出回路と、
を備え、
前記出力電流検出回路は、前記選択回路に対して、第２出力端子から出力される電流が大きいほど周波数の大きいクロック信号を出力させるようにした。
【００１６】
また、この発明に係る多出力電源装置は、入力端子に入力された第１入力電圧を異なる所定の各定電圧に変換して、対応する各出力端子から出力電圧としてそれぞれ出力する多出力電源装置において、
前記第１入力電圧から所定の定電圧を生成し、対応する第１出力端子から出力する第１電源回路と、
該第１電源回路の出力電圧を第２入力電圧とし、該第２入力電圧から予め設定された定電圧を生成して対応する第２出力端子から出力するチャージポンプ回路からなる複数の第２電源回路と、
を備え、
前記各第２電源回路は、フライングコンデンサへの充放電サイクルのタイミングがそれぞれ異なるものである。
【００１７】
具体的には、前記各第２電源回路は、
入力されたクロック信号に応じて前記フライングコンデンサの充放電を行う所定のチャージポンプ動作を行って、前記第２入力電圧の電圧変換を行い前記第２出力端子に出力する電圧変換回路部と、
前記第２出力端子から出力される電圧が所定の定電圧になるように該電圧変換回路部の電圧変換動作を制御する制御回路部と、
をそれぞれ備え、
前記各制御回路部は、所定の基準クロック信号から異なる位相の前記クロック信号を生成して対応する電圧変換回路部へ出力するようにした。
【００１８】
一方、前記第１電源回路は、インダクタを使用したスイッチングレギュレータをなし、該インダクタの充電を行うためのスイッチングトランジスタに対するスイッチングのタイミングの基準となるクロック信号と前記基準クロック信号は、所定の位相差を有するようにした。
【００１９】
具体的には、前記第１電源回路は、所定の三角波信号を使用して前記スイッチングトランジスタに対するＰＷＭ制御を行い、前記基準クロック信号は、該三角波信号と同一周波数でデューティサイクルが２０％以下の矩形波信号であるようにした。
【発明の効果】
【００２０】
本発明の多出力電源装置によれば、第１電源回路の出力電圧を第２入力電圧とし、該第２入力電圧から予め設定された定電圧を生成して対応する第２出力端子から出力するチャージポンプ回路からなる１つ以上の第２電源回路において、前記第２出力端子から出力される電流に応じてフライングコンデンサへの充放電サイクルの周期を変えるようにした。このことから、複数のチャージポンプ回路を使用した場合においても、各チャージポンプ回路が同一のクロック信号で作動する確率を低減させることができるため、同一のクロック信号で動作させた場合よりも、スパイクノイズが発生する確率を低減させることができ、低ノイズ化を図ることができる。更に、第２出力端子から出力される電流において、小電流から大電流まで幅広く対応してスイッチング損失を低減させることができ、高効率化を図ることができる。
【００２１】
また、本発明の多出力電源装置によれば、第１電源回路の出力電圧を第２入力電圧とし、該第２入力電圧から予め設定された定電圧を生成して対応する第２出力端子から出力するチャージポンプ回路からなる各第２電源回路において、フライングコンデンサへの充放電サイクルのタイミングがそれぞれ異なるようにした。このことから、簡単な回路で各電源回路の入力電流のピークが重ならないようにすることができ、各電源回路の出力電圧に発生するノイズを低減して低ノイズ化を図ることができる。
【発明を実施するための最良の形態】
【００２２】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における多出力電源装置の回路例を示した図である。
図１において、多出力電源装置１は、入力端子ＩＮに入力された入力電圧Ｖｄｄを異なる所定の各定電圧に昇圧して、対応する出力端子ＯＵＴ１及びＯＵＴ２から出力電圧Ｖｏ１及びＶｏ２としてそれぞれ出力する。
多出力電源装置１は、出力電圧Ｖｏ１を生成して出力する昇圧型のスイッチングレギュレータをなす第１電源回路２と、第１電源回路２の出力電圧Ｖｏ１を入力電圧として出力電圧Ｖｏ２を生成して出力する昇圧型のチャージポンプ回路をなす第２電源回路３とを備えている。
【００２３】
第１電源回路２は、インダクタＬ１と、入力された制御信号に応じて入力電圧Ｖｄｄを昇圧する昇圧動作を行うためのスイッチングを行い、オンして導通状態になるとインダクタＬ１に対して入力電圧Ｖｄｄで充電を行うＮＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、整流用のダイオードＤ１とを備えている。更に、第１電源回路２は、所定の第１基準電圧Ｖｒｅｆ１を生成して出力する第１基準電圧発生回路１１と、出力電圧Ｖｏ１検出用の抵抗Ｒ１，Ｒ２と、平滑用のコンデンサＣ１と、誤差増幅回路１２と、所定の三角波信号ＴＷと所定の矩形波信号ＳＱＷをそれぞれ生成して出力する発振回路１３と、ＰＷＭコンパレータ１４と、ドライバ回路をなすバッファ１５と、ソフトスタート回路１６とを備えている。
【００２４】
第２電源回路３は、ドライバ回路をなすバッファ２１と、レベルシフト回路２２と、セレクタ２３と、分周回路２４と、誤差増幅回路２５と、所定の第２基準電圧Ｖｒｅｆ２を生成して出力する第２基準電圧発生回路２６と、コンパレータ２７と、所定の第３基準電圧Ｖｒｅｆ３を生成して出力する第３基準電圧発生回路２８と、出力電圧Ｖｏ２検出用の抵抗Ｒ３，Ｒ４と、ＮＭＯＳトランジスタＭ２と、ダイオードＤ２，Ｄ３と、フライングコンデンサＣ２と、出力コンデンサＣ３とを備えている。
【００２５】
なお、バッファ２１、ＮＭＯＳトランジスタＭ２、ダイオードＤ２，Ｄ３、フライングコンデンサＣ２及び出力コンデンサＣ３は電圧変換回路部をなし、レベルシフト回路２２、セレクタ２３、分周回路２４、誤差増幅回路２５、第２基準電圧発生回路２６、コンパレータ２７、第３基準電圧発生回路２８及び抵抗Ｒ３，Ｒ４は制御回路部をなす。また、誤差増幅回路２５、第２基準電圧発生回路２６、コンパレータ２７、第３基準電圧発生回路２８及び抵抗Ｒ３，Ｒ４は出力電流検出回路をなし、矩形波信号ＳＱＷは基準クロック信号をなす。また、出力端子ＯＵＴ１は第１出力端子を、出力端子ＯＵＴ２は第２出力端子をそれぞれなす。
【００２６】
第１電源回路２において、入力端子ＩＮとスイッチングトランジスタＭ１のドレインとの間にインダクタＬ１が接続され、スイッチングトランジスタＭ１のソースは接地電圧に接続されている。また、インダクタＬ１とスイッチングトランジスタＭ１のドレインとの接続部にはダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードは出力端子ＯＵＴ１に接続されている。出力端子ＯＵＴ１と接地電圧との間には、コンデンサＣ１が接続されると共に抵抗Ｒ１及びＲ２が直列に接続され、抵抗Ｒ１と抵抗Ｒ２との接続部から分圧電圧Ｖｆｂ１が出力される。また、誤差増幅回路１２において、反転入力端には分圧電圧Ｖｆｂ１が、非反転入力端には第１基準電圧Ｖｒｅｆ１がそれぞれ入力され、出力端からは入力された分圧電圧Ｖｆｂ１と第１基準電圧Ｖｒｅｆ１との電圧差を増幅して生成した出力信号ＶＡ１を出力する。
【００２７】
ＰＷＭコンパレータ１４において、非反転入力端には誤差増幅回路１２の出力信号ＶＡ１が、反転入力端には三角波信号ＴＷがそれぞれ入力され、ＰＷＭコンパレータ１４は、三角波信号ＴＷを使用して誤差増幅回路１２の出力信号ＶＡ１をＰＷＭ変調して生成したパルス信号Ｓｐｗｍを出力する。該パルス信号Ｓｐｗｍは、バッファ１５を介してスイッチングトランジスタＭ１のゲートに入力される。また、ソフトスタート回路１６は、起動してから所定時間は、パルス信号Ｓｐｗｍのオンデューティサイクルが所定の速度で徐々に大きくなるようにするために、例えば、第１基準電圧発生回路１１に対して第１基準電圧Ｖｒｅｆ１の電圧を所定の速度で徐々に上昇させて、入力端子ＩＮからの過大な突入電流と出力電圧Ｖｏ１のオーバーシュートをそれぞれ防止する。
【００２８】
次に、第２電源回路３において、ダイオードＤ２のアノードは出力端子ＯＵＴ１に接続され、ダイオードＤ２のカソードはダイオードＤ３のアノードに接続され、更にダイオードＤ３のカソードは出力端子ＯＵＴ２に接続されている。バッファ２１の出力端とダイオードＤ２のカソードとの間にはフライングコンデンサＣ２が接続され、出力端子ＯＵＴ２と接地電圧との間には出力コンデンサＣ３が接続されている。バッファ２１及びレベルシフト回路２２は、出力電圧Ｖｏ１を電源にして作動し、バッファ２１の負側電源端と接地電圧との間にはＮＭＯＳトランジスタＭ２が接続されている。
【００２９】
また、出力端子ＯＵＴ２と接地電圧との間には抵抗Ｒ３及びＲ４が直列に接続され、抵抗Ｒ３と抵抗Ｒ４との接続部から分圧電圧Ｖｆｂ２が出力される。誤差増幅回路２５において、反転入力端には分圧電圧Ｖｆｂ２が、非反転入力端には第２基準電圧Ｖｒｅｆ２がそれぞれ入力され、出力端からは入力された分圧電圧Ｖｆｂ２と第２基準電圧Ｖｒｅｆ２との電圧差を増幅して生成した出力信号ＶＡ２を出力する。出力信号ＶＡ２は、ＮＭＯＳトランジスタＭ２のゲート及びコンパレータ２７の非反転入力端にそれぞれ入力される。コンパレータ２７の反転入力端には第３基準電圧Ｖｒｅｆ３が入力され、コンパレータ２７の出力信号はセレクタ２３に入力される。
【００３０】
分周回路２４には発振回路１３からの矩形波信号ＳＱＷが入力され、分周回路２４は、入力された矩形波信号ＳＱＷを、１／２に分周した矩形波信号ＳＱＷ１と１／４に分周した矩形波信号ＳＱＷ２をそれぞれ生成してセレクタ２３の対応する入力端にそれぞれ出力する。セレクタ２３は、コンパレータ２７から入力された信号に応じて矩形波信号ＳＱＷ１又はＳＱＷ２のいずれか一方を排他的にクロック信号ＣＫとしてレベルシフト回路２２に出力し、レベルシフト回路２２は、入力されたクロック信号ＣＫの電圧をレベルシフトさせてバッファ２１の入力端に出力する。なお、発振回路１３は、三角波信号ＴＷと同一周波数であると共に、デューティサイクルが２０％以下である矩形波信号ＳＱＷを生成して出力するようにしてもよい。このようにすることにより、スイッチングトランジスタＭ１に対するスイッチングのタイミングの基準となるクロック信号と、基準クロック信号をなす矩形波信号ＳＱＷとの間に所定の位相差を設けることができる。
【００３１】
このような構成において、第２電源回路３では、バッファ２１の出力信号がローレベルのとき、フライングコンデンサＣ２は、ダイオードＤ２を介して第１電源回路２の出力電圧Ｖｏ１で充電される。このときのフライングコンデンサＣ２の充電電流は、ＮＭＯＳトランジスタＭ２のドレイン電流で規制されているため、フライングコンデンサＣ２に蓄積される電荷は、バッファ２１の出力信号がローレベルである時間とＮＭＯＳトランジスタＭ２のドレイン電流とで決定される。バッファ２１の出力信号がハイレベルになると、フライングコンデンサＣ２におけるダイオードＤ２側の端部の電圧が出力電圧Ｖｏ１以上に上昇し、ダイオードＤ３を介して該電圧で出力コンデンサＣ３が充電される。このようなことから、第２電源回路３の出力電圧Ｖｏ２は、ダイオードＤ２及びＤ３の各電圧降下を無視すると、ほぼ第１電源回路２の出力電圧Ｖｏ１にフライングコンデンサＣ２の充電電圧を加えた電圧になる。
【００３２】
一方、誤差増幅回路２５は、分圧電圧Ｖｆｂ２が第２基準電圧Ｖｒｅｆ２になるようにＮＭＯＳトランジスタＭ２のゲート電圧を制御している。このため、第２電源回路３の出力端子ＯＵＴ２から出力される出力電流が大きくなって出力電圧Ｖｏ２が低下すると、誤差増幅回路２５の出力電圧は大きくなりＮＭＯＳトランジスタＭ２のゲート電圧を上昇させてＮＭＯＳトランジスタＭ２のドレイン電流が増加する。このことから、フライングコンデンサＣ２に蓄えられる電荷が多くなり、フライングコンデンサＣ２の電圧が大きくなって出力電圧Ｖｏ２は上昇する。逆に、第２電源回路３の出力電圧Ｖｏ２が上昇すると、誤差増幅回路２５の出力電圧が低下してＮＭＯＳトランジスタＭ２のドレイン電流を減少させ、フライングコンデンサＣ２に蓄えられる電荷が少なくなるため、出力電圧Ｖｏ２が低下する。このように、第２電源回路３では、出力電圧Ｖｏ２に応じてフライングコンデンサＣ２に蓄える電荷の量を制御し、出力電圧Ｖｏ２が所定の定電圧になるように制御することができる。
【００３３】
第２電源回路３をなすチャージポンプ回路の損失の大半はバッファ２１内のスイッチング素子による損失であることから、クロック信号ＣＫの周波数が大きいほど損失が多くなり効率が低下する。このため、できるだけ小さい周波数のクロック信号ＣＫで動作させた方が効率はよくなる。しかし、クロック信号ＣＫの周波数が小さいということは、フライングコンデンサＣ２に充電された電荷で出力コンデンサＣ３を充電する回数が少ないということであり、出力端子ＯＵＴ２から出力される出力電流が大きくなると、出力電圧Ｖｏ２が低下する。このため、第２電源回路３では、該出力電流が大きくなってＮＭＯＳトランジスタＭ２のゲート電圧が所定値以上に上昇すると、クロック信号ＣＫの周波数を大きくするようにしている。
【００３４】
すなわち、コンパレータ２７は、ＮＭＯＳトランジスタＭ２のゲート電圧が第３基準電圧Ｖｒｅｆ３を超えると、ハイレベルの信号を出力する。セレクタ２３は、コンパレータ２７からハイレベルの信号が入力されると、クロック信号ＣＫの周波数を大きくするために矩形波信号ＳＱＷ１を選択してクロック信号ＣＫとして出力する。この結果、フライングコンデンサＣ２には２倍の頻度で充電が行われるようになる。また、コンパレータ２７は、ＮＭＯＳトランジスタＭ２のゲート電圧が第３基準電圧Ｖｒｅｆ３以下になると、ローレベルの信号を出力する。セレクタ２３は、コンパレータ２７からローレベルの信号が入力されると、クロック信号ＣＫの周波数を小さくするために矩形波信号ＳＱＷ２を選択してクロック信号ＣＫとして出力する。この結果、フライングコンデンサＣ２には１／２の頻度で充電が行われるようになる。
【００３５】
なお、クロック信号ＣＫの周波数が大きくなると、ＮＭＯＳトランジスタＭ２のゲート電圧が少し低下するため、コンパレータ２７の入力端には該電圧の低下分を見越したヒステリシスを設けておくことにより、安定した動作を行うことができる。
また、前記説明では、説明を簡単にするため第２電源回路３が１つである場合を例にして説明したが、言うまでもなく本発明は複数の第２電源回路３を有する場合にも適用することができる。この場合、各第２電源回路３の分周回路２４には、それぞれ発振回路１３からの矩形波信号ＳＱＷがそれぞれ入力される。
【００３６】
また、前記説明では、セレクタ２３に入力する各矩形波信号を、基準クロック信号をなす矩形波信号ＳＱＷを１／２分周して生成すると共に、矩形波信号ＳＱＷを１／４分周して生成した場合を例にして示したが、矩形波信号ＳＱＷ１又はＳＱＷ２の代わりに矩形波信号ＳＱＷを使用してもよい。また、セレクタ２３に入力するクロック信号の種類を３つ以上に増やしてもよい。ただし、この場合、セレクタ２３の制御信号入力端を増やすと共に、コンパレータ２７に相当するコンパレータと、第３基準電圧Ｖｒｅｆ３と異なる電圧の基準電圧とを必要な数だけ用意するようにすればよい。
【００３７】
このように、本第１の実施の形態における多出力電源装置は、第１電源回路２の出力電圧Ｖｏ１から出力電圧Ｖｏ２を生成して出力するチャージポンプ回路をなす第２電源回路３において、出力端子ＯＵＴ２から出力される電流が大きくなってＮＭＯＳトランジスタＭ２のゲート電圧が所定値以上に上昇すると、クロック信号ＣＫの周波数を大きくするようにした。このことから、出力端子ＯＵＴ２に接続された負荷の状態に応じて、クロック信号ＣＫを適切な周波数に切り替えることができるため、複数のチャージポンプ回路を使用した場合においても、各チャージポンプ回路が同一のクロック信号で作動する確率を低減させることができ、従来において同一のクロック信号で作動させた場合よりも、スパイクノイズが発生する確率を低減させることができ、低ノイズ化を図ることができる。更に、出力端子ＯＵＴ２から出力される電流において、小電流から大電流まで幅広く対応してスイッチング損失を低減させることができ、高効率化を図ることができる。
【００３８】
第２の実施の形態．
前記第１の実施の形態では、チャージポンプ回路をなす第２電源回路の出力端子に接続された負荷の状態に応じて、クロック信号ＣＫを適切な周波数に切り替えるようにしたが、各チャージポンプ回路で使用するクロック信号の位相を変えるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図２は、本発明の第２の実施の形態における多出力電源装置の回路例を示した図である。なお、図２では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００３９】
図２における図１との相違点は、図１の発振回路１３が三角波信号ＴＷのみを生成して出力するようにすると共に、図１の分周回路２４が所定の１つの分周比で分周するようにし、図１の第２電源回路３からセレクタ２３、コンパレータ２７及び第３基準電圧発生回路２８を削除して新たにコンパレータ２７ａと第４基準電圧発生回路２８ａを追加し、更に第２電源回路４を追加したことにある。これに伴って、図１の発振回路１３を発振回路１３ａに、図１の分周回路２４を分周回路２４ａに、図１の第１電源回路２を第１電源回路２ａに、図１の第２電源回路３を第２電源回路３ａにそれぞれし、図１の多出力電源装置１を多出力電源装置１ａにした。
【００４０】
図２において、多出力電源装置１ａは、入力端子ＩＮに入力された入力電圧Ｖｄｄを異なる所定の各定電圧に昇圧して、対応する出力端子ＯＵＴ１、ＯＵＴ２及びＯＵＴ３から出力電圧Ｖｏ１、Ｖｏ２及びＶｏ３としてそれぞれ出力する。
多出力電源装置１ａは、出力電圧Ｖｏ１を生成して出力する昇圧型のスイッチングレギュレータをなす第１電源回路２ａと、第１電源回路２ａの出力電圧Ｖｏ１を入力電圧として出力電圧Ｖｏ２を生成して出力する昇圧型のチャージポンプ回路をなす第２電源回路３ａと、第１電源回路２ａの出力電圧Ｖｏ１を入力電圧として負電圧の出力電圧Ｖｏ３を生成して出力するチャージポンプ回路をなす第２電源回路４とを備えている。
【００４１】
第１電源回路２ａは、インダクタＬ１と、スイッチングトランジスタＭ１と、ダイオードＤ１と、第１基準電圧発生回路１１と、抵抗Ｒ１，Ｒ２と、コンデンサＣ１と、誤差増幅回路１２と、所定の三角波信号ＴＷを生成して出力する発振回路１３ａと、ＰＷＭコンパレータ１４と、バッファ１５と、ソフトスタート回路１６とを備えている。
第２電源回路３ａは、バッファ２１と、レベルシフト回路２２と、分周回路２４ａと、誤差増幅回路２５と、第２基準電圧発生回路２６と、コンパレータ２７ａと、所定の第４基準電圧Ｖｒｅｆ４を生成して出力する第４基準電圧発生回路２８ａと、抵抗Ｒ３，Ｒ４と、ＮＭＯＳトランジスタＭ２と、ダイオードＤ２，Ｄ３と、フライングコンデンサＣ２と、出力コンデンサＣ３とを備えている。
【００４２】
また、第２電源回路４は、バッファ３１と、インバータ３２と、誤差増幅回路３３と、所定の第５基準電圧Ｖｒｅｆ５を生成して出力する第５基準電圧発生回路３４と、抵抗Ｒ５，Ｒ６と、ＮＭＯＳトランジスタＭ３と、ダイオードＤ４，Ｄ５と、フライングコンデンサＣ４と、出力コンデンサＣ５とを備えている。
なお、第２電源回路３ａにおいて、レベルシフト回路２２、分周回路２４ａ、誤差増幅回路２５、第２基準電圧発生回路２６、コンパレータ２７ａ、第４基準電圧発生回路２８ａ及び抵抗Ｒ３，Ｒ４は制御回路部をなす。また、第２電源回路４において、バッファ３１、ＮＭＯＳトランジスタＭ３、ダイオードＤ４，Ｄ５、フライングコンデンサＣ４及び出力コンデンサＣ５は電圧変換回路部をなし、インバータ３２、誤差増幅回路３３、第５基準電圧発生回路３４及び抵抗Ｒ５，Ｒ６は制御回路部をなす。また、出力端子ＯＵＴ２及びＯＵＴ３はそれぞれ第２出力端子をなす
【００４３】
第１電源回路２ａは、発振回路１３ａが矩形波信号ＳＱＷを出力しないこと以外は図１の第１電源回路２と同じであることからその説明を省略する。
第２電源回路３ａにおいて、コンパレータ２７ａの反転入力端には三角波信号ＴＷが入力され、コンパレータ２７ａの非反転入力端には第４基準電圧Ｖｒｅｆ４が入力されている。コンパレータ２７ａの出力信号ＣＰＣＬＫは、分周回路２４ａで所定の分周比で分周されてレベルシフト回路２２に出力される。これ以外は図１の第２電源回路３と同じであることから、その説明を省略する。
【００４４】
次に、第２電源回路４において、ダイオードＤ５のアノードは出力端子ＯＵＴ３に接続され、ダイオードＤ５のカソードはダイオードＤ４のアノードに接続され、更にダイオードＤ４のカソードは接地電圧に接続されている。バッファ３１の出力端とダイオードＤ５のカソードとの間にはフライングコンデンサＣ４が接続され、出力端子ＯＵＴ３と接地電圧との間には出力コンデンサＣ５が接続されている。バッファ３１及びインバータ３２は、それぞれ出力電圧Ｖｏ１を電源にして作動し、バッファ３１の負側電源端と接地電圧との間にはＮＭＯＳトランジスタＭ３が接続されている。
【００４５】
また、インバータ３２の入力端には、レベルシフト回路２２の出力信号が入力されており、インバータ３２の出力端はバッファ３１の入力端に接続されている。出力端子ＯＵＴ３と誤差増幅回路３３の非反転入力端との間には抵抗Ｒ５が接続され、第５基準電圧発生回路３４の出力端と誤差増幅回路３３の非反転入力端との間には抵抗Ｒ６が接続されている。誤差増幅回路３３において、反転入力端は接地電圧に接続され、出力端はＮＭＯＳトランジスタＭ３のゲートに接続されている。なお、基準クロック信号をなすコンパレータ２７ａの出力信号ＣＰＣＬＫは、三角波信号ＴＷと同一周波数であると共に、デューティサイクルが２０％以下である矩形波信号をなすようにしてもよい。このようにすることにより、スイッチングトランジスタＭ１に対するスイッチングのタイミングの基準となるクロック信号と、バッファ２１から出力されるクロック信号ＣＫ１との間に所定の位相差を設けることができる。
【００４６】
このような構成において、図３は、図２の動作例を示したタイミングチャートであり、図３を用いて図２の多出力電源装置１ａの動作について説明する。なお、図３において、クロック信号ＣＫ１はバッファ２１の出力信号を、クロック信号ＣＫ２はバッファ３１の出力信号をそれぞれ示し、Ｃ２充放電電流はフライングコンデンサＣ２を充放電する電流を示し、Ｃ４充放電電流はフライングコンデンサＣ４を充放電する電流を示している。また、図３では、電流のプラス領域は、出力電圧Ｖｏ１からバッファ２１又は３１の出力端を介してフライングコンデンサＣ２又はＣ４に向かって流れる電流であり、電流のマイナス領域は、フライングコンデンサ側からバッファ２１又は３１の出力端を介して接地電圧に向かって流れる電流を示している。
【００４７】
図３において、区間Ａは第１電源回路２ａからの出力電流が大きい区間であり、区間Ｃは第１電源回路２ａからの出力電流が小さい区間であり、区間Ｂは第１電源回路２ａからの出力電流が大きい状態から小さい状態に移行する区間である。
区間Ａでは、第１電源回路２ａの出力端子ＯＵＴ１から出力される出力電流が大きいため、誤差増幅回路１２の出力電圧ＶＡ１が高電圧になっており、ＰＷＭコンパレータ１４から出力されるパルス信号Ｓｐｗｍはハイレベルの期間が長くなっている。スイッチングトランジスタＭ１は、パルス信号Ｓｐｗｍがハイレベルである間オンすることから、区間ＡではスイッチングトランジスタＭ１がオンする期間が長くなるように制御されている。区間Ｂになると、第１電源回路２ａの出力端子ＯＵＴ１から出力される出力電流が暫時減少しており、ＰＷＭコンパレータ１４から出力されるパルス信号Ｓｐｗｍのハイレベルの期間が次第に短くなる。区間Ｃでは、第１電源回路２ａの出力端子ＯＵＴ１から出力される出力電流が小さいため、パルス信号Ｓｐｗｍのハイレベルの期間が短くなっている。
【００４８】
発振回路１３ａから出力された三角波信号ＴＷは、コンパレータ２７ａで第４基準電圧Ｖｒｅｆ４と電圧比較される。この結果、コンパレータ２７ａの出力端からはクロック信号ＣＰＣＬＫが出力される。該クロック信号ＣＰＣＬＫは分周回路２４ａで分周された後、レベルシフト回路２２を介してバッファ２１に入力され、第２電源回路３ａにおけるチャージポンプ回路のクロック信号として使用される。また、レベルシフト回路２２の出力信号は、インバータ３２を介してバッファ３１に入力され、インバータ３１の出力信号は第２電源回路４におけるチャージポンプ回路のクロック信号として使用される。
【００４９】
ここで、クロック信号ＣＫ１及びＣＫ２とフライングコンデンサＣ２及びＣ４の充放電電流との関係について説明する。
クロック信号ＣＫ１がローレベルである期間は、フライングコンデンサＣ２には、第１電源回路２ａの出力電圧Ｖｏ１を電源にしてダイオードＤ２を介して充電電流が供給されるが、バッファ２１の負側電源端と接地電圧との間にはＮＭＯＳトランジスタＭ２が接続されているため、フライングコンデンサＣ２への充電電流はＮＭＯＳトランジスタＭ２のドレイン電流値に制限される。
【００５０】
ＮＭＯＳトランジスタＭ２のゲートには、誤差増幅回路２５の出力信号ＶＡ２が入力されており、誤差増幅回路２５の非反転入力端には第２基準電圧Ｖｒｅｆ２が入力され、誤差増幅回路２５の反転入力端には分圧電圧Ｖｆｂ２が入力されていることから、誤差増幅回路２５の出力電圧は、第２電源回路３ａの出力電圧Ｖｏ２に依存した電圧となる。すなわち、出力電圧Ｖｏ２が大きければ、誤差増幅回路２５の出力電圧ＶＡ２は小さくなり、出力電圧Ｖｏ２が小さければ、誤差増幅回路２５の出力電圧ＶＡ２は大きくなる。このため、ＮＭＯＳトランジスタＭ２のドレイン電流は、第２電源回路３ａの出力電圧Ｖｏ２に依存した定電流となり、図３のａで示すようにほぼ一定電流になる。
【００５１】
一方、クロック信号ＣＫ１がハイレベルになると、フライングコンデンサＣ２のダイオードＤ３のアノードに接続された端部の電圧が上昇し、ダイオードＤ３を介して出力コンデンサＣ３が急速に充電される。このため、図３のｂに示すように、第１電源回路２ａの出力電圧Ｖｏ１からバッファ２１の出力端を介して大きな充電電流が流れる。該充電電流は出力コンデンサＣ３の充電が進むに連れ急速に減少する。
また、クロック信号ＣＫ２がハイレベルである期間は、フライングコンデンサＣ４には第１電源回路２ａの出力電圧Ｖｏ１からバッファ３１の出力端を介して充電電流が供給される。このため、図３のｃに示すように、クロック信号ＣＫ２がハイレベルに変化した直後に大きな充電電流が流れ、フライングコンデンサＣ４の充電が進むに連れて該充電電流は急速に減少する。
【００５２】
クロック信号ＣＫ２がローレベルになると、フライングコンデンサＣ４のダイオードＤ５のカソードに接続された端部の電圧が低下し、ダイオードＤ５を介して出力コンデンサＣ５が充電される。しかし、バッファ３１の負側電源端と接地電圧との間にはＮＭＯＳトランジスタＭ３が接続されているため、出力コンデンサＣ５への充電電流はＮＭＯＳトランジスタＭ３のドレイン電流値に制限される。
【００５３】
ＮＭＯＳトランジスタＭ３のゲートには、誤差増幅回路３３の出力信号ＶＡ３が入力されており、誤差増幅回路３３の非反転入力端には、第２電源回路４の出力電圧Ｖｏ３と第５基準電圧Ｖｒｅｆ５との間の電圧を抵抗Ｒ５とＲ６で分圧した分圧電圧Ｖｆｂ３が入力され、誤差増幅回路３３の反転入力端には接地電圧が入力されている。このため、誤差増幅回路３３の出力信号ＶＡ３は、第２電源回路４の出力電圧Ｖｏ３に依存した電圧になる。すなわち、ＮＭＯＳトランジスタＭ３のドレイン電流は、第２電源回路４の出力電圧Ｖｏ３に依存した定電流となることから、図３のｄで示すように出力コンデンサＣ５への充電電流はほぼ一定の電流になる。
【００５４】
前記のように、第２電源回路３ａと第２電源回路４で使用されるクロック信号ＣＫ１とＣＫ２の周波数が同一である場合、インバータ３２によってクロック信号ＣＫ１とＣＫ２との位相を１８０度ずらしたため、第１電源回路２ａから供給される、第２電源回路３ａへの電流のピークと第２電源回路４への電流のピークが重なることを防止でき、第１電源回路２ａの出力電圧Ｖｏ１の負荷変動による電圧変動を小さく抑えることができる。
【００５５】
次に、第４基準電圧Ｖｒｅｆ４について説明する。
第４基準電圧Ｖｒｅｆ４は、三角波信号ＴＷの下限電圧よりも少し大きい電圧に設定されている。このため、コンパレータ２７ａから出力されるクロック信号ＣＰＣＬＫは、ハイレベルのデューティサイクルが２０％以下の信号になる。
図３から分かるように、第２電源回路３ａと第２電源回路４が第１電源回路２ａから供給を受けるピーク電流のタイミングは、クロック信号ＣＰＣＬＰがローレベルからハイレベルに変化した直後である。また、第１電源回路２ａが入力電圧Ｖｄｄから供給を受けるピーク電流のタイミングは、図示していないがパルス信号Ｓｐｗｍがハイレベルからローレベルに変化するときである。
【００５６】
そこで、第１電源回路２ａの出力端子ＯＵＴ１から出力される出力電流が大きい区間Ａ及び区間Ｂでも、該出力電流が比較的大きい場合に第１電源回路２ａから出力されるピーク電流と、第２電源回路３ａ及び４から出力されるピーク電流の各タイミングが重ならないように第４基準電圧Ｖｒｅｆ４を設定している。
第１電源回路２ａの出力電流が小さい区間Ｃでは、第１電源回路２ａのピーク電流と、第２電源回路３ａ及び４のピーク電流の各タイミングが重なるが、該電流自体が小さいため、タイミングが重なっても大きな影響を与えることはない。
【００５７】
なお、図２では、第２電源回路４が、負電圧を生成して出力するチャージポンプ回路である場合を例にして説明したが、言うまでもなく、第２電源回路４が、第２電源回路３ａのように正電圧を生成して出力するチャージポンプ回路であってもよい。また、図２では、同一周波数のクロック信号を用いる２つのチャージポンプ回路を有する場合を例にして示したが、本発明は、同一周波数のクロック信号を用いる複数のチャージポンプ回路を有する場合に適用することができ、チャージポンプ回路の数が多くなった場合は、各クロック信号の位相のずれを小さくして、各チャージポンプ回路の電流ピークが重ならないようにすればよい。
【００５８】
このように、本第２の実施の形態における多出力電源装置は、チャージポンプ回路をなす第２電源回路３ａ及び４で使用するクロック信号ＣＫ１及びＣＫ２の位相をインバータ３２でずらして、第２電源回路３ａ及び４からの各出力電流がピーク値になるタイミングをずらすようにしたことから、各電源回路の出力電圧に発生するノイズを低減して低ノイズ化を図ることができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１の実施の形態における多出力電源装置の回路例を示した図である。
【図２】本発明の第２の実施の形態における多出力電源装置の回路例を示した図である。
【図３】図２の動作例を示したタイミングチャートである。
【図４】従来の昇圧回路の構成例を示したブロック図である。
【図５】従来の昇圧回路の他の構成例を示したブロック図である。
【符号の説明】
【００６０】
１，１ａ  多出力電源装置
２，２ａ  第１電源回路
３，３ａ，４  第２電源回路
１１  第１基準電圧発生回路
１２，２５，３３  誤差増幅回路
１３，１３ａ  発振回路
１４  ＰＷＭコンパレータ
１５，２１，３１  バッファ
１６  ソフトスタート回路
２２  レベルシフト回路
２３  セレクタ
２４，２４ａ  分周回路
２６  第２基準電圧発生回路
２７，２７ａ  コンパレータ
２８  第３基準電圧発生回路
２８ａ  第４基準電圧発生回路
３２  インバータ
３４  第５基準電圧発生回路
Ｍ１  スイッチングトランジスタ
Ｍ２，Ｍ３  ＮＭＯＳトランジスタ
Ｌ１  インダクタ
Ｄ１〜Ｄ５  ダイオード
Ｃ１  コンデンサ
Ｃ２，Ｃ４  フライングコンデンサ
Ｃ３，Ｃ５  出力コンデンサ
【図１】
2009022093.tif 000003
【図２】
2009022093.tif 000004
【図３】
2009022093.tif 000005
【図４】
2009022093.tif 000006
【図５】
2009022093.tif 000007