(57)【要約】【課題】  積層セラミック電子部品の外部電極を、積層体の端面上に直接めっきを施すことによって形成した場合、熱処理時にブリスタが発生し、外観上好ましくない。【解決手段】  積層体の所定の面に露出した複数の内部電極の各端部に特定の金属を主成分とするめっき析出物を析出させ、かつ前記めっき析出物が相互に接続されるように前記めっき析出物をめっき成長させ、それによって、連続しためっき層部を形成するようにめっきする第１の工程と、前記めっき層部の形成された前記積層体を８００℃以上の温度で熱処理する第２の工程と、を有し、かつ、前記第１の工程と第２の工程とからなるサイクルを、連続して２サイクル以上行うことにより、複数のめっき層部からなるめっき層を形成する。【選択図】図２
2009277715.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数のセラミック層および前記セラミック層間の界面に沿って形成された複数の内部電極を含み、前記内部電極の各端部が所定の面に露出している、積層体を用意する工程と、
前記積層体の前記所定の面に露出した複数の前記内部電極の各端部を互いに電気的に接続するように、前記積層体の前記所定の面上にめっき層を形成する工程とを含む、積層セラミック電子部品の製造方法であって、
前記めっき層を形成する工程は、
前記積層体の前記所定の面に露出した複数の前記内部電極の各端部に特定の金属を主成分とするめっき析出物を析出させ、かつ前記めっき析出物が相互に接続されるように前記めっき析出物をめっき成長させ、それによって、連続しためっき層部を形成するようにめっきする第１の工程と、前記めっき層部の形成された前記積層体を８００℃以上の温度で熱処理する第２の工程と、を有し、かつ、
前記第１の工程と第２の工程とからなるサイクルを、連続して２サイクル以上行うことにより、複数のめっき層部からなるめっき層を形成することを特徴とする、積層セラミック電子部品の製造方法。
【請求項２】
前記めっき層部の厚みが０．１〜５μｍであることを特徴とする、請求項１に記載の積層セラミック電子部品の製造方法。
【請求項３】
前記特定の金属が、ＣｕまたはＮｉであることを特徴とする、請求項１または２に記載の積層セラミック電子部品の製造方法。
【請求項４】
積層された複数のセラミック層および前記セラミック層間の界面に沿って形成された複数の内部電極を含み、前記内部電極の各端部が所定の面に露出している、積層体と、
前記積層体の前記所定の面上に直接形成される、めっき層とを備え、
前記めっき層は、ある特定の金属を主成分とし、かつ、結晶方位の不連続となる界面を介して接するよう形成された複数のめっき層部からなることを特徴とする、積層セラミック電子部品。
【請求項５】
前記めっき層部の厚みが０．１〜５μｍであることを特徴とする、請求項４に記載の積層セラミック電子部品。
【請求項６】
前記めっき層における特定の金属が、ＣｕまたはＮｉであることを特徴とする、請求項４または５に記載の積層セラミック電子部品。
【請求項７】
前記内部電極と前記めっき層との境界部分には、前記めっき層の特定の金属成分および前記内部電極に含まれる金属成分の双方が検出され得る相互拡散層が形成されていて、
前記相互拡散層は、前記内部電極側および前記めっき膜側の双方にまで延びるように形成され、前記内部電極側においては、前記積層体の前記所定の面から２μｍ以上離れた位置まで達していることを特徴とする、請求項４〜６に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミック電子部品およびその製造方法に関するものであり、特に、外部電極が積層体の外表面上に、直接、めっきを施すことにより形成された、積層セラミック電子部品およびその製造方法に関するものである。
【背景技術】
【０００２】
図３に示すように、積層セラミックコンデンサに代表される積層セラミック電子部品１０１は、一般に、積層された複数のセラミック層１０３と、セラミック層１０３間の界面に沿って形成された複数の層状の内部電極１０４および１０５とを含む、積層体１０２を備えている。積層体１０２の一方および他方の端面１０６および１０７には、それぞれ、複数の内部電極１０４および複数の内部電極１０５の各端部が露出していて、これら内部電極１０４の各端部および内部電極１０５の各端部を、それぞれ、互いに電気的に接続するように、外部電極がそれぞれ形成されている。
【０００３】
外部電極の形成にあたっては、一般に、金属成分とガラス成分とを含む金属ペーストを積層体１０２の端面１０６および１０７上に塗布し、次いで焼き付けることにより、ペースト電極層１０８および１０９がまず形成される。次に、ペースト電極層１０８、１０９上に、たとえばＮｉを主成分とする第１のめっき層１１０、１１１が形成され、さらにその上に、たとえばＳｎを主成分とする第２のめっき層１１２、１１３が形成される。すなわち、外部電極の各々は、ペースト電極層１０８、１０９、第１のめっき層１１０、１１１、および第２のめっき層１１２、１１３の３層構造より構成される。
【０００４】
外部電極は、積層セラミック電子部品１０１がはんだを用いて基板に実装される際に、はんだとの濡れ性が良好であることが求められる。同時に、外部電極に対しては、互いに電気的に絶縁された状態にある複数の内部電極を互いに電気的に接続する役割が求められる。はんだ濡れ性の確保の役割は、上述した第２のめっき層１１２、１１３が果たしており、内部電極１０３および１０４相互の電気的接続の役割は、ペースト電極層１０８、１０９が果たしている。第１のめっき層１１０、１１１は、はんだ接合時のはんだ喰われを防止する役割を果たしている。
【０００５】
しかし、ペースト電極層１０８、１０９は、その厚みが数十μｍ〜数百μｍと大きい。したがって、この積層セラミック電子部品１０１の寸法を一定の規格値に収めるためには、このペースト電極層の体積を確保する必要が生じる分、不所望にも、静電容量確保のための実効体積を減少させる必要が生じる。一方、第１のめっき層１１０、１１１および第２のめっき層１１２、１１３はその厚みが数μｍ程度であるため、仮にめっき層のみで外部電極を構成できれば、静電容量確保のための実効体積をより多く確保することができる。
【０００６】
たとえば、特開昭６３−１６９０１４号公報（特許文献１）には、積層体の、内部電極が露出した側壁面の全面に対し、側壁面に露出した内部電極が短絡されるように、無電解めっきによって導電性金属層を析出させる方法が開示されている。
【特許文献１】特開昭６３−１６９０１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の方法では、内部電極の露出した面に対し直接めっきを行うので、めっき液が積層体の内部に浸入しやすい。このめっき液などの水分を除去すべくめっき後に熱処理を行った場合、めっき層の表面に多数のブリスタが発生し、外観上好ましくないという問題が発生する。この、内部電極の露出した面に直接接するめっき層には、確実な導通維持を確保するため、少なくとも５μｍ以上の厚みを持たせたいが、めっき層の厚みが厚くなるほど、ブリスタの発生が顕著である。
【０００８】
そこで、この発明の目的は、上記のような問題を解決し得る、積層セラミック電子部品、および積層セラミック電子部品の製造方法を提供しようとすることである。
【課題を解決するための手段】
【０００９】
この発明は、まず、積層された複数のセラミック層および前記セラミック層間の界面に沿って形成された複数の内部電極を含み、前記内部電極の各端部が所定の面に露出している積層体を用意する工程と、前記積層体の前記所定の面に露出した複数の前記内部電極の各端部を互いに電気的に接続するように、前記積層体の前記所定の面上にめっき層を形成する工程とを含む、積層セラミック電子部品の製造方法に向けられる。
【００１０】
この発明では、前述した技術的課題を解決するため、前記めっき層を形成する工程は、前記積層体の前記所定の面に露出した複数の前記内部電極の各端部に特定の金属を主成分とするめっき析出物を析出させ、かつ前記めっき析出物が相互に接続されるように前記めっき析出物をめっき成長させ、それによって、連続しためっき層部を形成するようにめっきする第１の工程と、前記めっき層部の形成された前記積層体を８００℃以上の温度で熱処理する第２の工程と、を有し、かつ、前記第１の工程と第２の工程とからなるサイクルを、連続して２サイクル以上行うことにより、複数のめっき層部からなるめっき層を形成することを特徴とする。
【００１１】
上述のめっき層部の厚みは０．１〜５μｍであることが好ましい。
【００１２】
また、上述のめっき層における特定の金属は、ＣｕまたはＮｉであることが好ましい。
【００１３】
上述した本発明の積層セラミック電子部品の製造方法によって得られた積層セラミック電子部品は、構造的特徴も有している。すなわち本発明の積層セラミック電子部品は、積層された複数のセラミック層および前記セラミック層間の界面に沿って形成された複数の内部電極を含み、前記内部電極の各端部が所定の面に露出している積層体と、前記積層体の前記所定の面上に直接形成されるめっき層とを備える積層セラミック電子部品にも向けられる。
【００１４】
この発明では、前述した技術的課題を解決するため、前記めっき層は、特定の金属を主成分とし、かつ結晶方位の不連続となる界面を介して接するよう形成された複数のめっき層部からなることを特徴としている。
【００１５】
また、本発明の積層セラミック電子部品は、前記内部電極と前記めっき層との境界部分には、前記めっき層の特定の金属成分および前記内部電極に含まれる金属成分の双方が検出され得る相互拡散層が形成されていて、前記相互拡散層は、前記内部電極側および前記めっき膜側の双方にまで延びるように形成され、前記内部電極側においては、前記積層体の前記所定の面から２μｍ以上離れた位置まで達していることも好ましい。
【発明の効果】
【００１６】
本発明の積層セラミック電子部品の製造方法によれば、積層体の所定の面に直接形成されるめっき層が、複数回のめっき層部に分けて形成されるており、それぞれのめっき層部の形成の間には熱処理工程が挟まれている。したがって、積層体の内部に侵入しためっき液などの水分を効果的に除去できるとともに、めっき層中に存在する水分をも効果的に除去することができるため、熱処理に伴うブリスタの発生を抑止することができる。
【００１７】
また、本発明の積層セラミック電子部品によれば、めっき層が結晶方位の異なる界面を挟んで複数のめっき層部に分かれているため、熱処理時にめっき層にかかる圧縮応力を緩和することができ、その結果、ブリスタの発生を抑えることができる。
【００１８】
さらに、本発明によれば、めっき後に熱処理を行っているため、内部電極とめっき層との境界部分において、相互拡散が生じる。この相互拡散は、それが生じた部分での体積膨張をもたらす。すなわち、内部電極とめっき層との境界部分において体積膨張が生じる。その結果、セラミック層と内部電極およびめっき層の各々との界面に生じることのある隙間が埋められ、積層体に対して封止性を持たせることができる。したがって、めっき後の積層体への水分の浸入も抑止され、高温、高湿環境下にて負荷試験を行なった場合の寿命特性の向上が期待される。
【発明を実施するための最良の形態】
【００１９】
図１および図２を参照して、この発明の第１の実施形態による積層セラミック電子部品１およびその製造方法について説明する。
【００２０】
まず、図１に示すように、積層セラミック電子部品１は、積層された複数のセラミック層３と、セラミック層３間の界面に沿って形成された複数の層状の内部電極４および５とを含む積層体２を備えている。積層セラミック電子部品１が積層セラミックコンデンサを構成するとき、セラミック層３は、誘電体セラミックから構成される。積層体２の一方および他方端面６および７には、それぞれ、複数の内部電極４および複数の内部電極５の各端部が露出していて、これら内部電極４の各端部および内部電極５の各端部を、それぞれ、互いに電気的に接続するように、外部電極が形成されている。
【００２１】
外部電極は、電解めっきまたは無電解めっきのような湿式めっきによるめっき析出物からなる第１のめっき層８および９を備える。この第１のめっき層８および９と内部電極４および５とが、直接電気的に接続されている。すなわち、第１のめっき層８および９は、導電性ペースト膜、真空蒸着膜、スパッタ膜などを含むものではない。
【００２２】
次に、図１に示した積層セラミック電子部品１の製造方法について、特にブリスタ発生と関係が強い、第１のめっき層８および９の形成方法を中心に、図２も参照しながら説明する。図２は、図１に示した積層体２の一部であって、内部電極４が露出する一方の端面６付近を拡大して示す図である。なお、他方の端面７およびそこに露出する内部電極５については、上述した端面６および内部電極４の場合と実質的に同様である。
【００２３】
まず、積層された複数のセラミック層３およびセラミック層３間の界面に沿って形成された複数の内部電極４および５を含み、内部電極４および５の各端部が端面６および７にそれぞれ露出している、積層体２が用意される。この積層体２において、内部電極４および５が端面６および７より引っ込んでいて、十分に露出していない場合には、サンドブラストやバレル研磨などの方法によりセラミック層３を削り、内部電極４および５を端面６および７に十分に露出させておくことが好ましい。
【００２４】
次に、積層体２の端面６および７に露出した内部電極４および５の各端部を互いに電気的に接続するように、積層体２の端面６および７上に第１のめっき層８および９をそれぞれ形成する工程が実施される。
【００２５】
ここで、図２の拡大図に注目すると、上記第１のめっき層８を形成する工程において、まず、積層体２の端面６に露出した複数の内部電極４の各端部にめっき析出物を析出させ、かつめっき析出物が相互に接続されるようにめっき析出物をめっき成長させ、それによって、連続しためっき層部２２を端面６上に直接形成するようにめっきする、第１の工程が実施される。
【００２６】
次に、上述のように第１のめっき層部２２が形成された積層体２は、８００℃以上の温度で熱処理される。
【００２７】
次いで、上述のように形成された第１のめっき層部２２の表面に対し、再度第１のめっき層部２２と同種の金属を用いてめっきを行い、第２のめっき層部２３を形成する。
【００２８】
上述のように第２のめっき層部２３を形成された後の積層体２は、再度、８００℃以上の温度で熱処理される。以上のようにして、第１のめっき層部２２および第２のめっき層部２３からなる第１のめっき層８が形成される。
【００２９】
このようにして、第１のめっき層８が、めっき→熱処理を１サイクルとするとき２サイクル以上にわたって形成されるため、積層体２の内部や第１のめっき層８の中の水分が、熱処理によって効果的に除去される。
【００３０】
なお、上述の第１のめっき層８によれば、第１のめっき層部２２と第２のめっき層部２３との間には結晶方位の異なる界面２１が存在する。この結晶方位の異なる界面２１は、第１のめっき層部２２形成後の熱処理によって生じたものである。第１のめっき層部２２と第２のめっき層部２３とでは、この界面２１を境界として金属結晶の結晶方位の方向が異なっている。
【００３１】
第１のめっき層８の中に、この結晶方位の不連続な界面２１が存在していると、ブリスタ発生に寄与する圧縮応力が緩和され、ブリスタの発生が抑えられる。
【００３２】
めっき層部２２および２３は、その平均厚みが上限値が５μｍであることが好ましい。この場合、浸入した水分の熱処理による除去がより効果的となる。また、結晶方位の不連続な界面２１による圧縮応力の緩和もより効果的になる。めっき層部２２および２３の平均厚みの下限値は、確実な導通信頼性を確保するためにも、０．１μｍは必要と考えられる。
【００３３】
なお、図２においては、第１のめっき層８は、２つのめっき層部２２、２３と、１つの界面２１を備えるが、さらに多くのめっき層部と界面とを備えても構わない。この場合、めっき→熱処理のサイクルを３サイクル以上行うことになる。これは、第１のめっき層８の厚みを厚くしたいときなどに有効である。
【００３４】
なお、図１に示すように、第１のめっき層８および９の上には、それぞれ必要に応じて、第１の金属層とは異種金属からなる他のめっき層、すなわち、第２のめっき層１０および１１や第３のめっき層１２および１３が形成されていてもよい。これら他のめっき層はブリスタ発生には殆ど寄与しないため、複数のめっき層部に分けて形成される必要はない。
【００３５】
めっきの金属種について述べると、第１のめっき層８および９は、つきまわり性を重視するとＣｕめっき層が望ましい。この場合、第２のめっき層１０および１１は耐はんだ喰われ性の高いＮｉめっき層が好ましく、第３のめっき層１２および１３ははんだ濡れ性の良いＳｎめっき層が好ましい。また、第１のめっき層８および９をＮｉめっき層とし、第２のめっき層１０および１１をＳｎめっき層とした２層構造も好ましい。
【００３６】
また、本発明の積層セラミック電子部品では、熱処理が数度にわたって行われるため、内部電極４および５と第１のめっき層８および９との間で各々に含まれる金属成分が異種である場合、相互拡散を生じさせる。その結果、内部電極４および５と第１のめっき層８および９との境界部分には、相互拡散層（図示は省略）が形成される。相互拡散により、内部電極４および５と第１のめっき層８および９との境界部分において体積膨張が起こり、セラミック層２と内部電極４および５との界面の隙間ならびにセラミック層３と第１のめっき層８および９との界面の隙間が埋められる。そのため、積層体２内への水分の浸入が防止される。相互拡散の検出は、たとえば断面のＷＤＸ（波長分散型Ｘ線マイクロアナライザ）によるマッピング分析によってなされる。
【００３７】
内部電極４および５の主成分となる金属としては、たとえば、Ｎｉ、Ｃｕ、ＰｄまたはＡｇが用いられる。この場合、内部電極３および４の主成分となる金属および第１のめっき層８および９の主成分となる金属は、前者がＮｉのとき、後者がＣｕであり、前者がＣｕのとき、後者がＮｉであり、前者がＰｄまたはＡｇのとき、後者がＣｕまたはＮｉであることが好ましい。
【００３８】
本発明における第１のめっき層部２２を形成するためのめっき方法は、めっき析出物の成長力および展性の高さを利用したものである。隣り合う内部電極間の厚みが、電解めっきの場合は１０μm以下、無電解めっきの場合は２０μm以下である場合、上述のめっき析出物が互いに成長して接続しやすくなるので好ましい。
【００３９】
また、第１のめっき層部２２の形成前における、内部電極４、５の露出する面に対する内部電極の引っ込み量が、１μｍ以下であることが好ましい。これが１μmより大きいと、内部電極４の露出部分に電子が供給されにくく、めっき析出が生じにくくなるためである。この引っ込み量を小さくするには、サンドブラストやバレル研磨などの研磨を行えばよい。
【００４０】
さらに、めっき前における、内部電極４、５の露出する面に対して内部電極の端部が突出していることが好ましい。これは、サンドブラストなどの研磨条件を適宜調整することにより達成されるが、この研磨の際に内部電極４、５の突出した部分が被めっき面に平行な方向に伸びるため、隣り合う内部電極端部に析出しためっき析出物が互いに接続するのに要するめっき成長が低減される。この場合、隣り合う内部電極間の厚みが、電解めっきの場合は２０μｍ以下、無電解めっきの場合は５０μｍ以下であれば、前記成長しためっき析出物が互いに接続しやすくなるので好ましい。
【００４１】
なお、本発明のセラミック電子部品における外部電極は実質的にめっき層のみからなるが、複数の内部電極の接続に直接関わらない部分においてであれば、ペースト電極が形成されていても差し支えない。たとえば、内部電極が露出する端面に隣接する面へも外部電極を延長させたい場合には、厚膜ペースト電極を形成させてもよい。この場合、はんだ実装が行いやすくなるとともに、めっき層の端部からの水分浸入が効果的に防止される。このペースト電極を形成する場合、ペースト電極の形成は、第１のめっき層８および９を形成した後が好ましい。これは、第１のめっき層８および９を形成した後の最後の熱処理と、ペースト電極を焼付けするための熱処理とを、１つの熱処理にまとめることができるためである。その後、必要に応じて第２、第３のめっき層を形成すればよい。
【００４２】
以上、この発明を、図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
【００４３】
たとえば、この発明が適用される積層セラミック電子部品としては、積層チップコンデンサが代表的であるが、その他、積層チップインダクタ、積層チップサーミスタなどにも適用可能である。
【００４４】
したがって、積層セラミック電子部品に備えるセラミック層は、電気的に絶縁する機能を有していればよく、その材質は特に問われるものではない。すなわち、セラミック層は、誘電体セラミックからなるものに限らず、その他、圧電体セラミック、半導体セラミック、磁性体セラミックなどからなるものであってもよい。
【００４５】
また、図１においては２端子型の外部電極の例をあげたが、さらに多くの外部電極を有していても構わない。たとえば、外部電極を複数対備えるアレイタイプのものがあげられる。
【実施例】
【００４６】
以下、この発明の範囲を決定するため、またはこの発明による効果を確認するために実施した実験例について説明する。試料は表１に示す試料番号１〜７の７種類であり、それぞれめっき→熱処理を１サイクルとするときのサイクル数、およびめっき層部の厚みがそれぞれ異なっている。
【００４７】
試料となる積層セラミック電子部品の積層体として、長さ１．９ｍｍ、幅１．０５ｍｍおよび高さ１．０５ｍｍの積層セラミックコンデンサ用積層体であって、セラミック層がチタン酸バリウム系誘電体セラミックからなり、内部電極がＮｉを主成分とするものを用意した。この積層体において、セラミック層の各厚みは２．０μｍであり、積層体の内部電極が露出する面における、隣り合う内部電極間距離は４．０μｍであった。
【００４８】
次に、上記積層体を、水平回転バレル中に投入し、それに加えて、直径１．３ｍｍの導電性メディアを投入した。そして、回転バレルを、ｐＨを８．７に調整した浴温２５℃のＣｕめっき用ストライク浴に浸漬させ、周速２．６ｍ／ｍｉｎにて回転させながら、電流密度０．１０Ａ／ｄｍ2にて所定の時間通電し、表１に示す厚みのＣｕからなる第１のめっき層部を形成した。なお、上記Ｃｕめっき用ストライク浴は、１４ｇ／Ｌのピロリン酸銅、１２０ｇ／Ｌのピロリン酸、および１０ｇ／Ｌの蓚酸カリウムを含むものであった。
【００４９】
次いで、試料番号１〜４の試料に関しては、積層体をバレルから取り出し、酸素濃度５ｐｐｍ．以下および８００℃の雰囲気において熱処理を行った。このとき、IN-OUT時間は１２０分であり、最高温度保持時間は１８分であった。
【００５０】
次に、試料番号１〜４の試料を再度バレルに投入し、ｐＨを８．８に調整した浴温５５℃のＣｕめっき用ピロリン酸浴（上村工業社製ピロブライトプロセス）に浸漬させ、周速２．６ｍ／ｍｉｎにて回転させながら、電流密度０．３０Ａ／ｄｍ2にて所定の時間通電し、表１に示す厚みのＣｕからなる第２のめっき層部を形成した。
【００５１】
次いで、試料番号１〜４の試料をバレルから取り出し、再度、酸素濃度５ｐｐｍ．以下および８００℃の雰囲気において熱処理を行った。このとき、IN-OUT時間は３０分であり、最高温度保持時間は４．５分であった。
【００５２】
さらに、試料番号３および４の試料に関しては、第２のめっき層を形成した際と同じ方法にて、表１に示す膜厚の第３のめっき層部を形成し、その後、上述と同様に熱処理を行った。そして、試料番号４の試料に関しては、第３のめっき層部と同様の方法にて、第４のめっき層部の形成、熱処理、第５のめっき層部の形成、熱処理、の順に、めっき層部を形成した。
【００５３】
以上のようにして、第１のめっき層の形成された、試料番号１〜７からなる試料を作製した。試料番号１〜４における第１のめっき層の断面を観察したところ、結晶方位の異なる界面が検出された。
【００５４】
試料番号１〜７のぞれぞれ１００個の試料において、第１のめっき層の全面を顕微鏡にて観察し、ブリスタの発生率を調べた。第１のめっき層において直径１０μｍ以上のブリスタが１つでもあるものを不良と判断し、１００個における不良率を表１にそれぞれ示した。
【００５５】
【表１】
2009277715.tif 000003
【００５６】
表１から、めっき→熱処理のサイクルを２サイクル以上行った試料１〜４については、ブリスタの発生率が０％となった。
【図面の簡単な説明】
【００５７】
【図１】この発明の第１の実施形態による積層セラミック電子部品１を示す断面図である。
【図２】図１に示した積層体２の一部を拡大して示す断面図である。
【図３】従来の積層セラミック電子部品１０１を示す断面図である。
【符号の説明】
【００５８】
１  積層セラミック電子部品
２  積層体
３  セラミック層
４，５  内部電極
６，７  端面
８，９  第１のめっき層
１０，１１  第２のめっき層
１２，１３  第３のめっき層
２１  結晶方位の異なる界面
２２  第１のめっき層部
２３  第２のめっき層部
【図１】
2009277715.tif 000004
【図２】
2009277715.tif 000005
【図３】
2009277715.tif 000006