(57)【要約】【課題】リセット信号の発生をより簡便な設計により達成することが可能なオートクリア回路を提供する。【解決手段】電源電圧Ｖｃｃを有する電源端子Ｖ１に接続され、電源電圧Ｖｃｃより低い２次電圧Ｖａを出力する電圧供給端子Ｖ２を有する電圧供給手段１０と、電圧供給端子Ｖ２とノードＮＮ及びノードＮＢとの間に接続されたスイッチ手段１１と、ノードＮＮと接地端子との間に接続され、ノードＮＮの電位を分割したノード電位ＶＮＡを出力する電位分割手段１２と、ノードＮＢと接地端子との間に接続され、電位分割手段１２が出力したノード電位ＶＮＡに基づいてノードＮＢを充電又は放電する充放電手段１３と、ノードＮＢの電位を保持して信号を出力端子１５より出力すると共に、信号をスイッチ手段１１に与えて開閉動作を制御するラッチ手段１４とを備える。【選択図】図１
2009017488.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源電圧を有する電源端子に接続され、前記第１の電源電圧より低い第２の電源電圧を出力する電圧供給端子を有する電圧供給手段と、
前記電圧供給端子と第１及び第２のノードとの間に接続されたスイッチ手段と、
前記第１のノードと接地端子との間に接続され、前記第１のノードの電位を分割した第１の電位を出力する電位分割手段と、
前記第２のノードと接地端子との間に接続され、前記電位分割手段が出力した前記第１の電位に基づいて前記第２のノードを充電又は放電する充放電手段と、
前記第２のノードの電位を保持して信号を出力端子より出力すると共に、前記信号を前記スイッチ手段に与えて開閉動作を制御するラッチ手段と、
を備えたことを特徴とするオートクリア回路。
【請求項２】
前記電圧供給手段は、前記電源端子と接地端子との間に直列にそれぞれ両端が接続された第３のＰチャネルトランジスタ、第４のＰチャネルトランジスタ、及び第２のＮチャネルトランジスタを有し、ダイオード接続された前記第３のＰチャネルトランジスタのドレイン及びゲート、並びに、前記第４のＰチャネルトランジスタのソース及びバックゲートは互いに接続され、前記第４のＰチャネルトランジスタのゲート及び前記第２のＮチャネルトランジスタのゲートは接地端子に共通接続され、前記第４のＰチャネルトランジスタのドレイン及び前記第２のＮチャネルトランジスタのドレインは前記電圧供給端子に共通接続されていることを特徴とする請求項１に記載のオートクリア回路。
【請求項３】
前記スイッチ手段は、前記電圧供給端子と前記第１のノードとの間に両端を接続され、前記ラッチ手段が出力する前記信号をゲートに入力される第１のＰチャネルトランジスタと、前記電圧供給端子と前記第２のノードとの間に両端を接続され、前記ラッチ手段が出力する前記信号をゲートに入力される第２のＰチャネルトランジスタとを有し、
前記電位分割手段は、前記第１のノードと接地端子との間に直列に接続された複数の抵抗を有し、前記抵抗の接続点から前記第１の電位を出力し、
前記充放電手段は、前記第２のノードと接地端子との間に両端を接続され、前記第１の電位をゲートに入力される第１のＮチャネルトランジスタを有し、
前記ラッチ手段は、前記第２のノードに入力側を接続され前記出力端子に出力側を接続された第１のインバータと、前記出力端子に入力側を接続され前記第２のノードに出力側を接続された第２のインバータとを有することを特徴とする請求項１または２に記載のオートクリア回路。
【請求項４】
前記第１のインバータは、前記電圧供給端子と接地端子との間に直列にそれぞれ両端が接続された第５のＰチャネルトランジスタ及び第３のＮチャネルトランジスタを有し、前記第５のＰチャネルトランジスタ及び前記第３のＮチャネルトランジスタのゲートは前記第２のノードに共通接続され、前記第５のＰチャネルトランジスタのドレインと前記第２のＮチャネルトランジスタのドレインとは前記出力端子に共通接続され、
前記第２のインバータは、前記電源端子と接地端子との間に直列に両端がそれぞれ接続された第６のＰチャネルトランジスタ及び第４のＮチャネルトランジスタを有し、前記第６のＰチャネルトランジスタ及び前記第４のＮチャネルトランジスタのゲートは前記出力端子に共通接続され、前記第６のＰチャネルトランジスタのドレインと前記第４のＮチャネルトランジスタのドレインとは前記第２のノードに共通接続されていることを特徴とする請求項３に記載のオートクリア回路。
【請求項５】
前記電位分割手段は、前記スイッチ手段が閉じている間、前記スイッチ手段が出力した電位を前記第１のノードを介して与えられて前記第１の電位を出力し、
前記充放電手段は、前記スイッチ手段が閉じている間であって、前記第１の電位が第１の所定電位に到達しない間は前記第２のノードを充電し、前記第１の電位が前記第１の所定電位に到達すると前記第２のノードを放電し、
前記ラッチ手段は、前記第２のノードの電位が第２の所定電位を越えるとラッチして前記信号を出力し、
前記スイッチ手段は、前記信号が第３の所定電位に到達しない間は閉じており、前記信号が前記第３の所定電位に到達すると開くことを特徴とする請求項１乃至４のいずれか１項に記載のオートクリア回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オートクリア回路に関する。
【背景技術】
【０００２】
電卓や時計等に用いられる集積回路は、電源を投入したときに回路を初期化する必要がある。そこで、電源が投入されたことを検知してパルスを発生し、このパルスを用いて集積回路の状態を所定の状態に設定するために、オートクリア回路が用いられている。
【０００３】
オートクリア回路において、電源電圧Ｖｃｃの立ち上がりが急峻な場合は、出力端子からは明瞭な矩形のパルスが出力される。このパルスが出力端子に接続された後段の集積回路に与えられて初期設定が行われる。
【０００４】
ところが、電源電圧Ｖｃｃの立ち上がりが緩慢な場合は、明瞭な矩形のパルスが出力されない場合がある。そこで、電源電圧端子と第１、第２のノードとの間に接続されたスイッチ手段と、第１のノードと接地端子との間に接続され、第１のノードの電位を分割した第１の電位を出力する電位分割手段と、第２のノードと接地端子との間に接続され、電位分割手段が出力した第１の電位に基づいて第２のノードを充電又は放電する充放電手段と、第２のノードの電位を保持して信号を出力端子より出力すると共に、信号を前記スイッチ手段に与えて開閉動作を制御するラッチ手段とを備えたオートクリア回路が開示されている（例えば、特許文献１参照。）。ここでは、ラッチ手段を構成する２つのインバータのそれぞれのＰチャネルトランジスタのコンダクタンスｇｍに差を設けて、オートクリアに用いられるリセット信号を形成している。
【０００５】
しかしながら、コンダクタンスｇｍに差を設けるためには、すなわち、オートクリア用の信号が生成されないことがないようにするためには、適用する設計基準に合うようにコンダクタンスｇｍの設定を変更することが必要となり、設計工程の汎用性に欠ける欠点があった。また、それぞれのＰチャネルトランジスタを適する工程を用いて形成する必要があり、製造工程が長くなると共に、製造工程に必要なマスク等が余分にかかるという製造コストの問題があった。
【特許文献１】特開平９−２０００１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、リセット信号の発生をより簡便な設計により達成することが可能なオートクリア回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様のオートクリア回路は、第１の電源電圧を有する電源端子に接続され、前記第１の電源電圧より低い第２の電源電圧を出力する電圧供給端子を有する電圧供給手段と、前記電圧供給端子と第１及び第２のノードとの間に接続されたスイッチ手段と、前記第１のノードと接地端子との間に接続され、前記第１のノードの電位を分割した第１の電位を出力する電位分割手段と、前記第２のノードと接地端子との間に接続され、前記電位分割手段が出力した前記第１の電位に基づいて前記第２のノードを充電又は放電する充放電手段と、前記第２のノードの電位を保持して信号を出力端子より出力すると共に、前記信号を前記スイッチ手段に与えて開閉動作を制御するラッチ手段とを備えたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、リセット信号の発生をより簡便な設計により達成することが可能なオートクリア回路を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例について、図面を参照しながら説明する。以下に示す図では、同一の構成要素には同一の符号を付す。
【実施例】
【００１０】
本発明の実施例に係るオートクリア回路について、図１乃至図５を参照しながら説明する。図１はオートクリア回路の構成を模式的に示すブロック図である。図２はオートクリア回路における電圧供給手段を模式的に示す回路図である。図３はオートクリア回路の電圧供給手段を除く回路を模式的に示す図である。図４はオートクリア回路におけるラッチ手段を模式的に示す回路図である。図５はオートクリア回路におけるノードの出力波形の変化を模式的に示すタイムチャートである。
【００１１】
図１に示すように、オートクリア回路１は、電圧供給手段１０、スイッチ手段１１、電位分割手段１２、充放電手段１３、及びラッチ手段１４を有している。電圧供給手段１０は、第１の電源電圧である電源電圧Ｖｃｃを有する電源端子Ｖ１に接続され、電源電圧Ｖｃｃより低い第２の電源電圧である２次電圧Ｖａを電圧供給端子Ｖ２に出力する。
【００１２】
スイッチ手段１１は、電圧供給端子Ｖ２と第１のノードであるノードＮＮ及び第２のノードであるノードＮＢとの間に接続されている。電位分割手段１２は、ノードＮＮと接地端子との間に接続され、ノードＮＮの電位を分割した第１の電位であるノード電位ＶＮＡを出力する。充放電手段１３は、ノードＮＢと接地端子との間に接続され、電位分割手段１２が出力するノード電位ＶＮＡに基づいてノードＮＢを充電又は放電する。ラッチ手段１４は、ノードＮＢの電位を保持して信号を出力端子１５より出力すると共に、信号をスイッチ手段１１に与えて開閉動作を制御する。
【００１３】
図２に示すように、電圧供給手段１０は、電源端子Ｖ１と接地端子との間に直列にそれぞれ両端が接続された第３のＰチャネルトランジスタであるＰチャネルトランジスタＰ３、第４のＰチャネルトランジスタであるＰチャネルトランジスタＰ４、及び第２のＮチャネルトランジスタであるＮチャネルトランジスタＮ２を有している。ダイオード接続されたＰチャネルトランジスタＰ３のドレイン及びゲート、並びに、ＰチャネルトランジスタＰ４のソース及びバックゲートはノードＮＤに接続されている。ＰチャネルトランジスタＰ４のゲート及びＮチャネルトランジスタＮ２のゲートは接地端子に共通接続されている。ＰチャネルトランジスタＰ４のドレイン及びＮチャネルトランジスタＮ２のドレインは電圧供給端子Ｖ２に共通接続されている。
【００１４】
図３に示すように、オートクリア回路１において、スイッチ手段１１は、電圧供給端子Ｖ２とノードＮＮとの間に両端を接続され、ラッチ手段１４が出力する信号をゲートに入力される第１のＰチャネルトランジスタであるＰチャネルトランジスタＰ１と、電圧供給端子Ｖ２とノードＮＢとの間に両端を接続され、ラッチ手段１４が出力する信号をゲートに入力される第２のＰチャネルトランジスタであるＰチャネルトランジスタＰ２とを有している。なお、スイッチ手段１１のＰチャネルトランジスタＰ２とノードＮＢとの間に、抵抗を挿入してもよい。
【００１５】
また、電位分割手段１２は、ノードＮＮと接地端子との間に直列に接続された複数、例えば２つの抵抗ＲＡ及びＲＢを有し、抵抗ＲＡ及びＲＢの接続点であるノードＮＡからノード電位ＶＮＡを出力する。
【００１６】
また、充放電手段１３は、ノードＮＢと接地端子との間に両端を接続され、ノードＮＡからノード電位ＶＮＡをゲートに入力されるＮチャネルトランジスタＮ１を有している。
【００１７】
また、ラッチ手段１４は、ノードＮＢに入力側を接続され、出力端子１５に出力側を接続された第１のインバータであるインバータＩｎｖ１と、出力端子１５に入力側を接続され入力端子であるノードＮＢに出力側を接続された第２のインバータであるインバータＩｎｖ２とを有している。なお、出力端子１５は、ノードＮＣと同じ電位を有する。
【００１８】
図４に示すように、ラッチ手段１４において、インバータＩｎｖ１は、電圧供給端子Ｖ２と接地端子との間に直列にそれぞれ両端が接続された第５のＰチャネルトランジスタであるＰチャネルトランジスタＰ１１及び第３のＮチャネルトランジスタであるＮチャネルトランジスタＮ１１を有し、ＰチャネルトランジスタＰ１１及びＮチャネルトランジスタＮ１１のゲートはノードＮＢに共通接続され、ＰチャネルトランジスタＰ１１のドレインとＮチャネルトランジスタＮ１１のドレインとはノードＮＣに共通接続されている。インバータＩｎｖ２は、電源端子Ｖ１と接地端子との間に直列に両端がそれぞれ接続された第６のＰチャネルトランジスタであるＰチャネルトランジスタＰ１２及び第４のＮチャネルトランジスタであるＮチャネルトランジスタＮ１２を有し、ＰチャネルトランジスタＰ１２及びＮチャネルトランジスタＮ１２のゲートはノードＮＣに共通接続され、ＰチャネルトランジスタＰ１２のドレインとＮチャネルトランジスタＮ１２のドレインとはノードＮＢに共通接続されている。
【００１９】
次に、オートクリア回路１の動作について説明する。図５において、縦軸に電圧、横軸に時間を取り、徐々に増加して一定値に達する電源の電圧Ｖｃｃが供給されたときの２次電圧Ｖａ、ノードＮＡ、ＮＢ、ＮＣ、ＮＤにおけるそれぞれのノード電位ＶＮＡ、ＶＮＢ、ＶＮＣ、ＶＮＤの変化が模式的に示される。ここで、ＰチャネルトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ１１、Ｐ１２は、実質的に同等の閾値Ｖｔｈｐを有し、ＮチャネルトランジスタＮ１、Ｎ２、Ｎ１１、Ｎ１２は、実質的に同等の閾値Ｖｔｈｎを有し、更に、閾値Ｖｔｈｐの絶対値と閾値Ｖｔｈｎとは、ほぼ同じ値を有している。閾値の絶対値｜Ｖｔｈｐ｜と閾値Ｖｔｈｎとを縦軸上の同じ点として表示する。電圧が急激に変化する点、例えば、閾値の絶対値｜Ｖｔｈｐ｜、Ｖｔｈｎ、及び、縦積みされたＰチャネルトランジスタの閾値の絶対値｜Ｖｔｈｐ｜の２倍等を区切りの点として、横軸上を時間的に領域１乃至領域６に分割し、立ち上がり／立ち下がりの時間は相対的に長く示されている。また、近接してほぼ並行に描かれた電圧を示す線は、区別をするために間隔を開けて示されているが実質的に同等である。また、電圧を示す線が接地電位にある場合は、区別せず実線で代表させてある。
【００２０】
図５に示すように、領域１は、電源電圧Ｖｃｃが印加されてない状態、すなわち初期状態である。従って、オートクリア回路１の全てのノード等の電位は接地電位ＧＮＤである。
【００２１】
領域２は、電源電圧Ｖｃｃがゼロより高く、閾値の絶対値｜Ｖｔｈｐ｜に達するまでの領域である。電源電圧Ｖｃｃはほぼ一定の傾きで増加するが、電圧供給手段１０の出力である２次電圧Ｖａ、ノード電位ＶＮＡ、ＶＮＢ、ＶＮＣ、ＶＮＤ等に実質的な変化はない。
【００２２】
領域３は、電源電圧Ｖｃｃが閾値の絶対値｜Ｖｔｈｐ｜を超えて、閾値の絶対値｜Ｖｔｈｐ｜の２倍に達するまでの領域である。電圧供給手段１０のノード電位ＶＮＤは、電源電圧Ｖｃｃが閾値の絶対値｜Ｖｔｈｐ｜に到達した時点で上昇を始め、以降、電源電圧Ｖｃｃに伴って次第に上昇する。ノード電位ＶＮＤは、（Ｖｃｃ−｜Ｖｔｈｐ｜）で推移する。２次電圧Ｖａは、電源電圧Ｖｃｃが閾値の絶対値｜Ｖｔｈｐ｜の２倍（２｜Ｖｔｈｐ｜）に到達すると、（Ｖｃｃ−｜Ｖｔｈｐ｜）レベルに引き上げられる。また、インバータＩｎｖ２は、入力電圧、すなわちノード電位ＶＮＣが接地電位ＧＮＤを感知できるようになり、電源電圧Ｖｃｃが閾値の絶対値｜Ｖｔｈｐ｜の２倍（２｜Ｖｔｈｐ｜）に到達すると、出力電圧、すなわちノード電位ＶＮＢを（Ｖｃｃ−｜Ｖｔｈｐ｜）レベルに引き上げる。ノード電位ＶＮＢは、インバータＩｎｖ２に電源電圧Ｖｃｃが供給され、インバータＩｎｖ１に２次電圧Ｖａ（＝Ｖｃｃ−｜Ｖｔｈｐ｜）が供給されている結果である。
【００２３】
領域４は、電源電圧Ｖｃｃが閾値の絶対値｜Ｖｔｈｐ｜の２倍を超えて、ノード電位ＶＮＡが閾値Ｖｔｈｎに達するまでの領域である。電源電圧Ｖｃｃが閾値の絶対値｜Ｖｔｈｐ｜の２倍を超えると、２次電圧Ｖａがノード電位ＶＮＤと等しくなり、オートクリア回路１の電源として電位の供給が開始される。ノードＮＡは、２次電圧Ｖａが抵抗ＲＡ、ＲＢにより抵抗分割された電位を出力する。ノード電位ＶＮＡ（(Vcc-|Vthp|)*RB/(RA+RB)。RA、RBは抵抗ＲＡ、ＲＢの抵抗値）がＮチャネルトランジススタＮ１の閾値Ｖｔｈｎに達するまでは、ノード電位ＶＮＢは（Ｖｃｃ−｜Ｖｔｈｐ｜）で推移し、ノード電位ＶＮＣは接地電位ＧＮＤのままである。そして、ノード電位ＶＮＡが閾値Ｖｔｈｎに達すると、ノード電位ＶＮＡ及びＶＮＢは下がり始め、ノード電位ＶＮＣは変化しない。なお、ノード電位ＶＮＡは、電源電圧Ｖｃｃが所定の電位に達して上昇が止まる前に、閾値Ｖｔｈｎに達するように、抵抗ＲＡ、ＲＢの抵抗値は決められる。
【００２４】
領域５は、ノード電位ＶＮＡが閾値Ｖｔｈｎを越えて、ノード電位ＶＮＢが接地電位ＧＮＤに達するまでの領域である。ノード電位ＶＮＢは、２次電圧Ｖａ及びノード電位ＶＮＤとほぼ同等の電位から下がり始めて、接地電位ＧＮＤに達する。ノード電位ＶＮＢが接地電位ＧＮＤ近傍に達した時点で、ノード電位ＶＮＣが接地電位ＧＮＤから急激に上がり始める。
【００２５】
領域６は、電源電圧Ｖｃｃが２｜Ｖｔｈｐ｜を越えて更に上昇し、所定の電位に達して、上昇が止まるまでの領域である。ノード電位ＶＮＡ、ＶＮＢは接地電位ＧＮＤを維持し、一方、ノード電位ＶＮＣは、インバータＩｎｖ１により２次電圧Ｖａに変化する。電源電圧Ｖｃｃの上昇が止まる時点で、２次電圧Ｖａ、ノード電位ＶＮＣ、及びノード電位ＶＮＤも上昇が止まる。つまり、ノード電位ＶＮＣが所定電位を越えるとスイッチ手段１１のＰチャネルトランジススタＰ１、Ｐ２がオフされる。
【００２６】
上述したように、オートクリア回路１は、電源電圧Ｖｃｃを有する電源端子Ｖ１に接続され、電源電圧Ｖｃｃより低い２次電圧Ｖａを出力する電圧供給端子Ｖ２を有する電圧供給手段１０と、電圧供給端子Ｖ２とノードＮＮ及びノードＮＢとの間に接続されたスイッチ手段１１と、ノードＮＮと接地端子との間に接続され、ノードＮＮの電位を分割したノード電位ＶＮＡを出力する電位分割手段１２と、ノードＮＢと接地端子との間に接続され、電位分割手段１２が出力したノード電位ＶＮＡに基づいてノードＮＢを充電又は放電する充放電手段１３と、ノードＮＢの電位を保持して信号を出力端子１５（ノードＮＣと同じ）より出力すると共に、信号をスイッチ手段１１に与えて開閉動作を制御するラッチ手段１４とを備えている。
【００２７】
上述の領域１から領域５までの期間は、ノードＮＣのノード電位ＶＮＣが接地電位ＧＮＤにあるので、オートクリア期間と設定され得る。領域３の期末、電源電圧ＶｃｃがＰチャネルトランジスタの閾値の絶対値｜Ｖｔｈｐ｜の２倍に達し、その後、電源電圧Ｖｃｃは上昇を続ける。Ｐチャネルトランジスタの閾値の絶対値｜Ｖｔｈｐ｜は、例えば、約０．８Ｖに設定されているので、電源電圧Ｖｃｃは、少なくとも約１．６Ｖに立ち上がるまでオートクリア期間がＤＣ的に保証されることになる。更に、領域４の期末、電位分割手段１２が出力するノード電位ＶＮＡがＮチャネルトランジスタの閾値Ｖｔｈｎに達するまで、ノード電位ＶＮＢが２次電圧Ｖａであるので、ノード電位ＶＮＣ、すなわち出力端子１５の電位が接地電位ＧＮＤに維持され、その後、急激に高レベルに変化する。その結果、オートクリア回路１は、電源電圧Ｖｃｃの立ち上がりの速度によらず信号、すなわちリセット信号、をより確実に発生することが可能となる。
【００２８】
そして、領域６の初期、ノード電位ＶＮＣが２次電圧Ｖａまで上昇するので、オートクリア期間の終了後、このオートクリア回路１のスイッチ手段１１はオフとなり、更に、オフ状態を継続する。その結果、オートクリア期間の終了後、電源電圧Ｖｃｃが規定の電圧以上で動作する場合、オートクリア回路１は、電源電圧Ｖｃｃと接地電位との間に電流経路が形成されず、不要な電流の抑制が可能となる。
【００２９】
また、ＰチャネルトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ１１、Ｐ１２、及びＮチャネルトランジスタＮ１、Ｎ２、Ｎ１１、Ｎ１２は、それぞれ、同一の閾値、同一のコンダクタンスｇｍ等を有するトランジスタとすることが可能、また、オートクリア回路１が接続される内部回路で使用されるトランジスタと同一構成とすることも可能なので、設計上及び製造上、特別な工程を必要としない。従って、オートクリア回路１は、コストの抑制が可能となる。
【００３０】
以上、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変形して実施することができる。
【００３１】
例えば、実施例では、ノードＮＣの接地電位をリセットに用いる信号としているが、ノードＮＢの出力電位をリセット信号として用いることが可能である。
【００３２】
また、実施例では、電位分割手段において、複数の抵抗素子を用いる例を示したが、ゲートをドレインに接続した複数のＭＯＳ型トランジスタを直列に接続して電位を分割してもよい。
【００３３】
また、実施例では、ラッチ手段において、充放電手段の出力を反転して出力する例を示したが、反転することなく同電位を出力するものであってもよい。
【図面の簡単な説明】
【００３４】
【図１】実施例に係るオートクリア回路の構成を模式的に示すブロック図。
【図２】実施例に係るオートクリア回路における電圧供給手段を模式的に示す回路図。
【図３】実施例に係るオートクリア回路の電圧供給手段を除く回路を模式的に示す図。
【図４】実施例に係るオートクリア回路におけるラッチ手段を模式的に示す回路図。
【図５】実施例に係るオートクリア回路におけるノードの出力波形の変化を模式的に示すタイムチャート。
【符号の説明】
【００３５】
１  オートクリア回路
１０  電圧供給手段
１１  スイッチ手段
１２  電位分割手段
１３  充放電手段
１４  ラッチ手段
１５  出力端子
ＧＮＤ  接地電位
Ｉｎｖ１、Ｉｎｖ２  インバータ
Ｎ１、Ｎ２、Ｎ１１、Ｎ１２  Ｎチャネルトランジスタ
ＮＡ、ＮＢ、ＮＣ、ＮＤ、ＮＮ  ノード
Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ１１、Ｐ１２  Ｐチャネルトランジスタ
ＲＡ、ＲＢ  抵抗
Ｖ１  電源端子
Ｖ２  電圧供給端子
Ｖｃｃ  電源電圧
Ｖａ  ２次電圧
ＶＮＡ、ＶＮＢ、ＶＮＣ、ＶＮＤ、  ノード電位
Ｖｔｈｎ、Ｖｔｈｐ  閾値
【図１】
2009017488.tif 000003
【図２】
2009017488.tif 000004
【図３】
2009017488.tif 000005
【図４】
2009017488.tif 000006
【図５】
2009017488.tif 000007