(57)【要約】【課題】同一レベルで連続して出力される出力信号のスイング幅を減少させることにより、レベルが遷移して出力される出力信号のスイング幅の制限によって発生するジッタを低減させる出力回路を提供すること。【解決手段】本発明の出力回路は、第１入力信号及び第２入力信号を受信し、かつ、位相信号に応答して前記第１入力信号及び前記第２入力信号を順次出力する信号選択手段３０３と、前記第１入力信号及び前記第２入力信号を用いて前記信号選択手段３０３の出力信号の電圧レベルを制御する出力レベル制御手段３０１と、を備える。【選択図】図３
2009273125.tif 000002
【特許請求の範囲】
【請求項１】
第１入力信号及び第２入力信号を受信し、かつ、位相信号に応答して前記第１入力信号及び前記第２入力信号を順次出力する信号選択手段と、
前記第１入力信号及び前記第２入力信号を用いて前記信号選択手段の出力信号の電圧レベルを制御する出力レベル制御手段と、
を備えることを特徴とする出力回路。
【請求項２】
前記出力レベル制御手段は、
前記第１入力信号及び前記第２入力信号のレベルが互いに同一である場合、前記信号選択手段の出力信号の電圧スイング幅を減少させることを特徴とする請求項１に記載の出力回路。
【請求項３】
前記出力レベル制御手段は、
前記信号選択手段の出力信号と反転した電圧レベルの信号を前記信号選択手段の出力端に出力することを特徴とする請求項２に記載の出力回路。
【請求項４】
前記出力レベル制御手段は、
前記信号選択手段の出力信号が前記第１入力信号または前記第２入力信号の論理レベルとして認識されるのに十分であるものの、前記信号選択手段より弱い駆動力を有することを特徴とする請求項３に記載の出力回路。
【請求項５】
前記出力レベル制御手段は、
前記信号選択手段の出力端を先に駆動し、前記信号選択手段の信号の出力に先立って前記反転した電圧レベルの信号を出力することを特徴とする請求項３に記載の出力回路。
【請求項６】
前記出力レベル制御手段は、
前記第１入力信号及び前記第２入力信号の電圧レベルが互いに異なる場合、前記信号選択手段の出力端を所定の電圧にプリチャージすることを特徴とする請求項３に記載の出力回路。
【請求項７】
前記出力レベル制御手段は、
前記第１入力信号に応答して前記信号選択手段の出力端に出力信号を出力する第１駆動手段と、
前記第２入力信号に応答して前記信号選択手段の出力端に出力信号を出力する第２駆動手段と、
を備えることを特徴とする請求項３に記載の出力回路。
【請求項８】
前記第１駆動手段及び前記第２駆動手段は、
少なくとも１つのインバータを備えることを特徴とする請求項７に記載の出力回路。
【請求項９】
前記第１駆動手段及び前記第２駆動手段は、
少なくとも１つの抵抗手段を備えることを特徴とする請求項７に記載の出力回路。
【請求項１０】
複数の入力信号を受信し、かつ、複数のクロック信号に応答して複数の入力信号を順次出力する信号選択手段と、
該信号選択手段の出力信号が低周波特性を有するのかまたは高周波特性を有するのかを感知し、その感知結果に基づいて前記信号選択手段の出力信号の電圧スイング幅を減少させる出力レベル制御手段と、
を備えることを特徴とする出力回路。
【請求項１１】
前記出力レベル制御手段は、
前記信号選択手段の出力信号が低周波特性を有すると、前記信号選択手段の出力信号の電圧スイング幅を減少させることを特徴とする請求項１０に記載の出力回路。
【請求項１２】
複数の入力信号を受信し、かつ、複数のクロック信号に応答して複数の入力信号を順次出力する信号選択手段と、
前記複数の入力信号を受信し、かつ、前記信号選択手段の出力端を先に駆動する出力レベル制御手段と、
を備えることを特徴とする出力回路。
【請求項１３】
前記出力レベル制御手段は、
前記信号選択手段の出力信号が低周波特性を有すると、前記信号選択手段の出力信号の電圧スイング幅を減少させることを特徴とする請求項１２に記載の出力回路。
【請求項１４】
制御信号に応答して入力信号を出力端に伝達する信号伝達手段と、
前記入力信号に応答して前記出力端を先に駆動する出力レベル制御手段と、
を備えることを特徴とする出力回路。
【請求項１５】
前記出力レベル制御手段は、
前記信号伝達手段の出力信号が低周波特性を有すると、前記信号選択手段の出力信号の電圧スイング幅を減少させることを特徴とする請求項１４に記載の出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力回路に関し、より詳細には、レベルが遷移して出力される信号のスイング幅の制限によって発生するジッタ（ｊｉｔｔｅｒ）を低減させる出力回路に関する。前記出力される信号のスイング幅とは、高電圧レベルと低電圧レベルとの間の電圧幅を表す。
【背景技術】
【０００２】
図１は、従来技術に係る出力回路の構成図である。
【０００３】
同図に示すように、従来技術に係る出力回路は、第１パスゲート１０１及び第２パスゲート１０３と、出力インバータ１０５とを備える。第１パスゲート１０１及び第２パスゲート１０３に第１クロック信号が印加されると、第１入力信号ＤＡＴＡ１が出力インバータ１０５を経て出力されるように、第１パスゲート１０１のみがターンオンされる。また、第１パスゲート１０１及び第２パスゲート１０３に前記第１クロック信号と逆の位相を有する第２クロック信号が印加されると、第２入力信号ＤＡＴＡ２が出力インバータ１０５を経て出力されるように、第２パスゲート１０３のみがターンオンされる。
【０００４】
図２は、従来技術に係る他の出力回路の構成図である。
【０００５】
同図に示すように、従来技術に係る他の出力回路では、第１パスゲート１０１及び第２パスゲート１０３の代わりに、第１トライステートインバータ２０１及び第２トライステートインバータ２０３が採用されている。ただし、トライステートインバータは、パスゲートとは異なり、インバータの機能も兼ね備えているため、上記図１のような出力値のために、第１トライステートインバータ２０１及び第２トライステートインバータ２０３の前段にインバータを要しないという点を除けば、図１の出力回路と同じ構成である。
【０００６】
したがって、従来技術によれば、互いに逆の位相を有する第１クロック信号及び第２クロック信号を位相信号として、並列に入力される複数の入力信号を直列に出力することができる。
【０００７】
一方、従来の出力回路において、第１パスゲート１０１及び第２パスゲート１０３または第１トライステートインバータ２０１及び第２トライステートインバータ２０３と、出力インバータ１０５とが接するノードＮＯＤＥ Ａには、高いキャパシタンスが存在する。前記キャパシタンスは、出力インバータ１０５のゲートキャパシタンスと、第１パスゲート１０１及び第２パスゲート１０３または第１トライステートインバータ２０１及び第２トライステートインバータ２０３との接合（ｊｕｎｃｔｉｏｎ）キャパシタンスに起因する。
【０００８】
従来技術によれば、前記ノードＮＯＤＥ Ａに存在する高いキャパシタンス成分は、高周波（ｈｉｇｈ  ｆｒｅｑｕｅｎｃｙ）で出力される信号のスイング幅を制限する。低周波（ｌｏｗ  ｆｒｅｑｕｅｎｃｙ）で出力される信号は、前記キャパシタンス成分による影響が大きくないため、低周波で出力される信号のスイング幅は、前記キャパシタンス成分による影響が少ない。これに対し、高周波で出力される信号は、前記キャパシタンス成分によりフルスイングできなくなり、これにより、スイング幅が制限される。
【０００９】
ここで、周波数とは、出力信号のレベルが遷移する頻度を意味する。このため、低周波で出力される信号は、レベルの遷移頻度が低い信号を意味し、高周波で出力される信号は、レベルの遷移頻度が高い信号を意味する。
【００１０】
例えば、図１及び図２の出力回路に入力される前記第１入力信号及び第２入力信号が全てハイレベルまたはローレベルの場合、図１及び図２の出力回路の出力信号は、ハイレベルまたはローレベルで連続して出力される。このように出力信号が同一レベルで連続して出力されることによる、レベルの遷移頻度が低い出力信号は、低周波で出力される信号とみなされる。
【００１１】
これに対し、図１及び図２の出力回路に入力される前記第１入力信号及び第２入力信号のいずれか１つがハイレベルで、かつ、残りの１つがローレベルの場合、図１及び図２の出力回路の出力信号は、ハイレベル及びローレベルに遷移する。このように出力信号が反転レベルに遷移することによる、レベルの遷移頻度が高い出力信号は、高周波で出力される信号とみなされる。
【００１２】
つまり、従来技術によれば、高周波で出力される信号のスイング幅が制限され、これにより、出力信号にジッタが発生するという問題がある。このような問題は、出力回路が高速で動作する場合にさらに深刻化する。
【００１３】
従来技術としては、例えば、特開２００４−２４６９５８号公報（特許文献１）または特開２００５−０３８５２６号公報（特許文献２）に記載の半導体装置がある。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００４−２４６９５８号公報
【特許文献２】特開２００５−０３８５２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明は、上記の問題を解決するためになされたものであって、その目的は、同一レベルで連続して出力される出力信号のスイング幅を減少させることにより、レベルが遷移して出力される出力信号のスイング幅の制限によって発生するジッタを低減させる出力回路を提供することにある。
【００１６】
また、本発明の他の目的は、同一レベルで連続して出力される出力信号のスイング幅と、レベルが遷移して出力される出力信号のスイング幅との差を減少させることにより、高速で動作可能な出力回路を提供することにある。
【００１７】
なお、本発明のさらに他の目的は、前記出力回路を簡単な構成で提供することにある。
【００１８】
本発明の他の目的及び長所は、下記の説明により理解することができ、本発明の実施形態によりさらに明確になる。また、本発明の目的及び長所は、特許請求の範囲に示す手段及びその組合せにより実現できることが容易にわかるであろう。
【課題を解決するための手段】
【００１９】
上記の目的を達成するための本発明は、第１入力信号及び第２入力信号を受信し、かつ、位相信号に応答して前記第１入力信号及び前記第２入力信号を順次出力する信号選択手段と、前記第１入力信号及び前記第２入力信号を用いて前記信号選択手段の出力信号の電圧レベルを制御する出力レベル制御手段と、を備える出力回路を提供する。
【００２０】
また、上記の目的を達成するための本発明は、複数の入力信号を受信し、かつ、複数のクロック信号に応答して複数の入力信号を順次出力する信号選択手段と、該信号選択手段の出力信号が低周波特性を有するのかまたは高周波特性を有するのかを感知し、その感知結果に基づいて前記信号選択手段の出力信号の電圧スイング幅を減少させる出力レベル制御手段と、を備える出力回路を提供する。
【００２１】
さらに、上記の目的を達成するための本発明は、複数の入力信号を受信し、かつ、複数のクロック信号に応答して複数の入力信号を順次出力する信号選択手段と、前記複数の入力信号を受信し、かつ、前記信号選択手段の出力端を先に駆動する出力レベル制御手段と、を備える出力回路を提供する。
【００２２】
なお、上記の目的を達成するための本発明は、制御信号に応答して入力信号を出力端に伝達する信号伝達手段と、前記入力信号に応答して前記出力端を先に駆動する出力レベル制御手段と、を備える出力回路を提供する。
【発明の効果】
【００２３】
本発明によれば、同一レベルで連続して出力される出力信号のスイング幅を減少させることにより、同一レベルで連続して出力される出力信号のスイング幅と、レベルが遷移して出力される出力信号のスイング幅との差を減少させる。前記スイング幅の差が減少することにより、出力信号のジッタが低減する。前記ジッタの低減は、複雑またはサイズの大きな回路、例えば、プリエンファシスのような回路がなくても達成される。このため、より簡単でかつサイズの小さな出力回路が実現する。また、前記スイング幅の差を減少させることにより、出力回路の高速動作が可能となる。
【図面の簡単な説明】
【００２４】
【図１】従来技術に係る出力回路の構成図である。
【図２】従来技術に係る他の出力回路の構成図である。
【図３】本発明の一実施形態に係る出力回路の構成図である。
【図４】本発明の一実施形態に係る出力回路の詳細構成図である。
【図５】図４の出力回路のタイミング図である。
【図６】従来技術に係る出力回路の出力信号を示すアイダイアグラムである。
【図７】本発明の一実施形態に係る出力回路の出力信号を示すアイダイアグラムである。
【図８】本発明の他の実施形態に係る出力回路の構成図である。
【図９】本発明の他の実施形態に係る出力回路の構成図である。
【図１０】本発明の他の実施形態に係る出力回路の構成図である。
【発明を実施するための形態】
【００２５】
以下、本発明の属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できるように詳細に説明するため、本発明の好ましい実施形態を図面を参照して説明する。
【００２６】
図３は、本発明の一実施形態に係る出力回路の構成図である。
【００２７】
同図に示すように、本発明に係る出力回路は、複数の入力信号ＩＮ＿１…ＩＮ＿Ｎを受信し、かつ、複数のクロック信号ＣＬＫ＿１…ＣＬＫ＿Ｎに応答して複数の入力信号ＩＮ＿１…ＩＮ＿Ｎを順次出力する信号選択部３０３と、信号選択部３０３の出力信号が低周波特性を有するのかまたは高周波特性を有するのかに基づいて、信号選択部３０３の出力信号ＯＵＴのスイング幅を減少させる出力レベル制御部３０１とを備える。
【００２８】
信号選択部３０３に並列に入力される複数の入力信号ＩＮ＿１…ＩＮ＿Ｎの各々は、複数のクロック信号ＣＬＫ＿１…ＣＬＫ＿Ｎの各々のイネーブル期間に応じて順次出力される。出力レベル制御部３０１は、信号選択部３０３に接続され、信号選択部３０３の出力信号ＯＵＴが低周波成分である場合、出力信号ＯＵＴのスイング幅を減少させる。
【００２９】
信号選択部３０３の出力信号ＯＵＴが高周波特性を有する場合、上述のように、従来技術によれば、高いキャパシタンス成分により、高周波成分の出力信号ＯＵＴはフルスイングできない。しかし、信号選択部３０３の出力信号ＯＵＴが低周波特性を有する場合、出力信号ＯＵＴは、フルスイングして、元のハイレベル信号またはローレベル信号のレベルまで十分に到達することができる。したがって、信号選択部３０３の出力信号ＯＵＴが低周波特性を有する場合、そのスイング幅を減少させることにより、高周波特性を有する場合のスイング幅に対応させると、本発明の目的を達成することができるのである。
【００３０】
本発明によれば、出力レベル制御部３０１は、信号選択部３０３の出力信号ＯＵＴが高周波特性を有するのかまたは低周波特性を有するのかに基づいて、信号選択部３０３の出力信号ＯＵＴのレベルを制御する。すなわち、信号選択部３０３の出力信号ＯＵＴが低周波特性を有する場合、出力レベル制御部３０１は、低周波特性を有する出力信号ＯＵＴのレベルを元のローレベルより高くする一方で、元のハイレベルよりは低くする。このため、低周波特性の出力信号ＯＵＴのスイング幅が減少し、結果として、低周波特性の出力信号ＯＵＴのスイング幅と、高周波特性の出力信号ＯＵＴのスイング幅との差が減少することになる。
【００３１】
このようなスイング幅の差の減少により、高周波特性を有する出力信号ＯＵＴのスイング幅の制限に起因するジッタも低減するため、出力回路の高速動作も可能となる。
【００３２】
図４は、本発明の一実施形態に係る出力回路の詳細構成図である。
【００３３】
同図に示すように、本発明の出力回路は、位相信号に応答して第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２を順次出力する信号選択部４００と、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２を用いて信号選択部４００の出力信号のレベルを制御する出力レベル制御部４１０とを備える。
【００３４】
出力レベル制御部４１０は、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２のレベルが互いに同一である場合、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２のレベルと反転したレベルの信号を出力することにより、信号選択部４００の出力信号のスイング幅を減少させる。また、出力レベル制御部４１０は、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２のレベルが同一でない場合は、信号選択部４００の出力端ＮＯＤＥ Ａを所定の電圧にプリチャージすることにより、信号選択部４００の出力信号のスイング幅を減少させる。
【００３５】
図４において、出力レベル制御部４１０は、第１入力信号ＤＡＴＡ１に応答して信号選択部４００の出力端ＮＯＤＥ Ａに出力信号を出力し、２つのインバータ４０３、４０５を備える第１駆動手段と、第２入力信号ＤＡＴＡ２に応答して信号選択部４００の出力端ＮＯＤＥ Ａに出力信号を出力し、２つのインバータ４０７、４０９を備える第２駆動手段とを備える。本発明は、このようなインバータの構成に限定されるものではなく、出力レベル制御部４１０の多様な実施形態が図８〜図１０に示されている。
【００３６】
図４をさらに参照すると、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２は、インバータ４１１、４１３を介してそれぞれ第１パスゲート４１２及び第２パスゲート４１４に入力される。前記第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２は、インバータ４１１、４１３によって反転し、第１クロック信号及び第２クロック信号に応答して信号選択部４００の出力端ＮＯＤＥ Ａに順次伝達される。前記第１クロック信号及び第２クロック信号は、制御信号であって、信号選択部４００に入力された位相信号である。前記第１クロック信号は、第２クロック信号と逆の位相を有する。
【００３７】
一方、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２は、出力レベル制御部４１０にも入力される。出力レベル制御部４１０に入力された第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２の各々は、２つずつ直列接続されて並列に結合されたインバータ４０３、４０５、４０７、４０９を介して非反転レベルで出力される。出力レベル制御部４１０から出力される信号は、インバータ４０３、４０５、４０７、４０９から出力される第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２が結合された信号である。
【００３８】
出力レベル制御部４１０の駆動力は、出力回路の出力信号ＯＵＴが入力される信号の元の論理レベルとして認識できるように、信号選択部４００の駆動力より弱い（小さい）ことが好ましい。例えば、インバータ４０３、４０５、４０７、４０９を構成するトランジスタのチャネル長に対するチャネル幅の比率を小さくすると、インバータの駆動能力が弱くなるため、出力レベル制御部４１０の駆動力は、信号選択部４００の駆動力より弱くなる。
【００３９】
したがって、出力レベル制御部４１０から出力される信号と、第１パスゲート４１２及び第２パスゲート４１４から出力される信号とが、出力インバータ４２０の入力端、すなわち、信号選択部４００の出力端ＮＯＤＥ Ａで結合されても、相互間の電圧の衝突または信号歪みは発生しない。
【００４０】
また、出力レベル制御部４１０は、信号選択部４００の出力端ＮＯＤＥ Ａを先に駆動（ｐｒｅ−ｄｒｉｖｉｎｇ）し、信号選択部４００の信号の出力に先立って反転レベルの信号を生成することが好ましい。
【００４１】
第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２が全てハイレベルの場合、第１パスゲート４１２及び第２パスゲート４１４から出力される信号は全てローレベルである。このようなレベルの反転は、第１インバータ４１１及び第２インバータ４１３に起因する。これに対し、出力レベル制御部４１０から出力される信号はハイレベルである。結果として、出力インバータ１０５に入力される信号は、第１パスゲート４１２及び第２パスゲート４１４から出力される信号のローレベルよりはやや高いローレベルを有する。例えば、出力インバータ４２０に入力される信号は、ＶＳＳ（接地電圧または負電圧）よりやや高いローレベルを有する。
【００４２】
第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２が全てローレベルの場合、第１パスゲート４１２及び第２パスゲート４１４から出力される信号は全てハイレベルである。これに対し、出力レベル制御部４１０から出力される信号はローレベルである。結果として、出力インバータ４２０に入力される信号は、第１パスゲート４１２及び第２パスゲート４１４から出力される信号のハイレベルよりはやや低いハイレベルを有する。例えば、出力インバータ４２０に入力される信号は、ＶＤＤ（正電圧）よりやや低いハイレベルを有する。
【００４３】
すなわち、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２のレベルが同一である場合、出力レベル制御部４１０は、信号選択部４００の出力端ＮＯＤＥ Ａを先に駆動し、信号選択部４００の出力信号の出力に先立って信号選択部４００の出力信号と反転したレベルの信号を信号選択部４００の出力端ＮＯＤＥ Ａに出力することにより、信号選択部４００の出力信号のスイング幅を減少させる。
【００４４】
第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２のいずれか１つがハイレベルで、かつ、残りの１つがローレベルの場合、第１パスゲート４１２及び第２パスゲート４１４から出力される信号は、互いに反転した信号であって、ローレベル及びハイレベルである。これに対し、出力レベル制御部４１０に入力された第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２は、互いを相殺し、これにより、出力レベル制御部４１０の出力端ＮＯＤＥ Ａは、所定の電圧、例えば、ＶＤＤ／２の電圧にプリチャージされる。前記プリチャージは、クロック信号のサンプリングによる第１パスゲート４１２及び第２パスゲート４１４の信号の出力より先に行われる。
【００４５】
すなわち、第１パスゲート４１２及び第２パスゲート４１４の出力端、すなわち、信号選択部４００の出力端ＮＯＤＥ Ａを先に駆動し、結果として、出力インバータ４２０に入力される信号は、例えば、ＶＤＤ／２の電圧にプリチャージされた状態でハイレベルまたはローレベルでスイングする。出力レベル制御部４１０の出力端ＮＯＤＥ Ａと、信号選択部４００の出力端ＮＯＤＥ Ａとは同じものである。
【００４６】
したがって、本発明の一実施形態によれば、出力回路の出力信号であって、低周波特性を有して出力される信号のレベルが、既存のローレベルより高くなるかまたは既存のハイレベルより低くなることにより、低周波特性を有する出力信号のスイング幅が減少し、結果として、低周波特性を有する出力信号のスイング幅と、高周波特性を有する出力信号のスイング幅との差が減少する。また、高周波特性を有する信号が出力された場合、出力インバータ４２０に入力される信号は、例えば、ＶＤＤ／２の電圧にプリチャージされた状態でハイレベルまたはローレベルでスイングすることにより、速いスイング動作が可能となる。
【００４７】
図５は、図４の出力回路のタイミング図である。
【００４８】
同図に示すように、第１入力信号ＤＡＴＡ１は、第１クロック信号によりターンオンされる第１パスゲート４１２を介して出力され、第２入力信号ＤＡＴＡ２は、第２クロック信号によりターンオンされる第２パスゲート４１４を介して出力される。ここで、第１パスゲート４１２及び第２パスゲート４１４を介して出力される第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２は、インバータ４１１、４１３により出力レベルが反転した信号である。
【００４９】
一方、出力レベル制御部４１０に入力された第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２は、非反転状態で結合されて出力される。このとき、出力レベル制御部４１０の駆動力は、信号選択部４００の駆動力より小さい。
【００５０】
また、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２が全てハイレベルの場合、第１パスゲート４１２及び第２パスゲート４１４から出力される信号は全てローレベルである。これに対し、出力レベル制御部４１０から出力される信号はハイレベルである。結果として、出力インバータ４２０に入力される信号は、第１パスゲート４１２及び第２パスゲート４１４から出力される信号のローレベルよりはやや高いローレベルを有する。
【００５１】
そして、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２が全てローレベルの場合、第１パスゲート４１２及び第２パスゲート４１４から出力される信号は全てハイレベルである。これに対し、出力レベル制御部４１０から出力される信号はローレベルである。結果として、出力インバータ１０５に入力される信号は、第１パスゲート４１２及び第２パスゲート４１４から出力される信号のハイレベルよりはやや低いハイレベルを有する。
【００５２】
次に、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２のいずれか１つがハイレベルで、かつ、残りの１つがローレベルの場合、第１パスゲート４１２及び第２パスゲート４１４から出力される信号は、互いに反転した信号であって、ローレベル及びハイレベルである。出力レベル制御部４１０の出力端ＮＯＤＥ Ａは、例えば、ＶＤＤ／２の電圧にプリチャージされる。結果として、出力インバータ４２０に入力される信号は、例えば、ＶＤＤ／２の電圧にプリチャージされた状態でハイレベルまたはローレベルでスイングする。
【００５３】
図５から明らかなように、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２が全てローレベルまたは全てハイレベルの場合、出力インバータ４２０の入力信号のスイング幅Ｓ２、Ｓ３は、パスゲートの出力信号のスイング幅Ｓ１より減少していることがわかる。
【００５４】
つまり、図５に示すように、本発明の一実施形態によれば、出力回路の出力信号であって、低周波特性を有して出力される信号のレベルが、既存のローレベルより高くなるかまたは既存のハイレベルより低くなることにより、低周波特性を有して出力される出力信号のスイング幅が減少し、結果として、低周波特性を有して出力される出力信号のスイング幅と、高周波特性を有して出力される出力信号のスイング幅との差が減少する。また、高周波特性を有して出力された場合、出力インバータ４２０に入力される信号は、例えば、ＶＤＤ／２の電圧にプリチャージされた状態でハイレベルまたはローレベルでスイングすることにより、速いスイング動作が可能となる。
【００５５】
図６は、従来技術に係る出力回路の出力信号を示すアイダイアグラム（ｅｙｅ  ｄｉａｇｒａｍ）であり、図７は、本発明の一実施形態に係る出力回路の出力信号を示すアイダイアグラムである。
【００５６】
図６及び図７に示すように、従来技術によれば、出力信号のジッタが約３０ｐｓであったのに対し、本発明の一実施形態によれば、出力信号のジッタは２０ｐｓ未満となっている。
【００５７】
すなわち、これらの図からわかるように、本発明によれば、出力回路の出力信号であって、低周波特性を有して出力される信号のスイング幅が減少し、結果として、低周波特性を有する出力信号のスイング幅と、高周波特性を有する出力信号のスイング幅との差が減少する。また、高周波特性を有する信号が出力された場合、出力インバータ４２０に入力される信号は、例えば、ＶＤＤ／２の電圧にプリチャージされた状態でハイレベルまたはローレベルでスイングすることにより、出力信号のジッタが低減する。
【００５８】
図８〜図１０は、本発明の他の実施形態に係る出力回路の構成図である。図８及び図９は、出力レベル制御部４１０の第１駆動手段及び第２駆動手段が抵抗手段を備える一実施形態である。図８は、出力レベル制御部４１０Ａの第１駆動手段及び第２駆動手段が２つの抵抗を備え、図９は、出力レベル制御部４１０Ｂの第１駆動手段及び第２駆動手段が２つのパスゲートを備える。図１０は、信号選択部４００Ａが第１トライステートインバータ４１５及び第２トライステートインバータ４１６で構成された一実施形態を示す。
【００５９】
図８〜図１０に示す一実施形態は、出力レベル制御部４１０の多様な構成を示すものであって、基本的な動作は、図４〜図７で説明されたものと同様である。本発明によれば、出力レベル制御部４１０から出力される信号のレベルは、図４、図８及び図９に示す第１パスゲート４１２及び第２パスゲート４１４、または図１０に示す第１トライステートインバータ４１５及び第２トライステートインバータ４１６から出力される信号のレベルと反転した状態を有する。
【００６０】
図８において、出力レベル制御部４１０Ａは、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２と同じ論理値を出力し、第１パスゲート４１２及び第２パスゲート４１４から出力される信号と反転した信号を出力する。出力レベル制御部４１０Ａを構成する２つの抵抗は、同じ抵抗値を有する。そして、出力レベル制御部４１０Ａを構成する２つの抵抗は、出力レベル制御部４１０Ａが信号選択部４００の出力端ＮＯＤＥ Ａを先に駆動し、信号選択部４００の駆動力が出力レベル制御部４１０Ａの駆動力より大きくなるように抵抗値を有する。
【００６１】
第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２のレベルが同一である場合、出力レベル制御部４１０Ａの出力信号は、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２と同一のレベルを有し、かつ、信号選択部４００の出力信号とは反転したレベルを有するため、信号選択部４００の出力信号のスイング幅を減少させる。また、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２のレベルが異なる場合、信号選択部４００の出力端ＮＯＤＥ Ａをプリチャージすることにより、速いスイング動作が可能となる。
【００６２】
図９の出力レベル制御部４１０Ｂを構成するパスゲートは、例えば、ＮＭＯＳトランジスタである。出力レベル制御部４１０Ｂを構成するパスゲートに、クロック信号の代わりにＨＩＧＨ信号が入力される。このため、出力レベル制御部４１０Ｂを構成するパスゲートは、常にターンオン状態を維持し、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２のレベルが同一である場合、出力レベル制御部４１０Ｂの出力信号は、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２と同一のレベルを有し、かつ、信号選択部４００の出力信号とは反転したレベルを有する。このため、信号選択部４００の出力信号のスイング幅を減少させる。また、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２のレベルが異なる場合、信号選択部４００の出力端ＮＯＤＥ Ａをプリチャージすることにより、速いスイング動作が可能となる。
【００６３】
ただし、出力レベル制御部４１０Ｂを構成するパスゲートは、弱くターンオンされる。これにより、出力レベル制御部４１０Ｂの駆動力は、信号選択部４００の駆動力より小さくなる。
【００６４】
図１０において、出力レベル制御部４１０は、４つのインバータで構成されている。このような構成は、信号選択部４００が、第１トライステートインバータ４１５及び第２トライステートインバータ４１６で構成されているからである。第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２のレベルが同一である場合、出力レベル制御部４１０の出力信号は、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２と同一のレベルを有し、かつ、信号選択部４００の出力信号とは反転したレベルを有するため、信号選択部４００の出力信号のスイング幅を減少させる。また、第１入力信号ＤＡＴＡ１及び第２入力信号ＤＡＴＡ２のレベルが異なる場合、信号選択部４００の出力端ＮＯＤＥ Ａをプリチャージすることにより、速いスイング動作が可能となる。
【００６５】
なお、出力レベル制御部の駆動力は、信号選択部の駆動力よりも弱いが、信号選択部の出力信号が第１入力信号または第２入力信号の論理レベルとして認識される範囲において、十分に強くしてもよい。換言すると、出力レベル制御手段は、信号選択手段の出力信号が第１入力信号または第２入力信号の論理レベルとして認識されるために、信号選択手段よりも弱いが十分に強い駆動力を有する。（出力レベル制御手段の駆動力は、信号選択手段よりも小さいが、信号選択手段の出力信号が第１入力信号または第２入力信号の論理レベルとして認識されうる範囲において最も大きくてもよい。）
本発明の技術的思想は、上記の好ましい実施形態に基づいて具体的に記述されたが、上記の実施形態は、それを説明するためのものであって、それを制限するものではないことに留意しなければならない。また、本発明の技術分野における通常の専門家であれば、本発明の技術的思想の範囲内で多様な実施形態が可能であることがわかるであろう。
【符号の説明】
【００６６】
３０１：出力レベル制御部、
３０３：信号選択部
【図１】
2009273125.tif 000003
【図２】
2009273125.tif 000004
【図３】
2009273125.tif 000005
【図４】
2009273125.tif 000006
【図５】
2009273125.tif 000007
【図６】
2009273125.tif 000008
【図７】
2009273125.tif 000009
【図８】
2009273125.tif 000010
【図９】
2009273125.tif 000011
【図１０】
2009273125.tif 000012