(57)【要約】【課題】片チャネル構成のブートストラップ方式インバータを用いて負方向レベルシフタを構成する場合に、Ｈｉレベル、Ｌｏレベルともに振幅落ちを防ぎ、十分なレベルの出力を得る。【解決手段】レベルシフト回路１０は、同一導電型ＴＦＴを用いたブートストラップ方式の負方向レベルシフタ３００の後段に、ブートストラップ方式のバッファ２４０ａおよび２４０ｂを備え、さらにその後段にブートストラップ方式のバッファ２４０ｃを備える。レベルシフタ３００は２入力２出力の形式であり、バッファ２４０ａ、２４０ｂ、および２４０ｃは２入力１出力の形式である。【選択図】図１
2009017432.tif 000002
【特許請求の範囲】
【請求項１】
第１電位と第２電位との振幅レベルを有する入力信号に対して第２電位側の論理レベルの絶対値が前記第２電位より大きい出力信号を生成するレベルシフタと、
前記レベルシフタの後段に直列に接続される少なくとも２個のバッファとを備え、
前記レベルシフタと前記少なくとも２個のバッファとを構成する全てのトランジスタは、同一導電型であり、
前記レベルシフタの出力信号における第２電位側の論理レベルは、前記少なくとも２個のバッファに供給される第２電位側電源よりも電位の絶対値が小さく、
前記少なくとも２個のバッファの各々は、
入力端子と、
出力端子と、
第1電位側電源が供給される第１電源端子と、前記第２電位側電源が供給される第２電源端子と、
ドレインが前記第１電源端子と接続され、ソースが前記出力端子と接続される第１トランジスタと、
ドレインが前記出力端子と接続されソースが前記第２電源端子と接続される第２トランジスタと、
前記出力端子と前記第１トランジスタのゲートとの間に設けられた容量素子を備え、
前記入力端子に供給される信号の論理レベルに応じて前記第１トランジスタおよび前記第２トランジスタのゲート電圧が制御するゲート電圧制御部とを備える、
ことを特徴とするレベルシフト回路。
【請求項２】
前記第1電位側電源は、前記第１電位よりも電位の絶対値が大きくかつ極性が等しい第３電位であり、
前記第２電位側電源は、前記第２電位よりも電位の絶対値が大きくかつ極性が等しい第４電位である、
ことを特徴とするレベルシフト回路。
【請求項３】
前記レベルシフタは、
前記入力信号が供給される第１入力端子と、
前記入力信号を反転した反転入力信号が供給される第２入力端子と、
前記入力信号と同相の信号を出力する第１出力端子と、
前記反転入力信号と同相の信号を出力する第２出力端子とを備え、
前記少なくとも２つのバッファの各々は、２入力１出力の形式で構成された第１バッファ、第２バッファ、および第３バッファを含み、各バッファは正入力端子と負入力端子とを備え、
前記第１バッファの正入力端子は前記レベルシフタの第２出力端子と接続され、
前記第１バッファの負入力端子は前記レベルシフタの第１出力端子と接続され、
前記第２バッファの正入力端子は前記レベルシフタの第１出力端子と接続され、
前記第２バッファの負入力端子は前記レベルシフタの第２出力端子と接続され、
前記第３バッファの正入力端子は前記１バッファの出力端子と接続され、
前記第３バッファの負入力端子は前記２バッファの出力端子と接続される、
ことを特徴とするレベルシフト回路。
【請求項４】
前記第１バッファ、前記第２バッファ、および前記第３バッファの各々は、前記ゲート電圧制御部として、
前記第１電源端子と前記第２電源端子との間に直列に接続された第３トランジスタと第４トランジスタとを備え、
前記第３トランジスタのゲートは前記正入力端子と接続され、
前記第４トランジスタのゲートは前記負入力端子と接続され、
前記第２トランジスタのゲートは前記正入力端子と接続される、
ことを特徴とする請求項３に記載のレベルシフト回路。
【請求項５】
前記レベルシフタの前段に設けられた１入力１出力の第４バッファおよび第５バッファを備え、
前記レベルシフタの第１入力端子に前記入力信号を供給する替わりに、前記第４バッファの入力端子に前記入力信号を供給して前記第４バッファの出力信号を前記レベルシフタの前記第１入力端子に供給し、
前記レベルシフタの第２入力端子に前記反転入力信号を供給する替わりに、前記第５バッファの出力信号を供給し、
前記第５バッファの入力端子に前記第４バッファの出力信号を供給した、
ことを特徴とするレベルシフト回路。
【請求項６】
前記レベルシフト回路を構成する全てのトランジスタは薄膜トランジスタであることを特徴とする請求項１乃至５のうちいずれか1項に記載のレベルシフト回路。
【請求項７】
複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路とを備えた表示装置であって、
前記複数の走査線の各々に走査信号を供給する走査線駆動回路と、
前記複数のデータ線の各々にデータ信号を供給するデータ線駆動回路とを備え、
前記走査線駆動回路の出力段に請求項１乃至６に記載のレベルシフト回路のうちいずれか１つを用いる、
ことを特徴とする表示装置。
【請求項８】
前記画素回路は、前記データ線を介して供給される前記データ信号を取り込むためのスイッチングトランジスタを備え、
当該スイッチングトランジスタは、前記走査線を介して供給される前記走査信号に基づいてオン状態とオフ状態とが制御される、
ことを特徴とする請求項７に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、片チャネル構成でブートストラップ効果を利用したレベルシフト回路およびこれを用いた表示装置に関する。
【背景技術】
【０００２】
例えば、特許文献１に記載されているように、片チャネル構成でブートストラップ効果を利用したインバータを２段接続して、レベルシフタを構成することが知られている。このようなレベルシフタは入力信号より高い電圧を電源として用いるインバータを複数用いることにより、入力信号より高い電圧の出力信号を生成する。このとき、ブートストラップ効果により、出力信号のＨｉ側の振幅落ちを防ぐことができる。
【特許文献１】特開２００２−３２８６４３号公報（図６等参照）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１には、入力信号の振幅を負方向にシフトする負方向レベルシフタについては言及されていないが、仮に、Ｎチャネルのトランジスタで構成されたブートストラップ方式のインバータを用いて負方向レベルシフタを構成すると、例えば図６（ａ）に示すような回路が考えられる。すなわち、２入力のレベルシフタ３００と、２入力のバッファ２４０ａ、２４０ｂとを組み合わせて構成することができる。
【０００４】
ここで、図６（ｂ）は、２入力のレベルシフタ３００の回路構成を示し、図６（ｃ）は、２入力のバッファ２４０の回路構成を示している。なお、ＶＤＤは正電源であり、ＶＥＥは負電源である。入力信号「０１」はＧＮＤ−ＶＤＤ間の振幅を有し、入力「／０１」はその反転信号である。
【０００５】
本図において、入力信号ｉｎ（／０１）がＨｉレベルになると、トランジスタＴｒ１０１がオンしているため、トランジスタＴｒ１０２のゲートがＶＤＤとなりオンする。トランジスタＴｒ１０２のゲート−ソース間電圧は容量Ｃ１０７に保持されているため、トランジスタＴｒ１０２のゲート電圧は更に高まり、十分にオンとなる。容量Ｃ１０７によるブートストラップ効果により出力信号ｏｕｔ（／０２）はＶＤＤとなりトランジスタＴｒ１０６がオンするが、その時点のトランジスタＴｒ１０５のゲート電圧はＧＮＤレベルであり、Ｔｒ１０５のゲート−ソース間電圧はＶＥＥとなるため、弱くオンする。出力信号／ｏｕｔ（０２）のレベルは、トランジスタＴｒ１０５とトランジスタＴｒ１０６のオン抵抗の比率できまる電圧となるため、出力信号／ｏｕｔ（０２）においてＬｏレベルがＶＥＥより若干高くなる。
【０００６】
図７は、図６（ａ）〜（ｃ）に示した回路の動作時の波形図である。「０１」「／０１」が負方向レベルシフタ３００の入力信号であり、「０２」「／０２」が負方向レベルシフタ３００の出力信号である。また、「ＯＡ」「ＯＢ」がバッファ２４０ａ、２４０ｂの出力信号である。本波形図から、「０２」「／０２」のＬｏレベルの浮きと、その出力を受けたバッファ２４０ａ、２４０ｂにおける出力「ＯＡ」「ＯＢ」のＨｉレベル落ちが確認できる。
【０００７】
このようなレベルシフタを、例えば薄膜トランジスタ（以下、ＴＦＴ：Thin Film Transistorと称する）を用いた表示装置の駆動回路に適用した場合、制御信号がフルスイングしないため、例えば、画素回路におけるＴＦＴのＯＦＦリークが発生する等の問題が生じる。
【０００８】
本発明は、このような事情を鑑みたものであり、片チャネル構成のブートストラップ方式のインバータを用いて負方向のレベルシフト回路を構成する場合に、Ｈｉレベル、Ｌｏレベルともに振幅落ちを防ぎ、十分なレベルの出力を得ることを解決課題とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決するために、本発明に係るレベルシフト回路は、第１電位と第２電位との振幅レベルを有する入力信号に対して第２電位側の論理レベルの絶対値が前記第２電位より大きい出力信号を生成するレベルシフタと、前記レベルシフタの後段に直列に接続される少なくとも２個のバッファとを備え、前記レベルシフタと前記少なくとも２個のバッファとを構成する全てのトランジスタは、同一導電型であり、前記レベルシフタの出力信号における第２電位側の論理レベルは、前記少なくとも２個のバッファに供給される第２電位側電源よりも電位の絶対値が小さく、前記少なくとも２個のバッファの各々は、入力端子と、出力端子と、第1電位側電源が供給される第１電源端子と、前記第２電位側電源が供給される第２電源端子と、ドレインが前記第１電源端子と接続され、ソースが前記出力端子と接続される第１トランジスタと、ドレインが前記出力端子と接続されソースが前記第２電源端子と接続される第２トランジスタと、前記出力端子と前記第１トランジスタのゲートとの間に設けられた容量素子を備え、前記入力端子に供給される信号の論理レベルに応じて前記第１トランジスタおよび前記第２トランジスタのゲート電圧が制御するゲート電圧制御部とを備えることを特徴とする。
【００１０】
この発明によれば、レベルシフタの出力で発生するＬｏレベルの浮きを原因とする１段目のバッファ出力のＨｉレベル落ちを、２段目のバッファを用いて解消することで、Ｈｉレベル、Ｌｏレベルともに振幅落ちを防ぎ、十分なレベルの出力を得ることができる。つまり、片チャネルで構成されるレベルシフタにおけるソース側の電源電圧と同出力電圧の差分を解消することが可能となる。これによって、以降の回路におけるリークの発生を抑えることが可能となり、信頼性が高く消費電力の少ないレベルシフト回路を構成できる。ここで、トランジスタはｎチャネル、ｐチャネルのいずれで構成されてもよいが、ｎチャネルのトランジスタでレベルシフト回路を構成する場合、レベルシフト回路は、第１低電位と第１高電位との振幅レベルを有する入力信号に対して低電位側の論理レベルが前記第１低電位より低い出力信号を生成するレベルシフタと、前記レベルシフタの後段に直列に接続される少なくとも２個のバッファとを備え、前記レベルシフタと前記少なくとも２個のバッファとを構成する全てのトランジスタは、同一導電型であり、前記レベルシフタの出力信号における低電位側の論理レベルは、前記少なくとも２個のバッファに供給される低電位電源よりも電位が高く、前記少なくとも２個のバッファの各々は、入力端子と、出力端子と、高電位電源が供給される第１電源端子と、前記低電位電源が供給される第２電源端子と、ドレインが前記第１電源端子と接続され、ソースが前記出力端子と接続される第１トランジスタと、ドレインが前記出力端子と接続されソースが前記第２電源端子と接続される第２トランジスタと、前記出力端子と前記第１トランジスタのゲートとの間に設けられた容量素子を備え、前記入力端子に供給される信号の論理レベルに応じて前記第１トランジスタおよび前記第２トランジスタのゲート電圧が制御するゲート電圧制御部とを備えることが好ましい。
【００１１】
ここで、前記第1電位側電源は、前記第１電位よりも電位の絶対値が大きくかつ極性が等しい第３電位であり、前記第２電位側電源は、前記第２電位よりも電位の絶対値が大きくかつ極性が等しい第４電位であることが好ましい。この場合は、入力信号のレベルを正負両方向にシフトさせることができる。なお、トランジスタをｎチャネルで構成する場合、前記高電位電源は、前記第１高電位よりも電位が高い第２高電位であり、前記低電位電源は、前記第１低電位よりも電位が低い第２低電位であることが好ましい。
【００１２】
上述したレベルシフト回路において、前記レベルシフタは、前記入力信号が供給される第１入力端子と、前記入力信号を反転した反転入力信号が供給される第２入力端子と、前記入力信号と同相の信号を出力する第１出力端子と、前記反転入力信号と同相の信号を出力する第２出力端子とを備え、前記少なくとも２つのバッファの各々は、２入力１出力の形式で構成された第１バッファ、第２バッファ、および第３バッファを含み、各バッファは正入力端子と負入力端子とを備え、前記第１バッファの正入力端子は前記レベルシフタの第２出力端子と接続され、前記第１バッファの負入力端子は前記レベルシフタの第１出力端子と接続され、前記第２バッファの正入力端子は前記レベルシフタの第１出力端子と接続され、前記第２バッファの負入力端子は前記レベルシフタの第２出力端子と接続され、前記第３バッファの正入力端子は前記１バッファの出力端子と接続され、前記第３バッファの負入力端子は前記２バッファの出力端子と接続されることが好ましい。
【００１３】
より具体的には、前記第１バッファ、前記第２バッファ、および前記第３バッファの各々は、前記ゲート電圧制御部として、前記第１電源端子と前記第２電源端子との間に直列に接続された第３トランジスタと第４トランジスタとを備え、前記第３トランジスタのゲートは前記正入力端子と接続され、前記第４トランジスタのゲートは前記負入力端子と接続され、前記第２トランジスタのゲートは前記正入力端子と接続される、ことが好ましい。２入力タイプのバッファは、第３トランジスタをダイオード接続する必要がないので、準定常的な電流が流れない。よって、消費電力を削減することができる。
【００１４】
また、上述したレベルシフト回路において、前記レベルシフタの前段に設けられた１入力１出力の第４バッファおよび第５バッファを備え、前記レベルシフタの第１入力端子に前記入力信号を供給する替わりに、前記第４バッファの入力端子に前記入力信号を供給して前記第４バッファの出力信号を前記レベルシフタの前記第１入力端子に供給し、前記レベルシフタの第２入力端子に前記反転入力信号を供給する替わりに、前記第５バッファの出力信号を供給し、前記第５バッファの入力端子に前記第４バッファの出力信号を供給することが好ましい。この場合には、第４バッファおよび第５バッファを用いて、第２電位方向にレベルシフトを実行し、その後、第１電位方向（負方向）にレベルシフトを実行する。第１電位方向（負方向）へのレベルシフトは一般的に難しいため、まず第２電位方向にレベルシフトを実施してから第１電位方向（西方向）へのレベルシフトを実施することによって、第１電位方向へのレベルシフトを先行して行い、後段のバッファで振幅補償を行った後に第２電位方向のレベルシフトをするよりも、回路規模、信頼性、消費電力の面で有利となる。
【００１５】
また、上述したレベルシフト回路において、これを構成する全てのトランジスタは薄膜トランジスタであることが好ましい。薄膜トランジスタは、ゲート電圧が閾値電圧付近にある場合に発生する、いわゆるホットキャリアによる劣化が大きくなるが、この発明によれば、レベルシフト回路の出力信号をフルスイングさせることができるので、以降の回路における薄膜トランジスタの劣化を抑制することができる。この結果、トランジスタの信頼性向上に伴うプロセスの見直し、設計自由度の低下、レイアウト面積の増大、コストアップといった不都合を解消できる。
【００１６】
次に、本発明に係る表示装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路とを備えたものであって、前記複数の走査線の各々に走査信号を供給する走査線駆動回路と、前記複数のデータ線の各々にデータ信号を供給するデータ線駆動回路とを備え、前記走査線駆動回路の出力段に上述したレベルシフト回路を用いることを特徴とする。この発明によれば、走査線に付随する寄生容量に対して大きな振幅の走査信号を容易に供給することが可能となる。
【００１７】
また、前記画素回路は、前記データ線を介して供給される前記データ信号を取り込むためのスイッチングトランジスタを備え、当該スイッチングトランジスタは、前記走査線を介して供給される前記走査信号に基づいてオン状態とオフ状態とが制御されることが好ましい。この場合には、走査信号の振幅をレベルシフト回路に供給される電源電圧までフルスイングさせることができるので、画素回路から、データ線に流れ出るリーク電流を低減することができる。
【発明を実施するための最良の形態】
【００１８】
＜１．第１実施形態＞
図１は、本発明の第１の実施形態に係るレベルシフト回路１０の構成を示すブロック図である。このレベルシフト回路１０は、振幅がＶＤＤ（第１高電位）−ＧＮＤ（第２電位）となる入力信号０１，／０１のレベルを負方向にシフトして、振幅がＶＤＤ（第１電位）−ＶＥＥ（第４電位）となる出力信号ＯＣを生成する。各電圧の大小関係は、ＶＤＤ＞ＧＮＤ＞ＶＥＥとなる。なお、図６と同じ回路部には同じ符号を付している。本図に示すようにレベルシフト回路１０は、２入力の片チャネルブートストラップ方式レベルシフタ３００に、１段目のバッファとして２入力の片チャネルブートストラップ方式バッファ２４０ａ、２４０ｂを接続し、さらに、２段目のバッファとして２入力の片チャネルブートストラップ方式バッファ２４０ｃを接続して構成される。レベルシフタ３００の回路構成は図６（ｂ）と同様であり、バッファ２４０ａ、２４０ｂ、２４０ｃの回路構成は図６（ｃ）と同様である。
【００１９】
すなわち、レベルシフタ３００は、入力信号０１が供給される第１入力端子／ｉｎと、入力信号０１を反転した反転入力信号／０１が供給される第２入力端子ｉｎと、入力信号０１と同相の信号を出力する第１出力端子ｏｕｔと、反転入力信号／０１と同相の信号を出力する第２出力端子／ｏｕｔとを備える。また、バッファ２４０ａは、第２出力端子／ｏｕｔと接続される正入力端子ｉｎと、第１出力端子ｏｕｔと接続される負入力端子／ｉｎとを備える。また、バッファ２４０ｂは、第１出力端子ｏｕｔと接続される正入力端子ｉｎと、第２出力端子／ｏｕｔと接続される負入力端子／ｉｎとを備える。さらに、バッファ２４０ｃの正入力端子ｉｎはバッファ２４０ａの出力端子ｏｕｔと接続され、その負入力端子／ｉｎはバッファ２４０ｂの出力端子ｏｕｔと接続される。
【００２０】
本レベルシフト回路１０において、片チャネルブートストラップ方式レベルシフタ３００の出力信号／０２は、入力信号／０１がＨｉレベルの状態では、上述したようにトランジスタＴｒ１０５のゲート−ソース間電圧はＶＥＥとなるため完全なオン状態ではなく、トランジスタＴｒ１０５のオン抵抗が高い状態となるため、トランジスタＴｒ１０５とトランジスタＴｒ１０６とのオン抵抗の比率できまる出力信号０２のＬｏレベルは、ＶＥＥよりも若干高いＶＥＥ’となる。この点は、出力信号０２についても同様である。
【００２１】
このように出力信号０２，／０２のＬｏレベルに浮きが発生すると、１段目のバッファ２４０ａ、２４０ｂにおけるリークの原因となる。これは、図６に示す回路において、トランジスタＴｒ２０４のゲート電圧としてＶＥＥよりも若干高いＶＥＥ’が供給され、トランジスタＴｒ２０４が完全にオフとならず、トランジスタＴｒ２０４にリーク電流が流れる。この結果、出力信号ＯＡおよびＯＢのＨｉレベルが低下する。出力信号ＯＡおよびＯＢのＨｉレベルはＶＤＤよりも若干レベルの低いＶＤＤ’となる。特に、トランジスタＴｒ２０４として駆動能力の高いＴＦＴを用いた場合には、その閾値電圧が低くなるので、Ｈｉレベルの振幅落ちが無視できない。
そこで、本実施形態では、１段目のバッファ２４０ａ、２４０ｂの出力信号ＯＡおよびＯＢを２段目のバッファ２４０ｃで受けることで、Ｈｉレベル、Ｌｏレベルとも十分なレベルの出力信号ＯＣを得ることができるようにしている。
【００２２】
１段目のバッファ２４０ａ、２４０ｂおよび２段目のバッファ２４０ｃの具体的な動作について図１および図６（ｂ）（ｃ）を参照して説明する。Ｌｏレベルの浮いたレベルシフタ３００の出力信号０２，／０２が１段目のバッファ２４０ａ、２４０ｂに入力すると、プルダウントランジスタＴｒ２０４が弱くオンする。出力信号ＯＡおよびＯＢのＨｉレベルは、駆動トランジスタＴｒ２０３とプルダウントランジスタＴｒ２０４のオン抵抗の比で決定され、結果として出力信号ＯＡおよびＯＢのＨｉレベルが低下する。
【００２３】
２段目のバッファ２４０ｃでは、駆動トランジスタＴｒ２０３のゲート電圧がブートストラップ効果により（ＶＤＤ−Ｖｔｈ＋ＶＤＤ）程度となるため、Ｔｒ２０３は十分にオンとなり、出力信号ＯＣのＨｉレベルはＶＤＤとなる。したがって、２段目のバッファ２４０ｃからはＨｉレベル、Ｌｏレベル共に十分な出力を得ることができる。
【００２４】
図２は、レベルシフト回路１０の動作時の波形を示す図である。「０１」「／０１」が負方向レベルシフタ３００の入力信号、「０２」「／０２」が負方向レベルシフタ３００の出力信号、「ＯＡ」「ＯＢ」が１段目のバッファ２４０ａ、２４０ｂの出力信号、「ＯＣ」が２段目のバッファ２４０ｃの出力信号である。本図から「０２」「／０２」のＬｏレベルの浮きと、「ＯＡ」「ＯＢ」のＨｉレベル落ちが発生しているが、２段目のバッファ２４０ｃの出力「ＯＣ」はフルスイングしていることが確認できる。
【００２５】
このように、本実施形態では、片チャネルブートストラップ方式レベルシフタ３００に２段のバッファを接続することにより、Ｈｉレベル、Ｌｏレベル共に十分な出力を得ることができる。なお、レベルシフタに接続するバッファは３段以上としてもよい。また、ブートストラップ方式のレベルシフタに限られず、Ｌｏレベルの浮きが発生するレベルシフタであれば本発明を効果的に適用することができる。
【００２６】
＜２．第２実施形態＞
図３は、第２の実施形態に係るレベルシフト回路２０の構成を示すブロック図である。図１と同じ回路部には同じ符号を付している。本実施形態では、第１の実施形態で説明した後段に２段のバッファを接続した負方向のレベルシフタ３００の前段に、２つの１入力正方向レベルシフタ１１０ａ、１１０ｂを接続して構成される。レベルシフタ３００の回路構成およびバッファ２４０ａ、２４０ｂ、２４０ｃの回路構成は図６（ｂ）および図６（ｃ）と同様とすることができる。図４は、正方向レベルシフタ１１０の回路構成を示す図である。正方向レベルシフタ１１０は、一般に用いられているものであり、図６（ｃ）に示したバッファ２４０において、Ｔｒ２０１をダイオード接続したものに等しい。
【００２７】
正方向レベルシフタ１１０は、入力信号ｉｎから逆相信号を生成するために、入力信号ｉｎを入力する正方向レベルシフタ１１０ｂの出力を正方向レベルシフタ１１０ｂに入力する構成となっている。ブートストラップ効果を利用することで正方向へのレベルシフトは比較的容易に実施することができる。反面、負方向へのレベルシフトは一般的に難しい。このため、まず正方向レベルシフタ１１０ａ、１１０ｂを用いて正方向（ドレイン側基準電圧）へのレベルシフトを実施することでほぼＨｉレベルおよびＬｏレベルが出力可能な信号を生成してから負方向（ソース側基準電圧）へのレベルシフトを実施した方が、負方向へのレベルシフトを先行して行い、バッファで振幅補償を行った後に正方向のレベルシフトをするよりも、回路規模、信頼性、消費電力の面で有利である。本回路により、バッファ２４０ｃから、正方向、負方向ともにフルスイングした出力信号ＯＣを得ることができる。
なお、第1実施形態、第２実施形態ではＮｃｈトランジスタで構成されたレベルシフタ及びバッファを取り上げて動作を説明してきたが、Ｐｃｈトランジスタにおいても同様の効果を得ることができる。この場合、ブートストラップ効果を利用することで負方向へのレベルシフトは比較的容易に実施することができるが、正方向へのレベルシフトは一般的に難しくなる。
【００２８】
＜３．第３実施形態＞
次に、上述したレベルシフト回路１０，２０を利用した電子機器を説明する。この例では、レベルシフタを液晶や有機発光ダイオード素子を用いた表示装置に適用する。この表示装置は、複数の走査線と、複数のデータ線と、これら交差に対応してマトリクス状に配置された複数の画素回路を備える。画素回路は、データ線を介して供給されるデータ信号を、走査線を介して供給される走査信号に従って取り込むスイッチングトランジスタを備える。また、表示装置は、複数の走査線を駆動する走査線駆動回路と、複数のデータ線を駆動するデータ線駆動回路とを備える。上述したバッファ回路１および２は、走査線駆動回路やデータ線駆動回路に適用することができる。以下、液晶表示装置の走査線駆動回路にバッファ回路１および２を用いる場合について説明する。なお、表示装置の全体が同一導電型のＴＦＴで構成されている。
【００２９】
図５に走査線駆動回路の構成の一部を示す。走査線駆動回路１００は、開始パルスＳＰをＹクロック信号ＹＣＫに従って順次転送して、転送信号ｙ１、ｙ２…ｙｍを出力するシフトレジスタ１１０と、ｍ個のドライバＵ１〜Ｕｎを備える。
また、画素回路Ｐは、スイッチングトランジスタ２０と液晶素子２１とを備える。液晶素子２１は、スイッチングトランジスタ２０と接続される画素電極と対向電極とを備え、画素電極と対向電極との間に液晶を挟持して構成される。データ線３０を介して供給されるデータ信号Ｖdataは、走査信号ＹがＨｉレベルのときに画素回路Ｐに取り込まれ、液晶素子に印加される。そして、走査信号ＹがＬｏレベルに遷移しても液晶容量によって、印加電圧が保持される。なお、液晶素子２１と並列に保持容量を設けてもよい。
【００３０】
ここで、データ信号ＶdataはＧＮＤとＶＤＤとの間で変化する。この場合、スイッチングトランジスタ２０を充分オン状態にして、充分オフ状態にするためには、走査信号Ｙの振幅をＶＥＥ（＜ＧＮＤ）からＶＤＨ（＞ＶＤＤ）とすることが好ましい。シフトレジスタ２０において、振幅がＶＥＥ〜ＶＤＨとなる転送信号ｙを生成し、これを走査信号Ｙとすることも可能である。しかしながら、そのような場合には、シフトレジスタ２０の消費電力が増大してしまう。このため、シフトレジスタ２０には第１高電位電源ＶＤＤおよび第１低電位電源ＧＮＤを供給し、振幅がＧＮＤ〜ＶＤＤとなる転送信号ｙを生成する。
【００３１】
ドライバＵ１〜Ｕｍは、上述したレベルシフト回路２０によって構成される。したがって、走査信号Ｙ１〜Ｙｍの振幅は、ＶＥＥ−ＶＤＨとなる。走査線には寄生容量が付随するため、図６に示すプルダウントランジスタＴｒ２０４には、駆動能力が高く閾値電圧の低いものを用いる必要がある。この場合、走査信号Ｙ１〜ＹｍのＨｉレベルをＶＤＨから落ちがないようにするためには、プルダウントランジスタＴｒ２０４のゲート電圧をＶＥＥにする必要がある。レベルシフト回路１０または２０は、上述したように２段のバッファを用いて負方向レベルシフタの出力信号を受けるので、走査信号Ｙ１〜Ｙｍを振幅ＶＥＥ−ＶＤＨの間でフルスイングさせることができる。
仮に、走査信号Ｙ１〜Ｙｍの振幅が低下すると、スイッチングトランジスタ２０が充分にオン・オフしなくなる。このため、スイッチングトランジスタ２０からデータ線３０にリーク電流が流れ出てしまう。これにより、液晶素子２１の印加電圧が変動し、輝度が変動してしまう。本実施形態では、走査信号Ｙ１〜Ｙｍをフルスイングさせることができるので、正確に輝度を表示させることができ、表示品質を向上させることができる。
【００３２】
また、上述したレベルシフト回路１０または２０をデータ線駆動回路に適用することもできる。例えば、データ線駆動回路の出力段にデマルチプレクサを備え、複数のデータ線を選択してデータ信号を供給する場合がある。この場合、デマルチプレクサは複数のトランジスタを備えることになるが、これらのトランジスタを確実にオン・オフさせるためには、大振幅の制御信号が必要となる。この制御信号は、低振幅で動作する制御信号生成回路の出力を上述したレベルシフト回路１０または２０を介してレベルシフトすることによって、ＶＥＥ〜ＶＤＨといった大振幅でフルスイングさせる。これにより、近接するデータ線の間でクロストークを防止し、輝度むらを改善すると共に充分な書き込みマージンを確保することが可能となる。また、上述したレベルシフト回路１０または２０をシフトレジスタに組み込んでもよい。これらは、表示装置、特に、アモルファスＴＦＴを用いた液晶表示装置、低温ポリシリコンＴＦＴを用いた液晶表示装置に適用することができる。
【図面の簡単な説明】
【００３３】
【図１】第１実施形態に係るレベルシフタの構成を示すブロック図である。
【図２】第１実施形態に係るレベルシフタの出力波形を示す図である。
【図３】第２実施形態に係るレベルシフタの構成を示すブロック図である。
【図４】正方向レベルシフタの回路構成を示す回路図である。
【図５】走査線駆動回路の構成を示すブロック図である。
【図６】負方向レベルシフタ回路の一例を示す図である。
【図７】負方向レベルシフタ回路の出力波形を示す図である。
【符号の説明】
【００３４】
１０…レベルシフタ、２０…レベルシフタ、１１０…正方向レベルシフタ、２４０…片チャネルブートストラップ方式バッファ、３００…負方向レベルシフタ。
【図１】
2009017432.tif 000003
【図２】
2009017432.tif 000004
【図３】
2009017432.tif 000005
【図４】
2009017432.tif 000006
【図５】
2009017432.tif 000007
【図６】
2009017432.tif 000008
【図７】
2009017432.tif 000009