(57)【要約】【課題】出力電流の制御機能の高精度化を実現する半導体装置を提供する。【解決手段】本発明に係る半導体装置は、出力ＭＯＳトランジスタＭ２と、センスＭＯＳトランジスタＭ３と、センスＭＯＳトランジスタＭ３のセンス電流をセンス電圧に変換する電圧変換回路２０と、電圧変換回路２０の両端の電圧をゲートとソースに受け、ドレインが出力ＭＯＳトランジスタＭ２のゲートに接続された制御ＭＯＳトランジスタＭ１０を備える。電圧変換回路２０は、ダイオード接続されたＶｔ相殺ＭＯＳトランジスタ２１と、ゲートがゲート制御回路６に接続され、ドレイン及びソースが、Ｖｔ相殺ＭＯＳトランジスタ２１と直列に接続された線形抵抗ＭＯＳトランジスタＭ２２とにより構成される。【選択図】図１
2009277930.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧にドレインが接続され、出力端子にソースが接続され、ゲート制御回路により制御される出力ＭＯＳトランジスタと、
前記出力ＭＯＳトランジスタのゲート及びドレインとそれぞれ共通接続され、当該出力ＭＯＳトランジスタに流れる電流を検出するセンスＭＯＳトランジスタと、
前記センスＭＯＳトランジスタのセンス電流をセンス電圧に変換する電圧変換回路と、
前記電圧変換回路の両端の電圧をゲートとソースに受け、ドレインが前記出力ＭＯＳトランジスタのゲートに接続された制御ＭＯＳトランジスタと、を備え、
前記電圧変換回路は、ダイオード接続されたＶｔ相殺ＭＯＳトランジスタと、
ゲートが前記ゲート制御回路に接続され、ドレイン及びソースが、前記Ｖｔ相殺ＭＯＳトランジスタと直列に接続された線形抵抗ＭＯＳトランジスタとにより構成されている半導体装置。
【請求項２】
前記Ｖｔ相殺ＭＯＳトランジスタの閾値電圧は、前記制御ＭＯＳトランジスタの閾値電圧と同じ変動特性を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記線形抵抗ＭＯＳトランジスタのドレインが、前記センスＭＯＳトランジスタのソースに接続され、
前記Ｖｔ相殺ＭＯＳトランジスタのゲート及びドレインそれぞれが、前記線形抵抗ＭＯＳトランジスタのソースに接続され、当該Ｖｔ相殺ＭＯＳトランジスタのソースが、前記出力端子に接続されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記Ｖｔ相殺ＭＯＳトランジスタのゲート及びドレインそれぞれが、前記センスＭＯＳトランジスタのソースに接続され、
前記線形抵抗ＭＯＳトランジスタのドレインが、前記Ｖｔ相殺ＭＯＳトランジスタのソースに接続され、当該線形抵抗ＭＯＳトランジスタのソースが、前記出力端子に接続されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記出力ＭＯＳトランジスタが、ＮｃｈのＭＯＳトランジスタであり、前記ゲート制御回路が、チャージポンプであることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記制御ＭＯＳトランジスタと前記Ｖｔ相殺ＭＯＳトランジスタは、同一の導電型であることを特徴とする請求項１〜５のいずれか1項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。より詳細には、出力ＭＯＳトランジスタを過電流から保護する過電流保護回路を有する半導体装置に関する。
【背景技術】
【０００２】
自動車や家電製品等において、大電流や大電圧を制御するためにパワーデバイスが利用されている。パワーデバイスは、負荷短絡等の故障により出力ＭＯＳトランジスタに異常に大きな電流（過電流）が流れ破壊する恐れがある。このため、過電流から出力ＭＯＳトランジスタを保護する過電流保護回路を内蔵したＩＰＤ（Intelligent Power Device）が用いられるようになっている。
【０００３】
図３に、従来例に係る半導体装置の過電流保護回路のブロック図を示す。この半導体装置１０１は、図３に示すように、出力ＭＯＳトランジスタＭ１０２と、過電流保護回路１０４を備える。出力ＭＯＳトランジスタＭ１０２のドレインは電源電圧（ＶＢＢ）１０８に、ソースは出力端子（ＯＵＴ）１０９に接続されており、ゲートは抵抗Ｒ１０５を介してチャージポンプ１０６に接続されている。
【０００４】
過電流保護回路１０４は、センスＭＯＳトランジスタＭ１０３、制御ＭＯＳトランジスタＭ１１０、センス抵抗Ｒｓ１２０を備える。センスＭＯＳトランジスタＭ１０３は、出力ＭＯＳトランジスタＭ１０２に流れる電流を検出する役割を担い、出力ＭＯＳトランジスタＭ１０２のゲート及びドレインとそれぞれ共通接続されている。センス抵抗Ｒｓ１２０は、センスＭＯＳトランジスタＭ１０３のセンス電流をセンス電圧に変換する役割を担う。制御ＭＯＳトランジスタＭ１１０は、センス電圧により過電流状態を検出して、出力ＭＯＳトランジスタＭ１０２の電流を制御する役割を担う。
【０００５】
センスＭＯＳトランジスタＭ１０３には、出力ＭＯＳトランジスタＭ１０２とセル数を異にする同一ＭＯＳを利用し、出力ＭＯＳトランジスタＭ１０２のセル数比分の電流を利用して出力ＭＯＳトランジスタＭ１０２の電流を精度良くモニタする。センスＭＯＳトランジスタＭ１０３から流れる電流は、センス抵抗Ｒｓ１２０により電位差を発生する。この電位差は、出力ＭＯＳトランジスタＭ１０２の電流に比例する電位差となる。この電位差を用いて、出力ＭＯＳトランジスタＭ１０２のゲート・ソース間インピーダンス（制御ＭＯＳトランジスタＭ１０５の抵抗）を変化させることで、出力電流を制限している。
【０００６】
なお、特許文献１や２に、上記半導体装置と類似の回路構成が開示されている。
【特許文献１】特開平５−２３５３６５号公報  第１（Ｂ）図
【特許文献２】特開２００６−３０３８４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近時においては、コスト低減施策としてチップ面積の縮小が進んでいる。これに伴い、出力ＭＯＳトランジスタの破壊までの許容パワーが小さくなってきている。このため、従来にも増して出力ＭＯＳトランジスタの破壊が起こりやすくなっており、出力電流の制御機能の高精度化を実現する技術が強く求められている。
【０００８】
上記従来例においては、出力ＭＯＳトランジスタＭ１０２のゲート・ソース間のインピーダンス、すなわち制御ＭＯＳトランジスタＭ１１０の抵抗を変化させる機構において、センス抵抗Ｒｓ１２０と制御ＭＯＳトランジスタＭ１１０各々のばらつきを考慮する必要がある。これらのばらつきは、回路特性変動、つまり電流制限値のばらつきに大きく影響する。
【０００９】
制御ＭＯＳトランジスタＭ１１０の抵抗値を決める要素としては、制御ＭＯＳトランジスタＭ１１０のゲート・ソース間電圧Ｖｓ、制御ＭＯＳトランジスタＭ１１０の閾値電圧、及び制御ＭＯＳトランジスタＭ１１０のドレイン・ソース間電圧がある。ここで、制御ＭＯＳトランジスタＭ１１０のドレイン・ソース間電圧は、出力ＭＯＳトランジスタＭ１０２のゲート・ソース間電圧であり、これらを一定の電圧と考えると、制御ＭＯＳトランジスタＭ１１０の抵抗値を決める要素は、制御ＭＯＳトランジスタＭ１１０のゲート・ソース間電圧Ｖｓ、及び制御ＭＯＳトランジスタＭ１１０の閾値電圧となる。
【００１０】
制御ＭＯＳトランジスタＭ１１０のゲート・ソース間電圧Ｖｓは、下記＜数１＞で表わされる。
＜数１＞  （Ｖｓ）Ｍ１１０＝（Ｒｓ）×（Ｉｓｅｎｓ）
式中のＩｓｅｎｓは、センスＭＯＳトランジスタＭ１０３から出力されるセンス電流であり、Ｒｓは、センス抵抗Ｒｓ１２０の抵抗である。ここで、Ｉｓｅｎｓを一定とすると、センス抵抗Ｒｓ１２０の抵抗Ｒｓのばらつきが問題となる。
【００１１】
制御ＭＯＳトランジスタＭ１１０の閾値電圧のばらつきは、センス抵抗Ｒｓ１２０の抵抗Ｒｓのばらつきとは独立してばらつく。このため、センス抵抗Ｒｓ１２０の抵抗Ｒｓと、制御ＭＯＳトランジスタＭ１１０の閾値電圧それぞれにおいて、ばらつきを考慮しなければならず、特性変動範囲が大きくなってしまうという問題があった。
【課題を解決するための手段】
【００１２】
本発明に係る半導体装置は、電源電圧にドレインが接続され、出力端子にソースが接続され、ゲート制御回路により制御される出力ＭＯＳトランジスタと、前記出力ＭＯＳトランジスタのゲート及びドレインとそれぞれ共通接続され、当該出力ＭＯＳトランジスタに流れる電流を検出するセンスＭＯＳトランジスタと、前記センスＭＯＳトランジスタのセンス電流をセンス電圧に変換する電圧変換回路と、前記電圧変換回路の両端の電圧をゲートとソースに受け、ドレインが前記出力ＭＯＳトランジスタのゲートに接続された制御ＭＯＳトランジスタと、を備える。前記電圧変換回路は、ダイオード接続されたＶｔ相殺トランジスタと、ゲートが前記ゲート制御回路に接続され、ドレイン及びソースが、前記Ｖｔ相殺トランジスタと直列に接続された線形抵抗ＭＯＳトランジスタとにより構成される。
【００１３】
本発明に係る半導体装置は、以下の理由により電流制限値のばらつきを低減することが可能となる。まず、制御ＭＯＳトランジスタの抵抗値を決める要素としては、制御ＭＯＳトランジスタのゲート・ソース間電圧Ｖｓ、制御ＭＯＳトランジスタの閾値電圧、及び制御ＭＯＳトランジスタのドレイン・ソース間電圧がある。ここで、制御ＭＯＳトランジスタのドレイン・ソース間電圧は、出力ＭＯＳトランジスタのゲート・ソース間電圧である。このため、これらを一定の電圧と考えると、制御ＭＯＳトランジスタの抵抗値を決める要素は、制御ＭＯＳトランジスタのゲート・ソース間電圧Ｖｓ、及び制御ＭＯＳトランジスタの閾値電圧となる。
【００１４】
ここで、Ｖｔ相殺ＭＯＳトランジスタの閾値電圧をＶｔ、線形抵抗ＭＯＳトランジスタのオン抵抗をＲｏｎ、センスＭＯＳトランジスタから出力されるセンス電流をＩｓｅｎｓとすると、制御ＭＯＳトランジスタのゲート・ソース間電圧Ｖｓは、（Ｖｔ）＋（Ｒｏｎ）×（Ｉｓｅｎｓ）で表わされる。
【００１５】
制御ＭＯＳトランジスタの特性ばらつきによる閾値電圧の変動は、ダイオード接続されたＶｔ相殺ＭＯＳトランジスタによって相殺される。従って、制御ＭＯＳトランジスタの閾値電圧変動によるばらつきを抑制することができる。
【００１６】
また、線形抵抗ＭＯＳトランジスタのオン抵抗Ｒｏｎは、ＭＯＳの線形領域を使用している。このため、上記特許文献１に記載のセンス抵抗Ｒｓに比して、ばらつきの範囲を抑制することができる。結果として、制御ＭＯＳトランジスタの抵抗値（出力ＭＯＳトランジスタのゲート・ソース間のインピーダンス）の変動要因は非常に小さくなり、電流制限値のばらつきを低減することが可能となる。
【発明の効果】
【００１７】
本発明によれば、電流制限値のばらつきを抑制し、出力電流の制御機能の高精度化を実現する半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。
【００１９】
［実施形態１］
本実施形態１に係る過電流保護回路を備える半導体装置について、図１を用いて説明する。同図の各回路素子は、公知の半導体製造技術によりシリコン基板等の半導体基板上に形成することができる。この半導体装置１は、出力ＭＯＳトランジスタＭ２、過電流保護回路４、抵抗手段である抵抗Ｒ５、ゲート制御回路であるチャージポンプ６を備える。
【００２０】
出力ＭＯＳトランジスタＭ２は、ＮｃｈのＭＯＳトランジスタにより構成される。出力ＭＯＳトランジスタＭ２のドレインは電源電圧（ＶＢＢ）８に接続され、ソースは出力端子（ＯＵＴ）９に接続される。また、出力ＭＯＳトランジスタＭ２のゲートは、抵抗Ｒ５を介してチャージポンプ６に接続されている。電源電圧８は、例えばバッテリーから印加され、出力端子９には、負荷（例えば、ランプ、ヘッドライト、パワーウインドウ）が接続される。出力ＭＯＳトランジスタＭ２をオン・オフすることで負荷が駆動される。
【００２１】
抵抗Ｒ５は、前述したようにチャージポンプ６に一端が接続され、出力ＭＯＳトランジスタＭ２のゲートに他端が接続されている。抵抗Ｒ５により、出力ＭＯＳトランジスタＭ２へ印加される電圧が調整される。チャージポンプ６は、制御信号入力回路（不図示）から入力される制御信号に基づいて動作し、出力ＭＯＳトランジスタＭ２のゲートには、チャージポンプ６が出力する昇圧電圧が抵抗Ｒ５を介して入力される。チャージポンプ６に入力される駆動信号に応じて、出力端子９に接続される負荷（不図示）に流れる電流を制御する。
【００２２】
過電流保護回路４は、センスＭＯＳトランジスタＭ３、制御ＭＯＳトランジスタＭ１０、電圧変換回路２０を備える。センスＭＯＳトランジスタＭ３は、出力ＭＯＳトランジスタＭ２に流れる電流を検出する役割を担う。センスＭＯＳトランジスタＭ３のドレインは、出力ＭＯＳトランジスタＭ２のドレインと同様に電源電圧８に接続されている。また、センスＭＯＳトランジスタＭ３のゲートも、出力ＭＯＳトランジスタＭ２のゲートと同様に抵抗Ｒ５を介してチャージポンプ６に接続されている。すなわち、センスＭＯＳトランジスタＭ３と出力ＭＯＳトランジスタＭ２のゲート及びドレインは、それぞれ共通端子に接続されている。一方、センスＭＯＳトランジスタＭ３のソースは、制御ＭＯＳトランジスタＭ１０のゲート、及び電圧変換回路２０に接続されている。
【００２３】
センスＭＯＳトランジスタＭ３は、出力ＭＯＳトランジスタＭ２のＮ（Ｎは自然数）分の１のサイズの同一ＭＯＳにより構成される。センスＭＯＳトランジスタＭ３は、出力ＭＯＳトランジスタＭ２との電流比により出力ＭＯＳトランジスタＭ２の電流を精度良くモニタする。そして、センスＭＯＳトランジスタＭ３から出力信号を送出する。そして、センスＭＯＳトランジスタＭ３のセンス電流は、電圧制限回路２０により、センス電圧に変換される。このセンス電圧は、センス電流に応じて変動するものである。
【００２４】
制御ＭＯＳトランジスタＭ１０は、電圧変換回路２０の両端の電圧をゲートとソースに受け、ドレインが出力ＭＯＳトランジスタＭ２のゲートに接続されている。換言すると、出力ＭＯＳトランジスタＭ２のゲートとソース間に、過電流を制限する制御ＭＯＳトランジスタＭ１０のドレイン−ソース経路が接続されている。そして、制御ＭＯＳトランジスタＭ１０のゲートは、センスＭＯＳトランジスタＭ３と電圧変換回路２０の接続点に接続されている。
【００２５】
本実施形態１においては、電圧変換回路２０として、ダイオード接続されたＶｔ相殺ＭＯＳトランジスタＭ２１、線形抵抗ＭＯＳトランジスタＭ２２を備える。Ｖｔ相殺ＭＯＳトランジスタＭ２１は、閾値電圧Ｖｔが、制御ＭＯＳトランジスタＭ１０の閾値電圧と同一特性を有するものにより構成される。例えば、Ｖｔ相殺ＭＯＳトランジスタＭ２１は、制御ＭＯＳトランジスタＭ１０と同一プロセスで製造されたものであって、製造上の変動を同一に受ける素子である。また、線形抵抗ＭＯＳトランジスタＭ２２は、ドレイン及びソースがＶｔ相殺ＭＯＳトランジスタＭ２１のドレイン及びソースと直列に接続され、ゲートがチャージポンプ６と抵抗Ｒ５の接続点に接続されている。これらの制御ＭＯＳトランジスタＭ１０、Ｖｔ相殺ＭＯＳトランジスタＭ２１、線形抵抗ＭＯＳトランジスタＭ２２は、Ｎｃｈの同一特性を有するＭＯＳ素子により構成する。無論、Ｐｃｈの同一特性を有するＭＯＳ素子により構成してもよい。
【００２６】
本実施形態１においては、センスＭＯＳトランジスタＭ３のソースに、線形抵抗ＭＯＳトランジスタＭ２２のドレインが接続されている。また、線形抵抗ＭＯＳトランジスタＭ２２のゲートは、チャージポンプ６と抵抗Ｒ５の間の接続点に、ソースは、Ｖｔ相殺ＭＯＳトランジスタＭ２１のドレイン及びゲートに接続されている。また、Ｖｔ相殺ＭＯＳトランジスタＭ２１のソースは、出力端子９に接続されている。
【００２７】
以上のように構成された半導体装置１は、大電流や大電圧により駆動される自動車電装システムに好適に用いることができる。また、家電製品やロボット等のように大電流や大電圧により駆動されるシステムに好適に用いることができる。
【００２８】
次に、半導体装置１の動作について説明する。通常動作時は、出力ＭＯＳトランジスタＭ２のドレイン側に電源電圧８が供給された状態で、チャージポンプ６より抵抗Ｒ５を介して出力ＭＯＳトランジスタＭ２のゲートにゲート制御信号が入力される。その結果、出力ＭＯＳトランジスタＭ２がＯＮ状態となって、所定の電流が出力端子９側へ供給される。この状態のとき、抵抗Ｒ５が短絡して出力ＭＯＳトランジスタＭ２に過電流が流れると、センスＭＯＳトランジスタＭ３にセンス電流（Ｉｓｅｎｓ）が流れる。
【００２９】
センスＭＯＳトランジスタＭ３は、出力ＭＯＳトランジスタＭ２のセル数比分の電流を利用して出力ＭＯＳトランジスタＭ２の電流を精度良くモニタする。センスＭＯＳトランジスタＭ３から流れる電流は、電圧変換回路２０により電位差を発生する。この電位差は、出力ＭＯＳトランジスタＭ２の電流に比例する電位差となる。この電位差を用いて、出力ＭＯＳトランジスタＭ２のゲート・ソース間インピーダンス（制御ＭＯＳトランジスタＭ１０の抵抗）を変化させることで、出力電流を制限する。
【００３０】
すなわち、センスＭＯＳトランジスタＭ３の出力信号を電圧変換回路２０により電圧信号に変換し、この電圧信号が閾値電圧以上になると、制御ＭＯＳトランジスタＭ１０がオン状態となって制御ＭＯＳトランジスタＭ１０のドレイン・ソース間に電流が流れる。その結果、出力ＭＯＳトランジスタＭ２及びセンスＭＯＳトランジスタＭ３のゲート電圧を下げて電流制限動作が実行される。
【００３１】
次に、本実施形態１に係る半導体装置において、電流制限値のばらつきを抑制し、出力電流の制御機能の高精度化を実現することができる理由について説明する。
【００３２】
制御ＭＯＳトランジスタＭ１０の抵抗値を決める要素としては、制御ＭＯＳトランジスタＭ１０のゲート・ソース間電圧Ｖｓ、制御ＭＯＳトランジスタＭ１０の閾値電圧、及び制御ＭＯＳトランジスタＭ１０のドレイン・ソース間電圧がある。ここで、制御ＭＯＳトランジスタＭ１０のドレイン・ソース間電圧は、出力ＭＯＳトランジスタＭ２のゲート・ソース間電圧である。このため、これらを一定の電圧と考えると、制御ＭＯＳトランジスタＭ１０の抵抗値を決める要素は、制御ＭＯＳトランジスタＭ１０のゲート・ソース間電圧Ｖｓ、及び制御ＭＯＳトランジスタＭ１０の閾値電圧となる。
【００３３】
制御ＭＯＳトランジスタＭ１０のゲート・ソース間電圧Ｖｓは、Ｖｔ相殺ＭＯＳトランジスタＭ２１の閾値電圧をＶｔ、線形抵抗ＭＯＳトランジスタＭ２２のオン抵抗をＲｏｎ、センスＭＯＳトランジスタＭ３から出力されるセンス電流をＩｓｅｎｓとすると、下記＜数２＞で表わされる。
＜数２＞
（Ｖｓ）Ｍ１０＝（Ｖｔ）Ｍ２１＋（Ｒｏｎ）Ｍ２２×（Ｉｓｅｎｓ）
ここで、制御ＭＯＳトランジスタＭ１０の閾値電圧は、Ｖｔ相殺ＭＯＳトランジスタＭ２１の閾値電圧Ｖｔと同一特性を有する。このため、制御ＭＯＳトランジスタＭ１０の特性ばらつきによって閾値電圧が変動した場合であってもＶｔ相殺ＭＯＳトランジスタＭ２１の閾値電圧も同様に変動する。従って、制御ＭＯＳトランジスタＭ１０の閾値電圧変動によるばらつきを無効にすることができる。
【００３４】
また、線形抵抗ＭＯＳトランジスタＭ２２のオン抵抗Ｒｏｎは、ＭＯＳの線形領域を使用している。このため、上記特許文献１に記載のセンス抵抗Ｒｓ１２０に比して、ばらつきの範囲を抑制することができる。具体的には、センス抵抗Ｒｓ１２０のばらつきが３０〜４０％であったのに対し、本実施形態１の線形抵抗ＭＯＳトランジスタＭ２２においては、そのばらつきを１０％程度に改善することができる。結果として、制御ＭＯＳトランジスタＭ１０の抵抗値（出力ＭＯＳトランジスタＭ２のゲート・ソース間のインピーダンス）の変動要因は非常に小さくなり、電流制限値のばらつきを低減することが可能となる。従って、出力ＭＯＳトランジスタＭ２の破壊や、出力ＭＯＳトランジスタＭ２のボンディングワイヤの溶断等を、従来よりも高精度に阻止することができる。
【００３５】
なお、本実施形態１に係る半導体装置１は、本発明の趣旨を逸脱しない範囲において任意の素子や回路（例えば、過熱検知回路）等を配設することができる。また、本実施形態１においては、出力ＭＯＳトランジスタＭ２、センスＭＯＳトランジスタＭ３の例として、Ｎｃｈ型のＭＯＳトランジスタを例にとり説明したが、Ｐｃｈ型のＭＯＳトランジスタを用いてもよい。
【００３６】
［実施形態２］
次に、上記実施形態１とは異なる半導体装置の一例について説明する。なお、以降の説明において、上記実施形態１と同一の要素部材には同一の符号を付し、適宜その説明を省略する。
【００３７】
本実施形態２に係る半導体装置１ａは、以下の点を除く基本的な構成は上記実施形態１と同様である。すなわち、本実施形態２に係る半導体装置１ａは、上記実施形態１に係る半導体装置１のＶｔ相殺ＭＯＳトランジスタＭ２１と、線形抵抗ＭＯＳトランジスタＭ２２の配置を入れ替えている点において上記実施形態１と相違する。
【００３８】
本実施形態２に係る過電流保護回路を備える半導体装置について、図２を用いて説明する。本実施形態２に係る過電流保護回路４ａは、センスＭＯＳトランジスタＭ３、制御ＭＯＳトランジスタＭ１０、電圧変換回路２０ａを備える。電圧変換回路２０ａは、Ｖｔ相殺ＭＯＳトランジスタＭ２１ａ、及び線形抵抗ＭＯＳトランジスタＭ２２ａにより構成される。
【００３９】
Ｖｔ相殺ＭＯＳトランジスタＭ２１ａは、閾値電圧Ｖｔが、制御ＭＯＳトランジスタＭ１０の閾値電圧と略同一のものにより構成される。また、線形抵抗ＭＯＳトランジスタＭ２２ａは、ドレイン及びソースがＶｔ相殺ＭＯＳトランジスタ２１ａのドレイン及びソースと直列に接続され、ゲートがチャージポンプ６と抵抗Ｒ５の接続点に接続されている。
【００４０】
本実施形態２においては、センスＭＯＳトランジスタＭ３のソースに、Ｖｔ相殺ＭＯＳトランジスタＭ２１ａのドレイン及びゲートが接続されている。また、Ｖｔ相殺ＭＯＳトランジスタＭ２１ａのソースは、線形抵抗ＭＯＳトランジスタＭ２２ａのドレインに接続されている。また、線形抵抗ＭＯＳトランジスタＭ２２ａのゲートは、チャージポンプ６と抵抗Ｒ５の間に、そのソースは、出力端子９に接続されている。
【００４１】
本実施形態２によれば、上記実施形態１と同様のメカニズムにより、従来に比して電流制限値のばらつきを抑制して、出力電流の制御機能の高精度化を実現することができる。その結果、出力ＭＯＳトランジスタＭ２の破壊や、出力ＭＯＳトランジスタＭ２のボンディングワイヤの溶断等を、従来よりも高精度に阻止することができる。
【図面の簡単な説明】
【００４２】
【図１】本実施形態１に係る過電流保護回路を備える半導体装置のブロック図。
【図２】本実施形態２に係る過電流保護回路を備える半導体装置のブロック図。
【図３】従来例に係る過電流保護回路を備える半導体装置のブロック図
【符号の説明】
【００４３】
１      半導体装置
２      出力ＭＯＳトランジスタ
３      センスＭＯＳトランジスタ
４      過電流保護回路
５      抵抗Ｒ
６      チャージポンプ
８      電源電圧
９      出力端子
１０    制御ＭＯＳトランジスタ
２０    電圧変換回路
２１    Ｖｔ相殺ＭＯＳトランジスタ
２２    線形抵抗ＭＯＳトランジスタ
【図１】
2009277930.tif 000003
【図２】
2009277930.tif 000004
【図３】
2009277930.tif 000005