(57)【要約】      （修正有）【課題】温度に依存する素子特性のばらつき及び増幅用トランジスタのエミッタ端子への漏れ込み帰還が発生することを防止し、高い安定性を有する電力増幅回路を提供する。【解決手段】出力整合回路３０の接地容量１０４を増幅用トランジスタ７の接地端子でなく、バイアス回路４０の接地端子に接地する一方で、増幅用トランジスタ７のベース端子を接地抵抗１０３経由で接地する。これにより、漏れ電流が増幅用トランジスタ７に帰還することがなくなり、また、増幅用トランジスタ７のベース端子に流れ込む、バイアス電流の温度変化による変動も接地抵抗１０３経由でグランドに流すことで電力増幅回路の温度特性のばらつきを最小化できる。【選択図】図１
2009017494.tif 000002
【特許請求の範囲】
【請求項１】
集積回路のトランジスタのバイアス電流を生成するバイアス回路であって、該バイアス回路はカレントミラー回路とエミッタフォロワ回路を含み、
前記カレントミラー回路は第１のバイアス用トランジスタ及び第２のバイアス用トランジスタを有し、前記第１のバイアス用トランジスタのコレクタ端子と前記第２のバイアス用トランジスタのベース端子の接続点と前記カレントミラー回路とが直接接続されていることを特徴とするバイアス回路。
【請求項２】
請求項１記載のバイアス回路において、前記第１のバイアス用トランジスタ及び前記第２のバイアス用トランジスタのトランジスタサイズが前記エミッタフォロワ回路のトランジスタサイズより小さいことを特徴とするバイアス回路。
【請求項３】
請求項１または２に記載のバイアス回路において、前記エミッタフォロワ回路を構成する第３のバイアス用トランジスタのベース端子が少なくとも容量により構成される接地端子により接地されることを特徴とするバイアス回路。
【請求項４】
請求項１乃至３のいずれか１項に記載のバイアス回路及びエミッタ接地トランジスタを含む電力増幅回路であって、
前記エミッタフォロワ回路を構成するトランジスタのエミッタ端子が少なくとも抵抗から構成される接地素子により接地することを特徴とする電力増幅回路。
【請求項５】
請求項１乃至３のいずれか１項に記載のバイアス回路及びエミッタ接地トランジスタを含む電力増幅回路であって、
前記エミッタ接地トランジスタのベース端子が抵抗により接地されることを特徴とする電力増幅回路。
【請求項６】
請求項１乃至３のいずれか１項に記載のバイアス回路、エミッタ接地トランジスタ及び、出力整合回路を含む電力増幅回路であって、
前記バイアス回路が第１の接地端で接地され、
前記エミッタ接地トランジスタのエミッタ端子が第２の接地端で接地され、
前記出力整合回路が前記エミッタ接地トランジスタのコレクタ端子と電源端子に接続され、前記電源端子との接続点が接地容量によって前記第１の接地端で接地されることを特徴とする電力増幅回路。
【請求項７】
請求項６に記載の電力増幅回路において、
前記バイアス回路の前記エミッタフォロワ回路を構成するトランジスタのエミッタ端子からの出力が前記エミッタ接地トランジスタのベース端子に接続されると共に、前記第２の接地端で接地されることを特徴とする電力増幅回路。
【請求項８】
請求項４乃至７のいずれか１項に記載の電力増幅回路において、前記バイアス回路の前記カレントミラー回路と前記エミッタフォロワ回路、及びエミッタ接地トランジスタを同一半導体基板上に形成することを特徴とする電力増幅回路。
【請求項９】
請求項４乃至８のいずれか１項に記載の電力増幅回路を低雑音増幅回路に使用することを特徴とする受信機。
【請求項１０】
請求項４乃至８のいずれか１項に記載の電力増幅回路を送信電力増幅回路に使用することを特徴とする送信機。
【請求項１１】
受信したＲＦ周波信号を増幅して出力する低雑音増幅回路と、前記低雑音増幅回路より出力されたＲＦ周波信号を局部発振信号により中間周波信号に周波数変換出力するミクサ回路と、前記ミクサ回路より出力された中間周波信号を復調する復調回路を有する受信部と、変調回路において変調出力される中間周波信号を局部発振信号によりＲＦ周波信号に周波数変換出力するミクサ回路と、前記ミクサ回路より出力されたＲＦ周波信号を所望の信号レベルに増幅する電力増幅回路を有する送信部を有し、
送信時は前記受信部をオフ状態とし、受信時は前記送信部をオフ状態として、送信と受信を交互に行う構成の送受信機において、
前記低雑音増幅回路と電力増幅回路に、請求項４乃至請求項８のいずれか１項に記載の電力増幅回路を用いたことを特徴とする送受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はセルラ電話や無線ＬＡＮ等の送受信機や、ＴＶ、ＣＡＴＶ、衛星放送、衛星通信等の受信機と、それらに用いられる低雑音増幅回路、電力増幅回路に適用して有効な技術に関する。
【背景技術】
【０００２】
今日携帯電話サービスは国内で９０００万契約以上がなされ、生活基盤のひとつとして認識されている。またオフィスにおいては配線等の煩雑さを排除するために無線ＬＡＮやＢＬＵＥＴＯＯＴＨ（ＴＭ）といった近距離無線通信機器がごく一般的に用いられている。さらにはＴＶ、衛星放送といった受像機、ＣＡＴＶや衛星通信といった送受信機も広く普及している。
【０００３】
これらには、送信信号の出力レベルの妥当性を検証する検波という共通の課題が存在する。本発明者が検討した技術として、検波回路を有した電力増幅回路（電力増幅・検波回路）の従来技術に関しては、たとえば一例として図９に示すような構成のものが考えられる。
【０００４】
図９は特開２００７−７４０７２号公報（以下特許文献１）で開示された公知の電力増幅回路を表す。
【０００５】
この電力増幅回路は、５ＧＨｚ帯の無線ＬＡＮシステムでの使用を想定している。ＲＦ信号入力端子１に入力されたＲＦ信号を増幅用トランジスタ７により増幅し、ＲＦ信号出力端子２に出力する。このとき増幅用トランジスタ７にバイアス電流を供給するバイアス回路４０は、増幅用トランジスタ７のベースとエミッタ間電圧ＶＢＥが変化することによるバイアス電流の変動をバイアス回路４０のバイアス用トランジスタ４１、４２により構成されるカレントミラー回路とバイアス用トランジスタ４３のエミッタフォロワ回路のベースとエミッタ間電圧の温度変化による変動で打ち消すことで、増幅用トランジスタ７のコレクタ電流の温度依存性を抑えている。
【０００６】
さらに、カレントミラー回路と増幅用トランジスタ間をバイアス用トランジスタ４３によるエミッタフォロワ回路を介して接続するとともに、バイアス用トランジスタ４３のベースを容量４６により接地することにより、電力増幅回路における高出力時のバイアス回路のドライブ能力が不足しないようにしている。
【０００７】
また、増幅用トランジスタ７に流れるコレクタ電流は、電流調整用抵抗４４、４５の値により調整可能であり、増幅用トランジスタ７のベースとバイアス回路４０の接続は、バイアス回路４０のインピーダンスの影響による利得の低下を抑えるため、バイアス用抵抗１０とバイアス用インダクタ１１を介している。
【特許文献１】特開２００７−７４０７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、上記従来技術で示す電力増幅回路では、電力増幅回路の消費電力を抑えるため、カレントミラー回路に流れる電流を数ｍＡ程度に小さくする必要があるが、カレントミラー回路の電流を抑えた場合、バイアス電圧出力となるバイアス用トランジスタ４１のコレクタとバイアス用トランジスタ４２のベースとの接続点の電位が下がってしまうため、増幅用トランジスタ７のバイアス電流が不足し、十分なコレクタ電流を流すことができない。このため、図９で示した従来技術の一例では、バイアス用トランジスタ４１のコレクタとバイアス用トランジスタ４２のベース端子の接続点に電流調整用抵抗４５を接続することで、この抵抗に流れる電流分だけバイアス電圧を高くして、バイアス用トランジスタ４３のベース端子に供給することで増幅用トランジスタ７に流れる電流が不足しないようにしている。
【０００９】
しかし、図９で示した従来技術の一例の電力増幅回路を集積化しようとした場合、新たな問題が生じる。バイアス用トランジスタや増幅用トランジスタ７の電流増幅率ｈＦＥがばらついた場合、電流調整用抵抗４５で生じる電圧はｈＦＥばらつきには無関係であるため、バイアス用トランジスタ４１と４２で構成されるカレントミラー回路での増幅用トランジスタのコレクタ電流のばらつき補正を妨げる方向に働く。このため、電流調整用抵抗４５を挿入することにより、電流増幅率ｈＦＥによる電流ばらつきが大きくなるので電力増幅回路の利得ばらつきも大きくなるという課題を有していた。
【００１０】
さらに、電力増幅回路では高出力化のため増幅用トランジスタ７のトランジスタサイズを大きくしてトランジスタの出力抵抗を小さくしている。しかし、カレントミラー回路のトランジスタサイズは集積化した場合のチップサイズをできるだけ小さくする必要があるため、バイアス用トランジスタのサイズは増幅用トランジスタに比べ、数十分の一以下にするのが一般的である。しかし、増幅用トランジスタとバイアス用トランジスタのトランジスタサイズが異なると電流増幅率ｈＦＥのばらつき比率も異なるため、増幅用トランジスタの電流ばらつきに対しバイアス回路の補正量が不足する。このため、増幅用トランジスタ７のコレクタ電流ばらつきが大きくなることで、電力増幅回路の利得ばらつきも大きくなるという課題を有していた。
【００１１】
また、外付け部品点数を減らすために出力整合回路３０を含め電力増幅回路を集積化しようとした場合、集積化された負荷インダクタ３２は、ＩＣパッケージのボンディングワイヤとリードピンを介して電源端子３に接続される。このため、これらの寄生インダクタ成分の影響を抑えるため、内部接地容量により接地する必要がある。しかし、この内部容量は増幅用トランジスタ７のエミッタが接地される接地端子５を介して接地されるが、この接地端子５による接地はＩＣパッケージのボンディングワイヤを介して接地されるため、寄生インダクタ成分を含んでおり完全な接地とはならない。このため、増幅用トランジスタ７のコレクタからの増幅されたＲＦ信号の一部が接地容量３３を介して増幅用トランジスタ７のエミッタに漏れ込み帰還がかかるので、ある周波数で正帰還となった場合、入出力インピーダンスに負性抵抗が発生する可能性がある。
【００１２】
本発明の目的は、温度に依存する素子特性のばらつき及びエミッタ端子への漏れ込み帰還が発生することを防止し、高い安定性を有する電力増幅回路を提供することにある。
【００１３】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
【００１５】
本願に関わるバイアス回路は、集積回路のトランジスタのバイアス電流を生成し、カレントミラー回路とエミッタフォロワ回路を含み、このカレントミラー回路は第１のバイアス用トランジスタ及び第２のバイアス用トランジスタから構成され、第１のバイアス用トランジスタのコレクタ端子と第２のバイアス用トランジスタのベース端子の接続点とカレントミラー回路とが直接接続されていることを特徴とする。
【００１６】
また、このバイアス回路の実装において、第１のバイアス用トランジスタ及び第２のバイアス用トランジスタのトランジスタサイズをエミッタフォロワ回路のトランジスタサイズより小さくしても良い。
【００１７】
このバイアス回路において、エミッタフォロワ回路を構成する第３のバイアス用トランジスタのベース端子が少なくとも容量により構成される接地端子により接地されても良い。
【００１８】
本発明に関わる電力増幅回路は、上述のバイアス回路及びエミッタ接地トランジスタを含むものであって、エミッタフォロワ回路を構成するトランジスタのエミッタ端子が少なくとも抵抗から構成される接地素子により接地することを特徴とする。
【００１９】
このバイアス回路及びエミッタ接地トランジスタを含む電力増幅回路は、エミッタフォロワ回路を構成するトランジスタのエミッタ端子からの出力が、エミッタ接地トランジスタのベース端子が抵抗により接地されても良い。
【００２０】
この電力増幅回路は、バイアス回路が第１の接地端で接地され、エミッタ接地トランジスタのエミッタ端子が第２の接地端で接地され、出力整合回路が前記エミッタ接地トランジスタのコレクタ端子と電源端子に接続され、電源端子との接続点が接地容量によって前記第１の接地端で接地されても良い。
【００２１】
この電力増幅回路は、バイアス回路の前記エミッタフォロワ回路を構成するトランジスタのエミッタ端子からの出力がエミッタ接地トランジスタのベース端子に接続されると共に、第２の接地端で接地されることを特徴としても良い。
【００２２】
これらの電力増幅回路は、バイアス回路のカレントミラー回路とエミッタフォロワ回路、及びエミッタ接地トランジスタを同一半導体基板上に形成することを特徴としても良い。
【００２３】
これらの電力増幅回路を受信機に対して低雑音増幅回路に使用することも想定する。
【００２４】
また、これらの電力増幅回路を送信機に対して送信電力増幅回路に使用することも想定する。
【００２５】
本願に関わる送受信回路は、受信したＲＦ周波信号を増幅して出力する低雑音増幅回路と、低雑音増幅回路より出力されたＲＦ周波信号を局部発振信号により中間周波信号に周波数変換出力する第１ミクサ回路と、第１ミクサ回路より出力された中間周波信号を復調する復調回路を有する受信部と、変調回路において変調出力される中間周波信号を局部発振信号によりＲＦ周波信号に周波数変換出力する第２ミクサ回路と、第２ミクサ回路より出力されたＲＦ周波信号を所望の信号レベルに増幅する電力増幅回路を有する送信部からなり、送信時は受信部をオフ状態とし、受信時は送信部をオフ状態として、送信と受信を交互に行い、低雑音増幅回路と電力増幅回路に、上述した電力増幅回路を用いたことを特徴とする。
【発明の効果】
【００２６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【００２７】
すなわち、本発明によれば、電流増幅率ｈＦＥのばらつきに対して電力増幅回路の利得のばらつきが少なく、安定性に優れた電力増幅回路が得られるとともに、これを送信機および受信機に用いることにより、ｈＦＥのばらつきによる性能ばらつきが少なく、安定性に優れた送信機および受信機を得ることができる。
【００２８】
また、トランジスタの電流増幅率ｈＦＥのばらつきによる電力増幅回路の利得のばらつきを抑え、カレントミラー回路のトランジスタサイズを小さくするとともに、増幅用トランジスタのベースを抵抗により接地することで、電力増幅回路のコレクタ電流のばらつきを抑え、出力整合回路の負荷インダクタの内部接地をバイアス回路側へ接地する。これにより、電力増幅回路の安定性の改善を図ることが可能となる。
【発明を実施するための最良の形態】
【００２９】
以下、図を用いて本発明の各実施の形態について説明する。
【００３０】
（第１の実施の形態）
図１は本発明による電力増幅回路の第１の実施の形態を示す回路図である。
【００３１】
本実施の形態の電力増幅回路は、増幅用トランジスタ７、入力整合回路２０、出力整合回路３０、バイアス回路４０に大別される。また、これらだけでなく、ＲＦ信号入力端子１、ＲＦ信号出力端子２、電源端子３、基準電圧端子４、接地端子５、６の各入出力端子や、接地容量８、９、バイアス用抵抗１０、バイアス用インダクタ１１から構成される。
【００３２】
以下に各回路の目的を説明する。
【００３３】
ＲＦ信号入力端子１とは図示しないアンテナ等から受信したＲＦ信号を入力する端子である。また、ＲＦ信号出力端子２は増幅後のＲＦ信号を出力する端子である。
【００３４】
電源端子３は、内部のトランジスタ等を動かすための電源電圧を供給する端子である。
【００３５】
基準電圧端子４は、増幅用トランジスタ７のバイアス電圧を供給するための基準となる電圧を供給する端子である。
【００３６】
接地端子５、６は内部回路を接地するための端子である。
【００３７】
増幅用トランジスタ７はＲＦ信号入力端子１に入力されたＲＦ信号を増幅し、増幅後のＲＦ信号をＲＦ信号出力端子２から出力することを目的とするエミッタ接地増幅回路である。
【００３８】
接地容量８、９は電源端子３または基準電圧端子４から入力される電圧の急変を防ぐために設けられたコンデンサ等である。
【００３９】
バイアス用抵抗１０及びバイアス用インダクタ１１は、直列に接続されたＬＲ回路である。この２つでローパスフィルタを構成する。
【００４０】
入力整合回路２０は、増幅用トランジスタ７とＲＦ信号源のインピーダンスとのインピーダンス整合を取ることを目的とする。入力整合回路２０は容量２１、２２と、インダクタ２３から構成される。
【００４１】
出力整合回路３０は、増幅用トランジスタ７のコレクタと負荷インピーダンスとのインピーダンス整合を図る。本実施の形態の出力整合回路３０は容量３１と負荷インダクタ３２及び負荷インダクタ３２の接地容量１０４を有する。
【００４２】
バイアス回路４０は、増幅用トランジスタ７のベース端子に駆動用の直流バイアス電流を供給する回路である。本実施の形態のバイアス回路４０は、バイアス用トランジスタ１０１、バイアス用トランジスタ１０２、バイアス用トランジスタ４３、電流調整用抵抗４４及び接地容量４６より構成される。このように構成することで、温度依存性を抑えることが可能となる。ここで、バイアス用トランジスタ４１と４２はカレントミラー回路を構成し、一方、バイアス用トランジスタ４３はエミッタフォロワ回路として動作する。
【００４３】
次にバイアス回路４０内の配置、及び電力増幅回路の実装について図９と対比の上で説明する。
【００４４】
本発明のバイアス回路４０内のバイアス用トランジスタ１０１、１０２はバイアス用トランジスタ４３のトランジスタサイズよりも、小さいトランジスタを用いる。また、図９記載の回路と異なり、バイアス用トランジスタ１０１のコレクタ端子とバイアス用トランジスタ１０２のベース端子の接続点をバイアス用トランジスタ４３のベース端子に直接接続している。
【００４５】
すなわち、図９に示す従来の電力増幅回路におけるバイアス用トランジスタ４１のコレクタとバイアス用トランジスタ４２のベースの接続点は、これらトランジスタのベース・エミッタ間電圧ＶＢＥが直列的に加わるため、約１．４Ｖの電圧電位となる。しかし、バイアス用トランジスタ４１及びバイアス用トランジスタ４２のトランジスタサイズを小さくすることで、これらのトランジスタのベース・コレクタ間の等価抵抗が増大し、この接続点の電位も若干上昇する。
【００４６】
この効果を狙い、本実施の形態では、バイアス用トランジスタ１０１とバイアス用トランジスタ１０２のトランジスタサイズをバイアス用トランジスタ４３の数分の１程度の小さいサイズにする。これにより、バイアス用トランジスタ４３のベース・エミッタ間電圧ＶＢＥと増幅用トランジスタ７のＶＢＥを加えた電圧とほぼ等しくなるため、図９の電流調整用抵抗４５を削除し、バイアス用トランジスタ１０１のコレクタ端子、バイアス用トランジスタ１０２のベース端子とバイアス用トランジスタ４３のベース端子間に抵抗を介在させず直接接続することが可能になる。この結果、バイアス用トランジスタや増幅用トランジスタ７の電流増幅率ｈＦＥがばらついた場合でも、バイアス用トランジスタ４１と４２で構成されるカレントミラー回路でばらつきを抑えられる。このため、ｈＦＥばらつきによる電力増幅回路の利得のばらつきも抑えることができる。
【００４７】
一方で、増幅用トランジスタ７に対して各バイアス用トランジスタに小さいトランジスタサイズのものを適用した場合、電流増幅率ｈＦＥのばらつきによって、電力増幅回路自体の利得がばらつく問題が生じる。これに対する対策は、回路間での接続関係で対応するため後述する（課題１）。
【００４８】
次に、上述した各回路の接続関係について説明する。
【００４９】
増幅用トランジスタ７はエミッタ接地増幅回路として動作する。また、この増幅用トランジスタ７のベース端子は入力整合回路２０を介してＲＦ信号入力端子１に接続される。さらに、コレクタ端子は出力整合回路３０を介してＲＦ信号出力端子に接続される。ベース端子の電位を確保するためにベース端子及びエミッタ端子間には接地抵抗１０３が接続される。また、バイアス回路４０からのバイアス電流をベース端子に出力するために、増幅用トランジスタ７のベース端子はバイアス回路４０にも、バイアス用抵抗１０及びバイアス用インダクタ１１を介して、接続されている。この接地抵抗１０３の使用は既述した（課題１）の対策でもある。バイアス用トランジスタ４３からのバイアス電流の一部を接地抵抗１０３経由でグランドに流すことで、各バイアス用トランジスタに小さいトランジスタサイズのものを適用した場合にバイアス用トランジスタ４３からのバイアス電流がばらついた場合でも、増幅用トランジスタ７のベースに流れる電流の変動を抑えることができる。このため電力増幅回路全体での利得のばらつきを抑えることが可能となる。
【００５０】
入力整合回路２０には、ＲＦ信号入力端子１に入力されたＲＦ信号が入力され、インピーダンス整合後、増幅用トランジスタ７のベース端子に出力される。
【００５１】
出力整合回路３０は、入力されたＲＦ信号の増幅のために、電源端子３及び増幅用トランジスタ７のコレクタ端子に接続される。そして、トランジスタ７によって増幅されたＲＦ信号がＲＦ信号出力端子２から出力される。
【００５２】
上記のような構成及び回路構成の目的を実現するためには、少なくとも、増幅用トランジスタ７、バイアス用トランジスタ１０１、バイアス用トランジスタ１０２、バイアス用トランジスタ４３、出力整合回路３０、バイアス用抵抗１０、バイアス用インダクタ１１、接地抵抗１０３、接地容量４６を同一半導体基板上に形成されている。
【００５３】
ここで従来のように、出力整合回路３０の接地容量１０４をＩＣパッケージのボンディングワイヤを介して接地端子５により接地すると、寄生インダクタ成分及び負性抵抗発生の可能性が生じるため好ましくない。そこで、本発明においては、出力整合回路３０の接地容量１０４の接地を、増幅用トランジスタ７の接地端子５に落とすのではなく、バイアス回路４０の接地端子６に接地している。このようにすることで帰還回路の構成を採ることなく、負性抵抗の発生が抑えられる。
【００５４】
図２は図1に示す回路をＩＣチップ上に実装した際の模式図である。この図は、図1に示した電力増幅回路を集積化した場合のＩＣレイアウト、ワイヤボンディング方法について具体的に示したものである。
【００５５】
このＩＣチップは半導体基板４０１、ＩＣパッケージフレーム４０２、ＩＣパッケージ４０３、ボンディングパッド４０４、ボンディングワイヤ４０５、接地容量４０６、接地端子５ａ、５ｂである。また、図１に対応する部分については同一符号をつけて説明を省略する。
【００５６】
図において、増幅用トランジスタ７、バイアス回路４０、出力整合回路３０、バイアス用抵抗１０、バイアス用インダクタ１１、接地抵抗１０３は同一半導体基板４０１で集積化されており、ＩＣパッケージ４０３に封入されている。
【００５７】
また、増幅用トランジスタ７のエミッタの接地はボンディングワイヤのインダクタンス成分を低減するため、ボンディングパッド４０４からボンディングワイヤ４０５によりＩＣパッケージフレーム４０２にボンディングされる。なお、エミッタの接地はボンディングワイヤのインダクタンス成分を低減するため、複数本のボンディングワイヤと複数の接地端子５ａ、５ｂにより接地される。
【００５８】
バイアス回路４０は増幅用トランジスタ７の接地端子とは異なる接地端子６によりボンディングワイヤを介して接地されるとともに、既述の通り、出力整合回路３０の接地容量１０４の接地を行なうことにより増幅用トランジスタ７のエミッタに帰還がかかり電力増幅回路の安定性が劣化することを防いでいる。
【００５９】
以上の構成とすることにより、電流増幅率ｈＦＥによる利得のばらつきや出力整合回路３０を内蔵したことによる安定性の劣化が抑えられるため、集積化に適した電力増幅回路を得ることができる。
【００６０】
次に、本発明の実施の形態における効果を図３、図４及び図５を参照して説明する。
【００６１】
図３は図１で示した第１の実施の形態の電力増幅回路において、増幅用トランジスタおよびバイアス用トランジスタの電流増幅率ｈＦＥがばらついた場合のばらつきの上限値と下限値での周波数特性のシミュレーション結果であり、図４は図９で示した従来技術の一例についても同様のシミュレーションを行なった結果である。
【００６２】
また、図５は図１で示した第１の実施の形態の電力増幅回路と図９で示した従来技術の一例での電力増幅回路の安定係数を比較したシミュレーション結果である。なお、安定係数ｋは増幅回路の安定性を示す数値であり、安定係数が１より大きい場合は、発振等が発生することはなく安定であると判断できるが、安定係数が１以下の場合は安定性に問題があると判断される係数である。
【００６３】
図３、図４および図７は５.２ＧＨｚ帯の無線ＬＡＮ端末の送信部の電力増幅回路に用いた場合のシミュレーションを行なったもので、電源電圧は３.３Ｖである。図の横軸はＲＦ信号周波数、図３、図４の縦軸は電力増幅回路の利得、図５の縦軸は安定係数を表す。なお、シミュレーションは、図１で示した第１の実施の形態の電力増幅回路を３段接続した構成で行なった。
【００６４】
図３、図４より、図９で示した従来技術の一例では、ｈＦＥの上限と下限での５ＧＨｚ帯での利得のばらつきは約３ｄＢであるのに対し、図１で示した第１の実施の形態での利得のばらつきは約１ｄＢに改善されていることが分かり、図１で示した第１の実施の形態ではｈＦＥばらつきによる利得のばらつきが改善されていることが分かる。
【００６５】
さらに、図５より、図１で示した第１の実施の形態では安定係数は１よりも大きく安定であるのに対し、図９で示した従来技術の一例では３ＧＨｚ付近で安定係数が大幅に劣化しており不安定であることが分かる。このことから、出力整合回路３０の接地容量をバイアス回路の接地端子に接地したことによる改善が図れていることが分かる。
【００６６】
（第２の実施の形態）
図６は本発明に関わる電力増幅回路の第２の実施の形態を示す回路図である。
【００６７】
第１の実施の形態と第２の実施の形態とを対比すると、第２の実施の形態では接地抵抗１０３が削除されている。一方で、接地抵抗２０１が接地端子６に接続されている。
【００６８】
このような構成を採ることで、上記第１の実施の形態と同様の動作および効果が得られるのに加え、増幅用トランジスタ７のベースからみた場合、バイアス用インダクタ１１とバイアス用抵抗１０を介して接地抵抗２０１で接地される。このため、接地抵抗を付加したことで寄生成分が増加した場合の特性劣化が少ない電力増幅回路を得ることができる。
【００６９】
（第３の実施の形態）
図７は、第２の実施の形態の変形例である、電力増幅回路の第３の実施の形態を示す回路図である。図３により、第３の実施の形態の電力増幅回路の構成および動作の一例を説明する。
【００７０】
この第３の実施の形態と、第２の実施の形態の相違点は、バイアス回路４０内のバイアス用トランジスタ１０１、バイアス用トランジスタ１０２に替えて、バイアス用ダイオード３０１とバイアス用ダイオード３０２を直列接続した点にある。
【００７１】
図において、バイアス用ダイオード３０２のカソードをバイアス回路の接地端子６を介して接地し、バイアス用ダイオード３０１のアノードをバイアス用トランジスタ４３のベースに接続するとともに、電流調整用抵抗４４を介して基準電圧端子４に接続する構成とした。
【００７２】
以上の構成は、上記第２の実施の形態と比較して、カレントミラー回路の基準電圧にダイオードの順方向電圧を用いたものであり、バイアス用ダイオード３０１、３０２のダイオードのエリアサイズをバイアス用トランジスタ４３のトランジスタサイズよりも小さくすることにより、バイアス用ダイオード３０１のアノードとバイアス用トランジスタ４３のベースを直接接続しても増幅用トランジスタ７に十分なコレクタ電流を流すことが可能となるため、上記第２の実施の形態と同様の動作および効果が得られるのに加え、バイアス回路の簡略化を図ることができる。
【００７３】
（第４の実施の形態）
図８は送受信機能を有する５ＧＨｚ帯の無線ＬＡＮ端末の送受信部のブロック図を示したものである。この図を用いて、本発明の第４の実施の形態を説明する。
【００７４】
この無線ＬＡＮ端末の送受信部は、送受信兼用アンテナ８０１、切り替え回路８０２、低雑音増幅回路８０３、バンドパスフィルタ８０４、８０６、８１４、８１６、ミクサ回路８０５、８１３、直交信号復調部８０７、ベースバンド信号処理部８０８、制御部８０９、局部発振回路８１０、ＰＬＬ回路８１１、直交信号変調部８１２、送信電力増幅回路８１５より構成される。
【００７５】
上述の第１の実施の形態乃至第３の実施の形態で述べた電力増幅回路は本図における低雑音増幅回路８０３及び送信電力増幅回路８１５に適用可能である。
【００７６】
図８の無線ＬＡＮ端末における送受信について、まず無線ＬＡＮのアクセスポイントあるいは他の無線端末を搭載したパーソナルコンピュータより送信された５.２ＧＨｚ帯のＲＦ信号を受信する場合について説明する。
【００７７】
図８において、ベースバンド信号処理部８０８の制御部８０９は切り替え回路８０２を受信側に切り替えるとともに、送信部をオフ状態とし、受信部をオン状態とする。
【００７８】
そして、アクセスポイントあるいは他のパーソナルコンピュータから送信されたＲＦ信号は送受信兼用アンテナ８０１より受信され、切り替え回路８０２を介し、低雑音増幅回路８０３に入力される。入力されたＲＦ信号は増幅され、バンドパスフィルタ８０４を介し、ミクサ回路８０５に入力される。ミクサ回路８０５では、ＰＬＬ回路８１１により発振周波数を制御された送受信兼用の局部発振回路８１０からの局部発振信号により、入力されたＲＦ信号は１ＧＨｚ帯の中間周波信号に周波数変換され、バンドパスフィルタ８０６を介し、直交信号復調部８０７に入力される。直交信号復調部８０７では入力された中間周波信号が、Ｉ／Ｑの直交信号に復調された後、ベースバンド信号処理部８０８により、図示していないが、ベースバンドのデータ信号に復調される。そして、この復調されたデータ信号はインターフェイスを介し、この送受信機を搭載しているパーソナルコンピュータ等のメモリに格納される。
【００７９】
次に、無線ＬＡＮの送受信部から、アクセスポイントあるいは無線ＬＡＮを搭載している他のパーソナルコンピュータに、データ信号を送信する場合について説明する。
【００８０】
図８において、ベースバンド信号処理部８０８の制御部８０９は切り替え回路８０２を送信側に切り替えるとともに、受信部をオフ状態とし、送信部をオン状態とする。
【００８１】
ベースバンド信号処理部８０８ではデータ信号をＩ／Ｑの直交信号に変調し、直交信号変調部８１２に入力する。入力されたＩ／Ｑの直交信号は直交信号変調部８１２において１ＧＨｚ帯の中間周波信号として変調出力され、ミクサ回路８１３に入力される。入力された中間周波信号はミクサ回路８１３において、ＰＬＬ回路８１１により発振周波数を制御された送受信兼用の局部発振回路８１０からの局部発振信号により、５.２ＧＨｚ帯のＲＦ信号に周波数変換出力され、バンドパスフィルタ８１４を介し送信電力増幅回路８１５に入力される。送信電力増幅回路８１５では、入力されたＲＦ信号を電力増幅し、バンドパスフィルタ８１６と切り替え回路８０２を介し送受信用アンテナ８０１により送信する。
【００８２】
以上の図８の無線ＬＡＮ端末における送受信機において、低雑音増幅回路８０３および送信電力増幅回路８１５に図１から図４に示した電力増幅回路を用いることにより、トランジスタの電流増幅率ｈＦＥのばらつきによる利得のばらつきの少なく安定性に優れた送受信機を得ることができる。
【００８３】
なお、送受信機の実施形態にはスーパーヘテロダイン方式、ダイレクトコンバージョン方式、ローＩＦ方式、ゼロＩＦ方式など各種存在するが、いずれの場合においてもミクサ回路の前後で増幅を行う。この増幅に本発明の第１乃至第３の実施例のいずれか１に記載の電力増幅回路を適用することを想定している。
【００８４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。
【産業上の利用可能性】
【００８５】
本発明の電力増幅回路は無線ＬＡＮやセルラ電話等の送受信機や、ＴＶ、ＣＡＴＶ、衛星放送、衛星通信等の受信機と、それらに用いられる低雑音増幅回路、電力増幅回路に良好に適用可能である。
【図面の簡単な説明】
【００８６】
【図１】本発明の第１の実施の形態による電力増幅回路の構成を示す回路図である。
【図２】本発明の第１の実施の形態による電力増幅回路のチップ実装時の構成を示す模式図である。
【図３】本発明による電力増幅回路の第１の実施の形態において、ｈＦＥばらつきの上限値と下限値での利得ばらつきを示すシミュレーション結果である。
【図４】従来の電力増幅回路の一例において、ｈＦＥばらつきの上限値と下限値での利得ばらつきを示すシミュレーション結果である。
【図５】本発明による電力増幅回路の第１の実施の形態と従来技術の一例との安定係数の比較を示すシミュレーション結果である。
【図６】本発明の第２の実施の形態による電力増幅回路の構成を示す回路図である。
【図７】本発明の第３の実施の形態による電力増幅回路の構成を示す回路図である。
【図８】本発明による電力増幅回路を用いて構成した送受信機を示すブロック回路図である。
【図９】従来の電力増幅回路の構成を示す回路図である。
【符号の説明】
【００８７】
１…ＲＦ信号入力端子、２…ＲＦ信号出力端子、３…電源端子、４…基準電圧端子、
５、６…接地端子、７…増幅用トランジスタ、
８、９、３３、４６、１０４、４０６…接地容量、１０…バイアス用抵抗、
１１…バイアス用インダクタ、２０…入力整合回路、２１、２２、３１…容量、
２３…インダクタ、３０…出力整合回路、３２…負荷インダクタ、４０…バイアス回路、
４１、４２、４３…バイアス用トランジスタ、４４、４５…電流調整用抵抗、
１０１、１０２…バイアス用トランジスタ、１０３、２０１…接地抵抗、
３０１、３０２…バイアス用ダイオード、４０１…半導体基板、
４０２…ＩＣフレーム、４０３…ＩＣパッケージ、４０４…ボンディングパッド、  
４０５…ボンディングワイヤ、８０１…送受信兼用アンテナ、８０２…切り替え回路、
８０３…低雑音増幅回路、８０４、８０６、８１４、８１６…バンドパスフィルタ、
８０５、８１３…ミクサ回路、８０７…直交信号復調部、
８０８…ベースバンド信号処理部、８０９…制御部、８１０…局部発振回路、
８１１…ＰＬＬ回路、８１２…直交信号変調部、８１５…送信電力増幅回路
【図１】
2009017494.tif 000003
【図２】
2009017494.tif 000004
【図３】
2009017494.tif 000005
【図４】
2009017494.tif 000006
【図５】
2009017494.tif 000007
【図６】
2009017494.tif 000008
【図７】
2009017494.tif 000009
【図８】
2009017494.tif 000010
【図９】
2009017494.tif 000011