(57)【要約】【課題】固体撮像装置において、フォトダイオード領域周辺の暗電流の発生を抑制すると共に、狭チャンネル効果を抑制して閾値電圧の上昇を防止する構造を実現する。【解決手段】半導体装置は、ｐ型領域１０ａにおけるトレンチ分離領域１９と、フォトダイード領域３１におけるｎ型領域２１と、浮遊拡散領域３７と、両端部がｎ型領域２１の一部と浮遊拡散領域３７の一部とに重なるように形成されたゲート電極２５を有する転送トランジスタと、トレンチ分離領域１９の底部及び側壁部に形成された不活性層１７Ａ及び１７Ｂとを備える。不活性層１７Ｂにおけるゲート電極２５の下部に位置する領域の不純物濃度は、不活性層１７Ａにおけるゲート電極２５の下部に位置する領域以外の領域の不純物濃度よりも低い。【選択図】図２
2009277722.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成され、素子形成領域を区画するトレンチ分離領域と、
前記素子形成領域に形成され、入射光を信号電荷に変換して蓄積するフォトダイード領域と、
前記素子形成領域に形成され、前記フォトダイオード領域の前記信号電荷を蓄積する浮遊拡散領域と、
前記フォトダイオード領域と前記浮遊拡散領域との間に位置する前記素子形成領域上に、両端部が前記フォトダイオード領域の一部と前記浮遊拡散領域の一部とに重なるように形成されたゲート電極と、
前記半導体基板における前記トレンチ分離領域の底部及び側壁部に位置する領域に形成された不活性層とを備え、
前記不活性層における前記ゲート電極の下部に位置する領域の不純物濃度は、前記不活性層における前記ゲート電極の下部に位置する領域以外の領域の不純物濃度よりも低い、固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、
前記不活性層における前記ゲート電極の下部に位置する領域以外の領域は、前記不活性層における前記フォトダイオード領域近傍の領域を含む、固体撮像装置。
【請求項３】
請求項１又は２に記載の固体撮像装置において、
前記不活性層における前記トレンチ分離領域の側壁部に位置する領域において、前記半導体基板の表面側に近い上部部分の不純物濃度は、前記トレンチ分離領域の底部に近い下部部分の不純物濃度よりも大きい、固体撮像装置。
【請求項４】
請求項１〜３のうちのいずれか１項に記載の固体撮像装置において、
前記ゲート電極の一方の端部下に位置する前記フォトダイオード領域のゲート幅方向の第１の幅は、前記フォトダイオード領域の中央部における長手方向の第２の幅よりも小さい、固体撮像装置。
【請求項５】
請求項１〜４のうちのいずれか１項に記載の固体撮像装置において、
前記フォトダイオード領域は、前記素子形成領域に形成された第１のｐ型領域と、前記第１のｐ型領域上に形成されたｎ型領域と、前記ｎ型領域上に形成された第２のｐ型領域とからなるｐ−ｎ−ｐ型接合領域によって構成されている、固体撮像装置。
【請求項６】
請求項１〜５のうちのいずれか１項に記載の固体撮像装置において、
前記ゲート電極のゲート幅方向は、前記フォトダイオード領域の長手方向に対して平行である、固体撮像装置。
【請求項７】
請求項１〜５のうちのいずれか１項に記載の固体撮像装置において、
前記ゲート電極のゲート幅方向は、前記フォトダイオード領域の長手方向に対して傾いている、固体撮像装置。
【請求項８】
請求項７に記載の固体撮像装置において、
前記ゲート電極のゲート幅方向の前記フォトダイオード領域の長手方向に対する傾きは、４５°である、固体撮像装置。
【請求項９】
半導体基板に素子形成領域を区画するトレンチを形成する工程（ａ）と、
前記トレンチが形成されている領域のうち、前記素子形成領域の第１の領域を区画している領域を露出する第１のレジストパターンを用いて、第１のイオン注入を行なうことにより、前記トレンチが形成されている領域のうち前記第１の領域を区画している領域に第１の不活性層を形成する工程（ｂ）と、
前記トレンチが形成されている領域のうち、前記素子形成領域の第２の領域を区画している領域を露出する第２のレジストパターンを用いて、第２のイオン注入を行なうことにより、前記トレンチが形成されている領域のうち前記第２の領域を区画している領域に第２の不活性層を形成する工程（ｃ）と、
前記工程（ｂ）及び（ｃ）の後に、前記第２の領域に、入射光を信号電荷に変換して蓄積するフォトダイオード領域を形成する工程（ｄ）と、
前記第１の領域上に、前記フォトダイオード領域の一部と重なるようにゲート電極を形成する工程（ｅ）と、
前記素子形成領域に、前記ゲート電極を挟んで前記フォトダイオード領域と対抗するように浮遊拡散領域を形成する工程（ｆ）とを備え、
前記第１のイオン注入における不純物の注入ドーズ量は、前記第２のイオン注入における不純物の注入ドーズ量よりも小さい、固体撮像装置の製造方法。
【請求項１０】
請求項９に記載の固体撮像装置の製造方法において、
前記工程（ｂ）における前記第１のレジストパターンは、前記トレンチが形成されている領域のうち前記素子形成領域の第１の領域を区画している領域のみを露出する一方で前記第１の領域を被覆している、固体撮像装置の製造方法。
【請求項１１】
半導体基板に素子形成領域を区画するトレンチを形成する工程（ａ）と、
互いに異なる第１〜第４の向きから単一の注入ドーズ量でそれぞれ不純物のイオン注入を行なうことにより、前記トレンチの底部及び側壁部に不活性層を形成する工程（ｂ）と、
前記工程（ｂ）の後に、前記素子形成領域に、入射光を信号電荷に変換して蓄積するフォトダイオード領域を形成する工程（ｄ）と、
前記素子形成領域の上に、記フォトダイオード領域の一部と重なるようにゲート電極を形成する工程（ｅ）と、
前記素子形成領域に、前記ゲート電極を挟んで前記フォトダイオード領域と対抗するように浮遊拡散領域を形成する工程（ｆ）とを備え、
前記ゲート電極のゲート幅方向は、前記フォトダイオード領域の長手方向に対して傾いており、
前記第１〜第４の向きのうちの２つの向きは、前記ゲート電極のゲート幅方向のうちの一方の向きと他方の向きであり、
前記第１〜第４の向きのうちの残りの２つの向きは、前記ゲート電極のゲート長方向のうちの一方の向きと他方の向きである、固体撮像装置の製造方法。
【請求項１２】
請求項１１に記載の固体撮像装置の製造方法において、
前記ゲート電極のゲート幅方向の前記フォトダイオード領域の長手方向に対する傾きは、４５°である、固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の光電変換部がアレイ状に配置された固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、固体撮像装置において、高画素化及び小型化の要求の高まりと同時に、画質の向上が必要とされている。このため、画素サイズを小さくすると共にノイズを抑制する必要がある。
【０００３】
従来の固体撮像装置として最も普及しているものに、ＣＭＯＳ型固体撮像装置、すなわちＣＭＯＳ型センサがある。ＣＭＯＳ型センサの回路では、複数の光電変換部がアレイ状に配置され、各々の画素セルは、下位基板部分において光学的に生成された電荷を蓄積するため、基板のドープ領域の上を覆うフォトダイオード、フォトゲート、又はフォトコンダクタかのいずれかを含んでいる。また、各々の画素セルには読み取り回路が接続され、読み取り回路は感知ノードを有するフォトダイオード、フォトゲート、又はフォトコンダクタに隣接して基板上に形成された電荷転送部を含んでいる。また、感知ノードは一般にフローティングディフュージョンノードであって、ソースフォロワ出力トランジスタのゲートに接続している。また、ＣＭＯＳ型センサは、基板の電荷蓄積領域からフローティングディフュージョンノードに電荷を転送する転送トランジスタを１つ以上含み、さらに、電荷転送に先駆けて拡散ノードを所定の電荷レベルにリセットするリセットトランジスタを含むことがある。
【０００４】
以上の構成を備えた従来の固体撮像装置では、（１）光子から電荷への変換、（２）画像電荷の蓄積、（３）フローティングディフュージョンノードへの電荷転送、（４）フローティングディフュージョンノードへの電荷転送の前にフローティングディフュージョンノードを既知の状態にリセット、（５）読み取りのためのピクセル選択、（６）ピクセル電荷を表す信号の出力及び増幅、の各処理が画素セルの能動素子によって実行される。また、フローティングディフュージョンノードに転送された電荷は、ソースフォロワ出力トランジスタによってピクセル出力電圧に変換される。なお、固体撮像装置の画素の感光素子は、通常、空乏化したｐ−ｎ接合フォトダイオード、又はフォトゲート下の電界誘起空乏領域のいずれかである。
【０００５】
図１４は、従来の固体撮像装置の構造図であって、具体的には、一般的な構成を有する１画素４トランジスタタイプ（４Ｔ）の画素セルを備えたＣＭＯＳ型イメージセンサ１００の概略平面図を示している。
【０００６】
図１４に示すように、図示しない例えばシリコンからなる基板の表面領域には、電荷蓄積領域であるフォトダイオード領域１３１が形成されており、該フォトダイオード領域１３１に隣り合うようにフローティングディフュージョン領域（感知ノード）１３７が形成されている。フォトダイオード領域１３１とフローティングディフュージョン領域１３７とを跨ぐように、転送トランジスタを構成する転送ゲート１２５が基板上に形成されている。転送ゲート１２５は、フォトダイオード領域において生成された光電荷をフローティングディフュージョン領域１３７に転送する。
【０００７】
また、図示しない基板上にはリセットトランジスタを構成するゲート１３４、ソースフォロワトランジスタを構成するゲート１３５、及び行選択アクセストランジスタを構成するゲート１３６が形成されている。フローティングディフュージョン領域１３７は、ソースフォロワトランジスタのゲート１３５に接続しており、ソースフォロワトランジスタは、行選択アクセストランジスタに出力信号を供給し、行選択アクセストランジスタのゲート１３６は、ｎ型の伝導性を有する不純物が添加されたソースドレイン領域１３３に形成されたコンタクト１３２への出力信号を選択的にゲート制御し、リセットトランジスタは、フォトダイオード１３１からの電荷転送に先駆けてその都度フローティングディフュージョン領域１３７を所定の電荷レベルにリセットする。なお、コンタクト１３２は、図示しない絶縁層に形成され、各ゲートやＣＭＯＳ型センサ内の他の接続線に接続するため、例えばソースドレイン領域１３３、フローティングディフュージョン領域１３７、その他配線にかけて電気的接続を実現する。
【０００８】
図１５（ａ）及び（ｂ）は、上記図１４に示した固体撮像装置の概略要部断面図であって、（ａ）は図１４のXVa-XVa線に対応する断面、（ｂ）は図１４のXVb-XVb線に対応する断面を示している。
【０００９】
図１５（ａ）に示す断面では、図示しない基板上に形成されたｐ型領域１１０における素子形成領域、つまり、素子分離領域となるトレンチ１１９ａ内に誘電体が埋め込まれてなるトレンチ分離領域１１９によって囲まれた領域には、フォトダイオード１３１が形成されており、該フォトダイオード１３１は、感光性の領域であるｐ型領域１２７とｎ型領域１２１とｐ型領域１１０とからなるｐ−ｎ−ｐ型接合領域から構成されている。フォトダイオード１３１は、２つのｐ型領域１２７及び１１０を含むため、ｎ型領域１２１はピンニング電圧で完全に空乏化する。また、ｐ型領域１１０の表面領域には、ｎ型領域１２１に隣り合うようにフローティングディフュージョン領域１３７が形成されていると共に、ｎ型領域１２１とフローティングディフュージョン領域１３７とに隣接するｎ型の制御注入層１２３が形成されている。また、フォトダイオード領域１３１、フローティングディフュージョン領域１３７、制御注入層１２３を跨ぐように、ゲート絶縁膜１２４を介して転送ゲート１２５が形成されており、該転送ゲート１２５の側壁にはサイドウォール１３０が形成されている。
【００１０】
一方、図１５（ｂ）に示す断面では、トレンチ分離領域１１９によって囲まれたｐ型領域１１０の表面領域には制御注入層１２３が形成されており、該制御注入層１２３を覆うように、ゲート絶縁膜１２４を介して転送ゲート１２５が形成されている。該転送ゲート１２５は、その両端部がトレンチ分離領域１１９上に位置するように形成されている。
【００１１】
上記構成を有する従来のＣＭＯＳイメージセンサでは、入射光によって電子がｎ型領域１２１に集まる。ゲート５０を有するソースフォロワトランジスタが発する最大出力信号は、ｎ型領域１２１から出される電子の数に比例する。電子を獲得するｎ型領域１２１の電子容量又は受容性が増加するにつれて、最大出力信号は増加する。フォトダイオード１３１の電子容量は通常、イメージセンサのドーピングレベルと活性層中に注入される不純物によって左右される。
【００１２】
ここで、隣り合う画素セル同士を絶縁するために物理的障壁として設けられるトレンチ分離領域１１９は、通常のＳＴＩ（shallow trench isolation）法を用いて、まず、基板中にエッチングによりトレンチ１１９ａを形成し、化学気相蒸着（chemical vapor deposition）により該トレンチ１１９ａに二酸化ケイ素（ＳｉＯ2）等の誘電体を充填させ、その後、表面を平坦化することで形成される。
【００１３】
このような構造を有するトレンチ分離領域１１９を形成するため、トレンチ１１９ａの端部又は側壁部近くの領域にイオン注入する場合に、素子形成領域とトレンチ分離領域１１９との接合領域にリーク電流が生じるという問題がある。さらに、トレンチ分離領域１１９の側壁沿いの優勢結晶面のシリコン密度は隣接する基板のシリコン密度を上回るため、トレンチ分離領域１１９の側壁沿いには高密度のトラップ部位が生じる。これらのトラップ部位は通常ならば電荷を帯びないが、電子と正孔とがトラップ部位に捕われると電荷を帯びる。捕われたこれらのキャリアが装置に電荷を加え、装置の固定電荷の一因となり、装置の閾値電圧が変化する。トレンチ分離領域１１９の側壁沿いにトラップ部位が形成されると、トレンチ側壁沿いとその近傍における電流発生は非常に多くなる。フォトダイオード空乏領域の内側又はその近傍において、トラップ部位から発生する電流が暗電流を引き起こす。
【００１４】
ところで、ＣＭＯＳイメージセンサの製造においては、フォトダイオードにおける暗電流を最小限に抑える構造を実現することが重要である。暗電流は、一般にフォトダイオード１３１の電荷蓄積領域におけるリークに起因し、それはＣＭＯＳイメージセンサの不純物プロファイルに大きく左右される。さらに、上記のように、フォトダイオードの空乏領域の内側又はその近傍における欠陥やトラップ部位は、発生する暗電流の大きさに大きく影響する。すなわち、暗電流は、フォトダイオードの空乏領域の内側又はその近傍でトラップ部位から生じる電流、空乏領域における高電界が招く帯間トンネリング誘導キャリアの生成、フォトダイオードの側壁から生じる接合リーク、トレンチ分離領域１１９の接合領域からのリーク、例えば応力誘導・トラップ補助トンネリングの結果生じるものである。
【００１５】
そこで、上記従来のＣＭＯＳイメージセンサでは、上記暗電流の発生を抑制する目的で、図１５（ａ）及び（ｂ）に示すように、トレンチ１１９ａの底部及び側壁部に、トレンチ１１９ａ内に誘電体を充填する前に、フォトダイオード１３１の電荷蓄積領域に注入された不純物の導電型とは逆極性の導電型の不純物を注入してなる不活性層１１７が形成されていた。
【特許文献１】特表２００６−５２１６９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ところで、上述したように、ＭＯＳ型イメージセンサの高画素化及び小型化に伴い、画素セルの微細化が必要となってきており、ＣＭＯＳ型イメージセンサの大きさを小さくすることに伴って転送ゲート２５のゲート幅も狭くする必要がある。上記従来のＣＭＯＳ型イメージセンサ１００の構造では、転送トランジスタの閾値電圧Ｖｔを制御する制御注入層１２３がｐ型領域である不活性層１１７に取り囲まれた構造となっているため、トレンチ１１９ａの側壁部に形成された不活性層１１７の影響を受けて、狭チャンネル効果によって転送トランジスタの閾値電圧が高くなり、ｎ型領域１２１に蓄積された電荷の全てをフローティングディフュージョン領域１３７に転送することが困難になる。このように、ｎ型領域１２１で電荷を完全に収集し、収集した電荷を転送できない場合には、ＣＭＯＳ型イメージセンサの信号対雑音比とダイナミックレンジは劣悪なものとなる。飽和電子数（信号）が減少するばかりでなく、低照度時にｎ型領域１２１の残存電荷が量子ゆらぎによってノイズを増大させ、画質劣化が著しくなる。
【００１７】
一方で、上記微細化を実現する目的で採用された図１６（ａ）に示す従来の別のＣＭＯＳ型イメージセンサの構造では、電荷収集及び蓄積を行なうフォトダイオード領域１３１の面積を増大し、フローティングディフュージョン領域１３７の感度が増大するように接合容量を小さくする構造となっているが、この構造では、図１６（ｂ）に示すように、転送ゲート１２５ａのゲート幅がより狭くなり、上記の狭チャンネル効果による問題が一層発生しやすくなる。特に、セルサイズが小さくなり、フォトダイオード領域１３１（電荷蓄積領域）からフローティングディフュージョン領域１３７への電荷転送路となる転送ゲート幅が例えば０．５μｍよりも狭くなり、不活性層１１７の注入領域の幅が０．２５μｍよりも大きく形成されると、互いに向かい合う不活性層１１７が直接、転送トランジスタの閾値電圧を高くして電荷転送の障壁となって、問題が顕在化することになる。
【００１８】
前記に鑑み、本発明の目的は、フォトダイオード領域周辺の暗電流の発生を抑制できる構造であって、狭チャンネル効果を抑制して閾値電圧の上昇を防止できる構造を有する固体撮像装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１９】
前記の目的を達成するために、本発明の一形態に係る固体撮像装置は、半導体基板に形成され、素子形成領域を区画するトレンチ分離領域と、素子形成領域に形成され、入射光を信号電荷に変換して蓄積するフォトダイード領域と、素子形成領域に形成され、フォトダイオード領域の信号電荷を蓄積する浮遊拡散領域と、フォトダイオード領域と浮遊拡散領域との間に位置する素子形成領域上に、両端部がフォトダイオード領域の一部と浮遊拡散領域の一部とに重なるように形成されたゲート電極と、半導体基板におけるトレンチ分離領域の底部及び側壁部に位置する領域に形成された不活性層とを備え、不活性層におけるゲート電極の下部に位置する領域の不純物濃度は、不活性層におけるゲート電極の下部に位置する領域以外の領域の不純物濃度よりも低い。
【００２０】
本発明の一形態の固体撮像装置において、不活性層におけるゲート電極の下部に位置する領域以外の領域は、不活性層におけるフォトダイオード領域近傍の領域を含む。
【００２１】
本発明の一形態の固体撮像装置において、不活性層におけるトレンチ分離領域の側壁部に位置する領域において、半導体基板の表面側に近い上部部分の不純物濃度は、トレンチ分離領域の底部に近い下部部分の不純物濃度よりも大きい。
【００２２】
本発明の一形態の固体撮像装置において、ゲート電極の一方の端部下に位置するフォトダイオード領域のゲート幅方向の第１の幅は、フォトダイオード領域の中央部における長手方向の第２の幅よりも小さい。
【００２３】
本発明の一形態の固体撮像装置において、フォトダイオード領域は、素子形成領域に形成された第１のｐ型領域と、第１のｐ型領域上に形成されたｎ型領域と、ｎ型領域上に形成された第２のｐ型領域とからなるｐ−ｎ−ｐ型接合領域によって構成されている。
【００２４】
本発明の一形態の固体撮像装置において、ゲート電極のゲート幅方向は、フォトダイオード領域の長手方向に対して平行である。
【００２５】
本発明の一形態の固体撮像装置において、ゲート電極のゲート幅方向は、フォトダイオード領域の長手方向に対して傾いている。
【００２６】
本発明の一形態の固体撮像装置において、ゲート電極のゲート幅方向のフォトダイオード領域の長手方向に対する傾きは、４５°である。
【００２７】
本発明の第１の形態の固体撮像装置の製造方法は、半導体基板に素子形成領域を区画するトレンチを形成する工程（ａ）と、トレンチが形成されている領域のうち、素子形成領域の第１の領域を区画している領域を露出する第１のレジストパターンを用いて、第１のイオン注入を行なうことにより、トレンチが形成されている領域のうち第１の領域を区画している領域に第１の不活性層を形成する工程（ｂ）と、トレンチが形成されている領域のうち、素子形成領域の第２の領域を区画している領域を露出する第２のレジストパターンを用いて、第２のイオン注入を行なうことにより、トレンチが形成されている領域のうち第２の領域を区画している領域に第２の不活性層を形成する工程（ｃ）と、工程（ｂ）及び（ｃ）の後に、第２の領域に、入射光を信号電荷に変換して蓄積するフォトダイオード領域を形成する工程（ｄ）と、第１の領域上に、フォトダイオード領域の一部と重なるようにゲート電極を形成する工程（ｅ）と、素子形成領域に、ゲート電極を挟んでフォトダイオード領域と対抗するように浮遊拡散領域を形成する工程（ｆ）とを備え、第１のイオン注入における不純物の注入ドーズ量は、第２のイオン注入における不純物の注入ドーズ量よりも小さい。
【００２８】
本発明の第１の形態の固体撮像装置の製造方法において、工程（ｂ）における第１のレジストパターンは、トレンチが形成されている領域のうち素子形成領域の第１の領域を区画している領域のみを露出する一方で第１の領域を被覆している。
【００２９】
本発明の第２の形態の固体撮像装置の製造方法は、半導体基板に素子形成領域を区画するトレンチを形成する工程（ａ）と、互いに異なる第１〜第４の向きから単一の注入ドーズ量でそれぞれ不純物のイオン注入を行なうことにより、トレンチの底部及び側壁部に不活性層を形成する工程（ｂ）と、工程（ｂ）の後に、素子形成領域に、入射光を信号電荷に変換して蓄積するフォトダイオード領域を形成する工程（ｄ）と、素子形成領域の上に、記フォトダイオード領域の一部と重なるようにゲート電極を形成する工程（ｅ）と、素子形成領域に、ゲート電極を挟んでフォトダイオード領域と対抗するように浮遊拡散領域を形成する工程（ｆ）とを備え、ゲート電極のゲート幅方向は、フォトダイオード領域の長手方向に対して傾いており、第１〜第４の向きのうちの２つの向きは、ゲート電極のゲート幅方向のうちの一方の向きと他方の向きであり、第１〜第４の向きのうちの残りの２つの向きは、ゲート電極のゲート長方向のうちの一方の向きと他方の向きである。
【００３０】
本発明の第２の形態の固体撮像装置の製造方法において、ゲート電極のゲート幅方向のフォトダイオード領域の長手方向に対する傾きは、４５°である。
【発明の効果】
【００３１】
本発明によると、トレンチ分離領域の底部及び側壁に形成された不活性層の構造として、ゲート電極の下部領域における不活性層の不純物濃度は、それ以外の領域における不活性層の不純物濃度よりも低くなっている。このようにすると、狭チャンネル効果による転送トランジスタの閾値電圧の上昇を防いで、その値の低下を実現して転送特性を改善することができる。その結果、飽和電子数に優れ、ノイズを抑制した高画質な固体撮像装置が実現される。また、不活性層を備えることで、フォトダイオード領域周辺における暗電流及びリーク電流を低く抑えることができる。特に、固体撮像装置の微細化により、転送トランジスタのゲート電極のゲート幅が０．５μｍ以下となる場合には、ゲート電極の下部に存在する不活性層となる不純物注入領域が０．２５μｍ以下にすることで、不活性層となる不純物が転送トランジスタの閾値電圧を直接上昇させることがなくなり、より効果的である。
【発明を実施するための最良の形態】
【００３２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の構造図であって、具体的には、１画素４トランジスタ（４Ｔ）タイプの画素セルを備えたＣＭＯＳ型イメージセンサ１の概略要部平面図を示している。
【００３３】
図１に示すように、本発明の第１の実施形態に係るＣＭＯＳ型イメージセンサ１は、シリコンからなる半導体基板（以下、「基板」と称する）１０に形成されたトレンチ分離領域１９と、トレンチ分離領域１９によって区画された基板１０からなる素子形成領域に形成され、入射光を信号電荷に変換して蓄積する電荷蓄積領域となるフォトダイオード領域３１と、素子形成領域に形成され、フォトダイオード領域３１の信号電荷を蓄積するｎ型の浮遊拡散領域（感知ノード）３７と、フォトダイオード領域３１と浮遊拡散領域３７との間に位置する素子形成領域上に、両端部がフォトダイオード領域３１の一部と浮遊拡散領域３７の一部とに重なるように形成されたゲート電極２５とを有する。ゲート電極２５、フォトダイオード領域３１及び浮遊拡散領域３７によって転送トランジスタが構成されており、ゲート電極２５は、フォトダイオード領域３１の電荷蓄積領域において生成された信号電荷を浮遊拡散領域３７に転送する。ここで、ゲート電極２５の一方の端部下に位置するフォトダイオード領域３１のゲート幅方向の第１の幅Ｗ１は、フォトダイオード領域３１の中央部における長手方向の第２の幅Ｗ２よりも小さい。また、ゲート電極２５のゲート幅方向は、フォトダイオード領域３１の長手方向に対して平行になっている。
【００３４】
また、素子形成領域には、ゲート電極３４を有するリセットトランジスタと、ゲート電極３５を有するソースフォロワトランジスタと、ゲート電極３６を有する行選択アクセストランジスタとが形成されている。リセットトランジスタは、浮遊拡散領域３７と、素子形成領域上に浮遊拡散領域３７を挟んでゲート電極２５と反対側に設けられたゲート電極３４と、素子形成領域におけるゲート電極３４を挟んで浮遊拡散領域３７と反対側に設けられたｎ型のソースドレイン領域３３ａとによって構成されている。ソースフォロワトランジスタは、ソースドレイン領域３３ａと、素子形成領域上にソースドレイン領域３３ａを挟んでゲート電極３４と反対側に設けられたゲート電極３５と、素子形成領域におけるゲート電極３５を挟んでソースドレイン領域３３ａと反対側に設けられたｎ型のソースドレイン領域３３ｂとによって構成されている。行選択アクセストランジスタは、ソースドレイン領域３３ｂと、素子形成領域上にソースドレイン領域３３ｂを挟んでゲート電極３５と反対側に設けられたゲート電極３６と、素子形成領域におけるゲート電極３６を挟んでソースドレイン領域３３ｂと反対側に設けられたｎ型のソースドレイン領域３３ｃとによって構成されている。
【００３５】
浮遊拡散領域３７は、ソースフォロワトランジスタのゲート電極３５に接続しており、ソースフォロワトランジスタは、行選択アクセストランジスタに出力信号を供給し、行選択アクセストランジスタのゲート電極３６は、ソースドレイン領域３３ｂに形成されたコンタクト３２への出力信号を選択的にゲート制御し、リセットトランジスタは、フォトダイオード領域３１からの電荷転送に先駆けてその都度浮遊拡散領域３７を所定の電荷レベルにリセットする。なお、コンタクト３２は、図示しない絶縁層に形成され、各ゲート電極やＣＭＯＳ型イメージセンサ内の他の接続線に接続するため、例えばソースドレイン領域３３ａ、３３ｂ、３３ｃ、浮遊拡散領域３７、その他配線にかけて電気的接続を実現する。
【００３６】
図２（ａ）〜（ｃ）は、上記図１のＣＭＯＳ型イメージセンサ１の概略要部断面図であって、（ａ）は図１のIIa-IIa線に対応する断面、（ｂ）は図１のIIb-IIb線に対応する断面、（ｃ）は図１のIIc-IIc線に対応する断面を示している。
【００３７】
図２（ａ）に示す断面では、シリコンからなる基板１０のｐ型領域１０ａにおける素子形成領域、つまり、素子分離領域となるトレンチ１９ａ内に二酸化ケイ素（ＳｉＯ2）等の誘電体が化学気相蒸着（chemical vapor deposition）により埋め込まれてなるトレンチ分離領域１９によって囲まれた領域には、フォトダイオード領域３１、ｐ型の制御注入層２３、及びｎ型の浮遊拡散領域３７が形成されている。該フォトダイオード領域３１は、基板１０内に形成された感光性の領域、すなわちｐ型領域１０ａと、ｐ型領域１０ａ上に形成されたｎ型領域２１と、ｎ型領域２１上に形成されたｐ型領域２７とからなるｐ−ｎ−ｐ型接合領域によって構成されている。フォトダイオード領域３１は、２つのｐ型領域２７及び１０ａを含むため、ｎ型領域２１はピンニング電圧で完全に空乏化する空乏化領域となる。また、基板１０の素子形成領域における表面領域には、ｎ型領域２１と浮遊拡散領域３７とが制御注入層２３を挟んで形成されている。また、基板１０の素子形成領域上には、制御注入層２３を跨いで両端部がフォトダイオード領域３１におけるｎ型領域２１の一部と浮遊拡散領域３７の一部とに重なるように、ゲート絶縁膜２４を介してゲート電極２５が形成されており、該ゲート電極２５の側壁にはサイドウォール３０が形成されている。ここで、トレンチ分離領域１９は、ＳＴＩ（shallow trench isolation）法によって形成されるが、トレンチ１９ａの深さは１００ｎｍ〜３５０ｎｍで好ましくは２５０ｎｍであって、その幅は５０ｎｍ〜５００ｎｍで１５０ｎｍであることがより好ましい。基板１０におけるゲート電極２５の下部に位置する領域以外のトレンチ分離領域１９の底部及び側壁部には、暗電流の発生を抑制するために、厚さ（拡散層幅）が１０ｎｍ〜２５０ｎｍ（好ましくは１２０ｎｍ）で、ピーク濃度が５．０×１０16〜５．０×１０18ｃｍ-3（好ましくは３．０×１０17ｃｍ-3）であるｐ型の不活性層１７Ａが形成されている。なお、不活性層１７Ａの形成においては、フォトダイオード領域３１の空乏化領域（ｎ型領域２１）を形成する不純物の導電型とは逆極性の導電型、すなわちｐ型の不純物を注入すればよい。
【００３８】
また、図２（ｂ）に示す断面では、基板１０のｐ型領域１０ａにおけるトレンチ分離領域１９によって囲まれた素子形成領域の表面領域には制御注入層２３が形成されており、該制御注入層２３を覆うように、ゲート絶縁膜２４を介してゲート電極２５が形成されている。該ゲート電極２５は、ゲート幅方向の両端部がトレンチ分離領域１９上に位置するように形成されている。また、基板１０におけるゲート電極２５の下部に位置するトレンチ分離領域１９の底部及び側壁部には、暗電流の発生を抑制するために、厚さ（拡散層幅）が１０ｎｍ〜２５０ｎｍ（好ましくは１２０ｎｍ）で、ピーク濃度が１．０×１０16〜４．５×１０18ｃｍ-3（好ましくは１．０×１０17ｃｍ-3）であるｐ型の不活性層１７Ｂが形成されている。なお、不活性層１７Ｂの形成においては、不活性層１７Ａと同様に、フォトダイオード領域３１の空乏化領域（ｎ型領域２１）を形成する不純物の導電型とは逆極性の導電型、すなわちｐ型の不純物を注入すればよい。このとき、ゲート電極２５の下部に位置する領域に形成された不活性層１７Ｂの不純物濃度は、ゲート電極２５の下部に位置する領域以外の領域に形成された不活性層１７Ａの不純物濃度よりも低く形成する。
【００３９】
また、図２（ｃ）に示す断面では、基板１０におけるトレンチ分離領域１９によって囲まれた素子形成領域にはｎ型領域２１が形成されており、該ｎ型領域２１の上部にｐ型領域２７が形成されている。また、基板１０におけるゲート電極２５の下部に位置する領域以外のトレンチ分離領域１９の底部及び側壁部には、暗電流の発生を抑制するために、図２（ａ）の構造と同様に、厚さ（拡散層幅）が１０ｎｍ〜２５０ｎｍ（好ましくは１２０ｎｍ）で、ピーク濃度が５．０×１０16〜５．０×１０18ｃｍ-3（好ましくは３．０×１０17ｃｍ-3）であるｐ型の不活性層１７Ａが形成されている。
【００４０】
以上の構成を有するＣＭＯＳイメージセンサセル１では、入射光によって電子がｎ型領域２１に集まる。ゲート電極３５を有するソースフォロワトランジスタが発する最大出力信号は、ｎ型領域２１から出される電子の数に比例する。電子を獲得するｎ型領域２１の電子容量又は受容性が増加するに連れて、最大出力信号は増加する。フォトダイオード領域３１の電子容量は通常、イメージセンサのドーピングレベルと活性層中に注入される不純物によって左右される。
【００４１】
ここで、本発明の第１の実施形態に係るＣＭＯＳ型イメージセンサ１によると、トレンチ分離領域１９の底部及び側壁に形成された不活性層１７Ａ及び１７Ｂの構造として、ゲート電極２５の下部領域における不活性層１７Ｂのピーク濃度は、それ以外の領域における不活性層１７Ａのピーク濃度よりも低くなっている。このようにすると、転送トランジスタの閾値電圧について、ゲート電極２５の下部領域を含む全ての領域に不活性層１７Ａを形成した場合に比べて、狭チャンネル効果による転送トランジスタの閾値電圧の上昇を防いで、その値の低下を実現して転送特性を改善することができる。その結果、飽和電子数に優れ、ノイズを抑制した高画質な固体撮像装置が実現される。また、不活性層１７Ａ及び１７Ｂを備えることで、フォトダイオード領域３１周辺における暗電流及びリーク電流を低く抑えることができる。
【００４２】
また、本実施形態においては、図２（ｂ）に示したように、ゲート電極２５の下部のトレンチ分離領域１９によって挟まれた領域には、不活性領域１７Ｂ及び制御注入層２３が形成されている構造を示したが、ゲート電極２５の下部の素子形成領域の幅が５００ｎｍよりも小さい場合には、制御注入層２３を形成することなく、互いに向かい合う不活性層１７Ｂが隣接するように形成することで、該不活性層１７Ｂが制御注入層２３の役割を兼ねるような構造とすることもできる。
【００４３】
次に、本発明の第１の実施形態に係る半導体装置の製造方法、具体的には、上述した図１及び図２（ａ）〜（ｃ）に示したＣＭＯＳ型イメージセンサ１を製造する方法について説明する。
【００４４】
図３（ａ）〜（ｃ）、図４（ａ）〜（ｃ）、及び図５（ａ）〜（ｃ）は、本発明の第１の実施形態に係るＣＭＯＳ型イメージセンサ１を製造する方法を示す概略要部断面図である。なお、図４（ｂ）及び（ｃ）を除く各図は、図２（ａ）に対応する断面であり、図４（ｂ）及び（ｃ）は、図２（ｂ）に対応する断面である。また、図４（ａ）〜（ｃ）では、イオン注入の方向を容易に説明するために、ＣＭＯＳ型イメージセンサ１の概略平面図を併せて示している。
【００４５】
まず、図３（ａ）に示すように、例えばシリコンからなる基板１０の上に、例えば膜厚１０ｎｍのシリコン酸化膜１１を成長させる。その後、ＬＰ−ＣＶＤ（減圧式化学的気相成長）法等を用いて、シリコン酸化膜１１の上に、例えば膜厚１５０ｎｍのシリコン窒化膜１２を成長させる。
【００４６】
次に、図３（ｂ）に示すように、シリコン窒化膜１２の上に、リソグラフィー技術を用いて、素子分離形成領域上に開口が設けられた所望のパターンを有するレジストパターン１３を形成する。その後、該レジストパターン１３をマスクに用いたドライエッチングにより、シリコン窒化膜１２、シリコン酸化膜１１、及び基板１０の上部を所望の深さまでエッチング除去することにより、トレンチ１９ａを形成する。その後、レジストパターン１３を除去する。
【００４７】
次に、図３（ｃ）に示すように、基板１０に形成されたトレンチ１９ａの側壁部及び底部を酸化して、例えば膜厚１５ｎｍの酸化膜１５を形成する。
【００４８】
次に、図４（ａ）に示すように、シリコン窒化膜１２を含む基板１０の上に、後述するゲート電極が形成される領域の下部に存在するトレンチ１９ａの側壁部及び底部には不純物が注入されないように、所望のパターンを有するレジストパターン１６を形成する。その後、該レジストパターン１６をマスクに用いて、例えば、注入角Ａ（ここでは、基板１０の主面に対する法線方向から３０°の傾いた角度）、注入エネルギーが２０ｋｅＶ、注入ドーズ量が８．０×１０12個／ｃｍ2で、ｐ型不純物であるボロンのイオン注入４ａを行なう。ここでのイオン注入４ａは、例えば注入の向きＢ、Ｃ、Ｄ、Ｅからそれぞれ、複数回に分けたイオン注入４ｂとすることにより、後述するゲート電極が形成される領域の下部以外の領域に存在するトレンチ１９ａの側壁部及び底部に不活性層１７Ａを形成する。この工程により、後述するフォトダイオードが形成される領域の周辺に存在するトレンチ１９ａの側壁部及び底部に不活性層１７Ａが形成される。なお、不活性層１７Ａの厚さ（拡散層幅）及び不純物濃度の範囲並びに好ましい範囲は上述の通りである。その後、レジストパターン１６を除去する。
【００４９】
次に、図４（ｂ）に示すように、基板１０の上に、後述するゲート電極が形成される領域以外の領域に存在するトレンチ１９ａの側壁部及び底部を覆い、後述するゲート電極が形成される領域に存在するトレンチ１９ａの側壁部及び底部を露出する所望のパターンを有するレジストパターン１８を形成する。その後、該レジストパターン１８をマスクに用いて、例えば、注入角Ａ（ここでは、基板１０の主面に対する法線方向から３０°の傾いた角度）、注入エネルギーが１５０ｋｅＶ、注入ドーズ量が６．０×１０12個／ｃｍ2で、ｐ型不純物であるボロンのイオン注入４ａを行なう。ここでのイオン注入４ａは、上記図４（ａ）の工程と同様に、例えば注入の向きＢ、Ｃ、Ｄ、Ｅからそれぞれ、複数回に分けたイオン注入４ｂとすることにより、後述するゲート電極が形成される領域の下部に存在するトレンチ１９ａの側壁部及び底部に不活性層１７Ｂを形成する。なお、不活性層１７Ｂの厚さ（拡散層幅）及び不純物濃度の範囲並びに好ましい範囲は上述の通りである。その後、レジストパターン１８を除去する。
【００５０】
ここで、図４（ａ）及び（ｂ）の工程から分かるように、後述するゲート電極が形成される領域の下部に存在するトレンチ１９ａの側壁部及び底部への注入ドーズ量は、後述するフォトダイオードが形成される領域の周辺に存在するトレンチ１９ａの側壁部及び底部への注入ドーズ量よりも小さくしていることにより、不活性層１７Ｂの不純物濃度は、不活性層１７Ａの不純物濃度よりも低くなる。
【００５１】
また、ここで、図４（ｂ）に示した工程の代わりに、図４（ｃ）に示す工程を行なうこともできる。すなわち、図４（ｃ）に示すように、後述するゲート電極が形成される領域であってトレンチ１９ａ上の領域のみを露出するレジストパターン１８ａを形成して、該レジストパターン１８ａを用いて、図４（ｂ）と同様に複数回のイオン注入４ａを行なうようにしてもよい。このように、イオン注入４ａの一部がレジストパターン１８ａの端部を通過するように、レジストパターン１８ａの高さを調整して設けると、トレンチ１９ａの側壁部及び底部に注入される不純物の濃度に濃淡をつけることができる。つまり、不活性層１７Ｂにおけるトレンチ１９ａの側壁部に形成される部分において、基板１０の表面側に近い上部部分の不純物濃度は、トレンチ１９ａの底部に近い下部部分の不純物濃度よりも大きくすることができる。また、不活性層１７Ｂにおけるトレンチ１９ａの底部に形成される部分の不純物濃度は、不活性層１７Ｂにおけるトレンチ１９ａの側壁部に形成される上部部分の不純物濃度よりも小さくすることができる。このようにすると、特にゲート酸化膜界面から発生するリーク電流や暗電流を抑制する効果が高い構造を実現できる。
【００５２】
次に、図５（ａ）に示すように、例えばＣＶＤ（chemical vapor deposition）法を用いて、トレンチ１９ａ内に例えば二酸化ケイ素（ＳｉＯ2）などの誘電体を充填させる。その後、ＣＭＰ（chemical mechanical polishing）法等を用いて、トレンチ１９ａ内に充填された誘電体の表面を平坦化して、トレンチ分離領域１９を形成する。なお、この工程において、トレンチ分離領域１９の表面は、基板１０の表面と面一又はその表面から少し突き出ることもある。
【００５３】
次に、図５（ｂ）に示すように、シリコン窒化膜１２、及びシリコン酸化膜１１を順に除去する。
【００５４】
次に、図５（ｃ）に示すように、基板１０内にｐ型領域１０ａを公知の方法で形成した後、基板１０の上に、後述するフォトダイオードが形成される領域以外を覆うように、所望のパターンを有するレジストパターン２０を形成する。その後、トレンチ分離領域１９に囲まれた基板１０からなる素子形成領域に、該レジストパターン２０をマスクに用いて、例えば３５０ｋｅＶの注入エネルギー、２．０×１０12個／ｃｍ2の注入ドーズ量で、ｎ型不純物である砒素をイオン注入することにより、ｎ型領域２１を形成する。その後、レジストパターン２０を除去する。
【００５５】
次に、図６（ａ）に示すように、基板１０の上に、後述するゲート電極下に位置する制御注入層が形成される領域以外を覆うように、所望のパターンを有するレジストパターン２２を形成する。その後、基板１０からなる素子形成領域に、該レジストパターン２２をマスクに用いて、例えば、１００ｋｅＶの注入エネルギー、１．５×１０12個／ｃｍ2の注入ドーズ量で、ｐ型不純物であるボロンをイオン注入することにより、ｎ型領域２１に隣接するように転送トランジスタの閾値電圧を制御するｐ型の制御注入層２３を形成する。その後、レジストパターン２２を除去する。
【００５６】
次に、図６（ｂ）に示すように、基板１０からなる素子形成領域におけるｎ型領域２１の一部及び制御注入層２３の上に、ゲート絶縁膜２４及びゲート電極２５を順次形成する。
【００５７】
次に、図６（ｃ）に示すように、基板１０の上に、ゲート電極２５を覆うと共にｎ型領域２１の上面を露出するようにレジストパターン２６を形成する。その後、基板１０からなる素子形成領域に、該レジストパターン２６をマスクに用いて、例えば３ｋｅＶの注入エネルギー、５．０×１０13個／ｃｍ2の注入ドーズ量で、ｐ型不純物であるボロンをイオン注入することにより、ｎ型領域２１の上部にｐ型領域２７を形成する。その後、レジストパターン２６を除去する。
【００５８】
次に、図７（ａ）に示すように、基板１０の上に、ゲート電極２５を挟んでｐ型領域２７が形成されている領域とは反対側の領域を露出するレジストパターン２８を形成する。その後、基板１０からなる素子形成領域に、該レジストパターン２８を用いて、例えば２０ｋｅＶの注入エネルギー、４．０×１０14個／ｃｍ2の注入ドーズ量で、ｎ型不純物である砒素をイオン注入してｎ型の浮遊拡散領域３７を形成する。このとき、例えば３０ｋｅＶの注入エネルギー、２．０×１０12個／ｃｍ2の注入ドーズ量で、ボロンをイオン注入することにより、浮遊拡散領域３７の底面を覆うｐ型のパンチスルーストッパ領域（図示せず）を形成しても良い。その後、レジストパターン２８を除去する。
【００５９】
次に、図７（ｂ）に示すように、ゲート電極２５の側壁にサイドウォール３０を形成する。その後の工程は図示しないが、通常、層間絶縁膜、遮光膜、保護膜、層内レンズ、平坦化膜、カラーフィルタ、及びトップレンズ等を公知の方法により形成する。
【００６０】
これにより、フォトダイオード領域３１のｎ型領域２１と浮遊拡散領域３７との間に位置する制御注入層２３上に、両端部がフォトダイオード領域３１のｎ型領域２１の一部と浮遊拡散領域３７の一部に重なるように形成されたゲート電極２５を有する転送トランジスタが形成される。この転送トランジスタのゲート電極２５は、浮遊拡散領域３７へ、ｐ型領域１０ａ、ｎ型領域２１及びｐ型領域２７から構成されるフォトダイオード領域３１に蓄積された電荷を転送する。
【００６１】
以上のようにして、上述した効果を奏する本発明の第１の実施形態に係る固体撮像装置を製造することができる。
【００６２】
（第２の実施形態）
図８は、本発明の第２の実施形態に係る固体撮像装置の構造を示しており、具体的には、４画素１セルタイプのＣＭＯＳ型イメージセンサ２の概略平面図を示している。
【００６３】
図８に示すように、本発明の第２の実施形態に係るＣＭＯＳ型イメージセンサ２は、シリコンからなる半導体基板（以下、「基板」と称する）５０に形成されたトレンチ分離領域５７と、トレンチ分離領域５７によって区画された基板５０からなる第１の素子形成領域に形成され、入射光を信号電荷に変換して蓄積する電荷蓄積領域となるフォトダイオード領域６８と、第１の素子形成領域に形成され、フォトダイオード領域６８の信号電荷を蓄積するｎ型の浮遊拡散領域（感知ノード）６７と、フォトダイオード領域６８と浮遊拡散領域６７との間に位置する第１の素子形成領域上に、両端部がフォトダイオード領域６８の一部と浮遊拡散領域６７の一部とに重なるように形成されたゲート電極５９とを有する。ゲート電極５９、フォトダイオード領域６８及び浮遊拡散領域６７によって転送トランジスタが構成されており、ゲート電極５９は、フォトダイオード領域６８の電荷蓄積領域において生成された信号電荷を浮遊拡散領域６７に転送する。ここで、ゲート電極５９の一方の端部下に位置するフォトダイオード領域６８のゲート幅方向の第１の幅Ｗ１は、フォトダイオード領域６８の中央部における長手方向の第２の幅Ｗ２よりも小さい。
【００６４】
本実施形態では、ゲート電極５９のゲート幅方向は、フォトダイオード領域６８の長手方向に対して傾いており、フォトダイオード領域６８の長手方向とゲート電極５９のゲート幅方向との角度Ｆ１が４５°であることが好ましい。言い換えれば、ゲート電極５９及び浮遊拡散領域６７が形成されている素子形成領域の長手方向は、フォトダイオード領域６８が形成されている素子形成領域の長手方向に対して傾いており、フォトダイオード領域６８の長手方向に対して角度Ｆ２の傾きを持つ斜め方向に、浮遊拡散領域６７が形成されている。さらに、浮遊拡散領域６７は、２つのフォトダイオード領域６８に対して１つ設けられ、２つのフォトダイオード領域６８によって共有されている。
【００６５】
また、トレンチ分離領域５７に囲まれた基板５０からなる第２の素子形成領域には、ゲート電極６４を有するリセットトランジスタと、ゲート電極６５を有するソースフォロワトランジスタとが形成されている。また、トレンチ分離領域５７に囲まれた基板５０からなる第３の素子形成領域には、ゲート電極６６を有する行選択アクセストランジスタが形成されている。リセットトランジスタは、第２の素子形成領域に形成されたｎ型のソースドレイン領域６３ａと、第２の素子形成領域上に形成されたゲート電極６４と、第２の素子形成領域におけるゲート電極６４を挟んでソースドレイン領域６３ａと反対側に設けられたｎ型のソースドレイン領域６３ｂとによって構成されている。ソースフォロワトランジスタは、ソースドレイン領域６３ｂと、第２の素子形成領域上にソースドレイン領域６３ｂを挟んでゲート電極６４と反対側に設けられたゲート電極６５と、第２の素子形成領域におけるゲート電極６５を挟んでソースドレイン領域６３ｂと反対側に設けられたｎ型のソースドレイン領域６３ｃとによって構成されている。行選択アクセストランジスタは、第３の素子形成領域に形成されたｎ型のソースドレイン領域６３ｄと、第３の素子形成領域上に形成されたゲート電極６６と、第３の素子形成領域におけるゲート電極６６を挟んでソースドレイン領域６３ｄと反対側に設けられたｎ型のソースドレイン領域６３ｅとによって構成されている。
【００６６】
浮遊拡散領域６７は、ソースフォロワトランジスタのゲート電極６５に接続しており、ソースフォロワトランジスタは、行選択アクセストランジスタに出力信号を供給し、行選択アクセストランジスタのゲート電極６６は、ソースドレイン領域６３ｅに形成されたコンタクト６２への出力信号を選択的にゲート制御し、リセットトランジスタは、フォトダイオード領域６８からの電荷転送に先駆けてその都度浮遊拡散領域６７を所定の電荷レベルにリセットする。なお、コンタクト６２は、図示しない絶縁層に形成され、各ゲート電極やＣＭＯＳ型イメージセンサ内の他の接続線に接続するため、例えばソースドレイン領域６３ａ〜６３ｅ、浮遊拡散領域６７、その他配線にかけて電気的接続を実現する。
【００６７】
図９（ａ）及び（ｂ）は、上記図８のＣＭＯＳ型イメージセンサ２の概略要部断面図であって、（ａ）は図８のVIVa-VIVa線に対応する断面、（ｂ）は図８のVIVb-VIVb線に対応する断面を示している。なお、図示しないが、上記図８におけるゲート電極５９のゲート長方向におけるフォトダイオード領域６８からゲート電極５９、浮遊拡散領域６７のコンタクト６２近傍までの断面は、上記第１の実施形態における図２（ａ）の構造と同様であり、ここではその説明を省略する。
【００６８】
また、図９（ａ）に示す断面では、シリコンからなる基板５０のｐ型領域５０ａにおける素子形成領域、つまり、素子分離領域となるトレンチ５７ａ内に二酸化ケイ素等の誘電体が化学気相蒸着により埋め込まれてなるトレンチ分離領域５７によって囲まれた領域には、制御注入層５７が形成されており、該制御注入層５７を覆うように、ゲート絶縁膜５８を介してゲート電極５９が形成されている。該ゲート電極５９は、ゲート幅方向の両端部がトレンチ分離領域５７上に位置するように形成されている。また、基板５０におけるゲート電極５９の下部に位置するトレンチ分離領域５７の底部及び側壁部には、暗電流の発生を抑制するために、厚さ（拡散層幅）が１０ｎｍ〜２５０ｎｍ（好ましくは１２０ｎｍ）で、ピーク濃度が１．０×１０16〜４．５×１０18ｃｍ-3（好ましくは１．０×１０17ｃｍ-3）であるｐ型の不活性層５６Ａが形成されている。なお、不活性層５６Ａは、後述のフォトダイオード領域６８の空乏化領域（ｎ型領域６０）を形成する不純物の導電型とは逆極性の導電型、すなわちｐ型の不純物を注入すればよい。ここで、トレンチ分離領域５７は、ＳＴＩ法によって形成されるが、トレンチ５７ａの深さは１００ｎｍ〜３５０ｎｍで好ましくは２５０ｎｍであって、その幅は５０ｎｍ〜５００ｎｍで１５０ｎｍであることがより好ましい。
【００６９】
また、図９（ｂ）に示す断面では、基板５０におけるトレンチ分離領域５７によって囲まれた素子形成領域にはｐ型領域５０ａ上にｎ型領域６０が形成されており、該ｎ型領域６０の上部にｐ型領域６１が形成されている。このように、ｐ型領域５０ａとｎ型領域６０とｐ型領域６１とからなるｐ−ｎ−ｐ接合領域によってフォトダイオード領域６８が構成されている。また、基板５０におけるゲート電極５９の下部に位置する領域以外のトレンチ分離領域５７の底部及び側壁部には、暗電流の発生を抑制するために、図９（ａ）の構造と同様に、厚さ（拡散層幅）が１０ｎｍ〜２５０ｎｍ（好ましくは１２０ｎｍ）で、ピーク濃度が５．０×１０16〜５．０×１０18ｃｍ-3（好ましくは３．０×１０17ｃｍ-3）であるｐ型の不活性層５６Ｂが形成されている。なお、不活性層５６Ｂの形成には、上記不活性層５６Ａと同様に、フォトダイオード領域６８の空乏化領域（ｎ型領域６０）を形成する不純物の導電型とは逆極性の導電型、すなわちｐ型の不純物を注入すればよい。このとき、ゲート電極５９の下部に位置する領域に形成された不活性層５６Ａの不純物濃度は、ゲート電極５９の下部に位置する領域以外の領域に形成された不活性層５６Ｂの不純物濃度よりも低く形成する。
【００７０】
以上の構成を備えたＣＭＯＳイメージセンサセル２では、入射光によって電子がｎ型領域６０に集まる。ゲート電極５９を有するソースフォロワトランジスタが発する最大出力信号は、ｎ型領域６０から出される電子の数に比例する。電子を獲得するｎ型領域６０の電子容量又は受容性が増加するに連れて、最大出力信号は増加する。フォトダイオード領域６８の電子容量は通常、イメージセンサのドーピングレベルと活性層中に注入される不純物によって左右される。
【００７１】
ここで、本発明の第２の実施形態に係るＣＭＯＳ型イメージセンサ２の構造によると、トレンチ分離領域５７の底部及び側壁部に形成された不活性層５６Ａ及び５６Ｂの構造として、ゲート電極５９の下部領域における不活性層５６Ａのピーク濃度は、それ以外の領域における不活性層５６Ｂのピーク濃度よりも低くなっている。このようにすると、転送トランジスタの閾値電圧について、ゲート電極５９の下部領域を含む全ての領域において不活性層５６Ｂを形成した場合に比べて、狭チャンネル効果による転送トランジスタの閾値電圧の上昇を防いで、その値の低下を実現して転送特性を改善することができる。その結果、飽和電子数に優れ、ノイズを抑制した高画質な固体撮像装置が実現される。また、不活性層５６Ａ及び５６Ｂを備えることで、フォトダイオード領域６８周辺における暗電流及びリーク電流を低く抑えることができる。
【００７２】
また、本実施形態においては、第１の実施形態での説明と同様に、ゲート電極５９の下部の素子形成領域の幅が５００ｎｍより小さい場合には、ゲート電極５９の下部のトレンチ分離領域５７によって挟まれた領域には、制御注入層を形成することなく、互いに向かい合う不活性層５６Ａが隣接するように形成することで、該不活性層５６Ａが制御注入層の役割を兼ねるような構造とすることもできる。
【００７３】
次に、本発明の第２の実施形態に係る半導体装置の製造方法、具体的には、上述した図９及び図１０（ａ）〜（ｃ）に示した構造を有するＣＭＯＳイメージセンサ２を製造する方法について説明する。
【００７４】
図１０（ａ）〜（ｃ）、図１１（ａ）〜（ｄ）、図１２（ａ）〜（ｄ）、並びに図１３（ａ）及び（ｂ）は、本発明の第２の実施形態に係るＣＭＯＳイメージセンサ２を製造する方法を示す概略要部断面図である。なお、図１２（ａ）〜（ｄ）を除く各図は、上記図９（ａ）に対応する断面であり、図１２（ａ）〜（ｄ）は、図９（ｂ）に対応する断面である。また、図１１（ａ）〜（ｄ）では、イオン注入の方向を容易に説明するために、ＣＭＯＳ型イメージセンサ２の概略平面図を併せて示している。
【００７５】
まず、図１０（ａ）に示すように、例えばシリコンからなる基板５０の上に、例えば膜厚１０ｎｍのシリコン酸化膜５１を成長させる。その後、ＬＰ−ＣＶＤ（減圧式化学的気相成長）法等を用いて、シリコン酸化膜５１の上に、例えば膜１５０ｎｍのシリコン窒化膜５２を成長させる。
【００７６】
次に、図１０（ｂ）に示すように、シリコン窒化膜５２の上に、リソグラフィー技術を用いて、素子分離形成領域上に開口が設けられた所望のパターンを有するレジストパターン５３を形成する。その後、該レジストパターン５３をマスクに用いたエッチングにより、シリコン窒化膜５２、シリコン酸化膜５１、及び基板５０の上部を所望の深さまでエッチング除去することにより、トレンチ５７ａを形成する。その後、レジストパターン５３を除去する。
【００７７】
次に、図１０（ｃ）に示すように、基板５０に形成されたトレンチ５７ａの側壁部及び底部を酸化して、例えば膜厚１５ｎｍの酸化膜５５を形成する。
【００７８】
次に、図１１（ａ）〜（ｄ）及び図１２（ａ）〜（ｄ）に示す工程では、基板５０の主面に対する法線方向から３０°傾いた４つの向きＧ（ゲート電極のゲート長方向）、Ｈ（ゲート電極のゲート幅方向）、Ｉ（ゲート電極のゲート長方向）、Ｊ（ゲート電極のゲート幅方向）から、例えば２０ｋｅＶの注入エネルギー、８．０×１０12個／ｃｍ2で、ｐ型不純物であるボロンのイオン注入を行なう。
【００７９】
具体的に、図９（ａ）に対応する断面については、まず、図１１（ａ）に示すように、向きＧから、イオン注入１１Ｇを行なうことにより、トレンチ５７ａの底部と側壁部の一方とにイオン注入領域５６ａが形成される。次に、図１１（ｂ）に示すように、向きＨから、イオン注入１１Ｈを行なうことにより、トレンチ５７ａの底部にイオン注入領域５６ｂ１が形成される。次に、向きＩから、イオン注入１１Ｉを行なうことにより、トレンチ５７ａの底部にはイオン注入領域５６ｂ２が形成されると共に、側壁部の他方にはイオン注入領域５６ｃが形成される。次に、向きＪから、イオン注入１１Ｊを行なうことにより、トレンチ５７ａの底部にはイオン注入領域５６ｂ３が形成される。このように４つの向きからイオン注入を行なうと、ゲート電極５９のゲート長方向と平行方向となるイオン注入１１Ｈ及び１１Ｊの向きは、転送トランジスタの電荷転送路と平行となるため、イオン注入１１Ｈ及び１１Ｊを行なう場合には、ゲート電極５９の下部に存在するトレンチ５７ａの側壁部にはイオン注入はされない。つまり、ゲート電極５９の下部に存在するトレンチ５７ａの側壁部には、一方の側壁部へのイオン注入１１Ｇ又は他方の側壁部へのイオン注入１１Ｈの１回のみとなる。
【００８０】
一方、図９（ｂ）に対応する断面については、まず、図１２（ａ）に示すように、上記図１１（ａ）に示した工程により、向きＧから、イオン注入１１Ｇが行われ、トレンチ５７ａの底部と側壁部の一方とにイオン注入領域５６ａ１が形成される。次に、図１２（ｂ）に示すように、上記図１１（ｂ）に示した工程により、向きＨから、イオン注入１１Ｈが行なわれ、トレンチ５７ａ１の底部と側壁部の一方とにイオン注入領域５６ａ２が形成される。次に、図１２（ｃ）に示すように、上記図１１（ｃ）に示した工程により、向きＩから、イオン注入１１Ｉが行なわれ、トレンチ５７ａの底部にイオン注入領域５６ｂ１及び側壁部にイオン注入領域５６ｃ１が形成される。次に、図１２（ｄ）に示すように、上記図１１（ｄ）に示した工程により、向きＪから、イオン注入１１Ｊが行なわれ、トレンチ５７ａの底部にイオン注入領域５６ｂ２及び側壁部にイオン注入領域５６ｃ２が形成される。よって、フォトダイオード領域６８の周辺領域を含む、浮遊拡散領域６７に隣接するトレンチ５７ａの側壁部と平行になっていないトレンチ５７ａの側壁部には、どこにおいても２回のイオン注入がなされることになる。このため、ゲート電極５９の下部領域における不活性層５６Ａの不純物濃度は、それ以外の領域における不活性層５６Ｂの不純物濃度よりも低くなっている。
【００８１】
次に、図１３（ａ）に示すように、例えばＣＶＤ法を用いて、トレンチ５７ａ内に例えば二酸化ケイ素などの誘電体を充填させる。その後、ＣＭＰ法等を用いて、トレンチ５７ａ内に充填された誘電体の表面を平坦化して、トレンチ分離領域５７を形成する。その後、図１３（ｂ）に示すように、シリコン窒化膜５２、及びシリコン酸化膜５１を順に除去する。以降の工程については、上述した第１の実施形態の図５（ｃ）、図６（ａ）〜（ｃ）並びに図７（ａ）及び（ｂ）を用いて説明した工程と同様である。
【００８２】
以上のようにして、上述した効果を奏する本発明の第２の実施形態に係る固体撮像装置を製造することができる。
【００８３】
なお、以上において、フォトダイオード領域６８の長手方向とゲート電極５９のゲート幅方向との角度Ｆ１が４５°の場合である場合について説明したが、該角度が０°よりも大きく１８０°よりも小さい場合であれば、ゲート電極５９のゲート長方向と平行方向のイオン注入と、それと平行ではないイオン注入とを組み合わせることにより、トレンチ５７ａの側壁部に形成する不活性層の不純物状態を変化させて、上記と同様に実施可能である。
【産業上の利用可能性】
【００８４】
本発明は、フォトダイオード周辺の暗電流の発生を抑制するために、トレンチ分離領域の底部及び側壁部に不活性層を有する構造を備えた固体撮像装置及びその製造方法にとって有用である。
【図面の簡単な説明】
【００８５】
【図１】本発明の第１の実施形態に係る固体撮像装置の構造図であって、具体的には、１画素４トランジスタ（４Ｔ）タイプの画素セルを備えたＣＭＯＳ型イメージセンサの概略要部平面図を示している。
【図２】（ａ）〜（ｃ）は、上記図１の画素セルの概略断面図であって、（ａ）は図１のIa-Ia線での対応断面、（ｂ）は図１のIb-Ib線での対応断面、（ｃ）は図１のIc-Ic線での対応断面を示している。
【図３】（ａ）〜（ｃ）は、本発明の第１の実施形態に係るＣＭＯＳ型イメージセンサを製造する方法を示す概略要部断面図である。
【図４】（ａ）〜（ｃ）は、本発明の第１の実施形態に係るＣＭＯＳ型イメージセンサを製造する方法を示す概略要部断面図である。
【図５】（ａ）〜（ｃ）は、本発明の第１の実施形態に係るＣＭＯＳ型イメージセンサを製造する方法を示す概略要部断面図である。
【図６】（ａ）〜（ｃ）は、本発明の第１の実施形態に係るＣＭＯＳ型イメージセンサを製造する方法を示す概略要部断面図である。
【図７】（ａ）及び（ｂ）は、本発明の第１の実施形態に係るＣＭＯＳ型イメージセンサを製造する方法を示す概略要部断面図である。
【図８】本発明の第２の実施形態に係る固体撮像装置の構造を示しており、具体的には、４画素１セルタイプのＣＭＯＳ型イメージセンサの概略平面図を示している。
【図９】（ａ）及び（ｂ）は、上記図８のＣＭＯＳ型イメージセンサの概略要部断面図であって、（ａ）は図８のVIVa-VIVa線に対応する断面、（ｂ）は図８のVIVb-VIVb線に対応する断面を示している。
【図１０】（ａ）〜（ｃ）は、本発明の第２の実施形態に係るＣＭＯＳイメージセンサ２を製造する方法を示す概略要部断面図である。
【図１１】（ａ）〜（ｄ）は、本発明の第２の実施形態に係るＣＭＯＳイメージセンサ２を製造する方法を示す概略要部断面図である。
【図１２】（ａ）〜（ｄ）は、本発明の第２の実施形態に係るＣＭＯＳイメージセンサ２を製造する方法を示す概略要部断面図である。
【図１３】（ａ）及び（ｂ）は、本発明の第２の実施形態に係るＣＭＯＳイメージセンサ２を製造する方法を示す概略要部断面図である。
【図１４】従来の固体撮像装置の構造図であって、具体的には、一般的な構成を有する１画素４トランジスタタイプ（４Ｔ）の画素セルを備えたＣＭＯＳ型イメージセンサの概略平面図を示している。
【図１５】（ａ）及び（ｂ）は、上記図１４に示した固体撮像装置の概略要部断面図であって、（ａ）は図１４のXVa-XVa線に対応する断面、（ｂ）は図１４のXVb-XVb線に対応する断面を示している。
【図１６】従来の固体撮像装置の構造図であって、１画素４トランジスタタイプ（４Ｔ）の画素セルを備えた図１４とは異なるＣＭＯＳ型イメージセンサの概略平面図を示している。
【符号の説明】
【００８６】
１、２  ＣＭＯＳ型イメージセンサ
１０  半導体基板（基板）
１０ａ  ｐ型領域
１１  シリコン酸化膜
１２  シリコン窒化膜
１３  レジストパターン
１５  酸化膜
１６  レジストパターン
１７Ａ、１７Ｂ  不活性層
１８、１８ａ  レジストパターン
１９  トレンチ分離領域
１９ａ  トレンチ
２０  レジストパターン
２１  ｎ型領域
２２  レジストパターン
２３  制御注入層
２４  ゲート絶縁膜
２５  ゲート電極
２６  レジストパターン
２７  ｐ型領域
２８  レジストパターン
３０  サイドウォール
３１  フォトダイオード領域
３２  コンタクト
３３ａ、３３ｂ、３３ｃ  ソースドレイン領域
３４  リセットトランジスタのゲート電極
３５  ソースフォロワトランジスタのゲート電極
３６  アクセストランジスタのゲート電極
３７  浮遊拡散領域
５０  半導体基板（基板）
５１  シリコン酸化膜
５２  シリコン窒化膜
５３  レジストパターン
５５  酸化膜
５６ａ、５６ａ１、５６ａ２、５６ｂ１、５６ｂ２、５６ｂ３、５６ｃ、５６ｃ１、５６ｃ２  イオン注入領域
５６Ａ、５６Ｂ  不活性層
５７  トレンチ分離領域
５７ａ  トレンチ
５８  ゲート絶縁膜
５９  ゲート電極
６１  ｐ型領域
６２  コンタクト
６３ａ、６３ｂ、６３ｃ、６３ｄ、６３ｅ  ソースドレイン領域
６４  リセットトランジスタのゲート電極
６５  ソースフォロワトランジスタのゲート電極
６６  アクセストランジスタのゲート電極
６７  浮遊拡散領域
６８  フォトダイオード領域
【図１】
2009277722.tif 000003
【図２】
2009277722.tif 000004
【図３】
2009277722.tif 000005
【図４】
2009277722.tif 000006
【図５】
2009277722.tif 000007
【図６】
2009277722.tif 000008
【図７】
2009277722.tif 000009
【図８】
2009277722.tif 000010
【図９】
2009277722.tif 000011
【図１０】
2009277722.tif 000012
【図１１】
2009277722.tif 000013
【図１２】
2009277722.tif 000014
【図１３】
2009277722.tif 000015
【図１４】
2009277722.tif 000016
【図１５】
2009277722.tif 000017
【図１６】
2009277722.tif 000018