(57)【要約】【課題】信頼性が高く、表示品位に優れた表示装置及びその製造方法を提供すること【解決手段】本発明にかかる表示装置は、基板１と、基板１上に形成された薄膜トランジスタ５０と、薄膜トランジスタ５０のドレイン電極９を覆い、ドレイン電極９に到達する第１のコンタクトホール１２を有する無機絶縁膜（第２の絶縁膜１１）と、第１のコンタクトホール１２を介してドレイン電極９に接続し、少なくとも第１のコンタクトホール１２の底面全体を覆うように形成されたコンタクト導電膜１３と、無機絶縁膜及びコンタクト導電膜１３上に形成され、コンタクト導電膜１３に到達する第２のコンタクトホール１５を有する有機絶縁膜（第３の絶縁膜１４）と、有機絶縁膜上に形成され、第２のコンタクトホール１５を介してコンタクト導電膜１３に接続する画素電極１６と、を有するものである。【選択図】  図３
2009003328.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された薄膜トランジスタと、
前記薄膜トランジスタのドレイン電極を覆い、前記ドレイン電極に到達する第１のコンタクトホールを有する無機絶縁膜と、
前記第１のコンタクトホールを介して前記ドレイン電極に接続し、少なくとも前記第１のコンタクトホールの底面全体を覆うように形成されたコンタクト導電膜と、
前記無機絶縁膜及び前記コンタクト導電膜上に形成され、前記コンタクト導電膜に到達する第２のコンタクトホールを有する有機絶縁膜と、
前記有機絶縁膜上に形成され、前記第２のコンタクトホールを介して前記コンタクト導電膜に接続する画素電極と、を有する表示装置。
【請求項２】
前記コンタクト導電膜は、Ｍｏ、Ｔｉ、及びＷから選択される金属膜を含む請求項１に記載の表示装置。
【請求項３】
前記第２のコンタクトホールの底面は、前記第１のコンタクトホールの底面よりも小さく、かつ上面視で前記第１のコンタクトホールの内側に形成されている請求項１又は２に記載の表示装置。
【請求項４】
基板上に薄膜トランジスタを形成し、
前記薄膜トランジスタのドレイン電極を覆い、前記ドレイン電極に到達する第１のコンタクトホールを有する無機絶縁膜を形成する工程と、
前記第１のコンタクトホールを介して前記ドレイン電極に接続し、少なくとも前記第１のコンタクトホールの底面全体を覆うようにコンタクト導電膜を形成する工程と、
前記無機絶縁膜及び前記コンタクト導電膜上に有機絶縁膜を形成し、前記コンタクト導電膜上に前記有機絶縁膜を貫通する第２のコンタクトホールを形成する工程と、
前記有機絶縁膜上に、前記第２のコンタクトホールを介して前記コンタクト導電膜に接続する画素電極を形成する工程と、を有する表示装置の製造方法。
【請求項５】
前記コンタクト導電膜は、Ｍｏ、Ｔｉ、及びＷから選択される金属膜を含む請求項４に記載の表示装置の製造方法。
【請求項６】
前記第２のコンタクトホールを形成する工程では、前記第２のコンタクトホールの底面が、前記第１のコンタクトホールの底面よりも小さく、かつ上面視で前記第１のコンタクトホールの内側に配置されるように形成する請求項４又は５に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関する。
【背景技術】
【０００２】
液晶や有機ＥＬ（エレクトロルミネッセンス）を用いた表示装置には、アクティブマトリクス型の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）アレイ基板が広く用いられている。ＴＦＴアレイ基板上には、スイッチング素子としてＴＦＴがアレイ状に設けられており、各表示画素に独立した表示信号を印加する。
【０００３】
表示装置では、明るく高い表示品質を得るために、各画素の表示面積を出来るだけ大きくすることが重要である。すなわち、開口率の高い基板を使用することが重要である。
【０００４】
このような高開口率を実現するには、特許文献１に示すような構成のＴＦＴアレイ基板（アクティブマトリクス基板）を用いるのが一般的である。
【０００５】
特許文献１に開示のアクティブマトリクス基板では、透明絶縁性基板上に、ゲート配線、ゲート絶縁膜、及び半導体層が順次積層されている。この半導体層と電気的に接続されるソース電極及びドレイン電極をさらに積層してＴＦＴを形成する。そして、ＴＦＴを覆うように基板上全体に無機絶縁膜が形成され、さらにその上に有機系の層間絶縁膜（以下、有機絶縁膜と称す）を設けて平坦化する構成となっている。このため、有機絶縁膜の上に形成する画素電極を、各信号線に対してオーバーラップさせることができる。その結果、表示装置の開口率を高くすることができるとともに、各信号線に起因する電界をシールドすることができる。
【０００６】
画素電極と、画素電極の下方に位置するＴＦＴのドレイン電極とは、有機絶縁膜及び無機絶縁膜を貫通するコンタクトホールを介して電気的に接続される。このコンタクトホールは、有機絶縁膜をマスクとして無機絶縁膜をエッチングすることによって形成される。
【０００７】
このとき、コンタクトホールの底面にドレイン電極を露出させるため、無機絶縁膜をオーバーエッチング気味に除去する。そのため、有機絶縁膜が無機絶縁膜上に庇状に張り出した形状のコンタクトホールとなってしまうことがある。すなわち、コンタクトホールの底部を規定する無機絶縁膜の端面が、その上に存在する有機絶縁膜の端面よりも、平面方向で奥まった位置に存在することになる。有機絶縁膜が庇状になると、画素電極が、コンタクトホールの底面付近において、庇状の部分をカバレッジできずに断線してしまうという問題が生じる。
【０００８】
また、画素電極をＩＴＯ（インジウム−錫酸化物）やＩＺＯ（インジウム−亜鉛酸化物）等の透明電極で形成する場合、有機絶縁膜に設けられたコンタクトホール周縁部の角部において、画素電極にクラックが入り断線することがある。
【０００９】
これらを解消するための技術が、特許文献２〜４に開示されている。特許文献２では、コンタクトホール部分に第１及び第２の画素電極を積層して形成して、画素電極を部分的に二層化している。特許文献３では、少なくとも第１の画素電極として、延性のある金属膜を使用している。特許文献４では、コンタクトホール周縁部の角部をなだらかなテーパー形状にしている。
【００１０】
【特許文献１】特開平１０−１７０９５１号公報
【特許文献２】特開２００４−２３３６８３号公報
【特許文献３】特開２００４−２９４８０７号公報
【特許文献４】特開２００７−５５８５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
特許文献１〜４では、有機絶縁膜をマスクとして無機絶縁膜をドライエッチングにより除去してコンタクトホールを形成している。このドライエッチングにより、有機絶縁膜が膜減りするが、この膜減りの均一性が悪いという問題がある。その結果、各信号線に起因する電界のシールドが局所的に悪くなり、表示ムラとして視認されてしまう。
【００１２】
一方、無機絶縁膜のコンタクトホールと、有機絶縁膜のコンタクトホールとを、別々の写真製版工程で形成すると、次のような問題が生じる。添加物としてＮｉを含むＡｌ系の配線材料をドレイン電極に用いる場合、有機絶縁膜にコンタクトホールを形成するための現像液で、ドレイン電極がエッチングされてしまう。そのため、ドレイン電極にピンホールが発生し、画素電極とドレイン電極との電気的接続が絶たれてしまうことがある。また、ドレイン電極をＡｌの上にＭｏを積層した積層構造とする場合、異種膜での電池反応により、配線の寸法ばらつきが大きくなる。そのために、高開口率が達成できなくなってしまう。
【００１３】
本発明は、上記のような問題点を解決するためになされたものであり、信頼性が高く、表示品位に優れた表示装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明にかかる表示装置は、基板と、前記基板上に形成された薄膜トランジスタと、前記薄膜トランジスタのドレイン電極を覆い、前記ドレイン電極に到達する第１のコンタクトホールを有する無機絶縁膜と、前記第１のコンタクトホールを介して前記ドレイン電極に接続し、少なくとも前記第１のコンタクトホールの底面全体を覆うように形成されたコンタクト導電膜と、前記無機絶縁膜及び前記コンタクト導電膜上に形成され、前記コンタクト導電膜に到達する第２のコンタクトホールを有する有機絶縁膜と、前記有機絶縁膜上に形成され、前記第２のコンタクトホールを介して前記コンタクト導電膜に接続する画素電極と、を有するものである。
【発明の効果】
【００１５】
本発明によれば、信頼性が高く、表示品位に優れた表示装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１６】
始めに、図１を用いて、本発明に係る表示装置について説明する。図１は、表示装置に用いられるＴＦＴアレイ基板の構成を示す正面図である。本発明に係る表示装置は、液晶表示装置を例として説明するが、あくまでも例示的なものであり、有機ＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）等を用いることも可能である。
【００１７】
本発明に係る液晶表示装置は、基板１を有している。基板１は、例えば、ＴＦＴアレイ基板等のアレイ基板である。基板１には、表示領域４１と表示領域４１を囲むように設けられた額縁領域４２とが設けられている。この表示領域４１には、複数のゲート配線（走査信号線）４３と複数のソース配線（表示信号線）４４とが形成されている。複数のゲート配線４３は平行に設けられている。同様に、複数のソース配線４４は平行に設けられている。ゲート配線４３とソース配線４４とは、互いに交差するように形成されている。ゲート配線４３とソース配線４４とは直交している。隣接するゲート配線４３とソース配線４４とで囲まれた領域が画素４７となる。従って、基板１では、画素４７がマトリクス状に配列される。
【００１８】
基板１の額縁領域４２には、走査信号駆動回路４５と表示信号駆動回路４６とが設けられている。ゲート配線４３は、表示領域４１から額縁領域４２まで延設され、基板１の端部で、走査信号駆動回路４５に接続される。ソース配線４４も同様に、表示領域４１から額縁領域４２まで延設され、基板１の端部で、表示信号駆動回路４６と接続される。走査信号駆動回路４５の近傍には、外部配線４８が接続されている。また、表示信号駆動回路４６の近傍には、外部配線４９が接続されている。外部配線４８、４９は、例えば、ＦＰＣ（Flexible Printed Circuit）等の配線基板である。
【００１９】
外部配線４８、４９を介して走査信号駆動回路４５、及び表示信号駆動回路４６に外部からの各種信号が供給される。走査信号駆動回路４５は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線４３に供給する。このゲート信号によって、ゲート配線４３が順次選択されていく。表示信号駆動回路４６は外部からの制御信号や、表示データに基づいて表示信号をソース配線４４に供給する。これにより、表示データに応じた表示電圧を各画素４７に供給することができる。
【００２０】
画素４７内には、少なくとも１つのＴＦＴ５０が形成されている。ＴＦＴ５０はソース配線４４とゲート配線４３の交差点近傍に配置される。例えば、このＴＦＴ５０が画素電極に表示電圧を供給する。即ち、ゲート配線４３からのゲート信号によって、スイッチング素子であるＴＦＴ５０がオンする。これにより、ソース配線４４から、ＴＦＴ５０のドレイン電極に接続された画素電極に表示電圧が印加される。画素電極と対向電極との間には、表示電圧に応じた電界が生じる。なお、基板１の表面には、配向膜（図示せず）が形成されている。
【００２１】
更に、基板１には、対向基板が対向して配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、対向電極、及び配向膜等が形成されている。なお、対向電極は、基板１側に配置される場合もある。基板１と対向基板との間には液晶層が狭持される。即ち、基板１と対向基板との間には液晶が導入されている。更に、基板１と対向基板との外側の面には、偏光板、及び位相差板等が設けられる。また、液晶表示パネルの反視認側には、バックライトユニット等が配設される。
【００２２】
画素電極と対向電極との間の電界によって、液晶が駆動される。即ち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。即ち、偏光板を通過して直線偏光となった光は液晶層によって、偏光状態が変化する。具体的には、バックライトユニットからの光は、アレイ基板側の偏光板によって直線偏光になる。この直線偏光が液晶層を通過することによって、偏光状態が変化する。
【００２３】
偏光状態によって、対向基板側の偏光板を通過する光量は変化する。即ち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。即ち、画素ごとに表示電圧を変えることによって、所望の画像を表示することができる。
【００２４】
次に、本実施の形態に係る画素４７の構成について、図２及び図３を用いて詳細に説明する。図２は、本実施の形態に係るＴＦＴアレイ基板１００の画素構成を示す平面図である。図３は、図２のＡ−Ａ断面図である。
【００２５】
図２は、ＴＦＴアレイ基板１００上の画素４７の１つを示す平面図である。ＴＦＴアレイ基板１００上には、このような画素４７がマトリクス状に複数配置されている。
【００２６】
図２及び図３において、ガラス等の透明な絶縁性の基板１上に、その一部がゲート電極２を構成するゲート配線４３が形成されている。ゲート配線４３は、基板１上において一方向に直線的に延在するように配設されており、ここではその方向をＸ方向とする。
【００２７】
また、基板１上には、補助容量電極３がゲート配線４３と同じ層によって形成されている。補助容量電極３は、ゲート配線４３と間隔を設けて配設され、ゲート配線４３と平行するようにＸ方向に延在している。すなわち、隣接するゲート配線４３の間に補助容量電極３が形成されている。補助容量電極３は、安定した表示を可能とするためのキャパシタを構成する電極であり、蓄積容量電極とも呼称される。補助容量電極３は、各画素４７に接続されるＴＦＴ５０がオフになった後もＴＦＴ５０からの駆動電圧を保持する。なお、補助容量電極３は、容量を増やすために、画素４７の外周縁に沿ってそれぞれＹ方向に延在する補助容量電極３１を含んでいる。
【００２８】
ゲート電極、ゲート配線４３、及び補助容量電極３、３１を覆うように第１の絶縁膜４が設けられている。第１の絶縁膜４は、ゲート電極２の直上の部分において、ゲート絶縁膜として機能する。
【００２９】
第１の絶縁膜４の上には、ゲート配線４３及び補助容量電極３に直交するように、直線状の半導体層５が形成されている。ここでは、その方向をＹ方向とする。半導体層５は、例えばｉ−ａ−Ｓｉ膜により形成されている。半導体層５は、Ｙ方向に延在するように間隔を設けて複数配設される。半導体層５は、ゲート配線４３との交差部において分岐し、ゲート配線４３に沿って延在する部分を有している。半導体層５の延在する部分のうち、第１の絶縁膜４を介してゲート電極２の対面に、ＴＦＴ５０の活性領域層ＡＲを構成する。なお、Ｙ方向に延在する直線状の半導体層５は、後述するソース配線４４の冗長配線として利用することができる。すなわち、この直線状の半導体層５は、ソース配線４４の形成領域に合わせて形成されるものであり、ソース配線４４が断線したような場合でも電気信号の途絶を防止することが可能である。
【００３０】
半導体層５の上には、オーミックコンタクト膜６とソース配線４４とが順次積層されている。Ｙ方向に延在した半導体層５と重複するように、直線状のソース配線４４がＹ方向に延在して設けられている。ソース配線４４は、半導体層５よりも小さい幅寸法で形成され、半導体層５のパターン端部からはみ出ないように配設されている。そして、ソース配線４４と半導体層５との間には、オーミックコンタクト膜６が設けられている。オーミックコンタクト膜６は、ソース配線４４と略同じ形状を有しており、ソース配線４４に重複して設けられている。オーミックコンタクト膜６は、例えばｎ＋ａ−Ｓｉ膜により形成される。
【００３１】
ソース配線４４は、半導体層５と同様にゲート配線４３との交差部において分岐し、ゲート配線４３に沿って延在する。この、ゲート配線４３に沿って延在する部分が、ソース電極８となる。すなわち、半導体層５の活性領域層ＡＲの一部と重複するように、ソース電極８がソース配線４４から延在されている。ソース電極８は、半導体層５より小さい形状で形成され、半導体層５のパターン端部からはみ出ないように配設されている。なお、ソース電極８と半導体層５との間には、オーミックコンタクト膜６が設けられている。オーミックコンタクト膜６は、ソース電極８と略同じ形状を有している。
【００３２】
また、半導体層５の活性領域層ＡＲ上から、ドレイン電極９が延在している。ドレイン電極９は、活性領域層ＡＲから画素４７のＹ方向に延在する部分と、さらにそこから画素４７の外周縁に沿ってＸ方向に延在する部分とを有している。ドレイン電極９は、ソース配線４４及びソース電極８と同じ層によって形成される。ドレイン電極９は、半導体層５の活性領域層ＡＲ上において、ソース電極８と離間して設けられている。すなわち、半導体層５の活性領域層ＡＲは、ＴＦＴチャネル部１０を間に挟んで、その上に、ソース電極８が設けられる領域とドレイン電極９が設けられる領域とを有している。なお、ドレイン電極９と半導体層５との間には、オーミックコンタクト膜６が設けられている。オーミックコンタクト膜６は、ドレイン電極９と半導体層５が重複する部分に設けられている。
【００３３】
従って、オーミックコンタクト膜６は、ソース配線４４と重複するように、直線状にＹ方向に延在する。そして、オーミックコンタクト膜６は、ソース電極８と重複するように、ゲート配線４３との交差部において分岐してＸ方向に延在する。さらに、オーミックコンタクト膜６は、ドレイン電極９と半導体層５が重複する部分に設けられる。半導体層５においてチャネル部１０となる領域には、オーミックコンタクト膜６は設けられていない。
【００３４】
ソース配線４４、ソース電極８、及びドレイン電極９を覆うように、第２の絶縁膜１１が設けられている。第２の絶縁膜１１は、無機絶縁膜により形成される。本実施の形態では、第２の絶縁膜１１を貫通する第１のコンタクトホール１２が、ドレイン電極９上に設けられている。すなわち、第２の絶縁膜１１である無機絶縁膜は、ドレイン電極９に到達する第１のコンタクトホール１２を有している。そして、第２の絶縁膜１１の上には、この第１のコンタクトホール１２を介して前記ドレイン電極９に接続する、コンタクト導電膜１３が形成されている。コンタクト導電膜１３によって、第１のコンタクトホール１２の底面を構成するドレイン電極９上と、第１のコンタクトホール１２の側壁面を構成する第２の絶縁膜１１端面と、第１のコンタクトホール１２外周の第２の絶縁膜１１上とが、覆われている。第１のコンタクトホール１２及びコンタクト導電膜１３は、ドレイン電極９のうち、活性領域層ＡＲから画素４７のＹ方向に延在する部分に配設されている。
【００３５】
ここで、コンタクト導電膜１３には、Ｍｏ（モリブデン）、Ｔｉ（チタン）、及びＷ（タングステン）等の金属膜が形成される。このコンタクト導電膜１３により、ドレイン電極９と、後述する画素電極１６との電気的コンタクトを良好にすることができる。
【００３６】
コンタクト導電膜１３を覆うように、第２の絶縁膜１１上全体に第３の絶縁膜１４が形成される。第３の絶縁膜１４は、有機絶縁膜であり、有機系樹脂により形成される。本実施の形態では、コンタクト導電膜１３上に、第３の絶縁膜１４を貫通する第２のコンタクトホール１５が設けられている。すなわち、第３の絶縁膜１４である有機絶縁膜は、コンタクト導電膜１３に到達する第２のコンタクトホールを有している。第２のコンタクトホール１５の底面はコンタクト導電膜１３によって構成される。従って、コンタクト導電膜１３の端部が、第３の絶縁膜１４に覆われている。また、第２のコンタクトホール１５の側壁面を構成する第３の絶縁膜１４の端面は、なだらかなテーパー形状となっている。よって、第２のコンタクトホール１５は、その底面の寸法よりも開口端の寸法が大きく形成されている。第２のコンタクトホール１５は、その底面の寸法が第１のコンタクトホール１２の底面の寸法よりも小さくなるように形成されることが好ましい。また、第２のコンタクトホール１５の底面が、上面視で第１のコンタクトホール１２の内側に配置されるように形成されることが好ましい。
【００３７】
そして、第３の絶縁膜１４上には、第２のコンタクトホール１５を介してコンタクト導電膜１３と接続する画素電極１６が形成される。画素電極１６は、ゲート配線４３、補助容量電極３、及び隣接するソース配線４４に囲まれた領域に設けられる。このとき、Ｙ方向において画素電極１６が、補助容量電極３の一部と、ドレイン電極９のＸ方向に延在する部分とに重複するように配置される。また、Ｘ方向において画素電極１６が、それぞれの補助容量電極３１の一部と重複するように配置される。なお、画素電極１６にはＩＴＯやＩＺＯ等の透明導電性膜が形成される。
【００３８】
画素電極１６は、第２のコンタクトホール１５の側壁面及び底面を覆っている。従って、第２のコンタクトホール１５の底面において、コンタクト導電膜１３を介してドレイン電極９と電気的に接続される構成となっている。
【００３９】
続いて、本実施の形態における表示装置の製造方法について、図を参照して詳細に説明する。図４及び図５は、本実施の形態に係るＴＦＴアレイ基板１００の一製造工程を示す断面図である。なお、図４及び図５に示す断面は、図３と同様に、図２におけるＡ−Ａ断面に対応する。また、図６及び図７には、各工程における平面図を示している。
【００４０】
まず初めに、ガラス等の透明な絶縁性の基板１上全面に、第１の金属薄膜を成膜する。第１の金属薄膜として、Ａｌ（アルミ）等の電気的比抵抗値の低い材料を用いることが好ましい。ここでは、アルゴン（Ａｒ）ガスを用いた公知のスパッタリング法により、例えば膜厚２００ｎｍのＡｌ膜を成膜する。この場合のスパッタリング条件は、ＤＣマグネトロンスパッタリング方式を使用し、成膜パワー密度３Ｗ／ｃｍ２、Ａｒガス流量４０ｓｃｃｍとする。
【００４１】
その後、第１回目の写真製版工程によって、第１の金属薄膜の上にレジストパターンを形成する。このレジストパターンを介して、公知の燐酸、酢酸、硝酸を含む溶液を用いて第１の金属薄膜をエッチングする。そして、レジストパターンを除去する。これにより、図４（ａ）及び図６（ａ）に示すように、ゲート電極２を含むゲート配線４３、及び補助容量電極３１を含む補助容量電極３がパターニングされる。
【００４２】
ゲート電極２、ゲート配線４３、及び補助容量電極３、３１を覆うように、第１の絶縁膜４を形成する。例えば、第１の絶縁膜４として、膜厚約４００ｎｍの窒化シリコン膜（ＳｉＮｘ：ｘは正数）を、化学的気相成長（ＣＶＤ）法を用いて基板１全面に成膜する。
【００４３】
続いて、第１の絶縁膜４上に、半導体層５となる材料とオーミックコンタクト膜６となる材料とをこの順に基板１全面に成膜する。半導体層５となる材料として、アモルファスシリコン（ａ−Ｓｉ）膜を用いることができる。また、オーミックコンタクト膜６となる材料として、リン（Ｐ）を不純物として添加したｎ＋型のアモルファスシリコン（ｎ＋ａ−Ｓｉ）膜を用いることができる。例えば、化学的気相成長（ＣＶＤ）法を用いて、アモルファスシリコン膜を約２００ｎｍの厚さに形成して、さらにｎ＋型のアモルファスシリコン膜を約５０ｎｍの厚さに形成する。
【００４４】
オーミックコンタクト膜６となる材料を成膜後、第２回目の写真製版工程を経て、フォトレジストパターンを形成する。このフォトレジストパターンを介して、オーミックコンタクト膜６となるｎ＋型のアモルファスシリコン膜、及び半導体層５となるアモルファスシリコン膜をエッチングする。ここでは、フッ素系ガスを用いた公知のドライエッチング法等を用いてパターニングする。その後、レジストパターンを除去すると、図４（ｂ）及び図６（ｂ）に示すような構成となる。具体的には、ゲート配線４３及び補助容量電極３と交差するようにＹ方向へ直線状に延在し、ゲート配線４３との交差部から分岐してゲート電極２上に活性領域層ＡＲを構成する半導体層５が形成される。また、半導体層５と同じパターン形状のオーミックコンタクト膜６が、半導体層５上に形成される。
【００４５】
次に、オーミックコンタクト膜６を覆うように、ソース配線４４となる第２の金属薄膜を成膜する。第２の金属膜には、例えば、Ｃｒの上に、添加物としてＮｉを含むＡｌ系の配線材料を積層した積層膜を用いることができる。Ｃｒを用いることによって、オーミックコンタクト膜６のｎ＋ａ−Ｓｉ膜との良好なコンタクトを達成すること可能となる。また、Ａｌ系の配線材料を用いることによって、配線の抵抗を低く抑えることが可能となる。ここでは、Ａｒガスを用いた公知のスパッタリング法により、膜厚１００ｎｍのＣｒ膜、及び膜厚１００ｎｍのＡｌ膜を基板１全面に成膜する。スパッタリング条件は、ＤＣマグネトロンスパッタリング方式を使用し、成膜パワー密度３Ｗ／ｃｍ２、Ａｒガス流量４０ｓｃｃｍとする。
【００４６】
第２の金属薄膜上に、第３回目の写真製版工程によって、レジストパターンを形成する。このレジストパターンを介して、公知の燐酸、酢酸、硝酸を含む溶液を用いてＡｌ膜をエッチングする。そして、公知の硝酸セリウムアンモニウムを含む溶液を用いて、さらにＣｒ膜をエッチングする。これにより、ソース配線４４、ソース電極８、及びドレイン電極９がパターニングされる。
【００４７】
続いて、このとき、レジストパターンがそれぞれの上に形成された、ソース配線４４、ソース電極８、ドレイン電極９を介して、オーミックコンタクト膜６を再度エッチングする。ここでは、例えばフッ素系ガスを用いた公知のドライエッチングを行う。これにより、図４（ｃ）及び図６（ｃ）に示すように、ソース電極８とドレイン電極９との間のオーミックコンタクト膜６が除去され、半導体層５にチャネル部１０が形成される。また、同時に、オーミックコンタクト膜６がソース配線４４及びソース電極８と略同形状にパターニングされる。
【００４８】
ソース配線４４、ソース電極８、及びドレイン電極９を覆うように、第２の絶縁膜１１を基板１全面に成膜する。第２の絶縁膜１１として、無機絶縁膜が形成される。ここでは、ＣＶＤ法を用いて、膜厚約１００ｎｍの窒化シリコン膜（ＳｉＮｘ：ｘは正数）を成膜する。続いて、第４回目の写真製版工程によって、第２の絶縁膜１１上にレジストパターンを形成する。このレジストパターンを介して、フッ素系ガスを用いた公知のドライエッチング法等により、第２の絶縁膜１１をエッチングして、第１のコンタクトホール１２を形成する。これにより、図４（ｄ）及び図６(ｄ)に示すように、第１のコンタクトホール１２内のドレイン電極９が露出する。
【００４９】
第１のコンタクトホール１２を形成した後、コンタクト導電膜１３となる第３の金属薄膜を基板１全面に成膜する。第３の金属薄膜として、Ｍｏ（モリブデン）、Ｔｉ（チタン）、及びＷ（タングステン）等の金属膜を用いることができる。ここでは、スパッタリング法等を用いて、ＩＴＯ等の透明導電性膜よりも延性が高いＭｏ膜を約１００ｎｍの厚さで成膜する。これにより、第１のコンタクトホール１２内に露出したドレイン電極９、第１のコンタクトホール１２の側壁面、及び第２の絶縁膜１１上が第３の金属薄膜により覆われる。続いて第５回目の写真製版工程を経て、第３の金属薄膜の上に、レジストパターンを形成する。このレジストパターンを介して、公知の燐酸、酢酸、硝酸を含む溶液を用いて、第３の金属薄膜をエッチングする。これにより、図５（ｅ）及び図７（ｅ）のように、コンタクト導電膜１３が第１のコンタクトホール１２を覆う形状にパターニングされる。
【００５０】
次に、コンタクト導電膜１３と第２の絶縁膜１１とを覆うように、第３の絶縁膜１４を形成する。第３の絶縁膜１４には、有機絶縁膜が用いられる。第３の絶縁膜１４として、感光性を有する有機系樹脂絶縁膜を形成する。ここでは、例えば、アクリル系の感光性樹脂膜であるＪＳＲ（株）製の製品名ＰＣ３３５を用いる。第３の絶縁膜１４を、スピンコート法等を用いて、３．２〜３．９μｍの膜厚となるように、基板１上に塗布する。
【００５１】
その後、第６回目の写真製版工程によって、コンタクト導電膜１３上の第３の絶縁膜１４を除去して、第２のコンタクトホール１５を形成する。ここで、本実施の形態では、第１のコンタクトホール１２がコンタクト導電膜１３に覆われており、その底面を構成するドレイン電極９が露出していない。すなわち、ドレイン電極９に添加物としてＮｉを含むＡｌ形の配線材料を用いても、第６回目の写真製版工程で使われる現像液によって、ドレイン電極９がエッチングされることを防ぐことができる。第２のコンタクトホール１５は、その底面が第１のコンタクトホール１２の底面の寸法よりも小さくなるように形成されることが好ましい。また、第２のコンタクトホール１５の底面が、上面視で第１のコンタクトホール１２の内側に配置されるように形成されることが好ましい。これにより、第２のコンタクトホール１５を形成する際に、第１のコンタクトホール１２内のドレイン電極９が確実にコンタクト導電膜１３に覆われる。また、第２のコンタクトホール１５の側壁面となる第３の絶縁膜１４端面が、なだらかなテーパー形状となるように、第３の絶縁膜１４のパターニングを行うことが好ましい。これにより、図５（ｆ）及び図７（ｆ）に示すように、第２のコンタクトホール１５内のコンタクト導電膜１３が露出する。
【００５２】
第２のコンタクトホール１５を形成した後、第３の絶縁膜１４上に画素電極１６となる透明導電性薄膜を基板１全面に成膜する。例えば、公知のスパッタリング法により、酸化インジウム（Ｉｎ２Ｏ３）及び酸化スズ（ＳｎＯ２）を混合したＩＴＯ膜を１００ｎｍの厚さに成膜する。そして、第７回目の写真製版工程において、画素電極１６となる領域の透明導電性薄膜上にレジストパターンを形成する。このレジストパターンを介して、塩酸及び硝酸を含む溶液を用いた公知のウェットエッチングにより、透明導電性薄膜を除去する。これにより、透明導電性薄膜がパターニングされ、図５（ｇ）及び図７（ｇ）に示すように、第２のコンタクトホール１５を介してコンタクト導電膜１３と接続する画素電極１６が形成される。以上の工程を経て、本実施の形態のＴＦＴアレイ基板１００が完成する。
【００５３】
このように、本実施の形態では、ドレイン電極９上に設けられた第１のコンタクトホール１２を覆うように、コンタクト導電膜１３を形成する。そして、コンタクト導電膜１３上に、有機絶縁膜である第３の絶縁膜１４を貫通する第２のコンタクトホール１５を形成する。これにより、有機絶縁膜に第２のコンタクトホール１５を形成する際に、第１のコンタクトホール１２内のドレイン電極９がコンタクト導電膜１３に覆われる構成となる。従って、ドレイン電極９に添加物としてＮｉを含むＡｌ系の配線材料を用いることができる。そして、第２のコンタクトホール１５が形成される部分の有機絶縁膜を除去するための現像液によって、ドレイン電極９にピンホールが発生することを防ぐことができる。すなわち、画素電極１６とドレイン電極９との電気的接続が絶たれることを確実に防止することができる。よって、表示装置に点欠陥が発生するのを防止でき、信頼線の高い表示装置を高歩留まりで製造することが可能となる。また、有機絶縁膜に第２のコンタクトホール１５を形成するための現像液によって、ドレイン電極９がエッチングされるのを防止することができるので、ドレイン電極９をＡｌとＭｏの積層構造としなくてもよい。従って、線幅の寸法ばらつきを小さくすることができ、高開口率が達成できる。
【００５４】
本実施の形態では、また、画素電極１６とドレイン電極９とはコンタクト導電膜１３を介して電気的に接続される。これにより、接続抵抗を低くすることができる。さらに、有機絶縁膜をマスクとした無機絶縁膜のドライエッチングによりコンタクトホールを形成しないので、有機絶縁膜が不均一に膜減りすることがない。従って、表示品質に優れた表示装置を製造することが可能となる。
【００５５】
なお、本実施の形態では、ＴＦＴアレイ基板１００を有するアクティブマトリクス型液晶表示装置について説明したが、本発明はこれに限られるものではない。例えば、有機ＥＬや電子ペーパーなどの、液晶以外の表示材料を用いた表示装置であってもよい。また、コンタクト導電膜１３によって、第１のコンタクトホール１２外周の第２の絶縁膜１１上から第１のコンタクトホール１２底面にかけた領域が覆われるものとして例示的に説明をしたが、これに限定されるものではない。少なくとも第１のコンタクトホール１２の底面全体が、コンタクト導電膜１３からはみ出さずに覆われていればよい。
【００５６】
以上の説明は、本発明の実施の形態を説明するものであり、本発明が以上の実施の形態に限定されるものではない。また、当業者であれば、以上の実施の形態の各要素を、本発明の範囲において、容易に変更、追加、変換することが可能である。
【図面の簡単な説明】
【００５７】
【図１】本実施の形態に係るＴＦＴアレイ基板の構成を示す正面図である。
【図２】本実施の形態に係るＴＦＴアレイ基板の画素構成を示す平面図である。
【図３】図２のＡ−Ａ断面図である。
【図４】本実施の形態に係るＴＦＴアレイ基板の製造工程を示す断面図である。
【図５】本実施の形態に係るＴＦＴアレイ基板の製造工程を示す断面図である。
【図６】本実施の形態に係るＴＦＴアレイ基板の製造工程を示す平面図である。
【図７】本実施の形態に係るＴＦＴアレイ基板の製造工程を示す平面図である。
【符号の説明】
【００５８】
１  基板、２  ゲート電極、３  補助容量電極、４  第１の絶縁膜、
５  半導体層、６  オーミックコンタクト膜、８  ソース電極、
９  ドレイン電極、１０  チャネル部、１１  第２の絶縁膜、
１２  第１のコンタクトホール、１３  コンタクト導電膜、
１４  第３の絶縁膜、１５  第２のコンタクトホール、
１６  画素電極、３１  補助容量電極、
４１  表示領域、４２  額縁領域、４３  ゲート配線、４４  ソース配線、
４５  走査信号駆動回路、４６  表示信号駆動回路、４７  画素、
５０  ＴＦＴ、１００  ＴＦＴアレイ基板、ＡＲ  活性領域層
【図１】
2009003328.tif 000003
【図２】
2009003328.tif 000004
【図３】
2009003328.tif 000005
【図４】
2009003328.tif 000006
【図５】
2009003328.tif 000007
【図６】
2009003328.tif 000008
【図７】
2009003328.tif 000009