(57)【要約】【課題】第１の半導体装置の上部に第２の半導体装置を積層する積層型半導体装置において、接続の不具合を回避する。【解決手段】積層型半導体装置１１２は、配線基板１０１上に配置された少なくとも一つずつの導体ランド１０３及び半導体素子１０２を有する第１の半導体装置１１０と、配線基板１０１上に、導体ランド１０３及びその上に接続される金属ボール１０４ａを介して搭載された第２の半導体装置１１１とを備える。第２の半導体装置１１１は、半導体素子１０２の少なくとも一部の上方に重なるように配置される。導体ランド１０３及び半導体素子１０２の少なくとも一方は、配線基板１０１上において片寄った配置となっている。【選択図】図２
2009277697.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体装置上に第２の半導体装置が搭載された積層型半導体装置であって、
前記第１の半導体装置の上面に、複数の導体ランドが配置された導体ランド配置領域と、少なくとも一つの半導体素子が配置された半導体素子配置領域とが設けられ、
前記第２の半導体装置は、前記複数の導体ランドを介して前記第１の半導体装置上に搭載され、
前記導体ランド配置領域及び前記半導体素子配置領域の少なくとも一方は、前記第１の半導体装置上面において片寄った配置となっていることを特徴とする積層型半導体装置。
【請求項２】
請求項１において、
前記第２の半導体及び前記半導体素子は互いに重なった部分を有することを特徴とする積層型半導体装置。
【請求項３】
第１の半導体装置上に第２の半導体装置が搭載された積層型半導体装置であって、
前記第１の半導体装置の上面に、複数の導体ランドが配置された導体ランド配置領域と、少なくとも一つの半導体素子が配置された半導体素子配置領域とが設けられ、
前記第２の半導体装置は、前記複数の導体ランドを介して前記第１の半導体装置上に搭載され、
前記第２の半導体装置の周縁に位置する領域が、前記半導体素子と重なっていることを特徴とする積層型半導体装置。
【請求項４】
請求項２又は３において、
前記半導体素子と前記第２の半導体装置とが接着媒体により接続されていることを特徴とする積層型半導体装置。
【請求項５】
請求項１〜４のいずれか一つにおいて、
前記第２の半導体装置は、その下面に設けられた複数の金属ボールをそれぞれ前記複数の導体ランドと接続することにより前記第１の半導体装置上に搭載されていることを特徴とする積層型半導体装置。
【請求項６】
第１の半導体装置上に、複数の第２の半導体装置が搭載された積層型半導体装置であって、
前記第１の半導体装置の上面に、複数の導体ランドが配置された導体ランド配置領域と、少なくとも一つの半導体素子が配置された半導体素子配置領域とが設けられ、
前記複数の第２の半導体装置は、いずれも、前記複数の導体ランドを介して前記第１の半導体装置上に搭載されていることを特徴とする積層型半導体装置。
【請求項７】
請求項６において、
前記複数の第２の半導体装置は、互いに重なった部分を有することを特徴とする積層型半導体装置。
【請求項８】
請求項６又は７において、
前記複数の第２の半導体装置は、いずれも、その下面に設けられた複数の金属ボールをそれぞれ前記複数の導体ランドと接続することにより前記第１の半導体装置上に搭載されていることを特徴とする積層型半導体装置。
【請求項９】
請求項１〜７のいずれか一つにおいて、
前記半導体素子上面の少なくとも一部は、前記第２の半導体装置に覆われることなく露出していることを特徴とする積層型半導体装置。
【請求項１０】
請求項１〜７のいずれか一つにおいて、
前記半導体素子配置領域は、前記第１の半導体装置上面の一つの辺又は一つの角と近接するように設けられ、
前記導体ランド配置領域は、前記半導体素子配置領域と前記一つの辺と間、又は、前記半導体素子配置領域と前記一つの角との間を避けて配置されていることを特徴とする積層型半導体装置。
【請求項１１】
請求項１０において、
前記半導体素子と前記一つの辺との間の領域、又は、前記半導体素子と前記一つの角との間の領域に、前記第２の半導体装置との電気的接続を有していない少なくとも一つのダミーランドを更に備えることを特徴とする積層型半導体装置。
【請求項１２】
請求項１〜７のいずれか一つにおいて、
前記導体ランド配置領域は、前記第１の半導体装置上面における中央部に設けられ、
前記半導体素子配置領域は、前記第１の半導体装置上面における前記導体ランド配置領域よりも外側に設けられることを特徴とする積層型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一つの半導体装置上に他の半導体装置が搭載された積層型半導体装置に関するものである。
【背景技術】
【０００２】
近年、ＯＡ機器、家電機器等に組み込まれる電子部品の小型化、薄型化が進んでいる。更には一般ユーザからの幅広い要望に応える多種多機能化に伴い、それらの部品として使用される半導体装置について、多端子化、高機能化の要求が強まっている。
【０００３】
このような要求に対して、複数の半導体装置を積層した積層型半導体装置が開発されている。例えば、半導体チップを配線基板上に実装した半導体装置と、ボールグリッドアレイパッケージ（以下、ＢＧＡという）とが間に金属ボールを介して積層された積層型半導体装置がある。
【０００４】
２つの半導体装置から成る積層型半導体装置は、マザー基板と実質的に接合している第１の半導体装置と、該第１の半導体装置の上に積層搭載された第２の半導体装置とから成る。これらの半導体装置においては、半導体チップと配線基板との熱膨張係数の相違により、半導体装置の反りが発生することが多い。特に、マザー基板に対して半田付けを行う際のリフロー加熱雰囲気においては、より顕著な反りが生じ、これは金属ボールの接続不良という不具合が発生する原因となる。
【０００５】
これらの点に関して、例えば、特許文献１に記載されている半導体装置が知られている。該半導体装置は、配線基板上の表面に設けられたランドの厚みが配線基板の中央部から外周部に向かって徐々に厚くなるように設定されている。このような構成を採用することにより、半導体装置の反りが発生した場合においても接続不良を低減できるとしている。
【特許文献１】特開２００４−２８１８１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示された構成に代表されるような従来の半導体装置の場合、半導体装置の反り挙動量を予測し、その挙動量に応じてランド厚みを形成しておく必要がある。これは、現実的とは言えない。
【０００７】
また、セット機器に使用される半田ペースト、マザー基板サイズ等によりセット機器メーカー毎にリフロー温度が異なる。このため、当然のことながら加熱時の半導体装置の反り挙動量も異なる量となってしまう。よって、ランド厚みの予測が大きく外れることも考えられる。
【０００８】
仮に、リフロー加熱により金属ボールの接続が問題無く行なわれて金属間結合されたとしても、リフロー工程完了後に常温にまで冷却された際には、逆に金属ボール、キャリア基板、マザー基板ランド近傍に大きな負荷がかかることは容易に推測できる。
【０００９】
ここで発明者等によっても確認された、従来構造の積層型半導体装置を組み立てた際の不具合事例について説明する。
【００１０】
積層型半導体装置は、マザー基板に近い方から第１の半導体装置、第２の半導体装置、第３の半導体装置のように順に積み重なった構造を有する。ここで、積層型半導体装置を搭載する筐体の大きさ、機能等に応じて積層する半導体装置の数が決められる。以下では、小型携帯機器に多く使われている構成である第１及び第２の半導体装置を用いた積層型半導体装置を例として取り上げる。
【００１１】
図１０（ａ）及び（ｂ）は、従来の第１の半導体装置１０の構造を示す平面図及び断面図である。ここに示す通り、第１の半導体装置１０は、配線パターン（図示せず）が形成された配線基板１を用いて構成されている。配線基板１の一方の面上には半導体素子２がフリップチップ工法により搭載されていると共に、同一の面上には第２の半導体装置と接合するための複数の導体ランド３が設けられている。また、配線基板１の他方の面には、実装のための金属ボール４が設けられている。配線基板１内の配線パターンにより、半導体素子２と金属ボール４とは電気的に接続されている。
【００１２】
また、図１０（ｃ）は、従来の第２の半導体装置１１の構造を示す側面図である。
【００１３】
第２の半導体装置１１は、配線パターン（図示せず）が形成された配線基板１ａ上に半導体素子（図示せず）がフリップチップ工法、ワイヤーボンディング工法等により搭載され、被覆樹脂５によって封止されている。
【００１４】
更に、配線基板１ａの他方の面には、金属ボール４ａが設けられている。配線基板１ａ内の配線パターンにより、半導体素子と金属ボール４ａとは電気的に接続されている。尚、金属ボール４ａは、第２の半導体装置１１を配線基板１上に搭載した際に半導体素子２上に位置することになる領域２０（配線基板１ａの中央付近）には設けられていない。
【００１５】
図１１（ａ）及び（ｂ）は、リフロー加熱実装工程により第１の半導体装置１０上に第２の半導体装置１１を積層実装する工程を説明するための側面図である。図１１（ｂ）のように両半導体装置を積層することにより実装体（積層型半導体装置１２）が完成する。
【００１６】
しかし、この際、図１２に示すように、第１の半導体装置１０に反りが生じる。このため、第１の半導体装置１０と第２の半導体装置１１との間に介在して接続を行なう金属ボール４ａについて、円６で囲んで示すような接続の不具合、いわゆるオープン不良が引き起こされる。
【００１７】
このように、従来の積層型半導体装置において発生するオープン不良の解消が課題となっている。
【００１８】
以上に鑑み、本発明は、リフロー加熱等により半導体装置が反る場合においても高い信頼性を維持できる積層型半導体装置の実現を目的とする。
【課題を解決するための手段】
【００１９】
前記の目的を達成するため、本願発明者らは従来の半導体装置におけるオープン不良に関して更に検証した。一般に、図１０（ａ）及び（ｂ）に示すように、第１の半導体装置１０は、その配線基板１の中央付近に半導体素子２を搭載していることが多い。このため、第２の半導体装置１１を搭載するための導体ランド３は、配線基板１の周縁部に配置しなければならない。よって、第１の半導体装置１０に反りが生じた場合、周縁部に配置された導体ランド３の高さと、中央付近に配置された導体ランド３の高さとの差（導体ランド高さの高低差）が非常に大きくなる。これがオープン不良の発生する一因と考えられる。
【００２０】
ここで、第１の半導体装置１０の上面に配置された導体ランド３について、最も離れている導体ランド３同士の距離が長くなるほど、半導体装置１０の反りの影響が大きくなるのは明らかである。
【００２１】
尚、本例では第１の半導体装置１０の中央部が凹形状になる反り挙動を示している。この結果、積層型半導体装置１２の中央部側においてオープン不良が生じている。しかし、反り挙動は、各半導体装置を構成する配線基板１、半導体素子２及び被覆樹脂５のそれぞれの材料に関する物性値及び大きさ、組立工程における製造条件等の様々な要因のバランスによって生じるものである。このため、本例とは逆の反り、つまり第１の半導体装置１０の中央部が凸形状となる場合もある。このときには、積層型半導体装置１２の周縁部においてオープン不良が発生することになる。
【００２２】
このことから、半導体素子、導体ランドの配置を調整することにより、第２の半導体装置を固定している導体ランドの最も離れたもの同士の距離を短くすることを着想した。
【００２３】
具体的には、本発明に係る第１の積層型半導体装置は、第１の半導体装置上に第２の半導体装置が搭載された積層型半導体装置であって、第１の半導体装置の上面に、複数の導体ランドが配置された導体ランド配置領域と、少なくとも一つの半導体素子が配置された半導体素子配置領域とが設けられ、第２の半導体装置は、複数の導体ランドを介して第１の半導体装置上に搭載され、導体ランド配置領域及び半導体素子配置領域の少なくとも一方は、第１の半導体装置上面において片寄った配置となっている。
【００２４】
本発明の第１の積層型半導体装置によると、導体ランドが半導体素子の周囲に配置されている従来の構造に比べ、最も離れた導体ランド同士の距離を短くすることが可能である。このため、配線基板上に導体ランド及び金属ボール等を介して第２の半導体装置を接続したとき、熱膨張係数の違いから第１及び第２の半導体装置が反ったとしても、導体ランド高さの高低差を従来の構造よりも小さくすることができる。これにより、オープン不良の発生を抑制することができる。
【００２５】
尚、第２の半導体及び半導体素子は互いに重なった部分を有することが好ましい。
【００２６】
このようにすると、積層型半導体装置をより小型化することができる。
【００２７】
また、本発明に係る第２の積層型半導体装置は、第１の半導体装置上に第２の半導体装置が搭載された積層型半導体装置であって、第１の半導体装置の上面に、複数の導体ランドが配置された導体ランド配置領域と、少なくとも一つの半導体素子が配置された半導体素子配置領域とが設けられ、第２の半導体装置は、複数の導体ランドを介して第１の半導体装置上に搭載され、第２の半導体装置の周縁に位置する領域が、半導体素子と重なっていることが好ましい。
【００２８】
従来の積層型半導体装置の場合、第２の半導体装置は、その中央部分が半導体素子の上に重なっており、且つ、周縁部において第１の半導体装置と導体ランドを介して電気的に接続されていた。これに対し、本発明の第２の半導体装置の場合、最も離れた導体ランド同士の距離を短くすることが可能である。よって、第２の積層型半導体装置によると、第１の積層型半導体装置と同様に、オープン不良の発生を抑制することができる。
【００２９】
尚、半導体素子と第２の半導体装置とが接着媒体により接続されていることが好ましい。
【００３０】
このようにすると、半導体素子と第２の半導体装置との接続の信頼性を高めることができる。
【００３１】
また、第２の半導体装置は、その下面に設けられた複数の金属ボールをそれぞれ複数の導体ランドと接続することにより第１の半導体装置上に搭載されていることが好ましい。
【００３２】
つまり、第１の半導体装置と第２の半導体装置とが導体ランド及びその上に設けられる金属ボールを介して接続されているのであっても良い。
【００３３】
また、第１の半導体装置上に、複数の第２の半導体装置が搭載された積層型半導体装置であって、第１の半導体装置の上面に、複数の導体ランドが配置された導体ランド配置領域と、少なくとも一つの半導体素子が配置された半導体素子配置領域とが設けられ、複数の第２の半導体装置は、いずれも、複数の導体ランドを介して第１の半導体装置上に搭載されていることが好ましい。
【００３４】
第１の半導体装置上に第２の半導体装置を搭載した場合、第２の半導体装置は、それ自身に反りを生じることに加えて、第１の半導体装置の反りによる影響も受けている。このような反りの累積のため、更に他の半導体装置（第３の半導体装置）を第２の半導体装置上に搭載して３層の構造を実現しようとすると、反り挙動の予測が難しくなって搭載も難しいものとなる。また、第３の半導体装置上にまた更に第４の半導体装置を搭載するようなことは極めて困難となる。
【００３５】
それに対し、第２の半導体装置上に更に第３の半導体装置を積層して３層の構造とするのに代えて、第１の半導体装置上に複数の第２の半導体装置を搭載するのであれば、前記のような反りの累積を考えることは不要であり、搭載は容易である。
【００３６】
また、複数の第２の半導体装置は、互いに重なった部分を有することが好ましい。
【００３７】
このようにすると、積層型半導体装置をより小型化することができる。
【００３８】
また、複数の第２の半導体装置は、いずれも、その下面に設けられた複数の金属ボールをそれぞれ複数の導体ランドと接続することにより第１の半導体装置上に搭載されていることが好ましい。
【００３９】
つまり、第１の半導体装置と第２の半導体装置の接続が、導体ランド及びその上に設けられる金属ボールを介して接続されているのであっても良い。
【００４０】
また、半導体素子上面の少なくとも一部は、第２の半導体装置に覆われることなく露出していても良い。
【００４１】
また、半導体素子配置領域は、第１の半導体装置上面の一つの辺又は一つの角と近接するように設けられ、導体ランド配置領域は、半導体素子配置領域と一つの辺と間、又は、半導体素子配置領域と一つの角との間を避けて配置されていることが好ましい。
【００４２】
第２の半導体装置と電気的に接続される導体ランドが配置される導体ランド配置領域と、半導体素子配置領域とをこのように配置すると、最も離れた導体ランド同士の距離をより短くすることができ、金属ボールのオープン不良の発生をより確実に抑制することができる。
【００４３】
また、半導体素子と一つの辺との間の領域、又は、半導体素子と一つの角との間の領域に、第２の半導体装置との電気的接続を有していない少なくとも一つのダミーランドを更に備えることが好ましい。
【００４４】
第２の半導体装置に対する電気的接続に用いられない導体ランドであれば、前記のような位置に設けることも可能である。
【００４５】
また、導体ランド配置領域は、第１の半導体装置上面における中央部に設けられ、半導体素子配置領域は、第１の半導体装置上面における導体ランド配置領域よりも外側に設けられることが好ましい。
【００４６】
このようにすると、最も離れた導体ランド同士の距離を更に短くすることができ、金属ボールのオープン不良抑制のためには効果的である。
【発明の効果】
【００４７】
本発明によると、第１の半導体装置上に第２の半導体装置が積層された積層型半導体装置において、それぞれの半導体装置に反りが発生したとしても、金属ボールの接続不具合を回避することができる。このため、接続信頼性が向上した積層型半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００４８】
以下、本発明の各実施形態に係る積層型半導体装置について、図面を参照しながら説明する。尚、各図において、同等の構成要素については同じ符号を用いることにより詳しい説明を省略する場合がある。
【００４９】
積層型半導体装置は、マザー基板に近い方から第１の半導体装置、第２の半導体装置、第３の半導体装置のように順に積み重なった構造を有する。ここで、積層型半導体装置を搭載する筐体の大きさ、機能等に応じて積層する半導体装置の数が決められる。以下では、小型携帯機器に多く使われている構成である第１及び第２の半導体装置を用いた積層型半導体装置を主な例として説明する。
【００５０】
（第１の実施形態）
本発明の第１の実施形態に関して以下に説明する。図１（ａ）及び（ｂ）は、本実施形態の積層型半導体装置を構成する第１の半導体装置１１０の構造を示す平面図及び側面図であり、図１（ｃ）は第２の半導体装置１１１の側面図である。
【００５１】
ここに示す通り、第１の半導体装置１１０は、配線パターン（図示せず）が形成された配線基板１０１を用いて構成されている。配線基板１０１の一方の面（以下、上面と呼ぶ）には、半導体素子１０２と、第２の半導体装置１１１に対する電気的接続を得るための導体ランド１０３とが設けられている。
【００５２】
通常、配線基板１０１の厚みは０．０５〜０．５ｍｍ程度であることが多い。また、層構成としては、銅貼り両面有機基板のような２層又は４層の導体層を含む基板、ビルドアップ工法を用いた高密度配線基板等があり、配線密度、放熱性、使用するセット機器の世代等に応じて使い分けられる。
【００５３】
また、配線基板１０１の半導体素子１０２を搭載した面とは反対側の面（下面）には、直径が約１．１５ｍｍ〜０．８０ｍｍの外部電極ランド（図示省略）が少なくとも一つ配置されており、上面の導体ランド１０３と共に、電気的接続を有効に行なうための構造として、表層から順に金、ニッケル等のめっき処理が施されている場合が多い。
【００５４】
下面の外部電極ランドには、マザー基板に搭載するための金属ボール１０４が金属管結合により接続されている。金属ボール１０４の直径は、０．３ｍｍ〜０．７６ｍｍが一般的である。また、その材質としては、近年では環境問題を鑑みてＳｎＡｇＣｕを代表とする鉛フリーボールが最も多用されている。
【００５５】
更に、図１（ａ）及び（ｂ）に示す通り、第１の半導体装置１１０を構成する配線基板１０１上に、半導体素子１０２と複数の導体ランド１０３が配置されている。ここで、半導体素子１０２が配置される領域は、配線基板１０１上面の一方に（図１（ａ）の場合、右側に）片寄った領域であり、その反対側に（図１（ａ）では左側に）片寄った領域、導体ランド１０３が配置されている。
【００５６】
また、半導体素子１０２の長辺が配線基板１０１の一辺に沿う配置であり且つ前記長辺の長さは配線基板１０１の前記一辺の長さとほぼ同等である。
【００５７】
このようなことから、半導体素子１０２の２つの短辺も配線基板１０１の辺に沿うようになっており、導体ランド１０３は、半導体素子１０２に対して一方のみに配置されている。
【００５８】
尚、半導体素子１０２は、バンプ等を介して配線基板１０１上に搭載されている。
【００５９】
次に、図１（ｃ）に示す第２の半導体装置１１１は、配線パターン（図示せず）の形成された配線基板１０１ａ上に半導体素子（図示せず）が搭載され、該半導体素子を過酷な外部環境から保護するために被覆樹脂１０５によって覆った構造を有する。配線基板１０１ａの下面（被覆樹脂１０５とは反対側の面）には、第１の半導体装置１１０の下面と同様に、外部電極ランド（図示せず）及び金属ボール１０４ａが形成されている。但し、第２の半導体装置１１１を第１の半導体装置１１０上に搭載した際に、半導体素子１０２上に位置することになる領域１２０には設けられていない。
【００６０】
尚、被覆樹脂１０５により覆われた半導体素子は、金属細線により配線基板１０１ａと接続するワイヤーボンディング方式、又は、半導体素子の配線面を配線基板１０１ａに向けて接合する方式であるフリップチップ方式、バンプ接合方式等によって搭載されている。
【００６１】
次に、図２（ａ）及び（ｂ）は、リフロー加熱により第１の半導体装置１１０上に第２の半導体装置１１１を積層実装する工程を説明する側面図である。図２（ａ）及び（ｂ）に示すように、第２の半導体装置１１１における配線基板１０１の上面に配置された導体ランド１０３と、第２の半導体装置１１１の下面に設けられた金属ボール１０４ａとの位置合わせを行ない、積層させて実装することにより、図２（ｂ）に示す積層型半導体装置１１２が完成する。第２の半導体装置１１１の周縁に位置する領域１２０の付近は、半導体素子１０２の上方に重なって配置されている。第１の半導体装置１１０と、第２の半導体装置１１１とは、導体ランド１０３及び金属ボール１０４ａを介して電気的に接続されている。
【００６２】
図３には、積層型半導体装置１１２において、配線基板１０１と半導体素子１０２との熱膨張係数の相違により第１の半導体装置１１０に反りが発生した場合の側面図である。ここで、配線基板１０１上において半導体素子１０２は一方に片寄って配置され、導体ランド１０３もその反対側に片寄って配置されているため、配線基板１０１の反りによる影響は従来（図１２を参照）よりも小さくなっている。
【００６３】
つまり、中央に配置された半導体素子の周囲に導体ランドが配置されていた従来の場合に比べ、導体ランド１０３間の距離（特に、最も離れた導体ランド１０３同士の距離）が短くなっている。このため、配線基板１０１が反った場合にも、反りに起因する導体ランド１０３毎の高さの差は従来の場合よりも小さくなり、金属ボール１０４ａにおけるオープン不良は抑制されている。この結果、積層型半導体装置１１２における第１の半導体装置１１０と第２の半導体装置１１１との接合は信頼性の高いものとなっている。
【００６４】
（第２の実施形態）
次に、第２の実施形態に関して以下に説明する。図４（ａ）及び（ｂ）は、本実施形態の積層型半導体装置を構成する第１の半導体装置１１０ａの構造を示す平面図及び側面図であり、図４（ｃ）は、第１の半導体装置１１０ａ上に第２の半導体装置１１１ａを搭載した積層型半導体装置１１２ａを示す平面図である。
【００６５】
図４（ａ）に示す通り、本実施形態の第１の半導体装置１１０ａは、第１の実施形態における第１の半導体装置１１０とは半導体素子の形状及び配置に関して異なっている。この結果、導体ランド１０３の配置領域の片寄り方についても異なっている。
【００６６】
つまり、本実施形態の場合、配線基板１０１に対し、半導体素子１０２ａは配線基板１０１の一つのコーナーに近接する領域に配置され、導体ランド１０３は半導体素子１０２ａを避けた他の領域に配置されている。配線基板１０１の前記コーナーを挟む２辺の長さに比べて半導体素子１０２ａの寸法はいずれも短いため、導体ランド１０３が配置される領域は半導体素子１０２ａの隣り合う２辺と接している。該２辺と、半導体素子１０２との間には導体ランド１０３は配置されていない。
【００６７】
図４（ｂ）には、図４（ａ）の第１の半導体装置１１０ａに対して第２の半導体装置１１１ａを搭載した様子を示している。ここで、第２の半導体装置１１１ａは一つであっても良いし、複数の機能を実現するために２つ以上搭載することも可能である。２つ以上である場合をマルチチップと呼び、図４（ｂ）は３つの第２の半導体装置１１１ａを搭載した場合を例示している。また、それぞれの第２の半導体装置１１１ｂについては、第１の実施形態における第２の半導体装置１１１と同様の構成を有する。また、各第２の半導体装置１１１ａについて、それぞれ、周縁に位置する部分が半導体素子１０２と重なるようになっている。
【００６８】
このような本実施形態の積層型半導体装置１１２ａにおいても、第１の半導体装置１１０ａの反りによって生じる導体ランド１０３の高さの違いの影響を、従来に比べて低減することができる。このため、第１の半導体装置１１０ａに反りが生じる場合にも接合信頼性の高い積層型半導体装置１１２ａとなっている。
【００６９】
（第３の実施形態）
次に、第３の実施形態に関して以下に説明する。図５（ａ）及び（ｂ）は、本実施形態の積層型半導体装置を構成する第１の半導体装置１１０ｂの構造を示す平面図及び断面図であり、図５（ｃ）は、第１の半導体装置１１０ｂ上に第２の半導体装置１１１ｂを搭載した積層型半導体装置１１２ｂを示す平面図である。
【００７０】
図５（ａ）に示す通り、本実施形態の第１の半導体装置１１０ｂも、第１の実施形態における第１の半導体装置１１０とは半導体素子の形状及び配置に関して異なっている。このため、導体ランド１０３の配置領域についても片寄り方が異なっている。
【００７１】
つまり、本実施形態の場合、配線基板１０１に対し、半導体素子１０２ｂは配線基板１０１の一辺に近接する領域に配置され、導体ランド１０３は半導体素子１０２ｂを避けた他の領域に配置されている。配線基板１０１の前記一辺の寸法に比べて前記一辺に近接する部分の半導体素子１０２ｂの寸法は短く、導体ランド１０３が配置される領域は半導体素子１０２ｂの他の３辺と接している。
【００７２】
図５（ｂ）には、図５（ａ）の第１の半導体装置１１０ｂに対して第２の半導体装置１１１ｂを搭載した様子を示している。ここでは４つの第２の半導体装置１１１ｂが搭載された例を示しているが、一つのみ搭載していても良い。
【００７３】
このような本実施形態の積層型半導体装置１１２ｂにおいても、第１の半導体装置１１０ｂの反りによって生じる導体ランド１０３の高さの違いの影響を、従来に比べて低減することができる。このため、第１の半導体装置１１０ｂに反りが生じる場合にも接合信頼性の高い積層型半導体装置１１２ｂとなっている。
【００７４】
（第４の実施形態）
次に、第４の実施形態に関して以下に説明する。図６（ａ）及び（ｂ）は、本実施形態の積層型半導体装置１１２ｃを構成する第１の半導体装置１１０ｃの構造を示す平面図及び側面図であり、図６（ｃ）は、第１の半導体装置１１０ｃ上に第２の半導体装置１１１ｃを搭載した積層型半導体装置１１２ｃを示す平面図である。
【００７５】
図６（ａ）及び（ｂ）に示す通り、本実施形態の第１の半導体装置１１０ｃは、第１の実施形態における第１の半導体装置１１０とは半導体素子の形状及び配置に関して異なっている。そのため、導体ランド１０３を配置する領域の片寄り方に関しても異なっている。
【００７６】
つまり、本実施形態の場合、配線基板１０１に対し、４つの半導体素子１０２ｃが中央を避けた周囲の領域に並ぶように配置され、導体ランド１０３は半導体素子１０２ｃよりも内側の領域に配置されている。
【００７７】
図６（ｃ）には、図６（ａ）の第１の半導体装置１１０ｃに対して第２の半導体装置１１１ｃを搭載した様子を示している。導体ランド１０３が配線基板１０１の中央付近に集合して配置されているため、最も離れている導体ランド１０３同士の距離は、従来の構造に比べて短くなっている。よって、第１の半導体装置１１０ｃの反りによって生じる導体ランド１０３の高さの違いの影響を、従来に比べて低減することができ、第１の半導体装置１１０ａに反りが生じる場合にも接合信頼性の高い積層型半導体装置１１２ｃとなっている。
【００７８】
最も離れている導体ランド１０３同士の距離を短くするという点からは、本実施形態のように、導体ランド１０３を配線基板１０１の中央付近に集合させるのが特に効果的である。
【００７９】
（第５の実施形態）
次に、第５の実施形態に関して以下に説明する。図７は、本実施形態の積層型半導体装置１１２ｄを示す側面図である。これは、図２（ｂ）に示す第１の実施形態の積層型半導体装置１１２において、半導体素子１０２の上面と、第２の半導体装置１１１の下面における金属ボール１０４ａが配置されていない領域との間に接着剤、接着テープ等の接着媒体１０６を介在させた構成と考えることができる。
【００８０】
このようにすると、接着媒体１０６により半導体素子１０２と第２の半導体装置１１１とが接着され、第１の半導体装置１１０に対する第２の半導体装置１１１の接合信頼性が更に向上する。
【００８１】
（第６の実施形態）
次に、第６の実施形態に関して以下に説明する。図８（ａ）及び（ｂ）は、本実施形態の積層型半導体装置を構成する第１の半導体装置１１０の構造を示す平面図及び側面図であり、図８（ｃ）は、第１の半導体装置１１０ｅ上に第２の半導体装置１１１ｅを搭載した積層型半導体装置１１２ｅを示す平面図である。
【００８２】
第１〜第５の実施形態の場合、半導体素子と、該半導体素子を沿わせている配線基板１０１の辺との間（例えば、図１（ａ）、図４（ａ）における半導体素子から見て導体ランド１０３を配置する領域の反対側）の領域には導体ランド１０３を配置していない。このように、第２の半導体装置との電気的接続を行なうための導体ランド１０３を片寄って配置することにより、半導体装置の反りに起因するオープン不良の発生を抑制している。
【００８３】
しかし、第２の半導体装置との電気的接続を行なうことのないダミーランド１０３ａであれば、前記の領域に配置することも可能である。このようなダミーランド１０３ａについては、仮に金属ボールの接続不良が発生したとしても重大な影響が生じることはない。ダミーランド１０３ａを設けることにより、マザー基板との接続性を向上させる等の効果を得ることができる。
【００８４】
（第７の実施形態）
次に、第７の実施形態に関して以下に説明する。図９（ａ）及び（ｂ）は、本実施形態の積層型半導体装置１１２ｆの平面図及び側面図である。
【００８５】
積層型半導体装置１１２ｆを構成する第１の半導体装置１１０ｆは、図４（ａ）に示す第２の実施形態における第１の半導体装置１１０ａと同様の構成である。第１の半導体装置１１０ｆに対し、二つの第２の半導体装置１１１ｆが搭載され、更に、第２の半導体装置１１１ｆ上に重なるように、第３の半導体装置１１３が搭載されて、本実施形態の積層型半導体装置１１２ｆが構成されている。この際、図９（ｂ）に示すように、第３の半導体装置１１３を固定するための金属ボール１０４ｂは、第２の半導体装置１１１ｆを固定するための金属ボール１０４ａよりも大きなサイズとする。
【００８６】
仮に、第２の半導体装置１１１ｆの上面に第３の半導体装置１１３を搭載するとする。この場合、第２の半導体装置１１１ｆについては、それ自身に生じる反りに加えて、第１の半導体装置１１０ｆの反りによって影響を受ける。このように反りの影響が累積するため、第２の半導体装置１１１ｆの反りの挙動を予測することが難しく、第３の半導体装置１１３を搭載するのは困難である。また、第３の半導体装置１１３の上に更に第４の半導体装置を搭載するようなことは更に困難である。
【００８７】
これに対して本実施形態の場合、第３の半導体装置１１３は第２の半導体装置１１１ｆ上に重なるように配置されるものであるが、第２の半導体装置１１１ｆ上に搭載されるのではなく、第１の半導体装置１１０ｆ上に搭載される。よって、前記のような反りの影響の累積を避けることができ、積層実装が容易になっている。
【００８８】
以上の第１〜第７の各実施形態に例示する構造を採用することにより、半導体装置を構成するそれぞれの材料が持つ熱膨張係数の相違により半導体装置に反りが生じる場合、特に、マザー基板に対する半田付けを行なうためのリフロー加熱雰囲気において半導体装置に反りが生じる場合にも、金属ボールの接続不良を回避することが可能である。このようにして、接続信頼性の向上した積層型半導体装置を提供することができる。
【産業上の利用可能性】
【００８９】
本発明によると、半導体装置の反りによる接続不良が抑制されているため、小型化・薄型化した積層型半導体装置として有効である。
【図面の簡単な説明】
【００９０】
【図１】図１（ａ）及び（ｂ）は、本発明の第１の実施形態における積層型半導体装置を構成する第１の半導体装置の平面図及び側面図であり、図１（ｃ）は第２の半導体装置の側面図である。
【図２】図２（ａ）及び（ｂ）は、本発明の第１の実施形態において第１の半導体装置に第２の半導体装置を搭載して積層型半導体装置とする工程を示す。
【図３】図３は、本発明の第１の実施形態における積層型半導体装置について、半導体装置の反りの影響が回避されていることを示す図である。
【図４】図４（ａ）及び（ｂ）は、本発明の第２の実施形態における第１の半導体装置の平面図及び側面図であり、図４（ｃ）は、第２の実施形態における積層型半導体装置の側面図である。
【図５】図５（ａ）及び（ｂ）は、本発明の第３の実施形態における第１の半導体装置の平面図及び側面図であり、図５（ｃ）は、第３の実施形態における積層型半導体装置の側面図である。
【図６】図６（ａ）及び（ｂ）は、本発明の第４の実施形態における第１の半導体装置の平面図及び側面図であり、図６（ｃ）は、第４の実施形態における積層型半導体装置の側面図である。
【図７】図７は、本発明の第５の実施形態における積層型半導体装置を示す図である。
【図８】図８（ａ）及び（ｂ）は、本発明の第６の実施形態における第１の半導体装置の平面図及び側面図であり、図８（ｃ）は、第６の実施形態における積層型半導体装置の側面図である。
【図９】図９（ａ）及び（ｂ）は、本発明の第７の実施形態における積層型半導体装置の平面図及び側面図である。
【図１０】図１０（ａ）及び（ｂ）は、従来の積層型半導体装置を構成する第１の半導体装置の平面図及び側面図であり、図１０（ｃ）は第２の半導体装置の側面図である。
【図１１】図１１（ａ）及び（ｂ）は、従来の積層型半導体装置を構成する工程を示す図である。
【図１２】図１２は、従来の積層型半導体装置において半導体装置の反りにより金属ボールに発生する接続不良を説明する図である。
【符号の説明】
【００９１】
１０１、１０１ａ                配線基板
１０２、１０２ａ〜１０２ｆ      半導体素子
１０３                          導体ランド
１０３ａ                        ダミーランド
１０４ａ、１０４ｂ              金属ボール
１０５                          被覆樹脂
１０６                          接着媒体
１１０、１１０ａ〜１１０ｆ      第１の半導体装置
１１１、１１１ａ〜１１１ｆ      第２の半導体装置
１１２、１１２ａ〜１１２ｆ      積層型半導体装置
１１３                          第３の半導体装置
１２０                          金属ボールの配置されない領域
【図１】
2009277697.tif 000003
【図２】
2009277697.tif 000004
【図３】
2009277697.tif 000005
【図４】
2009277697.tif 000006
【図５】
2009277697.tif 000007
【図６】
2009277697.tif 000008
【図７】
2009277697.tif 000009
【図８】
2009277697.tif 000010
【図９】
2009277697.tif 000011
【図１０】
2009277697.tif 000012
【図１１】
2009277697.tif 000013
【図１２】
2009277697.tif 000014