(57)【要約】【課題】水平転送バスライン５５がカラムＡＤ回路５１上を交差する構成であっても、レイアウト面積の増加を抑制しつつ、カラムＡＤ回路から水平転送バスライン５５へのクロストークによるノイズの発生を低減させる。【解決手段】画素から得られる画素信号をデジタル信号に変換する列並列に配置された複数のカラムＡＤ回路５１Ａ，５１Ｂ上を、これらのカラムＡＤ回路５１Ａ，５１Ｂから出力されるデジタル信号をそれぞれ伝送する複数の水平転送線を有する水平転送バスライン５５が交差して配置される固体撮像装置において、水平転送バスライン５５が交差する部分の信号位相が互いに反転する第１のカラムＡＤ回路５１Ａと第２のカラムＡＤ回路５１Ｂとからなり、当該第１のカラムＡＤ回路５１Ａと第２のカラムＡＤ回路５１Ｂとを所定数ごとに交互に配置した。【選択図】図４
2009200546.tif 000002
【特許請求の範囲】
【請求項１】
入射光量を画素信号に変換する画素が複数配列され、前記入射光量に応じて前記画素から得られる画素信号をデジタル信号に変換する列並列に配置された複数のアナログ−デジタル変換回路と、前記複数のアナログ−デジタル変換回路から出力されるデジタル信号を伝送する複数の転送線とを有し、前記転送線が前記複数のアナログ−デジタル変換回路上を交差して配置される固体撮像装置において、
前記複数のアナログ−デジタル変換回路は、前記転送線が交差する部分の信号位相が互いに反転する第１のアナログ−デジタル変換回路と第２のアナログ−デジタル変換回路とからなり、当該第１のアナログ−デジタル変換回路と第２のアナログ−デジタル変換回路とを所定数ごとに交互に配置したことを特徴とする固体撮像装置。
【請求項２】
前記アナログ−デジタル変換回路は、
前記デジタル信号に変換するための参照信号と前記画素信号とを比較する比較回路と、
直列に接続された複数のカウンタ回路を有し、前記比較回路による比較処理と並行してカウント処理を行って、前記比較回路による比較が終了した時点でのカウント値を保持するカウンタ部と、を有し、
前記転送線は、前記カウンタ部のカウンタ回路上に交差するように配置されている
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記カウンタ部を構成する各前記カウンタ回路にはそのカウント出力部の位相を反転して出力する位相反転回路を設け、前記第１のアナログ−デジタル変換回路及び前記第２のアナログ−デジタル変換回路のうち一方の各カウンタ回路の位相反転回路によりカウント出力部の位相を反転して出力しているとき、他方の各カウンタ回路の位相反転回路によりカウント出力部の位相を反転しないで出力しており、
前記転送線は、前記カウンタ回路のカウント出力部と位相反転回路とを接続する配線上を交差するように配置されている
ことを特徴とする請求項２に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、特に、入射光量に応じて画素から得られる画素信号をデジタル信号に変換する列並列に配置された複数のアナログ−デジタル変換回路を備えた固体撮像装置に関する。
【背景技術】
【０００２】
入射光量に応じて生成された電荷を画素信号に変換する変換部を画素内に含む固体撮像装置、例えばＣＣＤ（Charge Coupled Device）型の固体撮像装置やＣＭＯＳ（Complementary Metal Oxide Semiconductor）型の固体撮像装置が様々な分野で用いられている。
【０００３】
ここで、図９に従来の固体撮像装置１００の構成を示す。この固体撮像装置１００は、入射光量に応じて画素から得られる画素信号をデジタル信号に変換する、列並列に配置された複数のアナログ−デジタル変換回路を備えた固体撮像装置である（特許文献１参照）。
【０００４】
図９に示すように、この固体撮像装置１００は、複数の画素１０１が行及び列にマトリックス状に配列された画素部１１０と、画素部１１０の行走査などを制御する垂直走査回路１２０と、画素部１１０の列走査などを制御する水平走査回路１３０と、垂直走査回路１２０及び水平走査回路１３０などを制御するＳＣＵ（Sensor Control Unit；駆動制御部）１４０と、画素１０１から得られる画素信号をデジタル信号に変換する、列並列に配された複数のカラムアナログ−デジタル変換回路１５１（以下、「カラムＡＤ回路１５１」とする。）を有するカラム処理部１５０と、カラム処理部１５０の各カラムＡＤ回路１５１にデジタル信号への変換用の参照信号を供給する参照信号生成部であるデジタル−アナログ変換回路（以下、「ＤＡＣ」とする。）１６０と、カラム処理部１５０の各カラムＡＤ回路１５１の出力信号を増幅するセンスアンプ部（ＳＡ部）１７０と、このセンスアンプ部１７０の出力を映像データに変換する出力部１８０と、を備えている。
【０００５】
各画素１０１は、垂直走査回路１２０で制御される行制御線１０２や、画素信号をカラム処理部１５０に伝達する垂直信号線１０３と接続されている。
【０００６】
カラムＡＤ回路１５１は、行制御線１０２ごとに、画素１０１から垂直信号線１０３を経由し得られるアナログの画素信号とＤＡＣ１６０で生成される参照信号とを比較する比較回路１５２と、この比較回路１５２が比較処理を完了するまでの時間をカウントし、このカウント値を保持するカウント部１５３とを有しており、ｎビットＡＤ変換機能を有している。
【０００７】
個々のカラムＡＤ回路１５１の出力側は、水平転送バスライン１５５に接続されている。この水平転送バスライン１５５は、ｎビット幅分の水平転送線を有しており、センスアンプ部１７０のｎ個のセンスアンプを経由して出力部１８０に接続される。出力部１８０から出力された映像データは、出力端子１９０から固体撮像装置１００の外部に出力される。
【特許文献１】特開２００５−３２３３３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、上述した従来の固体撮像装置１００においては、一般的にレイアウト上の制約から、図９に示すように、水平転送バスライン１５５がカラムＡＤ回路１５１上を交差する構成となる場合（例えば、多層基板に固体撮像装置１００の各部品や配線が配置されるときに、カラムＡＤ回路１５１が形成されている層とは別の層に水平転送バスライン１５５がカラムＡＤ回路１５１を交差するように配置される場合）があり、このような場合には、水平転送バスライン１５５とカラムＡＤ回路１５１内の配線との間で寄生容量が発生する。
【０００９】
そのため、カラムＡＤ回路１５１内の信号が水平転送バスライン１５５経由でセンスアンプ部１７０の各センスアンプの動作へ悪影響を及ぼしてしまい、最終的にはセンスアンプ部１７０からの出力にエラーが発生してしまう虞がある。
【００１０】
このような問題に対する従来の対策として、（ａ）水平転送バスライン１５５とカラムＡＤ回路１５１内の配線間の寄生容量をレイアウト的な手法で減らす、（ｂ）センスアンプ部１７０の各センスアンプを差動化してノイズに対するエンデュランスを向上させる、などの対策が為されていた。
【００１１】
これらの対策（ａ），（ｂ）を行うことによって、一定の効果を得ることが可能である。しかしながら、上記（ａ）の対策は、ノイズの悪影響を定量的に減らしているだけであり、しかも、レイアウト段階での定量的なノイズ軽減効果の見積りが難しい。従って、センスアンプ部１７０のエラーの発生量自体を減らすことはできるが十分な解決には至らない場合が多く、レイアウトへのフィードバック修正などにより、設計期間が増大してしまう虞がある。また、上記（ｂ）の対策は、通常ではシングルエンド構成であるセンスアンプを差動化することで消費電力が増加し、しかも、センスアンプ部１７０のレイアウト面積が増加してしまう。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、水平転送バスラインがカラムＡＤ回路上を交差する構成であっても、レイアウト面積の増加を抑制しつつ、カラムＡＤ回路から水平転送バスラインへのクロストークによるノイズの発生を低減させることができる固体撮像装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
請求項１に記載の発明は、入射光量を画素信号に変換する画素が複数配列され、前記入射光量に応じて前記画素から得られる画素信号をデジタル信号に変換する列並列に配置された複数のアナログ−デジタル変換回路と、前記複数のアナログ−デジタル変換回路から出力されるデジタル信号を伝送する複数の転送線とを有し、前記転送線が前記複数のアナログ−デジタル変換回路上を交差して配置される固体撮像装置において、前記複数のアナログ−デジタル変換回路は、前記転送線が交差する部分の信号位相が互いに反転する第１のアナログ−デジタル変換回路と第２のアナログ−デジタル変換回路とからなり、当該第１のアナログ−デジタル変換回路と第２のアナログ−デジタル変換回路とを所定数ごとに交互に配置したことを特徴とする。
【００１４】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記アナログ−デジタル変換回路は、前記デジタル信号に変換するための参照信号と前記画素信号とを比較する比較回路と、直列に接続された複数のカウンタ回路を有し、前記比較回路による比較処理と並行してカウント処理を行って、前記比較回路による比較が終了した時点でのカウント値を保持するカウンタ部と、を有し、前記転送線は、前記カウンタ部のカウンタ回路上に交差するように配置されていることを特徴とする。
【００１５】
また、請求項３に記載の発明は、請求項２に記載の発明において、前記カウンタ部を構成する各前記カウンタ回路にはそのカウント出力部の位相を反転して出力する位相反転回路を設け、前記第１のアナログ−デジタル変換回路及び前記第２のアナログ−デジタル変換回路のうち一方の各カウンタ回路の位相反転回路によりカウント出力部の位相を反転して出力しているとき、他方の各カウンタ回路の位相反転回路によりカウント出力部の位相を反転しないで出力しており、前記転送線は、前記カウンタ回路のカウント出力部と位相反転回路とを接続する配線上を交差するように配置されていることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、水平転送バスラインがカラムＡＤ回路上を交差する構成であっても、レイアウト面積の増加を抑制しつつ、カラムＡＤ回路から水平転送バスラインへのクロストークによるノイズの発生を低減させることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の一実施形態における固体撮像装置は、入射光量を画素信号に変換する画素が行及び列に複数配列され、入射光量に応じて各画素列の画素から得られる画素信号をｎビットのデジタル信号にそれぞれ変換する列並列に配置された複数のアナログ−デジタル変換回路と、これらのアナログ−デジタル変換回路から出力されるデジタル信号を伝送する複数の水平転送線とを有しており、これらの水平転送線が複数のアナログ−デジタル変換回路上を交差して配置される固体撮像装置である。
【００１８】
各画素は、入射光量に応じた電荷をアナログ信号である画素信号として出力する受光素子と、この受光素子から垂直信号線への画素信号の出力を制御する画素内アンプなどを有しており、垂直走査回路などによって制御される。各アナログ−デジタル変換回路の出力側は、それぞれ水平転送バスラインの複数の水平転送線に接続されている。水平転送バスラインの各水平転送線は、センスアンプにそれぞれ接続されており、これらのセンスアンプを経由して出力部から映像データが出力される。
【００１９】
ここで、アナログ−デジタル変換回路（例えば、回路内の配線）が、水平転送線と交差していることから、アナログ−デジタル変換回路内の配線等と水平転送線との間に寄生容量が発生する。そのため、アナログ−デジタル変換回路内の配線を通過する信号が水平転送線に対して影響（クロストーク）する虞がある。特に、レイアウト上の制約から、アナログ−デジタル変換回路は同一レイアウトとし、水平転送線はアナログ−デジタル変換回路内の同一部分上に交差させることが多い。すなわち、水平転送線が複数のアナログ−デジタル変換回路に亘って交差することが多い。
【００２０】
そこで、本実施形態における固体撮像装置では、複数のアナログ−デジタル変換回路を、水平転送線が交差する部分の信号位相が互いに反転する第１のアナログ−デジタル変換回路と第２のアナログ−デジタル変換回路とで構成している。
【００２１】
従って、水平転送線には、複数のアナログ−デジタル変換回路との間で寄生容量が発生して、第１のアナログ−デジタル変換回路内の信号がクロストークすることになるが、第２のアナログ−デジタル変換回路内の信号もクロストークすることになる。
【００２２】
その結果、第１のアナログ−デジタル変換回路によってクロストークする信号が第２のアナログ−デジタル変換回路によってクロストークする信号と打ち消し合って、水平転送線に発生するノイズを低減することができる。
【００２３】
ところで、例えば、アナログ−デジタル変換回路を左右に第１のアナログ−デジタル変換回路の組と第２のアナログ−デジタル変換回路の組とに分けると、水平転送線の配線抵抗により、センスアンプに近いアナログ−デジタル変換回路からの影響が大きくなり、打ち消し合いの効果が悪くなる。
【００２４】
そこで、本実施形態における固体撮像装置では、第１のアナログ−デジタル変換回路と第２のアナログ−デジタル変換回路とを所定数ごとに組にして交互に配置している。このようにすることで、第１のアナログ−デジタル変換回路からのクロストークと第２のアナログ−デジタル変換回路からのクロストークを互いに打ち消し合う効果をより向上させることができ、それにより、水平転送線に発生するノイズをより低減することができる。特に、第１のアナログ−デジタル変換回路と第２のアナログ−デジタル変換回路とを１個ごとに交互に配置することでより大きなノイズ低減効果を得ることが出来る。
【００２５】
また、本実施形態における固体撮像装置においては、アナログ−デジタル変換回路は、デジタル信号に変換するための参照信号と画素信号とを比較する比較回路と、直列に接続された複数のカウンタ回路を有し、比較回路による比較処理と並行してカウント処理を行って、比較回路による比較が終了した時点でのカウント値を保持するカウンタ部とを有しており、水平転送線がカウンタ部のカウンタ回路上に交差するように配置されている。
【００２６】
上述したように、レイアウト上の制約から、アナログ−デジタル変換回路は同一レイアウトとし、水平転送線はアナログ−デジタル変換回路内の同一部分上に交差させることが多い。従って、アナログ−デジタル変換回路のカウンタ回路が一斉にカウント動作を行うと、これらのカウンタ回路から水平転送線へ同時にカウント信号がクロストークすることになり、水平転送線に対する影響が大きくなる。
【００２７】
しかし、本実施形態における固体撮像装置では、水平転送線が交差する部分の信号位相が互いに反転するようにしているので、水平転送線に発生するノイズを低減することができる。すなわち、アナログ−デジタル変換回路のカウンタ回路の信号を、第１のアナログ−デジタル変換回路と第２のアナログ−デジタル変換回路とで信号位相を異なるようにしており、それによりクロストークする信号を打ち消しあうのである。
【００２８】
なお、リセット成分の読み出しのために、アップカウント動作及びダウンカウント動作のうちの一方のモードで、比較回路による比較処理と並行してカウント処理を行って、比較回路による比較が終了した時点でのカウント値を保持し、その後、信号成分の読み出しのために、他方のモードで、比較回路による比較処理と並行してカウント処理を行って、比較回路による比較が終了した時点でのカウント値を保持することにより、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理機能とＡＤ変換機能を実現しており、詳細については後述することとする。
【００２９】
ここで、上記カウンタ部は、アップカウント動作及びダウンカウント動作のいずれのモードでもカウント処理が可能であり、さらに当該カウンタ部を構成する各カウンタ回路にはそのカウント出力部の位相を反転して出力する位相反転回路を設けている。
【００３０】
そして、第１のアナログ−デジタル変換回路及び第２のアナログ−デジタル変換回路のうち一方の各カウンタ回路の位相反転回路によりカウント出力部の位相を反転して出力しているとき、他方の各カウンタ回路の位相反転回路によりカウント出力部の位相を反転しないで出力する。
【００３１】
このように、各カウンタ回路に位相反転回路を設けることで各カウンタ回路からの出力は、第１のアナログ−デジタル変換回路と第２のアナログ−デジタル変換回路とで同一カウント動作での出力としつつも、カウンタ回路のカウント出力部と位相反転回路とを接続する配線上を水平転送線が交差するように配置したときに、第１アナログ−デジタル変換回路と第２のアナログ−デジタル変換回路とで水平転送線にクロストークする信号が互いに逆位相となり、打ち消し合いによるノイズの低減が可能となる。
【００３２】
以下、本実施形態における固体撮像装置の具体的な構成及び動作の一例について図面を参照して説明する。図１は本実施形態における固体撮像装置の全体構成図、図２はカウンタ部におけるカウンタ回路の具体的構成を示す図、図３は従来のカラムＡＤ回路のレイアウトの例を示す図、図４は本実施形態におけるカラムＡＤ回路のレイアウトの例を示す図である。
【００３３】
図１に示すように、本実施形態における固体撮像装置１は、入射光量を画素信号に変換する複数の画素１１が行及び列にマトリックス状に配列された画素部１０と、画素部１０の行走査などを制御する垂直走査回路２０と、画素部１０の列走査などを制御する水平走査回路３０と、垂直走査回路２０及び水平走査回路３０等を制御するＳＣＵ（Sensor Control Unit；駆動制御部）４０と、各画素列の画素１１から得られる画素信号をデジタル信号に変換する、列並列に配された複数のカラムアナログ−デジタル変換回路５１（以下、「カラムＡＤ回路５１」とする。）を有するカラム処理部５０と、このカラム処理部５０の各カラムＡＤ回路５１にデジタル信号への変換用の参照信号を供給する参照信号生成部であるデジタル−アナログ変換回路６０（以下、「ＤＡＣ６０」とする。）と、各回路にバイアスを供給するバイアス（Ｂｉａｓ）回路６１、カラムＡＤ回路５１へカウント用クロック信号ｘＣＫなどを供給するＰＬＬ回路６２と、カラムＡＤ回路５１の出力を増幅するセンスアンプ（ＳＡ）部７０と、このセンスアンプ部７０の出力を映像データに変換する出力部８０とを備えている。
【００３４】
画素部１０は、現実には、各行や各列には、数十から数千の画素１１が配置される。この画素１１は、典型的には、電荷生成部としての受光素子と、増幅用の半導体素子（たとえばトランジスタ）を有する画素内アンプとから構成される。
【００３５】
画素内アンプとしては、たとえばフローティングディフュージョンアンプ構成のものが用いられる。一例としては、電荷生成部に対して、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ、リセットゲート部の一例であるリセットトランジスタ、垂直選択用トランジスタ、およびフローティングディフュージョンの電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタを有する、ＣＭＯＳセンサとして汎用的な４つのトランジスタからなる構成のものを使用することができる。
【００３６】
また、画素１１は、行選択のための行制御線１２を介して垂直走査回路２０と、また垂直信号線１３を介してカラムＡＤ回路５１が垂直列ごとに設けられるカラム処理部５０とにそれぞれ接続される。ここで、行制御線１２は垂直走査回路２０から画素１１に入る配線全般を示す。
【００３７】
垂直走査回路２０は、画素部１０の行を選択し、その行に必要なパルスを供給するものである。たとえば、図示しないが、垂直方向の読出行を規定する（画素部１０の行を選択する）垂直デコーダと、この垂直デコーダにて規定された読出アドレス上（行方向）の画素１１に対する行制御線１２にパルスを供給して駆動する垂直駆動回路とを有する。なお、行制御線１２には、画素１１を駆動するための種々のパルス信号（たとえば、リセットパルス、転送パルス、ＤＲＮ制御パルスなど）を送信するものが含まれる。
【００３８】
水平走査回路３０は、クロックに同期してカラム処理部５０のカラムＡＤ回路５１を順番に選択し、その信号を水平転送バスライン５５の水平転送線５６（５６_１,５６_２,・・・）に導くものである。たとえば、図示しないが、水平方向の読出列を規定する（カラム処理部５０内の個々のカラムＡＤ回路５１を選択する）水平デコーダと、この水平デコーダにて規定された読出アドレスに従って、カラム処理部５０の各信号を水平転送バスライン５５の水平転送線５６に導く水平駆動回路とを有する。なお、水平転送線５６は、たとえばカラムＡＤ回路５１が取り扱うビット数ｎ（ｎは正の整数）分、たとえば１０（＝ｎ）ビットならば、そのビット数分に対応して１０本配置される。
【００３９】
ＳＣＵ４０は、図示しないが、各部の動作に必要なクロック、所定タイミングのパルス信号或いはアドレス信号などを供給する機能ブロックを備えており、たとえば、垂直アドレス信号を垂直走査回路２０へ、また水平アドレス信号を水平走査回路３０へ出力し、垂直走査回路２０及び水平走査回路３０の各デコーダは、それを受けて対応する行もしくは列を選択する。
【００４０】
ここで、画素１１から出力された画素信号は、垂直列ごとに、垂直信号線１３を介して、カラム処理部５０のカラムＡＤ回路５１に供給される。
【００４１】
カラムＡＤ回路５１は、ＤＡＣ６０で生成される参照信号と、行制御線１２ごとに画素１１から垂直信号線１３を経由し得られるアナログの画素信号とを電圧比較する比較回路５２と、ラッチ及び複数のカウンタ回路（Ｂ０，Ｂ１，・・・）が直列に接続されて構成され、比較回路５２による比較処理と並行してカウント処理を行って、比較回路５２が比較処理を完了するまでの時間をカウントし、このカウント値を保持するカウンタ部５３とを備えて構成され、ｎビットＡＤ変換機能を有している。
【００４２】
個々のカラムＡＤ回路５１で保持されたカウント値は、水平転送バスライン５５を介してセンスアンプ部７０に供給される。センスアンプ部７０は、各水平転送線５６に接続されるセンスアンプを有しており、カラムＡＤ回路５１の各カウンタ回路内のラッチから各水平転送線５６へ出力される信号を増幅する。センスアンプ部７０で増幅された信号は、出力部８０から出力端子９０を介して映像データとして出力される。
【００４３】
ここで、図１を参照して、カラムＡＤ回路５１の具体的動作について説明する。このカラムＡＤ回路５１は、画素部１０の画素列ごとにＣＤＳ(Correlated Double Sampling；相関２重サンプリング）処理機能とＡＤ変換機能を実現する回路である。
【００４４】
ＤＡＣ６０は、カウント用クロック信号ｘＣＫに同期して、階段状の鋸歯状波（ランプ波形）を生成して、カラム処理部５０の個々のカラムＡＤ回路５１に、この生成した鋸歯状波をＡＤ変換用の参照信号として供給するようになっている。
【００４５】
比較回路５２の一方の入力端子は、他の比較回路５２の入力端子と共通に、ＡＤＣ６０で生成される階段状の参照信号が入力され、他方の入力端子には、それぞれ対応する垂直列の垂直信号線１３が接続され、画素部１０からの画素信号電圧が個々に入力される。比較回路５２の出力信号はカウンタ部５３に供給される。
【００４６】
カウンタ部５３は、カウントモードに拘わらず共通のアップダウンカウンタ（Ｕ／Ｄ ＣＮＴ）を用いて、ＳＣＵ４０による制御によりダウンカウント動作とアップカウント動作とを切り替えて（具体的には交互に）カウント処理を行なうことが可能に構成されている。
【００４７】
カウンタ部５３は、ＤＡＣ６０から発せられるランプ波形電圧に同期してダウンカウント動作もしくはアップカウント動作でカウント動作を開始し、比較回路５２の出力から反転した情報がカウンタ部５３に通知されると、カウント動作を停止し、その時点のカウント値を画素データとしてラッチ（保持・記憶）することでＡＤ変換を完了する。
【００４８】
この後、カウンタ部５３は、所定のタイミングで水平走査回路３０から制御線を介して入力される水平選択信号によるシフト動作に基づいて、記憶・保持した画素データを、水平転送バスライン５５の水平転送線５６へ出力する。
【００４９】
ここで、垂直信号線１３から出力される画素信号は、時間系列として、基準成分としての画素信号の雑音を含むリセット成分ΔＶの後に信号成分Ｖsigが現れることから、１回目の読出し時は、画素信号電圧におけるリセットレベルを比較回路５２で検知してカウント動作を行なう。これにより、画素１１のリセット成分ΔＶを読み出すことができる。その後、第２回目の読み出し時に、リセット成分ΔＶに加えて、画素１１ごとの入射光量に応じた信号成分Ｖsigを読み出し、１回目の読出しと同様の動作を行なう。これにより、画素１１の信号成分Ｖsigを読み出すことができる。
【００５０】
そして、カウンタ部５３におけるカウント動作を、例えば、１回目の読出し時にはダウンカウント動作、２回目の読出し時にはアップカウント動作とすることで、カウンタ部５３内で自動的に、式（１）で示す減算が行なわれ、この減算結果に応じたカウント値がカウンタ部５３に保持される。
【００５１】
【数１】
2009200546.tif 000003
【００５２】
ここで、式（１）は、式（２）のように変形でき、結果としては、カウンタ部５３に保持されるカウント値は信号成分Ｖsigに応じたものとなる。
【００５３】
【数２】
2009200546.tif 000004
【００５４】
つまり、上述のようにして、１回目の読出し時におけるダウンカウント動作（Ｐ相：リセット成分ΔＶ読み出し動作）と２回目の読出し時におけるアップカウント動作（Ｄ相：信号成分Ｖsig読み出し動作）といった、２回の読出しとカウント処理によるカウンタ部５３内での減算処理によって、画素１１毎のばらつきを含んだリセット成分ΔＶとカラムＡＤ回路５１ごとのオフセット成分とを除去することができ、画素１１毎の入射光量に応じた信号成分Ｖsigのみを簡易な構成で取り出すことができる。この際、リセット雑音も除去できる利点がある。
【００５５】
よって、本実施形態のカラムＡＤ回路５１は、アナログの画素信号をデジタルの画素データに変換するデジタル変換部としてだけでなく、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理機能部としても動作することとなる。
【００５６】
ここで、本実施形態のカラムＡＤ回路５１のカウンタ部５３は、上述したように複数のカウンタ回路Ｂ０，Ｂ１，・・・から構成されるものである。図２はカウンタ部５３におけるカウンタ回路の具体的構成を示す図である。ここでは、説明を容易にするために、カラムＡＤ回路５１のＡＤ変換を５ビットとし、５個のカウンタ回路Ｂ０，Ｂ１，Ｂ２，Ｂ３，Ｂ４が直列に接続されて、５ビットカウンタを構成しているものとして説明する。なお、以下において、カウンタ回路Ｂ０，Ｂ１，Ｂ２，Ｂ３，Ｂ４のうち任意のカウンタ回路をカウンタ回路Ｂと表現することがあるものとする。また、図２における各スイッチＳＷ１〜ＳＷ８は、Ｈレベルの信号入力で短絡状態となり、Ｌレベルの信号入力で非短絡状態となる。
【００５７】
図２に示すように、カウンタ回路Ｂは、２進カウンタ回路であり、カウンタ５７、位相反転回路５８、ラッチ（Ｌａｔｃｈ）５９を備えている。なお、カウンタ回路Ｂは、水平走査回路３０やＳＣＵ４０などから制御される。
【００５８】
カウンタ５７は、入力信号ＣＩＮの立ち下がりタイミングでカウント出力部ＮｏｄｅＡから出力する信号（キャリービット信号）の状態を変化させる。すなわち、入力信号ＣＩＮの立ち下がりタイミングでカウント出力部ＮｏｄｅＡから出力するキャリービット信号をＬレベルからＨレベルへ、或いはＨレベルからＬレベルへ変化させる。
【００５９】
また、カウンタ５７は、制御パルス信号ＸＲＬ（ＸＲＬ_Ａ，ＸＲＬ_Ｂ）が入力されると、ＮｏｄｅＡからの出力をＬレベルにリセットし、カウンタ値をクリアする。また、制御パルス信号ＲＨ（ＲＨ_Ａ，ＲＨ_Ｂ）が入力されると、カウント出力部ＮｏｄｅＡからの出力をＨレベルにリセットし、カウンタ値をクリアする。
【００６０】
さらに、カウンタ５７は、ホールド信号ＨＯＬＤが入力されると、カウントを保持する。すなわち、このホールド信号ＨＯＬＤは、アップカウント動作とダウンカウント動作との切り替え時に懸念されるカウントの誤動作を防止するために、カウント値を保持するためのイネーブル信号となる。
【００６１】
位相反転回路５８は、カウント出力部ＮｏｄｅＡの位相を反転して出力する回路であり、アップカウント動作とダウンカウント動作とを切り替える機能も兼ね備えている。この位相反転回路５８は、水平走査回路３０から出力される制御信号ＵＤＳＬ（ＵＤＳＬ_Ａ，ＵＤＳＬ_Ｂ）によって制御され、制御信号ＵＤＳＬがＬレベルのときに、カウント出力部ＮｏｄｅＡの電圧を反転した信号を出力端子ＣＯＵＴから出力するものである。なお、Ｐ相はダウンカウント動作、Ｄ相はアップカウント動作となるように制御信号ＵＤＳＬが制御される。
【００６２】
ラッチ５９は、位相反転回路５８の出力、すなわちカウンタ回路Ｂの出力をラッチして保持する回路である。そして、このラッチ５９に保持されたカウント値を、水平転送バスライン５５の一つの水平転送線５６へ出力する。
【００６３】
以上のように構成されるカウンタ回路Ｂにおいて、レイアウトの制約上、図２に示すように、水平転送バスライン５５が交差することがある。このようにカウンタ回路Ｂ上に水平転送バスライン５５が交差すると、カウンタ回路Ｂ内の配線等と水平転送バスライン５５の各水平転送線５６との間に寄生容量が発生する。そのため、カウンタ回路Ｂ内の配線を通過する信号が水平転送線に対して影響（クロストーク）する虞がある。
【００６４】
ここでは、カウンタ５７のカウント出力部ＮｏｄｅＡと位相反転回路５８との間の配線上に水平転送バスライン５５が交差する配置状態（例えば、多層基板に固体撮像装置１の各部品や配線が配置されるときに、カウンタ５７のカウント出力部ＮｏｄｅＡと位相反転回路５８との間の配線が形成されている層とは別の層に、当該配線を交差するように水平転送バスライン５５が配置される場合）を説明するが、このとき、レイアウト上の制約から、図３に示すように、カラムＡＤ回路５１は同一レイアウトで並列に配置され、水平転送バスライン５５は各カラムＡＤ回路５１内の同一部分上に交差させることが多い。
【００６５】
本実施形態における固体撮像装置１では、すべてのカラムＡＤ回路５１を一括してカウント（Ｐ相及びＤ相）動作を行うため、これらのカウンタ回路Ｂから水平転送バスライン５５の水平転送線５６へ同時にカウント信号がクロストークすることになり、水平転送線５６に大きなノイズが発生する虞がある。このように水平転送線５６に大きなノイズが発生すると、水平転送バスライン５５経由でセンスアンプ部７０の各センスアンプの動作へ悪影響を及ぼしてしまい、最終的にはセンスアンプ部７０からの出力にエラーが発生してしまう虞がある。
【００６６】
そこで、本実施形態における固体撮像装置１では、複数のカラムＡＤ回路５１を、水平転送線が交差する部分の信号（ここでは、カウンタ５７のカウント出力部ＮｏｄｅＡと位相反転回路５８との間の配線のキャリービット信号）の位相が互いに反転する第１のカラムＡＤ回路５１Ａと第２のカラムＡＤ回路５１Ｂとで構成している。
【００６７】
そして、第１のカラムＡＤ回路５１Ａと第２のカラムＡＤ回路５１Ｂとを、行方向に定数ごとに交互に配列する。このようにすることで、第１のカラムＡＤ回路５１Ａと第２のカラムＡＤ回路５１Ｂからのクロストークを互いに打ち消し合う効果をより向上させることができ、それにより、水平転送線５６に発生するノイズをより低減することができる。このような構成にするのは、例えば、カラムＡＤ回路５１を左右に第１のカラムＡＤ回路５１Ａの組と第２のカラムＡＤ回路５１Ｂの組の２つの組に分けるだけであれば、水平転送線の配線抵抗により、センスアンプに近いアナログ−デジタル変換回路からの影響が大きくなり、打ち消し合いの効果が悪くなるからである。
【００６８】
図４に示す例では、第１のカラムＡＤ回路５１Ａと第２のカラムＡＤ回路５１Ｂとを、行方向にそれぞれ４個１組のユニット（ＵＮＩＴ_Ａ，ＵＮＩＴ_Ｂ）として交互に配置している。なお、第１のカラムＡＤ回路５１Ａと第２のカラムＡＤ回路５１Ｂとを１個ごとに交互に配置すれば、より大きなノイズ低減効果を得ることが出来る。
【００６９】
以上のように第１のカラムＡＤ回路５１Ａと第２のカラムＡＤ回路５１Ｂとを、行方向にそれぞれ所定数ごとに交互に配置した本実施形態における固体撮像装置１の各カウンタ回路Ｂの動作について、図面を参照して説明する。図５及び図６は、本実施形態の固体撮像装置１における第１のカラムＡＤ回路５１Ａのカウンタ回路Ｂの動作を説明するための図、図７及び図８は、本実施形態の固体撮像装置１における第２のカラムＡＤ回路５１Ｂのカウンタ回路Ｂの動作を説明するための図である。
【００７０】
まず、第１のカラムＡＤ回路５１Ａのカウンタ回路Ｂ０〜Ｂ４の動作を説明する。なお、図５に示すＮｏｄｅＡ[０]〜ＮｏｄｅＡ[４]は、各カウンタ回路Ｂ０〜Ｂ４のカウンタ５７のカウント出力部ＮｏｄｅＡから出力されるキャリービット信号、制御パルス信号ＸＲＬ_Ａ，ＲＨ_Ａは、第１のカラムＡＤ回路５１Ａに入力される制御パルス信号ＸＲＬ，ＲＨ、制御信号ＵＤＳＬ_Ａは、第１のカラムＡＤ回路５１Ａに入力される制御信号ＵＤＳＬである。また、図６に示すＣＯＵＴ[０]〜ＣＯＵＴ[４]は、各カウンタ回路Ｂ０〜Ｂ４の出力信号である。
【００７１】
図５に示すように、まず、各カウンタ回路Ｂ０〜Ｂ４には、制御パルス信号ＸＲＬ_Ａ（Ｌレベルのパルス）が入力されると、各カウンタ５７において、ＮｏｄｅＡ[０]〜ＮｏｄｅＡ[４]からの出力がＬレベルにリセットされ、カウンタ値がクリアされる。
【００７２】
次に、カウンタ回路Ｂ０にクロック信号ｘＣＫが入力され、クロック信号ｘＣＫの立ち下がりタイミングで、カウンタ回路Ｂ０内のカウント出力部ＮｏｄｅＡ[０]から出力されるキャリービット信号がＬレベルとＨレベルの間で変化する。このカウンタ回路Ｂ０内のカウント出力部ＮｏｄｅＡ[０]から出力されるキャリービット信号の電圧は、カウンタ回路Ｂ０内の位相反転回路５８へ入力される。
【００７３】
ここで、各カウンタ回路Ｂ０〜Ｂ４には、Ｈレベルの制御信号ＵＤＳＬが入力されているため、カウント出力部ＮｏｄｅＡ[０]から出力されるキャリービット信号の位相が反転されて、図６に示すように、カウンタ回路Ｂ０内の位相反転回路５８から出力信号ＣＯＵＴ[０]が出力される。
【００７４】
そして、カウント用クロック信号ｘＣＫの立ち下がりタイミングごとに、カウンタ回路Ｂ０がカウント値を変更していく。カウンタ回路Ｂ０のカウント値が変化すると、このカウント値（ＣＯＵＴ[０]）の変化がカウンタ回路Ｂ１のＣＩＮとして入力され、カウンタ回路Ｂ１によるカウントが行われる。以下、同様に、カウンタ回路Ｂ２はカウンタ回路Ｂ１の出力（ＣＯＵＴ[１]）に基づき、カウンタ回路Ｂ３はカウンタ回路Ｂ２の出力（ＣＯＵＴ[２]）に基づき、カウンタ回路Ｂ４はカウンタ回路Ｂ３（ＣＯＵＴ[３]）の出力に基づき、カウンタ値を変更していくことになる。この第１回目のカウントは、Ｐ相のカウントであり、図６に示すように、ダウンカウント動作で行われることになる。
【００７５】
その後、第１のカラムＡＤ回路５１Ａの各カウンタ回路Ｂ０〜Ｂ４は、比較回路５２での比較が完了したとき、そのカウントを終了して、ラッチ５９にカウント値を保存する。
【００７６】
次に、第２回目のカウントが行われる。この第２回目のカウントは、Ｄ相のカウントであり、アップカウント動作で行われる。
【００７７】
各カウンタ回路Ｂ０〜Ｂ４は、ダウンカウント動作となっていることから、アップカウント動作に切り替えるために、制御信号ＵＤＳＬ_ＡがＨレベルからＬレベルへ変更される。これにより、位相反転回路５８へＬレベルの制御信号ＵＤＳＬが入力され、カウント出力部ＮｏｄｅＡから出力されるキャリービット信号の位相が反転されずに、カウンタ回路Ｂ０内の位相反転回路５８から出力信号ＣＯＵＴ［０］として出力される。
【００７８】
その後、同様に、クロック信号ｘＣＫの立ち下がりタイミングごとに、Ｐ相のカウントと同様に、カウンタ回路Ｂ０がカウント値（ＣＯＵＴ［０］）を順次変更していき、図６に示すように、カウンタ回路Ｂ０〜Ｂ４のカウンタ値（ＣＯＵＴ［０］〜ＣＯＵＴ［４］）を変更していくことになる。この第２回目のカウントは、Ｄ相のカウントであり、アップカウント動作で行われることになる。
【００７９】
その後、第１のカラムＡＤ回路５１Ａの各カウンタ回路Ｂ０〜Ｂ４は、比較回路５２での比較が完了したとき、そのカウントを終了して、ラッチ５９にカウント値を保存する。これにより、第２回目のカウント値から第１回目のカウント値が減算されたカウント値がカウンタ回路Ｂ０〜Ｂ４のラッチ５９に保存されることになる。
【００８０】
一方、第２のカラムＡＤ回路５１Ｂのカウンタ回路Ｂ０〜Ｂ４も、カウンタ回路Ｂ０〜Ｂ４からの出力（ＣＯＵＴ［０］〜ＣＯＵＴ［４］）は、図８に示すように、第１のカラムＡＤ回路５１Ａと同様である（図６参照）。なお、図７及び図８において、制御パルス信号ＸＲＬ_Ｂ，ＲＨ_Ｂは、第２のカラムＡＤ回路５１Ｂに入力される制御パルス信号ＸＲＬ，ＲＨ、制御信号ＵＤＳＬ_Ｂは、第２のカラムＡＤ回路５１Ｂに入力される制御信号ＵＤＳＬである。
【００８１】
しかし、第２のカラムＡＤ回路５１Ｂにおける各カウンタ回路Ｂのカウント出力部ＮｏｄｅＡ[０]〜ＮｏｄｅＡ[４]は、第１のカラムＡＤ回路５１Ａのカウンタ回路Ｂのカウント出力部ＮｏｄｅＡ[０]〜ＮｏｄｅＡ[４]に対して反転させた電圧としている。
【００８２】
これにより、第１のカラムＡＤ回路５１Ａと第２のカラムＡＤ回路５１Ｂとで、カウンタ５７のカウント出力部ＮｏｄｅＡ[０]〜ＮｏｄｅＡ[４]と位相反転回路５８との間の配線に伝送されるキャリービット信号の位相を反転している。
【００８３】
すなわち、第２のカラムＡＤ回路５１Ｂでは、各カウンタ回路Ｂ０〜Ｂ４に、制御パルス信号ＸＲＬ_Ａ（Ｌレベルのパルス）ではなく、制御パルス信号ＲＨ_Ｂ（Ｌレベルのパルス）を入力して、各カウンタ５７において、カウント出力部ＮｏｄｅＡ[０]〜ＮｏｄｅＡ[４]から出力されるキャリービット信号をＨレベルにリセットして、カウンタ値をクリアする。これにより、第２のカラムＡＤ回路５１Ｂの各カウンタ５７の状態を第１のカラムＡＤ回路５１Ａの各カウンタ５７の状態に対して反転させるようにして、第１のカラムＡＤ回路５１Ａと第２のカラムＡＤ回路５１Ｂとで出力部ＮｏｄｅＡ[０]〜ＮｏｄｅＡ[４]から出力されるキャリービット信号の位相を互いに反転させた信号（逆相の信号）としている。
【００８４】
そして、第１のカラムＡＤ回路５１Ａの各カウンタ回路Ｂに入力する制御信号ＵＤＳＬ_Ａのレベルを反転させた制御信号ＵＤＳＬ_Ｂを第２のカラムＡＤ回路５１Ｂの各カウンタ回路Ｂに入力することにより、第２のカラムＡＤ回路５１Ｂのカウンタ回路Ｂからの出力（ＣＯＵＴ［０］〜ＣＯＵＴ［４］）を、図８に示すように、第１のカラムＡＤ回路５１Ａのカウンタ回路Ｂからの出力（ＣＯＵＴ［０］〜ＣＯＵＴ［４］）と同様の信号位相にしている。
【００８５】
このように本実施形態における固体撮像装置１では、それぞれ異なる制御パルス信号ＸＲＬ，ＲＨ及び制御信号ＵＤＳＬを入力し、カラムＡＤ回路の制御を行うといった簡単な配線処理及び制御により、従来とカラムＡＤ回路の構成を変更することなく、しかも、ＣＤＳ機能を損なわずに、水平転送線５６と交差する部分（ここでは、カウンタ５７のカウント出力部ＮｏｄｅＡと位相反転回路５８との間の配線）のキャリービット信号の位相が互いに反転する（すなわち逆相となる）第１のカラムＡＤ回路５１Ａと第２のカラムＡＤ回路５１Ｂとを構成することができる。
【００８６】
従って、水平転送バスライン５５がカラムＡＤ回路５１上を交差する構成であっても、レイアウト面積の増加を抑制しつつ、カラムＡＤ回路５１から水平転送バスライン５５へのクロストークによるノイズの発生を低減させることができる
【図面の簡単な説明】
【００８７】
【図１】本発明の一実施形態における固体撮像装置の全体構成図である。
【図２】図１に示すカウンタ部におけるカウンタ回路の具体的構成を示す図である。
【図３】従来のカラムＡＤ回路のレイアウトの例を示す図である。
【図４】本実施形態におけるカラムＡＤ回路のレイアウトの例を示す図である。
【図５】第１のカラムＡＤ回路のカウンタ回路の動作を説明するための図である。
【図６】第１のカラムＡＤ回路のカウンタ回路の動作を説明するための図である。
【図７】第２のカラムＡＤ回路のカウンタ回路の動作を説明するための図である。
【図８】第２のカラムＡＤ回路のカウンタ回路の動作を説明するための図である。
【図９】従来の固体撮像装置の構成を示す図である。
【符号の説明】
【００８８】
１  固体撮像装置
１１  画素
１２  行制御線
１３  垂直信号線
２０  垂直走査回路
３０  水平走査回路
４０  センスアンプ（ＳＡ）部
５０  カラム処理部
５１  カラムＡＤ回路（アナログ−デジタル変換回路）
５２  比較回路
５３  カウンタ部
５４  ラッチ
５５  水平転送バスライン
５６  水平転送線
５７  カウンタ
５８  位相反転回路
５９  ラッチ
６０  デジタル−アナログ変換回路（ＤＡＣ）
６１  バイアス回路
６２  ＰＬＬ回路
７０  センスアンプ(ＳＡ)部
８０  出力部
９０  出力端子
【図１】
2009200546.tif 000005
【図２】
2009200546.tif 000006
【図３】
2009200546.tif 000007
【図４】
2009200546.tif 000008
【図５】
2009200546.tif 000009
【図６】
2009200546.tif 000010
【図７】
2009200546.tif 000011
【図８】
2009200546.tif 000012
【図９】
2009200546.tif 000013