(57)【要約】      （修正有）【課題】薄厚化に対応しゲッタリング能力の確実性とその向上を図った薄厚シリコンウェーハ及びその製造方法を提供する。【解決手段】シリコンウェーハの表面にデバイス構造が形成された後にシリコンウェーハ裏面を研削により薄厚化する薄厚化工程Ｓ３と、前記シリコンウェーハ裏面を化学機械研磨法により鏡面とする鏡面化工程Ｓ４と、前記鏡面化工程において鏡面形成に用いた砥粒より硬質な砥粒を散布し、前記シリコンウェーハ裏面に化学機械研磨法によって、重金属のゲッタリングシンクとなる加工変質層を形成する変質化工程Ｓ５とを有し、前記変質化工程Ｓ５における化学機械研磨法によって前記加工変質層のウェーハ深さ方向厚みを設定することにより、該加工変質層におけるゲッタリング能力の制御をおこなう。【選択図】図１
2009259959.tif 000002
【特許請求の範囲】
【請求項１】
シリコン単結晶からスライスされた薄厚シリコンウェーハの製造方法であって、
シリコンウェーハの表面にデバイス構造が形成された後に、シリコンウェーハ裏面を研削により薄厚化する薄厚化工程と、
前記シリコンウェーハ裏面を化学機械研磨法により鏡面とする鏡面化工程と、
前記鏡面化工程において鏡面形成に用いた砥粒より硬質な砥粒を散布し、前記シリコンウェーハ裏面に化学機械研磨法によって、重金属のゲッタリングシンクとなる加工変質層を形成する変質化工程と
を有し、
前記変質化工程における化学機械研磨法によって前記加工変質層のウェーハ深さ方向厚みを設定することにより、該加工変質層におけるゲッタリング能力の制御をおこなうことを特徴とする薄厚シリコンウェーハの製造方法。
【請求項２】
前記変質化工程において、前記加工変質層のウェーハ深さ方向厚みを５０ｎｍ〜２００ｎｍに設定することを特徴とする請求項１記載の薄厚シリコンウェーハの製造方法。
【請求項３】
前記変質化工程において、前記砥粒の粒径平均サイズを０．０１μｍ〜１０μｍとすることを特徴とする請求項１または２記載の薄厚シリコンウェーハの製造方法。
【請求項４】
前記変質化工程において、前記砥粒の硬度が２００ＨＶ〜１０００ＨＶの範囲とされることを特徴とする請求項１から３のいずれか記載の薄厚シリコンウェーハの製造方法。
【請求項５】
前記薄厚化工程において、前記シリコンウェーハの厚みが４０μｍ以下５μｍ以上に薄厚化されることを特徴とする請求項１から４のいずれか記載の薄厚シリコンウェーハの製造方法。
【請求項６】
前記変質化工程において、前記加工変質層における残留応力が５〜２００Ｍｐａの範囲に設定されることを特徴とする請求項１から５のいずれか記載の薄厚シリコンウェーハの製造方法。
【請求項７】
請求項１から６のいずれか記載の製造方法により製造されたことをと特徴とする薄厚シリコンウェーハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄厚シリコンウェーハおよびその製造方法に関し、特に、半導体デバイスプロセスの前工程を完了したシリコンウェーハに対する後工程において、裏面研削および化学機械研磨法により製造される薄厚シリコンウェーハへのゲッタリング能力付与に用いて好適な技術に関する。
【背景技術】
【０００２】
携帯電話機器およびデジタルスチルカメラ技術の発展にともない機器へ内蔵する半導体デバイスパッケージの薄厚化が伸展している。
このような半導体デバイスは、ＣＺ（チョクラルスキー）法等により引き上げられたシリコン単結晶からスライスしたシリコンウェーハに回路等を形成することにより製造されるものである。シリコンウェーハに重金属が不純物混入した場合、デバイス特性が著しく劣化することになる。
半導体デバイスパッケージの厚みを薄化するためにはデバイスチップの厚みを薄厚化が必須技術となる。
【０００３】
しかしながら、半導体デバイスプロセスの後工程、特に、ウェーハ裏面を削って５０μｍ程度まで薄厚化する薄厚化工程においてシリコンウェーハへ重金属が不純物混入することが懸念されている。重金属が不純物混入した場合、デバイスの電気特性に著しい悪影響を与えることから、薄厚化工程において重金属の不純物混入を制御抑制する技術が必要となってきている。
【０００４】
シリコンウェーハから重金属を除去する方法として、従来から、ゲッタリング法が一般的に知られている。これは、シリコンウェーハに酸素析出物を形成するＩＧ（イントリンシックゲッタリング）法、シリコンウェーハの裏面にバックサイドダメージなどのゲッタリングサイトを形成するＥＧ（エキシントリックゲッタリング）法が利用されている。
特許文献１には、ＩＧ処理する技術が提案されており、特許文献２には、０００５段にＥＧ法の例が記載されている。
【特許文献１】特開平６−３３８５０７号公報
【特許文献２】特開２００６−３１３９２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、従来、利用されているＩＧ（イントリンシックゲッタリング）法は半導体デバイスの前工程（デバイス作製工程）で用いられているものであり、シリコンウェーハのバルク中に拡散した重金属を除去するためには６００℃以上の熱処理温度が必要であるが、薄厚化工程は、半導体デバイスプロセスにおける後工程であり、この後工程における熱処理温度は４００℃以下が一般的であるため析出が充分におこなわれないなど、重金属を十分にゲッタリングすることは困難である。
【０００６】
また、最近デバイスの薄厚化が進み、厚みとして５０μｍから４０μｍ以下、３０μｍ程度が要求されるため、デバイスの薄厚化がこの程度になると、上記のような従来のＩＧ（イントリンシックゲッタリング）法の場合は、薄厚化工程でＩＧ効果を奏するＩＧ層の大部分が除去されてしまうため、充分なゲッタリング能を呈さなくなって、デバイスの不良要因を形成するという問題があった。
【０００７】
このように、半導体デバイスプロセス前工程で用いられているゲッタリング法を後工程で用いることは困難であることから、後工程で重金属汚染が生じた場合、モールド加工後（製品）のデバイスの信頼性試験に顕著な悪影響を与えることが問題であった。
【０００８】
本発明は、上記の事情に鑑みてなされたもので、半導体デバイスプロセス後工程で生じる重金属汚染を簡便かつ確実にデバイスの活性領域から除去し、もってモールド加工後のデバイスの電気特性が良好な薄厚シリコンウェーハおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の薄厚シリコンウェーハの製造方法は、シリコン単結晶からスライスされた薄厚シリコンウェーハの製造方法であって、
シリコンウェーハの表面にデバイス構造が形成された後に、シリコンウェーハ裏面を研削により薄厚化する薄厚化工程と、
前記シリコンウェーハ裏面を化学機械研磨法により鏡面とする鏡面化工程と、
前記鏡面化工程において鏡面形成に用いた砥粒より硬質な砥粒を散布し、前記シリコンウェーハ裏面に化学機械研磨法によって、重金属のゲッタリングシンクとなる加工変質層を形成する変質化工程と
を有し、
前記変質化工程における化学機械研磨法によって前記加工変質層のウェーハ深さ方向厚みを設定することにより、該加工変質層におけるゲッタリング能力の制御をおこなうことにより上記課題を解決した。
本発明の前記変質化工程において、前記加工変質層のウェーハ深さ方向厚みを５０ｎｍ〜２００ｎｍに設定することが好ましい。
本発明の前記変質化工程において、前記砥粒の粒径平均サイズを０．０１μｍ〜１０μｍとすることができる。
本発明の前記変質化工程において、前記砥粒の硬度が２００ＨＶ〜１０００ＨＶの範囲とされることが望ましい。
本発明の前記薄厚化工程において、前記シリコンウェーハの厚みが４０μｍ以下５μｍ以上に薄厚化されることがある。
本発明の前記変質化工程において、前記加工変質層における残留応力が５〜２００Ｍｐａの範囲に設定されることができる。
本発明の薄厚シリコンウェーハは、上記のいずれか記載の製造方法により製造されることがある。
【発明の効果】
【００１０】
本発明は、薄厚化したシリコンウェーハの裏面に特定の平均サイズ分布を持った硬質砥粒を用いて化学機械研磨を施し裏面にゲッタリングシンクとして機能する微細な加工ダメージ層を形成するが、これに対し、従来は研削工程での加工変質層によりウェーハの抗折強度が低下するために加工変質層を化学機械研磨（ＣＭＰ）により除去しており、この場合、ＣＭＰによる加工変質層の除去により抗折強度は向上するが、ＣＭＰ工程あるいはそれ以降の後工程における重金属汚染を抑制するゲッタリングシンクがないため、ＣＭＰ工程以降で重金属汚染が生じた場合はデバイスの電気特性に悪影響を与える可能性が高いが、これに対して、本発明では、抗折強度を維持可能な範囲で裏面の加工変質層を維持し重金属をゲッタリング可能なゲッタリングシンクを、ウェーハの割れ、欠け等が発生することなく形成することができる。
【００１１】
また、加工変質層の厚さを設定することにより、必要なゲッタリング能を呈することが可能となるため、薄厚化工程においてウェーハの厚さが減少して、ゲッタリングシンクとなる酸素析出物を含むバルクの厚さが減少してＩＧの効果が低下した場合でも、薄厚化工程での重金属汚染の影響を低減して、重金属汚染起因の欠陥が生じることがなくなり、デバイス特性が低下することを防止し、デバイス素子の歩留まりを向上させることができるものである。
【００１２】
したがって、本発明によれば、高いゲッタリング能を有するので、金属汚染の影響を低減可能なシリコンウェーハを提供でき、これにより、製造コスト、デバイス工程における歩留まり悪化などの問題点を解決できるという効果を奏することができる。
【発明を実施するための最良の形態】
【００１３】
本発明のシリコンウェーハは、ＣＺ法により炭素濃度が１.０×１０１６〜１.６×１０１７ａｔｏｍｓ／ｃｍ３、初期酸素濃度が１．４×１０１８〜１.６×１０１８ａｔｏｍｓ／ｃｍ３として育成されたシリコン単結晶から製造されたシリコンウェーハであって、表面にデバイスが形成され、その厚みが４０μｍ以下５μ以上とされることができる。
ここで、上記の酸素濃度はＡＳＴＭ Ｆ１２１−１９７９によるものである。
本発明の前記変質化加工は、前記シリコンウェーハ裏面に研削加工、および、その後におこなうＣＭＰ加工においてコロイダルシリカまたはシリコン結晶あるいはダイヤモンドライクカーボンからなる硬度２００ＨＶ〜１０００ＨＶ程度の硬質なスラリーによるＣＭＰ加工であることが好ましい。
本発明のシリコンウェーハは、形成されたデバイスがメモリ素子であることができる。
【００１４】
以下、本発明に係るシリコンウェーハとその製造方法における一実施形態を、図面に基づいて説明する。
図１は、本実施形態におけるシリコンウェーの製造方法を示すフローチャートであり、図２は、本実施形態に係るシリコンウェーハの製造方法の各工程におけるシリコンウェーを示す正断面図であり、図において、符号Ｗ０はシリコンウェーハである。
【００１５】
本実施形態では、メモリ素子とされるデバイス製造に用いるシリコンウェーハについて説明する。
本実施形態の製造方法においては、図１に示すように、ウェーハ加工工程Ｓ１、デバイス前工程とされるデバイス作り込み工程Ｓ２、デバイス後工程とされる薄厚化工程Ｓ３、鏡面化工程Ｓ４、変質化工程Ｓ５、仕上げ工程Ｓ６とを有するものとされる。
【００１６】
本実施形態では、まず、図１にウェーハ加工工程Ｓ１で示すように、ＣＺ法等により引き上げたシリコン単結晶から加工して、シリコンウェーハを得る。
【００１７】
ウェーハ加工工程Ｓ１におけるシリコンウェーハ（ウェーハ）の加工方法は通常に従い、ＩＤソーまたはワイヤソー等の切断装置によってスライスし、得られたシリコンウェーハをアニールした後、表面を研磨・洗浄等の表面処理工程とおこなう。また、これらの工程の他にもウェーハ表面へのエピタキシャル層成膜工程、あるいは、必要であれば、イオン注入工程、あるいは、ラッピング、洗浄、研削等種々の工程があり、工程順の変更、省略等、目的に応じ適宜工程は変更される。
【００１８】
次に、図１に示すデバイス作り込み工程Ｓ２として、ウェーハ加工工程Ｓ１で加工したシリコンウェーハ表面上にデバイスとなる構造を表面に形成し、シリコンウェーハＷ２とする。このシリコンウェーハＷ２は、図２（ａ）に示すように、厚さＴ３が１０００〜５００μｍ、８００〜６００μｍ、７００μｍ程度とされる。
デバイス作り込み工程Ｓ４としては、フローティングゲートを有するMOS-FET（金属酸化物半導体接合トランジスタ）を形成し、表面にメモリ素子となる部分を形成することや、デバイス構造がCMOSであるNAND-FLASHあるいはNOR-FLASHなどのMulti Chip Package(MCP)用のデバイス部分を形成すること等が可能である。
【００１９】
次に、図１に示す薄厚化工程Ｓ３として、シリコンウェーハＷ２の裏面Ｗ２ａを研削して薄厚化する。この薄厚化工程Ｓ３はデバイスプロセスの後工程のうちの研削処理工程とされ、図２（ａ）に示す厚さＴ２とされる前記シリコンウェーハＷ２の裏面Ｗ２ａを研削加工によって３０μｍ程度に薄厚化して、図２（ｂ）に示す厚さＴ３のウェーハＷ３とする。シリコンウェーハＷ３の裏面状態を模式的に図３（ａ）に示す。
このときの条件としては、次のように設定されることができる。
厚さＴ２；７００μｍ、
厚さＴ３；６０μｍ（５０〜８０μｍ）
裏面Ｗ３ａにランダムな加工変質層Ｗ３ｂが形成
裏面Ｗ３ａ状態；粗さ１０ｎｍ程度
【００２０】
次に、図１に示す鏡面化工程Ｓ４として、図２（ｃ）に示すように、シリコンウェーハＷ３裏面Ｗ３ａを化学機械研磨法により鏡面Ｗ４ａとしたシリコンウェーハＷ４とする。シリコンウェーハＷ４の裏面状態を模式的に図３（ｂ）に示す。
このときの条件としては、次のように設定されることができる。
厚さＴ４−Ｔ３；１〜１０μｍ
砥粒；１００ＨＶ〜５００ＨＶ程度
砥粒材質；Ａｌ２Ｏ３，ＳｉＣ，コロイダルシリカ                          
粒径；0.1μｍから１００μｍ
圧力１００ｇ／ｃｍ２〜５００ｇ／ｃｍ２、
処理時間１０〜６０ｓｅｃ程度
裏面Ｗ４ａ状態；粗さ０．１〜２ｎｍ程度
【００２１】
次に、図１に示す変質化工程Ｓ５においては、鏡面化工程Ｓ４において鏡面形成に用いた砥粒より硬質な砥粒を散布し、シリコンウェーハＷ４の裏面Ｗ４ａに化学機械研磨法によって、重金属のゲッタリングシンクとなる加工変質層Ｗ５ｂが形成されたシリコンウェーハＷ５とする。シリコンウェーハＷ５の裏面状態を模式的に図３（ｃ）に示す。
ここで、化学機械研磨（ＣＭＰ）は、コロイダルシリカまたはシリコン結晶あるいはダイヤモンドライクカーボンからなる硬度２００ＨＶ〜１０００ＨＶ程度の硬質で、かつ、砥粒の粒径平均サイズを０．０１μｍ〜１０μｍとされる砥粒を含むスラリーでＣＭＰ加工工程により、図２（ｄ）に示す厚さＴ５のウェーハＷ５とする。
このときの条件としては、次のように設定される。
厚さＴ５；３０μｍ
裏面Ｗ５ａにランダムな加工変質層Ｗ５ｂが形成
表面状態；粗さ５ｎｍ程度
【００２２】
このＣＭＰ処理条件としては、次のように設定される。
硬度２００ＨＶ〜１０００ＨＶ程度、粒径１０〜１００ｎｍ程度のコロイダルシリカまたはシリコン結晶あるいはダイヤモンドライクカーボンからなる砥粒が重量比１％〜５％ｗｔのスラリーにより、アルミナからなる定盤上で、圧力１００ｇ／ｃｍ２〜５００ｇ／ｃｍ２、処理時間１０〜６０ｓｅｃ程度の処理をおこなう。
【００２３】
これにより、シリコンウェーハＷ５は、その厚みが４０μｍ以上５０μｍ以下とされるとともに、その裏面Ｗ５ａにウェーハ深さ方向厚みＴ５ｂが、５０ｎｍ〜２００ｎｍの範囲、好ましくは１００ｎｍ程度以下とされる加工変質層Ｗ５ｂが形成される。この加工変質層Ｗ５ｂには、５Ｍｐａ〜２００Ｍｐａの残留応力が生じており外因性ゲッタリングを呈することができる。この際、裏面Ｗ５ａの表面状態は、粗さ５ｎｍ程度であり割れ、欠けが発生しないレベルとされる。
ここで、残留応力の測定は、顕微ラマン装置により、断面入射の方法でおこなうものである。
【００２４】
本実施形態における変質化工程Ｓ５では、加工変質層Ｗ５ｂのウェーハ深さ方向厚みＴ５ｂを設定することにより、該加工変質層Ｗ５ｂにおけるゲッタリング能力の制御をおこなう。
【００２５】
具体的には、
加工変質層Ｗ５ｂの厚さＴ５ｂと、加工変質層Ｗ５の残留応力をスラリーの粒径サイズと研磨加工圧力を調整することによって、ゲッタリング能を制御することができる。
これにより、Ｎｉ、または、Ｃｕを汚染源とした場合に、１×１０１２ａｔｏｍｓ／ｃｍ２ 〜１×１０１３ａｔｏｍｓ／ｃｍ２程度の初期汚染レベルが、検出限界（Ｎｉでは１×１０１０ａｔｏｍｓ／ｃｍ２ 、Ｃｕでは１×１０９  ａｔｏｍｓ／ｃｍ２  ）にまで低減させることが可能となる。同時に、裏面のテクスチャを制御した状態として処理を終了するので、割れ・欠けの発生を防止して、デバイス特性の優れた歩留まりの高いシリコンウェーハとすることが可能である。
【００２６】
さらに、図４に示すように、各種裏面加工後のニッケルに対するゲッタリング能力が異なる。
変質化工程Ｓ５によれば、硬質砥粒による化学機械研磨処理されたウェーハＷ５のゲッタリング能力は、薄厚化工程Ｓ３における裏面研削処理後と同程度の高いゲッタリング能力を保持することを示している。
従って、デバイスプロセス後工程において、チップの抗折強度を保持しつつ、研削面と同様なゲッタリング能力を保持できることから、チップの組み立て工程において、デバイスの歩留まり向上させることができる。
【００２７】
また、図５に硬質砥粒の平均サイズ分布と初期表面汚染濃度をパラメーターとして裏面に加工ダメージ層を形成した場合のニッケルに対するゲッタリング能力を比較した結果を示す。
この結果から、本実施形態では、薄厚半導体チップおよびシリコンウェーハの製造工程において硬質砥粒の平均サイズを上記のように設定し、加工変質層Ｗ５ｂのダメージ深さＴ５ｂを制御することによりゲッタリング能力を制御できる。したがって、後工程（アセンブリ工程）において重金属汚染が生じた際にも重金属を除去でき、デバイスの歩留まりを向上させることができる。
【００２８】
なお、本実施形態においては、エキシントリックゲッタリング法としての加工変質層Ｗ５ｂのみを形成したが、これに加えて、ＩＧ（イントリンシックゲッタリング）法を同時に施して、さらにゲッタリング能を向上することも可能である。この場合の例としては、シリコン単結晶引き上げ時に炭素をドープする手法や、ｐ型ウェーハの場合に、ドーパントであるボロン（Ｂ）濃度を高くする手法、あるいは、シリコンに固溶される初期酸素濃度Ｏｉを所定範囲に設定するといった手法を採用することが可能である。
【００２９】
ここで、ボロンを含むｐ型のシリコン単結晶としては、原料段階で炭素を添加し、炭素添加原料からシリコン単結晶を作製するとともに、その酸素濃度Ｏｉを制御して引き上げることができる。以下、炭化添加ＣＺシリコン単結晶の引き上げについて説明する。直径３００ｍｍのウェーハについて説明するが、該発明はこれに限定されるものではない。
【００３０】
次に、このような炭化添加ＣＺシリコン単結晶を育成するための操業条件の設定方法について説明する。
まず、ルツボ内に高純度シリコンの多結晶を装入し、結晶中の抵抗率がｐ−タイプとなるようドーパント（Ｂ）を添加する。
本発明において、ボロン（Ｂ）濃度がｐ＋タイプとは、抵抗率８ｍΩｃｍ〜１０ｍΩｃｍに相当する濃度であり、ｐタイプとは抵抗率０．１〜１００Ωｃｍに相当する濃度であり、ｐ−タイプとは抵抗率０．１Ωｃｍ〜０．０１Ωｃｍに相当する濃度である。
また、ｐ／ｐ−タイプとは、ｐ−タイプウェーハの上にｐタイプのエピタキシャル層を積層したウェーハを意味する。
【００３１】
そして、炭素濃度が所定の範囲となるようにシリコン溶融液にドーパントを添加するとともに、所定の酸素濃度となるように、結晶回転速度、ルツボ回転速度、加熱条件、印加磁場条件、引き上げ速度等を制御する。ボロン（Ｂ）濃度はｐ−タイプとされ、炭素濃度が１.０×１０１６〜１.６×１０１７ａｔｏｍｓ／ｃｍ３、および酸素濃度が１．４×１０１８〜１.６×１０１８ａｔｏｍｓ／ｃｍ３とされることができる。
【００３２】
そして、ＣＺ炉内を不活性ガス雰囲気で、減圧の１．３３〜２６．７ｋＰａ（１０〜２００ｔｏｒｒ）とし、不活性ガス（Ａｒガス等）中に水素ガスを３〜２０体積％となるように混合して炉内に流入させる。圧力は、１．３３ｋＰａ（１０ｔｏｒｒ）以上、好ましくは４〜２６．７ｋＰａ（３０〜２００ｔｏｒｒ）、さらに、好ましくは、４〜９．３ｋＰａ（３０〜７０ｔｏｒｒ）が望ましい。圧力の下限は、水素の分圧が低くなると、融液および結晶中の水素濃度が低くなるため、これを防止するために上記の下限の圧力を規定した。圧力の上限は、炉内の圧力が増大するとＡｒ等の不活性ガスの融液上でのガス流速が低下することにより、カーボンヒーターやカーボン部材から脱ガスした炭素や、融液から蒸発したＳｉＯ等の反応物ガスが排気しにくくなることにより、結晶中の炭素濃度が所望値より高くなり、また、ＳｉＯが炉内の融液上部の１１００℃程度またはより低温の部分に凝集することで、ダストを発生させ融液に落下することで結晶の有転位化を引き起こすため、これらを防止するために上記の上限の圧力を規定した。
【００３３】
次いで、ＣＺ炉のヒータにより加熱してシリコンを溶融させ融液とする。次に、シードチャックに取り付けた種結晶を融液に浸漬し、ルツボおよび引き上げ軸を回転させつつ結晶引き上げを行う。結晶方位は｛１００｝、｛１１１｝または｛１１０｝のいずれかとし、結晶無転位化のためのシード絞りを行った後、ショルダー部を形成させ、肩変えして例えば３１０ｍｍの目標ボディ径とする。
【００３４】
その後は一定の引き上げ速度で例えば１２００ｍｍまでボディ部を育成し、通常条件で縮径しテイル絞りを行った後、結晶成長を終了する。ここで、引き上げ速度は、抵抗率、シリコン単結晶径サイズ、使用する単結晶引き上げ装置のホットゾーン構造（熱環境）などに応じて適宜選定されるが、例えば、定性的には単結晶面内でＯＳＦリングが発生する領域が含まれる引き上げ速度を採用することができ、その下限は単結晶面内にＯＳＦリング領域が発生しかつ転位クラスタが発生しない引き上げ速度以上とすることができる。
【００３５】
また、前記不活性雰囲気中における水素濃度を、炉内圧は、４．０〜９．３３ｋＰａ（３０〜７０ｔｏｒｒ）に対して３％以上２０％以下の範囲に設定することができる。炉内圧は、１．３３ｋＰａ（１０ｔｏｒｒ）以上、好ましくは４．０〜２６．７ｋＰａ（３０ｔｏｒｒ〜２００ｔｏｒｒ）、さらに、好ましくは、４．０〜９．３ｋＰａ（３０ｔｏｒｒ〜７０ｔｏｒｒ）が望ましい。この下限値は、水素の分圧が低くなると、融液および結晶中の水素濃度が低くなるため、これを防止するために上記の下限の圧力を規定した。上限値は、炉内の圧力が増大するとＡｒ等の不活性ガスの融液上でのガス流速が低下することにより、カーボンヒーターやカーボン部材から脱ガスした炭素や、融液から蒸発したＳｉＯ等の反応物ガスが排気しにくくなることにより、結晶中の炭素濃度が所望値より高くなり、また、ＳｉＯが炉内の融液上部の１１００℃程度またはより低温の部分に凝集することで、ダストを発生させ融液に落下することで結晶の有転位化を引き起こすため、これらを防止するために上記の上限の圧力を規定した。水素分圧として、４０ｐａ以上、４００Ｐａ以下となることが好ましい。  
【００３６】
水素を含む不活性雰囲気中で育成時のシリコン単結晶中の水素濃度は、雰囲気中の水素分圧によって制御できる。水素の結晶への導入は、雰囲気中の水素がシリコン融液に溶解して定常（平衡）状態となり、さらに、結晶へは凝固時に濃度偏析によって液相と固相中の濃度が分配される。
融液中の水素濃度は、ヘンリーの法則から気相中の水素分圧に依存して決まり、凝固直後の結晶中水素濃度は雰囲気中の水素分圧を制御することで結晶の軸方向に一定に所望する濃度で制御できる。
【００３７】
このようなシリコン単結晶育成方法によれば、水素を含む不活性雰囲気中でシリコン単結晶を引き上げることにより、結晶径方向全域にＣＯＰおよび転位クラスタを含まず、かつ、格子間シリコン優勢領域（ＰＩ領域）の単結晶を引き上げ可能なＰＩ領域引き上げ速度の範囲を拡大して引き上げて、単結晶直胴部を転位クラスタを含まない格子間シリコン優勢領域（ＰＩ領域）とすることができる。同時に、このようなシリコン単結晶育成方法によれば、ＯＳＦリングの幅が縮小していることにより、従来、Ｇｒｏｗｎ−ｉｎ欠陥フリー単結晶を引き上げる際には、非常に狭い範囲に設定しなくてはならなかったＰＩ領域引き上げ速度を広げて、極めて容易に、かつ従来よりもはやい引き上げ速度でＧｒｏｗｎ−ｉｎ欠陥フリー単結晶を育成することが可能となるとともに、結晶面内にＯＳＦリング領域が発生する条件でシリコン単結晶を引き上げた場合には、ＯＳＦリングの幅を縮小してその影響を低減することが可能となる。
なお、ここで、ＰＩ領域引き上げ速度範囲は水素雰囲気中と水素のない不活性雰囲気中とで比較する際に、上述した凝固直後の結晶内の軸方向温度勾配Ｇの値が一定で変化しない状態で比較するものとする。
【００３８】
具体的には、格子間シリコン型のＧｒｏｗｎ−ｉｎ欠陥フリー領域（ＰＩ領域）からなるＧｒｏｗｎ−ｉｎ欠陥フリー単結晶を引き上げ可能なＰＩ領域引き上げ速度範囲を、水素雰囲気とすることによって、水素のない時に比べて４倍以上、さらには、４．５倍のマージンに拡大して引き上げをおこなうことができ、このような範囲の引き上げ速度によって所望の単結晶を引き上げることが可能となる。
このとき、ＯＳＦリングの発生領域を小さくすることができる。なお、ＰＶ領域（空孔型のＧｒｏｗｎ−ｉｎ欠陥フリー領域）の大きさは水素添加によって変化しない。
【００３９】
本実施形態においては、上述したように水素添加をおこなうことで、Ｇｒｏｗｎ−ｉｎ欠陥フリー単結晶を引き上げ容易とするとともに、炭素を添加することによって、ＯＳＦリングの影響も低減することができるため、これら相乗効果により、このウェーハ上にエピタキシャル層を成長させた際にＯＳＦリングに起因する欠陥を低減することができ、前述した所望の品質を有する単結晶の引き上げをおこなうことができ、作業効率を向上して、シリコン単結晶、あるいはこのシリコン単結晶から製造するシリコンウェーハの製造コストを大幅に削減することが可能となる。
【００４０】
炭素は固溶形態でシリコンに含有されるので、シリコン格子中に炭素をシリコンと置換する形で導入される。すなわち、炭素の原子半径はシリコン原子と比較して小さいため置換位置に炭素を配位した場合、結晶の応力場は圧縮応力場となり格子間の酸素および不純物が圧縮応力場に捕獲されやすくなる。この置換位置炭素を起点に、例えばデバイス工程において、転位を伴う酸素との析出物が高密度で発現しやすくなり、シリコンウェーハＷ０に高いゲッタリング効果を付与することができる。これにより、後述するデバイス作り込み工程Ｓ４においても、充分なゲッタリング能を有することが可能となる。
【００４１】
このような炭素の添加濃度は、上述の範囲に規制する必要がある。なぜなら、炭素濃度が上記の範囲未満では、炭素・酸素系析出物の形成促進が活発にならないため、上記した高密度な炭素・酸素系析出物の形成を実現できない。
一方、上記の範囲を超えると、炭素・酸素系析出物の形成が促進され高密度な炭素・酸素系析出物を得られるが、析出物のサイズが抑制される結果、析出物周りの歪みが弱くなる傾向が強くなる。従って、歪みの効果が弱いことから不純物を捕獲するための効果が減少する。
【００４２】
さらに、シリコンウェーハ中の酸素濃度を、上記の範囲に規制する必要がある。なぜなら、酸素濃度が上記の範囲未満では、炭素・酸素系析出物の形成が促進されないために、上記した高密度な析出物が得られない。
一方、上記の範囲を超えると、酸素析出物のサイズが減少し母体シリコン原子と析出物界面における歪みの効果が緩和され歪みによるゲッタリング効果が低下することが懸念されるからである。
これらの析出物への影響として、より高ボロン濃度とすることで、ボロン・炭素・酸素による複合欠陥形成が促進される。
【００４３】
さらに、炭素添加ＣＺ結晶である上記シリコンウェーハの表面を鏡面加工してから、例えばＳＣ１およびＳＣ２を組み合わせたＲＣＡ洗浄を行う。その後、エピタキシャル層を成長するためにエピタキシャル成長炉に装入し、各種ＣＶＤ法（化学気相成長法）を用いて、ボロン（Ｂ）濃度がｐタイプとされるエピタキシャル層を成長させて、ｐ／ｐ−タイプのシリコンウェーハをデバイス製造工程に供することもできる。
【００４４】
ここで、デバイス製造工程に供されるシリコンウェーハは、ボロン並びに固溶炭素を含むＣＺ結晶であるが、該結晶成長中に形成された酸素析出核、あるいは酸素析出物がエピタキシャル成長時の熱処理によりシュリンクするため、この段階のシリコンウェーハには、顕在化された酸化析出物は光学顕微鏡では観察されない。
【００４５】
そのため、重金属をゲッタリングするためのゲッタリングシンクを確保するためには、エピタキシャル層成長後に、この条件を付与することにより更なる析出促進が期待できる温度条件として、好ましくは６００〜８００℃程度で０．２５〜３時間の低温熱処理を施し、置換位置炭素を起点にしてボロン・炭素・酸素系の酸素析出物Ｗ０７を析出させる必要がある。
なお、本発明においてボロン・炭素・酸素系析出物とは、ボロン・炭素を含有した複合体（クラスター）である析出物を意味する。
【００４６】
この酸素析出物は、固溶炭素を含有するシリコンウェーハを出発材とすれば、デバイスプロセス前工程を経る過程でシリコンウェーハの全体にわたって自然発生的に析出するため、デバイスプロセス後工程での金属汚染に対するゲッタリング能力の高いゲッタリングシンクを、エピタキシャル層の直下からシリコンウェーハの全厚にわたって形成することができる。従って、エピタキシャル層の近接領域におけるゲッタリングが実現される。
【００４７】
このゲッタリングを実現するには、ボロン・炭素・酸素系の複合体である酸素析出物（ＢＭＤ）Ｗ０７は、サイズが１０〜１００ｎｍあり、かつシリコンウェーハＷ０中に１．０×１０６〜１．０×１０１１個／ｃｍ３ で存在することが好ましい。
なお、この場合のＢＭＤサイズとは、シリコンウェーハの厚み方向断面のＴＥＭ観察像における析出物の対角線長を意味し、該観察視野内の析出物の平均値で示すこととする。
【００４８】
酸素析出物のサイズを上記の範囲のうち下限以上にするのは、母体シリコン原子と酸素析出物の界面に生じる歪みの効果を用いて格子間不純物（例えば重金属など）を捕獲（ゲッタリング）する確率を増加するためである。また、酸素析出物のサイズが上記の範囲以上であると、ウェーハ強度が低下する、あるいは、エピタキシャル層での転位発生等の影響が出るため、好ましくない。
また、酸素析出物のシリコンウェーハ中における密度は、シリコン結晶中における重金属の捕獲（ゲッタリング）は、母体シリコン原子と酸素析出物との界面に生じる歪みおよび界面準位密度（体積密度）に依存するために、上記の範囲とすることが好ましい。
【００４９】
なお上記の熱処理をデバイス製造工程より前に行う場合には、６００〜８００℃で０．２５〜３時間、酸素と、アルゴン、窒素等の不活性ガスとの混合雰囲気中で行う熱処理を行うことが望ましい。これにより、シリコンウェーハにＩＧ（ゲッタリング）効果を持たせることができる。ここで、高濃度ボロンウェーハに関しては、この熱処理工程をおこなうことは必ずしも必須ではないため、省略することができる。
なお、ＩＧ効果を持たせる熱処理が、デバイス製造工程かそれより前かに関わらず、この熱処理が上記の温度範囲より低いとボロン・炭素・酸素の複合体形成が不足し、ウェーハの金属汚染が生じた場合に充分なゲッタリング能を発現できないため好ましくなく、また上記の温度範囲より高いと、酸素析出物の凝集が過剰におこり、結果的に、ゲッタリングシンクの密度が足りなくなるため、好ましくない。
また、この熱処理においては、６００℃、３０分の条件と同等な析出の発現が可能な熱処理温度・時間以上であれば、温度の上下および処理時間の増減は異なる条件に設定することも可能であり、また、８００℃、４時間の条件と同等な析出の発現が可能な熱処理温度・時間以下であれば、温度の上下および処理時間の増減は異なる条件に設定することも可能である。
【００５０】
また、ウェーハ製造工程において、ボロン（Ｂ）濃度がｐ＋タイプとされるシリコン単結晶インゴットを引き上げるとともに、エピタキシャル層の炭素濃度がｐタイプとされて、シリコンウェーハＷ３がｐ／ｐ＋タイプとされることもできる。
【００５１】
また、薄厚化工程Ｓ３においては、厚さＴ５が４０μｍ程度とされることができる。
【００５２】
さらに、鏡面化工程Ｓ４を、変質化工程Ｓ５の後におこなうことも可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明に係るシリコンウェーハの製造方法の一実施形態を示すフローチャートである。
【図２】本発明に係るシリコンウェーハの製造方法の一実施形態における各工程でのシリコンウェーハを示す正断面図である。
【図３】裏面研削（薄厚化工程）後、裏面化学機械研磨（鏡面化工程）後、および硬質砥粒による化学機械研磨（変質化工程）後の光学顕微鏡観察によるスケッチを示す。
【図４】本発明による各種裏面加工後のニッケルに対するゲッタリング能力評価結果を示すグラフである。
【図５】ＣＭＰにおける砥粒の粒径とゲッタリング能力との関係を示すグラフである。
【符号の説明】
【００５４】
Ｗ５…シリコンウェーハ
Ｗ５ｂ…加工変質層
【図１】
2009259959.tif 000003
【図２】
2009259959.tif 000004
【図３】
2009259959.tif 000005
【図４】
2009259959.tif 000006
【図５】
2009259959.tif 000007