(57)【要約】【課題】ハードマスクを除去する工程において被エッチング層の周縁部に荒れが生じることを抑制する。【解決手段】本発明にかかるエッチング装置は、反応室１０、電極２０、ステージ３０、及びシャドーリング４０を備える。反応室１０は、内部にエッチングガスが導入される。電極２０は反応室内に配置されており、エッチングガスを電離させてプラズマを発生させるために用いられる。ステージ３０は反応室１０内に配置されており、基板５０が載置される。シャドーリング４０は、反応室１０内に配置されており、ステージ３０の上方に位置している。シャドーリング４０は、基板５０の周縁部及びその内側の領域を非接触で覆う。そしてシャドーリング４０は、内周側に凹凸パターンを有する。【選択図】図１
2009277720.tif 000002
【特許請求の範囲】
【請求項１】
被エッチング層上に位置していて開口パターンを有しているハードマスクを、前記被エッチング層の周縁部を除いて形成する工程と、
前記ハードマスクのうち前記周縁部に隣接する領域、及び前記周縁部それぞれをシャドーリングにより非接触で覆いつつドライエッチングを行うことにより、前記被エッチング層に、前記開口パターンの下に位置する溝又は孔を形成する工程と、
前記ハードマスクをエッチングにより除去する工程と、
を備え、
前記シャドーリングは、内周側に凹凸パターンを有する半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記ハードマスクを形成する工程の後、かつ前記溝又は孔を形成する工程の前に、前記周縁部上にエッチング保護膜を形成する工程を備える半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法において、
前記エッチング保護膜は、前記ハードマスクと同一の材料により形成されており、前記ハードマスクより薄く、
前記ハードマスクをエッチングにより除去する工程において前記エッチング保護膜も除去される半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記エッチング保護膜の厚さは１０ｎｍ以上２００ｎｍ以下であり、
前記ハードマスクの厚さは０．３μｍ以上５μｍ以下である半導体装置の製造方法。
【請求項５】
請求項２〜４のいずれか一つに記載の半導体装置の製造方法において、
前記エッチング保護膜を形成する工程において、前記エッチング保護膜は前記開口パターン内にも形成され、
前記エッチング保護膜を形成する工程の後、前記溝又は孔を形成する工程の前に、前記周縁部を前記シャドーリングで覆いつつドライエッチング又はスパッタリングを行うことにより、前記開口パターン内に位置する前記エッチング保護膜を除去する工程を有する半導体装置の製造方法。
【請求項６】
エッチングガスが導入される反応室と、
前記反応室内に配置されたプラズマ生成用の電極と、
前記反応室内に配置され、基板が載置されるステージと、
前記反応室内に配置され、前記ステージの上方に位置し、前記基板の周縁部及びその内側の領域を非接触で覆うシャドーリングと、
を備え、
前記シャドーリングは、内周側に凹凸パターンを有するエッチング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シャドーリングを用いる半導体装置の製造方法及びエッチング装置に関する。
【背景技術】
【０００２】
半導体装置の製造に用いられるエッチング装置や成膜装置において、シャドーリングを用いる場合がある。シャドーリングは、基板の周縁部を覆うように配置されるリング状の部材であり、基板の縁から一定の領域に対してエッチングや成膜が行われないようにする部材である（例えば特許文献１及び２参照）。シャドーリングを用いない場合は、基板の周縁部を研削して膜を除去するなど、製造工程数が増えてしまう。
【０００３】
シャドーリングを用いる工程の一つに、被エッチング層に比較的深い溝や孔を形成する工程がある。この工程は、被エッチング層上に酸化シリコン膜などのハードマスクを形成し、このハードマスクをマスクとしたエッチングを行うものである。この工程において被エッチング層の周縁部にはハードマスクが形成されていない。これは、ハンドリング時にハードマスクから異物が発生することを防止するためである。そしてシャドーリングは、エッチング時に被エッチング層の周縁部を保護するために用いられている。
【０００４】
一方、特許文献３には、ウェハのべベル領域に形成された絶縁膜を保護するために、ベベル領域の絶縁膜上に保護膜を形成する技術が記載されている。
【０００５】
【特許文献１】特開２００２−２９４４４１号公報
【特許文献２】特開２００６−１１８００４号公報
【特許文献３】特開２００２−３３４８７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ハードマスクは、溝や孔が形成された後、エッチングにより除去される。しかしこの工程において、被エッチング層の周縁部もわずかにエッチングされる。このため、ハードマスクを除去するときのエッチング時間が長いと、被エッチング層の周縁部に荒れが生じてしまう。
【課題を解決するための手段】
【０００７】
本発明によれば、被エッチング層上に位置していて開口パターンを有しているハードマスクを、前記被エッチング層の周縁部を除いて形成する工程と、
前記ハードマスクのうち前記周縁部に隣接する領域及び前記周縁部それぞれをシャドーリングにより非接触で覆いつつドライエッチングを行うことにより、前記被エッチング層に、前記開口パターンの下に位置する溝又は孔を形成する工程と、
前記ハードマスクをエッチングにより除去する工程と、
を備え、
前記シャドーリングは、内周側に凹凸パターンを有する半導体装置の製造方法が提供される。
【０００８】
前記被エッチング層に前記溝又は孔を形成する工程において、前記ハードマスクは前記シャドーリングに覆われていない領域が少しエッチングされる。前記シャドーリングが内周側に凹凸パターンを有するため、前記ハードマスクのうちエッチングされた領域には、前記シャドーリングの前記凹凸パターンが反映される。このため、前記ハードマスクを除去する工程において前記ハードマスクの表面積が増加し、エッチング時間が短くなる。従って、被エッチング層の周縁部に荒れが生じることを抑制できる。
【０００９】
本発明によれば、エッチングガスが導入される反応室と、
前記反応室内に配置されたプラズマ生成用の電極と、
前記反応室内に配置され、基板が載置されるステージと、
前記反応室内に配置され、前記ステージの上方に位置し、前記基板の周縁部及びその内側の領域を非接触で覆うシャドーリングと、
を備え、
前記シャドーリングは、内周側に凹凸パターンを有するエッチング装置が提供される。
【発明の効果】
【００１０】
本発明によれば、被エッチング層の周縁部に荒れが生じることを抑制できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１２】
図１は、本実施の形態にかかる半導体装置の製造方法に用いられるエッチング装置の構成を示す図である。このエッチング装置は、反応室１０、電極２０、ステージ３０、及びシャドーリング４０を備える。反応室１０は、内部にエッチングガスが導入される。電極２０は反応室内に配置されており、エッチングガスを電離させてプラズマを発生させるために用いられる。ステージ３０は反応室１０内に配置されており、基板５０が載置される。シャドーリング４０は、反応室１０内に配置されており、ステージ３０の上方に位置している。シャドーリング４０は、基板５０の周縁部及びその内側の領域を非接触で覆う。そしてシャドーリング４０は、内周側に凹凸パターンを有する。
【００１３】
基板５０は被エッチング層を有する。被エッチング層は、基板５０の表層であってもよいし、基板５０上に形成された膜であってもよいし、ＳＯＩ基板の半導体層であってもよい。被エッチング層をエッチングするときには、被エッチング層上に、開口パターンを有するハードマスクが形成される。ここで被エッチング層の周縁部にはハードマスクが形成されない。そして、ハードマスクのうち被エッチング層の周縁部に隣接する領域及び被エッチング層の周縁部それぞれがシャドーリング４０により非接触で覆われつつ、ドライエッチングが行われる。この工程により、被エッチング層には、開口パターンの下に位置する溝又は孔が形成され、かつ、ハードマスクのうちシャドーリング４０で覆われていない部分も一部が除去される。その後、ハードマスクをエッチングにより除去する。
【００１４】
上記したように、シャドーリング４０は、内周側に凹凸パターンを有する。このため、シャドーリング４０の下方に位置するハードマスクには、シャドーリング４０の凹凸が転写される。このため、ハードマスクをエッチングにより除去するとき、ハードマスクとエッチング液やエッチングガスの接触面積が増大し、ハードマスクの除去時間が短くなる。従って、被エッチング層の周縁部に荒れが生じることを抑制できる。以下、詳細に説明する。
【００１５】
図２は、シャドーリング４０の一例を示す平面図である。本図に示す例においてシャドーリング４０は、内周面に複数の凹部４２を等間隔で有する。凹部４２の平面形状は長方形又は正方形である。本図に示す例において、凹部４２の幅は凹部４２の配置間隔より小さい。シャドーリング４０は、例えばアルミナにより形成されている。
【００１６】
図３及び図４の各図は、被エッチング層としての基板５０の表面に凹部又は孔を形成する工程を示す断面図である。図５は、図４（ａ）におけるシャドーリング４０の作用を説明するための斜視概略図である。基板５０は、例えばＳｉウェハなどの半導体ウェハである。
【００１７】
まず図３（ａ）に示すように、基板５０上にハードマスク６０を形成する。ハードマスク６０は、例えば酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、あるいは窒酸化シリコン膜又はこれらの少なくとも２つの積層膜であり、開口パターン６２を有している。基板５０の周縁部５２上に位置するハードマスク６０は、例えばハードマスク６０に開口パターン６２を形成するときに除去される。ハードマスク６０の厚さは、例えば０．３μｍ以上５μｍ以下である。
【００１８】
次いで、基板５０の周縁部５２上にエッチング保護膜７０を形成する。エッチング保護膜７０は、例えばハードマスク６０と同じ材料である。エッチング保護膜７０はハードマスク６０より薄く、その厚さは例えば１０ｎｍ以上２００ｎｍ以下である。エッチング保護膜７０は、気相法（例えばＣＶＤ法）により形成されるため、ハードマスク６０上及び開口パターン６２内にも形成される。
【００１９】
なお、ハードマスク６０及びエッチング保護膜７０は、反応室１０とは異なる反応室内で形成される。
【００２０】
次いで図３（ｂ）に示すように、基板５０を図１に示した反応室１０内に挿入し、シャドーリング４０を基板５０の周縁部５２及び周縁部５２に隣接するハードマスク６０の上方に非接触で位置させる。次いで、反応室１０内に不活性ガス（例えばＡｒガス）を導入し、この不活性ガスを用いたスパッタリングを行う。これにより、シャドーリング４０で覆われていないエッチング保護膜７０（開口パターン６０内のエッチング保護膜７０を含む）、及び開口パターン６２内の基板５０の表層に位置する自然酸化膜が除去される。なおこの工程は、エッチングにより行われてもよい。
【００２１】
次いで図４（ａ）に示すように、反応室１０内にエッチングガスを導入し、このエッチングガスを用いて基板５０をエッチングする。これにより、開口パターン６０内に位置する基板５０には溝又は孔５４が形成される。溝又は孔５４は、例えば基板５０に素子分離膜を埋め込むための溝、基板５０を上下に貫通する貫通電極を埋め込むための孔、又はトレンチキャパシタを形成するための孔である。
【００２２】
このエッチング工程において、基板５０の周縁部５２はシャドーリング４０によって覆われているため、エッチングガスは周縁部５２に到達しにくくなる。また、周縁部５２はエッチング保護膜７０で被覆されている。従って、このエッチング工程において、基板５０の周縁部５２に荒れが生じることが抑制される。
【００２３】
また、このエッチング工程において、ハードマスク６０のうちシャドーリング４０で覆われていない部分がエッチングされ、ハードマスク６０の表層に凹部６４が形成される。この結果、ハードマスク６０の外周部６５は他の部分と比較して厚くなる。
【００２４】
図２及び図５に示すように、シャドーリング４０の内周には凹部４２が形成されている。このため、図５に示すように、凹部６４の外周部６５には凹部４２に沿った凹凸が形成される。これにより、凹部６４の外周部６５の側面及び底面の表面積は、領域６６，６８の分だけ大きくなる。
【００２５】
その後、図４（ｂ）に示すように、基板５０を反応室１０から取り出す。次いでハードマスク６０及びエッチング保護膜７０を、例えばウェットエッチングにより除去する。ハードマスク６０及びエッチング保護膜７０が同一の材料で形成されているとき、このエッチング工程は一つのエッチング工程になる。ハードマスク６０の外周部６５は凹部６４が形成されていないため、他の部分と比較して厚い。このため、本工程に要する時間は、ハードマスク６０の外周部６５のエッチングに要する時間によって律速される。
【００２６】
本実施形態において、図５を用いて説明したように、凹部６４の外周部６５の側面及び底面の表面積は、シャドーリング４０の内周に凹部４２が形成されていないときと比較して領域６６，６８の分だけ大きくなっている。このため、ハードマスク６０の外周部のエッチング速度は速くなり、その結果、エッチングに要する時間が短くなる。従って、このエッチングによって基板５０の周縁部５２に荒れが生じることを抑制できる。
【００２７】
以上、本実施形態によれば、シャドーリング４０の内周に凹部４２を形成したため、基板５０に溝又は孔５４を形成するときのエッチングにおいて、ハードマスク６０の外周部６５の側面及び底面の表面積を大きくすることができる。従って、ハードマスク６０を除去するためのエッチングに要する時間が短くなり、このエッチングにおいて基板５０の周縁部５２に荒れが生じることを抑制できる。
【００２８】
また、シャドーリング４０を用いているため、基板５０に溝又は孔５４を形成するときのエッチングにおいて基板５０の周縁部５２に荒れが生じることを抑制できる。
【００２９】
また本実施形態では、周縁部５２はエッチング保護膜７０によって被覆されているため、溝又は孔５４を形成するときのエッチング及びハードマスク６０を除去するときのエッチングそれぞれにおいて、周縁部５２に荒れが生じることをさらに抑制できる。またエッチング保護膜７０はハードマスク６０より薄いため、これらが同一の材料により形成されているときには、エッチング保護膜７０をハードマスク６０と同一のエッチング処理で除去することができる。
【００３０】
また、開口パターン６２の内部にもエッチング保護膜７０が形成されるが、溝又は孔５４を形成する前に、開口パターン６２内部のエッチング保護膜７０を除去している。このため、溝又は孔５４を形成する処理がエッチング保護膜７０によって阻害されることを防止できる。
【００３１】
なお、シャドーリング４０の内側に形成される凹凸のパターンは図２に示した例に限定されない。例えば図６（ａ）に示すように、凹部４２の数を増やしてもよい。この場合、領域６６，６８の数が増えるため、ハードマスク６０の外周部のエッチング速度が速くなる。また、図６（ｂ）に示したように凹部４２相互間の凸部を丸めてもよい。この場合、凹部４２相互間の凸部がエッチングされにくくなり、シャドーリング４０の寿命が長くなる。また、図６（ｃ），（ｄ）に示すように、凹部４２は三角形であってもよい。この場合においても、凹部４２の配置間隔は任意に設定することができる。また、凹部４２相互間の凸部は三角形、四角形、又は丸まっていてもよい。また図６（ｅ）に示すように、シャドーリング４０の内側の凹凸を波型にしてもよい。
【００３２】
また、図３及び図４に示した工程において、エッチング保護膜７０を形成しなくてもよい。
【００３３】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【図面の簡単な説明】
【００３４】
【図１】本実施の形態にかかる半導体装置の製造方法に用いられるエッチング装置の構成を示す図である。
【図２】シャドーリングの一例を示す平面図である。
【図３】各図は、被エッチング層としての基板の表面に凹部又は孔を形成する工程を示す断面図である。
【図４】各図は、被エッチング層としての基板の表面に凹部又は孔を形成する工程を示す断面図である。
【図５】図４（ａ）におけるシャドーリングの作用を説明するための斜視概略図である。
【図６】各図は、シャドーリングの他の例を示す平面図である。
【符号の説明】
【００３５】
１０ 反応室
２０ 電極
３０ ステージ
４０ シャドーリング
４２ 凹部
５０ 基板
５２ 周縁部
５４ 溝又は孔
６０ ハードマスク
６２ 開口パターン
６４ 凹部
６５ 外周部
６６ 領域
６８ 領域
７０ エッチング保護膜
【図１】
2009277720.tif 000003
【図２】
2009277720.tif 000004
【図３】
2009277720.tif 000005
【図４】
2009277720.tif 000006
【図５】
2009277720.tif 000007
【図６】
2009277720.tif 000008