(57)【要約】【課題】半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を基板面上に相当する仮想平面上においてクリアランスエラーや無駄な配線スペースが生じないよう設計する配線設計処理を、演算処理装置により実行する自動配線設計方法、およびこの配線設計処理コンピュータに実行させるためのコンピュータプログラムを実現する。【解決手段】半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を基板面上に相当する仮想平面上で設計する配線設計処理を、演算処理装置により実行する自動配線設計方法は、各ボンディングパッドの形状の長軸と各ボンディングパッドから引き出される対応するファンアウト配線とがなす各角度が、基板面のある一辺において端から中心へ向うにしたがって減少することになるような関数に基づいて、各ファンアウト配線の位置を決定する。【選択図】図１
2009140397.tif 000002
【特許請求の範囲】
【請求項１】
半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を前記基板面上に相当する仮想平面上で設計する配線設計処理を、演算処理装置により実行する自動配線設計方法であって、
各ボンディングパッドの形状の長軸と各前記ボンディングパッドから引き出される対応するファンアウト配線とがなす各角度が、基板面のある一辺において端から中心へ向うにしたがって減少することになるような関数に基づいて、各前記ファンアウト配線の位置を決定することを特徴とする自動配線設計方法。
【請求項２】
基板面のある一辺において、位置を決定すべきファンアウト配線の総数をｎ（ただし、ｎは正の整数）、基板面のある一辺において最も端に位置するボンディングパッドの形状の長軸と前記ボンディングパッドから引き出される対応するファンアウト配線とがなす角度をα度、基板面のある一辺において最も端に位置するボンディングパッドから引き出される対応するファンアウト配線を１番目としたときのファンアウト配線の番号をｘ番（ただし、ｘは１以上ｎ以下の正の整数）、としたとき、
ｘ番目のファンアウト配線と前記ｘ番目のボンディングパッドに対応するボンディングパッドの形状の長軸とがなす角度ｆ（ｘ）度は、
ｆ（ｘ）＝α×ｃｏｓ（９０×ｘ／ｎ）
で示される前記関数から算出される請求項１に記載の自動配線設計方法。
【請求項３】
基板面のある一辺において両端に位置する各ボンディングパッドと中心に位置するボンディングパッドの３点を通る仮想円を設定する設定ステップと、
基板面の中心付近から前記仮想円上まで引き出されるファンアウト配線については、当該ファンアウト配線に対応するボンディングパッドの形状の長軸方向に沿うように配置する第１の配置ステップと、
前記第１の配線ステップによって配置されるファンアウト配線の前記仮想円から先の位置については、前記関数に基づいて、各前記ファンアウト配線の位置を決定する請求項１または２に記載の自動配線設計方法。
【請求項４】
半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を前記基板面上に相当する仮想平面上で設計する配線設計処理を、コンピュータに実行させるためのコンピュータプログラムであって、
基板面のある一辺において、位置を決定すべきファンアウト配線の総数ｎ（ただし、ｎは正の整数）を設定する設定ステップと、
基板面のある一辺において最も端に位置するボンディングパッドの形状の長軸と前記ボンディングパッドから引き出される対応するファンアウト配線とがなす角度をα度、基板面のある一辺において最も端に位置するボンディングパッドから引き出される対応するファンアウト配線を１番目としたときのファンアウト配線の番号をｘ番（ただし、ｘは１以上ｎ以下の正の整数）、としたとき、ｘ番目のファンアウト配線と前記ｘ番目のボンディングパッドに対応するボンディングパッドの形状の長軸とがなす角度ｆ（ｘ）度を、ｆ（ｘ）＝α×ｃｏｓ（９０×ｘ／ｎ）で表される関数に従って算出する算出ステップと、
ｘ番目のファンアウト配線の位置を、前記ｘ番目のボンディングパッドに対応するボンディングパッドの形状の長軸に対してなすが角度ｆ（ｘ）度となるように確定する確定ステップと、
を備えることを特徴とする配線設計処理をコンピュータに実行させるためのコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置をこの基板面上に相当する仮想平面上で設計する配線設計処理を、演算処理装置により実行する自動配線設計方法およびそのコンピュータプログラムに関する。
【背景技術】
【０００２】
ＰＢＧＡやＥＢＧＡなどの半導体パッケージにおいては、半導体チップの電極端子と基板のボンディングパッドとの間をワイヤで配線してそれぞれ電気的に接続する。半導体パッケージの配線設計においては、設計者自身がＣＡＤシステムを用いて仮想平面上で半導体パッケージを自らの技量や経験や勘を頼りに試行錯誤しながら設計する（例えば、特許文献１参照）。
【０００３】
ファンアウト（Ｆａｎ−ｏｕｔ）配線は、対応するボンディングパッドの形状の長軸方向に沿うように、このボンディングパッドの中心から一定の長さで引き出され配線される。このファンアウト配線についても、設計者がＣＡＤシステムを用いて手動で一本一本設計する。
【０００４】
図８は、従来技術により設計したファンアウト配線の配線例を例示する図である。図中、長円はボンディングパッド、太い実線はファンアウト配線、白抜きの実線は実配線、円はビアをそれぞれ表す。また、基板面の周縁（エッジ）を参照符号Ｒで示す。一般に、半導体パッケージの基板およびこの基板に実装される半導体チップは四角形状であり、半導体チップの輪郭（すなわち周縁）付近に一列に並ぶビアは、該一列に並ぶビアと同じ領域に属するボンディングパッドに対して配線を介して接続される。これ以降、説明を簡明なものにするために、半導体パッケージの基板の４辺のうち、ある一辺におけるファンアウト配線の設計について説明するが、他の３辺のそれぞれの場合についても同様である。
【０００５】
図９は、従来技術によるファンアウト配線の設計の仕方を説明する図である。図中、長円はボンディングパッド、太い実線はファンアウト配線、細い実線は半導体パッケージの基板の中心付近からボンディングパッドに至るまでの配線を表す。
【０００６】
まず、図９（ａ）に示すように、基板面のある一辺において最も端に位置するボンディングパッドＢＰ１から引き出されるファンアウト配線Ｆ１を仮に設定する。次いで、図９（ｂ）に示すように、ファンアウト配線Ｆ１を基準に、このファンアウト配線Ｆ１からオフセットさせた位置にファンアウト配線Ｆ２を設定する。そして、図９（ｃ）に示すように、ボンディングパッドＢＰ２の形状の長軸方向にそのまま引き出した配線と上記オフセットさせたファンアウト配線Ｆ２との交点の位置で、ファンアウト配線Ｆ２をボンディングパッドＢＰ２に接続する。このような処理を順次繰り返すことによって、ファンアウト配線の位置を決定していく。
【０００７】
【特許文献１】特開２００１−１３５６７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述した従来技術による方法では、当該ボンディングパッドから引き出されるファンアウト配線と実配線との結線部分にクリアランスエラーが生じることがある。図１０は、従来技術によるファンアウト配線の設計により生じるクリアランスエラーを説明する図であり、図１１は図１０の拡大図である。図中、太い実線をファンアウト配線、実配線を白抜きの実線でそれぞれ表す。図１０および１１に示すように、ファンアウト配線Ｆ１に結線される実配線Ｗ１と、ファンアウト配線Ｆ２に結線される実配線Ｗ２と、の間にクリアランスエラー（図中、点線の円で示す。）が生じている。基板面のある一辺において、その両端部ほどボンディングパッドの形状の長軸と実配線とがなす角度が大きくなるため、クリアランスエラーが生じやすくなる。
【０００９】
基板面のある一辺において最も端に位置するボンディングパッドから引き出されるファンアウト配線を基準に、隣接するファンアウト配線をオフセットさせて配線しただけでは、当該ファンアウト配線を実配線と結線できなくなる。そこで、ファンアウト配線の途中に屈曲点を適宜設けて配線していくことになるが、この結果、基板面上において配線配置が不均質なものになりやすくなる。
【００１０】
図１２は、従来技術によるファンアウト配線の設計により生じる余分なスペースを説明する図である。図中、長円はボンディングパッド、太い実線はファンアウト配線、白抜きの実線は実配線をそれぞれ表す。上述した従来技術による方法では、基板面のある一辺において最も端に位置するボンディングパッドから引き出されるファンアウト配線を基準に、隣接するファンアウト配線をオフセットしながら（すなわち最も端に位置するボンディングパッドの形状の長軸方向と当該ボンディングパッドから引き出されるファンアウト配線とがなす角度を維持しながら）、順次配線していくので、基板面のある一辺の中心付近では、何も配線されない無駄なスペース（図中、点線の円で示す。）が生じてしまう。
【００１１】
従って本発明の目的は、上記問題に鑑み、半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を基板面上に相当する仮想平面上で設計する配線設計処理を、クリアランスエラーや無駄な配線スペースが生じないよう、演算処理装置により実行する自動配線設計方法、およびこの配線設計処理コンピュータに実行させるためのコンピュータプログラムを提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を実現するために、本発明においては、半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を基板面上に相当する仮想平面上で設計する配線設計処理を、演算処理装置により実行する自動配線設計方法は、各ボンディングパッドの形状の長軸と各ボンディングパッドから引き出される対応するファンアウト配線とがなす各角度が、基板面のある一辺において端から中心へ向うにしたがって減少することになるような関数に基づいて、各ファンアウト配線の位置を決定する。
【００１３】
上記配線設計処理をコンピュータに実行させるための本発明によるコンピュータプログラムは、基板面のある一辺において、位置を決定すべきファンアウト配線の総数ｎ（ただし、ｎは正の整数）を設定する設定ステップと、基板面のある一辺において最も端に位置するボンディングパッドの形状の長軸とボンディングパッドから引き出される対応するファンアウト配線とがなす角度をα度、基板面のある一辺において最も端に位置するボンディングパッドから引き出される対応するファンアウト配線を１番目としたときのファンアウト配線の番号をｘ番（ただし、ｘは１以上ｎ以下の正の整数）、としたとき、ｘ番目のファンアウト配線とｘ番目のボンディングパッドに対応するボンディングパッドの形状の長軸とがなす角度ｆ（ｘ）度を、ｆ（ｘ）＝α×ｃｏｓ（９０×ｘ／ｎ）で表される関数に従って算出する算出ステップと、ｘ番目のファンアウト配線の位置を、このｘ番目のボンディングパッドに対応するボンディングパッドの形状の長軸に対してなすが角度ｆ（ｘ）度となるように確定する確定ステップと、を備える。また、上記コンピュータプログラムを記録媒体に格納するという事項も当業者には自明である。
【発明の効果】
【００１４】
本発明によれば、半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を基板面上に相当する仮想平面上においてクリアランスエラーや無駄な配線スペースが生じないように設計する配線設計処理を、演算処理装置を用いて効率的に実行することができる。このように演算処理装置を用いて自動的に設計することができるので配線設計における工数を減らすことができ、設計者の作業時間が大幅に短縮され、負担も低減される。また、結果として半導体パッケージの製造コストも低減できる。
【発明を実施するための最良の形態】
【００１５】
図１は、本発明の実施例による自動配線設計方法の動作フローを示すフローチャートである。上述のように、半導体パッケージの基板およびこの基板に実装される半導体チップは四角形状であり、半導体チップの輪郭（すなわち周縁）付近に一列に並ぶビアは、該一列に並ぶビアと同じ領域に属するボンディングパッドに対して配線を介して接続されるので、半導体パッケージの基板の４辺のうち、ある一辺におけるファンアウト配線の設計について説明する。他の３辺のそれぞれの場合についても同様である。
【００１６】
ステップＳ１０１では、基板面のある一辺において、本発明の実施例による自動配線方法に従って位置を決定すべきファンアウト配線の総数ｎ（ただし、ｎは正の整数）を設定する。上述のように、基板面のある一辺において、その両端部ほどボンディングパッドの形状の長軸と実配線とがなす角度が大きくなるため、クリアランスエラーが生じやすくなるので、両端部に近い位置に配置されるファンアウト配線ほどクリアランスを広く確保するようにしなければならない。その一方で、基板面のある一辺において、その中心部付近はボンディングパッドの形状の長軸と実配線とがなす角度が小さいので、両端部における場合のようにクリアランスを広く確保しようとすると、かえって無駄なスペースが生じてしまうことになる。上記点を考慮して、ステップＳ１０１では、本発明の実施例による自動配線方法に従って位置を決定すべきファンアウト配線を選択するために、総数ｎを設定する。例えば、設計者がコンピュータの入力装置を介して総数ｎを入力し、設定する。
【００１７】
続くステップＳ１０２では、各ボンディングパッドの形状の長軸と各ボンディングパッドから引き出される対応するファンアウト配線とがなす各角度を算出する。この算出には、各ボンディングパッドの形状の長軸と各ボンディングパッドから引き出される対応するファンアウト配線とがなす各角度が、基板面のある一辺において端から中心へ向うにしたがって減少することになるような関数を用いる。
【００１８】
この関数についてより具体的には次のとおりである。図２は、本発明の実施例による自動配線設計方法における、角度の設定を説明する図である。基板面のある一辺において最も端に位置するボンディングパッドＢＰ１の形状の長軸とこのボンディングパッドＢＰ１から引き出される対応するファンアウト配線Ｆ１とがなす角度をα度とする。
【００１９】
また、基板面のある一辺において最も端に位置するボンディングパッドから引き出される対応するファンアウト配線を１番目としたときのファンアウト配線の番号をｘ番（ただし、ｘは１以上ｎ以下の正の整数）とする。例えば、図２に示すファンアウト配線Ｆ１は、「１番目の」ファンアウト配線となる。
【００２０】
このとき、ｘ番目のファンアウト配線とｘ番目のボンディングパッドに対応するボンディングパッドの形状の長軸とがなす角度ｆ（ｘ）を、関数ｆ（ｘ）＝α×ｃｏｓ（９０×ｘ／ｎ）とする。本明細書では、角度ｆ（ｘ）の単位を「度（ｄｅｇｒｅｅ）」としているが、関数ｆ（ｘ）をラジアンを使って表現してもよい。
【００２１】
ステップＳ１０２では、この関数ｆ（ｘ）を使って、ｘ番目のファンアウト配線とｘ番目のボンディングパッドに対応するボンディングパッドの形状の長軸とがなす角度を算出する。
【００２２】
ステップＳ１０３では、ｘ番目のファンアウト配線の位置を、このｘ番目のボンディングパッドに対応するボンディングパッドの形状の長軸に対してなすが角度ｆ（ｘ）度となるように確定する。これにより、ファンアウト配線間のクリアランスは、角度ｆ（ｘ）で傾けた分だけ広くなるので、ファンアウト配線と実配線とを接続した際のクリアランスエラーを抑えることができる。例えば、基板面のある一辺において最も端に位置する１番目のファンアウト配線については、「１≪ｎ」であることから角度ｆ（１）≒αであるので、対応するボンディングパッドの長軸方向に対してα度だけ傾けて配置される。また例えば、基板面のある一辺において中心付近に位置するｎ番目のファンアウト配線については、角度ｆ（ｎ）＝０であるので、対応するボンディングパッドの長軸方向に対して０度の傾き、すなわち、対応するボンディングパッドの長軸方向に伸びるように配置される。このように、各ボンディングパッドの形状の長軸と各ボンディングパッドから引き出される対応するファンアウト配線とがなす各角度が、基板面のある一辺において端から中心へ向うにしたがって徐々に減少するように、各ファンアウト配線は配置されることになる。
【００２３】
図３は、本発明の実施例による自動配線設計方法を適用した応用例を示すフローチャートである。
【００２４】
設定ステップＳ２０１では、基板面のある一辺において両端に位置する各ボンディングパッドと中心に位置するボンディングパッドの３点を通る仮想円を設定する。
【００２５】
次いで、第１の配置ステップＳ２０２において、基板面の中心付近から仮想円上まで引き出されるファンアウト配線については、当該ファンアウト配線に対応するボンディングパッドの形状の長軸方向に沿うように配置する。
【００２６】
そして、第２の配置ステップＳ２０３において、第１の配線ステップＳ２０２によって配置されるファンアウト配線の仮想円から先の位置については、上述した角度ｆ（ｘ）に基づいて、各ファンアウト配線の位置を決定する。
【００２７】
図４および５は、ファンアウト配線とビア列との関係を説明する図である。図中、長円はボンディングパッド、太い実線はファンアウト配線、白抜きの実線は実配線、円はビアをそれぞれ表す。また、基板面の周縁（エッジ）を参照符号Ｒで示す。
【００２８】
ボンディングパッドから基板面の最内側のビア列（以下、「第１ビア列」と称する。）までの距離が短い場合、図４に示すように、ファンアウト配線とビア列とが重なってしまう。これを防ぐために、図５に示すように、基板面の最も外側（すなわち基板面の周縁に最も近い側）に位置するボンディングパッドから所定の間隔だけ空けたラインＬ（図５中、一点鎖線で示す。）を設定し、このラインＬの位置でファンアウト配線を切断する。この切断した位置でファンアウト配線と実配線とを接続する。これにより、中心付近において実配線と接続したときのクリアランスエラーを回避する。
【００２９】
図６は、本発明の実施例による自動配線設計方法を実行した結果得られたファンアウト配線を例示した図である。図中、長円はボンディングパッド、太い実線はファンアウト配線、白抜きの実線は実配線、円はビアをそれぞれ表す。また、基板面の周縁（エッジ）を参照符号Ｒで示す。
【００３０】
上述した本実施例による自動配線設計方法は、コンピュータを用いて実現される。図７は、記録媒体に格納された本発明の実施例によるコンピュータプログラムにより動作する自動配線設計装置の構成を示すブロック図である。
【００３１】
本発明による自動配線設計をコンピュータに実行させるプログラムは、図７に示すように、記憶媒体（フレキシブルディスク、ＣＤ−ＲＯＭ等の外部記憶媒体）１１０に格納されており、例えば、次に説明するような構成によるコンピュータにインストールされて自動配線設計装置として動作する。
【００３２】
ＣＰＵ１１１は、自動配線設計装置全体を制御する。このＣＰＵ１１１に、バス１１２を介してＲＯＭ１１３、ＲＡＭ１１４、ＨＤ（ハードディスク装置）１１５、マウスやキーボード等の入力装置１１６、外部記憶媒体ドライブ装置１１７およびＬＣＤ、ＣＲＴ、プラズマディスプレイ、有機ＥＬ等の表示装置１１８が接続されている。ＣＰＵ１１１の制御プログラムはＲＯＭ１１３に格納されている。
【００３３】
本発明による自動配線設計処理を実行するプログラム（自動配線設計処理プログラム）は、記憶媒体１１０からＨＤ１１５にインストール（記憶）される。また、ＲＡＭ１１４には、自動配線設計処理をＣＰＵ１１１が実行する際の作業領域や、自動配線設計処理を実行するプログラムの一部が記憶される領域が確保されている。また、ＨＤ１１５には、入力データ、最終データ、さらにＯＳ（オペレーティングシステム）等が予め記憶される。
【００３４】
まず、コンピュータの電源を投入すると、ＣＰＵ１１１がＲＯＭ１１０から制御プログラムを読み出し、さらにＨＤ１１５からＯＳを読み込み、ＯＳを起動させる。これによりコンピュータは自動配線設計処理プログラムを記憶媒体１１０からインストール可能な状態となる。
【００３５】
次に、記憶媒体１１０を外部記憶媒体ドライブ装置１１７に装着し、入力装置１１６から制御コマンドをＣＰＵ１１１に入力し、記憶媒体１１０に格納された自動配線設計処理プログラムを読み取ってＨＤ１１５等に記憶する。つまり自動配線設計処理プログラムがコンピュータにインストールされる。
【００３６】
その後は、自動配線設計処理プログラムを起動させると、コンピュータは自動配線設計装置として動作する。オペレータは、表示装置１１８に表示される対話形式による作業内容と手順に従って、入力装置１１６を操作することで、上述した自動配線設計処理を実行することができる。処理の結果得られた「配線の最適ルートに関するデータ」は、例えば、ＨＤ１１５に記憶しておいて後日利用できるようにしたり、あるいは、処理結果を表示装置１１８に視覚的に表示するのに用いてもよい。
【００３７】
なお、図７のコンピュータでは、記憶媒体１１０に記憶されたプログラムをＨＤ１１５にインストールするようにしたが、これに限らず、ＬＡＮ等の情報伝送媒体を介して、コンピュータにインストールされてもよいし、コンピュータに内蔵のＨＤ１１５に予めインストールされておいてもよい。
【産業上の利用可能性】
【００３８】
本発明は、ＣＳＰ、ＰＢＧＡ、ＥＢＧＡ、ＨＤＳなど各種半導体パッケージの製品設計に適用することができる。
【００３９】
本発明によれば、半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を基板面上に相当する仮想平面上においてクリアランスエラーや無駄な配線スペースが生じないよう設計する配線設計処理を、演算処理装置を用いて効率的に実行することができる。このように演算処理装置を用いて自動的に設計することができるので配線設計における工数を減らすことができ、設計者の作業時間が大幅に短縮され、負担も低減される。また、結果として半導体パッケージの製造コストも低減できる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施例による自動配線設計方法の動作フローを示すフローチャートである。
【図２】本発明の実施例による自動配線設計方法における、角度の設定を説明する図である。
【図３】本発明の実施例による自動配線設計方法を適用した応用例を示すフローチャートである。
【図４】ファンアウト配線とビア列との関係を説明する図（その１）である。
【図５】ファンアウト配線とビア列との関係を説明する図（その２）である。
【図６】本発明の実施例による自動配線設計方法を実行した結果得られたファンアウト配線を例示した図である。
【図７】記録媒体に格納された本発明の実施例によるコンピュータプログラムにより動作する自動配線設計装置の構成を示すブロック図である。
【図８】従来技術により設計したファンアウト配線の配線例を例示する図である。
【図９】従来技術によるファンアウト配線の設計の仕方を説明する図である。
【図１０】従来技術によるファンアウト配線の設計により生じるクリアランスエラーを説明する図である。
【図１１】図１０の拡大図である。
【図１２】従来技術によるファンアウト配線の設計により生じる余分なスペースを説明する図である。
【符号の説明】
【００４１】
１１０    記録媒体
１１１    ＣＰＵ
１１２    バス
１１３    ＲＯＭ
１１４    ＲＡＭ
１１５    ハードディスク装置
１１６    入力装置
１１７    外部記憶媒体ドライブ装置
１１８    表示装置
【図１】
2009140397.tif 000003
【図２】
2009140397.tif 000004
【図３】
2009140397.tif 000005
【図４】
2009140397.tif 000006
【図５】
2009140397.tif 000007
【図６】
2009140397.tif 000008
【図７】
2009140397.tif 000009
【図８】
2009140397.tif 000010
【図９】
2009140397.tif 000011
【図１０】
2009140397.tif 000012
【図１１】
2009140397.tif 000013
【図１２】
2009140397.tif 000014