(57)【要約】      （修正有）【課題】キャッシュ方式によって行っていたデータの先読みを、機能的なグループ単位での先読み方式とし、効率化、及びブート時間の短縮を図る。【解決手段】起動時あるいは処理内容の変更時に、ＤＭＡ装置１０９によって、プロセッサ１０１を介さずに、外部メモリ１１３から、プロセッサ１０１に接続された内部メモリ１０５にデータを読み込むことによって、プロセッサ１０１が所望の処理を開始するプロセッサのブート方式において、データを格納するデータ分割格納手段と、必要とする外部メモリ１１３におけるデータのブロックのアドレスと、格納する内部メモリ１０５のアドレスの関係を記述した変換テーブル１０７によって、外部メモリ１１３から内部メモリ１０５への読み込み処理を行う変換テーブル手段と、から成るブート方式とする。【選択図】図１
2009259103.tif 000002
【特許請求の範囲】
【請求項１】
起動時あるいは処理内容の変更時に、ＤＭＡ装置によってプロセッサを介さずに、外部メモリから、プロセッサに接続された内部メモリにデータを読み込むことによって、プロセッサが所望の処理を開始する、プロセッサのブート方式において、
前記外部メモリには処理単位でブロック分けしてデータを格納するデータ分割格納部と、
プロセッサの処理に応じて必要とするデータブロックに関して、必要とする外部メモリにおけるデータのブロックのアドレスと、格納する内部メモリのアドレスの関係を記述した変換テーブルによって、外部メモリから内部メモリへの読み込み処理を行う変換テーブル部と、
から成るブート方式。
【請求項２】
前記必要とする外部メモリにおけるデータのブロックは、プロセッサ制御部が送信するブートモード信号によって決定することを特徴とする請求項１に記載のブート方式。
【請求項３】
前記必要とする外部メモリにおけるデータのブロックは、プロセッサの実行アドレスによって決定することを特徴とする請求項１に記載のブート方式。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータと、コンピュータの動作に必要なデータを格納した記憶装置との間の通信に関し、コンピュータが記憶装置から取得するデータを、コンピュータの動作に必要なものに限定することによって、コンピュータの起動や動作開始に要する時間を短縮するブート方式に関する。
【背景技術】
【０００２】
以下の説明では、外部メモリに保存されたプログラム、及び、プログラムで使用するデータ類を含めた総称として、データと呼ぶことにする。
【０００３】
ＲＡＭを備えたプロセッサなどの情報処理装置においては、プロセッサの電源が投入されてシステムが起動（ブート）されると、プロセッサは外部メモリインターフェイスを通じて外部のハードディスクドライブやＲＯＭなどの外部記憶装置へリードアクセスし、当該外部記憶装置から必要なプログラムなどのデータを取得する。
【０００４】
しかし、システムのブート時における外部記憶装置へのリードアクセスには時間がかかる。従って、アクセス時間の短縮化を図るために種々な技術が提案されている。
【０００５】
例えば、特許文献１には、記憶装置内において、計算機毎にデータ読み出し等のアクセス履歴を取得してキャッシュ制御部に格納し、そのアクセス履歴に基づいてディスク群からキャッシュメモリへのデータの先読みを行うことが開示されている。
【０００６】
【特許文献１】特開２００５−１５７７１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながらキャッシュメモリへのデータの先読みは、あくまでもプログラムにおける実行アドレス周辺に関して為されるものであり、機能的なグループ単位での先読みではないため、効率が悪く、改善するためにはキャッシュメモリを増大させるしか手段が無かった。
【課題を解決するための手段】
【０００８】
前記課題を解決するために、本発明は、
起動時あるいは処理内容の変更時に、ＤＭＡ装置によってプロセッサを介さずに、外部メモリから、プロセッサに接続された内部メモリにデータを読み込むことによって、プロセッサが所望の処理を開始する、プロセッサのブート方式において、
前記外部メモリには処理単位でブロック分けしてデータを格納するデータ分割格納部と、
プロセッサの処理に応じて必要とするデータブロックに関して、必要とする外部メモリにおけるデータのブロックのアドレスと、格納する内部メモリのアドレスの関係を記述した変換テーブルによって、外部メモリから内部メモリへの読み込み処理を行う変換テーブル部と、
から成るブート方式とする。
【０００９】
また、本発明は、前記必要とする外部メモリにおけるデータのブロックは、プロセッサ制御部が送信するブートモード信号によって決定することを特徴とするブート方式とする。
【００１０】
また、本発明は、前記必要とする外部メモリにおけるデータのブロックは、プロセッサの実行アドレスによって決定することを特徴とするブート方式とする。
【発明の効果】
【００１１】
本発明によれば、外部メモリからのデータのダウンロード量が必要最小限のブロックとなるため、ブート時間の短縮と省電力化を実現できる。また、データの実行と平行して先読みダウンロードを行うことで、さらなるブート時間の短縮を図ることが可能となる。
【実施例】
【００１２】
本発明の好適な実施例に関して、図を参照して説明する。図１は、本発明に係る情報処理装置のハード構成の一例を示すブロック図であり、図２は、一般的な従来技術のブロック図である。なお、以下の説明では、外部メモリに保存されたプログラム、及び、プログラムで使用するデータ類を含めた総称として、データと呼ぶことにする。
【００１３】
プロセッサ１０１には、データを実行するコア部１０３、データを書き込む内蔵メモリ１０５、コア部を介さずにデータの読み込み処理を行うためのＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）１０９、外部メモリ１１３にアクセスするためのメモリインタフェース１１１、そして変換テーブル１０７を備えている。
【００１４】
図２は従来技術であり、プロセッサ２０１には、データを実行するコア部２０３、データを書き込む内蔵メモリ２０５、外部メモリ２０９にアクセスするためのメモリインタフェース２０７を備えている。
【００１５】
プロセッサ２０１がデータを実行する際に、そのメモリアドレスの周辺のデータを先読みする手法はキャッシュ読み込みと呼ばれ、通常よく用いられている。
【００１６】
このように、本発明に掛かる部分は、小ブロックに分割してデータを保存している外部メモリから、必要なデータのみを読み込むための変換テーブル１０７を用いて、ＤＭＡ１０９によって高速にデータの移動を行い、プロセッサのブート時間の短縮を図る部分である。
【００１７】
図１におけるブートモード信号とは、通常ブートか間欠ブートかといったブートの種類を設定する信号のことである。通常ブートは使用者が電源オンボタンなどを押した際の単発的なブートであり、間欠ブートとは、システムで決められた一定時間間隔での自動起動を指す。
【００１８】
外部メモリ１１３には一例として、通常ブート用のデータＰ、間欠ブート用のデータＱ、限定されたタスクのデータＡ、限定されたタスクのデータＢの４種類のデータが格納されている。
【００１９】
変換テーブル１０７には外部メモリ１１３における前記各種のデータの格納アドレスと、内蔵メモリ１０５に転送する際の該内蔵メモリの格納アドレスが対となって記述されている。
【００２０】
ブート時にはブートモード信号に従って、変換テーブル１０７は、通常ブートに必要なデータＰか間欠ブートに必要なデータＱの外部メモリ１１３における格納アドレスを、ＤＭＡ１０９を介してメモリインターフェイス１１１によって読み出し、内蔵メモリ１０５に格納する。
【００２１】
ブート処理完了後か、もしくはブート処理の途中であっても、コア部１０３がタスクＡを処理する実行アドレスを示す時には、変換テーブル１０７は、タスクＡを実行するために必要なデータＡの外部メモリ１１３における格納アドレスを、ＤＭＡ１０９を介してメモリインターフェイス１１１によって読み出し、内蔵メモリ１０５に格納する。
【００２２】
同様に、コア部１０３がタスクＢを処理する実行アドレスを示す時には、変換テーブル１０７は、タスクＢを実行するために必要なデータＢの外部メモリ１１３における格納アドレスを、ＤＭＡ１０９を介してメモリインターフェイス１１１によって読み出し、内蔵メモリ１０５に格納する。
【００２３】
本実施例ではＤＭＡ１０９を用いているため、コア部１０３を介さずに、変換テーブル１０７の記述内容を、外部メモリ１１３からの読み出しに対して実現できる。
【００２４】
次に具体的な処理手順を、図１のブロック図と図３のフローチャートを用いて説明する。最初に、ブートモード信号（Ｓ３０１）によって、通常ブートか間欠ブートかが変換テーブル１０７に設定される（Ｓ３０３）。
【００２５】
変換テーブル１０７が示すアドレスに対してＤＭＡが動作し、必要なデータが格納された外部メモリ１１３におけるアドレスをメモリインターフェイス１１１を介してアクセスし（Ｓ３０５）、読み込まれたデータを内蔵メモリ１０５に格納する（Ｓ３０７）。
【００２６】
また、コア部が動作する際（Ｓ３０９）、タスクＡの処理の実行が為されると（Ｓ３１３）、変換テーブル１０７はタスクＡの処理に必要なデータの外部メモリ１１３におけるアドレスをＤＭＡに示し（Ｓ３１１）、ＤＭＡはタスクＡの処理に必要なデータが格納された外部メモリ１１３におけるアドレスをメモリインターフェイス１１１を介してアクセスし（Ｓ３０５）、読み込まれたデータを内蔵メモリ１０５に格納する（Ｓ３０７）。
【００２７】
本実施例ではブートの種類として通常ブートと間欠ブートの２種類を例として説明したが、ブートの種類はこの２種類に限定しない。
【００２８】
また、本実施例ではタスクの種類として外部メモリに２種類のタスクの格納を例として説明したが、タスクの数については限定しない。
【００２９】
また、本実施例ではＤＭＡを用いてメモリアクセスがコア部を介さずに行うことを可能にしているが、ＤＭＡの有無については限定しない。
【図面の簡単な説明】
【００３０】
【図１】本発明に掛かるブロック図
【図２】従来技術によるブロック図
【図３】処理フローチャート
【符号の説明】
【００３１】
１０１，２０１…プロセッサ、
１０３，２０３…コア部、
１０５，２０５…内蔵メモリ、
１０７…変換テーブル、
１０９…ＤＭＡ、
１１１，２０７…メモリインターフェイス、
１１３，２０９…外部メモリ。
【図１】
2009259103.tif 000003
【図２】
2009259103.tif 000004
【図３】
2009259103.tif 000005