(57)【要約】【課題】ＳＯＩウェハから個々のＭＥＭＳデバイスに分離する際にＭＥＭＳデバイスの構造が破壊されるのを防止することが可能で且つ分離後のＭＥＭＳデバイスの落下を防止可能なＭＥＭＳデバイスの製造方法を提供する。【解決手段】シリコン層１０ｃにおいてＳＯＩウェハ１０のストリートに対応する領域に埋め込み酸化膜１０ｂに達する深さの表面溝２１をエッチングにより形成し、支持基板１０ａにおいて上記ストリートに対応する領域に埋め込み酸化膜１０ｂに達する深さの裏面溝２２をエッチングにより形成し、埋め込み酸化膜１０ｂをエッチングガスによりエッチングすることで個々のＭＥＭＳデバイス１に分離する。裏面溝２２は、各ＭＥＭＳデバイス１それぞれに対応する各デバイス領域を各別に取り囲むように形成し、表面溝は、シリコン層１０ｃにおいてデバイス領域から張り出す張出部１７が設けられるように形成する。【選択図】図１
2009154215.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板からなる支持基板上の埋め込み酸化膜上にシリコン層を有するＳＯＩウェハを用いてＭＥＭＳデバイスを製造するＭＥＭＳデバイスの製造方法であって、複数のＭＥＭＳデバイスを形成したＳＯＩウェハから個々のＭＥＭＳデバイスに分離するにあたっては、シリコン層においてＳＯＩウェハのストリートに対応する領域に埋め込み酸化膜に達する深さの表面溝をエッチングにより形成する表面溝形成工程および支持基板において前記ストリートに対応する領域に埋め込み酸化膜に達する深さの裏面溝をエッチングにより形成する裏面溝形成工程を行った後、前記ストリートに対応する領域の埋め込み酸化膜をエッチングガスによりエッチングして表面溝と裏面溝とを連通させることで個々のＭＥＭＳデバイスに分離するデバイス分離エッチング工程を行うようにし、裏面溝形成工程では、裏面溝として、各ＭＥＭＳデバイスそれぞれに対応する矩形状の各デバイス領域を各別に取り囲む複数の矩形枠状の裏面溝を形成する一方で、表面溝形成工程では、シリコン層においてデバイス領域から張り出す張出部が設けられるように、表面溝の少なくとも一部が隣り合う裏面溝の間に位置するように表面溝を形成することを特徴とするＭＥＭＳデバイスの製造方法。
【請求項２】
前記表面溝形成工程においては、前記シリコン層において前記デバイス領域の対向する２辺から前記張出部が張り出すように前記表面溝を形成することを特徴とする請求項１記載のＭＥＭＳデバイスの製造方法。
【請求項３】
前記表面溝形成工程においては、前記シリコン層において前記デバイス領域の４隅から前記張出部が張り出すように前記表面溝を形成することを特徴とする請求項１記載のＭＥＭＳデバイスの製造方法。
【請求項４】
前記表面溝形成工程よりも前に、前記張出部に対応する領域にパッドを形成するパッド形成工程を備えることを特徴とする請求項３記載のＭＥＭＳデバイスの製造方法。
【請求項５】
前記ＭＥＭＳデバイスが、フレーム部の内側に配置される重り部が四方へ延長された４つの撓み部を介してフレーム部に揺動自在に支持され互いに直交する３方向それぞれの加速度を検出可能な３軸加速度センサであり、前記シリコン層においてフレーム部および各撓み部および重り部に対応する部分が残るように前記埋め込み酸化膜をエッチングストッパ層として前記シリコン層を表面側から前記埋め込み酸化膜に達する深さまでエッチングする表面側パターニング工程と、表面側パターニング工程の後で前記支持基板においてフレーム部および重り部に対応する部分が残るように前記埋め込み酸化膜をエッチングストッパ層として前記支持基板を裏面側から前記埋め込み酸化膜に達する深さまでエッチングする裏面側パターニング工程と、裏面側パターニング工程の後で前記埋め込み酸化膜の不要部分を犠牲層としてエッチングガスによりエッチングする犠牲層エッチング工程とを備え、前記表面溝形成工程を前記表面側パターニング工程と同時に行い、前記裏面溝形成工程を前記裏面側パターニング工程と同時に行い、前記デバイス分離工程を犠牲層エッチング工程と同時に行うことを特徴とする請求項１ないし請求項４のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ（Micro  Electro  Mechanical  Systems）デバイスの製造方法に関するものである。
【背景技術】
【０００２】
従来から、ＳＯＩ（Silicon  On  Insulator）ウェハを用いて製造されるデバイスとして、ＳＯＩ−ＭＯＳＦＥＴやＭＥＭＳデバイス（例えば、加速度センサ、圧力センサ、ジャイロセンサ、マイクロホン、超音波センサ、マイクロバルブなど）などが知られている。
【０００３】
ここにおいて、ウェハから個々のＭＥＭＳデバイスに分離する分離工程においては、ブレードを用いてウェハを格子状に切断するダイシングを行うのが一般的である（例えば、特許文献１参照）。なお、このダイシングを行う際には、ウェハからシリコンの粉（切削屑）が発生するので、純水をかけながらウェハを切断している。
【０００４】
また、従来より、ウェハから個々のＩＣデバイスに分離する分離工程において、ダイシング時の切削屑による残渣を少なくするために、ウェハをプール（切削水槽）に満たした水の中に浸した状態でダイシングを行う技術が提案されている（例えば、特許文献２参照）。
【０００５】
ところで、上記特許文献１に記載されたＭＥＭＳデバイスは、１枚のＳＯＩウェハと２枚のガラスウェハとを接合してからダイシングを行っているが、１枚のＳＯＩウェハのみを用いてＭＥＭＳデバイスを製造する場合、ダイシング時にＳＯＩウェハにかける純水によりＭＥＭＳデバイスの構造が破壊されてしまうことがある。
【０００６】
これに対して、上記特許文献２に記載されたダイシングの技術をＳＯＩウェハからＭＥＭＳデバイスを分離する分離工程に適用すれば、高速回転しているブレードによる衝撃や残渣を低減することが可能となるが、ＳＯＩウェハを水中に入れる時の水抵抗により機械的ストレスがかかり、また、水中においてもダイシング時の衝撃はゼロではなく、また、ダイシングテープ（粘着剤の付いたプラスチックフィルム）からＭＥＭＳデバイスを剥がす際にＭＥＭＳデバイスの構造が破壊されて収率や信頼性が低下してしまうことが考えられる。
【０００７】
また、ブレードを用いることなくＳＯＩウェハからＭＥＭＳデバイスを分離するようにしたＭＥＭＳデバイスの製造方法として、ＳＯＩウェハのストリート（ダイシングレーン）を厚み方向の両面から埋め込み酸化膜に達する深さまでエッチングした後、露出した埋め込み酸化膜をエッチングガスによりエッチングすることによって個々のＭＥＭＳデバイスに分離することが提案されている（特許文献３，４参照）。
【特許文献１】特開２０００−２４３９７６号公報
【特許文献２】特開平１１−２６０７６５号公報
【特許文献３】特開２００３−２９８０７０号公報
【特許文献４】特開２００６−６２００２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献３，４に記載されたＭＥＭＳデバイスの製造方法では、ストリートの埋め込み酸化膜をエッチングガスによりエッチングした後に、ＳＯＩウェハをハンドリングすると、各ＭＥＭＳデバイスがＳＯＩウェハから落下してしまうので、ドライエッチング装置で埋め込み酸化膜をエッチングした後に、各ＭＥＭＳデバイスおよびＳＯＩウェハを個々にドライエッチング装置から取り出す必要があり、ドライエッチング装置のスループットが低下してしまい、製造コストの増加の原因となってしまう。ここで、上記特許文献４のように、露出した埋め込み酸化膜をエッチングガスによりエッチングする前にＳＯＩウェハをダイシングテープを介して石英基板などに貼り付けてハンドリングすることも考えられるが、ドライエッチング装置のチャンバ内がダイシングテープから飛散する不純物により汚染されてしまうという問題や、各ＭＥＭＳデバイスをダイシングテープから剥がす際にＭＥＭＳデバイスの構造が破壊されて収率が低下してしまうという問題がある。
【０００９】
本発明は上記事由に鑑みて為されたものであり、その目的は、ＳＯＩウェハから個々のＭＥＭＳデバイスに分離する際にＭＥＭＳデバイスの構造が破壊されるのを防止することが可能で且つ分離後のＭＥＭＳデバイスの落下を防止可能なＭＥＭＳデバイスの製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
請求項１の発明は、シリコン基板からなる支持基板上の埋め込み酸化膜上にシリコン層を有するＳＯＩウェハを用いてＭＥＭＳデバイスを製造するＭＥＭＳデバイスの製造方法であって、複数のＭＥＭＳデバイスを形成したＳＯＩウェハから個々のＭＥＭＳデバイスに分離するにあたっては、シリコン層においてＳＯＩウェハのストリートに対応する領域に埋め込み酸化膜に達する深さの表面溝をエッチングにより形成する表面溝形成工程および支持基板において前記ストリートに対応する領域に埋め込み酸化膜に達する深さの裏面溝をエッチングにより形成する裏面溝形成工程を行った後、前記ストリートに対応する領域の埋め込み酸化膜をエッチングガスによりエッチングして表面溝と裏面溝とを連通させることで個々のＭＥＭＳデバイスに分離するデバイス分離エッチング工程を行うようにし、裏面溝形成工程では、裏面溝として、各ＭＥＭＳデバイスそれぞれに対応する矩形状の各デバイス領域を各別に取り囲む複数の矩形枠状の裏面溝を形成する一方で、表面溝形成工程では、シリコン層においてデバイス領域から張り出す張出部が設けられるように、表面溝の少なくとも一部が隣り合う裏面溝の間に位置するように表面溝を形成することを特徴とする。
【００１１】
この発明によれば、シリコン層においてＳＯＩウェハのストリートに対応する領域に埋め込み酸化膜に達する深さの表面溝をエッチングにより形成する表面溝形成工程および支持基板において前記ストリートに対応する領域に埋め込み酸化膜に達する深さの裏面溝をエッチングにより形成する裏面溝形成工程を行った後、前記ストリートに対応する領域の埋め込み酸化膜をエッチングガスによりエッチングして表面溝と裏面溝とを連通させることで個々のＭＥＭＳデバイスに分離するデバイス分離エッチング工程を行うので、ＳＯＩウェハから個々のＭＥＭＳデバイスに分離するにあたって、ブレードによるダイシングを行う必要がないから、ブレードによる衝撃や純水の水圧によるＭＥＭＳデバイスの構造の破壊がなく、ＳＯＩウェハから個々のＭＥＭＳデバイスに分離する際にＭＥＭＳデバイスの構造が破壊されるのを防止することが可能になる。しかも、この発明によれば、裏面溝形成工程では、裏面溝として、各ＭＥＭＳデバイスそれぞれに対応する矩形状の各デバイス領域を各別に取り囲む複数の矩形枠状の裏面溝を形成する一方で、表面溝形成工程では、シリコン層においてデバイス領域から張り出す張出部が設けられるように、表面溝の少なくとも一部が隣り合う裏面溝の間に位置するように表面溝を形成するので、デバイス分離エッチング工程の後でＳＯＩウェハをハンドリングする際に、各ＭＥＭＳデバイスの張出部がＳＯＩウェハにおいて各ＭＥＭＳデバイスが分離されて残った部位に引っ掛るので、各ＭＥＭＳデバイスが落下するのを防止することができる。
【００１２】
請求項２の発明は、請求項１の発明において、前記表面溝形成工程においては、前記シリコン層において前記デバイス領域の対向する２辺から前記張出部が張り出すように前記表面溝を形成することを特徴とする。
【００１３】
この発明によれば、前記張出部を前記デバイス領域の４辺に設ける場合に比べて前記ＳＯＩウェハ１枚当たりの収量を多くすることが可能となり、低コスト化を図れる。
【００１４】
請求項３の発明は、請求項１の発明において、前記表面溝形成工程においては、前記シリコン層において前記デバイス領域の４隅から前記張出部が張り出すように前記表面溝を形成することを特徴とする。
【００１５】
この発明によれば、前記各ＭＥＭＳデバイスが落下するのをより確実に防止することができる。
【００１６】
請求項４の発明は、請求項３の発明において、前記表面溝形成工程よりも前に、前記張出部に対応する領域にパッドを形成するパッド形成工程を備えることを特徴とする。
【００１７】
この発明によれば、前記デバイス領域をより有効に利用することが可能となる。
【００１８】
請求項５の発明は、請求項１ないし請求項４の発明において、前記ＭＥＭＳデバイスが、フレーム部の内側に配置される重り部が四方へ延長された４つの撓み部を介してフレーム部に揺動自在に支持され互いに直交する３方向それぞれの加速度を検出可能な３軸加速度センサであり、前記シリコン層においてフレーム部および各撓み部および重り部に対応する部分が残るように前記埋め込み酸化膜をエッチングストッパ層として前記シリコン層を表面側から前記埋め込み酸化膜に達する深さまでエッチングする表面側パターニング工程と、表面側パターニング工程の後で前記支持基板においてフレーム部および重り部に対応する部分が残るように前記埋め込み酸化膜をエッチングストッパ層として前記支持基板を裏面側から前記埋め込み酸化膜に達する深さまでエッチングする裏面側パターニング工程と、裏面側パターニング工程の後で前記埋め込み酸化膜の不要部分を犠牲層としてエッチングガスによりエッチングする犠牲層エッチング工程とを備え、前記表面溝形成工程を前記表面側パターニング工程と同時に行い、前記裏面溝形成工程を前記裏面側パターニング工程と同時に行い、前記デバイス分離工程を犠牲層エッチング工程と同時に行うことを特徴とする。
【００１９】
この発明によれば、工程数を削減でき、製造期間の短縮および低コスト化を図れる。
【発明の効果】
【００２０】
請求項１の発明では、ＳＯＩウェハから個々のＭＥＭＳデバイスに分離する際にＭＥＭＳデバイスの構造が破壊されるのを防止することが可能になるとともに、分離後のＭＥＭＳデバイスの落下を防止することが可能になるという効果がある。
【発明を実施するための最良の形態】
【００２１】
（実施形態１）
本実施形態ではＭＥＭＳデバイスの製造方法として図２に示す加速度センサからなるＭＥＭＳデバイス１の製造方法を図１に基づいて説明するが、まず、ＭＥＭＳデバイス１の構造について説明する。
【００２２】
ＭＥＭＳデバイス１は、枠状（本実施形態では、矩形枠状）のフレーム部１１を備え、フレーム部１１の内側に配置される重り部１２が一表面側（図２（ｂ）における上面側）において可撓性を有する４つの短冊状の撓み部１３を介してフレーム部１１に揺動自在に支持されている。言い換えれば、ＭＥＭＳデバイス１は、枠状のフレーム部１１の内側に配置される重り部１２が重り部１２から四方へ延長された４つの撓み部１３を介してフレーム部１１に揺動自在に支持されている。ここにおいて、ＭＥＭＳデバイス１は、シリコン基板からなる支持基板１０ａ上の埋め込み酸化膜（シリコン酸化膜）１０ｂ上にｎ形のシリコン層（活性層）１０ｃを有するＳＯＩウェハ１０を加工することにより形成してあり、フレーム部１１は、ＳＯＩウェハ１０の支持基板１０ａ、埋め込み酸化膜１０ｂ、シリコン層１０ｃそれぞれを利用して形成してある。これに対して、撓み部１３は、ＳＯＩウェハ１０（図１参照）におけるシリコン層１０ｃを利用して形成してあり、フレーム部１１よりも薄肉となっている。
【００２３】
重り部１２は、上述の４つの撓み部１３を介してフレーム部１１に支持された直方体状のコア部１２ａと、ＭＥＭＳデバイス１の上記一表面側から見てコア部１２ａの四隅それぞれに連続一体に連結された直方体状の４つの付随部１２ｂとを有している。言い換えれば、重り部１２は、フレーム部１１の内側面に一端部が連結された各撓み部１３の他端部が外側面に連結されたコア部１２ａと、コア部１２ａと一体に形成されコア部１２ａとフレーム部１１との間の空間に配置される４つの付随部１２ｂとを有している。つまり、各付随部１２ｂは、ＭＥＭＳデバイス１の上記一表面側から見た平面視において、フレーム部１１とコア部１２ａと互いに直交する方向に延長された２つの撓み部１３，１３とで囲まれる空間に配置されており、各付随部１２ｂそれぞれとフレーム部１１との間にはスリット１４が形成され、撓み部１３を挟んで隣り合う付随部１２ｂ間の間隔が撓み部１３の幅寸法よりも長くなっている。ここにおいて、コア部１２ａは、上述のＳＯＩウェハ１０の支持基板１０ａ、埋め込み酸化膜１０ｂ、シリコン層１０ｃそれぞれを利用して形成し、各付随部１２ｂは、ＳＯＩウェハ１０の支持基板１０ａを利用して形成してある。しかして、ＭＥＭＳデバイス１の上記一表面側において各付随部１２ｂの表面は、コア部１２ａの表面を含む平面からＭＥＭＳデバイス１の上記他表面側（図２（ｂ）における下面側）へ離間して位置している。
【００２４】
ところで、図２（ａ），（ｂ）それぞれの右下に示したように、ＭＥＭＳデバイス１の上記一表面に平行な面内でフレーム部１１の一辺に沿った一方向をｘ軸の正方向、この一辺に直交する辺に沿った一方向をｙ軸の正方向、ＭＥＭＳデバイス１の厚み方向の一方向をｚ軸の正方向と規定すれば、重り部１２は、ｘ軸方向に延長されてコア部１２ａを挟む２つ１組の撓み部１３，１３と、ｙ軸方向に延長されてコア部１２ａを挟む２つ１組の撓み部１３，１３とを介してフレーム部１１に支持されていることになる。なお、上述のｘ軸、ｙ軸、ｚ軸の３軸により規定した直交座標では、ＭＥＭＳデバイス１において上述のシリコン層１０ｃにより形成された部分の表面における重り部１２の中心位置を原点としている。
【００２５】
重り部１２のコア部１２ａからｘ軸の正方向に延長された撓み部１３（図２（ａ）の右側の撓み部１３）は、コア部１２ａ近傍に２つ１組のゲージ抵抗Ｒｘ２，Ｒｘ４が形成されるとともに、フレーム部１１近傍に１つのゲージ抵抗Ｒｚ２が形成されている。一方、重り部１２のコア部１２ａからｘ軸の負方向に延長された撓み部１３（図２（ａ）の左側の撓み部１３）は、コア部１２ａ近傍に２つ１組のゲージ抵抗Ｒｘ１，Ｒｘ３が形成されるとともに、フレーム部１１近傍に１つのゲージ抵抗Ｒｚ３が形成されている。ここに、コア部１２ａ近傍に形成された４つのゲージ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４は、ｘ軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部１３の長手方向に一致するように形成してあり、図３における左側のブリッジ回路Ｂｘを構成するように図示しない配線（ＭＥＭＳデバイス１に形成されている拡散層配線、金属配線など）によって接続されている。なお、ゲージ抵抗Ｒｘ１〜Ｒｘ４は、ｘ軸方向の加速度がかかったときに撓み部１３において応力が集中する応力集中領域に形成されている。
【００２６】
また、重り部１２のコア部１２ａからｙ軸の正方向に延長された撓み部１３（図２（ａ）の上側の撓み部１３）はコア部１２ａ近傍に２つ１組のゲージ抵抗Ｒｙ１，Ｒｙ３が形成されるとともに、フレーム部１１近傍に１つのゲージ抵抗Ｒｚ１が形成されている。一方、重り部１２のコア部１２ａからｙ軸の負方向に延長された撓み部１３（図２（ａ）の下側の撓み部１３）はコア部１２ａ近傍に２つ１組のゲージ抵抗Ｒｙ２，Ｒｙ４が形成されるとともに、フレーム部１１側の端部に１つのゲージ抵抗Ｒｚ４が形成されている。ここに、コア部１２ａ近傍に形成された４つのゲージ抵抗Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４は、ｙ軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部１３の長手方向に一致するように形成してあり、図３における中央のブリッジ回路Ｂｙを構成するように図示しない配線（ＭＥＭＳデバイス１に形成されている拡散層配線、金属配線など）によって接続されている。なお、ゲージ抵抗Ｒｙ１〜Ｒｙ４は、ｙ軸方向の加速度がかかったときに撓み部１３において応力が集中する応力集中領域に形成されている。
【００２７】
また、フレーム部１１近傍に形成された４つのゲージ抵抗Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４は、ｚ軸方向の加速度を検出するために形成されたものであり、図３における右側のブリッジ回路Ｂｚを構成するように図示しない配線（ＭＥＭＳデバイス１に形成されている拡散層配線、金属配線など）によって接続されている。ただし、２つ１組となる撓み部１３，１３のうち一方の組の撓み部１３，１３に形成したゲージ抵抗Ｒｚ１，Ｒｚ４は長手方向が撓み部１３，１３の長手方向と一致するように形成されているのに対して、他方の組の撓み部１３，１３に形成したゲージ抵抗Ｒｚ２，Ｒｚ３は長手方向が撓み部１３，１３の幅方向（短手方向）と一致するように形成されている。
【００２８】
したがって、上述のＭＥＭＳデバイス１では、図３に示した一対の入力端子ＶＤＤ，ＧＮＤ間に外部電源から一定の直流電圧を印加しておけば、各ブリッジ回路Ｂｘ〜Ｂｚそれぞれの出力電圧の変化を検出することにより、当該ＭＥＭＳデバイス１に作用したｘ軸方向、ｙ軸方向、ｚ軸方向それぞれの加速度を検出することができる。
【００２９】
ここにおいて、ＭＥＭＳデバイス１は、上述の３つのブリッジ回路Ｂｘ，Ｂｙ，Ｂｚに共通の２つの入力端子ＶＤＤ，ＧＮＤと、ブリッジ回路Ｂｘの２つの出力端子Ｘ１，Ｘ２と、ブリッジ回路Ｂｙの２つの出力端子Ｙ１，Ｙ２と、ブリッジ回路Ｂｚの２つの出力端子Ｚ１，Ｚ２とを備えており、これらの各入力端子ＶＤＤ，ＧＮＤおよび各出力端子Ｘ１，Ｘ２，Ｙ１，Ｙ２，Ｚ１，Ｚ２が、上記一表面側にパッド（外部接続用電極）１９として設けられている。ここにおいて、８つのパッド１９は、ＭＥＭＳデバイス１の１辺に沿って配置されているが、複数の辺に沿って配置してもよい。なお、ＭＥＭＳデバイス１は、上記一表面側において上記シリコン層１０ｃ上にシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜１６が形成されており、パッド１９および上記金属配線は絶縁膜１６上に形成されている。
【００３０】
上述の各ゲージ抵抗（ピエゾ抵抗）Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４および上記各拡散層配線は、上記シリコン層１０ｃにおけるそれぞれの形成部位に適宜濃度のｐ形不純物をドーピングすることにより形成され、上記金属配線は、絶縁膜１６上にスパッタ法や蒸着法などにより成膜した金属膜（例えば、Ａｌ膜、Ａｌ合金膜など）をリソグラフィ技術およびエッチング技術を利用してパターニングすることにより形成されている。なお、上記金属配線は絶縁膜１６に設けたコンタクトホールを通して拡散層配線と電気的に接続されている。
【００３１】
ところで、上述のＭＥＭＳデバイス１は、平面視において支持基板１０ａの外周線により囲まれた領域が矩形状のデバイス領域１ａを構成しており、上記シリコン層１０ｃにおいて矩形状のデバイス領域１ａから張り出す張出部１７が全周に亘って設けられている。なお、張出部１７の機能については後述する。
【００３２】
以下、本実施形態のＭＥＭＳデバイス１の製造方法について図１を参照しながら説明するが、図１は右側に概略平面図、左側に概略断面図を示してある。
【００３３】
まず、ＳＯＩウェハ１０の表面側（シリコン層１０ｃの表面側）に各ゲージ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４（図２参照）、ブリッジ回路Ｂｘ，Ｂｙ，Ｂｚ（図３参照）形成用の拡散層配線をフォトリソグラフィ技術、イオン注入技術、不純物拡散技術などを利用して形成し、その後、ＳＯＩウェハ１０の表面および裏面それぞれの全面にシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜（ＳＯＩウェハ１０の表面側の絶縁膜が図２における絶縁膜１６を構成している）を形成する絶縁膜形成工程を行い、その後、薄膜形成技術、フォトリソグラフィ技術およびエッチング技術などを利用してＳＯＩウェハ１０の表面側に上記金属配線を形成する金属配線形成工程とパッド１９（図２（ａ）参照）を形成するパッド形成工程とを同時に行い、次に、ＳＯＩウェハ１０のシリコン層１０ｃにおいてフレーム部１１および各撓み部１３および重り部１２のコア部１２ａに対応する部分を残すためにＳＯＩウェハ１０の表面側の絶縁膜である表面絶縁膜（図示せず）をパターニングし、パターニングされた表面絶縁膜をマスクとし、シリコン層１０ｃにおいてフレーム部１１および各撓み部１３および重り部１２のコア部１２ａに対応する部分が残るように埋め込み酸化膜１０ｂをエッチングストッパ層としてシリコン層１０ｃを表面側から埋め込み酸化膜１０ｂに達する深さまでエッチングする表面側パターニング工程を行うことでスリット１４に対応する部位に表面側スリット形成用溝１４ｃを形成することによって、図１（ａ）に示す構造を得る。ここで、本実施形態では、シリコン層１０ｃにおいてＳＯＩウェハ１０のストリート（ダイシングに必要なエリアであり、スクライブレーンとも言う）に対応する領域に埋め込み酸化膜１０ｂに達する深さの表面溝２１をエッチングにより形成する表面溝形成工程を、表面側パターニング工程と同時に行っており、シリコン層１０ｃにおいて上述の張出部１７に対応する部分も残るようにエッチングを行っている。なお、この表面側パターニング工程におけるエッチングに際しては、例えば、誘導結合プラズマ（ＩＣＰ）型のドライエッチング装置を用いてドライエッチングを行えばよく、エッチング条件としては、埋め込み酸化膜１０ｂがエッチングストッパ層として機能するような条件を設定する。また、本実施形態では、表面溝２１を上記ストリートの幅方向の中央に５μｍの開口幅で形成しているが、上記ストリートの幅よりも狭ければよく、開口幅は特に限定するものではない。
【００３４】
上述の表面側パターニング工程の後、ＳＯＩウェハ１０の裏面側で支持基板１０ａにおいてフレーム部１１に対応する部分および重り部１２に対応する部分を残すためにＳＯＩウェハ１０の裏面側の絶縁膜である裏面絶縁膜（図示せず）をパターニングし、パターニングされた裏面絶縁膜をマスクとし、支持基板１０ａにおいてフレーム部１１に対応する部分および重り部１２に対応する部分が残るように埋め込み酸化膜１０ｂをエッチングストッパ層として支持基板１０ａを裏面側から埋め込み酸化膜１０ｂに達する深さまでエッチングする裏面側パターニング工程を行うことでスリット１４に対応する部位に裏面側スリット形成用溝１４ａを形成することによって、図１（ｂ）に示す構造を得る。ここで、本実施形態では、支持基板１０ａにおいてＳＯＩウェハ１０の上記ストリートに対応する領域に埋め込み酸化膜１０ｂに達する深さの複数の矩形枠状の裏面溝２２をエッチングにより形成する裏面溝形成工程を、裏面側パターニング工程と同時に行っている。なお、この裏面側パターニング工程におけるエッチングに際しては、例えば、ＩＣＰ型のドライエッチング装置を用いればよく、エッチング条件としては、埋め込み酸化膜１０ｂがエッチングストッパ層として機能するような条件を設定する。また、本実施形態では、裏面溝２２を上記ストリートの幅方向の中央から所定距離（例えば、１５μｍ）だけ離間して５μｍの開口幅で形成しているが、この値は特に限定するものではない。ここで、表面溝２１の形状と裏面溝２２の形状とで上述の張出部１７の形状および寸法が決まる。
【００３５】
裏面側パターニング工程の後、埋め込み酸化膜１０ｂのうちフレーム部１１に対応する部分およびコア部１２ａに対応する部分を残して不要部分をエッチングガス（例えば、ＨＦガス）によりエッチング除去することで表面側スリット形成用溝１４ｃと裏面側スリット形成用溝１４ａとを連通させてスリット１４を形成するとともに、フレーム部１１、各撓み部１３、重り部１２を形成する犠牲層エッチング工程を行うことによって、図１（ｃ）に示す構造を得る。ここで、本実施形態では、上記ストリートに対応する領域の埋め込み酸化膜１０ｂをエッチングガスによりエッチングして表面溝２１と裏面溝２２とを連通させることで個々のＭＥＭＳデバイス１に分離するデバイス分離エッチング工程を、犠牲層エッチング工程と同時に行っている。なお、犠牲層エッチング工程におけるエッチングに際してはＨＦガスなどのエッチングガスを使用可能な適宜のドライエッチング装置を用いればよい。
【００３６】
上述の犠牲層エッチング工程およびデバイス分離エッチング工程の後は、ＳＯＩウェハ１０をドライエッチング装置から取り出し、その後、図１（ｄ）に示すように個々のＭＥＭＳデバイス１をＳＯＩウェハ１０から取り出せばよい。
【００３７】
以上説明したＭＥＭＳデバイスの製造方法によれば、シリコン層１０ｃにおいてＳＯＩウェハ１０の上記ストリートに対応する領域に埋め込み酸化膜１０ｂに達する深さの表面溝２１をエッチングにより形成する表面溝形成工程および支持基板１０ａにおいて上記ストリートに対応する領域に埋め込み酸化膜１０ｂに達する深さの裏面溝２２をエッチングにより形成する裏面溝形成工程を行った後、上記ストリートに対応する領域の埋め込み酸化膜１０ｂをエッチングガスによりエッチングして表面溝２１と裏面溝２２とを連通させることで個々のＭＥＭＳデバイス１に分離するデバイス分離エッチング工程を行うので、ＳＯＩウェハ１０から個々のＭＥＭＳデバイス１に分離するにあたって、ダイシングテープおよびブレードを利用したダイシングを行う必要がないから、ブレードによる衝撃や純水の水圧、ダイシングテープから剥がす際の引張力によるＭＥＭＳデバイス１の構造の破壊がなく、ＳＯＩウェハ１０から個々のＭＥＭＳデバイス１に分離する際にＭＥＭＳデバイス１の構造が破壊されるのを防止することが可能になる。
【００３８】
また、上述のＭＥＭＳデバイス１の製造方法によれば、裏面溝形成工程では、裏面溝２２として、各ＭＥＭＳデバイス１それぞれに対応する矩形状の各デバイス領域１ａを各別に取り囲む複数の矩形枠状の裏面溝２２を形成する一方で、表面溝形成工程では、シリコン層１０ｃにおいてデバイス領域１ａから張り出す張出部１７が設けられるように、表面溝２１の少なくとも一部が隣り合う裏面溝２２の間に位置するように表面溝２１を形成するので、デバイス分離エッチング工程の後でＳＯＩウェハ１０をハンドリングする際に、各ＭＥＭＳデバイス１の張出部１７がＳＯＩウェハ１０において各ＭＥＭＳデバイス１が分離されて残った部位に引っ掛るので、分離された各ＭＥＭＳデバイス１がばらばらになって各ＭＥＭＳデバイス１が落下するのを防止することができる。
【００３９】
また、本実施形態のＭＥＭＳデバイス１の製造方法によれば、表面溝形成工程を表面側パターニング工程と同時に行い、裏面溝形成工程を裏面側パターニング工程と同時に行い、デバイス分離工程を犠牲層エッチング工程と同時に行うので、工程数を削減でき、製造期間の短縮および低コスト化を図れる。なお、表面側パターニング工程と裏面側パターニング工程との順序は逆でもよく、表面溝形成工程と裏面溝形成工程との順序も逆でもよい。
【００４０】
（実施形態２）
本実施形態のＭＥＭＳデバイスの製造方法は実施形態１と略同じであり、表面溝形成工程で、シリコン層１０ｃ（図２（ｂ）参照）においてデバイス領域１ａ（図２（ａ）参照）の対向する２辺の全長に亘って張出部１７が張り出すように表面溝２１を形成している点が相違し、犠牲層エッチング工程およびデバイス分離エッチング工程を終えることにより、図４に示すようにＳＯＩウェハ１０から複数のＭＥＭＳデバイス１が分離された構造を得ることができる。
【００４１】
しかして、本実施形態のＭＥＭＳデバイス１の製造方法によれば、実施形態１のように張出部１７をデバイス領域１ａの４辺に設ける場合に比べて１枚のＳＯＩウェハ１０当たりの収量を多くすることが可能となって低コスト化を図れ、しかも、ＭＥＭＳデバイス１の取り扱いが容易になる。
【００４２】
（実施形態３）
本実施形態のＭＥＭＳデバイス１の製造方法は実施形態２と略同じであり、表面溝形成工程で、シリコン層１０ｃ（図２（ｂ）参照）においてデバイス領域１ａ（図２（ａ）参照）の対向する２辺それぞれから複数（図示例では、３つ）の張出部１７が張り出すように表面溝２１を形成している点が相違し、犠牲層エッチング工程およびデバイス分離エッチング工程を終えることにより、図５に示すようにＳＯＩウェハ１０から複数のＭＥＭＳデバイス１が分離された構造を得ることができる。
【００４３】
しかして、本実施形態のＭＥＭＳデバイス１の製造方法によれば、デバイス分離エッチング工程においてエッチングガスが張出部１７の裏側に入りやすくなり、エッチングの抜け不良の発生を防止して各ＭＥＭＳデバイス１をより確実にＳＯＩウェハ１０から分離することが可能となる。
【００４４】
（実施形態４）
本実施形態のＭＥＭＳデバイスの製造方法は実施形態１と略同じであり、表面溝形成工程で、シリコン層１０ｃ（図２（ｂ）参照）においてデバイス領域１ａ（図２（ａ）参照）の４隅から張出部１７が張り出すように表面溝２１を形成するようにしている点、表面溝形成工程よりも前のパッド形成工程において、張出部１７に対応する領域にパッド１９（図２（ａ）参照）を形成する点が相違し、犠牲層エッチング工程およびデバイス分離エッチング工程を終えることにより、図６に示すようにＳＯＩウェハ１０から複数のＭＥＭＳデバイス１が分離された構造を得ることができる。
【００４５】
しかして、本実施形態のＭＥＭＳデバイスの製造方法によれば、実施形態３に比べて、各ＭＥＭＳデバイス１が落下するのをより確実に防止することができ、しかも、上記配線や各撓み部１３および重り部１２の設計自由度が高くなり、上記デバイス領域１ａをより有効に利用することが可能となる。
【００４６】
ところで、上述の各実施形態１〜４では、ＭＥＭＳデバイス１として、３軸加速度センサを例示したが、上述の各ブリッジ回路Ｂｘ，Ｂｙ，Ｂｚ（図３参照）と協働する集積回路（例えば、ＣＭＯＳ  ＩＣ）を設けてもよく、この場合の集積回路としては、例えば、ブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの出力信号に対して、増幅、オフセット調整、温度補償などの信号処理を行って出力する信号処理回路や、信号処理回路において用いるデータを格納したＥＥＰＲＯＭなどを集積化したものが考えられる。
【００４７】
上述の各実施形態１〜４では、ＭＥＭＳデバイス１として、３軸加速度センサを例示したが、ＭＥＭＳデバイス１は、３軸加速度センサに限らず、例えば、１軸加速度センサ、２軸加速度センサ、ジャイロセンサ、圧力センサ、マイクロアクチュエータ、マイクロホン、超音波センサなどでもよい。
【図面の簡単な説明】
【００４８】
【図１】実施形態１のＭＥＭＳデバイスの製造方法の説明図である。
【図２】同上におけるＭＥＭＳデバイスを示し、（ａ）は概略平面図、（ｂ）は概略断面図である。
【図３】同上におけるＭＥＭＳデバイスの回路図である。
【図４】実施形態２のＭＥＭＳデバイスの製造方法の説明図である。
【図５】実施形態３のＭＥＭＳデバイスの製造方法の説明図である。
【図６】実施形態４のＭＥＭＳデバイスの製造方法の説明図である。
【符号の説明】
【００４９】
１  ＭＥＭＳデバイス（３軸加速度センサ）
１ａ  デバイス領域１ａ
１０  ＳＯＩウェハ
１０ａ  支持基板
１０ｂ  埋め込み酸化膜
１０ｃ  シリコン層
１１  フレーム部
１２  重り部
１３  撓み部
１７  張出部
１９  パッド
２１  表面溝
２２  裏面溝
【図１】
2009154215.tif 000003
【図２】
2009154215.tif 000004
【図３】
2009154215.tif 000005
【図４】
2009154215.tif 000006
【図５】
2009154215.tif 000007
【図６】
2009154215.tif 000008