(57)【要約】【課題】本発明は、下層配線層を損傷させず、その上部にデュアルダマシン構造の配線要素を形成する半導体デバイスの製造方法を提供することを目的とする。【解決手段】下層配線上に絶縁物で構成され該下層配線の金属材料の拡散を防止する拡散防止膜を形成し、該拡散防止膜の上部に第１絶縁膜を形成し、該第１絶縁膜の上部にエッチングストッパ膜を形成し、該エッチングストッパ膜の上部に第２絶縁膜を形成し、該下層配線の上部に、該第２絶縁膜、該エッチングストッパ膜、および、該第１絶縁膜を貫通して該拡散防止膜を露出するビアホールを形成し、該ビアホールの内部に、そのビアホールの内壁を覆う有機層を形成し、該第２絶縁膜の所定部位をエッチングにより除去して配線溝を形成し、該配線溝底に露出した該エッチングストッパ膜および該ビアホール底に露出した該拡散防止膜を同時に除去する。【選択図】図１
2009200521.tif 000002
【特許請求の範囲】
【請求項１】
デュアルダマシン構造の配線要素を備える半導体デバイスの製造方法であって、
下層配線上に絶縁物で構成され前記下層配線の金属材料の拡散を防止するための拡散防止膜を形成するステップと、
前記拡散防止膜の上部に第１絶縁膜を形成するステップと、
前記第１絶縁膜の上部にエッチングストッパ膜を形成するステップと、
前記エッチングストッパ膜の上部に第２絶縁膜を形成するステップと、
前記下層配線の上部に、前記第２絶縁膜、前記エッチングストッパ膜、および、前記第１絶縁膜を貫通して前記拡散防止膜を露出するビアホールを形成するステップと、
前記ビアホールの内部に、そのビアホールの内壁を覆う有機層を形成するステップと、
前記有機層の形成後に、前記第２絶縁膜の所定部位をエッチングにより除去して配線溝を形成するステップと、
前記配線溝底に露出した前記エッチングストッパ膜および前記ビアホール底に露出した前記拡散防止膜を同時に除去するステップと、
を備えることを特徴とする半導体デバイスの製造方法。
【請求項２】
前記ビアホールを形成するステップは、
前記第２絶縁膜の上部に第１有機反射防止膜を成膜するステップと、
前記第１有機反射防止膜の上部に、前記ビアホールに対応する部位に開口部を有する第１フォトレジスト膜を形成するステップとを含み、
前記配線溝を形成するステップは、
前記第２絶縁膜上および前記有機層の上部の前記ビアホール内に第２有機反射防止膜を成膜するステップと、
前記第２有機反射防止膜の上部に、前記配線溝に対応する部位に開口部を有する第２フォトレジスト膜を形成するステップとを含むことを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項３】
前記有機層を形成するステップは、
前記ビアホールの内部にフォトレジストを埋め込むステップと、
前記フォトレジストを硬化させるステップとを備えることを特徴とする請求項１または２記載の半導体デバイスの製造方法。
【請求項４】
第一層間絶縁膜と下層配線とを有する第一層を形成する工程と、
上記第一層間絶縁膜上および上記下層配線上に上記下層配線の金属材料が拡散するのを防ぐための絶縁物で構成された拡散防止膜を形成する工程と、
上記拡散防止膜上に絶縁層を形成する工程と、
上記絶縁層上に第一レジストを形成し、上記第一レジストを露光して第一レジストパターンとし、上記第一レジストパターンを用いて上記絶縁層内に上記拡散防止膜を露出するようなビア穴を形成する工程と、
上記ビア穴内に第一有機材料を埋め込む工程と、
上記絶縁層上および上記第一有機材料上に第二レジストを形成し、上記第二レジストを露光して第二レジストパターンとし、上記第二レジストパターンを用いて上記絶縁層内に配線溝を形成する工程とを有し、
上記絶縁層は、上記拡散防止膜上に設けられた第二層間絶縁膜と、上記第二層間絶縁膜上に設けられた第一エッチングストッパと、上記第一エッチングストッパ上に設けられた第三層間絶縁膜により構成され、
上記第一エッチングストッパと上記拡散防止膜は同時に除去されることにより、上記配線溝底に上記第二層間絶縁膜が露出し、上記ビア穴底に上記下層配線が露出する工程を更に有し、
上記配線溝の底部と上記ビア穴の上部は連なるように設けられていることを特徴とする半導体装置の製造方法。
【請求項５】
上記第一層を形成する工程は、
上記第一層間絶縁膜内に溝を形成する工程と、
上記第一層間絶縁膜上および上記溝の側面と底面に高融点金属膜を形成する工程と、
上記高融点金属膜上に銅を形成する工程と、
ＣＭＰ法を用いて、上記第一層間絶縁膜上に形成された上記高融点金属膜および上記銅を除去して平坦化することにより、上記溝内の上記高融点金属膜と上記銅とにより構成される下層配線を形成する工程とを含み、
上記高融点金属膜はタンタル、窒化タンタル、チタン、窒化タングステンから選択された材料を含み、
上記拡散防止膜は上記銅の拡散を防止するものであることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
上記第一有機材料を埋め込む工程は、
上記第一有機材料を上記ビア穴内に形成する工程と、上記ビア穴内に形成された上記第一有機材料を硬化させる工程とを有することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項７】
上記第一有機材料を埋め込む工程と、上記配線溝を形成する工程の間に、上記有機材料上の上記ビア穴内および上記絶縁層上に上記第二レジストを露光するための光の反射防止用の第二有機材料を形成する工程を更に有し、上記第二レジストは上記第二有機材料上に形成されることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの製造方法に係り、特に、下層配線層の上部にデュアルダマシン構造の配線要素を備える半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
半導体デバイスの配線材料としては、銅などの比抵抗の小さな材質が用いられることがある。半導体デバイスにおいて、銅を用いた多層配線には、一般にデュアルダマシン構造、すなわち、層間絶縁膜にビアホールと配線溝とを形成した後に、それらに金属を埋め込んで配線を形成する構造が用いられる。
【０００３】
図１３（Ａ）〜図１３（Ｃ）は、デュアルダマシン構造の配線を有する従来の半導体デバイスの製造方法を説明するための図を示す。従来の製造方法において、下層配線１０は、シリコン基板上の所定部位に溝エッチングストッパ膜および第０絶縁膜を形成した後、写真製版およびエッチングにより、例えば銅により形成される。下層配線層１０の上部には、第１シリコン窒化膜(Si3N4）１２、第１シリコン酸化膜１４、第２シリコン窒化膜(Si3N4）１６、第２シリコン酸化膜１８が順次形成される。更に、第２シリコン酸化膜１８の上部に、ビアホール１９に対応する部位に開口部を有する第１フォトレジスト２０が形成される。
【０００４】
次に、第１フォトレジスト２０をマスクとして、ビアホール１９を開口するための異方性ドライエッチングが行われる。上記のエッチングは、ビアホール１９の内部に第１シリコン窒化膜１２が露出するまで行われる（図１３（Ａ））。エッチングの過程において、第１シリコン窒化膜１２は、エッチングの進行を止めるストッパ膜として機能する。
【０００５】
ビアホール１９を開口するためのエッチングが終了すると、第２シリコン酸化膜１８の上部から第１フォトレジスト２０が除去され、代わりに、配線溝に対応する部位に開口部を有する第２フォトレジスト２２が形成される（図１３（Ｂ））。
【０００６】
次に、第２フォトレジスト２２をマスクとして、配線溝２４を開口するための異方性ドライエッチングが行われる（図１３（Ｃ））。上記のエッチングは、先ず、シリコン酸化膜を、シリコン窒化膜に対して大きな選択比で除去し得る条件で行われる。この際、第１および第２シリコン窒化膜１２，１６は、共にエッチングの進行を止めるためのストッパ膜として用いられる。次に、配線溝２４の内部に露出した第２シリコン窒化膜１６、および、ビアホール１９の内部に露出している第１シリコン窒化膜１２を除去するためのエッチングが行われる。これらの処理が適正に行われると、下層配線層１０の表面を露出させるビアホール１９と、ビアホール１９と通じる配線溝２４とが形成される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、第１シリコン窒化膜１２は、配線溝２４を形成するためのエッチングの実行中、ビアホール１９の底部において常にエッチャントにさらされる（以下、その部位を「露出部」と称す）。また、その露出部は、製造条件のバラツキ等に起因して、ビアホール１９を開口するためのエッチングの過程で多量にエッチングされることがある。このような状況下では、配線溝２４を開口するためのエッチングの過程で、ビアホール１９が第１シリコン窒化膜１２を突き抜けて、下層配線層１０の表面が露出することがある。この場合、以後エッチングが継続されることにより、図１３（Ｃ）に示す如く、下層配線層１０に損傷が生ずる。
【０００８】
また、従来の製造方法において、配線溝２４を開口するためのエッチングは、上記の如くビアホール１９の開口後に行われる。この場合、第２シリコン酸化膜１４や第２シリコン窒化膜１６は、ビアホール１９の開口部付近において、他の部位に比して大きくエッチングの効果を受けやすい。このため、従来の製造方法によれば、配線溝２４を開口するためのエッチングの過程で、第２シリコン窒化膜１６に設けられた貫通孔（ビアホール１９による孔）の径は拡大されやすい。
【０００９】
図１４は、第２シリコン窒化膜１６の貫通孔の径がエッチングの過程で拡大された場合に生ずる状態を示す。図１４において、破線で示す形状は、第１および第２シリコン窒化膜１２，１６がストッパ膜として適正に機能した場合に得られる理想の状態を示す。図１４において、下層配線層１０は、理想状態のビアホール１９の径とほぼ等しい幅を有している。また、下層配線層１０は、その周囲にバリアメタル２６の層を備えている。
【００１０】
配線溝２４の形成過程で第２シリコン窒化膜１６の貫通孔の径が拡大されると、ビアホール１９の形状は、図１４に示す如く、上端部の径が下端部の径に比して大きなテーパ形状となる。ビアホール１９がテーパ状に形成されると、下層配線層１４の側面がエッチャントにさらされ易くなる。この場合、エッチングの影響でバリアメタル２６が損傷を受け、配線層の主金属とバリアメタル２６とに膜剥がれが生じ易くなる。このように、従来の半導体デバイスの製造方法は、下層配線層１０の上部にデュアルダマシン構造の配線要素を形成する際に、下層配線層１０に種々の損傷を生じさせ易いという問題を有するものであった。
【００１１】
ところで、従来の半導体装置において配線層の主金属として用いられる銅は、アルミに比べて高い反射率を有している。従来の製造方法においては、ビアホール１９を開口するための第１フォトレジスト２０をパターニングする際（図１３（Ａ）参照）、および、配線溝２４を形成するための第２フォトレジスト２２をパターニングする際（図１３（Ｂ）参照）に、それらの上方から光（例えばｉ線）を照射してフォトレジストを感光させる処理が行われる。フォトレジストは、その上部から照射された直接光と、フォトレジストを通過した後、基板側で反射して戻ってくる反射光とを受けて感光する。このため、フォトレジストの感光状態は、反射光の強度や、直接光と反射光との干渉状態等に大きな影響を受ける。
【００１２】
従来の半導体デバイスが用いるシリコン酸化膜やシリコン窒化膜は、一般に光を透過させる。このため、フォトレジストを通過した光の一部は、シリコン酸化膜やシリコン窒化膜を透過して、下層配線層１０やシリコン基板の表面まで到達する。このため、下層配線層１０の上部に塗布されたフォトレジストは、下層配線層１０で生成された反射光を受光する。また、下層配線層１０の形成されていない領域の上部に塗布されたフォトレジストは、下層配線層１０の更に下層に位置するシリコン基板の表面で反射された反射光を受光する。
【００１３】
下層配線層１０で反射された反射光がフォトレジストに到達するまでに通過する光路の長さ、および、シリコン基板の表面で反射された反射光がフォトレジストに到達するまでに通過する光路の長さは、光の反射面とフォトレジストとの間に介在する層間絶縁膜の膜厚のバラツキに応じて変動する。また、それらの光路差が変動すると、フォトレジストが受光する直接光と反射光の干渉状態が変化して、フォトレジストの感光状態にバラツキが生ずる。この点、従来の製造方法は、層間絶縁膜の膜厚のバラツキに起因して、第１および第２フォトレジスト２０，２２の寸法精度を悪化させ易いものであった。
【００１４】
更に、下層配線層１０の主金属に反射率の高い銅等の金属が用いられる場合は、マスクを通過した光が下層配線層１０によって強く反射されることにより、反射光に起因するハレーションが生ずることがある。従来の製造方法においては、第１フォトレジスト２０のパターニング処理の際、および、第２フォトレジスト２２のパターニングの際に、そのハレーションの影響でフォトレジストのパターン異常が生ずることがある。このように、従来の製造方法は、写真製版によりフォトレジストをパターニングする際に、反射光の影響でパターン精度を悪化させやすいという問題を有していた。
【００１５】
本発明は、上記のような課題を解決するためになされたもので、下層配線層を損傷させることなく、その上部にデュアルダマシン構造の配線要素を形成することのできる半導体デバイスの製造方法を提供することを第１の目的とする。また、本発明は、第１の目的を達成すると共に、反射光の影響を受けることなく精度良くフォトレジストをパターニングすることのできる半導体デバイスの製造方法を提供することを第２の目的とする。
【課題を解決するための手段】
【００１６】
本願の発明にかかる半導体デバイスの製造方法は、デュアルダマシン構造の配線要素を備える半導体デバイスの製造方法であって、下層配線上に絶縁物で構成され該下層配線の金属材料の拡散を防止するための拡散防止膜を形成するステップと、該拡散防止膜の上部に第１絶縁膜を形成するステップと、該第１絶縁膜の上部にエッチングストッパ膜を形成するステップと、該エッチングストッパ膜の上部に第２絶縁膜を形成するステップと、該下層配線の上部に、該第２絶縁膜、該エッチングストッパ膜、および、該第１絶縁膜を貫通して該拡散防止膜を露出するビアホールを形成するステップと、該ビアホールの内部に、そのビアホールの内壁を覆う有機層を形成するステップと、該有機層の形成後に、該第２絶縁膜の所定部位をエッチングにより除去して配線溝を形成するステップと、該配線溝底に露出した該エッチングストッパ膜および該ビアホール底に露出した該拡散防止膜を同時に除去するステップと、を備えたことを特徴とする。
【発明の効果】
【００１７】
ビアホールの内部に有機層が形成された後に配線溝を形成するためのエッチングが行われる。この場合、有機層が保護膜となるため、配線溝を形成するためのエッチングによって下層配線層が損傷を受けることがない。
【００１８】
有機層はエッチングストッパ膜の上部まで形成されている。この場合、配線溝を形成するためのエッチングの過程において、エッチングストッパ層の貫通孔（ビアホールによる孔）が有機層により保護される。従って、本発明によれば、ビアホールの上端の径が拡大されることによる下層配線層の損傷を防止することができる。
【００１９】
フォトレジストを用いることにより、簡単な工程で有機層を形成することができる。
【００２０】
有機反射防止剤を用いることにより、簡単な工程で有機層を形成することができる。また、本発明によれば、第２絶縁膜の上に有機反射防止膜を形成する場合には、有機反射防止膜を形成する際に、その工程と兼ねて有機層を容易に形成することができる。
【００２１】
下層配線層の主金属材を高融点金属膜で覆うことができる。高融点金属膜によれば、反射光のハレーションを防止することができる。従って、本発明によれば、写真製版の際に、ハレーションに影響されることなく、優れた寸法精度でフォトレジストをパターニングすることができる。
【００２２】
下層配線層の主金属材の上面のみを覆う高融点金属膜を簡単な工程で形成することができる。
【００２３】
下層配線層の主金属材の上面のみを覆う高融点金属膜を、簡単な工程で、下層配線用溝の内部に形成することができる。この場合、高融点金属膜の幅が下層配線層の幅からはみ出すことがないため、配線要素間のショートマージンを小さくすることができる。また、高融点金属膜の表面と、シリコン基板の表面とが平坦となるため、下層配線層の上部に形成する配線要素を容易に精度良く形成することができる。
【００２４】
下層配線層の主金属材を、０．５〜１．０の吸収率を有するシリコン窒化膜で覆うことができる。上記のシリコン窒化膜によれば、反射光のハレーションを防止することができる。従って、本発明によれば、写真製版の際に、ハレーションに影響されることなく、優れた寸法精度でフォトレジストをパターニングすることができる。
【００２５】
下層配線層の主金属材の上面のみを覆うように、０．５〜１．０の吸収率を有するシリコン窒化膜を簡単な工程で形成することができる。従って、本発明によれば、ハレーションを防止する機能を実現しつつ、配線容量を小さく抑制することができる。
【００２６】
下層配線層の主金属材の上面のみを覆うように、下層配線用溝の内部に０．５〜１．０の吸収率を有するシリコン窒化膜を、簡単な工程で形成することができる。この場合、シリコン窒化膜の表面と、シリコン基板の表面とが平坦となるため、下層配線層の上部に形成する配線要素を容易に精度良く形成することができる。
【００２７】
配線溝のエッチングの際にストッパ膜として機能するエッチングストッパ膜が、０．５〜１．０の吸収率を有するシリコン窒化膜で形成される。この場合、エッチングストッパ膜によって光の透過量が抑制されるため、ハレーションの影響を更に軽減することができる。
【００２８】
第２絶縁膜の表面に反射防止用高融点金属膜が形成される。この場合、反射防止用高融点金属膜の表面で効率良く光が反射されるため、反射光に光路差が生ずることがない。従って、本発明によれば、極めて精度良くフォトレジストをパターニングすることができる。
【００２９】
第２絶縁膜の表面に０．５〜１．０の吸収率を有する反射防止用シリコン窒化膜が形成される。この場合、反射防止用シリコン窒化膜の表面で効率良く光が反射されるため、反射光に光路差が生ずることがない。従って、本発明によれば、極めて精度良くフォトレジストをパターニングすることができる。
【００３０】
第２絶縁膜とフォトレジストとの間に有機反射防止膜が形成された状態でフォトレジストの感光処理が行われる。この場合、フォトレジストに照射された光が効率良く有機反射防止膜の表面で反射されるため、反射光に光路差が生ずることがない。従って、本発明によれば、極めて精度良くフォトレジストをパターニングすることができる。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照してこの発明の実施の形態について説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。
【００３２】
実施の形態１．
図１（Ａ）〜図１（Ｆ）は、本発明の実施の形態１の半導体デバイスの製造方法を説明するための図を示す。図１（Ａ）に示す如く、本実施形態の製造方法においては、先ず、シリコン基板に設けられた下層配線溝（図示せず）の中に下層配線層３０が形成される（ステップ１）。下層配線層３０は、１３０００オングストロームの膜厚を有しており、銅を主金属材として形成されている。  
【００３３】
次に、下層配線層３０の上に、６００オングストロームの膜厚を有する第１シリコン窒化膜３２（ステップ２）、１２０００オングストロームの膜厚を有する第１シリコン酸化膜３４（ステップ３）、３６００オングストロームの膜厚を有する第２シリコン窒化膜３６（ステップ４）、および、１３０００オングストロームを有する第２シリコン酸化膜３８（ステップ５）が順次形成される。
【００３４】
図１（Ｂ）に示す如く、第２シリコン酸化膜３８の上部には、公知の有機反射防止材で構成される第１有機反射防止膜４０（以下、「第１ＢＡＲＣ４０」：Bottom Anti-Reflective Coatingと称す）が塗布される（ステップ６）。第１ＢＡＲＣ４０の上には、写真製版により、第１フォトレジスト４２が形成される（ステップ７）。第１フォトレジスト４２は、ビアホールを形成すべき位置に開口部４４を備えている。
【００３５】
第１フォトレジスト４２のパターニングの際には、第１フォトレジスト４２の上にマスクを重ねた状態で、第１フォトレジスト４２に向けて光が照射される。第１フォトレジスト４２を通過した光の大部分は、第１ＢＡＲＣ４０によって反射光とされる。この場合、層間絶縁膜の膜厚のバラツキに関わらず反射光の光路長が一定となり、第１フォトレジスト４２が受ける直接光と反射光との干渉状態は、常にほぼ一定となる。また、上記の状況下では、下層配線層３０によって強い反射光が生成されることがないため、写真製版時のハレーションが有効に防止できる。このため、ステップ７の処理によれば、第１フォトレジスト４２を高い寸法精度でパターニングすることができる。
【００３６】
次に、図１（Ｃ）に示す如く、ビアホール４６を開口するための異方性ドライエッチングが行われる（ステップ８）。ステップ８のエッチングは、先ず、シリコン酸化物の除去に適した条件で行われる。その結果、ビアホール４６の底部に第２シリコン窒化膜３６が露出する。次に、シリコン窒化物の除去に適した条件でエッチングが行われる。その結果、ビアホール４６の底部に第１シリコン酸化膜３４が露出する。次いで、再び、シリコン酸化物の除去に適した条件でエッチングが行われる。その結果、ビアホール４６の底部に第１シリコン窒化膜３２が露出する。
【００３７】
上記ステップ８のエッチングの条件は、半導体ウェハ上の全ての部位においてビアホール４６が適当に開口されるように、すなわち、全てのビアホール４６の底部に第１シリコン窒化膜３２が露出するように設定されている。より具体的には、全てのビアホール４６の底部に第１シリコン窒化膜３２が露出するようにオーバーエッチング量が定められている。第１シリコン窒化膜３２のうち、比較的早期にビアホール４６の内部に露出した部分は、上記のオーバーエッチングの過程において、長期にわたってエッチングストッパ膜として機能する。この場合、ビアホール４６を開口するためのエッチングが終了した時点で、それらの部分が他の部位に比して明らかに薄くなることがある。
【００３８】
図１（Ｄ）に示す如く、ビアホール４６を開口するためのエッチングが終了すると、第１フォトレジスト４２が除去される（ステップ９）。次いで、ビアホール４６の内部にフォトレジスト４８が埋め込まれる（ステップ１０）。フォトレジスト４８は、少なくともビアホール４６の内壁が、その底面から第２シリコン窒化膜３６を越える領域まで覆われるように埋め込まれる。フォトレジスト４８は、１５０℃のホットプレートの上で、６００mW/cm2の照度で、１２０秒間DeepUV光が照射されることにより硬化される（ステップ１１）。第２シリコン酸化膜３８の上部、および、硬化後のフォトレジスト４８の上部には、第２ＢＡＲＣ５０が塗布される（ステップ１２）。
【００３９】
図１（Ｅ）に示す如く、第２ＢＡＲＣ５０の上には、写真製版により、第２フォトレジスト５２が形成される（ステップ１３）。第２フォトレジスト５２は、配線溝を形成すべき位置に開口部５４を備えている。第２フォトレジスト５２のパターニングの際には、第２フォトレジスト５２の上にマスクを重ねた状態で、第２フォトレジスト５２に向けて光が照射される。第２フォトレジスト５２を通過した光の大部分は、第２ＢＡＲＣ５０によって反射光とされる。このため、ステップ１３の処理によれば、反射光の光路差やハレーションの問題を回避して、第２フォトレジスト５２を高い寸法精度でパターニングすることができる。
【００４０】
次に、図１（Ｆ）に示す如く、配線溝５６を開口するための異方性ドライエッチングが行われる（ステップ１４）。ステップ１４のエッチングは、先ず、シリコン酸化物の除去に適した条件で行われる。その結果、第２シリコン窒化膜３６が露出するまで配線溝５６が形成される。次に、シリコン窒化物の除去に適した条件でエッチングが行われる。その結果、第１シリコン窒化膜の露出部が除去されて、下層配線層３０の表面がビアホール４６の内部に露出すると共に、配線溝５６の底部に残存していた第２シリコン窒化膜３６が除去される。ステップ１４の処理が終了すると、ビアホール４６の内部に残存するフォトレジスト４８と、第２シリコン酸化膜３８の上部に残存する第２フォトレジスト５２が、アッシングによって同時に除去される。
【００４１】
上記のエッチングは、ビアホール４６の内部、すなわち、第１シリコン窒化膜３２の露出部、および、第２シリコン窒化膜３６の貫通孔（ビアホール４６による孔）の側面が、フォトレジスト４８により保護された状態で行われる。このため、ビアホール４６の開口が終了した時点で第１シリコン窒化膜３２の露出部が他の部位に比して明らかに薄い場合でも、配線溝を形成するためのエッチングの過程で、ビアホール４６が不当に早期に第１シリコン窒化膜３２を突き抜けることがないと共に、第２シリコン窒化膜３２の貫通孔の径、すなわち、ビアホール４６の上端部の径が不当に拡大されることはない。従って、本実施形態の製造方法によれば、下層配線層３０の上部に、下層配線層３０に損傷を与えることなく、デュアルダマシン構造の配線要素を形成することができる。
【００４２】
ところで、上記の実施形態においては、ビアホール４６の内部に埋め込んだフォトレジスト４８を硬化させるために、フォトレジスト４８にDeep UVを照射することとしているが、フォトレジスト４８を硬化させる手法はこれに限定されるものではない。例えば、ハードベイク（加熱）によって、或いは、それらの組合せによってフォトレジスト４８を硬化させることとしても良い。
【００４３】
尚、上記の実施形態においては、第１シリコン酸化膜３４が前記請求項１記載の「第１絶縁膜」に、第２シリコン窒化膜３６が前記請求項１記載の「エッチングストッパ膜」に、第２シリコン酸化膜３８が前記請求項１記載の「第２絶縁膜」に、フォトレジスト４８が前記請求項１記載の「有機層」に、それぞれ相当している。
【００４４】
実施の形態２．
次に図２を参照して、本発明の実施の形態２について説明する。図２（Ａ）〜図２（Ｆ）は、本発明の実施の形態２の半導体デバイスの製造方法を説明するための図を示す。図２（Ａ）乃至図２（Ｃ）に示す如く、本実施形態の製造方法によれば、実施の形態１の場合と同様に、ステップ１〜８の処理が実行されることによりビアホール４６が形成される。
【００４５】
本実施形態の製造方法においては、図２（Ｄ）に示す如く、第１フォトレジスト４２が除去された後に（ステップ９）、ビアホール４６の内部、および、第２シリコン酸化膜３８の上部に、同時に、第２ＢＡＲＣ５０の層が形成される（ステップ１５）。以後、実施の形態１の場合と同様に、ステップ１３および１４の処理が実行されることにより配線溝５６が形成される。
【００４６】
本実施形態の製造方法において、第２ＢＡＲＣ５０は、第２フォトレジスト５２をパターニングする際に反射防止膜として機能すると共に、配線溝５６を形成するためのエッチングの過程では、実施の形態１におけるフォトレジスト４８と同様の保護膜として機能する。このため、本実施形態の製造方法によれば、実施の形態１に比して簡単な工程で、実施の形態１の場合と同様の効果を得ることができる。
【００４７】
尚、上記の実施形態においては、第２ＢＡＲＣ５０が前記請求項１記載の「有機層」に相当している。
【００４８】
実施の形態３．
次に、図３を参照して、本発明の実施の形態３について説明する。図３（Ａ）乃至図３（Ｆ）は、本実施形態の半導体デバイスの製造方法を説明するための図を示す。本実施形態の製造方法は、第２ＢＡＲＣ５０の材料として用いられる有機反射防止剤の埋め込み性が、実施の形態２で用いられるものの埋め込み性に比して劣る点を除き、実施の形態２と同様である。
【００４９】
すなわち、実施の形態２の製造方法では、埋め込み性の良い有機反射防止剤を用いて第２ＢＡＲＣ５０が形成されるため、第２ＢＡＲＣ５０が、ビアホール４６の内部全体に埋め込まれている。これに対して、本実施形態の製造方法では、埋め込み性の悪い有機反射防止剤を用いて第２ＢＡＲＣ５０が形成されるため、第２ＢＡＲＣ５０が、ビアホール４６の壁面のみを覆うように形成される（図３（Ｄ）参照）。
【００５０】
第２ＢＡＲＣ５０は、ビアホール４６の壁面のみを覆うように形成されている場合でも、配線溝５６を形成するためのエッチングの過程において、第１シリコン窒化膜３２の露出部、および、第２シリコン窒化膜３６の貫通孔付近を有効に保護する。従って、本実施形態の製造方法によっても、実施の形態１および２の場合と同様に、下層配線層３０に損傷を与えることなく、その上部にデュアルダマシン構造の配線要素を形成することができる。
【００５１】
実施の形態４．
次に、図４を参照して、本発明の実施の形態４について説明する。図４（Ａ）〜図４（Ｇ）は、本発明の実施の形態４の半導体デバイスの製造方法を説明するための図（左：断面図、右：平面図）を示す。図４（Ａ）に示す如く、本実施形態の製造方法においては、実施の形態１の場合と同様に、ステップ１〜５の処理により、下層配線層３０、第１シリコン窒化膜３２、第１シリコン酸化膜３４、第２シリコン窒化膜３６および第２シリコン酸化膜３８が順次形成される。
【００５２】
本実施形態において、第１および第２シリコン酸化膜３４，３８は、３〜４％のフッ素を含有している。このようなシリコン酸化膜は、フッ素を含有しないものに比して小さな誘電率を示す。また、第１および第２シリコン窒化膜３２，３６は、パシベーション用に広く用いられているSi3N4膜、すなわち、シリコンと窒素との比が３：４の膜である。シリコン窒化膜は、シリコンリッチとなるほど吸収率が高くなり、窒素リッチとなるほど誘電率が低下する。本実施形態のように、窒素比率の高いシリコン窒化膜によれば、吸収率は確保できない反面、誘電率を小さく抑制することができる。従って、本実施形態の構造によれば、半導体デバイスの配線容量を十分に小さく抑制することができる。
【００５３】
第２シリコン窒化膜３８の上部には、６００〜１０００オングストローム程度の膜厚を有する高融点金属膜５８が形成される（ステップ１６）。本実施形態において、高融点金属膜５８には、チタン窒化膜が用いられる。高融点金属膜５８の上部には、写真製版により、実施の形態１の場合と同様に第１フォトレジスト４２が形成される（ステップ７）。
【００５４】
第１フォトレジスト４２の写真製版の際に第１フォトレジストを透過する光は、その殆どが高融点金属膜５８によって反射される。このため、本実施形態の製造方法によれば、第１フォトレジスト４２の下部にＢＡＲＣを形成していないにも関わらず、また、第１および第２シリコン窒化膜３２，３６の吸収率が比較的小さいにも関わらず、反射光のハレーションや光路差に影響されることなく、第１フォトレジスト４２を精度良くパターニングすることができる。
【００５５】
図４（Ｂ）に示す如く、第１フォトレジスト４２の開口部４４に露出している高融点金属膜５８は、エッチングにより除去される（ステップ１７）。次いで、図４（Ｃ）に示す如く、実施の形態１の場合と同様にステップ８〜１１の処理が実行されることにより、ビアホール４６が形成され、更に、その内部にフォトレジスト４８（有機層）が形成される。
【００５６】
ステップ１１の処理（第１フォトレジスト４２の除去）が終了すると、次に、ステップ１３の処理が実行されることにより、高融点金属膜５８の上部に、第２フォトレジスト５２が形成される。第２フォトレジスト５２の写真製版の際にその内部を透過する光は、第１フォトレジスト４２の写真製版の場合と同様に、その殆どが高融点金属膜５８によって反射される。このため、本実施形態の製造方法によれば、第２フォトレジスト５２の下部にＢＡＲＣを形成していないにも関わらず、反射光のハレーションや光路差に影響されることなく、第２フォトレジスト５２を精度良くパターニングすることができる。
【００５７】
本実施形態の製造方法では、次に、図４（Ｅ）に示す如く、第２フォトレジスト５２の開口部５４に露出している高融点金属膜５８が、エッチングにより除去される（ステップ１８）。
【００５８】
次いで、図４（Ｆ）に示す如く、実施の形態１の場合と同様にステップ１４の処理により配線溝５６が形成される。配線溝５６を形成するためのエッチングは、第１シリコン窒化膜３２の露出部、および、第２シリコン窒化膜３６の貫通孔付近がフォトレジスト４８により保護された状態で行われる。このため、本実施形態の製造方法によれば、実施の形態１の場合と同様に、下層配線層３０に損傷を与えることなく、その上部にデュアルダマシン構造の配線要素を精度良く形成することができる。
【００５９】
配線溝５６が形成され、更に、アッシングによって第２フォトレジスト５２等が除去されると、図４（Ｇ）に示す如く、ウェットエッチングによって第２シリコン酸化膜３８の上部から高融点金属膜５８が除去される（ステップ１９）。上記の処理が終了すると、実施の形態１の場合と同様に所望の構造を得ることができる。
【００６０】
図５（Ａ）および図５（Ｂ）は、本実施形態の製造方法と対比される方法で製造される半導体デバイスの断面図および平面図を示す。より具体的には、図５（Ａ）および図５（Ｂ）は、第２シリコン酸化膜３８の上部に高融点金属膜５８を形成することなく第２フォトレジスト５２を形成した場合に実現される状態を示す。
【００６１】
図６は、図５に示す構造に対して第２シリコン酸化膜３８の上部から光（ｉ線）を照射した場合に得られる反射率と、層間絶縁膜（３２〜３８等）の厚さとの関係を示す。また、図７は、図４に示す構造（本実施形態の構造）に対して高融点金属膜５８の上部から光（ｉ線）を照射した場合に得られる反射率と、層間絶縁膜の厚さとの関係を示す。
【００６２】
第２シリコン酸化膜３８の表面に高融点金属膜５８が形成されていない場合は、半導体デバイスに向けて照射された光は、層間絶縁膜を透過して、シリコン基板や下層配線層３０で反射される。この場合、層間絶縁膜の膜厚に応じて反射光の光路長が変化し、その結果、入射光と反射光の干渉状態が変化する。この場合、光の反射率は、図６に示す如く層間絶縁膜の膜厚に応じて変動する。このため、第２シリコン酸化膜３８の表面に高融点金属膜５８が形成されていない場合は、第２フォトレジスト５２の感光状態が、層間絶縁膜の膜厚のバラツキの影響を受けやすい。
【００６３】
更に、第２シリコン酸化膜３８の表面に高融点金属膜５８が形成されていない場合は、下層配線層３０で強い反射光が発生し、第２フォトレジスト５２の写真製版の際に、反射光によるハレーションが生ずる。このため、高融点金属膜５８が形成されていない場合は、図５（Ｂ）に示す如く、第２フォトレジスト５２の開口部４４にパターン誤差が生じ易い。
【００６４】
これに対して、第２シリコン酸化膜３８の表面に高融点金属膜５８が形成されている場合は、半導体デバイスに向けて照射された光が高融点金属膜５８により反射されるため、図７に示す如く、層間絶縁膜（３２〜３８等）の膜厚が変化しても、光の反射率はほぼ一定値に保たれる。更に、この場合は、照射光が下層配線層１０に到達しないため、ハレーションの問題が生ずることもない。このため、本実施形態の製造方法によれば、図４（Ｄ）等に示す如く、第２フォトレジスト５２を精度良く形成することができる。
【００６５】
このように、本実施形態の製造方法において、第２シリコン酸化膜３８の表面に形成される高融点金属膜５８は、パターン誤差の原因となる反射光の発生を防ぐＡＲＣとして機能する。また、高融点金属膜５８をＡＲＣとして用いることによれば、実施の形態１乃至３の場合と異なり、第１および第２フォトレジスト４２，５２を形成する度にＡＲＣの成膜を行う必要がない。このため、本実施形態の製造方法によれば、簡単な工程で、高度な形状精度を有する半導体デバイスを製造することができる。
【００６６】
尚、上記の実施形態においては、高融点金属膜５８が、前記請求項１２記載の「反射防止用高融点金属膜」に相当している。
【００６７】
実施の形態５．
次に、本発明の実施の形態５について説明する。本実施形態の半導体デバイスの製造方法は、実施の形態４の製造方法における高融点金属膜５８を、０．５〜１．０の吸収率を有するシリコン窒化膜、すなわち、シリコンと窒素との比が１：１のSiN膜とすることで実現される。上記のシリコン窒化膜によれば、高融点金属膜５８の場合と同様に第２シリコン酸化膜３８の上でＡＲＣとして機能する。このため、本実施形態の製造方法によっても、実施の形態４の場合と同様に、寸法精度の優れた半導体デバイスを形成することができる。
【００６８】
また、シリコン窒化膜は、高融点金属膜５８と異なり絶縁膜である。従って、第２シリコン酸化膜３８の上に形成したシリコン窒化膜は、必ずしも除去する必要がない。このため、本実施形態の製造方法によれば、実施の形態４の製造方法に比して、更なる工程の簡略化が可能である。
【００６９】
尚、上記の実施形態においては、第２シリコン酸化膜の上に形成されるシリコン窒化膜（SiN膜）が前記請求項１３記載の「反射防止用シリコン窒化膜」に相当している。
【００７０】
実施の形態６．
次に、図８を参照して本発明の実施の形態６について説明する。図８（Ａ）乃至図８（Ｈ）は、本実施形態の半導体デバイスの製造方法の主要部を説明するための図を示す。
【００７１】
図８（Ａ）に示す如く、本実施形態の製造方法では、先ず、６００オングストロームの膜厚を有するシリコン窒化膜６０の上に、ＣＶＤにより、１３０００オングストロームの膜厚を有するシリコン酸化膜６２が形成される（ステップ２０）。
【００７２】
次に、図８（Ｂ）に示す如く、写真製版および異方性エッチングにより、シリコン酸化膜６２に下層配線用溝６４がパターニングされる（ステップ２１）。
【００７３】
図８（Ｃ）に示す如く、シリコン酸化膜６２の上部、および、下層配線用溝６４の内部には、スパッタ法、或いは、ＣＶＤ法により、５００〜１０００オングストローム程度の膜厚を有する高融点金属膜６６が形成される（ステップ２２）。高融点金属膜６６は、チタン、チタン窒化物、タンタル、或いは、タンタル窒化物等により形成されている。
【００７４】
図８（Ｄ）に示す如く、高融点金属膜６６の上部（下層配線用溝６４の内部を含む）には、スパッタ法、ＣＶＤ法、メッキ法、或いは、それらの組合せによって、１５０００〜２００００オングストロームの膜厚を有する主金属材６８が形成される（ステップ２３）。本実施形態において、主金属材６８は銅により形成されている。
【００７５】
図８（Ｅ）に示す如く、主金属材６８および高融点金属６６は、ＣＭＰ法により、或いは、全面エッチバックの手法により、主金属材６８の表面とシリコン酸化膜６２の表面とが平坦化される（ステップ２４）
【００７６】
図８（Ｆ）に示す如く、平坦化されたシリコン酸化膜６２および主金属材６８の上部には、ステップ２２の場合と同様の手法でチタンを堆積させることにより、１００〜１０００オングストローム程度の膜厚を有する高融点金属膜７０が形成される（ステップ２５）。
【００７７】
図８（Ｇ）に示す如く、高融点金属膜７０のうち、主金属材６８および高融点金属膜６６の何れとも重ならない部分は、写真製版およびエッチングにより除去される（ステップ２６）。上記の処理が実行されることにより、高融点金属７０は、下層配線用溝６４に対応する部分だけが残る。その結果、主金属材６８および高融点金属膜６６，７０により下層配線層３０が形成される。尚、ステップ２６の処理において、写真製版は、下層配線用溝６４のパターニング（ステップ２１参照）に用いられたマスク（レチクル）と、その際に用いられたフォトレジストと逆の極性（ネガ或いはポジ）を有するフォトレジストとを用いて行われる。
【００７８】
図８（Ｈ）に示す如く、シリコン酸化膜６２および下層配線層３０の上部には、実施の形態１乃至５の場合と同様にステップ３〜５の処理が行われることにより、第１シリコン酸化膜３４、第２シリコン窒化膜３６、および、第２シリコン酸化膜３８が順次形成される。以後、実施の形態１乃至５の何れかと同様、或いは近似する処理が実行されることにより、下層配線層３０の上部にデュアルダマシン構造の配線要素が形成される。
【００７９】
本実施形態の製造方法において、下層配線層３０の主金属材６８を覆う高融点金属材７０は、第１または第２フォトレジスト４２，５２の写真製版の際に反射光によるハレーションを防止するＡＲＣとして機能する。また、本実施形態において、第２シリコン窒化膜３６は、０．５〜１．０の吸収率を有するシリコンリッチな窒化膜で形成される。より具体的には、シリコンと窒素との比が１：１のSiNにより形成される。このような第２シリコン窒化膜３６によれば、第１または第２フォトレジスト４２，５２の写真製版の際に、照射光の透過を有効に防止して、反射光によるハレーションを有効に防止することができる。
【００８０】
実施の形態１乃至５においては、反射光のハレーション等に起因するパターン精度の悪化を防止するために、第２シリコン酸化膜３８の上に、有機反射防止膜や高融点金属膜等を形成している。しかしながら、本実施形態の製造方法においては、上記の如く、下層配線層３０の高融点金属膜７０や第２シリコン窒化膜３６により、ＡＲＣの機能を満たすことができる。このため、本実施形態の製造方法においては、第２シリコン酸化膜３８の上部のＡＲＣを省略しても、反射光に起因するパターン精度の誤差を有効に抑制して、高精度な寸法精度を有する半導体デバイスを製造することができる。
【００８１】
また、本実施形態の製造方法において、主金属材６８を覆う高融点金属膜７０は、ＡＲＣとして機能することに加えて、主金属材６８（銅）の酸化、および、拡散を防止するバリアメタルとしても機能する。更に、高融点金属膜７０は、第１シリコン酸化膜３４のエッチングを行う際に、そのエッチングの進行を止めるストッパ膜としても機能する。このため、本実施形態の製造方法によれば、実施の形態１乃至５で必要とされていた第１シリコン窒化膜３２を、下層配線層３０の上に形成する必要がない。第１シリコン窒化膜３２を省略することができると、層間絶縁膜の誘電率が低下して配線容量が低下する。従って、本実施形態の製造方法によれば、実施の形態１乃至５の場合に比して、配線容量の小さな半導体デバイスを製造することができる。
【００８２】
実施の形態７．
次に、図９を参照して本発明の実施の形態７について説明する。図９（Ａ）〜図９（Ｅ）は、本実施形態の半導体デバイスの製造方法の主要部を説明するための図を示す。
【００８３】
図９（Ａ）は、実施の形態６における図８（Ｅ）と同じ状態を示す。本実施形態の製造方法では、実施の形態６の場合と同様にステップ２０〜２４の処理が実行されることにより、図９（Ａ）の状態が形成される。図９（Ｂ）に示す如く、本実施形態の製造方法では、主金属材６８の表面がシリコン酸化膜６２の表面に比して１００〜１０００オングストローム程度低くなるように、オーバーエッチング或いはオーバーポリッシングが行われる（ステップ２７）。
【００８４】
オーバーエッチング或いはオーバーポリッシングされたシリコン酸化膜６２および主金属材６８の上には、実施の形態８のステップ２５と同様の手法で、１００〜１０００オングストローム程度の高融点金属膜７０が形成される（図９（Ｃ））。
【００８５】
図９（Ｄ）に示す如く、高融点金属膜７０は、その表面とシリコン酸化膜６２の表面とが平坦となるまで、全面エッチバック法、或いは、ＣＭＰ法により除去される（ステップ２８）。上記の処理が実行されることにより、シリコン酸化膜６２の中に、下層配線層３０が形成される。
【００８６】
以後、上述した実施の形態６の場合と同様の処理が実行されることにより、所望の構成が実現される。本実施形態の製造方法において、下層配線層３０の高融点金属膜７０は、実施の形態６の場合と同様に、ＡＲＣ、バリアメタル、および、エッチングストッパ膜として機能する。このため、本実施形態の製造方法によっても、実施の形態６の場合と同様に簡単な工程で優れた寸法精度を有する半導体デバイスを製造することができる。また、本実施形態の製造方法によれば、下層配線層３０の表面とシリコン酸化膜６２の表面とを平坦化することができる。このため、本実施形態の製造方法によれば、実施の形態６の場合に比して更に容易に、下層配線層３０の上に精度良く配線要素を形成することができる。
【００８７】
実施の形態８．
次に、図１０を参照して本発明の実施の形態７について説明する。図１０（Ａ）〜図１０（Ｃ）は、本実施形態の半導体デバイスの製造方法の主要部を説明するための図を示す。
【００８８】
図１０（Ａ）は、実施の形態６における図８（Ｅ）と同じ状態を示す。本実施形態の製造方法では、実施の形態６の場合と同様にステップ２０〜２４の処理が実行されることにより、図１０（Ａ）の状態が形成される。図１０（Ｂ）に示す如く、本実施形態の製造方法では、シリコン酸化膜６２および主金属材６８の上部に、第１シリコン窒化膜３２が形成される（ステップ２）。本実施形態において、第１シリコン窒化膜３２には、０．５〜１．０の吸収率を有するシリコンリッチな膜、すなわち、シリコンと窒素との比が１：１のSiN膜である。
【００８９】
第１シリコン窒化膜３２が形成された後、上述した実施の形態６および７の場合と同様の処理が実行されることにより、所望の構成が実現される。本実施形態の製造方法において、第１シリコン窒化膜３２は、実施の形態６または７における高融点金属膜７０と同様に、ＡＲＣ、バリア層、および、エッチングストッパ膜として機能する。このため、本実施形態の製造方法によれば簡単な工程で優れた寸法精度を有する半導体デバイスを製造することができる。
【００９０】
実施の形態９．
次に、図１１を参照して本発明の実施の形態７について説明する。図１１（Ａ）〜図１１（Ｃ）は、本実施形態の半導体デバイスの製造方法の主要部を説明するための図を示す。
【００９１】
図１１（Ａ）は、実施の形態６における図８（Ｅ）と同じ状態を示す。本実施形態の製造方法では、実施の形態６の場合と同様にステップ２０〜２４の処理が実行されることにより、図１１（Ａ）の状態が形成される。図１１（Ｂ）に示す如く、本実施形態の製造方法では、シリコン酸化膜６２および主金属材６８の上部に、第１シリコン窒化膜３２が形成される（ステップ２）。本実施形態において、第１シリコン窒化膜３２には、実施の形態８（図１０参照）の場合と同様に、０．５〜１．０の吸収率を有するシリコンリッチな膜、すなわち、シリコンと窒素との比が１：１のSiN膜が用いられる。
【００９２】
図１１（Ｃ）に示す如く、第１シリコン窒化膜３２のうち、主金属材６８および高融点金属膜６６の何れとも重ならない部分は、写真製版およびエッチングにより除去される（ステップ２９）。上記の処理が実行されることにより、第１シリコン窒化膜３２は、下層配線用溝６４に対応する部分だけが残る。尚、ステップ２９の処理において、写真製版は、下層配線用溝６４のパターニング（ステップ２１参照）に用いられたマスク（レチクル）と、その際に用いられたフォトレジストと逆の極性（ネガ或いはポジ）を有するフォトレジストとを用いて行われる。
【００９３】
以後、上述した実施の形態６乃至８の場合と同様の処理が実行されることにより、所望の構成が実現される。本実施形態の製造方法において、第１シリコン窒化膜３２は、実施の形態８（図１０参照）の場合と同様に、ＡＲＣ、バリア層、および、エッチングストッパ膜として機能する。このため、本実施形態の製造方法によれば簡単な工程で優れた寸法精度を有する半導体デバイスを製造することができる。
【００９４】
本実施形態の製造方法によれば、実施の形態８の場合に比して、第１シリコン窒化膜３２の残存面積を小さくすることができる。半導体デバイスの配線容量は、シリコン窒化膜の面積が小さい程少量となる。従って、本実施形態の製造方法によれば、実施の形態８の場合に比して、配線抵抗の小さな半導体デバイスを製造することができる。
【００９５】
実施の形態１０．
次に、図１２を参照して本発明の実施の形態７について説明する。図１２（Ａ）〜図１２（Ｅ）は、本実施形態の半導体デバイスの製造方法の主要部を説明するための図を示す。
【００９６】
図１２（Ａ）は、実施の形態６における図８（Ｅ）と同じ状態を示す。本実施形態の製造方法では、実施の形態６の場合と同様にステップ２０〜２４の処理が実行されることにより、図１２（Ａ）の状態が形成される。図１２（Ｂ）に示す如く、本実施形態の製造方法では、次に、実施の形態７（図９参照）の場合と同様に、ステップ２７の処理が実行される。その結果、オーバーエッチングまたはオーバーエッチングによって、主金属材６８の表面がシリコン酸化膜６２の表面に比して１００〜１０００オングストローム程度低くされる。
【００９７】
オーバーエッチング或いはオーバーポリッシングされたシリコン酸化膜６２および主金属材６８の上には、第１シリコン窒化膜３２が形成される（ステップ２）。本実施形態において、第１シリコン窒化膜３２には、実施の形態８または９（図１０および１１参照）の場合と同様に、０．５〜１．０の吸収率を有するシリコンリッチな膜、すなわち、シリコンと窒素との比が１：１のSiN膜が用いられる（図１２（Ｃ））。
【００９８】
図１２（Ｄ）に示す如く、第１シリコン窒化膜３２は、その表面とシリコン酸化膜６２の表面とが平坦となるまで、全面エッチバック法、或いは、ＣＭＰ法により除去される（ステップ３０）。上記の処理が実行されることにより、シリコン酸化膜６２の中に、下層配線層３０が形成される。
【００９９】
以後、上述した実施の形態６乃至９の場合と同様の処理が実行されることにより、所望の構成が実現される。本実施形態の製造方法において、第１シリコン窒化膜３２は、実施の形態８および９（図１０および１１参照）の場合と同様に、ＡＲＣ、バリアメタル、および、エッチングストッパ膜として機能する。このため、本実施形態の製造方法によれば簡単な工程で優れた寸法精度を有する半導体デバイスを製造することができる。
【０１００】
また、本実施形態の製造方法によれば、第１シリコン酸化膜３２の残存面積を小さくすることができると共に、第１シリコン酸化膜３２の表面とシリコン酸化膜６２の表面とを平坦化することができる。このため、本実施形態の製造方法によれば、配線容量の小さな半導体デバイスを製造すると共に、下層配線層３０の上に、容易に、高精度な配線要素を形成することができる。
【図面の簡単な説明】
【０１０１】
【図１】本発明の実施の形態１の半導体デバイスの製造方法を説明するための図である。
【図２】本発明の実施の形態２の半導体デバイスの製造方法を説明するための図である。
【図３】本発明の実施の形態３の半導体デバイスの製造方法を説明するための図である。
【図４】本発明の実施の形態４の半導体デバイスの製造方法を説明するための図である。
【図５】反射防止用高融点金属膜が用いられない場合に得られる状態を説明するための図である。
【図６】反射防止用高融点金属膜が用いられない場合における層間絶縁膜の膜厚と反射膜との関係を示す図である。
【図７】反射防止用高融点金属膜が用いられる場合における層間絶縁膜の膜厚と反射膜との関係を示す図である。
【図８】本発明の実施の形態６の半導体デバイスの製造方法の主要部を説明するための図である。
【図９】本発明の実施の形態７の半導体デバイスの製造方法の主要部を説明するための図である。
【図１０】本発明の実施の形態８の半導体デバイスの製造方法の主要部を説明するための図である。
【図１１】本発明の実施の形態９の半導体デバイスの製造方法の主要部を説明するための図である。
【図１２】本発明の実施の形態１０の半導体デバイスの製造方法の主要部を説明するための図である。
【図１３】従来の半導体デバイスの製造方法の主要部を説明するための図である。
【図１４】従来の半導体デバイスの製造方法の問題点を説明するための図である。
【符号の説明】
【０１０２】
３０ 下層配線層、 ３２ 第１シリコン窒化膜、 ３４ 第１シリコン酸化膜、 ３６ 第２シリコン窒化膜、 ３８ 第２シリコン酸化膜、４０ 第１有機反射防止膜（第１ＢＡＲＣ）、 ４２ 第１フォトレジスト、４６ ビアホール、 ４８ フォトレジスト、 ５０ 第２有機反射防止膜（第２ＢＡＲＣ）、 ５２ 第２フォトレジスト、 ５６ 配線溝、５８；７０ 高融点金属膜、 ６４ 下層配線用溝、 ６８ 主金属材
【図１】
2009200521.tif 000003
【図２】
2009200521.tif 000004
【図３】
2009200521.tif 000005
【図４】
2009200521.tif 000006
【図５】
2009200521.tif 000007
【図６】
2009200521.tif 000008
【図７】
2009200521.tif 000009
【図８】
2009200521.tif 000010
【図９】
2009200521.tif 000011
【図１０】
2009200521.tif 000012
【図１１】
2009200521.tif 000013
【図１２】
2009200521.tif 000014
【図１３】
2009200521.tif 000015
【図１４】
2009200521.tif 000016