(57)【要約】【課題】ＣＣＤ型固体撮像素子のオプティカルブラック部の小面積化を図る。【解決手段】  有効画素領域及び該有効画素領域に隣接するオプティカルブラック部の各画素の検出電荷を出力用電荷転送路で転送し出力するＣＣＤ型固体撮像素子の駆動方法において、前記オプティカルブラック部による検出電荷を前記出力用電荷転送路で電荷転送し出力する時には、常時、前記有効画素領域の各画素の検出電荷の電荷転送速度より低速化して転送し出力する。【選択図】図４
2009017459.tif 000002
【特許請求の範囲】
【請求項１】
有効画素領域及び該有効画素領域に隣接するオプティカルブラック部の各画素の検出電荷を出力用電荷転送路で転送し出力するＣＣＤ型固体撮像素子の駆動方法において、前記オプティカルブラック部による検出電荷を前記出力用電荷転送路で電荷転送し出力する時には、常時、前記有効画素領域の各画素の検出電荷の電荷転送速度より低速化して転送し出力することを特徴とするＣＣＤ型固体撮像素子の駆動方法。
【請求項２】
前記低速化するときには、ＣＣＤ型固体撮像素子の後段に設ける相関二重サンプリング処理回路の動作速度も低速化することを特徴とする請求項１記載のＣＣＤ型固体撮像素子の駆動方法。
【請求項３】
前記低速化は、前記有効画素領域の各画素の電荷転送出力時で使用する各制御信号のパルスエッジの位相ズレ及びデューティを一定に保ったまま行うことを特徴とする請求項１または請求項２に記載のＣＣＤ型固体撮像素子の駆動方法。
【請求項４】
前記低速化は、分周回路を用いて行うことを特徴とする請求項１乃至請求項３のいずれかに記載のＣＣＤ型固体撮像素子の駆動方法。
【請求項５】
前記出力用電荷転送路の転送周波数より所定数倍の基準クロック信号を生成し、該基準クロックにて前記分周回路を駆動することを特徴とする請求項４に記載のＣＣＤ型固体撮像素子の駆動方法。
【請求項６】
前記分周回路の分周数を可変設定することを特徴とする請求項４または請求項５に記載のＣＣＤ型固体撮像素子の駆動方法。
【請求項７】
請求項１乃至請求項６のいずれかに記載のＣＣＤ型固体撮像素子の駆動方法で駆動されるＣＣＤ型固体撮像素子であって、前記低速化した分だけ前記オプティカルブラック部の画素数を減少させ、該低速化を行わず且つ該画素数の減少も行わなかったときの前記オプティカルブラック部の出力時間と同程度の出力時間としたことを特徴とするＣＣＤ型固体撮像素子。
【請求項８】
有効画素領域及び該有効画素領域に隣接するオプティカルブラック部の各画素の検出電荷を出力用電荷転送路で転送し出力するＣＣＤ型固体撮像素子と、該ＣＣＤ型固体撮像素子を駆動する駆動手段とを備える撮像装置において、前記駆動手段は、前記オプティカルブラック部による検出電荷を前記出力用電荷転送路で電荷転送し出力する時、常時、前記有効画素領域の各画素の検出電荷の電荷転送速度より低速化して転送し出力する手段を備えることを特徴とする撮像装置。
【請求項９】
前記駆動手段は、前記低速化するときＣＣＤ型固体撮像素子の後段に設ける相関二重サンプリング処理回路の動作速度も低速化することを特徴とする請求項８に記載の撮像装置。
【請求項１０】
前記駆動手段は、前記有効画素領域の各画素の電荷転送出力時で使用する各制御信号のパルスエッジの位相ズレ及びデューティを一定に保ったまま前記低速化を行うことを特徴とする請求項８または請求項９に記載の撮像装置。
【請求項１１】
前記駆動手段は、分周回路を用いて前記低速化を行うことを特徴とする請求項８乃至請求項１０のいずれかに記載の撮像装置。
【請求項１２】
前記駆動手段は、前記出力用電荷転送路の転送周波数より所定数倍の基準クロック信号を生成し該基準クロックにて前記分周回路を駆動する手段を備えることを特徴とする請求項１１に記載の撮像装置。
【請求項１３】
前記駆動手段は、前記分周回路の分周数を可変設定する手段を備えることを特徴とする請求項１１または請求項１２に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＣＤ（電荷結合素子(Charge Coupled Device)）型固体撮像素子及びその駆動方法並びに撮像装置に係り、特に、黒レベル信号を検出するために有効画素領域の周囲に設けられるオプティカルブラック（ＯＢ）部の画素数を削減することができるＣＣＤ型固体撮像素子及びその駆動方法並びに撮像装置に関する。
【背景技術】
【０００２】
図７は、ＣＣＤ型固体撮像素子の表面模式図である。ＣＣＤ型固体撮像素子１の有効画素領域２の周囲には、オプティカルブラック（ＯＢ）部３が隣接して設けられ、下辺部には出力用電荷転送路として水平電荷転送路（ＨＣＣＤ）４が設けられ、水平電荷転送路４の出力端部には転送されてきた信号電荷の電荷量に応じた電圧値信号（出力信号ＯＳ）を出力するアンプ５が設けられている。
【０００３】
ＯＢ部３は、有効画素領域２の四周を囲む様に設けられるが、図７では、下辺部と上辺部のＯＢ部の図示は省略している。
【０００４】
図８は、図７の詳細模式図である。有効画素領域２及びＯＢ部３には、複数の光電変換素子（画素）６が二次元アレイ状に配列形成されており、図示する例では、各光電変換素子列の左側に夫々垂直電荷転送路（ＶＣＣＤ）７が設けられている。
【０００５】
ＯＢ部３の画素６は遮光膜で覆われており、水平ブランキング期間，垂直ブランキング期間にＯＢ部３の画素６の検出信号を垂直電荷転送路７，水平電荷転送路４で転送し出力することで、「黒」レベルの信号を検出する様になっている。
【０００６】
図９は、図７に示すＣＣＤ型固体撮像素子の駆動タイミングチャートである。水平電荷転送路（ＨＣＣＤ）４は２相転送パルスＨ１，Ｈ２によって信号電荷をアンプ５まで転送し、電荷量に応じた電圧値信号がアンプ５により読み出された信号電荷は、リセットパルスＲＳによって廃棄される。
【０００７】
この結果、出力信号ＯＳとしてＣＣＤ型固体撮像素子から得られる信号は、リセット期間ａ，フィードスルー期間ｂ，信号期間ｃの繰り返しとなる。信号期間ｃの信号レベルは、図では一定レベルとして図示しているが、実際には、上下方向双頭矢印で示す様に、受光量に応じて上下する。
【０００８】
有効画素領域２の各画素６の或る行の各信号電荷を水平電荷転送路に沿って転送し出力したときは、各信号期間ｃの信号レベルは夫々の受光量に応じた信号となる。これに対し、ＯＢ部３の出力中における信号期間ｃの信号レベル（黒レベル）は、その時のＣＣＤ型固体撮像素子の温度等に依存した暗電流分が支配的となり、有効画素領域２の出力信号レベルから、この黒レベルを差し引くことで、暗電流ノイズをキャンセルした信号を得ることが可能となる。
【０００９】
ＣＣＤ型固体撮像素子では、黒レベルの信号を検出するために、ＯＢ部３の信号レベルの出力及びその信号処理に要する時間が必要となる。そこで従来は、例えば動画撮像時等の様な画素間引き読出時には、ＯＢ部における画素間引き読み出し速度を低速にして上記の所要の時間を確保するようにしている。
【００１０】
【特許文献１】特開平９―１６３２３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述した従来技術は、画素間引き時におけるＣＣＤ型固体撮像素子の駆動速度制御に関するものであり、画素間引き時にはＯＢ部の出力時間が短時間になってしまうことを回避することを目的としている。このため、ＣＣＤ型固体撮像素子の設計は、通常撮影時つまり全画素から信号電荷を読み出すことを前提として設計される。
【００１２】
近年のＣＣＤ型固体撮像素子に搭載される画素数は増加の一途を辿り、１千万画素を越えるデジタルカメラも普及する様になってきている。画素数が３０万画素のＣＣＤ型固体撮像素子と１０００万画素のＣＣＤ型固体撮像素子とを比較して見た場合、１画面を構成する各画素の信号電荷を読み出す時間を同じに制御するには、１０００万画素のＣＣＤ型固体撮像素子の駆動周波数（転送周波数）を高周波化する必要が生じる。
【００１３】
しかし、１水平走査当たりのＯＢ部の画素数「ｋ」は、ＯＢ部の画素読出時間あるいは水平ブランキング期間，垂直ブランキング期間の長さで決まる。水平転送周波数を「ｆＨ」とすると、ＯＢ部の画素読出時間はｋ／ｆＨとなるため、ｆＨを高周波化すると、ＯＢ部の画素読出時間を確保することができなくなり、安定した黒レベル信号が得られなくなってしまう。
【００１４】
そこで、ＯＢ部の画素数ｋを駆動周波数の高周波化に比例して増大させることになるが、そのためには、ＣＣＤ型固体撮像素子のチップ面積を増大させる必要が生じ、製造コストが嵩んでしまうという問題が生じる。また、必要な水平ブランキング期間，垂直ブランキング期間の長さを確保できなくなってしまうという問題も生じる。
【００１５】
本発明の目的は、水平転送周波数を増大させても、ＯＢ部の画素領域を増大させることなくＯＢ部の画素信号読出時間を確保でき、水平ブランキング期間，垂直ブランキング期間の必要な長さを確保することができるＣＣＤ型固体撮像素子及びその駆動方法並びに撮像装置を提供することにある。
【課題を解決するための手段】
【００１６】
本発明のＣＣＤ型固体撮像素子の駆動方法及び撮像装置は、有効画素領域及び該有効画素領域に隣接するオプティカルブラック部の各画素の検出電荷を出力用電荷転送路で転送し出力するＣＣＤ型固体撮像素子の駆動において、前記オプティカルブラック部による検出電荷を前記出力用電荷転送路で電荷転送し出力する時には、常時、前記有効画素領域の各画素の検出電荷の電荷転送速度より低速化して転送し出力することを特徴とする。
【００１７】
本発明のＣＣＤ型固体撮像素子の駆動方法及び撮像装置は、前記低速化するとき、ＣＣＤ型固体撮像素子の後段に設ける相関二重サンプリング処理回路の動作速度も低速化することを特徴とする。
【００１８】
本発明のＣＣＤ型固体撮像素子の駆動方法及び撮像装置は、前記低速化を、前記有効画素領域の各画素の電荷転送出力時で使用する各制御信号のパルスエッジの位相ズレ及びデューティを一定に保ったまま行うことを特徴とする。
【００１９】
本発明のＣＣＤ型固体撮像素子の駆動方法及び撮像装置は、前記低速化を、分周回路を用いて行うことを特徴とする。
【００２０】
本発明のＣＣＤ型固体撮像素子の駆動方法及び撮像装置は、前記出力用電荷転送路の転送周波数より所定数倍の基準クロック信号を生成し、該基準クロックにて前記分周回路を駆動することを特徴とする。
【００２１】
本発明のＣＣＤ型固体撮像素子の駆動方法及び撮像装置は、前記分周回路の分周数を可変設定することを特徴とする。
【００２２】
本発明のＣＣＤ型固体撮像素子は、前記低速化した分だけ前記オプティカルブラック部の画素数を減少させ、該低速化を行わず且つ該画素数の減少も行わなかったときの前記オプティカルブラック部の出力時間と同程度の出力時間としたことを特徴とする。
【発明の効果】
【００２３】
本発明によれば、オプティカルブラック部の画素数を減少させてオプティカルブラック部の小面積化を図ることができ、しかも、水平ブランキング期間，垂直ブランキング期間の必要な長さも確保することが可能となる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の一実施形態について、図面を参照して説明する。
【００２５】
（第１実施形態）
図１は、本発明の第１実施形態に係るデジタルカメラの機能ブロック図である。このデジタルカメラは、撮像部２１と、撮像部２１から出力されるアナログの画像データを自動利得調整（ＡＧＣ）や相関二重サンプリング処理（ＣＤＳ）等のアナログ処理するアナログ信号処理部２２と、アナログ信号処理部２２から出力されるアナログ画像データをデジタル画像データに変換するアナログデジタル変換部（Ａ／Ｄ）２３と、後述のシステム制御部（ＣＰＵ）２９からの指示によってＡ／Ｄ２３，アナログ信号処理部２２，撮像部２１の駆動制御を行う駆動部（タイミングジェネレータＴＧを含む）２４と、ＣＰＵ２９からの指示によって発光するフラッシュ２５とを備える。
【００２６】
撮像部２１は、被写界からの光を集光する光学レンズ系２１ａと、該光学レンズ系２１ａを通った光を絞る絞りやメカニカルシャッタ２１ｂと、光学レンズ系２１ａによって集光され絞りによって絞られた光を受光し撮像画像データ（アナログ画像データ）を出力するＣＣＤ型固体撮像素子１００とを備える。
【００２７】
本実施形態のデジタルカメラは更に、Ａ／Ｄ２３から出力されるデジタル画像データを取り込み補間処理やホワイトバランス補正，ＲＧＢ／ＹＣ変換処理等を行うデジタル信号処理部２６と、画像データをＪＰＥＧ形式などの画像データに圧縮したり逆に伸長したりする圧縮／伸長処理部２７と、メニューなどを表示したりスルー画像や撮像画像を表示する表示部２８と、デジタルカメラ全体を統括制御するシステム制御部（ＣＰＵ）２９と、フレームメモリ等の内部メモリ３０と、ＪＰＥＧ画像データ等を格納する記録メディア３２との間のインタフェース処理を行うメディアインタフェース（Ｉ／Ｆ）部３１と、これらを相互に接続するバス４０とを備え、また、システム制御部２９には、ユーザからの指示入力を行う操作部３３が接続されている。
【００２８】
図２は、図１のアナログ信号処理部２２内に設けられる相関二重サンプリング（ＣＤＳ）回路の回路図である。このＣＤＳ回路は、ＣＣＤ型固体撮像素子１００の出力に接続されるカップリングコンデンサ（Ｃｏ）５１と、カップリングコンデンサ５１の出力を並列に取り込む第１，第２のサンプルホールド回路５２，５３と、第２のサンプルホールド回路５３の出力に接続される第３のサンプルホールド回路５４と、第１，第３のサンプルホールド回路５２，５４の各出力の差分を増幅するアンプ５５と、フィードスルー期間に第１，第２のサンプルホールド回路５２，５３の入力段に定電圧Ｖfsを印加しクランプするスイッチ５６とを備える。
【００２９】
スイッチ５６は、制御信号ＳＨＲに従って開閉（フィードスルー期間に閉）され、サンプルホールド回路５２には制御信号ＳＨＰバー（ＳＨＰ信号（データ出力期間にＬレベルとなる信号）の反転信号）が印加され、サンプルホールド回路５３には制御信号ＳＨＲが印加され、サンプルホールド回路５４には制御信号ＳＨＰバーが印加される。各サンプルホールド回路５２，５３，５４は、制御信号がＨ（ハイ）期間のときの入力信号と同一レベルの信号をホールドして出力する。
【００３０】
図３は、図１に示す駆動部２４の要部構成図である。駆動部２４は、タイミングジェネレータ（ＴＧ）６１と、４つの分周回路６２，６３，６４，６５と、各分周回路対応の切り替えスイッチ６２ａ，６３ａ，６４ａ，６５ａとを備える。
【００３１】
タイミングジェネレータ６１は、水平転送パルスＨ１，Ｈ２の基となる信号ｈｉ-o（o=1,2）と、水平転送路（ＨＣＣＤ）出力段に印加するリセットパルスＲＳの基となる信号ｒｓ-o（o=1,2）と、制御信号ＳＨＰの基となる信号ｓｈｐ-o（o=1,2）と、制御信号ＳＨＲの基となる信号ｓｈｒ-o（o=1,2）と、クロック信号ｃｌｋと、制御信号ＯＢＳとを出力する。
【００３２】
各分周回路６２，６３，６４，６５にはタイミングジェネレータ６１のクロック信号ｃｌｋが供給され動作する。スイッチ６２ａは、タイミングジェネレータ６１の出力信号ｈｉ-oと、該信号ｈｉ-oを分周した分周回路６２の出力信号とを制御信号ＯＢＳに基づき切り替え、水平転送パルスＨ１，Ｈ２として出力する。
【００３３】
スイッチ６３ａは、タイミングジェネレータ６１の出力信号ｒｓ-oと、該信号ｒｓ-oを分周した分周回路６３の出力信号とを制御信号ＯＢＳに基づき切り替え、リセット信号ＲＳとして出力する。
【００３４】
スイッチ６４ａは、タイミングジェネレータ６１の出力信号ｓｈｐ-oと、該信号ｓｈｐ-oを分周した分周回路６４の出力信号とを制御信号ＯＢＳに基づき切り替え、制御信号ＳＨＰとして出力する。
【００３５】
スイッチ６５ａは、タイミングジェネレータ６１の出力信号ｓｈｒ-oと、該信号ｓｈｒ-oを分周した分周回路６５の出力信号とを制御信号ＯＢＳに基づき切り替え、制御信号ＳＨＲとして出力する。
【００３６】
図４は、ＣＣＤ型固体撮像素子１００の出力信号ＯＳと、駆動部２４から出力される各種信号Ｈ１，Ｈ２，ＲＳ，ＳＨＰ，ＳＨＲ，ＯＢＳを示すタイミングチャートである。
【００３７】
ＯＢＳ信号は、水平電荷転送路から出力される電荷が有効画素領域から読み出された電荷である場合に「Ｌ」レベル、ＯＢ部から読み出された電荷である場合に「Ｈ」レベルとなる信号である。
【００３８】
各スイッチ６２ａ，６３ａ，６４ａ，６５ａは、このＯＢＳ信号で切り替え駆動され、Ｌレベル（有効画素領域の信号出力中）のときタイミングジェネレータ６１の出力ｈｉ-o，ｒｓ-o，ｓｈｐ-o，ｓｈｒ-oをそのまま後段の固体撮像素子１００やＣＤＳ回路に出力し、ＯＢＳ信号がＨレベル（ＯＢ部走査中）になったとき、各信号を分周回路６２〜６５で夫々所定数だけ分周した信号を後段の固体撮像素子１００やＣＤＳ回路に出力する。
【００３９】
斯かる構成のＣＣＤ型固体撮像素子１００及び駆動部２４を備える撮像装置では、ＣＣＤ型固体撮像素子１００の出力信号ＯＳが第１，第２のサンプルホールド回路５２，５３に取り込まれ、第１サンプルホールド回路５２は、制御信号ＳＨＰがＬ期間（データ出力期間）のＯＳ信号をアンプ５５に出力する。
【００４０】
第２サンプルホールド回路５３は、制御信号ＳＨＲがＨレベルとなるフィードスルー期間の信号レベルを保持して出力し（このフィールドスルー期間では、スイッチ５６が閉じて、定電圧Ｖfsがサンプルホールド回路５３の入力段でクランプされる。）、第３サンプルホールド回路５４はこのフィールドスルー期間の信号レベルをそのままアンプ５５に出力する。
【００４１】
差動アンプ５５は、両サンプルホールド回路５２，５４の各出力信号を取り込み、両出力信号のレベル差（フィードスルー期間の電位と信号電位との差）を増幅して、後段回路に出力する。これにより、ＣＣＤ型固体撮像素子１００の出力信号ＯＳ中に含まれるリセットノイズ等を除去した信号が得られる。
【００４２】
この様に動作するＣＤＳ回路及びＣＣＤ型固体撮像素子１００において、本実施形態では、ＯＳ信号をＣＣＤ型固体撮像素子１００から出力させる水平電荷転送路の駆動周波数が、ＯＢ部の電荷出力期間（制御信号ＯＢＳがＨレベル）に入ると、低速となる。
【００４３】
例えば、図３に示す各分周回路６２〜６５がタイミングジェネレータ６１のクロックに同期して各入力信号を４分周する設定になっていれば、有効画素領域の電荷出力速度に比べて、ＯＢ部の電荷出力速度は１／４に低速化される。これにより、ＣＣＤ型固体撮像素子１００から読み出される信号の読み出し速度が１／４となり、これと同時に、この信号を処理するＣＤＳ回路の動作速度も１／４となる。
【００４４】
各分周回路６２〜６５は、基準クロックｃｌｋによりタイミングジェネレータ６１の各信号ｈｉ-o，ｒｓ-o，ｓｈｐ-o，ｓｈｒ-oを、一般に、ｎ分周（上記例では４分周）して出力するが、基準クロックｃｌｋは水平転送周波数ｆＨより十分高い一定の周波数（ｆＨの数倍程度）に設定されているため、各信号の立ち上がり，立ち下がりの位相ズレとデューティを一定に保った状態で分周動作を行うことができ、ＯＢ部の読み出し時におけるタイミングのズレを防止可能となる。
【００４５】
また、本実施形態では、基準クロックｃｌｋは一定に保ったまま、分周回路の出力をスイッチで切替選択する構成としたため、安定した周波数の切り替えができ、ＣＣＤ型固体撮像素子の誤動作を回避でき信頼性の高い駆動を実現することができる。
【００４６】
本実施形態の撮像装置では、ＣＣＤ型固体撮像素子１００から黒レベルを読み出す駆動時には、常時、有効画素領域の電荷読み出し速度に比較してＯＢ部の読み出し速度を１／ｎの低速にする設定となっている。
【００４７】
このため、例えば有効画素数が１０００万画素のＣＣＤ型固体撮像素子で必要となるＯＢ部の画素数（１水平方向の画素数）がｋ＝１０００個であった場合、本実施形態ではＯＢ部の読み出し速度を１／ｎに低速化するので、必要となるＯＢ部の画素数はｋ／ｎ＝１０００／ｎとなる。４分周する場合には、１０００／４＝２５０となる。
【００４８】
しかし、ＯＢ部からの黒レベル読出時間は、（ｋ／ｎ）・（ｎ／ｆＨ）＝ｋ／ｆＨとなり、低速化（分周数）に依存しない読出時間となる。つまり、黒レベルの検知に必要な時間が確保され、しかも、ＣＣＤ型固体撮像素子１００を製造するチップ面積の小面積化を図ることが可能となる。
【００４９】
（第２実施形態）
図５は、本発明の第２実施形態に係る撮像装置の駆動部の要部構成図である。図３に示す第１実施形態との違いは、各分周回路６２〜６５が夫々分周数を任意に設定できる構成になっており、タイミングジェネレータ６１が分周数の可変設定信号出力端子ｓｔを備え、この可変設定信号により各分周回路６２〜６５の分周数が設定される構成になっている点である。
【００５０】
タイミングジェネレータ６１から設定出力される分周数ｍは、例えば図１の操作部３３からユーザが指定したとき、その指定に基づく分周数ｍがＣＰＵ２９を介して駆動部２４に指示される。
【００５１】
図６は、本実施形態のタイミングチャートであり、基本的に図４に示すタイミングチャートと同一である。異なるのは、ＯＢ部の出力期間における分周数（速度）が異なる点である。
【００５２】
ＣＣＤ型固体撮像素子１００は、一旦製造されてしまうと、ＯＢ部の画素数を変更することができない。このため、この第２実施形態においては、基本となる分周数を「ｎ」とする。これにより、ＯＢ部の画素数は、従来に比べて「ｋ／ｎ」に減少させることができるのは第１実施形態と同様である。
【００５３】
有効画素領域における１画素当たりの出力時間は、１／ｆＨである。第１実施形態では、１画素当たりの出力時間をｎ倍したが、本実施形態では、１画素当たりの出力時間を、分周数ｍを可変とすることで、ｍ倍となる。
【００５４】
これにより、本実施形態でのＯＢ部の読み出し時間は、（ｋ／ｎ）・（ｍ／ｆＨ）＝（ｋ・ｍ）／（ｎ・ｆＨ）となる。つまり、分周数ｍを変更することで、任意のＯＢ画素読出時間を得ることができ、有効画素領域の出力期間とＯＢ部の出力期間との割合を自由に設定することが可能となり、テレビジョン信号方式に応じた映像を１つのＣＣＤ型固体撮像素子で得ることが可能となる。
【００５５】
例えば、アスペクト比４：３の画面に表示する画像をＣＣＤ型固体撮像素子１００で撮像したり、１６：９の画面に表示する画像を同じＣＣＤ型固体撮像素子１００で撮像することが可能になる。従って、ユーザが操作部３３から指定する分周数ｍは、表示する画面のアスペクト比で行う構成とするのが好ましい。
【産業上の利用可能性】
【００５６】
本発明に係るＣＣＤ型固体撮像素子の駆動方法は、多画素化を図った固体撮像素子におけるＯＢ部の小面積化を図ることができるという効果を奏し、デジタルカメラ等に適用することで、低コスト，小面積の固体撮像素子をでデジタルカメラ等に搭載することが可能となる。
【図面の簡単な説明】
【００５７】
【図１】本発明の一実施形態に係るデジタルカメラの機能ブロック図である。
【図２】図１に示すアナログ信号処理回路に含まれるＣＤＳ回路の構成図である。
【図３】図１に示す駆動部の要部構成図である。
【図４】図３に示す各種信号のタイミングチャートである。
【図５】本発明の別実施形態に係る駆動部の要部構成図である。
【図６】図５に示す駆動部における各種信号のタイミングチャートである。
【図７】ＣＣＤ型固体撮像素子の表面模式図である。
【図８】図７の詳細模式図である。
【図９】従来のＣＣＤ型固体撮像素子の駆動信号のタイミングチャートである。
【符号の説明】
【００５８】
１  ＣＣＤ型固体撮像素子
２  有効画素領域
３  ＯＢ（オプティカルブラック）部
４  水平電荷転送路（ＨＣＣＤ）
５  出力アンプ
２１  撮像部
２２  アナログ信号処理部
２４  駆動部
２９  システム制御部
３３  操作部
５２，５３，５４  サンプルホールド回路
５５  差動アンプ
６１  タイミングジェネレータ
６２〜６５  分周回路
６２ａ〜６５ａ  切替スイッチ
【図１】
2009017459.tif 000003
【図２】
2009017459.tif 000004
【図３】
2009017459.tif 000005
【図４】
2009017459.tif 000006
【図５】
2009017459.tif 000007
【図６】
2009017459.tif 000008
【図７】
2009017459.tif 000009
【図８】
2009017459.tif 000010
【図９】
2009017459.tif 000011