(57)【要約】【課題】交流電源からの交流電圧の供給が停止したときに、該交流電圧から生成される直流電圧の出力端子間に接続されたコンデンサを、速やかに放電することができる電源装置を提供する。【解決手段】交流電源１から供給される交流電圧Ｖaを整流して第１の直流電圧Ｖ１４０を出力するダイオードブリッジ２と、ダイオードブリッジ２の出力端子間に接続されたコンデンサ３とを備えた電源装置において、交流電源１から出力される交流電圧Ｖaを、パルス信号Ｐsに変換して出力するダイオード４０，フォトカプラ４１，及び波形整形回路４２と、波形整形回路４２からマイクロコンピュータ３０の入力ポートＰinにパルス信号Ｐsが入力されている状態から、パルス信号Ｐsの入力が停止した状態に切り換わったときに、出力ポートＰoutからＦＥＴ５０のゲートに制御信号Ｃtを出力して、コンデンサ３に充電されていた電荷を放電する放電制御手段３１とを備える。【選択図】  図１
2009017729.tif 000002
【特許請求の範囲】
【請求項１】
交流電源から供給される交流電圧を整流して直流電圧を出力する整流回路と、該整流回路の出力端子間に接続されたコンデンサとを備えた電源装置において、
前記交流電源から出力される交流電圧を、所定振幅のパルス信号に変換して出力するパルス信号出力回路と、
該パルス信号出力回路から該パルス信号が出力されているパルス出力状態から、該パルス信号の出力が停止したパルス停止状態に切り換わったときに、前記コンデンサに充電された電荷を放電する放電手段とを備えたことを特徴とする電源装置。
【請求項２】
前記放電手段は、前記コンデンサの高電位側の出力部と低電位側の出力部間に接続されたスイッチング素子と、
前記パルス信号を入力する入力ポート及び前記スイッチング素子のＯＮ／ＯＦＦを切換える制御信号を出力する出力ポートを有して、前記整流回路から出力される直流電力により作動し、該入力ポートに前記パルス信号が入力されている状態から、該入力ポートに前記パルス信号が入力されていない状態に切り換わったときに、該出力ポートから該制御信号を出力して該スイッチング素子をＯＮする放電制御手段として機能するマイクロコンピュータと、
前記スイッチング素子をＯＮしてから、前記コンデンサに充電された電荷の放電が終了するまでに要する時間が経過するまでの間、前記マイクロコンピュータに作動用電力を供給して前記マイクロコンピュータを作動状態とすることにより、前記制御信号が出力された状態を維持するバックアップ電源とを備えたことを特徴とする請求項１記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整流回路の出力端子間に接続されたコンデンサに充電された電荷を放電する機能を有する電源装置に関する。
【背景技術】
【０００２】
従来より、商用の交流電源から供給される交流電圧を整流する整流回路と、該整流回路の出力端子間に接続された平滑用のコンデンサとを備えて、直流電圧を出力する電源装置が知られている。かかる電源装置においては、交流電源からの交流電圧の供給が停止しても、コンデンサには電荷が充電された状態が維持される。
【０００３】
そして、このようにコンデンサに電荷が充電された状態で、使用者が誤って電源装置の出力部に触れると、コンデンサからの放電により使用者に不快感を与えてしまう。また、コンデンサからの放電により電源装置の基板が故障することも生じ得る。
【０００４】
そこで、電源装置の出力電圧を監視し、出力電圧の低下を検知したときに、コンデンサの高電位側の出力部と０Ｖ電位部間に接続されたＦＥＴをＯＮさせて、コンデンサに充電された電荷を放電するようにした構成が提案されている（例えば、特許文献１参照）。
【０００５】
しかし、かかる構成による場合には、交流電源からの交流電圧の供給が停止した後、電源装置の出力電圧が予め設定した閾値電圧以下まで下がった時に、コンデンサに充電された電荷を放電する処理が開始される。そのため、交流電源からの交流電圧の供給が停止してから、コンデンサに充電された電荷を放電する処理が実行されるまでに、ある程度の時間遅れを生じる。
【０００６】
そのため、この時間遅れの期間中に、使用者が電源装置の出力端子に触れたときには、上述したように、コンデンサの放電により使用者に不快感を与えると共に、基板の故障が生じるおそれがある。
【特許文献１】特開２０００−１８８８２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は上記背景を鑑みてなされたものであり、交流電源からの交流電圧の供給が停止したときに、該交流電圧が供給される整流回路の出力端子間に接続されたコンデンサに充電された電荷を、速やかに放電することができる電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は上記目的を達成するためになされたものであり、交流電源から供給される交流電圧を整流して直流電圧を出力する整流回路と、該整流回路の出力端子間に接続されたコンデンサとを備えた電源装置の改良に関する。
【０００９】
そして、前記交流電源から出力される交流電圧を、所定振幅のパルス信号に変換して出力するパルス信号出力回路と、該パルス信号出力回路から該パルス信号が出力されているパルス出力状態から、該パルス信号の出力が停止したパルス停止状態に切り換わったときに、前記コンデンサに充電された電荷を放電する放電手段とを備えたことを特徴とする。
【００１０】
かかる本発明によれば、前記交流電源から前記整流回路に対する交流電圧の供給が停止すると、それに応じて、前記パルス信号出力回路から出力されていた前記パルス信号の出力が停止する。そのため、前記放電手段により、前記パルス信号出力回路から前記パルス信号が出力されているパルス出力状態から、前記パルス信号の出力が停止したパルス停止状態に切り換わったときに、前記コンデンサに充電された電荷を放電することによって、前記交流電源から前記整流回路への交流電圧の供給が停止したときに、前記コンデンサに充電された電荷を速やかに放電することができる。
【００１１】
また、前記放電手段は、前記コンデンサの高電位側の出力部と低電位側の出力部間に接続されたスイッチング素子と、前記パルス信号を入力する入力ポート及び前記スイッチング素子のＯＮ／ＯＦＦを切換える制御信号を出力する出力ポートを有して、前記整流回路から出力される直流電力により作動し、該入力ポートに前記パルス信号が入力されている状態から、該入力ポートに前記パルス信号が入力されていない状態に切り換わったときに、該出力ポートから該制御信号を出力して該スイッチング素子をＯＮする放電制御手段として機能するマイクロコンピュータと、前記スイッチング素子をＯＮしてから、前記コンデンサに充電された電荷の放電が終了するまでに要する時間が経過するまでの間、前記マイクロコンピュータに作動用電力を供給して前記マイクロコンピュータを作動状態とすることにより、前記制御信号が出力された状態を維持するバックアップ電源とを備えたことを特徴とする。
【００１２】
かかる本発明によれば、前記マイクロコンピュータの出力ポートから出力される前記制御信号により前記スイッチング素子をＯＮして、前記コンデンサに充電された電荷を放電するときに、前記交流電源から前記整流回路への交流電圧の供給が停止したときから、前記コンデンサに充電された電荷の放電が終了するまでの間、前記バックアップ電源から前記マイクロコンピュータに作動用電力が供給される。これにより、前記コンデンサに充電された電荷の放電が終了するまで、前記制御信号が出力されて前記スイッチング素子がＯＮした状態が維持され、前記コンデンサに充電された電荷を確実に放電することができる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の形態について、図１及び図２参照して説明する。図１は本発明の電源装置の回路図であり、本実施の形態の電源装置は、商用の交流電源１から供給される交流電圧Ｖa（ＡＣ１００Ｖ）を、ダイオードブリッジ２（本発明の整流回路に相当する）で全波整流すると共に、コンデンサ３（本発明の整流回路の出力端子間に接続されたコンデンサに相当する）で平滑化して第１の直流電圧ＨＶ１４０（ＤＣ１４０Ｖ）を生成し、第１の直流電圧ＨＶ１４０をシャントレギュレータ１０によりフォトカプラ１１，トランジスタ１２，ＦＥＴ１３を介してスイッチングし、トランス１４，１７により降圧する。
【００１４】
そして、電源装置は、トランス１４で降圧した交流電圧をダイオード１５により半波整流すると共に、コンデンサ１６で平滑化して第２の直流電圧ＨＶ２０（ＤＣ２０Ｖ）を生成する。また、電源装置は、トランス１７で降圧した交流電圧をダイオード１８により半波整流すると共に、コンデンサ１９で平滑化して第３の直流電圧Ｖ１２（ＤＣ１２Ｖ）を生成する。さらに、三端子レギュレータ２０により、第３の直流電圧Ｖ１２（ＤＣ１２Ｖ）から第４の直流電圧Ｖ５（ＤＣ５Ｖ）を生成する。
【００１５】
また、電源装置は、第４の直流電圧Ｖ５により作動するマイクロコンピュータ３０、交流電圧Ｖaを半波整流するダイオード４０、該半波整流された電圧の周期変化によりＯＮ／ＯＦＦして、第４の直流電圧Ｖ５を振幅とするパルス電圧を出力するフォトカプラ４１、及び、フォトカプラ４１から出力されるパルス電圧の波形を成形して、周波数が交流電圧Ｖaと同一であるパルス信号Ｐsを出力する波形整形回路４２を備えている。そして、波形整形回路４２の出力部はマイクロコンピュータ３０の入力ポートＰinと接続され、波形整形回路４２から出力されるパルス信号Ｐsが入力ポートＰinに入力される。
【００１６】
なお、ダイオード４０、フォトカプラ４１、及び波形整形回路４２により、本発明のパルス信号出力回路が構成される。
【００１７】
さらに、電源装置は、第１の直流電圧ＨＶ１４０の出力部（コンデンサ３の高電位側の出力部）とＧＮＤ（ＨＣＯＭ、コンデンサ３の低電位側の出力部）との間に接続されたＦＥＴ５０（本発明のスイッチング素子に相当する）と、マイクロコンピュータ３０の出力ポートＰoutから出力される制御信号ＣtによりＯＮして、ＦＥＴ５０のゲートに第２の直流電圧Ｖ２０を供給するフォトカプラ５１とを備えている。
【００１８】
第２の直流電圧ＨＶ２０がＦＥＴ５０のゲートに供給されるとＦＥＴ５０がＯＮし、ＦＥＴ５０がＯＮすることにより、コンデンサ３の高電位側の出力部（図中＋で表示）がＦＥＴ５０を介してＧＮＤに導通する。そして、これにより、コンデンサ３に充電された電荷が、ＦＥＴ５０を介してＧＮＤに放電される。
【００１９】
次に、マイクロコンピュータ３０は、内蔵するメモリ（図示しない）に保持された放電処理用のプログラムを実行することにより、放電制御手段３１として機能する。放電制御手段３１は、交流電源１からダイオードブリッジ２に交流電圧Ｖaが供給されているか否かを、入力ポートＰinへのパルス信号Ｐsの入力の有無により監視する。
【００２０】
すなわち、交流電源１からダイオードブリッジ２に交流電圧Ｖaが供給されているときは、フォトカプラ４１及び波形整形回路４２によりパルス信号Ｐsが生成されて、マイクロコンピュータ３０の入力ポートＰinに入力される。一方、交流電源１からダイオードブリッジ２への交流電圧Ｖaの供給が停止しているときには、フォトカプラ４１がＯＦＦ状態に維持されてパルス信号Ｐsは生成されないため、マイクロコンピュータ３０の入力ポートＰInにパルス信号Ｐsは入力されない。
【００２１】
そこで、放電制御手段３１は、入力ポートＰinにパルス信号Ｐsが入力されている状態（本発明のパルス出力状態に相当する）から、パルス信号Ｐsの入力が停止した状態（本発明のパルス停止状態に相当する）に切り換わったときに、交流電源１からダイオードブリッジ２への交流電圧Ｖaの供給が停止したと判断する。そして、放電制御手段３１は、出力ポートＰoutから制御信号Ｃtを出力する。制御信号Ｃtの出力によりＦＥＴ５０がＯＮし、コンデンサ３に充電されていた電荷が抵抗５２とＦＥＴ５０を介してＧＮＤへと放電される。
【００２２】
ここで、図２は、以上説明した放電制御手段３１によるコンデンサ３の放電処理のタイミングチャートを示したものであり、横軸が時間（ｔ）に設定されている。そして、上から順に、マイクロコンピュータ３０の入力ポートＰinへの入力、マイクロコンピュータ３０の出力ポートＰoutからの出力、コンデンサ３の端子間電圧、マイクロコンピュータ３に供給される電源電圧を示している。
【００２３】
図２においては、それまで継続していた入力ポートＰinへのパルス信号Ｐsの入力がｔ1で途絶えている。そして、パルス信号Ｐsの入力が停止したことを検知した放電制御手段３１は、ｔ2で制御信号Ｃtを出力している。制御信号Ｃtの出力により、ＦＥＴ５０がＯＮしてコンデンサ３に充電された電荷の放電が開始され、コンデンサ３の端子間電圧が次第に低下してｔ3で０Ｖに至っている（放電終了）。
【００２４】
このとき、マイクロコンピュータ３０には、第４の直流電源Ｖ５の出力部に接続されたコンデンサ２１から直流電力が供給され、また、ＦＥＴ５０のゲートには、第２の直流電圧ＨＶ２０の出力部に接続されたコンデンサ１６から直流電力が供給される。そして、これにより、交流電圧Ｖaの供給が停止しても、コンデンサ３に充電された電荷の放電が終了するまで（図２のＴ1の間）は、マイクロコンピュータ３０とＦＥＴ５０が作動可能な状態に維持され、ＦＥＴ５０がＯＮ状態に維持される。
【００２５】
なお、本実施の形態では、マイクロコンピュータ３０によるソフトウェア処理を用いて、本発明の放電手段を構成する例を示したが、ロジック回路によるハードウェア回路により放電手段を構成してもよい。
【図面の簡単な説明】
【００２６】
【図１】本発明の電源装置の回路構成図。
【図２】図１に示した電源装置におけるコンデンサの放電処理のタイミングチャート。
【符号の説明】
【００２７】
１…交流電源、２…ダイオードブリッジ（整流回路）、３…コンデンサ、２１…コンデンサ（バックアップ電源）、３０…マイクロコンピュータ、３１…放電制御手段、４０…ダイオード（パルス信号出力回路）、４１…フォトカプラ（パルス信号出力回路）、４２…波形整形回路（パルス信号出力回路）、５０…ＦＥＴ（スイッチング素子）
【図１】
2009017729.tif 000003
【図２】
2009017729.tif 000004