(57)【要約】【課題】半導体装置の配線間容量を低減する。【解決手段】半導体装置７０には、積層形成される配線膜６及び１０から構成される配線層が設けられる。キャップ膜３上に形成される層間絶縁膜４の第１の開口部には、配線膜６が埋設される。配線膜６の底部及び側面部にはバリアメタル膜５が設けられる。層間絶縁膜４及び配線膜６上に形成されるキャップ膜７及び層間絶縁膜８の第２の開口部には、配線膜１０が埋設される。配線膜１０の底部及び側面部にはバリアメタル膜９が設けられる。層間絶縁膜８及び配線膜１０上に形成される。配線膜１０は配線膜６上に設けられ、配線膜１０の端部は配線層６の端部よりも内側に設けられる。【選択図】  図１
2009200256.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の第１の層間絶縁膜上に設けられた第１の層間絶縁膜をエッチングして第１の開口部を形成する工程と、
前記第１の開口部及び前記第１の層間絶縁膜上に第１の配線材を形成する工程と、
前記第１の層間絶縁膜の表面が露出するまで、前記第１の配線材を平坦化して前記第１の開口部に前記第１の配線材を埋め込む工程と、
前記第１の配線材及び前記第１の層間絶縁膜上に第２の層間絶縁膜を形成し、前記第１の開口部上の前記第２の層間絶縁膜を露出するようにレジスト膜を形成する工程と、
前記レジスト膜をマスクとして、前記第２の層間絶縁膜をエッチングして第２の開口部を形成する工程と、
前記第２の開口部に埋め込まれた前記第１の配線材及び前記第２の層間絶縁膜上に絶縁膜を形成し、前記絶縁膜を前記第２の開口部の側面に選択的に残置して第３の開口部を形成する工程と、
前記第３の開口部及び前記第１の層間絶縁膜上に第２の配線材を形成する工程と、
前記第２の層間絶縁膜の表面が露出するまで、前記第２の配線材を平坦化して前記第３の開口部に前記第２の配線材を埋め込む工程と、
を具備し、埋め込まれた前記第１及び２の配線材は１つの配線層として用いられることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上の第１の層間絶縁膜上に設けられた第１の層間絶縁膜をエッチングして第１の開口部を形成する工程と、
前記第１の開口部及び前記第１の層間絶縁膜上に第１の配線材を形成する工程と、
前記第１の層間絶縁膜の表面が露出するまで、前記第１の配線材を平坦化して前記第１の開口部に前記第１の配線材を埋め込む工程と、
前記第１の配線材及び前記第１の層間絶縁膜上に第２の層間絶縁膜を形成し、前記第１の開口部上の前記第２の層間絶縁膜を露出するようにレジスト膜を形成する工程と、
前記レジスト膜の両側面或いは周囲に架橋膜を形成する工程と、
前記レジスト膜及び前記架橋膜をマスクにして、前記第２の層間絶縁膜をエッチングして前記第１の開口部よりも狭い第２の開口部を形成する工程と、
前記第２の開口部及び前記第２の層間絶縁膜上に第２の配線材を形成する工程と、
前記第２の層間絶縁膜の表面が露出するまで、前記第２の配線材を平坦化して前記第２の開口部に前記第２の配線材を埋め込む工程と、
を具備し、埋め込まれた前記第１及び２の配線材は１つの配線層として用いられることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体素子の微細化、高集積度化、低消費電力化の進展に伴い、半導体集積回路に使用される配線には、配線抵抗及び配線間容量の低減化がより一層求められている。この要求に対応するために、従来のアルミニウム（ＡＬ）より抵抗率が相対的に低い銅（Ｃｕ）を層間絶縁膜の開口部に埋設したダマシン配線が多用される（例えば、特許文献１参照。）。
【０００３】
特許文献１などに記載されるダマシン配線では、配線幅及び配線間隔が狭まるにつれ、配線間容量が増大し、配線アスペクト比が増大するという問題点がある。配線幅を単純に狭くすると配線間隔が広がるが、例えば銅（Ｃｕ）の埋め込み性が悪化し、配線抵抗が増大するという問題点がある。
【特許文献１】特開２００３−１３３３１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、配線間容量を低減することができる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様の半導体装置の製造方法は、半導体基板上の第１の層間絶縁膜上に設けられた第１の層間絶縁膜をエッチングして第１の開口部を形成する工程と、前記第１の開口部及び前記第１の層間絶縁膜上に第１の配線材を形成する工程と、前記第１の層間絶縁膜の表面が露出するまで、前記第１の配線材を平坦化して前記第１の開口部に前記第１の配線材を埋め込む工程と、前記第１の配線材及び前記第１の層間絶縁膜上に第２の層間絶縁膜を形成し、前記第１の開口部上の前記第２の層間絶縁膜を露出するようにレジスト膜を形成する工程と、前記レジスト膜をマスクとして、前記第２の層間絶縁膜をエッチングして第２の開口部を形成する工程と、前記第２の開口部に埋め込まれた前記第１の配線材及び前記第２の層間絶縁膜上に絶縁膜を形成し、前記絶縁膜を前記第２の開口部の側面に選択的に残置して第３の開口部を形成する工程と、前記第３の開口部及び前記第１の層間絶縁膜上に第２の配線材を形成する工程と、前記第２の層間絶縁膜の表面が露出するまで、前記第２の配線材を平坦化して前記第３の開口部に前記第２の配線材を埋め込む工程とを具備し、埋め込まれた前記第１及び２の配線材は１つの配線層として用いられることを特徴とする。
【０００６】
更に、本発明の他態様の半導体装置の製造方法は、半導体基板上の第１の層間絶縁膜上に設けられた第１の層間絶縁膜をエッチングして第１の開口部を形成する工程と、前記第１の開口部及び前記第１の層間絶縁膜上に第１の配線材を形成する工程と、前記第１の層間絶縁膜の表面が露出するまで、前記第１の配線材を平坦化して前記第１の開口部に前記第１の配線材を埋め込む工程と、前記第１の配線材及び前記第１の層間絶縁膜上に第２の層間絶縁膜を形成し、前記第１の開口部上の前記第２の層間絶縁膜を露出するようにレジスト膜を形成する工程と、前記レジスト膜の両側面或いは周囲に架橋膜を形成する工程と、前記レジスト膜及び前記架橋膜をマスクにして、前記第２の層間絶縁膜をエッチングして前記第１の開口部よりも狭い第２の開口部を形成する工程と、前記第２の開口部及び前記第２の層間絶縁膜上に第２の配線材を形成する工程と、前記第２の層間絶縁膜の表面が露出するまで、前記第２の配線材を平坦化して前記第２の開口部に前記第２の配線材を埋め込む工程とを具備し、埋め込まれた前記第１及び２の配線材は１つの配線層として用いられることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、配線間容量を低減することができる半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係る半導体装置の製造方法について、図面を参照して説明する。図１は半導体装置を示す断面図である。本実施例では、層間絶縁膜の開口部に埋設される配線材が積層形成された配線層において、第２の配線材の幅を第１の配線材よりも狭くしている。
【００１０】
図１に示すように、半導体装置７０には、積層形成される配線膜６及び１０から構成される配線層が設けられる。この配線層は、図示しない半導体装置７０に設けられる回路を接続する配線や電源配線として用いられる。
【００１１】
シリコン基板である半導体基板１の第１主面（表面）に、層間絶縁膜２及びキャップ膜３が設けられる。キャップ膜３上に形成される層間絶縁膜４の第１の開口部には、膜厚ｄ１及び幅Ｗ１を有する第１の配線材としての配線膜６が埋設される。配線膜６の底部及び側面部にはバリアメタル膜５が設けられる。層間絶縁膜４及び配線膜６上に形成されるキャップ膜７及び層間絶縁膜８の第２の開口部には、膜厚ｄ２及び幅Ｗ２を有する第２の配線材としての配線膜１０が埋設される。配線膜１０の底部及び側面部にはバリアメタル膜９が設けられる。層間絶縁膜８及び配線膜１０上に形成される。配線膜１０は配線膜６上に設けられ、配線膜１０の端部は配線層６の端部よりも内側に設けられる。
【００１２】
なお、半導体装置７０は、例えばノード９０ｎｍの寸法ルールで形成される。キャップ膜３、７、１１は、層間絶縁膜が、例えばシリコン酸化膜よりも比誘電率の小さなＬｏｗ  ｋ膜の場合、エッチング時のストッパ膜として機能し、配線膜が腐食性の高い金属の場合、腐食を防止する働きをする。バリアメタル膜５及び９は、配線膜間の拡散バリアとして機能する。
【００１３】
ここで、配線膜１０の間隔Ｗｂを配線膜６の間隔Ｗａよりも広く形成しているので、配線膜１０の配線間容量Ｃｂを配線膜６の配線間容量Ｃａよりも小さくできる。このため、配線層を単一の配線膜で形成した場合（膜厚ｄ、幅Ｗ１）に比べ配線間容量を低減することができる。
【００１４】
また、幅Ｗ１と配線膜６及び１０の膜厚の和ｄの関係（アスペクト比）が、例えば、
d／W1＞1.3・・・・・・・・・・・・式（１）
になった場合でも、配線膜１０の幅Ｗ２を配線膜６の幅Ｗ１よりも狭くしているが、配線膜６の膜厚ｄ１及び幅Ｗ１、配線膜１０の膜厚ｄ２及び幅Ｗ２の関係を、
d1／W1＜1.3・・・・・・・・・・・式（２）
d2／W2＜1.3・・・・・・・・・・・式（３）
とアスペクト比１．３以下に設定することで、開口部への配線膜の埋め込み性を向上させることができる。
【００１５】
次に、半導体装置の製造方法について、図２乃至図６を参照して説明する。図２乃至図６は半導体装置の製造工程を示す断面図である。
【００１６】
図２に示すように、シリコン基板である半導体基板１上に、半導体装置７０を構成する図示しないアクティブ素子やパッシブ素子を形成後、半導体基板１上に層間絶縁膜２、キャップ膜３、及び層間絶縁膜４を積層形成する。周知のリソグラフィー法を用いて図示しないレジスト膜を形成し、このレジスト膜をマスクにして、例えばＲＩＥ（Reactive  Ion  Etching）法により層間絶縁膜４をエッチングし第１の開口部を形成する。レジスト膜を除去し、ＲＩＥ後処理で層間絶縁膜４のエッチング残渣などを除去した後、第１の開口部及び層間絶縁膜４上に、バリアメタル膜３及び配線膜６を積層形成する。
【００１７】
次に、図３に示すように、例えばＣＭＰ（Chemical  Mechanical  Polishing）法を用いて、配線膜６及びバリアメタル膜３を層間絶縁膜６の表面が露出するまで平坦研磨する。
【００１８】
続いて、図４に示すように、ＣＭＰ後処理で研磨残渣やスラリー／パッド材料残渣などを除去後、キャップ膜７及び層間絶縁膜８を積層形成する。周知のリソグラフィー法を用いてレジスト膜２１を形成し、レジスト膜２１をマスクにして、例えばＲＩＥ法により層間絶縁膜８及びキャップ膜７をエッチングし第２の開口部を形成する。ここで、第２の開口部形成用のレジスト膜の開口寸法は、第１の開口部形成用のレジスト膜の開口寸法よりも狭く設定される。
【００１９】
そして、図５に示すように、レジスト膜２１を除去し、ＲＩＥ後処理で層間絶縁膜８及びキャップ膜７のエッチング残渣除去、ＣｕＯの選択除去などを実施した後、第２の開口部及び層間絶縁膜４上に、バリアメタル膜９及び配線膜１０を積層形成する。
【００２０】
次に、図６に示すように、例えばＣＭＰ法を用いて、配線膜１０及びバリアメタル膜９を層間絶縁膜８の表面が露出するまで平坦研磨する。ＣＭＰ後処理で研磨残渣やスラリー／パッド材料残渣などを除去後、配線膜１０及び層間絶縁膜８上に、キャップ膜１１及び層間絶縁膜１２を積層形成する。
【００２１】
ここで、配線膜６及び１０には、銅（Ｃｕ）を用いたダマシン配線を用いている。ダマシン配線では銅（Ｃｕ）シードをデポしてからメッキ法を用いて銅（Ｃｕ）を開口部に埋設している。なお、銅（Ｃｕ）の代わりにＡｌＣｕ、ＣｕＭｎ、アルミニウム（Ａｌ）、タングステン（Ｗ）などを用いてもよい。層間絶縁膜２、４、８、及び１２には、例えば誘電率ｋが２．９のＰ−ＳｉＯＣ膜を用いているが、代わりにポリアリーレンエーテル（ＰＡＥ）などの有機膜やポーラスシリカ膜等を用いてもよい。バリアメタル膜５及び９には、窒化タンタル（ＴａＮ）膜を用いているが、代わりに窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）などを用いてもよい。キャップ膜３及び７には、窒素添加シリコンカーバイド（ＳｉＣＮ）膜を用いているが、代わりにＰＥ−ＣＶＤ膜などを用いてもよい。
【００２２】
層間絶縁膜１２形成後、周知の技術を用いて配線層、層間絶縁膜、表面保護膜などを形成して半導体装置７０が完成する。
【００２３】
上述したように、本実施例の半導体装置の製造方法では、キャップ膜３上に形成される層間絶縁膜４の第１の開口部には、配線膜６が埋設される。配線膜６の底部及び側面部にはバリアメタル膜５が設けられる。層間絶縁膜４及び配線膜６上に形成されるキャップ膜７及び層間絶縁膜８の第２の開口部には、配線膜１０が埋設される。配線膜１０の底部及び側面部にはバリアメタル膜９が設けられる。層間絶縁膜８及び配線膜１０上にキャップ膜１１及び層間絶縁膜１２が形成される。配線膜１０は配線膜６上に設けられ、配線膜１０の端部は配線層６の端部よりも内側に設けられる。積層形成される配線膜６及び１０は半導体装置７０の配線層として使用される。
【００２４】
このため、配線層を単一の配線膜で形成した場合よりも配線間容量を低減することができる。また、単一の配線膜の配線層の場合に所定のアスペクト比以上になっても、半導体装置７０の配線層では上部の配線層１０の幅を狭くしているので配線層６及び１０のアスペクト比を所定の値以下にすることができ、開口部への配線膜の埋め込み性を向上させることができる。
【００２５】
なお、本実施例では、層間絶縁膜の間にＲＩＥ時のエッチングストッパー膜である窒素添加シリコンカーバイド膜であるキャップ膜３、７、１１を設けているが、層間絶縁膜がＬｏｗ  ｋ膜よりも比較的比誘電率が大きなＴＥＯＳ膜などの場合、この窒素添加シリコンカーバイド膜を省略してもよい。また、半導体基板にシリコン基板を用いているが、代わりにＳＯＩ基板やＧａＡｓなどの化合物基板などを用いてもよい。
【実施例２】
【００２６】
次に、本発明の実施例２に係る半導体装置の製造方法について、図面を参照して説明する。図７は半導体装置を示す断面図である。本実施例では、層間絶縁膜の開口部に埋設される配線材が積層形成された配線層において、第２の配線材の形状を変更している。
【００２７】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００２８】
図７に示すように、半導体装置７１には、積層形成される配線膜６及び１０から構成される配線層が設けられる。この配線層は、図示しない半導体装置７１に設けられる回路を接続する配線や電源配線として用いられる。
【００２９】
層間絶縁膜４及び第１の配線材としての配線膜６上に形成されるキャップ膜７及び層間絶縁膜８の第２の開口部の側面には側壁膜２２が設けられ、第３の開口部が形成される。第３の開口部には、膜厚ｄ２、下部の幅がＷ２、上部の幅がＷ１を有する第２の配線材としての配線膜１０が埋設される。配線膜１０の底部及び側面部にはバリアメタル膜９が設けられる。層間絶縁膜８及び配線膜１０上に形成される。配線膜１０は配線膜６上に設けられ、配線膜１０の下端部は配線層６の上端部よりも内側に設けられる。
【００３０】
ここで、配線膜１０の下部間隔Ｗｂを配線膜６の間隔Ｗａよりも広く形成しているので、配線膜１０の配線間容量Ｃｂを配線膜６の配線間容量Ｃａよりも小さくできる。このため、配線層を単一の配線膜で形成した場合（膜厚ｄ、幅Ｗ１）に比べ配線間容量を低減することができる。
【００３１】
次に、半導体装置の製造方法について図８及び９を参照して説明する。図８及び９は半導体装置の製造工程を示す断面図である。ここで、本実施例では、層間絶縁膜８の形成までは実施例１と同様なので図示及び説明を省略する。
【００３２】
図８に示すように、周知のリソグラフィー法を用いてレジスト膜２３を形成し、レジスト膜２３をマスクにして、例えばＲＩＥ法により層間絶縁膜８及びキャップ膜７をエッチングし第２の開口部を形成する。ここで、レジスト膜２３の開口寸法は、第１の開口部形成用のレジスト膜の開口寸法と略同一に設定している。このため、実施例１のように第２の開口部形成用の比較的微細な寸法を有するレジストパターンを必要としない。
【００３３】
次に、図９に示すように、レジスト膜２３を除去する。ＲＩＥ後処理で層間絶縁膜８及びキャップ膜７のエッチング残渣除去、ＣｕＯの選択除去などを実施した後、第２の開口部及び層間絶縁膜４上に絶縁膜を堆積し、例えばＲＩＥ法により絶縁膜をエッチングし第２の開口部の側面に側壁膜２２を残置する。この結果、底部の寸法が狭く、上部が徐々に広くなる形状の第３の開口部が形成される。ここで、側壁膜２２には、窒化シリコン（ＳｉＮ）膜を用いているが、代わりにシリコン酸化膜などを用いてもよい。そして、第３の開口部及び配線層６上に、バリアメタル膜９及び配線膜１０を積層形成する。これ以降は、実施例１と同様なので、図示及び説明を省略する。
【００３４】
上述したように、本実施例の半導体装置の製造方法では、キャップ膜３上に形成される層間絶縁膜４の第１の開口部には、配線膜６が埋設される。配線膜６の底部及び側面部にはバリアメタル膜５が設けられる。層間絶縁膜４及び配線膜６上に形成されるキャップ膜７及び層間絶縁膜８の第２の開口部の側面には側壁膜２２が形成され、側壁膜により第３の開口部が設けられる。第２の開口部は、略第１の開口部と同一寸法である。第３の開口部には、配線膜１０が埋設される。配線膜１０の底部及び側面部にはバリアメタル膜９が設けられる。層間絶縁膜８及び配線膜１０上にキャップ膜１１及び層間絶縁膜１２が形成される。配線膜１０は配線膜６上に設けられ、配線膜１０の下端部は配線層６の上端部よりも内側に設けられる。積層形成される配線膜６及び１０は半導体装置７１の配線層として使用される。
【００３５】
このため、実施例１の効果の他に、配線層１０の形成用として配線層６の形成よりも比較的微細な寸法を有するレジストパターンを必要としない。したがって、配線６の幅を最小寸法にすることができ、半導体装置７１を実施例１よりも高集積度化することができる。
【実施例３】
【００３６】
次に、本発明の実施例３に係る半導体装置の製造方法について、図面を参照して説明する。図１０及び１１は半導体装置の製造方法を示す断面図である。本実施例では、層間絶縁膜の開口部に埋設される配線材が積層形成された配線層において、第２の配線材の形成方法を変更している。
【００３７】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００３８】
図１０に示すように、実施例１と同様に層間絶縁膜８までを形成後、周知のリソグラフィー法を用いてレジスト膜２４を形成する。ここで、レジスト膜２４の開口は層間絶縁膜８を介して第１の開口部上に設けられ、レジスト膜２４の開口寸法は第１の開口部形成用のレジスト膜の開口寸法と略同一に設定している。
【００３９】
次に、図１１に示すように、水溶性有機材料であるＲＥＬＡＣＳ（Resolution  Enhancement  Lithography  Assisted  by  Chemical  Shrink）材をレジスト膜２４及び層間絶縁膜８上にスピンコートする。スピンコート後、所定の熱処理を行い、架橋膜２５を形成する。熱処理後、現像処理と純水リンス処理を行い、未架橋部分のＲＥＬＡＣＳ材を除去してレジスト膜２４と接する部分（レジスト膜２４の側面部分）に架橋膜２５を形成する。ここでは、架橋膜２５をレジスト膜２４の側面部分にのみ残置させているが、レジスト膜２４の周囲（側面及び上面）に形成してもよい。なお、熱処理温度条件を変更することによりレジスト膜２４側面に形成された架橋膜２５の幅を適宜変更することができる。
【００４０】
続いて、レジスト膜２４及び架橋膜２５をマスクにして、例えばＲＩＥ法により層間絶縁膜８及びキャップ膜７をエッチングし第２の開口部を形成する。ここで、第２の開口部の寸法は実施例１と略同一となる。このため、実施例１のように第２の開口部形成用の比較的微細な寸法を有するレジストパターンを必要としない。
【００４１】
上述したように、本実施例の半導体装置の製造方法では、キャップ膜３上に形成される層間絶縁膜４の第１の開口部には、配線膜６が埋設される。配線膜６の底部及び側面部にはバリアメタル膜５が設けられる。層間絶縁膜４及び配線膜６上に形成されるキャップ膜７及び層間絶縁膜８の第２の開口部が設けられる。第２の開口部は、開口寸法が第１の開口部と略同一のレジスト膜２４とレジスト膜２４の側面に形成された架橋膜２５をマスクにして、ＲＩＥ法により層間絶縁膜８及びキャップ膜７をエッチングして形成される。第２の開口部には、配線膜１０が埋設される。配線膜１０の底部及び側面部にはバリアメタル膜９が設けられる。層間絶縁膜８及び配線膜１０上にキャップ膜１１及び層間絶縁膜１２が形成される。配線膜１０は配線膜６上に設けられ、配線膜１０の端部は配線層６の端部よりも内側に設けられる。積層形成される配線膜６及び１０は半導体装置の配線層として使用される。
【００４２】
このため、実施例１の効果の他に、配線層１０の形成用として配線層６の形成よりも比較的微細な寸法を有するレジストパターンを必要としない。したがって、配線６の幅を最小寸法にすることができ、半導体装置を実施例１よりも高集積度化することができる。
【実施例４】
【００４３】
次に、本発明の実施例４に係る半導体装置の製造方法について、図面を参照して説明する。図１２は半導体装置を示す断面図である。本実施例では、配線層において、層間絶縁膜の開口部に埋設される配線材が３層積層形成される。
【００４４】
図１２に示すように、半導体装置７２には、積層形成される配線膜６、１０、及び１４から構成される配線層が設けられる。この配線層は、図示しない半導体装置７２に設けられる回路を接続する配線や電源配線として用いられる。
【００４５】
シリコン基板である半導体基板１の第１主面（表面）に、層間絶縁膜２が設けられる。層間絶縁膜２上に形成される層間絶縁膜４の第１の開口部には、膜厚ｄ１及び幅Ｗ１を有する第１の配線材としての配線膜６が埋設される。配線膜６の底部及び側面部にはバリアメタル膜５が設けられる。層間絶縁膜４及び配線膜６上に形成される層間絶縁膜８の第２の開口部には、膜厚ｄ２及び幅Ｗ２を有する第２の配線材としての配線膜１０が埋設される。配線膜１０の底部及び側面部にはバリアメタル膜９が設けられる。
【００４６】
層間絶縁膜８及び配線膜１０上に形成される層間絶縁膜１２の第３の開口部には、膜厚ｄ３及び幅Ｗ３を有する第３の配線材としての配線膜１４が埋設される。配線膜１４の底部及び側面部にはバリアメタル膜１３が設けられる。層間絶縁膜１２及び配線膜１４上には層間絶縁膜１５が設けられる。なお、実施例１乃至３と同様に層間絶縁膜間にキャップ膜を設けてもよい。本実施例の配線層は、実施例２の製造方法を用いて形成しているが、実施例１或いは３の製造方法を用いてもよい。
【００４７】
ここで、配線膜１０の間隔Ｗｂを配線膜６の間隔Ｗａよりも広く形成し、配線膜１４の間隔Ｗｃを配線膜６の間隔Ｗａよりも広く形成しているので、配線膜１０の配線間容量Ｃｂを配線膜６の配線間容量Ｃａよりも小さくでき、配線膜１４の配線間容量Ｃｃを配線膜６の配線間容量Ｃａよりも小さくできる。このため、配線層を単一の配線膜で形成した場合（膜厚ｄ、幅Ｗ１）に比べ配線間容量を低減することができる。
【００４８】
ここでは、配線材としての配線層を３層にしているが３層以上にしてもよい。そして、少なくとも第２の配線材以上の配線層のいずれか１つを第１の配線材よりも狭くすることにより配線層を単一の配線膜で形成した場合（膜厚ｄ、幅Ｗ１）に比べ配線間容量を低減することができる。
【００４９】
また、幅Ｗ１と配線膜６、１０、及び１４の膜厚の和ｄの関係（アスペクト比）が、例えば、
d／W1＞1.3・・・・・・・・・・・・式（４）
になった場合でも、配線膜１０の幅Ｗ２を配線膜６の幅Ｗ１よりも狭くし、配線膜１４の幅Ｗ３を配線膜６の幅Ｗ１よりも狭くしているが、配線膜６の膜厚ｄ１及び幅Ｗ１、配線膜１０の膜厚ｄ２及び幅Ｗ２、配線膜１４の膜厚ｄ３及び幅Ｗ３の関係を、
d1／W1＜1.3・・・・・・・・・・・・式（５）
d2／W2＜1.3・・・・・・・・・・・・式（６）
d3／W3＜1.3・・・・・・・・・・・・式（７）
とアスペクト比１．３以下に設定することで、開口部への配線膜の埋め込み性を向上させることができる。
【００５０】
なお、これまでの説明では、第１の配線材としての配線膜６、第２の配線材としての配線膜１０、第３の配線材としての配線膜１４を１つの配線層としてのみ使用しているが、必ずしもこれに限定されるものではない。例えば、第１の配線材としての配線膜６を第１の配線層、第２の配線材としての配線膜１０を第２の配線層、第３の配線材としての配線膜１４を第３の配線層、積層された配線膜６、１０、及び１４を第４の配線層として使用してもよい。その場合、第１乃至３の配線層を比較的電圧降下が少なく比較的電流容量の少ない部分に用いるのが好ましい。第１乃至３の配線層の他の配線層との接続は、下層或いは上層の配線層をビアとして用いるのが好ましい。
【００５１】
上述したように、本実施例の半導体装置の製造方法では、層間絶縁膜２上に形成される層間絶縁膜４の第１の開口部には、配線膜６が埋設される。配線膜６の底部及び側面部にはバリアメタル膜５が設けられる。層間絶縁膜４及び配線膜６上に形成される層間絶縁膜８の第２の開口部には、配線膜１０が埋設される。配線膜１０の底部及び側面部にはバリアメタル膜９が設けられる。層間絶縁膜８及び配線膜１０上に形成される層間絶縁膜１２の第３の開口部には、配線膜１４が埋設される。配線膜１４の底部及び側面部にはバリアメタル膜１３が設けられる。層間絶縁膜１２及び配線膜１４上に層間絶縁膜１５が形成される。配線膜１０は配線膜６上に設けられ、配線膜１０の端部は配線層６の端部よりも内側に設けられる。配線膜１４は配線膜１０上に設けられ、配線膜１４の端部は配線層６の端部よりも内側に設けられる。積層形成される配線膜６、１０、及び１４は半導体装置７２の配線層として使用される。このため、実施例１と同様な効果を有する。
【００５２】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００５３】
実施例では、第１の配線材としての配線膜６をダマシン法を用いて形成しているが、デュアルダマシン法を用いて底部の寸法よりも上部の寸法が広い形状の配線膜を形成してもよい。また、実施例では、配線層間にバリアメタル膜を設けているが、例えば配線層である銅（Ｃｕ）に銅（Ｃｕ）よりも拡散速度の速い異種の金属を添加してバリアメタル膜を省略してもよい。
【００５４】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  半導体基板上の第１の層間絶縁膜上に設けられた第１の層間絶縁膜をエッチングして第１の開口部を形成する工程と、前記第１の開口部及び前記第１の層間絶縁膜上に第１の配線材を形成する工程と、前記第１の層間絶縁膜の表面が露出するまで、前記第１の配線材を平坦化して前記第１の開口部に前記第１の配線材を埋め込む工程と、前記第１の配線材及び前記第１の層間絶縁膜上に第２の層間絶縁膜を形成し、前記第１の開口部よりも狭い領域の前記第２の層間絶縁膜を露出するようにレジスト膜を形成する工程と、前記レジスト膜をマスクにして、前記第２の層間絶縁膜をエッチングして第２の開口部を形成する工程と、前記第２の開口部及び前記第２の層間絶縁膜上に第２の配線材を形成する工程と、前記第２の層間絶縁膜の表面が露出するまで、前記第２の配線材を平坦化して前記第２の開口部に前記第２の配線材を埋め込む工程とを具備し、埋め込まれた前記第１及び２の配線材は１つの配線層として用いられる半導体装置の製造方法。
【００５５】
（付記２）  前記配線材は、銅（Ｃｕ）、ＡｌＣｕ、ＣｕＭｎ、アルミニウム（Ａｌ）、或いはタングステン（Ｗ）である付記１に記載の半導体装置の製造方法。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施例１に係る半導体装置を示す断面図。
【図２】本発明の実施例１に係る半導体装置の製造工程を示す断面図。
【図３】本発明の実施例１に係る半導体装置の製造工程を示す断面図。
【図４】本発明の実施例１に係る半導体装置の製造工程を示す断面図。
【図５】本発明の実施例１に係る半導体装置の製造工程を示す断面図。
【図６】本発明の実施例１に係る半導体装置の製造工程を示す断面図。
【図７】本発明の実施例２に係る半導体装置を示す断面図。
【図８】本発明の実施例２に係る半導体装置の製造工程を示す断面図。
【図９】本発明の実施例２に係る半導体装置の製造工程を示す断面図。
【図１０】本発明の実施例３に係る半導体装置の製造工程を示す断面図。
【図１１】本発明の実施例３に係る半導体装置の製造工程を示す断面図。
【図１２】本発明の実施例４に係る半導体装置を示す断面図。
【符号の説明】
【００５７】
１  半導体基板
２、４、８、１２、１５  層間絶縁膜
３、７、１１  キャップ膜
５、９、１３  バリアメタル膜
６、１０、１４  配線膜
２１、２３、２４  レジスト膜
２２  側壁膜
２５  架橋膜
７０、７１  半導体装置
ｄ、ｄ１、ｄ２、ｄ３  膜厚
Ｗ１、Ｗ２、Ｗ３  幅
【図１】
2009200256.tif 000003
【図２】
2009200256.tif 000004
【図３】
2009200256.tif 000005
【図４】
2009200256.tif 000006
【図５】
2009200256.tif 000007
【図６】
2009200256.tif 000008
【図７】
2009200256.tif 000009
【図８】
2009200256.tif 000010
【図９】
2009200256.tif 000011
【図１０】
2009200256.tif 000012
【図１１】
2009200256.tif 000013
【図１２】
2009200256.tif 000014