(57)【要約】【課題】応答速度の電圧依存性を反映させることが可能で、各種液晶モードに対応可能で、しかも計算時間を短縮でき、使い勝手のよい液晶ディスプレイのシミュレーション方法および装置を提供する。【解決手段】液晶の透過率、静電容量の過渡的変化を積分回路２００のノード電圧の関数で表現し計算するとき、積分回路２００を構成する抵抗Ｒｄの値Ｒまたは容量Ｃｄの値Ｃは、抵抗Ｒｄの両端の電圧の大小関係により選択的に決定し、積分回路２００において、抵抗Ｒｄの一端と容量Ｃｄの一方の電極との接続ノード２０１のノード電圧ｘ（ｔ）を回路シミュレーションにより計算し、時刻ｔでの実効電圧Ｖｉ（ｔ）を計算し、液晶容量値Ｃ（ｔ）と透過率Ｔ（ｔ）を計算し、この容量値Ｃ（ｔ）は回路シミュレータ機能で用いる。【選択図】図１０
2009003145.tif 000002
【特許請求の範囲】
【請求項１】
液晶の透過率、静電容量の過渡的変化を積分回路のノード電圧の関数で表現し計算する方式を採用した液晶ディスプレイのシミュレーション方法であって、
上記積分回路を構成する抵抗または容量の値は、当該抵抗の両端の電圧の大小関係により選択的に決定する
液晶ディスプレイのシミュレーション方法。
【請求項２】
上記積分回路を構成する抵抗と容量の値が、積分回路に印加される電圧の関数となっている
請求項１記載の液晶ディスプレイのシミュレーション方法。
【請求項３】
上記積分回路に印加される電圧の関数は、１／（ａ１＋ａ２Ｖｅｘｔｍ）という形式をしている（ただし、a1,a2,mは定数、Ｖｅｘｔは外部から液晶に印加される電圧を表している）
請求項２記載の液晶ディスプレイのシミュレーション方法。
【請求項４】
上記積分回路の抵抗と容量の接続ノードのノード電圧をＶｉとしたとき、ｆ（Ｖｉｎ）という形式で表すことが可能である（ただし、ｎは定数である）
請求項２記載の液晶ディスプレイのシミュレーション方法。
【請求項５】
上記積分回路の抵抗と容量の接続ノードのノード電圧Ｖｉとしたとき、ｆ（Ｖｉｎ）という形式で表すことが可能である（ただし、ｎは定数である）
請求項３記載の液晶ディスプレイのシミュレーション方法。
【請求項６】
液晶の透過率、静電容量の過渡的変化を積分回路のノード電圧の関数で表現し計算する方式を採用した液晶ディスプレイのシミュレーション方法であって、
所定時刻のノード実効電圧を計算するステップと、
ノード実効電圧を用いて所定時刻での液晶の容量値、透過率を計算するステップと、
液晶に印加される電圧をチェックするステップと、
上記積分回路を構成する抵抗または容量の値は、当該抵抗の両端の電圧の大小関係により選択的に決定するステップと
を有する液晶ディスプレイのシミュレーション方法。
【請求項７】
上記積分回路を構成する抵抗と容量の値が、積分回路に印加される電圧の関数となっている
請求項６記載の液晶ディスプレイのシミュレーション方法。
【請求項８】
上記積分回路に印加される電圧の関数は、１／（ａ１＋ａ２Ｖｅｘｔｍ）という形式をしている（ただし、a1,a2,mは定数、Ｖｅｘｔは外部から液晶に印加される電圧を表している）
請求項７記載の液晶ディスプレイのシミュレーション方法。
【請求項９】
上記積分回路の抵抗と容量の接続ノードのノード電圧Ｖｉとしたとき、関数がｆ（Ｖｉｎ）という形式で表すことが可能である（ただし、ｎは定数である）
請求項７記載の液晶ディスプレイのシミュレーション方法。
【請求項１０】
上記積分回路の抵抗と容量の接続ノードのノード電圧Ｖｉとしたよき、関数がｆ（Ｖｉｎ）という形式で表すことが可能である（ただし、ｎは定数である）
請求項８記載の液晶ディスプレイのシミュレーション方法。
【請求項１１】
液晶の透過率、静電容量の過渡的変化を積分回路のノード電圧の関数で表現し計算する  演算装置を有し、
上記演算装置は、
上記積分回路を構成する抵抗または容量の値は、当該抵抗の両端の電圧の大小関係により選択的に決定する
液晶ディスプレイのシミュレーション装置。
【請求項１２】
液晶の透過率、静電容量の過渡的変化を積分回路のノード電圧の関数で表現し計算する  演算装置を有し、
上記演算装置は、
所定時刻のノード実効電圧を計算して、当該ノード実効電圧を用いて所定時刻での液晶の容量値、透過率を計算し、上記積分回路を構成する抵抗または容量の値は、当該抵抗の両端の電圧の大小関係により選択的に決定する
液晶ディスプレイのシミュレーション装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶の透過率、静電容量の過度的変化を積分回路のノード電圧の関数で表現し計算する液晶ディスプレイのシミュレーション方法および装置に関するものである。
【背景技術】
【０００２】
液晶の透過率、静電容量の過度的変化を積分回路のノード電圧の関数で表現し計算する液晶ディスプレイのシミュレーション技術としては、たとえば非特許文献１や特許文献１に開示された技術が知られている。
【０００３】
２００４年にＤｅ  Ｓｍｅｔ等から提案されている液晶ディスプレイのシミュレーション方法を以下に示す（非特許文献１参照）。
【０００４】
Ｓｍｅｔのモデルは、液晶の物理的挙動をかなり単純化している点が特徴的である。
まず、液晶のダイレクタの向きを表す量を、抽象的な変数ｘ（ｔ）に集約する。ダイクレタに加わる力の種類としては、以下に示すものがある。
【０００５】
・初期位置からの変位量に比例するフック則的な弾性項Ｋｘ（ｔ）（Ｋは比例定数）、  ・移動速度に比例するニュートン粘性的な粘性項γ（ｄ（ｘ）ｔ／ｄｔ）（γは比例定数）、
・外部電界Ｅにより誘電体が受ける力を示す電界項ｃＥ２（ｃは比例定数）、
である。
【０００６】
ダイクレタの慣性モーメントは微小であり無視できるとすると、図１を参照して、導入した変数ｘ（ｔ）は下記式（１）のバランス式を満たす。
【０００７】
【数１】
2009003145.tif 000003
【０００８】
この方程式は、ある初期条件を与えると解析的に解くことができ、たとえばｘ（０）＝０、つまり初期変位が０とすれば、次のようになる。
【０００９】
【数２】
2009003145.tif 000004
【００１０】
この関数のイメージを図２に示す。
時定数γ／Ｋで指数関数的に変化し、ｔが∞でｘ（ｔ）はｃＥ２／Ｋとなる。これは長い時間経過すれば、電界項と弾性項が釣り合う点、つまり静特性の解に落ち着くことを意味している。
【００１１】
回路シミュレーションでこのようなシステムを組み込むときは、等価な回路を考えると都合が良い。
Ｓｍｅｔらは図３の積分回路でノード電圧としてｘ（ｔ）をモニタする方法を提案している。
この場合、ＤＣ電源にはｃＥ２／Ｋを与え、時定数となる抵抗Ｒと容量Ｃの積はＲＣ＝γ／Ｋを満たすように設定している。ある時間ｔが経過した後にｘ（ｔ）が電源電圧ｃＥ２／Ｋのｍ倍になったとき、すなわち、下記式（３）になったとき、これを実現している配向の様子は、以下の静特性の方程式（４）、（５）を満たした状態と考えられる。
【００１２】
【数３】
2009003145.tif 000005
【００１３】
【数４】
2009003145.tif 000006
【００１４】
すなわち、外部電界を√ｍ倍したときの静特性を考えればよいことになる。結局、液晶のセルギャップをｄとすると電界の電圧の関係はＶ＝Ｅ／ｄであることから、外部より印加された電圧の√ｍ倍だけ、静特性換算すると正味印加されているものとし、静特性の電圧―透過率カーブ、または電圧―静電容量カーブ上で読み取ればよいことになる。後述するように、静特性のカーブはある解析関数で表現されている。
外部から液晶セルに印加される電圧をＶｅｘｔ、静特性換算の電圧をＶｉとすると、次の関係式が得られる。
【００１５】
【数５】
2009003145.tif 000007
【００１６】
このとき、図３の電源電圧として与えるのはＶｅｘｔではなく、ｃＥ２／Ｋ＝（ｃ／Ｋ）・（Ｖｅｘｔ／ｄ）２であることに注意を要する。
【００１７】
次に静特性を表現する式を示す。Ｓｍｅｔらの方法では静特性を以下のように、容量の式、透過率の式で表現する。
【００１８】
【数６】
2009003145.tif 000008
【００１９】
ここで、Ｃ‖，Ｃ⊥はそれぞれ電界方向に平行にダイレクタが並んだときの容量、垂直に並んだときの容量を示す。また、δ，Ｖｔｃ、Ｖｍｃはフィッティングパラメータを、Ｖｉは上述した静特性換算したときのセルに正味印加される電圧を示している。
【００２０】
【数７】
2009003145.tif 000009
【００２１】
ここで、Ｔｍｉｎは最小透過率を、η、Ｖｔｏ，Ｖｍｏはフィッティングパラメータを示している。
【００２２】
以上をまとめたものを図４に示す。
【００２３】
さらに、液晶の立ち上がりと立ち下がりの応答時間に差をつけるため、図５に示すように、ダイオード２個を回路に挿入し、電流が流れる抵抗を切り替える方式も提案されている。
【００２４】
また、特許文献１に開示されているシミュレーション方法を以下に示す。
【００２５】
これは一対の透明絶縁基板の内部に液晶を封入し、薄膜のトランジスタを用いて駆動され液晶の電気光学効果によって画像を表示する液晶表示装置の液晶透過率を計算するシミュレーション方法である。
この方法では、液晶表示装置において、一方の基板上の薄膜トランジスタと、他方の基板側の対向電極との間に、配向膜および液晶を有し、薄膜トランジスタは寄生容量を有しており、配向膜および液晶をそれぞれ電気容量および電気抵抗の並列回路として液晶表示装置の等価回路として表す。
そして、この等価回路において、液晶の誘電率εＬＣは異方性がありかつ次式で表記される。
【００２６】
【数８】
2009003145.tif 000010
【００２７】
さらに、液晶の誘電率変化の応答時間は透過率の応答時間と一致するとして、等価回路の液晶の電気容量に印加電圧依存性を用いて液晶透過率を計算する。
【非特許文献１】Electrical model of a liquid crystal pixel with dynamic, voltage history-dependent capacitance value, Herbert De Smet, et al., Liquid Crystal, vol.31, 2004
【特許文献１】特許第３１０７３８０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
ところが、上述した技術には次のような不利益がある。
【００２９】
非特許文献１に開示された技術では、印加する電圧によらず時定数はγ／Ｋで一定であることから、応答速度の電圧依存性が反映できていない。
また、液晶の立ち上りと立ち下りの応答時間に差をつける際、計算ノードが増加するため、計算時間が増大する。図５を参照すると、３から６ノードに２倍増加している。その結果、計算時間で約４倍となる。
また、静特性の(9)-(14)の式で、電圧応答に自由度が少ないためＴＮ以外の液晶モード（ＶＡ、ＩＰＳなど）への対応が難しい。
【００３０】
特許文献１に開示された技術では、応答時間の電圧依存性が正しく表現できない。
ｋが一定の定数であれば、応答時間の電圧依存性が表現できない。
また、「kは透過率の印加電圧依存性から得られる定数」という記載があるが、第４図のような静的な測定結果からは物理的に正しいｋの値は求まらない。ｋは弾性項以外にも粘性項を含むからである。
また、静的な特性を決める式が不在のため、ある電圧値での透過率、誘電率を都度グラフから読み取る必要がある。計算機で求解する方法としては使い勝手が悪い。
【００３１】
本発明は、応答速度の電圧依存性を反映させることが可能で、各種液晶モードに対応可能で、しかも計算時間を短縮でき、使い勝手のよい液晶ディスプレイのシミュレーション方法および装置を提供することにある。
【課題を解決するための手段】
【００３２】
本発明の第１の観点は、液晶の透過率、静電容量の過渡的変化を積分回路のノード電圧の関数で表現し計算する方式を採用した液晶ディスプレイのシミュレーション方法であって、上記積分回路を構成する抵抗または容量の値は、当該抵抗の両端の電圧の大小関係により選択的に決定する。
【００３３】
本発明の第２の観点は、液晶の透過率、静電容量の過渡的変化を積分回路のノード電圧の関数で表現し計算する方式を採用した液晶ディスプレイのシミュレーション方法であって、所定時刻のノード実効電圧を計算するステップと、ノード実効電圧を用いて所定時刻での液晶の容量値、透過率を計算するステップと、液晶に印加される電圧をチェックするステップと、上記積分回路を構成する抵抗または容量の値は、当該抵抗の両端の大小関係により選択的に決定するステップとを有する。
【００３４】
本発明の第３の観点の液晶ディスプレイのシミュレーション装置は、液晶の透過率、静電容量の過渡的変化を積分回路のノード電圧の関数で表現し計算する演算装置を有し、上記演算装置は、上記積分回路を構成する抵抗または容量の値は、当該抵抗の両端の電圧の大小関係により選択的に決定する。
【００３５】
本発明の第４の観点の液晶ディスプレイのシミュレーション装置は、液晶の透過率、静電容量の過渡的変化を積分回路のノード電圧の関数で表現し計算する演算装置を有し、上記演算装置は、所定時刻のノード実効電圧を計算して、当該ノード実効電圧を用いて所定時刻での液晶の容量値、透過率を計算し、上記積分回路を構成する抵抗または容量の値は、当該抵抗の両端の電圧の大小関係により選択的に決定する。
【００３６】
本発明によれば、液晶の透過率、静電容量の過渡的変化を積分回路のノード電圧の関数で表現し計算する。
この場合、積分回路を構成する抵抗の値または容量の値は、抵抗の両端の電圧の大小関係により選択的に決定される。
【発明の効果】
【００３７】
本発明によれば、応答速度の電圧依存性を反映させることが可能で、各種液晶モードに対応可能で、しかも計算時間を短縮でき、使い勝手のよい液晶ディスプレイのシミュレーション方法および装置を実現できる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の実施形態を図面に関連付けて説明する。
【００３９】
図６は、本発明の実施形態に係る液晶ディスプレイのシミュレーションシステムの構成例を示すブロック図である。
【００４０】
本シミュレーションシステム１は、図６に示すように、シミュレーション装置（回路シミュレータ）としての演算装置２、駆動信号生成回路３、および液晶表示パネル４を有する。
【００４１】
演算装置２は、ＣＰＵ２１およびメモリ２２を有している。
メモリ２２には、回路シミュレーションプログラムと本実施形態に係る液晶モデルの情報が格納されている。
演算装置２は、表示特性を見積もりつつ高画質を実現するための駆動信号を調整するための補正情報を生成し、駆動信号生成回路３に供給する。
【００４２】
駆動信号生成回路３は、液晶表示パネル４を駆動するための必要な駆動信号を生成し、また、演算装置２により補正情報をもとに駆動信号を補正し、液晶表示パネル４を駆動する。
【００４３】
図７は、本実施形態に係るアクティブマトリクス型液晶表示素子の液晶表示パネル部における配置例を示す図である。
【００４４】
図７に示すように、液晶表示パネル４は、画素がアレイ状に配列された画素表示領域４１、水平転送回路４２、垂直転送回路４３−１，４３−２、プリチャージ回路４４、およびレベル変換回路４５等を含んで形成されている。
画素表示領域４１には複数のデータ線４６と複数の走査線（ゲート配線）４７が格子状に配線され、各データ線４６の一端側は水平転送回路４２に接続され、他端側はプリチャージ回路４４に接続され、各走査線４７の端部が垂直転送回路４３−１，４３−２に接続されている。
【００４５】
液晶表示パネル４の画素表示領域４１を構成するマトリクス状に複数形成された画素ＰＸには、スイッチングを制御する薄膜トランジスタ（ＴＦＴ；thin film transistor）により構成された画素スイッチング用トランジスタ４８、液晶４９、および補助容量（蓄積容量）５０が設けられている。
画素信号が供給されるデータ線４６がトランジスタ４８のソースに電気的に接続されており、書き込む画素信号を供給している。また、トランジスタ４８のゲートに走査線２７が電気的に接続されており、所定のタイミングで、走査線４７にパルス的に走査信号を印加するように構成されている。
画素電極５２は、トランジスタ４８のドレインに電気的に接続されており、スイッチング素子であるトランジスタ４８を一定期間だけそのスイッチをオンさせることにより、データ線２６から供給される画素信号を所定のタイミングで画素信号を書き込む。
【００４６】
図８は、透過型の画素（液晶セル）の基本的構成を模式的に示す図である。
画素ＰＸは、図７に示すように、ＴＦＴが形成された透明基板１０１と、基板１０１に対向配置される透明基板１０２とを備えている。
透明基板１０１の透明基板１０２の対向面側には透明電極１０３、配向膜１０４が形成されている。同様に、透明基板１０２の透明基板１０１の対向面側には透明電極１０５、配向膜１０６が形成されている。
そして、配向膜１０４と１０６間に液晶（層）１０７が挟持されている（封入されている）。
また、透明基板１０１の光入射側には偏光子１０８が形成され、透明基板１０２の光出射側（光透過側）には検光子１０９が形成されている。
【００４７】
この液晶セルのセルギャップはｄであり、透明電極１０３，１０５間に印加される電圧に応じた電界Ｅが液晶１０７にかかる。
これにより液晶１０７（４９）に書き込まれた所定レベルの画素信号は、透明電極１０３，１０５間で一定期間保持される。液晶１０７は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。
ノーマリホワイト表示であれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶表示素子から画素信号に応じたコントラストを持つ光が出射する。
ここで、保持された画素信号がリークされるのを防ぐために、画素電極と対向電極との間に形成される液晶容量と並列に補助容量（蓄積容量）５０を付加してある。これにより、保持特性はさらに改善され、コントラスト比の高い液晶表示素子が実現できる。
また、このような保持容量（蓄積容量）５０を形成するために、抵抗化されたコモン配線５１が設けられている。
【００４８】
図９は、本実施形態に係る演算装置で採用される液晶セルのモデル例を示す図である。
【００４９】
シミュレーション装置（回路シミュレータ）としての演算装置２は、図９に示すように、液晶１０７の透過率、静電容量の過渡的変化を積分回路２００のノード電圧の関数で表現し計算する。
この場合、積分回路２００を構成する抵抗Ｒｄの値Ｒまたは容量Ｃｄの値Ｃは、抵抗Ｒｄの両端の電圧の大小関係により選択的に決定するように構成されている。
積分回路２００において、抵抗Ｒｄの一端と容量Ｃｄの一方の電極との接続ノード２０１のノード電圧ｘ（ｔ）を回路シミュレーションにより計算し、時刻ｔでの実効電圧Ｖｉ（ｔ）を計算する。
そして、液晶容量値Ｃ（ｔ）と透過率Ｔ（ｔ）を計算し、この容量値Ｃ（ｔ）は回路シミュレータ機能で用いる。
【００５０】
本実施形態においては、積分回路２００を構成する抵抗Ｒｄまたは容量Ｃｄの値ＲまたはＣが、積分回路２００に印加される電圧の関数となっていること。
積分回路２００に印加される電圧の関数は、１／（ａ１＋ａ２Ｖｅｘｔｍ）という形式をしている。ただし、a1,a2,mは定数、Ｖｅｘｔは外部から液晶に印加される電圧を表している。
また、積分回路２００のノード電圧Ｖｉの関数がｆ（Ｖｉｎ）という形式で表すことが可能である。ただし、ｎは定数である。
【００５１】
本実施形態においては、基本的に以下に示すことが考慮されている。
【００５２】
（１）液晶の応答速度の階調依存性を考慮
Ｓｍｅｔらのモデルは、たとえば白から黒と白から中間調での変化の時定数はＲＣ＝γ／Ｋで一定であるが、一般的に液晶の応答は中間調付近で遅い。
液晶の弾性特性を詳細に解析することにより、時定数は以下の式で表現することがより適切であることがわかる（Ｋｃ，Ｋｄ，ａ１，ａ２は定数）。
【００５３】
【数９】
2009003145.tif 000011
【００５４】
さらに、カーブの形の自由度を増し、フィッティング精度を向上させるため、Ｖｉ２をＶｉｍｃ（ｍｃはフィッティングパラメータ）としてモデルに組み込む。
【００５５】
（２）液晶の立ち上がり／立ち下がり応答の差をノード数を増やさず表現
一般的に、液晶が立ち上がるときと、立ち下がるときの応答速度は異なる。これを表現するため、等価回路の抵抗Ｒｄまたは容量Ｃｄの両端の電圧値を比較し、
（ｃ／Ｋ）・（Ｖｅｘｔ／ｄ）２＞ｘ（ｔ）のとき、液晶の立ち上がり過程と判断し、ａ１＝ａ１ ｒ，ａ２＝ａ２ ｒとする。
（ｃ／Ｋ）・（Ｖｅｘｔ／ｄ）２＜ｘ（ｔ）のとき、液晶の立ち下がり過程と判断し、ａ１＝ａ１ ｆ，ａ２＝ａ２ ｆとする。
モデルパラメータａ１ ｒ，ａ２ ｒ、ａ１ ｆ，ａ２ ｆの値を独立に設定することで応答速度の違いを表現する。
これによりサブサーキット上でのノードの増加はない。
【００５６】
（３）さまざまな液晶モードに対応
(10),(12),(14)式内でノード電圧ＶｉをＶｉｎとした（ｎはパラメータ）。
これにより、静特性の電圧依存性に対するカーブに自由度が増し、急峻に透過率、容量が変化するようなＶＡモードなど他の液晶モードに対応することが可能となっている。
【００５７】
以下、具体的なシミュレーション方法について説明する。
上述したように、本実施形態においては、積分回路２００を構成する抵抗Ｒｄの値Ｒまたは容量Ｃｄの値Ｃは、抵抗Ｒｄの両端の電圧の大小関係により選択的に決定することから、値を選択する対象として抵抗Ｒｄを選択する場合と、容量Ｃｄを選択する場合に分けてシミュレーションを行うことが可能である。
【００５８】
図１０は、値を選択する対象として抵抗Ｒｄを選択する場合のシミュレーションモデル例を示す図である。
図１１は、値を選択する対象として容量Ｃｄを選択する場合のシミュレーションモデル例を示す図である。
【００５９】
値を選択する対象として抵抗Ｒｄを選択する場合において、液晶が立ち上がるときと、立ち下がるときの応答速度に応じた抵抗の値を以下のように、印加電圧（ｃ／Ｋ）・（Ｖｅｘｔ／ｄ）２との大小関係によって選択する。
【００６０】
【数１０】
2009003145.tif 000012
【００６１】
一方、値を選択する対象として容量Ｃｄを選択する場合において、液晶が立ち上がるときと、立ち下がるときの応答速度に応じた容量の値を以下のように、印加電圧（ｃ／Ｋ）・（Ｖｅｘｔ／ｄ）２との大小関係によって選択する。
【００６２】
【数１１】
2009003145.tif 000013
【００６３】
なお、液晶容量Ｃと透過率Ｔの各計算式は、図１２および下記式に示すように、値を選択する対象として抵抗Ｒｄを選択する場合と、容量Ｃｄを選択する場合とで共通である。
【００６４】
【数１２】
2009003145.tif 000014
【００６５】
【数１３】
2009003145.tif 000015
【００６６】
次に、値を選択する対象として抵抗Ｒｄを選択する場合と、容量Ｃｄを選択する場合における演算装置２におけるシミュレーションの手順について説明する。
値を選択する対象として抵抗Ｒｄを選択する場合のシミュレーション手順を図１３に関連付けて説明した後、値を選択する対象として容量Ｃｄを選択する場合のシミュレーション手順を図１４に関連付けて説明する。
【００６７】
図１３は、値を選択する対象として抵抗Ｒｄを選択する場合におけるシミュレーション手順を示すフローチャートである。
【００６８】
＜ステップＳＴ１＞
ステップＳＴ１においては、初期ｔ＝０での液晶１０７の容量値Ｃ（０）、透過率Ｔ（０）を下記式で計算する。容量値Ｃ（０）の値は回路シミュレータ機能に渡す。
【００６９】
【数１４】
2009003145.tif 000016
【００７０】
＜ステップＳＴ２＞
ステップＳＴ２においては、初期のノード電圧ｘ（０）を下記式により算出する。
【００７１】
【数１５】
2009003145.tif 000017
【００７２】
＜ステップＳＴ３＞
ステップＳＴ３においては、液晶に外部より印加されている電圧Ｖｅｘｔをチェックする。
【００７３】
＜ステップＳＴ４＞
ステップＳＴ４においては、下記式のように、抵抗Ｒｄの両端の電圧を比較し、抵抗Ｒｄの値Ｒを選択する。
【００７４】
【数１６】
2009003145.tif 000018
【００７５】
＜ステップＳＴ５＞
ステップＳＴ５においては、時間を進める。
【００７６】
＜ステップＳＴ６＞
ステップＳＴ６においては、ノード電圧ｘ（ｔ）を回路シミュレーションにより計算する。
【００７７】
＜ステップＳＴ７＞
ステップＳＴ７においては、下記式で時刻ｔの実効電圧Ｖｉ（ｔ）を計算する。
【００７８】
【数１７】
2009003145.tif 000019
【００７９】
＜ステップＳＴ８＞
ステップＳＴ８においては、時刻ｔでの液晶１０７の容量値Ｃ（ｔ）、透過率Ｔ（ｔ）を下記式で計算する。容量値Ｃ（ｔ）の値は回路シミュレータ機能に渡す。
【００８０】
【数１８】
2009003145.tif 000020
＜ステップＳＴ９＞
ステップＳＴ９においては、液晶に外部より印加されている電圧Ｖｅｘｔをチェックする。
【００８１】
＜ステップＳＴ１０＞
ステップＳＴ１０においては、下記式のように、抵抗Ｒｄの両端の電圧を比較し、抵抗Ｒｄの値Ｒを選択する。ただし、この式は［数１０］に示した式に対応する。
【００８２】
【数１９】
2009003145.tif 000021
【００８３】
＜ステップＳＴ１１＞
ステップＳＴ１１においては、あらかじめ規定した最終時間まで進めたか否かを判定する。最終時間まで進めていないと判定した場合には、ステップＳＴ５の処理に移行する。
最終時間まで進めたと判定した場合には、処理を終了する。
【００８４】
次に、値を選択する対象として容量Ｃｄを選択する場合のシミュレーション手順を図１４に関連付けて説明する。
【００８５】
図１４は、値を選択する対象として容量Ｃｄを選択する場合におけるシミュレーション手順を示すフローチャートである。
【００８６】
この手順は、図１３の場合と基本的に同様に行われる。異なる処理は、ステップＳＴ４ＡとステップＳＴ１０Ａの処理であることから、その処理についてのみ説明する。
【００８７】
＜ステップＳＴ４Ａ＞
ステップＳＴ４Ａにおいては、下記式のように、抵抗Ｒｄの両端の電圧を比較し、容量Ｃｄの値Ｃを選択する。
【００８８】
【数２０】
2009003145.tif 000022
【００８９】
＜ステップＳＴ１０Ａ＞
ステップＳＴ１０Ａにおいては、下記式のように、抵抗Ｒｄの両端の電圧を比較し、容量Ｃｄの値Ｃを選択する。ただし、この式は［数１１］に示した式に対応する。
【００９０】
【数２１】
2009003145.tif 000023
【００９１】
以上、具体的なシミュレーション方法について説明した。
次に、図６の構成の全体的な動作について図１５に関連付けて説明する。
【００９２】
＜ステップＳＴ２１＞
ステップＳＴ２１において、外部より駆動信号生成回路３に対して、映像信号、タイミング信号、電源電圧が供給される。
【００９３】
＜ステップＳＴ２２＞
ステップＳＴ２２において、駆動信号生成回路３で、液晶表示パネル４を駆動するために必要な信号が生成される。
【００９４】
＜ステップＳＴ２３＞
ステップＳＴ２３において、駆動信号生成回路３で生成された信号が演算装置２に転送される。
【００９５】
＜ステップＳＴ２４＞
ステップＳＴ２４において、前述したように、ＣＰＵ２１およびメモリ２２を有し、メモリ２２には、回路シミュレーションプログラムと本実施形態に係る液晶モデルの情報が格納されている。
演算装置２においては、表示特性を見積もりつつ高画質を実現するための駆動信号を調整するための補正情報が生成される。
【００９６】
＜ステップＳＴ２５＞
ステップＳＴ２５において、演算装置２で生成された補正情報が駆動信号生成回路３に転送される。
【００９７】
＜ステップＳＴ２６＞
ステップＳＴ２６において、補正情報をもとに駆動信号生成回路３が元の信号に補正をかける。
【００９８】
＜ステップＳＴ２７＞
ステップＳＴ２７において、補正後の信号が液晶表示パネル４に転送される。
【００９９】
＜ステップＳＴ２８＞
ステップＳＴ２８において、液晶表示パネル４においては、補正信号により表示駆動が行われる。これにより、高画質の映像が得られる。
【０１００】
ここで、実際にシミュレーションを行った結果について考察する。
【０１０１】
＜フィッティング精度＞
実際に測定データからモデルパラメータを抽出しフィッティング精度を確認した。測定データはＴＮ液晶セルで使用されている代表的な材料を３．２９μｍのギャップ内に封入したテストセルのものである。
【０１０２】
＜静特性＞
図１６は、静特性のフィッティング結果および得られたモデルパラメータの値を示す図である。
図１６からわかるように、容量で３．３％、透過率で２．５％のＲＭＳエラーである、高精度にフィッティングできている。
【０１０３】
＜動特性＞
図１７は、透過率の過度応答に関しフィッティングした結果および得られたモデルパラメータの値を示す図である。
図１７からわかるように、立ち上がり特性で１０％以内、立ち下がり特性で２０％以内の精度で抽出できた。
容量の過度応答は、現時点で測定手段がないため測定データを得ることができなかったが、どちらも液晶配向の挙動と１対１で対応するものであることから、暫定的に透過率から抽出した過度応答パラメータを採用しても大きな違いはないものと思われる。
【０１０４】
＜計算速度＞
図１８は、７２０段並列に液晶素子を電源に接続し、１００ｍ秒まで過度解析を行ったときの計算時間を示す図である。
本実施形態で組み込んだモデル（グラフ左）では、従来技術（中央）と比較し約４倍、液晶配向モデル（右）と比較して約５００倍の性能が得られている。
【０１０５】
以上のように、本実施形態によれば、演算装置２は、液晶１０７の透過率、静電容量の過渡的変化を積分回路２００のノード電圧の関数で表現し計算するとき、積分回路２００を構成する抵抗Ｒの値Ｒｄまたは容量Ｃｄの値Ｃは、抵抗Ｒｄの両端の電圧の大小関係により選択的に決定し、積分回路２００において、抵抗Ｒｄの一端と容量Ｃｄの一方の電極との接続ノード２０１のノード電圧ｘ（ｔ）を回路シミュレーションにより計算し、時刻ｔでの実効電圧Ｖｉ（ｔ）を計算し、液晶容量値Ｃ（ｔ）と透過率Ｔ（ｔ）を計算し、この容量値Ｃ（ｔ）は回路シミュレータ機能で用いるようにしたことから、全電圧領域での過渡応答特性のシミュレーション精度が向上する。
ＲＭＳエラーで２０％以内で精度よくシミュレーションすることが可能となった。
また、計算速度の向上を図ることができる。
従来技術の約1/4程度の時間で、シミュレーションできるようになった。
【図面の簡単な説明】
【０１０６】
【図１】液晶のダイレクタに加わる力について説明するための図である。
【図２】バランスの式から得た解の挙動について説明するための図である。
【図３】ダイレクタ方程式と等価な電気回路を示す図である。
【図４】Ｓｍｅｔらの液晶モデルを示す図である。
【図５】Ｓｍｅｔらの液晶の立ち上がり、立ち下がり応答の差を持たせる提案モデルを示す図である。
【図６】本発明の実施形態に係る液晶ディスプレイのシミュレーションシステムの構成例を示すブロック図である。
【図７】本実施形態に係るアクティブマトリクス型液晶表示素子の液晶表示パネル部における配置例を示す図である。本実施形態に係るアクティブマトリクス型液晶表示素子の液晶表示パネル部における配置例を示す図である。
【図８】本実施形態に係るアクティブマトリクス型液晶表示素子の液晶表示パネル部における配置例を示す図である。
【図９】本実施形態に係る演算装置で採用される液晶セルのモデル例を示す図である。
【図１０】値を選択する対象として抵抗Ｒを選択する場合のシミュレーションモデル例を示す図である。
【図１１】値を選択する対象として容量Ｃを選択する場合のシミュレーションモデル例を示す図である。
【図１２】液晶容量Ｃと透過率Ｔの各計算式は共通であることを説明するための図である。
【図１３】値を選択する対象として抵抗Ｒｄを選択する場合におけるシミュレーション手順を示すフローチャートである。
【図１４】値を選択する対象として容量Ｃｄを選択する場合におけるシミュレーション手順を示すフローチャートである。
【図１５】図６の構成の全体的な動作について説明するための図である。
【図１６】静特性のフィッティング結果および得られたモデルパラメータの値を示す図である。
【図１７】透過率の過度応答に関しフィッティングした結果および得られたモデルパラメータの値を示す図である。
【図１８】７２０段並列に液晶素子を電源に接続し、１００ｍ秒まで過度解析を行ったときの計算時間を示す図である。
【符号の説明】
【０１０７】
１・・・シミュレーションシステム、２・・・演算装置、２１・・・ＣＰＵ、２２・・・メモリ、３・・・駆動信号生成回路、４・・・液晶表示パネル、２００・・・積分回路、２０１・・・ノード、Ｒｄ・・・抵抗、Ｃｄ・・・容量。
【図１】
2009003145.tif 000024
【図２】
2009003145.tif 000025
【図３】
2009003145.tif 000026
【図４】
2009003145.tif 000027
【図５】
2009003145.tif 000028
【図６】
2009003145.tif 000029
【図７】
2009003145.tif 000030
【図８】
2009003145.tif 000031
【図９】
2009003145.tif 000032
【図１０】
2009003145.tif 000033
【図１１】
2009003145.tif 000034
【図１２】
2009003145.tif 000035
【図１３】
2009003145.tif 000036
【図１４】
2009003145.tif 000037
【図１５】
2009003145.tif 000038
【図１６】
2009003145.tif 000039
【図１７】
2009003145.tif 000040
【図１８】
2009003145.tif 000041