(57)【要約】【課題】画像を表示するまでの時間を減少させ、より高速に画像を表示することができる画像表示装置を提供する。【解決手段】有機ＥＬ素子および該有機ＥＬ素子を駆動する駆動素子を備えた複数の画素駆動回路を有し、前記駆動素子から読み出した補正データによって補正された画像を表示する画像表示装置であって、画像の表示に先立って前記駆動素子から補正データを読み出す補正データ読み出し手段と、読み出した前記補正データを補正メモリに直接書き込むための補正データ書き込み手段とを備え、前記補正データ読み出し手段および前記補正データ書き込み手段によってＤＭＡ機能を実現し、前記補正メモリから読み出した前記補正データに基づいて、画像を補正して表示する。【選択図】図３
2009217021.tif 000002
【特許請求の範囲】
【請求項１】
有機ＥＬ素子および該有機ＥＬ素子を駆動する駆動素子を備えた複数の画素駆動回路を有し、前記駆動素子から読み出した補正データによって補正された画像を表示する画像表示装置であって、
画像の表示に先立って前記駆動素子から補正データを読み出す補正データ読み出し手段と、読み出した前記補正データを補正メモリに直接書き込むための補正データ書き込み手段とを備え、
前記補正データ読み出し手段および前記補正データ書き込み手段によってＤＭＡ機能を実現し、前記補正メモリから読み出した前記補正データに基づいて、画像を補正して表示することを特徴とする画像表示装置。
【請求項２】
前記補正データ読み出し手段は、前記補正データを読み出す前記駆動画素を選択するための補正データ選択回路と補正データ読み出しカウンタとを備え、
前記補正データ選択回路は、前記画素駆動回路からの信号を選択する選択スイッチを有し、該選択スイッチからの出力をＡＤコンバータに接続して、前記補正データ読み出しカウンタからの出力に基づいて前記選択スイッチを制御することを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記補正データ読み出し手段は、前記補正データを読み出す前記駆動画素を選択するための補正データ選択回路と補正データ読み出しカウンタとを備え、
前記補正データ選択回路は、前記画素駆動回路からの信号をＡＤコンバータに接続し、該ＡＤコンバータからの出力をセレクタに接続して、前記補正データ読み出しカウンタの出力に基づいて前記セレクタを制御することを特徴とする請求項１に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ素子を使用した画像表示装置に関し、特に、有機ＥＬ素子を駆動する駆動手段に関する。
【背景技術】
【０００２】
近年、低消費電力で高い輝度を得ることができ、薄型化が可能なディスプレイとして、複数の有機ＥＬ素子を行列状（マトリクス状）に配置して構成される有機ＥＬディスプレイが注目されている。
【０００３】
一般的に、有機ＥＬ素子を駆動する薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）素子では、駆動した時間やその輝度に応じて駆動特性の劣化が生じる。特に、ＴＦＴ素子としてアモルファスＴＦＴを利用する場合には、駆動特性の劣化が顕著である。この駆動特性の劣化とは、ＴＦＴ素子のゲートの閾値電圧の変化であり、より具体的には、ＴＦＴ素子を駆動させるための電圧が、時間の経過と共に高くなることである。
【０００４】
以下に、図１４を参照しながら、有機ＥＬ素子を駆動するＴＦＴ素子の閾値電圧について説明する。図１４に示すように、有機ＥＬ素子４７を駆動するＴＦＴ素子のゲート−ソース間電圧Ｖｇｓ４４が劣化すると、駆動電流Ｉｄｓ４８が低下してしまう。したがって、劣化する前と同じ駆動電流Ｉｄｓ４８を流すためには、ゲート−ソース間電圧Ｖｇｓ４４を高くする必要がある。そのため、画像表示に先立って画素毎にゲート−ソース間電圧Ｖｇｓ４４の電圧上昇分を読み出して、それに基づいて駆動電圧を高くする方法が知られている。
【０００５】
図１５に、従来の画像表示装置のシステム構成図を示す。従来の画像表示装置は、有機ＥＬパネル８、ドライバＡ  １５、ドライバＢ  １６、ＭＰＵ１７、表示メモリ１４、補正メモリ１３、および制御部２０を備える。表示画像用の表示メモリ１４および補正メモリ１３はそれぞれ、画像データ入力バス１および補正メモリインターフェースバス４を介して、ドライバＡ  １５に接続される。また、ＭＰＵ１７は、ＭＰＵバス１８を介して、表示メモリ１４、補正メモリ１３、および制御部２０に接続される。制御部２０は、表示メモリアドレスバス１１を介して表示メモリ１４に接続され、補正メモリアドレスバス１２を介して補正メモリ１３に接続され、さらに、ドライバＢ  １６にも接続される。
【０００６】
このような画像表示装置において、画素に対応するＴＦＴ素子のゲート−ソース間電圧Ｖｇｓ４４の変動を補正メモリ１３に設定して画像を表示する動作を、以下に説明する。
１．まず、図１６に示すように、ＭＰＵ１７が、ＴＦＴ素子のゲート−ソース間電圧Ｖｇｓ４４を読み出す。この際、ゲート−ソース間電圧Ｖｇｓ４４は、ドライバＡ  １５内でデジタル化されているものとする。  
２．次に、図１７に示すように、ＭＰＵ１７が、読み出されたゲート−ソース間電圧Ｖｇｓ４４の値を補正メモリ１３に書き込む。  
３．次に、図１８に示すように、補正データおよび表示データをドライバＡ  １５に送り、それらに基づいて画像を表示する。
【０００７】
図１９に、従来の画像表示装置のドライバＡ  １５が備える補正データ選択回路６の回路図を示す。補正データ選択回路６は、補正データ選択レジスタ４９、ＡＤコンバータ３３、デコーダ３４、および、補正データリードバス３２が接続されている選択スイッチ３５を備える。補正データ選択回路６では、上述した１と２の処理を画素毎に行うために、それらの処理の切り替えが行われる。したがって、ＭＰＵ１７は、補正データ選択回路６においてゲート−ソース間電圧Ｖｇｓ４４を読み出すＴＦＴ素子を、補正データ選択レジスタ４９に設定する必要がある。つまり、ＭＰＵ１７は、画素毎に補正データ選択回路６の設定を変更しなくてはならない。
【０００８】
このような、画像の表示に先立って、有機ＥＬ素子を駆動するＴＦＴ素子の閾値電圧を測定してメモリに格納し、格納した閾値電圧に基づいて表示画像を補正する例（例えば、特許文献１参照）が開示されている。
【０００９】
【特許文献１】特開２００６−３０１２５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の技術では、画像表示装置の大型化や精細度の向上によって画面の画素数が増加すると、補正データを読み出して、補正メモリ１３に格納する際のＭＰＵ１７のアクセス数が増加する。また、これらの動作がすべて、ＭＰＵ１７を介して行われるので、その動作時間も増加する。すなわち、補正メモリ１３に補正データを格納する処理に要する時間が増加することとなり、画像表示装置が画像を表示するまでの時間が増加してしまうという問題があった。
【００１１】
本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、画像を表示するまでの時間を減少させ、より高速に画像を表示することができる画像表示装置を提供することである。
【課題を解決するための手段】
【００１２】
このような目的を達成するために、請求項１に記載の発明は、有機ＥＬ素子および該有機ＥＬ素子を駆動する駆動素子を備えた複数の画素駆動回路を有し、前記駆動素子から読み出した補正データによって補正された画像を表示する画像表示装置であって、画像の表示に先立って前記駆動素子から補正データを読み出す補正データ読み出し手段と、読み出した前記補正データを補正メモリに直接書き込むための補正データ書き込み手段とを備え、前記補正データ読み出し手段および前記補正データ書き込み手段によってＤＭＡ機能を実現し、前記補正メモリから読み出した前記補正データに基づいて、画像を補正して表示することを特徴とする。
【００１３】
本発明によると、補正データの読み出し動作や書き込み動作をＤＭＡ機能によって実施することができる。ＤＭＡ機能とは、ＭＰＵを介さずに処理を行なうことである。したがって、本発明によると、ＭＰＵが介在するデータ処理を少なくすることができ、より高速に画像を補正して表示することができる。
【００１４】
請求項２に記載の発明は、請求項１に記載の画像表示装置であって、前記補正データ読み出し手段は、前記補正データを読み出す前記駆動画素を選択するための補正データ選択回路と補正データ読み出しカウンタとを備え、前記補正データ選択回路は、前記画素駆動回路からの信号を選択する選択スイッチを有し、該選択スイッチからの出力をＡＤコンバータに接続して、前記補正データ読み出しカウンタからの出力に基づいて前記選択スイッチを制御することを特徴とする。
【００１５】
請求項３に記載の発明は、請求項１に記載の画像表示装置であって、前記補正データ読み出し手段は、前記補正データを読み出す前記駆動画素を選択するための補正データ選択回路と補正データ読み出しカウンタとを備え、前記補正データ選択回路は、前記画素駆動回路からの信号をＡＤコンバータに接続し、該ＡＤコンバータからの出力をセレクタに接続して、前記補正データ読み出しカウンタの出力に基づいて前記セレクタを制御することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、画像を表示するまでの時間を減少させ、より高速に画像を表示することができる画像表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下に、図面を参照しながら、本発明の実施形態について詳細に説明する。なお、複数の図面において同一の符号は同一物を表し、その繰り返しの説明は省略する。
【００１８】
（第１の実施形態）
図１は、本発明の一実施形態に係る画像表示装置のシステム構成図である。本実施形態に係る画像表示装置は、有機ＥＬパネル８、有機ＥＬパネル８を駆動するドライバＡ  １５、ドライバＢ  １６、ＭＰＵ１７、表示メモリ１４、補正メモリ１３、および制御部２０を備える。
【００１９】
表示画像用の表示メモリ１４および補正メモリ１３はそれぞれ、画像データ入力バス１および補正メモリインターフェースバス４を介してドライバＡ  １５に接続される。また、ＭＰＵ１７は、ＭＰＵバス１８を介して、表示メモリ１４、補正メモリ１３、および制御部２０に接続される。制御部２０は、表示メモリアドレスバス１１を介して表示メモリ１４に接続され、補正メモリアドレスバス１２を介して補正メモリ１３に接続され、さらに、ドライバＢ  １６にも接続される。
【００２０】
図２は、本発明の一実施形態に係るドライバＡ  １５の回路を示す図であり、ドライバＡ  １５と有機ＥＬパネル８が接続されている。ドライバＡ  １５は、補正データ読み出しカウンタ５、補正データ選択回路６、補正データバッファ５０、シリアルパラレル変換器２、およびドライバＡ駆動回路３を備える。また、有機ＥＬパネル８は、複数の画素駆動回路７を備え、画素駆動回路７は、ドライバＡ制御信号線９およびドライバＢ制御信号線１０に接続される。
【００２１】
補正データリードバス３２を介して一度に読み出された複数のＴＦＴ素子の補正データは、補正データ読み出しカウンタ５を用いて逐次出力される。すなわち、ドライバＢ  １６で選択される画素駆動回路７の列から補正データを読み出す際に、補正データ読み出しカウンタ５のアドレスに基づいて画素を選択することができる。
【００２２】
シリアルパラレル変換器２は、補正データを、補正メモリインターフェースバス４から補正データバッファ５０を介して受け取り、また、画像データを、画像データ入力バス１から受け取り、それらをドライバＡ駆動回路３に送る。画素駆動回路７は、ドライバＡ制御信号線９およびドライバＢ制御信号線１０から制御信号を受け取る。そうすることによって、有機ＥＬパネル８が駆動される。
【００２３】
図３に、図１に示した画像表示装置のデータバスの詳細を示す。制御部２０は、表示アドレスジェネレータ１９、補正メモリアドレスジェネレータ２１、ドライバＢ制御信号発生部２２、および画素制御信号発生部５２を備える。
【００２４】
表示アドレスジェネレータ１９は、補正メモリ用表示アドレスバッファ２３を介して補正メモリ１３に接続され、また、表示メモリ用表示アドレスバッファ２８を介して表示メモリ１４に接続される。補正メモリアドレスジェネレータ２１は、補正メモリアドレスバッファ２４を介して補正メモリ１３に接続される。補正メモリ１３は、ＭＰＵアクセス用アドレスバッファ２５、およびＭＰＵ用補正メモリ入出力用データバッファ２７を介してＭＰＵバス１８に接続され、また、表示用補正メモリ入出力用データバッファ２６を介してドライバＡ  １５に接続される。表示メモリ１４は、表示メモリ用アドレスバッファ２９、およびＭＰＵ用表示メモリ入出力用データバッファ３１を介してＭＰＵバス１８に接続され、また、表示用表示メモリデータバッファ３０を介してドライバＡ  １５に接続される。
【００２５】
上述したように、制御部２０が、自動的にアドレスを生成する表示アドレスジェネレータ１９および補正メモリアドレスジェネレータ２１、並びに、制御信号発生回路であるドライバＢ制御信号発生部２２および画素制御信号発生部５２を備えることにより、ＭＰＵ１７に関する処理を軽減することができるＤＭＡ（Direct Memory Access）機能を実現することができる。すなわち、読み出された補正データを、補正メモリアドレスジェネレータ２１から出力されるアドレスやメモリ書込み命令に基づいて、ＭＰＵ１７を介さずに補正メモリ１３に直接書込むことができる。
【００２６】
次に、画素駆動回路と補正方法について説明する。  
図４は、本発明の一実施形態に係る画素部の駆動回路図であり、補正回路を備える複数の画素駆動回路７と、ドライバＡ駆動回路３とが接続されている。図５は、図４に示した駆動回路の補正動作（閾値電圧の読み出し動作）のタイミングチャートである。図６は、図４に示した駆動回路の動作を示す図である。図７は、補正データ読み出しカウンタ５の補正データ読み出し動作を説明する図である。また、図８は、本発明の一実施形態に係る補正データ選択回路６の回路図である。これらの図面を参照しながら、以下に、補正動作について説明する。
【００２７】
（１）補正メモリ１３への補正データの書き込み動作
図４に示すように、第１の画素制御信号４１と第２の画素制御信号４２は、ドライバＢ制御信号発生部２２から出力され、各々第１のスイッチ３９と第２のスイッチ４０を制御する。
【００２８】
１）図５のタイミングチャートに示すように、補正データＶｔｈを得るために、第１の画素制御信号４１と第２の画素制御信号４２の両方がハイレベルとして、図６に示すようにリファレンス電源３７から有機ＥＬ素子４７を駆動する（この際、ＤＡコンバータ３８の出力は停止させておく。）。  
２）次に、第１の画素制御信号４１をオフにするのと同時に、リファレンス電流４３を停止する。  
３）次に、図７に示すように、回路が安定した後に第１の画素制御信号４１をオンにして、補正データリードバス３２へ補正データを読み出す。  
４）なお、３）の動作における補正データリードバス３２の補正データの選択は、図８に示す補正データ選択回路６によって制御される。より具体的には、補正データを読み出す画素の選択は、補正データ読み出しカウンタ５の値によって決定され、この値が、デコーダ３４によって選択制御信号となる。
【００２９】
図９は、本発明の一実施形態に係る画像表示装置の動作を示す図である。図９では、上述した１）〜４）の動作において読み出してきた補正データを、補正メモリ１３に書き込む動作を示す。  
制御部２０は、ドライバＢ制御信号発生部２２で、上述した１）〜４）の動作の制御を行う信号を発生させる。さらに、制御部２０は、補正メモリアドレスジェネレータ２１から補正メモリ１３に補正メモリアドレスを出力し、ドライバＡ  １５からの補正データを補正メモリ１３へ書き込む制御信号を発生させる。ここでは、ＭＰＵ１７が介在せずにメモリアクセスが行われる。  
なお、上述した画素駆動回路７は一例に過ぎず、補正データを読み出すことができるその他の駆動回路を使用することもできる。
【００３０】
（２）表示動作
図１０に、図４に示した駆動回路の表示動作のタイミングチャートを示す。図示されるように、補正メモリ１３からの補正データＶｔｈと、表示メモリからの表示データＶｄａｔａとが加算されて、駆動トランジスタのゲート−ソース間電圧Ｖｇｓ４４となる。  
図１１に、補正データ４５と表示データ４６とを加算する画素毎の回路図を示す。図示されるように、補正メモリ１３からの補正データ４５と、表示メモリ１４からの表示データ４６とが加算器５１によって加算されて、ＤＡコンバータ３８に送られる。このようにすることによって、補正が可能になる。
【００３１】
図１２は、本発明の一実施形態に係る画像表示装置の動作を示す図である。図１２では、この画像表示装置における表示動作を示す。  
制御部２０では、表示アドレスジェネレータ１９が表示アドレスを出力し、その表示アドレスは、補正メモリ１３および表示メモリ１４に供給される。次いで、それぞれのメモリから補正データおよび表示データが読み出され、ドライバＡ  １５に供給される。このようにして、画像が表示されることになる。
【００３２】
このように、本発明に係る画像表示装置では、上述した動作を、ＭＰＵ１７を介さずに直接メモリにアクセスして行うことができる（すなわち、ＤＭＡ機能が実現される）。そうすることによって、ＭＰＵ１７の処理性能の影響を受けずに、それらの動作を実施することができ、ＭＰＵ１７を用いた場合と比較して、より高速に、補正された画像データを表示することができる。
【００３３】
（第２の実施形態）
上述した第１の実施形態では、図８を参照して説明したように、補正データ選択回路６が補正データを選択するために、補正データ読み出しカウンタ５の出力をデコーダ３４に入力し、そのデコード出力によって選択スイッチ３５を制御する。この場合、ＡＤコンバータ３３は１つなので小型化しやすいが、選択スイッチ３５の性能によっては、ＡＤコンバータ３３による量子化がノイズなどの影響を受けてしまう。  
本実施形態に係る画像表示装置は、第１の実施形態とは異なる構成の補正データ選択回路６’を備える。なお、本実施形態に係る画像表示装置のその他の構成および動作は、第１の実施形態と同様である。
【００３４】
図１３に、本実施形態に係る補正データ選択回路６’の回路図を示す。この補正データ選択回路６’は、補正データ読み出しカウンタ５に接続されたセレクタ３６と、セレクタ３６に接続された複数のＡＤコンバータ３３を備える。この補正データ選択回路６’では、補正データがＡＤコンバータ３３によって量子化され、補正データ読み出しカウンタ５の出力によりセレクタ３６の選択が変更される。こうすることにより、デジタル制御が可能となり、ＡＤコンバータ３３による量子化はノイズなどの影響を受けにくくなる。
【００３５】
このように、本発明によると、画像を表示するまでの時間を減少させ、より高速に画像を表示することができる画像表示装置を提供することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施形態に係る画像表示装置のシステム構成図である。
【図２】本発明の一実施形態に係るドライバＡ  １５の回路を示す図である。
【図３】図１に示した画像表示装置のデータバスの詳細を示す図である。
【図４】本発明の一実施形態に係る画素部の駆動回路図である。
【図５】図４に示した駆動回路の補正動作のタイミングチャートである。
【図６】図４に示した駆動回路の動作を示す図である。
【図７】補正データ読み出しカウンタ５の補正データ読み出し動作を説明する図である。
【図８】本発明の一実施形態に係る補正データ選択回路６の回路図である。
【図９】本発明の一実施形態に係る画像表示装置の動作を示す図である。
【図１０】図４に示した駆動回路の表示動作のタイミングチャートである。
【図１１】補正データ４５と表示データ４６とを加算する画素毎の回路図である。
【図１２】本発明の一実施形態に係る画像表示装置の動作を示す図である。
【図１３】本発明の一実施形態に係る補正データ選択回路６’の回路図である。
【図１４】有機ＥＬ素子を駆動するＴＦＴ素子の閾値電圧の説明図である。
【図１５】従来の画像表示装置のシステム構成図である。
【図１６】従来の画像表示装置の動作を示す図である。
【図１７】従来の画像表示装置の動作を示す図である。
【図１８】従来の画像表示装置の動作を示す図である。
【図１９】従来の補正データ選択回路の回路図である。
【符号の説明】
【００３７】
１  画像データ入力バス
２  シリアルパラレル変換器
３  ドライバＡ駆動回路
４  補正メモリインターフェースバス
５  補正データ読み出しカウンタ
６、６’  補正データ選択回路
７  画素駆動回路
８  有機ＥＬパネル
９  ドライバＡ制御信号線
１０  ドライバＢ制御信号線
１１  表示メモリアドレスバス
１２  補正メモリアドレスバス
１３  補正メモリ
１４  表示メモリ
１５  ドライバＡ
１６  ドライバＢ
１７  ＭＰＵ
１８  ＭＰＵバス
１９  表示アドレスジェネレータ
２０  制御部
２１  補正メモリアドレスジェネレータ
２２  ドライバＢ制御信号発生部
２３  補正メモリ用表示アドレスバッファ
２４  補正メモリアドレスバッファ
２５  ＭＰＵアクセス用アドレスバッファ
２６  表示用補正メモリ入出力用データバッファ
２７  ＭＰＵ用補正メモリ入出力用データバッファ
２８  表示メモリ用表示アドレスバッファ
２９  表示メモリ用アドレスバッファ
３０  表示用表示メモリデータバッファ
３１  ＭＰＵ用表示メモリ入出力用データバッファ
３２  補正データリードバス
３３  ＡＤコンバータ
３４  デコーダ
３５  選択スイッチ
３６  セレクタ
３７  リファレンス電源
３８  ＤＡコンバータ
３９  第１のスイッチ
４０  第２のスイッチ
４１  第１の画素制御信号
４２  第２の画素制御信号
４３  リファレンス電流
４４  駆動トランジスタのゲート−ソース間電圧Ｖｇｓ
４５  補正データ
４６  表示データ
４７  有機ＥＬ素子
４８  駆動電流Ｉｄｓ
４９  補正データ選択レジスタ
５０  補正データバッファ
５１  加算器
５２  画素制御信号発生部
【図１】
2009217021.tif 000003
【図２】
2009217021.tif 000004
【図３】
2009217021.tif 000005
【図４】
2009217021.tif 000006
【図５】
2009217021.tif 000007
【図６】
2009217021.tif 000008
【図７】
2009217021.tif 000009
【図８】
2009217021.tif 000010
【図９】
2009217021.tif 000011
【図１０】
2009217021.tif 000012
【図１１】
2009217021.tif 000013
【図１２】
2009217021.tif 000014
【図１３】
2009217021.tif 000015
【図１４】
2009217021.tif 000016
【図１５】
2009217021.tif 000017
【図１６】
2009217021.tif 000018
【図１７】
2009217021.tif 000019
【図１８】
2009217021.tif 000020
【図１９】
2009217021.tif 000021