(57)【要約】【課題】絶縁耐圧が高い高品質のＴＦＴ基板を提供する。【解決手段】本発明によるＴＦＴ基板は、ゲート電極５２、ソース電極、ドレイン電極５６を有するＴＦＴ３２と、前記ゲート電極５２に電気的に接続された走査線と、前記ソース電極に電気的に接続された信号線とを備え、前記ゲート電極５２、前記ソース電極、前記ドレイン電極５６、前記走査線、及び前記信号線の少なくとも一つが、主配線層７０と、前記主配線層７０の上に形成されたバリア層７２とを有し、前記バリア層７２の少なくとも一部が窒化チタンからなり、前記バリア層７２の前記主配線層７０に接する下面の近傍における窒化率が、前記バリア層７２の上面の近傍における窒化率よりも低い。【選択図】  図４
2009200355.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極、ソース電極、ドレイン電極を有するＴＦＴと、
前記ゲート電極に電気的に接続された走査線と、
前記ソース電極に電気的に接続された信号線と、
前記ゲート電極及び前記走査線の上に形成された第１絶縁層と、
前記ソース電極、前記ドレイン電極、及び前記信号線の上に形成された第２絶縁層と、を備え、
前記ゲート電極、前記ソース電極、前記ドレイン電極、前記走査線、及び前記信号線の少なくとも一つが、主配線層と、前記主配線層の上に形成されたバリア層とを有し、
前記主配線層が、アルミニウム（Ａｌ）及び銅（Ｃｕ）からなる群より選ばれた第１金属から形成されており、
前記バリア層の少なくとも一部が、チタニウム（Ｔｉ）及びモリブデン（Ｍｏ）からなる群より選ばれた第２金属の窒化物からなり、
前記バリア層の前記主配線層に接する下面の近傍における窒化率が、前記バリア層の上面の近傍における窒化率よりも低いＴＦＴ基板。
【請求項２】
前記バリア層が、前記主配線層に接する第１バリア層と、前記第１バリア層の上に形成された第２バリア層を含み、
前記第１バリア層が前記第２金属から形成されており、
前記第２バリア層が前記第２金属の窒化物から形成されている、請求項１に記載のＴＦＴ基板。
【請求項３】
前記第２バリア層の窒化率が０．５％以上である、請求項２に記載のＴＦＴ基板。
【請求項４】
前記バリア層が、前記主配線層に接する第１バリア層と、前記第１バリア層の上に形成された第２バリア層を含み、
前記第１バリア層及び第２バリア層が、それぞれ前記第２金属の窒化物から形成されており、
前記第２バリア層の窒化率が前記第１バリア層の窒化率よりも高い、請求項１に記載のＴＦＴ基板。
【請求項５】
前記第１バリア層の窒化率が０．５％以上であり、前記第２バリア層の窒化率が３．０％以下である、請求項４に記載のＴＦＴ基板。
【請求項６】
前記バリア層が前記第２金属の窒化物から形成されており、
前記バリア層の窒化率が、前記バリア層の前記主配線層に接する下面から上面に向かうにつれて高くなっている、請求項１に記載のＴＦＴ基板。
【請求項７】
前記バリア層の前記下面を形成する部分の窒化率と、前記上面を形成する部分の窒化率との差が０．５％以上である、請求項６に記載のＴＦＴ基板。
【請求項８】
前記バリア層の側面の基板面に対する平均傾斜角度が８０度以下である、請求項１から７のいずれかに記載のＴＦＴ基板。
【請求項９】
請求項１から８のいずれかに記載のＴＦＴ基板と、
液晶層を挟んで前記ＴＦＴ基板に対向する対向基板と、を備えた液晶表示装置。
【請求項１０】
ゲート電極、ソース電極、ドレイン電極を有するＴＦＴと、
前記ゲート電極に電気的に接続された走査線と、
前記ソース電極に電気的に接続された信号線と、を備え、
前記ゲート電極、前記ソース電極、前記ドレイン電極、前記走査線、及び前記信号線の少なくとも一つが、主配線層と、前記主配線層の上に形成されたバリア層とを有するＴＦＴ基板の製造方法であって、
前記主配線層を、アルミニウム及び銅からなる群より選ばれた第１金属をターゲット材料とするスパッタリングによって形成する第１工程と、
前記バリア層を、チタニウム及びモリブデンからなる群より選ばれた第２金属をターゲット材料とするスパッタリングによって形成する第２工程と、を含み、
前記第２工程における前記スパッタリングの少なくとも一部において、窒素（Ｎ2）を含むスパッタガスが用いられ、前記主配線層に近い下層部分の窒化率が、前記下層部分の上に位置する上層部分の窒化率よりも低くなるように前記バリア層が形成される、ＴＦＴ基板の製造方法。
【請求項１１】
前記バリア層が、前記主配線層に接する第１バリア層と、前記第１バリア層の上に形成された第２バリア層とを含み、
前記第２工程が、前記第２金属をターゲット材料とするスパッタリングによって前記第１バリア層を形成する工程と、前記第２金属をターゲット材料とし、窒素を含むガスをスパッタガスとして用いたスパッタリングによって前記第２バリア層を形成する工程とを含む、請求項１０に記載の製造方法。
【請求項１２】
前記スパッタガスの窒素流量比が１５％以上である、請求項１１に記載の製造方法。
【請求項１３】
前記バリア層が、前記主配線層に接する第１バリア層と、前記第１バリア層の上に形成された第２バリア層を含み、
前記第２工程が、前記第２金属をターゲット材料とし、窒素を含むガスをスパッタガスとして用いるスパッタリングによって前記第１バリア層及び前記第２バリア層を形成する工程を含み、
前記第２バリア層の形成に用いられるスパッタガスの窒素流量比が、前記第１バリア層の形成に用いられるスパッタガスの窒素流量比よりも高い、請求項１０に記載の製造方法。
【請求項１４】
前記第１バリア層の形成に用いられるスパッタガスの窒素流量比が１５％以上であり、前記第２バリア層の形成に用いられるスパッタガスの窒素流量比が６０％以下である、請求項１３に記載の製造方法。
【請求項１５】
前記第２工程において前記バリア層が、前記第２金属をターゲット材料とし、窒素を含むガスをスパッタガスとして用いたスパッタリングによって形成され、
前記スパッタガスの窒素流量比が、前記スパッタリングの処理が進むにつれて高くなる、請求項１０に記載の製造方法。
【請求項１６】
前記スパッタリングの開始時における前記スパッタガスの窒素流量比と、前記スパッタリングの終了時における前記スパッタガスの窒素流量比との差が１５％以上である、請求項１５に記載の製造方法。
【請求項１７】
さらに、前記第２工程の後に、前記ゲート電極及び前記走査線の上、又は前記ソース電極、前記ドレイン電極、及び前記信号線の上にレジスト層を形成する工程と、
前記レジスト層をフォトリソグラフィ法によってパターニングする工程と、
パターニングされた前記レジスト層を介して前記主配線層及び前記バリア層のエッチング処理を行う工程と、を含み、
前記エッチング処理によって前記バリア層に、基板面に対する平均傾斜角度が８０度以下の斜面が形成される、請求項１０から１６のいずれかに記載の製造方法。
【請求項１８】
前記エッチング処理を行う工程において、エッチング条件が互いに異なる複数のエッチング処理が行われる、請求項１７に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置等に用いられるＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）基板に関する。
【背景技術】
【０００２】
従来より、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）基板を有する電気機器の品質向上、低電力化等を目的として、ＴＦＴ基板に配置される電気配線（走査線、信号線、及びＴＦＴのゲート電極、ソース電極、ドレイン電極を含む）の材質及び構造に対して改良が続けられている。
【０００３】
液晶表示装置のＴＦＴ基板には、液晶パネルの大型化に伴い、低抵抗の電気配線を用いることが求められている。そのため、液晶表示装置における電気配線の材料には比抵抗の小さいアルミニウム（Ａｌ）が用いられることが多い。しかし、電気配線の材料にＡｌのみを用いると、Ａｌが比較的低い融点をもつため、後の加熱工程においてＡｌ層の表面にヒロックと呼ばれる微細な突起が形成され、そのヒロックに起因して電気配線の上に積層される絶縁層等にクラックが生じるという問題があった。絶縁層にクラックが生じると絶縁耐圧が下がり、装置の信頼性が低下する。
【０００４】
Ａｌ層のヒロックを防止するために、Ａｌ層の上にチタン（Ｔｉ）、窒化チタン（ＴｉＮ）等の高融点材料からなる層を積層した多層構造の電気配線を用いることが特許文献１に記載されている。
【特許文献１】特開２０００−２０８７７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、本願発明者の検討により、上述した多層構造の電気配線を用いた場合、次のような問題が発生することがわかった。
【０００６】
図１０は、参考例の液晶表示装置１００’におけるＴＦＴ３２’の一部の断面形状を模式的に表した断面図である。この液晶表示装置１００’は、そのゲート電極５２’に上述の多層構造を適用したものである。
【０００７】
図１０に示すように、液晶表示装置１００’のＴＦＴ３２’は、ガラス基板５０の上に形成されたゲート電極（ゲートメタル層）５２’と、ゲート電極５２’の上に積層されたゲート絶縁層７６と、ゲート絶縁層７６の上に形成された半導体層５８と、ゲート絶縁層７６及び半導体層５８の上に積層されたドレイン電極（ドレインメタル層）５６及び図示しないソース電極と、ドレイン電極５６及びソース電極の上に積層された保護層（絶縁層）８６を備えている。ゲート絶縁層７６及び保護層８６は、どちらも窒化シリコン（ＳｉＮ）からなる。
【０００８】
ゲート電極５２’は、Ａｌからなる主配線層７０と、主配線層７０の上に形成されたＴｉ又はＴｉＮからなるバリア層７２’との２層構造を有している。半導体層５８は、真性半導体層７７、及び真性半導体層７７の上のオーミックコンタクト層７８からなる。ドレイン電極５６は、Ａｌからなる主配線層８０を、ともに窒化モリブデン（ＭｏＮ）からなる上部バリア層８２と下部バリア層８３とで挟んだ３層構造を有する。
【０００９】
このような構成のＴＦＴ３２’を製造する場合、バリア層７２’は、スパッタ法によって積層されたＴｉ又はＴｉＮをフォトリソグラフィ法によりパターニングして形成されるが、このときバリア層７２’の側面は基板面に対して垂直に近い急峻な面となる。バリア層７２’の側面が急峻であると、バリア層７２’の上にプラズマＣＶＤ（Ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によってゲート絶縁層７６を積層する場合、バリア層７２’端部の段差によって、ゲート絶縁層７６の膜質が不均一となって絶縁耐圧が低下するという問題があった。より詳しくは、図１０に破線８７で示す位置においてゲート絶縁層７６の材質あるいは密度が不連続となり、絶縁耐圧の低下を招いていた。また、破線８７で示される位置には、バリア層７２’の端部を起点としてクラックが入りやすいという問題もあった。ゲート絶縁層７６にクラックが生じると、絶縁耐圧が低下するだけでなく、後の工程で使用される薬液の浸透による主配線層７０の侵食が発生しやすくなり、装置の品質が著しく低下する。
【００１０】
また、上述した多層構造の電気配線を、走査線（ゲートバスライン）、信号線（データバスライン）、あるいはＴＦＴのソース電極やドレイン電極に適用した場合にも、上述した理由により、絶縁性の低下ならびに装置品質の低下をまねく恐れがある。
【００１１】
本発明の目的は、電気伝導率の高い電気配線の上に絶縁性の高い絶縁層を備えた、高品質のＴＦＴ基板を提供することにある。
【課題を解決するための手段】
【００１２】
本発明によるＴＦＴ基板は、ゲート電極、ソース電極、ドレイン電極を有するＴＦＴと、前記ゲート電極に電気的に接続された走査線と、前記ソース電極に電気的に接続された信号線と、前記ゲート電極及び前記走査線の上に形成された第１絶縁層と、前記ソース電極、前記ドレイン電極、及び前記信号線の上に形成された第２絶縁層と、を備え、前記ゲート電極、前記ソース電極、前記ドレイン電極、前記走査線、及び前記信号線の少なくとも一つが、主配線層と、前記主配線層の上に形成されたバリア層とを有し、前記主配線層が、アルミニウム（Ａｌ）及び銅（Ｃｕ）からなる群より選ばれた第１金属から形成されており、前記バリア層の少なくとも一部が、チタニウム（Ｔｉ）及びモリブデン（Ｍｏ）からなる群より選ばれた第２金属の窒化物からなり、前記バリア層の前記主配線層に接する下面の近傍における窒化率が、前記バリア層の上面の近傍における窒化率よりも低い。
【００１３】
ある実施形態では、前記バリア層が、前記主配線層に接する第１バリア層と、前記第１バリア層の上に形成された第２バリア層を含み、前記第１バリア層が前記第２金属から形成されており、前記第２バリア層が前記第２金属の窒化物から形成されている。
【００１４】
ある実施形態では、前記第２バリア層の窒化率が０．５％以上である。
【００１５】
ある実施形態では、前記バリア層が、前記主配線層に接する第１バリア層と、前記第１バリア層の上に形成された第２バリア層を含み、前記第１バリア層及び第２バリア層が、それぞれ前記第２金属の窒化物から形成されており、前記第２バリア層の窒化率が前記第１バリア層の窒化率よりも高い。
【００１６】
ある実施形態では、前記第１バリア層の窒化率が０．５％以上であり、前記第２バリア層の窒化率が３．０％以下である。
【００１７】
ある実施形態では、前記バリア層が前記第２金属の窒化物から形成されており、前記バリア層の窒化率が、前記バリア層の前記主配線層に接する下面から上面に向かうにつれて高くなっている。
【００１８】
ある実施形態では、前記バリア層の前記下面を形成する部分の窒化率と、前記上面を形成する部分の窒化率との差が０．５％以上である。
【００１９】
ある実施形態では、前記バリア層の側面の基板面に対する平均傾斜角度が８０度以下である。
【００２０】
本発明による液晶表示装置は、上記のＴＦＴ基板と、液晶層を挟んで前記ＴＦＴ基板に対向する対向基板とを備えている。
【００２１】
本発明によるＴＦＴ基板の製造方法は、ゲート電極、ソース電極、ドレイン電極を有するＴＦＴと、前記ゲート電極に電気的に接続された走査線と、前記ソース電極に電気的に接続された信号線と、を備え、前記ゲート電極、前記ソース電極、前記ドレイン電極、前記走査線、及び前記信号線の少なくとも一つが、主配線層と、前記主配線層の上に形成されたバリア層とを有するＴＦＴ基板の製造方法であって、前記主配線層を、アルミニウム及び銅からなる群より選ばれた第１金属をターゲット材料とするスパッタリングによって形成する第１工程と、前記バリア層を、チタニウム及びモリブデンからなる群より選ばれた第２金属をターゲット材料とするスパッタリングによって形成する第２工程と、を含み、前記第２工程における前記スパッタリングの少なくとも一部において、窒素（Ｎ2）を含むスパッタガスが用いられ、前記主配線層に近い下層部分の窒化率が、前記下層部分の上に位置する上層部分の窒化率よりも低くなるように前記バリア層が形成される。
【００２２】
ある実施形態では、前記バリア層が、前記主配線層に接する第１バリア層と、前記第１バリア層の上に形成された第２バリア層を含み、前記第２工程が、前記第２金属をターゲット材料とするスパッタリングによって前記第１バリア層を形成する工程と、前記第２金属をターゲット材料とし、窒素を含むガスをスパッタガスとして用いたスパッタリングによって前記第２バリア層を形成する工程とを含む。
【００２３】
ある実施形態では、前記スパッタガスの窒素流量比が１５％以上である。
【００２４】
ある実施形態では、前記バリア層が、前記主配線層に接する第１バリア層と、前記第１バリア層の上に形成された第２バリア層を含み、前記第２工程が、前記第２金属をターゲット材料とし、窒素を含むガスをスパッタガスとして用いるスパッタリングによって前記第１バリア層及び前記第２バリア層を形成する工程を含み、前記第２バリア層の形成に用いられるスパッタガスの窒素流量比が、前記第１バリア層の形成に用いられるスパッタガスの窒素流量比よりも高い。
【００２５】
ある実施形態では、前記第１バリア層の形成に用いられるスパッタガスの窒素流量比が１５％以上であり、前記第２バリア層の形成に用いられるスパッタガスの窒素流量比が６０％以下である。
【００２６】
ある実施形態では、前記第２工程において前記バリア層が、前記第２金属をターゲット材料とし、窒素を含むガスをスパッタガスとして用いたスパッタリングによって形成され、前記スパッタガスの窒素流量比が、前記スパッタリングの処理が進むにつれて高くなる。
【００２７】
ある実施形態では、前記スパッタリングの開始時における前記スパッタガスの窒素流量比と、前記スパッタリングの終了時における前記スパッタガスの窒素流量比との差が１５％以上である。
【００２８】
ある実施形態は、さらに、前記第２工程の後に、前記ゲート電極及び前記走査線の上、又は前記ソース電極、前記ドレイン電極、及び前記信号線の上にレジスト層を形成する工程と、前記レジスト層をフォトリソグラフィ法によってパターニングする工程と、パターニングされた前記レジスト層を介して前記主配線層及び前記バリア層のエッチング処理を行う工程と、を含み、前記エッチング処理によって前記バリア層に、基板面に対する平均傾斜角度が８０度以下の斜面が形成される。
【００２９】
ある実施形態では、前記エッチング処理を行う工程において、エッチング条件が互いに異なる複数のエッチング処理が行われる。
【発明の効果】
【００３０】
本発明によれば、ＴＦＴ基板の電気配線の側面を基板面に対して傾斜した斜面とすることができるので、電気配線の上に積層される絶縁層の材質又は密度が不連続となることを防ぐことができ、また絶縁層におけるクラックの発生も防止することができる。従って、絶縁性の優れた信頼性の高いＴＦＴ基板及び液晶表示装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照して、本発明による実施形態の液晶表示装置の構成を説明するが、本発明は以下で説明する実施形態に限定されるものではない。
【００３２】
（実施形態１）
図１は本発明による実施形態１の液晶表示装置１００の構造を模式的に表しており、図２は液晶表示装置１００のＴＦＴ基板１０の回路構成を、図３はＴＦＴ基板１０における１つの画素３０の構成を、それぞれ模式的に表している。
【００３３】
図１に示すように、液晶表示装置１００は、液晶層を挟んで互いに対向するＴＦＴ基板１０及び対向基板１２と、ＴＦＴ基板１０及び対向基板１２のそれぞれの外面に貼り付けられた偏光板２０及び２２と、表示用の光を出射するバックライトユニット２４とを備えている。
【００３４】
ＴＦＴ基板１０には、図２に示すように、複数の走査線（ゲートバスライン）３４と複数の信号線（データバスライン）３６とが、互いに直交するように配置されており、走査線３４と信号線３６との交点付近にはＴＦＴ３２が画素３０毎に形成されている。画素３０は、隣り合う２つの走査線３４と隣り合う２つの信号線３６とによって区切られた領域として定義され、各画素３０には、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）からなり、ＴＦＴ３２のドレイン電極に電気的に接続された画素電極３８が配置されている。隣り合う２つの走査線３４の間には補助容量線（蓄積容量線、Ｃｓラインとも呼ぶ）４０が走査線３４と平行に延びている。
【００３５】
図１に示すように、走査線３４及び信号線３６は、それぞれ走査線駆動回路１４及び信号線駆動回路１６に接続されている。走査線３４には、制御回路１８による制御に応じて走査線駆動回路１４からＴＦＴ３２のオン−オフを切り替える走査信号が供給され、信号線３６には、制御回路１８による制御に応じて信号線駆動回路１６から表示信号（画素電極３８への印加電圧）が供給される。
【００３６】
図３に示すように、ＴＦＴ３２は、走査線３４に電気的に接続されたゲート電極（ゲートメタル層）５２と、ゲート電極５２の上に形成された半導体層５８と、半導体層５８の上に形成されたソース電極（ソースメタル層）５４及びドレイン電極（ドレインメタル層）５６を有している。ソース電極５４は信号線３６に、またドレイン電極５６は絶縁層に形成されたコンタクトホール６２を介して画素電極３８に、それぞれ電気的に接続されている。
【００３７】
補助容量線４０の上には絶縁層を挟んで補助容量電極（蓄積容量電極、Ｃｓ電極とも呼ぶ）６０が形成されている。補助容量電極６０は、絶縁層に形成されたコンタクトホール６４を介して補助容量４０に電気的に接続されており、補助容量電極６０と画素電極３８とこれらの間に挟まれた誘電性材料とによって補助容量（Ｃｓ）が形成される。
【００３８】
次に図４を用いて、ＴＦＴ３２の積層構造をより詳しく説明する。
【００３９】
図４は、ＴＦＴ３２の、図３においてＡ−Ａ’で示した部分の断面を模式的に表した図である。この図に示すように、ＴＦＴ３２は、ガラス基板５０の上に形成されたゲート電極５２と、ゲート電極５２の上に積層されたゲート絶縁層（第１絶縁層）７６と、ゲート絶縁層７６の上に形成された半導体層５８と、ゲート絶縁層７６及び半導体層５８の上に形成されたドレイン電極５６及びソース電極５４と、ドレイン電極５６及びソース電極５４の上に積層された保護層（第２絶縁層）８６とを備えている。ゲート絶縁層７６及び保護層８６は、どちらも窒化シリコン（ＳｉＮ）からなり、それぞれ例えば３５０ｎｍ及び３３０ｎｍの厚さを有している。
【００４０】
ゲート電極５２は、アルミニウム（Ａｌ）からなる主配線層７０、及び主配線層７０の上に形成されたバリア層７２からなる多層構造を有している。主配線層７０の厚さは、例えば１５０ｎｍである。主配線層７０を銅（Ｃｕ）によって形成してもよい。バリア層７２は、チタン（Ｔｉ）からなる第１バリア層７４及び、第１バリア層７４の上に形成された窒化チタン（ＴｉＮ）からなる第２バリア層７５からなる。第１バリア層７４及び第２バリア層７５の厚さは、それぞれ例えば９０ｎｍ及び２０ｎｍである。第１バリア層７４をモリブデン（Ｍｏ）によって形成してもよく、第２バリア層７５を、モリブデン（Ｍｏ）の窒化物によって形成してもよい。
【００４１】
第２バリア層７５の窒化率（ＴｉＮにおけるＮの原子数比）は０．５％以上であることが好ましい。第１バリア層７４はＴｉから形成されているので、その窒化率は０％である。よって、バリア層７２の主配線層７０に接する下面の近傍における窒化率（すなわち第１バリア層７４の窒化率）は、バリア層７２の上面の近傍における窒化率よりも低くなる。
【００４２】
なお、第１バリア層７４をＴｉＮによって形成することもできる。その場合、第１バリア層７４の窒化率は第２バリア層７５の窒化率よりも低くなるように積層される。第１バリア層７４の好ましい窒化率は０．５％以上であり、第２バリア層７５の好ましい窒化率は３．０％以下である。
【００４３】
バリア層７２の側面は、ガラス基板５０の面に対して平均６５度傾斜している。バリア層７２の側面の平均傾斜角度は、８０度以下であることが好ましい。
【００４４】
半導体層５８は、真性アモルファスシリコンからなる真性半導体層７７、及び真性半導体層７７の上に形成されたｎ+アモルファスシリコンからなるオーミックコンタクト層７８からなる。真性半導体層７７及びオーミックコンタクト層７８の厚さは、それぞれ例えば１２０ｎｍ及び３０ｎｍである。
【００４５】
ドレイン電極５６は、Ａｌからなる主配線層８０を、ともに窒化モリブデン（ＭｏＮ）からなる上部バリア層８２と下部バリア層８３とで挟んだ３層構造を有する。下部バリア層８３、主配線層８０、及び上部バリア層８２の厚さは、それぞれ例えば５０ｎｍ、１００ｎｍ、及び４０ｎｍである。
【００４６】
図３に示した走査線３４をゲート電極５２と同じ構造に形成してもよく、ドレイン電極５６の主配線層８０及び上部バリア層８２にゲート電極５２の構造を採用することもできる。また、信号線３６及びソース電極５４はドレイン電極５６と同じ構造に形成され得る。
【００４７】
次に、図５を用いてＴＦＴ基板１０の製造方法を説明する。図５の（ａ）〜（ｄ）は、ＴＦＴ基板１０におけるゲート電極５２の製造方法を表している。
【００４８】
まず、図５（ａ）に示すように、ガラス基板５０の上面に、スパッタリングによって厚さ１５０ｎｍのＡｌ層７０ａを積層する。次に、積層したＡｌ層７０ａの上にスパッタリングによって、厚さ９０ｎｍのＴｉ層７４ａを積層し、その上にＮ2ガスを用いた反応性スパッタリングによって厚さ２０ｎｍのＴｉＮ層７５ａを積層する。Ｔｉ層７４ａは、Ｔｉをターゲット材料とし、アルゴン（Ａｒ）ガスをスパッタガスとしたスパッタリングによって積層され、ＴｉＮ層７５ａは、Ｔｉをターゲット材料とし、アルゴン（Ａｒ）ガスとＮ2ガスとを用いたスパッタリングによって積層される。ＡｒガスとＮ2ガスの流量比は、例えば７：３である。なお、ターゲット材料にＭｏを用いて、Ｔｉ層７４ａをＭｏの層として、また、ＴｉＮ層７５ａを窒化モリブデン（ＭｏＮ）の層としてもよい。ＴｉＮ層７５ａを積層する場合のスパッタガスの窒素流量比は１５％以上であることが好ましい。
【００４９】
Ｔｉ層７４ａをＴｉＮによって形成してもよい。この場合、その層（ＴｉＮ下層）の成膜には、ＴｉＮ層７５ａ（ＴｉＮ上層）の成膜に用いられるスパッタガスの窒素流量比よりも低い窒素流量比のスパッタガスが用いられる。ＴｉＮ下層の成膜に用いられるスパッタガスの窒素流量比は６０％以下であることが好ましい。
【００５０】
その後、ＴｉＮ層７５ａの上に、スピンコート法によってレジスト膜９０を形成し、フォトリソグラフィ法を用いてレジスト膜９０をパターニングすることにより、図５（ｂ）に示す積層構造が得られる。
【００５１】
次に、この積層構造に対して上方からドライエッチングを施して図５（ｃ）に示す構造が得られる。このエッチングガスには、例えば塩素（Ｃｌ2）と３塩化ホウ素（ＢＣｌ3）の混合ガスが用いられる。エッチング時間は、例えば１３０秒である。次いで、Ｃｌ2ガスを用いたエッチングが例えば４０秒施されて、図５（ｄ）に示す構造が得られる。その後、レジスト膜９０はレジスト剥離液によって除去され、主配線層７０、第１バリア層７４、及び第２バリア層７５からなる３層構造のゲート電極５２が完成する。
【００５２】
上述のエッチング方法を用いることにより、ゲート電極５２に、基板面に対して傾斜した側面を形成することができる。なお、このゲート電極５２を形成する工程では、ＴＦＴ基板１０における走査線３４も同じ方法によって同時に形成される。
【００５３】
次に、図３及び図４に示されるように、基板上の全面に、プラズマＣＶＤ法によって厚さ３５０ｎｍのＳｉＮから成るゲート絶縁層７６を積層する。このとき、ゲート電極５２（特にバリア層７２）の側面が傾斜しており、ゲート絶縁層７６の下に急峻な斜面あるいは段差が存在しないため、材質あるいは密度を極端に変化させることなくゲート絶縁層７６を積層することができる。これにより、ゲート絶縁層７６におけるクラックの発生を無くすことができ、絶縁耐圧の低下も抑えることができる。
【００５４】
その後、基板上の全面に、プラズマＣＶＤ法によって、アモルファスシリコンを１２０ｎｍ、ｎ+アモルファスシリコンを３０ｎｍ積層する。次に、ｎ+アモルファスシリコンの上に、スピンコート法によってフォトレジスト膜を形成する。その後、フォトリソグラフィ法によってフォトレジスト膜をパターニングして、ｎ+アモルファスシリコンをパターニングするためのフォトレジストマスクを形成する。次に、ドライエッチング法を用いてｎ+アモルファスシリコンを所定の形状にエッチングした後、レジスト剥離液を用いてフォトレジストマスクを除去する。
【００５５】
次に、スパッタ法により、厚さ５０ｎｍのＭｏＮ層、厚さ１００ｎｍのＡｌ層、及び厚さ４０ｎｍのＭｏＮ層を順次形成し、その上全面にフォトレジスト膜を成膜した後、これらの層をフォトリソグラフィ法によってパターニングして、下部バリア層８３、主配線層８０、及び上部バリア層８２からなるドレイン電極５６を形成する。このとき、エッチング液には、例えば、燐酸を６７．３ｗｔ％、硝酸を５．２ｗｔ％、酢酸を１０ｗｔ％混合した水溶液を用いる。この工程では、ソース電極５４及び信号線３６も同時に形成される。
【００５６】
その後、フッ素系ガス及び塩素系ガスを用いたドライエッチングによって、ｎ+アモルファスシリコンをエッチングし、さらに、アモルファスシリコンをハーフエッチングして、オーミックコンタクト層７８及び真性半導体層７７が完成する。その後、レジスト剥離液によってフォトレジストマスクを除去する。
【００５７】
次に、プラズマＣＶＤ法により、厚さ３３０ｎｍにＳｉＮを積層して保護層８６を得る。その後、フォトリソグラフィ法を用いて保護層８６にドレイン電極５６に達するコンタクトホール６２を形成する。次に、スパッタ法により、厚さ７０ｎｍにＩＴＯを積層し、フォトリソグラフィ法を用いて画素電極３８を形成してＴＦＴ基板１０が完成する。
【００５８】
（実施形態２）
図６は、本発明による実施形態２の液晶表示装置１００におけるＴＦＴ基板１０のＴＦＴ３２の積層構造を示した断面図である。なお、実施形態２の液晶表示装置１００の構成、ＴＦＴ基板１０の構造、及び画素３０の構造は、図１〜３に示した実施形態１のものと同じであるので、ここでは説明を省略する。
【００５９】
図６は、実施形態２におけるＴＦＴ３２の、図３においてＡ−Ａ’で示した部分の断面を模式的に表した図である。この図に示すように、ＴＦＴ３２は、ガラス基板５０の上に形成されたゲート電極５２と、ゲート電極５２の上に積層されたゲート絶縁層（第１絶縁層）７６と、ゲート絶縁層７６の上に形成された半導体層５８と、ゲート絶縁層７６及び半導体層５８の上に形成されたドレイン電極５６及びソース電極５４と、ドレイン電極５６及びソース電極５４の上に積層された保護層（第２絶縁層）８６とを備えている。ゲート絶縁層７６及び保護層８６は、どちらもＳｉＮからなり、それぞれ例えば３５０ｎｍ及び３３０ｎｍの厚さを有している。
【００６０】
ゲート電極５２は、Ａｌからなる主配線層７０、及び主配線層７０の上に形成されたバリア層７２からなる多層構造を有している。主配線層７０の厚さは、例えば１５０ｎｍである。主配線層７０をＣｕによって形成してもよい。バリア層７２はＴｉＮからなり、その厚さは、例えば９０ｎｍである。バリア層７２をＭｏＮによって形成してもよい。バリア層７２の窒化率は、バリア層７２の主配線層７０に接する下面から上面に向かうにつれて高くなっており、バリア層７２の下面を形成する部分の材料の窒化率と、上面を形成する部分の材料の窒化率との差は０．５％以上となっている。バリア層７２の側面は、ガラス基板５０の面に対して６５度傾斜している。バリア層７２の側面の傾斜角度は８０度以下であることが好ましい。
【００６１】
ゲート電極５２の上に積層される、ゲート絶縁層７６、半導体層５８、ドレイン電極５６、ソース電極５４、及び保護層８６の構成ならびに材料は、実施形態１のものと同じであるので、その説明を省略する。
【００６２】
走査線３４を実施形態２のゲート電極５２と同じ構造に形成してもよく、ドレイン電極５６の主配線層８０及び上部バリア層８２にゲート電極５２の構造を採用することもできる。信号線３６及びソース電極５４はドレイン電極５６と同じ構造に形成され得る。
【００６３】
次に、図７を用いてＴＦＴ基板１０の製造方法を説明する。図７の（ａ）〜（ｄ）は、ＴＦＴ基板１０におけるゲート電極５２の製造方法を表している。
【００６４】
まず、図７（ａ）に示すように、ガラス基板５０の上面に、スパッタリングによって厚さ１５０ｎｍのＡｌ層７０ａを積層する。次に、積層したＡｌ層７０ａの上にスパッタリングによって、厚さ９０ｎｍのＴｉＮ層７２ａを積層する。
【００６５】
ＴｉＮ層７２ａは、Ｔｉをターゲット材料とし、ＡｒガスとＮ2ガスとを用いたスパッタリングによって積層されるが、このときスパッタガスの窒素流量比がスパッタリングの処理が進むにつれて連続的に高くなるようにスパッタリングがなされる。ＡｒガスとＮ2ガスとの流量比は、例えばスパッタリング開始時が１０：０でありスパッタリング終了時が６：４である。
【００６６】
なお、ターゲット材料にＭｏを用いて、ＴｉＮ層７２ａをＭｏＮの層としてもよい。スパッタリング開始時におけるスパッタガスの窒素流量比と、スパッタリング終了時におけるスパッタガスの窒素流量比との差は１５％以上であることが好ましい。エッチング条件が互いに異なる複数のエッチング処理を行うことによって、ＴｉＮ層７２ａの窒化率が下面から上面に向かうにつれて連続的あるいは不連続的に高くなるように形成してもよい。また、Ｔｉ層あるいはＴｉＮ層を形成した後にその上面から窒素プラズマ処理を施すことにより、上部の窒化率が下部の窒化率よりも高いＴｉＮ層７２ａを得ることもできる。
【００６７】
その後、ＴｉＮ層７２ａの上に、スピンコート法によってレジスト膜９０を形成し、フォトリソグラフィ法を用いてレジスト膜９０をパターニングすることにより、図７（ｂ）に示す積層構造が得られる。
【００６８】
次に、この積層構造に対して上方からドライエッチングを施して図７（ｃ）に示す構造が得られる。このエッチングガスには、例えばＣｌ2とＢＣｌ3の混合ガスが用いられる。エッチング時間は、例えば１３０秒である。次いで、Ｃｌ2ガスを用いたエッチングが例えば４０秒施されて、図７（ｄ）に示す構造が得られる。その後、レジスト膜９０がレジスト剥離液によって除去され、主配線層７０及びバリア層７２からなる２層構造のゲート電極５２が完成する。
【００６９】
上述のエッチング方法を用いることにより、ゲート電極５２に、基板面に対して傾斜した側面を形成することができる。なお、このゲート電極５２を形成する工程では、ＴＦＴ基板１０における走査線５４も同じ方法によって同時に形成される。
【００７０】
次に、基板上の全面に、プラズマＣＶＤ法によって厚さ３５０ｎｍのＳｉＮから成るゲート絶縁層７６を積層する。このとき、ゲート電極５２（特にバリア層７２）の側面が傾斜しており、ゲート絶縁層７６の下に急峻な斜面あるいは段差が存在しないため、材質あるいは密度を極端に変化させることなくゲート絶縁層７６を積層することができる。これにより、ゲート絶縁層７６におけるクラックの発生を無くすことができ、絶縁耐圧の低下も抑えることができる。
【００７１】
その後、基板上の全面に、プラズマＣＶＤ法によって、アモルファスシリコンを１２０ｎｍ、ｎ+アモルファスシリコンを３０ｎｍ積層する。次に、ｎ+アモルファスシリコンの上に、スピンコート法によってフォトレジスト膜を形成する。その後、フォトリソグラフィ法によってフォトレジスト膜をパターニングして、ｎ+アモルファスシリコンをパターニングするためのフォトレジストマスクを形成する。次に、ドライエッチング法を用いてｎ+アモルファスシリコンを所定の形状にエッチングした後、レジスト剥離液を用いてフォトレジストマスクを除去する。
【００７２】
次に、スパッタ法により、厚さ５０ｎｍのＭｏＮ層、厚さ１００ｎｍのＡｌ層、及び厚さ４０ｎｍのＭｏＮ層を順次形成し、その上全面にフォトレジスト膜を成膜した後、これらの層をフォトリソグラフィ法によってパターニングして、下部バリア層８３、主配線層８０、及び上部バリア層８２からなるドレイン電極５６を形成する。このとき、エッチング液には、例えば、燐酸を６７．３ｗｔ％、硝酸を５．２ｗｔ％、酢酸を１０ｗｔ％混合した水溶液を用いる。この工程では、ソース電極５４及び信号線３６も同時に形成される。
【００７３】
その後、フッ素系ガス及び塩素系ガスを用いたドライエッチングによって、ｎ+アモルファスシリコンをエッチングし、さらに、アモルファスシリコンをハーフエッチングして、オーミックコンタクト層７８及び真性半導体層７７が完成する。その後、レジスト剥離液によってフォトレジストマスクを除去する。
【００７４】
次に、プラズマＣＶＤ法により、厚さ３３０ｎｍにＳｉＮを積層して保護層８６を得る。その後、フォトリソグラフィ法を用いて保護層８６にドレイン電極５６に達するコンタクトホール６２を形成する。次に、スパッタ法により、厚さ７０ｎｍにＩＴＯを積層し、フォトリソグラフィ法を用いて画素電極３８を形成してＴＦＴ基板１０が完成する。
【００７５】
図８の（ａ）は、本願発明によるＴＦＴのゲート電極５２（実施形態１に対応）の側面を表した図であり、（ｂ）は参考例によるＴＦＴのゲート電極５２’の側面を表した図である。
【００７６】
図８の（ａ）に示すゲート電極５２は、１２０ｎｍのＡｌ層、窒素流量比が１５％のスパッタガスを用いて得られた厚さ８０ｎｍの第１ＴｉＮ層、及び窒素流量比が４５％のスパッタガスを用いて得られた厚さ１０ｎｍの第２ＴｉＮ層からなる積層構造体に対して、その上方からドライエッチングを施して得られ、Ａｌ層から主配線層７０が、第１ＴｉＮ層から第１バリア層７４が、第２ＴｉＮ層から第２バリア層７５がそれぞれ形成される。
【００７７】
ドライエッチング工程では、例えば塩素（Ｃｌ2）と３塩化ホウ素（ＢＣｌ3）の混合ガスを用いて、積層構造体をガラス界面までエッチングする。エッチング時間は、例えば１３０秒である。次いで、Ｃｌ2ガスを用いて積層構造体の側面をエッチングする。エッチング時間は、例えば４０秒である。このとき、エッチング速度は、Ｎの濃度が低いＴｉＮよりもＮの濃度が高いＴｉＮの方が速いため、図８（ａ）に示す構造のゲート電極５２が得られる。
【００７８】
図８の（ｂ）に示すゲート電極５２’は、Ａｌからなる厚さ１２０ｎｍの主配線層７０、及びＴｉからなる厚さ９０ｎｍのバリア層７２’からなる。
【００７９】
図８の（ａ）と（ｂ）とを比較してわかるように、本発明によるゲート電極５２の側面は、参考例によるゲート電極５２’の側面よりも傾斜がゆるやかに形成されており、斜面の凹凸も比較的少なく形成されている。
【００８０】
図９の（ａ）は、本願発明による第２のＴＦＴのゲート電極５２の側面を表した図であり、（ｂ）は参考例による第２のＴＦＴのゲート電極５２’の側面を表した図である。
【００８１】
図９の（ａ）に示すゲート電極５２は、厚さ１００ｎｍのＡｌ層、窒素流量比が３０％のスパッタガスを用いて得られた厚さ１０ｎｍの第１ＴｉＮ層、窒素流量比が４０％のスパッタガスを用いて得られた厚さ７０ｎｍの第２ＴｉＮ層、及び窒素流量比が６０％のスパッタガスを用いて得られた厚さ１０ｎｍの第３ＴｉＮ層からなる積層構造体に対して、その上方からドライエッチングを施して得られ、Ａｌ層から主配線層７０が、第１〜第３ＴｉＮ層からバリア層７２がそれぞれ形成される。
【００８２】
ドライエッチング工程では、例えば塩素（Ｃｌ2）と３塩化ホウ素（ＢＣｌ3）の混合ガスを用いて、積層構造体をガラス界面までエッチングする。エッチング時間は、例えば１００秒である。更に、同じ混合ガスを用いて積層構造体の側面をオーバーエッチング（追加エッチング）する。エッチング時間は、例えば３０秒である。このとき、エッチング速度は、Ａｌ層、第１ＴｉＮ層、第２ＴｉＮ層、第３ＴｉＮ層の順に速くなり（Ａｌ層＜第１ＴｉＮ層＜第２ＴｉＮ層＜第３ＴｉＮ層）、図９（ａ）に示すゲート電極５２が得られる。
【００８３】
図９の（ｂ）に示すゲート電極５２’は、Ａｌからなる厚さ１００ｎｍの主配線層７０、及びＴｉからなる厚さ９０ｎｍのバリア層７２’からなる。
【００８４】
図９の（ａ）と（ｂ）とを比較してわかるように、本発明によるゲート電極５２の側面は、参考例によるゲート電極５２’の側面よりも傾斜がゆるやかに形成されており、斜面の凹凸も比較的少なく形成されている。
【００８５】
本発明によれば、ＴＦＴ基板のゲート電極等の電気配線の側面を、基板面に対して傾斜した斜面とすることができ、また斜面をより凹凸の少ない滑らかな面とすることができるので、電気配線の上に積層される絶縁層の材質又は密度が不連続となることを防ぐことができ、また絶縁層におけるクラックの発生も防止することができる。従って、絶縁耐圧が高く高品質のＴＦＴ基板を提供することが可能となる。
【産業上の利用可能性】
【００８６】
本発明は、ＴＦＴ基板を有する液晶表示装置などの電気機器に好適に用いられる。
【図面の簡単な説明】
【００８７】
【図１】本発明による実施形態１の液晶表示装置１００の構造を模式的に表した斜視図である。
【図２】実施形態１の液晶表示装置１００におけるＴＦＴ基板１０の回路構成を模式的に表した平面図である。
【図３】実施形態１のＴＦＴ基板１０における１つの画素３０の構成を模式的に表した平面図である。
【図４】実施形態１のＴＦＴ基板１０におけるＴＦＴの構成を模式的に表した断面図である。
【図５】（ａ）〜（ｄ）は実施形態１のＴＦＴの製造方法を模式的に表した断面図である。
【図６】実施形態２のＴＦＴ基板１０におけるＴＦＴの構成を模式的に表した断面図である。
【図７】（ａ）〜（ｄ）は実施形態２のＴＦＴの製造方法を模式的に表した断面図である。
【図８】（ａ）は本願発明によるＴＦＴのゲート電極の側面を表した図であり、（ｂ）は参考例によるＴＦＴのゲート電極の側面を表した図である。
【図９】（ａ）は本願発明による他のＴＦＴのゲート電極の側面を表した図であり、（ｂ）は参考例による他のＴＦＴのゲート電極の側面を表した図である。
【図１０】参考例のＴＦＴの構成を模式的に表した断面図である。
【符号の説明】
【００８８】
１０  ＴＦＴ基板
１２  対向基板
１４  走査線駆動回路
１６  信号線駆動回路
１８  制御回路
２０、２２  偏光板
２４  バックライトユニット
３０  画素
３２、３２’  ＴＦＴ
３４  走査線（ゲートバスライン）
３６  信号線（ソースバスライン）
３８  画素電極
４０  補助容量線（蓄積容量線、Ｃｓライン）
５０  ガラス基板
５２、５２’  ゲート電極（ゲートメタル層）
５４  ソース電極（ソースメタル層）
５６  ドレイン電極（ドレインメタル層）
５８  半導体層
６０  補助容量電極（蓄積容量電極、Ｃｓ電極）
６２、６４  コンタクトホール
７０  主配線層
７２、７２’  バリア層
７４  第１バリア層
７５  第２バリア層
７６  ゲート絶縁層
７７  真性半導体層
７８  オーミックコンタクト層
８０  主配線層
８２  上部バリア層
８３  下部バリア層
８６  絶縁層（保護層）
９０  レジスト層（マスク用レジスト）
１００、１００’  液晶表示装置
【図１】
2009200355.tif 000003
【図２】
2009200355.tif 000004
【図３】
2009200355.tif 000005
【図４】
2009200355.tif 000006
【図５】
2009200355.tif 000007
【図６】
2009200355.tif 000008
【図７】
2009200355.tif 000009
【図８】
2009200355.tif 000010
【図９】
2009200355.tif 000011
【図１０】
2009200355.tif 000012