(57)【要約】【課題】  ２層配線を有するアレイ基板において、層間絶縁膜の段差部における第２配線層のエッチング残りを抑制する。【解決手段】  表示部（表示領域Ｈ）と、その周囲に配される額縁部とを有するアレイ基板である。額縁部は、薄膜トランジスタ等により構成される駆動回路を備える。また、薄膜トランジスタと接続されるソース電極及びドレイン電極を含む第１配線層１７と、第１配線層１７上に第２層間絶縁膜１８を介して形成される第２配線層１９とを有する。第２配線層１９は、Ａｌを含むＡｌ配線層１９ａと、Ａｌ配線層１９ａの表面を覆うトップバリアメタル層１９ｂとから構成され、Ａｌ配線層１９ａの底面を覆うボトムバリアメタル層が形成されていない。【選択図】  図４
2009133965.tif 000002
【特許請求の範囲】
【請求項１】
表示部と、その周囲に配される額縁部とを有するアレイ基板であって、
前記額縁部は、薄膜トランジスタにより構成される駆動回路を備えるとともに、少なくとも前記薄膜トランジスタのソース電極及びドレイン電極を含む第１配線層と、当該第１配線層上に層間絶縁膜を介して形成される第２配線層とを有し、
前記第２配線層は、Ａｌを含むＡｌ配線と、当該Ａｌ配線の表面を覆うトップバリアメタル層とから構成され、Ａｌ配線の底面を覆うボトムバリアメタル層が形成されていないことを特徴とするアレイ基板。
【請求項２】
前記層間絶縁膜の段差部に、前記Ａｌ配線のエッチング残渣が酸化されたＡｌ酸化物が存在していることを特徴とする請求項１記載のアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示部と額縁部を有するアレイ基板に関するものであり、特に、２層配線を有するアレイ基板の改良に関するものである。
【背景技術】
【０００２】
アクティブマトリックス型液晶表示素子においては、１画素の液晶を駆動するのに１つの薄膜トランジスタが必要であり、多結晶シリコン（ポリシリコン）をチャンネル層に使用した多結晶薄膜トランジスタをガラス基板上に形成する技術が開発されている。プロセス技術の進歩により、低いプロセス温度でガラス基板上に高性能な多結晶薄膜トランジスタを形成することが可能になっている。
【０００３】
多結晶シリコン膜を用いた液晶表示パネルの製造においては、前記の通りドライバー回路や電源回路等、駆動回路を構成する薄膜トランジスタを基板上に作り込むことが行われており、例えば外付け集積回路（ＩＣ）として設置していた駆動回路についても、液晶表示パネルの額縁領域に作り込むようになってきている。
【０００４】
この場合、液晶表示パネルの周囲に配線形成等のために必要となる額縁領域の狭小化が大きな課題となる。液晶トランジスタアレイにおいて回路内蔵を行おうとすると、薄膜トランジスタ個数及び配線数が大きくなるため、前記額縁領域の幅を大きくせざるを得ない。従来のように信号線を１層構造の配線で形成した場合、配線が互いに交差しないように平行にレイアウトするしかなく、配線の占める面積が大きくなり、額縁領域を縮小することは難しい。額縁領域の狭小化を実現するためには、例えば配線を微細化することが考えられるが、配線を微細化すると配線抵抗の増加が問題になるおそれがある。そこで、配線を多層化（２層化）することが検討されている（例えば、特許文献１等を参照）。
【０００５】
特許文献１には、表示部と額縁部を有するアレイ基板を備え、前記表示部は、複数の配線と、前記配線と接続された複数の薄膜トランジスタとを備え、前記額縁部は、前記薄膜トランジスタを駆動する駆動回路を備え、前記配線は、第１配線材料によって形成された第１配線層と、第１配線層上に形成された第２配線層とを備える画像表示装置が開示されている。特許文献１記載の発明では、配線を第１配線層と第２配線層とから構成するとともに、これら配線層において微細化に適した材料及び低抵抗な材料を役割に応じて使い分けることで、狭額縁化を実現している。
【特許文献１】特開２００２−２９７０５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ただし、前述のように２層配線化した場合、特に上層配線において、層間絶縁膜の段差部にエッチング残りが発生し、これがショート等の原因となるという問題が生じている。例えば、層間絶縁膜にＣＶＤ等により成膜された絶縁膜を用いると、上層配線ほど下地である層間絶縁膜の段差が大きくなり、段差部にエッチング残りが発生し易くなる傾向にある。配線のエッチング残り（金属）が残存した場合、例えば前記段差の方向が配線を横切る方向であると、配線間を電気的にショートする要因となる。
【０００７】
このような問題は、例えば層間絶縁膜に平坦化材料を用いることで、ある程度は解消可能であるが、液晶表示パネルの分野においては、前記エッチング残りを完全に解消することは難しい。液晶表示パネルでは表示部と回路部があり、配線幅や配線間隔の差が大きいことから、層間絶縁膜に平坦化材料を用いたとしても、全体を平坦化することが難しいからである。また、液晶表示パネルにおいては、配線の微細化が進められているが、配線の微細化が進むと前述のエッチング残りの発生が顕著になる傾向にある。
【０００８】
本発明は、このような従来の実情に鑑みて提案されたものであり、多層配線化による額縁領域の狭小化を実現すると同時に、第２配線層のエッチング残りによるショートの発生を抑制することが可能なアレイ基板を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前述の目的を達成するために、本発明のアレイ基板は、表示部と、その周囲に配される額縁部とを有するアレイ基板であって、前記額縁部は、薄膜トランジスタにより構成される駆動回路を備えるとともに、少なくとも前記薄膜トランジスタのソース電極及びドレイン電極を含む第１配線層と、当該第１配線層上に層間絶縁膜を介して形成される第２配線層とを有し、前記第２配線層は、Ａｌを含むＡｌ配線と、当該Ａｌ配線の表面を覆うトップバリアメタル層とから構成され、Ａｌ配線の底面を覆うボトムバリアメタル層が形成されていないことを特徴とする。
【００１０】
液晶表示装置の分野で多層配線技術を用いる場合、Ａｌを主材料とする配線には、半導体層へのＡｌ拡散やＡｌのヒロック等を防止するためにバリアメタル層が必要であり、Ａｌ配線の上面を保護するトップバリアメタル層や底面を保護するボトムバリアメタル層を形成するのが通常である。また、前記トップバリアメタル層やボトムバリアメタル層には、Ｔｉ系材料が良く用いられる。
【００１１】
このような状況の中、本発明者らが検討を重ねた結果、Ａｌを主材料とするＡｌ配線に比べて、Ｔｉ等により形成されるバリアメタル層はエッチング残りし易いことがわかった。Ａｌに比べてＴｉは材質的にエッチング残りし易い性質を有するものと推測される。そこで、本発明においては、前述の通り、Ａｌ配線の底面を覆うボトムバリアメタル層を形成しない構成としている。ボトムバリアメタル層を形成しないことにより、エッチング残りの発生が大幅に抑制される。
【００１２】
また、第２配線層をＡｌ配線とトップバリアメタル層の２層構成とした場合、仮にエッチング残りが生じたとしても、層間絶縁膜の段差部に残存するのはＡｌである。Ａｌは酸化により容易に酸化物（絶縁物）とすることができ、そのような処理を行えば、ショートの発生がさらに抑制される。
【発明の効果】
【００１３】
本発明によれば、第２配線層をドライエッチングする際に段差部に生じ易いエッチング残りを解消することができ、仮にエッチング残りが生じた場合にも、これを絶縁物化することが可能である。したがって、本発明のアレイ基板を用いることにより、微細加工により生じ易くなる加工不具合（配線ショート）を防ぎ、狭額縁化を実現したディスプレイ（液晶表示装置等）を提供することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を適用したアレイ基板について、図面を参照して詳細に説明する。
【００１５】
先ず、本発明を適用したアレイ基板が組み込まれた液晶表示装置の構成について説明する。液晶表示装置は、図１に示すように、アレイ基板２と対向基板３により構成される液晶表示パネル１を備え、これらアレイ基板２と対向基板３の間の液晶層を、アレイ基板２上に形成された薄膜トランジスタ（画素トランジスタ）をスイッチング素子として駆動することで、画像の表示が行われる。
【００１６】
ここで、表示部である表示領域Ｈにおいては、アレイ基板２に各画素に対応して画素電極がマトリクス状に形成されるとともに、画素電極の行方向に沿って走査線が形成され、列方向に沿って信号線が形成されている。さらに、各走査線と信号線の交差位置に前記画素トランジスタが形成されている。
【００１７】
一方、アレイ基板２の周辺領域（液晶表示パネル１の額縁領域）には、アレイ基板２に配列形成される信号線に駆動信号を供給する信号線駆動回路４や、走査線に駆動信号を供給する走査線駆動回路５等の駆動回路が形成されている。これら駆動回路は、複数の薄膜トランジスタと、これら薄膜トランジスタ接続される配線等から構成されている。
【００１８】
図２は、液晶表示パネル１の額縁領域に形成された駆動回路の一部を示す概略断面図である。額縁領域に形成される駆動回路は、複数の薄膜トランジスタを備えているが、これら薄膜トランジスタは、例えばポリシリコンを活性層としてアレイ基板２上に直接形成されている。すなわち、前記薄膜トランジスタは、ガラス基板１１上にアンダーコート層１２を介して多結晶半導体層（ポリシリコン層）１３を形成し、当該多結晶半導体層１３を活性層（チャネル層）として利用することにより構成されている。
【００１９】
ガラス基板１１上には、前記の通りアンダーコート層１２が形成されるが、これはガラス基板１１の表面の傷や穴等を塞いで平坦化すること、ガラス基板１１に含まれる不純物の多結晶半導体層１３への拡散を防止すること等を目的に形成されている。このアンダーコート層１２は、例えばシリコン酸化膜やシリコン窒化膜等を成膜することにより形成されるが、例えば、熱処理により流動化する流動化樹脂からなる平坦化層と、不純物の拡散を防止する被覆層とからなる積層構造とすることも可能である。あるいは、前記ガラス基板１１が平坦化に優れ、含まれる不純物も少ない場合には、前記アンダーコート層１２を省略することも可能である。
【００２０】
前記アンダーコート層１２上に形成される多結晶半導体層１３は、例えばプラズマＣＶＤ法により成膜された非晶質シリコン（ａ−Ｓｉ）をアニールした後、レーザ照射等によって多結晶化することにより形成されるものである。この多結晶半導体層１３は、エッチングにより島状に素子分離されている。なお、本実施形態の場合、前記多結晶半導体層１３はｎチャンネル型薄膜トランジスタに対応するものであり、各多結晶半導体層１３には、不純物注入によりソース領域１３Ａ，及びドレイン領域１３Ｂが形成されている。
【００２１】
前記多結晶半導体層１３のチャネル上には、ゲート絶縁膜１４を介してゲート電極１５が形成され、さらには薄膜トランジスタと他の回路とを結ぶ配線が形成されているが、本実施形態においては、前記配線が多層配線化（２層配線化）されている。また、薄膜トランジスタの近傍には補助容量線Ｃが形成され、補助容量Ｃｓが構成されている。
【００２２】
２層配線について説明すると、前記２層配線は、具体的には、ゲート電極１５上に第１層間絶縁膜１６を介して第１配線層１７が形成されるとともに、第１配線層１７上に第２層間絶縁膜１８を介して第２配線層１９が形成されることにより構成されている。そして、これら配線のうち、下層配線である第１配線層１７が第１層間絶縁膜１６に形成したコンタクトホールを介して薄膜トランジスタのソース領域１３Ａ，あるいはドレイン領域１３Ｂと接続されている。第２配線層１９は、第２層間絶縁膜１８に形成したコンタクトホールを介して第１配線層１７と任意の位置で接続されているが、第１配線層１７と接続されることなく独立に形成されるものであってもよい。
【００２３】
前述のように配線を２層配線化したのは、額縁領域の狭小化のためである。配線を単層配線（第１配線層１７のみ）とした場合、第１配線層１７同士を交差させることはできず、例えば薄膜トランジスタ上に形成することも難しい。したがって、配線引き回しのためにある程度の面積が必要であり、額縁領域を狭小化することが難しくなる。２層配線化すれば、例えば第１配線層１７と第２配線層１９を交差させることが可能であり、第２配線層１９を薄膜トランジスタと重なる位置に形成することも可能になるので、配線の自由度が増し、配線引き回しのための面積を大幅に削減することが可能になる。
【００２４】
前述のような２層配線化を行った場合、第１配線層１７上に形成される第２層間絶縁膜１８はなるべく平坦化することが好ましい。しかしながら、第２層間絶縁膜１８を例えばＣＶＤ法等により形成される窒化シリコン膜により形成した場合、ゲート電極１５や補助容量線Ｃ、第１配線層１７の凹凸が反映され、第２層間絶縁膜１８の表面に段差部ｄが形成される。
【００２５】
前記段差部ｄは、上部になるほど大きくなる傾向にあり、上部絶縁膜である第２層間絶縁膜１８の表面において、前記段差部ｄの形成を回避することは難しい。図３（ａ）に前記段差部ｄを拡大して示す。前記段差部ｄは、細い溝状に形成されることが多く、第２配線層１９を形成する際に金属層を全面に形成すると、この中に金属が入り込み、第２配線層１９のエッチング後にも残存するエッチング残りが発生する。特に、第２配線層１９の最下層としてＴｉ等からなるボトムバリアメタル層を形成した場合、前記エッチング残りが発生し易い。図３（ｂ）に示すように、前記段差部ｄ内に金属Ｍが残存した場合、配線ショートの要因となる。例えば、前記段差部ｄが第２配線層１９の配線間を横切る形で形成されていた場合、残存した金属Ｍによって配線間がショートする。
【００２６】
そこで、本実施形態においては、前記第２配線層１９のボトムバリアメタル層を省略し、第２配線層１９をＡｌを含むＡｌ配線層とトップバリアメタルの２層構成とし、前記エッチング残りの発生を抑制するようにしている。第２配線層１９を前記２層構成とした場合、前記段差部ｄにはＡｌを主材料とするＡｌ配線が入り込むことになるが、ＡｌはＴｉ等に比べてエッチングが容易であり、エッチング残りが発生し難い。
【００２７】
図４に各配線層の詳細構成を示す。前述の通り、第１層間絶縁膜１６上に第１配線層１７が形成されるとともに、前記第１配線層１７を覆う絶縁層である第２層間絶縁膜１８を介して第２配線層１９が形成されているが、これら第１配線層１７や第２配線層１９の配線主体となっているのは、電気抵抗が小さなＡｌを主材料とするＡｌ配線１７ａ，１９ａである。
【００２８】
前記Ａｌ配線１７ａ，１９ａが例えば純アルミニウム等により形成されている場合、そのままでは腐食し易く、マイグレーションも発生し易い。また、第１配線層１７においては、多結晶半導体層１３とのコンタクトのため、Ａｌが多結晶半導体層１３に拡散しないようにする必要もある。そこで、第１配線層１７については、前記Ａｌ配線１７ａの上面側にトップバリアメタル層１７ｂが形成されるとともに、Ａｌ配線１７ａの底面側にボトムバリアメタル層１７ｃが形成されている。前記トップバリアメタル層１７ｂやボトムバリアメタル層１７ｃは、例えば導電性を有するとともに、Ａｌ拡散に対するバリア性を有し、且つ腐食し難くマイグレーションも発生し難い高融点金属により形成すればよい。高融点金属としては、例えばＴｉ、Ｔａ、Ｎｂ、Ｗ、Ｍｏを挙げることができる。
【００２９】
一方、前記第２配線層１９については、Ａｌ配線１９ａの底面側にはボトムバリアメタル層が形成されておらず、Ａｌ配線１９ａの上面側にトップバリアメタル層１９ｂのみが形成されている。第２配線層１９においては、多結晶半導体層とのコンタクトの必要がなく、第１配線層１７のトップバリアメタル層１７ｂ（Ｔｉ）やＡｌ配線１７ａ（Ａｌ）とのコンタクトになるため、ボトムバリアメタル層は無くても良い。そして、第２配線層１９において、ボトムバリアメタル層を形成しないことにより、エッチング残りの発生を抑制することができる。
【００３０】
なお、前述のように第２配線層１９のボトムバリアメタル層を省略した場合においても、Ａｌ配線１９ａのエッチング残渣が段差部ｄ内に残存する可能性がある。このような場合には、段差部ｄ内に残存するＡｌを酸化して酸化物とすることもできる。ＡｌはＴｉ等に比べて容易に酸化することが可能である。この場合には、図３（ｃ）に示すように、段差部ｄ内にＡｌ酸化物Ｓが残存する形になるが、Ａｌ酸化物Ｓは絶縁物であり、配線ショートの原因になることはない。
【００３１】
次に、前述の構成を有するアレイ基板の製造方法について説明する。
【００３２】
アレイ基板を作製するには、通常のアレイ基板の作製と同様、基板上に例えば膜厚１００ｎｍの半導体層を所望のパターンで形成した後、例えば膜厚５０ｎｍのゲート絶縁膜をＣＶＤ法等により形成する。その上に、ゲート電極となる金属膜を例えば膜厚３００ｎｍとなるようにスパッタ法により形成し、フォトリソグラフィ工程、エッチング工程等で所望のゲート電極パターンとなるようにパターニングする。
【００３３】
次いで、例えば厚さ７００ｎｍの層間絶縁膜を例えばＣＶＤにより形成する。この層間絶縁膜は、第１層間絶縁膜に該当する。そして、この層間絶縁膜に対して、半導体層へのコンタクトホールを形成する。コンタクトホールは、例えばドライエッチング法により所望の形状に形成する。
【００３４】
その後、逆スパッタ等により酸化皮膜を除去した後、ソース・ドレイン配線を含む第１配線層を形成する。この第１配線層の形成においては、Ａｌを母材とするＡｌ配線層を形成するとともに、その上下にＴｉ等によりバリアメタル層を形成する。すなわち、ボトムバリアメタル層、Ａｌ配線層、及びトップバリアメタル層を総膜厚が例えば５００ｎｍとなるようにスパッタ法等により成膜し、フォトリソグラフィ工程やエッチング工程等により所望のパターンにパターニングする。これにより３層構成の第１配線層が形成される。第１配線層は、前記コンタクトホールを介して半導体層と接続されるソース・ドレイン配線を含む。
【００３５】
次に、前記第１配線層を覆って第２間絶縁膜を形成し、その上に第２配線層を形成する。第２層間絶縁膜は、例えば膜厚６００ｎｍの窒化シリコン膜等をＣＶＤ法により形成する。第２層間絶縁膜の一部を平坦化材料を塗布することにより形成してもよい。第２配線層の形成方法は、第１配線層と同様であるが、ボトムバリアメタル層の形成は省略する。したがって、第２配線層の形成に際しては、Ａｌ配線層及びトップバリアメタル層をスパッタ法等により成膜し、フォトリソグラフィ工程やエッチング工程等により所望のパターンにパターニングする。
【００３６】
前記第２配線層の形成においては、ボトムバリアメタル層を形成していないことから、エッチング残りが発生し難い。ただし、Ａｌ配線層のエッチング残りが発生することがある。そのような場合には、段差部内に残存したＡｌを酸化処理し、酸化物とすることが好ましい。
【００３７】
酸化処理としては、例えば水蒸気処理や高温の水洗処理等を挙げることができる。例えば、前記第２配線層を所望のパターンにエッチングした後、パターニングの際にマスクとして用いたレジストを剥離し、前記水蒸気処理または高温水洗処理を行う。前記水蒸気処理は、低温水蒸気処理とすることが好ましい。前記高温水洗処理は、例えば９０℃以上の熱水を用いた洗浄処理とすることが好ましい。
【００３８】
これら水蒸気処理や高温水洗処理等の酸化処理を行うことにより、段差部（段差が高くスペースの狭い箇所）に第２配線層のＡｌが残っても、Ａｌ酸化物（絶縁物）となり配線ショートを回避することができる。また、この時、第２配線層の配線部においては、Ａｌ配線層がトップバリアメタル層により覆われているので、Ａｌ配線層が酸化されることはなく、絶縁膜となることはない。
【図面の簡単な説明】
【００３９】
【図１】液晶表示パネルの概略構成を示す斜視図である。
【図２】アレイ基板の駆動回路部の断面構造の一例を示す概略断面図である。
【図３】第２層間絶縁膜に形成される段差部近傍を拡大して示す概略断面図であり、（ａ）は段差部形状を示す図、（ｂ）は金属Ｍが残存する状態を示す図、（ｃ）はＡｌ酸化物Ｓが残存する状態を示す図である。
【図４】第１配線層と第２配線層の層構成を示す概略断面図である。
【符号の説明】
【００４０】
１  液晶表示パネル、２  アレイ基板、３  対向基板、１１  ガラス基板、１２  アンダーコート層、１３  多結晶半導体層、１３Ａ  ソース領域、１３Ｂ  ドレイン領域、１４  ゲート絶縁膜、１５  ゲート電極、１６  第１層間絶縁膜、１７  第１配線層、１８  第２層間絶縁膜、１９  第２配線層、ｄ  段差部、Ｓ  Ａｌ酸化物
【図１】
2009133965.tif 000003
【図２】
2009133965.tif 000004
【図３】
2009133965.tif 000005
【図４】
2009133965.tif 000006