(57)【要約】【課題】  画像劣化を防止し、しかも歩留まりを向上させることができる表示装置を提供する。【解決手段】  表示装置が有する発光素子回路１０は、供給される電流に応じて発光する発光素子をそれぞれ有する画素１０５，１０６，１０７と、それらの画素１０５，１０６，１０７に共通して接続されており、当該接続された複数の画素１０５，１０６，１０７を駆動する駆動回路１０１と、これらの画素１０５，１０６，１０７に共通して接続可能に構成されており、リペア作業により、当該接続可能な複数の画素１０５，１０６，１０７と接続された場合に、当該複数の画素１０５，１０６，１０７を駆動する冗長回路１０２とを備えている。【選択図】    図２
2009003009.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配列され、供給される電流に応じて発光する発光素子をそれぞれ有する画素と、
複数の前記画素からなる画素群毎に設けられ、当該画素群に属する複数の画素に共通して接続されており、当該接続された複数の画素を駆動する駆動回路と、
複数の前記画素からなる画素群毎に設けられ、当該画素群に属する複数の画素に共通して接続可能に構成されており、当該接続可能な複数の画素と接続された場合に、当該複数の画素を駆動する冗長回路と
を備える、アクティブマトリクス駆動型の表示装置。
【請求項２】
前記冗長回路と接続可能な複数の画素の組合せと、前記駆動回路と接続されている複数の画素の組合せとが異なっている、請求項１に記載の表示装置。
【請求項３】
前記冗長回路と接続可能な画素の数が、前記駆動回路部と接続されている画素の数よりも多い、請求項１または２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機ＥＬ（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）素子に代表される自発光素子を備えたアクティブマトリクス駆動型の表示装置に関する。
【背景技術】
【０００２】
近年では、ＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）に代わり、ＦＰＤ（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ）に対する関心が高まってきている。代表的なＦＰＤとしては、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｐｌａｙ）およびＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）が既に実用化されている。しかし、これらのＦＰＤには、次のような問題点があることが指摘されている。
【０００３】
すなわち、ＬＣＤはそれ自体が非発光であるため、高輝度のバックライトを必要とし、その結果、消費電力が高くなる傾向がある。また、視野角および応答速度に関しても、ＣＲＴと比べて、ＬＣＤは劣っている。他方、ＰＤＰは自発光素子を用いており、しかも、視野角および応答速度についてもＣＲＴと同等以上の性能を有している。しかしながら、ＰＤＰの場合、駆動するために高電圧が必要となるため、低消費電力化を実現することが困難であるという問題がある。
【０００４】
ＬＣＤおよびＰＤＰが上記のような問題を有しているのに対して、有機ＥＬデバイスは、これらの問題を解決しうる可能性がある。そのため、次世代のＦＰＤの候補として、有機ＥＬデバイスを備える表示装置が注目されている。
【０００５】
有機ＥＬデバイスは、通常、次のような方法で作成される。まず、洗浄されたガラス、石英、またはプラスティックなどの支持基板上に、陽極（アノード）を形成し、パターニングを行う。一般的に、陽極としては、仕事関数の大きいＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）が選ばれるが、その他の金属であってもよい。陽極の形成には、通常、スパッタ法が用いられる。
【０００６】
このようにして陽極を形成した後、有機ＥＬ層の形成を行う。一般的に、低分子有機ＥＬの場合であれば、真空蒸着法により有機ＥＬ層が形成され、他方、高分子有機ＥＬの場合であれば、スピンコート法またはインクジェット法により形成される。ここで、インクジェット法は、有機ＥＬの塗り分けが必要な場合に選択される。
【０００７】
なお、有機ＥＬ層を形成する前後において、発光効率を高めるために、中間層（インターレイヤー）を形成する場合もある。
【０００８】
有機ＥＬ層の形成後、陰極（カソード）を真空蒸着などによって形成し、封止する。これにより、有機ＥＬデバイスが完成する。
【０００９】
このようにして作成される有機ＥＬデバイスを表示装置に適用する場合、一般的には、有機ＥＬデバイスがマトリクス状に配設される。有機ＥＬデバイスとともに薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を形成し、このＴＦＴによって有機ＥＬを駆動するものをアクティブマトリクス駆動型の表示装置と呼び、ＴＦＴを形成せずに電極のみで駆動するものをパッシブマトリクス駆動型の表示装置と呼ぶ。
【００１０】
アクティブマトリクス駆動の場合、各画素に設けられたＴＦＴによりスイッチングを行うため、クロストークが極めて小さく、また、パッシブマトリクス駆動のように高輝度で発光させる必要がないために、寿命を延ばすことができるという利点がある。その一方で、アクティブマトリクス駆動の場合、ＴＦＴの閾値及び移動度等のバラツキに起因して輝度ムラが発生するという欠点がある。そのため、良好な画像表示を実現するためには、この輝度ムラの補償を行う必要が生じる。
【００１１】
輝度ムラの補償には、ＴＦＴを用いて構成されるプログラム回路によって電圧プログラムを行うことにより補償を行う内部補償方式（例えば、特許文献１を参照。）と、パネルの外部メモリに輝度データを持たせることにより補償を行う外部補償方式（例えば、特許文献２を参照。）とがある。
【００１２】
ところで、アクティブマトリクス駆動型の表示装置においては、３つの画素（赤、緑、青）からなる画素群が１つの表示単位となり、これらの画素毎に当該画素を駆動する駆動回路が設けられるのが一般的である。しかし、この場合では、駆動回路が画素の数だけ必要となるため、高コスト化を招くとともに、回路構成が複雑になる等の不都合が生じる。そこで、画素毎ではなく、画素群毎に設けられ、その画素群に属する複数の画素を駆動する駆動回路を備える構成が提案されている（例えば、特許文献３及び４を参照。）。
【特許文献１】特開２００４−３４１４４４号公報
【特許文献２】特開平９−３０５１４６号公報
【特許文献３】特開２００５−１４８７４９号公報
【特許文献４】特開２００３−１２２３０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１に開示されている内部補償方式の表示装置の場合、輝度ムラを補償することができるものの、各画素に必要となるＴＦＴ数及び配線数が大幅に増加するため、歩留まりが低下するという問題がある。また、特許文献２に開示されている外部補償方式の表示装置の場合、外部に大容量のメモリを搭載する必要があるため、高コスト化を招くという問題がある。
【００１４】
さらに、上述したような複数の画素に対して１つの駆動回路を設ける構成において、その駆動回路に欠陥等が発生した場合、対応する複数の画素を表示に用いることができなくなるという問題がある。画素毎に１つの駆動回路を設ける構成であれば、その駆動回路に欠陥等が発生したとしても、その１つの画素のみが表示に利用できないだけである。これに対し、複数の画素に対して１つの駆動回路を設ける構成の場合、１つの駆動回路に欠陥等が生じると当該複数の画素のすべてで表示ができなくなるため、画像表示に与える影響はより大きいといえる。
【００１５】
本発明は斯かる事情に鑑みてなされたものであり、その目的は複数の画素に対して１つの駆動回路を設ける構成において、その駆動回路に欠陥等が発生した場合であっても、画像表示の劣化を防止することができる表示装置を提供することにある。
【課題を解決するための手段】
【００１６】
上述した課題を解決するために、本発明の表示装置は、マトリクス状に配列され、供給される電流に応じて発光する発光素子をそれぞれ有する画素と、複数の前記画素からなる画素群毎に設けられ、当該画素群に属する複数の画素に共通して接続されており、当該接続された複数の画素を駆動する駆動回路と、複数の前記画素からなる画素群毎に設けられ、当該画素群に属する複数の画素に共通して接続可能に構成されており、当該接続可能な複数の画素と接続された場合に、当該複数の画素を駆動する冗長回路とを備える。
【００１７】
このように構成すると、複数の画素を駆動する駆動回路に欠陥等が生じたとしても、冗長回路によってそれらの画素を駆動することが可能になるため、歩留まりを向上させることが可能になる。
【００１８】
また、前記発明に係る表示装置において、前記冗長回路と接続可能な複数の画素の組合せと、前記駆動回路と接続されている複数の画素の組合せとが異なっていてもよい。
【００１９】
さらに、前記発明に係る表示装置において、前記冗長回路と接続可能な画素の数が、前記駆動回路部と接続されている画素の数よりも多くてもよい。
【発明の効果】
【００２０】
本発明に係る表示装置によれば、駆動回路に欠陥等が発生した場合であっても、画像表示の劣化を防止することができ、しかも歩留りを上げることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、下記の各実施の形態においては、３つの画素を１つの駆動回路又は冗長回路で駆動する場合について説明する。これは、表示装置における表示単位が、一般的に３つの画素（赤、緑、青）から構成されることに対応しているが、本発明はこれに限られるわけではなく、少なくとも２つ以上の画素を１つの駆動回路又は冗長回路で駆動する構成であればよい。
【００２２】
（実施の形態１）
実施の形態１は、電圧プログラム回路を用いて構成された表示装置である。以下、その構成及び動作について説明する。
【００２３】
［表示装置の構成］
図１は、本発明の実施の形態１に係る表示装置の構成を示すブロック図である。図１に示すように、表示装置１は、ＥＬ表示パネル１１と、このＥＬ表示パネル１１を駆動するための制御回路１２、ゲートドライバ１３ａ及び１３ｂ、並びにソースドライバ１４とを備えている。
【００２４】
ＥＬ表示パネル１１は、アクティブマトリクス駆動型の有機ＥＬ表示素子である。このＥＬ表示パネル１１には、互いに平行に配された第１のゲートライン１５２及び第２のゲートライン１５３と、データライン１５１とが、交互に交差するように配設されるとともに、それらの第１のゲートライン１５２及び第２のゲートライン１５３とデータライン１５１との交点に対応して、発光素子回路１０が配設されている。したがって、複数の発光素子回路１０が、マトリクス状に配設されていることになる。
【００２５】
第１のゲートライン１５２及び第２のゲートライン１５３は、ゲートドライバ１３ａ及び１３ｂによってそれぞれ駆動される。また、データライン１５１は、ソースドライバ１４によって駆動される。さらに、これらのゲートドライバ１３ａ及び１３ｂ並びにソースドライバ１４は、制御回路１２によってその動作が制御される。
【００２６】
［発光素子回路の構成］
次に、上述したようにしてマトリクス状に配設されている発光素子回路１０の構成について説明する。
【００２７】
図２は、本発明の実施の形態１に係る表示装置１が備える発光素子回路１０の構成の一例を示す回路図である。図２に示すように、発光素子回路１０は、画素１０５，１０６，１０７、及び、これらの画素１０５，１０６，１０７と接続箇所１０３を介して接続され、画素１０５，１０６，１０７を駆動する駆動回路１０１を備えている。各画素１０５，１０６，１０７は、ダイオード特性を有し、供給される電流に応じて発光する発光素子である有機ＥＬ素子１１１ａ，１１１ｂ，１１１ｃ、及び、それらの有機ＥＬ素子１１１ａ，１１１ｂ，１１１ｃと接続箇所１０３との間に設けられたトランジスタ１１０ａ，１１０ｂ，１１０ｃをそれぞれ有している。接続箇所１０３側から供給される電流は、これらのトランジスタ１１０ａ，１１０ｂ，１１０ｃを介して有機ＥＬ素子１１１ａ，１１１ｂ，１１１ｃにそれぞれ供給される。なお、トランジスタ１１０ａ，１１０ｂ，１１０ｃの各ゲートは、図示しないドライバによって駆動される信号ライン１５４，１５５，１５６とそれぞれ接続されている。
【００２８】
駆動回路１０１は、トランジスタ１６及び１７と、容量素子１０８とを有している。ここで、トランジスタ１６は、電源ラインｖｄｄと接続箇所１０３との間に設けられている。また、容量素子１８は、その一端がトランジスタ１６のゲートに、他端が電源ラインｖｄｄにそれぞれ接続されており、トランジスタ１６のゲート−ソース間の電位差を保持する。
【００２９】
トランジスタ１７は、容量素子１０９の一端と接続箇所１０３との間に設けられており、第２のゲートライン１５３によって駆動制御される。なお、この容量素子１０９の他端は、第１のゲートライン１５２によって駆動制御されるトランジスタ１０８を介して、データライン１５１と接続されている。
【００３０】
発光素子回路１０は、上述した画素１０５，１０６，１０７及び駆動回路１０１の他に、冗長回路１０２を備えている。この冗長回路１０２と駆動回路１０１とは、図２に示すように、回路構成が同様である一方で、駆動回路１０１が接続箇所１０３と接続されているのに対し、冗長回路１０２がリペア箇所１０４と接続されている点で異なっている。このリペア箇所１０４は、画素１０５，１０６，１０７と接続されていないものの、レーザーなどによってこれらの画素１０５，１０６，１０７と接続可能なように構成されている。
【００３１】
以下、接続箇所１０３及びリペア箇所１０４の構成の詳細について説明する。図３は、接続箇所１０３及びリペア箇所１０４の構成を模式的に示す平面図であり、（ａ）は接続箇所１０３の構成を、（ｂ）はリペア箇所１０４の構成をそれぞれ示している。また、図４Ａは、図３のＩＶＡ−ＩＶＡ線矢視図であり、図４Ｂは、図３のＩＶＢ−ＩＶＢ線矢視図である。図４Ｂ（ａ）においてはリペア前におけるリペア箇所１０４の構成を、（ｂ）においてはリペア後におけるリペア箇所１０４の構成をそれぞれ示している。
【００３２】
図３（ａ）及び図４Ａに示すように、接続箇所１０３は、駆動回路１０１と接続されている第１の金属線１８０と、その第１の金属線１８０の上方に設けられ、各画素１０５，１０６，１０７と接続されている第２の金属線１８１と、これら第１の金属線１８０と第２の金属線１８１との間に介在された絶縁膜１８３とを備えている。第１の金属線１８０の一端と第２の金属線１８１の一端とは平面視で重なる領域を有しており、その領域の中央に位置するコンタクト部１８２において、第２の金属線１８１を絶縁膜１８３に対して貫通させることにより、第２の金属線１８１と第１の金属線１８０とが接触している。これにより、駆動回路１０１は、接続箇所１０３を介して、画素１０５，１０６，１０７と接続されることになる。
【００３３】
他方、図３（ｂ）及び図４Ｂ（ａ）に示すように、リペア前のリペア箇所１０４は、接続箇所１０３と同様に、第１の金属線１８０、第２の金属線１８１、及び絶縁膜１８３を備えているものの、接続箇所１０３とは異なり、コンタクト部を備えていない。そのため、第１の金属線１８０と第２の金属線１８１とは接触していない。これに対し、図４Ｂ（ｂ）に示すように、リペア後のリペア箇所１０４においては、レーザー等によって第２の金属線１８１を絶縁膜１８３に対して貫通させることにより、第１の金属線１８０と第２の金属線１８１とが接触している状態となる。その結果、冗長回路１０２は、リペア箇所１０４を介して、画素１０５，１０６，１０７と接続されることになる。
【００３４】
次に、リペア作業について説明する。一般的に、アクティブマトリクス駆動型の表示装置の製造工程中の検査工程において、ＴＦＴ基板には電気信号（検査信号）が加えられ、その場合の表示状態が確認される。この確認作業は、パネル状態のとき、及び光学フィルム等をつけたモジュール状態のとき、さらには商品の出荷前等にも行われる。この検査工程の表示状態に応じて良品及び不良品の選別がなされる。ここでいう不良品とは、表示品位を損なうものをいい、具体的には、工場内のダストに起因するリークモード等による点欠陥または線欠陥等が存在するものをいう。なお、良品および不良品の選別基準は各工場内で定められていることが一般的である。
【００３５】
このようにして不良品とされたものの一部に対してリペア作業が実行される。具体的には、駆動回路１０１に上記ダストに起因するリークモードが発生したために、当該駆動回路１０１が所望の動作を行えなくなってしまったもの等に対して、リペア作業が実行される。このリペア作業では、まず、接続箇所１０３における駆動回路１０１と画素１０５，１０６，１０７との接続をレーザー等によって切断し、且つ、リペア箇所１０４において冗長回路１０２と画素１０５，１０６，１０７とをレーザー等により接続する。これにより、画素１０５，１０６，１０７は正常に動作する冗長回路１０２により駆動されることになるため、点欠陥等を消失させることができる。
【００３６】
複数の画素に対して１つの駆動回路を設ける場合、それらの画素は隣接していることが多いため、黒点または輝点等の点欠陥が発生すると目立つことになるが、本実施の形態では、駆動回路と同様の回路構成の冗長回路を備えることによって、そのような問題を解消することができる。
【００３７】
［表示装置の動作］
以上のように構成された表示装置１において、制御回路１２は、外部の装置から入力される映像信号に基づいて、ソースドライバ１４に対して出力するデータ信号を生成する。そして、制御回路１２は、そのようにして生成されたデータ信号をソースドライバ１４に出力すると共に、ゲートドライバ１３ａ，１３ｂ及びソースドライバ１４並びに信号ライン１５４，１５５，１５６を駆動するドライバ（図示せず）に制御信号を出力する。これにより、各ドライバが各ラインを駆動することにより、表示動作が実行される。以下、その詳細について説明する。
【００３８】
図５は、本発明の実施の形態１に係る表示装置１の動作を示すタイミングチャートである。なお、図５において、期間Ｐ０は、前に書き込まれたデータに係る発光期間を示しており、この期間Ｐ０においては、第１のゲートライン１５２及び第２のゲートライン１５３はＨｉｇｈレベルになるように、信号ライン１５４，１５５，及び１５６はＨｉｇｈレベルになるようにそれぞれ駆動されている。
【００３９】
リセット期間である期間Ｐ１及びＰ２において、データが書き込まれる前の準備シーケンスが実行される。表示装置１は、期間Ｐ１において信号ライン１５４をＬｏｗレベルとすることにより、トランジスタ１１０ａをオンにし、第１のゲートライン１５２をＬｏｗレベルにすることによりトランジスタ１０８をオン（導通状態）にし、期間Ｐ２において第２のゲートライン１５３をＬｏｗレベルにすることにより駆動回路１０１のトランジスタ１７をオンにする。次に、表示装置１は、期間Ｐ３において信号ライン１５４をＨｉｇｈレベルにする。これにより、駆動回路１０１のトランジスタ１６の閾値電圧が容量素子１８及び１０９に保持される。
【００４０】
次に、表示装置１は、期間Ｐ４において第２のゲートライン１５３をＨｉｇｈレベルにし、期間Ｐ６において第１のゲートライン１５２をＨｉｇｈレベルにするとともに、期間Ｐ５及びＰ６にわたってデータライン１５１にデータ電圧を印加する。その結果、期間Ｐ７において、信号ライン１５４に接続された画素１０５が備える有機ＥＬ素子１１１ａに対してデータ電圧に応じた電流が供給され、当該有機ＥＬ素子１１１ａが発光を開始する。そして、期間Ｐ８において、表示装置１は信号ライン１５４をＬｏｗレベルにする。この期間Ｐ８の間、有機ＥＬ素子１１１ａの発光が継続する。
【００４１】
その後、表示装置１は、信号ライン１５５に接続された画素１０６を駆動するために、同様の動作を繰り返す。これにより、期間Ｐ７において、画素１０６が備える有機ＥＬ素子１１１ｂに対してデータ電圧に応じた電流が供給され、当該有機ＥＬ素子１１１ｂが発光を開始する。そして、期間Ｐ８の間、有機ＥＬ素子１１１ａの発光が継続する。
【００４２】
さらに、表示装置１は、信号ライン１５６に接続された画素１０７を駆動するために、同様の動作を繰り返す。期間Ｐ７において、画素１０７が備える有機ＥＬ素子１１１ｃに対してデータ電圧に応じた電流が供給される。その結果、有機ＥＬ素子１１１ｃが発光を開始し、その発光が期間Ｐ８の間継続する。
【００４３】
以上のように、各画素における有機ＥＬ素子が時分割で発光することにより、ＥＬ表示パネル１１上に画像が表示される。このようなインパルスモードによる発光によって画像表示を行う場合、動画視認性が向上するという利点がある。
【００４４】
［変形例１の構成］
以上では、駆動回路１０１が接続されている複数の画素の組合せと、冗長回路１０２が接続可能な複数の画素の組合せとが同一であることを前提に説明したが、これらの組合せが異なっていてもよい。以下、それらの組合せが異なっている本実施の形態の変形例について説明する。
【００４５】
図６は、本実施の形態の変形例１における駆動回路１０１及び冗長回路１０２と各画素１０５，１０６，１０７との接続態様を示す概念図である。図６に示すように、画素１０５，１０６，１０７からなる画素群がマトリクス状に設けられており、その画素群を挟んで対向するように駆動回路１０１及び冗長回路１０２が複数配設されている。ここで、駆動回路１０１及び冗長回路１０２の数は同一となっている。そして、駆動回路１０１と接続されている画素１０５，１０６，１０７のうち、画素１０５に接続可能な冗長回路１０２と画素１０６及び１０７に接続可能な冗長回路１０２とは異なる回路となっている。換言すると、冗長回路１０２と接続可能な画素１０５，１０６，１０７のうち、画素１０５に接続されている駆動回路１０１と画素１０６及び１０７に接続されている駆動回路１０１とは異なる回路となっている。
【００４６】
このように、駆動回路１０１が接続されている複数の画素の組合せと冗長回路１０２が接続可能な複数の画素の組合せとが同一とはならないように構成すると、それらの組合せが同一である場合と比べて冗長性を向上させることができるため、より歩留まりを向上させることが可能となる。
【００４７】
［変形例２の構成］
上記では、駆動回路１０１と接続されている画素の数と、冗長回路と接続可能な画素の数とが同じである場合について説明したが、本願発明はこのような態様に限られるわけではなく、その数が異なっていてもよい。以下、そのように構成された本実施の形態の変形例について説明する。
【００４８】
図７は、本実施の形態の変形例２における駆動回路１０１及び冗長回路と１０２と各画素１０５，１０６，１０７との接続態様を示す概念図である。図７に示すように、変形例２においても、変形例１の場合と同様に、画素１０５，１０６，１０７からなる画素群がマトリクス状に設けられており、その画素群を挟んで対向するように駆動回路１０１及び冗長回路１０２が複数配設されている。しかしながら、変形例２においては、変形例１の場合と異なり、１つの冗長回路１０２が２個の画素１０５、２個の画素１０６、及び２個の画素１０７と接続可能になっている。そのため、冗長回路１０２と接続可能な画素の数の方が、駆動回路１０１と接続されている画素の数と比べて多くなっている。このような構成にすると、冗長回路１０２の数が、駆動回路１０１の数よりも少なくなり、１つの冗長回路１０２が、複数の駆動回路１０１をバックアップすることになる。
【００４９】
このように、冗長回路１０２の数を駆動回路１０１の数よりも少なくすることにより、低コスト化等を図ることが可能となる。
【００５０】
（実施の形態２）
実施の形態２は、電流プログラム回路を用いて構成された表示装置である。以下、その構成及び動作について説明する。
【００５１】
［表示装置の構成］
図８は、本発明の実施の形態２に係る表示装置の構成を示すブロック図である。図８に示すように、表示装置２は、ＥＬ表示パネル２１と、このＥＬ表示パネル２１を駆動するための制御回路２２、ゲートドライバ２３、及びソースドライバ２４とを備えている。
【００５２】
ＥＬ表示パネル２１は、アクティブマトリクス駆動型の有機ＥＬ表示素子である。このＥＬ表示パネル２１には、互いに平行に配されたゲートライン２５２と、データライン２５１とが、交互に交差するように配設されるとともに、それらのゲートライン２５２とデータライン２５１との交点に対応して、発光素子回路２０が配設されている。したがって、複数の発光素子回路２０が、マトリクス状に配設されていることになる。
【００５３】
ゲートライン２５２はゲートドライバ２３によって、データライン２５１はソースドライバ２４によってそれぞれ駆動される。また、これらのゲートドライバ２３及びソースドライバ２４は、制御回路２２によってその動作が制御される。
【００５４】
［発光素子回路の構成］
次に、上述したようにしてマトリクス状に配設されている発光素子回路２０の構成について説明する。
【００５５】
図９は、本発明の実施の形態２に係る表示装置２が備える発光素子回路２０の構成の一例を示す回路図である。図９に示すように、発光素子回路２０は、画素２０５，２０６，２０７、及び、これらの画素２０５，２０６，２０７と接続箇所２０３を介して接続され、画素２０５，２０６，２０７を駆動する駆動回路２０１を備えている。各画素２０５，２０６，２０７は、ダイオード特性を有し、供給される電流に応じて発光する発光素子である有機ＥＬ素子２０９ａ，２０９ｂ，２０９ｃ、及び、それらの有機ＥＬ素子２０９ａ，２０９ｂ，２０９ｃと接続箇所２０３との間に設けられたトランジスタ２０８ａ，２０８ｂ，２０８ｃをそれぞれ有している。接続箇所２０３側から供給される電流は、これらのトランジスタ２０８ａ，２０８ｂ，２０８ｃを介して有機ＥＬ素子２０９ａ，２０９ｂ，２０９ｃにそれぞれ供給される。なお、トランジスタ２０８ａ，２０８ｂ，２０８ｃの各ゲートは、図示しないドライバによって駆動される信号ライン２５３，２５４，２５５とそれぞれ接続されている。
【００５６】
駆動回路２０１は、トランジスタ５４，５５及び５６と、容量素子５９とを有している。ここで、トランジスタ５５は、電源ラインｖｄｄと接続箇所２０３との間に設けられている。また、容量素子５９は、その一端がトランジスタ５５のゲートに、他端が電源ラインｖｄｄにそれぞれ接続されており、トランジスタ５５のゲート−ソース間の電位差を保持する。
【００５７】
トランジスタ５４は容量素子５９の一端とトランジスタ５５との間に、トランジスタ５６はデータライン２５１とトランジスタ５５との間にそれぞれ設けられている。これらのトランジスタ５４及び５６は、ゲートライン２５２によって駆動制御される。
【００５８】
発光素子回路２０は、実施の形態１の場合と同様に、駆動回路２０１と同様の回路構成であって、リペア箇所２０４と接続されている冗長回路２０２を備えている。このリペア箇所２０４は、画素２０５，２０６，２０７と接続されていないものの、レーザーなどによってこれらの画素２０５，２０６，２０７と接続可能なように構成されている。
【００５９】
なお、接続箇所２０３及びリペア箇所２０４の構成については、実施の形態１における接続箇所２０３及びリペア箇所２０４と同様であるので、説明を省略する。
【００６０】
また、本実施の形態の駆動回路２０１及び冗長回路２０２が、実施の形態１の変形例１または２の場合と同様に構成されていてもよい。
【００６１】
［表示装置の動作］
以上のように構成された表示装置２において、制御回路２２は、外部の装置から入力される映像信号に基づいて、ソースドライバ２４に対して出力するデータ信号を生成する。そして、制御回路２２は、そのようにして生成されたデータ信号をソースドライバ２４に出力すると共に、ゲートドライバ２３及びソースドライバ２４並びに信号ライン２５３，２５４，２５５を駆動するドライバ（図示せず）に制御信号を出力する。これにより、各ドライバが各ラインを駆動することにより、表示動作が実行される。以下、その詳細について説明する。
【００６２】
図１０は、本発明の実施の形態２に係る表示装置２の動作を示すタイミングチャートである。なお、図１０において、期間Ｐ２０は、前に書き込まれたデータに係る発光期間を示しており、この期間Ｐ２０においては、ゲートライン２５２はＨｉｇｈレベルになるように、信号ライン２５３，２５４，及び２５５はＨｉｇｈレベルになるようにそれぞれ駆動されている。
【００６３】
データ電流のプログラム期間に相当する期間Ｐ２１において、表示装置２は、ゲートライン２５２をＬｏｗレベルにすることによりトランジスタ５４及び５６をオンにする。これにより、データ電流を画素２０５へ流すために必要となる電圧が、駆動回路２０１の容量素子５９に保持される。
【００６４】
次に、表示装置２は、期間Ｐ２２においてゲートライン２５２をＨｉｇｈレベルにし、信号ライン２５３をＬｏｗレベルにする。その結果、期間Ｐ２２にわたって、期間Ｐ２１でプログラムされたデータ電流に応じた発光が、画素２０５の有機ＥＬ素子２０９ａにおいて継続する。
【００６５】
その後、表示装置２は、信号ライン２５４に接続された画素２０６を駆動するために、同様の動作を繰り返す。ここでは、期間Ｐ２１において、信号ライン２５４がＨｉｇｈレベルに設定される。これにより、画素２０６が備える有機ＥＬ素子２０９ｂがデータ電流に応じて発光し、その発光が期間Ｐ２２にわたって継続する。
【００６６】
さらに、表示装置２は、信号ライン２５５に接続された画素２０７を駆動するために、同様の動作を繰り返す。ここでは、期間Ｐ２１において、信号ライン２５５がＨｉｇｈレベルに設定される。これにより、画素２０７が備える有機ＥＬ素子２０９ｃがデータ電流に応じて発光し、その発光が期間Ｐ２２にわたって継続する。
【００６７】
以上のように、各画素における有機ＥＬ素子が時分割で発光することにより、ＥＬ表示パネル２１上に画像が表示される。実施の形態１の場合と同様に、このようなインパルスモードによる発光によって画像表示を行うことにより、動画視認性を向上させることができる。
【００６８】
（実施の形態３）
実施の形態３は、実施の形態１及び２と比べて少ない数のトランジスタからなる駆動回路及び冗長回路を用いて構成された表示装置である。以下、その構成及び動作について説明する。
【００６９】
［表示装置の構成］
図１１は、本発明の実施の形態３に係る表示装置の構成を示すブロック図である。図１１に示すように、表示装置３は、ＥＬ表示パネル３１と、このＥＬ表示パネル３１を駆動するための制御回路３２、ゲートドライバ３３、及びソースドライバ３４とを備えている。
【００７０】
ＥＬ表示パネル３１は、アクティブマトリクス駆動型の有機ＥＬ表示素子である。このＥＬ表示パネル３１には、互いに平行に配されたゲートライン３５２と、データライン３５１とが、交互に交差するように配設されるとともに、それらのゲートライン３５２とデータライン３５１との交点に対応して、発光素子回路３０が配設されている。したがって、複数の発光素子回路３０が、マトリクス状に配設されていることになる。
【００７１】
ゲートライン３５２はゲートドライバ３３によって、データライン３５１はソースドライバ３４によってそれぞれ駆動される。また、これらのゲートドライバ３３及びソースドライバ３４は、制御回路３２によってその動作が制御される。
【００７２】
［発光素子回路の構成］
次に、上述したようにしてマトリクス状に配設されている発光素子回路３０の構成について説明する。
【００７３】
図１２は、本発明の実施の形態３に係る表示装置３が備える発光素子回路３０の構成の一例を示す回路図である。図１２に示すように、発光素子回路３０は、画素３０５，３０６，３０７、及び、これらの画素３０５，３０６，３０７と接続箇所３０３を介して接続され、画素３０５，３０６，３０７を駆動する駆動回路３０１を備えている。各画素３０５，３０６，３０７は、ダイオード特性を有し、供給される電流に応じて発光する発光素子である有機ＥＬ素子３０９ａ，３０９ｂ，３０９ｃ、及び、それらの有機ＥＬ素子３０９ａ，３０９ｂ，３０９ｃと接続箇所３０３との間に設けられたトランジスタ３０８ａ，３０８ｂ，３０８ｃをそれぞれ有している。接続箇所３０３側から供給される電流は、これらのトランジスタ３０８ａ，３０８ｂ，３０８ｃを介して有機ＥＬ素子３０９ａ，３０９ｂ，３０９ｃにそれぞれ供給される。なお、トランジスタ３０８ａ，３０８ｂ，３０８ｃの各ゲートは、図示しないドライバによって駆動される信号ライン３５３，３５４，３５５とそれぞれ接続されている。
【００７４】
駆動回路３０１は、トランジスタ８４と容量素子８６とを有している。ここで、トランジスタ８４は、電源ラインｖｄｄと接続箇所３０３との間に設けられている。また、容量素子８６は、その一端がトランジスタ８４のゲートに、他端が電源ラインｖｄｄにそれぞれ接続されており、トランジスタ８４のゲート−ソース間の電位差を保持する。
【００７５】
トランジスタ８４のゲートは、ゲートライン３５２によって駆動制御されるトランジスタ８３を介して、データライン３５１と接続されている。
【００７６】
発光素子回路３０は、実施の形態１の場合と同様に、駆動回路３０１と同様の回路構成であって、リペア箇所３０４と接続されている冗長回路３０２を備えている。このリペア箇所３０４は、画素３０５，３０６，３０７と接続されていないものの、レーザーなどによってこれらの画素３０５，３０６，３０７と接続可能なように構成されている。
【００７７】
なお、接続箇所２０３及びリペア箇所２０４の構成については、実施の形態１における接続箇所３０３及びリペア箇所３０４と同様であるので、説明を省略する。
【００７８】
また、本実施の形態の駆動回路３０１及び冗長回路３０２が、実施の形態１の変形例１または２の場合と同様に構成されていてもよい。
【００７９】
［表示装置の動作］
以上のように構成された表示装置３において、制御回路３２は、外部の装置から入力される映像信号に基づいて、ソースドライバ３４に対して出力するデータ信号を生成する。そして、制御回路３２は、そのようにして生成されたデータ信号をソースドライバ３４に出力すると共に、ゲートドライバ３３及びソースドライバ３４並びに信号ライン３５３，３５４，３５５を駆動するドライバ（図示せず）に制御信号を出力する。これにより、各ドライバが各ラインを駆動することにより、表示動作が実行される。以下、その詳細について説明する。
【００８０】
図１３は、本発明の実施の形態３に係る表示装置３の動作を示すタイミングチャートである。なお、図１３において、期間Ｐ４０は、前に書き込まれたデータに係る発光期間を示しており、この期間Ｐ４０においては、ゲートライン３５２はＨｉｇｈレベルになるように、信号ライン３５３，３５４，及び３５５はＨｉｇｈレベルになるようにそれぞれ駆動されている。
【００８１】
データ電圧の書き込み期間に相当する期間Ｐ４１において、表示装置３は、ゲートライン３５２をＬｏｗレベルにすることによりトランジスタ８３をオンにするとともに、信号ライン３５３をＨｉｇｈレベルにする。これにより、データライン３５１から供給されるデータ信号に対応するデータ電圧が、駆動回路３０１の容量素子８６に保持される。
【００８２】
次に、表示装置３は、期間Ｐ４２においてゲートライン３５２をＨｉｇｈレベルにし、信号ライン３５３をＬｏｗレベルにする。
【００８３】
以上の動作により、期間Ｐ４１及び４２にわたって、画素３０５の有機ＥＬ素子３０９ａの発光が継続する。
【００８４】
その後、表示装置３は、信号ライン３５４に接続された画素３０６を駆動するために、同様の動作を繰り返す。ここでは、期間Ｐ４１において、信号ライン３５４がＨｉｇｈレベルに設定される。これにより、画素３０６が備える有機ＥＬ素子３０９ｂの発光が、期間Ｐ４１及びＰ４２にわたって継続する。
【００８５】
さらに、表示装置３は、信号ライン３５５に接続された画素３０７を駆動するために、同様の動作を繰り返す。ここでは、期間Ｐ４１において、信号ライン３５５がＨｉｇｈレベルに設定される。これにより、画素３０７が備える有機ＥＬ素子３０９ｃの発光が、期間Ｐ４１及びＰ４２にわたって継続する。
【００８６】
以上のように、各画素における有機ＥＬ素子が時分割で発光することにより、ＥＬ表示パネル３１上に画像が表示される。実施の形態１の場合と同様に、このようなインパルスモードによる発光によって画像表示を行うことにより、動画視認性を向上させることができる。
【００８７】
（その他の実施の形態）
上記の各実施の形態においては、１つの駆動回路で駆動される画素数は３であったが、本発明はこれに限定されるわけではなく、駆動回路が駆動可能な画素数及び作製の際の歩留り等を考慮して決定すればよい。また、冗長回路と駆動回路とは同じ回路である必要はなく、異なっていても構わない。更に、リペア手段、およびリペア箇所の構成は、上記の各実施の形態のものに限るものではない。
【００８８】
また、上記の各実施の形態において、発光素子回路が備えるトランジスタは、ホールがキャリアとなるＰチャネル型のものである。しかし、これに限定されるわけではなく、電子がキャリアとなるＮチャネル型のものであってもよい。なお、Ｎチャネル及びＰチャネルの両方を使ったＣＭＯＳ構成よりも片方のチャネルのみを作製するプロセスを通した方がプロセスを簡略化することができ、タクトタイムを短くすることが可能であり、低価格化を実現できる。
【００８９】
また、上記の各実施の形態におけるトランジスタは、ポリシリコン薄膜トランジスタ、単結晶シリコントランジスタ、有機薄膜トランジスタ、無機薄膜トランジスタのうちから選択されても良い。詳細には示さないが、Ｎチャネル型の回路構成の場合はアモルファスシリコン薄膜トランジスタでもよい。
【００９０】
本発明は、上記の各実施の形態で示されたプログラミング回路以外の公知のプログラミング回路に対しても適用可能である。
【産業上の利用可能性】
【００９１】
本発明の表示装置は、高歩留まり、低価格で輝度ムラをなくすことができ、コンピュータ用及び家電用を始めとする種々の表示装置などとして有用である。
【図面の簡単な説明】
【００９２】
【図１】本発明の実施の形態１に係る表示装置の構成を示すブロック図である。
【図２】本発明の実施の形態１に係る表示装置が備える発光素子回路の構成の一例を示す回路図である。
【図３】接続箇所及びリペア箇所の構成を模式的に示す平面図である。
【図４Ａ】図３のＩＶＡ−ＩＶＡ線矢視図である。
【図４Ｂ】図３のＩＶＢ−ＩＶＢ線矢視図である。
【図５】本発明の実施の形態１に係る表示装置の動作を示すタイミングチャートである。
【図６】本発明の実施の形態１の変形例１における駆動回路及び冗長回路と各画素との接続態様を示す概念図である。
【図７】本発明の実施の形態１の変形例２における駆動回路及び冗長回路と各画素との接続態様を示す概念図である。
【図８】本発明の実施の形態２に係る表示装置の構成を示すブロック図である。
【図９】本発明の実施の形態２に係る表示装置が備える発光素子回路の構成の一例を示す回路図である。
【図１０】本発明の実施の形態２に係る表示装置の動作を示すタイミングチャートである。
【図１１】本発明の実施の形態３に係る表示装置の構成を示すブロック図である。
【図１２】本発明の実施の形態３に係る表示装置が備える発光素子回路の構成の一例を示す回路図である。
【図１３】本発明の実施の形態３に係る表示装置の動作を示すタイミングチャートである。
【符号の説明】
【００９３】
１，２，３          表示装置
１０，２０，３０    発光素子回路
１２，２２，３２    制御回路
１３ａ，１３ｂ，２３，２４    ゲートドライバ
１４，２４，３４    ソースドライバ
１６，１７，５４，５５，５６，８４    トランジスタ
１８，５９，８６，１０９    容量素子
２０，３０，４０    ＥＬ表示パネル
１０１，２０１，３０１    駆動回路
１０２，２０２，３０２    冗長回路
１０３，２０３，３０３    接続箇所
１０４，２０４，３０４    リペア箇所
１０５〜１０７，２０５〜２０７，３０５〜３０７    画素
１１０ａ〜１１０ｃ，２０８ａ〜２０８ｃ，３０８ａ〜３０８ｃ  トランジスタ
１１１ａ〜１１１ｃ，２０９ａ〜２０９ｃ，３０９ａ〜３０９ｃ  有機ＥＬ素子
１５１，２５１，３５１    データライン
１５２、１５３，２５２，３５２    ゲートライン
【図１】
2009003009.tif 000003
【図２】
2009003009.tif 000004
【図３】
2009003009.tif 000005
【図４Ａ】
2009003009.tif 000006
【図４Ｂ】
2009003009.tif 000007
【図５】
2009003009.tif 000008
【図６】
2009003009.tif 000009
【図７】
2009003009.tif 000010
【図８】
2009003009.tif 000011
【図９】
2009003009.tif 000012
【図１０】
2009003009.tif 000013
【図１１】
2009003009.tif 000014
【図１２】
2009003009.tif 000015
【図１３】
2009003009.tif 000016