(57)【要約】【課題】レイアウト面積の増大を防ぎ、温度依存特性のない基準電流を発生させることのできる基準電流発生回路を提供。【解決手段】差動増幅器12を備える定電流発生回路14と、定電流発生回路14に接続され差動増幅器16を備える定電流発生回路18と、定電流発生回路18に接続され、基準電圧Vref1およびVref2を出力する出力回路20とを有し、定電流発生回路18は、熱電圧に比例する定電流を加算するトランジスタのミラー比を選択可能とし、ダイオード電圧に比例する定電流を発生させる差動増幅回路16の入力に、高インピーダンスMOSゲートを介して抵抗R1による分割電圧を印加する際に、分割されたノードを切替え可能として基準電流を発生する。【選択図】図１
2009003835.tif 000002
【特許請求の範囲】
【請求項１】
基準電流を発生する基準電流発生装置において、該装置は、
第１の電流源トランジスタと第１のダイオードとを第１の接続ノードにて接続し、第２の電流源トランジスタと第１の抵抗とを第２の接続ノードにて接続し、前記第１の抵抗と前記第１のダイオードよりも電流容量が大きい第２のダイオードとを第３の接続ノードにて接続し、前記第１および第２の接続ノードを同電位に保つように前記第１の接続ノードおよび前記第２の接続ノードを第１の差動増幅器の入力にそれぞれ接続するとともに、該第１の差動増幅器の出力に前記第１および第２の電流源トランジスタのゲートを接続し、該第１の差動増幅器の出力に前記第１および第２の電流源トランジスタをオンするトランジスタを接続して、電源投入時に前記第１および第２の電流源トランジスタをオンさせ、前記差動増幅器にバイアスをかける第３の電流源トランジスタと第２のトランジスタとが第３の接続ノードを介して接続された第１の定電流発生手段と、
前記第３の接続ノードを第２の差動増幅器の一方の入力に接続し、第４の電流源トランジスタと複数の分割抵抗が直列接続された第２の抵抗とを第４の接続ノードにて接続し、前記第２の抵抗の分割抵抗の分割ノードが選択され、該分割ノードの電圧を前記第２の差動増幅器の他方の入力に印加し、前記差動増幅器の出力に前記第４の電流源トランジスタおよび第５の電流源トランジスタのゲートを接続し、該第２の差動増幅器の出力に前記第４の電流源トランジスタをオンする第３のトランジスタを接続し、前記第２のトランジスタとカレントミラーを形成する複数のトランジスタをそれぞれ選択トランジスタを介して前記第４の接続ノードに接続し、電源投入時に前記第４の電流源トランジスタをオンさせ、前記第２の差動増幅器にバイアスをかける第５の電流源トランジスタと第４のトランジスタとを第４の接続ノードを介して接続した第２の定電流発生手段と、
前記第２の差動増幅器の出力に第６の電流源トランジスタを接続し、該第６の電流源トランジスタと第３の抵抗との接続ノードを第１の基準出力とし、前記第４のトランジスタとカレントミラーを形成する第５のトランジスタを接続し、該第５のトランジスタと第４の抵抗との接続ノードを第２の基準出力とする出力手段とを含むことを特徴とする基準電流発生装置。
【請求項２】
請求項１に記載の装置において、該装置は、前記第１の抵抗を複数の分割抵抗を直列接続して形成し、該分割抵抗の分割ノードにそれぞれ、複数の第６のトランジスタの一方を接続し、該複数の第６のトランジスタの他方の接続ノードを前記差増増幅器の一方の入力に接続したことを特徴とする基準電流発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路において基準電圧を発生させるための基準電流を発生させる基準電流発生装置に係り、たとえば、製造上の抵抗比精度誤差などから生じる基準電流のバラツキを調整する基準電流発生装置に関するものである。
【背景技術】
【０００２】
従来、基準電圧を発生させるための基準電流を発生させる回路として、特許文献１に記載のものがあった。その公報の図３には、熱電圧に比例する定電流と、ダイオード電圧に比例する電流とを加算した基準電流を発生させるために、演算増幅器を用いるバンドギャップリファレンス回路（BGR回路）が示され、演算増幅器の動作バイアス電流も基準電流を用いて発生する。
【０００３】
また、バンドギャップリファレンス回路は、非特許文献１のたとえばFig. 5に開示され、その回路は、温度依存特性のないバンドギャップ（Band Gap）電圧（Vbe＋R1／R3＊kT／q＊LN(n)）の1/R1に比例する基準電流（1/R1＊(Vbe+R1/R3＊KT/q＊LN(n))）を電流源トランジスタに発生させ、電流源トランジスタに接続した負荷抵抗R4（抵抗884kΩ）にその基準電流を流すことによって、Vref端子にバンドギャップ電圧をR4/R1倍させた温度依存のない一定基準電圧（＝R4／R1＊［Vbe＋R1／R3＊kT／q＊LN(n)])を発生させる。ただし、Vbeはダイオードの端子電圧、R1は抵抗2063kΩ、R3は抵抗393kΩ、kはボルツマン定数、Tは絶対温度、qは単位電荷、nはダイオードの容量比である。
【特許文献１】特開2000-75947号公報
【特許文献２】米国特許第6,501,256号
【非特許文献１】A CMOS Bandgap Reference Circuit with Sub-1-V Operation、IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.34, No.5、MAY 1999
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら非特許文献１で開示されているバンドギャップリファレンス回路の構成では、マスクずれや不純分濃度のバラツキなどによる抵抗R4と抵抗R1の製造上の比精度ミスマッチ誤差および抵抗R3と抵抗R1の製造上の比精度ミスマッチ誤差について調整する手段を有さず、温度依存特性のない一定基準電圧（＝R4/R1＊[Vbe+R1/R3＊kT/q＊LN(n)])を個々の素子毎に発生させるのは困難であった。
【０００５】
一方、熱電圧に比例した定電流と、ダイオード電圧に比例した電流とを加算して、基準電流を発生させるバンドギャップリファレンス回路において、抵抗の製造上の比精度ミスマッチ誤差について調整する手段を有するものに特許文献２のFig.１に示されるものがあった。
【０００６】
しかしながら特許文献２では、一定基準電圧（output resistor 170の抵抗値／R1＊[Vbe＋R1／R2＊kT／q＊LN(n)])の抵抗R2と抵抗R1との製造上の比精度ミスマッチ誤差を調整するために、そのFig.３に示されるように、抵抗R2の並列単位抵抗と直列に接続したMOSスイッチ312〜328をオン／オフする選択によって抵抗R2の値を可変する。ただし、VbeはダイオードD2の端子電圧、R1は抵抗122、R2は抵抗124、kはボルツマン定数、Tは絶対温度、qは単位電荷、nはダイオードの容量比である。このため、抵抗r,2r,...,16rとは温度特性が異なるMOSスイッチのオン抵抗の温度依存が一定基準電圧（output resistor 170/R1＊[Vbe+R1/R2＊kT/q＊LN(n)])に影響を与える。したがって、温度依存特性のない一定基準電圧を発生させるのは困難であった。これを解決しようとして、MOSスイッチのオン抵抗を抵抗R2の並列単位抵抗よりも非常に小さくすると、この場合、MOSスイッチのレイアウト面積が大きくなってしまうという問題があった。
【０００７】
本発明はこのような課題に鑑み、レイアウト面積の増大を防ぎ、温度依存特性のない基準電流を発生させることのできる基準電流発生装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は上述の課題を解決するために、基準電流を発生する基準電流発生装置において、この装置は、第１の電流源トランジスタと第１のダイオードとを第１の接続ノードにて接続し、第２の電流源トランジスタと第１の抵抗とを第２の接続ノードにて接続し、第１の抵抗と第１のダイオードよりも電流容量が大きい第２のダイオードとを第３の接続ノードにて接続し、第１および第２の接続ノードを同電位に保つように第１の接続ノードおよび第２の接続ノードを第１の差動増幅器の入力にそれぞれ接続するとともに、第１の差動増幅器の出力に第１および第２の電流源トランジスタのゲートを接続し、第１の差動増幅器の出力に第１および第２の電流源トランジスタをオンするトランジスタを接続して、電源投入時に第１および第２の電流源トランジスタをオンさせ、差動増幅器にバイアスをかける第３の電流源トランジスタと第２のトランジスタとが第３の接続ノードを介して接続された第１の定電流発生手段と、第３の接続ノードを第２の差動増幅器の一方の入力に接続し、第４の電流源トランジスタと複数の分割抵抗が直列接続された第２の抵抗とを第４の接続ノードにて接続し、第２の抵抗の分割抵抗の分割ノードが選択され、分割ノードの電圧を差動増幅器の他方の入力に印加し、差動増幅器の出力に第４の電流源トランジスタおよび第５の電流源トランジスタのゲートを接続し、差動増幅器の出力に第４の電流源トランジスタをオンする第３のトランジスタを接続し、第２のトランジスタとカレントミラーを形成する複数のトランジスタをそれぞれ選択トランジスタを介して第４の接続ノードに接続し、電源投入時に第４の電流源トランジスタをオンさせ、差動増幅器にバイアスをかける第５の電流源トランジスタと第４のトランジスタとを第４の接続ノードを介して接続した第２の定電流発生手段と、差動増幅器の出力に第６の電流源トランジスタを接続し、第６の電流源トランジスタと第３の抵抗との接続ノードを第１の基準出力とし、第４のトランジスタとカレントミラーを形成する第５のトランジスタを接続し、第５のトランジスタと第４の抵抗との接続ノードを第２の基準出力とする出力手段とを含むことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、熱電圧に比例する定電流と、ダイオード電圧に比例する定電流との発生に差動増幅手段を用いて、それらの定電流値を加算することにより基準電流を発生させる基準電流発生装置が提供される。本基準電流発生装置は、たとえば製造上の抵抗比精度のミスマッチ誤差から生じる基準電流のバラツキを調整する手段として、熱電圧に比例する定電流を加算するMOSトランジスタのミラー比を選択可能とし、ダイオード電圧に比例する定電流を発生させる差動増幅手段の入力に、高インピーダンスMOSゲートへ分割電圧を印加する際に分割された電圧ノードを切替え選択可能としている。
【００１０】
このような構成により、抵抗と直列にMOSスイッチを挿入してMOSスイッチオン／オフ選択で抵抗値を可変する構成においてMOSスイッチのオン抵抗の温度依存特性が発生基準電流に影響を与えることが防止される。また、従来構成では、MOSトランジスタによるスイッチのオン抵抗を直列接続した抵抗よりも非常に小さくしなければならないことからMOSスイッチを大きくすることが必要であったが、これによるレイアウト面積が増大することを防ぐことができる。
【００１１】
また、ダイオード電圧に比例する定電流を発生させる差動増幅器のダイオード電圧入力側にもダイオードに直列接続した抵抗の分割電圧を切替えて選択することにより基準電流のバラツキを調整する構成とする場合に、調整の精度をさらに上げることが可能である。
【発明を実施するための最良の形態】
【００１２】
次に添付図面を参照して本発明による基準電流発生回路の実施例を詳細に説明する。図３を参照すると、本発明が適用された基準電流発生回路の全体構成が示されている。本実施例における基準電流発生回路10は、定電流発生回路14と、定電流発生回路14に接続される定電流発生回路18と、定電流発生回路18に接続される出力回路20とを有している。
【００１３】
定電流発生回路14の内部構成を図２に示し、定電流発生回路18の内部構成を図１に示す。
【００１４】
図２に示すように、定電流発生回路14は、電源端子VccとグランドGNDとの間に差動増幅器12が接続され、差動増幅器12の出力は、PチャネルMOS型トランジスタであるトランジスタ MP1、MP2のそれぞれのゲートに接続されている。トランジスタ MP1、MP2は電流源トランジスタである。
【００１５】
定電流発生回路14は、電源端子VccとグランドGNDとの間にトランジスタ MP1とダイオードD1とが接続ノードVaを介して直列接続されて第１の電流経路を形成している。第１の電流経路における接続ノードVaは差動増幅器12の一方の入力に接続されている。
【００１６】
電源端子VccとグランドGNDとの間にはさらに、トランジスタ MP2と抵抗R3とが接続ノードVbを介して直列接続され、抵抗R3の他方の端子には、ダイオードD1よりも電流容量がｎ倍大きい（ｎは２以上の自然数）ダイオードD2が接続されて第２の電流経路を形成している。第２の電流経路における接続ノードVbは差動増幅器12の他方の入力に接続されている。抵抗R3とダイオードD2との接続ノードV2bは、接続線200を介して定電流発生回路18（図３）に接続されている。電源端子VccとグランドGNDとの間には、さらに、PチャネルMOS型トランジスタであるトランジスタ MP6とNチャネルMOS型トランジスタ MN2とが直列接続され、その接続ノード202がゲートに接続するとともに差動増幅器12に接続される。この接続ノード202から差動増幅器12にはバイアス電流が与えられる。
【００１７】
差動増幅器12は、熱電圧に比例して定電流を発生し、ダイオード電圧に比例する定電流を発生する。差動増幅器12の出力は正の温度特性を有する。差動増幅器12は、接続ノードVaおよびVbをそれぞれ同電位に保つようにトランジスタ MP1、MP2およびMP6（図２）の共通に接続されたゲートを駆動する。
【００１８】
図２に戻って、この接続ノードV1にはさらにトランジスタ MN13が接続されて、トランジスタ MN13は、電源投入時に外部から与えられる信号PONRSTによって電流源トランジスタ MP1およびMP2を強制的にオンさせる。
【００１９】
次に図１に示すように、定電流発生回路18は、電源端子VccとグランドGNDとの間にトランジスタ MP21と抵抗R1とが接続ノードVc2を介して直列接続されて第３の電流経路を形成している。トランジスタ MP21は電流源トランジスタである。電源端子VccとグランドGNDとの間にはまた、トランジスタ MP26とトランジスタ MN22とが直列接続されている。
【００２０】
図２に示した定電流発生回路に接続される接続線200（接続ノードV2b）が一方の差動入力に接続される差動増幅器16は、接続ノードV2bと接続ノードV2aとを同電位に保つように電流源トランジスタ MP21、MP26を駆動する。
【００２１】
トランジスタ MP21とグランドGNDとの間には抵抗R1が接続されている。抵抗R1は、複数の抵抗R1-0〜R1-2が直列接続されて、それらの接続ノードVc0、Vc1、Vc2は、それぞれトランジスタ MNtc0、MNtc1、MNtc2に接続されている。トランジスタ MNtc0〜MNtc2は、接続ノードVc0〜Vc2から１つの接続ノードを信号Trmc0〜Trmc2に応じて選択し、選択した接続ノードの電圧を高インピーダンス状態となる接続ノードV2aに伝達する機能を有している。接続ノードV2aは差動増幅器16に接続されている。これら抵抗R1、トランジスタ MNtc0〜MNtc2は、ダイオードD1およびD2における負の温度係数を調整するトリミング回路である。
【００２２】
定電流発生回路18は、トランジスタ MN2（図２）と接続線202を介して接続されてカレントミラーを形成する複数のトランジスタ MN2b0、MN2b1、MN2b2を有している。これらトランジスタ MN2b0〜MN2b2と、接続ノードVc2との間には選択トランジスタ MNtb0、MNtb1、MNtb2がそれぞれ接続されている。また、トランジスタ MP21のゲートは接続ノードV21を介して差動増幅器16に接続されている。
【００２３】
差動増幅器16は、第２の電流経路における接続ノードV2bと接続ノードV2aとを同電位に保つように電流源トランジスタ MP21、MP26を駆動する。
【００２４】
接続ノードV21には、さらにトランジスタ MN23が接続され、トランジスタ MN23は、電源投入時に外部から与えられる信号PONRSTによって電流源トランジスタ MP21を強制的にオンさせる。
【００２５】
接続ノードV21は、図３に示す出力回路20のトランジスタ MP30に接続されている。出力回路30は、電流源トランジスタ MP30と抵抗R4とを電源端子Vccとグランド GNDとの間に直列接続し、電流源トランジスタ MP30と抵抗R4との接続ノードを出力端子Vref1として第４の電流経路を形成している。出力端子 Vref1からはグランド GNDからの基準電圧 Vref1が出力される。
【００２６】
また、電源端子 Vccとグランド GNDとの間には、抵抗R4と電流源トランジスタ MN30が直列接続され、電流源トランジスタ MN30のゲートが差動増幅器16内のトランジスタ MN22に接続線102を介して接続されてカレントミラーを形成する。さらに抵抗R5と電流源トランジスタ MN30との接続ノードを出力端子 Vref2として第５の電流経路を形成している。出力端子 Vref2からは電源電圧 Vccからの基準電圧 Vref2が出力される。
【００２７】
以上の構成で、基準電流発生回路10の動作を説明する。まず、定電流発生回路14のトランジスタ MP1、MP2およびMP6のトランジスタサイズ（W/L：ゲート幅W、ゲート長L）がすべて同一であるとすると、各トランジスタ MP1、MP2、MP6の各MOSに流れる電流Idsは等しくなる。
【００２８】
各Ids＝1／R3＊［kT／q＊LN(n)］  ・・・（1）
kはボルツマン定数、Tは絶対温度、qは単位電荷、nはダイオードの容量比（面積比）である。電流Idsは、熱電圧に依存し、絶対温度に比例した正の温度係数を持つ。
【００２９】
また、トランジスタ MN2には、トランジスタ MP6を流れる電流Idsと等しい電流Idsが流れるので、式（1）の値となる。
【００３０】
定電流発生回路18のトランジスタ MP21とトランジスタ MP26のトランジスタサイズ（W/L）をすべて同一であるとすると、トランジスタ MP21、MP26の各MOSに流れる電流Idsは等しくなる。
【００３１】
ここで、入力端子 Trmb0〜Trmb1のいずれかに選択信号が入力されると、トランジスタ MP21を流れる電流IdsMP21は、抵抗R1に流れる電流Ir1と、入力端子 Trmb0〜Trmb1で選択されたトランジスタ MN2b0〜MN2b2に流れる電流を加算した電流IdsMN2bとを合計した値となる。
【００３２】
IdsMP21＝IdsMP26＝Ir1＋IdsMN2b  ・・・（2）
たとえば、入力端子Trmc0〜Trmc1のうちいずれか１つを選択してハイ(H)レベルを印加し、その他の入力端子にロー(L)レベルを印加すると、トランジスタ Mntc0〜Mntc2のいずれか１つが選択されてオンし、接続ノードV2aの電圧は、抵抗R1内の分割直列抵抗R1-0〜R1-2の接続ノードVc0、Vc1、Vc2の電圧となる。
【００３３】
このノードV2aの電圧は、差動増幅器16とトランジスタ MP21と抵抗R1とによる負帰還動作により、差動増幅器16の入力200、つまりダイオードD2（図２）の電圧V2bと等しくなる。したがって抵抗R1に流れる電流値は、Trmc0がハイレベル、Trmc1およびTrmc2がローレベルのとき、Ir1＝Vbe／（R1-0）となり、Trmc1がハイレベル、Trmc0およびTrmc2がローレベルのとき、Ir1＝Vbe／（R1-0＋R1-1）となり、Trmc2がハイレベル、Trmc0およびTrmc1がローレベルのとき、Ir1＝Vbe／（R1-0＋R1-1＋R1-2）となる。
【００３４】
したがって、電流Ir1は、
Ir1＝α＊Vbe／R1  ・・・（3）
と表すことができる。ここで、αは入力端子Trmc0〜Trmc1の選択と、抵抗R1のR1-0〜R1-2の分割比とで決定される。
【００３５】
トランジスタ MN2と、トランジスタMN2b0〜MN2b2とはカレントミラーを構成しているので、入力端子Trmb0〜Trmb1で選択されたトランジスタ MN2b0〜MN2b2に流れる電流値の加算値IdsMN2bは、
IdsMN2b＝β＊（1／R3＊［kT／q＊LN(n)］）  ・・・(4)
と表すことができる。ここで、βは入力端子 Trmb0〜Trmb1の選択と、トランジスタ MN2、MN2b0〜MN2b2とのミラー比で決定される。
【００３６】
式(2)、式(3)および式(4)から、トランジスタ MP26を流れる電流IdsMP26は、
IdsMP26＝α＊Vbe／R1＋β＊（1／R3＊［kT／q＊LN(n)］）
＝1／R1＊｛α＊Vbe＋β＊（R1／R3＊［kT／q＊LN(n)］｝  ・・・（5）
となり、温度依存特性のないバンドギャップ電圧（Vbe＋R1／R3＊KT／q＊LN(n)）の1／R1に比例した基準電流を発生させることができる。
【００３７】
出力回路20の出力端子 Vref1（図３）に現れる電圧 Vref1は、式（5）から
Vref1＝R4＊IdsMP26＝R4／R1＊｛α＊Vbe＋β＊（R1／R3＊[kT／q＊LN(n)］）｝  ・・・(6)
となる。したがってバンドギャップ電圧を任意にR4／R1倍させた温度依存のない一定基準電圧をVref1端子に発生させることができる。
【００３８】
一方、出力端子 Vref2に現れる電圧Vref2は、トランジスタ MN22とトランジスタ MN30とのミラー比を１とすると式（5）から、
Vref2＝Vcc−R5＊IdsMP26
＝Vcc−R5／R1＊｛α＊Vbe＋β＊（R1／R3＊［kT／q＊LN(n)］）｝  ・・・（7）
となる。したがって電源電圧Vccからのバンドギャップ電圧を任意にR5／R1倍させた温度依存のない一定基準電圧を出力端子 Vref2に発生させることができる。
【００３９】
次に基準電流発生回路の他の実施例を参照して説明する。本実施例における基準電流発生回路は、図２に示した第１の実施例における定電流発生回路14に代えて図４に示す定電流発生回路400を備える点で異なり、その他の構成は第１の実施例と同様の構成でよいのでその説明を省略する。なお、本実施例において第１の実施例と同様の構成については同じ参照符号を付している。
【００４０】
図示するように本実施例における定電流発生回路400は、第２の電流経路の抵抗R3を直列に複数が接続された分割抵抗R3-1および分割抵抗R3-2にて形成し、分割抵抗R3-1およびR3-2の接続ノードVb0、Vb1、Vb2と、定電流発生回路18（図１）における差動増幅器16の入力ノードV2bとの間に、接続ノードVb0〜Vb2のうち１つの接続ノードを選択して接続ノードV2bにその電圧を伝達するトランジスタ MNta0、MNta1、MNta2が接続されている。トランジスタ MNta0、MNta1、MNta2の各ゲートには接続ノードを選択するための信号Trma0、Trma1、Trma2が入力され、接続ノードV2bは接続線200を介して差動増幅器16（図１）の一方の入力に接続されている。
【００４１】
以上の構成で、定電流発生回路600を有する基準電流発生回路の動作を説明する。定電流発生回路400のトランジスタMP1、MP2およびMP6のトランジスタサイズ（W/L：ゲート幅W、ゲート長L）がすべて同一であるとすると、トランジスタMP1、MP2およびMP6の各MOSに流れる電流Idsは等しくなり、
Ids＝1／R3＊［kT／q＊LN(n)］  ・・・（8）
となる。なお、トランジスタMN2を流れる電流Idsは、トランジスタMP6の電流Idsと等しいので式(8)の値となる。
【００４２】
定電流発生回路18（図１）において、トランジスタ MP21、MP26のトランジスタサイズ(W/L)がすべて同一であるとすると、トランジスタ MP21、MP26の各MOSに流れる電流Idsは等しくなる。
【００４３】
また、トランジスタMP21の電流Ids値は、抵抗R1に流れる電流IR1と入力ノードTrmb0〜Trmb1で選択されるトランジスタ MN2b0〜MN2b2に流れる電流値の加算IdsMN2bとの合計値であるので、トランジスタ MP21の電流IdsMP21は、
IdsMP21＝IdsMP26＝Ir1＋IdsMN2b  ・・・(9)
となる。
【００４４】
ここで、入力ノードTrma0〜Trma1のうちいずれか１つを選択してハイ（H）レベルを印加し、他の入力ノードにロー（L）レベルを印加すると、トランジスタ MNta0〜MNta2の１つが選択されてオンし、接続ノードV2bの電圧は、抵抗R3の分割抵抗R3-1〜R3-2の接続ノードVb0、Vb1、Vb2の電圧となる。式（8）から接続ノードVb0、Vb1、Vb2の電圧は、それぞれ、
Vb0＝Vbe
Vb1＝Vbe＋R3−2／R3＊［kT／q＊LN(n)］
Vb2＝Vbe＋（R3-1＋R3-2）／R3＊［kT／q＊LN(n)］
＝Vbe＋［kT／q＊LN(n)］
となるので、接続ノードV2bの電圧は、Trma0がハイレベル、Trma1およびTrma2がローレベルのとき、V2b＝Vbeとなり、Trma1がハイレベル、Trma0およびTrma2がローレベルのとき、V2b＝Vbe＋R3-2／R3＊［kT／q＊LN(n)］となり、Trma2がハイレベル、Trma0およびTrma1がローレベルのとき、V2b＝Vbe＋［kT／q＊LN(n)］となる。
【００４５】
したがって、接続ノードV2bの電圧V2bは、
V2b＝Vbe＋γ＊［kT／q＊LN(n)］  ・・・（10）
と表すことができる。ここで、γは0〜1であり、Trma0〜Trma2の選択と抵抗R3の分割抵抗R1-1〜R1-2の分割比とで決定される。
【００４６】
同様に、定電流発生回路18の入力ノードTrmc0〜Trmc1のいずれか１つを選択してハイレベルを印加し、残り他の入力ノードにローレベルを印加すると、トランジスタ MNtc0〜MNtc2のうち１つが選択されてオンし、ノードV2aの電圧は、抵抗R1の分割抵抗R1-0〜R1-2の接続ノードVc0、Vc1、Vc2の電圧となる。
【００４７】
ノードV2aの電圧は、差動増幅器16とトランジスタMP21と抵抗R1とによる負帰還動作によって差動増幅器16の入力200、つまりノードV2bの電圧V2bと等しくなる。したがって抵抗R1に流れる電流値は、入力端子Trmc0がハイレベル、入力端子Trmc1と入力端子Trmc2とがローレベルのとき、Ir1＝（Vbe＋γ＊［kT／q＊LN(n)］）／（R1-0）となり、入力端子Trmc1がハイレベル、入力端子Trmc0と入力端子Trmc2とローレベルのとき、Ir1＝（Vbe＋γ＊［kT／q＊LN(n)］）／（R1-0＋R1-1）となり、入力端子Trmc2がハイレベル、入力端子Trmc0と入力端子Trmc1とがローレベルのとき、Ir1＝（Vbe＋γ＊［kT／q＊LN(n)］）／（R1-0＋R1-1＋R1-2）となる。
【００４８】
したがって，電流IR1は、
IR1＝α＊（Vbe＋γ＊［kT／q＊LN(n)］）／R1  ・・・(11)
と表すことができる。ここで、αは入力端子Trmc0〜入力端子Trmc1の選択と抵抗R1の分割抵抗R1-0〜R1-2の分割比とで決定される。
【００４９】
また、トランジスタ MN2と、トランジスタMN2b0〜MN2b2（図１）とはカレントミラーを構成しているので、入力ノードTrmb0〜Trmb1で選択されたトランジスタ MN2b0〜MN2b2に流れる電流値の加算値IdsMN2bは、
IdsMN2b＝β＊（1／R3＊［kT／q＊LN(n)］）  ・・・(12)
と表すことができる。ここで、βは入力端子Trmb0〜Trmb1の選択と、トランジスタMN2およびトランジスタMN2b0〜MN2b2のミラー比とで決定される。
【００５０】
式(9)、式(11)、式(12)から、
IdsMP26＝α＊（Vbe＋γ＊［kT／q＊LN(n)］）／R1＋β＊（1／R3＊［kT／q＊LN(n)］）
＝1／R1＊｛α＊Vbe＋（β＊R1／R3＋γ＊α）＊［kT／q＊LN(n)］）  ・・・(13)
となり、温度依存特性のないバンドギャップ電圧（Vbe＋R1／R3＊kT／q＊LN(n)）の1／R1に比例した基準電流を発生させることができる。
【００５１】
出力端子 Vref1は、式(13)から、
Vref1＝R4＊IdsMP26
＝R4／R1＊｛α＊Vbe＋（β＊R1／R3＋γ＊α）＊［kT／q＊LN(n)］）  ・・・(14)
となる。
【００５２】
すなわち出力端子 Vref1にバンドギャップ電圧を任意にR4／R1倍させた温度依存のない一定基準電圧を発生させることができる。
【００５３】
一方、出力端子 Vref2は、トランジスタ MN22とトランジスタMN30とのミラー比を１とすると、式(13)から、
Vref2＝Vcc−R5＊IdsMP26
＝Vcc−R5／R1＊｛α＊Vbe＋（β＊R1／R3＋γ＊α）＊［kT／q＊ln(n)］）  ・・・(15)
となる。
【００５４】
すなわち、出力端子 Vref2に電源電圧Vccからのバンドギャップ電圧を任意にR5／R1倍させた温度依存のない一定基準電圧を発生させることができる。
【００５５】
以上説明したように、第２の実施例は、第１の実施例と同様の効果に加えて、基準電流のバラツキを調整する手段として、ダイオード電圧に比例した定電流を発生させる差動増幅器のダイオード電圧入力側に、ダイオードに直列に接続した分割抵抗による分割電圧ノードを選択して切り替える構成を設けたので調整の精度をさらに上げることが可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明が適用された基準電圧発生回路における定電流発生回路の構成例を示す回路図である。
【図２】定電流発生回路の構成例を示す回路図である。
【図３】本発明が適用された基準電圧発生回路を示すブロック図である。
【図４】定電流発生回路の他の構成例を示す回路図である
【符号の説明】
【００５７】
10  基準電流発生回路
12、16  差動増幅器
14、18  定電流発生回路
20  出力回路
【図１】
2009003835.tif 000003
【図２】
2009003835.tif 000004
【図３】
2009003835.tif 000005
【図４】
2009003835.tif 000006