(57)【要約】【課題】オールパスフィルタと差動増幅器とを備えるアナログ回路に関し、該アナログ回路の消費電流を抑制する。【解決手段】カットオフ周波数が同一のローパスフィルタとハイパスフィルタとを有するオールパスフィルタと、前記ローパスフィルタにより生成された電流と前記ハイパスフィルタにより生成された電流とが入力される差動増幅器と、を備えることを特徴とするアナログ回路。【選択図】図１
2009017295.tif 000002
【特許請求の範囲】
【請求項１】
カットオフ周波数が同一のローパスフィルタとハイパスフィルタとを有するオールパスフィルタと、
前記ローパスフィルタにより生成された電流と前記ハイパスフィルタにより生成された電流とが入力される差動増幅器と、
を備えることを特徴とするアナログ回路。
【請求項２】
前記ローパスフィルタにより生成された電流が前記差動増幅器に入力される向きと、前記ハイパスフィルタにより生成された電流が前記差動増幅器に入力される向きとが、互いに逆向きであることを特徴とする請求項１に記載のアナログ回路。
【請求項３】
前記ローパスフィルタと前記ハイパスフィルタは互いに、前記アナログ回路の差動入力に対して並列に接続されていることを特徴とする請求項１に記載のアナログ回路。
【請求項４】
前記ローパスフィルタは、キャパシタと抵抗とを含む１次ローパスフィルタであり、
前記ハイパスフィルタは、キャパシタと抵抗とを含む１次ハイパスフィルタである、
ことを特徴とする請求項１に記載のアナログ回路。
【請求項５】
前記ローパスフィルタは、
第１のキャパシタと；
前記アナログ回路の第１入力と前記第１のキャパシタの第１電極との間に介在する、第１の抵抗と；
前記アナログ回路の第２入力と前記第１のキャパシタの第２電極との間に介在する、第２の抵抗と；
前記第１のキャパシタの前記第１電極と前記差動増幅器の第１入力端子との間に介在する、第３の抵抗と；
前記第１のキャパシタの前記第２電極と前記差動増幅器の第２入力端子との間に介在する、第４の抵抗と；
を含む１次ローパスフィルタであり、
前記ハイパスフィルタは、
第５の抵抗と；
前記アナログ回路の前記第１入力と前記第５の抵抗の第１端部との間に介在する、第２のキャパシタと；
前記アナログ回路の前記第２入力と前記第５の抵抗の第２端部との間に介在する、第３のキャパシタと；
前記第５の抵抗の前記第１端部と前記差動増幅器の前記第２入力端子との間に介在する、第６の抵抗と；
前記第５の抵抗の前記第２端部と前記差動増幅器の前記第１入力端子との間に介在する、第７の抵抗と；
を含む１次ハイパスフィルタであり、
前記差動増幅器の前記第２入力端子と前記差動増幅器の第１出力端子との間に、
第８の抵抗が介在しており、
前記差動増幅器の前記第１入力端子と前記差動増幅器の第２出力端子との間に、
第９の抵抗が介在している、
ことを特徴とする請求項４に記載のアナログ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ回路に関する。
【背景技術】
【０００２】
無線通信機器の受信部では通常、不要な信号を減衰させる動作や、無線信号の振幅を一定範囲内に納める動作が実行される。これにより、無線信号の品質が改善されると共に、無線信号の受信レベルのばらつきが補正される。前者の動作はフィルタにより実行されるが、一般的にはこれにより位相歪みが生じる。そしてその補正は一般に、オールパスフィルタにより実行される。一方、後者の動作は一般に、増幅器により実行される。よって、無線通信機器の受信部には通常、オールパスフィルタと増幅器とを備えるアナログ回路が設けられている。
【０００３】
このような無線通信機器の例として、携帯通信端末が挙げられる。携帯通信端末には、電池容量が限られているという制約がある。そのため、携帯通信端末には、長時間使用に耐えられるよう、構成部品の低消費電流化が要求される。よって、携帯通信端末に上記アナログ回路を設ける場合、上記アナログ回路の低消費電流化が重要な技術課題となる。
【０００４】
無線通信機器を構成するＲＦＩＣの受信部には、外付け部品数の削減の要求から、ダイレクト・コンバージョン構成が採用される事が多い。この場合、ＲＦ信号を直接ベースバンド信号まで変換するため、ＲＦ部でフィルタをかける事ができず、多くの無線通信機器では、ベースバンド・フィルタへの要求性能が厳しくなっている。上記アナログ回路は例えば、このようなＲＦＩＣのベースバンド部内に設けられる。上記アナログ回路の低消費電流化、大きな帯域外減衰量、小さな帯域内群遅延偏差を同時に達成するには、不要な信号を減衰させるフィルタの次数を極力小さくして消費電流を低く抑えた上で、当該フィルタで生じた位相歪みを次数が極力小さいオールパスフィルタで補正する事が必要となる。また、ダイレクト・コンバージョン構成においては、ベースバンド部に可変利得アンプを設けるのが一般的である。
【０００５】
次数が最も小さいオールパスフィルタは、１次オールパスフィルタである。１次オールパスフィルタは例えば、２つのＯＰＡＭＰを用いて実現される。しかしながら、一般的な形式の１次オールパスフィルタは、利得を「１」以外に設定できず、利得を「１」以外に設定するためには更にもう１つのＯＰＡＭＰを必要とし、３つのＯＰＡＭＰが設けられる事になる。
【０００６】
このように、上記アナログ回路には通常、多数のＯＰＡＭＰが設けられる。そのため、上記アナログ回路は一般に、低消費電流化には不利である。例えば、各ＯＰＡＭＰの消費電流を０．５ｍＡ程度とすると、上記アナログ回路では、１ｍＡ〜１．５ｍＡ程度の電流が必要となる。更に、Ｉ／Ｑの両ｃｈでは、２ｍＡ〜３ｍＡ程度の電流が必要となる。
【０００７】
なお、特許文献１には、ＯＰＡＭＰを備えるオールパスフィルタの回路構成の例が開示されている。
【特許文献１】特表２００１−５２４７７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、オールパスフィルタと差動増幅器とを備えるアナログ回路に関し、当該アナログ回路の消費電流を抑制することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の実施例は例えば、カットオフ周波数が同一のローパスフィルタとハイパスフィルタとを有するオールパスフィルタと、前記ローパスフィルタにより生成された電流と前記ハイパスフィルタにより生成された電流とが入力される差動増幅器と、を備えることを特徴とするアナログ回路である。
【発明の効果】
【００１０】
本発明は、オールパスフィルタと差動増幅器とを備えるアナログ回路に関し、当該アナログ回路の消費電流を抑制することを可能にする。
【発明を実施するための最良の形態】
【００１１】
（第１実施例）
図１は、第１実施例のアナログ回路１０１の回路図である。図１のアナログ回路１０１は、該アナログ回路１０１の差動入力１１１と、該アナログ回路１０１の差動出力１１２と、オールパスフィルタ１１３と、差動ＯＰＡＭＰ（オペアンプ）１１４とを具備する。オールパスフィルタ１１３は、本発明のオールパスフィルタの例である。差動ＯＰＡＭＰ１１４は、本発明の差動増幅器の例である。
【００１２】
差動入力１１１は、図１のように、入力ノードＮin(p)と、入力ノードＮin(m)とを有する。入力ノードＮin(p)と入力ノードＮin(m)の一方がアナログ回路１０１の第１入力の例であり、他方がアナログ回路１０１の第２入力の例である。ここでは、入力ノードＮin(p)の電位をＶin(p)と表し、入力ノードＮin(m)の電位をＶin(m)と表し、差動入力１１１の入力電圧をＶinと表す（Ｖin＝Ｖin(p)−Ｖin(m)）。
【００１３】
差動出力１１２は、図１のように、出力ノードＮout(p)と、出力ノードＮout(m)とを有する。出力ノードＮout(p)と出力ノードＮout(m)の一方がアナログ回路１０１の第１出力の例であり、他方がアナログ回路１０１の第２出力の例である。ここでは、出力ノードＮout(p)の電位をＶout(p)と表し、出力ノードＮout(m)の電位をＶout(m)と表し、差動出力１１２の出力電圧をＶoutと表す（Ｖout＝Ｖout(p)−Ｖout(m)）。
【００１４】
オールパスフィルタ１１３は、オールパスフィルタ回路として機能するフィルタ回路である。オールパスフィルタ１１３は、図１のように、ローパスフィルタ（ＬＰＦ）１２１と、ハイパスフィルタ（ＨＰＦ）１２２とを具備する。ローパスフィルタ１２１は、ローパスフィルタ回路として機能するフィルタ回路である。ハイパスフィルタ１２２は、ハイパスフィルタ回路として機能するフィルタ回路である。
【００１５】
差動ＯＰＡＭＰ１１４は、差動入力と差動出力とを有するＯＰＡＭＰである。差動ＯＰＡＭＰ１１４は、図１のように、入力端子Ｔin(p)と、入力端子Ｔin(m)と、出力端子Ｔout(p)と、出力端子Ｔout(m)とを有する。入力端子Ｔin(p)及びＴin(m)の一方が差動ＯＰＡＭＰ１１４の第１入力端子の例であり、他方が第２入力端子の例である。また、出力端子Ｔout(p)及びＴout(m) の一方が差動ＯＰＡＭＰ１１４の第１出力端子の例であり、他方が第２出力端子の例である。
【００１６】
図１のアナログ回路１０１は、第１乃至第３のキャパシタＣ1乃至Ｃ3と、第１乃至第９の抵抗Ｒ1乃至Ｒ9とを具備する。
【００１７】
第１のキャパシタＣ1は、電極ｃpと電極ｃmとを有している。電極ｃpと電極ｃmの一方が第１のキャパシタＣ1の第１電極の例であり、他方が第２電極の例である。第１の抵抗Ｒ1は、アナログ回路１０１の入力ノードＮin(p)と第１のキャパシタＣ1の電極ｃpとの間に介在している、即ち、Ｎin(p)とｃpとの間に配線されている。第２の抵抗Ｒ2は、アナログ回路１０１の入力ノードＮin(m)と第１のキャパシタＣ1の電極ｃmとの間に介在している、即ち、Ｎin(m)とｃmとの間に配線されている。第３の抵抗Ｒ3は、第１のキャパシタＣ1の電極ｃpと差動ＯＰＡＭＰ１１４の入力端子Ｔin(p)との間に介在している、即ち、ｃpとＴin(p)との間に配線されている。第４の抵抗Ｒ4は、第１のキャパシタＣ1の電極ｃmと差動ＯＰＡＭＰ１１４の入力端子Ｔin(m)との間に介在している、即ち、ｃmとＴin(m)との間に配線されている。
【００１８】
第１のキャパシタＣ1と、第１の抵抗Ｒ1と、第２の抵抗Ｒ2と、第３の抵抗Ｒ3と、第４の抵抗Ｒ4は、ＬＰＦ１２１を構成している。このように、ＬＰＦ１２１は、１つ以上のキャパシタと１つ以上の抵抗とを用いて構成されている。ここでは、ＬＰＦ１２１の出力ノードＮ1(p)の電位をＶ1(p)と表し、ＬＰＦ１２１の出力ノードＮ1(m)の電位をＶ1(m)と表し、ＬＰＦ１２１の出力電圧をＶ1と表す（Ｖ1＝Ｖ1(p)−Ｖ1(m)）。第３の抵抗Ｒ3及び第４の抵抗Ｒ4は、出力ノードＮ1(p)及び出力ノードＮ1(m)の後段に設けられており、出力電圧Ｖ1を電流に変換する役割を果たす。図１には、このような電流Ｉ1が図示されている。ＬＰＦ１２１により生成された電流Ｉ1は、ＬＰＦ１２１の出力電流としてＬＰＦ１２１から出力され、ＯＰＡＭＰ１１４に入力される。
【００１９】
第５の抵抗Ｒ5は、端部ｒpと端部ｒmとを有している。端部ｒpと端部ｒmの一方が第５の抵抗Ｒ5の第１端部の例であり、他方が第２端部の例である。第２のキャパシタＣ2は、アナログ回路１０１の入力ノードＮin(p)と第５の抵抗Ｒ5の端部ｒpとの間に介在している、即ち、Ｎin(p)とｒpとの間に配線されている。第３のキャパシタＣ3は、アナログ回路１０１の入力ノードＮin(m)と第５の抵抗Ｒ5の端部ｒmとの間に介在している、即ち、Ｎin(m)とｒmとの間に配線されている。第６の抵抗Ｒ6は、第５の抵抗Ｒ5の端部ｒpと差動ＯＰＡＭＰ１１４の入力端子Ｔin(m)との間に介在している、即ち、ｒpとＴin(m)との間に配線されている。第７の抵抗Ｒ7は、第５の抵抗Ｒ5の端部ｒmと差動ＯＰＡＭＰ１１４の入力端子Ｔin(p)との間に介在している、即ち、ｒmとＴin(p)との間に配線されている。
【００２０】
第５の抵抗Ｒ5と、第６の抵抗Ｒ6と、第７の抵抗Ｒ7と、第２のキャパシタＣ2と、第３のキャパシタＣ3は、ＨＰＦ１２２を構成している。このように、ＨＰＦ１２２は、１つ以上のキャパシタと１つ以上の抵抗とを用いて構成されている。ここでは、ＨＰＦ１２２の出力ノードＮ2(p)の電位をＶ2(p)と表し、ＨＰＦ１２２の出力ノードＮ2(m)の電位をＶ2(m)と表し、ＨＰＦ１２２の出力電圧をＶ2と表す（Ｖ2＝Ｖ2(p)−Ｖ2(m)）。第６の抵抗Ｒ6及び第７の抵抗Ｒ7は、出力ノードＮ2(p)及び出力ノードＮ2(m)の後段に設けられており、出力電圧Ｖ2を電流に変換する役割を果たす。図１には、このような電流Ｉ2が図示されている。ＨＰＦ１２２により生成された電流Ｉ2は、ＨＰＦ１２２の出力電流としてＨＰＦ１２２から出力され、ＯＰＡＭＰ１１４に入力される。
【００２１】
第８の抵抗Ｒ8及び第９の抵抗Ｒ9は、差動ＯＰＡＭＰ１１４に並列に接続されている。第８の抵抗Ｒ8は、差動ＯＰＡＭＰ１１４の入力端子Ｔin(m)と差動ＯＰＡＭＰ１１４の出力端子Ｔout(p)との間に介在している、即ち、Ｔin(m)とＴout(p)との間に配線されている。第９の抵抗Ｒ9は、差動ＯＰＡＭＰ１１４の入力端子Ｔin(p)と差動ＯＰＡＭＰ１１４の出力端子Ｔout(m)との間に介在している、即ち、Ｔin(p)とＴout(m)との間に配線されている。なお、差動ＯＰＡＭＰ１１４の出力端子Ｔout(p)は、アナログ回路１０１の出力ノードＮout(p)に接続されている。また、差動ＯＰＡＭＰ１１４の出力端子Ｔout(m)は、アナログ回路１０１の出力ノードＮout(m)に接続されている。
【００２２】
以下、ＬＰＦ１２１及びＨＰＦ１２２について詳細に説明する。
【００２３】
本実施例では、ＬＰＦ１２１のカットオフ周波数とＨＰＦ１２２のカットオフ周波数とが同一になるように、ＬＰＦ１２１とＨＰＦ１２２とが構成される。これにより、ＬＰＦ１２１とＨＦＰ１２２とを用いてオールパスフィルタ１１３を実現する事が可能となっている。こうして、本実施例では、カットオフ周波数が同一のＬＰＦ１２１とＨＰＦ１２２とを有するオールパスフィルタ１１３が実現されている。
【００２４】
また、本実施例では、オールパスフィルタ１１３を実現すべく、ＬＰＦ１２１とＨＰＦ１２２とが互いに、差動入力１１１に対して並列に接続されている。加えて、本実施例では、ＬＰＦ１２１の回路構成とＨＰＦ１２２の回路構成とがそれぞれ、差動入力１１１に対して対称な回路構成になっている。よって、本実施例では、Ｒ1＝Ｒ2、Ｒ3＝Ｒ4、Ｒ6＝Ｒ7、Ｃ2＝Ｃ3が成立している。加えて、本実施例では、Ｒ8＝Ｒ9が成立しているとする。
【００２５】
図１のＬＰＦ１２１はＣ1とＲ1とＲ2とＲ3とＲ4とを含む１次ＬＰＦとなっており、図１のＨＰＦ１２２はＲ5とＲ6とＲ7とＣ2とＣ3とを含む１次ＨＰＦとなっている。これにより、図１のオールパスフィルタ１１３は、Ｃ1乃至Ｃ3とＲ1乃至Ｒ7とを含む１次オールパスフィルタとなっている。図１のＬＰＦ１２１は、図２の単相形式のＬＰＦを２個含むような差動形式のＬＰＦとなっており、図１のＨＰＦ１２２は、図３の単相形式のＨＰＦを２個含むような差動形式のＨＰＦとなっている。ＬＰＦ１２１及びＨＰＦ１２２は、１次フィルタでも高次フィルタでもよいが、フィルタの特性が単純でフィルタを利用しやすいという点では、１次フィルタとするのが望ましい。
【００２６】
本実施例では、ＬＰＦ１２１のＮ1(p)及びＮ1(m)の後段にＲ3及びＲ4が設けられている。よって、本実施例では、ＬＰＦ１２１の出力電圧Ｖ1により電流が生成され、当該電流がＯＰＡＭＰ１１４に入力される。図１には、このような電流Ｉ1が図示されている。
【００２７】
本実施例では、ＨＰＦ１２２のＮ2(p)及びＮ2(m)の後段にＲ6及びＲ7が設けられている。よって、本実施例では、ＨＰＦ１２２の出力電圧Ｖ2により電流が生成され、当該電流がＯＰＡＭＰ１１４に入力される。図１には、このような電流Ｉ2が図示されている。
【００２８】
よって、本実施例では、ＬＰＦ１２１の出力電圧Ｖ1により生成された電流と、ＨＰＦ１２２の出力電圧Ｖ2により生成された電流とが、ＯＰＡＭＰ１１４に入力される。入力ノードＮin(p)から入力ノードＮin(m)の向きをアナログ回路１０１の正方向とすると、ＬＰＦ１２１による電流の正方向とＨＰＦ１２２による電流の正方向はそれぞれ、図１におけるＩ1の矢印方向とＩ2の矢印方向となる。よって、本実施例では、ＬＰＦ１２１の出力電圧Ｖ1により生成された電流がＯＰＡＭＰ１１４に入力される向きと、ＨＰＦ１２２の出力電圧Ｖ2により生成された電流がＯＰＡＭＰ１１４に入力される向きとが、互いに逆向きとなっている。電流Ｉ1が正方向に流れている場合、ＬＰＦ１２１からＯＰＡＭＰ１１４に流れ込む電流は、入力端子Ｔin(p)から入力端子Ｔin(m)へと流れる事になる。電流Ｉ2が正方向に流れている場合、ＨＰＦ１２２からＯＰＡＭＰ１１４に流れ込む電流は、入力端子Ｔin(m)から入力端子Ｔin(p)へと流れる事になる。
【００２９】
以下、第１乃至第３のキャパシタＣ1乃至Ｃ3の容量値、第１乃至第９の抵抗Ｒ1乃至Ｒ9の抵抗値、及び図１のアナログ回路１０１の伝達関数の設定例について説明する。
【００３０】
本実施例では、ＬＰＦ１２１のカットオフ周波数とＨＰＦ１２２のカットオフ周波数とを同一とすると共に、ＬＰＦ１２１による電流とＨＰＦ１２２による電流とを適切に加算する事で、オールパスフィルタ１１３を実現する。
【００３１】
図１のアナログ回路１０１は、差動入力１１１に対して対称な回路になっている。ＯＰＡＭＰ１１４のオープンループ・ゲインが十分大きいと想定すると、ＯＰＡＭＰ１１４の入力はイマジナリ・ショートとなり、ＯＰＡＭＰ１１４の２つの入力端子はほぼ同位相であたかもショートしているように振舞う。そのため、ＯＰＡＭＰ１１４の前段は、２つの回路に分離して考える事ができる。
【００３２】
先ず、Ｃ1、Ｒ1、Ｒ2、Ｒ3、Ｒ4からなる回路、即ち、ＬＰＦ１２１について考察する。これらの容量値及び抵抗値を、Ｃ1＝Ｃ、Ｒ1＝Ｒ2＝Ｒ3＝Ｒ4＝Ｒと設定する。この場合、ＬＰＦ１２１の出力電圧Ｖ1及び出力電流Ｉ1はそれぞれ、式（１）及び（２）のようになる。出力電流Ｉ1は、ＬＰＦ１２１をＯＰＡＭＰ１１４の入力ノードに向けて流れる電流である。
【数１】
2009017295.tif 000003
【数２】
2009017295.tif 000004
【００３３】
次に、Ｃ2、Ｃ3、Ｒ5、Ｒ6、Ｒ7からなる回路、即ち、ＨＰＦ１２２について考察する。これらの容量値及び抵抗値については、所望の電流加算結果が得られるよう、電流加算結果から逆算して設定する。その結果、これらの容量値及び抵抗値は、Ｃ2＝Ｃ3＝Ｃ、Ｒ5＝４Ｒ、Ｒ6＝Ｒ7＝２Ｒと設定される。この場合、ＨＰＦ１２２の出力電圧Ｖ2及び出力電流Ｉ2はそれぞれ、式（３）及び（４）のようになる。出力電流Ｉ2は、ＨＰＦ１２２をＯＰＡＭＰ１１４の入力ノードに向けて流れる電流である。
【数３】
2009017295.tif 000005
【数４】
2009017295.tif 000006
【００３４】
続いて、出力電流Ｉ1と出力電流Ｉ2を図１の回路図に従って加算すると、下式（５）が得られる。
【数５】
2009017295.tif 000007
【００３５】
従って、Ｒ8＝Ｒ9＝２Ｒ＊Ａとすると（Ａは電圧利得）、差動出力１１２の出力電圧Ｖoutは、下式（６）のようになる。
【数６】
2009017295.tif 000008
【００３６】
従って、図１のアナログ回路１０１の伝達関数は、下式（７）のようになる。
【数７】
2009017295.tif 000009
【００３７】
なお、式（１）により、ＬＰＦ１２１が１次ＬＰＦである事が解る。また、式（３）により、ＨＰＦ１２２が１次ＨＰＦである事が解る。また、式（１）及び（３）により、ＬＰＦ１２１のカットオフ周波数とＨＰＦ１２２のカットオフ周波数とが同一である事が解る。そして、式（７）からは、ＬＰＦ１２１及びＨＰＦ１２２により１次オールパスフィルタが実現されている事が解る。
【００３８】
以下、第１及び第２比較例について説明する。
【００３９】
図４は、第１比較例のアナログ回路１０１の回路図である。図４のアナログ回路１０１は、該アナログ回路１０１の差動入力１１１と、該アナログ回路１０１の差動出力１１２と、オールパスフィルタ１１３と、差動ＯＰＡＭＰ１１４とを備える。図４のオールパスフィルタ１１３は、２つの差動ＯＰＡＭＰ１１４Ｘ及びＹを備えており、１次オールパスフィルタとなっている。このように、図４のアナログ回路１０１は、３つの差動ＯＰＡＭＰを備えている。図４のアナログ回路１０１の伝達関数は、下式（８）のようになる。
【数８】
2009017295.tif 000010
【００４０】
図５は、第２比較例のアナログ回路１０１の回路図である。図５のアナログ回路１０１は、該アナログ回路１０１の差動入力１１１と、該アナログ回路１０１の差動出力１１２と、オールパスフィルタ１１３と、差動ＯＰＡＭＰ１１４とを備える。図５のオールパスフィルタ１１３は、２つの差動ＯＰＡＭＰ１１４Ｘ及びＹを備えており、１次オールパスフィルタとなっている。このように、図５のアナログ回路１０１は、３つの差動ＯＰＡＭＰを備えている。図５のアナログ回路１０１の伝達関数は、下式（９）のようになる。
【数９】
2009017295.tif 000011
【００４１】
第１及び第２比較例ではそれぞれ、１次オールパスフィルタ１１３を実現するのに２つのＯＰＡＭＰを用いており、上記アナログ回路１０１を実現するのに３つのＯＰＡＭＰを用いている。よって、各ＯＰＡＭＰの消費電流を０．５ｍＡ程度とすると、第１及び第２比較例のアナログ回路１０１ではそれぞれ、１〜１．５ｍＡ程度の電流が必要となる。更に、Ｉ／Ｑの両ｃｈでは、２〜３ｍＡ程度の電流が必要となる。
【００４２】
一方、本実施例では、１次オールパスフィルタ１１３を実現するのにＯＰＡＭＰ１１４の入力部のイマジナリ・ショートを利用しており、上記アナログ回路１０１を実現するのにＯＰＡＭＰを１つしか使用していない。よって、本実施例のアナログ回路１０１では、０．５ｍＡ程度の電流しか必要としない。従って、本実施例のアナログ回路１０１では、第１及び第２比較例のアナログ回路１０１と比べて、消費電流を１／２〜１／３程度とする事ができる。更に、Ｉ／Ｑの両ｃｈで考えると、消費電流を２〜３ｍＡ程度削減する事ができる。
【００４３】
以上のように、本実施例では、ＬＰＦ１２１とＨＰＦ１２２とを用いてオールパスフィルタ１１３を実現している。これにより、上記アナログ回路１０１を、少数のＯＰＡＭＰで実現する事が可能となっている。これにより、本実施例では、上記アナログ回路１０１の消費電流を抑制する事ができる。
【００４４】
図１のアナログ回路１０１は、式（７）から理解されるように、振幅の周波数特性を変化させずに位相の周波数特性を変化させる（例えば、位相歪み方向と逆方向へ変化させ、歪みを補正する）動作や、入力信号の振幅を変化させる（例えば、一定範囲内に納める）動作が実行可能である。当該アナログ回路１０１は例えば、無線通信機器用のアナログ回路として利用可能である。加えて、当該アナログ回路１０１は、低消費電力化に有利なので、携帯通信端末用のアナログ回路として好適である。
【００４５】
以下、第２実施例について説明する。第２実施例は、第１実施例の変形例であり、第２実施例については、第１実施例との相違点を中心に説明する。
【００４６】
（第２実施例）
図６は、第２実施例のアナログ回路１０１の回路図である。図６のアナログ回路１０１は、該アナログ回路１０１の差動入力１１１と、該アナログ回路１０１の差動出力１１２と、オールパスフィルタ１１３と、差動ＯＰＡＭＰ１１４とを具備する。オールパスフィルタ１１３は、図６のように、ＬＰＦ１２１とＨＰＦ１２２とを具備する。図１と図６とで、ＬＰＦ１２１とＨＰＦ１２２との位置関係が異なる事に留意されたい。
【００４７】
図６のアナログ回路１０１は、第１乃至第３のキャパシタＣ1乃至Ｃ3と、第１乃至第９の抵抗Ｒ1乃至Ｒ9とを具備する。
【００４８】
第１乃至第３のキャパシタＣ1乃至Ｃ3の容量値、第１乃至第９の抵抗Ｒ1乃至Ｒ9の抵抗値、及び図６のアナログ回路１０１の伝達関数は、第１実施例と同様に設定可能である。Ｃ1＝Ｃ2＝Ｃ3＝Ｃ、Ｒ1＝Ｒ2＝Ｒ3＝Ｒ4＝Ｒ、Ｒ5＝４Ｒ、Ｒ6＝Ｒ7＝２Ｒ、Ｒ8＝Ｒ9＝２Ｒ＊Ａと設定すると（Ａは電圧利得）、図６のアナログ回路１０１の伝達関数は、下式（１０）のようになる。
【数１０】
2009017295.tif 000012
【図面の簡単な説明】
【００４９】
【図１】第１実施例のアナログ回路の回路図である。
【図２】図１のＬＰＦを構成するＬＰＦの回路図である。
【図３】図１のＨＰＦを構成するＨＰＦの回路図である。
【図４】第１比較例のアナログ回路の回路図である。
【図５】第２比較例のアナログ回路の回路図である。
【図６】第２実施例のアナログ回路の回路図である。
【符号の説明】
【００５０】
１０１  アナログ回路
１１１  差動入力
１１２  差動出力
１１３  オールパスフィルタ
１１４  差動ＯＰＡＭＰ
１２１  ローパスフィルタ
１２２  ハイパスフィルタ
【図１】
2009017295.tif 000013
【図２】
2009017295.tif 000014
【図３】
2009017295.tif 000015
【図４】
2009017295.tif 000016
【図５】
2009017295.tif 000017
【図６】
2009017295.tif 000018