(57)【要約】      （修正有）【課題】システムの停電のケースにおける既存の記憶デバイス中のデータ損失の問題や、停電保護のための既存の方法における短い保有期間の問題や、メモリ容量を更新する際の困難などを解決する。【解決手段】停電保護のための方法、装置、論理デバイス、および記憶システムを開示する。方法は、システム電源が停電するとき、サウスブリッジチップ（ＳＢＣ）と、不揮発性フラッシュ記憶媒体と、ＳＢＣおよび不揮発性フラッシュ記憶媒体の間のインターフェース変換回路（ＩＣＣ）と、メモリとに対して、バッテリにより電力を供給することと、ＳＢＣの使用されていないバスインターフェースを使用することにより、ＩＣＣを介して、メモリ中の保存されていないデータを、対応する不揮発性フラッシュ記憶媒体に送ることとを含む。ＩＣＣは、ＳＢＣのバスインターフェースを、不揮発性フラッシュ記憶媒体の対応するバスインターフェースに変換する。【選択図】図３
2009259210.tif 000002
【特許請求の範囲】
【請求項１】
停電保護のための方法において、
システム電源が停電したとき、サウスブリッジチップ（ＳＢＣ）と、不揮発性フラッシュ記憶媒体と、前記ＳＢＣおよび前記不揮発性フラッシュ記憶媒体の間のインターフェース変換回路（ＩＣＣ）と、メモリとに対して、バッテリにより電力を供給することと、
前記ＳＢＣの使用されていないバスインターフェースの使用により、前記ＩＣＣを介して、前記メモリ中の保存されていないデータを、対応する不揮発性フラッシュ記憶媒体に送ることとを含み、
前記ＩＣＣは、前記ＳＢＣのバスインターフェースを、前記不揮発性フラッシュ記憶媒体の対応するバスインターフェースに変換するように構成されている方法。
【請求項２】
前記システム電源が回復して正常に動作するとき、前記システム電源により電力を供給し、前記ＩＣＣおよび前記ＳＢＣを介して、前記不揮発性フラッシュ記憶媒体中に記憶されたデータを読み出し、前記読み出されたデータを前記メモリに書き込むことをさらに含む請求項１記載の方法。
【請求項３】
前記ＩＣＣは、前記ＳＢＣのバスインターフェースを、複数の不揮発性フラッシュ記憶媒体に対応するバスデータインターフェースに変換するように構成されている請求項１記載の方法。
【請求項４】
前記送るステップは、
前記ＳＢＣの使用されていない１つのバスインターフェースの使用により、前記ＩＣＣを介して、前記メモリ中の保存されていないデータを、前記対応する複数の不揮発性フラッシュ記憶媒体に送ること、または、
前記ＳＢＣの使用されていない複数のバスインターフェースの使用により、前記ＩＣＣを介して、前記メモリ中の保存されていないデータを、前記対応する複数の不揮発性フラッシュ記憶媒体に送ることを含む請求項１ないし３のいずれか１項記載の方法。
【請求項５】
停電保護のための装置において、
記憶システムのインターフェースを制御するように構成されているサウスブリッジチップ（ＳＢＣ）と、
データを記憶するように構成されている不揮発性フラッシュ記憶媒体と、
前記ＳＢＣおよび前記不揮発性フラッシュ記憶媒体に接続され、前記ＳＢＣのバスインターフェースを、前記不揮発性フラッシュ記憶媒体の対応するバスインターフェースに変換し、システム電源が停電したとき、前記ＳＢＣに接続されているバスインターフェースを介して、メモリ中の記憶されていないデータを、対応する不揮発性フラッシュ記憶媒体に送るように構成されているインターフェース変換回路（ＩＣＣ）とを具備する装置。
【請求項６】
前記ＩＣＣは、周辺コンポーネント相互接続バスインターフェース、周辺コンポーネント相互接続エキスプレスバスインターフェース、シリアル周辺コンポーネント相互接続エキスプレスバスインターフェース、周辺コンポーネント相互接続拡張バス、シリアルＡＴＡバス、シリアルアタッチドスモールコンピュータシステムバス、統合ドライブエレクトロニクスバス、またはユニバーサルシリアルバスを、１つ以上の、統合ドライブエレクトロニクスバス、ローカルバス、またはシリアル周辺バスに変換するように構成されている複数の変換チップを備えている請求項５記載の装置。
【請求項７】
前記不揮発性フラッシュ記憶媒体は、コンパクトフラッシュカード、マルチメディアカード、セキュアデジタルカード、エクストリームデジタルカード、フラッシュチップ、またはこれらの任意の組み合わせを備えている請求項５記載の装置。
【請求項８】
前記ＳＢＣのバスインターフェースは、周辺コンポーネント相互接続バスインターフェース、周辺コンポーネント相互接続エキスプレスバスインターフェース、シリアル周辺コンポーネント相互接続エキスプレスバスインターフェース、周辺コンポーネント相互接続バス拡張インターフェース、シリアルＡＴＡインターフェース、シリアルアタッチドスモールコンピュータシステムインターフェース、統合ドライブエレクトロニクスインターフェース、ユニバーサルシリアルバス、またはこれらの任意の組み合わせを備えている請求項５ないし７のいずれか１項記載の装置。
【請求項９】
前記不揮発性フラッシュ記憶媒体のバスインターフェースは、統合ドライブエレクトロニクスインターフェース、ローカルバスインターフェース、またはシリアル周辺インターフェースである請求項５ないし７のいずれか１項記載の装置。
【請求項１０】
論理デバイスにおいて、
サウスブリッジチップ（ＳＢＣ）のバスインターフェースを、少なくとも１つの不揮発性記憶媒体の対応するバスインターフェースに変換するように構成されている、少なくとも１つの変換ユニットを具備し、
各変換ユニットの一端は、前記ＳＢＣのバスインターフェースに接続され、各変換ユニットの他端は、前記不揮発性記憶媒体の対応するバスインターフェースに接続されている論理デバイス。
【請求項１１】
前記不揮発性記憶媒体のバスインターフェースは、統合ドライブエレクトロニクスインターフェース、ローカルバスインターフェース、またはシリアル周辺インターフェースである請求項１０記載の論理デバイス。
【請求項１２】
前記変換ユニットと前記ＳＢＣとを接続しているバスインターフェースは、周辺コンポーネント相互接続バスインターフェース、周辺コンポーネント相互接続エキスプレスバスインターフェース、シリアル周辺コンポーネント相互接続エキスプレスバスインターフェース、周辺コンポーネント相互接続バス拡張インターフェース、シリアルＡＴＡインターフェース、シリアルアタッチドスモールコンピュータシステムインターフェース、統合ドライブエレクトロニクスインターフェース、ユニバーサルシリアルバス、またはこれらの任意の組み合わせである請求項１０または１１記載の論理デバイス。
【請求項１３】
記憶システムにおいて、
前記システムの通常の状態の下で、前記記憶システムに電力を供給するように構成されているシステム電源と、
前記記憶システムのインターフェースを制御するように構成されているサウスブリッジチップ（ＳＢＣ）と、
データを記憶するように構成されている不揮発性フラッシュ記憶媒体と、
前記ＳＢＣおよび前記不揮発性フラッシュ記憶媒体に接続され、前記ＳＢＣのバスインターフェースを、前記不揮発性フラッシュ記憶媒体のバスインターフェースに変換するように構成されているインターフェース変換回路と、
中央処理ユニット（ＣＰＵ）に接続され、前記ＣＰＵと直接通信し、現在使用されているデータおよびプログラムを記憶するように構成されているシステムメモリと、
前記ＳＢＣ、前記不揮発性フラッシュ記憶媒体、前記ＩＣＣ、前記システムメモリ、および前記ＣＰＵに接続され、システムの停電のケースにおいて、これらの接続されたコンポーネントに対して電力を供給するように構成されているバッテリと、
前記ＳＢＣおよび前記システムメモリに接続され、システムの停電のケースにおいて、前記ＳＢＣの使用されていないバスインターフェースの使用により、前記ＩＣＣを介して、前記システムメモリ中の記憶されていないデータを、対応する不揮発性フラッシュ記憶媒体に送るように構成されているＣＰＵとを具備する記憶システム。
【発明の詳細な説明】
【発明の技術分野】
【０００１】
本発明は、データ通信技術の分野に関し、より詳細には、データ損失を防ぐことができる、停電保護のための方法、装置、論理デバイスおよび記憶システムに関する。
【発明の背景】
【０００２】
特定の記憶デバイスは、データの安全に関して非常に高い要求を有する。データをハードディスクに書き込むプロセスにおいて、データは最初にメモリに書き込まれ、次に、メモリからハードディスクに書き込まれる。メモリは揮発性の記憶媒体であることから、メモリを通じてハードディスクにデータを書き込むプロセスの間の突然の停電のケースにおいて、ハードディスクにまだ書き込まれていないメモリ中のすべてのデータは消失するだろう。それゆえに、突然の停電のケースにおいて、記憶デバイスは、ハードディスクにまだ書き込まれていないメモリ中のすべてのデータを保存して、それにより、データ損失を防ぐ必要がある。これは、記憶デバイスの停電保護と呼ばれている。
【０００３】
現在、記憶デバイスの停電保護に対して２つの方法が存在する。
【０００４】
Ｉ．バッテリによるメモリ保護
図１中で示したように、通常の状態の下では、記憶デバイスが正常に動作することを確実にするシステム電源により、全記憶デバイスが電力供給される。システム電源の偶然の故障のケースにおいて、メモリはバッテリから電力を取得し、メモリ中のデータを消失から保護する。システム電源が回復して、再び正常に動作するとき、システム電源は、全記憶デバイスに対して電力を供給し、メモリ中に保存されているデータは、ハードディスクに書き込まれる。
【０００５】
ＩＩ．ハードディスクセーフボックスを使用することによるメモリ保護
図２中で示したように、必須モジュールおよびいくつかの指定ハードディスク（ハードディスクセーフボックスまたは指定ハードディスクと呼ばれる）が、記憶デバイス中に設けられている。必須モジュールの機能は、停電のケースにおいて、確実に、メモリ中のデータを指定ハードディスクに正確に書き込みできるようにすることである。必須モジュールは通常、ＣＰＵや、メモリや、サウスブリッジなどのような必須回路を含んでいる。通常の状態の下では、記憶デバイスが正常に動作することを確実にするシステム電源により、全記憶デバイスが電力供給され、システム電源の偶然の故障のケースにおいて、必須モジュールおよび指定ハードディスクは、バッテリから電力を取得し、保存する必要があるメモリ中のデータが、指定ハードディスクに書き込まれ、システム電源が回復して正常に動作するとき、システム電源は、全記憶デバイスに対して電力を供給し、指定ハードディスク中に保存されたデータが読み出され、メモリに書き込まれ、次に、それに続くタスクが実行される。
【０００６】
本発明を実現するプロセスにおいて、先行技術は少なくとも以下の問題を有することが見出されている。
【０００７】
第１の方法において、バッテリだけがメモリに対して電力を供給するが、バッテリは、限定された容量を有し、それゆえに、永久的にではなく、限定された期間に対してメモリ中のデータを保存できるだけである。システム電源がこの期間の間に回復されない場合、メモリ中のデータはいずれにせよ、消失するだろう。
【０００８】
第２の方法において、メモリ中のデータは、ハードディスク中に記憶され、それゆえに、永久的に保存されるが、必須モジュールおよび指定ハードディスクに電力を供給する必要があり、それゆえに、電力消費が高く、バッテリの容量および高電流の放電に対する要求も高い。
【０００９】
停電保護の既存の方法のうちのいずれか１つにより、メモリ容量を更新することは困難である。
【００１０】
ＣＰＵ技術の絶え間ない発展により、システムはメモリ容量に関して、いっそう高まりつつある需要を有する。増加したメモリ容量は、その増加した電力消費だけでなく、停電のケースにおいて保存する必要がある増倍したデータ量を招来する。それゆえに、バッテリの容量も増倍して、需要を満たす必要がある。しかしながら、１個のバッテリの容量は、１個のメモリの容量よりもはるかに低いレートで進展する。メモリの電力消費が増加し、バッテリの容量が不変である状態の下では、メモリ中に保持されているデータの存続期間はより短くなり、それゆえに、データ損失の危険が増加する。バッテリの総容量が増加することが予期される場合、それは、バッテリの数量を増加させることにより実現できるだけであり、それにより、コストが上昇するだけでなく、記憶デバイスの空間を非常に多く占領する増加した数のバッテリにより、システムのアーキテクチャが揺るがされる。
【発明の概要】
【００１１】
システムの停電のケースにおける従来技術のデータ損失の問題や、既存の停電保護における短い保有期間の問題や、メモリ容量を更新する際の困難などを解決するために、そして、バッテリのコストまたは総容量を増すことなくシステムの停電のケースにおける保護を実現するために、本発明の１つの観点にしたがって、停電保護のための方法が提供される。
【００１２】
システムの停電のケースにおける既存の記憶デバイス中のデータ損失の問題や、停電保護時での、既存の記憶デバイスにおける短い保有期間の問題や、メモリ容量を更新する際の困難などを解決するために、そして、バッテリのコストまたは総容量を増すことなくシステムの停電のケースにおける保護を実現するために、本発明の別の観点にしたがって、停電保護のための装置が提供される。
【００１３】
従来技術の停電保護における、バッテリの短い保有期間の問題や、メモリ容量を更新する際の困難などを解決するために、そして、バッテリのコストまたは総容量を増すことなくシステムの停電のケースにおける保護を実現するために、本発明のさらに別の観点にしたがって、論理デバイスが提供される。
【００１４】
システムの停電のケースにおける既存の記憶デバイス中のデータ損失の問題や、停電保護のための既存の方法における短い保有期間の問題や、メモリ容量を更新する際の困難などを解決するために、そして、バッテリのコストまたは総容量を増すことなくシステムの停電のケースにおける保護を実現するために、本発明のさらに別の観点にしたがって、記憶システムが提供される。
【００１５】
本発明の１つの観点を実現するために、本発明のいくつかの実施形態にしたがう停電保護のための方法は、システム電源が停電するとき、サウスブリッジチップ（ＳＢＣ）と、不揮発性フラッシュ記憶媒体と、サウスブリッジチップおよび不揮発性フラッシュ記憶媒体の間のインターフェース変換回路（ＩＣＣ）と、メモリとに対して、バッテリにより電力を供給することと、ＳＢＣの使用されていないバスインターフェースの使用により、ＩＣＣを介して、メモリ中の保存されていないデータを、対応する不揮発性フラッシュ記憶媒体に送ることとを含み、ＩＣＣは、ＳＢＣのバスインターフェースを、不揮発性フラッシュ記憶媒体の対応するバスインターフェースに変換する。
【００１６】
本発明の別の観点を実現するために、本発明のいくつかの実施形態にしたがう停電保護のための装置は、記憶システムのインターフェースを制御するように構成されているサウスブリッジチップ（ＳＢＣ）と、データを記憶するように構成されている不揮発性フラッシュ記憶媒体と、ＳＢＣおよび不揮発性フラッシュ記憶媒体に接続され、ＳＢＣのバスインターフェースを、不揮発性フラッシュ記憶媒体の対応するバスインターフェースに変換するように構成されているインターフェース変換回路（ＩＣＣ）とを含んでおり、システム電源が停電するとき、ＳＢＣに接続されているバスインターフェースを介して、メモリ中の記憶されていないデータを、対応する不揮発性フラッシュ記憶媒体に送る。
【００１７】
本発明のさらに別の観点を実現するために、本発明のいくつかの実施形態にしたがう論理デバイスは、サウスブリッジチップ（ＳＢＣ）のバスインターフェースを、１つ以上の不揮発性記憶媒体の対応するバスインターフェースに変換するように構成されている、１つ以上の変換ユニットを含んでいる。各変換ユニットの一端は、ＳＢＣのバスインターフェースに接続されており、各変換ユニットの他端は、不揮発性記憶媒体の対応するバスインターフェースに接続されている。
【００１８】
本発明のさらに別の観点を実現するために、本発明のいくつかの実施形態の記憶システムは、システムの通常の状態の下で、記憶システムに電力を供給するように構成されているシステム電源と、記憶システムのインターフェースを制御するように構成されているサウスブリッジチップ（ＳＢＣ）と、データを記憶するように構成されている不揮発性フラッシュ記憶媒体と、ＳＢＣおよび不揮発性フラッシュ記憶媒体に接続され、ＳＢＣのバスインターフェースを、不揮発性フラッシュ記憶媒体のバスインターフェースに変換するように構成されているインターフェース変換回路と、中央処理ユニット（ＣＰＵ）に接続され、ＣＰＵと直接通信し、現在使用されているデータおよびプログラムを記憶するように構成されているシステムメモリと、ＳＢＣ、不揮発性フラッシュ記憶媒体、ＩＣＣ、システムメモリ、およびＣＰＵに接続され、システムの停電のケースにおいて、これらの接続されたコンポーネントに対して電力を供給するように構成されているバッテリと、ＳＢＣおよびシステムメモリに接続され、システムの停電のケースにおいて、ＳＢＣの使用されていないバスインターフェースの使用により、ＩＣＣを介して、システムメモリ中の記憶されていないデータを、対応する不揮発性フラッシュ記憶媒体に送るように構成されているＣＰＵとを含んでいる。
【００１９】
上記の実施形態は、停電保護のための記憶媒体として不揮発性フラッシュ記憶媒体を使用し、ＳＢＣの使用されていないバスインターフェースを使用して、メモリと不揮発性フラッシュ記憶媒体との間のＩＣＣを介して、メモリ中の保存されていないデータを不揮発性フラッシュ記憶媒体に保存する。不揮発性フラッシュ記憶媒体は、コンパクトフラッシュ（登録商標）カード（ＣＦ）や、マルチメディアカード（ＭＭＣ）や、セキュアデジタルカード（ＳＤ）や、エクストリームデジタルカード（ＸＤ）や、またはフラッシュチップなどを含む。従来技術における停電保護のための方法と比較して、上記の実施形態は、以下の利点を有する。
【００２０】
不揮発性フラッシュカードおよびフラッシュチップは、より低い電力消費を有するので、停電保護のための記憶媒体として不揮発性フラッシュ記憶媒体を使用することにより、バッテリ容量に関する要求を低下させることができ、さらに、不揮発性フラッシュカードおよびフラッシュチップの容量は急速に進展し、そのため不揮発性メモリカードまたはチップの数を増加させることにより、データ保存とメモリとの容量に関する要求を上げることができ、それゆえに、更新が容易になる。
【００２１】
記憶デバイスに関する高い信頼性の要求のため、すべてのモジュールは、１＋１の冗長を有し、システム空間は非常に窮屈である。小さくて、軽量であるという特徴を有することから、不揮発性フラッシュ記憶媒体は、直接単一のボード上に設置でき、それにより、システム空間が節約され、記憶カードの数が増加する場合でさえ、システムのアーキテクチャは、ほとんど影響を受けない。
【００２２】
停電のケースにおいて、不揮発性フラッシュ記憶媒体を使用してメモリ中のデータを保存することにより、システム電源が回復して正常に動作するまで、永久的にデータを保存することが可能になる。
【００２３】
ＳＢＣの使用されていないシステムバスと、不揮発性フラッシュ記憶装置とを使用することにより、バッテリのコストも総容量も増やすことのない状態の下で、システムの停電のケースにおける保護を実現できる。
【００２４】
システムが保護する必要があるメモリのサイズに基づいて、不揮発性フラッシュ記憶媒体の容量とデバイスの数とを決定し、停電保護の間に、他の周辺チップに対して電力供給を停止することにより、電力消費を最小化できる。
【００２５】
本発明の実施形態の技術的解決方法は、図面に関連して以下でさらに詳しく述べる。
【図面の簡単な説明】
【００２６】
【図１】図１は、停電保護のための従来技術の概略構造図である。
【図２】図２は、停電保護のための従来技術の別の概略構造図である。
【図３】図３は、本発明にしたがった、停電保護のための方法の１つの実施形態のフローチャートである。
【図４】図４は、本発明にしたがった、停電保護のための方法の別の実施形態のフローチャートである。
【図５】図５は、本発明にしたがった、停電保護のための方法のさらに別の実施形態のフローチャートである。
【図６】図６は、本発明にしたがった、停電保護のための装置の１つの実施形態の概略図である。
【図７】図７は、本発明にしたがった、停電保護のための装置における、ＩＣＣの実施形態の概略図である。
【図８】図８は、本発明にしたがった、停電保護のための装置における、ＳＢＣおよびＩＣＣの１つの実施形態の概略図である。
【図９】図９は、本発明にしたがった、停電保護のための装置における、ＳＢＣおよびＩＣＣの別の実施形態の概略図である。
【図１０】図１０は、本発明にしたがった、停電保護のための装置における、ＳＢＣおよびＩＣＣのさらに別の実施形態の概略図である。
【図１１】図１１は、本発明にしたがった、論理デバイスの実施形態の概略図である。
【図１２】図１２は、本発明にしたがった、記憶システムの実施形態の概略図である。
【発明の実施形態】
【００２７】
図３は、本発明にしたがった、停電保護のための方法の１つの実施形態のフローチャートを示す。  
図３中で示したように、方法は以下のステップを含む。
【００２８】
ステップ０００１：システム電源が停電しているどうかが決定される。停電している場合、プロセスはステップ０００３に進み、さもなければ、ステップ０００２に進む。
【００２９】
ステップ０００２：システム電源が電力を供給し、プロセスが終了する。
【００３０】
ステップ０００３：バッテリが、サウスブリッジチップ（ＳＢＣ）と、フラッシュ記憶媒体（ＦＳＭ）と、インターフェース変換回路（ＩＣＣ）と、メモリとに対して電力を供給する。
【００３１】
ステップ０００４：ＳＢＣの使用されていないバスインターフェースを使用することにより、ＩＣＣを介して、メモリ中の保存されていないデータが、対応するＦＳＭに対して送られる。
【００３２】
ＩＣＣは、ＳＢＣのバスインターフェースを、不揮発性フラッシュメモリの対応するバスインターフェースに変換するように構成されている。当業者は、システムマザーボードのコアがそのチップセットであることを理解すべきである。チップセットは、マザーボードの仕様、性能、およびおおよその機能を決定する。チップセットは通常、ＳＢＣとノースブリッジチップ（ＮＢＣ）とを含んでいる。ＮＢＣは主として、ハードウェアに対するマザーボードの仕様およびサポートと、システムの性能とを決定し、ＳＢＣは主として、マザーボードの機能と、シリアルポートや、ユニバーサルシリアルバス（ＵＳＢ）や、周辺コンポーネント相互接続バス（ＰＣＩバス）や、統合ドライブエレクトロニクス（ＩＤＥ）のような、マザーボード上のさまざまなインターフェースとを決定する。ＩＤＥバスは通常、ハードディスクや、光ディスクドライバなどに接続されている。統合サウンドカードおよび統合ネットワークアダプタのような、マザーボード上の他のチップは、ＳＢＣにより制御される。
【００３３】
マザーボードシステムは通常、ＳＢＣのすべてのバスを使用するわけではないことから、実施形態において、フリーのバスインターフェースが使用されて、メモリ中の保存されていないデータが送られる。記憶媒体の設計において、ＣＦカードや、ＭＭＣカードや、ＳＤカードや、ＸＤカードや、またはフラッシュチップのような、不揮発性フラッシュ記憶媒体が、データ記憶のための媒体として選ばれて、メモリ中の保存されていないデータが保存される。
【００３４】
ＳＢＣのバスインターフェースは、フラッシュ記憶媒体のインターフェースと互換性がないかもしれないことから、データをＦＳＭに直接書き込むことはできない。このケースにおいて、ＦＳＭとＳＢＣとの間にＩＣＣを加えて、ＦＳＭ中にデータを書き込む前に、ＳＢＣのバスインターフェースを、ＦＳＭの対応するＦＳＭバスインターフェースに変換できる。
【００３５】
本実施形態において、使用されていないＳＢＣバスインターフェースおよびフラッシュ記憶媒体を使用して、停電保護のためのデータを実行する。従来技術との比較において、本実施形態は、以下の利点を有する。
【００３６】
（１）．低電力消費：不揮発性フラッシュカードおよびフラッシュチップは、より低い電力消費を有し、バッテリ容量に関する要求を低下させることができる。  
（２）．容易な更新：不揮発性フラッシュカードおよびフラッシュチップの容量は、急速に進展し、メモリ容量に対する要求を満たすことができ、不揮発性メモリカードまたはチップの数を増加させることにより、データ記憶の容量を上げることができる。  
（３）．アーキテクチャに関してほとんど影響を受けない：不揮発性フラッシュカードおよびフラッシュチップは小さく、例えば、ＣＦカードの物理的寸法は、４３ｍｍ*３６ｍｍ*３．３ｍｍであり、ＭＭＣカードの物理的寸法は、３２ｍｍ*２４ｍｍ*１．４ｍｍであり、ＳＤカードの物理的寸法は、３２ｍｍ*２４ｍｍ*２．１ｍｍであり、ＸＤカードの物理的な寸法ｔは、２０ｍｍ*２５ｍｍ*１７ｍｍである。いくつかのフラッシュ記憶カードを追加することでさえ、システムのアーキテクチャに対する影響は限定される。  
（４）．システム空間の節約：記憶デバイスに対する信頼性の要求は厳しく、すべてのモジュールは１＋１の冗長を有しており、システム空間は窮屈である。不揮発性フラッシュ記憶媒体は、小さくて、軽量であるという特徴を有し、直接単一のボード上に配置でき、それゆえに、システム空間を節約する。  
（５）．永久的なデータ保有：停電のケースにおいて、不揮発性フラッシュ記憶媒体を使用して、メモリ中のデータを記憶する。システム電源が回復しないとき、データは永久に保存できる。  
（６）．別途のコストがかからない：ＳＢＣの使用されていないシステムバスと、不揮発性フラッシュ記憶装置とを使用することにより、システムの停電のケースにおいて、バッテリのコストも総容量も増やすことのない状態の下で、簡便なメモリ容量の更新およびシステム空間の節約を実現できる。  
（７）．最小化される電力消費：システムが保護する必要があるメモリのサイズに基づいて、不揮発性フラッシュ記憶媒体の容量と数とを決定し、停電保護の間に、他の周辺チップに対して電力供給を停止することにより、電力消費を最小化できる。
【００３７】
図４は、本発明にしたがった、停電保護のための方法の別の実施形態のフローチャートを示す。図４中で示したように、本実施形態は、図３の実施形態と類似しており、図３の実施形態とすべて同じ機能および利益を有するが、細分された詳細を有する。
【００３８】
図４中で示したように、方法は以下のステップを含む。
【００３９】
ステップ００１：ＩＣＣが、ＳＢＣと不揮発性フラッシュ記憶媒体との間に加えられる。
【００４０】
ステップ００２：システム電源が停電しているどうかが決定される。停電している場合、プロセスはステップ００４に進み、さもなければ、ステップ００３に進む。
【００４１】
ステップ００３：システム電源が電力を供給し続け、プロセスはステップ００２に戻る。
【００４２】
ステップ００４：バッテリが、ＳＢＣ、記憶媒体、メモリ、およびＩＣＣに対して電力を供給する。
【００４３】
ステップ０５１：ＳＢＣの使用されていないバスインターフェースを使用して、ＩＣＣを介して、メモリ中の保存されていないデータが、対応する不揮発性フラッシュ記憶媒体に送られる。
【００４４】
ステップ００６：システム電源が回復しているかどうかが決定される。回復している場合、プロセスはステップ００７に進み、さもなければ、ステップ００４に戻る。
【００４５】
ステップ００７：システム電源が電力を供給し、不揮発性フラッシュ記憶媒体中に保存されたデータを読み出し、ＩＣＣおよびＳＢＣを介して、メモリ中にデータを書き込み、プロセスは、システム電源が停電する前の動作に進む。
【００４６】
本実施形態にしたがうと、通常の状態の下で、システム電源は、システムに対して電力を供給し、システムの通常の動作を確実にする。偶然のシステム停電のケースにおいて、ＳＢＣの占有されたバスインターフェースには電力が供給されず、それにより電力消費が最小化される。ＳＢＣを介して、ハードディスクにまだ書き込まれていないデータをＩＣＣに送り、変換後に、フラッシュ記憶媒体中にデータを保存するために、バッテリは、メモリや、ＳＢＣや、ＩＣＣや、フラッシュ記憶媒体などに対して電力を供給するだけである。システム電源が回復した後、システム電源は記憶デバイス全体に対して電力を供給し、フラッシュ記憶媒体中のデータが読み出され、メモリ中に書き込まれ、次に対応するハードディスクに書き込まれる。
【００４７】
図５は、本発明にしたがった、停電保護のための方法のさらに別の実施形態のフローチャートを示す。図５中で示したように、本実施形態は、図４の実施形態と類似しているが、ステップ００４後に以下のステップを含んでいる。
【００４８】
ステップ０５２：ＳＢＣの使用されていないバスインターフェースを使用することにより、ＩＣＣを介して、メモリ中の保存されていないデータが、対応するフラッシュ記憶カードまたはフラッシュチップに並列に送られる。
【００４９】
上記の実施形態にしたがうと、偶然のシステム停電のケースにおいて、バッテリは、メモリや、ＳＢＣや、ＩＣＣや、フラッシュ記憶媒体などに対して電力を供給するだけであり、ハードディスクまたは他のチップに対して電力を供給しない。それにより、電力消費が最小化され、バッテリ容量に対する要求が低下する。
【００５０】
一般的なバッテリ容量＝メモリデータをフラッシュ記憶媒体に書き込むことを可能にする最小電力消費＊（総メモリ容量／書き込み帯域幅）
上記の等式から理解できるように、一定の、最小電力消費および総メモリ容量の状態の下では、フラッシュ記憶媒体に書き込む帯域幅が高くなるほど、より小さいバッテリ容量しか必要とせず、２倍の帯域幅に書き込むとき、バッテリ容量は、半分に低減される。それゆえに、書き込み帯域幅を増加させることにより、バッテリ容量を最大限節約でき、バッテリの遅い進展に適応できる。
【００５１】
通常、サウスブリッジバスの送信帯域幅は、フラッシュ記憶媒体の帯域幅よりはるかに大きく、それゆえに、データを書き込むための帯域幅は、フラッシュ記憶媒体の帯域幅を単に増加させることにより、増加できる。本実施形態にしたがうと、ＩＣＣ設計において、ＳＢＣのバスインターフェースは、複数の記憶媒体に対応するデータインターフェースに変換され、複数の記憶媒体にデータは並列に書き込まれ、それゆえに、増倍した帯域幅が実現される。例えば、ＳＢＣとＩＣＣとの間のインターフェースは、ＵＳＢ２．０インターフェースであり、ＵＳＢ２．０インターフェースは、１秒当たり６０メガバイト（ＭＢｐｓ）の帯域幅を有する。単一のフラッシュチップの帯域幅が１０ＭＢｐｓであると仮定すると、データを書き込むための帯域幅は、１０ＭＢｐｓにすぎない。ＩＣＣが、３個の同一のフラッシュチップバスインターフェースに同時に対応するようにＵＳＢ２．０インターフェースを変換し、並列にデータを書き込む場合、フラッシュチップにデータを書き込む帯域幅は、３＊１０ＭＢｐｓ＝３０ＭＢｐｓに増加する。
【００５２】
上記の実施形態において、ＳＢＣの使用されていないバスインターフェースを使用することにより、ＩＣＣを介して、メモリ中の保存されていないデータを、対応する不揮発性フラッシュ記憶媒体に送ることは、ＳＢＣの使用されていない１つのバスインターフェースを使用して、ＩＣＣを介して、メモリ中の保存されていないデータを、対応する不揮発性フラッシュ記憶媒体に並列に送ること、または、ＳＢＣの使用されていないいくつかのバスインターフェースを使用して、ＩＣＣを介して、メモリ中の保存されていないデータを、対応する不揮発性フラッシュ記憶媒体に並列に送ることを含み、これらにおいて、１つのバスインターフェースは、複数のフラッシュ記憶媒体に対応する。例えば、ＳＢＣの１つのＵＳＢバスは、３つのフラッシュ記憶カードに対応し、１つのＰＣＩバスは、２つのフラッシュチップに対応する。ＳＢＣの使用されていないすべてのバスインターフェースが利用され、それに応じて、フラッシュ記憶カードまたはフラッシュチップの、より多いバスインターフェースに変換される場合、書き込み帯域幅はさらに大きくなり、それゆえに、バッテリ容量がさらに小さくなる。
【００５３】
例えば、ＳＣＢの使用されていない２つのＵＳＢ２．０バスと、１つのＰＣＩバス（帯域幅１３３Ｍ）が両方、ＩＣＣに接続され、並列にデータを送る場合、ＳＢＣとＩＣＣとの間の帯域幅は、６０＊２＋１３３＝２５３ＭＢｐｓである。したがって、多数のフラッシュ記憶カードまたはチップがあるが、単一のフラッシュ記憶カードまたはチップのサイズは小さいことから、空間はほとんど占有されず、システムのアーキテクチャに対してもたらされる影響が限定される。
【００５４】
ＳＢＣの上記のバスインターフェースは、周辺コンポーネント相互接続バスインターフェース（ＰＣＩ）や、周辺コンポーネント相互接続エキスプレスバスインターフェース（ＰＣＩ ＥｘｐｒｅｓｓまたはＰＣＩ−Ｅ）や、シリアル周辺コンポーネント相互接続エキスプレスバスインターフェース（シリアルＰＣＩ−Ｅ）や、周辺コンポーネント相互接続バス拡張インターフェース（ＰＣＩ−Ｘ）や、シリアルＡＴＡインターフェース（ＳＡＴＡ）や、シリアルアタッチドスモールコンピュータシステムインターフェース（ＳＡＳ）や、ＩＤＥインターフェースや、またはＵＳＢなどであってもよい。不揮発性フラッシュ記憶媒体のバスインターフェースは、ＩＤＥインターフェース、ローカルバスインターフェース、またはシリアル周辺インターフェース（ＳＰＩ）である。
【００５５】
図６は、本発明にしたがった、停電保護のための装置の１つの実施形態の概略図を示す。
【００５６】
図６中で示したように、装置は、記憶システムのさまざまなインターフェースを制御するように構成されているＳＢＣ０３と、データを記憶するように構成されているフラッシュ記憶媒体０６と、ＳＢＣ０３およびフラッシュ記憶媒体０６に接続され、ＳＢＣ０３のバスインターフェースをフラッシュ記憶媒体０６のバスインターフェースに変換し、システムの停電のケースにおいて、ＳＢＣに接続されているバスインターフェースを介して、メモリ中の保存されていないデータを、対応する不揮発性フラッシュ記憶媒体に送るように構成されているＩＣＣ０５とを含んでいる。
【００５７】
本実施形態の方法の、フローチャートおよび記述の助けを借りて、本実施形態は理解できる。ＩＣＣは、ＳＢＣ０３とフラッシュ記憶媒体０６との間に組み込まれ、ＳＢＣ０３を介して、メモリ中の保存されていないデータをフラッシュ記憶媒体０６に書き込む。本実施形態は、本実施形態の方法と同じ利益および機能を有し、これは、例えば、低電力消費や、容易な更新や、アーキテクチャに対する影響がほとんどないことや、システム空間の節約や、永久的なデータ保有や、別途のコストがかからないことや、最大限に低下した電力消費のようなものである。
【００５８】
図７は、本発明にしたがった、停電保護のための装置における、ＩＣＣの実施形態の概略図を示す。ＰＣＩ Ｅｘｐｒｅｓｓ以外に、ＳＢＣからのバスは通常、ＰＣＩや、ＰＣＩ−Ｘや、ＳＡＴＡや、ＳＡＳや、ＩＤＥや、ＵＳＢなどをさらに含むことを当業者は理解すべきである。本実施形態は、例としてＳＢＣのＰＣＩ、ＳＡＴＡ、およびＵＳＢを採ることにより、ＩＣＣの内部構造を記述するが、本実施形態は単に、ＩＣＣ ０５の一例であり、ＳＢＣおよびフラッシュ記憶媒体の特定のインターフェースに基づいて、異なる内部変換チップを使用してもよいことを、当業者は理解すべきである。
【００５９】
図７中で示したように、本実施形態のＩＣＣ ０５は、ＳＢＣのＰＣＩバスインターフェースおよび１つのフラッシュ記憶カードのＩＤＥバスインターフェースに接続され、例えば、特定のインターフェース変換チップまたはプログラム可能論理デバイスを使用することにより、ＰＣＩバスインターフェースをＩＤＥバスインターフェースに変換し、それにより、バスインターフェースの変換機能を実現するように構成されているＰＣＩ−ＩＤＥ変換チップ５１と、ＳＢＣのＵＳＢバスインターフェースおよび１つのフラッシュ記憶カードのＳＰＩバスインターフェースに接続され、例えば、プログラム可能論理デバイスを使用することにより、ＵＳＢバスインターフェースをＳＰＩバスインターフェースに変換し、それにより、ＵＳＢバスインターフェースからＳＰＩバスインターフェースに、バスインターフェースの変換機能を実現するように構成されているＵＳＢ−ＳＰＩ変換チップ５２と、ＳＢＣのＳＡＴＡバスインターフェースおよび１つのフラッシュ記憶カードのローカルバスインターフェースに接続され、例えば、プログラム可能論理デバイスを使用することにより、ＳＡＴＡバスインターフェースをローカルバスインターフェースに変換し、それにより、ＳＡＴＡからローカルバスに、バスインターフェースの変換機能を実現するように構成されているＳＡＴＡ−ローカルバス変換チップ５３とを含んでいる。
【００６０】
図６および図７における実施形態のＩＣＣ ０５中で示したように、ＩＣＣは主として、ＳＢＣからのバスインターフェースと、フラッシュ記憶媒体のバスインターフェースとの変換を実現する。ＳＢＣのバスインターフェースは通常、ＰＣＩや、ＰＣＩ−Ｘや、ＳＡＴＡや、ＳＡＳや、ＩＤＥや、ＵＳＢなどを含み、フラッシュ記憶媒体のバスインターフェースは、ＩＤＥや、ローカルバスや、ＳＰＩなどを含む。ＳＢＣのバスインターフェースはフラッシュ記憶媒体のバスインターフェースと異なっていることから、２つのインターフェース間の通信およびデータ交換は、ＳＢＣとフラッシュ記憶媒体との間の変換を実現するＩＣＣを使用することだけにより完成できる。ＩＣＣ中の変換チップは、特定のインターフェース変換チップまたはプログラム可能論理デバイスにより実現してもよい。
【００６１】
図８は、本発明の停電保護のための装置における、ＳＢＣおよびＩＣＣの１つの実施形態の概略図を示す。通常、サウスブリッジバスの送信帯域幅は、フラッシュ記憶媒体の帯域幅よりはるかに大きく、それゆえに、データを書き込むための帯域幅は、フラッシュ記憶媒体の帯域幅を単に増加させることにより上げることができる。本実施形態にしたがうと、ＩＣＣ設計において、ＳＢＣの１つのバスインターフェースは、複数の記憶媒体に対応するデータインターフェースに変換され、複数の記憶媒体に、データは並列に書き込まれ、それゆえに、増倍した帯域幅が取得される。図８中で示したように、ＳＢＣとＩＣＣとの間にＵＳＢ２．０インターフェースが設けられており、ＵＳＢ２．０インターフェースは、１秒当たり６０メガバイト（ＭＢｐｓ）の帯域幅を有する。１つのフラッシュチップの帯域幅は、１０ＭＢｐｓである。ＩＣＣは、３つの同一のフラッシュチップバスインターフェースに同時に対応するようにＵＳＢ２．０を変換し、並列にデータを書き込み、それによりフラッシュチップに書き込む帯域幅は、３＊１０ＭＢｐｓ＝３０ＭＢｐｓになるように増加する。
【００６２】
一般に、バッテリ容量＝メモリデータをフラッシュ記憶媒体に書き込むことを可能にする最小電力消費＊（総メモリ容量／書き込み帯域幅）である。
【００６３】
バッテリ容量の等式から理解できるように、一定の、最小電力消費および総メモリ容量の状態の下では、フラッシュ記憶媒体に書き込む帯域幅が高くなるほど、より小さいバッテリ容量しか必要としない。詳細な説明は、対応する方法の実施形態を参照でき、さらに詳しくは述べない。本実施形態にしたがうと、書き込み帯域幅が３倍の場合には、３分の１のバッテリ容量が必要とされ、それゆえに、バッテリの遅い進展の要求を満たす。
【００６４】
図９は、本発明の停電保護のための装置における、ＳＢＣおよびＩＣＣの別の実施形態の概略図を示す。図８の実施形態において、ＳＢＣの１つのバスが複数のフラッシュチップの対応するインターフェースに変換される一方で、本実施形態においては、１つより多い、ＳＢＣのバスインターフェースがＩＣＣに同時に接続されて、ＳＢＣとＩＣＣとの間の帯域幅をさらに増加させる。図９中で示したように、６０ＭＢｐｓのＵＳＢ２．０バスがＩＣＣに同時に接続され、データが並列に送られ、それにより、ＳＢＣとＩＣＣとの間の帯域幅は、６０＊３＝１８０ＭＢｐｓである。
【００６５】
図１０は、本発明の停電保護のための装置における、ＳＢＣおよびＩＣＣのさらに別の実施形態の例示的な概略図を示す。ＳＢＣの異なるバスインターフェースがＩＣＣに同時に接続されて、ＳＢＣとＩＣＣとの間の帯域幅を増加させる。図１０中で示したように、６０ＭＢｐｓの２つのＵＳＢ２．０バスと、１３３ＭＢｐｓの１つのＰＣＩバスが、ＩＣＣに同時に接続され、データが並列に送信され、それにより、ＳＢＣとＩＣＣとの間の帯域幅は、６０＊２＋１３３＝２５３ＭＢｐｓである。
【００６６】
従来技術における、停電保護のためのセーフボックスとしてハードディスクを使用する解決方法と比較して、上記の実施形態は、停電保護のためのセーフボックスとしてフラッシュ記憶媒体を使用する。フラッシュ記憶媒体は、より低い電力消費と、より高い帯域幅と、それゆえに、バッテリ容量に対するはるかに低い要求とをもたらす。表１は、ある種類の典型的な構成の下での、本発明の実施形態と、従来技術との間の比較表である。
【表１】
2009259210.tif 000003
【００６７】
表１から理解できるように、等しい総メモリ容量の状態の下では、本発明の解決方法は、バッテリ容量に対する要求を半分よりも多く低下させる。
【００６８】
要約すると、従来技術と比較して、本発明の実施形態において、記憶媒体として、ＣＦカードや、ＭＭＣカードや、ＳＤカードや、ＸＤカードや、フラッシュチップなどを使用するケースにおける電力消費は、記憶媒体としてハードディスクを使用する場合よりもはるかに低く、バッテリ容量に対する要求が低下する。一方、システムが保護する必要があるメモリのサイズに基づいて、フラッシュ記憶カードまたはフラッシュチップの容量と数とを決定し、停電保護の間に、他の周辺チップに対して電力供給を停止することにより、電力消費を最小化できる。
【００６９】
ＩＣＣにおいて、ＳＢＣのフリーのバスをＩＣＣに接続し、並列にデータを書き込むことにより、ＩＣＣ間の帯域幅を上げることができる。ハードディスクおよびフラッシュチップを含む、さまざまな記憶媒体に関して、通常、それらの書き込み帯域幅を制限するのは、それら自身の帯域幅である。本発明の上記の実施形態にしたがうと、バスインターフェース変換回路の設計において、ＳＢＣのバスインターフェースは、多数の記憶媒体に対応するデータインターフェースに変換され、多数の記憶媒体に、データは、並列に書き込まれ、それゆえに、増倍した帯域幅が実現される。さらに、ＳＢＣのフリーのすべてのバスをフルに使用し、インターフェースの変換のために、それらをＩＣＣに接続することにより、さらに高いデータ帯域幅を実現してもよい。ＩＣＣは、同時に複数のフラッシュ記憶媒体に対応し、並列にデータを書き込んでもよい。
【００７０】
フラッシュ記憶媒体の容量の進展は非常に速く、メモリ容量に対する急速な要求の進展をほとんど満たすことができる。この要求が１２８Ｇバイト、２５６Ｇバイト、５１２Ｇバイト、またはさらに大きい値に到達するときでさえ、より大きい容量のフラッシュ記憶媒体を単に選ぶことにより、または、一方、記憶媒体の数を増加させることによりセーフボックスの容量を同様に上げることにより、システムのアーキテクチャを修正することなく要求を満たすことができる。フラッシュ記憶媒体の小さいサイズにより、それらを加えることによるシステムのアーキテクチャに対する影響が非常に限定される。
【００７１】
図１１は、本発明の論理デバイスの実施形態の概略図を示す。
【００７２】
図１１中で示したように、本実施形態の論理デバイス１１は、ＳＢＣのＰＣＩバスインターフェースおよび１つ以上のフラッシュ記憶カードのＩＤＥバスインターフェースに接続され、ＰＣＩバスインターフェースをＩＤＥバスインターフェースに変換するように構成されている第１の変換ユニット１１１と、ＳＢＣのＰＣＩ−Ｘバスインターフェースおよび多数のフラッシュ記憶カードのＳＰＩバスインターフェースに接続され、ＰＣＩ−ＸバスインターフェースをＳＰＩバスインターフェースに変換するように構成されている第２の変換ユニット１１２と、ＳＢＣのＳＡＳバスインターフェースおよび多数のフラッシュ記憶カードのローカルバスインターフェースに接続され、ＳＡＳバスインターフェースをローカルバスインターフェースに変換するように構成されている第３の変換ユニット１１３とを含んでいる。
【００７３】
ＳＢＣからのバスは、ＰＣＩ Ｅｘｐｒｅｓｓや、ＰＣＩや、ＰＣＩ−Ｘや、ＳＡＴＡや、ＳＡＳや、ＩＤＥや、ＵＳＢなどを含み、不揮発性フラッシュ記憶媒体のバスインターフェースは、ＩＤＥインターフェースや、ローカルバスインターフェースや、またはＳＰＩインターフェースなどを含むことを当業者は理解すべきである。本実施形態は、例としてＳＢＣのＰＣＩ、ＰＣＩ−Ｘ、およびＳＡＳを採ることにより、論理デバイスの内部構造を記述する。本実施形態は論理デバイス１１の一例にすぎず、ＳＢＣおよびフラッシュ記憶媒体の特定のインターフェースに基づいて、多数の内部変換ユニットを構成してもよいことを当業者は理解すべきである。
【００７４】
図７ないし図１０の実施形態のＩＣＣ ０５を参照すると、本実施形態の論理デバイス１１は、図７ないし図１０の実施形態のＩＣＣと同一の変換機能を実現する。例えば、第４の変換ユニットを図１１の実施形態中に加えて、ＳＢＣのＵＳＢから不揮発性記憶媒体のＩＤＥインターフェースへの変換を実現してもよい。図１１の実施形態において、各変換ユニットの一端は、ＳＢＣの１つのバスインターフェースに接続され、他端は、多数のフラッシュ記憶カードまたは記憶チップに並列に接続され、それにより、増加した、変換の書き込み帯域幅が実現される。詳細は、図８ないし図１０の実施形態および関連した記述を参照できる。
【００７５】
本実施形態は、フィールドプログラム可能ゲートアレイ（ＦＰＧＡ）や、複合プログラム可能論理デバイス（ＣＰＬＤ）のような、プログラム可能論理デバイスにより、さまざまな機能を実現してもよい。
【００７６】
図１２は、本発明の記憶システムの実施形態の概略図を示す。図１２中で示したように、本実施形態の記憶システムは、システムの通常の状態の下で、記憶システムに電力を供給するように構成されているシステム電源８と、記憶システムのさまざまなインターフェースを制御するように構成されているＳＢＣ３と、データを保存するように構成されている不揮発性フラッシュ記憶媒体６と、ＳＢＣ３および不揮発性フラッシュ記憶媒体６に接続され、ＳＢＣ３のバスインターフェースを、不揮発性フラッシュ記憶媒体６のバスインターフェースに変換するように構成されているＩＣＣ５と、中央処理ユニット（ＣＰＵ）２に接続され、ＣＰＵ２と直接通信し、現在使用されているデータおよびプログラムを記憶するように構成されているシステムメモリ１と、ＳＢＣ３、不揮発性フラッシュ記憶媒体６、ＩＣＣ５、システムメモリ１、およびＣＰＵ２に接続され、システムの停電のケースにおいて、これらの部品に電力を供給するように構成されているバッテリ４と、ＳＢＣ３およびシステムメモリ１に接続され、ＳＢＣの使用されていないバスインターフェースを使用することにより、ＩＣＣを介して、メモリ中の保存されていないデータを、対応する不揮発性フラッシュ記憶媒体に送るように構成されているＣＰＵ２とを含む。
【００７７】
本実施形態は、ＳＢＣの占有されたバスに接続されている周辺チップ７を含んでいる、停電のケースにおける記憶のための記憶システムである。詳細は、図６ないし図１０の実施形態の記述においても説明されており、さらに詳しくは述べない。
【００７８】
本発明は、多数の異なるタイプの実施形態により実現してもよい。図３ないし図１２中で示した上記の実施形態は、本発明の技術的解決方法を説明する例であり、本発明の実施形態の範囲を、いくつかの特定のフローまたは構造内に限定するように向けられていない。上述した実施形態は、多くの好ましい構成のうちのいくつかの例にすぎず、ＳＢＣの使用されていないバスと、フラッシュ記憶媒体とを使用して停電保護を実現する任意の実施形態は、開示の範囲に含まれるべきであることを、当業者は理解すべきである。
【００７９】
上記の実施形態の方法の、すべてまたはいくつかのステップは、関連したプログラムの命令を実行するハードウェアにより実行してもよく、プログラムは、コンピュータ読み取り可能記憶媒体中に記憶し、上記の実施形態の方法に含まれるステップを実行してもよく、記憶媒体は、ＲＯＭや、ＲＡＭや、磁気ディスクや、または光ディスクのような、プログラムコードを記憶できる何らかの媒体を含んでいてもよい。
【００８０】
最後に、上記の実施形態は、本発明の技術的解決方法を説明するように向けられているにすぎず、開示の範囲を限定するように向けられていない。上記の実施形態に関連した本発明の詳細な説明にかかわらず、上記の実施形態の技術的解決方法に関する修正およびそれらの技術的特徴のうちのいくつかの等価の置換が可能であり、これらの修正または置換は、本開示の実施形態の技術的解決方法の精神および範囲から、それらの対応する技術的解決方法の本質を逸脱させないことを当業者は理解すべきである。
【図１】
2009259210.tif 000004
【図２】
2009259210.tif 000005
【図３】
2009259210.tif 000006
【図４】
2009259210.tif 000007
【図５】
2009259210.tif 000008
【図６】
2009259210.tif 000009
【図７】
2009259210.tif 000010
【図８】
2009259210.tif 000011
【図９】
2009259210.tif 000012
【図１０】
2009259210.tif 000013
【図１１】
2009259210.tif 000014
【図１２】
2009259210.tif 000015
【外国語明細書】
2009259210000001.pdf