(57)【要約】【課題】パッド部のクラックや剥離の発生を確実に抑制し、かつ金属バンプ間のショートを防止することを目的とする。【解決手段】半導体チップの電極構造において、下地金属層の表面高さを第２絶縁膜の表面高さより０．０〜０．４μｍ低く構成することにより、フラックス印刷マスクによる応力が分散され、電極パッド部の周辺の回路部でのクラックや剥離を確実に抑制することができ、かつ、フラックスが下地金属層の径より外側に供給されることがないため、金属バンプ間のショートを防止することができる。【選択図】図１
2009200067.tif 000002
【特許請求の範囲】
【請求項１】
配線基板に金属バンプを介して接続されることにより半導体装置が形成される半導体チップであって、前記金属バンプと接続する電極部が、
前記半導体チップの外部端子となる電極パッドと、
前記電極パッド上の少なくとも一部を開口するように形成される第１絶縁膜と、
前記第１絶縁膜上に少なくとも前記電極パッド上を開口するように形成される第２絶縁膜と、
前記電極パッド上および前記第１絶縁膜の一部の上に形成される下地金属層と
を有し、前記下地金属層の前記電極パッド表面からの表面高さが前記第２絶縁膜の前記電極パッド表面からの表面高さより０．０〜０．４μｍ低いことを特徴とする半導体チップ。
【請求項２】
前記電極パッドの端部が前記下地金属層の端部より隣接する電極部方向に突出することを特徴とする請求項１記載の半導体チップ。
【請求項３】
前記第２絶縁膜の端部が前記電極パッドの端部より内側に形成されることを特徴とする請求項２記載の半導体チップ。
【請求項４】
前記第２絶縁膜の端部が前記第１絶縁膜の端部より前記下地金属層の膜厚の２倍の長さだけ内側に形成されることを特徴とする請求項３記載の半導体チップ。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体チップを前記配線基板に前記金属バンプを介して機械的および電気的に接続して搭載することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップをフリップチップ実装してなる半導体装置および実装される半導体チップに関する。
【背景技術】
【０００２】
近年、情報通信機器や事務用電子機器の小型化および高機能化が進展するのに伴って、これらの機器に搭載される半導体集積回路装置等の半導体装置について、小型化とともに、入出力のための外部端子の数を増加することが要求されている。しかし、半導体装置に搭載される半導体チップの周辺に電極パッドを形成してワイヤボンディング方式で外部回路と接続する方式では、外部端子数の増加と半導体チップの小型化の両立が困難になってきている。
【０００３】
これらの要求を実現させる技術として、電極パッドを能動領域上に形成し、ワイヤボンディングやインナーリードボンディングを行うパッドオンエレメントと呼ばれる技術がある。さらに、能動領域上に形成された電極パッド上にバンプと呼ばれる外部接続端子を形成し、バンプを介して外部回路と接続するフリップチップ技術が採用されるようになってきた。
【０００４】
以下、図６〜図１２を用いて従来の半導体装置について説明する。
図６は従来の半導体チップの電極構造におけるクラック発生状況を説明する断面図、図７は従来の半導体チップの電極構造におけるショート発生状況を説明する断面図である。図８，図９は従来の半導体チップにおける金属バンプの形成工程を示す工程断面図である。図１０は従来の半導体装置の製造工程を説明する工程断面図である。図１１は従来のＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体チップの電極構造を示す断面図である。図１２は従来のＢＧＡ型半導体装置の構造を示す断面図であり、図１１に示す電極を備えた半導体チップ１を配線基板１２にフリップチップ実装し、アンダーフィル（ｕｎｄｅｒ  ｆｉｌｌ）樹脂１３を注入した状態を示す断面図である。
【０００５】
図１１に示すように、半導体チップ１には、半導体チップ１上に形成される半導体素子に電気的に接続された電極パッド２と、この電極パッド２の上側に開口部を有する第１絶縁膜３と第２絶縁膜４が形成されている。第２絶縁膜４の上部および開口部を含む電極パッド２上に下地金属層５が形成されている。下地金属層５上には、半田からなる金属バンプ１４が形成されている。半導体チップ１は、図１２に示すように、配線基板１２にフェイスダウン搭載され、半導体チップ１の電極パッド２と配線基板１２の電極ランド１２ａとが金属バンプ１４を介して機械的および電気的に接続されている。そして、半導体チップ１と配線基板１２との隙間で金属バンプ１４間にアンダーフィル樹脂１３が充填されている。また、配線基板１２の半導体チップ搭載面に対する反対側の面には半田ボール１０が形成されている。
【０００６】
アンダーフィル樹脂１３を充填するのは、次の理由による。半導体チップ１と配線基板１２とでは熱膨張係数に差があることから、熱履歴等を受けた場合には、接合部とりわけ金属バンプ１４のチップ側根元部分に応力がかかることになる。この応力集中を緩和するため、半導体チップ１と配線基板１２との間の金属バンプ１４以外の部分に封止樹脂としてアンダーフィル樹脂１３を注入し、硬化することによって補強している。このアンダーフィル樹脂１３には、エポキシ系樹脂などのベースとなる樹脂１３ａの他に、半導体チップ１の熱膨張係数と似た熱膨張係数とするための適当な大きさのフィラー成分１３ｂが添加されている（ｆｉｌｌｅｒ：詰め物）。そして、フィラー成分１３ｂの添加量や粒径を調整することによって熱膨張係数を調整している。アンダーフィル樹脂１３には、外部からの水分の浸入を抑制し、耐湿性を高める役割もある。
【０００７】
ここで、ボール搭載方式による半導体チップの金属バンプ形成方法について、図８，図９を用いて説明する。
まず、図８（ａ）に示すように、上述の電極パッド２，第１絶縁膜３，第２絶縁膜４および下地金属層５を形成した後、電極パッド２上が開口したフラックス印刷マスク８を設置する。
【０００８】
次に、図８（ｂ）に示すように、スキージ７にてフラックス６をフラックス印刷マスク８開口部に入れ込み印刷する。
次に、図８（ｃ）に示すように、フラックス印刷マスク８を取り除く。
【０００９】
次に、図８（ｄ）に示すように、フラックス６が印刷された電極パッド２上が開口したボール搭載マスク９を搭載する。
次に、図９（ａ）に示すように、金属バンプ１４をボール搭載マスク９開口部に入れ込み仮接合する。
【００１０】
次に、図９（ｂ）に示すように、フラックス６で仮接着された金属バンプ１４を、図９（ｃ）に示すように、リフローにより電極パッド２に接合する。
最後に、図９（ｄ）に示すように、洗浄により余分なフラックス６を除去する。
【００１１】
以上により、電極へのバンプ形成が完成する。
また、前述したようなフリップチップ実装方式による半導体装置の製造方法について、図１０を用いて説明する。
【００１２】
まず、図１０（ａ）に示すように、電極パッド２上に電気めっき法や印刷法やボール搭載法などの方法で金属バンプ１４を形成したバンプ付の半導体チップ１と、金属バンプ１４に対応する位置に金属パッド１２ａが形成された配線基板１２とを用意する。そして、半導体チップ１を配線基板１２に対してフリップチップで搭載する。
【００１３】
次に、図１０（ｂ）に示すように、半導体チップ１の金属バンプ１４をリフローすることにより、半田を溶融し、金属バンプ１４により半導体チップ１と配線基板１２とを接続する。
【００１４】
その後、図１０（ｃ）に示すように、半導体チップ１と配線基板１２との隙間を清浄化し、ディスペンサ１１を用いてその隙間にアンダーフィル樹脂１３を注入する。注入はチップの周辺部から行うが、毛細管現象により全面に浸入し、半導体チップ１と配線基板１２との隙間にアンダーフィル樹脂１３が充填される。
【００１５】
その後、熱処理を行い、アンダーフィル樹脂１３を硬化することによって封止する。
最後に、図１０（ｄ）に示すように、チップ搭載面と反対側の面に引き出された金属パッドに半田ボール１０を形成し、リフローする。
【００１６】
以上により、ＢＧＡ型の半導体装置が完成する。
【特許文献１】特開平１１−３４０２６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
前述したような半田ボール搭載方式では、図６（ａ）のように下地金属層５が第２保護膜４より高い場合、図６（ｂ）に示すようにフラックス６を供給する際にフラックス印刷マスク８の開口径を下地金属層５の全径より小さくし、フラックス印刷マスク８と下地金属層５が接触するようにしている。これは、フラックス６の供給量が過多になり、周辺の電極にフラックス６がブリッジしてリフロー時に金属バンプ１４同士がショートすることを防ぐために供給量を制御するためである。一方、半導体製造プロセスの著しい進化に伴って、半導体チップの構造も微細化、高集積化が進み、配線材料として比較的抵抗の小さい銅配線が用いられたり、層間絶縁膜として比誘電率の低い、いわゆる低誘電率（ｌｏｗ−ｋ）材料が用いられたりするケースが多くなってきている。しかし、低誘電率材料は機械的強度が弱いため、実装後に低誘電率膜にクラックや剥離が生じてしまうことが多くなってきた。そのため、フラックス印刷マスク８と下地金属層５が局所的に接触するようにしていると、図６（ｃ）のように下部に応力が集中し、結果として図６（ｄ）のようにクラック１５が発生する可能性がある。
【００１８】
クラック１５の発生を抑制する方法として、図７（ａ），図７（ｂ）に示すように、下地金属層５より第２絶縁膜４を高く調整する方法がある（例えば、特許文献１参照）。フラックス印刷マスク８と下地金属層５が局所的に接触せず、第２絶縁膜４と接触していることから応力が分散しクラックは低減できる。しかし、図７（ｃ）に示すようにフラックス６を印刷すると、下地金属層５の径より外側にフラックス６が供給されるために必要量以上のフラックス６が多量に供給されることになり、図７（ｄ）に示すようにフラックス印刷マスク８を取り除いた際にフラックス６が電極周辺に濡れ広がり、周辺電極に供給されたフラックス６とブリッジすることでリフロー時に金属バンプ１４同士がショートする可能性がある。
【００１９】
本発明は、このような事情に鑑みて創作したものであり、パッド部のクラックや剥離の発生を確実に抑制し、かつ金属バンプ間のショートを防止することを目的としている。
【課題を解決するための手段】
【００２０】
上記目的を達成するために、請求項１記載の半導体チップは、配線基板に金属バンプを介して接続されることにより半導体装置が形成される半導体チップであって、前記金属バンプと接続する電極部が、前記半導体チップの外部端子となる電極パッドと、前記電極パッド上の少なくとも一部を開口するように形成される第１絶縁膜と、前記第１絶縁膜上に少なくとも前記電極パッド上を開口するように形成される第２絶縁膜と、前記電極パッド上および前記第１絶縁膜の一部の上に形成される下地金属層とを有し、前記下地金属層の前記電極パッド表面からの表面高さが前記第２絶縁膜の前記電極パッド表面からの表面高さより０．０〜０．４μｍ低いことを特徴とする。
【００２１】
請求項２記載の半導体チップは、請求項１記載の半導体チップにおいて、前記電極パッドの端部が前記下地金属層の端部より隣接する電極部方向に突出することを特徴とする。
請求項３記載の半導体チップは、請求項２記載の半導体チップにおいて、前記第２絶縁膜の端部が前記電極パッドの端部より内側に形成されることを特徴とする。
【００２２】
請求項４記載の半導体チップは、請求項３記載の半導体チップにおいて、前記第２絶縁膜の端部が前記第１絶縁膜の端部より前記下地金属層の膜厚の２倍の長さだけ内側に形成されることを特徴とする。
【００２３】
請求項５記載の半導体装置は、請求項１から請求項４のいずれかに記載の半導体チップを前記配線基板に前記金属バンプを介して機械的および電気的に接続して搭載することを特徴とする。
【００２４】
以上により、パッド部のクラックや剥離の発生を確実に抑制し、かつ金属バンプ間のショートを防止することができる。
【発明の効果】
【００２５】
以上のように、半導体チップの電極構造において、下地金属層の表面高さを第２絶縁膜の表面高さより０．０〜０．４μｍ低く構成し、マスク設置時にはマスクが下地金属層と第２絶縁膜との両方に接触するようにすることにより、フラックス印刷マスクによる応力が分散され、電極パッド部の周辺の回路部でのクラックや剥離を確実に抑制することができ、かつ、フラックスが下地金属層の径より外側に供給されることがないため、余分なフラックスの供給が抑制され、金属バンプ間のショートを防止することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明にかかわる半導体チップの電極構造と半導体装置の実施の形態について図面を用いて詳細に説明する。
（実施の形態１）
図１は実施の形態１における半導体チップの電極構造を示す断面図である。図２は実施の形態１における半導体装置の構造を示す断面図であり、図１に示す半導体チップを配線基板にフリップチップ実装し、アンダーフィル樹脂を注入した状態を示す断面図である。
【００２７】
半導体チップ１には複数の半導体素子が形成されており、図１に示すように、各半導体素子とそれに電気的に接続されて外部端子となり、アルミニウム（Ａｌ）からなる端子部分の表面形状が円形の電極パッド２と、この電極パッド２の上側に円形の開口部を有し、チッ化シリコンからなる第１絶縁膜３とが形成されている。また、第１絶縁膜３の上側にはさらに第１絶縁膜３上に円形の開口部を有し、ポリイミドからなる第２絶縁膜４が形成されている。この第２絶縁膜４は、電極パッド２の上部領域にかぶらないように、電極パッド２の外側で電極パッド２の近傍に形成されている。また、第１絶縁膜３の上部の一部および開口部を含む電極パッド２上に電極パッド２に接する面の裏面の平面形状が円形の下地金属層５が形成されている。下地金属層５は、第２絶縁膜４に接しないように形成され、例えばスパッタ法によって形成されたチタン（Ｔｉ）からなるバリアメタルと胴（Ｃｕ）からなる下部金属膜と、その上方に電気めっき法によって形成されたニッケル（Ｎｉ）からなる上部金属膜によって構成されている。または、無電解めっき法によって形成されたニッケル（Ｎｉ／Ａｕ）からなる金属膜によって構成されている。さらに、下地金属層５上には、半田からなる金属バンプが形成される（図示せず）。
【００２８】
なお、第１絶縁膜３を構成する材料はチッ化シリコンに限られず、酸化シリコンやポリイミドなどでもよい。第２絶縁膜４を構成する材料についてもポリイミドに限られず、ＢＣＢ（ベンゾシクロブテン）膜などでもよい。下部金属層５ａのバリアメタルを構成する材料はＴｉに限られず、第１絶縁膜３との強い密着性を有する材料であればよく、例えばＴｉＷやＣｒ等を用いてもよい。また、下地金属層５の構成要素のＣｕについてもこれに限られず、導電性を有する材料であればよい。
【００２９】
以上の本実施の形態において、下地金属層５の表面高さを第２絶縁膜４の表面高さより０．０〜０．４μｍ低くすることにより、フラックス印刷時に、フラックス印刷マスク上よりスキージ圧力が加わったときに、フラックス印刷マスクを下地金属層５だけでなく第２絶縁膜４にも接触させることができるため、応力を分散することができる。その結果として、半導体チップ１の内部に進展するようなクラックや低誘電率膜の剥離の発生が抑制される。
【００３０】
さらに、フラックスが下地金属層５の径より外側に供給されることがないことから、下地金属層が絶縁膜より大幅に低い場合のフラックス供給量過多とリフロー時のフラックスの粘性低下による周辺電極のフラックスまでのはい上がりとブリッジすることが無くなるため、リフロー時に金属バンプ同士がショートすることを抑制することができる。
【００３１】
以上の説明では、電極パッド２，下地金属層５，第１絶縁膜３の開口部ならびに第２絶縁膜４の開口部が円形の場合を例に説明したが、必ずしも円形にする必要はなく、半導体素子から金属バンプ１４の接続が十分確保できれば平面形状は任意である。
【００３２】
（実施の形態２）
図３は実施の形態２における半導体チップの電極構造を示す断面図である。図３において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。
【００３３】
実施の形態１の構成において、さらに、下地金属層５の径を、電極パッド２の径より小さくし、電極パッド２の端部が下地金属層５の端部より隣接する電極方向に突出する構成とする。その他の構成については、実施の形態１と同様であるので、説明を省略する。
【００３４】
本実施の形態においては、フラックス印刷マスクが電極パッド２上の下地金属層５および第２絶縁膜４上に形成されるため、フラックス印刷マスクの開口端直下に電極パッド２が存在して応力を支え、半導体チップ内部に応力が伝わりにくくなり、半導体チップ内部に進展するようなクラックや低誘電率膜の剥離の発生がより抑制される。その他の効果については、実施の形態１の場合と同様である。
【００３５】
（実施の形態３）
図４は実施の形態３における半導体チップの電極構造を示す断面図である。図４において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。
【００３６】
実施の形態１の構成において、さらに、下地金属層５の径が電極パッド２の径より小さく、かつ第２絶縁膜４の開口径を電極パッド２の径より小さくして第２絶縁膜４の端部が電極パッド２の端部より内側となる構成とする。その他の構成については、実施の形態１と同様であるので、説明を省略する。
【００３７】
本実施の形態においては、実施の形態２と同様に、第２絶縁膜の開口端直下に電極パッドが存在して応力を支え、半導体チップ内部に応力が伝わりにくくなるため、半導体チップ内部に進展するようなクラックや低誘電率膜の剥離の発生がより抑制される。その他の効果については、実施の形態１の場合と同様である。
【００３８】
（実施の形態４）
図５は実施の形態４における半導体チップの電極構造を示す断面図である。図５において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。
【００３９】
実施の形態１の構成において、さらに、下地金属層５の径が電極パッド２の径より小さく、かつ第２絶縁膜４の開口径が電極パッド２の径より小さく、かつ第２絶縁膜４の開口径＝第１絶縁膜の開口径３＋下地金属層５の膜厚×２となり、第２絶縁膜４の端部が第１絶縁膜３の端部より下地金属層５の膜厚の２倍の長さだけ内側に形成される構成とする。その他の構成については、実施の形態１と同様であるので、説明を省略する。
【００４０】
本実施の形態においては、無電解めっき方法の場合に膜厚方向と平面方向の金属成長が等距離であることから、第２絶縁膜の開口径の内部に隙間無く下地金属層が形成され、かつ表面高さが同様であることから、より半導体チップ内部に応力が伝わりにくくなるため、半導体チップ内部に進展するようなクラックや低誘電率膜の剥離の発生が抑制される。さらに、フラックスが下地金属層の径より外側に供給されることがないため、余分なフラックスの供給が抑制され、金属バンプ間のショートを防止することができる。その他の効果については、実施の形態１の場合と同様である。
【産業上の利用可能性】
【００４１】
本発明は、パッド部のクラックや剥離の発生を確実に抑制し、かつ金属バンプ間のショートを防止することができ、半導体チップをフリップチップ実装してなる半導体装置および実装される半導体チップ等に有用である。の半導体装置の電極構造は、電極パッド部近傍および周辺の回路部でのクラックや剥離を抑制することが可能になるので、信頼性の高い半導体装置を歩留まり良く製造するための技術として有用である。
【図面の簡単な説明】
【００４２】
【図１】実施の形態１における半導体チップの電極構造を示す断面図
【図２】実施の形態１における半導体装置の構造を示す断面図
【図３】実施の形態２における半導体チップの電極構造を示す断面図
【図４】実施の形態３における半導体チップの電極構造を示す断面図
【図５】実施の形態４における半導体チップの電極構造を示す断面図
【図６】従来の半導体チップの電極構造におけるクラック発生状況を説明する断面図
【図７】従来の半導体チップの電極構造におけるショート発生状況を説明する断面図
【図８】従来の半導体チップにおける金属バンプの形成工程を示す工程断面図
【図９】従来の半導体チップにおける金属バンプの形成工程を示す工程断面図
【図１０】従来の半導体装置の製造工程を説明する工程断面図
【図１１】従来のＢＧＡ型の半導体チップの電極構造を示す断面図
【図１２】従来のＢＧＡ型半導体装置の構造を示す断面図
【符号の説明】
【００４３】
１    半導体チップ
２    電極パッド
３    第１絶縁膜
４    第２絶縁膜
５    下地金属層
６    フラックス
７    スキージ
８    フラックス印刷マスク
９    ボール搭載マスク
１０    半田ボール
１１    ディスペンサ
１２    配線基板
１２ａ    電極ランド
１３    アンダーフィル樹脂
１３ａ    樹脂
１３ｂ    フィラー成分
１４    金属バンプ
１５    クラック
【図１】
2009200067.tif 000003
【図２】
2009200067.tif 000004
【図３】
2009200067.tif 000005
【図４】
2009200067.tif 000006
【図５】
2009200067.tif 000007
【図６】
2009200067.tif 000008
【図７】
2009200067.tif 000009
【図８】
2009200067.tif 000010
【図９】
2009200067.tif 000011
【図１０】
2009200067.tif 000012
【図１１】
2009200067.tif 000013
【図１２】
2009200067.tif 000014