(57)【要約】【課題】本発明の目的は、駆動電流や駆動時間などの条件により変化するＴＦＴを駆動するトランジスタのＶｔｈの変化を取り込む時間を短縮し、表示までにかかる時間を短縮できる画像表示装置を提供することである。【解決手段】Ｖｔｈ補償不揮発メモリと、システム起動時に、Ｖｔｈ補償不揮発メモリからＶｔｈ補償メモリへデータを転送するデータ転送機構と、システム終了時に有機ＥＬディスプレイからＶｔｈデータを読取り、Ｖｔｈ補償不揮発メモリへのデータ転送機構とを備える画像表示装置を提供する。【選択図】図１
2009217154.tif 000002
【特許請求の範囲】
【請求項１】
有機ＥＬを使用した画像表示装置において、
有機ＥＬディスプレイの各画素の駆動条件を変更するための補正データを記憶する記憶手段と、
システム終了時に、前記補正データを記憶する不揮発性記憶手段と、
前記補正データに従い、各画素の駆動条件を変更して前記有機ＥＬディスプレイの表示を行う補正制御手段とを有する駆動条件補正手段を備え、
前記駆動条件補正手段は、前記画像表示装置の終了時に、前記有機ＥＬディスプレイの各画素の特性変化を計測し、この特性変化に基づき前記補正データを作成し、この補正データを前記不揮発性記憶手段に記憶することを特徴とする画像表示装置。
【請求項２】
前記駆動条件補正手段は、前記画像表示装置の起動時に前記不揮発性記憶手段に記憶された前記補正データを前記記憶手段に転送することを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記駆動条件補正手段は、ＤＭＡ制御回路をさらに備えることを特徴とする請求項１又は２に記載の画像表示装置。
【請求項４】
前記変更する有機ＥＬディスプレイの各画素の駆動条件は、ＴＦＴを構成するトランジスタの閾値電圧Ｖｔｈであることを特徴とする請求項１乃至３のいずれか１項に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ素子を使用した画像表示装置に係り、有機ＥＬ素子ディスプレイの特性変化を補正する駆動回路を有する画像表示装置に関する。
【背景技術】
【０００２】
有機ＥＬディスプレイの駆動方式において、画素毎駆動するアクティブマトリクス駆動方式では、ＴＦＴ（Thin Film Transistor）が使用されることが多い。このＴＦＴには、アモルファスＴＦＴと呼ばれるものがあり、安価に製造できるため、大画面の液晶ディスプレイ等で、多く使用されている。
【０００３】
有機ＥＬディスプレイについて、アモルファスＴＦＴを使用してアクティブマトリクス駆動方式を実現する際に課題となるのは、ＴＦＴを構成するトランジスタのＶｔｈ（閾値電圧）の変化（Ｖｔｈシフトとも呼ばれる）である。これは駆動電流や駆動時間等の条件によりＴＦＴのＶｔｈ特性が変化することである。この現象は、非特許文献１に記載されているように、広く知られている。またこの現象の対策としては各種の方式が知られている。例えば、特許文献１には、ＯＬＥＤ素子駆動トランジスタの駆動モードと測定モードを指定し、測定モードにおいて駆動トランジスタの特性を示す被測定データを取得して補正データをメモリに記憶し、駆動モードにおいて、補正データに基づいて階調データを補正して駆動する発明が記載されている。
【０００４】
従来技術による画像表示装置を含むシステム９００を図１８に示し、その動作を以下に示す。
システム９００は、有機ＥＬディスプレイ１０１と、ソースドライバ１０２と、ゲートドライバ１０３と、Ｖｔｈ補償回路１０４と、フレームメモリ１０９と、ＭＰＵ１１０と、フラッシュメモリ１１１と、ＲＡＭ１１２と、システムバス１１３とを備え、Ｖｔｈ補償回路１０４は、Ｖｔｈ補償メモリ１０５と、加算器１０７と、Ｖｔｈ補償制御回路１０８とを備える。
【０００５】
図１９は、図１８に示すシステム９００のＶｔｈ補償データの取り込み動作を説明する図である。
図１９に示すように、Ｖｔｈ補償回路１０４は、有機ＥＬディスプレイ１０１のＶｔｈの変化を知るために、ソースドライバ１０２と、ゲートドライバ１０３とを制御し、測定対象となる画素の行をゲートドライバ１０３で選択し、その行の画素のＶｔｈをソースドライバ１０２で取り込み、取り込んだデータをＡＤコンバータで量子化し、Ｖｔｈ補償回路１０４のＶｔｈ補償メモリ１０５に補償データ（以下Ｖｔｈデータとする。）として記憶させる。
【０００６】
ここで、Ｖｔｈ補償メモリ１０５に記憶するＶｔｈデータとしては、表示の際にＶｔｈ補償制御回路１０８で演算された結果に対応する内容に変更したデータとしてもよい。具体的には、例えば事前に知りえた有機ＥＬディスプレイ１０１を駆動するＤＡコンバータの特性のバラツキや、配線抵抗の特性のバラツキ等の、Ｖｔｈ以外の補正情報をＭＰＵ１１０で加味したものを設定することもできる。
【０００７】
図２０は、図１８に示すシステム９００のＶｔｈ補償データを使用して画像を表示する動作を説明する図である。
図２０に示すように、Ｖｔｈ補償制御回路１０８は、フレームメモリ１０９の画素データと、Ｖｔｈ補償メモリ１０５に記憶された上記画素データに対応する画素のＶｔｈデータとを加算器１０７で加算して、駆動信号としてソースドライバ１０２に送信し、その画素に対応する行を選択するようにゲートドライバ１０３にも信号を送信する。このように画素データに、Ｖｔｈ補償メモリ１０５に記憶された画素毎のＶｔｈデータを加算することにより、Ｖｔｈ変動が相殺され、Ｖｔｈ補償した画像の表示を行うことができる。
【０００８】
なお、アクティブマトリクス駆動方式では、画素は継続的に発光している。画像表示装置は、一定のフレームレート（1秒間に６０フレームや１２０フレームなどが多い。）で画像を更新、つまり新しい画像で上書きをしている。静止画像の場合でも、このフレームレートで上書きされている。動画像の表示では、新しい画像が次々更新されて表示されるので人間の目には動画として認識される。
【０００９】
【特許文献１】特開２００７−２５６７３３号公報（段落００２５〜００２７等）
【非特許文献１】ＳＩＤ  ０６  ＤＩＧＥＳＴ  Ｐ．１５４７〜Ｐ．１５５０
【発明の開示】
【発明が解決しようとする課題】
【００１０】
以上に述べたＶｔｈ補正回路は、電源投入時やシステムの起動時にＶｔｈデータを取り込み、Ｖｔｈ補償メモリ１０５に設定して、表示する必要がある。図２１にそのフローを示す。図２１に示すように、従来のシステムでは、電源投入（ステップＳ１００１）後、Ｖｔｈをリードし（ステップＳ１００２）、ＶｔｈデータをＶｔｈ補償メモリにライトし（ステップＳ１００３）、この動作を全ての画素について繰り返し（ステップＳ１００４、ステップＳ１００６）、その後画像を表示する（ステップＳ１００５）。従って、画像を表示する際にＶｔｈ補償データを読取りＶｔｈ補償メモリ１０５へ書き込む時間が必要であるため、画像を表示するまでに時間がかかるという課題があった。
【００１１】
例えば、表示画素が２４０ＲＧＢ×３２０のディスプレイにおいて、各サブピクセル（Ｒ、Ｇ、Ｂ画素のそれぞれ）のデータ取得に１０μｓ程度必要な場合には、Ｖｔｈデータを読み取る時間として、２４０×３×３２０×１０μｓ＝２３０４ｍｓの時間が必要となるため、その分画像の表示が遅れるという問題があった。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明は、
１）Ｖｔｈ補償不揮発メモリ
２）システム起動時に、Ｖｔｈ補償不揮発メモリからＶｔｈ補償メモリへのデータ転送機構
３）システム終了時に、有機ＥＬディスプレイからＶｔｈデータを取り込み、Ｖｔｈ補償不揮発メモリへのデータ転送機構
の手段を備えることを特徴とする。
【００１３】
これにより、表示装置の起動時（システム起動時）には、Ｖｔｈ補償不揮発メモリのデータが読み取られ、Ｖｔｈ補償メモリに書き込まれ、表示装置の稼動時には、Ｖｔｈ補償メモリとフレームメモリの画像データに基づいて表示が行われ、表示装置の終了時（電源断、システムダウン時）には、Ｖｔｈデータが取り込まれ、Ｖｔｈ補償不揮発メモリに格納されるという作用をもたらす。
【発明の効果】
【００１４】
本発明によれば、システム起動時に事前に取得していた、Ｖｔｈデータを利用することにより、表示までの時間を短縮することができ、また、システム終了時にＶｔｈデータを取り込むことにより、駆動時間に応じて劣化するＶｔｈデータの最新の特性を取得することが可能となり、また、上記の最新の特性データを不揮発性メモリに保持することにより、次回システム起動時までそのデータが蓄積されており、有効に活用できるという優れた効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の第1の実施形態による画像表示装置の一例としてシステム１００の構成を示す図である。システム１００は、有機ＥＬディスプレイ１０１と、ソースドライバ１０２と、ゲートドライバ１０３と、Ｖｔｈ補償回路１０４と、フレームメモリ１０９と、ＭＰＵ１１０と、フラッシュメモリ１１１と、ＲＡＭ１１２と、システムバス１１３とを備え、Ｖｔｈ補償回路１０４は、Ｖｔｈ補償メモリ１０５と、Ｖｔｈ補償不揮発メモリ１０６と、加算器１０７と、Ｖｔｈ補償制御回路１０８とを備える。Ｖｔｈ補償制御回路１０８は、Ｖｔｈ補償回路１０４の内部にあり、各種の動作（メモリの読出し、書込みなど）を実現する上でＶｔｈ補償メモリ１０５やＶｔｈ補償不揮発メモリ１０６などのハードウェアを制御する信号（例えば、メモリ選択信号、読み出し信号、書込み信号）などや加算器１０７に加算を実行させる制御信号などを、動作に応じて発生させる。また、Ｖｔｈ補償回路１０４の出力は、ソースドライバ１０２及びゲートドライバ１０３に送信され、これにより有機ＥＬディスプレイ１０１が駆動される。
【００１６】
図２は、本発明の第１の実施形態におけるＶｔｈ補償を実現するための回路構成例２００を示す図であり、図３は、有機ＥＬディスプレイ１０１が図２に示す回路を複数並べて構成されることを示す図である。
図２において、回路構成例２００は、ソースドライバ１０２と、サブピクセル回路２１０とを備える。サブピクセル回路２１０は、有機ＥＬ素子２１１と、Ｖｔｈの補償の対象となる駆動トランジスタ２１２と、コンデンサ２１３とを備えている。このサブピクセル回路２１０には、駆動電源ライン２２１、ゲート信号１  ２２２、ゲート信号２  ２２３、ソース信号２２４が入力される構造になっている。またソースドライバ１０２は、プリチャージ回路２０１と、ＤＡコンバータ２０２と、ＡＤコンバータ２０３とを備えている。
【００１７】
図４は、サブピクセル回路２１０におけるＶｔｈ特性の取り込み時のタイミングチャートを示す図である。
図４において、プリチャージ区間４０１でプリチャージ回路２０１からサブピクセル回路２１０を駆動し、コンデンサ２１３にチャージを行う。この時、ゲート信号１  ２２２及びゲート信号２  ２２３は有効（Highレベル）にされる。次にディスチャージ区間４０２においてゲート信号１  ２２２を無効（Lowレベル）にし、コンデンサ２１３を放電させる。その後Ｖｔｈ補償電圧計測区間４０３において、ゲート信号１  ２２２を有効にし、Ｖｔｈ補償電圧４０４を取り込む。
【００１８】
なお、通常の表示（画像データの更新）時には、ゲート信号２  ２２３は有効にせず、駆動回路をゲート信号１  ２２２により駆動する。このタイミングチャートを図５に示す。
図５において、表示時における有機ＥＬトランジスタ１０１のゲートソース間電圧Ｖｇｓ２１４は、Ｖｔｈ補償電圧４０４に相当するＶｔｈ補償メモリ１０５のデータと、画像電圧５０２に相当するフレームメモリ１０９から得られる画像情報を加算器１０７において加算し、その結果をＤＡコンバータ２０２で電圧としたものである。
【００１９】
以上のように構成されたシステムにおけるＶｔｈ補償データ取得のフローチャートを図６に示し、上述の構成を詳細にして示すシステム７００の部分構成図を図７に示す。
システム７００は、フレームメモリデータバッファ７１１と、表示アドレス発生器７１２と、アドレスバス７２１と、データバス７２２とを備え、Ｖｔｈ補償回路１０４は、Ｖｔｈ補償メモリアドレスバッファ７０１と、Ｖｔｈ補償メモリデータバッファ７０２と、Ｖｔｈ補償不揮発メモリアドレスバッファ７０３と、Ｖｔｈ補償不揮発メモリデータバッファ７０４と、アドレスバッファ７０５と、データバッファ７０６とを備える。その他の構成は、図１に示すシステム１００と同じである。このシステム７００を参照して、以下に本実施形態の動作を説明する。
【００２０】
１）画像表示装置のシステム起動時
（１）  ＭＰＵ１１０は、アドレスバッファ７０５とＶｔｈ補償不揮発メモリアドレスバッファ７０３とを介して、Ｖｔｈ不揮発性メモリ１０６に制御信号を送信してアドレスを指定し、Ｖｔｈ補償不揮発メモリデータバッファ７０４とデータバッファ７０６とを介してＶｔｈ補償不揮発メモリ１０６のデータを読み込む。その動作を図８に示す。この場合、システム終了時にＶｔｈ補償不揮発メモリ１０６に、各画素の駆動条件を変更するための補正データであるＶｔｈデータが格納されているため、ＭＰＵ１１０はＶｔｈ補償メモリ１０５ではなく、Ｖｔｈ補償不揮発メモリ１０６からＶｔｈデータを読み込む。
【００２１】
（２）  （１）においてＭＰＵ１１０に読み込まれたＶｔｈデータは、Ｖｔｈ補償メモリ１０５の所定のアドレスに書き込まれる。このときＭＰＵ１１０は、アドレスバッファ７０５とＶｔｈ補償メモリアドレスバッファ７０１とを介して、Ｖｔｈ補償メモリ１０５に制御信号を送信してアドレスを指定し、データバッファ７０６とＶｔｈ補償メモリデータバッファ７０２とを介して、読み込まれたＶｔｈデータをＶｔｈ補償メモリ１０５に書き込む。その動作を図９に示す。
以上の（１）と（２）の動作は、全画素分のデータに対して実施されるまで繰り返し行われる。
【００２２】
２）画像表示装置の稼動時
（１）  表示アドレス発生器７１２からのアドレス情報に基づき、フレームメモリ１０９から表示情報のデータが出力される。一方同一のアドレス情報からＶｔｈ補償メモリ１０５のＶｔｈデータが読み出される。表示情報のデータは、フレームメモリデータバッファ７１１を介して、加算器１０７に送信され、上述のＶｔｈデータと加算され、ソースドライバ１０２へ送信され、この加算結果に基づき表示が行われる。この表示時のデータフローを図１０に示す。
【００２３】
３）画像表示装置のシステム終了時（電源オフ時も含む）
（１）  ＭＰＵ１１０は、有機ＥＬディスプレイ１０１からソースドライバ１０２とデータバッファ７０６とを介してＶｔｈデータを取り込む。この動作を図１１に示す。また、この動作は図６のステップＳ６０１、Ｓ６０２に対応する。
【００２４】
（２）  （１）でＭＰＵ１１０に取り込まれたＶｔｈデータは、Ｖｔｈ補償不揮発メモリ１０６の所定のアドレスに書き込まれる。このときＭＰＵ１１０は、アドレスバッファ７０５とＶｔｈ補償不揮発メモリアドレスバッファ７０３とを介して、Ｖｔｈ不揮発性メモリ１０６に制御信号を送信してアドレスを指定し、データバッファ７０６とＶｔｈ補償不揮発メモリデータバッファ７０４とを介してＶｔｈデータをＶｔｈ補償不揮発メモリ１０６の所定のアドレスに書き込む。ここで、Ｖｔｈ補償不揮発メモリ１０６書き込まれるＶｔｈデータとしては、表示の際にＶｔｈ補償制御回路１０８で演算された結果に対応する内容に変更したデータとしてもよい。具体的には、例えば事前に知りえた有機ＥＬディスプレイ１０１を駆動するＤＡコンバータの特性のバラツキや、配線抵抗の特性のバラツキ等の、Ｖｔｈ以外の補正情報をＭＰＵ１１０で加味したものを設定することもできる。この動作を図１２に示す。また、この動作は図６のステップＳ６０３に対応する。
以上の（１）と（２）の動作は、全画素に対して実施されるまで繰り返し行われる。この動作は、図６のステップＳ６０４〜Ｓ６０６に対応する。
【００２５】
以上のように本実施形態によれば、システム起動時にＶｔｈ補償不揮発メモリ１０６のデータを読み込むことにより、起動時にＶｔｈデータを取り込むことなしに表示することができるので、起動時の表示までの時間を短縮することができる。
【００２６】
次に本発明の第２の実施形態を、図１３乃至図１７に示すシステム８００を参照して説明する。
本実施形態のシステム８００は、Ｖｔｈ補償回路１０４の中にＤＭＡ（Direct Memory Access）制御回路８０１を備えている。その他の構成は、第１の実施形態のシステム７００と同じ構成である。本実施形態のシステム８００は、ＤＭＡ制御回路８０１を備えることにより、システム起動時のメモリ読み取り及び書き込み動作の速度を速くすることができる。以下に本実施形態の動作を説明する。
【００２７】
１）画像表示装置の起動時（システム起動時）
（１）  ＭＰＵ１１０からの指示に基づき、ＤＭＡ制御回路８０１は、Ｖｔｈ補償不揮発メモリ１０６のＶｔｈデータを読み込む。このときＤＭＡ制御回路８０１は、アドレスバッファ７０５とＶｔｈ補償不揮発メモリアドレスバッファ７０３とを介して、Ｖｔｈ不揮発性メモリ１０６に制御信号を送信してアドレスを指定し、Ｖｔｈ補償不揮発メモリデータバッファ７０４とデータバッファ７０６とを介してＶｔｈ補償不揮発メモリ１０６のデータを読み込む。その動作を図１３に示す。
【００２８】
（２）  （１）でＤＭＡ制御回路８０１に読み込まれたＶｔｈデータは、Ｖｔｈ補償メモリ１０５の所定のアドレスに書き込まれる。このときＤＭＡ制御回路８０１は、アドレスバッファ７０５とＶｔｈ補償メモリアドレスバッファ７０１とを介して、Ｖｔｈ補償メモリ１０５に制御信号を送信してアドレスを指定し、データバッファ７０６とＶｔｈ補償メモリデータバッファ７０２とを介して、読み込まれたＶｔｈデータをＶｔｈ補償メモリ１０５に書き込む。この動作を図１４に示す。
以上の（１）と（２）の動作は、全画素分のデータに対して実施されるまで繰り返し行われる。
【００２９】
２）画像表示装置の稼動時
（１）  表示アドレス発生器７１２からのアドレス情報に基づき、フレームメモリ１０９から表示情報のデータが出力される。一方同一のアドレス情報からＶｔｈ補償メモリ１０５のＶｔｈデータが読み出される。表示情報のデータは、フレームメモリデータバッファ７１１を介して、加算器１０７に送信され、上述のＶｔｈデータと加算され、ソースドライバ１０２へ送信され、この加算結果に基づき表示が行われる。この表示時のデータフローを図１５に示す。
【００３０】
３）画像表示装置の終了時（電源断、システムダウン時）
（１）  ＭＰＵ１１０は、有機ＥＬディスプレイ１０１からソースドライバ１０２とデータバッファ７０６とＤＭＡ制御回路８０１とを介してＶｔｈデータを取り込む。この動作を図１６に示す。
（２）  （１）でＭＰＵ１１０に取り込まれたＶｔｈデータは、Ｖｔｈ補償不揮発メモリ１０６の所定のアドレスに書き込まれる。このときＭＰＵ１１０は、ＤＭＡ制御回路８０１とアドレスバッファ７０５とＶｔｈ補償不揮発メモリアドレスバッファ７０３とを介して、Ｖｔｈ不揮発性メモリ１０６に制御信号を送信してアドレスを指定し、ＤＭＡ制御回路８０１とデータバッファ７０６とＶｔｈ補償不揮発メモリデータバッファ７０４とを介してＶｔｈデータをＶｔｈ補償不揮発メモリ１０６の所定のアドレスに書き込む。この動作を図１７に示す。
以上の（１）と（２）の動作は、全画素に対して実施されるまで繰り返し行われる。
【００３１】
以上のように、本実施形態によれば、第１の実施形態と同様に、システム起動時にＶｔｈ補償不揮発メモリ１０６のデータを読み込むことにより、起動時に補正データを取り込むことなしに表示することができるので、起動時の表示までの時間を短縮することができる。
【００３２】
さらに、ＤＭＡ制御回路８０１を備える構成を採用することにより、１）項に示すシステム起動時の動作において、ＤＭＡ制御回路８０２のデータの転送がＭＰＵに比べて２倍以上速いため、起動時の表示までの時間をより一層短縮することができる。
【００３３】
以上のように本発明によれば、システム起動時に事前に取得していた、Ｖｔｈデータを利用することにより、表示までの時間を短縮することができる。また、システム終了時にＶｔｈデータを取り込むことにより、駆動時間に応じて劣化するＶｔｈデータの最新の特性を取得することが可能になる。また、上記の最新の特性データを不揮発性メモリに保持することにより、次回システム起動時までそのデータが蓄積されており、有効に活用できる。
【図面の簡単な説明】
【００３４】
【図１】本発明の第1の実施形態による画像表示装置の一例としてシステム１００の構成を示す図である。
【図２】本発明の第１の実施形態におけるＶｔｈ補償を実現するための回路構成例を示す図である。
【図３】図２に示す回路を複数並べて、有機ＥＬディスプレイが構成されることを示す図である。
【図４】図２に示す回路における、Ｖｔｈ特性の取り込み時のタイミングチャートを示す図である。
【図５】図２に示す回路における、表示時のタイミングチャートを示す図である。
【図６】本発明の画像表示装置におけるＶｔｈ補償データ取得のフローチャートを示す図である。
【図７】図１に示すシステム１００を詳細にして示すシステム７００の部分構成図である。
【図８】図７に示すシステム７００のシステム起動時におけるＶｔｈ補償不揮発性メモリからのＶｔｈデータの読み出し動作を示す図である。
【図９】図７に示すシステム７００のシステム起動時におけるＶｔｈデータのＶｔｈ補償メモリへの書き込み動作を示す図である。
【図１０】図７に示すシステム７００の表示時におけるデータフローを説明する図である。
【図１１】図７に示すシステム７００のシステム終了時におけるＶｔｈデータの取得動作を説明する図である。
【図１２】図７に示すシステム７００のシステム終了時におけるＶｔｈ補償メモリへの書き込み動作を示す図である。
【図１３】本発明の第２の実施形態による画像表示装置の一例としてシステム８００のシステム起動時におけるＶｔｈ補償不揮発性メモリからのＶｔｈデータの読み出し動作を示す図である。
【図１４】図１３に示すシステム８００のシステム起動時におけるＶｔｈデータのＶｔｈ補償メモリへの書き込み動作を示す図である。
【図１５】図１３に示すシステム８００の表示時におけるデータフローを説明する図である。
【図１６】図１３に示すシステム８００のシステム終了時におけるＶｔｈデータの取得動作を説明する図である。
【図１７】図１３に示すシステム８００のシステム終了時におけるＶｔｈ補償メモリへの書き込み動作を示す図である。
【図１８】従来技術による画像表示装置であるシステム９００を示す図である。
【図１９】従来技術におけるＶｔｈ補償データ取り込み動作を説明する図である。
【図２０】従来技術におけるＶｔｈ補償データを使用して画像を表示する動作を説明する図である。
【図２１】従来技術におけるＶｔｈ補償データ取得のフローチャートを示す図である。
【符号の説明】
【００３５】
１０１  有機ＥＬディスプレイ
１０２  ソースドライバ
１０３  ゲートドライバ
１０４  Ｖｔｈ補償回路
１０５  Ｖｔｈ補償メモリ
１０６  Ｖｔｈ補償不揮発メモリ
１０７  加算器
１０８  Ｖｔｈ補償制御回路
１０９  フレームメモリ
１１０  ＭＰＵ
１１１  フラッシュメモリ
１１２  ＲＡＭ
１１３  システムバス
２０１  プリチャージ回路
２０２  ＤＡコンバータ
２０３  ＡＤコンバータ
２１０  サブピクセル回路
２１１  有機ＥＬ素子
２１２  駆動トランジスタ
２１３  コンデンサ
２１４  Ｖｇｓ
２２１  駆動電源ライン
２２２  ゲート信号１
２２３  ゲート信号２
２２４  ソース信号
４０１  プリチャージ区間
４０２  ディスチャージ区間
４０３  Ｖｔｈ補償電圧計測区間
４０４  Ｖｔｈ補償電圧
５０１  表示データ書き換え区間
５０２  画像電圧
７０１  Ｖｔｈ補償メモリアドレスバッファ
７０２  Ｖｔｈ補償メモリデータバッファ
７０３  Ｖｔｈ補償不揮発メモリアドレスバッファ
７０４  Ｖｔｈ補償不揮発メモリデータバッファ
７０５  アドレスバッファ
７０６  データバッファ
７１１  フレームメモリデータバッファ
７１２  表示アドレス発生器
７２１  アドレスバス
７２２  データバス
８０１  ＤＭＡ制御回路
【図１】
2009217154.tif 000003
【図２】
2009217154.tif 000004
【図３】
2009217154.tif 000005
【図４】
2009217154.tif 000006
【図５】
2009217154.tif 000007
【図６】
2009217154.tif 000008
【図７】
2009217154.tif 000009
【図８】
2009217154.tif 000010
【図９】
2009217154.tif 000011
【図１０】
2009217154.tif 000012
【図１１】
2009217154.tif 000013
【図１２】
2009217154.tif 000014
【図１３】
2009217154.tif 000015
【図１４】
2009217154.tif 000016
【図１５】
2009217154.tif 000017
【図１６】
2009217154.tif 000018
【図１７】
2009217154.tif 000019
【図１８】
2009217154.tif 000020
【図１９】
2009217154.tif 000021
【図２０】
2009217154.tif 000022
【図２１】
2009217154.tif 000023