(57)【要約】【課題】低電圧出力時においても回路安定性を損なうことのない帰還回路およびそれを用いたシリーズレギュレータを提供する。【解決手段】非反転入力端子１１ｂが基準電圧発生回路に接続された誤差増幅器１１と、誤差増幅器１１の出力電圧Ｖｏを分圧する分圧回路１３と、入力端子１５ａが分圧回路１３の分圧点に接続された非反転増幅器１５と、非反転増幅器１５の出力端子１５ｃと誤差増幅器１１の反転入力端子１１ａとの間に接続された第１インピーダンス生成手段１６と、分圧回路１３の分圧点と誤差増幅器１１の反転入力端子１１ａとの間に接続された第２インピーダンス生成手段１７とを有する位相補償回路１４とを具備する。  非反転増幅器１５の電圧増幅度Ａｖ１＞１で、帰還量が１であっても位相補償回路１４の零周波数ｆzが極周波数ｆｐより小さい。【選択図】図１
2009003612.tif 000002
【特許請求の範囲】
【請求項１】
増幅器の出力を前記増幅器の入力側に帰還する帰還回路であって、
前記増幅器の出力を分圧する分圧回路と、
入力端子が前記分圧回路の分圧点に接続された非反転増幅器と、前記非反転増幅器の出力端子と前記増幅器の前記入力側との間に接続された第１インピーダンス生成手段と、前記分圧回路の前記分圧点と前記増幅器の前記入力側との間に接続された第２インピーダンス生成手段とを有する位相補償回路と、
を具備し、
前記帰還回路の帰還量が１であっても、前記位相補償回路の零周波数が前記位相補償回路の極周波数より小さいことを特徴とする帰還回路。
【請求項２】
増幅器の出力を前記増幅器の入力側に帰還する帰還回路であって、
前記増幅器の出力を分圧する分圧回路と、
非反転入力端子が前記分圧回路の分圧点に接続され、出力端子が前記増幅器の前記入力側に接続された差動増幅器と、前記差動増幅器の反転入力端子と基準電位線との間に接続された第１インピーダンス生成手段と、前記差動増幅器の前記反転入力端子と前記増幅器の前記入力側との間に接続された第２インピーダンス生成手段とを有する位相補償回路と、
を具備し、
前記帰還回路の帰還量が１であっても、前記位相補償回路の零周波数が前記位相補償回路の極周波数より小さいことを特徴とする帰還回路。
【請求項３】
前記第１インピーダンス生成手段がキャパシタまたはキャパシタと抵抗の直列回路であり、前記第２インピーダンス生成手段が抵抗であることを特徴とする請求項１または請求項２に記載の帰還回路。
【請求項４】
非反転入力端子が基準電圧発生回路に接続された誤差増幅器と、
前記誤差増幅器の電圧出力端子に接続され、出力電圧を分圧する分圧回路と、
入力端子が前記分圧回路の分圧点に接続された非反転増幅器と、前記非反転増幅器の出力端子と前記誤差増幅器の反転入力端子との間に接続された第１インピーダンス生成手段と、前記分圧回路の前記分圧点と前記誤差増幅器の前記反転入力端子との間に接続された第２インピーダンス生成手段と、
を具備することを特徴とするシリーズレギュレータ。
【請求項５】
非反転入力端子が基準電圧発生回路に接続された誤差増幅器と、
前記誤差増幅器の電圧出力端子に接続され、出力電圧を分圧する分圧回路と、
非反転入力端子が前記分圧回路の分圧点に接続され、出力端子が前記誤差増幅器の反転入力端子に接続された差動増幅器と、前記差動増幅器の反転入力端子と基準電位線との間に接続された第１インピーダンス生成手段と、前記差動増幅器の前記反転入力端子と前記誤差増幅器の前記反転入力端子との間に接続された第２インピーダンス生成手段と、
を具備することを特徴とするシリーズレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、帰還回路およびそれを用いたシリーズレギュレータに関する。
【背景技術】
【０００２】
広範な負荷変動に対して安定な一定の出力電圧を得る為には、制御系を負帰還制御とし制御系を位相補償する必要がある。
【０００３】
従来、差動増幅器と、出力電圧を分圧する分圧抵抗および発振防止のための位相補償用キャパシタを有する帰還回路とを備えたシリーズレギュレータでは、零周波数ｆｚと極周波数ｆｐは、ｆｐ＝（ｆｚ／β）の関係にある。
【０００４】
その結果、出力電圧を基準電圧近傍とする場合、帰還量βが１に近づくので、帰還回路の零周波数と極周波数が近づき、最悪等しくなると、位相補償が出来なくなり、シリーズレギュレータが発振してしまう問題がある。
【０００５】
この問題の解決手法として、差動増幅をボルテージフォロア構成とし、出力と基準電圧入力との間に反転増幅器とインピーダンス網を新たに追加する事により、零周波数と極周波数を離反する手法が知られている（例えば、特許文献１参照。）。
【０００６】
特許文献１に開示されたシリーズレギュレータは、非反転入力端子に抵抗を介して基準電圧源が接続され、反転入力端子が電圧出力端子に直接接続された差動増幅器と、入力端子が電圧出力端子に接続され、出力端子がキャパシタを介して差動増幅器の非反転入力端子に接続された反転増幅器とを具備し、直流成分の負帰還と、反転増幅された交流成分の負帰還とを別の経路で行なっている。
【０００７】
反転増幅器の電圧増幅度により、零周波数と極周波数は等しくならないため、帰還量βが１になっても、位相補償量が確保されている。
【０００８】
然しながら、特許文献１に開示されたシリーズレギュレータは、反転増幅器を経由する帰還経路が基準電源に接続されているので、基準電圧に影響を及ぼし、非反転入力端子にノイズとして表れ、レギュレータ特性が悪くなるという問題がある。
【特許文献１】米国特許第６５２２１１２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、低電圧出力時においても回路安定性を損なうことのない帰還回路およびそれを用いたシリーズレギュレータを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様の帰還回路は、増幅器の出力を前記増幅器の入力側に帰還する帰還回路であって、前記増幅器の出力を分圧する分圧回路と、入力端子が前記分圧回路の分圧点に接続された非反転増幅器と、前記非反転増幅器の出力端子と前記増幅器の前記入力側との間に接続された第１インピーダンス生成手段と、前記分圧回路の前記分圧点と前記増幅器の前記入力側との間に接続された第２インピーダンス生成手段とを有する位相補償回路と、を具備し、前記帰還回路の帰還量が１であっても、前記位相補償回路の零周波数が前記位相補償回路の極周波数より小さいことを特徴としている。
【００１１】
本発明の別態様の帰還回路は、増幅器の出力を前記増幅器の入力側に帰還する帰還回路であって、前記増幅器の出力を分圧する分圧回路と、非反転入力端子が前記分圧回路の分圧点に接続され、出力端子が前記増幅器の前記入力側に接続された差動増幅器と、前記差動増幅器の反転入力端子と基準電位線との間に接続された第１インピーダンス生成手段と、前記差動増幅器の前記反転入力端子と前記増幅器の前記入力側との間に接続された第２インピーダンス生成手段とを有する位相補償回路と、を具備し、前記帰還回路の帰還量が１であっても、前記位相補償回路の零周波数が前記位相補償回路の極周波数より小さいことを特徴としている。
【００１２】
本発明の一態様のシリーズレギュレータは、非反転入力端子が基準電圧発生回路に接続された誤差増幅器と、前記誤差増幅器の電圧出力端子に接続され、出力電圧を分圧する分圧回路と、入力端子が前記分圧回路の分圧点に接続された非反転増幅器と、前記非反転増幅器の出力端子と前記誤差増幅器の反転入力端子との間に接続された第１インピーダンス生成手段と、前記分圧回路の前記分圧点と前記誤差増幅器の前記反転入力端子との間に接続された第２インピーダンス生成手段と、を具備することを特徴としている。
【００１３】
本発明の別態様のシリーズレギュレータは、非反転入力端子が基準電圧発生回路に接続された誤差増幅器と、前記誤差増幅器の電圧出力端子に接続され、出力電圧を分圧する分圧回路と、非反転入力端子が前記分圧回路の分圧点に接続され、出力端子が前記誤差増幅器の反転入力端子に接続された差動増幅器と、前記差動増幅器の反転入力端子と基準電位線との間に接続された第１インピーダンス生成手段と、前記差動増幅器の前記反転入力端子と前記誤差増幅器の前記反転入力端子との間に接続された第２インピーダンス生成手段と、を具備することを特徴としている。
【発明の効果】
【００１４】
本発明によれば、低電圧出力時においても回路安定性を損なうことのない帰還回路およびそれを用いたシリーズレギュレータが得られる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１６】
本発明の実施例１に係る帰還回路およびシリーズレギュレータについて、図１を用いて説明する。図１は帰還回路を有するシリーズレギュレータを示す回路図である。
【００１７】
図１に示すように、本実施例のシリーズレギュレータ１０は、電圧入力端子（図示せず）と、電圧出力端子１１ｃと、反転入力端子１１ａと、非反転入力端子１１ｂとを有し、非反転入力端子１１ｂが基準電圧Ｖｒｅｆを生成する基準電圧発生回路（図示せず）に接続された誤差増幅器１１と、誤差増幅器１１の出力電圧Ｖｏを入力側に帰還する帰還回路１２とを具備している。
【００１８】
帰還回路１２は、誤差増幅器１１の出力電圧Ｖｏを分圧する分圧回路１３と、分圧回路１３の分圧点と誤差増幅器１１の反転入力端子１１ａとの間に接続された位相補償回路１４とを具備している。
【００１９】
分圧回路１３は、一端が誤差増幅器１１の出力端子１１ｃに接続された抵抗Ｒ２と、一端が接地電位ＧＮＤに接続された抵抗Ｒ１との直列回路を有している。抵抗Ｒ１と抵抗Ｒ２の接続ノードが分圧点である。
【００２０】
分圧回路１３の分割電圧Ｖｏ１＝Ｖｏ×Ｒ１／（Ｒ１＋Ｒ２）が位相補償回路１４に入力され、帰還電圧Ｖｆが誤差増幅器１１の反転入力端子１１ａに入力される。
【００２１】
位相補償回路１４は、入力端子１５ａが分圧回路１３の分圧点に接続された非反転増幅器１５と、非反転増幅器１５の出力端子１５ｂと誤差増幅器１１の反転入力端子１１ａとの間に接続された第１インピーダンス生成手段１６と、分圧回路１３の分圧点と誤差増幅器１１の反転入力端子１１ａとの間に接続された第２インピーダンス生成手段１７とを具備している。
【００２２】
非反転増幅器１５と、第１インピーダンス生成手段１６とにより、出力電圧Ｖｏ１の交流成分を増幅して差動増幅器１１の反転入力端子１１ａに帰還する第１経路が構成されている。  
第２インピーダンス生成手段１７により、出力電圧Ｖｏ１の直流成分を差動増幅器１１の反転入力端子１１ａに帰還する第２経路が構成されている。
【００２３】
第１インピーダンス生成手段１６は、第１インピーダンスＺ１が直流成分を遮断し、交流成分を通過させるように、例えばキャパシタを有している。  
第２インピーダンス生成手段１７は、第２インピーダンスＺ２が直流成分を通過させるように、例えば抵抗を有している。
【００２４】
誤差増幅器１１は、電圧入力端子（図示せず）と電圧出力端子１１ｃとの間に接続され、負荷を駆動するためのｐチャネルＭＯＳトランジスタ（図示せず）を内部に有し、帰還電圧Ｖｆが基準電圧Ｖｒｅｆに等しくなるように負帰還をかけ、所望の出力電圧を得るために、帰還量β（分圧回路による）を調整している。  
出力電圧Ｖｏの変更は、分圧回路１３の抵抗Ｒ１と抵抗Ｒ２の比を調節することにより行う。
【００２５】
次に、帰還回路１２の帰還特性について説明する。ここで、Ａｖは誤差増幅器１１の電圧増幅度、Ａｖ１は非反転増幅器１５の電圧増幅度である。
【００２６】
帰還量β３は、次式で表される。
【数１】
2009003612.tif 000003
【００２７】
開ループ伝達特性は、次式で表される。
【数２】
2009003612.tif 000004
【００２８】
零周波数ｆｚおよび極周波数ｆｐは、それぞれ次式で表わされる。
【数３】
2009003612.tif 000005
【数４】
2009003612.tif 000006
【００２９】
これから、Ａｖ１＞１の条件下では、零周波数ｆｚと極周波数ｆｐとが等しくなることは無いので、出力電圧Ｖｏ（Ｒ１≫Ｒ２のとき、Ｖｏ１≒Ｖｏ）が基準電圧Ｖｒｅｆまで低下しても、位相補償量を確保することが可能となる。  
即ち、帰還量βが１であっても、零周波数ｆｚが極周波数ｆｐより小さいので、回路の安定性を損なうことのない条件が確保される。
【００３０】
従って、非反転増幅器１４の電圧増幅度Ａｖ１を大きく設定して零周波数ｆｚと極周波数ｆｐとを引き離すほど、出力電圧Ｖｏが基準電圧Ｖｒｅｆまで低下しても、位相補償量を確保することが容易である。  
また、Ａｖ１を２に設定すると、特許文献１に開示された回路と等しい位相補償量が得られる。
【００３１】
図２に示すように、第１インピーダンス生成手段１６がキャパシタＣ、第２インピーダンス生成手段１７が抵抗Ｒの場合に、Ｚ２／Ｚ１＝ｊωＣＲより、零周波数ｆｚおよび極周波数ｆｐはそれぞれ次式で表される
【数５】
2009003612.tif 000007
【数６】
2009003612.tif 000008
【００３２】
以上説明したように、本実施例のシリーズレギュレータ１０は、分圧回路１３と、非反転増幅器１５と第１インピーダンス生成手段１６と第２インピーダンス生成手段１７とを有する位相補償回路１４とを備えた帰還回路１２を具備している。
【００３３】
その結果、Ａｖ１＞１とすることにより、零周波数ｆｚと極周波数ｆｐとが等しくなることは無いので、出力電圧Ｖｏ（Ｒ１≫Ｒ２のとき、Ｖｏ１≒Ｖｏ）が基準電圧Ｖｒｅｆまで低下しても、位相補償量を確保することができる。
【００３４】
従って、低電圧出力時においても回路安定性を損なうことのない帰還回路１２およびそれを用いたシリーズレギュレータ１０が得られる。
【００３５】
更に、帰還回路１４が基準電圧発生回路と接続されていないので、基準電圧発生回路の動作に影響を及ぼす恐れがなく、低ノイズで、出力電圧の安定したシリーズレギュレータ１０が得られる。
【００３６】
ここでは、第１インピーダンス生成手段１６が単一のキャパシタＣである場合について説明したが、複数のキャパシタを直列接続または並列接続したキャパシタＣであっても構わない。  
同様に、第２インピーダンス生成手段１７が単一の抵抗Ｒである場合について説明したが、複数の抵抗素子を直列接続または並列接続した抵抗Ｒであっても構わない。
【００３７】
更に、第１インピターンス生成手段１６がキャパシタと抵抗の直列回路とすることもできる。  
具体的には、図３に示すようにシリーズレギュレータ３０の位相補償回路３１は、第１インピターンス生成手段３２としてキャパシタＣと抵抗Ｒ３との直列回路を具備している。
【００３８】
これにより、帰還量β４は次式で表される。
【数７】
2009003612.tif 000009
【００３９】
零周波数ｆｚおよび極周波数ｆｐは、それぞれ次式で現される。
【数８】
2009003612.tif 000010
【数９】
2009003612.tif 000011
【実施例２】
【００４０】
本発明の実施例２に係るシリーズレギュレータについて、図４を用いて説明する。図４はシリーズレギュレータを示す回路図である。  
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例１と異なる点は、帰還回路に差動増幅器を用いたことにある。
【００４１】
即ち、図４に示すように、本実施例のシリーズレギュレータ５０は、誤差増幅器１１と、誤差増幅器１１の出力電圧Ｖｏを入力側に帰還する帰還回路５１とを具備している。
【００４２】
帰還回路５１は、分圧回路１３と、分圧回路１３の分圧点と誤差増幅器１１の反転入力端子１１ａとの間に接続された位相補償回路５２とを具備している。
【００４３】
位相補償回路５２は、非反転入力端子５３ａが分圧回路１３の分圧点に接続され、出力端子５３ｃが誤差増幅器１１の反転入力端子１１ａに接続された差動増幅器５３と、差動増幅器５３の反転入力端子５３ｂと基準電位線ＧＮＤとの間に接続された第１インピーダンス生成手段５４と、差動増幅器５３の反転入力端子５３ｂと誤差増幅器１１の反転入力端子１１ａとの間に接続された第２インピーダンス生成手段５５とを具備している。
【００４４】
差動増幅器５３の反転入力端子５３ｂと基準電位線ＧＮＤとの間に第１インピーダンス生成手段５３を介する第１経路が構成されている。  
第２インピーダンス生成手段５５により、差動増幅器５３の出力端子５３ｃから差動増幅器５３の反転入力端子５３ｂに帰還をかける第２経路が構成されている。  
差動増幅器５３の出力端子５３ｃから誤差増幅器１１の反転入力端子１１ａに帰還をかける第３経路が構成されている。
【００４５】
第１インピーダンス生成手段５４は、第３インピーダンスＺ３が直流成分を遮断し、第１および第３インピーダンスＺ１、Ｚ３が、交流成分が周波数特性を有して通過するように、例えば抵抗とキャパシタとの直列回路を有している。
【００４６】
第２インピーダンス生成手段５５は、第２インピーダンスＺ２が直流成分を通過させるように、例えば抵抗を有している。
【００４７】
次に、帰還回路５１の帰還特性について説明する。ここで、Ａｖ２は差動増幅器５３の電圧増幅度である。
【００４８】
帰還量β５は、次式で表される。
【数１０】
2009003612.tif 000012
【００４９】
閉ループ伝達特性は、次式で表される。
【数１１】
2009003612.tif 000013
【００５０】
零周波数ｆｚおよび極周波数ｆｐは、それぞれ次式で表わされる。
【数１２】
2009003612.tif 000014
【数１３】
2009003612.tif 000015
【００５１】
これから、零周波数ｆｚと極周波数ｆｐとが等しくなることは無いので、出力電圧Ｖｏ（Ｒ１≫Ｒ２のとき、Ｖｏ１≒Ｖｏ）が基準電圧Ｖｒｅｆまで低下しても、位相補償量を確保することが可能である。
【００５２】
図５に示すように、第１インピーダンス生成手段５４が抵抗Ｒ３とキャパシタＣの直列回路、第２インピーダンス生成手段５５が抵抗Ｒ４の場合に、零周波数ｆｚおよび極周波数ｆｐは、それぞれ次式で表わされる。
【数１４】
2009003612.tif 000016
【数１５】
2009003612.tif 000017
【００５３】
以上説明したように、本実施例のシリーズレギュレータ５０の帰還回路５１は、差動増幅器５３と、第１インピーダンス生成手段５４と、第２インピーダンス生成手段５５とを有する位相補償回路５２を具備している。
【００５４】
その結果、零周波数ｆｚと極周波数ｆｐとが等しくなることは無いので、出力電圧Ｖｏが基準電圧Ｖｒｅｆまで低下しても、位相補償量を確保することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施例１に係るシリーズレギュレータを示す回路図。
【図２】本発明の実施例１に係るシリーズレギュレータの第１および第２インピターンス生成手段を示す回路図。
【図３】本発明の実施例１に係る別のシリーズレギュレータの第１インピターンス生成手段を示す回路図。
【図４】本発明の実施例２に係るシリーズレギュレータを示す回路図。
【図５】本発明の実施例２に係るシリーズレギュレータの第１および第２インピターンス生成手段を示す回路図。
【符号の説明】
【００５６】
１０、３０、５０  シリーズレギュレータ
１１  誤差増幅器
１２、５１  帰還回路
１３  分圧回路
１４、３１、５２  位相補償回路
１５  非反転入力端子
１６、３２、５４  第１インピーダンス生成手段
１７、３３、５５  第２インピーダンス生成手段
５３  差動増幅器
Ｒ、Ｒ１、Ｒ２、Ｒ３、Ｒ４  抵抗
Ｃ  キャパシタ
【図１】
2009003612.tif 000018
【図２】
2009003612.tif 000019
【図３】
2009003612.tif 000020
【図４】
2009003612.tif 000021
【図５】
2009003612.tif 000022