(57)【要約】【課題】画像変換部に接続されたメモリの検査時間をより短縮することが可能なメモリ検査システム等を提供すること。【解決手段】表示装置１００が、画像の大きさを変換するスケーラ１４０と、スケーラ１４０と通信路１８０を介して接続されたＣＰＵ１１０と、スケーラ１４０と通信路１９２を介して接続されたＧＰＵ１２０と、ＧＰＵ１２０と通信路１９３を介して接続されたＶＲＡＭ１３０と、スケーラ１４０と通信路１９４を介して接続されたＶＲＡＭ１５０と、を含むメモリ検査システムにおいて、通信路１９２〜１９４は、通信路１８０よりも高速でデータ転送が可能に形成され、ＶＲＡＭ１３０には、メモリ検査用データが記憶され、ＣＰＵ１１０が、ＧＰＵ１２０に書き込み制御情報を出力し、ＧＰＵ１２０が、前記書き込み制御情報に基づき、前記メモリ検査用データをスケーラ１４０に転送し、スケーラ１４０が、前記メモリ検査用データをＶＲＡＭ１５０に書き込む。【選択図】図１
2009061215.tif 000002
【特許請求の範囲】
【請求項１】
画像の大きさを変換する画像変換部と、
前記画像変換部と第１の通信路を介して接続されたＣＰＵと、
前記画像変換部と第２の通信路を介して接続された画像形成部と、
前記画像形成部と第３の通信路を介して接続された第１のメモリと、
前記画像変換部と第４の通信路を介して接続された第２のメモリと、
を含むメモリ検査システムにおいて、
前記第２、第３および第４の通信路の通信速度は、前記第１の通信路の通信速度よりも高速であって、
前記第１のメモリには、メモリ検査用データが記憶され、
前記ＣＰＵは、前記画像形成部に前記メモリ検査用データを前記第２のメモリに書き込ませることを指示する書き込み制御情報を出力し、
前記画像形成部は、前記書き込み制御情報に基づき、前記第２の通信路を介して前記第２の通信路を介して前記メモリ検査用データを前記画像変換部に転送し、
前記画像変換部は、前記第４の通信路を介して前記メモリ検査用データを前記第２のメモリに書き込むことを特徴とするメモリ検査システム。
【請求項２】
請求項１に記載のメモリ検査システムにおいて、
前記ＣＰＵは、前記第２のメモリに書き込まれた前記メモリ検査用データを照合データと照合することにより、前記第２のメモリの検査を行うことを特徴とするメモリ検査システム。
【請求項３】
請求項２に記載のメモリ検査システムにおいて、
前記画像形成部は、前記第２の通信を介して複数種の前記メモリ検査用データを前記第１のメモリに書き込み、
前記ＣＰＵは、前記画像形成部に種別ごとに前記メモリ検査用データを転送させるとともに、前記第２のメモリに書き込まれた前記メモリ検査用データを種別ごとに照合データと照合することにより、前記第２のメモリの検査を行うことを特徴とするメモリ検査システム。
【請求項４】
請求項１〜３のいずれかに記載のメモリ検査システムと、
前記画像変換部によって変換された画像を表示する表示部と、
を含む遊技機用表示装置。
【請求項５】
画像の大きさを変換する画像変換部と、
前記画像変換部と第１の通信路を介して接続されたＣＰＵと、
前記画像変換部と第２の通信路を介して接続された画像形成部と、
前記画像形成部と第３の通信路を介して接続された第１のメモリと、
前記画像変換部と第４の通信路を介して接続された第２のメモリと、
を含む遊技機用表示装置用のメモリ検査方法において、
前記第２、第３および第４の通信路の通信速度は、前記第１の通信路の通信速度よりも高速であって、
前記第１のメモリには、メモリ検査用データが記憶され、
前記ＣＰＵは、前記画像形成部に前記メモリ検査用データを前記第２のメモリに書き込ませることを指示する書き込み制御情報を出力し、
前記画像形成部は、前記書き込み制御情報に基づき、前記第２の通信路を介して前記メモリ検査用データを前記画像変換部に転送し、
前記画像変換部は、前記第４の通信路を介して前記メモリ検査用データを前記第２のメモリに書き込むことを特徴とするメモリ検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ検査システム、遊技機用表示装置およびメモリ検査方法に関する。
【背景技術】
【０００２】
特開２００５−１３１１４４号公報等に記載されているように、表示装置のメモリを検査する場合、メモリへのメモリ検査用データの書き込みおよび読み出しによる検査が行われる。
【特許文献１】特開２００５−１３１１４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一般的な画像データの転送には高速の通信路（バス）が用いられるが、メモリ検査用データの転送にはコスト削減の理由によって低速の通信路が用いられている。このため、メモリの検査に多大な時間がかかっている。特に、遊技機用表示装置の場合、ＣＰＵと画像変換部の間は、通常は、制御信号等しか送受信されないため低速の通信路が用いられており、ＣＰＵが、画像変換部に接続されたメモリの検査を行うためには非常に時間がかかってしまう。
【０００４】
本発明の目的は、画像変換部に接続されたメモリの検査時間をより短縮することが可能なメモリ検査システム、遊技機用表示装置およびメモリ検査方法を提供することにあり、特に、画像変換部に接続されたメモリへのメモリ検査用データの書き込み時間をより短縮することが可能なメモリ検査システム、遊技機用表示装置およびメモリ検査方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明に係るメモリ検査システムは、画像の大きさを変換する画像変換部と、前記画像変換部と第１の通信路を介して接続されたＣＰＵと、前記画像変換部と第２の通信路を介して接続された画像形成部と、前記画像形成部と第３の通信路を介して接続された第１のメモリと、前記画像変換部と第４の通信路を介して接続された第２のメモリと、を含むメモリ検査システムにおいて、前記第２、第３および第４の通信路の通信速度は、前記第１の通信路の通信速度よりも高速であって、前記第１のメモリには、メモリ検査用データが記憶され、前記ＣＰＵは、前記画像形成部に前記メモリ検査用データを前記第２のメモリに書き込ませることを指示する書き込み制御情報を出力し、前記画像形成部は、前記書き込み制御情報に基づき、前記第２の通信路を介して前記メモリ検査用データを前記画像変換部に転送し、前記画像変換部は、前記第４の通信路を介して前記メモリ検査用データを前記第２のメモリに書き込むことを特徴とする。
【０００６】
また、本発明に係る遊技機用表示装置は、上記メモリ検査システムと、前記画像変換部によって変換された画像を表示する表示部とを含むことを特徴とする。
【０００７】
また、本発明に係るメモリ検査方法は、画像の大きさを変換する画像変換部と、前記画像変換部と第１の通信路を介して接続されたＣＰＵと、前記画像変換部と第２の通信路を介して接続された画像形成部と、前記画像形成部と第３の通信路を介して接続された第１のメモリと、前記画像変換部と第４の通信路を介して接続された第２のメモリと、を含む遊技機用表示装置用のメモリ検査方法において、前記第２、第３および第４の通信路の通信速度は、前記第１の通信路の通信速度よりも高速であって、前記第１のメモリには、メモリ検査用データが記憶され、前記ＣＰＵは、前記画像形成部に前記メモリ検査用データを前記第２のメモリに書き込ませることを指示する書き込み制御情報を出力し、前記画像形成部は、前記書き込み制御情報に基づき、前記第２の通信路を介して前記メモリ検査用データを前記画像変換部に転送し、前記画像変換部は、前記第４の通信路を介して前記メモリ検査用データを前記第２のメモリに書き込むことを特徴とする。
【０００８】
本発明によれば、メモリ検査システム等は、画像形成部を用いてメモリ検査用データを画像変換部に転送し、画像変換部を用いてメモリ検査用データを第２のメモリに書き込むことにより、ＣＰＵがメモリ検査用データを第２のメモリに書き込む場合と比べ、第２のメモリへのメモリ検査用データの書き込み時間を短縮することができる。これにより、メモリ検査システム等は、画像変換部に接続されたメモリの検査時間をより短縮することが可能になる。
【０００９】
また、前記ＣＰＵは、前記第２のメモリに書き込まれた前記メモリ検査用データを照合データと照合することにより、前記第２のメモリの検査を行ってもよい。
【００１０】
これによれば、メモリ検査システム等は、画像変換部に接続されたメモリの検査時間をより短縮することができる。
【００１１】
また、前記画像形成部は、前記第２の通信を介して複数種の前記メモリ検査用データを前記第１のメモリに書き込み、前記ＣＰＵは、前記画像形成部に種別ごとに前記メモリ検査用データを転送させるとともに、前記第２のメモリに書き込まれた前記メモリ検査用データを種別ごとに照合データと照合することにより、前記第２のメモリの検査を行ってもよい。
【００１２】
これによれば、メモリ検査システム等は、複数種のメモリ検査用データを用いることにより、より正確な検査を行うことができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を遊技機用表示装置に適用した実施例について、図面を参照しつつ説明する。なお、以下に示す実施例は、特許請求の範囲に記載された発明の内容を何ら限定するものではない。また、以下の実施例に示す構成のすべてが、特許請求の範囲に記載された発明の解決手段として必須であるとは限らない。
【００１４】
図１は、本実施例における表示装置１００のブロック図である。遊技機等に実装される表示装置１００は、ＣＰＵ１１０と、画像形成部として機能するＧＰＵ１２０と、第１のメモリであるＶＲＡＭ１３０と、画像変換部として機能するスケーラ１４０と、第２のメモリであるＶＲＡＭ１５０を含んで構成されている。なお、これらの各部は、ＶＲＡＭ１５０を検査するメモリ検査システムとして機能する。
【００１５】
また、表示装置１００は、ＣＰＵ１１０の作業領域であるＣＰＵ用ワークＲＡＭ１１２と、ＣＰＵ１１０が動作するためのプログラム等を記憶したプログラムＲＯＭ１１４と、ＧＰＵ１２０用の画像データを記憶した画像ＲＯＭ１３２と、表示部として機能するＶＲＡＭ１５０を含んで構成されている。
【００１６】
ＧＰＵ１２０は、ＶＲＡＭ１３０および画像ＲＯＭ１３２に記憶された画像データをスケーラ１４０に転送し、スケーラ１４０は、当該画像データをＶＲＡＭ１５０に書き込み、液晶パネル１６０の解像度に合わせて画像を変換（例えば、ＳＶＧＡをＸＧＡに変換）し、液晶パネル１６０は、変換された画像を表示する。
【００１７】
また、ＣＰＵ１１０およびスケーラ１４０は第１の通信路である通信路１８０で接続され、ＣＰＵ１１０、ＧＰＵ１２０、ＣＰＵ用ワークＲＡＭ１１２およびプログラムＲＯＭ１１４は通信路１９１で接続され、ＧＰＵ１２０およびスケーラ１４０は第２の通信路である通信路１９２で接続され、ＧＰＵ１２０、ＶＲＡＭ１３０および画像ＲＯＭ１３２は第３の通信路である通信路１９３で接続され、スケーラ１４０およびＶＲＡＭ１５０は第４の通信路である通信路１９４で接続され、スケーラ１４０および液晶パネル１６０は通信路１９５で接続されている。
【００１８】
また、通信路１８０は、通信路１９１〜１９５に比べて低速の通信回線（例えば、信号線の数が４本のシリアル通信回線等）であり、通信路１９１〜１９５は高速の通信回線（例えば、信号線の数が２０本のデータバス等）である。これは、通常時にはＣＰＵ１１０とスケーラ１４０との間でデータの送受信が行われないため、通信路１８０としては、コストを抑制するために安価な通信回線が採用されることが一般的であるからである。
【００１９】
ここで、従来のＶＲＡＭ１５０の検査手順について説明する。図２は、従来のメモリ検査方法の処理手順を示すフローチャートである。なお、従来の遊技機用表示装置のハードウェア構成は、図１に示す構成と同様であるものとする。
【００２０】
従来の遊技機用表示装置の場合、ＣＰＵが、検査用データ（メモリ検査用データ）を決定し（ステップＳ１）、スケーラに接続された検査対象のＶＲＡＭ（以下、図２の説明において、単にメモリという。）の書き込みアドレスをリセットし（ステップＳ２）、低速な通信回線を介してメモリに１バイト分の検査用データを書き込み（ステップＳ３）、メモリの書き込みアドレスを更新し（ステップＳ４）、書き込みが終了したかどうかを判定する（ステップＳ５）。なお、ステップＳ３、Ｓ４の処理は、メモリの全領域への検査用データの書き込みが終了するまで繰り返し実行される。
【００２１】
メモリの全領域への検査用データの書き込みが終了した時点で、ＣＰＵは、メモリの読み出しアドレスをリセットし（ステップＳ６）、低速な通信回線を介してＶＲＡＭ１５０から１バイト分のデータを読み出し、照合データと照合し（ステップＳ７）、メモリの読み出しアドレスを更新し（ステップＳ８）、読み出しが終了したかどうかを判定する（ステップＳ９）。なお、ステップＳ７、Ｓ８の処理は、メモリの全領域のデータの読み出し、照合が終了するまで繰り返し実行される。
【００２２】
ＣＰＵは、照合が終了した場合、次の検査用データがあるかどうかを判定することにより、検査を終了すべきかどうかを判定する（ステップＳ１０）。次の検査用データがある場合、ＣＰＵ等はステップＳ１〜Ｓ１０の処理を繰り返し実行する。なお、本実施例では、１６進数で１バイトが’55’または’AA’で表される２種類の検査用データが用いられるものとする。もちろん、検査用データは、’00’、’FF’等のデータであってもよい。
【００２３】
このように、従来のメモリ検査方法では、ＣＰＵが低速な通信回線を介して１バイトずつデータをメモリに書き込む必要があったため、書き込みに非常に時間がかかっていた。例えば、従来の手法を用いて６４バイトのデータがメモリに書き込まれる場合、４回のアドレス設定に加え、６４回の書き込み回数が必要になり、６８回のメモリアクセスが必要になる。さらに、シリアル通信回線の場合、１ビットずつデータが転送されるため、ＣＰＵには１バイトのデータをメモリに書き込む際に多くの処理負荷がかかる。例えば、従来の手法の場合、６４メガビットのメモリへの２種類の検査用データの書き込み時間は７０秒程度になる。
【００２４】
これに対し、本実施例では、ＧＰＵ１２０がスケーラ１４０を介してＶＲＡＭ１５０にメモリ検査用データを書き込むことにより、書き込み時間を大幅に短縮している。
【００２５】
次に、本実施例におけるメモリ検査方法の処理手順について説明する。図３は、本実施例におけるメモリ検査方法の処理手順を示すフローチャートである。
【００２６】
まず、ＣＰＵ１１０は、検査用データ（メモリ検査用データ）を決定し（ステップＳ１１）、ＧＰＵ１２０に当該検査用データをＶＲＡＭ１３０に書き込ませることを指示する書き込み制御情報を出力する。
【００２７】
ＧＰＵ１２０は、当該書き込み制御情報に基づき、ＶＲＡＭ１３０に８００×６００画素分の検査用画像データ（メモリ検査用データ）を形成する（ステップＳ１２）。ＧＰＵ１２０がスケーラ１４０に対してＶＲＡＭ１３０に形成された検査用画像を出力すると、スケーラ１４０は当該画像データをＶＲＡＭ１５０に書き込む（ステップＳ１３）。スケーラ１４０での書き込み終了によりＣＰＵ１１０は、ＶＲＡＭ１５０の書き込みアドレスを更新し、設定する制御信号をスケーラ１４０に送る（ステップＳ１４）。ＣＰＵ１１０は、更新された書き込みアドレスの情報に基づき、ＶＲＡＭ１５０への書き込みが終了したかどうかを判定する（ステップＳ１５）。なお、ステップＳ１３、Ｓ１４の処理は、メモリの全領域への検査用画像データの書き込みが終了するまで繰り返し実行される。
【００２８】
検査用データの読み出し、照合については従来の手法と同様であるため、説明を省略する。なお、本実施例においても、２種類の検査用データの書き込み、読み出し、照合が行われるものとする。
【００２９】
以上のように、本実施例によれば、表示装置１００は、ＧＰＵ１２０を用いてメモリ検査用データをスケーラ１４０に転送し、スケーラ１４０を用いてメモリ検査用データをＶＲＡＭ１５０に書き込むことにより、ＣＰＵ１１０がメモリ検査用データをＶＲＡＭ１５０に書き込む場合と比べ、ＶＲＡＭ１５０へのメモリ検査用データの書き込み時間を大幅に短縮することができる。
【００３０】
例えば、検査用画像データが８００×６００＝４８００００画素で、１画素あたり３２ビット、ＶＲＡＭ１５０への書き込み速度が６０フレーム／秒である場合、本実施例においては、６４メガビットのＶＲＡＭ１５０への書き込み回数は５回であり、書き込みに必要な時間は１／１２秒×２種類＝約０．１７秒であり、ＶＲＡＭ１５０へのメモリ検査用データの書き込み時間を大幅に短縮（従来は７０秒）することができる。
【００３１】
これにより、表示装置１００は、スケーラ１４０に接続されたＶＲＡＭ１５０の検査時間をより短縮することが可能になる。
【００３２】
また、本実施例によれば、表示装置１００は、２種類のメモリ検査用データ（例えば、１６進数で１バイトが’55’または’AA’で表されるデータ等）を用いることにより、より正確な検査を行うことができる。
【００３３】
また、本実施例によれば、メモリの検査時間が短縮されるため、表示装置１００の製造に必要な時間も短縮される。例えば、メモリの検査時間が１５０秒（書き込みに７０秒、読み出し、照合に８０秒）かかる場合、１時間に検査可能な台数は２４台、１日（８時間）で１９２台になり、表示装置１００の検査に多大な時間がかかることにより、表示装置１００の生産性が低下してしまう。これに対し、本実施例によれば、メモリの検査時間は８０秒（書き込みに０．１７秒、読み出し、照合に８０秒）であるため、１時間に検査可能な台数は４５台、１日（８時間）で３６０台になり、表示装置１００の検査時間を大幅に短縮でき、表示装置１００をより効率的に製造することができる。
【００３４】
なお、本発明の適用は上述した実施例に限定されず、種々の変形が可能である。例えば、表示装置１００の機能は複数の装置に分散して実装されてもよい。例えば、スケーラ１４０、ＶＲＡＭ１５０、液晶パネル１６０が表示ユニットとして形成され、これら以外のＧＰＵ１２０等が検査ユニットとして形成されていてもよい。このような場合、従来の手法では生産性を向上させるためには多くの検査ユニットを用いて検査を行う必要があるが、本実施例によれば、メモリ検査時間を短縮することができるため、必要な検査ユニットの台数を大幅に減らすことができる。
【００３５】
また、表示装置１００を実装可能な装置は遊技機用表示装置には限定されない。本発明は、ＣＰＵ１１０と画像変換部が低速通信回線で接続された種々の装置に有効である。また、画像形成部に接続される第１のメモリおよび画像変換部に接続される第２のメモリもＶＲＡＭ１３０、１５０には限定されず、種々のメモリを採用可能である。
【図面の簡単な説明】
【００３６】
【図１】本実施例における表示装置のブロック図である。
【図２】従来のメモリ検査方法の処理手順を示すフローチャートである。
【図３】本実施例におけるメモリ検査方法の処理手順を示すフローチャートである。
【符号の説明】
【００３７】
１００  表示装置（遊技機用表示装置、メモリ検査システム）、１１０  ＣＰＵ、１２０  ＧＰＵ（画像形成部）、１３０  ＶＲＡＭ（第１のメモリ）、１４０  スケーラ（画像変換部）、１５０  ＶＲＡＭ（第２のメモリ）、１６０  液晶パネル（表示部）、１８０  通信路（第１の通信路）、１９１、１９５  通信路、１９２  通信路（第２の通信路）、１９３  通信路（第３の通信路）、１９４  通信路（第４の通信路）
【図１】
2009061215.tif 000003
【図２】
2009061215.tif 000004
【図３】
2009061215.tif 000005