(57)【要約】【課題】実装部品を削減すると共に、不用意な操作によるモード切り替えの危険を回避したＣＰＵボードを実現する。【解決手段】それぞれがメモリを有するメインＣＰＵ及びサブＣＰＵを備え、第１のモードではダウンロードツールより前記メインＣＰＵ及びサブＣＰＵのメモリにデータをダウンロードすると共に、第２のモードではユーザ支援ツールと前記メインＣＰＵとが通信するＣＰＵボードにおいて、  前記ダウンロードツールまたは前記ユーザ支援ツールと、前記メインＣＰＵまたは前記サブＣＰＵとの通信を中継するメインコネクタ手段と、  前記第１のモード時に、前記メインＣＰＵに与えるＸＢＯＯＴ信号を生成する第１スイッチ手段の信号を入力するサブコネクタ手段と、  前記第１のモード時に、前記メインコネクタ手段からのデータを前記メインＣＰＵまたは前記サブＣＰＵ手段に選択的に渡す切替手段と、  前記第１のモード時に、前記切替手段を操作する切替指令信号を生成する第２スイッチ手段と、を備える。【選択図】図１
2009199111.tif 000002
【特許請求の範囲】
【請求項１】
それぞれがメモリを有するメインＣＰＵ及びサブＣＰＵを備え、第１のモードではダウンロードツールより前記メインＣＰＵ及びサブＣＰＵのメモリにデータをダウンロードすると共に、第２のモードではユーザ支援ツールと前記メインＣＰＵとが通信するＣＰＵボードにおいて、
前記ダウンロードツールまたは前記ユーザ支援ツールと、前記メインＣＰＵまたは前記サブＣＰＵとの通信を中継するメインコネクタ手段と、
前記第１のモード時に、前記メインＣＰＵに与えるＸＢＯＯＴ信号を生成する第１スイッチ手段の信号を入力するサブコネクタ手段と、
前記第１のモード時に、前記メインコネクタ手段からのデータを前記メインＣＰＵまたは前記サブＣＰＵ手段に選択的に渡す切替手段と、
前記第１のモード時に、前記切替手段を操作する切替指令信号を生成する第２スイッチ手段と、
を備えることを特徴とするＣＰＵボード。
【請求項２】
前記第１スイッチ手段は、前記第１のモード時に前記サブコネクタ手段に装着されるサブボード上に実装されていることを特徴とする請求項１に記載のＣＰＵボード。
【請求項３】
前記第１スイッチ手段のＸＢＯＯＴ信号がオン時に、前記メインＣＰＵ及びサブＣＰＵは前記第１のモードで動作して前記第２のモードは無効とされ、前記第１スイッチ手段のＸＢＯＯＴ信号がオフ時に、前記メインＣＰＵ及びサブＣＰＵは前記第２のモードで動作して前記第１のモードが無効とされることを特徴とする請求項１または２に記載のＣＰＵボード。
【請求項４】
前記第１スイッチ手段のＸＢＯＯＴ信号がオン時に、前記メインＣＰＵ及びサブＣＰＵは前記第１のモードで動作してリセットＩＣからのＸＲＥＳＥＴ信号でリセットされ、前記第１スイッチ手段のＸＢＯＯＴ信号がオフ時に、前記メインＣＰＵ及びサブＣＰＵは前記第２のモードで動作して前記メインＣＰＵは前記ＸＲＥＳＥＴ信号でリセットされると共に、前記サブＣＰＵは前記メインＣＰＵからのＸＩＯＲＳＴ信号でリセットされることを特徴とする請求項１乃至３のいずれかに記載のＣＰＵボード。
【請求項５】
前記第１のモードは客先非公開モードであり、前記第２のモードは通常動作モードであることを特徴とする請求項１乃至４のいずれかに記載のＣＰＵボード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、それぞれがメモリを有するメインＣＰＵ及びサブＣＰＵを備え、客先非公開モードではダウンロードツールより前記メインＣＰＵ及びサブＣＰＵのメモリにデータをダウンロードすると共に、通常動作モードではユーザ支援ツールと前記メインＣＰＵとが通信するＣＰＵボードに関するものである。
【背景技術】
【０００２】
アプリケーションプログラム等のデータをダウンロードして保持し、ユーザ支援ツールと通信してデータを利用するためのＣＰＵボードでは、ダウンロードデータのインストールや更新は客先非公開モードでダウンロードツールを介して実行され、ダウンロード後にユーザ支援ツールと通信する通常動作モードに切り替えられる。
【０００３】
図４は、従来のＣＰＵボードの構成例を示す機能ブロック図である。ＣＰＵボード１０は、客先非公開モードではダウンロードツール２０と通信してデータのダウンロードを実行し、通常動作モードではユーザ支援ツール３０と通常通信する。
【０００４】
ＣＰＵボード１０は、フラッシュメモリ等のメモリを備えたメインＣＰＵ１１及びフラッシュメモリ等のメモリを備えたサブＣＰＵ１２が実装されている。サブＣＰＵは、簡単のため１個を図示したが複数個実装される場合もある。
【０００５】
メインコネクタ手段１３は、客先非公開モードではダウンロードツール２０からのデータが入力される。入力されたデータは、レベル変換回路１４を介してメインＣＰＵ１１のメモリにダウンロードされる。メインコネクタ手段１３は、通常動作モードではユーザ支援ツール３０とメインＣＰＵ１１とのデータ通信を中継する。
【０００６】
サブコネクタ手段１５は、客先非公開モードではダウンロードツール２０からのデータが入力される。入力されたデータは、レベル変換回路１６を介してサブＣＰＵ１１のメモリにデータがダウンロードされる。
【０００７】
第１スイッチ手段１７は、客先非公開モード時にマニュアル操作され、ＸＢＯＯＴ信号をメインＣＰＵ１１に与える。同じく、第２スイッチ手段１８は、客先非公開モード時にマニュアル操作され、ＸＳＵＢＢＯＯＴ信号をサブＣＰＵ１２に与える。
【０００８】
リセットＩＣ１９は、電源オンでリセット信号ＸＲＥＳＥＴを出力する。客先非公開モード時には、このリセット信号ＸＲＥＳＥＴによってメインＣＰＵ１１及びサブＣＰＵ１２がリセットされる。
【０００９】
通常動作モードでは、メインＣＰＵ１１からのＸＩＯＲＳＴ信号が、切替手段２０を介してサブＣＰＵ１２にリセット信号ＸＳＵＢＲＳＴとして入力される。サブＣＰＵ１２はこのリセット信号ＸＳＵＢＲＳＴでリセットされる。
【００１０】
切替手段２０は、客先非公開モード時には、マニュアル操作される第２スイッチ手段１８からのＸＳＵＢＢＯＯＴ信号により切り替え操作される。切替手段２０は、切り替え操作されると、リセットＩＣ１９のリセット信号ＸＲＥＳＥＴを、サブＣＰＵ１２にリセット信号ＸＳＵＢＲＳＴとして与える。サブＣＰＵ１２はリセット信号ＸＳＵＢＲＳＴでリセットされる。
【００１１】
【特許文献１】特開２００３−６６１７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来構成のＣＰＵボードでは、次のような問題がある。
（１）有限な基板スペースを２個のコネクタ手段及び２個のスイッチ手段が占有し、その分の部品も必要である。また、客先非公開モード時のコネクタの差し替えやスイッチ操作が煩雑であるという問題点がある。
【００１３】
（２）客先非公開モード時にマニュアル操作する第１スイッチ手段及び第２スイッチ手段は、通常動作モード時に不用意に操作されてしまった場合には、ユーザ支援ツール３０との正常な通信に支障をきたすという問題点がある。
【００１４】
本発明は上述した問題点を解決するためになされたものであり、実装部品を削減すると共に、不用意な操作によるモード切り替えの危険性を回避したＣＰＵボードの実現を目的としている。
【課題を解決するための手段】
【００１５】
このような課題を達成するために、本発明は次の通りの構成になっている。
（１）それぞれがメモリを有するメインＣＰＵ及びサブＣＰＵを備え、第１のモードではダウンロードツールより前記メインＣＰＵ及びサブＣＰＵのメモリにデータをダウンロードすると共に、第２のモードではユーザ支援ツールと前記メインＣＰＵとが通信するＣＰＵボードにおいて、
前記ダウンロードツールまたは前記ユーザ支援ツールと、前記メインＣＰＵまたは前記サブＣＰＵとの通信を中継するメインコネクタ手段と、
前記第１のモード時に、前記メインＣＰＵに与えるＸＢＯＯＴ信号を生成する第１スイッチ手段の信号を入力するサブコネクタ手段と、
前記第１のモード時に、前記メインコネクタ手段からのデータを前記メインＣＰＵまたは前記サブＣＰＵ手段に選択的に渡す切替手段と、
前記第１のモード時に、前記切替手段を操作する切替指令信号を生成する第２スイッチ手段と、
を備えることを特徴とするＣＰＵボード。
【００１６】
（２）前記第１スイッチ手段は、前記第１のモード時に前記サブコネクタ手段に装着されるサブボード上に実装されていることを特徴とする（１）に記載のＣＰＵボード。
【００１７】
（３）前記第１スイッチ手段のＸＢＯＯＴ信号がオン時に、前記メインＣＰＵ及びサブＣＰＵは前記第１のモードで動作して前記第２のモードは無効とされ、前記第１スイッチ手段のＸＢＯＯＴ信号がオフ時に、前記メインＣＰＵ及びサブＣＰＵは前記第２のモードで動作して前記第１のモードが無効とされることを特徴とする（１）または（２）に記載のＣＰＵボード。
【００１８】
（４）前記第１スイッチ手段のＸＢＯＯＴ信号がオン時に、前記メインＣＰＵ及びサブＣＰＵは前記第１のモードで動作してリセットＩＣからのＸＲＥＳＥＴ信号でリセットされ、前記第１スイッチ手段のＸＢＯＯＴ信号がオフ時に、前記メインＣＰＵ及びサブＣＰＵは前記第２のモードで動作して前記メインＣＰＵは前記ＸＲＥＳＥＴ信号でリセットされると共に、前記サブＣＰＵは前記メインＣＰＵからのＸＩＯＲＳＴ信号でリセットされることを特徴とする（１）乃至（３）のいずれかに記載のＣＰＵボード。
【００１９】
（５）前記第１のモードは客先非公開モードであり、前記第２のモードは通常動作モードであることを特徴とする（１）乃至（４）のいずれかに記載のＣＰＵボード。
【発明の効果】
【００２０】
本発明の構成によれば、次のような効果を期待することができる。
（１）データ入出力ラインの切替回路を採用することで、実装面積、構成部品が削減、簡略化されるため、信頼性、作業性の向上、およびコストダウンになる。
【００２１】
（２）第１および第２のモードの使い分けにより、意図して操作しない限り不用意に設定できないスイッチ操作とすることが可能であり、誤操作によるシステムダウンを未然に防止することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明を図面により詳細に説明する。図１は、本発明が適用されたＣＰＵボードの一実施形態を示す機能ブロック図である。
【００２３】
本発明が適用されたＣＰＵボード１００が、ダウンロードツール２０またはユーザ支援ツール３０と通信する基本環境は、図４で説明した従来のＣＰＵボード１０の場合と同一である。
【００２４】
ＣＰＵボード１００は、フラッシュメモリ等のメモリを備えたメインＣＰＵ１０１及びフラッシュメモリ等のメモリを備えたサブＣＰＵ１０２が実装されている。サブＣＰＵは、簡単のため１個を図示したが複数個実装される場合もある。
【００２５】
メインコネクタ手段１０３は、客先非公開モードではダウンロードツール２０からのデータが入力される。入力されたデータは、レベル変換回路１０４及び切替手段１０５のスイッチＳ１を介してメインＣＰＵ１１のメモリまたはサブＣＰＵ１０１のメモリにダウンロードされる。また、メインコネクタ手段１０３は、通常動作モードではユーザ支援ツール３０とメインＣＰＵ１０１とのデータ通信を中継する。
【００２６】
サブコネクタ手段１０６には、サブボード１０７が装着される。このサブボード１０７上には、客先非公開モード時に、マニュアル操作によりＸＢＯＯＴ信号を、メインＣＰＵ１０１及びサブＣＰＵ１０２に与えるための第１スイッチ手段１８が実装されている。
【００２７】
サブコネクタ手段１０６には、通常動作時にはボード内の状態を外部機器によりモニタするための端子ボードが装着される。サブボード１０７がサブコネクタ手段１０６に装着されることによって、客先非公開モードとなる。従って、通常動作時に不用意な操作でＸＢＯＯＴ信号が発生する不都合は本質的に回避される。
【００２８】
第２スイッチ手段１０９は、ＸＢＯＯＴ信号による客先非公開モード時に所定ステータスの設定データを切替指令信号として切替手段１０５に与える。切替手段１０５は、ＸＢＯＯＴ信号で操作されるスイッチＳ１を備える。この設定データのステータスに基づいてメインＣＰＵ１０１及びサブＣＰＵ１０２は、切り替えられてダウンロードツール２０と通信し、データのダウンロードが選択的に実行される。
【００２９】
第２スイッチ手段１０９は、通常動作モードではユーザ支援ツールの局番設定スイッチとして使用する。スイッチの形態はロータリースイッチであり、０〜９までを選択的に設定できる。客先非公開モード時の通信ラインの切り替えは、切替指令信号が「１」以外のときはメインＣＰＵ側を有効とし、切替指令信号が「１」のときだけサブＣＰＵ側を有効とする。
【００３０】
第１スイッチ手段１０８によるＸＢＯＯＴ信号がオンの時だけ客先非公開モードとなるため、第２スイッチ手段１０９は、客先による通常の局番設定としての使用では問題なく、不用意に設定データを「１」とした場合でも客先非公開モードに切り替えられるおそれはない。
【００３１】
切替手段１０５は、ＸＢＯＯＴ信号で操作されるスイッチＳ２を備える。客先非公開モード時では、リセットＩＣ１１０から電源オンで出力されるリセット信号ＸＲＥＳＥＴによりメインＣＰＵ１１及びサブＣＰＵ１２がリセットされる。
【００３２】
通常動作モード時では、メインＣＰＵ１１からのＸＩＯＲＳＴ信号が、このスイッチＳ２を介してサブＣＰＵ１２にリセット信号ＸＳＵＢＲＳＴとして与えられる。サブＣＰＵ１２はリセット信号ＸＳＵＢＲＳＴによりリセットされる。
【００３３】
図２は、動作モードの切り替えに伴う、データ入出力ラインのメインＣＰＵとサブＣＰＵの有効無効関係を説明する表である。第１スイッチ手段がオン状態（ＸＢＯＯＴ信号オン）では、通常動作モードは無効となり、客先非公開モードが有効となる。この状態で、第２スイッチ手段の設定が「１」ではメインＣＰＵ１０１が有効、設定が「１」以外ではサブＣＰＵ１０２が有効となる。
【００３４】
第１スイッチ手段がオフ状態（ＸＢＯＯＴ信号オフ）では、客先非公開モードが無効となり通常動作モードが有効となる。この状態では、第２スイッチ手段の設定によらずメインＣＰＵ１０１及びサブＣＰＵ１０２が有効となる。
【００３５】
図３は、動作モードの切り替えに伴う、リセットラインのメインＣＰＵとサブＣＰＵの有効無効関係を説明する表である。第１スイッチ手段がオン状態（ＸＢＯＯＴ信号オン）では、通常動作モードは無効となり、客先非公開モードが有効となる。この状態では、第２スイッチ手段の設定によらずメインＣＰＵ１０１及びサブＣＰＵ１０２は、リセットＩＣ１１０からのＸＲＥＳＥＴ信号でリセットされる。
【００３６】
第１スイッチ手段がオフ状態（ＸＢＯＯＴ信号オフ）では、客先非公開モードが無効となり、通常動作モードが有効となる。この状態では、第２スイッチ手段の設定によらずメインＣＰＵ１０１はリセットＩＣ１１０からのＸＲＥＳＥＴ信号でリセットされる。サブＣＰＵ１０２はメインＣＰＵ１０１からのＸＩＯＲＳＴ信号をＸＳＵＢＲＳＴ信号としてリセットされる。
【００３７】
以上説明した本発明のＣＰＵボードは、フラッシュメモリに外部からデータ書込みするマイコン（ＣＰＵ）を内蔵する実装ボード一般，複数のマイコンを搭載した実装ボード一般，製品完成形で、書込み動作モードを外部から設定する必要性がある機器等に展開が可能である。
【００３８】
なお、本実施例における客先非公開モードおよび通常動作モードは、それぞれ特許請求の範囲における第１のモード、第２のモードに対応する。
【図面の簡単な説明】
【００３９】
【図１】本発明が適用されたＣＰＵボードの一実施形態を示す機能ブロック図である。
【図２】動作モードの切り替えに伴う、データ入出力ラインのメインＣＰＵとサブＣＰＵの有効無効関係を説明する表である。
【図３】動作モードの切り替えに伴う、リセットラインのメインＣＰＵとサブＣＰＵの有効無効関係を説明する表である。
【図４】従来のＣＰＵボードの構成例を示す機能ブロック図である。
【符号の説明】
【００４０】
２０  ダウンロードツール
３０  ユーザ支援ツール
１００  ＣＰＵボード
１０１  メインＣＰＵ
１０２  サブＣＰＵ
１０３  メインコネクタ手段
１０４  レベル変換回路
１０５  切替手段
１０６  サブコネクタ手段
１０７  サブボード
１０８  第１スイッチ手段
１０９  第２スイッチ手段
１１０  リセットＩＣ
【図１】
2009199111.tif 000003
【図２】
2009199111.tif 000004
【図３】
2009199111.tif 000005
【図４】
2009199111.tif 000006