(57)【要約】【課題】外部接続端子の上面のボンディングパッド部へのＡｇろうの這い上がりを防止する半導体素子収納用パッケージを提供する。【解決手段】セラミック基板１２上に設けるメタライズ膜１３と、外部接続端子１５の間にメタライズ膜１３のパターンの単位面積当たりの容積を０．０２１０ｍｍ３／ｍｍ２〜０．０２８５ｍｍ３／ｍｍ２とする溶融前のＡｇろう１４ａを挟み込んで有すると共に、Ａｇろう１４ａを溶融させてメタライズ膜１３に接合させる外部接続端子１５の上面にボンディングワイヤ１９を接続させるためのボンディングパッド部１６を有する半導体素子収納用パッケージ１０において、外部接続端子１５が０．０４５ｍｍ〜０．０８５ｍｍからなる溶融前の厚みのＡｇろう１４ａで接合されている。【選択図】図１
2009277814.tif 000002
【特許請求の範囲】
【請求項１】
セラミック基板上に設けるメタライズ膜と、外部接続端子の間に前記メタライズ膜のパターンの単位面積当たりの容積を０．０２１０ｍｍ３／ｍｍ２〜０．０２８５ｍｍ３／ｍｍ２とする溶融前のＡｇろうを挟み込んで有すると共に、前記Ａｇろうを溶融させて前記メタライズ膜に接合させる前記外部接続端子の上面にボンディングワイヤを接続させるためのボンディングパッド部を有する半導体素子収納用パッケージにおいて、
前記外部接続端子が０．０４５ｍｍ〜０．０８５ｍｍからなる溶融前の厚みの前記Ａｇろうで接合されていることを特徴とする半導体素子収納用パッケージ。
【請求項２】
請求項１記載の半導体素子収納用パッケージにおいて、前記Ａｇろうを溶融させて前記メタライズ膜に接合させる前記外部接続端子の上部稜線から前記ボンディングパッド部までの前記Ａｇろうの這い上がりが０．５ｍｍ以下からなることを特徴とする半導体素子収納用パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を収納するための半導体素子収納用パッケージに係り、より詳細には、セラミック基板上に設けるメタライズ膜と、外部接続端子をＡｇろうを介して接合させる半導体素子収納用パッケージに関する。
【背景技術】
【０００２】
従来から、半導体素子収納用パッケージには、半導体素子をこのパッケージのキャビティ部に搭載し蓋体で塞いで空間中に収納する気密封止型パッケージが知られている。この半導体素子収納用パッケージは、セラミック基板からなり、蓋体が金属板やセラミック基板等からなり、半導体素子を気密に封止したもので、気密性に優れた高い信頼性を有している。また、この半導体素子収納用パッケージは、パッケージの空間内部のセラミック基板にボンディングワイヤを接続させるためのメタライズ膜からなるボンディングパッド部を設けている。更に、この半導体素子収納用パッケージは、パッケージの外部に露出するセラミック基板の外周部に設けるメタライズ膜に外部接続端子をＡｇろうで接合させて設けている（例えば、特許文献１参照）。なお、この半導体素子収納用パッケージには、外部接続端子を基体の外周部に設けないで、メタライズ膜を直接外部接続端子の代わりにするものもある。
【０００３】
しかしながら、半導体素子収納用パッケージは、搭載される半導体素子の集積度の上昇にともなって半導体素子から発生する熱の放熱性の向上が求められてきた。そこで、半導体素子収納用パッケージには、パッケージの裏面に放熱体を設ける構造のものが提案されている（例えば、特許文献２参照）。
また、半導体素子収納用パッケージには、高出力用で発熱量が大きい半導体素子を収納するための放熱性に優れたパッケージが求められている。これに対応できる半導体素子収納用パッケージは、放熱用の金属板からなる基体上にセラミック積層構造の枠体が接合され、パッケージの空間内部の枠体に設けられたメタライズ膜からなるボンディングパッド部にボンディングワイヤを接続させ、パッケージの外部に露出するセラミック基板の外周部に設けるメタライズ膜に外部接続端子をＡｇろうで接合させて設けている。そして、この半導体素子収納用パッケージは、基体の放熱用の金属板上に搭載した半導体素子の発熱の放熱性を極めて優れた状態になるようにしている（例えば、特許文献３、特許文献４参照）。
【０００４】
しかしながら、近年、半導体素子収納用パッケージには、移動体通信の基地局等に用いるガリウム砒素電界効果トランジスタ等のような、高周波、高出力用で発熱量が非常に大きく、高周波の電気的特性が非常に重要である半導体素子を収納するための放熱性に優れ、伝送損失の少ないパッケージが求められている。図３（Ａ）、（Ｂ）を参照しながら、従来の半導体素子収納用パッケージを説明する。ここで、図３（Ａ）、（Ｂ）はそれぞれ従来の半導体素子収納用パッケージの平面図、Ｃ−Ｃ’線拡大縦断面図である。図３（Ａ）、（Ｂ）に示すように、上記の要求に対応できる従来の半導体素子収納用パッケージ５０は、放熱用の金属板からなる基体５１上に窓枠状のセラミック基板からなる枠体５２を接合し、更に外部接続端子５３をセラミック基板上に設けたメタライズ膜５４にＡｇろう５５で接合した形態からなっている。この形態の半導体素子収納用パッケージ５０は、基体５１の放熱用の金属板上に搭載される半導体素子５６と外部接続端子５３間の伝送損失を少なくして高周波の電気的特性を向上させるために、この間を直接ボンディングワイヤ５７で接続している。そして、この半導体素子収納用パッケージ５０は、枠体５２上に外部接続端子５３のボンディングパッド部５８を半導体素子５６の搭載部であるキャビティ部５９側の空間部に露出させた状態にして挟み込んで金属製やセラミック製等の蓋体（図示せず）を用いて樹脂や、ガラス等で接合して封止している。この半導体素子収納用パッケージ５０は、実装される半導体素子５６からの発熱の放熱性が極めて優れ、高周波特性が極めて優れるように作用するパッケージとなっている（例えば、特許文献５参照）。
【０００５】
【特許文献１】特開平７−２６３６１５号公報
【特許文献２】特開２００１−２６７４４３号公報
【特許文献３】特開２００３−２４９５８６号公報
【特許文献４】特開２０００−１５６４３１号公報
【特許文献５】特開２００７−２９４５６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述したような従来の半導体素子収納用パッケージは、次のような問題がある。
外部接続端子を枠体上のメタライズ膜にＡｇろうで接合する半導体素子収納用パッケージは、隣接するメタライズ膜のパターンに跨らないようにして、それぞれのパターンのＡｇろう量を確保するために、溶融前のＡｇろうの厚みを比較的厚くして、Ａｇろうのメタライズ膜のパターンの単位面積当たりに占める容積割合を０．０２１０ｍｍ３／ｍｍ２〜０．０２８５ｍｍ３／ｍｍ２にしている。これにより、Ａｇろうには、荷重が狭い範囲に集中し、接合時の溶融によって溶融したＡｇろうに流れが発生し、外部接続端子の上面のボンディングパッド部の広い範囲にまでＡｇろうの這い上がりが起こっている。これによって、半導体素子と外部接続端子間を直接ボンディングワイヤで接続するときには、外部接続端子のボンディングパッド部の上面の平坦性が失われ、ここに接続させるボンディングワイヤに不着が発生するという問題が起こっている。
本発明は、かかる事情に鑑みてなされたものであって、外部接続端子の上面のボンディングパッド部へのＡｇろうの這い上がりを防止する半導体素子収納用パッケージを提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記目的に沿う本発明に係る半導体素子収納用パッケージは、セラミック基板上に設けるメタライズ膜と、外部接続端子の間にメタライズ膜のパターンの単位面積当たりの容積を０．０２１０ｍｍ３／ｍｍ２〜０．０２８５ｍｍ３／ｍｍ２とする溶融前のＡｇろうを挟み込んで有すると共に、Ａｇろうを溶融させてメタライズ膜に接合させる外部接続端子の上面にボンディングワイヤを接続させるためのボンディングパッド部を有する半導体素子収納用パッケージにおいて、外部接続端子が０．０４５ｍｍ〜０．０８５ｍｍからなる溶融前の厚みのＡｇろうで接合されている。
【０００８】
ここで、上記の半導体素子収納用パッケージは、Ａｇろうを溶融させてメタライズ膜に接合させる外部接続端子の上部稜線からボンディングパッド部までのＡｇろうの這い上がりが０．５ｍｍ以下からなるのがよい。
【発明の効果】
【０００９】
請求項１、又はこれに従属する請求項２記載の半導体素子収納用パッケージは、外部接続端子が０．０４５ｍｍ〜０．０８５ｍｍからなる溶融前の厚みのＡｇろうで接合されているので、Ａｇろうのボリュームを減らすことなく、Ａｇろうの面積を大きくし、Ａｇろうにかかる重量を分散させ、Ａｇろうに流れが発生するのを防止して、Ａｇろうの外部接続端子の上部稜線から上面への這い上がりを抑制させることができ、外部接続端子の上面のボンディングパッド部を平坦とすることができ、ボンディングパッド部へのボンディングワイヤの不着を防止することができるパッケージを提供することができる。
【００１０】
特に、請求項２記載の半導体素子収納用パッケージは、Ａｇろうを溶融させてメタライズ膜に接合させる外部接続端子の上部稜線からボンディングパッド部までのＡｇろうの這い上がりが０．５ｍｍ以下からなるので、ボンディングパッド部のボンディングワイヤを接続させるための有効エリアを拡大させることができ、ボンディングワイヤの不着を防止することができると共に、ボンディングワイヤ接続のための生産性を向上させることができる。
【発明を実施するための最良の形態】
【００１１】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図１（Ａ）、（Ｂ）はそれぞれ本発明の一実施の形態に係る半導体素子収納用パッケージの斜視図、Ａ−Ａ’線拡大縦断面図、  図２（Ａ）、（Ｂ）はそれぞれ同半導体素子収納用パッケージに半導体素子を実装する斜視説明図、Ｂ−Ｂ’線拡大縦断面図である。
【００１２】
図１（Ａ）、（Ｂ）に示すように、本発明の一実施の形態に係る半導体素子収納用パッケージ１０は、例えば、移動体通信の基地局等に用いるガリウム砒素電界効果トランジスタ等のような、高周波、高出力用で発熱量が非常に大きく、高周波の電気的特性が非常に重要である半導体素子１８（図２（Ａ）、（Ｂ）参照）を収納するための放熱性に優れ、伝送損失の少ないパッケージとして用いられている。この半導体素子収納用パッケージ１０には、半導体素子１８からの発熱を放熱させるためのセラミックと熱膨張係数が近似し、極めて熱伝導率の高い金属板からなる基体１１上に窓枠形状からなるセラミック基板１２が接合されるようになっている。この基体１１を形成する金属板としては、銅−タングステンの複合金属板や、銅−銅モリブデン−銅の接合金属板等がある。また、窓枠形状からなるセラミック基板１２には、例えば、アルミナ（Ａｌ２Ｏ３）や、窒化アルミニウム（ＡｌＮ）や、低温焼成セラミック等からなるセラミックが用いられている。
【００１３】
このセラミック基板１２が、例えば、アルミナからなる場合には、アルミナ粉末にマグネシア、シリカ、カルシア等の焼結助剤を適当量加えた粉末に、ジオクチルフタレート等の可塑剤と、アクリル樹脂等のバインダー、及びトルエン、キシレン、アルコール類等の溶剤を加え、十分に混練し、脱泡して粘度２０００〜４００００ｃｐｓのスラリーを作製している。次いで、ドクターブレード法等によって、例えば、厚み０．２５ｍｍのロール状のシートを形成し、適当なサイズの矩形状に切断したセラミックグリーンシートを作製している。そして、セラミック基板１２は、１又は複数枚のセラミックグリーンシートに窓枠状になるように中空部を打ち抜き加工すると共に、タングステンや、モリブデン等の高融点金属からなるメタライズペーストを用いて、セラミック基板１２の上面側及び下面側となるようにスクリーン印刷し、セラミックグリーンシートが複数枚の場合には積層して成形体を形成する。そして、成形体は、高融点金属とセラミックグリーンシートとを還元性雰囲気中で同時焼結して上面側のメタライズ膜１３と、下面側のメタライズ膜１３ａを有する焼成体からなるセラミック基板１２を形成している。
【００１４】
そして、セラミック基板１２は、基体１１上に、セラミック基板１２の下面側に設けられたベタ状のメタライズ膜１３ａとの間に、例えば、ＢＡｇ−８（Ａｇが７２％と、残部がＣｕからなる共晶合金）等のＡｇろう１４を介し、約７８０〜９００℃で加熱してろう付け接合している。また、セラミック基板１２の上面側に設けられたパターン状のメタライズ膜１３上には、セラミック基板１２と熱膨張係数が近似する、例えば、ＫＶ（Ｆｅ−Ｎｉ−Ｃｏ系合金、商品名「Ｋｏｖａｒ（コバール）」）や、４２アロイ（Ｆｅ−Ｎｉ系合金）等の金属板からなる外部接続端子１５が、間にメタライズ膜１３のパターンの単位面積当たりの容積を０．０２１０ｍｍ３／ｍｍ２〜０．０２８５ｍｍ３／ｍｍ２とする溶融前の、例えば、ＢＡｇ−８等のＡｇろう１４ａを挟み込んで、約７８０〜９００℃で加熱してろう付け接合している。そして、セラミック基板１２に接合された外部接続端子１５の上面には、ボンディングワイヤ１９（図２（Ａ）、（Ｂ）参照）を接続させるためのボンディングパッド部１６を設けている。
【００１５】
なお、基体１１と、セラミック基板１２のメタライズ膜１３ａとのＡｇろう１４での接合、及びセラミック基板１２のメタライズ膜１３と、外部接続端子１５とのＡｇろう１４ａでの接合は、通常、同時に行われる。また、セラミック基板１２のメタライズ膜１３、１３ａの表面には、それぞれにＡｇろう１４ａ、１４でろう付け接合する前に、Ｎｉめっき被膜や、ＮｉＣｏ等のＮｉ合金めっき被膜が施されている。更に、外部接続端子１５は、セラミック基板１２の熱膨張率と近似した熱膨張率を有するＫＶや、４２アロイ等の金属部材を加工したリードフレーム形状をしており、セラミック基板１２に接合された後に、タイバー部（図示せず）が除去されることになっている。
【００１６】
上記の外部接続端子１５がセラミック基板１２に接合するのに用いられる溶融前の、例えば、ＢＡｇ−８等のＡｇろう１４ａは、厚みが０．０４５ｍｍ〜０．０８５ｍｍからなっている。溶融前のＡｇろう１４ａは、メタライズ膜１３のパターンの単位面積当たりの容積を０．０２１０ｍｍ３／ｍｍ２〜０．０２８５ｍｍ３／ｍｍ２とするなかで、厚みが０．０４５ｍｍ〜０．０８５ｍｍからなるので、メタライズ膜１３のパターンの広い範囲に広げることができる。従って、Ａｇろう１４ａには、そこにかかる荷重を広い範囲に分散させて、接合時の溶融によって溶融したＡｇろう１４ａに発生する流れを防止できるので、外部接続端子１５の上面のボンディングパッド部１６へのＡｇろう１４ａの這い上がりを防止できる。これによって、半導体素子１８と外部接続端子１５間を直接ボンディングワイヤ１９で接続するときには、外部接続端子１５のボンディングパッド部１６の上面の平坦性が確保でき、ここに接続させるボンディングワイヤ１９の接続信頼性を確保することができる。なお、上記の半導体素子収納用パッケージ１０は、Ａｇろう１４、１４ａでろう付け接合した後、ボンディングワイヤ１９の接続前に、外部に露出する金属部分に上記と同様のＮｉめっき被膜や、ＮｉＣｏ等のＮｉ合金めっき被膜、及びＡｕめっき被膜が施されている。
【００１７】
上記の半導体素子収納用パッケージ１０は、Ａｇろう１４ａを溶融させてメタライズ膜１３に接合させる外部接続端子１５の上部稜線からボンディングパッド部１６までのＡｇろう１４ａの這い上がりが０．５ｍｍ以下からなるのがよい。このＡｇろう１４ａの這い上がりが０．５ｍｍを超える場合には、ボンディングパッド部１６の上面の平坦性が確保できなくなり、ここに接続させるボンディングワイヤ１９の接続信頼性を確保することができなくなる。
【実施例】
【００１８】
本発明者は、溶融前のＡｇろうのメタライズ膜のパターンの単位面積当たりの容積を０．０２１０ｍｍ３／ｍｍ２〜０．０２８５ｍｍ３／ｍｍ２とするなかで、Ａｇろうの厚みを０．０５ｍｍとする実施例１、２、３と、Ａｇろうの厚みを０．０８ｍｍとする実施例４のサンプルを各２０個を作製した。併せて、本発明者は、溶融前のＡｇろうのメタライズ膜のパターンの単位面積当たりの容積を０．０２１０ｍｍ３／ｍｍ２〜０．０２８５ｍｍ３／ｍｍ２とするなかで、Ａｇろうの厚みを０．１０ｍｍとする従来例１のサンプルを２０個を作製した。そして、それぞれについて、溶融してろう付けした後の外部接続端子の上部稜線からボンディングパッド部までのＡｇろうの這い上がりを測定した。その結果を表１に示す。
【００１９】
【表１】
2009277814.tif 000003
【００２０】
上記の実施例１〜４については、いずれもＡｇろうの這い上がりが０．５ｍｍ以下であることが確認できた。一方、従来例１については、Ａｇろうの這い上がりが０．５ｍｍを超えることが確認できた。
【００２１】
次に、図２（Ａ）、（Ｂ）を参照しながら、本発明の一実施の形態に係る半導体素子収納用パッケージ１０に半導体素子を実装する形態を説明する。
図２（Ａ）に示すように、半導体素子収納用パッケージ１０には、セラミック基板１２の内周側壁面と、セラミック基板１２の開口部から露出する基体１１の表面とで形成されるキャビティ部１７に半導体素子１８が収納されるようになっている。そして、キャビティ部１７に収納される半導体素子１８は、外部接続端子１５のボンディングパッド部１６との間をボンディングワイヤ１９で直接接続させて電気的導通を形成できるようにしている。そして、半導体素子１８が実装された半導体素子収納用パッケージ１０には、外部接続端子１５を挟み込むようにしてセラミック基板１２の上面に樹脂や、セラミックや、金属等からなる蓋体２０が樹脂や、ガラス等の接合材２１で接合されるようになっている。これによって、半導体素子１８は、キャビティ部１７内に中空状態で気密に封止されることとなる。
【００２２】
そして、図２（Ｂ）に示すように、半導体素子１８を気密に封止させた半導体素子収納用パッケージ１０は、外部に突出する外部接続端子１５の端子部２２下面が配線パターンが形成されたボード基板２３等に半田２４等で接合されるようになっている。また、この半導体素子収納用パッケージ１０は、基体１１の長手方向両端部に設けられている切り欠き部２５（図２（Ａ）参照）で放熱性の向上を兼ねる金属製からなる基台２６にねじ（図示せず）等でねじ止め、及び／又は、基体１１の下面を基台２７に半田２４ａ等で接合するようになっている。
【産業上の利用可能性】
【００２３】
本発明の半導体素子収納用パッケージは、シリコンや、ガリウム砒素電界効果トランジスタ等の高周波、高出力の半導体素子を収納させて、ボンディングワイヤの接合信頼性の高い、例えば、ＲＦ基地局用等の電子装置とするのに用いることができる。
【図面の簡単な説明】
【００２４】
【図１】（Ａ）、（Ｂ）はそれぞれ本発明の一実施の形態に係る半導体素子収納用パッケージの斜視図、Ａ−Ａ’線拡大縦断面図である。
【図２】（Ａ）、（Ｂ）はそれぞれ同半導体素子収納用パッケージに半導体素子を実装する斜視説明図、Ｂ−Ｂ’線拡大縦断面図である。
【図３】（Ａ）、（Ｂ）はそれぞれ従来の半導体素子収納用パッケージの平面図、Ｃ−Ｃ’線拡大縦断面図である。
【符号の説明】
【００２５】
１０：半導体素子収納用パッケージ、１１：基体、１２：セラミック基板、１３、１３ａ：メタライズ膜、１４、１４ａ：Ａｇろう、１５：外部接続端子、１６：ボンディングパッド部、１７：キャビティ部、１８：半導体素子、１９：ボンディングワイヤ、２０：蓋体、２１：接合材、２２：端子部、２３：ボード基板、２４、２４ａ：半田、２５：切り欠き部、２６：基台
【図１】
2009277814.tif 000004
【図２】
2009277814.tif 000005
【図３】
2009277814.tif 000006