(57)【要約】【課題】電池駆動の携帯型電子機器又は電源供給回路において、省電力化の要請と、ＣＰＵとは独立に動作可能な回路部の動作継続の要請とを両立させること。【解決手段】携帯型電子機器１はＣＰＵ５により起動されて停止されるまでの間はＣＰＵ５から独立に動作可能な回路部（副処理部）６と、温度補償クロック信号発振器３からのクロック信号を受けてＣＰＵ５及び回路部６へのクロック信号供給を制御する制御回路４を備える。制御回路４はＣＰＵ５により書き換えられるレジスタ４ａと、ＣＰＵ５にクロック信号ＣＬＫ１を出力する端子Ｔ１及び回路部６にクロック信号ＣＬＫ２を出力する端子Ｔ２を有し、レジスタ内容が変更された場合に端子Ｔ１、Ｔ２の出力状態が変更される。ＣＰＵ５はスリープモード移行時、回路部６が動作状態にある場合にはＣＬＫ１の供給のみを停止させ、回路部６が動作状態にない場合にはＣＬＫ１及びＣＬＫ２の供給を停止させる。【選択図】図１
2009003655.tif 000002
【特許請求の範囲】
【請求項１】
電池を電源として駆動される中央処理部と、
前記中央処理部によって起動され、停止されるまでの間は前記中央処理部から独立して動作可能な副処理部と、
クロック信号発振器から供給されるクロック信号を受けて前記中央処理部及び前記副処理部へのクロック信号供給を制御する制御回路と、を備え、
前記制御回路は、前記中央処理部によって書き換えられるレジスタと、前記中央処理部に第１クロック信号を出力するための第１クロック信号出力端子及び前記副処理部に第２クロック信号を出力するための第２クロック信号出力端子を有しており、前記レジスタの内容が変更された場合に、前記第１クロック信号出力端子の出力状態又は前記第２クロック信号出力端子の出力状態が変更され、
前記中央処理部は、スリープモードに移行する際に、前記副処理部が動作状態にある場合には前記レジスタの内容を書き換えて前記第１クロック信号の供給のみを停止させ、また、前記副処理部が動作状態にない場合には前記レジスタの内容を書き換えて前記第１クロック信号及び前記第２クロック信号の供給を停止させる、ことを特徴とする携帯型電子機器。
【請求項２】
前記レジスタが複数のビット状態を保持しており、前記制御回路は、複数のビット状態に応じて前記第１クロック信号出力端子の出力状態又は前記第２クロック信号出力端子の出力状態を変化させる論理回路を有する、ことを特徴とする請求項１に記載の携帯型電子機器。
【請求項３】
前記副処理部が音声信号処理用集積回路である、ことを特徴とする請求項１又は２に記載の携帯型電子機器。
【請求項４】
前記制御回路は、温度補償クロック信号発振器の出力信号のバッファリングを行ってから前記第１クロック信号出力端子及び前記第２クロック信号出力端子に対して前記第１クロック信号及び第２クロック信号をそれぞれに供給するためのクロックバッファを備え、前記第１クロック信号及び前記第２クロック信号の供給が停止されない間、前記バッファリングが行われる、ことを特徴とする請求項１から３のいずれか１項に記載の携帯型電子機器。
【請求項５】
前記電池に接続され、かつ前記中央処理部及び前記副処理部への電源供給を制御する電源供給回路上に、前記制御回路が設けられており、前記中央処理部がスリープモードに移行する際に前記中央処理部への供給電源電圧がスリープモード用に変更される、ことを特徴とする請求項１から４のいずれか１項に携帯型電子機器。
【請求項６】
電池を電源として駆動される中央処理部と、前記中央処理部によって起動され、停止されるまでの間は前記中央処理部から独立して動作可能な副処理部と、クロック信号発振器とを有する携帯型電子機器に用いられ、前記電池から前記中央処理部及び前記副処理部への電源供給を制御し、前記中央処理部がスリープモードに移行する際には当該中央処理部への供給電圧をスリープモード用にする電源供給回路であって、
前記クロック信号発振器から供給されるクロック信号を受けて前記中央処理部及び前記副処理部へのクロック信号供給を制御する制御回路を備え、
前記制御回路は、
前記中央処理部によって書き換えられるレジスタと、前記中央処理部に第１クロック信号を出力するための第１クロック信号出力端子及び前記副処理部に第２クロック信号を出力するための第２クロック信号出力端子を有しており、前記レジスタの内容が変更された場合に、前記第１クロック信号出力端子の出力状態又は前記第２クロック信号出力端子の出力状態が変更され、
前記レジスタは、
前記中央処理部がスリープモードに移行する際、前記副処理部が動作状態にある場合には前記中央処理部により前記第１クロック信号の供給のみを停止させるように当該レジスタの内容が書き換えられ、また、前記副処理部が動作状態にない場合には前記中央処理部により前記第１クロック信号及び前記第２クロック信号の供給を停止させるよう当該レジスタの内容が書き換えられる、
ことを特徴とする電源供給回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電池から電源供給を受ける中央処理部(以下、「ＣＰＵ」と略記する)と、ＣＰＵによって起動され、停止されるまでの間はＣＰＵから独立して動作可能な副処理部とを備えた携帯型電子機器及び電源供給回路に関する。
【背景技術】
【０００２】
装置の制御中枢であるＣＰＵへのクロック信号供給源として、温度補償水晶発振器を使用する場合には、その出力信号波形が正弦波であるため、クロックバッファリングを行って波形整形後の矩形波を出力するために制御ＩＣが用いられる。
【０００３】
また、電池駆動の携帯型電子機器では、長時間の連続動作が求められる場合に電力削減対策が要求され、ＣＰＵについても必要のない限りスリープモードで動作することが必要とされる。電池を長持ちさせるために、ＣＰＵはスリープモードをもち、該モードへの移行により動作クロックが停止されることで省電力化が実現される。例えば、折り畳み式又はフリップ式の筐体を備えた装置において、使用者が筐体を閉じた場合、あるいは所定時間以上に亘って使用者が装置を操作しない状態が継続した場合に、ＣＰＵがスリープモードに移行して省電力制御が行われる。
【０００４】
ところで、携帯電話機などでは、機器本来に備わっている通信機能を用いずに使用できる機能（例えば、音楽再生機能やテレビジョン映像表示機能、ラジオ音声出力機能など）を実現するアプリケーションを搭載した装置が増えている。音楽再生機能を例にすると、装置は音声信号処理を行う専用回路（音源ＩＣなどの副処理部）を備えており、その動作に必要なクロック信号を供給するために、上記した制御ＩＣから出力されるクロック信号の供給線が２つに分岐した構成をもち、それぞれの供給線を介して制御ＩＣからＣＰＵと専用回路に動作クロック信号が送出される。なお、複数の回路部（処理部）に対して分岐した動作クロック信号を供給する、いわゆるブランチ接続の構成は、例えば特許文献１に開示されている。
【特許文献１】特開２００２−９６１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、音楽再生機能などは、装置本体の発着信機能には関係なく使用者が随時に利用することが多い。
【０００６】
しかしながら、省電力化が優先されてＣＰＵがスリープモードに移行し、ＣＰＵへのクロック信号の供給が停止されると、これに伴って音源ＩＣへのクロック信号の供給も同時に停止されるので、使用者が音楽再生を実行できなくなる。つまり、上記のように制御ＩＣからのクロック信号が分岐してＣＰＵ及び音源ＩＣに供給される構成では、ＣＰＵ又は音源ＩＣの一方だけにクロック信号を供給して動作させることができず、ＣＰＵへのクロック信号供給を停止すると、音源ＩＣへのクロック信号供給も停止してしまう。換言すれば、音楽再生中にはＣＰＵをスリープモードへと移行させることができなくなり、ＣＰＵへのクロック信号供給が不必要に行われる。これでは、省電力化の要請に応えることができない。
【０００７】
本発明の課題は、電池駆動の携帯型電子機器又は電源供給回路において、省電力化の要請と、ＣＰＵとは独立に動作可能な副処理部の動作継続の要請とを両立させることである。
【課題を解決するための手段】
【０００８】
本発明の携帯型電子機器は、電池を電源として駆動される中央処理部と、該中央処理部によって起動され、停止されるまでの間は前記中央処理部から独立して動作可能な副処理部と、クロック信号発振器から供給されるクロック信号を受けて前記中央処理部及び前記副処理部へのクロック信号供給を制御する制御回路と、を備える。前記制御回路は、前記中央処理部によって書き換えられるレジスタと、前記中央処理部に第１クロック信号を出力するための第１クロック信号出力端子及び前記副処理部に第２クロック信号を出力するための第２クロック信号出力端子を有しており、前記レジスタの内容が変更された場合に、前記第１クロック信号出力端子の出力状態又は前記第２クロック信号出力端子の出力状態が変更されるようになっている。そして、前記中央処理部は、スリープモードに移行する際に、前記副処理部が動作状態にある場合には前記レジスタの内容を書き換えて前記第１クロック信号の供給のみを停止させ、また、前記副処理部が動作状態にない場合には前記レジスタの内容を書き換えて前記第１クロック信号及び前記第２クロック信号の供給を停止させる。
【０００９】
前記第１クロック信号や前記第２クロック信号の供給の有無を制御するにあたって、前記レジスタが複数のビット状態を保持しており、前記制御回路が、複数のビット状態に応じて前記第１クロック信号出力端子の出力状態又は前記第２クロック信号出力端子の出力状態を変化させる論理回路を有することが好ましい。
【００１０】
また、前記副処理部が音声信号処理用集積回路である場合には、ＣＰＵをスリープモードで動作させた状態で音声信号処理を継続させることができる。
【００１１】
前記制御回路が、温度補償クロック信号発振器の出力信号のバッファリングを行ってから前記第１クロック信号出力端子及び前記第２クロック信号出力端子に対して前記第１クロック信号及び第２クロック信号をそれぞれに供給するためのクロックバッファを備えた構成形態では、前記第１クロック信号及び前記第２クロック信号の供給が停止されない間、前記バッファリングが行われることが好ましい。
【００１２】
また、前記制御回路については、電源供給回路、つまり電池に接続され、かつ前記中央処理部及び前記副処理部への電源供給を制御する電源供給回路上に設けることが好ましく、前記中央処理部がスリープモードに移行する際に前記中央処理部への供給電源電圧がスリープモード用に変更される。
【００１３】
本発明を電源制御ＩＣなどに適用する場合には、本発明は、電池を電源として駆動される中央処理部と、前記中央処理部によって起動され、停止されるまでの間は前記中央処理部から独立して動作可能な副処理部と、クロック信号発振器とを有する携帯型電子機器に用いられ、前記電池から前記中央処理部及び前記副処理部への電源供給を制御し、前記中央処理部がスリープモードに移行する際には当該中央処理部への供給電圧をスリープモード用にする電源供給回路であって、前記クロック信号発振器から供給されるクロック信号を受けて前記中央処理部及び前記副処理部へのクロック信号供給を制御する制御回路を備える。この制御回路は、前記中央処理部によって書き換えられるレジスタと、前記中央処理部に第１クロック信号を出力するための第１クロック信号出力端子及び前記副処理部に第２クロック信号を出力するための第２クロック信号出力端子を有しており、前記レジスタの内容が変更された場合に、前記第１クロック信号出力端子の出力状態又は前記第２クロック信号出力端子の出力状態が変更される。そして、前記レジスタは、前記中央処理部がスリープモードに移行する際、前記副処理部が動作状態にある場合には前記中央処理部により前記第１クロック信号の供給のみを停止させるように当該レジスタの内容が書き換えられ、また、前記副処理部が動作状態にない場合には前記中央処理部により前記第１クロック信号及び前記第２クロック信号の供給を停止させるよう当該レジスタの内容が書き換えられる。
【発明の効果】
【００１４】
本発明によれば、携帯型電子機器又はその電源供給回路において、省電力化の要請と、ＣＰＵとは独立に動作可能な副処理部の動作継続の要請とを両立させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について、図１乃至図４を用いて詳細に説明する。
【００１６】
図１は、本発明による携帯型電子機器の基本的な構成を示すブロック図である。携帯型電子機器１は、電池２、温度補償クロック信号発振器３、制御回路４、ＣＰＵ５、第１の回路部６及び第２の回路部７（回路部の一方又は両方が前記副処理部に相当する）を備える。
【００１７】
温度補償クロック信号発振器３は、ＣＰＵ５や回路部６、７などの動作に必要なクロック信号を発生させるために設けられており、その出力信号は制御回路４に送信される。
【００１８】
制御回路４は、温度補償クロック信号発振器３から供給されるクロック信号を受けてＣＰＵ５、回路部６、７へのクロック信号供給を制御する回路である。
【００１９】
ＣＰＵ５は、例えば、機器全体の制御を司る制御中枢であり、電池２を電源として駆動され、省電力制御のために少なくとも１つのスリープモードを有する。なお、この「スリープモード」という概念には、回路部の動作が一時的に休止する状態の他に、特定の動作状態に移行するまでの待機状態や過渡的な状態、あるいは節電を目的として積極的に回路動作の全て又は一部を停止させ、又は制限するといった状態などが含まれる。第１の回路部６は、ＣＰＵ５によって起動され、停止されるまでの間はＣＰＵ５から独立して動作可能な回路部であり、例えば、音源ＩＣなどの音声信号処理用集積回路や、テレビジョン放送信号処理のための映像信号受信及び信号処理用集積回路が挙げられる。
【００２０】
第２の回路部７は、本発明の実施において必須ではなく、ＣＰＵ５や第１の回路部６を除いた各種の機能を実現するための回路部である。例えば、携帯電話機の場合に、第２の回路部７は、通信処理機能を実現するための無線信号処理用集積回路である。
【００２１】
制御回路４は、レジスタ４ａ、論理回路４ｂ、クロック信号制御部４ｃを備える。
【００２２】
レジスタ４ａはＣＰＵ５によってその内容が書き換えられ、これに応じて制御されるクロック信号がＣＰＵ５や回路部６などに出力される。つまり、制御回路４には、ＣＰＵ５に第１クロック信号ＣＬＫ１を出力するための第１クロック信号出力端子Ｔ１と、第１の回路部６に第２クロック信号ＣＬＫ２を出力するための第２クロック信号出力端子Ｔ２を有しており、レジスタ４ａの内容が変更された場合に、第１クロック信号出力端子Ｔ１の出力状態又は第２クロック信号出力端子Ｔ２の出力状態が変更されるようになっている。なお、レジスタ４ａは複数のビット状態を保持することができ、第１クロック信号ＣＬＫ１又は第２クロック信号ＣＬＫ２の一方のみを供給する選択肢、又はその両方を供給する選択肢、あるいは両方のクロック信号の供給を停止させる選択肢を選択することができる。
【００２３】
論理回路４ｂは、レジスタ４ａに保持される複数のビット状態に応じて、第１クロック信号出力端子Ｔ１の出力状態又は第２クロック信号出力端子Ｔ２の出力状態を変化させるために設けられている。
【００２４】
クロック信号制御部４ｃは、温度補償クロック信号発振器３の出力信号を受けてクロックバッファリングなどを行い、論理回路４ｂの指示に従って第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２の出力制御を行う。
【００２５】
以上の構成をもった携帯型電子機器１において、ＣＰＵ５は、スリープモードに移行する際に、第１の回路部６が動作状態にある場合には制御回路４のレジスタ４ａの内容を書き換えることで、ＣＰＵ５に対する第１クロック信号ＣＬＫ１の供給のみを停止させる。これによって、スリープモードへの移行後にも第１の回路部６の動作を続行させることができる。また、ＣＰＵ５は、スリープモードに移行する際に、第１の回路部６が動作状態にない場合にはレジスタ４ａの内容を書き換えることで、第１クロック信号ＣＬＫ1及び第２クロック信号ＣＬＫ２の供給を停止させる。これによって、ＣＰＵ５がスリープモードで動作し、かつ第１の回路部６の動作が停止することで節電効果がさらに得られる。
【００２６】
なお、上記した制御は、ＣＰＵ５を含む３つ以上の回路部をもった構成にも容易に拡張することができる。例えば、図１に破線の信号線で示すように、クロック信号制御部４ｃから出力されるクロック信号ＣＬＫ３がクロック信号出力端子Ｔ３から第２の回路部７に供給されるように構成し、レジスタ４ａに保持されるビット数を増やして論理回路４ｂの処理内容をプログラムで変更すればよい。ＣＰＵ５は、スリープモードに移行する際に、第１の回路部６又は第２の回路部７が動作状態にある場合には制御回路４のレジスタ４ａの内容を書き換えることで、ＣＰＵ５に対する第１クロック信号ＣＬＫ１の供給のみを停止させる。また、ＣＰＵ５は、第１の回路部６及び第２の回路部７が動作状態にない場合にはレジスタ４ａの内容を書き換えることで、クロック信号ＣＬＫ1、ＣＬＫ２、ＣＬＫ３の供給を停止させる。
【００２７】
図２は、本発明を適用した回路構成の一例を示すブロック図であり、電源制御ＩＣ８内のクロックバッファ８ｃの出力を複数の信号系統として、各クロック信号を必要なデバイスに供給する。なお、本例では、電源制御ＩＣ８が前記の制御回路４に相当し、音源IＣ９が前記第１の回路部６に相当する。
【００２８】
電源制御ＩＣ８は、レジスタ８ａ、論理回路８ｂ、クロックバッファ８ｃ、第１レベルシフト回路８ｄ１、第２レベルシフト回路８ｄ２、スリープモード制御部８ｅを備える。
【００２９】
温度補償クロック信号発振器（水晶発振器）３は、所定周波数の正弦波信号を、クロックバッファ８ｃに出力する。
【００３０】
クロックバッファ８ｃは、温度補償クロック信号発振器３の出力信号のバッファリングを行うために設けられる。つまり、温度補償クロック信号発振器３が出力する正弦波をそのままＣＰＵ５や音源IＣ９に供給することはできないので、クロックバッファ８ｃを経由して矩形波（ＣＬＫ）に整形する。そして、電源制御ＩＣ８内に複数のレベルシフト回路を有することで複数のクロック信号（ＣＬＫ１、ＣＬＫ２）を出力することができる。つまり、第１レベルシフト回路８ｄ１を用いて所定の振幅をもった矩形波信号（ＣＬＫ１）が得られ、該信号はＣＰＵ５に供給される。同様に、第２レベルシフト回路８ｄ２を用いて所定の振幅をもった矩形波信号（ＣＬＫ２）が得られ、該信号は音源ＩＣ９に供給される。
【００３１】
なお、本例において、第１レベルシフト回路８ｄ１の出力端子が前記第１クロック信号出力端子Ｔ１に相当し、第２レベルシフト回路８ｄ２の出力端子が前記第２クロック信号出力端子Ｔ２に相当する。クロックバッファ８ｃは、温度補償クロック信号発振器３の出力信号のバッファリングを行ってから、第１レベルシフト回路８ｄ１を介して第１クロック信号出力端子に第１クロック信号ＣＬＫ１を供給し、第２レベルシフト回路８ｄ２を介して第２クロック信号出力端子に第２クロック信号ＣＬＫ２を供給する。つまり、クロックバッファ８ｃ、第１レベルシフト回路８ｄ１、第２レベルシフト回路８ｄ２によって構成される回路部が前記クロック信号制御部４ｃに相当する。
【００３２】
レジスタ８ａには、ＣＰＵ５からのバスアクセスによって、例えば、４ビットのデータが書き込まれ、これは論理回路８ｂによって参照される。論理回路８ｂには、ＣＰＵ５内のスリープモード制御部５ａからの制御信号（図２の「ＣＬＫ＿ＢＵＦＦＥＲ＿ＥＮ」参照）が入力され、この制御信号に応じて決定される出力信号をクロックバッファ８ｃ、第１レベルシフト回路８ｄ１、第２レベルシフト回路８ｄ２にそれぞれ送出する。これらの出力信号は、図２において「ＥＮ」で示す信号、つまり回路部の動作を有効化又は無効化するための信号である。なお、スリープモード制御部５ａからの制御信号は、電源制御ＩＣ８内のスリープモード制御部８ｅにも送られ、これによって当該ＩＣの省電力制御が行われる。
【００３３】
図３は、電源制御ＩＣ８によるクロック信号供給の制御に関する要部の構成例を示すブロック図であり、本例では、論理回路８ｂが第１ロジック部８ｂ１、第２ロジック部８ｂ２、第３ロジック部８ｂ３を備えている。
【００３４】
レジスタ８ａの４ビット情報のうち、例えば、下位２ビットの情報が第１ロジック部８ｂ１によって参照され、上位２ビットの情報が第２ロジック部８ｂ２によって参照される。
【００３５】
第１ロジック部８ｂ１及び第２ロジック部８ｂ２には、ＣＰＵ５内のスリープモード制御部５ａからの制御信号（ＣＬＫ＿ＢＵＦＦＥＲ＿ＥＮ）がそれぞれに供給される。そして、第１ロジック部８ｂ１の出力信号（ＥＮ）が第１レベルシフト回路８ｄ１に送出され、第２ロジック部８ｂ２の出力信号（ＥＮ）が第２レベルシフト回路８ｄ２に送出される。
【００３６】
下表１は、各ロジック部８ｂ１、８ｂ２に関する入出力状態を例示しており、「Ｂｉｔ１」は、上位又は下位の２ビット中、一方のビット値を示し、「Ｂｉｔ０」は、他方のビット値を示す。
【００３７】
【表１】
2009003655.tif 000003
【００３８】
本例の動作仕様では、Ｂｉｔ１の値が「０」の場合に、各ロジック部の出力する論理値が、前記制御信号（ＣＬＫ＿ＢＵＦＦＥＲ＿ＥＮ）の示す論理値に従って決定される。つまり、該制御信号の示す論理値がそのまま、各ロジック部の出力する論理値として反映される（よって、Ｂｉｔ０の値は意味をもたない）。例えば、前記制御信号（ＣＬＫ＿ＢＵＦＦＥＲ＿ＥＮ）がハイレベル信号の場合に、レベルシフト回路８ｄ１に送られるイネーブル信号により当該回路が有効化され、クロックバッファ８ｃの出力信号（ＣＬＫ）がレベルシフト処理を受けた後にクロック信号ＣＬＫ１として出力される。
【００３９】
Ｂｉｔ１の値が「１」の場合には、各ロジック部の出力する論理値が、前記制御信号（ＣＬＫ＿ＢＵＦＦＥＲ＿ＥＮ）の示す論理値には無関係に、Ｂｉｔ０の値に従って決定される。本例では、Ｂｉｔ０の値が「０」の場合に、レベルシフト回路の出力信号が強制的に停止され、また、Ｂｉｔ０の値が「１」の場合に、レベルシフト回路の信号が強制的に出力される。
【００４０】
このように、電源制御ＩＣ８内のレジスタ８ａを利用し、前記制御信号（ＣＬＫ＿ＢＵＦＦＥＲ＿ＥＮ）を併用した、排他的な制御によってクロック信号の出力制御を実現することができる。その際、第１レベルシフト回路８ｄ１及び第２レベルシフト回路８ｄ２への制御信号を、共通の制御信号（ＣＬＫ＿ＢＵＦＦＥＲ＿ＥＮ）に基づいて生成できるので、クロック信号の出力系統毎に制御線を増加する必要がない。
【００４１】
なお、本例では、少なくとも３状態（つまり、Ｂｉｔ１の値が「０」の状態と、上位又は下位の２ビット値が「１０」、「１１」の状態）を使い分けることで、クロック信号の出力制御を行うことができるが、これに限らず、２ビットの情報によって２つのレベルシフト回路の出力状態を制御することもできる。例えば、２ビット値「１１」の場合に、２つのレベルシフト回路が有効化されて両回路がクロック信号を出力し、２ビット値「１０」、「０１」の場合に、一方のレベルシフト回路のみが有効化されて該回路がクロック信号を出力し、２ビット値「００」の場合には、２つのレベルシフト回路が無効化されて両回路がクロック信号を出力しない。つまり、２つのレベルシフト回路の有効化／無効化について４状態が必要である。
【００４２】
第１ロジック部８ｂ１、第２ロジック部８ｂ２は、クロックバッファ８ｃの制御信号を生成するための第３ロジック部８ｂ３に対して信号を送出する。例えば、下表２に示す論理状態に従って、第３ロジック部８ｂ３の出力が決定され、第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２の供給が停止されない間は、クロックバッファ８ｃが動作状態とされてクロックバッファリングが行われる。
【００４３】
【表２】
2009003655.tif 000004
【００４４】
表中の「ＯＦＦ」は回路の停止状態（あるいは信号を出力しない状態）を示し、「ＯＮ」は回路の動作状態（あるいは信号を出力可能な状態）を示しており、第１レベルシフト回路８ｄ１及び第２レベルシフト回路８ｄ２の少なくとも一方が「ＯＮ」の場合に、第３ロジック部８ｂ３からクロックバッファ８ｃに送出される信号（イネーブル信号）によってクロックバッファ８ｃが動作し、第１レベルシフト回路８ｄ１及び第２レベルシフト回路８ｄ２の両方が「ＯＦＦ」の場合に、第３ロジック部８ｂ３からクロックバッファ８ｃに送出される信号（ディセーブル信号）によってクロックバッファ８ｃの動作が停止する。「ＯＦＦ」を論理値「０」に置き換え、「ＯＮ」を論理値「１」に置き換えれば分かるように、正論理での和（ＯＲ）演算の対応関係が成立し、このような簡単な論理素子で対応できるので設計上の負担が軽減される。
【００４５】
以上のように、本例では、クロックバッファ８ｃや各レベルシフト回路８ｄ１、８ｄ２を、制御信号（ＣＬＫ＿ＢＵＦＦＥＲ＿ＥＮ）に従って単純に２値制御するのではなく、電源制御ＩＣ８内のレジスタ８ａの内容に従って論理回路８ｂによってクロック信号供給の有無についての制御が行われる。つまり、論理回路８ｂ内に上表１のような論理を組み込むことで、クロック信号ＣＬＫ１、ＣＬＫ２の一方だけがそれらに対応するＣＰＵ５又は音源ＩＣ９に対して排他的に供給され、また、両クロック信号ＣＬＫ１、ＣＬＫ２の出力を停止させるといった制御が可能となる。そして、論理回路８ｂ内に上表２のような論理を組み込むことで、クロック信号ＣＬＫ１、ＣＬＫ２の一方又はその両方がそれらに対応するＣＰＵ５又は音源ＩＣ９に対して供給される場合には、クロックバッファ８ｃを動作させ、また、両クロック信号ＣＬＫ１、ＣＬＫ２の出力停止時には、クロックバッファ８ｃを停止させることができる。
【００４６】
本例では、ＣＰＵ５及び音源ＩＣ９へのクロック信号供給を制御する制御回路が電源制御ＩＣ８上に設けられる。つまり、この制御回路は、電池２に接続され、かつＣＰＵ５とは独立に制御される回路部に電源供給を制御する電源供給回路上に設けられる。そして、ＣＰＵ５がスリープモードに移行する際には、ＣＰＵ５への供給電源電圧がスリープモード用に変更される。このようなスリープモードへの移行処理は、例えば、使用者が装置筐体を閉じた場合、あるいは使用者が操作を行わない状態が所定時間以上に亘って継続した場合に実行され、よって、ＣＰＵ５がスリープ状態で動作する場合あっても、電源制御ＩＣ８から音源ＩＣ９へのクロック信号供給が継続され、従って、音楽再生（バックグランド再生）機能が保証されることになる。
【００４７】
図４は、携帯電話装置への適用例を示すブロック図である。携帯電話装置１０は、ＣＰＵ５を用いた制御部１１と、通信部１２と、通信部１２により通信される情報を処理する処理部１３と、電池２に接続される電源回路部１４と、を備えている。なお、電池２は、例えば、リチウムイオン二次電池である。通信部１２は、所定の使用周波数帯により外部装置と通信を行うメインアンテナ１２ａと、変調処理又は復調処理等の信号処理を行う通信処理部１２ｂとを備えており、電源回路部１４から電源電圧の供給を受ける。また、処理部１３は、操作キー群１３ａ、カメラモジュール１３ｂ、ディスプレイ１３ｃ、メモリ１３ｄ、音声処理部１３ｅ、画像処理部１３ｆ、マイク（音声入力部）１３ｇ、スピーカ（音声出力部）１３ｈを備える。音源ＩＣ９は音声処理部１３ｅに設けられる。電源回路部１４は、電池２から供給される電源電圧を所定の電圧値に変圧した後で、制御部１１、通信部１２、処理部１３に供給する。そして、電源回路部１４に前記電源制御ＩＣ８が設けられ、制御部１１のＣＰＵ５や、処理部１３内の音源ＩＣ９などに対してクロック信号が供給される。
【００４８】
以上に説明した構成によれば、次のような利点が得られる。
【００４９】
電源制御ＩＣ８内に複数のレベルシフト回路（８ｄ１、８ｄ２）を内蔵させることによって、外部にレベルシフト回路を持たなくても済むので、部品点数の削除に有効である。
【００５０】
また、電源制御ＩＣ８内のレジスタ８ａの内容を書き換えることにより、前記制御信号（ＣＬＫ＿ＢＵＦＦＥＲ＿ＥＮ）に関係なくクロック信号の出力制御が可能になる。
【００５１】
従来の構成では、音源ＩＣ９だけを動作させたい場合に、ＣＰＵ５及び電源制御ＩＣ８がスリープモードに入らず消費電流が大きくなり、その結果、音源ＩＣ９による長時間再生を実現できなかったが、ＣＰＵ５がスリープモードに移行した後で音源ＩＣ９だけを動作させることができる。また、前記制御信号（ＣＬＫ＿ＢＵＦＦＥＲ＿ＥＮ）をローレベルにできるので、ＣＰＵ５や電源制御ＩＣ８の消費電流を低減させるためにＩＣ内の各ブロックを個別に省電力モードに設定する必要がなくなり、ソフトウェアの変更を要しない。つまり、ソフトウェアの変更によって擬似的な省電力モードを実現するのでなく、ＣＰＵ５及び電源制御ＩＣ８が完全にスリープモードで動作するので、消費電流を極力低減することができる。
【００５２】
また、電源制御ＩＣ８内の論理回路８ｂにおいて排他的な制御を加えることで、クロックバッファ８ｃ、レベルシフト回路８ｄ１、８ｄ２の強制的なオフ状態を作り出すことができる。例えば、前記制御信号（ＣＬＫ＿ＢＵＦＦＥＲ＿ＥＮ）がハイレベル信号であっても音源ＩＣ９へのクロック信号の供給を止めることができるので、消費電流を削減できる。
【図面の簡単な説明】
【００５３】
【図１】本発明による携帯型電子機器の基本的な構成を示すブロック図である。
【図２】本発明を適用した回路構成の一例を示すブロック図である。
【図３】電源制御ＩＣによるクロック信号供給の制御に関する要部の構成例を示すブロック図である。
【図４】携帯電話装置への適用例を示すブロック図である。
【符号の説明】
【００５４】
１  携帯型電子機器
２  電池
３  温度補償クロック信号発振器
４  制御回路
４ａ  レジスタ
４ｂ  論理回路
５  中央処理部
６  回路部（副処理部）
８ａ  レジスタ
８ｂ  論理回路
８ｃ  クロックバッファ
Ｔ１  第１クロック信号出力端子
ＣＬＫ１  第１クロック信号
Ｔ２  第２クロック信号出力端子
ＣＬＫ２  第２クロック信号
【図１】
2009003655.tif 000005
【図２】
2009003655.tif 000006
【図３】
2009003655.tif 000007
【図４】
2009003655.tif 000008