(57)【要約】【課題】マルチコアプロセッサ技術を利用し、連続的または大量のパルス列を受信した場合でも、パルス分析を迅速に行うことが可能なパルス分析装置及びパルス分析方法を提供する。【解決手段】複数のコアを有するマルチコアプロセッサを用いてパルス分析を行うパルス分析装置であって、入力されたパルス列を所定の処理単位ごとに出力する受信部２５と、複数のコアを管理し、受信部に入力されたパルス列の量に応じて、複数のコアのうちの任意のコアに所定の処理単位であるスレッドを生成して割り当て又は削除する分析処理管理部２４と、分析処理管理部２４により生成されたスレッドを複数のコアのうちのいずれか空いているコアに割り当てて形成され、受信部２５により出力されたパルス列から一定間隔のパルス列を抽出する１以上の分析処理部２６とを備え、受信部２５は、１以上の分析処理部２６のうち処理が可能な分析処理部２６を選択してパルス列を所定の処理単位ごとに出力する。【選択図】図１
2009017044.tif 000002
【特許請求の範囲】
【請求項１】
複数のコアを有するマルチコアプロセッサを用いてパルス分析を行うパルス分析装置であって、
入力されたパルス列を所定の処理単位ごとに出力する受信部と、
前記複数のコアを管理し、前記受信部に入力されたパルス列の量に応じて、前記複数のコアのうちの任意のコアに所定の処理単位であるスレッドを生成して割り当て又は削除する管理部と、
前記管理部により生成されたスレッドを前記複数のコアのうちのいずれか空いているコアに割り当てて形成され、前記受信部により出力されたパルス列から一定間隔のパルス列を抽出する１以上の処理部とを備え、
前記受信部は、前記１以上の処理部のうち処理が可能な処理部を選択してパルス列を所定の処理単位ごとに出力することを特徴とするパルス分析装置。
【請求項２】
前記受信部は、所定時間内に入力されたパルス列を１つの処理単位として出力することを特徴とする請求項１記載のパルス分析装置。
【請求項３】
前記受信部は、所定の量のパルス列が入力された場合に前記所定の量のパルス列を１つの処理単位として出力することを特徴とする請求項１記載のパルス分析装置。
【請求項４】
前記受信部は、空いているコアが無いために前記管理部によるスレッドの割り当てが新たに行えない場合で且つ前記１以上の処理部のいずれも処理が不可能な場合に、前記１以上の処理部のいずれかが処理が可能になるのを待って、パルス列を所定の処理単位ごとに出力することを特徴とする請求項１乃至請求項３のいずれか１項記載のパルス分析装置。
【請求項５】
複数のコアを有するマルチコアプロセッサを用いてパルス分析を行うパルス分析方法であって、
入力されたパルス列を所定の処理単位ごとに出力する受信ステップと、
前記複数のコアを管理し、前記受信ステップに入力されたパルス列の量に応じて、前記複数のコアのうちの任意のコアに所定の処理単位であるスレッドを生成して割り当て又は削除する管理ステップと、
前記管理ステップにより生成されたスレッドを前記複数のコアのうちのいずれか空いているコアに割り当てて形成され、前記受信ステップにより出力されたパルス列から一定間隔のパルス列を抽出する１以上の処理ステップとを備え、
前記受信ステップは、前記１以上の処理ステップのうち処理が可能な処理ステップを選択してパルス列を所定の処理単位ごとに出力することを特徴とするパルス分析方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、連続的または大量のパルス列を受信した際に効率的且つ高速に信号の基準周期を求めて、一定間隔のパルス列を抽出するパルス分析装置及びパルス分析方法に関する。
【背景技術】
【０００２】
従来から、空間に発信されている複数の電波に含まれる輻輳された信号は、次のようなパルス分析により識別されている。即ち、まず、空間に発信されている各種電波がアンテナにより受信される。受信された電波は、例えば磁気テープ等の記録媒体に記録された後、デジタル信号化される。次に、デジタル信号の規則性から信号の特性が調べられ、調べられた特性に基づいて輻輳分離が行われる。そして、輻輳分離がなされた各々の信号の諸元が求められる。
【０００３】
特許文献１には、少ないメモリ容量で、高速にパルス分析を行うことのできるパルス分析装置及びパルス分析方法が記載されている。図３は、特許文献１に記されたパルス分析装置の構成を示す図である。このパルス分析装置は、アンテナ１１、受信処理部１２、記録部１４、信号処理部１３、分析処理部１５、識別処理部１７、及び出力部１６を備え、空間に発信されている複数の電波に含まれる輻輳された信号を識別する。
【０００４】
アンテナ１１は、空間中の各種電波を受信する。このアンテナ１１で受信された各種電波は、アナログ受信信号として受信処理部１２に送られる。受信処理部１２は、アンテナ１１からのアナログ受信信号の増幅等を行う。この受信処理部１２で増幅等がなされたアナログ信号は、記録部１４及び信号処理部１３に送られる。
【０００５】
記録部１４は、受信処理部１２からのアナログ信号を、例えば磁気テープといった記録媒体に記録する。この記録部１４に記録されたアナログ信号は、必要に応じて、信号処理部１３から読み出される。
【０００６】
信号処理部１３は、受信処理部１２から送られてきたアナログ信号又は記録部１４から読み出したアナログ信号をデジタル化し、所定の分解能に応じた時間間隔（ラグτ）で形成されたスロットの各々に収容されるパルス列から成るデジタル信号を生成する。この信号処理部１３でパルス列として生成されたデジタル信号は、分析処理部１５に送られる。
【０００７】
分析処理部１５は、信号処理部１３からパルス列として送られてくるデジタル信号のパルス分析を相関分析により実行する。分析処理部１５は、信号処理部１３から送られてきたＭ（Ｍは２以上の整数）個のスロットに収容されたパルス列を処理の対象とする。分析処理部１５では、Ｍ個のパルス列の先頭からＮ個のパルスが選択される。選択されたパルスＮ個のパルスを基本パルス列と呼ぶ。ここで、Ｎは２以上の整数であり、Ｎ＜Ｍである。
【０００８】
次に、パルス間隔の計算が行われる。この処理では、まず、シフトの対象とされる処理パルス列の初期値として、基本パルス列が設定される。そして、処理パルス列の各パルスに最も近い基本パルス列のパルス（自己のパルスを除く）との間隔が計算される。これにより、パルス間隔ＰＩ１ 、ＰＩ２ 、ＰＩ３ 、ＰＩ４ 、・・・が得られる。
【０００９】
次に、最小パルス間隔が計算される。即ち、求められた複数のパルス間隔ＰＩ１ 、ＰＩ２ 、ＰＩ３ 、ＰＩ４ 、・・・のうち、最小のパルス間隔Δｔが求められる。次に、処理パルス列を最小パルス間隔Δｔだけシフトする。これにより、パルス間隔ＰＩ３ がゼロになる。
【００１０】
次に、相関値がカウントされる。即ち、シフトの結果、パルス間隔がゼロになったパルス対が、その状態における相関があるものと認識され、そのパルス対の総和が計算される。この計算された総和が相関値として使用される。
【００１１】
次に、分析時間の半分までの処理が完了したかどうかが調べられる。これは、基本パルス列の半分のスロット（Ｍ／２）までシフトを行ったかどうかを調べることにより行われる。ここで、分析時間の半分までの処理が完了していないことが判断されると、パルス間隔がゼロである処理パルス列中のパルスと基本パルス列中のパルスとのパルス間隔を、処理パルス列中のパルスに次に近い基本パルス列中のパルスとのパルス間隔で置き換えた後、再度パルス間隔の計算以降の処理が繰り返される。
【００１２】
以上の処理を所定回数だけ繰り返し実行することにより得られる相関値をプロットすると、或る相関時間位置にピークを有するヒストグラムが得られる。このヒストグラムにおける初期位置からピーク位置までの相関時間が、基本パルス列に含まれる１つの信号の周期であり、これを基準周期という。
【００１３】
分析時間の半分までの処理が完了したことが判断されると、次に、基準周期決定処理が実行される。基本パルス列の一部を処理することにより得られる相関値のヒストグラムは、分析時間の半分までの処理が完了した時点では、例えば、複数のピークを有するヒストグラムが得られる。このヒストグラムに示すピークには、１つの信号の基準周期とその倍周期、及び他の信号の基準周期とその倍周期に対応する相関値が含まれる。
【００１４】
基準周期決定処理では、まず、最大の相関値を有する相関時間を基準周期の候補として選択する。次に、選択した基準周期の候補のｎ（ｎは２以上の整数）倍周期又は１／ｎ倍周期の相関時間位置を全て算出し、この算出された相関時間位置に基づいて基準周期を決定する。このようにして決定された基準周期から２〜ｎ倍の周期を合成する。この合成により、倍周期のピークが除去された基準周期のみのピークを有するヒストグラムが得られる。
【００１５】
なお、基本パルス列に複数の信号が輻輳されている場合は複数のピーク、つまり基準周期を有するヒストグラムが得られる。このようにして決定された基準周期のうち、所定のスレッショルドレベル以上の相関値を有する基準周期が最終的な基準周期として決定される。そして、この最終的に決定された基準周期は、識別処理部１７及び出力部１６に送られる。
【００１６】
分析処理部１５では、次に、信号処理部１３から送られてきたＭ個のスロットに収容されたパルス列から基準周期に合致するスロットのパルスが除去される。
【００１７】
次に、残りのパルスが無くなったかどうかが調べられる。ここで、残りのパルスが無くなっていないことが判断されると、Ｍ個のパルス列の先頭からＮ個のパルスを選択する処理に戻る。この場合、残ったパルス列の先頭からＮ個のパルスが選択される。以下、上記と同様の処理が繰り返し実行される。
【００１８】
上記繰り返し実行の過程で、残りのパルスが無くなったことが判断されると、分析処理部１５における分析処理が終了し、このパルス分析装置の動作が終了する。分析処理部１５による分析結果は、識別処理部１７及び出力部１６に送られる。
【００１９】
出力部１６は、例えば表示器、記録装置等から構成されている。この出力部１６は、分析処理部１５から送られてくる分析結果及び識別処理部１７から送られてくる識別結果を、表示器に表示出力、また、記録装置に記録する。出力部１６は、受け取った基準周期を輻輳分離された１つの信号の基準周期として表示器に表示すると共に記憶装置に記憶する。さらに、出力部１６は、分析処理部１５から受け取った諸元を表示器に表示すると共に記憶装置に記憶する。
【００２０】
識別処理部１７は、分析処理部１５から送られてくる分析結果に基づき、アンテナ１１で受信された電波を識別する。この識別結果は、出力部１６に送られる。例えば、識別処理部１７は、受け取った基準周期に基づいて該基準周期を有する信号の諸元を求めて出力部１６に送る。
【００２１】
このパルス分析装置によれば、最小パルス間隔だけシフトして相関計算を行うので、少なくとも１つの相関を有するラグについてのみ相関計算が行われる。その結果、相関を有しないラグを含む全てのラグについて相関計算が行われることがないので、パルス分析処理を高速に行うことができる。
【００２２】
また、分析時間の半分までの処理が完了した時点で基準周期を計算するように構成することにより、パルス分析処理の高速化と共に、パルス分析処理に要するメモリ容量を減らすことが可能になっている。
【特許文献１】特開２００３−２７３７１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、上述したパルス分析装置は、連続的または大量のパルス列を受信した際に、迅速な分析処理が困難であり、記録部１４に記録されたアナログ信号によるパルス列を順次分析することとなる。このようなパルス分析装置は、リアルタイム性に欠けるため、ターゲットの識別のために迅速な分析結果の算出を必要とするようなオンライン系統等におけるパルス分析には不向きである。
【００２４】
さらに、従来のパルス分析装置は、シングルコアプロセッサやシングルスレッドを想定した分析処理方法を採用しているため、例えばパルスを受信しながら分析処理を並列に行うといったことが困難である。
【００２５】
本発明は上述した従来技術の問題点を解決するもので、マルチコアプロセッサ技術を利用し、連続的または大量のパルス列を受信した場合でも、パルス分析を迅速に行うことが可能なパルス分析装置及びパルス分析方法を提供することを課題とする。
【課題を解決するための手段】
【００２６】
本発明に係るパルス分析装置は、上記課題を解決するために、複数のコアを有するマルチコアプロセッサを用いてパルス分析を行うパルス分析装置であって、入力されたパルス列を所定の処理単位ごとに出力する受信部と、前記複数のコアを管理し、前記受信部に入力されたパルス列の量に応じて、前記複数のコアのうちの任意のコアに所定の処理単位であるスレッドを生成して割り当て又は削除する管理部と、前記管理部により生成されたスレッドを前記複数のコアのうちのいずれか空いているコアに割り当てて形成され、前記受信部により出力されたパルス列から一定間隔のパルス列を抽出する１以上の処理部とを備え、前記受信部は、前記１以上の処理部のうち処理が可能な処理部を選択してパルス列を所定の処理単位ごとに出力することを特徴とする。
【００２７】
本発明に係るパルス分析方法は、上記課題を解決するために、複数のコアを有するマルチコアプロセッサを用いてパルス分析を行うパルス分析方法であって、入力されたパルス列を所定の処理単位ごとに出力する受信ステップと、前記複数のコアを管理し、前記受信ステップに入力されたパルス列の量に応じて、前記複数のコアのうちの任意のコアに所定の処理単位であるスレッドを生成して割り当て又は削除する管理ステップと、前記管理ステップにより生成されたスレッドを前記複数のコアのうちのいずれか空いているコアに割り当てて形成され、前記受信ステップにより出力されたパルス列から一定間隔のパルス列を抽出する１以上の処理ステップとを備え、前記受信ステップは、前記１以上の処理ステップのうち処理が可能な処理ステップを選択してパルス列を所定の処理単位ごとに出力することを特徴とする。
【発明の効果】
【００２８】
本発明によれば、マルチコアプロセッサ技術を利用し、連続的または大量のパルス列を受信した場合でも、分析処理の並列化によりパルス分析を迅速に行うことができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明のパルス分析装置及びパルス分析方法の実施の形態を、図面に基づいて詳細に説明する。
【実施例１】
【００３０】
以下、本発明の実施例について図面を参照しながら説明する。図１は、本発明の実施例１のパルス分析装置の構成を示すブロック図である。まず、本実施の形態の構成を説明する。本実施例のパルス分析装置は、図１に示すように、アンテナ２１、受信処理部２２、信号処理部２３、分析処理管理部２４、受信部２５、分析処理部（２６−１〜２６−ｎ）、識別処理部２７、及び出力部２８で構成されている。なお、本願において「分析処理部２６」と記載した場合には、１以上の分析処理部（２６−１〜２６−ｎ）のうちのいずれか１つを指す。
【００３１】
本実施例におけるパルス分析装置は、複数のコアを有するマルチコアプロセッサを用いてパルス分析を行う。したがって、少なくとも分析処理部（２６−１〜２６−ｎ）は、複数のコアのうちのいずれか空いているコアにスレッドを割り当てて形成されたものである。また、受信部２５もスレッドにより形成されたものでもよい。
【００３２】
アンテナ２１及び受信処理部２２は、上述したアンテナ１１及び受信処理部１２と同様であり、重複した説明を省略する。受信処理部２２は、増幅や周波数変換等が行われたアナログ信号を信号処理部２３に出力する。
【００３３】
信号処理部２３は、受信処理部２２により入力されたアナログ信号をデジタル化し、所定の分解能に応じた時間間隔（ラグτ）で形成されたスロットの各々に収容されるパルス列から成るデジタル信号を生成する。さらに信号処理部２３は、生成したデジタル信号によるパルス列を受信部２５に出力するとともに、出力したパルス列に関する情報（例えば時間軸に対するパルス列の量）を分析処理管理部２４に出力する。
【００３４】
分析処理管理部２４は、本発明の管理部に対応し、マルチコアプロセッサの有する複数のコアの空き状況等を管理し、受信部２５に入力されたパルス列の量に応じて、複数のコアのうちの任意のコアに所定の処理単位であるスレッドを生成して割り当て又は削除する。ここで、分析処理管理部２４は、信号処理部２３により入力されたパルス列に関する情報に基づき、受信部２５に入力されたパルス列の量を知ることができる。
【００３５】
分析処理管理部２４は、受信部２５に入力されたパルス列の量に応じて、空いているコアにスレッドを割り当てて分析処理部２６を形成する。したがって、受信部２５に入力されたパルス列の量が多い場合には、分析処理管理部２４は、並列処理による高速化を行うために、スレッドを割り当てるコア数を増やし、複数の分析処理部（２６−１〜２６−ｎ）を形成して高速化を図る。逆に、受信部２５に入力されたパルス列の量が少ない場合には、分析処理管理部２４は、空きコアを増やすために、不要なスレッドを削除して、分析処理部（２６−１〜２６−ｎ）の数を減らす。
【００３６】
また、本実施例において、受信部２５は、スレッドを空きコアに割り当てて形成されたものである。したがって、分析処理管理部２４は、立ち上がると同時に受信部２５のスレッドを生成し、空きコアへの割り当てを行う。
【００３７】
受信部２５は、入力されたパルス列を所定の処理単位ごとに出力する。ここで、所定の処理単位とは、例えば時間やパルス列の量である。１例として、受信部２５は、所定時間内に入力されたパルス列を１つの処理単位として出力する。この場合、受信部２５は、予め決められた若しくはユーザーが指定した時間が経過する度に、その時間内に入力されたパルス列を適当な分析処理部２６に出力する。
【００３８】
本実施例において、受信部２５は、所定の量のパルス列が入力された場合に、所定の量のパルス列を１つの処理単位として出力する。この「所定の量」は、受信部２５に予め設定されていてもよいし、ユーザーにより指定されてもよい。受信部２５は、所定の量のパルス列が貯まると、１以上の分析処理部（２６−１〜２６−ｎ）のうち処理が可能な分析処理部２６を選択して、パルス列を所定の処理単位ごとに出力する。
【００３９】
分析処理部（２６−１〜２６−ｎ）は、本発明の処理部に対応し、分析処理管理部２４により生成されたスレッドを複数のコアのうちいずれか空いているコアに割り当てて形成され、受信部２５により出力されたパルス列として送られてくるデジタル信号のパルス分析を行う。具体的には、分析処理部２６は、受信部２５により出力されたパルス列から、基準周期を基に、一定間隔のパルス列を抽出する。このパルス分析の方法は、様々な方法が考えられるが、例えば上述した従来の分析処理部１５と同様の方法が考えられる。分析処理部２６は、分析結果を識別処理部２７及び出力部２８に出力する。
【００４０】
識別処理部２７及び出力部２８は、上述した識別処理部１７及び出力部１６と同様であり、重複した説明を省略する。
【００４１】
分析処理管理部２４は、上述したように、受信部２５に入力されたパルス列の量に応じて、空いているコアにスレッドを割り当てて分析処理部２６を形成するが、空いているコアが無い場合には、分析処理部２６を新たに形成することができない。この場合、パルス分析は、既に形成された分析処理部（２６−１〜２６−ｎ）のいずれかを用いて行われる。したがって、受信部２５は、空いているコアが無いために分析処理管理部２４によるスレッドの割り当てが行えない場合で且つ１以上の分析処理部（２６−１〜２６−ｎ）のいずれも処理が不可能な場合に、１以上の分析処理部（２６−１〜２６−ｎ）のいずれかが処理が可能になるのを待って、パルス列を所定の処理単位ごとに出力する。ここで、「処理が不可能な場合」とは、例えば既に分析処理部２６においてパルス分析処理中であり、新たにパルス列の分析処理が行えない場合等を指す。
【００４２】
次に、上述のように構成された本実施の形態の作用を説明する。図２は、本実施例の形態のパルス分析装置の動作を示すフローチャート図である。まず、分析処理管理部２４は、信号処理部２３から出力されるパルス列を受信するために、パルス列受信スレッドを空いているコアに生成して割り当てることにより、受信部２５を形成する（ステップＳ３０１）。この受信部２５の形成は、分析処理管理部２４の立ち上げと同時に行われる。
【００４３】
アンテナ２１は、空間中の各種電波を受信する。このアンテナ２１で受信された各種電波は、アナログ受信信号として受信処理部２２に送られる。受信処理部２２は、アンテナ２１からのアナログ受信信号の増幅等を行う。この受信処理部２２で増幅等がなされたアナログ信号は、信号処理部２３に送られる。
【００４４】
次に、信号処理部２３は、受信処理部２２により入力されたアナログ信号をデジタル化し、所定の分解能に応じた時間間隔（ラグτ）で形成されたスロットの各々に収容されるパルス列から成るデジタル信号を生成する。さらに信号処理部２３は、生成したデジタル信号によるパルス列を受信部２５に出力するとともに、出力したパルス列に関する情報（例えば時間軸に対するパルス列の量）を分析処理管理部２４に出力する。受信部２５は、信号処理部２３により送信されたパルス列を常に受信する（ステップＳ３０２）。
【００４５】
一方、分析処理管理部２４は、受信部２５に入力されたパルス列の量に応じて、分析処理スレッドを生成する（ステップＳ３０３）。この際、分析処理管理部２４は、コンピュータ上に搭載されているマルチコアプロセッサの有するプロセッサコアの数を取得して、各コア及び各分析処理スレッドの使用状況を管理する。分析処理管理部２４は、現在使用されているコアの数を考慮して、空きコア（使用されていないコア）があるか否かを調べる（ステップＳ３０４）。
【００４６】
空きコアがある場合、分析処理管理部２４は、空いているコアにスレッドを割り当てて分析処理部２６を形成する（ステップＳ３０５）。ここで、分析処理管理部２４は、例えば、「プロセッサアフィニティ」機構を利用して、空きコアへ分析処理部２６を割り当てる。プロセッサアフィニティとは、プロセッサとスレッドの関連付けを指し、システム負荷が重い場合は、特定のスレッドを実行するプロセッサを指定すると、プロセッサキャッシュを再読み込みする回数が減り、パフォーマンスが向上することがある。
【００４７】
「プロセッサアフィニティ」機構は、あるスレッドがどのコア上で動作できるかという許可情報を、「アフィニティマスク」と呼ばれるマスクデータを操作することにより、スレッドの特定コアへの割付を実現する。アフィニティマスクは、「そのコンピュータ上に搭載されるプロセッサコア」を表すビットデータで示される。ビットデータの各ビットは、それぞれの１つのコアに対応する。さらに、セットされているビットはスケジュール可能なＣＰＵに対応し、セットされていないビットは、スケジュール不能なＣＰＵに対応する。
【００４８】
スレッドやプロセスは、自らのアフィニティマスクのうち１がセットされているコア上でのみ動作が許可される。したがって、例えば、アフィニティマスクのビットデータのうち、１つのビットを１にセットして残りのビットを全て０にセットした場合、そのアフィニティマスクに対応するスレッドは、ある特定のコア上でのみ実行を許可される。
【００４９】
受信部２５に入力されたパルス列の量が多い場合には、並列処理による高速化を図るため、分析処理管理部２４は、多くのスレッドを空きコアに割り当てて、複数の分析処理部（２６−１〜２６−ｎ）を形成する。逆に、受信部２５に入力されたパルス列の量が少ない場合には、分析処理管理部２４は、少数（あるいは１つ）のスレッドを空きコアに割り当てて、複数（あるいは１つ）の分析処理部（２６−１〜２６−ｎ）を形成する。
【００５０】
受信部２５は、所定の量のパルス列が入力された場合に、所定の量のパルス列を１つの処理単位として出力する。受信部２５は、所定の量のパルス列が貯まると、１以上の分析処理部（２６−１〜２６−ｎ）のうち処理が可能な分析処理部２６を選択して、パルス列を所定の処理単位ごとに出力する。
【００５１】
分析処理部（２６−１〜２６−ｎ）は、受信部２５により出力されたパルス列として送られてくるデジタル信号のパルス分析を行う（ステップＳ３０６）。具体的には、分析処理部２６は、受信部２５により出力されたパルス列から、基準周期を基に、一定間隔のパルス列を抽出する。
【００５２】
また、ステップＳ３０４において、空きコアが無い場合も、分析処理部（２６−１〜２６−ｎ）は、受信部２５により出力されたパルス列として送られてくるデジタル信号のパルス分析を行う（ステップＳ３０６）。この場合には、空きコアが無いため新たな分析処理部２６は形成されず、受信部２５は、既に形成された分析処理部（２６−１〜２６−ｎ）のうち処理が可能な分析処理部２６を選択して、パルス列を所定の処理単位ごとに出力する。ここで、処理が可能な分析処理部２６が存在しない場合には、受信部２５は、１以上の分析処理部（２６−１〜２６−ｎ）のいずれかが処理が可能になるのを待って、パルス列を所定の処理単位ごとに処理が可能な分析処理部２６に出力する。
【００５３】
分析処理管理部２４は、分析処理部２６がパルス分析を終了した場合には、当該分析処理スレッドを終了する（ステップＳ３０７）。すなわち、分析処理管理部２４は、パルス分析の終了したスレッドを削除し、分析処理スレッドが割り当てられて分析処理部２６を形成していたコアを空きコアにすることにより、空きコアの数を増やしてパフォーマンスの向上を図る。
【００５４】
また、分析処理管理部２４は、受信部２５に入力された（受信した）パルス列の情報を信号処理部２３から得ることにより、受信部２５が分析処理対象のパルス列を有しているか否かを判断する（ステップＳ３０８）。受信部２５がパルス列を有している（受信している）場合、ステップＳ３０３に戻り、分析処理管理部２４は、受信部２５に入力されたパルス列の量に応じて、分析処理スレッドを生成する（ステップＳ３０３）。
【００５５】
なお、図２に示すフローチャートにおいて、分析処理管理部２４は、分析処理スレッドを終了（ステップＳ３０７）した後に、分析処理対象のパルス列が受信部２５にあるか否かを判断（ステップＳ３０８）しているが、ステップＳ３０８の実行後ステップＳ３０７を実行してもよい。その場合、分析処理管理部２４は、分析処理部２６がパルス分析を終了した場合に、当該分析処理スレッドを終了せずに、分析処理対象のパルス列が受信部２５にあるか否かを判断する。その後、分析処理対象のパルス列が受信部２５に無い場合にのみ、分析処理管理部２４は、当該分析処理スレッドを終了して、分析処理部２６を形成していたコアを空きコアにする。
【００５６】
ステップＳ３０８において、受信部２５がパルス列を有していない（受信していない）場合、分析処理管理部２４は、パルス列の受信を終了した受信スレッドを終了する（ステップＳ３０９）。すなわち、分析処理管理部２４は、当該受信スレッドを削除し、受信部２５を形成していたコアを空きコアにすることにより、空きコアの数を増やしてパフォーマンスの向上を図る。
【００５７】
なお、分析処理部２６による分析結果は、識別処理部２７及び出力部２８に送られる。出力部２８は、分析処理部２６から送られてくる分析結果及び識別処理部２７から送られてくる識別結果を、表示器に表示出力、また、記録装置に記録する。出力部２８は、受け取った基準周期を輻輳分離された１つの信号の基準周期として表示器に表示すると共に記憶装置に記憶する。さらに、出力部２８は、分析処理部２６から受け取った諸元を表示器に表示すると共に記憶装置に記憶する。
【００５８】
識別処理部２７は、分析処理部２６から送られてくる分析結果に基づき、アンテナ２１で受信された電波を識別する。この識別結果は、出力部２８に送られる。例えば、識別処理部２７は、受け取った基準周期に基づいて該基準周期を有する信号の諸元を求めて出力部２８に送る。
【００５９】
また、本発明のパルス分析方法も、上述したパルス分析装置の作用により、実現される。
【００６０】
上述のとおり、本発明の実施例１の形態に係るパルス分析装置によれば、マルチコアプロセッサ技術を利用し、連続的または大量のパルス列を受信した場合でも、パルス分析における分析処理の並列化及び高速化を実現し、迅速な処理が可能となる。
【００６１】
本実施例における高速化は、マルチコアプロセッサの有するコアの数が多ければ多いほど効果を発揮する。この速度向上度は、基本的にアムダールの法則に従う。すなわち、速度向上度は、以下の式で与えられる。
【００６２】
速度向上度＝１／（（ｐ／ｎ）＋（１−ｐ））
ここで、ｎ＝プロセッサコア数、ｐ＝（並列化を行う処理の処理時間／全体の処理時間）である。本発明の効果は、コアの数を多くし、全体に占める分析処理に要する処理時間の割合をできるだけ大きくすることにより、最大限に得られると考えられる。
【００６３】
また、受信部２５が所定の量のパルス列を１つの処理単位として出力するので、１以上の分析処理部（２６−１〜２６−ｎ）の各々は、常に適切な量のパルス列を分析処理し、マルチコアプロセッサの有するコアを効率良く活用して高速化を図ることができる。
【００６４】
さらに、受信部２５が所定時間内に入力されたパルス列を１つの処理単位として出力する場合には、受信部２５は、入力されるパルス列の量が少ない場合でも、所定時間毎にパルス列を出力し、１以上の分析処理部（２６−１〜２６−ｎ）の各々にパルス分析をさせて、迅速な処理を行うことができる。
【００６５】
また、受信部２５は、空いているコアが無いために分析処理管理部２４によるスレッドの割り当てが行えない場合で且つ１以上の分析処理部（２６−１〜２６−ｎ）のいずれも処理が不可能な場合に、１以上の分析処理部（２６−１〜２６−ｎ）のいずれかが処理が可能になるのを待って、パルス列を所定の処理単位ごとに出力するので、マルチコアプロセッサの有する機能を最大限に活用し、パルス分析の迅速な処理を行うことができる。
【産業上の利用可能性】
【００６６】
本発明に係るパルス分析装置及びパルス分析方法は、空間に発信されている複数の電波に含まれる輻輳された信号を式ベルするパルス分析装置に利用可能である。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施例１の形態のパルス分析装置の構成を示すブロック図である。
【図２】本発明の実施例１の形態のパルス分析装置の動作を示すフローチャート図である。
【図３】従来のパルス分析装置の構成を示すブロック図である。
【符号の説明】
【００６８】
１１    アンテナ
１２    受信処理部
１３    信号処理部
１４    記録部
１５    分析処理部
１６    出力部
１７    識別処理部
２１    アンテナ
２２    受信処理部
２３    信号処理部
２４    分析処理管理部
２５    受信部
２６    分析処理部
２７    識別処理部
２８    出力部
【図１】
2009017044.tif 000003
【図２】
2009017044.tif 000004
【図３】
2009017044.tif 000005