(57)【要約】      （修正有）【課題】主ＭＣＵのクロック異常を、副ＭＣＵによって精度良く効率的に検出することにより、より信頼性の高い電動パワーステアリング装置を提供する。【解決手段】副ＭＣＵ１１０が、同期信号の所定倍の時間周期でパルス信号を発信するタイマ１１２と、タイマ１１２からのパルス信号を計数すると共に、計数値と同期信号の時間周期とを比較して主ＭＣＵ１００のクロック異常を検出するクロック同期信号監視部１１５とを備える。【選択図】図２
2009202612.tif 000002
【特許請求の範囲】
【請求項１】
発振素子からの発振信号に基づいて動作クロックを発生するクロック制御部を各々有する主ＭＣＵ及び副ＭＣＵを具備しており、前記主ＭＣＵは、前記副ＭＣＵと相互通信可能にするために同期信号を前記副ＭＣＵに送信する同期信号送信部を備え、前記副ＭＣＵは、前記主ＭＣＵから受信した前記同期信号に合わせて前記主ＭＣＵと前記相互通信を行う同期信号受信部を備え、前記同期信号送信部から前記同期信号受信部へ前記同期信号を送信するクロック信号線を備えた電動パワーステアリング装置において、
前記副ＭＣＵが、前記同期信号の所定倍の時間周期でパルス信号を発信するタイマと、前記タイマからのパルス信号を計数すると共に、前記計数値と前記同期信号の時間周期とを比較して前記主ＭＣＵのクロック異常を検出するクロック同期信号監視部とを備えることを特徴とする電動パワーステアリング装置。
【請求項２】
前記副ＭＣＵに入力される前記発振素子の発振周波数が、前記主ＭＣＵに入力される前記発振素子の発振周波数以下である請求項１に記載の電動パワーステアリング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両の操舵系にモータによる操舵補助力を付与するようにした電動パワーステアリング装置に関し、特に電動パワーステアリング装置に備えられた制御用コンピュータ（ＣＰＵ、ＭＰＵ（Micro  Processor  Unit）、ＭＣＵ（Micro  Controller  Unit）など）のクロック異常を精度良く効率的に検出して信頼性を高めた電動パワーステアリング装置に関する。
【背景技術】
【０００２】
車両のステアリング装置をモータの回転力で補助負荷付勢する電動パワーステアリング装置は、モータの駆動力を減速機を介してギア又はベルト等の伝達機構により、ステアリングシャフト或いはラック軸に補助負荷付勢するようになっている。かかる従来の電動パワーステアリング装置は、アシストトルク（操舵補助力）を正確に発生させるため、モータ電流のフィードバック制御を行っている。フィードバック制御は、電流指令値とモータ電流値との差が小さくなるようにモータ印加電圧を調整するものであり、モータ印加電圧の調整は、一般的にＰＷＭ（パルス幅変調）制御のデュ−ティ比の調整で行っている。
【０００３】
ここで、電動パワーステアリング装置の一般的な構成を図４に示して説明すると、ハンドル１のコラム軸２は減速ギア３、ユニバーサルジョイント４ａ及び４ｂ、ピニオンラック機構５を経て操向車輪のタイロッド６に連結されている。コラム軸２には、ハンドル１の操舵トルクを検出するトルクセンサ１０が設けられており、ハンドル１の操舵力を補助するモータ２０が、減速ギア３を介してコラム軸２に連結されている。パワーステアリング装置を制御するコントロールユニット３０には、バッテリ１４から電力が供給されると共に、イグニッションキー１１を経てイグニッション信号が入力され、コントロールユニット３０は、トルクセンサ１０で検出された操舵トルクＴｈと車速センサ１２で検出された車速Ｖｈとに基づいてアシスト指令の操舵補助指令値Ｉの演算を行い、演算された操舵補助指令値Ｉに基づいてモータ２０に供給する電流を制御する。
【０００４】
図５はコントロールユニット３０の構成例を示しており、コントロールユニット３０は、操舵トルクＴｈ、車速Ｖｈ、モータ電流ｉやモータ角度θに基づいてフィードバック制御や電流制御、演算処理等を実施する制御装置として主ＭＣＵ１００と、主ＭＣＵ１００と同様の制御や演算処理を行って信頼性を高めるために相互監視する副ＭＣＵ１１０と、主ＭＣＵ１００からのカウンタクリア信号ＣＬＲに基づいてのハングアップや暴走等による異常を検出した場合に、リセット信号Ｒｓを出力して主ＭＣＵ１００に入力すると共に、モータ２０を停止させるモータ停止信号Ａｓを出力してＦＥＴプリドライバ回路３７に入力するＷＤＴ（Watch  Dog  Timer）３５と、主ＭＣＵ１００からの通電信号Ｄｕ、Ｄｖ、Ｄｗに基づいて正の駆動信号Ｕｐ、Ｖｐ、Ｗｐ及び負の駆動信号Ｕｎ、Ｖｎ、Ｗｎを３相ＦＥＴブリッジのモータ駆動回路（インバータ）３６に入力し、モータ駆動回路３６の各ＦＥＴをＯＮ／ＯＦＦ制御することでモータ２０を駆動制御するＦＥＴプリドライバ回路３７と、モータ２０への３相電流（Ｉｕ、Ｉｖ、Ｉｗ）に基づいてモータ電流ｉを検出するモータ電流検出回路３８と、モータ２０に回転角センサとして取付けられたレゾルバ２１からの出力信号に基づいてモータ角度θを検出する位置検出回路３９と、バッテリ１４からの電源電圧Ｖを主ＭＣＵ１００からのスイッチ信号ＳＷによってモータ駆動回路３６に供給するスイッチ回路３１とで構成されている。また、モータ２０へ供給される電流Ｉｕ及びＩｗはそれぞれ電流検出部３２Ｕ及び３２Ｗで検出され、モータ電流検出回路３８に入力される構成となっている。
【０００５】
主ＭＣＵ１００は、車種固有のＩＤやパラメータ等を書き換え可能に記憶保持するＥＥＰＲＯＭ（Electronically  Erasable  Programmable  ＲＯＭ）１８０と、ＣＡＮ（Controller  Area  Network）に接続された各種センサ系の情報を送受する入出力インタフェース（Ｉ／Ｆ）１０２と、制御プログラムやパラメータ等の固定値を格納するＲＯＭ１０６と、操舵トルクＴｈ、モータ電流ｉ、モータ角度θ等のアナログ信号をデジタル信号に変換するＡ／Ｄ変換器１０３と、ＥＥＰＲＯＭ１８０やＲＯＭ１０６に格納された制御プログラムやパラメータ等に基づいて演算処理するＣＰＵ１０１と、ＣＰＵ１０１の演算処理結果を一時的に記憶保持するＲＡＭ１０７とで構成され、双方向性コモンバス１０８によって相互に接続されている。また、主ＭＣＵ１００と副ＭＣＵ１１０とは、クロック同期式で相互通信可能な状態で接続されており、主ＭＣＵ１００は、後述するクロック制御部によって任意の周波数に調整された動作クロックでＣＰＵ１０１によって演算処理を実行し、副ＭＣＵ１１０とクロック同期式の通信を実行する際には、副ＭＣＵ１１０に通信要求を通知した後、予め設定された所定の周期でＨｉｇｈ／Ｌｏｗとを繰り返す同期信号ＣＳを副ＭＣＵに送信する。つまり、主ＭＣＵ１００は、副ＭＣＵ１１０に対して、同期信号ＣＳに合わせてデータＤ１を副ＭＣＵ１１０へ送信する。一方、副ＭＣＵ１１０は、受信した同期信号ＣＳに合わせて主ＭＣＵ１００からデータＤ１を受信すると共に、データＤ２を主ＭＣＵ１００へ送信し、副ＭＣＵ１１０と相互通信可能に構成されている。
【０００６】
副ＭＣＵ１１０は、制御プログラムやパラメータ等の固定値を格納するＲＯＭ１１６と、Ｄ／Ａ変換器１１８からのアナログ信号Ｓａをデジタル信号に変換するＡ／Ｄ変換器１１３と、ＲＯＭ１１６に格納された制御プログラムやパラメータ等に基づいて演算処理するＣＰＵ１１１と、ＣＰＵ１１１の演算処理結果を一時的に記憶保持するＲＡＭ１１７とで構成されている。さらに副ＭＣＵ１１０は、上述したように主ＭＣＵ１００との間でクロック同期式の通信を行っており、主ＭＣＵ１００から通信要求の通知を受けると、同期信号ＣＳに合わせて主ＭＣＵ１００からのデータＤ１を受信すると共に、主ＭＣＵ１００へデータＤ２を送信し、主ＭＣＵ１００と相互通信可能に構成されている。
【０００７】
このように構成された主ＭＣＵ１００と副ＭＣＵ１１０において、副ＭＣＵ１１０は、デジタル出力部１１２から所定のデジタル信号が出力されると、Ｄ／Ａ変換器１１８によって変換されたアナログ信号Ｓａが主ＭＣＵ１００のＡ／Ｄ変換器１０３に入力されると共に、副ＭＣＵ１１０のＡ／Ｄ変換器１１３に入力されて再度デジタル信号に変換される。主ＭＣＵ１００は、副ＭＣＵ１１０から入力されたアナログ信号ＳａをＡ／Ｄ変換器１０３でデジタル信号に変換して所定の演算を行い、同期信号ＣＳに合わせて演算結果を副ＭＣＵ１１０に入力する。また、副ＭＣＵ１１０は、アナログ信号Ｓａを自身のＡ／Ｄ変換器１１３でデジタル信号に変換して主ＭＣＵ１００と同様の演算を行い、同期信号ＣＳに合わせて演算結果を主ＭＣＵ１００に入力する。そして、主ＭＣＵ１００は、自身の演算結果と副ＭＣＵ１１０から入力された演算結果とを比較して誤差がないか確認し、同様に副ＭＣＵ１１０は、自身の演算結果と主ＭＣＵ１００から入力された演算結果とを比較して誤差がないか確認することで、主ＭＣＵ１００と副ＭＣＵ１１０とが相互監視を行う２重系となっている。例えば、主ＭＣＵ１００の演算結果と副ＭＣＵ１１０の演算結果が相違し、システム異常と判断してアシストを停止する必要がある重大な異常を検出した場合には、主ＭＣＵ１００はスイッチ信号ＳＷを出力し、スイッチ回路３１をＯＦＦにしてモータ駆動回路３６への電源電圧Ｖの供給を遮断する。
【０００８】
このような、２つのＭＣＵを搭載した電動パワーステアリング装置では、上述の２つのＭＣＵによる相互監視によって監視を行うほか、主ＭＣＵが故障した場合には、電動パワーステアリング装置のシステムが中断されないようにするため、副ＭＣＵが主ＭＣＵの演算を肩代わりするように切替制御を行うものがある。つまり、副ＭＣＵが主ＭＣＵと同様の演算を行うと共に、主ＭＣＵによって求められた演算値と副ＭＣＵによって求められた演算値とを選択的に切替える切替ロジックを備えて構成され、異常が検出された場合、正常なＭＣＵからの演算値を採用するものがある。
【０００９】
この場合、システム全体の故障率は、２つの制御装置（ＭＣＵ）が共に故障する率となり、極めて小さい値とすることができる。しかし、もし２つの制御装置が同時に故障した場合、モータ電流を急激に遮断するので、ハンドルの操舵感覚が急変してしまう問題がある。
【００１０】
かかる問題を解決する装置として、例えば特開平４−４１９６０号公報（特許文献１）に示される車両用制御装置があり、特許文献１に示される車両用制御装置では、制御装置のマイコンが故障したときに、車両の運転上の危機を生じないようにした。即ち、同じ制御処理を行い正常に一定周期のパルスを出力する２個のマイクロコンピュータと、２個のマイクロコンピュータからの制御出力を選択して制御対象へ印加する切替手段と、制御対象への制御電流供給経路に挿入されたスイッチ手段を備えると共に、各マイクロコンピュータは、相手側マイクロコンピュータの上記パルスの周期若しくは周波数に異常を検出したときは自マイクロコンピュータの制御出力を制御停止時の状態に徐々に近づけかつ上記制御出力が所定の状態になったとき制御停止信号を出力し、上記切替手段は、上記パルスを監視して一方のパルスの周期を出力していない方のマイクロコンピュータからの制御出力を選択して制御対象へ出力し、また両マイクロコンピュータの上記パルスの異常を検出したときあるいは少なくとも一方のマイクロコンピュータより上記制御停止信号が出力されたときは上記スイッチ出力をオフとするようにしている。
【特許文献１】特開平４−４１９６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１の装置では、主ＭＣＵ及び副ＭＣＵが同じ制御処理を行って比較すると共に、内蔵されたウォッチドッグタイマによって異常を検出しているが、ウォッチドッグタイマは、ＣＲ発振回路によって発生されるパルス信号に基づいて異常を検出するものや、負荷の少ないプログラム処理でウォッチドッグタイマ機能を実行させて異常を検出するようなものであり、一般的に検出精度が低く、使用環境によっても大きな誤差を生じてしまう恐れがあり、また異常を検出した場合には、直ちにリセット処理を実行してしまうという問題がある。
【００１２】
ここで、主ＭＣＵ１００のハングアップや暴走等による異常を監視するウォッチドッグタイマの例を図６に示し、さらに詳しく説明する。
【００１３】
主ＭＣＵ１００に搭載されたクロック制御部１０９は、入力される周波数を逓倍にする逓倍回路や低周波に変換する分周回路によって任意の周波数が得られるように構成されており、発振素子２００から所定の発振周波数ｆ１が入力されると、予め設定された任意の周波数に調整して動作クロックを発生させる。ＣＰＵ１０１は、クロック制御部１０９によって発生された動作クロックに基づいて演算処理を実行し、動作するようになっている。
【００１４】
ＷＤＴ３５は、ウォッチドッグタイマ機能を備えたＩＣチップの一例であり、監視タイマ３５２は、ＣＲ発振回路３５１のパルス信号Ｐで計数すると共に、設定時間が経過するとタイムアップする機能を備えている。また、監視タイマ３５２の計数値は、主ＭＣＵ１００から予め設定された間隔で入力されるカウンタクリア信号ＣＬＲ（例えば、エッジが１０ｍｓ）によってクリアされるようになっており、設定時間（例えば、マージン１０倍としてエッジが１００ｍｓ）を超えるとタイムアップとなる。つまり、ＷＤＴ３５は、カウンタクリア信号ＣＬＲが設定時間を超えても入力されない場合に、主ＭＣＵ１００の実行プログラムに異常（ハングアップや暴走等）が発生していると判定し、主ＭＣＵ１００のシステムをリセットするリセット信号Ｒｓを出力するようになっている。
【００１５】
ここで、例えば発振素子２００の発振周波数ｆ１を１０ＭＨｚとし、主ＭＣＵ１００のクロック制御部１０９に入力され、クロック制御部１０９において“×４”に逓倍され、４０ＭＨｚに調整された動作クロックによってＣＰＵ１０１が動作している場合、上述した１０ｍｓ毎のカウンタクリア信号ＣＬＲで設定時間１００ｍｓを超えた時点で、異常を検出するようなＷＤＴ３５では、発振素子２００の異常、ＭＣＵ１００と発振素子２００との間に断続的な断線やクロック制御部１０９に異常が発生しても、検出精度が低いことから、その異常を検出することができない。つまり、例えばＭＣＵ１００に搭載されたクロック制御部１０９の異常によって、動作クロック４０ＭＨｚが１０ＭＨｚに低下し、ＣＰＵ１０１の動作が遅くなり、アシストトルクの低下や操舵性が悪化した場合であっても、マージンを１０倍程度に設定されたカウンタクリア信号ＣＬＲでは、クロック異常を検出できずに「正常」と判定してしまう。また、検出精度を上げるためにＷＤＴ３５のマージンを４倍程度に設定した場合、ウォッチドッグタイマでは、異常を検出すると直ちにリセット動作に移行してしまうため、発振素子の異常、発振素子からＭＣＵまでの断続的な断線やクロック制御部の異常等を、余裕を持たせて精度良く検出するには不向きである。
【００１６】
このように、ウォッチドッグタイマは、ＭＣＵによって実施されるプログラムの異常や演算処理のハングアップや暴走等をコストを抑えて容易に検出することはできるが、ＭＣＵの動作クロックや発振素子の周波数となるような高い周波数の異常を、精度良く検出するには不十分であり、またウォッチドッグタイマによって異常が検出されると、直ちにリセット動作に移行されて一時的に制御が停止してしまうため、さらなる改善が望まれている。
【００１７】
本発明は上述のような事情によりなされたものであり、本発明の目的は、主ＭＣＵのクロック異常を、副ＭＣＵによって、精度良く効率的に検出することにより、より信頼性の高い電動パワーステアリング装置を提供することにある。
【課題を解決するための手段】
【００１８】
本発明は、発振素子からの発振信号に基づいて動作クロックを発生するクロック制御部を各々有する主ＭＣＵ及び副ＭＣＵを具備しており、前記主ＭＣＵは、前記副ＭＣＵと相互通信可能にするために同期信号を前記副ＭＣＵに送信する同期信号送信部を備え、前記副ＭＣＵは、前記主ＭＣＵから受信した前記同期信号に合わせて前記主ＭＣＵと前記相互通信を行う同期信号受信部を備え、前記同期信号送信部から前記同期信号受信部へ前記同期信号を送信するクロック信号線を備えた電動パワーステアリング装置に関し、本発明の上記目的は、前記副ＭＣＵが、前記同期信号の所定倍の時間周期でパルス信号を発信するタイマと、前記タイマからのパルス信号を計数すると共に、前記計数値と前記同期信号の時間周期とを比較して前記主ＭＣＵのクロック異常を検出するクロック同期信号監視部とを備えることにより、達成される。
【００１９】
また、本発明の上記目的は、前記副ＭＣＵに入力される前記発振素子の発振周波数が、前記主ＭＣＵに入力される前記発振素子の発振周波数以下であることにより、より効果的に達成される。
【発明の効果】
【００２０】
本発明の電動パワーステアリング装置によれば、所定の周期でパルス信号を発信するタイマからのパルス信号を計数し、その計数値と主ＭＣＵからの同期信号とを比較して、主ＭＣＵのクロック異常を検出するクロック信号監視部を設けることによって、主ＭＣＵのクロック制御部の異常、外部の発振素子のクロック異常、外部の発振素子から主ＭＣＵまでの断続的な断線や接触不良などによるクロック異常を精度良く検出することができると共に、主ＭＣＵからの同期信号によって異常を検出するので、コストを抑え、効率良く実施することができ、信頼性の高い電動パワーステアリング装置を提供することができる。また、主ＭＣＵに入力される発振周波数以下の発振素子を副ＭＣＵに用いても十分に精度良く主ＭＣＵのクロック異常を検出できるので、コストを抑え、効率良く主ＭＣＵのクロック異常を検出することができる。
【発明を実施するための最良の形態】
【００２１】
本発明に係る電動パワーステアリング装置は、相互通信が可能な状態で接続された主ＭＣＵと副ＭＣＵとにおいて、同期をとるために主ＭＣＵから副ＭＣＵに送信される同期信号の時間周期を計測することにより、主ＭＣＵのクロック異常（クロック制御部、外部の発振素子、外部の発振素子から主ＭＣＵまでの断続的な断線や接触不良など、以下単に「クロック異常」とする）を検出する。つまり、同期信号は、主ＭＣＵに設けられたクロック制御部からの動作クロックに基づいて、予め設定された所定の周期でＨｉｇｈ／Ｌｏｗとを繰り返す信号であり、その時間周期を副ＭＣＵで監視することにより、主ＭＣＵのクロック異常を検出する。
【００２２】
先ず、本発明の基本構成となる同期信号によって相互通信可能な主ＭＣＵと副ＭＣＵとを備えた構成の例を図１に示して説明する。また、図１は図５及び図６に対応させて示しており、同一部材には同一符号を付して説明を省略する。
【００２３】
副ＭＣＵ１１０のクロック制御部１１９は、主ＭＣＵ１００と同様に、入力された周波数を逓倍にする逓倍回路や低周波に変換する分周回路で構成され、任意の周波数が得られるように構成されており、発振素子２１０から所定の発振周波数ｆ２が入力されると、予め設定された任意の周波数に調整して動作クロックを発生させる。そして、ＣＰＵ１１１は、クロック制御部１１９によって発生された動作クロックで演算処理を実行して動作する。
【００２４】
また、主ＭＣＵ１００と副ＭＣＵ１１０とは、同期信号ＣＳによって相互通信可能な状態であり、主ＭＣＵ１００から副ＭＣＵ１１０に通信要求を通知した後、主ＭＣＵ１００の同期信号送信部１０４は、データの授受に伴う信号の検出タイミングを知らせるため、同期信号ＣＳをクロック信号線ＣＷを介して副ＭＣＵ１１０の同期信号受信部１１４に送信する。主ＭＣＵ１００は、同期信号ＣＳに合わせてデータＤ１をデータ送信用通信線Ｓｏを介して副ＭＣＵ１１０に送信し、副ＭＣＵ１１０は、同期信号ＣＳに合わせてデータＤ１を主ＭＣＵ１００から受信する。一方、副ＭＣＵ１１０は、同期信号ＣＳに合わせてデータＤ２を主ＭＣＵ１００へ送信し、主ＭＣＵ１００は、同期信号ＣＳに合わせてデータ受信用通信線Ｓｉを介してデータＤ２を副ＭＣＵ１１０から受信する。また、例として同期信号ＣＳの周波数を１ｋＨｚ（１ｍｓで１周期のＨｉｇｈ／Ｌｏｗの信号）として示している。
【００２５】
このような基本構成に基づいて、以下に本発明の実施の形態を、図面を参照して説明する。
【００２６】
図２は本発明の構成例を図５及び図１に対応させて示すブロック図である。
【００２７】
副ＭＣＵ１１０は、動作クロックに基づいて予め設定された周期でパルス信号を発振するタイマ１１２と、タイマ１１２からのパルス信号に基づいて計数すると共に、その計数値と同期信号受信部１１４において受信される主ＭＣＵ１００からの同期信号ＣＳの時間周期とを比較するクロック同期信号監視部１１５とを更に備える。つまり、同期信号受信部１１４で受信する主ＭＣＵ１００からの同期信号ＣＳの時間周期とタイマ１１２からのパルス信号の計数値とを比較することで、主ＭＣＵ１００のクロック異常を検出する。
【００２８】
例えば、主ＭＣＵ１００からの同期信号ＣＳが、１ｍｓ周期でＨｉｇｈ／Ｌｏｗとを繰り返す信号であり、タイマ１１２が１ｍｓで４回パルス信号を発振する場合、クロック同期信号監視部１１５は、同期信号受信部１１４において受信された同期信号ＣＳの１周期と、タイマ１１２からのパルス信号の計数値とを比較し、同期信号の１周期が、計数値４であれば「正常」であると判定して自身の計数値をクリアし、再び、同期信号ＣＳと計数値との比較を開始する。一方、同期信号ＣＳの１周期が、計数値４を超えた場合や計数値４より小さい場合には「異常」と判定してクロック異常を検出する。
【００２９】
また、クロック同期信号監視部１１５は、計数値に対してオフセット値を予め設定できるようにする。上述では計数値が４の場合に「正常」と判定したが、計数値が例えば２〜６以内であれば「正常」と判定するように設定できるようにする。このように、計数値に対してオフセット値を付与することにより、クロック異常の検出精度を調整できる。
【００３０】
なお、同期信号ＣＳは、動作クロックよりも低く設定できるため、副ＭＣＵ１１０の発振素子２１０は、主ＭＣＵ１００の発振素子２００と比べて、同等の周波数（ｆ１＝ｆ２）の発振素子、或いは主ＭＣＵ１００の発振素子２００と比べて、低い周波数（ｆ１＞ｆ２）の発信素子でも実施可能である。また、副ＭＣＵ１１０のタイマ１１２は、例えば同期信号の１周期に対して３回以上の所定倍の周期でパルス信号を発振できれば良い。
【００３１】
このような構成における動作例を図３のフローチャートに示して説明する。
【００３２】
先ず、副ＭＣＵ１１０は、主ＭＣＵ１００から通信要求の通知を受けると、上述の相互通信を開始する。また、通信要求の通知を受けていない場合にはリターンとなる（ステップＳ１０）。
【００３３】
主ＭＣＵ１００から通信要求の通知を受けた副ＭＣＵ１１０は、主ＭＣＵ１００からクロック信号線ＣＷを介して送信される同期信号ＣＳを同期信号受信部１１４で受信する。また、同期信号ＣＳを受信していない場合にはリターンとなる（ステップＳ１１）。
【００３４】
クロック同期信号監視部１１５は、同期信号受信部１１４で受信した同期信号ＣＳの時間周期と、タイマ１１２からのパルス信号に基づく計数値とを比較する。ここで、クロック同期信号監視部１１５は、同期信号ＣＳの時間周期が、予め設定された所定の計数値の範囲内であれば「正常」と判定し、自信の計数値をクリアしてステップＳ１１へ移行する。一方、所定の計数値の範囲外であればステップＳ１３へ移行する（ステップＳ１２）。
【００３５】
クロック同期信号監視部１１５は、ステップＳ１２において、同期信号ＣＳの時間周期が所定の計数値の範囲外であったため、主ＭＣＵのクロック異常と判定し（ステップＳ１３）、アシストトルク漸減後、アシストを停止する（ステップＳ１４）。
【図面の簡単な説明】
【００３６】
【図１】本発明の前提となる主ＭＣＵと副ＭＣＵとの基本構成の例を示すブロック図である。
【図２】本発明に係る主ＭＣＵと副ＭＣＵとの構成例を示すブロック図である。
【図３】本発明に係るクロック異常を検出する動作例を示すフローチャートである。
【図４】従来の電動パワーステアリング装置の構成例を示すブロック図である。
【図５】従来のコントロールユニットの構成例を示すブロック図である。
【図６】ウォッチドッグタイマを説明するためのブロック図である。
【符号の説明】
【００３７】
１              ハンドル
２              コラム軸
１０            トルクセンサ
１２            車速センサ
２０            モータ
３０            コントロールユニット
３５            ＷＤＴ
１００          主ＭＣＵ
１０１          ＣＰＵ
１０４          同期信号送信部１０４
１０９          クロック制御部
１１０          副ＭＣＵ
１１１          ＣＰＵ
１１２          タイマ
１１４          同期信号受信部
１１５          クロック同期信号監視部
１１９          クロック制御部
２００、２０１  発振素子
３５１          ＣＲ発振回路
３５２          監視タイマ
【図１】
2009202612.tif 000003
【図２】
2009202612.tif 000004
【図３】
2009202612.tif 000005
【図４】
2009202612.tif 000006
【図５】
2009202612.tif 000007
【図６】
2009202612.tif 000008