(57)【要約】【課題】  信号処理回路は、レギュレート回路で設定される調整電圧よりも低い電源電圧で動作するにも拘わらず、それよりも高い電源電圧が供給されており、不要な電力を消費している。【解決手段】  電源電圧を昇圧して昇圧電圧を発生する昇圧回路と、電源電圧を取り込んで電源電圧よりも低い第１の電圧を発生する第１のレギュレート回路と、電源電圧を取り込んで外部機器の入力レベルに応じた第１の電圧よりも高い第２の電圧を発生する第２のレギュレート回路と、昇圧電圧を受けて動作し、固体撮像素子の情報電荷を転送出力して画像信号を得る駆動回路と、第１の電圧を受けて動作し、固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、第２の電圧を受けて動作し、信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備えることで、上記課題を解決できる。【選択図】  図１
2009022053.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像素子から出力される画像信号に対して所定の信号処理を施し所定のフォーマットに従う画像信号を外部機器に出力する撮像装置において、
受光面に複数の受光画素が行列配置され、入射される被写体画像に応じて発生する情報電荷を各受光画素に蓄積する固体撮像素子と、
電源電圧を昇圧して昇圧電圧を発生する昇圧回路と、
前記電源電圧を取り込んで前記電源電圧よりも低い第１の電圧を発生する第１のレギュレート回路と、
前記電源電圧を取り込んで前記外部機器の入力レベルに応じた前記第１の電圧よりも高い第２の電圧を発生する第２のレギュレート回路と、
前記昇圧電圧を受けて動作し、前記固体撮像素子の各受光画素に蓄積される情報電荷を転送出力して画像信号を得る駆動回路と、
前記第１の電圧を受けて動作し、前記固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、
前記第２の電圧を受けて動作し、前記信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備えたことを特徴とする撮像装置。
【請求項２】
請求項１に記載の撮像装置において、
前記電源電圧を取り込んで第３の電圧を発生する第３のレギュレート回路を更に備え、
前記信号処理回路は、前記固体撮像素子から出力される画像信号に対して所定のアナログ信号処理を施すアナログ処理部と、前記アナログ信号処理の施された後にデジタル信号に変換された画像信号に対して所定のデジタル信号処理を施すデジタル処理部と、を含み、
前記デジタル処理部は、前記第３の電圧で動作することを特徴とする撮像装置。
【請求項３】
請求項１に記載の撮像装置において、
前記電源電圧を取り込んで調整電圧を発生する外部レギュレート回路を更に備え、
前記第１及び第２のレギュレート回路は前記調整電圧を取り込んで前記第１及び第２の電圧を発生し、
前記信号処理回路は、前記固体撮像素子から出力される画像信号に対して所定のアナログ信号処理を施すアナログ処理部と、前記アナログ信号処理の施された後にデジタル信号に変換された画像信号に対して所定のデジタル信号処理を施すデジタル処理部と、を含み、
前記アナログ処理部は、前記調整電圧を受けて動作し、
前記デジタル処理部は、前記第１の電圧を受けて動作することを特徴とする撮像装置。
【請求項４】
請求項１に記載の撮像装置において、
前記第１及び第２のレギュレート回路は、前記出力回路が接続されるバスの状態に応じて動作し、前記バスの使用が停止されている間の少なくとも一部の期間で前記第１及び第２の電圧の出力を停止することを特徴とする撮像装置。
【請求項５】
請求項２に記載の撮像装置において、
前記第３のレギュレート回路は、前記第１の電圧より電圧値が低い前記第３の電圧を出力することを特徴とする撮像装置。
【請求項６】
請求項２に記載の撮像装置において、
前記第３のレギュレート回路は、前記出力回路が接続されるバスの状態に応じて動作し、前記バスの使用が停止されている間の少なくとも一部の期間で前記第３の電圧の出力を停止することを特徴とする撮像装置。
【請求項７】
請求項１乃至請求項３の何れかに記載の撮像装置において、
前記第２のレギュレート回路は、前記外部機器の入力レベルの変更に応じて前記第２の電圧の変更を可能に設定されることを特徴とする撮像装置。
【請求項８】
請求項７に記載の撮像装置において、
前記第２のレギュレート回路は、段階的に設定される複数の電圧を生成し、前記外部機器の入力レベルに応じて前記複数の電圧の何れかを選択して出力することを特徴とする撮
像装置。
【請求項９】
請求項１又は請求項２に記載の撮像装置において、
前記電源電圧及び前記第２の電圧を取り込み、前記固体撮像素子の動作に応じて前記電源電圧及び前記第２の電圧の何れかを選択して前記出力回路に供給するスイッチ回路を、更に備えたことを特徴とする撮像装置。
【請求項１０】
請求項１又は請求項３に記載の撮像装置において、
前記電源電圧及び前記第２の電圧を取り込み、前記固体撮像素子の動作に応じて前記調整電圧及び前記第２の電圧の何れかを選択して前記出力回路に供給するスイッチ回路を、更に備えたことを特徴とする撮像装置。
【請求項１１】
固体撮像素子から出力される画像信号に対して所定の信号処理を施し所定のフォーマットに従う画像信号を外部機器に出力する撮像装置において、
受光面に複数の受光画素が行列配置され、入射される被写体画像に応じて発生する情報電荷を各受光画素に蓄積する固体撮像素子と、
電源電圧を昇圧して昇圧電圧を発生する昇圧回路と、
前記電源電圧を取り込んで前記電源電圧よりも低い第１の電圧を発生する第１のレギュレート回路と、
前記昇圧電圧を受けて動作し、前記固体撮像素子の各受光画素に蓄積される情報電荷を転送出力して画像信号を得る駆動回路と、
前記第１の電圧を受けて動作し、前記固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、
前記電源電圧を受けて動作し、前記信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備えたことを特徴とする撮像装置。
【請求項１２】
請求項１１に記載の撮像装置において、
前記第１のレギュレート回路は、前記固体撮像素子の動作が停止している少なくとも一部の期間で前記第１の電圧の出力を停止することを特徴とする撮像装置。
【請求項１３】
請求項１１に記載の撮像装置において、
前記電源電圧を取り込んで第２の電圧を発生する第２のレギュレート回路を更に備え、
前記信号処理回路は、前記固体撮像素子から出力される画像信号に対して所定のアナログ信号処理を施すアナログ処理部と、前記アナログ処理部で処理が施された後、デジタル信号に変換された画像信号を取り込んで所定のデジタル信号処理を施すデジタル処理と、を含み、
前記デジタル処理部は、前記第２の電圧を受けて動作することを特徴とする撮像装置。
【請求項１４】
請求項１３に記載の撮像装置において、
前記第２のレギュレート回路は、前記電源電圧より電圧値が低い前記第２の電圧を出力することを特徴とする撮像装置。
【請求項１５】
請求項１３に記載の撮像装置において、
前記第２のレギュレート回路は、前記固体撮像素子の動作が停止される少なくとも一部の期間で前記第２の電圧の出力を停止することを特徴とする撮像装置。
【請求項１６】
請求項１１に記載の撮像装置において、
前記信号処理回路は、前記固体撮像素子から出力される画像信号に対して所定のアナログ信号処理を施すアナログ処理部と、前記アナログ処理部で処理が施された後、デジタル信号に変換された画像信号を取り込んで所定のデジタル信号処理を施すデジタル処理部と、を含み、
前記アナログ処理部は、前記電源電圧を受けて動作し、
前記デジタル処理部は、前記第１の電圧を受けて動作することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、固体撮像素子を用いた撮像装置に関する。
【背景技術】
【０００２】
固体撮像素子（ＣＣＤイメージセンサ）を用いたデジタルスチルカメラ等の撮像装置においては、動作電源にバッテリが多く用いられる。このようなバッテリは、出力電圧の幅が限られているため、ＣＣＤイメージセンサの駆動用にレギュレート回路や昇圧回路が設けられる。図１８は、従来の撮像装置の構成を示すブロック図である。ここに示す撮像装置は、レギュレート回路２が入力側に設けられ、バッテリから供給される電源電圧を所定の電圧に変換し、その所定電圧で動作するように構成されている。
【０００３】
ＣＣＤイメージセンサ３は、例えば、フレーム転送型であり、撮像部、蓄積部、水平転送部及び出力部より構成される。撮像部は、複数の受光画素が行列配置され、入射される被写体画像に応答して発生する情報電荷を各受光画素に蓄積する。蓄積部は、撮像部から取り込んだ１画面分の情報電荷を一時的に保持する。水平転送部は、蓄積部から出力された情報電荷を逐次取り込み、水平方向に転送して順次１画素単位で出力する。出力部は、水平転送部から出力された情報電荷を、１画素単位で電荷量に対応する電圧値に変換し、画像信号Ｙ(t)として出力する。
【０００４】
駆動装置４は、昇圧回路４及び垂直ドライバ６よりなり、これらの回路が同一の半導体基板上に形成されて構成される。
【０００５】
昇圧回路５は、レギュレート回路２から供給される調整電圧ＶK（例えば、２.９Ｖ）を所定の電圧に昇圧して、ＣＣＤイメージセンサ３に供給すると共に、垂直ドライバ６に供給する。この昇圧回路５は、正電圧発生用チャージポンプと負電圧発生用チャージポンプとを含み、正電圧発生用チャージポンプで調整電圧ＶKを正電圧側の所定電圧ＶOH（例えば、５Ｖ）に昇圧し、負電圧発生用チャージポンプで負電圧側の所定電圧ＶOL（例えば、−５Ｖ）に昇圧する。
【０００６】
垂直ドライバ６は、負電圧発生用チャージポンプで生成された負電圧側の所定電圧ＶOLを受けて動作し、フレーム転送クロックφｆ及び垂直転送クロックφｖを生成してＣＣＤイメージセンサ３の撮像部及び蓄積部に供給する。ここで、フレーム転送クロックφｆ及び垂直転送クロックφｖは、タイミング制御回路１３から供給されるフレームシフトタイミング信号ＦＴ、垂直同期信号ＶＴ及び水平同期信号ＨＴに従うタイミングで生成される。これにより、撮像部に蓄積される情報電荷がフレームシフトタイミング信号ＦＴに従うタイミングで蓄積部にフレーム転送され、蓄積部に保持される情報電荷が垂直同期信号ＶＴ及び水平同期信号ＨＴに従うタイミングで水平転送部にライン転送される。
【０００７】
信号処理装置７は、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路１４よりなり、これらの回路が同一の半導体基板上に形成されて構成される。
【０００８】
水平ドライバ８は、レギュレート回路２から供給される調整電圧ＶKを受けて動作し、水平転送クロックφｈを生成してＣＣＤイメージセンサ３の水平転送部に供給する。ここで、水平転送クロックφｈは、タイミング制御回路１３から供給される垂直同期信号及び水平同期信号に従うタイミングで生成される。これにより、水平転送部に取り込まれた情報電荷が、水平同期信号ＨＴに従うタイミングで順次１画素単位で水平転送されて、画像信号Ｙ(t)として出力される。
【０００９】
信号処理回路９は、アナログ処理部１０、Ａ／Ｄ変換器１１、デジタル処理部１２から構成され、レギュレート回路２から供給される調整電圧ＶKで動作する。アナログ処理部１０は、ＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対して、ＣＤＳ(Correlated Double Sampling：相関二重サンプリング)、ＡＧＣ（Automatic Gain Control：自動利得制御）等のアナログ信号処理を施す。ＣＤＳでは、リセットレベルと信号レベルとを繰り返す画像信号Ｙ(t)に対し、リセットレベルをクランプした後に信号レベルを取り出すようにして、信号レベルの連続する画像信号を生成する。ＡＧＣでは、ＣＤＳで取り出された画像信号を１画面、或いは、１垂直走査期間単位で積分して、その積分データを所定の範囲内に収めるようにゲインのフィードバック制御を行う。Ａ／Ｄ変換器１１は、アナログ処理部１０から出力される画像信号をＣＣＤイメージセンサ３の出力タイミングに同期して規格化し、デジタル信号の画像データＹ(n)を出力する。
【００１０】
デジタル処理部１２は、画像データＹ(n)に対して、色分離、マトリクス演算等の処理を施し、輝度信号及び色差信号を含む画像データＹ'(n)を生成する。例えば、色分離処理においては、ＣＣＤイメージセンサ３の撮像部に装着されるカラーフィルタの色配列に従って画像データＹ(n)を振り分け、複数の色成分信号を生成する。また、マトリクス演算処理においては、振り分けた各色成分を合成して輝度信号を生成すると共に、各色成分から輝度成分を差し引いて色差信号を生成する。
【００１１】
タイミング制御回路１３は、一定周期の基準クロックＣＫをカウントする複数のカウンタから構成され、ＣＣＤイメージセンサ３の垂直走査及び水平走査のタイミングを決定する。タイミング制御回路１３は、クロック供給端子（図示せず）を介して供給される基準クロックＣＫを分周して、フレームタイミング信号ＦＴ、垂直同期信号ＶＴ及び水平同期信号ＨＴを生成し、垂直ドライバ６及び水平ドライバ８に供給する。また、タイミング制御回路１３は、アナログ処理部１０、Ａ／Ｄ変換器１１及びデジタル処理部１２に対してタイミング信号を供給し、各回路の動作をＣＣＤイメージセンサ３の動作タイミングに同期させる。
【００１２】
出力回路１４は、調整電圧ＶKを受けて動作し、信号処理回路９から出力される画像データＹ’(n)を取り込んで、ＣＰＵ（Central Processing Unit）１６、メモリ１７、ディスプレイドライバ１８等の外部機器にシステムバス１５を介して出力する。ＣＰＵ１６は、外部から命令される指示に応答して、撮像装置、メモリ１７、ディスプレイドライバ１８の動作を統括的に制御する。メモリ１７は、例えば、フラッシュメモリ、メモリカード等の脱着可能なリムーバブルメモリ、或いは、ハードディスク等の固定メモリであり、撮像装置から出力される画像データＹ'(n)を記憶する。ディスプレイドライバ１８は、撮像装置から出力される画像データＹ'(n)を受けて表示パネル１９を駆動し、再生画像を表示する。
【００１３】
そして、上述の構成を有する撮像装置は、次のように動作する。先ず、バッテリからの電源電圧ＶDD（例えば、３.２Ｖ）が供給されると、レギュレート回路２に取り込まれ、電源電圧ＶDDよりも低い調整電圧ＶK（例えば、２.９Ｖ）に調整されて出力される。次いで、この調整電圧ＶKは、駆動装置４及び信号処理装置７内の各回路に供給される。
【００１４】
駆動装置４側に供給された調整電圧ＶKは、正電圧発生用チャージポンプで正電圧側の所定電圧（例えば、５Ｖ）に昇圧されて電子シャッタ用の排出電圧としてＣＣＤイメージセンサ３に供給される。また、駆動回路５に取り込まれた調整電圧ＶKは、負電圧発生用チャージポンプで負電圧側の所定の電圧（例えば、−５Ｖ）に昇圧されて垂直ドライバ６に供給される。そして、垂直ドライバ６を動作させ、ＣＣＤイメージセンサ３のフレーム転送及びライン転送に必要なクロックパルスφｆ、φｖが生成され、撮像部及び蓄積部に
供給される。
【００１５】
一方、信号処理装置７側に供給された調整電圧ＶKは、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路１４の各回路に取り込まれ、各回路を動作させる。タイミング制御回路１３で、各種のタイミング信号が生成されて各回路に供給され、水平ドライバ８でＣＣＤイメージセンサ３の水平転送に必要なクロックパルスφｈが生成される。また、信号処理回路９でＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対して所定のアナログ信号処理及びデジタル信号処理が施され、画像信号Ｙ'(n)が出力回路１４からシステムバス１５を介して出力される。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上述した撮像装置においては、バッテリからの電源電圧をレギュレート回路で所定の調整電圧に調整した後に、信号処理装置を構成するすべての回路に共通に供給するように構成している。従って、信号処理装置内の回路に供給される電源電圧が単一となり、レギュレート回路では、通常、信号処理回路よりも動作電圧の高い出力回路の動作電圧に合わせて調整電圧の電圧値を設定している。このため、信号処理回路は、レギュレート回路で設定される調整電圧よりも低い電源電圧で動作するにも拘わらず、それよりも高い電源電圧が供給されており、不要な電力を消費している。これにより、撮像装置全体としての消費電力を増大させているという問題があった。
【００１７】
そこで、本願発明は、上述の問題に鑑み、信号処理回路及び出力回路のそれぞれに独立して電源電圧を供給し、消費電力を低減することのできる撮像装置の提供を目的とする。
【課題を解決するための手段】
【００１８】
本願発明は、上述の課題に鑑み、なされたもので、その特徴とするところは、固体撮像素子から出力される画像信号に対して所定の信号処理を施し所定のフォーマットに従う画像信号を外部機器に出力する撮像装置において、受光面に複数の受光画素が行列配置され、入射される被写体画像に応じて発生する情報電荷を各受光画素に蓄積する固体撮像素子と、電源電圧を昇圧して昇圧電圧を発生する昇圧回路と、電源電圧を取り込んで電源電圧よりも低い第１の電圧を発生する第１のレギュレート回路と、電源電圧を取り込んで外部機器の入力レベルに応じた第１の電圧よりも高い第２の電圧を発生する第２のレギュレート回路と、昇圧電圧を受けて動作し、固体撮像素子の各受光画素に蓄積される情報電荷を転送出力して画像信号を得る駆動回路と、第１の電圧を受けて動作し、固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、第２の電圧を受けて動作し、信号処理回路で信号処理の施された画像信号を出力する出力回路と、を備えたことにある。
【発明の効果】
【００１９】
本願発明によれば、信号処理回路及び出力回路のそれぞれにレギュレート回路を設けることで、信号処理回路及び出力回路の各回路に対して、独立して電圧を供給することができる。これにより、不要な電力消費を防止することができ、撮像装置全体としての消費電力の低減を図ることができる。
【発明を実施するための最良の形態】
【００２０】
図１は、本願発明の第１の実施形態の構成を示すブロック図である。尚、この図において、図１８と同一の構成については同じ符号が付してある。本願発明の特徴とするところは、信号処理装置２１内の信号処理回路９及び出力回路１４に対して、それぞれレギュレート回路を設け、各回路に適した電源電圧を供給することにある。
【００２１】
ここに示す撮像装置は、ＣＣＤイメージセンサ３、駆動装置４及び信号処理装置２１で構成される。ＣＣＤイメージセンサ３は、受光面に複数の受光画素が行列配置され、入射される被写体画像に応じて発生する情報電荷を各受光画素に蓄積する。駆動装置４は、昇圧回路５及び垂直ドライバ６から構成され、ＣＣＤイメージセンサ３の各受光画素に蓄積される情報電荷を読み出して画像信号Ｙ(t)を取り出す。
【００２２】
信号処理装置２１は、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路１４から構成され、ＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対して所定の信号処理を施し、信号処理の施された画像信号をメモリ１７やディスプレイドライバ１８等の外部機器に出力する。更に、信号処理装置２１は、第１及び第２のレギュレート回路２２、２３を有し、水平ドライバ８及び信号処理回路９の前段に第１のレギュレート回路２２を設け、出力回路１４の前段に第２のレギュレート回路２３を設ける。
【００２３】
第１及び第２のレギュレート回路２２、２３は、電源供給端子を介してバッテリ（図示せず）から供給される電源電圧ＶDDを取り込んで所定の調整電圧を生成する。これら第１及び第２のレギュレート回路２２、２３は、次段の回路に合わせて出力電圧が設定されている。具体的には、第１のレギュレート回路２２は、その出力電圧が次続の水平ドライバ８及び信号処理回路９の最適動作電圧（例えば、２.０〜２.５Ｖ）に対応して設定されており、第１の電圧ＶAを出力する。第２のレギュレート回路２３においても、その出力電圧が出力回路１４の最適動作電圧（例えば、２.９Ｖ）、即ち、外部機器の入力レベルに対応するように設定されており、第１の電圧ＶAより電圧値の高い第２の電圧ＶBを出力する。
【００２４】
また、第１及び第２のレギュレート回路２２、２３は、出力回路１４と繋がるシステムバス１５の使用状態に応じて動作するように構成されている。具体的には、システムバス１５を介してデータやコントロール信号の伝達が行われず、システムバス１５が使用されないとき、第１及び第２の電圧ＶA、ＶBの出力を停止する。つまり、第１及び第２のレギュレート回路２２、２３は、システムバス１５の状態を示す制御信号ＲＥを受けて動作するように構成されており、制御信号ＲＥがシステムバス１５の未使用状態に対応するレベルを示すとき、第１及び第２の電圧ＶA、ＶBの出力を停止して出力側を接地電圧ＶG（例えば、０Ｖ）に引き下げる。この構成によれば、ＣＣＤイメージセンサ３及び外部機器が停止しているときに、信号処理回路９及び出力回路１４に対して、電源電圧が供給されるのが防止される。
【００２５】
これは、信号処理装置が外部に接続されるバッテリを電源として動作している場合、特に有効である。バッテリを電源として用いているものの場合、電源供給側でバッテリからの電圧をカットする手段を備えていないものがある。このタイプのものでは、ＣＣＤイメージセンサ３及び外部機器を含むシステム全体が停止しているにも拘わらず、信号処理装置に電源電圧が供給され得る。従って、信号処理回路９及び出力回路１４が動作を停止していても、回路内部で電流リークが発生することがあり、実質的には電力が消費されている。そこで、ＣＣＤイメージセンサ３及び外部機器が停止中に、第１及び第２の電圧のＶA、ＶBの出力を停止することで、信号処理回路９及び出力回路１４内で発生する電流リークを確実に防止し、電力消費を抑制することができる。
【００２６】
そして、上述の構成を有する撮像装置は、次のように動作する。先ず、バッテリからの電源電圧ＶDD（例えば、３.２Ｖ）が供給されると、昇圧回路５に取り込まれると共に、第１及び第２のレギュレート回路２２、２３に取り込まれる。昇圧回路５に供給された電源電圧ＶDDは、正電圧側の所定電圧ＶOH（例えば、５Ｖ）と負電圧側の所定電圧ＶOL（例えば、−５Ｖ）に別々に昇圧される。そして、正電圧側の所定電圧ＶOHがＣＣＤイメージセンサ３に電子シャッタ用の排出電圧として供給されると共に、負電圧側の所定電圧ＶOL
が垂直ドライバ６に供給される。
【００２７】
第１のレギュレート回路２２に供給された電源電圧ＶDDは、水平ドライバ８及びアナログ回路９に適した第１の電圧ＶA（例えば、２.０Ｖ〜２.５Ｖ）に変換される。そして、第１の電圧ＶAは、水平ドライバ８及び信号処理回路９に供給され、ＣＣＤイメージセンサ３の水平転送部の情報電荷が水平転送されると共に、出力される画像信号Ｙ(t)に対して所定の信号処理が施される。第２のレギュレート回路２３に供給された電源電圧ＶDDは、外部機器の入力レベルに応じた第２の電圧ＶB（例えば、２.９Ｖ）に変換される。そして、第２の電圧ＶBは、出力回路１４に供給され、信号処理の施された画像信号Ｙ'(n)が出力回路１４を介して外部機器に供給される。
【００２８】
このように、信号処理装置２１内に複数のレギュレート回路を設け、信号処理回路９及び出力回路１４の各回路に対してそれぞれレギュレート回路を配置することで、独立して電源電圧を供給することができる。これにより、信号処理回路９及び出力回路１４の各回路に対して互いに異なる電源電圧を供給することができ、消費電力の低減を図ることができる。更に、レギュレート回路の出力電圧の設定を、信号処理回路９及び出力回路１４の各回路に適した動作電圧に対応付けることにより、それぞれに最適な電源電圧を供給することができる。これにより、各回路の動作特性の向上を図ることができる。
【００２９】
図２は、第１及び第２のレギュレート回路２２、２３の一例を示す回路構成図である。第１及び第２のレギュレート回路２２、２３の各回路は、基本的に同一の構成であり、接続切換部３１、Ｐチャンネル型トランジスタ３２、抵抗器列３、コンパレータ３４及び基準電圧発生部３５で構成される。接続切換部３１は、電源供給端子３７とＰチャンネル型トランジスタ３２との間に接続される。Ｐチャンネル型トランジスタ３２は、接続切換部３１とレギュレート回路の出力端子３８との間に接続され、ゲートがコンパレータ３４の出力端子に接続される。抵抗器列３３は、Ｐチャンネル型トランジスタ３２のドレインと接地線３９との間に抵抗器３３ａ及び抵抗器３３ｂが直列に接続されて構成され、抵抗器３３ａと抵抗器３３ｂとの中間点がコンパレータ３４の非反転入力端子に接続される。基準電圧発生部３５は、コンパレータ３４の反転入力端子に接続される。
【００３０】
第１及び第２のレギュレート回路２２、２３は、次のように動作する。ここで、抵抗器３３ａ及び抵抗器３３ｂの抵抗値をそれぞれＲ1、Ｒ2とする。先ず、電源供給端子３７を介して電源電圧ＶDDが供給されると、Ｐチャンネル型トランジスタ３２がオンし、電源電圧ＶDDが抵抗器列３３に供給される。次いで、抵抗器列３３によって電源電圧ＶDDが分圧されて、抵抗器列３３の中間点の電位ＶXがＶX＝（Ｒ2／（Ｒ1＋Ｒ2））・ＶDDとなり、コンパレータ３４の非反転入力端子に供給される。
【００３１】
次いで、コンパレータ３４が分圧電圧ＶXと反転入力端子に供給される基準電圧ＶRとの電位差に応じて動作し、分圧電圧ＶXと基準電圧ＶRを等しくするようにＰチャンネル型トランジスタ３２のオン抵抗を制御する。具体的には、基準電圧ＶRよりも分圧電圧ＶXの方が高い場合にＰチャンネル型トランジスタ３２をオンする方向に動作し、基準電圧ＶRよりも分圧電圧ＶXの方が低い場合にＰチャンネル型トランジスタ３２をオフする方向に動作する。そして、抵抗器列３３を構成する各抵抗器３３ａ、３３ｂの抵抗値Ｒ1、Ｒ2の比と、基準電圧発生部３５から出力される基準電圧ＶRとによって、一定の電圧ＶOUT=（（Ｒ1＋Ｒ2）／Ｒ2）・ＶRがレギュレート回路の出力端子３８側に生成され、調整電圧として次段の回路に供給される。
【００３２】
このようにレギュレート回路から出力される調整電圧は、抵抗器列３３の分圧比及び基準電圧ＶRによって決定される。従って、第１及び第２のレギュレート回路２２、２３の各回路では、次段の回路の最適動作電圧に応じて、抵抗器列３３の分圧比及び基準電圧Ｖ
Rが設定される。
【００３３】
第１及び第２のレギュレート回路２２、２３の各回路は、上述の構成に加え、接続切換部３１、コンパレータ３４及び基準電圧発生部３５が、システムバス１５の使用状態に応じて動作するように構成されている。具体的には、接続切換部３１、コンパレータ３４及び基準電圧発生部３５は、制御信号ＲＥを受けて動作し、制御信号ＲＥがシステムバス１５の使用中に対応するレベルを示すとき、接続切換部３１が電源供給端子３７とＰチャンネル型トランジスタ３２とを接続し、基準電圧発生部３５が基準電圧ＶRを出力し、コンパレータ３４が分圧電圧ＶXと基準電圧ＶRとを等しくするように動作する。一方、制御信号ＲＥがシステムバス１５の未使用に対応するレベルを示すとき、接続切換部３１が電源供給端子とＰチャンネル型トランジスタ３２との接続を遮断し、コンパレータ３４及び基準電圧発生部３５がその動作を停止する。
【００３４】
このようにシステムバス１５の使用状態に応じて、レギュレート回路を構成する各部の動作を停止することで、信号処理回路９及び出力回路１４での電流リークを防止するだけでなく、レギュレート回路自身での電力消費を削減することができる。これにより、消費電力を更に低減させることができる。
【００３５】
尚、本願発明においては、第１及び第２のレギュレート回路２２、２３を信号処理装置２１に内蔵し、同一の半導体基板上に形成して１チップ構成としている。これにより、第１及び第２のレギュレート回路２２、２３を、他の回路と共に一括的に製造することができ、コストの低減や製造歩留まりの向上を図ることができる。
【００３６】
図３は、本願発明の第２の実施形態の構成を示すブロック図である。この図において、図１に示すものと同一の構成については同じ符号が付してあり、その説明を割愛する。
【００３７】
ここに示す撮像装置は、ＣＣＤイメージセンサ３、駆動装置４及び信号処理装置２１'で構成される。信号処理装置２１'は、水平ドライバ８、信号処理回路９、タイミング制御回路１３、出力回路１４及び第１乃至第３のレギュレート回路２２、２３、４２で構成される。この信号処理装置２１'は、アナログ処理部１０及びＡ／Ｄ変換器１１の前段に第１のレギュレート回路２２を設け、出力回路１４の前段に第２のレギュレート回路２３を設け、更に、デジタル処理部１２及びタイミング制御回路１３の前段に第３のレギュレート回路４２を設ける。
【００３８】
第１のレギュレート回路２２は、アナログ処理部１０及びＡ／Ｄ変換器１１の最適な動作電圧（例えば、２.５Ｖ）と同等の電圧を出力するように設定されており、バッテリ（図示せず）からの電源電圧ＶDDを取り込んで、第１の電圧ＶAを生成する。第２のレギュレート回路２３は、出力回路１４の最適動作電圧（例えば、２.９Ｖ）、即ち、外部機器の入力レベルに対応する電圧を出力するように設定されており、バッテリからの電源電圧ＶDDを取り込んで、第１の電圧ＶAより電圧値の高い第２の電圧ＶBを生成する。第３のレギュレート回路４２は、デジタル処理部１２及びタイミング制御回路１３の最適な動作電圧（例えば、２.０Ｖ）と同等の電圧を出力するように設定されており、バッテリからの電源電圧ＶDDを取り込んで、第１の電圧ＶAより電圧値の低い第３の電圧ＶCを生成する。
【００３９】
このように、アナログ処理部１０及びデジタル処理部１２の各部に対してレギュレート回路を配置することで、各部に適した電源電圧を供給することができる。これにより、各部の信号処理動作における特性の向上を図ることができる。更に、第３のレギュレート回路４２で、第１の電圧ＶAより電圧値の低い第３の電圧ＶCを生成し、独立してデジタル処理部１２に供給することで、消費電力の低減を図ることができる。
【００４０】
また、第３のレギュレート回路４２は、図２に示す第１及び第２のレギュレート回路２２、２３と基本的に同一の構成であり、デジタル処理部１２の最適な動作電圧に応じて抵抗器列の分圧比及び基準電圧発生部の基準電圧が設定されている。更に、制御信号ＲＥを受けるように構成され、システムバス１５の状態に応じて動作する。即ち、制御信号ＲＥを介して出力電圧の停止が指示されたとき、第１乃至第３の電圧ＶA〜ＶCの出力を停止すると共に、レギュレート回路内部の基準電圧発生部及びコンパレータの動作を停止する。これにより、ＣＣＤイメージセンサ３及び外部機器を含むシステム全体が停止しているときに、アナログ処理部１０及びデジタル処理部１２に対して電源電圧が供給されるのを防止すると共に、レギュレート回路自身における電力消費を防止する。この結果、消費電力の低減を図ることができる。
【００４１】
図４は、本願発明の第３の実施形態の構成を示すブロック図である。尚、この図において、図１と同一の構成については、同じ符号が付してあり、その説明を割愛する。
【００４２】
この第３の実施形態において、図１乃至図３に示す第１の実施形態や第２の実施形態と相違する点は、外部レギュレート回路２を設け、この外部レギュレート回路２からの出力電圧を信号処理装置２１''内の水平ドライバ８、アナログ処理部１０及びＡ／Ｄ変換器１１に供給する点にある。
【００４３】
外部レギュレート回路２は、図１８に示すものと同一の構成を有し、その出力電圧（調整電圧ＶK）を信号処理装置２１''に供給する。ただし、この第３の実施形態では、調整電圧ＶKが水平ドライバ８、アナログ処理部１０及びＡ／Ｄ変換器１１の最適な動作電圧（例えば、２．５Ｖ）に合わせて設定されている。第３の実施形態においては、この外部レギュレート回路２からの出力電圧が、信号処理装置２１''に対する電源電圧となっている。
【００４４】
信号処理装置２１''は、先の信号処理装置２１、２１'と同様に、水平ドライバ８、信号処理回路９、タイミング制御回路１３及び出力回路１４を有し、デジタル処理部１２の前段に第１のレギュレート回路２２、出力回路１４の前段に第２のレギュレート回路２３を設けて構成される。
【００４５】
第１のレギュレート回路２２は、デジタル処理部１２及びタイミング制御回路１３の最適な動作電圧（例えば、２．０Ｖ）と同等の電圧を出力するように設定されており、外部レギュレート回路２からの調整電圧ＶＫを取り込んで、第１の電圧ＶＡ’を生成する。第２のレギュレート回路２３は、図１乃至図３と同様であり、外部レギュレート回路２からの調整電圧ＶＫを取り込んで、外部機器の入力レベルに応じた第２の電圧（ＶB）を生成する。また、これら２つの内部レギュレート回路は、図１乃至図３のレギュレート回路と同様に、制御信号ＲＥを受けて動作する。これにより、システムバス１５が未使用のときの電力消費を防止することができる。
【００４６】
この第３の実施形態によれば、第１の実施形態や第２の実施形態と同様に、信号処理装置２１''内の各回路に適した電圧を供給することができる。これにより、撮像装置としての動作特性を向上させることができると共に、消費電力の低減を図ることができる。
【００４７】
図５は、本願発明の第４の実施形態の構成を示すブロック図である。この図において、図１と同一の構成については同じ符号が付してあり、その説明を割愛する。
【００４８】
ここに示す撮像装置は、ＣＣＤイメージセンサ３、駆動装置４及び信号処理装置５１で構成される。信号処理装置５１は、水平ドライバ８、信号処理回路９、タイミング制御回路１３、出力回路１４、第１及び第２のレギュレート回路２２、５２で構成される。
【００４９】
第１のレギュレート回路２２は、その出力電圧が次続の水平ドライバ８及び信号処理回路９の最適動作電圧（例えば、２.０〜２.５Ｖ）に対応して設定されており、第１の電圧ＶAを出力する。第２のレギュレート回路５２は、その出力電圧が出力回路１４の最適動作電圧、即ち、外部機器の入力レベルに対応するように設定されており、出力回路１４に適した第２の電圧ＶBを出力する。この第２のレギュレート回路５２は、出力電圧が固定値でなく、複数の調整電圧が段階的に設定され、外部機器の変更に応じて、複数の調整電圧の何れかを選択して出力できるように構成されている。ここで、複数の調整電圧のそれぞれは、システムバス１５に接続され得る外部機器の入力レベルに合わせて予め設定されている。また、第２のレギュレート回路５２には、レジスタ５２ａが内蔵されており、出力電圧を決定する設定値Ｓが格納されている。
【００５０】
第２のレギュレート回路５２は、外部機器が変更されて、出力電圧を変更する場合、次のように動作する。先ず、外部機器が変更されると、ＣＰＵ１６から変更後の外部機器の動作電圧、或いは、動作タイミング等の動作条件を示す信号（図示せず）が信号処理装置２１に対して供給される。そして、各回路の動作条件の初期設定が行われる。このとき、第２のレギュレート回路５２では、外部機器の動作条件を示す信号に応答して、レジスタ５２ａから設定値Ｓが出力される。そして、変更後の外部機器の入力レベルと第２の電圧ＶBとを対応付けるように、出力電圧の電圧値が決定される。
【００５１】
図６は、第２のレギュレート回路５２の一例を示す回路構成図である。尚、この図において、図２に示すものと同一の構成については、同じ符号が付してある。第２のレギュレート回路５２は、Ｐチャンネル型トランジスタ３２、コンパレータ３４及び基準電圧発生部３５を含む電圧調整手段、抵抗器列６１、第１乃至第４のＮチャンネル型トランジスタ６２ａ〜６２ｄ、デコーダ６３及びレジスタ５２ａで構成される。
【００５２】
電圧調整手段は、電源供給端子３７と抵抗器列６１との間に接続され、抵抗器列６１で分圧される分圧出力ＶPと基準電圧発生部３５から出力される基準電圧ＶRとが等しくなるように、Ｐチャンネル型トランジスタ３２のオン抵抗を制御する。抵抗器列６１は、複数の抵抗器６１ａ〜６１ｅが直列に接続されて構成される。第１乃至第４のＮチャンネル型トランジスタ６２ａ〜６２ｄは、抵抗器列６１を構成する各抵抗器６１ａ〜６１ｅ間の接続点Ｐ1〜Ｐ5と電圧調整手段を短絡するように接続される。レジスタ５２ａは、予め設定される設定値Ｓを格納し、デコーダ６３を介して制御信号Ｓ１〜Ｓ４を第１乃至第４のＮチャンネル型トランジスタ６２ａ〜６２ｄのゲートに供給する。ここで、制御信号Ｓ１〜Ｓ４は、外部機器の入力レベルに対して、例えば、２ビットのデジタル値（０、０）、（０、１）、（１、０）及び（１、１）が対応付けられる設定値Ｓに対し、例えば、４ビットのデジタル値（１、０、０、０）、（０、１、０、０）、（０、０、１、０）及び（０、０、０、１）が対応付けられる。そして、この制御信号Ｓ1〜Ｓ3の「１」に、例えば、Ｈレベルが対応付けられ、「０」に対して、Ｌレベルが対応付けられる。
【００５３】
このように構成される第２のレギュレート回路５２は、外部機器が変更されたとき、次のように動作する。先ず、外部機器が変更されると、ＣＰＵ１６から変更後の外部機器の動作電圧、或いは、動作タイミング等の動作条件を示す信号（図示せず）が信号処理装置に対して供給されて、各回路の動作条件の初期設定が行われる。このとき、外部機器の動作条件を示す信号に応答して、調整電圧を決定するようにレジスタ５２ａからデコーダ６３を介して設定値Ｓが出力される。そして、デコードされた制御信号Ｓ１〜Ｓ４が第１乃至第４のトランジスタ６２ａ〜６２ｄのゲートに供給される。
【００５４】
次いで、第１乃至第４のトランジスタ６２ａ〜６２ｄが制御信号Ｓ１〜Ｓ４に応じて選択的に導通する。これに応じて、接続点Ｐ１〜Ｐ４の何れかとコンパレータ３４の非反転
入力端子とが接続される。これにより、複数の分圧出力ＶP1〜ＶP4から１つの出力が選択され、分圧出力ＶPとして供給される。そして、コンパレータ３４で、選択された分圧出力ＶPと基準電圧発生部３５から出力される基準電圧ＶRとが等しくなるように、Ｐチャンネル型トランジスタ３２のオン抵抗が制御され、外部機器の入力レベルの変更に従う第２の電圧ＶBが生成される。
【００５５】
このように第２のレギュレート回路５２は、複数の接続点Ｐ１〜Ｐ４での互いに異なる分圧出力ＶP1〜ＶP4のうちの１つを選択することで、第２の電圧ＶBを可変制御することができる。従って、複数の抵抗器６１ａ〜６１ｅの各抵抗値を、信号処理装置２１と接続され得る複数の外部機器の入力レベルに合わせて設定することで、外部機器の変更に対応することができる。このような構成は、信号処理装置にレギュレート回路を内蔵して１チップ構成とする場合、特に有効である。つまり、外部機器が変更されても、信号処理装置自体を変更する必要がなく、コストダウンを図るのに好適な構成となる。
【００５６】
また、第２のレギュレート回路５２は、図１に示す第１及び第２のレギュレート回路２２、２３と同様に、制御信号ＲＥを受けて動作する。即ち、制御信号ＲＥがシステムバス１５の未使用に対応するレベルを示すとき、第２の電圧ＶBの出力を停止すると共に、第２のレギュレート回路５２自身の動作を停止する。
【００５７】
尚、図５に示す第４の実施形態は、図７に示すように、図３に示す第２の実施形態の如く、デジタル処理部１２に対応して第３のレギュレート回路４２を設ける構成としても良い。この構成によれば、消費電力を更に低減させると共に、アナログ処理部及びデジタル処理部における動作特性を向上させることができる。また、この第４の実施形態は、図８に示すように、図４に示す第３の実施形態の如く、外部レギュレート回路２を設けたうえで、この外部レギュレート回路２の出力電圧（調整電圧ＶK）を水平ドライバ８、アナログ処理部１０及びＡ／Ｄ変換器１１に供給し、第１のレギュレート回路２２で生成される第１の電圧ＶA'（例えば、２Ｖ）をデジタル処理部１２及びタイミング制御回路１３へ供給する構成としても良い。但し、この場合、出力回路１４で必要となる動作電圧が外部レギュレート回路２の出力電圧よりも電圧値が低いことが条件となる。
【００５８】
図９は、本願発明の第５の実施形態の構成を示すブロック図である。この図において、図１と同一の構成については同じ符号が付してあり、その説明を割愛する。
【００５９】
ここに示す撮像装置は、ＣＣＤイメージセンサ３、駆動装置４及び信号処理装置７１で構成される。信号処理装置７１は、水平ドライバ８、信号処理回路９、タイミング制御回路１３、出力回路１４、第１及び第２のレギュレート回路７２、７３、スイッチ回路７４で構成される。
【００６０】
第１及び第２のレギュレート回路７２、７３は、電源供給端子を介してバッテリ（図示せず）から供給される電源電圧ＶDDを取り込んで所定の調整電圧を生成する。これら第１及び第２のレギュレート回路７２、７３は、次段の回路に合わせて出力電圧が設定されている。第１のレギュレート回路７２は、その出力電圧が次続の水平ドライバ８及び信号処理回路９の最適動作電圧（例えば、２.０〜２.５Ｖ）と同等となるように設定されており、第１の電圧ＶAを出力する。第２のレギュレート回路７３は、その出力電圧が出力回路１４の最適動作電圧（例えば、２.９Ｖ）、即ち、外部機器の入力レベルに対応するように設定されており、第２の電圧ＶBを出力する。
【００６１】
また、第１及び第２のレギュレート回路７２、７３は、ＣＣＤイメージセンサ３の動作状態に応じて動作するように構成されている。具体的には、ＣＣＤイメージセンサ３の動作状態に応じてＣＰＵ１６から出力される制御信号ＣＥを受けて動作するように構成され
、ＣＣＤイメージセンサ３が動作を停止しているとき、第１及び第２の電圧ＶA、ＶBの出力を停止して、出力側の電位を接地電位ＶG（例えば、０Ｖ）に引き下げる。このような構成によれば、ＣＣＤイメージセンサ３が停止している間に電源電圧が供給されるのが防止される。これにより、不要な電力消費がなされるのを回避することができる。
【００６２】
スイッチ回路７４は、電源電圧ＶDDと第２の電圧ＶBとを取り込み、外部機器の入力レベルに応じて電源電圧ＶDDと第２の電圧ＶBとの何れか一方を選択的に出力する。スイッチ回路７４は、２つの入力端子７４ａ、７４ｂと１つの出力端子７４ｃを備えて構成され、一方の入力端子７４ａが第２のレギュレート回路７３に接続され、他方の入力端子７４ｂが電源供給端子に接続される。そして、出力端子７４ｃが出力回路１４に接続される。また、スイッチ回路７４は、その接続状態を切り替える制御信号ＳＥをＣＰＵ１６から受けるように構成され、制御信号ＳＥに応答して出力電圧ＶHを切り替える。つまり、ＣＰＵ１６からスイッチ回路７４に対して、ＣＣＤイメージセンサ３及び外部機器の動作状態に応じて出力を切り替えるように指示が与えられ、スイッチ回路７４はその指示に従って２つの入力端子７４ａ、７４ｂと出力端子７４ｃとの接続状態を切り替える。
【００６３】
図１０は、第１及び第２のレギュレート回路７２、７３の一例を示す回路構成図である。この第１及び第２のレギュレート回路７２、７３は、図２に示す第１及び第２のレギュレート回路２２、２３と基本的に同一の構成である。相違する点は、接続切換部３１、コンパレータ３４及び基準電圧発生部３５がＣＣＤイメージセンサ３の動作状態に応じて動作するように構成されていることである。具体的には、接続切換部３１、コンパレータ３４及び基準電圧発生部３５は、制御信号ＣＥを受けて動作し、制御信号ＣＥがＣＣＤイメージセンサ３の駆動中に対応するレベルを示すとき、接続切換部３１が電源供給端子とＰチャンネル型トランジスタ３２とを接続し、基準電圧発生部３５が基準電圧ＶRを出力し、コンパレータ３４が分圧電圧ＶXと基準電圧ＶRとを等しくするようにＰチャンネル型トランジスタ３１のオン抵抗を制御する。一方、制御信号ＣＥがＣＣＤイメージセンサ３の動作の停止に対応するレベルを示すとき、接続切換部３１が電源供給端子とＰチャンネル型トランジスタ３２との接続を遮断し、コンパレータ３４及び基準電圧発生部３５がその動作を停止する。
【００６４】
このようにＣＣＤイメージセンサ３の動作の停止に応じて、レギュレート回路を構成する各部の動作を停止することで、レギュレート回路自身での電力消費量を削減することができる。これにより、消費電力を更に低減させることができる。
【００６５】
図１１は、図９の動作を示すタイミング図である。尚、この図において、ＣＰＵ１６から出力される制御信号ＣＥは、ＣＣＤイメージセンサ３の駆動中に対してＨレベルが対応付けられ、停止中に対してＬレベルが対応付けられるものとする。また、制御信号ＣＥと同様にＣＰＵ１６から出力される制御信号ＳＥは、スイッチ回路７４の出力電圧ＶHの電源電圧ＶDD側への切り替えに対し、Ｈレベルが対応付けられ、第２の電圧ＶB側への切り替えに対し、Ｌレベルが対応付けられるものとする。
【００６６】
以下の説明において、電源電圧ＶDDの電圧値をＶD[Ｖ]とし、第１及び第２のレギュレート回路７２、７３で生成される第１及び第２の電圧ＶA、ＶBの電圧値をそれぞれＶa[Ｖ]、Ｖb[Ｖ]とし、更に、接地点ＶGNDの電圧値をＶG[Ｖ]と定義する。
【００６７】
先ず、タイミングｔ1において、ＣＣＤイメージセンサ３及び外部機器が駆動中である。このとき、ＣＰＵ１６から出力される制御信号ＣＥはＨレベルを示し、制御信号ＳＥはＬレベルを示す。この結果、制御信号ＣＥに応答して、第１及び第２のレギュレート回路７２、７３が電源電圧ＶD[Ｖ]（例えば、３.２Ｖ）を取り込んで第１の電圧ＶAとしてＶa[Ｖ]（例えば、２.０〜２.５Ｖ）、第２の電圧ＶBとしてＶb[Ｖ]（例えば、２.９Ｖ)を発
生する。一方、制御信号ＳＥに応答して、切換回路７４が入力端子７４ａと出力端子７４ｃとを接続するように動作し、出力電圧ＶHとして第２の電圧ＶB側を選択する。そして、出力回路７４に動作電圧として電圧Ｖb[Ｖ]が供給される。これにより、信号処理回路９でＣＣＤイメージセンサ３から出力される画像信号Ｙ(t)に対し、所定の信号処理が施されると共に、信号処理回路９で処理された画像信号Ｙ'(n)が出力回路１４を介して外部機器側に出力される。
【００６８】
次いで、タイミングｔ2において、ＣＣＤイメージセンサ３のみが動作を停止し、外部機器が動作を続ける。このとき、制御信号ＣＥはＬレベルに立ち下がり、制御信号ＳＥはＨレベルに立ち上がる。この結果、制御信号ＣＥに応答して、第１及び第２のレギュレート回路７２、７３が第１及び第２の電ＶA、ＶBの出力を停止し、その出力電圧をＶG[Ｖ]（例えば、０Ｖ）とする。一方、制御信号ＳＥに応答して、スイッチ回路７４が入力端子７４ｂと出力端子７４ｃを接続するように動作し、出力電圧ＶHとして電源電圧ＶDD側を選択する。そして、信号処理回路９への動作電圧の供給を停止し、出力回路１４にのみ動作電圧として電圧ＶD[Ｖ]を供給する。これにより、出力回路１４の出力側をハイインピーダンス状態に設定し、外部機器側から出力回路側へ電流が流れるのを防止する。従って、信号処理装置７１と外部機器との接続を維持したままで、信号処理回路９への電源電圧の供給を停止することができる。換言すれば、外部機器の動作状態に拘わらず、ＣＣＤイメージセンサ３の動作状態に合わせて、信号処理回路９への電源電圧の供給を停止することができ、不要な電力消費を防止することができる。
【００６９】
そして、タイミングｔ3において、ＣＣＤイメージセンサ３に続いて外部機器が動作を停止する。このとき、制御信号ＣＥはＬレベルを保持し、制御信号ＳＥはＬレベルに立ち下がる。この結果、第１及び第２のレギュレート回路７２、７３からの第１及び第２の電圧ＶA、ＶBの出力は停止されたまま、制御信号ＳＥに応答して、スイッチ回路７４が第２の電圧ＶB側を選択するように動作する。これにより、出力回路１４への電源電圧の供給が停止される。従って、ＣＣＤイメージセンサ３及び外部機器が動作を停止しているとき、信号処理回路９及び出力回路１４に対して電源電圧が供給されるのが防止される。
【００７０】
ところで、信号処理装置７１には、出力電圧に制限のあるバッテリが電源として接続されるとは限らず、既にレギュレートされた電源電圧が供給される場合もある。このとき、調整電圧の電圧値が外部機器の入力レベル、即ち、出力回路１４で必要な電源電圧（例えば、２.９Ｖ）に設定されていることがあり得る。このような場合、ＣＣＤイメージセンサ３が動作中のとき、スイッチ回路７４は電源電圧ＶDD側を選択するように動作する。この結果、出力回路１４には電源電圧ＶDDが第２のレギュレート回路７３を介さずに直接供給され、電力消費が抑制される。つまり、レギュレート回路を介して電源電圧を供給する場合、レギュレート回路で少なからず電圧降下が生じ、電力が消費される。従って、電源電圧ＶDDが出力回路１４の動作電圧に合わせて設定されている場合、出力回路１４に直接電源電圧ＶDDを供給することで、この電力消費を回避することができる。尚、外部機器の動作状態に対しては、図１１に示すものと同様に動作する。即ち、外部機器が動作中のとき、スイッチ回路７４が電源電圧ＶDD側を選択してシステムバス１５の接続状態を維持する。一方、外部機器が動作を停止するとき、スイッチ回路７４が第２の電圧ＶB側を選択して出力回路１４への電源電圧の供給を停止する。
【００７１】
また、図９に示す第５の実施形態は、図１２に示すように、図３に示す第２の実施形態の如く、デジタル処理部１２に対応して第３のレギュレート回路４２を設ける構成としても良い。この構成によれば、消費電力を更に低減させると共に、アナログ処理部及びデジタル処理部における動作特性を向上させることができる。
【００７２】
更に、この第５の実施形態は、図１３に示すように、図４に示す第３の実施形態の如く
、外部レギュレート回路２を設けたうえで、この外部レギュレート回路２の出力電圧（調整電圧ＶK）を水平ドライバ８、アナログ処理部１０及びＡ／Ｄ変換器１１に供給し、第１のレギュレート回路７２で生成される第１の電圧ＶA'（例えば、２Ｖ）をデジタル処理部１２及びタイミング制御回路１３へ供給する構成としても良い。そして、このような構成において、図１４に示すように、撮像装置及び外部機器が共に動作するタイミングｔ１〜ｔ２において、入力端子７４ａ側を選択して出力回路１４へ第２の電圧ＶB’を出力すると共に、撮像装置だけが動作を停止するタイミングｔ２〜ｔ３において、入力端子７４ｂ側を選択して出力回路１４へ調整電圧ＶKを出力する。そして、撮像装置及び外部機器の両者が動作を停止するタイミングｔ３以降において、入力端子７４ａ側を選択して第２のレギュレート回路２３の出力側の電位ＶG[V]（例えば、０Ｖ）を出力回路１４へ出力する。この結果、出力回路１４へは、撮像装置及び外部機器の動作状態に応じた電圧が、適宜供給されることとなる。
【００７３】
図１５は、本願発明の第６の実施形態の構成を示すブロック図である。この図において、図１と同一の構成については同じ符号が付してあり、その説明を割愛する。
【００７４】
この第６の実施形態において、先の第１乃至第５の実施形態と異なる点は、外部レギュレート回路２を設けたうえで、この外部レギュレート回路２の出力電圧（調整電圧ＶK）を出力回路１４へ供給することにある。
【００７５】
ここに示す撮像装置は、外部レギュレート回路２、ＣＣＤイメージセンサ３、駆動装置４及び信号処理装置９１で構成される。信号処理装置９１は、水平ドライバ８、信号処理回路９、タイミング制御回路１３、出力回路１４及び第１のレギュレート回路２２で構成される。
【００７６】
外部レギュレート回路２は、バッテリ等の電源から供給される電源電圧ＶDDを取り込んで出力回路１４の動作電圧（例えば、２．９Ｖ）に合わせて設定される調整電圧ＶKに変換して出力する。
【００７７】
第１のレギュレート回路２２は、外部レギュレート回路２から出力される調整電圧ＶKを取り込んで第１の電圧ＶA（例えば、２．０〜２．５Ｖ）に変換し、次段の水平ドライバ８、信号処理回路９及びタイミング制御回路１４へ出力する。また、この第１のレギュレート回路２２は、図２に示すレギュレート回路と基本的に同一の構成を有し、ＣＣＤイメージセンサ３の動作状態に応答する制御信号ＣＥを接続切換部３１に受けて動作する。即ち、制御信号ＣＥが、例えば、Ｈレベルを示してＣＣＤイメージセンサ３が動作していることを示すとき、接続切換部３１が導通状態となって第１の電圧ＶAが生成される。一方、制御信号ＣＥがＬレベルを示してＣＣＤイメージセンサ３の動作が停止することを示すとき、接続切換部３１が電源供給端子とＰチャンネル型トランジスタ３２との接続を遮断し、第１の電圧ＶAの生成が停止される。これにより、撮像装置が動作を停止するときに、次段の回路へ動作電圧が供給されることがなく、不要な電力消費が為されるのを防止することができる。
【００７８】
この第６の実施形態によれば、図１に示す第１の実施形態と同様に、信号処理回路９及び出力回路１４のそれぞれに独立して電圧を供給することができ、各回路に適した動作電圧を供給することが可能となる。これにより、撮像装置としての消費電力の低減及び動作特性の向上の両立を図ることができる。
【００７９】
また、この第５の実施形態は、図１６に示すように、図３に示す第２の実施形態の如く、デジタル処理部１２に対応して第２のレギュレート回路２３を設ける構成としても良い。この構成によれば、消費電力を更に低減させると共に、アナログ処理部１０及びデジタ
ル処理部１２における動作特性を向上させることができる。
【００８０】
更に、この第５の実施形態は、図１７に示すように、外部レギュレート回路２から出力される調整電圧ＶK（例えば、２．５Ｖ）を、出力回路１４と共に、水平ドライバ８、アナログ処理部１０及びＡ／Ｄ変換器１１に供給する構成としても良い。但し、この場合、出力回路１４の動作電圧が水平ドライバ８、アナログ処理部１０及びＡ／Ｄ変換器１１の動作電圧に十分に近いことが条件となる。
【００８１】
以上のように本願発明によれば、信号処理回路及び出力回路のそれぞれに、適した動作電圧を供給することができる。これにより、消費電力を低減させると共に、各回路の動作特性を向上させることができる。尚、従来技術としてフレーム転送方式のＣＣＤイメージセンサを用いた撮像装置を例示しているが、本願発明は、これに限定されるものではない。即ち、撮像装置に採用されるＣＣＤイメージセンサは、フレーム転送方式、インターライン方式の何れの転送方式であっても良い。
【００８２】
また、以上の実施形態においては、水平ドライバ８に対して、アナログ処理部１０及びＡ／Ｄ変換器１１と同等の電圧を供給する構成としているが、これに限られるものではない。例えば、ＣＣＤイメージセンサ３の仕様によって、水平ドライバ８の最適な動作電圧がアナログ処理部１０及びＡ／Ｄ変換器１１の動作電圧よりもデジタル処理部１２及びタイミング制御回路１３の動作電圧に近くなったような場合には、デジタル処理部１２及びタイミング制御回路１３と同等の電圧を供給する構成としても良い。
【図面の簡単な説明】
【００８３】
【図１】本願発明の第１の実施形態の構成を示すブロック図である。
【図２】図１のレギュレート回路の一例を示す回路構成図である。
【図３】本願発明の第２の実施形態の構成を示すブロック図である。
【図４】本願発明の第３の実施形態の構成を示すブロック図である。
【図５】本願発明の第４の実施形態の構成を示すブロック図である。
【図６】図５に示す第２のレギュレート回路の一例を示す回路構成図である。
【図７】第４の実施形態の変形例を示すブロック図である。
【図８】第４の実施形態の別の変形例を示すブロック図である。
【図９】本願発明の第５の実施形態の構成を示すブロック図である。
【図１０】図９のレギュレート回路の一例を示す回路構成図である。
【図１１】図９の動作を説明するタイミング図である。
【図１２】第５の実施形態の変形例を示すブロック図である。
【図１３】第５の実施形態の別の変形例を示すブロック図である。
【図１４】図１３の動作を説明するタイミング図である。
【図１５】本願発明の第６の実施形態の構成を示すブロック図である。
【図１６】第６の実施形態の変形例を示すブロック図である。
【図１７】第６の実施形態の別の変形例を示すブロック図である。
【図１８】従来の撮像装置の構成を示すブロック図である。
【符号の説明】
【００８４】
２：レギュレート回路、３：ＣＣＤイメージセンサ、４：駆動装置、５：昇圧回路、６：垂直ドライバ、７、２１、２１'、２１''、５１、５１'、５１''：信号処理装置、７１、７１'、７１''、９１、９１'、９１''：信号処理装置、８：水平ドライバ、９：信号処理回路、１０：アナログ処理部、１１：Ａ／Ｄ変換器、１２：デジタル処理部、１３：タイミング制御回路、１４：出力回路、１５：システムバス、１６：ＣＰＵ、１７：メモリ、１８：ディスプレイドライバ、１９：表示パネル、２２、７２：第１レギュレート回路、２３、５２、７３：第２のレギュレート回路、４２、８１：第３のレギュレート回路、３
１：接続切換部、３２：Ｐチャンネル型トランジスタ、３３、６１：抵抗器列、３４：コンパレータ、３５：基準電圧発生部、５２ａ：レジスタ、６２ａ：第１のＮチャンネル型トランジスタ、６２ｂ：第２のＮチャンネル型トランジスタ、６２ｃ：第３のＮチャンネル型トランジスタ、６２ｄ：第４のＮチャンネル型トランジスタ、６３：デコーダ、７４：スイッチ回路
【図１】
2009022053.tif 000003
【図２】
2009022053.tif 000004
【図３】
2009022053.tif 000005
【図４】
2009022053.tif 000006
【図５】
2009022053.tif 000007
【図６】
2009022053.tif 000008
【図７】
2009022053.tif 000009
【図８】
2009022053.tif 000010
【図９】
2009022053.tif 000011
【図１０】
2009022053.tif 000012
【図１１】
2009022053.tif 000013
【図１２】
2009022053.tif 000014
【図１３】
2009022053.tif 000015
【図１４】
2009022053.tif 000016
【図１５】
2009022053.tif 000017
【図１６】
2009022053.tif 000018
【図１７】
2009022053.tif 000019
【図１８】
2009022053.tif 000020