(57)【要約】【課題】動作を開始するまでは出力端子から電圧が発生しないようにすることができる、突入電流を抑制するためのソフトスタート機能を備えた多出力電源回路を得る。【解決手段】出力電圧Ｖｏ１を生成して出力する昇圧型のスイッチングレギュレータをなす第１電源回路２の出力電圧Ｖｏ１を入力電圧として出力電圧Ｖｏ２を生成して出力する昇圧型のチャージポンプ回路をなす第２電源回路３において、入力電圧である第１電源回路２の出力電圧Ｖｏ１を出力端子ＯＵＴ２より出力する経路である、ダイオードＤ１１及びＤ１２の直列回路に直列にＰＭＯＳトランジスタＭ１１を設け、第２電源回路３が昇圧動作を開始する直前に、ＰＭＯＳトランジスタＭ１１をオンさせるようにした。【選択図】図１
2009022092.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された第１入力電圧から所定の定電圧を生成し、対応する第１出力端子から出力する第１電源回路と、
該第１電源回路の出力電圧を第２入力電圧とし、該第２入力電圧から予め設定された定電圧を生成して対応する第２出力端子から出力する１つ以上の第２電源回路と、
を備え、前記第１入力電圧を異なる所定の各定電圧に変換して、対応する各出力端子から出力電圧としてそれぞれ出力する多出力電源回路において、
前記第２電源回路は、
前記第２入力電圧の電圧変換を行って前記第２出力端子に出力する電圧変換回路部と、
前記第２出力端子から出力される電圧が所定の定電圧になるように該電圧変換回路部の電圧変換動作を制御する制御回路部と、
前記電圧変換回路部における前記第２入力電圧が入力される入力経路に設けられたスイッチと、
を備え、
前記制御回路部は、前記スイッチの動作制御を行い、前記電圧変換回路部に対して電圧変換動作を開始させる直前に前記スイッチをオンさせて導通状態にし、前記電圧変換回路部へ第２入力電圧が入力されるようにすることを特徴とする多出力電源回路。
【請求項２】
前記制御回路部は、前記スイッチをオンさせて導通状態にする際、前記スイッチのオン抵抗を所定の速度で低下させることを特徴とする請求項１記載の多出力電源回路。
【請求項３】
前記電圧変換回路部は、前記第２入力電圧の昇圧を行って前記第２出力端子に出力し、前記制御回路部は、前記第２出力端子から出力される電圧が所定の定電圧になるように該電圧変換回路部の昇圧動作を制御することを特徴とする請求項１又は２記載の多出力電源回路。
【請求項４】
前記第２電源回路は、昇圧型チャージポンプ回路をなすことを特徴とする請求項３記載の多出力電源回路。
【請求項５】
前記第２電源回路は、インダクタを用いたチョッパ型昇圧回路をなすことを特徴とする請求項３記載の多出力電源回路。
【請求項６】
前記第２電源回路は、昇圧型のスイッチングレギュレータをなすことを特徴とする請求項５記載の多出力電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電圧を生成して出力する多出力電源回路に関し、特に各出力電圧を所定の時間間隔で順次出力するようにした多出力電源回路に関する。
【背景技術】
【０００２】
図６は、複数の電源電圧を所望の順序で出力する従来の電源回路の構成例を示したブロック図である（例えば、特許文献１参照。）。
図６において、入力に入力電圧が入力され、該入力電圧が所定の電圧以上になると入力電圧監視回路１０５の出力信号により、リセット回路１０６から出力されているリセット信号が解除され、リセットされていた突入電流抑制回路１０１とブースト回路１０２が動作を開始する。ブースト回路１０２の出力電圧でコンデンサＣ１０１が充電され、ブースト回路１０２の出力端の電圧が上昇する。該電圧は、充電電圧監視回路１０７で監視されている。
【０００３】
タイミング回路１０８は、入力電圧監視回路１０５からの前記入力電圧の立ち上り又は立ち下りを検出したことを示す信号と、充電電圧監視回路１０７によるコンデンサＣ１０１の充電電圧の検出信号とに基づいて、各ＤＣ−ＤＣ変換回路１０３及び１０４に対する起動停止回路１０９及び１１０を、予め設定した動作順序にしたがって制御する。
しかし、ＤＣ−ＤＣ変換回路１０３及び１０４に昇圧型のＤＣ−ＤＣ変換回路を使用すると、ＤＣ−ＤＣ変換回路１０３及び１０４が起動する前に出力端子１１１及び１１２に電圧が発生するという問題があった。
【０００４】
図７は、図６のブースト回路１０２及びＤＣ−ＤＣ変換回路１０３，１０４の回路例を示した図である。
図７では、図６のブースト回路１０２としてインダクタＬａを使用した昇圧回路１２０を、ＤＣ−ＤＣ変換回路１０３又は１０４として、昇圧型チャージポンプ回路１３０を使用している。
図８は、図７の昇圧回路１２０の出力電圧Ｖｏ１と、図７の昇圧型チャージポンプ回路１３０の出力電圧Ｖｏ２の立ち上り特性の例を示した図である。なお、図８では、実線が出力電圧Ｖｏ１を、破線が出力電圧Ｖｏ２をそれぞれ示している。
【０００５】
図８において、時刻Ｔ１で入力電圧Ｖｉｎが入力端子ＩＮに入力されると、昇圧回路１２０の出力電圧Ｖｏ１は、制御回路１２１に内蔵されているソフトスタート回路（図示せず）によって所定の傾斜で上昇する。このとき、昇圧型チャージポンプ回路１３０の出力端子ＯＵＴ２からは、昇圧回路１２０の出力電圧Ｖｏ１がダイオードＤｂとＤｃを介して出力されてしまう。また、時刻Ｔ２で昇圧型チャージポンプ回路１３０が動作を開始すると、出力電圧Ｖｏ２は昇圧型チャージポンプ回路１３０の設定電圧Ｖ２まで上昇する。
【特許文献１】特開２００４−９６８６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、時刻Ｔ２で昇圧型チャージポンプ回路１３０が動作を開始する前に、出力端子ＯＵＴ２から出力電圧Ｖｏ１よりもやや小さい電圧が出力されるため、該電圧が出力端子ＯＵＴ２に接続された負荷（図示せず）に悪影響を与える場合があった。
【０００７】
本発明は、このような問題を解決するためになされたものであり、動作を開始するまでは出力端子から電圧が発生しないようにすることができる、突入電流を抑制するためのソフトスタート機能を備えた多出力電源回路を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る多出力電源回路は、入力端子に入力された第１入力電圧から所定の定電圧を生成し、対応する第１出力端子から出力する第１電源回路と、
該第１電源回路の出力電圧を第２入力電圧とし、該第２入力電圧から予め設定された定電圧を生成して対応する第２出力端子から出力する１つ以上の第２電源回路と、
を備え、前記第１入力電圧を異なる所定の各定電圧に変換して、対応する各出力端子から出力電圧としてそれぞれ出力する多出力電源回路において、
前記第２電源回路は、
前記第２入力電圧の電圧変換を行って前記第２出力端子に出力する電圧変換回路部と、
前記第２出力端子から出力される電圧が所定の定電圧になるように該電圧変換回路部の電圧変換動作を制御する制御回路部と、
前記電圧変換回路部における前記第２入力電圧が入力される入力経路に設けられたスイッチと、
を備え、
前記制御回路部は、前記スイッチの動作制御を行い、前記電圧変換回路部に対して電圧変換動作を開始させる直前に前記スイッチをオンさせて導通状態にし、前記電圧変換回路部へ第２入力電圧が入力されるようにするものである。
【０００９】
また、前記制御回路部は、前記スイッチをオンさせて導通状態にする際、前記スイッチのオン抵抗を所定の速度で低下させるようにしてもよい。
【００１０】
また、前記電圧変換回路部は、前記第２入力電圧の昇圧を行って前記第２出力端子に出力し、前記制御回路部は、前記第２出力端子から出力される電圧が所定の定電圧になるように該電圧変換回路部の昇圧動作を制御するようにした。
【００１１】
具体的には、前記第２電源回路は、昇圧型チャージポンプ回路をなすようにした。
【００１２】
また、前記第２電源回路は、インダクタを用いたチョッパ型昇圧回路をなすようにしてもよい。
【００１３】
具体的には、前記第２電源回路は、昇圧型のスイッチングレギュレータをなすようにした。
【発明の効果】
【００１４】
本発明の多出力電源回路によれば、電圧変換回路部における前記第２入力電圧が入力される入力経路にスイッチを設け、電圧変換回路部に対して電圧変換動作を開始させる直前に該スイッチをオンさせて導通状態にするようにした。このことから、第２電源回路の動作開始前に第２電源回路の出力端子から不用意に電圧が出力されることを防止できる。
【００１５】
また、前記スイッチをオンさせて導通状態にする際、前記スイッチのオン抵抗を所定の速度で低下させるようにしたことから、スイッチをオンさせた際の突入電流の発生を抑制することができる。
【発明を実施するための最良の形態】
【００１６】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における多出力電源回路の回路例を示した図である。
図１において、多出力電源回路１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを異なる所定の各定電圧に昇圧して、対応する出力端子ＯＵＴ１及びＯＵＴ２から出力電圧Ｖｏ１及びＶｏ２としてそれぞれ出力する。
多出力電源回路１は、出力電圧Ｖｏ１を生成して出力する昇圧型のスイッチングレギュレータをなす第１電源回路２と、第１電源回路２の出力電圧Ｖｏ１を入力電圧として出力電圧Ｖｏ２を生成して出力する昇圧型のチャージポンプ回路をなす第２電源回路３とを備えている。
【００１７】
第１電源回路２は、インダクタＬ１と、入力された制御信号に応じて入力電圧Ｖｉｎを昇圧する昇圧動作を行うためのスイッチングを行い、オンして導通状態になるとインダクタＬ１に対して入力電圧Ｖｉｎで充電を行うＮＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、整流用のダイオードＤ１とを備えている。更に、第１電源回路２は、出力電圧Ｖｏ１が所定の定電圧になるようにスイッチングトランジスタＭ１に対するスイッチング制御を行う制御回路５と、平滑用のコンデンサＣ１とを備えている。
【００１８】
第２電源回路３は、制御回路１１と、ＰＭＯＳトランジスタＭ１１と、バッファ１２と、ダイオードＤ１１，Ｄ１２と、フライングコンデンサＣ１１と、出力コンデンサＣ１２とを備えている。なお、ＰＭＯＳトランジスタＭ１１はスイッチを、制御回路１１は制御回路部をそれぞれなし、バッファ１２、ダイオードＤ１１，Ｄ１２、フライングコンデンサＣ１１及び出力コンデンサＣ１２は電圧変換回路部をなす。
【００１９】
第１電源回路２において、入力端子ＩＮとスイッチングトランジスタＭ１のドレインとの間にインダクタＬ１が接続され、スイッチングトランジスタＭ１のソースは接地電圧に接続されている。また、インダクタＬ１とスイッチングトランジスタＭ１のドレインとの接続部にはダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードは出力端子ＯＵＴ１に接続されている。出力端子ＯＵＴ１と接地電圧との間には、コンデンサＣ１が接続されている。制御回路５は、入力電圧Ｖｉｎを電源にして作動し、出力電圧Ｖｏ１の電圧に応じてスイッチングトランジスタＭ１のスイッチング制御を行う。
【００２０】
第２電源回路３において、ＰＭＯＳトランジスタＭ１１のソースは出力端子ＯＵＴ１に接続され、ＰＭＯＳトランジスタＭ１１のドレインはダイオードＤ１１のアノードに接続されている。ダイオードＤ１１のカソードはダイオードＤ１２のアノードに接続され、ダイオードＤ１２のカソードは出力端子ＯＵＴ２に接続されている。バッファ１２の入力端とＰＭＯＳトランジスタＭ１１のゲートは制御回路１１に接続され、バッファ１２の出力端とダイオードＤ１１のカソードとの間にはフライングコンデンサＣ１１が接続されている。出力端子ＯＵＴ２と接地電圧との間には出力コンデンサＣ１２が接続され、制御回路１１及びバッファ１２は、出力電圧Ｖｏ１を電源にして作動している。制御回路１１は、出力電圧Ｖｏ２の電圧に応じたクロック信号ＣＬＫを生成して出力する。
【００２１】
このような構成において、第１電源回路２では、制御回路５は、出力電圧Ｖｏ１が所定の定電圧になるようにスイッチングトランジスタＭ１に対するスイッチング制御を行う。例えば、制御回路５は、出力電圧Ｖｏ１を分圧して分圧電圧Ｖｆｂを生成し、該分圧電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとの電圧差を増幅して信号ＥＡｏを生成する。更に、制御回路５は、所定の三角波信号ＴＷを使用して信号ＥＡｏをＰＷＭ変調してパルス信号Ｓｐｗｍを生成し、該パルス信号Ｓｐｗｍを使用してスイッチングトランジスタＭ１のスイッチング制御を行い、出力電圧Ｖｏ１が設定電圧Ｖ１になるようにする。また、制御回路５は、起動してから所定時間は、パルス信号Ｓｐｗのオンデューティサイクルが所定の速度で徐々に大きくなるようにするために、例えば、基準電圧Ｖｒｅｆの電圧を所定の速度で徐々に上昇させて、入力端子ＩＮからの過大な突入電流と出力電圧Ｖｏ１のオーバーシュートを防止するソフトスタート動作を行う。
【００２２】
第２電源回路３では、制御回路１１がＰＭＯＳトランジスタＭ１１をオンさせてバッファ１２にクロック信号ＣＬＫを出力すると、該クロック信号ＣＬＫに応じて出力電圧Ｖｏ１が昇圧され出力端子ＯＵＴ２から出力電圧Ｖｏ２として出力される。このとき、制御回路１１は、出力電圧Ｖｏ２が設定電圧Ｖ２になるようにクロック信号ＣＬＫを生成して出力する。
ここで、図２は、起動時における第１電源回路２の出力電圧Ｖｏ１と、第２電源回路３の出力電圧Ｖｏ２の電圧変化例を示した図であり、図２を使用して図１の多出力電源回路１の動作についてもう少し詳細に説明する。なお、図２では、実線が出力電圧Ｖｏ１を、破線が出力電圧Ｖｏ２をそれぞれ示している。
【００２３】
図２において、時刻Ｔ１で入力端子ＩＮに所定の入力電圧Ｖｉｎが入力されると、第１電源回路２は動作を開始する。制御回路５はソフトスタート回路を内蔵していることから、出力電圧Ｖｏ１は所定の速度で上昇する。この時点では、ＰＭＯＳトランジスタＭ１１は制御回路１１からの制御信号によってオフして遮断状態になっているため、出力電圧Ｖｏ１が第２電源回路３の出力端子ＯＵＴ２から出力されることはない。
出力電圧Ｖｏ１が設定電圧Ｖ１まで立ち上がった後、時刻Ｔ２になると、制御回路１１はＰＭＯＳトランジスタＭ１１のゲート電圧をローレベルに下げて、ＰＭＯＳトランジスタＭ１１をオンさせて導通状態にする。すると、出力電圧Ｖｏ１がＰＭＯＳトランジスタＭ１１、ダイオードＤ１１及びＤ１２を介して出力端子ＯＵＴ２に出力されるため、出力電圧Ｖｏ２は、破線で示すように、設定電圧Ｖ１まで急速に立ち上がる。
【００２４】
更に、時刻Ｔ３で制御回路１１がバッファ１２にクロック信号ＣＬＫを出力して昇圧動作を開始し、出力電圧Ｖｏ２は設定電圧Ｖ２まで上昇する。このとき、制御回路１１に内蔵されているソフトスタート回路の働きで、出力電圧Ｖｏ２は所定の速度で立ち上がるようになる。
このように、本第１の実施の形態における多出力電源回路は、第２電源回路３において、入力電圧である第１電源回路２の出力電圧Ｖｏ１が出力端子ＯＵＴ２から出力される経路である、ダイオードＤ１１及びＤ１２の直列回路に直列にＰＭＯＳトランジスタＭ１１を設け、第２電源回路３が昇圧動作を開始する直前に、ＰＭＯＳトランジスタＭ１１をオンさせるようにした。このことから、それ以前に第１電源回路２の出力電圧Ｖｏ１が立ち上がっても、第２電源回路３の出力端子ＯＵＴ２から出力されることがなくなり、第２電源回路３の出力端子ＯＵＴ２に接続された負荷に悪影響を与える電圧の発生を防止することができる。
【００２５】
第２の実施の形態．
前記第１の実施の形態では、図２から分かるように、時刻Ｔ２でＰＭＯＳトランジスタＭ１１がオンすると、インピーダンスの小さい、ＰＭＯＳトランジスタＭ１１、ダイオードＤ１１及びＤ１２を介して、第１電源回路２の出力電圧Ｖｏ１で出力コンデンサＣ１２を充電するために大電流が流れ、いわゆる突入電流が発生する。該突入電流によって、第２電源回路３の出力電圧Ｖｏ２は急速に立ち上がるが、該突入電流の影響で、第１電源回路２の出力電圧Ｖｏ１が一瞬低下したり、第１電源回路２や第２電源回路３の構成部品に大電流に耐えるものを使用する必要が生じてコストの上昇につながるという問題が考えられる。このような突入電流を抑制するようにしたものを本発明の第２の実施の形態とする。
【００２６】
図３は、本発明の第２の実施の形態における多出力電源回路の回路例を示した図である。なお、図３では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図３における図１との相違点は、図１の第２電源回路３にスタート制御回路２１を追加したことにあり、これに伴って、図１の第２電源回路３を第２電源回路３ａにし、図１の多出力電源回路１を多出力電源回路１ａにした。
図３において、多出力電源回路１ａは、入力端子ＩＮに入力された入力電圧Ｖｉｎを異なる所定の各定電圧に昇圧して、対応する出力端子ＯＵＴ１及びＯＵＴ２から出力電圧Ｖｏ１及びＶｏ２としてそれぞれ出力する。
【００２７】
多出力電源回路１ａは、第１電源回路２と、第１電源回路２の出力電圧Ｖｏ１を入力電圧として出力電圧Ｖｏ２を生成して出力する昇圧型のチャージポンプ回路をなす第２電源回路３ａとを備えている。
第２電源回路３ａにおいて、バッファ１２の入力端は制御回路１１に接続され、ＰＭＯＳトランジスタＭ１１のゲートはスタート制御回路２１に接続されている。スタート制御回路２１は、制御回路１１から入力された制御信号に応じてＰＭＯＳトランジスタＭ１１の動作制御を行う。なお、図３では、制御回路１１及びスタート制御回路２１が制御回路部をなす。
スタート制御回路２１は、制御回路１１からＰＭＯＳトランジスタＭ１１をオンさせる信号が入力されると、ＰＭＯＳトランジスタＭ１１のゲート電圧を徐々に低下させて、ＰＭＯＳトランジスタＭ１１のインピーダンスが徐々に小さくなるようにＰＭＯＳトランジスタＭ１１を制御する。
【００２８】
この結果、図４に示すように、時刻Ｔ２で制御回路１１がＰＭＯＳトランジスタＭ１１をオンさせる信号を出力しても、初期はＰＭＯＳトランジスタＭ１１のインピーダンスが大きいため、出力コンデンサＣ１２の充電電流は小さく抑えられ、大電流の突入電流が発生することを回避できる。しかし、スタート制御回路２１は、時刻Ｔ３でバッファ回路１２に制御回路１１からクロック信号ＣＬＫが出力されるまでには、ＰＭＯＳトランジスタＭ１１は完全にオンさせてインピーダンスの小さい状態にする。なお、スタート制御回路２１は、抵抗とコンデンサを用いた積分回路等のような公知の回路で構成することできる。
【００２９】
このように、本第２の実施の形態における多出力電源回路は、前記第１の実施の形態の第２電源回路３にスタート制御回路２１を追加して、ＰＭＯＳトランジスタＭ１１オンさせる際は、ＰＭＯＳトランジスタＭ１１のインピーダンスが徐々に小さくなるようにＰＭＯＳトランジスタＭ１１を制御するようにした。このことから、前記第１の実施の形態と同様の効果を得ることができると共に、第２電源回路３ａの作動開始時に突入電流が発生しないようにすることができ、信頼性を向上させることができると共にコストの低減を図ることができる。
【００３０】
第３の実施の形態．
前記第１及び第２の実施の形態では、第２電源回路に昇圧型のチャージポンプ回路を使用した場合を例にして示したが、第２電源回路にインダクタを使用したチョッパ型昇圧回路、例えば昇圧型スイッチングレギュレータを使用してもよく、このようにしたものを本発明の第３の実施の形態とする。
図５は、本発明の第３の実施の形態における多出力電源回路の回路例を示した図である。なお、図５では、図３と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図３との相違点のみ説明する。
図５における図３との相違点は、図３の第２電源回路３ａを昇圧型スイッチングレギュレータにしたことにあり、これに伴って、図３の第２電源回路３ａを第２電源回路３ｂにし、図３の多出力電源回路１ａを多出力電源回路１ｂにした。
【００３１】
図５において、多出力電源回路１ｂは、入力端子ＩＮに入力された入力電圧Ｖｉｎを異なる所定の各定電圧に昇圧して、対応する出力端子ＯＵＴ１及びＯＵＴ２から出力電圧Ｖｏ１及びＶｏ２としてそれぞれ出力する。
多出力電源回路１ｂは、第１電源回路２と、第１電源回路２の出力電圧Ｖｏ１を入力電圧として出力電圧Ｖｏ２を生成して出力する昇圧型のスイッチングレギュレータをなす第２電源回路３ｂとを備えている。
【００３２】
第２電源回路３ｂは、インダクタＬ２と、入力された制御信号に応じて入力された電圧Ｖｏ１を昇圧する昇圧動作を行うためのスイッチングを行い、オンして導通状態になるとインダクタＬ２に対して電圧Ｖｏ１で充電を行うＮＭＯＳトランジスタからなるスイッチングトランジスタＭ２と、整流用のダイオードＤ２とを備えている。更に、第２電源回路３ｂは、出力電圧Ｖｏ２が所定の定電圧になるようにスイッチングトランジスタＭ２に対するスイッチング制御を行う制御回路１１ｂと、平滑用のコンデンサＣ２と、ＰＭＯＳトランジスタＭ１１と、スタート制御回路２１とを備えている。なお、制御回路１１ｂ及びスタート制御回路２１は制御回路部をなし、インダクタＬ２、スイッチングトランジスタＭ２、ダイオードＤ２及びコンデンサＣ２は電圧変換回路部をなす。
【００３３】
第２電源回路３ｂにおいて、ＰＭＯＳトランジスタＭ１１のソースは出力電圧Ｖｏ１に接続され、ＰＭＯＳトランジスタＭ１１のドレインとスイッチングトランジスタＭ２のドレインとの間にインダクタＬ２が接続され、スイッチングトランジスタＭ２のソースは接地電圧に接続されている。また、インダクタＬ２とスイッチングトランジスタＭ２のドレインとの接続部にはダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードは出力端子ＯＵＴ２に接続されている。出力端子ＯＵＴ２と接地電圧との間には、コンデンサＣ２が接続されている。制御回路１１ｂは、電圧Ｖｏ１を電源にして作動し、出力電圧Ｖｏ２の電圧に応じてスイッチングトランジスタＭ２のスイッチング制御を行う。ＰＭＯＳトランジスタＭ１１のゲートはスタート制御回路２１に接続されている。スタート制御回路２１は、制御回路１１ｂから入力された制御信号に応じてＰＭＯＳトランジスタＭ１１の動作制御を行う。
【００３４】
このような構成において、第２電源回路３ｂにおけるスイッチングレギュレータとしての動作は、第１電源回路２と同様であるのでその説明を省略する。
第２電源回路３ｂにおいて、ＰＭＯＳトランジスタＭ１１がなく、インダクタＬ２に電圧Ｖｏ１が直接入力されている場合は、第１電源回路２の出力電圧Ｖｏ１が第２電源回路３ｂの出力端子ＯＵＴ２から出力されてしまう。これを防ぐために、電圧Ｖｏ１とインダクタＬ２の間にＰＭＯＳトランジスタＭ１１を挿入している。
【００３５】
なお、制御回路１１ｂの動作と図３の制御回路１１の動作の相違点は、クロック信号ＣＬＫの代わりにパルス信号ＳｐｗｍをスイッチングトランジスタＭ２のゲートに出力するようにしたことにあり、スタート制御回路２１への制御信号の出力動作は図３の制御回路１１と同様である。また、スタート制御回路２１によるＰＭＯＳトランジスタＭ１１の動作制御についても図３と同様であるのでその説明を省略する。
【００３６】
また、図５では、図３の第２電源回路３ａを昇圧型スイッチングレギュレータにした場合を例にして示しているが、図１の第２電源回路３を昇圧型スイッチングレギュレータにした場合は、図５のスタート制御回路２１をなくし、制御回路１１ｂがＰＭＯＳトランジスタＭ１１のスイッチング制御を行うようにすればよい。
このように、第１及び第２の実施の形態における第２電源回路を昇圧型のスイッチングレギュレータにした本第３の実施の形態における多出力電源回路は、前記第１及び第２の実施の形態と同様の効果を得ることができる。
【００３７】
なお、前記第１から第３の各実施の形態では、第２電源回路が１つである場合を例にして説明したが、本発明は、第２電源回路を２つ以上備えている場合においても適用することができ、この場合、各第２電源回路にそれぞれＰＭＯＳトランジスタＭ１１を設けることで、各第２電源回路が動作を開始する前に第１電源回路２の出力電圧Ｖｏ１が各第２電源回路から出力されることを防止できる。
また、前記第１から第３の各実施の形態では、第１電源回路２は昇圧型スイッチングレギュレータをなしている場合を例にして説明したが、本発明はこれに限定するものではなく、第１電源回路２は入力電圧Ｖｉｎを所定の電圧に変換して出力するものであればよい。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施の形態における多出力電源回路の回路例を示した図である。
【図２】図１の多出力電源回路１の起動時における出力電圧Ｖｏ１と出力電圧Ｖｏ２の電圧変化例を示した図である。
【図３】本発明の第２の実施の形態における多出力電源回路の回路例を示した図である。
【図４】図３の多出力電源回路１ａの起動時における出力電圧Ｖｏ１と出力電圧Ｖｏ２の電圧変化例を示した図である。
【図５】本発明の第３の実施の形態における多出力電源回路の回路例を示した図である。
【図６】従来の電源回路の構成例を示したブロック図である。
【図７】従来の多出力電源回路の回路例を示した図である。
【図８】図７の多出力電源回路の起動時における出力電圧Ｖｏ１と出力電圧Ｖｏ２の電圧変化例を示した図である。
【符号の説明】
【００３９】
１，１ａ，１ｂ  多出力電源回路
２  第１電源回路
３，３ａ，３ｂ  第２電源回路
５，１１，１１ｂ  制御回路
１２  バッファ
２１  スタート制御回路
Ｌ１，Ｌ２  インダクタ
Ｍ１，Ｍ２  スイッチングトランジスタ
Ｄ１，Ｄ２，Ｄ１１，Ｄ１２  ダイオード
Ｍ１１  ＰＭＯＳトランジスタ
Ｃ１，Ｃ２，Ｃ１１，Ｃ１２  コンデンサ
【図１】
2009022092.tif 000003
【図２】
2009022092.tif 000004
【図３】
2009022092.tif 000005
【図４】
2009022092.tif 000006
【図５】
2009022092.tif 000007
【図６】
2009022092.tif 000008
【図７】
2009022092.tif 000009
【図８】
2009022092.tif 000010