(57)【要約】【課題】マイクロプロセッサのプログラム書込回路の回路規模を小型化する。【解決手段】複数の接続端子を備えた外部接続用ジャックと、第1の外部接続端子に一端が接続され、マイクロプロセッサから出力された信号を伝送する第1の信号ラインと、第２の外部接続端子に一端が接続され、マイクロプロセッサに入力される信号を伝送する第２の信号ラインと、各特定ポートを外部バスラインと第1，第２の信号ラインの他端に択一に接続するスイッチ回路と、該スイッチ回路の制御端子及び制御ポートに一端が接続され、他端が第３の外部接続端子に接続された第３の信号ラインと、第４の外部接続端子に接続されたグランドラインと、外部接続用ジャックと嵌め合う第１〜第４の接続端子を備えるプラグと、第1、第２の接続端子と接続する信号ケーブル及び第３の接続端子と第４の接続端子とを短絡させる短絡ケーブルを備えた専用接続ケーブルとを備える。【選択図】図１
2009217574.tif 000002
【特許請求の範囲】
【請求項１】
２つの特定ポートをプログラム書込みポートと共用すると共に所定の制御ポートに入力される切換信号に基づいて動作モードが通常モードとプログラム書込みモードとに切り替わるマイクロプロセッサにプログラムを書き込むための回路であって、
複数の接続端子を備えた外部接続用ジャックと、
第1の外部接続端子に一端が接続され、マイクロプロセッサから出力された信号を伝送する第1の信号ラインと、
第２の外部接続端子に一端が接続され、マイクロプロセッサに入力される信号を伝送する第２の信号ラインと、
前記各特定ポートを外部バスラインと前記第1，第２の信号ラインの他端に択一に接続するスイッチ回路と、
該スイッチ回路の制御端子及び前記制御ポートに一端が接続され、他端が第３の外部接続端子に接続された第３の信号ラインと、
第４の外部接続端子に接続されたグランドラインと、
前記外部接続用ジャックと嵌め合う第１〜第４の接続端子を備えるプラグと、前記第1、第２の接続端子と接続する信号ケーブル及び前記第３の接続端子と前記第４の接続端子とを短絡させる短絡ケーブルを備えた専用接続ケーブルと
を備えることを特徴とするプログラム書込回路。
【請求項２】
特定ポートはアドレスポートであり、外部バスラインはアドレスバスラインであることを特徴とする請求項１記載のプログラム書込回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラム書込回路に関する。
【背景技術】
【０００２】
下記非特許文献１には、ルネッサンステクノロジ製のマイクロプロセッサ（型番：HD64F2238M）の仕様が開示されている。このHD64F2238Mは、フラッシュＲＯＭを内蔵するタイプのマイクロプロセッサであり、２つのアドレスポートA17，A18をプログラム書込みポートTXD2，RXD2と共用する仕様になっている。すなわち、このマイクロプロセッサは、通常はアドレスポートA17，A18として機能する２つの端子をモード切替によってプログラム書込みポートTXD2，RXD2に機能変更するものである。
【非特許文献１】「http://japan.renesas.com/」：ルネッサンステクノロジ社の日本語ホームページのアドレス（URL）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上記マイクロプロセッサにおいて、フラッシュＲＯＭに書き込まれているプログラムの内容を書き換えるためには、マイクロプロセッサを通常の動作モードからプログラム書込みモードに移行させ、かつ、アドレスポートA17/TXD2，A18/RXD2にプログラムを書き込むための信号ラインをアドレスバスに代えて接続する必要があり、このような機能を有するプログラム書込回路をマイクロプロセッサが実装されたプリント配線板上に実装する必要がある。
しかしながら、このようなプログラム書込回路は、プログラムの書き込みのみに必要なものであり、マイクロプロセッサの通常動作に必要なものではないので、プリント配線板上の実装スペースを大きく占有することは好ましくなく、よって回路規模を極力小規模にすることが望まれる。
【０００４】
本発明は、上述した事情に鑑みてなされたものであり、プログラム書込みポート用のポートを他の機能と共用するタイプのマイクロプロセッサのプログラム書込回路の回路規模を小型化することを目的とするものである。
ことを目的とするものである。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明では、第１の解決手段として、２つの特定ポートをプログラム書込みポートと共用すると共に所定の制御ポートに入力される切換信号に基づいて動作モードが通常モードとプログラム書込みモードとに切り替わるマイクロプロセッサにプログラムを書き込むための回路であって、複数の接続端子を備えた外部接続用ジャックと、第1の外部接続端子に一端が接続され、マイクロプロセッサから出力された信号を伝送する第1の信号ラインと、第２の外部接続端子に一端が接続され、マイクロプロセッサに入力される信号を伝送する第２の信号ラインと、各特定ポートを外部バスラインと第1，第２の信号ラインの他端に択一に接続するスイッチ回路と、該スイッチ回路の制御端子及び制御ポートに一端が接続され、他端が第３の外部接続端子に接続された第３の信号ラインと、第４の外部接続端子に接続されたグランドラインと、外部接続用ジャックと嵌め合う第１〜第４の接続端子を備えるプラグと、第1、第２の接続端子と接続する信号ケーブル及び第３の接続端子と前記第４の接続端子とを短絡させる短絡ケーブルを備えた専用接続ケーブルとを備える、という手段を採用する。
【０００６】
第２の解決手段として、上記第１の手段において、特定ポートはアドレスポートであり、外部バスラインはアドレスバスラインである、という手段を採用する。
【発明の効果】
【０００７】
本発明によれば、外部接続用ジャックに短絡ケーブルのプラグを嵌め合わせると、マイクロプロセッサが自動的にプログラム書込みモードとに切り替わると共に、外部バスラインに代えて第1，第２の信号ラインが特定ポートに各々接続される。したがって、回路規模が簡単であり、よってプリント配線板上の実装スペースを極力小さくすることができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して、本発明の一実施形態について説明する。
図１は、本実施形態に係るプログラム書込回路の構成を示す回路図である。この図において、符号１は外部接続用ジャック、２は第１の信号ライン、３は第２の信号ライン、４は外部アドレスバスライン（外部バスライン）、５はスイッチ回路、６は第３の信号ライン、７はグランドライン、８はモード切替回路、９は専用接続ケーブルである。
【０００９】
本プログラム書込回路は、ルネッサンステクノロジ製のマイクロプロセッサ（ＭＰＵ）である「HD64F2238M」をプログラムの書換対象とするものである。このマイクロプロセッサは、図示するように、最大で２４ビットのアドレス空間をサポートするものであり、２４個のアドレスポートA0〜A23のうち、２つの特定ポートをアドレスポートA17，A18とプログラム書込みポートTXD2，RXD2とに共用するハードウエア構成になっている。
【００１０】
本プログラム書込回路を構成する外部接続用ジャック１、第１の信号ライン２、第２の信号ライン３、外部アドレスバスライン４、スイッチ回路５、第３の信号ライン６、グランドライン７及びモード切替回路８は、マイクロプロセッサ及び図示しない周辺回路から構成される制御回路を実装する制御基板Ａ（プリント配線板）上に実装されている。
【００１１】
外部接続用ジャック１は、専用接続ケーブル９が着脱自在に装着されるものであり、図示するように４つの接続端子１ａ〜１ｄを備えたている。この外部接続用ジャック１は、上記４つの接続端子のうち、第１接続端子１ａは、第１の信号ライン２の一端に接続され、第２接続端子は１ｂ、第２の信号ライン３の一端に接続され、第３接続端子１ｃは、グランドライン７に接続され、また第４接続端子１ｄは、第３の信号ライン６の他端に接続されている。
【００１２】
第１の信号ライン２は、プログラム書込みポートTXD2から出力された信号を上記外部接続用ジャック１の第１接続端子１ａに伝送するための信号ラインであり、一端が上記外部接続用ジャック１の第１接続端子１ａに接続されると共に他端がスイッチ回路４に接続されている。
【００１３】
第２の信号ライン３は、外部接続用ジャック１の第２接続端子１ｂに専用接続ケーブル９を介して入力された信号をプログラム書込みポートRXD2に伝送するための信号ラインであり、一端が上記外部接続用ジャック１の第２接続端子１ｂに接続されると共に他端がスイッチ回路４に接続されている。このような第１、第２の信号ライン２，３には、ＲＳ−２３２Ｃ通信回路１０が付加的に設けられている。
【００１４】
外部アドレスバスライン４は、アドレス信号をアドレスポートA17，A18に伝送するための信号ラインであり、一端がアドレス回路（図示略）に接続されると共に他端がスイッチ回路４に接続されている。スイッチ回路５は、第３の信号ライン６の一端から制御端子に入力される選択制御信号に基づいて、上記特定ポートTXD2/A17，RXD2/A18を外部アドレスバスライン４と上記第1，第２の信号ライン２，３の他端に択一に接続する回路である。
【００１５】
このスイッチ回路５は、上記選択制御信号に基づいて開閉する４つの開閉回路５ａ〜５ｄから構成されている。第１の開閉回路５ａは、特定ポートTXD2/A17と第１の信号ライン２との間に設けられ、第２の開閉回路５ｂは、特定ポートTXD2/A17と外部アドレスバスライン４の他端との間に設けられ、第３の開閉回路５ｃは、特定ポートRXD2/A18と第２の信号ライン３との間に設けられ、また第４の開閉回路５ｄは、特定ポートRXD2/A18と外部アドレスバスライン４の他端との間に設けられている。
【００１６】
第３の信号ライン６は、専用接続ケーブル９を介して外部接続用ジャック１の第４端子１ｄに入力された選択制御信号を上記４つの開閉回路５ａ〜５ｄに伝送するための信号ラインであり、一端が各開閉回路５ａ〜５ｄの制御端子に接続されると共に、他端が外部接続用ジャック１の第４端子１ｄに接続されている。この第３の信号ライン６には、プルアップ抵抗器１４と反転ロジック回路１５とが付加的に設けられている。
グランドライン７は、プリント配線板上に実装されたマイクロプロセッサを含む各種回路に基準電位（接地電位）を提供するためのものであり、上述したように外部接続用ジャック１の第３接続端子１ｃにも接続されている。
【００１７】
モード切替回路８は、マイクロプロセッサの制御ポートFEWの論理レベルをポートMD2の論理レベル及び上記選択制御信号に基づいて設定することにより、マイクロプロセッサの動作モードを通常動作モードとプログラム書込みモードとに切り替えるための回路である。このモード切替回路８は、図示するように反転ロジック回路１６、論理和ロジック回路１７、プルアップ抵抗器１８、プルダウン抵抗器１９，２０及びディップスイッチ２１から構成されている。
【００１８】
反転ロジック回路１６は、入力端がポートMD2の論理レベルを反転させるものであり、入力端がポートMD2、プルアップ抵抗器１８の一端及びディップスイッチ２１の一端に接続されている、論理和ロジック回路１７は、反転ロジック回路１６の出力端の論理レベルと選択制御信号の論理レベルとの論理和をとるものであり、一方の入力端が上記反転ロジック回路１６の出力端に、他方の入力端が反転ロジック回路１５の出力端とプルダウン抵抗器１９の一端とにそれぞれ接続されると共に、出力端が上記ポートFEW及びプルダウン抵抗器２０の一端に接続されている。
ディップスイッチ２１は、一端が上記反転ロジック回路１６の入力端に、他端がグランドライン７にそれぞれ接続されている。このディップスイッチ２１は、マイクロプロセッサをBoot書込みモードに設定するために設けられている。
【００１９】
専用接続ケーブル９は、上記制御基板Ａと外部のパーソナルコンピュータ（ＰＣ）とを接続するためのものであり、上記外部接続用ジャック１に着脱自在に嵌合するプラグ９Ａと信号ケーブル９Ｂとを備えている。プラグ９Ａは、外部接続用ジャック１の第１〜第４接続端子１ａ〜１ｄに各々接続する第１〜第４接続端子９ａ〜９ｄを備え、信号ケーブル９Ｂは、上記第１〜第４接続端子９ａ〜９ｄに各々接続された第１〜第４信号ケーブル９ｅ〜９ｈを備えている。
【００２０】
また、これら第１〜第４信号ケーブル９ｅ〜９ｈのうち、第３及び第４接続端子９ｃ，９ｄ（つまり、外部接続用ジャック１の第３及び第４接続端子１ｃ，１ｄ）に接続する第３信号ケーブル９ｇ及び第４信号ケーブル９ｈは、互いに短絡する短絡ケーブルを構成している。
【００２１】
次に、このように構成された本プログラム書込回路の動作について、図２に示すタイミングチャートを参照して詳しく説明する。
【００２２】
本プログラム書込回路は、図２に示すように、専用接続ケーブル９のプラグ９Ａを制御基板Ａの外部接続用ジャック１に接続するかあるいは接続しない（非接続）かによってマイクロプロセッサの動作モード及び２つの特定ポートTXD2/A17，RXD2/A18への接続状態が自動的に切り替わる。
【００２３】
すなわち、プラグ９Ａと外部接続用ジャック１とが非接続の場合、第３の信号ライン６はプルアップ抵抗器１４によってＨ（ハイ）状態となるので、第１、第３の開閉回路５ａ，５ｃは、ＯＦＦ（ハイインピーダンス）状態となる一方、第２、第４の開閉回路５ｂ，５ｄは、ＯＮ状態となる。したがって、この場合、２つの特定ポートTXD2/A17，RXD2/A18には外部アドレスバスライン４が接続される。
【００２４】
また、プラグ９Ａと外部接続用ジャック１とが非接続の場合には、制御信号UPEがＬ（ロー）状態となるので、制御ポートFEWの論理レベルが同じくＬ（ロー）状態となり、よってマイクロプロセッサの動作モードは通常モードに設定される。また、同時に制御ポートFEWの論理レベルが周辺バス回路に出力されるので、周辺バス回路は通常動作を行う。
【００２５】
上記通常モードは、マイクロプロセッサが内蔵するフラッシュＲＯＭに記憶された制御プログラムに基づいて所定の制御処理を実行する動作モードである。マイクロプロセッサが通常モードに設定された場合、２つの特定ポートTXD2/A17，RXD2/A18は、アドレスポートA17，A18として機能し、通常動作を行う周辺バス回路からアドレス信号を受信する。
【００２６】
一方、プラグ９Ａと外部接続用ジャック１とが接続された場合、専用接続ケーブル９の第３信号ケーブル９ｇと第４信号ケーブル９ｈとが短絡しているので、第３の信号ライン６はＬ（ロー）状態となる。この結果、第１、第３の開閉回路５ａ，５ｃは、ＯＮ状態となる一方、第２、第４の開閉回路５ｂ，５ｄは、ＯＦＦ（ハイインピーダンス）状態となる。
【００２７】
したがって、この場合、一方の特定ポートTXD2/A17には外部アドレスバスライン４に代えて第１の信号ライン２が、また他方の特定ポートRXD2/A18には外部アドレスバスライン４に代えて第２の信号ライン３がそれぞれ接続される。
【００２８】
また、プラグ９Ａと外部接続用ジャック１とが接続された場合には、制御信号UPEがＨ（ハイ）状態となるので、制御ポートFEWの論理レベルが同じくＨ（ハイ）状態となり、よってマイクロプロセッサの動作モードは通常モードからプログラム書込みモードに切り替わり、２つの特定ポートTXD2/A17，RXD2/A18は、プログラム書込みポートTXD2，RXD2として機能する。また、同時に制御ポートFEWの論理レベルが周辺バス回路に出力されるので、周辺バス回路はDisable状態となる。
【００２９】
プログラム書込みモードは、マイクロプロセッサが内蔵するフラッシュＲＯＭに制御プログラムに基づいて所定の制御処理を実行する動作モードである。マイクロプロセッサが通常モードに設定された場合、２つのプログラム書込みポートTXD2，RXD2のうち、一方のプログラム書込みポートTXD2は第１の信号ライン２に、また他方のプログラム書込みポートRXD2は第２の信号ライン３にそれぞれ接続される。
【００３０】
一方のプログラム書込みポートTXD2は、第１の信号ライン２に設けられたＲＳ−２３２Ｃ通信回路１０を介してパーソナルコンピュータにプログラム書込みに必要な信号を送信し、他方のプログラム書込みポートRXD2は、第２の信号ライン３に設けられたＲＳ−２３２Ｃ通信回路１０を介してパーソナルコンピュータからプログラム書込みに必要な信号を受信する。
【００３１】
このような本実施形態によれば、専用接続ケーブル９のプラグ９Ａと制御基板Ａの外部接続用ジャック１との接続／非接続によってマイクロプロセッサの動作モード及び２つの特定ポートTXD2/A17，RXD2/A18への接続状態が自動的に切り替わるので、回路規模を小型化することが可能であり、よって制御基板Ａ上における実装面積を抑えることが可能である。
【００３２】
なお、本発明は上記実施形態に限定されるものではなく、例えば以下のような変形例が考えられる。
（１）上記実施形態では、ルネッサンステクノロジ製のマイクロプロセッサ（ＭＰＵ）である「HD64F2238M」を対象としたプログラム書込回路について説明したが、本発明は、これに限定されるものではない。プログラム書込みポートを他の機能と切換える仕様のマイクロプロセッサであれば、如何なるものにも適用可能である。
【００３３】
（２）上記実施形態では、専用接続ケーブル９の第３信号ケーブル９ｇと第４信号ケーブル９ｈとが短絡させることにより、制御基板Ａとプログラムの書き込みを行うパーソナルコンピュータとを接続するという本来機能を有する専用接続ケーブル９を、マイクロプロセッサの動作モード及び特定ポートTXD2/A17，RXD2/A18への接続状態を切換えるための機能部品として共用している。本発明の最も特徴とするところは、このような切換のための機能を専用接続ケーブルに持たせることにより、プログラム書込みに要する回路規模を縮小することにある。したがって、これ以外の専用接続ケーブルの仕様は、上記実施形態に限定されるものではない。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態に係わるプログラム書込回路の機能構成を示す回路図である。
【図２】本発明の一実施形態に係わるプログラム書込回路の動作を示すタイミングチャートである。
【符号の説明】
【００３５】
Ａ…制御基板、１…外部接続用ジャック、２…第１の信号ライン、３…第２の信号ライン、４…外部アドレスバスライン（外部バスライン）、５…スイッチ回路、６…第３の信号ライン、７…グランドライン、８…モード切替回路、９…専用接続ケーブル、１０…ＲＳ−２３２Ｃ通信回路、１４，１８…プルアップ抵抗器、１５，１６…反転ロジック回路、１７…論理和ロジック回路、１９，２０…プルダウン抵抗器、２１…ディップスイッチ
【図１】
2009217574.tif 000003
【図２】
2009217574.tif 000004