(57)【要約】      （修正有）【課題】高誘電率膜を含む積層構造の絶縁膜を有する半導体素子において、物理膜厚又は換算膜厚が薄い場合においても、簡便且つ正確に絶縁破壊寿命を推定できる方法を提供する。【解決手段】絶縁破壊寿命の評価方法は、それぞれが互いに物理膜厚が異なる高誘電率層を含む複数の実測試料を形成するステップＳ１と、各実測試料における高誘電率層について、絶縁破壊寿命を測定するステップＳ２と、各実測試料における高誘電率層の物理膜厚の値及び絶縁破壊寿命の値に基づいて、高誘電率層の物理膜厚と絶縁破壊寿命との相関関係を求めるステップＳ３と、相関関係に基づいて、高誘電率層を含む評価対象試料の絶縁破壊寿命を推定するステップＳ４とを備えている。【選択図】図９
2009259947.tif 000002
【特許請求の範囲】
【請求項１】
高誘電率層を含む評価対象試料の絶縁破壊寿命を推定する方法であって、
それぞれが互いに物理膜厚が異なる高誘電率層を含む複数の実測試料を形成する工程（ａ）と、
前記各実測試料について、絶縁破壊寿命を測定する工程（ｂ）と、
前記各実測試料における高誘電率層の物理膜厚の値及び前記工程（ｂ）において得られた絶縁破壊寿命の値に基づいて、高誘電率層の物理膜厚と絶縁破壊寿命との相関関係を求める工程（ｃ）と、
前記相関関係に基づいて、前記高誘電率層を含む評価対象試料の絶縁破壊寿命を推定する工程（ｄ）とを備えていることを特徴とする絶縁破壊寿命の評価方法。
【請求項２】
前記工程（ｃ）では、前記各実測試料における高誘電率層の物理膜厚の値と前記工程（ｂ）において得られた絶縁破壊寿命の値とをプロットする作図法により、前記相関関係を求めることを特徴とする請求項１に記載の絶縁破壊寿命の評価方法
【請求項３】
前記工程（ｃ）では、前記各実測試料における高誘電率層の物理膜厚の値と前記工程（ｂ）において得られた絶縁破壊寿命の値とを数式にフィッティングさせて、前記相関関係を求めることを特徴とする請求項１に記載の絶縁破壊寿命の評価方法。
【請求項４】
前記数式は、ＴBD＝Ａ・ｅｘｐ（ＴHK）（但し、ＴBDは絶縁破壊寿命、Ａはパラメータ、ＴHKは高誘電体膜の物理膜厚である。）であることを特徴とする請求項３に記載の絶縁破壊寿命の評価方法。
【請求項５】
前記工程（ｂ）では、実測した絶縁破壊寿命とストレスゲート電圧との間のユニバーサルな形状をフィッティングすることにより、所定のストレスゲート電圧における絶縁破壊寿命の値を得ることを特徴とする請求項１〜４のいずれか１項に記載の絶縁破壊寿命の評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁破壊寿命の評価方法に関し、特に半導体素子において使用されるゲート絶縁膜、容量絶縁膜又は層間絶縁膜等の絶縁破壊寿命を評価する方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴ってゲート絶縁膜の薄膜化が進展している。ゲート絶縁膜の材質はシリコン酸化膜（ＳｉＯ2）又は窒素を導入したシリコン酸化膜（ＳｉＯxＮy）等が一般的であるが、ゲート絶縁膜の物理膜厚は２ｎｍ程度以下にまで薄膜化されてきている。
【０００３】
ゲート絶縁膜の薄膜化が進むことにより、従来のＳｉＯ2膜等ではリーク電流量が増大し、デバイス上要求される規格値を満足できなくなってきている。このため、例えばＨｆＯx、ＨｆＳｉＯx、ＨｆＡｌＯx及びＨｆＯxＮy等のハフニウム系材料に代表される高誘電率材料を用いたゲート絶縁膜が提案されている。高誘電率材料を用いたゲート絶縁膜においても、電気的な換算膜厚を２ｎｍ以下とすることが要求されている。電気的な換算膜厚とは、シリコン酸化膜において同等の容量を得るために必要な物理膜厚である。
【０００４】
なお、一般に高誘電率材料を用いたゲート絶縁膜は、ＳｉＯ2膜、ＳｉＯxＮy膜又はシリコン窒化膜（Ｓｉ3Ｎ4）、さらにはハフニウムシリケート等と高誘電率膜との積層膜となっている。高誘電率膜と共に積層され、主としてシリコン基板側に存在する層は界面層（interfacial layer）と呼ばれる。界面層は高誘電率膜の形成前に積極的に形成する場合だけでなく、高誘電率膜の形成時に副成されてしまう場合もある。以降の説明では、積極的に形成している場合だけでなく、副成された場合にも界面層と呼ぶ。
【０００５】
ゲート絶縁膜は、絶縁破壊寿命を保証する必要がある。このため、絶縁破壊寿命のストレス電圧依存性を評価し、実使用電圧における絶縁破壊寿命を推定することが一般に実施されている。
【０００６】
しかし、物理膜厚又は換算膜厚（本願において物理膜厚及び換算膜厚とは、特にことわらない限り、高誘電率膜を含む積層構造の絶縁膜全体の物理膜厚及び換算膜厚を指すものとする。）が薄い場合には、劣化前におけるリーク電流量が非常に大きく、絶縁破壊の発生による電流増大量と同等以上になってしまう。このため、物理膜厚又は換算膜厚が薄い場合には絶縁破壊の発生を正確に検知することが困難となる。絶縁破壊の発生を正しく検出することができなければ、検出結果を統計処理することによって得られる推定寿命は正しいものとはならない。
【０００７】
絶縁破壊の発生を正しく検出するための方法が検討され、提案されている（例えば、非特許文献１〜３を参照。）。
【非特許文献１】K. Okada、 H. Ota、 T. Horikawa、 Y. Tamura、 T. Sasaki、 T. Aoyama、 F. Ootsuka、 and A. Toriumi: "Importance of Leakage Current Noise Analysis for Accurate Lifetime Prediction of High-k Gate Dielectrics"、 Solid State Devices and Materials (SSDM)、２００５年、ｐ．２４８−２４９
【非特許文献２】K. Okada、 H. Ota、 T. Horikawa、 Y. Tamura、 T. Sasaki、 T. Aoyama、 F. Ootsuka、 and A. Toriumi: "MECHANISM OF GRADUAL INCREASE OF GATE CURRENT IN HIGH-K GATE DIELECTRICS AND ITS APPLICATION TO RELIABILITY ASSESSMENT"、 International Reliability Physics Symposium (IRPS)、２００６年、ｐ．１８９−１９４
【非特許文献３】R. Degraeve、 T. Kauerauf、 M. Cho、 M. Zahid、 L.-A. Ragnarsson、 D.P. Brunco、 B. Kaczer、 Ph. Roussel、S. De Gendt、 G. Groeseneken: "Degradation and breakdown of 0.9 nm EOT SiO2/ALD HfO2/metal gate stacks under positive Constant Voltage Stress"、 International Electron Devices Meeting (IEDM)、２００５年、ｐ．４１９−４２２
【非特許文献４】T. Nabatame、 K. Iwamoto、 H. Ota、 K. Tominaga、 H. Hisamatsu、 T. Yasuda、 K. Yamamoto、 W. Mizubayashi、Y. Morita、 N. Yasuda、 M. Ohno、 T. Horikawa、 and A. Toriumi: "Design and Proof of High Quality HfAlOX Film Formation for MOSCAPs and nMOSFETs through Layer-by-Layer Deposition and Annealing Process"、 VLSI Technology Symposium、２００３年、ｐ．２５−２６
【非特許文献５】K. Okada、 H. Ota、 A. Ogawa、 W. Mizubayashi、 T. Horikawa、 H. Satake、 T. Nabatame、 and A. Toriumi、 “ROLES OF PREDOMINANT AND SUBORDINATE CARRIERS IN BREAKDOWN MECHANISM OF HIGH-K GATE DIELECTRICS STUDIED WITH HfAlOX/SiO2 STACKS、" in Physics and Chemistry of SiO2 and the Si-SiO2 Interface-5、 ECS Transactions、２００５年、第１巻、第１号、ｐ．１７９−１８９
【非特許文献６】K. Okada、 W. Mizubayashi、 N. Yasuda、 H. Satake、 H. Ota、 M. Kadoshima、 K. Tominaga、 A. Ogawa、 K. Iwamoto、 T. Horikawa、 T. Nabatame、 and A. Toriumi、 “Model for Dielectric Breakdown Mechanism of HfAlOX/SiO2 Stacked Gate Dielectrics Dominated by the Generated Subordinate Carrier Injection、" in Proceedings of IEDM Tech. Digest、２００４年、ｐ．７２１−７２４
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記従来の絶縁破壊の推定方法においては、多大な統計処理が必要とされたり、各試料において最初に発生した絶縁破壊を正しく検出できているかどうかが不明であったりするという問題がある。
【０００９】
従って、物理膜厚又は換算膜厚が薄い領域において、より簡便に高誘電率膜を含む積層構造の絶縁膜の絶縁破壊寿命（以下の説明において絶縁膜破壊寿命は、特にことわらない限り、高誘電率膜を含む積層構造の絶縁膜全体の絶縁膜破壊寿命を指す。）を推定できる方法が求められる。
【００１０】
本発明は、高誘電率膜を含む積層構造の絶縁膜を有する半導体素子において、物理膜厚又は換算膜厚が薄い場合においても、簡便且つ正確に絶縁破壊寿命を推定できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
前記の目的を達成するため、本発明は絶縁破壊寿命の評価方法を、高誘電率層の物理膜厚と絶縁破壊寿命との相関関係に基づいて、評価対象試料の絶縁膜の絶縁破壊寿命を推定する構成とする。
【００１２】
具体的に、本発明に係る絶縁破壊寿命の評価方法は、高誘電率層を含む評価対象試料の絶縁破壊寿命を推定する方法を対象とし、それぞれが互いに物理膜厚が異なる高誘電率層を含む複数の実測試料を形成する工程（ａ）と、各実測試料について、絶縁破壊寿命を測定する工程（ｂ）と、各実測試料における高誘電率層の物理膜厚の値及び工程（ｂ）において得られた絶縁破壊寿命の値に基づいて、高誘電率層の物理膜厚と絶縁破壊寿命との相関関係を求める工程（ｃ）と、相関関係に基づいて、高誘電率層を含む評価対象試料の絶縁破壊寿命を推定する工程（ｄ）とを備えていることを特徴とする。
【００１３】
本発明の絶縁破壊寿命の評価方法は、実測試料を用いて求めた高誘電率層の物理膜厚と絶縁破壊寿命との相関関係に基づいて、評価対象試料に含まれる高誘電率層の絶縁破壊寿命を推定する工程を備えている。このため、絶縁破壊を精密に測定できる厚さの高誘電率層を備えた実測試料について絶縁破壊寿命を測定することにより、高誘電率層の厚さが薄く、絶縁破壊を精密に検出できない評価対象試料の絶縁破壊寿命を推定することが可能となる。従って、多大な統計処理等を行うことなく、正確な絶縁破壊寿命を得ることができる。また、評価対象試料が、絶縁破壊を精密に検出できる厚さの高誘電率層を有している場合においても、複数の試料を評価した結果から総合的に絶縁破壊寿命を推定するため、絶縁破壊寿命の推定精度をさらに向上できる。
【００１４】
本発明の絶縁破壊寿命の評価方法において、工程（ｃ）では、各実測試料における高誘電率層の物理膜厚の値と工程（ｂ）において得られた絶縁破壊寿命の値とをプロットする作図法により、相関関係を求めても、数式にフィッティングさせて、相関関係を求めてもよい。
【００１５】
本発明の絶縁破壊寿命の評価方法において、フィッティングのための数式には、ＴBD＝Ａ・ｅｘｐ（ＴHK）（但し、ＴBDは絶縁破壊寿命、Ａはパラメータ、ＴHKは高誘電体膜の物理膜厚である。）を用いればよい。
【００１６】
本発明の絶縁破壊寿命の評価方法において、工程（ｂ）では、実測した絶縁破壊寿命とストレスゲート電圧との間のユニバーサルな形状をフィッティングすることにより、所定のストレスゲート電圧における絶縁破壊寿命の値を得る構成としてもよい。
【発明の効果】
【００１７】
本発明に係る絶縁破壊寿命の評価方法によれば、高誘電率膜を含む積層構造の絶縁膜を有する半導体素子において、物理膜厚又は換算膜厚が薄い場合においても、簡便且つ正確に絶縁破壊寿命を推定できる。
【発明を実施するための最良の形態】
【００１８】
本発明の一実施形態について図面を参照して説明する。図１（ａ）及び（ｂ）は、本実施形態におけるデータの測定に用いた試料の断面形状の一例を示している。図１（ａ）に示す試料は金属酸化物半導体（ＭＯＳ）キャパシタであり、図１（ｂ）に示す試料はＭＯＳ電界効果トランジスタ（ＦＥＴ）である。
【００１９】
図１（ａ）及び（ｂ）に示すように試料は、シリコン基板１１の上に形成された高誘電率（ｈｉｇｈ−ｋ）層１２Ｂと界面層１２Ａとの積層構造を有するゲート絶縁膜１２を備えている。ゲート絶縁膜１２の上には、ポリシリコンからなるゲート電極１３が形成されている。ゲート電極には、リン又はホウ素等の不純物が導入されている。ＭＯＳＦＥＴの場合には、シリコン基板１１におけるゲート電極１３の両側方にソース・ドレイン１５が形成されている。
【００２０】
ゲート絶縁膜１２は、かならずしも酸化物には限定されない。このため、厳密にはＭＯＳではなく、金属絶縁膜半導体（ＭＩＳ）と表記すべきであるが、慣例に従い、積層構造又は酸化物以外の絶縁膜から構成された絶縁膜の場合においてもＭＯＳと表記する。
【００２１】
以下においてはｈｉｇｈ−ｋ層１２Ｂとして、酸化ハフニウム（ＨｆＯx）及び酸化ハフニウムアルミネート（ＨｆＡｌＯx）等を用い、界面層１２Ａとして酸化シリコン（ＳｉＯx）を用いてデータ測定を行った例を示す。しかし、本実施形態の絶縁破壊寿命の評価方法は、ｈｉｇｈ−ｋ層１２Ｂ及び界面層１２Ａが他の材料からなる場合にも適用できる。また、ｈｉｇｈ−ｋ層１２Ｂ及び界面層１２Ａには窒素が導入されていてもよく、窒素が導入された材料と導入されていない材料とが混在していてもよい。以下において、ＨｆＯ、ＨｆＡｌＯ又はＳｉＯ等と記載した場合には、それぞれ特にことわりがない限り窒素が導入されたＨｆＯＮ、ＨｆＡｌＯＮ又はＳｉＯＮ等の場合を含むものとする。
【００２２】
図２は、本実施形態において使用した試料におけるｈｉｇｈ−ｋ層の製膜方法をまとめて示している。図２においてＤ＆Ａ処理とは、Layer-by-Layer Deposition and Annealing法（例えば、非特許文献４を参照。）と呼ばれる処理法である。具体的には、ｈｉｇｈ−ｋ層を８原子レイヤ堆積する毎にアニール処理を実施する。これは、すべての膜を堆積した後に改めてアニール処理を実施するＰＤＡ（post deposition annealing）処理とは別に実施する。Ｄ＆Ａ処理におけるアニール処理をＮＨ3雰囲気において行った場合には、ｈｉｇｈ−ｋ層に窒素が導入される。
【００２３】
ｈｉｇｈ−ｋ層中における結晶相の割合は、ｈｉｇｈ−ｋ層を製膜後、ポリシリコン膜を堆積し、９５０℃で３０秒間の窒素雰囲気アニールを行った後、in-planeＸ線回折（ＸＲＤ）により評価した。膜中窒素濃度は二次イオン質量（ＳＩＭＳ）分析の結果に基づいて、各製膜条件を相対的に対比している。界面層成長は、透過型電子顕微鏡（ＴＥＭ）による断面観察結果に基づいている。
【００２４】
これら種々の作製方法毎に、Ｄ＆Ａ処理サイクルを２〜１０回実施して種々の物理膜厚の試料を作製した。
【００２５】
図３は、図２に示した種々の条件の製膜方法において、Ｄ＆Ａ処理のサイクル数とｈｉｇｈ−ｋ層の物理膜厚及び界面層の物理膜厚との関係を示している。図３において、ｈｉｇｈ−ｋ層の物理膜厚は実線で示し。界面層の物理膜厚は破線で示している。物理膜厚は断面ＴＥＭ観察により測定した。図３からわかるように、Ｄ＆Ａ処理のサイクル数が増加するとｈｉｇｈ−ｋ層のみならず界面層も成長する。また、作製方法が異なると、Ｄ＆Ａ処理のサイクル数が同じであっても、ｈｉｇｈ−ｋ層及び界面層の物理膜厚が異なる。
【００２６】
図４は、Ｐ型基板上に図１（ａ）に示したＭＯＳキャパシタ構造を有する試料を形成した場合における、ゲート絶縁膜の電気的な換算膜厚とＤ＆Ａ処理のサイクル数との関係を示している。図４に示すように、作製方法が異なるとＤ＆Ａ処理のサイクル数に対する換算膜厚の値及び換算膜厚の変化率が異なる。
【００２７】
図５は、Ｐ型基板上に図１（ｂ）に示したＭＯＳトランジスタ構造を有する試料を形成した場合における絶縁破壊寿命とストレスゲート電圧の値との関係を示している。図５において用いた試料の製膜条件はＮ７５０ＰＤＡである。図５に示すように、ストレスゲート電圧が一定であれば、Ｄ＆Ａ処理のサイクル数が多い方が絶縁破壊寿命が長くなる。
【００２８】
図５における破線は、絶縁破壊寿命のストレスゲート電圧依存性（電圧加速係数γ）とストレスゲート電圧との間のユニバーサルな相関（γユニバーサリティと称する。γは一定ではなく電圧領域によって連続的に変化する。例えば、非特許文献５を参照。）により導出された絶縁破壊寿命とストレスゲート電圧との間のユニバーサルな形状をフィッティング（縦軸方向にのみシフト）した結果を示しており、各試料ともよく一致している。これは、任意のストレスゲート電圧について絶縁破壊寿命を測定すれば、測定に用いた電圧とは異なるストレスゲート電圧における絶縁破壊寿命もフィッティングにより算出できることを示している。
【００２９】
同様のフィッティングを種々の製膜方法及びＤ＆Ａ処理のサイクル数が異なる各試料について行い、ストレスゲート電圧が±５Ｖの場合における絶縁破壊寿命値を算出した。このようにして求めた絶縁破壊寿命と、ｈｉｇｈ−ｋ層の物理膜厚、ｈｉｇｈ−ｋ層を含む積層膜全体としての換算膜厚及び絶縁膜総物理膜厚との関係をそれぞれ図６、図７及び図８に示す。
【００３０】
図６〜８を比較すると、正負のストレス極性における絶縁破壊寿命は、製膜方法及びＤ＆Ａ処理のサイクル数とは関係なくｈｉｇｈ−ｋ層の物理膜厚によって一意的に決まることが理解できる。また、図６においては、ＨｆＯ及びＨｆＡｌＯとともにＡｌ2Ｏ3膜における絶縁破壊寿命の値もプロットしているが、Ａｌ2Ｏ3膜についても絶縁破壊寿命がｈｉｇｈ−ｋ層の物理膜厚によって一意的に決まることが明らかである。この結果から、ハフニウム系の材料の場合に限らず、Ａｌ2Ｏ3膜等の他の材料系においても製膜方法及びＤ＆Ａ処理のサイクル数とは関係なく、絶縁破壊寿命はｈｉｇｈ−ｋ層の物理膜厚によって一意的に決まることがわかる。
【００３１】
絶縁破壊寿命がｈｉｇｈ−ｋ層の物理膜厚によって一意的に決まる理由は、以下のように考えられる。絶縁破壊の主な発生原因は界面層の破壊であり、界面層の破壊寿命は界面層中の欠陥の生成レートにより決定される。欠陥生成レートを決定するものは、絶縁膜に注入される少数側キャリア中のＩDC電流と呼ばれる成分の大きさ（電流量）である（例えば、非特許文献６を参照。）。そのＩDC電流量を主として決定しているのがｈｉｇｈ−ｋ層の物理膜厚であると考えれば、絶縁破壊寿命がｈｉｇｈ−ｋ層の物理膜厚によって一意的に決まるという結果を説明することが可能である。
【００３２】
絶縁破壊寿命がｈｉｇｈ−ｋ層の物理膜厚によって一意的に決まるという本実施形態の評価結果から、絶縁破壊寿命を正確に測定できる膜厚の実測試料について絶縁破壊寿命を測定することにより、膜厚が薄い評価対象試料の絶縁破壊寿命を推定できることが明らかである。
【００３３】
具体的には、図９に示すような測定フローに基づいて評価を行うことにより、物理膜厚又は換算膜厚が薄く、絶縁破壊を精密に判定することが困難な評価対象試料についても、正確に絶縁破壊寿命を推定できる。
【００３４】
図９に示すように、まずステップＳ１では、互いにｈｉｇｈ−ｋ層の物理膜厚が異なる２つ以上の実測試料を作成する。実測試料の物理膜厚は、絶縁破壊が精密に検出可能な膜厚であることが好ましい。評価対象試料のｈｉｇｈ−ｋ層の物理膜厚が薄く、絶縁破壊を精密に判定できない場合には、実測試料のｈｉｇｈ−ｋ層の物理膜厚を、評価対象試料のｈｉｇｈ−ｋ層の物理膜厚よりも厚くし、絶縁破壊を精密に判定できる厚さとすればよい。なお、評価対象試料と実測試料との間でｈｉｇｈ−ｋ層の製膜条件及び膜種等が異なっていてもよい。また、Ｄ＆Ａ処理のサイクル数が異なっていてもよい。
【００３５】
界面層の物理膜厚に関しては、評価対象試料における界面層の物理膜厚と一致していることが望ましい。しかし、本実施形態において検討に用いた試料は、図３に示すように界面層の物理膜厚が２倍程度異なっているにもかかわらず、図６に示すようにｈｉｇｈ−ｋ層の物理膜厚によって絶縁破壊寿命が決まっている。従って、界面層の物理膜厚は厳密に一致していなくてもよい。
【００３６】
次に、ステップＳ２では、ステップ１において作成した２つ以上の実測試料について任意のストレスゲート電圧における絶縁破壊寿命を実測する。絶縁破壊寿命を実測する際のストレスゲート電圧を、評価対象試料について求めるストレスゲート電圧と同一とすれば後の評価が容易となるが、異なっていてもよい。また、実測試料毎に異なるストレスゲート電圧を設定してもよい。各実測試料において実測した絶縁破壊寿命に対してγユニバーサリティを用いて導出した絶縁破壊寿命とストレスゲート電圧との間のユニバーサルな形状又はその他の形状をフィッティングすることにより、必要とするストレスゲート電圧における絶縁破壊寿命を求めることができる。このため、各実測試料におけるｈｉｇｈ−ｋ層の物理膜厚に対して、通常の評価時間範囲内で評価が可能となるストレスゲート電圧において絶縁破壊寿命を測定すればよい。
【００３７】
次に、ステップＳ３では、ステップＳ２において求めた、各実測試料について実測した絶縁破壊寿命とｈｉｇｈ−ｋ層の物理膜厚との相関関係を求める。具体的には、絶縁破壊寿命をｈｉｇｈ−ｋ層の膜厚に対してプロットすればよい。
【００３８】
次に、ステップＳ４では、ステップＳ３において求めた相関関係を用いて評価対象試料におけるｈｉｇｈ−ｋ層の物理膜厚に対応する絶縁破壊寿命を求める。
【００３９】
以上の方法により、評価対象試料において絶縁破壊の精密な判定が困難な場合においても、ｈｉｇｈ−ｋ層の物理膜厚が異なる複数の実測試料について任意のストレスゲート電圧における絶縁破壊寿命を実測することにより、評価対象試料の絶縁破壊寿命を正確に推定することが可能となる。
【００４０】
また、評価対象試料において絶縁破壊の精密な判定が困難ではない場合においても、複数の試料を評価した結果から総合的に寿命推定を実施することができるため、寿命推定精度をさらに向上できる。
【００４１】
なお、実測試料の数は２つ以上であればよいが、寿命推定精度向上の観点からは、実測試料数は多い方が望ましい。
【００４２】
また、相関関係をプロット（作図）により算出する例を示したが、数値データから直接計算により求めることも可能である。この場合には、例えば、ＴBD＝Ａ・ｅｘｐ（ＴHK）（但し、ＴBDは絶縁破壊寿命、Ａはパラメータ、ＴHKは高誘電体膜の物理膜厚である。）の関係式を用いればよい。
【産業上の利用可能性】
【００４３】
本発明に係る絶縁破壊寿命の評価方法は、高誘電率膜を含む積層構造の絶縁膜を有する半導体素子において、物理膜厚又は換算膜厚が薄い場合においても、簡便且つ正確に絶縁破壊寿命を推定でき、特に半導体素子において使用されるゲート絶縁膜、容量絶縁膜又は層間絶縁膜等の絶縁破壊寿命を評価する方法等として有用である。
【図面の簡単な説明】
【００４４】
【図１】（ａ）及び（ｂ）は本発明の一実施形態に係る絶縁破壊寿命の評価方法に用いる評価用の半導体素子の一例を示す断面図である。
【図２】本発明の一実施形態に係る絶縁破壊寿命の評価方法を説明するために用いた試料の製膜条件及び膜特性の一覧である。
【図３】本発明の一実施形態に係る絶縁破壊寿命の評価方法を説明するために用いた試料における、Ｄ＆Ａサイクルの数と高誘電率層及び界面層との関係を示すグラフである。
【図４】本発明の一実施形態に係る絶縁破壊寿命の評価方法を説明するために用いた試料における、Ｄ＆Ａサイクルの数と換算膜厚との関係を示すグラフである。
【図５】本発明の一実施形態に係る絶縁破壊寿命の評価方法を説明する、絶縁破壊寿命とストレスゲート電圧との関係を示すグラフである。
【図６】本発明の一実施形態に係る絶縁破壊寿命の評価方法を説明する、絶縁破壊寿命と高誘電率層の物理膜厚との関係を示すグラフである。
【図７】本発明の一実施形態に係る絶縁破壊寿命の評価方法を説明する、絶縁破壊寿命と換算膜厚との関係を示すグラフである。
【図８】本発明の一実施形態に係る絶縁破壊寿命の評価方法を説明する、絶縁破壊寿命と絶縁膜総物理膜厚との関係を示すグラフである。
【図９】本発明の一実施形態に係る絶縁破壊寿命評価方法を示す測定フロー図である。
【符号の説明】
【００４５】
１１    シリコン基板
１２Ａ  界面層
１２Ｂ  高誘電率層
１２    ゲート絶縁膜
１３    ゲート電極
１５    ソース・ドレイン
【図１】
2009259947.tif 000003
【図２】
2009259947.tif 000004
【図３】
2009259947.tif 000005
【図４】
2009259947.tif 000006
【図５】
2009259947.tif 000007
【図６】
2009259947.tif 000008
【図７】
2009259947.tif 000009
【図８】
2009259947.tif 000010
【図９】
2009259947.tif 000011