(57)【要約】【課題】比較的簡単な回路構成により、高い誤り訂正能力を有しつつ、デジタル信号を無線通信する。【解決手段】シフトレジスタ１０３は、アンテナからシリアル入力されるＲＦデジタル信号をｎビットパラレルの搬送波パターンに変換する。LUTメモリ１０４は、保持するLUTを参照することにより、シフトレジスタ１０３から入力されるｎビットの搬送波パターンをそれぞれ１ビットのＢＢ信号に変換して出力する。LUT１０４ａは、筐体５１の無線通信特性の定常性に基づき、後述する学習処理によって生成されるものである。本発明は、筐体内のような無線通信特性に定常性がある場合の無線通信に適用できる。【選択図】図２１
2009273079.tif 000002
【特許請求の範囲】
【請求項１】
送信対象であるデジタルのベースバンド信号を離散的なｎビットの送信搬送波パターンに符号化する符号化手段と、
パラレル入力される前記ｎビットの送信搬送波パターンを、クロック信号に同期してシリアル変換することによりＲＦデジタル信号を生成するシリアル変換手段と、
前記ＲＦデジタル信号を無線送信する送信手段と
を含む送信装置。
【請求項２】
前記符号化手段は、送信対象であるデジタルのベースバンド信号を１ビット毎、予め決定されているｎビットの送信搬送波パターンに符号化する
請求項１に記載の送信装置。
【請求項３】
前記符号化手段は、送信対象であるデジタルのベースバンド信号を、ルックアップテーブルを用いて、ｎビットの送信搬送波パターンに符号化する
請求項１または２に記載の送信装置。
【請求項４】
前記クロック信号は、その発振周波数が可変である
請求項１乃至３に記載の送信装置。
【請求項５】
前記シリアル変換手段は、シフトレジスタにより構成される
請求項１乃至４に記載の送信装置。
【請求項６】
符号化手段と、
シリアル変換手段と、
送信手段とを備える送信装置の送信方法において、
符号化手段による、送信対象であるデジタルのベースバンド信号を離散的なｎビットの送信搬送波パターンに符号化する符号化ステップと、
シリアル変換手段による、パラレル入力される前記ｎビットの送信搬送波パターンを、クロック信号に同期してシリアル変換することによりＲＦデジタル信号を生成するシリアル変換ステップと、
送信手段による、前記ＲＦデジタル信号を無線送信する送信ステップと
を含む送信方法。
【請求項７】
符号化手段と、
シリアル変換手段と、
送信手段とを備える送信装置の制御用のプログラムであって、
符号化手段による、送信対象であるデジタルのベースバンド信号を離散的なｎビットの送信搬送波パターンに符号化する符号化ステップと、
シリアル変換手段による、パラレル入力される前記ｎビットの送信搬送波パターンを、クロック信号に同期してシリアル変換することによりＲＦデジタル信号を生成するシリアル変換ステップと、
送信手段による、前記ＲＦデジタル信号を無線送信する送信ステップと
を含む処理を送信装置のコンピュータに制御させるプログラム。
【請求項８】
無線送信されたＲＦデジタル信号を受信する受信手段と、
受信された前記ＲＦデジタル信号を、クロック信号に同期してパラレル変換することにより、ｎビットの受信搬送波パターンに変換するパラレル変換手段と、
予め学習された送信搬送波パターンと前記受信搬送波パターンとの関係に基づき、前記ｎビットの受信搬送波パターンを、前記送信搬送波パターンに対応するベースバンド信号に復号する復号手段と
を含む受信装置。
【請求項９】
前記復号手段は、予め学習された送信搬送波パターンと前記受信搬送波パターンとの関係に基づき、前記ｎビットの受信搬送波パターンを、前記送信搬送波パターンに対応するベースバンド信号の１ビットに復号する
請求項８に記載の受信装置。
【請求項１０】
前記復号手段は、予め学習された送信搬送波パターンと前記受信搬送波パターンとの関係を示すルックアップテーブルに基づき、前記ｎビットの受信搬送波パターンを、前記送信搬送波パターンに対応するベースバンド信号に復号する
請求項８または９に記載の受信装置。
【請求項１１】
送信装置から送信された既知の送信搬送波パターンと、前記受信搬送波パターンとの関係を学習して、前記ルックアップテーブルを生成する学習手段を
さらに含む請求項１０に記載の受信装置。
【請求項１２】
前記パラレル変換手段は、シフトレジスタにより構成される
請求項８乃至１１に記載の送信装置。
【請求項１３】
受信手段と、
パラレル変換手段と、
復号手段と
を備える受信装置の受信方法において、
受信手段による、無線送信されたＲＦデジタル信号を受信する受信ステップと、
パラレル変換手段による、受信された前記ＲＦデジタル信号を、クロック信号に同期してパラレル変換することにより、ｎビットの受信搬送波パターンに変換するパラレル変換ステップと、
復号手段による、予め学習された送信搬送波パターンと前記受信搬送波パターンとの関係に基づき、前記ｎビットの受信搬送波パターンを、前記送信搬送波パターンに対応するベースバンド信号に復号する復号ステップと
を含む受信方法。
【請求項１４】
受信手段と、
パラレル変換手段と、
復号手段と
を備える受信装置の制御用のプログラムであって、
受信手段による、無線送信されたＲＦデジタル信号を受信する受信ステップと、
パラレル変換手段による、受信された前記ＲＦデジタル信号を、クロック信号に同期してパラレル変換することにより、ｎビットの受信搬送波パターンに変換するパラレル変換ステップと、
復号手段による、予め学習された送信搬送波パターンと前記受信搬送波パターンとの関係に基づき、前記ｎビットの受信搬送波パターンを、前記送信搬送波パターンに対応するベースバンド信号に復号する復号ステップと
を含む処理を送信装置のコンピュータに制御させるプログラム。
【請求項１５】
送信装置と受信装置から構成された通信システムにおいて、
送信装置は、
送信対象であるデジタルのベースバンド信号を離散的なｎビットの送信搬送波パターンに符号化する符号化手段と、
パラレル入力される前記ｎビットの送信搬送波パターンを、クロック信号に同期してシリアル変換することによりＲＦデジタル信号を生成するシリアル変換手段と、
前記ＲＦデジタル信号を無線送信する送信手段と
を含み、
受信装置は、
無線送信された前記ＲＦデジタル信号を受信する受信手段と、
受信された前記ＲＦデジタル信号を、前記クロック信号に同期してパラレル変換することにより、ｎビットの受信搬送波パターンに変換するパラレル変換手段と、
予め学習された前記送信搬送波パターンと前記受信搬送波パターンとの関係に基づき、前記ｎビットの受信搬送波パターンを、前記ベースバンド信号に復号する復号手段と
を含む
通信システム。
【請求項１６】
前記送信装置の前記シリアル変換手段と、前記受信装置の前記パラレル変換手段は、同一の構成を有するシフトレジスタにより構成される
請求項１５に記載の通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信装置、送信方法、受信装置、受信方法、プログラム、および通信システムに関し、特に、例えば、電子機器の筐体内部のように無線の通信特性に定常性が認められる環境において無線通信を行なう場合に用いて好適な送信装置、送信方法、受信装置、受信方法、プログラム、および通信システムに関する。
【背景技術】
【０００２】
従来、パーソナルコンピュータや各種のＡＶ機器に代表される電子機器は、その構成パーツ（例えば、LSI（Large Scale Integration）など）間における各種の信号の通信を有線を介して行なっている。しかしながら、昨今、電子機器は、筐体の狭小化、基板の多層化、構成パーツの多種、多様化などにより、通信のための有線を配線することが困難となることがある。
【０００３】
このような理由により、電子機器を構成する筐体内の各構成パーツ間における各種の信号の通信を、有線を介することなく、無線で行なうことが提案されている。
【０００４】
ただし、筐体内で無線通信を行なう場合、筐体内における白色ノイズ（熱に起因するノイズ）や有色ノイズ（電子パーツから発生されるノイズ）などの影響、筐体内の壁面や基板など無線信号が反射、回折することにより生じるマルチパスに起因する通信品質の劣化を改善する必要がある。
【０００５】
マルチパスに起因する通信品質の劣化を改善する方法としては、例えば、変復調にOFDM（直交周波数多重）を用いる方法（例えば、特許文献１を参照）、ＳＳ（スペクトラム拡散）とレイク受信を用いる方法が考えられる。また、筐体内においてマルチパスを発生させない方法として、筐体内に電波吸収体を貼付する方法（例えば、特許文献２を参照）などが考えられる。
【０００６】
【特許文献１】特許１２８９３５６号（特公昭６０-１３３４４号）公報
【特許文献２】特開２００４−２２０２６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ここで、従来存在している無線送信装置および無線受信装置について考察する。
【０００８】
図１は、従来存在する無線送信装置の構成の一例を示している。この無線送信装置１０は、符号化器１１、局部発振器１２、ミキサ１３、ポスト増幅器１４、およびアンテナ１５から構成される。
【０００９】
無線送信装置１０において、前段から入力された送信すべき情報を示すベースバンド信号（以下、ＢＢ信号と称する）は、符号化器１１によって符号化されてミキサ１３に供給される。
【００１０】
符号化器１１による符号化には、例えば、OFDM（直交周波数多重）符号化などが用いられる。OFDM符号化は、時間方向へのサンプリングとレベル方向へのｎビット量子化によるデジタル演算が実現できることに加え、符号化結果における雑音を抑圧しつつ、複雑な量子化されたアナログ演算を行なうことができる効率的な符号化方式として知られている（例えば、特許文献１参照）。
【００１１】
また、ミキサ１３には、局部発振器１２で発生された非常に安定した搬送波が供給され、ミキサ１３により、搬送波が符号化信号によって変調され、この変調結果として得られる非線形のＲＦ信号が、ポスト増幅器１４により増幅されてアンテナ１５から無線送信される。
【００１２】
ところで、図１の無線送信装置１０の回路構成は、基本的にアナログ無線通信を対象としたものであるが、デジタル信号のＢＢ信号も送信することができる。ただし、送信すべき情報を示すＢＢ信号がデジタル信号であり、その信号レートが高速なデジタル無線通信である場合、この無線送信装置１０の回路構成は、機能の冗長性が高く、連続動作をする部分も多いので、消費電力を低減することが難しい。
【００１３】
図２は、無線送信装置１０から送信された無線信号を受信するための、従来存在する無線受信装置の構成の一例を示している。この無線受信装置２０は、アンテナ２１、ローノイズ増幅器２２、局部発振器２３、ミキサ２４、低域通過フィルタ２５、および復号器２６から構成される。
【００１４】
無線受信装置２０において、アンテナ２１により受信されたＲＦ信号は、ローノイズ増幅器２２により増幅されてミキサ２４に供給される。また、ミキサ２４には局部発振器２３から高周波信号（無線送信装置１０の局部発振器１２から出力される搬送波と同じもの）が供給されている。ローノイズ増幅器２２からのＲＦ信号は、ミキサ２４により、局部発振器２３からの高周波信号に基づいて復調され、さらに低域通過フィルタ２５を介して復調器２６に供給されて、ＢＢ信号に復号される。
【００１５】
なお、ミキサ２４では非線形な動作が行なわれるので、ミキサ２４に高周波信号を供給する局部発振器２３は、無線送信装置１０の局部発振器１２と同様に、高い安定性が求められる。
【００１６】
ところで、無線受信装置２０の回路構成も、上述した無線送信装置１０と同様、基本的にアナログ無線通信を対象としたものであるが、デジタル信号のＢＢ信号が送信された場合にも、それを受信することができる。ただし、送信された情報を示すＢＢ信号がデジタル信号であり、その信号レートが高速なデジタル無線通信である場合、この無線受信装置２０の回路構成は、機能の冗長性が高く、連続動作をする部分も多いので、消費電力を低減することが難しい。
【００１７】
次に、例えば、無線送信装置１０の符号化器１１における符号化と、無線受信装置２０の復号器２６における復号に適用される、従来の符号間距離を考慮した誤り訂正について、図３を参照して説明する。
【００１８】
例えば、３ビットの符号化信号を通信する場合、そのパターン（以下、３ビット符号と称する）は、（000,001,・・・,111）の８通りが存在する。これら８通りの３ビット符号のうち、最も符号間距離が大きいパターンは、例えば（111）と（000）、（101）と（010）等であり、その符号間距離は３である。
【００１９】
ここで、送信する３ビット符号を（111）と（000）の２つに限定すれば、受信された３ビット符号が（111）または（000）でない場合には誤りが生じていることになる。この場合、受信した３ビット符号を、（111）または（000）のうち、受信した３ビット符号との符号間距離が近い方に訂正することになる。
【００２０】
例えば、受信した３ビット符号が（100）であった場合には誤りが生じている。この場合、受信した（100）と（111）の符号間距離は２、受信した（100）と（000）の符号間距離は１であるので、符号間距離が近い方の（000）に訂正される。
【００２１】
また例えば、受信した３ビット符号が（101）であった場合には誤りが生じている。この場合、受信した（101）と（111）の符号間距離は１、受信した（101）と（000）の符号間距離は２であるので、符号間距離が近い方の（111）に訂正される。
【００２２】
以上に説明した例（８通りの３ビット符号のうち、符号間距離が３であるものを送信する例）の誤り訂正によれば、送信される３ビット符号のうち、１ビットだけに誤りが発生した場合には正しく訂正される。しかしながら、送信される３ビット符号のうちの２ビット以上に誤りが発生した場合には正しく訂正できないことになる。
【００２３】
すなわち、例えば、３ビット符号（111）が送信され、このうちの２ビットに誤りが生じて、３ビット符号が（100）が受信された場合、受信された３ビット符号（100）と（111）の符号間距離は２、受信された３ビット符号（100）と（000）の符号間距離は１であるので、いまの場合、符号間距離が近い方の（000）に誤って訂正されてしまうことになる。
【００２４】
以上説明したように、従来の符号間距離に基づく誤り訂正では、通信によって生じた誤りを正しく訂正できない場合が存在し得る。そこで、図４に示すように、生じた誤りを通信路特性に応じて正しく訂正できるようにする方法が必要とされている。
【００２５】
本発明はこのような状況に鑑みてなされたものであり、比較的簡単な回路構成により、高い誤り訂正能力を有しつつ、デジタル信号を無線通信できるようにするものである。
【課題を解決するための手段】
【００２６】
本発明の第１の側面である送信装置は、送信対象であるデジタルのベースバンド信号を離散的なｎビットの送信搬送波パターンに符号化する符号化手段と、パラレル入力される前記ｎビットの送信搬送波パターンを、クロック信号に同期してシリアル変換することによりＲＦデジタル信号を生成するシリアル変換手段と、前記ＲＦデジタル信号を無線送信する送信手段とを含む。
【００２７】
前記符号化手段は、送信対象であるデジタルのベースバンド信号を１ビット毎、予め決定されているｎビットの送信搬送波パターンに符号化するようにすることができる。
【００２８】
前記符号化手段は、送信対象であるデジタルのベースバンド信号を、ルックアップテーブルを用いて、ｎビットの送信搬送波パターンに符号化するようにすることができる。
【００２９】
前記クロック信号は、その発振周波数が可変であるようにすることができる。
【００３０】
前記シリアル変換手段は、シフトレジスタにより構成されるようにすることができる。
【００３１】
本発明の第１の側面である送信方法は、符号化手段と、シリアル変換手段と、送信手段とを備える送信装置の送信方法において、符号化手段による、送信対象であるデジタルのベースバンド信号を離散的なｎビットの送信搬送波パターンに符号化する符号化ステップと、シリアル変換手段による、パラレル入力される前記ｎビットの送信搬送波パターンを、クロック信号に同期してシリアル変換することによりＲＦデジタル信号を生成するシリアル変換ステップと、送信手段による、前記ＲＦデジタル信号を無線送信する送信ステップとを含む。
【００３２】
本発明の第１の側面であるプログラムは、符号化手段と、シリアル変換手段と、送信手段とを備える送信装置の制御用のプログラムであって、符号化手段による、送信対象であるデジタルのベースバンド信号を離散的なｎビットの送信搬送波パターンに符号化する符号化ステップと、シリアル変換手段による、パラレル入力される前記ｎビットの送信搬送波パターンを、クロック信号に同期してシリアル変換することによりＲＦデジタル信号を生成するシリアル変換ステップと、送信手段による、前記ＲＦデジタル信号を無線送信する送信ステップとを含む処理を送信装置のコンピュータに制御させる。
【００３３】
本発明の第１の側面においては、送信対象であるデジタルのベースバンド信号が離散的なｎビットの送信搬送波パターンに符号化され、パラレル入力されるｎビットの送信搬送波パターンが、クロック信号に同期してシリアル変換されることによりＲＦデジタル信号が生成され、ＲＦデジタル信号が無線送信される。
【００３４】
本発明の第２の側面である受信装置は、無線送信されたＲＦデジタル信号を受信する受信手段と、受信された前記ＲＦデジタル信号を、クロック信号に同期してパラレル変換することにより、ｎビットの受信搬送波パターンに変換するパラレル変換手段と、予め学習された送信搬送波パターンと前記受信搬送波パターンとの関係に基づき、前記ｎビットの受信搬送波パターンを、前記送信搬送波パターンに対応するベースバンド信号に復号する復号手段とを含む。
【００３５】
前記復号手段は、予め学習された送信搬送波パターンと前記受信搬送波パターンとの関係に基づき、前記ｎビットの受信搬送波パターンを、前記送信搬送波パターンに対応するベースバンド信号の１ビットに復号するようにすることができる。
【００３６】
前記復号手段は、予め学習された送信搬送波パターンと前記受信搬送波パターンとの関係を示すルックアップテーブルに基づき、前記ｎビットの受信搬送波パターンを、前記送信搬送波パターンに対応するベースバンド信号に復号するようにすることができる。
【００３７】
本発明の第２の側面である受信装置は、送信装置から送信された既知の送信搬送波パターンと、前記受信搬送波パターンとの関係を学習して、前記ルックアップテーブルを生成する学習手段をさらに含むことができる。
【００３８】
前記パラレル変換手段は、シフトレジスタにより構成されるようにすることができる。
【００３９】
本発明の第２の側面である受信方法は、受信手段と、パラレル変換手段と、復号手段とを備える受信装置の受信方法において、受信手段による、無線送信されたＲＦデジタル信号を受信する受信ステップと、パラレル変換手段による、受信された前記ＲＦデジタル信号を、クロック信号に同期してパラレル変換することにより、ｎビットの受信搬送波パターンに変換するパラレル変換ステップと、復号手段による、予め学習された送信搬送波パターンと前記受信搬送波パターンとの関係に基づき、前記ｎビットの受信搬送波パターンを、前記送信搬送波パターンに対応するベースバンド信号に復号する復号ステップとを含む。
【００４０】
本発明の第２の側面であるプログラムは、受信手段と、パラレル変換手段と、復号手段とを備える受信装置の制御用のプログラムであって、受信手段による、無線送信されたＲＦデジタル信号を受信する受信ステップと、パラレル変換手段による、受信された前記ＲＦデジタル信号を、クロック信号に同期してパラレル変換することにより、ｎビットの受信搬送波パターンに変換するパラレル変換ステップと、復号手段による、予め学習された送信搬送波パターンと前記受信搬送波パターンとの関係に基づき、前記ｎビットの受信搬送波パターンを、前記送信搬送波パターンに対応するベースバンド信号に復号する復号ステップとを含む処理を受信装置のコンピュータに制御させる。
【００４１】
本発明の第２の側面においては、無線送信されたＲＦデジタル信号が受信され、受信されたＲＦデジタル信号が、クロック信号に同期してパラレル変換されることにより、ｎビットの受信搬送波パターンに変換され、予め学習された送信搬送波パターンと受信搬送波パターンとの関係に基づき、ｎビットの受信搬送波パターンが、送信搬送波パターンに対応するベースバンド信号に復号される。
【００４２】
本発明の第３の側面である通信システムは、送信装置と受信装置から構成された通信システムにおいて、送信装置が、送信対象であるデジタルのベースバンド信号を離散的なｎビットの送信搬送波パターンに符号化する符号化手段と、パラレル入力される前記ｎビットの送信搬送波パターンを、クロック信号に同期してシリアル変換することによりＲＦデジタル信号を生成するシリアル変換手段と、前記ＲＦデジタル信号を無線送信する送信手段とを含み、受信装置が、無線送信された前記ＲＦデジタル信号を受信する受信手段と、受信された前記ＲＦデジタル信号を、前記クロック信号に同期してパラレル変換することにより、ｎビットの受信搬送波パターンに変換するパラレル変換手段と、予め学習された前記送信搬送波パターンと前記受信搬送波パターンとの関係に基づき、前記ｎビットの受信搬送波パターンを、前記ベースバンド信号に復号する復号手段とを含む。
【００４３】
前記送信装置の前記シリアル変換手段と、前記受信装置の前記パラレル変換手段は、同
一の構成を有するシフトレジスタにより構成されるようにすることができる。
【００４４】
本発明の第３の側面においては、送信装置により、送信対象であるデジタルのベースバンド信号が離散的なｎビットの送信搬送波パターンに符号化され、パラレル入力されるｎビットの送信搬送波パターンが、クロック信号に同期してシリアル変換されることによりＲＦデジタル信号が生成され、ＲＦデジタル信号が無線送信される。そして、受信装置により、無線送信されたＲＦデジタル信号が受信され、受信されたＲＦデジタル信号が、クロック信号に同期してパラレル変換されることにより、ｎビットの受信搬送波パターンに変換され、予め学習された送信搬送波パターンと受信搬送波パターンとの関係に基づき、ｎビットの受信搬送波パターンが、送信搬送波パターンに対応するベースバンド信号に復号される。
【発明の効果】
【００４５】
本発明の第１の側面によれば、比較的簡単な回路構成により、受信側において高い誤り訂正能力を発揮できるようにデジタル信号を無線送信することができる。
【００４６】
本発明の第２の側面によれば、比較的簡単な回路構成により、高い誤り訂正能力を有しつつ、無線送信されたデジタル信号を受信することができる。
【００４７】
本発明の第３の側面によれば、比較的簡単な回路構成により、高い誤り訂正能力を有しつつ、デジタル信号を無線通信することができる。
【発明を実施するための最良の形態】
【００４８】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図５は、本発明の一実施の形態であるＡＶ信号処理装置の構成例を示している。
【００４９】
このＡＶ信号処理装置５０は、筐体５１と、筐体５１の内部に収納された複数の基板５２−１乃至５２−ｎから構成される。基板５２−１には、他の基板またはLSI６１−２と無線通信を行なうLSI６１−１が設けられており、LSI６１−１にはアンテナ６２−１が設けられている。
また、基板５２−１には、他の基板またはLSI６１−１と無線通信を行なうLSI６１−２が設けられており、LSI６１−２にはアンテナ６２−２が設けられている。
【００５０】
基板５２−２乃至５２−ｎも、基板５２−１と同様に構成される。以下、基板５２−１乃至５２−ｎを個々に区別する必要がない場合、単に基板５２と称する。LSI６１−１およびLSI６２−２などについても同様とする。
【００５１】
すなわち、筐体５１の内部には、複数の基板５２が設けられており、相互に無線通信を行なう複数のLSI６１が設けられている。
【００５２】
ここで、筐体内部における一般的な無線通信特性について説明する。
【００５３】
上述したように、筐体内ではマルチパスなどの通信障害が発生するが、この筐体内で各種の信号を無線通信する場合、特に、映像信号に代表されるような高速大容量の信号を無線通信する場合、マルチパスに起因して発生する直流オフセット等によって無線信号に損失が生じてしまい通信を行なうことが困難となる。
【００５４】
具体的には、筐体内で送信された無線信号は、筐体の中に存在する白色ノイズ、有色ノイズ、または筐体内の壁面や基板により反射されたり回折されたりした信号が足し合わされる。この結果、受信された信号の波形は、送信した信号の波形とは異なる歪んだ波形となる。
【００５５】
特に、送信した信号電力と同じ大きさで受信点に入る反射波による劣化は深刻である。反射波は、本来受信したい信号波形と同じではあるが、その経路が異なる（伝送にかかる時間がずれた）信号である。その反射波が受信端において受信したい信号に重なると、受信された信号の波形が歪んでしまい、復号が困難になる。このようなマルチパスによる影響は、無線通信速度が速くなるほどより深刻なものとなる。
【００５６】
次に、筐体内部におけるマルチパスの定常性について、図６を参照して説明する。
図６Ａは、筐体内において送信した無線信号（変調方式はASK変調）送信時の波形を示している。図６Ｂは、図６Ａにその波形が示された無線信号を受信したときの波形の波形を示している。同図Ａと同図Ｂを比較して明らかなように、送信時の波形と受信時の波形には大きなさいが生じていることがわかる。
【００５７】
ところが、同図Ａに示された送信時の波形を、各ピーク（同図Ａの場合、ピークは１４箇所存在する）がそれぞれ含まれるように所定の時間間隔で区切り、それらの位相を揃えて重ね合わせると、同図Ｃに示すとおりとなり、送信時の波形は安定した矩形であることがわかる。
【００５８】
同様に、同図Ｂに示された受信時の波形を、各ピーク（同図Ｂの場合、ピークは１４箇所存在する）がそれぞれ含まれるように所定の時間間隔で区切り、それらの位相を揃えて重ね合わせると、同図Ｄに示すとおりとなり、受信時においてもその波形は、送信時のものとは異なるが、その形状は安定していること、すなわち、定常性を有していることがわかる。
【００５９】
換言すれば、同図Ｃに示す波形を送信した場合、定常的に同図Ｄに示す波形が受信される。したがって、受信側において。予め受信時の波形と送信時の波形の対応関係を学習しておけば、例えば、同図Ｄに示す波形を受信した場合に、同図Ｃに示す波形を受信したものとして動作することができる。
【００６０】
本発明では、上述したような筐体内部における通信特性の定常性を利用し、予め送信する符号と、受信する符号との関係を学習した後に無線通信を行なうようになされている。
【００６１】
次に、図５のLSI６１に内蔵される無線送信装置の構成例について、図７を参照して説明する。
【００６２】
この無線送信装置７０は、デジタル信号であるＢＢ信号を符号化してＲＦデジタル信号に変換する符号化付き１ビットDAC（デジタルアナログコンバータ）７１、および図５のアンテナ６２に相当するアンテナ７２から構成される。
【００６３】
図８は、符号化付き１ビットDAC７１の詳細な構成例を示している。この符号化付き１ビットDAC７１は、制御部８１、逓倍部８２、LUT（ルックアップテーブル）メモリ８３、およびシフトレジスタ８４から構成される。
【００６４】
制御部８１は、符号化付き１ビットDAC７１の全体を制御する。逓倍部８２は、ＡＶ信号処理装置５０の各LSI６１に共通して供給されるクロック信号Ｐを逓倍し、その結果得られたクロック信号Ｓをシフトレジスタ８４に供給する。ここで、クロック信号Ｓ＝ｎ×クロック信号Ｐであり、ｎは整数である。なお、クロック信号Ｐと逓倍率ｎは適宜変更することができるようになされている。
【００６５】
LUTメモリ８３は、保持するLUT８３ａに基づいて、前段から入力されるＢＢ信号の１ビット毎、対応するｎビットパラレルの搬送波パターンを発生し、シフトレジスタ８４からのラッチ信号に同期してｎビットの搬送波パターンをシフトレジスタ８４にパラレルで入力する。
【００６６】
シフトレジスタ８４は、クロック信号Ｓに同期してLUTメモリ８３からパラレル入力されるｎビットの搬送波パターンをシフトすることによりシリアル変換を行い、その結果得られたＲＦデジタル信号を後段のアンテナ７２に出力する。すなわち、シフトレジスタ８４からのＲＦデジタル信号は、その送信速度をクロック信号Ｓの周波数を変更することによって変更することができる。
【００６７】
また、シフトレジスタ８４は、クロック信号Ｐに同期して、ラッチ信号をLUTメモリ８３に出力するとともに、LUTメモリ８３からのｎビットの搬送波パターンを、内蔵する１ビットシフトレジスタ２０１Ａ（図１１）に積み込む。
【００６８】
図９は、LUTメモリ８３に保持されているLUT８３ａの一例を示している。LUT８３ａには、送信先となるLSI毎、ＢＢ信号の１ビット（０または１）に対応するｎビットの搬送波パターンが保持されている。なお、ＢＢ信号に対応する搬送パターンが送信先毎に異なるものが設定されている。
【００６９】
例えば、同図に示すLUT８３ａが保持されているLUT８３では、送信先としてLSI１０２が指定された場合、ＢＢ信号の０に対応して、ｎビットの搬送波パターン０１０１０１・・・を出力する。
【００７０】
また例えば、送信先としてLSI１０２が指定された場合、ＢＢ信号の１に対応して、ｎビットの搬送波パターン１０１０１０・・・を出力する。
【００７１】
図１０は、LUTメモリ８３に保持されているLUT８３ａの他の例を示している。この例では、LUT８３ａには、送信先となるLSI毎、ＢＢ信号の１ビット（０または１）に対応するｎビットの搬送波パターンが複数保持されている。このように、同一のＢＢ信号に対して複数の搬送波パターンを用意し、いずれかの搬送波パターンを選択して送信するようにすることにより、設計変更（例えば、ＡＶ信号処理装置５０への基板５２の追加、無線通信速度の変更など）に対応することができる。
【００７２】
次に、シフトレジスタ８４の詳細な構成例について説明する。
【００７３】
図１１は、LUTメモリ８３から入力されるパラレル入力されるｎビットの搬送波パターンのうちの１ビット分に対応する構成例を示している。
【００７４】
当該１ビット分の構成例は、２個の１ビットシフトレジスタ２０１Ａおよび２０１Ｂ、並びにAND（論理積）回路２０２から構成される。
【００７５】
１ビットシフトレジスタ２０１Ａおよび２０１Ｂは、それぞれリセット端子（不図示）を有しており、制御部８１からリセット端子を介して入力されるリセット信号に従い、保持する情報をクリアする。
【００７６】
１ビットシフトレジスタ２０１Ａは、１ビット分の搬送波パターンを保持するためのものである。１ビットシフトレジスタ２０１Ａは、クロック信号Ｐの立ち上がりまたは立下りに同期して、LUT８３からの搬送波パターンを１ビット分を積み込むとともに、それまで保持している１ビットをOUT端子から出力する。なお、クロック信号Ｐの立ち上がりまたは立下りのどちらに同期するかは、クロック信号Ｓとの関係によって決定される。
【００７７】
１ビットシフトレジスタ２０１Ｂは、LUT８３に供給するラッチ信号を生成するためのものである。１ビットシフトレジスタ２０１Ｂは、クロック信号Ｐの立ち上がりまたは立下りに同期して、最初のリセット後に１がセットされる。なお、クロック信号Ｐの立ち上がりまたは立下りのどちらに同期するかは、クロック信号Ｓとの関係によって決定される。
【００７８】
AND回路２０２は、クロック信号Ｐとラッチ信号の論理積を演算し、演算結果を１ビットシフトレジスタ２０１Ｂに出力する。
【００７９】
当該１ビット分の構成例は、後述する無線受信装置９０のシフトレジスタ１０３（図２１）を構成する場合にも採用できるものであり、１ビットシフトレジスタ２０１ＡのOUT端子はシフトレジスタ８４を構成するときに使用され、IN端子はシフトレジスタ１０３を構成するときに使用される。
【００８０】
なお、当該１ビット分の構成例に基づいて、LUTメモリ８３からのｎビットの搬送波パターンに対応するシフトレジスタ８４を構成する場合には、１ビットシフトレジスタ２０１Ａおよび２０１Ｂの後段に、１ビットシフトレジスタ２０１Ａおよび２０１Ｂを（ｎ−１）段分だけ連ねて構成すればよい。
【００８１】
例えば、LUTメモリ８３から２ビットの搬送波パターンがパラレル入力される場合に対応したシフトレジスタ８４の構成例を図１２に示す。同図に示すように、２ビットの搬送波パターンに対応したシフトレジスタ８４は、図１１の構成例に、１段分の１ビットシフトレジスタ２０１Ａおよび２０１Ｂを連ねて構成される。
【００８２】
図１３は、図１２に示された２ビットの搬送波パターンに対応したシフトレジスタ８４の動作を説明するタイミングチャートである。同図において、ａはクロック信号Ｐ、ｂはクロック信号Ｓ、ｃは１ビットシフトレジスタ２０１Ａ１に対する積み込み、ｄは１ビットシフトレジスタ２０１Ａ２に対する積み込み、ｅは１ビットシフトレジスタ２０１Ａ２柄の出力を示している。また、ｆは１ビットシフトレジスタ２０１Ｂ１に対する積み込み、ｇは１ビットシフトレジスタ２０１Ｂ２に対する積み込み、ｈはラッチ信号を示している。
【００８３】
同図に示すように、シフトレジスタ８４から出力されるＲＦデジタル信号の送信速度（出力速度）は、クロック信号Ｐおよびクロック信号Ｓを調整することにより変化する。換言すれば、クロック信号Ｐおよびクロック信号Ｓの周波数を制御することにより、シフトレジスタ８４から出力されるＲＦデジタル信号の送信速度（出力速度）を調整することが可能である。
【００８４】
すなわち、クロック信号Ｐとクロック信号Ｓの周波数関係に応じ、LUT８３ａの搬送波パターンを選択することによりＲＦデジタル信号の送信速度を調整することができる。
【００８５】
例えば、クロック信号Ｓの周波数をクロック信号Ｐの周波数の４倍とした場合、LUT８３ａにおけるＢＢ信号（１または０）に対応にする搬送波パターンとして例えば１０１０、０１０１、００１１、１１００の４通りを設定できる。
【００８６】
この場合、LUT８３ａで搬送波パターン1010、0101を選択して送信すれば、搬送波パターン0011、1100を選択して送信する場合に比較してＲＦデジタル信号の送信速度を２倍速くしたことになる。
【００８７】
また、反対に、LUT８３ａの搬送波パターンの関係に応じて、クロック信号Ｐとクロック信号Ｓの周波数を決めれば、ＲＦデジタル信号の送信周波数を調整することができる。
【００８８】
例えば、LUT８３ａにおいて、ＢＢ信号１ビットに対応して２通りの搬送波パターン。例えば10101010、01010101が設定されているとする。また、クロック信号Ｓの周波数に対して、クロック信号Ｐの周波数を４倍に設定したときのＲＦデジタル信号の送信周波数をｆｆとする。この場合、クロック信号Ｓの周波数に対して、クロック信号Ｐの周波数を２倍に設定すれば、デジタル信号の送信周波数はｆｆ／２となる。また、クロック信号Ｓの周波数に対して、クロック信号Ｐの周波数を８倍に設定すれば、デジタル信号の送信周波数は２×ｆｆとなる。
【００８９】
次に、図１４は、LUTメモリ８３からｎビットの搬送波パターンがパラレル入力される場合に対応したシフトレジスタ８４の第１の構成例を示している。当該第１の構成例は、ｎビットの搬送波パターンに対応したシフトレジスタ８４は、図１１の構成例に、（ｎ−１）段の１ビットシフトレジスタ２０１Ａおよび２０１Ｂを連ねて構成される。
【００９０】
なお、搬送波パターンが２ビット以上である場合においては、クロック信号Ｓがクロック信号Ｐに対して常に速いので、ラッチ信号のタイミングが厳しくなる。また、RFデジタル信号の出力タイミングとしてクロック信号Ｓは使用されるので、通常よりもさらに厳しくなる。そこで、シフトレジスタ８４を構成するｎ段の１ビットシフトレジスタ２０１Ａおよび２０１Ｂの配置にも工夫が必要となる。
【００９１】
図１５は、LUTメモリ８３からｎビットの搬送波パターンがパラレル入力される場合に対応したシフトレジスタ８４の第２の構成例を示している。当該第２の構成例は、特に、ｎが偶数である場合に特化した構成例である。同図に示すように、ｎ段の１ビットシフトレジスタ２０１Ａとｎ段の１ビットシフトレジスタ２０１Ｂを、それぞれ（ｎ／２）段ずつ２列対称に配置することにより、ＲＦデジタル信号の速度（クロック信号Ｓ）にラッチ信号の速度を対応させることができる。
【００９２】
図１６は、図１５に示された第２の構成例と対称な第３の構成例を示している。第３の構成例においても、ｎ段の１ビットシフトレジスタ２０１Ａとｎ段の１ビットシフトレジスタ２０１Ｂを、それぞれ（ｎ／２）段ずつ２列対称に配置することにより、ＲＦデジタル信号の速度（クロック信号Ｓ）にラッチ信号の速度を対応させることができる。
【００９３】
図１７は、LUTメモリ８３からｎビットの搬送波パターンがパラレル入力される場合に対応したシフトレジスタ８４の第４の構成例を示している。当該第４の構成例は、特に、ｎが奇数である場合に特化した構成例である。同図に示すように、ｎ段の１ビットシフトレジスタ２０１Ａとｎ段の１ビットシフトレジスタ２０１Ｂを、それぞれ（ｎ／２）段と（（ｎ／２）−１）ずつ２列対称に配置することにより、ＲＦデジタル信号の速度（クロック信号Ｓ）にラッチ信号の速度を対応させることができる。
【００９４】
なお図示は省略するが、ｎ（ｎは奇数）ビットの搬送波パターンがパラレル入力される場合に対応したシフトレジスタ８４を、図１７に示された第４の構成例と対称な配置とすることもできる。
【００９５】
次に、図１８は、LUTメモリ８３からｎビットの搬送波パターンがパラレル入力される場合に対応したシフトレジスタ８４の第５の構成例を示している。当該第５の構成例は、図１５に示された第２の構成例における（ｎ／２）段の１ビットシフトレジスタ２０１Ａの２列の間にスイッチ２１１Ａを設けるとともに、（ｎ／２）段の１ビットシフトレジスタ２０１Ｂの２列の間にスイッチ２１１Ｂを設けたものである。
【００９６】
同図に示すように、スイッチ２１１Ａにより１ビットレジスタ２０１Ａの接続を変更できるようにし、スイッチ２１１Ｂにより１ビットレジスタ２０１Ｂの接続を変更できるようにすれば、様々なＲＦデジタル信号とその通信速度に対応することが可能である。
【００９７】
また、クロック信号Ｐおよびクロック信号Ｓの周波数を調整することにより、例えば、ＲＦFデジタル信号の間欠動作やパルス波通信も可能となる。
【００９８】
次に、図１９は、LUTメモリ８３からｎビットの搬送波パターンがパラレル入力される場合に対応したシフトレジスタ８４の第６の構成例を示している。当該第６の構成例は、ｎ段の１ビットシフトレジスタ２０１Ａを環状に配置し、これらの接続のためにスイッチ２２１Ａを設けるとともに、ｎ段の１ビットシフトレジスタ２０１Ｂを環状に配置し、これらの接続のためにスイッチ２２１Ｂを設けて構成される。
【００９９】
同図に示すように、スイッチ２２１Ａにより１ビットレジスタ２０１Ａの接続を変更できるようにし、スイッチ２２１Ｂにより１ビットレジスタ２０１Ｂの接続を変更できるようにすれば、様々なＲＦデジタル信号とその通信速度に対応することが可能である。
【０１００】
また、１ビットシフトレジスタ２０１Ａおよび２０１Ｂの段数は、今後想定されるＲＦデジタル信号の最高速度と最低速度の仕様に対応して決定すればよい。
【０１０１】
次に、図５のLSI６１に内蔵される無線受信装置の構成例について、図２０を参照して説明する。
【０１０２】
この無線受信装置９０は、図７に示された無線送信装置７０に対応するものであり、無線送信装置７０から送信されるＲＦデジタル信号を受信して、最終的に送信されたＢＢ信号を後段に出力する。
【０１０３】
この無線受信装置９０は、図５のアンテナ６２に相当するアンテナ９１、およびアンテナ９１で受信されたＲＦデジタル信号を元にＢＢ信号を生成する復号付き１ビットADC（アナログデジタルコンバータ）９２から構成される。
【０１０４】
図２１は、復号付き１ビットADC９２の詳細な構成例を示している。この復号付き１ビットADC９２は、制御部１０１、逓倍部１０２、シフトレジスタ１０３、およびLUT（ルックアップテーブル）１０４から構成される。
【０１０５】
制御部１０１は、復号付き１ビットADC９２の全体を制御する。逓倍部１０２は、ＡＶ信号処理装置５０の各LSI６１に共通して供給されるクロック信号Ｐを逓倍し、その結果得られたクロック信号Ｓをシフトレジスタ１０３に供給する。ここで、クロック信号Ｓ＝ｎ×クロック信号Ｐであり、ｎは整数である。なお、制御部１０１は、符号化付き１ビットDAC７１の制御部８１と一体化することができる。
【０１０６】
シフトレジスタ１０３は、アンテナ９１からシリアル入力されるＲＦデジタル信号を、クロック信号Ｓに同期してシフトする。また、シフトレジスタ１０３は、クロック信号Ｐに同期して、ラッチ信号をLUTメモリ１０４に出力するとともに、内蔵する各１ビットシフトレジスタ２０１Ａ（図１１）に積み込まれている情報（ＲＦデジタル信号の１ビット）をLUTメモリ１０４に出力する。これにより、シフトレジスタ１０３からｎビットパラレルの搬送波パターンがLUTメモリ１０４に供給される。
【０１０７】
LUTメモリ１０４は、保持するLUT１０４ａ（図２２）を参照することにより、シフトレジスタ１０３から入力されるｎビットの搬送波パターンをそれぞれ１ビットのＢＢ信号に変換して出力する。LUT１０４ａは、筐体５１の無線通信特性の定常性に基づき、後述する学習処理によって生成されるものである。
【０１０８】
図２２は、LUTメモリ１０４に保持されているLUT１０４ａの一例を示している。LUT１０４ａには、送信元となるLSI毎、受信される可能性がある複数の搬送波パターンのそれぞれに、ＢＢ信号の１ビット（０または１）が対応付けされている。
【０１０９】
例えば、同図に示すLUT１０４ａが保持されている１０４では、送信元がLSI１０１であって、ｎビットの搬送波パターン０１０１０１・・・を受信した場合、ＢＢ信号の０を出力する。
【０１１０】
また例えば、送信元がLSI１０１であって、ｎビットの搬送波パターン１１００１１・・・を受信した場合、ＢＢ信号の１を出力する。
【０１１１】
次に、シフトレジスタ１０３の詳細な構成例について説明する。シフトレジスタ１０３は、上述したように、図１１に示された、ｎビットの搬送波パターンのうちの１ビット分に対応する構成例をｎ段分連ねることにより構成することができる。
【０１１２】
図２３は、ＲＦデジタル信号をｎビットの搬送波パターンに変換し、LUTメモリ１０４にパラレル出力する場合に対応したシフトレジスタ１０３の構成例を示している。当該構成例は、図１５に示されたシフトレジスタ８４の第２の構成例と同様、ｎ段の１ビットシフトレジスタ２０１Ａとｎ段の１ビットシフトレジスタ２０１Ｂが、それぞれ（ｎ／２）段ずつ２列対称に配置されている。
【０１１３】
なお、シフトレジスタ１０３についても、図１４乃至図１９に示したシフトレジスタ８４の各構成例と同様に、その配置を工夫することができる。
【０１１４】
また、図２３に示されたシフトレジスタ１０３の構成例と、図１５に示されたシフトレジスタ８４の第２の構成例を比較して明らかなように、その差異は、図２３に示されたシフトレジスタ１０３の構成例では１ビットシフトレジスタ２０１Ａ１のIN端子を用いることに対し、図１５に示されたシフトレジスタ８４の第２の構成例では、１ビットシフトレジスタ２０１ＡｎのOUT端子を用いる点だけである。
【０１１５】
したがって、図２４に示すように、１ビットシフトレジスタ２０１Ａ１のIN端子と、１ビットシフトレジスタ２０１ＡｎのOUT端子を切り替えるスイッチ２３１を設ければ、スイッチの切り替えに応じてシフトレジスタ８４またはシフトレジスタ１０３として機能する共用シフトレジスタ２３０を構成することができる。
【０１１６】
この共用レジスタ２３０で、図８の符号化付き１ビットDAC７１のシフトレジスタ８４と、図２１の復号付き１ビットADC９２のシフトレジスタ１０４をそれぞれ置換して構成すれば、符号化付き１ビットDAC７１と復号付き１ビットADC９２を一体化することができる。すなわち、図７の無線送信装置７０と図２０の無線受信装置９０を一体化することができ、LSI６１上での実装が低コストで実現される。
【０１１７】
次に、無線送信装置７０と無線受信装置９０が搭載されたLSI６１の動作について、図２５のフローチャートを参照して説明する。なお、この動作が開始される前に、実行すべき動作が、無線受信装置９０の復号付き１ビットADC９２のLUTメモリ１０４に保持するLUT１０４ａを学習するための学習モード、情報を送信するための送信モード、情報を受信するための受信モード、または実行すべきモードの決定を待つ待機モードのいずれかに決定されているものとする。
【０１１８】
特に、実行される動作が学習モードに決定されるタイミングについて、例えば、筐体５１内の構成が変化したとき（例えば、基板５２が追加または削除さえた）、ＡＶ信号処理装置５０の電源が投入されたとき、所定の期間毎（経年変化を考慮し、例えば、数ヶ月毎）、またはＡＶ信号処理装置５０の仕様が変更されたときなどとすることができる。
【０１１９】
ステップＳ１において、LSI６１（の制御部８１および１０１）は、実行すべき動作が学習モードに決定されている否かを判定する。実行すべき動作が学習モードに決定されていると判定された場合、処理はステップＳ２に進められる。ステップＳ２において、制御部１０１は、無線受信装置９０の復号付き１ビットADC９２を制御して、学習処理（詳細後述）を実行する。なお、ステップＳ１で、実行すべき動作が学習モードに決定されていないと判定された場合、ステップＳ２はスキップされて、処理はステップＳ３に進められる。
【０１２０】
ステップＳ３において、LSI６１（の制御部８１および１０１）は、実行すべき動作が送信モードに決定されている否かを判定する。実行すべき動作が送信モードに決定されていると判定された場合、処理はステップＳ４に進められる。ステップＳ４において、制御部８１は、無線送信装置７０の符号化付き１ビットDAC７１を制御して送信処理（詳細後述）を実行する。なお、ステップＳ３で、実行すべき動作が送信モードに決定されていないと判定された場合、ステップＳ４はスキップされて、処理はステップＳ５に進められる。
【０１２１】
ステップＳ５において、LSI６１（の制御部８１および１０１）は、実行すべき動作が受信モードに決定されている否かを判定する。実行すべき動作が受信モードに決定されていると判定された場合、処理はステップＳ６に進められる。ステップＳ６において、制御部１０１は、無線受信装置９０の復号付き１ビットADC９１を制御して受信処理（詳細後述）を実行する。なお、ステップＳ５で、実行すべき動作が受信モードに決定されていないと判定された場合、ステップＳ６はスキップされて、処理はステップＳ７に進められる。
【０１２２】
ステップＳ７において、LSI６１（の制御部８１および１０１）は、実行すべき動作が待機モードに決定されている否かを判定する。実行すべき動作が待機モードに決定されていると判定された場合、ステップＳ１に戻されて、それ以降の処理が繰り返される。なお、ステップＳ７で、実行すべき動作が待機モードに決定されていないと判定された場合、LSI６１の動作は終了される。以上で、LSI６１の動作説明を終了する。
【０１２３】
次に、図２５のステップＳ２における学習処理について、図２６のフローチャートを参照して詳述する。
【０１２４】
この学習処理は、受信時に用いるLUT１０４ａを学習生成するため、各LSI６１が実行する処理であり、無線通信相手となる自己以外のLSIとの間で、予め決定されている既知の搬送波パターンを無線通信することにより実行する。
【０１２５】
すなわち、ステップＳ１１において、LSI６１に搭載された無線受信装置９０の制御部１０１は、無線通信相手となる自己以外のLSIの１つを送信元に決定する。ステップＳ１２において、制御部１０１は、ステップＳ１３乃至Ｓ１８の繰り返し回数を示す繰り返しパラメータｈを０に初期化する。
【０１２６】
ステップＳ１３において、制御部１０１は、送信元のLSI（の無線送信装置７０）に対して、学習処理に用いるために予め決定されている、制御部１０１自身が既知の搬送波パターンを送信させる。この既知の搬送波パターンはＲＦデジタル信号として無線送信される。
【０１２７】
ステップＳ１４において、制御部１０１は、無線受信装置９０のアンテナ９１で受信されたＲＦデジタル信号と、送信された既知の搬送波パターンとの相関値を計算し、計算した相関値が最大となる位置を検出することによって、受信したＲＦデジタル信号の先頭位置を決定する。
【０１２８】
ステップＳ１６において、制御部１０１は、受信され得るＲＦデジタル信号の各パターンとその受信頻度を示すプロット図の、受信されたＲＦデジタル信号のパターンの受信頻度を１つだけインクリメントする。ステップＳ１６におけるプロット図については、図２７および図２８を参照して後述する。
【０１２９】
ステップＳ１７において、制御部１０１は、繰り返しパラメータｈが所定の上限値ｊ（非常に大きな数）に達したか否かを判定する。繰り返しパラメータｈが所定の上限値ｊに達していないと判定した場合、制御部１０１は、処理をステップＳ１８に進めて、繰り返しパラメータｈを１だけインクリメントする。この後、処理はステップＳ１３に戻されて、ステップＳ１３乃至Ｓ１８が繰り返される。
【０１３０】
そして、現在の送信元との間で既知の搬送波パターンの通信がｊ回繰り返されると、ステップＳ１７において、繰り返しパラメータｈが所定の上限値ｊに達したと判定され、処理はステップＳ１９に進められる。
【０１３１】
ステップＳ１９において、制御部１０１は、ステップＳ１６の処理でのプロット結果に基づき、ステップＳ１１で送信元に決定したLSIから送信されるＲＦデジタル信号から搬送波パターンを復号するために用いるLUT１０４ａを作成してLUTメモリ１０４に保持させる。
【０１３２】
ステップＳ２０において、制御部１０１は、無線通信相手となる自己以外のLSIのうち、ステップＳ１１の処理で送信元に決定していないものが残っているか否かを判定する。残っていると判定した場合、制御部１０１は、処理をステップＳ１１に戻し、ステップＳ１１乃至Ｓ２０を繰り返す。そして、ステップＳ２０において、無線通信相手となる自己以外の全てのLSIを送信元に決定したと判定された場合、この学習処理は終了される。
【０１３３】
ここで、ステップＳ１６の処理でプロットされる、受信されたＲＦデジタル信号の各パターンの受信頻度を示すプロット図の例を図２７および図２８に示す。
【０１３４】
図２７の例では、既知の搬送波パターンとして０００または１１１を送信したときの、受信されたＲＦデジタル信号の各パターンの受信頻度を示している。なお、横軸は、受信されたＲＦデジタル信号のパターンを示し、縦軸は、受信頻度を示している。また、既知の搬送波パターン０００が送信されたときに受信されたＲＦデジタル信号のパターンを無色（白色）棒線で示し、既知の搬送波パターン１１１が送信されたときに受信されたＲＦデジタル信号のパターンを有色（斜線柄）棒線で示している。
【０１３５】
図２７によれば、搬送波パターン０００が送信された場合、ＲＦデジタル信号のパターン０００が最多頻度で受信されることである。また、搬送波パターン１１１が送信された場合、ＲＦデジタル信号のパターン１１１が最多頻度で受信されることである。
【０１３６】
ただし、図２７で注目すべきは、ＲＦデジタル信号のパターン０１０と１０１である。
【０１３７】
ＲＦデジタル信号のパターン０１０は、従来の符号間距離に基づく誤り訂正によれば０００に変換される。しかしながら、図２７によれば、ＲＦデジタル信号のパターン０１０は、搬送波パターン０００と１１１のうち、符号間距離が近い方の搬送波パターン０００が送信された場合にはほとんど受信されず、符号間距離が遠い方の搬送波パターン１１１が送信された場合には受信されている。したがって、ＲＦデジタル信号のパターン０１０が受信された場合には、１１１に変換するように学習する。
【０１３８】
また、ＲＦデジタル信号のパターン１０１は、従来の符号間距離に基づく誤り訂正によれば１１１に変換される。しかしながら、図２７によれば、ＲＦデジタル信号のパターン１０１は、搬送波パターン０００と１１１のうち、符号間距離が近い方の搬送波パターン１１１が送信された場合にはほとんど受信されず、符号間距離が遠い方の搬送波パターン０００が送信された場合には受信されている。したがって、ＲＦデジタル信号のパターン１０１が受信された場合には、０００に変換するように学習する。
【０１３９】
図２８の例では、既知の搬送波パターンとして１１０１０１または０００１１１を送信したときの、受信されたＲＦデジタル信号のMSB（Most Significant Bit）側から１ビット置きに抽出した３ビットの各パターンの受信頻度を示している。例えばＲＦデジタル信号として１１０１０１が受信された場合、そのパターンは１００となる。また例えばＲＦデジタル信号として０００１１１が受信された場合、そのパターンは００１となる。
【０１４０】
なお、横軸は、受信されたＲＦデジタル信号のMSB側から１ビット置きに抽出した３ビットのパターンを示し、縦軸は、受信頻度を示している。また、既知の搬送波パターン１１０１０１が送信されたときに受信されたＲＦデジタル信号のパターンを無色（白色）棒線で示し、既知の搬送波パターン０００１１１が送信されたときに受信されたＲＦデジタル信号のパターンを有色（斜線柄）棒線で示している。
【０１４１】
図２８で注目すべきは、受信されたＲＦデジタル信号のうちの３ビットのパターン１００と００１である。
【０１４２】
ＲＦデジタル信号の３ビットのパターン１００は、本来、搬送波パターン１１０１０１に対応するものであるが、搬送波パターン０００１１１が送信されたとき方がその受信頻度が高い。よって、ＲＦデジタル信号の３ビットのパターン１００が受信された場合には、搬送波パターン０００１１１にも変換できるようにLUT１０４ａを学習する。
【０１４３】
また、ＲＦデジタル信号のパターン００１は、本来、搬送波パターン０００１１１に対応するものであるが、搬送波パターン１１０１０１が送信されたとき方がその受信頻度が高い。よって、ＲＦデジタル信号の３ビットのパターン００１が受信された場合には、搬送波パターン１１０１０１にも変換できるようにLUT１０４ａを学習する。
【０１４４】
以上で、学習処理の説明を終了する。
【０１４５】
次に、図２５のステップＳ４における送信処理について、図２９のフローチャートを参照して詳述する。
【０１４６】
ステップＳ３１において、LSI６１は、搭載された無線受信装置９０により、自己以外のLSIによる通信を確認するため、無線信号の受信を行う。ただし、ここではＲＦデジタル信号からＢＢ信号を生成する必要はない。ステップＳ３２において、LSI６１は、ステップＳ３１の処理でＲＦデジタル信号が受信されたか否かを判定し、受信したと判定した場合、処理はステップＳ３３に進められる。
【０１４７】
ステップＳ３３において、LSI６１は、自己以外のLSIによる通信間隔を検出するため、所定の時間だけを待機する。この待機の後、処理はステップＳ３１に戻され、それ以降の処理が繰り返される。
【０１４８】
そして、ステップＳ３２において、ステップＳ３１の処理でＲＦデジタル信号が受信されないと判定された場合、処理はステップＳ３４に進められる。ステップＳ３４において、LSI６１は、ステップＳ３３の処理で検出した自己以外のLSIによる通信の通信間隔だけ待機した後、処理をステップＳ３５に進める。
【０１４９】
ステップＳ３５乃至３８において、LSI６１の無線送信装置７０は、送信すべき情報の無線通信を実行する。すなわち、ステップＳ３５において、LSI６１は、送信すべき情報に送信先のLSIを示す識別情報を付加してＢＢ信号を生成し、符号化付き１ビットDAC７１のLUTメモリ８３に出力する。
【０１５０】
ステップＳ３６において、LUTメモリ８３は、保持するLUT８３ａに基づいて、入力されたＢＢ信号の１ビット毎、対応するｎビットパラレルの搬送波パターンを発生し、シフトレジスタ８４からのラッチ信号に同期してｎビットの搬送波パターンをシフトレジスタ８４にパラレルで入力する。
【０１５１】
ステップＳ３７において、シフトレジスタ８４は、クロック信号Ｓに同期してLUTメモリ８３からパラレル入力されるｎビットの搬送波パターンをシフトすることによりシリアル変換を行い、その結果得られたＲＦデジタル信号を後段のアンテナ７２に出力する。
【０１５２】
ステップＳ３８において、LSI６１の無線送信装置７０は、送信すべき情報を全て送信したか否かを判定する。そして、送信すべき情報が残っている場合、送信すべき情報の全てを送信していないと判定し、無線送信装置７０は、ステップＳ３５に戻って、それ以降の処理を繰り返す。そして、ステップＳ３８において、送信すべき情報を全て送信したと判定した場合、無線送信装置７０は、この送信処理を終了する。以上で、送信処理の説明を終了する。
【０１５３】
次に、図２５のステップＳ６における送信処理について、図３０のフローチャートを参照して詳述する。
【０１５４】
ステップＳ５１において、LSI６１は、搭載された無線受信装置９０により、ＲＦデジタル信号を受信する。具体的には、アンテナ９１によりＲＦデジタル信号を受信して復号付き１ビットADC９２に供給する。ステップＳ５２において、復号付き１ビットADC９２のシフトレジスタ１０３は、ＲＦデジタル信号をｎビットパラレルの搬送波パターンに変換してLUTメモリ１０４に供給する。
【０１５５】
ステップＳ５３において、LUTメモリ１０４は、保持するLUT１０４ａに基づいて、入力されたｎビットパラレルの搬送波パターンに対応するＢＢ信号の１ビットずつ出力する。
【０１５６】
ステップＳ５４において、LSI６１の無線受信装置９０は、受信終了であるか否かを判定する。受信終了ではないと判定された場合、無線受信装置９０は、ステップＳ５１に戻って、それ以降の処理を繰り返す。そして、ステップＳ５４において、受信終了と判定した場合、無線受信装置９０は、この受信処理を終了する。以上で、受信処理の説明を終了する。
【０１５７】
なお、筐体５１内において、複数の無線通信が同時に行なわれる場合にはその混信を防ぐ方法として、それぞれの通信系で使用されるクロック信号Ｐを互いに直交するものにする方法と、それぞれの通信系の送信時で使用されるLUT８３ａにおける搬送波パターンを直交させる方法が考えられる。
【０１５８】
それぞれの通信系で使用されるクロック信号Ｐを互いに直交するものにする方法とは、例えば、一方の通信系のクロック信号Ｐの周波数を４GHz、他方の通信系のクロック信号Ｐの周波数を８GHｚとすればよい。
【０１５９】
それぞれの通信系の送信時で使用されるLUT８３ａにおける搬送波パターンを直交させる方法とは、例えば、一方の通信系においてＢＢ信号の１を搬送波パターン１００１１１０に、ＢＢ信号の０を搬送波パターン０１１０００１にし、
他方の通信系においてＢＢ信号の１を搬送波パターン１００１０１１に、ＢＢ信号の０を搬送波パターン０１１０１００にすればよい。
【０１６０】
それぞれの通信系で使用されるクロック信号Ｐを互いに直交するものにする（例えば、一方の通信系のクロック信号Ｐの周波数を４GHz、他方の通信系のクロック信号Ｐの周波数を８GHｚとする）か、送信する搬送波パターンが直交する
【０１６１】
以上説明したように、本発明を適用した無線送信装置および無線受信装置によれば、ＲＦデジタル信号を柔軟に変更することができる。このような柔軟性をもたせることにより、例えば、ＡＶ信号処理装置５０などの製品として製造した後でも、搬送波パターンを再設計することが容易になる。したがって、ＡＶ信号処理装置５０などの製品として製造した後でも、機能を進化させたり、拡張させたりすることに対して容易に対応することができる．また，製造した製品の検証を容易に実行できる効果も期待できる。
【０１６２】
ところで、上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。
【０１６３】
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
【０１６４】
また、プログラムは、１台のコンピュータにより処理されるものであってもよいし、複数のコンピュータによって分散処理されるものであってもよい。さらに、プログラムは、遠方のコンピュータに転送されて実行されるものであってもよい。
【０１６５】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【０１６６】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【０１６７】
【図１】従来の無線送信装置の構成の一例を示すブロック図である。
【図２】従来の無線受信装置の構成の一例を示すブロック図である。
【図３】符号間距離に基づく誤り訂正を説明する図である。
【図４】理想とする誤り訂正を説明する図である。
【図５】本発明を適用したＡＶ信号処理装置の構成例を示す図である。
【図６】筐体内における無線の通信特性の定常性を説明する図である。
【図７】本発明を適用した無線送信装置の構成例を示すブロック図である。
【図８】図７の符号化付き１ビットDACの構成例を示すブロック図である。
【図９】送信時に使用されるLUTの例を示す図である。
【図１０】送信時に使用されるLUTの例を示す図である。
【図１１】図８のシフトレジスタを１ビット分の構成例を示すブロック図である。
【図１２】２ビットの搬送波パターンに対応する図８のシフトレジスタの構成例を示すブロック図である。
【図１３】図１２のシフトレジスタの動作を説明するタイミングチャートである。
【図１４】ｎビットの搬送波パターンに対応する図８のシフトレジスタの第１の構成例を示すブロック図である。
【図１５】ｎビットの搬送波パターンに対応する図８のシフトレジスタの第２の構成例を示すブロック図である。
【図１６】ｎビットの搬送波パターンに対応する図８のシフトレジスタの第３の構成例を示すブロック図である。
【図１７】ｎビットの搬送波パターンに対応する図８のシフトレジスタの第４の構成例を示すブロック図である。
【図１８】ｎビットの搬送波パターンに対応する図８のシフトレジスタの第５の構成例を示すブロック図である。
【図１９】ｎビットの搬送波パターンに対応する図８のシフトレジスタの第６の構成例を示すブロック図である。
【図２０】本発明を適用した無線受信装置の構成例を示すブロック図である。
【図２１】図２０の復号付き１ビットADCの構成例を示すブロック図である。
【図２２】受信時に使用されるLUTの例を示す図である。
【図２３】ｎビットの搬送波パターンに対応する図２１のシフトレジスタの構成例を示すブロック図である。
【図２４】ｎビットの搬送波パターンに対応する共用シフトレジスタの構成例を示すブロック図である。
【図２５】無線通信装置および無線受信装置が搭載されたLSIによる動作を説明するフローチャートである。
【図２６】図２５のステップＳ２における学習処理を詳述するフローチャートである。
【図２７】図２６のステップＳ１６の処理を説明する図である。
【図２８】図２６のステップＳ１６の処理を説明する図である。
【図２９】図２５のステップＳ４における送信処理を詳述するフローチャートである。
【図３０】図２５のステップＳ２における受信処理を詳述するフローチャートである。
【符号の説明】
【０１６８】
５１  筐体，  ６１  LSI，  ７１  符号化付き１ビットDAC，  ８１  制御部，  ８２  逓倍部，  ８３  LUTメモリ，  ８３ａ  LUT，  ８４  シフトレジスタ，  ９０  無線受信装置，  ９２  復号付き１ビットADC，  １０１  制御部，  １０２  逓倍部，  １０３  シフトレジスタ，  １０４  LUTメモリ，  １０４ａ  LUT，  ２０１  １ビットシフトレジスタ，  ２０２  AND回路，２１１  スイッチ，２２１  スイッチ
【図１】
2009273079.tif 000003
【図２】
2009273079.tif 000004
【図３】
2009273079.tif 000005
【図４】
2009273079.tif 000006
【図５】
2009273079.tif 000007
【図６】
2009273079.tif 000008
【図７】
2009273079.tif 000009
【図８】
2009273079.tif 000010
【図９】
2009273079.tif 000011
【図１０】
2009273079.tif 000012
【図１１】
2009273079.tif 000013
【図１２】
2009273079.tif 000014
【図１３】
2009273079.tif 000015
【図１４】
2009273079.tif 000016
【図１５】
2009273079.tif 000017
【図１６】
2009273079.tif 000018
【図１７】
2009273079.tif 000019
【図１８】
2009273079.tif 000020
【図１９】
2009273079.tif 000021
【図２０】
2009273079.tif 000022
【図２１】
2009273079.tif 000023
【図２２】
2009273079.tif 000024
【図２３】
2009273079.tif 000025
【図２４】
2009273079.tif 000026
【図２５】
2009273079.tif 000027
【図２６】
2009273079.tif 000028
【図２７】
2009273079.tif 000029
【図２８】
2009273079.tif 000030
【図２９】
2009273079.tif 000031
【図３０】
2009273079.tif 000032