(57)【要約】【課題】  バンプに加えられる荷重に起因して、その下の半導体チップの表層部に応力が加わり、クラック等が発生する場合がある。【解決手段】  基板(10)の表面に導電パターン(27)が形成されている。導電パターンにバンプ(11)が電気的に接続されている。バンプは、導電パターンの上方において、側方に張り出した形状を持つ。バンプの側方に張り出した部分と導電パターンとの間に、有機材料からなる緩衝層(30)が配置されている。【選択図】  図１−３
2009200132.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面に形成された導電パターンと、
前記導電パターンに電気的に接続され、該導電パターンの上方において、側方に張り出した形状を持つバンプと、
前記バンプの側方に張り出した部分と前記導電パターンとの間に配置され、有機材料からなる緩衝層と
を有する半導体装置。
【請求項２】
前記バンプの側方に張り出した部分が、該バンプの中心から全方位に向けて張り出しており、前記緩衝層が、前記バンプの張り出した部分の外縁全体に配置されている請求項１に記載の半導体装置。
【請求項３】
前記バンプが金を含む請求項１または２に記載の半導体装置。
【請求項４】
前記緩衝層のヤング率が１０ＧＰａ以下である請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
基板の表面に導電パターンを形成する工程と、
前記導電パターン及び前記基板の上に、有機材料からなる緩衝層を形成する工程と、
前記緩衝層に、前記導電パターンの一部を露出させる開口を形成する工程と、
前記開口内を充填すると共に、該開口の縁よりも外側まで張り出したバンプを形成する工程と
を有する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バンプを持つ半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
電子機器の小型化、薄型化に伴い、電子部品の高密度実装に対する要求が高まっている。高密度実装のために、半導体チップ等の電子部品を樹脂等で封止することなく裸の状態で、回路基板に直接搭載するフリップチップ実装が採用されている。近年、低コストで高密度実装に有利な方法として、半導体チップにめっき法で形成しためっきバンプや、金線の先端に形成した金ボールをパッド上に固定したスタッドバンプ等の金属バンプを用いた熱圧着接合、超音波接合等が注目されている（例えば、特許文献１）。
【０００３】
【特許文献１】特開２００７−６７２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
はんだバンプを溶融させて接合する方法では、バンプ下の半導体チップにはほとんど力が加わらない。これに対し、熱圧着接合、圧接接合においては、１バンプあたり２０ｇ〜１００ｇ程度の荷重が加えられ、超音波接合においては、１バンプあたり５ｇ〜３０ｇ程度の荷重が加えられる。バンプに加えられる荷重に起因して、その下の半導体チップの表層部に応力が加わり、クラック等が発生する場合がある。
【課題を解決するための手段】
【０００５】
上記課題を解決する半導体装置は、
基板の表面に形成された導電パターンと、
前記導電パターンに電気的に接続され、該導電パターンの上方において、側方に張り出した形状を持つバンプと、
前記バンプの側方に張り出した部分と前記導電パターンとの間に配置され、有機材料からなる緩衝層と
を有する。
【０００６】
上記課題を解決する半導体装置の製造方法は、
基板の表面に導電パターンを形成する工程と、
前記導電パターン及び前記基板の上に、有機材料からなる緩衝層を形成する工程と、
前記緩衝層に、前記導電パターンの一部を露出させる開口を形成する工程と、
前記開口内を充填すると共に、該開口の縁よりも外側まで張り出したバンプを形成する工程と
を有する。
【発明の効果】
【０００７】
緩衝層が配置されているため、バンプに荷重が加わったとき、バンプの外縁部近傍の導電パターンへの応力の集中を低減することができる。これにより、クラックの発生が抑制される。
【発明を実施するための最良の形態】
【０００８】
図１Ａ〜図１Ｉを参照して、第１の実施例による半導体装置の製造方法について説明する。
【０００９】
図１Ａに示すように、シリコンからなる半導体基板１０の表面にＭＯＳトランジスタ等の複数の半導体素子２０が形成されている。さらに、半導体素子２０を覆うように、半導体基板１０の上に多層配線層２１が形成されている。多層配線層２１の上に、最表面配線２７が形成されている。最表面配線２７は、例えば金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等で形成されている。最表面配線２７の一部に、ランド２８が設けられている。
【００１０】
図１Ｂに示すように、最表面配線２７を覆うように、半導体基板１０の上に緩衝層３０を形成する。緩衝層３０には、例えば感光性ポリベンゾオキサゾールが用いられ、最表面配線２７の上方の部分の厚さは約３μｍである。
【００１１】
図１Ｃに示すように、緩衝層３０に、フォトリソグラフィ技術を用いて開口３０Ａを形成する。開口３０Ａの底面にランド２８の一部が露出する。開口３０Ａの平面形状は、例えば直径３０μｍの円形である。なお、開口３０Ａを形成した後、開口３０Ａの底面をクリーニングする目的で、プラズマ処理を行ってもよい。
【００１２】
図１Ｄに示すように、開口３０Ａの内面、及び緩衝層３０の表面に、クロムからなる厚さ０．５μｍのシード層３３をスパッタリングにより形成する。なお、クロムの他に、チタン、ニッケル、タングステン、銅、金等を用いてもよい。また、成膜方法として、スパッタリングに代えて、化学気相成長（ＣＶＤ）、真空蒸着法等を採用してもよい。
【００１３】
図１Ｅに示すように、シード層３３の上に、厚さ３０μｍの感光性レジスト膜３５を形成する。フォトリソグラフィ技術を用いて、感光性レジスト膜３５に開口３５Ａを形成する。開口３５Ａの平面形状は、例えば直径４０μｍの円形であり、その内側に、緩衝層３０に形成されている開口３０Ａを含む。なお、開口３５Ａを形成した後、その底面に露出しているシード層３３の表面をクリーニングする目的でプラズマ処理を行ってもよい。
【００１４】
図１Ｆに示すように、シード層３３を電極として金（Ａｕ）を電解めっきすることにより、開口３５Ａ内にバンプ１１を形成する。バンプ１１の高さは、例えば２５μｍである。バンプ１１は、半導体基板１０をチップ１５に分割したとき、例えば図２Ｂに示すように、チップ１５内にほぼ一様に分布する。このような配置は、エリアレイアウトと呼ばれる。バンプ１１を形成した後、レジスト膜３５を剥離する。
【００１５】
図１Ｇ示すように、レジスト膜３５で覆われていた領域に、シード層３３が露出する。その後、露出しているシード層３５をエッチング除去する。
【００１６】
図１Ｈに示すように、シード層３３が除去された領域に、緩衝層３０が露出する。その後、半導体基板１０をダイシングすることにより、チップに分割する。例えば、１つのチップは、一辺の長さが５ｍｍの正方形であり、厚さは０．５ｍｍである。バンプ１１は、１つのチップ内に例えば１００個分布する。
【００１７】
図１Ｉに示すように、表面に電極５１が形成されている回路基板５０を準備する。電極５１は、例えば、銅（Ｃｕ）パターンの表面を、Ｎｉ膜で被覆し、さらにＡｕ膜で被覆した構造を有する。半導体基板１０を回路基板５０に対向させたとき、電極５１は、バンプ１１に対応する位置に配置されている。バンプ１１を、電極５１に接触させ、１バンプあたり１０ｇの荷重を印加した状態で、５０ｋＨｚの超音波をバンプ１１及び電極５１に、１．５秒間印加する。これにより、バンプ１１と電極５１とが、機械的及び電気的に接合される。
【００１８】
上記実施例による半導体装置の製造方法と比較するために、図３Ａ及び図３Ｂに示す比較例による半導体装置を作製した。
【００１９】
図３Ａに示すように、比較例による半導体装置においては、緩衝層３０に形成されている開口３０Ａがバンプ１１の平面形状よりも大きい。例えば、バンプ１１の平面形状が、直径４０μｍの円形であり、開口３０Ａの直径が６０μｍである。このため、バンプ１１は、その底面全域において、シード層３３を介して最表面配線２７に密着している。
【００２０】
図３Ｂに、バンプ１１と電極５１とを接合した状態を示す。最表面配線２７の、バンプ１１の縁に対応する位置に、クラック５５が発生した。クラック５５が発生すると、バンプ１１と最表面配線２７との間の安定した電気的接続が確保できなくなる。クラック５５は、バンプ１１と電極５１との接続時の荷重により、バンプ１１の縁近傍の最表面配線２７に応力が集中して加わったためと考えられる。
【００２１】
上記実施例による半導体装置の製造方法では、図１Ｈに示したように、バンプ１１が、最表面配線２７の上方において側方に張り出した形状を有する。バンプ１１の側方に張り出した部分と最表面配線２７との間に、緩衝層３０が配置されている。緩衝層３０は、バンプ１１よりもヤング率の小さな有機材料で形成されている。バンプ１１と電極５１との接合時に荷重が加わったとしても、緩衝層３０が、バンプ１１の外縁部において、最表面配線２７へ応力が集中すること抑制する。これにより、クラックの発生が防止される。
【００２２】
クラック発生を防止するために、バンプ１１を、その中心から全方位に向けて張り出した形状とすることが好ましい。また、張り出した部分の外縁全体に緩衝層３０を配置することが好ましい。
【００２３】
上記実施例は、特に接合時に荷重を印加する構成のバンプに適用する際に、顕著な効果が期待される。すなわち、接合時に溶融するはんだバンプに適用するよりも、金を含むバンプに適用すると、より顕著な効果が期待される。なお、バンプ１１に銅を用いてもよい。特に、接合時に１つのバンプに加わる荷重が５ｇ以上である場合に、顕著な効果が期待される。
【００２４】
また、緩衝層３０が応力を十分緩和させるために、緩衝層３０に、ヤング率が１０ＧＰａ以下の材料を用いることが好ましい。特に、緩衝層３０に有機絶縁材料を用いることが好ましい。好適な有機絶縁材料として、ポリベンゾオキサゾール樹脂の他に、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂等が挙げられる。
【００２５】
図５に、種々の材料のヤング率を示す。有機材料のヤング率が、無機絶縁材料のヤング率に比べて著しく小さいことがわかる。すなわち、緩衝層３０に、無機絶縁材料ではなく、有機絶縁材料を用いることが有効である。
【００２６】
バンプ１１の外縁の位置における緩衝層３０の厚さを２μｍとした場合には、クラックの発生を完全に防止することはできなかった。緩衝層３０の厚さを３μｍ以上にすると、クラックの発生を十分抑制することができた。なお、緩衝層３０を厚くし過ぎると、フォトリソグラフィの解像性が悪くなり、開口の形成不良が発生しやすくなる。解像性の低下を抑制するために、バンプ１１の外縁における緩衝層３０の厚さを、バンプ１１の高さの５０％以下とすることが好ましい。
【００２７】
上記実施例では、図１Ｈにおいて、バンプ１１の張り出し部の半径方向の長さ、すなわち緩衝層３０の、バンプ１１の下方へのもぐりこみの横方向の深さを５μｍとした。バンプ１１の張り出し部の半径方向の長さが短すぎると、緩衝層３０を配置した十分な効果が得られなくなる。逆に、バンプ１１の張り出し部の半径方向の長さを長くしすぎると、バンプ１１と最表面配線２７との接触面積が相対的に小さくなる。緩衝層３０の十分な効果が得られ、かつ十分な接触面積を確保するために、バンプ１１の張り出し部の半径方向の長さは、バンプ１１の直径の３％〜２０％とすることが好ましい。
【００２８】
また、バンプ１１と電極５１との接合時に超音波を印加すると、より小さな荷重で十分強固な接合を得ることができる。なお、超音波接合に代えて、熱圧着接合を採用してもよい。このとき、加熱温度は、緩衝層３０の耐熱温度以下とすることが必要である。
【００２９】
上記実施例では、バンプ１１の分布が、図２Ｂに示したようなエリアレイアウトであったが、図２Ａに示すように、バンプ１１をチップ１５の外縁よりもやや内側に、外縁に沿って配列させてもよい。このような分布は、ペリフェラルレイアウトと呼ばれる。
【００３０】
図４Ａ〜図４Ｃを参照して、第２の実施例による半導体装置の製造方法について説明する。以下、第１の実施例との相違点に着目して説明する。
【００３１】
図４Ａに示すように、多層配線層２１の上に、電極パッド２２が形成されている。電極パッド２２の分布は、ペリフェラルレイアウトである。窒化シリコン、酸化シリコン等の無機絶縁材料からなる保護膜２３が、多層配線層２１の上に形成され、電極パッド２２を覆っている。さらにその上に、感光性ポリイミドからなる層間絶縁膜４０が形成されている。層間絶縁膜４０及び保護膜２３を貫通し、電極パッド２２まで達するビアホール内に、導電材料からなる層間接続部材４１が充填されている。層間絶縁膜４０の上に、層間接続部材４１に接続された再配線４２が形成されている。再配線４２は、金（Ａｕ）、アルミニウム（Ａｌ）、または銅（Ｃｕ）等で形成され、その厚さは例えば２μｍである。層間接続部材４１及び再配線４２は、例えばめっき法で形成される。再配線４２は、ペリフェラルレイアウトの電極パッド２２を、エリアレイアウトのバンプに接続するためのものである。
【００３２】
図４Ｂに示すように、層間絶縁膜４０及び再配線４２の上に、緩衝層３０、シード層３３、及びバンプ１１を、第１の実施例の場合と同じ方法で形成する。なお、一例として、緩衝層３０に形成される開口の直径は２０μｍとし、バンプ１１の直径は３０μｍとする。再配線４２の上方における緩衝層３０の厚さを５μｍとし、バンプ１１の高さを２０μｍとする。
【００３３】
バンプ１１を形成した後、半導体基板１０をチップに分割する。１つのチップは、例えば一辺の長さが６ｍｍの正方形であり、厚さは０．６ｍｍである。また、一例として、１チップ内に、バンプ１１が１２０個配置されている。
【００３４】
図４Ｃに示すように、バンプ１１と、回路基板５０上の電極５１に接合する。一例として、接合時の荷重を２０ｇとし、４０ｋＨｚの超音波を０．５秒間印加する。これにより、バンプ１１を電極５１に接合することができる。第２の実施例においても、バンプ１１の外縁部において、バンプ１１と再配線４２との間に緩衝層３０が配置されている。このため、再配線４２におけるクラックの発生を防止することができる。
【００３５】
上記第１及び第２の実施例では、シリコンからなる半導体基板１０を用いたが、その他の半導体からなる基板を用いることも可能である。例えば、ＧａＡｓ基板を用いてもよい。
【００３６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００３７】
以上の第１〜第２の実施例を含む実施形態に関し、更に以下の付記を開示する。
【００３８】
（付記１）
第１の基板の表面に形成された導電パターンと、
前記導電パターンに電気的に接続され、該導電パターンの上方において、側方に張り出した形状を持つバンプと、
前記バンプの側方に張り出した部分と前記導電パターンとの間に配置され、有機材料からなる緩衝層と
を有する半導体装置。
【００３９】
（付記２）
前記バンプの側方に張り出した部分が、該バンプの中心から全方位に向けて張り出しており、前記緩衝層が、前記バンプの張り出した部分の外縁全体に配置されている付記１に記載の半導体装置。
【００４０】
（付記３）
前記バンプが金を含む付記１または２に記載の半導体装置。
【００４１】
（付記４）
前記緩衝層のヤング率が１０ＧＰａ以下である付記１乃至３のいずれか１項に記載の半導体装置。
【００４２】
（付記５）
さらに、
前記第１の基板に対向し、表面に前記第１の基板上のバンプに対応する位置に電極が形成された第２の基板を有し、
前記第１の基板上のバンプが、前記第２の基板上の対応する電極に機械的かつ電気的に接続されている付記１乃至４のいずれかに記載の半導体装置。
【００４３】
（付記６）
前記バンプの平面形状が円形であり、前記バンプの、側方に張り出した部分の半径方向の長さが、該バンプの直径の３％〜２０％である付記１乃至５のいずれか１項に記載の半導体装置。
【００４４】
（付記７）
第１の基板の表面に導電パターンを形成する工程と、
前記導電パターン及び前記第１の基板の上に、有機材料からなる緩衝層を形成する工程と、
前記緩衝層に、前記導電パターンの一部を露出させる開口を形成する工程と、
前記開口内を充填すると共に、該開口の縁よりも外側まで張り出したバンプを形成する工程と
を有する半導体装置の製造方法。
【００４５】
（付記８）
さらに、
表面に、前記第１の基板上のバンプに対応する位置に電極が形成された第２の基板を準備する工程と、
前記第１の基板上のバンプと、前記第２の基板上の対応する電極とを接触させて、両者を機械的かつ電気的に接続する工程と
を有する付記７に記載の半導体装置の製造方法。
【００４６】
（付記９）
前記接続する工程において、前記第１の基板が第２の基板に近づく向きの荷重を加えた状態で、前記バンプと前記電極とに超音波を与えることにより両者を接続する付記８に記載の半導体装置の製造方法。
【図面の簡単な説明】
【００４７】
【図１−１】（１Ａ）〜（１Ｃ）は、第１の実施例による半導体装置の製造途中段階における装置の断面図である。
【図１−２】（１Ｄ）〜（１Ｆ）は、第１の実施例による半導体装置の製造途中段階における装置の断面図である。
【図１−３】（１Ｇ）及び（１Ｈ）は、第１の実施例による半導体装置の製造途中段階における装置の断面図であり、（１Ｉ）は、第１の実施例による半導体装置の断面図である。
【図２】実施例による半導体装置のバンプの配置の態様を示すための斜視図である。
【図３】（３Ａ）は、比較例による半導体装置の製造途中段階における装置の断面図であり、（３Ｂ）は、比較例による半導体装置の断面図である。
【図４】（４Ａ）及び（４Ｂ）は、第２の実施例による半導体装置の製造途中段階における装置の断面図であり、（４Ｃ）は、第２の実施例による半導体装置の断面図である。
【図５】種々の材料のヤング率を示す図表である。
【符号の説明】
【００４８】
１０  半導体基板
１１  バンプ
１５  チップ
２０  半導体素子
２１  多層配線層
２７  最表面配線
２８  ランド
３０  緩衝層
３０Ａ  開口
３３  シード層
３５  レジスト膜
３５Ａ  開口
４０  層間絶縁膜
４１  層間接続部材
４２  再配線
５０  回路基板
５１  電極
５５  クラック
【図１−１】
2009200132.tif 000003
【図１−２】
2009200132.tif 000004
【図１−３】
2009200132.tif 000005
【図２】
2009200132.tif 000006
【図３】
2009200132.tif 000007
【図４】
2009200132.tif 000008
【図５】
2009200132.tif 000009