(57)【要約】【課題】テスタの電流測定ユニットを使わずに、試験対象の半導体装置自身により電源電流試験を行うことができる技術を提供する。【解決手段】電源端子１０８と内部回路素子との間に設けられた電流／電圧変換回路（抵抗１０３、増幅器１０４）と、アナログ／デジタル変換回路（ＡＤＣ）３０５と、内蔵メモリ３０４と、演算回路３０３とを有する。半導体装置１０１の各入力端子にテストパターンを入力し、半導体装置１０１を動作させる。電流／電圧変換回路が、電源端子１０８と内部回路素子との間を流れる電流を電圧に変換する。アナログ／デジタル変換回路３０５が、電流／電圧変換回路の出力電圧をデジタル値に変換する。内蔵メモリ３０４が、そのデジタル値を記憶する。演算回路３０３が、内蔵メモリ３０４に記憶されたデジタル値と判定基準値とを比較する。その比較結果が半導体装置１０１の出力端子から出力される。【選択図】図１
2009133762.tif 000002
【特許請求の範囲】
【請求項１】
電源端子または接地端子と内部回路素子との間に設けられ、前記電源端子または接地端子と前記内部回路素子との間を流れる電流を電圧に変換する電流／電圧変換回路と、
前記電流／電圧変換回路の出力電圧をデジタル値に変換するアナログ／デジタル変換回路と、
前記アナログ／デジタル変換回路で変換された前記電流／電圧変換回路の出力電圧のデジタル値を記憶するメモリと、
前記メモリに記憶された前記電流／電圧変換回路の出力電圧のデジタル値と判定基準値とを比較する演算回路と、を有することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記電流／電圧変換回路は、
前記電源端子または接地端子と前記内部回路素子との間に設けられた抵抗素子と、
前記抵抗素子の両端子間の電圧を増幅して出力する増幅器と、を有することを特徴とする半導体装置。
【請求項３】
請求項１または２記載の半導体装置において、
前記判定基準値が前記メモリに記憶されることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記演算回路の比較結果に基づいて、前記半導体装置の動作制御を行う機能を有することを特徴とする半導体装置。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置に対する試験方法であって、
前記半導体装置の各入力端子にテストパターンを入力し、
前記テストパターンに基づいて、前記電流／電圧変換回路、前記アナログ／デジタル変換回路、前記メモリおよび前記演算回路が動作し、
前記電流／電圧変換回路が、前記電源端子または接地端子と前記内部回路素子との間を流れる電流を電圧に変換し、
前記アナログ／デジタル変換回路が、前記電流／電圧変換回路の出力電圧をデジタル値に変換し、
前記メモリが、前記アナログ／デジタル変換回路で変換された前記電流／電圧変換回路の出力電圧のデジタル値を記憶し、
前記演算回路が、前記メモリに記憶された前記電流／電圧変換回路の出力電圧のデジタル値と判定基準値とを比較し、
前記演算回路による比較結果が前記半導体装置の出力端子から出力されることを特徴とする半導体装置の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその試験方法に関し、特に、半導体装置の電源電流テスト方式に属し、ソフトウエアスタンバイ、ＩＤＤＱ試験、Ｓｌｅｅｐ試験等、パターンの動作中／非動作中に拘わらずテストパターンの任意のサイクルにて電源電流測定を行う試験において、電源電流測定自体をテスタではなく半導体装置自身に実施させる試験用機構、及び電源電流試験手法に関する。
【背景技術】
【０００２】
従来、半導体装置の電源電流試験を行う際、次のような手法をとっていた。
【０００３】
（１）テストパターンで半導体装置を動作させ、テスタ本体側の電源電流測定機構により電源電流の測定を行う。電流測定ポイントは、テストパターンとは別にテスタ側が制御して電流を測定する。
【０００４】
（２）テスト治工具上の半導体装置電源とテスタ電源の間に抵抗を挿入し、その抵抗の両端の電位差を測る機構を設け、半導体装置動作時の電源電流を測定する。ＩＤＤＱ試験を実現するためには、治具上に別途回路が必要な場合があった。
【０００５】
なお、このようなＬＳＩの電源電流試験に関する技術としては、例えば、特許文献１及び非特許文献１に記載される技術などが挙げられる。
【特許文献１】特開平９−２６４９２１号公報
【非特許文献１】「第９章ダイナミック電流試験、第１０章スタンバイ電流試験」ＴＤＬプログラミングガイド（ＭＡＮＵＡＬ  ＮＯ．８３５０５０１−１０）、株式会社アドバンテスト
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、前記のような半導体装置の電源電流試験の技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
【０００７】
例えば、電源電流の測定は、テストパターンで制御せず、テストプログラム等で制御するため、電源電流の測定に時間がかかる。また、半導体装置動作時の電源電流測定は、独立した試験として実行する必要がある。さらに、ＳＣＡＮ、ＡＣ−ＬＢＩＳＴ、メモリＢＩＳＴ等の縮退／遅延故障の診断とは異なり、テスト規格を基づいて電源電流試験を半導体装置自身に自己診断させることができない。
【０００８】
そこで、本発明の目的は、テスタの電流測定ユニットを使わずに、試験対象の半導体装置自身により電源電流試験を行うことができる技術を提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される実施例のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
すなわち、代表的な実施例による半導体装置は、電源端子または接地端子と内部回路素子との間に設けられた電流／電圧変換回路と、アナログ／デジタル変換回路と、メモリと、演算回路とを有するものである。そして、半導体装置の各入力端子にテストパターンを入力し、半導体装置を動作させる。電流／電圧変換回路が、電源端子または接地端子と内部回路素子との間を流れる電流を電圧に変換する。アナログ／デジタル変換回路が、電流／電圧変換回路の出力電圧をデジタル値に変換する。メモリが、そのデジタル値を記憶する。演算回路が、メモリに記憶されたデジタル値と判定基準値とを比較する。その比較結果が半導体装置の出力端子から出力される。この出力をもって、パス／フェイル判定を行う。この機能により、テスタ側の電流測定ユニットを利用せずに電源電流測定がファンクションパターンの実行という形式で実現可能となる。
【発明の効果】
【００１２】
本願において開示される実施例のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００１３】
（１）半導体装置の電源電流試験を、ファンクション試験と同時にできるので、テスタの電流測定ユニットを用いた試験が不要になり、テスト時間が短縮される。
【００１４】
（２）ＩＤＤＱ試験を行う際、治具上に測定用の回路を付加する必要がない。
【００１５】
（３）動作時の電源電流測定値に基づいて半導体装置の動作を制御することが可能になる。  
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
まず、本発明の特徴を分かりやすくするために、本発明の前提技術と比較して説明する。
【００１８】
（前提技術）
図３は本発明の前提技術による半導体装置およびその試験装置の構成を示す図、図４は図３に示した試験装置における半導体装置の電源電流試験の工程を示すフローチャートである。
【００１９】
まず、図３により、前提技術による半導体装置の構成の一例を説明する。前提技術による半導体装置３０１は、例えばＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔの略）とされ、周知の半導体製造技術によって１個の半導体基板上に形成されている。半導体装置３０１は、例えば、アナログ入力制御回路３０２と、演算回路３０３と、内蔵メモリ３０４と、アナログ／デジタル変換回路（ＡＤＣ）３０５と、スイッチ（ＳＷ）３０６，３０７などから構成されている。演算回路３０３、内蔵メモリ３０４およびアナログ／デジタル変換回路３０５は、内部バスに接続されている。また、半導体装置３０１は、複数のアナログ入力端子（アナログ入力０〜Ｎ）を有し、アナログ入力制御回路３０２とスイッチ３０６，３０７により一つのアナログ入力が選択され、アナログ入力端子から入力されたアナログ信号が、アナログ／デジタル変換回路３０５によりデジタルデータに変換される。
【００２０】
また、図３には示していないが、半導体装置３０１内には、多数の内部回路素子（論理回路等）があり、半導体装置３０１の電源端子３０８から各内部回路素子に電源が供給される。なお、アナログ／デジタル変換回路３０５の基準電源についても記載を省略している。
【００２１】
次に、図３および図４を参照して、半導体装置３０１の電源電流試験の方法を説明する。テスタ等の半導体試験装置３０９において、半導体装置３０１の電源電流試験を行う際、半導体装置３０１の電源端子３０８に電流計３１０と電源３１１を接続する。そして、半導体試験装置３０９から半導体装置３０１の各入力端子に対してテストパターンを入力する。
【００２２】
図４において、ステップＳ４０１とステップＳ４０５は、テストパターンで行う処理である。また、ステップＳ４０２〜ステップＳ４０４は、半導体試験装置３０９（テスタ本体）側で行われる処理である。
【００２３】
まず、ステップＳ４０１で、半導体装置３０１の各入力端子に対してテストパターンを入力して、電流測定パターンの実行を行う。次に、ステップＳ４０２で、電流計３１０を用いて半導体試験装置３０９（テスタ）による電流測定を行う。次に、ステップＳ４０３で、電流値の読み取りを行う。次に、ステップＳ４０４で、読み取った電流値の判定を行う。次に、ステップＳ４０５で、電流測定パターンの停止処理を行う。
【００２４】
以上のようにして、テストパターンで半導体装置３０１を動作させ、半導体試験装置３０９側の電源電流測定機構により、半導体装置３０１の電源電流測定を行う。
【００２５】
（実施の形態）
図１は本発明の一実施の形態による半導体装置およびその試験装置の構成を示す図、図２は図１に示した試験装置における半導体装置の電源電流試験の工程を示すフローチャートである。
【００２６】
まず、図１により、本実施の形態による半導体装置の構成の一例を説明する。本実施の形態の半導体装置１０１は、例えばＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔの略）とされ、周知の半導体製造技術によって１個の半導体基板上に形成されている。半導体装置１０１は、前記前提技術による半導体装置３０１に対して、電源電流測定回路１０２を付加したものである。電源電流測定回路１０２は、例えば、抵抗値が数オーム程度の抵抗１０３と、増幅器１０４と、スイッチ（ＳＷ）１０５，１０６，１０７などから構成されている。
【００２７】
半導体装置１０１の電源端子１０８は、電源電流測定回路１０２のスイッチ１０５，１０６の一方の端子に接続されている。スイッチ１０５の他方の端子は、抵抗１０３の一方の端子と増幅器１０４の一方の入力端子に接続されている。抵抗１０３の他方の端子は、増幅器１０４の他方の入力端子に接続されている。抵抗１０３と増幅器１０４により、電源端子１０８と内部回路素子との間を流れる電流を電圧に変換する電流／電圧変換回路を構成している。増幅器１０４の出力はスイッチ１０７の一方の端子に接続されている。スイッチ１０７の他方の端子はアナログ／デジタル変換回路（ＡＤＣ）３０５の入力端子に接続されている。スイッチ１０７の制御端子はアナログ入力制御回路３０２に接続され、アナログ入力制御回路３０２によりスイッチ１０７の短絡／遮断が制御される。スイッチ１０５の制御端子はインバータを介して、またスイッチ１０６の制御端子は直接に、半導体装置１０１の電流測定経路選択の端子にそれぞれ接続されており、電流測定経路選択の端子により排他的にスイッチ１０５，１０６の短絡／遮断が制御される。スイッチ１０５が短絡されることにより、電源電流測定回路１０２が有効になる。
【００２８】
図１には示していないが、半導体装置１０１内には、多数の内部回路素子（論理回路等）があり、半導体装置１０１の電源端子１０８から各内部回路素子に電源が供給される。スイッチ１０６の他方の端子は、各内部回路素子に接続され、電流測定経路選択の端子によりスイッチ１０６側が選択されたときは、スイッチ１０６を介して各内部回路素子に対して電源が供給される。抵抗１０３の他方の端子は、各内部回路素子に接続され、電流測定経路選択の端子によりスイッチ１０５側が選択されたときは、スイッチ１０５と抵抗１０３を介して各内部回路素子に対して電源が供給される。
【００２９】
すなわち、半導体装置１０１上の内部回路素子（ＣＭＯＳ素子等）の電源ソース側、又は接地（ＧＮＤ）側に低い抵抗値の抵抗１０３を挟み、抵抗１０３の両端の電圧差異を基に電流測定を行う電源電流測定回路１０２を設ける。
【００３０】
予めテスタ等から内蔵メモリ３０４（またはレジスタ等）に電流判定基準値を読み込む。テストパターンにより電源電流測定回路１０２を有効にした上で、テストパターンを実行し、電源電流測定回路１０２から測定されたデータを内蔵メモリ３０４へ転送する。そして、演算回路３０３により、電流判定基準値と測定データを比較し、その結果を半導体装置１０１の外部端子へ出力する。この出力をもって、半導体装置のパス／フェイル判定を行う。この機能により、テスタ側の電流測定ユニットを利用せずに電流測定がファンクションパターンの実行という形式で実現可能となる。
【００３１】
次に、図１および図２を参照して、半導体装置１０１の電源電流試験の方法を説明する。  図２において、ステップＳ２０１〜ステップＳ２０６は、テストパターンにより半導体装置１０１の内部で行われる処理である。
【００３２】
半導体装置１０１の電源端子と内部回路素子（ＣＭＯＳ素子等）の電源ノードとの経路について、電流経路Ａ（スイッチ１０６介して接続）、電流経路Ｂ（スイッチ１０５と抵抗１０３を直列に経由）の２経路を設ける。スイッチ１０５，１０６により、電流経路Ａ，Ｂを排他選択できるものとする。そして、電源電流を測定しない場合は電流経路Ａを有効とする。
【００３３】
半導体装置１０１の電源電流を測定する場合は、テスタ等の半導体試験装置１０９において、半導体装置１０１の電源端子１０８に電源１１１を接続する。そして、半導体試験装置１０９から半導体装置１０１の各入力端子に対してテストパターンを入力する。
【００３４】
まず、ステップＳ２０１で、電流経路Ｂの経路を有効とする。すなわち、半導体装置１０１の電流測定経路選択端子１１２により、スイッチ１０５を短絡にして、電源電流測定回路１０２を有効にする。
【００３５】
次に、ステップＳ２０２で、半導体装置１０１の外部から試験判定基準値を内蔵メモリ３０４に書込む。または、判定基準値相当を参照できるレジスタ等を半導体装置１０１に実装する。
【００３６】
次に、ステップＳ２０３で、テストパターンにより電流測定向けの動作を実行し、抵抗１０３、増幅器１０４、アナログ／デジタル変換回路３０５等により半導体装置１０１の電流の測定を行う。その際、増幅器１０４とアナログ／デジタル変換回路３０５の間のスイッチ１０７を短絡にする。また、アナログ／デジタル変換回路３０５へ電流測定タイミングを指示する。
【００３７】
次に、ステップＳ２０４で、アナログ／デジタル変換回路３０５から出力されたデジタル値変換済みデータの電流測定データを内蔵メモリ３０４に書込む。
【００３８】
次に、ステップＳ２０５で、内蔵メモリ３０４に書込まれた、電流測定データと判定基準値を読み出して、演算回路３０３で比較し判定処理を行う。または、判定基準値を参照できるレジスタ等を基に、アナログ／デジタル変換回路３０５から読み出したデータと比較し判定処理を行う。
【００３９】
最後に、ステップＳ２０６で、演算回路３０３で比較した判定結果を半導体装置（ＬＳＩ）１０１の出力端子から出力する。半導体装置１０１の動作切り替えに利用する場合は、判定結果を基に半導体装置の動作を制御する。例えば、過剰な電源電流に起因する熱暴走を防止するため、測定した電源電流が判定基準値を超えた場合は、スタンバイモード等に切り替える処理を行う。
【００４０】
したがって、本実施の形態による半導体装置およびその試験方法によれば、小規模な電源電流測定回路１０２を付加するだけで、チップサイズを増大させることなく、半導体装置自身に電源電流の測定を行わせることができる。
【００４１】
また、半導体装置の電源電流試験を、ファンクション試験と同時にできるので、テスタの電流測定ユニットを用いた試験が不要になり、テスト時間が短縮される。また、ＩＤＤＱ試験を行う際、治具上に測定用の回路を付加する必要がなくなる。また、動作時の電源電流測定値に基づいて半導体装置の動作を制御することが可能になる。
【００４２】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００４３】
本発明は、特に、アナログ／デジタル変換回路を搭載した半導体装置に有効である。なぜなら、半導体装置内の電源電流測定に既存のアナログ／デジタル変換回路を利用することができるため、その回路を流用してチップ面積増加分を抑えることができるからである。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施の形態による半導体装置およびその試験装置の構成を示す図である。
【図２】図１に示した試験装置における半導体装置の電源電流試験の工程を示すフローチャートである。
【図３】本発明の前提技術による半導体装置およびその試験装置の構成を示す図である。
【図４】図３に示した試験装置における半導体装置の電源電流試験の工程を示すフローチャートである。
【符号の説明】
【００４５】
１０１，３０１  半導体装置（ＬＳＩ）
１０２  電源電流測定回路
１０３  抵抗
１０４  増幅器
１０５，１０６，１０７，３０６，３０７  スイッチ（ＳＷ）
１０８，３０８  電源端子
１０９，３０９  半導体試験装置
１１１，３１１  電源
１１２  電流測定経路選択端子
３０２  アナログ入力制御回路
３０３  演算回路
３０４  内蔵メモリ
３０５  アナログ／デジタル変換回路（ＡＤＣ）
３１０  電流計
【図１】
2009133762.tif 000003
【図２】
2009133762.tif 000004
【図３】
2009133762.tif 000005
【図４】
2009133762.tif 000006