(57)【要約】      （修正有）【課題】逆方向のリーク電流が小さい、省電力で低電圧駆動が可能なショットキーバリアダイオードを提供する。【解決手段】表面に第１導電型の半導体層２を有する半導体基板１と、前記第１導電型の半導体層の表面から所定の深さに設けられた複合整流領域を構成する第２導電型の半導体層７と、前記第１導電型の半導体層及び前記第２導電型の半導体層に接するように配設された金属層２０とを具備したショットキーバリアダイオードであって、前記第１導電型の半導体層の前記表面が{１１０}面を構成することを特徴とする。【選択図】図１
2009140963.tif 000002
【特許請求の範囲】
【請求項１】
表面に第１導電型の半導体層を有する半導体基板と、
前記第１導電型の半導体層の表面から所定の深さに設けられた第２導電型の半導体層と、
前記第１導電型の半導体層及び前記第２導電型の半導体層に接するように配設された金属層とを具備したショットキーバリアダイオードであって、
前記第１導電型の半導体層の前記表面が{１１０}面を構成するショットキーバリアダイオード。
【請求項２】
請求項１に記載のショットキーバリアダイオードであって、
複合整流領域を形成する前記第２導電型の半導体層を囲むように、
前記第１導電型の半導体層の表面から層内に延びる環状の第２導電型の半導体層からなるガードリングを具備したショットキーバリアダイオード。
【請求項３】
請求項２に記載のショットキーバリアダイオードであって、
前記第１導電型の半導体層表面には、前記ガードリングの一部から前記第１導電型の半導体層の周縁までを覆う、環状の絶縁膜が形成されたショットキーバリアダイオード。
【請求項４】
請求項２または３に記載のショットキーバリアダイオードであって、
前記ガードリングは少なくとも前記金属層が第１導電型の半導体層および第２導電型の半導体層と当接する領域の外縁近傍で、表面から所定の深さまでは一体的に形成された第１のガードリング領域と、前記第１のガードリング領域からさらに複数に分割されて所定深さまで伸長する第２導電型の半導体層からなるスーパージャンクション構造の第２のガードリング領域とを含むショットキーバリアダイオード。
【請求項５】
請求項２または３に記載のショットキーバリアダイオードであって、
前記ガードリングは少なくとも前記金属層が前記第１導電型の半導体層および第２導電型の半導体層と当接する領域の外縁近傍で、複数に分割されて所定深さまで伸長する第２導電型の半導体層からなるスーパージャンクション構造を構成したショットキーバリアダイオード。
【請求項６】
請求項２乃至５のいずれかに記載のショットキーバリアダイオードであって、
前記ガードリングは、その内側で前記複合整流領域を形成する第２導電型の半導体層と同一工程で形成されるショットキーバリアダイオード。
【請求項７】
請求項１乃至６のいずれかに記載のショットキーバリアダイオードであって、
互いに隣接する前記複合整流領域を形成する第２導電型の半導体層から、前記第１導電型の半導体層へ広がる空乏層が逆方向電圧印加時につながるように、前記第１導電型半導体層および前記第２導電型半導体層の不純物濃度と幅が設定されたショットキーバリアダイオード。
【請求項８】
請求項１乃至７のいずれかに記載のショットキーバリアダイオードであって、
前記第２導電型の半導体層を構成する不純物はボロンであるショットキーバリアダイオード。
【請求項９】
請求項１乃至８のいずれかに記載のショットキーバリアダイオードであって、
前記金属層は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層と、アルミニウムを含む電極層とで構成されるショットキーバリアダイオード。
【請求項１０】
請求項４乃至９のいずれかに記載のショットキーバリアダイオードであって、
前記スーパージャンクション構造を構成する第２導電型の半導体層は、幅２μｍ以下であるショットキーバリアダイオード。
【請求項１１】
表面に第１導電型の半導体層を有し、前記第１導電型の半導体層の主表面が{１１０}面を構成する半導体基板を用意する工程と、
第２導電型の不純物を導入することにより、前記第１導電型の半導体層の表面から所定の深さとなるように第２導電型の半導体層を形成する工程と、
前記第１導電型の半導体層及び前記第２導電型の半導体層に接するように金属層を形成する工程とを含むショットキーバリアダイオードの製造方法。
【請求項１２】
請求項１１に記載のショットキーバリアダイオードの製造方法であって、
前記第１導電型の半導体層表面に形成された前記第２導電型の半導体層を囲むように、
第２導電型の不純物を導入することにより、前記半導体層の表面から層内に延びる環状の第２導電型の半導体層からなるガードリングを形成する工程を含むショットキーバリアダイオードの製造方法。
【請求項１３】
請求項１２に記載のショットキーバリアダイオードの製造方法であって、
前記第１導電型の半導体層表面には、前記ガードリングの一部を覆うように、環状の絶縁膜を形成する工程を含むショットキーバリアダイオードの製造方法。
【請求項１４】
請求項１２または１３に記載のショットキーバリアダイオードの製造方法であって、
前記ガードリングを形成する工程が、
少なくとも前記金属層が前記第１導電型の半導体層および第２導電型の半導体層と当接する領域の外縁近傍に、第１の幅のリング状をなすように、第１の深さまで第２導電型の不純物をイオン注入する第１のイオン注入工程と、
少なくとも前記第１のイオン注入工程で注入される領域を含む周辺領域に、前記注入される領域から複数に分割されて、前記第１の幅の２分の１以下である第２の幅で第２の深さまで第２導電型の不純物をイオン注入する第２のイオン注入工程とを含み、
表面から所定の深さまでは一体的に形成された第１のガードリング領域と、前記第１のガードリング領域からさらに複数に分割されて所定深さまで伸長する第２導電型の半導体層からなるスーパージャンクション構造の第２のガードリング領域で構成されたガードリングを形成するショットキーバリアダイオードの製造方法。
【請求項１５】
請求項１２または１３に記載のショットキーバリアダイオードの製造方法であって、
前記ガードリングを形成する工程が、
少なくとも前記金属層が前記第１導電型の半導体層および第２導電型の半導体層と当接する領域の外縁近傍に、第２導電型の不純物をイオン注入し、複数に分割されて所定深さまで伸長する第２導電型の半導体層からなるスーパージャンクション構造のガードリングを形成する工程であるショットキーバリアダイオードの製造方法。
【請求項１６】
請求項１２乃至１５のいずれかに記載のショットキーバリアダイオードの製造方法であって、
前記ガードリングを形成する工程は、前記ガードリングの内側で複合整流領域を形成する前記第２導電型の半導体層と同一工程で形成されるショットキーバリアダイオードの製造方法。
【請求項１７】
請求項１１乃至１６のいずれかに記載のショットキーバリアダイオードの製造方法であって、
前記複合整流領域を形成する互いに隣接する第２導電型の半導体層から、前記第１導電型の半導体層へ広がる空乏層が、逆方向電圧印加時につながるように、前記第１導電型の半導体層および前記第２導電型の半導体層の不純物濃度と幅を設定するショットキーバリアダイオードの製造方法。
【請求項１８】
請求項１１乃至１７のいずれかに記載のショットキーバリアダイオードの製造方法であって、
前記第２導電型の半導体層を構成する不純物としてはボロンを用いるショットキーバリアダイオードの製造方法。
【請求項１９】
請求項１１乃至１８のいずれかに記載のショットキーバリアダイオードの製造方法であって、
前記金属層を形成する工程は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層を形成する工程と、アルミニウムを含む電極層を形成する工程とを含むショットキーバリアダイオードの製造方法。
【請求項２０】
請求項１４乃至１９のいずれかに記載のショットキーバリアダイオードの製造方法であって、
前記スーパージャンクション構造を構成する第２導電型の半導体層は、幅２μｍ以下となるようにイオン注入によって形成されるショットキーバリアダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキーバリアダイオードおよびその製造方法に係り、特に逆方向のリーク電流の低減に関するものである。
【背景技術】
【０００２】
仕事関数の異なる半導体（層）と金属（層）との接触により形成されるショットキー接合は、その障壁により整流作用を有するため、ショットキーバリアダイオードとして広く用いられており、このショットキーバリアダイオードは、順方向の電圧降下が低く高速応答特性に優れていることからスイッチング電源用の整流素子として広く用いられている。また、スイッチング電源では、整流を行うショットキーバリアダイオードの順方向降下電圧とリーク電流とが電源効率を決定する大きな要因となっており、この順方向電圧の降下およびリーク電流をできる限り小さくすることが望まれている。
【０００３】
しかしながら、順方向電圧と逆方向のリーク電流との間には相反関係があり、リーク電流が小さい材料は順方向電圧が高くなり、順方向電圧の低い材料は逆方向のリーク電流が大きくなり、リーク電流および順方向電圧の両方を共に低くすることができない。
【０００４】
そこで、ショットキーバリア半導体装置の逆方向リーク電流を低くするための構造として、動作層としてのｎ-型の半導体層の表面に島状または短冊状に設けられるｐ+ 型の半導体領域で、半導体層２側に形成される空乏層により逆方向のリーク電流を減少させる構造が提案されている（特許文献１）。
【０００５】
しかしながら、逆方向のリーク電流を低下させるため、前述の動作層とする半導体層の表面にその半導体層と異なる導電型（たとえばｎ型半導体層に対するｐ+ 型の半導体領域）の半導体領域を形成すると、そのｐ+型の半導体領域は動作領域とならないため、半導体層の動作領域の面積が小さくなる。面積が小さくなると、金属層と半導体基板の裏面に設けられる電極との間の直列抵抗が増大し、結局は順方向電圧が高くなるという問題がある。
このような状況の中で、近年の電子機器の軽薄短小化および省電力で低電圧駆動化に伴い、チップ面積を大きくすることなく、順方向電圧降下におよび逆方向リーク電流の両方をなお一層低下させ、高性能を有するショットキーバリア半導体装置が望まれている。
【０００６】
このような状況の中で、逆方向のリーク電流を減少させるとともに、順方向電圧降下の低減をはかろうとすると、第２導電型の半導体領域の深さを深くかつ幅を小さくする必要がある。
【０００７】
【特許文献１】特公昭５９−３５１８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
このように、リーク電流の大幅な低減を実現するためには、Ｐ+型の半導体領域を深く形成する必要がある。しかし、イオン注入により、Ｐ+型の半導体領域を深く形成するためには注入エネルギーを大きくする必要があり、注入エネルギーを大きくするためには、注入マスクとして用いられる酸化膜マスクあるいはレジストマスクを厚くする必要がある。このため、アスペクト比の高いパターン形成が必要となり、微細な開口を持つ注入マスクを形成するのは困難である。順方向に通電している際はＰ+型の半導体領域はほとんど活用されないため、この注入マスクの開口幅を狭くし微小幅のＰ+型の半導体領域は狭く形成するのが望ましいが、前述のように注入マスクを厚くすると微細な開口を形成することができないという問題がある。
本発明は前記実情に鑑みてなされたもので、順方向電圧降下を増大することなく、逆方向のリーク電流を低減し、省電力で低電圧駆動が可能なショットキーバリアダイオードを提供することを目的とする。
【課題を解決するための手段】
【０００９】
そこで本発明のショットキーバリアダイオードは、表面に第１導電型の半導体層を有する半導体基板と、前記第１導電型の半導体層の表面から所定の深さに設けられた第２導電型の半導体層と、前記第１導電型の半導体層及び前記第２導電型の半導体層に接するように配設された金属層とを具備したショットキーバリアダイオードであって、前記第１の半導体層の前記表面が{１１０}面を構成することを特徴とする。
【００１０】
{１１０}面からのイオン注入による＜１１０＞方向への射影飛程は、他の面よりも大きいため、浅い不純物拡散領域を形成するとともに、拡散深さを高精度に制御するという目的から通例の半導体装置の製造においては{１１１}面が用いられている。これに対し、本発明のショットキーバリアダイオードには深く横広がりの小さいＰ＋型領域の形成が望まれるので、素子形成面として{１１０}面は理想的である。＜１１０＞方向へのイオン注入の射影飛程は他の面よりも大きいので、比較的低い注入エネルギーであっても、深いＰ型領域が形成可能である。注入エネルギーを低くすることができれば、注入マスクを薄くしてもよいので、注入マスクに微細な開口部を設けることが可能であり、よって、横幅が狭く深いプロファイルのＰ＋型領域を形成することが可能となる。上記の理由から{１１０}面を素子形成面とし、ＰＮ接合による整流部とショットキー接合による整流部とを含む複合整流領域を有するショットキーバリアダイオードは、順方向電圧の降下を増大することなく、逆方向のリーク電流を低減することが可能となる。
【００１１】
また、本発明では、上記ショットキーバリアダイオードにおいて、第２導電型の半導体層を囲むように、前記半導体層の表面から層内に延びる環状の第２導電型の半導体層からなるガードリングを具備したものを含む。
【００１２】
また、本発明では、上記ショットキーバリアダイオードにおいて、前記半導体層表面には、前記ガードリングの一部を覆う、環状の絶縁膜が形成されたものを含む。
なお、環状の絶縁膜に例えば燐などを含有させておくと、ナトリウムイオンやカリウムイオンといった可動イオンが半導体特性に及ぼす悪影響を防止することが可能となる。
【００１３】
また、本発明では、上記ショットキーバリアダイオードにおいて、前記ガードリングは少なくとも前記金属層が前記第１および第２導電型の半導体層と当接する領域の外縁近傍で、表面から所定の深さまでは一体的に形成された第１のガードリング領域と、前記第１のガードリング領域からさらに複数に分割されて所定深さまで伸長する第２導電型の半導体層からなるスーパージャンクション構造の第２のガードリング領域とを含む。
【００１４】
この構成によれば、ガードリングにスーパージャンクション構造を構成しているため、逆バイアス印加時に空乏層の広がりが生じ易く、ＰＮ接合部の電界の緩和を図ることができ、高耐圧化が可能となる。この構成では、表面から所定の深さまでは一体的に形成された第１のガードリング領域で構成されているため、絶縁膜の内端とガードリング領域が接する構造を得るための高精度の位置決めを行う必要がないので、製造が容易である。
【００１５】
また、本発明では、上記ショットキーバリアダイオードにおいて、前記ガードリングは少なくとも前記金属層が前記第１および第２導電型の半導体層と当接する領域の外縁近傍で、複数に分割されて所定深さまで伸長する第２導電型の半導体層からなるスーパージャンクション構造を構成したものを含む。
【００１６】
この構成によれば、ガードリングにスーパージャンクション構造を構成しているため、逆バイアス印加時に空乏層の拡がりが生じ易く、ＰＮ接合部の電界の緩和を図ることができ、高耐圧化が可能となる。この構成では、ガードリングが表面から複数に分割されているため、絶縁膜の内端とガードリング領域が接する構造を得るための高精度の位置決めを行う必要がある。
【００１７】
また、本発明では、上記ショットキーバリアダイオードにおいて、前記ガードリングは前記ガードリングの内側で複合整流領域を形成する第２導電型の半導体層と同一工程で形成されるものを含む。
この構成により、ガードリングとジャンクションバリアを形成する第２導電型の半導体層が同一工程で形成されるため、製造が容易である。
【００１８】
また、本発明では、前記複合整流領域を形成する互いに隣接する第２導電型の半導体層から、前記前記第１導電型の半導体層へ広がる空乏層が、逆方向電圧印加時につながるように、前記第１導電型の半導体層および前記第２導電型の半導体層の不純物濃度と幅が設定されたものを含む。
【００１９】
また、本発明では、上記ショットキーバリアダイオードにおいて、前記第２導電型の半導体層を構成する不純物はボロンであるものを含む。
【００２０】
また、本発明では、上記ショットキーバリアダイオードにおいて、前記金属層は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層と、アルミニウムを含む電極層とで構成されるものを含む。
【００２１】
また、本発明では、上記ショットキーバリアダイオードにおいて、前記スーパージャンクション構造を構成する第２導電型の半導体層は、幅２μｍ以下であるものを含む。
この構成によれば、前記ガードリングを形成する第２導電型半導体層と前記第１導電型の半導体層の接合部に、逆バイアス印加時に空乏層の広がりが生じ易く、接合部の電界の緩和を図ることができ、高耐圧化が可能となる。耐圧を最も高くするための、前記ガードリングを形成する第２導電型半導体層の幅は、前記第１導電型の半導体層の不純物濃度や幅に依存するが、１μｍ程度の狭い幅であることが望ましい。
【００２２】
また、本発明のショットキーバリアダイオードの製造方法は、表面に第１導電型の半導体層を有し、前記第１導電型の半導体層の主表面が{１１０}面を構成する半導体基板を用意する工程と、第２導電型の不純物を導入することにより、前記第１導電型の半導体層の表面から所定の深さとなるように第２導電型の半導体層を形成する工程と、前記第１導電型の半導体層及び前記第２導電型の半導体層に接するように金属層を形成する工程とを含むことを特徴とする。
【００２３】
また、本発明では、上記ショットキーバリアダイオードの製造方法において、前記第１導電型の半導体層の表面から所定の深さまで形成された前記第２導電型の半導体層を囲むように、第２導電型の不純物を導入することにより、前記半導体層の表面から層内に延びる環状の第２導電型の半導体層からなるガードリングを形成する工程を含む。
【００２４】
また、本発明では、上記ショットキーバリアダイオードの製造方法において、前記第１導電型の半導体層表面には、前記ガードリングの一部を覆うように、環状の絶縁膜を形成する工程を含む。
【００２５】
また、本発明では、上記ショットキーバリアダイオードの製造方法において、前記ガードリングを形成する工程が、少なくとも前記金属層が前記半導体層と当接する領域の外縁近傍に、第１の幅のリング状をなすように、第１の深さまで第２導電型の不純物をイオン注入する第１のイオン注入工程と、少なくとも前記第１のイオン注入工程で注入される領域を含む周辺領域に、前記注入される領域を複数に分割するように、前記第１の幅の２分の１以下である第２の幅で第２の深さまで第２導電型の不純物をイオン注入する第２のイオン注入工程とを含み、表面から所定の深さまでは一体的に形成された第１のガードリング領域と、前記第１のガードリング領域からさらに複数に分割されて所定深さまで伸長する第２導電型の半導体層からなるスーパージャンクション構造の第２のガードリング領域で構成されたガードリングを形成する。
【００２６】
また、本発明では、上記ショットキーバリアダイオードの製造方法において、前記ガードリングを形成する工程が、少なくとも前記金属層が前記半導体層と当接する領域の外縁近傍に、第２導電型の不純物をイオン注入し、複数に分割されて所定深さまで伸長する第２導電型の半導体層からなるスーパージャンクション構造のガードリングを形成する工程である。
【００２７】
また、本発明では、上記ショットキーバリアダイオードの製造方法において、前記ガードリングを形成する工程は、ガードリングの内側で前記複合整流領域を構成する第２導電型の半導体層と同一工程で形成される。
【００２８】
また、本発明では、前記複合整流領域を形成する互いに隣接する第２導電型の半導体層から、前記前記第１導電型の半導体層へ広がる空乏層が、逆方向電圧印加時につながるように、前記第１導電型の半導体層および前記第２導電型の半導体層の不純物濃度と幅を設定する。
【００２９】
また、本発明では、上記ショットキーバリアダイオードの製造方法において、前記第２導電型の半導体層を構成する不純物としてはボロンを用いる。
【００３０】
また、本発明では、上記ショットキーバリアダイオードの製造方法において、前記金属層を形成する工程は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層を形成する工程と、アルミニウムを含む電極層を形成する工程とを含む。
【００３１】
また、本発明では、上記ショットキーバリアダイオードの製造方法において、前記スーパージャンクション構造を構成する第２導電型の半導体層は、幅２μｍ以下となるようにイオン注入によって形成されるものを含む。
幅２μｍ以下の深い第２導電型の半導体領域を形成するのは困難であるが、この構成によれば、｛１１０｝面への注入を用いることにより、横方向の広がりを抑制し、容易に深い第２導電型の半導体領域を形成することが可能となる。望ましくは１μｍ程度の幅で形成するのが望ましい。あるいは幅1μｍ以下でも所望の深さの第２導電型の半導体層を形成できる場合もある。
【発明の効果】
【００３２】
上記構成によれば、{１１０}面を用いているため、横方向の拡散を抑制し、微小幅で深い注入を実現することができることから、ショットキー接合面積の減少と、直列抵抗の増大を抑制することができ、順方向電圧の降下を増大することなく、逆方向のリーク電流を低減することが可能なショットキーバリアダイオードを提供することが可能となる。
【発明を実施するための最良の形態】
【００３３】
以下本発明の実施の形態について、図面を参照しつつ詳細に説明する。
【００３４】
（実施の形態１）
図１は、本発明の実施の形態に係るショットキーバリアダイオードを示す図であり、図１（ａ）は断面図、図１（ｂ）は、図１（ａ）のＡ−Ａ面を示す平面図である。また図１（ａ）は、図１（ｂ）のＢ−Ｂ断面図である。本実施の形態のショットキーバリアダイオードは、{１１０}面を主表面とするシリコンウェハ（Ｎ＋型シリコン基板）を用意し、この表面にエピタキシャル成長により第１導電型の半導体層として低濃度のＮ−型半導体層２を形成したＮ＋型半導体基板１を出発材料として用い、ショットキー接合とＰＮ接合からなる複合整流領域２０を構成するＰ型半導体層７を、幅が狭く深い形状に形成するために、イオン注入の射影飛程の大きい＜１１０＞方向となるようにしたことを特徴とするものである。そしてこのショットキーバリアダイオードは、上記Ｎ＋型半導体基板１を出発材料として用いて形成したチップサイズ２．２ｍｍ2のショットキーバリアダイオードであって、{１１０}表面にエピタキシャル成長により第１導電型の半導体層として低濃度であるＮ−型半導体層２を形成したＮ＋型半導体基板１と、前記Ｎ−型半導体層２の表面から所定の深さに設けられ、ガードリングの内側で複合整流領域を構成する複数の第２導電型の半導体層としてのＰ型半導体層７と、前記Ｎ−型半導体層２の表面で複合整流領域を構成する複数のＰ型半導体層７を囲むように環状に形成されたＰ型半導体層からなるガードリング６と、前記Ｎ−型半導体層２及びガードリングの内側で複合整流領域を構成する複数のＰ型半導体層７に接するように配設されたショットキーメタル４およびこの上層に形成された電極層５としての金属層とを具備している。
【００３５】
本実施の形態において、{１１０}面を主表面とするシリコンウェハ表面にエピタキシャル成長により形成したＮ−型半導体層２は、比抵抗２．０Ω、厚さ９．０μｍとした。ここでガードリングの幅は３０μｍ、ガードリングの内側でストライプ状に複数形成された複合整流領域を構成する複数のＰ型半導体層７の幅は０．５μｍ、Ｐ型半導体層間の間隔は２．５μｍとした。このとき複合整流領域を構成する複数のＰ型半導体層７の深さは１．１μｍとした。
【００３６】
ここでは、Ｎ＋型半導体基板１の表面に形成されたＮ−型半導体層２上に開口部を備えた酸化膜３がその開口部からＮ−型半導体層２表面が露出するよう形成され、露出したＮ−型半導体層２表面にモリブデン（Ｍｏ）からなるショットキーメタル４を蒸着しショットキー接触状態を構成している。またＮ−型半導体層２の表面にはイオン注入法でボロンを注入することで形成された高濃度Ｐ型半導体層であるガードリング６が環状に形成され、アルミニウムからなる電極５がショットキーメタル４上を被覆している。さらに、Ｎ＋型半導体基板１のＮ−型半導体層２と相対向する側にはオーミック接続された金からなる電極８が形成されている。
本実施の形態のショットキーバリアダイオードでは用いる半導体基板の結晶面が異なる他は従来例と同様に形成されている。
【００３７】
次にこのショットキーバリアダイオードの製造方法について説明する。
図２乃至図４はこのショットキーバリアダイオードの製造工程を示す図である。なお、本実施の形態では、ガードリング６を構成するＰ型半導体層と複合整流領域を構成する複数のＰ型半導体層７とは別のイオン注入工程で形成する。
まず、図２（ａ）に示すように、{１１０}面を主表面とするシリコンウェハ（Ｎ＋型シリコン基板）を用意する。
そして図２（ｂ）に示すように、このＮ＋型半導体基板１表面にエピタキシャル成長法により、比抵抗２．０Ω、厚さ９．０μｍのＮ−型半導体層２を形成する。
この後図２（ｃ）に示すように、熱酸化により酸化膜（絶縁膜３）を形成する。
【００３８】
そして、図３（ａ）に示すように、この上層にレジストを塗布しフォトリソグラフィによりレジストパターンを形成し、ガードリング形成領域に開口ｈ１を形成するように、酸化膜をパターニングする。
【００３９】
この後図３（ｂ）に示すように、この酸化膜３をマスクとして、ガードリング６を形成するためのイオン注入を行う。このとき、イオン種としてはボロンを用い、注入エネルギー５０ｋｅＶ、ドーズ量２ｅ１３ｃｍ−２とした。そして１１００℃、３０分のドライブイン拡散を行い、所望の拡散長を得る。
【００４０】
そして、図３（ｃ）に示すように、この上層にレジストを塗布しフォトリソグラフィによりレジストパターンＲ１を形成し、複合整流領域を構成するＰ型半導体層形成領域に開口ｈ２を形成するように、このレジストパターンをマスクとして、酸化膜３をパターニングする。
【００４１】
この後、図３（ｄ）に示すように、この酸化膜３およびレジストパターンＲ１をマスクとして、ガードリングの内側で複合整流領域を構成する複数のＰ型半導体層７を形成するためのイオン注入を行う。このときの基板表面の要部拡大断面図を図５に示す。このとき、イオン種としてはボロンを用い、注入エネルギー８０ｋｅＶ、ドーズ量５ｅ１２ｃｍ−２として第１回目のイオン注入を行い、続いて、注入エネルギー２０ｋｅＶ、ドーズ量１ｅ１３ｃｍ−２として第２回目のイオン注入を行う。ここで第２回目のイオン注入を行うのは、比較的低エネルギーで高濃度のイオン注入を行い、複合整流領域を構成するＰ型半導体層と、ショットキーメタル４とのオーミック接触性を高めるためである。そして１０２５℃、２０秒のＲＴＡ（高速アニール）を行い、ボロンを活性化させる。このようにして、活性化のためのアニール工程を経て、ガードリング６と、このガードリング６の内側で複合整流領域を構成する複数のＰ型半導体層７とを形成する。ここで複合整流領域を構成する複数のＰ型半導体層７は幅０．５μｍ深さ１．１μｍ、不純物濃度１×１０16／ｃｍ3〜３×１０17／ｃｍ3、高濃度のＰ型シリコン層であるガードリング６は幅３０μｍ深さ１．４μｍ、不純物濃度１×１０16／ｃｍ3〜２×１０17／ｃｍ3、としている。
【００４２】
さらに図４（ａ）に示すように、ＣＶＤ法により表面に酸化膜３Ｓを形成しこれをフォトリソグラフィによりパターニングし、図４（ｂ）に示すように、開口を形成しガードリング６と複合整流領域を構成する複数のＰ型半導体層７の形成された、Ｎ−型半導体層２にコンタクトするようにショットキーメタル４および電極５を形成し（図４（ｃ））パターニングする（図４（ｄ））。そして必要に応じて保護膜（図示せず）を形成し、ショットキーバリアダイオードを完成した。
【００４３】
{１１１}面を主表面としたシリコンウウェハと{１１０}面を主表面としたシリコンウェハに前述の工程によって、複合整流領域を構成するＰ型半導体層７を形成した場合の深さ方向に対する不純物プロファイルを図６に示す。本実施の形態の{１１０}面を主表面としたショットキーバリアダイオードの複合整流領域を構成するＰ型半導体層７の不純物プロファイルを示す曲線ａと従来例である{１１１}面を主表面としたショットキーバリアダイオードの不純物プロファイルを示す曲線ｂとの比較から明らかなように、注入深さ方向を＜１１０＞方向とした本実施の形態のショットキーバリアダイオードの複合整流領域を構成するＰ型半導体層７の方が注入深さ方向を＜１１１＞方向とした従来例の複合整流領域を構成するＰ型半導体層７よりも深く形成されていることがわかる。このように本発明によれば、幅が狭く深いＰ型半導体層を有するショットキーバリアダイオードを得ることが可能となる。
【００４４】
また、上記ショットキーバリアダイオードによって得られる電気的特性を測定した結果を図７に示す。図７（ａ）は順方向電気特性を測定した結果を示す図であり、注入深さ方向を＜１１０＞方向とした本実施の形態のショットキーバリアダイオードも、注入深さ方向を＜１１１＞方向とした従来例のショットキーバリアダイオードも、１０Ａのときの順方向電圧の電圧降下はそれぞれ、０．９２Ｖ，０．９３Ｖであり、本実施の形態のショットキーバリアダイオードの方が若干特性低下となっているが、ほぼ同程度である。
一方、図７（ｂ）は逆方向電気特性を測定した結果を示す図であり、注入深さ方向を＜１１０＞方向とした本実施の形態のショットキーバリアダイオードの１００Ｖ印加時のリーク電流は、８．３μＡ，注入深さ方向を＜１１１＞方向とした従来例のショットキーバリアダイオードの１００Ｖ印加時のリーク電流は、１３．６μＡであり、本実施の形態のショットキーバリアダイオードは大幅に逆方向特性が改善されていることがわかる。
【００４５】
なお前記実施の形態では、複合整流領域を構成するＰ型半導体層７は、複数のストライプ状を形成するようにしたが、所定幅でかつ所定間隔をなす複数の円状、あるいは所定幅でかつ所定間隔をなす渦巻き状または角型の渦巻き状となるように形成してもよい。
【００４６】
また前記実施の形態では、複合整流領域を構成するＰ型半導体層とガードリングとを別途形成する方法について説明したが、ジャンクションバリアとガードリングとを同時形成するようにしてもよい。これにより、工数の低減が可能となる。
【００４７】
次に本実施の形態１の変形例として、複合整流領域を構成する第２導電型の半導体層（Ｐ型領域）とガードリングを構成する第２導電型の半導体層（Ｐ型領域）とを同時形成する方法について説明する。
{１１０}面を主表面としたシリコンウェハを用いる点については前記実施の形態の方法と同様である。
【００４８】
{１１０}面を主表面とするシリコンウェハ（Ｎ＋型シリコン基板）を用意し、エピタキシャル成長法により、比抵抗２．０Ω、厚さ９．０μｍのＮ−型半導体層２を形成し、さらに、熱酸化により酸化膜（絶縁膜３）を形成する工程までは前記実施の形態１における図２と同様であるため説明を省略する。
ついで、図８（ａ）に示すように、酸化膜３の形成されたＮ−型半導体層２の主表面である{１１０}面にレジストを塗布しフォトリソグラフィによりレジストパターンＲ２を形成し、ガードリング形成領域および、ガードリング形成領域の内側の複合整流領域を構成するＰ型半導体層形成領域に開口ｈを形成するように、酸化膜をパターニングする。
【００４９】
この後図８（ｂ）に示すように、この酸化膜３をマスクとして、複合整流領域を構成するＰ型半導体層７およびガードリング６を形成するためのイオン注入を行う。イオン種としてはボロンを用い、注入エネルギー８０ｋｅＶ、ドーズ量５ｅ１２ｃｍ−２として第１回目のイオン注入を行い、続いて、注入エネルギー２０ｋｅＶ、ドーズ量１ｅ１３ｃｍ−２として第２回目のイオン注入を行う。ここでも第２回目のイオン注入を行うのは、比較的低エネルギーで高濃度のイオン注入を行い、Ｐ型半導体層と、ショットキーメタル４とのオーミック接触性を高めるためである。そして１０２５℃、２０秒のＲＴＡ（高速アニール）を行い、ボロンを活性化する。このようにして、活性化のためのアニール工程を経て、ガードリング６と、このガードリング６の内側で複合整流領域を構成するＰ型半導体層７とを形成する。複合整流領域を構成するＰ型半導体層７およびガードリングの不純物濃度の幅は、それぞれ０.５μｍと３０μｍであり、深さはいずれも１.１μｍ、不純物濃度はいずれも１×１０16／ｃｍ3〜３×１０17／ｃｍ3としている。
【００５０】
さらに図８（ｃ）に示すように、ＣＶＤ法により表面に酸化シリコン膜３Ｓを形成しこれを、フォトリソグラフィによりパターニングし、図９（ａ）に示すように、開口を形成しガードリング６と、このガードリングの内側で複合整流領域を構成するＰ型半導体層７の形成された、Ｎ−型半導体層２にコンタクトするようにショットキーメタル４および電極５を形成し（図９（ｂ））パターニングする（図９（ｃ））。そして必要に応じて保護膜（図示せず）を形成し、ショットキーバリアダイオードを完成した。
【００５１】
この方法によれば、ガードリングとジャンクションバリアを形成するｐ型シリコン層とを同一工程で形成することができるため、製造が容易である。
【００５２】
また、前記実施の形態では、ショットキーメタル層としてモリブデンを用いたがこのほか、チタン、ニッケル、バナジウム、クロム、タングステン、パラジウム、白金等の各種金属から選択可能であり、また成膜方法についても、真空蒸着やスパッタリングなどの方法が適用可能である。
【００５３】
また、前記実施の形態では、ショットキーメタル４と電極５との２層構造で構成したが、材料の選択により、低抵抗でかつ最適範囲の仕事関数を持つ材料を選択することができれば単層構造で構成することも可能である。
【００５４】
（実施の形態２）
図１０は、本発明の実施の形態２に係るショットキーバリアダイオードの要部を示す図である。本実施の形態のショットキーバリアダイオードは、前記実施の形態１と同様、{１１０}面を主表面とするシリコンウェハ（Ｎ＋型シリコン基板）を用意し、この表面にエピタキシャル成長により第１導電型の半導体層として低濃度であるＮ−型半導体層２を形成したＮ＋型半導体基板１を出発材料として用い、イオン注入方向を射影飛程の大きい＜１１０＞方向となるようにしたことを特徴とするものであるが、ガードリング６を、モリブデン（金属層）４がＮ−型半導体層２と当接する領域の外縁近傍で、表面から所定の深さまでは一体的に形成された第２導電型の半導体層としてＰ型半導体層からなる第１のガードリング領域６ａと、第１のガードリング領域６ａからさらに複数に分割されて所定深さまで伸長する第２のガードリング領域６ｂとで構成したことを特徴とするものである。このガードリング６の構造にスーパージャンクション構造を用いた以外は前記実施の形態１のショットキーバリアダイオードと同様である。なお、ガードリング６の外周部に、スーパージャンクション構造のｐ型シリコン層からなるフローティングリング（補助ガードリング）６Ｆが形成されている。
【００５５】
本実施の形態のショットキーバリアダイオードについても、実施の形態１と同様、Ｎ＋型半導体基板１を出発材料として用いてチップサイズ２．２ｍｍ２のショットキーバリアダイオードであって、{１１０}表面にエピタキシャル成長により第１導電型の半導体層として低濃度であるＮ−型半導体層２を形成したＮ＋型半導体基板１と、前記Ｎ−型半導体層２の表面から所定の深さに設けられた複合整流領域を構成するＰ型半導体層７と、前記Ｎ−型半導体層２の表面で複合整流領域を構成するＰ型半導体層７を囲むように環状に形成され、下部をスーパージャンクション構造としたＰ型半導体層からなるガードリング６と、前記Ｎ−型半導体層２及び複合整流領域を構成するＰ型半導体層７に接するように配設されたショットキーメタル４およびこの上層に形成された電極層５としての金属層とを具備している。
【００５６】
本実施の形態においても、{１１０}面を主表面とするシリコンウェハ表面にエピタキシャル成長により形成したＮ−型半導体層２は、比抵抗２．０Ω、厚さ９．０μｍとした。ここでガードリング領域全体の幅は３０μｍ、第１のガードリング領域の深さは０．５μｍ、ストライプ状に複数形成された第２のガードリング領域の幅は０．５μｍ、深さは１．１μｍ、第２のガードリング領域間の間隔は２．５μｍとした。このとき複合整流領域を構成するＰ型半導体層の深さは１．１μｍとした。
【００５７】
ここでも、Ｎ＋型半導体基板１の表面に形成されたＮ−型半導体層２上に開口部を備えた酸化膜３がその開口部からＮ−型半導体層２表面が露出するよう形成され、露出したｎ−シリコン層２表面にモリブデン（Ｍｏ）からなるショットキーメタル４を蒸着しショットキー接触状態を構成している。またＮ−型半導体層２の表面にはイオン注入法でボロンを注入することで形成された高濃度Ｐ型半導体層であるガードリング６が環状に形成され、アルミニウムからなる電極５がショットキーメタル４上を被覆している。さらに、Ｎ＋型半導体基板１のＮ−型半導体層２と相対向する側にはオーミック接続された金からなる電極８が形成されている。
【００５８】
この構成によれば、ガードリングにスーパージャンクション構造を構成しているため、逆バイアス印加時に空乏層の拡がりが生じ易く、ＰＮ接合部の電界の緩和を図ることができ、高耐圧化が可能となる。この構成では、表面から所定の深さまでは一体的に形成された第１のガードリング領域で構成されているため、酸化膜の内端とガードリング領域が接する構造を得るための高精度の位置決めを行う必要がないため、製造が容易である。また、電気的に浮遊状態にある補助ガードリング６Ｆを形成することにより、逆バイアス印加時に、この補助ガードリング６Ｆから空乏層が延びることで、降伏が抑制され、降伏電圧を高くすることができる。
【００５９】
次にこのショットキーバリアダイオードの製造方法について説明する。
図１０乃至図１１はこのショットキーバリアダイオードの製造工程を示す図である。なお、{１１０}面を主表面としたシリコンウェハを用いる点については前記実施の形態の方法と同様である。
【００６０】
すなわち、{１１０}面を主表面とするシリコンウェハ（Ｎ＋シリコン基板）を用意し、エピタキシャル成長法により、比抵抗２．０Ω、厚さ９．０μｍのＮ−型半導体層２を形成し、さらに、熱酸化により酸化膜（絶縁膜３）を形成する工程までは前記実施の形態１における図２と同様であるため説明を省略する。
ついで、図１１（ａ）に示すように、酸化膜３の形成されたＮ−型半導体層２の主表面である{１１０}面にレジストを塗布しフォトリソグラフィによりレジストパターンを形成し、ガードリング形成領域に開口ｈ１を形成するように、酸化膜３をパターニングする。
【００６１】
この後図１１（ｂ）に示すように、この酸化膜３をマスクとして、第１のガードリング領域６ａを形成するためのイオン注入を行う。このとき、イオン種としてはボロンを用い、注入エネルギー２０ｋｅＶ、ドーズ量５ｅ１２ｃｍ−２とした。そして１０２５℃、２０秒のＲＴＡ（高速アニール）を行い、所望の拡散長を得る。なおこの熱処理はジャンクションバリア形成のための熱処理と同時に行うようにしてもよい。
【００６２】
そして、図１１（ｃ）に示すように、この上層にレジストを塗布しフォトリソグラフィにより複合整流領域を構成するＰ型半導体層形成領域および第２のガードリング形成領域に、開口ｈ２を形成するように、レジストパターンＲ３を形成する。
【００６３】
この後、このレジストパターンをマスクとして、図１１（ｄ）に示すように、酸化膜３をパターニングし、この酸化膜３およびレジストパターンＲ３をマスクとして、第２のガードリング形成領域６ｂ、第２のガードリング形成領域６ｂの内側で複合整流領域を構成するＰ型半導体層７を形成するためのイオン注入を行う。このときの基板表面の要部拡大断面図は図１０に示すとおりである。このとき、イオン種としてはボロンを用い、注入エネルギー８０ｋｅＶ、ドーズ量５ｅ１２ｃｍ−２として第１回目のイオン注入を行い、続いて、注入エネルギー２０ｋｅＶ、ドーズ量１ｅ１３ｃｍ−２として第２回目のイオン注入を行う。ここで第２回目のイオン注入を行うのは、比較的低エネルギーで高濃度のイオン注入を行い、複合整流領域を構成するＰ型半導体層と、ショットキーメタル４とのオーミック接触性を高めるためである。そして１０２５℃、２０秒のＲＴＡ（高速アニール）を行い、ボロンを活性化させる。このようにして、活性化のためのアニール工程を経て、ガードリング６とガードリング６の内側で複合整流領域を構成するＰ型半導体層７とを形成する。ここで複合整流領域を構成するＰ型半導体層７は幅０．５μｍ深さ１．１μｍ、不純物濃度１×１０16／ｃｍ3〜３×１０17／ｃｍ3、第１のガードリング領域６ａは幅３０μｍ深さ０．５μｍ、ストライプ状に複数形成された第２のガードリング領域は幅０.５μｍ深さ１．１μｍ、第２のガードリング領域間の間隔は２．５μｍとした。
【００６４】
さらに図１２（ａ）に示すように、ＣＶＤ法により表面に酸化シリコン膜３Ｓを形成しこれをフォトリソグラフィによりパターニングし、図１２（ｂ）に示すように、開口を形成しガードリング６とガードリング６の内側で複合整流領域を構成するＰ型半導体層７の形成された、Ｎ−型半導体層２にコンタクトするようにショットキーメタル４および電極５を形成し（図１２（ｃ））パターニングする（図１２（ｄ））。そして必要に応じて保護膜（図示せず）を形成し、ショットキーバリアダイオードを完成した。
【００６５】
（実施の形態３）
図１３は、本発明の実施の形態３に係るショットキーバリアダイオードの要部を示す図である。本実施の形態のショットキーバリアダイオードは、前記実施の形態１および２と同様、{１１０}面を主表面とするシリコンウェハ（Ｎ＋シリコン基板）を用意し、この表面にエピタキシャル成長により第１導電型の半導体層として低濃度であるＮ−型半導体層２を形成したＮ＋型半導体基板１を出発材料として用い、イオン注入方向を射影飛程の大きい＜１１０＞方向となるようにしたことを特徴とするものであるが、ガードリング６を、複数に分割されて所定深さまで伸長するいわゆるスーパージャンクション構造の超微小ガードリング領域６Ｓの集合体で構成したことを特徴とするものである。このガードリング６の構造にスーパージャンクション構造を用いた以外は前記実施の形態１および２のショットキーバリアダイオードと同様である。
【００６６】
本実施の形態のショットキーバリアダイオードについても、実施の形態１および２と同様、Ｎ＋型半導体基板１を出発材料として用いてチップサイズ２．２ｍｍ２のショットキーバリアダイオードであって、{１１０}表面にエピタキシャル成長により第１導電型の半導体層として低濃度であるＮ−型半導体層２を形成したＮ＋型半導体基板１と、前記Ｎ−型半導体層２の表面から所定の深さに設けられた複合整流領域を構成するＰ型半導体層７と、前記Ｎ−型半導体層２の表面で複合整流領域を構成するＰ型半導体層７を囲むように環状に形成されたスーパージャンクション構造のＰ型半導体層からなるガードリング６と、前記Ｎ−型半導体層２及び複合整流領域を構成するＰ型半導体層７に接するように配設されたショットキーメタル４およびこの上層に形成された電極層５としての金属層とを具備している。
【００６７】
本実施の形態においても、{１１０}面を主表面とするシリコンウェハ表面にエピタキシャル成長により形成したＮ−型半導体層２は、比抵抗２．０Ω、厚さ９．０μｍとした。ここでガードリング全体の幅は３０μｍ、スーパージャンクション構造のストライプ状に複数形成された超微小ガードリング領域の幅は０．５μｍ、間隔は２．５μｍ、深さは１．１μｍとした。このとき複合整流領域を構成するＰ型半導体層の深さは１．１μｍとした。
【００６８】
ここでも、Ｎ＋型半導体基板１の表面に形成されたＮ−型半導体層２上に開口部を備えた酸化膜３がその開口部からＮ−型半導体層２表面が露出するよう形成され、露出したＮ−型半導体層２表面にモリブデン（Ｍｏ）からなるショットキーメタル４を蒸着しショットキー接触状態を構成している。またＮ−型半導体層２の表面にはイオン注入法でボロンを注入することで形成された高濃度Ｐ型半導体層であるガードリング６が環状に形成され、アルミニウムからなる電極５がショットキーメタル４上を被覆している。さらに、Ｎ＋型半導体基板１のＮ−型半導体層２と相対向する側にはオーミック接続された金からなる電極８が形成されている。
【００６９】
この構成によれば、ガードリングにスーパージャンクション構造を構成しているため、逆バイアス印加時に空乏層の拡がりが生じ易く、電界の緩和を図ることができ、高耐圧化が可能となる。この構成では、ガードリングが超微小ガードリングで構成されているため、酸化膜の内端とガードリング領域が接する構造を得るための高精度の位置決めを行う必要がある。
【００７０】
次にこのショットキーバリアダイオードの製造方法について説明する。
図１４乃至図１５はこのショットキーバリアダイオードの製造工程を示す図である。なお、{１１０}面を主表面としたシリコンウェハを用いる点については前記実施の形態の方法と同様である。
【００７１】
すなわち、{１１０}面を主表面とするシリコンウェハ（Ｎシリコン基板）を用意し、エピタキシャル成長法により、比抵抗２．０Ω、厚さ９．０μｍのＮ−型半導体層２を形成し、さらに、熱酸化により酸化膜（絶縁膜３）を形成する工程までは前記実施の形態１における図２と同様であるため説明を省略する。
ついで、図１４（ａ）に示すように、酸化膜３の形成されたＮ−型半導体層２の主表面である{１１０}面にレジストを塗布しフォトリソグラフィによりレジストパターンＲ４を形成し、複合整流領域を構成するＰ型半導体層形成領域および、ガードリング形成領域に開口ｈを形成するように、酸化膜３をパターニングする。
【００７２】
この後図１４（ｂ）に示すように、この酸化膜３をマスクとして、超微小ガードリング６Ｓからなるガードリング６、およびガードリングの内側で複合整流領域を構成するＰ型半導体層７を形成するためのイオン注入を行う。このとき、イオン種としてはボロンを用い、注入エネルギー８０ｋｅＶ、ドーズ量５ｅ１２ｃｍ−２として第１回目のイオン注入を行い、続いて、注入エネルギー２０ｋｅＶ、ドーズ量１ｅ１３ｃｍ−２として第２回目のイオン注入を行う。ここでも第２回目のイオン注入を行うのは、比較的低エネルギーで高濃度のイオン注入を行い、複合整流領域を構成するＰ型半導体層と、ショットキーメタル４とのオーミック接触性を高めるためである。そして１０２５℃、２０秒のＲＴＡ（高速アニール）を行い、ボロンを活性化させる。このようにして、活性化のためのアニール工程を経て、ガードリング６と複合整流領域を構成するＰ型半導体層７とを形成する。ここで超微小ガードリング６Ｓおよび複合整流領域を構成するＰ型半導体層７はいずれも幅０．５μｍ深さ１．１μｍ、不純物濃度１×１０16／ｃｍ3〜３×１０17／ｃｍ3としている。
【００７３】
さらに、ＣＶＤ法により表面に酸化膜３Ｓを形成しこれをフォトリソグラフィによりパターニングし、図１５（ａ）に示すように、開口を形成しガードリング６とガードリング６の内側で複合整流領域を構成するＰ型半導体層７の形成された、Ｎ−型半導体層２にコンタクトするようにショットキーメタル４および電極５を形成し（図１５（ｂ））パターニングする（図１５（ｃ））。そして必要に応じて保護膜（図示せず）を形成し、ショットキーバリアダイオードを完成した。
【００７４】
この方法によれば、スーパージャンクション構造のガードリングを構成するＰ型半導体層と、複合整流領域を構成するＰ型半導体層とが同一のイオン注入工程で実現できるため、極めて容易に製造可能である。
【００７５】
以上、本発明の実施例を示したが、本発明の実施の形態は上述した図面及び記述に限定されるものではない。
【産業上の利用可能性】
【００７６】
本発明は、逆方向リーク電流を低減することができるショットキーバリアダイオードとして有用である。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施の形態１に係るショットキーバリアダイオードの構成を示す図
【図２】本発明の実施の形態１に係るショットキーバリアダイオードの製造工程を示す断面図
【図３】本発明の実施の形態１に係るショットキーバリアダイオードの製造工程を示す断面図
【図４】本発明の実施の形態１に係るショットキーバリアダイオードの製造工程を示す断面図
【図５】本発明の実施の形態１に係るショットキーバリアダイオードの要部拡大説明図
【図６】本発明の実施の形態に係るショットキーバリアダイオードと従来例のショットキーバリアダイオードの不純物プロファイルを示す比較図
【図７】本発明の実施の形態に係るショットキーバリアダイオードと従来例のショットキーバリアダイオードの電気的特性を示す比較図
【図８】本発明の実施の形態１に係るショットキーバリアダイオードの製造工程の変形例を示す断面図
【図９】本発明の実施の形態１に係るショットキーバリアダイオードの製造工程の変形例を示す断面図
【図１０】本発明の実施の形態２に係るショットキーバリアダイオードの構成を示す図
【図１１】本発明の実施の形態２に係るショットキーバリアダイオードの製造工程を示す断面図
【図１２】本発明の実施の形態２に係るショットキーバリアダイオードの製造工程を示す断面図
【図１３】本発明の実施の形態３に係るショットキーバリアダイオードの構成を示す図
【図１４】本発明の実施の形態３に係るショットキーバリアダイオードの製造工程を示す断面図
【図１５】本発明の実施の形態３に係るショットキーバリアダイオードの製造工程を示す断面図
【符号の説明】
【００７８】
１  Ｎ＋型半導体基板
２  Ｎ−型半導体層
３  酸化膜
４  ショットキーメタル
５  電極
６  ガードリング
６ａ  第１のガードリング領域
６ｂ  第２のガードリング領域
６Ｓ  超微小ガードリング領域
７  複合整流領域を構成するＰ型半導体層
８  電極
２０  複合整流領域
【図１】
2009140963.tif 000003
【図２】
2009140963.tif 000004
【図３】
2009140963.tif 000005
【図４】
2009140963.tif 000006
【図５】
2009140963.tif 000007
【図６】
2009140963.tif 000008
【図７】
2009140963.tif 000009
【図８】
2009140963.tif 000010
【図９】
2009140963.tif 000011
【図１０】
2009140963.tif 000012
【図１１】
2009140963.tif 000013
【図１２】
2009140963.tif 000014
【図１３】
2009140963.tif 000015
【図１４】
2009140963.tif 000016
【図１５】
2009140963.tif 000017