(57)【要約】【課題】オペアンプを用いないで構成された基準電圧回路および半導体集積回路装置を提供する。【解決手段】基準電圧回路は、正の温度特性を有する基準電流を基準電圧発生回路部２０に定電流として供給するバイアス回路部１０と、負の温度特性を有するＭＯＳトランジスタＭＰ４，ＭＰ５によって出力電圧Ｖｒｅｇを出力する基準電圧発生回路部２０とから構成されている。これにより、基準電圧回路からの出力電圧Ｖｒｅｇは、温度依存性のない基準電圧を持つことができる。また、抵抗Ｒ４の抵抗値は自由に設定できるので、出力電圧Ｖｒｅｇに対する自由度が大きい。【選択図】図１
2009199243.tif 000002
【特許請求の範囲】
【請求項１】
温度依存性を有する定電流に基づいて温度依存性のない基準電圧を生成する基準電圧回路において、
エミッタ面積が異なる一対のトランジスタを有し、その一方のトランジスタのエミッタ側に第１の抵抗を接続するとともに前記一対のトランジスタとそれぞれ並列に第２、第３の抵抗を接続して正の温度特性を有する基準電流を生成するバイアス回路部と、
前記バイアス回路部で生成された前記基準電流に対応する定電流をＭＯＳトランジスタに流すことで、そのスレッシュホールド電圧に応じた大きさの電圧成分を有する基準電圧を生成する基準電圧発生回路部と、
を備えたことを特徴とする基準電圧回路。
【請求項２】
前記基準電圧発生回路部は、ダイオード接続された１つまたは複数のＰチャネルのＭＯＳトランジスタを備え、第４の抵抗と前記１つまたは複数のＰチャネルのＭＯＳトランジスタを直列に接続して前記定電流を流すことにより、前記基準電圧を生成するようにしたことを特徴とする請求項１記載の基準電圧回路。
【請求項３】
前記第４の抵抗は、前記スレッシュホールド電圧のばらつきに応じてその抵抗値を調整する調整手段を備えたことを特徴とする請求項２記載の基準電圧回路。
【請求項４】
前記バイアス回路部では、前記第２、第３の抵抗の抵抗値を等しく設定するとともに、これらの抵抗値と前記第１の抵抗の抵抗値との抵抗比を調整することによって、前記基準電圧の温度依存性を相殺するようにしたことを特徴とする請求項１記載の基準電圧回路。
【請求項５】
前記バイアス回路部は、前記第１の抵抗と前記第２、第３の抵抗との抵抗比を変更する変更手段を備えたことを特徴とする請求項４記載の基準電圧回路。
【請求項６】
温度依存性を有する定電流に基づいて温度依存性のない基準電圧を生成する半導体集積回路装置において、
エミッタ面積が異なる一対のトランジスタを有し、その一方のトランジスタのエミッタ側に第１の抵抗を接続するとともに前記各トランジスタとそれぞれ並列に第２、第３の抵抗を接続して正の温度特性を有する基準電流を生成するバイアス回路部と、
前記バイアス回路部で生成された前記基準電流に対応する定電流をＭＯＳトランジスタに流すことで、そのスレッシュホールド電圧に応じた大きさの電圧成分を有する基準電圧を生成する基準電圧発生回路部と、
を備えたことを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度に依存しない基準電圧を生成するための基準電圧回路および半導体集積回路装置に関し、とくに温度依存特性を有する定電流に基づいて温度依存性のない基準電圧信号を生成する基準電圧回路および半導体集積回路装置に関する。
【背景技術】
【０００２】
従来から外部電源の電圧変動に対して安定した基準電圧を生成する基準電圧回路が考えられている（例えば、特許文献１参照。）。この種の基準電圧回路では、ダイオードやバイポーラトランジスタが順方向電圧やベース・エミッタ間電圧（Ｖｂｅ）が負の温度係数（約−２［ｍＶ／℃］）を有していることから、カソード面積もしくはエミッタ面積が異なる一対のダイオードもしくはトランジスタを利用して、定電流回路の電流値を定める抵抗の正の温度依存特性をキャンセルすることで、温度に依存しない基準電圧信号を作るようにしていた。
【０００３】
図２は、従来の基準電圧回路の一例を示す図である。この基準電圧回路は、演算増幅器（Ｏｐａｍｐ：以下ではオペアンプという。）１０１、一組のｎｐｎトランジスタＱＮ１，ＱＮ２、および抵抗Ｒ１０〜Ｒ３０を含む第１の基準電圧発生回路１００と、オペアンプ２０１、および抵抗Ｒ４０，Ｒ５０を含む第２の基準電圧発生回路２００とから構成されている。第１の基準電圧発生回路（Ｖｒｅｆ回路）１００では、温度依存性のない基準電圧信号Ｖｒｅｆ（Ｖｒｅｆ＝約１．２Ｖ）を生成し、それを第２の基準電圧発生回路（Ｖｒｅｇ回路）２００で増幅することで、必要な大きさ（例えば５Ｖ）を持った基準電圧信号Ｖｒｅｇを、温度に依存しない信号として出力するように構成されている。
【０００４】
つぎに、従来の基準電圧回路の基本動作について、具体的に説明する。
第１の基準電圧発生回路１００では、トランジスタＱＮ２に対してトランジスタＱＮ１のエミッタ面積が４倍、抵抗Ｒ１０〜Ｒ３０は同じ温度特性を有する抵抗素子であるものとする。ここで、抵抗Ｒ２０とＲ３０の抵抗値が等しく、トランジスタＱＮ１、ＱＮ２にそれぞれ流れる電流をＩ１０，Ｉ２０とすると、オペアンプ１０１の２つの入力が仮想短絡していることから、これらの電流値は等しく（Ｉ１０＝Ｉ２０）なる。第１の基準電圧発生回路１００における電流値Ｉ１０，Ｉ２０、および基準電圧Ｖｒｅｆの大きさは、それぞれつぎの関係式（１）、（２）のように表わされる。以下では、抵抗Ｒ１０〜Ｒ５０の抵抗値を、それぞれＲ１０〜Ｒ５０のように表わし、Ｒ１０＝５［ｋΩ］とする。
【０００５】
Ｉ１０＝（１／Ｒ１０）×（ｋＴ／ｑ）ｌｎ（４）…（１）
＝７μＡ（ａｔ  ２５℃）
Ｖｒｅｆ＝Ｒ３０×Ｉ２０＋Ｖｂｅ２０…（２）
ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑは電気素量、ｌｎ（  ）は自然対数、Ｖｂｅ２０はトランジスタＱＮ２のベース・エミッタ間電圧である。
【０００６】
式（１）、（２）とＩ１０＝Ｉ２０より、
Ｖｒｅｆ＝（Ｒ３０／Ｒ１０）×（ｋＴ／ｑ）ｌｎ（４）＋Ｖｂｅ２０…（３）
となる。ここで、式（３）の両辺を偏微分すると、∂Ｖｒｅｆ／∂Ｔ＝（Ｒ３０／Ｒ１０）×（ｋ／ｑ）ｌｎ（４）−２［ｍＶ／℃］となる。
【０００７】
このとき、（ｋ／ｑ）ｌｎ（４）が、約１．２×１０−４であることから、基準電圧Ｖｒｅｆの温度依存性を零とするためには、Ｒ３０／Ｒ１０が１６．７であればよい。例えば抵抗Ｒ１０の抵抗値Ｒ１０を上記のように５［ｋΩ］とした場合、抵抗Ｒ１０に対して、抵抗Ｒ２０，Ｒ３０は抵抗比率を１６．７倍に設定することが必要となる。すなわち、Ｒ２０＝Ｒ３０＝１６．７×Ｒ１０＝８３．５［ｋΩ］とする。
【０００８】
一方、第２の基準電圧発生回路２００の出力電圧Ｖｒｅｇについては、
Ｖｒｅｇ＝｛（Ｒ４０＋Ｒ５０）／Ｒ５０｝×Ｖｒｅｆ…（４）
となる。また、温度２５℃における基準電圧Ｖｒｅｆは、式（３）から１．２［Ｖ］と求められる。したがって、いま出力電圧Ｖｒｅｇとして５［Ｖ］を得るためには、抵抗Ｒ４０，Ｒ５０の抵抗値は、
（Ｒ４０＋Ｒ５０）／Ｒ５０＝５／１．２＝４．１７
の関係となるように設計すればよい。このとき、式（４）の両辺を温度Ｔについて偏微分することで、
∂Ｖｒｅｇ／∂Ｔ＝｛（Ｒ４０＋Ｒ５０）／Ｒ５０｝×∂Ｖｒｅｆ／∂Ｔ…（５）
となる。すなわち、基準電圧Ｖｒｅｆの電圧値に温度依存性がなければ（∂Ｖｒｅｆ／∂Ｔ＝０）、出力電圧Ｖｒｅｇも温度によらずにその大きさが決定できる。
【０００９】
こうして、従来の基準電圧回路は、式（３）において基準電圧Ｖｒｅｆの大きさを決める抵抗Ｒ１０，Ｒ２０（＝Ｒ３０）の抵抗比率を決めることで、基準電圧Ｖｒｅｆの温度依存性をなくし、これにより式（４）に示される出力電圧Ｖｒｅｇからも温度依存性をなくすように構成されていた。
【００１０】
こうした基準電圧回路では、半導体装置の製造ばらつきによって抵抗値やバイポーラトランジスタの飽和電流がばらつくと、出力電圧の絶対値だけでなく温度依存性も変化してしまうので、その電圧値をトリミングしても温度依存性が残ってしまう。そこで、出力電圧の絶対値だけでなくその温度依存性もトリミングによって最小化し得る基準電圧発生回路が提案されている（例えば、特許文献２参照。）。
【００１１】
また、バンドギャップ電圧を用いて温度係数が正な定電流を発生する定電流回路と、定電流回路による定電流を基準電流として受けてそれに比例する複数個の従動電流を出力する電流ミラー回路と、温度係数が負な電圧降下をもつ特性補償素子を含み電流ミラー回路からそれぞれ従動電流を受けてそれに基づく定電圧を発生する複数の定電圧回路とを備え、各定電圧回路による定電圧を、温度特性を補償した出力電圧として個別に取り出してそれぞれ負荷に供給するようにした安定化電源回路が提案されている（例えば、特許文献３参照。）。
【特許文献１】特開２００３−７８３７号公報
【特許文献２】特開平１１−１２１６９４号公報
【特許文献３】特開平０８−１６２６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来の基準電圧回路は、温度依存性のない基準電圧信号Ｖｒｅｆを生成するための第１の基準電圧発生回路１００と、その後段で基準電圧信号Ｖｒｅｆを必要な大きさの基準電圧信号Ｖｒｅｇまで増幅する第２の基準電圧発生回路２００が必要であり、しかもそれらの回路１００，２００はそれぞれオペアンプ１０１，２０１を用いて構成しなくてはならなかった。
【００１３】
図３、図４は、それぞれオペアンプ１０１，２０１の一例を示す回路図である。また、図５は、図３、図４のオペアンプ１０１，２０１に用いられるバイアス回路の一例を示す回路図である。すなわち、これらのオペアンプ１０１，２０１に安定したバイアス電流を供給する電圧Ｂｉａｓを生成するためには、例えば図５に示すような多数の回路要素を含むバイアス回路も必要になる。
【００１４】
このように、従来の基準電圧回路ではその回路構成素子数が多くなるため、基準電圧を生成して利用する半導体回路を集積化した場合、ＩＣチップ上に占める基準電圧回路の面積が大きくなるという問題があった。
【００１５】
また、特許文献３に開示されている安定化電源では、特性補償素子の定数が温度特性を補償するために一意に決まってしまい、発生する定電圧の大きさに対する自由度がない（例えば、定電圧の大きさが１．３Ｖ程度に決まってしまう）。したがって、定電圧値を自由に設定するためには、上記の第２の基準電圧発生回路２００のような回路を追加することが必要となるという問題があった。
【００１６】
本発明はこのような点に鑑みてなされたものであり、オペアンプを用いないで構成された基準電圧回路および半導体集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明では、上記問題を解決するために、温度依存性を有する定電流に基づいて温度依存性のない基準電圧を生成する基準電圧回路を提供しようとするものであって、バイアス回路部では、エミッタ面積が異なる一対のトランジスタを有し、その一方のトランジスタのエミッタ側に第１の抵抗を接続するとともに前記各トランジスタとそれぞれ並列に第２、第３の抵抗を接続して正の温度特性を有する基準電流を生成する。また、基準電圧発生回路部では、前記バイアス回路部で生成された前記基準電流に対応する定電流をＭＯＳトランジスタに流すことで、そのスレッシュホールド電圧に応じた大きさの電圧成分を有する基準電圧を生成するようにしている。
【００１８】
こうして、定電流を流すためにダイオード接続されたＭＯＳトランジスタのスレッシュホールド電圧（閾値電圧）を利用して、温度依存性のない基準電圧を生成することで、オペアンプを用いない基準電圧回路が構成できる。
【００１９】
また、温度に依存しない基準電圧を得るためには、ＰＭＯＳトランジスタ（ＰチャネルのＭＯＳトランジスタ）のスレッシュ電圧の温度依存性を打消すような温度依存性を持つ定電流をＰＭＯＳトランジスタに流すようにしている。
【発明の効果】
【００２０】
本発明によれば、従来技術と同等な特性を持つ基準電圧を、オペアンプを用いることなくより少ない素子数の基準電圧回路として構成することができる。したがって、ＩＣチップに占める基準電圧回路の面積を小さくした半導体集積回路装置が実現できる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照してこの発明の実施の形態について説明する。図１は、本発明による基準電圧回路の構成を示す回路図である。
基準電圧回路は、正の温度特性を有する基準電流を基準電圧発生回路部２０に定電流として供給するバイアス回路部１０と、負の温度特性を有するＭＯＳトランジスタＭＰ４，ＭＰ５によって出力電圧Ｖｒｅｇを出力する基準電圧発生回路部２０とから構成されている。これにより、基準電圧回路からの出力電圧Ｖｒｅｇは、温度依存性のない基準電圧を持つことができる。
【００２２】
バイアス回路部１０は、ミラー接続されたＰチャネルのＭＯＳトランジスタＭＰ１，ＭＰ２と、ＮチャネルのＭＯＳトランジスタＭＮ１，ＭＮ２と、エミッタ面積が異なる一対のｐｎｐトランジスタＱＰ１，ＱＰ２とを有している。トランジスタＱＰ１には、そのエミッタ側に第１の抵抗Ｒ１が接続され、トランジスタＱＰ１と抵抗Ｒ１の直列回路と並列して第２の抵抗Ｒ２が設けられている。また、他方のトランジスタＱＰ２にも並列に第３の抵抗Ｒ３が接続されている。
【００２３】
基準電圧発生回路部２０は、ミラー接続されたＰチャネルのＭＯＳトランジスタＭＰ３，ＭＰ６と、直列に接続された２つのＰチャネルのＭＯＳトランジスタＭＰ４，ＭＰ５と、出力回路を構成する出力トランジスタＱＰ３（ｐｎｐトランジスタ），ＱＮ１（ｎｐｎトランジスタ）とを有している。ＭＯＳトランジスタＭＰ３とＭＰ６は、ＭＯＳトランジスタＭＰ１，ＭＰ２とミラー接続され、それぞれのソースが一方の電源Ｖｃｃに接続されている。ＭＯＳトランジスタＭＰ４は、ソースが抵抗Ｒ４を介してＭＯＳトランジスタＭＰ３のドレインおよび出力トランジスタＱＰ３のベースに接続されている。また、ＭＯＳトランジスタＭＰ４は、そのゲートがドレインに接続され、ドレインはＭＯＳトランジスタＭＰ５のソースに接続されている。ＭＯＳトランジスタＭＰ５は、そのゲートがドレインに接続され、ドレインは接地されている。出力トランジスタＱＰ３のエミッタ端子は、ＭＯＳトランジスタＭＰ６のドレインおよび出力トランジスタＱＮ１のベース端子に接続され、そのコレクタ端子は接地されている。さらに、出力トランジスタＱＮ１のコレクタ端子は電源Ｖｃｃに接続され、そのエミッタ端子から出力電圧Ｖｒｅｇを出力するように構成されている。また、抵抗Ｒ１〜Ｒ４には温度特性のないタイプの抵抗素子を適用する。
【００２４】
つぎに、図１に示すように構成された基準電圧回路の動作を、具体的に説明する。
いま、ミラー回路を構成するトランジスタＭＰ１〜ＭＰ３は、そのミラー比を１：１：１として、それぞれに流れるバイアス電流Ｉが等しいものとする。ここで、基準電圧発生回路部２０にバイアス電流Ｉが流れるとき、出力電圧Ｖｒｅｇは次の式（６）のような大きさとなる。
【００２５】
Ｖｒｅｇ＝Ｖｔｈ４＋Ｖｔｈ５＋Ｉ×Ｒ４＋Ｖｂｅ３−Ｖｂｅ１…（６）
ここで、Ｖｔｈ４，Ｖｔｈ５はそれぞれＰチャネルのＭＯＳトランジスタＭＰ４，ＭＰ５のスレッシュホールド電圧、Ｖｂｅ３，Ｖｂｅ１はそれぞれ出力トランジスタＱＰ３，ＱＮ１のベース・エミッタ間電圧である。また、基準電圧発生回路部２０の２つのＰチャネルのＭＯＳトランジスタＭＰ４，ＭＰ５の大きさ（ゲート長とゲート幅）を等しくして、それらのスレッシュホールド電圧Ｖｔｈが等しい（Ｖｔｈ４＝Ｖｔｈ５＝Ｖｔｈ）ものとする。さらに、出力トランジスタＱＰ３，ＱＮ１のベース・エミッタ間電圧Ｖｂｅはほぼ等しくなるので（Ｖｂｅ３＝Ｖｂｅ１＝Ｖｂｅ）、出力電圧Ｖｒｅｇは２Ｖｔｈ＋Ｉ×Ｒ４に等しくなる。すなわち、
Ｖｒｅｇ＝２Ｖｔｈ＋Ｉ×Ｒ４…（７）
となる。このとき、スレッシュホールド電圧Ｖｔｈは温度変化に対して負の特性（微係数が負）を有するとともに、電流変化に対しては正の特性（微係数が正）を有する。そこで、出力電圧Ｖｒｅｇの温度依存性をなくす条件を求めるために、式（７）の両辺を温度Ｔについて偏微分する。
【００２６】
∂Ｖｒｅｇ／∂Ｔ＝２×∂Ｖｔｈ／∂Ｔ＋Ｒ４×∂Ｉ／∂Ｔ
＝２（∂Ｖｔｈ／∂Ｔ＋∂Ｖｔｈ／∂Ｉ×∂Ｉ／∂Ｔ）＋Ｒ４×∂Ｉ／∂Ｔ…（８）
出力電圧Ｖｒｅｇの温度依存性をなくすには、式（８）において、∂Ｖｒｅｇ／∂Ｔ＝０となればよい。すなわち、
２（∂Ｖｔｈ／∂Ｔ＋∂Ｖｔｈ／∂Ｉ×∂Ｉ／∂Ｔ）＋Ｒ４×∂Ｉ／∂Ｔ＝０…（９）
であればよい。この式（９）を∂Ｉ／∂Ｔについて解くと、
∂Ｉ／∂Ｔ＝−２（∂Ｖｔｈ／∂Ｔ）／（Ｒ４＋２∂Ｖｔｈ／∂Ｉ）…（１０）
となる。このとき、スレッシュホールド電圧Ｖｔｈは温度変化に対して負の特性（∂Ｖｔｈ／∂Ｔ＜０）を有するとともに、電流変化に対しては正の特性（∂Ｖｔｈ／∂Ｉ＞０）を有することから、式（１０）で示されるバイアス電流Ｉの温度特性が正であることが、出力電圧Ｖｒｅｇの温度依存性をなくす条件であることがわかる。
【００２７】
つぎに、図１に示す基準電圧回路のバイアス回路部１０について説明する。
いま、トランジスタＭＰ１〜ＭＰ３のミラー回路では、それぞれ同じ大きさのバイアス電流Ｉが出力されるとしている。また、ＮチャネルのＭＯＳトランジスタＭＮ１，ＭＮ２も１：１のミラー比で構成するとともに、それらのサイズを電流Ｉで飽和領域となる大きさに設定する。さらに、一対のトランジスタＱＰ１，ＱＰ２はエミッタ面積比ｍを８倍に設定し、ＭＯＳトランジスタＭＮ１，ＭＮ２からそれぞれ抵抗Ｒ１，Ｒ２，Ｒ３およびトランジスタＱＰ２に流れ込む電流をＩ１，Ｉ２，Ｉ３，Ｉ４とすると、ＭＯＳトランジスタＭＮ１，ＭＮ２のソース電圧Ｖｓ１，Ｖｓ２と電流Ｉ１，Ｉ２，Ｉ３，Ｉ４に関し、次の式（１１）〜（１４）の関係が成り立つ。
【００２８】
Ｖｓ１＝Ｉ２×Ｒ２
＝Ｖｂｅ１＋Ｉ１×Ｒ１
＝（ｋＴ／ｑ）ｌｎ｛Ｉ１／（８×Ｉｓ）｝＋Ｉ１×Ｒ１…（１１）
Ｖｓ２＝Ｉ３×Ｒ３
＝Ｖｂｅ２
＝（ｋＴ／ｑ）ｌｎ（Ｉ４／Ｉｓ）…（１２）
Ｉ＝Ｉ１＋Ｉ２＝Ｉ３＋Ｉ４…（１３）
Ｖｓ１＝Ｖｓ２…（１４）
ここで、式（１４）は、ＭＯＳトランジスタＭＮ１，ＭＮ２に関し、大きさと特性、流れる電流およびゲート電圧が等しく、ＭＯＳトランジスタに流れる電流がゲート・ソース間電圧で定まることから導かれる。
【００２９】
また、Ｖｂｅ１，Ｖｂｅ２はトランジスタＱＰ１，ＱＰ２のベース・エミッタ間電圧、Ｉｓは正定数であり、第２、第３の抵抗Ｒ２，Ｒ３の抵抗値Ｒ２，Ｒ３を、第１の抵抗Ｒ１の抵抗値Ｒ１に対してｎ倍（ｎは正の定数）の抵抗値（Ｒ２＝Ｒ３＝ｎＲ１）に設定すると、式（１４）よりＩ２×Ｒ２＝Ｉ３×Ｒ３であるから、Ｉ２＝Ｉ３となり、さらに、Ｉ１＝Ｉ−Ｉ２＝Ｉ−Ｉ３＝Ｉ４という関係が求められる。このＩ１＝Ｉ４という関係と、式（１１），（１２），（１４）より、次の式（１５）が成り立つ。
【００３０】
Ｉ１＝（１／Ｒ１）×（ｋＴ／ｑ）ｌｎ（８）…（１５）
そして、式（１３）〜（１５）から
Ｉ＝Ｉ１＋Ｉ２
＝Ｉ１＋Ｖｂｅ２／Ｒ２
＝（１／Ｒ１）×（ｋＴ／ｑ）ｌｎ（８）＋（Ｖｂｅ２／ｎＲ１）…（１６）
となる。
【００３１】
そこで、バイアス電流Ｉの温度特性を知るために、式（１６）の両辺を温度Ｔについて偏微分する。
∂Ｉ／∂Ｔ＝（１／Ｒ１）×（ｋ／ｑ）ｌｎ（８）＋（１／ｎＲ１）×（∂Ｖｂｅ／∂Ｔ）
＝（１／Ｒ１）×｛0.18［ｍＶ／℃］＋（１／ｎ）×（−２［ｍＶ／℃］）｝
…（１７）
この式（１７）で示されるように、バイアス電流Ｉの温度特性は、第１の抵抗Ｒ１の抵抗値Ｒ１と抵抗比ｎとによって設定できる。そして、ｎ＝１１であれば式（１７）の右辺は零となるから、バイアス電流Ｉの温度特性を正とするためには、抵抗比ｎが１１以上であればよい。
【００３２】
つぎに、出力電圧Ｖｒｅｇの温度依存性をなくすための抵抗比ｎを求めることにする。
スレッシュホールド電圧Ｖｔｈについて、その温度依存特性（∂Ｖｔｈ／∂Ｔ）を−２［ｍＶ／℃］とし、その電流依存特性（∂Ｖｔｈ／∂Ｉ）を５０［ｍＶ／μＡ］（但し、実測値）として、式（１０）からバイアス電流Ｉに必要な温度依存特性（∂Ｉ／∂Ｔ）を求めると、１４．３［ｎＡ／℃］となる。次に、再び式（１６）と式（１７）に必要な値を代入し、その連立方程式を解くことにより、抵抗比ｎと抵抗Ｒ１の抵抗値Ｒ１を演算することができる。すなわち、
１０［μＡ］＝（１／Ｒ１）×（ｋＴ／ｑ）ｌｎ（８）＋（Ｖｂｅ２／ｎＲ１）
…（１８）
１４．３［ｎＡ／℃］＝（１／Ｒ１）×｛0.18［ｍＶ／℃］＋（１／ｎ）×（−２［ｍＶ／℃］）｝
…（１９）
の連立方程式に、Ｖｂｅ２＝０．７Ｖ、ｋＴ／ｑ＝２６ｍＶ（Ｔ＝３００Ｋ）を代入して解くことによって、抵抗比ｎ＝２９、抵抗Ｒ１の抵抗値Ｒ１＝７．８ｋΩ（したがって、第２、第３の抵抗Ｒ２，Ｒ３の抵抗値Ｒ２，Ｒ３は２９×７．８ｋΩ）と決定できる。
【００３３】
そして、図１の基準電圧回路の出力電圧Ｖｒｅｇを、例えば５Ｖに設定する場合、バイアス電流Ｉを１０μＡ、スレッシュホールド電圧Ｖｔｈを１．６Ｖとすると、式（７）にこれらの数値を代入して、Ｒ４＝１８０ｋΩと求められる。ここで、抵抗Ｒ４は出力電圧Ｖｒｅｇの温度依存性（をなくすこと）には無関係なので、自由にＲ４を設定できる。すなわち、抵抗値Ｒ４を調整することにより、出力電圧Ｖｒｅｇを自由に設定することができる。
【００３４】
このように、図１に示す基準電圧回路では、バイアス回路部１０における３つの抵抗Ｒ１〜Ｒ３の抵抗比を調整することで、基準電圧発生回路部２０のＭＯＳトランジスタＭＰ４，ＭＰ５の有するスレッシュホールド電圧の温度特性を打消すような温度特性を持つバイアス電流を供給するようにして、適切な電圧値の出力電圧Ｖｒｅｇで、温度依存性のない基準電圧を構成することができる。
【００３５】
なお、上述のバイアス回路部１０では、その素子特性がばらつく場合があるから、温度依存性のない基準電圧を確実に出力するうえでは、予め抵抗Ｒ１〜Ｒ３の抵抗回路で抵抗比ｎを調整するための調整回路を設けておくことが好ましい。
【００３６】
また、基準電圧発生回路部２０では、予め抵抗Ｒ４の抵抗値を調整するための回路を設けて、ＰチャネルのＭＯＳトランジスタＭＰ４，ＭＰ５のスレッシュホールド電圧Ｖｔｈに生じるばらつきを調整するようにしてもよい。
【００３７】
また、基準電圧発生回路部２０に、直列に接続されたスレッシュホールド電圧Ｖｔｈが等しい２つのＰチャネルのＭＯＳトランジスタＭＰ４，ＭＰ５を設けたが、スレッシュホールド電圧Ｖｔｈが等しいＰチャネルのＭＯＳトランジスタの個数は１つであっても、あるいは３つ以上であってもよい。この場合、式（７）の右辺第１項の係数２を１または３以上に書換えるだけで、後の解析は同様に展開することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明による基準電圧回路の構成を示す回路図である。
【図２】従来の基準電圧回路の一例を示す図である。
【図３】従来の基準電圧回路における第１の基準電圧発生回路の演算増幅器（オペアンプ）の一例を示す回路図である。
【図４】従来の基準電圧回路における第２の基準電圧発生回路の演算増幅器の一例を示す回路図である。
【図５】図３、図４の演算増幅器に用いられるバイアス回路の一例を示す回路図である。
【符号の説明】
【００３９】
１０  バイアス回路部
２０  基準電圧発生回路部
ＭＰ１〜ＭＰ６  ＰチャネルのＭＯＳトランジスタ
ＭＮ１〜ＭＮ２  ＮチャネルのＭＯＳトランジスタ
ＱＰ１〜ＱＰ３  ｐｎｐトランジスタ
ＱＮ１  ｎｐｎトランジスタ
Ｒ１〜Ｒ４  抵抗
Ｉ  バイアス電流
【図１】
2009199243.tif 000003
【図２】
2009199243.tif 000004
【図３】
2009199243.tif 000005
【図４】
2009199243.tif 000006
【図５】
2009199243.tif 000007