(57)【要約】【課題】本発明は、入力画像に含まれる任意の領域について、その画質や視認性を高めることが可能な画像処理回路を提供することを目的とする。【解決手段】本発明に係る画像処理回路は、入力画像の補正有効領域を設定する補正有効領域設定部と；前記入力画像のうち、前記補正有効領域のみを複数のエリアに分割した上で、各エリア毎の輝度変換係数を算出する輝度変換係数算出部と；各エリアを構成する画素に対して、各エリア毎の輝度変換係数に応じた輝度変換処理を施す輝度変換処理部と；を有して成る構成とされている。【選択図】図４２
2009200762.tif 000002
【特許請求の範囲】
【請求項１】
入力画像の補正有効領域を設定する補正有効領域設定部と；
前記入力画像のうち、前記補正有効領域のみを複数のエリアに分割した上で、各エリア毎の輝度変換係数を算出する輝度変換係数算出部と；
各エリアを構成する画素に対して、各エリア毎の輝度変換係数に応じた輝度変換処理を施す輝度変換処理部と；
を有して成ることを特徴とする画像処理回路。
【請求項２】
前記補正有効領域設定部は、前記補正有効領域を定めるための設定値を格納するレジスタを有して成ることを特徴とする請求項１に記載の画像処理回路。
【請求項３】
前記設定値には、前記補正有効領域のスタート位置を示すレジスタ値と、前記補正有効領域の画素サイズを示すレジスタ値が含まれていることを特徴とする請求項２に記載の画像処理回路。
【請求項４】
請求項１〜請求項３のいずれかに記載の画像処理回路を集積化して成る半導体装置。
【請求項５】
請求項４に記載の半導体装置と、前記半導体装置に前記入力画像を供給する画像入力源と、を有して成ることを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力画像に輝度変換処理（輝度ダイナミックレンジ補正処理）を施して所望の出力画像を生成する画像処理回路、これを集積化して成る半導体装置、並びに、これを用いた画像処理装置に関するものである。
【背景技術】
【０００２】
従来より、入力画像をより美しく見せるための画像処理の一つとして、輝度変換処理が一般に用いられている。この輝度変換処理は、例えば、画像全体における輝度ヒストグラムに基づいて、画像領域全体に共通の輝度変換係数を算出し、各画素にこの輝度変換係数を乗じることで輝度変換を行うものである。
【０００３】
より具体的には、まず入力画像の全体を対象とした輝度ヒストグラム（各輝度範囲の頻度、すなわち、所定の輝度範囲毎に属する画素数の分布）を求める。そして、この輝度ヒストグラムに基づき、入力画像における各輝度範囲について、頻度の高いものほど出力画像においては広い輝度範囲を割り当てるように、逆に、頻度の低いものほど出力画像においては狭い輝度範囲を割り当てるように、輝度変換係数を算出するものである。従って、上記の輝度変換係数は、輝度毎に、或いは、所定の輝度範囲毎に、別個の値となる。
【０００４】
これにより、入力画像において頻度の低い輝度範囲の部分については、よりコントラスト（輝度差）が曖昧となってしまうものの、逆に、入力画像において頻度の高い輝度範囲の部分については、よりコントラストが明瞭となる。そのため、画像全体として見てみると、入力時よりもコントラストを明瞭とすることが可能となる。
【０００５】
なお、上記に関連する従来技術としては、特許文献１〜４などを挙げることができる。
【特許文献１】特表２００４−５３０３６８号公報
【特許文献２】特開２０００−０１３６２５号公報
【特許文献３】特開２０００−０３６０４３号公報
【特許文献４】特開２００４−１４５３９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
確かに、上記従来の画像処理装置であれば、画像全体として見てみると、入力画像よりも出力画像のコントラストを明瞭とすることができるので、その画質や視認性を高めることが可能となる。
【０００７】
しかしながら、上記従来の画像処理装置では、入力画像全体が輝度変換処理の対象として固定されていたため、ユーザの意図しない領域にまで輝度変換処理を施してしまう場合があり、その画質や視認性を十分に改善しきれないおそれがあった。
【０００８】
本発明は、上記の問題点に鑑み、入力画像に含まれる任意の領域について、その画質や視認性を高めることが可能な画像処理回路、これを集積化して成る半導体装置、並びに、これを用いた画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係る画像処理回路は、入力画像の補正有効領域を設定する補正有効領域設定部と；前記入力画像のうち、前記補正有効領域のみを複数のエリアに分割した上で、各エリア毎の輝度変換係数を算出する輝度変換係数算出部と；各エリアを構成する画素に対して、各エリア毎の輝度変換係数に応じた輝度変換処理を施す輝度変換処理部と；を有して成る構成（第１の構成）とされている。
【００１０】
なお、上記第１の構成から成る画像処理回路にて、前記補正有効領域設定部は、前記補正有効領域を定めるための設定値を格納するレジスタを有して成る構成（第２の構成）にするとよい。
【００１１】
また、上記第２の構成から成る画像処理回路にて、前記設定値には、前記補正有効領域のスタート位置を示すレジスタ値と、前記補正有効領域の画素サイズを示すレジスタ値が含まれている構成（第３の構成）にするとよい。
【００１２】
また、本発明に係る半導体装置は、上記第１〜第３いずれかの構成から成る画像処理回路を集積化して成る構成（第４の構成）とされている。
【００１３】
また、本発明に係る画像処理装置は、上記第４の構成から成る半導体装置と、前記半導体装置に前記入力画像を供給する画像入力源と、を有して成る構成（第５の構成）とされている。
【発明の効果】
【００１４】
本発明に係る画像処理回路、これを集積化して成る半導体装置、並びに、これを用いた画像処理装置であれば、入力画像の補正有効領域を任意に設定することにより、入力画像に含まれる任意の領域について、その画質や視認性を高めることが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下では、動画撮像により得られた各フレームの画像に対して輝度変換処理を行う画像処理装置に本発明を適用した場合を例に挙げて、詳細な説明を行う。
【００１６】
まず、本発明に係る画像処理装置の第１実施形態について詳細に説明する。
【００１７】
図１は、本発明に係る画像処理装置の第１実施形態を示すブロック図である。
【００１８】
本図に示す通り、本実施形態の画像処理装置１は、撮像部１０と、輝度変換処理部１１と、輝度変換係数算出部１２と、輝度変換係数記憶部１３と、出力部１４を有して成る。
【００１９】
撮像部１０は、所定のレンズ群や撮像素子（例えば、ＣＭＯＳ［Complementary Metal-Oxide Semiconductor］センサやＣＣＤ［Charge Coupled Devices］センサ）等を備えており、被写体の光学像を結像させることで被写体の撮像処理（例えば３０フレーム毎秒の動画撮像）を行う。なお、各フレームに係る画像データは、輝度変換処理部１１及び輝度変換係数算出部１２に逐次出力される。
【００２０】
輝度変換処理部１１は、撮像部１０から入力される各フレーム毎の画像データ（入力画像）に対し、輝度変換処理を施して出力する。なお、この輝度変換処理は、入力画像における各画素の輝度を、輝度変換係数記憶部１３に記憶されている輝度変換係数に応じて変換することにより行われる。
【００２１】
輝度変換係数算出部１２は、撮像部１０から入力される各フレーム毎の画像データ（入力画像）に基づいて、輝度変換処理に用いられる輝度変換係数を算出する。なお、輝度変換係数の内容及び輝度変換係数の算出方法については、後に改めて説明する。
【００２２】
輝度変換係数記憶部１３は、輝度変換係数算出部１２によって算出された輝度変換係数を、少なくとも次のフレームに係る輝度変換処理が実行されるまで記憶する。なお、この記憶内容は、輝度変換処理部１１における輝度変換処理において用いられることとなる。
【００２３】
出力部１４は、ＬＣＤ［Liquid Crystal Display］等のディスプレイ（例えば、車載モニタ）を備えており、輝度変換処理部１１によって輝度変換処理のなされた出力画像を逐次表示する。
【００２４】
上記構成から成る画像処理装置１は、動画撮像により得られた入力画像に輝度変換係数に基づいた輝度変換処理を施して、これをディスプレイ表示する。
【００２５】
なお、上記構成要素のうち、輝度変換処理部１１、輝度変換係数算出部１２、及び、輝度変換係数記憶部１３については、半導体装置に集積化するとよい。
【００２６】
次に、画像処理装置１における画像処理の全体的な流れについて、図２を参照しながら説明する。
【００２７】
図２は、画像処理装置１における画像処理の全体的な流れを説明するための図である。
【００２８】
本図に示すように、第ｎ番目のフレームに係る入力画像が到来すると、輝度変換係数算出部１２は、入力画像に基づいて輝度変換係数の算出を行う。これにより、第ｎ番目のフレームに基づいて定められる輝度変換係数が得られ、これが輝度変換係数記憶部１３に一旦格納される。
【００２９】
一方、輝度変換処理部１１は、到来した第ｎ番目のフレームに係る入力画像に対し、既に輝度変換係数記憶部１３に格納されている第（ｎ−１）番目のフレームに基づいて定められた輝度変換係数を用いて輝度変換処理を施す。
【００３０】
より具体的には、ｎ番目のフレームにおける座標（ｉ，ｊ）の画素について、輝度変換処理前の輝度をＩｉｊ（ｎ）、輝度変換処理後の輝度をＯｉｊ（ｎ）とし、（ｎ−１）番目のフレームに基づいて、座標（ｉ，ｊ）の画素に対して定められた輝度変換係数をＴｉｊ（ｎ−１）とすると、各フレームの各画素に係る輝度は、下記の（１）式に基づいて、変換処理される。そして、輝度変換処理部１１にて輝度変換処理のなされた出力画像は、出力部１４を通じて出力される。
【００３１】
Ｏｉｊ（ｎ）＝Ｔｉｊ（ｎ−１）×Ｉｉｊ（ｎ）    ・・・（１）
このように、本実施形態の画像処理装置１は、第ｎ番目のフレームに係る入力画像に対しては、第（ｎ−１）番目のフレームに基づいて定められる輝度変換係数を用いて輝度変換処理を行う構成とされている。そのため、第ｎ番目の輝度変換係数の算出を待たずに、第ｎ番目の輝度変換処理および画像出力を実行することが可能となる。その結果、入力画像に輝度変換処理を施したものを極力早い時期に出力することが可能となり、リアルタイムに近い画像出力が可能となる。
【００３２】
なお、第ｎ番目のフレームに係る入力画像に対して、第（ｎ−２）番目以前のフレームに基づいて定められた輝度変換係数を用いて輝度変換処理を行うことも可能ではあるが、あまり古いフレームに基づいた輝度変換係数を用いた場合、変換処理の精度が問題となることに注意を要する。この問題は、特に、動きの大きい動画である場合に顕著となる。また、例えば、入力画像として静止画を扱う場合等においては、第ｎ番目のフレームに係る入力画像に対して、第ｎ番目のフレームに基づいて定められた輝度変換係数を用いて輝度変換処理を行うようにしても良い。
【００３３】
次に、輝度変換係数の算出処理の内容について、図３のフローチャートを参照しながら説明する。
【００３４】
図３は、画像処理装置１における輝度変換係数の算出処理を説明するためのフローチャートである。
【００３５】
まず、１フレーム分の入力画像に対して、エリア分割を行う（ステップＳ１１）。
【００３６】
図４は、画像処理装置１におけるエリア分割の態様を説明するための図である。
【００３７】
なお、図４の例では、１フレームが縦４０×横６４（＝２５６０）の画素から構成されているものとし、１エリアは８×８画素分の大きさとする。従って、エリアの総数は、縦５エリア×横８エリア＝４０エリアとなる。また、各エリアについては、左上から順に、Ａ０、Ａ１、・・・、Ａｎ、・・・、Ａ３９と称することにする。
【００３８】
エリア分割が完了したら、次に、エリア別変換係数の算出を行う（図３のステップＳ１２）。このエリア別変換係数は、エリア毎に決定されるものであり、エリア内の各画素に共通となる。
【００３９】
なお、エリア別変換係数の算出方法については、フレーム全体を対象とする変換係数の算出方法と同様であるため、ここでは詳細な説明を割愛するが、フレーム全体の輝度ヒストグラムではなく、エリア毎の輝度ヒストグラム（各輝度または各輝度範囲に属する画素の出現頻度）が算出された後、当該エリア毎の輝度ヒストグラムに基づいて変換係数が算出される、という点で従来構成とは異なっている。このようにして算出されたエリア別変換係数によれば、分割された各エリアにつき、入力画像において高頻度な輝度範囲であるほど、出力画像において広い輝度範囲が割り当てられることとなる。
【００４０】
図３のステップＳ１２では、画像領域内の全エリアについて、エリア別変換係数が算出される。すなわち、各々のエリア毎に、固有のエリア別変換係数が定まることとなる。そして、エリア別変換係数をそのまま輝度変換係数として採用し、入力画像の輝度変換処理を実行するものとしても良い。これにより、画像全体に比べて輝度差の大きい箇所が部分的に存在していても、当該部分を含めた良好なコントラストを得ることが可能となる。
【００４１】
ただし、エリア別変換係数は、そのエリアの外、すなわち、他のエリアに係る輝度情報は基本的に考慮されない。そのため、エリア同士の境界部分では、輝度の差が目立ち（輝度の分布が高周波となり）、滑らかさの点において良好とはいえない画像が出力されるおそれがある。そこで、本実施形態では、各エリアについて算出されたエリア別変換係数に対し、フィルタ処理等を行うこととする。この処理の内容について具体的に説明する。
【００４２】
まず、フィルタ処理等の実行に先立ち、画像領域の外部に上述したエリアと同規模の仮想エリアを設定する。
【００４３】
図５は、仮想エリア（図中のＡ４０〜Ａ６９）が設定された状態を説明するための図である。
【００４４】
そして、これらの仮想エリアＡ４０〜Ａ６９に対して、仮想のエリア別変換係数（以下では、仮想係数と呼ぶ）を設定する（図３のステップＳ１３）。なお、この仮想係数は、後述する通り、画像領域の外縁付近のエリアに対しても、通常通りフィルタ処理を実行し得るようにするためのものであり、エリア別変換係数と同様の形式をとるものである。
【００４５】
上記の仮想係数は、仮想エリアに隣り合う各エリア（画像領域の外縁に位置する各エリア）を基準として、当該仮想エリアと対称位置に存在するエリアのエリア別変換係数を参照して設定される。例えば、Ａ４１はＡ０に対してＡ８と対称であるから、Ａ４１の仮想係数は、Ａ８のエリア別変換係数と同値とする。同様に、Ａ４２はＡ１に対してＡ９と対称であるから、Ａ４２の仮想係数は、Ａ９のエリア別変換係数と同値とする。一方、四隅に位置するＡ４０はＡ０に対してＡ９と対称であるから、Ａ４０の仮想係数は、Ａ９のエリア別変換係数と同値とする。
【００４６】
なお、仮想係数の設定方法は、上述の他、例えば、画像領域の外縁（図５中の太線）に対して対称となるように設定しても良い。この場合、Ａ４１は画像領域の外縁に対してＡ０と対称であるから、Ａ４０の仮想係数は、Ａ０のエリア別変換係数と同値とする。同様に、Ａ４２は画像領域の外縁に対してＡ１と対称であるから、Ａ４２の仮想係数は、Ａ１のエリア別変換係数と同値とする。一方、四隅に位置するＡ４０は画像領域の外縁に対してＡ０と対称であるから、Ａ４０の仮想係数は、Ａ０のエリア別変換係数と同値とする。
【００４７】
このように、各仮想エリアに対して仮想係数を設定したら、次に、画像領域内の各エリアにおけるエリア別変換係数について、画像空間的にローパスフィルタをかける処理（フィルタ処理）を実行する（図３のステップＳ１４）。
【００４８】
図６は、ローパスフィルタの態様を説明するための図である。
【００４９】
これによれば、ある注目エリアについてフィルタを施す場合に、注目エリア周辺の所定範囲（この場合は上下左右の４エリア）に存在するエリアのエリア別変換係数が用いられることになる。ただし、この所定範囲の一部が画像領域からはみ出す場合、そのはみ出した部分については、その位置の仮想エリアに割り当てられた仮想係数をエリア別変換係数と仮定する。
【００５０】
例えば、エリアＡ０におけるフィルタ処理後のエリア別変換係数ａ’（０）は、以下のようになる。なお、ａ（ｎ）は、エリアＡｎ（ｎ＝０，１，８，４１，５０）における当該フィルタ処理前のエリア別変換係数を示している。また、ａ（４１）とａ（５０）は、それぞれ仮想エリアＡ４１とＡ５０における仮想係数である。
【００５１】
ａ´（０）＝ａ（０）／２＋[ａ（１）＋ａ（８）＋ａ（４１）＋ａ（５０）]／８
このようなフィルタ処理により、エリア同士の境界部分において輝度の差が目立っていた場合であっても、かかる輝度の差を軽減させることが可能となる。また、本実施形態では、ローパスフィルタとして図６に示すものを挙げたが、どの範囲までのエリアに係るエリア別変換係数を考慮するか、また、フィルタにおける各エリア毎の重み付けをどのようにするか等については、種々の態様とすることが可能である。
【００５２】
上記したフィルタ処理がなされたエリア別変換係数をそのまま輝度変換係数として採用し、入力画像の輝度変換処理を実行するようにしても良い。しかし、本実施形態では、さらに出力画像の滑らかさを得るため、画素ごとに決定される（同一エリア内でも、各画素に共通とは限らない）画素別変換係数を算出し（図３のステップＳ１５）、これを輝度変換係数として適用する（図３のステップＳ１６）。
【００５３】
ここで、この画素別変換係数の算出方法（バイリニア演算）について、図７を参照しながら説明する。
【００５４】
図７は、バイリニア演算について説明するための図である。
【００５５】
ある注目画素についての画素別変換係数を定めるにあたっては、当該画素の近傍に係る４個のエリアに着目する。例えば、図７における画素Ｐが注目画素であるときは、Ａ０、Ａ１、Ａ８、及び、Ａ９のエリアに着目することとなる。つまり、各エリアが一つの頂点を共有するとともに、各エリアの中心同士を結んでできる四辺形の内部に注目画素が位置する関係となるように、４個のエリアを選ぶこととする。
【００５６】
そして、注目画素Ｐの画素別変換係数は、これら４個のエリアの各々におけるフィルタ処理後のエリア別変換係数[ａ´（０）、ａ´（１）、ａ´（８）、ａ´（９）]と、注目画素Ｐの位置と、当該４個のエリアの各々における中心位置と、に係るバイリニア演算により算出される。
【００５７】
より具体的には、図７に示すように、横方向のエリア間距離をＸ、縦方向のエリア間距離をＹ、エリアＡ０の中心と注目画素Ｐとの横方向の距離をａ、同じく縦方向の距離をｂとした場合、注目画素Ｐの画素別変換係数ｐ（Ｐ）は、次のように求められる。
【００５８】
ｐ（Ｐ）＝｛  ａ´（０）×（Ｘ−ａ）×（Ｙ−ｂ）
＋ａ´（１）×ａ×（Ｙ−ｂ）
＋ａ´（８）×（Ｘ−ａ）×ｂ
＋ａ´（９）×ａ×ｂ                ]  ／（Ｘ×Ｙ）
なお、当該バイリニア演算においても、注目画素が画像領域の外縁付近にある場合は、着目する４個のエリアのうちの一部が画像領域からはみ出してしまうことが考えられる。このような場合でも、先述したフィルタ処理の場合と同様、仮想エリアおよび仮想係数を設定しておくこと等により、通常のバイリニア演算が実行可能である。
【００５９】
かかる方法によって、画像領域内の全ての画素について画素別変換係数を算出し、これを各々対応する画素に関する輝度変換係数とする。これにより、エリア別変換係数に基づいてエリア同士の境界部を含めて輝度の変化が滑らかとなるように、画素別変換係数が算出される。その結果、輝度変化の不連続な部分が生じることを極力回避することが可能となり、より美しい画像を出力することが容易となる。
【００６０】
なお、上述のようにバイリニア演算を用いた場合、通常、エリア同士の境界における輝度の差がより小さくなるように画素別変換係数が算出されることになる。しかし、エリア同士の境界における輝度の差を確実に小さくさせるため、上記バイリニア演算に代えて、またはバイリニア演算に加えて、別の演算手段を適用することとしても良い。
【００６１】
また、先述の輝度変換係数記憶部１３には、エリア別変換係数（エリア毎の係数）のみを格納しておき、最終的に輝度変換係数として採用する画素別変換係数（画素毎の係数）については、輝度変換処理が実行される時に算出されるものとしてもよい。このようにすれば、画素別変換係数を格納するものに比べて、輝度変換係数記憶部１３のメモリ容量が少なくて済むようになる。
【００６２】
また、上述した「画素」については、文字通り単一の画素を「画素」とする他、例えばＲＧＢ（赤・緑・青）の各画素からなる画素群を一体として考え、「画素」として取り扱うようにしてもよい。この場合「画素の輝度」は、当該画素群における輝度の平均値等と考えることができる。
【００６３】
また、上述した「輝度変換係数」および「エリア別変換係数」は、入力画素の輝度と出力画素の輝度との関係を定めるものであり、例えば、入力時の輝度毎に定められる出力画素の輝度と入力画素の輝度との比として与えられるが、これには限定されない。
【００６４】
また、上述した「画素別変換係数」も、「輝度変換係数」や「エリア別変換係数」と同様に、入力画素の輝度と出力画素の輝度との関係を定めるものであり、例えば、入力時の輝度毎に定められる出力画素の輝度と入力画素の輝度との比として与えられるが、これに限定されるものではない。
【００６５】
上記したように、本実施形態の画像処理装置１であれば、画像全体からみると頻度の低い輝度（或いは輝度範囲）に係る部分が存在しても、当該部分を含めて良好なコントラストを得ることが可能となる。
【００６６】
ただし、本実施形態の画像処理装置１では、エリア毎の輝度ヒストグラムに基づいて、輝度変換係数が算出されるため、輝度値の小さい画素が多数を占めるエリア（すなわち、暗いエリア）については、低輝度部分（暗い部分）のコントラストが高められることに伴って、暗所で発生しやすい撮像素子のノイズが目立ちやすくなるが、出力画像に対してノイズフィルタ処理を一律に施してしまうと、暗い部分のノイズを除去し得る反面、明るい部分の鮮明度を損なうおそれがある。
【００６７】
そこで、以下では、上記の不具合を解消するための手段として、本発明に係る画像処理装置の第２実施形態を提案し、その構成及び動作について詳細な説明を行う。
【００６８】
図８は、本発明に係る画像処理装置の第２実施形態を示すブロック図である。
【００６９】
本図に示すように、本実施形態の画像処理装置１−２は、先述の第１実施形態とほぼ同様の構成から成り、低輝度画素にのみノイズフィルタ処理を施す点に特徴を有している。そこで、第１実施形態と同様の部分については、図１と同一の符号を付すことで説明を省略し、以下では、本実施形態の特徴部分について、重点的な説明を行うことにする。
【００７０】
本実施形態の画像処理装置１−２は、上記ノイズフィルタ処理を実現する手段として、ノイズフィルタ処理部１５と、ノイズフィルタ制御部１６と、を有して成る。
【００７１】
なお、画像処理装置１−２を構成する回路要素のうち、先述した輝度変換処理部１１、輝度変換係数算出部１２、及び、輝度変換係数記憶部１３のほか、ノイズフィルタ処理部１５、及び、ノイズフィルタ制御部１６についても、半導体装置に集積化するとよい。
【００７２】
ノイズフィルタ処理部１５は、輝度変換処理部１１の出力画像を構成する各画素に対して、所定のノイズフィルタ処理を施す手段である。なお、ノイズフィルタ処理の一例としては、ある注目画素（ノイズフィルタ処理の対象となる画素）の輝度値と、その周辺画素（例えば上下左右の４画素）の輝度値を参照して、先述のローパスフィルタ処理と同様の重み付け演算を施すことが考えられる。
【００７３】
ノイズフィルタ制御部１６は、輝度変換係数算出部１２で得られる各画素毎の輝度値に基づいて、ノイズフィルタ処理の実施／不実施を切り替える手段である。なお、本実施形態のノイズフィルタ制御部１６は、輝度ダイナミックレンジ補正処理（具体的には輝度ヒストグラムの取得処理）に際して、輝度変換係数算出部１２で得られる各画素毎の輝度値を入力順にバッファしておき、所定の閾値よりも低い輝度値を有する画素にのみ、ノイズフィルタ処理を施すように、ノイズフィルタ処理部１６に指示を送る構成とされている。
【００７４】
このような構成とすることにより、入力画像の各画素毎に、ノイズフィルタ処理の要否を判断して、その実施／不実施を切り替えることができるので、ノイズが強調されているおそれのある暗い部分については、ノイズフィルタ処理を施す一方、明るい部分については、ノイズが目立ちにくいことに鑑みて、ノイズフィルタ処理を施すことなく、その鮮明度を優先することが可能となる。
【００７５】
従って、本実施形態の画像処理装置１−２であれば、入力画像に輝度変換処理（輝度ダイナミックレンジ補正処理）を施して所望の出力画像を生成するに際して、暗い部分のノイズが強調された場合でも、明るい部分の鮮明度を損なうことなく、暗い部分のノイズを適切に除去し、出力画像の画質や視認性を高めることが可能となる。
【００７６】
なお、上記の第２実施形態では、入力画像を複数エリアに分割し、各エリア毎の輝度ヒストグラムに基づいて輝度変換係数を算出する画像処理装置に本発明を適用した場合を例に挙げて説明を行ったが、低輝度画素にのみノイズフィルタ処理を施す本願発明の適用対象に関して言えば、何ら上記実施形態に限定されるものではなく、入力画像全体の輝度ヒストグラムに基づいて輝度変換係数を算出し、入力画像を構成する各画素に対して、輝度変換係数に応じた輝度変換処理を施すことにより、所望の出力画像を生成する画像処理回路、これを集積化して成る半導体装置、並びに、これを用いた画像処理装置全般に広く適用することが可能である。
【００７７】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【００７８】
例えば、上記の第２実施形態では、ノイズフィルタ制御部１６を用いてノイズフィルタ処理の実施／不実施を切り替える構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、例えば、輝度変換係数算出部１２で得られる各画素毎の輝度値に基づいて、ノイズフィルタ処理の特性を調整する構成（例えば、先述した重み付け演算の係数を可変制御する構成）としてもよい。このような構成とすることにより、ノイズフィルタ処理の実施／不実施を切り替える構成に比べて、さらに柔軟なノイズフィルタ制御を実現することが可能となる。
【００７９】
次に、本発明に係る画像処理装置の第３実施形態について詳細に説明する。
【００８０】
図９は、本発明に係る画像処理装置の第３実施形態を示すブロック図である。
【００８１】
本図に示すように、本実施形態の画像処理装置１−３は、先述の第１実施形態とほぼ同様の構成から成り、輝度ダイナミックレンジ補正処理の補正量を反映してノイズフィルタ処理を施す点に特徴を有している。そこで、第１実施形態と同様の部分については、図１と同一の符号を付すことで説明を省略し、以下では、本実施形態の特徴部分について、重点的な説明を行うことにする。
【００８２】
本実施形態の画像処理装置１−３は、上記ノイズフィルタ処理を実現する手段として、ノイズフィルタ処理部１５−２と、フィルタ係数設定部１７と、を有して成る。
【００８３】
なお、画像処理装置１−３を構成する回路要素のうち、先述した輝度変換処理部１１、輝度変換係数算出部１２、及び、輝度変換係数記憶部１３のほか、ノイズフィルタ処理部１５−２、及び、フィルタ係数設定部１７についても、半導体装置に集積化するとよい。
【００８４】
ノイズフィルタ処理部１５−２は、フィルタ係数設定部１７で得られるフィルタ係数に基づき、輝度変換処理部１１の出力画像を構成する各画素に対して、所定のノイズ除去処理を施す手段である。なお、ノイズ除去処理の一例としては、ノイズ除去処理の対象となる画素の輝度値と、その周辺画素（例えば上下左右の４画素）の輝度値を参照し、所定の重み付け演算を行うによって、画像空間的にローパスフィルタ処理を施すことが考えられる。このようなノイズ除去処理により、隣接する画素同士の輝度差を軽減して、ノイズを目立たなくすることが可能となる。
【００８５】
フィルタ係数設定部１７は、入力画像を構成する各画素毎の輝度値（補正前の輝度値）と、輝度変換処理部１１の出力画像を構成する各画素毎の輝度値（補正後の輝度値）との差分値（輝度変換処理による補正量）を算出し、その算出結果に応じてノイズ除去処理のフィルタ係数を設定する手段である。
【００８６】
上記構成から成る画像処理装置１−３は、動画撮像により得られた入力画像に輝度変換係数に基づいた輝度変換処理を施して、これをディスプレイ表示する。このような輝度変換処理を施すことにより、入力画像において頻度の高い輝度範囲の部分については、そのコントラストをより明瞭とすることが可能となる。
【００８７】
また、本実施形態の画像処理装置１−３は、入力画像の輝度値（明暗）に基づいてノイズフィルタ処理のフィルタ係数を設定する構成ではなく、補正前の輝度値と補正後の輝度値との差分値（すなわち、輝度変換処理による補正量）に基づいてノイズフィルタ処理のフィルタ係数を設定する構成とされている。
【００８８】
より具体的に述べると、本実施形態の画像処理回路１−３において、フィルタ係数設定部１７は、図１０で模式的に示すように、輝度変換処理による補正量が大きいほど、ノイズフィルタ処理を強めるように、直線的或いは曲線的な相関を持って、ノイズフィルタ処理のフィルタ係数を設定する構成とされている。なお、図１０において、輝度ダイナミックレンジ補正処理の対象部分Ｘ１〜Ｘ４は、それぞれノイズフィルタ処理の対象部分Ｙ１〜Ｙ４に対応する。
【００８９】
このように、輝度ダイナミックレンジ補正処理の補正量を反映して、ノイズフィルタ処理を行う構成とすることにより、輝度変換処理による補正量（前記差分値）が大きい部分（ノイズが強調されているおそれのある部分）については、ノイズフィルタ処理を強めに施す一方、補正量が小さい部分については、ノイズが目立ちにくいことに鑑みて、ノイズフィルタ処理を弱めにし、その鮮明度を優先することが可能となる。従って、本実施形態の画像処理装置１−３であれば、入力画像に輝度変換処理（輝度ダイナミックレンジ補正処理）を施して所望の出力画像を生成するに際して、出力画像の鮮明度を損なうことなくノイズを適切に除去し、出力画像の画質や視認性を高めることが可能となる。
【００９０】
次に、本発明に係る画像処理装置の第４実施形態について詳細に説明する。
【００９１】
図１１は、本発明に係る画像処理装置の第４実施形態を示すブロック図である。
【００９２】
本図に示すように、本実施形態の画像処理装置１−４は、先述の第３実施形態とほぼ同様の構成から成り、ノイズフィルタ処理部１５−２の後段に、エッジ強調処理部１８を有して成るほか、ノイズフィルタ処理のフィルタ係数を設定するフィルタ係数設定部１７に代えて、エッジ強調処理部１８のフィルタ係数を設定するフィルタ係数設定部１７−２を有して成る点に特徴を有している。
【００９３】
エッジ強調処理部１８は、フィルタ係数設定部１７−２で得られるフィルタ係数に基づき、ノイズフィルタ処理部１５−２の出力画像を構成する各画素に対して、所定のエッジ強調処理を施す手段である。なお、エッジ強調処理の一例としては、エッジ強調処理の対象となる画素の輝度値と、その周辺画素（例えば上下左右の４画素）の輝度値を参照し、所定の重み付け演算を行うによって、画像空間的にハイパスフィルタ処理を施すことが考えられる。このようなエッジ強調処理により、ノイズ除去処理によって曖昧となった出力画像の輪郭を際立たせて、出力画像のぼけを抑制することが可能となる。
【００９４】
フィルタ係数設定部１７−２は、入力画像を構成する各画素毎の輝度値（補正前の輝度値）と、輝度変換処理部１１の出力画像を構成する各画素毎の輝度値（補正後の輝度値）との差分値（輝度変換処理による補正量）を算出し、その算出結果に応じてエッジ強調処理のフィルタ係数を設定する手段である。
【００９５】
このように、本実施形態の画像処理装置１−４は、補正前の輝度値と補正後の輝度値との差分値（輝度変換処理による補正量）に基づいて、ノイズフィルタ処理のフィルタ係数を設定するのではなく、エッジ強調処理のフィルタ係数を設定する構成とされている。
【００９６】
より具体的に述べると、本実施形態の画像処理回路１−４において、フィルタ係数設定部１７−２は、図１２で模式的に示すように、輝度変換処理による補正量が小さいほど、エッジ強調処理を強めるように、直線的或いは曲線的な相関を持って、エッジ強調処理のフィルタ係数を設定する構成とされている。なお、図１２において、輝度ダイナミックレンジ補正処理の対象部分Ｘ１〜Ｘ４は、それぞれエッジ強調処理の対象部分Ｙ１〜Ｙ４に対応する。
【００９７】
このように、輝度ダイナミックレンジ補正処理の補正量を反映して、エッジ強調処理を行う構成とすることにより、輝度変換処理による補正量（前記差分値）が小さい部分（不要に強いノイズ除去処理が施されているおそれのある部分）については、エッジ強調処理を強めに施す一方、補正量が大きい部分については、エッジ強調処理を弱めにして、出力画像のぼけ抑制よりもノイズ除去を優先することが可能となる。従って、入力画像に輝度変換処理（輝度ダイナミックレンジ補正処理）を施して所望の出力画像を生成するに際して、出力画像の鮮明度を損なうことなくノイズを適切に除去し、出力画像の画質や視認性を高めることが可能となる。従って、本実施形態の画像処理装置１−４であれば、入力画像に輝度変換処理（輝度ダイナミックレンジ補正処理）を施して所望の出力画像を生成するに際して、出力画像の鮮明度を損なうことなくノイズを適切に除去し、出力画像の画質や視認性を高めることが可能となる。
【００９８】
次に、本発明に係る画像処理装置の第５実施形態について詳細に説明する。
【００９９】
図１３は、本発明に係る画像処理装置の第５実施形態を示すブロック図である。
【０１００】
本図に示す通り、本実施形態の画像処理装置１−５は、先述の第１実施形態とほぼ同様の構成から成り、画像処理ＩＣ２０と制御部３０（ＣＰＵ［Central Processing Unit］など）を協働させて成る画像処理システムを構築し、入力画像の輝度を反映した輝度変換処理を行う点に特徴を有している。そこで、第１実施形態と同様の部分については、図１と同一の符号を付すことで説明を省略し、以下では、本実施形態の特徴部分について、重点的な説明を行うことにする。
【０１０１】
画像処理ＩＣ２０は、撮像部１０で得られる入力画像の輝度ヒストグラムに基づいて輝度変換係数を算出し、入力画像を構成する各画素に対して、輝度変換係数に応じた輝度変換処理を施すことにより、所望の出力画像を生成する半導体集積回路装置であって、先に述べた輝度変換処理部１１、輝度変換係数算出部１２、及び、輝度変換係数記憶部１３を有するほか、入力画像の輝度に関する情報を取得し、これをＩＣ外部に送出する手段として、輝度検出部１９を集積化して成る。
【０１０２】
輝度検出部１９は、撮像部１０で得られる入力画像をモニタすることで、該入力画像の輝度ヒストグラムを取得し、これを入力画像の輝度に関する情報として制御部３０に送出する。なお、上記した輝度ヒストグラムの取得に際しては、処理の高速化を図るべく、入力画像の各画素を輝度情報の上位３ビットの値ごとに区分し、この各区分（各輝度範囲）に属する画素数をカウントすればよい。
【０１０３】
また、画像処理ＩＣ２０において、輝度変換処理部１１は、制御部３０からの指示に応じて、入力画像の輝度に関する情報を反映した輝度変換処理を行うように、輝度変換処理に関するパラメータ（ここでは輝度変換処理の強度）を可変制御する構成とされている。
【０１０４】
また、輝度変換処理部１１は、上記した輝度変換処理の強度制御を実現するために、制御部３０からの指示に応じて、入力輝度Ｉと輝度変換処理後の出力輝度Ｏをどのような比率で出力するかを定めるパラメータαを調整し、最終的な出力輝度Ｏ’を決定する構成とされている。例えば、パラメータαの値が大きいほど、輝度変換処理を強く効かせる形となり、逆に、パラメータαの値が小さいほど、輝度変換処理を弱く効かせる形となる。
【０１０５】
一方、制御部３０は、画像処理ＩＣ２０の輝度検出部１９から送出される入力画像の輝度に関する情報（輝度ヒストグラム）を受け取り、これを反映した輝度変換処理を行うように、画像処理ＩＣ２０に指示を送る機能を具備している。
【０１０６】
このように、制御部３０を用いて撮像画像の輝度ヒストグラムを読み出せるようにし、その結果を輝度変換処理に関するパラメータ（輝度変換処理の強度）に反映させる画像処理システムを構築することにより、上記のパラメータを固定的に設定していた従来構成に比べて、入力画像に適合した輝度変換処理を施すことができるので、出力画像の画質や視認性を改善することが可能となる。
【０１０７】
また、本実施形態の画像処理装置１−５は、出力部１４として、出力画像を表示する液晶ディスプレイを有して成り、制御部３０は、画像処理ＩＣ２０の輝度検出部１９から送出される入力画像の輝度に関する情報（輝度ヒストグラム）を受け取り、これを反映したバックライト制御を行うように、出力部１４（特に、液晶ディスプレイの駆動電流を制御する液晶ディスプレイドライバ）に指示を送る構成とされている。
【０１０８】
このような構成とすることにより、例えば、撮像部１０で得られた入力画像が明るければ、周囲が明るく、バックライトの輝度を高めないと出力画像の視認性が低下するという判断の下、バックライトの輝度を高めて、出力画像を見やすくすることが可能となる。一方、撮像部１０で得られた入力画像が暗ければ、周囲が暗く、少々バックライトの輝度を落としても出力画像の視認性は低下しにくいという判断の下、バックライトの輝度を落とすことで、消費電力を低減することが可能となる。
【０１０９】
すなわち、本実施形態の画像処理装置１−５であれば、入力画像の明暗に応じて、バックライトの輝度をフィードバック制御することができるので、出力画像の視認性向上と消費電力の効率性向上を両立することが可能となる。
【０１１０】
なお、上記の第５実施形態では、動画撮像により得られた各フレームの画像に対して輝度変換処理を行う画像処理装置に本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、静止画像に対して輝度変換処理を施す画像処理装置など、入力画像に輝度変換処理を施して所望の出力画像を生成する画像処理装置全般に適用することが可能である。
【０１１１】
例えば、映画などのコンテンツを再生する画像再生装置に本発明を適用する場合、上記のバックライト制御に関しては、入力画像が明るければ、少々バックライトの輝度を落としても出力画像の視認性は低下しにくいという判断の下、バックライトの輝度を落として消費電力を低減することが可能となる。一方、入力画像が暗ければ、バックライトの輝度を強めることで、出力画像を見やすくすることができる。
【０１１２】
或いは、上記と逆に、入力画像が明るい場合には、出力画像の輝度が落ちないように、バックライトの輝度を通常値に設定する一方、入力画像が暗い場合には、バックライトの輝度を落として、消費電力を低減する構成としてもよい。
【０１１３】
また、上記の第５実施形態では、入力画像を複数エリアに分割し、各エリア毎の輝度ヒストグラムに基づいて輝度変換係数を算出する画像処理装置に本発明を適用した場合を例に挙げて説明を行ったが、画像処理ＩＣ２０と制御部３０を協働させて成る画像処理システムを構築し、入力画像の輝度を反映した輝度変換処理を行う本願発明の適用対象に関して言えば、何ら上記実施形態に限定されるものではなく、入力画像の輝度ヒストグラムに基づいて輝度変換係数を算出し、入力画像を構成する各画素に対して、輝度変換係数に応じた輝度変換処理を施すことにより、所望の出力画像を生成する画像処理装置全般に広く適用することが可能である。
【０１１４】
また、入力画像の輝度情報に基づいて、液晶ディスプレイのバックライト制御を行うという点に関して言えば、制御部３０を主体とする上記構成のほか、画像処理ＩＣ２０や出力部１４（特に液晶ディスプレイドライバ）を主体とする構成としても構わない。また、輝度検出部１９についても、画像処理ＩＣ２０に内蔵させた上記構成のほか、別途独立のＩＣとする構成や、出力部１４に内蔵させる構成としても構わない。
【０１１５】
以下では、上記のバックライト制御を実現するための具体的な構成について、詳細な説明を行う。
【０１１６】
図１４は、本発明に係るバックライト駆動装置の一構成例を示すブロック図である。
【０１１７】
本図に示す通り、本構成例のバックライト駆動装置は、液晶ディスプレイ３００に表示される入力画像の輝度に関する情報を取得する輝度検出部１００と、輝度検出部１００の検出結果を反映して液晶ディスプレイ３００のバックライト制御を行う駆動部２００と、を有して成る構成とされている。
【０１１８】
なお、本構成例のバックライト駆動装置において、輝度検出部１００は、入力画像の各画素を複数の輝度範囲に区分し、各区分に属する画素数（HYS_count0〜HYS_count7）をカウントすることで、入力画像の輝度ヒストグラムを取得する構成とされている。
【０１１９】
図１５は、入力画像の輝度ヒストグラムの一例を示す図である。なお、図１５の横軸は輝度（Ｙ）を示しており、縦軸は画素数（HYS_count）を示している。
【０１２０】
また、本構成例のバックライト駆動装置において、駆動部２００は、第１加算器２０１と、乗算器２０２と、第２加算器２０３と、デューティ決定部２０４と、を有して成る。
【０１２１】
第１加算器２０１は、輝度検出部１００で得られた各区分毎のカウント値（HYS_count0〜HYS_count7）を足し合わせる手段である。すなわち、第１加算器２０１では、入力画像１フレーム分の全画素数（HYS_TOTAL）が得られることになる。
【０１２２】
乗算器２０２は、輝度検出部１００で得られた各区分毎のカウント値（HYS_count0〜HYS_count7）に所定の係数（PWM_HCOEF0〜PWM_HCOEF7）を乗算する手段である。
【０１２３】
なお、上記の係数（PWM_HCOEF0〜PWM_HCOEF7）については、各区分毎のカウント値について適切な重み付けを行い、最終的に入力画像１フレーム分の輝度値が数値化できるのであれば、いかなる値に設定しても構わない。例えば、ハードウェア構成の簡易化を優先するのであれば、PWM_HCOEF0=0、PWM_HCOEF1=1/64、PWM_HCOEF2=1/32、PWM_HCOEF3=1/16、PWM_HCOEF4=1/8、PWM_HCOEF5=1/4、PWM_HCOEF6=1/2、PWM_HCOEF7=1というように、輝度範囲が１区分下がる毎に、その重み付けが２分の１となるように、上記の係数（PWM_HCOEF0〜PWM_HCOEF7）を設定すればよい。また、異なる区分のカウント値に同一の係数を乗算することも可能である。
【０１２４】
第２加算器２０３は、乗算器２０２によって所定の係数（PWM_HCOEF0〜PWM_HCOEF7）が乗算された各区分毎のカウント値を足し合わせる手段である。すなわち、第２加算器２０２では、ＰＷＭ信号のデューティを決定するために必要な分布和（hys_total）が得られることになる。
【０１２５】
デューティ決定部２０４は、第１加算器２０１の演算結果（HYS_TOTAL）と第２加算器２０３の演算結果（hys_total）に基づいて、液晶ディスプレイ３００のバックライト制御に用いられるＰＷＭ信号のデューティを決定する手段である。
【０１２６】
より具体的に述べると、上記のデューティ決定部２０４は、第２加算器２０３の演算結果（hys_total）を第１加算器２０１の演算結果（HYS_TOTAL）で正規化し、その演算結果（dutyA）をテーブル変換することで、ＰＷＭ信号のデューティ（PWM_DUTY）を決定する構成とされている。
【０１２７】
図１６は、デューティ決定部２０４で用いられる変換テーブルの一例を示す図である。なお、図１６の横軸は、正規化処理により得られた基準デューティ（dutyA）を示しており、縦軸は、ＰＷＭ信号のデューティ（PWM_DUTY）を示している。
【０１２８】
上記の変換テーブルを用いることで、基準デューティ（dutyA）とＰＷＭ信号のデューティ（PWM_DUTY）との相関関係、延いては、ＰＷＭ信号のハイレベル幅（Ｈ幅）を任意に設定することが可能となる。なお、基準デューティ（dutyA）とＰＷＭ信号のデューティ（PWM_DUTY）との間に、線形性（直線性）を持たせておけば、基準デューティ（dutyA）がそのままＰＷＭ信号のデューティ（PWM_DUTY）として用いられることになる。
【０１２９】
また、上記の変換テーブルとしては、基準デューティ（dutyA）に対するＰＷＭ信号のデューティ（PWM_DUTY）を離散的に設定した上で、各離散値間を直線補間すればよい。このような構成とすることにより、変換テーブルのデータ量を縮小することが可能となる。
【０１３０】
また、上記の変換テーブルは、ユーザが任意に書き換えられるように、レジスタ等に格納しておくことが望ましい。
【０１３１】
液晶ディスプレイ３００のバックライトは、上記のＰＷＭ信号に基づいて、その駆動制御（電流制御）が行われる。
【０１３２】
図１７は、バックライトのＰＷＭ駆動を説明するための図である。
【０１３３】
本図に示すように、ＰＷＭ信号は、所定のサイクルでハイレベル期間（オン期間）とローレベル期間（オフ期間）を交互に繰り返すパルス信号であり、そのデューティ（ハイレベル幅）を可変制御することで、バックライトに流す駆動電流の平均値を調整することが可能となる。すなわち、ＰＷＭ信号のデューティを大きくするほど、バックライトは明るくなり、ＰＷＭ信号のデューティを小さくするほど、バックライトは暗くなる。
【０１３４】
例えば、先の図１６で示した変換テーブルを用いた場合、入力画像が明るく、基準デューティ（dutyA）が大きい場合には、バックライトの輝度を高めて、視認性を保つ一方、入力画像が暗く、基準デューティ（dutyA）が小さい場合には、バックライトの輝度を落として、消費電力を低減することが可能となる。
【０１３５】
次に、本発明に係る画像処理装置の第６実施形態について詳細に説明する。
【０１３６】
図１８は、本発明に係る画像処理装置の第６実施形態を示すブロック図である。
【０１３７】
図１８に示すように、本実施形態の画像処理装置は、画像生成装置１０−２と、画像処理ＩＣ２０−２と、表示装置１４−２と、照度センサ４０と、を有して成る。
【０１３８】
画像生成装置１０−２は、カラーの入力画像ＩＮを生成する手段であり、撮像装置、放送受信装置、及び、メディア再生装置のいずれかを用いることができる。
【０１３９】
なお、上記の撮像装置としては、動画撮影を行うデジタルビデオカメラや、静止画撮影を行うデジタルスチルカメラなどを用いることができ、そのイメージセンサとしては、ＣＭＯＳ［Complementary Metal-Oxide Semiconductor］センサやＣＣＤ［Charge Coupled Devices］センサなどを用いることができる。このように、画像生成装置１０−２として撮像装置を用いた場合、上記の入力画像ＩＮは、撮像装置で得られた撮像画像となる。
【０１４０】
また、上記の放送受信装置としては、デジタルテレビジョン放送の受信装置などを用いることができる。このように、画像生成装置１０−２として放送受信装置を用いた場合、上記の入力画像ＩＮは、放送受信装置で得られた受信画像となる。
【０１４１】
また、上記のメディア再生装置としては、ビデオＣＤ、ＤＶＤ、ブルーレイディスク、ハードディスク、半導体メモリなどの再生機能を備えたドライブ装置のほか、インターネットを介して提供される映像コンテンツの再生機能を備えたパーソナルコンピュータなどを用いることができる。このように、画像生成装置１０−２としてメディア再生装置を用いた場合、上記の入力画像ＩＮは、メディア再生装置で得られた再生画像となる。
【０１４２】
画像処理ＩＣ２０−２は、画像処理部２１と、色補正制御部２２と、を集積化して成る半導体装置である。
【０１４３】
画像処理部２１は、入力画像ＩＮに対して所定の色補正処理を施す色補正部２１ａを含んでいる。また、図１には明示されていないが、画像処理部２１は、色補正処理部２１ａのほかにも、入力画像ＩＮに対して種々の画像処理（輝度ダイナミックレンジ補正、逆光補正など）を施す回路ブロックを含んでいる。
【０１４４】
色補正制御部２２は、照度センサ４０で得られる検出信号ＤＥＴに基づいて、色補正処理の強弱を制御する手段である。
【０１４５】
表示装置１４−２は、ＬＣＤ［Liquid Crystal Display］等のディスプレイを備えており、画像処理ＩＣ２で所定の画像処理を施された出力画像ＯＵＴを表示する手段である。
【０１４６】
照度センサ４０は、周囲光の照度に応じた検出信号ＤＥＴを生成し、これを画像処理ＩＣ２０−２の色補正制御部２２に送出する手段である。なお、照度センサ４０は、表示装置１４−２に入射される周囲光の照度を精度良く測定すべく、できる限り表示装置１４−２の近傍に配設することが望ましい。また、照度センサ４０の受光素子としては、フォトダイオードやフォトトランジスタを用いることができる。
【０１４７】
上記構成から成る画像処理装置の動作（特に色補正制御）について詳細な説明を行う。
【０１４８】
画像処理ＩＣ２０−２を用いて入力画像ＩＮに対する色補正処理を行うに際し、色補正制御部２２は、照度センサ４０の検出信号ＤＥＴに基づき、周囲光の照度が高いほど色補正処理を強めるように（入力画像ＩＮの色成分を強調するように）、色補正部２１ａを制御する。
【０１４９】
このような色補正制御を行うことにより、周囲光の照度が高く、表示装置１４−２の色再現性が失われる場合であっても、これを補う形で入力画像ＩＮに対する色補正処理が強められるので、出力画像ＯＵＴの色が薄く見えるようなことはなく、出力画像ＯＵＴの視認性を高めることが可能となる。
【０１５０】
一方、入力画像ＩＮに対する色補正処理を行うに際して、色補正制御部２２は、照度センサ４０の検出信号ＤＥＴに基づき、周囲光の照度が低いほど色補正処理を弱めるように色補正部２１ａを制御する。
【０１５１】
このような色補正制御を行うことにより、周囲光の照度が低い場合には、入力画像ＩＮに対する色補正処理が弱められるので、出力画像ＯＵＴの色合いが不自然になるということはなく、出力画像ＯＵＴの視認性を高めることが可能となる。
【０１５２】
次に、画像処理部２１における入力画像の明暗補正処理について、詳細な説明を行う。
【０１５３】
図１９は、画像処理部２１の一構成例を示すブロック図である。
【０１５４】
本図に示すように、画像処理部２１は、輝度補正部２１１と、色補正部２１２と、輝度ヒストグラム取得部２１３と、補正係数算出部２１４と、を有して成る。
【０１５５】
輝度補正部２１１は、入力画像ＩＮの輝度成分Ｙに対して所定の補正処理（輝度ダイナミックレンジ補正処理）を施す手段である。
【０１５６】
色補正部２１２は、入力画像ＩＮの色差成分Ｕ（＝Ｂ−Ｙ）、Ｖ（＝Ｒ−Ｙ）に対して所定の補正処理を施す手段であり、図１８の色補正部２１ａに対応するブロックである。
【０１５７】
輝度ヒストグラム取得部２１３は、入力画像ＩＮの輝度ヒストグラム（各輝度範囲の頻度、すなわち、所定の輝度範囲毎に属する画素数の分布）を取得する手段である。
【０１５８】
補正係数算出部２１４は、輝度ヒストグラム取得部２１３で得られた輝度ヒストグラムに基づいて、輝度補正部２１１で用いる輝度補正係数α、並びに、色補正部２１２で用いる色補正係数βを各々算出する手段である。
【０１５９】
輝度補正係数αの算出に関して説明すると、補正係数算出部２１４は、入力画像ＩＮの輝度ヒストグラムに基づき、入力画像ＩＮ（輝度成分Ｙ）における各輝度範囲について、頻度の高いものほど出力画像ＯＵＴ（輝度成分Ｙ’）において、広い輝度範囲を割り当てるように、逆に、頻度の低いものほど出力画像ＯＵＴ（輝度成分Ｙ’）において、狭い輝度範囲を割り当てるように、輝度補正係数αを算出する。従って、上記の輝度補正係数αは、輝度毎に、或いは、所定の輝度範囲毎に、別個の値となる。
【０１６０】
これにより、入力画像ＩＮにおいて頻度の低い輝度範囲の部分については、よりコントラスト（輝度差）が曖昧となってしまうものの、逆に、入力画像ＩＮにおいて頻度の高い輝度範囲の部分については、よりコントラストが明瞭となる。そのため、画像全体として見てみると、入力時よりもコントラストを明瞭とすることが可能となる。
【０１６１】
一方、色補正係数βの算出に関して説明すると、補正係数算出部２１４は、輝度値が低く、かつ、輝度補正量が大きい部分（低輝度値の画素数が多い部分）について、色補正量を小さくするように、色補正係数βを算出する構成とされている。
【０１６２】
例えば、補正係数算出部２１４は、図２０に示すように、明るい入力画像用の第１補正テーブル２１４ａと、暗い入力画像用の第２補正テーブル２１４ｂと、を有して成り、入力画像ＩＮの輝度ヒストグラムに基づき、入力画像ＩＮが所定の閾値よりも明るければ、第１補正テーブル２１４ａを用いて色補正係数βを算出する一方、入力画像ＩＮが所定の閾値よりも暗ければ、色補正量を小さくするように、第２補正テーブル２１４ｂを用いて色補正係数βを算出する構成とすればよい。
【０１６３】
若しくは、補正係数算出部２１４は、図２１に示すように、基準補正テーブル２１４ｃと、調整係数算出部２１４ｄと、を有して成り、基準補正テーブル２１４ｃを用いて、基準補正係数γを算出しておき、これに入力画像ＩＮの輝度ヒストグラムに応じた調整係数δを掛け合わせて、色補正係数β（＝γ×δ）を算出する構成としてもよい。
【０１６４】
これにより、入力画像ＩＮの明暗補正処理が輝度補正処理と色補正処理から成り立っている場合に、輝度補正処理によって入力画像ＩＮの暗部を明るく補正する際には、色補正量を小さく抑えて、ノイズ（不要クロマ成分）を除去することができるので、自然な出力画像ＯＵＴを得ることが可能となり、延いては、周囲光の照度に依ることなく、出力画像ＯＵＴの視認性を高めることが可能となる。
【０１６５】
なお、上記の第６実施形態では、照度センサ４０の検出信号ＤＥＴを画像処理ＩＣ２０−２の色補正制御部２２に直接的に入力する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、ＣＰＵ［Central Processing Unit］などを介して間接的に入力する構成としても構わない。
【０１６６】
次に、本発明に係る画像処理装置の第７実施形態について詳細に説明する。
【０１６７】
図２２は、本発明に係る画像処理装置の第７実施形態を示すブロック図である。本図に示したように、本実施形態の画像処理装置は、カメラモジュール１０−３と、画像処理ＩＣ２０−３と、制御部（ＣＰＵやＤＳＰなど）３０−３と、を有して成る。
【０１６８】
図２３は、画像処理ＩＣ２０−３の一構成例を示すブロック図である。本図に示したように、本構成例の画像処理ＩＣ２０−３は、カラーコレクション部Ａ１と、輝度判別部Ａ２と、画像エンハンス部Ａ３と、レジスタＡ４と、Ｉ２Ｃインターフェイス部Ａ５と、エッジ強調・ガンマ補正部Ａ６と、ＰＷＭ信号発生コントロール部Ａ７と、タイミング発生部Ａ８と、を有して成る。
【０１６９】
画像処理ＩＣ２０−３は、制御部３０−３からシリアル入力される制御信号（データ信号ＳＤＡ、クロック信号ＳＤＣ）に基づいて、カメラモジュール１０−３からの入力信号（画像データ信号ＣＡＭＤＩ［７：０］、水平同期信号ＣＡＭＨＳＩ、垂直同期信号ＣＡＭＶＳＩ、クロック信号ＣＡＭＣＫＩ）に所定の演算処理（輝度ダイナミックレンジ補正や色補正など）を施し、所望の出力信号（画像データ信号ＣＡＭＤＯ［７：０］、水平同期信号ＣＡＭＨＳＯ、垂直同期信号ＣＡＭＶＳＯ、クロック信号ＣＡＭＣＫＯ）を生成して、これらを制御部３０−３に出力する手段である。なお、画像処理ＩＣ２０−３の適用対象としては、セキュリティ機器や車載カメラ／モニタを挙げることができる。
【０１７０】
画像処理ＩＣ２０−３の特徴について説明する。第１の特徴は、ＱＣＩＦサイズ（１７６×１４４ピクセル）から最大ＷＶＧＡ＋サイズ（８８６×４８０ピクセル）までの画像データに対応している点である。第２の特徴は、入出力データフォーマットとして、「ＩＴＵ−Ｒ  ＢＴ．６５６−４」、または、「同期信号付きＹＣｂＣｒ」に対応している点である。第３の特徴は、動作モードとして、画像エンハンスモード、スルーモード、スリープモードを具備している点である。第４の特徴は、２線式のシリアルインターフェイス（Ｉ２Ｃインターフェイス部Ａ５）を介してレジスタ設定を行うことができる点である。第５の特徴は、画像に適応してＬＣＤバックライトを制御するためのＰＷＭ信号を出力する機能部（ＰＷＭ発生コントロール部Ａ７）を備えている点である。第６の特徴は、出力画像にエッジ強調フィルタやガンマフィルタを施す機能部（エッジ強調・ガンマ補正部Ａ６）を内蔵している点である。
【０１７１】
画像処理ＩＣ２０−３の機能概要について説明する。画像処理ＩＣ２０−３は、カメラインターフェイス用のアダプティブイメージエンハンサであり、図２２に示すように、カメラインターフェイスに挿入して使用されるものである。画像処理ＩＣ２０−３は、輝度判別部Ａ２及び画像エンハンス部Ａ３を用いた輝度ダイナミックレンジ補正処理により、入力された画像の暗い部分を明るく、明る過ぎる部分は明るさを抑えた画像に補正して出力する機能を具備している。また、画像処理ＩＣ２０−３は、カラーコレクション部Ａ１を用いた色補正処理によって、入力された画像をより鮮やかな画像に補正する機能も具備している。なお、上記の画像処理は、前フレームを解析して現フレームに反映させる形で実施される。
【０１７２】
また、画像処理ＩＣ２０−３は、ＹＵＶフォーマットのデータ入力に対応しており、画像補正を行ったデータを同じフォーマットで出力する機能を具備している。また、画像処理ＩＣ２０−３に内蔵されたレジスタＡ４は、Ｉ２Ｃインターフェイス部Ａ５を介して、そのレジスタ値の設定が行われる。なお、画像処理ＩＣ２０−３は、カメラモジュール１０−３から入力されるクロック信号ＣＡＭＣＫＩに基づいて動作する。また、画像処理ＩＣ２０−３は、カメラモジュール１０−３から入力される水平同期信号ＣＡＭＨＳＩ、垂直同期信号ＣＡＭＶＳＩ、及び、クロック信号ＣＡＭＣＫＩに所定のタイミング調整処理を施し、これらを水平同期信号ＣＡＭＨＳＯ、垂直同期信号ＣＡＭＶＳＯ、及び、クロック信号ＣＡＭＣＫＯとして、制御部３０−３に送出する機能部（タイミング発生部Ａ８）を備えている。また、画像処理ＩＣ２０−３は、外部から入力されるモード選択信号ＭＳＥＬ０／１／２に応じて、自身に外部接続される入力機器（カメラや映像再生装置など）や出力機器（ＣＰＵ、ＤＳＰなど）に適した動作モードを選択する機能も具備している。
【０１７３】
図２４及び図２５は、いずれも画像処理ＩＣ２０−３の端子機能表であり、ピン番号、端子名、入出力種類（Ｉｎ／Ｏｕｔ）、アクティブレベル、リセット中のピン状態（Ｉｎｉｔ）、及び、機能説明が記載されている。なお、アクティブレベル欄の”＊”は、レジスタＡ４を用いて任意に設定変更が可能であることを示している。”＊１”は、リセット中（初期状態）はサスペンドである端子を示している。”＊２”及び”＊３”は、ＧＮＤに接続すべき端子を示している。”＊４”は、ＶＤＤＩＯ（デジタルＩＯ電源）に接続すべき端子を示している。”＊５”は、オープンとすべき端子を示している。
【０１７４】
次に、ＹＵＶインターフェイスタイミングについて、図２６〜図３０を参照しながら、概略を説明する。
【０１７５】
図２６は、「ＩＴＵ−Ｒ  ＢＴ．６５６」入力フォーマット（水平方向ボトム）を示すタイミングチャートである。図２７は、ＮＴＳＣでの「ＩＴＵ−Ｒ  ＢＴ．６５６」入力フォーマット（垂直方向）を示すタイミングチャートである。図２８は、ＰＡＬでの「ＩＴＵ−Ｒ  ＢＴ．６５６」入力フォーマット（垂直方向ボトム）を示すタイミングチャートである。なお、動作中には、クロック信号ＣＡＭＣＫＩの周波数を変更すべきでない。
【０１７６】
図２９は、「同期信号付きＹＣｂＣｒ」８ビット入力フォーマット（水平方向）を示すタイミングチャートである。図中の「ＹＵＶ＿ＸＳＴ」、「ＸＳＩＺＥ×２」、「ＡＩＥ＿ＸＳＴ×２」、「ＡＩＥ＿ＸＳＩＺＥ×２」は、いずれもレジスタＡ４を用いて設定することができるレジスタ値である。また、クロック信号ＣＡＭＣＫＩ、垂直同期信号ＣＡＭＶＳＩ、水平同期信号ＣＡＭＨＳＩの極性については、いずれもＰＯＬレジスタ（インデックスアドレス：Ｅ１ｈ）の値を変更することで個別に設定することができる。なお、図２９は、クロック信号ＣＡＭＣＫＩの立ち下がりエッジでデータの取り込みを行う場合であって（ＣＫＰＯＬ＝１）、かつ、水平同期信号ＣＡＭＨＳＩの極性は、ローアクティブ（ＨＳＰＯＬ＝０）の場合を示している。また、水平同期信号ＣＡＭＨＳＩは、シンク区間（図２９でＣＡＭＨＳＩがローレベルとされている区間）以外でローレベルとならないように留意すべきである。また、データ信号ＣＡＭＤＩ０〜ＣＡＭＤＩ７の入力中は、クロック信号ＣＡＭＣＫＩの周波数を変更すべきでない。
【０１７７】
図３０は、「同期信号付きＹＣｂＣｒ」８ビット入力フォーマット（垂直方向）を示すタイミングチャートである。図中の「ＹＳＩＺＥ」、「ＡＩＥ＿ＹＳＴ」、「ＡＩＥ＿ＹＳＩＺＥ」は、いずれもレジスタＡ４を用いて設定することができるレジスタ値である。なお、図３０は、垂直同期信号ＣＡＭＶＳＩと水平同期信号ＣＡＭＨＳＩの極性がいずれもローアクティブ（ＶＳＰＯＬ＝０、ＨＳＰＯＬ＝０）の場合を示している。
【０１７８】
次に、Ｉ２Ｃインターフェイスについて、図３１を参照しながら概略を説明する。
【０１７９】
図３１は、Ｉ２Ｃインターフェイスフォーマット示す図である。なお、図中の符号Ｓはスタートコンディションを示しており、符号Ｐはストップコンディションを示している。また、符号Ａ（Ｓ）はスレーブによるアクノリッジを示しており、符号Ａ（Ｍ）はマスタによるアクノリッジを示している。また、Ａ（Ｓ）バーはスレーブによる非アクノリッジを示しており、Ａ（Ｍ）バーはマスタによる非アクノリッジを示している。スレーブアドレスは、Ｉ２ＣＤＥＶ０＝０のときには４２ｈであり、Ｉ２ＣＤＥＶ０＝１のときには４３ｈである。ライト／リード共に２回以上の連続アクセスを行った場合、サブアドレスは自動的にインクリメントされる。
【０１８０】
次に、レジスタＡ４の設定について詳細に説明する。
【０１８１】
図３２は、初期化レジスタＳＲＳＴの内容を示すマップである。初期化レジスタＳＲＳＴ（インデックスアドレス：ＦＦｈ）は、ソフトウェアリセットに関するレジスタ値であり、１ビットのパラメータＳＲＳＴ（ビット番号０、ライト属性）を含んでいる。パラメータＳＲＳＴの初期値は「０」であり、パラメータＳＲＳＴに「１」を書き込むことで、画像処理ＩＣ２０−３がソフトウェアリセットされる。ソフトウェアリセット後、１００［ｎｓ］の間は、初期化レジスタＳＲＳＴに対してアクセスすべきでない。ハードウェアリセット後には、ソフトウェアリセットを行う必要はない。
【０１８２】
図３３は、パラメータ更新レジスタＰＡＲＡＭＳＥＴの内容を示すマップである。パラメータ更新レジスタＰＡＲＡＭＳＥＴ（インデックスアドレス：１１ｈ）は、パラメータ更新に関するレジスタ値であり、１ビットのパラメータＰＡＲＡＭ＿ＳＥＴ（ビット番号０、リード／ライト属性）のほか、２ビット分のリザーブビットＲＥＳＥＲＶＥＤ（ビット番号１、２）を含んでいる。パラメータＰＡＲＡＭ＿ＳＥＴの初期値は「０」であり、パラメータＰＡＲＡＭ＿ＳＥＴに「１」を書き込むことで、各種レジスタ値のパラメータ更新が行われる。より具体的に述べると、各種レジスタ値のパラメータ更新は、パラメータ更新レジスタＰＡＲＡＭＳＥＴが書き込まれた後のフレームの先頭で行われる。なお、パラメータ更新レジスタＰＡＲＡＭＳＥＴは、各種レジスタ値のパラメータが更新された後に自動でクリアされる。
【０１８３】
図３４は、モードレジスタＭＯＤＥの内容を示すマップである。モードレジスタＭＯＤＥ（インデックスアドレス：１２ｈ）は、画像処理ＩＣ２０−３の各種動作モードの設定に関するレジスタ値であり、２ビットのパラメータＭＯＤＥ（ビット番号０〜１、リード／ライト属性）と、１ビットのパラメータＴＨ＿ＴＹＰＥ（ビット番号２、リード／ライト属性）と、１ビットのパラメータＳＵＳＰ（ビット番号３、リード／ライト属性）と、を含んでいる。
【０１８４】
パラメータＭＯＤＥは、スリープモード、スルーモード、及び、エンハンスモードの切替を行うためのパラメータであり、その初期値は「００ｂ」である。この値を書き込むことで、動作モードがスリープモードになる。スリープモードでは、画像処理ＩＣ２０−３がスリープ状態となる。パラメータＭＯＤＥに「０１ｂ」を書き込むことで、動作モードがスルーモードになる。スルーモードでは、入力データに対する画像補正が行われず、入力データはそのまま出力データとなる。なお、動作モードをスルーモードに設定する前には、必ずパラメータＴＨ＿ＴＹＰＥを「１」に設定する必要がある。パラメータＭＯＤＥに「１１ｂ」を書き込むことで、動作モードがエンハンスモードになる。エンハンスモードでは、入力データに画像補正を施した結果が出力データとして出力される。なお、パラメータＭＯＤＥに「１０ｂ」を書き込むことは禁止されている。図３５は、パラメータＭＯＤＥと動作モードとの関係を示す論理表である。
【０１８５】
パラメータＴＨ＿ＴＹＰＥは、スルーモードの動作タイプを設定するためのパラメータであり、その初期値は「０」である。パラメータＴＨ＿ＴＹＰＥに「１」を書き込むことで、画像処理ＩＣ２０−３は、スルーモードにおいてカメラモジュール１０−３から入力されるデータと同期信号をエンハンスモードと同じサイクル数だけ遅延させて出力するようになる。なお、パラメータＴＨ＿ＴＹＰＥに「０」を書き込むことは禁止されている。
【０１８６】
パラメータＳＵＳＰは、Ｉ／Ｏ［Input/Output］のサスペンドモードを設定するためのパラメータであり、その初期値は「１」である。パラメータＳＵＳＰに「０」を書き込むことで、サスペンドモードが解除され、パラメータＳＵＳＰに「１」を書き込むことで、サスペンドモードが設定される。
【０１８７】
図３６は、カメラＸ方向画素サイズ設定レジスタＤＸＳＩＺＥの内容を示すマップである。カメラＸ方向画素サイズ設定レジスタＤＸＳＩＺＥ（インデックスアドレス：１４ｈ及び１５ｈ）は、入力画像データのＸ方向の画素数を設定するためのレジスタ値であり、１１ビットのパラメータＸＳＩＺＥ（アドレス１４ｈのビット番号０〜７、及び、アドレス１５ｈのビット番号０〜２、リード／ライト属性）を含んでいる。パラメータＸＳＩＺＥの初期値は「０１０  １０００  ００００ｂ」（６４０ピクセル）であり、１４４ピクセル〜１０２４ピクセルまで設定することができる。
【０１８８】
図３７は、カメラＹ方向画素サイズ設定レジスタＤＹＳＩＺＥの内容を示すマップである。カメラＹ方向画素サイズ設定レジスタＤＹＳＩＺＥ（インデックスアドレス：１６ｈ及び１７ｈ）は、入力画像データのＹ方向の画素数を設定するためのレジスタ値であり、１１ビットのパラメータＹＳＩＺＥ（アドレス１６ｈのビット番号０〜７、及び、アドレス１７ｈのビット番号０〜２、リード／ライト属性）を含んでいる。パラメータＹＳＩＺＥの初期値は「００１  １１１０  ００００ｂ」（４８０ピクセル）である。
【０１８９】
図３８は、画像補正有効領域Ｘ方向スタート位置設定レジスタＡＩＥＸＳＴの内容を示すマップである。画像補正有効領域Ｘ方向スタート位置設定レジスタＡＩＥＸＳＴ（インデックスアドレス：１８ｈ及び１９ｈ）は、画像補正有効領域のＸ方向スタート位置を設定するためのレジスタ値であり、１０ビットのパラメータＡＩＥＸＳＴ（アドレス１８ｈのビット番号０〜７、及び、アドレス１９ｈのビット番号０〜１、リード／ライト属性）を含んでいる。パラメータＡＩＥＸＳＴの初期値は「００  ００００  ００００ｂ」であり、０〜（ＸＳＩＺＥ−ＡＩＥＸＳＩＺＥ）まで設定することができる。
【０１９０】
図３９は、画像補正有効領域Ｙ方向スタート位置設定レジスタＡＩＥＹＳＴの内容を示すマップである。画像補正有効領域Ｙ方向スタート位置設定レジスタＡＩＥＹＳＴ（インデックスアドレス：１Ａｈ及び１Ｂｈ）は、画像補正有効領域のＹ方向スタート位置を設定するためのレジスタ値であり、１０ビットのパラメータＡＩＥＹＳＴ（アドレス１Ａｈのビット番号０〜７、及び、アドレス１Ｂｈのビット番号０〜１、リード／ライト属性）を含んでいる。パラメータＡＩＥＹＳＴの初期値は「００  ００００  ００００ｂ」であり、０〜（ＹＳＩＺＥ−ＡＩＥＹＳＩＺＥ）まで設定することができる。
【０１９１】
図４０は、画像補正有効領域Ｘ方向サイズ設定レジスタＡＩＥＸＳＩＺＥの内容を示すマップである。画像補正有効領域Ｘ方向サイズ設定レジスタＡＩＥＸＳＩＺＥ（インデックスアドレス：１Ｃｈ及び１Ｄｈ）は、画像補正有効領域のＸ方向の画素数を設定するためのレジスタ値であり、１１ビットのパラメータＡＩＥＸＳＩＺＥ（アドレス１Ｃｈのビット番号０〜７、及び、アドレス１Ｄｈのビット番号０〜２、リード／ライト属性）を含んでいる。パラメータＡＩＥＸＳＴの初期値は「０１０  １０００  ００００ｂ」（６４０ピクセル）であり、１４４〜ＸＳＩＺＥまで設定することができる。
【０１９２】
図４１は、画像補正有効領域Ｙ方向サイズ設定レジスタＡＩＥＹＳＩＺＥの内容を示すマップである。画像補正有効領域Ｙ方向サイズ設定レジスタＡＩＥＹＳＩＺＥ（インデックスアドレス：１Ｅｈ及び１Ｆｈ）は、画像補正有効領域のＹ方向の画素数を設定するためのレジスタ値であり、１１ビットのパラメータＡＩＥＹＳＩＺＥ（アドレス１Ｅｈのビット番号０〜７、及び、アドレス１Ｆｈのビット番号０〜２、リード／ライト属性）を含んでいる。パラメータＡＩＥＹＳＴの初期値は「００１  １１１０  ００００ｂ」（４８０ピクセル）であり、１４４〜ＹＳＩＺＥまで設定することができる。
【０１９３】
図４２は、入力画像データの画像補正有効領域を模式的に示す図である。
【０１９４】
図４２で示したように、本実施形態の画像処理ＩＣ２０−３は、入力画像全体を補正対象とするのではなく、任意の画像補正有効領域にのみ、画像補正処理を施す機能を備えている。すなわち、輝度判別部Ａ２（他の実施形態で言えば、輝度変換係数算出部１２に相当）は、図４２に示された画像補正有効領域のみを複数のエリアに分割した上で、各エリア毎の輝度変換係数を算出し、画像エンハンス部Ａ３（他の実施形態で言えば、輝度変換処理部１１に相当）は、各エリアを構成する画素に対して、各エリア毎の輝度変換係数に応じた輝度変換処理を施す。なお、輝度変換係数の算出処理や輝度変換処理については、先述の第１実施形態と同様であるため、重複した説明は割愛する。
【０１９５】
上記のように、本実施形態の画像処理ＩＣ２０−３は、入力画像の補正有効領域を設定する補正有効領域設定部（図２３の例では、レジスタＡ４及びＩ２Ｃインターフェイス部Ａ５）と；前記入力画像のうち、前記補正有効領域のみを複数のエリアに分割した上で、各エリア毎の輝度変換係数を算出する輝度変換係数算出部（図２３の例では、輝度判別部Ａ２）と；各エリアを構成する画素に対して、各エリア毎の輝度変換係数に応じた輝度変換処理を施す輝度変換処理部（図２３の例では、画像エンハンス部Ａ３）と；を有して成る構成とされている。このような構成とすることにより、入力画像に含まれる任意の領域について、ユーザの意図した通りに、その画質や視認性を高めることが可能となる。
【０１９６】
図４３は、輝度補正強度設定レジスタＳＴＲＥＮＧＴＨの内容を示すマップである。輝度補正強度設定レジスタＳＴＲＥＮＧＴＨ（インデックスアドレス：２１ｈ）は、画像補正の強度（輝度変換処理の強度）を設定するためのレジスタ値であり、７ビットのパラメータＳＴＲ（ビット番号０〜６、リード／ライト属性）を含んでいる。パラメータＳＴＲの初期値は「１１０  ００００ｂ」（９６ｄ）であり、０〜１２７ｄまで設定することができる。なお、輝度変換処理の強度を可変制御する構成については、先述の第５実施形態と同様であるため、重複した説明は割愛する。
【０１９７】
図４４は、色差補正強度設定レジスタＵＶ＿ＳＴＲＥＮＧＴＨの内容を示すマップである。色差補正強度設定レジスタＵＶ＿ＳＴＲＥＮＧＴＨ（インデックスアドレス２２ｈ）は、色差補正の強度（カラーコレクション処理の強度）を設定するためのレジスタ値であり、４ビットのパラメータＵＶ＿ＳＴＲ（ビット番号０〜３、リード／ライト属性）と、４ビットのパラメータＶ＿ＥＮＨＡＮＣＥ（ビット番号４〜７、リード／ライト属性）を含んでいる。
【０１９８】
パラメータＵＶ＿ＳＴＲの初期値は「０１１０ｂ」（６ｄ）であり、０〜１３ｄまで設定することができる。なお、パラメータＵＶ＿ＳＴＲの値が大きいほど発色が強くなる。また、パラメータＵＶ＿ＳＴＲに「１１１０」、「１１１１」（１４ｄ、１５ｄ）を書き込むことは禁止されている。
【０１９９】
パラメータＶ＿ＥＮＨＡＮＣＥの初期値は「００００ｂ」であり、０〜１５ｄまで設定することができる。なお、パラメータＶ＿ＥＮＨＡＮＣＥの値が大きいほど赤みが強くなる。具体的には、＋約３［％］×設定値だけ赤みが強調される。
【０２００】
図４５は、ノイズ抑制設定レジスタＮＯＩＳＥ＿ＳＵＰの内容を示すマップである。ノイズ抑制設定レジスタＮＯＩＳＥ＿ＳＵＰ（インデックスアドレス：２３ｈ）は、ノイズ抑制値を設定するためのレジスタ値であって、７ビットのパラメータＮＯＩＳＥ＿ＳＵＰ（ビット番号０〜６、リード／ライト属性）を含んでいる。パラメータＮＯＩＳＥ＿ＳＵＰの初期値は「１１０  ００００ｂ」（９６ｄ）であり、１０ｄ〜１２７ｄまで設定することができる。なお、パラメータＮＯＩＳＥ＿ＳＵＰの値が大きいほどノイズが抑制される。また、パラメータＮＯＩＳＥ＿ＳＵＰに「００００」〜「１００１」（０〜９ｄ）を書き込むことは禁止されている。ノイズ抑制値を可変制御する構成については、先述の第３実施形態と同様であるため、重複した説明は割愛する。
【０２０１】
図４６はエッジ強調フィルタ設定レジスタＥＤＧ＿ＣＮＴの内容を示すマップである。エッジ強調フィルタ設定レジスタＥＤＧ＿ＣＮＴ（インデックスアドレス：２４ｈ）は、エッジ強調フィルタの動作を制御するためのレジスタ値であり、４ビットのパラメータＥＤＧ＿ＳＴ（ビット番号０〜３、リード／ライト属性）と、１ビットのパラメータＥＤＧ＿ＥＮ（ビット番号７、リード／ライト属性）を含んでいる。
【０２０２】
パラメータＥＤＧ＿ＳＴの初期値は「００００ｂ」であり、０〜１５ｄまで設定することができる。なお、パラメータＥＤＧ＿ＳＴの値が大きいほどエッジ強調が強くなる。
【０２０３】
パラメータＥＤＧ＿ＥＮは、エッジ強調フィルタのイネーブルを設定するためのパラメータであり、その初期値は「０」である。パラメータＥＤＧ＿ＥＮに「０」を書き込むことで、エッジ強調フィルタがディセーブルとされ、パラメータＥＤＧ＿ＥＮに「１」を書き込むことで、エッジ強調フィルタがイネーブルとされる。エッジ強調フィルタは、ＩＴＵ６５６フォーマット時のみ有効であり、その他の場合には、パラメータＥＤＧ＿ＥＮを「０」に設定すべきである。
【０２０４】
なお、エッジ強調フィルタの強度を可変制御する構成については、先述の第４実施形態と同様であるため、重複した説明は割愛する。
【０２０５】
図４７は、応答時間設定レジスタＲＥＳＰ＿ＳＥＴの内容を示すマップである。応答時間設定レジスタＲＥＳＰ＿ＳＥＴ（インデックスアドレス：２５ｈ）は、画像補正効果の応答時間を設定するためのレジスタ値であって、４ビットのパラメータＲＥＳＰ＿ＳＥＴ（ビット番号０〜３、リード／ライト属性）を含んでいる。パラメータＲＥＳＰ＿ＳＥＴの初期値は「００００ｂ」であり、０〜１５ｄまで設定することができる。なお、パラメータＲＥＳＰ＿ＳＥＴの値が大きいほど応答時間が長くなる。
【０２０６】
図４８は、ポストフィルタイネーブルレジスタＰＦＬＴ＿ＥＮの内容を示すマップである。ポストフィルタイネーブルレジスタＰＦＬＴ＿ＥＮ（インデックスアドレス２６ｈ）は、出力ガンマフィルタのイネーブルを設定するためのレジスタ値であり、１ビットのパラメータＰＦＬＴ＿ＥＮ（ビット番号０、リード／ライト属性）を含んでいる。パラメータＰＦＬＴ＿ＥＮの初期値は「０」である。パラメータＰＦＬＴ＿ＥＮに「０」を書き込むことで出力ガンマフィルタがディセーブルとされ、パラメータＰＦＬＴ＿ＥＮに「１」を書き込むことで、出力ガンマフィルタがイネーブルとされる。出力ガンマフィルタがイネーブルとされている場合、ポストフィルタ特性レジスタ（後述のＰＯＦＬＴ０〜ＰＯＦＬＴ８）で設定された特性を用いて、画像補正後の画像にガンマフィルタがかけられる。
【０２０７】
図４９は、出力ガンマ特性レジスタＰＯＦＬＴ０〜ＰＯＦＬＴ８の内容を示すマップである。出力ガンマ特性レジスタＰＯＦＬＴ０〜ＰＯＦＬＴ８（インデックスアドレス：２７ｈ〜２Ｆｈ）はいずれも出力ガンマ特性（図５０を参照）の設定を行うためのレジスタ値であり、各々８ビットのパラメータＰＯＦＬＴ０〜ＰＯＦＬＴ８（ビット番号０〜７、リード／ライト属性）を含んでいる。パラメータＰＯＦＬＴ０の初期値は「００００  ００００ｂ」である。パラメータＰＯＦＬＴ１の初期値は「０００１  １１１１ｂ」（３１ｄ）である。パラメータＰＯＦＬＴ２の初期値は「００１１  １１１１ｂ」（６３ｄ）である。パラメータＰＯＦＬＴ３の初期値は「０１０１  １１１１ｂ」（９５ｄ）である。パラメータＰＯＦＬＴ４の初期値は「０１１１  １１１１ｂ」（１２７ｄ）である。パラメータＰＯＦＬＴ５の初期値は「１００１  １１１１ｂ」（１５９ｄ）である。パラメータＰＯＦＬＴ６の初期値は「１０１１  １１１１ｂ」（１９１ｄ）である。パラメータＰＯＦＬＴ７の初期値は「１１０１  １１１１ｂ」（２２３ｄ）である。パラメータＰＯＦＬＴ８の初期値は「１１１１  １１１１ｂ」（２５５ｄ）である。
【０２０８】
図５１は、輝度分布設定レジスタＬＦＲＥＱＳＥＴの内容を示すマップである。輝度分布設定レジスタＬＦＲＥＱＳＥＴ（インデックスアドレス：３０ｈ）は、輝度値の度数取込み動作に関するレジスタ値であり、１ビットのパラメータＬＦＲＥＱＳＴ（ビット番号０、リード／ライト属性）と、１ビットのパラメータＬＦＲＥＱＰＯＳ（ビット番号１、リード／ライト属性）を含んでいる。
【０２０９】
パラメータＬＦＲＥＱＳＴに「１」を書き込むと、次フレーム画像の輝度値の度数が取り込まれる。なお、パラメータＬＦＲＥＱＳＴの値が「１」に維持されている間は、輝度値の度数の取り込み処理が未完了の状態であり、後述の輝度分布レジスタＬＦＲＥＱ０〜７、及び、輝度分布母数レジスタＬＦＲＥＱ＿ＴＯＴＡＬのデータは無効となる。一方、パラメータＬＦＲＥＱＳＴの値が「０」に戻っていれば、輝度値の度数の取り込み処理が完了された状態であり、輝度分布レジスタＬＦＲＥＱ０〜７、及び、輝度分布母数レジスタＬＦＲＥＱ＿ＴＯＴＡＬのデータは有効となる。従って、パラメータＬＦＲＥＱＳＴに「１」を書き込んでから、その値が「０」に復帰した後、輝度分布レジスタＬＦＲＥＱ０〜７、及び、輝度分布母数レジスタＬＦＲＥＱ＿ＴＯＴＡＬを読み出すことができる。
【０２１０】
パラメータＬＦＲＥＱＰＯＳは、輝度値の度数を取り込む画像を選択するためのパラメータであり、その初期値は「０」である。パラメータＬＦＲＥＱＰＯＳに「１」を書き込むことで、出力画像（画像補正済み画像）の輝度値が取り込まれる形となり、パラメータＦＲＥＱＰＯＳに「０」を書き込むことで、入力画像の輝度値が取り込まれる形となる。
【０２１１】
図５２は、輝度分布レジスタＬＦＲＥＱ０〜ＬＦＲＥＱ７の内容を示すマップである。輝度分布レジスタＬＦＲＥＱ０〜ＬＦＲＥＱ７（インデックスアドレス３１ｈ〜３８ｈ）は、いずれも画像の輝度値の度数を格納するためのレジスタ値であり、各々８ビットのパラメータＬＦＲＥＱ０〜ＬＦＲＥＱ７（ビット番号０〜７、リード属性）を含んでいる。パラメータＬＦＲＥＱ０には、輝度値０〜３１を有する画素数が格納される。パラメータＬＦＲＥＱ１には、輝度値３２〜６３を有する画素数が格納される。パラメータＬＦＲＥＱ２には、輝度値６４〜９５を有する画素数が格納される。パラメータＬＦＲＥＱ３には輝度値９６〜１２７を有する画素数が格納される。パラメータＬＦＲＥＱ４には、輝度値１２８〜１５９を有する画素数が格納される。パラメータＬＦＲＥＱ５には、輝度値１６０〜１９１を有する画素数が格納される。パラメータＬＦＲＥＱ６には、輝度値１９２〜２２３を有する画素数が格納される。パラメータＬＦＲＥＱ７には、輝度値２２４〜２５５を有する画素数が格納される。
【０２１２】
図５３は、輝度分布母数レジスタＬＦＲＥＱ＿ＴＯＴＡＬの内容を示すマップである。輝度分布母数レジスタＬＦＲＥＱ＿ＴＯＴＡＬ（インデックスアドレス：３９ｈ）は、輝度分布母数（全画素数）を格納するためのレジスタ値であり、８ビットのパラメータＬＦＲＥＱ＿ＴＯＴＡＬ（ビット番号０〜７、リード属性）を含んでいる。なお、輝度分布母数レジスタは、アナリシス時、或いは、エンハンス時にのみ動作となる。
【０２１３】
なお、輝度分布の取り込み動作については、先述の第５実施形態と同様であるため、重複した説明は割愛する。
【０２１４】
図５４は、ＰＷＭ制御レジスタの内容を示すマップである。ＰＷＭ制御レジスタＰＷＭＣＮＴ（インデックスアドレス：４０ｈ）は、ＰＷＭ信号の出力制御を行うためのレジスタ値であって、２ビットのパラメータＰＷＭ＿ＳＥＬ（ビット番号０〜１、リード／ライト属性）と、１ビットのパラメータＰＷＭ＿ＨＯＳＴ（ビット番号６、リード／ライト属性）と、１ビットのパラメータＰＷＭ＿ＥＮ（ビット番号７、リード／ライト属性）と、を含んでいる。
【０２１５】
パラメータＰＷＭ＿ＳＥＬは、ＰＷＭ信号の出力端子を設定するためのパラメータであり、その初期値は「００ｂ」である。パラメータＰＷＭ＿ＳＥＬに「００ｂ」を書き込むことで、ＰＷＭ信号は非出力状態となり、パラメータＰＷＭ＿ＳＥＬに「０１ｂ」を書き込むことで、ＰＷＭ信号がＰＷＭＯ端子を介して出力される状態となる。なお、パラメータＰＷＭ＿ＳＥＬに「１０ｂ」、「１１ｂ」を書き込むことは禁止されている。
【０２１６】
パラメータＰＷＭ＿ＨＯＳＴは、ＰＷＭ信号のデューティ制御方法を設定するためのパラメータであり、その初期値は「０」である。パラメータＰＷＭ＿ＨＯＳＴに「０」を書き込むことで、ＰＷＭ信号のデューティを画像処理ＩＣ２０−３が自動制御する状態となる。パラメータＰＷＭ＿ＨＯＳＴに「１」を書き込むことで、ＰＷＭ信号のデューティが外部制御される状態となる。このとき、後述するＰＷＭＤＵＴＹ設定レジスタＰＷＭ＿ＤＵＴＹのレジスタ値が反映される。
【０２１７】
パラメータＰＷＭ＿ＥＮは、ＰＷＭ制御のイネーブルを設定するためのパラメータであり、その初期値は「０」である。パラメータＰＷＭ＿ＥＮに「０」を書き込むことで、ＰＷＭ制御がディセーブルとされ、パラメータＰＷＭ＿ＥＮに「１」を書き込むことで、ＰＷＭ制御がイネーブルとされる。
【０２１８】
図５５は、ＰＷＭクロック分周レジスタの内容を示すマップである。ＰＷＭクロック分周レジスタＰＷＭＣＬＫ（インデックスアドレス：４１ｈ及び４２ｈ）は、ＰＷＭ信号の生成用クロックの分周比（延いては、ＰＷＭ信号の周波数Ｔ）を設定するためのレジスタ値であり、１４ビットのパラメータＰＷＭＣＬＫ（アドレス４１ｈのビット番号０〜７、及び、アドレス４２ｈのビット番号０〜５、リード／ライト属性）を含んでいる。なお、ＰＷＭ信号の生成用クロックは、所定周波数の基準クロックを（ＰＷＭクロック分周レジスタで設定された値＋１）分周することにより生成される。
【０２１９】
図５６は、ＰＷＭスロープ制御レジスタの内容を示すマップである。ＰＷＭスロープ制御レジスタＰＷＭＳＬＯＰＥ（インデックスアドレス：４３ｈ）は、ＰＷＭデューティのスロープ（ＰＷＭデューティを可変制御する際の変化度合い）を設定するためのレジスタ値であり、７ビットのパラメータＳＬＯＰＥ（ビット番号０〜６、リード／ライト属性）を含んでいる。
【０２２０】
図５７は、ＳＬＯＰＥ更新サイクルレジスタの内容を示すマップである。ＳＬＯＰＥ更新サイクルレジスタＳＬＯＰＥ＿ＣＹＣＬＥ（インデックスアドレス：５２ｈ、５３ｈ）は、ＰＷＭデューティのスロープ更新サイクル数を設定するためのレジスタ値であり、１６ビットのパラメータＳＬＯＰＥ＿ＣＹＣＬＥ（アドレス５２ｈのビット番号０〜７、及び、アドレス５３ｈのビット番号０〜７、リード／ライト属性）を含んでいる。
【０２２１】
すなわち、ＰＷＭデューティは、図５８に示すように、ＳＬＯＰＥ＿ＣＹＣＬＥ×ＰＷＭＣＬＫで設定されるタイミング毎に、ＰＷＭＳＬＯＰＥの設定値だけ変化されることになる。なお、ＰＷＭスロープ制御レジスタＰＷＭＳＬＯＰＥに「０」が書き込まれているときには、スロープ無しとなる。
【０２２２】
図５９は、ＰＷＭデューティ設定レジスタの内容を示すマップである。ＰＷＭデューティ設定レジスタＰＷＭ＿ＤＵＴＹ（インデックスアドレス：４４ｈ）は、外部制御時にＰＷＭデューティ（ハイレベル区間の幅）を設定するためのレジスタ値であり、７ビットのパラメータＰＷＭ＿ＤＵＴＹ（ビット番号０〜６、リード／ライト属性）を含んでいる。パラメータＰＷＭ＿ＤＵＴＹに「０」を書き込むことで、ＰＷＭ信号は常時ロー出力となり、パラメータＰＷＭ＿ＤＵＴＹに「１１１  １１１１ｂ」（１２７ｄ）を書き込むことで、ＰＷＭ信号は常時ハイ出力となる。その余のレジスタ値「Ｖ」を書き込んだ場合、１周期を１２７サイクルとして、Ｖサイクルだけハイレベルとなり、（１２７−Ｖ）サイクルだけローレベルとなる。なお、ここでの１サイクルは、ＰＷＭ分周クロックレジスタＰＷＭＣＬＫで設定されたＰＷＭ信号生成用クロックの１クロックに相当する。また、ＰＷＭデューティ設定レジスタＰＷＭ＿ＤＵＴＹは、ＰＷＭ制御レジスタＰＷＭＣＮＴに含まれるパラメータＰＷＭ＿ＨＯＳＴが「１」（ＰＷＭデューティが外部制御される状態）であるときにのみ有効となる。
【０２２３】
図６０は、ＰＷＭＤＵＴＹテーブルレジスタの内容を示すマップである。ＰＷＭＤＵＴＹテーブルレジスタＰＷＭ＿ＤＴＢＬ０〜８（インデックスアドレス：４５ｈ〜４Ｄｈ）は、画像処理ＩＣ２０−３がＰＷＭデューティを自動制御する際のテーブル（右肩上がりの挙動を示すテーブル）を設定するものであり、それぞれ７ビットのパラメータＰＷＭ＿ＤＵＴＹ＿ＴＡＢＬＥ０〜８（ビット番号０〜６、リード／ライト属性）を含んでいる。
【０２２４】
図６１は、ＰＷＭ度数係数レジスタの内容を示すマップである。ＰＷＭ度数係数レジスタＰＷＭ＿ＨＣＯＥＦ０〜３（インデックスアドレス：４Ｅｈ〜５１ｈ）は、画像処理ＩＣ２０−３によるＰＷＭデューティの自動制御に際して、輝度度数分布の重み付けに用いる係数を設定するためのレジスタ値である。
【０２２５】
ＰＷＭ度数係数レジスタＰＷＭ＿ＨＣＯＥＦ０は、３ビットのパラメータＰＷＭ＿ＨＣＯＥＦ０（ビット番号０〜２、リード／ライト属性）と、３ビットのパラメータＰＷＭ＿ＨＣＯＥＦ１（ビット番号４〜６、リード／ライト属性）を含んでいる。ＰＷＭ度数係数レジスタＰＷＭ＿ＨＣＯＥＦ１は、３ビットのパラメータＰＷＭ＿ＨＣＯＥＦ２（ビット番号０〜２、リード／ライト属性）と、３ビットのパラメータＰＷＭ＿ＨＣＯＥＦ３（ビット番号４〜６、リード／ライト属性）を含んでいる。ＰＷＭ度数係数レジスタＰＷＭ＿ＨＣＯＥＦ２は、３ビットのパラメータＰＷＭ＿ＨＣＯＥＦ４（ビット番号０〜２、リード／ライト属性）と、３ビットのパラメータＰＷＭ＿ＨＣＯＥＦ５（ビット番号４〜６、リード／ライト属性）を含んでいる。ＰＷＭ度数係数レジスタＰＷＭ＿ＨＣＯＥＦ３は、３ビットのパラメータＰＷＭ＿ＨＣＯＥＦ６（ビット番号０〜２、リード／ライト属性）と、３ビットのパラメータＰＷＭ＿ＨＣＯＥＦ７（ビット番号４〜６、リード／ライト属性）を含んでいる。
【０２２６】
パラメータＰＷＭ＿ＨＣＯＥＦ０〜７の各々に関して、「０」を書き込むことで、重み付け係数が「０倍」に設定される。また、「１」を書き込むことで、重み付け係数が「１倍」に設定される。同様に、「２」〜「７」を書き込むことで、それぞれ、重み付け係数が「１／２倍」、「１／４倍」、「１／８倍」、「１／１６倍」、「１／３２倍」、「１／６４倍」に設定される。
【０２２７】
なお、上記した輝度分布度数の重み付け処理については、先述の第５実施形態と同様であるため、重複した説明は割愛する。
【０２２８】
図６２は、極性設定レジスタの内容を示すマップである。極性設定レジスタＰＯＬ（インデックスアドレス：Ｅ１ｈ）は、信号の極性を設定するためのレジスタ値であり、３ビット分のリザーブビットＲＥＳＥＲＶＥ（ビット番号２〜４）と、１ビットのパラメータＣＫＰＯＬ（ビット番号５、リード／ライト属性）と、１ビットのパラメータＨＳＰＯＬ（ビット番号６、リード／ライト属性）と、１ビットのパラメータＶＳＰＯＬ（ビット番号７、リード／ライト属性）と、を含んでいる。
【０２２９】
パラメータＣＫＰＯＬは、カメラモジュール１０−３から入力されるデータ信号ＣＡＭＤＩに対するクロック信号ＣＡＭＣＫＩの極性を設定するためのパラメータであり、その初期値は「０」である。図６３に示すように、パラメータＣＫＰＯＬに「０」を書き込むことで、クロック信号ＣＡＭＣＫＩの立ち下りエッジでデータ信号ＣＡＭＤＩが変化し、クロック信号ＣＡＭＣＫＩの立ち上りエッジでデータ信号ＣＡＭＤＩが取り込まれる。
【０２３０】
パラメータＨＳＰＯＬは、水平同期信号ＣＡＭＨＳＩの極性を設定するためのパラメータであり、初期値は「０」である。パラメータＨＳＰＯＬに「０」を書き込むことで、ハイレベル区間が有効データ区間（ローレベル区間がシンク区間)となる。逆に、パラメータＨＳＰＯＬに「１」を書き込むことで、ローレベル区間が有効データ区間（ハイレベル区間がシンク区間)となる。
【０２３１】
パラメータＶＳＰＯＬは、垂直同期信号ＣＡＭＶＳＩの極性を設定するためのパラメータであり、初期値は「０」である。パラメータＶＳＰＯＬに「０」を書き込むことで、ハイレベル区間が有効データ区間（ローレベル区間がシンク区間)となる。逆に、パラメータＶＳＰＯＬに「１」を書き込むことで、ローレベル区間が有効データ区間（ハイレベル区間がシンク区間)となる。
【０２３２】
なお、リザーブビットＲＥＳＥＲＶＥは、初期値から変更すべきではない。
【０２３３】
図６４は、入力インタフェイスフォーマット指定レジスタの内容を示すマップである。入力インターフェイスフォーマット指定レジスタＹＵＶＩＦＳＥＴ（インデックスアドレス：Ｅｆｈ）は、入力インターフェイスのフォーマットを指定するためのレジスタ値であり、１ビットのパラメータＹＵＶＩＦＥＮ（ビット番号０、リード／ライト属性）と、１ビットのパラメータＩＴＵ６５６ＥＮ（ビット番号１、リード／ライト属性）と、１ビットのパラメータＩＴＵ６０１Ｒ＿Ｉ（ビット番号２、リード／ライト属性）と、１ビットのパラメータＩＴＵ６０１Ｒ＿Ｏ（ビット番号３、リード／ライト属性）と、２ビットのパラメータＹＵＶＯＲＤ（ビット番号４及び５、リード／ライト属性）と、２ビットのパラメータＹＵＶ＿ＸＳＴ（ビット番号６及び７、リード／ライト属性）を含んでいる。
【０２３４】
パラメータＹＵＶＩＦＥＮは、ＹＵＶインターフェイスのイネーブル信号であり、その初期値は「０」である。パラメータＹＵＶＩＦＥＮに「０」を書き込むことで、ＹＵＶインターフェイスはディセーブルとなり、パラメータＹＵＶＩＦＥＮに「１」を書き込むことで、ＹＵＶインターフェイスはイネーブルとなる。
【０２３５】
パラメータＩＴＵ６５６ＥＮは、入出力のデジタルインターフェイスを設定するためのパラメータであり、その初期値は「０」である。パラメータＩＴＵ６５６ＥＮに「０」を書き込むことで、入出力のデジタルインターフェイスは、同期信号付きＹＣｂＣｒに対応したものとなり、パラメータＩＴＵ６５６ＥＮに「１」を書き込むことで、入出力のデジタルインターフェイスは、ＩＴＵ６５６フォーマットに対応したものとなる。
【０２３６】
パラメータＩＴＵ６０１Ｒ＿Ｉは、デジタル入力インターフェイスのレンジを設定するためのパラメータであり、その初期値は「０」である。パラメータＩＴＵ６０１Ｒ＿Ｉに「０」を書き込むことで、デジタル入力インターフェイスは、Ｙ、Ｃｂ、Ｃｒがフルレンジとなる。一方、パラメータＩＴＵ６０１Ｒ＿Ｉに「１」を書き込むことで、デジタル入力インターフェイスは、ＩＴＵ６０１のレンジとなる。
【０２３７】
パラメータＩＴＵ６０１Ｒ＿Ｏは、デジタル出力インターフェイスのレンジを設定するためのパラメータであり、その初期値は「０」である。パラメータＩＴＵ６０１Ｒ＿Ｏに「０」を書き込むことで、デジタル出力インターフェイスは、Ｙ、Ｃｂ、Ｃｒがフルレンジとなる。一方、パラメータＩＴＵ６０１Ｒ＿Ｏに「１」を書き込むことで、デジタル出力インターフェイスは、ＩＴＵ６０１のレンジとなる。
【０２３８】
パラメータＹＵＶＯＲＤは、Ｙ、Ｃｂ、Ｃｒの入力フォーマットを設定するパラメータであり、その初期値は「００ｂ」である。パラメータＹＵＶＯＲＤに「００ｂ」を書き込むことで、Ｙ、Ｃｂ、Ｃｒの入力フォーマットは、「Ｙ・Ｃｂ・Ｙ・Ｃｒ」の順となる。パラメータＹＵＶＯＲＤに「０１ｂ」を書き込むことで、Ｙ、Ｃｂ、Ｃｒの入力フォーマットは、「Ｙ・Ｃｒ・Ｙ・Ｃｂ」の順となる。パラメータＹＵＶＯＲＤに「１０ｂ」を書き込むことで、Ｙ、Ｃｂ、Ｃｒの入力フォーマットは、「Ｃｂ・Ｙ・Ｃｒ・Ｙ」の順となる。パラメータＹＵＶＯＲＤに「１１ｂ」を書き込むことで、Ｙ、Ｃｂ、Ｃｒの入力フォーマットは、「Ｃｒ・Ｙ・Ｃｂ・Ｙ」の順となる。
【０２３９】
パラメータＹＵＶ＿ＸＳＴは、水平同期信号ＣＡＭＨＳＩが有効となってから、データ入力が有効となるまでのディレイを設定するためのパラメータである（図２９を参照）。
【０２４０】
図６５は、データフォーマット設定レジスタの内容を示すマップである。データフォーマット設定レジスタＣＡＭＤＦＭ（インデックスアドレス：Ｅ２ｈ）は、データフォーマットを設定するためのレジスタ値であり、５ビットのパラメータＤＦＭ（ビット番号０〜４、リード／ライト属性）と、３ビット分のリザーブビットＲＥＳＥＲＶＥ（ビット番号５〜７）と、を含んでいる。
【０２４１】
パラメータＤＦＭは、データフォーマットを設定するためのパラメータであり、その初期値は「０」である。パラメータＤＦＭに「０」を書き込むことで、データフォーマットは「ＩＴＵ−Ｒ  ＢＴ．６５６−４」に設定され、パラメータＤＦＭに「１」を書き込むことで、データフォーマットは「同期信号付きＹＣｂＣｒ」に設定される。なお、パラメータＤＦＭに上記以外の値を書き込むことは禁止されている。
【０２４２】
なお、上記実施形態では、動画撮像により得られた各フレームの画像に対して輝度変換処理を行う画像処理装置に本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、テレビ放送の受信画像やＤＶＤの再生画像、写真等の静止画像に対して輝度変換処理を施す画像処理装置など、入力画像に輝度換処理を施して所望の出力画像を生成する画像処理回路、これを集積化して成る半導体装置、並びに、これを用いた画像処理装置全般に適用することが可能である。
【０２４３】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【０２４４】
本発明は、入力画像に輝度変換処理を施して所望の出力画像を生成する画像処理回路、これを集積化して成る半導体装置、並びに、これを用いた画像処理装置において、出力画像の画質や視認性を高める上で有用な技術である。
【図面の簡単な説明】
【０２４５】
【図１】は、本発明に係る画像処理装置の第１実施形態を示すブロック図である。
【図２】は、画像処理の全体的な流れを説明するための図である。
【図３】は、輝度変換係数の算出処理を説明するためのフローチャートである。
【図４】は、エリア分割の態様を説明するための図である。
【図５】は、仮想エリアが設定された状態を説明するための図である。
【図６】は、ローパスフィルタの態様を説明するための図である。
【図７】は、バイリニア演算について説明するための図である。
【図８】は、本発明に係る画像処理装置の第２実施形態を示すブロック図である。
【図９】は、本発明に係る画像処理装置の第３実施形態を示すブロック図である。
【図１０】は、輝度補正量とノイズ除去処理の強度との相関を示す模式図である。
【図１１】は、本発明に係る画像処理装置の第４実施形態を示すブロック図である。
【図１２】は、輝度補正量とエッジ強調処理の強度との相関を示す模式図である。
【図１３】は、本発明に係る画像処理装置の第５実施形態を示すブロック図である。
【図１４】は、本発明に係るバックライト駆動装置の一構成例を示す図である。
【図１５】は、入力画像の輝度ヒストグラムの一例を示す図である。
【図１６】は、デューティ決定部２０４で用いられる変換テーブルを示す図である。
【図１７】は、バックライトのＰＷＭ駆動を説明するための図である。
【図１８】は、本発明に係る画像処理装置の第６実施形態を示すブロック図である。
【図１９】は、画像処理部２１の一構成例を示すブロック図である。
【図２０】は、補正係数算出部２１４の一構成例を示すブロック図である。
【図２１】は、補正係数算出部２１４の別の一構成例を示すブロック図である。
【図２２】は、本発明に係る画像処理装置の第７実施形態を示すブロック図である。
【図２３】は、画像処理ＩＣ２０−３の一構成例を示すブロック図である。
【図２４】は、画像処理ＩＣ２０−３の端子機能表である。
【図２５】は、画像処理ＩＣ２０−３の端子機能表（続き）である。
【図２６】は、「ＩＴＵ−Ｒ  ＢＴ．６５６」入力フォーマット（水平方向ボトム）を示すタイミングチャートである。
【図２７】は、ＮＴＳＣでの「ＩＴＵ−Ｒ  ＢＴ．６５６」入力フォーマット（垂直方向）を示すタイミングチャートである。
【図２８】は、ＰＡＬでの「ＩＴＵ−Ｒ  ＢＴ．６５６」入力フォーマット（垂直方向ボトム）を示すタイミングチャートである。
【図２９】は、「同期信号付きＹＣｂＣｒ」８ビット入力フォーマット（水平方向）を示すタイミングチャートである。
【図３０】は、「同期信号付きＹＣｂＣｒ」８ビット入力フォーマット（垂直方向）を示すタイミングチャートである。
【図３１】は、Ｉ２Ｃインターフェイスフォーマット示す図である。
【図３２】は、初期化レジスタＳＲＳＴの内容を示すマップである。
【図３３】は、パラメタ更新レジスタＰＡＲＡＭＳＥＴの内容を示すマップである。
【図３４】は、モードレジスタＭＯＤＥの内容を示すマップである。
【図３５】は、パラメータＭＯＤＥと動作モードとの関係を示す論理表である。
【図３６】は、カメラＸ方向画素サイズ設定レジスタＤＸＳＩＺＥの内容を示すマップである。
【図３７】は、カメラＹ方向画素サイズ設定レジスタＤＹＳＩＺＥの内容を示すマップである。
【図３８】は、画像補正有効領域Ｘ方向スタート位置設定レジスタＡＩＥＸＳＴの内容を示すマップである。
【図３９】は、画像補正有効領域Ｙ方向スタート位置設定レジスタＡＩＥＹＳＴの内容を示すマップである。
【図４０】は、画像補正有効領域Ｘ方向サイズ設定レジスタＡＩＥＸＳＩＺＥの内容を示すマップである。
【図４１】は、画像補正有効領域Ｙ方向サイズ設定レジスタＡＩＥＹＳＩＺＥの内容を示すマップである。
【図４２】は、入力画像データの画像補正有効領域を模式的に示す図である。
【図４３】は、輝度補正強度設定レジスタＳＴＲＥＮＧＴＨを示すマップである。
【図４４】は、色差補正強度設定レジスタＵＶ＿ＳＴＲＥＮＧＴＨの内容を示すマップである。
【図４５】は、ノイズ抑制設定レジスタＮＯＩＳＥ＿ＳＵＰを示すマップである。
【図４６】は、エッジ強調フィルタ設定レジスタＥＤＧ＿ＣＮＴの内容を示すマップである。
【図４７】は、応答時間設定レジスタＲＥＳＰ＿ＳＥＴの内容を示すマップである。
【図４８】は、ポストフィルタイネーブルレジスタＰＦＬＴ＿ＥＮの内容を示すマップである。
【図４９】は、出力ガンマ特性レジスタＰＯＦＬＴ０〜ＰＯＦＬＴ８の内容を示すマップである。
【図５０】は、出力ガンマ特性を示す図である。
【図５１】は、輝度分布設定レジスタＬＦＲＥＱＳＥＴの内容を示すマップである。
【図５２】は、輝度分布レジスタＬＦＲＥＱ０〜７の内容を示すマップである。
【図５３】は、輝度分布母数レジスタＬＦＲＥＱ＿ＴＯＴＡＬを示すマップである。
【図５４】は、ＰＷＭ制御レジスタの内容を示すマップである。
【図５５】は、ＰＷＭクロック分周レジスタの内容を示すマップである。
【図５６】は、ＰＷＭスロープ制御レジスタの内容を示すマップである。
【図５７】は、ＳＬＯＰＥ更新サイクルレジスタの内容を示すマップである。
【図５８】は、ＰＷＭデューティの可変制御の様子を示す図である。
【図５９】は、ＰＷＭデューティ設定レジスタの内容を示すマップである。
【図６０】は、ＰＷＭＤＵＴＹテーブルレジスタの内容を示すマップである。
【図６１】は、ＰＷＭ度数係数レジスタの内容を示すマップである。
【図６２】は、極性設定レジスタの内容を示すマップである。
【図６３】は、パラメータＣＫＰＯＬによる極性設定を説明するための図である。
【図６４】は、入力インターフェイスフォーマット指定レジスタの内容を示すマップである。
【図６５】は、データフォーマット設定レジスタの内容を示すマップである。
【符号の説明】
【０２４６】
１、１−２、１−３、１−４、１−５    画像処理装置
１０    撮像部（撮像手段）
１０−２    画像生成装置
１０−３    カメラモジュール
１１    輝度変換処理部
１２    輝度変換係数算出部
１３    輝度変換係数記憶部
１４    出力部
１４−２    画像出力装置（液晶ディスプレイ）
１５、１５−２    ノイズフィルタ処理部
１６    ノイズフィルタ制御部
１７、１７−２    フィルタ係数設定部
１８    エッジ強調処理部
１９    輝度検出部
２０、２０−２、２０−３    画像処理ＩＣ（半導体装置）
２１    画像処理部
２１ａ    色補正部
２１１    輝度補正部
２１２    色補正部
２１３    輝度ヒストグラム取得部
２１４    補正係数算出部
２１４ａ    第１補正テーブル
２１４ｂ    第２補正テーブル
２１４ｃ    基準補正テーブル
２１４ｄ    調整係数算出部
２２    色補正制御部
３０、３０−２    制御部（ＣＰＵ）
４０    照度センサ
１００    輝度検出部
２００    駆動部
２０１    第１加算器
２０２    乗算器
２０３    第２加算器
２０４    デューティ決定部
３００    液晶ディスプレイ
Ａ１  カラーコレクション部
Ａ２    輝度判別部
Ａ３    画像エンハンス部
Ａ４    レジスタ
Ａ５    Ｉ２Ｃインターフェイス部
Ａ６    エッジ強調・ガンマ補正部
Ａ７    ＰＷＭ信号発生コントロール部
Ａ８    タイミング発生部
【図１】
2009200762.tif 000003
【図２】
2009200762.tif 000004
【図３】
2009200762.tif 000005
【図４】
2009200762.tif 000006
【図５】
2009200762.tif 000007
【図６】
2009200762.tif 000008
【図７】
2009200762.tif 000009
【図８】
2009200762.tif 000010
【図９】
2009200762.tif 000011
【図１０】
2009200762.tif 000012
【図１１】
2009200762.tif 000013
【図１２】
2009200762.tif 000014
【図１３】
2009200762.tif 000015
【図１４】
2009200762.tif 000016
【図１５】
2009200762.tif 000017
【図１６】
2009200762.tif 000018
【図１７】
2009200762.tif 000019
【図１８】
2009200762.tif 000020
【図１９】
2009200762.tif 000021
【図２０】
2009200762.tif 000022
【図２１】
2009200762.tif 000023
【図２２】
2009200762.tif 000024
【図２３】
2009200762.tif 000025
【図２４】
2009200762.tif 000026
【図２５】
2009200762.tif 000027
【図２６】
2009200762.tif 000028
【図２７】
2009200762.tif 000029
【図２８】
2009200762.tif 000030
【図２９】
2009200762.tif 000031
【図３０】
2009200762.tif 000032
【図３１】
2009200762.tif 000033
【図３２】
2009200762.tif 000034
【図３３】
2009200762.tif 000035
【図３４】
2009200762.tif 000036
【図３５】
2009200762.tif 000037
【図３６】
2009200762.tif 000038
【図３７】
2009200762.tif 000039
【図３８】
2009200762.tif 000040
【図３９】
2009200762.tif 000041
【図４０】
2009200762.tif 000042
【図４１】
2009200762.tif 000043
【図４２】
2009200762.tif 000044
【図４３】
2009200762.tif 000045
【図４４】
2009200762.tif 000046
【図４５】
2009200762.tif 000047
【図４６】
2009200762.tif 000048
【図４７】
2009200762.tif 000049
【図４８】
2009200762.tif 000050
【図４９】
2009200762.tif 000051
【図５０】
2009200762.tif 000052
【図５１】
2009200762.tif 000053
【図５２】
2009200762.tif 000054
【図５３】
2009200762.tif 000055
【図５４】
2009200762.tif 000056
【図５５】
2009200762.tif 000057
【図５６】
2009200762.tif 000058
【図５７】
2009200762.tif 000059
【図５８】
2009200762.tif 000060
【図５９】
2009200762.tif 000061
【図６０】
2009200762.tif 000062
【図６１】
2009200762.tif 000063
【図６２】
2009200762.tif 000064
【図６３】
2009200762.tif 000065
【図６４】
2009200762.tif 000066
【図６５】
2009200762.tif 000067