(57)【要約】【課題】入力電圧変動や負荷変動に対して生じる出力電圧のリプルを低減する。【解決手段】イネーブル信号ＳENがＨレベルの状態で、入力電圧Ｖinが低下するなどして出力電圧Ｖｏが必要最小電圧Ｖｍを超えて低下すると、ノードＮＡの昇圧信号電圧Ｖａは５Ｖから緩やかに低下する。それに伴い、コンパレータ１６の出力信号Ｓｄのデューティ比は、ゼロから徐々に増加して昇圧動作がソフトスタートし、出力電圧Ｖｏを必要最小電圧Ｖｍに昇圧するのに必要最小限のデューティ比で昇圧動作を行う。入力電圧Ｖinの上昇時に出力電圧Ｖｏが制限電圧ＶLMTを超えると、過電圧検出回路３０はＬレベルの過電圧検出信号Ｓovを出力し昇圧動作は停止する。【選択図】図１
2009273252.tif 000002
【特許請求の範囲】
【請求項１】
電源入出力端子間に直列に接続されたリアクトルおよびダイオードと、
前記リアクトルとダイオードの共通接続点とグランドとの間に接続されたトランジスタと、
前記電源出力端子の電圧を検出する電圧検出回路と、
前記検出電圧と所定の基準電圧とを入力するオペアンプと、
前記オペアンプの出力端子とグランドとの間に接続されたコンデンサと、
キャリア信号電圧と前記オペアンプの出力電圧とを比較するコンパレータと、
前記電源出力端子の電圧が所定の制限電圧を超えている過電圧状態を検出する過電圧検出回路と、
前記過電圧状態の検出時には前記トランジスタをオフ駆動し、前記過電圧状態の非検出時には前記コンパレータの出力信号に応じて前記トランジスタを駆動する駆動制御回路とを備えていることを特徴とする昇圧電源回路。
【請求項２】
前記オペアンプの出力端子は、抵抗を介して前記コンデンサおよび前記コンパレータに接続されていることを特徴とする請求項１記載の昇圧電源回路。
【請求項３】
前記電圧検出回路と前記過電圧検出回路は、前記電源出力端子とグランドとの間に接続された抵抗分圧回路を共用していることを特徴とする請求項１または２記載の昇圧電源回路。
【請求項４】
昇圧電源動作の停止が指令されている期間、前記トランジスタがオフ駆動されるように、前記コンパレータの入力端子のうち前記オペアンプの出力端子と繋がる入力端子を所定電位に固定する電位固定回路を備えていることを特徴とする請求項１ないし３の何れかに記載の昇圧電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チョッパ方式の昇圧電源回路に関する。
【背景技術】
【０００２】
ＥＣＵ(Electronic Control Unit)などの車載制御装置は、電源回路で作られる一定の制御用電圧（例えば５Ｖ）の供給を受けて動作する。電源回路は、電源用ＩＣを有して構成されており、バッテリからの入力電圧Ｖinが低下した時にも制御用電圧を出力できるように、入力電圧Ｖinを必要最小電圧Ｖｍ（例えば８Ｖ）にまで昇圧した後、その昇圧電圧から制御用電圧を生成するようになっている。
【０００３】
この昇圧電源として特許文献１に記載されたものがある。この昇圧電源回路１は、図６に示すように、電源入力端子２から入力した電圧Ｖinを必要最小電圧Ｖｍにまで昇圧して電源出力端子３から出力するもので、リアクトル４、ダイオード５、ＭＯＳＦＥＴ６、コンデンサ７からなる主回路部と、電圧検出回路８（抵抗９、１０）、オペアンプ１１、位相補償用のコンデンサ１２と抵抗１３、ダイオード１４、トランジスタ１５、コンパレータ１６からなる制御部とから構成されている。オペアンプ１１の反転入力端子には基準電圧Ｖref（２．５Ｖ）が印加され、コンパレータ１６の非反転入力端子にはキャリア信号電圧Ｖｃが印加されている。電源起動時にはトランジスタ１５がオンとなり、ノードＮＡの昇圧信号電圧Ｖａの上昇を抑えるので、出力電圧Ｖｏの立ち上がり時間が短縮される。
【特許文献１】特開平７−２２７０８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
バッテリからの入力電圧Ｖinは標準で１４Ｖ程度であるが、バッテリの充電状態や車載機器の動作状態などにより例えば３Ｖ〜３０Ｖの範囲内で変動する。図７は、入力電圧Ｖinが必要最小電圧Ｖｍ（８Ｖ）よりも高い状態から低い状態となった場合の電圧波形を示している。（ａ）は入力電圧Ｖinと出力電圧Ｖｏ、（ｂ）は昇圧信号電圧Ｖａとキャリア信号電圧Ｖｃ、（ｃ）はコンパレータ１６の出力信号を表している。
【０００５】
時刻ｔ１で入力電圧Ｖinが急激に低下し始めると、コンデンサ７の静電容量や電源出力端子３に接続された負荷の大きさなどに応じてダイオード５には逆方向電圧が印加されて非通電となり、出力電圧Ｖｏは負荷に応じて徐々に低下する。図７では描画の都合上、時刻ｔ１から出力電圧Ｖｏが必要最小電圧Ｖｍに達する時刻ｔ２までの電圧変化（傾き）を誇張して示している。
【０００６】
電源出力端子３とノードＮＡとの間に位相補償用コンデンサ１２が接続されているので、出力電圧Ｖｏが低下し始めると、出力電圧Ｖｏが必要最小電圧Ｖｍに達する時刻ｔ２よりも前の時点からノードＮＡの昇圧信号電圧Ｖａが大きく引き下げられる。その結果、ＭＯＳＦＥＴ６は過度に大きいデューティ比で駆動されることになり、出力電圧Ｖｏに昇圧動作に伴うリプルが発生する。このリプルは、入力電圧変動や負荷変動に起因する出力電圧Ｖｏの変化率（傾き）が高いほど大きくなる。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、入力電圧変動や負荷変動に対して生じる出力電圧のリプルを低減可能な昇圧電源回路を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載した手段によれば、出力電圧が規定電圧（基準電圧に対応する電圧）よりも低い期間では昇圧動作を行い、高い期間では昇圧動作を停止する。チョッパ方式の昇圧動作では、トランジスタがオンするとリアクトルに流れる電流が増加し、トランジスタがオフするとリアクトルに流れる電流がダイオードを介して出力側に流れて出力電圧が上昇する。オペアンプは、電圧検出回路により検出された出力電圧と所定の基準電圧とを入力して差動増幅し、コンパレータは、キャリア信号電圧とオペアンプの出力電圧（以下、昇圧信号電圧という）とを比較してトランジスタをオンオフさせるための通電信号を出力する。
【０００９】
オペアンプの出力端子とグランドとの間には位相補償用のコンデンサが接続されているので、発振を防止してフィードバック制御の安定化が図られる。そして、従来構成とは異なり、電源出力端子とオペアンプの入力端子との間がコンデンサにより結合されておらず、しかも位相補償用のコンデンサにフィルタ作用があるため、入力電圧変動や負荷変動に起因して出力電圧が規定電圧以下に低下した時に、コンパレータに入力される昇圧信号電圧は緩やかに変化する。その結果、通電信号のデューティ比が徐々に増加して昇圧動作がソフトスタートし、出力電圧を規定電圧に昇圧するのに必要最小限のデューティ比で昇圧動作を行う。従って、従来構成に比べて昇圧動作の開始時における出力電圧に重畳するリプルが小さくなる。
【００１０】
ただし、オペアンプの出力端子とグランドとの間に位相補償用のコンデンサを設けたので、入力電圧の上昇時や負荷の軽減時にも制御遅れが生じ、出力電圧にオーバーシュートが発生し易くなる。そこで、電圧が所定の制限電圧を超えている過電圧状態を検出すると、トランジスタをオフ駆動して過電圧の出力を防止している。
【００１１】
請求項２に記載した手段によれば、オペアンプの出力端子は、抵抗を介してコンデンサおよびコンパレータに接続されているので、抵抗とコンデンサによるフィルタ作用により、出力電圧が規定電圧以下に低下した時に、一層のソフトスタートが可能となる。
【００１２】
請求項３に記載した手段によれば、電圧検出回路と過電圧検出回路は、電源出力端子とグランドとの間に接続された抵抗分圧回路を共用しているので、回路構成を簡単化でき、半導体集積回路装置として構成する際のレイアウト面積を低減できる。
【００１３】
請求項４に記載した手段によれば、昇圧電源動作の停止が指令されている期間、コンパレータの入力端子のうちオペアンプの出力端子に繋がる入力端子を所定電位（キャリア信号電圧の最大値／最小値を超える電位）に固定するので、トランジスタを確実にオフ状態に維持できる。
【発明を実施するための最良の形態】
【００１４】
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図４を参照しながら説明する。
図２は、電源用ＩＣの概略構成を示している。この電源用ＩＣ２１は、バッテリ２２から入力した電圧ＶＢが必要最小電圧Ｖｍ（例えば８Ｖ）よりも低い場合に昇圧電源回路２３により必要最小電圧Ｖｍにまで昇圧し、その昇圧電圧を基に電源回路２４により制御用電圧（例えば５Ｖ）を生成してＥＣＵなどの車載制御装置（図示せず）に供給するものである。さらに、ハイサイド側にＭＯＳＦＥＴなどのスイッチング素子を備えた駆動回路２５を備えており、昇圧電源回路２３の出力電圧を用いてリレーコイル（図示せず）などを駆動することができる。
【００１５】
図１は、昇圧電源回路２３の構成を示しており、図６と同一構成部分には同一符号を付している。電源入力端子２と電源出力端子３との間には、リアクトル４とダイオード５が直列に接続されており、リアクトル４とダイオード５の共通接続点とグランドとの間には、Ｎチャネル型ＭＯＳＦＥＴ６（トランジスタに相当）が接続されている。電源出力端子３とグランドとの間には、平滑用のコンデンサ７と、分圧用の抵抗９、１０からなる電圧検出回路８（抵抗分圧回路に相当）とが接続されている。
【００１６】
オペアンプ１１は、電圧検出回路８から出力される検出電圧Ｖdetと必要最小電圧Ｖｍ（規定電圧）に対応する基準電圧Ｖref（＝Ｖｍ×Ｒ10／（Ｒ9＋Ｒ10））とを入力して差動増幅する。オペアンプ１１の出力端子と反転入力端子との間にはダイオード１４が接続されており、出力端子は抵抗１３を介してコンパレータ１６の反転入力端子（ノードＮＡ）に接続されている。ノードＮＡとグランドとの間には位相補償用コンデンサ２６が接続されており、５Ｖの電源線２７とノードＮＡとの間にはＰチャネル型ＭＯＳＦＥＴ２８（電位固定回路に相当）と抵抗２９とが直列に接続されている。ＭＯＳＦＥＴ２８は、イネーブル信号ＳENによりオンオフ動作する。コンパレータ１６の非反転入力端子には、例えば三角波信号からなるキャリア信号の電圧Ｖｃが与えられている。
【００１７】
電源出力端子３には、出力電圧Ｖｏが所定の制限電圧ＶLMTを超えている過電圧状態を検出する過電圧検出回路３０が設けられている。図３は、過電圧検出回路３０の構成を示している。電源出力端子３とグランドとの間にはツェナーダイオード３１と抵抗３２が直列に接続されており、電源線２７とグランドとの間には抵抗３３とＮＰＮ形トランジスタ３４が直列に接続されている。ツェナーダイオード３１のアノードはトランジスタ３４のベースに接続されており、そのコレクタから過電圧検出信号Ｓovが出力されるようになっている。ツェナーダイオード３１のツェナー電圧Ｖｚは、ＶLMT−Ｖｆ（Ｖｆはｐｎ接合の順方向電圧）に設定されている。
【００１８】
ＡＮＤゲート３５（駆動制御回路に相当）には、コンパレータ１６の出力信号Ｓｄと過電圧検出信号Ｓovとが入力されている。ＡＮＤゲート３５の出力信号は、レベル変換回路３６を介してＭＯＳＦＥＴ６のゲートに接続されている。なお、電源線２７は電源回路２４（図２参照）の出力線であり、オペアンプ１１からＡＮＤゲート３５までの回路は、電源線２７から供給される５Ｖ電源の下で動作する。
【００１９】
次に、本実施形態の作用について図４も参照しながら説明する。
図４は、昇圧電源回路２３への入力電圧Ｖin（バッテリ電圧ＶＢ）が必要最小電圧Ｖｍ（８Ｖ）よりも高い状態から一時的に低い状態となった場合の電圧波形を示している。（ａ）は入力電圧Ｖinと出力電圧Ｖｏ、（ｂ）はイネーブル信号ＳEN、（ｃ）昇圧信号電圧Ｖａとキャリア信号電圧Ｖｃ、（ｄ）コンパレータ１６の出力信号Ｓｄ、（ｅ）ＡＮＤゲート３５の出力信号を表している。なお、（ａ）の電圧はバッテリ電圧系、（ｂ）〜（ｅ）の電圧は５Ｖ系である。
【００２０】
時刻ｔ１０より前は、昇圧電源回路２３の昇圧電源動作の停止が指令されている期間であり、イネーブル信号ＳENがＬレベルとされている。この期間では、ＭＯＳＦＥＴ２８がオンとなり、ノードＮＡが５Ｖに固定されているので、コンパレータ１６の出力信号Ｓｄは常にＬレベルとなり、昇圧電源動作は停止している。イネーブル信号ＳENがＨレベルとなった後、時刻ｔ１１から入力電圧Ｖin（バッテリ電圧ＶＢ）が急激に低下すると、負荷（ここでは電源回路２４への入力電力）に応じて出力電圧Ｖｏが低下する。図４では、時刻ｔ１１から出力電圧Ｖｏが必要最小電圧Ｖｍに達する時刻ｔ１２までの出力電圧Ｖｏの変化（傾き）を誇張して示している。
【００２１】
従来構成とは異なり、電源出力端子３とオペアンプ１１の出力端子との間がコンデンサにより結合されておらず、しかも位相補償用コンデンサ２６にフィルタ作用がある。このため、出力電圧Ｖｏが必要最小電圧Ｖｍを超えて低下すると、それに応じてノードＮＡの昇圧信号電圧Ｖａは５Ｖから緩やかに低下する。それに伴い、コンパレータ１６の出力信号Ｓｄのデューティ比はゼロから徐々に増加して昇圧動作がソフトスタートし、出力電圧Ｖｏを必要最小電圧Ｖｍに昇圧するのに必要最小限のデューティ比で昇圧動作を行う。従って、従来構成に比べて昇圧動作の開始時における出力電圧Ｖｏに重畳するリプルが小さくなる。
【００２２】
その後、時刻ｔ１３から入力電圧Ｖin（バッテリ電圧ＶＢ）が急激に上昇すると、出力電圧Ｖｏが上昇する。図４では、時刻ｔ１３から出力電圧Ｖｏが上昇して制限電圧ＶLMTに達する時刻ｔ１４までの出力電圧Ｖｏの変化（傾き）を誇張して示している。オペアンプ１１の出力端子とグランドとの間に位相補償用コンデンサ２６を設けたので、入力電圧Ｖinの上昇時に制御遅れが生じ、出力電圧Ｖｏが急激に上昇してもノードＮＡの昇圧信号電圧Ｖａは緩やかに上昇する。このため、コンパレータ１６は、出力電圧Ｖｏが必要最小電圧Ｖｍを超えた後も暫くの間（時刻ｔ１６までの間）、ＰＷＭ波形を持つ出力信号Ｓｄを出力し続ける。
【００２３】
このコンパレータ１６の出力信号Ｓｄをそのまま用いてＭＯＳＦＥＴ６を駆動すると、出力電圧Ｖｏがオーバーシュートして過大な電圧が発生する虞がある。そこで、過電圧検出回路３０とＡＮＤゲート３５を備え、出力信号Ｓｄを過電圧検出信号Ｓovでマスク処理した信号を用いてＭＯＳＦＥＴ６を駆動する。図３に示す過電圧検出回路３０において、出力電圧ＶｏがＶｚ＋Ｖｆ（＝ＶLMT）以上になるとトランジスタ３４がオンとなり、過電圧検出信号ＳovがＨレベルからＬレベルに変化する。この過電圧検出状態では、出力信号Ｓｄの状態にかかわらずＭＯＳＦＥＴ６はオフとなり昇圧動作は停止する。
【００２４】
以上説明したように、本実施形態の電源用ＩＣ２１に採用した昇圧電源回路２３は、位相補償用コンデンサ２６を備えているので、発振を防止して昇圧動作の安定化が図られる。この位相補償用コンデンサ２６は、オペアンプ１１の出力端子とグランドとの間に設けられているので、出力電圧Ｖｏの低下時に昇圧動作がソフトスタートし、昇圧動作の開始時において出力電圧Ｖｏに重畳するリプルを低減できる。さらに、オペアンプ１１の出力端子と位相補償用コンデンサ２６との間に抵抗１３を設けたので、ＣＲフィルタとしての作用により一層のソフトスタートが可能となる。
【００２５】
図７からも分かるように、昇圧動作に伴い発生するリプルは高い周波数成分を有しているので、当該リプル成分は電源回路２４または駆動回路２５を通して車載制御装置や車載機器（リレーコイルなど）に伝搬され易く、ラジオノイズの原因ともなる。本実施形態によれば、バッテリ電圧ＶＢの変動や負荷変動に起因して昇圧電源回路２３から生じるリプルが小さいので、車載制御装置に与えるノイズの影響およびラジオノイズを低減できる。
【００２６】
過電圧検出回路３０とＡＮＤゲート３５を備え、出力信号Ｓｄを過電圧検出信号Ｓovでマスク処理するので、位相補償用コンデンサ２６を設けたことによる制御遅れが存在しても、出力電圧Ｖｏのオーバーシュートを制限することができる。昇圧電源回路２３は、定電圧出力を目的とするものではなく、その後段に位置する電源回路２４に必要最小電圧Ｖｍ以上の電圧を供給することを目的とするものなので、オーバーシュートによる出力電圧Ｖｏの変動自体は許容される。
【００２７】
電源用ＩＣ２１が低消費電力モードに移行した場合などにイネーブル信号ＳENがＬレベルになると、ＭＯＳＦＥＴ２８と抵抗２９とを介してノードＮＡの電位が５Ｖに固定される。これにより、ＭＯＳＦＥＴ６を確実にオフ状態に維持できるとともに、イネーブル信号ＳENをＨレベルに戻した時に昇圧動作をソフトスタートできる。
【００２８】
（第２の実施形態）
図５は、本発明の第２の実施形態に係る電圧検出回路および過電圧検出回路の回路構成図である。電圧検出回路３７は、分圧用の抵抗３８、３９、４０（抵抗分圧回路に相当）から構成されており、抵抗３９、４０の共通接続点から検出電圧Ｖdetが出力される。過電圧検出回路４１も、この電圧検出回路３７を共用しており、抵抗３８、３９の共通接続点がコンパレータ４２の非反転入力端子に接続されている。
【００２９】
コンパレータ４２の反転入力端子には、制限電圧ＶLMTに相当する電圧Ｖｅ（＝ＶLMT×（Ｒ39＋Ｒ40）／（Ｒ38＋Ｒ39＋Ｒ40））が与えられている。出力電圧Ｖｏが制限電圧ＶLMT以上になるとコンパレータ４２の出力がＨレベルとなり、トランジスタ３４がオンして過電圧検出信号ＳovがＨレベルからＬレベルに変化する。本実施形態によれば、電圧検出回路３７と過電圧検出回路４１とで抵抗３８、３９、４０を共用することができる。
【００３０】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
抵抗１３は必要に応じて設ければよい。
ＭＯＳＦＥＴ２８と抵抗２９による電位固定回路は省略してもよい。
ＭＯＳＦＥＴ６に替えてＩＧＢＴやバイポーラトランジスタを採用してもよい。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施形態を示す昇圧電源回路の構成図
【図２】電源用ＩＣの概略構成図
【図３】過電圧検出回路の構成図
【図４】昇圧電源回路への入力電圧Ｖinが必要最小電圧Ｖｍよりも高い状態から一時的に低い状態となった場合の電圧波形図
【図５】本発明の第２の実施形態を示す電圧検出回路および過電圧検出回路の回路構成図
【図６】従来構成を示す図１相当図
【図７】図４相当図
【符号の説明】
【００３２】
２は電源入力端子、３は電源出力端子、４はリアクトル、５はダイオード、６はＭＯＳＦＥＴ（トランジスタ）、８、３７は電圧検出回路（抵抗分圧回路）、１１はオペアンプ、１３は抵抗、１６はコンパレータ、２３は昇圧電源回路、２６は位相補償用コンデンサ（コンデンサ）、２８はＭＯＳＦＥＴ（電位固定回路）、３０、４１は過電圧検出回路、３５はＡＮＤゲート（駆動制御回路）である。
【図１】
2009273252.tif 000003
【図２】
2009273252.tif 000004
【図３】
2009273252.tif 000005
【図４】
2009273252.tif 000006
【図５】
2009273252.tif 000007
【図６】
2009273252.tif 000008
【図７】
2009273252.tif 000009