(57)【要約】【課題】高耐圧の主スイッチ素子を用いなくとも、広範囲でＺＶＳまたはＺＣＳ制御が可能な低損失の電源回路を提供する。【解決手段】直流入力電圧をオンオフする主スイッチ素子Ｍ１と、前記主スイッチ素子Ｍ１をソフトスイッチングするための共振回路１２と、前記主スイッチＭ１の出力電圧を平滑化するＬＣフィルタ回路１４を備えた共振型スイッチング電源回路１０であって、前記共振型スイッチング電源回路１０の入力電圧値Ｖｉｎまたは出力電流値Ｉｏに基づいて前記共振回路１２を複数の共振状態の何れかに切り替えるスイッチ素子Ｍ３を備える。【選択図】図４
2009017749.tif 000002
【特許請求の範囲】
【請求項１】
直流入力電圧をオンオフする主スイッチ素子と、前記主スイッチ素子をソフトスイッチングするための共振回路と、前記主スイッチの出力電圧を平滑化するＬＣフィルタ回路を備えた共振型スイッチング電源回路であって、
前記共振型スイッチング電源回路の入力電圧値または出力電流値に基づいて前記共振回路を複数の共振状態の何れかに切り替えるスイッチ素子を備えている電源回路。
【請求項２】
前記共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、前記入力電圧値または出力電流値に基づいて前記共振回路を電圧共振または複合共振の何れかの共振状態に切り替えるスイッチ素子を備えている請求項１記載の電源回路。
【請求項３】
前記共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、前記入力電圧値または出力電流値に基づいて前記共振回路を複合共振または電流共振の何れかの共振状態に切り替えるスイッチ素子を備えている請求項１記載の電源回路。
【請求項４】
前記共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、前記入力電圧値または出力電流値に基づいて前記共振回路を電圧共振、複合共振または電流共振の何れかの共振状態に切り替えるスイッチ素子を備えている請求項１記載の電源回路。
【請求項５】
前記共振回路が複数の電圧共振用キャパシタを備えた電圧共振回路で構成され、前記入力電圧値または出力電流値に基づいて電圧共振振幅が異なる共振状態に切り替えるスイッチ素子を備えている請求項１記載の電源回路。
【請求項６】
前記共振回路が複数の電流共振用キャパシタを備えた電流共振回路で構成され、前記入力電圧値または出力電流値に基づいて、電流共振振幅が異なる共振状態に切り替えるスイッチ素子を備えている請求項１記載の電源回路。
【請求項７】
請求項１から６の何れかに記載の共振型スイッチング電源回路に対して、その出力電圧及び前記共振回路の共振状態に基づいて前記主スイッチ素子を制御する出力電圧制御部と、前記共振型スイッチング電源回路の入力電圧値または出力電流値に基づいて前記スイッチ素子を切り替える共振状態制御部を備えている電源制御装置。
【請求項８】
請求項１から６の何れかに記載の共振型スイッチング電源回路と、請求項７記載の共振型スイッチング電源制御装置を備えて構成される電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路、電源制御装置、及び、電源装置に関する。
【背景技術】
【０００２】
バッテリや商用電源を整流した直流電源から所定レベルの直流電力を供給するスイッチングレギュレータとして、スイッチング損失を低減するために、主スイッチに電圧共振回路を設けてＺＶＳ（Zero  Volt  Switching）制御し、或は主スイッチに電流共振回路を設けてＺＣＳ（Zero  Current  Switching）制御する共振型スイッチング電源回路が注目されている。
【０００３】
例えば、特許文献１には、変動の大きな負荷に対して効率が高く安定した給電が可能なスイッチング電源を提供することを目的として、パルス幅変調方式の第一のスイッチング電源と共振形の第二のスイッチング電源の各出力端子を接続し、出力電流に基づいて第二のスイッチング電源のみをオンオフ動作させるオンオフ切り替え手段を備えたスイッチング電源が提案されている。
【０００４】
【特許文献１】特許第２９７１９５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、共振型スイッチング電源回路では、ＺＶＳ或はＺＣＳが成立する入力電圧及び出力電流の範囲が限られており、その範囲を逸脱するとスイッチング損失が急激に増大して主スイッチの許容損失を超えて熱破壊を招く虞があるという問題があった。
【０００６】
例えば、図１（ａ）に示すようなインダクタＬ１（インダクタンスＬ１）とキャパシタＣ１（キャパシタンスＣ１）で構成される共振回路を備えた電圧共振型スイッチング電源回路では、主スイッチ素子Ｍ１のオフ時の共振電圧振幅Ｖａｍｐが〔数１〕で表され、入力電圧Ｖｉｎを中心に共振するため、入力電圧Ｖｉｎ及び出力電流Ｉｏが所定範囲であれば、図２（ａ）に示すようにＺＶＳが成立するが、入力電圧Ｖｉｎが上昇すると、図２（ｂ）に示すように共振電圧がＶｉｎの上昇に伴って上方にドリフトしてＺＶＳが実現できなくなる。
【０００７】
また、出力電流Ｉｏが減少すると、図２（ｃ）に示すように共振電圧振幅Ｖａｍｐが小さくなり、同様にＺＶＳが実現できなくなる。
【数１】
2009017749.tif 000003
【０００８】
また、図１（ｂ）に示すようなインダクタＬ１とキャパシタＣ１のキャパシタで構成される共振回路を備えた電流共振型スイッチング電源回路でも、出力電流Ｉｏを中心に電流共振するため、入力電圧の低下による電流共振振幅の低下や、出力電流増加時の電流共振振幅の上方へのドリフトにより、同様にＺＣＳが実現できなくなる。
【０００９】
図３（ａ）に示すように、電圧共振型スイッチング電源回路のＺＶＳ制御可能範囲は、入力電圧Ｖｉｎが上昇するとともに、また出力電流Ｉｏが減少するとともに狭まり、図３（ｂ）に示すように、電流共振型スイッチング電源回路のＺＣＳ制御可能範囲は、入力電圧Ｖｉｎが低下するとともに、また出力電流Ｉｏが像化するとともに狭まるのである。
【００１０】
そこで、図１（ｃ）に示すように、電圧共振型スイッチング電源回路に電流共振用のキャパシタＣ２を加え、主スイッチ素子Ｍ１がオン時に起こる共振現象により共振用インダクタＬ１の電流値を増大させた複合共振型スイッチング電源回路を構成することにより、電圧共振方式よりも広範囲でＺＶＳを成立させることが可能となるが、その背反として共振電流振幅及び共振電圧振幅が増大し、高耐圧の主スイッチ素子が必要となるばかりか、主スイッチ素子の損失も増大するという問題がある。
【００１１】
本発明の目的は、上述した従来の問題点に鑑み、高耐圧の主スイッチ素子を用いなくとも、広範囲でＺＶＳまたはＺＣＳ制御が可能な低損失の電源回路、及び、前記電源回路を制御する電源制御装置を提供する点にある。
【課題を解決するための手段】
【００１２】
上述の目的を達成するため、本発明による電源回路の特徴構成は、直流入力電圧をオンオフする主スイッチ素子と、前記主スイッチ素子をソフトスイッチングするための共振回路と、前記主スイッチの出力電圧を平滑化するＬＣフィルタ回路を備えた共振型スイッチング電源回路であって、前記共振型スイッチング電源回路の入力電圧値または出力電流値に基づいて前記共振回路を複数の共振状態の何れかに切り替えるスイッチ素子を備えている点にある。
【００１３】
例えば、前記共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、前記入力電圧値または出力電流値に基づいて前記共振回路を電圧共振または複合共振の何れかの共振状態に切り替えるスイッチ素子を備えていることが好ましい。
【００１４】
つまり、共振型スイッチング電源回路の入力電圧値または出力電流値に基づいてスイッチ素子を切り替えることにより、共振回路がＺＶＳまたはＺＣＳ制御が可能な適正な共振状態に切り替えられるのである。
【発明の効果】
【００１５】
本発明によれば、高耐圧の主スイッチ素子を用いなくとも、広範囲でＺＶＳまたはＺＣＳ制御が可能な低損失の電源回路、及び、前記電源回路を制御する電源制御装置を提供することができるようになった。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明による共振型スイッチング電源装置の一例を説明する。
【００１７】
共振型スイッチング電源装置１（以下、単に「電源装置」と記す。）は、図４に示すように、共振型スイッチング電源回路１０８（以下、単に「電源回路」と記す。）と、共振型スイッチング電源制御装置２０（以下、単に、「電源制御装置」と記す。）を備えて構成される。
【００１８】
電源回路１０は、バッテリＢから供給される直流入力電圧を遮断または導通するＭＯＳ−ＦＥＴでなる主スイッチ素子Ｍ１と、主スイッチ素子Ｍ１をソフトスイッチングするためのＬＣ共振回路１２と、主スイッチ素子Ｍ１の出力電圧を平滑化するＬＣフィルタ回路１４と、電源回路１０の入力電圧値または出力電流値に基づいて前記共振回路１２を複数の共振状態の何れかに切り替えるＭＯＳ−ＦＥＴでなるスイッチ素子Ｍ３を備え、ＬＣフィルタ回路１４の出力端子が負荷側に接続されて負荷電流Ｉｏが供給されるように構成されている。
【００１９】
電源制御装置２０は、半導体集積回路で構成され、電源回路１０に対して、その出力電圧及び共振回路の共振状態に基づいて主スイッチ素子Ｍ１を導通または遮断制御する出力電圧制御部２１と、共振型スイッチング電源回路１０の入力電圧値Ｖｉｎまたは出力電流値Ｉｏに基づいてスイッチ素子Ｍ３を切り替える共振状態制御部２６を備えている。
【００２０】
出力電圧制御部２１は、一例として、電源回路１０の出力電圧を抵抗分圧回路１６によってモニタし、モニタ電圧と基準電圧を入力する帰還増幅器２２と、その出力で周波数を変化させる可変周波数オッシレータ（ＶＦＯ）２３と、主スイッチ素子Ｍ１の端子電圧がゼロ電圧またはゼロ電流となるタイミングを検出するゼロクロス検出部２５と、可変周波数オッシレータ２３の出力に基づいてゼロクロス検出部２５で検出されたゼロクロスのタイミングで主スイッチＭ１をオンオフ制御するワンショットマルチバイブレータ２４を備えて構成される。
【００２１】
尚、出力電圧制御部２１は、電圧共振の場合には主スイッチＭ１のオン期間を調整し、電流共振の場合には主スイッチのオフ期間を調整する。共振型スイッチング電源回路１０の出力電圧が所定の目標電圧になるように、主スイッチ素子Ｍ１の端子電圧がゼロ電圧またはゼロ電流となるタイミングで主スイッチＭ１を導通または遮断制御する回路であれば、出力電圧制御部２１は上述の構成に限るものではない。
【００２２】
共振状態制御部２６は、電源回路１０の入力電圧値と所定の基準電圧値とを比較し、または、電源回路１０の出力電流値と所定の基準電流値とを比較する比較回路２７，２８の何れかまたは双方を備え、比較回路２７，２８の出力により共振回路１２に備えたスイッチ素子Ｍ３を切り替えることにより複数の共振状態の何れかに切り替える。
【００２３】
以下、電源回路１０及び共振状態制御部２６の種々の具体例を詳述する。
【００２４】
図５（ａ）に示す電源回路１０は、主スイッチ素子Ｍ１がオフの期間に主スイッチ素子Ｍ１の両端の電圧を共振させるキャパシタＣ１とインダクタＬ１で構成される電圧共振回路１２ａと、主スイッチ素子Ｍ１がオンの期間に流れる電流を共振させるキャパシタＣ２とインダクタＬ１で構成される電流共振回路１２ｂを備えた複合共振回路１２を備えて構成され、電流共振用のキャパシタＣ２がＭＯＳ−ＦＥＴでなるスイッチＭ３を介して接地され、インダクタＬ１がＭＯＳ−ＦＥＴでなる同期整流用のスイッチ素子Ｍ２を介して接地されている。尚、図中、ＩＣと記載されているブロックは上述の半導体集積回路で構成される電源制御装置２０である。
【００２５】
ＬＣフィルタ回路１４を構成するインダクタＬｏの後段に出力電流値を検出する抵抗Ｒ１が接続され、当該抵抗Ｒ１の両端電圧が共振状態制御部２６に入力され、差動増幅回路２９の出力が比較回路２７に入力されている。
【００２６】
図５（ｂ）に示すように、共振状態制御部２６は、抵抗Ｒ１によりモニタされる出力電流値Ｉｏが所定の基準電流値以下に減少したときに、スイッチ素子Ｍ３を導通制御して複合共振動作させることにより、共振用インダクタＬ１の電流値を増大させて低負荷までＺＶＳ動作可能に制御し、出力電流値Ｉｏが所定の基準電流値より増加したときに、スイッチ素子Ｍ３を遮断制御して電圧共振動作させることにより、電圧共振振幅及び電流共振振幅を抑制しながらＺＶＳ動作可能に制御し、以って電力変換効率を向上させる。
【００２７】
上述したような抵抗Ｒ１によりモニタされる出力電流値Ｉｏに基づいてスイッチ素子Ｍ３を切り替えるように構成された共振状態制御部２６（２７，２９）に替えて、或は、そのような機能を備えた共振状態制御部２６に加えて、電源回路１０の入力電圧値Ｖｉｎに基づいてスイッチ素子Ｍ３を切り替える共振状態制御部２６（２８）を備えてもよい。
【００２８】
図５（ｃ）に示すように、共振状態制御部２６（２８）は、モニタされる入力電圧値Ｖｉｎが所定の基準電圧値以下に減少したときに、スイッチ素子Ｍ３を遮断制御して電圧共振動作させることにより、電圧共振振幅及び電流共振振幅を抑制しながらＺＶＳ動作可能に制御し、出力電圧値Ｖｉｎが所定の基準電圧値より増加したときに、スイッチ素子Ｍ３を導通制御して複合共振動作させることにより、共振用インダクタＬ１の電流値を増大させてＺＶＳ動作可能に制御し、以って電力変換効率を向上させるのである。
【００２９】
つまり、電源回路は、共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、入力電圧値または出力電流値に基づいて共振回路を電圧共振または複合共振の何れかの共振状態に切り替えるスイッチ素子を備えて構成されている。
【００３０】
尚、スイッチ素子Ｍ３はＭＯＳ−ＦＥＴに限るものではなく、バイポーラトランジスタ等、導通と遮断を切り替えることができる任意のスイッチ素子を使用できる。また、主スイッチ素子Ｍ１に対する複合共振回路１２も図示した構成に限るものではなく、主スイッチＭ１のオフ時にその両端電圧を共振させる電圧共振回路を備えるものであれば、例えば、図６（ａ），（ｂ），（ｃ）に示すような様々な回路構成を採用することができる。共振用インダクタＬ１とキャパシタＣ１は主スイッチＭ１に対して電源側または出力側の何れに接続されていても電圧共振現象が起こり、キャパシタＣ１の一端はグランドや電源等、交流的に接地されたノードであれば接続可能である。
【００３１】
図７（ａ）に示す電源回路１０は、主スイッチ素子Ｍ１がオフの期間に主スイッチ素子Ｍ１の両端の電圧を共振させるキャパシタＣ１とインダクタＬ１で構成される電圧共振回路１２ａと、主スイッチ素子Ｍ１がオンの期間に流れる電流を共振させるキャパシタＣ２とインダクタＬ１で構成される電流共振回路１２ｂを備えた複合共振回路１２を備えて構成され、電圧共振用のキャパシタＣ１がＭＯＳ−ＦＥＴでなるスイッチＭ３を介して接地され、インダクタＬ１がＭＯＳ−ＦＥＴでなる同期整流用のスイッチ素子Ｍ２を介して接地されている。
【００３２】
図５（ａ）と同様に、ＬＣフィルタ回路１４を構成するインダクタＬｏの後段に出力電流値を検出する抵抗Ｒ１が接続され、抵抗Ｒ１の両端電圧が共振状態制御部２６に入力されている。
【００３３】
図７（ｂ）に示すように、共振状態制御部２６は、抵抗Ｒ１によりモニタされる出力電流値Ｉｏが所定の基準電流値以下に減少したときに、スイッチ素子Ｍ３を遮断制御して電流共振動作させることにより、無負荷まで低損失のＺＣＳ動作可能に制御し、出力電流値Ｉｏが所定の基準電流値より増加したときに、スイッチ素子Ｍ３を導通制御して複合共振動作させることにより、低損失のＺＶＳ動作可能に制御し、以って電力変換効率を向上させる。
【００３４】
この場合も、上述したような抵抗Ｒ１によりモニタされる出力電流値Ｉｏに基づいてスイッチ素子Ｍ３を切り替えるように構成された共振状態制御部２６（２７，２９）に替えて、或は、そのような共振状態制御部２６（２７，２９）に加えて、電源回路の入力電圧値Ｖｉｎに基づいてスイッチ素子Ｍ３を切り替える共振状態制御部２６（２８）を備えてもよい。
【００３５】
図７（ｃ）に示すように、共振状態制御部２６は、モニタされる入力電圧値Ｖｉｎが所定の基準電圧値以下に減少したときに、スイッチ素子Ｍ３を導通制御して複合共振動作させることにより、共振用インダクタＬ１の電流値を増大させてＺＶＳ動作可能に制御し、出力電圧値Ｖｉｎが所定の基準電圧値より増加したときに、スイッチ素子Ｍ３を遮断制御して電流共振動作させることにより、無負荷まで低損失のＺＣＳ動作可能に制御し、以って電力変換効率を向上させるのである。
【００３６】
つまり、電源回路は、共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、入力電圧値または出力電流値に基づいて共振回路を複合共振または電流共振の何れかの共振状態に切り替えるスイッチ素子を備えて構成されている。
【００３７】
尚、この場合も、スイッチ素子Ｍ３はＭＯＳ−ＦＥＴに限るものではなく、バイポーラトランジスタ等、導通と遮断を切り替えることができる任意のスイッチ素子を使用できる。また、主スイッチ素子Ｍ１に対する複合共振回路も図示した構成に限るものではなく、主スイッチＭ１のオン時にその電流を共振させる電流共振回路を備えるものであれば、例えば、図８（ａ），（ｂ），（ｃ）に示すような様々な回路構成を採用することができる。共振用インダクタＬ１は主スイッチＭ１に対して電源側または出力側の何れに接続されていても電流共振現象が起こり、キャパシタＣ２の一端はグランドや電源等交流的に接地されたノードであれば接続可能である。
【００３８】
図９（ａ）に示す電源回路１０は、主スイッチ素子がオフの期間に主スイッチ素子Ｍ１の両端の電圧を共振させるキャパシタＣ１とインダクタＬ１で構成される電圧共振回路１２ａと、主スイッチ素子Ｍ１がオンの期間に流れる電流を共振させるキャパシタＣ２とインダクタＬ１で構成される電流共振回路１２ｂを備えた複合共振回路１２を備えて構成され、電圧共振用のキャパシタＣ１がＭＯＳ−ＦＥＴでなるスイッチＭ３を介して接地されるとともに、電流共振用のキャパシタＣ２がＭＯＳ−ＦＥＴでなるスイッチＭ４を介して接地され、インダクタＬ１がＭＯＳ−ＦＥＴでなる同期整流用のスイッチ素子Ｍ２を介して接地されている。
【００３９】
図５（ａ），図７（ａ）と同様に、ＬＣフィルタ回路を構成するインダクタＬｏの後段に出力電流値を検出する抵抗Ｒ１が接続され、抵抗Ｒ１の両端電圧が共振状態制御部２６に入力されている。
【００４０】
図９（ｂ）に示すように、共振状態制御部２６は、抵抗Ｒ１によりモニタされる出力電流値Ｉｏを異なる閾値で比較する二つの比較回路２７，２７を備え、出力電流値Ｉｏが所定の第一基準電流値以下に減少したときに、スイッチ素子Ｍ３を遮断制御するとともにスイッチ素子Ｍ４を導通制御して電流共振動作させることにより、無負荷まで低損失のＺＣＳ動作可能に制御し、出力電流値Ｉｏが第一基準電流値より高い第二基準電流値より増加したときに、スイッチ素子Ｍ３を導通制御するとともにスイッチ素子Ｍ４を遮断制御して電圧共振動作させることにより、電圧共振振幅及び電流共振振幅を抑制しながらＺＶＳ動作可能に制御し、さらに、出力電流値Ｉｏが第一基準電流値と第二基準電流値の間の値をとるときに、スイッチ素子Ｍ３及びスイッチ素子Ｍ４をともに導通制御して複合共振動作させることにより、共振用インダクタＬ１の電流値を増大させて低負荷までＺＶＳ動作可能に制御する。
【００４１】
同様に、上述したような抵抗Ｒ１によりモニタされる出力電流値Ｉｏに基づいてスイッチ素子Ｍ３を切り替えるように構成された共振状態制御部２６（２７，２９）に替えて、或は、そのような共振状態制御部に加えて、電源回路１０の入力電圧値Ｖｉｎに基づいてスイッチ素子Ｍ３を切り替える共振状態制御部２６（２８）を備えてもよい。
【００４２】
図９（ｃ）に示すように、共振状態制御部２６は、モニタされる入力電圧値Ｖｉｎを異なる閾値で比較する二つの比較回路２８，２８を備え、入力電圧値Ｖｉｎが所定の第一基準電圧値以下に減少したときに、スイッチ素子Ｍ３を導通制御するとともにスイッチ素子Ｍ４を遮断制御して電圧共振動作させることにより、電圧共振振幅及び電流共振振幅を抑制しながらＺＶＳ動作可能に制御し、入力電圧値Ｖｉｎが第一基準電圧値より高い第二基準電圧値より増加したときに、スイッチ素子Ｍ３を遮断制御するとともにスイッチ素子Ｍ４を導通制御して電流圧共振動作させることにより、低損失のＺＣＳ動作可能に制御し、さらに、入力電圧値Ｖｉｎが第一基準電圧値と第二基準電圧値の間の値をとるときに、スイッチ素子Ｍ３及びスイッチ素子Ｍ４をともに導通制御して複合共振動作させることにより、共振用インダクタＬ１の電流値を増大させてＺＶＳ動作可能に制御するのである。
【００４３】
つまり、電源回路は、共振回路が電圧共振回路と電流共振回路を備えた複合共振回路で構成され、入力電圧値または出力電流値に基づいて共振回路を電圧共振、複合共振または電流共振の何れかの共振状態に切り替えるスイッチ素子を備えて構成されている。
【００４４】
このような電源回路１０によれば、出力負荷電流Ｉｏの変動に対して、図５から図８に示した何れの共振型スイッチング電源回路１０よりもさらに主スイッチ素子Ｍ１の損失を低減させることが可能となる。
【００４５】
図１０（ａ）に示す電源回路１０は、主スイッチ素子がオフの期間に主スイッチ素子Ｍ１の両端の電圧を共振させる複数のキャパシタ（本実施形態では二つのキャパシタＣ１，Ｃ２）とインダクタＬ１を備えた電圧共振回路１２ａを備えて構成され、少なくとも一方のキャパシタＣ１がＭＯＳ−ＦＥＴでなるスイッチＭ３を介して接地され、インダクタＬ１がＭＯＳ−ＦＥＴでなる同期整流用のスイッチ素子Ｍ２を介して接地されている。
【００４６】
上述と同様に、ＬＣフィルタ回路を構成するインダクタＬｏの後段に出力電流値を検出する抵抗Ｒ１が接続され、抵抗Ｒ１の両端電圧が共振状態制御部２６に入力されている。
【００４７】
図１０（ｂ）に示すように、共振状態制御部２６は、抵抗Ｒ１によりモニタされる出力電流値Ｉｏが所定の基準電流値以下に減少したときに、スイッチ素子Ｍ３を遮断制御して電圧共振振幅を大きくすることによりＺＶＳ動作可能に制御し、出力電流値Ｉｏが所定の基準電流値より増加したときに、スイッチ素子Ｍ３を導通制御して電圧共振振幅を小さくすることによりＺＶＳ動作可能に制御し、以って電力変換効率を向上させる。
【００４８】
このような電圧共振型の電源回路１０は、既述したように、入力電圧Ｖｉｎを中心に共振し、出力電流Ｉｏが減少すると共振電圧振幅Ｖａｍｐが小さくなりＺＶＳが実現できなくなる。主スイッチ素子Ｍ１のオフ時の共振電圧振幅Ｖａｍｐは〔数２〕で表されるため、出力電流値Ｉｏに基づいてスイッチ素子Ｍ３を制御することにより共振電圧振幅Ｖａｍｐを調整して、ＺＶＳ動作を実現するものである。
【数２】
2009017749.tif 000004
【００４９】
この場合も上述したような抵抗Ｒ１によりモニタされる出力電流値Ｉｏに基づいてスイッチ素子Ｍ３を切り替えるように構成された共振状態制御部２６（２７，２９）に替えて、或は、そのような機能を備えた共振状態制御部に加えて、共振型スイッチング電源回路１０の入力電圧値Ｖｉｎに基づいてスイッチ素子Ｍ３を切り替える共振状態制御部２６（２８）を備えてもよい。
【００５０】
図１０（ｃ）に示すように、共振状態制御部２６は、モニタされる入力電圧値Ｖｉｎが所定の基準電圧値以下に減少したときに、スイッチ素子Ｍ３を導通制御して、電圧共振振幅を小さくしてＺＶＳ動作可能に制御し、入力電圧値Ｖｉｎが所定の基準電圧値より増加したときに、スイッチ素子Ｍ３を遮断制御して、電圧共振振幅を大きくしてＺＶＳ動作可能に制御し、以って電力変換効率を向上させるのである。
【００５１】
つまり、電源回路は、共振回路が複数の電圧共振用キャパシタを備えた電圧共振回路で構成され、入力電圧値または出力電流値に基づいて電圧共振振幅が異なる共振状態に切り替えるスイッチ素子を備えて構成されている。
【００５２】
尚、共振用のキャパシタは二つに限るものではなく、三つ以上のキャパシタと各キャパシタに接続されたスイッチ素子備えて、共振状態制御部２６が各スイッチ素子の導通状態を制御して複数段に切り替えるように構成するものであってもよい。例示では、共振周波数を変化させるためのキャパシタを並列接続し、各キャパシタを電圧共振回路に組込むスイッチ素子を設けているが、共振周波数を変化させるためのキャパシタを直列接続し、各キャパシタを短絡させるスイッチ素子を設けるような構成であってもよい。
【００５３】
図１０（ａ）に示す電圧共振回路１２ａも、主スイッチＭ１のオフ時にその両端電圧を共振させる電圧共振回路であれば、上述した、図６（ａ），（ｂ），（ｃ）に示すような様々な電圧共振回路を採用することができ、各回路に示される電圧共振用のキャパシタを複数備え、何れかのキャパシタにスイッチ素子を接続すればよい。尚、図６には電流共振用のキャパシタも組み込まれているが、本実施形態では不要である。
【００５４】
図１１（ａ）に示す電源回路１０は、主スイッチ素子Ｍ１が導通時に流れる電流を共振させる複数のキャパシタ（本実施形態では二つのキャパシタＣ１，Ｃ２）とインダクタＬ１を備えた電流共振回路１２ｂを備えて構成され、少なくとも一方のキャパシタＣ１がＭＯＳ−ＦＥＴでなるスイッチＭ３を介して接地され、インダクタＬ１がＭＯＳ−ＦＥＴでなる同期整流用のスイッチ素子Ｍ２を介して接地されている。
【００５５】
上述と同様に、ＬＣフィルタ回路１４を構成するインダクタＬｏの後段に出力電流値を検出する抵抗Ｒ１が接続され、抵抗Ｒ１の両端電圧が共振状態制御部２６に入力されている。
【００５６】
図１１（ｂ）に示すように、共振状態制御部２６は、抵抗Ｒ１によりモニタされる出力電流値Ｉｏが所定の基準電流値以下に減少したときに、スイッチ素子Ｍ３を遮断制御し、出力電流値Ｉｏが所定の基準電流値より増加したときに、スイッチ素子Ｍ３を導通制御して、電流共振振幅を調整することによりＺＣＳ動作可能に制御し、以って電力変換効率を向上させる。
【００５７】
上述の電流共振型の電源回路１０は、出力電流Ｉｏを中心に共振し、出力電流Ｉｏが増加すると共振電流振幅Ｉａｍｐが上方にドリフトしてＺＣＳが実現できなくなる。主スイッチ素子Ｍ１のオン時の共振電流振幅Ｉａｍｐは〔数３〕で表されるため、出力電流値Ｉｏに基づいてスイッチ素子Ｍ３を制御することにより共振電流振幅Ｉａｍｐを調整して、ＺＣＳ動作を実現するものである。
【数３】
2009017749.tif 000005
【００５８】
この場合も上述したような抵抗Ｒ１によりモニタされる出力電流値Ｉｏに基づいてスイッチ素子Ｍ３を切り替えるように構成された共振状態制御部２６（２７，２９）に替えて、或は、そのような機能を備えた共振状態制御部に加えて、電源回路１０の入力電圧値Ｖｉｎに基づいてスイッチ素子Ｍ３を切り替える共振状態制御部２６（２８）を備えてもよい。
【００５９】
図１１（ｃ）に示すように、共振状態制御部２６は、モニタされる入力電圧値Ｖｉｎが所定の基準電圧値以下に減少したときに、スイッチ素子Ｍ３を導通制御して、電流共振振幅を大きくしてＺＣＳ動作可能に制御し、入力電圧値Ｖｉｎが所定の基準電圧値より増加したときに、スイッチ素子Ｍ３を遮断制御して、低損失でＺＣＳ動作可能に制御し、以って電力変換効率を向上させるのである。
【００６０】
つまり、電源回路は、共振回路が複数の電流共振用キャパシタを備えた電流共振回路で構成され、入力電圧値または出力電流値に基づいて、電流共振振幅が異なる共振状態に切り替えるスイッチ素子を備えて構成されている。
【００６１】
尚、この場合も、共振用のキャパシタは二つに限るものではなく、三つ以上のキャパシタと各キャパシタに接続されたスイッチ素子備えて、共振状態制御部２６が各スイッチ素子の導通状態を制御して複数段に切り替えるように構成するものであってもよい。例示では、共振周波数を変化させるためのキャパシタを並列接続し、各キャパシタを電流共振回路に組込むスイッチ素子を設けているが、共振周波数を変化させるためのキャパシタを直列接続し、各キャパシタを短絡させるスイッチ素子を設けるような構成であってもよい。
【００６２】
図１１（ａ）に示す電流共振回路１２ｂも、主スイッチＭ１のオン時に流れる電流を共振させる電流共振回路であれば、上述した、図８（ａ），（ｂ），（ｃ）に示すような様々な電流共振回路を採用することができ、各回路に示される電流共振用のキャパシタを複数備え、何れかのキャパシタにスイッチ素子を接続すればよい。尚、図８には電圧共振用のキャパシタも組み込まれているが、本実施形態では不要である。
【００６３】
即ち、本発明による電源制御装置は、上述した何れかの電源回路に対して、その出力電圧及び共振回路の共振状態に基づいて主スイッチ素子を制御する出力電圧制御部と、電源回路の入力電圧値または出力電流値に基づいてスイッチ素子を切り替える共振状態制御部を備えて構成されるものであり、上述したように、半導体集積回路により構成されることが好ましい。また、その場合に、共振状態を切り替えるスイッチ素子Ｍ３，Ｍ４が集積回路に組み込まれることがさらに好ましい。
【００６４】
また、当該電源装置１は、図１２に示すように、一枚の電源基板上に構成され、バッテリから所定の直流電圧を生成して給電する車載電子機器を構成する制御基板上に好適に組み込むことができる。電子機器として、例えば、オーディオ機器及びオーディオ機器を制御するマイクロコンピュータを備えた制御装置等の電子機器や、エンジンや変速装置等の車両の機能ブロックを制御するマイクロコンピュータを備えた電子制御装置を挙げることができる。さらに当該共振型スイッチング電源装置は、商用電源を整流した直流電圧から所定の直流電圧を生成して給電するＯＡ機器やオーディオ機器等、車載機器以外の電子機器に組み込むことも可能である。
【００６５】
上述した何れの実施形態においても、共振状態制御部２６を出力電流値Ｉｏ及び入力電圧値Ｖｉｎの双方の値に基づいてスイッチ素子を切り替え可能に構成する場合には、出力電流値Ｉｏと入力電圧値Ｖｉｎの何れか一方の値に基づいて優先的に共振状態を切り替える優先切替部をさらに備えるものであってもよい。
【００６６】
例えば、電源装置１が組み込まれるシステムで、負荷変動が電源変動より大きなシステムでは、優先的に出力電流値Ｉｏに基づいてスイッチ素子を切り替え、逆に電源変動が負荷変動より大きなシステムでは、優先的に入力電圧値Ｖｉｎに基づいてスイッチ素子を切り替えるように構成すれば、より汎用的な電源装置１を実現することができる。例えば優先切替部を何れかに設定するための入力ピンをＩＣに備え、当該入力ピンに入力される電圧に基づいて出力電流値Ｉｏと入力電圧値Ｖｉｎの何れを優先させるかを決定するような回路を設ければい。
【００６７】
上述した複合共振回路１２を構成する電圧共振回路１２ａに、図１０（ａ）に示すような電圧共振回路を採用してもよいし、複合共振回路１２を構成する電流共振回路１２ｂに、図１１（ａ）に示すような電流共振回路を採用してもよい。この場合、さらに広い範囲で電力変換効率を向上させることができる。
【００６８】
さらに、このような回路構成に、出力電流値Ｉｏ及び入力電圧値Ｖｉｎの双方の値に基づいてスイッチ素子を切り替え可能な共振状態制御部２６を組み合わせると、安定して低損失なＺＶＳ制御またはＺＣＳ制御を行なうことができるようになる。
【００６９】
上述した何れの実施形態においても、出力電流値Ｉｏまたは入力電圧値Ｖｉｎに基づいて共振状態を切り替えるための基準電流値または基準電圧値は特に限定されるものではなく、電源装置が組み込まれるシステムの入力電圧や負荷容量に応じて適宜設定される値である。
【００７０】
上述した実施形態では、入力電圧より低い値の出力電圧に変換する降圧型の電源回路１０を例に説明したが、本発明の対象は降圧型に限定されるものではなく、昇圧型や昇降圧型の電源回路１０にも適用できることはいうまでもない。
【００７１】
尚、上述した各実施形態は、本発明の一例に過ぎず、本発明の作用効果を奏する範囲において各ブロックの具体的構成等を適宜変更設計できることは言うまでもない。
【図面の簡単な説明】
【００７２】
【図１】従来の共振型スイッチング電源回路を示し、（ａ）は電圧共振型スイッチング電源回路の回路図、（ｂ）は電流共振型スイッチング電源回路の回路図、（ｃ）は複合共振型スイッチング電源回路の回路図
【図２】電圧共振型スイッチング電源回路によるＺＶＳ制御の説明図であり、（ａ）は適正なＺＶＳ制御の説明図、（ｂ）は入力電圧が上昇して不十分なＺＶＳ制御となる説明図、（ｃ）は出力電流が低下して不十分なＺＶＳ制御となる説明図
【図３】（ａ）は電圧共振型スイッチング電源回路のＺＶＳ制御可能な範囲を示す説明図、（ｂ）は電流共振型スイッチング電源回路のＺＣＳ制御可能な範囲を示す説明図
【図４】本発明による共振型スイッチング電源装置の回路ブロック構成図
【図５】（ａ）は本発明による第一の複合共振型スイッチング電源回路の回路図、（ｂ）は出力電流に基づく動作説明図、（ｃ）は入力電圧に基づく動作説明図
【図６】本発明による第一の複合共振型スイッチング電源回路に組み込まれる電圧共振回路の回路図
【図７】（ａ）は本発明による第二の複合共振型スイッチング電源回路の回路図、（ｂ）は出力電流に基づく動作説明図、（ｃ）は入力電圧に基づく動作説明図
【図８】本発明による第二の複合共振型スイッチング電源回路に組み込まれる電流共振回路の回路図
【図９】（ａ）は本発明による第三の複合共振型スイッチング電源回路の回路図、（ｂ）は出力電流に基づく動作説明図、（ｃ）は入力電圧に基づく動作説明図
【図１０】（ａ）は本発明による電圧共振型スイッチング電源回路の回路図、（ｂ）は出力電流に基づく動作説明図、（ｃ）は入力電圧に基づく動作説明図
【図１１】（ａ）は本発明による電流共振型スイッチング電源回路の回路図、（ｂ）は出力電流に基づく動作説明図、（ｃ）は入力電圧に基づく動作説明図
【図１２】本発明による共振型スイッチング電源装置の説明図
【符号の説明】
【００７３】
１：共振型スイッチング電源装置
１０：共振型スイッチング電源回路
１２：共振回路
１２ａ：電圧共振回路
１２ｂ：電流共振回路
１４：ＬＣフィルタ回路
２０：共振型スイッチング電源制御装置
２１：出力電圧制御部
２６：共振状態制御部
Ｍ１：主スイッチ素子
Ｌ１：インダクタ
Ｃ１，Ｃ２：キャパシタ
Ｍ３、Ｍ４：スイッチ素子
【図１】
2009017749.tif 000006
【図２】
2009017749.tif 000007
【図３】
2009017749.tif 000008
【図４】
2009017749.tif 000009
【図５】
2009017749.tif 000010
【図６】
2009017749.tif 000011
【図７】
2009017749.tif 000012
【図８】
2009017749.tif 000013
【図９】
2009017749.tif 000014
【図１０】
2009017749.tif 000015
【図１１】
2009017749.tif 000016
【図１２】
2009017749.tif 000017