(57)【要約】【課題】様々な要因により変化する、マスクパターンの疎密差に起因して生じる寸法差を確実に制御して当該寸法差を可及的に低減させ、形成される半導体装置のパターンを疎密差に依存することなく高精度に形成することを可能とし、信頼性の高い半導体装置を実現する。【解決手段】ステップＳ１では、予め取得された、露光装置で照射する露光光の露光量と疎パターン及び密パターンの各寸法の変化との第１の相関関係を用いて、疎パターンと密パターンとの寸法差に対応した露光量を決定する。ステップＳ２では、予め取得された、疎パターン及び密パターンにおけるエッチング時間とエッチングシフト量との第２の相関関係を用いて、第１の相関関係により決定された露光量による疎パターン及び密パターンをそれぞれ所期の寸法とするためのエッチングシフト量に対応したエッチング時間を決定する。【選択図】図２
2009259982.tif 000002
【特許請求の範囲】
【請求項１】
リソグラフィー及びエッチングにより、単一のパターンである疎パターンと複数のパターンが近接してなる密パターンとを形成する際の半導体装置の製造方法であって、
予め取得された、露光装置で照射する露光光の露光量と前記疎パターン及び前記密パターンの各寸法の変化との第１の相関関係を用いて、前記疎パターンと前記密パターンとの寸法差に対応した露光量を決定するステップと、
予め取得された、前記疎パターン及び前記密パターンにおけるエッチング時間とエッチングシフト量との第２の相関関係を用いて、前記第１の相関関係により決定された前記露光量による前記疎パターン及び前記密パターンをそれぞれ所期の寸法とするためのエッチングシフト量に対応したエッチング時間を決定するステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記露光量を決定するステップの前に、近接効果補正後のターゲット寸法と実際に仕上がったマスクパターンの寸法とのズレ量と、前記疎パターン及び前記密パターンの各寸法の変化との第３の相関関係を用いて、前記ズレが生じたことにより変化した前記疎パターン及び前記密パターンの各寸法を見積もるステップを更に含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記露光量を決定するステップでは、予め取得された、露光後の前記疎パターンと前記密パターンとの寸法差の予測値に基づいて前記露光量を決定し、
前記エッチング時間を決定するステップでは、予め取得された、前記疎パターン及び前記密パターンの各エッチングシフト量の予測値に基づいて前記エッチング時間を決定することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記露光量及び前記エッチング時間を決定した後に、
決定された前記露光量により前記疎パターン及び前記密パターンを露光転写するステップと、
決定されたエッチング時間により前記疎パターン及び前記密パターンのエッチングを行うステップと
を含むことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
リソグラフィー及びエッチングにより、単一のパターンである疎パターンと複数のパターンが近接してなる密パターンとを形成する際の半導体装置の製造方法であって、
予め取得された、露光装置で照射する露光光の露光量と前記疎パターン及び前記密パターンの各寸法の変化との第１の相関関係を用いて、前記疎パターンと前記密パターンとの寸法差に対応した露光量を決定するステップと、
予め取得された、前記疎パターン及び前記密パターンにおけるエッチング時間とエッチングシフト量との第２の相関関係を用いて、前記第１の相関関係により決定された前記露光量による前記疎パターン及び前記密パターンをそれぞれ所期の寸法とするためのエッチングシフト量に対応したエッチング時間を決定するステップと
をコンピュータに実行させるためのプログラム。
【請求項６】
前記露光量を決定するステップの前に、近接効果補正後のターゲット寸法と実際に仕上がったマスクパターンの寸法とのズレ量と、前記疎パターン及び前記密パターンの各寸法の変化との第３の相関関係を用いて、前記ズレが生じたことにより変化した前記疎パターン及び前記密パターンの各寸法を見積もるステップを更にコンピュータに実行させるための請求項５に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本件は、リソグラフィー及びエッチングにより、単一のパターンである疎パターンと複数のパターンが近接してなる密パターンとを形成する際の半導体装置の製造方法及びプログラムに関する。
【背景技術】
【０００２】
ロジックＬＳＩに代表される最先端のロジックデバイスには、厳しい寸法均一精度が要求されている。縮小投影露光装置を使用するリソグラフィーによるパターン形成では、フォトマスク上のマスクパターンを半導体基板に塗布されたレジスト上に転写するが、マスクパターンの疎密差に起因して、転写したパターンの寸法に差異が生じることが知られている。このため近年では、いわゆる光近接効果補正（ＯＰＣ）が必要となっている。
【０００３】
以下、光近接効果補正を用いて、ロジックＬＳＩのＣＭＯＳトランジスタのゲート電極となるゲートパターンを形成する一例を説明する。なお、以下の例では、１/４の縮小投影露光装置を用いて露光する場合を示すが、説明の便宜上、マスクパターンのサイズを１/４に換算して記載する。
【０００４】
ロジックＬＳＩでは、ゲートパターンのゲート長（ゲート寸法）の均一性がトランジスタとしての性能を左右するため、厳しい寸法精度が求められている。
図１６は、ゲートパターンを形成するためのマスクパターンの設計データを示す概略平面図である。
図１６では、活性領域１０１を跨ぐように形成するゲートパターンのマスクパターンの設計データを示している。（ａ）では、パターン寸法（残し寸法）が４０ｎｍの疎パターン（孤立パターン）１０２を、（ｂ）では、パターン寸法が４０ｎｍでパターン間寸法（抜き寸法）が１００ｎｍの密パターン（Ｌ＆Ｓパターン）１０３をそれぞれ示す。
【０００５】
光近接効果補正を用いた、転写したパターンの寸法予測には、所定のシミュレーションや予め取得した実験データ等を使用すれば良い。実験データは、例えばパターンの形状や寸法に対応して所期のデータベース等に格納されている。
【０００６】
図１７は、光近接効果補正後のマスクパターンの設計データを示す概略平面図である。
（ａ）では、孤立パターン１０２が補正されて寸法が９８ｎｍとされた孤立パターン１０４の様子を、（ｂ）では密パターン１０３と同様に寸法が７０ｎｍされた密パターン１０５の様子をそれぞれ示す。
ここでは、所定の実験データにより、密パターン及び孤立パターンの露光転写されたレジストパターンの寸法をそれぞれ７０ｎｍ及び７２．５ｎｍと予測している。また、レジストパターンを用いた密パターン及び孤立パターンの加工時のエッチングシフト量をそれぞれ３０ｎｍ及び３２．５ｎｍと予測している。
【０００７】
上記のような光近接効果補正の結果に基づいて作製したフォトマスクを使用して露光を行い、レジストパターンを形成する。その結果の一例を図１８に示す。
使用した光学条件は、ＮＡ：１．２、１/２輪帯照明(外σ：０．９７)である。図１８では、（ａ）には孤立パターン１０４に対応したレジストパターンとして孤立パターン１０６を、（ｂ）には密パターン１０５に対応したレジストパターンとして密パターン１０７をそれぞれ示す。
ここでは、密パターン１０７のパターン間寸法が７０ｎｍとなるように露光エネルギーを設定して露光を行った結果、(ａ)の孤立パターン１０６の寸法が７２．５ｎｍ、（ｂ）の密パターン１０７の寸法が７０ｎｍとなった。
【０００８】
次に、形成されたレジストパターンを用いて、ゲート電極材料である多結晶シリコン膜のドライエッチングを行う。その結果の一例を図１９に示す。
ここでは、孤立パターン１０６及び密パターン１０７のエッチングシフト量は、それぞれ３０ｎｍ及び３２．５ｎｍであり、(ａ)ではゲート寸法が４０ｎｍのゲートパターンとなる孤立パターン１０８が、（ｂ）ではゲート寸法が同様に４０ｎｍのゲートパターンとなる密パターン１０９がそれぞれ形成される。
表１に、マスクパターンの設計寸法、近接効果補正後のマスクパターンの寸法、形成されたマスクパターンの寸法、露光転写後のレジストパターンの寸法、エッチング後のゲートパターンの寸法をそれぞれ示す。
【０００９】
【表１】
2009259982.tif 000003
【００１０】
【特許文献１】国際公開９９／３０３５６号公報
【特許文献２】特開平１０−３２６７４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、マスクパターンの疎密の相違に起因して生じる寸法差は、様々な要因により変化する。例えば、露光装置の光源として使用しているレーザの波長分布や、レジストの製造ロットの違い等によっても、パターンの疎密による寸法差が変化する。
光近接効果補正では、露光転写後のレジストパターンの寸法を予測して、予めマスクパターンの設計データの寸法を補正してフォトマスクを作製するが、一旦フォトマスクを作製してしまうと、マスクパターンの疎密に起因する寸法差を制御することはできない。
【００１２】
この点、特許文献１，２には、露光量と疎密パターン寸法との相関を利用した技術が開示されている。しかしながら、露光量と疎密パターン寸法との相関のみに着目しても、マスクパターンの疎密の違いに起因して生じる寸法差の変化に対応した的確な寸法補正を行うことはできない。
【００１３】
本件は、上記の課題に鑑みてなされたものであり、様々な要因により変化する、マスクパターンの疎密の相違に起因して生じる寸法差を確実に制御して当該寸法差を可及的に低減させ、形成される半導体装置のパターンを疎密差に依存することなく高精度に形成することを可能とし、信頼性の高い半導体装置を実現する半導体装置の製造方法及びプログラムを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本件の半導体装置の製造方法は、リソグラフィー及びエッチングにより、単一のパターンである疎パターンと複数のパターンが近接してなる密パターンとを形成する際の半導体装置の製造方法であって、以下の第１及び第２のステップを含む。
第１のステップでは、予め取得された、露光装置で照射する露光光の露光量と前記疎パターン及び前記密パターンの各寸法の変化との第１の相関関係を用いて、前記疎パターンと前記密パターンとの寸法差に対応した露光量を決定する。
第２のステップでは、予め取得された、前記疎パターン及び前記密パターンにおけるエッチング時間とエッチングシフト量との第２の相関関係を用いて、前記第１の相関関係により決定された前記露光量による前記疎パターン及び前記密パターンをそれぞれ所期の寸法とするためのエッチングシフト量に対応したエッチング時間を決定する。
【００１５】
本件の半導体装置の製造装置は、リソグラフィー及びエッチングにより、単一のパターンである疎パターンと複数のパターンが近接してなる密パターンとを形成する際の半導体装置の製造装置であって、露光量決定部及びエッチング時間決定部を含む。
露光量決定部は、予め取得された、露光装置で照射する露光光の露光量と前記疎パターン及び前記密パターンの各寸法の変化との第１の相関関係を用いて、前記疎パターンと前記密パターンとの寸法差に対応した露光量を決定するものである。
エッチング時間決定部は、予め取得された、前記疎パターン及び前記密パターンにおけるエッチング時間とエッチングシフト量との第２の相関関係を用いて、前記第１の相関関係により決定された前記露光量による前記疎パターン及び前記密パターンをそれぞれ所期の寸法とするためのエッチングシフト量に対応したエッチング時間を決定するものである。
【発明の効果】
【００１６】
本件によれば、様々な要因により変化する、マスクパターンの疎密の相違に起因して生じる寸法差を確実に制御して当該寸法差を可及的に低減させ、形成される半導体装置のパターンを疎密差に依存することなく高精度に形成することが可能となり、信頼性の高い半導体装置が実現する。
【発明を実施するための最良の形態】
【００１７】
―本件の基本骨子―
本件では、様々な要因により変化する、マスクパターンの疎密差に起因して生じる寸法差を確実に制御して当該寸法差を可及的に低減させるべく、発生した当該寸法差に応じて露光量を変化させて疎密差を変化させ、平均的な仕上がり寸法のズレをエッチングシフト量で調整する。
【００１８】
詳細には、先ず、予め取得された、露光装置で照射する露光光の露光量と疎パターン及び密パターンの各寸法の変化との第１の相関関係を用いて、疎パターンと密パターンとの寸法差に対応した露光量を決定する。第１の相関関係としては、露光光の露光量と疎パターン及び密パターンの各寸法の変化との関係を示す特性曲線、又は当該関係を示すテーブルを用いる。
第１の相関関係を用いることにより、得られた疎パターン及び密パターンの各寸法の変化量の予想値に対応した露光量が決定されることになる。
【００１９】
次に、予め取得された、疎パターン及び密パターンにおけるエッチング時間とエッチングシフト量との第２の相関関係を用いて、第１の相関関係により決定された露光量による疎パターン及び密パターンをそれぞれ所期の寸法とするためのエッチングシフト量に対応したエッチング時間を決定する。第２の相関関係としては、疎パターン及び密パターンにおけるエッチング時間とエッチングシフト量との関係を示す特性曲線、又は当該関係を示すテーブルを用いる。
第２の相関関係を用いることにより、上記の露光量で露光転写した場合に生じる平均的な仕上がり寸法のズレを解消するエッチングシフト量に対応した、エッチング時間が決定されることになる。
【００２０】
このように、第１及び第２の相関関係を用いることにより、疎密差に依存することなく上記の疎パターン及び密パターンをそれぞれ所期の寸法に形成するための露光量及びエッチングシフト量を取得することができる。
【００２１】
そして、決定された露光量により疎パターン及び密パターンを露光転写し、決定されたエッチング時間により疎パターン及び密パターンのエッチングを行う。
このとき、マスクパターンの疎密差に起因して生じる寸法差が確実に解消され、疎密に依存しない所期の寸法を有するパターン（例えばゲート電極となるゲートパターン）が得られる。
【００２２】
ここで、マスクパターンの寸法は、近接効果補正後の寸法に一致することが望ましいが、製造の過程において寸法にズレが生じる場合がある。ここでは、近接効果補正後のターゲット寸法と、実際に仕上がったマスクパターンの寸法とのズレ量を、ＭＴＴ(Mean To Target)と呼ぶ。マスクパターンのＭＴＴがずれた場合、露光後のレジストパターンの変化量は密パターンと孤立パターンとで異なる。これは、パターンの疎密差によってＭＥＥＦ(Mask Error Enhancement Factor)が異なるからである。
ここで、ＭＥＥＦとは、レジストパターンの寸法誤差／(マスクパターンの寸法誤差／マスク倍率)で定義される値である。マスクパターンのラインエンド寸法のばらつきとして、マスクパターンの寸法ばらつきがＭＥＥＦで規定される倍率で変換されてレジストパターンの寸法ばらつきとして現れることがある。
【００２３】
本件では、このＭＴＴのズレを解消すべく、上記の露光量を決定する前に、ＭＴＴと疎パターン及び密パターンの各寸法の変化との第３の相関関係を用いて、ＭＴＴが生じたことにより変化した疎パターン及び密パターンの各寸法を見積もる。第３の相関関係としては、ＭＴＴと疎パターン及び密パターンの各寸法の変化との関係を示す特性曲線、又は当該関係を示すテーブルを用いる。
第３の相関関係を用いることにより、ズレを伴った疎パターン及び密パターンの各寸法が見積もられる。このズレを有する各寸法を、上記のように第１及び第２の相関関係を用いて調節する。これにより、疎密差に依存することなく上記の疎パターン及び密パターンをそれぞれ所期の寸法に形成するための露光量及びエッチングシフト量を取得することができる。
【００２４】
―本件を適用した好適な諸実施形態―
以下、本件を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。
【００２５】
（第１の実施形態）
本実施形態では、光近接効果補正を用いて、ロジックＬＳＩのＣＭＯＳトランジスタのゲート電極となるゲートパターンを形成する場合に、言わばテストパターン（テスト用のマスクパターン及びレジストパターン）を形成して、適切な露光量及びエッチングシフト量を決定する一例を説明する。なお、以下の例では、１/４の縮小投影露光装置を用いて露光する場合を示すが、説明の便宜上、マスクパターンのサイズを１/４に換算して記載する。
【００２６】
図１は、第１の実施形態による半導体装置の製造装置の主要構成を示すブロック図である。
図１において、１は、予め取得された、露光装置で照射する露光光の露光量と疎パターン及び密パターンの各寸法の変化との第１の相関関係を用いて、疎パターンと密パターンとの寸法差に対応した露光量を決定する露光量決定部である。
２は、予め取得された、疎パターン及び密パターンにおけるエッチング時間とエッチングシフト量との第２の相関関係を用いて、露光量決定部１で決定された露光量による疎パターン及び密パターンをそれぞれ所期の寸法とするためのエッチングシフト量に対応したエッチング時間を決定するエッチング時間決定部である。
ここで、露光量決定部１及びエッチング時間決定部２は、例えばコンピュータの中央処理装置（ＣＰＵ）の各機能として実現される。
【００２７】
以下、図１の製造装置を用いた半導体装置の製造方法の主要ステップについて説明する。
図２は、第１の実施形態による半導体装置の製造方法の主要ステップを示すフロー図である。
【００２８】
図３は、ゲートパターンを形成するためのマスクパターンの設計データを示す概略平面図である。
図３では、活性領域１１を跨ぐように形成するゲートパターンのマスクパターンの設計データを示している。（ａ）では、パターン寸法（残し寸法）が４０ｎｍの疎パターン（孤立パターン）１２を、（ｂ）では、パターン寸法が４０ｎｍでパターン間寸法（抜き寸法）が１００ｎｍの密パターン（Ｌ＆Ｓパターン）１３をそれぞれ示す。
【００２９】
光近接効果補正では、露光によって半導体基板に転写されたパターンの寸法とエッチングシフト量とを予測して、エッチング後のパターンが所望の寸法になるように、設計データのパターンを補正する。転写したパターンの寸法予測には、所定のシミュレーションや予め取得した実験データ等を使用すれば良い。実験データは、例えばパターンの形状や寸法に対応して所期のデータベース等に格納されている。
【００３０】
図４は、光近接効果補正後のマスクパターンの設計データを示す概略平面図である。
（ａ）では、孤立パターン１２が補正されて寸法が９８ｎｍとされた孤立パターン１４様子を、（ｂ）では密パターン１３と同様に寸法が７０ｎｍとされた密パターン１５の様子をそれぞれ示す。
ここでは、所定の実験データにより、密パターン及び孤立パターンの露光転写されたレジストパターンの寸法をそれぞれ７０ｎｍ及び７２．５ｎｍと予測している。また、レジストパターンを用いた密パターン及び孤立パターンの加工時のエッチングシフト量をそれぞれ３０ｎｍ及び３２．５ｎｍと予測している。
【００３１】
上記のような光近接効果補正の結果に基づいて作製したフォトマスクを使用して露光を行い、レジストパターンを形成する。その結果の一例を図５に示す。ここで、実際にレジストパターンを形成する代わりに、所定のシミュレーションによりレジストパターンの形成実験を行うようにしても良い。
使用した光学条件は、ＮＡ：１．２、１/２輪帯照明(外σ：０．９７)である。図５では、（ａ）には孤立パターン１４に対応したレジストパターンとして孤立パターン１６を、（ｂ）には密パターン１５に対応したレジストパターンとして密パターン１７をそれぞれ示す。
【００３２】
本実施形態では、密パターン１５のパターン間寸法が７０ｎｍとなるように露光エネルギーを設定して露光を行った結果、図５のように、(ａ)の孤立パターン１６の寸法が７３．５ｎｍ、（ｂ）の密パターン１７の寸法が７０ｎｍとなった場合を例に採って説明する。孤立パターン１６の寸法が予測値からずれてしまった原因は、レジストの製造ロットが変更になったためである。
【００３３】
次に、形成されたレジストパターンを用いて、ゲート電極材料である多結晶シリコン膜のドライエッチングを行う。その結果の一例を図６に示す。
ここでは、孤立パターン１６及び密パターン１７のエッチングシフト量は、それぞれ３０ｎｍ及び３２．５ｎｍである。図６において、(ａ)ではゲート寸法が４１ｎｍのゲートパターンとなる孤立パターン１８が、（ｂ）ではゲート寸法が同様に４０ｎｍのゲートパターンとなる密パターン１９がそれぞれ形成される。このように、孤立パターン１８において目標寸法の４０ｎｍから１．０ｎｍのズレが生じている。
表２に、設計パターン寸法、近接効果補正後の寸法、マスクパターンの寸法、露光転写後のレジストパターンの寸法、エッチング後のゲート寸法をそれぞれ示す。
【００３４】
【表２】
2009259982.tif 000004
【００３５】
本実施形態では、以下のように、マスクパターンの疎密の相違に起因する寸法差を無くすべく、露光量及びエッチングシフト時間を調整する。
先ず、ステップＳ１を行う。ステップＳ１では、露光量決定部１は、予め取得された、縮小投影露光装置で照射する露光光の露光量と、レジストパターンである孤立パターン及び密パターンの各寸法の変化との第１の相関関係を用いて、疎パターンと密パターンとの寸法差に対応した露光量を決定する。
【００３６】
ここでは、第１の相関関係として、図７に示すような特性曲線を用いる。この特性曲線は、露光量の変化に対する孤立パターン及び密パターンの寸法変化の結果を示している。この特性曲線は、露光量を変化させた際の孤立パターン及び密パターンの寸法変化として、実験により予め取得されたデータである。
露光量に対する寸法変化の割合は、孤立パターン及び密パターンとで異なっていることが判る。図５に示したレジストパターンの形成は、４００Ｊ/ｍ2の露光量で行っており、密パターン１５の寸法が７０ｎｍであるのに対して、孤立パターン１６の寸法が７３．５ｎｍであった。露光後の孤立パターン及び密パターンの各寸法の予測値は、それぞれ７０ｎｍ、７２．５ｎｍであり、寸法差の予測値は２．５ｎｍであったが、ここでは３．５ｎｍの寸法差が発生している。
【００３７】
露光量決定部１は、図７の特性曲線に基づき、孤立パターンと密パターンとの寸法差が２．５ｎｍとなる露光量を求める。その結果として３９４Ｊ/ｍ2となる。このときの孤立パターン及び密パターンの各寸法は、それぞれ７２．５ｎｍ及び７５ｎｍとなる。
エッチングシフト量の予測値は、孤立パターン及び密パターンでそれぞれ３２．５ｎｍ及び３０ｎｍであるから、エッチング後のゲートパターンの寸法は、孤立パターン及び密パターン共に４２．５ｎｍとなる。この場合、パターンの疎密に起因する寸法差は消失するが、パターン寸法の平均値にズレが生じる。
【００３８】
そこで本実施形態では、ステップＳ１に続き、ステップＳ２を行う。ステップＳ２では、エッチング時間決定部２は、予め取得された、疎パターン及び密パターンにおけるエッチング時間とエッチングシフト量との第２の相関関係を用いて、露光量決定部１で決定された露光量による疎パターン及び密パターンをそれぞれ所期の寸法とするためのエッチングシフト量、及び当該エッチングシフト量に対応したエッチング時間を決定する。
【００３９】
ここでは、第２の相関関係として、図８に示すような特性曲線を用いる。この特性曲線は、エッチング時間を変化させた際の孤立パターン及び密パターンのエッチングシフト量の変化として、実験により予め取得されたデータである。
エッチング後のゲートパターンの寸法を孤立パターン及び密パターン共に４０ｎｍとするには、エッチングシフト量を孤立パターン及び密パターンでそれぞれ３５ｎｍ及び３２．５ｎｍとすれば良い。この特性曲線により、孤立パターン及び密パターンが３５ｎｍ及び３２．５ｎｍとなるエッチング時間は、エッチングシフト量の予測値である３２．５ｎｍ及び３０ｎｍを得るためのエッチング時間を基準（０）とした相対値で、当該基準値に０．０５を付加したものとなる。このようにエッチング時間を決定することにより、孤立パターン及び密パターン共に寸法が所望の４０ｎｍとなる。
【００４０】
このように適正な露光量及びエッチング時間を決定した後、本実施形態では、実際のレジストパターン及びこれを用いたゲートパターンを形成する。
即ち、ステップＳ３によりレジストパターンを形成する。ステップＳ３では、当該縮小投影露光装置を用い、同一の製造ロットのレジストを用いて、ステップＳ１で決定された露光量（上記の例では３９４Ｊ/ｍ2）で半導体基板上のレジストに露光転写し、レジストパターンである孤立パターン及び密パターンを形成する。
【００４１】
そして、ステップＳ４によりゲートパターンを形成する。ステップＳ４では、上記と同一のエッチング条件（同一のエッチング装置、エッチングガス等）で、ステップＳ２で決定されたエッチング時間により、孤立パターン及び密パターンをエッチングマスクとして、ゲート電極材料である多結晶シリコン膜をドライエッチングする。これにより、孤立パターンに対応したゲートパターン及び密パターンに対応したゲートパターンが、共にゲート寸法４０ｎｍに形成される。
【００４２】
このようにして形成されたゲートパターンの１つを、図９に示す。図９では、ゲート寸法ａが所期の４０ｎｍとされたゲートパターンをゲート電極２１としている。ゲート電極２１はゲート絶縁膜２２を介して半導体基板２０上に形成されており、半導体基板２０のゲート電極２１の両側にはエクステンション領域２３がイオン注入により形成される。更に、ゲート電極２１の両側面にサイドウォール絶縁膜２４が形成され、エクステンション領域２３と一部重畳されるようにイオン注入によりソース／ドレイン領域２５が形成される。
【００４３】
以上説明したように、本実施形態によれば、様々な要因により変化する、マスクパターンの疎密差に起因して生じる寸法差を確実に制御して当該寸法差を可及的に低減させ、形成されるゲートパターンを疎密差に依存することなく高精度に形成することが可能となり、信頼性の高いＣＭＯＳトランジスタが実現する。
【００４４】
（第２の実施形態）
本実施形態では、第１の実施形態と同様に、テストパターン（テスト用のマスクパターン及びレジストパターン）を形成して、適切な露光量及びエッチングシフト量を決定する一例を説明する。なお、以下の例では、１/４の縮小投影露光装置を用いて露光する場合を示すが、説明の便宜上、マスクパターンのサイズを１/４に換算して記載する。
【００４５】
図１０は、第２の実施形態による半導体装置の製造装置の主要構成を示すブロック図である。
この製造装置は、第１の実施形態における図１の露光量決定部１及びエッチング時間決定部２に加え、寸法見積り部３を備えている。寸法見積り部３は、露光量決定部１により露光量を決定する前に、ＭＴＴと疎パターン及び密パターンの各寸法の変化との第３の相関関係を用いて、ＭＴＴが生じたことにより変化した疎パターン及び密パターンの各寸法を見積もるものである。
【００４６】
以下、図１０の製造装置を用いた半導体装置の製造方法の主要ステップについて説明する。
図１１は、第２の実施形態による半導体装置の製造方法の主要ステップを示すフロー図である。
【００４７】
本実施形態では、第１の実施形態と同様に、図３のマスクパターンの設計データ、図４の光近接効果補正後のマスクパターンの設計データを用いる。
但し本実施形態では、所定の実験データにより、密パターン及び孤立パターンの露光転写されたレジストパターンの寸法を共に７０ｎｍと予測している。また、レジストパターンを用いた密パターン及び孤立パターンの加工時のエッチングシフト量を共に３０ｎｍと予測している。
【００４８】
ここでは、製造過程においてＭＴＴが発生した場合について説明する。
先ず、ステップＳ１１を行う。ステップＳ１１では、寸法見積り部３は、ＭＴＴとレジストパターンである疎パターン及び密パターンの各寸法の変化との第３の相関関係を用いて、ＭＴＴが生じたことにより変化した疎パターン及び密パターンの各寸法を見積もる。
【００４９】
ここでは、第３の相関関係として、図１２に示すような特性曲線を用いる。この特性曲線は、ＭＴＴを変化させた際のレジストパターンである孤立パターン及び密パターンの寸法変化として、実験により予め取得されたデータである。
例えば、ＭＴＴが１．５ｎｍずれた場合、孤立パターンの寸法は６８．４ｎｍとなり、密パターンの寸法は６６．９ｎｍと見積もられる。
【００５０】
続いて、第１の実施形態におけるステップＳ１と同様のステップＳ１２を行う。ステップＳ１２では、上記の孤立パターンと密パターンとの寸法ズレを露光量で補正すべく、露光量決定部１は、第１の相関関係を用いて、疎パターンと密パターンとの寸法差に対応した露光量を決定する。
ここでは、第１の相関関係として、図１３に示すような特性曲線を用いる。この特性曲線は、露光量の変化に対する孤立パターン及び密パターンの寸法変化の結果を示している。この特性曲線は、露光量を変化させた際の孤立パターン及び密パターンの寸法変化として、実験により予め取得されたデータである。
【００５１】
密パターンにおける３．１ｎｍの寸法変化を露光量補正で無くすには、露光量を３９２．５Ｊ/ｍ2とする。このとき、孤立パターンでは２．４ｎｍの寸法変化となる。露光後のレジストパターンの寸法は、密パターンでは６６．９ｎｍ＋３．１ｎｍで７０ｎｍになり、孤立パターンでは６８．４ｎｍ＋２．４ｎｍで７０．８ｎｍとなる。このように、ＭＴＴはレジストパターンの寸法ズレとなる。
【００５２】
露光量決定部１は、図１３の特性曲線に基づき、寸法見積り部３による寸法見積もり結果に基づき、密パターンで７．０ｎｍ、疎パターンで５．５ｎｍの寸法変化となる露光量を求める。その結果として３８２．５Ｊ/ｍ2となる。
この場合、露光後の密パターンの寸法は６６．９ｎｍ＋７．０ｎｍ＝７３．９ｎｍ、孤パターンの寸法は６８．４ｎｍ＋５．５ｎｍ＝７３．９ｎｍとなる。
エッチングシフト量の予測値は、密パターン及び孤立パターン共に３０ｎｍであるから、エッチング後の寸法は、孤立パターン及び密パターン共に４３．９ｎｍとなる。この場合、パターンの疎密に起因する寸法差は消失するが、パターン寸法の平均値にズレが生じる。
【００５３】
そこで本実施形態では、ステップＳ１２に続き、第１の実施形態のステップＳ２と同様のステップＳ１３を行う。ステップＳ１３では、エッチング時間決定部２は、第２の相関関係を用いて、露光量決定部１で決定された露光量による疎パターン及び密パターンをそれぞれ所期の寸法とするためのエッチングシフト量、及び当該エッチングシフト量に対応したエッチング時間を決定する。
【００５４】
ここでは、第２の相関関係として、図１４に示すような特性曲線を用いる。この特性曲線は、エッチング時間を変化させた際の孤立パターン及び密パターンのエッチングシフト量の変化として、実験により予め取得されたデータである。
エッチング後のゲートパターンの寸法を孤立パターン及び密パターン共に４０ｎｍとするには、エッチングシフト量を孤立パターン及び密パターン共に３３．９ｎｍとすれば良い。この特性曲線により、孤立パターン及び密パターンが共に３３．９ｎｍとなるエッチング時間は、エッチングシフト量の予測値である３０ｎｍを得るためのエッチング時間を基準（０）とした相対値で、当該基準値に０．０７８を付加したものとなる。このようにエッチング時間を決定することにより、孤立パターン及び密パターン共に寸法が所望の４０ｎｍとなる。
【００５５】
このように適正な露光量及びエッチング時間を決定した後、本実施形態では、第１の実施形態と同様に、実際のレジストパターン及びこれを用いたゲートパターンを形成する。
即ち、第１の実施形態のステップＳ３，Ｓ４を実行する。これにより、孤立パターンに対応したゲートパターン及び密パターンに対応したゲートパターンが、共にゲート寸法４０ｎｍに形成される。
【００５６】
以上説明したように、本実施形態によれば、様々な要因により変化する、マスクパターンの疎密差に起因して生じる寸法差を確実に制御して当該寸法差を可及的に低減させ、形成されるゲートパターンを疎密差に依存することなく高精度に形成することが可能となり、信頼性の高いＣＭＯＳトランジスタが実現する。
【００５７】
（本発明を適用した他の実施形態）
上述した第１及び第２の実施形態による半導体装置の製造装置を構成する各構成要素（露光量決定部１、エッチング時間決定部２及び寸法見積り部３）等の機能は、コンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。同様に、製造方法の各ステップ（図２のステップＳ１，Ｓ２、図１１のステップＳ１１〜Ｓ１３等）は、コンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。
【００５８】
具体的に、前記プログラムは、例えばＣＤ−ＲＯＭのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。
【００５９】
また、本発明に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。
【００６０】
例えば、図１５は、パーソナルユーザ端末装置の内部構成を示す模式図である。この図１５において、１２００はＣＰＵ１２０１を備えたパーソナルコンピュータ（ＰＣ）である。ＰＣ１２００は、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶された、又はフレキシブルディスクドライブ（ＦＤ）１２１２より供給されるデバイス制御ソフトウェアを実行する。このＰＣ１２００は、システムバス１２０４に接続される各デバイスを総括的に制御する。
【００６１】
ＰＣ１２００のＣＰＵ１２０１、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶されたプログラムにより、本実施形態の図２におけるステップＳ１，Ｓ２、図１１におけるステップＳ１１〜Ｓ１３の手順等が実現される。
【００６２】
１２０３はＲＡＭであり、ＣＰＵ１２０１の主メモリ、ワークエリア等として機能する。１２０５はキーボードコントローラ（ＫＢＣ）であり、キーボード（ＫＢ）１２０９や不図示のデバイス等からの指示入力を制御する。
【００６３】
１２０６はＣＲＴコントローラ（ＣＲＴＣ）であり、ＣＲＴディスプレイ（ＣＲＴ）１２１０の表示を制御する。１２０７はディスクコントローラ（ＤＫＣ）である。ＤＫＣ１２０７は、ブートプログラム、複数のアプリケーション、編集ファイル、ユーザファイルそしてネットワーク管理プログラム等を記憶するハードディスク（ＨＤ）１２１１、及びフレキシブルディスク（ＦＤ）１２１２とのアクセスを制御する。ここで、ブートプログラムとは、起動プログラム：パソコンのハードやソフトの実行（動作）を開始するプログラムである。
【００６４】
１２０８はネットワーク・インターフェースカード（ＮＩＣ）で、ＬＡＮ１２２０を介して、ネットワークプリンタ、他のネットワーク機器、或いは他のＰＣと双方向のデータのやり取りを行う。
【００６５】
以下、本件の諸態様を付記としてまとめて記載する。
【００６６】
（付記１）リソグラフィー及びエッチングにより、単一のパターンである疎パターンと複数のパターンが近接してなる密パターンとを形成する際の半導体装置の製造方法であって、
予め取得された、露光装置で照射する露光光の露光量と前記疎パターン及び前記密パターンの各寸法の変化との第１の相関関係を用いて、前記疎パターンと前記密パターンとの寸法差に対応した露光量を決定するステップと、
予め取得された、前記疎パターン及び前記密パターンにおけるエッチング時間とエッチングシフト量との第２の相関関係を用いて、前記第１の相関関係により決定された前記露光量による前記疎パターン及び前記密パターンをそれぞれ所期の寸法とするためのエッチングシフト量に対応したエッチング時間を決定するステップと
を含むことを特徴とする半導体装置の製造方法。
【００６７】
（付記２）前記露光量を決定するステップの前に、近接効果補正後のターゲット寸法と実際に仕上がったマスクパターンの寸法とのズレ量と、前記疎パターン及び前記密パターンの各寸法の変化との第３の相関関係を用いて、前記ズレが生じたことにより変化した前記疎パターン及び前記密パターンの各寸法を見積もるステップを更に含むことを特徴とする付記１に記載の半導体装置の製造方法。
【００６８】
（付記３）前記露光量を決定するステップでは、予め取得された、露光後の前記疎パターンと前記密パターンとの寸法差の予測値に基づいて前記露光量を決定し、
前記エッチング時間を決定するステップでは、予め取得された、前記疎パターン及び前記密パターンの各エッチングシフト量の予測値に基づいて前記エッチング時間を決定することを特徴とする付記１又は２に記載の半導体装置の製造方法。
【００６９】
（付記４）前記露光量及び前記エッチング時間を決定した後に、
決定された前記露光量により前記疎パターン及び前記密パターンを露光転写するステップと、
決定されたエッチング時間により前記疎パターン及び前記密パターンのエッチングを行うステップと
を含むことを特徴とする付記１〜３のいずれか１項に記載の半導体装置の製造方法。
【００７０】
（付記５）リソグラフィー及びエッチングにより、単一のパターンである疎パターンと複数のパターンが近接してなる密パターンとを形成する際の半導体装置の製造装置であって、
予め取得された、露光装置で照射する露光光の露光量と前記疎パターン及び前記密パターンの各寸法の変化との第１の相関関係を用いて、前記疎パターンと前記密パターンとの寸法差に対応した露光量を決定する露光量決定部と、
予め取得された、前記疎パターン及び前記密パターンにおけるエッチング時間とエッチングシフト量との第２の相関関係を用いて、前記第１の相関関係により決定された前記露光量による前記疎パターン及び前記密パターンをそれぞれ所期の寸法とするためのエッチングシフト量に対応したエッチング時間を決定するエッチング時間決定部と
を含むことを特徴とする半導体装置の製造装置。
【００７１】
（付記６）前記露光量決定部により前記露光量を決定する前に、近接効果補正後のターゲット寸法と実際に仕上がったマスクパターンの寸法とのズレ量と、前記疎パターン及び前記密パターンの各寸法の変化との第３の相関関係を用いて、前記ズレが生じたことにより変化した前記疎パターン及び前記密パターンの各寸法を見積もる寸法見積り部を更に含むことを特徴とする付記５に記載の半導体装置の製造装置。
【００７２】
（付記７）前記露光量決定部は、予め取得された、露光後の前記疎パターンと前記密パターンとの寸法差の予測値に基づいて前記露光量を決定し、
前記エッチング時間決定部は、予め取得された、前記疎パターン及び前記密パターンの各エッチングシフト量の予測値に基づいて前記エッチング時間を決定することを特徴とする付記５又は６に記載の半導体装置の製造装置。
【００７３】
（付記８）リソグラフィー及びエッチングにより、単一のパターンである疎パターンと複数のパターンが近接してなる密パターンとを形成する際の半導体装置の製造方法であって、
予め取得された、露光装置で照射する露光光の露光量と前記疎パターン及び前記密パターンの各寸法の変化との第１の相関関係を用いて、前記疎パターンと前記密パターンとの寸法差に対応した露光量を決定するステップと、
予め取得された、前記疎パターン及び前記密パターンにおけるエッチング時間とエッチングシフト量との第２の相関関係を用いて、前記第１の相関関係により決定された前記露光量による前記疎パターン及び前記密パターンをそれぞれ所期の寸法とするためのエッチングシフト量に対応したエッチング時間を決定するステップと
をコンピュータに実行させるためのプログラム。
【００７４】
（付記９）前記露光量を決定するステップの前に、近接効果補正後のターゲット寸法と実際に仕上がったマスクパターンの寸法とのズレ量と、前記疎パターン及び前記密パターンの各寸法の変化との第３の相関関係を用いて、前記ズレが生じたことにより変化した前記疎パターン及び前記密パターンの各寸法を見積もるステップを更にコンピュータに実行させるための付記８に記載のプログラム。
【００７５】
（付記１０）前記露光量を決定するステップでは、予め取得された、露光後の前記疎パターンと前記密パターンとの寸法差の予測値に基づいて前記露光量を決定し、
前記エッチング時間を決定するステップでは、予め取得された、前記疎パターン及び前記密パターンの各エッチングシフト量の予測値に基づいて前記エッチング時間を決定することを特徴とする付記８又は９に記載のプログラム。
【００７６】
（付記１１）付記８〜１０のいずれか１項に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
【図面の簡単な説明】
【００７７】
【図１】第１の実施形態による半導体装置の製造装置の主要構成を示すブロック図である。
【図２】第１の実施形態による半導体装置の製造方法の主要ステップを示すフロー図である。
【図３】ゲートパターンを形成するためのマスクパターンの設計データを示す概略平面図である。
【図４】光近接効果補正後のマスクパターンの設計データを示す概略平面図である。
【図５】パターン寸法が予測値からずれたレジストパターンを示す概略平面図である。
【図６】形成されたレジストパターンを用いて、ゲート電極材料である多結晶シリコン膜のドライエッチングを行った一例を示す概略平面図である。
【図７】第１の相関関係の特性曲線を示す特性図である。
【図８】第２の相関関係の特性曲線を示す特性図である。
【図９】形成されたゲートパターンを含むＭＯＳトランジスタを示す概略断面図である。
【図１０】第２の実施形態による半導体装置の製造装置の主要構成を示すブロック図である。
【図１１】第２の実施形態による半導体装置の製造方法の主要ステップを示すフロー図である。
【図１２】第３の相関関係の特性曲線を示す特性図である。
【図１３】第１の相関関係の特性曲線を示す特性図である。
【図１４】第２の相関関係の特性曲線を示す特性図である。
【図１５】パーソナルユーザ端末装置の内部構成を示す模式図である。
【図１６】従来技術において、ゲートパターンを形成するためのマスクパターンの設計データを示す概略平面図である。
【図１７】従来技術において、光近接効果補正後のマスクパターンの設計データを示す概略平面図である。
【図１８】従来技術において、光近接効果補正の結果に基づいて作製したフォトマスクを使用して露光を行い、レジストパターンを形成した一例を示す概略平面図である。
【図１９】従来技術において、形成されたレジストパターンを用いて、ゲート電極材料である多結晶シリコン膜のドライエッチングを行った一例を示す概略平面図である。
【符号の説明】
【００７８】
１  露光量決定部
２  エッチング時間決定部
３  寸法見積り部
１１，１０１  活性領域
１２，１４，１６，１８，１０２，１０４，１０６，１０８  疎パターン（孤立パターン）
１３，１５，１７，１９，１０３，１０５，１０７，１０９  密パターン
２０  半導体基板
２１  ゲート電極
２２  ゲート絶縁膜
２３  エクステンション領域
２４  サイドウォール絶縁膜
２５  ソース／ドレイン領域
【図１】
2009259982.tif 000005
【図２】
2009259982.tif 000006
【図３】
2009259982.tif 000007
【図４】
2009259982.tif 000008
【図５】
2009259982.tif 000009
【図６】
2009259982.tif 000010
【図７】
2009259982.tif 000011
【図８】
2009259982.tif 000012
【図９】
2009259982.tif 000013
【図１０】
2009259982.tif 000014
【図１１】
2009259982.tif 000015
【図１２】
2009259982.tif 000016
【図１３】
2009259982.tif 000017
【図１４】
2009259982.tif 000018
【図１５】
2009259982.tif 000019
【図１６】
2009259982.tif 000020
【図１７】
2009259982.tif 000021
【図１８】
2009259982.tif 000022
【図１９】
2009259982.tif 000023