(57)【要約】 【課題】  体積効率を損なうことなく、実装端子の配置設計自由度の向上と、低ＥＳＬ化、及び実装端子間のＥＳＬの均一化を実現した固体電解コンデンサを提供すること。【解決手段】  固体電解コンデンサ素子２３と、変換基板２４とで構成される固体電解コンデンサであって、変換基板２４は、３層以上の銅配線層と、銅配線層間を絶縁する複数の絶縁層と、所定の銅配線層を電気的に接続するための複数のＶＩＡとで構成され、変換基板２４の一方の主面である第１の銅配線層１１が、固体電解コンデンサ素子２３と接続され、他方の主面である第２の銅配線層１５が、実装端子２２部分を除いて絶縁被覆され、第１の銅配線層１１、第２の銅配線層１５の間に絶縁層を介して第３の銅配線層１３を有している。また、第２の銅配線層１５に接続するＶＩＡが、実装端子２２の最外周位置より外側に配置されている。【選択図】  図１
2009259883.tif 000002
【特許請求の範囲】
【請求項１】
拡面化された弁作用金属の表面に、前記弁作用金属の酸化物を誘電体として備えた陽極体と、前記陽極体を２つの領域に区分するレジスト層とを有し、前記レジスト層で区分された一方の領域を陽極部とし、他方の領域には、前記陽極体の表面に導電性高分子層、グラファイト層、銀ペースト層を順次積層形成して陰極部とした固体電解コンデンサ素子と、前記固体電解コンデンサ素子の陽極部と陰極部とをそれぞれ陽極実装端子、陰極実装端子と電気的に接続するための変換基板とで構成される固体電解コンデンサであって、前記変換基板は、３層以上の銅配線層と、前記銅配線層間を絶縁する複数の絶縁層と、所定の前記銅配線層を電気的に接続するための、前記絶縁層を貫通する複数の貫通導体とで構成され、前記変換基板の一方の主面である第１の銅配線層が、前記固体電解コンデンサ素子と接続され、他方の主面である第２の銅配線層が、実装端子部分を除いて絶縁被覆されていることを特徴とする固体電解コンデンサ。
【請求項２】
前記変換基板において、前記第２の銅配線層に接続する貫通導体の少なくともひとつが、実装端子の最外周位置より外側に配置されていることを特徴とする請求項１に記載の固体電解コンデンサ。
【請求項３】
前記変換基板において、前記銅配線層の厚みが５μｍ以上であることを特徴とする請求項１または請求項２に記載の固体電解コンデンサ。
【請求項４】
前記変換基板において、前記絶縁層に形成された貫通導体の直径が５０μｍ以上であることを特徴とする請求項１ないし請求項３のいずれか一項に記載の固体電解コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体電解コンデンサに関し、特に、複数の実装用端子を有する固体電解コンデンサに関する。
【背景技術】
【０００２】
近年、ＣＰＵやメモリ、画像処理チップの高速化、高集積化、マザーボードの省スペース化によって、デカップリング等に使用されるコンデンサにおいては、低インピーダンス化、小型化、薄型化、高信頼性が要求されている。現在では積層セラミックコンデンサを多数並列に使用することにより、この要求に応えている。積層セラミックコンデンサは容量が小さく、容量を大きくするためには、積層枚数を増加しなければならないため、薄型化への要求に対し制限が生じる。また、積層セラミックコンデンサは、バイアス電圧が重畳された場合や、使用動作環境温度が高くなった場合に、容量が大幅に低減する傾向がある。このため、数十個という積層セラミックコンデンサを実装する必要があり、部品点数、実装工数が増加するという問題がある。
【０００３】
そこで、耐熱性に優れ、積層セラミックコンデンサ数十個を一つで補えるような、大容量、低インピーダンス特性を有する固体電解コンデンサの実現が望まれている。このため、固体電解コンデンサにおいても、その小型化、薄型化、大容量化、低インピーダンス化の開発が進んでいる。
【０００４】
また、駆動周波数の高周波化に対応するために、コンデンサにおいては、等価直列インダクタンス（以下、ＥＳＬと称す）の低減も大きな問題となっている。ＥＳＬを増大させる原因として、デバイス内部の導電体の透磁率、デバイス内部から実装端子までの配線長、配線形状等がある。この解決方法の一つとして、陽極および陰極の実装端子の距離を近づけ、陽極、陰極の端子間に発生するインダクタンス成分（以下、ループインダクタンスと称す）を低減させ、さらに実装端子を多端子化し、陽極、陰極の各実装端子を交互に配置するという手法が近年多く採用されている。
【０００５】
特許文献１には、積層セラミックコンデンサ素子において、複数の誘電体層と導電体層とを交互に積層した積層体に、導電体層が正負交互に作用するように貫通導体を複数形成し、前記貫通導体が積層体の最表面に露出した正負の端子となり、前記正負の端子が交互に配置され実装端子とした構造が提案されている。この構造により、ループインダクタンスを低減させ、低ＥＳＬ化を図っている。
【０００６】
特許文献２には、固体電解コンデンサにおいて、弁金属基体の一部領域で形成される複数の陽極部と、弁金属基体における陽極部を除く領域の表面上に、固体電解質層及び導電体層を積層して形成される陰極部とを有し、前記陽極部は前記陰極部の周囲に複数配置することで多端子化し、前記陽極部と前記陰極部は、変換基板を使用して電気的に接続され、外部機器との接続を得る構造が提案されている。この構造により、リードフレーム等を使用する場合に比べて、固体電解コンデンサの電流経路が短くなるので、ＥＳＬを低減することが可能となっている。
【０００７】
また、特許文献３では、固体電解コンデンサにおいて、コンデンサ素子は従来の２端子コンデンサ素子もしくは貫通型の３端子コンデンサ素子を用い、変換基板を積層化し、陽極実装端子、陰極実装端子を交互に配置した多端子構造が提案されている。この構造により、隣り合う実装端子の低ＥＳＬ化が図れ、更に、多端子コンデンサの実装端子間のピッチや端子数等に制約されず製造することが可能となっている。
【０００８】
【特許文献１】特開２００６−２２２４４１号公報
【特許文献２】特開２００６−０９３３４１号公報
【特許文献３】特開２００６−３４４９３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１、特許文献２では、実装端子の形状や位置を変更する必要が生じた際に、素子形状に制限が出るため、形成できる陰極面積が限定され、体積効率が低下してしまう問題があった。
【００１０】
また、特許文献３では、陽極の導体層は実装面全体に広がっているため、陽極端子はどのような構造も取れるが、陰極端子については、貫通導体を介して陰極部形成領域にしか端子がとれないため、コンデンサ実装面に配置できる端子位置に制限があった。さらに、最外周部に配置される実装端子は、中心部に配置される実装端子に比べて電流ループの数が減少するので、実装端子毎のＥＳＬを比較すると、中心部に比べて外周部のほうが大きくなる欠点があった。
【００１１】
本発明は、上述した問題を解決すべくなされたもので、その技術的課題は、体積効率を損なうことなく、実装端子の配置設計自由度の向上と、低ＥＳＬ化、及び実装端子間のＥＳＬの均一化を実現した固体電解コンデンサを提供することである。
【課題を解決するための手段】
【００１２】
本発明は、上記課題を解決する手段を提供するものであって、その構成は以下のとおりである。
【００１３】
本発明の固体電解コンデンサは、拡面化された弁作用金属の表面に、前記弁作用金属の酸化物を誘電体として備えた陽極体と、前記陽極体を２つの領域に区分するレジスト層とを有し、前記レジスト層で区分された一方の領域を陽極部とし、他方の領域には、前記陽極体の表面に導電性高分子層、グラファイト層、銀ペースト層を順次積層形成して陰極部とした固体電解コンデンサ素子と、前記固体電解コンデンサ素子の陽極部と陰極部とをそれぞれ陽極実装端子、陰極実装端子と電気的に接続するための変換基板とで構成される固体電解コンデンサであって、前記変換基板は、３層以上の銅配線層と、前記銅配線層間を絶縁する複数の絶縁層と、所定の前記銅配線層を電気的に接続するための、前記絶縁層を貫通する複数の貫通導体とで構成され、前記変換基板の一方の主面である第１の銅配線層が、前記固体電解コンデンサ素子と接続され、他方の主面である第２の銅配線層が、実装端子部分を除いて絶縁被覆されていることを特徴とする。なお、第１の銅配線層、第２の銅配線層の間に絶縁層を介して第３の銅配線層を有している。また、本発明の貫通導体（以下、ＶＩＡと称す）は、絶縁層に貫通孔を設け、前記貫通孔の内部に金属メッキ等の導体を形成し、銅配線層間の導通を得る構成となっている。
【００１４】
また、前記変換基板において、前記第２の銅配線層に接続するＶＩＡの少なくともひとつが、実装端子の最外周位置より外側に配置されていることを特徴とする。
【００１５】
また、前記変換基板において、前記銅配線層の厚みが５μｍ以上であることを特徴とする。
【００１６】
また、前記変換基板において、前記絶縁層に形成されたＶＩＡの直径が５０μｍ以上であることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、変換基板の銅配線層間は、前記絶縁層内を貫通するＶＩＡによって接続されており、また、前記変換基板の一方の主面である第１の銅配線層が、固体電解コンデンサ素子と接続され、他方の主面である第２の銅配線層が、実装端子部分を除いて絶縁被覆され、第１、第２の銅配線層の間に絶縁層を介して第３の銅配線層を有していることを特徴とする固体電解コンデンサを構成し、特許文献３に開示されている固体電解コンデンサを構成する変換基板内の銅配線層の数より少なくとも１枚多くすることによって、実装端子の配置に関して、固体電解コンデンサ素子形状に制約されない固体電解コンデンサを提供できる。
【００１８】
また、前記変換基板において、前記第２の銅配線層に接続するＶＩＡが、実装端子の最外周位置より外側にまで配置されているので、中心部と外周部の実装端子のＥＳＬのバラツキのない固体電解コンデンサを提供できる。
【００１９】
また、前記変換基板において、前記銅配線層の厚みを５μｍ以上とすることにより、低ＥＳＬの固体電解コンデンサを提供できる。
【００２０】
また、前記変換基板において、前記絶縁層に形成されたＶＩＡの直径を５０μｍ以上とすることにより、低ＥＳＬの固体電解コンデンサを提供できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の固体電解コンデンサの実施の形態について図面を参照して説明する。    
【００２２】
図１は、本発明の第一の実施の形態を示す固体電解コンデンサの断面図である。まず、固体電解コンデンサ素子２３について説明する。弁作用金属１の表面には、エッジング等により粗面化した拡面化層２が形成され、更に、拡面化層２の表面には、陽極酸化処理により、陽極酸化皮膜３が形成されている。ここで、弁作用金属１は、アルミニウム、ニオブ、タンタルあるいはそれらの合金を用いることが出来る。弁作用金属１の所定の位置に、エポキシ樹脂等の絶縁樹脂によりレジスト層４を形成し、陽極部２５と陰極部２６に区分する。陰極部２６は、陽極酸化皮膜３上に固体電解質層５、グラファイト層６、銀ペースト層７が順次形成される。陽極部２５は、拡面化層２および陽極酸化皮膜３を、レーザー等により剥離させ、弁作用金属１にＣｕ母材等からなるリードフレーム９が超音波溶接されている。
【００２３】
次に、第一の実施の形態における変換基板２４について、図１、図２に基づき説明する。図２は、本発明の第一の実施の形態における変換基板の説明図であり、図２（ａ）は、第１の銅配線層を示す図、図２（ｂ）は、第１の絶縁層を示す図、図２（ｃ）は、第３の銅配線層を示す図、図２（ｄ）は、第２の絶縁層を示す図、図２（ｅ）は、第２の銅配線層を示す図、図２（ｆ）は、第２の銅配線層の外表面にソルダーレジストが塗布された状態を示す図である。
【００２４】
本発明の固体電解コンデンサの変換基板２４は、第１の銅配線層１１、第１の絶縁層１２、第３の銅配線層１３、第２の絶縁層１４、第２の銅配線層１５の順に積層された多層構造となっている。それぞれの銅配線層は、銅配線層間に介在する絶縁層に設けられたＶＩＡによって、電気的な接続がなされている。また、第２の銅配線層１５の実装側には、実装端子２２を除く領域にソルダーレジスト１６が塗布されている。
【００２５】
第１の銅配線層１１と第３の銅配線層１３の間には、第１の絶縁層１２が介在し、第１の絶縁層１２には、第１の陰極ＶＩＡ１９がφ＝０．１５ｍｍで、図２（ｂ）のように６×５のマトリクス状に３０本配置され、陰極側の電気的な接続がなされている。また、第１の絶縁層１２には、第１の陽極ＶＩＡ１７がφ＝０．１５ｍｍで６本配置され、陽極側の電気的な接続がなされている。ここで、第３の銅配線層１３には、第１の陽極ＶＩＡ１７と接続される箇所の全周に０．１ｍｍの幅で絶縁樹脂による逃げ２１が形成されており、陰極との絶縁がなされている。
【００２６】
また、第３の銅配線層１３と第２の銅配線層１５の間には第２の絶縁層１４が介在し、第２の絶縁層１４には、第２の陰極ＶＩＡ２０がφ＝０．１５ｍｍで、図２（ｄ）のように８本形成され、陰極側の電気的な接続がなされている。ここで、第２の銅配線層１５には、第２の陰極ＶＩＡ２０と接続される箇所の全周に０．１ｍｍの幅で絶縁樹脂による逃げ２１が形成されており、陽極との絶縁がなされている。また、第２の絶縁層１４には、第２の陽極ＶＩＡ１８がφ＝０．１５ｍｍで６本形成され、陽極側の電気的な接続がなされている。
【００２７】
更に、第２の銅配線層１５の実装側外表面には、陰極と陽極の実装端子２２が千鳥状に配置されるように、図２（ｆ）のように、絶縁被覆のためのソルダーレジスト１６が塗布されている。即ち、実装側外表面には陽極、陰極の実装端子２２が８個ずつ千鳥状に配置されている。図２（ｆ）において、実装端子２２の陽極を斜線で示している。この変換基板２４と前述した固体電解コンデンサ素子２３を、導電性接着剤１０を介して接続させ、封止樹脂８にて外装して固体電解コンデンサとしている。
【００２８】
第二の実施の形態における固体電解コンデンサは、固体電解コンデンサ素子２３については第一の実施の形態と同一の構造を用いることができ、変換基板２４のＶＩＡの数量と配置のみが異なるので、変換基板２４の部分のみ説明する。
【００２９】
図３は、本発明の第二の実施の形態における変換基板の説明図であり、図３（ａ）は、第１の銅配線層を示す図、図３（ｂ）は、第１の絶縁層を示す図、図３（ｃ）は、第３の銅配線層を示す図、図３（ｄ）は、第２の絶縁層を示す図、図３（ｅ）は、第２の銅配線層を示す図、図３（ｆ）は、第２の銅配線層の外表面にソルダーレジストが塗布された状態を示す図である。
【００３０】
第１の銅配線層１１、第１の絶縁層１２、第３の銅配線層１３の構成は、第一の実施の形態と同一であるため、説明を省略する。
【００３１】
第３の銅配線層１３と第２の銅配線層１５の間には第２の絶縁層１４が介在し、第２の絶縁層１４には、第一の実施の形態で配置された第２の陰極ＶＩＡ２０（φ＝０．１５ｍｍで８本）の外周に、更に１０本形成され、図３（ｄ）のように、合計１８本の第２の陰極ＶＩＡ２０が形成され、陰極側の電気的な接続がなされている。ここで、第２の銅配線層１５には、第２の陰極ＶＩＡ２０と接続される箇所の全周に０．１ｍｍの幅で絶縁樹脂による逃げ２１が形成されており、陽極との絶縁がなされている。また、第２の絶縁層１４には、第２の陽極ＶＩＡ１８がφ＝０．１５ｍｍで６本形成され、陽極側の電気的な接続がなされている。
【００３２】
更に、第一の実施の形態と同様に、第２の銅配線層１５の実装側外表面には、陰極と陽極の実装端子２２が千鳥状に配置されるように、図３（ｆ）のように、絶縁被覆のためのソルダーレジスト１６が塗布されている。よって実装側外表面には陽極、陰極の実装端子２２が８個ずつ千鳥状に配置されている。図３（ｆ）において、実装端子２２の陽極を斜線で示している。この変換基板２４と固体電解コンデンサ素子２３を、導電性接着剤１０を介して接続させ、封止樹脂８にて外装して固体電解コンデンサとしている。
【００３３】
ここで、固体電解コンデンサ素子２３は、高容量、低ＥＳＲ化のため、複数個、導電性ペーストなどを介して並列接続で積層しても良い。また、固体電解コンデンサ素子２３の陽陰極端子の形状も陽極と陰極が１つずつの２端子コンデンサ素子でも、陽極を貫通させた伝送線路素子構造をもつ３端子コンデンサ素子でも良い。更に変換基板２４に形成されるＶＩＡ径、本数、形状もこの限りではない。
【００３４】
更に、実装側にソルダーレジスト１６から逃がして形成する実装端子２２の端子数、形状も、半導体電源ピン等のパターンに合わせて形成することが出来るため、この限りではない。
【００３５】
更に、銅配線層を貼り付ける絶縁層は一般的にはガラスエポキシ（ＦＲ−４）であるが、高Ｔｇエポキシ材料やポリイミド樹脂、液晶ポリマー、ビスマレイドとトリアジン（ＢＴレジン）でも良い。また、素子搭載側の第１の銅配線層１１と、実装側の第２の銅配線層１５において、銅の露出部分は酸化する恐れがあるため、Ｎｉ下地メッキ、Ｃｕメッキ、Ａｕフラッシュメッキを形成しておいたほうが良いが、表面処理に関してはこの限りではない。
【実施例】
【００３６】
（実施例１）
図１は、本発明の第一の実施の形態を示す固体電解コンデンサの断面図である。図１に示すように、粗面化された平板上の弁作用金属１を陽極酸化して陽極酸化皮膜３を形成した。本発明では、弁作用金属１にアルミニウムを使用した。次に、陽極部２５と陰極部２６を区分するために、エポキシ樹脂をスクリーン印刷し、レジスト層４を形成した。その後、陰極部２６となる陽極酸化皮膜３上に、固体電解質層５を形成し、集電体としてグラファイト層６、銀ペースト層７を形成して陰極層とした。しかる後に、レジスト層４により区分された陽極部２５の弁作用金属１の拡面化層２と陽極酸化皮膜３をレーザーで剥離し、露出した弁作用金属１に、Ｃｕ母材にＮｉ、Ｃｕ、Ａｇメッキを順次メッキ処理したリードフレーム９を超音波溶接にて溶接し、固体電解コンデンサ素子２３（長さ６．８ｍｍ×幅３．６ｍｍ×厚さ０．４ｍｍ）を作製した。
【００３７】
変換基板２４は、第１の銅配線層１１、第１の絶縁層１２、第３の銅配線層１３、第２の絶縁層１４、第２の銅配線層１５の順に積層された多層構造で、それぞれの銅配線層は、銅配線層間に介在する絶縁層に設けられたＶＩＡによって、電気的な接続がなされており、また、第２の銅配線層１５の実装側には、実装端子２２を除く領域にソルダーレジスト１６が塗布されている構造のものを使用した。
【００３８】
図２（ａ）に示す第１の銅配線層１１は、厚さ１８μｍの銅箔の表面に、Ｎｉ下地メッキ、Ｃｕメッキ、Ａｕフラッシュメッキを形成し、厚み２０μｍとしたものを使用した。また、後述する第２の銅配線層１５、第３の銅配線層１３も同一の構造のものを使用した。搭載する固体電解コンデンサ素子としては、２端子構造、３端子構造でも良いが、本発明においては、先に説明した単純な２端子構造の固体電解コンデンサ素子２３を使用した。この固体電解コンデンサ素子２３の陽極部２５、陰極部２６の形状にあわせ、銅箔をエッチングし、第１の銅配線層１１を形成した。
【００３９】
図２（ｂ）に示す第１の絶縁層１２には、第１の陰極ＶＩＡ１９をφ＝０．１５ｍｍで、６×５のマトリクス状に３０本配置し、第１の銅配線層１１と第３の銅配線層１３の陰極側を電気的に接続する。また、第１の絶縁層１２には、第１の陽極ＶＩＡ１７をφ＝０．１５ｍｍで６本配置し、陽極側も電気的に接続する構成とした。
【００４０】
図２（ｃ）に示す第３の銅配線層１３には、第１の陽極ＶＩＡ１７と接続される箇所の全周に０．１ｍｍの幅で絶縁樹脂による逃げ２１を形成して、陰極と絶縁処理を行った。
【００４１】
図２（ｄ）に示す第２の絶縁層１４には、第２の陰極ＶＩＡ２０をφ＝０．１５ｍｍで、８本形成し、陰極側を電気的に接続する。また、第２の絶縁層１４には、第２の陽極ＶＩＡ１８をφ＝０．１５ｍｍで６本形成し、陽極側も電気的に接続する構成とした。
【００４２】
図２（ｅ）に示す第２の銅配線層１５には、第２の陰極ＶＩＡ２０と接続される箇所の全周に０．１ｍｍの幅で絶縁樹脂による逃げ２１を形成して、陽極との絶縁処理を行った。
【００４３】
更に、図２（ｅ）に示す第２の銅配線層１５の実装側には、図２（ｆ）に示すように、陽陰極の実装端子２２を表面に露出させて、ソルダーレジスト１６を塗布、硬化させた。陽陰極の実装端子２２はφ＝０．３ｍｍで、４×４のマトリクス状に１６個とし、ループインダクタンスを小さくするため、陽極と陰極を千鳥状に配置した。
【００４４】
その後、固体電解コンデンサ素子２３と変換基板２４（長さ７．３ｍｍ×幅３．６ｍｍ×厚さ０．４ｍｍ）とを導電性接着剤１０を介して電気的に接続し、更に、封止樹脂８で外装し、固体電解コンデンサ（長さ７．３ｍｍ×幅３．６ｍｍ×厚さ１ｍｍ）を作製した。
【００４５】
比較例１として、特許文献２の固体電解コンデンサ素子を多端子化した構造の固体電解コンデンサを、構成材質は同一とし、また、外形寸法も同一になるように作製した。図４は、比較例１の固体電解コンデンサを示す図で、図４（ａ）は、比較例１の固体電解コンデンサの斜視図、図４（ｂ）は比較例１の固体電解コンデンサの側面方向の断面図である。
【００４６】
図４（ａ）に示すように、比較例１の固体電解コンデンサ素子２３は、陰極部２６と、この陰極部２６を挟むように形成した４つの陽極部２５と、陰極部２６と各陽極部２５とを区分する４つのレジスト層４から構成される。陽極部２５は、陰極部２６の両側に２つずつ互い違いに配置した。変換基板２４と固体電解コンデンサ素子２３は、陽極部２５と陰極部２６をそれぞれ導電性接着剤１０で電気的に接続し、また、変換基板２４内には、陽極スルーホール２７と陰極スルーホール２８を形成して、変換基板２４の実装側に実装端子２２を形成した。その後、封止樹脂８により外装し、比較例１の固体電解コンデンサを作製した。
【００４７】
上述した本発明の実施例１と比較例１の固体電解コンデンサの電気特性として静電容量と等価直列抵抗（以下、ＥＳＲと呼称）を測定し、またそれぞれについて体積効率を計算した。表１は、本発明の実施例１と比較例１の固体電解コンデンサの電気特性、体積効率の比較を示す。このとき、本発明と比較例１のコンデンサ体積は同じである。表１に示すように、固体電解コンデンサ素子の形状を変更させて多端子化するように作製する比較例１と比べて、本発明の変換基板を用いた多端子構造コンデンサのほうが、電気特性、体積効率共に優位であることが確認できた。また、本発明の固体電解コンデンサは、端子形状に変更があった場合においても、固体電解コンデンサ素子の形状は変更されないため、固体電解コンデンサの製造が容易になることは明らかである。
【００４８】
【表１】
2009259883.tif 000003
【００４９】
（実施例２）
本発明の実施例２に係る固体電解コンデンサとして、実施例１と同一の固体電解コンデンサ素子を用い、変換基板２４のＶＩＡの数量と配置を変更した固体電解コンデンサを作製した。
【００５０】
実施例２において、図３（ａ）に示す第１の銅配線層１１、図３（ｂ）に示す第１の絶縁層１２、図３（ｃ）に示す第３の銅配線層１３は、実施例１と同一であるため、説明を省略する。
【００５１】
図３（ｄ）に示す第２の絶縁層１４には、第２の陰極ＶＩＡ２０をφ＝０．１５ｍｍで、１８本形成し、陰極側を電気的に接続する。ここで、実施例１における８本の第２の陰極ＶＩＡ２０の外側に位置するように更に１０本を配置した。また、第２の絶縁層１４には、第２の陽極ＶＩＡ１８をφ＝０．１５ｍｍで６本形成し、陽極側も電気的に接続する構成とした。
【００５２】
図３（ｅ）に示す第２の銅配線層１５には、第２の陰極ＶＩＡ２０と接続される箇所の全周に０．１ｍｍの幅で絶縁樹脂による逃げ２１を形成して、陽極との絶縁処理を行った。
【００５３】
更に、図３（ｅ）に示す第２の銅配線層１５の実装側には、図２（ｆ）に示すように、陽陰極の実装端子２２を表面に露出させて、ソルダーレジスト１６を塗布、硬化させた。陽陰極の実装端子２２はφ＝０．３ｍｍで、４×４のマトリクス状に１６個とし、ループインダクタンスを小さくするため、陽極と陰極を千鳥状に配置した。
【００５４】
その後、固体電解コンデンサ素子２３と変換基板２４（長さ７．３ｍｍ×幅３．６ｍｍ×厚さ０．４ｍｍ）とを導電性接着剤１０を介して電気的に接続し、更に、封止樹脂８で外装し、固体電解コンデンサ（長さ７．３ｍｍ×幅３．６ｍｍ×厚さ１ｍｍ）を作製した。
【００５５】
比較例２として、特許文献３の固体電解コンデンサを、固体電解コンデンサ素子２３および構成材質は同一とし、また外形寸法も同一になるように作製した。図５は、比較例２の固体電解コンデンサの側面方向の断面図である。
【００５６】
図５に示すように、比較例２に係る固定電解コンデンサの変換基板２４は、実施例２の変換基板２４の第１の絶縁層１２と第３の銅配線層１３が無い構造となっており、それ以外の構造は全て実施例２と同一となるようにした。
【００５７】
上述したように作製した実施例２および比較例２の固体電解コンデンサの実装端子２２について、中央部４個の実装端子間と外周部４個の実装端子間のＥＳＬを測定した。表２は、実施例２と比較例２の、中央部の実装端子と外周部の実装端子のＥＳＬの平均値である。
【００５８】
表２により明らかであるが、実施例２において、第２の絶縁層１４に、実装端子２２の外周に配置するように第２の陰極ＶＩＡ２０を形成したことにより、中央部の実装端子と外周部の実装端子のループインダクタンスを同等にでき、その結果、ＥＳＬのバラツキを低減できることが分かる。また、本発明の変換基板を使用することにより、陽極の導体層（第２の銅配線層１５）だけでなく、陰極の導体層（第３の銅配線層１３）も実装面全体に拡がっている構造であるので、陽極と陰極の実装端子の配置自由度が更に大きくなる。
【００５９】
【表２】
2009259883.tif 000004
【００６０】
（実施例３）
実施例３に係る固体電解コンデンサとして、実施例１の固体電解コンデンサの変換基板２４において、第１の銅配線層１１、第２の銅配線層１５、第３の銅配線層１３の厚みをそれぞれ１μｍ、５μｍ、１０μｍ、１６μｍ、２０μｍとしたものを作製した。
【００６１】
表３は、銅配線層の厚みを１μｍ、５μｍ、１０μｍ、１６μｍ、２０μｍとしたときの初期ＥＳＲ、ＥＳＬの値を示す。表３に示すように、銅配線層の厚みが５μｍ以上にすることで、本発明の効果が十分に得られることが分かる。なお、銅配線層の厚みは、固体電解コンデンサの厚さに影響するため、薄型化のためには出来る限り薄いのが好ましいので、２０μｍ以下が望ましい。但し、薄型化が要求されない固体電解コンデンサに関してはこの限りではない。
【００６２】
【表３】
2009259883.tif 000005
【００６３】
（実施例４）
実施例４に係る固体電解コンデンサとして、実施例１の固体電解コンデンサの変換基板２４において、第１の陽極ＶＩＡ１７、第２の陽極ＶＩＡ１８、第１の陰極ＶＩＡ１９、第２の陽極ＶＩＡ１８の直径を２５μｍ、５０μｍ、１００μｍ、１５０μｍ、２００μｍとしたものを作製した。
【００６４】
表４は、ＶＩＡの直径５μｍ、５０μｍ、１００μｍ、１５０μｍ、２００μｍとしたときの初期ＥＳＲ、ＥＳＬの値を示す。表４に示すように、ＶＩＡの直径が５０μｍ以上にすることで、本発明の効果を十分に得られることが分かる。なお、ＶＩＡの直径は、変換基板の大きさ、更には固定電解コンデンサの大きさに影響するため、小型化に際し出来るだけ小さいのが好ましいので、２００μｍ以下が望ましい。但し、小型化が要求されない固体電解コンデンサに関してはこの限りではない。
【００６５】
【表４】
2009259883.tif 000006
【００６６】
以上説明したように、本発明の固体電解コンデンサによれば、体積効率を損なうことなく、実装端子の配置設計自由度の向上と、低ＥＳＬ化、及び実装端子間のＥＳＬの均一化を実現することが可能となった。
【図面の簡単な説明】
【００６７】
【図１】本発明の第一の実施の形態を示す固体電解コンデンサの断面図。
【図２】本発明の第一の実施の形態における変換基板の説明図。図２（ａ）は、第１の銅配線層を示す図、図２（ｂ）は、第１の絶縁層を示す図、図２（ｃ）は、第３の銅配線層を示す図、図２（ｄ）は、第２の絶縁層を示す図、図２（ｅ）は、第２の銅配線層を示す図、図２（ｆ）は、第２の銅配線層の外表面にソルダーレジストが塗布された状態を示す図。
【図３】本発明の第二の実施の形態における変換基板の説明図。図３（ａ）は、第１の銅配線層を示す図、図３（ｂ）は、第１の絶縁層を示す図、図３（ｃ）は、第３の銅配線層を示す図、図３（ｄ）は、第２の絶縁層を示す図、図３（ｅ）は、第２の銅配線層を示す図、図３（ｆ）は、第２の銅配線層の外表面にソルダーレジストが塗布された状態を示す図。
【図４】比較例１の固体電解コンデンサを示す図。図４（ａ）は、比較例１の固体電解コンデンサの斜視図、図４（ｂ）は比較例１の固体電解コンデンサの側面方向の断面図。
【図５】比較例２の固体電解コンデンサの側面方向の断面図。
【符号の説明】
【００６８】
１    弁作用金属
２    拡面化層
３    陽極酸化皮膜
４    レジスト層
５    固体電解質層
６    グラファイト層
７    銀ペースト層
８    封止樹脂
９    リードフレーム
１０    導電性接着剤
１１    第１の銅配線層
１２    第１の絶縁層
１３    第３の銅配線層
１４    第２の絶縁層
１５    第２の銅配線層
１６    ソルダーレジスト
１７    第１の陽極ＶＩＡ
１８    第２の陽極ＶＩＡ
１９    第１の陰極ＶＩＡ
２０    第２の陰極ＶＩＡ
２１    逃げ
２２    実装端子
２３    固体電解コンデンサ素子
２４    変換基板
２５    陽極部
２６    陰極部
２７    陽極スルーホール
２８    陰極スルーホール
【図１】
2009259883.tif 000007
【図２】
2009259883.tif 000008
【図３】
2009259883.tif 000009
【図４】
2009259883.tif 000010
【図５】
2009259883.tif 000011