(57)【要約】【課題】セルフアラインメントに真空封着され、アラインメント時間、加熱時間を低減し、温度上昇を防ぐことができる。【解決手段】カソード基板１０と、カソード基板１０上に配置された電子放出源部１４と、電子放出源部１４を取り囲みカソード基板１０上の外周部に配置された凹型枠２２と、凹型枠２２の凹部上に配置された低融点金属層２１と、カソード基板１０に対向して配置されるアノード基板１２と、アノード基板１２上に、電子放出源部１４に対向して配置される光電変換膜１８と、光電変換膜１８を取り囲みアノード基板１２の外周部に配置された凹型枠２０とを備え、凹型枠２２と凹型枠２０を低融点金属層２１を介してかみ合わせ、アノード基板１２とカソード基板１０間を真空に保持するＦＥＤセンサおよびその製造方法。【選択図】図２
2009277473.tif 000002
【特許請求の範囲】
【請求項１】
カソード基板と、
前記カソード基板上に配置された電子放出源部と、
前記電子放出源部を取り囲み前記カソード基板上の外周部に配置された第１凹型枠と、
前記第１凹型枠の凹部上に配置された低融点金属層と、
前記カソード基板に対向して配置されるアノード基板と、
前記アノード基板上に、前記電子放出源部に対向して配置される光電変換膜と、
前記光電変換膜を取り囲み前記アノード基板の外周部に配置された第２凹型枠と
を備え、前記第１凹型枠と前記第２凹型枠を前記低融点金属層を介してかみ合わせ、前記アノード基板と前記カソード基板間を真空に保持することを特徴とするＦＥＤセンサ。
【請求項２】
第１凹型枠の高さは、前記第２凹型枠の凹部の最大深さよりも低いことを特徴とする請求項１に記載のＦＥＤセンサ。
【請求項３】
第１凹型枠の凹部の幅は、前記第２凹型枠の凹部の幅よりも狭いことを特徴とする請求項１に記載のＦＥＤセンサ。
【請求項４】
前記第２凹型枠の凹部を形成する壁面の高さは、前記光電変換膜に面する内側が、前記カソード基板の外側に面する外側よりも高いことを特徴とする請求項２に記載のＦＥＤセンサ。
【請求項５】
第１凹型枠は、凹曲面を備えることを特徴とする請求項１に記載のＦＥＤセンサ。
【請求項６】
第１凹型枠は、複数の凹凸面を備えることを特徴とする請求項１に記載のＦＥＤセンサ。
【請求項７】
前記アノード基板側から照射された光によって前記光電変換膜中において発生される電子―正孔対の内、過剰正孔を前記電子放出源部から注入される電子によって再結合電流として検出することを特徴とする請求項１に記載のＦＥＤセンサ。
【請求項８】
前記第１凹型枠は、前記カソード基板上の外周部に配置されたガラスフリットを介して配置されたことを特徴とする請求項１に記載のＦＥＤセンサ。
【請求項９】
前記第２凹型枠は、前記アノード基板上の外周部に配置されたガラスフリットを介して配置されたことを特徴とする請求項１に記載のＦＥＤセンサ。
【請求項１０】
前記第１凹型枠および前記第２凹型枠は、ガラスであることを特徴とする請求項１に記載のＦＥＤセンサ。
【請求項１１】
前記低融点金属層は、ＢｉＳｎ、ＩｎＳｎ、ＢｉＩｎＳｎ、Ｉｎのいずれか１種を含むことを特徴とする請求項１に記載のＦＥＤセンサ。
【請求項１２】
前記電子放出源部は、カーボンナノファイバ、グラファイトナノファイバ、スピント型、ＢＳＤ型、ＳＥＤ型、ＭＩＭ型のいずれかを備えることを特徴とする請求項１に記載のＦＥＤセンサ。
【請求項１３】
前記光電変換膜は、ａ−Ｓｅ，ａ−Ｓｉ，ＣｄＴｅ，ＣｄＺｎＴｅ，ＣｄＳｅ，ＨｇＩ2，ＰｂＩ2，ＰｂＯ，ＴｌＢｒ，カルコゲナイド，カルコパイライトのいずれか１種であることを特徴とする請求項１に記載のＦＥＤセンサ。
【請求項１４】
カソード基板上に電子放出源部を形成する工程と、
前記電子放出源部を取り囲み前記カソード基板上の外周部に第１凹型枠を形成する工程と、
前記第１凹型枠の凹部上に低融点金属層を形成する工程と、
前記アノード基板の外周部に第１凹型枠を形成する工程と、
前記アノード基板上に前記電子放出源部に対向して光電変換膜を形成する工程と、
前記アノード基板と前記カソード基板を対向させ、加熱して前記低融点金属層を融解する工程と、
前記アノード基板と前記カソード基板間を加圧して、前記アノード基板と前記カソード基板間を真空封着する工程と
を有することを特徴とするＦＥＤセンサの製造方法。
【請求項１５】
前記光電変換膜を形成した前記アノード基板の裏面側に、前記光電変換膜を冷却するペルチェ素子を形成して、前記光電変換膜を冷却する工程を有することを特徴とする請求項１４に記載のＦＥＤセンサの製造方法。
【請求項１６】
前記電子放出源部を取り囲み前記カソード基板上の外周部に第１ガラスフリットを形成する工程を有し、前記第１凹型枠は、前記第１ガラスフリットを介して前記カソード基板上の外周部に形成されたことを特徴とする請求項１４に記載のＦＥＤセンサの製造方法。
【請求項１７】
前記アノード基板上の外周部に第２ガラスフリットを形成する工程を有し、前記第２凹型枠は、前記第２ガラスフリットを介して前記アノード基板上の外周部に形成されたことを特徴とする請求項１４に記載のＦＥＤセンサの製造方法。
【請求項１８】
前記低融点金属層の加熱温度は、１５０℃以上２５０℃以下であることを特徴とする請求項１４に記載のＦＥＤセンサの製造方法。
【請求項１９】
前記低融点金属層は、ＢｉＳｎ、ＩｎＳｎ、ＢｉＩｎＳｎ、Ｉｎのいずれかで形成されることを特徴とする請求項１４に記載のＦＥＤセンサの製造方法。
【請求項２０】
前記真空封着する工程において、加熱・加圧する時間は、１０秒以下であることを特徴とする請求項１４に記載のＦＥＤセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＥＤセンサおよびその製造方法に関し、特に、セルフアラインメントに真空封着され、製造歩留りの向上するＦＥＤセンサおよびその製造方法に関する。
【背景技術】
【０００２】
従来、フィールドエミッションディスプレイ装置において、真空外囲器（真空セル）を作成する場合、下記の２つの方法が用いられている（例えば、特許文献１参照。）。
【０００３】
第１の方法は、ガラスフリットによる封着方法であり、対向する２枚の基板間の外周部にガラスフリットを塗布し、高温加熱することにより、ガラスフリットを融解させ、冷却し封着する方法である。耐熱性が高い材料に用いられる。
【０００４】
第２の方法は、インジウム（Ｉｎ）による封着方法であり、対向する２枚の基板間の外周部にＩｎを塗布し、高加圧することにより、Ｉｎを封着する方法である。耐熱性が低い材料に用いられる。
【０００５】
従来のフィールドエミッションデバイス（ＦＥＤ：Field Emission Device）をセンサに適用するＦＥＤセンサにおいて、ガラスフリット封着によるＦＥＤセンサは、例えば、カソード基板の外周部にガラスフリットをスクリーン印刷などで形成し、アノード基板とカソード基板を対向させて配置し、高温加熱することにより、ガラスフリットを融解させ、冷却しアノード基板とカソード基板間を真空封着することによって形成される。
【０００６】
従来のＦＥＤセンサにおいて、低融点金属封着によるＦＥＤセンサは、例えば、カソード基板の外周部に低融点金属層を塗布などで形成し、アノード基板とカソード基板を対向させて配置し、高加圧することにより、アノード基板とカソード基板間に低融点金属層を真空封着することによって形成される。
【０００７】
従来の低融点金属封着によるＦＥＤセンサの製造方法を、図１１および図１２を参照して説明する。
【０００８】
（ａ）まず、図１１に示すように、カソード基板１０上に電子放出源部１４を形成する。
【０００９】
（ｂ）次に、カソード基板１０の外周部において電子放出源部１４を取り囲むように凹型枠２２を形成する。
【００１０】
（ｃ）次に、凹型枠２２の凹部に低融点金属層２１を形成する。
【００１１】
（ｄ）次に、低融点金属層２１の削り出しによって、図１１のＡ−Ａ線、Ｂ−Ｂ線で表される位置に清浄面を形成する。
【００１２】
（ｅ）次に、図１２に示すように、図１１の構造を有するカソード基板１０上に、アノード基板１２を加圧する。
【００１３】
真空セルを作製するには、低融点金属層を用いることがリークなどの点から非常に有効であるが、小型の真空セルの作製技術を大型の真空セルに応用すると、次のような問題点がある。
【００１４】
加圧封着の場合は、低融点金属層２１の削り出しによって清浄面を均一に出すことは、非常に困難である。また、大きな圧力が必要となり、ガラス割れの可能性が増大する。
【００１５】
溶解封着を行う場合は、従来のように枠をカソード基板１０上にのみ付けた状態では、アラインメントに時間を要するため、低耐熱性の光電変換膜を使用することができない。また、ただ溶解しただけでは封着せず、加圧し低融点金属層２１を引き延ばし、広げる必要がある。しかしながら、低融点金属層２１を均一に引き延ばし、広げることが難しい。
【００１６】
例えば、図１３に示すように、低融点金属層２１ｂの横への漏れで、アノード基板１２上に配置された光電変換膜１８に低融点金属層２１ｂが接触してしまうこともある。また、加圧時に横方向へのずれが発生する可能性がある。
【００１７】
一方、凹型枠２２とカソード基板１０間を低融点金属層３２で封着する場合には、加圧によって、低融点金属層３２は横方向に漏れ、低融点金属層３２ｂが、電子放出源部１４に接触する可能性がある。また、漏れ出した低融点金属層３２ｂのために、低融点金属層３２の効果が薄れ、凹型枠２２とカソード基板１０間の密着性が低下することもある。
【特許文献１】特開平９−１７１７６８号公報（第１図および第３図、第８−１１頁）
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明の目的は、セルフアラインメントに真空封着可能で、アラインメント時間、加熱時間を低減し、温度上昇を防ぐことができ、製造歩留りの向上する真空セルの形成可能なＦＥＤセンサおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
上記目的を達成するための本発明の一態様によれば、カソード基板と、前記カソード基板上に配置された電子放出源部と、前記電子放出源部を取り囲み前記カソード基板上の外周部に配置された第１凹型枠と、前記第１凹型枠の凹部上に配置された低融点金属層と、前記カソード基板に対向して配置されるアノード基板と、前記アノード基板上に、前記電子放出源部に対向して配置される光電変換膜と、前記光電変換膜を取り囲み前記アノード基板の外周部に配置された第２凹型枠とを備え、前記第１凹型枠と前記第２凹型枠を前記低融点金属層を介してかみ合わせ、前記アノード基板と前記カソード基板間を真空に保持するＦＥＤセンサが提供される。
【００２０】
本発明の他の態様によれば、カソード基板上に電子放出源部を形成する工程と、前記電子放出源部を取り囲み前記カソード基板上の外周部に第１凹型枠を形成する工程と、前記第１凹型枠の凹部上に低融点金属層を形成する工程と、前記アノード基板の外周部に第１凹型枠を形成する工程と、前記アノード基板上に前記電子放出源部に対向して光電変換膜を形成する工程と、前記アノード基板と前記カソード基板を対向させ、加熱して前記低融点金属層を融解する工程と、前記アノード基板と前記カソード基板間を加圧して、前記アノード基板と前記カソード基板間を真空封着する工程とを有するＦＥＤセンサの製造方法が提供される。
【発明の効果】
【００２１】
本発明によれば、セルフアラインメントに真空封着され、アラインメント時間、加熱時間を低減し、温度上昇を防ぐことができる真空セルの形成可能なＦＥＤセンサおよびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２２】
次に、図面を参照して、本発明の実施の形態を説明する。以下において、同じブロックまたは要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００２３】
以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００２４】
[第１の実施の形態]
本発明の第１の実施の形態に係るＦＥＤセンサにおいて、加圧前のアノード基板側の模式的断面構造は、図１（ａ）に示すように表され、加圧前のカソード基板側の模式的断面構造は、図１（ｂ）に示すように表される。また、第１の実施の形態に係るＦＥＤセンサの模式的断面構造は、図２に示すように表される。
【００２５】
本発明の第１の実施の形態に係るＦＥＤセンサの模式的断面構造は、図１〜図２に示すように、カソード基板１０と、カソード基板１０上に配置された電子放出源部１４と、電子放出源部１４を取り囲みカソード基板１０上の外周部に配置された凹型枠２２と、凹型枠２２の凹部上に配置された低融点金属層２１と、カソード基板１０に対向して配置されるアノード基板１２と、アノード基板１２上に、電子放出源部１４に対向して配置される光電変換膜１８と、光電変換膜１８を取り囲みアノード基板１２の外周部に配置された凹型枠２０とを備える。凹型枠２２と凹型枠２０を低融点金属層２１を介してかみ合わせ、アノード基板１２とカソード基板１０間を真空に保持する。結果として、カソード基板１０とアノード基板１２間には内部真空領域２４が形成された真空セルが形成されている。
【００２６】
凹型枠２２の高さＢは、凹型枠２０の凹部の最大深さＡ１よりも低く形成する。
【００２７】
また、凹型枠２２の幅Ｗ２は、凹型枠２０の凹部の幅Ｗ１よりも狭く形成する。このように、凹型枠２２および凹型枠２０のかみ合わせ部の寸法サイズを設定することによって、加圧時に低融点金属層２１の回り込みをスムーズにして、真空封着を安定的に実行することができる。
【００２８】
凹型枠２０の凹部を形成する壁面の高さＡ１，Ａ２は、図１（ａ）に示すように略等しい高さに形成されている。一方、光電変換膜１８に面する内側の高さＡ１が、アノード基板１２の外側に面する外側の高さＡ２よりも高く形成されていてもよい。この場合には、Ａ２＜Ａ１となり、図２の破線Ｃで模式的に示すように、低融点金属層２１が加圧された際の低融点金属層２１ａの逃げ道を形成することが可能となり、低融点金属層２１ａが、電子放出源部１４の内側方向に漏れ出すことを防止することができる。
【００２９】
第１の実施の形態に係るＦＥＤセンサは、アノード基板１２側から照射された光（ｈν）によって光電変換膜１８中において発生される電子―正孔対の内、過剰正孔を電子放出源部１４から注入される電子によって再結合電流として検出する動作を行っている。
【００３０】
凹型枠２２は、カソード基板１０上の外周部に配置されたガラスフリットを介して配置されていてもよい。
【００３１】
凹型枠２０は、アノード基板１２上の外周部に配置されたガラスフリットを介して配置されていてもよい。
【００３２】
凹型枠２２および凹型枠２０は、基本的には、カソード基板１０と同じ材料であり、ガラス基板の場合には、ガラスを適用している。なおステンレス、Ｃｕ−Ｎｉ合金などによっても形成可能である。
【００３３】
低融点金属層２１は、ＢｉＳｎ、ＩｎＳｎ、ＢｉＩｎＳｎ、Ｉｎなどを適用することができる。
【００３４】
電子放出源部１４は、カーボンナノファイバ、グラファイトナノファイバのいずれかを備えている。具体的には、電子放出源部１４は、複数のストライプ状に形成されたカソード電極と、複数のストライプ状に形成されたゲート電極の交差部に形成された複数の開口部内に配置されたカーボンナノファイバ電子源或いはグラファイトナノファイバ電子源によって形成される。その他の電子放出源部１４の構成としては、スピント型電子源、ＢＳＤ（Ballistic electron Surface-emitting Device）型電子源、ＳＥＤ（Surface-conduction Electron-emitter Display）型電子源、ＳＣＥ（Surface Conduction Emitter）型電子源、ＭＩＭ（Metal Insulator Metal）型電子源を適用することができる。
【００３５】
また、光電変換膜１８としては、例えば、ａ−Ｓｅ，ａ−Ｓｉ，ＣｄＴｅ，ＣｄＺｎＴｅ，ＣｄＳｅ，ＨｇＩ2，ＰｂＩ2，ＰｂＯ，ＴｌＢｒ，カルコゲナイド、カルコパイライトのいずれかを適用することができる。
【００３６】
光電変換膜１８としては、例えば、カルコパイライト構造をもつ化合物半導体薄膜として、ＣＩＧＳ薄膜（Ｃｕ（ＩｎX,Ｇａ1-X）Ｓｅ2(０≦X≦１)）を用いることもできる。また、ＣＩＧＳ薄膜としては、Ｃｕ（ＩｎX,Ｇａ1-X）(ＳｅY, Ｓ1-Y) (０≦X≦１,０≦Y≦１)という組成のものも知られており、このような組成をもつＣＩＧＳ薄膜も利用可能である。
【００３７】
カルコパイライト構造の化合物半導体薄膜としては、この他、ＣｕＡｌＳ2,ＣｕＡｌＳｅ2,ＣｕＡｌＴｅ2,ＣｕＧａＳ2,ＣｕＧａＳｅ2, ＣｕＧａＴｅ2, ＣｕＩｎＳ2, ＣｕＩｎＳｅ2, ＣｕＩｎＴｅ2, ＡｇＡｌＳ2, ＡｇＡｌＳｅ2, ＡｇＡｌＴｅ2, ＡｇＧａＳ2, ＡｇＧａＳｅ2, ＡｇＧａＴｅ2, ＡｇＩｎＳ2, ＡｇＩｎＳｅ2, ＡｇＩｎＴｅ2なども適用可能である。
【００３８】
カソード基板１０およびアノード基板１２は、例えば、ガラス基板によって構成される。他に、石英、シリコン（Ｓｉ）ウェハなどを適用することもできる。また、アノード基板１２は、ＦＥＤセンサによって検出する光・電磁波の波長を十分透過可能な材質の材料基板によって形成される。
【００３９】
なお、図２においては図示を省略しているが、電子放出源部１４と光電変換膜１８の間には、電子放出源部１４から放出される電子を制御するメッシュグリッドと、メッシュグリッドをカソード基板１０およびアノード基板１２間において支持するためのメッシュ支持体が配置されている。第１の実施の形態に係るＦＥＤセンサにおいては、大型ＦＥＤセンサにおいて、真空セル内にメッシュグリッドとそのメッシュ支持体を設置し、メッシュ支持体をアノード基板１２とカソード基板１０に接触する高さとして、スペーサ兼メッシュ固定部材として使用することもできる。
【００４０】
メッシュ支持体は、例えば、メッシュ上部支持体とメッシュ下部支持体から構成され、メッシュグリッドを周辺部において挟む構成を有する。メッシュ支持体は、例えば、ステンレス、Ｃｕ−Ｎｉ合金などによって形成可能である。通常、大型化されたＦＥＤセンサにおいては、大気圧Ｐａによって、アノード基板１２およびカソード基板１０は内側に撓む構造となり易い。ステンレス、Ｃｕ−Ｎｉ合金などによって形成されたメッシュ支持体は、大気圧によって、内側に撓む構造となり易いアノード基板１２およびカソード基板１０をフラットに保持する上で、有効な材料となる。
【００４１】
第１の実施の形態に係るＦＥＤセンサの動作原理は、図３を用いて説明することができる。図１〜図２においては図示を省略しているが、光電変換膜１８にはアノード電極１が接続され、アノード電極１には、アノード引き出し電極３が接続されている。アノード引き出し電極３には、アノード端子Ａ（＋）が接続される。電子放出源部１４のカソード電極（図示省略）には、カソード端子Ｋ（−）が接続される。メッシュグリッド１６にはグリッド端子Ｇ（＋）が接続される。カソード基板１０とアノード基板１２間において、メ
ッシュ支持体によって囲まれる内部真空領域２４と、メッシュ支持体と凹型枠２０によって囲まれる外部真空領域とは、真空度は同程度であり、例えば、１０-4Ｔｏｒｒ程度の値を有する真空度を有するように、メッシュ支持体の一部分において開口部を備えていてもよい。
【００４２】
メッシュグリッド１６は、電子放出源部１４から光電変換膜１８に向けて放出される電子電流を制御するためにメッシュ構造を備える。メッシュグリッド１６は、例えば、Ｎｉ，Ｃｕ−Ｎｉなどで形成可能である。
【００４３】
（カーボンナノファイバ電子源）
図４は、第１の実施の形態に係るＦＥＤセンサの電子放出源部１４の詳細な模式的断面構造図であり、カーボンナノファイバ電子源の例を示す。
【００４４】
第１の実施の形態に係るＦＥＤセンサの電子放出源部１４は、図４に示すように、カソード基板１０上に配置されたカソード電極５と、カソード電極５上に配置された絶縁膜７と、絶縁膜７上に配置されたゲート電極６と、絶縁膜７中にカソード電極５表面まで形成されたホール１１の底面に形成された触媒微結晶核８と、触媒微結晶核８上に形成されたカーボンナノチューブ２とを備える。なお、カーボンナノチューブ２の代わりに、前述の通り、グラファイトナノファイバ（ＧＮＦ:Graphite Nano Fiber）を形成することもできる。また、グラファイトナノファイバの構造としては単層構造に限ることはなく、多層構造のものも適用可能である。
【００４５】
アノード電極１とカソード電極５間には、アノード電極１を正電位、カソード電極５を負電位とするアノード電源が印加され、アノード電極１とカソード電極５間には電子の加速電圧が与えられている。また、ゲート電極６とカソード電極５間には、ゲート電極６を正電位、カソード電極５を負電位とするゲート電源Ｖgが印加され、ゲート電極６とカソード電極５間には、カーボンナノチューブ２からの電子の引出し電圧が与えられている。ゲート電極６とカソード電極５間に印加されたゲート電源Ｖgによってカーボンナノチューブ２から引き出された（出射された）電子は、アノード電極１とカソード電極５間の加速電圧によって、アノード電極１側の光電変換膜１８に到達する。
【００４６】
ここで、図２に示すように、アノード端子Ａ（＋）とカソード端子Ｋ（−）間に、数ｋＶ〜数１０ｋＶの高電圧が印加された状態で、アノード基板１２を透過して光・電磁波（ｈν）が光電変換膜１８に照射されると、光電変換膜１８中において電子―正孔対が発生される。この電子―正孔対の内、過剰正孔を電子放出源部１４から注入される電子によって再結合電流として検出することができる。この再結合電流は、アノード端子Ａ（＋）を通して外部において検出可能である。特に、アノード端子Ａ（＋）とカソード端子Ｋ（−）間に印加する数ｋＶ〜数１０ｋＶの高電圧によって、電子放出源部１４から放出される電子は加速され、高速度で光電変換膜１８中に注入されるため、光応答特性は極めて高速動作が可能となる。
【００４７】
（製造方法）
第１の実施の形態に係るＦＥＤセンサの製造方法において、アノード基板１２側の製造工程は、図５（ａ）に示すように、アノード基板１２上にガラスフリット２３を介して凹型枠２０を形成後、アノード基板１２上に光電変換膜１８を形成する工程を有する。さらに光電変換膜１８を形成したアノード基板１２の裏面側に、光電変換膜１８を冷却するペルチェ素子１２０を形成する工程を有していてもよい。
【００４８】
第１の実施の形態に係るＦＥＤセンサの製造方法において、カソード基板１０側の製造工程は、図５（ｂ）に示すように、カソード基板１０上に電子放出源部１４を形成後、カソード基板１０上にガラスフリット２５を介して凹型枠２２を形成し、凹型枠２２の凹部に低融点金属層２１を形成する工程を有する。
【００４９】
さらに、図５（ｂ）において形成されたカソード基板１０をホットプレート１００上に配置し加熱しつつ、図５（ａ）において形成されたアノード基板１２を加圧し、急冷し、低融点金属層２１ａを固着させることで、真空セルを封着する工程後、得られた第１の実施の形態に係るＦＥＤセンサの模式的断面構造は、図６に示すように表される。なお、図６においては、空洞部２６が設けられており、低融点金属層２１ａは、カソード基板１０には接していない例が示されている。
【００５０】
第１の実施の形態に係るＦＥＤセンサの製造方法は、図５〜図６に示すように、カソード基板１０上に電子放出源部１４を形成する工程と、電子放出源部１４を取り囲みカソード基板１０上の外周部に凹型枠２２を形成する工程と、凹型枠２２の凹部上に低融点金属層２１を形成する工程と、アノード基板１２の外周部に凹型枠２０を形成する工程と、アノード基板１２上に電子放出源部１４に対向して光電変換膜１８を形成する工程と、アノード基板１２とカソード基板１０を対向させ、加熱して低融点金属層２１を融解する工程と、アノード基板１２とカソード基板１０間を加圧して、アノード基板１２とカソード基板１０間を真空封着する工程とを有する。
【００５１】
さらに、光電変換膜１８を形成したアノード基板１２の裏面側に、光電変換膜１８を冷却するペルチェ素子１２０を形成して、光電変換膜１８を冷却する工程を有していてもよい。
【００５２】
また、電子放出源部１４を取り囲みカソード基板１０上の外周部にガラスフリット２５を形成する工程を有し、凹型枠２２は、ガラスフリット２５を介してカソード基板１０上の外周部に形成されていてもよい。
【００５３】
アノード基板１２上の外周部にガラスフリット２３を形成する工程を有し、凹型枠２０は、ガラスフリット２３を介してアノード基板１２上の外周部に形成されていてもよい。
【００５４】
以下、図面を参照して、第１の実施の形態に係るＦＥＤセンサの製造方法を説明する。なお、以下の工程において、アノード基板１２側と、カソード基板１０側とは、いずれを先に形成してもよい。
【００５５】
（ａ）図５（ｂ）に示すように、カソード基板１０上に電子放出源部１４を形成する。電子放出源部１４としては、例えばＧＮＦを熱化学的気相堆積（ＣＶＤ：Chemical Vapor Deposition）法により形成する。具体的には、ＧＮＦの核となる触媒、例えば鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）などの触媒微結晶核を表面に配置したガラス、石英、シリコン（Ｓｉ）ウェハなどのカソード基板１０を準備し、このカソード基板１０をサセプタ上に配置する。次いで、ＧＮＦの原料ガスを導入する。原料ガスとしては、例えば一酸化炭素／水素（ＣＯ／Ｈ2）混合ガスが採用可能であるが、他にも、二酸化炭素（ＣＯ2）ガス、メタン（ＣＨ4）ガスなどの炭素（Ｃ）を供給可能なガスが採用可能である。その後、加熱源によってサセプタが加熱される。温度は、例えば約５００℃〜６００℃の範囲であり、例えば約５０℃／分で温度上昇させるように、例えば赤外線ランプによる加熱源の出力を急激に上げ、触媒微結晶核でのＧＮＦ析出を促す。上記条件によって、ＧＮＦ成長が早くなるため、ＧＮＦは、直線状に成長し易くなる。
【００５６】
（ｂ）次に、カソード基板１０の外周部上にガラスフリット２５を形成する。ガラスフリット２５は、例えばスクリーン印刷によって形成することができる。ガラスフリット２５焼成条件は、例えば大気中において約４５０℃程度、真空中における仮焼成温度は、約５３０℃程度である。
【００５７】
（ｃ）次に、ガラスフリット２５上に凹型枠２２を形成する。凹型枠２２の配置後、ガラスフリットの本焼成を真空中において、約５２０℃程度において行う。
【００５８】
（ｄ）次に、凹型枠２２の凹部上に低融点金属層２１を形成する。また、低融点金属層２１としては、例えば、ＢｉＳｎ、ＩｎＳｎ、ＢｉＩｎＳｎ、Ｉｎなどで形成される。ＢｉＳｎ、ＩｎＳｎ、ＢｉＩｎＳｎの融点は、例えば、それぞれ、約１３８℃、１１７℃、７９℃、１５７℃程度である。ここで、ベーキングによって、低融点金属層２１を融解してもよい。ベーキングの温度条件は、例えば約１５０℃〜２５０℃程度である。ここで、融解した低融点金属層２１の幅は、凹型枠２２の幅Ｗ２に略等しく、例えば、約３〜５ｍｍ程度である。２５０℃程度までとするのは、実際上融けやすくするために、上昇させることがあるからである。
【００５９】
（ｅ）図５（ａ）に示すように、アノード基板１２の外周部に、ガラスフリット２３を形成する。スクリーン印刷によって形成するガラスフリット２３の焼成条件は、例えば大気中において約４５０℃程度、真空中における仮焼成温度は、約５３０℃程度である。
【００６０】
（ｆ）次に、ガラスフリット２３上に凹型枠２０を形成する。凹型枠２２の配置後、ガラスフリットの本焼成を真空中において、約５２０℃程度において行う。ここで、凹型枠２０の凹部の幅Ｗ１の寸法は、例えば約３〜５ｍｍ程度であり、凹型枠２２の幅Ｗ２よりも広く設定する。凹型枠２０の凹部を形成する壁面の高さＡ１，Ａ２は、略等しい高さに形成される。或いは、光電変換膜１８に面する内側の高さＡ１が、アノード基板１２の外側に面する外側の高さＡ２よりも高く形成されていてもよい。この場合には、Ａ２＜Ａ１となり、図２の破線Ｃで模式的に示すように、低融点金属層２１が加圧された際の低融点金属層２１ａの逃げ道を形成することが可能となる。
【００６１】
（ｇ）次に、アノード基板１２上に光電変換膜１８を形成する。光電変換膜１８としては、例えばａ−Ｓｅ，ａ−Ｓｉ，ＣｄＴｅ，ＣｄＺｎＴｅ，ＣｄＳｅ，ＨｇＩ2，ＰｂＩ2，ＰｂＯ，ＴｌＢｒ，カルコゲナイド、カルコパイライトのいずれかを適用することができる。
【００６２】
（ｈ）次に、図６に示すように、図５（ｂ）において形成されたカソード基板１０をホットプレート１００上に配置し加熱しつつ、図５（ａ）において形成されたアノード基板１２を加圧し、急冷し、低融点金属層２１を固着させることで、真空セルを封着する。
【００６３】
ホットプレート１００上における加熱温度は、例えば約１５０℃〜２５０℃程度である。
【００６４】
より具体的には、カソード基板１０をホットプレート１００上に配置して、例えば、約１５０℃〜２５０℃程度に加熱し、低融点金属層２１を融解し、アノード基板１２を加圧しし、急冷し、低融点金属層を固着させることで、真空セルを封着する。
【００６５】
なお、ホットプレート１００上における加熱温度として、約１５０℃〜２５０℃程度を用いる場合には、加熱時間を短く設定することが、望ましく、例えば１０秒以下程度とする。
【００６６】
さらに、光電変換膜１８を形成したアノード基板１２の裏面側に、光電変換膜１８を冷却するペルチェ素子１２０を形成して、光電変換膜１８を冷却する工程を組み合わせて、加熱・加圧工程を実施してもよい。例えば、光電変換膜１８として、ａ−Ｓｅを利用する場合には、光電変換膜１８の温度を６０℃以下とする必要があるため、ペルチェ素子１２０を形成して、光電変換膜１８を冷却する工程は有効である。
【００６７】
第１の実施の形態に係るＦＥＤセンサの製造方法によれば、凹型枠２２と凹型枠２０がかみ合うので、セルフアラインメントに真空封着され、アラインメント時間、ひいてはアノード基板１２の加熱時間を低減し、温度上昇を防ぐことができる。
【００６８】
第１の実施の形態に係るＦＥＤセンサの製造方法によれば、低融点金属層２１を凹型枠２２の凹部に配置するだけであるため、低融点金属層２１の均一な削り出しは必要なく、また容易に低融点金属層２１の量の均一な配置が可能となる。
【００６９】
（変形例１）
第１の実施の形態の変形例１に係るＦＥＤセンサの構成は、図７（ｂ）或いは図８に示すように、凹型枠２２ａが、凹曲面を備える点が異なるのみであり、その他の構成は、第１の実施の形態に係るＦＥＤセンサと同様である。
【００７０】
第１の実施の形態の変形例１に係るＦＥＤセンサの製造方法において、アノード基板１２側の製造工程は、図７（ａ）に示すように、アノード基板１２上にガラスフリット２３を介して凹型枠２０を形成後、アノード基板１２上に光電変換膜１８を形成する工程を有する。さらに光電変換膜１８を形成したアノード基板１２の裏面側に、光電変換膜１８を冷却するペルチェ素子１２０を形成する工程を有していてもよい。
【００７１】
第１の実施の形態の変形例１に係るＦＥＤセンサの製造方法において、カソード基板１０側の製造工程は、図７（ｂ）に示すように、カソード基板１０上に電子放出源部１４を形成後、カソード基板１０上にガラスフリット２５を介して凹曲面を備える凹型枠２２ａを形成し、凹型枠２２ａの凹曲面上に低融点金属層２１を形成する工程を有する。
【００７２】
さらに、図７（ｂ）において形成されたカソード基板１０をホットプレート１００上に配置し加熱しつつ、図７（ａ）において形成されたアノード基板１２を加圧し、急冷し、低融点金属層２１ａを固着させる工程によって得られた第１の実施の形態の変形例１に係るＦＥＤセンサの模式的断面構造は、図８に示すように表される。なお、図８においては、空洞部２６が設けられており、低融点金属層２１ａは、カソード基板１０には接していない例が示されている。
【００７３】
第１の実施の形態の変形例１に係るＦＥＤセンサの製造方法によれば、凹曲面を備える凹型枠２２ａと凹型枠２０がかみ合うので、セルフアラインメントに真空封着され、アラインメント時間、ひいてはアノード基板１２の加熱時間を低減し、温度上昇を防ぐことができる。
【００７４】
第１の実施の形態の変形例１に係るＦＥＤセンサの製造方法によれば、低融点金属層２１を凹型枠２２ａの凹曲面に配置するだけであるため、低融点金属層２１の均一な削り出しは必要なく、また容易に低融点金属層２１の量の均一な配置が可能となる。
【００７５】
（変形例２）
第１の実施の形態の変形例２に係るＦＥＤセンサの構成は、図９（ｂ）或いは図１０に示すように、凹型枠２２ｂが、複数の凹凸面を備える点が異なるのみであり、その他の構成は、第１の実施の形態に係るＦＥＤセンサと同様である。
【００７６】
第１の実施の形態の変形例２に係るＦＥＤセンサの製造方法において、アノード基板１２側の製造工程は、図９（ａ）に示すように、アノード基板１２上にガラスフリット２３を介して凹型枠２０を形成後、アノード基板１２上に光電変換膜１８を形成する工程を有する。さらに光電変換膜１８を形成したアノード基板１２の裏面側に、光電変換膜１８を冷却するペルチェ素子１２０を形成する工程を有していてもよい。
【００７７】
第１の実施の形態の変形例２に係るＦＥＤセンサの製造方法において、カソード基板１０側の製造工程は、図９（ｂ）に示すように、カソード基板１０上に電子放出源部１４を形成後、カソード基板１０上にガラスフリット２５を介して、複数の凹凸面を備える凹型枠２２ｂを形成し、凹型枠２２ｂの複数の凹凸面上に低融点金属層２１を形成する工程を有する。
【００７８】
さらに、図９（ｂ）において形成されたカソード基板１０をホットプレート１００上に配置し加熱しつつ、図９（ａ）において形成されたアノード基板１２を加圧し、急冷し、低融点金属層２１ａを固着させる工程によって得られた第１の実施の形態の変形例２に係るＦＥＤセンサの模式的断面構造は、図１０に示すように表される。なお、図１０においては、空洞部２６が設けられており、低融点金属層２１ａは、カソード基板１０には接していない例が示されている。
【００７９】
第１の実施の形態の変形例２に係るＦＥＤセンサの製造方法によれば、複数の凹凸面を備える凹型枠２２ｂと凹型枠２０がかみ合うので、セルフアラインメントに真空封着され、アラインメント時間、ひいてはアノード基板１２の加熱時間を低減し、温度上昇を防ぐことができる。
【００８０】
第１の実施の形態の変形例２に係るＦＥＤセンサの製造方法によれば、低融点金属層２１を凹型枠２２ｂの複数の凹凸面に配置するだけであるため、低融点金属層２１の均一な削り出しは必要なく、また容易に低融点金属層２１の量の均一な配置が可能となる。
【００８１】
本発明によれば、セルフアラインメントに真空封着され、アラインメント時間、加熱時間を低減し、温度上昇を防ぐことができる真空セルの形成可能なＦＥＤセンサおよびその製造方法を提供することができる。
【００８２】
[その他の実施の形態]
上記のように、本発明は第１の実施の形態、およびその変形例１および２によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００８３】
このように、本発明はここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【００８４】
本発明のＦＥＤセンサは、真空管、フィールドエミッションディスプレイ（ＦＥＤ：Field Emission Display）、フィールドエミッションセンサ（ＦＥＳ：：Field Emission Sensor）、２インチ以上の大型のセンサ、Ｘ線センサ、赤外線センサなどに適用することができる。
【図面の簡単な説明】
【００８５】
【図１】本発明の第１の実施の形態に係るＦＥＤセンサにおいて、（ａ）加圧前のアノード基板側の模式的断面構造図、（ｂ）加圧前のカソード基板側の模式的断面構造図。
【図２】本発明の第１の実施の形態に係るＦＥＤセンサの模式的断面構造図。
【図３】本発明の第１の実施の形態に係るＦＥＤセンサの動作原理を説明するための模式的断面構造図。
【図４】本発明の第１の実施の形態に係るＦＥＤセンサの電子放出源部の詳細な模式的断面構造図。
【図５】本発明の第１の実施の形態に係るＦＥＤセンサの製造方法の説明図であって、（ａ）アノード基板１２上にガラスフリット２３を介して凹型枠２０を形成後、アノード基板１２上に光電変換膜１８を形成する工程図、（ｂ）カソード基板１０上に電子放出源部１４を形成後、カソード基板１０上にガラスフリット２５を介して凹型枠２２を形成後し、凹型枠２２の凹部に低融点金属層２１を形成する工程図。
【図６】図５（ｂ）において形成されたカソード基板１０をホットプレート１００上に配置し加熱しつつ、図５（ａ）において形成されたアノード基板１２を加圧する工程後、得られた第１の実施の形態に係るＦＥＤセンサの模式的断面構造図。
【図７】本発明の第１の実施の形態の変形例１に係るＦＥＤセンサの製造方法の説明図であって、（ａ）アノード基板１２上にガラスフリット２３を介して凹型枠２０を形成後、アノード基板１２上に光電変換膜１８を形成する工程図、（ｂ）カソード基板１０上に電子放出源部１４を形成後、カソード基板１０上にガラスフリット２５を介して凹型枠２２ａを形成し、凹型枠２２ａの凹曲面上に低融点金属層２１を形成する工程図。
【図８】図７（ｂ）において形成されたカソード基板１０をホットプレート上に配置し加熱しつつ、図７（ａ）において形成されたアノード基板１２を加圧する工程後、得られた第１の実施の形態の変形例１に係るＦＥＤセンサの模式的断面構造図。
【図９】本発明の第１の実施の形態の変形例２に係るＦＥＤセンサの製造方法の説明図であって、（ａ）アノード基板１２上にガラスフリット２３を介して凹型枠２０を形成後、アノード基板１２上に光電変換膜１８を形成する工程図、（ｂ）カソード基板１０上に電子放出源部１４を形成後、カソード基板１０上にガラスフリット２５を介して凹型枠２２ｂを形成し、凹型枠２２ｂの複数の凹凸面上に低融点金属層２１を形成する工程図。
【図１０】図９（ｂ）において形成されたカソード基板１０をホットプレート上に配置し加熱しつつ、図９（ａ）において形成されたアノード基板１２を加圧する工程後、得られた第１の実施の形態の変形例１に係るＦＥＤセンサの模式的断面構造図。
【図１１】従来の低融点金属封着によるＦＥＤセンサの製造方法を説明する図であって、カソード基板側の模式的断面構造図。
【図１２】カソード基板上に、アノード基板を加圧する従来の低融点金属封着によるＦＥＤセンサの製造方法を説明する図であって、（ａ）アノード基板１２の模式的断面構造図、（ｂ）図１１の構造を有するカソード基板の模式的断面構造図。
【図１３】従来の低融点金属封着によるＦＥＤセンサの模式的断面構造図。
【図１４】従来の低融点金属封着による別のＦＥＤセンサの模式的断面構造図。
【符号の説明】
【００８６】
１…アノード電極
２…カーボンナノチューブ
３…アノード引き出し電極
５…カソード電極
６…ゲート電極
７…絶縁膜
８…触媒微結晶核
９…ゲート電源Ｖg
１０…カソード基板
１１…ホール
１２…アノード基板
１４…電子放出源部
１６…メッシュグリッド
１８…光電変換膜
２０、２２，２２ａ，２２ｂ…凹型枠
２１，２１ａ，２１ｂ，３２，３２ｂ…低融点金属層（低融点ハンダ）
２３，２５…ガラスフリット
２６…空洞部
２４…内部真空領域
１００…ホットプレート
１２０…ペルチェ素子
【図１】
2009277473.tif 000003
【図２】
2009277473.tif 000004
【図３】
2009277473.tif 000005
【図４】
2009277473.tif 000006
【図５】
2009277473.tif 000007
【図６】
2009277473.tif 000008
【図７】
2009277473.tif 000009
【図８】
2009277473.tif 000010
【図９】
2009277473.tif 000011
【図１０】
2009277473.tif 000012
【図１１】
2009277473.tif 000013
【図１２】
2009277473.tif 000014
【図１３】
2009277473.tif 000015
【図１４】
2009277473.tif 000016