(57)【要約】【課題】本発明は無線通信のフレームタイミングを検出する無線フレームタイミング検出装置に関し，閾値による判定のために大容量のバッファを複数使用せずにコストを低減することを目的とする。【解決手段】相関処理後の加算器出力値について，緩い閾値による第１の閾値判定部と，厳しい閾値による第２の閾値判定部と，第１の閾値判定部の判定出力をカウントする１フレームの信号長分の第１のカウンタと，第２の閾値判定部の判定出力を１フレームより長いカウントをする第２のカウンタと，第１または第２の閾値判定部の判定出力の発生を受け取ると入力信号を取込む信号取込回路と，信号取込回路からの入力信号を順次格納する基本１次バッファと拡張１次バッファとを備え，第１又は第２のカウンタの状態に応じて基本１次バッファの信号を２次バッファにコピーし，誤り訂正処理部で正規のフレームであるかを判定するよう構成する。【選択図】図１
2009200866.tif 000002
【特許請求の範囲】
【請求項１】
無線通信において，内挿された同期シンボル列よりフレームタイミングを検出する無線フレームタイミング検出装置において，
同期シンボルとの相関処理後の加算器出力値について，緩い値の閾値と常時比較判定を行う第１の閾値判定部と，厳しい値の閾値と常時比較判定を行う第２の閾値判定部とを設け，
前記第１の閾値判定部からの判定出力をビットシフトによりカウントする１フレームの信号長分の第１のカウンタと，前記第２の閾値判定部からの判定出力を１フレームより長い信号長分のカウントをする第２のカウンタと，
前記第１の閾値判定部または第２の閾値判定部から少なくとも一方の判定出力の発生を受け取ると信号処理された信号を１次バッファへ入力する信号取込回路と，
前記信号取込回路からの入力信号をシフト形式で順次格納する１フレーム分の長さの基本１次バッファ及び前記基本１次バッファに直列接続された拡張１次バッファとで構成する１次バッファと，
前記第１のカウンタまたは第２のカウンタのカウント値及び後段の誤り訂正処理部の状態に応じて前記基本１次バッファに格納された信号をコピーする２次バッファと，
前記２次バッファの内容について正規のフレームかどうかを判定する誤り訂正処理部と，
を備えることを特徴とする無線フレームタイミング検出装置。
【請求項２】
請求項１において，
前記第１のカウンタが前記基本１次バッファ分のカウントを満了した時に前記誤り訂正処理部が処理中であればカウントを続行し，そうでなければ基本１次バッファの内容を２次バッファにコピーし，
前記第２のカウンタが前記基本１次バッファ分のカウントを満了した時に前記誤り訂正処理部の状態に関わらず前記基本１次バッファの内容を２次バッファにコピーすることを特徴とした無線フレームタイミング検出装置。
【請求項３】
請求項１または２の何れかにおいて，
前記基本１次バッファは信号の１フレーム分の長さを備え，前記拡張１次バッファは少なくとも前記基本１次バッファの少なくとも１／２の長さを持つ可変長の第１の拡張１次バッファと，前記第１の拡張１次バッファに直列接続された可変長の第２の拡張１次バッファとで構成されることを特徴とする無線フレームタイミング検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，移動通信システムの基地局装置等に適用される無線フレームタイミング検出装置に関する。
【背景技術】
【０００２】
ＱＰＳＫ／ＱＡＭと云う直交変調を用いたシングルキャリアでの無線通信においては，無線フレームに挿入したユニークなパターンを持つシンボル列の同定によりフレームタイミングを取得するため，一般に復調側で保持する同期シンボルのレプリカと受信シンボルとの複素相関の判定により同期判定が行われる。
【０００３】
近年の無線通信では，ＩＦ段（中間周波数）からアンダー・サンプリングする手法が主流となっており，検波処理以降，ＤＳＰ／ＡＳＩＣを用いた高速デジタル信号処理による復調器の構成が一般化している。検波後は，適切な帯域まで信号帯域を絞るため，サンプリング・データのデシメーションを行い，ナイキストフィルタを通過させフェージング影響を除去する位相補正処理を行った上で，最終的にレプリカとの複素相関を求める。相関は，受信した同期シンボルとレプリカの複素共役との乗算処理，又は単にレプリカとの除算処理により受信ベクトルに回転処理を施し，複素面上の相関判定を実施する。
【０００４】
図８は直交変調を用いる無線信号を受信する無線受信装置の例であり，中間周波数信号（ＩＦ信号）のＡ／Ｄ変換器４０１によるサンプリング結果が，ＤＳＰ上に形成された検波器４０２およびフィルタ４０３を介して信号処理部４０４に入力され，この信号処理部４０４において，検波器４０２で検出されたシンボルタイミングに従ってデシメーション処理が行われ，その結果が，相関器４０５による既知ワードとの相関処理に供される。
【０００５】
図８に示した相関器４０５では，Ｍ個の遅延器４１１1 〜４１１M により，信号処理部４０４で得られた標本値が順次に１シンボルずつ遅延させられ，これらの遅延器４１１1 〜４１１M の出力が相関演算部４１２による相関演算に供されている。この相関演算部４１２では，例えば，上述したＭ個の遅延器４１１1 〜４１１M で得られた信号を逆変換すると，各遅延器４１１に対応する逆変調信号と当該遅延器４１１に隣接する遅延器４１１に対応する逆変調信号との差分が求められ，これらの差分が総和演算部４１３へ供給されて加算処理される。
【０００６】
図８に示した相関器４０５では，既知ワードとの相関関係がある場合には，相関演算部４１２において各遅延器４１１1 〜４１１M に対応して得られる出力が「０」に近い値をとることから，総和演算部４１３によって得られる加算結果が所定の閾値よりも小さくなるタイミングを閾値判定部４０６に検出することによって，フレームタイミングの検出が行われている。
【０００７】
従来の無線受信装置では，上述したようにして検出されたフレームタイミングに基づいてフレーム同期が確立され，以降は，この確立されたフレーム同期に基づいて，受信信号の復調処理が行われる。
【０００８】
また，フレームタイミングの検出精度を向上するための従来技術としては，上述したようにしてフレーム同期が一旦確立された後に，受信信号を復調する過程で誤り訂正方式（ＦＥＣ：Forward Error Correction）などの誤り訂正技術によって正常なデータが復元可能であるか否かを判定することで受信フレームの正誤判定を行い，誤りと判定された場合に，フレームタイミングを検出するための閾値を変更する技術が提案されている（特許文献１参照）。
【０００９】
同様の技術として，所定の信号区間内の信号点を順次に同期位置と仮定して信号の受信処理を行い，この受信処理によってデータが正常に復調できた場合には，仮定された同期位置を真の同期位置として推定し，以降の受信処理に供することにより，受信信号が微弱である場合のように，相関器において得られる相関値が同期位置付近でなだらかに変化する場合にも同期位置の検出精度の向上を図る技術も提案されている（特許文献２参照）。
【００１０】
相関判定は，回転させた複素ベクトルと実軸に相当するベクトル間の相互相関の軟判定となるため，判定閾値の最適化が必要となる。一方，この判定の通過は，結果として正規の無線フレーム受信と判定されるため，判定通過以降は規定の情報シンボル分の受信動作に入り込む。仮に，判定閾値の設定が緩い場合，ノイズにより誤って相関の閾値を超えることも想定されるが，この場合でも受信処理に移行する。
【００１１】
従来技術の課題は，このノイズで受信処理に入り込んでしまった最中に正規の同期パターンが到来した際，この正規受信を見落としてしまう事にあった。したがって，従来は判定閾値を厳しくすることで容易にノイズの影響を受けないよう配慮し，前記問題を回避していた。ここで，判定閾値を厳しくすることは，即ち弱電界領域の受信感度（接続性）を犠牲にすることに等しく，この犠牲のもとでノイズ影響をキャンセルする手法が取られていた。
【００１２】
一方，この弱電界領域での受信感度の犠牲を改善する手法が本願発明者と同一発明者により提案されている（特願２００７−７１３０９号）。その提案された発明（未公開）では相関の判定閾値の程度を複数段階設け，併せて情報を格納するバッファも複数設けたもので，複数設けた情報バッファの空きが有る期間は，閾値を緩く設定し，バッファが埋まれば閾値を厳しい値に変更し，さらに空きが出れば閾値を再び緩くするという動作によって上記の問題の改善を目的としている。
【特許文献１】特開２００６−３１９８１７号公報
【特許文献２】特開２００４−３２６４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記の本願発明の同一発明者により提案された発明において，緩い閾値による判定で大量に取り込まれる情報を格納するための情報バッファを複数用意することは，機能改善の面の課題は解決されるものの，部品コストを厳しく追求するケースにおいては，限られたメモリの中で情報バッファに多くのメモリの容量を割り当てる必要があり，大容量のメモリを設けることは現実的に限界が有り，装置を製造するためのコストが高くなるという問題があった。
【００１４】
本発明は閾値による判定のために大量の情報を格納するバッファを複数使用せずにコストを低減することができる無線フレームタイミング検出装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
この無線フレームタイミング検出装置では，同期シンボルとの相関処理後の加算器の出力について，緩い閾値と厳しい閾値を用いた２つの判定器により判定し，各判定器の判定通過（閾値を超えたことの判定出力）に対応して，２つのカウンタへのシフト動作によるカウント動作を実行させると共に２つの判定器の何れかの判定通過により復調された情報信号を取込んでデマッピング（De-Mapping) を施し, 信号のビット列を順次１次バッファに格納し，無線フレームの既定ビット数を取込んで，取込みの終了を２つのカウンタのカウント値と誤り訂正処理を行う回路の状態に応じて１フレーム分の１次バッファのデータを２次バッファへコピーして，誤り訂正処理を行うようにしたものである。
【００１６】
具体的には，同期シンボルとの相関処理後の加算器出力値について，緩い値の閾値と常時比較判定を行う第１の閾値判定部と，厳しい値の閾値と常時比較判定を行う第２の閾値判定部とを設けるようにし，第１の閾値判定部からの緩い値の閾値の判定出力をビットシフトによりカウントする１フレームの信号長分の第１のカウンタと，第２の閾値判定部からの判定出力を１フレームより長い信号長分のカウントをする第２のカウンタとを設けた。第１の閾値判定部または第２の閾値判定部から少なくとも一方の判定出力を受け取ると信号処理された信号を１次バッファへマッピングする信号取込回路を設け，１次バッファは信号取込回路からの入力信号をシフト形式で順次格納する１フレーム分の長さの基本１次バッファ及び基本１次バッファに直列接続された拡張１次バッファとで構成する。第１のカウンタまたは第２のカウンタのカウント値の状態及び後段に設けた誤り訂正処理部の状態に応じて基本１次バッファに格納された信号を２次バッファにコピーし，２次バッファの内容について正規のフレームかどうか誤り訂正処理部で判定するよう構成する。
【００１７】
また，第１のカウンタが基本１次バッファ長分のカウントを満了した時に誤り訂正処理部が処理中であればカウントを続行し，そうでなければ基本１次バッファの内容を２次バッファにコピーし，第２のカウンタが基本１次バッファ長分のカウントを満了した時に誤り訂正処理部の状態に関係なく基本１次バッファの内容を２次バッファにコピーするようにすることができる。
【００１８】
更に，基本１次バッファは信号の１フレーム分の長さを備え，拡張１次バッファを初期値として基本１次バッファの１／２の長さを持つ可変長の第１の拡張１次バッファと，第１の拡張１次バッファに直列接続された可変長の第２の拡張１次バッファとで構成することができる。
【発明の効果】
【００１９】
本発明によれば，上記先に提案した発明（特願２００７−７１３０９号）では多くのバッファを使用する必要があったが，性能向上に割り当てるメモリを誤り訂正（ＦＥＣ）の処理期間に相当する受信ビット量の冗長だけに留め，その範囲で性能の改善を実現している。
【００２０】
また，使用するメモリを削減しても，緩い値の判定通過を許容し，復調性能の向上を図った上で，上記提案された発明における厳しい値の通過情報は，同様の性能で処理することが可能である。
【００２１】
更に，ローカルで使用されて一時的に未使用となっているメモリを活用することで性能向上を実現することができる。
【００２２】
上記提案した発明では，閾値の切換えをバッファの空塞によるアルゴリズムで実施していたが，本発明では常時利用して，１次バッファから２次バッファへのコピーを２つのカウンタの値で判断するシンプルな構成にすることができる。
【発明を実施するための最良の形態】
【００２３】
図１は本発明に係る装置の構成例を示す図である。図中，３０は中間周波信号をサンプリングクロックでデジタル信号に変換するＡ／Ｄ変換部，３１は検波部，３２はＳｉｎ／Ｃｏｓテーブル，３３はＦＩＲフィルタ，３４は信号処理部，１０は相関器，１１−１〜１１−Ｍは遅延器，１２は相関処理部，１３は各相関の差分の総和を取る加算部，１４−１は緩い閾値で判定を行う第１の閾値判定部，１４−２は厳しい閾値で判定を行う第２の閾値判定部，１５は上記第１の閾値判定部１４−１または第２の閾値判定部１４−２からの通過判定（それぞれの閾値を越えたことを表す）出力が発生した時に信号処理部３４から入力されたフレームデータ（同期ワードを除く）をビット単位で取込み（デマッピング：De-Mapping) , １次バッファへ入力する信号取込回路，１６−１は第１の閾値判定部１４−１からの緩い閾値を用いた通過判定の出力が入力するとそのデータ（ビット“１”）がセットされて信号取込回路１５からのビット出力毎に順次シフトされる１フレームより長いビット数のカウント容量を持つ第１のカウンタ，１６−２は第２の閾値判定部１４−２からの厳しい閾値を用いた通過判定の出力が入力するとそのデータがセットされて信号取込回路１５からのビット出力毎に順次シフトされる１フレーム分のビット数をカウントする第２のカウンタである。
【００２４】
１７は１７−１，１７−２，及び１７−３の３つの部分からなる信号取込回路１５から出力されたデータ（信号処理部３４から出力された復調信号）を直列に入力される１次バッファであり，１７−１は１フレーム分の情報ビット数に相当する基本容量を格納する基本１次バッファ，１７−２は前記基本１次バッファ１７−１の後段に設けられ，１／２フレーム分の容量値を初期値として備えた可変長の容量を持つ第１の拡張１次バッファ，１７−３は第１の拡張バッファ１７−２の後段に設けられ，各時点で許容される限りのメモリ容量を割り当てた第２の拡張１次バッファである。１８は基本１次バッファ１７−１の１フレーム分のデータ出力が並列に入力され，コピーの指令により並列入力された１フレーム分のデータを取り込む２次バッファ，１９は第１のカウンタ１６−１，第２のカウンタ１６−２及びバッファ１７（１７−１〜１７−３）を構成するメモリを管理するメモリ管理部，２０はフレームデータについて従来と同様の誤り訂正符号を用いたＦＥＣ（Forward Error Check)処理により誤り検出・訂正を行う誤り訂正（またはＦＥＣという）処理部である。
【００２５】
上記第１の拡張１次バッファ１７−２は，初期値の容量は上記したように基本１次バッファ１７−１の半分であるが，可変容量として無線フレーム受信の実動作の中でＦＥＣ処理からの復帰時間を，移動平均フィルタを介して所要時間を求め，そこから容量を割り当てる可変長のバッファである。また，第１の拡張１次バッファ１７−２と第２の拡張１次バッファ１７−３は，信号取込回路１５からの信号を処理する回路（誤り訂正処理部２０を含む）で使用するメモリ全体を管理するメモリ管理部１９から通知される空容量にしたがってバッファ長が変化される。
【００２６】
図１において，ＩＦ信号は，Ａ／Ｄ変換器３０においてサンプリングクロックのタイミングでサンプリングされて，デジタル信号に変換され，Ｓｉｎ／Ｃｏｓテーブル３２を用いて検波部３１で検波され，Ｉ（実数）とＱ（虚数）の成分がＦＩＲフィルタ３３でフィルタ処理され，その出力が信号処理部３４で処理されて，相関器１０へ入力する。相関器１０では複数の遅延器１１−１〜１１−Ｍに順にシフトされ，各遅延器の出力が相関処理部１２で相関処理され，相関処理部１２からの出力は加算部１３に供給されて，差分の総和が求められる。このように相関器１０の加算部１３により差分の総和を得るまでの技術は従来から知られている。
【００２７】
相関器１０の加算部１３の出力は，本発明による第１の閾値判定部１４−１と第２の閾値判定部１４−２へ入力され，第１の閾値判定部１４−１で緩い閾値と比較され判定通過の場合は第１のカウンタ１６−１に“１”を設定してカウントを開始させると共に信号取込回路１５をオンにする出力を発生する。これによりその時の信号処理部３４から出力された信号が信号取込回路１５で取込まれて基本１次バッファ１７−１に取込まれる。また，第２の閾値判定部１４−２は厳しい閾値（上記緩い閾値より高いレベル）と相関器１０の出力を比較し，その閾値を越えた判定通過の場合は，第２のカウンタ１６−２に“１”を設定して厳しい閾値を越えた信号のカウントを実行する。また，第２の閾値判定部１４−２からの判定通過の出力が発生した場合も信号取込回路１５に対して信号取込みの出力が発生する。
【００２８】
本発明では１本の１次バッファ１７で，複数の閾値判定部１４−１，１４−２の判定通過による情報取込みに対応するため，２段階の閾値に対応した２種類のカウンタである第１と第２のカウンタ１６−１，１６−２を用意し，第１のカウンタ１６−１が完了値に達すれば，それは１次バッファ１７が第２の拡張１次バッファ１７−３まで一杯になったことを表し，第２のカウンタ１６−２が完了値に達すれば，それは２次バッファ１８の容量が一杯になったことを表す。
【００２９】
緩い閾値でのみ相関判定が通過した場合と，厳しい閾値でも判定が通過した場合，及びどちらかで判定通過した後の処理中に緩い閾値または厳しい閾値で判定通過した場合で動作が異なり，図２に処理フローを示す。なお，相関判定の閾値は，２段階の値を設けるが，判定は常時２段階の閾値を使い演算を行う。また，相関判定は１シンボル受信の度に実行し，判定通過で止めることなく如何なる場合も（常時）相関判定を継続する。
【００３０】
図２は閾値判定と信号取込の処理フローであり，Ａ．は第１の閾値判定部の処理フロー，Ｂ．は第２の閾値判定部の処理フロー，Ｃ．は信号取込回路の処理フローである。
【００３１】
第１の閾値判定部（図１の１４−１）では，Ａ．に示すように，相関器１０の加算部１３の出力を緩い閾値と比較して緩い閾値を越えたかの判別をして（図２のＡ．のＳ１），越えない場合は同じ処理を繰り返し，越えた場合（ＯＫの場合）はＦＥＣ処理中か判別し（同Ｓ２），ＦＥＣ処理中でない場合は，ステップＳ５に移行し，ＦＥＣ処理中の場合は第１のカウンタまたは第２のカウンタが起動中か判別し（同Ｓ３），起動中の場合はステップＳ５に移行し，起動中でない場合は第１のカウンタを起動する（同Ｓ４）。また，カウンタの起動と同期して取込信号オンを信号取込回路に送出する（図２のＡ．のＳ５）。
【００３２】
第２の閾値判定部（図１の１４−２）では，Ｂ．に示すように，相関器１０の加算部１３の出力を厳しい閾値と比較し，厳しい閾値を越えたか判別して（図２のＢ．のＳ１），越えない場合は同じ処理を繰り返し，越えた場合はＦＥＣ処理中か判別し（同Ｓ２），ＦＥＣ処理中でない場合はステップＳ５に移行し，処理中の場合は第１のカウンタまたは第２のカウンタが起動中か判別し（同Ｓ３），起動中の場合はステップＳ５に移行し，起動中でない場合は第２のカウンタを起動する（同Ｓ４）。また，カウンタの起動と同期して取込信号オンを信号取込回路に送出する（図２のＢ．のＳ５）。
【００３３】
図２のＣ．に示すように信号取込回路（図１の１５）では，Ａ．に示す第１の閾値判定部における取込信号オン送出またはＢ．に示す第２の閾値判定部における取込信号オン送出を受信すると（図２のＣ．のＳ１），１フレーム分をデマッピングして１次バッファへ送信する（同Ｓ２）。
【００３４】
図３は２次バッファへのコピーの処理フローとＦＥＣの処理フローである。図３のＡ．は２次バッファへのコピー処理であり，１次バッファ（基本１次バッファ１７−１，第１の拡張１次バッファ１７−２，第２の拡張１次バッファ１７−３）でビットシフトを受信して（図３のＡ．のＳ１），１次バッファへシフトされたビットがＭＡＸ（最大値：基本１次バッファ１７−１または第１の拡張１次バッファ１７−２または第２の拡張１次バッファ１７−３の終端位置）に達した時に，且つＦＥＣ処理中であるかの判定をする（同Ｓ２），ＦＥＣ処理中でない場合は，１次バッファ（基本１次バッファ）の出力（並列）ビットを２次バッファへコピーして（同Ｓ３）終了するが，ステップＳ２で肯定と判断（ＦＥＣ処理中でない場合）されると終了する。図３のＡ．のステップＳ３で２次バッファへのコピーが行われると，Ｂ．に示す２次バッファの処理が実行される。すなわち，２次バッファでコピーを受信すると（図３のＢ．のＳ１），ＦＥＣ処理が実行され（同Ｓ２），復帰処理が実行される（同Ｓ３）。
【００３５】
ＦＥＣ処理では誤り訂正の限界判定を行い，訂正不能に至った場合は受信データを廃棄して復帰処理を行い，ＦＥＣで誤りを訂正，または誤りがなく，通過したら次処理に情報を受け渡して復帰処理する。復帰処理は後述する図５に示す。
【００３６】
ここで，閾値判定の動作をまとめると，
(1) ２次バッファでのＦＥＣ処理が行われていない時に，緩い値のみ通過，又は厳しい値でも通過の場合判定通過を契機として，取込信号オンを送出し，１次バッファに順次情報をビットシフトさせて格納する。
【００３７】
(2) ２次バッファでのＦＥＣ処理中に緩い値での判定が通過した場合は，判定通過を契機として，第１のカウンタが起動してない場合は起動してビットシフト格納をし，起動中の場合は第１のカウンタを起動（起動済の先頭位置を保存）してビットシフトで格納する。また，この時，取込信号オンを送出し，１次バッファに順次情報をビットシフトさせて格納する。
【００３８】
この２次バッファでのＦＥＣ処理については，誤り訂正処理部（図１の２０）においてＦＥＣ処理平均時間を実測して結果をメモリ管理部１９に供給し，メモリ管理部１９で，第１の拡張１次バッファ１７−２，第２の拡張１次バッファ１７−３の容量を決定する。これにより，ＦＥＣ処理中に緩い閾値の相関通過が１度だけなら第１の拡張１次バッファ１７−２に納まるが，複数の緩い閾値の相関通過が続けて発生した場合，復帰処理後の最初のＦＥＣ処理が終わった後，次のカウンタ分の受信は第２の拡張１次バッファ１７−３へ突入していることが想定される。
【００３９】
(3) ＦＥＣ処理中に厳しい値での判定が通過した場合は，判定通過を契機として，第２のカウンタを起動する。また，取込信号オンを送出し，１次バッファに順次情報をビットシフトさせて格納する。
【００４０】
図４はカウンタ動作と２次バッファへのコピーの処理フローであり，Ａ．は第１のカウンタの処理フロー，Ｂ．は第２のカウンタの処理フローである。
【００４１】
第１のカウンタ（図１の１６−１）では，上記図２のＡ．のステップＳ４の動作により起動信号を受信すると，カウントをし（図４のＡ．のＳ２），第１のカウンタが満了（先頭ビットがシフトして１次バッファの基本１次バッファ１７−１の終端位置に対応するカウント値に達する）したか判別し（同Ｓ３），達しない場合はステップＳ２に戻るが，満了した場合は，ＦＥＣ処理中かどうかを判断し（同Ｓ４），ＦＥＣ処理中であればカウントを続行し，ＦＥＣ処理中でなければ２次バッファへの基本１次バッファ（図１の１７−１）のデータのコピーを行い（同Ｓ５），この第１のカウンタをリセットして（同Ｓ６），終了する。
【００４２】
第２のカウンタは，図４のＢ．に示すように，ステップＳ１，Ｓ２では上記図４のＡ．のＳ１，Ｓ２と同様の処理が第２のカウンタ（図１の１６−２）で実行され，カウンタ満了（先頭ビットがシフトして基本１次バッファ１７−１の終端位置に対応するカウント値）したか判別し（図４のＢ．のＳ３），満了しないとステップＳ２に戻るが，満了した場合は２次バッファへ１次バッファのデータをコピーし（同Ｓ４），この第２のカウンタをリセットし（同Ｓ５），終了する。この第２のカウンタは，相関器の加算部の出力が厳しい閾値を越えたことを検出した場合の入力信号のカウントを行うもので，ＦＥＣ処理中に第２カウンタが満了した時は，割り込みでＦＥＣ処理を強制的に終了させ，基本１次バッファの受信内容を２次バッファにコピーしてＦＥＣ処理に入る。
【００４３】
このように，第１のカウンタ１６−１が満了（１次バッファ１７−１〜１７−３の容量分）した時ＦＥＣ処理が実行中であるとカウントを続行し，ＦＥＣ処理が実行されていない場合は，１次バッファが最後の１シンボルを受信し信号取込回路１５でデマッピングを終了すると，１次バッファ１７の１無線フレーム分の情報ビット列は２次バッファ１８にコピーされる。２次バッファ１８のデータは誤り訂正処理部２０においてＦＥＣ処理を行い，誤り訂正の限界判定が行われる。
【００４４】
また，第２のカウンタ１６−２がカウント満了（基本１次バッファ１７−１の容量）の場合は，ＦＥＣ処理の実行中であるか否かに関係なく基本１次バッファ１７−１のデータを２次バッファにコピーする。
【００４５】
２次バッファにコピーされると，誤り訂正処理部２０におけるＦＥＣ処理が実行され，ＦＥＣ処理を通過したら次処理へ受け渡して復帰処理（第１と第２のカウンタ起動の有無参照を意味する）を行う。
【００４６】
図５は復帰処理のフローを示す。２次バッファにおけるＦＥＣ処理が終了して復帰すると（図５のＳ１），必ずカウンタの起動有無を参照する。まず，第２のカウンタが起動中か判別し（同Ｓ２），第２のカウンタが起動中でないと，第１のカウンタが起動中か判別し（同Ｓ３），起動中でないとそのまま待ちの状態となる（同Ｓ８）。以下の図５の処理は，a)〜f)の各項目に分けて説明する。
【００４７】
a)  第１のカウンタが起動中の場合は，第１のカウンタの先頭ビット位置が基本１次バッファ（図１の１７−１）の容量（１フレーム分）内か判別し（図５のＳ４），容量内であれば既定ビットの取得に達していないものとして，そのまま待ち（継続して受信する）の状態を維持する（同Ｓ８）。
【００４８】
b)  上記ステップＳ４で第１のカウンタが基本１次バッファの容量を越えたと判別されると，情報ビットの先頭が第１の拡張１次バッファ（図１の１７−２）の容量内か判別する（図５のＳ５）。情報ビットの受信先頭が第１の拡張１次バッファ内に存在するなら既に受信完了であるため，２次バッファに基本１次バッファの情報をコピーし，第１のカウンタをリセットする（図５のＳ６）。
【００４９】
c)  上記ステップＳ５で先頭が第１の拡張１次バッファの容量を越えていると判別されると，先頭が第１のカウンタの第２の拡張１次バッファの容量内か判別し（図５のＳ７），情報ビットの受信先頭が第２の拡張１次バッファに突入し，先頭がそのバッファ内に存在するなら２次バッファにコピーし第１のカウンタをリセットする（同Ｓ６）。先頭が第１のカウンタの第２の拡張１次バッファの容量内に無く，先頭が失われていれば（ステップＳ７で否定と判定），第１のカウンタのみリセットする（同Ｓ１１）。
【００５０】
d)  上記ステップＳ２において，第２のカウンタが起動中であった場合は，第２のカウンタのみが起動中か判別し（図５のＳ９），そうであれば，特に何もしない。
【００５１】
e)  第１のカウンタも起動していると（図５のＳ９で否定の判定），第１のカウンタが先に起動済みか判別し（図５のＳ１０），起動済みである場合は，厳しい閾値を通過した方のデータがより確からしいため，第２のカウンタはそのままとし，第１のカウンタのみをリセットする（同Ｓ１１）。
【００５２】
f)  ステップＳ１０において，第１のカウンタが先に起動していない場合は，そのままとする（同Ｓ８）。
【００５３】
図６は復帰処理時の動作表であり，上記図５に示す復帰処理の各条件の組合わせに対応した動作内容を表としてまとめたものである。
【００５４】
メモリ管理部（図１の１９）では，１次バッファ１７の中の拡張バッファ（第１と第２の拡張１次バッファ１７−２，１７−３）の容量の管理を行っており，図７に拡張１次バッファ管理の処理フローを示す。
【００５５】
最初に第１の拡張１次バッファ１７−２の基準の長さ（容量）として基本１次バッファ１７−１の容量（１フレーム分）の１／２を設定する（図７のＳ１）。次に２次バッファへのコピーからＦＥＣ処理終了までの時間，更にその後の復帰処理までの時間を計測し，その計測を複数回実行して，その平均値を求める処理を常時実行する（図７のＳ２）。この計算結果である処理時間の平均値に基づいて，その処理時間で使用する平均のメモリ使用量から，メモリ容量の中から第１の拡張１次バッファ１７−２に割り当てられる長さ（容量）を決定する（図７のＳ３）。但し，余裕があったとしても，上記の基準の値（１フレームの１／２）とする。平均値を求める計算は，ＦＥＣ処理終了期間のＭ倍の時間を契機として実行する。決定した第１の拡張１次バッファ１７−２の容量（可変長）をメモリに対して割り当てる（割り付ける）。
【００５６】
更に，メモリ管理部のリソース管理機能として，ＦＥＣ処理で使用予定メモリ量（第１の拡張１次バッファに割り当てた容量を含む）を除いて余裕メモリ量を常時算出する（図Ｓ４）。こうして算出された余裕メモリ量により第２の拡張１次バッファの容量が決定される（図７のＳ５）。この場合の容量は０〜可能な範囲の容量であり，ＦＥＣ処理終了期間のＮ倍の周期の契機で実行される。この第２の拡張１次バッファ１７−３の容量（可変長）をメモリに割り付ける。上記のステップＳ３の「Ｍ」及びステップＳ５の「Ｎ」は，どの程度の精度でメモリ量を可変制御させたいかに応じて定数を設定することができる。
【００５７】
なお，第２の拡張１次バッファは，格納するビット列に充分な量を常に確保することが可能とは限らないので，場合によっては先頭ビットから幾らかが欠落することもあるが，これはメモリ容量によるコストが高くなることを避けるためである。
【００５８】
（付記１）  無線通信において，内挿された同期シンボル列よりフレームタイミングを検出する無線フレームタイミング検出装置において，同期シンボルとの相関処理後の加算器出力値について，緩い値の閾値と常時比較判定を行う第１の閾値判定部と，厳しい値の閾値と常時比較判定を行う第２の閾値判定部とを設け，前記第１の閾値判定部からの判定出力をビットシフトによりカウントする１フレームの信号長分の第１のカウンタと，前記第２の閾値判定部からの判定出力を１フレームより長い信号長分のカウントをする第２のカウンタと，前記第１の閾値判定部または第２の閾値判定部から少なくとも一方の判定出力の発生を受け取ると信号処理された信号を１次バッファへ入力する信号取込回路と，前記信号取込回路からの入力信号をシフト形式で順次格納する１フレーム分の長さの基本１次バッファ及び前記基本１次バッファに直列接続された拡張１次バッファとで構成する１次バッファと，前記第１のカウンタまたは第２のカウンタのカウント値及び後段の誤り訂正処理部の状態に応じて前記基本１次バッファに格納された信号をコピーする２次バッファと，前記２次バッファの内容について正規のフレームかどうかを判定する誤り訂正処理部と，を備えることを特徴とする無線フレームタイミング検出装置。
【００５９】
（付記２）  付記１において，前記第１のカウンタが前記基本１次バッファ分のカウントを満了した時に前記誤り訂正処理部が処理中であればカウントを続行し，そうでなければ基本１次バッファの内容を２次バッファにコピーし，前記第２のカウンタが前記基本１次バッファ分のカウントを満了した時に前記誤り訂正処理部の状態に関わらず前記基本１次バッファの内容を２次バッファにコピーすることを特徴とした無線フレームタイミング検出装置。
【００６０】
（付記３）  付記１または２の何れかにおいて，前記基本１次バッファは信号の１フレーム分の長さを備え，前記拡張１次バッファは少なくとも前記基本１次バッファの少なくとも１／２の長さを持つ可変長の第１の拡張１次バッファと，前記第１の拡張１次バッファに直列接続された可変長の第２の拡張１次バッファとで構成されることを特徴とする無線フレームタイミング検出装置。
【００６１】
（付記４）  付記１乃至３の何れかにおいて，前記第１のカウンタと第２のカウンタ及び前記１次バッファを構成するメモリを管理するメモリ管理部を備え，前記第１の拡張１次バッファと第２の拡張１次バッファの容量を管理するメモリ管理部を備え，前記メモリ管理部は，前記誤り訂正処理部における処理時間に対応して前記第１の拡張１次バッファと前記第２の拡張１次バッファの長さを割り当てることを特徴とする無線フレームタイミング検出装置。
【００６２】
（付記５）  付記１乃至４の何れかにおいて，前記誤り訂正処理部の処理終了後に復帰処理として前記第１のカウンタ及び第２のカウンタの動作状況を確認し，前記第１のカウンタの動作確認時にフレームの先頭位置を示すビットが前記基本１次バッファ，前記第１の拡張１次バッファ及び前記第２の拡張１次バッファの何れに存在するかに応じて前記第１のカウンタをリセットすることを特徴とした無線フレームタイミング検出装置。
【００６３】
（付記６）  付記４において，前記メモリ管理部は，前記誤り訂正処理部における誤り訂正処理にかかる時間の平均値を算出し，前方誤り訂正処理の周期のＭ倍（変数）の周期で平均値時間の間ビット列を蓄積可能な容量を第１の拡張１次バッファの容量とし，管理するメモリから前方誤り訂正処理で使用するメモリ量を除いた余分なメモリを計算し，前方誤り訂正処理の周期のＮ倍（変数）の周期で前記第２の拡張１次バッファの容量を変化させてメモリを割り当てることを特徴とする無線フレームタイミング検出装置。
【図面の簡単な説明】
【００６４】
【図１】本発明に係る装置の構成例を示す図である。
【図２】閾値判定と信号取込の処理フローを示す図である。
【図３】２次バッファへのコピーの処理フローとＦＥＣ処理のフローを示す図である。
【図４】カウンタ動作と２次バッファへのコピーの処理フローを示す図である。
【図５】復帰処理のフローを示す図である。
【図６】復帰処理時の動作表を示す図である。
【図７】拡張１次バッファ管理の処理フローを示す。
【図８】直交変調を用いる無線信号を受信する無線受信装置の例を示す図である。
【符号の説明】
【００６５】
１０        相関器
１１−１〜１１−Ｍ      遅延器
１２        相関処理部
１３        加算部
１４−１    第１の閾値判定部
１４−２    第２の閾値判定部
１５        信号取込回路
１６−１    第１のカウンタ
１６−２    第２のカウンタ
１７        １次バッファ
１７−１    基本１次バッファ
１７−２    第１の拡張１次バッファ
１７−３    第２の拡張１次バッファ
１８        ２次バッファ
１９        メモリ管理部
２０        誤り訂正処理部
３０        Ａ／Ｄ変換部
３１        検波部
３２        Ｓｉｎ／Ｃｏｓテーブル
３３        ＦＩＲフィルタ
３４        信号処理部
【図１】
2009200866.tif 000003
【図２】
2009200866.tif 000004
【図３】
2009200866.tif 000005
【図４】
2009200866.tif 000006
【図５】
2009200866.tif 000007
【図６】
2009200866.tif 000008
【図７】
2009200866.tif 000009
【図８】
2009200866.tif 000010