(57)【要約】【課題】消費電流を低減しつつ、出力のオーバーシュートを抑制することが可能なチャージポンプ回路を提供する。【解決手段】チャージポンプ回路は、入出力端子を充電する場合は、第１のスイッチ素子、第４のスイッチ素子、および第５のスイッチ素子をオンするとともに、第２のスイッチ素子、第３のスイッチ素子、および第６のスイッチ素子をオフし、入出力端子を放電する場合は、第１のスイッチ素子、第４のスイッチ素子、および第５のスイッチ素子をオフするとともに、第２のスイッチ素子、第３のスイッチ素子、および第６のスイッチ素子をオンし、入出力端子を充放電しない場合は、第１のスイッチ素子、第２のスイッチ素子、第５のスイッチ素子、および第６のスイッチ素子をオフするとともに、第３のスイッチ素子、および第４のスイッチ素子をオンする。【選択図】図７
2009200703.tif 000002
【特許請求の範囲】
【請求項１】
電流を入出力することにより、充放電される入出力端子と、
電源に一端が接続された第１の定電流源と、
前記第１の定電流源の他端に一端が接続された第１のスイッチ素子と、
前記第１のスイッチ素子の他端に一端が接続された第２のスイッチ素子と、
前記第２のスイッチ素子の他端と接地との間に接続された第２の定電流源と、
前記電源に一端が接続された第３の定電流源と、
前記第３の定電流源の他端に一端が接続されるとともに、前記第１のスイッチ素子と前記第２のスイッチ素子との間の接点に他端が接続された第３のスイッチ素子と、
前記第３のスイッチ素子の他端に一端が接続された第４のスイッチ素子と、
前記第４のスイッチ素子の他端と接地との間に接続された第４の定電流源と、
前記第３の定電流源の他端に一端が接続され、前記入出力端子に他端が接続された第５のスイッチ素子と、
前記入出力端子と前記第４の定電流源との間に接続された第６のスイッチ素子と、を備え、
前記入出力端子を充電する場合は、前記第１のスイッチ素子、前記第４のスイッチ素子、および前記第５のスイッチ素子をオンするとともに、前記第２のスイッチ素子、前記第３のスイッチ素子、および前記第６のスイッチ素子をオフし、
前記入出力端子を放電する場合は、前記第１のスイッチ素子、前記第４のスイッチ素子、および前記第５のスイッチ素子をオフするとともに、前記第２のスイッチ素子、前記第３のスイッチ素子、および前記第６のスイッチ素子をオンし、
前記入出力端子を充放電しない場合は、前記第１のスイッチ素子、前記第２のスイッチ素子、前記第５のスイッチ素子、および前記第６のスイッチ素子をオフするとともに、前記第３のスイッチ素子、および前記第４のスイッチ素子をオンする
ことを特徴とするチャージポンプ回路。
【請求項２】
前記接点と前記電源との間に接続された容量をさらに備えることを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
前記接点と前記接地との間に接続された容量をさらに備えることを特徴とする請求項１に記載のチャージポンプ回路。
【請求項４】
前記第１ないし第４の定電流源は、等しい定電流が出力されるように設定されていることを特徴とする請求項１ないし３の何れかに記載のチャージポンプ回路。
【請求項５】
発振信号を出力するＰＬＬ回路であって、
前記発振信号を分周した帰還信号を出力する分周器と、
前記帰還信号の位相と入力信号の位相とを比較し、この比較結果に応じた信号を出力する位相比較器と、
前記位相比較器の出力に応じて、入出力端子に対し充放電することにより信号を出力するチャージポンプ回路と、
前記チャージポンプ回路の出力をフィルタリングし、フィルタリングにより得られた制御電圧を出力するローパスフィルタと、
前記発振信号を出力し、前記制御電圧に応じて前記発振信号の発振周波数を制御する電圧制御発振器と、を備え、
前記チャージポンプ回路は、
電流を入出力することにより、充放電される入出力端子と、
電源に一端が接続された第１の定電流源と、
前記第１の定電流源の他端に一端が接続された第１のスイッチ素子と、
前記第１のスイッチ素子の他端に一端が接続された第２のスイッチ素子と、
前記第２のスイッチ素子の他端と接地との間に接続された第２の定電流源と、
前記電源に一端が接続された第３の定電流源と、
前記第３の定電流源の他端に一端が接続されるとともに、前記第１のスイッチ素子と前記第２のスイッチ素子との間の接点に他端が接続された第３のスイッチ素子と、
前記第３のスイッチ素子の他端に一端が接続された第４のスイッチ素子と、
前記第４のスイッチ素子の他端と接地との間に接続された第４の定電流源と、
前記第３の定電流源の他端に一端が接続され、前記入出力端子に他端が接続された第５のスイッチ素子と、
前記入出力端子と前記第４の定電流源との間に接続された第６のスイッチ素子と、を有し、
前記入出力端子を充電する場合は、前記第１のスイッチ素子、前記第４のスイッチ素子、および前記第５のスイッチ素子をオンするとともに、前記第２のスイッチ素子、前記第３のスイッチ素子、および前記第６のスイッチ素子をオフし、
前記入出力端子を放電する場合は、前記第１のスイッチ素子、前記第４のスイッチ素子、および前記第５のスイッチ素子をオフするとともに、前記第２のスイッチ素子、前記第３のスイッチ素子、および前記第６のスイッチ素子をオンし、
前記入出力端子を充放電しない場合は、前記第１のスイッチ素子、前記第２のスイッチ素子、前記第５のスイッチ素子、および前記第６のスイッチ素子をオフするとともに、前記第３のスイッチ素子、および前記第４のスイッチ素子をオンする
ことを特徴とするＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、チャージポンプ回路およびこのチャージポンプ回路を備えたＰＬＬ回路に関する。
【背景技術】
【０００２】
ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路は、集積回路内で所望の周波数、精度のクロックを発生する回路である。このＰＬＬ回路は、クロック逓倍回路、クロック再生回路、マイクロプロセッサ用クロック回路、周波数シンセサイザなど、多くの製品に用いられている。
【０００３】
ここで、従来のＰＬＬ回路に用いられるチャージポンプ回路には、複数の定電流源と、位相比較器の出力信号によりオン/オフする複数のスイッチ素子と、を用い、１段構成の演算増幅器の出力に常に定電流源が接続されるように切り換えるとともに、定電流源とスイッチ素子の接続点の電位が一定になるように切り換えるものがある（例えば、特許文献１参照。）。
【０００４】
このような構成により、チャージポンプ回路とローパスフィルタ間のチャージシェアによるＰＬＬ回路出力のジッタを低減する。
【０００５】
しかし、上記従来のチャージポンプ回路では、該演算増幅器が用いられているため、高速に応答するためには、消費電流を増大させる必要がある。
【特許文献１】特開２０００−２９６７００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、消費電流を低減しつつ、出力のオーバーシュートを抑制することが可能なチャージポンプ回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係るチャージポンプ回路は、電流を入出力することにより、充放電される入出力端子と、電源に一端が接続された第１の定電流源と、前記第１の定電流源の他端に一端が接続された第１のスイッチ素子と、前記第１のスイッチ素子の他端に一端が接続された第２のスイッチ素子と、前記第２のスイッチ素子の他端と接地との間に接続された第２の定電流源と、前記電源に一端が接続された第３の定電流源と、前記第３の定電流源の他端に一端が接続されるとともに、前記第１のスイッチ素子と前記第２のスイッチ素子との間の接点に他端が接続された第３のスイッチ素子と、前記第３のスイッチ素子の他端に一端が接続された第４のスイッチ素子と、前記第４のスイッチ素子の他端と接地との間に接続された第４の定電流源と、前記第３の定電流源の他端に一端が接続され、前記入出力端子に他端が接続された第５のスイッチ素子と、前記入出力端子と前記第４の定電流源との間に接続された第６のスイッチ素子と、を備え、前記入出力端子を充電する場合は、前記第１のスイッチ素子、前記第４のスイッチ素子、および前記第５のスイッチ素子をオンするとともに、前記第２のスイッチ素子、前記第３のスイッチ素子、および前記第６のスイッチ素子をオフし、前記入出力端子を放電する場合は、前記第１のスイッチ素子、前記第４のスイッチ素子、および前記第５のスイッチ素子をオフするとともに、前記第２のスイッチ素子、前記第３のスイッチ素子、および前記第６のスイッチ素子をオンし、前記入出力端子を充放電しない場合は、前記第１のスイッチ素子、前記第２のスイッチ素子、前記第５のスイッチ素子、および前記第６のスイッチ素子をオフするとともに、前記第３のスイッチ素子、および前記第４のスイッチ素子をオンすることを特徴とする。
【０００８】
本発明の一態様に係るＰＬＬ回路は、発振信号を出力するＰＬＬ回路であって、前記発振信号を分周した帰還信号を出力する分周器と、前記帰還信号の位相と入力信号の位相とを比較し、この比較結果に応じた信号を出力する位相比較器と、前記位相比較器の出力に応じて、入出力端子に対し充放電することにより信号を出力するチャージポンプ回路と、前記チャージポンプ回路の出力をフィルタリングし、フィルタリングにより得られた制御電圧を出力するローパスフィルタと、前記発振信号を出力し、前記制御電圧に応じて前記発振信号の発振周波数を制御する電圧制御発振器と、を備え、前記チャージポンプ回路は、電流を入出力することにより、充放電される入出力端子と、電源に一端が接続された第１の定電流源と、前記第１の定電流源の他端に一端が接続された第１のスイッチ素子と、前記第１のスイッチ素子の他端に一端が接続された第２のスイッチ素子と、前記第２のスイッチ素子の他端と接地との間に接続された第２の定電流源と、前記電源に一端が接続された第３の定電流源と、前記第３の定電流源の他端に一端が接続されるとともに、前記第１のスイッチ素子と前記第２のスイッチ素子との間の接点に他端が接続された第３のスイッチ素子と、前記第３のスイッチ素子の他端に一端が接続された第４のスイッチ素子と、前記第４のスイッチ素子の他端と接地との間に接続された第４の定電流源と、前記第３の定電流源の他端に一端が接続され、前記入出力端子に他端が接続された第５のスイッチ素子と、前記入出力端子と前記第４の定電流源との間に接続された第６のスイッチ素子と、を有し、前記入出力端子を充電する場合は、前記第１のスイッチ素子、前記第４のスイッチ素子、および前記第５のスイッチ素子をオンするとともに、前記第２のスイッチ素子、前記第３のスイッチ素子、および前記第６のスイッチ素子をオフし、前記入出力端子を放電する場合は、前記第１のスイッチ素子、前記第４のスイッチ素子、および前記第５のスイッチ素子をオフするとともに、前記第２のスイッチ素子、前記第３のスイッチ素子、および前記第６のスイッチ素子をオンし、前記入出力端子を充放電しない場合は、前記第１のスイッチ素子、前記第２のスイッチ素子、前記第５のスイッチ素子、および前記第６のスイッチ素子をオフするとともに、前記第３のスイッチ素子、および前記第４のスイッチ素子をオンすることを特徴とする。
【発明の効果】
【０００９】
本発明の一態様に係るチャージポンプ回路によれば、消費電流を低減しつつ、出力のオーバーシュートを抑制することができる。
【発明を実施するための最良の形態】
【００１０】
（比較例）
ここで、比較例として、演算増幅器を用いない消費電流を低減可能な構成のチャージポンプ回路について検討する。
【００１１】
図１は、比較例となるチャージポンプ回路型のＰＬＬ回路１０００ａを示す図である。
【００１２】
図１に示すように、ＰＬＬ回路１０００ａは、比較例となるチャージポンプ回路１００ａと、ローパスフィルタ（ループフィルタ）ＬＰＦ（Ｌｏｗ−Ｐａｓｓ  Ｆｉｌｔｅｒ）１０１と、電圧制御発振器ＶＣＯ（Ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）１０２と、分周器１０３と、位相比較器１０４と、を備えている。
【００１３】
分周器１０３は、発振信号Ｃを分周し、帰還信号Ｂを出力するようになっている。
【００１４】
位相比較器１０４は、帰還信号Ｂの位相（周波数）と入力信号Ａの位相（周波数）とを比較し、この比較結果に応じた出力ＵＰ、出力ＤＮを出力するようになっている。
【００１５】
チャージポンプ回路１００ａは、出力ＵＰ、出力ＤＮに応じた電圧を出力するようになっている。
【００１６】
ローパスフィルタ１０１は、チャージポンプ回路１００ａが出力した電圧をフィルタリング（平坦化）し、このフィルタリングにより得られた制御電圧Ｖｃを出力するようになっている。
【００１７】
電圧制御発振器１０２は、制御電圧Ｖｃに応じて発振周波数を制御した発振信号Ｃを出力するようになっている。
【００１８】
すなわち、位相比較器１０４は、入力信号Ａの周波数が帰還信号Ｂの周波数よりも高い（入力信号Ａの位相が帰還信号Ｂの位相よりも進んでいる）場合、その状態に基づいて、出力ＵＰ、出力ＤＮを出力する。そして、チャージポンプ回路１００ａは、この出力ＵＰ、出力ＤＮに応じて、電圧を出力する。そして、ローパスフィルタ１０１は、電圧制御発振器１０２発振信号Ｃの周波数を高くする（位相を進める）ように、制御電圧Ｖｃを出力する。
【００１９】
同様に、位相比較器１０４は、入力信号Ａの周波数が帰還信号Ｂの周波数よりも低い（入力信号Ａの位相が帰還信号Ｂの位相よりも遅れている）場合、その状態に基づいて、出力ＵＰ、出力ＤＮを出力する。そして、チャージポンプ回路１００ａは、この出力ＵＰ、出力ＤＮに応じて、電圧を出力する。そして、ローパスフィルタ１０１は、電圧制御発振器１０２発振信号Ｃの周波数を低くする（位相を遅らせる）ように、制御電圧Ｖｃを出力する。
【００２０】
以上のようなＰＬＬ回路１０００ａの動作により、帰還信号Ｂと入力信号Ａとが同期し、発振信号Ｃが所望の発振周波数を有するように制御される。
【００２１】
図２は、図１に示す位相比較器１０４の動作波形の一例を示す図である。
【００２２】
また、図３Ａは、図２の入力信号Ａの周波数が帰還信号Ｂの周波数よりも高い場合における比較例となるチャージポンプ回路１００ａの状態を示す図である。また、図３Ｂは、図２の帰還信号Ｂの周波数が入力信号Ａの周波数よりも高い場合における比較例となるチャージポンプ回路１００ａの状態を示す図である。また、図３Ｃは、図２の入力信号Ａの周波数が帰還信号Ｂの周波数と等しい場合における比較例となるチャージポンプ回路１００ａの状態を示す図である。
【００２３】
ここで、位相比較器１０４の入力信号Ａの周波数が帰還信号Ｂの周波数よりも高い場合、つまり、ωＡ＞ωＢの時、位相比較器１０４の出力ＵＰは“１”（ここではスイッチ素子をオンさせる論理）となり、出力ＤＮは“０”（ここではスイッチ素子をオフさせる論理）となる。
【００２４】
この時、図３Ａに示すように、チャージポンプ回路１００ａのスイッチ素子１００ａ１がオンするとともにスイッチ素子１００ａ２がオフする。
【００２５】
一方、位相比較器１０４の帰還信号Ｂの周波数が入力信号Ａの周波数よりも高い場合、つまりωＡ＜ωＢの時、出力ＵＰは“０”となり、出力ＤＮは“１”となる。
【００２６】
この時、図３Ｂに示すように、チャージポンプ回路１００ａのスイッチ素子１００ａ１がオフするとともにスイッチ素子１００ａ２がオンする。
【００２７】
また、位相比較器１０４の帰還信号Ｂの周波数が入力信号Ａと等しい場合、つまりωＡ＝ωＢの時、出力ＵＰは“０”となり、出力ＤＮは“０”となる。
【００２８】
この時、図３Ｃに示すように、チャージポンプ回路１００ａのスイッチ素子１００ａ１がオフするとともにスイッチ素子１００ａ２がオフする。
【００２９】
ここで、出力ＵＰと出力ＤＮの差が入力信号Ａ、帰還信号Ｂの位相差、もしくは周波数差であり、この差に応じた出力パルスがチャージポンプ回路１００ａに入力される。そして、チャージポンプ回路１００ａの入出力電流がローパスフィルタ１０１によってフィルタリングされ、電圧制御発振器１０２に供給される。
【００３０】
帰還信号Ｂの位相が入力信号Ａに対して遅れている場合は、出力ＵＰの正パルス（“１”）がチャージポンプ回路１００ａに入力される。これにより、チャージポンプ回路１００ａは図３Ａに示す状態になって電流を出力し、帰還信号Ｂの周波数が高くなるように電圧制御発振器１０２の入力信号（制御電圧Ｖｃ）を制御する。
【００３１】
一方、帰還信号Ｂの位相が入力信号Ａの位相に対して進んでいる場合は、出力ＤＮの正パルス（“１”）がチャージポンプ回路１００ａに入力される。これにより、チャージポンプ回路１００ａは図３Ｂに示す状態になって電流を引き込み、帰還信号Ｂの周波数が低くなるように電圧制御発振器１０２の入力信号（制御電圧Ｖｃ）を制御する。
【００３２】
また、帰還信号Ｂの位相が入力信号の位相と等しい場合は、出力ＵＰは“０”となり、出力ＤＮは“０”となる。これにより、チャージポンプ回路１００ａは図３Ｃに示す状態になって、帰還信号Ｂの周波数が維持されるように電圧制御発振器１０２の入力信号（制御電圧Ｖｃ）を制御する。
【００３３】
なお、上記例は、制御電圧Ｖｃを高くすると電圧制御発振器の出力周波数が高くなる場合であるが、制御電圧Ｖｃを低くすると電圧制御発振器の出力周波数が高くなる場合もある。
【００３４】
ここで、上記比較例のチャージポンプ回路１００ａの問題点について説明する。
【００３５】
比較例のチャージポンプ回路１００ａは、スイッチ素子がオンした瞬間に入出力電流がオーバーシュートする問題がある。図４は、比較例のチャージポンプ回路１００ａがオーバーシュートする状態を説明するための図である。なお、図４においては、スイッチ素子１００ａ１をｐＭＯＳトランジスタとし、スイッチ素子１００ａ２をｎＭＯＳトランジスタとしている。また、定電流源１００ａ３は、固定電圧がゲートに印加されたｐＭＯＳトランジスタであり、定電流源１００ａ４は、固定電圧がゲートに印加されたｎＭＯＳトランジスタである。
【００３６】
図４において、先ず、出力ＵＰが“０”すなわち“Ｈｉｇｈ”レベルの状態で、出力ＤＮが“０”、すなわち“Ｌｏｗ”レベルであるとすると、スイッチ素子１００ａ１はオフ状態であり、スイッチ素子１００ａ２はオフ状態である。この場合、スイッチ素子１００ａ２はオフしているので定電流源（ｎＭＯＳトランジスタ）１００ａ４は電流を流せない。このため、ｎＭＯＳトランジスタ１００ａ４のドレイン電圧は接地付近に低下する。
【００３７】
次に、出力ＵＰが“０”すなわち“Ｈｉｇｈ”レベルの状態で、出力ＤＮが“１”すなわち“Ｈｉｇｈ”レベルに切り替わるとスイッチ素子１００ａ２がオンする。定電流源１００ａ４の出力抵抗は小さく設定されているため、定電流源１００ａ４に所定値以上の電流が流れ込む。その後、定電流源（ｎＭＯＳトランジスタ）１００ａ４は飽和状態に入り、ドレイン電圧は所望の電圧に落ち着く。
【００３８】
また、出力ＵＰ側の定電流源１００ａ３についても同様に考えることができる。
【００３９】
このように、スイッチ素子１００ａ１、１００ａ２の切り替え時に発生する入出力抵抗の変動が原因で、スイッチ素子１００ａ１、１００ａ２がオンした瞬間に、チャージポンプ回路１００ａの入出力電流がオーバーシュートする。
【００４０】
ここで、図５Ａは、比較例のチャージポンプ回路の接地側の定電流源に流れる電流と時間との関係を示す図である。また、図５Ｂは、位相比較器の出力ＤＮの電圧レベルと時間との関係を示す図である。
【００４１】
図５Ａ、図５Ｂに示すように、位相比較器１０４の出力ＤＮの電圧レベルが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに切り替わった直後、定電流源１００ａ４に流れる電流が３００ｕＡ以上に増加（オーバーシュート）していることがわかる。このようなオーバーシュートが発生すると電圧制御発振器１０２の入力信号（制御電圧Ｖｃ）が変動する。したがって、電圧制御発振器１０２の発振周波数が変動し、ＰＬＬ出力の周波数ジッタとなり得る。
【００４２】
また、オーバーシュート量はｎＭＯＳトランジスタ、ｐＭＯＳトランジスタの違いによる電流量の差も大きく、プロセス変動の影響も受け易い。
【００４３】
そのため、そのオーバーシュート量のバラツキが、入力信号Ａと帰還信号Ｂの位相誤差に繋がるといった問題になり得る。
【００４４】
そこで、本発明を適用した各実施例においては、消費電流を低減しつつ、既述のような入出力電流切り替え時に発生するオーバーシュート電流を削減できるチャージポンプ回路を提案する。これにより、ＰＬＬ回路の出力（発振信号）のジッタが低減される。
【００４５】
以下、本発明を適用した各実施例について図面を参照しながら説明する。
【実施例１】
【００４６】
図６は、本発明の一態様である実施例１に係るＰＬＬ回路１０００の構成の一例を示す図である。なお、図６において図１の符号と同じ符号は図１と同様の構成を示す。図６に示すように、ＰＬＬ回路１０００は、チャージポンプ回路１００と、ローパスフィルタ１０１と、電圧制御発振器１０２と、分周器１０３と、位相比較器１０４と、を備えている。
【００４７】
比較例と同様に、分周器１０３は、発振信号Ｃを分周し、この分周により得られた帰還信号Ｂを出力するようになっている。
【００４８】
位相比較器１０４は、帰還信号Ｂの位相（周波数）と入力信号Ａの位相（周波数）とを比較し、この比較結果に応じた出力ＵＰ、出力ＤＮを出力するようになっている。
【００４９】
チャージポンプ回路１００は、出力ＵＰ、出力ＤＮに応じた電圧を出力するようになっている。すなわち、チャージポンプ回路１００は、位相比較器１０４の出力に応じて、入出力端子に対し充放電することにより信号を出力する。
【００５０】
ローパスフィルタ１０１は、チャージポンプ回路１００が出力した電圧をフィルタリング（平坦化）し、このフィルタリングにより得られた制御電圧Ｖｃを出力するようになっている。
【００５１】
電圧制御発振器１０２は、制御電圧Ｖｃに応じて発振周波数を制御した発振信号Ｃを出力するようになっている。
【００５２】
すなわち、位相比較器１０４は、入力信号Ａの周波数が帰還信号Ｂの周波数よりも高い（入力信号Ａの位相が帰還信号Ｂの位相よりも進んでいる）場合、その状態に基づいて、出力ＵＰ、出力ＤＮを出力する。そして、チャージポンプ回路１００は、この出力ＵＰ、出力ＤＮに応じて、電圧を出力する。そして、ローパスフィルタ１０１は、電圧制御発振器１０２発振信号Ｃの周波数を高くする（位相を進める）ように、制御電圧Ｖｃを出力する。
【００５３】
同様に、位相比較器１０４は、入力信号Ａの周波数が帰還信号Ｂの周波数よりも低い（入力信号Ａの位相が帰還信号Ｂの位相よりも遅れている）場合、その状態に基づいて、出力ＵＰ、出力ＤＮを出力する。そして、チャージポンプ回路１００は、この出力ＵＰ、出力ＤＮに応じて、電圧を出力する。そして、ローパスフィルタ１０１は、電圧制御発振器１０２発振信号Ｃの周波数を低くする（位相を遅らせる）ように、制御電圧Ｖｃを出力する。
【００５４】
以上のようなＰＬＬ回路１０００の動作により、帰還信号Ｂと入力信号Ａとが同期し、発振信号Ｃが所望の発振周波数を有するように制御される。
【００５５】
なお、出力ＵＰと出力ＤＮの差が、例えば、入力信号Ａ、帰還信号Ｂの位相差、もしくは周波数差であり、この差に応じた出力パルスがチャージポンプ回路１００に入力される。そして、チャージポンプ回路１００の入出力電流が、ローパスフィルタ１０１によってフィルタリングされ、制御電圧Ｖｃとして、電圧制御発振器１０２に供給される。
【００５６】
ここで、図７は、図６に示す実施例１に係るチャージポンプ回路１００の構成を示す回路図である。
【００５７】
図７に示すように、チャージポンプ回路１００は、第１の定電流源１と、第１のスイッチ素子２と、第２のスイッチ素子３と、第２の定電流源４と、第３の定電流源５と、第３のスイッチ素子６と、第４のスイッチ素子９と、第４の定電流源１０と、第５のスイッチ素子１１と、第６のスイッチ素子１２と、入出力端子１３と、を備える。
【００５８】
第１の定電流源１は、電源ＶＤＤに一端が接続されている。この第１の定電流源１は、例えば、ゲートに定電圧が印加されたＭＯＳトランジスタで構成される。
【００５９】
第１のスイッチ素子２は、例えば、ｐＭＯＳトランジスタで構成されている。この第１のスイッチ素子２は、第１の定電流源１の他端に一端（ソース）が接続され、位相比較器１０４の出力ＵＰの位相を反転させた出力／ＵＰがゲートに入力されるようになっている。
【００６０】
第２のスイッチ素子３は、例えば、ｎＭＯＳトランジスタで構成されている。この第２のスイッチ素子３は、第１のスイッチ素子２の他端（ドレイン）に一端（ドレイン）が接続され、位相比較器１０４の出力ＤＮがゲートに入力されるようになっている。
【００６１】
第２の定電流源４は、第２のスイッチ素子３の他端（ソース）と接地との間に接続されている。この第２の定電流源４は、例えば、ゲートに定電圧が印加されたＭＯＳトランジスタで構成される。
【００６２】
第３の定電流源５は、電源ＶＤＤに一端が接続されている。この第１の定電流源１は、例えば、ゲートに定電圧が印加されたＭＯＳトランジスタで構成される。
【００６３】
第３のスイッチ素子６は、例えば、ｐＭＯＳトランジスタで構成されている。この第３のスイッチ素子６は、第３の定電流源５の他端に一端（ソース）が接続されるとともに、第１のスイッチ素子２と第２のスイッチ素子３との間の接点７に（接点８を介して）他端（ドレイン）が接続され、出力ＵＰがゲートに入力されるようになっている。
【００６４】
第４のスイッチ素子９は、例えば、ｎＭＯＳトランジスタで構成されている。この第４のスイッチ素子９は、第３のスイッチ素子６の他端（ドレイン）に（接点８に）一端（ドレイン）が接続され、出力ＤＮの位相を反転させた出力／ＤＮがゲートに入力されるようになっている。
【００６５】
第４の定電流源１０は、第４のスイッチ素子９の他端（ソース）と接地との間に接続されている。この第４の定電流源１０は、例えば、ゲートに定電圧が印加されたＭＯＳトランジスタで構成される。
【００６６】
第５のスイッチ素子１１は、例えば、ｐＭＯＳトランジスタで構成されている。この第４のスイッチ素子１０は、第３の定電流源５の他端に一端（ソース）が接続されるとともに、入出力端子１３に他端（ドレイン）が接続され、出力／ＵＰがゲートに入力されるようになっている。
【００６７】
第６のスイッチ素子１２は、例えば、ｎＭＯＳトランジスタで構成されている。この第６のスイッチ素子１２は、入出力端子１３（第５のスイッチ素子１１の他端（ドレイン））と第４の定電流源１０との間に接続され、出力ＤＮがゲートに入力されるようになっている。
【００６８】
入出力端子１３は、チャージポンプ回路電流を入出力する為の端子である。この入力端子１３は、ローパスフィルタ１０１の入力に接続されている。
【００６９】
この入出力端子１３は、第３の定電流源５から電流が供給されて充電される。また、入出力端子１３は、第４の定電流源１０に電流を供給することにより、放電される。これより、ローパスフィルタ１０１に信号が出力される。
【００７０】
なお、第１ないし第４の定電流源１、４、５、１０は、全て等しい定電流が出力されるように設定されている。
【００７１】
また、ｐＭＯＳトランジスタである第１、第３、第５のスイッチ素子２、６、１１は、それぞれトランジスタサイズが等しくなるように設定されている。
【００７２】
また、ｎＭＯＳトランジスタである第２、第４、第６のスイッチ素子３、９、１２は、それぞれトランジスタサイズが等しくなるように設定されている。
【００７３】
次に、以上のような構成を有するチャージポンプ回路１００の動作について説明する。
【００７４】
ここで、図８Ａは、図６の入力信号Ａの周波数が帰還信号Ｂの周波数よりも高い場合におけるチャージポンプ回路１００の状態を示す図である。また、図８Ｂは、図６の帰還信号Ｂの周波数が入力信号Ａの周波数よりも高い場合におけるチャージポンプ回路１００の状態を示す図である。また、図８Ｃは、図６の入力信号Ａの周波数が帰還信号Ｂの周波数と等しい場合におけるチャージポンプ回路１００の状態を示す図である。
【００７５】
なお、図８Ａないし図８Ｃにおいては、説明のため、ＭＯＳトランジスタをスイッチ素子として表記している。
【００７６】
位相比較器１０４は、入力信号Ａの周波数が帰還信号Ｂの周波数よりも高い場合、つまり、ωＡ＞ωＢの時、例えば、出力ＵＰを“０”（ここではスイッチ素子をオフさせる論理）とし、出力ＤＮを“０”とする。この時、チャージポンプ回路１００は、例えば、入出力端子１３を充電する。
【００７７】
すなわち、図８Ａに示すように、入出力端子１３を充電する場合は、チャージポンプ回路１００は、第１のスイッチ素子２、第４のスイッチ素子９、および第５のスイッチ素子１１をオンするとともに、第２のスイッチ素子３、第３のスイッチ素子６、および第６のスイッチ素子１２をオフする。
【００７８】
これにより、第３の定電流源５の出力電流が入出力端子１３に出力される。さらに、第１の定電流源１の出力電流は、第１のスイッチ素子２、第４のスイッチ素子９を通って第４の定電流源１０に流れる。
【００７９】
すなわち、チャージポンプ回路１００は、電流を出力し、帰還信号Ｂの周波数が高くなるように電圧制御発振器１０２の入力信号（制御電圧Ｖｃ）を制御する。
【００８０】
一方、位相比較器１０４は、帰還信号Ｂの周波数が入力信号Ａの周波数よりも高い場合、つまりωＡ＜ωＢの時、例えば、出力ＵＰを“１” （ここではスイッチ素子をオンさせる論理）とし、出力ＤＮを“１”とする。この時、チャージポンプ回路１００は、例えば、入出力端子１３を放電する。
【００８１】
すなわち、図８Ｂに示すように、入出力端子１３を放電する場合は、チャージポンプ回路１００は、第１のスイッチ素子２、第４のスイッチ素子９、および第５のスイッチ素子１１をオフするとともに、第２のスイッチ素子３、第３のスイッチ素子６、および第６のスイッチ素子１２をオンする。
【００８２】
これにより、入出力端子１３から第４の定電流源１０に電流が出力される。さらに、第３の定電流源５の出力電流は、第３のスイッチ素子６、第２のスイッチ素子３を通って第２の定電流源４に流れる。
【００８３】
すなわち、チャージポンプ回路１００は、電流を引き込み、帰還信号Ｂの周波数が低くなるように電圧制御発振器１０２の入力信号（制御電圧Ｖｃ）を制御する。
【００８４】
また、位相比較器１０４は、帰還信号Ｂの周波数が入力信号Ａと等しい場合、つまりωＡ＝ωＢの時、例えば、出力ＵＰを“１”とし、出力ＤＮを“０”とする。
【００８５】
この時、チャージポンプ回路１００は、例えば、入出力端子１３を充放電しない。すなわち、図８Ｃに示すように、入出力端子１３を充放電しない場合は、チャージポンプ回路１００は、第１のスイッチ素子２、第２のスイッチ素子３、第５のスイッチ素子１１、および第６のスイッチ素子１２をオフするとともに、第３のスイッチ素子６、および第４のスイッチ素子９をオンする。
【００８６】
これにより、入出力端子１３は充放電されない。さらに、第３の定電流源５の出力電流は、第３のスイッチ素子６、第４のスイッチ素子９を通って第４の定電流源１０に流れる。
【００８７】
すなわち、チャージポンプ回路１００は、帰還信号Ｂの周波数が維持されるように電圧制御発振器１０２の入力信号（制御電圧Ｖｃ）を制御する。
【００８８】
上述のように、入出力端子１３にスイッチ素子を介して接続される第３、第４の定電流源１１、１２は、チャージポンプ回路１００が図８Ａないし図８Ｃに示す充放電動作、維持動作する場合において、常時動作し、定電流を流し続ける。
【００８９】
ここで、図９Ａは、実施例１に係るチャージポンプ回路１００の第４の定電流源に流れる電流と時間との関係を示す図である。また、図９Ｂは、位相比較器１０４の出力ＤＮの電圧レベルと時間との関係を示す図である。
【００９０】
図９Ａ、図９Ｂに示すように、位相比較器１０４の出力ＤＮの電圧レベルが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに切り替わった直後、定電流源１００ａ４に流れる電流のオーバーシュートが、比較例よりも（図５Ａ、図５Ｂ）、抑制されていることがわかる。
【００９１】
このように、チャージポンプ回路１００の状態の切り替えがあっても、第３、第４の定電流源は同じ電流を流し続ける。
【００９２】
したがって、入出力端子１３から見るチャージポンプ回路１００の抵抗変動が少ない。これにより、チャージポンプ回路１００の電流の切り替え時に発生するオーバーシュートを削減することができる。
【００９３】
以上のように、本実施例に係るチャージポンプ回路によれば、消費電流を低減しつつ、出力のオーバーシュートを抑制することができる。これにより、ＰＬＬ回路の出力（発振信号）のジッタが低減される。
【００９４】
なお、既述のように、本実施例では、制御電圧Ｖｃを高くすると電圧制御発振器の出力周波数が高くなる場合に相当するが、制御電圧Ｖｃを低くすると電圧制御発振器の出力周波数が高くなる場合もある。
【実施例２】
【００９５】
実施例１では、消費電流を低減しつつ、出力のオーバーシュートを抑制するチャージポンプ回路の構成の一例について説明した。
【００９６】
本実施例２では、特に、第３、第４の定電流源に流れる電流の変動をさらに低減するための構成の一例について述べる。
【００９７】
なお、本実施例２のチャージポンプ回路２００も実施例１のチャージポンプ回路１００と同様に、ＰＬＬ回路１０００に適用される。
【００９８】
図１０は、本発明の一態様である実施例２に係るチャージポンプ回路２００の構成を示す回路図である。なお、図１０において図７の符号と同じ符号は実施例１と同様の構成を示す。
【００９９】
図１０に示すように、チャージポンプ回路２００は、実施例１のチャージポンプ回路１００と比較して、接点８と接地との間に接続された容量Ｃ１をさらに備える。その他の構成は実施例１と同様である。
【０１００】
また、チャージポンプ回路２００の動作は実施例１と同様である。しかし、容量素子Ｃ１を追加することにより、チャージポンプ回路２００の状態の切り替え時に発生する接点８における電位の変動を抑えることができる。
【０１０１】
これより、実施例１よりも、第３、第４の定電流源５、１０の電流変動をより抑えることができる。すなわち、チャージポンプ回路２００の電流の切り替え時に発生するオーバーシュートをより抑制することができる。
【０１０２】
以上のように、本実施例に係るチャージポンプ回路によれば、消費電流を低減しつつ、出力のオーバーシュートを抑制することができる。これにより、ＰＬＬ回路の出力（発振信号）のジッタが低減される。
【実施例３】
【０１０３】
実施例２では、第３、第４の定電流源に流れる電流の変動をさらに低減するための構成の一例について述べた。
【０１０４】
本実施例３では、特第３、第４の定電流源に流れる電流の変動を低減するための構成の他の例について述べる。
【０１０５】
なお、本実施例３のチャージポンプ回路３００も実施例１のチャージポンプ回路１００と同様に、ＰＬＬ回路１０００に適用される。
【０１０６】
図１１は、本発明の一態様である実施例３に係るチャージポンプ回路３００の構成を示す回路図である。なお、図１１において図７の符号と同じ符号は実施例１と同様の構成を示す。
【０１０７】
図１１に示すように、チャージポンプ回路３００は、実施例１のチャージポンプ回路１００と比較して、接点８と電源ＶＤＤとの間に接続された容量Ｃ２をさらに備える。その他の構成は実施例１と同様である。
【０１０８】
また、チャージポンプ回路３００の動作は実施例１と同様である。しかし、容量素子Ｃ２を追加することにより、チャージポンプ回路３００の状態の切り替え時に発生する接点８における電位の変動を抑えることができる。
【０１０９】
これより、実施例１よりも、第３、第４の定電流源５、１０の電流変動をより抑えることができる。すなわち、チャージポンプ回路３００の電流の切り替え時に発生するオーバーシュートをより抑制することができる。
【０１１０】
以上のように、本実施例に係るチャージポンプ回路によれば、消費電流を低減しつつ、出力のオーバーシュートを抑制することができる。これにより、ＰＬＬ回路の出力（発振信号）のジッタが低減される。
【図面の簡単な説明】
【０１１１】
【図１】比較例となるチャージポンプ回路型のＰＬＬ回路１０００ａを示す図である。
【図２】図２は、図１に示す位相比較器１０４の動作波形の一例を示す図である。
【図３Ａ】図２の入力信号Ａの周波数が帰還信号Ｂの周波数よりも高い場合における比較例となるチャージポンプ回路１００ａの状態を示す図である。
【図３Ｂ】図２の帰還信号Ｂの周波数が入力信号Ａの周波数よりも高い場合における比較例となるチャージポンプ回路１００ａの状態を示す図である。
【図３Ｃ】図２の入力信号Ａの周波数が帰還信号Ｂの周波数と等しい場合における比較例となるチャージポンプ回路１００ａの状態を示す図である。
【図４】比較例のチャージポンプ回路１００ａがオーバーシュートする状態を説明するための図である。
【図５Ａ】比較例のチャージポンプ回路の接地側の定電流源に流れる電流と時間との関係を示す図である。
【図５Ｂ】位相比較器の出力ＤＮの電圧レベルと時間との関係を示す図である。
【図６】本発明の一態様である実施例１に係るＰＬＬ回路１０００の構成の一例を示す図である。
【図７】図６に示す実施例１に係るチャージポンプ回路１００の構成を示す回路図である。
【図８Ａ】図６の入力信号Ａの周波数が帰還信号Ｂの周波数よりも高い場合におけるチャージポンプ回路１００の状態を示す図である。
【図８Ｂ】図６の帰還信号Ｂの周波数が入力信号Ａの周波数よりも高い場合におけるチャージポンプ回路１００の状態を示す図である。
【図８Ｃ】図６の入力信号Ａの周波数が帰還信号Ｂの周波数と等しい場合におけるチャージポンプ回路１００の状態を示す図である。
【図９Ａ】実施例１に係るチャージポンプ回路１００の第４の定電流源に流れる電流と時間との関係を示す図である。
【図９Ｂ】位相比較器１０４の出力ＤＮの電圧レベルと時間との関係を示す図である。
【図１０】本発明の一態様である実施例２に係るチャージポンプ回路２００の構成を示す回路図である。
【図１１】本発明の一態様である実施例３に係るチャージポンプ回路３００の構成を示す回路図である。
【符号の説明】
【０１１２】
１  第１の定電流源
２  第１のスイッチ素子
３  第２のスイッチ素子
４  第２の定電流源
５  第３の定電流源
６  第３のスイッチ素子
７、８  接点
９  第４のスイッチ素子
１０  第４の定電流源
１１  第５のスイッチ素子
１２  第６のスイッチ素子
１３  入出力端子
１００、１００ａ、２００、３００  チャージポンプ回路
１０００、１０００ａ  ＰＬＬ回路
１０００ａ１、１０００ａ２  スイッチ素子
１０００ａ３、１０００ａ４  定電流源
Ｃ１、Ｃ２  容量素子
【図１】
2009200703.tif 000003
【図２】
2009200703.tif 000004
【図３Ａ】
2009200703.tif 000005
【図３Ｂ】
2009200703.tif 000006
【図３Ｃ】
2009200703.tif 000007
【図４】
2009200703.tif 000008
【図５Ａ】
2009200703.tif 000009
【図５Ｂ】
2009200703.tif 000010
【図６】
2009200703.tif 000011
【図７】
2009200703.tif 000012
【図８Ａ】
2009200703.tif 000013
【図８Ｂ】
2009200703.tif 000014
【図８Ｃ】
2009200703.tif 000015
【図９Ａ】
2009200703.tif 000016
【図９Ｂ】
2009200703.tif 000017
【図１０】
2009200703.tif 000018
【図１１】
2009200703.tif 000019