(57)【要約】【課題】データ送受信に要する信号線の本数を少なくできる安価なシリアルデータ伝送装置を提供する。【解決手段】ＬＲクロック線３１、伝送クロック線３２およびデータ線３３ａで接続された送信回路１と受信回路２を備え、送信回路は、第１および第２入力信号をＬＲクロックに同期してサンプリングして第１および第２データとしてそれぞれ出力する第１および第２データ変換手段１３ａ、１３ｂと、第１および第２データの各ビット位置が重ならないように重畳するデータ重畳手段１４ａと、重畳されたデータを伝送クロックに同期してデータ線に送出するデータ出力手段１５ａを備え、受信回路は、データ線からのデータをＬＲクロックおよび伝送クロックに同期して入力するデータ入力手段２３ａと、入力されたデータを第１データと第２データとに分離する信号分離手段２４ａと、分離されたデータを外部に出力するデータ出力手段２５ａ、２５ｂを備えている。【選択図】図１
2009200535.tif 000002
【特許請求の範囲】
【請求項１】
伝送周期を表すＬＲクロックを送受するためのＬＲクロック線、ＬＲクロック内におけるデータの送受タイミングを規定する伝送クロックを送受するための伝送クロック線およびデータを送受するためのデータ線によって接続された送信回路と受信回路とを備えたシリアルデータ伝送装置において、
前記送信回路は、
外部から入力される第１入力信号を、前記受信回路で発生されて前記ＬＲクロック線を介して送られてくるＬＲクロックに同期してサンプリングすることにより得られたデジタル信号を第１データとして出力する第１データ変換手段と、
外部から入力される第２入力信号を、前記受信回路で発生されて前記ＬＲクロック線を介して送られてくるＬＲクロックに同期してサンプリングすることにより得られたデジタル信号を第２データとして出力する第２データ変換手段と、
前記第１データ変換手段からの第１データのビット位置と、前記第２データ変換手段からの第２データのビット位置が重ならないように重畳するデータ重畳手段と、
前記データ重畳手段で重畳されたデータを前記受信回路から前記伝送クロック線を介して送られてくる伝送クロックに同期して前記データ線にシリアルに送出するデータ出力手段
とを備え、
前記受信回路は、
前記データ線からシリアルに送られてくるデータを、自己の内部で発生したＬＲクロックおよび伝送クロックに同期して入力するデータ入力手段と、
前記データ入力手段により入力されたデータを前記第１データと前記第２データとに分離する信号分離手段と、
前記信号分離手段で分離された前記第１データおよび前記第２データを外部に出力するデータ出力手段
とを備えたシリアルデータ伝送装置。
【請求項２】
データ重畳手段は、第１データ変換手段からの第１データがＬＲクロックの前半周期の前部分と後半周期の前部分に位置し、第２データ変換手段からの第２データがＬＲクロックの前半周期の残余部分と後半周期の残余部分に位置するように重畳する
ことを特徴とする請求項１記載のシリアルデータ伝送装置。
【請求項３】
第１データは第１ステレオ音声データから成り、第２データは第２ステレオ音声データから成り、
データ重畳手段は、前記第１ステレオ音声データの一方のチャンネル用の音声データがＬＲクロックの前半周期の前半分に位置し、前記第１ステレオ音声データの他方のチャンネル用の音声データがＬＲクロックの後半周期の前半分に位置し、前記第２ステレオ音声データの一方のチャンネル用の音声データがＬＲクロックの前半周期の後半分に位置し、前記第２ステレオ音声データの他方のチャンネル用の音声データがＬＲクロックの後半周期の後半分に位置するように重畳する
ことを特徴とする請求項２記載のシリアルデータ伝送装置。
【請求項４】
第１データはステレオ音声データから成り、第２データは第１モノラル音声データと第２モノラル音声データから成り、
データ重畳手段は、前記ステレオ音声データの一方のチャンネル用の音声データがＬＲクロックの前半周期の前半分に位置し、前記第１ステレオ音声データの他方のチャンネル用の音声データがＬＲクロックの後半周期の前半分に位置し、前記第１モノラル音声データがＬＲクロックの前半周期の後半分に位置し、前記第２モノラル音声データがＬＲクロックの後半周期の後半分に位置するように重畳する
ことを特徴とする請求項２記載のシリアルデータ伝送装置。
【請求項５】
第１データはステレオ音声データから成り、第２データはモノラル音声データから成り、
データ重畳手段は、前記ステレオ音声データの一方のチャンネル用の音声データがＬＲクロックの前半周期の前部分に位置し、前記第１ステレオ音声データの他方のチャンネル用の音声データがＬＲクロックの後半周期の前部分に位置し、前記モノラル音声データの一部がＬＲクロックの前半周期の残余部分に位置し、前記モノラル音声データの残余部分がＬＲクロックの後半周期の残余部分に位置するように重畳する
ことを特徴とする請求項２記載のシリアルデータ伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、シリアルデータ伝送装置に関し、特に音声データをシリアル伝送する技術に関する。
【背景技術】
【０００２】
従来、音声データをシリアル伝送する技術が知られている。このシリアル伝送には、ビットクロックと呼ばれる伝送クロックを送受するための伝送クロック線、伝送周期を示すＬＲクロックを送受するためのＬＲクロック線および音声データを送受信するためのデータ線といった少なくとも３本の伝送線を用いた３線式が採用されている。音声データはステレオ信号として伝送されるため、左チャンネル用の音声データであるか右チャンネル用の音声データであるかの識別はＬＲクロックによって行われる。
【０００３】
ＬＲクロックの周波数は音声信号のサンプリング周波数（サンプリングレート）と一致しており、サンプリング周期毎にアナログの音声信号をサンプリングすることにより得られた音声データは、ＬＲクロックに同期して伝送される。このような伝送方式として、例えば、標準的なインタフェースとして広く普及しているＩ２Ｓ（The Inter−IC Sound bus）方式が知られている。
【０００４】
サンプリングレートと同一の周波数を有するＬＲクロックを用いて複数の音声信号を送信回路から受信回路へ伝送するシリアルデータ伝送装置では、伝送クロック線とＬＲクロック線は各音声データで共用されているが、データ線は、送受信すべきデータ量の如何に拘わらず音声信号毎に独立に設けられている。このため、伝送すべき音声信号の数が増加すると、送信回路と受信回路との間を接続する信号線が多くなり、配線が煩雑になるという問題がある。また、送信回路から送信可能な音声信号の数、または、受信回路で受信可能な音声信号の数に制限がある場合、所望の数の音声信号を伝送できないという問題がある。
【０００５】
このような問題を解消するために、通信フォーマットを変換し、デジタルデータとクロックを重畳して１本の線で送受信するデジタル信号送受信回路が知られている（例えば、特許文献１参照）。このデジタル信号送受信回路は送信回路と受信回路から構成されており、送信回路は、クロックに同期して入力されるデータを所定の時間幅のデータに変換するデータ変換手段と、クロックとデータ変換手段の出力とを重畳する重畳手段を備え、受信回路は、受信信号からクロックを抽出するクロック抽出手段と、クロック抽出手段で抽出したクロックを基準として、受信信号からデータを抽出するデータ抽出手段を備えている。
【０００６】
【特許文献１】特開平０５−１４３３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した特許文献１に開示されたデジタル信号送受信回路では、伝送方式を変換するための変換回路を追加する必要があり、コストの増加や追加した変換回路により装置が小型化できないという問題がある。また、特許文献１に開示されたデジタル信号送受信回路において従来と同等の転送速度を得るためにはクロックを高速化する必要があるが、クロックを高速化すると、ＥＭＣ（Electro−Magnetic Compatibility）性能が低下するという問題がある。
【０００８】
この発明は、上述した問題を解消するためになされたものであり、伝送方式の変換やクロックの高速化を行うことなく、データの送受信に要する信号線の本数を少なくできる安価なシリアルデータ伝送装置を提供することにある。
【課題を解決するための手段】
【０００９】
この発明に係るシリアルデータ伝送装置は、伝送周期を表すＬＲクロックを送受するためのＬＲクロック線、ＬＲクロック内におけるデータの送受タイミングを規定する伝送クロックを送受するための伝送クロック線およびデータを送受するためのデータ線によって接続された送信回路と受信回路とを備えたシリアルデータ伝送装置において、送信回路は、外部から入力される第１入力信号を、受信回路で発生されてＬＲクロック線を介して送られてくるＬＲクロックに同期してサンプリングすることにより得られたデジタル信号を第１データとして出力する第１データ変換手段と、外部から入力される第２入力信号を、受信回路で発生されてＬＲクロック線を介して送られてくるＬＲクロックに同期してサンプリングすることにより得られたデジタル信号を第２データとして出力する第２データ変換手段と、第１データ変換手段からの第１データのビット位置と、第２データ変換手段からの第２データのビット位置が重ならないように重畳するデータ重畳手段と、データ重畳手段で重畳されたデータを受信回路から伝送クロック線を介して送られてくる伝送クロックに同期してデータ線にシリアルに送出するデータ出力手段とを備え、受信回路は、データ線からシリアルに送られてくるデータを、自己の内部で発生したＬＲクロックおよび伝送クロックに同期して入力するデータ入力手段と、データ入力手段により入力されたデータを第１データと第２データとに分離する信号分離手段と、信号分離手段で分離された第１データおよび第２データを外部に出力するデータ出力手段とを備えている。
【発明の効果】
【００１０】
この発明に係るシリアルデータ伝送装置によれば、第１データのビット位置と第２データのビット位置とが重ならないように重畳してデータ線をシリアルに伝送するように構成したので、伝送方式の変換やクロックの高速化を行うことなく、データの送受信に要する信号線の本数を少なくできる。また、従来は未使用のビット位置を使用してデータを送受信できるので、ハードウェアの追加などは不要であり、安価なシリアルデータ伝送装置を提供できる。
【発明を実施するための最良の形態】
【００１１】
以下、この発明の実施の形態を、図面を参照しながら詳細に説明する。以下では、シリアルデータの伝送方式の標準的なインタフェースとして広く普及しているＩ２Ｓフォーマットにより音声データを伝送する場合について説明する。
実施の形態１．
一般に、音声データのシリアル伝送は、伝送クロックとしてのビットクロックを送受信する伝送クロック線、伝送周期を示すＬＲクロックを送受信するＬＲクロック線および音声データを送受信するデータ線といった３本の線を用いる３線式で行われる。音声データのシリアル伝送は、送信側と受信側は同一方式で動作することが前提である。
【００１２】
伝送クロックとしては、様々な品質の音声を伝送できるように、多くの場合は、図２（ａ）に示すように、ＬＲクロックの６４倍の周波数を有するクロックが用いられる。この場合において、音楽ＣＤ相当の品質の音声に対応する１６ビットの音声データを伝送する場合は、データ線で音声データを伝送する時間帯の半分は未使用となる。したがって、音楽ＣＤ相当の品質の音声を伝送すれば十分なシステムにおいては、この未使用部分に同一サンプリングレートの他の音声データを重畳することによりデータ線を効率的に利用することが可能となる。この発明は、このような未使用部分を有効に活用するようにしたものである。なお、図２（ｂ）に示すように、伝送クロックとして、ＬＲクロックの４８倍の周波数が用いられる場合もある。この場合も、上述したＬＲクロックの６４倍の周波数が用いられる場合と同様に、未使用部分を有効に活用することができる。
【００１３】
この発明の実施の形態１に係るシリアルデータ伝送装置は、音楽ＣＤ相当の品質を有する４種類のステレオ音声データを、Ｉ２Ｓフォーマットによって伝送する。音楽ＣＤはＰＣＭ（Pulse-code modulation）方式を採用しているため、音楽ＣＤに記録されている音声データの伝送にもビットクロック線、ＬＲクロック線およびデータ線を利用したシリアルデータ伝送方式が採用されている。音楽ＣＤの音楽データは、サンプリング周波数４４．１ｋＨｚ（１秒問に４４１００回の数値化）でサンプリングされ、１６ビット（０〜６５５３５の６５５３６段階で音声データを表現）に量子化されている。つまり１６ビットのデータ長で音楽ＣＤ相当の品質の音声を得ることが可能である。以下では、伝送クロックとして、図２（ａ）に示すような、ＬＲクロックの６４倍の周波数が用いられる場合について説明する。
【００１４】
図１は、この発明の実施の形態１に係るシリアルデータ伝送装置の構成を示すブロック図である。このシリアルデータ伝送装置は、大きく分けると、送信回路１と受信回路２とから構成されている。これら送信回路１と受信回路２との間は、ＬＲクロック線３１、ビットクロック線３２、第１データ線３３ａおよび第２データ線３３ｂによって接続されている。ビットクロック線３２は、この発明の伝送クロック線に対応する。
【００１５】
送信回路１は、クロック抽出手段１１、タイミング制御手段１２、データ変換手段１３ａ、１３ｂ、１３ｃおよび１３ｄ、データ重畳手段１４ａおよび１４ｂ、ならびに、データ出力手段１５ａおよび１５ｂを備えている。
【００１６】
クロック抽出手段１１は、受信回路２からＬＲクロック線３１を介して送られてくる信号からＬＲクロックを抽出するとともに、ビットクロック線３２を介して送られてくる信号からビットクロックを抽出する。このクロック抽出手段１１で抽出されたＬＲクロックおよびビットクロックはタイミング制御手段１２に送られる。
【００１７】
タイミング制御手段１２は、音声データの送信タイミングを制御するための制御信号を生成する。このタイミング制御手段１２で生成された制御信号は、データ変換手段１３ａ、１３ｂ、１３ｃおよび１３ｄ、データ重畳手段１４ａおよび１４ｂ、ならびに、データ出力手段１５ａおよび１５ｂに送られる。
【００１８】
データ変換手段１３ａ、１３ｂ、１３ｃおよび１３ｄは、例えばＡ／Ｄ変換器から構成されている。データ変換手段１３ａ（この発明の第１データ変換手段に対応する）は、外部から送られてくるステレオのアナログ音声信号Ａ（この発明の第１入力信号に対応する）を、タイミング制御手段１２から送られてくる制御信号に含まれるＬＲクロックに同期して、例えば４４．１ｋＨｚでサンプリングし、データＡ（この発明の第１データおよび第１ステレオ音声データに対応する）としてデータ重畳手段１４ａに送る。
【００１９】
データ変換手段１３ｂ（この発明の第２データ変換手段に対応する）は、外部から送られてくるステレオのアナログ音声信号Ｂ（この発明の第２入力信号に対応する）を、タイミング制御手段１２から送られてくる制御信号に含まれるＬＲクロックに同期して、例えば４４．１ｋＨｚでサンプリングし、データＢ（この発明の第２データおよび第２ステレオ音声データに対応する）としてデータ重畳手段１４ａに送る。
【００２０】
データ変換手段１３ｃ（この発明の第１データ変換手段に対応する）は、外部から送られてくるステレオのアナログ音声信号Ｃ（この発明の第１入力信号に対応する）を、タイミング制御手段１２から送られてくる制御信号に含まれるＬＲクロックに同期して、例えば４４．１ｋＨｚでサンプリングし、データＣ（この発明の第１データおよび第１ステレオ音声データに対応する）としてデータ重畳手段１４ｂに送る。
【００２１】
データ変換手段１３ｄ（この発明の第２データ変換手段に対応する）は、外部から送られてくるステレオのアナログ音声信号Ｄ（この発明の第２入力信号に対応する）を、タイミング制御手段１２から送られてくる制御信号に含まれるＬＲクロックに同期して、例えば４４．１ｋＨｚでサンプリングし、データＤ（この発明の第２データおよび第２ステレオ音声データに対応する）としてデータ重畳手段１４ｂに送る。
【００２２】
データ重畳手段１４ａは、１６ビットシフトレジスタ１４ａ１および論理和回路（以下、「ＯＲ回路」という）１４ａ２を備えている。１６ビットシフトレジスタ１４ａ１は、１６ビット幅のシフタであり、データ変換手段１３ｂから送られてくるデータＢを、１６ビットだけシフトし、データＢ’としてＯＲ回路１４ａ２に送る。ＯＲ回路１４ａ２は、データ変換手段１３ａから送られてくるデータＡと、１６ビットシフトレジスタ１４ａ１から送られてくるデータＢ’との論理和演算を行う。これにより、データＡがＬＲクロックの前半周期の前部分（左チャンネル用音声データ）と後半周期の前部分（右チャンネル用音声データ）に位置し、データＢがＬＲクロックの前半周期の後部分（左チャンネル用音声データ）と後半周期の後部分（右チャンネル用音声データ）に位置するように制御される。このデータ重畳手段１４ａでデータＡとデータＢとが重畳されたデータは、データ出力手段１５ａに送られる。
【００２３】
データ重畳手段１４ｂは、１６ビットシフトレジスタ１４ｂ１およびＯＲ回路１４ｂ２を備えている。１６ビットシフトレジスタ１４ｂ１は、１６ビット幅のシフタであり、データ変換手段１３ｄから送られてくるデータＤを、１６ビットだけシフトし、データＤ’としてＯＲ回路１４ｂ２に送る。ＯＲ回路１４ｂ２は、データ変換手段１３ｃから送られてくるデータＣと、１６ビットシフトレジスタ１４ｂ１から送られてくるデータＤ’との論理和演算を行う。これにより、データＣがＬＲクロックの前半周期の前部分（左チャンネル用音声データ）と後半周期（右チャンネル用音声データ）の前部分に位置し、データＤがＬＲクロックの前半周期の後部分（左チャンネル用音声データ）と後半周期の後部分（右チャンネル用音声データ）に位置するように制御される。このデータ重畳手段１４ｂでデータＣとデータＤとが重畳されたデータは、データ出力手段１５ａに送られる。
【００２４】
データ出力手段１５ａは、タイミング制御手段１２から送られてくる制御信号に含まれるＬＲクロックおよびビットクロックに同期して、データ重畳手段１４ａのＯＲ回路１４ａ２から送られてくるデータを第１データ線３３ａに送出する。データ出力手段１５ｂは、タイミング制御手段１２から送られてくる制御信号に含まれるＬＲクロックおよびビットクロックに同期して、データ重畳手段１４ｂのＯＲ回路１４ｂ２から送られてくるデータを第２データ線３３ｂに送出する。
【００２５】
受信回路２は、クロック発生手段２１、タイミング制御手段２２、データ入力手段２３ａおよび２３ｂ、信号分離手段２４ａおよび２４ｂ、ならびに、データ出力手段２５ａ、２５ｂ、２５ｃおよび２５ｄを備えている。
【００２６】
クロック発生手段２１は、データ伝送の基準となる４４．１ｋＨｚのＬＲクロックを発生してＬＲクロック線３１に送出するとともに、ＬＲクロックの６４倍の周波数である２８２２．４ｋＨｚのビットクロックを発生してビットクロック線３２に送出する。また、クロック発生手段２１は、発生したＬＲクロックおよびビットクロックをタイミング制御手段２２に送る。
【００２７】
タイミング制御手段２２は、音声データの受信タイミングを制御するための制御信号を生成する。このタイミング制御手段２２で生成された制御信号は、データ入力手段２３ａおよび２３ｂ、信号分離手段２４ａおよび２４ｂ、ならびに、データ出力手段２５ａ、２５ｂ、２５ｃおよび２５ｄに送られる。
【００２８】
データ入力手段２３ａは、タイミング制御手段２２から送られてくる制御信号に含まれるＬＲクロックおよびビットクロックに同期して、第１データ線３３ａから音声データを取り込み、信号分離手段２４ａに送る。データ入力手段２３ｂは、タイミング制御手段２２から送られてくる制御信号に含まれるＬＲクロックおよびビットクロックに同期して、第２データ線３３ｂから音声データを取り込み、信号分離手段２４ｂに送る。
【００２９】
信号分離手段２４ａは、上位１６ビット抽出手段２４ａ１および下位１６ビット抽出手段２４ａ２から構成されている。上位１６ビット抽出手段２４ａ１は、タイミング制御手段１２から送られてくる制御信号に応じて、データ入力手段２３ａから送られてくる３２ビットのデータの上位１６ビットを抽出し、データ出力手段２５ａに送る。下位１６ビット抽出手段２４ａ２は、タイミング制御手段１２から送られてくる制御信号に応じて、データ入力手段２３ａから送られてくる３２ビットのデータの下位１６ビットを抽出し、データ出力手段２５ｂに送る。この信号分離手段２４ａで分離された上位１６ビットのデータは、この発明の第１データに対応し、下位１６ビットのデータは、この発明の第２データに対応する。
【００３０】
信号分離手段２４ｂは、上位１６ビット抽出手段２４ｂ１および下位１６ビット抽出手段２４ｂ２から構成されている。上位１６ビット抽出手段２４ｂ１は、タイミング制御手段１２から送られてくる制御信号に応じて、データ入力手段２３ｂから送られてくる３２ビットのデータの上位１６ビットを抽出し、データ出力手段２５ｃに送る。下位１６ビット抽出手段２４ｂ２は、タイミング制御手段１２から送られてくる制御信号に応じて、データ入力手段２３ｂから送られてくる３２ビットのデータの下位１６ビットを抽出し、データ出力手段２５ｄに送る。この信号分離手段２４ｂで分離された上位１６ビットのデータは、この発明の第１データに対応し、下位１６ビットのデータは、この発明の第２データに対応する。
【００３１】
データ出力手段２５ａは、信号分離手段２４ａの上位１６ビット抽出手段２４ａ１から送られてくるデータを、タイミング制御手段２２から送られてくる制御信号に応じて、外部に送出する。データ出力手段２５ｂは、信号分離手段２４ａの下位１６ビット抽出手段２４ａ２から送られてくるデータを、タイミング制御手段２２から送られてくる制御信号に応じて、外部に送出する。
【００３２】
データ出力手段２５ｃは、信号分離手段２４ｂの上位１６ビット抽出手段２４ｂ１から送られてくるデータを、タイミング制御手段２２から送られてくる制御信号に応じて、外部に送出する。データ出力手段２５ｄは、信号分離手段２４ｂの下位１６ビット抽出手段２４ｂ２から送られてくるデータを、タイミング制御手段２２から送られてくる制御信号に応じて、外部に送出する。
【００３３】
次に、上記のように構成される、この発明の実施の形態１に係るシリアルデータ伝送装置の動作を説明する。
【００３４】
音声データの伝送が行われる場合は、まず、受信回路２のクロック発生手段２１は、ＬＲクロックおよびビットクロックを発生し、ＬＲクロック線３１およびビットクロック線３２をそれぞれ介して送信回路１に送るとともに、受信回路２の内部のタイミング制御手段２２に送る。
【００３５】
送信回路１の内部のクロック抽出手段１１は、受信回路２からＬＲクロック線３１を介して送られてくる信号からＬＲクロックを抽出するとともに、ビットクロック線３２を介して送られてくる信号からビットクロックを抽出し、タイミング制御手段２２に送る。タイミング制御手段２２は、クロック抽出手段１１から送られてくるＬＲクロックおよびビットクロックに同期してデータを送信するための制御信号を生成し、データ変換手段１３ａ、１３ｂ、１３ｃおよび１３ｄ、データ重畳手段１４ａおよび１４ｂ、ならびに、データ出力手段１５ａおよび１５ｂに送る。
【００３６】
ステレオのアナログ音声信号Ａ〜Ｄは、データ変換手段１３ａ〜１３ｄへそれぞれ入力される。データ変換手段１３ａ〜１３ｄは、タイミング制御手段１２から送られてくる制御信号に含まれるＬＲクロックに同期して、アナログ音声信号Ａ〜Ｄをそれぞれサンプリングし、制御信号に含まれるビットクロックに同期した３２ビットのシリアルデータに変換する。ただし１６ビット精度の音声品質とし、データ長３２ビットに対し上位１６ビットのみが使用される。
【００３７】
データ変換手段１３ａでの変換により得られた３２ビットのシリアルデータであるデータＡは、データ重畳手段１４ａのＯＲ回路１４ａ２に送られる。データ変換手段１３ｂでの変換により得られた３２ビットのシリアルデータであるデータＢは、データ重畳手段１４ａの１６ビットシフトレジスタ１４ａ１に送られる。データ変換手段１３ｃでの変換により得られた３２ビットのシリアルデータであるデータＣは、データ重畳手段１４ｂのＯＲ回路１４ｂ２に送られる。データ変換手段１３ｄでの変換により得られた３２ビットのシリアルデータであるデータＤは、データ重畳手段１４ｂの１６ビットシフトレジスタ１４ｂ１に送られる。
【００３８】
１６ビットシフトレジスタ１４ａ１は、タイミング制御手段１２から送られてくる制御信号に含まれるビットクロックに同期して、データＢを下位方向に１６ビットだけシフトし、データＢ’としてＯＲ回路１４ａ２に送る。１６ビットシフトレジスタ１４ｂ１は、タイミング制御手段１２から送られてくる制御信号に含まれるビットクロックに同期して、データＤを下位方向に１６ビットだけシフトし、データＤ’としてＯＲ回路１４ｂ２に送る。
【００３９】
ＯＲ回路１４ａ２は、データ変換手段１３ａから送られてくるデータＡと１６ビットシフトレジスタ１４ａ１から送られてくるデータＢ’との論理和をとり、データ出力手段１５ａに送る。これにより、アナログ音声信号Ａに対応する音声データとアナログ音声信号Ｂに対応する音声データとのビット位置が重なることなく、換言すれば、互いに干渉し合うことなく重畳される。同様に、ＯＲ回路１４ｂ２は、データ変換手段１３ｃから送られてくるデータＣと１６ビットシフトレジスタ１４ｂ１から送られてくるデータＤ’との論理和をとり、データ出力手段１５ａに送る。これにより、アナログ音声信号Ｃに対応する音声データとアナログ音声信号Ｄに対応する音声データとのビット位置が重なることなく、換言すれば、互いに干渉し合うことなく重畳される。
【００４０】
データ出力手段１５ａは、データＡとデータＢとが重畳されたデータを第１データ線３３ａに送出する。また、データ出力手段１５ｂは、データＣとデータＤとが重畳されたデータを第２データ線３３ｂに送出する。
【００４１】
受信回路２においては、データ入力手段２３ａは、タイミング制御手段２２から送られてくる制御信号に含まれるＬＲクロックおよびビットクロックに同期して、第１データ線３３ａから２つの音声が多重化されたデータを取り込み、信号分離手段２４ａに送る。同様に、データ入力手段２３ｂは、タイミング制御手段２２から送られてくる制御信号に含まれるＬＲクロックおよびビットクロックに同期して、第２データ線３３ａから２つの音声が多重化されたデータを取り込み、信号分離手段２４ｂに送る。
【００４２】
信号分離手段２４ａの上位１６ビット抽出手段２４ａ１は、タイミング制御手段２２から送られてくる制御信号に応じて、データ入力手段２３ａから送られてくる３２ビットのデータの上位１６ビットを抽出し、データ出力手段２５ａに送る。また、下位１６ビット抽出手段２４ａ２は、タイミング制御手段２２から送られてくる制御信号に応じて、データ入力手段２３ａから送られてくる３２ビットのデータの下位１６ビットを抽出し、データ出力手段２５ｂに送る。
【００４３】
同様に、信号分離手段２４ｂの上位１６ビット抽出手段２４ｂ１は、タイミング制御手段１２から送られてくる制御信号に応じて、データ入力手段２３ｂから送られてくる３２ビットのデータの上位１６ビットを抽出し、データ出力手段２５ｃに送る。また、下位１６ビット抽出手段２４ｂ２は、タイミング制御手段１２から送られてくる制御信号に応じて、データ入力手段２３ｂから送られてくる３２ビットのデータの下位１６ビットを抽出し、データ出力手段２５ｄに送る。
【００４４】
データ出力手段２５ａは、上位１６ビット抽出手段２４ａ１から送られてくるデータを、アナログ音声信号Ａに対応する音声データとして外部に出力する。また、データ出力手段２５ｂは、下位１６ビット抽出手段２４ａ２から送られてくるデータを、アナログ音声信号Ｂに対応する音声データとして外部に出力する。同様に、データ出力手段２５ｃは、上位１６ビット抽出手段２４ｂ１から送られてくるデータを、アナログ音声信号Ｃに対応する音声データとして外部に出力する。また、データ出力手段２５ｄは、下位１６ビット抽出手段２４ｂ２から送られてくるデータを、アナログ音声信号Ｄに対応する音声データとして外部に出力する。
【００４５】
以上説明したように、この発明の実施の形態１に係るシリアルデータ伝送装置によれば、音声データを多重化することにより、図３に示す従来のシリアルデータ伝送装置と比較して、同じ通信線の本数で、２倍の音声データを伝送することが可能になる。その結果、伝送方式の変換やクロックの高速化を行うことなく、データの送受信に要する信号線の本数を少なくできる。また、従来は未使用のビット位置を使用してデータを送受信できるので、ハードウェアの追加などは不要であり、安価なシリアルデータ伝送装置を提供できる。
【００４６】
なお、上述した実施の形態１に係るシリアルデータ伝送装置では、複数のステレオ音声信号を伝送する場合について説明したが、図４に示すように、１系統のステレオ音声信号（ステレオ音声Ａ（左）およびステレオ音声Ａ（右））と２系統のモノラル音声信号（モノラル音声Ｂおよびモノラル音声Ｃ）とを重畳して伝送するように変形することができる。
【００４７】
また、図５に示すように、品質の異なる音声信号を重畳して伝送するように変形することもできる。図５では、１系統の２４ビットステレオ音声信号（２４ビットステレオ音声Ａ（左）および２４ビットステレオ音声Ａ（右））と、１系統のモノラル音声信号（モノラル音声Ｂ（上位８ビット）およびモノラル音声Ｂ（下位８ビット））とを伝送する場合を示している。
【図面の簡単な説明】
【００４８】
【図１】この発明の実施の形態１に係るシリアルデータ伝送装置の構成を示すブロック図である。
【図２】Ｉ２Ｓフォーマットを用いて音声データを伝送する動作を説明するための図である。
【図３】従来のシリアルデータ伝送装置の構成を示すブロック図である。
【図４】この発明の実施の形態１に係るシリアルデータ伝送装置の変形例の動作を説明するための図である。
【図５】この発明の実施の形態１に係るシリアルデータ伝送装置の他の変形例の動作を説明するための図である。
【符号の説明】
【００４９】
１  送信回路、２  受信回路、１１  クロック抽出手段、１２  タイミング制御手段、１３ａ〜１３ｄ  データ変換手段、１４ａ，１４ｂ  データ重畳手段、１４ａ１，１４ｂ１  １６ビットシフトレジスタ、１４ａ２，１４ｂ２  ＯＲ回路、１５ａ，１５ｂ  データ出力手段、２１  クロック発生手段、２２  タイミング制御手段、２３ａ，２３ｂ  データ入力手段、２４ａ，２４ｂ  信号分離手段、２４ａ１，２４ｂ１  上位１６ビット抽出手段、２４ａ２，２４ｂ２  下位１６ビット抽出手段、２５ａ〜２５ｄ  データ出力手段、３１  ＬＲクロック線、３２  ビットクロック線、３３ａ  第１データ線、３３ｂ  第２データ線。
【図１】
2009200535.tif 000003
【図２】
2009200535.tif 000004
【図３】
2009200535.tif 000005
【図４】
2009200535.tif 000006
【図５】
2009200535.tif 000007