(57)【要約】【課題】電源部での電力ロスの少ない表示パネルモジュールを提案する。【解決手段】各画素領域に形成された容量性負荷の充放電を通じて表示状態を制御する駆動方式の表示パネルモジュールを、（１）画素領域がマトリクス状に配置された画素アレイ部と、（２）共通電源線を通じて供給される電源電位に基づいて各信号線に対応する信号電位を発生し、所定のタイミングで容量性負荷を駆動する信号線駆動部と、（３）共通電源線を通じて供給される電源電位に基づいて基準電位を発生し、所定のタイミングで前記容量性負荷を駆動する同期整流型ＤＣ／ＤＣコンバータとで構成する。【選択図】図６
2009217239.tif 000002
【特許請求の範囲】
【請求項１】
各画素領域に形成された容量性負荷の充放電を通じて表示状態を制御する駆動方式の表示パネルモジュールであって、
画素領域がマトリクス状に配置された画素アレイ部と、
共通電源線を通じて供給される電源電位に基づいて各信号線に対応する信号電位を発生し、所定のタイミングで前記容量性負荷を駆動する信号線駆動部と、
前記共通電源線を通じて供給される電源電位に基づいて基準電位を発生し、所定のタイミングで前記容量性負荷を駆動する同期整流型ＤＣ／ＤＣコンバータと
を有する表示パネルモジュール。
【請求項２】
請求項１に記載の表示パネルモジュールは、
前記信号電位と前記基準電位のいずれか一方を選択的に各信号線に出力するスイッチ
を有する表示パネルモジュール。
【請求項３】
請求項１又は２に記載の表示パネルモジュールは、
前記共通電源線を通じて供給する電源電位を、ロジック電位の昇圧により生成する昇圧型ＤＣ／ＤＣコンバータ
を有する表示パネルモジュール。
【請求項４】
請求項１〜３のいずれか一項に記載の表示パネルモジュールにおいて、
前記画素領域は電流駆動型の自発光素子である
ことを特徴とする表示パネルモジュール。
【請求項５】
請求項４に記載の表示パネルモジュールにおいて、
前記基準電位は、前記信号電位の可変範囲内の固定電位である
ことを特徴とする表示パネルモジュール。
【請求項６】
請求項１〜３のいずれか一項に記載の表示パネルモジュールにおいて、
前記画素領域は電圧駆動型の液晶素子である
ことを特徴とする表示パネルモジュール。
【請求項７】
請求項６に記載の表示パネルモジュールにおいて、
前記基準電位は固定電位である
ことを特徴とする表示パネルモジュール。
【請求項８】
各画素領域に形成された容量性負荷の充放電を通じて表示状態を制御する駆動方式の表示パネルモジュールであって、
所定の電源電位を共通電源線に印加する電源部と、
画素領域がマトリクス状に配置された画素アレイ部と、
共通電源線を通じて供給される電源電位に基づいて各信号線に対応する信号電位を発生し、所定のタイミングで前記容量性負荷を駆動する信号線駆動部と、
前記共通電源線を通じて供給される電源電位に基づいて基準電位を発生し、所定のタイミングで前記容量性負荷を駆動する同期整流型ＤＣ／ＤＣコンバータと、
１又は複数ライン単位で各信号線と画素領域との接続を制御するスキャン駆動部と
を有する表示パネルモジュール。
【請求項９】
所定の電源電位を電源線に印加する電源部と、
画素領域がマトリクス状に配置された画素アレイ部と、共通電源線を通じて供給される電源電位に基づいて各信号線に対応する信号電位を発生し、所定のタイミングで前記容量性負荷を駆動する信号線駆動部と、前記共通電源線を通じて供給される電源電位に基づいて基準電位を発生し、所定のタイミングで前記容量性負荷を駆動する同期整流型ＤＣ／ＤＣコンバータと、１又は複数ライン単位で各信号線と画素領域との接続を制御するスキャン駆動部とを有し、各画素領域に形成された容量性負荷の充放電を通じて表示状態を制御する駆動方式に対応する表示パネルモジュールと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有する電子機器。
【請求項１０】
駆動電源線の電位制御を通じて、対応する画素領域の動作状態を制御する駆動方式の表示パネルモジュールであって、
発光素子を形成した画素領域がマトリクス状に配置された画素アレイ部と、
発光電位を供給する共通電源線と、
前記共通電源線を通じて供給される前記発光電位を含む２値以上の駆動電位により前記駆動電源線の電位を駆動する電源線駆動部と、
前記共通電源線を通じて供給される前記発光電位に基づいて固定電位を発生し、各画素領域に配線された固定電位線に供給する同期整流型ＤＣ／ＤＣコンバータと
を有する表示パネルモジュール。
【請求項１１】
請求項１０に記載の表示パネルモジュールにおいて、
前記固定電位は接地電位でない
ことを特徴とする表示パネルモジュール。
【請求項１２】
請求項１１に記載の表示パネルモジュールは、
ロジック電位の昇圧により前記発光電位を生成する昇圧型ＤＣ／ＤＣコンバータ
を有することを特徴とする表示パネルモジュール。
【請求項１３】
駆動電源線の電位制御を通じて、対応する画素領域の動作状態を制御する駆動方式の表示パネルモジュールであって、
所定の発光電位を発生する電源部と、
発光素子を形成した画素領域がマトリクス状に配置された画素アレイ部と、
前記画素アレイ部を構成する各信号線に対応する信号電位を発生し、所定のタイミングで各画素領域を駆動する信号線駆動部と、
１又は複数ライン単位で各信号線と画素領域との接続を制御するスキャン駆動部と、
前記発光電位を供給する共通電源線と、
前記共通電源線を通じて供給される前記発光電位を含む２値以上の駆動電位により前記駆動電源線の電位を駆動する電源線駆動部と、
前記共通電源線を通じて供給される前記発光電位に基づいて固定電位を発生し、各画素領域に配線された固定電位線に供給する同期整流型ＤＣ／ＤＣコンバータと
を有する表示パネルモジュール。
【請求項１４】
発光素子を形成した画素領域がマトリクス状に配置された画素アレイ部と、前記画素アレイ部を構成する各信号線に対応する信号電位を発生し、所定のタイミングで各画素領域を駆動する信号線駆動部と、１又は複数ライン単位で各信号線と画素領域との接続を制御するスキャン駆動部と、発光電位を供給する共通電源線と、前記共通電源線を通じて供給される前記発光電位を含む２値以上の駆動電位により前記駆動電源線の電位を駆動する電源線駆動部と、前記共通電源線を通じて供給される前記発光電位に基づいて固定電位を発生し、各画素領域に配線された固定電位線に供給する同期整流型ＤＣ／ＤＣコンバータとを有し、駆動電源線の電位制御を通じて、対応する画素領域の動作状態を制御する表示パネルモジュールと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、表示パネルモジュールの省電力技術に関する。なお、この明細書で提案する発明は、表示パネルモジュールを搭載する各種の電子機器としての側面も有する。
【背景技術】
【０００２】
現在、多くのフラットパネルディスプレイにおいて、アクティブマトリクス駆動方式が採用されている。図１〜図４に、この種の駆動方式を採用するシステム構造と画素構造の一例を示す。なお、図１及び図２は液晶パネルモジュールのシステム構造及び画素構造を示し、図３及び図４は有機ＥＬパネルのシステム構造及び画素構造を示す。
【０００３】
まず、液晶パネルモジュールの構造を説明する。図１に示す液晶パネルモジュール１は、画素アレイ部３と、その駆動回路である信号線駆動部５及び書込スキャン駆動部７で構成される。ここで、画素アレイ部３には、ホワイトユニットとしての１画素が、画面内の垂直方向と水平方向についてそれぞれ規定の解像度で配置されている。なお、ホワイトユニットとしての１画素は、例えば３つのサブ画素９（Ｒ（赤）画素、Ｇ（緑）画素、Ｂ（青）画素）の集合体として構成される。
【０００４】
従って、この例の場合、画素アレイ部３の垂直解像度をＭ、水平解像度をＮとすると、画素アレイ部３の総サブ画素数は、Ｍ×Ｎ×３で与えられる。
図１では、画素アレイ部３を構成する画素構造の最小単位であるサブ画素９と各駆動部との接続関係を表している。
【０００５】
なお、信号線駆動部５は、画素データＤinに対応する信号電位Ｖsig を信号線ＤＴＬに供給する駆動デバイスである。また、書込スキャン駆動部７は、書込制御線ＷＳＬを通じて信号電位Ｖsig のサブ画素９への書き込みを線順次に制御する駆動デバイスである。一般に、書込スキャン駆動部７は、ライン順次に信号電位Ｖsig 等を書き込む水平ラインを指定する。
【０００６】
因みに、液晶パネルモジュール１におけるサブ画素９は、図２に示すように、薄膜トランジスタ（以下「サンプリングトランジスタ」という。）Ｔ１と、信号電位Ｖsig を保持する液晶容量ＣＬｃとで構成される。ここで、液晶容量ＣＬｃは、画素電極１１と対向電極１３で液晶Ｌｃを両側から挟んだ構造を有している。
【０００７】
続いて、有機ＥＬパネルモジュールの構造を説明する。図３に示す有機ＥＬパネルモジュール２１は、画素アレイ部２３と、その駆動回路である信号線駆動部２５、書込スキャン駆動部２７及び電源スキャン駆動部２９で構成される。図３に示す画素アレイ部２３の画素配列は、図１に示す画素アレイ部３の画素配列と同じである。
【０００８】
すなわち、ホワイトユニットとしての１画素が、画面内の垂直方向と水平方向についてそれぞれ規定の解像度で配置されている。この例の場合も、画素アレイ部３の垂直解像度をＭ、水平解像度をＮとすると、画素アレイ部３の総サブ画素数は、Ｍ×Ｎ×３で与えられる。
図３では、画素アレイ部２３を構成する画素構造の最小単位であるサブ画素３１と各駆動部との接続関係を表している。
【０００９】
なお、信号線駆動部２５は、画素データＤinに対応する信号電位Ｖsig を信号線ＤＴＬに供給する駆動デバイスである。また、書込スキャン駆動部２７は、書込制御線ＷＳＬを通じて信号電位Ｖsig のサブ画素３１への書き込みを線順次に制御する駆動デバイスである。一般に、書込スキャン駆動部２７は、ライン順次に信号電位Ｖsig 等を書き込む水平ラインを指定する。
【００１０】
また、電源スキャン駆動部２９は、信号線ＤＴＬと書込制御線ＷＳＬと連動して、サブ画素９の動作状態を制御する駆動デバイスである。なお、電源スキャン駆動部２９は、サブ画素９の駆動に駆動電源線ＤＳＬを使用する。
図４に示すように、駆動電源線ＤＳＬは、有機ＥＬ素子ＯＬＥＤに対して直列に接続される薄膜トランジスタ（以下、「駆動トランジスタ」という。）Ｔ２の一方の主電極に接続される。
【００１１】
電源スキャン駆動部２９は、この駆動電源線ＤＳＬの電位を発光電位Ｖccと非発光電位Ｖssの２値で駆動する。因みに、有機ＥＬパネルモジュール２１におけるサブ画素３１は、図４に示すように、サンプリングトランジスタＴ１と、駆動トランジスタＴ２と、信号電位Ｖsig を保持する保持容量Ｃｓと、有機ＥＬ素子ＯＬＥＤとで構成される。ここで、保持容量Ｃｓは駆動トランジスタＴ２のゲート電極とソース電極との間に接続される。
【００１２】
詳細な動作の内容は後述するが、保持容量Ｃｓには、信号電位Ｖsig を駆動トランジスタＴ２の閾値電圧Ｖthと移動度特性の補正電圧ΔＶを加味した電圧が非発光期間に書き込まれる。そして、発光期間には、当該電圧に応じた駆動電流が駆動トランジスタＴ２を通じて有機ＥＬ素子ＯＬＥＤに供給され、この駆動電流値の大きさに応じた輝度で発光動作が開始される。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
このように、アクティブマトリクス駆動方式の表示パネルモジュールでは、液晶容量ＣＬｃや保持容量Ｃｓの充放電を通じて各画素領域の表示状態を制御する。
ところで、昨今の表示パネルモジュールでは、信号電位Ｖsig だけでなく基準電位Ｖref も信号線ＤＴＬを通じて印加する駆動方式が採用されている。
【００１４】
ここでの基準電位Ｖref は画質向上用の固定電位である。液晶パネルモジュールの場合、基準電位Ｖref は、例えばプリチャージ用の中間電位等が対応する。また、有機ＥＬパネルモジュールの場合、基準電位Ｖref は、例えば薄膜トランジスタの閾値補正用のオフセット電位が対応する。
【００１５】
ところで、基準電位Ｖref の供給源には、一般に以下の仕様を満たすことが要求される。
（１）十分な出力容量を持ち、基準電位Ｖref を安定的に出力できること
（２）表示解像度や駆動周波数を十分に満足する応答性能
をもつこと
（３）信号電位Ｖsig の状態に応じて、電流の供給だけでなく引き込みも可能であること（すなわち、シンクソース型電源であること）
【００１６】
これらの条件を満す回路は、例えばボルテージフォロワ回路の採用により簡単に実現できる。特許文献１には、オペアンプとコンパレータを用いたボルテージフォロワ型の回路構成が開示されている。
【特許文献１】特開２００２−３０３８４７号公報
【００１７】
ところで、基準電位Ｖref の供給源は、表示パネルモジュールに対して一つあれば十分である。実際、基準電位Ｖref の供給源は、全ての信号線ＤＴＬについて共通化すれば配線数を低減でき、システムの構成を簡略化できる。
【００１８】
ところが、昨今の表示パネルモジュールでは、特許文献１に示すような簡単な駆動方式の適用が困難になっている。これは、表示解像度の高解像度化等に伴い、前述した仕様を満足させることが困難になっているためである。
例えば昨今の表示パネルモジュールでは、フルＨＤ化（１９２０ドットＲＧＢ×１０８０ライン）が進められているが、画素数の増加が容量性負荷の増加を招いている。
【００１９】
また、昨今の表示パネルモジュールでは、動画応答特性の改善のためフレームレートの高速化（例えば１２０Ｈｚ表示）が進められている。しかし、このフレームレートの高速化は、基準電位Ｖref への遷移動作に許される時間の短縮化を招いており、前述した仕様の実現を困難にしている。
【００２０】
また、昨今の表示パネルモジュールでは、パネルサイズの更なる大型化が進んでおり、これに伴って画素数や配線容量の増加が進んでいる。これに伴い、容量性負荷が増大しており、基準電位Ｖref の供給源に求められる駆動能力が高まっている。
【００２１】
このように、昨今の表示パネルに求められる駆動条件は非常に厳しくなっている。このため、前述した条件を満たすために電源の大型化が必要になっている。しかし、電源の大型化は、回路規模やこれに伴うコストの増大だけでなく、電力ロスを増大させる問題がある。例えばボルテージフォロア回路の場合には、抵抗分圧により基準電圧Ｖref を発生するが、分圧抵抗には常に電流が流れる必要があるので省電力化が難しい。
【００２２】
なお、前述した電源の大型化に伴う電力ロスは、信号線ＤＴＬの駆動系だけでなく、電源線の駆動系でも発生する。例えば有機ＥＬパネルモジュールの場合、有機ＥＬ素子ＯＬＥＤのカソード電極（特許請求の範囲における固定電位線）の電位を常に一定の固定電位Ｖcat に保つ必要がある。ところが、前述したように、昨今のパネルサイズの大型化や駆動周波数の高速化が進んでおり、カソード電極の電位の安定化が困難になっている。このため、カソード電極に固定電位Ｖcat を供給する電源の大型化が必要になるが、電源の大型化は、電力ロスを増大させる問題がある。
【課題を解決するための手段】
【００２３】
そこで、発明者らは、各画素領域に形成された容量性負荷の充放電を通じて表示状態を制御する駆動方式の表示パネルモジュールに、以下のデバイスを備える構成を提案する。
（１）画素領域がマトリクス状に配置された画素アレイ部
（２）共通電源線を通じて供給される電源電位に基づいて各信号線に対応する信号電位を発生し、所定のタイミングで容量性負荷を駆動する信号線駆動部
（３）共通電源線を通じて供給される電源電位に基づいて基準電位を発生し、所定のタイミングで容量性負荷を駆動する同期整流型ＤＣ／ＤＣコンバータ
【００２４】
ここでの特徴点は、基準電位の発生に同期整流型ＤＣ／ＤＣコンバータを用いる点と、同期整流型ＤＣ／ＤＣコンバータと信号線駆動部が共通の電源線（共通電源線）に接続されている点である。この構成により、同期整流型ＤＣ／ＤＣコンバータが信号線から電流を引き込む場合に、引き込まれた電流を信号線駆動部に還流することが可能になる。すなわち、電力を回収することができる。これにより、電力ロスを最小化できる。
【００２５】
なお、表示パネルモジュールは、信号電位と基準電位のいずれか一方を選択的に各信号線に出力するスイッチを有することが望ましい。この構成の採用により、１本の信号線を２つの電位で共用することができ、パネル構造を簡略化することができる。
【００２６】
また、表示パネルモジュールは、共通電源線を通じて供給する電源電位を、ロジック電位の昇圧により生成する昇圧型ＤＣ／ＤＣコンバータを有することが望ましい。この構成の採用により、電圧源を１つに集約することができ、端子数の削減を実現できる。
【００２７】
また、表示パネルモジュールの画素領域は、電流駆動型の自発光素子であることが望ましい。例えば発光素子が有機材料や無機材料で形成される表示パネル、発光素子がＬＥＤで形成された表示パネルその他のＥＬ表示パネルであることが望ましい。この場合、基準電位は、信号電位の可変範囲内の固定電位であることが望ましい。
【００２８】
また、ここでの表示パネルモジュールの画素領域は、電圧駆動型の液晶素子であることが望ましい。この場合、基準電位は、固定電位であることが望ましい。
【００２９】
この他、表示パネルモジュールは、前述した構成に加えて、所定の電源電位を共通電源線に印加する電源部を実装する構成も考えられる。もっとも、電源部の表示パネルモジュールへの実装は任意であり、電源部は表示パネルモジュールの外部に独立に配置しても良い。
【００３０】
また、前述した表示パネルでは、信号線への信号電位の供給と基準電位の供給を切り換えるスイッチを信号線駆動部とは独立したデバイスとして表記しているが、このことは実装形態を示唆するものでない。ここでのスイッチは、信号線駆動部の筐体の外側に配置することもできるし、信号線駆動部の筐体に内蔵しても良い。
【００３１】
また、発明者らは、前述した構造を有する表示パネルモジュールを搭載した電子機器を提案する。
ここで、電子機器は、表示パネルモジュールと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成することが望ましい。
【００３２】
また、発明者らは、駆動電源線の電位制御を通じて、対応する画素領域の動作状態を制御する駆動方式の表示パネルモジュールに、以下のデバイスを備える構成を提案する。
（１）発光素子を形成した画素領域がマトリクス状に配置された画素アレイ部
（２）発光電位を供給する共通電源線
（３）共通電源線を通じて供給される発光電位を含む２値以上の駆動電位により駆動電源線の電位を駆動する電源線駆動部
（４）共通電源線を通じて供給される発光電位に基づいて固定電位を発生し、各画素領域に配線された固定電位線に供給する同期整流型ＤＣ／ＤＣコンバータ
【００３３】
ここでの特徴点は、固定電位の発生に同期整流型ＤＣ／ＤＣコンバータを用いる点と、同期整流型ＤＣ／ＤＣコンバータと電源線駆動部とは同じ共通電源線に接続されている点である。この構成により、画素アレイ部から同期整流型ＤＣ／ＤＣコンバータに流れ込む電流を電源線駆動部に還流することが可能になる。すなわち、電力を回収することができる。これにより電力ロスを最小化できる。
【００３４】
なお、ここでの固定電位は接地電位でないことが望ましい。また、ここでの表示パネルモジュールは、ロジック電位の昇圧により発光電位を生成する昇圧型ＤＣ／ＤＣコンバータを有することが望ましい。この構成の採用により、電圧源を１つに集約することができ、端子数の削減を実現できる。
【００３５】
この他、表示パネルモジュールは、前述した構成に加えて、所定の発光電位を発生する電源部を実装する構成も考えられる。もっとも、電源部の表示パネルモジュールへの実装は任意であり、電源部は表示パネルモジュールの外部に独立に配置しても良い。
【００３６】
また、発明者らは、前述した構造を有する表示パネルモジュールを搭載した電子機器を搭載する。
ここでの電子機器も、表示パネルモジュールと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成することが望ましい。
【発明の効果】
【００３７】
発明者らの提案する発明の場合、同期整流型ＤＣ／ＤＣコンバータへ引き込まれた電流を、共通電源線を通じて信号線駆動部や電源線駆動部に還流することができる。これにより、電力の回収が可能となり、従来よりも電力ロスを小さくすることができる。
【発明を実施するための最良の形態】
【００３８】
以下、発明を、アクティブマトリクス駆動型の有機ＥＬパネルモジュールに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００３９】
（Ａ）外観構成
この明細書では、画素アレイ部と駆動回路を、半導体プロセスを用いて同じ基板上に形成する表示パネルモジュールだけでなく、例えば特定用途向けＩＣとして製造された駆動回路を画素アレイ部と同じ基板上に実装したものも表示パネルモジュールと呼ぶ。ここでの駆動回路には、例えば信号線駆動部、書込スキャン駆動部及び電源スキャン駆動部等がある。
【００４０】
図５に、有機ＥＬパネルモジュールの外観構成例を示す。有機ＥＬパネルモジュール４１は、支持基板４３のうち画素アレイ部の形成領域に対向基板４５を貼り合わせた構造を有している。
【００４１】
支持基板４３は、ガラス、プラスチックその他の基材で構成される。トップエミッション構造の場合、支持基板４３の表面には画素回路が形成される。すなわち、支持基板４３が回路基板に相当する。一方、ボトムエミッション構造の場合、支持基板４３の表面には有機ＥＬ素子が形成される。すなわち、支持基板４３が封止基板に相当する。
【００４２】
対向基板４５も、ガラス、プラスチックその他の透明部材を基材とする。対向基板４５は、封止材料を挟んで支持基板４３の表面を封止する部材である。なお、トップエミッション構造の場合、対向基板４５が封止基板に相当する。また、ボトムエミッション構造の場合、対向基板４５が回路基板に相当する。
【００４３】
なお、基板の透明性は光の射出側だけ確保されていれば良く、他方の基板側は不透性の基板でも良い。
この他、有機ＥＬパネルモジュール４１には、外部信号や駆動電源を入力するためのＦＰＣ（フレキシブルプリントサーキット）４７が配置される。
【００４４】
（Ｂ）形態例１
（Ｂ−１）システム構成
図６に、この形態例に係る有機ＥＬパネルモジュール４１のシステム構成例を示す。なお図６には、図３との対応部分に同一符号を付して示している。
図６に示すように、基本的なシステム構成は、図３で説明した有機ＥＬパネルモジュール２１のシステム構成と同じである。
【００４５】
すなわち、ＥＬパネルモジュール４１は、画素アレイ部２３と、その駆動回路である信号線駆動部２５、書込スキャン駆動部２７及び電源スキャン駆動部２９を主要な構成要素とする。因みに、これらの駆動回路は、画素アレイ部２３の形成された絶縁基板（例えばガラス基板）上に形成又は実装される。なお、ここでの書込スキャン駆動部２７が、特許請求の範囲における「スキャン駆動部」に対応する。
【００４６】
図３と図６に示すシステム構成の相違点は、共通電源線とその供給経路の明示である。すなわち、図６には、この形態例で提案する電源の供給経路や基準電位Ｖref の供給経路が明示的に表されている。
【００４７】
以下、電源の供給経路や基準電位Ｖref の供給経路について説明する。
図６に示すように、信号線ＤＴＬへの基準電位Ｖref の供給は、信号線ＤＴＬの一端に配置されるスイッチ５１を通じて実現される。
【００４８】
スイッチ５１は、信号電位Ｖsig （この形態例の場合、０Ｖ〜１５Ｖ）が入力される入力端子と、基準電位Ｖref （この形態例の場合、１Ｖ）が入力される入力端子と、いずれか一方の電位を信号線ＤＴＬに印加する出力端子とを有している。なお、各電位の印加タイミングは、不図示のタイミングジェネレータを通じて制御される。
【００４９】
この形態例の場合、信号線ＤＴＬ毎に配置されるスイッチ５１と信号線駆動部２５とは、１つの回路モジュール５３内に形成されているものとする。図６においては、回路モジュール５３の内蔵範囲を破線で示す。
勿論、この構成は必須ではなく、信号線駆動部２５のみを集積回路として実現し、スイッチ５１は周辺回路として実現しても良い。また、信号線駆動部２５についても必ずしも集積回路として実現するのではなく、ガラス基板上に直接形成される場合も含まれる。
【００５０】
この他、図６には、電源系回路として電源部５５と同期整流型ＤＣ／ＤＣコンバータ５７が表されている。これら電源系回路もガラス基板上に実装又は直接形成される。このうち、電源部５５は、不図示の電圧源と昇圧型ＤＣ／ＤＣコンバータで構成される。
電圧源は 3.3Ｖのロジック電源を出力する回路である。また、昇圧型ＤＣ／ＤＣコンバータは、ロジック電源を昇圧して15Ｖの駆動電源に変換する回路である。
【００５１】
電源部５５が出力する２つの電源は、信号線駆動部２５と同期整流型ＤＣ／ＤＣコンバータ５７に供給される。
このうち、信号線駆動部２５には、ロジック電源と電源電位の両方が供給される。なお、ロジック電源はロジック電源線を通じて供給され、駆動電源は共通電源線を通じて供給される。図７に、信号線駆動部２５の内部構造を示す。図７に示すように、ロジック電源は、ロジック回路部６１とＤ／Ａ変換部６３に供給される。因みに、ロジック回路部６１は、シフトレジスタとラッチ回路等で構成される。
【００５２】
一方、駆動電源は、出力バッファ部６５に供給される。出力バッファ部６５は、レベルシフト機能を有している。
この他、駆動電源は、前述した共通電源線の分岐線を通じて、同期整流型ＤＣ／ＤＣコンバータ５７に供給される。同期整流型ＤＣ／ＤＣコンバータ５７は、15Ｖの駆動電源を１Ｖの基準電位Ｖref に変換する回路であり、生成した基準電位Ｖref をスイッチ５１の一方の入力端子に出力する。
【００５３】
図８に、同期整流型ＤＣ／ＤＣコンバータ５７の等価回路を示す。図８に示すように、同期整流型ＤＣ／ＤＣコンバータ５７は、容量Ｃ１、Ｃ２と、インダクタＬ１と、スイッチＳＷ１、ＳＷ２で構成される。なお、この回路構成は、周知であるので詳細な説明は省略する。
【００５４】
（Ｂ−２）サブ画素の駆動動作
図９に、駆動回路による有機ＥＬパネルモジュール４１のサブ画素の駆動動作を示す。ただし、画素アレイ部２３を構成するサブ画素３１は、サンプリングトランジスタＴ１と、駆動トランジスタＴ２と、保持容量Ｃｓとで形成されるものとする。また図９は、画素アレイ部２３を構成する水平ラインのうちのある１つの水平ラインの駆動動作を表すものとする。
【００５５】
図９に示すように、１フレーム期間は非発光期間と発光期間で構成され、非発光期間に駆動トランジスタＴ２の特性を補正する動作が実行される。
なお図９（Ａ）はある信号線ＤＴＬの波形図を示し、図９（Ｂ）は書込制御線ＷＳＬの波形図を示し、図９（Ｃ）は駆動電源線ＤＳＬの波形図を示している。また図９（Ｄ）は駆動トランジスタＴ２のゲート電位Ｖｇの波形図を示し、図９（Ｅ）は駆動トランジスタＴ２のソース電位Ｖｓの波形図を示す。
【００５６】
図９に示す駆動動作の内容を簡単に説明する。図９に示す駆動動作では、非発光期間の開始タイミングで駆動電源線ＤＳＬの電位が低電位Ｖssに切り替え制御される。これに伴い、駆動トランジスタＴ２のソース電位Ｖs は、低電位Ｖssに達するように低下する。なお、カソード電位Ｖcat に有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelを加算した電位Ｖcat ＋Ｖthelよりもソース電位Ｖｓが低下した時点で、有機ＥＬ素子ＯＬＥＤは自動的に消灯する。
【００５７】
この動作の際、駆動トランジスタＴ２のゲート電極はオープン状態にあるので、ソース電位Ｖｓの電位低下に連動してゲート電位Ｖｇも低下する。
次に、駆動トランジスタＴ２の閾値補正動作を説明する。駆動トランジスタＴ２の閾値補正動作は、駆動電源線ＤＳＬが再び高電位Ｖccに制御されることで開始される。なお、ここでの高電位Ｖccは、次回の発光期間の終了時点まで継続される。
【００５８】
なお、サンプリングトランジスタＴ１は、駆動電源線ＤＳＬが高電位Ｖccに立ち上がる前にオン状態に制御され、駆動トランジスタＴ２のゲート電位Ｖｇが基準電位Ｖref に固定される。これにより、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、その閾値電圧Ｖthより広い電圧Ｖref −Ｖssにプリセットされる。
このプリセット状態において、駆動電源線ＤＳＬが高電位Ｖccに切り換えられると、駆動トランジスタＴ２に電流が流れ、図１０に示すように、ソース電位Ｖｓが上昇する。
【００５９】
この電流は、保持容量Ｃｓと有機ＥＬ素子ＯＬＥＤに寄生する容量を充電するように流れる。寄生容量の充電に伴い、駆動トランジスタＴ２のソース電位Ｖｓは上昇する。そして、ソース電位ＶｓがＶref −Ｖthに達した時点で駆動トランジスタＴ２は自動的にカットオフ動作する。これにより、閾値補正が完了する。なお、Ｖref −Ｖthは、Ｖcat ＋Ｖthelより小さい条件を満たすので、この時点で有機ＥＬ素子ＯＬＥＤが発光することはない。
【００６０】
この後、サンプリングトランジスタＴ１は、一度オフ制御される。この後、信号線ＤＴＬに信号電位Ｖsig が印加されたタイミングで、サンプリングトランジスタＴ１は再びオン制御される。これにより、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthより再び大きくなり、信号電位Ｖsig に応じた大きさの電流が流れ始める。これが書込兼移動度補正動作である。
【００６１】
この場合も、電流は、保持容量Ｃｓと有機ＥＬ素子ＯＬＥＤの寄生容量を充電するように流れる。なお、駆動トランジスタＴ２に流れる電流は移動度μの大きさに依存し、移動度μの大きい駆動トランジスタＴ２には大きな電流が流れ、移動度μの小さい駆動トランジスタＴ２には小さい電流が流れる。
【００６２】
結果的に、移動度μの大きい駆動トランジスタＴ２のソース電位Ｖｓの上昇は、移動度μの小さい駆動トランジスタＴ２のソース電位Ｖｓの上昇よりも大きくなる。図１１に、移動度μの大きさの違いによる駆動トランジスタＴ２のソース電位Ｖｓの変化の違いを示す。
【００６３】
この移動度補正動作が終了すると、サンプリングトランジスタＴ１はオフ制御され、駆動トランジスタＴ２の駆動電流Ｉds’は有機ＥＬ素子ＯＬＥＤへと流れ始める。これにより、有機ＥＬ素子ＯＬＥＤの新たな発光期間が開始される。
以上の動作が全ての水平ラインについて、時間差で実行される。
【００６４】
（Ｂ−３）電源系回路に要求される電源供給能力
ところで、前述した動作が確実に実行されるためには、電源系回路が十分な電源供給能力を有することが必要となる。
以下の説明では、画素アレイ部２３がフルＨＤ（1920ドットＲＧＢ×1080ライン）に対応した画素構造を有し、かつ、 120Ｈｚのリフレッシュレートで駆動される場合を想定する。
【００６５】
図１２に、電源系回路から見える画素アレイ部２３の等価回路を示す。図１２では、画素アレイ部２３を構成する全ての画素容量と全ての配線容量の総和を容量性負荷Ｃtotal で表している。また、電源部５５を構成する電圧源６１と昇圧型ＤＣ／ＤＣコンバータ６３も表している。
【００６６】
以下、具体的な数値例に基づいて要求される電源供給能力を説明する。
例えば信号線ＤＴＬの１本当たりの画素容量と配線容量の総和が 100ｐＦとする場合、容量性負荷
Ｃtotal は、次式により求めることができる。
【００６７】
Ｃtotal＝ 100ｐＦ×1920×３＝ 0.576μＦ≒ 0.6μＦ
従って、同期整流型ＤＣ／ＤＣコンバータ５７は、 0.6μＦの容量性負荷Ｃtotal を所定時間内に駆動することが必要になる。
【００６８】
なお、リフレッシュレートが 120Ｈｚであるので、１水平ラインに割当可能な処理時間Ｔｄは、次式で与えられる数値になる。
Ｔｄ＝ 8.3ｍｓ／1125＝7.38μｓ
従って、この有機ＥＬパネルモジュール４１の場合には、 0.6μＦの容量性負荷に対して信号電位Ｖsig と基準電位Ｖref を7.38μｓ以内に駆動する能力が必要である。
【００６９】
ただし、この時間の全てを駆動時間に割り当てることはできない。例えば 7.4μｓの１／４の時間である1.85μｓの時間内に15Ｖの電圧を容量性負荷Ｃtotal に充電することが必要になる。この場合、ＣＶ＝ＩＴの関係を満たす電流値Ｉが必要になる。
0.6μＦ×15Ｖ＝Ｉ×1.85μｓ
この関係式より、信号線駆動部２５には、 4.5Ａの電流を流す能力が要求されることになる。
【００７０】
もっとも、実際にはデカップリングコンデンサにて対応するため、 4.5Ａもの電流が必ず必要となる訳ではない。しかし、これに相当する大きな電流の供給能力が要求されることは間違いない。
【００７１】
勿論、同期整流型ＤＣ／ＤＣコンバータ５７についても、容量性負荷Ｃtotal に充電された15Ｖの電圧を決められた時間内に１Ｖに放電する駆動能力が求められる。このため、前述した駆動能力は、同期整流型ＤＣ／ＤＣコンバータ５７についても要求される。
【００７２】
（Ｂ−４）同期整流型ＤＣ／ＤＣコンバータ５７の駆動動作
以下、同期整流型ＤＣ／ＤＣコンバータ５７の具体的な駆動動作を説明する。
【００７３】
（ａ）信号電位Ｖsig が最大信号電位の15Ｖであった場合
図１３に、この場合に対応する電流の流れを示す。
まず、信号書き込み期間の動作を説明する。この信号書き込み期間において、信号線ＤＴＬには15Ｖの電圧が印加され、容量性負荷Ｃtotal を充電するように信号線駆動部２５から電流Ｉsig が流れる。
【００７４】
この信号書き込み期間の終了後、サブ画素３１のサンプリングトランジスタＴ１がオフ制御され、当該サブ画素３１の発光動作が開始される。
なお、この発光動作は、当該サブ画素３１の次回（次フレーム）の信号書き込み期間（厳密には、その準備期間を含む非発光期間）の到来まで継続される。
【００７５】
やがて、次回（次フレーム）の信号書き込み期間（厳密には、その準備期間を含む非発光期間）が到来すると、スイッチ５１の接続は同期整流型ＤＣ／ＤＣコンバータ５７の入力端子側に切り換えられ、信号線ＤＴＬの電位は基準電位Ｖref に制御される。
【００７６】
この際、基準電位Ｖref は１Ｖである。従って、容量性負荷Ｃtotal から同期整流型ＤＣ／ＤＣコンバータ５７に対しては、信号線ＤＴＬの電圧を15Ｖから１Ｖに放電するように電流Ｉref が流れる。すなわち、電流Ｉref が信号線ＤＴＬ、スイッチ５１を通じて同期整流型ＤＣ／ＤＣコンバータ５７に流れ込む。
なお、同期整流型ＤＣ／ＤＣコンバータ５７に流れ込んだ電流Ｉref の一部は接地線へ流れ出すが、その一部は回収電流Ｉref’として駆動電源の供給線（共通電源線）へと出力される。
【００７７】
ところで、この駆動電源の供給線（共通電源線）は、信号線駆動部２５にも繋がっている。従って、回収電流Ｉref’は、駆動電源の供給線（共通電源線）を通じて信号線駆動部２５に流れ込み、その動作に再利用される。このことは、電力の一部が回収されていることを意味する。結果的に、電源部５５から供給すべき電力が小さくなり、消費電力の低減化（電源ロスの低減化）が実現される。
【００７８】
（ｂ）信号電位Ｖsig が最小信号電位の０Ｖであった場合
図１４に、この場合に対応する電流の流れを示す。
まず、信号書き込み期間の動作を説明する。この信号書き込み期間において、信号線ＤＴＬには０Ｖの電圧が印加される。この場合、電流Ｉsig は流れないか、図１４に示すように図１３の場合とは逆向きに電流Ｉsig が流れる。
【００７９】
この場合も、信号書き込み期間の終了後、サブ画素３１のサンプリングトランジスタＴ１がオフ制御され、当該サブ画素３１の発光動作が開始される。もっとも、信号電位Ｖsig が０Ｖであるので画面上での表示は黒レベルである。
やがて、次回（次フレーム）の信号書き込み期間（厳密には、その準備期間を含む非発光期間）が到来すると、スイッチ５１の接続は同期整流型ＤＣ／ＤＣコンバータ５７に接続され、信号線ＤＴＬの電位は基準電位Ｖref に制御される。
【００８０】
この際、基準電位Ｖref は１Ｖであるので、容量性負荷Ｃtotal に１Ｖの電圧を充電するように電流Ｉref が流れる。すなわち、電流Ｉref が、同期整流型ＤＣ／ＤＣコンバータ５７からスイッチ５１、信号線ＤＴＬを通じて容量性負荷Ｃtotal に流れ込む。
【００８１】
（Ｂ−５）形態例の効果
以上説明したように、この形態例の場合には、基準電位Ｖref を同期整流型ＤＣ／ＤＣコンバータ５７を用いて発生し、信号線ＤＴＬを通じて画素アレイ部２３内の容量性負荷に電流を供給又は容量性負荷から電流を引き出す動作を実行する方式を採用する。
【００８２】
また、同期整流型ＤＣ／ＤＣコンバータ５７に対する駆動電源の供給線（共通電源線）を信号線駆動部２５で共用することにより、画素アレイ部２３から引き出される電流Ｉref の一部（電流Ｉref’）を信号線駆動部２５に回収することができる。これにより、消費電力のロスを最小限に抑制することができる。
【００８３】
また、この形態例の場合のように、駆動電源の供給線（共通電源線）を信号線駆動部２５と同期整流型ＤＣ／ＤＣコンバータ５７で共用するので、駆動電源の供給源を１系統に統合することができる。なお、駆動電源を生成する昇圧型ＤＣ／ＤＣコンバータ６３は、電圧源６１の発生するロジック電源より駆動電源を生成する。結局のところ、有機ＥＬパネルモジュール４１には、ロジック電源を発生する１系統の電圧源６１があれば良いことになる。
【００８４】
一方、オペアンプを用いて基準電位Ｖref を生成する場合には、ロジック電源、駆動電源、負電源の３つの電圧源が必要とされる。このように、形態例の場合には、電源系回路の簡略化とコストダウン化にも有利である。
【００８５】
また、オペアンプを用いて基準電位Ｖref を生成する場合には、駆動電源と負電源を分圧して基準電位Ｖref を生成するため、分圧抵抗での電力消費を避けることができない。しかし、形態例の場合には、分圧抵抗を必要としないので、低消費電力化を実現できる。
【００８６】
また、同期整流型ＤＣ／ＤＣコンバータ５７は、オペアンプを用いて基準電位Ｖref を生成する場合に比べ、
高効率で電源を供給することができる。すなわち、高出力が必要とされる場合にも、放熱板等を不要にできる。
【００８７】
従って、同期整流型ＤＣ／ＤＣコンバータ５７は、
実装面積の小型化にも有利である。このため、必要に応じて同期整流型ＤＣ／ＤＣコンバータ５７を集積回路化することもできる。また、同期整流型ＤＣ／ＤＣコンバータ５７の特性により、必要に応じて高出力化にも容易に対応することができる。
【００８８】
（Ｃ）形態例２
ここでは、同期整流型ＤＣ／ＤＣコンバータを用いた電力回収技術を駆動電源線ＤＳＬに応用する場合について説明する。
【００８９】
（Ｃ−２）システム構成
図１５及び図１６に、この形態例に係る有機ＥＬパネルモジュール４１のシステム構成例を示す。なお、図１５は、図３との対応部分に同一符号を付して示している。また、図１６は、図４との対応部分に同一符号を付して示している。
【００９０】
図１５に示すように、ＥＬパネルモジュール４１は、画素アレイ部２３と、その駆動回路である信号線駆動部２５、書込スキャン駆動部２７、電源スキャン駆動部２９を主要な構成要素とする。この点において、形態例２に係るＥＬパネルモジュール４１のシステム構成は形態例１と同じである。
【００９１】
ただし、図１５においては、共通電源線とその供給経路を明示するため、共通カソード電極７１と、電源部７３と、同期整流型ＤＣ／ＤＣコンバータ７５を明示的に表している。
【００９２】
ここで、共通カソード電極７１は、画素アレイ部２３の全域を覆うように形成される電極パターンであり、サブ画素３１を構成する有機ＥＬ素子ＯＬＥＤのカソード電極が接続される。すなわち、共通カソード電極７１は、画素アレイ部２３を構成する全ての有機ＥＬ素子ＯＬＥＤのカソード電極が共通に接続される電極パターンである。
【００９３】
図１６に、サブ画素３１内の接続関係を示す。図１６に示すように、共通カソード電極７１は、同期整流型ＤＣ／ＤＣコンバータ７５から供給されるカソード電位Ｖcat に保たれている。なお、この共通カソード電極７１が、特許請求の範囲における「固定電位線」に対応する。また、カソード電位Ｖcat が、特許請求の範囲における「固定電位」に対応する。
【００９４】
電圧源７３の構成は、形態例１の電圧源５５と同じである。すなわち、電圧源７３は、不図示の電圧源と昇圧型ＤＣ／ＤＣコンバータで構成される。電圧源は、 3.3Ｖのロジック電源を出力する回路である。また、昇圧型ＤＣ／ＤＣコンバータは、ロジック電源を昇圧して発光電位Ｖccに変換する回路である。ここでの発光電位Ｖccは、形態例１における高電位Ｖccに対応する。
【００９５】
なお、電圧源７３は、ロジック電源を信号線駆動部２５と電源スキャン駆動部２９に供給する。また、電圧源７３は、発光電位Ｖccを、共通電源線を通じて電源スキャン駆動部２９と同期整流型ＤＣ／ＤＣコンバータ７５に供給する。ここでの電源スキャン駆動部２９は、特許請求の範囲における「電源線駆動部」に対応する。
図１７に、電源スキャン駆動部２９の回路構成例を示す。電源スキャン駆動部２９は、シフトレジスタ８１と出力バッファ８３で構成される。
【００９６】
シフトレジスタ８１は、垂直方向に並ぶ走査線数分のレジスタ段で構成され、シフトクロックＣＫが入力される度に、各レジスタ段の保持電位を次段に転送する動作を実行する。なお、シフトクロックＣＫは１水平走査期間毎に入力される。また、制御パルスは、駆動電源線ＤＳＬの駆動波形に対応する制御パルスである。シフトレジスタ８１は、この制御パルスをシフトクロックに同期して順次次段に転送するように動作する。従って、各シフト段には、制御パルスの位相を１水平走査期間ずつシフトしたパルス波形が出現する。
【００９７】
出力バッファ段８３は、垂直方向に並ぶ走査線数分の出力バッファ段で構成される。出力バッファ段８３は、ロジック電位で動作するシフトレジスタ８１の出力レベルを画素アレイ部２３の駆動に適した出力レベルに変換する回路として機能する。個々の出力バッファは、例えばＣＭＯＳインバータ回路で構成され、入力レベルに応じて発光電位Ｖcc又は消光電位Ｖssのいずれかを対応する駆動電源線ＤＳＬに出力する。なお、消光電位Ｖssは、形態例１における低電位Ｖssに対応し、不図示の電圧源より供給される。
【００９８】
因みに、この形態例の場合、発光電位Ｖcc、消光電位Ｖss、カソード電位Ｖcat の電位関係は以下の場合を考える。
Ｖcc＞Ｖcat ＞Ｖss
なお、カソード電位Ｖcat は、接地電位（すなわち、０Ｖ）を除く電位である。因みに、カソード電位Ｖcat は、駆動トランジスタＮ２の閾値補正動作や信号電位の振幅（Ｖsig −Ｖref ）に基づいて最適な値に設定される。
【００９９】
同期整流型ＤＣ／ＤＣコンバータ７５は、発光電位Ｖccをカソード電位Ｖcat に変換し、共通カソード電極７１に印加する回路である。同期整流型ＤＣ／ＤＣコンバータ７５の内部構成は、図８で説明した構成と同じである。
【０１００】
（Ｃ−２）サブ画素の駆動動作
形態例２に係る有機ＥＬパネルモジュール４１におけるサブ画素の駆動動作は、形態例１と同じである。すなわち、図９に示す動作が実行される。具体的には、非発光期間には、保持容量Ｃｓの保持電位を初期化する動作、駆動トランジスタＮ２の特性バラツキ（閾値及び移動度）を補正する動作、画素階調に対応する信号電位Ｖsig を保持容量Ｃｓに書き込む動作が実行される。
【０１０１】
なお、初期化動作の開始から特性バラツキの補正動作が開始されるまでの間、電源スキャン駆動部２９は、駆動電源線ＤＳＬに消光電位Ｖssを印加する。
一方、特性バラツキの補正動作が開始した後は、発光期間が終了するまで、電源スキャン駆動部２９は、駆動電源線ＤＳＬに発光電位Ｖccを印加する。
【０１０２】
この発光電位Ｖccの印加期間中、サブ画素３１では駆動トランジスタＮ２の閾値補正動作と移動度補正動作が実行される。また、信号電位Ｖsig の書き込みに伴う移動度補正動作の完了後、駆動トランジスタＮ２のソース電位Ｖｓが有機ＥＬ素子ＯＬＥＤの閾値電位（＝Ｖcat ＋Ｖthel）を超えた時点で有機ＥＬ素子ＯＬＥＤの発光が開始される。
【０１０３】
（Ｃ−３）同期整流型ＤＣ／ＤＣコンバータ７５の駆動動作
この形態例に係る同期整流型ＤＣ／ＤＣコンバータ７５は、共通カソード電極７１に対するカソード電位Ｖcat の供給を常に継続する。
ところで、画素アレイ部２３を構成するサブ画素３１の発光は、水平走査ライン単位で管理される。図１８に、1フレーム期間に占める発光期間長の割合が50％に設定されている場合について、ある時点における表示画面内の発光状態の分布を示す。
【０１０４】
図中、白抜き部分が発光区間であり、黒色で塗りつぶした部分が消光区間である。もっとも、発光区間に位置するサブ画素３１であっても、その発光輝度は画素階調に応じて決定される。従って、発光区間であっても、画素階調が黒レベルのサブ画素３１についての発光は確認されない。
【０１０５】
もっとも、一般には、なんらかの表示がある。従って、発光区間にはなんらかの発光動作が認められる。なお、発光動作が認められるということは、対応するサブ画素３１の有機ＥＬ素子ＯＬＥＤに駆動電流Ｉsig が流れることを意味する。勿論、駆動電流Ｉsig の大きさは、画素階調によって異なる。
【０１０６】
図１９に、発光区間内にあるサブ画素３１に着目した信号電流Ｉsig の回収経路を示す。なお、図１９には、電源部７３を構成する電圧源９１と昇圧型ＤＣ／ＤＣコンバータ９３も明示的に表している。
さて、図１９に示すように、共通カソード電極７１には、発光区間にある複数のサブ画素３１から信号電流Ｉsig が流れ込む。
【０１０７】
共通カソード電極７１は、全てのサブ画素３１について共通であるので、信号電流Ｉsigの積分値（すなわち、総信号電流ΣＩsig ）が同期整流型ＤＣ／ＤＣコンバータ７５に流れ込む。なお、同期整流型ＤＣ／ＤＣコンバータ７５に流れ込んだ信号電流ΣＩsig の一部は接地線へ流れ出すが、その一部は回収電流ΣＩsig’ として発光電位Ｖccが供給される共通電源線へと帰還される。
【０１０８】
ところで、この共通電源線は、電源部７３から電源スキャン駆動部２９に繋がっている。従って、回収電流ΣＩsig’ は、共通電源線を通じて電源スキャン駆動部２９に流れ込み、その動作に再利用される。このことは、電力の一部が回収されていることを意味する。結果的に、電源部７３から供給すべき電力が小さくなり、消費電力の低減化（電源ロスの低減化）が実現される。
【０１０９】
（Ｃ−４）形態例の効果
この形態例の場合には、カソード電位Ｖcat を同期整流型ＤＣ／ＤＣコンバータ７５を用いて発生し、共通カソード電極７１を通じて画素アレイ部２３を構成する各有機ＥＬ素子ＯＬＥＤのカソード電極を基準電位に固定する方式を採用する。
【０１１０】
また、同期整流型ＤＣ／ＤＣコンバータ７５に対する駆動電源の供給線（共通電源線）を電源スキャン駆動部２９で共用することにより、画素アレイ部２３から引き出される総信号電流ΣＩsig の一部（すなわち、回収電流ΣＩsig’ ）を電源スキャン駆動部２９に帰還することができる。これにより、消費電力のロスを最小限に抑制することができる。
【０１１１】
また、この形態例の場合のように、駆動電源の供給線（共通電源線）を電源スキャン駆動部２９と同期整流型ＤＣ／ＤＣコンバータ７５で共用するので、駆動電源の供給源を１系統に統合することができる。なお、駆動電源を生成する昇圧型ＤＣ／ＤＣコンバータ９３は、電圧源９１の発生するロジック電源より駆動電源を生成する。結局のところ、有機ＥＬパネルモジュール４１には、ロジック電源を発生する１系統の電圧源９１があれば良いことになる。
【０１１２】
一方、オペアンプを用いて発光電位Ｖccを生成する場合には、電源系回路の駆動に、ロジック電源、発光電位電源、消光電位電源の３つの電圧源が必要とされる。このように、形態例の場合には、電源系回路の簡略化とコストダウン化にも有利である。
【０１１３】
また、同期整流型ＤＣ／ＤＣコンバータ７５は、オペアンプを用いてカソード電位Ｖcat を生成する場合に比べ、
高効率で電源を供給することができる。すなわち、高出力が必要とされる場合にも、放熱板等を不要にできる。
【０１１４】
従って、同期整流型ＤＣ／ＤＣコンバータ７５は、実装面積の小型化にも有利である。このため、必要に応じて同期整流型ＤＣ／ＤＣコンバータ７５を集積回路化することもできる。また、同期整流型ＤＣ／ＤＣコンバータ７５の特性により、必要に応じて高出力化にも容易に対応することができる。
【０１１５】
（Ｄ）他の形態例
（Ｄ−１）基準電位
前述した形態例１の説明では、基準電位Ｖref が１つの場合について説明した。しかし、基準電位Ｖref は複数でも構わない。基準電位が複数の場合には、同期整流型ＤＣ／ＤＣコンバータ５７を複数用意すれば良い。
【０１１６】
（Ｄ−２）他の画素構造
前述した形態例の場合には、ホワイトユニットとしての１画素が、３つのサブ画素（Ｒ（赤）画素、Ｇ（緑）画素、Ｂ（青）画素）の集合体で形成される場合について説明した。
【０１１７】
しかし、画素構造や１画素を構成する発光領域の配列はこれに限らない。例えば１画素が４つのサブ画素（Ｗ（白）画素、Ｒ（赤）画素、Ｇ（緑）画素、Ｂ（青）画素）の集合体で形成される場合にも適用できる。
【０１１８】
（Ｄ−３）画素回路の構成例
前述した形態例の場合には、サブ画素３１の発光状態を制御する画素回路が２つの薄膜トランジスタで構成される場合について説明した。
しかし、形態例で説明した電源系回路の構成は、画素回路が３つ以上の薄膜トランジスタで構成される場合にも適用できる。
【０１１９】
例えば形態例の場合には、信号電位Ｖsig と基準電位Ｖref が１本の信号線ＤＴＬに印加される構成のためサンプリングトランジスタが１つの場合について説明したが、各電位について専用の信号線とサンプリングトランジスタを１つずつ設ける場合にも適用できる。
【０１２０】
（Ｄ−４）共通カソード電極
前述した形態例２の場合には、共通カソード電極７１が画素アレイ部２３の全域を覆うように形成されるものとして説明した。
しかし、共通カソード電極７１は複数個の電極パターンに分割されていても良い。
【０１２１】
（Ｄ−５）形態例の組み合わせ
前述した形態例１においては、同期整流型ＤＣ／ＤＣコンバータ５７において信号線駆動部２５で使用する基準電位Ｖref を生成する機能のみを搭載する場合について説明した。また、前述した形態例２においては、同期整流型ＤＣ／ＤＣコンバータ７５においてカソード電位Ｖcat を生成する機能のみを搭載する場合について説明した。
【０１２２】
しかし、前述した形態例１で説明した機能と形態例２で説明した機能の両方を有機ＥＬパネルモジュール４１に搭載することも可能である。この場合、同期整流型ＤＣ／ＤＣコンバータ５７と同期整流型ＤＣ／ＤＣコンバータ７５の両方を有機ＥＬパネルモジュール４１に搭載すれば良い。
【０１２３】
なお、信号線駆動部２５に供給する駆動電位と電源スキャン駆動部２９に供給する発光電位Ｖccが同じ場合には、共通電源線を２つの同期整流型ＤＣ／ＤＣコンバータ５７及び７５で共有することができる。勿論、信号線駆動部２５に供給する駆動電位と電源スキャン駆動部２９に供給する発光電位Ｖccが異なる場合には、それぞれ別の共通電源線を使用する。
【０１２４】
（Ｄ−６）製品例
（ａ）電子機器
前述の説明では、有機ＥＬパネルモジュールを例に発明を説明した。しかし、前述した有機ＥＬパネルモジュールは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
【０１２５】
図２０に、電子機器１０１の概念構成例を示す。電子機器１０１は、前述した有機ＥＬパネルモジュール１０３、システム制御部１０５及び操作入力部１０７で構成される。システム制御部１０５で実行される処理内容は、電子機器１０１の商品形態により異なる。また、操作入力部１０７は、システム制御部１０５に対する操作入力を受け付けるデバイスである。操作入力部１０７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
【０１２６】
なお、電子機器１０１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図２１に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機１１１の筐体正面には、フロントパネル１１３及びフィルターガラス１１５等で構成される表示画面１１７が配置される。表示画面１１７の部分が、形態例で説明した有機ＥＬパネルモジュールその他の表示パネルモジュールに対応する。
【０１２７】
また、この種の電子機器１０１には、例えばデジタルカメラが想定される。図２２に、デジタルカメラ１２１の外観例を示す。図２２（Ａ）が正面側（被写体側）の外観例であり、図２２（Ｂ）が背面側（撮影者側）の外観例である。
【０１２８】
デジタルカメラ１２１は、保護カバー１２３、撮像レンズ部１２５、表示画面１２７、コントロールスイッチ１２９及びシャッターボタン１３１で構成される。このうち、表示画面１２７の部分が、形態例で説明した有機ＥＬパネルモジュールその他の表示パネルモジュールに対応する
【０１２９】
また、この種の電子機器１０１には、例えばビデオカメラが想定される。図２３に、ビデオカメラ１４１の外観例を示す。
ビデオカメラ１４１は、本体１４３の前方に被写体を撮像する撮像レンズ１４５、撮影のスタート／ストップスイッチ１４７及び表示画面１４９で構成される。このうち、表示画面１４９の部分が、形態例で説明した有機ＥＬパネルモジュールその他の表示パネルモジュールに対応する。
【０１３０】
また、この種の電子機器１０１には、例えば携帯端末装置が想定される。図２４に、携帯端末装置としての携帯電話機１５１の外観例を示す。図２４に示す携帯電話機１５１は折りたたみ式であり、図２４（Ａ）が筐体を開いた状態の外観例であり、図２４（Ｂ）が筐体を折りたたんだ状態の外観例である。
【０１３１】
携帯電話機１５１は、上側筐体１５３、下側筐体１５５、連結部（この例ではヒンジ部）１５７、表示画面１５９、補助表示画面１６１、ピクチャーライト１６３及び撮像レンズ１６５で構成される。このうち、表示画面１５９及び補助表示画面１６１の部分が、形態例で説明した有機ＥＬパネルモジュールその他の表示パネルモジュールに対応する。
【０１３２】
また、この種の電子機器１０１には、例えばコンピュータが想定される。図２５に、ノート型コンピュータ１７１の外観例を示す。
ノート型コンピュータ１７１は、下型筐体１７３、上側筐体１７５、キーボード１７７及び表示画面１７９で構成される。このうち、表示画面１７９の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１３３】
これらの他、電子機器１０１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【０１３４】
（Ｄ−７）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬパネルモジュールに適用する場合について説明した。
しかし、前述した電源系回路の構成は、その他のＥＬ表示パネルモジュールにも適用することができる。
【０１３５】
例えばＬＥＤを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示パネルモジュールに対しても適用することができる。例えば無機ＥＬパネルにも適用できる。
また、前述した電源系回路の構成は、図１及び図２に示した液晶パネルモジュールを含め、容量性負荷を駆動する方式の表示パネルモジュールに対しても適用することができる。
【０１３６】
（Ｄ−８）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【０１３７】
【図１】液晶パネルモジュールのシステム構造を説明する図である。
【図２】液晶パネルモジュールの画素構造を説明する図である。
【図３】有機ＥＬパネルモジュールのシステム構造を説明する図である。
【図４】有機ＥＬパネルモジュールの画素構造を説明する図である。
【図５】有機ＥＬパネルモジュールの外観構成例を示す図である。
【図６】形態例に係る有機ＥＬパネルモジュールのシステム構造例を説明する図である。
【図７】信号線駆動部の回路例を説明する図である。
【図８】同期整流型ＤＣ／ＤＣコンバータの等価回路例を説明する図である。
【図９】有機ＥＬパネルモジュールの駆動動作を説明する図である。
【図１０】閾値補正動作時における駆動トランジスタのソース電位の電位変化を説明する図である。
【図１１】移動度補正動作時における駆動トランジスタのソース電位の電位変化を説明する図である。
【図１２】電源系回路から見た有機ＥＬパネルモジュールのパネル構造を説明する図である。
【図１３】高電位の信号電位を書き込む場合の電流の流れを説明する図である。
【図１４】低電位の信号電位を書き込む場合の電流の流れを説明する図である。
【図１５】形態例に係る有機ＥＬパネルモジュールのシステム構造例を説明する図である。
【図１６】サブ画素と共通カソード電極との接続態様を説明する図である。
【図１７】電源スキャン駆動部の内部構成例を説明する図である。
【図１８】表示画面の発光態様を説明する図である。
【図１９】信号電流の回収動作を説明する図である。
【図２０】電子機器の概念構成例を示す図である。
【図２１】電子機器の商品例を示す図である。
【図２２】電子機器の商品例を示す図である。
【図２３】電子機器の商品例を示す図である。
【図２４】電子機器の商品例を示す図である。
【図２５】電子機器の商品例を示す図である。
【符号の説明】
【０１３８】
２３        画素アレイ部
２５        信号線駆動部
２７        書込スキャン駆動部
２９        電源スキャン駆動部
３１        サブ画素
５５        電源部
５７        同期整流型ＤＣ／ＤＣコンバータ
７１        共通カソード電極
７３        電源部
７５        同期整流型ＤＣ／ＤＣコンバータ
【図１】
2009217239.tif 000003
【図２】
2009217239.tif 000004
【図３】
2009217239.tif 000005
【図４】
2009217239.tif 000006
【図５】
2009217239.tif 000007
【図６】
2009217239.tif 000008
【図７】
2009217239.tif 000009
【図８】
2009217239.tif 000010
【図９】
2009217239.tif 000011
【図１０】
2009217239.tif 000012
【図１１】
2009217239.tif 000013
【図１２】
2009217239.tif 000014
【図１３】
2009217239.tif 000015
【図１４】
2009217239.tif 000016
【図１５】
2009217239.tif 000017
【図１６】
2009217239.tif 000018
【図１７】
2009217239.tif 000019
【図１８】
2009217239.tif 000020
【図１９】
2009217239.tif 000021
【図２０】
2009217239.tif 000022
【図２１】
2009217239.tif 000023
【図２２】
2009217239.tif 000024
【図２３】
2009217239.tif 000025
【図２４】
2009217239.tif 000026
【図２５】
2009217239.tif 000027