(57)【特許請求の範囲】
【請求項１】
所定回路が搭載されたマザーボードと、当該所定回路を制御する制御回路が搭載され、当該マザーボードに挿入されるドータボードと、前記マザーボードが接続され、前記制御回路の動作を制御する制御信号及び入力電圧を当該マザーボードに出力するバックプレーンと、を備える実装回路において、
前記マザーボードは、前記バックプレーンから入力された入力電圧を前記ドータボードに供給し、
電源電圧のラインとグランドとの間に設けられた抵抗用の複数の実装位置から選択された実装位置への抵抗の実装に応じて、前記ドータボードを識別するための識別信号を出力する出力手段と、
前記出力手段から出力された識別信号及び前記制御信号が入力され、当該識別信号が前記ドータボードの挿入の正当性を示す信号であることを検出し、且つ、当該制御信号が前記制御回路の動作を指令する信号であることを検出した場合に、前記制御回路を動作させる動作制御信号を出力する出力制御手段と、
を備える実装回路。
【請求項２】
請求項１に記載の実装回路を備えた半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装回路及び半導体試験装置に関する
【背景技術】
【０００２】
従来から、マザーボードに複数種のドータボードを挿入して使用される実装回路が知られている。図６を参照して、従来の実装回路１００について説明する。
【０００３】
図６に示すように、実装回路１００は、ＰＳＭ（Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  Ｍｏｄｕｌｅ）１０１Ａ，１０１Ｂと、ＦＣＭ（Ｆｕｎｃｔｉｏｎ  Ｍｏｄｕｌｅ）１０２と、ＢＫＰ（Ｂａｃｋ  Ｐｌａｎｅ）１０３と、を備えて構成される。本構成において、ＰＳＭ１０１Ａ，１０１Ｂはドータボード、ＦＣＭ１０２はマザーボードに該当する。
【０００４】
ＰＳＭ１０１Ａ，１０１Ｂは、負荷回路１０６Ａ，１０６Ｂへ出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を供給する電源供給モジュール基板である。ＰＳＭ１０１Ａ，１０１Ｂは、ＦＣＭ１０２の種類によって、出力電圧Ｖｏｕｔ値及び必要数が異なる。実装回路１００では、２種類（ＰＳＭ１０１Ａ，１０１Ｂ）のＰＳＭが構成されているものとする。また、ＰＳＭ１０１Ａ，１０１Ｂのプリント配線板は、共通（同一）であり、プリント配線板上の実装部品を変更することにより、ＦＣＭ１０２内で使用する所望の電圧（負荷回路１０６Ａ，１０６Ｂにそれぞれ供給する電圧Ｖｏｕｔ１，Ｖｏｕｔ２）を出力する。
【０００５】
ＰＳＭ１０１Ａ，１０１Ｂは、同様の構成である。以下、ＰＳＭ１０１Ａを代表して説明する。ＰＳＭ１０１Ａは、出力ＯＮ／ＯＦＦ回路１０４Ａと、接続コネクタ１０５Ａと、を備えて構成される。
【０００６】
出力ＯＮ／ＯＦＦ回路１０４Ａは、ＯＮ／ＯＦＦ制御信号に基づいて、出力電圧Ｖｏｕｔ１の出力／非出力を制御する。
【０００７】
接続コネクタ１０５Ａは、ＦＣＭ１０２の接続コネクタ１０７Ａに挿入される。接続コネクタ１０５Ａが接続コネクタ１０７Ａに挿入されると、ＰＳＭ１０１ＡとＦＣＭ１０２とが電気的に接続される。
【０００８】
ＦＣＭ１０２は、半導体試験装置の各機能モジュール基板である。ＦＣＭ１０２は、負荷回路１０６Ａ，１０６Ｂと、接続コネクタ１０７Ａ，１０７Ｂと、接続コネクタ１０８と、を備えて構成される。
【０００９】
負荷回路１０６Ａ，１０６Ｂには、出力ＯＮ／ＯＦＦ回路１０４Ａ，１０４Ｂから出力された出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２がそれぞれ供給される。接続コネクタ１０７Ａ，１０７Ｂは、接続コネクタ１０５Ａ，１０５Ｂとそれぞれ接続される。接続コネクタ１０８は、接続コネクタ１０３Ａと接続される。接続コネクタ１０８と接続コネクタ１０３Ａとが接続されると、ＢＫＰ１０３とＦＣＭ１０２とが電気的に接続される。
【００１０】
ＢＫＰ１０３は、入力電圧Ｖｉｎ及びＯＮ／ＯＦＦ制御信号を出力する。ＢＫＰ１０３は、接続コネクタ１０３Ａを備える。接続コネクタ１０３Ａは、接続コネクタ１０８と接続される。
【００１１】
次に、実装回路１００の具体的な動作について説明する。先ず、入力電圧Ｖｉｎ及びＯＮ／ＯＦＦ制御信号がＦＣＭ１０２を介してＢＫＰ１０３からＰＳＭ１０１Ａ，１０１Ｂに供給される。そして、出力ＯＮ／ＯＦＦ回路１０４Ａ，１０４Ｂにより、ＯＮ／ＯＦＦ制御信号に基づいて、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２の出力／非出力が制御される。出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２が出力されると、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２が負荷回路１０６Ａ，１０６Ｂに供給される。
【００１２】
また、プリント配線基板のセットごとにピン配置などのインターフェース仕様を変化させることにより、機器を確実に誤動作や破壊から防止する技術も知られている（特許文献１参照）。
【特許文献１】特開２００７−９６１８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述の実装回路１００におけるＰＳＭ１０１Ａ，１０１Ｂのプリント配線板は、「標準化」、「部品種削減」、「設計工数の削減」を目的にＰＳＭ１０１Ａ，１０１Ｂで同一品を使用している。このため、接続コネクタ１０５Ａ，１０５Ｂのピン配置、部品種、実装位置が同一となり、製造時に出力電圧の異なるＰＳＭがＦＣＭに誤挿入される懸念がある。そうすると、ＦＣＭに搭載された負荷回路を破壊する可能性があった。
例えば、実装回路１００において、出力電圧Ｖｏｕｔ１が５Ｖ、出力電圧Ｖｏｕｔ２が１２Ｖであるとする。また、ＰＳＭ１０１ＢがＰＳＭ１０１Ａの代わりに挿入されたとする（すなわち、ＰＳＭ１０１Ｂが誤挿入されたとする）。この場合、出力ＯＮ／ＯＦＦ回路１０４Ａは誤動作して、出力電圧Ｖｏｕｔ２を負荷回路１０６Ａに供給する。そうすると、負荷回路１０６Ａには本来５Ｖの出力電圧が供給されるべきであるにもかかわらず、１２Ｖの出力電圧Ｖｏｕｔ２が供給されることとなる。このため、負荷回路１０６Ａを破壊する可能性があった。
また、ＦＣＭ（マザーボード）に実装されるＰＳＭ（ドータボード）の種類が増加すると、ＰＳＭ（ドータボード）の誤挿入の可能性は格段に増加する。すなわち、ドータボードの誤挿入による出力ＯＮ／ＯＦＦ回路１０４Ａ，１０４Ｂ（制御回路）の誤動作や負荷回路１０６Ａ，１０６Ｂ（所定回路）の破壊を招く可能性は格段に増加する。このため、ドータボードの誤挿入による制御回路の誤動作や所定回路の破壊を防ぐ要請があった。
【００１４】
本発明の課題は、ドータボードの誤挿入による制御回路の誤動作や所定回路の破壊を防ぐことである。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、請求項１に記載の発明の実装回路は、
所定回路が搭載されたマザーボードと、当該所定回路を制御する制御回路が搭載され、当該マザーボードに挿入されるドータボードと、前記マザーボードが接続され、前記制御回路の動作を制御する制御信号及び入力電圧を当該マザーボードに出力するバックプレーンと、を備える実装回路において、
前記マザーボードは、前記バックプレーンから入力された入力電圧を前記ドータボードに供給し、
電源電圧のラインとグランドとの間に設けられた抵抗用の複数の実装位置から選択された実装位置への抵抗の実装に応じて、前記ドータボードを識別するための識別信号を出力する出力手段と、
前記出力手段から出力された識別信号及び前記制御信号が入力され、当該識別信号が前記ドータボードの挿入の正当性を示す信号であることを検出し、且つ、当該制御信号が前記制御回路の動作を指令する信号であることを検出した場合に、前記制御回路を動作させる動作制御信号を出力する出力制御手段と、
を備える。
【００１７】
請求項２に記載の発明の半導体試験装置は、請求項１に記載の実装回路を備える。
【発明の効果】
【００１８】
請求項１に記載の発明によれば、出力制御手段は、識別信号がドータボードの挿入の正当性を示す信号であることを検出し、且つ、制御信号が制御回路の動作を指示する信号であることを検出した場合に、制御回路を動作させる動作制御信号を出力する。このため、識別信号がドータボードの挿入の正当性を示す信号でない場合（ドータボードが誤挿入された場合）、制御回路を動作させる動作制御信号を出力しない。これにより、ドータボードが誤挿入されると、制御回路は動作しないので、所定回路が破壊されることはない。すなわち、ドータボードの誤挿入による制御回路の誤動作や所定回路の破壊を防ぐことができる。また、ドータボードに実装される抵抗の実装位置に基づいて、識別信号を出力する。これにより、実装抵抗の違いで、ドータボードの個別識別が自動的に可能になる。
【００２０】
請求項２に記載の発明によれば、実装回路を備えた半導体試験装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、添付図面を参照して本発明に係る実施の形態を詳細に説明する。ただし、発明の範囲は、図示例に限定されない。
【００２２】
図１〜図４を参照して本発明に係る実施の形態を説明する。
先ず、図１を参照して本実施の形態の実装回路１の構成を説明する。実装回路１は、半導体試験装置（図示省略）に適用される回路である。実装回路１は、ドータボードとしてのＰＳＭ１０Ａ，１０Ｂと、マザーボードとしてのＦＣＭ１１と、ＢＫＰ１２と、を備えて構成される。
【００２３】
ＰＳＭ１０Ａ，１０Ｂは、負荷回路１７Ａ，１７Ｂへ出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２をそれぞれ供給する電源供給モジュール基板である。ＰＳＭ１０Ａ，１０Ｂは、ＦＣＭ１１の種類によって、出力電圧Ｖｏｕｔ値及び必要数が異なる。本実施の形態では、実装回路１において、２種類（ＰＳＭ１０Ａ，１０Ｂ）のＰＳＭが構成されているものとする。また、ＰＳＭ１０Ａ，１０Ｂのプリント配線板は、共通（同一）であり、プリント配線板上の実装部品を変更することにより、ＦＣＭ１１内で使用する所望の電圧（負荷回路１７Ａ，１７Ｂに供給する電圧Ｖｏｕｔ１，Ｖｏｕｔ２）を出力する。
【００２４】
ＰＳＭ１０Ａ，１０Ｂは、同様の構成である。以下、ＰＳＭ１０Ａを代表して説明する。ＰＳＭ１０Ａは、出力手段としての３ビットコード回路１３Ａと、制御回路としての出力ＯＮ／ＯＦＦ回路１４Ａと、接続コネクタ１５Ａと、を備えて構成される。
【００２５】
３ビットコード回路１３Ａは、ＦＣＭ１１のＡＮＤ回路１６Ａに識別信号としてのビットコードを出力する。ビットコードとは、ＰＳＭを識別するための識別信号のことをいう。ビットコードは、３ビットコード回路１３Ａから出力され、ＡＮＤ回路１６Ａに入力される。
【００２６】
ここで、図２及び図３を参照して、３ビットコード回路１３Ａの構成を説明する。図２に示す３ビットコード回路１３Ａは、ＰＳＭ１０Ａに実装される抵抗Ｒ１〜Ｒ６のうち、３つの抵抗を備える。具体的には、３ビットコード回路１３Ａは、抵抗Ｒ１〜Ｒ６のうち、３つの抵抗がＰＳＭ１０Ａに実装されると、実装された抵抗の実装位置に基づいて、電圧（Ｖｃｃ又はＧＮＤ）を出力する。図３に、抵抗Ｒ１〜Ｒ６のうち、３つの抵抗が実装された場合に出力されるビットコードの例を示す。このとき、電圧Ｖｃｃは、ビットコード「１」に対応する。電圧ＧＮＤは、ビットコード「０」に対応する。
【００２７】
例えば、３ビットコード回路１３Ａにおいて、抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ５がＰＳＭ１０Ａに実装された場合、ビットコード「１１１」が出力される。ここで、図３に示す「○」は、抵抗が実装された場合、「×」は抵抗が非実装された場合を示す。すなわち、３ビットコード回路１３Ａからビットコード「１１１」が出力される場合は、抵抗Ｒ１「○」、抵抗Ｒ３「○」、抵抗Ｒ５「○」、抵抗Ｒ２「×」、抵抗Ｒ４「×」、抵抗Ｒ６「×」となる。したがって、抵抗Ｒ１〜Ｒ６のうち、実装される３つの抵抗の実装位置に基づいて、ビットコードが出力される。これにより、実装する抵抗Ｒ１〜Ｒ６の組み合わせの違いで、ＰＳＭの個別識別が自動的に可能となる。
【００２８】
出力ＯＮ／ＯＦＦ回路１４Ａは、負荷回路１７Ａを制御する。具体的には、出力ＯＮ／ＯＦＦ制御回路１４Ａは、ＯＮ／ＯＦＦ制御信号Ａに基づいて、負荷回路１７Ａに供給する出力電圧Ｖｏｕｔ１の出力／非出力を制御する。すなわち、出力電圧Ｖｏｕｔ１の出力／非出力を制御することにより、負荷回路１７Ａの動作制御を行う。ＯＮ／ＯＦＦ制御信号Ａは、出力ＯＮ／ＯＦＦ回路１４Ａから出力電圧Ｖｏｕｔ１を出力させるか否かを制御する信号である。ＯＮ／ＯＦＦ制御信号Ａは、ＡＮＤ回路１６Ａから出力され、出力ＯＮ／ＯＦＦ回路１４Ａに入力される。
例えば、ＯＮ／ＯＦＦ制御信号Ａが「Ｈｉ信号」の場合、出力ＯＮ／ＯＦＦ回路１４Ａは、出力電圧Ｖｏｕｔ１を負荷回路１７Ａに出力する。ＯＮ／ＯＦＦ制御信号Ａ：「Ｈｉ信号」は、動作制御信号に該当する。また、ＯＮ／ＯＦＦ制御信号Ａが「Ｌｏ信号」の場合、出力ＯＮ／ＯＦＦ回路１４Ａは、出力電圧Ｖｏｕｔ１を負荷回路１７Ａに出力しない。
【００２９】
接続コネクタ１５Ａは、ＦＣＭ１１と接続するためのコネクタであり、ＦＣＭ１１の接続コネクタ１８Ａに挿入（接続）される。接続コネクタ１５Ａが接続コネクタ１８Ａに接続されると、ＰＳＭ１０ＡとＦＣＭ１１とが電気的に接続される。
【００３０】
ＦＣＭ１１は、半導体試験装置の各機能モジュール基板である。半導体試験装置において、ＦＣＭ１１は複数種（複数枚）構成され、複数枚のＦＣＭ１１（図示省略）がＢＫＰ１２に接続される。図１に示す実装回路１は、複数枚のＦＣＭ１１のうち、１枚のＦＣＭ１１がＢＫＰ１２に接続されている図を示している。
【００３１】
ＦＣＭ１１は、出力制御手段としてのＡＮＤ回路１６Ａ，１６Ｂと、所定回路としての負荷回路１７Ａ，１７Ｂと、接続コネクタ１８Ａ，１８Ｂと、接続コネクタ１９と、を備えて構成される。
【００３２】
ＡＮＤ回路１６Ａは、ビットコード及び制御信号としてのＯＮ／ＯＦＦ制御信号が入力され、当該ビットコードがＰＳＭ１０Ａの挿入の正当性を示す信号であることを検出し、且つ、ＯＮ／ＯＦＦ制御信号が出力ＯＮ／ＯＦＦ回路１４Ａの動作を指令する信号としてのＯＮ／ＯＦＦ制御信号：「Ｈｉ信号」であることを検出した場合に、出力ＯＮ／ＯＦＦ回路１４Ａを動作させる動作制御信号としてのＯＮ／ＯＦＦ制御信号Ａ：「Ｈｉ信号」を出力する。
ＯＮ／ＯＦＦ制御信号は、出力ＯＮ／ＯＦＦ回路１４Ａ（又は出力ＯＮ／ＯＦＦ回路１４Ｂ）を動作させるか否かを指令する制御信号である。例えば、ＯＮ／ＯＦＦ制御信号：「Ｈｉ信号」は、出力ＯＮ／ＯＦＦ回路１４Ａを動作させる（すなわち、出力電圧Ｖｏｕｔ１を負荷回路１７Ａに出力させる）信号を示す。また、ＯＮ／ＯＦＦ制御信号：「Ｌｏ信号」は、出力ＯＮ／ＯＦＦ回路１４Ａを動作させない信号を示す。ＯＮ／ＯＦＦ制御信号は、ＢＫＰ１２から出力され、ＡＮＤ回路１６Ａ（又はＡＮＤ回路１６Ｂ）に入力される。
ビットコードがＰＳＭ１０Ａの挿入の正当性を示す信号であることを検出するとは、例えば、ビットコード「１１１」がＰＳＭ１０Ａの挿入の正当性を示す信号（すなわち、ＰＳＭ１０ＡがＦＣＭ１１に正しく挿入されたことを示す信号）である場合、当該ビットコード「１１１」を検出することをいう。ＯＮ／ＯＦＦ制御信号が出力ＯＮ／ＯＦＦ回路１４Ａの動作を指令する信号であることを検出するとは、ＯＮ／ＯＦＦ制御信号：「Ｈｉ信号」を検出することをいう。
【００３３】
具体的には、ＡＮＤ回路１６Ａは、３ビットコード回路１３Ａから出力されたビットコード（例えば、「１１１」）が入力され、且つ、ＢＫＰ１２から出力されたＯＮ／ＯＦＦ制御信号：「Ｈｉ信号」が入力された場合に、ＯＮ／ＯＦＦ制御信号Ａ：「Ｈｉ信号」を出力する。
【００３４】
ＡＮＤ回路１６Ｂは、ＡＮＤ回路１６Ａと同様の構成である。具体的には、ＡＮＤ回路１６Ｂは、３ビットコード回路１３Ｂから出力されたビットコード（例えば、「１１０」）が入力され、且つ、ＢＫＰ１２から出力されたＯＮ／ＯＦＦ制御信号：「Ｈｉ信号」が入力された場合に、ＯＮ／ＯＦＦ制御信号Ｂとして「Ｈｉ信号」を出力する。
【００３５】
負荷回路１７Ａ，１７Ｂには、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２がそれぞれ供給される。接続コネクタ１８Ａ，１８Ｂは、接続コネクタ１５Ａ，１５Ｂとそれぞれ接続される。接続コネクタ１９は、接続コネクタ１２Ａと接続される。接続コネクタ１９と接続コネクタ１２Ａとが接続されると、ＦＣＭ１１とＢＫＰ１２とが電気的に接続される。
【００３６】
ＢＫＰ１２は、入力電圧Ｖｉｎ及びＯＮ／ＯＦＦ制御信号を出力する。入力電圧Ｖｉｎは、ＦＣＭ１１を介してＰＳＭ１０Ａ，１０Ｂに供給される。ＯＮ／ＯＦＦ制御信号は、ＡＮＤ回路１６Ａ，１６Ｂに入力される。
【００３７】
次に、図１に示す実装回路１の具体的な動作について説明する。以下、ビットコード「１１１」がＡＮＤ回路１６Ａに入力された場合をＰＳＭ１０ＡがＦＣＭ１１に正しく挿入された条件とする。同様に、ビットコード「１１０」がＡＮＤ回路１６Ｂに入力された場合をＰＳＭ１０ＢがＦＣＭ１１に正しく挿入された条件とする。また、ＰＳＭ１０Ａから出力されるビットコードは「１１１」が割り当てられることとする。すなわち、３ビットコード回路１３Ａは、抵抗Ｒ１，Ｒ３，Ｒ５が実装された回路構成とする。同様に、ＰＳＭ１０Ｂから出力されるビットコードは「１１０」が割り当てられるとする。すなわち、３ビットコード回路１３Ｂは、抵抗Ｒ１，Ｒ３，Ｒ６が実装された回路構成とする。
【００３８】
先ず、ＰＳＭ１０Ａ，１０ＢがＦＣＭ１１に正しく挿入された場合の動作を説明する。この場合、ビットコード「１１１」はＡＮＤ回路１６Ａ、ビットコード「１１０」はＡＮＤ回路１６Ｂにそれぞれ入力される。ＡＮＤ回路１６Ａは、ビットコード「１１１」が入力され、且つ、ＢＫＰ１２からＯＮ／ＯＦＦ制御信号「Ｈｉ信号」が入力された場合、ＯＮ／ＯＦＦ制御信号Ａを「Ｈｉ信号」として出力する。同様に、ＡＮＤ回路１６Ｂは、ビットコード「１１０」が入力され、且つ、ＢＫＰ１２からＯＮ／ＯＦＦ制御信号「Ｈｉ信号」が入力された場合、ＯＮ／ＯＦＦ制御信号Ｂを「Ｈｉ信号」として出力する。
【００３９】
出力ＯＮ／ＯＦＦ回路１４ＡにＯＮ／ＯＦＦ制御信号Ａ：「Ｈｉ信号」が入力されると、出力電圧Ｖｏｕｔ１が負荷回路１７Ａに供給される。同様に、出力ＯＮ／ＯＦＦ回路１４ＢにＯＮ／ＯＦＦ制御信号Ｂ：「Ｈｉ信号」が入力されると、出力電圧Ｖｏｕｔ２が負荷回路１７Ｂに供給される。
【００４０】
次に、図４を参照して、ＰＳＭ１０Ａ，１０ＢがＦＣＭ１１に誤挿入された場合の動作を説明する。図４は、ＰＳＭ１０Ａの挿入位置にＰＳＭ１０Ｂが誤挿入された場合（ＰＳＭ１０Ｂの挿入位置にＰＳＭ１０Ａが誤挿入された場合）の実装回路１を示している。
この場合、ビットコード「１１１」はＡＮＤ回路１６Ｂに、ビットコード「１１０」はＡＮＤ回路１６Ａにそれぞれ入力される。ＡＮＤ回路１６Ａは、ビットコード「１１０」が入力されるので、ＰＳＭ１０ＡがＦＣＭ１１に正しく挿入された条件を満たさない。この場合、ＡＮＤ回路１６Ａは、ＯＮ／ＯＦＦ制御信号Ａを「Ｌｏ信号」として出力する。同様に、ＡＮＤ回路１６Ｂは、ビットコード「１１１」が入力されるので、ＰＳＭ１０ＢがＦＣＭ１１に正しく挿入された条件を満たさない。この場合、ＡＮＤ回路１６Ｂは、ＯＮ／ＯＦＦ制御信号Ｂを「Ｌｏ信号」として出力する。このため、出力ＯＮ／ＯＦＦ回路１４Ａ，１４Ｂは、動作しない。したがって、出力電圧Ｖｏｕｔ２が負荷回路１７Ａ（又は出力電圧Ｖｏｕｔ１が負荷回路１７Ｂ）に供給されることはない。
【００４１】
以上、本実施の形態によれば、ＡＮＤ回路１６Ａ，１６Ｂは、ビットコードがＰＳＭ１０Ａ，１０Ｂの挿入の正当性を示す信号であることを検出し、且つ、ＯＮ／ＯＦＦ制御信号が出力ＯＮ／ＯＦＦ回路１４Ａ，１４Ｂの動作を指示する信号であることを検出した場合に、出力ＯＮ／ＯＦＦ回路１４Ａ，１４Ｂを動作させる出力ＯＮ／ＯＦＦ制御信号Ａ，Ｂ：「Ｈｉ信号」を出力する。このため、ビットコードがＰＳＭ１０Ａ，１０Ｂの挿入の正当性を示す信号でない場合（ＰＳＭ１０Ａ，１０Ｂが誤挿入された場合）、出力ＯＮ／ＯＦＦ回路１４Ａ，１４Ｂを動作させる出力ＯＮ／ＯＦＦ制御信号Ａ，Ｂ：「Ｈｉ信号」を出力しない。これにより、ＰＳＭ１０Ａ，１０Ｂが誤挿入されると、出力ＯＮ／ＯＦＦ回路１４Ａ，１４Ｂは動作しないので、負荷回路１７Ａ，１７Ｂが破壊されることはない。すなわち、ＰＳＭ１０Ａ，１０Ｂの誤挿入による出力ＯＮ／ＯＦＦ回路１４Ａ，１４Ｂの誤動作や負荷回路１７Ａ，１７Ｂの破壊を防ぐことができる。
【００４２】
また、ＰＳＭ１０Ａ，１０Ｂに実装される抵抗Ｒ１〜Ｒ６の実装位置に基づいて、ビットコードを出力する。これにより、抵抗Ｒ１〜Ｒ６の実装する組み合わせに応じて、ビットコードが異なるので、抵抗Ｒ１〜Ｒ６の実装の違いで、ＰＳＭ（ドータボード）の個別識別が自動的に可能になる。
【００４３】
また、実装回路１を備えた半導体試験装置を提供することができる。
【００４４】
なお、上記実施の形態における記述は、本発明に係る実装回路及び半導体試験装置の一例であり、これに限定されるものではない。
【００４５】
例えば、上記実施の形態では、３ビットコード回路１３Ａ，１３Ｂは抵抗Ｒ１〜Ｒ６のいずれかが実装されるか否かにより、ビットコードを出力することとしたがこれに限定されるものではない。例えば、その他の部品（例えば、スイッチ等）が実装されるか否かによりビットコードを出力することとしてもよい。
【００４６】
また、ＡＮＤ回路１６Ａは、３ビットコード回路１３Ａから出力されたビットコードが入力される（ＡＮＤ回路１６Ｂは、３ビットコード回路１３Ｂから出力されたビットコードが入力される）構成としたがこれに限定されるものではない。例えば、ＡＮＤ回路１６Ａは、３ビットコード回路１３Ａから出力されたビットコードが入力されるだけではなく、３ビットコード回路１３Ｂから出力されたビットコードが入力される（ＡＮＤ回路１６Ｂは、３ビットコード回路１３Ｂから出力されたビットコードが入力されるだけではなく、３ビットコード回路１３Ａから出力されたビットコードが入力される）構成としてもよい。
【００４７】
また、ＢＫＰ１２から入力電圧Ｖｉｎ及びＯＮ／ＯＦＦ制御信号を出力する構成としたがこれに限定されるものではない。例えば、ＢＫＰ１２の代わりに、ＡＣ／ＤＣ電源（図示省略）からＰＳＭ１０Ａ，１０Ｂに直接入力電圧Ｖｉｎが供給され、ＦＣＭ１１からＯＮ／ＯＦＦ制御信号が出力され、当該ＯＮ／ＯＦＦ制御信号がＡＮＤ回路１６Ａ，１６Ｂに入力される構成としてもよい。
【００４８】
また、３ビットのビットコードに基づいて、ＰＳＭ１０Ａ，１０Ｂの挿入の正当性を検出することとしたがこれに限定されるものではない。例えば、接続コネクタ（接続コネクタ１５Ａ，１５Ｂ、１８Ａ，１８Ｂ）のコネクタピンのピン数の条件に応じた信号に基づいて、ＰＳＭ１０Ａ，１０Ｂの挿入の正当性を検出することとしてもよい。
【００４９】
ここで、図５を参照して接続コネクタのコネクタピンのピン数が８ピンである実装回路１Ａの動作を説明する。以下、実装回路１と同様な部分には同一の符号を付し、その詳細な説明を援用し、異なる部分について以下説明する。
【００５０】
実装回路１Ａは、出力手段としての抵抗回路部１３１Ａ，１３１Ｂと、出力制御手段としての接続回路部１６１Ａ，１６１Ｂと、を備えて構成される。抵抗回路部１３１Ａと１３１Ｂは同様の構成である。また、接続回路部１６１Ａと１６１Ｂは同様の構成である。以下、抵抗回路部１３１Ａと、接続回路部１６１Ａと、を代表して説明する。
【００５１】
抵抗回路部１３１Ａは、抵抗Ｒ１〜Ｒ８のうちの、１つの抵抗が実装された回路であり、ＰＳＭ（ドータボード）を識別するための信号を出力する。ここで、実装回路１Ａに複数のＰＳＭが構成されている場合、ＰＳＭごとに実装される抵抗Ｒ１〜Ｒ８は異なる。例えば、抵抗回路部１３１Ａに抵抗Ｒ１のみが実装されているとする。この場合、抵抗回路部１３１Ａは、抵抗Ｒ１が実装されていることを示す信号を出力する。すなわち、抵抗回路部１３１Ａは、ＰＳＭを識別するための信号を出力する。
【００５２】
接続回路部１６１Ａは、接続ピン（１）〜（８）のうちの１つの接続ピンを介して入力された信号がＰＳＭ１０Ａの挿入の正当性を示す信号であることを検出する。ここで、（１）〜（８）は、接続コネクタ１８Ａの接続ピンを示す。
【００５３】
例えば、接続回路部１６１Ａが接続ピン（１）を介して入力された信号のみを検出した場合をＰＳＭ１０ＡがＦＣＭ１１に正しく挿入された条件とする。この場合、接続回路部１６１Ａは、接続ピン（１）のみパターン接続を行う。接続ピン（１）のみパターン接続を行うとは、接続ピン（１）を介して入力された信号（抵抗Ｒ１が実装されていることを示す信号）がＰＳＭ１０Ａの挿入の正当性を示す信号であることを検出することをいう。そして、接続回路部１６１Ａは、ＢＫＰ１２から出力されたＯＮ／ＯＦＦ制御信号：「Ｈｉ信号」が入力された場合に、ＯＮ／ＯＦＦ制御信号Ａとして「Ｈｉ信号」を出力する。この後の動作は実装回路１と同様である。
【００５４】
ここで、例えば、実装回路１Ａにおいて、ＰＳＭ１０Ａの代わりにＰＳＭ１０ＢがＦＣＭ１１に挿入された（すなわち、ＰＳＭ１０ＢがＦＣＭ１１に正しく挿入されなかった）とする。この場合、接続回路部１６１Ａには、接続ピン（１）を介して信号は入力されない（例えば、接続ピン（２）を介して信号が入力される）。この場合、接続回路部１６１Ａは、入力された信号がＰＳＭ１０Ａの挿入の正当性を示す信号であることを検出しない。
【００５５】
また、実装回路１Ａにおいて、ＰＳＭ１０Ａ（ＰＳＭ１０Ｂ）に抵抗回路部１３１Ａ（１３１Ｂ）、ＦＣＭ１１に接続回路部１６１Ａ，１６１Ｂを備える構成としたがこれに限定されるものではない。例えば、ＰＳＭ１０Ａ（ＰＳＭ１０Ｂ）に抵抗回路部１３１Ａ（抵抗回路部１３１Ｂ）、ＦＣＭ１１にも抵抗回路部１３１Ａ，１３１Ｂを備える構成としてもよい。
【００５６】
また、実装回路１，１ＡにＰＳＭが２種類（ＰＳＭ１０Ａ，１０Ｂ）構成されていることとしたがこれに限定されるものではない。例えば、ＰＳＭが複数種（複数枚）構成されていることとしてもよい。
【００５７】
また、実装回路１，１Ａにおいて、負荷回路１７Ａ，１７Ｂが搭載されたＦＣＭ１１に出力ＯＮ／ＯＦＦ回路１４Ａが搭載されたＰＳＭ１０Ａ（出力ＯＮ／ＯＦＦ回路１４Ｂが搭載されたＰＳＭ１０Ｂ）を挿入する構成としたがこれに限定されるものではない。例えば、実装回路１，１Ａを、ＦＣＭ（マザーボード）にＰＳＭ（ドータボード）を挿入して使用するアセンブリ全般に適用することとしてもよい。
【００５８】
その他、本実施の形態における、実装回路１，１Ａの細部構造及び詳細動作に関しても、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明に係る実施の形態の実装回路の構成を示すブロック図である。
【図２】３ビットコード回路の内部構成を示すブロック図である。
【図３】抵抗の組み合わせとビットコードの関係を示す図である。
【図４】ＰＳＭを誤挿入した場合の実装回路の構成を示すブロック図である。
【図５】コネクタピンのピン数が８ピンである実装回路の構成を示すブロック図である。
【図６】従来の実装回路の構成を示すブロック図である。
【符号の説明】
【００６０】
１，１Ａ，１００     実装回路
１０Ａ，１０Ｂ  ＰＳＭ
１１    ＦＣＭ
１２    ＢＫＰ
１２Ａ，１５Ａ，１５Ｂ，１８Ａ，１８Ｂ，１９     接続コネクタ
１３Ａ，１３Ｂ  ３ビットコード回路
１４Ａ，１４Ｂ  出力ＯＮ／ＯＦＦ回路
１６Ａ，１６Ｂ  ＡＮＤ回路
１７Ａ，１７Ｂ  負荷回路
１３１Ａ，１３１Ｂ  抵抗回路部
１６１Ａ，１６１Ｂ  接続回路部
【図１】
0005061860.tif 000002
【図２】
0005061860.tif 000003
【図３】
0005061860.tif 000004
【図４】
0005061860.tif 000005
【図５】
0005061860.tif 000006
【図６】
0005061860.tif 000007