(57)【特許請求の範囲】
【請求項１】
第１の平滑コンデンサと、第２の平滑コンデンサと、
それぞれ２直列の半導体スイッチング素子から成り、上記第１の平滑コンデンサと上記第２の平滑コンデンサとの間に接続された第１、第２の回路と、
上記第１の回路の中間点と上記第２の回路の中間点との間に接続されたエネルギ移行用コンデンサと、
上記エネルギ移行用コンデンサの充放電経路内に接続されたインダクタと、
上記第１、第２の回路内の上記各半導体スイッチング素子を制御するための駆動用ゲート信号と整流用ゲート信号とを個別に生成するゲート信号生成部とを備え、
上記第１の回路は上記第１の平滑コンデンサの正負端子間に接続され、上記第２の回路は上記第１の平滑コンデンサの正極端子と上記第２の平滑コンデンサの正極端子との間に接続されて、該第１、第２の回路の一方を上記駆動用ゲート信号にて制御される駆動用インバータ回路に用い、他方を上記整流用ゲート信号にて制御される整流回路に用いて、上記エネルギ移行用コンデンサの充放電により直流／直流変換を行うものであり、
上記整流用ゲート信号は、上記駆動用ゲート信号の各パルスの立ち上がりタイミングから、上記エネルギ移行用コンデンサの容量と上記インダクタのインダクタンスとで決まる共振周期の１／２の期間の範囲内で発生されるパルスから成り、
上記整流用ゲート信号の各パルスは、上記駆動用ゲート信号のパルスと、立ち上がりタイミングが一致すると共に立ち下がりタイミングが所定時間早いものである、
ことを特徴とするＤＣ／ＤＣ電力変換装置。
【請求項２】
上記整流用ゲート信号の各パルスは、パルス幅が上記共振周期の１／２と概一致することを特徴とする請求項１に記載のＤＣ／ＤＣ電力変換装置。
【請求項３】
上記第１の平滑コンデンサの正負端子に接続される低圧側電圧端子対と、上記第２の平滑コンデンサの正負端子に接続される高圧側電圧端子対とを備え、
上記直流／直流変換は、上記駆動用インバータ回路、上記整流用回路に用いる上記第１、第２の回路を互いに切り替えることで、上記低圧側電圧端子対と上記高圧側電圧端子対との間の昇圧動作と降圧動作との切り替えを可能とし、
上記低圧側電圧端子対と上記高圧側電圧端子対との間のエネルギ移行方向に応じて、昇圧動作と降圧動作とを切り替えることを特徴とする請求項１または請求項２に記載のＤＣ／ＤＣ電力変換装置。
【請求項４】
上記低圧側電圧端子対、上記高圧側電圧端子対の各端子間電圧を検出し、該検出値に基づいて上記エネルギ移行方向を検知することを特徴とする請求項３に記載のＤＣ／ＤＣ電力変換装置。
【請求項５】
上記低圧側電圧端子対あるいは上記高圧側電圧端子対に流出入する電流を検出し、該検出値に基づいて上記エネルギ移行方向を検知することを特徴とする請求項３に記載のＤＣ／ＤＣ電力変換装置。
【請求項６】
ヒステリシス特性を有する比較手段を有して上記検出値を所定の基準値と比較することにより上記エネルギ移行方向を検知することを特徴とする請求項４または請求項５に記載のＤＣ／ＤＣ電力変換装置。
【請求項７】
上記インダクタは、上記エネルギ移行用コンデンサと直列接続されて上記第１の回路の中間点と上記第２の回路の中間点との間に配されたことを特徴とする請求項１から請求項６のいずれか１項に記載のＤＣ／ＤＣ電力変換装置。
【請求項８】
上記インダクタは、上記第１の回路と上記第１の平滑コンデンサとの間を接続する経路に配されたことを特徴とする請求項１から請求項６のいずれか１項に記載のＤＣ／ＤＣ電力変換装置。
【請求項９】
上記第１、第２の回路内の上記各半導体スイッチ素子は、ソース、ドレイン間に寄生ダイオードを有するパワーＭＯＳＦＥＴであることを特徴とする請求項１から請求項８のいずれか１項に記載のＤＣ／ＤＣ電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、直流電圧を昇圧あるいは降圧した直流電圧に変換する、ＤＣ／ＤＣ電力変換装置に関するものである。
【背景技術】
【０００２】
従来のＤＣ／ＤＣ電力変換装置としてのＤＣ／ＤＣコンバータは、低電圧側直流電源と高電圧側直流電源と、一方の端子が高電圧側直流電源の正極端子に接続された第１の半導体スイッチング素子と、該第１の半導体スイッチング素子の他方の端子と低電圧側直流電源の正極端子とに両端子が接続された第２の半導体スイッチング素子と、一方の端子が高電圧側直流電源の負極端子および低電圧側直流電源の負極端子に接続された第３の半導体スイッチング素子と、該第３の半導体スイッチング素子の他方の端子と低電圧側直流電源の正極端子とに両端子が接続された第４の半導体スイッチング素子とを備える。また、コンデンサとインダクタとを直列接続した直列体を構成して、上記第１、第２の半導体スイッチング素子間の接続点と上記第３、第４の半導体スイッチング素子間の接続点とを上記直列体を介して接続し、上記第２、第３の半導体スイッチング素子の同時導通と、上記第１、第４の半導体スイッチング素子の同時導通とを交互に行って、ＬＣ共振現象を利用して上記コンデンサの充放電を交互に切り換えている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００６−２６２６１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のＤＣ／ＤＣ電力変換装置では、第１と第４の半導体スイッチング素子の導通のタイミングが同じであり、第２と第３の半導体スイッチング素子の導通のタイミングが同じである。ところで、インダクタのインダクタンス値、コンデンサの容量値は、製造上のばらつきや温度変化によりあるいは経時的に値が若干変動するものである。同様に、半導体スイッチング素子をオンオフ制御するためのゲート駆動回路を構成する回路素子の特性も変動するものである。このため、インダクタのインダクタンス値とコンデンサの容量値から決まる共振周期と、半導体スイッチング素子の駆動周期にずれが発生し、共振周期よりも駆動周期が大きくなって、コンデンサの充放電エネルギの逆流が発生することがある。これにより、移行する電力量が低下したり、電力変換効率が低下するという問題点があった。
【０００５】
この発明は、上記のような問題点を解消するために成されたものであって、コンデンサとインダクタの共振現象を利用して、該コンデンサの充放電によるエネルギ移行を行うＤＣ／ＤＣ電力変換装置において、コンデンサの充放電エネルギの逆流を防止して、移行エネルギ量の低下を防止し、電力変換効率の向上を図ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明によるＤＣ／ＤＣ電力変換装置は、第１の平滑コンデンサと、第２の平滑コンデンサと、それぞれ２直列の半導体スイッチング素子から成り、上記第１の平滑コンデンサと上記第２の平滑コンデンサとの間に接続された第１、第２の回路と、上記第１の回路の中間点と上記第２の回路の中間点との間に接続されたエネルギ移行用コンデンサと、上記エネルギ移行用コンデンサの充放電経路内に接続されたインダクタとを備え、上記第１の回路は上記第１の平滑コンデンサの正負端子間に接続され、上記第２の回路は上記第１の平滑コンデンサの正極端子と上記第２の平滑コンデンサの正極端子との間に接続される。また、上記第１、第２の回路内の上記各半導体スイッチング素子を制御するための駆動用ゲート信号と整流用ゲート信号とを個別に生成するゲート信号生成部とを備え、上記第１、第２の回路の一方を上記駆動用ゲート信号にて制御される駆動用インバータ回路に用い、他方を上記整流用ゲート信号にて制御される整流回路に用いて、上記エネルギ移行用コンデンサの充放電により直流／直流変換を行うものである。そして、上記整流用ゲート信号は、上記駆動用ゲート信号の各パルスの立ち上がりタイミングから、上記エネルギ移行用コンデンサの容量と上記インダクタのインダクタンスとで決まる共振周期の１／２の期間の範囲内で発生されるパルスから成り、上記整流用ゲート信号の各パルスは、上記駆動用ゲート信号のパルスと、立ち上がりタイミングが一致すると共に立ち下がりタイミングが所定時間早いものである。
【発明の効果】
【０００７】
この発明によるＤＣ／ＤＣ電力変換装置は、駆動用ゲート信号と整流用ゲート信号とを個別に生成して、各素子の特性のバラツキを考慮して駆動用ゲート信号と整流用ゲート信号とをそれぞれ適正に生成することができ、コンデンサの充放電エネルギの逆流を防止することができる。これにより、移行エネルギ量の低下を防止すると共に、高い電力変換効率を得ることができる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
以下、この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置を図に基づいて説明する。図１、図２はこの発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の回路構成を示すもので、特に図１は主回路１０を示し、図２はゲート信号生成部としての制御回路２０を示す。
図１に示すように、ＤＣ／ＤＣ電力変換装置の主回路１０は、低圧側電圧端子対としての電圧端子VL−Vcom間に入力された電圧V1を、約２倍に昇圧された電圧V2にして高圧側電圧端子対としての電圧端子VH−Vcom間に出力したり、電圧端子VH−Vcom間に入力された電圧V2を、約１／２倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力したりする、双方向のＤＣ／ＤＣ電力変換機能を有する。
【０００９】
２つの電圧端子対（VL、Vcom）、（VH、Vcom）の負極側電圧端子Vcomは共通となっている。電圧端子VL−Vcom間には、電圧を平滑するための第１の平滑コンデンサとしての平滑コンデンサCLが接続され、電圧端子VH−Vcom間には、電圧を平滑するための第２の平滑コンデンサとしての平滑コンデンサCHが接続されている。
また主回路１０は、４個の半導体スイッチング素子としてのMOSFETであるMos1L、Mos1H、Mos2L、Mos2Hと、エネルギ移行用コンデンサとしてのコンデンサCrおよびインダクタLrとを備える。
Mos1Lのソース端子は共通の負極側電圧端子Vcomに接続される。Mos1Hは、ソース端子がMos1Lのドレイン端子に、ドレイン端子が電圧端子VLに接続される。即ち、２つのMOSFET（Mos1L、Mos1H）を直列接続した第１の回路１１が平滑コンデンサCLの正負端子間に接続される。
またMos2Hのドレイン端子は電圧端子VHに接続される。Mos2Lはドレイン端子がMos2Hのソース端子に、ソース端子が電圧端子VLに接続される。即ち、２つのMOSFET（Mos2L、Mos2H）を直列接続した第２の回路１２が、平滑コンデンサCHの正極端子となる電圧端子VHと平滑コンデンサCLの正極端子となる電圧端子VLとの間に接続される。
また、コンデンサCrとインダクタLrとは直列接続されて、第１の回路１１の中間点であるMos1L、Mos1Hの接続点と、第２の回路１２の中間点であるMos2L、Mos2Hの接続点との間に接続される。
【００１０】
制御回路２０では、マイクロコンピュータ等の信号処理回路から成る第１のゲート信号生成手段１３と第２のゲート信号生成手段１４とを備えて、主回路１０内の各MOSFETであるMos1H、Mos1L、Mos2H、Mos2Lをそれぞれ制御するために、ある電圧基準のゲート信号Gate1H、Gate1L、Gate2H、Gate2Lを生成する。そして、それらゲート信号を各MOSFETのソース端子の電圧基準のゲート駆動信号に変換して各MOSFETに出力する。各MOSFETは、ゲート駆動信号の電圧レベルに応じてオンオフ動作を行う。
制御回路２０内の２つのゲート信号生成手段１３、１４は個別にゲート信号を生成し、第１のゲート信号生成手段１３は駆動用のゲート信号を生成し、第２のゲート信号生成手段１４は整流用のゲート信号を生成する。なお、ゲート信号の詳細、および動作の詳細は後述する。
【００１１】
また、電圧端子VH、Vcom、VLの電圧が制御回路２０に入力される。制御回路２０は、電圧端子VH、Vcom、VLの電圧に基づいて昇降圧動作を判別する回路（図示せず）を備える。そして、入力された各端子電圧によりV1、V2（V1：VL−Vcom、V2：VH−Vcom）を求めて、V1×２＞V2の場合、昇圧動作と認識して昇圧動作用のゲート信号（駆動用ゲート信号Gate1L、Gate1Hおよび整流用ゲート信号Gate2L、Gate2H）を生成し、V1×２＜V2の場合、降圧動作と認識して降圧動作用のゲート信号（駆動用ゲート信号Gate2L、Gate2Hおよび整流用ゲート信号Gate1L、Gate1H）を生成する。なお、上述した昇降圧動作を判別する回路の構成および動作についての詳細は後述する。
【００１２】
次に、昇圧動作について説明する。
昇圧動作時、Mos1L、Mos1Hで構成される第１の回路１１は、電圧端子VL−Vcom間に入力されるエネルギを、オンオフ動作により高電圧側に送る駆動用インバータ回路に用いられる。また、Mos2L、Mos2Hで構成される第２の回路１２は、駆動用インバータ回路で駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として用いられる。制御回路２０は、駆動用インバータ回路のMos1L、Mos1Hを駆動するための駆動用ゲート信号Gate1L、Gate1Hを第１のゲート信号生成手段１３にて生成し、整流回路のMos2L、Mos2Hを駆動するための整流用ゲート信号Gate2L、Gate2Hを第２のゲート信号生成手段１４にて生成する。
【００１３】
電圧端子VL−Vcom間に入力された電圧V1を、約２倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧端子VH−Vcom間に負荷が接続され、電圧V2は２×V1よりも低い値となっている。
平滑コンデンサCL、CHの容量値は、インダクタLrに直列接続されたコンデンサCrの容量値と比較して十分大きな値に設定される。
駆動用ゲート信号Gate1L、Gate1Hと、整流用ゲート信号Gate2L、Gate2Hと、高圧側MOSFET（Mos2H、Mos1H）に流れる電流と、低圧側MOSFET（Mos2L、Mos1L）に流れる電流とを図３に示す。なお、各MOSFETはゲート信号がハイ電圧でオンする。
【００１４】
図３に示すように、駆動用ゲート信号Gate1H、Gate1Lは、インダクタLrとコンデンサCrによるＬＣ直列回路にて定まる共振周期よりもやや大きな周期Ｔでデューティ約５０％のオンオフ信号である。なお、ｔは共振周期の１／２の期間を示し、１ａ、１ｂは駆動用ゲート信号Gate1H、Gate1Lのパルス（以下、駆動用パルスと称す）で、Mos1H、Mos1Lを交互にオンさせる。
整流用ゲート信号Gate2H、Gate2Lは、駆動用ゲート信号Gate1H、Gate1Lの各駆動用パルス１ａ、１ｂの立ち上がりタイミングから期間ｔの範囲内で発生されるパルス（以下、整流用パルス２ａ、２ｂと称す）から成るオンオフ信号である。ここでは、整流用パルス２ａ、２ｂは、駆動用パルス１ａ、１ｂと立ち上がりタイミングが一致すると共に立ち下がりタイミングが所定時間τH、τL早いものとする。
【００１５】
低圧側MOSFET（Mos1L、Mos2L）へのゲート信号の駆動用パルス１ｂおよび整流用パルス２ｂにより、Mos1L、Mos2Lがオン状態となると、電圧差があるため、平滑コンデンサCLに蓄えられた一部のエネルギが、以下に示す経路でコンデンサCrに移行する。なお、Mos2Lでは、整流用パルス２ｂがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、ＬＣ直列回路の共振周期の１／２の期間ｔで電流３ｂが流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。
【００１６】
CL⇒Mos2L⇒Lr⇒Cr⇒Mos1L
【００１７】
次いで、高圧側MOSFET（Mos1H、Mos2H）へのゲート信号の駆動用パルス１ａおよび整流用パルス２ａにより、Mos1H、Mos2Hがオン状態となると、電圧差があるため、コンデンサCrに充電されたエネルギが、以下に示す経路で平滑コンデンサCHに移行する。なお、Mos2Hでは、整流用パルス２ａがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、ＬＣ直列回路の共振周期の１／２の期間ｔで電流３ａが流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。
【００１８】
CL⇒Mos1H⇒Cr⇒Lr⇒Mos2H⇒CH
【００１９】
このように、コンデンサCrの充放電により、平滑コンデンサCLから平滑コンデンサCHにエネルギを移行する。そして、電圧端子VL−Vcom間に入力された電圧V1を、約２倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力する。また、コンデンサCrには、インダクタLrが直列に接続されてＬＣ直列回路を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。
【００２０】
この実施の形態では、整流回路として動作する第２の回路１２にMOSFETを用いたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。
また、整流回路（第２の回路１２）のMOSFETは、駆動用インバータ回路（第１の回路１１）のMOSFETと同時にオン状態とし、期間ｔの範囲内で駆動用インバータ回路のMOSFETより早くオフ状態とする。整流用パルス２ａ、２ｂのパルス幅を共振周期の１／２の期間ｔと一致させて、整流回路のMOSFETのオン期間を該MOSFETに電流が流れる導通期間ｔと一致させると導通損失を最小にできるが、上記のようにMOSFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。
【００２１】
また整流用パルス２ａ、２ｂを、各駆動用パルス１ａ、１ｂの立ち上がりタイミングから期間ｔの範囲内で発生させるため、ＬＣ直列回路の共振周期の１／２の期間ｔで電流が流れた後、電流は遮断され逆流しない。このため、ＬＣ直列回路の共振現象を効果的に利用でき、しかもMOSFETを用いたことで導通損失が低減できるため、変換効率の高いＤＣ／ＤＣ電力変換装置が実現できる。
また、制御回路２０において、第１のゲート信号生成部１３と第２のゲート信号生成部１４とを備えて、駆動用ゲート信号Gate1L、Gate1Hと整流用ゲート信号Gate2L、Gate2Hとを別々に生成する様にしたため、整流回路のMOSFETを駆動用インバータ回路のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いＤＣ／ＤＣ電力変換装置が確実に実現できる。
【００２２】
この実施の形態の比較例として、駆動用ゲート信号と整流用ゲート信号とを共通にした場合について説明する。即ち駆動用ゲート信号Gate1Lと整流用ゲート信号Gate2Lとを共通にし、駆動用ゲート信号Gate1Hと整流用ゲート信号Gate2Hとを共通にし、ＬＣ直列回路にて定まる共振周期２ｔよりもやや大きな周期Ｔでデューティ約５０％のオンオフ信号とした場合を図４に示す。図において、１ｃは駆動用ゲート信号Gate1Hの駆動用パルス、２ｃは整流用ゲート信号Gate2Hの整流用パルスで、これらのゲート信号により、高圧側MOSFETでは、Mos2Hのソースからドレインに、Mos1Hのドレインからソースに電流３ｃが流れる。なお、低圧側MOSFETについての図示は便宜上省略する。
この場合、整流回路のMOSFETは、駆動用インバータ回路のMOSFETと同時にオン状態となり、共振周期の１／２の期間ｔを過ぎてもオン状態を継続するため、電流の逆流が発生する。電流の逆流が発生すると、エネルギの移行量が減少するだけではなく、所望の電力を得るためにはより多くの電流を流す必要があり、損失が増大し電力変換効率が悪化する。
【００２３】
次に、降圧動作について説明する。
降圧動作時、Mos2L、Mos2Hで構成される第２の回路１２は駆動用インバータ回路に用いられ、Mos1L、Mos1Hで構成される第１の回路１１は整流回路に用いられる。制御回路２０は、駆動用インバータ回路のMos2L、Mos2Hを駆動するための駆動用ゲート信号Gate2L、Gate2Hを第１のゲート信号生成手段１３にて生成し、整流回路のMos1L、Mos1Hを駆動するための整流用ゲート信号Gate1L、Gate1Hを第２のゲート信号生成手段１４にて生成する。
【００２４】
電圧端子VH−Vcom間に入力された電圧V2を、約１／２倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力するため、電圧端子VL−Vcom間に負荷が接続され、電圧V2は２×V1よりも高い値となっている。
駆動用ゲート信号Gate2L、Gate2Hと、整流用ゲート信号Gate1L、Gate1Hと、高圧側MOSFET（Mos2H、Mos1H）に流れる電流と、低圧側MOSFET（Mos2L、Mos1L）に流れる電流とを図５に示す。なお、各MOSFETはゲート信号がハイ電圧でオンする。
【００２５】
図５に示すように、駆動用ゲート信号Gate2H、Gate2Lは、インダクタLrとコンデンサCrとによるＬＣ直列回路にて定まる共振周期２ｔよりもやや大きな周期Ｔでデューティ約５０％のオンオフ信号である。なお、１ｄ、１ｅは駆動用のゲート信号Gate2H、Gate2Lのパルス（以下、駆動用パルスと称す）で、Mos2H、Mos2Lを交互にオンさせる。
整流用ゲート信号Gate1H、Gate1Lは、駆動用ゲート信号Gate2H、Gate2Lの各駆動用パルス１ｄ、１ｅの立ち上がりタイミングから期間ｔの範囲内で発生されるパルス（以下、整流用パルス２ｄ、２ｅと称す）から成るオンオフ信号である。ここでは、整流用パルス２ｄ、２ｅは、駆動用パルス１ｄ、１ｅと立ち上がりタイミングが一致すると共に立ち下がりタイミングが所定時間τH、τL早いものとする。
【００２６】
高圧側MOSFET（Mos2H、Mos1H）へのゲート信号の駆動用パルス１ｄおよび整流用パルス２ｄにより、Mos2H、Mos1Hがオン状態となると、電圧差があるため、平滑コンデンサCHに蓄えられた一部のエネルギが、以下に示す経路でコンデンサCrに移行する。なお、Mos1Hでは、整流用パルス２ｄがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、ＬＣ直列回路の共振周期の１／２の期間ｔで電流３ｄが流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。
【００２７】
CH⇒Mos2H⇒Lr⇒Cr⇒Mos1H⇒CL
【００２８】
次いで、低圧側MOSFET（Mos2L、Mos1L）へのゲート信号の駆動用パルス１ｅおよび整流用パルス２ｅにより、Mos2L、Mos1Lがオン状態となると、電圧差があるため、コンデンサCrに充電されたエネルギが、以下に示す経路で平滑コンデンサCLに移行する。なお、Mos1Lでは、整流用パルス２ｅがオフ状態の時もMOSFETの寄生ダイオードによりソースからドレインに電流が流れるため、ＬＣ直列回路の共振周期の1／２の期間ｔで電流３ｅが流れ、その後寄生ダイオードの逆流防止機能により電流が遮断される。
【００２９】
Cr⇒Lr⇒Mos2L⇒CL⇒Mos1L
【００３０】
このように、コンデンサCrの充放電により、平滑コンデンサCHから平滑コンデンサCLにエネルギを移行する。そして、電圧端子VH−Vcom間に入力された電圧V2を、約１／２倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力する。また、コンデンサCrには、インダクタLrが直列に接続されてＬＣ直列回路を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。
【００３１】
この実施の形態では、整流回路として動作する第１の回路１１にMOSFETを用いたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。
また、整流回路（第１の回路１１）のMOSFETは、駆動用インバータ回路（第２の回路１２）のMOSFETと同時にオン状態とし、期間ｔの範囲内で駆動用インバータ回路のMOSFETより早くオフ状態とする。整流回路のMOSFETのオン期間を該MOSFETの導通期間ｔと一致させると導通損失を最小にできるが、上記のようにMOSFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。
【００３２】
また整流用パルス２ｄ、２ｅを、駆動用パルス１ｄ、１ｅの立ち上がりタイミングから期間ｔの範囲内で発生させるため、ＬＣ直列回路の共振周期の１／２の期間ｔで電流が流れた後、電流は遮断され逆流しない。このため、ＬＣ直列回路の共振現象を効果的に利用でき、しかもMOSFETを用いたことで導通損失が低減できるため、変換効率の高いＤＣ／ＤＣ電力変換装置が実現できる。
また、制御回路２０において、第１のゲート信号生成部１３と第２のゲート信号生成部１４とを備えて、駆動用ゲート信号Gate2L、Gate2Hと整流用ゲート信号Gate1L、Gate1Hとを別々に生成する様にしたため、整流回路のMOSFETを駆動用インバータ回路のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いＤＣ／ＤＣ電力変換装置が確実に実現できる。
【００３３】
次に、制御回路２０内の、昇降圧動作を判別する回路（以下、昇降圧判別回路と称す）について説明する。図６は、昇降圧判別回路の構成を示す図であり、図７はその動作を説明する図である。制御回路２０は、昇降圧判別回路から出力される昇降圧判別信号４ａに基づいて、昇圧動作用のゲート信号（駆動用ゲート信号Gate1L、Gate1Hおよび整流用ゲート信号Gate2L、Gate2H）と、降圧動作用のゲート信号（駆動用ゲート信号Gate2L、Gate2Hおよび整流用ゲート信号Gate1L、Gate1H）とを切り替えて生成する。
図６に示すように、電圧端子VH、Vcom、VLの電圧に基づいて検出値として電圧V1、V2（V1：VL−Vcom、V2：VH−Vcom）が得られる。電圧V1は、抵抗R3とR4とで分圧されて制御電圧Vcc以下の電圧VLsにされる。この分圧された電圧VLsは、オペアンプOPAにより２倍の電圧にされ、昇降圧動作を判別するための閾値電圧として、抵抗r1を介して比較手段としてのコンパレータCPaに入力される。この場合、オペアンプOPAの入力抵抗、帰還抵抗R1、R2は、R2／R1＝２の関係となっている。電圧V2は、抵抗r4とr5とで分圧されて制御電圧Vcc以下の電圧VHsにされ、コンパレータCPaに入力される。このとき、R3／R4＝r4／r5となっている。
【００３４】
コンパレータCPaにおいて、電圧VHsが２倍のVLsよりも小さい場合は昇圧動作（コンパレータCPaの出力電圧がハイ電圧）、大きい場合は降圧動作（コンパレータCPaの出力電圧がロウ電圧）と判別する昇降圧判別信号４ａを出力する。
ここでは、コンパレータCPaに、抵抗r1、r2、r3によりヒステリシス特性を持たせている。即ち、基準値となる第１の閾値５ａ、第２の閾値５ｂを以下のように設定し、
第１の閾値＝r2・（２VLs）／（r1＋r2）
第２の閾値＝（r1・Vcc＋（r2＋r3）・（２VLs））／（r1＋r2＋r3）
そして図７に示すように、電圧VHsが第１の閾値５ａ未満の時、昇降圧判別信号４ａは昇圧動作を示すハイとなり、電圧VHsが第２の閾値５ｂを超える時、昇降圧判別信号４ａは降圧動作を示すロウとなる。これにより、昇降圧判別信号４ａの切り替えを安定にして、昇圧、降圧のための駆動用ゲート信号と整流用ゲート信号とが頻繁に入れ替わることが防止できる。
【００３５】
このように、昇降圧判別回路では、電圧端子VH、Vcom、VLの電圧から低圧側の電圧端子VL−Vcom間の電圧V1と、高圧側の電圧端子VH−Vcom間の電圧V2とを検出して、V1×２とV2とを上述したように比較することで、電圧端子VL−Vcomと電圧端子VH−Vcomとの間のエネルギ移行方向を検知する。電圧端子VL−Vcomから電圧端子VH−Vcomへエネルギが移行されることを検知すると、昇圧動作と認識する昇降圧判別信号４ａを出力し、電圧端子VH−Vcomから電圧端子VL−Vcomへエネルギが移行されることを検知すると、降圧動作と認識する昇降圧判別信号４ａを出力する。これにより、昇圧動作と降圧動作とを容易に切り替えることが可能になり、切り替え後も、上述したような高い変換効率でＤＣ／ＤＣ電力変換装置を継続して動作させることができる。
【００３６】
なお、上記実施の形態１では、第１のゲート信号生成手段１３は駆動用ゲート信号を生成し、第２のゲート信号生成手段１４は整流用ゲート信号を生成するものとしたが、第１のゲート信号生成手段１３で第１の回路１１（Mos1L、Mos1H）へのゲート信号Gate1L、Gate1Hを生成し、第２のゲート信号生成手段１４で第２の回路１２（Mos2L、Mos2H）へのゲート信号Gate2L、Gate2Hを生成しても良く、上記実施の形態１と同様の効果が得られる。この場合、第１のゲート信号生成手段１３は、ＤＣ／ＤＣ電力変換装置が昇圧動作のときに駆動用ゲート信号を生成し、降圧動作のときに整流用ゲート信号を生成する。また、第１のゲート信号生成手段１４は、ＤＣ／ＤＣ電力変換装置が昇圧動作のときに整流用ゲート信号を生成し、降圧動作のときに駆動用ゲート信号を生成する。
【００３７】
実施の形態２．
上記実施の形態１では、電圧端子VL−Vcom間の電圧V1と、電圧端子VH−Vcom間の電圧V2とを検出してエネルギ移行方向を検知したが、エネルギ移行方向の検知、即ち昇圧動作と降圧動作との判別は他の方法でも良い。
図８は、この実施の形態２による昇降圧判別回路の構成を示す図であり、図９はその動作を説明する図である。制御回路２０は、昇降圧判別回路から出力される昇降圧判別信号４ｂに基づいて、昇圧動作用のゲート信号（駆動用ゲート信号Gate1L、Gate1Hおよび整流用ゲート信号Gate2L、Gate2H）と、降圧動作用のゲート信号（駆動用ゲート信号Gate2L、Gate2Hおよび整流用ゲート信号Gate1L、Gate1H）とを切り替えて生成する。
図８に示すように、電圧端子VLに流入、流出する電流ILを電流センサ６で検出する。このとき、ＤＣ／ＤＣ電力変換装置の主回路１０から電圧端子VLに流れ出す方向を正とし、電流ILを電圧変換した電圧VILが、比較手段としてのコンパレータCPbに入力される。また、閾値となる電圧Vrefは、抵抗r11を介してコンパレータCPbに入力される。なお、電流ILがゼロの時の電圧VILは、閾値である電圧Vrefと等しくなっている。
【００３８】
コンパレータCPbにおいて、電圧VILが電圧Vrefよりも小さい場合（電流ILが負の場合）は昇圧動作（コンパレータCPbの出力電圧がハイ電圧）、大きい場合（電流ILが正の場合）は降圧動作（コンパレータCPbの出力電圧がロウ電圧）と判別する昇降圧判別信号４ｂを出力する。
ここでも、コンパレータCPbに、抵抗r11、r12、r13によりヒステリシス特性を持たせている。即ち、第１の閾値７ａ、第２の閾値７ｂを以下のように設定し、
第１の閾値＝r12・Vref／（r11＋r12）
第２の閾値＝（r11・Vcc＋（r12＋r13）・Vref）／（r11＋r12＋r13）
そして図９に示すように、電圧VILが第１の閾値７ａ未満の時、昇降圧判別信号４ｂは昇圧動作を示すハイとなり、電圧VILが第２の閾値７ｂを超える時、昇降圧判別信号４ｂは降圧動作を示すロウとなる。これにより、昇降圧判別信号４ｂの切り替えを安定にして、昇圧、降圧のための駆動用ゲート信号と整流用ゲート信号とが頻繁に入れ替わることが防止できる。
【００３９】
上述したように、この実施の形態による昇降圧判別回路では、電圧端子VLに流入、流出する電流ILを検出し該検出値に基づいて、電圧端子VL−Vcomと電圧端子VH−Vcomとの間のエネルギ移行方向を検知する。電圧端子VL−Vcomから電圧端子VH−Vcomへエネルギが移行されることを検知すると、昇圧動作と認識する昇降圧判別信号４ｂを出力し、電圧端子VH−Vcomから電圧端子VL−Vcomへエネルギが移行されることを検知すると、降圧動作と認識する昇降圧判別信号４ｂを出力する。これにより、昇圧動作と降圧動作とを容易に切り替えることが可能になり、切り替え後も、高い変換効率でＤＣ／ＤＣ電力変換装置を継続して動作させることができる。
【００４０】
実施の形態３．
次に、この発明の実施の形態３によるＤＣ／ＤＣ電力変換装置を説明する。上記実施の形態1、２とは、主回路の構成が異なる。図１０は、この発明の実施の形態３によるＤＣ／ＤＣ電力変換装置の主回路１０ａの構成を示すものである。なお制御回路２０は、上記実施の形態１、２で示したものと同様である。
図１０に示すように、上記実施の形態１による主回路１０とは、インダクタLrの配置位置のみが異なる。この場合、インダクタLrの一方の端子が電圧端子VLに接続され、もう一方の端子がMos1Hのドレイン端子とMos2Lのソース端子の接続点に接続されている。コンデンサCrは、上記実施の形態１と同様に、第１の回路１１の中間点であるMos1L、Mos1Hの接続点と、第２の回路１２の中間点であるMos2L、Mos2Hの接続点との間に接続される。
そして、主回路１０ａは、電圧端子VL−Vcom間に入力された電圧V1を、約２倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力したり、電圧端子VH−Vcom間に入力された電圧V2を、約１／２倍に降圧された電圧V1にして出力する機能を有する。
【００４１】
昇降圧動作のゲート信号は上記実施の形態１と同様で（図３、図５参照）、インダクタLrの位置が異なる以外は、実施の形態１と同様に動作する。また、制御回路２０内の昇降圧判別回路についても、上記実施の形態１、２と同様である。
この実施の形態においても、コンデンサCrの充放電により平滑コンデンサCLと平滑コンデンサCHとの間でエネルギを移行するが、インダクタLrは、コンデンサCrの充電経路と放電経路との重なる区間である充放電経路内に接続されているため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。
また実施の形態１と同様に、整流回路のゲート信号と駆動用インバータ回路のゲート信号とを異ならせたことから、電流の逆流が防止でき変換効率の高い動作が実現できるとともに、制御に係る遅延などの問題も回避でき信頼性が向上する。
【００４２】
なお、この実施の形態では、インダクタLrは、電圧端子VLとMos1Hのドレイン端子とMos2Lのソース端子の接続点に接続したが、インダクタLrはコンデンサCrの充放電経路にあればよく、平滑コンデンサCLの負極側端子とMos1Lのソース端子の間に配置してもよい。この場合も、同様の効果が得られる。
【図面の簡単な説明】
【００４３】
【図１】この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の主回路の回路構成を示す図である。
【図２】この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の制御回路を示す図である。
【図３】この発明の実施の形態１による昇圧動作時のゲート信号および各部の電流波形を示す図である。
【図４】この発明の実施の形態１の比較例によるゲート信号および各部の電流波形を示す図である。
【図５】この発明の実施の形態１による降圧動作時のゲート信号および各部の電流波形を示す図である。
【図６】この発明の実施の形態１による昇降圧判別回路の構成を示す図である。
【図７】この発明の実施の形態１による昇降圧判別回路の動作を説明する図である。
【図８】この発明の実施の形態２による昇降圧判別回路の構成を示す図である。
【図９】この発明の実施の形態２による昇降圧判別回路の動作を説明する図である。
【図１０】この発明の実施の形態３によるＤＣ／ＤＣ電力変換装置の主回路の回路構成を示す図である。
【符号の説明】
【００４４】
１ａ〜１ｅ  駆動用パルス、２ａ〜２ｅ  整流用パルス、
４ａ，４ｂ  昇降圧判別信号、５ａ  第１の閾値、５ｂ  第２の閾値、６  電流センサ、７ａ  第１の閾値、７ｂ  第２の閾値、１０，１０ａ  主回路、１１  第１の回路、
１２  第２の回路、１３  第１のゲート信号生成手段、
１４  第２のゲート信号生成手段、２０  ゲート信号生成部としての制御回路、
CPa，CPb  比較手段としてのコンパレータ、CL  第１の平滑コンデンサ、
CH  第２の平滑コンデンサ、Cr  エネルギ移行用コンデンサ、Lr  インダクタ、
IL  電流、Gate1H，Gate1L  ゲート信号（駆動用ゲート信号／整流用ゲート信号）、
Gate2H，Gate2l  ゲート信号（整流用ゲート信号／駆動用ゲート信号）、
Mos1H，Mos1L，Mos2H，Mos2L  MOSFET、ｔ  共振周期／２、V1，V2  端子間電圧、
VL，Vcom  低圧側電圧端子対、VH，Vcom  高圧側電圧端子対。
【図１】
0004880630.tif 000002
【図２】
0004880630.tif 000003
【図３】
0004880630.tif 000004
【図４】
0004880630.tif 000005
【図５】
0004880630.tif 000006
【図６】
0004880630.tif 000007
【図７】
0004880630.tif 000008
【図８】
0004880630.tif 000009
【図９】
0004880630.tif 000010
【図１０】
0004880630.tif 000011