(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタ液晶ディスプレイであって、
所定の電圧を提供する外部共有電極線と、
前記所定の電圧を維持する複数の画素共有電極線と、
ゲート信号を提供する複数のゲート信号線と、
前記複数のゲート信号線と交差配列して一行の複数の画素ユニットを画成し、データ信号を提供する複数のデータ信号線と、
それぞれ該複数の画素ユニットに設けられ、前記画素共有電極線と重なり合うことによってメモリーコンデンサが形成された複数の画素電極と、
そのゲート電極とソース電極が上の行のゲート信号線とつながり、そのドレイン電極が同一行の画素共有電極線とつながるように形成された複数の第1の薄膜トランジスタと、
そのゲート電極が同一行のゲート信号線とつながり、ソース電極が外部共有電極線とつながり、ドレイン電極が同一行の画素共有電極線とつながるように形成された複数の第２の薄膜トランジスタと、
を備えることを特徴とする薄膜トランジスタ液晶ディスプレイ。
【請求項２】
前記第1の薄膜トランジスタのゲート電極とソース電極は、上の行のゲート信号線の第１端とつながり、ドレイン電極は、同一行の画素共有電極信号線の第１端とつながり、
前記第２の薄膜トランジスタのゲート電極が同一行のゲート信号線とつながり、ソース電極が外部共有電極信号線の第一端とつながり、ドレイン電極が同一行の画素共有電極信号線の第１端とつながり、
前記第１端がゲート駆動装置に接近する一端である請求項1に記載の薄膜トランジスタ液晶ディスプレイ。
【請求項３】
複数の第3の薄膜トランジスタをさらに備え、
前記第3の薄膜トランジスタのゲート電極が同一行のゲート信号線の第２端とつながり、ソース電極が外部共有電極信号線とつながり、ドレイン電極が同一行の画素共有電極線の第２端とつながり、
前記第2端がゲート駆動装置から離れる一端である請求項2に記載の薄膜トランジスタ液晶ディスプレイ。
【請求項４】
複数の第4の薄膜トランジスタをさらに備え、
前記第4の薄膜トランジスタのゲート電極とソース電極が上の行のゲート信号線の第2端とつながり、ドレイン電極が同一行の画素共有電極信号線の第２端とつながる請求項3に記載の薄膜トランジスタ液晶ディスプレイ。
【請求項５】
複数の第4の薄膜トランジスタをさらに備え、
前記第4の薄膜トランジスタのゲート電極とソース電極が上の行のゲート信号線の第２端とつながり、ドレイン電極が同一行の画素共有電極信号線の第２端とつながり、
前記第2端がゲート駆動装置から離れる一端である請求項2に記載の薄膜トランジスタ液晶ディスプレイ。
【請求項６】
前記第1の薄膜トランジスタのゲート電極とソース電極が上の行のゲート信号線の第1端とつながり、ドレイン電極が同一行の画素共有電極信号線の第1端とつながり、
前記第2の薄膜トランジスタのゲート電極が同一行のゲート信号線とつながり、ソース電極が外部共有電極信号線の第2端とつながり、ドレイン電極が同一行の画素共有電極信号線の第2端と連結する、
前記第１端がゲート駆動装置に接近する一端であり、前記第2端がゲート駆動装置から離れる一端である請求項1記載の薄膜トランジスタ液晶ディスプレイ。
【請求項７】
薄膜トランジスタ液晶ディスプレイであって、
所定の電圧を提供する外部共有電極信号線と、
前記所定の電圧を維持する複数の画素共有電極信号線と、
ゲート信号を提供する複数のゲート信号線と、
前記複数のゲート信号線と交差配列して一行となる複数の画素ユニットを画成し、データ信号を提供する複数のデータ信号線と、
複数の第1の薄膜トランジスタと、
複数の第２の薄膜トランジスタと、
複数の第3の薄膜トランジスタと、
複数の第4の薄膜トランジスタと、を備え、
一つの前記ゲート信号線の一端が一つの前記第1の薄膜トランジスタを介して該ゲート信号線の次の行の画素共有電極信号線とつながり、
前記外部共有電極信号線が一つの前記第2の薄膜トランジスタを介して前記画素共有電極信号線の一端とつながり、
前記画素共有電極信号線の他端が一つの前記第3の薄膜トランジスタを介して前記外部共有電極信号線とつながり、
一つの前記ゲート信号線の他端が一つの前記第4の薄膜トランジスタを介して該ゲート信号線の次の行の前記画素共有電極信号線の他端とつながる薄膜トランジスタ液晶ディスプレイ。
【請求項８】
前記第1の薄膜トランジスタのゲート電極とソース電極がゲート信号線とつながり、ドレイン電極が前記該ゲート信号線の次の行の画素共有電極信号線とつながる請求項7に記載の薄膜トランジスタ液晶ディスプレイ。
【請求項９】
前記第2の薄膜トランジスタのゲート電極とソース電極が外部共有電極信号線とつながり、ドレイン電極が前記ゲート信号線の次の行の画素共有電極信号線とつながる請求項7に記載の薄膜トランジスタ液晶ディスプレイ。
【請求項１０】
前記第3の薄膜トランジスタのゲート電極とソース電極が外部共有電極信号線とつながり、ドレイン電極が該ゲート信号線の次の行の画素共有電極信号線の他端とつながる請求項7に記載の薄膜トランジスタ液晶ディスプレイ。
【請求項１１】
前記第4の薄膜トランジスタのゲート電極とソース電極がゲート信号線の他端とつながり、ドレイン電極が該ゲート信号線の次の行の画素共有電極信号線の他端とつながる請求項7に記載の薄膜トランジスタ液晶ディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ液晶ディスプレイに関する。
【背景技術】
【０００２】
薄膜トランジスタ液晶ディスプレイ(Thin Film Transistor Liquid Crystal Display、TFT-LCDと略称する)は、体積が小さく、コンサンプションが低く、輻射がないなどの特徴を具備し、十数年来、急速に発展し、かつ、寸法が益々大きくなっており、顕示効果も益々良くなってきた。現在の薄膜トランジスタ液晶ディスプレイは、一般的に常白モデルとの設計を採用する。即ち、画素電極に電圧が印加されるとき、ブラック画面が現れ、電圧が印加されていないとき、光が透過できることを維持する、との設計である。
【０００３】
図9は従来のTFT LCD駆動回路の概略図である。図9に示されたように、各ユニット画素のスイッチ素子である薄膜トランジスタ（TFT）がオンとするとき、データ信号は該TFTを介して画素電極に伝送される。画素電極に印加された電圧が液晶セル内の液晶分子の配向をコントロールし、これによって、光の通過をコントロールするという目的を達成する。そのとき、１つのフレームを走査する時間内に、画素電極と画素共有電極信号線によって形成されたメモリーコンデンサ（Cst）でその画素電圧を維持する。TFT LCDを駆動する過程で、TFTが順にオンとするとともに、データ信号も順に画素内部に取入れる。即ち、第ｎ行のゲート信号線に高圧信号（Vgh）が印加されると、第ｎ行のＴＦＴがONとなり、他の各行のゲート信号線にいずれも低圧信号（Vgl）が印加され、それらの行にあるTFTが遮断するようになり、Cstにより画素に既にメモリした電圧値を維持する。
【０００４】
図10は従来のTFT LCD設計に、共有電極によってメモリーコンデンサ（Cst on Common）を形成するとの設計の概略図である。ゲート信号線1とデータ信号線2が交差して画素領域を画成し、画素領域に画素電極5が形成された。ゲート信号線1、データ信号線2及び画素電極5は三端スイッチ素子TFTを介してつながる。メモリーコンデンサを形成するため、画素共有電極信号線4が形成された。この画素共有電極信号線4は、ゲート信号線1に平行して延び、かつ、同一行にある各画素電極と部分的に重なり合う。従来のCst on Commonの設計方式において、画素共有電極信号線4は直接にスクリーン周辺の外部共有電極信号線3とつながる。そのため、作動されている状態で、その画素がオンか否かに関わらず、Cstを形成する画素共有電極線に全て共有電極と同じ電圧が印加された。画素電極5が充電された後、画素上の電圧（データ）が、次のフレームに該画素に改めて充電するまで維持する。次のフレームの画面が変わるとき、画面のデータは元の画面に基づいて更新される。具体的に、即ち、第ｎ行が駆動された後、第ｎ＋1行の画素をオンとなる直前、第ｎ＋1行の画素が元の顕示情報を保留しているため、視覚残留現象をもたらし、運動画像のストリーク現象が形成される。
【０００５】
そのため、従来の薄膜トランジスタ液晶ディスプレイの顕示効果は、既にあるガンマに基づいて画面を更正するため、視覚残留をもたらし、運動画像の暈ける現象或は運動画像のストリーク現象が形成される。その現象も応答速度が遅くなり、画面の品質に影響を与える。
【０００６】
そのほかに、ゲート信号に遅延があるため、ゲート信号線の抵抗が所定の範囲内に収まると要求される。即ち、所定の配線の幅が要求される。セル化設計するとき、カラーフィルム（CF）の基板上の遮光バーでゲート信号線と画素共有電極線を遮蔽する必要がある。そのため、該配線の幅が画素の開口率を影響し、開口率が光線の通過効率を直接に影響する。開口率が高いほど光線の通過効率も高くなる。そのため、従来の薄膜トランジスタ液晶ディスプレイにおいて、ゲートリードの信号遅延を下げるように、ゲート信号線の幅の増加と、画素の開口率の増加とは矛盾である。大きなゲートリードの幅を実現するとともに、大きな画素の開口率を実現することは難しい。
【発明の開示】
【課題を解決するための手段】
【０００７】
本発明の一つの実施例に薄膜トランジスタ液晶ディスプレイが提供された。該薄膜トランジスタ液晶ディスプレイは、所定の電圧を提供する外部共有電極線と、前記所定の電圧を維持する複数の画素共有電極線と、ゲート信号を提供する複数のゲート信号線と、前記複数のゲート信号線と交差配列して一行の複数の画素ユニットを画成し、データ信号を提供する複数のデータ信号線と、それぞれ該複数の画素ユニットに設けられ、前記画素共有電極線と重なり合うことによってメモリーコンデンサが形成された複数の画素電極と、そのゲート電極とソース電極が上の行のゲート信号線とつながり、そのドレイン電極が同一行の画素共有電極線とつながるように形成された複数の第1の薄膜トランジスタと、そのゲート電極が同一行のゲート信号線とつながり、ソース電極が外部共有電極線とつながり、ドレイン電極が同一行の画素共有電極線とつながるように形成された複数の第２の薄膜トランジスタと、を備える。
【０００８】
本発明のもう一つの実施例において、薄膜トランジスタ液晶ディスプレイが提供された。該薄膜トランジスタ液晶ディスプレイは、所定の電圧を提供する外部共有電極信号線と、前記所定の電圧を維持する複数の画素共有電極信号線と、ゲート信号を提供する複数のゲート信号線と、前記複数のゲート信号線と交差配列して一行となる複数の画素ユニットを画成し、データ信号を提供する複数のデータ信号線と、複数の第1の薄膜トランジスタと、複数の第２の薄膜トランジスタと、複数の第3の薄膜トランジスタと、複数の第4の薄膜トランジスタと、を備え、一つの前記ゲート信号線の一端が一つの前記第1の薄膜トランジスタを介して該ゲート信号線の次の行の画素共有電極信号線とつながり、前記外部共有電極信号線が一つの前記第2の薄膜トランジスタを介して前記画素共有電極信号線の一端とつながり、前記画素共有電極信号線の他端が一つの前記第3の薄膜トランジスタを介して前記外部共有電極信号線とつながり、一つの前記ゲート信号線の他端が一つの前記第4の薄膜トランジスタを介して該ゲート信号線の次の行の前記画素共有電極信号線の他端とつながる。
【発明を実施するための最良の形態】
【０００９】
以下、図面と実施例に基づき、本発明の技術案について更に詳しく説明する。
【００１０】
下記の実施例に述べられた第1端はパネルにあるゲート駆動装置7に近接する一端であり、第2端はパネルにあるゲート駆動装置7から離れる一端である。
［実施例1］
【００１１】
図1は本発明の薄膜トランジスタ液晶ディスプレイの第1の実施例の駆動回路の概略図である。図1に示されたように、該薄膜トランジスタ液晶ディスプレイは、所定の電圧を提供する外部共有電極線3と、所定の電圧を維持する複数の画素共有電極線4と、ゲート信号を提供する複数のゲート信号線1と、複数のゲート信号線と交差配列して一行となる複数の画素を画成し、データ信号を提供する複数のデータ信号線2と、複数の画素電極5と、複数の第1の薄膜トランジスタ11と、複数の第2の薄膜トランジスタ12と、を備え、各画素電極5が隣接するゲート信号線1と隣接するデータ信号線2との間の画素に設けられ、例えば、薄膜トランジスタ6のドレイン電極とつながり、画素電極5が同一行の画素共有電極線4と重なり合ってメモリーコンデンサを形成する。各第1の薄膜トランジスタ11のゲート電極とソース電極が上の行のゲート信号線1の第1端とつながり、ドレイン電極が同一行の画素共有電極線4の第1端とつながる。各第２の薄膜トランジスタ12のゲート電極が同一行のゲート信号線1の第1端とつながり、ソース電極が外部共有信号線3とつながり、ドレイン電極が同一行の画素共有電極信号線4の第1端とつながる。図の中に、ゲート信号線をコントロールするゲート駆動装置7は右側に設けられ、データ信号線をコントロールするデータ駆動装置8は上側に設けられた。しかしながら、このような配置は必須ではない。
【００１２】
第ｎ−1、ｎ、ｎ＋1行の画素を例として説明する。第ｎ行をオンとするとき、即ち、ゲート信号線に高圧信号（Vgh）が印加されるとき、第ｎ行の画素電極5はデータ信号線2からのデータ信号を取入れる。他の各行はみな低圧信号（Vgl）によりコントロールされているため、第ｎ行の第1の薄膜トランジスタ11が遮断され、第2の薄膜トランジスタ12が作動される。そのため、第ｎ行のメモリーコンデンサ（Cst）の画素共有電極信号線4は、相変らず第2の薄膜トランジスタ12を通って外部共有電極3によって共有電圧を印加する。第ｎ行の画素が通常の充電過程をして仕事をする。そのとき、第ｎ＋1行の第1の薄膜トランジスタ11が接続される。即ち、第ｎ＋1行のメモリーコンデンサ（Cst）の画素共有電極線4に同様に高圧信号（Vgh）が印加される。言い換えれば、第ｎ行が作動されているとき、第ｎ＋1行をオンとする直前に、予め第ｎ行から第ｎ＋1行のメモリーコンデンサ（Cst）の画素共有電極線4に高圧を印加した。そのため、第ｎ＋1行の画素が作動される前に、ブラック画面が形成され、それによって、運動画像の暈ける現象を減少することができる。
【００１３】
本発明の行毎にブラックデータを挿入する駆動方式によって、LCDディスプレイ・モジュールを駆動することは、一行の画素の画面が更新する前に、先に画面を「クリア」することができる。即ち、グレー画像からブラック画像にリセットする。それによって、視覚残留現象により引起されたストリーク現象を除去できる。
［実施例2］
【００１４】
図2は本発明の薄膜トランジスタ液晶ディスプレイの第2実施例の駆動回路の概略図である。実施例1に比べると、本発明の薄膜トランジスタ液晶ディスプレイが、更に複数の第3の薄膜トランジスタ13を含む。各該第3の薄膜トランジスタ13のゲート電極が同一行のゲート信号線1の第2端とつながり、ソース電極が外部共有信号線3とつながり、ドレイン電極が同一行の画素共有電極信号線4の第2端とつながり、第3の薄膜トランジスタ13と第2の薄膜トランジスタ12が同じ作用をする。
【００１５】
第ｎ−1、ｎ、ｎ＋1行の画素を例として説明する。第ｎ行をオンとするとき、即ち、ゲート信号線に高圧信号（Vgh）が印加されるとき、第ｎ行の画素電極5はデータ信号線2からのデータ信号を取入れる。他の各行はみな低圧信号（Vgl）によりコントロールされているため、第ｎ行の第1の薄膜トランジスタ11が遮断され、第2の薄膜トランジスタ12と第3の薄膜トランジスタ13が作動される。そのため、第ｎ行のメモリーコンデンサ（Cst）の画素共有電極信号線4は、相変らず第2の薄膜トランジスタ12と第3の薄膜トランジスタ13を通って外部共有電極3によって共有電圧を印加する。第ｎ行の画素が通常の充電過程をして仕事をする。そのとき、第ｎ＋1行の第1の薄膜トランジスタ11が接続される。即ち、第ｎ＋1行のメモリーコンデンサ（Cst）の画素共有電極線4に同様に高圧信号（Vgh）が印加される。言い換えれば、第ｎ行が作動されているとき、第ｎ＋1行をオンとする直前に、予め第ｎ行から第ｎ＋1行のメモリーコンデンサ（Cst）の画素共有電極線4に高圧を印加した。そのため、第ｎ＋1行の画素が作動される前に、ブラック画面が形成され、それによって、運動画像の暈ける現象を減少することができる。
【００１６】
本発明の行毎にブラックデータを挿入する駆動方式によって、LCDディスプレイ・モジュールを駆動することは、一行の画素の画面が更新する前に、先に画面を「クリア」することができる。即ち、グレー画像からブラック画像にリセットする。それによって、視覚残留現象により引起されたストリーク現象を除去できる。
［実施例3］
【００１７】
図3は本発明の薄膜トランジスタ液晶ディスプレイの第3実施例の駆動回路の概略図である。実施例1に比べると、本発明の薄膜トランジスタ液晶ディスプレイが、複数の第4の薄膜トランジスタ14を更に含む。各第4の薄膜トランジスタ14のゲート電極とソース電極が上の行のゲート信号線1の第2端とつながり、ドレイン電極が同一行の画素共有電極線4の第2端とつながり、第4の薄膜トランジスタ14と第1の薄膜トランジスタ11が同じ作用をする。
【００１８】
第ｎ−1、ｎ、ｎ＋1行の画素を例として説明する。第ｎ行をオンとするとき、即ち、ゲート信号線に高圧信号（Vgh）が印加されるとき、第ｎ行の画素電極5はデータ信号線2からのデータ信号を取入れる。他の各行はみな低圧信号（Vgl）によりコントロールされているため、第ｎ行の第1の薄膜トランジスタ11と第4の薄膜トランジスタ14が遮断され、第2の薄膜トランジスタ12が作動される。そのため、第ｎ行のメモリーコンデンサ（Cst）の画素共有電極信号線4は、相変らず第2の薄膜トランジスタ12を通って外部共有電極3によって共有電圧を印加する。第ｎ行の画素が通常の充電過程をして仕事をする。そのとき、第ｎ＋1行の第1の薄膜トランジスタ11と第4の薄膜トランジスタ14が接続される。即ち、第ｎ＋1行のメモリーコンデンサ（Cst）の画素共有電極線4に同様に高圧信号（Vgh）が印加される。言い換えれば、第ｎ行が作動されているとき、第ｎ＋1行をオンとする直前に、予め第ｎ行から第ｎ＋1行のメモリーコンデンサ（Cst）の画素共有電極線4に高圧を印加した。そのため、第ｎ＋1行の画素が作動される前に、ブラック画面が形成され、それによって、運動画像の暈ける現象を減少することができる。
【００１９】
本発明の行毎にブラックデータを挿入する駆動方式によって、LCDディスプレイ・モジュールを駆動することは、一行の画素の画面が更新する前に、先に画面を「クリア」することができる。即ち、グレー画像からブラック画像にリセットする。それによって、視覚残留現象により引起されたストリーク現象を除去できる。
［実施例4］
【００２０】
図4は本発明の薄膜トランジスタ液晶ディスプレイの第4実施例の駆動回路の概略図である。実施例1に比べると、本発明の薄膜トランジスタ液晶ディスプレイが、複数の第3の薄膜トランジスタ13と複数の第4の薄膜トランジスタ14とを更に含む。各第3の薄膜トランジスタ13のゲート電極が同一行のゲート信号線1の第2端とつながり、ソース電極が外部共有電極線3とつながり、ドレイン電極が同一行の画素共有電極線4の第2端とつながる。各第4の薄膜トランジスタ14のゲート電極とソース電極が上の行のゲート信号線1の第2端とつながり、ドレイン電極が画素共有電極線4の第2端とつながり、そのとき、第1の薄膜トランジスタ11と第4の薄膜トランジスタ14が同じ作用をし、第2の薄膜トランジスタ12と第3の薄膜トランジスタ13が同じ作用をする。
【００２１】
第ｎ−1、ｎ、ｎ＋1行の画素を例として説明する。第ｎ行をオンとするとき、即ち、ゲート信号線に高圧信号（Vgh）が印加されるとき、第ｎ行の画素電極5はデータ信号線2からのデータ信号を取入れる。他の各行はみな低圧信号（Vgl）によりコントロールされているため、第ｎ行の第1の薄膜トランジスタ11と第4の薄膜トランジスタ14が遮断され、第2の薄膜トランジスタ12と第3の薄膜トランジスタが作動される。そのため、第ｎ行のメモリーコンデンサ（Cst）の画素共有電極信号線4は、相変らず第2の薄膜トランジスタ12と第3のトランジスタ13を通って外部共有電極3によって共有電圧を印加する。第ｎ行の画素が通常の充電過程をして仕事をする。そのとき、第ｎ＋1行の第1の薄膜トランジスタ11と第4の薄膜トランジスタ14が接続される。即ち、第ｎ＋1行のメモリーコンデンサ（Cst）の画素共有電極線4に同様に高圧信号（Vgh）が印加される。言い換えれば、第ｎ行が作動されているとき、第ｎ＋1行をオンとする直前に、予め第ｎ行から第ｎ＋1行のメモリーコンデンサ（Cst）の画素共有電極線4に高圧を印加した。そのため、第ｎ＋1行の画素が作動される前に、ブラック画面が形成され、それによって、運動画像の暈ける現象を減少することができる。
【００２２】
本発明の行毎にブラックデータを挿入する駆動方式によって、LCDディスプレイ・モジュールを駆動することは、一行の画素の画面が更新する前に、先に画面を「クリア」することができる。即ち、グレー画像からブラック画像にリセットする。それによって、視覚残留現象により引起されたストリーク現象を除去できる。
［実施例5］
【００２３】
図5は本発明にかかる薄膜トランジスタ液晶ディスプレイの第5の実施例による駆動回路の概略図である。図5に示されたように、該薄膜トランジスタ液晶ディスプレイは、所定の電圧を提供する外部共有電極線3と、所定の電圧を維持する複数の画素共有電極線4と、ゲート信号を提供する複数のゲート信号線1と、複数のゲート信号線と交差配列して一行となる複数の画素ユニットを画成し、データ信号を提供する複数のデータ信号線2と、複数の画素電極5と、複数の第1の薄膜トランジスタ11と、複数の第3の薄膜トランジスタ13と、を備える。各画素電極5が隣接するゲート信号線1と隣接するデータ信号線2との間に設けられ、薄膜トランジスタのドレイン電極とつながる。画素電極5が画素共有電極線4と重なり合ってメモリーコンデンサを形成する。各第1の薄膜トランジスタ11のゲート電極とソース電極が上の行のゲート信号線1の第1端とつながり、ドレイン電極が同一行の画素共有電極信号線4の第1端とつながる。各第3の薄膜トランジスタ13のゲート電極が同一行のゲート信号線1の第2端とつながり、ソース電極が外部共有電極線3とつながり、ドレイン電極が同一行の画素共有電極線4の第2端とつながる。
【００２４】
第ｎ−1、ｎ、ｎ＋1行の画素を例として説明する。第ｎ行をオンとするとき、第ｎ行の第1の薄膜トランジスタ11が遮断され、第3の薄膜トランジスタ13が作動されるため、第ｎ行のメモリーコンデンサ（Cst）の画素共有電極線4が、第3の薄膜トランジスタ13を通って外部共有電極3によって共有電圧を印加し、第ｎ行画素が通常の充電過程をして仕事をする。そのとき、第ｎ＋1行の第1の薄膜トランジスタ11が接続される。即ち、第ｎ＋1行のメモリー容量（Cst）の画素共有電極線4に同様に高圧信号（Vgh）が印加される。言い換えれば、第ｎ行が作動されているとき、第ｎ＋1行をオンとする直前に、予め第ｎ行から第ｎ＋1行のメモリー容量（Cst）の画素共有電極線4に高圧を印加した。そのため、第ｎ＋1行の画素が作動される前に、ブラック画面が形成され、それによって、運動画像の暈ける現象を下げることができる。
［実施例6］
【００２５】
図6は本発明にかかる薄膜トランジスタ液晶ディスプレイの第6の実施例による駆動回路の概略図である。図6に示されたように、該薄膜トランジスタ液晶ディスプレイは、所定の電圧を提供する外部共有電極線3と、所定の電圧を維持する複数の画素共有電極線4と、ゲート信号を提供する複数のゲート信号線1と、複数のゲート信号線と交差配列して一行となる複数の画素ユニットを画成し、データ信号を提供する複数のデータ信号線2と、複数の画素電極5と、複数の第2の薄膜トランジスタ12と、複数の第4の薄膜トランジスタ14と、を備える。各画素電極5が隣接するゲート信号線1と隣接するデータ信号線2との間に設けられ、薄膜トランジスタのドレイン電極とつながる。画素電極5が画素共有電極線4と重なり合ってメモリーコンデンサを形成する。各第2の薄膜トランジスタ11のゲート電極が同一行のゲート信号線1の第1端とつながり、ソース電極が外部共有電極線3とつながり、ドレイン電極が同一行の画素共有電極信号線4の第1端とつながる。各第4の薄膜トランジスタ14のゲート電極とソース電極が上の行のゲート信号線1の第2端とつながり、ドレイン電極が同一行の画素共有電極線4の第2端とつながる
【００２６】
第ｎ−1、ｎ、ｎ＋1行の画素を例として説明する。第ｎ行をオンとするとき、第ｎ行の第4の薄膜トランジスタ14が遮断され、第2の薄膜トランジスタ12が作動されるため、第ｎ行のメモリーコンデンサ（Cst）の画素共有電極線4が、第2の薄膜トランジスタ12を通って外部共有電極3によって共有電圧を印加し、第ｎ行画素が通常の充電過程をして仕事をする。そのとき、第ｎ＋1行の第4の薄膜トランジスタ14が接続される。即ち、第ｎ＋1行のメモリー容量（Cst）の画素共有電極線4に同様に高圧信号（Vgh）が印加される。言い換えれば、第ｎ行が作動されているとき、第ｎ＋1行をオンとする直前に、予め第ｎ行から第ｎ＋1行のメモリー容量（Cst）の画素共有電極線4に高圧を印加した。そのため、第ｎ＋1行の画素が作動される前に、ブラック画面が形成され、それによって、運動画像の暈ける現象を下げることができる。
［実施例7］
【００２７】
図7は、本発明にかかる薄膜トランジスタ液晶ディスプレイの第7実施例による駆動回路の概略図である。図7に示されたように、実施例4に比べると、区別の特徴は以下の通りである。即ち、本実施例は第3の薄膜トランジスタ13と第4の薄膜トランジスタ14のみを採用して、第1の薄膜トランジスタ11と第2の薄膜トランジスタ12を採用しなくとも、一行の画素の画面が更新する前に、画面を「クリア」することを実現できる。即ち、グレー画像からブラック画像にリセットすることによって、視覚残留現象により引起こされたストリーク現象を除去できる。しかしながら、第3の薄膜トランジスタ13と第4の薄膜トランジスタ14は、ゲート駆動装置から離れるため、画素共有電極線4のリードが配線距離の増加によって、信号の遅延が発生する。そのため、本実施例の技術案が実現できるが、画面のフリッカー現象が発生する可能性がある。
［実施例8］
【００２８】
図8に示されたように、図8は本発明の薄膜トランジスタ液晶ディスプレイの構成概略図である。所定の電圧を提供する外部共有電極線3と、所定の電圧を維持する複数の画素共有電極線4と、ゲート信号を提供する複数のゲート信号線1と、複数のゲート信号線1と交差配列して一行となる複数の画素ユニットを画成し、データ信号を提供する複数のデータ信号線2と、複数の第1の薄膜トランジスタ11と、複数の第２の薄膜トランジスタ12と、複数の第3の薄膜トランジスタ13と、複数の第4の薄膜トランジスタ14と、を備える。一つのゲート信号線1の一端が一つの第1の薄膜トランジスタ11を介して該ゲート信号線の次の行の画素共有電極線4とつながり、外部共有電極線3が一つの第2の薄膜トランジスタ12を介して画素共有電極線4の一端とつながり、画素共有電極線4の他端が一つの第3の薄膜トランジスタ13を介して外部共有電極線3とつながり、一つのゲート信号線1の他端が一つの第4の薄膜トランジスタ14を介して該ゲート信号線の次の行の画素共有電極線4の他端とつながる。
【００２９】
更に、図8に示されたように、本実施例において、第1の薄膜トランジスタ11のゲート電極、ソース電極がゲート信号線1とつながり、ドレイン電極が該ゲート信号線の次の行の画素共有電極線4とつながり、第２の薄膜トランジスタ12のゲート電極とソース電極が外部共有信号線3とつながり、ドレイン電極が画素共有電極線4とつながる。且つ、本実施例において、第3の薄膜トランジスタ13のゲート電極とソース電極が外部共有信号線3とつながり、ドレイン電極が画素共有電極信号線4の他端とつながり、第4の薄膜トランジスタ14のゲート電極とソース電極がゲート信号線1の他端とつながり、ドレイン電極が該ゲート信号線の下の行の画素共有電極信号線4の他端とつながる。
【００３０】
第ｎ−1、ｎ、ｎ＋1行の画素を例として説明する。第ｎ−1行をオンとするとき、即ち、第ｎ−1行のゲート信号線1に高圧信号（Vgh）が印加されるとき、第ｎ行の第1の薄膜トランジスタ11が接続される。そのとき、第ｎ行のメモリーコンデンサ（Cst）の画素共有電極信号線にも同様な高圧信号（Vgh）が印加される。その信号とゲート信号線1の信号とともにスクリーンの最も右端に伝送する。そのとき、第4の薄膜トランジスタ14も作動し始める。そのため、ゲート信号線1入力端が第1の薄膜トランジスタ11を通って該ゲート信号線の次の行の画素共有電極線4とつながって第4の薄膜トランジスタ14通ってゲート信号線1の出力端とつながり、もう一本のリードが形成する。二本のリードが同じ電位を形成する。二本のリードが同時にゲート信号を伝導することは、信号通路の抵抗を下げることに相当する。第ｎ行に高圧信号（Vgh）が印加されるとき、他の各行はみな低圧信号（Vgl）によりコントロールされているから、第ｎ行の第2の薄膜トランジスタ12が作動し、スクリーンの最も右端の第ｎ行の第3の薄膜トランジスタ13も同時に作動する。そのとき、第ｎ＋1行の第1の薄膜トランジスタ11とスクリーンの最も右端の第ｎ＋1行の第4の薄膜トランジスタ14が遮断される。そのため、パネルの両側に設けられた2つの外部共有電極線3の間には、第ｎ＋1行の第3の薄膜トランジスタ13と第2の薄膜トランジスタ12を通って画素共有電極4と接続される。第ｎ行のメモリーコンデンサの電極に相変らず外部共有電極信号線の電圧が印加され、第ｎ行が通常の充電過程をすることができる。
【００３１】
要するに、高圧信号としてのゲート信号がある行に印加するとき、その行の伝送ゲート信号の二本のリードは、一本が元のゲート信号線1、他本が下の行の画素共有電極4である。それは第1の薄膜トランジスタ11と第4の薄膜トランジスタ14を通って元のゲート信号線1とつながる。ゲート信号が低圧信号であるとき、第1の薄膜トランジスタ11と第4の薄膜トランジスタ14が遮断の状態である。外部共有電極信号線3が第2の薄膜トランジスタ12、第3の薄膜トランジスタ13と画素共有電極信号線4によってつながり、メモリーコンデンサの共有電極を形成する。
【００３２】
上記構造及び方法は性能上にゲートリードの抵抗を下げ、信号ディレーの影響を下げるということを有効に実現した。ゲートリードの信号ディレーの影響を下げるために、リードの幅と画素開口率の増加との矛盾をより良く解決した。
【００３３】
最後に、上記実施例は本発明の技術案を説明することのみの用い、それを限定するものではない。前記実施例を参照して本発明について詳しく説明したが、当業者は以下のことを理解すべきである。即ち、前記各実施例に記載された技術案について更正でき、又はその中の一部の技術的特徴を切り替えることができる。且つ、その更正又は切り替えが、対応する技術案の本質を本発明の各実施例の技術案の要旨と範囲から逸脱することがない。
【図面の簡単な説明】
【００３４】
【図１】本発明の薄膜トランジスタ液晶ディスプレイの第1実施例の駆動回路の概略図である。
【図２】本発明の薄膜トランジスタ液晶ディスプレイの第2実施例の駆動回路の概略図である。
【図３】本発明の薄膜トランジスタ液晶ディスプレイの第3実施例の駆動回路の概略図である。
【図４】本発明の薄膜トランジスタ液晶ディスプレイの第4実施例の駆動回路の概略図である。
【図５】本発明の薄膜トランジスタ液晶ディスプレイの第5実施例の駆動回路の概略図である。
【図６】本発明の薄膜トランジスタ液晶ディスプレイの第6実施例の駆動回路の概略図である。
【図７】本発明の薄膜トランジスタ液晶ディスプレイの第7実施例の駆動回路の概略図である。
【図８】本発明の薄膜トランジスタ液晶ディスプレイの構成概略図である。
【図９】従来技術TFT LCDの駆動回路の概略図である。
【図１０】従来技術TFT LCD設計のCst on Common設計概略図である。
【符号の説明】
【００３５】
１      ゲート信号線
２      データ信号線
３      外部共有電極信号線
４      画素共有電極信号線
５      画素電極
６      薄膜トランジスタ
１１    第１の薄膜トランジスタ
１２    第２の薄膜トランジスタ
１３    第３の薄膜トランジスタ
１４    第４の薄膜トランジスタ
【図１】
0004880663.tif 000002
【図２】
0004880663.tif 000003
【図３】
0004880663.tif 000004
【図４】
0004880663.tif 000005
【図５】
0004880663.tif 000006
【図６】
0004880663.tif 000007
【図７】
0004880663.tif 000008
【図９】
0004880663.tif 000009
【図１０】
0004880663.tif 000010
【図８】
0004880663.tif 000011