(57)【特許請求の範囲】
【請求項１】
無線で送信された信号を受信信号として受信する受信機と、
前記受信機の周辺に設けられ、無線で送信する、前記受信信号とは周波数が異なる送信信号を発生する送信機と、
前記受信機に設けられ、前記送信機からの送信信号の位相を持つクロック信号を用いることにより、前記受信信号と共に前記送信信号が混入して入力される入力信号中の送信信号と殆ど位相同期するように生成した抽出用信号により前記入力信号に対して、該入力信号中の送信信号が殆どゼロクロスするタイミングで受信信号成分を抽出する受信信号抽出部と、
を備えたことを特徴とする無線装置。
【請求項２】
前記受信信号抽出部は、前記入力信号中の送信信号がゼロクロスするタイミングで前記入力信号を前記抽出用信号としてのサンプリング信号でサンプリングすることにより、前記受信信号成分を抽出するサンプリング回路を有することを特徴とする請求項１に記載の無線装置。
【請求項３】
前記受信信号抽出部は、前記入力信号を前記送信機からの送信信号の位相を持つ前記クロック信号に基づく前記抽出用信号としてのサンプリング信号を用いてサンプリングするサンプリング回路と、前記入力信号中の送信信号と殆ど位相同期した前記サンプリング信号を生成するように前記クロック信号の位相を時間遅延により調整する遅延量調整回路とを有することを特徴とする請求項１に記載の無線装置。
【請求項４】
前記遅延量調整回路は、前記サンプリング回路の出力信号を用いて、該出力信号の直流成分が実質的にゼロとなるように前記クロック信号の位相を自動調整して前記サンプリング信号を生成することを特徴とする請求項３に記載の無線装置。
【請求項５】
前記受信信号抽出部は、前記受信信号の周波数をｆＲ，前記送信信号の周波数をｆＴとした場合、周波数が｜ｆＲ−ｆＴ｜の前記受信信号成分を抽出することを特徴とする請求項１から４のいずれか１つの請求項に記載の無線装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線による送受信を同時に行うことが可能な無線装置に関する。
【背景技術】
【０００２】
近年、１台の無線機或いは無線装置により、複数の周波数帯等のマルチモードで使用できるマルチモード無線装置が利用可能になった。  
例えば特許文献１には、ＣＤＭＡ（Code Division Multiplex Access）とＰＤＣ(Personal Digital Cellular System)との送信部に係るマルチモード無線装置が開示されている。この特許文献１は、広帯域ＣＤＭＡとＰＤＣの送信部の回路を共通化することにより、送信部の部品の削減を可能としている。  
また、特許文献２には、広帯域信号と狭帯域信号のマルチモード無線機の受信部にかかわる開示がされている。この特許文献２は、受信部の回路を共通化することにより、小型化を可能とする。
【０００３】
特に、２つ以上の規格で信号の送受信を行う時、つまり一方の規格で送信を行い、もう一方の規格で受信を行うとき、自身の送信信号が、自身の受信信号に回り込む。  
この場合の受信強度は、送信-受信する両回路間の距離が近いために非常に強くなり、そのためにその送信信号が受信機が本来受信したい目標とする受信信号を妨害する妨害波、又はノイズとなってしまうという問題がある。  
また、特許文献３には、マルチモード無線送受信ユニットにおいて、送信機が、送信信号をアンテナに送信すると同時に、受信機が、別のモードの信号をアンテナから受信する際、送信機によって引き起こされる、受信機側に対する干渉を低減または除去するためにベクトル乗算器を用いることが開示されている。  
このベクトル乗算器は、受信機に回り込む雑音（すなわちスプリアス帯域内雑音）の位相および振幅を調節する。  
特許文献３のように位相および振幅を調節する構成にする場合には、回路が複雑となり、回路規模が増大してしまうと共に、コストアップする欠点がある。
【特許文献１】特開２０００−１３２７４号公報
【特許文献２】特開２００３−１３３９８１号公報
【特許文献３】特開２００７−５０５５９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は上述した点に鑑みてなされたもので、簡単な構成で、送受信を同時に行った場合にも、送信信号の影響をキャンセルないしは低減して受信信号成分を抽出できる無線装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様に係る無線装置は、無線で送信された信号を受信信号として受信する受信機と、前記受信機の周辺に設けられ、無線で送信する、前記受信信号とは周波数が異なる送信信号を発生する送信機と、前記受信機に設けられ、前記送信機からの送信信号の位相を持つクロック信号を用いることにより、前記受信信号と共に前記送信信号が混入して入力される入力信号中の送信信号と殆ど位相同期するように生成した抽出用信号により前記入力信号に対して、該入力信号中の送信信号が殆どゼロクロスするタイミングで受信信号成分を抽出する受信信号抽出部と、を備えたことを特徴とする。
【発明の効果】
【０００６】
本発明によれば、簡単な構成で、送受信を同時に行った場合にも、送信信号の影響をキャンセルないしは低減して受信信号成分を抽出できる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照して本発明の実施例を説明する。
【０００８】
（実施例１）
図１は本発明の実施例１に係るマルチモード無線装置１を備えた無線システム２を示す。  
この無線システム２は、実施例１に係るマルチモード無線装置１と、このマルチモード無線装置１と送受信を行うトランシーバ又は送信基地局（以下、トランシーバ）３とを有する。  
マルチモード無線装置１は、送信機と受信機とをそれぞれ１つ以上を備える。図１の構成例では、１つの送信機４と１つの受信機５を備えた場合で説明する。本実施例では、以下に説明するように、マルチモード無線装置１は、同時に送信と受信する機能を備えている。なお、実施例１においては、マルチモード無線装置１の場合で説明するが、同時に送信と受信する機能を備えた無線装置の場合に、広く適用することができる。
【０００９】
送信機４は、この送信機４で発生した送信信号ＴＸ１をアンテナ６ａから（このマルチモード無線装置１の）外部に送信する。トランシーバ３は、この送信信号ＴＸ１をアンテナ７を介して受信する。また、トランシーバ３は、送信信号ＴＸをアンテナ７を介して、トランシーバ３の外部に送信する。  
受信機５は、例えばトランシーバ３から送信される送信信号ＴＸを受信信号ＲＸとしてアンテナ６ｂを介して受信する。なお、図１のマルチモード無線装置１においては、送信と受信とで別のアンテナ６ａ、６ｂを用いているが、共通のアンテナにしても良い。  
受信機５は、本来は受信信号ＲＸを受信することを受信目標としているが、この受信機５の近傍ないしはその周辺に、送信機４が配置されている。このため、受信機５は、受信目標とする受信信号ＲＸの他に、送信機４から送信している送信信号ＴＸ１も受信してしまう。
【００１０】
実施例１に係るマルチモード無線装置１は、送信機４は、受信機５に対して、送信信号ＴＸ１の位相情報を持つ送信信号ＴＸ２（後述するように具体的にはクロック信号）を供給する。そして、この受信機５は、この送信信号ＴＸ２の位相情報を用いて、遅延量調整回路１０により遅延量を調整し、入力信号中における送信信号ＴＸ１をキャンセルないしは低減して受信信号を抽出する受信信号抽出部１１を備えている。  
図２は、受信機５に設けられた受信信号抽出部１１の構成を示す。  
受信機５には受信目標とする受信信号ＲＸと送信信号ＴＸ１とが（アンテナ６ｂを経て）入力信号として入力される。この入力信号は、アンプ１２で増幅された後、受信信号抽出部１１に入力される。なお、図２において、受信信号ＲＸと送信信号ＴＸ１の後の（ｆＲ）、（ｆＴ）は、その周波数を表している。また、後述する図４，図５でも同様の表記をしている。
【００１１】
受信信号抽出部１１は、入力信号としての受信信号ＲＸと送信信号ＴＸ１をサンプリングするサンプリング回路１３と、このサンプリング回路１３の出力信号から所定の周波数帯域の受信信号成分を抽出する第１ローパスフィルタ（第１ＬＰＦと略記）１４ａ及びバッファアンプ１５と、このサンプリング回路１３の出力信号から直流成分を抽出する第２ＬＰＦ１４ｂ等を備えた遅延量調整回路１０とを有する。なお、図２において、バッファアンプ１５を省略した構成にしても良い。  
遅延量調整回路１０は、直流成分を抽出する第２ＬＰＦ１４ｂと、この第２ＬＰＦ１４ｂの出力信号によりサンプリング回路１３におけるサンプリングするタイミングを調整（或いは制御）するアナログの制御回路１６と、この制御回路１６によってサンプリングするクロック信号の位相量（より具体的には遅延量）が可変設定される遅延回路１７とを有する。
【００１２】
制御回路１６は、第２ＬＰＦ１４ｂの出力信号に基づき、サンプリング回路１３における入力信号をサンプリングするタイミングとして、送信信号ＴＸ１がゼロレベル（ゼロ電位）をクロス（交差）するゼロクロスするタイミングとなるように遅延量を調整する制御を行う。  
この制御回路１６は、例えば差分信号を出力する演算増幅器（以下、オペアンプと略記）１６ａを備える。  
このオペアンプ１６ａは、例えば反転入力端子に印加される第２ＬＰＦ出力信号を、グラウンドに接続された非反転入力端子のゼロの電位（基準電位）と比較した差分信号により遅延回路１７の遅延量を調整する。
【００１３】
また遅延回路１７は、遅延量を変更（調整）できる例えば可変遅延素子を用いて構成されている。この遅延回路１７には、送信機４の送信信号ＴＸ１の位相情報を有する送信信号ＴＸ２が入力され、この遅延回路１７により送信信号ＴＸ２が遅延される。  
この送信信号ＴＸ２は、送信信号ＴＸ１から生成されるクロック信号φｏ１と、このクロック信号φｏ１と逆位相のクロック信号φｏ２とからなる。  
そして、クロック信号φｏ１、φｏ２は、遅延回路１７を通して、サンプリング信号としてのクロック信号φ１，φ２となり、サンプリング回路１３は、このクロック信号φ１，φ２で入力信号をサンプリングする。  
この場合、オペアンプ１６ａは、差分信号の値、具体的には第２ＬＰＦ１４ｂの出力信号がゼロとなるように（或いはゼロの基準電位との差が最小となるように）遅延量、つまりサンプリング信号の位相を自動調整するように制御する。
【００１４】
例えば、後述する図４に示すように送信信号ＴＸ１がゼロクロスするタイミング（位相）と、クロック信号φ１の立ち下がりエッジのタイミング（このタイミングはサンプリングする時の位相）との位相関係に応じて、その差が小さくなるように遅延量（位相量）を調整する制御ループが形成される。  
図４の場合には、クロック信号φ１の位相が右側にシフト、換言するとその位相が遅れるようにオペアンプ１６ａの差分信号で遅延回路１７の遅延長が調整される。図４には示していないが、クロック信号φ１の立ち下がりエッジの方が送信信号ＴＸ１のゼロクロスする時の位相より遅れた位相状態であると、差分信号の極性は逆となり、この場合にはクロック信号φ１の立ち下がりエッジが左側にシフト、つまりその位相を進めさせるように遅延量が調整される。
【００１５】
このように本実施例においては、遅延量調整回路１０は、サンプリング回路１３の出力信号に基づいて、入力信号をサンプリングするサンプリング信号の位相を、所定の位相となるように自動調整する制御ループを備えた構成となっている。  
そして、この制御ループにより、クロック信号φ１の立ち下がりエッジ、つまりサンプリングするタイミングが図５に示すように送信信号ＴＸ１がゼロクロスするタイミングに一致する状態に設定され、その設定状態が維持されるように制御される。  
受信信号ＲＸの周波数をｆＲ、送信信号ＴＸ１の周波数をｆＴとした場合、第１ＬＰＦ１４ａは｜ｆＲ−ｆＴ｜の周波数成分の信号を通過するＬＰＦ特性に設定されている。第２ＬＰＦ１４ｂは、上述したように直流成分を通すＬＰＦ特性に設定されている。  
第１ＬＰＦ１４ａの出力信号は、バッファアンプ１５を経て復調ブロック１８に入力され、この復調ブロック１８により受信信号ＲＸが復調される。
【００１６】
図２の動作の概略は、以下のようになる。サンプリング回路１３には、受信信号ＲＸと送信信号ＴＸ１が入力され、この入力信号は、送信信号ＴＸ１と同じ位相の情報をもつ送信信号ＴＸ２としてのクロック信号φ１，φ２でサンプリングされる。  
この場合、サンプリングによって、受信信号ＲＸは、|ｆＲ-ｆＴ|の周波数に変換され、送信信号ＴＸ１は直流の信号となる。  
サンプリング回路１３の出力信号は、それぞれ第１ＬＰＦ１４ａ、第２ＬＰＦ１４ｂに通すことにより、第１ＬＰＦ出力としての|ｆＲ-ｆＴ|の周波数の受信信号成分と、第２ＬＰＦ出力としての直流成分の信号とに分離抽出される。  
第２ＬＰＦ出力信号としての直流成分の信号は、オペアンプ１６ａの出力信号としての差分信号がゼロに近づくように、遅延回路１７の遅延量を調整、つまりサンプリング信号のサンプリングのタイミングを制御する。
【００１７】
また、第１フィルタ出力信号としての|ｆＲ-ｆＴ|の周波数の受信信号成分は、バッファアンプ１５を経てこの受信機５の後段の復調ブロック１８に入力される。  
図３は、サンプリング回路１３の構成及び動作説明図を示す。まず、サンプリング回路１３の構成を図３を用いて説明する。  
サンプリング回路１３は、例えば増幅器としてのオペアンプ１３ａを用いて構成される。サンプリング回路１３は、このオペアンプ１３ａの他に、スイッチＳ１、Ｓ２、Ｓ３、容量Ｃ１, Ｃ２を備える。  
クロック信号φ１、φ２によって、それぞれＯＮ／ＯＦＦされるスイッチＳ１，Ｓ２には、入力信号（その入力電位Ｖ１）と参照信号（その参照電位Ｖ２）とがそれぞれ入力される。
【００１８】
また、スイッチＳ３は、スイッチＳ１と同様にクロック信号φ１でＯＮ／ＯＦＦされる。なお、スイッチＳ１，Ｓ２は、同時にＯＮされないように制御される。  
スイッチＳ１，Ｓ２を経て入力される入力電位Ｖ１、参照電位Ｖ２は、容量Ｃ１を経てオペアンプ１３ａの反転入力端子に印加される。このオペアンプ１３ａの非反転入力端子は、グラウンドに接続され、反転入力端子と出力端子間には容量Ｃ２とスイッチＳ３とが並列に接続されている。  
このような構成のサンプリング回路１３の動作を説明する。  
クロック信号φ１によりスイッチＳ１、Ｓ３がＯＮ、クロック信号φ２によりスイッチＳ２がＯＦＦの時、容量Ｃ１には入力電位Ｖ１に対応する電荷が容量Ｃ１に充電される。  その後、クロック信号φ１によりスイッチＳ１，Ｓ３がＯＦＦになると、ＯＦＦした瞬間の入力電位Ｖ１に対応する電荷が容量Ｃ１にたまる。
【００１９】
その後、クロック信号φ２によりスイッチＳ２がＯＮすると、容量Ｃ２にはクロック信号φ１によりスイッチＳ１がＯＦＦした瞬間の電位Ｖ１と、参照電位Ｖ２の差に対応する電荷が容量Ｃ２に移動する。その結果、出力端子には、(Ｖ１-Ｖ２)*Ｃ１/Ｃ２の電位が現れる。  
なお、図２のサンプリング回路１３の場合には、図３の参照電位Ｖ２は、グラウンドの電位ゼロに設定され、入力電位Ｖ１は、入力信号としての受信信号ＲＸと送信信号ＴＸ１による信号電位となる。従って、このサンプリング回路１３により、入力信号の入力電位Ｖ１に比例した信号がサンプリングされて、その出力端子から出力される。  
また、クロック信号φ１、φ２は、以下に説明するように互いに逆位相のクロック信号である。
【００２０】
具体的には、クロック信号φ１、φ２は、送信信号ＴＸ１におけるゼロクロスするタイミングの位相を持ったクロック信号（２値信号）で、クロック信号φ１とφ２は逆位相の関係にある（より具体的には後述する図９参照）。  
次に本実施例の動作を図４及び図５を参照して説明する。  
図４は、遅延量調整回路１０が遅延量を調整する前、或いは調整中の状態における受信信号抽出部１１の各部の動作を示す。なお、図４及び図５における横軸は、時間ｔを示す。  
サンプリング回路１３には、図４に示すように送信信号ＴＸ１と受信信号ＲＸとが入力される。  
この場合、送信機４は、受信機５の周辺に配置されているため、送信信号ＴＸ１(ｆＴ)は、受信信号ＲＸ（ｆＲ）よりも大きな振幅を有する妨害波、又はノイズとしてサンプリング回路１３に入力される。
【００２１】
そして、入力信号としての送信信号ＴＸ１(ｆＴ)と受信信号ＲＸ（ｆＲ）とを、送信信号ＴＸ１の位相情報を持つ送信信号ＴＸ２、より具体的にはクロック信号φ１，φ２でサンプリングする。  
この場合、送信信号ＴＸ１と送信信号ＴＸ２（具体的には、クロック信号φ１，φ２）は、同じ信号から生成されたもので、時間ｔに関して全体的に遅れている/或いは進んでいるだけ、つまり位相が時間的にシフトしているだけである。従って、クロック信号φ１，φ２で、送信信号ＴＸ１をサンプリングした場合、殆ど同じレベルをサンプリングすることになり、サンプリング回路１３は、殆ど直流信号を出力する。  
サンプリング回路１３の出力信号には、微小な受信信号ＲＸの情報も含まれているが、第２ＬＰＦ１４ｂにより直流成分のみが抽出される。図４の右側に、第２ＬＰＦ１４ｂの出力信号、つまり第２ＬＰＦ出力を示している。この第２ＬＰＦ出力は、その左側の送信信号ＴＸ１をサンプリングした値に対応する。
【００２２】
図４におけるこの第２ＬＰＦ出力の下側に第１ＬＰＦ出力も示している。  
この第１ＬＰＦ出力は、第２ＬＰＦ出力（直流成分）が重畳されているために、受信信号ＲＸに比べてノイズ成分（第２ＬＰＦ出力の直流成分）の方が大きな信号となってしまう。  
第２ＬＰＦ１４ｂの出力信号は、オペアンプ１６ａに入力され、前述したようにこの直流成分がゼロ電位を基準電位としてその差がゼロとなるように遅延回路１７の遅延量を制御する制御ループが機能する。  
このような制御により、図５に示すように送信信号ＴＸ１がゼロクロスするタイミングでサンプリングが行われるように設定され、その設定状態が維持される。  
この設定状態においては、図５に示すように第２ＬＰＦ出力は、ゼロとなる。つまり、送信信号ＴＸ１がゼロクロスするタイミングでのサンプリングにより、サンプリング回路１３の出力信号に送信信号ＴＸ１が現れないようにキャンセルされる。
【００２３】
従って、図５に示してあるように第１ＬＰＦ出力として、送信信号ＴＸ１がキャンセルされた状態での受信信号成分を抽出することが可能となる。  
なお、このようにして第１ＬＰＦ１４ａから抽出される周波数が|ｆＲ-ｆＴ|の受信信号成分は、送信信号ＴＸ１と受信信号ＲＸの積によって表される。この場合、送信信号の周波数ｆＴは、既知の信号であるため、周波数ｆＲの受信信号に対する復調をすることが可能となる。  
さらに補足説明すると、受信信号ＲＸはもともと変調されているが、それをさらに（２重に）ＴＸ信号で変調したものになっている。このため、ＲＸ信号に対して、まず、ＴＸ信号に基づいて複調し、その後ＲＸ信号本来の復調を行う必要がある。
【００２４】
なお、本実例は、送信信号の周波数ｆＴと、受信信号の周波数ｆＲとが異なる場合に広く適用できる。  
図６は、図５の状態における受信信号抽出部１１により得られる受信信号成分（図６中では受信信号と略記）と送信信号成分（図６中では送信信号と略記）のシミュレーション結果の１例を示す。なお、図６において、縦軸は受信信号抽出部１１から出力される各信号成分の強度、横軸は受信信号の入力強度である。  
送信信号ＴＸ１がゼロクロスするタイミングでサンプリングされる状態に設定されていないと、図４の右側の第１ＬＰＦ出力に示した場合のように送信信号成分の方が受信信号成分よりも大きくなってしまう。  
これに対して、図５に示したように送信信号ＴＸ１がゼロクロスするタイミングでサンプリングされる状態に設定されていると、送信信号成分が殆どゼロに近い値にキャンセルされる状態で受信信号を抽出する受信状態になる。  
このため、図６に示すシミュレーション結果においても、送信信号成分は、受信信号成分よりも十分に小さくなる。また、この場合には、受信信号成分は、入力される振幅に比例して変化する。従って、受信信号成分を適切に復調することが可能になる。
【００２５】
このように本実施例によれば、受信目標となる受信信号にとって、大きなノイズ或いは妨害波となる送信信号ＴＸ１をキャンセルもしくは十分に低減して受信信号を抽出することが可能になる。  
また、本実施例は、簡単な構成で送信信号ＴＸ１をキャンセルもしくは十分に低減して受信信号成分を抽出することが可能となる。  
次に本実施例の変形例を説明する。  
図７は実施例１の変形例における受信信号抽出部１１Ｂの構成例を示す。図２においては、アナログ方式で遅延量を調整して、入力信号中における送信信号ＴＸ１がゼロクロスするタイミングでサンプリング回路１３が入力信号をサンプリングする構成にした。
【００２６】
図７は、デジタル方式で遅延量を調整する構成例を示す。図７に示す受信信号抽出部１１Ｂは、図２における遅延量調整回路１０における一部が異なるデジタル方式の遅延量調整回路１０Ｂを採用した構成となっている。  
第２ＬＰＦ１４ａの出力信号は、アナログデジタル変換回路（ＡＤＣと略記）２１に入力され、このＡＤＣ２１で変換されたデジタル信号は、デジタルの制御回路２２に入力され、この制御回路２２は、ＡＤＣ２１のデジタル値に応じて、遅延回路１７の遅延量を制御する。その他の構成は、図２の場合と同様である。  
図２の構成の場合の比較器１６ａの出力がアナログ量なのに対し、図７におけるＡＤＣ２１の出力はデジタル量となる。出力がアナログの場合に比較して、出力がデジタルであると、パラメータの調整等により対応が容易となる効果がある。
【００２７】
その他に関して本変形例は、図２の場合とほぼ同様の作用及び効果を有する。  
なお、本変形例は、実施例１のように常時、遅延量を制御（調整）するようにしても良いが、図８に示すように間欠的に遅延量の調整を行うようにしても良い。  
図８の例では、例えば垂直同期信号ＶＤに同期して遅延回路１７の遅延量調整の制御動作を適宜の期間Ｔ１行う。そして、その後、例えば期間Ｔ２だけ遅延量調整の制御動作を停止する。この期間Ｔ２においては、ＡＤＣ２１とデジタル制御回路２２を例えば休止状態にする等、省電力消費モードに設定する。そして、この期間Ｔ２の後で再び遅延量調整の制御動作を行うようにしても良い。  
通常、送信機４と受信機５との配置関係は、時間的に変化することが少ない。このため、図８に示すように間欠的に遅延量調整の制御動作を行うようにしても、常時行う場合と殆ど同じ受信状態に設定できる。従って、この場合も、実施例１と同様の効果を得ることができる。  
図８のように間欠的に遅延量調整の制御動作を行うようにすると、より省電力化もしくはより低消費電力化することができる。
【００２８】
（実施例２）
次に図９を参照して本発明の実施例２を説明する。図９は、本発明の実施例２に係る無線装置における受信機５Ｃの構成を示す。  
実施例１においては、サンプリング回路１３の出力信号に基づいて、サンプリング回路１３でサンプリングするクロックφ１，φ２のタイミング（位相量）を、送信信号ＴＸ１がゼロクロスするタイミングに一致するように自動調整する制御ループを構成していた。  これに対して、本実施例に係る無線装置においては、受信機５Ｃ内の受信信号抽出部１１Ｃを構成する遅延量調整部１０Ｃは、遅延量の設定を行う設定部３１と、この設定部３１により、遅延量が所定の固定値に可変設定される可変遅延素子３２とからなる。  
本実施例に係る無線装置においては、送信機４及び受信機５Ｃは、この無線装置内で固定されている。このため、受信機５Ｃ内のサンプリング回路１３に、入力される入力信号中に送信信号ＴＸ１が混入する場合、その混入する経路が時間的に変化する可能性は少ない。
【００２９】
このため、本実施例においては、例えば製品として出荷される受信機５Ｃにおいて、サンプリング回路１３で送信信号ＴＸ１がゼロクロスするタイミングに相当する遅延量（ゼロクロス用遅延量という）、或いはその情報を予め調べる。  
そして、設定部３１を用いて、可変遅延素子３２による遅延量をそのゼロクロス用遅延量に設定する。  
この場合、設定部３１は、例えばメモリ３１ａを有する。このメモリ３１ａに、上記ゼロクロス用遅延量に相当するデータを、端子Ｄｉから予め書き込むことにより、設定部３１は、このメモリ３１ａに格納されたデータによって、可変遅延素子３２による遅延量をゼロクロス用遅延量に設定可能にしている。  
なお、送信機４は、送信信号ＴＸ１から送信信号ＴＸ２（具体的にはクロック信号φｏ１，φｏ２）を生成する送信信号生成部３４を有する。
【００３０】
この送信信号生成部３４は、送信信号ＴＸ１が入力されるゼロクロスコンパレータ３４ａと、このゼロクロスコンパレータ３４ａの出力信号を非反転で出力するバッファ３４ｂと、反転して出力する反転バッファ３４ｃとからなる。  
バッファ３４ｂは、クロック信号φｏ２を出力し、バッファ３４ｃは、クロック信号φｏ１を出力する。なお、図９に示したクロック信号φ１、φ２は、図４，図５に示したようにクロック信号φ１の立ち下がりエッジでサンプリングする動作に合わせて定義している。  
本実施例は、実施例１の場合よりもさらに簡単な構成で、送信信号ＴＸ１によるノイズ又は妨害波の影響をキャンセルないしは十分に低減して受信信号を抽出することが可能となる。  
また、本実施例は、送信機４と受信機５Ｃの配置などが異なるような場合においても、機種毎に予め調べたゼロクロス用遅延量のデータをメモリ３１ａに書き込む、つまり、機種毎にメモリ３１ａに書き込むデータを単に変更すれば対処できる。
【００３１】
そして、以後は、固定値のゼロクロス用遅延量により、送信信号ＴＸ１による妨害波の影響をキャンセルないしは十分に低減して受信信号を抽出することが可能となる。  
従って、本実施例は、機種が異なるような場合にも、対処できる。  
また、受信機５Ｃを保守などして、サンプリング回路１３に送信信号ＴＸ１が混入する経路が変化するような場合には、保守後にメモリ３１ａに書き込むデータを変更すれば、この場合にも送信信号ＴＸ１による影響に適切に対処できる。  
また、本実施例の変形例の遅延量調整回路として、複数で遅延量が固定の遅延素子（遅延ラインでも良い）を選択回路となる例えばマルチプレクサＭ１，Ｍ２で選択する構成にしても良い。
【００３２】
図１０はその構成例としての遅延量調整回路１０Ｄを示す。この遅延量調整回路１０Ｄは、例えば３つの異なる遅延量を発生する遅延回路Ｄ１，Ｄ２，Ｄ３を例えばマルチプレクサＭ１，Ｍ２により１つの遅延回路Ｄｋ（図１０ではｋ＝２）を選択する構成にしている。なお、マルチプレクサＭ１，Ｍ２には、メモリなどから選択する信号が印加される。  遅延回路Ｄ１，Ｄ２，Ｄ３は、例えば一定の遅延量を発生する遅延素子Ｄを用いて構成される。  
選択される１つの遅延回路Ｄｋは、送信信号ＴＸ１がゼロクロスするものに最も近い遅延量を発生するものが選択される。また、選択されない遅延回路の両端は、グラウンドに接続し、ノイズを誘発しないようにしている。なお、図１０においては、クロック信号φｏ１が入力される一方の遅延量調整回路１０Ｄを示している。実際には、クロック信号φｏ２に対しても同様の構成の遅延量調整回路１０Ｄが採用される。
【００３３】
また、図１０のさらに変形例として、クロック信号φｏ１、或いはφｏ２に対して、それぞれ１つの遅延回路Ｄｋのみからなる遅延量調整回路（この場合には、遅延量設定回路の名称の方が適当）を採用しても良い。  
上述したように送信機４と受信機５Ｃとの配置などが確定する場合には、受信機５Ｃに混入する送信信号ＴＸ１の経路が決まる場合が多い。このため、その確定した経路に対応して、固定された遅延量のもので送信信号ＴＸ１がゼロクロスするタイミングでサンプリングできるように設定することが可能となる。  
この場合には、非常に簡単かつ低コストで送信信号ＴＸ１の影響をキャンセルないしは低減できる。
【００３４】
この他に、ＤＬＬ（delay-locked loop)に使用される遅延量を可変できるインバータチェイン等を用いて遅延量調整回路などを構成しても良い。  
また、サンプリングする代わりにゲート回路を用いて受信信号成分を抽出するようにしても良い。この場合のゲート回路は、送信信号ＴＸ１がゼロクロスするタイミングに、短いゲート幅で入力信号を通すように、ゲート回路のゲートが開くタイミングを、サンプリング回路１３の場合のサンプリングのタイミングと同様に調整すれば良い。  
なお、上述した各実施例等を部分的に組み合わせる等して構成される実施例等も本発明に属する。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施例１に係るマルチモード無線装置を備えた無線システムを示す図。
【図２】マルチモード無線装置を構成する受信機に設けられた受信信号抽出部の構成を示すブロック図。
【図３】受信信号抽出部を構成するサンプリング回路の構成及び動作の説明図。
【図４】遅延量の調整前の受信信号抽出部の各部の動作説明図。
【図５】遅延量の調整後の受信信号抽出部の各部の動作説明図。
【図６】図５の場合に対応するシミュレーション結果の１例を示す図。
【図７】変形例の受信信号抽出部の構成を示すブロック図。
【図８】変形例による遅延量調整の制御動作を間欠的に行うようにした場合の説明図。
【図９】本発明の実施例２における受信機の構成を示すブロック図。
【図１０】変形例における遅延量調整回路の構成例を示す回路図。
【符号の説明】
【００３６】
２…マルチモード無線装置、４…送信機、５…受信機、１０…遅延量調整回路、１１…受信信号抽出部、１３…サンプリング回路、１４ａ…第１ＬＰＦ、１４ｂ…第２ＬＰＦ、１６…制御回路、１７…遅延回路
【図１】
0004874919.tif 000002
【図２】
0004874919.tif 000003
【図３】
0004874919.tif 000004
【図４】
0004874919.tif 000005
【図５】
0004874919.tif 000006
【図６】
0004874919.tif 000007
【図７】
0004874919.tif 000008
【図８】
0004874919.tif 000009
【図９】
0004874919.tif 000010
【図１０】
0004874919.tif 000011