(57)【特許請求の範囲】
【請求項１】
少なくとも第１の面及び前記第１の面と隣接する第２の面に端子電極が形成され、前記第１の面に形成された前記端子電極の合計面積が前記第２の面に形成された前記端子電極の合計面積よりも大きいチップ型電子部品の製造方法であって、
第１の幅を有する本体パターン及び前記第１の幅よりも狭い第２の幅を有する突出パターンを含む開口を持った第１のスパッタマスクを用い、前記本体パターンの全面を前記第１の面上に位置させ、前記突出パターンの一部を前記第１の面と前記第２の面との所定の角部に位置させた状態で、前記第１の面に前記端子電極をスパッタリングする工程と、
前記第１の幅よりも狭い第３の幅を有する開口を持った第２のスパッタマスクを用い、前記開口の一部を前記所定の角部に位置させた状態で、前記第２の面に前記端子電極をスパッタリングする工程とを備え、
前記角部における前記第２の幅が前記角部における前記第３の幅よりも狭いことを特徴とするチップ型電子部品の製造方法。
【請求項２】
前記第１の面は、実装時において回路基板と平行となる実装面であることを特徴とする請求項１に記載のチップ型電子部品の製造方法。
【請求項３】
前記端子電極にメッキを施す工程をさらに備えることを特徴とする請求項１又は２に記載のチップ型電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はチップ型電子部品及びその製造方法に関し、特に、実装面に形成された端子電極と側面に形成された端子電極の幅が異なるチップ型電子部品及びその製造方法に関する。
【背景技術】
【０００２】
近年、携帯端末やＡＶ機器などの電子機器には、多数のチップ型電子部品が用いられている。チップ型電子部品としては、コンデンサ、インダクタ、コモンモードフィルタ、チップビーズなど様々な種類のものが存在するが、いずれも表面実装型のもの（表面実装型チップ部品）が主流である（特許文献１〜４参照）。
【０００３】
表面実装型チップ部品は、次の手順により回路基板に実装される。まず、回路基板上の電極パターンにクリーム状の半田を供給し、その上にチップ部品を載置する。そして、一括リフローを行うことにより半田を溶融させ、回路基板上の電極パターン及びチップ部品上の端子電極に半田を広げる。これにより、チップ部品が回路基板に対して電気的に接続されるとともに、機械的に固定される。
【０００４】
近年においては、表面実装型チップ部品の小型化が進んでおり、製品によっては重量が非常に軽いものが存在する。このような小型のチップ部品を回路基板に実装する場合、リフロー時に溶融した半田の表面張力によって、チップ部品が９０度回転するという現象が生じることがあった。回転したチップ部品は、回路基板との正しい電気的接続がなされていないことから、接続不良となってしまう。
【特許文献１】特開２００５−２２３２８０号公報
【特許文献２】特開２００２−３６７８５２号公報
【特許文献３】特開２００２−３６７８５１号公報
【特許文献４】特開平１１−１０３２２９号公報
【特許文献５】特開平６−２０４１００号公報
【特許文献６】特開２００５−８５９９７号公報
【特許文献７】特開２００７−１６５４７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明者らは、リフロー時にチップ部品が９０度回転する現象について研究を重ね、これを防止する方法を提案した。本発明者らが提案した表面実装型チップ部品は、実装時において回路基板と平行となる実装面と、実装面に対して垂直な側面とを有し、実装面に形成された端子電極の幅が、側面に形成された端子電極の幅よりも広いという特徴を有している。これにより、実装面に形成された端子電極の面積が拡大され、側面に形成された端子電極の面積が縮小されることから、リフロー時における下方向へのモーメントが相対的に強くなり、チップ部品の回転が効果的に防止される。
【０００６】
ここで、端子電極の形成方法としては、スパッタリング法が用いられることがある（特許文献５〜７参照）。しかしながら、実装面に形成された端子電極と側面に形成された端子電極は確実に短絡状態とする必要があることから、実装面に対するスパッタリング及び側面に対するスパッタリングにおいては、スパッタマスクの開口をこれら実装面及び側面からはみ出すように配置する必要がある。図１０はこれを説明するための図であり、（ａ）は実装面１０２にスパッタリングする際のスパッタマスクの位置を示す略平面図、（ｂ）は側面１０４にスパッタリングする際のスパッタマスクの位置を示す略平面図である。
【０００７】
図１０（ａ）に示すように、実装面１０２に端子電極を形成する際には、実装面１０２に形成すべき端子電極の幅Ｗ１１と同じ幅の開口１０６ａを持ったスパッタマスク１０６を用い、開口１０６ａの一部を実装面１０２と側面１０４との所定の角部１１０に位置させる。つまり、開口１０６ａの一部が実装面１０２からはみ出すように配置する。この状態でスパッタリングを行うことにより、実装面１０２だけでなく、所定の角部１１０にも端子電極が形成される。
【０００８】
同様に、側面１０４に端子電極を形成する際には、図１０（ｂ）に示すように、側面１０４に形成すべき端子電極の幅Ｗ１２と同じ幅の開口１０８ａを持ったスパッタマスク１０８を用い、開口１０８ａの一部を上記角部１１０に位置させる。つまり、開口１０８ａの一部が側面１０４からはみ出すように配置する。この状態でスパッタリングを行うことにより、側面１０４だけでなく角部１１０にも端子電極が形成される。
【０００９】
このようにして実装面１０２及び側面１０４に対してそれぞれスパッタリングを行うことにより、実装面１０２及び側面１０４に亘って一続きの連続した端子電極が形成されることになる。
【００１０】
しかしながら、スパッタマスクの開口１０６ａ，１０８ａの一部を実装面１０２及び側面１０４からはみ出すように配置すると、ターゲット物質の回り込みによって、他方の面にも僅かなスパッタ膜が形成されてしまう。つまり、実装面１０２に対するスパッタリングにおいて側面１０４にも僅かなスパッタ膜が形成され、側面１０４に対するスパッタリングにおいて実装面１０２にも僅かなスパッタ膜が形成される。このようなターゲット物質の回り込みにより形成されるスパッタ膜は、実装面１０２に形成すべき端子電極の幅Ｗ１１と、側面１０４に形成すべき端子電極の幅Ｗ１２が同じであれば実害はない。
【００１１】
しかしながら、上述のように、実装面１０２に形成される端子電極の幅Ｗ１１を、側面１０４に形成される端子電極の幅Ｗ１２よりも広くする場合、側面１０４に意図しないスパッタ膜が形成されてしまい、端子電極が設計と異なる形状となってしまう。図１１はこの状態を説明するための模式的な斜視図であり、実装面１０２には幅Ｗ１１を持った端子電極１１２が正しく形成される一方、側面１０４に形成される端子電極１１４は、実装面１０２から離れた部分においては設計値通りの幅Ｗ１２を有しているものの、実装面１０２に近づくにつれてその幅が広くなり、角部１１０においてはほぼ幅Ｗ１１まで広がっている。
【００１２】
その結果、側面１０４に形成された端子電極１１４の面積が不必要に拡大されることから、リフロー時における横方向へのモーメントが増大し、チップ部品の回転が生じやすくなってしまう。
【００１３】
以上、表面実装型チップ部品における問題点を例に説明したが、ターゲット物質の回り込みによる意図しないスパッタ膜は、隣接する２つの面に形成すべき端子電極の幅が異なる場合には必然的に生じる。例えば、上記の例とは逆に、端子電極１１２の幅Ｗ１１が端子電極１１４の幅Ｗ１２よりも狭い場合には、実装面１０２に意図しないスパッタ膜が形成される。このように、ターゲット物質の回り込みにより意図しないスパッタ膜が形成されると、端子電極が設計と異なる形状になり、ショート不良など種々の不具合を生じさせる原因となる。このように、上記の問題は、表面実装型チップ部品に限らず、広くチップ型電子部品全般において生じうる問題である。
【００１４】
本発明は、このような技術的課題の所在に基づきなされたものであって、ターゲット物質の回り込みによって他の面に形成されるスパッタ膜の影響が低減されたチップ型電子部品の製造方法を提供することを目的とする。また、本発明は、このような方法により作製されたチップ型電子部品を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明によるチップ型電子部品の製造方法は、少なくとも第１の面及び前記第１の面と隣接する第２の面に端子電極が形成されたチップ型電子部品の製造方法であって、第１の幅を有する本体パターン及び前記第１の幅よりも狭い第２の幅を有する突出パターンを含む開口を持った第１のスパッタマスクを用い、前記本体パターンの全面を前記第１の面上に位置させ、前記突出パターンの一部を前記第１の面と前記第２の面との所定の角部に位置させた状態で、前記第１の面に前記端子電極をスパッタリングする工程と、前記第１の幅よりも狭い第３の幅を有する開口を持った第２のスパッタマスクを用い、前記開口の一部を前記所定の角部に位置させた状態で、前記第２の面に前記端子電極をスパッタリングする工程とを備えることを特徴とする。これら２つの工程は、その順序を問わない。
【００１６】
本発明によれば、第１のスパッタマスクが幅の広い本体パターン及び幅の狭い突出パターンからなる開口を有していることから、第１の面に対するスパッタリングにおいて第２の面への回り込みの影響を低減することが可能となる。
【００１７】
本発明において第２の幅は、第３の幅以下であることが好ましい。これによれば、ターゲット物質の回り込みによる第２の面への意図しないスパッタ膜の形成を防止することが可能となる。特に、第２の幅を第３の幅よりも狭くすれば、第１のスパッタマスクと第２のスパッタマスクの位置にズレが生じても、第２の面への意図しないスパッタ膜の形成を防止することが可能となる。
【００１８】
第１の面は、実装時において回路基板と平行となる実装面であることが好ましい。これによれば、リフロー時におけるチップ部品の起き上がりを防止することが可能となる。
【００１９】
本発明によるチップ型電子部品の製造方法は、端子電極にメッキを施す工程をさらに備えることが好ましい。これによれば、端子電極の電気抵抗を十分に低減することが可能となる。
【００２０】
また、本発明によるチップ型電子部品は、第１の面と、前記第１の面と隣接する第２の面と、前記第１の面に形成された第１の端子電極と、前記第２の面に形成された第２の端子電極とを備え、前記第１の端子電極と前記第２の端子電極が前記第１の面と前記第２の面との所定の角部において短絡されているチップ型電子部品であって、前記第１の端子電極は、第１の幅を有する本体部及び前記第１の幅よりも狭い第２の幅を有する突出部を有し、前記突出部が前記所定の角部を介して前記第２の端子電極に接続されており、前記第２の端子電極は、前記第１の幅よりも狭い第３の幅を有していることを特徴とする。
【００２１】
本発明において、第１の面は実装時において回路基板と平行となる実装面であり、第２の面は実装面に対して垂直な側面であり、重量が３ｍｇ以下であり、第１の面及びこれと平行な第３の面との距離をＴとし、第２の面及びこれと平行な第４の面との距離をＷとした場合、Ｔ／Ｗ≧０．６であり、第１の面に形成された端子電極の合計面積が、第２の面に形成された端子電極の合計面積よりも大きいことが好ましい。
【００２２】
これによれば、リフロー時における起き上がり現象が生じやすい条件を持った表面実装型のチップ型電子部品において、表面張力による下方向への力が強くなり、横方向への力が弱くなる。これにより、リフロー時における起き上がり現象を防止することが可能となる。
【発明の効果】
【００２３】
このように、本発明によれば、スパッタリング時におけるターゲット物質の回り込みの影響が低減されることから、端子電極をほぼ設計通りの形状とすることができる。このため、例えば、リフロー時における起き上がり現象が防止された小型の表面実装型チップ部品を提供することが可能となる。
【００２４】
リフロー時における起き上がり現象は、重量が１ｍｇ以下である製品や、Ｔ／Ｗ≧０．８である製品において極めて顕著となることから、本発明はこのような製品に適用することが特に好ましい。
【発明を実施するための最良の形態】
【００２５】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００２６】
図１は、本発明の好ましい実施形態による表面実装型のチップ型電子部品（表面実装型チップ部品）１０の構造を示す略斜視図である。
【００２７】
図１に示すように、本実施形態による表面実装型チップ部品１０は、互いに平行な第１及び第２の実装面２１，２２と、第１及び第２の実装面２１，２２に対して垂直な第１〜第４の側面３１〜３４とを備えている。
【００２８】
第１及び第２の実装面２１，２２は、実装時においていずれか一方が回路基板と向き合う底面となり、他方が上面となる。第１の実装面２１には端子電極４１ａ〜４４ａが設けられており、第２の実装面２２には端子電極４１ｃ〜４４ｃが設けられている。第１の実装面２１に設けられた端子電極４１ａ〜４４ａと、第２の実装面２２に設けられた端子電極４１ｃ〜４４ｃとは、実質的に同じパターンを有している。このため、実装時においていずれの実装面を回路基板側に向けても構わない。図１に示すように、第１の実装面２１と第２の実装面２２との距離、すなわち高さは、Ｔと定義される。
【００２９】
第１及び第２の側面３１，３２は、第１及び第２の実装面２１，２２に対して垂直であり互いに平行な面である。第１の側面３１には端子電極４１ｂ，４２ｂが設けられており、第２の側面３２には端子電極４３ｂ，４４ｂが設けられている。第１の側面３１に設けられた端子電極４１ｂ，４２ｂと、第２の側面３２に設けられた端子電極４３ｂ，４４ｂとは、実質的に同じパターンを有している。このため、実装時において第１及び第２の側面３１，３２は交換可能である。図１に示すように、第１の側面３１と第２の側面３２との距離は、Ｗと定義される。
【００３０】
第３及び第４の側面３３，３４は、第１及び第２の実装面２１，２２並びに第１及び第２の側面３１，３２に対して垂直であり、互いに平行な面である。第３及び第４の側面３３，３４には、端子電極は設けられていない。図１に示すように、第３の側面３３と第４の側面３４との距離は、Ｌと定義される。
【００３１】
図１に示すように、端子電極４１ａ，４１ｂ，４１ｃ（端子電極４１と総称することがある）は一つの連続した端子電極であり、端子電極４２ａ，４２ｂ，４２ｃ（端子電極４２と総称することがある）は一つの連続した端子電極であり、端子電極４３ａ，４３ｂ，４３ｃ（端子電極４３と総称することがある）は一つの連続した端子電極であり、端子電極４４ａ，４４ｂ，４４ｃ（端子電極４４と総称することがある）は一つの連続した端子電極である。したがって、本実施形態による表面実装型チップ部品１０は、４端子型のチップ部品である。
【００３２】
第１及び第２の実装面２１，２２に設けられた端子電極は、いずれも電極幅ｗ１を有する本体部Ａと、電極幅ｗ１よりも狭い電極幅ｗ２を有する突出部Ｂとを有している。ここで、「電極幅」とは、距離Ｌを定義する方向における端子電極の幅を指す。本体部Ａは、実装面２１，２２と側面３１，３２との角部６０から僅かに離れた位置に形成されている一方、突出部Ｂは、角部６０に接して設けられている。このため、端子電極４１ａ〜４４ａ，４１ｃ〜４４ｃは、必ず突出部Ｂにて角部６０と接触することになる。
【００３３】
また、第１及び第２の側面３１，３２に形成された端子電極は、いずれも電極幅ｗ１よりも狭い電極幅ｗ３を有しており、角部６０を介して、第１及び第２の実装面２１，２２に設けられた対応する端子電極の突出部Ｂに接続されている。電極幅ｗ２とｗ３との関係については特に限定されないが、
ｗ２≦ｗ３
であることが好ましく、
ｗ２＜ｗ３
であることがより好ましい。
【００３４】
このように、第１及び第２の実装面２１，２２に形成された端子電極の本体部Ａにおける電極幅ｗ１が、第１及び第２の側面３１，３２に形成された端子電極の電極幅ｗ３よりも広く設定されていることから、第１及び第２の実装面２１，２２における端子電極の面積をより広くする一方で、第１又は第２の側面３１，３２における端子電極の面積をより狭くすることができる。これにより、リフロー時において半田が溶融した際、表面張力による下方向への力が強くなる一方、横方向への力が弱くなることから、起き上がり現象が防止される。
【００３５】
より具体的には、第１の実装面２１又は第２の実装面２２に形成された端子電極の合計面積が、第１の側面３１に形成された端子電極の合計面積よりも大きく、且つ、第２の側面３２に形成された端子電極の合計面積よりも大きく設定されていることが好ましい。この点については、追って詳述する。
【００３６】
本実施形態による表面実装型チップ部品１０の種類については特に限定されないが、一例として、コモンモードフィルタを挙げることができる。この場合、図２に示すように、端子電極４１と端子電極４３との間に形成されるコイルＣ１と、端子電極４２と端子電極４４との間に形成されるコイルＣ２とが磁気結合した回路構成となる。
【００３７】
次に、本実施形態による表面実装型チップ部品１０の製造方法について説明する。
【００３８】
図３は、表面実装型チップ部品１０の製造工程を示すフローチャートである。
【００３９】
図３に示すように、表面実装型チップ部品１０の製造においては、まず、チップ部品本体を作製する（ステップＳ１）。チップ部品本体の具体的な製造方法は、作製すべき表面実装型チップ部品１０の種類によって異なる。一例として、図４に示すように、所定の回路パターンが形成された積層部７０を作製し、その上下を磁性体基板７１，７２によって挟み込めばよい。作製すべき表面実装型チップ部品１０がコモンモードフィルタであれば、図２に示したコイルＣ１，Ｃ２が積層部７０に形成されることになる。積層部７０に形成された回路パターンの端子８０は、側面３１，３２にて露出する。また、磁性体基板７１の下面及び磁性体基板７２の上面は、それぞれ第１及び第２の実装面２１，２２となる。
【００４０】
次に、図５（ａ）に示すスパッタマスク２０６を用いて、実装面２２に対するスパッタリングを行う（ステップＳ２）。図５（ａ）に示すスパッタマスク２０６は、図１０（ａ）に示したスパッタマスク１０６とは異なり、幅ｗ１を有する本体パターン２０６ａと、幅ｗ１よりも狭い幅ｗ２を有する突出パターン２０６ｂを含む開口を有している。このような開口を有するスパッタマスク２０６を用い、本体パターン２０６ａの全面を実装面２２上に位置させ、突出パターン２０６ｂの一部を実装面２２と側面３１，３２との所定の角部６０に位置させた状態で、スパッタリングを行う。つまり、突出パターン２０６ｂの一部が実装面２２からはみ出すようスパッタマスク２０６を配置した状態でスパッタリングを行う。
【００４１】
これにより、図６に示すように、チップ部品本体の実装面２２には、電極幅ｗ１を有する本体部Ａと、電極幅ｗ２を有する突出部Ｂとからなる端子電極４１ｃ〜４４ｃが形成される。また、突出パターン２０６ｂの一部が実装面２２からはみ出した状態でスパッタリングを行っていることから、実装面２２だけでなく、所定の角部６０にも端子電極が形成される。この時、ターゲット物質の回り込みによって側面３１，３２にも僅かなスパッタ膜が形成されるが、ｗ２≦ｗ３に設定されている場合、その後の工程において端子電極を形成すべき部分にのみスパッタ膜が形成されることになるため、側面上の端子電極の面積が増大することはない。
【００４２】
特に、ｗ２＜ｗ３に設定されていれば、後述する側面３１，３２へのスパッタリングにおいてスパッタマスクに多少のずれが生じたとしても、側面における端子電極の面積が増大することがない。
【００４３】
上記のステップＳ２は、反対側の実装面２１に対しても行う。これにより、実装面２１には、電極幅ｗ１を有する本体部Ａと、電極幅ｗ２を有する突出部Ｂとからなる端子電極４１ａ〜４４ａが形成される。
【００４４】
次に、図５（ｂ）に示すスパッタマスク２０８を用いて、側面３１に対するスパッタリングを行う（ステップＳ３）。図５（ｂ）に示すスパッタマスク２０８は、図１０（ｂ）に示したスパッタマスク１０８と同様であり、幅ｗ３の開口２０８ａを有している。このような開口を有するスパッタマスク２０８を用い、端子８０の少なくとも一部を露出させるとともに、開口２０８ａの一部を角部６０に位置させた状態でスパッタリングを行う。つまり、開口２０８ａの一部が側面３１からはみ出すようスパッタマスク２０８を配置した状態でスパッタリングを行う。
【００４５】
これにより、チップ部品本体の側面３１には、電極幅ｗ３を有する端子電極４１ｂ，４２ｂが形成される。また、開口２０８ａの一部が側面３１からはみ出した状態でスパッタリングを行っていることから、側面３１だけでなく角部６０にも端子電極が形成され、これにより、側面３１上の端子電極４１ｂ，４２ｂと、実装面２１，２２上の端子電極４１ａ〜４４ａ，４１ｃ〜４４ｃとが電気的に確実に接続される。
【００４６】
ここで、ｗ２＜ｗ３に設定されている場合、ターゲット物質の回り込みによって実装面２１，２２には新たなスパッタ膜が形成される。しかしながら、このスパッタ膜は実装面２１，２２上の端子電極の面積を増大させる方向に作用することから、実質的に悪影響はない。
【００４７】
上記のステップＳ３は、側面３２に対しても行う。これにより、図１に示す電極パターンが全て形成されることになる。
【００４８】
尚、実装面に対するスパッタリング（ステップＳ２）と側面に対するスパッタリング（ステップＳ３）は、順序が逆であっても構わないし、これら４面（実装面２１，２２及び側面３１，３２）へのスパッタリングは、いかなる順序で行っても構わない。
【００４９】
そして、スパッタリングによって形成された電極パターンを給電体としてメッキ処理を行うことにより、本実施形態による表面実装型チップ部品１０が完成する（ステップＳ４）。メッキ処理を行うことは必須ではないが、メッキ処理を行うと導体厚が大幅に増大することから、端子電極の抵抗値を低減することが可能となる。
【００５０】
このように、本実施形態によれば、幅の狭い突出パターン２０６ｂの一部が実装面２１，２２からはみ出すように配置した状態で、実装面２１，２２に対するスパッタリングを行っていることから、ターゲット物質の回り込みにより側面３１，３２に形成されるスパッタ膜の幅を縮小することが可能となる。しかも、ターゲット物質の回り込みによってスパッタ膜が形成される部分は、その後の工程（ステップＳ３）で端子電極を形成すべき部分であることから、側面３１，３２上の端子電極の面積が増大することがない。このため、チップ部品の起き上がり現象を効果的に抑制することが可能となる。
【００５１】
ここで、チップ部品の起き上がり現象について説明する。
【００５２】
図７は、リフロー時において半田が溶融した際に生じる力のモーメントを説明するための図であり、（ａ）は濡れ性が良好な場合、（ｂ）は濡れ性が良好でない場合を示している。
【００５３】
図７（ａ），（ｂ）に示すように、チップ部品１０には自重が存在するため、リフロー前の状態においては、下方向へのモーメントＦｇのみが実質的に作用している。このため、チップ部品１０は自重によって回路基板５０に載置された状態である。これに加え、リフローによって半田５１が溶融すると、溶融した半田５１の表面張力によるモーメントが発生する。半田５１の表面張力によるモーメントは、端子電極４１ａ（及び４２ａ）との接触によるモーメントＦｅ１と、端子電極４３ａ（及び４４ａ）との接触によるモーメントＦｅ２と、端子電極４１ｂ（及び４２ｂ）との接触によるモーメントＦｓ１と、端子電極４３ｂ（及び４４ｂ）との接触によるモーメントＦｓ２とが含まれる。モーメントＦｅ１，Ｆｅ２は下方向に作用する力のモーメントであり、モーメントＦｓ１，Ｆｓ２は横方向に作用する力のモーメントである。
【００５４】
この時、半田５１の濡れ性が良好である場合には、図７（ａ）に示すように、横方向のモーメントＦｓ１，Ｆｓ２は実質的に均等であることから、チップ部品１０がこれらのモーメントによって動くことはない。このため、端子電極４１（及び４２）と回路基板上の電極パターン５２が電気的に接続され、端子電極４３（及び４４）と回路基板上の電極パターン５３が電気的に接続されることになる。
【００５５】
しかしながら、半田５１の濡れ性が良好でなく、モーメントＦｓ２が作用していない場合には、図７（ｂ）に示すように、横方向にはモーメントＦｓ１のみが作用することになる。このため、チップ部品１０の重量が軽い場合（モーメントＦｇが小さい場合）や、距離Ｔと距離Ｗとの関係Ｔ／Ｗが大きい場合には、横方向にはモーメントＦｓ１によってチップ部品１０が起き上がり、図８に示すように９０度回転してしまう。その結果、端子電極４３（及び４４）と電極パターン５３とが接続されない状態となる。すなわち、接続不良となってしまう。
【００５６】
これがチップ部品の起き上がり現象であり、チップ部品１０の重量が軽いほど生じやすい。本発明者らの研究によれば、重量が３ｍｇを超える製品では起き上がり現象はほとんど生じないのに対し、重量が３ｍｇ以下の製品では重量が軽くなればなるほど起き上がり現象の発生確率が高まり、重量が１ｍｇ以下になると起き上がり現象の発生が極めて顕著となることが分かった。
【００５７】
但し、重量が３ｍｇ以下の製品であっても、Ｔ／Ｗ＜０．６であれば起き上がり現象はほとんど発生しないことも判明した。これは、Ｔに対してＷが十分に大きければ、重心が低いため、姿勢が安定するためである。これに対し、Ｔ／Ｗ≧０．６である場合には、断面形状が正方形に近くなるため重心が高くなり、起き上がり現象が発生してしまうものと考えられる。特に、Ｔ／Ｗ≧０．８である製品では、より重心が高くなることから、起き上がり現象の発生が極めて顕著となることも判明した。
【００５８】
以上を総合すれば、起き上がり現象は、重量が３ｍｇ以下であり、且つ、Ｔ／Ｗ≧０．６である製品において発生することが分かる。
【００５９】
このような起き上がり現象の発生を防止すべく、本実施形態では、第１の実装面２１又は第２の実装面２２に形成された端子電極の合計面積が、第１の側面３１に形成された端子電極の合計面積よりも大きく、且つ、第２の側面３２に形成された端子電極の合計面積よりも大きく設定されている。
【００６０】
具体的に説明すると、図１に示すように、第１の実装面２１に形成された端子電極４１ａ〜４４ａの本体部Ａはいずれも電極幅がｗ１であり、電極長がｗ４であることから、第１の実装面２１における端子電極の合計面積Ｓ１（突出部Ｂを除く）は、
Ｓ１＝４×ｗ１×ｗ４
となる。ここで、「電極長」とは、Ｗ又はＴを定義する方向における長さを指す。第２の実装面２２に形成された端子電極４１ｃ〜４４ｃの合計面積も同じである。
【００６１】
一方、第１の側面３１に形成された端子電極４１ｂ，４２ｂはいずれも電極幅がｗ３であり、電極長がＴであることから、第１の側面３１における端子電極の合計面積Ｓ２は、
Ｓ２＝２×ｗ３×Ｔ
となる。第２の側面３２に形成された端子電極４３ｂ，４４ｂの合計面積も同じである。
【００６２】
そして、本実施形態においてはＳ１＞Ｓ２に設定されており、これによって下方向のモーメントＦｅ１，Ｆｅ２を増大させる一方、横方向のモーメントＦｓ１，Ｆｓ２を低減させている。その結果、図７（ｂ）に示したように、半田の濡れ性が良好でないために横方向のモーメントＦｓ１のみ（又はＦｓ２のみ）が作用した場合であっても、起き上がり現象が生じにくくなる。
【００６３】
このため、本実施形態による表面実装型チップ部品１０は、起き上がり現象による接続不良を生じさせることなく、重量を３ｍｇ以下、特に１ｍｇ以下とすることが可能となり、形状をＴ／Ｗ≧０．６、特にＴ／Ｗ≧０．８とすることが可能となる。
【００６４】
また、端子電極の電極形状は、ターゲット物質の回り込みによって、実際には設計とやや異なる形状となるが、上述の通り、本実施形態では図５（ａ）に示す形状を持ったスパッタマスク２０６を用いていることから、側面３１，３２に形成される端子電極の面積増大を防止することが可能となる。
【００６５】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００６６】
例えば、上記実施形態による表面実装型チップ部品１０は、４端子型のチップ部品であるが、本発明の対象がこれに限定されるものではない。また、本発明の対象が表面実装型チップ部品に限定されるものではなく、広くチップ型電子部品全般に適用することが可能である。
【００６７】
また、上記実施形態による表面実装型チップ部品１０では、第３及び第４の側面３３，３４に端子電極が形成されていないが、ここに端子電極が形成されていても構わない。
【００６８】
さらに、上記実施形態による表面実装型チップ部品１０では、第１の実装面２１と第２の実装面２２の両方に端子電極が形成されているが、これらの少なくとも一方に端子電極が形成されていれば足りる。同様に、上記実施形態による表面実装型チップ部品１０では、第１の側面３１と第２の側面３２の両方に端子電極が形成されているが、これらの少なくとも一方に端子電極が形成されていれば足りる。
【００６９】
また、端子電極を構成する本体部Ａと突出部Ｂの形状についても特に限定されず、例えば、図９（ａ）〜（ｄ）に示す形状とすることも可能である。
【００７０】
さらに、上記実施形態では、実装面に対するスパッタリング及び側面に対するスパッタリングの両方において、スパッタマスクの開口をこれら実装面及び側面からはみ出すように配置している。しかしながら、実装面に形成される端子電極と側面に形成される端子電極とが確実に短絡される限り、実装面に対するスパッタリング及び側面に対するスパッタリングの少なくとも一方において、スパッタマスクの開口をこれら実装面又は側面からはみ出すように配置し、他方のスパッタリングにおいてはスパッタマスクの開口端部と角部とほぼ一致させた状態でスパッタリングしても構わない。
【図面の簡単な説明】
【００７１】
【図１】本発明の好ましい実施形態による表面実装型のチップ型電子部品（表面実装型チップ部品）１０の構造を示す略斜視図である。
【図２】表面実装型チップ部品１０の回路図である。
【図３】表面実装型チップ部品１０の製造工程を示すフローチャートである。
【図４】チップ部品本体の構造を示す略斜視図である。
【図５】実施形態にて用いるスパッタマスクの構造を示す平面図であり、（ａ）は実装面２２にスパッタリングする際に用いるスパッタマスク２０６の構造を示す略平面図、（ｂ）は側面３１にスパッタリングする際に用いるスパッタマスク２０８の構造を示す略平面図である。
【図６】チップ部品本体の実装面に端子電極が形成された状態を示す略斜視図である。
【図７】リフロー時において半田が溶融した際に生じる力のモーメントを説明するための図であり、（ａ）は濡れ性が良好な場合、（ｂ）は濡れ性が良好でない場合を示している。
【図８】立ち上がり現象が発生した状態を示す図である。
【図９】変形例による端子電極の形状を示す模式図である。
【図１０】従来のスパッタマスクの構造を示す平面図であり、（ａ）は実装面１０２にスパッタリングする際に用いるスパッタマスク１０６の構造を示す略平面図、（ｂ）は側面１０４にスパッタリングする際に用いるスパッタマスク１０８の構造を示す略平面図である。
【図１１】従来の表面実装型チップ部品の構造を示す略斜視図である。
【符号の説明】
【００７２】
１０      表面実装型チップ部品
２１，２２，１０２    実装面
３１〜３４，１０４    側面
４１ａ〜４４ａ，４１ｂ〜４４ｂ，４１ｃ〜４４ｃ，１１２，１１４    端子電極
５０      回路基板
５１      半田
５２，５３    電極パターン
６０，１１０    角部
７０      積層部
７１，７２    磁性体基板
８０      端子
１０６，１０８，１０６，２０８    スパッタマスク
１０６ａ，１０８ａ，２０８ｂ    開口
２０６ａ    本体パターン
２０６ｂ    突出パターン
Ｃ１，Ｃ２    コイル
【図１】
0004962193.tif 000002
【図２】
0004962193.tif 000003
【図３】
0004962193.tif 000004
【図４】
0004962193.tif 000005
【図５】
0004962193.tif 000006
【図６】
0004962193.tif 000007
【図７】
0004962193.tif 000008
【図８】
0004962193.tif 000009
【図９】
0004962193.tif 000010
【図１０】
0004962193.tif 000011
【図１１】
0004962193.tif 000012