(57)【特許請求の範囲】
【請求項１】
スキャン信号を順次に出力するシフトレジスタ部と、
前記スキャン信号に基づいて、通常ゲート信号と反転ゲート信号を生成し、前記通常ゲート信号と前記反転ゲート信号のチャージシェア動作を制御して、チャージシェア電圧により立ち上がる立ち上がりエッジと、チャージシェア電圧により立ち下がる立ち下がりエッジとを有する出力ゲート信号を生成するゲート信号生成部とを有することを特徴とするゲート駆動回路。
【請求項２】
前記出力ゲート信号は、前記チャージシェア電圧により立ち上がった後、前記通常ゲート信号によりさらに立ち上がって“ハイ”状態に達するとともに、前記チャージシェア電圧により立ち下がった後、前記通常ゲート信号によりさらに立ち下がって“ロウ”状態に達することを特徴とする請求項１に記載のゲート駆動回路。
【請求項３】
前記チャージシェア電圧は、前記通常ゲート信号と前記反転ゲート信号との中間レベルを有することを特徴とする請求項２に記載のゲート駆動回路。
【請求項４】
前記ゲート信号生成部は、前記スキャン信号に基づいて、位相が反対の一対の出力信号を生成する第１及び第２の論理演算回路部と、
前記第１及び第２の論理演算回路部の出力信号をレベルシフトする第１及び第２のレベルシフタ部と、
前記第１及び第２のレベルシフタ部の出力信号をバッファリングする第１及び第２の出力バッファ部と、
前記第１の出力バッファ部から出力された通常ゲート信号と前記第２の出力バッファ部から出力された反転ゲート信号とのチャージシェア動作を制御するチャージシェア回路部とを含むことを特徴とする請求項１に記載のゲート駆動回路。
【請求項５】
前記第１の論理演算回路部は、前記スキャン信号と外部からのゲートオン制御信号を反転してなる反転ゲートオン制御信号をＡＮＤ論理演算して出力するＡＮＤゲートを含み、
前記第２の論理演算回路部は、前記スキャン信号と外部からのゲートオン制御信号を反転してなる反転ゲートオン制御信号をＮＡＮＤ論理演算して出力するＮＡＮＤゲートを含むことを特徴とする請求項４に記載のゲート駆動回路。
【請求項６】
前記チャージシェア回路部は、前記通常ゲート信号が充電される第１のキャパシタと、
前記第１のキャパシタとキャパシタンスを共有し、前記反転ゲート信号が充電される第２のキャパシタと、
前記反転ゲート信号の前記第２のキャパシタへの入力をスイッチングする第１のスイッチング素子と、
前記第１及び第２のキャパシタに充電された電圧の出力をスイッチングする第２のスイッチング素子とを含むことを特徴とする請求項４に記載のゲート駆動回路。
【請求項７】
前記第１のスイッチング素子としてはＮ−ＭＯＳトランジスタが用いられ、前記第２のスイッチング素子としてはＰ−ＭＯＳトランジスタが用いられることを特徴とする請求項６に記載のゲート駆動回路。
【請求項８】
前記第１及び第２のスイッチング素子は、スイッチング信号により制御されて互いに反対のスイッチング動作を行うことを特徴とする請求項７に記載のゲート駆動回路。
【請求項９】
前記スイッチング信号は、前記通常ゲート信号の立ち上がりエッジ及び立ち下がりエッジにおいて、前記第１及び第２のキャパシタのチャージシェア動作が行われるように前記第１及び第２のスイッチング素子を制御することを特徴とする請求項８に記載のゲート駆動回路。
【請求項１０】
前記スイッチング信号は、外部からのゲートオン制御信号と外部からの遅延ゲートオン制御信号とをＸＯＲ論理演算して生成したものであることを特徴とする請求項８に記載のゲート駆動回路。
【請求項１１】
スキャン信号を順次に生成するステップと、
前記スキャン信号に基づいて、通常ゲート信号と反転ゲート信号を生成するステップと、
前記通常ゲート信号と前記反転ゲート信号のチャージシェア動作を制御して、チャージシェア電圧により立ち上がった後、前記通常ゲート信号によりさらに立ち上がって“ハイ”状態に達すると共に、チャージシェア電圧により立ち下がった後、通常ゲート信号によりさらに立ち下がって“ロウ”状態に達する出力ゲート信号を生成するステップと、
前記出力ゲート信号を表示パネルのゲート線に印加するステップとを有することを特徴とする表示装置の駆動方法。
【請求項１２】
前記スキャン信号は、ゲートクロック信号に同期され、１水平周期を有することを特徴とする請求項１１に記載の表示装置の駆動方法。
【請求項１３】
前記出力ゲート信号を生成するステップは、前記スキャン信号と外部からのゲートオン制御信号を論理演算して位相が反対の一対の出力信号を生成するステップと、
前記一対の出力信号を前記表示パネルの画素駆動に適するようにレベルシフトするステップとを含むことを特徴とする請求項１１に記載の表示装置の駆動方法。
【請求項１４】
前記一対の出力信号は、前記スキャン信号と外部からのゲートオン制御信号を反転してなる反転ゲートオン制御信号をＡＮＤ論理演算して生成した出力信号と、前記スキャン信号と外部からのゲートオン制御信号を反転してなる反転ゲートオン制御信号をＮＡＮＤ論理演算して生成した出力信号とを含むことを特徴とする請求項１３に記載の表示装置の駆動方法。
【請求項１５】
前記一対の出力信号は、“ハイ”区間をゲートオン電圧にレベルシフトし、“ロウ”区間をゲートオフ電圧にレベルシフトすることを特徴とする請求項１３に記載の表示装置の駆動方法。
【請求項１６】
前記チャージシェア動作は、外部からのゲートオン制御信号と外部からの遅延ゲートオン制御信号とをＸＯＲ論理演算して生成したスイッチング信号によって“ハイ”区間において行われるように制御されることを特徴とする請求項１１に記載の表示装置の駆動方法。
【請求項１７】
前記チャージシェア電圧は、前記通常ゲート信号と前記反転ゲート信号との中間レベルを有することを特徴とする請求項１１に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はゲート駆動回路及びこれを備える表示装置の駆動方法に係り、さらに詳しくは、位相が反対の一対のゲート信号を生成した後、これらのチャージシェアを通じて立ち上がりエッジ及び立ち下がりエッジにおいて電圧レベルが段階的に変わるような出力ゲート信号を与えることができるゲート駆動回路及びこれを備える表示装置の駆動方法に関する。
【背景技術】
【０００２】
表示装置の一種である液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）は、液晶分子の光学的な異方性及び偏光板の偏光特性を用いて光源から入射する光の透過量を調節することにより画像を具現するディスプレイ素子であって、軽量薄型化、高解像度化及び大画面化を実現することができる点、及び消費電力が小さい点から、近年、その応用範囲が急速で拡大されつつある。
【０００３】
この種の液晶表示装置は、画像を表示する表示領域と、表示領域の外側に設けられて表示領域に電気的な信号を印加する周辺領域とにより構成されている。このとき、周辺領域には、表示領域に形成された複数の画素を駆動するための複数の駆動チップが設けられていてもよい。例えば、各画素に走査信号、すなわち、ゲート信号を印加するためのゲート駆動チップと、各画素に画像信号、すなわち、データ信号を印加するためのデータ駆動チップとが設けられていてもよい。
【０００４】
このとき、ゲート駆動チップから印加されたゲート信号は、ゲート線を介してライン単位で接続された複数の画素に送られる。このため、ゲート駆動チップから遠ざかるにつれて、ゲート線そのものの抵抗（Ｒ）とゲート線そのものの面積とにより発生する寄生容量（Ｃ）が増えるため、これらの両値の積により決められる時定数（γ＝ＲＣ）分だけゲート信号の遅延が生じる。すなわち、ゲート駆動チップから遠ざかるにつれて、最初には矩形に近かったゲートパルスが横方向に倒れるような形状に変わってしまう。このため、従来には、通常よりも高い電圧レベルのゲート信号を印加してゲート信号の遅延を防いでいた。
【０００５】
しかしながら、ゲート信号の電圧レベルを高めると、ゲートパルスの立ち上がり時間及び立ち下がり時間が短くなり、しかも、電圧の変動が激しくなって、キックバック電圧が大となるという不都合がある。特に、ゲート駆動チップに近いパネル領域に過度なキックバック電圧が発生して、当該領域に縦方向に白い筋模様が視認されるような現象、すなわち、白抜け現象などの画像表示不良が発生してしまうという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は上記従来の液晶表示装置における問題点に鑑みてなされたものであって、本発明の目的は、位相が反対の一対のゲート信号を生成した後、これらのチャージシェアを通じて立ち上がりエッジ及び立ち下がりエッジにおいて電圧レベルが段階的に変わるように出力ゲート信号を生成することにより、出力ゲート信号の電圧レベルを高めた場合であっても、キックバック電圧が過度に発生することを防ぐことのできるゲート駆動回路及びこれを備える表示装置の駆動方法を提供することにある。
【０００７】
また、本発明の他の目的は、出力ゲート信号の出力レベルを高めて信号遅延を防ぐことができ、しかも、出力ゲート信号の出力レベルが上がるにつれて発生する過度なキックバック電圧による画面表示不良を抑えることのできるゲート駆動回路及びこれを備える表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するためになされた本発明によるゲート駆動回路は、スキャン信号を順次に出力するシフトレジスタ部と、前記スキャン信号に基づいて、通常ゲート信号と反転ゲート信号を生成し、前記通常ゲート信号と前記反転ゲート信号のチャージシェア動作を制御して、チャージシェア電圧により立ち上がる立ち上がりエッジと、チャージシェア電圧により立ち下がる立ち下がりエッジとを有する出力ゲート信号を生成するゲート信号生成部とを有することを特徴とする。
【０００９】
また、好ましくは、前記出力ゲート信号は、前記チャージシェア電圧により立ち上がった後、前記通常ゲート信号によりさらに立ち上がって“ハイ”状態に達し、前記チャージシェア電圧により立ち下がった後、前記通常ゲート信号によりさらに立ち下がって“ロウ”状態に達する。
さらに、好ましくは、前記チャージシェア電圧は、前記通常ゲート信号と前記反転ゲート信号との中間レベルを有する。
さらに、好ましくは、前記ゲート信号生成部は、前記スキャン信号に基づいて、位相が反対の一対の出力信号を生成する第１及び第２の論理演算回路部と、前記第１及び第２の論理演算回路部の出力信号をレベルシフトする第１及び第２のレベルシフタ部と、前記第１及び第２のレベルシフタ部の出力信号をバッファリングする第１及び第２の出力バッファ部と、前記第１の出力バッファ部から出力された通常ゲート信号と前記第２の出力バッファ部から出力された反転ゲート信号とのチャージシェア動作を制御するチャージシェア回路部とを含む。
さらに、好ましくは、前記第１の論理演算回路部は、前記スキャン信号と外部からのゲートオン制御信号を反転してなる反転ゲートオン制御信号をＡＮＤ論理演算して出力するＡＮＤゲートを含み、前記第２の論理演算回路部は、前記スキャン信号と外部からのゲートオン制御信号を反転してなる反転ゲートオン制御信号をＮＡＮＤ論理演算して出力するＮＡＮＤゲートを含む。
【００１０】
さらに、好ましくは、前記チャージシェア回路部は、前記通常ゲート信号が充電される第１のキャパシタと、前記第１のキャパシタとキャパシタンスを共有し、前記反転ゲート信号が充電される第２のキャパシタと、前記反転ゲート信号の前記第２のキャパシタへの入力をスイッチングする第１のスイッチング素子と、前記第１及び第２のキャパシタに充電された電圧の出力をスイッチングする第２のスイッチング素子とを含む。
さらに、好ましくは、前記第１のスイッチング素子としてはＮＭＯＳトランジスタが用いられてもよく、前記第２のスイッチング素子としてはＰＭＯＳトランジスタが用いられてもよい。
さらに、好ましくは、前記第１及び第２のスイッチング素子は、スイッチング信号により制御されて互いに反対のスイッチング動作を行う。
さらに、好ましくは、前記スイッチング信号は、前記通常ゲート信号の立ち上がりエッジ及び立ち下がりエッジにおいて前記第１及び第２のキャパシタのチャージシェア動作が行われるように前記第１及び第２のスイッチング素子を制御する。
さらに、好ましくは、前記スイッチング信号は、外部からのゲートオン制御信号と外部からの遅延ゲートオン制御信号とをＸＯＲ論理演算して生成したものである。
【００１１】
上記目的を達成するためになされた本発明による表示装置の駆動方法は、スキャン信号を順次に生成するステップと、前記スキャン信号に基づいて、通常ゲート信号と反転ゲート信号を生成するステップと、前記通常ゲート信号と前記反転ゲート信号のチャージシェア動作を制御して、チャージシェア電圧により立ち上がった後、前記通常ゲート信号によりさらに立ち上がって“ハイ”状態に達すると共に、チャージシェア電圧により立ち下がった後、通常ゲート信号によりさらに立ち下がって“ロウ”状態に達する出力ゲート信号を生成するステップと、前記出力ゲート信号を表示パネルのゲート線に印加するステップとを有することを特徴とする。
【００１２】
また、好ましくは、前記スキャン信号は、ゲートクロック信号に同期され、１水平周期を有する。
さらに、好ましくは、前記出力ゲート信号を生成するステップは、前記スキャン信号と外部からのゲートオン制御信号を論理演算して位相が反対の一対の出力信号を生成するステップと、前記一対の出力信号を前記表示パネルの画素駆動に適するようにレベルシフトするステップとを含む。
さらに、好ましくは、前記一対の出力信号は、前記スキャン信号と外部からのゲートオン制御信号を反転してなる反転ゲートオン制御信号をＡＮＤ論理演算して生成した出力信号と、前記スキャン信号と外部からのゲートオン制御信号を反転してなる反転ゲートオン制御信号をＮＡＮＤ論理演算して生成した出力信号とを含む。
【００１３】
さらに、好ましくは、前記一対の出力信号は、“ハイ”区間をゲートオン電圧にレベルシフトし、“ロウ”区間をゲートオフ電圧にレベルシフトする。
さらに、好ましくは、前記チャージシェア動作は、外部からのゲートオン制御信号と外部からの遅延ゲートオン制御信号をＸＯＲ論理演算して生成したスイッチング信号によって“ハイ”区間において行われるように制御される。
さらに、好ましくは、前記チャージシェア電圧は、前記通常ゲート信号と前記反転ゲート信号との中間レベルを有する。
【発明の効果】
【００１４】
本発明に係るゲート駆動回路及びこれを備える表示装置の駆動方法によれば、通常ゲート信号と反転ゲート信号のチャージシェアを通じて立ち上がりエッジ及び立ち下がりエッジにおいて出力ゲート信号の電圧レベルが段階的に変わるので、出力ゲート信号の電圧レベルをやや高めた場合であっても、キックバック電圧が過度に発生することを防ぐことができるという効果がある。
また、通常よりも出力ゲート信号の電圧レベルを高めた場合であっても、キックバック電圧が過度に発生しないので、出力ゲート信号の出力レベルを高めて信号遅延を防ぐことができるとともに、出力ゲート信号の出力レベルが上がるにつれて発生する過度なキックバック電圧による画面表示不良を抑えることが可能になるという効果がある。
【発明を実施するための最良の形態】
【００１５】
次に、本発明に係るゲート駆動回路及びこれを備える表示装置の駆動方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
【００１６】
しかし、本発明は後述する実施の形態に限定されるものではなく、相異なる形で実現可能であり、これらの実施の形態は、単に本発明の開示を完全たるものにし、且つ、この技術分野における通常の知識を持った者に発明の範疇を完全に知らせるために与えられるものである。図中、同じ参照符号は同じ構成要素を示す。
【００１７】
図１は、本発明の実施形態による液晶表示装置を示すブロック図である。
図１を参照すると、本発明の実施形態による液晶表示装置は、複数の画素がマトリックス状に配列された液晶表示パネル１００と、画素の動作を制御する液晶駆動回路１０００とを備えている。
【００１８】
液晶表示パネル１００は、一方の方向（概ね行方向）に延びる複数のゲート線（ＧＬ１〜ＧＬｎ）及び他方の方向（概ね列方向）に延びる複数のデータ線（ＤＬ１〜ＤＬｍ）を備え、これらの交差領域ごとに複数の画素が設けられている。各画素には薄膜トランジスタＴＦＴ、液晶キャパシタＣｌｃが設けられ、維持キャパシタＣｓｔがさらに設けられていてもよい。ここで、薄膜トランジスタＴＦＴのゲート電極はゲート線に接続され、ソース電極はデータ線に接続され、ドレイン電極は液晶キャパシタＣｌｃの画素電極（図示せず）に接続される。
【００１９】
薄膜トランジスタＴＦＴは、各画素を独立して制御するためのスイッチング素子であり、ゲート線に印加されるゲート信号（または、ゲートオン電圧Ｖｏｎ）によりターンオンされてデータ線に印加されるデータ信号（または、階調電圧）を液晶キャパシタＣｌｃ及び維持キャパシタＣｓｔに供給する。
【００２０】
液晶キャパシタＣｌｃは、画素電極（図示せず）と相対する共通電極（図示せず）との間に誘電体としての液晶層が挟置されてなり、薄膜トランジスタＴＦＴのターンオンに際してデータ信号が充電されて液晶層の分子配列を制御する。維持キャパシタＣｓｔは、画素電極（図示せず）と相対する維持電極（図示せず）との間に誘電体としての絶縁膜が挟置してなり、液晶キャパシタＣｌｃに充電されたデータ信号を次のデータ信号が充電されるまで維持する。このような維持キャパシタＣｓｔの維持電極は、概ねゲート線の延在方向とは平行に延びる維持線（図示せず）に接続される。もちろん、維持キャパシタＣｓｔ及び維持線は、必要に応じて省略可能である。
【００２１】
なお、本実施形態において、各画素は、三原色（赤色、緑色、青色）のいずれかを固有に表示することが好ましい。このために、各画素には赤色カラーフィルタ（Ｒ）、緑色カラーフィルタ（Ｇ）及び青色カラーフィルタ（Ｂ）のいずれかのカラーフィルタ（図示せず）が設けられ、各画素領域間には光漏れを防ぐためのブラックマトリックス（図示せず）が設けられる。ここで、ブラックマトリックスは、各信号線であるゲート線、データ線の形成領域に対応するように設けられることが好ましい。
【００２２】
上述した液晶表示パネル１００の外側には階調電圧生成部２００、データ駆動部３００、駆動電圧生成部４００、ゲート駆動部５００及びこれらの制御のための信号制御部６００を備える液晶駆動回路１０００が設けられている。
【００２３】
ここで、液晶駆動回路１０００の一部、例えば、データ駆動部３００及びゲート駆動部５００は液晶表示パネル１００の画素領域の外側に設けられていてもよい。すなわち、ゲート駆動部５００は非晶質シリコンゲート（Ａｍｏｒｐｈｏｕｓ  Ｓｉｌｉｃｏｎ  Ｇａｔｅ；ＡＳＧ）方式により液晶表示パネル１００の下部基板上に直接的に形成されていてもよく、別途に製作されてＣＯＢ（Ｃｈｉｐ  Ｏｎ  Ｂｏａｒｄ）、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）などの方式により液晶表示パネル１００の下部基板上に実装されていてもよい。例えば、この実施形態におけるゲート駆動部５００は複数のゲート線（ＧＬ１〜ＧＬｎ）のそれぞれに接続された複数の駆動チップに製作されて、下部基板上に実装されている。
【００２４】
信号制御部６００は、外部のグラフィックス制御器（図示せず）から入力画像信号及び入力制御信号を与えられる。例えば、画像データＲ、Ｇ、Ｂを有する入力画像信号及び垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、メインクロックＭＣＬＫ及びデータイネーブル信号ＤＥを有する入力制御信号を与えられる。
【００２５】
また、信号制御部６００は入力画像信号を液晶表示パネル１００の動作条件に適するように処理して内部画像データＲ’、Ｇ’、Ｂ’を生成し、入力制御信号に基づいてデータ制御信号ＣＯＮＴ１及びゲート制御信号ＣＯＮＴ２を生成する。内部画像データＲ’、Ｇ’、Ｂ’及びデータ制御信号ＣＯＮＴ１はデータ駆動部３００に与えられ、データ制御信号ＣＯＮＴ１は内部画像データＲ’、Ｇ’、Ｂ’の伝送開始を知らせる水平同期開始信号ＳＴＨ、当該データ線にデータ信号を印加せよとのロード信号ＬＯＡＤ及び共通電圧に対する階調電圧の極性を反転させる反転信号ＲＶＳ及びデータクロック信号ＤＣＬＫなどを有する。
【００２６】
ゲート制御信号ＣＯＮＴ２はゲート駆動部５００に与えられ、ゲートオン電圧Ｖｏｎの出力開始を指示する垂直同期開始信号ＳＴＶ、ゲートクロック信号ＣＫＶ及びゲートオン制御信号ＯＥなどを有する。ここで、ゲートオン制御信号ＯＥはゲート線に印加されるゲート信号のパルス幅を限定する信号である。
【００２７】
階調電圧生成部２００は、ガンマ電圧ＧＶＤＤを電圧分配して複数レベルの階調電圧を生成し、これをデータ駆動部３００に与える。このような階調電圧生成部２００は、高電位電源、すなわち、ガンマ電圧ＧＶＤＤと低電位電源、すなわち、接地電圧ＶＳＳとの間に直列接続された複数の抵抗、すなわち、抵抗ストリングを有する。このとき、直列接続された抵抗間のそれぞれのノードから出力される分配電圧の分配間隔をより細かく調節するために、直列接続された抵抗間に可変抵抗がさらに接続されていてもよい。
【００２８】
一方、本実施形態における階調電圧生成部２００は、極性の異なる１組の階調電圧、すなわち、正の階調電圧と負の階調電圧を生成し、これをデータ駆動部３００に与えることが好ましい。もちろん、階調電圧生成部２００は上記の抵抗ストリングから構成されるものに限定されるものではなく、ガンマ電圧ＧＶＤＤと接地電圧ＶＳＳを入力されて複数の階調電圧を生成可能な周知の種々の電圧分配手段から構成されていてもよい。また、本実施形態においては、階調電圧生成部２００が別途のモジュールとしてデータ駆動部３００の外側に設けられていると説明したが、本発明は何らこれに限定されるものではなく、階調電圧生成部２００は後述するデータ駆動部３００と一体に製作されてもよい。
【００２９】
データ駆動部３００は、階調電圧生成部２００からの階調電圧を用いてデジタルタイプの内部画像データＲ’、Ｇ’、Ｂ’をアナログタイプのものに変換し、これをデータ信号としてそれぞれのデータ線（ＤＬ１〜ＤＬｍ）に印加する。このとき、データ信号ＤＳは正の階調電圧、または、負の階調電圧を用いて生成することができ、信号制御部６００の反転信号ＲＶＳに応じて極性が反転されてそれぞれのデータ線（Ｄ１〜Ｄｍ）に印加されることが好ましい。すなわち、画素の劣化を防ぐために共通電極に印加される共通電圧Ｖｃｏｍと対比して、正極性（＋）及び負極性（−）を有する１組のデータ信号がドット別、ライン別、カラム別、またはフレーム別に交互に印加されることが好ましい。
【００３０】
駆動電圧生成部４００は、外部電源装置から入力された外部電源を用いて液晶表示パネル１００の駆動に必要な各種の駆動電圧を生成して出力することができる。例えば、薄膜トランジスタＴＦＴをターンオンさせるゲートオン電圧Ｖｏｎ及び薄膜トランジスタＴＦＴをターンオフさせるゲートオフ電圧Ｖｏｆｆなどを生成してこれをゲート駆動部５００に与え、共通電圧Ｖｃｏｍを生成してこれを共通電極及び維持電極に印加する。一方、上述した階調電圧生成部２００から供給されるガンマ電圧ＧＶＤＤは上記の駆動電圧生成部４００において生成されることもある。
【００３１】
ゲート駆動部５００は、垂直同期開始信号ＳＴＶに基づいて動作を開始し、ゲートクロック信号ＣＰＶに同期されて駆動電圧生成部４００から入力されたゲートオン電圧Ｖｏｎ及びゲートオフ電圧Ｖｏｆｆなどを有するアナログタイプのゲート信号を液晶表示パネル１００に設けられた複数のゲート線（ＧＬ１〜ＧＬｍ）に順次に出力する。このとき、ゲートクロック信号ＣＰＶの“ハイ”（ｈｉｇｈ）区間においてゲートオン電圧Ｖｏｎの電圧レベルを有するゲート信号を出力することが好ましい。以下、このようなゲート駆動部５００の構成及び動作について詳述する。
【００３２】
図２は、本発明の実施形態によるゲート駆動部を示すブロック図である。
図２を参照すると、ゲート駆動部５００は、信号制御部６００からのゲート制御信号ＳＴＶ、ＣＰＶに基づいてスキャン信号を順次に出力するシフトレジスタ部５１０と、スキャン信号に基づいて通常ゲート信号と反転ゲート信号を生成し、通常ゲート信号と反転ゲート信号のチャージシェア動作を制御して、チャージシェア電圧により立ち上がる立ち上がりエッジ及びチャージシェア電圧により立ち下がる立ち下がりエッジを有する出力ゲート信号を生成するゲート信号生成部（５２０、５３０、５４０、５５０）とを備える。
【００３３】
これらのゲート信号生成部（５２０、５３０、５４０、５５０）は、スキャン信号に基づいて、位相が反対の一対の出力信号を生成するための論理演算回路部５２０（第１及び第２の論理演算回路部５２０−１、５２０−２）と、第１及び第２の論理演算回路部５２０−１、５２０−２の出力信号を画素駆動に適した電位レベルにシフトするためのレベルシフタ部５３０（第１及び第２のレベルシフタ部５３０−１、５３０−２）と、第１及び第２のレベルシフタ部５３０−１、５３０−２の出力信号をバッファリングするための出力バッファ部５４０（第１及び第２の出力バッファ部５４０−１、５４０−２）、及び第１の出力バッファ部５４０−１から出力された元のゲート信号、すなわち、通常ゲート信号と第２の出力バッファ部５４０−２から出力されて位相が反対のゲート信号、すなわち、反転ゲート信号のチャージシェア動作を制御するチャージシェア回路部５５０とを備える。
【００３４】
シフトレジスタ部５１０は、垂直同期開始信号ＳＴＶに基づいて動作が開始され、ゲートクロック信号ＣＰＶに同期されたスキャン信号を順次に生成して出力する。このシフトレジスタ部５１０は、縦続接続された複数のシフトレジスタを備える。このとき、最初のシフトレジスタは垂直同期開始信号ＳＴＶに基づいて動作が開始され、この後、シフトレジスタは前のシフトレジスタの出力信号、すなわち、キャリ信号に基づいて動作が開始されて全てのシフトレジスタが順次に駆動可能である。
【００３５】
論理演算回路部５２０は、シフトレジスタ部５１０から入力されたスキャン信号と信号制御部６００から入力されたゲートオン制御信号ＯＥとの論理演算を行い、位相が互いに反対の一対の出力信号を生成する第１及び第２の論理演算回路部５２０−１、５２０−２を備える。この論理演算回路部５２０は、スキャン信号のパルス幅をゲートオン制御信号ＯＥに基づいて調節する。
【００３６】
本実施形態においては、タイミングの調節のためにゲートオン制御信号ＯＥを反転させて用いるので、第１の論理演算回路部５２０−１はスキャン信号と反転ゲートオン制御信号ＯＥ’をＡＮＤ論理演算して出力するＡＮＤゲートから構成され、第２の論理演算回路部５２０−２はスキャン信号と反転ゲートオン制御信号ＯＥ’をＮＡＮＤ論理演算して出力するＮＡＮＤゲートから構成される。
【００３７】
レベルシフタ部５３０は第１の論理演算回路部５２０−１の出力信号をレベルシフトする第１のレベルシフタ部５３０−１、及び第２の論理演算部５２０−２の出力信号をレベルシフトする第２のレベルシフタ部５３０−２を備える。このとき、第１及び第２のレベルシフタ部５３０−１、５３０−２の出力信号はゲートオン電圧Ｖｏｎ及びゲートオフ電圧Ｖｏｆｆのいずれかのレベルにシフトすることが好ましい。
【００３８】
出力バッファ部５４０は、第１のレベルシフタ部５３０−１の出力信号をバッファリングして出力する第１の出力バッファ部５４０−１と、第２のレベルシフタ部５３０−２の出力信号をバッファリングして出力する第２の出力バッファ部５４０−２を備える。ここで、第１の出力バッファ部５４０−１から出力された信号即ち通常ゲート信号と、第２の出力バッファ部５４０−２から出力された信号即ち反転ゲート信号は互いに位相が反対の信号である。このため、タイミングの点から、通常ゲート信号の立ち上がり区間は反転ゲート信号の立ち下がり区間に対応し、通常ゲート信号の立ち下がり区間は反転ゲート信号の立ち上がり区間に対応する。
【００３９】
チャージシェア回路部５５０は、通常ゲート信号と反転ゲート信号のチャージシェア動作を制御して、チャージシェア電圧により立ち上がる立ち上がりエッジ及びチャージシェア電圧により立ち下がりエッジを有する出力ゲート信号を出力する。このため、チャージシェア回路部５５０に接続されたゲート線には通常ゲート信号と反転ゲート信号のチャージシェア電圧により立ち上がった後、通常ゲート信号によりさらに立ち上がって“ハイ”状態に達すると共に、通常ゲート信号と反転ゲート信号のチャージシェア電圧により立ち下がった後、前記通常ゲート信号によりさらに立ち下がって“ロウ”（ｌｏｗ）状態に達する出力ゲート信号が出力される。
【００４０】
一方、上記のゲート駆動部２００は複数のゲート線（ＧＬ１〜ＧＬｎ）のそれぞれに接続された複数のゲート駆動チップから構成されてもよい。以下では、第ｎ番目のゲート線ＧＬｎに接続された第ｎ番目のゲート駆動チップを中心として上記のゲート駆動部２００の構成及び動作をより詳述する。
【００４１】
図３は、本発明の実施形態によるゲート駆動チップの回路図であり、図４は、図３におけるチャージシェア回路に用いられるスイッチング信号の波形図である。そして、図５は、図３におけるシフトレジスタの動作を説明するためのタイミング図であり、図６は、図３における論理演算回路の動作を説明するためのタイミング図であり、図７は、図３におけるチャージシェア回路の動作を説明するためのタイミング図である。
【００４２】
図３を参照すると、ゲート駆動チップは、シフトレジスタ５１１、第１の論理演算回路５２１−１、第２の論理演算回路５２１−２、第１のレベルシフタ５３１−１、第２のレベルシフタ５３１−２、第１の出力バッファ５４１−１、第２の出力バッファ５４１−２及びチャージシェア回路５５１を備える。
【００４３】
チャージシェア回路５５１は、通常ゲート信号が充電される第１のキャパシタＣ１と、第１のキャパシタとキャパシタンスを共有し、反転ゲート信号が充電される第２のキャパシタＣ２と、反転ゲート信号の第２のキャパシタＣ２への入力をスイッチングする第１のスイッチング素子ＳＷ１、及び第１及び第２のキャパシタＣ１、Ｃ２に充電された電圧の出力をスイッチングする第２のスイッチング素子ＳＷ２を備える。
【００４４】
ここで、第１及び第２のスイッチング素子ＳＷ１、ＳＷ２はスイッチング信号ＳＳに基づいて制御され、互いに反対のスイッチング動作を行うように構成されることが好ましい。例えば、第１のスイッチング素子ＳＷ１はスイッチング信号ＳＳの“ハイ”区間においてオンとなるＰ−ＭＯＳトランジスタから構成されてもよく、第２のスイッチング素子ＳＷ２はスイッチング信号ＳＳの“ロウ”区間においてオンとなるＮ−ＭＯＳトランジスタから構成されてもよい。
【００４５】
さらに、スイッチング信号ＳＳは第１の出力バッファ５４１−１から出力された通常ゲート信号の立ち上がり区間及び立ち下がり区間に第１及び第２のキャパシタＣ１、Ｃ２を通じてのチャージシェア動作が行われるようにタイミングが設定される。このために、図４に示すように、ゲート信号の出力を指示するゲートオン制御信号ＯＥとゲートオン制御信号ＯＥを所定の時間だけ遅延させた信号、すなわち、遅延ゲートオン制御信号ＯＥ−ＤをＸＯＲ論理演算して生成した信号をスイッチング信号ＳＳとして用いる。これにより、上記のスイッチング信号ＳＳはゲートオン制御信号ＯＥの立ち上がり及び立ち下がりエッジにおいて立ち上がりエッジを有し、遅延ゲートオン制御信号ＯＥ−Ｄの遅延時間だけ“ハイ”区間を有する信号であり、チャージシェア動作は“ハイ”区間において行われる。
【００４６】
図５を参照すると、シフトレジスタ５１１は、垂直同期開始信号ＳＴＶに基づいて動作が開始され、ゲートクロック信号ＣＰＶの立ち上がりエッジに同期されたスキャン信号ＳＰを生成して、第１の論理演算回路５２１−１及び第２の論理演算回路５２１−２に供給する。このとき、スキャン信号ＳＰは“ハイ”区間のパルス幅が垂直同期開始信号ＣＰＶのパルス周期と同じ信号であり、１水平周期を有することが好ましい。このため、前のスキャン信号の立ち下がりエッジにおいて次の垂直同期開始信号ＳＴＶの立ち上がりエッジが開始される。
【００４７】
第１の論理演算回路５２１−１は、スキャン信号ＳＰと反転ゲートオン制御信号ＯＥ’をＡＮＤ論理演算して出力し、第２の論理演算回路５２１−２は、スキャン信号ＳＰと反転ゲートオン制御信号ＯＥ’をＮＡＮＤ論理演算して出力する。これにより、図６に示すように、第１の論理演算回路５２１−１からはスキャン信号ＳＰの“ハイ”区間と反転ゲートオン制御信号ＯＥ’の“ハイ”区間とが重なる区間に“ハイ”区間を有するパルス信号Ｇ１が出力され、第２の論理演算回路５２１−２からはスキャン信号ＳＰの“ハイ”区間と反転ゲートオン制御信号ＯＥ’の“ハイ”区間とが重なる区間に“ロウ”区間を有するパルス信号Ｇ１’が出力される。すなわち、第１及び第２の論理演算回路５２１−１、５２１−２においては、互いに位相が反対のパルス信号Ｇ１、Ｇ１’が出力される。
【００４８】
第１及び第２の論理演算回路５２１−１、５２１−２の出力パルス信号Ｇ１、Ｇ１’は第１及び第２のレベルシフタ５３１−１、５３１−２にそれぞれ入力されて画素駆動に適するようにレベルシフトされる。すなわち、単位画素に設けられた薄膜トランジスタＴＦＴをターンオンまたはターンオフ可能に、“ハイ”区間はゲートオン電圧Ｖｏｎレベルにシフトされ、“ロウ”区間はゲートオフ電圧Ｖｏｆｆレベルにシフトされる。
【００４９】
次いで、第１及び第２のレベルシフタ５３１−１、５３１−２の出力信号は第１及び第２の出力バッファ５４１−１、５４１−２において所定時間だけバッファリングされた後に出力されてチャージシェア回路５５１に入力される。
【００５０】
図７を参照すると、ゲートオン制御信号ＯＥの立ち下がりエッジにおいてスイッチング信号ＳＳは“ハイ”状態に切り替わる。このため、第１のスイッチング素子ＳＷ１がターンオンされ、第２のスイッチング素子ＳＷ２がターンオフされることにより、第１の出力バッファ５４１−１の出力信号、すなわち、通常ゲート信号Ｇ２は第１のキャパシタＣ１に充電され、第２の出力バッファ５４１−２の出力信号、すなわち、反転ゲート信号Ｇ２’は第２のキャパシタＣ２に充電される。
【００５１】
このとき、第１及び第２のキャパシタＣ１、Ｃ２は電気的に接続されてキャパシタンスを共有するため、出力端となる第２のスイッチＳＷ２の前端には通常ゲート信号Ｇ２と反転ゲート信号Ｇ２’のチャージシェア電圧が印加される。この後、遅延ゲートオン制御信号ＯＥ−Ｄの立ち下がりエッジにおいてスイッチング信号ＳＳが“ロウ”状態に切り替わると、第１のスイッチング素子ＳＷ１がターンオフされ、第２のスイッチング素子ＳＷ２がターンオンされ、これにより、第１及び第２のキャパシタＣ１、Ｃ２に充電されたチャージシェア電圧と一緒に第１の出力バッファ５４１−１から供給される通常ゲート信号Ｇ２がゲート線ＧＬｎに出力される。
【００５２】
このため、第ｎ番目のゲート線ＧＬｎに出力された最終的なゲート信号、すなわち、出力ゲート信号Ｇｏｕｔ＿ｎは通常ゲート信号Ｇ２と反転ゲート信号Ｇ２’との中間レベルを有するチャージシェア電圧により初期に立ち上がった後、通常ゲート信号Ｇ２によりさらに立ち上がって“ハイ”区間の電圧レベルに達する。
【００５３】
一方、上述した通常ゲート信号Ｇ２と反転ゲート信号Ｇ２’のチャージシェア動作は、出力ゲート信号Ｇｏｕｔ＿ｎの立ち上がり区間だけではなく、立ち下がり区間に対しても行われる。この場合も同様に、第１のスイッチング素子ＳＷ１がターンオンされ、第２のスイッチング素子ＳＷ２がターンオフされることにより、第１の出力バッファ５４１−１の出力信号、すなわち、通常ゲート信号Ｇ２は第１のキャパシタＣ１に充電され、第２の出力バッファ５４１−２の出力信号、すなわち、反転ゲート信号Ｇ２’は第２のキャパシタＣ２に充電される。
【００５４】
この後、第１のスイッチング素子ＳＷ１がターンオフされ、第２のスイッチング素子ＳＷ２がターンオンされることにより、第１及び第２のキャパシタＣ１、Ｃ２に充電された中間電圧と一緒に第１の出力バッファ５４１−１から供給される通常ゲート信号Ｇ２がゲート線ＧＬｎに出力される。このため、出力ゲート信号Ｇｏｕｔ＿ｎは通常ゲート信号Ｇ２と反転ゲート信号Ｇ２’との中間レベルを有するチャージシェア電圧により初期に立ち下がった後、通常ゲート信号Ｇ２によりさらに立ち下がって“ロウ”区間の電圧レベルに達する。
【００５５】
このように、上記のチャージシェア回路５５１から出力される出力ゲート信号Ｇｏｕｔ＿ｎは通常ゲート信号Ｇ２と反転ゲート信号Ｇ２’との中間レベルを有するチャージシェア電圧により初期に立ち上がり、且つ、初期に立ち下がるので、出力信号の電圧レベルが段階的に変わる。これにより、ゲートオンパルスの立ち上がり時間及び立ち下がり時間が延びて、通常よりも出力ゲート信号Ｇｏｕｔ＿ｎの電圧レベルを高めた場合であっても、キックバック電圧が過度に上がらない。
【００５６】
特に、ゲート駆動部５００に近いパネルの方での過度なキックバック電圧が発生しない。このため、ゲート駆動部５００に近いパネル領域に過度なキックバック電圧が発生して当該領域において縦方向に白い筋模様が視認される現象、すなわち、白抜け現象などの画像表示不良を抑えることができる。また、チャージシェア回路５５１の動作制御には従来の液晶駆動回路に存在するゲートオン制御信号ＯＥを用いるので、ゲート駆動部５００を除く従来の液晶駆動回路をそのまま利用することができる。
【００５７】
なお、上述した実施形態においては、表示装置の一つとして液晶表示装置を例にとって説明したが、これに限定されるものではなく、単位画素がマトリックス状に設けられたものであれば、種々の表示装置に適用可能である。例えば、プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｎｅｌ；ＰＤＰ）、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）などの種々の表示装置にも適用可能である。
【００５８】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施形態による液晶表示装置を示すブロック図である。
【図２】本発明の実施形態によるゲート駆動部を示すブロック図である。
【図３】本発明の実施形態によるゲート駆動チップの回路図である。
【図４】図３におけるチャージシェア回路に用いられるスイッチング信号の波形図である。
【図５】図３におけるシフトレジスタの動作を説明するためのタイミング図である。
【図６】図３における論理演算回路の動作を説明するためのタイミング図である。
【図７】図３におけるチャージシェア回路の動作を説明するためのタイミング図である。
【符号の説明】
【００６０】
１００      液晶表示パネル
２００      階調電圧生成部
３００      データ駆動部
４００      駆動電圧生成部
５００      ゲート駆動部
５１０      シフトレジスタ部
５１１      シフトレジスタ
５２０      論理演算回路部
５２０−１、５２０−２    （第１及び第２の）論理演算回路部
５２１−１、５２１−２    （第１及び第２の）論理演算回路
５３０      レベルシフタ部
５３０−１、５３０−２    （第１及び第２の）レベルシフタ部
５３１−１、５３１−２    （第１及び第２の）レベルシフタ
５４０      出力バッファ部
５４０−１、５４０−２    （第１及び第２の）出力バッファ部
５４１−１、５４１−２    （第１及び第２の）出力バッファ
５５０      チャージシェア回路部
５５１      チャージシェア回路
６００      信号制御部
１０００      液晶駆動回路
【図１】
0005065942.tif 000002
【図２】
0005065942.tif 000003
【図３】
0005065942.tif 000004
【図４】
0005065942.tif 000005
【図５】
0005065942.tif 000006
【図６】
0005065942.tif 000007
【図７】
0005065942.tif 000008