(57)【特許請求の範囲】
【請求項１】
パケットに基づく通信ネットワークを介して等時性データを伝送する場合にタイミングエラーを訂正する方法であって、前記データパケットの少なくとも幾つかは受信器に対して当該データが処理されるべき時間を示すタイムスタンプを含むような方法において、該方法が、
ａ）伝送クロックにより規定された絶対時間に関すると共に伝送ネットワークを介して伝送されるべき伝送タイムスタンプを、等時性データパケットに挿入するステップと、
ｂ）前記データパケットを受信すると共に、該データパケット内の前記伝送タイムスタンプを検出し且つ一時的に記録するステップと、
ｃ）前記伝送クロックと周波数においては同期されているが、絶対時間においては必ずしも同期されていない受信器クロックを供給するステップと、
ｄ）伝送タイムスタンプを含む最初のパケットが受信された場合に前記受信器クロックの絶対時間を記憶するステップと、
ｅ）前記記憶された受信器クロック時間に所与の時間オフセットを加算して、前記受信されたデータパケットの最初のものの出力時間を規定するステップであって、前記オフセットが連続する受信されたデータパケットの間の時間的な最大変動より大きいか又は該変動に等しいようなステップと、
ｆ）前記最初の受信されたデータパケットにおける前記伝送タイムスタンプの値を、後続して受信される各データパケットにおける前記伝送タイムスタンプから減算するステップと、
ｇ）現在のデータパケットの前記伝送タイムスタンプと前記最初のデータパケットの前記伝送タイムスタンプとの間の差を、前記最初のデータパケットの前記出力時間に加算して、前記現在のデータパケットの出力時間を規定するステップと、
を有していることを特徴とする方法。
【請求項２】
請求項１に記載の方法において、前記データがＭＰＥＧ符号化されたデータであり、前記伝送タイムスタンプが如何なるＭＰＥＧタイムスタンプからも分離されており且つ独立していることを特徴とする方法。
【請求項３】
請求項２に記載の方法において、前記データがIEC61883に規定された共通等時性パケットフォーマットを用いて伝送されることを特徴とする方法。
【請求項４】
請求項１ないし３の何れか一項に記載の方法において、前記通信系がIEEE1394規格に従って動作することを特徴とする方法。
【請求項５】
請求項１ないし３の何れか一項に記載の方法において、前記通信系が非同期伝送モードで動作することを特徴とする方法。
【請求項６】
請求項１ないし３の何れか一項に記載の方法において、前記通信系がユニバーサル移動体通信システム規格に従って動作することを特徴とする方法。
【請求項７】
パケットに基づく通信ネットワークを介して等時性データを伝送する場合にタイミングエラーを訂正する装置であって、前記データパケットの少なくとも幾つかは受信器に対して当該データが処理されるべき時間を示すタイムスタンプを含むような装置において、該装置が、
伝送クロックにより規定された絶対時間に関する伝送タイムスタンプを、等時性データパケットに挿入する手段と、
前記データパケットを伝送ネットワーク上に送信する手段と、
前記データパケットを受信すると共に、該データパケット内の前記伝送タイムスタンプを検出して一時的に記録する手段と、
前記伝送クロックと周波数においては同期されているが、絶対時間においては必ずしも同期されていない受信器クロックと、
伝送タイムスタンプを含む最初のパケットが受信された場合に前記受信器クロックの絶対時間を記憶する手段と、
前記記憶された受信器クロック時間に所与の時間オフセットを加算して、前記受信されたデータパケットの最初のものの出力時間を規定する手段であって、前記オフセットが連続する受信されたデータパケットの間の時間的な最大変動より大きいか又は該変動に等しいような手段と、
前記最初の受信されたデータパケットにおける前記伝送タイムスタンプの値を、後続して受信される各データパケットにおける前記伝送タイムスタンプから減算する手段と、
現在のデータパケットの前記伝送タイムスタンプと前記最初のデータパケットの前記伝送タイムスタンプとの間の差を、前記最初のデータパケットの前記出力時間に加算して、前記現在のデータパケットの出力時間を規定する手段と、
を有していることを特徴とする装置。
【請求項８】
請求項７に記載の装置において、前記伝送タイムスタンプを挿入する手段がサイクル時間レジスタを有していることを特徴とする装置。
【請求項９】
請求項８に記載の装置において、各々がサイクル時間レジスタを含む複数の送信及び／又は受信装置がIEEE1394バスに接続され、前記サイクル時間レジスタのうちの１つが、他のサイクル時間レジスタにサイクル開始パケットを送信して全てのサイクル時間レジスタを同期状態に維持するサイクルマスタを形成することを特徴とする装置。
【請求項１０】
請求項９に記載の装置において、前記通信系が伝送ブリッジ（又は複数の伝送ブリッジ）により結合された複数のIEEE1394バスを有し、各バス上における前記サイクルマスタが周波数において同期されていることを特徴とする装置。
【請求項１１】
請求項１０に記載の装置において、前記ブリッジがIEEEp1394.1規格に従って動作するように構成されていることを特徴とする装置。
【請求項１２】
請求項７に記載の装置において、前記通信系が非同期伝送モードを使用することを特徴とする装置。
【請求項１３】
請求項７に記載の装置において、前記通信系がユニバーサル移動体通信システム（ＵＭＴＳ）であることを特徴とする装置。
【請求項１４】
請求項７ないし１３の何れか一項に記載の装置において、前記データがＭＰＥＧ規格に従って符号化されたオーディオ及び／又はビデオ信号であることを特徴とする装置。
【請求項１５】
請求項１４に記載の装置において、前記送信する手段がＭＰＥＧエンコーダを含むことを特徴とする装置。
【請求項１６】
請求項１４又は請求項１５に記載の装置において、前記受信器がＭＰＥＧデコーダを含むことを特徴とする装置。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、パケットに基づく通信ネットワークを介して等時性データを伝送する場合のタイミングエラーを訂正する方法であって、該通信ネットワークにおいてはデータパケットの少なくとも幾つかが、データが処理されるべき時間を受信器に示すタイムスタンプを含むような方法に関すると共に、斯様な方法を実施する装置にも関する。
【０００２】
【背景技術】
デジタル通信システムにおいては、送信装置から受信装置へ伝送されるべき情報がパケットに分割されるのは普通である。斯様なパケットは、当該通信系を通過する際に、有限の且つ変化する時間長により遅延され得る。
【０００３】
通信系を介しての等時性データの伝送は、該通信系を使用するサービスの品質を維持するために、送信装置と受信装置との間での正確なタイミング関係の維持を必要とする。斯様な等時性データは、例えば、ビデオの又はオーディオのサービスを伝送することができる。該通信システムが送信装置と受信装置との間の上記タイミング関係の維持に失敗すると、当該伝送における受信端において許容可能な品質のビデオ及び／又はオーディオのサービスを得ることは不可能となり得る。
【０００４】
斯かる用途の一例は、ＭＰＥＧ（Moving Picture Experts Group）規格に従って符号化されたデジタルオーディオ及び／又はビデオ信号の伝送である。提示装置におけるＭＰＥＧデコーダのビットクロックは、当該データをＭＰＥＧ規格に従って元々符号化した装置におけるビットクロックと同一のレートで走らなくてはならない。これを達成するために、ＭＰＥＧ規格は、符号化装置がＭＰＥＧデータのパケットの幾つかに、プログラムクロック基準（ＰＣＲ）又はシステムクロック基準（ＳＣＲ）として知られたタイムスタンプを配置することを要する。復号装置は、該ＰＣＲ又はＳＣＲの値を検出して読み込み、これらを内部クロックに対して信号を送るために使用して、そのレートを制御する。
【０００５】
送信装置が、当該通信系の受信端においてパケットがリアルタイム・アプリケーションにより処理されるのに必要とされるのと同一のレートでデータのパケットを送信し、且つ、当該通信系を介しての伝送中に各パケットが遅延される時間長が全てのパケットに対して同一であるなら、斯様なタイミング関係は維持されよう。
【０００６】
しかしながら、IEEE1394、ハイパーラン（高性能無線ローカルエリアネットワーク：High Performance Radio Local Area Network）、ＡＴＭ（非同期伝送モード：Asynchronous Transfer Mode）又はＵＭＴＳ（ユニバーサル移動体通信システム：Universal Mobile Telecommunication System）のような実際のデジタル通信系においては、各パケットが遅延される時間長はパケット毎に相違し得る。ＭＰＥＧ符号化データの伝送の場合は、斯様な伝送遅延の変動は、デコーダの内部クロックへ誤った訂正信号が供給される結果となる。
【０００７】
上記伝送ジッタの影響を克服するとして提案されている１つの方法は、受信装置においてバッファを使用することであり、該バッファには当該アプリケーション用の受信されたパケットが一時的に記憶される。次いで、これらパケットは該バッファから受信装置のアプリケーション部へと、又は通信系の次の段へと、該バッファ内に含まれるデータの量を１つの入力として有するアルゴリズムにより決定されるレートで取り出される。付加的な機能がない場合、この方法は、所要のバッファの大きさ、従って費用及び該バッファから出力されるデータのレートの正確さのレベルを含むような欠点を有する。
【０００８】
伝送ジッタの問題を克服したと主張する他の提案された方法は、米国特許第5,790,543号に開示されている。この文献は、受信装置における伝送クロックとは独立した他のクロックの使用を、即ち受信器クロックが送信器クロックと同期していないことを開示している。連続するパケットの到達の期待時間の差を表す、これら連続するパケットのタイムスタンプの間の差が、これらパケットが到達する時点で上記他の独立したクロックの値の間の差から減算される。この場合、この後者の差が、上記パケットの実際の到達間時間として参照される。この減算処理の結果は、当該通信系を経る伝送の間に上記データパケットにより招来されたジッタを表すと主張されている。しかしながら、本出願人は、この手順は伝送されたデータにおける如何なるジッタの正確な修正にもならないと信ずる。
【０００９】
当該通信系における各装置に別個のクロックが含まれる場合における伝送ジッタを克服する他の方法は、該通信系を介して伝送されるパケットを用いて上記別個のクロックを同期状態に維持することである。これを達成するため、送信装置により等時性データパケットの幾つか又は全てに他のタイムスタンプを付加することができ、該タイムスタンプは当該送信装置における上記別個のクロックの、該データパケットの送信準備完了時点から所定間隔後の将来値を表す。次いで、斯様なタイムスタンプは受信装置により検出され且つ読み取られる。当該データパケットがアプリケーションに手渡されるべき正しいジッタ無しの時点は、該パケットにおけるタイムスタンプの値が受信装置における同期されたクロックの値に等しくなる時点である。前記所定間隔は、タイムスタンプが受信装置における現時点より早くない時点に対応するようなものでなければならない。この方法は、例えば、等時性データがIEC61883に規定され且つ図１に図示された共通等時性パケット（ＣＩＰ）フォーマットを用いてIEEE1394バス上で伝送される場合に使用することができる。IEEE1394バス上の各装置は、１サイクルが40.69nsを費やす完全に独立した自走の24.576MHzのクロックを含んでいる。この周期は１“刻み（tick）”として知られている。IEEE1394バス上の等時性データを扱うことが可能な各装置はサイクル時間レジスタ（ＣＴＲ）も含み、該レジスタは現時点の３２ビット表現を含むと共に、そのフォーマットは図２に示されている。このレジスタは、上記24.576MHzのクロックにより40.69ns毎に更新される。更に、IEEE1394バス上の装置の１つは、IEEE1394に規定された機構により“サイクルマスタ”として特定される。IEEE1394バス上の全装置のＣＴＲ間の同期を維持するために、平均して３０７２刻み毎後に上記サイクルマスタにより“サイクル開始”パケットが送信される。該“サイクル開始”パケットはサイクルマスタにおけるＣＴＲの現在値を含んでいる。ＣＴＲを含む非サイクルマスタ装置によるサイクル開始パケットの受信は、該サイクル開始パケットに含まれる値を該受信装置のＣＴＲへ書き込む命令として解釈される。IEEE1394バス上の送信装置からＣＩＰフォーマットで送信される等時性データパケットには、タイムスタンプが付される。このタイムスタンプは、一定のオフセットと、送信装置おけるＣＴＲの、当該パケットがエンコーダ又は等時性データの他のソースにより送信のために提供された時点の値との和を表す。受信装置が斯かるパケットを受信した場合、該装置は該パケットを、このパケットのタイムスタンプの値が該受信装置のＣＴＲの値に等しくなるまで、バッファに保持する。その時点で、上記パケットは該受信装置におけるアプリケーションにより処理することができる。この方法が、ＣＴＲの絶対値がIEEE1394バス上の全ての等時性可能な装置において等しいこと、及びタイムスタンプに加算される上記一定のオフセットの値が送信装置と受信装置との間の全伝送遅延よりも大きいことに依存することは明らかである。これらの依存性は、異なるIEEE1394バスが通信ブリッジにより、例えばIEEEp1394.1規格に従って一緒に接続された場合に重大な欠点となる。この後者の例においては、特定のIEEE1394バス上の全等時性可能装置におけるＣＴＲが該特定のバス上のサイクルマスタ内のＣＴＲにより周波数においても絶対値的においても同期されるものの、異なるバス上のＣＴＲの絶対値は、それにも拘わらず、等しくない可能性がある。更に、パケットがIEEE1394バス間のブリッジを横断する際に、更なる特定されない遅延が導入される場合がある。従って、IEEEp1394.1に規定されているバス間ブリッジにおいては等時性データパケットのＣＩＰタイムスタンプを検出し、これらタイムスタンプを、該ブリッジの両側でのＣＴＲ値の間の絶対値差と該ブリッジを横断して伝送される場合に該等時性データパケットが遭遇する遅延との両方を反映するように修正し、これにより、該等時性データパケットが受信装置で受信される場合に該タイムスタンプが当該受信装置のＣＴＲによれば依然として将来の時間を表し得るようにする必要がある。更に、ＣＩＰフォーマットは、通常、２つの別個のタイムスタンプを含み、これらは両方とも同様な方法で修正される必要がある。この方法の欠点は、上記ブリッジにおけるタイムスタンプの修正処理に固有の付加的遅延、斯様なブリッジの複雑さ従って価格への悪影響、及び明確なレイヤからなるプロトコルスタックに従う通信系の習熟動作用の認識されたＯＳＩモデル（図３）を駄目にするという事実を含む。
【００１０】
【発明の開示】
本発明の目的は、パケットに基づく通信ネットワークを介して等時性データを伝送する場合のタイミングエラーを訂正する方法であって、上記データパケットのうちの少なくとも幾つかが受信器に対し該データが処理されるべき時点を示すタイムスタンプを含むような方法において、従来の方法の上記欠点の少なくとも幾つかが軽減されるような方法の提供を可能にすることにある。また、本発明の他の目的は、斯様な方法を実施する装置の提供を可能にすることにある。
【００１１】
本発明は、パケットに基づく通信ネットワークを介して等時性データを伝送する場合にタイミングエラーを訂正する方法であって、前記データパケットの少なくとも幾つかは受信器に対して当該データが処理されるべき時間を示すタイムスタンプを含むような方法において、該方法が、
ａ）伝送クロックにより規定された絶対時間に関すると共に伝送ネットワークを介して伝送されるべきタイムスタンプを、等時性データパケットに挿入するステップと、
ｂ）前記データパケットを受信すると共に、該データパケット内の前記タイムスタンプを検出し且つ記録するステップと、
ｃ）前記伝送クロックと周波数においては同期されているが、絶対時間においては必ずしも同期されていない受信器クロックを供給するステップと、
ｄ）タイムスタンプを含む最初のパケットが受信された場合に前記受信器クロックの絶対時間を記憶するステップと、
ｅ）前記記憶された受信器クロック時間に所与の時間オフセットを加算して、前記受信されたデータパケットの最初のものの出力時間を規定するステップであって、前記オフセットが連続する受信されたデータパケットの間の時間的な最大変動より大きいか又は該変動に等しいようなステップと、
ｆ）前記最初の受信されたデータパケットにおける前記タイムスタンプの値を、後続して受信される各データパケットにおける前記タイムスタンプから減算するステップと、
ｇ）現在のデータパケットの前記タイムスタンプと前記最初のデータパケットの前記タイムスタンプとの間の差を、前記最初のデータパケットの前記出力時間に加算して、前記現在のデータパケットの出力時間を規定するステップと、
を有するような方法を提供する。
【００１２】
このように、本発明による方法はタイムスタンプの絶対時間には依存することはなく、その代わりに、受信されたパケットの処理を最初のパケットの受信から或る時間後に開始することができると共に、後続の各パケットを処理する時間は上記初期パケットにおけるタイムスタンプと現在のパケットにおけるタイムスタンプとの間の差により規定される。受信器におけるクロック周波数が送信器におけるものにロックされること、及び上記の或る時間が連続する受信パケットの間の時間的な最大変動より大きいか又はそれに等しいことを保証することにより、受信されたパケットを処理する時間がエンコーダにおけるクロックに同期されることを保証することができる。
【００１３】
本発明による方法を実施するために、受信装置は通信系により送信装置に接続される。等時性データを受信し且つ処理することが可能な上記受信装置は、通信系により上記送信装置における同様のクロックに対し周波数においては同期されるが絶対値においては必ずしも同期されないようなクロックを含む。
【００１４】
上記送信装置は、上記通信系により上記受信装置へ送信するための等時性データストリームにおけるデータパケットの幾つか又は全てに、タイムスタンプを付加する。これらタイムスタンプは、上記送信装置におけるクロックの値か、又は上記送信装置におけるクロックの値と正又は負であり得る固定の一定オフセットとの和の何れかを表すことができる。上記のような固定のオフセットが使用される場合、本発明は該オフセットの値が受信装置に通知されることを必要としない。
【００１５】
上記受信装置は、上記タイムスタンプを検出し、その値を登録する手段を有している。この受信装置により通信系から等時性ストリームの最初のデータパケットが受信されると、該受信装置は、その内部の同期されたクロックの時間ｔ１と、該データパケット内のタイムスタンプの値Ｔ１とを登録する。次いで、このパケットはバッファ内に時間Δにわたり配置されるが、ここで該Δは斯様な通信系で発生しそうな最大ジッタよりも大きく選定される。時間Δの後、上記パケットはバッファから当該受信装置の又は通信系の次の段に供給される。
【００１６】
上記受信装置により通信系から上記データストリームの後続の各パケットが受信されると、該受信装置は、当該パケットをバッファに投入する前に、該パケットのタイムスタンプの値Ｔｎを検出し且つ登録する。該ストリームのｎ番目のパケットは、ｔ１＋Δ＋（Ｔｎ−Ｔ１）により与えられる時間に上記バッファから出力される。
【００１７】
結果として、当該通信系により招来されたかもしれない如何なるジッタも、各絶対タイムスタンプを、前記送信装置における内部クロックに上記通信系により同期された当該受信装置の内部クロックに関連付けることにより除去される。
【００１８】
本発明の方法は、クロックの絶対値に関連付けられたタイムスタンプを使用する通信系におけるジッタを、該クロックが当該通信系における受信装置におけるクロックに対して該通信系を介して送られる信号を用いて周波数的には同期されるが必ずしも絶対値的には同期されないような場合に、克服するのに特に有利である。特に、本発明の方法は、当該通信系を介して伝送されるデータパケットが受けるであろう最大遅延を知る必要はない。しかしながら、本方法は、ジッタ補正用の全ての従来の機構に共通するように、特定のストリームにおいてデータパケットが受ける最大及び最小遅延の間の差を知る必要はある。更に、本発明による方法は、データパケットの伝送の間又は伝送パケットの受信装置における受信の際の何れにおいても上記タイムスタンプに対する如何なる修正も必要としない。本発明の方法は、如何なるジッタも克服すると共に、パケットを、送信装置において該パケットが送信ために行列に投入された元のタイミングに略対応したタイミングで出力するために、ストリームの最初のパケットに後続する全てのパケットに関しパケット毎に１つの減算と１つの加算とが実行されることしか必要としないという点で、単純さの利点を有している。加えて、伝送過程の間にタイムスタンプを修正するための如何なる必要性も避けることにより、本発明は、通信系の良好な習熟設計のためのレイヤ化されたＯＳＩモデルに固執することを可能にする。本方法は、当該通信系により周波数的に同期され、結果として長期間のドリフトを防止することができる既存のクロックを用いてジッタを信頼性を以って克服するという利点を有している。
【００１９】
更に、本発明は、パケットに基づく通信ネットワークを介して等時性データを伝送する場合にタイミングエラーを訂正する装置であって、前記データパケットの少なくとも幾つかは受信器に対して当該データが処理されるべき時間を示すタイムスタンプを含むような装置において、該装置が、伝送クロックにより規定された絶対時間に関すると共に伝送ネットワークを介して伝送されるべき伝送タイムスタンプを等時性データパケットに挿入する手段と、前記データパケットを受信すると共に該データパケット内の前記伝送タイムスタンプを検出して一時的に記録する手段と、前記伝送クロックと周波数においては同期されているが絶対時間においては必ずしも同期されていない受信器クロックと、伝送タイムスタンプを含む最初のパケットが受信された場合に前記受信器クロックの絶対時間を記憶する手段と、前記記憶された受信器クロック時間に所与の時間オフセットを加算して前記受信されたデータパケットの最初のものの出力時間を規定する手段であって前記オフセットが連続する受信されたデータパケットの間の時間的な最大変動より大きいか又は該変動に等しいような手段と、前記最初の受信されたデータパケットにおける前記伝送タイムスタンプの値を後続して受信される各データパケットにおける前記伝送タイムスタンプから減算する手段と、現在のデータパケットの前記伝送タイムスタンプと前記最初のデータパケットの前記伝送タイムスタンプとの間の差を前記最初のデータパケットの前記出力時間に加算して前記現在のデータパケットの出力時間を規定する手段とを有するような装置を提供する。
【００２０】
斯様な装置は、本発明による方法を実行するように構成されると共に、データを、上記通信ネットワークが等時的に動作することを必要とすることなく等時的な態様で、送信装置から受信装置へ送信する場合に本方法の使用を可能とする。
【００２１】
本発明の上記及び他の特徴及び作用効果は、本発明の実施例の添付図面を参照して例示として行う下記の説明から明らかとなるであろう。
【００２２】
【発明を実施するための最良の形態】
図４は、本発明による装置の一実施例をブロック図的に示すもので、該装置においてはパケットに基づく通信ネットワークを介して等時性データを伝送する場合のタイミングエラーを訂正する方法を達成することができる。図４に示すように、該通信系は伝送ブリッジ３により結合された第１及び第２のIEEE1394バス１及び２を有している。バス１上のシステムクロックは、周波数ロック装置４により、バス２上のものと周波数的に同期される。ＭＰＥＧ符号化データのソース５は送信装置６に供給を行い、該装置は上記ＭＰＥＧ符号化データを受け取ると共に該データをバス１上に送信するためにパケットに挿入する。バス１にはサイクルマスタ７も接続されており、このサイクルマスタはバス１に結合された装置の全てのクロックを該サイクルマスタのクロックに同期させる。受信器８が、送信装置６により送信されたＭＰＥＧ符号化データを含む前記パケットを受信するためにバス２に接続されている。他のサイクルマスタ９がバス２に接続されており、該サイクルマスタは、上記データパケットを受信すると共に該受信されたデータパケットを処理する受信器８を含むバス２に取り付けられた全ての装置のクロックを規定する。このサイクルマスタ９はサイクルマスタ７の出力に周波数としては同期されるが、絶対時間としはそうではない。本実施例においては、前記データソース５はＭＰＥＧ符号化されたビデオ及びオーディオ信号を送信装置６に供給し、上記受信器はＭＰＥＧデコーダを含む。本発明にとり、上記データがＭＰＥＧ規格に従い符号化されること、又は上記受信装置がデコーダを含むことは必須ではない。例えば、上記受信装置は、斯様なデコーダを含む他の装置上で再生するために、上記ＭＰＥＧ符号化又は他の符号化データを単に記録することもできる。
【００２３】
図５は、図４の通信系に使用することができるＭＰＥＧ符号化信号のソースの一実施例を示している。該ソースは、出力がＭＰＥＧエンコーダ５１に供給されるビデオカメラ５０を有し、上記エンコーダはプロセッサ５２、タイムスタンプモジュール５３及びクロック発生器５４を有している。ＭＰＥＧエンコーダ５１の出力は、前記送信器６に接続された出力端子５６に直接供給することもできるし、又はディスク若しくはテーププレーヤ５５により再生されるであろうテープ若しくはディスク記録のデジタルマスタを作製するために使用することもできる。前述したように、ＭＰＥＧエンコーダ５１は、プログラムクロック基準（ＰＣＲ）又はシステムクロック基準（ＳＣＲ）として知られているタイムスタンプをＭＰＥＧデータの各パケットに配置する必要がある。このタイムスタンプは受信器おいて検出されて、該ＭＰＥＧ符号化信号の等時性復号を保証するために使用される。これらのＭＰＥＧのＰＣＲ及び／又はＳＣＲタイムスタンプは、IEEE1394バスを用いた伝送より不定時間長前に当該データストリームに挿入される。
【００２４】
送信装置６及び受信装置８は共に等時性可能なIEEE1394装置であってサイクル時間レジスタ（ＣＴＲ）を含み、該レジスタは前述したようにサイクル開始パケットの受信により周波数的には同期されるが、当該通信系に何らかの伝送ブリッジが存在する場合、即ち複数のIEEE1394バスが一緒に接続される場合は、絶対時間としては同期されない。各装置におけるＣＴＲは、サイクル開始パケットの受信の間においても自走局部24.576MHzクロックにより増加され続ける。送信装置６は、前記ＭＰＥＧ符号化データを該ＭＰＥＧ符号化内に含まれるタイムスタンプにより直接的に又は間接的に決まるレートで処理する。該送信装置による処理は、以下において伝送タイムスタンプと称する他のタイムスタンプのＭＰＥＧ符号化データの各パケットへの付加を含む。該伝送タイムスタンプは、当該送信装置のＣＴＲの、該パケットが受信装置へ送信すべく当該通信系に供給するために該送信装置において待ち行列に投入された時点における値に等しい。この伝送タイムスタンプの各データパケットへの付加は、当該データパケットのIEC61883規格に従うことが可能なＣＩＰフォーマットのパケットへの封入の一部とすることができる。
【００２５】
図６は、この処理を実施するのに適した送信装置をブロック図形態で示している。該送信装置は、前記データソース５の出力端子が接続された入力端子６０を有している。入力データストリームは、ＭＰＥＧデータパケットをＣＩＰフォーマットデータパケットに封入するＣＩＰプロセッサ６１に受け渡される。該パケットはタイムスタンプモジュール６２を通過させられるが、該モジュールは上記伝送タイムスタンプを図１に示すようにソースパケットヘッダに挿入する。これらパケットは次いでIEEE1394プロセッサ６３に供給され、該プロセッサの出力は、バッファ６４を介して、バス１に接続された出力端子６９に供給される。また、該送信装置６は、サイクルマスタ７からバス１を経たサイクル開始パケットを入力端子６８において受信する。これらサイクル開始パケットは、当該送信装置のサイクル時間レジスタ６５を制御するサイクル開始プロセッサ６７に供給される。該サイクル時間レジスタは、全ての他の装置と同様に、自走の24.576MHzクロックによりクロックされる。該サイクル時間レジスタの出力は、上記データパケットにタイムスタンプを付加することが可能なクロック信号を生成し、当該送信装置は該サイクルマスタに従属するので、このタイムスタンプはバス１に接続された全ての装置に対して有効であろう。
【００２６】
上記サイクルマスタの一実施例は図７に示され、24.576MHzのクロック７１により駆動されるサイクル時間レジスタ７０を有している。該サイクル時間レジスタ７０はサイクル開始発生器７２に供給を行う。該サイクル開始発生器の出力は出力端子７３を介して前記バス１に供給される。全てのスレーブサイクル時間レジスタはサイクル開始プロセッサを含み、該プロセッサはサイクル開始発生器７２により生成された信号を検出して、当該スレーブユニット（この特定の例では、送信装置６）におけるサイクル時間レジスタをサイクルマスタ７内のサイクル時間レジスタに同期させる。
【００２７】
送信装置６におけるパケットへの上記伝送タイムスタンプの付加から幾らか後に、該パケットは当該通信系を介して受信装置８へ送信され始めることができる。該通信系を介して伝送される際に、特に別個のIEEE1394バスをリンクするブリッジ３が存在する場合に、パケットは任意の遅延に遭遇し得る。何れかの伝送ブリッジを介しての伝送により遭遇される上記任意の遅延に加えて、パケットがバス上で受け付けられる前の可変時間遅延により遭遇される他の任意の遅延が存在する。この遅延は或る最大量のジッタまでパケット毎に相違するであろうが、該最大量は如何なる所与の通信技術に関しても特定又は計算することができる。本発明による方法を使用する場合、送信されるパケットに挿入された該伝送タイムスタンプは、通信過程における如何なる後の段においても更に修正されることはないであろう。
【００２８】
上述したように、種々の相互接続されたバス上のクロック周波数は周波数としては同期される。しかしながら、これは、送信及び受信装置におけるサイクル時間レジスタが同一の時間を示すことを意味するものではない。類推として、地球の表面上の種々の場所における時間は地球の回転速度により決まる正確に同一のレートで増加するが、経度の異なる位置における絶対時間は相違し、例えばグリニッチ標準時間は中央ヨーロッパ時間とは１時間相違している。
【００２９】
受信装置８として使用するのに適した受信装置の一実施例が、図８にブロック図の態様で示されている。該装置はバス２に接続された入力端子８１を有している。この入力端子はサイクルマスタ９からサイクル開始パケットを受信し、該パケットは該受信装置８のサイクル時間レジスタ８３をサイクルマスタ９内のサイクル時間レジスタと同期させるために使用されるサイクル開始プロセッサ８２に供給される。24.576MHzのクロック８４が、該サイクル時間レジスタ８３をクロック駆動する。上記入力８１はタイムスタンプ検出器８５にも供給され、該検出器は受信された信号中における伝送タイムスタンプの存在を検出する。このように、タイムスタンプ検出器８５は当該データパケット内の伝送タイムスタンプの値Ｔ１を読み取り及び記録すると共に、該データパケットをバッファ８６に投入する。伝送における最初のタイムスタンプの時間は第１タイムスタンプラッチ８７内にラッチされ、該伝送ストリーム内の後続の各タイムスタンプは第２タイムスタンプラッチ８８にラッチされる。上記ラッチ８７及び８８の出力は減算回路８９の第１及び第２入力端子に供給される。データストリームの最初のパケットが受信されると、該受信装置は、そのサイクル時間レジスタの該パケットが受信された時点の時間ｔ１を読み取る。この時間は加算回路９０の第１入力端子に供給され、該加算回路の第２入力端子は、種々のパケットが受信される間に当該通信系により導入される最大時間ジッタより大きいか又は該ジッタに等しいように選定された所与のオフセット値を入力する。該加算の結果は、ラッチ９２に値Ｔ０として供給される。伝送における最初のパケットに関しては、この値Ｔ０が比較器９３の第１入力端子に供給され、該比較器の第２入力端子はサイクル時間レジスタ８３の出力を入力する。このように、サイクル時間レジスタ８３が時間Ｔ０に達すると、出力コントローラ９４により上記最初のパケットがバッファ８６から出力され、当該受信装置内の次の段に渡される。
【００３０】
該受信装置に次ぎのパケットが到来すると、タイムスタンプ検出器８５はタイムスタンプを検出すると共に該タイムスタンプをラッチ８８にラッチさせ、データパケットをバッファ８６に受け渡す。この場合、減算器８９は、最初のデータパケットの伝送タイムスタンプである値Ｔ１を、受信された現在のパケットのタイムスタンプである値Ｔｎから減算する。次いで、この減算の結果は時間Ｔ０に加算され、比較器９３の第１入力端子に供給される。このように、時間Ｔ０＋（Ｔｎ−Ｔ１）は、出力コントローラ９４がパケットをバッファ８６から読み出して当該送信器の後続段に受け渡す前にサイクル時間レジスタ８３が到達しなければならない時間である。
【００３１】
この手順を用いて、当該受信装置は、最初の伝送タイムスタンプが受信された時点において、その時点でのサイクル時間レジスタ８３における時間により設定された時間ｔ１に所与の時間に加算し、及び当該通信系における如何なるジッタをも見込む程充分な所与の時間を加算することは明らかであろう。次いで、バッファ８６内の上記パケットは、サイクル時間レジスタが、時間ｔ１＋Δに等しい時間Ｔ０、即ち最初のパケットのタイムスタンプが検出された時点でサイクル時間レジスタ８３により登録された時間にオフセット値Δをプラスした時間、に到達した場合に当該受信器の残部に受け渡される。後続の各伝送タイムスタンプが到来すると当該後続の伝送タイムスタンプの値から上記最初の伝送タイムスタンプの値が減算されると共に上記時間Ｔ０に加算されて、当該パケットがバッファ８６から何時読み取られるかを決定する。このように、該受信装置は如何なる段階においても伝送タイムスタンプの如何なるもののも修正する必要がない。
【００３２】
上記受信装置内のサイクル時間レジスタ８３は前記送信装置内のサイクル時間レジスタと同期されているので、結果としてパケットは当該受信装置内の次の段に、上記送信装置により処理されたパケット間タイミング関係と略同一のパケット間タイミング関係で渡される。絶対時間の差は重要ではない。如何なるＣＩＰヘッダ情報又は他の伝送パケットヘッダも、受信されたパケットから、該パケットがバッファ８６に投入される前又は後で除去することができる。当該受信装置の次の段は、他のクロック９７、復号回路９８、タイムスタンプ検出器９９及びラッチ／減算器100を含むＭＰＥＧデコーダ９６とすることができる。上記他のクロック９７はデコーダのクロックであり、当該受信装置におけるサイクル時間レジスタ及び自走の24.576MHzクロックの両方からは完全に独立している。該ＭＰＥＧデコーダは、かくして、受信された略ジッタの無いパケットにおけるＰＣＲ又はＳＣＲを使用して、従来の方法により、当該デコーダのクロックを、当該データを元々符号化したＭＰＥＧエンコーダにおけるクロックと略同一のレートに同期させることができる。このように、該ＭＰＥＧデコーダは該データを復号して、当該受信装置の一部を形成する表示装置101に略正しいレートで供給することができる。
【００３３】
本発明にとり、バス１及び２上のクロックは、絶対時間としてはロックされる必要はないものの、周波数的にはロックされる必要があることは明らかであろう。これは、伝送ブリッジ３が、２つの異なるバス１及び２上のクロックの周波数をロックする周波数ロック装置４を含むことを要する。これは、種々の方法で達成することができる。一つの方法は、情報を含まない短い信号バーストを精密に規定された時間間隔で送り、これにより上記伝送ブリッジの両側におけるクロックが同期されるのを可能にすることである。他の方法は、該ブリッジを通して時間情報を含むメッセージを送ることである。このメッセージは、該メッセージが、上記伝送ブリッジを通して送られる毎に、クロックに同一の時間を選ばせるかもしれないので、比較的ランダムな時間間隔で送ることができる。相互接続されたバス上のクロックが同期される方法は、本発明を実施化する場合に重要ではない。上記クロックが周波数として同期されねばならないのは、単に要件であるだけである。
【００３４】
以上、本発明をIEEE1394バス構成を使用して伝送されるＭＰＥＧデータの例を用いて説明したが、本発明は斯様な通信系に限定されるものではない。本発明は、伝送ジッタの起こり得るパケット伝送ネットワークを介しての如何なる等時性データの伝送にも適用することができる。本発明は、更に、符号化機能と復号機能との間に不正確に規定される時間間隔が存在するであろうような場合（これは、受信されたタイムスタンプが受信装置で測定された実際の時間よりも早い時間を持つ可能性があることを意味する）にも適用可能である。
【００３５】
当業者であれば、本発明を如何に実施することができるかの一例に過ぎない上述した実施例に対する多くの変形例が可能であることは明らかであろう。例えば、受信器が受信されたデータの処理を開始すべき時間を決定する場合に、各パケットの到達間時間を前のパケットの処理時間に加算することも可能であろう。この場合には、当該ストリームの最初のパケットの到達時間を記憶する代わりに、前のパケットの到達時間を記憶する必要がある。
【００３６】
本開示を読むことにより、当業者にとっては他の変形例が明らかとなるであろう。斯かる変形例は、通信システム及びその構成部品の設計及び使用において既知であり、且つ、ここで既述した特徴の代わりに又は追加して使用することが可能な他の特徴を含むことができる。本出願においてを請求項は特定の組み合わせの特徴に対して記載されているが、本出願の開示の範囲は、何れかの請求項に現在記載されているものと同一の発明に関係するか否か、及び本発明が軽減するものと同一の技術的問題の何れか又は全てを軽減するか否かに拘わらず、本明細書に明示的若しくは暗示的に開示された如何なる新規な特徴若しくは如何なる新規な特徴の組み合わせも、又は当業者にとり自明な特徴の１以上の如何なる一般化も含むものと理解されたい。本出願人は、ここに、本出願の又は該出願から派生する何れかの他の出願の審査過程の間において斯かる特徴及び／又は斯かる特徴の組み合わせに対して請求項が記載されるかもしれないことを付言しておく。
【図面の簡単な説明】
【図１】  図１は、IEEE1394及びIEC61883規格で規定されたパケットフォーマットを示す。
【図２】  図２は、サイクル時間レジスタのフォーマットを示す。
【図３】  図３は、通信システム用のレイヤ化されたＩＳＯモデルを示す。
【図４】  図４は、本発明による方法を実行するのに適した、２つの相互接続されたIEEE1394バス系を含む通信系をブロック図的に示す。
【図５】  図５は、図４の通信系上で伝送するための、ＭＰＥＧ規格により符号化されたデータのソースをブロック図的に示す。
【図６】  図６は、図４の通信系でＭＰＥＧデータを伝送するための送信装置をブロック図的に示す。
【図７】  図７は、IEEE1394バス用のサイクルマスタの一部をブロック図的に示す。
【図８】  図８は、上記通信系上で伝送されるＭＰＥＧ符号化されたデータを受信する受信装置をブロック図的に示す。
【符号の説明】
１、２…IEEE1394バス
３…伝送ブリッジ
４…周波数ロック装置
６…送信装置
７、９…サイクルマスタ
８…受信装置
６２…タイムスタンプモジュール
６５…サイクル時間レジスタ
８２…サイクル開始プロセッサ
８３…サイクル時間レジスタ
８５…タイムスタンプ検出器
８６…バッファ
８７、８８…ラッチ
８９…減算器
９０、９５…加算器
９３…比較器
９４…出力コントローラ
【図１】
0004896293.tif 000002
【図２】
0004896293.tif 000003
【図３】
0004896293.tif 000004
【図４】
0004896293.tif 000005
【図５】
0004896293.tif 000006
【図６】
0004896293.tif 000007
【図７】
0004896293.tif 000008
【図８】
0004896293.tif 000009