(57)【特許請求の範囲】
【請求項１】
圧電振動子と、可変抵抗回路と発振用のトランジスタとを有する発振回路と、定電流回
路と、を備え、
前記定電流回路は、第１のカレントミラー回路と、該第１のカレントミラー回路に流れ
る電流を制御して該定電流回路の出力電流を調整可能にする為の電流制御回路とを備え、
前記第１のカレントミラー回路の出力端側を前記発振用のトランジスタのコレクタまたは
ベースのうち少なくとも一方と前記可変抵抗回路を介して接続し、
前記電流制御回路の制御をすると共に前記可変抵抗回路の抵抗値を制御する制御回路を
前記電流制御回路と前記可変抵抗回路に接続したことを特徴とする圧電発振器。
【請求項２】
前記定電流回路は、前記電流制御回路と、前記第１のカレントミラー回路と、定電流源
と、を備え、
前記電流制御回路が第２のカレントミラー回路であり、前記第２のカレントミラー回路
が、前記定電流源の出力電流の供給を受けるトランジスタと該トランジスタとカレントミ
ラー接続する複数のトランジスタとを備え、
前記複数のトランジスタを互いに並列に接続すると共に、前記第１のカレントミラー回
路に接続し、
前記制御回路が前記複数のトランジスタのコレクタ電流が流れる経路中にスイッチ回路
を接続した構成であることを特徴とする請求項１に記載の圧電発振器。
【請求項３】
前記発振回路は、ピアース型発振回路であることを特徴とする請求項１に記載の圧電発
振器。
【請求項４】
前記発振回路は、コルピッツ型発振回路であることを特徴とする請求項１に記載の圧電
発振器。
【請求項５】
前記可変抵抗回路は、抵抗にスイッチを並列接続した回路を複数個直列接続した回路で
あることを特徴とする請求項１に記載の圧電発振器。
【請求項６】
前記可変抵抗回路は、抵抗とスイッチとの直列回路を複数個並列接続した回路であるこ
とを特徴とする請求項１に記載の圧電発振器。
【請求項７】
前記スイッチ回路は、抵抗とスイッチとの直列接続回路を前記複数のトランジスタのコ
レクタ電流が流れる経路に夫々接続した回路であることを特徴とする請求項２に記載の圧
電発振器。
【請求項８】
前記圧電発振器を構成する回路のうち、圧電振動子以外の回路がＩＣ化されていること
を特徴とする請求項２に記載の圧電発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電発振器に関し、特に発振回路の駆動電流と、コレクタ電位とを圧電発振
器の発振周波数、圧電振動子の諸定数に基づいて制御する圧電発振器に関する。
【背景技術】
【０００２】
近年、圧電発振器は周波数安定度、小型軽量、低価格等により携帯電話等の通信機器か
ら水晶時計のような民生機器まで、多くの分野で用いられている。中でも圧電振動子の周
波数温度特性を補償した温度補償型圧電発振器（ＴＣＸＯ）は、周波数安定度を必要とす
る携帯電話等に広く用いられている。特許文献１には、図６に示すようにタイマ５１と、
スイッチ部５２と、電流供給部５３と、発振部５４と、切り替え回路５５と、バッファ部
５６と、を備えた発振回路が開示されている。タイマ５１は、電源投入による電源電位の
印加時点から経過時間を計測し、その経過時間が所定の時間に達したときに計測結果を出
力する計測手段である。スイッチ部５２は、タイマ５１からの信号により、所定のノード
間のオン／オフの制御を行う。電流供給部５３は、カレントミラー回路を有しており、定
電流源を介してカレントミラー回路に出力電流が流れる。この電流は発振部５４が発振動
作を維持するための最小値に設定されている。
【０００３】
そして、発振部５４は、インバータの出力側には圧電振動子の一端が接続され、他端は
インバータの入力側に接続されている。圧電振動子には並列に帰還抵抗が接続されており
、両者で正帰還回路を構成している。インバータの入力及び出力側には夫々発振動作を安
定化させるためのコンデンサが接続され、該コンデンサの他端は夫々接地されている。切
り替え回路５５は、ゲートに与えられる信号Ｓ１７が“Ｈ”のときオン状態となり、ＮＭ
ＯＳのドレインは接地電位となり、発振信号の後段への出力が遮断される。また、信号Ｓ
１７が“Ｌ”のときは、ＮＭＯＳはオフとなり、発振信号は後段に出力される。バッファ
部５６は、波形を整形し所定のレベルを有する発振信号を出力する機能を有する。
【０００４】
以上のように発振回路を構成することにより、電源投入から所定の経過時間までの間は
、大きな電源電流で駆動することにより、発振動作の立ち上がり時間を短縮できる。更に
、所定の経過時間の後は小さな電源電流で駆動することにより、低消費電力で発振動作を
維持することができると、開示されている。
【特許文献１】特開平１０−１３５７４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された発振回路は、発振立ち上がり時間を短縮するた
めに、初期は大きな電流で駆動し、所定の時間が経過した後は小さな電流で駆動する発振
回路であり、広範囲の周波数の圧電発振器を同一のＩＣ回路を用いて構成する場合に、直
面する問題の解決には役立たない。つまり、圧電発振器に対する小型化、薄型化、低コス
ト化等の要求は益々強くなり、この要求に応えるべく発振回路のＩＣ化が図られてきた。
しかし、発振回路のＩＣ化は初期費用が大幅に掛かるため、多量に使用しないと発振器１
台当たりのコストが下がらないという問題が生じた。コストを下げるため、ＩＣを広範囲
の周波数、例えば１０ＭＨｚから５０ＭＨｚの範囲で用いる、つまり汎用化の必要が生じ
てくる。圧電振動子の周波数が広がり、小型、薄型が要求されるため、圧電振動子の実効
抵抗が増加し、また周波数ディップ等が生じる。実効抵抗を改善し、周波数ディップを抑
圧するため、圧電振動子の容量比等の諸定数が広がり、同一ＩＣを用いて広範囲の発振器
を製作する際に、負性抵抗が設計値を満たさないという問題、また発振しても温度変化等
により発振が不安定、あるいは発振停止という問題があった。
本発明は上記の問題を解決するためになされたもので、同一のＩＣを用い広範囲の周波
数に対応した圧電発振器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、同一のＩＣを用いて広範囲の周波数に対応した圧電発振器を得るため、本発
明の圧電発振器は、圧電振動子と、可変抵抗回路と発振用のトランジスタとを有する発振
回路と、定電流回路と、を備え、前記定電流回路は、第１のカレントミラー回路と、該第
１のカレントミラー回路に流れる電流を制御して該定電流回路の出力電流を調整可能にす
る為の電流制御回路とを備え、前記第１のカレントミラー回路の出力端側を前記発振用の
トランジスタのコレクタまたはベースのうち少なくとも一方と前記可変抵抗回路を介して
接続し、前記電流制御回路の制御をすると共に前記可変抵抗回路の抵抗値を制御する制御
回路を前記電流制御回路と前記可変抵抗回路に接続したことを特徴とする。
以上のように圧電発振器を構成すると、メモリ回路の出力部からの信号に基づいて、定
電流回路の出力電流を制御し、発振回路のトランジスタのコレクタ電位を適正な電位に設
定できるので、発振回路の負性抵抗を広温度範囲にわたり適正に設定することができるの
で、同一ＩＣを広範囲の周波数の圧電発振器に適用できるという利点がある。
【０００７】
また本発明の圧電発振器では、前記定電流回路は前記電流制御回路と、前記第１のカレ
ントミラー回路と、定電流源と、を備え、前記電流制御回路が第２のカレントミラー回路
であり、前記第２のカレントミラー回路が、前記定電流源の出力電流の供給を受けるトラ
ンジスタと該トランジスタとカレントミラー接続する複数のトランジスタとを備え、前記
複数のトランジスタを互いに並列に接続すると共に、前記第１のカレントミラー回路に接
続し、前記制御回路が前記複数のトランジスタのコレクタ電流が流れる経路中にスイッチ
回路を接続した構成であることを特徴とする。
以上のように圧電発振器を構成すると、客先要求の周波数に応じ、メモリ回路の出力部
からの信号に基づいて、定電流回路の出力電流を制御し、発振回路のトランジスタのコレ
クタ電位を適正な電位に設定できるので、使用温度範囲にわたり、発振回路の負性抵抗を
適正に設定することが可能となるので、同じＩＣを広範囲の周波数の圧電発振器に用いる
ことができるという効果がある。
【０００８】
また本発明の圧電発振器は、前記発振回路が、ピアース型発振回路であることを特徴と
する。
このようにピアース型発振回路を用いて圧電発振器を構成すると、発振周波数範囲が広
がると共に、雑音特性が改善されるという利点がある。
【０００９】
また本発明の圧電発振器は、前記発振回路が、コルピッツ型発振回路であることを特徴
とする。
このようにコルピッツ型発振回路を用いて圧電発振器を構成すると、コルピッツ型発振
回路は、発振回路として最も多く用いられる回路であるので、利用範囲が広がるという利
点がある。
【００１０】
また本発明の圧電発振器は、前記可変抵抗回路が、抵抗にスイッチを並列接続した回路
を複数個直列接続した回路であることを特徴とする。
以上のように圧電発振器を構成すると、メモリ回路の出力部からの信号により、前記可
変抵抗回路のスイッチを開閉し、可変抵抗回路の抵抗値を可変し、発振回路のトランジス
タのコレクタ電位を適正な電位に設定できるという効果がある。
【００１１】
また本発明の圧電発振器は、前記可変抵抗回路が、抵抗とスイッチとの直列回路を複数
個並列接続した回路であることを特徴とする。
以上のように圧電発振器を構成すると、メモリ回路の出力部からの信号により、前記可
変抵抗回路のスイッチを開閉して、可変抵抗回路の抵抗値を可変し、発振回路のトランジ
スタのコレクタ電位を適正な電位に設定できるという効果がある。
【００１２】
また本発明の圧電発振器は、前記スイッチ回路が、抵抗とスイッチとの直列接続回路を
前記複数のトランジスタのコレクタ電流が流れる経路に夫々接続した回路であることを特
徴とする。
以上のように圧電発振器を構成すると、メモリ回路の出力部からの信号により、第２の
可変抵抗回路のスイッチを開閉し、定電流回路の出力電流を適正な電流値に設定できると
いう効果がある。
【００１３】
また本発明の圧電発振器は、前記圧電発振器を構成する回路のうち、圧電振動子以外の
回路がＩＣ化されていることを特徴とする。
このように圧電振動子を除いた回路をＩＣ化することにより、圧電発振器の小型化、薄
型化が可能となり、更に定電流回路の出力電流、発振回路のトランジスタのコレクタ電位
を、コンピュータを用いた自動機により適切に設定できるという効果がある。また、ＩＣ
回路を広範囲の周波数の圧電発振器に用いることにより、ＩＣのコストが下がり、ひいて
は圧電発振器の低コスト化が可能になるという効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。図１は本発明に係る第１
の実施の形態の圧電発振器の構成を示す回路図であり、圧電発振器１は、圧電振動子Ｘと
、発振回路６と、定電流回路１１と、制御回路であるメモリ回路１３と、を備えている。
図１に示す発振回路６は、ピアース型発振回路であり、発振用のトランジスタＴｒのエミ
ッタを接地し、コレクタを定電流回路１１に接続すると共に、ベースに圧電振動子Ｘの一
方の端子を接続し、他方の端子を容量Ｃ１の一方の端子を接続し、容量Ｃ１の他方の端子
を接地する。トランジスタＴｒのベース−接地間に容量Ｃ２を接続すると共に、容量Ｃ１
と圧電振動子Ｘとの接続点に容量Ｃ３の一方の端子を接続し、容量Ｃ３の他方の端子をコ
レクタに接続する。更に、トランジスタＴｒのコレクタとベースとの間にコレクタ電位を
決める第１の可変抵抗回路を接続する。第１の可変抵抗回路の一例は、図１に示したよう
に、抵抗Ｒ１１と、抵抗Ｒ１２とスイッチ５との並列回路と、抵抗Ｒ１３とスイッチＳ６
との並列回路と、を直列接続して構成する。そして、メモリ回路１３の出力部とスイッチ
Ｓ５、Ｓ６とを夫々信号線を用いて接続する。
【００１５】
トランジスタＴｒのコレクタとベースとの間に、第１の可変抵抗回路を接続し、メモリ
回路１３の出力部からの信号によりスイッチＳ５、Ｓ６を開閉することにより、トランジ
スタＴｒのコレクタ電位を制御することができる。いま、定電流回路１１から一定の電流
ＩDが発振回路６に供給されるものとして、抵抗Ｒ１１に流れる電流をＩA、トランジスタ
Ｔｒのコレクタ電流をＩBとして、トランジスタＴｒの直流電流増幅率をｈFEすると、ス
イッチＳ５、Ｓ６を閉じた場合には、ＩD＝ＩA＋ＩB、ＩB＝ｈFE×ＩAであるからＲ１１
×ＩD／（１＋ｈFE）の電圧がトランジスタＴｒのコレクタ−ベース間（コレクタとベー
スとの間）の電圧となる。スイッチＳ５、Ｓ６を共に開いた場合には（Ｒ１１＋Ｒ１２＋
Ｒ１３）×ＩD／（１＋ｈFE）の電圧がコレクタ−ベース間の電圧となる。更に、定電流
回路１１の出力電流ＩDも後述するように可変することができるので、トランジスタＴｒ
のコレクタ−ベース間の電圧を制御することによりコレクタ電位Ｖｃを制御することがで
きる。そして、使用する圧電振動子Ｘの振動周波数、等価直列抵抗値（圧電振動子の２端
子間の位相差が０°となるときの抵抗値）、容量比（モーショナルキャパシタンスに対す
る静電容量の比）等に基づき、発振回路の負性抵抗が適切になるように、定電流回路１１
の出力電流ＩDを設定することができる。
【００１６】
図１に示した定電流回路１１は一例であり、定電流回路１１は、抵抗Ｒ３とトランジス
タＱ３（ＮチャネルＭＯＳ−ＦＥＴ）とトランジスタＱ４と抵抗Ｒ４からなる回路に更に
トランジスタＱ１、Ｑ２及び抵抗Ｒ１、Ｒ２からなるカレントミラー回路と、を備えた定
電流源と、トランジスタＱ５、Ｑ６（共にＰチャネルＭＯＳ−ＦＥＴ）からなるカレント
ミラー回路と、トランジスタＱ７、Ｑ８、Ｑ９、Ｑ１０、抵抗Ｒ６、Ｒ７、Ｒ８、Ｒ９及
びスイッチＳ１、Ｓ２、Ｓ３からなるカレントミラー回路（電流制御回路）と、から構成
される。抵抗Ｒ３の一方の端子を電源電圧Ｖｃｃに接続し、他方の端子をトランジスタＱ
３のゲートと、トランジスタＱ４のコレクタとに接続し、トランジスタＱ４のエミッタを
接地すると共に、トランジスタＱ４のベースを、抵抗Ｒ４を介して接地する。更にトラン
ジスタＱ４のベースとトランジスタＱ３のソースとを接続すると共に、トランジスタＱ３
のドレインをトランジスタＱ１のコレクタに接続する。
【００１７】
更に、トランジスタＱ１のベースとコレクタを短絡し、トランジスタＱ１、Ｑ２の夫々
のエミッタを、抵抗Ｒ１、Ｒ２を介して電源電圧Ｖｃｃに接続する。トランジスタＱ２の
コレクタを、抵抗Ｒ５を介してトランジスタＱ７のコレクタと接続し、トランジスタＱ７
のベースとコレクタを短絡し、トランジスタＱ７のエミッタを、抵抗Ｒ６を介して接地す
る。トランジスタＱ８、Ｑ９、Ｑ１０は互いに並列接続した構成であり、トランジスタＱ
８、Ｑ９、Ｑ１０の夫々のコレクタと、トランジスタＱ５のドレインとを接続する。トラ
ンジスタＱ７、Ｑ８、Ｑ９、Ｑ１０のベースを接続すると共に、トランジスタＱ８、Ｑ９
、Ｑ１０の夫々のエミッタと接地間に、抵抗Ｒ７とスイッチＳ１との直列回路（スイッチ
回路）、抵抗Ｒ８とスイッチＳ２との直列回路（スイッチ回路）、抵抗Ｒ９とスイッチＳ
３との直列回路（スイッチ回路）を夫々接続し、抵抗Ｒ７〜Ｒ９とスイッチＳ１〜Ｓ３と
で第２の可変抵抗回路を構成している。そして、トランジスタＱ５のゲートとドレインと
を短絡し、トランジスタＱ５、Ｑ６の夫々のソースを電源電圧Ｖｃｃに接続し、トランジ
スタＱ６のドレインから出力電流ＩDを取り出すように構成されている。また、メモリ回
路１３の出力部と定電流回路１１のスイッチＳ２、Ｓ３とは信号線にて接続されている。
尚、定電流回路１１のスイッチＳ１をメモリ回路１３の出力部に接続した構成を備えてい
ても構わない。
【００１８】
定電流回路１１のスイッチＳ１は常時接続し、スイッチＳ２、Ｓ３はメモリ回路１３か
らの信号により開閉し、ＰチャネルＭＯＳ−ＦＥＴＱ６の出力電流ＩDを可変する。トラ
ンジスタＱ７、Ｑ８、Ｑ９、Ｑ１０からなるカレントミラー回路のトランジスタ素子とス
イッチを増加させることにより、出力電流ＩDをより細かく制御することができる。また
、トランジスタＱ８、Ｑ９、Ｑ１０を構成する半導体上の素子のサイズを変えることによ
り、トランジスタＱ８、Ｑ９、Ｑ１０を流れる電流を増減することができる。例えば、ト
ランジスタＱ８、Ｑ９、Ｑ１０の素子のサイズを同一にして、夫々のエミッタ電流を１：
１：１に設定することもできるし、素子のサイズを変えて、１：２：４にすることも可能
である。
【００１９】
定電流回路１１に用いられているカレントミラー回路について、図７（ａ）を用いて基
本的な説明をする。入力電流Ｉ1を加える側のトランジスタＱａは、ベースとコレクタを
結合したダイオード接続で、トランジスタＱａのコレクタ電圧をトランジスタＱｂのベー
スに加えるように構成されている。トランジスタＱａのエミッタ電流ＩE1はコレクタ電流
ＩC1とベース電流ＩB1との和であり、ＩE1＝ＩC1＋ＩB1となる。入力電流Ｉ1はＩC1とＩB
1とトランジスタＱｂのベース電流ＩB2との和であり、これはＩE1とＩB2の和でもある。
トランジスタＱａ、Ｑｂの特性が等しければトランジスタＱａのエミッタ電流ＩE1と、ト
ランジスタＱｂのエミッタ電流ＩE2は等しくなる。しかし、入力電流Ｉ1からベース電流
ＩB2を分流するので、ＩE1はＩ1よりＩB2だけ少なくなる。つまり、入力電流Ｉ1と出力電
流Ｉ2との関係は、Ｉ1−Ｉ2＝２ＩB2となるので、入力電流Ｉ1と出力電流Ｉ2とを近づけ
るためにはトランジスタＱｂにＨFEの高い素子が望ましい。
図７（ｂ）は、同図（ａ）のトランジスタＱａ、Ｑｂのエミッタに夫々抵抗Ｒａ、Ｒｂ
を付加して、カレントミラー回路の精度と安定度とを高めた回路構成であり、同図（ｃ）
は複数の出力を有する多連出力型のカレントミラー回路である。また、図７（ｄ）は、同
図（ａ）のバイポーラトランジスタＱａ、Ｑｂの代わりにＭＯＳ−ＦＥＴを用いた例で、
バイポーラトランジスタにある欠点が解消され、入力電流Ｉ1と出力電流Ｉ2との関係は、
理想的なＩ1＝Ｉ2が実現できる。
【００２０】
定電流回路１１の動作について説明する。抵抗Ｒ３を介して電源電圧Ｖｃｃから電流が
ながれ、トランジスタＱ３のゲートとトランジスタＱ４のコレクタに電圧が印加される。
トランジスタＱ３のゲートとソース間電位の値に応じてトランジスタＱ３のドレイン電流
が決定される為、トランジスタＱ３のソースにはカレントミラー回路を構成するランジス
タＱ１、Ｑ２を通して定電流が流れる。そして、トランジスタＱ１に流れる定電流、ほぼ
同じ値の電流がトランジスタＱ２に流れ、この電流が抵抗Ｒ５通して、トランジスタＱ７
に流れる。トランジスタＱ７とトランジスタＱ８、Ｑ９、Ｑ１０の素子のサイズが等しい
場合、トランジスタＱ７に電流が流れると、トランジスタＱ８、Ｑ８９、Ｑ１０のコレク
タには夫々のトランジスタＱ７のコレクタ電流と等しい値の電流を流すことが可能であり
、この電流の和に相当する電流がトランジスタＱ５に流れる。このとき、トランジスタＱ
５とトランジスタＱ６の素子のサイズが同じであればトランジスタＱ５と同じ量の電流が
トランジスタＱ６に流れて、出力電流ＩDとなる。従って、スイッチＳ２、Ｓ３をメモリ
回路１３からの信号により開閉することで、トランジスタＱ５のドレイン電流を調整する
ことができるので出力電流ＩDを制御することができる。
また、メモリ回路１３は、発振回路６のトランジスタＴｒのベース−コレクタ間に設け
たスイッチＳ５、Ｓ６の開閉を制御する信号を送出し、Ｔｒのコレクタ電位を制御し、コ
レクタ電位を適切な電圧に設定することができる。
【００２１】
発振器用ＩＣを新たに設計する際に大きくな初期投資が必要となるので、大量の発振器
に適用し、コストを大幅に低減する必要がある。そのため、同一の発振器用ＩＣを広範囲
の周波数で使用しなければならない。従来は客先仕様に基づき、発振周波数、温度特性、
周波数の可変範囲、出力電圧等を考慮して仕様に適した諸パラメータを求め、専用の圧電
発振器を設計していた。しかし、最近の小型・薄型化、低価格の要求には従来の設計方式
では満たせず、圧電振動子を除いた回路のＩＣ化は避けられない。そこで、同一の発振器
用ＩＣを用い、広範囲の周波数の発振器を設計するには、ＩＣに内蔵するメモリ回路を用
いて発振回路のエミッタ電流、コレクタ電位等を発振周波数に適した値に設定しなければ
ならない。特に、使用温度範囲における発振回路の発振条件、即ち負性抵抗は最も重要な
設計パラメータの一つである。負性抵抗はエミッタ電流に比例し、角周波数の二乗に逆比
例することが知られている。これ以外に圧電振動子の実効抵抗、発振回路の容量等のパラ
メータが発振条件には関与するが、大まかにいうと、周波数が高くなると負性抵抗が二乗
で小さくなるので、その分エミッタ電流を増やす必要がある。
【００２２】
図２は、発振回路６のトランジスタＴｒのコレクタ電圧Ｖｃと、定電流回路１１の出力
電流ＩDとの温度特性を示した図である。温度ｔ１におけるＴｒのコレクタ電圧がＶｃ１
であったとする。この場合、電源電圧Ｖｃｃとコレクタ電圧Ｖｃ１との電圧差が、トラン
ジスタＱ６を安定動作させるのに十分なソース−ドレイン電圧を確保できている。しかし
、温度がｔ２に下がるとトランジスタＴｒの温度特性により、コレクタ電圧はＶｃ２へ上
昇し、（Ｖｃｃ−Ｖｃ２）はトランジスタＱ６のソース−ドレイン間電圧が十分に確保で
きなくなり飽和状態になる。その結果、カレントミラー回路を構成するトランジスタＱ５
、Ｑ６の出力電流ＩDが減少を始め、発振回路６の発振維持に必要なエミッタ電流を供給
できず、発振回路が不安定になる。このため、発振回路６のトランジスタＴｒのコレクタ
の電位Ｖｃを下げる必要が生じる。図１に示すように、第１の可変抵抗回路、つまり抵抗
Ｒ１と、抵抗Ｒ１２とスイッチＳ５との並列回路と、抵抗Ｒ１３とスイッチＳ６との並列
回路と、が直列接続された回路が、トランジスタＴｒのベース−コレクタ間に接続されて
いる。メモリ回路１３の出力部からの信号によりスイッチＳ５、Ｓ６を開状態または閉状
態にして、第１の可変抵抗回路の抵抗値を調整し、トランジスタＴｒのコレクタ電圧Ｖｃ
を、カレントミラー回路を構成するトランジスタＱ６のドレイン−ソース電圧ＶGSが適切
になるように設定する。
【００２３】
本発明の特徴は、ＩＣ回路に内蔵したメモリ回路１３の信号により、使用する発振周波
数で発振回路６の発振条件、消費電流、雑音特性等が最適になるように、定電流回路１１
の出力電流と、発振回路６のトランジスタＴｒのコレクタ電位と、を最適に設定できるよ
うに構成した圧電発振器である。図１の例では、定電流回路１１に３個のスイッチ、発振
回路６に２個のスイッチと２個の抵抗の例を示したが、これらの数を多くして、出力電流
、バイアス電圧をさらに細かく設定できるようにしてもよい。また、発振回路６のトラン
ジスタＴｒのコレクタと、定電流回路１１の出力とを直結した例を示したが、この間に抵
抗を挿入してもよい。
また、図１の回路図ではメモリ回路１３の出力部と第１の抵抗回路及び第２の抵抗回路
とが独立の信号線で接続されているが、第１の抵抗回路と第２の抵抗回路とを連動するよ
うに信号線を接続してもよい。つまり、第２の抵抗回路のスイッチＳ２、Ｓ３を閉じて定
電流回路１１の出力電流ＩDを大きくする場合、第１の抵抗回路のスイッチＳ５、Ｓ６を
閉じてＴｒのコレクタ電位Ｖｃを下げるように、連動させてもよい。
【００２４】
図３は、第２の実施例の圧電発振器２の構成を示す回路図であり、図１に示した圧電発
振器１と異なる点は、発振回路７のトランジスタＴｒのコレクタ−ベース間の第１の可変
抵抗回路の構成である。図３に示すように、第１の可変抵抗回路は抵抗とスイッチとの直
列回路を複数個並列接続した回路である点である。つまり、抵抗Ｒ１４と、抵抗Ｒ１５と
スイッチＳ５との直列回路と、抵抗Ｒ１６とスイッチＳ６の直列回路と、を共に並列接続
して構成した点である。この例でもメモリ回路１３の出力部からの信号により、スイッチ
Ｓ５、Ｓ６を開閉し、第１の可変抵抗回路の抵抗値を可変し、Ｔｒのコレクタ電位を適正
な電位に設定することができる。
【００２５】
図４は、第３の実施例の圧電発振器３の構成を示す回路図であり、図１に示した圧電発
振器１と異なる点は、発振回路８がコルピッツ型発振回路を用いて構成されている点であ
る。コルピッツ型発振回路は、トランジスタＴｒのコレクタを、第１の可変抵抗回路を介
して定電流回路１１に接続し、ベースと電源ＶＤＤ間に抵抗Ｒ１７を接続してベースバイ
アス電圧とする。トランジスタＴｒのベース−エミッタ間に容量Ｃ１を接続すると共に、
エミッタと接地間にエミッタ抵抗ＲEと、容量Ｃ２との並列接続回路を接続し、図示しな
いが発振出力はコレクタから容量Ｃｏを介して取り出す。なお、電源電圧Ｖｃｃはバイパ
スコンデンサ（図示せず）を介して高周波的に接地されている。
第１の可変抵抗回路は、抵抗Ｒ１１と、抵抗Ｒ１２とスイッチ５との並列回路と、抵抗
Ｒ１３とスイッチＳ６との並列回路と、を直列接続して構成する。そして、メモリ回路１
３の出力部とスイッチＳ５、Ｓ６とを夫々信号線を用いて接続する。メモリ回路１３の出
力部と、スイッチＳ５、Ｓ６と信号線で接続する。メモリ回路１３からの信号によりスイ
ッチＳ５、Ｓ６を開閉し、第１の可変抵抗回路の抵抗値を可変し、Ｔｒのコレクタ電位Ｖ
ｃを適正な電位に設定することができる。
【００２６】
図５は、第４の実施例の圧電発振器４の構成を示す回路図であり、図３に示した圧電発
振器２と異なる点は、発振回路９がコルピッツ型発振回路を用いて構成されている点であ
る。第１の可変抵抗回路は、抵抗Ｒ１４と、抵抗Ｒ１５とスイッチＳ５との直列回路と、
抵抗Ｒ１６とスイッチＳ６の直列回路と、を共に並列接続して構成し、メモリ回路１３の
出力部と、スイッチＳ５、Ｓ６と信号線で接続する。メモリ回路１３からの信号によりス
イッチＳ５、Ｓ６を開閉し、第１の可変抵抗回路の抵抗値を可変し、Ｔｒのコレクタ電位
Ｖｃを適正な電位に設定することができる。
【図面の簡単な説明】
【００２７】
【図１】本本発明に係る圧電発振器の構成を示す回路図。
【図２】発振回路のコレクタ電圧Ｖｃと、定電流回路の出力電流ＩDの温度特性を示す図。
【図３】第２の実施例の圧電発振器の構成を示す回路図。
【図４】第３の実施例の圧電発振器の構成を示す回路図。
【図５】第４の実施例の圧電発振器の構成を示す回路図。
【図６】従来の発振回路の構成を示す回路図。
【図７】（ａ）（ｂ）（ｃ）（ｄ）は夫々カレントミラー回路の基本構成を示す説明図。
【符号の説明】
【００２８】
１、２、３、４  圧電発振器、６、７、８、９  発振回路、１１  定電流回路、１３  
メモリ回路、Ｔｒ  トランジスタ、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８、
Ｑ９、Ｑ１０  トランジスタ、Ｒ１、Ｒ２、Ｒ３Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９、
Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５、Ｒ１６、Ｒ１８  抵抗、Ｃ１、Ｃ２、Ｃ３、
Ｃ１１、Ｃ１２  容量、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５  スイッチ、Ｘ  圧電振動子、
【図１】
0005061857.tif 000002
【図２】
0005061857.tif 000003
【図３】
0005061857.tif 000004
【図４】
0005061857.tif 000005
【図５】
0005061857.tif 000006
【図６】
0005061857.tif 000007
【図７】
0005061857.tif 000008