(57)【特許請求の範囲】
【請求項１】
石英ガラス又はセラミックスを含む基板と、前記基板上の全面に形成された裏面電極と、前記裏面電極上に形成された複数の半導体層および薄膜絶縁層からなるポーラスシリコン層と、前記ポーラスシリコン層上に形成された薄膜電極層と、を備えた半導体素子からの電子放出現象により大気中に電子を放出させる電荷発生装置において、前記裏面電極が
低抵抗化されたポリシリコン、
低抵抗化されたアモルファスシリコン、
及びシリサイド、
から選ばれる少なくとも一つを有する
ことを特徴とする電荷発生装置。
【請求項２】
前記裏面電極が低抵抗化されたポリシリコンを含み、前記低抵抗化されたポリシリコンが、ドープドポリシリコンであることを特徴とする請求項１記載の電荷発生装置。
【請求項３】
前記裏面電極が低抵抗化されたポリシリコン又は低抵抗化されたアモルファスシリコンを含み、前記低抵抗化されたポリシリコン又は低抵抗化されたアモルファスシリコンがイオン注入により低抵抗化されたポリシリコン又はアモルファスシリコンであることを特徴とする請求項１記載の電荷発生装置。
【請求項４】
前記裏面電極がｎ型の半導体特性をもつことを特徴とする請求項１、請求項２、及び請求項３のうちいずれか１に記載の電荷発生装置。
【請求項５】
前記裏面電極がシリサイドを含み、前記シリサイドが、Ｔｉ（チタン）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｎｉ（ニッケル）、Ｃｏ（コバルト）、及びＺｒ（ジルコニウム）のうち、いずれかの金属とのシリサイドであることを特徴とする請求項１記載の電荷発生装置。
【請求項６】
石英又はセラミックスを含む基板上に裏面電極を形成する第１の工程と、前記第１の工程で形成された裏面電極上に薄膜を形成する第２の工程と、前記第１の工程で形成された裏面電極および前記第２の工程で形成された薄膜上に複数の半導体層および薄膜絶縁層からなるポーラスシリコン層を形成する第３の工程と、前記第３の工程で形成されたポーラスシリコン層上に薄膜電極層を形成する第４の工程と、を含む電荷発生装置の製造方法において、
前記裏面電極が
低抵抗化されたポリシリコン、
低抵抗化されたアモルファスシリコン、
及びシリサイド、
から選ばれる少なくとも一つを含み、
前記第２の工程で形成する前記薄膜は前記裏面電極の表面の一部に形成され、
前記薄膜が前記第３の工程で形成される半導体層をパターニングする際のエッチングストッパーであることを特徴とする電荷発生装置の製造方法。
【請求項７】
請求項６記載の電荷発生装置の製造方法において、前記エッチングストッパーとなる薄膜は、シリコン酸化膜、シリコン窒化膜、及びシリコン酸化窒化膜のいずれかによって形成されることを特徴とする電荷発生装置の製造方法。
【請求項８】
前記裏面電極がシリサイドを含み、前記第１の工程では、前記裏面電極をシリサイド化される金属で形成後、前記ポリシリコンを成膜することを特徴とする請求項６記載の電荷発生装置の製造方法。
【請求項９】
請求項１、請求項２、請求項３、請求項４、及び請求項５のうちいずれか１に記載の電荷発生装置を用いたことを特徴とする電子写真装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、帯電器に画像を帯電させることにより画像形成を行う複写機、プリンタ、ファクシミリなどの電荷発生装置、電荷発生装置の製造方法および電子写真装置に関する。
【０００２】
【従来の技術】
従来から電子写真技術を利用した普通紙複写装置、ファクシミリ、プリンタなどの電子写真方式の画像形成装置において、一般的にコロトロン帯電器およびスコロトロン帯電器が使用されている。これらの帯電器は、コロナ放電を利用して感光体を非接触で帯電させており、帯電安定性に優れ、帯電方式の主流であったが、このコロナ帯電方式はオゾンやＮＯｘの発生量が多く、最近では電圧を接触帯電器に印加してこれを感光体に接触させることにより感光体を帯電する接触帯電方式が提案されてきている。
例えば、特開平５−８８５０７号公報にはローラー帯電方式の技術、特開平６−３２４５５２号公報にはブレード帯電方式の技術、特開平２−６２５６３号公報にはブラシ帯電方式の技術が記載されている。
【０００３】
これらの接触帯電方式は、特に感光体を非接触で帯電させるコロナ帯電方式よりも低電圧で感光体を帯電できるとともに、オゾンの発生量もコロナ帯電方式の１／１００〜１／５００程度と少ないが、接触帯電方式での被帯電体への接触による傷や汚れ、また、被帯電体表面にピンホールが存在した場合に電界がピンホールに集中するため画像に白抜けや黒筋などが発生するということがあった。
このような汚れ防止や白抜け、黒筋などの発生防止に関して特願２０００−７６５１１号公報には、半導体からなる電子放出素子を用いた帯電装置およびこれを用いた電子写真装置が記載されている。
【０００４】
図５は、従来の電子放射メカニズムを示した図である。
この電子放出素子のメカニズムは図５（ａ）に示すように、半導体中のフェルミ準位近傍の電子がトンネル現象によりポテンシャル障壁を透過して絶縁体層の伝電体へ注入される。これは高抵抗であり、大きな電位勾配が生じているためにそこで加速され、薄膜電極の伝導体へ注入されホットエレクトロンとなる。この電位勾配が電子放出のエネルギーに寄与するため、絶縁体層の膜厚は所定値以下、印加電圧は所定値以上とする必要がある。
一般には絶縁体層の膜厚は、数μｍ程度からそれ以下、印加電圧は１０Ｖ程度からそれ以上が必要である。これら素子内部で生成したホットエレクトロンのうち、薄膜電極の仕事関数Φ以上のエネルギーを有するものはこの電極をトンネルし、素子外部に所定の運動エネルギーを有して放出される。この薄膜電極は電子がトンネルすることを妨げることのない範囲の膜厚で形成することが必要であり、一般的には数十ｎｍ以下である。
【０００５】
図５（ｂ）に示されるようにシリコン半導体材料とした場合、半導体層と絶縁層（シリコン酸化物）からなる微細構造が複数形成されているとき、この中を電子が多数回トンネルするために電子のドリフト長が伸び、容易にホットエレクトロン化して外部に放出されると考えられる。この現象は、ポーラスシリコン（以下、ＰＳという）に代表されるように、その表面にｎｍオーダーの多孔質半導体層を形成することで、上述の電子の多段階加速により電子放出特性が飛躍的に向上するようになっている。
図５（ｃ）は電子放出素子の構成を示しており、低抵抗なシリコン（Ｓｉ）基板１の裏面に裏面電極２が形成され、シリコン基板１表面には陽極酸化により作製されたポーラスシリコン（ＰＳ層）３とその表面に薄膜電極４が形成されている構造となっている。この帯電装置によれば、放電生成物を全く発生しない帯電が可能となる。
【０００６】
【発明が解決しようとする課題】
しかしながら、電子放出面の形状は、各々の装置目的に合わせた形状とすることが必要となり、例えば電子写真用の帯電装置の場合、画像を形成する被記録体幅以上の長さを有する帯電装置を製作する必要が生じてしまう。
また、一般的な金属基板上にポリシリコンを成膜した場合、冷却後の収縮によりシリコン薄膜に割れなどの劣化が生じやすく、また、タングステン、チタンなどを基板とした場合、高温下においてシリコンと反応してシリサイドとなりやすく所望のポリシリコン薄膜を得ることが困難であった。
【０００７】
最も一般的な半導体材料として従来からシリコンが挙げられるが、単結晶材料の場合、その大きさについては制約があり、ポリシリコンのようにＣＶＤ（化学蒸着）によってシリコン材料を長尺基板に成膜する際、基板を高温に加熱する必要が生じ、この場合の基板材料の制約が大きく、石英基板やセラミックス基板のような絶縁性基板の方が適していることがある。しかし、絶縁性基板を用いた場合には裏面電極を別に形成する必要があり、前述のような制約を解決したうえで低抵抗化することが必要となってしまう。
また、通常、シリコン基板で作製された電荷発生素子の場合、数ｃｍのチップをつなぎ込んで感光体幅に合わせるようにするので、チップ間の特性のバラツキやつなぎ部分があるので帯電むらが発生しやすく、また、つなぎ込み時の実装に余分なコストがかかったり歩留まりの低下等の問題も発生することがある。
【０００８】
そこで、本発明の第１の目的は、電荷発生装置の裏面電極を低抵抗化されたポリシリコンで形成することにより、大面積化を図ることができる電荷発生装置、電荷発生装置の製造方法および電子写真装置を提供することである。
本発明の第２の目的は、電荷発生装置の裏面電極をシリサイドで形成することにより、大面積化を図ることができる電荷発生装置、電荷発生装置の製造方法および電子写真装置を提供することである。
本発明の第３の目的は、電荷発生装置の裏面電極をドープドポリシリコンで形成することにより、容易に大量生産することができる電荷発生装置、電荷発生装置の製造方法および電子写真装置を提供することである。
本発明の第４の目的は、電荷発生装置の裏面電極をイオン注入により低抵抗化されたポリシリコンで形成することにより、低抵抗化を図ることができる電荷発生装置、電荷発生装置の製造方法および電子写真装置を提供することである。
本発明の第５の目的は、電荷発生装置の裏面電極をｎ型の半導体特性をもつポリシリコンで形成することにより、低抵抗化を図ることができる電荷発生装置、電荷発生装置の製造方法および電子写真装置を提供することである。
【０００９】
本発明の第６の目的は、電荷発生装置の裏面電極をＴｉ（チタン）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｎｉ（ニッケル）、Ｃｏ（コバルト）、Ｚｒ（ジルコニウム）のいずれかの金属とのシリサイドで形成することにより、製造方法が安定した電荷発生装置、電荷発生装置の製造方法および電子写真装置を提供することである。
本発明の第７の目的は、ポリシリコンで形成した電荷発生装置の裏面電極表面の一部に形成された薄膜により、半導体層をパターニングする際のエッチングストッパーとして利用する電荷発生装置の製造方法を用いることにより、安定したプロセスの電荷発生装置、電荷発生装置の製造方法および電子写真装置を提供することである。
本発明の第８の目的は、エッチングストッパーとなる薄膜はシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれかからなるものとすることにより、安定したプロセスの電荷発生装置、電荷発生装置の製造方法および電子写真装置を提供することである。
本発明の第９の目的は、絶縁性基板上にシリサイド化される金属を形成後、ポリシリコンを成膜する工程を含む電荷発生装置の製造方法を用いることにより、安定したプロセスの電荷発生装置、電荷発生装置の製造方法および電子写真装置を提供することである。
本発明の第１０の目的は、電荷発生装置を電子写真装置において用いることにより、オゾンやＮＯｘがほとんど発生しない電荷発生装置、電荷発生装置の製造方法および電子写真装置を提供することである。
【００１０】
【課題を解決するための手段】
請求項１記載の発明では、石英やセラミックスなどの材料からなる基板と、前記基板上の全面に形成された裏面電極と、前記裏面電極上に形成された複数の半導体層および薄膜絶縁層からなるポーラスシリコン層と、前記ポーラスシリコン層上に形成された薄膜電極層と、を備えた半導体素子からの電子放出現象により大気中に電子を放出させる電荷発生装置において、前記裏面電極が低抵抗化されたポリシリコンであることにより、前記第１の目的を達成する。
【００１１】
請求項２記載の発明では、請求項１記載の発明において、前記裏面電極がシリサイドであることにより、前記第２の目的を達成する。
【００１２】
請求項３記載の発明では、請求項１記載の発明において、前記裏面電極がドープドポリシリコンであることにより、前記第３の目的を達成する。
請求項４記載の発明では、請求項１記載の発明において、前記裏面電極がイオン注入により低抵抗化されたポリシリコンまたはアモルファスシリコンであることにより、前記第４の目的を達成する。
【００１３】
請求項５記載の発明では、請求項１、請求項３、請求項４のうちいずれか１に記載の発明において、前記裏面電極がｎ型の半導体特性をもつことにより、前記第５の目的を達成する。
請求項６記載の発明では、請求項２記載の発明において、前記裏面電極が、Ｔｉ（チタン）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｎｉ（ニッケル）、Ｃｏ（コバルト）、Ｚｒ（ジルコニウム）のうち、いずれかの金属とシリサイドとからなることにより、前記第６の目的を達成する。
【００１４】
請求項７記載の発明では、石英やセラミックスなどの材料からなる基板上に裏面電極を形成する第１の工程と、前記第１の工程で形成された裏面電極の表面一部に薄膜を形成する第２の工程と、前記第１の工程で形成された裏面電極および前記第２の工程で形成された薄膜上に複数の半導体層および薄膜絶縁層からなるポーラスシリコン層を形成する第３の工程と、前記第３の工程で形成されたポーラスシリコン層上に薄膜電極層を形成する第４の工程と、を含む電荷発生装置の製造方法において、前記第２の工程で形成された前記裏面電極の表面一部の薄膜が前記第２の工程で形成される半導体層をパターニングする際のエッチングストッパーとして利用されることにより、前記第７の目的を達成する。
請求項８記載の発明では、請求項７記載の電荷発生装置の製造方法によって製造された電荷発生装置において、前記エッチングストッパーとなる薄膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれかによって形成されることにより、前記第８の目的を達成する。
【００１５】
請求項９記載の発明では、請求項７記載の発明において、前記第１の工程では、前記裏面電極をシリサイド化される金属で形成後、前記ポリシリコンを成膜することにより、前記第９の目的を達成する。
【００１６】
請求項１０記載の発明では、請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７、請求項８、請求項９のうちいずれか１に記載の電荷発生装置を用いたことにより、前記第１０の目的を達成する。
【００１７】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図１ないし図４を参照して詳細に説明する。なお、各実施形態において説明する電荷発生装置は、電子写真装置の感光体（帯電器に相当する）に電荷を帯電する際に用いる電子発生素子のことをいうものとし、本発明に係る電子写真装置で用いられるものである。
まず、第１の実施形態について説明する。
図１は、本実施の形態に係る電荷発生装置の正面図である。
電荷発生装置は、基板１０、裏面電極１１、ポーラスシリコン層（半導体層／薄膜絶縁層）１２、薄膜電極層１３から形成されている。
基板１０は熱収縮が小さく、ポリシリコンとの化学的反応がなく大面積化が可能な材料を選ぶ必要があり、石英ガラスやセラミックスなどが望ましい。
裏面電極１１は抵抗が小さく、ポリシリコンとの化学的反応がなく高温に耐え得る材料を選ぶ必要があり、本実施の形態では低抵抗化されたポリシリコンで形成されている。
ポーラスシリコン層１２は、微細な半導体層と薄膜絶縁層が複数形成された構造となっている。本実施の形態では、ポリシリコンを陽極化成によって微細構造を形成し、これを酸化することにより半導体層と絶縁層からなる微細構造を複数形成することが可能であり、一般的にポーラスシリコン（以下、ＰＳという）と呼んでいる。
薄膜電極層１３は、電子放出の原理から仕事関数Φが小さい材料で薄い程よく、導電性が高く化学的に安定な金属が好ましいＡｕ（金）、Ｐｔ、Ｌｕ（ルテチウム）、Ｃｕ（銅）などが挙げられる。
【００１８】
図２は、本実施の形態に係る電荷発生装置の形成過程を示した図である。
まず、図２（ａ）に示すように、石英ガラス基板２０表面に低抵抗化されたポリシリコンを１μｍ形成し、パターニングして裏面電極２１とする。低抵抗化は、ドープドポリおよびポリシリコンにイオン注入法によるドーピングなどにより行われる。本実施の形態では、一例として膜厚１μｍとしたが、これに限られるものではなく、膜厚およびドーズ量を調整することで抵抗値を変えられ、設計の自由度を広くすることができる。
次に、図２（ｂ）に示すように、ＰＳ部を形成するためにポリシリコンをＣＶＤ法により１μｍ成膜後、パターニングしてＰＳ形成部であるポリシリコン２２ａを作製する。ここで、ＣＶＤ法（化学蒸着法）とは、反応系分子の気体、あるいはこれと不活性の担体との混合気体を加熱した基板上に流し、加水分解、自己分解、光分解、酸化還元、置換などの反応による生成物を基板上に蒸着させる方法をいう。
なお、ポリシリコンをＣＶＤ法により成膜するとしたが、陽極化するためにはポリシリコンに電流を流して導電性にする必要があり、ノンドープということではないがドーズ量は少ないということになる。
【００１９】
次に、図２（ｃ）に示すように、ＰＳ形成部であるポリシリコン２２ａを陽極化して酸化することでＰＳ層２２を形成する。陽極化は、図３に示すようにランプ照射しながらＨＦ（デカメートル波、短波）／エタノール溶液中で裏面電極２１と対向電極（Ｐｔワイヤ）３５に電圧を印可して電流を制御することで陽極化される。酸化は、暗所において硫酸／水溶液中で陽極化と同様に裏面電極２１と対向電極（Ｐｔワイヤ）３５に一定電流を流すことで酸化処理される。
図２（ｄ）に示すように、ＰＳ層２２表面にＡｕをマスクデポにより１０ｎｍ成膜して薄膜電極２３を形成することで電荷発生素子が完成するようになっている。
第１の実施形態の電荷発生装置では、裏面電極２１を低抵抗化したポリシリコンで形成することにより、容易に大面積化を図ることができる。
【００２０】
次に、第２の実施形態について説明する。
第２の実施形態の電荷発生装置は、裏面電極２１をシリサイドで形成した点が第１の実施形態と異なる。
シリサイドは、低抵抗、酸化雰囲気に安定、密着性やストレスなど機械的に安定、高温プロセスに安定、耐薬品性があるなど多くの特性を有している。特に、大面積化に必要な低抵抗、ストレス安定性があるのでデバイスの信頼性が高いという利点がある。
作製方法は、基板上にＣＶＤ法などによりポリシリコンを成膜した後、その表面に金属薄膜をスパッタ法やＣＶＤ法により成膜する。真空中もしくは不活性ガス中にて２００〜８００℃で熱処理を行うことでシリサイド化される。
本実施の形態では、一例としてＣＶＤ法によるポリシリコンとしたが、これに限られるものではなく、スパッタ法によるアモルファスシリコンなどでもよい。
【００２１】
金属薄膜は、シリサイド化されるものであればよいが、プロセス的に形成しやすいものがよく、本実施の形態では一例としてＴｉがスパッタ法にて成膜されている。これを真空中もしくは不活性ガスにて熱処理を施すが、金属の種類と処理温度によってメタルリッチシリサイド（Ｍ２Ｓｉ）、モノシリサイド（ＭＳｉ）、シリシリサイド（ＭＳｉ２）と呼ばれる構造に分けることができる。
これらの融点はＭ２Ｓｉ＜ＭＳｉ＜ＭＳｉ２の順で高くなるため、この後のポリシリコン成膜温度５００〜６００℃のことを考慮すると、モノシリサイド（ＭＳｉ）もしくはシリシリサイド（ＭＳｉ２）を選択するのがよく、ポリシリコン成膜温度より高めに設定し、より安定で低抵抗なシリサイドを作製するのが望ましい。
【００２２】
本実施の形態では、真空中にて６００℃で熱処理を行うことで、結晶粒径が大きく安定で低抵抗なＴｉＳｉ２が形成される。この後に第１の実施形態の方法でＰＳ部、電極などを形成することにより素子が完成するようになっている。
このように第２の実施形態では、裏面電極２１をシリサイドで形成することにより、大面積化が容易に実現できるとともに、膜の安定性が高いことによって信頼性が高くなり、また、低抵抗であるための素子特性が向上する電荷発生装置を提供することができる。
また、ポリシリコン／シリサイド構造をドライでエッチングする際に、エッチングガスおよび方法を選択することで選択性、違方性のある加工を実現することができる。すなわち、ポリシリコンとシリサイドの選択エッチングが可能となるため、加工性を向上させることができる。
【００２３】
次に、第３の実施形態について説明する。
第３の実施形態は、第１の実施形態の裏面電極２１をドープドポリシリコンで形成し、低抵抗化した実施形態である。
ドープドポリシリコンは、減圧ＣＶＤ法などによりＳｉ２Ｈ６＋ＰＨ３の混合ガス中において５００〜６００℃で成膜される。抵抗値は、ＰＨ３の流量を調節することで変えることが可能であり、膜厚方向に濃度変化をもたせることもできる。裏面電極を形成する時は高濃度で作製し、ＰＳ部となるポリシリコン部を成膜する時は低濃度となるような流量に調整すればよい。すなわち、一度のプロセスで裏面電極とＰＳ部となるポリシリコンを連続で成膜することができる。
ドープドポリシリコンは、ポリシリコン成膜中に不純物をドーピングさせるものなので、抵抗の面内均一性がよくプロセスが簡略で一度の成膜での取数が多いという利点がある。
このように第３の実施形態では、裏面電極を形成するドープドポリシリコンは抵抗の面内均一性がよく、プロセスが簡略で一度の成膜での取数が多いので、大量生産をすることができる。
【００２４】
次に、第４の実施形態について説明する。
第４の実施形態は、第１の実施形態の裏面電極２１をポリシリコンにイオン注入することによって、不純物をドーピングして低抵抗化した実施形態である。
ポリシリコンにイオン注入する方法は、ドーズ量を任意に決められるため膜の抵抗値を自由に選択でき、より低抵抗化することが可能となるためプロセスの自由度が広がる。
本実施の形態では、石英基板上にポリシリコンを１μｍ成膜した後、Ｐ＋イオンを５Ｅ１５注入し１０００℃−１ｈｒの熱処理により拡散を行い、シート抵抗１０Ω／□を得るようになっている。なお、イオン注入法では下地をポリシリコンとしているが、これに限られるものではなく、アモルファスシリコンを用いてもよい。
このように第４の実施形態では、ポリシリコンにイオン注入を施すことで裏面電極を形成することにより、大面積化、低抵抗化が容易となり、また、注入量をコントロールすることにより、抵抗値を選択することができ、設計の自由度を広げることができる。
【００２５】
次に、第５の実施形態について説明する。
第５の実施形態は、第３および第４の実施形態の裏面電極２１がｎ型の半導体特性を有するようにした実施形態である。
第３および第４の実施形態では、ポリシリコンおよびアモルファスシリコンにそれぞれの方法により不純物をドーピングして低抵抗化しているが、ドーピング物質を選択することでｎ型にもｐ型にも作り込むことができる。
電荷放出素子の裏面電極２１に必要な条件として低抵抗化が挙げられ、それを実現するためには裏面電極２１をｎ型の半導体特性とすることが挙げられる。ｐ型に比べてｎ型は電子の移動度が高く、ｐ型の約２倍となっている。同じドーズ量でもｐ型に比べて抵抗値が半分になることがわかる。ドーピングする物質はリン、ヒ素、アンチモンなどが一般的な不純物であり、ｎ型の半導体特性をもっている。
このように第５の実施形態では、裏面電極２１を形成する薄膜をｎ型半導体特性により作製したことにより、ｐ型に比べ抵抗値が約半分となり、電荷発生装置の素子特性を向上することができる。
【００２６】
次に、第６の実施形態について説明する。
第６の実施形態は、第２の実施形態の裏面電極２１をＴｉ、Ｐｄ、Ｐｔ、Ｎｉ、Ｃｏ、Ｚｒのいずれかの金属とのシリサイドとする実施の形態である。
Ｔｉ、Ｐｄ、Ｐｔ、Ｎｉ、Ｃｏ、Ｚｒとのシリサイドは、抵抗が６０μΩ−ｃｍ以下と低く作成も容易であり、裏面電極２１に適している。
これに比べてＭｏ（モリブデン）、Ｗ（タングステン）、Ｔａ（タンタル）などとのシリサイドでは、メタルとシリコンとの一様な反応が難しく、シリサイド表面があれることがあり、裏面電極２１としては不適当である。
【００２７】
作成方法は、以下の１）〜５）に示すような方法があるが、プロセスや装置の関係により作成しやすい方法を選択するようになっている。
１）ポリシリコン上に直接メタルをスパッタなどで推積する。
２）独立したターゲットより、メタルとシリコンを同時スパッタする。
３）焼結体のシリサイドターゲットを用い、スパッタする。
４）各原子を電子ビーム、あるいは抵抗加熱により同時蒸着する。
５）化学気相成長法（ＣＶＤ）で、ポリシリコンにメタルを成長、あるいはメタルとシリコンを同時に成長する。
Ｐｔ、Ｐｄとのシリサイドは低温で形成され、形成温度による抵抗変化依存性がないので安定して作成することができる。それに比べＴｉ、Ｎｉなどは形成温度によって抵抗値が変化するため、比較的高温の６００℃以上で形成するなどの注意が必要である。
このように第６の実施形態では、裏面電極２１をＴｉ、Ｐｄ、Ｐｔ、Ｎｉ、Ｃｏ、Ｚｒのいずれかの金属とのシリサイドで形成することにより、抵抗値が低く形成が容易な電極とすることができる。
【００２８】
次に、第７の実施形態について説明する。図４は、第７の実施形態に係る電荷発生装置の形成過程を示した図である。
第７の実施形態では、裏面電極３１表面の一部に形成された薄膜により、半導体層をパターニングする際のエッチングストッパーとして利用する実施形態である。
電荷発生装置の製造プロセスを示している図２（ｂ）、（ｃ）に記載されるように、陽極化する部分であるＰＳ形成部２２ａを成膜した後にパターニングを施す必要があり、ウェットもしくはドライエッチングする。ここで、裏面電極２１を形成しているポリシリコンもしくはシリサイドもポリシリコンであるＰＳ形成部のエッチングによってエッチングされてしまうので、アンダーエッチングもしくはオーバーエッチングされると素子特性に支障をきたす危険性があり、不安定なプロセスとなる。
【００２９】
そこで、本実施の形態では裏面電極３１を形成後、裏面電極３１表面の一部に図４（ｂ）に示したような薄膜３６を形成し、図２（ｂ）でのＰＳ部を形成するためのポリシリコン２２ａのエッチング時のエッチングストッパーとする。
裏面電極３１の一部とは、表面に露出したい部分３７であり、ここでは裏面電極３１の電極取出し部分に相当する（図４（ｂ）参照）。
薄膜は、後述の第８の実施形態に記載されるような酸化、窒化膜などが挙げられるが、有機膜などでもよく、エッチング時にポリシリコンとの選択比が大きいもの程よいとする。なお、本実施の形態では、スパッタで作成されるＳｉ酸化膜を一例としての製造プロセスを図４として記載している。
【００３０】
ここで、図４を参照して、第７の実施形態に係る電荷発生装置の形成過程について説明する。図４（ａ）に示すように、石英基板３０に裏面電極３１を第１の実施形態と同様に形成する。次に、図４（ｂ）に示すように、スパッタ法によってＳｉＯ２を１００ｎｍ成膜し、裏面電極３１の電極取出し部分が残るようにフォトリソ、エッチングによりＳｉＯ２をパターニングする。エッチングは、フッ酸もしくはバッファーフッ酸を用い、これらの薬液は裏面電極３１を形成しているドープドポリシリコンもしくはシリサイドを侵すことはないものとする。
【００３１】
そして、図４（ｃ）に示すように、ポリシリコンを成膜し、ＰＳ層形成領域部分が残るようフォトリソ、エッチングによりポリシリコンをパターニングする。エッチング液は、フッ酸と硝酸の混合液を用いて行うが、エッチングが進みＳｉＯ２に達すると、エッチングレートの違い（選択性）からエッチングがストップする。このときに目視により、ＳｉＯ２が判別できるのでエッチング終了を判断することができる。
次に、ＳｉＯ２をフッ酸もしくはバッファーフッ酸液にてエッチングして、裏面電極３１の電極取出し部分を露出させる。さらにＰＳ部を形成するための陽極化、酸化を行い、Ａｕ電極を形成すると電荷素子が完成するようになっている。
このように第７の実施形態では、ＰＳ部を形成するポリシリコンのエッチング時にエッチングストッパーにより裏面電極３１をエッチングすることなく素子を形成することができ、エッチング終了を目視で確認することができるためプロセスを安定して作製することができる。
【００３２】
次に、第８の実施形態について説明する。
第８の実施形態は、第７の実施形態ののエッチングストッパーとなる薄膜をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれかの薄膜で形成した実施形態である。
第７の実施形態のエッチングストッパーとなる薄膜は、ポリシリコンとのエッチング選択比が大きな膜であり、形成が簡単であることが望ましい。シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜は、いずれもポリシリコンとの選択比が大きく、スパッタ法で簡単に成膜することができるためエッチングストッパー膜としては最適である。
シリコン酸化膜、シリコン窒化膜は、それぞれのターゲットが販売されており、簡単に手に入れることが可能であり、また、シリコン酸化窒化膜は、シリコン酸化膜ターゲットを用いてスパッタ時に窒素ガス雰囲気で行うことで得ることができる。
パターニングおよびエッチングに関してシリコン酸化膜およびシリコン酸化窒化膜は、フッ酸もしくはバッファーフッ酸で行うことが可能である。シリコン窒化膜は、パターニング時にドライエッチングを必要とするが、エッチング時はリン酸で行うことができる。エッチングストッパーとして用いる場合、膜厚は薄くてもよく、５０ｎｍ程度あれば十分である。
このように第８の実施形態では、エッチングストップ膜を用いることで、簡便な方法でプロセスを安定させることができる。
【００３３】
次に、第９の実施形態について説明する。
第９の実施形態では、基板上にシリサイド化される金属を形成後、ポリシリコンを成膜する工程の実施形態である。
電荷発生装置の構造は、裏面電極２１上にＰＳ部となるポリシリコン２２ａが形成されているものとする（図２参照）。
裏面電極２１は、電極としての機能上低抵抗化する必要があり、シリサイドで作製することができる。ＰＳ部となるポリシリコン２２ａは、陽極化、酸化時に電流を流す必要から、ある抵抗値をもった導電性を示している。また、その抵抗値によってＰＳの特性が変化するため電荷発生効率が決まるようになっている。
第２または第６の実施形態では、裏面電極２１をシリサイドで形成する工程と、ＰＳ部となるポリシリコン２２ａを形成する工程が別であるため工程が長くなる。
そこで、第９の実施形態では、石英基板２０上にシリサイド化される金属を一定膜厚で形成しておき、ＰＳ部に必要な抵抗値となるようにドーピングされたポリシリコンを成膜することで、一度に裏面電極２１とＰＳ部となるポリシリコン２２ａを成膜する製造方法を用いる。
【００３４】
シリサイドとなる金属として例えば、ＰｔやＰｄを選択した場合、低融点でシリサイド化されるのでポリシリコンの成膜温度でシリサイド化することができる。
シリサイド化は供給律則であるため、金属薄膜の膜厚を適当に調整することで裏面電極２１の膜厚が決定されるので、ポリシリコン成膜時間を調整することで一度に裏面電極２１とＰＳ部を形成するポリシリコン２２ａを作成することが可能となる。
Ｐｔとポリシリコンのシリサイドでは約１対１で反応するので、石英基板２０上にＰｔ膜を例えば２００ｎｍ成膜し、その後ポリシリコンを１．２μｍ成膜すると、シリサイド膜厚は約４００ｎｍとなり、ポリシリコン膜厚は１μｍとなる。
このように第９の実施形態による製造方法では、一度に裏面電極２１とＰＳ部となるポリシリコン２２ａを作製することができるため、プロセスの簡略化とコンタミなどによる歩留まり低下をなくすことができる。
【００３５】
次に、第１０の実施形態について説明する。
第１０の実施形態は、第１〜第９の実施形態で作製された電荷発生素子を電子写真装置に用いた場合の実施形態である。
電荷発生素子を帯電器として電子写真装置に用い、感光体に均一な帯電を施すようにする。上述の各実施形態の電荷発生素子では、大面積化が容易であるため、感光体幅のものを作り込めるので、特性バラツキを抑えやすく帯電むらを最小限にすることができ、つなぎ込みを行わないので歩留まり低下を招くことがない。また、大面積化が容易なため製造コストを小さくすることができる。このような理由から、本実施の形態のようなに上述の各実施形態の電荷発生素子を電子写真装置に用いることにより、オゾン、ＮＯｘが発生しないので大気汚染がなく、感光体の劣化が抑えられるので長寿命であり、画像流れのない綺麗な画像を提供することができる。
【００３６】
【発明の効果】
請求項１の発明では、裏面電極が低抵抗化されたポリシリコンであるので、容易に大面積化を図ることができる。
請求項２の発明では、裏面電極がシリサイドであるので、大面積化が容易に実現できるとともに、膜の安定性が高くなり、素子特性を向上することができる。
【００３７】
請求項３の発明では、裏面電極がドープドポリシリコンであるので、抵抗の面内均一性がよくプロセスが簡略で一度の成膜での取数を多くすることができる。
請求項４の発明では、裏面電極がイオン注入により低抵抗化されたポリシリコンまたはアモルファスシリコンであるので、大面積化、低抵抗化が容易で注入量をコントロールすることにより、抵抗値を選択することができ、設計の自由度を広げることができる。
【００３８】
請求項５の発明では、裏面電極がｎ型の半導体特性をもつので、ｐ型に比べ抵抗値が約半分となり、電荷発生装置の素子特性を向上することができる。
請求項６の発明では、裏面電極が、Ｔｉ（チタン）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｎｉ（ニッケル）、Ｃｏ（コバルト）、Ｚｒ（ジルコニウム）のうち、いずれかの金属とシリサイドとからなるので、抵抗値が低く形成が容易な電極とすることができる。
【００３９】
請求項７の発明では、第２の工程で形成された裏面電極の表面一部の薄膜が第２の工程で形成される半導体層をパターニングする際のエッチングストッパーとして利用されるので、ＰＳ部を形成するポリシリコンのエッチング時にエッチングストッパーにより裏面電極をエッチングすることなく素子を形成することが可能となり、エッチング終了を目視で確認することができるため安定したプロセスで作成することができる。
請求項８の発明では、エッチングストッパーとなる薄膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれかによって形成されるので、簡便な方法でプロセスを安定させることができる。
請求項９の発明では、第１の工程では、裏面電極をシリサイド化される金属で形成後、ポリシリコンを成膜するので、プロセスの簡略化とコンタミなどによる歩留まり低下をなくすことができる。
【００４０】
請求項１０の発明では、請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７、請求項８、請求項９のうちいずれか１に記載の電荷発生装置を用いた電子写真装置であるので、オゾン、ＮＯｘが発生しないので大気汚染がなく、感光体の劣化が抑えられ、長寿命であり、画像流れのない綺麗な画像を提供することができる。
【図面の簡単な説明】
【図１】本実施の形態に係る電荷発生装置の正面図である。
【図２】本実施の形態に係る電荷発生装置の形成過程を示した図である。
【図３】陽極化を示した図である。
【図４】第７の実施形態に係る電荷発生装置の形成過程を示した図である。
【図５】従来の電子放射メカニズムを示した図である。
【符号の説明】
２０    石英ガラス基板
２１    裏面電極
２２ａ  ポリシリコン
２３    ＰＳ（ポーラスシリコン）層
３５    対向電極（Ｐｔワイヤ）
【図１】
0005065554.tif 000002
【図２】
0005065554.tif 000003
【図３】
0005065554.tif 000004
【図４】
0005065554.tif 000005
【図５】
0005065554.tif 000006