(57)【特許請求の範囲】
【請求項１】
駆動電極と第１のセンス電極と第２のセンス電極とモニタ電極とを設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、少なくとも２つのレベルの電荷量を出力する第１のＤＡ変換手段および第２のＤＡ変換手段と、前記第１のセンス電極から出力される正弦波からなる出力信号の半周期分の電荷と第１のＤＡ変換手段とから出力される電荷とを積分しその積分値を保持する第１の積分回路と、前記第２のセンス電極から出力される正弦波からなる出力信号の半周期分の電荷と第２のＤＡ変換手段とから出力される電荷とを積分しその積分値を保持する第２の積分回路と、前記第１の積分回路と第２の積分回路からの出力信号を比較する比較回路とを備え、前記比較回路からの出力信号を基に、前記第１のＤＡ変換手段および第２のＤＡ変換手段からの出力信号のレベルを切り替えるようにした角速度センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に、航空機、車両などの移動体の姿勢制御やナビゲーションシステム等に用いられるデジタル回路を用いた角速度センサに関するものである。
【背景技術】
【０００２】
従来のこの種の角速度センサは、図３および図４に示すように構成されていた。
【０００３】
図３は従来の角速度センサの回路ブロック図、図４は同角速度センサにおける駆動回路およびその故障検出回路のブロック図である。
【０００４】
図３、図４において、１はＨ型の音叉からなる水晶製の振動子で、この振動子１は一対の駆動部２と、この一対の駆動部２の反対側に配設された一対の検知部３とにより構成されており、この検知部３に角速度検出用電極（図示せず）を設けている。
【０００５】
また前記振動子１の駆動部２の一方には駆動用電極４を設けるとともに、駆動部２の他方には駆動検出用電極５を設けている。６は駆動回路で、この駆動回路６は前記振動子１における駆動用電極４および駆動検出用電極５と電気的に接続されており、前記振動子１を一定の振幅になるように制御している。また、駆動回路６にはＥＥＰＲＯＭ６ａを設けており、このＥＥＰＲＯＭ６ａに保存した補正データをさらに、２つのメモリ（図示せず）に保存して、互いに比較することにより、補正データの改竄を防止した状態で、駆動信号を補正している。７は故障診断回路で、この故障診断回路７は、ウインドウコンパレータ８と、このウインドウコンパレータ８の出力信号をモニタするＢＩＴ論理９とにより構成されている。１０は検出回路で、この検出回路１０は振動子１における検知部３から出力される電荷を増幅して、電圧に変換し、出力信号として入出力端子１１から外部に出力している。
【０００６】
以上のように構成された従来の角速度センサについて、次にその動作を説明する。
【０００７】
振動子１の駆動用電極４に交流電圧を加えると前記振動子１が共振し、前記振動子１の駆動検出用電極５に、振動子１の振動振幅に応じた電荷が発生する。そして、この電荷を駆動回路６により増幅、調整した後、駆動用電極４に入力することにより、振動子１が一定の振幅で振動するように制御している。また、振動子１のバラツキにより、振幅が所定の値と外れている場合には、駆動回路６におけるＥＥＰＲＯＭ６ａのデータを書き換えることにより、振幅を微調整している。
【０００８】
そしてまた、前記振動子１に角速度ωが加わると、一対の検知部３に設けた角速度検出用電極（図示せず）に電荷が発生する。そしてこの角速度検出用電極（図示せず）に発生する電荷を検出回路１０により、出力電圧に変換して、前記入出力端子１１より角速度の信号として、相手側のコンピュータ（図示せず）等に入力し、角速度を検出するものである。
【０００９】
さらに、前記振動子１が破損して故障する場合には、振動子１における駆動検出用電極５から発生する電荷が減少し、駆動回路６の出力信号がモニタしている故障診断回路７におけるウインドウコンパレータ８の基準電圧より低下する。そうすると、ＢＩＴ論理９から図５に示す無効データが出力された後、入出力端子１１からの角速度としての出力信号が停止し、故障信号が出力されるものであった。
【００１０】
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特開２００２−１７４５２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記した従来の構成においては、振動子１の破損等により、角速度センサが故障する場合には、ＢＩＴ論理９からの無効データにより、入出力端子１１からの出力信号をアナログ信号からなる角速度信号からデジタル信号からなる故障信号に切り替えていたため、出力信号に時間的な遅れが発生してしまうという課題を有していた。
【００１２】
本発明は上記従来の課題を解決するもので、ＢＩＴ論理により角速度信号を故障信号に切り替えて出力することにより、時間的な遅れが生じるということがなく、時間的な応答性を向上させることができる角速度センサを提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明は以下の構成を有するものである。
【００１４】
本発明の請求項１に記載の発明は、駆動電極と第１のセンス電極と第２のセンス電極とモニタ電極とを設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、少なくとも２つのレベルの電荷量を出力する第１のＤＡ変換手段および第２のＤＡ変換手段と、前記第１のセンス電極から出力される正弦波からなる出力信号の半周期分の電荷と第１のＤＡ変換手段とから出力される電荷とを積分しその積分値を保持する第１の積分回路と、前記第２のセンス電極から出力される正弦波からなる出力信号の半周期分の電荷と第２のＤＡ変換手段とから出力される電荷とを積分しその積分値を保持する第２の積分回路と、前記第１の積分回路と第２の積分回路からの出力信号を比較する比較回路とを備え、前記比較回路からの出力信号を基に、前記第１のＤＡ変換手段および第２のＤＡ変換手段からの出力信号のレベルを切り替えるようにしたもので、この構成によれば、比較回路からの出力信号を基に、第１のＤＡ変換手段および第２のＤＡ変換手段からの出力信号のレベルを切り替えるようにしているため、比較回路よりデジタル信号からなる角速度信号を出力することができ、これにより、デジタル信号からなる角速度信号にデジタル信号からなる故障信号を足し合わせて出力することができるという作用効果を有するものである。
【発明の効果】
【００１５】
以上のように本発明の角速度センサは、駆動電極と第１のセンス電極と第２のセンス電極とモニタ電極とを設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、少なくとも２つのレベルの電荷量を出力する第１のＤＡ変換手段および第２のＤＡ変換手段と、前記第１のセンス電極から出力される正弦波からなる出力信号の半周期分の電荷と第１のＤＡ変換手段とから出力される電荷とを積分しその積分値を保持する第１の積分回路と、前記第２のセンス電極から出力される正弦波からなる出力信号の半周期分の電荷と第２のＤＡ変換手段とから出力される電荷とを積分しその積分値を保持する第２の積分回路と、前記第１の積分回路と第２の積分回路からの出力信号を比較する比較回路とを備え、前記比較回路からの出力信号を基に、前記第１のＤＡ変換手段および第２のＤＡ変換手段からの出力信号のレベルを切り替えるようにしたため、比較回路よりデジタル信号からなる角速度信号を出力することができ、これにより、デジタル信号からなる角速度信号にデジタル信号からなる故障信号を足し合わせて出力することができるため、故障時の時間的な応答性を向上させることができる角速度センサを提供することができるという優れた効果を奏するものである。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の一実施の形態における角速度センサについて、図面を参照しながら説明する。図１は本発明の一実施の形態における角速度センサの回路図である。
【００１７】
図１において、３０は振動子で、この振動子３０は振動体３１と、この振動体３１を振動させるための圧電体を有する駆動電極３２と、振動状態に応じて電荷を発生する圧電体を有するモニタ電極３３と、前記振動子３０に角速度が印加されると電荷を発生する圧電体を有する第１のセンス電極３４と第２のセンス電極３５とを設けている。そして、前記第１のセンス電極３４と第２のセンス電極３５とは互いに逆極性になるように構成されている。３６は電荷増幅器で、この電荷増幅器３６には前記振動子３０におけるモニタ電極３３が出力する電荷が入力され、そしてこの入力された電荷を所定の倍率で電圧に変換するものである。３７はバンドパスフィルタで、このバンドパスフィルタ３７には前記電荷増幅器３６の出力が入力され、そしてこの入力された信号のノイズ成分を除去してモニタ信号を出力するものである。３８はＡＧＣ回路で、このＡＧＣ回路３８は半波整流平滑回路（図示せず）を有しているもので、前記バンドパスフィルタ３７の出力信号を半波整流して平滑したＤＣ信号を生成し、このＤＣ信号をもとに前記バンドパスフィルタ３７の出力するモニタ信号を増幅あるいは減衰させて出力するものである。３９は駆動回路で、この駆動回路３９には前記ＡＧＣ回路３８の出力が入力され、前記振動子３０の駆動電極３２に駆動信号を出力するものである。そして、前記電荷増幅器３６、バンドパスフィルタ３７、ＡＧＣ回路３８および駆動回路３９によりドライブ回路４０を構成している。
【００１８】
４１はＰＬＬ回路で、このＰＬＬ回路４１は前記ドライブ回路４０におけるバンドパスフィルタ３７が出力するモニタ信号を逓倍し、位相ノイズを時間的に積分し低減して出力するものである。４２はタイミング生成回路で、このタイミング生成回路４２は前記ＰＬＬ回路４１から出力されるモニタ信号を逓倍した信号をもとに、タイミング信号を生成して出力するものである。そして、前記ＰＬＬ回路４１とタイミング生成回路４２とでタイミング制御回路４３を構成している。４７は第１のＤＡ切替手段で、この第１のＤＡ切替手段４７は、第１の基準電圧４９および第２の基準電圧５０を有し、そしてこの第１の基準電圧４９と第２の基準電圧５０を所定の信号により切り替えるものである。５１はＤＡ出力手段で、このＤＡ出力手段５１は前記第１のＤＡ切替手段４７の出力信号が入力されるコンデンサ５２と、このコンデンサ５２の両端に接続され、第２のタイミングΦ２で動作してコンデンサ５２の電荷を放電するスイッチ５３，５４とにより構成されている。そして、前記第１のＤＡ切替手段４７と第１のＤＡ出力手段５１とで第１のＤＡ変換手段４８を構成し、かつこの第１のＤＡ変換手段４８は第１のタイミングΦ１で前記コンデンサ５２の電荷を放電するとともに、第１のＤＡ切替手段４７が出力する基準電圧に応じた電荷を入出力するものである。５５は第１のスイッチで、この第１のスイッチ５５は前記第１のタイミングΦ１で第１のセンス電極３４から、電流からなる出力信号を出力するものである。５６は第１の積分回路で、この第１の積分回路５６には前記第１のスイッチ５５の出力が入力されるもので、演算増幅器５７と、この演算増幅器５７の帰還に並列に接続されるコンデンサ５８とにより構成されている。
【００１９】
５９は第２のＤＡ切替手段で、この第２のＤＡ切替手段５９は、第１の基準電圧６０および第２の基準電圧６１を有し、そしてこの第１の基準電圧６０と第２の基準電圧６１を所定の信号により切り替えるものである。６２は第２のＤＡ出力手段で、この第２のＤＡ出力手段６２は前記第２のＤＡ切替手段５９の出力信号が入力されるコンデンサ６３と、このコンデンサ６３の両端に接続され、第２のタイミングΦ２で動作してコンデンサ６３の電荷を放電するスイッチ６４ａ，６４ｂとにより構成されている。そして、前記第２のＤＡ切替手段５９と第２のＤＡ出力手段６２とで第２のＤＡ変換手段６６を構成し、かつこの第２のＤＡ変換手段６６は第２のタイミングΦ２で前記コンデンサ６３の電荷を放電するとともに、第２のＤＡ切替手段５９が出力する基準電圧に応じた電荷を入出力するものである。６５は第２のスイッチで、この第２のスイッチ６５は前記第１のタイミングΦ１で、第２のセンス電極３５から出力信号を出力するものである。６７は第２の積分回路で、この第２の積分回路６７には前記第２のスイッチ６５の出力が入力されるもので、演算増幅器６８と、この演算増幅器６８の帰還に並列に接続されるコンデンサ６９とにより構成されている。７０は比較回路で、この比較回路７０には前記第１の積分回路５６が出力する積分信号と第２の積分回路６７が出力する積分信号とを比較する比較器７１と、Ｄ型フリップフロップ７２とにより構成されており、前記Ｄ型フリップフロップ７２に、比較器７１が出力する１ビットからなるデジタル信号を入力している。また、前記Ｄ型フリップフロップ７２は前記第１のタイミングΦ１の開始時に前記１ビットデジタル信号をラッチしてラッチ信号を出力するものであり、このラッチ信号は、前記第１のＤＡ変換手段４８の第１のＤＡ切替手段４７に入力されて第１の基準電圧４９または第２の基準電圧５０を切り替えるとともに、前記第２のＤＡ変換手段６６の第２のＤＡ切替手段５９に入力されて第１の基準電圧６０または第２の基準電圧６１を切り替えるものである。そして、前記第１のＤＡ変換手段４８、第２のＤＡ変換手段６６、第１の積分回路５６、第２の積分回路６７および比較回路７０によりΣΔ変調器７３を構成している。そして、このΣΔ変調器７３は上記構成により、前記振動子３０における第１のセンス電極３４および第２のセンス電極３５より出力される電荷をΣΔ変調し、１ビットデジタル信号に変換して出力するものである。
【００２０】
７４は補正演算手段で、この補正演算手段７４にはフリップフロップ７２が出力する１ビット信号が入力され、この１ビット差分信号と所定の補正情報との補正演算を置換処理により実現するものである。つまり、上記したように補正演算手段７４に入力される１ビット差分信号が“０”“１”“−１”であり、例えば、補正情報が“５”である場合にはそれぞれ“０”“５”“−５”と置き換えて出力する構成となっている。７５はデジタルフィルタで、このデジタルフィルタ７５には前記補正演算手段７４より出力されるデジタル信号が入力され、ノイズ成分を除去するフィルタリング処理を行うものである。そして、補正演算手段７４およびデジタルフィルタ７５により演算手段７６を構成している。また、この演算手段７６は、第１のタイミングΦ１で１ビットデジタル信号をラッチして、補正演算、フィルタリング処理を行い、マルチビット信号を出力している。そしてまた、前記タイミング制御回路４３とΣΔ変調器７３および演算手段７６によりセンス回路を構成している。
【００２１】
以上のように構成された本発明の一実施の形態における角速度センサについて、次にその動作を説明する。
【００２２】
前記振動子３０の駆動電極３２に交流電圧を加えると、前記振動体３１が共振し、モニタ電極３３に電荷が発生する。このモニタ電極３３に発生した電荷をドライブ回路４０における電荷増幅器３６に入力し、正弦波形の出力電圧に変換する。そしてこの電荷増幅器３６の出力電圧をバンドパスフィルタ３７に入力し、前記振動体３１の共振周波数のみを抽出し、ノイズ成分を除去した図２（ａ）に示すような正弦波形を出力する。そしてまた、前記ドライブ回路４０におけるバンドパスフィルタ３７の出力信号をＡＧＣ回路３８が有する半波整流平滑回路（図示せず）に入力することにより、ＤＣ信号に変換する。そしてＡＧＣ回路３８はこのＤＣ信号が大の場合には前記ドライブ回路４０におけるバンドパスフィルタ３７の出力信号を減衰させるような信号を、一方、前記ＤＣ信号が小の場合には前記ドライブ回路４０におけるバンドパスフィルタ３７の出力信号を増幅させるような信号を駆動回路３９に入力し、そして前記振動体３１の振動が一定振幅となるように調整するものである。さらに、タイミング制御回路４３に、図２（ａ）に示される正弦波信号が入力され、そしてこの正弦波信号を前記ＰＬＬ回路４１で逓倍した信号をもとにタイミング生成回路４２により図２（ｂ）で示される第１のタイミングΦ１および第２のタイミングΦ２を形成する。そして、このタイミング信号が前記ΣΔ変調器７３および補正演算手段７４に、スイッチの切替およびラッチ回路のラッチタイミングとして入力される。
【００２３】
また、前記振動子３０が図１に図示している駆動方向に速度値に相当する電荷で屈曲振動している状態において、前記振動体３１の長手方向の中心軸周りに角速度ωで回転すると、この振動子３０にＦ＝２ｍＶ×ωのコリオリ力が発生する。このコリオリ力により前記振動子３０が有する第１のセンス電極３４および第２のセンス電極３５に、図２（ｃ）および図２（ｄ）に示すように電荷が発生する。そしてこの第１のセンス電極３４および第２のセンス電極３５に発生する電荷はコリオリ力により発生するため、前記モニタ電極３３に発生する信号より位相が９０度進んでいる。前記第１のセンス電極３４および第２のセンス電極３５に発生した出力信号は図２（ｃ）および図２（ｄ）に示す通り、正極性信号と負極性信号の関係にある。
【００２４】
この場合におけるΣΔ変調器７３の動作を以下に説明する。このΣΔ変調器７３は第１のタイミングΦ１および第２のタイミングΦ２を繰り返すことによって動作するもので、第１のタイミングΦ１および第２のタイミングΦ２では振動子３０における第１のセンス電極３４および第２のセンス電極３５から出力される正極性信号または負極性信号がΣΔ変調されて１ビットデジタル信号に変換される。
【００２５】
上記した第１のタイミングΦ１および第２のタイミングΦ２での動作をひとつずつ説明する。
【００２６】
ここでは、振動子３０の中心軸を中心に所定の角速度が振動子３０に付与されて、振動子３０が回転し、第１のセンス電極３４および第２のセンス電極３５に８値に相当する電荷の出力電圧が発生する場合を考える。
【００２７】
まず、第１のタイミングΦ１では、振動子３０における第１のセンス電極３４から発生する８値に相当する電荷からなる出力信号が第１の積分回路５６におけるコンデンサ５８に保持されるとともに、このコンデンサ５８に保持されている出力信号が比較回路７０における比較器７１の反転端子７１ａに入力される。同様に、振動子３０における第２のセンス電極３５から発生する出力信号が第２の積分回路６７におけるコンデンサ６９に保持されるとともに、このコンデンサ６９に保持されている−８値に相当する電荷からなる出力信号が比較回路７０における比較器７１の非反転端子７１ｂに入力される。そうすると、比較器７１から比較結果として、１ビットデジタル信号“１”がフリップフロップ７２に入力され、第２のタイミングΦ２時に、フリップフロップ７２にラッチされる。そして、第２のタイミングΦ２で、第１のＤＡ出力手段５１におけるスイッチ５３およびスイッチ５４がＯＮになり、コンデンサ５２に保持されている電荷が放電されるとともに、第２のＤＡ出力手段６２におけるスイッチ６４ａおよびスイッチ６４ｂがＯＮになり、コンデンサ６３に保持されている電荷が放電される。そして、フリップフロップ７２からのラッチ信号“１”が、次の、第１のタイミングΦ１時に第１のＤＡ変換手段４８における第１のＤＡ切替手段４７に入力され、−１０値に相当する電荷を発生する第２の基準電圧５０に切り替えられる。同様に、第２のＤＡ変換手段６６における第２のＤＡ切替手段５９に入力され、１０値に相当する電荷を発生する第１の基準電圧６０に切り替えられる。そうすると、第１のＤＡ出力手段５１におけるコンデンサ５２に、第２の基準電圧５０の−１０値に相当する電荷に対応する電荷が蓄えられ、第１の積分回路５６に入力されるとともに、第２のＤＡ出力手段６２におけるコンデンサ６３に第１の基準電圧６０の１０値に相当する電荷に対応する電荷が蓄えられ、第２の積分回路６７に入力される。それとともに、第１のスイッチ５５がＯＮになり、前記振動子３０の第１のセンス電極３４より発生する８値に相当する電荷に対応する電荷が第１の積分回路５６に出力される。さらに、第２のスイッチ６５がＯＮになり、第２のセンス電極３５から８値に相当する電荷に対応する電荷が第２の積分回路６７に入力される。
【００２８】
これにより第２のタイミングΦ２では、第１の積分回路５６におけるコンデンサ５８に、図２（ｃ）の斜線部で示される電荷量と第１のＤＡ変換手段４８より出力される電荷量の総和が積分されて６値に相当する電荷からなる出力信号が第１の積分回路５６に保持されることになる。同様に、第２の積分回路６７におけるコンデンサ６９に、図２（ｄ）の斜線部で示される電荷量と第２のＤＡ変換手段６６より出力される電荷量の総和が積分されて−６値に相当する電荷からなる出力信号が第２の積分回路６７に保持されることになる。そして、比較器７１により比較して、フリップフロップ７２に１ビットデジタル信号として出力されることになる。そして、このような前述のサイクルを繰り返すことにより、第１の積分回路５６に保持される電圧は順次２値に相当する電荷づつ低下し、一方、第２の積分回路６７に保持される電圧は順次、２値に相当する電荷づつ増加する。その結果、第１の積分回路５６および第２の積分回路６７に保持される電圧が０値に相当する電荷になるまでは、“１”の出力信号が出力される。その後、第１の積分回路５６に保持される電圧が−２値に相当する電荷になるとともに、第２の積分回路６７に保持される電圧が２値に相当する電荷になると、比較器７１からは、“−１”出力信号が出力される。そうすると、フリップフロップ７２からは、“−１”の出力信号が第１のＤＡ切替手段４７および第２のＤＡ切替手段５９に入力され、第１のＤＡ変換手段４８における第１の基準電圧４９から、１０値に相当する電荷の電圧が出力され、対応した電荷がコンデンサ５２に保持されるとともに、第２のＤＡ変換手段６６における第２の基準電圧６１からは、−１０値に相当する電荷の電圧が出力され、対応する電荷がコンデンサ６３に保持される。そうすると、第１の積分回路５６に１６値に相当する電荷の電圧が保持されるとともに、第２の積分回路６７に−１６値に相当する電荷の電圧が保持される。以後、第１の積分回路５６および第２の積分回路６７の出力電圧が順次２値に相当する電荷づつ変化して、“１”の出力信号が９回出力された後、“−１”の出力信号が１回出力され、マルチビット化すると、“０．８”の出力信号が出力されて、角速度の信号として検出されるものである。
【００２９】
上記したように本発明の一実施の形態においては、比較回路７０からの出力信号を基に、第１のＤＡ変換手段４８および第２のＤＡ変換手段６６からの出力信号のレベルを切り替えるようにしているため、比較回路７０よりデジタル信号からなる角速度信号を出力することができ、これにより、デジタル信号からなる角速度信号にデジタル信号からなる故障信号を足し合わせて出力することができるという効果が得られるものである。
【００３０】
ここで、モニタ信号と同相の不要信号が、発生する場合を考えると、不要信号は、図２（ｅ）に示すように、第１のセンス電極３４から発生する出力信号よりも、位相が９０度遅れており、同様に、図２（ｆ）に示すように、第２のセンス電極３５から発生する出力信号よりも、位相が９０度遅れている。それゆえに、第１の積分回路５６および第２の積分回路６７により積分すると、零値となり、不要信号がキャンセルされるものである。
【産業上の利用可能性】
【００３１】
本発明にかかる角速度センサは、ＢＩＴ論理により角速度信号を故障信号に切り替えて出力することにより、時間的な遅れが生じるということがなく、時間的な応答性を向上させることができるという効果を有し、特に、航空機、車両などの移動体の姿勢制御やナビゲーションシステム等に用いられるデジタル回路を用いた角速度センサとに有用である。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施の形態におけるΣΔ型ＡＤ変換器を用いた角速度センサの回路図
【図２】（ａ）〜（ｆ）同角速度センサの動作状態を示す図
【図３】従来の角速度センサの回路ブロック図
【図４】同角速度センサにおける駆動回路およびその故障検出回路を示すブロック図
【図５】同角速度センサにおける故障情報を保存する状態を示す図
【符号の説明】
【００３３】
３０  振動子
３２  駆動電極
３３  モニタ電極
３４  第１のセンス電極
３５  第２のセンス電極
４８  第１のＤＡ変換手段
５６  第１の積分回路
６６  第２のＤＡ変換手段
６７  第２の積分回路
７０  比較回路
【図１】
0005050695.tif 000002
【図２】
0005050695.tif 000003
【図３】
0005050695.tif 000004
【図４】
0005050695.tif 000005
【図５】
0005050695.tif 000006