(57)【特許請求の範囲】
【請求項１】
データの記憶領域を有する標準メモリと，増設メモリが装着されるメモリ装着部と，前記増設メモリを前記メモリ装着部に装着する際に開かれるカバー部材と，前記標準メモリのみを用いて，或いは前記標準メモリ及び前記増設メモリを用いて各種の処理を実行する演算装置とを備えてなる情報処理装置であって，
当該情報処理装置の電源が切られている間に前記カバー部材が開かれたことを検知するカバー開検知手段と，
前記カバー開検知手段により当該情報処理装置の電源が切られている間に前記カバー部材が開かれたことが検知されていない場合は，当該情報処理装置の起動時に前記標準メモリのみの動作チェックを実行し，前記カバー開検知手段により当該情報処理装置の電源が切られている間に前記カバー部材が開かれたことが検知された場合は，当該情報処理装置の起動時に前記標準メモリ及び前記増設メモリの動作チェックを実行するメモリチェック手段と，
を備えてなることを特徴とする情報処理装置。
【請求項２】
当該情報処理装置の起動時に前記メモリチェック手段による前記増設メモリの動作チェックが実行されなかった未チェック回数，或いは，前記増設メモリの動作チェックが実行されていない未チェック時間のカウントを行うカウンタ手段と，
前記カウンタ手段によりカウントされた前記未チェック回数或いは前記未チェック時間が予め設定された所定値以上に達した場合に，前記増設メモリの動作チェックを実行する定期メモリチェック手段と，
を更に備えてなる請求項１に記載の情報処理装置。
【請求項３】
請求項１又は２のいずれかに記載の情報処理装置を備えてなる電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，複写機，プリンタ装置，ファクシミリ装置，スキャナ装置，これらの複合機などの電子機器に搭載され，該電子機器を制御する情報処理装置に関し，特に，その情報処理装置の起動時に実行される標準メモリや増設メモリの動作チェックに関するものである。
【背景技術】
【０００２】
従来から，複写機，プリンタ装置，ファクシミリ装置，スキャナ装置，これらの複合機などの電子機器には，該電子機器を制御する制御装置として，例えばＣＰＵ（演算装置）やＲＯＭ，ＲＡＭ（メモリ）などを備える情報処理装置が搭載される。前記情報処理装置は，ＣＰＵがＲＯＭに記憶された各種の電子プログラムをＲＡＭ上に展開して実行することにより，前記電子機器の動作を制御する。
一般に，前記情報処理装置では，該情報処理装置の起動時にメモリの動作チェック（以下「メモリチェック」という）が実行される。例えば，特許文献１には，前記情報処理装置の起動時は，オペレーティングシステムの起動に必要な必要最小限の記憶領域のみを対象とするメモリチェックを行い，他の記憶領域については，その記憶領域を使用するときにその都度チェックすることが開示されている。このようなメモリチェック手法によれば，起動時に必要最小限のメモリチェックだけを実行しているため，起動に要する時間を短縮することができる。
【特許文献１】特開２０００−２９３３９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで，前記情報処理装置では，該情報処理装置に標準的に設けられる標準メモリとは別に，オプションで増設メモリを増設することにより，処理速度の向上が図られる場合がある。この場合，前記情報処理装置の起動時には，前記標準メモリを対象とするメモリチェックだけではなく，前記増設メモリを対象とするメモリチェックも必要になる。
しかしながら，前記情報処理装置の起動時に，常に前記標準メモリ及び前記増設メモリの両方を対象にメモリチェックを行うと，その起動に要する時間が長くなるという問題が生じる。
また，例えば前記特許文献１に開示された技術を利用して，起動時には前記標準メモリ及び前記増設メモリ各々の一部の記憶領域だけを対象にメモリチェックを実行し，他の記憶領域については，その記憶領域の使用時にその都度チェックすることも考えられる。しかしながら，この場合には，前記情報処理装置の起動時にメモリチェックの対象とされていない前記標準メモリ及び前記増設メモリ各々の記憶領域を対象とするメモリチェックが，該情報処理装置の通常動作時の負荷となり処理速度が低下するという問題が生じる。
なお，前記増設メモリに生じる異常の多くは，該増設メモリの着脱時に生じる。例えば，ユーザが前記増設メモリを着脱する際の静電気破壊や，前記増設メモリの装着不良がその代表的な原因である。
従って，本発明は上記事情に鑑みてなされたものであり，その目的とするところは，増設メモリの動作チェックの実行頻度を低下させつつ，できるだけ高い信頼性を確保することのできる情報処理装置及びこれを備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を達成するために本発明は，データの記憶領域を有する標準メモリと，増設メモリが装着されるメモリ装着部と，前記増設メモリを前記メモリ装着部に装着する際に開かれるカバー部材と，前記標準メモリのみを用いて，或いは前記標準メモリ及び前記増設メモリを用いて各種の処理を実行する演算装置とを備えてなる情報処理装置に適用されるものであって，当該情報処理装置の電源が切られている間に前記カバー部材が開かれたことを検知するカバー開検知手段を備えており，前記カバー開検知手段により当該情報処理装置の電源が切られている間に前記カバー部材が開かれたことが検知されていない場合は，当該情報処理装置の起動時に前記標準メモリのみの動作チェックを実行し，前記カバー開検知手段により当該情報処理装置の電源が切られている間に前記カバー部材が開かれたことが検知された場合は，当該情報処理装置の起動時に前記標準メモリ及び前記増設メモリの動作チェックを実行することを特徴として構成される。
本発明によれば，前記情報処理装置の起動時における前記増設メモリの動作チェックは，前記情報処理装置の電源が切られているときに前記カバー部材が開かれて前記増設メモリが着脱された可能性が高い場合，即ち前記増設メモリに異常が生じている可能性が比較的高い場合に実行される。これにより，前記増設メモリの動作チェックの実行頻度を低下させて当該情報処理装置の起動に要する平均時間を短縮させつつ，できるだけ高い信頼性を確保することができる。
【０００５】
また，前記増設メモリは，経年劣化により異常が生じる場合もある。そのため，当該情報処理装置の起動時に前記メモリチェック手段による前記増設メモリの動作チェックが実行されなかった未チェック回数，或いは，前記増設メモリの動作チェックが実行されていない未チェック時間のカウントを行い，そのカウントされた前記未チェック回数或いは前記未チェック時間が予め設定された所定値以上に達した場合に，前記増設メモリの動作チェックを実行することが望ましい。これにより，定期的に前記増設メモリの動作チェックが実行されるため，経年劣化などによる異常の発生を検知することができる。
ところで，本発明は，前記情報処理装置を備えてなる電子機器の発明として捉えてもよい。前記情報処理装置を備える電子機器では，該電子機器の起動に要する平均時間を短縮させつつ，できるだけ高い信頼性を確保することができる。
【発明の効果】
【０００６】
本発明によれば，前記情報処理装置の起動時における前記増設メモリの動作チェックは，前記情報処理装置の電源が切られているときに前記カバー部材が開かれて前記増設メモリが着脱された可能性が高い場合，即ち前記増設メモリに異常が生じている可能性が比較的高い場合に実行されるため，前記増設メモリの動作チェックの実行頻度を低下させて当該情報処理装置の起動に要する平均時間を短縮させつつ，できるだけ高い信頼性を確保することができる。また，併せて前記増設メモリの動作チェックを定期的に実行することにより信頼性をより高めることも考えられる。
【発明を実施するための最良の形態】
【０００７】
以下添付図面を参照しながら，本発明の実施の形態について説明し，本発明の理解に供する。なお，以下の実施の形態は，本発明を具体化した一例であって，本発明の技術的範囲を限定する性格のものではない。
ここに，図１は本発明の実施の形態に係る制御装置Ｘの概略構成を示す模式図，図２は前記制御装置Ｘで実行されるメモリチェック処理の手順の一例を説明するためのフローチャートである。
本発明の実施の形態に係る制御装置Ｘ（情報処理装置の一例）は，複写機やプリンタ装置，ファクシミリ装置，スキャナ装置，これらの複合機などの電子機器に搭載され，該電子機器の動作を制御するものである。なお，本発明は，前記制御装置Ｘを備える電子機器の発明として捉えてもよい。
図１に示すように，前記制御装置Ｘは，各種の演算処理を実行するＣＰＵ１（演算装置の一例）と，各種の電子プログラムなどのデータが予め記憶されたＲＯＭ２，前記ＣＰＵ１により前記電子プログラムが実行されるときに用いられる記憶領域を有する標準メモリ３，前記標準メモリ３と同様に前記ＣＰＵ１による前記電子プログラムの実行時に用いられる記憶領域を有する増設メモリ４，前記増設メモリ４が装着されるメモリスロット５（メモリ装着部の一例），前記増設メモリ４を前記メモリスロット５に装着する際に開かれるカバー部材６，及び当該制御装置Ｘの稼働停止時に前記カバー部材６の開閉を監視するカバー監視回路７（カバー開検知手段の一例）などを備えて概略構成されている。
【０００８】
また，前記ＣＰＵ１は，各種のパラメータの読み書きが可能な小容量の記憶領域を有する不揮発性の内蔵メモリ１ａを有している。具体的に，前記内蔵メモリ１ａには，後述のメモリチェック処理（図２のフローチャート参照）において用いられるチェックフラグＦや未チェック回数Ｎなどの情報が記憶される。
前記チェックフラグＦは，前記ＣＰＵ１が前記増設メモリ４の動作チェックの要否を判断するための指標となるものであって，該チェックフラグＦが立ち上げられているとき（Ｆ＝１）には動作チェックの必要があること示し，該チェックフラグＦが立ち上げられていないとき（Ｆ＝０）には動作チェックの必要がないことを示す。
前記未チェック回数Ｎは，前記制御装置Ｘの起動時に前記増設メモリ４の動作チェックが実行されなかった回数を示すものであり，前記増設メモリ４の動作チェックが実行されるとリセット（Ｎ＝０）される（図２のフローチャートのＳ１２）。そして，この未チェック回数Ｎが予め設定された所定値以上に達すると，前記チェックフラグＦがセットされる（図２のフローチャートのＳ６）。
【０００９】
前記標準メモリ３は，データの読み書きが可能なＤＲＡＭやＳＲＡＭなどのＲＡＭであって，当該制御装置Ｘに標準的に設けられるメモリである。前記ＣＰＵ１は，前記ＲＯＭ２に記憶された電子プログラムを前記標準メモリ３内の記憶領域に展開して実行する。具体的に，前記ＣＰＵ１は，少なくとも前記ＲＯＭ２に記憶されたオペレーティングシステム（ＯＳ）の実行に前記標準メモリ３を用いる。
前記増設メモリ４は，前記標準メモリ３と同様に，データの読み書きが可能なＤＲＡＭやＳＲＡＭなどのＲＡＭであって，前記メモリスロット５に着脱可能である。前記ＣＰＵ１は，前記オペレーティングシステムを除く他の電子プログラムの実行時に前記標準メモリ３に加えて前記増設メモリ４を利用する。即ち，前記ＣＰＵ１は，前記標準メモリ３のみを用いて，或いは前記標準メモリ３及び前記増設メモリ４を用いて各種の処理を実行する。
このように，前記増設メモリ４が増設可能な構成では，前記ＣＰＵ１が，前記標準メモリ３及び前記増設メモリ４の両者の記憶領域を用いて処理を実行することができ，処理速度を向上させることが可能である。
前記カバー部材６は，前記制御装置Ｘの筐体（不図示）或いは前記制御装置Ｘが搭載される電子機器の筐体（不図示）などに設けられたものであって，前記増設メモリ４が前記メモリスロット５に着脱される際に，ユーザによって開かれる。前述したように，前記カバー部材６が開かれて前記増設メモリ４の着脱が行われる際には，該増設メモリ４に静電気破壊や装着不良などの異常が生じるおそれがある。
【００１０】
前記カバー監視回路７は，前記カバー部材６の開閉を監視するものであって，例えば開閉スイッチ７１，コンデンサ７２，抵抗７３，トランジスタ７４などを有している。
具体的には，図１に示すように，前記開閉スイッチ７１及び前記抵抗７３は直列接続されており，これらは前記コンデンサ７２に並列接続されている。また，前記コンデンサ７２は，一端が前記トランジスタ７４のエミッタ端子及び前記ＣＰＵ１に接続されており，他端はグランドに接続されている。一方，前記トランジスタ７４のベース端子には，前記ＣＰＵ１が接続されており，コレクタ端子には電源が接続されている。
【００１１】
前記開閉スイッチ７１は，図１に実線で示すように，前記カバー部材６が閉じられているときに該カバー部材６のリブに接触してＯＦＦ（切状態）となり，図１に破線で示すように，前記カバー部材６が開かれて該カバー部材６のリブとの接触が解除されることによりＯＮ（入状態）となるリミットスイッチである。
即ち，前記開閉スイッチ７１は，前記カバー部材６が閉じられているときには，前記コンデンサ７２及び前記抵抗７３の接続を遮断し，前記カバー部材６が開かれると，前記コンデンサ７２及び前記抵抗７３を接続する。
【００１２】
前記コンデンサ７２は，例えば電気二重層キャパシタ（スーパーキャパシタとも称される）などの静電容量を有する電子部品であって，電荷の蓄積及び放電を行うものである。前記コンデンサ７２は，前記抵抗７３に接続されることにより蓄積された電荷を放電する。
従って，前記コンデンサ７２は，前記カバー部材６が閉じられており，前記抵抗７３に接続されていなければ充電状態にあるが，前記カバー部材６が開かれて前記抵抗７３に接続されると放電することになる。即ち，前記カバー監視回路７では，前記コンデンサ７２が充電されると，その後，前記コンデンサ７２の充電状態が維持されているか否かによって，前記制御装置Ｘの電源が切られているときに前記カバー部材６が開かれたか否かを検知することができる。
このカバー監視回路７による検知結果は，前記コンデンサ７２から前記ＣＰＵ１にカバー開信号として入力される。ここに，前記カバー開信号は，例えば“Ｌ”のときにカバー部材６が開かれたことを示し，“Ｈ”のときにカバー部材６が開かれなかったことを示す。
これにより，前記ＣＰＵ１では，前記カバー開信号に応じて，前記制御装置Ｘの電源が切られているときに前記カバー部材６が開かれたか否かを判断することが可能となる。なお，前記制御装置Ｘの電源が切られている状態で前記カバー部材６が開かれて前記開閉スイッチ７１がＯＮされると，前記コンデンサ７２から前記ＣＰＵ１にも電流が流れることになるため，ラッチアップの発生が懸念される。そのため，前記ＣＰＵ１の入力端子には，ラッチアップ保護を図るべく，ダイオードなどを設けておくことが望ましい。もちろん，前記ＣＰＵ１のラッチアップ保護の手法は従来周知の他の手法を用いてもよい。例えば，前記制御装置Ｘの電源が切れているときには，前記開閉スイッチ７１が閉じられても前記ＣＰＵ１に電流が流れないように，前記ＣＰＵ１への前記カバー開信号の入力端子の前段に，オープンコレクタでトランジスタ（或いはＦＥＴなど）を設けておくことが考えられる。
【００１３】
前記トランジスタ７４は，前記ＣＰＵ１から出力される充電実行信号（“Ｌ”又は“Ｈ”）に応じて，前記コンデンサ７２への電源供給の有無，即ち充電の有無を切り換えるものである。
前記制御装置Ｘでは，該制御装置Ｘの電源がＯＮの間，前記ＣＰＵ１から前記充電実行信号として“Ｌ”信号が出力されることにより，前記トランジスタ７４がＯＮとなり，前記コンデンサ７２に電源が供給されて該コンデンサ７２の充電が行われる。なお，前記制御装置Ｘの電源がＯＦＦになると，前記ＣＰＵ１から前記充電実行信号として“Ｈ”信号が出力され，前記トランジスタ７４がＯＦＦとなる。このとき，前記制御装置Ｘの電源がＯＦＦになり前記トランジスタ７４からの電源供給が切られても，前記コンデンサ７２は蓄積された電荷を保持する（充電状態）。そして，前述したように，前記コンデンサ７２は，前記カバー部材６が開かれて前記開閉スイッチ７１が閉じられ，前記抵抗７３に接続されることにより放電する。
【００１４】
以下，図２のフローチャートを参照しつつ，前記ＣＰＵ１によって前記ＲＯＭに記憶されたメモリチェックプログラムに従って実行されるメモリチェック処理の手順の一例について説明する。なお，図中のＳ１，Ｓ２，…は処理手順（ステップ）の番号を表している。
当該メモリチェック処理は，例えば前記制御装置Ｘが搭載された電子機器の電源が投入されることにより，前記ＣＰＵ１によって実行される。なお，当該メモリチェック処理においては，前記ＣＰＵ１は，内部に設けられた前記内蔵メモリ１ａを用いて処理を実行する。
本発明の実施の形態に係る前記制御装置Ｘで実行されるメモリチェック処理では，以下に説明するように，前記増設メモリ４の動作チェックが，前記カバー部材６が開かれた場合や所定期間の経過など，該増設メモリ４に異常が発生している可能性が比較的高い場合にのみ実行される。
【００１５】
（ステップＳ１）
まず，ステップＳ１では，前記ＣＰＵ１は，前記カバー監視回路７からの前記カバー開信号に応じて，前記制御装置Ｘの電源が切られているときに，前記カバー部材６が開かれたか否かを判断する。
例えば，前記ＣＰＵ１は，前記カバー開信号が“Ｌ”である場合には，前記制御装置Ｘの電源が切られているときに前記カバー部材６が開かれたと判断する（Ｓ１のＹｅｓ側）。この場合，前記増設メモリ４の動作チェックが必要であると判断され，処理はステップＳ１１に移行する。なお，ステップＳ１１以降の処理については後段で説明する。
一方，前記カバー開信号が“Ｈ”であって，前記制御装置Ｘの電源が切られているときに前記カバー部材６が開かれていないと判断された場合（Ｓ１のＮｏ側）には，前記増設メモリ４の動作チェックが不要であると判断し，処理はステップＳ２に移行する。まず，この場合に続いて実行されるステップＳ２〜Ｓ７の処理について説明する。
【００１６】
（ステップＳ２）
ステップ２では，前記ＣＰＵ１は，前記内蔵メモリ１ａに記憶された前記チェックフラグＦがセット（Ｆ＝１）されているか否かを判断する。ここに，前記チェックフラグＦは，前記増設メモリ４の動作チェックの実行の要否を判断するためのものであって，後述のステップＳ６でセットされ，後述のステップＳ１３でリセット（Ｆ＝０）されるものである。
ここで，前記チェックフラグＦがセットされていると判断された場合には（Ｓ２のＹｅｓ側），前記増設メモリ４の動作チェックが必要であると判断され，前記ステップＳ１と同様に処理はステップＳ１１に移行する。
一方，前記チェックフラグＦがセットされていないと判断された場合には（Ｓ２のＮｏ側），前記増設メモリ４の動作チェックが不要であると判断し，処理はステップＳ３に移行する。
【００１７】
（ステップＳ３）
ステップＳ３では，前記ＣＰＵ１によって，前記標準メモリ３のみの動作チェックが実行される。なお，前記ＣＰＵ１による前記標準メモリ３の動作チェックについては，例えば読み書きテストを行うなどの従来周知のチェック処理を実行すればよいため，ここでは説明を省略する。
このとき，動作チェックの対象は，例えば前記標準メモリ３の記憶領域の全域である。なお，従来（前記特許文献１参照）と同様に，ここでは，前記標準メモリ３におけるオペレーティングシステムを実行するために必要な最小限の記憶領域だけを対象に動作チェックを実行してもよい。
このように，前記制御装置Ｘの電源が切られているときに前記カバー部材６が開かれておらず（Ｓ１のＮｏ側），且つ前記チェックフラグＦが立てられていない場合には（Ｓ２のＮｏ側），前記増設メモリ４の動作チェックの実行が不要であるとして，前記標準メモリ３だけの動作チェックが実行される。従って，前記増設メモリ４の動作チェックの実行頻度が低くなり，当該制御装置Ｘの起動に要する平均時間を短縮することができ，ひいては前記制御装置Ｘが搭載された電子機器の起動に要する平均時間を短縮することができる。また，前記制御装置Ｘの通常動作時にも前記増設メモリ４の動作チェックを実行しないようにすることが望ましい。これにより，通常動作時の処理速度の低下を防止することができる。
【００１８】
（ステップＳ４〜Ｓ７）
そして，ステップＳ４では，前記ＣＰＵ１は，前記制御装置Ｘの起動時に，前記増設メモリ４の動作チェックが実行されなかった回数を示す前記未チェック回数Ｎを一つカウントアップする（Ｎ＝Ｎ＋１）。なお，前記未チェック回数Ｎの初期値は０である。ここに，前記未チェック回数Ｎのカウントを行うときの前記ＣＰＵ１がカウンタ手段に相当する。
その後，ステップＳ５では，前記ステップＳ４でカウントアップされた前記未チェック回数Ｎが，予め設定された所定回数未満であるか否かが前記ＣＰＵ１によって判断される。ここでは，前記所定回数が１０回であるとする。
ここで，前記未チェック回数Ｎが１０回未満であると判断された場合には（Ｓ５のＹｅｓ側），処理はステップＳ６に移行し，前記未チェック回数Ｎが１０回以上に達したと判断された場合には（Ｓ５のＮＯ側），処理はステップＳ７に移行する。
【００１９】
（ステップＳ６，Ｓ７）
ステップＳ６では，前記ＣＰＵ１によって，前記未チェック回数Ｎが１０回に達し，前記増設メモリ４の動作チェックの実行が必要であることを示す前記チェックフラグＦがセットされる（Ｆ＝１）。これにより，次に前記制御装置Ｘが起動された場合には，前記ステップＳ２において，前記チェックフラグＦがセットされていると判断され，後述のステップＳ１１に移行することになる。このように，当該メモリチェック処理では，当該制御装置Ｘの起動時に前記増設メモリ４の動作チェックが実行されなかった未チェック回数Ｎが予め設定された所定値以上に達した場合には，前記チェックフラグＦがセットされ，前記増設メモリ４の動作チェックが実行される。なお，次に前記制御装置Ｘが起動した時点ではなく，当該ステップＳ５において，前記未チェック回数Ｎが１０回に達したと判断された時点で，前記増設メモリ４の動作チェックを実行してもかまわない。
そして，ステップＳ７では，前記ＣＰＵ１から前記充電実行信号として“Ｌ”信号が出力されることによって，前記トランジスタ７４がＯＮされて前記コンデンサ７２の充電が開始される。これにより，前記ＣＰＵ１に入力される前記カバー開信号が“Ｈ”となり，次に前記制御装置Ｘの電源が切られたときに前記カバー部材６の開放を検知することが可能な状態に復帰する。その後，当該メモリチェック処理は終了される。
【００２０】
（ステップＳ１１〜１３）
一方，前述したように，前記制御装置Ｘの起動後，前記ステップＳ１において前記制御装置Ｘの電源が切られているときに前記カバー部材６が開かれたと判断された場合（Ｓ１のＹｅｓ側），或いは前記ステップＳ２において前記チェックフラグＦが立てられていると判断された場合（Ｓ２のＹｅｓ側）には，前記増設メモリ４の動作チェックを実行する必要があるとして，処理はステップＳ１１に移行する。
ステップＳ１１では，前記ＣＰＵ１によって，前記標準メモリ３及び前記増設メモリ４の両方の動作チェックが実行される。即ち，当該メモリチェック処理では，前記増設メモリ４に異常が生じている可能性が比較的高い場合にのみ，該増設メモリ４の動作チェックが実行される。このとき，動作チェックの対象は，例えば前記標準メモリ３及び前記増設メモリ４の記憶領域の全域である。
そして，前記ステップＳ１１における前記標準メモリ３及び前記増設メモリ４の動作チェックが正常に終了すると，続くステップＳ１２では，前記ＣＰＵ１によって前記未チェック回数Ｎがリセットされる（Ｎ＝０）。
その後，前記ＣＰＵ１は，ステップＳ１３において，前記チェックフラグＦをリセット（Ｆ＝０）した後，処理を前記ステップＳ７に移行させる。
【００２１】
以上説明したように，前記制御装置Ｘで実行される前記メモリチェック処理では，前記カバー監視回路７により当該制御装置Ｘの電源が切られている間に前記カバー部材６が開かれたことが検知されていない場合は，当該制御装置Ｘの起動時に前記標準メモリ３のみの動作チェックを実行し，前記カバー監視回路７により当該制御装置Ｘの電源が切られている間に前記カバー部材６が開かれたことが検知された場合は，当該制御装置Ｘの起動時に前記標準メモリ３及び前記増設メモリ４の動作チェックを実行している。ここに，係るメモリチェック処理を実行するときの前記ＣＰＵ１がメモリチェック手段に相当する。
また，前記増設メモリ４が着脱されなくても，経年劣化により前記増設メモリ４に異常が生じる場合があるが，前記メモリチェック処理では，当該制御装置Ｘの起動時に，前記増設メモリ４の動作チェックが実行されなかった回数を示す前記未チェック回数Ｎが予め設定された所定値（ここでは１０回）以上に達しており，前記チェックフラグＦがセットされている場合には，前記増設メモリ４の動作チェックを実行するように制御されている。ここに，係る処理を実行するときの前記ＣＰＵ１が定期メモリチェック手段に相当する。このように，定期的に前記増設メモリ４の動作チェックを実行することで，経年劣化などによる異常が発生した場合にもそのことを検知することができる。
なお，前記未チェック回数Ｎに換えて，前記増設メモリ４の動作チェックが実行されていない未チェック時間をカウントしておき，該未チェック時間が予め設定された所定値以上に達したときに前記増設メモリ４の動作チェックを実行することも他の実施例として考えられる。係る処理を実行するときの前記ＣＰＵ１も定期メモリチェック手段に相当する。
このように，前記制御装置Ｘでは，該制御装置Ｘが起動されるときに常に前記増設メモリ４の動作チェックを実行せず，前記増設メモリ４の動作チェックの実行頻度を下げることで，前記制御装置Ｘの起動に要する平均時間を短縮している。しかも，その一方で，前記増設メモリ４に異常が発生している可能性が比較的高い場合に，該増設メモリ４の動作チェックを実行することで，できるだけ高い信頼性を確保している。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態に係る制御装置の概略構成を示す模式図。
【図２】本発明の実施の形態に係る制御装置で実行されるメモリチェック処理の手順の一例を説明するためのフローチャート。
【符号の説明】
【００２３】
１：ＣＰＵ（演算装置の一例）
２：ＲＯＭ
３：標準メモリ
４：増設メモリ
５：メモリスロット（メモリ装着部）
６：カバー部材
７：カバー監視回路（カバー開検知手段の一例）
７１：開閉スイッチ
７２：コンデンサ
７３：抵抗
７４：トランジスタ
Ｓ１，Ｓ２…：処理手順（ステップ）番号
Ｘ：制御装置
【図１】
0005065857.tif 000002
【図２】
0005065857.tif 000003