(57)【特許請求の範囲】
【請求項１】
絶縁樹脂層と、前記絶縁樹脂層の一方の主表面に設けられた配線層と、前記配線層と電気的に接続され、前記配線層から前記絶縁樹脂層側に突出している複数の突起電極と、前記絶縁樹脂層を裏打ちするための裏打ち部材と、を有する素子搭載用基板と、
前記突起電極に対向する素子電極が設けられた半導体素子と、
を備え、
前記裏打ち部材は、前記突起電極と同一材料からなり、前記絶縁樹脂層の前記一方の主表面に設けられた平面部と、当該平面部から前記絶縁樹脂層側に突出している突起部とを有し、
前記平面部と前記突起部とは一体的に形成された単一の部材であり、
前記突起部は、平面部表面からの高さが前記突起電極の配線層表面からの高さよりも小さく、単一層の絶縁樹脂層における他方の主表面と頂部面が平行な状態で、当該単一層の絶縁樹脂層の一方の主表面から当該絶縁樹脂層に埋め込まれており、前記頂部面が当該単一層の絶縁樹脂層の内部に位置し、
前記突起電極は、前記絶縁樹脂層の平面視周縁に設けられ、
前記裏打ち部材は、前記絶縁樹脂層の平面視中央で一対の突起電極間に設けられ、
前記突起電極が前記絶縁樹脂層を貫通し、前記突起電極と前記素子電極とが電気的に接続され、
前記裏打ち部材と前記半導体素子との間に前記絶縁樹脂層が介在していることを特徴とする半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子搭載用基板を有する半導体モジュールに関する。
【背景技術】
【０００２】
近年、電子機器の小型化、高機能化に伴い、電子機器に使用される半導体素子の、さらなる小型化が求められている。半導体素子の小型化に伴い、プリント配線基板に実装するための電極間の狭ピッチ化が不可欠となっている。半導体素子の表面実装方法として、半導体素子の電極にはんだバンプを形成し、はんだバンプとプリント配線基板の電極パッドとをはんだ付けするフリップチップ実装方法が知られている。フリップチップ実装方法では、はんだバンプ自体の大きさや、はんだ付け時のブリッジ発生などが制約となり、電極の狭ピッチ化に限界があった。このような限界を克服するための構造として、基材に形成した突起構造を電極またはビアとし、基材にエポキシ樹脂などの絶縁樹脂を介して半導体素子を実装し、突起構造に半導体素子の電極を接続する構造が知られている（特許文献１参照）。
【特許文献１】特開２００４−１９３２９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
素子搭載用基板の配線層と半導体素子とを絶縁樹脂を介して一体とし、配線層に設けられた突起構造と半導体素子の電極とを接続する構造においては、絶縁樹脂と半導体素子との密着性が高くない。そのため、たとえば使用環境下での温度変化などによって発生する熱応力によって、絶縁樹脂が半導体素子から剥離するおそれがあった。特に上述の特許文献に開示された構造のように、絶縁樹脂を貫通する突起構造の間隔が広い場合には、突起構造間において絶縁樹脂が半導体素子から剥離しやすい。そして、半導体素子からの絶縁樹脂の剥離が生じた場合には、突起構造と半導体素子の電極との密着性が低下してしまい、その結果、突起構造と半導体素子の電極との接続信頼性が低下してしまうおそれがあった。
【０００４】
本発明はこうした状況に鑑みてなされたものであり、その目的は、突起構造と半導体素子の電極とを接続する構造において、突起構造と半導体素子の電極との接続信頼性を向上させる技術の提供にある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明のある態様は素子搭載用基板である。この素子搭載用基板は、絶縁樹脂層と、絶縁樹脂層の一方の主表面に設けられた配線層と、配線層と電気的に接続され、配線層から絶縁樹脂層側に突出している突起電極と、絶縁樹脂層に少なくとも一部が埋め込まれ、絶縁樹脂層を裏打ちするための裏打ち部材と、を備えたことを特徴とする。
【０００６】
この態様によれば、突起構造と半導体素子の電極とを接続する構造において、突起構造と半導体素子の電極との接続信頼性が向上する。
【０００７】
上記態様において、裏打ち部材は、頂部面を有し、頂部面が絶縁樹脂層の他方の主表面と平行な状態で、絶縁樹脂層の一方の主表面から絶縁樹脂層に埋め込まれていてもよい。
【０００８】
また、上記態様において、頂部面は、絶縁樹脂層の内部に位置していてもよい。
【０００９】
また、上記態様において、突起電極は、複数設けられ、裏打ち部材は、一対の突起電極間に設けられていてもよい。あるいは、突起電極は、絶縁樹脂層の平面視周縁に設けられ、裏打ち部材は、絶縁樹脂層の平面視中央に設けられていてもよい。
【００１０】
また、上記態様において、裏打ち部材は、突起電極と同一材料からなっていてもよい。
【００１１】
本発明の他の態様は半導体モジュールである。この半導体モジュールは、上述したいずれかの態様の素子搭載用基板と、突起電極に対向する素子電極が設けられた半導体素子と、を備え、突起電極が絶縁樹脂層を貫通し、突起電極と素子電極とが電気的に接続されていることを特徴とする。
【００１２】
上記態様において、裏打ち部材と半導体素子との間に絶縁樹脂層が介在していてもよい。
【００１３】
本発明のさらに他の態様は、携帯機器である。この携帯機器は、上述したいずれかの態様の半導体モジュールを搭載している。
【発明の効果】
【００１４】
本発明によれば、突起構造と半導体素子の電極とを接続する構造において、突起構造と半導体素子の電極との接続信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１６】
（実施形態１）
図１は、実施形態１に係る半導体モジュール３０の概略平面図である。図２は、図１におけるＡ−Ａ線に沿った概略断面図であり、素子搭載用基板１０およびこれを用いた半導体モジュール３０の構成を示している。半導体モジュール３０は、素子搭載用基板１０と、素子搭載用基板１０に搭載された半導体素子５０とを備える。
素子搭載用基板１０は、絶縁樹脂層１２と、絶縁樹脂層１２の一方の主表面Ｓ１に設けられた配線層１４と、配線層１４と電気的に接続され、配線層１４から絶縁樹脂層１２側に突出している突起電極１６とを備える。また、素子搭載用基板１０は、絶縁樹脂層１２に少なくとも一部が埋め込まれ、絶縁樹脂層１２を裏打ちするための裏打ち部材１８を備える。
【００１７】
絶縁樹脂層１２は、絶縁性の樹脂からなり、たとえば加圧したときに塑性流動を引き起こす材料で形成されている。加圧したときに塑性流動を引き起こす材料としては、エポキシ系熱硬化型樹脂が挙げられる。絶縁樹脂層１２に用いられるエポキシ系熱硬化型樹脂は、たとえば、温度１６０℃、圧力８Ｍｐａの条件下で、粘度が１ｋＰａ・ｓの特性を有する材料であればよい。また、このエポキシ系熱硬化型樹脂は、たとえば温度１６０℃の条件下で、５〜１５Ｍｐａで加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約１／８に低下する。これに対して、熱硬化前のＢステージのエポキシ樹脂は、ガラス転移温度Ｔｇ以下の条件下では、樹脂を加圧しない場合と同程度に、粘性がなく、加圧しても粘性は生じない。
【００１８】
配線層１４は、絶縁樹脂層１２の一方の主表面Ｓ１に設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。あるいは電解銅などで形成してもよい。配線層１４の絶縁樹脂層１２側には、配線層１４と電気的に接続された状態で、突起電極１６が突設されている。配線層１４と突起電極１６とは一体成型されていることが好ましい。これによれば、熱応力による配線層１４と突起電極１６との界面における亀裂（クラック）の発生などを防止でき、また配線層１４と突起電極１６とが別体であるときに比べて両者の接続が確実である。さらに、後述する素子電極５２と配線層１４との電気的な接続を、突起電極１６と素子電極５２との圧着と同時にできることから、工程数が増大しないという効果を奏する。配線層１４の突起電極１６と反対側の端部領域には、突起電極１６が形成される側と反対側の表面に後述するはんだバンプ２２が配置される、配線を兼ねたランド領域が形成されている。
【００１９】
配線層１４の絶縁樹脂層１２と反対側の主表面には、配線層１４の酸化などを防ぐための保護層２０が設けられている。保護層２０としては、ソルダーレジスト層などが挙げられる。配線層１４のランド領域に対応する保護層２０の所定の領域には開口部２０ａが形成されており、開口部２０ａによって配線層１４のランド領域が露出している。開口部２０ａ内には外部接続電極としてのはんだバンプ２２が形成され、はんだバンプ２２と配線層１４とが電気的に接続されている。はんだバンプ２２を形成する位置、すなわち開口部２０ａの形成領域は、たとえば再配線で引き回した先の端部領域である。
【００２０】
突起電極１６は、たとえば平面視で丸型であり、頂部に近づくにつれて径が細くなるように形成された側面を備えている。なお、突起電極１６の形状は特に限定されず、たとえば、所定の径を有する円柱状であってもよい。また、平面視で四角形などの多角形であってもよい。突起電極１６の頂部面には、たとえば電解めっき法あるいは無電解めっき法により形成された、ニッケル（Ｎｉ）／金（Ａｕ）めっき層などの金属層１７が被覆されている。金属層１７は、導電ペーストを用いて形成された導電ペースト層であってもよい。本実施形態では、金属層１７はＮｉ／Ａｕめっき層で構成されている。
【００２１】
裏打ち部材１８は、絶縁樹脂層１２の一方の主表面Ｓ１に積層された平面視略十字形状の平面部１８ａと、平面部１８ａから絶縁樹脂層１２側に突出している複数の突起部１８ｂとを有する。突起部１８ｂは平面視丸形であり、頂部面を有するとともに、頂部に近づくにつれて径が細くなるように形成された側面を備え、頂部面が絶縁樹脂層１２の他方の主表面と平行な状態で、絶縁樹脂層１２の主表面Ｓ１から絶縁樹脂層１２に埋め込まれている。裏打ち部材１８の突起部１８ｂが絶縁樹脂層１２中に陥入して絶縁樹脂層１２を裏打ちすることで、半導体素子５０からの絶縁樹脂層１２の剥離を防止している。
【００２２】
裏打ち部材１８は、突起部１８ｂの頂部面が絶縁樹脂層１２の内部に位置している構成、すなわち、突起部１８ｂの頂部面が絶縁樹脂層１２の他方の主表面に到達していない構成であることが好ましい。この場合には、裏打ち部材１８の突起部１８ｂの頂部面と半導体素子５０との間に、絶縁樹脂層１２が介在することとなる。これにより、突起部１８ｂの頂部面と半導体素子５０との間に介在する絶縁樹脂層１２が、突起部１８ｂと半導体素子５０とによって挟持された状態となるため、より効果的に絶縁樹脂層１２の半導体素子５０からの剥離を防止することができる。本実施形態では、突起電極１６の頂部面に金属層１７が設けられたことによって、突起部１８ｂの高さが金属層１７を含む突起電極１６の高さよりも低くなっている。そのため、金属層１７の厚さ分だけ突起部１８ｂと半導体素子５０との間に絶縁樹脂層１２が介在している。なお、突起部１８ｂの頂部面が半導体素子５０に接する構成であってもよい。
【００２３】
また、裏打ち部材１８は一対の突起電極１６間に設けられている。ここで、絶縁樹脂層１２は、突起電極１６によって半導体素子５０側に圧接されているため、突起電極１６の近傍では絶縁樹脂層１２と半導体素子５０との密着性が比較的高いが、突起電極１６から離れるほど密着性が低くなる。したがって、絶縁樹脂層１２を貫通する突起電極１６の間隔が広い場合には、突起電極１６間において絶縁樹脂層１２が半導体素子５０から剥離しやすい。
【００２４】
また、半導体素子５０が平面視略四角形形状であって、後述する素子電極５２が半導体素子５０の平面視周縁に配置されている場合には、図１に示すように、突起電極１６は素子電極５２に対応して素子搭載用基板１０の平面視周縁に配置される。この場合、絶縁樹脂層１２の平面視中央の領域が平面視周縁に配置された突起電極１６から離間しており、この領域において半導体素子５０から絶縁樹脂層１２が剥離しやすい。そのため、好ましくは、裏打ち部材１８は絶縁樹脂層１２の平面視中央に設けられる。
【００２５】
なお、裏打ち部材１８の形状は特に限定されず、たとえば平面部１８ａが平面視略四角形形状などであってもよい。また、突起部１８ｂが所定の径を有する円柱状や四角柱状などであってもよく、突起部１８ｂの数も限定されない。さらに、裏打ち部材１８は、突起部１８ｂを有さずに平面部１８ａが絶縁樹脂層１２に陥入した構造であってもよく、あるいは平面部１８ａを有さずに突起部１８ｂのみの形状であってもよい。
【００２６】
上述の構成を備えた素子搭載用基板１０に半導体素子５０が搭載されて半導体モジュール３０が形成される。本実施形態の半導体モジュール３０は、素子搭載用基板１０の突起電極１６と、半導体素子５０の素子電極５２とが絶縁樹脂層１２を介して電気的に接続された構造である。
【００２７】
半導体素子５０は、突起電極１６のそれぞれに対向する素子電極５２を有する。素子電極５２の表面には、Ｎｉ／Ａｕめっき層などの金属層５３が被覆されていている。なお、金属層５３は設けなくてもよい。また、素子電極５２が設けられた側の半導体素子５０の主表面には、シリコン酸化膜などの絶縁膜５４が設けられている。さらに、絶縁膜５４上であって、絶縁樹脂層１２に接する側の半導体素子５０の主表面には、素子電極５２が露出するように開口が設けられたポリイミド層などの素子保護層５６が積層されている。半導体素子５０の具体例としては、集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの半導体チップが挙げられる。また、素子電極５２には、たとえばアルミニウム（Ａｌ）が用いられる。
【００２８】
本実施形態においては、絶縁樹脂層１２が、素子搭載用基板１０と半導体素子５０との間に設けられ、突起電極１６が絶縁樹脂層１２を貫通して半導体素子５０に設けられた素子電極５２と電気的に接続されている。突起電極１６および素子電極５２の表面には、Ｎｉ／Ａｕめっき層が被覆されているため、突起電極１６と素子電極５２とは、互いの最表面に配置された金同士の接合（金−金接合）を介して接続される。そのため、突起電極１６と素子電極５２との接続信頼性がさらに向上する。
【００２９】
（素子搭載用基板および半導体モジュールの製造方法）
図３（Ａ）〜（Ｅ）および図４（Ａ）、（Ｂ）は、突起電極１６および突起部１８ｂの形成方法を示す工程断面図である。
まず、図３（Ａ）に示すように、少なくとも、突起電極１６の高さと配線層１４の厚さとの和より大きい厚さを有する金属板としての銅板１３を用意する。
【００３０】
次に、図３（Ｂ）に示すように、フォトリソグラフィ法により、突起電極１６のパターンに合わせてレジスト７１を選択的に形成し、また裏打ち部材１８の突起部１８ｂのパターンに合わせてレジスト７２を選択的に形成する。具体的には、ラミネーター装置を用いて銅板１３に所定膜厚のレジスト膜を貼り付け、突起電極１６および突起部１８ｂのパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板１３の上にレジスト７１、７２が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板１３の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。
【００３１】
次に、図３（Ｃ）に示すように、レジスト７１、７２をマスクとして、銅板１３に所定のパターンの突起電極１６および突起部１８ｂを形成する。具体的には、レジスト７１、７２をマスクとして銅板１３をエッチングすることにより、所定のパターンを有する突起電極１６および突起部１８ｂを形成する。突起電極１６および突起部１８ｂを形成した後、レジスト７１、７２を剥離剤を用いて剥離する。
【００３２】
次に、図３（Ｄ）に示すように、突起電極１６および突起部１８ｂが形成された側の銅板１３の主表面に、フォトリソグラフィ法により、耐めっき性を有するレジスト７３を積層して突起電極１６の頂部面に対応する位置に開口部７３ａを形成する。
【００３３】
次に、図３（Ｅ）に示すように、開口部７３ａから露出している突起電極１６の頂部面に金属層１７を形成する。金属層１７は、たとえば電解めっき法または無電解めっき法によりＮｉ／Ａｕの金属層として形成する。電解めっき法または無電解めっき法により金属層１７を形成した場合には、金属層１７を形成する金属の結晶粒の向きが、素子電極５２の接触面に対して垂直方向に並ぶ。このため、素子電極５２と圧着した際に素子電極５２にかかる圧力を金属層１７が吸収することができ、これにより素子電極５２にダメージを与えるおそれを低減することができる。
【００３４】
また、金属層１７を構成する金属層は、Ｎｉ層が突起電極１６と接する側に、Ａｕ層が素子電極５２と接する側となるように形成される。なお、金属層１７の形成方法としては、特にこれに限定されず、たとえば銅ペースト、銀ペースト、金ペーストなどの導電性ペーストを用いて形成してもよい。突起電極１６の頂部面への金属層１７の形成により、金属層１７を含む突起電極１６の高さを、裏打ち部材１８の突起部１８ｂの高さよりも高くしている。金属層１７を形成した後、レジスト７３を剥離剤を用いて剥離する。
【００３５】
次に、図４（Ａ）に示すように、突起電極１６および突起部１８ｂが形成された側の銅板１３の主表面に、絶縁樹脂層１２を積層する。
次に、図４（Ｂ）に示すように、絶縁樹脂層１２の主表面に、たとえばＯ２プラズマなどによるエッチング処理を施し、絶縁樹脂層１２を所定量だけ除去して突起電極１６の頂部面を被覆する金属層１７を露出させ、金属層１７を含む突起電極１６を絶縁樹脂層１２に貫通させる。金属層１７を露出させるための絶縁樹脂層１２の除去は、絶縁樹脂層１２を機械的に研磨することで行ってもよい。
【００３６】
以上説明した工程により、銅板１３に突起電極１６および裏打ち部材１８の突起部１８ｂが形成される。本実施形態の突起電極１６および突起部１８ｂにおける基底部の径、頂部の径、高さは、たとえばそれぞれ、約６０μｍφ、約４０μｍφ、約２０μｍである。また、金属層１７の厚さは、Ｎｉ層の厚さが約３〜４μｍ、Ａｕ層の厚さが約０．３〜０．４μｍである。
【００３７】
図５（Ａ）〜（Ｅ）は、配線層１４および平面部１８ａの形成方法、突起電極１６と素子電極５２との接続方法を示す工程断面図である。
図５（Ａ）に示すように、絶縁樹脂層１２の積層された銅板１３と半導体素子５０とを、突起電極１６と素子電極５２とが対向するように配置する。そして、プレス装置を用いて、銅板１３と半導体素子５０とを圧着する。プレス加工時の圧力および温度は、それぞれ約５Ｍｐａおよび２００℃である。これにより、図５（Ｂ）に示すように、銅板１３、絶縁樹脂層１２および半導体素子５０が一体化され、突起電極１６と素子電極５２とが圧着して電気的に接続される。突起部１８ｂの頂部面と半導体素子５０の素子保護層５６との間には、金属層１７の厚さ分だけ絶縁樹脂層１２が介在している。
【００３８】
次に、フォトリソグラフィ法により、絶縁樹脂層１２と反対側の銅板１３の主表面に配線層１４および裏打ち部材１８の平面部１８ａのパターンに合わせて図示しないレジストを選択的に形成する。そして、図５（Ｃ）に示すように、このレジストをマスクとして銅板１３の主表面をエッチングして、銅板１３に所定のパターンの配線層１４および平面部１８ａを形成し、レジストを剥離する。平面部１８ａの形成位置は突起部１８ｂの存在する領域であり、平面部１８ａが形成されて裏打ち部材１８が完成される。本実施形態における配線層１４および平面部１８ａの厚さは約１５〜２０μｍである。なお、平面部１８ａの形成箇所にレジストを形成せずに銅板１３をエッチングして、裏打ち部材１８を突起部１８ｂのみからなる構成としてもよい。
【００３９】
ここで、突起電極１６、突起部１８ｂおよび平面部１８ａは、同一の銅板１３から形成されるため、裏打ち部材１８と突起電極１６とは同一材料からなる。また、突起部１８ｂおよび平面部１８ａは、それぞれ突起電極１６および配線層１４と併せて形成されるため、裏打ち部材１８を形成するために工程数を増やす必要がなく、製造コストの増加を抑えることができる。
【００４０】
次に、図５（Ｄ）に示すように、フォトリソグラフィー法により、はんだバンプ２２の形成位置に対応する領域に開口部２０ａを有する保護層２０を、絶縁樹脂層１２と反対側の配線層１４および平面部１８ａの主表面に形成する。そして、図５（Ｅ）に示すように、開口部２０ａ内にはんだバンプ２２を形成する。
以上説明した製造工程により、半導体モジュール３０が形成される。また、半導体素子５０を搭載しなかった場合には、素子搭載用基板１０が得られる。
【００４１】
以上説明した構成による作用効果を総括すると、本実施形態の素子搭載用基板１０および半導体モジュール３０は、絶縁樹脂層１２に絶縁樹脂層１２を裏打ちするための裏打ち部材１８が設けられている。特に、裏打ち部材１８は、一対の突起電極１６間、さらには絶縁樹脂層１２の平面視中央に設けられている。そして、裏打ち部材１８の突起部１８ｂが絶縁樹脂層１２中に埋め込まれて絶縁樹脂層１２を裏打ちしている。これにより、半導体素子５０からの絶縁樹脂層１２の剥離を防止することができ、突起電極１６と素子電極５２との接続信頼性が向上する。その結果、半導体モジュール３０をプリント配線基板に実装した場合に、半導体素子５０とプリント配線基板との接続信頼性が向上する。
【００４２】
また、突起部１８ｂの頂部面と半導体素子５０との間に絶縁樹脂層１２が介在するため、両者の間に介在する絶縁樹脂層１２が突起部１８ｂと半導体素子５０とによって挟持された状態となる。そのため、より効果的に絶縁樹脂層１２の半導体素子５０からの剥離を防止することができる。また、絶縁樹脂層１２が半導体素子５０から剥離した場合、その結果生じた空隙に、外気に含まれる水分等が浸入し、半導体モジュール３０の腐食の原因となりうるが、本実施形態によれば空隙の発生が抑えられるため、半導体モジュール３０の信頼性が向上する。
【００４３】
さらに、保護層２０は裏打ち部材１８の平面部１８ａを被覆しているため被覆面積が大きくなり、保護層２０の密着性が向上する。また、本実施形態においては、裏打ち部材１８が保護層２０と絶縁樹脂層１２にまたがって介在しているため、保護層２０と絶縁樹脂層１２との密着性、特に水平方向の応力に対しての密着性が向上する。そのため、突起電極１６と素子電極５２との接続信頼性がさらに向上し、ひいては素子搭載用基板１０と半導体素子５０との接続信頼性がさらに向上する。
【００４４】
（実施形態２）
上述した実施形態１では、突起電極１６の頂部面に金属層１７を設けることで、金属層１７を含む突起電極１６の高さを裏打ち部材１８の突起部１８ｂの高さよりも高くし、突起部１８ｂと半導体素子５０との間に絶縁樹脂層１２を介在させた。実施形態２では、突起部１８ｂ自体の高さを突起電極１６の高さよりも低くすることで、突起部１８ｂと半導体素子５０との間に絶縁樹脂層１２を介在させる点が実施形態１と異なる。以下、本実施形態について説明する。なお、素子搭載用基板１０および半導体モジュール３０のその他の構成、配線層１４および平面部１８ａの形成方法、突起電極１６と素子電極５２との接続方法については実施形態１と基本的に同一である。実施形態１と同一の構成については同一の符号を付し、その説明は適宜省略する。
【００４５】
図６および図７は、実施形態２に係る素子搭載用基板１０およびこれを用いた半導体モジュール３０の構成を示す概略断面図である。
図６に示すように、本実施形態の素子搭載用基板１０は、突起電極１６よりも高さの小さい突起部１８ｃを有する裏打ち部材１８を備えている。実施形態１と異なり、突起部１８ｃ自体の高さが突起電極１６の高さよりも小さいため、突起電極１６の頂部面に金属層１７を設けることなく、突起部１８ｃと半導体素子５０の素子保護層５６との間に絶縁樹脂層１２を介在させることができる。なお、図７に示すように、突起電極１６と素子電極５２とを金−金接合させることで突起電極１６と素子電極５２との接続信頼性を高めるために、突起電極１６の頂部面に金属層１７を設けてもよい。
【００４６】
図８（Ａ）〜（Ｅ）および図９（Ａ）、（Ｂ）は、突起電極１６および突起部１８ｃの形成方法を示す工程断面図である。なお、ここでは金属層１７を設ける場合を例に説明する。
【００４７】
まず、図８（Ａ）に示すように、少なくとも、突起電極１６の高さと配線層１４の厚さとの和より大きい厚さを有する金属板としての銅板１３を用意する。
次に、図８（Ｂ）に示すように、フォトリソグラフィ法により、突起電極１６のパターンに合わせてレジスト７１を選択的に形成し、また裏打ち部材１８の突起部１８ｃのパターンに合わせてレジスト７４を選択的に形成する。レジスト７４は、後述する銅板１３のエッチングにおける解像限界以下の大きさとする。
【００４８】
次に、図８（Ｃ）に示すように、レジスト７１、７４をマスクとして、銅板１３に所定のパターンの突起電極１６および突起部１８ｃを形成する。ここで、突起部１８ｃのパターンに合わせて形成したレジスト７４は、エッチングの解像限界以下の大きさである。そのため、たとえば等方性で進行するウェットエッチングを銅板１３に対して行った場合には、エッチングの進行によってレジスト７４の直下の銅板１３が側方から徐々にエッチングされていく。そのため、レジスト７４によって形成される突起部１８ｃは、その高さが突起電極１６の高さよりも低くなる。あるいは、突起電極１６と同じ高さの突起部１８ｃを形成した後、突起部１８ｃの頂部をエッチングなどによって除去することで、突起部１８ｃの高さを突起電極１６の高さよりも低くしてもよい。突起電極１６および突起部１８ｃを形成した後、レジスト７１、７４を剥離剤を用いて剥離する。
【００４９】
次に、図８（Ｄ）に示すように、突起電極１６および突起部１８ｃが形成された側の銅板１３の主表面に、フォトリソグラフィ法により、耐めっき性を有するレジスト７３を積層して突起電極１６の頂部面に対応する位置に開口部７３ａを形成する。そして、図８（Ｅ）に示すように、開口部７３ａから露出している突起電極１６の頂部面に金属層１７を形成し、その後、レジスト７３を剥離剤を用いて剥離する。
【００５０】
次に、図９（Ａ）に示すように、突起電極１６および突起部１８ｃが形成された側の銅板１３の主表面に絶縁樹脂層１２を積層する。続いて、図９（Ｂ）に示すように、絶縁樹脂層１２を所定量だけ除去して金属層１７を露出させ、金属層１７を含む突起電極１６を絶縁樹脂層１２に貫通させる。
【００５１】
以上説明した工程により、銅板１３に突起電極１６および裏打ち部材１８の突起部１８ｃが形成される。本実施形態の突起部１８ｃにおける基底部の径、頂部の径、高さは、たとえばそれぞれ、約４０μｍφ、約２０μｍφ、約１５μｍである。
【００５２】
上述の方法により突起電極１６および突起部１８ｃが形成され、絶縁樹脂層１２が積層された銅板１３は、実施形態１と同様の方法によって半導体素子５０と圧着され、突起電極１６と素子電極５２とが電気的に接続され、半導体モジュール３０が形成される。
【００５３】
以上、実施形態２によれば、実施形態１の上述の効果に加えて、さらに次のような効果が得られる。すなわち、本実施形態においては、裏打ち部材１８の突起部１８ｃ自体の大きさを突起電極１６よりも小さくすることで、突起部１８ｃと半導体素子５０の素子保護層５６との間に絶縁樹脂層１２を介在させている。そのため、突起部１８ｃと素子保護層５６との間に介在させる絶縁樹脂層１２の厚さをより自由に設定することが可能となり、より効果的に半導体素子５０からの絶縁樹脂層１２の剥離を防止することができる。その結果、突起電極１６と素子電極５２との接続信頼性がさらに向上する。
【００５４】
（実施形態３）
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。
【００５５】
図１０は本発明の実施形態に係る半導体モジュール３０を備えた携帯電話の構成を示す図である。携帯電話１１１は、第１の筐体１１２と第２の筐体１１４が可動部１２０によって連結される構造になっている。第１の筐体１１２と第２の筐体１１４は可動部１２０を軸として回動可能である。第１の筐体１１２には文字や画像等の情報を表示する表示部１１８やスピーカ部１２４が設けられている。第２の筐体１１４には操作用ボタンなどの操作部１２２やマイク部１２６が設けられている。なお、本発明の各実施形態に係る半導体モジュール３０はこうした携帯電話１１１の内部に搭載されている。
【００５６】
図１１は図１０に示した携帯電話の部分断面図（第１の筐体１１２の断面図）である。本発明の各実施形態に係る半導体モジュール３０は、はんだバンプ２２を介してプリント基板１２８に搭載され、こうしたプリント基板１２８を介して表示部１１８などと電気的に接続されている。また、半導体モジュール３０の裏面側（はんだバンプ２２とは反対側の面）には金属基板などの放熱基板１１６が設けられ、たとえば、半導体モジュール３０から発生する熱を第１の筐体１１２内部に篭もらせることなく、効率的に第１の筐体１１２の外部に放熱することができるようになっている。
【００５７】
本発明の各実施形態に係る素子搭載用基板１０および半導体モジュール３０によれば、突起電極１６と素子電極５２との接続信頼性が向上するため、半導体モジュール３０のプリント配線基板への実装信頼性が向上する。そのため、こうした半導体モジュール３０を搭載した本実施形態に係る携帯機器については、その信頼性が向上する。
【００５８】
本発明は、上述の各実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうるものである。
たとえば、上述の各実施形態では、素子搭載用基板の配線層は単層であったが、これに限定されず、配線層はさらに多層化したものであってもよい。
また、本発明の構成は、ウエハレベルＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）プロセスと呼ばれる半導体パッケージの製造プロセスに適用することができる。これによれば、半導体モジュールの薄型化・小型化を図ることができる。
【図面の簡単な説明】
【００５９】
【図１】実施形態１に係る半導体モジュールの概略平面図である。
【図２】図１におけるＡ−Ａ線に沿った概略断面図である。
【図３】図３（Ａ）〜（Ｅ）は、突起電極および突起部の形成方法を示す工程断面図である。
【図４】図４（Ａ）、（Ｂ）は、突起電極および突起部の形成方法を示す工程断面図である。
【図５】図５（Ａ）〜（Ｅ）は、配線層および平面部の形成方法、突起電極と素子電極との接続方法を示す工程断面図である。
【図６】実施形態２に係る素子搭載用基板およびこれを用いた半導体モジュールの構成を示す概略断面図である。
【図７】素子搭載用基板およびこれを用いた半導体モジュールの構成を示す概略断面図である。
【図８】図８（Ａ）〜（Ｅ）は、突起電極および突起部の形成方法を示す工程断面図である。
【図９】図９（Ａ）、（Ｂ）は、突起電極および突起部の形成方法を示す工程断面図である。
【図１０】実施形態３に係る携帯電話の構成を示す図である。
【図１１】携帯電話の部分断面図である。
【符号の説明】
【００６０】
１０  素子搭載用基板、  １２  絶縁樹脂層、  １４  配線層、  １６  突起電極、  １７、５３  金属層、  １８  裏打ち部材、  １８ａ  平面部、  １８ｂ、１８ｃ  突起部、  ２０  保護層、  ２０ａ  開口部、  ２２  はんだバンプ、  ３０  半導体モジュール、  ５０  半導体素子、  ５２  素子電極、  ５４  絶縁膜、  ５６  素子保護層。
【図１】
0005061010.tif 000002
【図２】
0005061010.tif 000003
【図３】
0005061010.tif 000004
【図４】
0005061010.tif 000005
【図５】
0005061010.tif 000006
【図６】
0005061010.tif 000007
【図７】
0005061010.tif 000008
【図８】
0005061010.tif 000009
【図９】
0005061010.tif 000010
【図１０】
0005061010.tif 000011
【図１１】
0005061010.tif 000012