(57)【特許請求の範囲】
【請求項１】
水晶発振回路と、該水晶発振回路の出力を分周してリアルタイムクロック信号を出力する計時回路と、外部との間で信号のやり取りをするためのインターフェース回路とを具備するリアルタイムクロック装置であって、
上記水晶発振回路は第１の定電圧ＶＲ（１）で駆動され、上記計時回路の少なくとも一部分は第２の定電圧ＶＲ（２）で駆動され、上記計時回路の残りの部分および上記インターフェース回路は第３の定電圧ＶＤＤで駆動され、
上記各定電圧は、第１の定電圧ＶＲ（１）＜第２の定電圧ＶＲ（２）＜第３の定電圧ＶＤＤの大小関係を有し、
少なくとも上記第１の定電圧ＶＲ（１）と上記第２の定電圧ＶＲ（２）は同じリファレンス電圧回路を共用し、前記リファレンス電圧回路に電圧調整用のトリミング機能を設けたことを特徴とするリアルタイムクロック装置回路。
【請求項２】
請求項１に記載のリアルタイムクロック装置であって、
上記水晶発振回路の最低動作電圧を、上記計時回路およびインターフェース回路の最低動作電圧よりも低くし、
上記第１の定電圧ＶＲ（１）は、上記水晶発振回路の最低動作電圧以上且つ略最低動作電圧であり、上記計時回路およびインターフェース回路の最低動作電圧未満であることを特徴とするリアルタイムクロック装置。
【請求項３】
請求項１又は２に記載のリアルタイムクロック装置であって、
上記第１の定電圧ＶＲ（１）および第２の定電圧ＶＲ（２）のそれぞれは、上記第３の定電圧ＶＤＤからボルテージレギュレータによって生成されることを特徴とするリアルタイムクロック装置。
【請求項４】
請求項３に記載のリアルタイムクロック装置であって、
上記第１の定電圧ＶＲ（１）および第２の定電圧ＶＲ（２）それぞれの一定電圧は、上記第３の定電圧ＶＤＤから前記ボルテージレギュレータによって並列的に生成されるか、あるいは、まず前記第３の定電圧ＶＤＤから第１のボルテージレギュレータを用いて上記第２の定電圧ＶＲ（２）または第１の定電圧ＶＲ（１）の一方の定電圧が生成され、次に、該第２の定電圧ＶＲ（２）または第１の定電圧ＶＲ（１）の一方の定電圧から第２のボルテージレギュレータを用いて前記第２の定電圧ＶＲ（２）または第１の定電圧ＶＲ（１）の他方の定電圧が生成されるものであることを特徴とするリアルタイムクロック装置。
【請求項５】
請求項１から請求項４のいずれかに記載のリアルタイムクロック装置をワンチップ上に搭載したことを特徴とする半導体装置。
【請求項６】
請求項１から請求項４のいずれかに記載のリアルタイムクロック装置または請求項５に記載の半導体装置を組み込んだことを特徴とする電子機器。
【請求項７】
請求項６に記載の電子機器は、モバイル端末装置、携帯電話、ビデオ装置、音響装置、または家電製品のいずれかであることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モバイル端末、携帯電話、ディジタルカメラ、携帯型のＭＤ（ミニディスク）装置などの音響機器、あるいは各種家電機器などに用いられるリアルタイムクロック装置に係り、特に、複数の定電圧を使用するリアルタイムクロック装置の性能の向上と低消費電流化および省スペース化と生成工程の効率化を図るのに好適な技術に関するものである。
【背景技術】
【０００２】
各種電子機器に時計機能を持たせることは通常行われており、そのためのリアルタイムクロック装置は多数提案されており、例えば実開平２−１６６２０号公報（特許文献１）には、メイン電源と該メイン電源より電圧が低いバックアップ用電源のいずれで駆動しても同じ発振周波数のリアルタイムクロックを生成できるようにしたリアルタイムクロック装置が開示されている。
【０００３】
異なる電圧電源を用いてリアルタイムクロックを生成する場合には発振周波数が異なってしまって時計の精度が低下してしまうという問題があるが、上記特許文献１では、定電圧回路を設け、メイン電源電圧とそれより低いバックアップ電源電圧のいずれの電圧が供給された場合でも、発振回路と分周回路には常に一定の同一電圧が印加されるようにしている。
【０００４】
なお、リアルタイムクロックの発振回路と分周回路に印加する動作電圧を切り替えることによって消費電流を低減し、かつ動作を安定させるものとしては、例えば特開平５−４０１８３号公報（特許文献２）および特開平５−１５００５７号公報（特許文献３）にも開示されている。
【０００５】
図５は、従来の水晶発振回路、分周段（計時回路）、インターフェース回路を有する一般的なリアルタイムクロック装置の構成例を示す図である。
【０００６】
同図において、５１は水晶発振回路、５２は水晶発振回路からの出力を矩形波に整形するための波形整形部（例えばシュミットトリガ回路など）、５３は波形整形部５２の出力クロック信号を分周してリアルタイムクロックを出力するための計時回路（分周回路），５４はリアルタイムクロック装置外の回路（ＣＰＵなど）とデータのやり取りをするためのインターフェース部、５０は、以上の回路をワンチップ上に搭載した半導体装置である。
【０００７】
上記特許文献１〜３に開示されたものは、発振回路と分周回路に同一の電圧を印加するものであるが、図５に示したリアルタイムクロック装置は、発振回路５１に印加する電圧ＶＲ１ａを、波形整形部５２，計時回路（分周回路）５３およびインターフェース回路５４に印加する電圧ＶＤＤより低くする（ＶＲ１ａ＜ＶＤＤ）ことによって低消費電流、かつ、安定した発振周波数を維持することができるようにしたものである。
【０００８】
さらに、近年はパーソナル電子機器の小型化が進み、バックアップ電池も小型化の要求が高まっている。それに伴い、バックアップ時にも動作を継続する必要のあるリアルタイムクロック装置にも低消費電流化がより強く求められるようになってきた。
【０００９】
図６は、近年の低消費電流化への対応策として現在一般的に行われているリアルタイムクロック装置の構成例を示す図である。
【００１０】
同図において、６１は水晶発振回路、６２は水晶発振回路６１からの出力を矩形波に整形するためのシュミットトリガ回路などの波形整形部、６３は波形整形部６２の出力クロック信号を分周するための計時回路（高速部），６４は計時回路（高速部）６３の出力クロック信号を受けてさらに分周する計時回路（低速部）、６５はリアルタイムクロック装置外の回路（ＣＰＵなど）とデータのやり取りをするためのインターフェース部、６０は、以上の回路をワンチップ上に搭載した半導体装置である。
【００１１】
同図に示す計時回路６３と６４は、図５の計時回路５３を、周波数の高い計時回路（高速部）と低い計時回路（低速部）に分けたものである。この例では発振回路部だけでなく、波形整形部、計時回路の一部（高速部）もメイン電源電圧ＶＤＤよりも低い定電圧ＶＲ１ｂにて駆動することによって、図５の構成のリアルタイムクロック装置に比べ、さらに低消費電流化を実現している。
【００１２】
しかしながら、図５および図６に示すリアルタイムクロック装置においては、マルチ定電圧構成となっており、このようなマルチ定電圧の構成のリアルタイムクロックでは複数の定電圧が必要となっている。この内、少なくとも２つ以上がＩＣ内部にて生成されているとした場合、ＩＣ内部にはレギュレータが２つ以上必要となってくる。
【００１３】
レギュレータには、それぞれリファレンス電圧が必要であり、そのリファレンス電圧の精度によってレギュレータの精度も左右される。
【００１４】
レギュレータの出力電圧の精度を追求する場合、分圧抵抗値を調整するトリミングを実施するが、トリミング回路はトリミング可能幅を持たせるために不要な抵抗分のレイアウト面積も必要であり、かつ、トリミング調整時の手間もある。
【００１５】
また、それぞれにリファレンス回路をひとつずつ使用しており、いくらトリミングしたとしてもばらつきが大きくなるので、各定電圧間の微小な電圧差や大小関係を確実にするのは難しい。
【００１６】
【特許文献１】実開平０２−０１６６２０号公報
【特許文献２】特開平０５−０４０１８３号公報
【特許文献３】特開平０５−１５００５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
解決しようとする問題点は、従来の、少なくとも２つ以上のレギュレータを持つマルチ定電圧の構成のリアルタイムクロックにおいては、各レギュレータ毎に、それぞれリファレンス電圧を設けており、そのリファレンス電圧の精度調整のためのトリミング用の抵抗分のレイアウト面積が必要となると共に、トリミング調整時の手間もかかる点、さらに、いくらトリミングしたとしてもばらつきが大きくなるので、各定電圧間の微小な電圧差や大小関係を確実にするのは難しい点である。
【００１８】
本発明の目的は、これら従来技術の課題を解決し、マルチ定電圧構成のリアルタイムクロックのそれぞれの定電圧の関係の精度向上と、低消費電流、レイアウト面積縮小、トリミング回数の削減を実現することを可能とすることである。
【課題を解決するための手段】
【００１９】
上記目的を達成するために本発明は、水晶発振回路と、該水晶発振回路の出力を分周してリアルタイムクロック信号を出力する計時回路と、外部との間で信号のやり取りをするためのインターフェース回路とを具備するリアルタイムクロック装置であって、上記水晶発振回路は第１の定電圧ＶＲ（１）で駆動され、上記計時回路の少なくとも一部分は第２の定電圧ＶＲ（２）で駆動され、上記計時回路の残りの部分および上記インターフェース回路は第３の定電圧ＶＤＤで駆動され、上記各定電圧は、第１の定電圧ＶＲ（１）＜第２の定電圧ＶＲ（２）＜第３の定電圧ＶＤＤの大小関係を有し、少なくとも上記第１の定電圧ＶＲ（１）と上記第２の定電圧ＶＲ（２）は同じリファレンス電圧回路を共用し、前記リファレンス電圧回路に電圧調整用のトリミング機能を設けたことを特徴としている。
【発明の効果】
【００２０】
本発明によれば、トリミングをすべき回路数が少なくなり、レイアウト面積的にも調整の手間の面でも有利となり、かつ、消費電流も節約でき、各定電圧間の微少な電圧の大小関係も確実に付けることができ、性能の向上を図ることも可能である。
【発明を実施するための最良の形態】
【００２１】
以下、図を用いて本発明を実施するための最良の形態例を説明する。図１は、本発明に係るマルチ定電圧構成のリアルタイムクロック装置に用いるレギュレータの構成例を示すブロック図であり、図２は、図１におけるレギュレータを用いたマルチ定電圧構成のリアルタイムクロック装置の第１の構成例を示すブロック図、図３は、図２におけるマルチ定電圧構成のリアルタイムクロック装置に従来用いていたレギュレータの構成例を示すブロック図であり、図４は、図２におけるマルチ定電圧構成のリアルタイムクロック装置の計時回路の構成例を示すブロック図である。
【００２２】
まず、図２におけるマルチ定電圧構成のリアルタイムクロック装置についてその詳細を説明する。
【００２３】
通常、リアルタイムクロック装置においては、水晶発振回路部はリアルタイムクロックの回路内で最も電流を消費する回路箇所であり、その水晶発振回路部をより低い電圧にて駆動させることが低消費電流への近道である。
【００２４】
そこで、図２におけるリアルタイムクロック装置では、発振回路部の最低動作電圧をその他の回路よりも低くなるように設計し、水晶発振回路の駆動電圧（ＶＲ（１））と、波形整形部・計時回路の一部（高速部）の駆動電圧（ＶＲ（２））と、計時回路の一部（低速部）・インターフェース回路の駆動電圧（ＶＤＤ）を、それぞれ別々に供給することによって水晶発振回路はより低い電圧での駆動をさせることを可能にする。
【００２５】
このように、それぞれの回路に供給する電圧はそれぞれの回路の最低動作電圧付近の電圧として消費電流を低減するとともに、駆動電圧レベルを３段構成にすることによってレベルシフトの困難性を回避するようにした。
【００２６】
図２において、２１は水晶発振回路、２２は水晶発振回路２１からの出力を矩形波に整形するためのシュミットトリガ回路などの波形整形部、２３は波形整形部２２の出力クロック信号を分周する計時回路（高速部）、２４は計時回路２３（高速部）の出力クロック信号を受けてさらに分周する計時回路（低速部）、２５はリアルタイムクロック装置外の回路とデータのやり取りをするためのインターフェース部である。これらの各回路は、図５，６で示すものと同様、半導体装置のワンチップ上に搭載される。
【００２７】
水晶発振回路２１は、その他の回路部よりも最低動作電圧が低く設計されており、水晶発振回路２１の駆動電圧ＶＲ（１）はこの水晶発振回路２１を駆動することのできる最低の電圧付近まで下げた定電圧であり、波形整形部２２と計時回路（高速部）２３の駆動電圧ＶＲ（２）は波形整形部２２と計時回路（高速部）２３を駆動することのできる最低電圧よりも高く、計時電圧（低速部）２４とインターフェース部２５を駆動するメイン電源電圧ＶＤＤよりも低い定電圧である。
【００２８】
図４は、図２に示した計時回路（低速部）２３と計時回路（高速部）２４、すなわち、分周回路の具体的構成例である。縦続接続されたフィリップフロップ（Ｆ／Ｆ）からなり、前半の計時回路（高速部）２３は波形整形回路２２からの３２ＫＨｚの信号を分周して１ＫＨｚのクロックを生成するものであり、後半の計時回路（低速部）２４は計時回路（高速部）２３からの１ＫＨｚの信号を分周してリアルタイムクロックを生成してインターフェース回路２５に送出するものである。なお、計時回路（高速部）２３と計時回路（低速部）２４の間には、レベルシフト回路２６が設けられる。定電圧ＶＲ（１）とメイン電源電圧ＶＤＤとの間に定電圧ＶＲ（２）を設けることにより、電圧の段差を小さくしてレベルシフト回路の構成を容易にしている。
【００２９】
リアルタイムクロック装置内の駆動電圧を３段構成にし、かつ、水晶発振回路２１をその他の回路部（波形整形部２２，計時回路（高速部）２３，計時回路（低速部）２４）よりも最低動作電圧が低くなるように設計していることで、他の回路の駆動には低すぎて使用できないほどの低い電圧を発振回路専用に割り当てることができる。そのため、定電圧ＶＲ（１）を水晶発振回路２１を駆動することのできる最低の電圧付近まで下げ、リアルタイムクロック装置内で一番多くの電流を消費する水晶発振回路２１の消費電流を少なく抑えることができるようになる。
【００３０】
また、従来技術として説明した図６の構成のように波形整形部６２および計時回路（高速部）６３を低電圧化し、消費電流を少なくするという利点も生かしつつ、定電圧ＶＲ（１）と定電圧ＶＤＤとの間に定電圧ＶＲ（２）という中間の電圧があることで電圧のレベルシフトも容易な回路で実現できるということもリアルタイムクロック装置内の駆動電圧を３段構成にしたことによる利点である。
【００３１】
これにより、リアルタイムクロック内で消費する電流量の大部分を決めている水晶発振回路２１、波形整形部２２、計時回路（高速部）２３の消費電流が、図５，６等に示すリアルタイムクロック装置の消費電流に比べて、格段に少なく、しかも、定電圧駆動のため外部電源電圧依存もなくなり安定化する。
【００３２】
次に、図５および図６に示したリアルタイムクロック装置と図２に示したリアルタイムクロック装置における消費電流の一例について比較し、図２に示したリアルタイムクロック装置における低消費電流化について考察する。
【００３３】
図５のリアルタイムクロック装置では、定電圧ＶＲ１ａが１．１Ｖ〜１．５Ｖ、定電圧ＶＤＤが５．５Ｖの場合、消費電流は０．５μＡ程度である。また、図６のリアルタイムクロック装置では、定電圧ＶＤＤは５．５Ｖで図５と同じであるが、定電圧ＶＲ１ｂは計時回路の最低動作電圧以上にする必要があるため１．３Ｖ〜１．５Ｖで、消費電流は０．４μＡ程度である。
【００３４】
これに対して、図２に示したリアルタイムクロック装置では、定電圧ＶＤＤは５．５Ｖ（３Ｖ〜５Ｖでもよい）、定電圧ＶＲ（２）は計時回路の最低動作電圧以上にする必要があるため１．３Ｖ〜１．５Ｖで図５と同じであるが、水晶発振回路として従来より低い最低動作電圧を有する回路を開発することによって、定電圧ＶＲ（１）を０．９Ｖ〜１．２Ｖにすることができた。これによって、消費電流を０．２５μＡ〜０．３μＡ程度に低減することができた。また、定電圧ＶＲ（１）と定電圧ＶＤＤの間に定電圧ＶＲ（２）を挿入することによって、回路間のレベルシフトを小さくすることが可能となった。
【００３５】
このように、図２に示す構成のリアルタイムクロック装置によれば、全体としての消費電流も格段に少なく、しかも、外部からのメイン電源電圧依存も少ないリアルタイムクロック装置が実現できる。
【００３６】
また、このリアルタイムクロック装置は、半導体チップ上に搭載され、モバイル端末、携帯電話、ディジタルカメラ、携帯型のＭＤ（ミニディスク）装置などの音響機器、炊飯器やエアコンなど各種家電機器などに組み込むことが可能である。
【００３７】
ここで、図２に示したリアルタイムクロック装置に使用する定電圧ＶＲ（１）および定電圧ＶＲ（２）は、半導体装置に供給される単一電源の定電圧ＶＤＤからボルテージレギュレータを用いて生成することができる。
【００３８】
定電圧ＶＲ（１）および定電圧ＶＲ（２）の生成方法としては、定電圧ＶＤＤからボルテージレギュレータを用いて定電圧ＶＲ（１）と定電圧ＶＲ（２）を並列的に同時に生成してもよいし、まず定電圧ＶＤＤから第１のボルテージレギュレータを用いて定電圧ＶＲ（２）を生成し、次に、該定電圧ＶＲ（２）から第２のボルテージレギュレータを用いて定電圧ＶＲ（１）を生成するようにしてもよい。定電圧ＶＲ（１）と定電圧ＶＲ（２）の生成順序は逆であってもよい。
【００３９】
このように、図２に示すマルチ定電圧の構成のリアルタイムクロック装置では、複数の定電圧が必要となっている。この内、少なくとも２つ以上がＩＣ内部にて生成されているとした場合、ＩＣ内部にはレギュレータが２つ以上必要となってくる。
【００４０】
レギュレータには、それぞれリファレンス電圧が必要であり、そのリファレンス電圧の精度によってレギュレータの精度も左右される。
【００４１】
レギュレータの出力電圧の精度を追求する場合、分圧抵抗値を調整するトリミングを実施するが、トリミング回路は、トリミング可能幅を持たせるために、不要な抵抗分のレイアウト面積も必要であり、かつ、トリミング調整時の手間もある。
【００４２】
また、トリミングには多少のバラつきがあり、例えば、図２に示すマルチ定電圧の構成のリアルタイムクロック装置における定電圧ＶＲ（１）と定電圧ＶＲ（２）のそれぞれのバラつきが、定電圧ＶＲ（１）と定電圧ＶＲ（２）の大小関係を逆転してしまう可能性もある。
【００４３】
すなわち、図２に示すマルチ定電圧の構成を有したリアルタイムクロックにおける水晶発振回路２１の駆動用の定電圧ＶＲ（１）と、波形整形部２２と計時回路（高速部）２３の駆動用の定電圧ＶＲ（２）がそれぞれＩＣ内部のレギュレータによって生成されているとすると、図３に示すように、定電圧ＶＲ（１）は、リファレンス電圧ＶＲＥＦ（１）を、また、定電圧ＶＲ（２）は、リファレンス電圧ＶＲＥＦ（２）を使用しており、リファレンス電圧ＶＲＥＦ（１），ＶＲＥＦ（２）は、それぞれトリミングによって出力電圧を調整することで精度良く、定電圧ＶＲ（１），ＶＲ（２）を生成できる。
【００４４】
しかし、いくらトリミングをしても多少のバラつきを含んでおり、定電圧ＶＲ（１）と定電圧ＶＲ（２）のそれぞれのバラつきが、定電圧ＶＲ（１）と定電圧ＶＲ（２）の大小関係を逆転してしまう可能性もある。
【００４５】
そこで、本例では、少なくとも２つ以上のレギュレータを持つマルチ定電圧の構成のリアルタイムクロック装置において、図１に示すように、少なくとも２つ以上のレギュレータが１つのリファレンス電圧を共用し、トリミングについては、その共用のリファレンス電圧発生回路において行うものとする。
【００４６】
すなわち、図１に示すように、図２に示すマルチ定電圧の構成を有したリアルタイムクロックにおける水晶発振回路２１の駆動用の定電圧ＶＲ（１）と、波形整形部２２と計時回路（高速部）２３の駆動用の定電圧ＶＲ（２）のそれぞれが使用するリファレンス電圧を、リファレンス電圧ＶＲＥＦ（１）１の１つとし、このリファレンス電圧ＶＲＥＦ（１）１を、定電圧ＶＲ（１）２と定電圧ＶＲ（２）３とで共用する構成とした。
【００４７】
このように、本例では、同一のリファレンス電圧ＶＲＥＦ（１）１を基準として定電圧ＶＲ（１）２と定電圧ＶＲ（２）３それぞれの定電圧を生成するため、バラつきは少なく、また、定電圧ＶＲ（１）２と定電圧ＶＲ（２）３の大小関係が崩れることも無くなる。
【００４８】
また、トリミング箇所が一箇所であるということは、トリミング箇所が２箇所ある場合に比べ、トリミング作業の手間が半分となると共に、単純に、図３に示したリファレンス電圧ＶＲＥＦ（２）３３の回路が不要となることから、レイアウト面積の節約ともなり、消費電流も、１個のＶＲＥＦ回路（リファレンス電圧ＶＲＥＦ（２）３３）の分だけ減少することとなる。
【００４９】
以上、各図を用いて説明したように、本例では、定電圧を複数使用しているリアルタイムクロック装置において、それぞれの定電圧のリファレンス電圧は別々ではなく、それぞれの定電圧において１つのリファレンス電圧を共用する構成とし、また、複数の定電圧共通のリファレンス回路にのみ電圧調整用のトリミング機能を設ける構成とした。
【００５０】
具体的には、図２に示すリアルタイムクロック装置のように、水晶発振回路２１と、この水晶発振回路２１の出力を分周してリアルタイムクロック信号を出力する計時回路２３，２４と、外部との間で信号のやり取りをするためのインターフェース回路２５とを具備するリアルタイムクロック装置において、水晶発振回路２１は第１の定電圧ＶＲ（１）で駆動され、計時回路の少なくとも一部分（２３）は第２の定電圧ＶＲ（２）で駆動され、計時回路の残りの部分（２４）およびインターフェース回路２５は第３の定電圧ＶＤＤで駆動され、さらに、各定電圧は、第１の定電圧ＶＲ（１）＜第２の定電圧ＶＲ（２）＜第３の定電圧ＶＤＤの大小関係を有し、そして、図１に示すように、少なくとも第１の定電圧ＶＲ（１）２と第２の定電圧ＶＲ（２）３は同じリファレンス電圧ＶＲＥＦ（１）１を用いる構成とする。
【００５１】
これにより、トリミング回路がレギュレータの数より少なくなるため、レイアウト面積の節約ができると共に、トリミングが１回で済みトリミング作業の負荷が軽減でき、さらに、単純にリファレンス回路の数が減るので消費電流も節約することができる。
【００５２】
また、それぞれにリファレンス回路をひとつずつ使用する場合は、いくらトリミングしたとしても、ばらつきが大きくなるので定電圧ＶＲ（１）と定電圧ＶＲ（２）の微小な電圧差や大小関係を確実にするのは難しいが、本例のように、リファレンス回路を共用することで、微小な電圧の大小関係も確実につけることができる。
【００５３】
このように、本例によれば、マルチ定電圧の構成のリアルタイムクロックのそれぞれの定電圧の関係の精度向上と、低消費電流、レイアウト面積縮小、トリミング回数の削減を同時に実現することができる。
【００５４】
尚、本発明に係るリアルタイムクロック装置は、半導体チップ上に搭載され、モバイル端末、携帯電話、ディジタルカメラ、携帯型のＭＤ（ミニディスク）装置などの音響機器、炊飯器やエアコンなど各種家電機器などに組み込むことが可能である。
【図面の簡単な説明】
【００５５】
【図１】本発明に係るマルチ定電圧構成のリアルタイムクロック装置に用いるレギュレータの構成例を示すブロック図である。
【図２】図１におけるレギュレータを用いたマルチ定電圧構成のリアルタイムクロック装置の第１の構成例を示すブロック図である。
【図３】図２におけるマルチ定電圧構成のリアルタイムクロック装置に従来用いていたレギュレータの構成例を示すブロック図である。
【図４】図２におけるマルチ定電圧構成のリアルタイムクロック装置の計時回路の構成例を示すブロック図である。
【図５】従来の水晶発振回路、分周段（計時回路）、インターフェース回路を有する一般的なリアルタイムクロック装置の構成例を示す図である。
【図６】近年の低消費電流化への対応策として現在一般的に行われているリアルタイムクロック装置の構成例を示す図である。
【符号の説明】
【００５６】
１：リファレンス電圧ＶＲＥＦ（１）、２：定電圧ＶＲ（１）、３：定電圧ＶＲ（２）、２１：水晶発振回路、２２：波形整形部、２３：計時回路（高速部）、２４：計時回路（低速部）、２５：インターフェース回路、２６：レベルシフト回路、３１：リファレンス電圧ＶＲＥＦ（１）、３２：定電圧ＶＲ（１）、３３：リファレンス電圧ＶＲＥＦ（２）、３４：定電圧ＶＲ（２）、５０：半導体装置（ワンチップ）、５１：水晶発振回路、５２：波形整形部、５３：計時回路、５４：インターフェース回路、６０：半導体装置（ワンチップ）、６１：水晶発振回路、６２：波形整形部、６３：計時回路（高速部）、６４：計時回路（低速部）、６５：インターフェース回路。
【図１】
0005103215.tif 000002
【図２】
0005103215.tif 000003
【図３】
0005103215.tif 000004
【図４】
0005103215.tif 000005
【図５】
0005103215.tif 000006
【図６】
0005103215.tif 000007