(57)【特許請求の範囲】
【請求項１】
ノイズフィルタを通して得た交流入力を整流回路で整流して入力電圧を得る構成のＡＣ／ＤＣコンバータにおいて、
ブラウンアウト状態の発生を検知するコンパレータと、該コンパレータ出力を入力とし、ブラウンアウト状態の発生が一定時間を越えたことを監視するタイマー手段とを含むブラウンアウト状態検知手段と、
前記整流後の入力電圧を監視し、前記タイマー手段がカウントアップした後、交流入力の位相角が低い領域でスイッチングを停止するブラウンイン誤動作防止手段と、
を備えることを特徴とするスイッチング制御回路。
【請求項２】
前記ブラウンイン誤動作防止手段は、
基準電圧と交流入力電圧の比較を行う比較手段と、
前記交流入力電圧が前記基準電圧以下になったことを前記比較手段が検出するとクロック信号を通過させる第１のロジック手段と、
該第１のロジック手段を通過した前記クロック信号がクロック入力端子に入力されるとともに、ブラウンアウトを検出するタイマーからの出力信号がデータ入力端子に入力されるＤ型フリップフロップと、
該Ｄ型フリップフロップの出力によりスイッチング制御パルスを通過または遮断する第２のロジック手段と、
を備えることを特徴とする請求項１記載のスイッチング制御回路。
【請求項３】
ノイズフィルタを通して得た交流入力を整流回路で整流して入力電圧を得る構成のＡＣ／ＤＣコンバータにおいて、
前記請求項１または請求項２記載のスイッチング制御回路を用いてスイッチング素子を制御することを特徴とするＡＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブラウンアウトによるスイッチングの停止をＡＣ入力（を正弦波表現したときの）位相角の低い領域でのみ実行可能として、ブラウンイン誤動作を防止するスイッチング制御回路に関する。
【背景技術】
【０００２】
図２は、ブラウンアウト検出機能を有する従来のスイッチング制御回路および該制御回路を用いるＡＣ／ＤＣコンバータの構成を示す図である。図２において従来のＡＣ／ＤＣコンバータは、例えば５０Ｈｚの交流電源Ｖｉｎ(１)に接続された高周波カット(ノイズ)フィルタ２を有する。高周波カット(ノイズ)フィルタ２は交流電源ラインに接続されたインダクタＬ１(３)と、交流電源ライン間に接続されたコンデンサ４とから成る。交流電源Ｖｉｎ(１)に高周波カット(ノイズ)フィルタ２を接続する構成のＡＣ／ＤＣコンバータは特許文献１に示されるように公知のものである。
【０００３】
高周波カット(ノイズ)フィルタ２の出力段には、整流ダイオード６等からなる全波整流回路５が接続されている。全波整流回路５の出力端とグランドとの間には第１の平滑コンデンサＣ１(７)が接続されるとともに、全波整流回路５の出力端８(出力端８の電圧をＶｍとする)とグランドとの間に分圧抵抗Ｒ１(９)，Ｒ２(１０)が接続されている。そして分圧抵抗Ｒ１(９)と分圧抵抗Ｒ２(１０)の接続点１１から得られる出力端８の電圧Ｖｍの分圧電圧を、スイッチング制御回路２０のヒステリシスコンパレータ２２の−入力端子に接続する。
【０００４】
ブラウンアウト検出機能を有する従来のスイッチング制御回路２０は、ヒステリシスコンパレータ２２の＋入力端子に接続される基準電圧２１とヒステリシスコンパレータ２２の−入力端子に接続される出力端８の電圧Ｖｍの分圧電圧とを比較し、分圧電圧が基準電圧２１以下になったことを検出したときにはハイ(Ｈ)レベルの出力２３をタイマー２４に与える。タイマー２４は、ヒステリシスコンパレータ２２の出力２３がハイ(Ｈ)レベル状態の時間をカウントし、カウントアップした時間が予め設定した時間を経過したときにハイ(Ｈ)レベルの出力２５をＮＯＲ回路２６の一方の入力に与える。また、予め設定した時間が経過する前にヒステリシスコンパレータ２２の出力２３がロー(Ｌ)レベルに戻ると、タイマー２４はリセットされる。ＮＯＲ回路２６の他方の入力には図示していないＰＷＭまたはＰＦＭ制御回路からの高周波数パルス信号２７が与えられている。そしてＮＯＲ回路２６の出力２８はＮチャンネルMOSFETから成るスイッチング素子１５のＯＮ／ＯＦＦを制御するゲート端子に印加され、出力２５がハイ(Ｈ)レベルになるとスイッチング素子１５がＯＦＦになるよう制御する。
【０００５】
なお、ブラウンアウト検出時の動作を除く通常時の動作では、タイマー２４の出力２５はロー(Ｌ)レベルとなっており、このロー(Ｌ)レベル信号がＮＯＲ回路２６の一方の入力に与えられ、またＮＯＲ回路２６の他方の入力には図示していないＰＷＭまたはＰＦＭ制御回路からの高周波パルス信号２７が与えられているので、ＮＯＲ回路２６は上記高周波数のパルス信号２７をそのまま通過させてその出力２８とする。これがＮチャンネルMOSFETから成るスイッチング素子１５のゲート端子に印加されるため、これによりスイッチング素子１５のＯＮ／ＯＦＦが制御される。
【０００６】
また全波整流回路５の出力端８はエネルギー蓄積要素としてのインダクタＬ２(１２)を経て逆流阻止用ダイオード１３に直列に接続される。インダクタＬ２(１２)と逆流阻止用
ダイオード１３の接続点１４(インダクタＬ２(１２)の出力端子)とグランドとの間には上述したＮチャンネルMOSFETから成るスイッチング素子１５と抵抗１６が直列に接続され、さらに抵抗１６の一端がグランドに接続される。また逆流阻止用ダイオード１３のカソード端（カソード端電圧をＶｏとする）１７とグランドの間には第２の平滑コンデンサＣ２(１８)が接続される。そしてカソード端電圧Ｖｏから所望の直流電圧を得ることでＡＣ／ＤＣコンバータを構成する。
【０００７】
ここでブラウンアウト検出機能について説明する。一般に「ブラウンアウト」とは、電源電圧が仕様の下限より低くかつ０Ｖ以上の値に一時落ち込み、装置が正常状態を維持できなくなり、まさに機能停止(ブラックアウト)に至る中間にあることを意味する。したがって、通常は装置が機能停止(ブラックアウト)に至る前にブラウンアウトを検出する機能を備えるように設計されている。図２に示すブラウンアウト検出機能を有する従来のスイッチング制御回路２０では、図３のタイミングチャートに示すように、全波整流回路５の出力端８の電圧Ｖｍがブラウンアウト(停止)電圧レベル２９以下になったことを検出するとタイマー回路２４を起動し、上記電圧Ｖｍがブラウンアウト(停止)電圧レベル２９以下の状態を継続すると、タイマー回路２４内で設定した一定時間後にタイマー回路２４がハイ(Ｈ)レベルの出力２５をＮＯＲ回路２６の一方の入力に出力する。これによりＮＯＲ回路２６の出力２８をロー(Ｌ)レベルにしてスイッチング素子１５のスイッチング動作を停止するよう制御している。
【０００８】
いま、スイッチング素子１５のスイッチングが停止した瞬間の入力電圧をＶｉｎ０とすると、スイッチング周波数(ＮＯＲ回路２６に入力される高周波数のパルス信号２７)は高周波カット(ノイズ)フィルタ２に入力される交流電源Ｖｉｎ(１)の周波数(通常５０〜６０Hz)より桁違いに高いので、インダクタＬ２(１２)の電流が変動する時間幅(スイッチング周期レベル)を基本とする動作解析においては、スイッチングを停止した瞬間の入力電圧Ｖｉｎ０が維持されると考えて良い。観点を変えれば、出力電圧(カソード端電圧)Ｖｏは時間(スイッチングが停止した瞬間の過渡応答)で変動しないと見て良い。
【０００９】
そうすると全波整流回路５の出力端８の電圧Ｖｍもそれほど変動しない電圧と見て良いので、入力電圧Ｖｉｎが大きく、その値がＶｍを超えるときは高周波カット(ノイズ)フィルタ２のインダクタＬ１(３)に流れる電流は増加し、入力電圧Ｖｉｎが小さいときはインダクタＬ１(３)に流れる電流は減少する。定常状態では、インダクタＬ１(３)の平均電流とインダクタＬ２(１２)の平均電流は等しいものになる。なお、全波整流回路５の出力端８とグランド間に接続されている分圧抵抗Ｒ１(９)，Ｒ２(１０)の抵抗値は大きいので、ここに流れる電流は無視できる。
【００１０】
そして、ブラウンアウトを検出してスイッチングが停止すると(スイッチング素子１５がオフすると)、インダクタＬ２(１２)に流れる電流は（Ｖｏ−Ｖｍ）／Ｌ２の割合で減少するものの、その値がゼロになるまでは第２の平滑コンデンサＣ２(１８)を充電し続ける。インダクタＬ２(１２)への電流は第１の平滑コンデンサＣ１(７)およびインダクタＬ１(３)から供給される。このとき、スイッチングを停止した瞬間の入力電圧Ｖｉｎ０がＶｍより大きいと、インダクタＬ２(１２)の電流は減り続けるのにインダクタＬ１(３)の電流は増え続けることになる。インダクタＬ１(３)の電流増加はＶｍ≧Ｖｉｎ０になるまで続く。（インダクタＬ１(３)の電流は、△Ｖ＝Ｖｉｎ０−Ｖｍとすると、△Ｖ＞０のとき△Ｖ／Ｌ１の割合で変化し、△Ｖ＞０のとき増加、△Ｖ＜０のとき減少となる。）
このとき、スイッチングの停止直後のインダクタＬ２(１２)に流れる電流がインダクタＬ１(３)に流れる電流より大きいと、Ｖｍが下がっていき、Ｖｍが下がることによりインダクタＬ２(１２)に流れる電流の減少率とインダクタＬ１(３)に流れる電流の増加率の双方が益々大きくなり、いつか電流の大小関係が逆転する。
【００１１】
インダクタＬ２(１２)に流れる電流がインダクタＬ１(３)に流れる電流より小さい場合を考えると、Ｖｍは増加するがＶｍがＶｉｎ０より大きくなるまではインダクタＬ１(３)に流れる電流は増加し続ける。図２に示すようにインダクタＬ２(１２)経由で第２の平滑コンデンサＣ２(１８)を充電する回路は昇圧回路を構成しているので、Ｖｏ＞Ｖｍ，Ｖｉｎ０であり、このためインダクタＬ２(１２)に流れる電流は減少し続け、ついにはゼロになる。
【００１２】
また、Ｖｍ≧Ｖｉｎ０であっても、Ｖｍがある程度高くて上記△Ｖ＝Ｖｉｎ０−Ｖｍの絶対値が小さく、インダクタＬ１(３)に流れる電流が大きいと、インダクタＬ１(３)に流れる電流がゼロになる前に、インダクタＬ２(１２)に流れる電流がゼロになる。
【００１３】
インダクタＬ２(１２)の電流がゼロでインダクタＬ１(３)にまだ電流が流れている状態になると、インダクタＬ２(１２)の右端がオープン状態となり、インダクタＬ１(３)に流れる電流が全て第１の平滑コンデンサＣ１(７)に流れ込む状態になる。すなわち、Ｌ１(インダクタ３のインダクタンス値)とＣ１(平滑コンデンサ７の容量値)による共振動作が始まり共振のピークまでＶｍが上昇することになる。共振のピークは、共振が開始したときにインダクタＬ１(３)に流れている電流が大きいほど高くなる。
【特許文献１】特開平７−１３１９８４号公報（図１，３，５，７）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし、スイッチングが停止しても全波整流回路５の前にある高周波カット(ノイズ)フィルタ２のインダクタＬ１(３)は電流を流し続けるため、もしも位相角が高く電流が多く流れている領域でスイッチングが停止した場合には、図４(ａ)及び図４(ｂ)に示すように、ブラウンアウト検出のための入力電圧Ｖｍが上昇してしまう。これにより、図３に示したブラウンイン(復帰)電圧レベル３０を超えてしまい、本来ならブラウンアウト検出によるスイッチング停止状態から復帰する条件が得られないうちにスイッチング動作が復帰してしまうこと(ブラウンイン誤動作)により、ＡＣ／ＤＣコンバータのスイッチング動作が不安定になるという問題があった。
【００１５】
そこで本発明の目的は、交流電源の位相角が低く電流があまり流れていない領域でスイッチングを停止させてブラウンアウト検出した後の復帰誤動作を防止するスイッチング制御回路を提供することにある。
【課題を解決するための手段】
【００１６】
本発明のスイッチング制御回路は、ノイズフィルタを通して得た交流入力を整流回路で整流して入力電圧を得る構成のＡＣ／ＤＣコンバータにおいて、ブラウンアウト状態の発生を検知するコンパレータと、該コンパレータ出力を入力とし、ブラウンアウト状態の発生が一定時間を越えたことを監視するタイマー手段とを含むブラウンアウト状態検知手段と、前記整流後の入力電圧を監視し、前記タイマー手段がカウントアップした後、交流入力の位相角が低い領域でスイッチングを停止するブラウンイン誤動作防止手段と、を備えている。
【００１７】
また本発明において前記ブラウンイン誤動作防止手段は、基準電圧と交流入力電圧の比較を行う比較手段と、前記交流入力電圧が前記基準電圧以下になったことを前記比較手段が検出するとクロック信号を通過させる第１のロジック手段と、該第１のロジック手段を通過した前記クロック信号がクロック入力端子に入力されるとともに、ブラウンアウトを検出するタイマーからの出力信号がデータ入力端子に入力されるＤ型フリップフロップと、該Ｄ型フリップフロップの出力によりスイッチング制御パルスを通過または遮断する第２のロジック手段と、を備えている。
【００１８】
また、本発明のＡＣ／ＤＣコンバータは、ノイズフィルタを通して得た交流入力を整流回路で整流して入力電圧を得る構成のＡＣ／ＤＣコンバータであって、前記スイッチング制御回路を用いてスイッチング素子を制御している。
【発明の効果】
【００１９】
本発明のスイッチング制御回路によれば、ブラウンアウトによるスイッチングの停止をＡＣ入力位相角の低い領域でのみ実現するので、ブラウンイン誤動作を防止することができる。
【００２０】
また上記本発明のスイッチング制御回路を用いてＡＣ／ＤＣコンバータを構成しているので、交流電源に接続されるノイズフィルタがあっても、復帰誤動作が発生しないＡＣ／ＤＣコンバータを実現することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を、図面を参照しながら説明する。
図１は、本発明の実施形態に係るスイッチング制御回路の構成および該スイッチング制御回路を用いるＡＣ／ＤＣコンバータの構成を示す図である。図１において図２と共通する部分には同一の符号を付しその説明を省略する。
【００２２】
図１は、図２と同様に、例えば５０Ｈｚの交流電源Ｖｉｎ(１)に高周波カット(ノイズ)フィルタ２を接続する構成のＡＣ／ＤＣコンバータにおいて、高周波カット(ノイズ)フィルタ２の出力段には、整流ダイオード６等からなる全波整流回路５が接続され、全波整流回路５の出力端とグランドとの間には第１の平滑コンデンサＣ１(７)が接続されるとともに、全波整流回路５の出力端８(出力端８の電圧をＶｍとする)とグランドとの間に分圧抵抗Ｒ１(９)，Ｒ２(１０)が接続されている。高周波カット(ノイズ)フィルタ２は、交流電源ラインに接続されたインダクタＬ１(３)と、交流電源ライン間に接続されたコンデンサ４とから構成される。また全波整流回路５の出力端８はエネルギー蓄積要素としてのインダクタＬ２(１２)を経て逆流阻止用ダイオード１３に直列に接続される。インダクタＬ２(１２)と逆流阻止用ダイオード１３の接続点１４(インダクタＬ２(１２)の出力端子)とグランドとの間にはＮチャンネルMOSFETから成るスイッチング素子１５と抵抗１６が直列に接続され、さらに抵抗１６の一端がグランドに接続される。抵抗１６はスイッチング素子１５に流れる電流を検出するためのものであり、スイッチング素子１５に流れる電流を検出する必要がない場合は省略してもよい。逆流阻止用ダイオード１３のカソード端（カソード端電圧をＶｏとする）１７とグランドの間には第２の平滑コンデンサＣ２(１８)が接続される。カソード端電圧Ｖｏから所望の直流電圧を得ることでＡＣ／ＤＣコンバータを構成する。
【００２３】
次にブラウンアウト検出機能について説明する。電源電圧が仕様の下限より低くかつ０Ｖ以上の値に一時落ち込み、装置が正常状態を維持できなくなり、まさに機能停止(ブラックアウト)に至る中間にあることを「ブラウンアウト」と呼んでいることは上述したとおりであり、通常、装置が機能停止(ブラックアウト)に至る前にブラウンアウトを検出する機能を備えるように設計される。この機能を実現するため本実施形態では、分圧抵抗Ｒ１(９)と分圧抵抗Ｒ２(１０)の接続点１１から得られる出力端８の電圧Ｖｍの分圧電圧をスイッチング制御回路５０のヒステリシスコンパレータ２２の−入力端子に接続する。スイッチング制御回路５０は、ヒステリシスコンパレータ２２の＋入力端子に接続される第１の基準電圧２１とヒステリシスコンパレータ２２の−入力端子に接続される出力端８の電圧Ｖｍの分圧電圧とを比較し、分圧電圧が第１の基準電圧２１以下になったことを検出したときにはハイ(Ｈ)レベルの出力２３をタイマー２４に与える。タイマー２４は、ヒステリシスコンパレータ２２の出力２３がハイ(Ｈ)レベル状態の時間をカウントし、カウン
トアップした時間が予め設定した時間を経過したときにハイ(Ｈ)レベルの出力２５をＤ型フリップフロップ(以下、ＤＦＦと略記する)３７のＤ端子に入力する。このタイマー２４のハイ(Ｈ)レベルの出力２５が、ブラウンアウトを検出したことを示す信号である。なお、予め設定した時間が経過する前にヒステリシスコンパレータ２２の出力２３がロー(Ｌ)レベルに戻ると、タイマー２４はリセットされる。
【００２４】
一方、分圧抵抗Ｒ１(９)と分圧抵抗Ｒ２(１０)の接続点１１から得られる出力端８の電圧Ｖｍの分圧電圧をスイッチング制御回路５０のコンパレータ(Comp_A)３２の−入力端子にも接続しておく。コンパレータ(Comp_A)３２の＋入力端子には第２の基準電圧３１が接続されており、コンパレータ(Comp_A)３２は出力端８の電圧Ｖｍの分圧電圧と第２の基準電圧３１とを比較し、分圧電圧が第２の基準電圧３１以下になったことを検出したときにはハイ(Ｈ)レベルの出力３３をＡＮＤ回路３４に与える。つまり、コンパレータ(Comp_A)３２は、ＡＣ入力電圧Ｖｉｎ(１)が一定電圧以下(すなわちＡＣ入力の位相角が低い状態)になったことを出力端８の電圧Ｖｍの分圧電圧を通して検出し、その出力３３をハイ(Ｈ)レベルにする。コンパレータ(Comp_A)３２の出力信号３３と内部発振器(図示せず)で作るクロック信号３５をＡＮＤ回路３４でＡＮＤ合成し、その出力３６をＤＦＦ３７のクロック端子に入力する。この構成により、ＡＮＤ回路３４は、コンパレータ(Comp_A)３２の出力がハイ(Ｈ)レベル（ロー(Ｌ)レベル）のときクロック信号３５を通過させる（遮断する）機能を有する。
【００２５】
タイマー２４の出力２５は、コンパレータ(Comp_A)３２の出力３３がハイ(Ｈ)レベルのときのみ、内部発振器(図示せず)で作るクロック信号３５の立ち上がりでＤＦＦ３７に読み込まれ、ＤＦＦ３７のＱ出力３８は読み込んだタイマー２４の出力２５と同じ値となる。この出力３８をＮＯＲ回路２６の一方の入力に加える。上記したように、ブラウンアウトを検出した状態ではタイマー２４の出力２５がハイ(Ｈ)レベルとなっているので、ＮＯＲ回路２６にはハイ(Ｈ)レベルのＱ出力３８が入力される。ＮＯＲ回路２６の他方の入力には図示していないＰＷＭまたはＰＦＭ制御回路からの高周波パルス信号２７が与えられている。２つの入力信号のＮＯＲ論理が取られたＮＯＲ回路２６の出力２８が、ＮチャンネルMOSFETから成るスイッチング素子１５のＯＮ／ＯＦＦを制御するゲート端子に印加されている。この構成により、ＤＦＦ３７のＱ出力３８がハイ(Ｈ)レベルになると、スイッチング素子１５のゲート端子への入力信号がロー(Ｌ)レベルとなって、スイッチング素子１５がＯＦＦになるよう制御される。これにより、ブラウンアウトを検出するタイマー２４のカウントアップ後、ＡＣ入力の位相角が低い領域でのみスイッチングを停止させることが可能となるため、図４(ａ)及び図４(ｂ)に示すように、スイッチング停止した後に上昇したブラウンアウト検出のための入力電圧Ｖｍが図３に示したブラウンイン(復帰)電圧レベル３０を超えてしまうことによる、ブラウンイン誤動作を防止することができる。
【００２６】
なお、ブラウンアウト検出時の動作を除く通常時の動作では、タイマー２４の出力２５はロー(Ｌ)レベルとなっていて、このロー(Ｌ)レベル信号がＤＦＦ３７のＤ端子に入力されているため、ＤＦＦ３７のクロック端子Ｃに内部発振器(図示せず)で作るクロック信号３５が印加されていてもＤＦＦ３７のＱ出力の状態は変化せずにロー(Ｌ)レベルのままとなっている。このロー(Ｌ)レベル信号がＮＯＲ回路２６の一方の入力に与えられ、またＮＯＲ回路２６の他方の入力には図示していないＰＷＭまたはＰＦＭ制御回路からの高周波パルス信号２７が与えられているので、ＮＯＲ回路２６の出力２８は上記高周波数のパルス信号２７により支配され、これがＮチャンネルMOSFETから成るスイッチング素子１５のゲート端子に印加されるため、これによりスイッチング素子１５のＯＮ／ＯＦＦが制御される。
【００２７】
このように、図２に示したブラウンアウト検出機能を有する従来のスイッチング制御回路２０に対して本発明の実施形態に係るスイッチング制御回路５０は、ブラウンアウト状
態検知機能とブラウンイン誤動作防止機能を持っているものであり、スイッチング制御回路５０における、第２の基準電圧３１、コンパレータ(Comp_A)３２、ＡＮＤ回路３４、ＤＦＦ３７およびＮＯＲ回路２６で構成される回路ブロック４０は、ブラウンイン誤動作防止回路を構成するものである。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態に係るスイッチング制御回路および該制御回路を用いるＡＣ／ＤＣコンバータの構成を示す図である。
【図２】ブラウンアウト検出機能を有する従来のスイッチング制御回路および該制御回路を用いるＡＣ／ＤＣコンバータの構成を示す図である。
【図３】ブラウンアウト検出機能を有する従来のスイッチング制御回路のタイミングチャートを示す図である。
【図４】ブラウンアウト検出機能を有する従来のスイッチング制御回路におけるスイッチング停止時の入力電圧上昇に伴うスイッチング動作の誤復帰の発生を示す波形図である。
【符号の説明】
【００２９】
１    交流電源
２    高周波カット(ノイズ)フィルタ
３    インダクタ
４    コンデンサ
５    全波整流回路
６    整流ダイオード
７    平滑コンデンサ
８    全波整流回路の出力端
９    分圧抵抗
１０  分圧抵抗
１１  接続点
１２  インダクタ
１３  逆流阻止用ダイオード
１４  接続点
１５  スイッチング素子
１６  抵抗
１７  接続点
１８  平滑コンデンサ
２０  スイッチング制御回路
２１  (第１の)基準電圧
２２  ヒステリシスコンパレータ
２３  コンパレータ出力
２４  タイマー
２５  タイマー出力
２６  ＮＯＲ回路
３１  第２の基準電圧
３２  コンパレータ
３３  コンパレータ出力
３４  ＡＮＤ回路
３５  クロック信号
３６  ＡＮＤ回路出力
３７  Ｄ型フリップフロップ(ＤＦＦ)
３８  ＤＦＦ出力
４０  ブラウンイン誤動作防止回路
５０  スイッチング制御回路
【図１】
0005050799.tif 000002
【図２】
0005050799.tif 000003
【図３】
0005050799.tif 000004
【図４】
0005050799.tif 000005