(57)【要約】【課題】読み出し時のデータ転送レートを上げたり、ハードウェアの回路規模を大きくしたり、ソフトウェァの負荷を増したりすることなく、安価で高品位な階層構造のＯＳＤ画面を表示できるようにする。【解決手段】階層構造のＯＳＤデータのメモリへの書き込み、あるいは当該メモリからのＯＳＤデータの読み出しに当たって計算処理を行わなくても、アドレスカウンタ３１のカウント値ＡＤＲＳ_ＣＮＴを基に、階層構造の各階層ごとに設けられたイネーブル信号生成回路３２−１〜３２−ｎ、優先順位エンコーダ３４１、各階層ごとに設けられたアドレス生成回路３４２−１〜３４２−ｎ等のハードウェア構成にて、実際に表示する部分のＯＳＤデータのみをメモリから読み出せるようにする。【選択図】図３
2009008809.tif 000002
【特許請求の範囲】
【請求項１】
階層構造の表示データが格納されているメモリから当該表示データを読み出して表示制御を行なう表示制御回路であって、
表示画面の１ラインごとに前記階層構造の各階層の最大表示画素分だけカウント動作を行うカウント手段と、
前記階層構造の各階層ごとに設けられ、前記カウント手段のカウント値が前記階層構造の各階層の有効表示領域のときにアクティブになるイネーブル信号を生成する複数のイネーブル信号生成手段と、
前記階層構造の各階層の優先順位情報を基に、前記イネーブル信号が出力される階層のうち、優先順位が一番高い階層の階層番号を出力する優先順位設定手段と、
前記優先順位設定手段から出力された前記階層番号の階層について、前記カウント手段のカウント値を基に前記メモリからの表示データの読み出し開始アドレスとデータ長の各値を生成するアドレス生成手段と
を備えたことを特徴とする表示制御回路。
【請求項２】
前記カウント手段は、前記複数のイネーブル信号生成手段に対して共通に設けられている
ことを特徴とする請求項１記載の表示制御回路。
【請求項３】
階層構造の表示データが格納されたメモリと、
表示画面の１ラインごとに前記階層構造の各階層の最大表示画素分だけカウント動作を行うカウント手段と、
前記階層構造の各階層ごとに設けられ、前記カウント手段のカウント値が前記階層構造の各階層の有効表示領域のときにアクティブになるイネーブル信号を生成する複数のイネーブル信号生成手段と、
前記階層構造の各階層の優先順位情報を基に、前記イネーブル信号が出力される階層のうち、優先順位が一番高い階層の階層番号を出力する優先順位設定手段と、
前記優先順位設定手段から出力された前記階層番号の階層について、前記カウント手段のカウント値を基に前記メモリからの表示データの読み出し開始アドレスとデータ長の各値を生成するアドレス生成手段と、
前記読み出し開始アドレスとデータ長の各値を基に前記メモリから前記階層構造の表示データを読み出して表示部に表示させる制御手段と
を備えたことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示制御回路および表示装置に関し、特にディスプレイの設定画面を階層構造にて表示する表示制御回路および当該表示制御回路を備えた表示装置に関する。
【背景技術】
【０００２】
近年、テレビジョンシステムやパーソナルコンピュータ等の家電機器に使われるＬＣＤ(liquid crystal display)やＰＤＰ(Plasma Display Panel)等の表示装置の大画面化や高解像度化が進み、高品位な画像表示が可能になっている。
【０００３】
また、表示装置の高機能化も図られており、オン・スクリーン・ディスプレイ(On Screen Display；以下、ＯＳＤと略称する）技術により、明るさや色合い、コントラスト、ガンマ特性等の各種項目の調整を行うための設定画面を画面上に表示し、当該設定画面（以下、ＯＳＤ画面と記述する場合もある）上にてユーザーが各種項目を自由に調整できるようになっている。
【０００４】
表示装置の高機能化に伴い、ユーザー側で調整可能な項目を増大し、それに伴ってＯＳＤ画面の表示内容なども複雑化してきている。そして、このように多様化したＯＳＤ画面をユーザー側によりわかり易くし、視認性、操作性を向上するために、ＯＳＤ画面の多層（階層）構造化（マルチレイヤー化）が図られている（例えば、特許文献１参照）。
【０００５】
ＯＳＤ画面を階層構造にて表示するに当たって、一旦各階層のＯＳＤデータを全てメモリから読み出し、階層同士が重なっている部分に関しては、最終段（ディスプレイへの出力部）で各階層の優先順位情報によって表示させたいＯＳＤデータを選択するようにした場合、実際に表示しないＯＳＤデータについても読み出し処理を行うことになり、階層同士の重なっている部分の大きさに比例してＯＳＤデータを読み出す時間が長くなるため、ＯＳＤ画面の表示内容を切り替えたときなどに、ＯＳＤ画面を瞬時に切り替えることができない。
【０００６】
【特許文献１】特開２００５−２４４２８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
これに対して、階層同士が重なっている部分をメモリから読み出す前にまたはメモリに書き込むときに予め計算して、優先順位によって実際に表示するＯＳＤデータだけをメモリから読み出すまたはメモリに書き込むようにした場合は、読み出し時または書き込み時のメモリのアドレスを求める計算式が複雑になり（階層数が増えるとさらに複雑化し）、ハードウェアの回路規模が莫大になったり、ソフトウェアの負荷が莫大になったりするため、開発工数が増え、ＩＣの集積度も大きくなり、コスト高となる。
【０００８】
そこで、本発明は、読み出し時のデータ転送レートを上げたり、ハードウェアの回路規模を大きくしたり、ソフトウェァの負荷を増したりしなくても、安価で高品位な階層構造のＯＳＤ画面を表示可能な表示制御回路および表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明による表示制御回路は、階層構造の表示データが格納されているメモリから当該表示データを読み出して表示制御を行なう表示制御回路であって、表示画面の１ラインごとに前記階層構造の各階層の最大表示画素分だけカウント動作を行うカウント手段と、前記階層構造の各階層ごとに設けられ、前記カウント手段のカウント値が前記階層構造の各階層の有効表示領域のときにアクティブになるイネーブル信号を生成する複数のイネーブル信号生成手段と、前記階層構造の各階層の優先順位情報を基に、前記イネーブル信号が出力される階層のうち、優先順位が一番高い階層の階層番号を出力する優先順位設定手段と、前記優先順位設定手段から出力された前記階層番号の階層について、前記カウント手段のカウント値を基に前記メモリからの表示データの読み出し開始アドレスとデータ長の各値を生成するアドレス生成手段とを備えた構成となっている。
【００１０】
上記構成の表示制御回路およびこれを備えた表示装置において、階層構造の各階層には優先順位、即ち表示状態における最前面からの順位が設定されている。複数のイネーブル信号生成手段は、表示画面の１ライン（１画素行）ごとにカウント動作を行うカウント手段のカウント値が、階層構造の各階層の有効表示領域のときにアクティブになるイネーブル信号を生成する。優先順位設定手段は、予め設定されている優先順位情報を基に、イネーブル信号生成手段からイネーブル信号が出力される階層のうち、優先順位が一番高い階層の階層番号を出力する。この階層番号を受けて、アドレス生成手段は、当該階層番号の階層について、カウント手段のカウント値を基にメモリから表示データの読み出し開始アドレスとデータ長の各値を生成する。この読み出し開始アドレスとデータ長の各値に基づいてメモリから読み出される表示データは、階層構造にて実際に表示する部分の表示データとなる。
【発明の効果】
【００１１】
本発明によれば、階層構造の表示データ（ＯＳＤデータ）のメモリへの書き込み、あるいは当該メモリからの表示データの読み出しに当たって計算処理を行わなくても、カウント手段のカウント値を基にハードウェア構成にて、実際に表示する部分の表示データのみをメモリから読み出すことができるため、読み出し時のデータ転送レートを上げたり、ハードウェアの回路規模を大きくしたり、ソフトウェァの負荷を増したりしなくても、安価で高品位な階層構造のＯＳＤ画面の表示を実現できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１３】
［システム構成］
図１は、テレビジョン等の表示装置に用いられる本発明の一実施形態に係る表示制御回路のシステム構成を示すブロック図である。図１に示すように、本実施形態に係る表示制御回路１０は、ＣＰＵ１１、信号処理ブロック１２およびメモリ１３を備え、明るさや色合い、コントラスト、ガンマ特性等の各種項目の調整を行うためのＯＳＤ画面（設定画面）を階層構造にてディスプレイ部１４に表示させる。
【００１４】
ＣＰＵ１１は、ＯＳＤデータの生成を行うとともに、ＯＳＤ制御レジスタの生成および当該制御レジスタの設定を行い、さらに、バス（ＣＰＵ_ＢＵＳ）を介して信号処理ブロック１２と通信を行うとともに、ＯＳＤプログラムを実行する。
【００１５】
信号処理ブロック１２は、書き込みコントローラ１５および読み出しコントローラ１６を有し、ＣＰＵ１１から供給されるＯＳＤデータを書き込みコントローラ１５による制御によってメモリ１３に書き込むとともに、当該メモリ１３に書き込んだＯＳＤデータを読み出しコントローラ１６による制御によってメモリ１３から読み出す。
【００１６】
メモリ１３は、書き込みコントローラ１５による制御によって書き込まれたＯＳＤデータを格納する。
【００１７】
ディスプレイ部１４は、ＣＲＴ、ＬＣＤ、ＰＤＰ等の表示装置からなり、映像、文字、図形等を表示するとともに、表示制御回路１０による制御の下に、ＯＳＤ画面を階層構造にて表示する。
【００１８】
ここで、階層構造の各階層には、あらかじめ優先順位、即ち表示状態における最前面からの順位（最前面の階層が優先順位１（優先順位が一番高い）、次の階層が優先順位２、……）が設定されているものとする。
【００１９】
（読み出しコントローラ）
図２は、読み出しコントローラ１６の具体的な構成の一例を示すブロック図である。
【００２０】
図２に示すように、本例に係る読み出しコントローラ１６は、読み出しアドレスコントローラ２１、ＦＩＦＯ（First In First Out）メモリ２２、ＤＭＡ（Direct Memory Access）２３、メモリ１３およびインターフェイス２４を有する構成となっている。
【００２１】
読み出しアドレスコントローラ２１は、メモリ１３に格納された各階層（レイヤー）のＯＳＤデータを読み出す制御信号を生成する機能を持っており、ＤＭＡ２３を制御する信号ＤＭＡ_ＣＯＮＴと、メモリ１３からＯＳＤデータの読み出しを開始するアドレス値ＳＴＡＲＴ_ＡＤＲＳと読み出すデータの量（長さ）の値ＬＥＮＧＴＨを生成する。
【００２２】
ＦＩＦＯメモリ２２は、読み出しアドレスコントローラ２１から出力される、メモリ１３からのＯＳＤデータの読み出し開始アドレス値ＳＴＡＲＴ_ＡＤＲＳと読み出すデータ量ＬＥＮＧＴＨを何個か一時的に保存する機能を持っており、バッファリングとフロー制御を行う。
【００２３】
ＤＭＡ２３は、読み出しアドレスコントローラ２１からＦＩＦＯメモリ２２を介して与えられる読み出し開始アドレス値ＳＴＡＲＴ_ＡＤＲＳと読み出すデータ量の値ＬＥＮＧＴＨから、メモリ１３に格納されているＯＳＤデータを直接インターフェイス２４に転送する機能を持っている。
【００２４】
インターフェイス２４は、ＤＭＡ２３による制御によってメモリ１３から読み出したＯＳＤデータを、ディスプレイ部１４から与えられる各種のタイミング信号ＯＳＤ_ＣＬＫ，ＯＳＤ_ＶＳＹＮＣ，ＯＳＤ_ＨＳＹＮＣに同期させてディスプレイ部１４へ出力する機能を持っている。
【００２５】
（読み出しアドレスコントローラ）
図３は、読み出しアドレスコントローラ２１の具体的な構成の一例を示すブロック図である。
【００２６】
図３に示すように、読み出しアドレスコントローラ２１は、アドレスカウンタ３１と、階層数ｎに対応して設けられたｎ個のイネーブル信号生成回路３２−１〜３２−ｎと、ｎ入力のＯＲ回路３３と、アドレスコントローラ３４とを有する構成となっている。
【００２７】
アドレスカウンタ３１は、ディスプレイ部１４のドットクロックよりも高い周波数の読み出しクロックＲＥＡＤ_ＣＬＫの数を各階層の最大表示画素分だけカウントする機能を持っており、各階層のいずれか一つでもアクティブのときに、即ちＯＲ回路３３の出力ＬＡＹＥＲ_ＥＮＡがアクティブのときに、表示画面の１ライン（１画素行）ごとにカウント動作を行う。
【００２８】
イネーブル信号生成回路３２−１〜３２−ｎは、ｎ個の階層に対応して各階層（ＬＡＹＥＲ_１〜ＬＡＹＥＲ_ｎ）ごとに設けられており、アドレスカウンタ３１の出力値（カウント値）ＡＤＲＳ_ＣＮＴが、ＣＰＵ１１によってバス（ＣＰＵ_ＢＵＳ）を介して設定された各階層の有効表示領域内のときにアクティブになるようなイネーブル信号ＬＡＹＥＲ_１_ＥＮＡ〜ＬＡＹＥＲ_ｎ_ＥＮＡを生成する。
【００２９】
ＯＲ回路３３は、ｎ個のイネーブル信号生成回路３２−１〜３２−ｎのイネーブル信号ＬＡＹＥＲ_１_ＥＮＡ〜ＬＡＹＥＲ_ｎ_ＥＮＡのいずれか１つでもアクティブのときにアクティブとなる出力ＬＡＹＥＲ_ＥＮＡをアドレスカウンタ３１に与えることで、当該アドレスカウンタ３１のカウント動作を実行させる。
【００３０】
アドレスコントローラ３４は、優先順位エンコーダ３４１と、階層数ｎに対応して設けられたｎ個のアドレス生成回路３４２−１〜３４２−ｎと、ｎ入力の２個のＯＲ回路３４３，３４４と、ＤＭＡコントローラ３４５とを有する構成となっている。
【００３１】
優先順位エンコーダ３４１は、各階層の有効表示領域を示すイネーブル信号ＬＡＹＥＲ_１_ＥＮＡ〜ＬＡＹＥＲ_ｎ_ＥＮＡと、ＣＰＵ１１によってバス（ＣＰＵ_ＢＵＳ）を介して設定された各階層の優先順位情報を基に、アクティブな各階層で優先順位が一番高い階層(最前面に表示させる階層）の階層番号（ＡＣＴＩＶ_ＬＡＹＥＲ_Ｎｏ．）を出力する機能を持っている。
【００３２】
＜３階層構造のＯＳＤ画面＞
ここで、一例として、ＯＳＤ画面が３階層構造の場合の表示イメージ図（Ａ）と、アドレスカウンタ３１、イネーブル信号生成回路３２−１〜３２−ｎ、ＯＲ回路３３および優先順位エンコーダ３４１の動作に関してのタイミングチャート（Ｂ）を図４に示す。
【００３３】
図４（Ａ）の例では、３つの階層１〜３の優先順位を、階層２＞階層３＞階層１とし、最下層の階層１が画面の左上隅寄りに、真ん中の層の階層３が画面の右下隅寄りに、最上層の階層２が画面の中央やや右よりにそれぞれ表示される場合を示している。
【００３４】
なお、図４（Ｂ）のタイミングチャートは、図４（Ａ）の画面中央のライン（画素行）Ａ−Ａにおける、読み出しクロックＲＥＡＤ_ＣＬＫ、アドレスカウンタ３１の出力値ＡＤＲＳ_ＣＮＴ、ＯＲ回路３３の出力ＬＡＹＥＲ_ＥＮＡ、イネーブル信号ＬＡＹＥＲ_１_ＥＮＡ〜ＬＡＹＥＲ_３_ＥＮＡおよび階層番号（１／２／３）のタイミング関係を示している。
【００３５】
図４（Ｂ）に示すように、アドレスカウンタ３１は、読み出しクロックＲＥＡＤ_ＣＬＫの数を各階層の最大表示画素分だけカウントする。ここでは、理解を容易にするため、各階層の最大表示画素に対応したアドレスカウンタ３１の出力値（カウント値）ＡＤＲＳ_ＣＮＴを“１４”としている。
【００３６】
イネーブル信号ＬＡＹＥＲ_１_ＥＮＡ〜ＬＡＹＥＲ_３_ＥＮＡにおいては、先ず最下層の階層１についてイネーブル信号ＬＡＹＥＲ_１_ＥＮＡがアクティブとなり、これに応答してＯＲ回路３３の出力ＬＡＹＥＲ_ＥＮＡがアクティブとなり、次いで真ん中の層の階層３についてイネーブル信号ＬＡＹＥＲ_３_ＥＮＡがアクティブとなり、次いで最上層の階層２についてイネーブル信号ＬＡＹＥＲ_２_ＥＮＡがアクティブとなる。
【００３７】
このとき、優先順位エンコーダ３４１は、イネーブル信号ＬＡＹＥＲ_１_ＥＮＡがアクティブになった時点からイネーブル信号ＬＡＹＥＲ_３_ＥＮＡがアクティブになる時点までの間階層番号“１”を出力し、イネーブル信号ＬＡＹＥＲ_３_ＥＮＡがアクティブになった時点からイネーブル信号ＬＡＹＥＲ_２_ＥＮＡがアクティブになる時点までの間階層番号“３”を出力し、イネーブル信号ＬＡＹＥＲ_２_ＥＮＡがアクティブにある期間階層番号“２”を出力し、イネーブル信号ＬＡＹＥＲ_２_ＥＮＡが非アクティブになった時点からイネーブル信号ＬＡＹＥＲ_３_ＥＮＡが非アクティブになる時点までの間階層番号“３”を出力する。
【００３８】
図３に説明を戻す。ｎ個のアドレス生成回路３４２−１〜３４２−ｎは、ｎ個の階層に対応して各階層（ＬＡＹＥＲ_１〜ＬＡＹＥＲ_ｎ）ごとに設けられている。そして、優先順位エンコーダ３４１から与えられる階層番号に該当するアドレス生成回路３４２−ｉは、アドレスカウンタ３１の出力値ＡＤＲＳ_ＣＮＴを基に、メモリ１３からのＯＳＤデータの読み出し開始アドレス値ＳＴＡＲＴ_ＡＤＲＳと読み出すデータ量（データ長）の値ＬＥＮＧＴＨを表示画面の１ラインごとに導き出す（生成する）。
【００３９】
ＯＲ回路３４３は、アドレス生成回路３４２−１〜３４２−ｎのいずれか１つから出力される読み出し開始アドレス値ＳＴＡＲＴ_ＡＤＲＳを取り込んで、図２のＦＩＦＯメモリ２２に対して出力する。ＯＲ回路３４４は、アドレス生成回路３４２−１〜３４２−ｎのいずれか１つから出力される読み出すデータ量の値ＬＥＮＧＴＨを取り込んで、ＦＩＦＯメモリ２２に対して出力する。
【００４０】
ＤＭＡコントローラ３４５は、図２のＤＭＡ２３に対して当該ＤＭＡ２３を制御するためのＤＭＡ制御信号ＤＭＡ_ＣＯＮＴを出力する。
【００４１】
＜読み出し開始アドレス値ＳＴＡＲＴ_ＡＤＲＳの導き方＞
ここで、読み出し開始アドレス値ＳＴＡＲＴ_ＡＤＲＳの導き方の一例について、図５を用いて説明する。
【００４２】
図５に示すメモリ空間において、Ｍ点での水平方向（Ｘ方向）のアドレス・カウント値をｈｃｎｔｍ、Ｍ点での垂直方向（Ｙ方向）のアドレス・カウント値をｖｃｎｔｍ、Ｂ点での水平方向のアドレス・カウント値をｈｃｎｔｂ、Ａ点のＸ座標をＸａ、Ａ点のＹ座標をＹａとするとき、メモリ空間上におけるＭ点の座標（Ｘｍ，Ｙｍ）を次式から求める。
【００４３】
Ｘｍ＝ｈｃｎｔｍ−Ｘａ
Ｙｍ＝ｖｃｎｔｍ−Ｙａ
【００４４】
このようにして求められたＭ点の座標（Ｘｍ，Ｙｍ）を、該当する階層のメモリ空間上のアドレスに変換することにより、各階層ごとのメモリ１３からのＯＳＤデータの読み出し開始アドレス値ＳＴＡＲＴ_ＡＤＲＳを得ることができる。
【００４５】
読み出すデータ量の値ＬＥＮＧＴＨについては、アドレスカウンタ３１と同機能のＬＥＮＧＴＨカウンタ（図示せず）によって優先順位エンコーダ３４１から出力される階層番号（ＡＣＴＩＶ_ＬＡＹＥＲ_Ｎｏ．）の値が切り替わるタイミングのカウント値をデータ量の値ＬＥＮＧＴＨとする。
【００４６】
［ＯＳＤ画面を表示する制御例］
ここで、一例として、図６に示すように、３つの階層１〜３からなり、その優先順位を階層２＞階層３＞階層１とする階層構造のＯＳＤ画面を表示する場合の具体的な制御手順について説明する。
【００４７】
このＯＳＤ画面を表示する場合、先ず、図７（Ａ），（Ｂ），（Ｃ）に示すように、各階層のＯＳＤデータを階層ごとにメモリ１３へ格納する。次に、このメモリ１３に格納された各階層のＯＳＤデータを読み出してＯＳＤ画面を表示する訳であるが、本実施形態では、読み出しアドレスコントローラ２１による制御の下に実行される、各階層のＯＳＤデータの読み出し方を特徴としている。
【００４８】
以下に、階層構造の各階層のＯＳＤデータの読み出し方について具体的に説明する。図３において、先ず、アドレスカウンタ３１は、階層構造の各階層のいずれか一つでもアクティブのときに、読み出しクロックＲＥＡＤ_ＣＬＫに同期して１ラインごとにカウント動作を行う。
【００４９】
続いて、イネーブル信号生成回路３２−１〜３２−３は、アドレスカウンタ３１の出力値（カウント値）ＡＤＲＳ_ＣＮＴが、ＣＰＵ１１によってバス（ＣＰＵ_ＢＵＳ）を介して設定された各階層の有効表示領域内のときにアクティブになるイネーブル信号ＬＡＹＥＲ_１_ＥＮＡ〜ＬＡＹＥＲ_３_ＥＮＡを表示画面の１ラインごとに出力する（図４（Ｂ）参照）。
【００５０】
すると、優先順位エンコーダ３４１は、階層構造の各階層の有効表示領域を示すイネーブル信号ＬＡＹＥＲ_１_ＥＮＡ〜ＬＡＹＥＲ_３_ＥＮＡと、ＣＰＵ１１によってバス（ＣＰＵ_ＢＵＳ）を介して設定された各階層の優先順位情報を元に、アクティブな各階層で優先順位が最も高い階層（最前面に表示させる階層）の階層番号（ＡＣＴＩＶ_ＬＡＹＥＲ_Ｎｏ．）を出力する。
【００５１】
そして、アドレス生成回路３４２−１〜３４２−３のうち、優先順位エンコーダ３４１から与えられる階層番号に該当するアドレス生成回路３４２−ｉは、アドレスカウンタ３１の出力値ＡＤＲＳ_ＣＮＴを基に、メモリ１３からのＯＳＤデータの読み出し開始アドレス値ＳＴＡＲＴ_ＡＤＲＳと読み出すデータ量の値ＬＥＮＧＴＨを１ラインごとに導き出す。
【００５２】
この導き出された読み出し開始アドレス値ＳＴＡＲＴ_ＡＤＲＳと読み出すデータ量の値ＬＥＮＧＴＨは、図２に示すＦＩＦＯメモリ２２を経由してＤＭＡ２３に供給される。そして、ＤＭＡ２３による読み出し制御の下に、読み出し開始アドレス値ＳＴＡＲＴ_ＡＤＲＳと読み出すデータ量の値ＬＥＮＧＴＨを基に、メモリ１３からＯＳＤデータが読み出されてインターフェイス２４に転送される。
【００５３】
図８（Ａ），（Ｂ），（Ｃ）に、読み出しアドレスコントローラ２１による制御の下にメモリ１３からＯＳＤデータを読み出すときの各階層ごとのメモリマップを示す。このメモリマップから明らかなように、読み出しアドレスコントローラ２１による読み出し制御によれば、実際に表示される上層のＯＳＤデータのみが読み出され、階層同士が重なって実際に表示されない下層のＯＳＤデータについては読み出されないため、読み出しデータの転送量が増えることはない。
【００５４】
図９（Ａ），（Ｂ），（Ｃ）に、メモリ１３からの読み出し時における階層１，２，３の各ＯＳＤデータを示す。メモリ１３から読み出され、インターフェイス２４に転送されたＯＳＤデータは、ディスプレイ部１４（図１参照）から与えられる各種のタイミング信号ＯＳＤ_ＣＬＫ，ＯＳＤ_ＶＳＹＮＣ，ＯＳＤ_ＨＳＹＮＣに同期させてディスプレイ部１４へ出力することで、所望のＯＳＤ画面を表示することができる。
【００５５】
上述したように、階層構造のＯＳＤデータのメモリ１３への書き込み、あるいはメモリ１３からのＯＳＤデータの読み出しに当たって計算処理を行わなくても、アドレスカウンタ３１のカウント値ＡＤＲＳ_ＣＮＴを基に、イネーブル信号生成回路３２−１〜３２−ｎ、優先順位エンコーダ３４１、アドレス生成回路３４２−１〜３４２−ｎ等のハードウェア構成にて、実際に表示する部分のＯＳＤデータのみをメモリ１３から読み出すことができる。
【００５６】
これにより、複雑なＯＳＤ画面でも、ハードウェアの回路規模を大きくしたり、ソフトウェァの負荷を増したりしなくても、表示乱れ、瞬き、遅延などのストレスなく、安価で高品位な表示を実現できるとともに、階層同士の重なっている領域が大きかったり複数あったりしても、ＯＳＤデータの読み出し時のデータ転送レートを上げなくてもＯＳＤ画面を表示できる。
【００５７】
また、イネーブル信号生成回路３２−１〜３２−ｎおよびアドレス生成回路３４２−１〜３４２−ｎを階層構造の各階層ごとに設けた構成を採っているために、階層構造の階層数が増えても、優先順位情報を基にメモリ１３から表示させたいＯＳＤデータのみを読み出すことができる。
【００５８】
さらに、カウント手段として単一のアドレスカウンタ３１を用い、当該アドレスカウンタ３１をイネーブル信号生成回路３２−１〜３２−ｎおよびアドレス生成回路３４２−１〜３４２−ｎに対して共通に設けて、各階層のＯＳＤデータの読み出し開始アドレス値ＳＴＡＲＴ_ＡＤＲＳと読み出すデータ量の値ＬＥＮＧＴＨを生成する構成を採っていることにより、アドレスカウンタ３１が最小限の数で済むために、回路規模を小さく抑えることができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の一実施形態に係る表示制御回路のシステム構成を示すブロック図である。
【図２】読み出しコントローラの具体的な構成の一例を示すブロック図である。
【図３】読み出しアドレスコントローラの具体的な構成の一例を示すブロック図である。
【図４】ＯＳＤ画面が３階層構造の場合の表示イメージ図（Ａ）と、アドレスカウンタ、イネーブル信号生成回路、ＯＲ回路および優先順位エンコーダの動作に関してのタイミングチャート（Ｂ）である。
【図５】読み出し開始アドレス値ＳＴＡＲＴ_ＡＤＲＳの導き方の一例の説明に供する図である。
【図６】階層構造のＯＳＤ表示イメージを示す図である。
【図７】メモリに書き込まれた各階層ごとのメモリマップを示す図である。
【図８】ＯＳＤデータを読み出すときの各階層ごとのメモリマップを示す図である。
【図９】メモリからの読み出し時における階層１，２，３の各ＯＳＤデータを示す図である。
【符号の説明】
【００６０】
１０…表示制御回路、１１…ＣＰＵ、１２…信号処理ブロック、１３…メモリ、１４…ディスプレイ部、１５…書き込みコントローラ、１６…読み出しコントローラ、２１…読み出しアドレスコントローラ、２２…ＦＩＦＯメモリ、２３…ＤＭＡ、２４…インターフェイス、３１…アドレスカウンタ、３２−１〜３２−ｎ…イネーブル信号生成回路、３３…ＯＲ回路、３４…アドレスコントローラ、３４１…優先順位エンコーダ、３４２−１〜３４２−ｎ…アドレス生成回路と、３４３，３４４…ＯＲ回路と、３４５…ＤＭＡコントローラ
【図１】
2009008809.tif 000003
【図２】
2009008809.tif 000004
【図３】
2009008809.tif 000005
【図４】
2009008809.tif 000006
【図５】
2009008809.tif 000007
【図６】
2009008809.tif 000008
【図７】
2009008809.tif 000009
【図８】
2009008809.tif 000010
【図９】
2009008809.tif 000011