(57)【特許請求の範囲】
【請求項１】
電力変換回路の備える複数のスイッチング素子を駆動して且つ、前記電力変換回路とグランドラインを共有する複数個の駆動回路を備える電力変換回路の駆動装置において、
前記複数個の駆動回路は、前記グランドラインとは別の一対の信号線に接続されて且つ、これら一対の信号線間の電圧値を入力信号として所定の処理を行うことを特徴とする電力変換回路の駆動装置。
【請求項２】
前記複数個の駆動回路の少なくとも１つは、前記グランドラインに対してハイインピーダンス状態とされる態様にて一対の信号線に接続されてなることを特徴とする請求項１記載の電力変換回路の駆動装置。
【請求項３】
前記複数個の駆動回路に前記所定の処理を行わせるべく、前記一対の配線間の電圧を可変とする電圧可変手段を備えることを特徴とする請求項１又は２記載の電力変換回路の駆動装置。
【請求項４】
前記電圧可変手段は、前記グランドラインに接続される電圧発生手段と、前記一対の信号線間を導通及び遮断する開閉手段とを備えて且つ、前記一対の信号線の一方を前記グランドラインに、他方を前記電圧発生手段にそれぞれ接続して構成されてなることを特徴とする請求項３記載の電力変換回路の駆動装置。
【請求項５】
前記電圧可変手段は、絶縁手段によって前記電力変換回路と絶縁されたシステムの出力する信号に基づき、前記一対の信号線間の電圧を可変とすることを特徴とする請求項３又は４記載の電力変換回路の駆動装置。
【請求項６】
前記一対の信号線のうちの低電位側の信号線の電位を前記グランドラインの電位に対して所定のオフセット量上昇させるオフセット手段を備えることを特徴とする請求項１〜５のいずれか１項に記載の電力変換回路の駆動装置。
【請求項７】
前記所定の処理は、前記スイッチング素子の駆動処理及び停止処理であることを特徴とする請求項１〜６のいずれか１項に記載の電力変換回路の駆動装置。
【請求項８】
前記複数個の駆動回路は、前記スイッチング素子の駆動に際しての異常に基づき、前記複数個の駆動回路のそれぞれによる前記スイッチング素子の駆動を停止させるべく、前記一対の信号線間の電圧を調節する手段を備えることを特徴とする請求項７記載の電力変換回路の駆動装置。
【請求項９】
前記複数個の駆動回路のそれぞれは、前記グランドラインを基準とした基準電圧生成手段と、前記一対の信号線の電圧を入力とする差動増幅回路とを備えて且つ、前記差動増幅回路の出力電圧と前記基準電圧との比較に基づき前記所定の処理を行うことを特徴とする請求項１〜８のいずれか１項に記載の電力変換回路の駆動装置。
【請求項１０】
前記複数個の駆動回路のそれぞれは、前記一対の信号線間の電位を比較する比較手段を備えることを特徴とする請求項１〜８のいずれか１項に記載の電力変換回路の駆動装置。
【請求項１１】
前記電力変換回路は、高電位側スイッチング素子及び低電位側スイッチング素子の直列接続体を複数備え、
前記複数個の駆動回路は、前記直列接続体を構成する高電位側スイッチング素子及び低電位側スイッチング素子の双方を駆動可能なハイボルテージ集積回路を備えることを特徴とする請求項１〜１０のいずれか１項に記載の電力変換回路の駆動装置。
【請求項１２】
請求項１〜１１のいずれか１項に記載の電力変換回路の駆動装置と、
前記電力変換回路とを備えることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換回路の備える複数のスイッチング素子を駆動して且つ、前記電力変換回路とグランドラインを共有する複数個の駆動回路を備える電力変換回路の駆動装置、及びこれを備える電力変換装置に関する。
【背景技術】
【０００２】
この種の駆動装置としては、例えば下記特許文献１に見られるように、３相電動機に接続されるインバータのスイッチング素子を駆動するものも提案されている。ここでは、高耐圧の集積回路（駆動回路）を用いて駆動装置を構成することで、インバータの上側アーム及び下側アームの双方のスイッチング素子を駆動することを可能としている。詳しくは、駆動回路では、上記電動機の各相を駆動するための３つのＰＷＭ信号を取り込み、上側アームのスイッチング素子を駆動するための信号と下側アームのスイッチング素子を駆動するための信号とを生成することで、各相の各アームのスイッチング素子を駆動する。更に、上記駆動回路では、スイッチング素子の駆動を停止するためのＰＷＭオフ信号を取り込み、これによってスイッチング素子の駆動を停止する。
【特許文献１】特開２００１−３２７１７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、インバータの各相のスイッチング素子は、互いに離間して配置されることとなるため、通常は、各相のスイッチング素子を駆動する駆動回路を互いに独立の回路とすることで、駆動回路とその駆動対象となるスイッチング素子とを近づけることとなる。ここで、各駆動回路が駆動対象となるスイッチング素子を適切に駆動すべく、駆動回路は、インバータとグランドラインを共有する。ただし、インバータのグランドラインには通常、大電流が流れるために、グランドラインのうちの互いに異なる箇所同士で電位差が生じ得る。このため、各駆動回路がグランドラインに接続されることでグランド電位を認知したとしても、この電位は駆動回路間で相違し得る。
【０００４】
こうした状況下、例えば上記ＰＷＭオフ信号のように全駆動回路に共通の信号を電圧信号として出力する場合、各駆動回路におけるグランド電位が様々な値となることに起因して駆動回路が誤動作をしたり、駆動回路に印加される電圧が耐圧を超えたりするおそれがある。
【０００５】
なお、上記駆動装置に限らず、電力変換回路の備える複数のスイッチング素子を駆動して且つ、前記電力変換回路とグランドラインを共有する複数個の駆動回路を備えるものにあっては、グランドラインの各箇所の電位が互いに相違し得ることに起因して問題が生じるこうした実情も概ね共通したものとなっている。
【０００６】
本発明は、上記課題を解決するためになされたものであり、その目的は、電力変換回路の備える複数のスイッチング素子を駆動して且つ、前記電力変換回路とグランドラインを共有する複数個の駆動回路を備えるものにあって、駆動回路に所定の処理を的確に行わせることのできる電力変換回路の駆動装置、及び電力変換装置を提供することにある。
【課題を解決するための手段】
【０００７】
以下、上記課題を解決するための手段、及びその作用効果について記載する。
【０００８】
請求項１記載の発明は、電力変換回路とグランドラインを共有して且つ、前記電力変換回路の備える複数のスイッチング素子を駆動する複数個の駆動回路を備える電力変換回路の駆動装置において、前記複数個の駆動回路は、前記グランドラインとは別の一対の信号線に接続されて且つ、これら一対の信号線間の電圧値を入力信号として所定の処理を行うことを特徴とする。
【０００９】
上記一対の信号線は、グランドラインとは別のものであるため、グランドラインに大電流が流れたとしても、各信号線の任意の２箇所の電位を略同一とすることができる。このため、一対の信号線間の電圧によって複数個の駆動回路に共通の信号を適切に伝達させることができ、ひいては駆動回路に所定の処理を的確に行わせることができる。
【００１０】
請求項２記載の発明は、請求項１記載の発明において、前記複数個の駆動回路の少なくとも１つは、前記グランドラインに対してハイインピーダンス状態とされる態様にて一対の信号線に接続されてなることを特徴とする。
【００１１】
上記発明では、少なくとも１つの駆動回路がグランドラインに対してハイインピーダンス状態とされる態様にて一対の信号線に接続されるために、この駆動回路とグランドラインとの接続箇所の電位が、一対の信号線に信号を出力する箇所近傍の電位に対して大きくずれていたとしても、一対の信号線間の電圧値を適切に入力することができる。このため、この駆動回路が所定の処理を的確に行うことが可能となる。
【００１２】
請求項３記載の発明は、請求項１又は２記載の発明において、前記複数個の駆動回路に前記所定の処理を行わせるべく、前記一対の信号線間の電圧を可変とする電圧可変手段を備えることを特徴とする。
【００１３】
上記発明では、電圧可変手段を備えることで、所定の処理を的確に指示することができる。
【００１４】
請求項４記載の発明は、請求項３記載の発明において、前記電圧可変手段は、前記グランドラインに接続される電圧発生手段と、前記一対の信号線間を導通及び遮断する開閉手段とを備えて且つ、前記一対の信号線の一方を前記グランドラインに、他方を前記電圧発生手段にそれぞれ接続して構成されてなることを特徴とする。
【００１５】
上記発明では、上記一方の信号線の電位をこれとグランドラインの接続箇所との電位によって、また、他方の信号線の電位を電圧発生手段の電位によってそれぞれ設定することができるため、各駆動回路がグランドラインの電位を基準として動作することと好適に整合させることができる。
【００１６】
請求項５記載の発明は、請求項３又は４記載の発明において、前記電圧可変手段は、絶縁手段によって前記電力変換回路と絶縁されたシステムの出力する信号に基づき、前記一対の信号線間の電圧を可変とすることを特徴とする。
【００１７】
上記発明では、電力変換回路と絶縁されたシステムから所定の処理を行わせるための信号を各駆動回路に各別の信号線を用いて送信する場合と比較して、絶縁手段の数を低減することができる。
【００１８】
請求項６記載の発明は、請求項１〜５のいずれか１項に記載の発明において、前記一対の信号線のうちの低電位側の信号線の電位を前記グランドラインの電位に対して所定のオフセット量上昇させるオフセット手段を備えることを特徴とする。
【００１９】
グランドラインに電流が流れることでグランドラインの任意の２箇所間の電位にずれが生じる場合、特定の駆動回路が一対の信号線と接続される箇所においては一対の信号線がグランドラインの電位以上となったとしても、他の駆動回路が一対の信号線と接続される箇所においては一対の信号線の少なくとも一方の電位がグランドラインの電位を下回るおそれがある。ここで、上記駆動回路はグランドラインを電力変換回路と共有しているため、その内部の回路は、グランドラインの電位を基準として動作する。このため、内部の回路と一対の信号線との接続箇所の電位がグランドラインの電位を下回る場合には、内部の回路の信頼性の低下を招く等の問題を生じることが懸念される。この点、上記発明では、オフセット手段を備えることで、一対の信号線の電位をグランドラインの電位以上に保つことができ、ひいては上記問題を好適に回避することができる。
【００２０】
請求項７記載の発明は、請求項１〜６のいずれか１項に記載の発明において、前記所定の処理は、前記スイッチング素子の駆動処理及び停止処理であることを特徴とする。
【００２１】
電力変換回路にあっては、全てのスイッチング素子の駆動の開始や駆動の停止を指示することが望まれることが多い。この点、上記発明では、こうした要求に適切に答えることができる。
【００２２】
請求項８記載の発明は、請求項７記載の発明において、前記複数個の駆動回路は、前記スイッチング素子の駆動に際しての異常に基づき、前記複数個の駆動回路のそれぞれによる前記スイッチング素子の駆動を停止させるべく、前記一対の信号線間の電圧を調節する手段を備えることを特徴とする。
【００２３】
上記発明では、少なくとも１つの駆動回路による駆動処理において異常が生じる場合に、複数個の駆動回路の全てのスイッチング素子の駆動を迅速に停止させることができる。
【００２４】
請求項９記載の発明は、請求項１〜８のいずれか１項に記載の発明において、前記複数個の駆動回路のそれぞれは、前記グランドラインを基準とした基準電圧生成手段と、前記一対の信号線の電圧を入力とする差動増幅回路とを備えて且つ、前記差動増幅回路の出力電圧と前記基準電圧との比較に基づき前記所定の処理を行うことを特徴とする。
【００２５】
上記発明では、上記入力信号を受信する手段を適切に構成することができる。
【００２６】
請求項１０記載の発明は、請求項１〜８のいずれか１項に記載の発明において、前記複数個の駆動回路のそれぞれは、前記一対の信号線間の電位を比較する比較手段を備えることを特徴とする。
【００２７】
上記発明では、上記入力信号を受信する手段を適切に構成することができる。
【００２８】
請求項１１記載の発明は、請求項１〜１０のいずれか１項に記載の発明において、前記電力変換回路は、高電位側スイッチング素子及び低電位側スイッチング素子の直列接続体を複数備え、前記複数個の駆動回路は、前記直列接続体を構成する高電位側スイッチング素子及び低電位側スイッチング素子の双方を駆動可能なハイボルテージ集積回路を備えることを特徴とする。
【００２９】
上記発明では、高電位側スイッチング素子を駆動する駆動回路と低電位側スイッチング素子を駆動する駆動回路とを同一とすることができる。このため、高電位側スイッチング素子及び低電位側スイッチング素子の駆動の双方に関して上記所定の処理を行うことが要求される場合、一対の信号線によって行うことができるため、所定の処理を指令するための信号の伝達経路を簡素化することができる。
【００３０】
請求項１２記載の発明は、請求項１〜１１のいずれか１項に記載の電力変換回路の駆動装置と、前記電力変換回路とを備えることを特徴とする電力変換装置である。
【発明を実施するための最良の形態】
【００３１】
（第１の実施形態）
以下、本発明にかかる電力変換回路の駆動装置をパラレル・シリーズハイブリッド車に搭載される電力変換回路の駆動装置に適用した第１の実施の形態について、図面を参照しつつ説明する。
【００３２】
図１に、本実施形態のシステム構成を示す。図示されるように、本実施形態では、第１モータジェネレータ１０及び第２モータジェネレータ１２の２つの３相回転機と、これらに対応した各別のインバータＩＶ１，ＩＶ２とを備えている。これら第１モータジェネレータ１０及び第２モータジェネレータ１２は、３相の電動機兼発電機である。第１モータジェネレータ１０及び第２モータジェネレータ１２は、インバータＩＶ１、ＩＶ２及び昇降圧チョッパ回路(コンバータＣＶ)を備える電力変換回路を介して、高圧バッテリ２０に接続されている。高圧バッテリ２０は、所定の高電圧（例えば「２８８Ｖ」）の電圧を印加する２次電池である。
【００３３】
上記第１モータジェネレータ１０に接続されるインバータＩＶ１は、第１モータジェネレータ１０の各相のそれぞれに対応して、高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬの直列接続体を備えて構成されている。詳しくは、これら３つの直接接続体が並列接続されて且つ、これら高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬの接続点が第１モータジェネレータ１０の各相に接続されている。同様に、第２モータジェネレータ１２に接続されるインバータＩＶ２も、第２モータジェネレータ１０の各相のそれぞれに対応して、高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬの直列接続体を備えて構成されている。また、コンバータＣＶも、一対の高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬを備えて構成されている。なお、これら高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）にて構成されている。そして、これらにはそれぞれ逆並列にダイオードＤＨ，ＤＬが接続されている。
【００３４】
上記インバータＩＶ１，ＩＶ２及びコンバータＣＶのグランドラインＧＬは、車載高圧システムの基準電位を定める共通の信号線となっている。グランドラインＧＬには、大電流が流れるため、その抵抗値を極力低減すべく、金属が成形されて構成されるバスバーが用いられている。
【００３５】
中央処理装置（ＣＰＵ５０）は、高圧システム内の各種センサの検出値や、ユーザによる要求トルク等に基づき、第１モータジェネレータ１０や、第２モータジェネレータ１２に印加する電圧を指令電圧とすべく、インバータＩＶ１，ＩＶ２やコンバータＣＶを操作する。換言すれば、上記高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬのうちの上記第１モータジェネレータ１０の各相に対応した操作信号ＰＵ１，ＰＶ１，ＰＷ１や、第２モータジェネレータ１２の各相に対応した操作信号ＰＵ２，ＰＶ２，ＰＷ２、コンバータＣＶに対応した操作信号ＰＣＶを生成する。特に、ＣＰＵ５０は、第１モータジェネレータ１０や第２モータジェネレータ１２に印加する電圧を指令電圧とすべくＰＷＭ処理によってインバータＩＶ１、ＩＶ２を操作する。
【００３６】
上記各操作信号ＰＵ１，ＰＶ１，ＰＷ１、ＰＵ２，ＰＶ２，ＰＷ２、ＰＣＶは、図示しない絶縁手段（フォトカプラ等）を介して、ハイボルテージ集積回路（ＨＶＩＣ）からなる駆動回路３０〜３６に取り込まれる。すなわち、操作信号ＰＣＶは、コンバータＣＶの一対の高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬを操作する駆動回路３０に取り込まれる。また、操作信号ＰＵ１，ＰＶ１，ＰＷ１はそれぞれ、第１モータジェネレータ１０の各相の高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬを操作するための駆動回路３１，３２，３３に取り込まれる。更に、操作信号ＰＵ２，ＰＶ２，ＰＷ２はそれぞれ、第２モータジェネレータ１２の各相の高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬを操作するための駆動回路３４，３５，３６に取り込まれる。
【００３７】
これら駆動回路３０〜３６は、論理「Ｈ」及び論理「Ｌ」の２値信号である操作信号ＰＵ１，ＰＶ１，ＰＷ１、ＰＵ２，ＰＶ２，ＰＷ２、ＰＣＶに基づき、該当する高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬの双方を操作する。すなわち、高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬは、交互にオン状態となるものであるため、駆動信号が、高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子のいずれか一方のオン期間を定めるものであるなら、これに基づき、駆動回路３０〜３６では、他方のオン期間を定めることができる。ただし、この場合、例えば論理「Ｈ」が高電位側スイッチング素子ＳＷＨのオン期間であるとすると、論理「Ｌ」は、低電位側スイッチング素子ＳＷＬのオン期間となるため、駆動信号によっては、高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子の双方をオフとすることができない。このため、ＣＰＵ５０では、許可信号ＰＳを出力することで、駆動信号に基づく高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子の操作の許可期間を定めるようにしている。
【００３８】
この許可信号ＰＳは、インバータＩＶ１，ＩＶ２やコンバータＣＶを停止させる際に、駆動回路３０〜３６によって高電位側スイッチング素子ＳＷＨや低電位側スイッチング素子が駆動されることを回避するためのものである。このため、許可信号ＰＳは、駆動回路３０〜３６に共通のものとなっている。本実施形態では、単一の許可信号ＰＳを、高電位側信号線Ｌ１及び低電位側信号線Ｌ２間の電位差信号として、駆動回路３０〜３６に伝達する。図２に、図１のうちの許可信号ＰＳの伝達経路のみを抽出した構成を示す。
【００３９】
図示されるように、上記ＣＰＵ５０の出力する許可信号ＰＳは、フォトカプラ４２を介して高電位側信号線Ｌ１及び低電位側信号線Ｌ２に出力される。詳しくは、許可信号ＰＳは、フォトカプラ４２の１次側のフォトダイオードに印加され、許可信号ＰＳが論理「Ｈ」となることで、フォトカプラ４２の２次側のフォトトランジスタがオン状態となる。このフォトトランジスタのコレクタが高電位側信号線Ｌ１に接続され、エミッタが低電位側信号線Ｌ２に接続されている。上記フォトトランジスタのエミッタは、更に、先の図１に示したインバータＩＶ１，ＩＶ２のグランドラインＧＬに接続されている。また、フォトトランジスタのコレクタには、抵抗体４１を介して電源４０の電圧が印加されている。そして、電源４０の負極端子は、上記グランドラインＧＬのうちのフォトトランジスタのエミッタとの接続点近傍に接続されている。
【００４０】
図３に、上記許可信号ＰＳ及び駆動信号に基づく高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬの駆動態様を示す。詳しくは、図３（ａ）に、許可信号ＰＳの推移を示し、図３（ｂ）に、操作信号の推移を示し、図３（ｃ）に、駆動回路３０〜３６による高電位側スイッチング素子ＳＷＨの駆動信号の推移を示し、図３（ｄ）に、駆動回路３０〜３６による低電位側スイッチング素子ＳＷＬの駆動信号の推移を示す。
【００４１】
図示されるように、許可信号ＰＳが論理「Ｈ」となることで、操作信号の論理「Ｈ」に同期して、駆動回路３０〜３６から出力される高電位側スイッチング素子ＳＷＨの駆動信号が論理「Ｈ」となる。また、操作信号の論理「Ｌ」に同期して、駆動回路３０〜３６から出力される低電位側スイッチング素子ＳＷＬの駆動信号が論理「Ｈ」となる。この場合、図示されるように、操作信号の出力が停止されると、許可信号ＰＳが論理「Ｌ」となるまで、低電位側スイッチング素子ＳＷＬの駆動信号が論理「Ｈ」となる。なお、低電位側スイッチング素子ＳＷＬの駆動信号の論理「Ｈ」の期間は、高電位側スイッチング素子ＳＷＨの駆動信号の論理「Ｌ」期間とは実際には一致せず、デッドタイムだけ更に短い期間となっているが、ここではそれについては記載していない。
【００４２】
図４に、駆動回路３０〜３６のうちの許可信号ＰＳの受信手段を記載する。図示されるように、高電位側信号線Ｌ１及び低電位側信号線Ｌ２は、差動増幅回路６０に接続されている。そして、差動増幅回路６０の出力は、ヒステリシスコンパレータ６２の非反転入力端子に接続されている。このヒステリシスコンパレータ６２の反転入力端子には、基準電源６４の電圧が印加されている。こうした構成によれば、差動増幅回路６０の出力と基準電源６４の電圧に応じた電圧との大小関係に基づき、許可信号ＰＳが論理「Ｈ」であるのか、論理「Ｌ」であるのかを判断することができる。なお、本実施形態において、コンパレータとして、ヒステリシスコンパレータ６２を用いるのは、ノイズの影響により許可信号ＰＳの論理値が反転したと誤って判断することを回避するためである。
【００４３】
図５に、本実施形態にかかる許可信号ＰＳの受信態様を示す。詳しくは、図５（ａ）に、許可信号ＰＳの推移を示し、図５（ｂ）に、高電位側信号線Ｌ１の電位の推移を示し、図５（ｃ）に、低電位側信号線Ｌ２の電位の推移を示し、図５（ｄ）に、差動増幅回路６０の出力信号の推移を示し、図５（ｅ）に、ヒステリシスコンパレータ６２の出力信号の推移を示す。
【００４４】
図示されるように、高電位側信号線Ｌ１の電位は、許可信号ＰＳが論理「Ｌ」である場合には、グランドラインＧＬの電位に対して電源４０の電圧Ｖｉｎだけ高くなる一方、許可信号ＰＳが論理「Ｈ」である場合には、グランドラインＧＬ側に引き下げられる。これに対し、低電位側信号線Ｌ２の電位は、常時グランドラインＧＬの電位となる。ただし、上述したように、グランドラインＧＬは、インバータＩＶ１，ＩＶ２やコンバータＣＶのグランドラインでもあるため、大電流が流れる。このため、グランドラインＧＬをバスバーで構成することでその低抵抗化が図られているといえども、大電流が流れることによる電圧降下も無視できない。このため、グランドラインＧＬの互いに相違する２箇所間で電位差が生じ得る。
【００４５】
一方、各駆動回路３０〜３６を構成する半導体素子等の電子部品は、これら各駆動回路３０〜３６とグランドラインＧＬとの接続箇所の電位を基準電位として動作する。このため、図５（ｂ）及び図５（ｃ）に１点鎖線や２点鎖線にて示されるように、各駆動回路３０〜３６にとっての高電位側信号線Ｌ１の電位や低電位側信号線Ｌ２の電位は変動し得る。このため、グランドラインＧＬと各駆動回路３０〜３６との接続点の電位を基準とした基準電源６４の電位と、高電位側信号線Ｌ１や低電位側信号線Ｌ２の電位との大小関係は、グランドラインＧＬを流れる電流の影響で変動するおそれがある。そしてこの場合には、高電位側信号線Ｌ１や低電位側信号線Ｌ２の電位と上記基準電源６４に基づく電位との直接の大小比較によっては、許可信号ＰＳを正しく検出することができない。
【００４６】
そこで本実施形態では、これら高電位側信号線Ｌ１及び低電位側信号線Ｌ２間の電位差と、基準電源６４の電圧に応じた電圧との大小関係に基づき、許可信号ＰＳを検出する。これら高電位側信号線Ｌ１及び低電位側信号線Ｌ２間の電位差は、グランドラインＧＬと各駆動回路３０〜３６との接続点の電位の変化の影響を受けない。すなわち、図５（ｂ）及び図５（ｃ）に１点鎖線にて示すように、上記グランドラインＧＬ及び各駆動回路３０〜３６の接続点の電位がフォトカプラ４２のエミッタ端子及びグランドラインＧＬの接続点との電位よりも上昇する場合、高電位側信号線Ｌ１及び低電位側信号線Ｌ２の双方の電位が上昇するため、これらの電位差は変化しない。同様に、図５（ｂ）及び図５（ｃ）に２点鎖線にて示すように、上記グランドラインＧＬ及び各駆動回路３０〜３６の接続点の電位がフォトカプラ４２のエミッタ端子及びグランドラインＧＬの接続点の電位よりも低下する場合、高電位側信号線Ｌ１及び低電位側信号線Ｌ２の双方の電位が低下するため、これらの電位差は変化しない。
【００４７】
このため、差動増幅回路６０の出力信号も、グランドラインＧＬ及び各駆動回路３０〜３６の接続点の電位の変動に依存せず、許可信号ＰＳの論理値を直接反映したものとなる。このため、ヒステリシスコンパレータ６２では、差動増幅回路６０の出力信号と基準電源６４の電圧に応じた電圧との大小関係に基づき、許可信号ＰＳの論理値を高精度に検出することができる。なお、本実施形態では、許可信号ＰＳが論理「Ｈ」である場合に、ヒステリシスコンパレータ６２の出力信号の論理値が論理「Ｌ」となる。
【００４８】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００４９】
（１）複数個の駆動回路を、グランドラインＧＬとは別の一対の信号線(高電位側信号線Ｌ１、低電位側信号線Ｌ２)に接続して且つ、これら一対の信号線間の電圧値を入力信号として操作信号による高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬの駆動及び双方の停止にかかる処理を行った。これにより、グランドラインＧＬに大電流が流れることでグランドラインＧＬ内に電位差が生じたとしても、駆動回路３０〜３６が許可信号ＰＳに応じた適切な処理を行うことができる。また、駆動回路３０〜３６に共通の信号線(高電位側信号線Ｌ１、低電位側信号線Ｌ２)を介して許可信号ＰＳを伝達させるため、各駆動回路３０〜３６に各別の信号線を用いて許可信号ＰＳを伝達させる場合と比較して、絶縁手段の数を低減することもできる。
【００５０】
（２）駆動回路３０〜３６を、グランドラインＧＬに対してハイインピーダンス状態とされる態様にて高電位側信号線Ｌ１及び低電位側信号線Ｌ２に接続した。これにより、グランドラインＧＬに電位差が生じるか否かにかかわらず、高電位側信号線Ｌ１及び低電位側信号線Ｌ２間の電位差を、許可信号ＰＳに応じたものとすることができる。
【００５１】
（３）高電位側信号線Ｌ１及び低電位側信号線Ｌ２間を導通及び遮断するフォトカプラ４２を備えて且つ、低電位側信号線Ｌ２をグランドラインＧＬに直接接続するとともに、高電位側信号線Ｌ１を電源４０に接続した。これにより、高電位側信号線Ｌ１及び低電位側信号線Ｌ２の電位を、グランドラインＧＬを基準として設定することができるため、各駆動回路３０〜４６がグランドラインＧＬの電位を基準として動作することと好適に整合させることができる。
【００５２】
（４）駆動回路３０〜３６のそれぞれを、グランドラインＧＬを基準とした基準電源６４と、一対の信号線の電圧を入力とする差動増幅回路６０とを備えて且つ、差動増幅回路６０の出力電圧と基準電源６４の電圧に応じた電圧との比較に基づき、許可信号ＰＳを検出するものとした。これにより、許可信号ＰＳを受信する手段を適切に構成することができる。
【００５３】
（５）駆動回路３０〜３６のそれぞれに、差動増幅回路６０の出力電圧と基準電源６４の電圧に応じた電圧との比較を行うべく、ヒステリシスコンパレータ６２を備えた。これにより、許可信号ＰＳの検出に際して、ノイズによる誤検出を好適に回避することができる。
【００５４】
（６）駆動回路として、高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬの双方を駆動可能なＨＶＩＣを用いた。これにより、高電位側スイッチング素子を駆動する駆動回路と低電位側スイッチング素子を駆動する駆動回路とを同一とすることができる。
【００５５】
(第２の実施形態)
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００５６】
図６に、本実施形態にかかる電力変換回路の駆動装置の全体構成を示す。なお、図６において、先の図２に示した部材に対応する部材については、便宜上同一の符号を付している。
【００５７】
図示されるように、本実施形態では、高電位側信号線Ｌ１が、抵抗体７２を介して電源４０の正極端子に接続されており、電源４０の負極端子は、グランドラインＧＬに接続されている。更に、低電位側信号線Ｌ２は、抵抗体７４を介して電源４０と接続されており、また、低電位側信号線Ｌ２のうちの抵抗体７４との接続点とフォトカプラ４２のエミッタとの間には、抵抗体７０が接続されている。
【００５８】
図７に、本実施形態にかかる駆動回路３０〜３６のうち、特に、許可信号ＰＳの受信手段を記載する。なお、図７において、先の図４に示した部材と対応する部材については、便宜上同一の符号を付している。
【００５９】
図示されるように、本実施形態においては、駆動回路３０〜３６に差動増幅回路６０を備えることなく、ヒステリシスコンパレータ６２の非反転入力端子に高電位側信号線Ｌ１を直接接続して且つ、その反転入力端子に低電位側信号線Ｌ２を直接接続している。この場合、フォトカプラ４２のオン・オフに応じて、高電位側信号線Ｌ１及び低電位側信号線Ｌ２間の電位の大小関係が逆転することが望ましい。こうした設定をすべく、本実施形態では、上記抵抗体７０、７２，７４を設けている。すなわち、抵抗体７０，７２、７４によって、フォトカプラ４２のオン状態時の低電位側信号線Ｌ２の電位を高電位側信号線Ｌ１の電位よりも高くなるように調節する。これは、抵抗体７０，７４の抵抗値Ｒ１、Ｒ３と電源４０の電圧Ｖｉｎと、フォトカプラ４２のフォトトランジスタのオン状態時のコレクタエミッタ間電圧ＶＣＥとの間に、「ＶＣＥ＜Ｒ１・Ｖｉｎ／（Ｒ１＋Ｒ３）」の関係が成立するようにすることで実現することができる。
【００６０】
図８に、本実施形態にかかる許可信号ＰＳの受信態様を示す。詳しくは、図８（ａ）に、許可信号ＰＳの推移を示し、図８（ｂ）に、高電位側信号線Ｌ１の電位の推移を示し、図８（ｃ）に、低電位側信号線Ｌ２の電位の推移を示し、図８（ｄ）に、低電位側信号線Ｌ２の電位に対する高電位側信号線Ｌ１の電位の電位差を示す。
【００６１】
図示されるように、グランドラインＧＬ内に電位差がないなら、高電位側信号線Ｌ１の電位は、許可信号ＰＳが論理「Ｌ」である場合に「Ｖｉｎ」となり、許可信号ＰＳが論理「Ｈ」となることで「ＶＣＥ」となる。これに対し、低電位側信号線Ｌ２の電位は、グランドラインＧＬ内に電位差がないなら、「Ｒ１・Ｖｉｎ／（Ｒ１＋Ｒ３）」である。したがって、許可信号ＰＳが論理「Ｌ」である場合には、低電位側信号線Ｌ２の電位よりも高電位側信号線Ｌ１の電位の方が高く、許可信号ＰＳが論理「Ｈ」である場合には、高電位側信号線Ｌ１の電位よりも低電位側信号線Ｌ２の電位の方が高い。このため、ヒステリシスコンパレータ６２を用いて、許可信号ＰＳを検出することができる。しかも、グランドラインＧＬ内に電位差が生じることで高電位側信号線Ｌ１及び低電位側信号線Ｌ２の電位が変動したとしても、これら一対の信号線間の相対的な電位差は不変である。したがって、グランドラインＧＬに電位差が生じるか否かにかかわらず、許可信号ＰＳを高精度に検出することができる。
【００６２】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（３）、及び（６）の効果に加えて、更に以下の効果が得られるようになる。
【００６３】
（７）駆動回路３０〜３６を、低電位側信号線Ｌ２及び高電位側信号線Ｌ１間の電位の高低を比較する構成とした。これにより、差動増幅回路６０を備えることなく、許可信号ＰＳを検出することができる。
【００６４】
（第３の実施形態）
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６５】
図９に、本実施形態にかかる電力変換回路の駆動装置の全体構成を示す。なお、図９において、先の図２に示した部材に対応する部材については、便宜上同一の符号を付している。
【００６６】
先の図４に示されるように、駆動回路３０〜３６は、いずれもグランドラインＧＬと接続されることでその接続点の電位を基準として動作するものである。これに対し、低電位側信号線Ｌ２の電位は、フォトカプラ４２のフォトトランジスタのエミッタのグランドラインＧＬとの接続点の電位となるため、低電位側信号線Ｌ２の電位は、駆動回路３０〜３６にとっては負の電位となり得る。そしてこの場合、負の電位が駆動回路３０〜３６の電子部品（差動増幅回路６０）に印加されることで、同電子部品の信頼性の低下を招くおそれがある。
【００６７】
そこで本実施形態では、図９に示されるように、低電位側信号線Ｌ２の電位を、フォトカプラ４２のフォトトランジスタのエミッタ及びグランドラインＧＬの接続点の電位に対してオフセット電圧ΔＶだけ上昇させるべく、オフセット電源８０を備える。ここで、オフセット電圧ΔＶは、グランドラインＧＬに想定される電位の変動量の最大値以上に設定されることが望ましい。より正確には、オフセット電圧ΔＶは、フォトカプラ４２及びグランドラインＧＬの接続点と、駆動回路３０〜３６のそれぞれ及びグランドラインＧＬの接続点との間に想定される電位の変動量の最大値以上とすることが望ましい。そしてこれにより、各駆動回路３０〜３６に取り込まれる低電位側信号線Ｌ２の電位が、該当する駆動回路３０〜３６及びグランドラインＧＬの接続箇所の電位を基準としてゼロ未満となることを回避する。
【００６８】
図１０に、本実施形態にかかる許可信号ＰＳの受信態様を示す。詳しくは、図１０（ａ）に、許可信号ＰＳの推移を示し、図１０（ｂ）に、高電位側信号線Ｌ１の電位の推移を示し、図１０（ｃ）に、低電位側信号線Ｌ２の電位の推移を示す。
【００６９】
図示されるように、本実施形態では、低電位側信号線Ｌ２の電位が予めオフセット電圧ΔＶだけ持ち上げられているために、グランドラインＧＬの電位の変動にかかわらず、低電位側信号線Ｌ２の電位を各駆動回路３０〜３６がグランドラインＧＬに接続される箇所の電位以上とすることができる。更に、許可信号ＰＳが論理「Ｈ」とされる際の高電位側信号線Ｌ１の電位についても、グランドラインＧＬの電位の変動にかかわらず、各駆動回路３０〜３６がグランドラインＧＬに接続される箇所の電位以上とすることができる。これにより、駆動回路３０〜３６の電子部品の信頼性の低下を回避することができる。
【００７０】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（６）の効果に加えて、更に以下の効果が得られるようになる。
【００７１】
（８）低電位側信号線Ｌ２の電位をグランドラインＧＬの電位に対して所定のオフセット量(オフセット電圧ΔＶ)上昇させた。これにより、高電位側信号線Ｌ１及び低電位側信号線Ｌ２の電位をグランドラインの電位以上に保つことができ、ひいては駆動回路３０〜３６の信頼性を高く維持することができる。
【００７２】
（第４の実施形態）
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７３】
本実施形態では、インバータＩＶ１、ＩＶ２、及びコンバータＣＶの高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬの少なくとも１つにおいて過電流が流れる異常が生じる場合、インバータＩＶ１、ＩＶ２、及びコンバータＣＶをＣＰＵ５０の指令を待つことなく、強制的に停止させる。
【００７４】
図１１に、本実施形態にかかる駆動回路３０〜３６のうちの特に上記許可信号ＰＳの受信部分と、低電位側スイッチング素子ＳＷＬの過電流を検出して上記強制的な停止にかかる処理を行う部分とを示す。なお、図１１において、先の図４に示した部材と対応する部材については、便宜上同一の符号を付している。
【００７５】
図示されるように、本実施形態では、低電位側スイッチング素子ＳＷＬは、そのコレクタ及びエミッタ間を流れる電流と相関を有する微少電流を出力するセンス端子ＳＴを備えている。そして、センス端子ＳＴは、抵抗体９０を介して接地されている（低電位側スイッチング素子ＳＷＬのエミッタに接続されている）。抵抗体９０におけるセンス端子ＳＴの出力電流による電圧降下による電圧は、コンパレータ９２の非反転入力端子に印加される。一方、コンパレータ９２の反転入力端子には、基準電源９４の電圧が印加されている。ここで、基準電源９４の電圧は、低電位側スイッチング素子ＳＷＬに過度の電流が流れる場合の抵抗体９０の電圧降下量に基づき設定されている。このため、電圧降下量が基準電源９４の電圧以上であるか否かに応じて、低電位側スイッチング素子ＳＷＬに過度の電流が流れたか否かを判断することができる。
【００７６】
コンパレータ９２の出力端子には、例えばＮチャネルＭＯＳトランジスタ等からなるスイッチング素子９６の導通制御端子が接続されている。そして、このスイッチング素子９６の入出力端子の一方には、出力電圧を電源４０と同一の電圧Ｖｉｎとする電源９８が接続されており、他方には、高電位側信号線Ｌ１が接続されている。これにより、低電位側スイッチング素子ＳＷＬに過度の電流が流れる場合には、コンパレータ９２の出力が論理「Ｈ」となり、スイッチング素子９６がオン状態となることで、高電位側信号線Ｌ１及び電源９８が短絡される。このため、各駆動回路３０〜３６のヒステリシスコンパレータ６２の出力が論理「Ｈ」となるために、許可信号ＰＳが論理「Ｌ」であると認識され、高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬがオフとされる。ちなみに、本実施形態では、フォトカプラ４２の２次側トランジスタのコレクタは、抵抗体１００を介して各駆動回路３０〜３６に接続されている。これは、駆動回路３０〜３６のうちの特定の回路のスイッチン素子９６がオン状態とされる場合においてフォトカプラ４２がオン状態とされたとしても、高電位側信号線Ｌ１の電位を低電位側信号線Ｌ２の電位に対して電圧Ｖｉｎ程度高い状態に保持するための設定である。
【００７７】
なお、図示しないが、高電位側スイッチング素子ＳＷＨについても、同様にセンス端子ＳＴを備えており、同様の回路にて、高電位側スイッチング素子ＳＷＨに過度の電流が流れる場合に、高電位側信号線Ｌ１の電位を引き上げる処理を行う。
【００７８】
以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（６）の効果に加えて、更に以下の効果が得られるようになる。
【００７９】
（９）高電位側スイッチング素子ＳＷＨや低電位側スイッチング素子ＳＷＬに過度の電流が流れる異常に基づき、駆動回路３０〜３６の全てによる高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬの駆動を停止させるべく、一対の信号線間の電圧を調節した。これにより、少なくとも１つにおいて異常が生じる場合に、駆動回路３０〜３６の全てによるスイッチング素子の駆動を迅速に停止させることができる。
【００８０】
（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００８１】
・上記第１の実施形態に対する第３の実施形態の変更点によって、第２の実施形態を変更してもよい。
【００８２】
・上記第１の実施形態に対する第４の実施形態の変更点によって、第２、第３の実施形態を変更してもよい。
【００８３】
・上記各実施形態では、高電位側信号線Ｌ１のうちの電源４０にてプルアップする箇所や、低電位側信号線Ｌ２のうちのグランドラインＧＬに接続される箇所を、ともにフォトカプラ４２の出力端子近傍に配置したがこれに限らない。例えば、上記各実施形態において、駆動回路３６の近傍であってもよい。ただし、こうした場合において、高電位側信号線Ｌ１のうちの電源４０にてプルアップする箇所と、低電位側信号線Ｌ２のうちのグランドラインＧＬに接続される箇所との双方を極力近接させることで、電源４０及びグランドラインＧＬの接続箇所と、低電位側信号線Ｌ２及びグランドラインＧＬの接続箇所との距離を極力低減することが望ましい。この距離は、駆動回路３０〜３６のうちの隣接する２つのそれぞれとグランドラインＧＬとの接続箇所間の距離以下とすることが望ましく、更に、「０」とすることがより望ましい。
【００８４】
・駆動回路３０〜３６による高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬの駆動停止を指示するフェール信号としては、高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬの少なくとも一方において過度の電流が流れることに基づくものに限らない。例えば、駆動回路３０〜３６の高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬの少なくとも一方の温度が過度に高くなることや、駆動回路３０〜３６自身の温度が過度に高くなることに基づくものであってもよい。
【００８５】
・上記各実施形態では、高電位側信号線Ｌ１及び低電位側信号線Ｌ２間の電圧を可変とするための許可信号ＰＳを、低圧システム（ＣＰＵ５０側のシステム）からフォトカプラ４２を介して送信したが、低圧システムと高圧システムとを絶縁する絶縁手段としては、フォトカプラ等の光絶縁素子に限らない。例えば、トランス等の磁気絶縁素子であってもよい。
【００８６】
・高電位側信号線Ｌ１及び低電位側信号線Ｌ２と駆動回路３０〜３６との接続態様は、上記各実施形態で例示したものに限らない。例えば、高電位側信号線Ｌ１及び低電位側信号線Ｌ２のそれぞれを、インバータＩＶ１の駆動回路３１，３２，３３に接続させる部分とインバータＩＶ２の駆動回路３４，３５，３６に接続させる部分とに分岐させてもよい。
【００８７】
・駆動回路としては、ＨＶＩＣを備えるものに限らない。この場合、高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬのそれぞれを駆動する駆動回路を各別に備えることとなる。しかしこの場合であっても、低電位側スイッチング素子ＳＷＬを駆動する駆動回路同士は、グランドラインＧＬを共有するために、これらに共通の信号を出力したり、これらの１つから他へとフェール信号を出力したりする際には、本発明の適用が有効である。
【００８８】
・上記各実施形態では、駆動回路３０〜３６の全てについて、これらを高電位側信号線Ｌ１及び低電位側信号線Ｌ２に接続する際に、これらの接続箇所をグランドラインＧＬと絶縁したがこれに限らない。例えば、先の図２において、電源４０及びグランドラインＧＬとの接続箇所に近い駆動回路３０について、低電位側信号線Ｌ２をグランドラインＧＬと短絡させてもよい。この場合であっても、フォトカプラ４２のフォトトランジスタのエミッタ及びグランドラインＧＬの接続点と、駆動回路３０及びグランドラインＧＬの接続点との間の電位差が無視できるなら、上記第１の実施形態と同様の効果を奏することができる。同様に、駆動回路３０及びグランドラインＧＬの接続箇所と駆動回路３１及びグランドラインＧＬの接続箇所との電位差が無視できるなら、これら駆動回路３０，３１及び低電位側信号線Ｌ２の接続点をグランドラインＧＬと短絡させてもよい。ただし、この場合、電源４０とグランドラインＧＬとの接続箇所を、上記駆動回路３０及びグランドラインＧＬの接続箇所や駆動回路３１及びグランドラインＧＬの接続箇所に近接させることが望ましい。
【００８９】
更に、例えば駆動回路３１〜３６については互いに近接して配置されるにもかかわらず、駆動回路３０のみが離間して配置されている構成の場合には、電源４０及びグランドラインＧＬ間の接続箇所を駆動回路３１〜３６のそれぞれとグランドラインＧＬとの接続箇所のうちの中央部分として且つ、これら駆動回路３１〜３６のそれぞれと低電位側信号線Ｌ２との接続箇所については全てグランドラインＧＬと短絡させてもよい。この場合であっても、グランドラインＧＬとハイインピーダンス状態とする態様にて駆動回路３０を低電位側信号線Ｌ２に接続することで、駆動回路３０にも許可信号等を適切に伝達させることができる。
【００９０】
・上記第１，３，４の実施形態では、高電位側信号線Ｌ１及び低電位側信号線Ｌ２間が短絡される際に電源４０の正極端子及びグランドラインＧＬ間が低インピーダンスで短絡されることを回避するための手段として、電源４０及び高電位側信号線Ｌ１間に抵抗体４１を設けたがこれに限らない。例えば、低電位側信号線Ｌ２及びグランドラインＧＬ間に抵抗体を設けてもよい。
【００９１】
・高電位側信号線Ｌ１及び低電位側信号線Ｌ２がショートされている場合に、駆動回路３０〜３６による高電位側スイッチング素子ＳＷＨ及び低電位側スイッチング素子ＳＷＬの駆動を停止する旨設定してもよい。
【００９２】
・グランドラインＧＬとしては、バスバーにて構成されるものに限らない。ここで、プリント配線等を用いる場合には、バスバーを用いた場合よりも抵抗値が大きくなることから、グランドラインＧＬの任意の２箇所間の電位差がより大きくなる。このため、本発明の適用がより有効となる。
【００９３】
・電力変換回路としては、昇降圧チョッパ回路を備えるものに限らない。また、これに代えて、米国特許第７１３０２０５号明細書に記載されているようにインピーダンスネットワークを備えるものであってもよい。この場合、駆動回路３０を割愛しつつも、高圧バッテリ２０よりも高い電圧をインバータＩＶ１、ＩＶ２に供給することができる。
【００９４】
・ハイブリッド車としては、パラレル・シリーズハイブリッド車に限らず、例えば、パラレルハイブリッド車や、シリーズハイブリッド車等であってもよい。また、電力変換装置としては、ハイブリッド車に搭載されるものにも限らない。例えば、電気自動車に搭載されるものであってもよい。
【図面の簡単な説明】
【００９５】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかる駆動回路への許可信号の伝達経路を示す図。
【図３】同実施形態にかかる駆動回路の動作特性を示すタイムチャート。
【図４】同実施形態にかかる許可信号の受信回路を示す回路図。
【図５】同実施形態にかかる許可信号の伝達態様を示すタイムチャート。
【図６】第２の実施形態にかかる駆動回路への許可信号の伝達経路を示す図。
【図７】同実施形態にかかる許可信号の受信回路を示す回路図。
【図８】同実施形態にかかる許可信号の伝達態様を示すタイムチャート。
【図９】第３の実施形態にかかる駆動回路への許可信号の伝達経路を示す図。
【図１０】同実施形態にかかる許可信号の伝達態様を示すタイムチャート。
【図１１】第４の実施形態にかかる許可信号の受信回路及びフェール信号の出力回路を示す回路図。
【符号の説明】
【００９６】
１０…第１モータジェネレータ、１２…第２モータジェネレータ、３０〜３６…駆動回路、４０…電源（電圧発生手段の一実施形態）、４２…フォトカプラ、６０…差動増幅回路、６２…ヒステリシスコンパレータ、８０…オフセット電源、ＧＬ…グランドライン、Ｌ１…低電位側信号線、Ｌ２…高電位側信号線、ＳＷＨ…高電位側スイッチング素子、ＳＷＬ…低電位側スイッチング素子。
【図１】
0005050900.tif 000002
【図２】
0005050900.tif 000003
【図３】
0005050900.tif 000004
【図４】
0005050900.tif 000005
【図５】
0005050900.tif 000006
【図６】
0005050900.tif 000007
【図７】
0005050900.tif 000008
【図８】
0005050900.tif 000009
【図９】
0005050900.tif 000010
【図１０】
0005050900.tif 000011
【図１１】
0005050900.tif 000012