(57)【特許請求の範囲】
【請求項１】
基板上に搭載された半導体素子と、
前記半導体素子を封止し、台形状に成型された第１の封止樹脂と、
前記第１の封止樹脂上に配置された内蔵半導体装置と、
前記基板上に形成されて、前記第１の封止樹脂に封止された前記半導体素子と前記内蔵半導体装置とを封止する第２の封止樹脂とを有し、
前記半導体素子と前記内蔵半導体装置とは、ボンディングワイヤによって前記基板に電気的に接続され、
前記第１の封止樹脂と、前記内蔵半導体装置とはペースト若しくはフィルム形態を持つ導電性接着剤によって接合されていることを特徴とする積層型半導体装置。
【請求項２】
前記内蔵半導体装置は、前記第１の封止樹脂の登頂面上に配置され、該登頂面の面積と同等もしくは小さい面積を有していることを特徴とする請求項１記載の積層型半導体装置。
【請求項３】
前記内蔵半導体装置は、半導体素子若しくは該半導体素子をパッケージングしたパッケージであることを特徴とする請求項１記載の積層型半導体装置。
【請求項４】
前記内蔵半導体装置は、平坦な形状を持つ電極をその上面に具備し、前記ボンディングワイヤは該電極に接続されていることを特徴とする請求項１記載の積層型半導体装置。
【請求項５】
前記内蔵半導体装置の電極は、その表層がアルミニウム、パラジウム、スズのいずれかを材料として含むことを特徴とする請求項４記載の積層型半導体装置。
【請求項６】
前記内蔵半導体装置は、再配置配線層を具備していることを特徴とする請求項１記載の積層型半導体装置。
【請求項７】
基板上に半導体素子を搭載し、前記基板と前記半導体素子とをワイヤで電気的に接続するステップと、
前記半導体素子を台形状に成型された第１の封止樹脂で封止するステップと、
前記第１の封止樹脂の登頂面に、導電性接着剤を介して内蔵半導体装置を搭載するステップと、
前記基板と前記内蔵半導体装置とをワイヤで電気的に接続するステップと、
前記基板上に、第２の封止樹脂で、前記内蔵半導体装置と前記半導体素子とを封止するステップとを有することを特徴とする積層型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の半導体装置を１つのパッケージに内蔵させた積層型の半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、移動体電話機のような携帯型電子機器や、ＩＣメモリカードのような不揮発性記憶媒体等はより小型化されており、これらの機器や媒体の部品点数の削減及び部品の小型化が要求されている。【０００３】
従って、これらの機器を構成する部品のうち主要部品である半導体素子を効率的にパッケージする技術の開発が望まれている。【０００４】
そのような要求を満たすパッケージとして、半導体素子と同程度の大きさのパッケージであるチップスケールパッケージ（ＣＳＰ）や複数の半導体素子を１つのパッケージ内に収容したマルチチップパッケージ（ＭＣＰ）、さらにはパッケージ・オン・パッケージ（ＰｏＰ）に代表される、複数のパッケージを１つにした積層型パッケージが知られている。図１にマルチチップパッケージ（ＭＣＰ）の構造を示し、図２にパッケージ・オン・パッケージ（ＰｏＰ）の構造を示す。パッケージ・オン・パッケージ（ＰｏＰ）では、図２に示すように下パッケージと上パッケージとがはんだボールを介して電気的に接続されており、下パッケージの樹脂封止部は金属を用いたモールド成形によって形成されている。【０００５】
複数の半導体素子（ベアチップ）を１つのパッケージにしようとする場合、ウェハ内にでき上がる半導体素子の歩留りによっては、複数のチップが直接積層されて一体化されるＭＣＰよりも複数のパッケージを一体化させる複合型パッケージの方が歩留りの面で有利である。なぜなら、前者は１個でも不良チップが存在すると、パッケージ全体が不良になって良品チップの再利用ができないのに対し、後者では良品のパッケージのみを組み合わせてパッケージ化することができるからである。【０００６】
特許文献１には、複合型パッケージの一形態として、パッケージの中にパッケージを内蔵させたパッケージインパッケージ（ＰｉＰ）構造の半導体装置が提案されている。これは、図３に示すように試験工程を経て良品とされたはんだボール６付きのパッケージ（内蔵半導体装置１０）をパッケージに内蔵させたもので、内蔵パッケージの上にチップ９が搭載され、中継基板４とワイヤ３で接合されている構成である。【０００７】
【特許文献１】日本国特許公開公報  特開２００３−２８２８１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、はんだバンプ付きのパッケージをパッケージに内蔵させる場合、以下の製造上の問題点が発生する。第１の問題点として、半導体装置に内蔵されている半導体装置は、基板上ではんだバンプを介して実装されている。この場合、半導体装置と基板の間隙が数十ミクロン程度と狭いため、封止工程の際にこの間隙に封止樹脂を充填すると、未充填やボイドが発生しやすくなる。予め別の樹脂（アンダーフィル材）を間隙に供給することもできるが、総じて低コストで安定した品質を確保することが困難になる。【０００９】
第２の問題点として、基板から半導体装置に伝達される主要な熱伝導経路が間隙のはんだバンプに限られる。特に基板と内蔵パッケージ上のワイヤ接続パッドの距離が大きくなると、基板からの熱がパッドまで伝わりにくくなり、ワイヤボンディングのために必要な温度を確保することが困難になる。
また、２つの半導体素子それぞれに中継基板を設けてワイヤボンディングする構成では、パッケージ全体を薄くすることが困難である。【００１０】
本発明は上記事情に鑑みてなされたものであり、低コストで安定した品質の積層型半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
かかる目的を達成するために本発明の積層型半導体装置は、基板上に搭載された半導体素子と、前記半導体素子を封止する第１の封止樹脂と、前記第１の封止樹脂上に配置された内蔵半導体装置と、前記基板上に形成されて、前記第１の封止樹脂に封止された前記半導体素子と前記内蔵半導体装置とを封止する第２の封止樹脂とを有し、前記半導体素子と前記内蔵半導体装置とは、ボンディングワイヤによって前記基板に電気的に接続された構成を備えている。このようなパッケージ構造の場合、内蔵半導体装置と基板との間にはんだバンプ等の外部接続端子が存在しないため、第２の封止樹脂での封止を容易に行うことができる。さらに、第１の封止樹脂上に内蔵半導体装置が直接配置されているので、熱の伝達経路が従来よりも広く、ワイヤボンディングによる配線が安定して実現できる。【００１２】
上記構成の積層型半導体装置において、前記内蔵半導体装置は、前記第１の封止樹脂の登頂面上に配置され、該登頂面の面積と同等もしくは小さい面積を有しているとよい。内蔵半導体装置の面積が、その下の第１の封止樹脂の登頂面の面積と同等もしくは小さいことから、第１の封止樹脂からの熱が伝わりやすく、ワイヤボンディングを容易に行うことができる。【００１３】
上記構成の積層型半導体装置において、前記内蔵半導体装置は、半導体素子若しくは該半導体素子をパッケージングしたパッケージであるとよい。内蔵半導体装置として、半導体素子や中継基板を持たない半導体装置を用いることで、基板の使用点数を削減し、パッケージコストの低減化に寄与することができる。【００１４】
上記構成の積層型半導体装置において、前記内蔵半導体装置は、平坦な形状を持つ電極をその上面に具備し、前記ボンディングワイヤは該電極に接続されているとよい。内蔵半導体装置に平坦な電極を持たせることで、第１の封止樹脂上の内蔵半導体装置と基板とのボンディングワイヤによる接続が容易になる。また、この電極が第１の封止樹脂の直上に位置していることで、ワイヤボンディング条件、特に荷重や温度条件の許容範囲が広くなるという利点がある。【００１５】
上記構成の積層型半導体装置において、前記内蔵半導体装置の電極は、その表層がアルミニウム、パラジウム、スズのいずれかを材料として含むとよい。内蔵半導体装置の電極の表層が、アルミニウム、パラジウム、スズのいずれかを材料として含んでいるので、基板と内蔵半導体装置との電気的な接続をワイヤボンディングで取ることができる。【００１６】
上記構成の積層型半導体装置において、前記第１の封止樹脂と、前記内蔵半導体装置とはペースト若しくはフィルム形態を持つ導電性接着剤によって接合されているとよい。接着剤に導電性材料を用いることにより、内蔵半導体装置の昇温が容易となり、ワイヤボンディング時の接合不良などの発生を防止することができる。特に、フィルム上の接着剤を用いることで、半導体装置の平行度を極力確保することができる。【００１７】
上記構成の積層型半導体装置において、前記内蔵半導体装置は、再配置配線層を具備しているとよい。再配置配線によって接続を取ることにより、ワイヤボンディングが容易なる。【００１８】
本発明の積層型半導体装置の製造方法は、基板上に半導体素子を搭載し、前記基板と前記半導体素子とをワイヤで電気的に接続するステップと、前記半導体素子を第１の封止樹脂で封止するステップと、前記第１の封止樹脂の登頂面に、内蔵半導体装置を搭載するステップと、前記基板と前記内蔵半導体装置とをワイヤで電気的に接続するステップと、前記基板上に、第２の封止樹脂で、前記内蔵半導体装置と前記半導体素子とを封止するステップとを有している。このようなパッケージ構造の場合、内蔵半導体装置と基板との間にはんだバンプ等の外部接続端子が存在しないため、第２の封止樹脂での封止を容易に行うことができる。さらに、第１の封止樹脂上に内蔵半導体装置が直接配置されているので、熱の伝達経路が従来よりも広く、ワイヤボンディングによる配線が安定して実現できる。また、内蔵半導体装置の面積が、その下の第１の封止樹脂の登頂面の面積と同等もしくは小さいことから、第１の封止樹脂からの熱が伝わりやすく、ワイヤボンディングを容易に行うことができる。
【発明の効果】
【００１９】
本発明は、低コストで安定した品質の積層型半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】従来の積層型半導体装置の構成を示す断面図であり、マルチチップパッケージ（ＭＣＰ）の構成を示す図である。
【図２】従来の積層型半導体装置の構成を示す断面図であり、パッケージ・オン・パッケージ（ＰｏＰ）の構成を示す図である。
【図３】従来の積層型半導体装置の構成を示す断面図であり、パッケージ・イン・パッケージ（ＰｉＰ）の構成を示す図である。
【図４】本発明の第１実施例である、内蔵半導体装置が半導体素子の積層型半導体装置の構造を示す断面図である。
【図５】図４に示す第１実施例の変形例を示す図である。
【図６】図４に示す積層型半導体装置の製造手順を示すフローチャートである。
【図７】図４に示す積層型半導体装置の製造過程での構造を示す図である。
【図８】本発明の第２実施例である、内蔵半導体素子が半導体素子で構成され、封止樹脂を金型成型した積層型半導体装置の構造を示す図である。
【図９】本発明の第３実施例である、内蔵半導体素子が半導体素子で構成され、ワイヤが逆ボンディング法によって行われた積層型半導体装置の構成を示す図である。
【図１０】本発明の第４実施例である、内蔵半導体装置が２個積層された半導体素子により構成された積層型半導体装置の構成を示す図である。
【図１１】本発明の第５実施例である、内蔵半導体装置が樹脂封止型パッケージである積層型半導体装置の構成を示す図である。
【図１２】本発明の第６実施例である、内蔵半導体装置が封止樹脂型パッケージで構成され、封止樹脂が金型成型された積層型半導体装置の構成を示す図である。
【図１３】本発明の第７の実施例である、内蔵半導体装置が樹脂封止型パッケージで構成され、ワイヤが逆ボンディング法によって設けられた積層型半導体装置の構成を示す図である。
【図１４】本発明の第８の実施例である、内蔵半導体装置がウェハレベルＣＳＰである積層型半導体装置の構成を示す図である。
【発明を実施するための最良の形態】
【００２１】
次に、添付図面を参照しながら本発明を実施するための最良の形態について説明する。
【実施例１】
【００２２】
まず、図４を参照しながら本発明の第１実施例の構成について説明する。図４に示す第１実施例は、内蔵半導体装置として半導体素子を内蔵したボールグリッドアレイ型の積層型半導体装置である。パッケージ内には、下側パッケージ２０と内蔵半導体装置としてのチップ９とが積層されている。下側パッケージ２０は、基板４上に搭載された半導体素子１が第１の封止樹脂１２で封止されている。この第１の封止樹脂１２上に導電性接着剤１４によってチップ９が接合されている。なお、半導体素子１は、ダイ付け材５を間に挟んで基板４上に載置され、基板４上の電極１９とワイヤで接続されている。【００２３】
下側パッケージ２０は、金型成型で台形状に成型されている。すなわち、基板４と平行する切断面の面積が基板４から離れるに従って小さくなっている。この台形状の第１の封止樹脂１２上にチップ９が積載されている。チップ９の面積は、第１の封止樹脂１２の登頂面の面積と同等か若しくは小さい面積となっている。図５に、チップ９の面積が第１の封止樹脂１２の面積よりも小さい場合を示す。チップ９の面積がその下の第１の封止樹脂１２の登頂面の面積と同等か若しくは小さいことから、第１の封止樹脂１２からの熱が伝わりやすく、チップ９と基板４とを接続するワイヤのボンディングを比較的容易に行うことが可能となる。【００２４】
第１の封止樹脂１２とチップ９とは、導電性接着剤１４によって接着されている。この導電性接着剤１４は、ペースト若しくはフィルムの形態を持つ導電性材料からなる。接着剤に導電性材料を用いることによって、チップ９の昇温が容易となり、ワイヤボンディング時の接合不良などの発生を防止することができる。この導電性材料としては、銀ペーストなどのエポキシ系接着剤やシリコン系接着剤などが挙げられる。特に、第１の封止樹脂１２上でチップ９やパッケージを複数個積層させる場合には、各々のチップ９又はパッケージの平行度を極力確保するためフィルム状接着剤を用いることが望ましい。【００２５】
このように第１の封止樹脂１２上にチップ９を搭載する場合、電極パッド１１にはアルミニウムが一般的に用いられる。【００２６】
また電極パッド１１が、第１の封止樹脂１２の直上に位置していることで、ワイヤボンディング条件、特に荷重や温度条件の許容範囲が広くなる利点がある。【００２７】
下側パッケージ２０とチップ９とを積層した半導体装置は第２の封止樹脂１３によって封止されている。基板４の裏面側には、はんだボール６が形成されている。図４に示す積層型半導体装置は、樹脂成型を大判成型によって行っている。すなわち、下側パッケージ２０とチップ９とを積層した半導体装置を基板４上に複数配置し、基板４と半導体装置との電気的な接続を取った後にこれらをまとめてモールド成型し、最後にこれを個片に切断している。【００２８】
このようなパッケージ構造の場合、内蔵半導体装置としてのチップ９と基板４との間にはんだボール等の外部接続端子の間隙が存在しないので、第２の封止樹脂１３での成型が比較的容易となる。さらに、第１の封止樹脂１２と内蔵半導体装置としてのチップ９とが直接貼り付いた形で接合されているので、熱の伝達経路が従来よりも広く、ワイヤボンディングを安定して行うことができる。さらに、下側の半導体素子１と上側の半導体素子９は共通の中継基板４に対してワイヤボンティングされるため、パッケージ全体の高さを低くすることができる。【００２９】
ここで図６、図７を参照しながら上述した積層型半導体装置の製造手順を説明する。図６には、製造手順のフローチャートが示され、図７には製造段階での構成が示されている。まず、下側パッケージ２０を製造する（ステップＳ１）。基板４上に半導体素子１を搭載し、基板４と半導体素子１との電気的接続をワイヤボンディングによって取り、第１の封止樹脂１２によって半導体素子１を封止する。図７（Ａ）に、下側パッケージ２０を示す。【００３０】
次に、第１の封止樹脂１２上に導電性接着剤１４を塗布し（ステップＳ２）、第１の封止樹脂１２上にチップ９を搭載する（ステップＳ３）。チップ９の面積は、第１の封止樹脂１２の登頂面の面積と同等か若しくは小さい面積となっている。このチップ９と基板４との接続をワイヤボンディングによって行う（ステップＳ３）。図７（Ｂ）には、導電性接着剤を第１の封止樹脂１２上に塗布した状態を示し、図７（Ｃ）には、チップ９を第１の封止樹脂１２上に搭載しワイヤボンディングを行った状態が示されている。【００３１】
次に、第１の封止樹脂１２によって封止された半導体素子１と、チップ９とを第２の封止樹脂１３によって封止し（ステップＳ４）、基板４の裏面側に外部接続用のはんだボール６を接続する。図７（Ｄ）にこのよう状態を示す。最後に、複数個まとめてモールド成型した積層型半導体装置を個片に切断し（ステップＳ５）、図７（Ｅ）に示す積層型半導体装置が完成する。
【実施例２】
【００３２】
第２実施例の積層型半導体装置の構成を図８に示す。図８に示す第２実施例の積層型半導体装置は、内蔵半導体素子として半導体素子を用い、第２の封止樹脂１３を金型成型した積層型半導体装置である。このような構造の積層型半導体装置であっても上述した第１実施例と同様な効果を得ることができる。
【実施例３】
【００３３】
第３実施例の積層型半導体装置の構成を図９に示す。図９に示す第３実施例の積層型半導体装置は、内蔵半導体素子として半導体素子を用い、チップ９の電極パッド１１と基板４上の電極１９とを接続するワイヤ１５を逆ボンディングによって接続した積層型半導体装置である。逆ボンディングは、ファーストボンディングとセカンドボンディングとを逆に行うボンディング方法であり、ファーストボンティングは基板４側に、セカンドボンティングはチップ９側に取られる。ワイヤ１５が基板４に略平行となるように配線できるので、パッケージ自体の高さを低くすることができる。
【実施例４】
【００３４】
第４実施例の積層型半導体装置の構成を図１０に示す。図１０に示す第４実施例の積層型半導体装置は、内蔵半導体装置が２個積層された半導体素子により構成された積層型半導体装置である。図１０に示すように下型パッケージ１０上に第１チップ１６と第２チップ１７とを積層している。第１チップ１６と第２チップ１７との接続も導電性接着剤１４によって接着されている。このような構造の積層型半導体装置であっても上述した第１実施例と同様な効果を得ることができる。
【実施例５】
【００３５】
第５実施例の積層型半導体装置の構成を図１１に示す。図１１に示す第５実施例の積層型半導体装置は、内蔵半導体装置が樹脂封止型パッケージである積層型半導体装置である。上側パッケージ１８も基板４上に半導体素子１を配置したものを第１の封止樹脂１２で封止した構成を備えている。下側パッケージ２０の第１の封止樹脂１２と、上側パッケージ１８の第１の封止樹脂１２とを対向するように向かい合わせ、導電性接着剤１４で貼り合わせている。下側パッケージ２０や上側パッケージ１８の封止樹脂型パッケージは、上面に電極を持つあらゆる構造のパッケージを使用することができる。但し、パッケージの小型化を図るためには、チップサイズパッケージが好ましい。このようにチップ９や中継基板を持たないパッケージを用いることで、従来と比較して基板の使用点数を減らすことができ、パッケージコストの低減化に寄与することができる。【００３６】
下側パッケージ２０上にパッケージを搭載する場合には、電極パッド１１はめっきにより形成されていることが望ましい。この場合、金、パラジウム、スズ（はんだ）が広く採用される材料である。また電極パッド１１の層構成としては、例えば、銅やニッケルなどのめっき層と組み合わせた複数層構成であってもよい。また、ＢＧＡやチップサイズパッケージ（ＣＳＰ）を下側パッケージ２０上に設ける場合には、はんだボール等のような平坦形状を損なう外部電極等を設けるのではなく、平坦な形状を有する電極パッド１１が上面になるように配置することによって、基板４と電極パッド１１とのワイヤボンディングが可能となる。
【実施例６】
【００３７】
第６実施例の積層型半導体装置の構成を図１２に示す。図１２に示す第６実施例の積層型半導体装置は、上側パッケージ１８と、基板４とを接続するワイヤ１５を逆ボンディングで形成したものである。このような構成の積層型半導体装置であっても上述した実施例と同様な効果を得ることができる。
【実施例７】
【００３８】
第７実施例の積層型半導体装置の構成を図１３に示す。図１３に示す第７実施例の積層型半導体装置は、実施例５における第２の封止樹脂１３が、金型成型によって台形状に形成された積層型半導体装置である。
【実施例８】
【００３９】
第８実施例の積層型半導体装置の構成を図１４に示す。図１４に示す第８実施例の積層型半導体装置は、上側パッケージ１８に再配置配線層２１を備えている。上側パッケージ１８は例えばウエハレベルＣＳＰであり、チップ表面側はポリイミドの絶縁層によって封止され、同じ面側に外部電極を有している。再配置配線層２１は、この絶縁層（第１の封止樹脂）上に形成されている。再配置配線層２１は、銅めっきからなる柱の上面にニッケルとパラジウムの金属膜が積層されている。このような再配置配線層２１を備えることによって、上側パッケージ１８の外部電極の位置を再配置させ、平坦な電極パッドを設けることで、ワイヤボンディングによる接続がより容易となる。【００４０】
上述した実施例は本発明の好適な実施例である。但しこれに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。
【図１】
0004896010.tif 000002
【図２】
0004896010.tif 000003
【図３】
0004896010.tif 000004
【図４】
0004896010.tif 000005
【図５】
0004896010.tif 000006
【図６】
0004896010.tif 000007
【図７】
0004896010.tif 000008
【図８】
0004896010.tif 000009
【図９】
0004896010.tif 000010
【図１０】
0004896010.tif 000011
【図１１】
0004896010.tif 000012
【図１２】
0004896010.tif 000013
【図１３】
0004896010.tif 000014
【図１４】
0004896010.tif 000015