(57)【要約】【課題】画素回路内の過渡現象によらず正確な閾値補正動作を可能とする。【解決手段】閾値補正用の基準電位の供給期間を規定するドライブパルスであって、各供給期間の後端タイミングが閾値補正期間の後端タイミング以降に設定されたドライブパルスを画素アレイ部に供給する手法を提案する。これにより、アクティブマトリクス駆動方式により駆動制御される画素回路内の過渡現象にかかわらず、閾値補正動作の確実性を確保する。【選択図】図１２
2009008840.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス駆動方式により各画素の発光状態を駆動制御する自発光型表示パネルの駆動制御方法であって、
閾値補正用の基準電位の供給期間を規定するドライブパルスであって、各供給期間の後端タイミングが閾値補正期間の後端タイミング以降に設定されたドライブパルスを画素アレイ部に供給する
ことを特徴とする自発光型表示パネルの駆動制御方法。
【請求項２】
アクティブマトリクス駆動方式により各画素の発光状態を駆動制御する自発光型表示パネルの駆動制御方法であって、
閾値補正用の基準電位の供給期間を規定するドライブパルスであって、その供給期間が閾値補正期間の全体を包含するように設定されたドライブパルスを画素アレイ部に供給する
ことを特徴とする自発光型表示パネルの駆動制御方法。
【請求項３】
アクティブマトリクス駆動方式により発光状態が駆動制御される表示画素がマトリクス状に配列された画素アレイ部と、
閾値補正用の基準電位の供給期間を規定するドライブパルスであって、各供給期間の後端タイミングが閾値補正期間の後端タイミング以降に設定されたドライブパルスを前記画素アレイ部に供給する駆動回路と
を有することを特徴とする自発光型表示パネル。
【請求項４】
アクティブマトリクス駆動方式により発光状態が駆動制御される表示画素がマトリクス状に配列された画素アレイ部と、
閾値補正用の基準電位の供給期間を規定するドライブパルスであって、その供給期間が閾値補正期間の全体を包含するように設定されたドライブパルスを画素アレイ部に供給する駆動回路と
を有することを特徴とする自発光型表示パネル。
【請求項５】
アクティブマトリクス駆動方式により発光状態が駆動制御される表示画素がマトリクス状に配列された画素アレイ部と、
閾値補正用の基準電位の供給期間を規定するドライブパルスであって、各供給期間の後端タイミングが閾値補正期間の後端タイミング以降に設定されたドライブパルスを前記画素アレイ部に供給する駆動回路と、
システム制御部と、
前記システム制御部に対する操作入力部と
を有することを特徴とする電子機器。
【請求項６】
アクティブマトリクス駆動方式により発光状態が駆動制御される表示画素がマトリクス状に配列された画素アレイ部と、
閾値補正用の基準電位の供給期間を規定するドライブパルスであって、その供給期間が閾値補正期間の全体を包含するように設定されたドライブパルスを画素アレイ部に供給する駆動回路と、
システム制御部と、
前記システム制御部に対する操作入力部と
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、アクティブマトリクス駆動方式に対応する自発光表示パネルの駆動技術に関する。なお発明は、自発光型表示パネルの駆動制御方法、自発光表示パネル及び電子機器としての側面を有する。
【背景技術】
【０００２】
有機ＥＬ（Electro Luminescence）素子は、印加された電圧を光として再放出する特性（すなわち、エレクトロルミネッセンス現象）を有している。近年、この有機ＥＬ素子をパネル面上にマトリクス状に配置した自発光型表示パネルの開発が盛んに行われている。
【０００３】
その主な理由は、有機ＥＬ素子を用いた表示パネルは、低消費電力であるのに加え、軽量化や薄膜化が容易であるためである。また、有機ＥＬ素子を用いた表示パネルは、応答速度が数μ秒程度と高速であり、動画表示時にも残像が発生し難いことも有力な理由の一つとなっている。
【０００４】
ところで、有機ＥＬ素子を用いた表示パネルの駆動方式には、パッシブマトリクス方式とアクティブマトリクス駆動方式がある。昨今では、有機ＥＬ素子の駆動に駆動トランジスタを使用するアクティブマトリクス駆動型の表示パネルの開発が盛んである。
【０００５】
因みに、アクティブマトリクス駆動型の表示パネルに関する文献には以下に示すものがある。
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−０２９７９１号公報
【特許文献４】特開２００４−０９３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、アクティブマトリクス駆動方式型の表示パネルには、駆動トランジスタの閾値電圧や移動度の製造バラツキが光輝ムラとして現れ易い問題がある。
このため、これらの特性変動を補正して発光輝度を均一化する技術の確立が求められており、閾値電圧の補正技術も多数提案されている。しかし、現状の補正技術には補正効果の安定性に問題がある。
【課題を解決するための手段】
【０００７】
そこで、発明者らは、アクティブマトリクス駆動方式により各画素の発光状態を駆動制御する自発光型表示パネルの閾値補正動作の確実性を高めるべく、閾値補正用の基準電位の供給期間を規定するドライブパルスであって、各供給期間の後端タイミングが閾値補正期間の後端タイミング以降に設定されたドライブパルスを画素アレイ部に供給する手法を提案する。
【発明の効果】
【０００８】
発明者らの提案する発明の場合、閾値補正に関連するドライブパルスの波形劣化が過渡現象の影響で変動したとしても（すなわち、閾値補正期間が変動したとしても）、閾値補正期間中は閾値補正用の基準電位の供給が途絶えないようにできる。すなわち、閾値補正動作の確実なる実行を確保できる。
【発明を実施するための最良の形態】
【０００９】
以下、発明を、アクティブマトリクス駆動型の有機ＥＬディスプレイパネルの駆動制御に適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００１０】
（Ａ）基本回路及び基本動作
（Ａ−１）画素回路例
図１に、アクティブマトリクス駆動型の有機ＥＬパネルを構成する画素回路１の構造例を示す。なお、図１に示す画素構造は一例であり、発明は、様々な種類の回路構成に応用可能である。
【００１１】
図１に示す画素回路１は、２つのＮ型薄膜トランジスタＴ１及びＴ２で構成される。このうち、薄膜トランジスタＴ１は、画素データに対応する信号電圧Ｖｓｉｇの記憶容量Ｃ１への書き込みを制御するスイッチングトランジスタとして機能する。
【００１２】
一方、薄膜トランジスタＴ２は、記憶容量Ｃ１の保持電圧Ｖｇｓに応じた大きさの駆動電流Ｉｄを有機ＥＬ素子Ｄ１に供給する駆動トランジスタとして機能する。
【００１３】
画素回路１を構成する各薄膜トランジスタは、以下のように各信号線と接続される。まず、薄膜トランジスタＴ１のゲート電極は、信号線電位の書き込みタイミングを与える走査線３に接続される。また、薄膜トランジスタＴ１の一方の主電極は信号線５と接続され、他方の主電極は薄膜トランジスタＴ２のゲート電極と記憶容量Ｃ１の電極とそれぞれ接続される。
【００１４】
また、駆動トランジスタＴ２の一方の主電極は電源線７に接続され、他方の主電極は有機ＥＬ素子Ｄ１の陽極（アノード電極）と接続される。なお、有機ＥＬ素子Ｄ１の陰極（カソード電極）は接地線に接続される。
【００１５】
（Ａ−２）基本動作
図２に、画素回路１の基本的な駆動動作を示す。信号線電位の記憶容量Ｃ１へのサンプリング動作は、走査線３の電位（走査線電位）が高レベルの期間に実行される。この際、薄膜トランジスタＴ１はオン状態となり、記憶容量Ｃ１に信号線電位（信号電位Ｖｓｉｇ）を書き込む。
【００１６】
この信号線電位の書き込みにより、薄膜トランジスタＴ２のゲート電位Ｖｇが上昇を開始し、ドレイン電流Ｉｄの有機ＥＬ素子Ｄ１への供給が開始される。これに伴い、有機ＥＬ素子Ｄ１は発光を開始する。因みに、走査線３の電位が低レベルに遷移した後の発光輝度は、記憶容量Ｃ１の保持電圧Ｖｇｓの大きさに応じて決まる。この発光輝度は、次フレームまで維持される。
【００１７】
（Ａ−３）特性バラツキの影響
ところで、駆動トランジスタとしての薄膜トランジスタＴ２の閾値電圧や移動度は、製造プロセスのバラツキにより変動することが知られている。これらの特性バラツキが存在する場合、駆動トランジスタＴ２に同じ大きさの保持電圧Ｖｇｓを与えたとしても、同じ大きさのドレイン電流（駆動電流）Ｉｄを流すことができなくなる。すなわち、発光輝度にバラツキが生じる。
【００１８】
また、有機ＥＬ素子Ｄ１の経時的な特性変化により陽極電位も変動する。この陽極電位の変動は、薄膜トランジスタＴ２のゲート電極とソース電極間に保持される保持電圧の変動として作用する。結果的に、ドレイン電流（駆動電流）が変動する。
このように、特性バラツキや経時変化は発光輝度のバラツキとして出現し、画質を劣化させる。
【００１９】
（Ｂ）特性バラツキの補正動作
以下、特性バラツキの補正動作について説明する。
【００２０】
（Ｂ−１）パネル構造
図３に、アクティブマトリクス駆動型の有機ＥＬパネルの構造例を示す。図３に示す有機ＥＬパネル１１は、画素アレイ部１３とこれを駆動する駆動回路１５、１７、１９とで構成される。
【００２１】
画素アレイ部１３には、ｍ行分の走査線３（１）〜３（ｍ）と、ｎ列分の信号線５（１）〜５（ｎ）と、ｍ行分の電源線７（１）〜７（ｍ）が配置され、これらの交点位置に表示画素に対応する画素回路１３Ａが形成される。
【００２２】
駆動回路は、走査線スキャナ１５と、電源線スキャナ１７と、水平セレクタ１９とで構成される。走査線スキャナ１５は、走査線３（１）〜３（ｍ）に接続された薄膜トランジスタＴ１に線順次に制御信号を供給する回路デバイスである。この線順次走査により薄膜トランジスタＴ１の動作状態が行単位で制御される。
【００２３】
電源線スキャナ１７は、電源線７（１）〜７（ｍ）に接続された薄膜トランジスタＴ２に線順次に電源電圧を供給する回路デバイスである。この線順次走査により薄膜トランジスタＴ２の動作状態が行単位で制御される。電源線７（１）〜７（ｍ）には、第１の電位（高レベル）Ｖcc_Hと第２の電位（低レベル）Ｖcc_Lのいずれかが印加される。
【００２４】
水平セレクタ１９は、信号線５（１）〜５（ｎ）に映像信号に応じた信号電位Ｖｓｉｇ又は閾値補正用の基準電位Ｖｏを供給する回路デバイスである。信号電位Ｖｓｉｇと基準電位Ｖｏは、水平走査期間内に時分割に供給される。
【００２５】
図４に、画素回路１３Ａと駆動回路（走査線スキャナ１５、電源線スキャナ１７、水平セレクタ１９）との接続関係を示す。因みに、図４は、ｉ行ｊ列目に位置する画素回路１３Ａの接続関係を表している。
【００２６】
（Ｂ−２）駆動動作（タイミングチャート）
図５に、画素回路１３Ａに存在する特性バラツキの補正例を示す。図５に示す補正動作例では、薄膜トランジスタＴ２の閾値補正動作と移動度補正動作が１水平走査期間（１Ｈ）内に実行される。
【００２７】
なお図５は、時間軸を共通として走査線３（ｉ）、信号線５（ｊ）、電源線７（ｉ）の電位変化を表している。また、これら電位変化に伴う薄膜トランジスタＴ２のゲート電位Ｖｇの変化とソース電位Ｖｓの変化も示す。また図５は、電位変化の遷移を便宜的に（Ａ）〜（Ｈ）の８つの期間に区分して表している。
【００２８】
（ｉ）発光期間
期間（Ａ）では、有機ＥＬ素子Ｄ１が発光状態にある。この期間の後、線順次走査の新しいフィールドが開始される。
【００２９】
（ii）閾値補正準備期間
新しいフィールドが開始すると、期間（Ｂ）及び（Ｃ）に亘って閾値補正の準備が実行される。因みに、期間（Ｂ）において、電源線７の電位は、第２の電位Ｖcc_Lに切り替わる。
【００３０】
これに伴い、薄膜トランジスタＴ２のソース電位Ｖｓは、電源線の第２の電位Ｖcc_Lに近づくように推移する。勿論、薄膜トランジスタＴ２のゲート電位Ｖｇもソース電位Ｖｓに引きずられるように低下する。なお、薄膜トランジスタＴ２のゲート電位Ｖｇは、続く期間（Ｃ）に信号線５（ｊ）を通じて印加される基準電位Ｖｏに初期化される。
【００３１】
これらの初期化動作の実行により、記憶容量Ｃ１の保持電圧Ｖｇｓの初期化が完了する。すなわち、記憶容量Ｃ１の保持電圧Ｖｇｓは、薄膜トランジスタＴ２の閾値電圧Ｖthより大きい電圧（Ｖｏ−Ｖcc_L）に初期設定される。これが閾値補正の準備動作である。
【００３２】
（iii）閾値補正動作
この後、期間（Ｄ）について閾値補正動作が開始される。この期間（Ｄ）でも、ゲート電位Ｖｇには基準電位Ｖｏが与えられる。この状態で、電源線７の電位は第２の電位（低レベル）から第１の電位（高レベル）Ｖcc_Hに切り替わる。
【００３３】
結果的に、ドレイン電流Ｉｄは、記憶容量Ｃ１を通じて信号線５（ｊ）へと流れ、記憶容量Ｃ１の保持電圧Ｖｇｓを減少させる方向に作用する。なお、薄膜トランジスタＴ２のゲート電位Ｖｇは基準電位Ｖｏに固定されているので、保持電圧Ｖｇｓの低下と共に薄膜トランジスタＴ２のソース電位Ｖｓが上昇する。
【００３４】
なお、記憶容量Ｃ１の保持電圧Ｖｇｓの低下は、保持電圧Ｖｇｓが薄膜トランジスタＴ２の閾値電圧Ｖthに達して薄膜トランジスタＴ２を自動的にカットオフさせるまで継続する。かくして、記憶容量Ｃ１の保持電圧Ｖｇｓを、薄膜トランジスタＴ２に固有の閾値電圧Ｖthに設定する閾値補正動作が完了する。
【００３５】
（iv）信号電位の書き込みと移動度補正のための準備動作
閾値補正動作が完了すると、期間（Ｅ）及び（Ｆ）に亘って信号電位の書き込みと移動度補正のための準備動作が実行される。もっとも、この期間は省略も可能である。因みに、期間（Ｅ）では、走査線３の電位が低レベルに切り替えられ、信号線５（ｊ）から切り離される。これにより、薄膜トランジスタＴ２がフローティング状態に制御される。
【００３６】
また、期間（Ｆ）では、映像信号に対応する信号電位Ｖｓｉｇが信号線５（ｊ）に印加される。この期間（Ｆ）は、信号線５（ｊ）に寄生する容量成分の影響による信号線電位の立ち上がりの遅れを考慮している。この期間の存在により、次の期間（Ｇ）では、信号線電位が安定した状態で書き込みを開始できる。
【００３７】
（ｖ）信号電位の書き込み及び移動度の補正動作
期間（Ｇ）では、信号電位Ｖｓｉｇの書き込みと移動度の補正動作が実行される。すなわち、走査線７（ｉ）の信号電位が高レベルに切り替えられ、薄膜トランジスタＴ２のゲート電位Ｖｇに信号電位Ｖｓｉｇが印加される。この信号電位Ｖｓｉｇの印加に伴い、記憶容量Ｃ１の保持電圧ＶｇｓはＶｓｉｇ＋Ｖthに遷移する。このように、保持電圧Ｖｇｓは閾値電圧Ｖthよりも大きくなるので薄膜トランジスタＴ２はオン状態に切り替わる。
【００３８】
薄膜トランジスタＴ２がオン状態に切り替わると、ドレイン電流Ｉｄが有機ＥＬ素子Ｄ１に流れ始める。ただし、ドレイン電流Ｉｄの流れ始めの段階では、有機ＥＬ素子Ｄ１は未だカットオフ状態（ハイインピーダンス）にある。このため、ドレイン電流Ｉｄは、有機ＥＬ素子Ｄ１に寄生する容量を充電するように流れる。
【００３９】
この寄生容量の充電電圧ΔＶだけ、有機ＥＬ素子Ｄ１の陽極電位（すなわち、薄膜トランジスタＴ２のソース電位Ｖｓ）は上昇する。そして、この充電電圧ΔＶだけ記憶容量Ｃ１の保持電圧Ｖｇｓは低下する。すなわち、保持電圧Ｖｇｓは、Ｖｓｉｇ＋Ｖth−ΔＶに変化する。このように、寄生容量Ｃ２の充電電圧ΔＶだけ保持電圧Ｖｇｓが補正される動作が移動度の補正動作に対応する。
【００４０】
一連のブートストラップ動作により、薄膜トランジスタＴ２のゲート電位Ｖｇは、ソース電位Ｖｓの上昇量と同じだけ（厳密には、ソース電位Ｖｓの上昇量にゲイン（＜１）を乗算した値だけ）上昇する。
【００４１】
（vi）発光期間
期間（Ｈ）では、走査線７（ｉ）の電位が低レベルに変更され、薄膜トランジスタＴ２のゲート電位Ｖｇがフローティング状態になる。このとき、薄膜トランジスタＴ２は、移動度補正後の保持電圧Ｖｇｓ（＝Ｖｓｉｇ＋Ｖth−ΔＶ）に相当するドレイン電流Ｉｄを有機ＥＬ素子Ｄ１に供給する。
【００４２】
これにより、有機ＥＬ素子Ｄ１は発光を開始する。この際、有機ＥＬ素子Ｄ１の両電極間にはドレイン電流Ｉｄの大きさに応じた電圧Ｖｅｌが発生し、陽極電位（薄膜トランジスタＴ２のソース電位Ｖｓ）が上昇する。
この電圧上昇に伴い、薄膜トランジスタＴ２のゲート電位Ｖｇは、発光電圧Ｖｅｌだけ（厳密には、ソース電位Ｖｓの上昇量にゲイン（＜１）を乗算した値だけ）上昇する。
【００４３】
（Ｂ−２）補正動作に対応する画素回路内の接続状態の変化
ここでは、図５の各期間に対応する画素回路１３Ａの接続状態の変化を示す。ここでは、対応する期間と同じ符号を図番に付して示す。すなわち、図６Ａ〜図６Ｈを用いて説明する。なお、図６Ａ〜図６Ｈにおいては、薄膜トランジスタＴ１をスイッチとして表記すると共に、有機ＥＬ素子Ｄ１に寄生する容量Ｃ２を破線にて明示的に表記する。
【００４４】
（ｉ）発光期間
図６Ａは、図５の期間（Ａ）の動作状態に対応する内部状態を示す。発光期間である期間（Ａ）では、電源線７（ｉ）に第１の電位Ｖcc_Hが印加される。このとき、薄膜トランジスタＴ２は、記憶容量Ｃ１の保持電圧Ｖｇｓ（＞Ｖth）に対応するドレイン電流Ｉｄを有機ＥＬ素子Ｄ１に供給する。有機ＥＬ素子Ｄ１の発光状態は期間（Ａ）の終了まで継続する。
【００４５】
（ii）閾値補正準備期間
図６Ｂは、図５の期間（Ｂ）の動作状態に対応する内部状態を示す。期間（Ｂ）において、電源線７（ｉ）の電位は、第１の電位Ｖcc_Hから第２の電位Ｖcc_Lに切り替え制御される。この切り替えにより、ドレイン電流Ｉｄの供給は遮断される。
【００４６】
結果的に、薄膜トランジスタＴ２のゲート電位Ｖｇとソース電位Ｖｓは、有機ＥＬ素子Ｄ１の発光電圧Ｖｅｌの低下に連動して推移する。そして、ソース電位Ｖｓは、電源線７（ｉ）に印加された第２の電位Ｖcc_Lとほぼ同じ電位にまで低下する。
【００４７】
図６Ｃは、図５の期間（Ｃ）の動作状態に対応する内部状態を示す。期間（Ｃ）において、走査線３（ｉ）の電位は高レベルに変化する。これにより、薄膜トランジスタＴ１がオン状態に制御され、薄膜トランジスタＴ２のゲート電位Ｖｇは、信号線５（ｊ）に印加された基準電位Ｖｏに設定される。
【００４８】
期間（Ｃ）の終了時、記憶容量Ｃ１の保持電圧Ｖｇｓは、薄膜トランジスタＴ２の閾値電圧Ｖthより大きい電圧に初期設定される。この結果、薄膜トランジスＴ２はオン動作する。なお、薄膜トランジスタＴ２のドレイン電流Ｉｄは、記憶容量Ｃ１の保持電圧Ｖｇｓの電荷を引き出すように流れる。
【００４９】
（iii）閾値補正動作
図６Ｄは、図５の期間（Ｄ）の動作状態に対応する内部状態を示す。期間（Ｄ）において、電源線７（ｉ）の電位は、第２の電位Ｖcc_Lから再び第１の電位Ｖcc_Hに遷移される。なお、薄膜トランジスタＴ１のオン状態は維持される。
【００５０】
結果的に、薄膜トランジスタＴ２のゲート電位Ｖｇは基準電位Ｖｏに維持されたまま、ソース電位Ｖｓだけが上昇を開始する。期間（Ｄ）の終了までのいずれかの時点で、記憶容量Ｃ１の保持電圧Ｖｇｓは閾値電圧Ｖthに達する。これにより、薄膜トランジスタＴ２はオフ動作する。この時点におけるソース電位Ｖｓは、ゲート電位Ｖｇ（＝Ｖｏ）よりも閾値電圧Ｖthだけ低い電位となる。
【００５１】
（iv）信号電位の書き込みと移動度の補正のための準備動作
図６Ｅは、図５の期間（Ｅ）の動作状態に対応する内部状態を示す。期間（Ｅ）において、走査線３（ｉ）の電位は低レベルに変化する。これにより、薄膜トランジスタＴ１がオフ状態に制御され、薄膜トランジスタＴ２のゲート電極はフローティング状態になる。
【００５２】
ただし、薄膜トランジスタＴ２のカットオフ状態は維持される。従って、ドレイン電流Ｉｄは流れない。
図６Ｆは、図５の期間（Ｆ）の動作状態に対応する内部状態を示す。期間（Ｆ）において、信号線５（ｊ）の電位が基準電位Ｖｏから信号電位Ｖｓｉｇに変化する。もっとも、薄膜トランジスタＴ１はオフ状態のままである。
【００５３】
（ｖ）信号電位の書き込み及び移動度の補正動作
図６Ｇは、図５の期間（Ｇ）の動作状態に対応する内部状態である。期間（Ｇ）において、走査線３（ｉ）の電位は高レベルに変化する。これにより、薄膜トランジスタＴ１がオン状態に制御され、薄膜トランジスタＴ２のゲート電位Ｖｇは信号電位Ｖｓｉｇに遷移する。
【００５４】
また、期間（Ｇ）において、電源線７（ｉ）が第１の電位Ｖcc_Hに変化する。結果的に、薄膜トランジスタＴ２がオン動作し、ドレイン電流Ｉｄが流れ始める。ただし、有機ＥＬ素子Ｄ１は、始めカットオフ状態（ハイインピーダンス状態）にある。このため、ドレイン電流Ｉｄは、有機ＥＬ素子Ｄ１に寄生する寄生容量Ｃ２に流れ込む。
【００５５】
寄生容量Ｃ２の充電に伴って薄膜トランジスタＴ２のソース電位Ｖｓが上昇を開始する。やがて、記憶容量Ｃ１の保持電圧Ｖｇｓは、Ｖｓｉｇ＋Ｖth−ΔＶとなる。このように、信号電位Ｖｓｉｇのサンプリングと充電電圧ΔＶによる補正とが並行して実行される。なお、信号電位Ｖｓｉｇが大きいほどドレイン電流Ｉｄも大きくなり、充電電圧ΔＶの絶対値も大きくなる。
【００５６】
これにより、発光輝度レベルに応じた移動度補正が可能となる。なお、信号電位Ｖｓｉｇ が一定の場合、薄膜トランジスタＴ２の移動度μが大きいほど、充電電圧ΔＶの絶対値も大きくなる。このことは、移動度μが大きいほど負帰還量が大きくなることを意味する。
【００５７】
（ｖ）信号電位の書き込み及び移動度の補正動作
図６Ｈは、図５の期間（Ｈ）の動作状態に対応する内部状態である。期間（Ｈ）において、走査線３（ｉ）の電位は再び低レベルに変化する。これにより、薄膜トランジスタＴ１がオフ状態に制御され、薄膜トランジスタＴ２のゲート電極はフローティング状態になる。
【００５８】
なお、電源線７（ｉ）の電位は第１の電位Ｖcc_HHに維持されるので、記憶容量Ｃ１の保持電圧Ｖｇｓ（＝Ｖｓｉｇ＋Ｖth−ΔＶ）に応じたドレイン電流Ｉｄが有機ＥＬ素子Ｄ１に継続的に供給される。このドレイン電流Ｉｄの供給により有機ＥＬ素子Ｄ１は発光を始める。同時に、有機ＥＬ素子Ｄ１の両極間にはドレイン電流Ｉｄの大きさに応じた発光電圧Ｖｅｌが発生する。
【００５９】
すなわち、薄膜トランジスタＴ２のソース電位Ｖｓが上昇する。このブートストラップ動作に伴い、ソース電位Ｖｓの上昇分と同じだけゲート電位Ｖｇも上昇する。かくして、記憶容量Ｃ１には、ブートストラップ動作前とほぼ同じ保持電圧Ｖｇｓ（＝Ｖｓｉｇ＋Ｖth−ΔＶ）が保持される。結果的に、移動度補正済みのドレイン電流Ｉｄによる発光動作が継続される。
【００６０】
（Ｂ−３）補正動作の効果
ここでは、補正動作の効果を確認する。
図７に、薄膜トランジスタＴ２の電流電圧特性を示す。特に、薄膜トランジスタＴ２が飽和領域で動作しているときのドレイン電流Ｉｄは、下記式により与えられる。
Ｉｄ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃox・（Ｖｇｓ−Ｖth）2          …（１）
【００６１】
ここで、μは移動度を示す。また、Ｗはゲート幅を示し、Ｌはゲート長を示す。さらに、Ｃoxは単位面積当たりのゲート酸化膜容量を示す。
このトランジスタ特性式から明らかなように、閾値電圧Ｖthが変動すると、保持電圧Ｖｇｓが一定であってもドレイン電流Ｉｄの電流値が変動する。図７に、閾値補正と移動度補正のいずれもが実行されない場合の信号電圧Ｖｓｉｇとドレイン電流Ｉｄとの関係を示す。
【００６２】
ところが、前述した補正動作例の場合、発光時の保持容量Ｖｇｓは、Ｖｓｉｇ＋Ｖth−ΔＶで与えられる。従って、（１）式は以下のように表すことができる。
Ｉｄ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃox・（Ｖｓｉｇ−ΔＶ）2          …（２）
（２）式からは閾値電圧Ｖthが消えている。すなわち、前述した補正動作により、閾値電圧Ｖthに依存しないことが分かる。
【００６３】
このことは、画素回路１３Ａを構成する薄膜トランジスタＴ２の閾値電圧Ｖthにバラツキが存在したとしても、その影響がドレイン電流Ｉｄに現れないことを意味する。図８に、閾値補正のみを実行する場合の信号電圧Ｖｓｉｇとドレイン電流Ｉｄとの関係を示す。
【００６４】
ただし、移動度μが異なる画素では、信号電圧Ｖｓｉｇが同じでもドレイン電流Ｉｄが異なった値になる。図８の場合、画素Ａの方が画素Ｂよりも移動度μが大きい。このため、同じ信号電圧Ｖｓｉｇでも、画素Ａのドレイン電流Ｉｄが画素Ｂのドレイン電流Ｉｄよりも大きくなっている。しかし、同じ補正期間内に寄生容量Ｃ２に発生する充電電圧ΔＶは、移動度μに依存する。
【００６５】
すなわち、移動度μの大きい画素の充電電圧ΔＶの方が、移動度μの小さい画素の充電電圧ΔＶよりも大きくなる。（２）式において、充電電圧ΔＶはドレイン電流Ｉｄを減少させる方向に作用する。結果的に、ドレイン電流Ｉｄに現れる移動度μのバラツキの影響が抑制される。結果的に、図９に示すように、どの信号電圧Ｖｓｉｇに対しても同じドレイン電流Ｉｄが流れるようにできる。
【００６６】
（Ｃ）閾値補正が不完全に終わる場合
閾値補正動作は前述した通りであるが、画素回路１３Ａに寄生する抵抗成分や容量成分に起因する過渡現象（トランジェント）により駆動パルスの劣化は避け得ない。また、この過渡現象を想定して動作タイミングを外部から調整したとしても、画素内部の位相関係や過渡現象の影響量は常には変化する。このため、一部の画素回路においては、閾値補正動作が不完全に終わる可能性がある。
【００６７】
以下、閾値補正動作が不完全に終わる場合の発生原因を説明する。
図１０に、信号線５（ｊ）に基準電圧Ｖｏ又は信号電位Ｖｓｉｇを選択的に印加する駆動回路例を示す。また、図１１に、閾値補正用の基準電位Ｖｏの供給期間を規定するドライブパルスの波形例を示す。
【００６８】
図１０に示すように、信号線５（ｊ）は水平セレクタ１９内で２つに分岐されている。分岐線の一つは、スイッチとして機能する薄膜トランジスタＴ１１を介して信号電圧Ｖｓｉｇの供給線に接続され、残る分岐線の一つは、スイッチとして機能する薄膜トランジスタＴ１２を介して基準電位Ｖｏの供給線に接続される。
【００６９】
この２つのスイッチの開閉制御には、それぞれ対応するドライブパルスＳＥＬsig 及びＳＥＬofs が使用される。
ところで、既存の駆動技術では、信号線電位の書き込み期間に合わせて薄膜トランジスタＴ１２を閉（オン）制御する。すなわち、薄膜トランジスタＴ１の閉制御期間と同じタイミングで薄膜トランジスタＴ１２が閉制御される。
【００７０】
ところが、この駆動方法の場合には、寄生容量や寄生抵抗の影響により走査線電位が低電位側に推移するよりも先に基準電位Ｖｏを信号線５（ｊ）に印加する薄膜トランジスタＴ１２のドライブパルスＳＥＬofs が低電位側に遷移する可能性がある。
【００７１】
この場合、駆動トランジスタとして動作する薄膜トランジスタＴ２のゲート電位Ｖｇはハイインピーダンスとなり（ゲート電極がフローティング状態となり）、図１１に示すように、ソース電位Ｖｓの上昇に伴って基準電位Ｖｏより持ち上がってしまう。すなわち、閾値補正動作が不完全なまま終了してしまう。
【００７２】
（Ｄ）提案する駆動技術
（Ｄ−１）駆動信号例
そこで、発明者らは、基準電位Ｖｏを信号線５（ｊ）に印加する薄膜トランジスタＴ１２のオン期間を与えるドライブパルスＳＥＬofs の高電位期間を、走査線電位の高電位期間の全体を包含するように設定する方法を提案する。
【００７３】
図１２に、閾値補正用の基準電位Ｖｏの供給期間規定用に発明者らが提案するドライブパルスＳＥＬofs の波形例を示す。
図１２の場合、基準電位Ｖｏを信号線５（ｊ）に印加する薄膜トランジスタＴ１２のオン期間を与えるドライブパルスＳＥＬofs の高電位期間は、閾値補正期間だけでなく走査線電位の高電位期間の全体を包含する。
【００７４】
このため、走査線電位の波形やドライブパルスＳＥＬofs の波形に劣化が発生したとしても、図１２に示すように、駆動トランジスタとして動作する薄膜トランジスタＴ２のゲート電極を基準電位Ｖｏに接地し続けることができる。結果的に、閾値補正期間の全期間を補正動作に用いることができる。
【００７５】
（Ｄ−２）実装回路の構成例と駆動信号例
図１３に実装回路の構成例を示す。また図１４に、図１３に示す実装回路に対応する駆動信号例を示す。なお、図１３は、図３に示すパネル構造のうち信号線５（ｊ）を駆動する水平セレクタ１９の一部分に対応する。
【００７６】
信号線５（ｊ）に対して信号電位Ｖｓｉｇ又は基準電位Ｖｏを選択的に加えるために１つの信号線５（ｊ）から分岐した２つの分岐線にそれぞれスイッチを１つ配置する点は図１０で説明した回路構成と同じである。ただし、図１３に示す実装回路は、画素アレイ部１３内の３本の信号線５（j+1 ）〜５（j+3 ）を１本の信号線で時分割駆動する点が図１０と異なっている。
【００７７】
この駆動方式のため、信号電位供給用にはＣＭＯＳ構成のスイッチ２１（１）〜２１（３）を用意し、基準電位供給用にはＣＭＯＳ構成のスイッチ２３（１）〜２３（３）を用意する。なお、信号電位供給用のスイッチ２１の開閉制御は時分割で実行する必要がある。このため、スイッチ別に専用のドライブパルスＳＥＬｉ及びｘＳＥＬｉ（ｉ＝１，２，３）を用意する。ここで、ｘはＳＥＬｉと位相が反転関係にあることを意味する。
【００７８】
因みに、基準電位供給用のドライブパルスＳＥＬofs は、３つの信号線５（j+1 ）〜５（j+3 ）の全てに共通に接続される。従って、図１４に示すように、閾値補正期間は、３つの信号線５（j+1 ）〜５（j+3 ）の全てについて共通のタイミングで実行される。
【００７９】
この閾値補正期間の後、各信号線の信号電位書き込み期間兼移動度補正期間の実行前に、各信号線５（j+1 ）〜５（j+3 ）に対する信号電位Ｖｓｉｇのサンプリング処理が時分割で実行される。なお、このサンプリング処理の間、走査線電位は低電位値に制御されている。従って、ここでのサンプリング処理では、信号線５（ｊ）に寄生する十分大きな配線容量に信号電位Ｖｓｉｇを書き込む処理が実行される。
【００８０】
そして、全ての信号線５（ｊ）に対応する信号電位Ｖｓｉｇの書き込みが終了すると、薄膜トランジスタＴ１が閉（オン）制御され、信号線５（ｊ）と駆動トランジスタとして動作する薄膜トランジスタＴ２のゲート電極とが接続状態に制御される。これにより、信号電位Ｖｓｉｇの画素回路１３Ａの記憶容量Ｃ１への書き込みと、当該書き込みに伴う移動度補正とが実行されることになる。
【００８１】
（Ｅ）他の形態例
（Ｅ−１）閾値補正期間の配置及び実行回数
前述した形態例の説明では、基本的に１つの水平走査期間内に閾値補正期間から信号電位Ｖｓｉｇの書き込みまでの全ての処理を実行する場合を想定する。
【００８２】
しかし、表示パネルの大型化や縦長パネルの採用に伴い、１つの水平走査期間内に全ての処理を実行するのが厳しくなっている。
このような場合、閾値補正期間を複数の水平走査期間に跨るように配置することで、十分な閾値補正期間を確保する。
【００８３】
また、図１５に示すように、１つの水平走査期間に１回ずつ複数の水平走査期間に分割して閾値補正処理を実行しても良い。この場合、１回目よりは２回目、２回目よりは３回目の方が閾値補正期間の終了時における記憶容量Ｃ１の保持電圧Ｖｇｓは小さくなり、やがて保持電圧Ｖｇｓが薄膜トランジスタＴ２の閾値電圧Ｖthに達した時点で補正動作は終了する。
【００８４】
勿論、このように閾値補正期間を複数回に分割して実行する場合にも、基準電位Ｖｏの供給期間を規定するドライブパルスＳＥＬofs の高電位期間は、各閾値補正期間の全体を包含するように配置すれば良い。
【００８５】
（Ｅ−２）基準電位の他の供給期間例
前述した形態例の説明では、基準電位Ｖｏの供給期間を規定するドライブパルスＳＥＬofs
の高電位期間が、走査線電位の高電位期間の全体を全て包含するものとして説明した。
【００８６】
しかし、閾値補正期間は、閾値補正期間の全体を包含するように設定されていれば良い。前述した形態例の場合には、走査線電位の高電位期間と電源供給線の高電位期間が重なる設計期間の全体をドライブパルスＳＥＬofs の高電位期間が包含するように設定されていれば良い。なお、
【００８７】
ドライブパルスＳＥＬofs を高電位から低電位に切り換えるタイミング（基準電位Ｖｏの供給が停止されるタイミング）は、寄生成分による過渡現象を考慮して閾値補正期間の終了タイミングに対して十分なマージンを設定することが望ましい。
【００８８】
（Ｅ−３）製品例
（ａ）ドライブＩＣ
前述の説明では、画素アレイ部（有機ＥＬパネル）と駆動回路（データ線ドライバ、走査線ドライバ、カソード電位制御部等）とが１つの基体上に形成された有機ＥＬパネルモジュールについて説明した。
【００８９】
しかし、画素アレイ部と駆動回路部等とは別々に製造し、それぞれ独立した製品として流通することもできる。例えば、駆動回路はそれぞれ独立したドライブＩＣ（integrated circuit）として製造し、画素アレイ部とは独立に流通することもできる。
【００９０】
（ｂ）表示モジュール
前述した各形態例に係る有機ＥＬパネルモジュールは、図１６に示す外観構成のパネル有機ＥＬモジュール３１の形態で流通することもできる。
有機ＥＬパネルモジュール３１は、支持基板３５の表面に対向部３３を貼り合わせた構造を有している。
【００９１】
対向部３３は、ガラスその他の透明部材を基材とし、その表面にはカラーフィルタ、保護膜、遮光膜等が配置される。
なお、有機ＥＬパネルモジュール３１には、外部から支持基板３５に信号等を入出力するためのＦＰＣ（フレキシブルプリントサーキット）３７等が設けられていても良い。
【００９２】
（ｃ）電子機器
前述した形態例における有機ＥＬパネルモジュールは、電子機器に実装された商品形態でも流通される。
図１７に、電子機器４１の概念構成例を示す。電子機器４１は、前述した有機ＥＬパネルモジュール４３及びシステム制御部４５で構成される。システム制御部４５で実行される処理内容は、電子機器４１の商品形態により異なる。
【００９３】
なお、電子機器４１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
この種の電子機器４１には、例えばテレビジョン受像機が想定される。図１８に、テレビジョン受像機５１の外観例を示す。
【００９４】
テレビジョン受像機５１の筐体正面には、フロントパネル５３及びフィルターガラス５５等で構成される表示画面５７が配置される。表示画面５７の部分が、形態例で説明した有機ＥＬパネルモジュールに対応する。
【００９５】
また、この種の電子機器４１には、例えばデジタルカメラが想定される。図１９に、デジタルカメラ６１の外観例を示す。図１９（Ａ）が正面側（被写体側）の外観例であり、図１９（Ｂ）が背面側（撮影者側）の外観例である。
【００９６】
デジタルカメラ６１は、保護カバー６３、撮像レンズ部６５、表示画面６７、コントロールスイッチ６９及びシャッターボタン７１で構成される。このうち、表示画面６７の部分が、形態例で説明した有機ＥＬパネルモジュールに対応する。
【００９７】
また、この種の電子機器４１には、例えばビデオカメラが想定される。図２０に、ビデオカメラ８１の外観例を示す。
ビデオカメラ８１は、本体８３の前方に被写体を撮像する撮像レンズ８５、撮影のスタート／ストップスイッチ８７及び表示画面８９で構成される。このうち、表示画面８９の部分が、形態例で説明した有機ＥＬパネルモジュールに対応する。
【００９８】
また、この種の電子機器４１には、例えば携帯端末装置が想定される。図２１に、携帯端末装置としての携帯電話機９１の外観例を示す。図２１に示す携帯電話機９１は折りたたみ式であり、図２１（Ａ）が筐体を開いた状態の外観例であり、図２１（Ｂ）が筐体を折りたたんだ状態の外観例である。
【００９９】
携帯電話機９１は、上側筐体９３、下側筐体９５、連結部（この例ではヒンジ部）９７、表示画面９９、補助表示画面１０１、ピクチャーライト１０３及び撮像レンズ１０５で構成される。このうち、表示画面９９及び補助表示画面１０１の部分が、形態例で説明した有機ＥＬパネルモジュールに対応する。
【０１００】
また、この種の電子機器４１には、例えばコンピュータが想定される。図２２に、ノート型コンピュータ１１１の外観例を示す。
ノート型コンピュータ１１１は、下型筐体１１３、上側筐体１１５、キーボード１１７及び表示画面１１９で構成される。このうち、表示画面１１９の部分が、形態例で説明した有機ＥＬパネルモジュールに対応する。
【０１０１】
これらの他、電子機器４１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【０１０２】
（Ｅ−４）他の表示デバイス例
形態例の説明においては、有機ＥＬパネルモジュールの閾値補正期間を制御する場合について説明した。
しかし、前述した閾値補正機能は、その他の自発光表示装置に対しても適用することができる。例えば無機ＥＬディスプレイ装置、ＬＥＤを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。
【０１０３】
（Ｅ−５）制御デバイス構成
前述した形態例の説明では、カソード電位制御機能をハードウェア的に実現する場合について説明した。
しかし、カソード電位制御機能の一部は、ソフトウェア処理により実現しても良い。
【０１０４】
（Ｅ−６）他の回路構成
前述した形態例の説明では、画素回路が２つの薄膜トランジスタで構成される場合について説明した。
しかし、前述した閾値補正機能は、３つ以上の薄膜トランジスタで構成される画素回路にも応用できる。
【０１０５】
また、前述した形態例の説明では、画素回路を構成する駆動トランジスタがＮチャネル型の薄膜トランジスタの場合について説明した。
しかし、図２３に示すように、駆動トランジスタがＰチャネル型の薄膜トランジスタの場合にも適用できる。
【０１０６】
（Ｅ−７）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【０１０７】
【図１】アクティブマトリクス駆動型の有機ＥＬパネルを構成する画素回路例を示す図である。
【図２】画素回路の駆動信号例を示す図である。
【図３】アクティブマトリクス駆動型の有機ＥＬパネルの機能構造を説明する図である。
【図４】画素回路と駆動回路との接続関係を説明する図である。
【図５】閾値補正機能付の駆動制御例を示す図である。
【図６Ａ】図５の期間（Ａ）に対応する動作状態を示す図である。
【図６Ｂ】図５の期間（Ｂ）に対応する動作状態を示す図である。
【図６Ｃ】図５の期間（Ｃ）に対応する動作状態を示す図である。
【図６Ｄ】図５の期間（Ｄ）に対応する動作状態を示す図である。
【図６Ｅ】図５の期間（Ｅ）に対応する動作状態を示す図である。
【図６Ｆ】図５の期間（Ｆ）に対応する動作状態を示す図である。
【図６Ｇ】図５の期間（Ｇ）に対応する動作状態を示す図である。
【図６Ｈ】図５の期間（Ｈ）に対応する動作状態を示す図である。
【図７】特性バラツキを有する駆動トランジスタの電流電圧特性を示す図である。
【図８】閾値補正を行った駆動トランジスタの電流電圧特性を示す図である。
【図９】閾値補正と移動度補正を行った駆動トランジスタの電流電圧特性を示す図である。
【図１０】信号線の駆動回路例を示す図である。
【図１１】閾値補正動作が不完全に終わる場合の動作例を説明する図である。
【図１２】発明者らの提案する閾値補正用の駆動動作例を説明する図である。
【図１３】信号線駆動回路の実装例を示す図である。
【図１４】図１３に示す信号線駆動回路を用いる場合の駆動制御例を示す図である。
【図１５】他の駆動制御例を示す図である。
【図１６】有機ＥＬパネルモジュールの回路構成を示す図である。
【図１７】電子機器の機能構成例を示す図である。
【図１８】電子機器の商品例を示す図である。
【図１９】電子機器の商品例を示す図である。
【図２０】電子機器の商品例を示す図である。
【図２１】電子機器の商品例を示す図である。
【図２２】電子機器の商品例を示す図である。
【図２３】他の画素回路例を示す図である。
【符号の説明】
【０１０８】
１          画素回路
３          信号線
５          走査線
７          電源線
１１        有機ＥＬパネル
１３        画素アレイ部
１５        走査線スキャナ
１７        電源線スキャナ
１９        水平セレクタ
【図１】
2009008840.tif 000003
【図２】
2009008840.tif 000004
【図３】
2009008840.tif 000005
【図４】
2009008840.tif 000006
【図５】
2009008840.tif 000007
【図６Ａ】
2009008840.tif 000008
【図６Ｂ】
2009008840.tif 000009
【図６Ｃ】
2009008840.tif 000010
【図６Ｄ】
2009008840.tif 000011
【図６Ｅ】
2009008840.tif 000012
【図６Ｆ】
2009008840.tif 000013
【図６Ｇ】
2009008840.tif 000014
【図６Ｈ】
2009008840.tif 000015
【図７】
2009008840.tif 000016
【図８】
2009008840.tif 000017
【図９】
2009008840.tif 000018
【図１０】
2009008840.tif 000019
【図１１】
2009008840.tif 000020
【図１２】
2009008840.tif 000021
【図１３】
2009008840.tif 000022
【図１４】
2009008840.tif 000023
【図１５】
2009008840.tif 000024
【図１６】
2009008840.tif 000025
【図１７】
2009008840.tif 000026
【図１８】
2009008840.tif 000027
【図１９】
2009008840.tif 000028
【図２０】
2009008840.tif 000029
【図２１】
2009008840.tif 000030
【図２２】
2009008840.tif 000031
【図２３】
2009008840.tif 000032