(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板上に順番に形成された第１の光吸収層、第１の第２導電型半導体層、第１の第１導電型半導体層、第２の光吸収層及び第２の第２導電型半導体層と、
前記第２の第２導電型半導体層に接続された第１の電極と、
前記半導体基板に接続された第２の電極と、
前記第１の第１導電型半導体層と前記第１の第２導電型半導体層を電気的に接続する第３の電極とを備え、
前記第１の第１導電型半導体層と前記第１の第２導電型半導体層は接して形成され、
前記第３の電極は、光信号を受光する受光領域の外側に形成され、外部との電気的接続が無く、外部からバイアス電圧が印加されない電極であることを特徴とする半導体受光素子。
【請求項２】
前記第２の第２導電型半導体層の面積は、前記第１の第２導電型半導体層の面積よりも小さいことを特徴とする請求項１に記載の半導体受光素子。
【請求項３】
前記第１の光吸収層と前記第２の光吸収層はバンドギャップが同じであることを特徴とする請求項１に記載の半導体受光素子。
【請求項４】
前記半導体基板と前記第１の光吸収層の間に、前記半導体基板側から順番に形成された第３の光吸収層、第３の第２導電型半導体層及び第２の第１導電型半導体層と、
前記第２の第１導電型半導体層と前記第３の第２導電型半導体層を電気的に接続する第４の電極とを更に備え、
前記第２の第１導電型半導体層と前記第３の第２導電型半導体層は接して形成され、
前記第４の電極は、前記受光領域の外側に形成され、外部との電気的接続が無く、外部からバイアス電圧が印加されない電極であることを特徴とする請求項１に記載の半導体受光素子。
【請求項５】
前記第１の第２導電型半導体層は、下部層と、前記第３の電極に接続された上部層とを有し、
前記上部層は前記下部層よりも前記第３の電極との接触抵抗が小さい物質からなることを特徴とする請求項１に記載の半導体受光素子。
【請求項６】
前記第１の第２導電型半導体層と前記第１の第１導電型半導体層の間に、前記第１の第２導電型半導体層と前記第１の第１導電型半導体層よりもキャリア濃度の低い半導体層を更に備えることを特徴とする請求項１に記載の半導体受光素子。
【請求項７】
前記第２の光吸収層のバンドギャップは、前記第１の光吸収層のバンドギャップよりも大きいことを特徴とする請求項１に記載の半導体受光素子。
【請求項８】
前記第３の電極と前記第２の電極の間に接続されたコンデンサを更に備えることを特徴とする請求項１に記載の半導体受光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、製造が容易で、受光感度が高く、外部からバイアス電圧を印加することなく高速動作することができる半導体受光素子に関するものである。
【背景技術】
【０００２】
光信号を受光して電流信号を得るためにフォトダイオード（ＰＤ）が用いられている。特に、高速で変調された光信号を受光して、高速で変調された電流信号を得るために、外部からＰＤに０．５Ｖ以上の逆バイアスを印加する必要がある。逆バイアスにより光吸収層が空乏化され、空乏層に電界がかかるため、電子と正孔を早く移動させることができる。また、空乏層が広がることにより、空乏層の厚みに反比例して電気容量が低下し、より高速動作が可能になる。  
【０００３】
【特許文献１】特開２０００−１６４９１６号公報
【特許文献２】特開昭６３−１２７５８６号公報
【特許文献３】特開昭６４−５９９６６号公報
【特許文献４】特開平４−２５２０８０号公報
【特許文献５】特開平４−２３００８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
光ファイバを伝搬してきた光信号をＰＤで光電変換して電気信号に変え、電力増幅器を介さないでそのまま電波として放出するアプリケーションがある。この場合、外部からＰＤに逆バイアスを印加するために給電ラインを設ける必要があった。ただし、外部から逆バイアス電圧を印加しなくとも高速動作するＰＤを用いれば、給電ラインを設ける必要はない。このような半導体受光素子として、２個のＰＤを積層し、一方のＰＤをバイアス発生に用いることが考えられる。
【０００５】
高速動作用としてではないが、２個以上のＰＤを積層する半導体受光素子が提案されている（例えば、特許文献１〜５参照）。特許文献１には、ｐｉｎｎｉｐ接合の半導体受光素子が記載されている。この半導体受光素子では、ｐｉｎ−ＰＤとｎｉｐ−ＰＤで発生する逆方向の電流が打ち消し合うため、高速動作に適さない。
【０００６】
特許文献２〜５には、ｐｉｎ接合を繰り返し積層した半導体受光素子が記載されている。しかし、積層したｐｉｎ接合とｐｉｎ接合の真中にできるｎｐ接合で直流電流の流れが阻害されるために、ＰＤが動作しない。そこで、特許文献４では、ｐｉｎ接合とｐｉｎ接合の間に、アモルファスシリコン、クロム、アルミニウム、ＩＴＯなどからなるオーミック層を挿入することが提案されている。しかし、光通信で用いられるＩｎＧａＡｓを吸収層とするｐｉｎ−ＰＤの積層構造の間に、上記のようなオーミック層を結晶成長することはできない。また、オーミック層を挿入できたとしても、オーミック層は光を通さず、抵抗が高いため、受光感度が低く、高速動作を実現することができない。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、その目的は、製造が容易で、受光感度が高く、外部からバイアス電圧を印加することなく高速動作することができる半導体受光素子を得るものである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体受光素子は、第１導電型の半導体基板と、半導体基板上に順番に形成された第１の光吸収層、第１の第２導電型半導体層、第１の第１導電型半導体層、第２の光吸収層及び第２の第２導電型半導体層と、第２の第２導電型半導体層に接続された第１の電極と、半導体基板に接続された第２の電極と、第１の第１導電型半導体層と第１の第２導電型半導体層を電気的に接続する第３の電極とを備え、前記第１の第１導電型半導体層と前記第１の第２導電型半導体層は接して形成され、第１の電極、第２の電極及び第３の電極はそれぞれ電気的に独立し、第３の電極は、受光領域の外側に形成され、外部との電気的接続が無く、外部からバイアス電圧が印加されない電極である。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【０００９】
本発明により、製造が容易で、受光感度が高く、外部からバイアス電圧を印加することなく高速動作することができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体受光素子を示す断面図である。ｎ型ＩｎＰ基板１１（第１導電型の半導体基板）上に、アンドープ（低キャリア濃度）のＩｎＧａＡｓ光吸収層１２（第１の光吸収層）、ｐ型ＩｎＰ層１３（第１の第２導電型半導体層）、ｎ型ＩｎＰ層１４（第１の第１導電型半導体層）、アンドープ（低キャリア濃度）のＩｎＧａＡｓ光吸収層１５（第２の光吸収層）、アンドープ（低キャリア濃度）のｎ型ＩｎＰ層１６が順番に形成されている。
【００１１】
光を受ける受光領域においてｎ型ＩｎＰ層１６の一部に、亜鉛などのｐ型ドーパントを選択的に拡散したｐ型領域１７（第２の第２導電型半導体層）が形成されている。このｐ型領域１７にアノード（ｐ側）電極１８（第１の電極）が接続され、ｎ型ＩｎＰ基板１１の下面にカソード（ｎ側）電極１９（第２の電極）が接続されている。ｎ型ＩｎＰ層１６上に、反射防止膜と表面保護膜を兼ねたＳｉＮなどの絶縁膜２０が形成されている。
【００１２】
ｎ型ＩｎＰ層１６からｎ型ＩｎＰ基板１１に到達するまで溝２１が形成されている。この溝２１は絶縁膜２０で覆われている。光信号を受光する受光領域の外側において、ｎ型ＩｎＰ層１６からｎ型ＩｎＰ層１４まで溝２２が形成されている。溝２２の底部において、金属電極２３（第３の電極）がｎ型ＩｎＰ層１４とｐ型ＩｎＰ層１３を電気的に接続している（オーミック接合部２４）。アノード電極１８、カソード電極１９及び金属電極２３は、直接に繋がっておらず、電気的に独立している。
【００１３】
図２は、図１の半導体受光素子の等価回路を示す図である。上部ＰＤと下部ＰＤが直列に接続されている。上部ＰＤは、ｐ型領域１７、ＩｎＧａＡｓ光吸収層１５及びｎ型ＩｎＰ層１４からなり、下部ＰＤは、ｐ型ＩｎＰ層１３、ＩｎＧａＡｓ光吸収層１２及びｎ型ＩｎＰ基板１１からなる。
【００１４】
光が上部ＰＤに入射するとＩｎＧａＡｓ光吸収層１５で吸収される。吸収されずに透過した光は下部ＰＤのＩｎＧａＡｓ光吸収層１２で吸収されて電流を発生する。下部ＰＤで発生した電流により、ＩｎＧａＡｓ光吸収層１２のビルトインポテンシャルに相当する＋０．７５Ｖの起電力を発生する。下部ＰＤから発生する光電流が上部ＰＤで発生する光電流より大きい場合、オーミック接合部２４が＋０．７５Ｖとなる。従って、上部ＰＤに０．７５Ｖの逆バイアス電圧が印加されて空乏層が広がるため、高速動作することができる。また、下部ＰＤが上部ＰＤにバイアス電圧を印加するＤＣ電源用ＰＤとして機能するため、外部からバイアス電圧を印加する必要が無い。
【００１５】
オーミック接合部２４では、ｐｉｎ−金属−ｐｉｎ接合となるため、直流電流が流れ易い。ただし、オーミック接合部２４を経由する電流パスは抵抗が高いため、高速動作には適さない。一方、ｎ型ＩｎＰ層１４とｐ型ＩｎＰ層１３からなるｎｐ接合は、電気容量が大きいコンデンサに相当し、直流電流は流れないが、高周波電流は容易に流れる。このため、高周波電流はｎｐ接合を流れ、直流電流は抵抗が高いオーミック接合部２４を流れる。このように、高周波電流の経路と直流電流の経路を分けたことで高速動作することができる。
【００１６】
また、金属電極２３は受光領域の外側に形成され、入射した光を遮らないため、高い受光感度を得ることができる。さらに、従来のようなオーミック層の結晶成長は困難であったが、金属電極２３の形成は簡単である。
【００１７】
また、ＤＣ電源用の下部ＰＤは、高周波の光信号入射時に変調信号電流を発生しないように、電気容量が大きいことが必要である。そこで、下部ＰＤのｐｎ接合径が高速動作用の上部ＰＤより大きくなるように、上部ＰＤのｐ型領域１７の面積を下部ＰＤのｐ型ＩｎＰ層１３の面積よりも小さくすることが望ましい。または、金属電極２３の面積を大きくして電極容量を増やすことが望ましい。
【００１８】
本実施の形態の半導体受光素子を動作条件によらず無バイアスで動作させるためには、常に下部ＰＤの発生電流が上部ＰＤの発生電流よりも多いことが必要である。そこで、上部ＰＤと下部ＰＤの吸収層を同じ組成の半導体材料にしてバンドギャップを同じにする。なぜなら、吸収層のバンドギャップが異なると吸収係数の波長依存性や温度依存性も異なるため、入射波長や使用温度の変化により両者の発生電流のバランスが崩れて上部ＰＤが高速動作しなくなるためである。
【００１９】
図３は、無バイアス電圧時の周波数応答特性の測定結果を示す図である。従来の１０Ｇｂｐｓ用ＰＤでは、バイアス電圧を印加した時は１０ＧＨｚ以上の遮断周波数（−３ｄＢになる周波数）が得られるが、無バイアス電圧時には１ＧＨｚ程度の遮断周波数しか得られない。一方、実施の形態１のＰＤでは、約１０ＧＨｚの遮断周波数が得られた。従って、外部からバイアス電圧を印加しなくても高速動作することができることが確認された。
【００２０】
図４は、量子効率の上部ＰＤの吸収層の厚み依存性を示す図である。下部ＰＤの光吸収層の厚みを３μｍとした。上部ＰＤの吸収層の厚みを増加させると、上部ＰＤの量子効率は増加する。しかし、上部ＰＤの吸収層厚みが増加すると光が遮られ、下部ＰＤの量子効率は減少する。上部ＰＤの量子効率が下部ＰＤの量子効率より高いと、十分な電流を下部ＰＤから上部ＰＤに供給できなくなる。従って、上部ＰＤの量子効率と下部ＰＤの量子効率がほぼ一致し、かつ下部ＰＤの量子効率が高くなるような上部ＰＤの吸収層の厚み（１μｍ近傍）が最適値である。
【００２１】
実施の形態２．
図５は、本発明の実施の形態２に係る半導体受光素子を示す断面図である。実施の形態１と異なる構成について説明する。
ｎ型ＩｎＰ基板１１とＩｎＧａＡｓ光吸収層１２の間に、ｎ型ＩｎＰ基板１１側から順番に、アンドープ（低キャリア濃度）のＩｎＧａＡｓ光吸収層１２´（第３の光吸収層）、ｐ型ＩｎＰ層１３´（第３の第２導電型半導体層）及びｎ型ＩｎＰ層１４´（第２の第１導電型半導体層）が形成されている。
【００２２】
受光領域の外側において、ｎ型ＩｎＰ層１６からｎ型ＩｎＰ層１４´まで溝２２´が形成されている。溝２２´の底部において、金属電極２３´（第４の電極）がｎ型ＩｎＰ層１４´とｐ型ＩｎＰ層１３´を電気的に接続している（オーミック接合部２４´）。アノード電極１８、カソード電極１９及び金属電極２３，２３´は、直接に繋がっておらず、電気的に独立している。
【００２３】
図６は、図５の半導体受光素子の等価回路を示す図である。上部ＰＤ、第１下部ＰＤ及び第２下部ＰＤの３つのＰＤが直列に接続されている。上部ＰＤは、ｐ型領域１７、ＩｎＧａＡｓ光吸収層１５及びｎ型ＩｎＰ層１４からなり、第１下部ＰＤは、ｐ型ＩｎＰ層１３、ＩｎＧａＡｓ光吸収層１２及びｎ型ＩｎＰ層１４´からなり、第２下部ＰＤは、ｐ型ＩｎＰ層１３´、ＩｎＧａＡｓ光吸収層１２´及びｎ型ＩｎＰ基板１１からなる。
【００２４】
光が上部ＰＤに入射するとＩｎＧａＡｓ光吸収層１５で吸収される。吸収されずに透過した光は第１及び第２下部ＰＤのＩｎＧａＡｓ光吸収層１２，１２´で吸収されて電流を発生する。第１及び第２下部ＰＤで発生した電流により、ＩｎＧａＡｓ光吸収層１２，１２´のビルトインポテンシャルの２倍に相当する１．５Ｖの起電力を発生する。第１及び第２下部ＰＤから発生する光電流が上部ＰＤで発生する光電流より大きい場合、オーミック接合部２４が＋１．５Ｖとなる。従って、本実施の形態の半導体受光素子は、実施の形態１の半導体受光素子よりも高いバイアス電圧を上部ＰＤに印加することができる。その他、実施の形態１と同様の効果を得ることができる。
【００２５】
実施の形態３．
図７は、本発明の実施の形態３に係る半導体受光素子を示す断面図である。ｐ型ＩｎＰ層１３（下部層）とｎ型ＩｎＰ層１４の間にｐ型ＩｎＧａＡｓＰコンタクト層２５（上部層）が設けられている。その他の構成は実施の形態１の構成と同じである。
【００２６】
溝２２の底部において、金属電極２３がｎ型ＩｎＰ層１４とｐ型ＩｎＧａＡｓＰコンタクト層２５を電気的に接続している（オーミック接合部２４）。ｐ型ＩｎＧａＡｓＰコンタクト層２５は、ｐ型ＩｎＰ層１３よりも金属電極２３との接触抵抗が小さい物質からなる。このため、金属電極２３との接触抵抗を下げることができ、更なる高速動作が可能になる。また、ｐ型ＩｎＧａＡｓＰコンタクト層２５は、溝２２を形成する際のエッチングストッパ層としても機能し、下部ＰＤのｐ型ＩｎＰ層１３のシート抵抗を下げる機能もある。
【００２７】
また、ｐ型ＩｎＧａＡｓＰコンタクト層２５は、バンドギャップがｐ型ＩｎＰ層１３よりも小さいが入射光を吸収しない大きさの材料からなることが望ましい。ＩｎＧａＡｓＰの他に例えばＡｌＧａＩｎＡｓを用いてもよい。
【００２８】
実施の形態４．
図８は、本発明の実施の形態４に係る半導体受光素子を示す断面図である。ｐ型ＩｎＧａＡｓＰコンタクト層２５とｎ型ＩｎＰ層１４の間にアンドープ（低キャリア濃度）のＩｎＰ層２６（半導体層）を挿入している。その他の構成は実施の形態３の構成と同じである。
【００２９】
上部ＰＤと下部ＰＤを積層し、ｐ型ＩｎＧａＡｓＰコンタクト層２５とｎ型ＩｎＰ層１４が接するとお互いのドーパントが相互拡散し混ざり合うという問題が発生する。これに対し、アンドープのＩｎＰ層２６をスペーサ層として挿入することで、この相互拡散を防止することができる。このスペーサ層の材料として、ＩｎＰの他にＩｎＧａＡｓＰやＡｌＧａＩｎＡｓを用いてもよい。
【００３０】
実施の形態５．
図９は、本発明の実施の形態５に係る半導体受光素子を示す断面図である。ｎ型ＩｎＰ層及びｐ型領域１７の代わりにｐ型ＩｎＰ層２７を形成している。その他の構成は実施の形態１の構成と同じである。即ち、実施の形態１の上部ＰＤは選択拡散型ＰＤであるが、本実施の形態５の上部ＰＤはメサ型ＰＤである。これにより実施の形態１と同様の効果を得ることができる。
【００３１】
実施の形態６．
図１０は、本発明の実施の形態６に係る半導体受光素子を示す断面図である。ＩｎＧａＡｓ光吸収層１５の代わりに、アンドープ（低キャリア濃度）のＩｎＧａＡｓＰ光吸収層２８（第２の光吸収層）を形成している。ＩｎＧａＡｓＰ光吸収層２８のバンドギャップは１．４μｍ波長であり、ＩｎＧａＡｓ光吸収層１２のバンドギャップよりも大きい。その他の構成は実施の形態１の構成と同じである。
【００３２】
高周波信号として波長の短い光（例えば１．３μｍ波長）を入射し、下部ＰＤ用の光として波長の長い光（例えば１．５５μｍ波長）を入射する。この下部ＰＤ用の光は、上部ＰＤのＩｎＧａＡｓＰ光吸収層２８では吸収されない。従って、上部ＰＤの層厚を厚くして感度を増やしても、下部ＰＤ用の光を遮らない。
【００３３】
実施の形態７．
図１１は、本発明の実施の形態７に係る半導体受光素子を示す断面図である。ｎ型ＩｎＰ基板１１の下面に反射防止膜２９が形成されている。その他の構成は実施の形態１の構成と同じである。
【００３４】
この半導体受光素子はｎ型ＩｎＰ基板１１の下面から光を入射する。この場合も外部からバイアス電圧を印加することなく上部ＰＤを動かすことができる。下面から光を入射するとアノード電極１８からの反射光により、上部ＰＤの感度を高めることができる。
【００３５】
実施の形態８．
図１２は、本発明の実施の形態８に係る半導体受光素子を示す断面図である。半導体受光素子を台座３１上に搭載している。電極金属２３とチップコンデンサ３２（コンデンサ）はワイヤ３３により接続されている。即ち、カソード電極１９と金属電極２３の間にチップコンデンサ３２が接続されている。その他の構成は実施の形態１の構成と同じである。
【００３６】
このようにＤＣ電源用の下部ＰＤにコンデンサを並列接続することにより、入力光量が変動しても高速動作用の上部ＰＤに電流を安定に供給することができる。
【００３７】
実施の形態９．
図１３は、本発明の実施の形態９に係る半導体受光素子を示す断面図である。溝２１，２２の片側が削除されて、半導体積層構造が台形状に形成されている。その他の構成は実施の形態１の構成と同じである。これにより、細い溝がなくなるため、加工が容易になる。
【００３８】
実施の形態１０．
図１４は、本発明の実施の形態１０に係る半導体受光素子を示す断面図である。チップ端面に形成した反射防止膜３４が形成されている。その他の構成は実施の形態１の構成と同じである。
【００３９】
このように光をチップ端面から入射する導波路型ＰＤとすると、光の入射位置を変えることにより、上部ＰＤに結合する光量と下部ＰＤに結合する光の量を調整することができる。従って、ＤＣ電源用の下部ＰＤの発電量を最適な値に調整することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態１に係る半導体受光素子を示す断面図である。
【図２】図１の半導体受光素子の等価回路を示す図である。
【図３】無バイアス電圧時の周波数応答特性の測定結果を示す図である。
【図４】量子効率の上部ＰＤの吸収層の厚み依存性を示す図である。
【図５】本発明の実施の形態２に係る半導体受光素子を示す断面図である。
【図６】図５の半導体受光素子の等価回路を示す図である。
【図７】本発明の実施の形態３に係る半導体受光素子を示す断面図である。
【図８】本発明の実施の形態４に係る半導体受光素子を示す断面図である。
【図９】本発明の実施の形態５に係る半導体受光素子を示す断面図である。
【図１０】本発明の実施の形態６に係る半導体受光素子を示す断面図である。
【図１１】本発明の実施の形態７に係る半導体受光素子を示す断面図である。
【図１２】本発明の実施の形態８に係る半導体受光素子を示す断面図である。
【図１３】本発明の実施の形態９に係る半導体受光素子を示す断面図である
【図１４】本発明の実施の形態１０に係る半導体受光素子を示す断面図である。
【符号の説明】
【００４１】
１１  ｎ型ＩｎＰ基板（第１導電型の半導体基板）
１２  ＩｎＧａＡｓ光吸収層（第１の光吸収層）
１２´  ＩｎＧａＡｓ光吸収層（第３の光吸収層）
１３  ｐ型ＩｎＰ層（第１の第２導電型半導体層、下部層）
１３´  ｐ型ＩｎＰ層（第３の第２導電型半導体層）
１４  ｎ型ＩｎＰ層（第１の第１導電型半導体層）
１４´  ｎ型ＩｎＰ層（第２の第１導電型半導体層）
１５  ＩｎＧａＡｓ光吸収層（第２の光吸収層）
１７  ｐ型領域（第２の第２導電型半導体層）
１８  アノード電極（第１の電極）
１９  カソード電極（第２の電極）
２３  金属電極（第３の電極）
２３´  金属電極（第４の電極）
２５  ｐ型ＩｎＧａＡｓＰコンタクト層（上部層）
２６  ＩｎＰ層（半導体層）
２８  ＩｎＧａＡｓＰ光吸収層（第２の光吸収層）
３２  チップコンデンサ（コンデンサ）
【図１】
0005050925.tif 000002
【図２】
0005050925.tif 000003
【図３】
0005050925.tif 000004
【図４】
0005050925.tif 000005
【図５】
0005050925.tif 000006
【図６】
0005050925.tif 000007
【図７】
0005050925.tif 000008
【図８】
0005050925.tif 000009
【図９】
0005050925.tif 000010
【図１０】
0005050925.tif 000011
【図１１】
0005050925.tif 000012
【図１２】
0005050925.tif 000013
【図１３】
0005050925.tif 000014
【図１４】
0005050925.tif 000015