(57)【特許請求の範囲】
【請求項１】
入力電源と出力端子の間に接続された出力制御部と、第１の基準電圧と出力端子の電圧を検出する電圧検出回路の出力とを入力し前記出力制御部を制御するための制御信号を出力する誤差増幅器を有し、該制御信号によって前記出力制御部を制御して前記出力端子に定電圧を出力する定電圧電源回路であって、
前記出力制御部の出力負荷電流を検出する電流検出回路で検出された電流によって発生する電圧と第２の基準電圧との比較結果に基づいて前記制御信号を制御する第１の制御回路を具備し、前記電流検出回路で検出された電流によって発生する電圧が第２の基準電圧以上になったとき前記出力負荷電流を一定の値に制限する第１の電流制限回路と、
前記電流検出回路で検出された電流によって発生する電圧と前記電圧検出回路の出力を比較する第１の比較器と、該第１の比較器の出力により前記制御信号を制御する第２の制御回路とを具備し、出力電圧に応じて負荷電流を任意の値に制御する第２の電流制限回路とを備え、
該第２の電流制限回路は、第３の基準電圧と前記電圧検出回路の出力を比較する第２の比較器を有し、前記電圧検出回路の出力が第３の基準電圧以下になった時点で前記第２の比較器からの制御を実施して前記出力負荷電流を減少させていくことを特徴とする定電圧電源回路。
【請求項２】
前記第１の比較器は、オフセットを有していることを特徴とする請求項１に記載の定電圧電源回路。
【請求項３】
前記オフセットは、比較器を構成する対となる差動入力トランジスタのゲートサイズ（Ｗ／Ｌ）またはしきい値Ｖｔｈを互いに異ならせ、または異なる抵抗成分を挿入することにより、差動対の定数を変えることにより設定されることを特徴とする請求項２に記載の定電圧電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電流を所定値以下に制限する定電圧電源回路に関し、特に、出力短絡に対する保護機能を有する定電圧電源回路に関する。本発明は、電圧制御回路、過負荷保護回路、短絡保護回路などの回路に転用でき、携帯電話などの携帯用電子機器やパソコンなどの電源として有用である。
【背景技術】
【０００２】
出力電流を所定値以下に制限する定電圧電源回路としては、特公平７−７４９７６号公報「電圧制御回路」、特許第２７７３１５６号公報「定電圧保護装置」、特開平６−９５７５０号公報「電流制限回路」、実公平６−７３６８号公報「過負荷保護回路」、特開２０００−１３３７２１号公報「短絡保護回路」などが提案されており、図７（ａ）の垂下形，同図（ｂ）のフの字形，同図（ｃ）のフォールドバック形などの出力特性を持たせることにより過負荷時の出力トランジスタの破損を防止するようにしている。
【０００３】
ここで、フの字形の出力特性を有する電圧制御回路の一従来例を説明する。
図８は、特公平７−７４９７６号公報に開示されている電圧制御回路を示す図である。同図において、１は入力端子、２は制御用ＭＯＳ型トランジスタ、３は出力端子、４，５，８および１０は抵抗、６は増幅器、７は電源、９および１１はトランジスタ、１２は接続点である。
【０００４】
図８の電圧制御回路において、抵抗５の両端電圧と電源７の基準電圧Ｖｒｅｆが等しくなるように、増幅器６の出力が制御用ＭＯＳ型トランジスタ２のＯＮ抵抗を制御することによって、出力端子３の電圧を一定に保とうとし、定電圧電源として機能する。出力端子３が接地に短絡すると、制御用ＭＯＳ型トランジスタ２に大電流が流れ、トランジスタ９がオンし、接続点１２の電圧が降下してトランジスタ１１をオンする方向に向かわせる。これにより、制御用ＭＯＳ型トランジスタ２はオフする方向に向かい、結果的に、制御用ＭＯＳ型トランジスタ２に流れる電流は規制される。
【０００５】
図９は、このとき制御用ＭＯＳ型トランジスタ２に流れる電流すなわち出力端子３から取り出せる電流と出力電圧特性（いわゆるフの字形特性）を示す図であり、最大電流値から出力電流，出力電流ともに低下する。これはトランジスタ９のソースの電圧（出力端子３の電圧）とＩＣの基板の電位が異なることに起因している。
【０００６】
フの字形の特性のものは、定電流性負荷においては安定点が定電圧領域と過負荷保護領域の２点に存在し（図７（ｂ）参照）、起動時に出力電圧が過負荷保護領域の低い状態に留まってしまい、定電圧領域まで起動できない（後述する図１０（ａ）も参照のこと）。
【０００７】
なお、上述したように、過負荷時の出力トランジスタの破損を防止する方法として、フの字形の特性の他に、垂下形，フォールドバック形の出力特性を持たせる方法が知られているが、垂下形のものは垂下部分の電流値を高く設定すると短絡した場合の発熱が大きくなり保護が不充分になりやすく、フォールドバック形のものは２安定回路を用いているので当該保護回路が一旦機能すると、過負荷状態が解除されても、負荷を開放したりリセットスイッチを用いるなどによらなければ復帰できない。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そのために、上述した公開公報に開示されている如き様々な回路構成が提案されているが、これら従来のものは次のような問題を有していた。すなわち、
（ａ）過負荷に対する過電流制限機能と出力短絡に対する短絡電流制限機能を独立させてそれぞれ任意に設定することができないという問題があった。
【０００９】
（ｂ）従来の短絡保護のための単一の電流制限回路では、図１０（ａ）に示すように、定電流性負荷において安定点が過負荷保護域と低電圧域の２点存在し起動時等条件によっては出力電圧が過負荷保護域に保持され定電圧域まで起動できない場合があるという問題があった。
【００１０】
（ｃ）また、垂下形の過電流制限回路とフの字形あるいはフォールドバック形の短絡電流制限回路を組み合わせた回路も用いられることがあったが、この場合、入力電圧条件など外部の条件によってフの字形あるいはフォールドバック形の過電流制限値が、例えば図１０（ｂ）または図１０（ｃ）に示すように変化してしまい、垂下形の過電流制限回路が適正に動作せず所望の出力電流が得られないことがあるという問題があった。
【００１１】
（ｄ）さらに、短絡電流値が製造パラメータのばらつきにより変化するため、回路定数の補正が必要であり、短絡電流値を所望の値に調整することができないという問題があった。
【００１２】
本発明の目的は、上記問題点を解消することにあり、特に請求項１記載の発明は、過負荷に対する過電流制限機能と出力短絡に対する短絡電流制限機能を独立させてそれぞれ任意に設定でき、起動時の条件にかかわらず、出力電圧を定電圧域まで起動でき、入力電圧条件など外部の条件が変わってもフの字形あるいはフォールドバック形の過電流制限値を最適に調整でき、垂下形の過電流制限回路を適正に動作させ所望の出力電流を得ることができ、短絡電流値も最適な値に設定することが可能な定電圧電源回路を提供することを目的としている。
【課題を解決するための手段】
【００１３】
請求項１の発明は、入力電源と出力端子の間に接続された出力制御部と、第１の基準電圧と出力端子の電圧を検出する電圧検出回路の出力とを入力し前記出力制御部を制御するための制御信号を出力する誤差増幅器を有し、該制御信号によって前記出力制御部を制御して前記出力端子に定電圧を出力する定電圧電源回路であって、
前記出力制御部の出力負荷電流を検出する電流検出回路で検出された電流によって発生する電圧と第２の基準電圧との比較結果に基づいて前記制御信号を制御する第１の制御回路を具備し、前記電流検出回路で検出された電流によって発生する電圧が第２の基準電圧以上になったとき前記出力負荷電流を一定の値に制限する第１の電流制限回路と、
前記電流検出回路で検出された電流によって発生する電圧と前記電圧検出回路の出力を比較する第１の比較器と、該第１の比較器の出力により前記制御信号を制御する第２の制御回路とを具備し、出力電圧に応じて負荷電流を任意の値に制御する第２の電流制限回路とを備え、
該第２の電流制限回路は、第３の基準電圧と前記電圧検出回路の出力を比較する第２の比較器を有し、前記電圧検出回路の出力が第３の基準電圧以下になった時点で前記第２の比較器からの制御を実施して前記出力負荷電流を減少させていくことを特徴とする。
【００１４】
請求項２の発明は、前記第１の比較器は、オフセットを有していることを特徴とする。
【００１５】
請求項３の発明は、前記オフセットは、比較器を構成する対となる差動入力トランジスタのゲートサイズ（Ｗ／Ｌ）またはしきい値Ｖｔｈを互いに異ならせ、または異なる抵抗成分を挿入することにより、差動対の定数を変えることにより設定されることを特徴とする。
【発明の効果】
【００１９】
請求項１記載の本発明によれば、過負荷に対する過電流制限機能と出力短絡に対する短絡電流制限機能を独立させてそれぞれ任意に設定でき、起動時の条件にかかわらず、出力電圧を定電圧域まで起動でき、入力電圧条件など外部の条件が変わってもフの字形あるいはフォールドバック形の過電流制限値を最適に調整でき、垂下形の過電流制限回路を適正に動作させ所望の出力電流を得ることができ、短絡電流値も最適な値に設定することが可能な定電圧電源が実現できる。
【図面の簡単な説明】
【００２０】
【図１】本発明に係る定電圧電源回路の概要図である。
【図２】図１の定電圧電源回路の出力特性図である。
【図３】図１の具体的回路構成例を示す図である（出力トランジスタを本体のトランジスタ（ＭＯＳ）と同じ型ＭＯＳトランジスタを用いた場合）。
【図４】図１の具体的回路構成例を示す図である（出力トランジスタを本体のトランジスタ（ＭＯＳ）と同じ型ＭＯＳトランジスタを用いた場合）。
【図５】図１の具体的回路構成例を示す図である（出力トランジスタを本体のトランジスタ（ＭＯＳ）と異なるバイポーラＭＯＳトランジスタを用いた場合）。
【図６】図１の具体的回路構成例を示す図である（出力トランジスタを本体のトランジスタ（ＭＯＳ）と異なるバイポーラＭＯＳトランジスタを用いた場合）。
【図７】従来知られている過負荷時の出力トランジスタの破損を防止するための出力特性（垂下形，フの字形，フォールドバック形）を示す図である。
【図８】従来の電圧制御回路を示す図である。
【図９】図８の回路における出力端子から取り出せる電流と出力電圧特性（いわゆるフの字形特性）を示す図である。
【図１０】従来の問題点を説明するための出力特性図である。
【発明を実施するための形態】
【００２１】
（発明の概要）
以下、図面を用いて本発明の概略を説明する。
図１は、本発明に係る定電圧電源回路の概要図であり、Ａ１は誤差増幅器、Ａ２およびＡ４は比較器、Ａ３はオフセットを有する比較器、Ｃ１は電流検出回路、Ｃ２およびＣ４は制御回路、Ｃ３は電圧検出回路、Ｃ５は出力制御部（出力トランジスタ）を示している。制御回路Ｃ２がフォールドバック形電流制限用として、制御回路Ｃ４が垂下形電流制限用として働く。
【００２２】
図２は、図１の定電圧電源回路の出力特性図であり、（イ）の部分は定電圧状態の部分を示し、（ロ）の部分は出力電流が一定の値（Ｉｍ）を超えないように制御された状態の部分を示し、（ハ）の部分はフォールドバック状態の部分を示している。
【００２３】
図１の定電圧電源回路において、電流検出回路Ｃ１で出力端子ＶＯＵＴの出力電流に比例した電圧を検出し、この出力電流に比例した電圧と基準電圧Ｅ２とを比較器Ａ２で比較し、比較器Ａ２の出力により制御回路Ｃ４を介して出力制御部Ｃ５（出力トランジスタ）を制御して出力電圧を低下させ、負荷となる出力電流が一定の値（図２のＩｍ）を超えないようにする。これにより「過電流制限回路」を実現している。この状態が図２の（ロ）の出力電流が制限された部分である。
【００２４】
また、電流検出回路Ｃ１で出力端子ＶＯＵＴの出力電流に比例した電圧を検出し、この出力電流に比例した電圧と電圧検出回路Ｃ３で検出した出力端子ＶＯＵＴの出力電圧に比例した基準電圧とを、オフセットを持った比較器Ａ３に入力して比較する。出力電流が大きくなるにつれて出力電流に比例した電圧も大きくなり、比較器Ａ３のオフセット（α）と各々の電圧差がある関係になると、比較器Ａ３からの出力により制御回路Ｃ２を介して出力制御部Ｃ５（出力トランジスタ）を制御して出力電圧を減少させるように制御する。
【００２５】
さらにこの働きが進むと出力電圧に比例した基準電圧（後述するＶ６）が下がり急激に出力電流と出力電圧を減少させる。この状態が図２の（ハ）のフォールドバック形特性の部分である。これによりフォールドバック形特性を有する「短絡電流制限回路」を実現している。
【００２６】
このとき、比較器Ａ３のオフセット値により短絡時の電流値が決まる。このオフセット値は、差動入力トランジスタのゲートサイズＷ／Ｌやしきい値Ｖthを変えたり、その他抵抗成分を挿入するなどして差動対の定数を変えることにより任意に設定できる。さらに、出力電圧を検出する電圧検出回路Ｃ３からの出力により、所望の出力電圧以下になった時点で比較器Ａ４からの制御を実施する。これによりある出力電圧値までは、電流検出回路Ｃ１で出力電流に比例した電圧として検出された電圧と基準電圧とを比較器Ａ２で比較し出力電圧を減少させる「過電流制限回路」のみを動作させ、出力電圧がある電圧値まで下がった時点（図２のｔ点）から「短絡電流制限回路」の制御を有効にする。
【００２７】
（具体的構成例）
次に、図１の具体的回路構成例を説明する。
図３および図４は、図１の具体的回路構成例を示す図であり、図３では図１の構成部分との対応関係を示すために破線で囲むとともに対応する参照符号を示し、図４では図１の構成部分（素子）に説明のための参照符号を付してある。
【００２８】
図４において、基準電圧源Ｅ１、誤差増幅器Ａ１、出力トランジスタＭ８（図１の出力制御部Ｃ５に対応）、出力電圧設定用抵抗Ｒ５、Ｒ６からなる定電圧電源回路において、出力トランジスタＭ８にカレントミラー接続されたトランジスタＭ１およびトランジスタＭ２には、負荷電流に比例したある電流が流れる（負荷電流をモニタする）。この結果、まずトランジスタＭ１により電流Ｉ１が流れると、抵抗Ｒ１の両端に出力トランジスタＭ８の負荷電流に応じた電圧Ｖ１が発生する。
【００２９】
この電圧Ｖ１がトランジスタＭ３のしきい値電圧以上になるとトランジスタＭ３がオンになり電流Ｉ３が流れ出す。電流Ｉ３が流れ出すと抵抗Ｒ２の両端にＶ２が発生し、この電圧Ｖ２がトランジスタＭ６のしきい値電圧以上になるとトランジスタＭ６がオンになり出力トランジスタＭ８のゲート電圧を制御し出力電圧を低下させ負荷電流が一定の値を超えないように制御される。これにより垂下形の電流制限を実現することができる。
【００３０】
一方、同様にトランジスタＭ２により電流Ｉ２が抵抗Ｒ３に流れ、抵抗Ｒ３の両端に負荷電流に応じた電圧Ｖ３が発生する。この電圧Ｖ３と出力電圧に比例した電圧Ｖ６とが比較器Ａ３に入力される。ここで比較器Ａ３にオフセットα（差動入力トランジスタのゲートサイズ（Ｗ／Ｌ）やしきい値Ｖthを変えたり、その他抵抗成分を挿入するなどして差動対の定数を変えることなどによって設定される）を持たすことで「Ｖ３−α（オフセット電圧）＝電圧Ｖ６」となるように比較器Ａ３の出力がコントロールされる。
【００３１】
いま、過負荷状態になり「Ｖ３−α＞Ｖ６」となった時点で比較器Ａ３の出力によりトランジスタＭ５のゲート電圧が上昇し電圧Ｖ４が発生することによりトランジスタＭ７が動作し出力電圧を低下させ負荷電流を制限する。この状態よりさらに過負荷状態が継続されると電圧Ｖ６電圧の低下により比較器Ａ３による電圧Ｖ３に対する制御すべき電流値が低下していく。本回路の場合、図示のように電流値が低下するにつれて出力電圧も徐々に低下する。この状態が続くことによりフォールドバック形の電流制限が実現できる。
【００３２】
また、比較器Ａ３にオフセットを持たせておくことにより、出力電圧が０Ｖすなわち短絡状態においてオフセット電圧に応じた短絡電流値Ｉｓに相当する電流を流し続けることができる。このことにより、過負荷状態が解除された場合の出力電圧の復帰が容易に行える。
【００３３】
これら一連の動作を出力電圧を検出し所望の電圧以下のときにすなわち電圧Ｖ６がトランジスタＭ４のしきい値電圧以下になった時点（図中ｔ点）でトランジスタＭ４がオフしフォールドバック回路を動作させる。これにより、オフセット値の設定値αおよびトランジスタＭ４のしきい値Ｖthをどのような値を選択するかによって、所望の過負荷電流値（制限電流値）Ｉｍ、フォールドバック状態からの短絡電流値Ｉｓ、および制限電流値Ｉｍからフォールドバック形電流制限動作への切り替え点ｔ（電圧Ｖｔ）を独立して任意に決定することが可能となる。
【００３４】
このようにすることにより、垂下形の電流制限状態における電圧、すなわち定電圧値Ｖｍとフォールドバック形電流制限動作への切り替え点ｔとの電圧の間の差分（Ｖｍ−Ｖｔ）を任意に設定できるようになる。この差分（Ｖｍ−Ｖｔ）をある程度の大きさに設定することにより、電圧変動などによって瞬間的に過負荷状態になった場合にすぐフォールドバック動作に移行してしまうなどの不安定さを解消でき、所望の動作をする定電圧電源回路を設計しやすくなる。
【００３５】
上述した図４の定電圧電源回路は、出力トランジスタＭ８が本体のトランジスタと同様のＭＯＳトランジスタを使用したもので同一プロセスで製造できるため出力トランジスタを内蔵型とすることができる。
【００３６】
図５および図６は、出力トランジスタを本体のトランジスタ（ＭＯＳ）と異なるバイポーラトランジスタにして外付け構造とした具体的構成例である。
図５では図１の構成部分との対応関係を示すために破線で囲むとともに対応する参照符号を示し、図６では図１の構成部分（素子）に説明のための参照符号を付してある。
【００３７】
図６において、基準電圧源Ｅ１、誤差増幅器Ａ１、トランジスタＭ８、定電流源、出力トランジスタＱ１、出力電圧設定用抵抗Ｒ５、Ｒ６からなる定電圧回路において、トランジスタＭ８にカレントミラー接続されたトランジスタＭ１およびトランジスタＭ２には、出力トランジスタＱ１のベース電流に比例したある電流Ｉ１が流れる。
【００３８】
この結果、まずトランジスタＭ１に電流Ｉ１が流れると、抵抗Ｒ１の両端に該負荷電流に応じた電圧Ｖ１が発生する。この電圧Ｖ１がトランジスタＭ６のしきい値電圧以上になると誤差増幅器Ａ１の出力を制御することでトランジスタＭ８のゲート電圧を制御し出力電圧を低下させベース電流が一定の値を超えないように制御される。これにより垂下型の電流制限を実現することができる。
【００３９】
一方、同様にトランジスタＭ２により電流Ｉ２が抵抗Ｒ３に流れ、抵抗Ｒ３の両端に負荷電流に応じた電圧Ｖ３が発生する。このＶ３と出力電圧に比例した電圧Ｖ６（図では抵抗Ｒ６の両端の電圧）とが比較器Ａ３に入力される。ここで比較器Ａ３にオフセットを持たせておくことで「Ｖ３−α（オフセット電圧）＝Ｖ６」となるように比較器Ａ３の出力がコントロールされる。
【００４０】
いま、過負荷状態になり「Ｖ３−α＞Ｖ６」となった時点で比較器Ａ３の出力によりトランジスタＭ５のゲート電圧が上昇し、トランジスタＭ５がオンになって抵抗Ｒ４に電流が流れ、その両端に電圧Ｖ４が発生する。この電圧Ｖ４によりトランジスタＭ７が動作し誤差増幅器Ａ１の出力を制御することでトランジスタＭ８のゲート電圧を制御し、出力電圧を低下させて出力トランジスタＱ１のベース電流を制限する。
【００４１】
この状態よりさらに過負荷状態が継続されると、電圧Ｖ６の低下により比較器Ａ３による電圧Ｖ３に対する制御すべき電流値が低下していく。この状態が続くことによりフォールドバック型の電流制限が実現できる。
【００４２】
比較器Ａ３にオフセットを持たすことで出力電圧が０Ｖすなわち短絡状態においてオフセット電圧に応じた短絡電流Ｉｓを流し続けることができる。このことにより、過負荷状態が解除された場合の出力電圧の復帰が容易に行える。
【００４３】
これら一連の動作において、出力電圧を検出し所望の電圧以下のときにすなわち抵抗Ｒ６の両端の電圧Ｖ６がトランジスタＭ４のしきい値電圧以下になった時点でトランジスタＭ４がオフしフォールドバック回路を動作させることで、任意に過負荷電流値Ｉｍとフォールドバック状態からの短絡電流値Ｉｓを独立して決定することが可能となる。
【００４４】
なお、上記図３〜６の具体的回路構成はあくまでも例を示したにすぎず様々な変形が可能である。例えば、定電圧電源回路を構成するトランジスタ素子は、上記実施例に限らず、ＰｃｈとＮｃｈ、ＭＯＳ（ユニポーラ）とバイポーラの間でトランジスタ形式を適宜変更することも可能である。
【００４５】
本発明は、実質的に同一の構成で電圧制御回路、過負荷保護回路、短絡保護回路などの回路に転用でき、携帯電話、ＰＨＳ、ＰＤＡ、ノートパソコンなどの携帯用電子機器の電源として特に有用である。
【符号の説明】
【００４６】
Ａ１：誤差増幅器、
Ａ２，Ａ４：比較器、
Ａ３：オフセットを有する比較器、
Ｃ１：電流検出回路、
Ｃ２：，Ｃ４：制御回路、
Ｃ３：電圧検出回路、
Ｃ５：出力制御部（出力トランジスタ）、
Ｍ１〜Ｍ８：トランジスタ、
Ｑ１：出力トランジスタ。
【先行技術文献】
【特許文献】
【００４７】
【特許文献１】特公平７−７４９７６号公報
【特許文献２】特許第２７７３１５６号公報
【特許文献３】特開平６−９５７５０号公報
【特許文献４】実公平６−７３６８号公報
【特許文献５】特開２０００−１３３７２１号公報
【図１】
0004880007.tif 000002
【図２】
0004880007.tif 000003
【図３】
0004880007.tif 000004
【図４】
0004880007.tif 000005
【図５】
0004880007.tif 000006
【図６】
0004880007.tif 000007
【図７】
0004880007.tif 000008
【図８】
0004880007.tif 000009
【図９】
0004880007.tif 000010
【図１０】
0004880007.tif 000011