(57)【特許請求の範囲】
【請求項１】
入射光に応じて電荷を蓄積する光電変換素子と、
電荷を保持するフローティングディフュージョン部と、
前記光電変換素子に蓄積された電荷を前記フローティングディフュージョン部に転送する転送部と、
前記フローティングディフュージョン部に蓄積された電荷をリセットするリセット部と、
前記フローティングディフュージョン部の電位に応じた画素信号を出力する出力部と、を有する画素が２次元状に配列された画素部と、
前記出力部から出力された前記画素信号を保持する保持部と、を有する固体撮像装置の駆動方法であって、
第１のフレームにおいて、前記フローティングディフュージョン部の電位を、電源手段及び前記リセット部とで制御することにより画素を選択し、該選択した画素の前記画素信号を前記保持部に保持させる読み出し走査を第１の駆動モードで行い、
前記第１のフレームに続く第２のフレームにおいて、前記読み出し走査を前記第１の駆動モードとは異なる第２の駆動モードで行うとともに、
前記第１のフレームにおいて、前記光電変換素子に蓄積された電荷をリセットするリセット走査を、前記第２の駆動モードで開始し、前記第１のフレームにおいて前記第１の駆動モードで行う前記読み出し走査と並行して行い、
前記光電変換素子に蓄積された電荷をリセットする動作を、前記画素信号を前記保持部に保持させる動作とは重ねずに行うこと、
を特徴とする固体撮像装置の駆動方法。
【請求項２】
前記第１の駆動モードにおける水平同期期間の長さと、前記第２の駆動モードにおける水平同期期間の長さとを等しくするとともに、
前記水平同期期間の開始から前記画素信号を前記保持部に保持させる動作を行うまでの時間と、前記水平同期期間の開始から前記リセットする動作を行うまでの時間とを異ならせること
を特徴とする請求項１に記載の固体撮像装置の駆動方法。
【請求項３】
前記第１の駆動モードにおける１水平ブランキング期間は、前記第２の駆動モードにおける１水平ブランキング期間と等しい長さであることを特徴とする請求項１または２に記載の固体撮像装置の駆動方法。
【請求項４】
前記第１のフレームにおいて前記第２の駆動モードで開始される前記リセット走査では、前記第２のフレームにおいて前記第２の駆動モードで行われる前記読み出し走査で前記画素信号が前記保持部に保持される前記画素の光電変換素子に蓄積された電荷をリセットすること
を特徴とする請求項１乃至３のいずれかに記載の固体撮像装置の駆動方法。
【請求項５】
前記第２の駆動モードの前記リセット走査における前記光電変換素子に蓄積された電荷をリセットする動作を、
前記第１の駆動モードの前記読み出し走査における前記画素を選択する動作と同じ期間に行うこと
を特徴とする請求項１乃至４のいずれかに記載の固体撮像装置の駆動方法。
【請求項６】
入射光に応じて電荷を蓄積する光電変換素子と、
電荷を保持するフローティングディフュージョン部と、
前記光電変換素子に蓄積された電荷を前記フローティングディフュージョン部に転送する転送部と、
前記フローティングディフュージョン部に蓄積された電荷をリセットするリセット部と、
前記フローティングディフュージョン部の電位に応じた画素信号を出力する出力部と、を有する画素が２次元状に配列された画素部と、
前記出力部から出力された前記画素信号を保持する保持部と、
制御手段と、を有し、
該制御手段は、
第１のフレームにおいて、前記フローティングディフュージョン部の電位を電源手段及び前記リセット部とで制御することにより画素を選択し、該選択した画素の前記画素信号を前記保持部に保持させる読み出し走査を第１の駆動モードで行い、
前記第１のフレームに続く第２のフレームにおいて、前記読み出し走査を第２の駆動モードで行うとともに、
前記第１のフレームにおいて、前記光電変換素子に蓄積された電荷をリセットするリセット走査を、前記第２の駆動モードで開始し、前記第１のフレームにおいて前記第１の駆動モードで行う前記読み出し走査と並行して行い、
前記光電変換素子に蓄積された電荷をリセットする動作を、前記画素信号を前記保持部に保持させる動作とは重ねずに行うこと、
を特徴とする固体撮像装置。
【請求項７】
前記制御手段は、
前記第１の駆動モードにおける水平同期期間の長さと、前記第２の駆動モードにおける水平同期期間の長さとを等しくするとともに、
前記水平同期期間の開始から前記画素信号を前記保持部に保持させる動作を行うまでの時間と、前記水平同期期間の開始から前記リセットする動作を行うまでの時間とを異ならせること
を特徴とする請求項６に記載の固体撮像装置。
【請求項８】
前記第１の駆動モードにおける１水平ブランキング期間は、前記第２の駆動モードにおける１水平ブランキング期間と等しい長さであることを特徴とする請求項６または７に記載の固体撮像装置。
【請求項９】
前記第１のフレームにおいて前記第２の駆動モードで開始される前記リセット走査では、前記第２のフレームにおいて前記第２の駆動モードで行われる前記読み出し走査で前記画素信号が前記保持部に保持される前記画素の光電変換素子に蓄積された電荷をリセットすること
を特徴とする請求項６乃至８のいずれかに記載の固体撮像装置。
【請求項１０】
前記制御手段は、前記第２の駆動モードの前記リセット走査における前記光電変換素子に蓄積された電荷をリセットする動作を、
前記第１の駆動モードの前記読み出し走査における前記画素を選択する動作と同じ期間に行うこと
を特徴とする請求項６乃至９のいずれかに記載の固体撮像装置。
【請求項１１】
複数の前記光電変換素子が、それぞれ異なる前記転送部を介して前記フローティングディフュージョン部に接続されることを特徴とする請求項６乃至１０のいずれかに記載の固体撮像装置。
【請求項１２】
前記光電変換素子はフォトダイオードであり、
前記転送部、前記リセット部、及び前記出力部はそれぞれＭＯＳトランジスタであり、さらに、前記フローティングディフュージョン部は前記出力部のＭＯＳトランジスタのゲート端子に接続されていることを特徴とする請求項６乃至１１のいずれかに記載の固体撮像装置。
【請求項１３】
請求項６乃至１２のいずれかの固体撮像装置と、
前記画素部に像を形成する光学系と、
前記固体撮像装置から出力された信号を処理する信号処理部と、を備えることを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子カメラに使用される固体撮像装置、撮像システム、及び固体撮像装置の駆動方法に関する。
【背景技術】
【０００２】
電子ビデオカメラや電子スチルカメラには、増幅型ＭＯＳセンサと呼ばれる撮像装置が用いられている。近年、これらの撮像装置の高機能化に伴い、撮像領域のうち、所望の領域のみから信号を出力することで画像を拡大、あるいは縮小する、いわゆる電子ズーム機能を有する撮像装置が現れた。
【０００３】
電子ズーム機能を有する撮像装置として、特許文献１に開示された撮像装置がある。これは、動画撮影時に電子ズーム倍率を変更したとき、すなわち撮像装置の駆動モードを切り替えた場合であっても、蓄積時間の差が生ずることを防ぎ、出力画像の品位を保つことを目的としている。
【０００４】
一方、撮像装置に対しては低コスト化の要求が強く、撮像装置の小型化が求められている。撮像装置の小型化を実現するための技術として、１画素あたりにしめるトランジスタの面積を削減してフォトダイオードの面積を確保するために、特許文献２に開示されたいわゆる３トランジスタ構成の増幅型ＭＯＳセンサがある。
【特許文献１】特開２００７−７４０３２号公報
【特許文献２】特開２００３−４６８６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献２に開示された、選択ＭＯＳトランジスタを含まない３トランジスタ構成の増幅型ＭＯＳセンサは、フォトダイオード（ＰＤ）に蓄積された電荷をリセットするときに、リセットした電位に対応した電位が垂直出力線に現れてしまう。従って、リセット走査による選択行（以下読み出し行）においてＰＤに蓄積された電荷をリセットするタイミングと、読み出し走査による選択行のＰＤに蓄積された電荷を垂直出力線の後段に設けられた蓄積容量に読み出すタイミングとを同時にすることができない。
【０００６】
一方、特許文献１に開示された撮像装置では、読み出し行の走査とリセット行の走査とが重なることがないため、３トランジスタ構成の増幅型ＭＯＳセンサであっても電子ズーム倍率を変更することができる。
【０００７】
しかしながら、被写体の輝度などの撮影条件によっては蓄積時間をさまざまに変更する必要が生じる場合がある。たとえば被写体の輝度が低い場合には蓄積時間を長くすることが望ましいが、特許文献１に開示された撮像装置では、読み出し走査を終了してから出ないとリセット行走査が開始しないので、蓄積時間を調整できる範囲が限定される。さらに、フレームレートが高くなると、読み出し走査が終了してから次のフレームの読み出し走査が開始するまでの時間が短くなり、リセット行走査から読み出し走査までの間隔、すなわち蓄積時間として利用できる時間が短くなる。そのため、必要な蓄積時間を確保できなくなる事態が懸念される。また、駆動モードを切り替えた直後のフレームの蓄積時間が短くなることによる光量の不足を補うためにゲイン補正を行うと画質の低下を引き起こす。
【０００８】
本発明は、上述の問題に鑑みて、３トランジスタ構成の増幅型ＭＯＳセンサにおいて、駆動モードを切り替えても、蓄積時間を設定し得る時間の自由度を向上することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１の側面である固体撮像装置の駆動方法は、入射光に応じて電荷を蓄積する光電変換素子と、電荷を保持するフローティングディフュージョン部と、前記光電変換素子に蓄積された電荷を前記フローティングディフュージョン部に転送する転送部と、前記フローティングディフュージョン部に蓄積された電荷をリセットするリセット部と、前記フローティングディフュージョン部の電位に応じた画素信号を出力する出力部と、を有する画素が２次元状に配列された画素部と、前記出力部から出力された前記画素信号を保持する保持部と、を有する固体撮像装置の駆動方法であって、第１のフレームにおいて、前記フローティングディフュージョン部の電位を、電源手段及び前記リセット部とで制御することにより画素を選択し、該選択した画素の前記画素信号を前記保持部に保持させる読み出し走査を第１の駆動モードで行い、前記第１のフレームに続く第２のフレームにおいて、前記読み出し走査を前記第１の駆動モードとは異なる第２の駆動モードで行うとともに、前記第１のフレームにおいて、前記光電変換素子に蓄積された電荷をリセットするリセット走査を、前記第２の駆動モードで開始し、前記第１のフレームにおいて前記第１の駆動モードで行う前記読み出し走査と並行して行い、前記光電変換素子に蓄積された電荷をリセットする動作を、前記画素信号を前記保持部に保持させる動作とは重ねずに行うこと、を特徴とする。
【００１０】
また、本発明の第２の側面である固体撮像装置は、入射光に応じて電荷を蓄積する光電変換素子と、電荷を保持するフローティングディフュージョン部と、前記光電変換素子に蓄積された電荷を前記フローティングディフュージョン部に転送する転送部と、前記フローティングディフュージョン部に蓄積された電荷をリセットするリセット部と、前記フローティングディフュージョン部の電位に応じた画素信号を出力する出力部と、を有する画素が２次元状に配列された画素部と、前記出力部から出力された前記画素信号を保持する保持部と、制御手段と、を有し、該制御手段は、第１のフレームにおいて、前記フローティングディフュージョン部の電位を電源手段及び前記リセット部とで制御することにより画素を選択し、該選択した画素の前記画素信号を前記保持部に保持させる読み出し走査を第１の駆動モードで行い、前記第１のフレームに続く第２のフレームにおいて、前記読み出し走査を第２の駆動モードで行うとともに、前記第１のフレームにおいて、前記光電変換素子に蓄積された電荷をリセットするリセット走査を、前記第２の駆動モードで開始し、前記第１のフレームにおいて前記第１の駆動モードで行う前記読み出し走査と並行して行い、前記光電変換素子に蓄積された電荷をリセットする動作を、前記画素信号を前記保持部に保持させる動作とは重ねずに行うこと、を特徴とする。
【発明の効果】
【００１１】
本発明によれば、３トランジスタ構成の増幅型ＭＯＳセンサにおいて、駆動モードを切り替えても、蓄積時間を設定し得る時間の自由度を向上することができる。
【発明を実施するための最良の形態】
【００１２】
以下では図面を参照しながら本発明に関する実施形態を説明する。
【００１３】
（第１の実施形態）
図１に本発明の第１の実施形態にかかる固体撮像装置の構成例を示す。固体撮像装置１は、２次元状に配列された複数の画素１２１を有する画素部１２と、画素部１２の各画素を駆動するための制御信号を画素部１２に供給する垂直駆動部１４とを有する。固体撮像装置１はさらに、垂直出力線１２２を介して画素１２１と接続された保持部であるラインメモリ部１３１と、水平走査部１３２と、増幅器１３３と、タイミング生成部１５１と、通信部１５２と、を有する。そして垂直駆動部１４は電子シャッタ走査部１４１と読み出し行走査部１４２とを含む。ラインメモリ部１３１は、垂直駆動部１４から画素部１２に供給される制御信号に基づいて選択された１行の画素の各々から出力された信号を保持する。ラインメモリ部１３１に保持された信号は、水平走査部１３２によって順次増幅器１３３によって増幅されて出力される。またタイミング生成部１５１は、同期信号や、通信部１５２から入力される信号等に基づいて、垂直駆動部１４と、ラインメモリ部１３１と、水平走査部１３２とを駆動するためのパルスを生成する。ここではタイミング生成部１５１と垂直駆動部１４とを制御部とする。なお、タイミング生成部１５１は、画素部１２と同一の基板上に設けられていても良いし、画素部１２とは異なる基板上に設けられても良い。
【００１４】
図２は画素１２１の構成例を示す回路図である。図２において、１２１１は光電変換を行い、入射光に応じた電荷を蓄積する光電変換素子（フォトダイオード部、ＰＤ部）である。１２１５は、転送部である転送ＭＯＳトランジスタ１２１２を介して転送された電荷を保持するフローティングディフュージョン部（ＦＤ部）である。１２１３はＦＤ部１２１５の電圧を所定の電圧にリセットするリセットＭＯＳトランジスタである（リセット部）。１２１４は、ＦＤ部１２１５の電位に応じた信号をＶｏｕｔ端子から垂直出力線１２２に出力する増幅ＭＯＳトランジスタ（出力部）である。リセットＭＯＳトランジスタ１２１３のドレインおよび増幅ＭＯＳトランジスタ１２１４のドレインは、パルス状に供給する電圧を変えることができる電源電圧Ｖｃｃにそれぞれ接続されている。増幅ＭＯＳトランジスタ１２１４のソースは、不図示の電流源とでソースフォロワ回路を形成することにより、ゲート端子と接続されたＦＤ部１２１５の電位に応じた信号を出力することができる。
【００１５】
図３は、図１において画素１２１の構成として、図２の画素１２１を適用した場合の、画素部１２とラインメモリ部１３１との構成例を示す回路図である。１３１１〜１３１４は、ＣＴ転送スイッチＭＯＳトランジスタであり、その導通状態を制御することにより、垂直信号線１２２に出力された画素信号を後段にある容量ＣＴＳ１、ＣＴＳ２、ＣＴＮ１、ＣＴＮ２に選択的に保持させることができる。１３１５及び１３１６は加算スイッチＭＯＳトランジスタであり、共通の信号Ｐｖａｄｄによって制御される。Ｐｖａｄｄにより１３１５及び１３１６が導通状態になるとＣＴＮ１及びＣＴＮ２、そしてＣＴＳ１及びＣＴＳ２に保持された信号が加算（平均化）される。１３１７、１３１８は水平転送スイッチＭＯＳトランジスタであり、水平走査部からの信号を受けて導通すると、出力部１３３とラインメモリ部１３１とが導通し、信号が出力部１３３に入力される。
【００１６】
図４は、図３に示す回路構成例における画素部１２とラインメモリ部１３１とを駆動するパルスのタイミングチャートである。なお、ここでは簡単のために２行×２列のみを抜き出して示しているが、画素の数をこれに限定するものではない。
【００１７】
図４のタイミングチャートを用いて、本実施の形態における、画素部１２およびラインメモリ部１３１の駆動方法について説明する。
【００１８】
まず、Ｎ行とＮ＋１行で示される隣接する２行の画素からの信号を加算する２行加算駆動モードにおける、読み出し走査と、電子シャッタ走査、すなわちリセット行走査とを説明する。電子シャッタ走査では、少なくとも読み出し走査で読み出される行の画素に含まれるＰＤ部がリセットされる。ＰＤ部をリセットする動作を本発明においてはＰＤリセットとも称する。図４（ａ）が２行加算駆動モードにおける、読み出し動作のタイミングチャートであり、図４（ｂ）が電子シャッタ動作のタイミングチャートである。
【００１９】
水平同期信号ＨＤがタイミング生成部１５１に入力されると、読み出し行走査部１４２によってＮ行目が選択する動作が開始する。電源電圧ＶｃｃをＨｉｇｈレベルにした後に、Ｐｒｅｓ（Ｎ）をＨｉｇｈにすることで、リセットＭＯＳトランジスタ１２１３をオン、すなわち導通状態にすると、ＦＤ部１２１５の電位が電源電圧ＶｃｃのＨｉｇｈレベルの電位に応じて初期化される。これにより、Ｎ行目の画素の信号が垂直出力線１２２に現れる、選択状態となる。その後Ｐｒｅｓ（Ｎ）をＬｏｗレベルにすることでリセットＭＯＳトランジスタ１２１３をオフ、すなわち非導通状態にする。その後Ｐｔｎ１をパルス状にＨｉｇｈレベルにすることによりＣＴ転送スイッチＭＯＳトランジスタ１３１１をオンにして、垂直出力線１２２に出力された画素信号であるノイズ成分に対応する画素信号が容量ＣＴＮ１に保持される。これにより、Ｎ行目の画素のノイズ成分に対応する画素信号の読み出しが完了する（期間Ｔａ１）。
【００２０】
次にＰｔｘ（Ｎ）をＨｉｇｈとすることで転送ＭＯＳトランジスタ１２１２をオンにし、ＰＤ部１２１１で生成そして蓄積された電荷をＦＤ部１２１５に転送する。そしてＰｔｘ（Ｎ）をＬｏｗとすることで転送ＭＯＳトランジスタ１２１２をオフにした後、Ｐｔｓ１をパルス状にＨｉｇｈにする。これによりＣＴ転送スイッチＭＯＳトランジスタ１３１２がオンし、垂直出力線１２２に出力された、先述のノイズ成分が重畳された画素信号が容量ＣＴＳ１に保持される。これにより、Ｎ行目の画素信号の読み出しが完了する（期間Ｔｂ１）。なお、ここで画素信号とは画素１２１のＦＤ部に保持された電荷に応じて垂直出力線１２２に現れる信号を指すものとする。
【００２１】
そして電源電圧ＶｃｃをＬｏｗにした状態でＰｒｅｓ（Ｎ）をＨｉｇｈにすることでリセットＭＯＳトランジスタ１２１３をオンにし、Ｎ行目の画素を非選択状態とする（期間Ｔｃ１）。ここで、非選択状態とは、当該画素のＦＤ部の電位に応じた信号が垂直出力線１２２に現れない状態を指すもので、電源電圧ＶｃｃのＬｏｗレベルは、増幅ＭＯＳトランジスタ１２１４が、不図示の定電流源とでフォロワ動作をしなくなるようなレベルである。
【００２２】
次の期間では電子シャッタ走査部１４１によって任意の行であるＭ行目が選択する動作が行われる。電源電圧ＶｃｃをＨｉｇｈにした後、ＰＲＥＳ（Ｍ）をＨｉｇｈにした状態で、さらにＰｔｘ（Ｍ）をＨｉｇｈにすると、Ｍ行目の画素のリセットＭＯＳトランジスタ１２１３と転送ＭＯＳトランジスタ１２１２とがオン状態となる。これにより、ＰＤ部１２１１の電荷が電源電圧Ｖｃｃを供給する端子に掃き出されて初期状態となる（リセットされる）。そしてＰｔｘ（Ｍ）およびＰｒｅｓ（Ｍ）をそれぞれＬｏｗとすることで、Ｍ行目の転送ＭＯＳトランジスタ１２１２およびリセットＭＯＳトランジスタ１２１３をオフとした後、電源電圧ＶｃｃをＬｏｗレベルにした状態でＰｒｅｓ（Ｍ）をＨｉｇｈにする。これにより、Ｍ行目の画素は非選択状態となり、Ｍ行目のＰＤリセットが完了する（期間Ｔｒ１）。なお画素をリセットすることは、その画素を選択することと同義であるので、画素をリセットすると垂直出力線１２２にはＰＤをリセットしたことに対応する電位が現れる。そのため、期間Ｔｒ１において読み出し動作は行うことができない。
【００２３】
期間Ｔｒ１におけるＭ行目のＰＤリセットに引き続き、読み出し行走査部１４２によってＮ行目の次に選択される、Ｎ＋１行目を選択する動作が行われる。電源電圧ＶｃｃをＨｉｇｈレベルにした後に、Ｐｒｅｓ（Ｎ＋１）をＨｉｇｈにし、リセットＭＯＳトランジスタ１２１３をオンにすると、ＦＤ部１２１５の電位がＨｉｇｈレベルの電源電圧Ｖｃｃの電位に応じた電位に初期化される。これにより、Ｎ＋１行目の画素の信号が垂直出力線１２２に現れる、選択状態となる。その後Ｐｒｅｓ（Ｎ＋１）をＬｏｗにすることでリセットＭＯＳトランジスタ１２１３をオフにする。そしてＰｔｎ２をパルス状にオンにして、垂直出力線１２２に出力されたノイズ成分に対応する画素信号が容量ＣＴＮ２に保持される。これにより、Ｎ＋１行目の画素のノイズ成分に対応する画素信号の読み出しが完了する（期間Ｔａ２）。
【００２４】
次にＰｔｘ（Ｎ＋１）をＨｉｇｈとすることで転送ＭＯＳトランジスタ１２１２をオンにして、ＰＤ部１２１１で生成そして蓄積された電荷をＦＤ部１２１５に転送する。その後Ｐｔｘ（Ｎ＋１）をＬｏｗとすることで転送ＭＯＳトランジスタ１２１２をオフにした後、Ｐｔｓ２をパルス状にＨｉｇｈにすることでＣＴ転送スイッチＭＯＳトランジスタ１３１２をオンにする。これにより、先述のノイズ成分が重畳された画素信号が垂直出力線１２２から容量ＣＴＳ２に保持され、Ｎ＋１行目の画素信号の読み出しが完了する（期間Ｔｂ２）。
【００２５】
そしてＶｃｃをＬｏｗにした状態でＰｒｅｓ（Ｎ＋１）をＨｉｇｈにすることでリセットＭＯＳトランジスタ１２１３をオンにすると、Ｎ＋１行目は非選択状態となる（期間Ｔｃ２）。
【００２６】
次に、期間Ｔｒ２では電子シャッタ走査部１４１によってＭ＋１行目を選択する動作が行われる。電源電圧ＶｃｃをＨｉｇｈにした後、Ｐｒｅｓ（Ｍ＋１）をＨｉｇｈにした状態で、さらにＰｔｘ（Ｍ＋１）をＨｉｇｈにすると、Ｍ＋１行目のリセットＭＯＳトランジスタ１２１３と転送ＭＯＳトランジスタ１２１２とがオン状態となる。これにより、ＰＤ部１２１１の電荷が電源電圧Ｖｃｃを供給する端子に掃き出され初期状態となる（リセットされる）。そしてＰｔｘ（Ｍ＋１）およびＰｒｅｓ（Ｍ＋１）をそれぞれＬｏｗとすることでＭ＋１行目の転送ＭＯＳトランジスタ１２１２およびリセットＭＯＳトランジスタ１２１３をオフとする。この後に、電源電圧ＶｃｃをＬｏｗレベルにした状態でＰｒｅｓ（Ｍ＋１）をＨｉｇｈにすることでリセットＭＯＳトランジスタ１２１３をオンにするとＭ＋１行目は非選択状態となり、Ｍ＋１行目のＰＤリセットが完了する（期間Ｔｒ２）。
【００２７】
また期間Ｔｃ２には信号ＰｖａｄｄをＨｉｇｈとすることで加算スイッチＭＯＳトランジスタ１３１５および１３１６をオンにする。これによって容量ＣＴＮ１に保持されたＮ行目のノイズ成分に対応した画素信号と容量ＣＴＮ２に保持されたＮ＋１行目のノイズ成分に対応した画素信号とがそれぞれ加算される。同様に容量ＣＴＳ１に保持されたＮ行目のノイズ成分が重畳された画素信号と、容量ＣＴＳ２に保持されたＮ＋１行目のノイズ信号が重畳された画素信号が加算される。以上により水平ブランキング期間の動作が完了する。
【００２８】
そして水平ブランキング期間に続く水平転送期間において、水平走査部１３２は順次水平転送スイッチＭＯＳトランジスタ１３１７および１３１８をオンにする。これによって、ＣＴＮ１及びＣＴＮ２に保持された信号とＣＴＳ１及びＣＴＳ２に保持された信号とを差動アンプ１３３に入力する。差動アンプ１３３においてノイズ成分が重畳された画素信号からノイズ成分を差し引くことで、ノイズ成分が低減された信号を出力する。
【００２９】
以上により、Ｎ行目とＮ＋１行目の画素加算信号の読み出し動作と、Ｍ行目とＭ＋１行目のＰＤリセットすなわち電子シャッタ動作が完了する。
【００３０】
次に、非加算駆動モードにおける、読み出し動作と、電子シャッタ動作について説明する。図４（ｃ）が非加算駆動モードにおける、読み出し動作のタイミングチャートであり、図４（ｄ）が電子シャッタ動作のタイミングチャートである。水平同期信号ＨＤがタイミング生成部１５１に入力されてから、２行加算駆動モードにおける期間Ｔａ１、Ｔｂ１、及びＴｃ１に相当する期間Ｔｄは、非加算駆動モードにおいては読み出し動作を行わない。同様に２行加算駆動モードにおける期間Ｔｒ１に相当する期間Ｔｅも読み出し動作を行わない。そして期間Ｔｄ、Ｔｅ経過後、読み出し動作を開始する。
【００３１】
まず、読み出し行走査部１４２によってＮ行目を選択する動作を行う。電源電圧ＶｃｃをＨｉｇｈレベルにした後に、Ｐｒｅｓ（Ｎ）をＨｉｇｈにすることで、リセットＭＯＳトランジスタ１２１３をオンにすると、ＦＤ部１２１５の電位が電源電圧Ｖｃｃのｈｉｇｈレベルの電位に初期化される。その後Ｐｒｅｓ（Ｎ）をＬｏｗにすることでリセットＭＯＳトランジスタ１２１３をオフにする。そしてＰｔｎ１をパルス状にＨｉｇｈにすることによりＣＴ転送スイッチＭＯＳトランジスタ１３１１をオンにして、垂直出力線１２２に出力された画素信号であるノイズ成分に対応する画素信号が容量ＣＴＮ１に保持される。これにより、Ｎ行目の画素のノイズ成分に対応する画素信号の読み出しが完了する（期間Ｔａ）。
【００３２】
次にＰｔｘ（Ｎ）をＨｉｇｈとすることで転送ＭＯＳトランジスタ１２１２をオンにし、ＰＤ部１２１１で生成そして蓄積された電荷をＦＤ部１２１５に転送する。そしてＰｔｘ（Ｎ）をＬｏｗとすることで転送ＭＯＳトランジスタ１２１２をオフにした後、Ｐｔｓ１をパルス状にＨｉｇｈにすることでＣＴ転送スイッチＭＯＳトランジスタ１３１２をオンにする。これにより垂直出力線１２２に出力された、ノイズ成分が重畳された画素信号が容量ＣＴＳ１に保持され、Ｎ行目の画素信号の読み出しが完了する（期間Ｔｂ）。
【００３３】
そして電源電圧ＶｃｃをＬｏｗにした状態でＰｒｅｓ（Ｎ）をＨｉｇｈにすることでリセットＭＯＳトランジスタ１２１３をオンにし、Ｎ行目の画素を非選択状態とする（期間Ｔｃ）。
【００３４】
２行加算駆動モードにおける期間Ｔｒ２に相当する期間に、電子シャッタ動作を行う。まず、電子シャッタ走査部１４１によってＭ行目が選択される。電源電圧ＶｃｃをＨｉｇｈにした後、Ｐｒｅｓ（Ｍ）をＨｉｇｈにした状態で、さらにＰｔｘ（Ｍ）をＨｉｇｈにすると、Ｍ行目のリセットＭＯＳトランジスタ１２１３と転送ＭＯＳトランジスタ１２１２とがオン状態となる。これにより、ＰＤ部１２１１の電荷が電源電圧Ｖｃｃを供給する端子に掃き出されてリセットされる。そしてＰｔｘ（Ｍ）およびＰｒｅｓ（Ｍ）をそれぞれＬｏｗとすることでＭ行目の転送ＭＯＳトランジスタ１２１２およびリセットＭＯＳトランジスタ１２１３をオフとする。この後に、電源電圧ＶｃｃをＬｏｗにした状態でＰｒｅｓ（Ｍ）をＨｉｇｈにするとＭ行目の画素は非選択状態となり、Ｍ行目のＰＤリセットが完了する（期間Ｔｒ）。
【００３５】
そして水平ブランキング期間後の水平転送期間において、水平走査部１３２は順次水平転送スイッチＭＯＳトランジスタ１３１７および１３１８をオンすることによって、ＣＴＮ１とＣＴＳ１の信号を差動アンプ１３３に入力する。差動アンプ１３３においてノイズ成分が重畳された画素信号からノイズ成分を差し引くことで、ノイズ成分が低減された信号を出力する。
【００３６】
以上により、Ｎ行目の画素信号の読み出し動作と、Ｍ行目のＰＤリセットすなわち電子シャッタ動作が完了する。また、非加算駆動モードにおける水平ブランキング期間の長さは、前述した２行加算駆動モードにおける水平ブランキング期間と同一となる。
【００３７】
図５は本実施の形態における固体撮像装置の駆動方法を示すタイミングチャートである。
【００３８】
まず、２行加算駆動モードから非加算駆動モードに切り替える場合の駆動方法を、図５（ａ）を用いて説明する。なお、本実施形態以降においてフレームとは、垂直同期信号ＶＤがタイミング生成部１５１に入力されたタイミングから次の垂直同期信号ＶＤがタイミング生成部１５１に入力されるまでの期間を指す。１つのフレームにおいて、１画面分の画像を形成するのに必要な信号が固体撮像装置１から出力される。
【００３９】
図５（ａ）において、水平同期信号ＨＤがタイミング生成部１５１に入力されることによって読み出し行走査および電子シャッタ走査が制御され、画像１行分に相当する画像信号が連続する水平同期信号ＨＤで挟まれる１ＨＤ期間（水平同期期間）に読み出される。２行加算駆動モードの場合、読み出し行走査については１ＨＤ期間に２行の画素が走査されるので、ラインメモリ部１３１において２行分の画素からの信号が加算され、１行分の画像信号が読み出される。読み出し走査に先立って行われる電子シャッタ走査についても、１ＨＤ期間に２行の画素が走査される。各行のＰＤリセットから、ＰＤ部に蓄積された電荷をＦＤ部へ転送するまでの時間の長さ、すなわち蓄積時間は１フレームを通して一定となっている。
【００４０】
一方、非加算駆動モードの場合、読み出し行走査も、読み出し走査に先立って行われる電子シャッタ走査も、１ＨＤ期間に１行の画素が走査されるので、各行の蓄積時間は１フレームを通して一定となっている。
【００４１】
第１の駆動モードである２行加算駆動モードで読み出しを行っているフレームＦ−２の期間に、非加算駆動モードへの切り替え要求が発生するとする。ここで、駆動モードの切り替え要求は、例えば後述するスイッチユニットを操作することによって生じ、それに応じてタイミング生成部１５１が固体撮像装置を駆動するパルスを供給する。駆動モードの切り替え要求が発生すると、第１のフレームであるフレームＦ―１では、引き続き２行加算駆動モードにて読み出し行走査が行われる。
【００４２】
一方、電子シャッタ走査は、第２のフレームであるフレームＦに先立って、フレームＦ−１から第２の駆動モードである非加算駆動モードで動作する。そしてフレームＦからは、読み出し行走査も非加算駆動モードで動作する。駆動モードの切り替え前後で１ＨＤ期間を等しくすることで、駆動モードの切り替え直後のフレームにおいても、各行の蓄積時間は駆動モードの切り替え前後で等しくなる。
【００４３】
フレームＦ−１に開始する電子シャッタ走査においては、ＰＤ部リセットタイミングであるＴｒ期間は、２行加算駆動モードの読み出し行走査における水平ブランキング期間のＴｒ２期間と必ず重なる。このため、２行加算駆動モードの読み出し行走査と、非加算駆動モードの電子シャッタ走査とが並行して行われても、電子シャッタ走査が読み出し行走査を追い越さない限り、フレームＦ−１の画像信号が不正になることはない。また、フレームＦの蓄積時間が一定でなくなることもない。
【００４４】
画像信号が不正になることをより詳しく説明する。電子シャッタ走査が読み出し行走査を追い越すとは、図５（ａ）において、電子シャッタ走査を示す直線が、読み出し行走査と交差することを意味している。つまり、電子シャッタ走査が読み出し行走査を追い越してしまうと、そのフレームの読み出し走査の一部は、画素信号をラインメモリ部に保持する前にＰＤリセットが行われてしまう。そのため、一つのフレームの中で蓄積時間のタイミング及び長さが異なる部分を生じさせることになってしまい、これを画像信号が不正になると呼ぶものとする。画像信号が不正になることを避けるために電子シャッタ走査と読み出し行走査とは交差させない。
【００４５】
本実施形態によれば、フレームＦ−１において、異なる駆動モードの読み出し行走査と電子シャッタ走査を同時に行うことができるため、駆動モード切り替え直後のフレームＦの蓄積時間を長くすることが可能となる。なお、図５（ａ）においては駆動モード切り替え前後で１ＶＤ期間は一定としているが、駆動モードによって１ＶＤ期間が異なっていても、すなわち読み出し行数が異なっていても構わない。
【００４６】
次に、非加算駆動モードから２行加算駆動モードに切り替える場合の駆動方法を図５（ｂ）を用いて説明する。
【００４７】
まず第１の駆動モードである非加算駆動モードで読み出しを行っているフレームＦ−２の期間に、２行加算駆動モードへの切り替え要求が発生するとする。すると第１のフレームであるフレームＦ−１では引き続き非加算駆動モードにて読み出し行走査が行われる。一方、電子シャッタ走査は、フレームＦに先立って、フレームＦ−１から第２の駆動モードである２行加算駆動モードで動作する。そして第２のフレームであるフレームＦからは、読み出し行走査も２行加算駆動モードで動作する。駆動モードの切り替え前後において、１ＨＤ期間を等しくすることで、２行加算駆動モード切り替え直後のフレームにおいても、各行の蓄積時間は等しくなる。
【００４８】
フレームＦ−１に開始する電子シャッタ走査においては、ＰＤ部をリセットするタイミングであるＴｒ１期間は、非加算駆動モードの読み出し行走査における水平ブランキング期間のＴｅ期間と必ず重なり、Ｔｒ２期間はＴｒ期間と必ず重なる。このため、フレームＦ−１において電子シャッタ走査が読み出し行走査を追い越さない限り、非加算駆動モードの読み出し行走査と、２行加算駆動モードの電子シャッタ走査とが並行して行われても、フレームＦ−１の画像信号が不正になることはない。またフレームＦの蓄積時間が一定でなくなることもない。そして、フレームＦ−１において、異なる駆動モードの読み出し行走査と電子シャッタ走査とを並行して行うことができるため、駆動モード切り替え直後のフレームＦの蓄積時間を長くすることが可能となる。
【００４９】
本実施形態によれば、駆動モード切り替え直前フレームにおいて異なる駆動モードの読み出し行走査と電子シャッタ走査が行われても、電子シャッタ走査におけるＰＤリセット期間は読み出し行走査における垂直出力線からの信号読み出し期間と重なることはない。このため３トランジスタ構成の増幅型ＭＯＳセンサにおいても、駆動モード切り替えの直前フレームで、読み出し行走査中に次フレームのリセット行走査を開始することが可能となる。すなわち、フレームレートを高くした場合においても、駆動モード切り替え直後のフレームの蓄積時間を長くすることが可能となり、電子ズーム時の画像の劣化を防止することができる。
【００５０】
なお、本実施の形態の説明において、駆動モードを２行加算駆動モードと非加算駆動モードを例にとったが、これは１水平ブランキング期間に加算する行数を限定するものではない。また、ラインメモリの容量を用いて画素の信号を加算する例を示したが、本発明の実施形態を限定するものではない。例えば、垂直出力線からの出力を、ノイズキャンセル回路を介してラインメモリに接続し、ノイズキャンセル回路で加算を行っても構わない。さらに、１水平ブランキング期間内に行をスキップする走査つまり、画素部の一部の領域から画素を間引いて読み出す場合でも本発明は適用できる。すなわち、異なる駆動モードにおいて水平ブランキング期間を一定とし、さらに垂直出力線から信号の読み出しを行っていない期間にＰＤリセットを行うことにより、本実施形態と同様の効果を得ることができる。なお、画像の形成に係る有効画素のほかに、補正処理のための遮光された画素や、光電変換素子を持たない画素が画素部に持つ固体撮像装置では、画素部の一部の領域とは、有効画素全体も指し得る。
【００５１】
また、図４において、非加算駆動モードでは期間Ｔｄ及びＴｅには画素を駆動する動作を行っていないが、期間Ｔａ〜Ｔｒと期間Ｔｄ及びＴｅに相当する期間とを入れ換えても構わない。その場合には、非加算駆動モードにおける期間Ｔｒは、２行加算駆動モードにおける期間Ｔｒ１と重なる。このため３トランジスタ構成の増幅型ＭＯＳセンサにおいても、駆動モード切り替えの直前フレームで、読み出し行走査中に次フレームのリセット行走査を開始することが可能となる。しかしながら、期間Ｔａ〜Ｔｒと期間Ｔｄ及びＴｅに相当する期間とを入れ換えた場合、ラインメモリ部に画素信号を保持させてから水平転送期間までの期間が長くなる。そうすると、容量に保持された電荷がリークしたり、外乱ノイズの影響を受けたりする可能性が増大するので、得られる画像の品質が低下することが考えられる。したがって、ラインメモリ部に画素信号を保持させてから水平転送期間までの期間がより短い、図４に示した駆動の方が好ましい。
【００５２】
本実施例において、駆動モードを切り替える前後における１水平同期期間の長さは等しくしている。また、水平同期信号ＨＤがタイミング生成部１５１に入力されてから、リセット走査が行われるまでの時間と、画素信号をラインメモリ部１３１の容量に画素信号を保持させるまでの時間とは異なっている。このため、フレームＦ−１においてリセット走査を読み出し走査と並行して行うことができる。
【００５３】
（第２の実施形態）
次に本発明を適用できる第２の実施形態について、第１の実施形態と異なる点を中心に説明を行う。
【００５４】
本実施の形態に係る固体撮像装置１の画素の構成例を図６に示し、画素部１２およびラインメモリ部１３１の構成例を図７に示す。図３と異なるのは、Ｖｒｅｓ（Ｎ）の線があることである。そして図７に示した画素部１２とラインメモリ部１３１を駆動するパルスのタイミングチャートを図８に示す。第１の実施形態と共通する構成には同じ番号を付している。なお、ここでは簡単のために２行×２列のみを抜き出して示しているが、画素の数をこれに限定するものではない。
【００５５】
図６において、リセットＭＯＳトランジスタ１２１３のドレインは行毎に独立でパルス駆動が可能な電源電圧Ｖｒｅｓに接続されている。図７において、Ｖｒｅｓ（Ｎ）がＮ行に配置された全ての画素１２１の電源電圧Ｖｒｅｓを駆動する。本実施の形態における固体撮像素子の構成例においては、読み出し走査におけるの選択動作と非選択動作、そして電子シャッタ行のＰＤリセットを並行して行うことが可能である。
【００５６】
次に図８のタイミングチャートを用いて、本実施形態における、画素部１２およびラインメモリ部１３１の駆動方法について説明する。
【００５７】
最初に、Ｎ行とＮ＋１行の２行加算駆動モードにおける、読み出し走査と、電子シャッタ走査について説明する。図８（ａ）が画素加算駆動モードにおける、読み出し動作のタイミングチャートであり、図８（ｂ）が電子シャッタ動作のタイミングチャートである。
【００５８】
水平同期信号ＨＤがタイミング生成部１５１に入力されると、読み出し行走査部１４２によるＮ行目の選択動作が行われる。電源電圧Ｖｒｅｓ（Ｎ）をＨｉｇｈにした後に、Ｐｒｅｓ（Ｎ）をＨｉｇｈにすることで、リセットＭＯＳトランジスタ１２１３をオンにすると、ＦＤ部１２１５の電位がＶｒｅｓ（Ｎ）の電位に応じた電位に初期化され、Ｎ行目が選択されたことになる。なお画素部１２の全ての画素１２１に共通の電源であるＶｃｃは常にＨｉｇｈレベルとしておいて構わない。また同じ期間に、電子シャッタ走査部１４１によって任意の行であるＭ行目のＶｒｅｓ（Ｍ）及びＰｒｅｓ（Ｍ）がＨｉｇｈレベルである状態で、Ｐｔｘ（Ｍ）をＨｉｇｈとすることでＰＤリセットが行われる。そしてＶｒｅｓ（Ｍ）をＬｏｗにした後、Ｐｒｅｓ（Ｍ）を再度ＨｉｇｈとすることによってＭ行のみ非選択状態とし、Ｎ行目の行選択動作と、Ｍ行目のＰＤリセットが完了する（期間Ｔｒｓ１）。
【００５９】
続いて期間Ｔｘ１において、Ｎ行目の画素のノイズ成分に対応した画素信号を容量ＣＴＮ１に読み出す。そして期間Ｔｙ１において、ノイズ成分が重畳された画素信号を容量ＣＴＳ１に読み出し、Ｎ行目の画素信号の読み出しが完了する。
【００６０】
次に、Ｖｒｅｓ（Ｎ）をＬｏｗにした後にＰｒｅｓ（Ｎ）を再度ＨｉｇｈとすることでＮ行目を非選択状態にする。この期間に、Ｖｒｅｓ（Ｎ＋１）をＨｉｇｈにした後にＰｒｅｓ（Ｎ＋１）をＨｉｇｈにすることでＮ＋１行目を選択する。さらに、Ｍ＋１行目のＶｒｅｓ（Ｍ＋１）及びＰｒｅｓ（Ｍ＋１）をＨｉｇｈにした状態でＰｔｘ（Ｍ＋１）をＨｉｇｈにすることによってＰＤリセットを行った後、Ｖｒｅｓ（Ｍ＋１）をＬｏｗに戻し、再度Ｐｒｅｓ（Ｍ＋１）をＨｉｇｈにする。これによってＭ＋１行を非選択状態とし、Ｍ＋１行目のＰＤリセットと、Ｎ行目の非選択動作と、Ｎ＋１行目の選択動作と、を完了する（期間Ｔｒｓ２）。
【００６１】
続いて期間Ｔｘ２において、Ｎ＋１行目の画素のノイズ成分に対応した信号を容量ＣＴＮ２に読み出す。
【００６２】
そして期間Ｔｙ２において、ノイズ信号が重畳された画素信号を容量ＣＴＳ２に読み出す。
【００６３】
その後期間Ｔｚ２において、Ｖｒｅｓ（Ｎ＋１）をＬｏｗにした状態でＰｒｅｓ（Ｎ＋１）を再度ＨｉｇｈとすることでＮ＋１行目を非選択状態にする。これと同時に、ＰｖａｄｄをＨｉｇｈにして容量ＣＴＮ１及びＣＴＮ２に保持されたノイズ成分と、容量ＣＴＳ１とＣＴＳ２の画素信号とをそれぞれ加算する。以上によってＮ行とＮ＋１行の加算読み出しと、Ｍ行とＭ＋１行の電子シャッタ動作とにおける、水平ブランキング期間が完了する。
【００６４】
次に、非加算駆動モードにおける、読み出し動作と、電子シャッタ動作すなわちフォトダイオードリセット動作について説明する。図８（ｃ）が非加算駆動モードにおける、読み出し動作のタイミングチャートであり、図８（ｄ）が電子シャッタ動作のタイミングチャートである。
【００６５】
水平同期信号ＨＤがタイミング生成部１５１に入力された後の、２行加算駆動モードにおける期間Ｔｒｓ１に相当する期間Ｔｐは読み出し動作を行わない。同様に期間Ｔｘ１、Ｔｙ１に相当する期間Ｔｑも読み出し動作を行わない。そして期間Ｔｐと、Ｔｑとが経過した後に読み出し動作を開始する。
【００６６】
まず、読み出し行走査部１４２によるＮ行目が選択動作が行われる。Ｖｒｅｓ（Ｎ）をＨｉｇｈにした後に、Ｐｒｅｓ（Ｎ）をＨｉｇｈにし、リセットＭＯＳトランジスタ１２１３をオンにすると、ＦＤ部１２１５の電位が電源電圧Ｖｒｅｓ（Ｎ）の電位に応じた電位に初期化され、Ｎ行目が選択されたことになる。また同時に、電子シャッタ走査部１４１によってＭ行目のＶｒｅｓ（Ｍ）及びＰｒｅｓ（Ｍ）がＨｉｇｈである状態で、Ｐｔｘ（Ｍ）をＨｉｇｈとすることでＰＤリセットが行われる。そしてＶｒｅｓ（Ｍ）をＬｏｗにした後、Ｐｒｅｓ（Ｍ）を再度ＨｉｇｈとすることによってＭ行のみ非選択状態にし、Ｎ行目の行選択動作と、Ｍ行目のＰＤリセットが完了する（期間Ｔｒｓ）。
【００６７】
続いて期間Ｔｘにおいて、Ｎ行目の画素のノイズ成分に対応した画素信号を容量ＣＴＮ１に読み出す。そして期間Ｔｙにおいて、ノイズ成分が重畳された画素信号を容量ＣＴＳ１に読み出し、Ｎ行目の画素信号の読み出しが完了する。
【００６８】
次に、期間Ｔｚにおいて、Ｖｒｅｓ（Ｎ）をＬｏｗにした後にＰｒｅｓ（Ｎ）を再度ＨｉｇｈとすることでＮ行目を非選択状態にする。以上により非加算駆動モードにおけるＮ行の読み出しと、Ｍ行の電子シャッタ動作の水平ブランキング期間が完了する。非加算駆動モードにおける水平ブランキング期間の長さは、前述した２行加算駆動モードにおける水平ブランキング期間と同一となる。
【００６９】
図９は本実施の形態における固体撮像装置の駆動方法を示すタイミングチャートである。図９（ａ）は２行加算駆動モードから非加算駆動モードに切り替える場合の駆動方法を示しており、図９（ｂ）は非加算駆動モードから２行加算駆動モードに切り替える場合の駆動方法を示している。
【００７０】
図９（ａ）において、駆動モードが切り替わる直前のフレームであり、第１のフレームであるフレームＦ−１では、第１の駆動モードである２行加算駆動モードにおける読み出し行走査が行われる。さらに、フレームＦ−１では、第２の駆動モードである非加算駆動モードにおける電子シャッタ動作が並行して行われる。このとき、非加算駆動モードにおけるＰＤリセット期間Ｔｒｓは２行加算駆動モードにおける期間Ｔｒｓ２と重なる。
【００７１】
また図９（ｂ）において、駆動モードが切り替わる直前のフレームであるフレームＦ−１では、第１の駆動モードである非加算駆動モードにおける読み出し行走査と、第２の駆動モードである２行加算駆動モードにおける電子シャッタ動作が並行して行われる。このとき、２行加算駆動モードにおけるＰＤリセット期間Ｔｒｓ１及びＴｒｓ２は、それぞれ非加算駆動モードにおける期間Ｔｐ、Ｔｒｓと重なる。
【００７２】
本実施形態によれば、駆動モード切り替え直前フレームにおいて異なる駆動モードの読み出し行走査と電子シャッタ走査が行われても、電子シャッタ走査におけるＰＤリセット期間は読み出し行走査における垂直出力線からの信号読み出し期間と重なることはない。このためリセットＭＯＳトランジスタのドレインを行毎に独立でパルス駆動することが可能な構成となっている固体撮像装置においても、駆動モード切り替えの直前フレームで、読み出し行走査中に次フレームのリセット行走査を開始することが可能となる。すなわち、フレームレートを高くした場合においても、駆動モード切り替え直後のフレームの蓄積時間を設定できるタイミングの自由度を向上することが可能となり、電子ズーム時の画質を高画質化することができる。さらに、本実施例では、選択動作とＰＤリセットとを同じ期間に行っているので、実施例１の期間Ｔｒ１やＴｒ２のように、ＰＤリセットだけのための期間を設ける必要がなくなるので、水平ブランキング期間を短くすることができる。
【００７３】
なお、本発明の第１の実施の形態の説明と同様に、駆動モードを２行加算駆動モードと非加算駆動モードを例としたが、これは１水平ブランキング期間で加算する行数を限定するものではない。また、ラインメモリの容量を用いて画素の信号を加算する例を示したが、本発明の実施形態を限定するものではない。例えば、垂直出力線からの出力を、ノイズキャンセル回路を介してラインメモリに接続し、ノイズキャンセル回路で加算を行っても構わない。さらに、１水平ブランキング期間内に行をスキップする走査つまり、画素部の一部の領域から画素を間引いて読み出す場合でも本発明は適用できる。すなわち、異なる駆動モードにおいて水平ブランキング期間を一定とし、さらに垂直出力線から信号の読み出しを行っていない期間にＰＤリセットを行うことにより、本実施形態と同様の効果を得ることができる。なお、画像の形成に係る有効画素のほかに、補正処理のための遮光された画素や、光電変換素子を持たない画素が画素部に持つ固体撮像装置では、画素部の一部の領域とは、有効画素全体も指し得る。
【００７４】
また、図８において、非加算駆動モードでは期間Ｔｐ及びＴｑには画素を駆動する動作を行っていないが、期間Ｔｒｓ〜Ｔｚと期間Ｔｐ及びＴｑに相当する期間とを入れ換えても構わない。その場合には、非加算駆動モードにおける期間Ｔｒｓは、２行加算駆動モードにおける期間Ｔｒｓ１と重なる。このため３トランジスタ構成の増幅型ＭＯＳセンサにおいても、駆動モード切り替えの直前フレームで、読み出し行走査中に次フレームのリセット行走査を開始することが可能となる。しかしながら、期間Ｔｒｓ〜Ｔｚと期間Ｔｐ及びＴｑに相当する期間とを入れ換えた場合、ラインメモリ部に画素信号を保持させてから水平転送期間までの期間が長くなる。そうすると、容量に保持された電荷がリークしたり、外乱ノイズの影響を受けたりする可能性が増大するので、得られる画像の品質が低下することが考えられる。したがって、ラインメモリ部に画素信号を保持させてから水平転送期間までの期間がより短い、図８の駆動の方が好ましい。
【００７５】
本実施例において、駆動モードを切り替える前後における１水平同期期間の長さは等しくしている。また、水平同期信号ＨＤがタイミング生成部１５１に入力されてから、リセット走査が行われるまでの時間と、画素信号をラインメモリ部１３１の容量に画素信号を保持させるまでの時間とは異なっている。このため、フレームＦ−１においてリセット走査を読み出し走査と並行して行うことができる。
【００７６】
（第３の実施形態）
次に本発明を適用できる第３の実施形態について、第２の実施形態と異なる点を中心に説明を行う。
【００７７】
本実施形態に係る固体撮像装置１の画素の構成例を図１０に示し、図１０に示した画素を使用した画素部１２およびラインメモリ部１３１の構成例を図１１に示す。そして図１１に示した画素部１２とラインメモリ部１３１を駆動するパルスのタイミングチャートを図１３に示す。第１及び第２の実施形態と共通する構成には同じ番号を付している。なお、ここでは簡単のために４行×２列のみを抜き出して示しているが、画素の数をこれに限定するものではない。
【００７８】
図１０において、増幅ＭＯＳトランジスタ１２１４とリセットＭＯＳトランジスタ１２１３、ＦＤ部１２１５は画素１２１Ａと１２１Ｂとで共有されている。ＦＤ部１２１５は転送ＭＯＳトランジスタ１２１２Ａを介しＰＤ部１２１１Ａと接続し、また転送ＭＯＳトランジスタ１２１２Ｂを介しＰＤ部１２１１Ｂと接続している。図１０では、増幅ＭＯＳトランジスタ、リセットＭＯＳトランジスタ、及びＦＤ部を２画素で共有した例を示したが、共有する画素数を限定するものではなく、３画素以上で共有する構成であっても良い。またリセットＭＯＳトランジスタ１２１３のドレインは行毎に独立でパルス駆動可能な電源電圧Ｖｒｅｓに接続しているが、第１の実施形態と同様に全画素共有の電源電圧Ｖｃｃに接続する構成でも構わない。
【００７９】
図１１において、画素部１２は図１０に示した画素構成すなわち画素１２１Ａと１２１Ｂを１単位として２次元に複数単位を配列している。Ｎ行目の電源線Ｖｒｅｓ（Ｎ）は画素１２１ＡのＶｒｅｓ端子と接続され、信号線Ｐｒｅｓ（Ｎ）はＰｒｅｓ端子に、信号線Ｐｔｘ（Ｎ）はＰｔｘ（Ａ）端子に接続されている。Ｎ＋１行目の信号線Ｐｔｘ（Ｎ＋１）は画素１２１ＢのＰｔｘ（Ｂ）端子と接続されている。ラインメモリ部１３１は各々の垂直出力線１２２に読み出した信号を記憶する容量ＣＴＮ１、ＣＴＳ１に加え、容量ＣＴＮ１、ＣＴＳ１と垂直出力線１２２とを接続するＣＴ転送スイッチＭＯＳトランジスタ１３１１、１３１２を備える。ラインメモリ部１３１はさらに、容量ＣＴＮ１、ＣＴＳ１に記憶された信号を差動アンプ１３３に読み出すための水平転送スイッチＭＯＳトランジスタ１３１７、１３１８とを含む。図１１では、ラインメモリ１３１での加算は行わない構成例を示したが、実施例１、２と同様にラインメモリ１３１で加算を行う構成としても構わない。
【００８０】
図１０に示した構成例では、列方向の画素加算において、ＦＤ部を共有している画素の加算を前記ＦＤ部で行うことができる。
【００８１】
次に図１２のタイミングチャートを用いて、本実施の形態における駆動方法について説明する。
【００８２】
まず、Ｎ行とＮ＋１行、Ｎ＋２行とＮ＋３行の２行加算駆動モードにおける、読み出し走査と、電子シャッタ走査について説明する。図１２（ａ）が画素加算駆動モードにおける、読み出し動作のタイミングチャートであり、図１２（ｂ）が電子シャッタ動作のタイミングチャートである。水平同期信号ＨＤが入力されると、読み出し行走査部１４２によるＮ行目とＮ＋１行目の選択動作が行われる。
【００８３】
Ｖｒｅｓ（Ｎ）をＨｉｇｈにした後に、Ｐｒｅｓ（Ｎ）をＨｉｇｈにし、リセットＭＯＳトランジスタ１２１３オンにすると、ＦＤ部１２１５の電位が電源電圧Ｖｒｅｓの電位に応じた電位に初期化され、Ｎ行目およびＮ＋１行目が選択された状態になる。なお画素部１２の全ての画素１２１に共通の電源であるＶｃｃは常にＨｉｇｈレベルとしても構わない。また同時に、電子シャッタ走査部１４１によって任意のＭ行目とＭ＋１行目のＶｒｅｓ（Ｍ）及びＰｒｅｓ（Ｍ）がＨｉｇｈレベルである状態で、Ｐｔｘ（Ｍ）およびＰｔｘ（Ｍ＋１）をＨｉｇｈとすることでＰＤリセットが行われる。そしてＶｒｅｓ（Ｍ）をＬｏｗにした後に、Ｐｒｅｓ（Ｍ）を再度ＨｉｇｈとすることによってＭ行とＭ＋１行を非選択状態とし、Ｎ行目とＮ＋１行目の行選択動作と、Ｍ行目とＭ＋１行目のＰＤリセットが完了する（期間Ｔｒｓ１）。
【００８４】
続いて期間Ｔｘ１において、Ｎ行目とＮ＋１行目のノイズ成分に対応した画素信号を容量ＣＴＮ１に読み出す。
【００８５】
そして期間Ｔｙ１において、Ｐｔｘ（Ｎ）とＰｔｘ（Ｎ＋１）を同時にパルス状にＨｉｇｈとすることによって、Ｎ行目の画素に蓄積された電荷とＮ＋１行目の画素に蓄積された電荷をＦＤ部に転送し加算する。そしてＮ行目及びＮ＋１行目のＰＤ部に蓄積された電荷に、ノイズ成分による電荷が重畳された電荷量に対応した画素信号を容量ＣＴＳ１に保持され、Ｎ行目とＮ＋１行目の加算および画素信号の読み出しが完了する。
【００８６】
次に、Ｖｒｅｓ（Ｎ）をＬｏｗにした状態でＰｒｅｓ（Ｎ）を再度ＨｉｇｈとすることでＮ行目とＮ＋１行目を非選択状態にする（期間Ｔｚ１）。
【００８７】
以上によってＮ行とＮ＋１行の加算読み出しと、Ｍ行とＭ＋１行の電子シャッタ動作とを行う、水平ブランキング期間が完了する。同様に、水平転送期間を経た次の水平ブランキング期間においてＮ＋２行、Ｎ＋３行の加算読み出しと、Ｍ＋２行とＭ＋３行の電子シャッタ動作を行う。
【００８８】
次に、非加算駆動モードにおける、読み出し動作と、電子シャッタ（ＰＤリセット）動作について説明する。図１２（ｃ）が非加算駆動モードにおける、読み出し動作のタイミングチャートであり、図１２（ｄ）が電子シャッタ動作のタイミングチャートである。
【００８９】
まず、読み出し行走査部１４２によって行選択動作が行われる。Ｎ行目の画素１２１Ａと、Ｎ＋１行目の画素１２１ＢとでＦＤ部を共有しているため、行選択動作においてＮ行目とＮ＋１行目が同時に選択される。Ｖｒｅｓ（Ｎ）をＨｉｇｈにした後に、Ｐｒｅｓ（Ｎ）をＨｉｇｈにし、リセットＭＯＳトランジスタ１２１３をオンにすると、ＦＤ部１２１５の電位が電源電圧Ｖｒｅｓの電位に応じた電位に初期化され、Ｎ行目とＮ＋１行目が選択されたことになる。また同時に、電子シャッタ走査部１４１によってＭ行目のＶｒｅｓ（Ｍ）、Ｐｒｅｓ（Ｍ）、Ｐｔｘ（Ｍ）が順次ＨｉｇｈとなりＭ行目のＰＤリセットが行われる。このようにＮ行目とＮ＋１行目の行選択動作と、Ｍ行目のＰＤリセットが完了する（期間Ｔｒｓ）。
【００９０】
続いて期間Ｔｘにおいて、Ｎ行目の画素のノイズ成分に対応した画素信号を容量ＣＴＮ１に読み出す。
【００９１】
そして期間Ｔｙにおいて、ノイズ成分が重畳されたＮ行目の画素信号を容量ＣＴＳ１に読み出し、Ｎ行目の画素信号の読み出しが完了する。次に、期間Ｔｚにおいて、Ｖｒｅｓ（Ｎ）をＬｏｗにした状態でＰｒｅｓ（Ｎ）を再度ＨｉｇｈとすることでＮ行目とＮ＋１行目を非選択状態にする。以上により非加算駆動モードにおけるＮ行の読み出しと、Ｍ行の電子シャッタ動作とを行う水平ブランキング期間が完了する。
【００９２】
同様に、水平転送期間を経た次の水平ブランキング期間において、Ｎ行目とＮ＋１行目を選択する。同時に、Ｍ＋１行のＰＤリセットが行われる。そしてノイズ信号の読み出し後、Ｐｔｘ（Ｎ＋１）をＨｉｇｈとすることによって、Ｎ＋１行目の画素信号を読み出す。その後Ｎ行目とＮ＋１行目の非選択動作を行いＮ＋１行目の読み出しと、Ｍ＋１行目の電子シャッタ動作とを行う水平ブランキング期間が完了する。なお、非加算駆動モードにおける水平ブランキング期間の長さは、前述した２行加算駆動モードにおける水平ブランキング期間と同一とする。
【００９３】
図１３は本実施の形態における固体撮像素子の駆動方法を示すタイミングチャートである。図１３（ａ）は２行加算駆動モードから非加算駆動モードに切り替える場合の駆動方法を示しており、図１３（ｂ）は第１の駆動モードである非加算駆動モードから第２の駆動モードである２行加算駆動モードに切り替える場合の駆動を示している。図１３（ａ）において、駆動モードが切り替わる直前のフレームであるフレームＦ−１では、２行加算駆動モードにおける読み出し行走査と、非加算駆動モードにおける電子シャッタ動作が並行して行われる。このとき、非加算駆動モードにおけるＰＤリセット期間Ｔｒｓは２行加算駆動モードにおける期間Ｔｒｓ１と重なる。
【００９４】
また図１３（ｂ）において、駆動モードが切り替わる直前のフレームであり、第１のフレームであるフレームＦ−１では、第１の駆動モードである非加算駆動モードにおける読み出し行走査が行われる。さらに、フレームＦ−１では、第２の駆動モードである２行加算駆動モードにおける電子シャッタ動作が並行して行われる。このとき、２行加算駆動モードにおけるＰＤリセット期間Ｔｒｓ１は、それぞれ非加算駆動モードにおける期間Ｔｒｓと重なる。
【００９５】
本実施形態によれば、駆動モード切り替え直前フレームにおいて異なる駆動モードの読み出し行走査と電子シャッタ走査が行われても、電子シャッタ走査におけるＰＤリセット期間は読み出し行走査における垂直出力線からの信号読み出し期間と重なることはない。このためＦＤ部にて画素加算が可能な構成となっている固体撮像素子においても、駆動モード切り替えの直前フレームで、読み出し行走査中に次フレームのリセット行走査を開始することが可能となる。すなわち、フレームレートを高くした場合においても、駆動モード切り替え直後のフレームの蓄積時間を長くすることが可能となり、電子ズーム時の画質の劣化を防止することができる。さらに、本実施例では、選択動作とＰＤリセットとを同じ期間に行っているので、実施例１の期間Ｔｒ１やＴｒ２のように、ＰＤリセットのためだけの期間を設ける必要がなくなるので、水平ブランキング期間を短くすることができる。
【００９６】
なお、本実施の形態の説明において、本発明の第１、第２の実施の形態の説明と同様に、駆動モードを２行加算駆動モードと非加算駆動モードを例にとったが、これは１水平ブランキング期間に加算する行数を限定するものではない。また、ラインメモリの容量を用いて画素の信号を加算する例を示したが、本発明の実施形態を限定するものではない。例えば、垂直出力線からの出力を、ノイズキャンセル回路を介してラインメモリに接続し、ノイズキャンセル回路で加算を行っても構わない。さらに、１水平ブランキング期間内に行をスキップする走査つまり、画素部の一部の領域から画素を間引いて読み出す場合でも本発明は適用できる。すなわち、異なる駆動モードにおいて水平ブランキング期間を一定とし、さらに垂直出力線から信号の読み出しを行っていない期間にＰＤリセットを行うことにより、本実施形態と同様の効果を得ることができる。なお、画像の形成に係る有効画素のほかに、補正処理のための遮光された画素や、光電変換素子を持たない画素が画素部に持つ固体撮像装置では、画素部の一部の領域とは、有効画素全体も指し得る。
【００９７】
本実施例において、駆動モードを切り替える前後における１水平同期期間の長さは等しくしている。また、水平同期信号ＨＤがタイミング生成部１５１に入力されてから、リセット走査が行われるまでの時間と、画素信号をラインメモリ部１３１の容量に画素信号を保持させるまでの時間とは異なっている。このため、フレームＦ−１においてリセット走査を読み出し走査と並行して行うことができる。
【００９８】
（第４の実施形態）
次に本発明を適用できる第４の実施の形態について説明を行う。図１４に本実施の形態にかかる固体撮像装置の構成例を示す。図１４において、１は図１に示した固体撮像装置、２はＡＤ変換器（ＡＤＣ）、３は信号処理部、４はＣＰＵ、５はスイッチユニット、６は画素部１２に像を形成する光学系であるレンズユニット、７は映像表示部、８は画像記録部である。固体撮像装置１は、第１乃至第３の実施の形態で説明したようなものである。
【００９９】
レンズユニット６入射した光束に応じて、固体撮像装置１は光電変換を行い、画像信号を出力する。固体撮像装置１から出力されたアナログ信号である画像信号は、ＡＤＣ２においてデジタル信号に変換され、画像データとして出力される。信号処理部３では、画像データに対し、画像補正などの信号処理を行う。信号処理部３にて処理された画像データは、映像表示部７にて表示され、あるいは画像記録部８にて記録される。そしてスイッチユニット５の操作によってモード変更や電子ズームなど制御信号がＣＰＵ４に入力されると、ＣＰＵ４はレンズユニット６、固体撮像装置１、ＡＤＣ２、信号処理部３、映像表示部７、画像記録部８の制御が変更される。
【０１００】
本発明の第４の実施の形態によれば、フレームレートの高い動画撮影時の電子ズーム切り替えにおいて、ズーム倍率が切り替わった直後の画像の劣化を防止することができる。
【０１０１】
さらに、固体撮像装置１の駆動方法において、電子ズーム倍率すなわち駆動モードに関わらず、水平ブランキング期間が一定であるため、水平同期信号から画像信号が出力開始されるまでの時間が一定となる。これにより、電子ズーム倍率変更時の、ＡＤＣ２および信号処理部３の制御が簡素化できるという効果を得ることができる。
【０１０２】
（その他）
上述した各実施例においては、垂直出力線１２２に出力された画素信号が直接保持部であるラインメモリ部１３１に入力される構成を図１などに示した。しかし、保持部の構成は例示したものに限られず、例えば、各垂直出力線１２２に対して画素部１２と増幅器１３３との間の経路に直列に挿入されたクランプ容量であっても良い。さらに、各クランプ容量と増幅器１３３との間に別の増幅器を設けても良い。
【０１０３】
上述した各実施例では駆動モードの例として、行をスキップする走査、つまり画素部の一部の領域から画素を間引いて画素信号を読み出す駆動モードや、画素部の一部の領域の全ての画素から画素信号を読み出す駆動モード、画素信号を加算する駆動モードを挙げた。
【０１０４】
また、上述した各実施例では、第１のフレームに当たるフレームＦ−１で開始される電子シャッタ走査は、第２のフレームに当たるフレームＦで読み出し走査が行われる画素に対してＰＤリセットを行う。フレームＦで読み出し走査が行われない画素については、ＰＤリセットを行わなくても良い。
【図面の簡単な説明】
【０１０５】
【図１】本発明の実施形態に係る固体撮像装置の構成例を示すブロック図
【図２】本発明の第１の実施形態に係る画素の構成例を示す回路図
【図３】本発明の実施形態に係る画素部及びラインメモリ部の構成例を示す回路図
【図４】本発明の第１の実施形態に係る画素部及びラインメモリ部の駆動タイミングを示すタイミングチャート
【図５】本発明の第１の実施形態に係る固体撮像装置の駆動タイミングを示すタイミングチャート
【図６】本発明の第２の実施形態に係る固体撮像装置の画素の構成例を示す回路図
【図７】本発明の第２の実施形態に係る画素部及びラインメモリ部の構成例を示す回路図
【図８】本発明の第２の実施形態に係る画素部及びラインメモリ部の駆動タイミングを示すタイミングチャート
【図９】本発明の第２の実施形態に係る固体撮像装置の駆動タイミングを示すタイミングチャート
【図１０】本発明の第３の実施形態に係る固体撮像装置の画素の構成例を示す回路図
【図１１】本発明の第３の実施形態に係る画素部及びラインメモリ部の構成例を示す回路図
【図１２】本発明の第３の実施形態に係る画素部及びラインメモリ部の駆動タイミングを示すタイミングチャート
【図１３】本発明の第３の実施形態に係る固体撮像装置の駆動タイミングを示すタイミングチャート
【図１４】本発明の第４の実施形態に係る撮像システムの構成例を示すブロック図
【符号の説明】
【０１０６】
１  固体撮像装置
２  ＡＤＣ
３  信号処理部
４  ＣＰＵ
５  スイッチユニット
６  レンズユニット
７  映像表示部
８  画像記録部
１２  画素部
１２１  画素
１２１１  フォトダイオード部（ＰＤ部）
１２１２  転送ＭＯＳトランジスタ
１２１３  リセットＭＯＳトランジスタ
１２１４  増幅ＭＯＳトランジスタ
１２１５  フローティングディフュージョン部（ＦＤ部）
１２２  垂直出力線
１３１  ラインメモリ部
１３１１、１３１２、１３１３、１３１４  ＣＴ転送スイッチＭＯＳトランジスタ
１３１５、１３１６  加算スイッチＭＯＳトランジスタ
１３１７、１３１８  水平転送スイッチＭＯＳトランジスタ
１３２  水平走査部
１３３  増幅器
１４    垂直駆動部
１４１  電子シャッタ走査部
１４２  読み出し行走査部
【図１】
0005111140.tif 000002
【図２】
0005111140.tif 000003
【図３】
0005111140.tif 000004
【図４】
0005111140.tif 000005
【図５】
0005111140.tif 000006
【図６】
0005111140.tif 000007
【図７】
0005111140.tif 000008
【図８】
0005111140.tif 000009
【図９】
0005111140.tif 000010
【図１０】
0005111140.tif 000011
【図１１】
0005111140.tif 000012
【図１２】
0005111140.tif 000013
【図１３】
0005111140.tif 000014
【図１４】
0005111140.tif 000015