(57)【特許請求の範囲】
【請求項１】
ガードタイム、ゲイン切替用、ピーキング用及びデューティー調整用プリアンブル信号を含むプリアンブル信号及びデータ信号で構成される光バースト信号を電流信号から電圧信号に変換してバースト信号を受信する光バースト受信器において、
光バースト信号の電流信号から電圧信号に変換しゲイン切替用プリアンブル信号の電圧レベルに応じてピーキング用及びデューティー調整用を含むプリアンブル信号及びデータ信号のゲインを制御し、差動信号として出力するトランスインピーダンスアンプと、
前記トランスインピーダンスアンプからの差動信号に対してピーキング用プリアンブル信号を検出し正相及び逆相にピーキングを設定し、ゲイン切替用及びデューティー調整用プリアンブル信号を含むプリアンブル信号及びデータ信号のオフセット信号を調整するピーキング・加算回路と、
前記ピーキング・加算回路からの出力信号に対して閾値電圧によりデューティーを制御する自動閾値制御バッファ回路と、
前記自動閾値制御バッファ回路から出力されるバースト信号を検出し、検出されたバースト信号に含まれるプリアンブル信号からゲイン切替用及びピーキング用プリアンブル信号をマスクしてデューティー切替用プリアンブル信号のデューティー比率を検出しデューティー比率の電圧信号に変換するデューティー検出回路と、
前記デューティー検出回路からのデューティー比率の電圧信号の大きさに応じた新閾値電圧で前記自動閾値制御バッファ回路に対してゲイン切替用及びピーキング用プリアンブル信号及びデータ信号のデューティーを調整する閾値電圧調整回路と、
バースト信号の到来を確定するリセット信号を出力し、リセット信号により前記トランスインピーダンスアンプの初期ゲインにセットし、前記ピーキング・加算回路のピーキングをリセットし、前記デューティー検出回路のバースト信号の検出を可能にさせる前記リセット制御回路とを備えることを特徴とする光バースト受信器。
【請求項２】
前記リセット制御回路からのリセット信号の幅はガードタイムの幅よりも小さく、リセット信号のタイミングはガードタイムの範囲内に入れるように合わせることを特徴とする、請求項１に記載の光バースト受信器。
【請求項３】
前記閾値電圧調整回路は、前記デューティー検出回路からのデューティー比率の電圧信号を複数の設定電圧と比較して得たＨｉｇｈ／Ｌｏｗ信号で、複数のフリップフロップ回路を介して、オン／オフ制御される複数のスイッチと、複数のスイッチのオン／オフで閾値電圧を形成する複数の抵抗とからなることを特徴とする、請求項１に記載の光バースト受信器。
【請求項４】
前記リセット制御回路からのリセット信号で複数のフリップフロップ回路を初期値にリセットさせることを特徴とする、請求項３に記載の光バースト受信器。
【請求項５】
前記複数のスイッチはＭＯＳ  ＦＥＴで構成されることを特徴とする、請求項１に記載の光バースト受信器。
【請求項６】
光バースト信号の電流信号から電圧信号に変換するトランスインピーダンスアンプには入出力パワーによりゲインを３値に切り替えるゲイン制御回路が並列に接続され、前記リセット制御回路からのリセット信号でバースト信号の到来を確定し、前記ゲイン制御回路のゲインをリセットさせることを特徴とする、請求項１に記載の光バースト受信器。
【請求項７】
ガードタイム、ゲイン切替用、ピーキング用及びデューティー調整用プリアンブル信号を含むプリアンブル信号及びデータ信号で構成される光バースト信号を電流信号から電圧信号に変換してバースト信号を受信する光バースト受信方法において、
光バースト信号の電流信号から電圧信号に変換しバースト信号の到来を確定するリセット信号で初期ゲインにセットしゲイン切替用プリアンブル信号の電圧レベルに応じてピーキング用及びデューティー調整用を含むプリアンブル信号及びデータ信号のゲインを制御し、差動信号として出力する工程と、
前記差動信号に対してバースト信号の到来を確定するリセット信号でピーキングをリセットしピーキング用プリアンブル信号を検出し正相及び逆相にピーキングを設定しゲイン切替用及びデューティー調整用プリアンブル信号を含むプリアンブル信号及びデータ信号のオフセット信号を調整した電圧信号を出力する工程と、
オフセット信号を調整した電圧信号に対して閾値電圧によりデューティーを制御した電圧信号を出力する工程と、
バースト信号の到来を確定するリセット信号によりデューティーを制御された電圧信号からバースト信号を検出し、検出されたバースト信号に含まれるプリアンブル信号からゲイン切替用及びピーキング用プリアンブル信号をマスクしてデューティー切替用プリアンブル信号のデューティー比率を検出しデューティー比率の電圧信号に変換する工程と、
デューティー比率の電圧信号の大きさに応じた新閾値電圧でゲイン切替用及びピーキング用プリアンブル信号及びデータ信号のデューティーを調整する工程とを備えることを特徴とする光バースト受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデューティーを調整する光バースト受信器に関する。特に、本発明は、デューティー調整に対して部品点数削減、人工工数削減を可能とする光バースト受信器及び方法に関する。
【背景技術】
【０００２】
本発明の前提となる光バースト受信器において、温度、光入力パワーに依存しなくて安定に、出力信号のデューティー比（Ｄｕｔｙ）を調整するため、ＬＳＩ（大規模集積回路）以外に外付け部品が用いられて、マニュアルで実施している。
このような光バースト受信器で、第１の問題は、ＬＳＩ以外に外付け部品が必要であるため、実装面積が多くて、光バースト受信器の小型化は難しい。
【０００３】
また、第２の問題は、マニュアルで調整しているため、人工工数がかかり、光バースト受信器のコストアップとなる。
このように、デューティーを調整する光バースト受信器に関して以下のような従来技術がある。
従来、システムとして小型で低コストな構成で、正確に電気信号を識別・再生できるように、受信信号のデューティー比を５０％に補正するため、光電気変換増幅部は、入力光信号を電気信号に変換し、差動広帯域増幅部とトリガ発生部に送出し、トリガ発生部は、トリガ信号を生成し、デューティー比補正回路に送出し、差動広帯域増幅部は、出力信号を識別・再生部とデューティー比補正回路とクロック生成部に送出し、デューティー比補正回路は、トリガ発生部と差動広帯域増幅部の出力信号を基に、差動広帯域増幅部の出力信号のデューティー比を補正する制御信号を生成し、差動広帯域増幅部に送出し、クロック生成部は、クロック信号を生成し、識別・再生部に送出し、識別・再生部は、クロック信号を基に、差動広帯域増幅部から送出された信号を識別・再生するものがある（例えば、特許文献１参照）。
【０００４】
しかしながら、上記特許文献１では、プリアンブルパターンのデューティーにより制御を行っているが、さらに、プリアンブルに複数の制御情報を含めてデューティーを制御するには不十分であるという課題がある。
【０００５】
【特許文献１】特開２００４−３４３２４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、本発明は上記問題点に鑑みて、プリアンブルに複数の制御情報を含めて、ＬＳＩ内部の素子だけで構成でき、マニュアルで調整用外付け部品が不要となり、部品点数の削減、実装面積の削減が可能となり、自動調整であるため、人工工数が不要であり、製造コストダウンが可能となり、広い温度範囲及び広いダイナミックレンジでデューティーの制御が可能となる光バースト受信器及び方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は前記問題点を解決するために、ガードタイム、ゲイン切替用、ピーキング用及びデューティー調整用プリアンブル信号を含むプリアンブル信号及びデータ信号で構成される光バースト信号を電流信号から電圧信号に変換してバースト信号を受信する光バースト受信器において、光バースト信号の電流信号から電圧信号に変換しゲイン切替用プリアンブル信号の電圧レベルに応じてピーキング用及びデューティー調整用を含むプリアンブル信号及びデータ信号のゲインを制御し、差動信号として出力するトランスインピーダンスアンプと、前記トランスインピーダンスアンプからの差動信号に対してピーキング用プリアンブル信号を検出し正相及び逆相にピーキングを設定し、ゲイン切替用及びデューティー調整用プリアンブル信号を含むプリアンブル信号及びデータ信号のオフセット信号を調整するピーキング・加算回路と、前記ピーキング・加算回路からの出力信号に対して閾値電圧によりデューティーを制御する自動閾値制御バッファ回路と、前記自動閾値制御バッファ回路から出力されるバースト信号を検出し、検出されたバースト信号に含まれるプリアンブル信号からゲイン切替用及びピーキング用プリアンブル信号をマスクしてデューティー切替用プリアンブル信号のデューティー比率を検出しデューティー比率の電圧信号に変換するデューティー検出回路と、前記デューティー検出回路からのデューティー比率の電圧信号の大きさに応じた新閾値電圧で前記自動閾値制御バッファ回路に対してゲイン切替用及びピーキング用プリアンブル信号及びデータ信号のデューティーを調整する閾値電圧調整回路と、バースト信号の到来を確定するリセット信号を出力し、リセット信号により前記トランスインピーダンスアンプの初期ゲインにセットし、前記ピーキング・加算回路のピーキングをリセットし、前記デューティー検出回路のバースト信号の検出を可能にさせる前記リセット制御回路とを備えることを特徴とする光バースト受信器を提供する。
【０００８】
さらに、前記リセット制御回路からのリセット信号の幅はガードタイムの幅よりも小さく、リセット信号のタイミングはガードタイムの範囲内に入れるように合わせる。
さらに、前記閾値電圧調整回路は、前記デューティー検出回路からのデューティー比率の電圧信号を複数の設定電圧と比較して得たＨｉｇｈ／Ｌｏｗ信号で、複数のフリップフロップ回路を介して、オン／オフ制御される複数のスイッチと、複数のスイッチのオン／オフで閾値電圧を形成する複数の抵抗とからなる。
【０００９】
さらに、前記リセット制御回路からのリセット信号で複数のフリップフロップ回路を初期値にリセットさせる。
さらに、前記複数のスイッチはＭＯＳ  ＦＥＴで構成される。
さらに、光バースト信号の電流信号から電圧信号に変換するトランスインピーダンスアンプには入出力パワーによりゲインを３値に切り替えるゲイン制御回路が並列に接続され、前記リセット制御回路からのリセット信号でバースト信号の到来を確定し、前記ゲイン制御回路のゲインをリセットさせる。
【００１０】
さらに、本発明は、ガードタイム、ゲイン切替用、ピーキング用及びデューティー調整用プリアンブル信号を含むプリアンブル信号及びデータ信号で構成される光バースト信号を電流信号から電圧信号に変換してバースト信号を受信する光バースト受信方法において、光バースト信号の電流信号から電圧信号に変換しバースト信号の到来を確定するリセット信号で初期ゲインにセットしゲイン切替用プリアンブル信号の電圧レベルに応じてピーキング用及びデューティー調整用を含むプリアンブル信号及びデータ信号のゲインを制御し、差動信号として出力する工程と、前記差動信号に対してバースト信号の到来を確定するリセット信号でピーキングをリセットしピーキング用プリアンブル信号を検出し正相及び逆相にピーキングを設定しゲイン切替用及びデューティー調整用プリアンブル信号を含むプリアンブル信号及びデータ信号のオフセット信号を調整した電圧信号を出力する工程と、オフセット信号を調整した電圧信号に対して閾値電圧によりデューティーを制御した電圧信号を出力する工程と、バースト信号の到来を確定するリセット信号によりデューティーを制御された電圧信号からバースト信号を検出し、検出されたバースト信号に含まれるプリアンブル信号からゲイン切替用及びピーキング用プリアンブル信号をマスクしてデューティー切替用プリアンブル信号のデューティー比率を検出しデューティー比率の電圧信号に変換する工程と、デューティー比率の電圧信号の大きさに応じた新閾値電圧でゲイン切替用及びピーキング用プリアンブル信号及びデータ信号のデューティーを調整する工程とを備えることを特徴とする光バースト受信方法を提供する。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、光バースト信号の電流信号から電圧信号に変換しバースト信号の到来を確定するリセット信号で初期ゲインにセットしゲイン切替用プリアンブル信号の電圧レベルに応じてピーキング用及びデューティー調整用を含むプリアンブル信号及びデータ信号のゲインを制御し、差動信号として出力し、前記差動信号に対してバースト信号の到来を確定するリセット信号でピーキングをリセットしピーキング用プリアンブル信号を検出し正相及び逆相にピーキングを設定しゲイン切替用及びデューティー調整用プリアンブル信号を含むプリアンブル信号及びデータ信号のオフセット信号を調整した電圧信号を出力し、オフセット信号を調整した電圧信号に対して閾値電圧によりデューティーを制御した電圧信号を出力し、バースト信号の到来を確定するリセット信号によりデューティーを制御された電圧信号からバースト信号を検出し、検出されたバースト信号に含まれるプリアンブル信号からゲイン切替用及びピーキング用プリアンブル信号をマスクしてデューティー切替用プリアンブル信号のデューティー比率を検出しデューティー比率の電圧信号に変換し、デューティー比率の電圧信号の大きさに応じた新閾値電圧でゲイン切替用及びピーキング用プリアンブル信号及びデータ信号のデューティーを調整するようにしたので、ＬＳＩ（大規模集積回路）内部の素子だけで構成でき、マニュアルで調整用外付け部品が不要となり、部品点数の削減、実装面積の削減が可能となる。
【００１２】
さらに、自動調整であるため、人工工数が不要であり、製造コストダウンが可能となる。
さらに、Ｆｅｅｄ−ｂａｃｋ方式であるため、広い温度範囲及び広いダイナミックレンジでの使用が可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を参照して説明する。
図１は本発明に係る光バースト受信器の概略構成を示すブロック図である。通常、アクセス系のＰＯＮ（Ｐａｓｓｉｖｅ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ）システムの下がり信号が光入力信号のバーストで形成される光バースト受信器１００は、本図に示すように、受光素子（ＡＰＤ：アバランシェ・フォトダイオード）１１０、ＴＩＡ回路（トランスインピーダンスアンプ）１２０、ゲイン制御部（ＧＡＩＮ  Ｃｏｎｔｒｏｌ）１３０、ＰＯＳＴ１３１、ＶＲＥＦ１３２、ＡＴＣ回路（ＡＵＴＯ  ＴＨＲＥＳＨＯＬＤ  ＣＯＮＴＲＯＬ：自動閾値制御回路）１４０、ＬＩＭ−ＡＭＰ（リミッティングアンプ）１５０、バッファ（ＢＵＦＦＥＲ）１６０、デューティー（ＤＵＴＹ）調整回路１７０及びリセット制御部（ＲＥＳＥＴ  ＣＯＮＴＲＯＬ）１９０から構成される。
【００１４】
さらに、ＡＴＣ回路１４０はピーク検出（ＰＥＡＫ  ＤＥＴＥＣＴＯＲ）回路（−）１４1及びピーク検出回路（＋）１４1、加算回路１４２及びＡＴＣバッファ１４３から構成される。
さらに、デューティ調整回路１７０はタイマ１７１、マスク回路１７２、デューティー（ＤＵＴＹ）検出部１７３、複数の比較器２０１−２１６、複数のデューティー値設定部２２１−２３６、複数のＦＦ（フリップフロップ）回路１０１−１１６及び閾値電圧調整回路１８０から構成される。
【００１５】
受光素子１１０は逆バイアスを印加することにより光電流が倍増される高速・高感度のフォトダイオードであり、光信号が電気の電流に変換される。
受光素子１１０にはＴＩＡ回路１２０が接続され、ＴＩＡ回路１２０は電流信号を電圧信号に変換する、バースト信号対応のトランスインピーダンスアンプである。
受光素子１１０にはゲイン制御部１３０が並列に接続され、ゲイン制御部１３０はＴＩＡ回路１２０の光入力パワーにより、ＴＩＡ回路１２０のゲイン（帰還抵抗）を高（Ｈｉｇｈ）ゲイン、低（Ｌｏｗ）ゲイン、中（Ｍｉｄｄｌｅ）ゲインの３値に切り替え光受信パワーのダイナミックレンジを確保し、さらに、リセット制御部１９０に接続される。
【００１６】
ＰＯＳＴ１３１はバッファであり、ＶＲＥＦ１３２とＴＩＡ回路１２０からの入力信号を差動信号でＡＴＣ回路１４０に出力する。
ＶＲＥＦ１３２はＰＯＳＴ１３１の差動入力の両端子間のインピーダンスのバランスをとるためのダミー用アンプであり、固定電圧を出力する。
ＡＴＣ回路１４０では入出力をバランス（差動）形式とし、ＡＴＣバッファ１４３の入力側に正相、逆相にピーク検出回路（＋）１４４、ピーク検出回路（−）１４１が設定され、さらに、加算回路１４２が設定され、同相ノイズの低減が図られる。
【００１７】
ピーク検出回路（＋）１４４、ピーク検出回路（−）１４１は正相、逆相のピークをそれぞれ検出するため、リセット制御部１９０が接続され、オフセットキャンセル機能も有する。
ＡＴＣ回路１４０の出力波形のデューティーは、ＡＴＣバッファ１４３の閾値電圧により調整される。
【００１８】
ＡＴＣ回路１４０にはＬＩＭ−ＡＭＰ１５０及びデューティー調整回路１７０が接続され、ＬＩＭ−ＡＭＰ１５０にはバッファ１６０が接続される。
ＬＩＭ−ＡＭＰ１５０の出力側にはデューティー調整回路１７０のマスク回路１７２が接続され、マスク回路１７２はタイマー１７１により必要がないビットをマスクする。
マスク回路１７２にはデューティー検出回路１７３が接続され、デューティー検出回路１７３はＬＩＭ−ＡＭＰ１５０の出力信号のデューティー比率を検出しさらに検出したデューティー比率を電圧信号に変換する。
【００１９】
デューティー検出回路１７３には１６個の比較部２０１−２１６が接続され、１６個の比較部２０１−２１６には１６個のデューティー値設定部２２１−２３６がそれぞれ接続され、１６個のデューティー値設定部２２１−２３６は設定電圧ｖ１、ｖ２、…、ｖ１６をそれぞれ出力し、１６個の比較部２０１−２１６に設定する。１６個のデューティー値設定部２２１−２３６の設定電圧はｖ１＜ｖ２＜…＜ｖ１６の関係にある。
【００２０】
１６個の比較部２０１−２１６はデューティー検出回路１７３で変換されたデューティー比率の電圧信号を１６個のデューティー値設定部２２１−２３６からの設定電圧とそれぞれ比較し、比較した結果として、Ｈｉｇｈ／Ｌｏｗの信号を出力する。
１６個の比較部２０１−２１６には１６個のＦＦ回路１０１−１１６を介して閾値電圧調整回路１８０が接続され、閾値電圧調整回路１８０は１６個のＦＦ回路１０１−１１６からのＨｉｇｈ／Ｌｏｗの信号より駆動され閾値電圧を調整し、調整した閾値電圧はＡＴＣ回路１４０のＡＴＣバッファ１４３の出力波形のデューティーを調整する。
【００２１】
このようにして、ＬＳＩ（大規模集積回路）内部の素子だけで構成でき、マニュアルで調整用外付け部品が不要となり、部品点数の削減、実装面積の削減が可能となる。
図２は図１における受光素子１１０への光入力信号を説明する図である。本図（ａ）に示すように、受光素子１１０への光入力信号のバーストはガードタイム、プリアンブル信号及びデータ信号で構成される。
【００２２】
本図（ｂ）に示すように、リセット制御部１９０のリセット信号はバースト信号毎に必要であり、リセット信号の幅はガードタイムの幅よりも小さく、タイミングはガードタイムの範囲に入るように合わせている。
本図（ｃ）のプリアンブル信号の拡大図に示すように、プリアンブル信号はＮＲＺ（Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）の固定パターンであり、ゲイン切替用、ピーキング用、デューティー調整用、ほかのプリアンブル信号の４部分に分けている。
【００２３】
図３は図１におけるＴＩＡ回路１２０の出力波形例、ＬＩＭ−ＡＭＰ１５０の波形例を示す図である。本図（ａ）では、ＴＩＡＯＵＴＰ／ＡＴＣＩＮＰとＴＩＡＯＵＴＮ／ＡＴＣＩＮＮの波形は受光素子１１０から電流を受けてＴＩＡ回路１２０の出力電圧波形を示している。ゲイン切替用プリアンブル信号の波形はＨｉｇｈゲインで変換され、その以降のプリアンブル信号とデータ信号波形はゲイン制御部１３０の入力パワーにより、選択されたゲインで変換されている。
【００２４】
ＴＩＡＯＵＴＰ／ＡＴＣＩＮＰとＴＩＡＯＵＴＮ／ＡＴＣＩＮＮの波形の中に、ピーキング用、デューティー切替用、ほかのプリアンブル信号及びデータ信号はＬｏｗゲインでコントロールしたＴＩＡ回路１２０の出力電圧波形の例である。
本図（ｂ）では、ＬＩＭ−ＡＭＰ  ＯＵＴＰとＬＩＭ−ＡＭＰ  ＯＵＴＮの波形はＡＴＣ回路１４０を通して、デューティー調整回路１７０で波形のデューティーを調整して、ＬＩＭ−ＡＭＰ１５０からの出力バースト波形の例である。
【００２５】
ゲイン切替用、ピーキング用及びデューティー調整用プリアンブル信号はデューティー調整回路１７０から閾値電圧の初期値で調整されている。
デューティー調整回路１７０はデューティー調整用プリアンブル信号のデューティー比率を検出し、設定値と比較し、出力波形のデューティー再調整を実施する。
ＬＩＭ−ＡＭＰ  ＯＵＴＰとＬＩＭ−ＡＭＰ  ＯＵＴＮの波形の中に、ほかのプリアンブル信号とデータ信号はデューティーを再調整した出力波形である。
【００２６】
図４は図１におけるデューティー検出回路１７３のデューティー検出レベルと１６個の比較部２０１−２１６の出力レベルの関係例を説明する図である。ここで、一例として、１６個のデューティー値設定部２２１−２３６の設定電圧ｖ１、ｖ２、…、ｖ１６を、ｖ１＝１６０ｍＶ、ｖ２＝３２０ｍＶ、…、ｖ１５＝２４００ｍＶ、ｖ１６＝２５６０ｍＶの１６個の電圧とし、間隔は１６０ｍＶとする。
【００２７】
本図に示すように、デューティー検出回路１７３のデューティー検出レベルが１６０ｍＶだけ増加する毎に、出力がＨｉｇｈとなる比較部２０１−２１６の数が１つずつ増え、Ｌｏｗとなる比較部２０１−２１６の数が１つずつ減る関係にある。
１６個の比較部２０１−２１６の出力がＨｉｇｈの場合、１６個のＦＦ回路１０１−１１６の出力もＨｉｇｈとなり、１６個の比較部２０１−２１６の出力がＬｏｗの場合、ＦＦ回路１０１−１１６の出力もＬｏｗとなる。
【００２８】
１６個の比較部２０１−２１６の出力側には１６個のＦＦ回路１０１−１１６がそれぞれ接続され、16個のＦＦ回路１０１−１１６を経由して、閾値電圧調整回路１８０が接続され、閾値電圧調整回路１８０は１６個の比較部２０１−２１６からのＨｉｇｈ／Ｌｏｗの信号で駆動する。
すなわち、閾値電圧調整回路１８０は１６個のＦＦ回路１０１−１１６からのＨｉｇｈ／Ｌｏｗ信号を利用して閾値電圧を調整する。
【００２９】
閾値電圧調整回路１８０はＡＴＣ回路１４０のＡＴＣバッファ１４３に接続され、調整された閾値電圧によりＡＴＣバッファ１４３を通してＡＴＣバッファ１４３の出力波形のデューティー比率を調整する。
次に、閾値電圧調整回路１８０の詳細な構成について説明を行う。閾値電圧調整回路１８０は、例えば、抵抗とＭＯＳ（金属酸化膜半導体）  ＦＥＴ（電界効果トランジスタ）のスイッチの組み合わせで以下のように実現される。
【００３０】
図５は図１における閾値電圧調整回路１８０の概略構成を示す回路である。本図に示すように、閾値電圧調整回路１８０は１８個の抵抗４０１−抵抗４１８と１６個のＭＯＳ  ＦＥＴのスイッチ３０１−スイッチ３１６から構成される。
ＦＦ１０１−ＦＦ１０８の出力がＨｉｇｈの場合、スイッチ３０１−スイッチ３０８はＯＦＦ、ＦＦ１０１−ＦＦ１０８の出力がＬｏｗの場合、スイッチ３０１−スイッチ３０８はＯＮとなる。
【００３１】
ＦＦ１０９−ＦＦ１１６の出力がＨｉｇｈの場合、スイッチ３０９−スイッチ３１６はＯＮ、ＦＦ１０９−ＦＦ１１６の出力がＬｏｗの場合、スイッチ３０９−スイッチ３１６はＯＦＦとなる。
図６は図５における閾値電圧調整回路１８０におけるスイッチ３０１−３１６と閾値電圧の動作関係例を説明する図である。本図に示すように、スイッチ３０１−３１６のＯＮ／ＯＦＦの組み合わせにより、１７個の閾値電圧の供給が可能になる。例えば、閾値電圧は１６０ｍＶ、３２０ｍＶ、…、２４００ｍＶ、２５６０ｍＶ、２７２０ｍＶであり、間隔は１６０ｍＶである。
【００３２】
図７は図１における光バースト受信器の一連の動作例を説明するフローチャートである。本図に示すように、受光素子（ＡＰＤ）１１０に光バースト信号が入力すると、ステップＳ５０１において、受光素子１１０は光入力信号を電気の電流信号に変換し、ＴＩＡ回路１２０は変換した電流信号を入力する。
ステップＳ５０２において、ゲイン制御部１３０はリセット制御部１９０からのリセット信号でバースト信号の到来を確定し、ＴＩＡ回路１２０を初期ゲインであるＨｉｇｈゲインにセットさせる。
【００３３】
ステップＳ５０３において、ＴＩＡ回路１２０はまずＨｉｇｈゲインでゲイン切替用プリアンブル信号を電流信号から電圧信号に変換する。
ステップＳ５０４、５０５、５０６において、ゲイン制御部１３０はフィードバックでこのゲインプリアンブル信号の電圧レベルを検出し、設定値と比較を行い、Ｈｉｇｈゲイン、Ｌｏｗゲイン、Ｍｉｄｄｌｅゲインの１つに判断を実施し、ＴＩＡ回路１２０のゲイン（帰還抵抗）を選択する。
【００３４】
ステップＳ５０７において、ＴＩＡ回路１２０は入力信号の残りプリアンブル信号（ピーキング用、デューティー切替用及びほかのプリアンブル信号）とデータ信号は選択したゲインで電流信号を電圧信号に変換を実施し、ＰＯＳＴ１３１は差動信号を出力する。このようにして、タイマミックレンジを確保することが可能となる。
ステップＳ５０８において、ピーク検出回路（＋）１４４、ピーク検出回路（−）１４１はまずリセット制御部１９０からのリセット信号でバースト信号の到来を確定し、ピーク検出回路（＋）１４４、ピーク検出回路（−）１４１のピーキングをリセットさせる。
【００３５】
ステップＳ５０９において、その後、ピーク検出回路（＋）１４４、ピーク検出回路（−）１４１でピーキングを実施する。
ステップＳ５１０において、加算回路１４２はピーク検出回路（＋）１４４、ピーク検出回路（−）１４１からのピーキングレベルで入力信号の残りプリアンブル信号とデータ信号のオフセット信号を調整させる。ＡＴＣバッファ１４３はその調整された信号を入力する。
【００３６】
ステップＳ５１１において、１６個のＦＦ（フリップフロップ）回路１０１−１１６はまずリセット制御部１９０からのリセット信号で初期にリセットされる。
ステップＳ５１２において、ＡＴＣバッファ１４３は閾値電圧調整回路１８０からの閾値電圧の初期値でデューティー調整用プリアンブル信号のデューティーを調整する。
ステップＳ５１３において、マスク回路１７２は、まずリセット制御部１９０からのリセット信号でマスク回路１７２を起動し、ＬＩＭ−ＡＭＰ１５０からのバースト信号を検出し、バースト信号の到来を確定する。
【００３７】
ステップＳ５１４において、検出されたバースト信号に対して、タイマー１７１よりゲイン切替用プリアンブル信号とピーキング用プリアンブル信号をマスクする。
ステップＳ５１５において、その後、デューティー検出回路１７３はデューティー検出用プリアンブル信号のデューティー比率を検出する。
ステップＳ５１６において、検出したデューティー比率を電圧に変換する。このようにしてデューティーの精度と安定性を高める。
【００３８】
ステップＳ５１７において、１６個の比較部２０１−２１６はデューティー検出回路１７３からの電圧を１６個のデューティー値設定部２２１−２３６からの設定値と比較し、Ｈｉｇｈ／Ｌｏｗ信号を出力する。
ステップＳ５１８において、１６個のＦＦ回路１０１−１１６は１６個の比較部２０１−２１６からのＨｉｇｈ／Ｌｏｗ信号で閾値電圧調整回路１８０を駆動する。
【００３９】
ステップＳ５１９において、ＡＴＣバッファ１４３の閾値電圧を調整する。
ステップＳ５２０において、ＡＴＣバッファ１４３は閾値電圧調整回路１８０からの新閾値電圧で残りプリアンブル信号（ゲイン切替用、ピーキング用及びほかのプリアンブル信号）とデータのデューティーを調整する。このように、フィードバックにより安定性を高めることが可能になる。
【００４０】
ステップＳ５２１において、デューティーを調整したバースト信号はＬＩＭ−ＡＭＰ１５０に出力し、バッファ１６０はＬＩＭ−ＡＭＰ１５０からのバースト信号をスルーで出力する。
したがって、本発明によれば、ＬＳＩ（大規模集積回路）内部の素子だけで構成でき、マニュアルで調整用外付け部品が不要となり、部品点数の削減、実装面積の削減が可能となる。
【００４１】
さらに、自動調整であるため、人工工数が不要であり、製造コストダウンが可能となる。
さらに、Ｆｅｅｄ−ｂａｃｋ方式であるため、広い温度範囲及び広いダイナミックレンジでの使用が可能となる。
【図面の簡単な説明】
【００４２】
【図１】本発明に係る光バースト受信器の概略構成を示すブロック図である。
【図２】図１における受光素子１１０への光入力信号を説明する図である。
【図３】図１におけるＴＩＡ回路１２０の出力波形例、ＬＩＭ−ＡＭＰ１５０の波形例を示す図である。
【図４】図１におけるデューティー検出回路１７３のデューティー検出レベルと１６個の比較部２０１−２１６の出力レベルの関係例を説明する図である。
【図５】図１における閾値電圧調整回路１８０の概略構成を示す回路である。
【図６】図５における閾値電圧調整回路１８０におけるスイッチ３０１−３１６と閾値電圧の動作関係例を説明する図である。
【図７】図１における光バースト受信器の一連の動作例を説明するフローチャートである。
【符号の説明】
【００４３】
１００…光バースト受信器
１０１−１１６…ＦＦ回路
１１０…受光素子
１２０…ＴＩＡ回路
１３０…ゲイン制御部
１３１…ＰＯＳＴ
１３２…ＶＲＥＦ
１４０…ＡＴＣ回路
１４１…ピーク検出回路（−）
１４２…加算回路
１４３…ＡＴＣバッファ
１４４…ピーク検出回路（＋）
１５０…ＬＩＭ−ＡＭＰ
１６０…バッファ
１７０…デューティー調整回路
１７１…タイマー
１７２…マスク回路
１７３…デューティー検出回路
１８０…閾値電圧調整回路
１９０…リセット制御部
２０１−２１６…比較部
２２１−２３６…デューティー値設定部
４０１−４１８…抵抗
３０１−３１６…スイッチ
【図１】
0005013321.tif 000002
【図２】
0005013321.tif 000003
【図３】
0005013321.tif 000004
【図４】
0005013321.tif 000005
【図５】
0005013321.tif 000006
【図６】
0005013321.tif 000007
【図７】
0005013321.tif 000008