(57)【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなり、
各画素は少なくとも、スイッチング素子と、ドライブトランジスタと、トランジスタ素子と、保持容量と、発光素子とを含み、
前記スイッチング素子は、その制御端が前記走査線に接続され、その一対の電流端が前記信号線と前記ドライブトランジスタのゲートとに接続され、
前記ドライブトランジスタは、ドレインが電源に接続され、ソースが前記発光素子に接続され、
前記トランジスタ素子は、ドレインとゲートが前記ドライブトランジスタのソースに接続され、ソースが前記スイッチング素子の電流端に接続されたＮチャネル型のトランジスタ、又は、ドレインとゲートが前記スイッチング素子の電流端に接続され、ソースが前記ドライブトランジスタのソースに接続されたＰチャネル型のトランジスタからなり、
前記保持容量は、前記ドライブトランジスタのゲートとソースとの間に接続され、
前記駆動部は少なくとも、フィールド毎に走査線の順次走査を行って各走査線に制御信号を供給するライトスキャナと、前記順次走査に合わせて基準電位と初期化電位と信号電位とで切り換わる駆動信号を各信号線に供給する信号セレクタとを有し、
前記信号線が初期化電位にある時、前記ライトスキャナは第１の制御信号を前記走査線に供給して前記スイッチング素子をオンすることによって前記ドライブトランジスタのゲートの電位を初期化し、
前記トランジスタ素子は、前記初期化電位によって前記ドライブトランジスタのソースの電位を初期化し、
続いて前記信号セレクタは、前記信号線を初期化電位から基準電位に切り換えて前記ドライブトランジスタがカットオフするまで電流を流し、カットオフした時現われるドライブトランジスタのゲートとソースとの間の電圧を前記保持容量に書き込むことによって前記ドライブトランジスタの閾電圧補正動作を行い、
その後前記信号線が基準電位から信号電位に切り換わった時間帯で、前記ライトスキャナは第２の制御信号を前記走査線に供給して前記スイッチング素子をオンすることによって前記信号電位をサンプリングして前記保持容量に書き込み、
前記ドライブトランジスタは、前記保持容量に書き込まれた信号電位と、前記保持容量への信号電位の書き込みの際、前記ドライブトランジスタに流れる駆動電流が所定の補正期間前記保持容量に負帰還することによって移動度補正された電位とで決まる駆動電流を前記発光素子に供給し、前記画素アレイ部に画像を表示する表示装置。      
【請求項２】
前記画素は、前記ドライブトランジスタのソースに接続された補助容量を有する請求項１に記載の表示装置。
【請求項３】
前記スイッチング素子は、Ｎチャネル型のトランジスタ、Ｐチャネル型のトランジスタ、又は両者を組み合わせたトランスミッションゲート素子からなる請求項１または請求項２に記載の表示装置。
【請求項４】
前記画素は、電源とドライブトランジスタと発光素子をつなぐ電流路に挿入された追加スイッチング素子を含み、
前記駆動部は、追加の走査線に制御信号を供給するドライブスキャナを含んでおり、
前記追加スイッチング素子は、前記ドライブスキャナから追加の走査線に供給された制御信号に応じてオフし、前記電流路を遮断して発光素子を消灯することによって発光期間から非発光期間への切り換えを行う請求項１から請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記画素は、前記スイッチング素子が第１の制御信号に応じてオンした後前記追加スイッチング素子が前記ドライブスキャナから供給される制御信号に応じてオンしてから、前記スイッチング素子が第２の制御信号に応じてオフするまでの期間に、前記ドライブトランジスタに流れる駆動電流を前記保持容量に負帰還することによって前記ドライブトランジスタの移動度補正動作を行う請求項４に記載の表示装置。
【請求項６】
前記発光素子が発光している発光期間で且つ前記信号線が初期化電位又は基準電位にある時、前記ライトスキャナが第３の制御信号を出力して前記スイッチング素子をオンし前記ドライブトランジスタをオフして発光素子を消灯することによって発光期間から非発光期間への切り換えを行う請求項１から請求項４のいずれか１項に記載の表示装置。
【請求項７】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなり、
各画素は少なくとも、スイッチング素子と、ドライブトランジスタと、トランジスタ素子と、保持容量と、発光素子とを含み、
前記スイッチング素子は、その制御端が前記走査線に接続され、その一対の電流端が前記信号線と前記ドライブトランジスタのゲートとに接続され、
前記ドライブトランジスタは、ドレインが電源に接続され、ソースが前記発光素子に接続され、
前記トランジスタ素子は、ドレインとゲートが前記ドライブトランジスタのソースに接続され、ソースが前記スイッチング素子の電流端に接続されたＮチャネル型のトランジスタ、又は、ドレインとゲートが前記スイッチング素子の電流端に接続され、ソースが前記ドライブトランジスタのソースに接続されたＰチャネル型のトランジスタからなり、
前記保持容量は、前記ドライブトランジスタのゲートとソースとの間に接続され、
前記駆動部は少なくとも、フィールド毎に走査線の順次走査を行って各走査線に制御信号を供給するライトスキャナと、前記順次走査に合わせて基準電位と初期化電位と信号電位とで切り換わる駆動信号を各信号線に供給する信号セレクタとを有し、
前記信号線が初期化電位にある時、前記ライトスキャナは第１の制御信号を前記走査線に供給して前記スイッチング素子をオンすることによって前記ドライブトランジスタのゲートの電位を初期化し、
前記トランジスタ素子は、前記初期化電位によって前記ドライブトランジスタのソースの電位を初期化し、
続いて前記信号セレクタは、前記信号線を初期化電位から基準電位に切り換えて前記ドライブトランジスタがカットオフするまで電流を流し、カットオフした時現われるドライブトランジスタのゲートとソースとの間の電圧を前記保持容量に書き込むことによって前記ドライブトランジスタの閾電圧補正動作を行い、
その後前記信号線が基準電位から信号電位に切り換わった時間帯で、前記ライトスキャナは第２の制御信号を前記走査線に供給して前記スイッチング素子をオンすることによって前記信号電位をサンプリングして前記保持容量に書き込み、
前記ドライブトランジスタは、前記保持容量に書き込まれた信号電位と、前記保持容量への信号電位の書き込みの際、前記ドライブトランジスタに流れる駆動電流が所定の補正期間前記保持容量に負帰還することによって移動度補正された電位とで決まる駆動電流を前記発光素子に供給し、前記画素アレイ部に画像を表示する表示装置を含む電子機器。
【請求項８】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなり、
各画素は少なくとも、スイッチング素子と、ドライブトランジスタと、トランジスタ素子と、保持容量と、発光素子とを含み、
前記スイッチング素子は、その制御端が前記走査線に接続され、その一対の電流端が前記信号線と前記ドライブトランジスタのゲートとに接続され、
前記ドライブトランジスタは、ドレインが電源に接続され、ソースが前記発光素子に接続され、
前記トランジスタ素子は、ドレインとゲートが前記ドライブトランジスタのソースに接続され、ソースが前記スイッチング素子の電流端に接続されたＮチャネル型のトランジスタ、又は、ドレインとゲートが前記スイッチング素子の電流端に接続され、ソースが前記ドライブトランジスタのソースに接続されたＰチャネル型のトランジスタからなり、
前記保持容量は、前記ドライブトランジスタのゲートとソースとの間に接続され、
前記駆動部は少なくとも、フィールド毎に走査線の順次走査を行って各走査線に制御信号を供給するライトスキャナと、前記順次走査に合わせて基準電位と初期化電位と信号電位とで切り換わる駆動信号を各信号線に供給する信号セレクタとを有する表示装置の駆動に当たって、
前記信号線が初期化電位にある時、前記ライトスキャナが第１の制御信号を前記走査線に供給して前記スイッチング素子をオンすることによって前記ドライブトランジスタのゲートの電位を初期化し、
前記トランジスタ素子が前記初期化電位によって前記ドライブトランジスタのソースの電位を初期化し、
続いて前記信号セレクタが、前記信号線を初期化電位から基準電位に切り換えて前記ドライブトランジスタがカットオフするまで電流を流し、カットオフした時現われるドライブトランジスタのゲートとソースとの間の電圧を前記保持容量に書き込むことによって前記ドライブトランジスタの閾電圧補正動作を行い、
その後前記信号線が基準電位から信号電位に切り換わった時間帯で、前記ライトスキャナが第２の制御信号を前記走査線に供給して前記スイッチング素子をオンすることによって前記信号電位をサンプリングして前記保持容量に書き込み、
前記ドライブトランジスタが、前記保持容量に書き込まれた信号電位と、前記保持容量への信号電位の書き込みの際、前記ドライブトランジスタに流れる駆動電流が所定の補正期間前記保持容量に負帰還することによって移動度補正された電位とで決まる駆動電流を前記発光素子に供給する表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこの様な表示装置を用いた電子機器に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
アクティブマトリクス型の平面自発光表示装置は、基本的に画素アレイ部とこれを駆動する駆動部とからなる。画素アレイ部は行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなる。各画素は、映像信号をサンプリングするサンプリングトランジスタ、サンプリングした映像信号を保持する保持容量、保持された映像信号に応じて発光素子を駆動するドライブトランジスタ等を含んでいる。更に高精度高機能の画素には、ドライブトランジスタの閾電圧や移動度のばらつきを補正する為の閾電圧補正機能や移動度補正機能が組み込まれている。これに対し、周辺の駆動部は、画素アレイ部を線順次に走査するためのスキャナを備えている。個々の画素ごとに閾電圧補正動作や移動度補正動作を行うため、スキャナは走査線に対して制御信号を線順次で供給する他、走査線に平行に配された給電線に対して電源パルスを別途供給するスキャナが必要になる。
【０００５】
画素アレイ部と駆動部を一枚の基板に形成してフラットパネル構造とした場合、スキャナは中央の画素アレイ部からなる画面を囲むように、周辺領域に配されることになる。しかしながら電源パルスを供給するスキャナは大きな電流駆動能力が必要となり、占有面積も大きくなる。この結果基板の周辺領域に配される駆動部が基板の中央領域の画面サイズを圧迫し、解決すべき課題となっている。
【課題を解決するための手段】
【０００６】
上述した従来の技術の課題に鑑み、本発明は閾電圧補正機能や移動度補正機能を組み込んだ画素を単一のスキャナで線順次に駆動可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなり、各画素は少なくとも、スイッチング素子と、ドライブトランジスタと、ダイオード素子と、保持容量と、発光素子とを含む。前記スイッチング素子は、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタのゲートとの間に接続し、前記ドライブトランジスタは、ドレインが電源に接続しソースが該発光素子に接続し、前記ダイオード素子は、該ドライブトランジスタのゲートとソースとの間に接続し、前記保持容量は、該ドライブトランジスタのゲートとソースとの間に接続している。前記駆動部は少なくとも、フィールド毎に走査線の順次走査を行って各走査線に制御信号を供給するライトスキャナと、該順次走査に合わせて基準電位と初期化電位と信号電位とで切り換る駆動信号を各信号線に供給する信号セレクタとを有し、該信号線が初期化電位にある時、前記ライトスキャナは第１の制御信号を該走査線に供給して該スイッチング素子をオンし、以って該ドライブトランジスタのゲート及びソースの電位を初期化し、続いて前記信号セレクタは、該信号線を初期化電位から基準電位に切り換えて該ドライブトランジスタがカットオフするまで電流を流し、カットオフした時現われるドライブトランジスタのゲートとソースとの間の電圧を該保持容量に書き込み、以って該ドライブトランジスタの閾電圧補正動作を行い、その後該信号線が基準電位から信号電位に切り換った時間帯で、前記ライトスキャナは第２の制御信号を該走査線に供給して該スイッチング素子をオンし、以って該信号電位をサンプリングして該保持容量に書き込み、前記ドライブトランジスタは、該保持容量に書き込まれた信号電位に応じて駆動電流を該発光素子に供給し、該画素アレイ部に画像を表示する。
【０００７】
好ましくは、前記画素は、該ドライブトランジスタのソースに接続した補助容量を有する。又前記スイッチング素子は、Ｎチャネル型のトランジスタ、Ｐチャネル型のトランジスタ、又は両者を組み合わせたトランスミッションゲート素子からなる。又前記ダイオード素子は、ドレインとゲートが該ドライブトランジスタのソースに接続し、ソースが該スイッチング素子の電流端に接続したＮチャネル型のトランジスタ、又はドレインとゲートが該スイッチング素子の電流端に接続し、ソースが該ドライブトランジスタのソースに接続したＰチャネル型のトランジスタからなる。一態様では、前記画素は、電源とドライブトランジスタと発光素子をつなぐ電流路に挿入された追加スイッチング素子を含み、前記駆動部は、追加の走査線に制御信号を供給するドライブスキャナを含んでおり、前記追加スイッチング素子は、該ドライブスキャナから追加の走査線に供給された制御信号に応じてオフし、該電流露を遮断して発光素子を消灯し、以って発光期間から非発光期間への切り換えを行う。この場合、前記画素は、該スイッチング素子が第１の制御信号に応じてオンした後該追加スイッチング素子が該ドライブスキャナから供給される制御信号に応じてオンしてから、該スイッチング素子が第２の制御信号に応じてオフするまでの期間に、該ドライブトランジスタに流れる駆動電流を該保持容量に負帰還し、以って該ドライブトランジスタの移動度補正動作を行うこともできる。他の態様では、該発光素子が発光している発光期間で且つ該信号線が初期化電位又は基準電位にある時、前記ライトスキャナが第３の制御信号を出力して該スイッチング素子をオンし該ドライブトランジスタをオフして発光素子を消灯し、以って発光期間から非発光期間への切り換えを行う。好ましくは、該スイッチング素子がオンして信号電位を該保持容量に書き込む際、該ドライブトランジスタに流れる駆動電流を所定の補正期間該保持容量に負帰還し、以って該ドライブトランジスタの移動度補正動作を行う。
【発明の効果】
【０００８】
本発明によれば、各画素は映像信号サンプリング用のスイッチング素子と、発光素子駆動用のドライブトランジスタに加え、ドライブトランジスタのゲートとソースとの間にダイオード素子を配している。この様に画素回路にダイオード素子を１個追加することで、周辺の駆動部は画素アレイ部の各画素に対して電源パルスを供給する必要がなくなる。周辺駆動部は１個のスキャナのみを含むこととなり、基板の周辺領域に占める駆動部の面積を削減できる。この結果１枚の基板の外形サイズが小さくなるため、理収が上がりパネルの製造コストダウンを達成することができる。
【発明を実施するための最良の形態】
【０００９】
以下図面を参照して本発明の実施の形態を詳細に説明する。図２８は発光素子の電流／輝度特性を示すグラフである。有機ＥＬデバイスなどの二端子型発光素子は、駆動電流Ｉと発光輝度Ｌが比例関係にある。即ち駆動電流が大きくなるほど発光輝度が高くなる。
【００１０】
図２９は、発光素子の電流／電圧特性を示すグラフである。二端子型発光素子のアノード／カソード間に印加する電圧Ｖに応じて、発光電流Ｉが増加していく。
【００１１】
発光素子を画素に用いた表示装置は、一般的に各画素ごと映像信号に基づいて発光電流を制御することによって、映像信号に応じた発光輝度Ｌを出している。図３０は、この様な表示装置の制御方式を示す模式図である。各画素は基本的に薄膜タイプのドライブトランジスタＴｒｄと有機ＥＬデバイスなどで代表される発光素子ＥＬとで構成されている。ドライブトランジスタＴｒｄのドレインは電源Ｖｃｃに接続し、ソースＳは発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔｈに接続している。ドライブトランジスタＴｒｄは飽和領域で動作し、そのゲートＧとソースＳとの間の電圧Ｖｇｓを映像信号に応じて制御することで、発光素子ＥＬにＶｇｓに応じたドレイン電流Ｉｄｓを流している。
【００１２】
図３０のグラフはドライブトランジスタＴｒｄの動作特性を示すグラフであり、縦軸にドレイン電流Ｉｄｓをとり、横軸にドレイン電圧Ｖｄｓをとり、パラメータとしてＶｇｓをとってある。グラフから明らかなように、ドライブトランジスタＴｒｄは飽和領域で動作するとき、Ｖｄｓに依存することなくＶｇｓで決まるドレイン電流Ｉｄｓを発光素子ＥＬに供給している。従って映像信号レベルに応じてＶｇｓを制御することにより、映像信号レベルに対応したドレイン電流Ｉｄｓを発光素子ＥＬに供給することができる。
【００１３】
ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしている。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
【００１４】
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。ドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されている。
【００１５】
発光素子に対する出力電流のばらつき要因は、ドライブトランジスタの閾電圧Ｖｔｈだけではない。上記のトランジスタ特性式１から明らかなように、ドライブトランジスタの移動度μがばらついた場合にも、出力電流Ｉｄｓが変動する。この結果、画面のユニフォーミティが損なわれる。ドライブトランジスタの移動度のばらつきを補正する機能を組み込んだ画素回路も開発されている。
【００１６】
図１は、本発明の元になった先行開発例にかかる表示装置の全体構成を示すブロック図であり、上述した閾電圧補正機能や移動度補正機能を画素に組み込んだ構成になっている。本発明の背景を明らかにするため、まず図１を参照して先行開発にかかる表示装置を本発明の一部として詳細に説明する。図示する様に本表示装置は、画素アレイ部１とこれを駆動する駆動部とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、画素２の各行に対応して配された給電線ＤＳとを備えている。駆動部は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査するライトスキャナ４と、この線順次走査に合わせて各給電線ＤＳに高電位と低電位で切換わる電源電圧を供給するドライブスキャナ５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する水平セレクタ３とを備えている。ここでライトスキャナ４とドライブスキャナ５がスキャナ部を構成し、水平セレクタ３が信号ドライバを構成している。
【００１７】
個々の画素２は、サンプリングトランジスタＴｒ１とドライブトランジスタＴｒｄと保持容量Ｃｓと発光素子ＥＬとで構成されている。個々の発光素子ＥＬはＲＧＢ三原色のいずれかの色で発光するようになっている。赤色発光素子を備えた画素（ＲＥＤ）と緑色発光素子を備えた画素（ＧＲＥＥＮ）と青色発光素子を備えた画素（ＢＬＵＥ）とで画素トリオを構成している。この画素トリオを画素アレイ部１上でマトリクス状に配列することによりカラー表示ができる。
【００１８】
図２は、図１に示した表示装置に含まれる画素２の具体的な構成及び結線関係を示す回路図である。図示する様に、この画素２は、有機ＥＬデバイスなどで代表される発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、保持容量Ｃｓとを含む。サンプリングトランジスタＴｒ１はそのゲートが対応する走査線ＷＳに接続し、そのソース及びドレインの一方が対応する信号線ＳＬに接続し、他方がドライブトランジスタＴｒｄのゲートＧに接続する。ドライブトランジスタＴｒｄは、そのソースＳが発光素子ＥＬに接続し、ドレインが対応する給電線ＤＳに接続している。発光素子ＥＬのカソードは接地電位Ｖｃａｔｈに接続している。なおこの接地配線は全ての画素２に対して共通に配線されている。保持容量（画素容量）Ｃｓは、ドライブトランジスタＴｒｄのソースＳとゲートＧとの間に接続している。
【００１９】
基本的に各画素２は、少なくともサンプリングトランジスタＴｒ１とドライブトランジスタＴｒｄと発光素子ＥＬと保持容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、その制御端（ゲート）が走査線ＷＳに接続し、その一対の電流端（ソース及びドレイン）が信号線ＳＬとドライブトランジスタＴｒｄの制御端との間に接続している。ドライブトランジスタＴｒｄは一対の電流端（ソース及びドレイン）の一方が発光素子ＥＬに接続し、他方が給電線ＤＳに接続している。保持容量Ｃｓは、ドライブトランジスタＴｒｄの制御端（ゲートＧ）とドライブトランジスタＴｒｄの一対の電流端（ソース及びドレイン）の片方（ソースＳ）との間に接続している。
【００２０】
図３は、図２に示した画素２の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線ＷＳの電位変化、給電線ＤＳの電位変化及び信号線ＳＬの電位変化を表してある。またこれらの電位変化と並行に、ドライブトランジスタＴｒｄのゲートＧ及びソースＳの変化も表してある。
【００２１】
このタイミングチャートは、画素２の動作の遷移に合わせて期間を（０）〜（７）まで便宜的に区切ってある。まず発光期間（０）では、給電線ＤＳが高電位Ｖｃｃｐにあり、ドライブトランジスタＴｒｄが駆動電流Ｉｄｓを発光素子ＥＬに供給している。駆動電流Ｉｄｓは高電位Ｖｃｃｐにある給電線ＤＳからドライブトランジスタＴｒｄを介して発光素子ＥＬを通り、共通接地配線Ｖｃａｔｈに流れ込んでいる。
【００２２】
続いて期間（１）に入ると、給電線ＤＳを高電位Ｖｃｃｐから低電位Ｖｉｎｉに切換える。これにより給電線ＤＳはＶｉｎｉまで放電され、さらにドライブトランジスタＴｒｄのソース電位はＶｉｎｉに近い電位まで遷移する。給電線ＤＳの配線容量が大きい場合は比較的早いタイミングで給電線ＤＳを高電位Ｖｃｃｐから低電位Ｖｉｎｉに切換えると良い。
【００２３】
次に期間（２）に進むと、走査線ＷＳを低レベルから高レベルに切換えることで、サンプリングトランジスタＴｒ１が導通状態になる。このとき信号線ＳＬは基準電位Ｖｏｆｓにある。よってドライブトランジスタＴｒｄのゲート電位は導通したサンプリングトランジスタＴｒ１を通じて信号線ＳＬの基準電位Ｖｏｆｓとなる。これと同時にドライブトランジスタＴｒｄのソース電位は即座に低電位Ｖｉｎｉに固定される。以上によりドライブトランジスタＴｒｄのソース電位が映像信号線ＳＬの基準電位Ｖｏｆｓより十分低い電位Ｖｉｎｉに初期化（リセット）される。具体的にはドライブトランジスタＴｒｄのゲート‐ソース間電圧Ｖｇｓ（ゲート電位とソース電位の差）がドライブトランジスタＴｒｄの閾電圧Ｖｔｈより大きくなるように、給電線ＤＳの低電位Ｖｉｎｉを設定する。
【００２４】
以上の説明から明らかなように、期間（１）と期間（２）が閾電圧補正動作の準備過程となっている。即ちこの準備過程では、ドライブトランジスタＴｒｄのゲートＧである制御端を基準電位Ｖｏｆｓに保持する一方、ドライブトランジスタＴｒｄのソースＳとなる電流端の間のゲート／ソース間電圧Ｖｇｓを閾電圧Ｖｔｈより大きく設定して、ドライブトランジスタＴｒｄをオン状態にする。
【００２５】
次にＶｔｈキャンセル期間（３）に進むと、給電線ＤＳが低電位ｉｎｉから高電位Ｖｃｃｐに遷移し、ドライブトランジスタＴｒｄのソース電位が上昇を開始する。やがてドライブトランジスタＴｒｄのゲート‐ソース間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで電流がカットオフする。このようにしてドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧が保持容量（画素容量）Ｃｓに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら保持容量Ｃｓ側に流れ、発光素子ＥＬ側には流れないようにするため、発光素子ＥＬがカットオフとなるように共通接地配線Ｖｃａｔｈの電位を設定しておく。
【００２６】
以上の説明から明らかなように、このＶｔｈキャンセル期間（３）が閾電圧補正動作の通電過程となっている。この通電過程では、ゲートＧを基準電位Ｖｏｆｓに維持したままドライブトランジスタＴｒｄに通電しドライブトランジスタＴｒｄがカットオフしたときそのゲート／ソース間に現れる閾電圧相当の電圧を保持容量Ｃｓに保持する。
【００２７】
期間（４）に進むと、走査線ＷＳが低電位側に遷移し、サンプリングトランジスタＴｒ１が一端オフ状態になる。このときドライブトランジスタＴｒｄのゲートＧはフローティングになるが、ゲート‐ソース間電圧ＶｇｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに等しいためカットオフ状態であり、ドレイン電流Ｉｄｓは流れない。但しこれは理想状態であって、実際にはドライブトランジスタＴｒｄに電流リークがあるため、わずかではあるがドレイン電流Ｉｄｓが流れる。これによりドライブトランジスタＴｒｄのソース電位が変動し、これに伴ってフローティング状態にあるゲートＧの電位も変動する、いわゆるブートストラップ現象が生じる。
【００２８】
続いて期間（５）に進むと、信号線ＳＬの電位が基準電位Ｖｏｆｓからサンプリング電位（信号電位）Ｖｓｉｇに遷移する。これにより次のサンプリング動作及び移動度補正動作（信号書込み及び移動度μキャンセル）の準備が完了する。
【００２９】
信号書込み／移動度μキャンセル期間（６）に入ると、走査線ＷＳが高電位側に遷移してサンプリングトランジスタＴｒ１がオン状態となる。従ってドライブトランジスタＴｒｄのゲート電位は信号電位Ｖｓｉｇとなる。ここで発光素子ＥＬは始めカットオフ状態（ハイインピーダンス状態）にあるため、ドライブトランジスタＴｒｄのドレイン‐ソース間電流Ｉｄｓは発光素子容量に流れ込み、充電を開始する。したがってドライブトランジスタＴｒｄのソース電位は上昇を開始し、やがてドライブトランジスタＴｒｄのゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。このようにして、信号電位Ｖｓｉｇのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖｓｉｇが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Ｖｓｉｇを一定とした場合、ドライブトランジスタＴｒｄの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことができる。
【００３０】
最後に発光期間（７）になると、走査線ＷＳが低電位側に遷移し、サンプリングトランジスタＴｒ１はオフ状態となる。これによりドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。同時にドレイン電流Ｉｄｓが発光素子ＥＬを流れ始める。これにより発光素子ＥＬのアノード電位は駆動電流Ｉｄｓに応じて上昇する。発光素子ＥＬのアノード電位の上昇は、即ちドライブトランジスタＴｒｄのソース電位の上昇に他ならない。ドライブトランジスタＴｒｄのソース電位が上昇すると、保持容量Ｃｓのブートストラップ動作により、ドライブトランジスタＴｒｄのゲート電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間（７）中ドライブトランジスタＴｒｄのゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶで一定に保持される。なお以上の説明では、Ｖｏｆｓ＝Ｖｃａｔｈ＝０ＶとしてＶｇｓを計算している。
【００３１】
図１及び図２に示した表示装置は、画素アレイ部に電源パルスを供給するため、ライトスキャナの他にドライブスキャナを備えていた。このドライブスキャナは画素アレイ部に電源供給するためサイズが大きくなり、基板の大型化を招いていた。そこで本発明は、個々の画素の閾電圧補正機能や移動度補正機能を維持しつつ、ドライブスキャナを不要とし、ライトスキャナのみで動作可能な画素回路構成を提供することを目的とする。
【００３２】
図４Ａは、本発明に従って構成した画素回路の第１実施形態を示す回路図である。図示するように、この画素回路は少なくとも、スイッチング素子と、ドライブトランジスタＴｒｄと、ダイオード素子と、保持容量Ｃｓと、発光素子ＥＬとを含む。スイッチング素子はその制御端が走査線ＷＳに接続し、その一対の電流端が信号線ＳＬとドライブトランジスタＴｒｄのゲートＧの間に接続している。本実施形態はこのスイッチングトランジスタがＮチャネル型のサンプリングトランジスタＴｒ１で構成されている。ドライブトランジスタＴｒｄもＮチャネル型であり、ドレインが電源ラインＶｃｃｐに接続しソースＳが発光素子ＥＬのアノードに接続している。この発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔｈに接続している。図２に示した先行開発例と異なる点は、ドライブトランジスタＴｒｄのドレインが給電線ではなく、所定の電源電圧Ｖｃｃｐに維持された電源ラインに接続されていることである。これにより給電線ＤＳを駆動するためのドライブスキャナが不要となり、走査線ＷＳを駆動するライトスキャナのみで周辺の駆動部を構成することができる。
【００３３】
ダイオード素子はドライブスキャナを不要とする代わりに、個々の画素回路に導入されたもので、ドライブトランジスタＴｒｄのゲートＧとソースＳとの間に接続している。本実施形態ではこのダイオード素子はＮチャネル型のトランジスタＴｒＮからなり、そのドレインとゲートがドライブトランジスタＴｒｄのソースＳに接続し、そのソースがサンプリングトランジスタＴｒ１の電流端に接続している。
【００３４】
これに対し図示しない駆動部は少なくとも、フィールドごとに走査線ＷＳの線順次走査を行って各走査線ＷＳに制御信号を供給するライトスキャナと、この順次走査に合わせて基準電位と初期化電位と信号電位とで切換る駆動信号を各信号線ＳＬに供給する信号セレクタとを有する。
【００３５】
信号線ＳＬが初期化電位にあるとき、ライトスキャナは第１の制御信号を走査線ＷＳに供給してサンプリングトランジスタＴｒ１をオンし、以ってドライブトランジスタＴｒｄのゲートＧ及びソースＳの電位を初期化する。実際にはソースＳの初期化はＮチャネルトランジスタＴｒＮからなるダイオード素子を介して行われる。続いて信号セレクタは、信号線ＳＬを初期化電位から基準電位に切換えてドライブトランジスタＴｒｄがカットオフするまで電流を流し、カットオフしたとき現れるドライブトランジスタＴｒｄのゲートＧとソースＳとの間の電圧Ｖｇｓを保持容量Ｃｓに書き込み、以ってドライブトランジスタＴｒｄの閾電圧補正動作を行う。その後信号線ＳＬが基準電位から信号電位に切換った時間帯で、ライトスキャナは第２の制御信号を走査線ＷＳに供給してサンプリングトランジスタＴｒ１を再びオンし、以って信号電位をサンプリングして保持容量Ｃｓに書き込む。ドライブトランジスタＴｒｄは、保持容量Ｃｓに書き込まれた信号電位に応じて駆動電流を発光素子ＥＬに供給し、画素アレイ部に画像を表示する。
【００３６】
図４Ｂは、図４Ａに示した画素２の動作説明に供するタイミングチャートである。理解を容易にするため図３に示したタイミングチャートと同様の表記を採用している。まず前フィールドの発光期間（０）ではドライブトランジスタＴｒｄが駆動電流Ｉｄｓを発光素子ＥＬに供給している。駆動電流Ｉｄｓは固定の電源電圧Ｖｃｃｐにある電源ラインからドライブトランジスタＴｒｄを介して発光素子ＥＬを通り、共通接地配線（カソード配線）Ｖｃａｔｈに流れ込んでいる。
【００３７】
続いて期間（１）に入ると、信号線ＳＬが基準電位Ｖｏｆｓから初期化電位Ｖｉｎｉに切換る。
【００３８】
続いて期間（２）に入ると走査線ＷＳに第１の制御信号が供給され、サンプリングトランジスタＴｒ１がオンする。これによりドライブトランジスタＴｒｄのゲートＧに信号線ＳＬから初期化電位Ｖｉｎｉが書き込まれる。このとき同時にダイオード素子（本例の場合トランジスタＴｒＮ）を介してドライブトランジスタＴｒｄのソースＳも同時に初期化され、その電位はＶｉｎｉ＋Ｖｔｎとなる。なおＶｔｎはダイオード素子を構成するＮチャネル型トランジスタＴｒＮの閾電圧である。
【００３９】
次にＶｔｈキャンセル期間（３）に進むと、信号線ＳＬが初期化電位Ｖｉｎｉから基準電位Ｖｏｆｓに復帰する。この瞬間ドライブトランジスタのゲートＧが基準電位Ｖｏｆｓとなり、ソースＳがこれより十分低いＶｉｎｉ＋Ｖｔｎとなって閾電圧補正動作の準備が完了する。即ちドライブトランジスタＴｒｄのゲートＧを基準電位Ｖｏｆｓにセットする一方、ドライブトランジスタＴｒｄのソースＳをこれより十分低いＶｉｎｉ＋Ｖｔｎとすることで、ドライブトランジスタＴｒｄのゲート／ソース間電圧Ｖｇｓをその閾電圧Ｖｔｈよりも大きく設定して、ドライブトランジスタＴｒｄをオン状態にする。これによりドライブトランジスタＴｒｄに電流が流れ始めそのソースＳの電位が上昇を開始する。やがてドライブトランジスタＴｒｄのゲート／ソース間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで電流がカットオフする。この様にしてドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧が保持容量Ｃｓに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら保持容量Ｃｓ側に流れ、発光素子ＥＬ側には流れないようにするため、発光素子ＥＬがカットオフとなるように共通接地配線Ｖｃａｔｈの電位を設定しておく。本実施形態ではＶｃａｔｈは基準電位Ｖｏｆｓと等しくなるように設定されている。
【００４０】
期間（４）に進むと、走査線ＷＳが低電位側に遷移し、サンプリングトランジスタＴｒ１が一端オフ状態になる。このときドライブトランジスタＴｒｄのゲートＧはフローティングになるが、ゲート‐ソース間電圧ＶｇｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに等しいためカットオフ状態であり、ドレイン電流Ｉｄｓは流れない。
【００４１】
続いて期間（５）に進むと、信号線ＳＬの電位が基準電位Ｖｏｆｓからサンプリング電位（信号電位）Ｖｓｉｇに遷移する。これにより次のサンプリング動作及び移動度補正動作（信号書込み及び移動度μキャンセル）の準備が完了する。
【００４２】
信号書込み／移動度μキャンセル期間（６）に入ると、走査線ＷＳが高電位側に遷移してサンプリングトランジスタＴｒ１がオン状態となる。従ってドライブトランジスタＴｒｄのゲート電位は信号電位Ｖｓｉｇとなる。ここで発光素子ＥＬは始めカットオフ状態（ハイインピーダンス状態）にあるため、ドライブトランジスタＴｒｄのドレイン‐ソース間電流Ｉｄｓは発光素子容量に流れ込み、充電を開始する。したがってドライブトランジスタＴｒｄのソース電位は上昇を開始し、やがてドライブトランジスタＴｒｄのゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。このようにして、信号電位Ｖｓｉｇのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖｓｉｇが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Ｖｓｉｇを一定とした場合、ドライブトランジスタＴｒｄの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことができる。
【００４３】
最後に発光期間（７）になると、走査線ＷＳが低電位側に遷移し、サンプリングトランジスタＴｒ１はオフ状態となる。これによりドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。同時にドレイン電流Ｉｄｓが発光素子ＥＬを流れ始める。これにより発光素子ＥＬのアノード電位は駆動電流Ｉｄｓに応じて上昇する。発光素子ＥＬのアノード電位の上昇は、即ちドライブトランジスタＴｒｄのソース電位の上昇に他ならない。ドライブトランジスタＴｒｄのソース電位が上昇すると、保持容量Ｃｓのブートストラップ動作により、ドライブトランジスタＴｒｄのゲート電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間（７）中ドライブトランジスタＴｒｄのゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶで一定に保持される。なお以上の説明では、Ｖｏｆｓ＝Ｖｃａｔｈ＝０ＶとしてＶｇｓを計算している。
【００４４】
以上の説明から明らかなように、閾電圧補正動作のための準備（初期化）では、信号線ＳＬに印加する駆動信号を初期化電位Ｖｉｎｉに下げることで、ドライブトランジスタＴｒｄのソースＳをＶｉｎｉ＋Ｖｔｎにセットすることができる。その後Ｖｔｈ補正のために駆動信号を初期化電位Ｖｉｎｉから基準電位Ｖｏｆｓに戻している。これらの初期化動作は保持容量Ｃｓ及び発光素子ＥＬの等価容量Ｃｏｌｅｄによるゲインがあるため可能となる。ドライブトランジスタＴｒｄのゲートＧの電位変動によって受けるソースＳの電位変動が絶対的に小さくなるため、この様な初期化動作が可能となっている。ちなみに初期化過程におけるゲート電位Ｖｇの変動分ΔＶｇとソース電位Ｖｓの変動分ΔＶｓは以下の関係式２で表される。
ΔＶｓ＝（Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ））ΔＶｇ・・・式２
この式から明らかなように保持容量Ｃｓに比べ等価容量Ｃｏｌｅｄが相当程度大きい場合、ゲートＧの電位変動ΔＶｇによって受けるソースＳの電位変動ΔＶｓが絶対的に小さくなっている。
【００４５】
図５は、図４Ａに示した本発明にかかる画素回路を組み込んだ表示装置の全体構成を示す平面図である。図示するように、本表示装置は画素アレイ部１とこれを駆動する駆動部とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、各走査線ＷＳと各信号線ＳＬとが交差する部分に配された行列状の画素２とからなる。図示を簡略化するため、画素２は１個のみ表してある。この画素２の回路構成は図４Ａに示した通りである。駆動部はフィールドごとに走査線ＷＳの順次走査を行って各走査線ＷＳに制御信号を供給するライトスキャナ４と、この順次走査に合わせて基準電位と初期化電位と信号電位とで切換る駆動信号を各信号線ＳＬに供給する信号セレクタ（水平セレクタ）３とを有する。ライトスキャナ４及び水平セレクタ３を含む周辺の駆動部と中央の画素アレイ部１は１枚の基板０の上に集積形成されている。なお駆動部はライトスキャナ４及び水平セレクタ３の他にレベルシフタ（Ｌ／Ｓ）９を備えており、接続端子８を介して外部から供給された信号をレベルシフトして、ライトスキャナ４や水平セレクタ３に供給している。図から明らかなように、本表示装置は先行開発例と異なりドライブスキャナを備えておらず、基板０の右側の額縁が大幅に縮小できる。この様に基板０の外形サイズが小さくなると理収があがるため、パネル製造コストダウンをもたらすことができる。
【００４６】
図６Ａは先行開発例の電源配線構造を示す模式図である。前述したように先行開発例ではドライブスキャナ５が行状の給電線ＤＳに電源パルスを供給している。各給電線ＤＳには多数の画素２（ｓｕｂｐｉｘ）が接続しており給電線ＤＳが長くなっている。給電線ＤＳに沿って電圧降下が生じるため、個々の画素２の正常な動作が妨げられる場合がある。
【００４７】
図６Ｂは本発明にかかる表示装置の電源配線を表す模式図である。本発明では走査対象となる給電線ＤＳに代え、単純な固定電圧Ｖｃｃｐの電源配線を使うことができる。この電源配線はＶｃｃｐのＤＣ電位で良いため電源の出力を直接引き回すことができる。低抵抗の金属配線を用いることで電圧降下に強い構成をとることができる。特に画素アレイ部で電源配線を格子状に引き回している。この様にすることでさらに電圧降下に対して強くなる。この様なレイアウトは、電源電圧Ｖｃｃｐを固定のＤＣ電位としたことで可能になる。
【００４８】
図７Ａは本発明にかかる画素の第２実施形態を示す回路図である。理解を容易にするため、図４Ａに示した第１実施形態と対応する部分には対応する参照番号を付してある。異なる点は、ドライブトランジスタＴｒｄのソースＳと接地配線との間に補助容量Ｃｓｕｂを追加したことである。この補助容量Ｃｓｕｂを追加することによって初期過程におけるゲインを最適に調整することができる。初期化過程におけるゲート電圧Ｖｇの変動分ΔＶｇとソース電位Ｖｓの変動分ΔＶｓは以下の関係式３で表される。
ΔＶｓ＝（Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ＋Ｃｓｕｂ））ΔＶｇ・・・式３
この関係式３から明らかなように、Ｃｓｕｂを十分大きな値とすることで、ゲートＧの電位変動ΔＶｇによって受けるソースＳの電位変動ΔＶｓが絶対的に小さくなる。即ち信号線ＳＬの電位を初期化電位Ｖｉｎｉから基準電位Ｖｏｆｓに戻したとき、ソースＳの電位をほとんど変動させることなく、ゲートＧの電位をＶｉｎｉからＶｏｆｓにセットすることが可能である。
【００４９】
図７Ｂは、本発明にかかる画素回路の第３実施形態を示す回路図である。図７Ａに示した第２実施形態と異なる点は、ダイオード素子がＮチャネル型のトランジスタＴｒＮではなく、Ｐチャネル型のトランジスタＴｒＰで構成されていることである。このＰチャネル型トランジスタＴｒＰは、そのドレインとゲートがスイッチング素子Ｔｒ１の電流端に接続し、ソースがドライブトランジスタＴｒｄのソースＳに接続していることである。この場合初期化過程で、ドライブトランジスタＴｒｄのソースＳはＶｉｎｉ＋｜Ｖｔｐ｜にセットされる。ここでＶｔｐはＰチャネルトランジスタＴｒＰの閾電圧である。なおサンプリングトランジスタＴｒ１で構成されるスイッチング素子は単にスイッチとして動作するため、Ｎチャネル型のトランジスタ、Ｐチャネル型のトランジスタまたは両者を組み合わせたトランスミッションゲート素子などスイッチとして機能するデバイスであれば良い。
【００５０】
図８は、本発明にかかる表示装置のフィールド走査を示す模式的なタイミングチャートである。このタイミングチャートはｋ列目の信号線ＳＬに供給される駆動信号波形と、ｎ−１行目、ｎ行目及びｎ＋１行目の走査線ＷＳに供給される制御信号の波形を、時間軸を合わせて表してある。図示するように信号線ＳＬに印加される駆動信号は１水平周期（１Ｈ）内で、初期化電位Ｖｉｎｉ、基準電位Ｖｏｆｓ及び信号電位Ｖｓｉｇの間で切換る。一方走査線ＷＳには線順次で制御信号が供給される。この制御信号は１フィールド（１Ｆ）ごとに印加され、閾電圧補正用の第１制御信号及び信号書き込み用の第２制御信号が含まれる。この表示装置は各フィールドの先頭で閾電圧補正動作及び信号書込動作を完了した後、残りのフィールド期間はすべて発光期間となっている。
【００５１】
図８に示した制御信号の転送タイミングチャートでは、閾電圧補正動作及び信号書込動作が終わった後１フィールドのすべてが発光期間になっている。初期化過程から次の初期化過程までの期間を１フィールド（１Ｆ）とすると、書き込み完了から次の初期化過程までの間が全部発光期間となる。実際の表示装置では、１フィールドの中に発光期間と非発光期間を混在させることが行われている。１フィールドにおける発光期間と非発光期間の比率（デューティ）を調整することで、画面輝度を簡単に制御でき便利である。また各フィールドに非発光期間を挿入することで、動作特性がＣＲＴに近似したものとなり、動画特性の改善につながる。
【００５２】
図９Ａは、本発明にかかる画素回路の第４実施形態を示しており、デューティ調整機能を付加した構成となっている。基本的には図７Ａに示した第２実施形態と同様であるが、追加スイッチング素子となるトランジスタＴｒ２を画素回路に挿入した点で異なる。このスイッチングトランジスタＴｒ２は、電源ラインＶｃｃｐとドライブトランジスタＴｒｄと発光素子ＥＬとをつなぐ電流路に挿入されている。本実施形態の場合、このスイッチングトランジスタＴｒ２は電源ラインＶｃｃｐとドライブトランジスタＴｒｄのドレインＤとの間に挿入されている。この追加スイッチングトランジスタＴｒ２のゲートは追加の走査線ＤＳに接続している。一方駆動部は追加の走査線ＤＳに制御信号を供給するドライブスキャナを含んでいる。この追加スイッチングトランジスタＴｒ２は、ドライブスキャナから追加の走査線ＤＳに供給された制御信号に応じてオフし、電流路を遮断して発光素子ＥＬを消灯し、以って発光期間から非発光期間への切換を行う。走査線ＤＳに供給する制御信号の位相を調整することで、発光期間と非発光期間のデューティを可変制御できる。
【００５３】
図９Ｂは、図９Ａに示した第４実施形態の変形例を表している。この変形例はダイオード素子としてＮチャネルトランジスタＴｒＮに代えてＰチャネルトランジスタＴｒＰを用いている。デューティ制御用のスイッチングトランジスタＴｒ２を電源ラインＶｃｃｐとドライブトランジスタＴｒｄのドレインとの間に挿入した点は、図９Ａの実施形態４と同じである。
【００５４】
図１０は、図９Ａ又は図９Ｂに示した第４実施形態の動作説明に供するタイミングチャートである。理解を容易にするため、図４Ｂに示した第１実施形態のタイミングチャートと同様の表記を採用している。異なる点は、１フィールド内で最初の発光期間の後非発光期間を挿入しその後２番目の発光期間が続くことである。この非発光期間の長さを調整することでデューティ比を制御できる。本実施形態では走査線ＤＳに非発光期間中ローレベルの制御信号を送って、デューティ制御用のスイッチングトランジスタＴｒ２をオフしている。これにより画素の発光素子ＥＬは消灯状態におかれる。
【００５５】
図１１は、図１０に示した動作シーケンスの変形例を表している。図１０のタイミングチャートと異なる点は、移動度補正期間（６）の動作シーケンスである。本実施形態では、サンプリングトランジスタＴｒ１が制御信号に応じてオンした後、スイッチングトランジスタＴｒ２がドライブスキャナから供給される制御信号に応じてオンしてから、サンプリングトランジスタＴｒ１が制御信号の立下りに応じてオフするまでの期間（６）に、ドライブトランジスタＴｒｄに流れる駆動電流を保持容量Ｃｓに負帰還し、以ってドライブトランジスタＴｒｄの移動度補正動作を行っている。図１０のタイミングチャートでは、走査線ＤＳに印加する制御信号は専ら発光期間と非発光期間のデューティ制御に使われていた。それに対し図１１の動作シーケンスでは、デューティ制御に加え、移動度補正期間（６）の時間制御にも使われている。即ち移動度補正期間（６）は走査線ＤＳに印加する制御信号の立上りから走査線ＷＳに印加する制御信号の立下りまでの期間で規定されている。走査線ＷＳまたはＤＳに印加される制御信号の位相を制御することで、移動度補正期間（６）を最適に調整することができる。
【００５６】
図１２Ａは本発明にかかる画素の第５実施形態を示す回路図である。図９Ａに示した第４実施形態と異なる点は、デューティ制御用のスイッチングトランジスタＴｒ２の挿入箇所にある。本実施形態では、デューティ制御用スイッチングトランジスタＴｒ２は、ドライブトランジスタＴｒｄのソースＳと発光素子ＥＬのアノードとの間に挿入されている。
【００５７】
図１２Ｂは、図１２Ａに示した第５実施形態の変形例を表している。異なる点は、ダイオード素子としてＮチャネル型のトランジスタＴｒＮに代えてＰチャネル型のトランジスタＴｒＰを用いていることである。デューティ制御用スイッチングトランジスタＴｒ２の位置に変わりはない。
【００５８】
図１３は、図１２Ａ又は図１２Ｂに示した第５実施形態の画素のタイミングチャートである。図示するように、前後の発光期間の間にある非発光期間で走査線ＤＳがハイレベルからローレベルに切換り、スイッチングトランジスタＴｒ２がオフする。これにより発光素子ＥＬが消灯する。
【００５９】
図１４は、図１２Ａ又は図１２Ｂに示した第５実施形態の他の動作シーケンスを示すタイミングチャートである。図１３に示したタイミングチャートと異なる点は、走査線ＤＳをローレベルにしてスイッチングトランジスタＴｒ１をオフした状態で、閾電圧補正動作及び信号書込動作を行っていることである。換言すると発光素子ＥＬをドライブトランジスタＴｒｄのソースＳから切り離した状態で、閾電圧補正動作及び信号書込動作並びに移動度補正動作を行っている。これらの補正動作が完了した後走査線ＤＳをローレベルからハイレベルに切換えて１回目の発光期間に入っている。その後走査線ＤＳを一旦ローレベルに切換えて非発光期間に入った後、再び発光期間に戻っている。
【００６０】
図１５は、実施形態４または実施形態５の画素を組み込んだ表示装置の全体構成を示す平面図である。図示するように、１枚の基板０の中央領域に画素アレイ部１が形成され、これを囲む周辺領域に駆動部が形成されている。本実施形態の場合駆動部はライトスキャナ４に加えてドライブスキャナ５を含んでいる。先行開発例に組み込んだドライブスキャナと異なり、本実施形態のドライブスキャナ５は走査線ＤＳに対して制御信号のみを供給すればよく、電源供給する必要はない。このためドライブスキャナ５のサイズは先行開発例に比べて縮小化することができ、その分基板０のサイズを節約できる。
【００６１】
図示するように画素アレイ部１には行列状の走査線ＷＳ，ＤＳと列状の信号線ＳＬとが形成されている。信号線ＳＬと走査線ＷＳとの交点に個々の画素２が形成されている。周辺駆動部側のライトスキャナ４は走査線ＷＳに接続し、ドライブスキャナ５は走査線ＤＳに接続し、水平セレクタ３は信号線ＳＬに接続している。この構成は図５に示した先の実施形態と同様である。
【００６２】
図１６は第４実施形態もしくは第５実施形態にかかる表示装置の制御信号転送モードを示すタイミングチャートである。ｋ行目の信号線ＳＬに供給される駆動信号波形と、ｎ−１行、ｎ行及びｎ＋１行の走査線ＷＳ及びＤＳに供給される制御信号の波形を同一時間軸上に表してある。前述したように信号線ＳＬに印加する駆動信号は１Ｈ内で初期化電位Ｖｉｎｉと基準電位Ｖｏｆｓと信号電位Ｖｓｉｇとの間で切換る。走査線ＤＳに印加する制御信号は１フィールド内で発光期間と非発光期間を切換えるため、ハイレベルとローレベルで交互にスイッチングしている。走査線ＷＳに印加される制御信号は、各フィールドの先頭で２発のパルスとして供給される。１発目の制御信号パルスで閾電圧補正動作を行い、２発目の制御パルスで信号書込動作並びに移動度補正動作を行っている。この様に１フィールド内で発光期間と非発光期間を複数回交互に切換えることにより１フィールドごとに生じる画面のフリッカを目立たなくする効果がある。
【００６３】
上述した第４実施形態及び第５実施形態では、フィールド期間に非発光期間を挿入し且発光期間と非発光期間のデューティ制御を行うため、追加スイッチングトランジスタを画素回路に挿入していた。これに伴い追加スイッチングトランジスタを線順次走査するために追加のドライブスキャナが必要となっていた。場合によってはこのドライブスキャナを追加することなく１個のライトスキャナのみでデューティ制御を可能とする構成も望まれており、これを図１７のタイミングチャートに第６実施形態として示す。この第６実施形態の画素回路構成は基本的に図４Ａに示した第１実施形態と同様であり、なんら追加スイッチングトランジスタは挿入されていない。図１７のタイミングチャートはｋ列目の信号線ＳＬに印加する駆動信号波形と、ｎ−１行、ｎ行、ｎ＋１行目の走査線ＷＳに印加する制御信号波形を表している。このグラフから明らかなように、本実施形態にかかる表示装置は、発光素子が発光している発光期間で且信号線ＳＬが初期化電位または基準電位にあるとき、ライトスキャナが走査線ＷＳに第３の制御信号Ｐを出力してサンプリングトランジスタＴｒ１をオンし、ドライブトランジスタＴｒｄのゲートＧに初期化電位Ｖｉｎｉまたは基準電位Ｖｏｆｓを書き込んでドライブトランジスタＴｒｄをオフし、以って発光素子を消灯している。この様に本実施形態は走査線ＷＳに追加の制御信号パルスを適当なタイミングで印加することにより、発光期間から非発光期間への切換を行っている。ライトスキャナが出力する第３の制御信号パルスＰの位相を制御することで、１フィールド内の発光期間と非発光期間の比率（デューティ）を調整することができる。
【００６４】
図１８は、図１７のタイミングチャートにおいて特に第３の制御信号パルスＰと駆動信号との位相関係を表している。この第３の制御信号パルスＰは丁度信号線ＳＬ上の駆動信号が初期化電位Ｖｉｎｉから基準電位Ｖｏｆｓに切換るタイミングと一致している。換言すると第３の制御信号パルスＰは丁度閾電圧補正動作を実行するときに出力される第１の制御信号パルスと同じ波形である。但し位相が数十水平周期〜数百水平周期だけずれている。
【００６５】
図１９は、図１７に示した第６実施形態の変形例を示すタイミングチャートである。本変形例では、１フィールド（１Ｆ）内で発光期間から非発光期間に切換えるとき、走査線ＷＳに第３の制御信号Ｐが供給されている。この第３の制御信号パルスＰは丁度信号線ＳＬ上の駆動信号が初期化電位Ｖｉｎｉにあるとき出力されるので、ドライブトランジスタＴｒｄのゲートＧにはこの初期化電位Ｖｉｎｉが印加され、ドライブトランジスタＴｒｄは直ちにカットオフする。
【００６６】
なお図１８に示した第６実施形態の場合、第３の制御信号パルスＰに応答してドライブトランジスタＴｒｄのゲート電圧ＶｇｓはＶｔｈとなるため、ドライブトランジスタはカットオフしドレイン電流Ｉｄｓは流れず、発光素子が発光しなくなる。
【００６７】
図２０は、図１９に示したタイミングチャートの要部拡大図で、丁度第３の制御信号パルスＰが走査線ＷＳに印加された部分を表している。この制御信号パルスＰは丁度初期化動作のみを行った場合のタイミングとなっている。前述したように初期化後はドライブトランジスタＴｒｄのゲート電位がソース電位よりも低くなっているため、チャネルが形成されずオフの状態になっている。よってドレイン電流Ｉｄｓが流れず、発光素子ＥＬは消灯状態となる。
【００６８】
本発明にかかる表示装置は、図２１に示すような薄膜デバイス構成を有する。図２１はＴＦＴ部分がＢｏｔｔｏｍゲート構造（ゲート電極がチャネルＰＳ層に対して下にある）であるが、この他にＴＦＴ部分に関してはＳａｎｄｗｉｃｈゲート構造（チャネルＰＳ層を上下のゲート電極ではさむ）、Ｔｏｐゲート構造（ゲート電極がチャネルＰＳ層に対して上にある）のようなバリエーションがある。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００６９】
本発明にかかる表示装置は、図２２に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００７０】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００７１】
図２３は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００７２】
図２４は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００７３】
図２５は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００７４】
図２６は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００７５】
図２７は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００７６】
【図１】本発明の元になった先行開発にかかる表示装置の全体構成を示すブロック図である。
【図２】図１に示した表示装置に組み込まれる画素の構成を示す回路図である。
【図３】図１に示した表示装置の動作説明に供するタイミングチャートである。
【図４Ａ】本発明にかかる表示装置に組み込まれる画素の第１実施形態を示す回路図である。
【図４Ｂ】第１実施形態の動作説明に供するタイミングチャートである。
【図５】第１実施形態の全体構成を示す平面図である。
【図６Ａ】表示装置の電源配線レイアウトを示す模式図である。
【図６Ｂ】同じく電源配線レイアウトを示す模式図である。
【図７Ａ】本発明の第２実施形態を示す画素回路図である。
【図７Ｂ】同じく第３実施形態を示す画素回路図である。
【図８】本発明にかかる表示装置の制御信号転送タイミングチャートである。
【図９Ａ】本発明にかかる表示装置の第４実施形態を示す画素回路図である。
【図９Ｂ】第４実施形態の変形例を示す回路図である。
【図１０】第４実施形態の動作説明に供するタイミングチャートである。
【図１１】同じく第４実施形態の動作説明に供するタイミングチャートである。
【図１２Ａ】本発明にかかる表示装置の第５実施形態を示す画素回路図である。
【図１２Ｂ】第５実施形態の変形例を示す画素回路図である。
【図１３】第５実施形態の動作説明に供するタイミングチャートである。
【図１４】同じく第５実施形態の動作説明に供するタイミングチャートである。
【図１５】第５実施形態にかかる表示装置の全体構成を示すブロック図である。
【図１６】第５実施形態の動作説明に供する制御信号転送タイミングチャートである。
【図１７】本発明にかかる表示装置の第６実施形態の動作説明に供するタイミングチャートである。
【図１８】図１７に示したタイミングチャートの要部拡大図である。
【図１９】第６実施形態の変形例を示すタイミングチャートである。
【図２０】図１９に示したタイミングチャートの要部拡大図である。
【図２１】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図２２】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図２３】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図２４】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図２５】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図２６】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２７】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【図２８】発光素子の電流／発光輝度特性を示すグラフである。
【図２９】発光素子の電流／電圧特性を示すグラフである。
【図３０】発光素子の駆動原理を示す模式図である。
【符号の説明】
【００７７】
１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ（信号セレクタ）、４・・・ライトスキャナ、５・・・ドライブスキャナ、５Ｂ・・・出力バッファ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、ＴｒＮ・・・Ｎチャネル型トランジスタ（ダイオード素子）、ＴｒＰ・・・Ｐチャネル型トランジスタ（ダイオード素子）、ＥＬ・・・発光素子、Ｃｓ・・・保持容量
【図１】
0004985303.tif 000002
【図２】
0004985303.tif 000003
【図３】
0004985303.tif 000004
【図４Ａ】
0004985303.tif 000005
【図４Ｂ】
0004985303.tif 000006
【図５】
0004985303.tif 000007
【図６Ａ】
0004985303.tif 000008
【図６Ｂ】
0004985303.tif 000009
【図７Ａ】
0004985303.tif 000010
【図７Ｂ】
0004985303.tif 000011
【図８】
0004985303.tif 000012
【図９Ａ】
0004985303.tif 000013
【図９Ｂ】
0004985303.tif 000014
【図１０】
0004985303.tif 000015
【図１１】
0004985303.tif 000016
【図１２Ａ】
0004985303.tif 000017
【図１２Ｂ】
0004985303.tif 000018
【図１３】
0004985303.tif 000019
【図１４】
0004985303.tif 000020
【図１５】
0004985303.tif 000021
【図１６】
0004985303.tif 000022
【図１７】
0004985303.tif 000023
【図１８】
0004985303.tif 000024
【図１９】
0004985303.tif 000025
【図２０】
0004985303.tif 000026
【図２１】
0004985303.tif 000027
【図２２】
0004985303.tif 000028
【図２３】
0004985303.tif 000029
【図２４】
0004985303.tif 000030
【図２５】
0004985303.tif 000031
【図２６】
0004985303.tif 000032
【図２７】
0004985303.tif 000033
【図２８】
0004985303.tif 000034
【図２９】
0004985303.tif 000035
【図３０】
0004985303.tif 000036