(57)【特許請求の範囲】
【請求項１】
上面に金属層を有するフィルム層を準備する工程と、
接着層を介して前記フィルム層の下面を導電板に貼り合わせる工程と、
前記フィルム層及び前記接着層の両層を貫く貫通孔を形成する工程と、
前記導電板に電気を流して前記貫通孔に前記貫通孔を埋めるとともに前記金属層の一部と接するようにビア導体を形成して、続けて前記金属層に電気を流して前記金属層上に導電層を形成する工程と、
を備えたことを特徴とする配線基板の製造方法。
【請求項２】
請求項１に記載の配線基板の製造方法において、
前記接着層には無機フィラーを含有させ、
前記貫通孔はレーザー光を照射することによって形成するとともに、前記貫通孔から前記無機フィラーの一部を露出させることを特徴とする配線基板の製造方法。
【請求項３】
請求項２に記載の配線基板の製造方法において、
前記ビア導体で、前記貫通孔から露出する前記無機フィラーの一部を被覆することを特徴とする配線基板の製造方法。
【請求項４】
請求項１に記載の配線基板の製造方法において、
前記貫通孔は、前記金属層側から前記接着層側に向けて幅狭とすることを特徴とする配線基板の製造方法。
【請求項５】
請求項１に記載の配線基板の製造方法において、
前記接着層と前記導電板とを分離する工程を備えたことを特徴とする配線基板の製造方法。
【請求項６】
請求項１に記載の配線基板の製造方法において、
前記導電板は、ステンレスからなるものを用いることを特徴とする配線基板の製造方法。
【請求項７】
請求項１に記載の配線基板の製造方法において、
前記フィルム層は、ポリパラフェニレンベンズビスオキサゾール樹脂からなるものを用いることを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種オーディオビジュアル機器や家電機器、通信機器、コンピュータ機器又はその周辺機器などの電子機器に使用される配線基板の製造方法に関するものである。
【背景技術】
【０００２】
従来より、ＩＣ（Integrated Circuit）又はＬＳＩ（Large Scale Integration）等の半導体素子を実装することが可能な配線基板が知られている。
【０００３】
近年では、電子部品の小型軽量化を目的として、絶縁層と導電層とを交互に複数積層した配線基板が開発されている。このような配線基板は、上下位置の異なる導電層同士をビア導体を介して直接接続している。そして、電気が上下位置の異なる導電層同士の間で、流れる。
【０００４】
なお、ビア導体の形成方法として、銅箔上に貫通孔を有するプリント基板を準備し、電気メッキ法を用いて、メッキ条件を観察しながら貫通孔に銅箔側からビア導体を形成する方法が開示されている（下記特許文献１参照）。
【特許文献１】特開２００１−１７７２３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した特許文献１に記載の技術では、ビア導体の析出状態を調整することができるものの、ビア導体を短時間に形成することが難しかった。
【０００６】
本発明は、上述した課題に鑑みなされたものであって、ビア導体を短い時間に形成することが可能な配線基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明の配線基板の製造方法は、上面に金属層を有するフィルム層を準備する工程と、接着層を介して前記フィルム層の下面を導電板に貼り合わせる工程と、前記フィルム層及び前記接着層の両層を貫く貫通孔を形成する工程と、前記導電板に電気を流して前記貫通孔に前記貫通孔を埋めるとともに前記金属層の一部と接するようにビア導体を形成して、続けて前記金属層に電気を流して前記金属層上に導電層を形成する工程と、を備えたことを特徴とする。
【０００８】
また、本発明の配線基板の製造方法は、前記接着層には無機フィラーを含有させ、前記貫通孔はレーザー光を照射することによって形成するとともに、前記貫通孔から前記無機フィラーの一部を露出させることを特徴とする。
【０００９】
また、本発明の配線基板の製造方法は、前記ビア導体で、前記貫通孔から露出する前記無機フィラーの一部を被覆することを特徴とする。
【００１０】
また、本発明の配線基板の製造方法は、前記貫通孔は、前記金属層側から前記接着層側に向けて幅狭とすることを特徴とする。
【００１１】
また、本発明の配線基板の製造方法は、前記接着層と前記導電板とを分離する工程を備えたことを特徴とする。
【００１２】
また、本発明の配線基板の製造方法は、前記導電板は、ステンレスからなるものを用いることを特徴とする。
【００１３】
また、本発明の配線基板の製造方法は、前記フィルム層は、ポリパラフェニレンベンズビスオキサゾール樹脂からなるものを用いることを特徴とする。
【発明の効果】
【００１４】
本発明は、ビア導体を短い時間に形成することが可能な配線基板の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明の実施形態に係る配線基板を含む実装構造体を図面に基づいて詳細に説明する。図１は本発明の実施形態に係る配線基板を含む実装構造体の断面図である。また、図２は、図１のＸ１部分の拡大図であって、ビア導体の断面図である。
【００１６】
本実施形態に係る実装構造体１は、配線基板２と、配線基板２に半田等のバンプ３を介してフリップチップ実装された、ＩＣ又はＬＳＩ等の半導体素子４と、を含んで構成されている。
【００１７】
また、配線基板２は、導電層５と絶縁層６とを交互に複数積層して構成されている。導電層５は、所定の電気信号を伝達する信号線路としての機能と、半導体素子４を共通の電位、例えばアース電位にするグランド層としての機能とを備えている。なお、導電層５は、例えば、銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。
【００１８】
絶縁層６は、接着層６ａとフィルム層６ｂとを交互に複数積層して構成されている。接着層６ａは、熱硬化性樹脂又は熱可塑性樹脂等が使用される。かかる熱硬化性樹脂としては、例えば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂のうち少なくともいずれか一つを使用することができる。熱可塑性樹脂としては、半田リフロー時の加熱に耐える耐熱性を有する必要があることから、構成する材料の軟化温度が２００℃以上であることが望ましく、例えば、液晶ポリマー等を使用することができる。なお、接着層６ａの熱膨張率は、例えば１５ｐｐｍ／℃以上８０ｐｐｍ／℃以下である。また、接着層６ａは、乾燥後の厚みが例えば１μｍ以上１５μｍ以下となるように設定されている。
【００１９】
また、接着層６ａには、多数のフィラー７が含有されていても構わない。接着層６ａにフィラー７が含有されていることによって、接着層６ａの硬化前の粘度を調整することができ、接着層６ａの厚み寸法を所望の値に近づけて接着層６ａを形成することができる。フィラー７は、球状であって、フィラー７の径は、例えば０．０５μｍ以上６μｍ以下に設定されており、熱膨張率は、例えば−５ｐｐｍ／℃以上５ｐｐｍ／℃以下である。なお、フィラー７は、例えば、酸化珪素、炭化珪素、酸化アルミニウム、窒化アルミニウム又は水酸化アルミニウム等から成る。
【００２０】
フィルム層６ｂは、導電層５に対して、接着層６ａとなる接着材を介して貼り合わされており、例えば加熱プレス装置を用いて加熱しながら加圧した後、冷却することによって導電層５上に積層される。
【００２１】
フィルム層６ｂは、配線基板２の平坦性を確保するために精密に厚さが制御されている。また、フィルム層６ｂは、弾性変形可能であって、耐熱性と硬さに優れた特性の材料であることが望ましい。この様な特性を有するフィルム層６ｂとしては、例えば、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂又は液晶ポリマー樹脂等、あるいはこれらの樹脂の混合物を用いることができる。なお、液晶ポリマーとは、溶融時に液晶状態あるいは光学的に複屈折する性質を有するポリマーを指し、一般に溶液状態で液晶性を示すリオトロピック液晶ポリマーや溶融時に液晶性を示すサーモトロピック液晶ポリマー、あるいは熱変形温度で分類される１型・２型・３型すべての液晶ポリマーを含むものである。
【００２２】
なかでもポリパラフェニレンベンズビスオキサゾール樹脂を含有する樹脂、あるいはポリパラフェニレンベンズビスオキサゾール樹脂を含有する樹脂フィルムを使用することが望ましい。ポリパラフェニレンベンズビスオキサゾール樹脂は、熱膨張率が−５ｐｐｍ／℃以上５ｐｐｍ／℃以下と小さい。このような低熱膨張樹脂を使用することによって、半導体素子４を実装する基板自体の熱膨張を抑制することができる。その結果、半導体素子４の熱膨張率に近づけることができ、半導体素子４が破壊されるのを効果的に防止することができる。なお、熱膨張率は、ＪＩＳＫ７１９７に準ずる。
【００２３】
また、ポリパラフェニレンベンズビスオキサゾール樹脂を含有する樹脂、あるいはポリパラフェニレンベンズビスオキサゾール樹脂を含有する樹脂フィルムは、ポリイミドフイルムに比較して吸水率が低いため、積層した場合でも内部の層に水分が蓄積されにくいため、大気中に長期間保存された状態であっても、水分を除去する処理を行う必要がなく、製造工程を単純化することができる。
【００２４】
また、フィルム層６ｂの厚みは、例えば２μｍ以上２０μｍ以下となるように設定されており、接着層６ａとの厚みの差が７μｍ以下となるように形成されている。ここで、フィルム層６ｂと接着層６ａとの厚みの差は、接着層６ａが乾燥した後の両者の厚みの差とする。なお、フィルム層６ｂの厚みは、接着層６ａの厚みよりも大きくなるように設定されている。
【００２５】
図２に示すように、絶縁層６には、貫通孔Ｐが形成されており、貫通孔Ｐに上部から下部に向けて幅広となるビア導体８が埋設されている。ビア導体８は、上下位置の異なる導電層５同士を電気的に接続することができる。ビア導体８同士を直上直下に配置することによって、引き回す配線の距離を短くすることができ、配線基板２の小型化を実現することができる。また、配線の距離を短くすることによって、配線抵抗を小さく抑えることができ、消費電力の低減に寄与することができる。なお、ビア導体８は、例えば、銅、銀、金、白金、アルミニウム、ニッケル又はクロム等の導電材料から成る。
【００２６】
ビア導体８には、凹部Ｄが形成されており、凹部Ｄに接着層６ａから突出したフィラー７の一部が埋入している。すなわちフィラー７の一部が貫通孔Ｐの内壁面から突出しており、接着層６ａとビア導体８の接する面が凹凸状に形成されている。また、ビア導体８の一部が、フィラー７の一部を被覆するように形成されることによって、フィラー７とビア導体８との接触面積を大きくし、両者の接着力を強くすることができ、ビア導体８と接着層６ａとの剥離を抑制することができる。すなわち、貫通孔Ｐの内壁面に対するフィラー７の一部によるアンカー効果によって、貫通孔Ｐの内壁面からビア導体８が剥離するのを抑制することができる。
【００２７】
図３は、図２のＸ２部分の拡大図であって、ビア導体の一部の断面図である。図３に示すように、フィルム層６ｂの表面上であって、接着層６ａの内部には、金属層９が形成されている。金属層９は、金属膜１０と保護層１１とからなる。
【００２８】
金属膜１０は、フィルム層６ｂの表面上に直接形成されている。金属膜１０は、フィルム層６ｂと接着性が良好であって、導電性の材料から成る。金属膜１０は、フィルム層６ｂの表面に対してスパッタ法を用いて形成され、例えば、ニッケル、クロム、チタン、モリブデン、タングステン又はジルコニウム等の導電材料から成る。なお、金属膜１０の厚みは、例えば０．５μｍ以下に設定されている。
【００２９】
また、保護層１１は、金属膜１０の表面上に直接形成されている。保護層１１は、金属膜１０及び導電層５よりも機械的強度が優れている。保護層１１は、金属膜１０を構成する材料と導電層５を構成する材料から成る。例えば、金属膜１０がニッケルであって、導電層５が銅の場合、保護層１１は、ニッケルと銅の合金と成る。また、フィルム層６ｂと導電層５とは熱膨張率が異なるため、フィルム層６ｂから金属膜１０に向かってクラックが伝播することがあるが、保護層１１は、合金層であるため機械的強度が優れており、フィルム層６ｂから金属膜１０に向かってクラックが伝播していくのを止めることができ、ビア導体８にクラックが発生するのを抑制することができる。なお、金属膜１０の一主面に形成される保護層１１の厚みは、例えば５．０ｎｍ以上２．０μｍ以下に設定されている。
【００３０】
さらに、保護層１１の表面上にまで、ビア導体８の一部が延在して形成されている。保護層１１は、機械的強度が優れているため、保護層１１上に形成されるビア導体８は、配線基板２の熱膨張・熱収縮による影響を受けにくく、クラックが伝播しにくい。その結果、フィルム層６ｂ上に形成されるビア導体８の導電性を良好に維持することができる。
【００３１】
半導体素子４には、絶縁層６の熱膨張率と近似する材料が使用され、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等を用いることができる。なお、半導体素子４の厚み寸法は、例えば０．１ｍｍから１ｍｍのものを使用することができる。
【００３２】
上述したように本実施形態によれば、金属層９は、フィルム層６ｂとの接着力が優れており、且つビア導体８との接着力も良好であるため、導電層５がフィルム層６ｂから剥離するのを抑制することができる。さらに、絶縁層６からビア導体８に向かってクラックが伝播するのを、機械的強度の優れた保護層１１によって効果的に抑制することができる。
【００３３】
次に、上述した実装構造体１の製造方法について、図４から図１０を用いて説明する。
【００３４】
まず、上面に金属層９を有するフィルム層６ｂを準備する。フィルム層６ｂとしては、例えば、ポリパラフェニレンベンズビスオキサゾール樹脂から成るシートを用いる。なお、フィルム層６ｂの厚みは、例えば１μｍ以上２５μｍ以下に設定されている。
【００３５】
そして、フィルム層６ｂ上に、従来周知のスパッタ法を用いて、金属層９を被着させる。フィルム上への金属層９の被着は、ロールツーロール式の処理を行うことが可能になるため、基板にフィルムを被着させた状態でスパッタ法を用いて金属層９を被着させるバッチ処理に比較して、装着と取出しに必要な時間が大幅に削減でき、生産性を向上させることができる。金属層９は、金属膜１０と保護層１１とから成る。金属膜１０は、例えばニッケル、クロム、あるいはこれらの合金から成り、保護層１１は、例えば銅から成るものを用いる。なお、金属層９の厚みは、例えば２μｍ以上１５μｍ以下に設定されている。
【００３６】
次に、電気を流すことが可能な導電板１２を準備する。導電板１２は、例えばステンレス等の鉄系合金、インコネル等のニッケル系合金、あるいはコバルト合金から成り、フィルム層６ｂを貼り合わせることが可能な大きさに形成されている。なお、導電板１２の表面は、平坦に形成されており、鏡面加工されていることが望ましい。また、導電板１２上にクロム等により硬質メッキを施してもよい。そして、図４（Ａ）に示すように、従来周知のダイコート法等によって、フィルム層６ｂを接着層６ａを介して導電板１２に貼り合わせる。接着層６ａは、例えばエポキシ系樹脂、シアネート系樹脂、ビスマレイミドトリアジン系樹脂、イミド系樹脂など、およびこれらの混合物から成り、フィラー７が含有されても良い。フィラー７の含有量を調整することによって、接着層６ａの厚みを調整することができる。なお、フィラー７は、例えば酸化ケイ素、非晶質シリカ、酸化アルミニウム、水酸化アルミニウム、水酸化カルシウム等から成るものを用いる。
【００３７】
そして、図４（Ｂ）に示すように、例えばＹＡＧレーザー装置又はＣＯ２レーザー装置を用いて、金属層９に向けてレーザー光を照射し、金属層９から接着層６ａまでを貫通する貫通孔Ｐを形成する。貫通孔Ｐは、金属層９に対して垂直方向から、レーザー光が照射されることによって、導電板１２の一部が露出して形成される。レーザー光が照射されることによって、貫通孔Ｐの内壁面から接着層６ａに含有されているフィラー７の一部が露出する。なお、接着層６ａには、レーザー光が照射されることによって、貫通孔Ｐからフィラー７が露出するように、フィラー７の含有量が調整されている。
【００３８】
次に、図４（Ｃ）に示すように、電気メッキ法を用いて、貫通孔Ｐにビア導体８を形成する。具体的には、貫通孔Ｐを形成した基板を電気メッキ液内に設け、導電板１２に電気を流すことによって、貫通孔Ｐの底部に露出する導電板１２からメッキを析出させる。そして、メッキが、導電板１２側から成長して、貫通孔Ｐの内壁面から露出するフィラー７を被覆する。さらに、メッキによって貫通孔Ｐを埋めるとともに、金属層９の一部と接するまでメッキを成長させる。メッキが貫通孔Ｐを埋め金属層９の一部と接すると、金属層９上でのメッキが開始される。そして、ビア導体８も同様に金属層９上にまでメッキが形成され、ビア導体８と金属層９とを接着させる。その結果、貫通孔Ｐ及び金属層９上にメッキを析出させることができる。金属層９上に析出するメッキは、導電層５の一部及びビア導体８の一部を構成するものである。このように、予め、金属層９を形成しておくことによって、導電板１２側から析出するメッキ以外に、金属層９上にメッキを析出することができ、ビア導体８および導電層５の基となる表層の導体を１つの工程で形成することができ、従来よりも短い時間で形成することができる。
【００３９】
また、電気メッキ法にて形成したビア導体８は、無電界めっきで形成するビア導体に比べて、ビア導体を構成する分子の密度が大きく、外部からの熱に起因してクラックが発生しにくい。また、電気めっき法によれば、ビア導体８の一部を構成するめっきが貫通孔Ｐの内壁面及び底面から成長するため、貫通孔Ｐにめっきの充填がし易い。
【００４０】
次に、図５（Ａ）に示すように、フィルム層６ｂに形成されたメッキ上にレジストＲを塗布して、従来周知の薄膜加工技術を用いて、レジストＲをパターニングする。そして、図５（Ｂ）に示すように、レジストＲが形成されずに、露出したメッキを塩化第二鉄、塩化銅等の水溶液を主成分とするエッチング液を用いてエッチングし、導電層５をパターニングすることができる。さらに、図５（Ｃ）に示すように、導電層５上に被着したままのレジストＲを水酸化ナトリウム水溶液等を用いて除去する。
【００４１】
そして、図６（Ａ）に示すように、新たにフィルム層６ｂ上に金属層９を被着するとともに、フィルム層６ｂの下面に接着材６ａｘを塗布した絶縁体６ｘを準備する。なお、絶縁体６ｘは、上述した絶縁層６と同じ構成のものを用いる。そして、図６（Ｂ）に示すように、絶縁体６ｘを導電層５上に貼り合わせて、さらに熱プレスすることによって、接着剤６ａｘを硬化させ、フィルム層６ｂを導電層５上に固着することができる。
【００４２】
次に、上述した方法を用いて、図７（Ａ）に示すように、ビア導体８の直上に位置する絶縁層６に貫通孔Ｐを形成する。かかる貫通孔Ｐは、導電層５の一部が露出するように形成されており、貫通孔Ｐの内壁面からフィラー７の一部が露出している。
【００４３】
そして、図７（Ｂ）に示すように、貫通孔Ｐを形成した基板を電気メッキ液内に設け、導電板１２に電気を流すことによって、貫通孔Ｐにビア導体８を形成する。ビア導体８は、貫通孔Ｐの底部から析出したメッキが成長することによって貫通孔Ｐにメッキが充填され、さらに、成長したメッキが金属層９上にまで延在し、導電板１２から金属層９にまで電気が流れ、金属層９上にメッキが析出することによって形成される。
【００４４】
次に、図８（Ａ）に示すように、フィルム層６ｂ上に形成されたメッキ上に、感光性樹脂を用いたフォトレジスト技術等の従来周知の薄膜加工技術を用いて、レジストＲをパターニングする。そして、図８（Ｂ）に示すように、レジストＲが形成されずに、露出したメッキを塩化第二鉄、塩化銅等の水溶液を主成分とするエッチング液等のエッチング液を用いてエッチングし、導電層５をパターニングすることができる。さらに、図９（Ａ）に示すように、ビア導体８及び導電層５上に被着したままのレジストＲを水酸化ナトリウム水溶液等を用いて除去する。
【００４５】
さらに、上述した方法を用いて、上述した絶縁層６及び導電層５の積層工程を繰り返すことで、図９（Ｂ）に示すように、多層配線の配線基板２も作製することができる。
【００４６】
次に、図１０に示すように、導電板１２を接着層６ａから剥がして、剛性の優れた基体としての機能を備えたコア基板を有さない、コアレス基板を作製することができる。そして、
そして、配線基板２に対してバンプ３を介して半導体素子４をフリップチップ実装することによって、図１に示す実装構造体１を作製することができる。なお、半導体素子４は、導電板１２を貼り合わせていた接着層６ａの表面上に設けられる。導電板１２を貼り合わせていた接着層６ａの表面は、導電板１２の表面を平坦に形成していたため、配線基板２の表面に対する半導体素子４の傾きを小さくすることができ、半導体素子４と配線基板２との距離を短く抑えることができる。
【００４７】
上述したように、本発明の実施形態に係る配線基板の製造方法によれば、金属層９を利用して電気メッキを行うことができるため、ビア導体８を短い時間で形成することができる。
【００４８】
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。また、金属膜の形成は、蒸着法を用いてもよい。かかる蒸着法を用いる場合、金属膜の形成は、フィルム層６ｂに対してロールツウロールの連続真空蒸着装置を用いて行うことができる。
【００４９】
上述した本発明の実施形態は、サブトラクティブ法を用いた製造方法について説明した。セミアディティブ法を用いた製造も可能である。この場合は、図４（B）の後、金属層９の表面に感光性レジストを形成し、マスクを用いて露光する。現像後、図４（C）と同様に電気めっきを行うと、貫通孔Ｐからメッキが成長し、貫通孔Ｐを埋める。さらに、メッキが成長して金属層９の一部と接すると、金属層９上でのメッキの析出が開始され、レジストが形成されていない部分にメッキが成長する。所望の厚さまでメッキが成長したところで、基板を取出して、レジストを除去し、金属層９をエッチングで除去すると、図５（C）と同様の配線が形成できる。この方法は通常のセミアディティブ法と比較して無電解メッキ工程やそれに伴う触媒付与工程が削減可能となるため、大幅な工程削減と製造期間の短縮を図ることができる。また、セミアディティブ法はサブトラクティブ法を用いた場合よりも配線の断面形状の制御が容易であるため、微細配線の形成に適している。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施形態に係る配線基板を含む実装構造体の断面図である。
【図２】本発明の実施形態に係るビア導体の拡大断面図である。
【図３】本発明の実施形態に係るビア導体の一部の拡大断面図である。
【図４】図４（Ａ）、図４（Ｂ）、図４（Ｃ）は、本発明の実施形態に係る配線基板を含む実装構造体の製造工程を説明する断面図である。
【図５】図５（Ａ）、図５（Ｂ）、図５（Ｃ）は、本発明の実施形態に係る配線基板を含む実装構造体の製造工程を説明する断面図である。
【図６】図６（Ａ）、図６（Ｂ）は、本発明の実施形態に係る配線基板を含む実装構造体の製造工程を説明する断面図である。
【図７】図７（Ａ）、図７（Ｂ）は、本発明の実施形態に係る配線基板を含む実装構造体の製造工程を説明する断面図である。
【図８】図８（Ａ）、図８（Ｂ）は、本発明の実施形態に係る配線基板を含む実装構造体の製造工程を説明する断面図である。
【図９】図９（Ａ）、図９（Ｂ）は、本発明の実施形態に係る配線基板を含む実装構造体の製造工程を説明する断面図である。
【図１０】図１０（Ａ）、図１０（Ｂ）は、本発明の実施形態に係る配線基板を含む実装構造体の製造工程を説明する断面図である。
【符号の説明】
【００５１】
１    実装構造体
２    配線基板
３    バンプ
４    半導体素子
５    導電層
６    絶縁層
６ａ  接着層
６ｂ  フィルム層
７    フィラー
８    ビア導体
９    金属層
１０    金属膜
１１    保護層
１２    導電板
Ｐ    貫通孔
Ｄ    凹部
【図１】
0005111132.tif 000002
【図２】
0005111132.tif 000003
【図３】
0005111132.tif 000004
【図４】
0005111132.tif 000005
【図５】
0005111132.tif 000006
【図６】
0005111132.tif 000007
【図７】
0005111132.tif 000008
【図８】
0005111132.tif 000009
【図９】
0005111132.tif 000010
【図１０】
0005111132.tif 000011