(57)【要約】    【課題】  高精細表示のために単位画素当たりのピッチが小さいパネル構造であっても発光効率を向上させて暗部において十分な多輝度階調を得ることができるプラズマディスプレイパネルの駆動方法を提供する。    【解決手段】  各表示ラインに属する放電セル各々に、第１維持電極及び第２維持電極と、第１維持電極と第２維持電極との間に配置された走査電極とが備えられ、第１維持電極と走査電極との間に第１放電ギャップが形成され、第２維持電極と走査電極との間に第２放電ギャップが形成されたプラズマディスプレイパネルにおいて、第１放電ギャップ及び第２放電ギャップの双方で放電を生じさせる第１駆動工程と、第２放電ギャップのみで放電を生じさせる第２駆動工程とを備える。【選択図】  図４
2009008786.tif 000002
【特許請求の範囲】
【請求項１】
各表示ラインに属する放電セル各々に、第１維持電極及び第２維持電極と、前記第１維持電極と前記第２維持電極との間に配置された走査電極とが備えられ、前記第１維持電極と前記走査電極との間に第１放電ギャップが形成され、前記第２維持電極と前記走査電極との間に第２放電ギャップが形成されたプラズマディスプレイパネルの駆動方法であって、
前記第１放電ギャップ及び前記第２放電ギャップの双方で放電を生じさせる第１駆動工程と、
前記第２放電ギャップのみで放電を生じさせる第２駆動工程とを備えることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
入力画像信号の輝度レベルに応じて前記第１駆動工程と前記第２駆動工程のいずれかを選択して実行することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記第２放電ギャップのギャップ長は、前記第１放電ギャップより短く、入力画像信号の平均輝度レベルが所定値以上の場合、前記第１駆動工程を実行し、前記入力画像信号の平均輝度レベルが前記所定値未満の場合、前記第２駆動工程を実行することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記第１駆動工程では、前記第１維持電極と前記走査電極とに交互に駆動パルスを印加すると共に前記第２維持電極に前記第１維持電極に印加される駆動パルスと同相の駆動パルスを印加し、前記第２駆動工程では、前記第１維持電極と前記走査電極とに交互に駆動パルスを印加すると共に前記第２維持電極に前記走査電極に印加される駆動パルスと同相の駆動パルスを印加することを特徴とする請求項１ないし３のいずれか１に記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
現在、薄型表示装置として、ＡＣ型(交流放電型)のプラズマディスプレイパネルが製品化されてきている。プラズマディスプレイパネル内には、２枚の基板、すなわち前基板及び後基板が所定間隙を介して対向配置されている。表示面としての前基板の内面（後基板と対向する面）には、互いに対をなして行方向に平行に伸長する走査電極及び維持電極からなる行電極対が複数形成されている。後基板には、行電極対と交差するように複数の列電極がアドレス電極として伸長形成され、更に蛍光体が塗布されている。上記表示面側から見た場合、行電極対と列電極との交叉部が縦壁と横壁とで囲まれており、その囲まれた部分が放電セル（画素）とされている。このようなプラズマディスプレイパネルに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動が実施される（特許文献１）。
【特許文献１】特開２００１−３１２２４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
フルハイビジョン表示のように高精細表示を行うためのプラズマディスプレイパネルにおいては、１画素当たりのピッチを小さくする必要があるが、ピッチが例えば、１６０μm以下のような微細の放電セルでは、発光効率が低下し、消費電力が悪化することが知られている。
【０００４】
更に、ＡＣ型のプラズマディスプレイパネルの駆動原理として、発光維持放電１回当たりの輝度を大きく変化させることができないので、表示の暗部における階調が制限され、暗部の階調性が明部に比較して悪化する性質を持っている。
【０００５】
本発明が解決しようとする課題には、上記の欠点が一例として挙げられ、高精細表示のために単位画素当たりのピッチが小さいパネル構造であっても発光効率を向上させて暗部において十分な多輝度階調を得ることができるプラズマディスプレイパネルの駆動方法を提供することが本発明の目的である。
【課題を解決するための手段】
【０００６】
請求項１に係る発明のプラズマディスプレイパネルの駆動方法は、各表示ラインに属する放電セル各々に、第１維持電極及び第２維持電極と、前記第１維持電極と前記第２維持電極との間に配置された走査電極とが備えられ、前記第１維持電極と前記走査電極との間に第１放電ギャップが形成され、前記第２維持電極と前記走査電極との間に第２放電ギャップが形成されたプラズマディスプレイパネルの駆動方法であって、前記第１放電ギャップ及び前記第２放電ギャップの双方で放電を生じさせる第１駆動工程と、前記第２放電ギャップのみで放電を生じさせる第２駆動工程とを備えることを特徴としている。
【発明を実施するための最良の形態】
【０００７】
請求項１に係る発明のプラズマディスプレイパネルの駆動方法においては、各放電セルに第１及び第２放電ギャップが形成され、第１放電ギャップ及び第２放電ギャップの双方で放電を生じさせる第１駆動工程と、第２放電ギャップのみで放電を生じさせる第２駆動工程とが備えられる。よって、各放電セルにおいて第１及び第２放電ギャップ双方で放電が生起する場合と第２放電ギャップのみで放電が生起する場合とを選択的に用いることができるので、高精細表示のために単位画素当たりのピッチが小さいパネル構造であっても発光効率を向上させることができる。また、表示の暗部において十分な多輝度階調を得ることができる。
【実施例】
【０００８】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【０００９】
図１は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【００１０】
図１に示す如く、プラズマディスプレイ装置は、プラズマディスプレイパネル（ＰＤＰ）５０、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、アドレスドライバ５５、及び駆動制御回路５６から構成される。
【００１１】
ＰＤＰ５０には、２次元表示画面の縦方向（垂直方向）に各々伸張して配列されたアドレス電極Ｄ1〜Ｄm、横方向（水平方向）に各々伸張して配列された維持電極Ｘ1〜Ｘn+1及び走査電極Ｙ1〜Ｙnが形成されている。この際、互いに隣接するもの同士で対を為す電極群（Ｘ1，Ｙ1，Ｘ2）、（Ｘ2，Ｙ2，Ｘ3）、（Ｘ3，Ｙ3，Ｘ4）、・・・、（Ｘn-1，Ｙn-1，Ｘn）、（Ｘn，Ｙn，Ｘn+1）が各々、ＰＤＰ５０における第１表示ライン〜第ｎ表示ラインを担う。各表示ラインとアドレス電極Ｄ1〜Ｄm各々との各交叉部(図１中の一点鎖線にて囲まれた領域)には、画素を担う放電セルＰＣ1,1〜ＰＣn,mが形成されている。すなわち、ＰＤＰ５０には、第１表示ラインに属する放電セルＰＣ1,1〜ＰＣ1,m、第２表示ラインに属する放電セルＰＣ2,1〜ＰＣ2,m、・・・・、第ｎ表示ラインに属する放電セルＰＣn,1〜ＰＣn,mの各々がマトリクス状に配列されているのである。
【００１２】
図２は、ＰＤＰ５０の一部分を模式的に示す正面図である。この図２のＰＤＰでは６放電セル分だけが示されているが、全ての放電セルが同一の構造を備えている。図３は図２のＶ−Ｖ線における断面図である。
【００１３】
この図２及び図３において、ＰＤＰ５０は各々がガラスからなる前基板１と後基板２との間に多層形成された構造を有する。前基板１がＰＤＰの表示面側の基板であり、後基板２はＰＤＰ５０の裏側に配置される基板である。前基板１の一方の面がＰＤＰ５０の表示面であり、他方の面がＰＤＰ５０の多層形成側、すなわち内部側面である。後基板２の一方の面がＰＤＰ５０の裏側面であり、他方の面がＰＤＰ５０の内部側面である。
【００１４】
各放電セルは前基板１と後基板２との間において縦壁３と横壁４とによって区画された放電空間Ｓを有している。放電空間Ｓ毎に画素、すなわち放電セルが形成されている。放電空間Ｓには放電ガスが封入されている。
【００１５】
各放電セルには２つの維持電極Ｘodd（Ｘ1，Ｘ3，Ｘ5，……，Ｘn），Ｘeven（Ｘ2，Ｘ4，Ｘ6，……，Ｘn+1）と、走査電極Ｙ（Ｙ1〜Ｙn）とが平行に配置されている。維持電極Ｘodd（第２維持電極），Ｘeven（第１維持電極）と走査電極Ｙは行方向（図２の左右方向）に伸長している。維持電極Ｘodd，Ｘeven各々は放電セルを上下で囲む横壁４の頂部に対向するように配置されており、列方向（図２の上下方向）隣接する２つの行の放電セルの維持電極として共用される。奇数行では維持電極Ｘoddが上部に位置し、維持電極Ｘevenが下部に位置する。偶数行では維持電極Ｘoddが下部に位置し、維持電極Ｘevenが上部に位置する。走査電極Ｙは行単位で備えられており、維持電極Ｘodd，Ｘevenの間において若干Ｘodd寄りに位置している。
【００１６】
維持電極Ｘodd，Ｘeven各々はＩＴＯ(Indium Tin Oxide)等の透明導電膜からなる透明電極Ｘａと、前基板１の行方向に延びた金属膜からなるバス電極Ｘｂとによって構成されている。走査電極Ｙも同様に、ＩＴＯ等の透明導電膜からなる透明電極Ｙａと、前基板１の行方向に延びた金属膜からなるバス電極Ｙｂによって構成されている。バス電極Ｘｂ，Ｙｂの列方向の幅は透明電極Ｘａ，Ｙａの列方向の幅より狭くされている。図３の断面図から分かるように、透明電極Ｘａ，Ｙａは、前基板１の他方の面上に形成されており、その透明電極Ｘａ，Ｙａの列方向幅の中央部上にバス電極Ｘｂ，Ｙｂが積層形成されている。
【００１７】
各放電セルにおいて維持電極Ｘevenの透明電極Ｘａと走査電極Ｙの透明電極Ｙａとの間が第１放電ギャップとなり、維持電極Ｘoddの透明電極Ｘａと走査電極Ｙの透明電極Ｙａとの間が第２放電ギャップとなる。第２放電ギャップのギャップ長は第１放電ギャップのそれより短い。
【００１８】
維持電極Ｘodd，Ｘevenと走査電極Ｙとを含む前基板１の他方の面には誘電体層８が形成されている。誘電体層８の表面は各放電セルの放電空間Ｓに面しており、また、横壁４の頂部に固着されている。
【００１９】
一方、後基板２の他方の面上には、列方向に帯状に延びたアドレス電極Ｄが行方向に等間隔で形成されている。アドレス電極Ｄは各放電セルにおいて縦壁４間の中央に位置している。また、後基板２の他方の面上には、アドレス電極Ｄを覆うように列電極保護層１１が形成されている。上記した縦壁３及び横壁４は列電極保護層１１上に固定されている。縦壁３は横壁４より低いため、縦壁３と誘電体層８との間に図示しない隙間が形成されている。よって、同一行において隣接する放電セル間において放電空間Ｓはその隙間を介して連通している。
【００２０】
各放電セルの放電空間Ｓを形成する縦壁３、横壁４及び列電極保護層１１の表面上には、これらの面を全て覆うように蛍光体層１２が形成されている。この蛍光体層１２は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の３種類からなる。
【００２１】
なお、ＰＤＰ５０のように、各放電セルが第１及び第２維持電極と、その第１及び第２維持電極間に配置された走査電極とを備え、第１及び第２放電ギャップが形成された構造のＰＤＰは特開平１１−１４４６２６号公報に開示されている。
【００２２】
駆動制御回路５６は、入力映像信号に応じてＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５は、駆動制御回路５６から供給された各種制御信号に応じてＰＤＰ５０に走査パルス、データパルス及び維持パルス等の駆動パルスを印加する。ＰＤＰ５０の駆動時には入力映像信号の１フレームの表示期間は複数のサブフィールドに分割される。複数のサブフィールドの各々にはアドレス期間とサスティン期間とが備えられる。Ｙ電極ドライバ５３はアドレス期間においてＰＤＰ５０の表示ライン毎に走査電極Ｙに走査パルスを印加し、アドレスドライバ５５は走査パルスに同期してデータパルスをアドレス電極Ｄに印加し、これにより各放電セルをサブフィールド毎に点灯モード及び消灯モードのいずれか一方に設定する。点灯モードに設定された放電セル内においては所定量の壁電荷が形成される。Ｘ電極ドライバ５１及びＹ電極ドライバ５３はサスティン期間においてＰＤＰ５０の各放電セルのアドレス電極Ｘodd，Ｘevenと走査電極Ｙとに維持パルスを交互に印加する。これにより、アドレス期間に点灯モードに設定された放電セルの電極Ｘeven，Ｙ間の第１放電ギャップと電極Ｘodd，Ｙ間の第２放電ギャップとの双方において、又は電極Ｘodd，Ｙ間の第２放電ギャップのみにおいて放電を生じさせるサスティン行程とがサブフレーム毎に繰り返し行われる。サスティン期間の放電はサブフィールドの各々に割り当てられている回数分だけ行われる。
【００２３】
駆動制御回路５６は、図４に示すように、入力映像信号の平均輝度レベルをフレーム毎に算出する（ステップＳ１）。平均輝度レベルが所定値以上であるか否かを判別する（ステップＳ２）。平均輝度レベルが所定値以上であるならば、サスティン期間において第１駆動工程の実行を制御信号によってＸ電極ドライバ５１及びＹ電極ドライバ５３に指令する（ステップＳ３）。平均輝度レベルが所定値より小であるならば、サスティン期間において第２駆動工程の実行を制御信号によってＸ電極ドライバ５１及びＹ電極ドライバ５３に指令する（ステップＳ４）。
【００２４】
第１駆動工程は放電セルの電極Ｘeven，Ｙ間の第１放電ギャップと電極Ｘodd，Ｙ間の第２放電ギャップとの双方において放電を生じさせる工程であり、第２駆動工程は放電セルの電極Ｘodd，Ｙ間の第２放電ギャップのみにおいて放電を生じさせる工程である。
【００２５】
第１駆動工程においては、図５に示すように、Ｙ電極ドライバ５３からＰＤＰ５０の全ての走査電極Ｙに正電圧の維持パルスＩＰＹが印加されるとき維持電極Ｘodd，Ｘevenは接地電位０Ｖにされる。維持パルスＩＰＹが立ち上がってほぼ一定のトップ電位に到達すると、点灯モードに設定された放電セル内においては図５に矢印で示すように、走査電極Ｙから維持電極Ｘoddに放電電流が流れ、また、走査電極Ｙから維持電極Ｘevenに放電電流が流れる。すなわち、点灯モードに設定された放電セルの電極Ｘeven，Ｙ間の第１放電ギャップと電極Ｘodd，Ｙ間の第２放電ギャップとの各々において維持放電が生起される。
【００２６】
走査電極Ｙの維持パルスＩＰＹがトップ電位から立ち下がって０Ｖに達すると、次に、Ｘ電極ドライバ５１からＰＤＰ５０の全ての維持電極Ｘodd，Ｘevenに正電圧の維持パルスＩＰＸが印加される。維持パルスＩＰＸが立ち上がってほぼ一定のトップ電位に到達すると、点灯モードに設定された放電セル内においては図５に矢印で示すように、維持電極Ｘoddから走査電極Ｙに放電電流が流れ、また、維持電極Ｘevenから走査電極Ｙに放電電流が流れる。すなわち、点灯モードに設定された放電セルの電極Ｘeven，Ｙ間の第１放電ギャップと電極Ｘodd，Ｙ間の第２放電ギャップとの各々において維持放電が生起される。このように第１駆動工程においては、維持パルスＩＰＹと維持パルスＩＰＸとが交互に印加されて、その印加毎に、点灯モードに設定された放電セルの電極Ｘodd，Ｙ間とＸeven，Ｙ間との各々において維持放電が生起される。
【００２７】
第２駆動工程においては、図６に示すように、Ｙ電極ドライバ５３からＰＤＰ５０の全ての走査電極Ｙに正電圧の維持パルスＩＰＹが印加されるとき、同時にＸ電極ドライバ５１からＰＤＰ５０の偶数の維持電極Ｘevenに正電圧の維持パルスＩＰＸが印加される。奇数の維持電極Ｘoddは接地電位０Ｖにされる。維持パルスＩＰＹが立ち上がってほぼ一定のトップ電位に到達すると、点灯モードに設定された放電セル内においては図６に矢印で示すように、走査電極Ｙから維持電極Ｘoddに放電電流が流れる。このとき偶数の維持電極Ｘevenの電位は維持パルスＩＰＸの印加によって走査電極Ｙの電位と等しいので、維持電極Ｘevenと走査電極Ｙとの間の第１放電ギャップにおいては放電電流が流れない。すなわち、点灯モードに設定された放電セルの電極Ｘodd，Ｙ間の第２放電ギャップのみにおいて維持放電が生起される。電極Ｘeven，Ｙ間の第１放電ギャップにおいては放電は生起されない。
【００２８】
走査電極Ｙの維持パルスＩＰＹがトップ電位から立ち下がって０Ｖに達すると、それと同時に、偶数の維持電極Ｘevenの維持パルスＩＰＸがトップ電位から立ち下がって０Ｖに達する。そうすると、次に、Ｘ電極ドライバ５１からＰＤＰ５０の奇数の維持電極Ｘoddに正電圧の維持パルスＩＰＸが印加される。維持パルスＩＰＸが立ち上がってほぼ一定のトップ電位に到達すると、点灯モードに設定された放電セル内においては図６に矢印で示すように、維持電極Ｘoddから走査電極Ｙに放電電流が流れる。このとき偶数の維持電極Ｘevenと走査電極Ｙとは接地電位にあり互いに等しいので、維持電極Ｘevenと走査電極Ｙとの間においては放電電流が流れない。すなわち、点灯モードに設定された放電セルの電極Ｘodd，Ｙ間の第２放電ギャップのみにおいて維持放電が生起される。電極Ｘeven，Ｙ間の第１放電ギャップにおいては放電は生起されない。このように第２駆動工程においては、維持パルスＩＰＹが走査電極Ｙに印加されるとき同時に維持パルスＩＰＸが偶数の維持電極Ｘevenに印加されることと、維持パルスＩＰＸが奇数の維持電極Ｘoddに印加されることとが交互に行われるので、その印加毎に点灯モードに設定された放電セルの電極Ｘodd，Ｙ間の第２放電ギャップのみにおいて維持放電が生起される。
【００２９】
よって、かかる本発明のプラズマディスプレイパネルの駆動方法では、第１駆動工程と第２駆動工程とを備えているので、各放電セルにおいて第１及び第２放電ギャップ双方で放電が生起する場合と第２放電ギャップのみで放電が生起する場合とを選択的に用いることができるので、高精細表示のために単位画素当たりのピッチが小さいパネル構造であっても発光効率を向上させることができる。また、第１駆動工程と第２駆動工程とを入力映像信号に応じて選択的に用いることにより輝度変化幅を広くすることができる。すなわち、輝度の暗部から明部までの広い範囲で多輝度階調を得ることができる。
【００３０】
従来のプラズマディスプレイパネルの構造では、走査電極と維持電極とが各画素の両側に配置されるので、１画素当たりのピッチが小さい場合には、前基板と後基板との列方向にズレに対して走査電極の実効面積が変化し易く、選択放電電圧が変化し、放電が不安定になるとい問題があるが、上記の実施例では各放電セルの中央に走査電極が位置しているので、前基板と後基板との列方向にズレがあってもアドレス期間においてアドレス電極と走査電極との間で発生する選択放電に関与する走査電極の実効面積が変化しにくくなり、選択放電が安定化する。
【００３１】
なお、上記の実施例においては、維持パルスＩＰＸ，ＩＰＹのピーク電位は同一であるが、維持パルスＩＰＸ，ＩＰＹのピーク電位を異なる電位にしても良く、更には維持電極Ｘoddに印加される維持パルスＩＰＸのピーク電位と、維持電極Ｘevenに印加される維持パルスＩＰＸのピーク電位とを異なる電位にしても良い。
【００３２】
また、維持電極及び走査電極各々の透明電極の形状は、ストライプ状に限らず、ギャップ部分が突出したＴ字状等の他の形状にしても良い。
【００３３】
また、第１及び第２維持電極を上下に隣接する表示ラインで共用する構成を示したが、各表示ラインで独立して設けるようにしても良い。
【図面の簡単な説明】
【００３４】
【図１】本発明を適用したプラズマディスプレイ装置を示すブロック図である。
【図２】表示面側から眺めたＰＤＰの内部構造を模式的に示す正面図である。
【図３】図２に示されるＶ−Ｖ線上での断面を示す図である。
【図４】駆動制御回路の動作を示すフローチャートである。
【図５】維持発光期間における第１駆動工程時の各維持パルスの印加を示す図である。
【図６】維持発光期間における第２駆動工程時の各維持パルスの印加を示す図である。
【主要部分の符号の説明】
【００３５】
１  前基板
２  後基板
３  縦壁
４  横壁
８  誘電体層
１２  蛍光体層
５０  プラズマディスプレイパネル
５１  Ｘ電極ドライバ
５３  Ｙ電極ドライバ
５５  アドレスドライバ
５６  駆動制御回路
Ｘ1〜Ｘn+1，Ｘodd，Ｘeven  維持電極
Ｙ1〜Ｙn，Ｙ  走査電極
Ｄ1〜Ｄm，Ｄ  アドレス電極
Ｓ  放電空間
【図１】
2009008786.tif 000003
【図２】
2009008786.tif 000004
【図３】
2009008786.tif 000005
【図４】
2009008786.tif 000006
【図５】
2009008786.tif 000007
【図６】
2009008786.tif 000008