(57)【特許請求の範囲】
【請求項１】
サスペンデッドナノワイヤチャネルを有するトランジスタ構造であって、
基板と、
前記基板上に位置するサイドゲートと、
前記基板と前記サイドゲート上を被覆する誘電層と、
前記サイドゲートの側辺に位置し、前記誘電層との間に気隙を有するサスペンデッドナノワイヤチャネルと、
前記誘電層上に設置され、前記サスペンデッドナノワイヤチャネルの両端に分設されるソース電極とドレイン電極と、
からなることを特徴とするサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
【請求項２】
前記ソース電極と前記ドレイン電極の底面は、それぞれ、犠牲層を有して、前記誘電層との接点となることを特徴とする請求項１に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
【請求項３】
前記犠牲層と前記誘電層間には、異なるエッチング選択比を有することを特徴とする請求項２に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
【請求項４】
前記基板表面に、絶縁層を有することを特徴とする請求項１に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
【請求項５】
前記誘電層の材質は、窒化ケイ素、或いは、酸化ケイ素であることを特徴とする請求項１に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
【請求項６】
前記サスペンデッドナノワイヤチャネルの結晶態は単結晶シリコン、或いは、多結晶シリコンであることを特徴とする請求項１に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
【請求項７】
前記基板はシリコン基板であることを特徴とする請求項１に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
【請求項８】
メモリ素子の操作、或いは、スイッチ素子に応用できることを特徴とする請求項１に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
【請求項９】
前記サスペンデッドナノワイヤチャネルの尺寸は、１００ナノメートル以下であることを特徴とする請求項１に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
【請求項１０】
サスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法であって、
基板を提供する工程と、
前記基板上にサイドゲートを形成する工程と、
前記サイドゲートと前記基板表面上に、順に、誘電層と犠牲層を形成する工程と、
前記犠牲層上に、多結晶シリコン層を形成すると共に、前記多結晶シリコン層に対し、ソース／ドレインイオンを注入する工程と、
前記多結晶シリコン層にパターン化を実行し、前記サイドゲート側壁上に、ナノワイヤチャネルを形成し、前記誘電層上に、前記ナノワイヤ両端に分設されるソース電極とドレイン電極を形成する工程と、
前記ナノワイヤチャネルと前記ゲート間に挟まれた前記犠牲層を除去し、前記ナノワイヤチャネルをサスペンデッド状態にする工程と、
からなることを特徴とするサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。
【請求項１１】
前記多結晶シリコン層にパターン化を施す工程は、リソグラフィと異方性エッチングであることを特徴とする請求項１０に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。
【請求項１２】
前記犠牲層を除去する工程は、選択的エッチングを利用することを特徴とする請求項１０に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。
【請求項１３】
前記基板表面は絶縁層を被覆することを特徴とする請求項１０に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。
【請求項１４】
前記基板上にサイドゲートを形成する工程は、
前記絶縁層上にサイドゲート多結晶シリコン層を形成する工程と、
前記サイドゲート多結晶シリコン層にパターン化を施して、前記サイドゲート構造を定義する工程と、
からなることを特徴とする請求項１３に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。
【請求項１５】
前記誘電層の材質は、窒化ケイ素、或いは、酸化ケイ素であることを特徴とする請求項１０に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。
【請求項１６】
前記基板はシリコン基板であることを特徴とする請求項１０に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。
【請求項１７】
更に、前記ナノワイヤチャネルに低温再結晶工程を実行して、前記ナノワイヤチャネルを単結晶構造にすることを特徴とする請求項１０に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。
【請求項１８】
前記ナノワイヤチャネルの尺寸は１００ナノメートル以下であることを特徴とする請求項１０に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ構造と製造方法に関するものであって、特に、サスペンデッドナノワイヤチャネルを有するトランジスタ構造とその製造方法に関するものである。
【背景技術】
【０００２】
理論によると、一般素子のサブスレショルドスイング（subthreshold swing，SS）の最適置は60mv/decadeである。しかし、素子に更によいサブスレショルドスイングを有させるため、素子に、スイッチ間に更に大きい電流スイッチ比を有させ、微小電気機械システム（MEMS）と金属酸化膜半導体電界効果トランジスタを結合したサスペンデッドゲートトランジスタ（suspended gate MOSFET，SG-MOSFET）が生まれた。サスペンデッドゲート構造は、変調可能なゲートキャパシタを提供し、サブスレショルドスイングが、理論の制限を突破（数mv/decade）するが、微小電気機械システムの構造は、素子の規模を大きくする（数〜数十ミクロン）ので、規模が大きすぎて、ゲートサスペンデッドに使用のエッチング工程も難度が高くなる。
【０００３】
N. Abele らによる “1T MEMS Memory Based on Suspended Gate MOSFET,” in IEDM, (2006)の文献中、平面構造と微小電気機械システムを利用し、選択的なドライエッチングにより、犠牲誘電層を除去して、気隙をゲートとチャネルの間に形成する微小電気機械メモリを開示しているが、この文献中のサスペンデッド部分はゲートである。この他、平面構造を利用するので、気隙を形成する工程が困難で、且つ、選択的なドライエッチング方式でエッチングしなければならない。また、この文献中、犠牲誘電層の気隙のエッチングの難易度により、形成される気隙の厚さが非常に厚く(>200 nm)、よって、高い操作電圧が必要となる。
【０００４】
更に、中華民国（台湾）特許公告第I246541の特許文献中、低コストで大量生産可能なシリコンナノワイヤー製作方法が開示され、シリコン基板を感光液と活性液により触媒処理を実行して、反応金属原子をシリコン基板表面に吸着させ、処理後のシリコン基板を無電解鍍金酸性液に浸して無電解鍍金蒸着を実行し、シリコン基板上に一層の触媒金属粒子を有する金属層を蒸着する。その後、このシリコンベースを高温炉管に設置し、高温下で触媒された金属粒子とシリコン基板表面のシリコン原子は、高温下で、金属／シリコン基板界面に、液態のケイ化物合金を溶融形成し、その後、固相―液相―固相(solid-liquid-solid, SLS)化学合成工程で、温度の段階的変化により、シリコンーシリコン鎖が、触媒効果により新たに配列されて、シリコンナノワイヤに畳成する。この特許は、シリコンナノワイヤを大量に製造できるが、トランジスタ素子を製作する時の照準の問題や触媒金属残留汚染の問題もある。
【０００５】
X. L. Feng らによる ”Very High Frequency Silicon Nanowire Electromechanical Resonators,” Nano Lett., Vol. 7, pp. 1953-1959 (2007)の文献は、気相-液相-固相(vapor-liquid-solid, VLS)方式により、サスペンデッドナノワイヤの素子を形成し、発振特性を研究して、発振器の可能性を評価する。この方式は、主に、実験室での技術手段であり、基本的に、ナノワイヤの位置の定位と照準を精確にするのは難しい。よって、応用上、製品の量産には不向きである。この他、構造自身は、ソースとドレインの両電極しかなく、受動素子に属する。
【０００６】
更に優れた微小電気機械システムの金属酸化半導体素子を得るため、本発明は、上述の欠点に対し、斬新で、低電圧下でも操作できるサスペンデッドナノワイヤチャネルを有するトランジスタ構造と製造方法を提供し、効果的に工程を簡潔化すると共に、コストを減少させる。
【０００７】
【特許文献１】中華民国（台湾）特許公告第I２４６５４１号
【非特許文献１】“1T MEMS Memory Based on Suspended Gate MOSFET,” in IEDM, (2006)”Very High Frequency Silicon Nanowire Electromechanical Resonators,” Nano Lett., Vol. 7, pp. 1953-1959 (2007)
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、サスペンデッドナノワイヤチャネルを有するトランジスタ構造と製造方法を提供し、現有の半導体製造工程と設備互換性技術により、コストが低く、工程が簡単な製造工程下で、再現性が高く、量産可能なトランジスタ構造を完成することを目的とする。
【０００９】
本発明は、サスペンデッドナノワイヤチャネルを有するトランジスタ構造と製造方法を提供し、静電力のサスペンデッドナノワイヤチャネルに対する作用により、等価サイドゲート誘電層の厚さを快速に変化させる目的を達成し、スイッチ素子への応用を可能にし、スイッチ素子の電流スイッチ比を向上させることを目的とする。
【００１０】
本発明は、サスペンデッドナノワイヤチャネルを有するトランジスタ構造と製造方法を提供し、サイドゲート電圧により、静電力をナノワイヤチャネル上に施し、吸着と排斥効果を生成し、これにより、サイドゲートの等価誘電層厚さを変化させて、チャネルの初期電圧を変化させ、メモリ素子の作動に応用できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造は、基板と、基板上に位置するサイドゲートと、基板とサイドゲート上を被覆する誘電層と、サイドゲートの側辺に位置し、誘電層との間に気隙を有するサスペンデッドナノワイヤチャネルと、誘電層上に設置され、サスペンデッドナノワイヤチャネルの両端に分設されるソース電極とドレイン電極と、からなる。
【００１２】
本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法は、基板を提供する工程と、基板上にサイドゲートを形成する工程と、サイドゲートと基板表面上に、順に、誘電層と犠牲層を形成する工程と、犠牲層上に、多結晶シリコン層を形成すると共に、ソース／ドレインイオンを注入する工程と、多結晶シリコン層にパターン化を実行し、サイドゲート側壁上に、ナノワイヤチャネルを形成し、犠牲層上に、ナノワイヤ両端に分設されるソース電極とドレイン電極を形成する工程と、ソース電極、ドレイン電極とナノワイヤから露出した犠牲層を除去し、ナノワイヤチャネルをサスペンデッド状態にする工程と、からなる。
【発明の効果】
【００１３】
本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造と製造方法は、コストが低く、工程が簡単な製造方法下で、重複製が高く、且つ、量産可能である。
【発明を実施するための最良の形態】
【００１４】
図１は、本発明の実施例のサスペンデッドナノワイヤチャネルを有するトランジスタ構造を示す図である。図のように、本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ１０は、上に絶縁層となる熱酸化層１４を有する基板１２からなる。熱酸化層１４の表面はサイドゲート１６を有する。誘電層２０は、サイドゲート１６と熱酸化層１４上を被覆する。サイドゲート１６の側辺上に位置する少なくとも一つのサスペンデッドナノワイヤチャネル２２は、誘電層２０との間に、気隙２５を有する。ソース電極２４とドレイン電極２６は、誘電層２０上に設置され、且つ、サスペンデッドナノワイヤチャネル２２の両端に分設される。
【００１５】
上述の基板はシリコン基板で、サイドゲートの材質は多結晶シリコンで、ソース電極２４とドレイン電極２６の材質は、ソース／ドレインイオン注入後の多結晶シリコンである。サスペンデッドナノワイヤチャネル２２の結晶態は、多結晶でも、或いは、低温再結晶技術により処理された単結晶でもよい。誘電層の材質は窒化ケイ素か、酸化ケイ素である。
【００１６】
この他、ソース電極２４とドレイン電極２６の底面は、更に、犠牲層２８を有し、誘電層との接点となる。
【００１７】
続いて、本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造工程を説明する。
【００１８】
図２〜図６は、本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造工程を示す図である。まず、図２で示されるように、シリコン基板１２を提供し、シリコン基板１２上に、順に、絶縁層となる熱酸化層１４と多結晶シリコン層１５を形成する。図３で示されるように、多結晶シリコン層１５にパターン化工程を実行して、サイドゲート（SIDE−GATE）構造１６を定義する。図４で示されるように、表面上に、更に、誘電層２０、誘電層２０と異なるエッチング選択比を有する犠牲層２８と多結晶シリコン層３０を蒸着する。その後、多結晶シリコン層３０に対し、ソースイオンとドレインイオン注入を実行し、リソグラフィと異方性エッチングにより、サイドゲート１６側壁の犠牲層２８上に、ナノワイヤチャネル２２を形成すると共に、同時に、図５で示されるように、犠牲層２８上のソース電極２４とドレイン電極２６構造を定義する。最後に、選択的エッチングにより、ソース、ドレイン電極２４、２６とナノワイヤチャネル２２から露出する犠牲層２８を除去して、ナノワイヤチャネル２２がサスペンデッド状態になり、図６で示されるようなサスペンデッドナノワイヤチャネルを有するトランジスタ構造１０を完成する。
【００１９】
更に、低温再結晶技術により、サスペンデッドナノワイヤチャネルの結晶状態を、多結晶態から高品質の単結晶態に転換して、操作時のチャネルの信頼度を向上させる。
【００２０】
上述の製造方法の工程から、分かるように、本発明は、現有の半導体製造方法と現有の半導体設備互換性の技術によって、ゲートスペーサをエッチングするのと同じの方法を利用し、多結晶シリコンを異方性エッチングし、エッチング時間を調整して、ナノレベルに縮小し、ゲート両側で、スペーサ状の多結晶シリコンナノワイヤチャネルを形成し、エッチング条件によりナノワイヤチャネル尺寸を１００nm以下に制御し、コストが低く、工程が簡単な製造方法下で、重複性が高く、且つ、量産可能なサスペンデッドナノワイヤチャネル素子の製作を完成する。これにより、本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造と製造は、現在のナノワイヤ電子素子の製造が困難、或いは、高コストと高技術が必要な問題を改善する。
【００２１】
図７を参照すると、本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造中、ナノワイヤチャネルがサスペンデッド状態なので、サイドゲートとサスペンデッドナノワイヤチャネルの間は、誘電層以外に、一層の空気を誘電質とする。サイドゲート電圧を静電力によりサスペンデッドナノワイヤチャネル上に施加し、吸着と排斥の効果を生成し、これにより、サイドゲートの等価誘電層の厚さを変化させて、チャネルの初期電圧を変化し、メモリ素子の作動に応用することができる。
【００２２】
更に、本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造は、スイッチ素子の操作にも応用でき、静電力がサスペンデッドナノワイヤチャネルに作用して、快速に、等価サイドゲート誘電層の厚さを変化させる目的を達成し、素子がスイッチ状態上で快速に切り換わり、サイドゲート誘電層の厚さの変化と等価であり、素子の電流スイッチ比を向上させる。
【００２３】
よって、本発明のサスペンデッドナノワイヤチャネルを有するトランジスタは、操作時に、ゲート静電力の作用により、吸引力の場合は、サスペンデッドナノワイヤチャネルが、ゲート側壁上のゲート誘電層に接触し、排斥は、サスペンデッドナノワイヤチャネルを分離させ、図７で示されるように、電気的に、二種の異なるロジック態を呈する。よって、本発明の構造は、スイッチ素子、或いは、メモリ素子に応用できる。
【００２４】
総合すると、本発明は、サスペンデッドナノワイヤチャネルを有するトランジスタ構造と製造方法を提供し、現有の半導体製造工程と設備互換性の技術により、コストが低く、工程が簡単な製造方法下で、重複性が高く、且つ、量産可能なサスペンデッドナノワイヤチャネル素子の製作を完成する。更に、本発明は、微小電気機械システムとトランジスタを結合した構造で、サイドゲートキャパシタは可変キャパシタであり、素子停止状態時、空気誘電層の存在により、素子停止電流が極めて低く、電力消耗が少なく、低電圧操作環境下で作動し、素子の信頼度を向上させる。
【図面の簡単な説明】
【００２５】
【図１】本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造を示す図である。
【図２】本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造工程を示す図である。
【図３】本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造工程を示す図である。
【図４】本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造工程を示す図である。
【図５】本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造工程を示す図である。
【図６】本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造工程を示す図である。
【図７】本発明のサスペンデッドナノワイヤチャネルを有するトランジスタの電気性を示す図である。
【符号の説明】
【００２６】
１０  サスペンデッドナノワイヤチャネルを有するトランジスタ
１２  基板
１４  熱酸化層
１５  多結晶シリコン層
１６  サイドゲート
２０  誘電層
２２  サスペンデッドナノワイヤチャネル
２４  ソース電極
２６  ドレイン電極
２８  犠牲層
【図１】
0004934662.tif 000002
【図２】
0004934662.tif 000003
【図３】
0004934662.tif 000004
【図４】
0004934662.tif 000005
【図５】
0004934662.tif 000006
【図６】
0004934662.tif 000007
【図７】
0004934662.tif 000008