(57)【特許請求の範囲】
【請求項１】
複数のセラミックスまたはガラスセラミックスからなる絶縁層を積層してなる基体の内部に、導体を有する機能素子を設けてなり、前記絶縁層と前記導体とが同時焼成された焼結体からなる高周波用電子基体において、前記導体の前記絶縁層側の面の表面粗さＲａが１μｍ以下であるとともに、前記導体の界面導電率σが２ＧＨｚにおいて２．９×１０７Ω−１・ｍ−１以上であることを特徴とする高周波用電子基体。
【請求項２】
前記機能素子が、共振器、キャパシタおよびインダクタのうち少なくとも１種であることを特徴とする請求項１記載の高周波用電子基体。
【請求項３】
前記導体がＡｇまたはＣｕを主成分とすることを特徴とする請求項１または２に記載の高周波用電子基体。
【請求項４】
複数の前記絶縁層のうち少なくとも１層が、ＭｇＴｉＯ３またはＭｇＴｉＯ３−ＣａＴｉＯ３を主成分とすることを特徴とする請求項１乃至３のうちいずれかに記載の高周波用電子基体。
【請求項５】
前記絶縁層中に、さらにＢ、アルカリ金属、Ｓｉ、アルカリ土類金属を含有することを特徴とする請求項４記載の高周波用電子基体。
【請求項６】
前記絶縁層が、金属元素として少なくともＭｇおよびＴｉを含有し、これらのモル比による組成式を、（１−ｘ）ＭｇＴｉＯ３・ｘＣａＴｉＯ３と表した時、前記ｘが０≦ｘ≦０．２を満足する主成分と、該主成分１００重量部に対して、ＢをＢ２Ｏ３換算で３〜２０重量部、アルカリ金属をアルカリ金属炭酸塩換算で１〜１０重量部、ＳｉをＳｉＯ２換算で０．０１〜５重量部、アルカリ土類金属をアルカリ土類金属酸化物換算で０．１〜５重量部含有することを特徴とする請求項５記載の高周波用電子基体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基体の内部に、導体を有する機能素子を設けてなる高周波用電子基体に関し、特に高周波信号の挿入損失を小さくすることが可能な高周波用電子基体に関するものである。
【０００２】
【従来技術】
従来、例えば誘電体や磁性体からなる基体の内部に、導体を有する、例えば、共振器、コンデンサ、インダクタ等の機能素子を設けた高周波用電子基体が、携帯電話をはじめとする各種電子機器に組み込まれ、使用されている。
【０００３】
【発明が解決しようとする課題】
携帯電話等の電子機器に組み込まれる高周波用電子基体は主にマイクロ波帯で用いられ、その際低挿入損失であることが望まれる。低挿入損失を実現する為には、回路のインピーダンスマッチングや回路間の不要な干渉の抑制、共振器のＱ値の向上といった最適な回路設計を行うことが必要である。また、基体を構成する誘電体材料の誘電体損を低減すること、あるいは導体の導体損が小さい、即ち、体積抵抗の小さいＡｇやＣｕが導体として用いることが行われている。
【０００４】
そして、例えば、基体としてセラミックス（ガラスセラミックスを含む）を用いる場合には、ＡｇやＣｕ粒子が焼結する温度で焼結するようにセラミックスを低温焼成化し、さらにはＡｇやＣｕ粒子の焼結をセラミックスの焼結挙動に合わせる、あるいは導体とセラミックスの密着性の確保を目的としてＡｇやＣｕの粒子径、形状を工夫したり、添加物を加える等してＡｇやＣｕの導体を基体内部にも有することが可能となってきている。
【０００５】
しかしながら、近年の携帯電話等の電子機器においては、小型化、高性能化の要求が高く、特に低挿入損失化の要求は上述した方法だけでは実現困難となってきている。
【０００６】
本発明はこのような事情に鑑みて案出されたものであり、その目的はマイクロ波帯での挿入損失が小さい、基体の内部に導体を有する機能素子を設けてなる高周波用電子基体を提供することにある。
【０００７】
【課題を解決するための手段】
本発明者等は、高周波用電子基体において、低挿入損失となる構造について検討を重ねた結果、基体と導体の界面の状態を制御すること、即ち界面導電率σを制御することにより挿入損失を小さくできることを見出し、本発明に至った。
【０００８】
即ち、本発明の高周波用電子基体は、複数のセラミックスまたはガラスセラミックスからなる絶縁層を積層してなる基体の内部に、導体を有する機能素子を設けてなり、前記絶縁層と前記導体とが同時焼成された焼結体からなる高周波用電子基体において、前記導体の前記絶縁層側の面の表面粗さＲａが１μｍ以下であるとともに、前記導体の界面導電率σが２ＧＨｚにおいて２．９×１０７Ω−１・ｍ−１以上であることを特徴とするものである。
【０００９】
このようにすることにより、マイクロ波帯、即ち、８００ＭＨｚ以上の高周波領域において、機能素子の挿入損失を小さくすることができ、電子機器の高性能化、例えば、ノイズを低減することができる。
【００１０】
ここで、機能素子は共振器、キャパシタおよびインダクタから選ばれる少なくとも１種とすることができる。このような機能素子は、それぞれ導体を有しており、この導体の界面導電率σを、２ＧＨｚにおいて２．９×１０７Ω−１・ｍ−１以上とすることにより、高周波領域において、素子の性能を向上でき、同一性能ならば素子の小型化を図ることができる。
【００１１】
また、導体はＡｇまたはＣｕを含有することが望ましい。ＡｇまたはＣｕは、導体損が小さいため、さらに、素子の性能を向上することができる。
【００１２】
ここで、複数の絶縁層のうち少なくとも１層が、ＭｇＴｉＯ3 またはＭｇＴｉＯ3 −ＣａＴｉＯ3 を主成分とすることが望ましい。また、絶縁層中に、さらにＢ、アルカリ金属、Ｓｉ、アルカリ土類金属を含有することが望ましい。
【００１３】
さらに、絶縁層が、金属元素として少なくともＭｇおよびＴｉを含有し、これらのモル比による組成式を、
（１−ｘ）ＭｇＴｉＯ3 ・ｘＣａＴｉＯ3 
と表した時、前記ｘが０≦ｘ≦０．２を満足する主成分と、該主成分１００重量部に対して、ＢをＢ2 Ｏ3 換算で３〜２０重量部、アルカリ金属をアルカリ金属炭酸塩換算で１〜１０重量部、ＳｉをＳｉＯ2 換算で０．０１〜５重量部、アルカリ土類金属をアルカリ土類金属酸化物換算で０．１〜５重量部含有することが望ましい。
【００１４】
このような成分を所定量含有することにより、誘電損失を小さくすることができ、絶縁層のＱ値を向上でき、基体中の機能素子の挿入損失を小さくして高周波特性を向上することができる。
【００１５】
【発明の実施の形態】
本発明の高周波用電子基体の典型的応用例であるＬＣフィルターの構造例を透視斜視図で図１に示す。
【００１６】
図１によれば５層の絶縁層１〜５から基体が構成され、絶縁層１の下面および絶縁層４の上面にはアース導体６、７が形成されている。絶縁層２および３の上面にはキャパシタ形成用導体８、９が形成されており、これらの導体８、９とその間に挟まれた絶縁層３によって入出力間キャパシタを形成している。
【００１７】
また、絶縁層２および３の上面には、インダクタを構成する共振線路１０、１１が形成されている。
【００１８】
この共振線路１０、１１の一端には、ランド１２、１３がそれぞれ形成されており、他端には入出力ランド１４、１５がそれぞれ形成されている。これらの入出力ランド１４、１５は絶縁層５の上面に形成された表面導体１６と信号入出力用ビアホール導体１７、１８によって接続されている。尚、信号入出力用ビアホール導体１７、１８と絶縁層４の上面に形成されたアース導体７が接続しないように、アース導体７の信号入出力用ビアホール導体１７、１８の位置は導体が抜かれた状態になっており、この開口部１９をビアホール導体１７、１８が挿通している。
【００１９】
また、絶縁層１の上面には共振器を構成する共振線路２０が形成され、その一端にはランド２１、他端にはランド２２が接続されている。ランド１２と１３がビアホール導体２３により接続され、ランド１２とランド２１がビアホール導体２４で、ランド２２とアース導体６がビアホール導体２５で接続されている。その結果、共振線路２０とビアホール導体２４、２５によりインダクタが形成されている。
【００２０】
ここで、キャパシタ形成用導体８、９、インダクタを構成する共振線路１０、１１、共振器を構成する共振線路２０の基体との界面導電率σ、即ち、これらの導体と絶縁層１、２、３、４の界面の界面導電率σが２ＧＨｚにおいて２．９×１０７Ω−１・ｍ−１以上であるこが重要であり、この理由は界面導電率σがこの値よりも小さいと、キャパシタ、インダクタ、共振器の挿入損失が劣化してしまい、ＬＣフィルター全体の挿入損失が劣化するからである。
【００２１】
ＬＣフィルター全体の挿入損失を小さくするためには、上記した以外の他の導体、例えば、アース導体６、７、ランド１２、１３、１４、１５、２１、２２、表面導体１６についても、基体との界面導電率σを２ＧＨｚにおいて２．９×１０７Ω−１・ｍ−１以上とすることが望ましい。
【００２２】
本発明において、導体の界面導電率σは、導体を構成する導体材料や、焼成温度等によって大きく変化する。例えば、導体材料中には、セラミックスと同時焼成する場合、導体成分以外に、セラミックスの構成成分やガラス成分などの無機質成分を添加するが、この導体成分以外の無機質成分量は１０重量％以下、特に５重量％以下に抑制することが望ましい。
【００２３】
これは、無機質成分量が導体材料中１０重量％よりも大きいと、導体と絶縁層間の過度の拡散、あるいは導体の焼結性低下が顕著となるために導体の絶縁層との界面導電率σが低下するためである。また、焼成温度も高いほど、拡散現象が大きくなるため、可能な限り低い温度で焼成することが望ましい。
【００２４】
また、マイクロ波帯の界面導電率σは、界面の表面粗さにも大きく依存する。
【００２５】
導体の界面の表面粗さは絶縁層界面の形状をトレースし易いことから、導体と接する絶縁層の界面の表面粗さ（Ｒａ）は１μｍ以下、特に０．５μｍ以下であることが望ましい。即ち、導体の絶縁層側の面の表面粗さ（Ｒａ）は１μｍ以下、特に０．５μｍ以下であることが望ましい。
【００２６】
例えば絶縁層がガラスセラミックスで導体と同時焼成する場合には、絶縁層のガラスや導体中の無機質成分等を制御して導体に接する絶縁層側に厚さ１〜２０μｍの範囲でガラス層を形成することによって、導体界面の平滑性を確保することができる。このガラス層の厚みは１〜２０μｍ、特に１〜１０μｍが望ましい。
【００２７】
本発明における導体は、導体損を小さくするという点から、ＣｕまたはＡｇを主成分とすることが望ましい。
【００２８】
本発明の基体を構成する絶縁層は、セラミックス（特に限定しない限りガラスセラミックスを含む概念）、有機樹脂、有機樹脂に対して無機質フィラーや繊維等を添加したものから構成されることが望ましい。この場合、高周波領域においても誘電損失が小さい、特に２ＧＨｚでの誘電損失が１０×１０-4以下、特に８×１０-4以下のセラミックスや、２ＧＨｚでの誘電損失が５０×１０-4以下、特に３０×１０-4以下の有機樹脂含有材料が望ましい。
【００２９】
このような誘電損失が小さい絶縁層としては、ＭｇＴｉＯ3 またはＭｇＴｉＯ3 −ＣａＴｉＯ3 を主成分とするガラスセラミックスが望ましく、特には、さらにＢ、アルカリ金属、Ｓｉ、アルカリ土類金属を含有することが望ましい。
【００３０】
そして、絶縁層は、金属元素として少なくともＭｇおよびＴｉを含有し、これらのモル比による組成式を、（１−ｘ）ＭｇＴｉＯ3 ・ｘＣａＴｉＯ3 と表した時、ｘが０≦ｘ≦０．２を満足する主成分と、該主成分１００重量部に対して、ＢをＢ2 Ｏ3 換算で３〜２０重量部、アルカリ金属をアルカリ金属炭酸塩換算で１〜１０重量部、ＳｉをＳｉＯ2 換算で０．０１〜５重量部、アルカリ土類金属をアルカリ土類金属酸化物換算で０．１〜５重量部含有することが望ましい。このような組成を有することにより、絶縁層の２ＧＨｚでの誘電損失が１０×１０-5以下とすることができ、所定の条件下で導体の絶縁層側の面の表面粗さ（Ｒａ）を１μｍ以下とすることもでき、ＬＣフィルター全体の挿入損失を小さくできる。逆に、これらの組成の範囲を外れる場合には、低温焼成できなかったり、誘電損失が大きかったりして、ＬＣフィルター全体の挿入損失が大きくなる傾向にある。
【００３１】
アルカリ金属としてはＬｉ、Ｎａ、Ｋがあり、そのうちでもＬｉが望ましく、アルカリ土類金属としては、Ｃａ、Ｓｒ、Ｂａがあり、そのうちでもＢａが望ましい。
【００３２】
また、基体中の機能素子が形成される絶縁層として、低誘電損失の絶縁層を用いれば良く、他の部分については低損失材料を用いなくても良い。例えば、図１においては、キャパシタ形成用導体８、９、インダクタを構成する共振線路１０、１１、共振器を構成する共振線路２０が形成される絶縁層１、２、３、４について低誘電損失の絶縁層を用い、絶縁層５については、誘電損失については問われない。
【００３３】
次に、本発明の高周波用電子基体を製造する方法の一例について、特に基体がセラミックスからなる場合について説明する。まず、セラミック原料と有機バインダーを混合しセラミックグリーンシートを作製する。このセラミックグリーンシートにビアホールを形成し、そのビアホール中に導体ペーストを充填してビアホール導体を形成する。また、適宜グリーンシートの表面に導体ペーストをキャパシタ、インダクタ、アース導体等のパターン状に塗布する。
【００３４】
これらのグリーンシートを位置合わせした後、積層して８００℃〜１０５０℃の温度範囲で焼結一体化することによって作製される。なお、例えば図１に示した絶縁層はそれぞれ１枚のグリーンシートからでも、複数のグリーンシートを積層して作製しても良い。
【００３６】
【実施例】
実施例１
以下の方法により、絶縁層がガラスセラミックスからなる図１の構造の高周波用電子基体を作製した。
【００３７】
原料として純度９９％以上のＭｇＴｉＯ3 粉末、ＣａＴｉＯ3 粉末と、これに、Ｂ2 Ｏ3 粉末、アルカリ金属炭酸塩粉末、ＳｉＯ2 粉末、アルカリ土類酸化物粉末からなるガラスフリットを、上記組成式において表１に示す割合となるように秤量し、純水を媒体とし、ＺｒＯ2 ボールを用いたボールミルにて２０時間湿式混合した。
【００３８】
次にこの混合物を乾燥し、８００℃で１時間仮焼し、この仮焼物を、粉砕粒径が１μｍ以下になるように粉砕した。この粉末と有機バインダー、溶媒とを混練したスラリーをドクターブレード法にてグリーンシートに加工した。
【００３９】
このグリーンシートに図１に示すようにビアホールを形成し、そのビアホール中に導体ペーストを充填、グリーンシートの表面に導体ペーストをキャパシタ、インダクタ、アース導体等のパターン状に印刷塗布した。ここで、導体は表２に示した金属粉末と、添加物、有機バインダー、溶媒からなる導体ペーストである。添加物中のガラスとしては、Ｂ2 Ｏ3 −ＳｉＯ2 −ＭｇＯ−Ａｌ2 Ｏ3 −ＺｎＯ系の結晶化ガラスを用いた。また、表における添加物中のガラスの割合は、添加物全量中９０重量％である。
【００４０】
この際、焼結後、キャパシタ、インダクタ、共振器を構成する導体が形成される絶縁層の表面粗さを、焼成温度での保持時間と、焼結温度への昇温時間、焼結温度からの降温時間により制御した。
【００４１】
これらのグリーンシートを位置合わせした後、積層して、導体がＡｇを主成分とする場合は大気中で、導体がＣｕを主成分とする場合は窒素水素混合雰囲気中で８００℃〜１０５０℃の温度範囲で焼結一体化した。
【００４２】
こうして作製した高周波用電子基体の約２ＧＨｚにおける挿入損失をネットワークアナライザで測定した。また、走査型電子顕微鏡のＢＥＭ（反射電子像）から、導体の絶縁層側の面の表面粗さ（Ｒａ）を測定した。これらの結果を表２に記載した。
【００４３】
また、上記の各組成の基体の内部に、上記と同様にして導体を絶縁層全面にわたって形成し、この導体と絶縁層との界面導電率を測定した。なお、評価用基体は、導体厚み０．０２ｍｍとし、その上下の絶縁層厚みを０．２ｍｍとした。この界面導電率の測定は、以下に示す誘電体円柱共振器法にて測定した。
【００４４】
この誘電体円柱共振器法を利用した界面導電率の測定方法は、比誘電率、誘電損失が既知の誘電体材料からなる誘電体円柱の両端面または一方の端面に、上記導体が内部に形成された絶縁層を所定の関係になるように取り付けて誘電体共振器を形成することにより、導体と絶縁層との界面、すなわち導体界面での導電率を測定する方法である。
【００４５】
この測定方法の原理は、所定の寸法比（高さｔ／直径ｄ）を有する誘電体円柱の両端面に、縁端効果が無視できる程度に充分大きな導体板（通常は、誘電体円柱の直径ｄの３倍程度の直径Ｄを有する導体板）を平行に設けて挟持した電磁界共振器を構成した場合、ＴＥomn 共振モードによって導体板に流れる高周波電流は短絡面、即ち、誘電体と導体との対向面だけに分布していることによるものである。
【００４６】
より具体的には、図２に示すように、Ｃ軸に垂直な端面を持つサファイア（直径ｄ＝１０．０００ｍｍ、高さｔ＝５．００４ｍｍ）の誘電体円柱３０の両端面に、上記のようにして作成された内部に導体層３１が形成された誘電体基板３２を配設して、誘電体円柱を両端から挟持して誘電体共振器３３を構成する。
【００４７】
誘電体共振器３３においては、ＴＥomn モード（ｍ＝１，２，３・・・、ｎ＝１，２，３，・・・）によって導体３１に流れる高周波電流は、導体３１と誘電体円柱３０と接する誘電体基板３２の界面だけに分布することを利用して、測定されたＴＥomn モード（ｍ＝１，２，３・・・、ｎ＝１，２，３，・・・）の共振周波数ｆ0 と無負荷Ｑ、Ｑｕから下記数１の（１）式によって界面導電率σint を算出することができる。
【００４８】
【数１】
0004895417.tif 000002
【００４９】
但し、Ａ、Ｂ1 、Ｂ2 は下記数２の（２）（３）（４）式により計算する。
【００５０】
【数２】
0004895417.tif 000003
【００５１】
ここで、（１）式のｔａｎδ1 とｔａｎδ2 はそれぞれ誘電体円柱３０と誘電体基板３２の誘電正接、μは導体３１の透磁率、ωは２πｆ0 、∬｜Ｈ｜2 ｄＳは上下の金属層界面での磁界の積分、Ｗe は共振器の電界エネルギー、Ｗd1e とＷd2e は誘電体円柱３０内と誘電体基板３２のうち、誘電体円柱３０と接する側内の電界エネルギーである。
【００５２】
なお、誘電体円柱３０のε1 、ｔａｎδ1 はＪＩＳ−Ｒ−１６２７「マイクロ波用ファインセラミックスの誘電特性の試験方法」に開示された誘電体円柱共振器法により、誘電体基板３２の比誘電率ε'2とｔａｎδ2 は小林、佐藤らの「マイクロ波複素誘電率測定」（信学技法ＭＷ８７−７、１９８７年）に開示された空洞共振器法などの周知の方法によって測定することができる。このようにして測定された界面導電率を表２に示した。なお、この評価用基板における導体層の両界面の界面導電率が実質上同一であることを確認した。
【００５３】
【表１】
0004895417.tif 000004
【００５４】
【表２】
0004895417.tif 000005
【００５５】
表２に示すように、導体の絶縁層側の面の表面粗さＲａが１μｍ以下の試料、または、界面導電率σが、２ＧＨｚにおいて２．９×１０７Ω−１・ｍ−１より低い試料は挿入損失が０．６４ｄＢ以上と大きかったが、本発明に従い、界面導電率σを２ＧＨｚにおいて２．９×１０７Ω−１・ｍ−１以上に制御すると挿入損失が０．５７ｄＢ以下に抑えられた。特に、導体の絶縁層側の面の表面粗さＲａが０．５μｍ以下の試料では、０．４４ｄＢ以下となることが判る。
【００５９】
【発明の効果】
以上詳述した通り、本発明の高周波用電子基体は、導体の絶縁層側の面の表面粗さＲａを１μｍ以下とするとともに、導体の基体との界面の界面導電率を２．９０×１０７Ω−１・ｍ−１以下とすることにより、挿入損失を小さくすることができる。
【図面の簡単な説明】
【図１】高周波用電子基体の一例を示す透視斜視図である。
【図２】本発明の高周波用電子基体における導体の界面導電率測定に用いられる誘電体共振器の構造を示す概略図である。
【符号の説明】
１、２、３、４、５・・・絶縁層
８、９・・・キャパシタ形成用導体
１０、１１・・・インダクタを構成する共振線路
２０・・・共振器を構成する共振線路
【図１】
0004895417.tif 000006
【図２】
0004895417.tif 000007