(57)【特許請求の範囲】
【請求項１】
撮像装置であって、
所定の期間、光電変換を行い、電荷を蓄積する光電変換手段と、
前記光電変換手段から転送された電荷を信号に変換するための変換手段と、
前記光電変換手段から転送された電荷を排斥する排斥手段と、
前記光電変換手段に蓄積された電荷を、前記変換手段あるいは前記排斥手段に転送する転送手段と、
前記変換手段により変換された信号から画像を生成する生成手段と、を有し、
前記転送手段は、
前記所定の期間のうちの予め決められた第１の期間、飽和電荷量以上の電荷を前記光電変換手段から前記変換手段に転送し、
前記第１の期間の経過後、前記所定の期間のうちの予め決められた第２の期間、前記飽和電荷量以上の電荷を前記光電変換手段から前記排斥手段に転送し、
前記生成手段は、前記第１の期間に前記変換手段に転送された電荷から得られた第１の信号、前記第２の期間に前記排斥手段から排斥された電荷に対応する第２の信号、及び前記所定の期間の経過後に前記光電変換手段から前記変換手段に転送された電荷から得られた第３の信号を用いて画像を生成する
ことを特徴とする撮像装置。
【請求項２】
前記転送手段は、
前記光電変換手段に蓄積された電荷を前記変換手段に転送するための第１の転送トランジスタと、
前記第１の転送トランジスタのゲート電圧をオンレベル、オフレベル及びその中間レベルにすることが可能な第１の駆動手段と、
前記光電変換手段に蓄積された電荷を前記排斥手段に転送するための第２の転送トランジスタと、
前記第２の転送トランジスタのゲート電圧をオンレベル及びオフレベルにすることが可能な第２の駆動手段と、
を有し、
前記第１の期間、前記第１の駆動手段により前記第１の転送トランジスタのゲート電圧を前記オフレベルから前記中間レベルに遷移させることにより前記変換手段へ前記飽和電荷量以上の電荷を転送した後、前記第１の転送トランジスタのゲート電圧を前記中間レベルから前記オフレベルに遷移させ、
前記第２の期間、前記第２の駆動手段により前記第２の転送トランジスタのゲート電圧を前記オフレベルから前記オンレベルに遷移させることにより前記飽和電荷量以上の電荷を排斥手段へ転送する
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第３の信号は、前記第２の転送トランジスタのゲート電圧がオンレベルからオフレベルに遷移した際に前記光電変換手段に蓄積されている電荷から得られる
ことを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記光電変換手段、前記変換手段、及び前記排斥手段は、撮像素子の１つの画素に対応し、
前記生成手段は、１つの画素において前記第１の信号の信号レベルがゼロレベルであり、かつ前記第３の信号の信号レベルが前記飽和電荷量に対応する信号レベルである場合は、生成した画像のうちの当該画素の画素値を、隣接する画素の画素値により補間する
ことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
前記第１の信号は、前記第２の期間に前記変換手段により変換されて読み出される
ことを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
【請求項６】
所定の期間、光電変換を行い、電荷を蓄積する光電変換手段と、前記光電変換手段から転送された電荷を信号に変換するための変換手段と、前記光電変換手段から転送された電荷を排斥する排斥手段と、を備えた撮像装置の制御方法であって、
転送手段が、前記光電変換手段に蓄積された電荷を、前記変換手段あるいは前記排斥手段に転送する転送ステップと、
生成手段が、前記変換手段により変換された信号から画像を生成する生成ステップと、を有し、
前記転送ステップにおいて前記転送手段は、
前記所定の期間のうちの予め決められた第１の期間、飽和電荷量以上の電荷を前記光電変換手段から前記変換手段に転送し、
前記第１の期間の経過後、前記所定の期間のうちの予め決められた第２の期間、前記飽和電荷量以上の電荷を前記光電変換手段から前記排斥手段に転送し、
前記生成ステップにおいて前記生成手段は、前記第１の期間に前記変換手段に転送された電荷から得られた第１の信号、前記第２の期間に前記排斥手段から排斥された電荷に対応する第２の信号、及び前記所定の期間の経過後に前記光電変換手段から前記変換手段に転送された電荷から得られた第３の信号を用いて画像を生成する
ことを特徴とする撮像装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、及び撮像装置の制御方法に関する。
【背景技術】
【０００２】
デジタルカメラやビデオカメラ等の撮像装置に用いられるＣＭＯＳイメージセンサ等の撮像素子には、高画素化、低ノイズ化、及び高感度化が要求されているほかに、得られた画像に広範囲な階調性を持たせるための広ダイナミックレンジ化も要求されている。撮像装置では、撮像素子により取得されたアナログ画像信号がその後段のＡ／Ｄ変換器でＡ／Ｄ変換されてデジタル画像信号になり、そのデジタル画像信号がさらにその後段の画像処理回路で処理される。
【０００３】
撮像素子は、複数の画素が配列された画素配列を備える。各画素は、フォトダイオード、転送トランジスタ、フローティングディフュージョン（ＦＤ）、増幅トランジスタ、及びリセットトランジスタを含む。フォトダイオードで生成された電荷は、転送トランジスタによりＦＤへ転送されて、ＦＤで電圧へ変換される。増幅トランジスタは、ＦＤの電圧に応じた信号を列信号線へ出力する。リセットトランジスタは、ＦＤをリセットする。
【０００４】
ここで、転送トランジスタがオフしている状態でフォトダイオードからＦＤへあふれた電荷は、リセットトランジスタによりリセット電源へ排出されることが多い。この場合、転送トランジスタがオンすることによりフォトダイオードの飽和電荷量以下の電荷がＦＤへ転送され、その飽和電荷量以下の電荷に応じた信号が増幅トランジスタにより列信号線へ出力される。すなわち、列信号線へ出力される信号のダイナミックレンジが、フォトダイオードの飽和電荷量により制約される。
【０００５】
それに対して、特許文献１に示された技術では、転送トランジスタがオフしている状態でフォトダイオードからＦＤへあふれた電荷も排出せずに蓄積容量に一時的に保持させ信号として読み出すことが提案されている。これにより、特許文献１によれば、フォトダイオードの飽和電荷量以上の電荷を信号として利用できるので、広ダイナミックレンジ化できるとされている。
【特許文献１】特開２００６−２１７４１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、撮像素子の高画素化が進むとともに、画素のサイズ（面積）が微細化されることに伴い、フォトダイオードの面積（体積）が小さくなるので、フォトダイオードの飽和電荷量が減少することがある。
【０００７】
特許文献１に示された技術では、蓄積容量の面積を大きくすれば、フォトダイオードの飽和電荷量が減少しても、列信号線へ出力される信号のダイナミックレンジを広くできる。しかし、この場合、画素のサイズ（面積）を微細化することが困難になる。
【０００８】
一方、特許文献１に示された技術では、転送トランジスタを強くオフさせることによりフォトダイオードの飽和電荷量を増やせば、列信号線へ出力される信号のダイナミックレンジを広くできるようにも考えられる。この場合、撮像素子から出力された後にＡ／Ｄ変換器へ供給される画像信号の信号レベルがＡ／Ｄ変換器のダイナミックレンジを圧迫してしまう可能性がある。すなわち、撮像素子から出力された後にＡ／Ｄ変換器へ供給される画像信号の信号レベルが、Ａ／Ｄ変換器により十分な精度でＡ／Ｄ変換可能な信号の範囲から外れる可能性が高くなる。
【０００９】
本発明の目的は、Ａ／Ｄ変換器のダイナミックレンジを圧迫することを避けながら、画素のサイズが微細化された際における信号のダイナミックレンジを拡大することにある。
【課題を解決するための手段】
【００１０】
本発明の第１側面に係る撮像装置は、撮像装置であって、所定の期間、光電変換を行い、電荷を蓄積する光電変換手段と、光電変換手段から転送された電荷を信号に変換するための変換手段と、光電変換手段から転送された電荷を排斥する排斥手段と、光電変換手段に蓄積された電荷を、変換手段あるいは排斥手段に転送する転送手段と、変換手段により変換された信号から画像を生成する生成手段と、を有し、転送手段は、所定の期間のうちの予め決められた第１の期間、飽和電荷量以上の電荷を光電変換手段から変換手段に転送し、第１の期間の経過後、所定の期間のうちの予め決められた第２の期間、飽和電荷量以上の電荷を光電変換手段から排斥手段に転送し、生成手段は、第１の期間に変換手段に転送された電荷から得られた第１の信号、第２の期間に排斥手段から排斥された電荷に対応する第２の信号、及び所定の期間の経過後に光電変換手段から変換手段に転送された電荷から得られた第３の信号を用いて画像を生成することを特徴とする。
【００１１】
本発明の第２側面に係る撮像装置の制御方法は、所定の期間、光電変換を行い、電荷を蓄積する光電変換手段と、光電変換手段から転送された電荷を信号に変換するための変換手段と、光電変換手段から転送された電荷を排斥する排斥手段と、を備えた撮像装置の制御方法であって、転送手段が、光電変換手段に蓄積された電荷を、変換手段あるいは排斥手段に転送する転送ステップと、生成手段が、変換手段により変換された信号から画像を生成する生成ステップと、を有し、転送ステップにおいて転送手段は、所定の期間のうちの予め決められた第１の期間、飽和電荷量以上の電荷を光電変換手段から変換手段に転送し、第１の期間の経過後、所定の期間のうちの予め決められた第２の期間、飽和電荷量以上の電荷を光電変換手段から排斥手段に転送し、生成ステップにおいて生成手段は、第１の期間に変換手段に転送された電荷から得られた第１の信号、第２の期間に排斥手段から排斥された電荷に対応する第２の信号、及び所定の期間の経過後に光電変換手段から変換手段に転送された電荷から得られた第３の信号を用いて画像を生成することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、Ａ／Ｄ変換器のダイナミックレンジを圧迫することを避けながら、画素のサイズが微細化された際における信号のダイナミックレンジを拡大することができる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施形態に係る撮像装置１００を、図１を用いて説明する。図１は、本発明の実施形態に係る撮像装置１００の構成図である。
【００１４】
１０１は、撮像素子である。撮像素子１０１は、被写体を撮像して画像信号（アナログ信号）を生成する。撮像素子１０１は、画像信号（アナログ信号）を出力する。撮像素子１０１は、例えば、ＣＭＯＳイメージセンサである。撮像素子１０１の内部構成は、後述する。
【００１５】
１１３は、撮影レンズである。撮影レンズ１１３は、撮像素子１０１の撮像面（画素配列）に被写体の像を形成する。
【００１６】
１１２は、メカシャッタである。メカシャッタ１１２は、撮影レンズ１１３を通過後に撮像素子１０１へ導かれる光の量を調節する。すなわち、メカシャッタ１１２は、撮像素子１０１の露光を制御する。メカシャッタ１１２は、開状態となることにより撮像素子１０１の露光を開始し、閉状態となることにより撮像素子１０１の露光を終了する。
【００１７】
１０２は、Ａ／Ｄ変換器である。Ａ／Ｄ変換器１０２は、画像信号（アナログ信号）を撮像素子１０１から受ける。Ａ／Ｄ変換器１０２は、画像信号（アナログ信号）をＡ／Ｄ変換して、画像信号（デジタル信号）を生成する。Ａ／Ｄ変換器１０２は、画像信号（デジタル信号）を出力する。
【００１８】
１０３は、ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｓｅｃｃｅｒ）である。ＤＳＰ１０３は、画像信号（デジタル信号）をＡ／Ｄ変換器１０２から受ける。ＤＳＰ１０３は、画像信号（デジタル信号）に対して各種補正処理及び現像処理を行う。また、ＤＳＰ１０３では、ＲＯＭ１０６、ＲＡＭ１０７等各種メモリの制御、記録媒体１０８への画像データの書き込み処理が行われる。
【００１９】
１０４は、タイミング発生回路（ＴＧ）である。ＴＧ１０４は、ＣＰＵ１０５に制御されることにより、クロック信号などの駆動信号を生成して、撮像素子１０１、Ａ／Ｄ変換器１０２、及びＤＳＰ１０３へ供給する。
【００２０】
１０５は、ＣＰＵ（生成部）である。ＣＰＵ１０５は、ＤＳＰ１０３、タイミング発生回路１０４の制御、及び測光・測距など不図示の各部を使ったカメラ機能の制御を行う１０９〜１１１の各スイッチ、モードダイアル（図示せず）が接続され、それぞれの状態に応じた処理を実行する。
【００２１】
１０６は、ＲＯＭである。ＲＯＭ１０６は、カメラの制御プログラムや各種補正データ等を記憶する。
【００２２】
１０７は、ＲＡＭである。ＲＡＭ１０７は、ＤＳＰ１０３で処理される画像データや補正データを一時的に記憶する。ＲＡＭ１０７は、ＲＯＭ１０６より高速のアクセスが可能である。
【００２３】
１２０は、ＦＲＯＭである。ＦＲＯＭ１２０は、ＲＡＭ１０７と同様に、ＤＳＰ１０３で処理される画像データや補正データを一時的に記憶する。ＦＲＯＭ１２０は、例えば、フラッシュメモリなどの書き換え可能な不揮発性のＲＯＭである。
【００２４】
１０８は、記録媒体である。記録媒体１０８は、不図示のコネクタを介してＤＳＰ１０３と接続され、撮影された画像を保存する。記録媒体１０８は、例えば、コンパクトフラッシュ(登録商標)カードである。
【００２５】
１０９は、電源スイッチである。電源スイッチ１０９は、カメラを起動させるための指示をユーザから受け付ける。
【００２６】
１１０は、シャッタースイッチ（ＳＷ１）である。シャッタースイッチ（ＳＷ１）１１０は、測光処理、測距処理等の動作開始の指示をユーザから受け付ける。
【００２７】
１１１は、シャッタースイッチ（ＳＷ２）である。シャッタースイッチ（ＳＷ２）１１１は、撮像処理の開始の指示をユーザから受け付ける。撮像処理では、不図示のミラー及びシャッターを駆動し、撮像素子１０１から読み出した信号をＡ／Ｄ変換器１０２、ＤＳＰ１０３を介して記録媒体１０８に書き込む一連の処理が行われる。
【００２８】
１１４は、温度計である。温度計１１４は、外気温を計測する。
【００２９】
次に、撮像素子１０１の構成を、図２を用いて説明する。図２は、本発明の実施形態に係る撮像装置１００における撮像素子１０１の構成を示す図である。
【００３０】
撮像素子１０１は、画素配列ＰＡ、垂直走査回路（駆動部）２０、読み出し回路（読み出し部）３０、水平走査回路４０、及び出力アンプ５０を含む。
【００３１】
画素配列ＰＡでは、画素００〜１３が行方向及び列方向に複数配列されている。図２において、破線で囲んだ部分は画素の等価回路である。画素００、画素０１などの数字は、画素のｘ,ｙアドレスを示している。画素００の内部構成は、後述する。
【００３２】
垂直走査回路２０は、画素配列ＰＡの各行を順次に選択し、選択した行の各列の画素を駆動する。垂直走査回路２０は、ロジック回路ＯＲｒ０,ＯＲｔ０を介して、駆動パルスＰＲＥＳ０,ＰＴＸ０,ＰＳＥＬ０，ＰＯＦＤ＿ＡＬＬを画素配列ＰＡの行毎に供給する。各駆動パルスの右の数字は行番号を示している。ロジック回路ＯＲｒ０,ＯＲｔ０は、全行を一括駆動するためのパルスＰＲＥＳ＿ＡＬＬ、ＰＴＸ＿ＡＬＬと各行毎の駆動パルスＰＲＥＳ０、ＰＴＸ０との論理和（ＯＲ）で駆動されている。
【００３３】
また、ＰＴＸ０のアクティブなレベル（オンレベル）は、ＶＤＤ（例えば、５Ｖ）である。ＰＴＸ０のノンアクティブなレベルは、ＯＲｔ０に入力する電圧ＶＴＸＬに応じてオフレベルである第１の電位（例えば、−１.２Ｖ）と中間レベルである第２の電位（例えば、−０.８Ｖ）とで可変としている。
【００３４】
ＰＯＦＤ＿ＡＬＬのアクティブなレベル（オンレベル）は、第３の電位（例えば、−０.５Ｖ）である。ＰＯＦＤ＿ＡＬＬのノンアクティブなレベル（オフレベル）は、第１の電位（例えば、−１．２Ｖ）である。
【００３５】
読み出し回路３０は、画素配列ＰＡにおける選択された行の各列の信号を読み出し、読み出した各列の信号を一時的に保持する。
【００３６】
水平走査回路４０は、読み出し回路３０により保持された各列の信号を順次に出力アンプ５０へ転送する。
【００３７】
出力アンプ５０は、転送された信号を増幅して後段へ出力する。
【００３８】
次に、画素の内部構成を説明する。画素００の構成を例として説明するが、他の画素０１〜１３の構成も画素００と同様である。
【００３９】
ＰＤは、光電変換部である。光電変換部ＰＤは、光に応じた電荷を蓄積する。光電変換部ＰＤは、例えば、フォトダイオードである。
【００４０】
ＦＤは、電荷電圧変換部（検出部）である。電荷電圧変換部ＦＤは、電荷を電圧に変換する。電荷電圧変換部ＦＤは、例えば、フローティングディフュージョンである。
【００４１】
Ｍｔｘは、第１の転送部である。第１の転送部Ｍｔｘは、光電変換部ＰＤと電荷電圧変換部ＦＤとの間に配されている（図３参照）。第１の転送トランジスタである第１の転送部Ｍｔｘは、ゲート電圧がオンレベルである活性状態では、光電変換部ＰＤにより蓄積された電荷を電荷電圧変換部ＦＤへ転送する。また、ゲート電圧がオフレベルである非活性状態では、光電変換部ＰＤにより蓄積された電荷は電荷電圧変換部ＦＤへは転送しない。また、ゲート電圧がオンレベルとオフレベルの中間レベルである非活性状態の場合には、光電変換部ＰＤにより蓄積された電荷を電荷電圧変換部ＦＤへ一部転送する。言い換えると、第１の転送部Ｍｔｘは、アクティブな信号ＰＴＸ０が垂直走査回路２０（における第１の駆動手段）からゲートに供給された際に活性状態になる。また、第１の転送部Ｍｔｘは、第１の電位及び第１の電位よりも低い第２の電位のノンアクティブな信号ＰＴＸ０が垂直走査回路２０（における第１の駆動手段）からゲートに供給された際に非活性状態になる。
【００４２】
ＯＦＤは、電荷排斥部である。電荷排斥部ＯＦＤは、電源ＶＤＤへ電荷を排斥する。電荷排斥部ＯＦＤは、例えば、オーバーフロードレインである。
【００４３】
Ｍｏｆｄは、第２の転送部である。第２の転送部Ｍｏｆｄは、光電変換部ＰＤと電荷排斥部ＯＦＤとの間に配されている（図３参照）。第２の転送トランジスタである転送部Ｍｏｆｄは、ゲート電圧がオンレベルである活性状態では、光電変換部ＰＤにより蓄積された電荷を電荷排斥部ＯＦＤへ転送する。また、ゲート電圧がオフレベルである非活性状態では、光電変換部ＰＤにより蓄積された電荷を電荷排斥部ＯＦＤへ転送しない。言い換えると第２の転送部Ｍｏｆｄは、アクティブな信号ＰＯＦＤ＿ＡＬＬが垂直走査回路２０（における第２の駆動手段）からゲートに供給された際に活性状態になる。第２の転送部Ｍｏｆｄは、ノンアクティブな信号ＰＯＦＤ＿ＡＬＬが垂直走査回路２０（における第２の駆動手段）からゲートに供給された際に非活性状態になる。
【００４４】
Ｍｓｆは、出力部である。出力部Ｍｓｆは、列信号線ＲＬに接続された定電流回路とともにソースフォロワ動作を行うことにより、電荷電圧変換部ＦＤの電圧に基づく信号を列信号線ＲＬへ出力する。出力部Ｍｓｆは、例えば、増幅ＭＯＳトランジスタである。
【００４５】
Ｍｓｅｌは、選択部である。選択部Ｍｓｅｌは、画素００を選択状態／非選択状態にする。選択部Ｍｓｅｌは、例えば、選択ＭＯＳトランジスタである。選択部Ｍｓｅｌは、アクティブな信号ＰＳＥＬ０が垂直走査回路２０からゲートに供給された際にオンして画素００を選択状態にし、ノンアクティブな信号ＰＳＥＬ０が垂直走査回路２０からゲートに供給された際にオフして画素００を非選択状態にする。
【００４６】
Ｍｒｅｓは、リセット部である。リセット部Ｍｒｅｓは、電荷電圧変換部ＦＤをリセットする。リセット部Ｍｒｅｓは、例えば、リセットＭＯＳトランジスタである。リセット部Ｍｒｅｓは、アクティブな信号ＰＲＥＳ０が垂直走査回路２０からゲートに供給された際にオンして電荷電圧変換部ＦＤをリセットし、ノンアクティブな信号ＰＲＥＳ０が垂直走査回路２０からゲートに供給された際にオフする。
【００４７】
次に、撮像素子の動作を、図４及び図５を用いて説明する。図４は、撮像素子１０１の動作を示すタイミングチャートである。駆動パルスは、いずれも、垂直走査回路２０から各画素００〜１３へ供給される。図５は、図３のＡ−Ａ断面に対応した領域のポテンシャル図である。
【００４８】
露光期間ＥＴ１が始まる前であってタイミングｔ１より前に、駆動パルスＰＲＥＳ＿ＡＬＬ，ＰＴＸ＿ＡＬＬを立ち上げることにより、全ての画素の光電変換部ＰＤと電荷電圧変換部ＦＤとをＶＤＤ電源（５Ｖ）でリセットする。
【００４９】
タイミングｔ１において、駆動パルスＰＴＸ＿ＡＬＬを５Ｖから−１．２Ｖへ立ち下げる。タイミングｔ１の状態が、図５（ａ）である。光電変換部ＰＤにより蓄積されている電荷の量はゼロであり、第１の転送部Ｍｔｘと第２の転送部Ｍｏｆｄとのゲートに印加された電圧はともに−１.２Ｖである。これにより、光電変換部ＰＤと電荷排斥部ＯＦＤとの間の第２の電位障壁が第１の高さＰＨ１になるとともに、光電変換部ＰＤと電荷電圧変換部ＦＤとの間の第１の電位障壁も第１の高さＰＨ１になる。
【００５０】
タイミングｔ２において、メカシャッタ１１２を開くことにより、光電変換部ＰＤの露光を開始する。このタイミングから、露光期間ＥＴ１が開始する。
【００５１】
タイミングｔ３において、駆動パルスＰＲＥＳ＿ＡＬＬを立ち上げることにより、全ての画素の電荷電圧変換部ＦＤを再度リセットする。タイミングｔ３の状態が、図５（ｂ）である。光電変換部ＰＤには電荷が蓄積され始め、電荷電圧変換部ＦＤがリセットされた状態である。
【００５２】
タイミングｔ４において、駆動パルスＰＲＥＳ＿ＡＬＬを立ち下げるとともに、電圧ＶＴＸＬ＝−０.８Ｖに遷移させることにより駆動パルスＰＴＸ＿ＡＬＬを−１．２Ｖから−０．８Ｖへ立ち上げる。タイミングｔ４の状態が、図５（ｃ）である。第１の転送部Ｍｔｘのゲートに印加される電圧を−０.８Ｖにする。第２の転送部Ｍｏｆｄのゲートに印加された電圧は−１.２Ｖのままである。これにより、光電変換部ＰＤと電荷排斥部ＯＦＤとの間の第２の電位障壁が第１の高さＰＨ１に維持されるとともに、光電変換部ＰＤと電荷電圧変換部ＦＤとの間の第１の電位障壁が第２の高さＰＨ２になる。第２の高さＰＨ２は、第１の高さＰＨ１より低い。この結果、光電変換部ＰＤで発生した電荷のうち第２の高さＰＨ２以上のポテンシャルを有する電荷は、光電変換部ＰＤから電荷電圧変換部ＦＤへあふれ出る。第１の期間ＴＰ１は、このタイミングから始まる。
【００５３】
タイミングｔ５において、電圧ＶＴＸＬ＝−１．２Ｖにすることにより駆動パルスＰＴＸ＿ＡＬＬを−０．８Ｖから−１．２Ｖへ立ち下げるとともに、駆動パルスＰＯＦＤ＿ＡＬＬを−１．２Ｖから−０．５Ｖへ立ち上げる。タイミングｔ５の状態が、図５（ｄ）である。第１の転送部Ｍｔｘのゲートに印加される電圧を−１.２Ｖにする。第２の転送部Ｍｏｆｄのゲートに印加される電圧を−０．５Ｖにする。これにより、光電変換部ＰＤと電荷排斥部ＯＦＤとの間の第２の電位障壁が第３の高さＰＨ３になるとともに、光電変換部ＰＤと電荷電圧変換部ＦＤとの間の第１の電位障壁が第１の高さＰＨ１になる。この結果、光電変換部ＰＤで発生した電荷のうち第３の高さＰＨ３以上のポテンシャルを有する電荷は、光電変換部ＰＤから電荷排斥部ＯＦＤへ排斥される。第１の期間ＴＰ１は、このタイミングで終わる。第２の期間ＴＰ２は、このタイミングから始まる。
【００５４】
ここで、第１の期間ＴＰ１は、画素配列ＰＡの各画素において光電変換部ＰＤから電荷電圧変換部ＦＤに余剰電荷を溢れ出させている予め決められた期間である。
【００５５】
タイミングｔ６において、メカシャッタ１１２を閉じることにより、光電変換部ＰＤの露光を終了する。このタイミングで、露光期間ＥＴ１が終了する。その直後に、駆動パルスＰＯＦＤ＿ＡＬＬを−０．５Ｖから−１．２Ｖへ立ち下げる。タイミングｔ６の状態が、図５（ｅ）である。第１の転送部Ｍｔｘと第２の転送部Ｍｏｆｄとのゲートに印加された電圧はともに−１.２Ｖである。これにより、光電変換部ＰＤと電荷排斥部ＯＦＤとの間の第２の電位障壁が第１の高さＰＨ１になるとともに、光電変換部ＰＤと電荷電圧変換部ＦＤとの間の第１の電位障壁も第１の高さＰＨ１になる。第２の期間ＴＰ２は、このタイミングで終わる。第３の期間ＴＰ３は、このタイミングで始まる。
【００５６】
ここで、画素配列ＰＡの各画素の光電変換部ＰＤが実際に露光されている期間（電荷蓄積期間）は、露光期間ＥＴ１である。露光期間ＥＴ１では、光電変換部ＰＤで光電変換が行われる。また、第２の期間ＴＰ２は、画素配列ＰＡの各画素において光電変換部ＰＤから電荷排斥部ＯＦＤへ一定量の電荷を排斥させている期間である。この一定量の電荷は、第２の高さＰＨ２と第３の高さＰＨ３との差に応じて決まる。
【００５７】
タイミングｔ７において、駆動パルスＰＳＥＬ（０）がアクティブになり、０行目の画素００，１０（図２参照）が選択状態になる。これにより、読み出し回路３０は、第２の転送部Ｍｔｘが非活性状態にある際に光電変換部ＰＤから電荷電圧変換部ＦＤにあふれ出た余剰電荷に基づく余剰信号を出力部Ｍｓｆを介して０行目の画素００，１０のそれぞれから読み出し一時的に保持する。その後、読み出し回路３０に保持された余剰信号は、出力アンプ５０へ転送され、出力アンプ５０により増幅されてＡ／Ｄ変換器１０２（図１参照）へ出力される。
【００５８】
そして、１行目、２行目、・・・の画素について、順次同様の動作が行われる。これにより、画素配列ＰＡの各画素における余剰信号が読み出し回路３０へ読み出された後、出力アンプ５０経由でＡ／Ｄ変換器１０２へ出力される。
【００５９】
タイミングｔ８において、駆動パルスＰＴＸ（０）がアクティブになり、０行目の画素００，１０（図２参照）において、光電変換部ＰＤから第２の転送部Ｍｔｘにより電荷電圧変換部ＦＤへ蓄積電荷が転送される。これにより、読み出し回路３０は、第２の転送部Ｍｔｘが活性状態にある際に光電変換部ＰＤから第２の転送部Ｍｔｘにより電荷電圧変換部ＦＤへ転送された蓄積電荷に基づく蓄積信号を出力部Ｍｓｆを介して０行目の画素００，１０のそれぞれから読み出す。読み出し回路３０は、読み出した蓄積信号を一時的に保持する。その後、読み出し回路３０に保持された蓄積信号は、出力アンプ５０へ転送され、出力アンプ５０により増幅されてＡ／Ｄ変換器１０２（図１参照）へ出力される。
【００６０】
そして、１行目、２行目、・・・の画素について、順次同様の動作が行われる。これにより、画素配列ＰＡの各画素における蓄積信号が読み出し回路３０へ読み出された後、出力アンプ５０経由でＡ／Ｄ変換器１０２へ出力される。
【００６１】
このように、第３の期間ＴＰ３は、画素配列ＰＡの各画素から余剰信号を読み出し、その後、蓄積信号を読み出すための期間である。
【００６２】
次に、画素配列ＰＡの各画素の光電変換部ＰＤが受けた光の量に応じた余剰信号及び蓄積信号のレベルについて、図６（ａ）〜（ｃ）を用いて説明する。
【００６３】
まず、光電変換部ＰＤで光電変換された全電荷をＱｔとし、光電変換部ＰＤの蓄積電荷をＱｐとし、電荷電圧変換部ＦＤへあふれ出た余剰電荷をＱｆとし、電荷排斥部ＯＦＤが排斥した電荷をＱｏとする。光電変換部ＰＤで発生する電荷が露光期間ＥＴ１の開始から経過した時間に比例して増加するものとすると、全電荷Ｑｔは、
Ｑｔ  ＝  Ｑｐ  ＋  Ｑｆ  ＋  Ｑｏ  ・・・数式１
と表される。
【００６４】
図６（ａ）に示すように、光の強度が強い場合、メカシャッタ１１２が開くとすぐに光電変換部ＰＤは飽和する。これにより、「信号量小」のレンジ（図７参照）を構成する信号は、飽和レベルになる。
【００６５】
第１の期間ＴＰ１中において、光電変換部ＰＤでその飽和した電荷のうち第２の高さＰＨ２より高いポテンシャルを有する電荷が余剰電荷として電荷電圧変換部ＦＤに漏れこむ。これにより、「信号量大」のレンジ（図７参照）を構成する余剰信号は、ゼロより大きいレベルになる。
【００６６】
第２の期間ＴＰ２中において、光電変換部ＰＤで飽和した電荷のうち第３の高さＰＨ３より高いポテンシャルを有する電荷が電荷排斥部ＯＦＤに漏れこむ。ここで、余剰信号がゼロより大きいレベルであり、かつ、第３の高さＰＨ３が第２の高さＰＨ２より一定量だけ低いので、光電変換部ＰＤから電荷排斥部ＯＦＤに漏れこむ電荷も一定量になる。電荷排斥部ＯＦＤは、漏れこんだ信号を電源ＶＤＤへ排斥する。これにより、「信号量中」のレンジ（図７参照）を構成する信号であって排斥される信号は、一定のレベル（飽和レベル）になる。
【００６７】
ここで、光電変換部ＰＤの飽和電荷をＱｐｈとし、電荷排斥部ＯＦＤが排斥した一定量の電荷をＱｏｈとすると、数式１にＱｐ＝Ｑｐｈ、Ｑｏ＝Ｑｏｈを代入できるので、
Ｑｔ  ＝  Ｑｐｈ  ＋  Ｑｆ  ＋  Ｑｏｈ  ・・・数式２
となる。数式２に示されるように、Ｑｐｈ、Ｑｏｈが一定量であるので、Ｑｆの値に応じてＱｔが一意に定まる。
【００６８】
なお、第１の期間ＴＰ１の長さをＴ１とし、第２の期間ＴＰ２の長さをＴ２として、全電荷Ｑｔを近似的に
Ｑｔ  ≒  Ｑｐｈ  ＋  Ｑｆ  ×  ｛（Ｔ１＋Ｔ２）／Ｔ１｝・・・数式３
として求めても良い。
【００６９】
また、光電変換部ＰＤに蓄積された電荷のうち所定のポテンシャルより高い電荷の一部が電荷電圧変換部ＦＤや電荷排斥部ＯＦＤへ溢れる場合、所定のポテンシャルより高い電荷の量に対して所定の転送効率γを乗じることにより溢れる電荷量を求めても良い。
【００７０】
図６（ｂ）に示すように、光の強度が中程度の場合、メカシャッタ１１２が開いた後、光電変換部ＰＤにより蓄積される電荷が徐々に増えていく。
【００７１】
第１の期間ＴＰ１中において、光電変換部ＰＤが飽和せず、光電変換部ＰＤでその飽和した電荷のうち第２の高さＰＨ２より高いポテンシャルを有する電荷がなく（余剰電荷がゼロであり）、電荷電圧変換部ＦＤへの漏れこみもない。これにより、「信号量大」のレンジ（図７参照）を構成する余剰信号は、ゼロのレベルになる。
【００７２】
第２の期間ＴＰ２中において、光電変換部ＰＤが飽和すると、光電変換部ＰＤで飽和した電荷のうち第３の高さＰＨ３より高いポテンシャルを有する電荷が電荷排斥部ＯＦＤに漏れこむ。ここで、余剰信号がゼロであるので、光電変換部ＰＤから電荷排斥部ＯＦＤに漏れこむ電荷が上記の一定量より小さい量になる。電荷排斥部ＯＦＤは、漏れこんだ信号を電源ＶＤＤへ排斥する。これにより、「信号量小」のレンジ（図７参照）を構成する信号は、飽和レベルになる。「信号量中」のレンジ（図７参照）を構成する信号であって排斥される信号は、未知のレベル（＜飽和レベル）になる。
【００７３】
ここで、数式１にＱｐ＝Ｑｐｈ、Ｑｆ＝０を代入できるので、
Ｑｔ  ＝  Ｑｐｈ  ＋  Ｑｏ  ・・・数式４
となる。数式４に示されるように、Ｑｏ（＜Ｑｏｈ）が未知の量なので、Ｑｔも未知の量となる。
【００７４】
図６（ｃ）に示すように、光の強度が弱い場合、メカシャッタ１１２が開いた後、光電変換部ＰＤにより蓄積される電荷が徐々に増えていく。
【００７５】
第１の期間ＴＰ１中において、光電変換部ＰＤが飽和せず、光電変換部ＰＤでその飽和した電荷のうち第２の高さＰＨ２より高いポテンシャルを有する電荷がなく（余剰電荷がゼロであり）、電荷電圧変換部ＦＤへの漏れこみもない。これにより、「信号量大」のレンジ（図７参照）を構成する余剰信号は、ゼロのレベルになる。
【００７６】
第２の期間ＴＰ２中において、依然として、光電変換部ＰＤが飽和せず、光電変換部ＰＤで飽和した電荷のうち第３の高さＰＨ３より高いポテンシャルを有する電荷がない。これにより、「信号量小」のレンジ（図７参照）を構成する信号は、飽和レベルより小さなレベルになる。「信号量中」のレンジ（図７参照）を構成する信号であって排斥される信号は、ゼロのレベルになる。
【００７７】
ここで、数式１にＱｆ＝０、Ｑｏ＝０を代入できるので、
Ｑｔ  ＝  Ｑｐ  ・・・数式５
となる。数式５に示されるように、Ｑｐ（＜Ｑｐｈ）がそのままＱｔとなる。
【００７８】
つまり、図７に示すレンジのうち、信号レベルが「信号量大」のレンジにある場合（図８（ｂ）参照）と、信号レベルが「信号量小」のレンジにある場合（図８（ａ）参照）とにおいて、全電荷Ｑｔに応じた信号のレベルを知ることができる。
【００７９】
一方、信号レベルが「信号量中」のレンジにある場合（図８（ｃ）における画素位置ＰＰ４，ＰＰ５の信号参照）、全電荷Ｑｔに応じた信号のレベルを知ることができない。
【００８０】
この場合でも、その未知の信号を、隣接した光電変換部により得られた信号（画像データ）により補間することができる。
【００８１】
すなわち、余剰電荷Ｑｆに応じた余剰信号（アナログ信号）は、撮像素子１０１からＡ／Ｄ変換器１０２へ出力され、Ａ／Ｄ変換器１０２でＡ／Ｄ変換されて余剰信号（デジタル信号）になる。その余剰信号（デジタル信号）は、ＤＳＰ１０３で処理された後にＣＰＵ１０５へ供給される。
【００８２】
次に、蓄積電荷Ｑｐに応じた蓄積信号（アナログ信号）は、撮像素子１０１からＡ／Ｄ変換器１０２へ出力され、Ａ／Ｄ変換器１０２でＡ／Ｄ変換されて蓄積信号（デジタル信号）になる。その蓄積信号（デジタル信号）は、ＤＳＰ１０３で処理された後にＣＰＵ１０５へ供給される。
【００８３】
ＣＰＵ１０５は、余剰信号のレベルがゼロであり、かつ、蓄積信号のレベルが飽和していない画素位置ＰＰ１，ＰＰ２に対して、蓄積信号のレベルそのものを信号レベルとして画像データを生成する。
【００８４】
ＣＰＵ１０５は、余剰信号のレベルがゼロより大きなレベルであり、かつ、蓄積信号のレベルが飽和レベルＳＲ２である画素位置ＰＰ３に対して、蓄積信号ＳＲ２と「信号量中」のレンジ幅ＳＲ１とを余剰信号に加えることより、画像データを生成する。すなわち、ＣＰＵ１０５は、電荷排斥部により排斥された一定量の電荷に相当する信号（レンジ幅ＳＲ１）を余剰信号と蓄積信号との間に補間することにより、画像データを生成する。
【００８５】
ＣＰＵ１０５は、余剰データのレベルがゼロであり、かつ、蓄積データのレベルが飽和レベルＳＲ２である画素位置ＰＰ４，ＰＰ５に対して、隣接した画素位置ＰＰ１の信号と画素位置ＰＰ３，ＰＰ２の信号とを用いて補間する。これにより、ＣＰＵ１０５は、画像データを生成する。例えば、ＣＰＵ１０５は、図８（ｃ）に破線で示すように、隣接した画素位置ＰＰ１の信号と画素位置ＰＰ３，ＰＰ２の信号とを平均したレベルの信号で補間する。
【００８６】
次に、撮像装置１００の動作を、図９を用いて説明する。図９は、撮像装置１００の動作を示すフローチャートである。
【００８７】
ステップ９０１では、ＣＰＵ１０５が、撮影準備動作を行わせるためのシャッタースイッチＳＷ１がＯＮされているか否か判定し、ＯＦＦなら９０１を繰り返す。ＣＰＵ１０５は、ＳＷ１がＯＮされていれば、処理をステップＳ９０２へ進める。
【００８８】
ステップＳ９０２では、ＣＰＵ１０５が、不図示の測光制御部及び測距制御部を用いて、絞り値およびシャッター速度（露光期間ＥＴ１の長さＡＴ１）を決定するための測光処理や、撮影レンズ１１３の焦点を被写体に合わせるための測距処理を行う。ＣＰＵ１０５は、第１の期間ＴＰ１も決定する。例えば、ＣＰＵ１０５は、数式３に応じた処理を行って画像データを生成する場合、
Ｔ２＝８×Ｔ１・・・数式６
を満たすように、第１の期間ＴＰ１の長さＴ１を決定する。
【００８９】
測光・測距処理が終了すると、続くステップＳ９０３では、ＣＰＵ１０５が、シャッタースイッチＳＷ２の状態を判定する。ＣＰＵ１０５は、ＳＷ２がＯＦＦしている場合、処理をステップ９０１へ戻し、ＳＷ２がＯＮしている場合、処理をステップ９０４へ移行する。
【００９０】
ステップ９０４では、撮像素子１０１が、駆動パルスＰＲＥＳ＿ＡＬＬ及びＰＴＸ＿ＡＬＬをハイレベルにすることで画素配列ＰＡの全画素の光電変換部ＰＤと電荷電圧変換部ＦＤとを一括でリセットする。その後、撮像素子１０１は、駆動パルスＰＲＥＳ＿ＡＬＬ及びＰＴＸ＿ＡＬＬをローレベルにする。
【００９１】
ステップ９０５では、ＣＰＵ１０５が、メカシャッタ１１２を開くことにより、撮像素子１０１の露光を開始する。これにより、撮像素子１０１の画素配列ＰＡの全画素の光電変換部ＰＤが電荷蓄積動作を開始する。ＣＰＵ１０５は、第１のタイマに露光期間ＥＴ１の開始からの経過時間ΔＰＴ１の計時を開始させる。
【００９２】
ステップ９０６では、撮像素子１０１が、駆動パルスＰＲＥＳ＿ＡＬＬをハイレベルにすることで画素配列ＰＡの全画素の電荷電圧変換部ＦＤを一括でリセットする。その後、撮像素子１０１は、駆動パルスＰＲＥＳ＿ＡＬＬをローレベルにする。
【００９３】
ステップ（第１のステップ）９０７では、電圧ＶＴＸＬ＝−０.８Ｖにすることで、第２の転送部Ｍｔｘのゲートに印加される電圧を−０.８Ｖにすることにより、光電変換部ＰＤで飽和した電荷が電荷電圧変換部ＦＤへ漏れ出るようにする。つまり、電荷電圧変換部ＦＤにより余剰電荷の蓄積を開始させる。また、ＣＰＵ１０５は、第２のタイマに第１の期間ＴＰ１の開始からの経過時間ΔＰＴ２の計時を開始させる。
【００９４】
ステップ９０８では、ＣＰＵ１０５が、第２のタイマが計時している経過時間ΔＰＴ２が第１の期間ＴＰ１の長さＴ１以上であるかどうかを判定する。ＣＰＵ１０５は、経過時間ΔＰＴ２がＴ１未満であればステップ９０８を繰り返し、経過時間ΔＰＴ２が長さＴ１以上であれば処理をステップ９０９へ進める。
【００９５】
ステップ（第２のステップ）９０９では、電圧ＶＴＸＬ＝−１.２Ｖにすることで、第２の転送部Ｍｔｘのゲートに印加される電圧を−１.２Ｖにすることにより、電荷電圧変換部ＦＤにより余剰電荷の蓄積を終了させる。また、第１の転送部Ｍｏｆｄをオン（つまりＭｏｆｄのゲートに印加される電圧を−０.５Ｖに）することで、光電変換部ＰＤから電荷電圧変換部ＦＤに余剰電荷があふれ出た場合、光電変換部ＰＤから電荷排斥部ＯＦＤへ一定量の電荷を排斥する。また、ＣＰＵ１０５は、第３のタイマに第２の期間ＴＰ２の開始からの経過時間ΔＰＴ３の計時を開始させる。
【００９６】
ステップ９１０では、ＣＰＵ１０５が、第２の期間ＴＰ２の長さＴ２から経過時間ΔＰＴ３を引いた時間（Ｔ２−ΔＰＴ３）が全画素の信号読み出し時間より長いかどうかを判定する。つまり、ＣＰＵ１０５は、時間（Ｔ２−ΔＰＴ３）が読み出し時間より長い場合、この時点から露光期間ＥＴ１終了までの時間内に全画素の余剰信号を読み出すことが出来ると判定する。ＣＰＵ１０５は、時間（Ｔ２−ΔＰＴ３）が読み出し時間以下である場合、全画素の余剰信号を読み出すことができないと判定する。ＣＰＵ１０５は、全画素の余剰信号を読み出すことができない場合、処理をステップ９１２へ移行し、全画素の余剰信号を読み出すことができる場合、処理をステップ９１１へ進める。
【００９７】
ステップ（第４のステップ）９１１では、撮像素子１０１が、電荷電圧変換部ＦＤに蓄積された余剰電荷Ｑｆに応じた余剰信号を読み出して、読み出した余剰信号をＡ／Ｄ変換器１０２へ出力する。図１０のタイミングチャートに示されるように、電荷電圧変換部ＦＤにより蓄積が終了した後（第１の期間ＴＰ１が終了した後）の露光期間ＥＴ１内に、電荷電圧変換部ＦＤに蓄積された余剰電荷に応じた余剰信号を読み出している。
【００９８】
余剰信号（アナログ信号）は、撮像素子１０１からＡ／Ｄ変換器１０２へ出力され、Ａ／Ｄ変換器１０２でＡ／Ｄ変換されて余剰信号（デジタル信号）になる。その余剰信号（デジタル信号）は、ＤＳＰ１０３で処理された後にＣＰＵ１０５へ供給される。
【００９９】
ステップ９１２では、ＣＰＵ１０５が、第１のタイマが計時している経過時間ΔＰＴ１が露光期間ＥＴ１の長さＡＴ１以上であるかどうかを判定する。ＣＰＵ１０５は、経過時間ΔＰＴ１が長さＡＴ１未満である場合、ステップ９１２を繰り返し、経過時間ΔＰＴ１が長さＡＴ１以上である場合、処理をステップ９１３へ進める。
【０１００】
ステップ９１３では、ＣＰＵ１０５が、メカシャッタを閉じて撮像素子１０１の露光を終了させる。
【０１０１】
ステップ９１４では、撮像素子１０１が、第２の転送部Ｍｏｆｄをオフ（つまり第２の転送部Ｍｏｆｄのゲートに印加される電圧を−１.２Ｖに）することで、光電変換部ＰＤから電荷排斥部ＯＦＤへの電荷の排斥を停止する。
【０１０２】
ステップ９１５では、ステップ９１０と同様に、ＣＰＵ１０５が、第２の期間ＴＰ２の長さＴ２から経過時間ΔＰＴ３を引いた時間（Ｔ２−ΔＰＴ３）が全画素の信号読み出し時間より長いかどうかを判定する。つまり、ＣＰＵ１０５は、時間（Ｔ２−ΔＰＴ３）が読み出し時間より長い場合、まだ露光期間ＥＴ１内に余剰信号を読み出していないと判定する。ＣＰＵ１０５は、時間（Ｔ２−ΔＰＴ３）が読み出し時間以下である場合、露光期間ＥＴ１内に余剰信号を既に読み出していると判定する。ＣＰＵ１０５は、全画素の余剰信号を読み出すことができない場合、処理をステップ９１２へ移行し、全画素の余剰信号を読み出すことができる場合、処理をステップ９１１へ進める。
【０１０３】
ステップ（第４のステップ）９１６では、撮像素子１０１が、電荷電圧変換部ＦＤに蓄積された余剰電荷Ｑｆに応じた余剰信号を読み出して、読み出した余剰信号をＡ／Ｄ変換器１０２へ出力する。図４のタイミングチャートに示されるように、露光期間ＥＴ１が終了した後に、電荷電圧変換部ＦＤに蓄積された余剰電荷に応じた余剰信号を読み出している。
【０１０４】
余剰信号（アナログ信号）は、撮像素子１０１からＡ／Ｄ変換器１０２へ出力され、Ａ／Ｄ変換器１０２でＡ／Ｄ変換されて余剰信号（デジタル信号）になる。その余剰信号（デジタル信号）は、ＤＳＰ１０３で処理された後にＣＰＵ１０５へ供給される。
【０１０５】
ステップ９１７（第３のステップ）では、撮像素子１０１が、画素配列ＰＡの行毎に電荷電圧変換部ＦＤをリセットする。その後（第５のステップ）、撮像素子１０１は、光電変換部ＰＤによる蓄積電荷を電荷電圧変換部ＦＤに転送することにより、蓄積電荷に応じた蓄積信号を読み出す。
【０１０６】
蓄積信号（アナログ信号）は、撮像素子１０１からＡ／Ｄ変換器１０２へ出力され、Ａ／Ｄ変換器１０２でＡ／Ｄ変換されて蓄積信号（デジタル信号）になる。その蓄積信号（デジタル信号）は、ＤＳＰ１０３で処理された後にＣＰＵ１０５へ供給される。
【０１０７】
ステップ（第６のステップ）９１８では、ＣＰＵ１０５が、余剰信号と蓄積信号とを用いて画像データを生成する。具体的には、ＣＰＵ１０５は、次のようにして、画像データを生成する。
【０１０８】
ＣＰＵ１０５は、余剰信号のレベルがゼロであり、かつ、蓄積信号のレベルが飽和していない画素位置ＰＰ１，ＰＰ２に対して、蓄積信号のレベルそのものを信号レベルとして画像データを生成する。
【０１０９】
ＣＰＵ１０５は、余剰信号のレベルがゼロより大きなレベルであり、かつ、蓄積信号のレベルが飽和レベルＳＲ２である画素位置ＰＰ３に対して、蓄積信号ＳＲ２と「信号量中」のレンジ幅ＳＲ１とを余剰信号に加えることより、画像データを生成する。すなわち、ＣＰＵ１０５は、電荷排斥部により排斥された一定量の電荷に相当する信号（レンジ幅ＳＲ１）を余剰信号と蓄積信号との間に加えることにより、画像データを生成する。
【０１１０】
ＣＰＵ１０５は、余剰データのレベルがゼロであり、かつ、蓄積データのレベルが飽和レベルＳＲ２である画素位置ＰＰ４，ＰＰ５に対して、隣接した画素位置ＰＰ１の信号と画素位置ＰＰ３，ＰＰ２の信号とを用いて補間する。これにより、ＣＰＵ１０５は、画像データを生成する。すなわち、ＣＰＵ１０５は、余剰信号と蓄積信号とを用いて、余剰信号と蓄積信号とで信号のレベルが不連続な画素の信号を補間する。例えば、ＣＰＵ１０５は、図８（ｃ）に破線で示すように、隣接した画素位置ＰＰ１の信号と画素位置ＰＰ３，ＰＰ２の信号とを平均したレベルの信号で補間する。
【０１１１】
ステップ９１９では、ＣＰＵ１０５が、画像データを記録用のデータ（圧縮データ）に変換して、ＤＳＰ１０３経由で記録媒体１０８へ記録する。これにより、一連の撮影動作を終了する。
【０１１２】
以上のように、本実施形態によれば、各画素における余剰信号と蓄積信号と間のレンジの信号になるべき電荷を排斥し、余剰信号と蓄積信号とをそれぞれＡ／Ｄ変換させている。このため、Ａ／Ｄ変換器のダイナミックレンジを圧迫することを避けることができるとともに、画素のサイズを大きくすることなく生成された画像データにおける信号のダイナミックレンジを拡大できる。
【０１１３】
また、余剰信号のレベルがゼロでない場合に、電荷排斥部により排斥された一定量の電荷に相当する信号を余剰信号と蓄積信号との間に加えるようにしたので、余剰信号と蓄積信号とのダイナミックレンジを合わせた以上にダイナミックレンジを拡大できる。
【０１１４】
さらに、ダイナミックレンジを拡大するための専用の容量を必要としないため（図３参照）、画素内のレイアウトの自由度が広がると共に、画素信号の読み出しにかかる時間も長くならないように構成できる。
【図面の簡単な説明】
【０１１５】
【図１】本発明の実施形態に係る撮像装置１００の構成図。
【図２】本発明の実施形態に係る撮像装置１００における撮像素子１０１の構成を示す図。
【図３】画素内のレイアウトを示す図。
【図４】撮像素子１０１の動作を示すタイミングチャート。
【図５】図３のＡ−Ａ断面に対応した領域のポテンシャル図。
【図６（ａ）】画素配列ＰＡの各画素の光電変換部ＰＤが受けた光の量に応じた余剰信号及び蓄積信号のレベルを説明するための図（光の強度が強い場合）。
【図６（ｂ）】画素配列ＰＡの各画素の光電変換部ＰＤが受けた光の量に応じた余剰信号及び蓄積信号のレベルを説明するための図（光の強度が中程度の場合）。
【図６（ｃ）】画素配列ＰＡの各画素の光電変換部ＰＤが受けた光の量に応じた余剰信号及び蓄積信号のレベルを説明するための図（光の強度が弱い場合）。
【図７】信号のレンジを説明するための図。
【図８】蓄積信号、余剰信号、及び画像データを示す図。
【図９】撮像装置１００の動作を示すフローチャート。
【図１０】撮像素子１０１の動作を示すタイミングチャート。
【符号の説明】
【０１１６】
１００  撮像装置
１０１  撮像素子
【図１】
0005102114.tif 000002
【図２】
0005102114.tif 000003
【図３】
0005102114.tif 000004
【図４】
0005102114.tif 000005
【図５】
0005102114.tif 000006
【図６（ａ）】
0005102114.tif 000007
【図６（ｂ）】
0005102114.tif 000008
【図６（ｃ）】
0005102114.tif 000009
【図７】
0005102114.tif 000010
【図８】
0005102114.tif 000011
【図９】
0005102114.tif 000012
【図１０】
0005102114.tif 000013