(57)【特許請求の範囲】
【請求項１】
電源電圧が供給される内部回路と、前記内部回路と前記電源電圧を供給する電源との間に接続され、前記内部回路への前記電源電圧の供給・遮断を電源遮断制御信号に応じて制御する電源遮断回路と、を備えた半導体集積回路装置において、
前記電源遮断回路の動作を試験する動作試験時に、前記内部回路と前記電源遮断回路との間の接続点の仮想電源電圧あるいは仮想電源電流に基づいて、前記電源遮断回路が正常に機能しているか否かを示す判定信号を生成し、その生成した判定信号を出力パッドに出力する動作判定回路を備えることを特徴とする半導体集積回路装置。
【請求項２】
それぞれ対応する電源電圧が供給される複数の内部回路と、前記各内部回路と前記対応する電源電圧を供給する電源との間に接続され、前記各内部回路への前記対応する電源電圧の供給・遮断を電源遮断制御信号に応じて制御する複数の電源遮断回路と、を備えた半導体集積回路装置において、
前記各内部回路と前記各電源遮断回路との間の接続点の仮想電源電圧あるいは仮想電源電流に基づいて、前記各電源遮断回路が正常に機能しているか否かを示す判定信号を生成する複数の動作判定回路と、
前記各動作判定回路から入力される複数の判定信号のいずれか１つの判定信号を選択し、該選択した判定信号を出力パッドに出力する選択回路と、を備えることを特徴とする半導体集積回路装置。
【請求項３】
前記動作判定回路は、
前記電源遮断回路が前記内部回路に前記電源電圧を供給する電源通電動作のときに第１基準電圧を生成し、前記電源遮断回路が前記内部回路への前記電源電圧の供給を遮断する電源遮断動作のときに第２基準電圧を生成する基準電圧生成回路と、
前記基準電圧生成回路からの前記第１基準電圧あるいは前記第２基準電圧と、仮想電源電圧とを比較し、前記判定信号を生成する比較回路と、
を含むことを特徴とする請求項１又は２に記載の半導体集積回路装置。
【請求項４】
前記基準電圧生成回路は、直列に接続された可変抵抗によって、高電位電源と低電位電源との電位差を分圧した分圧電圧を、前記第１基準電圧あるいは前記第２基準電圧として生成する分圧回路を含み、
前記分圧回路は、前記電源遮断制御信号に応じて前記可変抵抗の抵抗値を変更することで、前記分圧電圧として前記第１基準電圧及び前記第２基準電圧を切り替えて生成する、ことを特徴とする請求項３に記載の半導体集積回路装置。
【請求項５】
前記動作判定回路は、前記仮想電源電圧を、前記比較回路の感度に応じた比較電圧に変換する電圧シフト回路を含み、
前記比較回路は、前記基準電圧生成回路からの前記第１基準電圧あるいは前記第２基準電圧と、前記電圧シフト回路からの前記比較電圧とを比較し、前記判定信号を生成することを特徴とする請求項３又は４に記載の半導体集積回路装置。
【請求項６】
前記電源遮断回路は、前記内部回路に供給される第１電源電圧及び第２電源電圧のうち前記第１電源電圧の前記内部回路への供給・遮断を制御する回路であって、
前記電圧シフト回路は、直列に接続された可変抵抗によって、前記仮想電源電圧と前記第２電源電圧との電位差を分圧した分圧電圧を前記比較電圧として生成する分圧回路を含み、
前記動作判定回路は、前記電源遮断回路の前記電源遮断動作の開始に応じて試験制御信号を生成する制御回路を含み、
前記分圧回路は、前記電源遮断制御信号に応じて前記可変抵抗を前記比較電圧を生成するための抵抗値に設定するとともに、前記制御回路からの前記試験制御信号に応じて前記可変抵抗の抵抗値を前記内部回路内の抵抗成分の抵抗値よりも低く設定することを特徴とする請求項５に記載の半導体集積回路装置。
【請求項７】
電源電圧が供給される内部回路と、前記内部回路と前記電源電圧を供給する電源との間に接続され、前記内部回路に前記電源電圧を供給する電源通電動作と前記内部回路への前記電源電圧の供給を遮断する電源遮断動作とを電源遮断制御信号に応じて切り替えて実行する電源遮断回路と、前記内部回路と前記電源遮断回路との間の接続点の仮想電源電圧に基づいて、前記電源遮断回路の電源通電動作及び電源遮断動作が正常に機能しているか否かを示す判定信号を生成して出力パッドに出力する動作判定回路と、を備えた半導体集積回路装置の試験方法であって、
前記動作判定回路は、
前記電源遮断回路の前記電源通電動作についての試験時に、前記電源遮断回路の前記電源通電動作の開始に応じて第１基準電圧を生成し、該第１基準電圧と前記仮想電源電圧とを比較して前記判定信号を生成するとともに、
前記電源遮断回路の前記電源遮断動作についての試験時に、前記電源遮断回路の前記電源遮断動作の開始に応じて第２基準電圧を生成し、該第２基準電圧と前記仮想電源電圧とを比較して前記判定信号を生成することを特徴とする半導体集積回路装置の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置及び半導体集積回路装置の試験方法に関するものである。
近年、製造プロセスの微細化に伴って、半導体集積回路装置の大規模化・高集積化が進む一方で、回路内のリーク電流の増大が無視できなくなってきた。そこで、このようなリーク電流を低減する方法として、内部回路への電源供給そのものを停止させるパワーゲーティングと呼ばれる手法が提案されている。但し、このパワーゲーティングでは、内部回路への電源供給を停止させる電源遮断回路が正常に機能しているかを予め試験する必要がある。
【背景技術】
【０００２】
近年、製造プロセスの微細化に伴って、半導体集積回路装置の大規模化・高集積化が進んでおり、さらに回路を低電圧で動作させることによって低消費電力化が図られている。しかし、その一方で、製造プロセスの微細化及び動作電圧の低電圧化が進むにつれて、トランジスタのリーク電流が増加し、回路全体の消費電力の中に占めるリーク電流による消費電力の割合が無視できなくなってきた。
【０００３】
そこで、近年、半導体集積回路装置の内部におけるリーク電流を低減する有効な方法として、動作していない一部もしくは全ての内部回路への電源供給そのものを停止させるパワーゲーティングと呼ばれる手法が提案されている（例えば、特許文献１参照）。具体的には、図１３に示すように、内部回路１１０の電源端子と電源との間に電源遮断回路１２０が挿入接続され、その電源遮断回路１２０が内部回路１１０への電源電圧の供給・遮断を制御する手法である。このような手法により、半導体集積回路装置内で使用しない回路への電源電圧の供給を内部回路ごとに遮断することができるため、リーク電流による消費電力を大幅に低減することができる。
【特許文献１】特開２００４−２０１２６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上述した電源遮断回路１２０が正常に機能していない場合には、内部回路１１０に対して電源電圧を所望のタイミングで供給・遮断することができないため、消費電力を低減できないだけではなく、内部回路１１０が所定の機能を発揮できなくなってしまう。そのため、この電源遮断回路１２０が正常に機能しているか否かを予め試験する必要がある。
【０００５】
このような試験方法としては、図１３に示すように、内部回路１１０と電源遮断回路１２０との間のノードＡ（仮想電源）を電源パッド１３０に接続し、その電源パッド１３０を介して上記ノードＡの電圧（仮想電源電圧）ＶＤ１を外部から測定することが考えられる。しかしながら、この回路の場合には、仮想電源から半導体集積回路の周辺に配置されている電源パッド１３０まで、配線幅の広い電源配線ＷＰを引き回す必要がある。そのため、配線領域が増大し、結果として他の配線を配置するための領域の減少や配線自由度の低下につながるという問題がある。
【０００６】
本発明は上記問題点を解決するためになされたものであって、その目的は、配線領域の増大を抑制しつつも、電源遮断回路が正常に機能しているかを試験することのできる半導体集積回路装置及び半導体集積回路装置の試験方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１，７に記載の発明は、電源電圧が供給される内部回路と、前記内部回路と前記電源電圧を供給する電源との間に接続され、前記内部回路への前記電源電圧の供給・遮断を電源遮断制御信号に応じて制御する電源遮断回路と、を備えた半導体集積回路装置において、前記電源遮断回路の動作を試験する動作試験時に、前記内部回路と前記電源遮断回路との間の接続点の仮想電源電圧あるいは仮想電源電流に基づいて、前記電源遮断回路が正常に機能しているか否かを示す判定信号を生成し、その生成した判定信号を出力パッドに出力する動作判定回路を備える。
【０００８】
また、請求項２に記載の発明は、前記各内部回路と前記各電源遮断回路との間の接続点の仮想電源電圧あるいは仮想電源電流に基づいて、前記各電源遮断回路が正常に機能しているか否かを示す判定信号を生成する複数の動作判定回路と、前記各動作判定回路から入力される複数の判定信号のいずれか１つの判定信号を選択し、該選択した判定信号を出力パッドに出力する選択回路と、を備える。
【０００９】
これらの構成によれば、動作判定回路において、内部回路と電源遮断回路との間の接続点の仮想電源電圧あるいは仮想電源電流、すなわち内部回路に供給される電圧（電流）に基づいて、電源遮断回路が正常に機能しているか否かを示す判定信号が生成される。従って、出力パッドを介してこの判定信号を検出することにより、電源遮断回路が正常に機能しているかを試験することができる。また、動作判定回路（選択回路）から出力パッドに上記判定信号が出力される。これにより、動作判定回路から出力パッドまでの配線を、電源配線よりも配線幅の狭い信号配線にすることができる。従って、内部回路と電源遮断回路との間の接続点から電源パッドまでの配線が電源配線にて形成される場合に比べて、配線領域の増大を抑制することができる。
【００１０】
さらに、請求項２に記載の構成によれば、複数の動作判定回路から出力される複数の判定信号が選択回路にて選択されて出力パッドに出力される。これにより、電源遮断回路の動作試験のために設けられる出力パッドを共通化することができるため、複数の電源遮断回路が設けられる場合であっても、出力パッド数の増大を好適に抑制することができる。
【００１１】
請求項３に記載の発明は、前記動作判定回路は、前記電源遮断回路が前記内部回路に前記電源電圧を供給する電源通電動作のときに第１基準電圧を生成し、前記電源遮断回路が前記内部回路への前記電源電圧の供給を遮断する電源遮断動作のときに第２基準電圧を生成する基準電圧生成回路と、前記基準電圧生成回路からの前記第１基準電圧あるいは前記第２基準電圧と、仮想電源電圧とを比較し、前記判定信号を生成する比較回路と、を含む。
【００１２】
この構成によれば、比較回路において、基準電圧と仮想電源電圧とが比較される。これにより、仮想電源電圧が所望の電圧であるかを判定することができる。このとき、電源遮断回路が正常に機能していない場合には、所望の電圧レベルの仮想電源電圧が得られないため、上記判定結果、すなわち比較回路にて生成される判定信号を検出することにより、電源遮断回路が正常に機能しているかを判定することができる。さらに、上記構成では、基準電圧生成回路において、電源遮断回路の電源通電動作が正常に機能している場合の仮想電源電圧に対応する第１基準電圧と、電源遮断回路の電源遮断動作が正常に機能している場合の仮想電源電圧に対応する第２基準電圧とが生成される。そして、電源通電動作における試験時に、そのときの仮想電源電圧と第１基準電圧が比較されるとともに、電源遮断動作における試験時に、そのときの仮想電源電圧と第２基準電圧が比較される。これにより、電源遮断回路の電源通電動作と電源遮断動作との双方について、それらの動作が正常に機能しているかを確実に試験することができる。
【００１３】
請求項４に記載の発明は、前記基準電圧生成回路は、直列に接続された可変抵抗によって、高電位電源と低電位電源との電位差を分圧した分圧電圧を、前記第１基準電圧あるいは前記第２基準電圧として生成する分圧回路を含み、前記分圧回路は、前記電源遮断制御信号に応じて前記可変抵抗の抵抗値を変更することで、前記分圧電圧として前記第１基準電圧及び前記第２基準電圧を切り替えて生成する。
【００１４】
この構成によれば、可変抵抗の抵抗値を変更するという簡便な構成により、電源遮断回路の電源通電動作及び電源遮断動作についての試験時に使用する第１基準電圧及び第２基準電圧の双方を生成することができる。また、これら可変抵抗の抵抗値が、電源遮断回路の動作を制御する電源遮断制御信号によって変更される。このように元々存在する電源遮断制御信号を、第１及び第２基準電圧の生成を切り替えるための制御信号として共用したため、制御信号数の増大を好適に抑制することができる。なお、分圧回路に供給される高電位電源（電圧）及び低電位電源（電圧）は、内部回路に供給される高電位電源電圧及び低電位電源電圧と同一のものであっても、異なるものであってもよい。
【００１５】
請求項５に記載の発明は、前記動作判定回路は、前記仮想電源電圧を、前記比較回路の感度に応じた比較電圧に変換する電圧シフト回路を含み、前記比較回路は、前記基準電圧生成回路からの前記第１基準電圧あるいは前記第２基準電圧と、前記電圧シフト回路からの前記比較電圧とを比較し、前記判定信号を生成する。
【００１６】
この構成によれば、電圧シフト回路において、仮想電源電圧が比較回路の感度に応じた比較電圧に変換される。これにより、比較回路における比較電圧と基準電圧との比較動作をより確実に行うことができる。
【００１７】
請求項６に記載の発明は、前記電源遮断回路は、前記内部回路に供給される第１電源電圧及び第２電源電圧のうち前記第１電源電圧の前記内部回路への供給・遮断を制御する回路であって、前記電圧シフト回路は、直列に接続された可変抵抗によって、前記仮想電源電圧と前記第２電源電圧との電位差を分圧した分圧電圧を前記比較電圧として生成する分圧回路を含み、前記動作判定回路は、前記電源遮断回路の前記電源遮断動作の開始に応じて試験制御信号を生成する制御回路を含み、前記分圧回路は、前記電源遮断制御信号に応じて前記可変抵抗を前記比較電圧を生成するための抵抗値に設定するとともに、前記制御回路からの試験制御信号に応じて前記可変抵抗の抵抗値を前記内部回路内の抵抗成分の抵抗値よりも低く設定する。
【００１８】
この構成によれば、電源遮断回路を電源遮断動作させるための電源遮断制御信号に基づいて制御回路が出力する試験制御信号に応じて、電圧シフト回路内の分圧回路の可変抵抗の抵抗値が内部回路内の抵抗成分の抵抗値よりも低く設定される。これにより、内部回路と電源遮断回路との間の接続点の仮想電源から第２電源への低抵抗による放電経路を形成することができる。すなわち、可変抵抗を低抵抗に設定することにより、電源遮断動作の開始時に上記分圧回路を放電回路として機能させることができる。その結果、内部回路内の容量成分に充電された電荷を、放電回路として機能する分圧回路を介して速やかに放電させることができる。従って、電源遮断動作に移行後、速やかに動作試験を実施することができ、試験時間を短縮することができる。
【発明の効果】
【００１９】
以上説明したように、本発明によれば、配線領域の増大を抑制しつつも、電源遮断回路が正常に機能しているかを試験することのできる半導体集積回路装置及び半導体集積回路装置の試験方法を提供することができる。
【発明を実施するための最良の形態】
【００２０】
（第１実施形態）
以下、本発明を具体化した一実施形態を図１〜図６に従って説明する。
図１に示すように、半導体集積回路装置は、高電位電源電圧ＶＤＤ及び低電位電源電圧ＶＳＳが供給される内部回路１０を備えている。内部回路１０は、例えばロジック回路、メモリ回路又はロジック回路とメモリ回路とが組み合わされた回路等により構成され、所定の機能を発揮する回路である。この内部回路１０の高電位側電源端子と高電位電源ＶＤＤとの間には、電源遮断回路２０が挿入接続されている。
【００２１】
電源遮断回路２０は、例えばＰチャネルＭＯＳトランジスタ等により構成される。電源遮断回路２０は、外部から入力される電源遮断制御信号ＭＳに応じて、内部回路１０への高電位電源電圧ＶＤＤの供給・遮断を制御する。詳述すると、電源遮断回路２０は、例えば論理ローレベル（Ｌレベル）の電源遮断制御信号ＭＳに応じて高電位電源電圧ＶＤＤを内部回路１０に供給する（電源通電動作）。また、電源遮断回路２０は、例えば論理ハイレベル（Ｈレベル）の電源遮断制御信号ＭＳに応じて内部回路１０への高電位電源電圧ＶＤＤの供給を遮断する（電源遮断動作）。
【００２２】
ここで、この電源遮断回路２０が正常に機能しない場合には、内部回路１０に対して高電位電源電圧ＶＤＤを所望のタイミングで供給・遮断することができないため、消費電力を低減できないだけではなく、内部回路１０が所定の機能を発揮できなくなってしまうことは前述した。
【００２３】
そこで、本実施形態では、電源遮断回路２０の電源通電動作及び電源遮断動作が正常に機能しているか否かを試験するために、半導体チップ上に動作判定回路３０を設けるようにした。すなわち、動作判定回路３０は、テストモード時において、電源遮断回路２０の電源通電動作が正常に機能しているかを判定するための電源通電試験と、電源遮断回路２０の電源遮断動作が正常に機能しているかを判定するための電源遮断試験とを行うための回路である。この動作判定回路３０は、電圧シフト回路４０と、基準電圧生成回路５０と、電圧比較回路６０と、試験用制御回路７０とを備える。
【００２４】
電圧シフト回路４０は、内部回路１０と電源遮断回路２０との間のノードＡ（仮想電源）に接続されている。電圧シフト回路４０には、外部から電源遮断制御信号ＭＳが入力されるとともに、試験用制御回路７０から試験制御信号ＴＳ及びテストモード信号ＴＭが入力される。この電圧シフト回路４０は、テストモード時に入力される所定論理レベル（例えば、Ｈレベル）のテストモード信号ＴＭに応じて活性化される。そして、活性化された電圧シフト回路４０は、電源遮断制御信号ＭＳに基づいて、ノードＡの電圧（仮想電源電圧）ＶＤ１を電圧比較回路６０の感度に応じた比較電圧Ｖｎに変換する。また、電圧シフト回路４０は、試験制御信号ＴＳに応じて放電回路としても機能するようになっている。
【００２５】
基準電圧生成回路５０には、外部から電源遮断制御信号ＭＳが入力されるとともに、試験用制御回路７０からテストモード信号ＴＭが入力される。この基準電圧生成回路５０は、テストモード時に入力されるＨレベルのテストモード信号ＴＭに応じて活性化される。そして、活性化された基準電圧生成回路５０は、電源遮断制御信号ＭＳに応じて高電位基準電圧ＶＲＨ及び低電位基準電圧ＶＲＬを切り替えて生成する。詳述すると、基準電圧生成回路５０は、Ｌレベルの電源遮断制御信号ＭＳに応じて高電位基準電圧ＶＲＨ（第１基準電圧）を生成するとともに、Ｈレベルの電源遮断制御信号ＭＳに応じて低電位基準電圧ＶＲＬ（第２基準電圧）を生成する。ここで、高電位基準電圧ＶＲＨは、Ｌレベルの電源遮断制御信号ＭＳに応じて電源遮断回路２０が正常に電源通電動作したときに、電圧シフト回路４０にて生成される比較電圧Ｖｎよりも低い電圧値に設定されている。また、低電位基準電圧ＶＲＬは、Ｈレベルの電源遮断制御信号ＭＳに応じて電源遮断回路２０が正常に電源遮断動作したときに、電圧シフト回路４０にて生成される比較電圧Ｖｎよりも高い電圧値に設定されている。
【００２６】
電圧比較回路６０は、電圧シフト回路４０からの比較電圧Ｖｎと、基準電圧生成回路５０からの基準電圧ＶＲ（高電位基準電圧ＶＲＨあるいは低電位基準電圧ＶＲＬ）とを比較し、その比較結果に応じてＨレベルまたはＬレベルの判定信号ＪＳを生成する。電圧比較回路６０は、生成した判定信号ＪＳを、信号配線ＷＳ及び入出力回路（図示略）を介して出力パッド７５に出力する。
【００２７】
試験用制御回路７０は、上記テストモード信号ＴＭを電圧シフト回路４０及び基準電圧生成回路５０に出力する。試験用制御回路７０は、外部から入力されるＨレベルの電源遮断制御信号ＭＳに応じて、上記試験制御信号ＴＳを生成し、その試験制御信号ＴＳを電圧シフト回路４０に出力する。
【００２８】
次に、動作判定回路３０を構成する各回路４０，５０の内部構成について図２に従って説明する。
図２に示すように、電圧シフト回路４０は、第１分圧回路４１と第１スイッチＳＷ１とを備えている。第１分圧回路４１は、ノードＡと低電位電源ＶＳＳとの間に直列接続された複数（本実施形態では２つ）の第１及び第２可変抵抗ＶＲ１，ＶＲ２から構成されている。これら第１可変抵抗ＶＲ１と第２可変抵抗ＶＲ２との間のノードＢは、電圧比較回路６０の非反転入力端子に接続されている。従って、第１分圧回路４１は、第１可変抵抗ＶＲ１と第２可変抵抗ＶＲ２との抵抗値比に応じて、仮想電源電圧ＶＤ１と低電位電源電圧ＶＳＳとの電位差を分圧した比較電圧Ｖｎ（分圧電圧）を生成して電圧比較回路６０に出力する。
【００２９】
ここで、第１及び第２可変抵抗ＶＲ１，ＶＲ２の抵抗値は、上記電源遮断制御信号ＭＳ及び上記試験制御信号ＴＳに基づいてそれぞれ設定される。これら第１及び第２可変抵抗ＶＲ１，ＶＲ２は、例えば図３に示すように、並列に接続され、互いに異なる抵抗値を持つ複数の抵抗Ｒ１〜Ｒｎと、それら各抵抗Ｒ１〜Ｒｎに直列に接続されたスイッチＳ１〜Ｓｎとから構成される。このような第１及び第２可変抵抗ＶＲ１，ＶＲ２は、電源遮断制御信号ＭＳに基づいてスイッチＳ１〜Ｓｎのうちの所望のスイッチがオンされることによって、所望の抵抗値、すなわち仮想電源電圧ＶＤ１を比較電圧Ｖｎに変換させるための抵抗値に設定される。
【００３０】
一方、これら第１及び第２可変抵抗ＶＲ１，ＶＲ２は、試験制御信号ＴＳに基づいてスイッチＳ１〜Ｓｎのうちの所望のスイッチがオンされることによって、電圧シフト回路４０が放電回路として動作するための抵抗値に設定される。ここで、第１及び第２可変抵抗ＶＲ１，ＶＲ２を、このような抵抗値に設定する理由について以下に説明する。
【００３１】
まず、内部回路１０をモデル化すると、図４に示すように、抵抗成分Ｒｍと容量成分Ｃｍとによって表現される。このような内部回路１０に高電位電源電圧ＶＤＤが供給されている間には、内部回路１０の容量成分Ｃｍに電荷が充電される。そのため、内部回路１０に高電位電源電圧ＶＤＤが供給されている状態から電源遮断状態に切り替わっても、容量成分Ｃｍに充電された電荷が完全に放電されるまでは、ノードＡの電圧（仮想電源電圧）ＶＤ１を正確に測定することができない。従って、電源遮断回路２０の電源遮断動作が正常に機能しているかを正確に判定することができない。このため、電源遮断動作についての電源遮断試験を行うためには、上記容量成分Ｃｍに充電された電荷を完全に放電する必要がある。しかしながら、通常、この放電には数ｍｓ〜数ｓという多大な時間がかかってしまうため、試験時間の増大につながり、ひいてはコストの増大につながるという問題がある。
【００３２】
そこで、本実施形態では、電源遮断状態に切り替わったときに上記試験制御信号ＴＳを生成し、その試験制御信号ＴＳに基づいて上記電圧シフト回路４０を放電回路として動作させるように第１及び第２可変抵抗ＶＲ１，ＶＲ２の抵抗値を設定するようにした。すなわち、電源遮断状態に切り替わったときに、第１及び第２可変抵抗ＶＲ１，ＶＲ２の抵抗値を、内部回路１０内の抵抗成分Ｒｍの抵抗値よりも十分低く設定することで、ノードＡから低電位電源ＶＳＳへの低抵抗による放電経路を形成するようにした。これにより、上記容量成分Ｃｍに充電された電荷を、第１及び第２可変抵抗ＶＲ１，ＶＲ２を介して低電位電源ＶＳＳに迅速に放電させることができる。
【００３３】
また、図２に示すように、第２可変抵抗ＶＲ２と低電位電源ＶＳＳとの間には、第１スイッチＳＷ１が挿入接続されている。この第１スイッチＳＷ１は、上記試験用制御回路７０から入力されるテストモード信号ＴＭによりオンオフされる。このオンオフされた第１スイッチＳＷ１により第２可変抵抗ＶＲ２（第１分圧回路４１）と低電位電源ＶＳＳとの間が接離される。すなわち、テストモード時に入力されるＨレベルのテストモード信号ＴＭに応じて第１スイッチＳＷ１がオンされ、第１分圧回路４１と低電位電源ＶＳＳとが接続される。また、テストモード時以外に入力されるＬレベルのテストモード信号ＴＭに応じて第１スイッチＳＷ１がオフされ、第１分圧回路４１と低電位電源ＶＳＳとが切り離される。従って、テストモード時以外において、電圧シフト回路４０におけるリーク電流の発生を抑制することができる。
【００３４】
基準電圧生成回路５０は、第２分圧回路５１と第２スイッチＳＷ２とを備えている。第２分圧回路５１は、高電位電源ＶＤＤと低電位電源ＶＳＳとの間に直列接続された複数（本実施形態では２つ）の第３及び第４可変抵抗ＶＲ３，ＶＲ４から構成されている。これら第３可変抵抗ＶＲ３と第４可変抵抗ＶＲ４との間のノードＣは、電圧比較回路６０の反転入力端子に接続されている。従って、第２分圧回路５１は、第３可変抵抗ＶＲ３と第４可変抵抗ＶＲ４との抵抗値比に応じて、高電位電源電圧ＶＤＤと低電位電源電圧ＶＳＳとの電位差を分圧した基準電圧ＶＲ（分圧電圧）を生成して電圧比較回路６０に出力する。
【００３５】
ここで、第３及び第４可変抵抗ＶＲ３，ＶＲ４の抵抗値は、上記電源遮断制御信号ＭＳに基づいて設定される。詳述すると、第３及び第４可変抵抗ＶＲ３，ＶＲ４は、Ｌレベルの電源遮断制御信号ＭＳに応じて、基準電圧ＶＲとして高電位基準電圧ＶＲＨを生成するための抵抗値に設定される。また、第３及び第４可変抵抗ＶＲ３，ＶＲ４は、Ｈレベルの電源遮断制御信号ＭＳに応じて、基準電圧ＶＲとして低電位基準電圧ＶＲＬを生成するための抵抗値に設定される。なお、これら第３及び第４可変抵抗ＶＲ３，ＶＲ４は、上記第１及び第２可変抵抗ＶＲ１，ＶＲ２と略同様に構成される。但し、試験用制御回路７０からの試験制御信号ＴＳが入力されない点については異なる。
【００３６】
また、第４可変抵抗ＶＲ４と低電位電源ＶＳＳとの間には、第２スイッチＳＷ２が挿入接続されている。この第２スイッチＳＷ２は、第１スイッチＳＷ１と同様に、試験用制御回路７０から入力されるテストモード信号ＴＭによりオンオフされ、第４可変抵抗ＶＲ４（第２分圧回路５１）と低電位電源ＶＳＳとの間を接離する。
【００３７】
電圧比較回路６０は、その非反転入力端子に比較電圧Ｖｎが入力され、反転入力端子に基準電圧ＶＲが入力される。電圧比較回路６０は、比較電圧Ｖｎが基準電圧ＶＲよりも高いときにＨレベルの判定信号ＪＳを出力し、比較電圧Ｖｎが基準電圧ＶＲよりも低いときにＬレベルの判定信号ＪＳを出力する。従って、電源遮断回路２０の電源通電動作についての電源通電試験では、比較電圧Ｖｎが高電位基準電圧ＶＲＨよりも高く、Ｈレベルの判定信号ＪＳが出力されたときにその機能が正常であると判定される。一方、電源遮断回路２０の電源遮断動作についての電源遮断試験では、比較電圧Ｖｎが低電位基準電圧ＶＲＬよりも低く、Ｌレベルの判定信号ＪＳが出力されたときにその機能が正常であると判定される。
【００３８】
次に、このように構成された動作判定回路３０のテストモード時における電源通電試験及び電源遮断試験について図５及び図６に従って説明する。
はじめに、電源遮断回路２０の電源通電動作が正常に機能しているかを判定するための電源通電試験について図５に従って説明する。
【００３９】
まず、テストモードを示すＨレベルのテストモード信号ＴＭが第１及び第２スイッチＳＷ１，ＳＷ２に入力され、それらスイッチＳＷ１，ＳＷ２がオンされる。すなわち、電圧シフト回路４０及び基準電圧生成回路５０が活性化される（ステップＳ１）。次に、電源遮断回路２０等にＬレベルの電源遮断制御信号ＭＳが入力される（ステップＳ２）。
【００４０】
続いて、上記Ｌレベルの電源遮断制御信号ＭＳに基づいて、第１〜第４可変抵抗ＶＲ１〜ＶＲ４の抵抗値が設定される（ステップＳ３）。詳述すると、第１及び第２可変抵抗ＶＲ１，ＶＲ２については、仮想電源電圧ＶＤ１を比較電圧Ｖｎに変換させるための抵抗値であって、且つ第２可変抵抗ＶＲ２の抵抗値が図４に示す内部回路１０の抵抗成分Ｒｍの抵抗値よりも十分に大きくなるように設定される。また、第３及び第４可変抵抗ＶＲ３，ＶＲ４は、基準電圧ＶＲとして高電位基準電圧ＶＲＨを生成するための抵抗値に設定される。
【００４１】
第１〜第４可変抵抗ＶＲ１〜ＶＲ４の抵抗値が設定されると、電圧比較回路６０は、電圧シフト回路４０から入力される比較電圧Ｖｎと、基準電圧生成回路５０から入力される高電位基準電圧ＶＲＨとを比較し、その比較結果に応じた判定信号ＪＳを生成する。そして、この電圧比較回路６０から出力される判定信号ＪＳを出力パッド７５を介して検出し、その判定信号ＪＳの論理レベルに応じて、電源遮断回路２０の電源通電動作が正常に機能しているか否かが判定される（ステップＳ４）。すなわち、電源遮断回路２０の電源通電動作が正常に機能している場合には、電圧シフト回路４０にて生成される比較電圧Ｖｎが高電位基準電圧ＶＲＨよりも高くなる。従って、比較電圧Ｖｎが高電位基準電圧ＶＲＨよりも高いときに電圧比較回路６０から出力されるＨレベルの判定信号ＪＳが検出されると、電源遮断回路２０の電源通電動作が正常に機能していると判定される。反対に、Ｌレベルの判定信号ＪＳが検出された場合には、電源遮断回路２０の電源通電動作が異常であると判定される。
【００４２】
次に、電源遮断回路２０の電源遮断動作が正常に機能しているかを判定するための電源遮断試験について図６に従って説明する。
まず、テストモードを示すＨレベルのテストモード信号ＴＭが第１及び第２スイッチＳＷ１，ＳＷ２に入力され、それらスイッチＳＷ１，ＳＷ２がオンされる。すなわち、電圧シフト回路４０及び基準電圧生成回路５０が活性化される（ステップＳ１１）。次に、電源遮断回路２０等にＨレベルの電源遮断制御信号ＭＳが入力される（ステップＳ１２）。
【００４３】
続いて、上記Ｈレベルの電源遮断制御信号ＭＳが出力された直後に、試験用制御回路７０から試験制御信号ＴＳが出力される。この試験制御信号ＴＳに基づいて、第１及び第２可変抵抗ＶＲ１，ＶＲ２の抵抗値が、図４に示す内部回路１０の抵抗成分Ｒｍの抵抗値よりも十分低く（ＶＲ１<<Ｒｍ、ＶＲ２<<Ｒｍ）なるように設定される（ステップＳ１３）。これにより、ノードＡから低電位電源ＶＳＳへの低抵抗による放電経路が形成されるため、電源遮断回路２０により高電位電源ＶＤＤが正常に遮断された場合には、内部回路１０の容量成分に蓄積された電荷がそれら可変抵抗ＶＲ１，ＶＲ２を介して速やかに低電位電源ＶＳＳに放電される。
【００４４】
次に、上記Ｈレベルの電源遮断制御信号ＭＳに基づいて、第１〜第４可変抵抗ＶＲ１〜ＶＲ４の抵抗値が設定される（ステップＳ１４）。詳述すると、第１及び第２可変抵抗ＶＲ１，ＶＲ２については、仮想電源電圧ＶＤ１を比較電圧Ｖｎに変換させるための抵抗値であって、且つ第２可変抵抗ＶＲ２の抵抗値が図４に示す内部回路１０の抵抗成分Ｒｍの抵抗値よりも十分に大きくなるように設定される。また、第３及び第４可変抵抗ＶＲ３，ＶＲ４は、低電位基準電圧ＶＲＬを生成するための抵抗値に設定される。
【００４５】
第１〜第４可変抵抗ＶＲ１〜ＶＲ４の抵抗値が設定されると、電圧比較回路６０は、電圧シフト回路４０から入力される比較電圧Ｖｎと、基準電圧生成回路５０から入力される低電位基準電圧ＶＲＬとを比較し、その比較結果に応じた判定信号ＪＳを生成する。そして、この電圧比較回路６０から出力される判定信号ＪＳを出力パッド７５を介して検出し、その判定信号ＪＳの論理レベルに応じて、電源遮断回路２０の電源遮断動作が正常に機能しているか否かが判定される（ステップＳ１５）。すなわち、電源遮断回路２０の電源遮断動作が正常に機能している場合には、電圧シフト回路４０にて生成される比較電圧Ｖｎが低電位基準電圧ＶＲＬよりも低くなる。従って、比較電圧Ｖｎが低電位基準電圧ＶＲＬよりも低いときに電圧比較回路６０から出力されるＬレベルの判定信号ＪＳが検出されると、電源遮断回路２０の電源遮断動作が正常に機能していると判定される。反対に、Ｈレベルの判定信号ＪＳが検出された場合には、電源遮断回路２０の電源遮断動作が異常であると判定される。
【００４６】
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）電源遮断回路２０が正常に機能しているかを示す判定信号ＪＳを生成する動作判定回路３０を設けるようにした。従って、出力パッド７５を介してこの判定信号ＪＳを検出することにより、電源遮断回路２０が正常に機能しているかを試験することができる。また、動作判定回路３０から出力パッド７５に上記判定信号ＪＳを出力するようにした。これにより、動作判定回路３０から出力パッド７５までの配線を、電源配線ＷＰよりも配線幅の狭い信号配線ＷＳにすることができる。従って、内部回路１１０と電源遮断回路１２０との間のノードＡから電源パッド１３０までの配線が電源配線ＷＰにて形成される場合（図１３参照）に比べて、配線領域の増大を抑制することができる。
【００４７】
さらに、動作判定回路３０（電圧比較回路６０）の出力端子を入出力回路（図示略）を介して出力パッド７５に接続するようにしたため、ノードＡ（仮想電源）と電源パッド１３０とが直接接続される場合（図１３参照）に比べて、静電気放電（ＥＳＤ：Electro Static Discharge）に対する耐性を向上させることができる。
【００４８】
（２）電源通電試験では、仮想電源電圧ＶＤ１に基づいて生成される比較電圧Ｖｎと高電位基準電圧ＶＲＨとを比較し、電源遮断試験では、比較電圧Ｖｎと低電位基準電圧ＶＲＬとを比較することにより、判定信号ＪＳを生成するようにした。このように動作状態に応じた基準電圧ＶＲと比較電圧Ｖｎとを比較することによって、電源遮断回路２０の電源通電動作と電源遮断動作との双方について、それらの動作が正常に機能しているかを確実に試験することができる。
【００４９】
（３）基準電圧生成回路５０は、電源遮断回路２０の電源通電動作及び電源遮断動作を切り替え制御する電源遮断制御信号ＭＳに応じて、高電位基準電圧ＶＲＨ及び低電位基準電圧ＶＲＬを切り替えて生成するようにした。このように元々存在する電源遮断制御信号ＭＳを、基準電圧ＶＲの切り替えのための制御信号として共用するようにしたため、制御信号数の増大を抑制することができる。
【００５０】
（４）電源遮断試験において、Ｈレベルの電源遮断制御信号ＭＳに基づいて試験用制御回路７０にて生成される試験制御信号ＴＳに応じて、電圧シフト回路４０を放電回路として機能させるようにした。これにより、電源遮断回路２０の電源遮断動作の開始後に、内部回路１０内の容量成分Ｃｍに充電された電荷を、放電回路として機能する電圧シフト回路４０（第１及び第２可変抵抗ＶＲ１，ＶＲ２）を介して速やかに放電させることができる。従って、電源遮断動作に移行後、速やかに電圧比較回路６０における比較動作を実施することができ、試験時間を短縮することができる。
【００５１】
（５）電圧シフト回路４０及び基準電圧生成回路５０に、テストモード時以外にオフされる第１及び第２スイッチＳＷ１，ＳＷ２を設けるようにした。これにより、テストモード時以外において、電圧シフト回路４０及び基準電圧生成回路５０におけるリーク電流の発生を抑制することができる。従って、電圧シフト回路４０及び基準電圧生成回路５０による無駄な消費電力を低減することができる。
【００５２】
（第２実施形態）
以下、本発明を具体化した第２実施形態を図７に従って説明する。先の図１〜図６に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
【００５３】
図７に示すように、半導体集積回路装置は、第１高電位電源電圧ＶＤＤ１及び低電位電源電圧ＶＳＳが供給される第１内部回路１０ａと、第２高電位電源電圧ＶＤＤ２及び低電位電源電圧ＶＳＳが供給される第２内部回路１０ｂとを備えている。
【００５４】
第１内部回路１０ａの高電位側電源端子と第１高電位電源電圧ＶＤＤ１との間には、電源遮断回路２０ａが挿入接続されている。これら第１内部回路１０ａと電源遮断回路２０ａとの間のノードＡ１には、電圧シフト回路４０ａが接続されている。そして、電圧シフト回路４０ａには、ノードＡ１の電圧（第１仮想電源電圧）ＶＤ１が入力される。電圧比較回路６０ａは、電圧シフト回路４０ａからの比較電圧Ｖｎと、基準電圧生成回路５０ａからの基準電圧ＶＲとを比較し、その比較結果に応じた第１判定信号ＪＳ１を生成する。この電圧比較回路６０ａは、生成した第１判定信号ＪＳ１を選択回路８０に出力する。
【００５５】
一方、第２内部回路１０ｂの高電位側電源端子と第２高電位電源電圧ＶＤＤ２との間には、電源遮断回路２０ｂが挿入接続されている。これら第２内部回路１０ｂと電源遮断回路２０ｂとの間のノードＡ２には、電圧シフト回路４０ｂが接続されている。そして、電圧シフト回路４０ｂには、ノードＡ２の電圧（第２仮想電源電圧）ＶＤ２が入力される。電圧比較回路６０ｂは、電圧シフト回路４０ｂからの比較電圧Ｖｎと、基準電圧生成回路５０ｂからの基準電圧ＶＲとを比較し、その比較結果に応じた第２判定信号ＪＳ２を生成する。この電圧比較回路６０ｂは、生成した第２判定信号ＪＳ２を選択回路８０に出力する。
【００５６】
試験用制御回路７０は、電圧シフト回路４０ａ，４０ｂ及び基準電圧生成回路５０ａ，５０ｂにテストモード信号ＴＭを出力するとともに、電圧シフト回路４０ａ，４０ｂに試験制御信号ＴＳを出力する。また、試験用制御回路７０は選択信号ＳＳを選択回路８０に出力する。
【００５７】
選択回路８０は、試験用制御回路７０からの選択信号ＳＳに応じて、第１判定信号ＪＳ１及び第２判定信号ＪＳ２のいずれか一方の判定信号を選択する。選択回路８０は、その選択した判定信号を、信号配線ＷＳ及び入出力回路（図示略）を介して出力パッド７５に出力する。すなわち、選択回路８０は、電源遮断回路２０ａに対する電源通電試験及び電源遮断試験を行うときに第１判定信号ＪＳ１を選択するとともに、電源遮断回路２０ｂに対する電源通電試験及び電源遮断試験を行うときに第２判定信号ＪＳ２を選択する。
【００５８】
以上説明した実施形態によれば、第１実施形態の（１）〜（５）の作用効果に加えて以下の効果を奏する。
（６）複数の電圧比較回路６０ａ，６０ｂから入力される第１及び第２判定信号ＪＳ１，ＪＳ２のうちいずれか一方の判定信号を選択し、選択した判定信号を出力パッド７５に出力する選択回路８０を設けるようにした。これにより、複数の電源遮断回路２０ａ，２０ｂの動作試験のために設けられる出力パッドを共通化することができるため、出力パッド数の増大を好適に抑制することができる。
【００５９】
（７）異なる電源電圧（第１高電位電源電圧ＶＤＤ１あるいは第２高電位電源電圧ＶＤＤ２）が供給される内部回路１０ａ，１０ｂごとに動作判定回路を備えるようにした。これにより、各動作判定回路内の電圧シフト回路４０ａ，４０ｂ及び基準電圧生成回路５０ａ，５０ｂをそれぞれの電源電圧に応じた回路構成とすることができるため、確実に所望の基準電圧ＶＲを生成することができる。
【００６０】
（第３実施形態）
以下、本発明を具体化した第３実施形態を図８及び図９に従って説明する。この実施形態の半導体集積回路装置は、電流検出回路９０を追加した点が上記第１実施形態と異なっている。先の図１〜図７に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
【００６１】
図８に示すように、内部回路１０と電源遮断回路２０との間のノードＡに接続され、そのノードＡ（仮想電源ＶＤ１）に流れる仮想電源電流ＩＤ１を検出する電流検出回路９０が設けられている。この電流検出回路９０は、検出した仮想電源電流ＩＤ１の電流量に応じた電流検出信号ＤＳを出力パッド７６に出力する。このような電流検出回路９０の内部構成の一例を図９に示した。
【００６２】
図９に示すように、電流検出回路９０は、ノードＡと低電位電源ＶＳＳとの間に接続された抵抗Ｒｄを備えている。この抵抗Ｒｄの両端子は、電流増幅器９１の入力端子に接続されている。電流増幅器９１は、抵抗Ｒｄに流れる電流ＩＤ１、すなわち仮想電源電流を検出し、その電流量に応じた検出信号をＡ／Ｄ変換器９２に出力する。Ａ／Ｄ変換器９２は、上記検出信号をデジタル信号（電流検出信号ＤＳ）に変換して、その電流検出信号ＤＳを出力パッド７６に出力する。
【００６３】
以上説明した実施形態によれば、第１実施形態の（１）〜（５）の作用効果に加えて以下の効果を奏する。
（８）図１０（ａ）及び図１０（ｂ）に示すように、１つの電源（例えば、高電位電源ＶＤＤ）に対して複数（図１０では２つ）の内部回路１０ａ，１０ｂが接続される場合には、高電位電源ＶＤＤに流れる電流は各内部回路１０ａ，１０ｂに流れる電流の総和となる。そのため、特定の内部回路への高電位電源電圧ＶＤＤの供給が遮断された場合には、高電位電源ＶＤＤに流れる電流を測定したとしても、各内部回路のノードＡに流れる電流を予想することは困難である。従って、その仮想電源電流と高電位電源電圧ＶＤＤとを乗算することにより算出される各内部回路の消費電力を計算することも困難となる。
【００６４】
これに対して、本実施形態では、仮想電源（ノードＡ）に流れる仮想電源電流ＩＤ１を検出する電流検出回路９０を設けるようにした。これにより、特定の内部回路への高電位電源電圧ＶＤＤの供給が遮断された場合であっても、各内部回路の仮想電源電流を電流検出回路９０によって検出することができる。従って、その電流検出回路９０により検出された電流値を用いて、各内部回路の消費電力を容易に計算することができる。
【００６５】
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、ノードＡの電圧（仮想電源電圧）を検出し、その仮想電源電圧を基準電圧ＶＲと比較することにより、電源遮断回路２０が正常に機能しているかを判定するようにした。これに限らず、例えば、ノードＡに流れる電流（仮想電源電流）を検出し、その電流を基準電流と比較することにより、電源遮断回路２０が正常に機能しているかを判定するようにしてもよい。
【００６６】
・上記各実施形態では、内部回路１０の高電位側電源端子と高電位電源ＶＤＤとの間に電源遮断回路２０を挿入接続するようにした。これに限らず、例えば図１１に示すように、内部回路１０の低電位側電源端子と低電位電源ＶＳＳとの間に電源遮断回路２０を挿入接続するようにしてもよい。なお、この場合の電源遮断回路２０は、例えばＮチャネルＭＯＳトランジスタなどにより構成される。あるいは、内部回路１０と高電位電源ＶＤＤとの間及び内部回路１０と低電位電源ＶＳＳとの間の双方に電源遮断回路を挿入接続するようにしてもよい。
【００６７】
・上記各実施形態における試験用制御回路７０から出力される試験制御信号ＴＳを省略するようにしてもよい。すなわち、この場合、電源遮断回路２０の電源遮断動作についての試験方法におけるステップＳ１３（図６参照）が省略される。
【００６８】
・上記各実施形態では、電圧シフト回路４０及び基準電圧生成回路５０の抵抗値の設定等を行う信号として、電源遮断回路２０の動作を制御する電源遮断制御信号ＭＳを利用するようにした。これに限らず、電圧シフト回路４０及び基準電圧生成回路５０に、電圧シフト回路４０及び基準電圧生成回路５０を制御するための専用の制御信号を入力するようにしてもよい。
【００６９】
・上記各実施形態では、電源遮断制御信号ＭＳが外部から入力されるようにしたが、電源遮断制御信号ＭＳを出力する回路を半導体チップ上に設けるようにしてもよい。
・上記各実施形態における試験用制御回路７０は、Ｈレベルの電源遮断制御信号ＭＳの入力に応じて試験制御信号ＴＳを生成するようにしたが、例えば電源遮断試験の開始や電源遮断回路２０の電源遮断動作の開始に応じて試験制御信号ＴＳを生成するようにしてもよい。
【００７０】
・上記各実施形態では、試験用制御回路７０が試験制御信号ＴＳ及びテストモード信号ＴＭを出力するようにしたが、これら試験制御信号ＴＳ及びテストモード信号ＴＭはそれぞれ外部から入力されるようにしてもよい。
【００７１】
・上記各実施形態における各可変抵抗ＶＲ１〜ＶＲ４の内部構成は、図３に示した構成に特に制限されない。例えば、各可変抵抗ＶＲ１〜ＶＲ４をＰチャネルＭＯＳトランジスタにより構成するようにしてもよい。この場合、制御素子（ゲート）に印加される電圧を変動させることにより抵抗値を変更させることができる。
【００７２】
・上記各実施形態における電圧シフト回路４０の内部構成は、図２に示した構成に特に制限されない。例えば、電圧シフト回路４０の第１スイッチＳＷ１を省略するようにしてもよい。この場合、例えばテストモード時以外に、可変抵抗ＶＲ１，ＶＲ２の抵抗値を内部回路１０の抵抗成分Ｒｍの抵抗値よりも十分高く設定し、ノードＡから低電位電源ＶＳＳに流れるリーク電流の発生を低減するようにしてもよい。あるいは、第１及び第２可変抵抗ＶＲ１，ＶＲ２を固定抵抗に変更するようにしてもよい。
【００７３】
・上記各実施形態における基準電圧生成回路５０の内部構成は、図２に示した構成に特に制限されない。例えば、基準電圧生成回路５０の第２スイッチＳＷ２を省略するようにしてもよい。なお、この基準電圧生成回路５０は、対応する内部回路１０への高電位電源電圧ＶＤＤの供給・遮断の切り替わりに応じて、高電位基準電圧ＶＲＨ及び低電位基準電圧ＶＲＬを切り替えて生成する回路であることが好ましい。
【００７４】
・上記各実施形態における基準電圧生成回路５０は、１つの第２分圧回路５１により、高電位基準電圧ＶＲＨと低電位基準電圧ＶＲＬを生成するようにした。これに限らず、例えば基準電圧生成回路５０を、高電位基準電圧ＶＲＨを生成する回路と、低電位基準電圧ＶＲＬを生成する回路とにより構成するようにしてもよい。
【００７５】
・上記各実施形態では、基準電圧生成回路５０に高電位電源電圧ＶＤＤ及び低電位電源電圧ＶＳＳを供給するようにしたが、例えば高電位電源電圧ＶＤＤ及び低電位電源電圧ＶＳＳとは異なる電源電圧を基準電圧生成回路５０に供給するようにしてもよい。
【００７６】
・上記各実施形態における電圧シフト回路４０を省略するようにしてもよい。なお、この場合、基準電圧生成回路５０にて生成される高電位基準電圧ＶＲＨあるいは低電位基準電圧ＶＲＬの電圧値を、電圧比較回路６０に入力される仮想電源電圧ＶＤ１に応じて設定することが好ましい。例えば、高電位基準電圧ＶＲＨは、Ｌレベルの電源遮断制御信号ＭＳに応じて電源遮断回路２０が正常に電源通電動作したときの仮想電源電圧ＶＤ１よりも低い電圧値に設定される。また、低電位基準電圧ＶＲＬは、Ｈレベルの電源遮断制御信号ＭＳに応じて電源遮断回路２０が正常に電源遮断動作したときの仮想電源電圧ＶＤ１よりも高い電圧値に設定される。
【００７７】
・上記第２実施形態における内部回路１０（第１及び第２内部回路１０ａ，１０ｂ）の数に特に制限はない。また、第１及び第２内部回路１０ａ，１０ｂには、それぞれ異なる高電位電源電圧ＶＤＤ１，ＶＤＤ２が供給されるようにしたが、同一の高電位電源電圧を供給するようにしてもよい。
【００７８】
・上記第２実施形態における選択回路８０は、試験用制御回路７０から入力される選択信号ＳＳに基づいて、第１及び第２判定信号ＪＳ１，ＪＳ２のいずれか一方を選択するようにした。これに限らず、例えば電源遮断回路２０ａ，２０ｂに入力される電源遮断制御信号ＭＳ１，ＭＳ２のいずれか一方を選択信号として利用するようにしてもよい。また、上記選択信号ＳＳは外部から入力されるようにしてもよい。
【００７９】
・上記第２実施形態では、複数の内部回路１０ａ，１０ｂに対して試験用制御回路７０を共通化するようにしたが、各内部回路ごとに試験用制御回路７０を設けるようにしてもよい。
【００８０】
・上記第２実施形態では、電圧比較回路６０ａ，６０ｂの判定信号ＪＳ１，ＪＳ２を選択回路８０で選択するようにした。これに限らず、例えば図１２に示すように、第１内部回路１０ａの仮想電源電圧ＶＤ１と第２内部回路１０ｂの仮想電源電圧ＶＤ２とを選択回路８５で選択するようにしてもよい。この構成によれば、選択回路８５により選択された仮想電源電圧ＶＤ１，ＶＤ２のいずれか一方が電圧シフト回路４０に入力される。これにより、複数（図１２では２つ）の電源遮断回路２０ａ，２０ｂに対して１つの動作判定回路３０（電圧シフト回路４０、基準電圧生成回路５０、電圧比較回路６０、試験用制御回路７０）を設けるのみで、それらの電源遮断回路２０ａ，２０ｂが正常に機能しているか否かを判定することができる。従って、回路面積を大幅に縮小することができる。
【００８１】
なお、この図１２の構成の場合、電圧シフト回路４０及び基準電圧生成回路５０は、電源遮断制御信号ＭＳ１，ＭＳ２及び選択信号ＳＳの組み合わせに応じて、それぞれの電源に対応する比較電圧Ｖｎ及び基準電圧ＶＲを生成するようになっている。
【００８２】
・上記第３実施形態における電流検出回路９０の内部構成は、図９に示した構成に特に制限されない。
・上記第３実施形態の電流検出回路９０を第２実施形態の半導体集積回路装置あるいは図１２の半導体集積回路装置に適用してもよい。なお、これらの場合、選択回路８０，８５に対応する電流検出回路９０のための選択回路を設ける必要がある。
【００８３】
以上の様々な実施の形態をまとめると、以下のようになる。
（付記１）
電源電圧が供給される内部回路と、前記内部回路と前記電源電圧を供給する電源との間に接続され、前記内部回路への前記電源電圧の供給・遮断を電源遮断制御信号に応じて制御する電源遮断回路と、を備えた半導体集積回路装置において、
前記電源遮断回路の動作を試験する動作試験時に、前記内部回路と前記電源遮断回路との間の接続点の仮想電源電圧あるいは仮想電源電流に基づいて、前記電源遮断回路が正常に機能しているか否かを示す判定信号を生成し、その生成した判定信号を出力パッドに出力する動作判定回路を備えることを特徴とする半導体集積回路装置。
（付記２）
それぞれ対応する電源電圧が供給される複数の内部回路と、前記各内部回路と前記対応する電源電圧を供給する電源との間に接続され、前記各内部回路への前記対応する電源電圧の供給・遮断を電源遮断制御信号に応じて制御する複数の電源遮断回路と、を備えた半導体集積回路装置において、
電源端子をそれぞれ有する複数の内部回路と、前記各内部回路の電源端子にそれぞれ対応する電源電圧を供給する単一あるいは複数の電源と、前記各内部回路の電源端子と前記電源との間に接続され、前記各内部回路への前記電源電圧の供給・遮断を電源遮断制御信号に応じて制御する複数の電源遮断回路と、を備えた半導体集積回路装置において、
前記各内部回路と前記各電源遮断回路との間の接続点の仮想電源電圧あるいは仮想電源電流に基づいて、前記各電源遮断回路が正常に機能しているか否かを示す判定信号を生成する複数の動作判定回路と、
前記各動作判定回路から入力される複数の判定信号のいずれか１つの判定信号を選択し、該選択した判定信号を出力パッドに出力する選択回路と、を備えることを特徴とする半導体集積回路装置。
（付記３）
前記動作判定回路は、
前記電源遮断回路が前記内部回路に前記電源電圧を供給する電源通電動作のときに第１基準電圧を生成し、前記電源遮断回路が前記内部回路への前記電源電圧の供給を遮断する電源遮断動作のときに第２基準電圧を生成する基準電圧生成回路と、
前記基準電圧生成回路からの前記第１基準電圧あるいは前記第２基準電圧と、仮想電源電圧とを比較し、前記判定信号を生成する比較回路と、
を含むことを特徴とする付記１又は２に記載の半導体集積回路装置。
（付記４）
前記基準電圧生成回路は、前記電源遮断制御信号に応じて、前記第１基準電圧及び前記第２基準電圧を切り替えて生成することを特徴とする付記３に記載の半導体集積回路装置。
（付記５）
前記基準電圧生成回路は、直列に接続された可変抵抗によって、高電位電源と低電位電源との電位差を分圧した分圧電圧を、前記第１基準電圧あるいは前記第２基準電圧として生成する分圧回路を含み、
前記分圧回路は、前記電源遮断制御信号に応じて前記可変抵抗の抵抗値を変更することで、前記分圧電圧として前記第１基準電圧及び前記第２基準電圧を切り替えて生成する、ことを特徴とする付記３又は４に記載の半導体集積回路装置。
（付記６）
前記動作判定回路は、前記仮想電源電圧を、前記比較回路の感度に応じた比較電圧に変換する電圧シフト回路を含み、
前記比較回路は、前記基準電圧生成回路からの前記第１基準電圧あるいは前記第２基準電圧と、前記電圧シフト回路からの前記比較電圧とを比較し、前記判定信号を生成することを特徴とする付記３〜５のいずれか１つに記載の半導体集積回路装置。
（付記７）
前記電源遮断回路は、前記内部回路に供給される第１電源電圧及び第２電源電圧のうち前記第１電源電圧の前記内部回路への供給・遮断を制御する回路であって、
前記電圧シフト回路は、直列に接続された可変抵抗によって、前記仮想電源電圧と前記第２電源電圧との電位差を分圧した分圧電圧を前記比較電圧として生成する分圧回路を含み、
前記動作判定回路は、前記電源遮断回路の前記電源遮断動作の開始に応じて試験制御信号を生成する制御回路を含み、
前記分圧回路は、前記電源遮断制御信号に応じて前記可変抵抗を前記比較電圧を生成するための抵抗値に設定するとともに、前記制御回路からの前記試験制御信号に応じて前記可変抵抗の抵抗値を前記内部回路内の抵抗成分の抵抗値よりも低く設定することを特徴とする付記６に記載の半導体集積回路装置。
（付記８）
前記電圧シフト回路及び前記基準電圧生成回路は、前記動作試験を行うテストモードを示すテストモード信号により活性化されることを特徴とする付記６又は７に記載の半導体集積回路装置。
（付記９）
前記内部回路と前記電源遮断回路との間の接続点に流れる前記仮想電源電流を検出する電流検出回路を備えることを特徴とする付記３〜８のいずれか１つに記載の半導体集積回路装置。
（付記１０）
電源端子をそれぞれ有する複数の内部回路と、前記各内部回路の電源端子にそれぞれ対応する電源電圧を供給する単一あるいは複数の電源と、前記各内部回路の電源端子と前記電源との間に接続され、前記各内部回路への前記電源電圧の供給・遮断を電源遮断制御信号に応じて制御する複数の電源遮断回路と、を備えた半導体集積回路装置において、
前記各内部回路と前記各電源遮断回路との間の接続点の仮想電源電圧あるいは仮想電源電流が入力され、その複数の仮想電源電圧のいずれか１つの仮想電源電圧あるいは複数の仮想電源電流のいずれか１つの仮想電源電流を選択する選択回路と、
前記選択回路により選択された仮想電源電圧あるいは仮想電源電流に基づいて、対応する前記電源遮断回路が正常に機能しているか否かを示す判定信号を生成し、その生成した判定信号を出力パッドに出力する動作判定回路と、を備えることを特徴とする半導体集積回路装置。
（付記１１）
電源電圧が供給される内部回路と、前記内部回路と前記電源電圧を供給する電源との間に接続され、前記内部回路に前記電源電圧を供給する電源通電動作と前記内部回路への前記電源電圧の供給を遮断する電源遮断動作とを電源遮断制御信号に応じて切り替えて実行する電源遮断回路と、前記内部回路と前記電源遮断回路との間の接続点の仮想電源電圧に基づいて、前記電源遮断回路の電源通電動作及び電源遮断動作が正常に機能しているか否かを示す判定信号を生成して出力パッドに出力する動作判定回路と、を備えた半導体集積回路装置の試験方法であって、
前記動作判定回路は、
前記電源遮断回路の前記電源通電動作についての試験時に、前記電源遮断回路の前記電源通電動作の開始に応じて第１基準電圧を生成し、該第１基準電圧と前記仮想電源電圧とを比較して前記判定信号を生成するとともに、
前記電源遮断回路の前記電源遮断動作についての試験時に、前記電源遮断回路の前記電源遮断動作の開始に応じて第２基準電圧を生成し、該第２基準電圧と前記仮想電源電圧とを比較して前記判定信号を生成することを特徴とする半導体集積回路装置の試験方法。
（付記１２）
前記動作判定回路は、
前記電源遮断動作の試験において、前記電源遮断回路を前記電源遮断動作させるための前記電源遮断制御信号に応じて試験制御信号を生成し、該試験制御信号に応じて前記内部回路の容量成分に充電された電荷を放電させる、前記内部回路の抵抗成分よりも低抵抗の放電経路を形成する、ことを特徴とする付記１１に記載の半導体集積回路装置の試験方法。
【図面の簡単な説明】
【００８４】
【図１】第１実施形態の半導体集積回路装置を示すブロック図。
【図２】電圧シフト回路及び基準電圧生成回路の内部構成例を示す回路図。
【図３】可変抵抗の内部構成例を示す回路図。
【図４】モデル化した内部回路を示す説明図。
【図５】電源通電動作についての試験方法を示すフローチャート。
【図６】電源遮断動作についての試験方法を示すフローチャート。
【図７】第２実施形態の半導体集積回路装置を示すブロック図。
【図８】第３実施形態の半導体集積回路装置を示すブロック図。
【図９】電流検出回路の内部構成例を示す回路図。
【図１０】（ａ）、（ｂ）は、それぞれ複数の内部回路を備える半導体集積回路装置を示すブロック図。
【図１１】別例における半導体集積回路装置を示すブロック図。
【図１２】別例における半導体集積回路装置を示すブロック図。
【図１３】従来の試験方法を説明するための説明図。
【符号の説明】
【００８５】
１０，１０ａ，１０ｂ  内部回路
２０，２０ａ，２０ｂ  電源遮断回路
３０  動作判定回路
４０，４０ａ，４０ｂ  電圧シフト回路
４１  分圧回路
５０，５０ａ，５０ｂ  基準電圧生成回路
５１  分圧回路
６０，６０ａ，６０ｂ  電圧比較回路（比較回路）
７０  試験用制御回路（制御回路）
７５  出力パッド
８０  選択回路
９０  電流検出回路
ＶＤＤ  高電位電源電圧（電源電圧、第１電源電圧）
ＶＳＳ  低電位電源電圧（電源電圧、第２電源電圧）
ＶＤ１，ＶＤ２  仮想電源電圧
ＶＲ  基準電圧
Ｖｎ  比較電圧
ＶＲ１〜ＶＲ４  可変抵抗
Ｒｍ  抵抗成分
Ｃｍ  容量成分
【図１】
0005018464.tif 000002
【図２】
0005018464.tif 000003
【図３】
0005018464.tif 000004
【図４】
0005018464.tif 000005
【図５】
0005018464.tif 000006
【図６】
0005018464.tif 000007
【図７】
0005018464.tif 000008
【図８】
0005018464.tif 000009
【図９】
0005018464.tif 000010
【図１０】
0005018464.tif 000011
【図１１】
0005018464.tif 000012
【図１２】
0005018464.tif 000013
【図１３】
0005018464.tif 000014