(57)【特許請求の範囲】
【請求項１】
撮像面で捉えられたシーンを各々が部分的に表すＮ個（Ｎ：２以上の整数）の部分画像を第１周波数以下の周波数を有する第１クロックに応答してＮ個の出力端からそれぞれ出力する撮像手段、
前記第１クロックの周波数の１／Ｎの周波数を有する第２クロックに応答した既定処理を前記撮像手段から出力されたＮ個の部分画像にそれぞれ施すＮ個の処理手段、
前記Ｎ個の処理手段によって処理されたＮ個の部分画像に基づく画像を出力する出力手段、
前記Ｎ個の処理手段から出力されたＮ個の部分画像に基づく評価画像を第３クロックに応答して作成する作成手段、
前記第３クロックの周波数を前記第１周波数の１／Ｎを上限とする範囲で調整する周波数調整手段、および
前記出力手段によって出力される画像の品質を規定するパラメータを前記作成手段によって作成された評価画像に基づいて調整するパラメータ調整手段を備える、電子カメラ。    
【請求項２】
前記周波数調整手段は、前記第１クロックおよび前記第２クロックのいずれか一方を前記第３クロックとして選択する選択手段、前記第１クロックの周波数が前記第１周波数の１／Ｎ以下のとき前記第１クロックの選択を前記選択手段に対して要求する第１要求手段、および前記第１クロックの周波数が前記第１周波数の１／Ｎを上回るとき前記第２クロックの選択を前記選択手段に対して要求する第２要求手段を含む、請求項１記載の電子カメラ。    
【請求項３】
前記作成手段によって作成される評価画像の解像度は前記第３クロックの周波数に依存する、請求項１または２記載の電子カメラ。    
【請求項４】
前記パラメータ調整手段は光学レンズから前記撮像面までの距離を前記評価画像に基づいて調整する距離調整手段を含む、請求項１ないし３のいずれかに記載の電子カメラ。    
【請求項５】
前記出力手段は、前記画像をモニタに向けて出力する第１画像出力手段、および前記画像を記録媒体に向けて出力する第２画像出力手段を含む、請求項１ないし４のいずれかに記載の電子カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電子カメラに関し、特に画質を規定するパラメータをイメージセンサから出力された画像データに基づいて調整する、電子カメラに関する。
【背景技術】
【０００２】
この種の装置の一例が、特許文献１に開示されている。この背景技術によれば、固体撮像素子から出力された画像信号は、撮像回路を経てＡＥ／ＡＦ検出ブロックに与えられる。ＡＥ／ＡＦ検出ブロックは、与えられた画像信号に基づいて被写体の輝度および合焦状態を検出し、制御ＣＰＵは、検出された輝度および合焦状態に基づいて露光量およびフォーカスを調整する。
【０００３】
また、背景技術では、全画素を間引かずに記録する高解像度モードと画素を間引いて記録する低解像度モードが準備され、低解像度モードで低輝度被写体を捉えるときにｅｘｔｒａ開放絞りが使用される。これによって、固体撮像素子の露光量が増大し、ストロボ装置の使用頻度の抑制が図られる。
【特許文献１】特開２００２−６４７４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、背景技術では、高解像度モードと低解像度モードとの間でＡＥ／ＡＦ検出ブロックの動作が切り換えられることはなく、露光量やフォーカスのような画質を規定するパラメータの調整精度が低解像度モードにおいて低下するおそれがある。
【０００５】
それゆえに、この発明の主たる目的は、画質を規定するパラメータの調整精度の低下を抑えることができる、電子カメラを提供することである。
【課題を解決するための手段】
【０００６】
この発明に従う電子カメラ(10：実施例で相当する参照符号。以下同じ)は、撮像面で捉えられたシーンを各々が部分的に表すＮ個（Ｎ：２以上の整数）の部分画像を第１周波数以下の周波数を有する第１クロックに応答してＮ個の出力端からそれぞれ出力する撮像手段(16)、第１クロックの周波数の１／Ｎの周波数を有する第２クロックに応答した既定処理を撮像手段から出力されたＮ個の部分画像にそれぞれ施すＮ個の処理手段(PB1~PB4)、Ｎ個の処理手段によって処理されたＮ個の部分画像に基づく画像を出力する出力手段(38, 42)、Ｎ個の処理手段から出力されたＮ個の部分画像に基づく評価画像を第３クロックに応答して作成する作成手段(76)、第３クロックの周波数を第１周波数の１／Ｎを上限とする範囲で調整する周波数調整手段(80, S5~S9)、および出力手段によって出力される画像の品質を規定するパラメータを作成手段によって作成された評価画像に基づいて調整するパラメータ調整手段(S21, S23, S45, S57)を備える。
【０００８】
このように、Ｎ個の部分画像は、第１周波数以下の周波数を有する第１クロックに応答して撮像手段から出力され、第１クロックの周波数の１／Ｎの周波数を有する第２クロックに応答した既定処理を施される。また、Ｎ個の部分画像に基づいて評価画像を作成するために参照される第３クロックの周波数は、第１周波数の１／Ｎを上限とする範囲で調整される。
【０００９】
したがって、第２クロックおよび第３クロックのいずれも第１周波数の１／Ｎ以下の周波数を有することとなり、処理手段および作成手段を共通の回路に設けることができる。また、第１クロックの周波数が第１周波数を下回り、第２クロックの周波数が第１周波数の１／Ｎを下回るときでも、第３クロックの周波数は第１周波数の１／Ｎに設定できる。これによって、画質を規定するパラメータの調整精度の低下を抑えることができる。
【００１０】
好ましくは、周波数調整手段は、第１クロックおよび第２クロックのいずれか一方を第３クロックとして選択する選択手段(80)、第１クロックの周波数が第１周波数の１／Ｎ以下のとき第１クロックの選択を選択手段に対して要求する第１要求手段(S7)、および第１クロックの周波数が第１周波数の１／Ｎを上回るとき第２クロックの選択を選択手段に対して要求する第２要求手段(S9)を含む。
【００１１】
好ましくは、作成手段によって作成される評価画像の解像度は第３クロックの周波数に依存する。
【００１２】
好ましくは、パラメータ調整手段は光学レンズから撮像面までの距離を評価画像に基づいて調整する距離調整手段(S23, S45)を含む。
【００１３】
好ましくは、出力手段は、画像をモニタ(40)に向けて出力する第１画像出力手段(38)、および画像を記録媒体(44)に向けて出力する第２画像出力手段(42)を含む。
【発明の効果】
【００１４】
この発明によれば、第２クロックおよび第３クロックのいずれも第１周波数の１／Ｎ以下の周波数を有するため、処理手段および作成手段を共通の回路に設けることができる。また、第１クロックの周波数が第１周波数を下回り、第２クロックの周波数が第１周波数の１／Ｎを下回るときでも、第３クロックの周波数は第１周波数の１／Ｎに設定できる。これによって、画質を規定するパラメータの調整精度の低下を抑えることができる。
【００１５】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【発明を実施するための最良の形態】
【００１６】
図１を参照して、この実施例のディジタルカメラ１０は、フォーカスレンズ１２および絞りユニット１４を含む。被写界の光学像は、これらの部材を通してＣＭＯＳ型のイメージセンサ１６の撮像面に照射される。撮像面は、水平２８８０画素×垂直２１６０画素に相当する有効画素エリアを有し、かつ原色ベイヤ配列の色フィルタ（図示せず）によって覆われる。各画素で生成される電荷は、Ｒ（Red），Ｇ（Green）およびＢ（Blue）のいずれか１つの色情報を有する。
【００１７】
ＳＧ(Signal Generator)２０は、垂直同期信号ＶｓｙｎｃおよびクロックＣＬＫ１を発生する。ドライバ１８は、垂直同期信号Ｖｓｙｎｃに応答して撮像面を露光し、被写界像を表す電荷をクロックＣＬＫ１に応答して撮像面から読み出す。イメージセンサ１６は４つのチャネルＣＨ１〜ＣＨ４を有し、読み出された電荷に基づく生画像データはチャネルＣＨ１〜ＣＨ４から分散的（並列的）に出力される。
【００１８】
前処理回路２２は、イメージセンサ１６から出力された４チャネルの部分生画像データに並列的な４系統の前処理をそれぞれ施す。各系統の前処理はディジタルクランプ，画素欠陥補正，ゲイン制御によって構成され、上述のクロックＣＬＫ１を１／４に分周して生成されたクロックＣＬＫ２に応答して実行される。このような前処理を経た生画像データは、メモリ制御回路３２を通してＳＤＲＡＭ３４の生画像エリア３４ａ（図３参照）に書き込まれる。
【００１９】
前処理回路２２は、上述の前処理に加えて評価画像生成処理を実行する。評価画像生成処理は、前処理を施された生画像データに基づいて評価画像データを生成する処理であり、クロックＣＬＫ１またはＣＬＫ２に基づくクロックＣＬＫ３に応答して実行される。生成された評価画像データは、動き検出回路２４，ＡＥ／ＡＷＢ評価回路２６およびＡＦ評価回路２８に与えられる。
【００２０】
垂直同期信号Ｖｓｙｎｃの発生周期，撮像面から読み出される被写界像の解像度，クロックＣＬＫ１およびＣＬＫ３の周波数は、動作モードによって相違する。動作モードとしてはモード０〜３の４つが準備され、ＣＰＵ３０は、図２に示すテーブル３０ｔを参照して、垂直同期信号Ｖｓｙｎｃの発生周期，撮像面から読み出される被写界像の解像度，クロックＣＬＫ１およびＣＬＫ３の周波数を調整する。なお、説明の便宜上、クロックＣＬＫ２の周波数もテーブル３０ｔに列挙する。
【００２１】
垂直同期信号Ｖｓｙｎｃの発生周期は、モード０に対応して“１／１５秒”に調整され、モード１〜３の各々に対応して“１／６０秒”に調整される。被写界像の解像度は、モード０および１の各々に対応して水平２８８０×垂直２１６０画素に調整され、モード２に対応して水平１４４０画素×垂直１０８０画素に調整され、そしてモード３に対応して水平９６０画素×垂直７２０画素に調整される。
【００２２】
クロックＣＬＫ１の周波数は、モード０および２の各々に対応して“１０８ＭＨｚ”に調整され、モード１に対応して“４３２ＭＨｚ”に調整され、そしてモード３に対応して“５４ＭＨｚ”に調整される。クロックＣＬＫ３の周波数は、モード０〜２の各々に対応して１０８ＭＨｚに調整され、モード３に対応して５４ＭＨｚに調整される。
【００２３】
電源が投入されると、モード３の下でスルー画像処理が実行される。イメージセンサ１６からは、水平９６０画素×垂直７２０画素の解像度を有する生画像データが１／６０秒毎に出力される。前処理回路２２からは、同じ解像度を有する生画像データおよび評価画像データが１／６０秒毎に出力される。
【００２４】
図４を参照して、撮像面には９つの動き検出エリアＭＤ１〜ＭＤ９と１つの抽出エリアＥＸと１つの評価エリアＥＡとが割り当てられる。動き検出エリアＭＤ１〜ＭＤ３は撮像面の上段に水平方向に並び、動き検出エリアＭＤ４〜ＭＤ６は撮像面の中段に水平方向に並び、動き検出エリアＭＤ７〜ＭＤ９は撮像面の下段に水平方向に並ぶ。
【００２５】
動き検出回路２４は、動き検出エリアＭＤ１〜ＭＤ９の各々における被写界の動きを表す部分動きベクトルを前処理回路２２から与えられた評価画像データに基づいて検出し、検出された部分動きベクトルを合成して全体動きベクトルを作成する。部分動きベクトルの検出処理および全体動きベクトルの作成処理のいずれも、垂直同期信号Ｖｓｙｎｃが発生する毎に実行される。
【００２６】
ＣＰＵ３０は、光軸に直交する方向における撮像面の動きが手振れおよびパン／チルト動作のいずれに起因するかを動き検出回路２４から出力された全体動きベクトルに基づいて判別し、撮像面の動きが手振れに起因するときに全体動きベクトルに沿って抽出エリアＥＸを移動させる。抽出エリアＥＸの位置は、手振れに起因する撮像面の動きが補償（相殺）されるように変更される。
【００２７】
後処理回路３６は、生画像エリア３４ａに格納された生画像データのうち抽出エリアＥＸに属する部分生画像データをメモリ制御回路３２を通して読み出し、読み出された部分生画像データに色分離，白バランス調整，ＹＵＶ変換，縮小ズームなどの処理を施す。縮小ズーム倍率は、後述するように適宜調整される。
【００２８】
部分生画像データは垂直同期信号Ｖｓｙｎｃに応答して生画像エリア３４ａから読み出され、縮小ズームを施された画像データもまた垂直同期信号Ｖｓｙｎｃに応答して作成される。作成された低解像度の画像データは、動画出力端Ｍ＿ＯＵＴから出力され、メモリ制御回路３２を通してＳＤＲＡＭ３４の動画像エリア３４ｂ（図３参照）に書き込まれる。
【００２９】
ＬＣＤドライバ３８は、動画像エリア３４ｂに格納された画像データを繰り返し読み出し、読み出された画像データに基づいてＬＣＤモニタ４０を駆動する。この結果、被写界を表すリアルタイム動画像（スルー画像）がモニタ画面に表示される。
【００３０】
ＡＥ／ＡＷＢ評価回路２６は、前処理回路２２から出力された評価画像データのうち図４に示す評価エリアＥＡに属する一部の評価画像データを垂直同期信号Ｖｓｙｎｃが発生する毎に積分し、積分値つまりＡＥ／ＡＷＢ評価値を出力する。ＣＰＵ３０は、ＡＥ／ＡＷＢ評価回路２６から出力されたＡＥ／ＡＷＢ評価値に基づいて適正ＥＶ値と適正白バランス調整ゲインとを算出するべく、動画用ＡＥ／ＡＷＢ処理（簡易的なＡＥ／ＡＷＢ処理）を実行する。算出された適正ＥＶ値を定義する絞り量および露光時間は絞りユニット１４およびドライバ１８にそれぞれ設定され、算出された適正白バランス調整ゲインは後処理回路３６に設定される。この結果、ＬＣＤモニタ４０から出力される動画像の明るさおよび白バランスが適度に調整される。
【００３１】
キー入力装置４８上のシャッタボタン４８ｓが半押しされると、動作モードがモード１に変更される。垂直同期信号Ｖｓｙｎｃの発生周期，撮像面から読み出される被写界像の解像度，クロックＣＬＫ１〜３の周波数は、図２に示すとおりである。
【００３２】
イメージセンサ１６からは、水平２８８０画素×垂直２１６０画素の解像度を有する生画像データが１／６０秒毎に出力される。前処理回路２２からは、水平２８８０画素×垂直２１６０画素の解像度を有する生画像データと水平１４４０画素×垂直１０８０画素の解像度を有する評価画像データとが１／６０秒毎に出力される。ＬＣＤモニタ４０には、前処理回路２２から出力された生画像データに基づくスルー画像が継続的に表示される。ＡＥ／ＡＷＢ評価回路２６からは、前処理回路２２から出力された評価画像データ基づくＡＥ／ＡＷＢ評価値が継続的に出力される。
【００３３】
ＣＰＵ３０は、シャッタボタン４８ｓの半押しの後にＡＥ／ＡＷＢ評価回路２６から出力されたＡＥ／ＡＷＢ評価値に基づいて最適ＥＶ値および最適白バランス調整ゲインを算出するべく、厳格な静止画用ＡＥ／ＡＷＢ処理を実行する。算出された最適ＥＶ値を定義する絞り量および露光時間は、上述と同様、絞りユニット１４およびドライバ１８にそれぞれ設定される。算出された最適白バランス調整ゲインも、上述と同様に後処理回路３６に設定される。
【００３４】
静止画用ＡＥ／ＡＷＢ処理が完了すると、ＡＦ評価回路２８の出力に基づくＡＦ処理が実行される。ＡＦ評価回路２８は、前処理回路２２から出力された評価画像データのうち図４に示す評価エリアＥＡに属する一部の評価画像データの高周波成分を垂直同期信号Ｖｓｙｎｃに応答して積分し、積分値つまりＡＦ評価値を出力する。ＣＰＵ３０は、ＡＦ評価回路２８から出力されたＡＦ評価値を参照して、いわゆる山登り処理によって合焦点を探索する。フォーカスレンズ１２は、発見された合焦点に配置される。
【００３５】
シャッタボタン４８ｓが全押しされると、ＣＰＵ２８は、静止画記録処理を実行するべく、動作モードをモード０に変更し、かつ静止画記録処理用の命令を後処理回路３６およびＩ／Ｆ４２に与える。
【００３６】
イメージセンサ１６からは水平２８８０画素×垂直２１６０画素の解像度を有する生画像データが１／１５秒毎に出力され、前処理回路２２からも同じ解像度の生画像データが１／１５秒毎に出力される。後処理回路３６は、シャッタボタン４８ｓが全押しされた後に生成された複数フレームの画像データのうち指定フレーム数（単写では１フレーム，連写では５フレーム）の画像データを抽出し、抽出された画像データを静止画出力端Ｓ＿ＯＵＴから出力する。抽出される画像データは縮小ズームを施される前の高解像度の画像データであり、メモリ制御回路３２を通してＳＤＲＡＭ３４の静止画像エリア３４ｃ（図３参照）に書き込まれる。Ｉ／Ｆ４２は、静止画像エリア３４ｃに格納された画像データをメモリ制御回路３２を通して読み出し、読み出された画像データを収めた静止画ファイルを記録媒体４４内に作成する。
【００３７】
キー入力装置４８上のムービボタン４８ｍが操作されると、モード１〜３のいずれか１つの下で動画記録処理が実行される。垂直同期信号Ｖｓｙｎｃの発生周期，撮像面から読み出される被写界像の解像度，クロックＣＬＫ１〜３の周波数は、図２に示すとおりである。
【００３８】
モード１では、上述のように、水平２８８０×垂直２１６０画素の解像度を有する生画像データが、イメージセンサ１６から１／６０秒毎に出力される。前処理回路２２からは、同じ解像度を有する生画像データと水平１４４０画素×垂直１０８０画素の解像度を有する評価画像データとが１／６０秒毎に出力される。
【００３９】
モード２では、水平１４４０×垂直１０８０画素の解像度を有する生画像データが、イメージセンサ１６から１／６０秒毎に出力される。前処理回路２２からは、同じ解像度を有する生画像データおよび評価画像データが１／６０秒毎に出力される。
【００４０】
モード３では、上述のように、水平９６０×垂直７２０画素の解像度を有する生画像データが、イメージセンサ１６から１／６０秒毎に出力される。前処理回路２２からは、同じ解像度を有する生画像データおよび評価画像データが１／６０秒毎に出力される。
【００４１】
動き検出回路２４，ＡＥ／ＡＷＢ評価回路２６およびＡＦ評価回路２８はそれぞれ、上述と同じ要領で全体動きベクトル，ＡＥ／ＡＷＢ評価値およびＡＦ評価値を生成する。ＣＰＵ３０もまた、上述と同様、全体動きベクトルに基づいて抽出エリアＥＸを移動させ、ＡＥ／ＡＷＢ評価値に基づいて動画用ＡＥ／ＡＷＢ処理を実行する。ただし、フォーカス調整に関してはコンティニュアスＡＦタスクが起動され、ＡＦ評価値に基づいて合焦点が継続的に探索される。
【００４２】
この結果、所望のモードに対応する解像度を有するＹＵＶ形式の画像データが、所望のモードに対応する周期で動画像エリア３４ｂに書き込まれる。ＬＣＤモニタ４０には、このような画像データに基づく動画像が表示される。
【００４３】
Ｉ／Ｆ４２は、記録媒体４４内に動画ファイルを作成し、動画像エリア３４ｂに格納された画像データを周期的に読み出し、そして読み出された画像データを記録媒体４４内の動画ファイルに書き込む。ムービボタン４８ｍが再度操作されると、動画記録処理が停止される。Ｉ／Ｆ４２は、動画像エリア３４ｂからの画像データの読み出しを終了し、書き込み先の動画ファイルをクローズする。これによって、動画ファイルが完成する。上述のスルー画像処理は、動画記録処理の終了後に再開される。
【００４４】
なお、上述のようなシャッタボタン４８ｓの操作は、動画記録処理の途中でも受け付けられ、これに応答して静止画ファイルが記録媒体４４に作成される。ただし、シャッタボタン４８ｓの操作に応答して動作モードが変更されるため、後処理回路３６における動画用の縮小ズーム倍率は、このモード変更を考慮して調整される。
【００４５】
イメージセンサ１６は、図５に示すように構成される。被写界像を表す電荷は、マトリクス状に配置された複数の受光素子５０，５０，…によって生成される。各々の受光素子５０が、上述した画素に相当する。垂直方向に並ぶ受光素子５０，５０，…の各々は、Ａ／Ｄ変換器５２および行選択スイッチ５４を介して共通のＣＤＳ回路５６に接続される。受光素子５０で生成された電荷は、Ａ／Ｄ変換器５２によって１２ビットのディジタルデータに変換される。垂直走査回路６０は、行選択スイッチ５４，５４，…をオン／オフする動作をラスタ走査態様で１画素ずつ実行する。オン状態の行選択スイッチ５４を経た画素データに含まれるノイズは、ＣＤＳ回路５６によって除去される。
【００４６】
列選択スイッチ５８１は４Ｎ＋１列目（Ｎ：０，１，２，３，…）のＣＤＳ回路５６に割り当てられ、列選択スイッチ５８２は４Ｎ＋２列目のＣＤＳ回路５６に割り当てられ、列選択スイッチ５８３は４Ｎ＋３列目のＣＤＳ回路５６に割り当てられ、そして列選択スイッチ５８４は４Ｎ＋４列目のＣＤＳ回路５６に割り当てられる。水平走査回路６４は、４Ｎ＋１列目の行選択スイッチ５４がオンされるタイミングで列選択スイッチ５８１をオンし、４Ｎ＋２列目の行選択スイッチ５４がオンされるタイミングで列選択スイッチ５８２をオンし、４Ｎ＋３列目の行選択スイッチ５４がオンされるタイミングで列選択スイッチ５８３をオンし、そして４Ｎ＋４列目の行選択スイッチ５４がオンされるタイミングで列選択スイッチ５８４をオンする。
【００４７】
この結果、４Ｎ＋１列目の受光素子５０で生成された電荷に基づく部分生画像データがチャネルＣＨ１から出力され、４Ｎ＋２列目の受光素子５０で生成された電荷に基づく部分生画像データがチャネルＣＨ２から出力される。また、４Ｎ＋３列目の受光素子５０で生成された電荷に基づく部分生画像データがチャネルＣＨ３から出力され、４Ｎ＋４列目の受光素子５０で生成された電荷に基づく部分生画像データがチャネルＣＨ４から出力される。
【００４８】
前処理回路２０は、図６に示すように構成される。チャネルＣＨ１の部分生画像データは前処理ブロックＰＢ１に与えられ、チャネルＣＨ２の部分生画像データは前処理ブロックＰＢ２に与えられる。また、チャネルＣＨ３の部分生画像データは前処理ブロックＰＢ３に与えられ、チャネルＣＨ４の部分生画像データは前処理ブロックＰＢ４に与えられる。
【００４９】
一方、分周器７８は、ＳＧ２０から出力されたクロックＣＬＫ１を１／４に分周し、クロックＣＬＫ１の周波数の１／４の周波数を有するクロックＣＬＫ２を前処理ブロックＰＢ１〜ＰＢ４に与える。
【００５０】
前処理ブロックＰＢ１はディジタルクランプ回路６６１，画素欠陥補正回路６８１およびゲイン制御回路７０１によって構成され、前処理ブロックＰＢ２はディジタルクランプ回路６６２，画素欠陥補正回路６８２およびゲイン制御回路７０２によって構成される。また、前処理ブロックＰＢ３はディジタルクランプ回路６６３，画素欠陥補正回路６８３およびゲイン制御回路７０３によって構成され、前処理ブロックＰＢ４はディジタルクランプ回路６６４，画素欠陥補正回路６８４およびゲイン制御回路７０４によって構成される。
【００５１】
したがって、いずれのチャネルの部分生画像データも、クロックＣＬＫ２に応答して、ディジタルクランプ，画素欠陥補正およびゲイン制御の一連の処理を施される。前処理ブロックＰＢ１〜ＰＢ４から出力された部分生画像データはその後、ＳＲＡＭ７４に書き込まれる。コントローラ７２は、ＳＲＡＭ７４に格納されたデータ量が閾値に達する毎に書き込み要求をメモリ制御回路３２に向けて発行し、発行先から承認信号が返送されたときに既定量の生画像データをメモリ制御回路３２に向けて出力する。
【００５２】
前処理ブロックＰＢ１〜ＰＢ４からそれぞれ出力された４チャネルの部分生画像データは、評価画像生成回路７６にも与えられる。セレクタ８０は、クロックＣＬＫ１およびＣＬＫ２のいずれか一方を選択し、選択されたクロックをクロックＣＬＫ３として評価画像生成回路７６に与える。セレクタ８０の選択態様はＣＰＵ３０によって選択され、クロックＣＬＫ３の周波数はモード０〜３の各々に対応して図２に示す要領で調整される。つまり、クロックＣＬＫ３の周波数は、１０８ＭＨｚを上限とする範囲で調整される。
【００５３】
評価画像生成回路７６は、クロックＣＬＫ３に応答したサンプリング処理を実行し、４チャネルの部分生画像データに基づいて評価画像データを生成する。生成された評価画像データの解像度は、クロックＣＬＫ３の周波数に依存する。つまり、評価画像データは、モード０において水平２８８０画素×垂直２１６０画素の解像度を有し、モード１において水平１４４０画素×垂直１０８０画素の解像度を有し、モード２において水平１４４０画素×垂直１０８０画素の解像度を有し、そしてモード３において水平９６０画素×垂直７２０画素の解像度を有する。
【００５４】
ＣＰＵ２８は、図７に示すセレクタ制御タスクおよび図８〜図９に示す撮像タスクを含む複数のタスクを並列的に実行する。なお、これらのタスクに対応する制御プログラムは、フラッシュメモリ４６に記憶される。
【００５５】
図７を参照して、ステップＳ１では、モード３に適合させるべくクロックＣＬＫ１の選択をセレクタ８０に要求する。モードが変更されるとステップＳ３でＹＥＳと判断し、変更後のモードに対応するクロックＣＬＫ１の周波数が１０８ＭＨｚ以下であるか否かをステップＳ５で判別する。ここでＹＥＳであればステップＳ７に進む一方、ＮＯであればステップＳ９に進む。ステップＳ７ではクロックＣＬＫ１の選択をセレクタ８０に要求し、ステップＳ９ではクロックＣＬＫ２の選択をセレクタ８０に要求する。ステップＳ７またはＳ９の処理が完了すると、ステップＳ３に戻る。
【００５６】
図８を参照して、ステップＳ１１では動画記録処理が実行中であるか否かを識別するためのフラグＦＬＧを“０”に設定する。ステップＳ１３ではモード３の下でスルー画像処理を開始する。この結果、水平２８８０画素×垂直２１６０画素の解像度を有する生画像データが１／１５秒毎にイメージセンサ１６から出力され、この生画像データに基づくスルー画像がＬＣＤモニタ４０から出力される。
【００５７】
ステップＳ１５ではシャッタボタン４８ｓが半押しされたか否かを判別し、ステップＳ３７ではムービボタン４８ｍが操作されたか否かを判別する。いずれもＮＯであれば、ステップＳ５７の動画像用ＡＥ／ＡＷＢ処理を繰り返す。この結果、スルー画像の明るさおよび白バランスが適度に調整される。
【００５８】
シャッタボタン４８ｓが半押しされると、ステップＳ１５でＹＥＳと判別し、ステップＳ１７でモード１を選択する。図７に示すステップＳ３の判別結果は、この処理に応答してＮＯからＹＥＳに更新される。ステップＳ１９では、後処理回路３６で参照される動画用の縮小ズーム倍率を調整する。調整が完了すると、ステップＳ２１およびＳ２３で静止画用ＡＥ／ＡＷＢ処理およびＡＦ処理をそれぞれ実行し、その後にステップＳ２５に進む。静止画用ＡＥ／ＡＷＢ処理によってスルー画像の明るさおよび白バランスが最適値に調整され、ＡＦ処理によってフォーカスレンズ１２が合焦点に配置される。
【００５９】
ステップＳ２５ではシャッタボタン４８ｓが全押しされたか否かを判別し、ステップＳ２７ではシャッタボタン４８ｓの操作が解除されたか否かを判別する。ステップＳ２５でＹＥＳであれば、ステップＳ２９でモード０を選択する。図７に示すステップＳ３の判別結果は、この処理が実行されたときもＮＯからＹＥＳに更新される。ステップＳ３１では、後処理回路３６で参照される動画用の縮小ズーム倍率を調整する。調整が完了すると、ステップＳ３３で静止画記録処理を実行し、ステップＳ３５でモード３に復帰してからステップＳ１５に戻る。一方、ステップＳ２７でＹＥＳであれば、ステップＳ３５を経てステップＳ１５に戻る。
【００６０】
ムービボタン４８ｍが操作されたときは、ステップＳ３７でＹＥＳと判断し、ステップＳ３９でフラグＦＬＧの状態を判別する。フラグＦＬＧが“０”であればステップＳ４１〜Ｓ４７を経てステップＳ５７に進む一方、フラグＦＬＧが“１”であればステップＳ４９〜Ｓ４７を経てステップＳ５５に進む。
【００６１】
ステップＳ４１では、モード１〜３のいずれか１つを選択する。図７に示すステップＳ３の判別結果は、この処理が実行されたときもＮＯからＹＥＳに更新される。ステップＳ４３では動画記録処理を開始し、ステップＳ４５ではコンティニュアスＡＦタスクを起動する。ステップＳ４７ではフラグＦＬＧを“１”に更新する。
【００６２】
ステップＳ４９では動画記録処理を終了し、ステップＳ５１ではコンティニュアスＡＦタスクを停止する。ステップＳ５３ではモード３に復帰し、ステップＳ５５ではフラグＦＬＧを“０”に更新する。図７に示すステップＳ３の判別結果は、ステップＳ５３の処理に応答してＮＯからＹＥＳに更新される。
【００６３】
以上の説明から分かるように、イメージセンサ１６は、撮像面で捉えられた被写界を各々が部分的に表すＮ個（Ｎ：２以上の整数）の部分画像を、４３２ＭＨｚ（第１周波数）以下の周波数を有するクロックＣＬＫ１（第１クロック）に応答してＮ個のチャネルからそれぞれ出力する。前処理ブロックＰＢ１〜ＰＢ４は、クロックＣＬＫ１の周波数の１／Ｎの周波数を有するクロックＣＬＫ２（第２クロック）に応答したＮ個の前処理を、イメージセンサ１６から出力されたＮ個の部分画像にそれぞれ施す。ＬＣＤモニタ４０は、前処理回路２２によって処理されたＮ個の部分画像に基づく画像を出力する。評価画像生成回路７６は、イメージセンサ１６から出力されたＮ個の部分画像に基づく評価画像をクロックＣＬＫ３（第３クロック）に応答して作成する。ＣＰＵ３０は、クロックＣＬＫ３の周波数を４３２ＭＨｚの１／Ｎを上限とする範囲で調整する(S7, S9)。ＣＰＵ３０はまた、ＬＣＤモニタ４０から出力される画像の品質を規定するパラメータを、評価画像生成回路７６によって作成された評価画像に基づいて調整する(S21, S23, S45, S57)。
【００６４】
このように、Ｎ個の部分画像は、４３２ＭＨｚ以下の周波数を有するクロックＣＬＫ１に応答してイメージセンサ１６から出力され、クロックＣＬＫ１の周波数の１／Ｎの周波数を有するクロックＣＬＫ２に応答したＮ個の前処理をそれぞれ施される。また、Ｎ個の部分画像に基づいて評価画像を作成するために参照されるクロックＣＬＫ３の周波数は、４３２ＭＨｚの１／Ｎを上限とする範囲で調整される。
【００６５】
したがって、クロックＣＬＫ２およびＣＬＫ３のいずれも４３２ＭＨｚの１／Ｎ以下の周波数を有することとなり、前処理ブロックＰＢ１〜ＰＢ４および評価画像生成回路７６を共通の回路に設けることができる。また、クロックＣＬＫ１の周波数が４３２ＭＨｚを下回り、クロックＣＬＫ２の周波数が４３２ＭＨｚの１／Ｎを下回るときでも、クロックＣＬＫ３の周波数は４３２ＭＨｚの１／Ｎに設定できる。これによって、評価画像データの解像度をできるだけ高くすることができ、画質を規定するパラメータの調整精度の低下を抑えることができる。
【図面の簡単な説明】
【００６６】
【図１】この発明の一実施例の構成を示すブロック図である。
【図２】図１実施例に適用されるＣＰＵによって参照されるテーブルの一例を示す図解図である。
【図３】図１実施例に適用されるＳＤＲＡＭのマッピング状態の一例を示す図解図である。
【図４】図１実施例の動作の一部を示す図解図である。
【図５】図１実施例に適用されるイメージセンサの構成の一例を示すブロック図である。
【図６】図１実施例に適用される前処理回路の構成の一例を示すブロック図である。
【図７】図１実施例に適用されるＣＰＵの動作の一部を示すフロー図である。
【図８】図１実施例に適用されるＣＰＵの動作の他の一部を示すフロー図である。
【図９】図１実施例に適用されるＣＰＵの動作のその他の一部を示すフロー図である。
【図１０】図１実施例に適用されるＣＰＵの動作のさらにその他の一部を示すフロー図である。
【符号の説明】
【００６７】
１０  …ディジタルカメラ
１６  …イメージセンサ
２２  …前処理回路
２４  …動き検出回路
２６  …ＡＦ評価回路
２８  …ＡＥ／ＡＷＢ評価回路
３０  …ＣＰＵ
【図１】
0005030822.tif 000002
【図２】
0005030822.tif 000003
【図３】
0005030822.tif 000004
【図４】
0005030822.tif 000005
【図５】
0005030822.tif 000006
【図６】
0005030822.tif 000007
【図７】
0005030822.tif 000008
【図８】
0005030822.tif 000009
【図９】
0005030822.tif 000010
【図１０】
0005030822.tif 000011