(57)【特許請求の範囲】
【請求項１】
窒化物系化合物からなるｎ型半導体層及び該ｎ型半導体層の上に形成された窒化物系化合物からなるｐ型半導体層を有する半導体層と、該ｐ型半導体層の上に形成され透光性を有するｐ側電極とを備える光半導体素子の製造方法において、
成長基板の上に該ｎ型半導体層を成長させ、該ｎ型半導体層の上に該ｐ型半導体層を成長させることにより、該半導体層を形成する工程と、
該ｐ型半導体層の上に、Ｓｎからなる下地層を形成する工程と、
該下地層の上に、酸化インジウムスズからなるｐ側電極層を形成することにより、該半導体層と該下地層と該ｐ側電極層とからなる積層構造体を形成する工程と、
該積層構造体を、還元雰囲気下でアニールする工程と、
該ｐ側電極層をウエットエッチングすることにより、所定のパターン形状を備えるｐ側電極を形成する工程と、
該積層構造体を、酸化雰囲気下でアニールする工程とを備えることを特徴とする光半導体素子の製造方法。
【請求項２】
前記酸化雰囲気下でアニールされた前記積層構造体を、さらに還元雰囲気下でアニールする工程とを備えることを特徴とする請求項１記載の光半導体素子の製造方法。
【請求項３】
前記酸化雰囲気が酸素ガスを含む雰囲気であることを特徴とする請求項１又は２記載の光半導体素子の製造方法。
【請求項４】
前記還元雰囲気が窒素ガスからなる雰囲気であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の光半導体素子の製造方法。
【請求項５】
前記還元雰囲気が水素ガスからなる雰囲気であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の光半導体素子の製造方法。
【請求項６】
前記還元雰囲気が窒素ガス及び水素ガスを混合してなる混合気体からなる雰囲気であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の光半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
近年、窒化物系化合物光半導体素子の電極として、酸化インジウムスズ（Ｉｎ２Ｏ３−ＳｎＯ３）、Ａｕ／Ｎｉ積層構造等からなる透光性を有する透光性電極が用いられている。
【０００３】
従来、前記酸化インジウムスズからなる透光性電極を備える窒化物系化合物光半導体素子の製造方法として、図５に示す方法が知られている。図５に示す方法は、まず、サファイアｃ面基板等の絶縁体からなる成長基板の上に、窒化物系化合物からなるｎ型半導体層を成長させ、該ｎ型半導体層の上に窒化物系化合物からなる活性層を成長させ、該活性層の上に窒化物系化合物からなるｐ型半導体層を成長させことにより、半導体層を形成する（ステップ（以下ＳＴと記載する）５１）。次に、前記ｐ型半導体層の上に、Ｓｎからなる接触抵抗改善層（下地層）を形成する（ＳＴ５２）。次に、前記接触抵抗改善層の上に、酸化インジウムスズ（図中ではＩＴＯと記載する）からなるｐ側電極層を形成する（ＳＴ５３）。以上により、前記半導体層と前記接触抵抗改善層と前記ｐ側電極層とからなる積層構造体が形成される。
【０００４】
次に、前記積層構造体を、２００〜９００℃の範囲の温度で熱アニールする（ＳＴ５４）。これにより、前記接触抵抗改善層のＳｎを前記ｐ側電極層の酸化インジウムスズ中に拡散させ、ｐ側電極層の導電率を向上させるとともに、ｐ側電極層の透光性を向上させる。
【０００５】
次に、前記積層構造体のｐ側電極層の上にレジストマスクを形成した（ＳＴ５５）後、プラズマを用いたドライエッチングにより、透光性を有するとともに所定のパターン形状を備えるｐ側電極を形成する（ＳＴ５６）。
【０００６】
次に、フォトリソグラフィー及びドライエッチング等の手法により、前記積層構造体の前記ｐ型半導体層及び前記活性層の一部を除去して、前記ｎ側半導体層の表面を露出させる。次に、露出されたｎ側半導体層の上に、Ｔｉ層を形成し、該Ｔｉ層の上にＡｌ層を形成することにより、ｎ側電極層を形成する（ＳＴ５７）。前記ｐ型半導体層及び前記活性層の一部を除去して前記ｎ側半導体層の表面を露出させる工程は、ｎ側電極層を形成する工程の前であればいつ行ってもよい。次に、前記積層構造体の前記ｐ側電極の上に、Ａｕからなるｐ側電極パッドを形成する（ＳＴ５８）。
【０００７】
次に、前記積層構造体を裁断して個々の光半導体素子に分離する（ＳＴ５９）ことにより、光半導体素子が形成される（例えば特許文献１参照）。
【０００８】
しかし、前記従来の製造方法のように、前記積層構造体を熱アニールした後に、ドライエッチングにより、所定のパターン形状を備える前記ｐ側電極を形成する方法では、ドライエッチング時に用いられるプラズマにより、前記ｐ型半導体層の抵抗が高くなり、結果として、光半導体素子の発光効率が低下するという問題がある。
【０００９】
そこで、前記問題を解決するために、前記ドライエッチングに代えて、ウエットエッチングを行うことが考えられる。しかしながら、前記積層構造体が熱アニールされることにより、前記ｐ側電極層のエッチャントに対する反応性が低下するため、ウエットエッチングに要する時間が長くなるという不都合がある。また、ウエットエッチングに要する時間が長くなる結果、該ウエットウエッチングの際に、前記ｐ側電極層が劣化したり、該ｐ側電極層の上に形成された前記レジストマスクが溶解されて変質、剥離し、該ｐ側電極層が過剰にエッチングされることにより、十分に高い精度で所望のパターン形状を備えるｐ側電極を形成できないことがあるという不都合がある。
【００１０】
また、前記積層構造体を熱アニールした後にウエットエッチングを行う代わりに、前記熱アニール前にウエットエッチングを行うことが考えられる。しかしながら、前記ウエットエッチングの際に、Ｓｎからなる前記接触抵抗改善層が侵食されやすく、該接触抵抗改善層及び前記ｐ側電極層が剥離することがあるという不都合がある。
【特許文献１】特開２００７−１６５６１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、かかる不都合を解消して、所定のパターン形状を備えるｐ側電極を、ウエットエッチングにより高い精度で形成することができる光半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
かかる目的を達成するために、本発明は、窒化物系化合物からなるｎ型半導体層及び該ｎ型半導体層の上に形成された窒化物系化合物からなるｐ型半導体層を有する半導体層と、該ｐ型半導体層の上に形成され透光性を有するｐ側電極とを備える光半導体素子を製造する方法において、成長基板の上に該ｎ型半導体層を成長させ、該ｎ型半導体層の上に該ｐ型半導体層を成長させることにより、該半導体層を形成する工程と、該ｐ型半導体層の上に、Ｓｎからなる下地層を形成する工程と、該下地層の上に、酸化インジウムスズからなるｐ側電極層を形成することにより、該半導体層と該下地層と該ｐ側電極層とからなる積層構造体を形成する工程と、該積層構造体を、還元雰囲気下でアニールする工程と、該ｐ側電極層をウエットエッチングすることにより、所定のパターン形状を備えるｐ側電極を形成する工程と、該積層構造体を、酸化雰囲気下でアニールする工程とを備えることを特徴とする。
【００１３】
本発明によれば、まず、前記半導体層と前記下地層と前記ｐ側電極層とからなる前記積層構造体を形成し、該積層構造体を還元雰囲気下でアニールする。これにより、前記下地層と前記ｐ型半導体層との密着性が向上されるとともに、該下地層のＳｎの一部が前記ｐ側電極層の酸化インジウムスズ中に拡散されて該ｐ側電極層の導電率が向上される。このとき、前記積層構造体は前記還元雰囲気下でアニールされるので、前記ｐ側電極層はエッチャントに対する反応性を維持することができる。
【００１４】
次に、前記還元雰囲気下でアニールされた前記積層構造体の前記ｐ側電極層をウエットエッチングすることにより、所定のパターン形状を備える前記ｐ側電極を形成する。前記還元雰囲気下でアニールされた前記積層構造体の前記ｐ側電極層は、エッチャントに対する反応性を維持しているので、該エッチャントと容易に反応して溶解され、所定のパターン形状を備える前記ｐ側電極を高い精度で形成することができる。また、前記積層構造体が前記還元雰囲気下でアニールされた際に、前記下地層のＳｎの一部が前記ｐ側電極層の酸化インジウムスズ中に拡散されるとともに、該下地層のＳｎと前記ｐ型半導体層との密着性が向上されているので、前記ウエットエッチングの際に、該Ｓｎの過剰なエッチングに伴うアンダーエッジの発生を抑制することができ、結果として、所定のパターン形状を備える前記ｐ側電極を高い精度で形成することができる。
【００１５】
次に、前記ｐ側電極を備える前記積層構造体を、酸化雰囲気下でアニールする。これにより、前記下地層のＳｎが、該ｐ側電極の中へさらに拡散して酸化され、該ｐ側電極の透光性を向上させることができる。以上により、前記ｎ型半導体層及び前記ｐ型半導体層を有する前記半導体層と、該ｐ型半導体層の上に形成され透光性を有するとともに所定のパターン形状を有する前記ｐ側電極とを備える光半導体素子が形成される。
【００１６】
したがって、本発明によれば、光半導体素子の製造方法において、所定のパターン形状を備えるｐ側電極を、ウエットエッチングにより高い精度で形成することができる。
【００１７】
本発明では、前記酸化雰囲気下でアニールされた前記積層構造体を、さらに還元雰囲気下でアニールすることが好ましい。
【００１８】
このようにすると、前記還元雰囲気下でのアニールにより、前記積層構造体の前記ｐ側電極中の酸素空孔が増加してキャリア濃度が増加し、該ｐ側電極の抵抗が減少することとなる。これにより、前記ｐ側電極において、電流が面方向へ拡散しやすくなり、この結果、良好な面発光を生じて出力を向上することができる光半導体素子を製造することができる。
【００１９】
本発明では、前記酸化雰囲気は、例えば酸素ガスを含む雰囲気とすることができる。また、前記還元雰囲気は、例えば、窒素ガスからなる雰囲気、水素ガスからなる雰囲気、窒素ガス及び水素ガスを混合してなる混合気体からなる雰囲気とすることができる。
【発明を実施するための最良の形態】
【００２０】
次に、添付の図面を参照しながら本発明の実施形態についてさらに詳しく説明する。図１は本実施形態の光半導体素子の構成を示す説明的断面図であり、図２は図１示の光半導体素子の製造方法を説明するフローチャートであり、図３及び図４は、図１示の光半導体素子の製造方法を説明する説明的断面図である。
【００２１】
図１に示す光半導体素子１は、成長基板２の上に形成されたＩＩＩ−Ｖ族窒化物系化合物からなる半導体層３の上に、ｐ型電極層４ａからなり透光性を有するｐ側電極４を備えるとともに、成長基板２の半導体層３が形成された面とは反対側の面の上にｎ側電極５を備える。半導体層３は、ｎ型半導体層３ａと、該ｎ型半導体層３ａの上に形成された活性層３ｂと、該活性層３ｂの上に形成されたｐ型半導体層３ｃとで構成されている。ｐ型半導体層３ｃの上にはｐ側電極４が形成され、成長基板２の裏面にはｎ側電極５が形成されている。ｐ側電極４の上には、ｐ側電極パッド６が形成されている。
【００２２】
次に、図２〜４を参照して、本実施形態の光半導体素子１の製造方法について説明する。
【００２３】
まず、図２及び図３（ａ）に示すように、厚さが３００〜４００μｍであるＧａＮからなる成長基板２の上に、ＭＯＣＶＤ（有機金属気相成長法）等のそれ自体公知の手法により、厚さが３μｍでありＩＩＩ−Ｖ族窒化物系化合物からなるｎ型半導体層３ａと、厚さが０．１μｍでありＩＩＩ−Ｖ族窒化物系化合物からなる活性層３ｂと、厚さが０．１μｍでありＩＩＩ−Ｖ族窒化物系化合物からなるｐ型半導体層３ｃとをこの順にエピタキシャル成長させて、半導体層３を形成する（ＳＴ１）。
【００２４】
成長基板２は、半導体層３の成長に適したものであればよく、ＧａＮからなる成長基板２に代えて、例えばサファイア、Ｓｉ，ＳｉＣのいずれかからなる成長基板を用いてもよい。
【００２５】
また、半導体層３は、ｎ型半導体層３ａと活性層３ｂとｐ型半導体層３ｃとで構成されるとしたが、成長基板２との格子整合性、発光効率の向上等を考慮して、バッファ層、歪み緩和層、クラッド層、コンタクト層等をさらに形成することとしてもよく、また、多重量子井戸構造、超格子構造とすることも可能である。
【００２６】
次に、図２及び図３（ｂ）に示すように、２５℃の温度かつ２．５×１０−４Ｐａの真空下で、真空蒸着法により、半導体層３のｐ型半導体層３ｃの上に、Ｓｎからなり、２〜１０ｎｍの範囲の厚さ、例えば４ｎｍの厚さを有する下地層７を形成する（ＳＴ２）。
【００２７】
下地層７は、厚さが２〜１０ｎｍの範囲であることが好ましい。下地層７の厚さが２ｎｍ未満である場合には、後工程により下地層７の上に形成されるｐ側電極層４ａの導電率の向上が困難となったり、後工程でのｐ側電極層４ａへのパターン形成が困難となることがある。また、下地層７の厚さが１０ｎｍを超える場合には、後工程のウエットエッチングの際にｐ側電極層４ａが剥離したり、ｐ側電極４の透光性が低下することがある。
【００２８】
また、前記真空蒸着は、室温程度の温度で行うことが好ましい。Ｓｎは、温度が５０℃を超えると急激に酸化しやすくなる。このため、例えば２．５×１０−４Ｐａの真空中においても装置内に僅かに存在する酸素により下地層７が酸化され、後工程でのｐ側電極層４ａへのパターン形成が困難となることがある。
【００２９】
次に、図２及び図３（ｃ）に示すように、３００℃の温度かつ２．０×１０−２Ｐａの真空下で、真空蒸着法により、下地層７の上に、１０質量％の酸化スズを含む酸化インジウムスズ（図２中ではＩＴＯと記載する）からなり、１００ｎｍの厚さを有するｐ側電極層４ａを形成する（ＳＴ３）。以上により、成長基板２の上に形成された半導体層３と、下地層７と、ｐ側電極層４ａとからなる積層構造体Ｌが形成される。
【００３０】
次に、図２及び図３（ｄ）に示すように、１５０〜９００℃の範囲の温度、好ましくは５００℃の温度で、かつ大気圧（１０５Ｐａ）の窒素ガス雰囲気下で、１０〜１２０秒間の範囲の時間、好ましくは２０秒間の時間、前記積層構造体Ｌをアニールする（ＳＴ４）。この結果、下地層７とｐ型半導体層３ａとの密着性が向上されるとともに、下地層７のＳｎの一部がｐ側電極層４ａの酸化インジウムスズ中に拡散されてｐ側電極層４ａの導電率が向上されることとなる。このとき、前記積層構造体Ｌは、窒素ガス雰囲気下、すなわち還元雰囲気下でアニールされるので、ｐ側電極層４ａはエッチャントに対する反応性を維持することができる。
【００３１】
次に、図４（ａ）に示すように、窒素ガス雰囲気下でアニールされた積層構造体Ｌのｐ側電極層４ａの表面に、所定のパターン形状を有するレジストマスク８を形成する（ＳＴ５）。
【００３２】
次に、図２及び図４（ｂ）に示すように、積層構造体Ｌを、エッチャントとしての王水に８０秒間の時間浸漬してウエットエッチングを行うことにより、所定のパターン形状を備えるｐ側電極４を形成する（ＳＴ６）。このとき、前記還元雰囲気下でアニール（ＳＴ４）された積層構造体Ｌのｐ側電極層４ａは、エッチャントに対する反応性を維持しているので、該エッチャントと容易に反応して溶解され、所定のパターン形状を備えるｐ側電極４を高い精度で形成することができる。また、積層構造体Ｌが前記還元雰囲気下でアニールされた際に、下地層７のＳｎの一部がｐ側電極層４ａの酸化インジウムスズ中に拡散されるとともに、下地層７とｐ型半導体層３ｃとの密着性が向上されているので、前記ウエットエッチングの際に、該Ｓｎの過剰なエッチングに伴うアンダーエッジの発生を抑制することができ、結果として、所定のパターン形状を備えるｐ側電極４を高い精度で形成することができる。
【００３３】
次に、図２及び図４（ｃ）に示すように、ｐ側電極４を備える積層構造体Ｌの前記レジストマスク８を除去する。次に、１５０〜７００℃の範囲の温度、好ましくは４００℃の温度で、かつ大気圧（１０５Ｐａ）の酸素ガスを含む酸化雰囲気下で、１０〜１２０秒間の範囲の時間、好ましくは６０秒間の時間、ｐ側電極４を備える積層構造体Ｌをアニールする（ＳＴ７）。この結果、下地層７のＳｎが、ｐ側電極４の中へさらに拡散して酸化され、ｐ側電極４の透光性が向上されることとなる。
【００３４】
次に、図２及び図４（ｄ）に示すように、２５℃の温度かつ２．５×１０−４Ｐａの真空下で、真空蒸着法により、成長基板２の露出された面の上に、厚さが１０ｎｍであるＴｉ層を形成し、該Ｔｉ層の上に、厚さが６００ｎｍであるＡｌ層を形成することにより、ｎ側電極層５を形成する（ＳＴ８）。
【００３５】
なお、ｎ側電極層５を形成する前に、成長基板２の露出された面を研削、研磨等することにより、該成長基板２を肉薄に形成しておいてもよい。
【００３６】
次に、図２及び図４（ｄ）に示すように、２５℃の温度かつ２．５×１０−４Ｐａの真空下で、真空蒸着法により、ｐ側電極４の上に、厚さが２５ｎｍであるＴｉ層を形成し、該Ｔｉ層の上に、厚さが６００ｎｍであるＡｕ層を形成することにより、ｐ側電極パッド６を形成する（ＳＴ９）。
【００３７】
次に、５００℃の温度かつ大気圧（１０５Ｐａ）の窒素ガス雰囲気下で２０秒間の時間、ｎ側電極層５及びｐ側電極パッド６が形成された積層構造体Ｌをアニールする（ＳＴ１０）。このとき、ｎ側電極層５が合金化されて、Ｔｉ及びＡｌの合金からなるｎ側電極５が形成される。また、積層構造体Ｌのｐ側電極４中の酸素空孔が増加してキャリア濃度が増加し、該ｐ側電極４の抵抗が減少して電流が面方向へ拡散しやすくなる。
【００３８】
次に、図２及び図４（ｄ）に示すように、スクライブ及びブレイキング、ダイシング等により、前記窒素ガス雰囲気下でアニールされた積層構造体Ｌを個々の光半導体素子１に分離する（ＳＴ１１）。以上により、図１に示す、所定のパターンを有するｐ型電極４を備える光半導体素子１を高い精度で製造することができる。また、光半導体素子１は、ｐ側電極４の抵抗が減少して電流が面方向へ拡散しやすくなっているので、良好な面発光を生じて大きな出力を得ることができる。
【００３９】
なお、本実施形態では、ｎ側電極５及びｐ側電極パッド６が形成された積層構造体Ｌを、窒素ガス雰囲気下でアニールする（ＳＴ１０）としたが、行わなくても良い。
【００４０】
また、本実施形態では、還元雰囲気は、窒素ガス雰囲気であるとしたが、水素ガス雰囲気であってもよく、窒素ガス及び水素ガスを混合してなる混合気体からなる雰囲気等であってもよい。
【００４１】
また、本実施形態では、成長基板２の露出された面（裏面）の上にｎ側電極５が形成された光半導体素子１を製造する方法について説明したが、従来技術の光半導体素子のように、積層構造体Ｌのｐ型半導体層３ｃ及び活性層３ｂの一部が除去され露出されたｎ側半導体層３ａの上にｎ側電極が形成された光半導体素子を製造することも可能である。
【図面の簡単な説明】
【００４２】
【図１】本実施形態の光半導体素子の構成を示す説明的断面図。
【図２】図１示の光半導体素子の製造方法を説明するフローチャート。
【図３】図１示の光半導体素子の製造方法を説明する説明的断面図。
【図４】図１示の光半導体素子の製造方法を説明する説明的断面図。
【図５】従来技術の光半導体素子の製造方法を説明するフローチャート。
【符号の説明】
【００４３】
１…光半導体素子、  ２…成長基板、  ３…半導体層、  ３ａ…ｎ型半導体層、  ３ｃ…ｐ型半導体層、  ４…ｐ側電極、  ４ａ…ｐ側電極層、  ７…下地層、  Ｌ…積層構造体。
【図１】
0005083973.tif 000002
【図２】
0005083973.tif 000003
【図３】
0005083973.tif 000004
【図４】
0005083973.tif 000005
【図５】
0005083973.tif 000006