(57)【特許請求の範囲】
【請求項１】
線状パルスレーザを走査して照射することによりアニールされた半導体層をチャンネル領域として利用する薄膜トランジスタが基板上に複数形成された半導体装置であって、
電源ラインからの駆動電流を対応する被駆動素子に供給する素子駆動用薄膜トランジスタと、
選択時に供給されるデータに基づいて前記素子駆動用薄膜トランジスタを制御するスイッチング用薄膜トランジスタと、を備え、
前記素子駆動用薄膜トランジスタのチャネル長は、前記線形パルスレーザを走査する際の１回の移動ピッチよりも長く、該素子駆動用薄膜トランジスタは該線状パルスレーザによる１回分の照射領域の長手方向が該チャネルをその幅方向に横切るように配置され、
前記素子駆動用薄膜トランジスタは、前記電源ラインと対応する一つの前記被駆動素子との間に複数個設けられ、それぞれのチャネル長方向は前記線状パルスレーザの走査方向において、互いにずれて配置されることを特徴とする半導体装置。
【請求項２】
線状パルスレーザを走査して照射することによりアニールされた半導体層をチャンネル領域として利用する薄膜トランジスタが基板上に複数形成された半導体装置であって、
電源ラインからの駆動電流を対応する被駆動素子に供給する素子駆動用薄膜トランジスタと、
選択時に供給されるデータに基づいて前記素子駆動用薄膜トランジスタを制御するスイッチング用薄膜トランジスタと、を備え、
前記素子駆動用薄膜トランジスタのチャネル長は、前記線形パルスレーザを走査する際の１回の移動ピッチよりも長く、前記素子駆動用薄膜トランジスタは、そのチャネル長方向が、前記パルスレーザの走査方向と概ね平行な方向に配置され、
前記素子駆動用薄膜トランジスタは、前記電源ラインと対応する一つの前記被駆動素子との間に複数個設けられ、それぞれのチャネル長方向は前記線状パルスレーザの走査方向において、互いにずれて配置されることを特徴とする半導体装置。
【請求項３】
請求項１〜２のいずれか一つに記載の半導体装置において、
前記素子駆動用薄膜トランジスタのチャネル長方向は、前記スイッチング用薄膜トランジスタのチャネル長方向と一致しないことを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか一つに記載の半導体装置において、
前記素子駆動用薄膜トランジスタのチャネル長方向は、前記スイッチング用薄膜トランジスタに対して前記データ信号を供給するデータラインの延びる方向に沿っていることを特徴とする半導体装置。
【請求項５】
線状パルスレーザを走査して照射することによりアニールされた半導体層をチャンネル領域として利用する薄膜トランジスタが基板上に複数形成された半導体装置であって、
この半導体装置は、
電源ラインからの駆動電流を被駆動素子に供給する一対の並列接続された薄膜トランジスタを有し、
かつ、
前記並列接続された一対の薄膜トランジスタのチャンネルは、前記パルスレーザの走査方向に対し、その平行方向において、互いにずれて配置されており、そのチャネル長は、前記線形パルスレーザを走査する際の１回の移動ピッチよりも長く、前記一対の薄膜トランジスタのチャンネルは、前記電源ラインを境として反対側に配置されていることを特徴とする半導体装置。
【請求項６】
請求項１〜５のいずれか１つに記載の半導体装置において、
前記被駆動素子は、有機エレクトロルミネッセンス素子であり、
前記半導体装置は、この有機エレクトロルミネッセンス素子をマトリクス状に配置した有機エレクトロルミネッセンスディスプレイであることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パルスレーザによってアニールされた半導体層をチャンネル領域として利用する薄膜トランジスタが、基板上に複数形成された半導体装置、特に各薄膜トランジスタの特性ばらつきを解消する技術に関する。
【０００２】
【従来の技術】
従来より、フラットパネルディスプレイとして、有機エレクトロルミネッセンス（以下ＥＬという）素子を利用した有機ＥＬ表示パネルが知られている。フラットパネルディスプレイとしては、液晶ディスプレイ（ＬＣＤ）が広く普及しているが、このＬＣＤは別に設けられた光源からの光を透過または反射させるもので、自発光ではない。一方、有機ＥＬ素子は、陽極と陰極との間に設けられた有機ＥＬ層に電流を供給することでＥＬ層を発光させる自発光ディスプレイであり、ＬＣＤのようにバックライトなどが不要であることから、薄型化、小型化、低消費電力化の観点、そして明るさなどの観点で優れており、次のフラットディスプレイパネルの主流として期待されている。特に、各画素にスイッチング素子を形成したアクティブマトリクス型の有機ＥＬディスプレイでは、各画素は常時点灯しており、電流を低く抑えることができることから大画面化、高精細化しても高い表示品質を維持できるため、次世代フラットパネルディスプレイの主流として期待されている。
【０００３】
このようなアクティブマトリクス有機ＥＬディスプレイとしては、マトリクス状に配列した有機ＥＬ素子（発光画素）毎にそのスイッチング用として薄膜トランジスタを設け、この薄膜トランジスタによって電源から有機ＥＬ素子への電流の供給を個別に制御し、データ信号に応じた輝度で素子を発光させている。
【０００４】
各画素のスイッチング素子として利用される薄膜トランジスタは、その能動層を構成する半導体層として、アモルファスシリコンを利用したもの、多結晶シリコンを利用したものが知られている。従来は、製造の容易さからこの薄膜トランジスタの能動層にはアモルファスシリコンが多用されていたが、動作速度を向上し、高精細な表示装置実現のために多結晶シリコンの採用も始まっている。低融点の基板上に多結晶シリコン層を形成するには、まず、アモルファス状態で形成したシリコン膜に対してレーザアニール処理を施し、これによりアモルファスシリコンを多結晶化する。
【０００５】
【発明が解決しようとする課題】
上記レーザアニールでは、通常、被照射エリアが細長い矩形となるよう整形したパルスレーザ光（シートビーム）を被照射対象に順次走査して行う。ところが、毎回のレーザ照射条件は必ずしも同一ではなくばらつきが生じる。そして、薄膜トランジスタの結晶性にばらつきが生じると、その特性が同一基板上の他の位置の薄膜トランジスタと異なることとなり、各画素における輝度ばらつきを生ずることとなる。
【０００６】
本発明は、上記課題に鑑みなされたものであり、レーザアニールに起因した薄膜トランジスタにおける不具合の発生を抑制することができる半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、線状パルスレーザを用いて、アニールされた半導体層をチャンネル領域として利用する薄膜トランジスタが基板上に複数形成された半導体装置であって、電源ラインからの駆動電流を対応する被駆動素子に供給する少なくとも一つの素子駆動用薄膜トランジスタと、選択時に供給されるデータに基づいて前記素子駆動用薄膜トランジスタを制御するスイッチング用薄膜トランジスタと、を備え、前記線状パルスレーザによる照射領域の長手方向が前記素子駆動用薄膜トランジスタのチャネルをその幅方向に横切るように該素子駆動用薄膜トランジスタが配置されている。
【０００８】
本発明の他の態様では、パルスレーザを用いて、アニールされた半導体層をチャンネル領域として利用する薄膜トランジスタが基板上に複数形成された半導体装置であって、電源ラインからの駆動電流を対応する被駆動素子に供給する少なくとも一つの素子駆動用薄膜トランジスタと、選択時に供給されるデータに基づいて前記素子駆動用薄膜トランジスタを制御するスイッチング用薄膜トランジスタと、を備え、前記素子駆動用薄膜トランジスタは、そのチャンネル長方向が、前記パルスレーザの走査方向と概ね平行な方向に配置されている。
【０００９】
レーザアニールでは、レーザ出力エネルギのばらつきがある。このばらつきにはパルスレーザの１照射領域内でのばらつきと、ショット間でのばらつきが存在する。一方、例えばアクティブマトリクス型表示装置などの半導体装置に採用される素子駆動用薄膜トランジスタは、ＥＬを駆動するためのものである。このトランジスタの能動層として多結晶シリコンが用いられた場合、この多結晶シリコンＴＦＴの駆動能力が、例えば移動度１００ｃｍ2／ｖ・ｓｅｃ（ｎ−ｃｈＴＦＴ）であると、この素子駆動用ＴＦＴのサイズは、チャネル幅に対してチャネル長が非常に長く設計されることが多い。このため、上述のように素子駆動用薄膜トランジスタのチャネル長方向をレーザの走査方向に対して概ね平行となるか、レーザの照射領域の長手方向がチャネルをその幅方向に横切るように該薄膜トランジスタを配置することで、１つの素子駆動用薄膜トランジスタのチャネル全領域が単一ショットによってアニールされないように調整することができる。これは、上記素子駆動用薄膜トランジスタのチャネル長をパルスレーザの１回の移動ピッチよりも長く設定すれば容易に実現できる。よって、同一基板上に複数の被駆動素子が形成され、この素子に電流を供給するため、対応して複数の素子駆動用薄膜トランジスタが形成される場合に、この薄膜トランジスタのそれぞれが複数回のショットによってレーザアニールされることとなり、ショット間におけるエネルギばらつきを各トランジスタが均等に被り、結果として各薄膜トランジスタの特性を平均化することが可能となる。これによって、有機ＥＬ表示装置などでは、各画素を形成する有機ＥＬ素子における発光輝度のばらつきを非常に小さくすることができる。
【００１０】
本発明の他の態様では、上記半導体装置において、前記素子駆動用薄膜トランジスタのチャネル長方向は、前記スイッチング用薄膜トランジスタのチャネル長方向と一致しない。
【００１１】
また本発明の他の態様では、上記半導体装置において、前記素子駆動用薄膜トランジスタのチャネル長方向は、前記スイッチング用薄膜トランジスタに対して前記データ信号を供給するデータラインの延びる方向に沿っている。
【００１２】
スイッチング用薄膜トランジスタは、このトランジスタを選択する選択ラインと、データ信号を供給するデータラインとが交差する近傍に配置され、多くの場合、選択ラインの延在方向とスイッチング用薄膜トランジスタのチャネル長方向が概ね平行するように配置される。このような場合に、素子駆動用薄膜トランジスタのチャネル長方向をスイッチング用薄膜トランジスタと異なる方向、或いはデータラインの延びる方向を向くように配置することで、素子駆動用薄膜トランジスタのチャネル長を長くすること、複数の素子駆動用薄膜トランジスタを並列又は直列接続して画素内に配置すること等が容易となり、素子駆動用薄膜トランジスタ毎のレーザアニールの条件ばらつきを抑制し特性の揃った素子駆動用薄膜トランジスタを得ることができる。
【００１３】
本発明では、パルスレーザを用いて、アニールされた半導体層をチャンネル領域として利用する薄膜トランジスタが基板上に複数形成された半導体装置であって、この半導体装置は、電源ラインからの駆動電流を被駆動素子に供給する一対の並列接続された薄膜トランジスタを有し、かつ、前記並列接続された一対の薄膜トランジスタのチャンネルは、前記パルスレーザの走査方向に対し、その平行方向において、互いにずれて配置されていることを特徴とする。
【００１４】
上述のように被駆動素子に駆動電流を供給する一対の薄膜トランジスタをレーザの走査方向に対し互いにずらして配置することで、１ショット内及び１ショット毎でのエネルギずれのトランジスタ特性への影響を軽減することができる。これによって、有機ＥＬ表示装置などでは、各画素を形成する有機ＥＬ素子における発光輝度のばらつきを小さくすることができる。
【００１５】
また、本発明は、パルスレーザを走査して、アニールされた半導体層をチャンネル領域として利用する薄膜トランジスタが基板上に複数形成された半導体装置であって、この半導体装置は、電源ラインからの駆動電流を被駆動素子に供給する一対の並列接続された薄膜トランジスタを有し、かつ、前記並列接続された一対の薄膜トランジスタのパルスレーザの走査方向に平行な方向に沿ったチャンネル間の離間距離は、パルスレーザの走査方向の移動ピッチより大きく設定されていることを特徴とする。
【００１６】
レーザアニールの際には、ラインビームが所定ピッチ毎に移動していくため、同一領域に複数個のレーザ光が照射される。この複数個のショットの中でレーザ出力エネルギのばらつきにより、レーザ光照射（アニール）後の多結晶膜の膜質に相違が生じる。薄膜トランジスタのパルスレーザの走査方向に平行な方向に沿ったチャンネル間間隔をレーザの移動ピッチより大きくすることで、２つの薄膜トランジスタが同一のレーザショットによってアニールされることを防止でき、２つの薄膜トランジスタが一緒に不具合になる可能性を大幅に減少できる。
【００１７】
また、前記一対の薄膜トランジスタのチャンネルは、前記パルスレーザの走査方向に沿って、ほぼ同一直線上に整列して配置されていることが好適である。
【００１８】
このように配置することによって、２つの薄膜トランジスタを離して配置しつつ、他の要素の配置に対する悪影響を少なくできる。
【００１９】
また、前記一対の薄膜トランジスタのチャンネルは、前記電源ラインを境として反対側に配置することで、２つの薄膜トランジスタの効率的な配置が得られる。
【００２０】
また、上述の各半導体装置において、前記被駆動素子は、有機ＥＬ素子であり、前記半導体装置は、この有機ＥＬ素子をマトリクス状に配置した有機ＥＬディスプレイであることが好適である。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２２】
［実施形態１］
図１に、アクティブマトリクス型有機ＥＬ表示パネルの１つの画素の回路構成を示す。１画素には、有機ＥＬ素子ＯＥＬ、スイッチング用薄膜トランジスタＴＦＴ１、素子駆動用ＴＦＴ（ＴＦＴ２ａ、２ｂ）及び補助容量Ｃｓが設けられている。Ｎチャンネル薄膜トランジスタＴＦＴ１のゲートには、ゲートライン（選択ライン）２２が接続されている。一方、薄膜トランジスタＴＦＴ１のドレインはデータライン６１に接続され、ソースは並列接続された２つのＰチャンネル薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂのゲートに接続されている。薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂのソースは電源ライン１６に接続され、ドレインは他端が一定の電位（Ｖcom）に接続された有機ＥＬ素子ＯＥＬに共通接続されている。また、薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂのゲートには、他端が電源に接続された補助容量Ｃｓが接続されている。
【００２３】
ゲートライン２２に選択信号としてＮチャンネルＴＦＴ１が十分にオンするレベルが出力されると薄膜トランジスタＴＦＴ１がオンし、そのときデータライン６１に印加されているデータ信号の電圧値に応じて薄膜トランジスタＴＦＴ２ａ、２ｂが動作する。ここで、薄膜トランジスタＴＦＴ２ａ、２ｂは、ＰチャンネルＴＦＴで構成されているので、データ信号がＰチャンネルＴＦＴ２ａ、２ｂが十分オンするレベル（所定のＬレベル）のときオンし、そのＬレベルに応じて電源ライン１６から有機ＥＬ素子ＯＥＬに電流を供給し、これにより有機ＥＬ素子ＯＥＬが発光する。また、容量Ｃｓが設けられているため、薄膜トランジスタＴＦＴ１がオフした後も、所定時間薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂのゲート電圧はデータ信号電圧に保持され、その電圧値に応じて薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂがオンを継続し、有機ＥＬ素子ＯＥＬの発光が継続される。
【００２４】
以上のような構成により１画素が構成されており、表示装置の表示エリア内には、この画素が複数マトリクス状に配置されている。そこで、上記マトリクス配置された画素の行方向に延びるゲートライン２２に順次Ｈレベルの選択信号を出力していくことで各行が選択され、薄膜トランジスタＴＦＴ１がオンする。そのとき、マトリクス配置された画素の列方向に延びるデータライン６１に対し、該当する座標における画素に対する表示データを出力することで、対応する画素の有機ＥＬ素子ＯＥＬを表示データに応じた輝度で発光させることができる。
【００２５】
データライン６１に出力されるデータ信号の電圧値は、表示すべき輝度に応じて調整されており、薄膜トランジスタＴＦＴ１を介してそのデータ信号が薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂのゲートに印加されるので、電源ライン１６からその画素の有機ＥＬ素子ＯＥＬに供給される電流量が調整され、その結果有機ＥＬ素子ＯＥＬの発光輝度が調整され、所望の階調表示がなされる。
【００２６】
ここで、本実施形態においては、有機ＥＬ素子ＯＥＬに電源ライン１６からの駆動電流を供給するための薄膜トランジスタとして、２つの薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂを設けている。このように並列接続された複数の薄膜トランジスタＴＦＴ２ａ、２ｂを設けることで、有機ＥＬ素子ＯＥＬに対し十分な量の駆動電流を供給することを可能としている。
【００２７】
さらに、この２つの薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂ間のチャンネルの離間距離Ｌは、レーザアニールにおけるレーザの移動ピッチに対応して決定されている。すなわち、距離Ｌは、レーザアニールにおける移動ピッチＰより大きく（Ｌ＞Ｐ）設定してある。
【００２８】
ここで、図２にレーザアニールにおける移動ピッチについて示す。このレーザアニールはエキシマレーザなどを用い、そのレーザ光を細長い方形（幅Ｗ）に整形して行われる。そして、このレーザはパルスレーザであり、１回毎にピッチＰずつ方形の幅方向に移動して照射を行う。ピッチＰは幅Ｗより小さく、この例ではほぼ１／２である。従って、半導体層は、基本的に２度パルスレーザの照射を受けるようになっている。また、図においては、パルスレーザ照射範囲が上下方向にも各ショットで異なるように表しているが、これは図を見やすくするためであり、実際には、上下方向にはずらさず、左右方向に走査するだけである。図２では、左から（i）〜（viii）の順番で、走査するところを示している。また、幅Ｗ＝６００μｍ、ピッチＰ＝３０μｍとした場合には、幅Ｗに２０発のレーザを照射することになり、上記１／２は１／２０となる。
【００２９】
このような場合、照射するレーザのエネルギは毎回完全に同一であることが望ましいが、現在のところ、そのばらつきをなくすことはできていない。
【００３０】
従って、ピッチＰ毎に照射エネルギ条件が異なる領域が発生する可能性がある。しかし、本実施形態では、２つの薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂをこのピッチＰ以上離して配置することで、２つの薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂの両方のチャンネルが、同じｎ回目のショットでアニールされることを防止できる。このため、２つの薄膜トランジスタＴＦＴ２ａ、２ｂの特性が同じようにばらつき、他の画素のＴＦＴ２ａ、２ｂのトータルの特性と大きく異なるものになることを効果的に防止することができる。
【００３１】
なお、本実施形態１では、Ｌ＞Ｐとしたが、必ずしもＬ＞Ｐとする必要はない。すなわち、薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂのチャンネル位置が、レーザ走査方向に対し、その平行方向において異なっていれば、それだけ特性のばらついた特定ショットが、２つの薄膜トランジスタＴＦＴ２ａ、２ｂの両方に同時に照射される可能性を低減できるからである。ここで、本実施形態１では、レーザ走査方向に対し平行方向及び直交方向の両方向にずらす態様として、２つのＴＦＴのチャンネル長方向を互いに非平行とするといったレイアウトも採用でき、このような配置により、２つの薄膜トランジスタＴＦＴ２ａ、２ｂの特性が同じようにばらつく可能性を低くできる。
【００３２】
図３（ａ）〜（ｃ）に、レーザの移動ピッチ（走査ピッチ）Ｐと、薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂのチャンネル位置の関係の例を示す。図３（ｂ）のように、薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂのチャンネル位置が、レーザ走査方向に対し、完全に一致していると、両薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂが、ほぼ同一の特性となってしまう。しかし、図３（ａ）、（ｃ）に示すように、若干でもずれることで、両者の特性を異ならせることができ、有機ＥＬ素子ＯＥＬにおける発光量のばらつきを低減できる。１ショット毎にレーザエネルギがばらついている場合には、図３（ａ）のように１ショット内に両ＴＦＴ２ａ、２ｂが入らないような配置が有効であり、１ショット内でレーザエネルギがばらついている場合には図３（ｃ）のような配置が有効である。
【００３３】
図４は、上記図１のような回路構成となる有機ＥＬ表示装置の平面構成の一例を示している。また図５は、Ｂ−Ｂ線に沿った概略断面を示している。
【００３４】
図４に示すように、行方向に延びるゲートライン２２と列方向に延びるデータライン６１に囲まれた領域が１画素領域であり、この領域内に薄膜トランジスタＴＦＴ１、補助容量Ｃｓ、２つのＰチャンネルの薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂ、そして、薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂのドレインとドレイン電極１７を介し接続された有機ＥＬ素子６０が配置されている。また、電源ライン１６は、２つのデータライン６１に挟まれた中央部分に配置されており、各画素領域の中心部を垂直方向に縦断している。
【００３５】
各画素領域において、ゲートライン２２とデータライン６１との交差部近傍には、薄膜トランジスタＴＦＴ１が形成されている。この薄膜トランジスタＴＦＴ１の能動層４２には、レーザアニール処理によってａ−Ｓｉを多結晶化して得たｐ−Ｓｉが用いられ、この能動層４２は、ゲートライン２２から突出したゲート電極４４を２回くぐるパターンとなっており、ダブルゲート構造となっている。
【００３６】
２つのＰチャンネルの薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂは、半導体層１２をそれぞれの能動層として利用している。この半導体層１２は、電源ライン１６の下方を横切って該電源ライン１６の両側に延びた島状パターンである。そして、図５において、この半導体層１２の両端部分には不純物がドープされてＴＦＴ２ａ、２ｂのドレイン領域が形成されており、電源ライン１６から両側に広がる部分には、不純物がドープされソース領域になっており、このソース領域は、ソース電極２４を介して電源ライン１６に接続されている。
【００３７】
また、半導体層１２のソース領域とドレイン領域に挟まれたゲート電極１４の下方の領域が２つのトランジスタ薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂのチャンネル領域になっている。従って、これらチャンネル間の距離（ゲート電極１４間の距離）が上述のＬに対応し、これがレーザアニールの際の走査ピッチＰ以上に設定されている。
【００３８】
なお、この半導体層１２は、薄膜トランジスタＴＦＴ１の能動層４２と同時に形成されたものであり、上述のようなレーザアニール処理により、ａ−Ｓｉが多結晶化されて形成された多結晶シリコンが用いられている。
【００３９】
また、薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂの各ゲート電極１４は、ゲートライン２２と同一材料で同時に形成された導電層であり、電源ライン１６に沿って延びている。そして、各ゲート電極１４は、補助容量Ｃｓの一方の電極と接続されている。この補助容量Ｃｓの一方の電極は、薄膜トランジスタＴＦＴ１の能動層４２と一体で形成されている。また、補助容量Ｃｓの他の電極は、ＳＣライン５０と一体で構成されている。
【００４０】
このように、各薄膜トランジスタＴＦＴ１、２ａ、２ｂが形成された後、上面平坦化の目的で、基板全面に平坦化絶縁層１８が形成されている。
【００４１】
そして、この平坦化絶縁膜１８の上に有機ＥＬ素子６０が形成される。この有機ＥＬ素子６０は、陽極（透明電極）９１と、最上層に各画素共通で形成された陰極（金属電極）９７との間に有機層が積層されて構成されている。この陽極９１は、薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂのドレイン領域及びドレイン電極１７を介して接続されている。また有機層は、陽極側から、例えば第１ホール輸送層９３、第２ホール輸送層９４、有機発光層９５、電子輸送層９６が順に積層されている。一例として、第１ホール輸送層９３は、
MTDATA:4,4',4''-tris(3-methylphenylphenylamino)triphenylamineを含み、
第２ホール輸送層９４は、
TPD:N,N'-diphenyl-N,N'-di(3-methylphenyl)-1,1'-biphenyl-4,4'-diamineを含み、
有機発光層９５は、Ｒ，Ｇ，Ｂの目的とする発光色によって異なるが、例えば、キナクリドン（Quinacridone）誘導体を含むBeBq2:bis(10-hydroxybenzo[h]quinolinato)berylliumを含み、
電子輸送層９６は、BeBq2を含んで構成される。また、有機ＥＬ素子６０は、ＩＴＯ（Indium Tin Oxide）などからなる陽極９１と有機発光層９５以外の各層（９３，９４，９６及び９７）は各画素共通で形成されている。但し、もちろんこのような構成には限られない。
【００４２】
なお、上述のような要素は、すべて基板１０上に積層形成される。すなわち、図５に示すように、基板１０上には、ＳｉＯ2およびＳｉＮからなる絶縁層１１が形成され、その上に半導体層１２がパターン形成される。その後、この半導体層１２上にゲート酸化膜１３を介し、Ｃｒのゲート電極１４がパターン形成され、その上をＳｉＯ2およびＳｉＮの多層構造からなる層間絶縁膜１５で覆う。次に、コンタクトホールを介し、半導体層１２のドレイン領域と接続するＡｌのドレイン電極１７を形成するとともに、ソース電極２４および電源ライン１６、データライン６１を形成する。そして、これらを感光性樹脂からなる平坦化絶縁層１８で覆って、その上に上述のような構造の有機ＥＬ素子６０が形成される。
【００４３】
この実施形態では、能動層４２、１２に、レーザアニール処理によって多結晶化された多結晶シリコン層が用いられているが、このアニール処理は、図４の列方向に長いレーザビームを行方向に走査して行う。このような場合に、２つの薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂは離れている。すなわち、レーザのピッチＰよりもチャンネル間距離Ｌの方が大きい。このため、レーザアニールによって、薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂに同時不具合が生ずることを防止可能である。
【００４４】
また、図４に示すように、電源ライン１６を画素の水平方向の中央部を通るように配置し、この両側に薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂを配置する。これによって、両薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂ間の距離を大きくしても、他の構成に対する影響、例えば開口率（発光面積）は特に損なわれることはなく、効率的な配置にできる。
【００４５】
［実施形態２］
次に実施形態２として、図６を参照して１画素あたりの構成の他の例を説明する。なお、既に説明した図と対応する部分には同一符号を付しており、１画素を構成するトランジスタＴＦＴ１及びＴＦＴ２、補助容量Ｃｓ、有機ＥＬ素子６０については、主としてそのレイアウトが相違するが、各回路素子の断面構造については、上述の説明及び図５の構造と共通する。
【００４６】
図６においては、レーザアニールの走査方向が図中の列方向（データライン６１の延在方向）に設定されており、有機ＥＬ素子６０に電源ライン１６からの電流を供給する素子駆動用薄膜トランジスタＴＦＴ２が、そのチャネル（１２ｃ）長方向がアニール走査方向とほぼ平行となるように、或いはパルスレーザの照射領域の長手方向エッジがチャネル１２ｃを幅方向に横切るように配置されている。一方、スイッチ用薄膜トランジスタＴＦＴ１については、実施形態１と同様にゲートライン２２の延びる行方向にそのチャネル長方向が一致するように形成されている。よって、本実施形態２において、スイッチ用薄膜トランジスタＴＦＴ１と本実施形態２の素子駆動用トランジスタＴＦＴ２とでは、そのチャネル長方向が互いに異なった配置になっている。
【００４７】
素子駆動用トランジスタＴＦＴ２の能動層（半導体層）１２は、実施形態１のトランジスタＴＦＴ２ａ，２ｂと同様、アモルファスシリコンをレーザアニールして多結晶化して得られた多結晶シリコンより構成されている。この能動層１２は、図６に示すようにデータライン６１の延在する方向に沿うようにパターニングされている。また図６の例では、能動層１２は、補助容量Ｃｓの近傍において電源ライン１６と電気的に接続され、マトリクスの次行に相当するゲートライン２２の近傍で有機ＥＬ素子６０のＩＴＯ電極（陽極）９１と電気的に接続されている。
【００４８】
トランジスタＴＦＴ２のゲート電極１４は、スイッチ用薄膜トランジスタＴＦＴ１の能動層４２と一体の補助容量Ｃｓの一方の電極に接続され、容量Ｃｓとの接続部分から列方向に延びて能動層１２の上方を広く覆うようにパターニングされている。能動層１２は、このゲート電極１４によって上方が覆われている領域がチャネル領域１２ｃであり、チャネル領域１２ｃの両側が、それぞれソース領域１２ｓ（例えば電源ライン１６側）、ドレイン領域１２ｄ（例えば陽極９１側）となっている。
【００４９】
ここで、有機ＥＬ素子６０に比較的大電流を供給することが要求される素子駆動用トランジスタＴＦＴ２は、求められる耐圧が高く、故にチャネル長ＣＬは、チャネル幅よりも大きく、またスイッチング用薄膜トランジスタＴＦＴ１などと比較しても長く設計される可能性が高い。
【００５０】
従って、このようなトランジスタＴＦＴ２をそのチャネル長方向がレーザアニールの走査方向と一致するような方向に配置することで、単一のレーザショットによって素子駆動用トランジスタＴＦＴ２のチャネル全領域がアニールされてしまい、他の画素のトランジスタＴＦＴ２とその特性に大きな差が発生する可能性を低くすることが容易となる。
【００５１】
また本実施形態２のような表示装置などでは、Ｒ、Ｇ、Ｂのうちの１つの画素形状は図６に示すように行方向では短く、その結果列方向には長い矩形等の形状に設計されることが多い。従って、このような場合において、トランジスタＴＦＴ２はそのチャネル長方向が列方向、つまり画素領域の長手方向に沿うように配置することで、必要なチャネル長を確保することが容易となる。また、このようなレイアウトを採用することで、レーザの移動ピッチＰよりもチャネル長ＣＬを大きくすることが容易となる。
【００５２】
レーザの移動ピッチＰについては、光学系システム等の設定により調整することが可能であり、このような場合、チャネル幅より長いチャネル長に応じて、具体的にはチャネル長ＣＬよりもピッチＰが小さくなるように設定することが好ましい。
【００５３】
本実施形態２において、以上のようにトランジスタＴＦＴ２のチャネル領域１２ｃのチャネル長ＣＬが、パルスレーザのショット毎の移動ピッチＰに対して、ＣＬ＞Ｐの関係となるように設定することが好適である。このような設定を採用することにより、トランジスタＴＦＴ２のチャネル領域１２ｃは、必ず複数回パルスレーザが照射されて多結晶化されることとなり、同様に複数回のパルスレーザ照射により多結晶化される他の画素のトランジスタＴＦＴ２との間で、その特性の差を低減することが可能となる。
【００５４】
以上説明した図６のレイアウトでは、上述のようなチャネル方向に設定された１つのトランジスタＴＦＴ２が、対応する有機ＥＬ素子６０（その陽極９１）と、電源ライン１６との間に形成されている。しかし、このトランジスタＴＦＴ２は、実施形態１のように複数設けられていてもよい。図７は、１画素内で、複数の素子駆動用トランジスタＴＦＴ２が電源ライン１６と有機ＥＬ素子６０との間に並列接続されている場合のレイアウトの一例を示している。なお、図７に示す画素構成の等価回路は、上述の図１と同じである。
【００５５】
図７においても、素子駆動用トランジスタＴＦＴ２ａ、ＴＦＴ２ｂの各能動層１２ａ、１２ｂは、レーザアニールの走査方向に平行な方向（ここでは、データライン６１の延在方向に一致）に延びている。そして、図７では両能動層１２ａ、１２ｂは一直線上に並んでいる。複数のトランジスタＴＦＴ２ａ、ＴＦＴ２ｂの各能動層が必ずしも互いに一直線上に並ぶことは必須ではないが、トランジスタＴＦＴ２ａ、ＴＦＴ２ｂの各チャネル領域１２ｃａ、１２ｃｂは、実施形態１と同様、その位置が、レーザ走査方向に対し、完全に一致せずに、若干でもずれていることが好適である。このようにずれていることにより、両トランジスタＴＦＴ２ａ、ＴＦＴ２ｂの特性が全く同じように設定値からずれたり、両方のトランジスタが同時に動作しないといった問題発生の可能性を大幅に低減することができ、画素毎における有機ＥＬ素子６０に供給する総電流量のばらつきを低減できる。
【００５６】
さらに、図７のような構成において、２つの薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂのチャネル１２ｃａと、１２ｃｂとの離間距離Ｌは、レーザの移動ピッチＰよりも大きくすることがより好適である。このような条件を満たせば、レーザアニールによって、１画素内の複数のトランジスタＴＦＴ２ａ、ＴＦＴ２ｂに同時不具合が生ずることを確実に防止できるためである。
【００５７】
【発明の効果】
以上説明したように本発明によれば、有機ＥＬ素子に電流を供給する素子駆動用薄膜トランジスタのチャネル長方向をレーザの走査方向に対して概ね平行となるか、チャネルをレーザの照射領域の長手方向がそのチャネル幅方向に横切るように該薄膜トランジスタを配置することで、１つの素子駆動用薄膜トランジスタのチャネル全領域が単一ショットでアニールされないようにすることが可能となる。このような配置とすることで、レーザアニールの各ショットにおいて照射エネルギにばらつきが生じても、ばらつきが平均化され、他の画素の素子駆動用薄膜トランジスタとで特性に大きな差が発生することを防止できる。
【００５８】
また、対応する有機ＥＬ素子に対して電流を供給する複数の薄膜トランジスタをレーザの走査方向に対してずらすことにより、複数の薄膜トランジスタが同じようにばらつくことを防止することができる。
【００５９】
また、上記複数の薄膜トランジスタのチャンネル間の離間距離をレーザの移動ピッチより大きくしておけば、２つの薄膜トランジスタが特性レーザショットにてアニールされる可能性を低減でき、２つの薄膜トランジスタが同様にばらついたり不具合を発生する可能性を大幅に減少できる。
【図面の簡単な説明】
【図１】  本発明の実施形態１に係る有機ＥＬ表示装置の１画素あたりの回路構成を示す図である。
【図２】  レーザの照射ピッチを説明する図である。
【図３】  薄膜トランジスタＴＦＴのチャンネル配置を示す図である。
【図４】  本発明の実施形態１に係る有機ＥＬ表示装置の平面構成を示す図である。
【図５】  図４のＢ−Ｂ線に沿った断面図である。
【図６】  本発明の実施形態２に係る有機ＥＬ表示装置の平面構成を示す図である。
【図７】  本発明の実施形態２に係る有機ＥＬ表示装置の図６と異なる平面構成を示す図である。
【符号の説明】
１２，４２  半導体層（能動層）、１４  ゲート電極、１６  電源ライン、１７  ドレイン電極、２２  ゲートライン、２４  ソース電極、６１  データライン。
【図１】
0005030345.tif 000002
【図２】
0005030345.tif 000003
【図３】
0005030345.tif 000004
【図４】
0005030345.tif 000005
【図５】
0005030345.tif 000006
【図６】
0005030345.tif 000007
【図７】
0005030345.tif 000008