(57)【特許請求の範囲】
【請求項１】
少なくとも第１配線電極を有する第１半導体チップと第２配線電極を有する第２半導体チップが積層された半導体積層構造体であって、
前記第２半導体チップと積層方向に接続するとともに所定の前記第１配線電極と接続する導電性樹脂を充填した第１導電ビアを有する第１半導体チップと、
前記第１半導体チップと積層方向に接続するとともに所定の前記第２配線電極と接続する導電性樹脂を充填した第２導電ビアを有する第２半導体チップとを、少なくとも備え、
相対する前記第１導電ビアと前記第２導電ビアとが、複数の突起部を有する個別部材からなる導電性接続体を介して電気的に接続され、
前記導電性接続体の体積が、前記第１導電ビアおよび前記第２導電ビアの前記導電性樹脂の硬化収縮した空間体積よりも大きいことを特徴とする半導体積層構造体。
【請求項２】
前記個別部材は、導電性樹脂硬化物あるいは絶縁性樹脂硬化物に外周を金属めっきして構成されていることを特徴とする請求項１に記載の半導体積層構造体。
【請求項３】
前記個別部材は、光造形法により形成された光硬化性導電性樹脂硬化物あるいは光硬化性絶縁性樹脂硬化物に外周を金属めっきして構成されていることを特徴とする請求項１に記載の半導体積層構造体。
【請求項４】
前記導電性接続体が、光造形法により形成された光硬化性導電性樹脂硬化物からなることを特徴とする請求項１に記載の半導体積層構造体。
【請求項５】
前記導電性樹脂と前記導電性接続体が、光造形法により一体的に形成された光硬化性導電性樹脂からなることを特徴とする請求項１から４のいずれか１項に記載の半導体積層構造体。
【請求項６】
請求項１から請求項５のいずれか１項に記載の半導体積層構造体を配線基板に実装し、前記配線基板の接続電極と前記第１導電ビアを介して電気的に接続されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電ビアを有する半導体チップを複数枚積層する半導体積層構造体とそれを用いた半導体装置およびそれらの製造方法に関するものである。
【背景技術】
【０００２】
近年、電子機器の高性能化、小型化に伴って１つのパッケージ内に複数の半導体チップを配置してマルチチップパッケージ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ：ＭＣＰ）とすることにより、半導体装置の高機能化と小型化とが図られている。そして、マルチチップパッケージには、複数の半導体チップを平面的に並べたものと、複数の半導体チップを厚み方向に積層したものがある。半導体チップを平面的に並べたマルチチップパッケージは、広い実装面積を必要とするため、電子機器の小型化への寄与が小さい。このため、半導体チップを積層したスタックドＭＣＰの開発が盛んに行われている。
【０００３】
例えば、電極パッドを形成した半導体チップを上下に貫通したスルーホールに、電極パッドと接合する頭部とスルーホールに挿通し先端を半導体チップ裏面から突出させたシャフト部とからなる導通ピンを介して、複数の半導体チップを積層した半導体装置の例が開示されている（例えば、特許文献１参照）。これにより、積層した半導体チップ間をスルーホールに挿入した導通ピンで電気的に接続できるとしている。さらに、導通ピンで接続するため、効率よくマルチチップ化できるとしている。
【０００４】
また、スルーホール上に形成した電極パッドに溶着接合した座部とこれから立設するチップ厚さより長く突出したピン部を有する突起型形状バンプを介して、複数の半導体チップを積層した半導体装置の例が開示されている（例えば、特許文献２参照）。これにより、積層した半導体チップ間をスルーホールに挿入した突起型形状バンプで電気的に接続できるとしている。
【０００５】
しかし、特許文献１や特許文献２の半導体装置では、導電ピンの頭部や突起型形状バンプの座部を介して、半導体チップを積層するため、ＭＣＰの薄型化が困難で、実装密度を向上できないという問題があった。また、導電ピンの頭部や突起型形状バンプの座部と半導体チップの電極パッドとを圧接して接続するため、半導体チップの割れや損傷などを生じやすく信頼性にも課題があった。
【０００６】
さらに、特許文献１や特許文献２においては、狭ピッチ化に対応して導電ピンや突起型形状バンプを小型化し、微小な径のスルーホールに挿入することは、生産性向上の阻害要因となっていた。
【０００７】
そこで、上記課題を回避するために、絶縁性の樹脂を介して電極取り出しパッドを備えたＬＳＩを積層し、電極取り出しパッドの位置に設けた開孔に導電性の樹脂を充填して接続したモジュールの例が開示されている（例えば、特許文献３参照）。これにより、一般的なＬＳＩの使用と、必要最小限の実装領域でモジュール化できるとしている。
【特許文献１】特開２００１−７７２９６号公報
【特許文献２】特開２００１−１３５７８５号公報
【特許文献３】特開平１０−１６３４１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献３のモジュールでは、積層した後にＬＳＩ間を導電性の樹脂で接続するため、積層したＬＳＩに不具合がある場合、リペアが困難であるため歩留まりの低下により生産性が低いという課題がある。また、内部に積層したＬＳＩ間のみに開孔を形成できず、少なくとも最外層のＬＳＩから開孔しなければならない。さらに、狭ピッチ化に対応するために、複数の半導体チップと一体に設けられた微細な径を有する開孔に導電性の樹脂を充填することは困難となる。そこで、例えば粘度を下げて導電性の樹脂を開孔に充填し、導電性の樹脂を加熱して硬化する場合、硬化収縮量が大きくポーラス化しやすいため、高抵抗での接続や断線などの接続不良を生じるという課題がある。
【０００９】
これを回避するために、個別にＬＳＩに貫通するスルーホールを形成し、その中に導電性の樹脂を充填した後、複数のＬＳＩを積層する方法が考えられる。しかし、上述したように、一般に導電性の樹脂を充填して硬化した場合、導電性の樹脂は硬化収縮により、ＬＳＩのスルーホールの上下部面において、へこみを生じる。そのため、積層したＬＳＩ間を電気的に確実に接続することができないという問題がある。
【００１０】
本発明は、上記課題を解決するためになされたもので、導電性樹脂を用いて、接続の信頼性に優れ、生産性が高く、薄型化を実現できる半導体積層構造体とそれを用いた半導体装置およびそれらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述したような目的を達成するために、本発明の半導体積層構造体は、少なくとも第１配線電極を有する第１半導体チップと第２配線電極を有する第２半導体チップが積層された半導体積層構造体であって、第２半導体チップと積層方向に接続するとともに所定の第１配線電極と接続する導電性樹脂を充填した第１導電ビアを有する第１半導体チップと、第１半導体チップと積層方向に接続するとともに所定の第２配線電極と接続する導電性樹脂を充填した第２導電ビアを有する第２半導体チップとを、少なくとも備え、相対する第１導電ビアと第２導電ビアとが導電性接続体を介して電気的に接続した構成を有する。
【００１２】
さらに、導電性接続体が、複数の突起部を有する個別部材からなる。さらに、個別部材は、導電性樹脂硬化物あるいは絶縁性樹脂硬化物に外周を金属めっきして構成されていてもよい。さらに、個別部材は、光造形法により形成された光硬化性導電性樹脂硬化物あるいは光硬化性絶縁性樹脂硬化物に外周を金属めっきして構成されていてもよい。さらに、導電性接続体の体積が、第１導電ビアおよび第２導電ビアの導電性樹脂の硬化収縮した空間体積よりも大きい。
【００１３】
これらの構成により、導電性樹脂の硬化収縮による導電ビアのへこみを導電性接続体で補い、確実な接続により接続信頼性に優れた半導体積層構造体を実現できる。
【００１４】
さらに、導電性接続体が、少なくとも１つの凸部を有する光造形法により形成された光硬化性導電性樹脂硬化物からなっていてもよい。さらに、導電性接続体の少なくとも凸部の体積が、第１導電ビアおよび第２導電ビアの導電性樹脂の硬化収縮した空間体積よりも大きくてもよい。
【００１５】
これらにより、導電性樹脂の硬化収縮による導電ビアのへこみを光硬化性導電性樹脂硬化物からなる凸部で補い、確実な接続により接続信頼性に優れた半導体積層構造体を実現できる。
【００１６】
さらに、導電性樹脂と導電性接続体が、光造形法により一体的に形成された光硬化性導電性樹脂からなっていてもよい。
【００１７】
これにより、導電性樹脂と導電性接続体が一体的に形成できるので、生産性に優れ、接続信頼性の高い半導体積層構造体を実現できる。
【００１８】
また、本発明の半導体装置は、上記の半導体積層構造体を配線基板に実装し、配線基板の接続電極と第１導電ビアを介して電気的に接続された構成を有する。この構成により、薄型で、かつ接続信頼性に優れた半導体装置を実現できる。
【００１９】
また、本発明の半導体積層構造体の製造方法は、少なくとも第１配線電極を有する第１半導体チップと第２配線電極を有する第２半導体チップが積層された半導体積層構造体の製造方法であって、第１半導体チップに第２半導体チップと積層方向に接続するとともに所定の第１配線電極と接続する第１貫通孔を形成する工程と、第２半導体チップに第１半導体チップと積層方向に接続するとともに所定の第２配線電極と接続する第２貫通孔を形成する工程と、第１貫通孔および第２貫通孔に導電性樹脂ペーストを充填し第１半導体チップに第１導電ビアおよび第２半導体チップに第２導電ビアを形成する導電ビア形成工程と、導電性接続体を形成する導電性接続体形成工程と、少なくとも第１半導体チップまたは第２半導体チップの一方の面上に導電性接続体を第１導電ビアまたは第２導電ビアに配置する導電性接続体配置工程と、所定の第１半導体チップの第１導電ビアと第２半導体チップの第２導電ビアとを位置合わせし、付着させた導電性接続体を介して第１導電ビアと第２導電ビアを電気的に接続させる半導体チップ積層工程と、を含む。
【００２０】
この方法により、導電性樹脂の硬化収縮による導電ビアのへこみを導電性接続体で補い、確実な接続を実現し接続信頼性に優れた半導体積層構造体を生産性よく作製できる。
【００２１】
さらに、導電性接続体形成工程が、液晶マスクあるいはレーザー光線を用いた光造形法により、光硬化性導電性樹脂液あるいは光硬化性絶縁性樹脂液を所定の形状に露光現像して、非露光部分を除去し、光硬化性導電性樹脂硬化物の導電性接続体あるいは形成した光硬化性絶縁性樹脂硬化物の外周を金属めっきした導電性接続体を形成する工程を含んでいてもよい。
【００２２】
これにより、任意の形状を有する導電性接続体を生産性よく、安価に作製できる。
【００２３】
さらに、導電ビア形成工程以後の工程が、第１半導体チップの第１導電ビアと接続し、第２半導体チップの第２導電ビアと対向する位置に、少なくとも１つの凸部を有する導電性接続体を光造形法により形成する導電性接続体形成工程と、所定の導電性接続体の凸部と第２半導体チップの第２導電ビアとを位置合わせし、導電性接続体を介して第１導電ビアと第２導電ビアを電気的に接続させる半導体チップ積層工程と、を含んでいてもよい。
【００２４】
これにより、導電性樹脂の硬化収縮による導電ビアのへこみを光硬化性導電性樹脂硬化物からなる凸部で補い、確実な接続を実現し接続信頼性に優れた半導体積層構造体を生産性よく作製できる。
【００２５】
また、本発明の半導体積層構造体の製造方法は、少なくとも第１配線電極を有する第１半導体チップと第２配線電極を有する第２半導体チップが積層された半導体積層構造体の製造方法であって、第１半導体チップに第２半導体チップと積層方向に接続するとともに所定の第１配線電極と接続する第１貫通孔を形成する工程と、第２半導体チップに第１半導体チップと積層方向に接続するとともに所定の第２配線電極と接続する第２貫通孔を形成する工程と、第１半導体チップを光硬化性導電性樹脂液中に浸漬し、第１貫通孔内の光硬化性導電性樹脂を光硬化させて第１導電ビアを形成するとともに、第１導電ビアと接続される導電性接続体を形成する工程と、さらに第２半導体チップを光硬化性導電性樹脂液中に浸漬し、導電性接続体に対応する第２貫通孔と位置合わせして、第２貫通孔内の光硬化性導電性樹脂を光硬化させて第２導電ビアを形成し、導電性接続体を介して第１導電ビアと第２導電ビアを電気的に接続させる半導体チップ積層工程と、を含むものである。
【００２６】
これにより、光硬化性導電性樹脂で導電ビアと導電性接続体を連続して一体的に形成して半導体積層構造体を作製できる。さらに、導電ビアと導電性接続体との接続界面がないので、接続強度に優れるとともに、低抵抗での接続が得られる。
【００２７】
また、本発明の半導体積層構造体の製造方法は、少なくとも第１配線電極を有する第１半導体チップと第２配線電極を有する第２半導体チップが積層された半導体積層構造体の製造方法であって、第１半導体チップに第２半導体チップと積層方向に接続するとともに所定の第１配線電極と接続する第１貫通孔に導電性樹脂ペーストを充填して第１半導体チップに第１導電ビアを形成し、第１導電ビアと接続する少なくとも１つの凸部を有する導電性接続体を光造形法により形成する第１半導体チップ形成工程と、第２半導体チップに第１半導体チップと積層方向に接続するとともに所定の第２配線電極と接続する第２貫通孔に導電性樹脂ペーストを充填して第２半導体チップに第２導電ビアを形成する第２半導体チップ形成工程と、第１半導体チップの導電性接続体の凸部と第２半導体チップの第２導電ビアとを位置合わせし、導電性接続体を介して第１導電ビアと第２導電ビアを電気的に接続させる半導体チップ積層工程と、を含む。
【００２８】
この方法により、導電性接続体を備えた第１半導体チップや第２半導体チップを、個別に作製し、任意に組み合わせて半導体積層構造体を一括して作製できる。そのため、設計自由度の高い半導体積層構造体を容易に作製できる。
【００２９】
また、本発明の半導体装置の製造方法は、上記製造方法により形成された半導体積層構造体を、配線基板の接続電極と接続して実装してもよい。
【００３０】
この方法により、薄型で、かつ接続信頼性に優れた半導体装置を生産性よく作製できる。
【発明の効果】
【００３１】
本発明の半導体積層構造体とそれを用いた半導体装置およびそれらの製造方法によれば、導電性樹脂を用いて、接続の信頼性に優れ、生産性が高く、薄型化の半導体積層構造体や半導体装置の実現に大きな効果を奏する。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要素には同じ符号を付し、説明を省略する場合がある。また、以下では、半導体積層構造体を実装した半導体装置を例に説明するが、基本的には半導体積層構造体だけでもよいことはいうまでもない。さらに、以下では、２つの半導体チップを積層した構成で説明するが、これに限られないことはいうまでもない。
【００３３】
（第１の実施の形態）
図１（ａ）は本発明の第１の実施の形態における半導体積層構造体１の構成を示す平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線断面図である。また、図１（ｃ）は、本発明の第１の実施の形態における半導体積層構造体１を実装した半導体装置１００の構成を示す断面図である。
【００３４】
図１（ａ）、（ｂ）に示すように、半導体積層構造体１は、少なくとも第１配線電極（図示せず）を有する第１半導体チップ１０と第２配線電極（図示せず）を有する第２半導体チップ１１とを積層した構成からなる。そして、第１半導体チップ１０は、第２半導体チップ１１と積層方向に接続するとともに所定の第１配線電極と接続する導電性樹脂１０ｃを充填した第１導電ビア１０ｄを備えている。同様に、第２半導体チップ１１は、第１半導体チップ１０と積層方向に接続するとともに所定の第２配線電極と接続する導電性樹脂１１ｃを充填した第２導電ビア１１ｄを備えている。さらに、少なくとも所定の第１導電ビア１０ｄと第２導電ビア１１ｄとは、例えば複数の突起部１２ｂを有する個別部材１２ａからなる導電性接続体１２を介して電気的に接続され、半導体積層構造体１が構成される。
【００３５】
このとき、導電性樹脂１０ｃ、１１ｃは、例えば銀、銅やニッケルなどの導電性粒子と熱硬化型樹脂あるいは光硬化性熱硬化型樹脂などを混合したペーストを含む導電性樹脂硬化物から構成されている。そのため、図１（ｂ）に示すように、第１導電ビア１０ｄと第２導電ビア１１ｄは、一般に、導電性樹脂１０ｃ、１１ｃの硬化収縮により上下端においてへこみ（以下、「凹部」と記す）１３を生じる。その結果、第１半導体チップと第２半導体チップとを積層して接続する場合、凹部の発生が接続抵抗の増加やばらつき、さらには接続不良の原因となっていた。そこで、凹部１３間に導電性接続体１２の突起部１２ｂを、例えば押し込むことにより第１半導体チップ１０の第１導電ビア１０ｄと第２半導体チップ１１の第２導電ビア１１ｄとを導電性接続体１２を介して電気的に接続するものである。
【００３６】
なお、導電性接続体１２の個別部材１２ａは、以下で詳細に説明するように、光造形法により所定の形状に形成された光硬化性導電性樹脂硬化物または光硬化性絶縁性樹脂硬化物の外周を金属めっきにより形成される。
【００３７】
本実施の形態によれば、導電性接続体により、導電性樹脂を充填した導電ビアの硬化収縮による凹部間が接続されるため、第１半導体チップと第２半導体チップとの安定した接続を実現できる。
【００３８】
また、金属に比べて抵抗率の大きな導電性樹脂を用いて半導体チップを接続しても、抵抗率の小さい導電性接続体を介して接続することにより、接続抵抗のばらつきを低減し、高速動作が可能な半導体積層構造体を実現できる。
【００３９】
また、導電ビアを充填する導電性樹脂と導電性接続体の光硬化性導電性樹脂との組成がほぼ等しい材料で構成できるので、熱履歴による剥離などを生じにくい安定した接続を実現できる。さらに、加熱により導電性樹脂と導電性接続体を一体化させ、強固に接続することもできる。
【００４０】
また、図１（ｃ）に示すように、上記構成の半導体積層構造体１を、例えば配線パターン１１０ａを備えた、例えばガラスエポキシ基板やセラミック基板などの配線基板１１０に実装して半導体装置１００が構成される。そして、配線基板１１０の配線パターン１１０ａの一部に形成された、例えば導電性樹脂からなる接続電極１１３と半導体積層構造体１の、例えば第１半導体チップ１０の第１導電ビア１０ｄとが電気的に接続される。このとき、接続電極１１３の体積は第１導電ビア１０ｄの凹部の空間体積より大きく形成することが好ましい。また、第１導電ビア１０ｄと接続電極１１３間に、導電性接続体１２を設け、それを介して接続してもよい。
【００４１】
これにより、半導体積層構造体１を高密度に実装した薄型で接続信頼性に優れた半導体装置１００を実現できる。
【００４２】
なお、本実施の形態では、導電性接続体は、突起部の少なくとも一部を相対する導電性樹脂内に押し込んで接続する例で説明したが、これに限られない。例えば、凹部の空間体積以上の大きさを有する導電性接続体の埋設により凹部の空間を導電性樹脂で埋め合わせ、導電性接続体で接続するとともに、導電性樹脂で対向する導電ビア間を接続してもよい。これにより、接続抵抗をさらに低減した半導体積層構造体や半導体装置を実現できる。さらに、導電性接続体を埋設することで、半導体チップ間の積層する間隙がさらに狭くなるため、より薄型の半導体積層構造体や半導体装置を実現できる。
【００４３】
また、本実施の形態では、導電性接続体として、光硬化性導電性樹脂硬化物や金属めっきした光硬化性絶縁性樹脂硬化物を用いた例で説明したが、これに限られない。例えば、導電性の突起部を有する、例えば四角錐針状結晶導電体などの導電性ウイスカや銀粒子やニッケル粒子を核としてその表面に複数の樹状晶を成長させた樹状晶の導電体粒子、導電性高分子を用いた導電体粒子などを用いてもよい。これにより、低コストで生産性よく半導体積層構造体や半導体装置が得られる。
【００４４】
また、本実施の形態では、半導体チップ間を導電性接続体でのみ接続した例で説明したがこれに限られず、接続部分を除く半導体チップ間に絶縁性接着剤を注入し接着する構成としてもよい。これにより、半導体積層構造体や半導体装置の機械的強度や接続部の耐湿性などの信頼性を向上できる。
【００４５】
また、本実施の形態では、導電性接続体として、尖鋭状の突起部を有する個別部材を例に説明したが、これに限られない。例えば、図２（ａ）の断面概念図で示すように、上下縦横の６方向に飛び出た矩形凸形状の導電性の複数の突起部１２１ｂを有する個別部材１２１ａからなる導電性接続体１２１でもよい。さらに、図２（ｂ）の断面概念図で示すように、例えば星形形状の複数の突起部１２２ｂを有する個別部材１２２ａからなる導電性接続体１２２でもよく、図２（ｃ）の断面概念図で示すように、例えば樹状形状の複数の突起部１２３ｂを有する個別部材１２３ａからなる導電性接続体１２３で構成してもよい。なお、導電性接続体が突起部を有する形状であれば、特に制限されるものではない。これらを用いることにより、同様の効果が得られる。
【００４６】
以下に、本発明の第１の実施の形態の半導体積層構造体および半導体装置の製造方法について、図３と図４を用いて説明する。
【００４７】
図３と図４は、本発明の第１の実施の形態の半導体積層構造体１および半導体装置１００の製造方法を説明する断面図である。
【００４８】
まず、図３（ａ）に示すように、以下の方法により、第１半導体チップ１０となるシリコン基板１０ａに第２半導体チップと積層方向に接続するとともに所定の第１配線電極と接続する、例えば１００μｍ〜２００μｍ径の第１貫通孔１０ｂを形成する。
【００４９】
すなわち、はじめに、第１半導体チップ１０の少なくとも一方の面１００ａに、例えばＣＶＤ法などを用いて酸化シリコン膜を形成する。そして、酸化シリコン膜にフォトリソ技術を用いて所定形状の開口部１０２を形成しエッチングパターンマスク１０１とする。さらに、開口部１０２から、エッチング法を用いて、シリコン基板１０ａを所定の深さまでエッチングして複数の第１貫通孔１０ｂを形成する。このとき、第１貫通孔１０ｂは、シリコン基板１０ａの機能部（図示せず）の形成されていない、例えば外周部で、機能部と接続された第１配線電極の電極パッド（図示せず）の位置や上下に積層される半導体チップの配線電極とだけ接続する位置に形成される。なお、第１貫通孔１０ｂは、シリコン基板１０ａを貫通させて形成してもよいが、シリコン基板１０ａが等方的にエッチングされる場合には、所定の深さ（１００μｍ程度）までで止めるほうが好ましい。さらに、図示しないが、エッチングパターンマスク１０１を除去し、少なくとも電極パッドは露出させた絶縁膜（図示せず）を、必要に応じて形成する。
【００５０】
つぎに、図３（ｂ）に示すように、シリコン基板１０ａの第１貫通孔１０ｂに、例えばスキージ１０４などにより導電性樹脂ペースト１０３を充填する。このとき、導電性樹脂ペースト１０３として、導電性粒子と熱硬化型樹脂などを混練した導電性ペースト材料を用いる。ここで、導電性粒子としては銀、銅やニッケルなどを用い、熱硬化型樹脂としてはエポキシ系樹脂やアクリル系樹脂などが用いることができる。そして、シリコン基板１０ａを他方の面１００ｂから、例えば研磨法などを用いて、所定の厚み、例えば５０μｍまで研磨し第１半導体チップを作製する。このとき、研磨は導電性樹脂ペースト１０３を充填した後でも、する前でもよい。
【００５１】
つぎに、図３（ｃ）に示すように、作製した第１半導体チップ１０において、例えば導電性樹脂ペースト１０３を低い温度で熱硬化させ半硬化状態の導電性樹脂１０ｃにより、第１半導体チップ１０に第１導電ビア１０ｄを形成する。このとき、導電性樹脂１０ｃは半硬化状態であるため、柔らかく粘着性を有している。しかし、熱硬化した導電性樹脂１０ｃは、硬化時に体積収縮するため、第１導電ビア１０ｄは第１貫通孔１０ｂにおいて、第１半導体チップ１０の一方の面１００ａや他方の面１００ｂから落ち込みへこんだ凹部１３が形成される。
【００５２】
つぎに、図３（ｄ）に示すように、後述する方法により形成された、例えば複数の上下縦横の６方向に尖鋭形状の突起部１２ｂを有する個別部材１２ａからなる導電性接続体１２を準備する。このとき、導電性接続体１２の体積が第１導電ビア１０ｄの導電性樹脂１０ｃの硬化収縮した空間体積よりも大きく形成することが好ましい。また、突起部１２ｂは少なくとも導電性樹脂１０ｃの凹部１３の深さより長い長さで形成することが好ましい。
【００５３】
つぎに、図３（ｅ）に示すように、第１半導体チップ１０の一方の面１００ａ上に導電性接続体１２を、例えば散布などの方法により、第１導電ビア１０ｄの導電性樹脂１０ｃの凹部１３表面に導電性接続体１２を付着させる。その後、非付着の導電性接続体１２を、例えば窒素ガスなどの不活性ガスを吹き付けて第１半導体チップ１０から取り除く。このとき、導電性樹脂１０ｃは半硬化状態であるため、その粘着性により散布された導電性接続体１２は導電性樹脂１０ｃ表面に少なくとも１つあるいは複数個付着する。
【００５４】
つぎに、図４（ａ）に示すように、図３（ａ）〜図３（ｅ）の工程で作製された第１半導体チップ１０と、図３（ａ）〜図３（ｃ）と同様の工程で作製された第２半導体チップ１１を準備する。このとき、第２半導体チップ１１は、第１半導体チップ１０とその積層方向で接続するとともに第２配線電極（図示せず）と接続する導電性樹脂１１ｃが充填された第２導電ビア１１ｄを有している。
【００５５】
そして、所定の第１半導体チップ１０の第１導電ビア１０ｄと第２半導体チップ１１の第２導電ビア１１ｄとを位置合わせし、例えば図面中の矢印方向から加圧する。
【００５６】
さらに、第１半導体チップ１０と第２半導体チップ１１とを加圧しながら導電性樹脂１０ｃ、１１ｃを半硬化時の温度より高い温度（例えば１５０℃）で熱硬化して積層し固定する。
【００５７】
これにより、導電性樹脂１０ｃ表面に付着させた導電性接続体１２の突起部１２ｂの少なくとも一部が相対する導電性樹脂１０ｃ、１１ｃ間に押し込まれ、第１導電ビア１０ｄと第２導電ビア１１ｄが、少なくとも導電性接続体１２を介して電気的に接続される。このとき、導電性接続体１２で押しのけられた導電性樹脂１０ｃ、１１ｃも凹部１３空間を埋めるため、導電性樹脂間でも接続される。さらに、導電性接続体１２の体積を第１導電ビア１０ｄや第２導電ビア１１ｄの凹部１３空間の体積よりも大きくすれば、導電性樹脂１０ｃ、１１ｃで確実に凹部１３を埋め合わせられるので、より確実な接続を実現できる。
【００５８】
上記工程により、図４（ｂ）に示すような、少なくとも第１半導体チップ１０と第２半導体チップ１１が導電性接続体１２を介して積層されたＭＣＰ構成の半導体積層構造体１が作製される。
【００５９】
なお、上記加熱工程は、半導体積層構造体を完成品とする場合に行われるもので、例えば配線基板に実装する場合には、導電性樹脂は半硬化の状態で以下の工程に進む。
【００６０】
つぎに、図４（ｃ）に示すように、上記半導体積層構造体１の第１導電ビア１０ｄと、配線基板１１０の配線パターン１１０ａの所定の位置に形成した接続電極１１３とを位置合わせして加圧する。このとき、接続電極１１３は、例えば半田、金や導電性樹脂などで形成したバンプなどである。
【００６１】
そして、図４（ｄ）に示すように、加圧し接続した状態で、導電性樹脂１０ｃ、１１ｃを硬化させることにより、半導体装置１００が作製される。
【００６２】
以下に、本発明の第１の実施の形態に用いられる導電性接続体の製造方法について、図５を用いて説明する。
【００６３】
図５は、本発明の第１の実施の形態に用いられる導電性接続体１２の製造方法を説明する断面図である。
【００６４】
まず、図５（ａ）に示すように、光硬化性導電性樹脂液４２を満たした容器４３中に少なくとも上下に移動できるステージ４４を光硬化性導電性樹脂液４２の液面の位置に配置する。そして、液晶マスク４１の開口部４１ａから、例えば紫外光や可視光を照射して、ステージ４４を沈めながら光硬化性導電性樹脂液４２を光硬化する。なお、光硬化性導電性樹脂液４２として、例えば銀などの導電性粒子と、例えばアクリル系の光硬化性樹脂液などを混合したものを用いることができる。
【００６５】
つぎに、図５（ｂ）に示すように、ステージ４４を、段階的または連続的に沈めるとともに、それと同期させて液晶マスク４１の開口部４１ａの形状を制御し、光硬化性導電性樹脂液４２を所定の形状に露光し光硬化する。
【００６６】
つぎに、図５（ｃ）に示すように、ステージ４４を容器４３から取り出し、周囲の未硬化の光硬化性導電性樹脂液４２を除去することにより、導電性接続体１２が作製される。
【００６７】
そして、上記工程により、図５（ｄ）に示すような、複数の突起部１２ｂを有する個別部材１２ａからなる導電性接続体１２が得られる。
【００６８】
これにより、所定の形状の突起部を有する個別部材からなる導電性接続体を自在に大量でかつ簡潔な方法で形成できる。
【００６９】
なお、本実施の形態では、液晶マスクを用いて一括して導電性接続体を形成する例で説明したが、これに限られない。例えば、レーザー光線を光硬化性導電性樹脂液４２の表面で走査しながら、ステージの移動と同期させて露光し、導電性接続体を形成してもよい。
【００７０】
また、本実施の形態では、導電性接続体を光硬化性導電性樹脂で形成した例で説明したが、これに限られない。例えば、アクリル系などの光硬化性絶縁性樹脂を用いて光硬化性絶縁性樹脂硬化物を形成し、その外周を例えば、金などの金属めっきすることにより、導電性接続体を形成してもよい。これにより、固有比抵抗の小さい金属めっきされた導電性接続体により、接続抵抗をさらに低減できる。
【００７１】
（第２の実施の形態）
以下に、本発明の第２の実施の形態における半導体積層構造体と半導体装置について、図６を用いて説明する。
【００７２】
図６（ａ）は本発明の第２の実施の形態における半導体積層構造体２の構成を示す平面図、図６（ｂ）は図６（ａ）のＡ−Ａ線断面図である。また、図６（ｃ）は、本発明の第２の実施の形態における半導体積層構造体２を実装した半導体装置２００の構成を示す断面図である。
【００７３】
図６に示す半導体積層構造体２は、導電性接続体５２が、第１導電ビアに形成された、少なくとも１つの凸部５２ｂを有する光硬化性導電性樹脂硬化物で構成されている点で、個別部材からなる第１の実施の形態とは異なる。そして、導電性接続体５２は、第１導電ビア１０ｄ上に直接、光造形法により形成される。このとき、必要に応じて、導電性接続体５２の少なくとも凸部５２ｂの体積を、第１導電ビア１０ｄと第２導電ビア１１ｄの導電性樹脂１０ｃ、１１ｃの硬化収縮により生じる凹部１３の空間体積よりも大きく設けられる。
【００７４】
そして、図６（ｂ）に示すように、相対する第１導電ビア１０ｄと第２導電ビア１１ｄとを導電性接続体５２を介して電気的に接続することにより、半導体積層構造体２が構成される。
【００７５】
本実施の形態によれば、導電性接続体により、導電性樹脂を充填した導電ビアの硬化収縮による凹部間を埋め合わせて接続できるため、第１半導体チップと第２半導体チップとの接続抵抗ばらつきが小さく安定した接続の半導体積層構造体を実現できる。
【００７６】
また、第１半導体チップ１０の電極パッド（図示せず）との接続が、導電性接続体の形成とともに形成できるので、確実で信頼性に優れた半導体積層構造体を実現できる。なお、一般に、電極パッドは、半導体チップの導電ビアの径よりも若干大きな径で、その表面に設けられている。
【００７７】
また、図６（ｃ）に示すように、上記構成の半導体積層構造体２を、例えば配線パターン１１０ａを備えた、例えばガラスエポキシ基板やセラミック基板などの配線基板１１０に実装して半導体装置２００が構成される。そして、配線基板１１０の配線パターン１１０ａの一部に形成された、例えば導電性樹脂からなる接続電極１１３と半導体積層構造体２の、例えば第１半導体チップ１０の第１導電ビア１０ｄとが電気的に接続される。このとき、接続電極１１３の体積は第１導電ビア１０ｄの凹部の空間体積より大きく形成することが好ましい。
【００７８】
これにより、半導体積層構造体２を高密度に実装した薄型で接続信頼性に優れた半導体装置２００を実現できる。
【００７９】
なお、導電性接続体５２は、第１の実施の形態の導電性接続体１２と、同様の材料を用いて作製できるため、説明は省略する。
【００８０】
以下に、本発明の第２の実施の形態の半導体積層構造体および半導体装置の製造方法について、図７と図８を用いて説明する。
【００８１】
図７と図８は、本発明の第２の実施の形態の半導体積層構造体２および半導体装置２００の製造方法を説明する断面図である。
【００８２】
なお、第２の実施の形態は、導電ビア形成工程以後の工程が、第１の実施の形態とは異なるもので、他の工程は同様であるので、適宜図３と図４を参照しながら説明する。つまり、導電ビアを形成した以後の工程が、第１半導体チップの第１導電ビアに上に、少なくとも１つの凸部を有する導電性接続体を光造形法により形成する工程と、所定の導電性接続体の凸部を介して第１導電ビアと第２導電ビアを電気的に接続させる半導体チップ積層工程からなるものである。
【００８３】
まず、図７（ａ）に示すように、図３（ａ）〜図３（ｃ）と同様の方法で作製した第１導電ビア１０ｄが形成された第１半導体チップ１０を準備する。
【００８４】
つぎに、図７（ｂ）に示すように、光硬化性導電性樹脂液６２で満たされた容器６０中に、少なくとも上下に移動できるステージ６４に設置した第１半導体チップ１０を、光硬化性導電性樹脂液６２の液面の位置に浸漬する。そして、液晶マスク６１の開口部６１ａから、例えば紫外光や可視光を照射して、ステージ６４を沈めながら光硬化性導電性樹脂液６２を光硬化する。
【００８５】
さらに、ステージ６４を、段階的または連続的に沈めるとともに、それと同期させて液晶マスク６１の開口部６１ａの形状を制御し、光硬化性導電性樹脂液６２を所定の形状に露光し光硬化する。なお、図７（ｂ）においては、液晶マスク６１の開口部６１ａを順次小さくして、例えば三角錐や円錐形状など尖鋭形状の凸部で硬化させる。
【００８６】
つぎに、図７（ｃ）に示すように、第１半導体チップ１０を容器６０から取り出し、周囲の未硬化の光硬化性導電性樹脂液６２を除去する。これにより、第１半導体チップ１０の第１導電ビア１０ｄの凹部１３を埋め合わせた、尖鋭形状の凸部５２ｂを有する導電性接続体５２が形成された第１半導体チップ１０が作製される。このとき、第１半導体チップ１０の電極パッドを被覆するように導電性接続体５２を形成することが好ましい。また、導電性接続体５２は、少なくとも凸部５２ｂの体積が、第１導電ビア１０ｄと第２導電ビア１１ｄの導電性樹脂１０ｃ、１１ｃの硬化収縮した凹部１３の空間体積よりも大きく形成することが好ましい。さらに、凸部５２ｂの高さが導電性樹脂１０ｃ、１１ｃの凹部１３の深さより長い形状で形成することが好ましい。
【００８７】
つぎに、図７（ｄ）に示すように、上記第１半導体チップ１０の導電性接続体５２と、図７（ａ）と同様の工程で作製された第２半導体チップ１１の第２導電ビア１１ｄが対向するように位置合わせし、例えば図面中の矢印方向から加圧する。
【００８８】
つぎに、図７（ｅ）に示すように、第１半導体チップ１０と第２半導体チップ１１とを加圧しながら導電性樹脂１０ｃ、１１ｃを半硬化時の温度より高い温度（例えば１５０℃）で熱硬化して積層し固定する。これにより、少なくとも第１半導体チップ１０と第２半導体チップ１１が導電性接続体５２を介して積層されたＭＣＰ構成の半導体積層構造体２が作製される。このとき、導電性樹脂１０ｃ表面に形成された導電性接続体５２の凸部５２ｂが相対する導電性樹脂１１ｃに押し込まれ、第１導電ビア１０ｄと第２導電ビア１１ｄが、少なくとも導電性接続体５２を介して電気的に接続される。
【００８９】
なお、上記加熱工程は、半導体積層構造体を完成品とする場合に行われるもので、例えば配線基板に実装する場合には、導電性樹脂は半硬化の状態で以下の工程に進む。
【００９０】
つぎに、図８（ａ）に示すように、配線パターン１１０ａを所定の位置に接続電極１１３を形成した配線基板１１０を準備する。このとき、接続電極１１３は、例えば半田、金や導電性樹脂などで形成したバンプなどである。
【００９１】
つぎに、図８（ｂ）に示すように、半導体積層構造体２の第１導電ビア１０ｄと、配線基板１１０の接続電極１１３とを位置合わせして加圧し、導電性接続体５２の凸部５２ｂを第１導電ビア１０ｄに圧入する。
【００９２】
そして、図８（ｃ）に示すように、圧入し接続した状態で、導電性樹脂１０ｃ、１１ｃを硬化させることにより、半導体装置２００が作製される。
【００９３】
本実施の形態によれば、光造形法により対向する位置に形成した導電性接続体の凸部を介して導電ビア間の導電性樹脂を接続するという簡易な方法により、効率的に半導体積層構造体および半導体装置を作製できる。
【００９４】
（第３の実施の形態）
以下に、本発明の第３の実施の形態における半導体積層構造体と半導体装置について、図９を用いて説明する。
【００９５】
図９（ａ）は本発明の第３の実施の形態における半導体積層構造体３の構成を示す平面図、図９（ｂ）は図９（ａ）のＡ−Ａ線断面図である。また、図９（ｃ）は、本発明の第３の実施の形態における半導体積層構造体３を実装した半導体装置３００の構成を示す断面図である。
【００９６】
図９に示す半導体積層構造体３は、第１半導体チップ１０と第２半導体チップ１１を接続する導電性樹脂と導電性接続体を、光造形法により一体的に形成した構成を有する点で、上記各実施の形態の半導体積層構造体とは異なる。
【００９７】
つまり、半導体積層構造体３は、第１半導体チップ１０の第１導電ビア１０ｄの導電性樹脂７０ｃ、第２半導体チップ１１の第２導電ビア１１ｄの導電性樹脂７１ｃおよびこれらを接続する導電性接続体７２が、光造形法により一体的に同じ光硬化性導電性樹脂により形成される。
【００９８】
これにより、図９（ｂ）に示すように、相対する第１導電ビア１０ｄと第２導電ビア１１ｄの導電性樹脂７０ｃ、７１ｃとが導電性接続体７２を介して電気的に接続された、半導体積層構造体３が得られる。
【００９９】
本実施の形態によれば、光造形法により各導電ビアの導電性樹脂とその間に介在する導電性接続体が同じ材料により一体的に形成されるため、接続界面が存在しない構成にできる。その結果、接続抵抗値が低く、接続不良の発生しない半導体積層構造体および半導体装置を実現できる。
【０１００】
また、図９（ｃ）に示すように、上記構成の半導体積層構造体３を、例えば配線パターン１１０ａを備えた、例えばガラスエポキシ基板やセラミック基板などの配線基板１１０に実装して半導体装置３００が構成される。そして、配線基板１１０の配線パターン１１０ａの一部に形成された、例えば導電性樹脂からなる接続電極１１３が押し込まれ、半導体積層構造体３の、例えば第１半導体チップ１０の第１導電ビア１０ｄとが電気的に接続される。
【０１０１】
これにより、半導体積層構造体３を高密度に実装した薄型で接続信頼性に優れた半導体装置３００を実現できる。
【０１０２】
以下に、本発明の第３の実施の形態の半導体積層構造体および半導体装置の製造方法について、図１０を用いて説明する。
【０１０３】
図１０は、本発明の第３の実施の形態の半導体積層構造体３および半導体装置３００の製造方法を説明する断面図である。
【０１０４】
まず、図１０（ａ）に示すように、図３（ａ）および図３（ｂ）と同様の方法で作製された導電性樹脂が充填されていない第１貫通孔１０ｂを設けた第１半導体チップ１０を準備する。
【０１０５】
つぎに、図１０（ｂ）に示すように、光硬化性導電性樹脂液６２で満たされた容器６０中に、少なくとも上下に移動できるステージ６４に設置した第１半導体チップ１０を、光硬化性導電性樹脂液６２の液面から所定の深さの位置に浸漬する。そして、液晶マスク６１の開口部６１ａから、例えば紫外光や可視光を照射して、ステージ６４間の光硬化性導電性樹脂液６２を光硬化する。このとき、露光は、例えば焦点深度を変えながら行うことが好ましい。これにより、確実に第１半導体チップ１０の第１貫通孔１０ｂのステージ６４近傍から、順次光硬化性導電性樹脂を硬化させて、第１導電ビア１０ｄと導電性接続体７２を形成できる。
【０１０６】
つぎに、図１０（ｃ）に示すように、第１貫通孔１０ｂに導電性樹脂７０ｃと導電性接続体７２が一体的に形成された第１半導体チップ１０を、ステージ６４によりさらに沈め、導電性接続体７２と位置合わせしながら第２半導体チップ１１を光硬化性導電性樹脂液６２中に浸漬する。そして、第２半導体チップ１１の第２貫通孔１１ｂに充填された光硬化性導電性樹脂液６２を光硬化させて、導電性樹脂７１ｃからなる第２導電ビア１１ｄを形成する。これにより、導電性接続体７２と導電性樹脂７１ｃが接続される。
【０１０７】
つぎに、図１０（ｄ）に示すように、第１半導体チップ１０を容器６０から取り出し、周囲の未硬化の光硬化性導電性樹脂液６２を除去する。これにより、第１半導体チップ１０の第１導電ビア１０ｄと第２半導体チップ１１の第２導電ビア１１ｄの導電性樹脂７０ｃ、７１ｃが、同じ材料により一体的に形成された導電性接続体７２で接続され半導体積層構造体３が作製される。このとき、第１半導体チップ１０の電極パッドを被覆するように導電性接続体７２を形成することが好ましい。この場合、第１導電ビアや第２導電ビアの径よりも若干大きな径で導電性接続体を形成する。これらは、液晶マスク６１の開口部６１ａの形状を制御することにより、容易に作製できる。
【０１０８】
つぎに、図１０（ｅ）に示すように、配線パターン１１０ａを所定の位置に接続電極１１３を形成した配線基板１１０を準備する。このとき、接続電極１１３は、例えば半田、金や導電性樹脂などで形成したバンプなどである。そして、半導体積層構造体３の第１導電ビア１０ｄと、配線基板１１０の接続電極１１３とを位置合わせして加圧し、接続電極１１３を第１導電ビア１０ｄに圧入する。
【０１０９】
そして、図１０（ｆ）に示すように、圧入し接続した状態で加熱し、導電性樹脂と接続電極を電気的に接続して、半導体装置３００が作製される。
【０１１０】
本実施の形態によれば、導電ビアの導電性樹脂と導電性接続体を同じ材料で一体的に形成することにより、接続界面が存在しない構成とできるので、接続抵抗値が低く、接続不良の発生しない半導体積層構造体および半導体装置を生産性よく作製できる。
【０１１１】
（第４の実施の形態）
以下に、本発明の第４の実施の形態における半導体装置について、図１１を用いて説明する。
【０１１２】
図１１（ａ）は本発明の第４の実施の形態における半導体装置４００の構成を示す平面図、図１１（ｂ）は図１１（ａ）のＡ−Ａ線断面図である。なお、図１１（ａ）では、半導体装置４００を構成する半導体積層構造体４の平面図で示し、他の構成要素は省略している。
【０１１３】
すなわち、半導体積層構造体４は、第２半導体チップの第２導電ビアの一部を第１半導体チップの第１導電ビアと対向しない位置に設け、それらを導電性接続体で接続した点で、第３の実施の形態の半導体積層構造体３とは異なる。さらに、半導体積層構造体４が、直接配線基板８１０に実装して半導体装置４００を形成した点でも、上記各実施の形態の半導体装置とは異なる。
【０１１４】
図１１に示すように、半導体装置４００は、半導体積層構造体４を配線基板８１０の配線パターン８１０ａの接続部（図示せず）に直接、光造形法を用いて実装した構成を有する。このとき、半導体積層構造体４は、少なくとも第１配線電極（図示せず）を有する第１半導体チップ８０と第２配線電極（図示せず）を有する第２半導体チップ８１とを積層した構成からなる。そして、第２半導体チップ８１には、少なくとも一部の第２導電ビア８１ｄが第１半導体チップ８０の第１導電ビア８０ｄと対向しない位置に設けられている。このとき、第１半導体チップ８０の第１導電ビア８０ｄ、８０１ｄの導電性樹脂８０ｃ、第２半導体チップ８１の第２導電ビア８１ｄ、８１１ｄの導電性樹脂８１ｃおよびこれらを接続する導電性接続体８２、８２１が、光造形法により一体的に同じ光硬化性導電性樹脂により形成されている。
【０１１５】
また、図１１（ｂ）に示すように、半導体装置４００は、半導体積層構造体４を配線基板８１０の配線パターン８１０ａの接続部と第１半導体チップ８０の第１導電ビア８０ｄ、８０１ｄとを光硬化性導電性樹脂を介して電気的に接続した構成からなる。
【０１１６】
本実施の形態によれば、第３の実施の形態と同様な効果が得られるとともに、各半導体チップの導電ビアを任意の位置に配置できるため、設計自由度が向上する。
【０１１７】
また、本実施の形態によれば、配線基板と半導体積層構造体とが、光硬化性導電性樹脂で接続できるため、低荷重での実装を実現できる。その結果、半導体チップの損傷の少ない信頼性に優れた半導体装置が得られる。
【０１１８】
以下に、本発明の第４の実施の形態の半導体装置の製造方法について、図１２を用いて説明する。
【０１１９】
図１２は、本発明の第４の実施の形態の半導体装置４００の製造方法を説明する断面図である。なお、第１半導体チップ８０に第１貫通孔、第２半導体チップ８１に第２貫通孔を形成する方法は、第１の実施の形態と同様であるので、説明を省略する。
【０１２０】
まず、図１２（ａ）に示すように、第１半導体チップ８０の第１貫通孔８０ｂ、８０１ｂと、配線基板８１０の所定の位置に形成した配線パターン８１０ａの接続部とを位置合わせして搭載する。ここで、配線パターン８１０ａは、例えば導電性ペーストのスクリーン印刷や、銅箔のエッチングなどで形成される。
【０１２１】
つぎに、図１２（ｂ）に示すように、容器（図示せず）中に満たした光硬化性導電性樹脂液９２中に、ステージ（図示せず）上に搭載した配線基板と第１半導体チップ８０を浸漬する。このとき、光硬化性導電性樹脂液９２の液面が第１半導体チップ８０の一方の面８００ａ程度となるように浸漬し、第１貫通孔８０ｂ、８０１ｂに光硬化性導電性樹脂液９２を充填する。そして、液晶マスク９１の開口部９１ａを第１貫通孔８０ｂ、８０１ｂと対向して配置する。
【０１２２】
つぎに、図１２（ｃ）に示すように、液晶マスク９１の開口部９１ａを介して、例えば紫外光や可視光を照射して、第１貫通孔８０ｂ、８０１ｂ内の光硬化性導電性樹脂液９２を光硬化させ、導電性樹脂８０ｃ、８０１ｃを有する第１導電ビア８０ｄ、８０１ｄを形成する。これにより、第１半導体チップ８０と配線基板８１０とが実装され、第１導電ビア８０ｄ、８０１ｄと配線パターン８１０ａの接続部が電気的に接続される。
【０１２３】
つぎに、図１２（ｄ）に示すように、ステージを下方に移動させ、第１半導体チップ８０を光硬化性導電性樹脂液９２の液面から所定の深さまでさらに浸漬する。ここで、所定の深さとは、導電性接続体の厚さ程度である。
【０１２４】
つぎに、図１２（ｅ）に示すように、液晶マスク９１の開口部９１ａの形状を制御して、光硬化性導電性樹脂液９２を所定の形状および所定の領域で露光する。これにより、第１導電ビア８０ｄ、８０１ｄと一体的に接続して導電性接続体８２、８２１がそれぞれ形成される。
【０１２５】
つぎに、図１２（ｆ）に示すように、ステージをさらに下方に移動させ、第１半導体チップ８０と位置合わせして搭載した第２半導体チップ８１を光硬化性導電性樹脂液９２中に浸漬する。このとき、導電性接続体８２に相対して第２貫通孔８１ｂと、導電性接続体８２１に相対して第２貫通孔８１１ｂとを位置合わせする。
【０１２６】
そして、第２半導体チップ８１の第２貫通孔８１ｂ、８１１ｂに対応して開口した液晶マスク９１の開口部９１ａを介して、第２貫通孔８１ｂ、８１１ｂ内に充填された光硬化性導電性樹脂液９２を露光する。
【０１２７】
つぎに、図１２（ｇ）に示すように、光硬化性導電性樹脂液を光硬化させて第２導電ビア８１ｄ、８１１ｄを形成する。これにより、第１半導体チップ８０上に形成した導電性接続体８２、８２１と第２半導体チップ８１の第２導電ビア８１ｄ、８１１ｄが電気的に接続され、半導体装置が作製される。
【０１２８】
そして、作製した半導体装置を容器から取り出し、周囲の未硬化の光硬化性導電性樹脂を除去する。これにより、第１半導体チップ８０と第２半導体チップ８１が配線基板８１０上に形成された半導体装置４００が作製される。
【０１２９】
本実施の形態によれば、配線基板と半導体積層構造体とが、光硬化性導電性樹脂で接続できるため、低荷重での実装により半導体チップなどの損傷の少ない信頼性に優れた半導体装置を容易に作製できる。
【０１３０】
なお、上記実施の形態では、配線基板の配線パターンを導電ペーストのスクリーン印刷で形成した例で説明したが、これに限られない。例えば、ガラスエポキシ基板などに、光造形法を用いて形成してもよい。これにより、光造形法による一貫生産が可能となるため生産性を向上できる。また、配線パターンと導電ビアとが同じ材料により構成できるため、接続界面のない付着強度に優れた半導体装置を実現できる。
【０１３１】
また、上記実施の形態では、配線パターンの接続部に直接導電ビアを形成する例で説明したが、これに限られず、バンプのような接続電極を形成してもよい。これにより、接続電極で導電ビアの接触面積を拡大して付着強度を向上できる。
【０１３２】
（第５の実施の形態）
以下に、本発明の第５の実施の形態における半導体積層構造体および半導体装置の製造方法について、図１３を用いて説明する。
【０１３３】
図１３は、本発明の第５の実施の形態における半導体積層構造体９５０および半導体装置９６０の製造方法を説明する断面図である。
【０１３４】
本実施の形態は、接続電極を有する配線基板、第１半導体チップ部材および第２半導体チップ部材を個別に作製し、一括して半導体積層構造体および半導体装置を形成する点で、上記各実施の形態とは異なる。
【０１３５】
はじめに、図１３（ａ）に示すように、例えばガラスエポキシ基板などからなる基板９００ａの一方の面に、例えば銅箔などを貼り合わせてエッチングすることにより配線パターン９００ｂを形成する。さらに、配線パターン９００ｂの所定の位置に、例えば半田や導電性樹脂などで接続電極９０１を形成して配線基板９００を作製する。なお、配線パターン９００ｂや接続電極９０１は、導電性ペーストのスクリーン印刷で形成しても、上記各実施の形態で説明した光造形法を用いて形成してもよい。
【０１３６】
そして、図１３（ｂ）に示すように、第１半導体チップ９１０の第１貫通孔９１２に導電性樹脂９１４を充填して第１導電ビア９１６を形成する。その後、導電性樹脂９１４を半硬化させた状態で、光造形法を用いて尖鋭形状の凸部９１８ａを有する導電性接続体９１８を形成して、第１半導体チップ部材９２０を作製する。
【０１３７】
さらに、図１３（ｃ）に示すように、第２半導体チップ９３０の第２貫通孔９３２に導電性樹脂９３４を充填して第２導電ビア９３６を形成する。その後、導電性樹脂９１４を半硬化させ、第２半導体チップ部材９４０を形成する。
【０１３８】
上記図１３（ａ）〜図１３（ｃ）により、個別に配線基板９００、第１半導体チップ部材９２０および第２半導体チップ部材９４０が準備される。
【０１３９】
つぎに、図１３（ｄ）に示すように、配線基板９００の接続電極９０１と第１半導体チップ部材９２０の第１導電ビア９１６および第１半導体チップ部材９２０の導電性接続体９１８の凸部９１８ａと第２半導体チップ部材９４０の第２導電ビア９３６を位置合わせして配置する。そして、図面中の矢印方向から加圧・加熱しながら積層する。
【０１４０】
上記により、図１３（ｅ）に示すような各半導体チップが積層された半導体装置９６０が作製される。なお、この場合、配線基板９００がない状態で積層すれば、半導体積層構造体９５０が得られるものである。
【０１４１】
本実施の形態によれば、個別に作製した部材を、最適に組み合わせて構成できるため、設計自由度の高い半導体積層構造体および半導体装置を生産性よく作製できる。
【０１４２】
また、本実施の形態によれば、導電性樹脂の硬化収縮による凹部を導電性接続体の埋設や押し込みにより確実に接続できるため、接続抵抗が小さく、接続の信頼性に優れた半導体積層構造体および半導体装置が得られる。
【０１４３】
なお、上記各実施の形態では、半導体積層構造体として２つの半導体チップを積層した例で説明したが、これに限られない。例えば、３つ以上の複数の半導体チップを積層して半導体積層構造体を作製してもよい。これにより、実装密度をさらに高めた半導体積層構造体および半導体装置を実現できる。
【０１４４】
また、上記各実施の形態では、積層した半導体チップ間や配線基板との隙間が空間であるような例で説明したが、これに限られず、絶縁性の接着剤で封止してもよい。これにより、半導体積層構造体および半導体装置の機械的な強度を高め、接続電極間の接続信頼性や変形などによる破壊などを未然に防止できる。
【産業上の利用可能性】
【０１４５】
本発明の半導体積層構造体とそれを用いた半導体装置およびそれらの製造方法によれば、導電性樹脂を介して薄型で高密度実装が容易にできる。そのため、小型で高記憶容量化や高い信頼性が要望される携帯電話やデジタルカメラなどの携帯型デジタル機器、ノートパソコン、デジタル家電機器などの技術分野において有用である。
【図面の簡単な説明】
【０１４６】
【図１】（ａ）本発明の第１の実施の形態における半導体積層構造体の構成を示す平面図（ｂ）図１（ａ）のＡ−Ａ線断面図（ｃ）本発明の第１の実施の形態における半導体積層構造体を実装した半導体装置の構成を示す断面図
【図２】本発明の第１の実施の形態における半導体積層構造体に用いる導電性接続体の別の例を示す断面概念図
【図３】本発明の第１の実施の形態の半導体積層構造体および半導体装置の製造方法を説明する断面図
【図４】本発明の第１の実施の形態の半導体積層構造体および半導体装置の製造方法を説明する断面図
【図５】本発明の第１の実施の形態に用いられる導電性接続体の製造方法を説明する断面図
【図６】（ａ）本発明の第２の実施の形態における半導体積層構造体の構成を示す平面図（ｂ）図６（ａ）のＡ−Ａ線断面図（ｃ）本発明の第２の実施の形態における半導体積層構造体を実装した半導体装置の構成を示す断面図
【図７】本発明の第２の実施の形態の半導体積層構造体および半導体装置の製造方法を説明する断面図
【図８】本発明の第２の実施の形態の半導体積層構造体および半導体装置の製造方法を説明する断面図
【図９】（ａ）本発明の第３の実施の形態における半導体積層構造体の構成を示す平面図（ｂ）図９（ａ）のＡ−Ａ線断面図（ｃ）本発明の第３の実施の形態における半導体積層構造体を実装した半導体装置の構成を示す断面図
【図１０】本発明の第３の実施の形態の半導体積層構造体および半導体装置の製造方法を説明する断面図
【図１１】（ａ）本発明の第４の実施の形態における半導体装置の構成を示す平面図（ｂ）図１１（ａ）のＡ−Ａ線断面図
【図１２】本発明の第４の実施の形態の半導体装置の製造方法を説明する断面図
【図１３】本発明の第５の実施の形態における半導体積層構造体および半導体装置の製造方法を説明する断面図
【符号の説明】
【０１４７】
１，２，３，４，９５０    半導体積層構造体
１０，８０，９１０    第１半導体チップ
１０ａ    シリコン基板
１０ｂ，８０ｂ，８０１ｂ，９１２    第１貫通孔
１０ｃ，１１ｃ，７０ｃ，７１ｃ，８０ｃ，８１ｃ，８０１ｃ，９１４，９３４    導電性樹脂
１０ｄ，８０ｄ，８０１ｄ，９１６    第１導電ビア
１１，８１，９３０    第２半導体チップ
１１ｂ，８１ｂ，８１１ｂ，９３２    第２貫通孔
１１ｄ，８１ｄ，８１１ｄ，９３６    第２導電ビア
１２，５２，７２，８２，１２１，１２２，１２３，８２１，９１８    導電性接続体
１２ａ，１２１ａ，１２２ａ，１２３ａ    個別部材
１２ｂ，１２１ｂ，１２２ｂ，１２３ｂ    突起部
１３    凹部
４１，６１，９１    液晶マスク
４１ａ，６１ａ，９１ａ，１０２    開口部
４２，６２，９２    光硬化性導電性樹脂液
４３，６０    容器
４４，６４    ステージ
５２ｂ，９１８ａ    凸部
１００，２００，３００，４００，９６０    半導体装置
１００ａ，８００ａ    一方の面
１００ｂ    他方の面
１０１    エッチングパターンマスク
１０３    導電性樹脂ペースト
１０４    スキージ
１１０，８１０，９００    配線基板
１１０ａ，８１０ａ，９００ｂ    配線パターン
１１３，９０１    接続電極
９００ａ    基板
９２０    第１半導体チップ部材
９４０    第２半導体チップ部材
【図１】
0005018270.tif 000002
【図２】
0005018270.tif 000003
【図３】
0005018270.tif 000004
【図４】
0005018270.tif 000005
【図５】
0005018270.tif 000006
【図６】
0005018270.tif 000007
【図７】
0005018270.tif 000008
【図８】
0005018270.tif 000009
【図９】
0005018270.tif 000010
【図１０】
0005018270.tif 000011
【図１１】
0005018270.tif 000012
【図１２】
0005018270.tif 000013
【図１３】
0005018270.tif 000014