(57)【特許請求の範囲】
【請求項１】
入射光を信号電荷に変換する光電変換手段、該光電変換手段で発生した前記信号電荷を蓄積する蓄積部、該蓄積部に蓄積された前記信号電荷を増幅して出力信号線に出力する増幅手段、及びリセットラインに設定されているリセット電位に前記蓄積部をリセットするリセット手段を有する画素が複数、行列状に２次元に配列されてなる画素部と、
前記出力信号線に一端が接続され、他端が接地され、前記増幅手段に流れる電流を一定にする負荷手段と、
前記出力信号線に接続され、前記リセット手段によるリセット動作時における前記画素からの出力たる第１の信号を用いて、前記信号電荷に対応する第２の信号に含まれるノイズ成分を抑圧するノイズ抑圧動作を行うノイズ抑圧手段と、
前記ノイズ抑圧動作の対象たる第１の画素の前記出力信号線への出力を、前記第１の画素と同一の前記出力信号線に接続され前記第１の画素とは異なる第２の画素から前記出力信号線への前記リセット手段によるリセット動作に伴う出力を用いて、前記第１の信号を第１の電位に、前記第２の信号を第２の電位にそれぞれ制限する制御手段とを有することを特徴とする固体撮像装置。
【請求項２】
前記第１の電位と前記第２の電位に制限するために用いる前記第２の画素は、同一の画素であることを特徴とする請求項１に係る固体撮像装置。
【請求項３】
前記第１の電位と前記第２の電位に制限するために用いる前記第２の画素は、異なる画素であることを特徴とする請求項１に係る固体撮像装置。
【請求項４】
前記第１の電位と前記第２の電位に制限するために用いる前記第２の画素は、前記第１の画素の近傍に位置する画素であることを特徴とする請求項１〜３のいずれか１項に係る固体撮像装置。
【請求項５】
前記制御手段は、前記第２の電位として前記負荷手段がオフしない電位を設定することを特徴とする請求項１〜４のいずれか１項に係る固体撮像装置。
【請求項６】
前記制御手段は、前記第１の電位を前記第２の電位よりも高く設定することを特徴とする請求項１〜５のいずれか１項に係る固体撮像装置。
【請求項７】
前記リセットラインは、前記制御手段により、行単位で前記リセット電位を変更可能とされ、前記制御手段は、前記第１の電位と前記第２の電位を設定するために用いられる前記第２の画素の位置に応じて、対応する前記画素に係る前記リセットラインのリセット電位を可変することを特徴とする請求項１〜６のいずれか１項に係る固体撮像装置。
【請求項８】
前記リセットラインは、全画素に対して共通のリセット電位を前記制御手段により可変して供給可能とされ、前記制御手段は、前記第１の画素と第２の画素に対して、各々に対応したリセット電位を印加するタイミングが重ならないように前記リセット手段を制御することを特徴とする請求項１〜６のいずれか１項に係る固体撮像装置。
【請求項９】
撮影に係る複数の動作モードから１つの動作モードを設定するモード設定部を更に有し、前記制御手段は、設定された動作モードに応じて、異なった、前記第１の電位への制限動作を行わせることを特徴とする請求項１〜８のいずれか１項に係る固体撮像装置。
【請求項１０】
前記制御手段は、前記設定動作モードとして、前記光電変換手段における前記信号電荷の蓄積後に前記光電変換手段に入射する光を遮光する動作モードが設定されたとき、前記第２の信号の第２の電位への制限動作のみを行わせることを特徴とする請求項９に係る固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ビデオカメラ、デジタルスチルカメラ等に用いられる固体撮像装置に係り、特に撮像領域内に増幅機能を有する増幅型固体撮像素子を用いた固体撮像装置に関する。
【背景技術】
【０００２】
近年、撮像素子として画素内に能動素子をもち、周辺回路をオンチップ化できるＭＯＳ型イメージセンサがデジタルカメラ等の撮像装置に使われている。図10に通常のＭＯＳ型イメージセンサの回路構成を示す。ＣＭＯＳイメージセンサでは、複数の画素が２次元状に配置されているが、ここでは説明を簡単にするため１行３列に配置されている３個の画素Ｐ11，Ｐ12，Ｐ13のみを示している。各画素Ｐ11，Ｐ12，Ｐ13は、それぞれフォトダイオードＰＤ、静電容量をもつフローティングディフュージョン部ＦＤ11，ＦＤ12，ＦＤ13、転送トランジスタＭ１、リセットトランジスタＭ２、増幅トランジスタＭ311 ，Ｍ312 ，Ｍ313 、選択トランジスタＭ４から構成されている。画素Ｐ11，Ｐ12，Ｐ13は、それぞれ垂直信号線31，32，33を介して相関二重サンプリング回路（ＣＤＳ回路）10に接続されている。また垂直信号線31，32，33には、それぞれ他端が接地された定電流源となるバイアス用トランジスタＭ51，Ｍ52，Ｍ53の一端が接続されており、各バイアス用トランジスタＭ51，Ｍ52，Ｍ53はバイアス電流調整電圧Ｖbiasにより制御されるようになっている。
【０００３】
ＣＤＳ回路10は、クランプトランジスタＭ11とサンプルホールドトランジスタＭ12とクランプ容量Ｃ11とサンプルホールド容量Ｃ12とで構成されている。ＣＤＳ回路10は、列選択トランジスタＭ６を介して水平信号線７に接続され、出力アンプ５を介して画像信号を出力するようにしている。画素内の転送トランジスタＭ１，リセットトランジスタＭ２及び選択トランジスタＭ４の制御に係る転送パルスφＴＲ１，リセットパルスφＲＳＴ１，行選択パルスφＲＯＷ１、及び列選択トランジスタＭ６の制御に係る列選択パルスφＨ１，φＨ２，φＨ３は、タイミング制御部６による制御の下、垂直走査部２及び水平走査部４からそれぞれ出力され、クランプトランジスタＭ11，サンプルホールドトランジスタＭ12の制御に係るクランプパルスφＣＬ，サンプルホールドパルスφＳＨは、タイミング制御部６から出力されるようになっている。
【０００４】
このように構成されているＭＯＳ型イメージセンサにおいては、画素毎の増幅トランジスタＭ311 〜Ｍ313 の閾値ばらつきやリセットトランジスタＭ２のリセットノイズが画質劣化の要因となるが、ＣＤＳ回路10において、リセット後の画素出力とフォトダイオードＰＤの信号電荷転送後の画素出力の差分を求めることにより、これらのノイズが取り除かれ、画像信号となる光信号のみを出力させることができる。
【０００５】
ところで、ＣＤＳ回路を備えたＭＯＳ型イメージセンサでは、高輝度光が入射すると、あたかも光が入射されていないような真っ黒に沈んだ画像が生成されることが知られている。この現象を黒沈み現象と呼ぶことにする。次に、ＭＯＳ型イメージセンサにおけるこの黒沈み現象について説明する。図11は、高輝度の被写体を撮影したときに黒沈み現象の発生動作を説明するためのタイミングチャートである。ここでは、図10に示す中央の画素Ｐ12に高輝度の光が入射しており、それ以外の画素Ｐ11，Ｐ13には殆ど光が入射していないものとして説明する。
【０００６】
（１）まず、リセット期間Ｔ１においては、行選択パルスφＲＯＷ１がＨレベルの状態において、リセットパルスφＲＳＴ１をＨレベルとし、各画素のフローティングディフュージョン部ＦＤ11，ＦＤ12，ＦＤ13を電源電圧ＶＤＤに固定する。また、ＣＤＳ回路10のクランプパルスφＣＬ及びサンプルホールドパルスφＳＨもＨレベルとする。
（２）続くリセットサンプル期間Ｔ２においては、リセットパルスφＲＳＴ１をＬレベルとする。この際、高輝度光が入射していない画素Ｐ11，Ｐ13ではフローティングディフュージョン部ＦＤ11，ＦＤ13の電圧ＶＦＤ11，ＶＦＤ13（ＶＦＤ13は図示省略）は変化しないが、高輝度光の入射画素Ｐ12ではフォトダイオードＰＤからの電荷の漏れ込み等によってフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12が図示のように低下する。それにより画素Ｐ12が接続されている垂直信号線32の電位Ｖ32(Rst) も低下し、（ＶＦＤ12−ＶＧＳ-M312 ）となる。なお、ＶＧＳ-M312 は画素Ｐ12の増幅トランジスタＭ312 のゲート・ソース間電圧である。そして、リセットサンプル期間Ｔ２の終期において、ＣＤＳ回路10のクランプパルスφＣＬをＬレベルとして、各垂直信号線31〜33の電位をクランプする。
（３）続く信号転送期間Ｔ３では、転送パルスφＴＲ１をＨレベルとして、各画素Ｐ11〜Ｐ13のフォトダイオードＰＤの信号電荷をフローティングディフュージョン部ＦＤ11〜ＦＤ13へそれぞれ転送する。この際、高輝度光入射画素Ｐ12におけるフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、リセットサンプル期間Ｔ２において既に下がっているため、フォトダイオードＰＤの電荷を転送しても、リセットサンプル期間Ｔ２の電圧から少ししか下がらない（電荷の漏れ込みによりフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12が下がり切っている場合は、変化しない）。したがって、垂直信号32の電位Ｖ32(Sig) も少ししか変化しない。なお、この際、他の垂直信号線31，33の電位も、画素Ｐ11，Ｐ13には殆ど光が入射していないものとしているため、殆ど変化しない。
（４）続く信号サンプリング期間Ｔ４では、ＣＤＳ回路10の処理動作により、差分電位〔Ｖ32(Rst) −Ｖ32(Sig) 〕がサンプルホールド容量Ｃ12に保持される。次いで、ＣＤＳ回路10で処理された差分電位が列選択トランジスタＭ６及び出力アンプ５を介して、画像信号として出力される。この際、高輝度光の入射画素Ｐ12では、リセットサンプル期間Ｔ２における垂直信号線32の電位Ｖ32(Rst) の変動により、ＣＤＳ処理による差分電位〔Ｖ32(Rst) −Ｖ32(Sig) 〕が小さく、黒く沈んだ出力が画像信号として出力され、黒沈み現象が発生する。
【０００７】
この黒沈み現象の発生の問題は、メカニカルシャッタを設けることにより、静止画撮影では解消できる。しかしながら、動画撮影などでメカニカルシャッタを用いない撮影を行うときには、その発生は避けられない。
【０００８】
また、高輝度光の入射時には、強い光が入射した画素以外の画素領域にも、その影響が生じる場合がある。図12は、高輝度光が入射した画素の周辺に発生するハイライト横すじ現象の発生動作を説明するためのタイミングチャートである。ここでも、図10に示す中央の画素Ｐ12に高輝度光が入射しており、それ以外の画素Ｐ11，Ｐ13には殆ど光が入射していないものとして説明する。また、ここでは黒沈み現象は発生しないという仮定に基づいて説明する。
【０００９】
（１）まず、リセット期間Ｔ１においては、同様に、行選択パルスφＲＯＷ１がＨレベルの状態において、リセットパルスφＲＳＴ１をＨレベルとし、各画素のフローティングディフュージョン部ＦＤ11，ＦＤ12，ＦＤ13の電圧ＶＦＤ11〜ＶＦＤ13を電源電圧ＶＤＤに固定する。また、ＣＤＳ回路10のクランプパルスφＣＬ及びサンプルホールドパルスφＳＨもＨレベルとする。
（２）続くリセットサンプル期間Ｔ２においては、その終期にＣＤＳ回路10のクランプパルスφＣＬをＬレベルとして、各画素のフローティングディフュージョン部ＦＤ11〜ＦＤ13の電圧を、垂直信号31〜33を介してＣＤＳ回路10にクランプする。
（３）続く信号転送期間Ｔ３において、転送パルスφＴＲ１をＨレベルとして、各画素Ｐ11〜Ｐ13のフォトダイオードＰＤの信号電荷をフローティングディフュージョン部ＦＤ11〜ＦＤ13にそれぞれ転送すると、高輝度光入射画素Ｐ12では信号電荷が多いため、そのフローティングディフュージョン部ＦＤ12の電位ＶＦＤ12は電源電圧ＶＤＤから大きく下がる。したがって、画素Ｐ12が接続された垂直信号線32の電位Ｖ32は、（ＶＦＤ12−ＶＧＳ-M312 ）となり、大きく下がる。これにより、垂直信号線32に接続されているバイアス用トランジスタＭ52のドレイン・ソース間電圧は小さくなるため、該バイアス用トランジスタＭ52に流れる電流が減少する。これにより、バイアス用トランジスタＭ51〜Ｍ53のソースに共通に接続されているＧＮＤ線のＧＮＤ抵抗による電圧降下が減少し、垂直信号線31，33に接続されているバイアス用トランジスタＭ51，Ｍ53のゲート・ソース間電圧が大きくなり、垂直信号線31，33に流れる電流が増加する。これにより、画素Ｐ11，Ｐ13の増幅トランジスタＭ311 ，Ｍ313 のゲート・ソース間電圧が大きくなり、垂直信号線31，33の電位Ｖ31，Ｖ33がリセットレベル出力（ＶＤＤ）に対してΔＶ低下する。
（４）続く信号サンプリング期間Ｔ４では、ＣＤＳ回路10の処理動作により、垂直信号線31〜33における、リセット電位と転送後の光信号読み出し電位との差分が、列選択トランジスタＭ６及び出力アンプ５を介して、画像信号として出力される。この際、高輝度光入射画素Ｐ12の周辺画素Ｐ11，Ｐ13では、上記のようにバイアス用トランジスタＭ52に接続されたＧＮＤ線を介した電流変動により、リセットレベルとの差電位ΔＶが検出され、これが白浮きとなり、画像信号にハイライト横すじ現象が発生する。
【００１０】
このようにＭＯＳ型イメージセンサにおいて、黒沈み現象とハイライト横すじ現象により、ウインドウチャートを撮影した場合、図13の（Ｂ）〜（Ｄ）に示すような画像が得られてしまう。図13の（Ａ）は中央に高輝度光をもつ被写体パターンを示し、図13の（Ｂ）はリセット電位変動による黒沈み現象が発生した態様を示しており、図13の（Ｃ）は信号電位変動によるハイライト横すじ現象が発生した態様を示しており、図13の（Ｄ）は黒沈み現象とハイライト横すじ現象が合わせて発生した態様を示している。
【００１１】
上記ＭＯＳ型イメージセンサにおける黒沈み現象及びハイライト横すじ現象の発生を防止する解決手法として、従来、特開２００７−２０１５６号公報には、次に示すような手法が提案されている。すなわち、図14に示すように、各垂直信号線31〜33に該垂直信号線の電位を選択的に第１及び第２の電位に制限可能なクリップ回路71〜73をそれぞれ設け、画素リセット後の画素出力を第１の電位以下にならないように、信号電荷転送後の画素出力を第２の電位以下にならないように、それぞれ制御する手法が提案されている。なお、クリップ回路71〜73は、それぞれクリップトランジスタＭ71〜Ｍ73とクリップ選択トランジスタＭ81〜Ｍ83とからなり、クリップトランジスタＭ71〜Ｍ73のゲートはクリップ電圧Ｖclipに、ドレインは電源電圧ＶＤＤに接続されており、クリップ選択トランジスタＭ81〜Ｍ83のゲートにはクリップ選択パルスφＲＯＷＤが印加され、ソースは垂直信号線31〜33に接続されている。そしてクリップ電圧Ｖclip及びクリップ選択パルスφＲＯＷＤは、タイミング制御回路６から出力されるようになっている。
【００１２】
次に、このような構成のクリップ回路を設けたＭＯＳ型イメージセンサの動作を、図15に示すタイミングチャートに基づいて説明する。ここでも、画素Ｐ12に高輝度光が入射し、周辺の画素Ｐ11，Ｐ13には殆ど光が入射していないものとする。
（１）まず、リセット期間Ｔ１では、選択パルスφＲＯＷ１をＨレベルとし、クリップ電圧Ｖclipを電源電圧ＶＤＤより低いが黒沈み現象が発生しないような第１のレベルＶclipH に設定しておき、リセットパルスφＲＳＴ１をＨレベルとして、各画素のフローティングディフュージョン部ＦＤ11，ＦＤ12，ＦＤ13を電源電圧ＶＤＤに固定する。また、ＣＤＳ回路10のクランプパルスφＣＬ及びサンプルホールドパルスφＳＨもＨレベルとする。
（２）続くリセットサンプル期間Ｔ２においては、高輝度光の入射画素Ｐ12ではフォトダイオードＰＤからの電荷の漏れ込み等によってフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12が大きく低下する。これにより、クリップ回路を設けていない場合は、垂直信号線32の電位Ｖ32も、（ＶＦＤ12−ＶＧＳ-M312 ）に低下するが、クリップ回路72により垂直信号線32の電位Ｖ32(Rst) は、（ＶclipH −ＶＧＳ-M72）にクリップされており、それ以下の電位には低下しない。したがって、引き続くＣＤＳ回路10の差分処理によっても、黒沈み現象の発生が回避される。なお、ＶＧＳ-M72は、クリップトランジスタＭ72のゲート・ソース間電圧である。そして、リセットサンプル期間Ｔ２の終期において、ＣＤＳ回路10でクランプパルスφＣＬをＬレベルとして、各垂直信号線31〜33の電位をクランプする。
（３）続く信号転送期間Ｔ３では、クリップ電圧Ｖclipをハイライト横すじ現象が発生しないような第２のレベルＶclipL に切り換え設定すると共に、転送パルスφＴＲ１をＨレベルにして、各画素Ｐ11〜Ｐ13のフォトダイオードＰＤの電荷をフローティングディフュージョン部ＦＤ11〜ＦＤ13へそれぞれ転送する。この際、高輝度光入射画素Ｐ12におけるフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、リセットサンプル期間Ｔ２において既に下がっているため、フォトダイオードＰＤの電荷を転送しても、その電圧Ｖsig はリセットサンプル期間の電圧から少ししか下がらない。そして、垂直信号線32の電位Ｖ32(sig) は、クリップされない場合は、（Ｖsig −ＶＧＳ-M312 ）に変化するが、クリップ回路で第２のレベルＶclipL が設定されているため、垂直信号線32の電位Ｖ32(sig) は（ＶclipL −ＶＧＳ-M72）でクリップされ、これにより垂直信号線31，33の電位Ｖ31，Ｖ33がリセットレベル出力（ＶＤＤ）からΔＶ低下することはなくなり、ハイライト横すじの発生が回避される。
（４）続く信号サンプリング期間Ｔ４では、ＣＤＳ回路10の処理動作により、垂直信号線31〜33のリセット電位と転送後の光信号読み出し電位との差分がサンプルホールド容量Ｃ12に保持され、列選択トランジスタＭ６及び出力アンプ５を介して、黒沈み及びハイライト横すじ現象の阻止された画像信号として出力される。
【特許文献１】特開２００７−２０１５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記のように、クリップ回路を設けることにより、垂直信号線32のリセット時の電位Ｖ32(Rst）〔＝（ＶＦＤ12−ＶＧＳ-M312 ）〕が、クリップ回路の出力電圧（ＶclipH −ＶＧＳ-M72）より小さくなったとき、また信号読み出し時の電位Ｖ32(sig）〔＝（ＶＦＤ12−ＶＧＳ-M312 ）〕が、クリップ回路の出力電圧（ＶclipL −ＶＧＳ-M72）より小さくなったとき、垂直信号線の電位がそれぞれのクリップ回路の出力電圧によりクリップされ、黒沈み現象及びハイライト横すじ現象の発生は回避することができる。
【００１４】
しかしながら、画素内の増幅トランジスタＭ312 のゲート・ソース間電圧ＶＧＳ-M312 とクリップ回路内のクリップトランジスタＭ72のゲート・ソース間電圧ＶＧＳ-M72とは、各トランジスタのサイズが小さく、更に画素の増幅トランジスタとクリップ回路のクリップトランジスタとは位置が離れているため、大きなばらつき（約30ｍＶ）が発生し、また画素間の増幅トランジスタのばらつきの影響もあって、垂直信号線がクリップされる閾値がばらつき、したがって、黒沈み抑圧時の抑圧効果にばらつきが発生し、高精度の抑圧ができず、またハイライト横すじ抑圧時の抑圧効果にもばらつきが発生し、高精度の抑圧ができず最大信号レベルにばらつきが発生する。
【００１５】
本発明は、従来のクリップ回路を設けた固体撮像装置における上記問題点を解消するためになされたものであり、別個にクリップ回路を設けることなく、クリップ動作の閾値を画素毎で異ならないようにし、更にクリップ動作がなされたときも、画素のゲート・ソース間電圧のばらつきを最小限に抑えることができるようにした、黒沈み現象並びにハイライト横すじ現象の発生を抑えることが可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、請求項１に係る発明は、入射光を信号電荷に変換する光電変換手段、該光電変換手段で発生した前記信号電荷を蓄積する蓄積部、該蓄積部に蓄積された前記信号電荷を増幅して出力信号線に出力する増幅手段、及びリセットラインに設定されているリセット電位に前記蓄積部をリセットするリセット手段を有する画素が複数、行列状に２次元に配列されてなる画素部と、前記出力信号線に一端が接続され、他端が接地され、前記増幅手段に流れる電流を一定にする負荷手段と、前記出力信号線に接続され、前記リセット手段によるリセット動作時における前記画素からの出力たる第１の信号を用いて、前記信号電荷に対応する第２の信号に含まれるノイズ成分を抑圧するノイズ抑圧動作を行うノイズ抑圧手段と、前記ノイズ抑圧動作の対象たる第１の画素の前記出力信号線への出力を、前記第１の画素と同一の前記出力信号線に接続され前記第１の画素とは異なる第２の画素から前記出力信号線への前記リセット手段による動作に伴う出力を用いて、前記第１の信号を第１の電位に、前記第２の信号を第２の電位にそれぞれ制限する制御手段とを有して固体撮像装置を構成するものである。
【００１７】
請求項２に係る発明は、請求項１に係る固体撮像装置において、前記第１の電位と前記第２の電位に制限するために用いる前記第２の画素は、同一の画素であることを特徴とするものである。
【００１８】
請求項３に係る発明は、請求項１に係る固体撮像装置において、前記第１の電位と前記第２の電位に制限するために用いる前記第２の画素は、異なる画素であることを特徴とするものである。
【００１９】
請求項４に係る発明は、請求項１〜３のいずれか１項に係る固体撮像装置において、前記第１の電位と前記第２の電位に制限するために用いる前記第２の画素は、前記第１の画素の近傍に位置する画素であることを特徴とするものである。
【００２０】
請求項５に係る発明は、請求項１〜４のいずれか１項に係る固体撮像装置において、前記制御手段は、前記第２の電位として前記負荷手段がオフしない電位を設定することを特徴とするものである。
【００２１】
請求項６に係る発明は、請求項１〜５のいずれか１項に係る固体撮像装置において、前記制御手段は、前記第１の電位を前記第２の電位よりも高く設定することを特徴とするものである。
【００２２】
請求項７に係る発明は、請求項１〜６のいずれか１項に係る固体撮像装置において、前記リセットラインは、前記制御手段により、行単位で前記リセット電位を変更可能とされ、前記制御手段は、前記第１の電位と前記第２の電位を設定するために用いられる前記第２の画素の位置に応じて、対応する前記画素に係る前記リセットラインのリセット電位を可変することを特徴とするものである。
【００２３】
請求項８に係る発明は、請求項１〜６のいずれか１項に係る固体撮像装置において、前記リセットラインは、全画素に対して共通のリセット電位を前記制御手段により可変して供給可能とされ、前記制御手段は、前記第１の画素と第２の画素に対して、各々に対応したリセット電位を印加するタイミングが重ならないように前記リセット手段を制御することを特徴とするものである。
【００２４】
請求項９に係る発明は、請求項１〜８のいずれか１項に係る固体撮像装置において、撮影に係る複数の動作モードから１つの動作モードを設定するモード設定部を更に有し、前記制御手段は、設定された動作モードに応じて、異なった、前記第１の電位への制限動作を行わせることを特徴とするものである。
【００２５】
請求項10に係る発明は、請求項９に係る固体撮像装置において、前記制御手段は、前記設定動作モードとして、前記光電変換手段における前記信号電荷の蓄積後に前記光電変換手段に入射する光を遮光する動作モードが設定されたとき、前記第２の信号の第２の電位への制限動作のみを行わせることを特徴とするものである。
【発明の効果】
【００２６】
本発明によれば、ノイズ抑圧動作の対象となる第１の画素の出力信号線への出力を、同一の出力信号線に接続された第１の画素とは異なる第２の画素の出力信号線への出力を用いて、画素のリセットレベルをクリップして黒沈み現象の発生を抑え、画素の信号レベルをクリップしてハイライト横すじ現象の発生を抑えることができるようにしているので、別個のクリップ回路を設けずに、ばらつきを抑えた、黒沈み現象並びにハイライト横すじ現象を抑えたクリップ動作を行えるようにした固体撮像装置を実現することができる。
【発明を実施するための最良の形態】
【００２７】
次に本発明を実施するための最良の形態について説明する。
【実施例】
【００２８】
（実施例１）
まず、実施例１の概要について説明する。本発明は、別個のクリップ回路を設けずに、画素部の画素の出力を用いて、黒沈み現象及びハイライト横すじ現象防止のための垂直信号線のクリップ動作を行わせるようにするものであるが、本実施例１は読み出し中（ＣＤＳ動作中）の画素行の隣接画素行を垂直信号線へのクリップ電圧の発生用画素行として用い、その画素行の画素のフローティングディフュージョン部の電圧ＶＦＤを、リセットサンプリング期間と信号サンプリング期間で変更し、垂直信号線の電位を、そのフローティングディフュージョン部電圧ＶＦＤを用いてクリップすることで、黒沈み現象とハイライト横すじ現象の両方を抑圧するように構成するものであり、そして、読み出し画素行の移動に応じてクリップ電圧発生用画素行も移動させるように構成するものである。
【００２９】
次に、実施例１の構成について説明する。図１は、実施例１に係る固体撮像装置を示す回路構成図で、図10に示した従来例と同一又は対応する構成要素には同一符号を付して示し、その説明を一部省略する。この実施例に係る固体撮像装置においても、画素部は複数の画素が２次元状に配置して構成されているが、ここでは説明を簡単にするために２行３列に配置されている画素Ｐ11〜Ｐ23のみを示しており、１行目の画素Ｐ11〜Ｐ13は読み出し画素行の画素、２行目の画素Ｐ21〜Ｐ23はクリップ電圧発生用画素行の画素を示しているものとする。各画素Ｐ11〜Ｐ23は、フォトダイオードＰＤ，静電容量をもつフローティングディフュージョン部ＦＤ11〜ＦＤ23，転送トランジスタＭ１，リセットトランジスタＭ２，増幅トランジスタＭ311 〜Ｍ323 ，選択トランジスタＭ４から構成されている。列方向に配置されている画素Ｐ11〜Ｐ23は、それぞれ垂直信号線31，32，33に共通に接続されており、垂直信号線31〜33はＣＤＳ回路10にそれぞれ接続されている。また垂直信号線31〜33には、それぞれ他端が接地された定電流源となるバイアス用トランジスタＭ51〜Ｍ53の一端が接続されており、各バイアス用トランジスタＭ51〜Ｍ53はバイアス電流調整電圧Ｖbiasにより制御されるようになっている。
【００３０】
ＣＤＳ回路10は、クランプトランジスタＭ11とサンプルホールドトランジスタＭ12とクランプ容量Ｃ11とサンプルホールド容量Ｃ12とで構成されている。ＣＤＳ回路10は、列選択トランジスタＭ６を介して水平信号線７に接続され、出力アンプ５を介して画像信号を出力するようになっている。画素内の転送トランジスタＭ１，リセットトランジスタＭ２及び選択トランジスタＭ４の制御に係る転送パルスφＴＲ１，φＴＲ２、リセットパルスφＲＳＴ１，φＲＳＴ２、行選択パルスφＲＯＷ１，φＲＯＷ２、及び列選択トランジスタＭ６の制御に係る列選択パルスφＨ１〜φＨ３は、タイミング制御部６による制御の下、垂直走査部２及び水平走査部４からそれぞれ出力され、また１行目の画素Ｐ11〜Ｐ13への画素電源ＶＤＤ１は電源電圧ＶＤＤに固定されており、２行目の画素Ｐ21〜Ｐ23への画素電源ＶＤＤ２は、電源電圧ＶＤＤより少し低い黒沈み現象が発生しないような第１のクリップ電圧ＶclipH と、この第１のクリップ電圧ＶclipH より低いハイライト横すじ現象が発生しないような第２のクリップ電圧ＶclipL とに、タイミング制御部６により垂直走査部２を介して切り換えられるようになっている。また、クランプトランジスタＭ11，サンプルホールドトランジスタＭ12の制御に係るクランプパルスφＣＬ，サンプルホールドパルスφＳＨは、タイミング制御部６から出力されるようになっている。
【００３１】
次に、このように構成されている実施例１に係る固体撮像装置の動作を、図２に示すタイミングチャートに基づいて説明する。なお、ここでは、画素Ｐ12に高輝度光が入射しており、それ以外の画素には殆ど光が入射していないものとし、２列目の画素列の動作を中心にして説明を行う。
（１）まずＦＤ部リセット期間Ｔ１においては、２行の選択パルスφＲＯＷ１，φＲＯＷ２をＨレベルとして、２行の画素出力を垂直信号線32に接続し、差動入力回路を構成し、また２行目の画素電源ＶＤＤ２は第１のクリップ電圧ＶclipH に設定されている。この状態において、２行のリセットパルスφＲＳＴ１，φＲＳＴ２をＨレベルとする。これにより、１行目の読み出し行の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は電源電圧ＶＤＤに固定され、２行目のクリップ電圧発生用の画素Ｐ22のフローティングディフュージョン部ＦＤ22の電圧ＶＦＤ22は、第１のクリップ電圧ＶclipH に固定される。これにより、垂直信号線32の電位Ｖ32は、（ＶＤＤ−ＶＧＳ-M312 ）となる。また、ＣＤＳ回路10のクランプパルスφＣＬ及びサンプルホールドパルスφＳＨもＨレベルとする。
（２）続くリセットサンプリング期間Ｔ２においては、２行目のリセットパルスφＲＳＴ２はＨレベルのまま、１行目のリセットパルスφＲＳＴ１はＬレベルとする。１行目の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、高輝度光の入射によるフォトダイオードＰＤからの電荷の漏れ込み等によって、図示のように低下する。一方、２行目のクリップ電圧発生用画素Ｐ22では、リセットパルスφＲＳＴ２はＨレベルのままなので、フローティングディフュージョン部ＦＤ22の電圧ＶＦＤ22は、第１のクリップ電圧ＶclipH に固定されたままである。したがって、垂直信号32の電位Ｖ32(Rst) は、（ＶclipH −ＶＧＳ-M322 ）にクリップされ、これにより、次に行われるＣＤＳ回路10における差分処理による黒沈み現象の発生が抑圧されるようになる。なお、ＶＧＳ-M322 は画素22の増幅トランジスタＭ322 のゲート・ソース間電圧である。そして、リセットサンプリング期間Ｔ２の終期において、クランプパルスφＣＬをＬレベルとし、垂直信号32の電位Ｖ32(Rst) （＝ＶclipH −ＶＧＳ-M322 ）をＣＤＳ回路10にクランプする。
（３）続く転送期間Ｔ３においては、２行目のクリップ電圧発生用画素のリセットパルスφＲＳＴ２はＨレベルのまま、１行目の画素行の転送パルスφＴＲ１をＨレベルとする。これにより、１行目（読み出し行）の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、フォトダイオードＰＤの蓄積電荷により電圧が下がる。また２行目のクリップ電圧発生用画素Ｐ22の画素電源ＶＤＤ２を第２のクリップ電圧ＶclipL に切り換え、画素Ｐ22のフローティングディフュージョン部ＦＤ22の電圧ＶＦＤ22を第２のクリップ電圧ＶclipL に切り換え固定する。
（４）続く信号サンプリング期間Ｔ４においては、２行目の画素行のリセットパルスφＲＳＴ２をＨレベルのまま、１行目の画素行の転送パルスφＴＲ１をＬレベルとする。この段階で、１行目の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、ハイライト横すじ発生レベルまで低下するが、２行目のクリップ電圧発生用画素Ｐ22のフローティングディフュージョン部ＦＤ22の電圧ＶＦＤ22は第２のクリップ電圧ＶclipL に固定されているので、垂直信号32の電位Ｖ32(Sig) は、（ＶclipL −ＶＧＳ-M322 ）にクリップされ、画素バイアス電流の変動を回避できるため、ハイライト横すじ現象は抑圧される。
【００３２】
続いて、ＣＤＳ回路10の処理動作により、垂直信号線31〜33のリセット電位と転送後の光信号読み出し電位との差分がサンプルホールド容量Ｃ12に保持され、列選択トランジスタＭ６及び出力アンプ５を介して、黒沈み及びハイライト横すじ現象の阻止された画像信号として出力される。以下、読み出し行を変更して、更には対応させてクリップ電圧発生行も合わせて変更して、同様な動作を繰り返すことにより、一画面の画像信号が得られる。
【００３３】
以上のように、本実施例においては、垂直信号線32の電位Ｖ32（ＶＦＤ12−ＶＧＳ-M312 ）は、リセット時〔Ｖ32(Rst) 〕には、ＶＦＤ12−ＶＧＳ-M312 ＜ＶclipH −ＶＧＳ-M322 となったとき、信号読み出し時〔Ｖ32(Sig) 〕には、ＶＦＤ12−ＶＧＳ-M312 ＜ＶclipL −ＶＧＳ-M322 となったときにクリップされるが、１行目の画素Ｐ12の増幅トランジスタＭ312 のゲート・ソース間電圧ＶＧＳ-M312 と、２行目のクリップ電圧発生用画素Ｐ22の増幅トランジスタＭ322 のゲート・ソース間電圧ＶＧＳ-M322 とは、それらの画素のトランジスタは同一画素部の隣接画素のトランジスタなので同じサイズで同じ特性をもち、そのゲート・ソース間電圧ＶＧＳのばらつきは小さい。したがって、クリップ電圧のばらつきを低減し、黒沈み及びハイライト横すじ現象の発生抑圧作用のばらつきを低減できる。
【００３４】
（実施例２）
次に、実施例２について説明する。この実施例は、読み出し中（ＣＤＳ動作中）の画素行に隣接する２行をクリップ電圧発生用の画素行として用い、この２行の画素行の画素のフローティングディフュージョン部ＦＤにそれぞれ異なるＦＤレベルをもたせ、その異なるＦＤレベルをリセットサンプリング期間と信号サンプリング期間で切り換えて用い、黒沈み及びハイライト横すじ現象の両方を抑圧するように構成するものである。
【００３５】
図３は、実施例２の具体的な構成例を示す回路構成図であり、図１に示した実施例１と同一又は対応する構成要素には同一符号を付して示し、その説明を一部省略する。ここでは、２次元状に画素を配列してなる画素部として、説明を簡単にするため、３行３列部分のみを示しており、１行目の画素Ｐ11〜Ｐ13は読み出し用画素とし、２行目の画素Ｐ21〜Ｐ23は黒沈み防止クリップ電圧発生用の画素として用い、３行目の画素Ｐ31〜Ｐ33はハイライト横すじ現象防止クリップ電圧発生用の画素として用いる場合を示している。そして、この場合、１行目の画素Ｐ11〜Ｐ13への画素電源ＶＤＤ１は電源電圧ＶＤＤに固定されており、２行目の画素Ｐ21〜Ｐ23への画素電源ＶＤＤ２は電源電圧ＶＤＤより少し低い黒沈み現象が発生しないような第１のクリップ電圧ＶclipH に固定されており、また３行目の画素Ｐ31〜Ｐ33への画素電源ＶＤＤ３は第１のクリップ電圧ＶclipH より低いハイライト横すじ現象が発生しないような第２のクリップ電圧ＶclipL に固定されている。
【００３６】
次に、このように構成されている実施例２に係る固体撮像装置の動作を、図４に示すタイミングチャートに基づいて説明する。なお、ここでは、画素Ｐ12に高輝度光が入射しており、それ以外の画素には殆ど光が入射していないものとし、２列目の画素列の動作を中心にして説明を行う。
（１）まずＦＤ部リセット期間Ｔ１においては、２行の選択パルスφＲＯＷ１，φＲＯＷ２をＨレベルとして、２行の画素出力を垂直信号線32に接続し、差動入力回路を構成する。この状態において、２行のリセットパルスφＲＳＴ１，φＲＳＴ２をＨレベルとする。これにより、１行目の読み出し行の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は電源電圧ＶＤＤに固定され、２行目の黒沈み防止クリップ電圧発生用の画素Ｐ22のフローティングディフュージョン部ＦＤ22の電圧ＶＦＤ22は、第１のクリップ電圧ＶclipH に固定される。これにより、垂直信号線32の電位Ｖ32は、（ＶＤＤ−ＶＧＳ-M312 ）となる。また、ＣＤＳ回路10のクランプパルスφＣＬ及びサンプルホールドパルスφＳＨもＨレベルとする。
（２）続くリセットサンプリング期間Ｔ２においては、２行目のリセットパルスφＲＳＴ２はＨレベルのまま、１行目のリセットパルスφＲＳＴ１はＬレベルとする。１行目の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、高輝度光の入射によるフォトダイオードＰＤからの電荷の漏れ込み等によって、図示のように低下する。一方、２行目の黒沈み防止クリップ電圧発生用画素Ｐ22では、リセットパルスφＲＳＴ２はＨレベルのままなので、フローティングディフュージョン部ＦＤ22の電圧ＶＦＤ22は、第１のクリップ電圧ＶclipH に固定されたままである。したがって、垂直信号32の電位Ｖ32(Rst) は、（ＶclipH −ＶＧＳ-M322 ）にクリップされ、これにより、次に行われるＣＤＳ回路10における差分処理による黒沈み現象の発生が抑圧されるようになる。なお、ＶＧＳ-M322 は画素Ｐ22の増幅トランジスタＭ322 のゲート・ソース間電圧である。そして、リセットサンプリング期間の終期において、クランプパルスφＣＬをＬレベルとし、垂直信号32の電位Ｖ32(Rst) （＝ＶclipH −ＶＧＳ-M322 ）をＣＤＳ回路10にクランプする。
（３）続く転送期間Ｔ３においては、１行目の画素行の転送パルスφＴＲ１をＨレベルとする。これにより、１行目（読み出し行）の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、フォトダイオードＰＤの蓄積電荷により電圧が下がる。また２行目の黒沈み防止クリップ電圧発生用画素の選択パルスφＲＯＷ２及びリセットパルスφＲＳＴ２をＬレベルとすると共に、３行目のハイライト横すじ防止クリップ電圧発生用画素の選択パルスφＲＯＷ３をＨレベルとし、１行目の読み出し画素行と３行目のハイライト横すじ防止クリップ電圧発生用画素行の画素出力を垂直信号線32に接続し、差動入力回路を構成する。また３行目のハイライト横すじ防止クリップ電圧発生用画素行のリセットパルスφＲＳＴ３をＨレベルとする。これにより、３行目の画素Ｐ32のフローティングディフュージョン部ＦＤ32の電圧ＶＦＤ32を第２のクリップ電圧ＶclipL に切り換え固定する。
（４）続く信号サンプリング期間Ｔ４においては、３行目の画素行のリセットパルスφＲＳＴ３をＨレベルのまま、１行目の画素行の転送パルスφＴＲ１をＬレベルとする。この段階で、１行目の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、ハイライト横すじ発生レベルまで低下するが、３行目のハイライト横すじ防止クリップ電圧発生用画素Ｐ32のフローティングディフュージョン部ＦＤ32の電圧ＶＦＤ32は、第２のクリップ電圧ＶclipL に固定されているので、垂直信号32の電位Ｖ32(Sig) は、（ＶclipL −ＶＧＳ-M332 ）にクリップされ、画素バイアス電流の変動を回避できるため、ハイライト横すじ現象は抑圧される。なお、ＶＧＳ-M332 は画素32の増幅トランジスタＭ332 のゲート・ソース間電圧である。
（５）続いて、ＣＤＳ回路10の処理動作により、垂直信号線31〜33のリセット電位と転送後の光信号読み出し電位との差分がサンプルホールド容量Ｃ12に保持され、列選択トランジスタＭ６及び出力アンプ５を介して、黒沈み及びハイライト横すじ現象の阻止された画像信号として出力される。以下、読み出し画素行を変更して、更にはそれに対応させて、黒沈み防止クリップ電圧発生用画素行及びハイライト横すじ防止クリップ電圧発生用画素行も合わせて変更して、同様な動作を繰り返すことにより、一画面の画像信号が得られる。
【００３７】
以上のように、本実施例においては、垂直信号線32の電位Ｖ32（ＶＦＤ12−ＶＧＳ-M312 ）は、リセット時〔Ｖ32(Rst) 〕には、ＶＦＤ12−ＶＧＳ-M312 ＜ＶclipH −ＶＧＳ-M322 となったとき、信号読み出し時〔Ｖ32(Sig) 〕には、ＶＦＤ12−ＶＧＳ-M312 ＜ＶclipL −ＶＧＳ-M322 となったときにクリップされるが、１行目の画素Ｐ12の増幅トランジスタＭ312 のゲート・ソース間電圧ＶＧＳ-M312 と、２行目の黒沈み防止クリップ電圧発生用画素Ｐ22の増幅トランジスタＭ322 のゲート・ソース間電圧ＶＧＳ-M322 及び３行目のハイライト横すじ防止クリップ電圧発生用画素Ｍ332 のゲート・ソース間電圧ＶＧＳ-M322 とは、それらの画素のトランジスタは同一画素部の隣接画素のトランジスタなので同じサイズで同じ特性をもち、そのゲート・ソース間電圧ＶＧＳのばらつきは小さい。したがって、クリップ電圧のばらつきを低減し、黒沈み及びハイライト横すじ現象の発生抑圧作用のばらつきを低減できる。また、実施例１では単一の画素行の画素を用いて、黒沈み防止用の第１のクリップ電圧とハイライト横すじ防止用の第２のクリップ電圧を発生させるようにしているので、短時間でクリップ電圧を切り換える必要があるが、本実施例では第１及び第２のクリップ電圧を別個の画素で発生させるようにしているので、制御が簡単になるという利点が得られる。
【００３８】
（実施例３）
次に、実施例３について説明する。この実施例３は、各画素のリセットのタイミングを、読み出し画素行とクリップ電圧発生用画素行とで変えると共に、画素電源ＶＤＤ１をパルス的に駆動して、クリップ電圧発生用画素行の画素電源の電圧を第１のクリップ電圧ＶclipH 又は第２のクリップ電圧ＶclipL に設定するように構成するものである。
【００３９】
図５は、実施例３の具体的な構成を示す回路構成図で、図１又は図３に示した実施例１又は実施例２と同一又は対応する構成要素には同一符号を付して示し、その説明を一部省略する。ここでは、２次元状に画素を配列してなる画素部として、説明を簡単にするため、３行３列部分のみを示しており、１行目の画素Ｐ11〜Ｐ13は読み出し用画素とし、２行目の画素Ｐ21〜Ｐ23はクリップ電圧発生用の画素として用いる場合を示している。そして、各画素行への画素電源ＶＤＤ１は、電源電圧ＶＤＤと第１のクリップ電圧ＶclipH と第２のクリップ電圧ＶclipL とにパルス的に駆動されるようになっている。
【００４０】
次に、このように構成されている実施例３に係る固体撮像装置の動作を、図６に示すタイミングチャートに基づいて説明する。なお、ここでも、画素Ｐ12に高輝度光が入射しており、それ以外の画素には殆ど光が入射していないものとし、２列目の画素列の動作を中心にして説明を行う。
（１）まず１行目の画素行のＦＤ部リセット期間Ｔ１においては、２行の選択パルスφＲＯＷ１，φＲＯＷ２をＨレベルとして、２行の画素出力を垂直信号線32に接続し、差動入力回路を構成する。この状態において、画素電源ＶＤＤ１は電源電圧ＶＤＤに設定され、１行目のリセットパルスφＲＳＴ１をＨレベルとする。これにより、１行目の読み出し行の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は電源電圧ＶＤＤに固定され、垂直信号線32の電位Ｖ32は、（ＶＤＤ−ＶＧＳ-M312 ）となる。また、ＣＤＳ回路10のクランプパルスφＣＬ及びサンプルホールドパルスφＳＨもＨレベルとする。
（２）続くリセットサンプリング期間Ｔ２においては、１行目のリセットパルスφＲＳＴ１をＬレベルとすると共に、２行目のリセットパルスφＲＳＴ２をＨレベルとする。また画素電源ＶＤＤ１を第１のクリップ電圧に設定する。これにより１行目の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、高輝度光の入射によるフォトダイオードＰＤからの電荷の漏れ込み等によって、図示のように低下する。一方、２行目のクリップ電圧発生用画素Ｐ22では、フローティングディフュージョン部ＦＤ22の電圧ＶＦＤ22は、第１のクリップ電圧ＶclipH に固定される。したがって、垂直信号32の電位Ｖ32(Rst) は、（ＶclipH −ＶＧＳ-M322 ）にクリップされ、これにより、次に行われるＣＤＳ回路10における差分処理による黒沈み現象の発生が抑圧されるようになる。なお、ＶＧＳ-M322 は画素Ｐ22の増幅トランジスタＭ322 のゲート・ソース間電圧である。そして、リセットサンプリング期間の終期において、クランプパルスφＣＬをＬレベルとし、垂直信号32の電位Ｖ32(Rst) （＝ＶclipH −ＶＧＳ-M322 ）をＣＤＳ回路10にクランプする。
（３）続く転送期間Ｔ３においては、２行目のクリップ電圧発生用画素のリセットパルスφＲＳＴ２はＨレベルのまま、画素電源ＶＤＤ１を第２のクリップ電圧に設定する。これにより画素Ｐ22のフローティングディフュージョン部ＦＤ22の電圧ＶＦＤ22を第２のクリップ電圧ＶclipL に切り換え固定する。次いで、画素電源ＶＤＤ１を電源電圧ＶＤＤにしたのち、１行目の画素行の転送パルスφＴＲ１をＨレベルとする。これにより、１行目（読み出し行）の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、フォトダイオードＰＤの蓄積電荷により電圧が下がる。
（４）続く信号サンプリング期間Ｔ４においては、１行目の画素行の転送パルスφＴＲ１をＬレベルとする。この段階で、１行目の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、ハイライト横すじ発生レベルまで低下するが、２行目のクリップ電圧発生用画素Ｐ22のフローティングディフュージョン部ＦＤ22の電圧ＶＦＤ22は、第２のクリップ電圧ＶclipL に固定されているので、垂直信号32の電位Ｖ32(Sig) は、（ＶclipL −ＶＧＳ-M322 ）にクリップされ、画素バイアス電流の変動を回避できるため、ハイライト横すじ現象は抑圧される。
【００４１】
続いて、ＣＤＳ回路10の処理動作により、垂直信号線31〜33のリセット電位と転送後の光信号読み出し電位との差分がサンプルホールド容量Ｃ12に保持され、列選択トランジスタＭ６及び出力アンプ５を介して、黒沈み及びハイライト横すじ現象の阻止された画像信号として出力される。以下、読み出し画素行を変更して、更にはクリップ電圧発生用画素行も合わせて変更して、同様な動作を繰り返すことにより、一画面の画像信号が得られる。
【００４２】
以上のように本実施例によれば、全画素行の画素電源ＶＤＤ１をパルス的に駆動するようにしているので、各画素行を制御する画素電源の数を減らすことができ、構成が簡単になるという利点が得られる。また、上記実施例では実施例１と同様に、第１のクリップ電圧ＶclipH と第２のクリップ電圧ＶclipL の出力画素を同一としたものを示したが、選択パルスやリセットパルス等の制御タイミングを変更することにより実施例２と同様に第１のクリップ電圧ＶclipH と第２のクリップ電圧ＶclipL を出力する画素を異ならせることもできる。
【００４３】
（実施例４）
次に、実施例４について説明する。この実施例は、画素部を構成する画素として、選択トランジスタを省いた３トランジスタ構成としたものを用い、画素電源を電源電圧ＶＤＤと、第１のクリップ電圧ＶclipH と、第２のクリップ電圧ＶclipL と、第２のクリップ電圧ＶclipL より低い電圧ＶＤＤＬの４電位にパルス的に設定できるようにしたものである。
【００４４】
図７は、実施例４に係る固体撮像装置の構成を示す回路構成図で、図１，３，５に示した実施例１〜３と同一又は対応する構成要素には同一符号を付して示し、その説明を一部省略する。ここでは、２次元状に画素を配列してなる画素部として説明を簡単にするため、３行３列部分のみを示している。各画素は、フォトダイオードＰＤ，フローティングディフュージョン部ＦＤ11〜ＦＤ33，転送トランジスタＭ１，リセットトランジスタＭ２，増幅トランジスタＭ311 〜Ｍ333 とから構成されており、列方向に配列されている画素の増幅トランジタの一端がそれぞれ垂直信号線31〜33に共通に接続されている。そして、各画素への画素電源ＶＤＤ１は、電源電圧、第１のクリップ電圧ＶclipH 、第２のクリップ電圧ＶclipL 及び第２のクリップ電圧ＶclipL より低い電圧ＶＤＤＬの４電位にパルス的に設定できるようになっており、その他の構成については、実施例１〜３と同じである。
【００４５】
次に、このように構成されている実施例４に係る固体撮像装置の動作を、図８に示すタイミングチャートに基づいて説明する。この実施例４に係る固体撮像装置の動作は、ＦＤ部リセット期間Ｔ１から信号サンプリング期間Ｔ４までの動作については、図６に示した実施例３の動作と同様であるので、その説明を省略する。信号サンプリング期間Ｔ４が終了し、次の期間Ｔ５に入ると、サンプルホールドパルスφＳＨをＬレベルとすると共に、１行目のリセットパルスφＲＳＴ１をＨレベルとし、更に画素電源ＶＤＤ１を電圧ＶＤＤＬに設定する。これにより、１行目の画素のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12はＶＤＤＬに低下し、次のステップで、２行目の画素行を読み出し行に、３行目の画素行をクリップ電圧発生行にして動作を続行する場合に、非読み出し行となる画素行（１行目）の画素出力を出力信号線に出力させないようにし、２行目の画素行の信号読み出しに影響を与えないようにする。
【００４６】
以下、上記のように読み出し行を移動させ、それに応じてクリップ電圧発生行も合わせて移動させ、また、読み出し行とクリップ電圧発生行以外の画素行に対する画素電圧をＶＤＤＬに設定して、同様な動作を繰り返すことにより、一画面の画像信号が得られる。
【００４７】
以上のように、本実施例によれば、実施例３の効果に加え、画素を行選択トランジスタを省いて構成しているので、画素内のフォトダイオードの占有率を大きくし、感度を向上させることができる。また、上記実施例では、実施例１と同様に、第１のクリップ電圧ＶclipH と第２のクリップ電圧ＶclipL との出力画素を同一としたものを示したが、選択パルスやリセットパルス等の制御タイミングを変更することにより、実施例２と同様に第１のクリップ電圧ＶclipH と第２のクリップ電圧ＶclipL を出力する画素を異ならせることもできる。
【００４８】
（実施例５）
次に、実施例５について説明する。この実施例は、メカシャッタを備えた固体撮像装置に関するもので、固体撮像装置の構成自体は実施例１〜４に係るものと同一であり、図示していないメカシャッタと該メカシャッタの使用／不使用の設定を行うモード設定部を備え、モード設定部の設定によりタイミング制御部の制御態様も変更設定されるようになっている。
【００４９】
次に、このような構成の実施例５の動作について説明する。モード設定部によりメカシャッタ不使用モード（動画撮影時等）が設定された場合は、例えば実施例１に示す構成の固体撮像装置を用いている場合は、図２のタイミングチャートに示すような読み出し動作を行う。
【００５０】
一方、モード設定部によりメカシャッタ使用モード（静止画撮影時等）が設定されたときの動作を、図９に示すタイミングチャートに基づいて説明する。このタイミングチャートは固体撮像装置として実施例１に示す構成のものが用いられている場合の動作を示している。
（１）メカシャッタを使用した撮影（静止画撮影等）の場合は、フォトダイオードＰＤへの信号電荷の蓄積後、ＦＤ部リセット期間Ｔ１に入る前に、メカシャッタは開から閉状態にされる。次いで、１行目の選択パルスφＲＯＷ１がＨレベルとされる。また、２行目のクリップ電圧発生行の画素電源ＶＤＤ２は、信号読み出し時にはメカシャッタは閉状態となっているため、高輝度光入射によるフォトダイオードからの電荷の漏れ込み等はなく、黒沈み現象は発生しないので、第１のクリップ電圧ＶclipH を発生させる必要はなく、第２のクリップ電圧ＶclipL に固定される。
そして、ＦＤ部リセット期間Ｔ１に入ると１行目のリセットパルスφＲＳＴ１をＨレベルとする。これにより、１行目の読み出し行の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は電源電圧ＶＤＤに固定され、垂直信号線32の電位Ｖ32は、（ＶＤＤ−ＶＧＳ-M312 ）となる。また、ＣＤＳ回路10のクランプパルスφＣＬ及びサンプルホールドパルスφＳＨもＨレベルとする。
（２）続くリセットサンプリング期間Ｔ２においては、１行目のリセットパルスφＲＳＴ１をＬレベルとするが、高輝度光の入射によるフォトダイオードＰＤからの電荷の漏れ込み等はないので、１行目の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は電源電圧ＶＤＤを維持し、したがって、垂直信号線32の電位Ｖ32も、（ＶＤＤ−ＶＧＳ-M312 ）のままである。そして、リセットサンプリング期間の終期において、クランプパルスφＣＬをＬレベルとし、垂直信号32の電位（ＶＤＤ−ＶＧＳ-M312 ）をＣＤＳ回路10にクランプする。
（３）続く転送期間Ｔ３においては、２行目のクリップ電圧発生用画素の選択パルスφＲＯＷ２及びリセットパルスφＲＳＴ２をＨレベルとすると共に、１行目の画素行の転送パルスφＴＲ１をＨレベルとする。これにより、１行目（読み出し行）の画素Ｐ12のフローティングディフュージョン部電圧ＶＦＤ12は、フォトダイオードＰＤの蓄積電荷により電圧が下がる。また、２行目のクリップ電圧発生用画Ｐ22のフローティングディフュージョン部電圧ＶＦＤ22は第２のクリップ電圧ＶclipL に固定される。
（４）続く信号サンプリング期間Ｔ４においては、２行目の画素行のリセットパルスφＲＳＴ２をＨレベルのまま、１行目の画素行の転送パルスφＴＲ１をＬレベルとする。この段階で、１行目の画素Ｐ12のフローティングディフュージョン部ＦＤ12の電圧ＶＦＤ12は、ハイライト横すじ発生レベルまで低下するが、２行目のクリップ電圧発生用画素Ｐ22のフローティングディフュージョン部ＦＤ22の電圧ＶＦＤ22は第２のクリップ電圧ＶclipL に固定されているので、垂直信号32の電位Ｖ32(Sig) は、（ＶclipL −ＶＧＳ-M322 ）にクリップされ、画素バイアス電流の変動を回避できるため、ハイライト横すじ現象は抑圧される。
【００５１】
続いて、ＣＤＳ回路10の処理動作により、垂直信号線31〜33のリセット電位と転送後の光信号読み出し電位との差分がサンプルホールド容量Ｃ12に保持され、列選択トランジスタＭ６及び出力アンプ５を介して、ハイライト横すじ現象の阻止された画像信号として出力される。以下、読み出し行を変更して、更にはクリップ電圧発生行も合わせて変更して、同様な動作を繰り返すことにより、一画面の画像信号が得られる。
【００５２】
通常、メカシャッタを用いない動画撮影時には、垂直方向の間引き読み出しが行われるが、クリップ電圧発生行は間引きに使用される行（間引かれる行）を利用してもよい。また、上記実施例では、実施例１に示した固体撮像装置を用いた場合を例として説明したが、その他の実施例２〜４で示した固体撮像装置を用いることができる。
【００５３】
以上のとおり、本実施例によれば、上記各実施例の効果に加え、モード設定部によりメカシャッタを使用した撮影と使用しない撮影とに切り換える場合に、効果的に黒沈み現象及びハイライト横すじ現象の抑圧を行うことができる。
【図面の簡単な説明】
【００５４】
【図１】本発明に係る固体撮像装置の実施例１に係る構成を示す回路構成図である。
【図２】図１に示した実施例１に係る固体撮像装置の動作を説明するためのタイミングチャートである。
【図３】実施例２に係る固体撮像装置の構成を示す回路構成図である。
【図４】図３に示した実施例２に係る固体撮像装置の動作を説明するためのタイミングチャートである。
【図５】実施例３に係る固体撮像装置の構成を示す回路構成図である。
【図６】図５に示した実施例３の動作を説明するためのタイミングチャートである。
【図７】実施例４に係る固体撮像装置の構成を示す回路構成図である。
【図８】図７に示した実施例４の動作を説明するためのタイミングチャートである。
【図９】実施例５に係る固体撮像装置の動作を説明するためのタイミングチャートである。
【図１０】一般的なＭＯＳ型イメージセンサの構成を示す回路構成図である。
【図１１】図10に示したＭＯＳ型イメージセンサにおいて黒沈み現象が発生する態様を説明するためのタイミングチャートである。
【図１２】図10に示したＭＯＳ型イメージセンサにおいてハイライト横すじ現象が発生する態様を説明するためのタイミングチャートである。
【図１３】中央に高輝度光をもつ被写体パターン、並びに図10に示したＭＯＳ型イメージセンサにおいて黒沈み現象及びハイライト横すじ現象が発生している画面の態様を示す概略模式図である。
【図１４】従来のクリップ回路を備えたＭＯＳ型イメージセンサの構成を示す回路構成図である。
【図１５】図14に示したＭＯＳ型イメージセンサの動作を説明するためのタイミングチャートである。
【符号の説明】
【００５５】
２  垂直走査部
４  水平走査部
５  出力アンプ
６  タイミング制御部
７  水平信号線
10  ＣＤＳ回路
31，32，33  垂直信号線
【図１】
0004997137.tif 000002
【図２】
0004997137.tif 000003
【図３】
0004997137.tif 000004
【図４】
0004997137.tif 000005
【図５】
0004997137.tif 000006
【図６】
0004997137.tif 000007
【図７】
0004997137.tif 000008
【図８】
0004997137.tif 000009
【図９】
0004997137.tif 000010
【図１０】
0004997137.tif 000011
【図１１】
0004997137.tif 000012
【図１２】
0004997137.tif 000013
【図１３】
0004997137.tif 000014
【図１４】
0004997137.tif 000015
【図１５】
0004997137.tif 000016