(57)【特許請求の範囲】
【請求項１】
データが入力されるマスター部と、
前記マスター部からのデータが入力されるとともに、入力されたデータに対応するデータを出力するスレーブ部とを備え、
前記マスター部は、前記入力されたデータを読み込む、一対のトランジスタを具備したマスターサンプルペアと、前記マスターサンプルペアが読み込んだデータを保持した後で出力する、一対のトランジスタを具備したマスターラッチペアを有し、前記マスターサンプルペアと前記マスターラッチペアの動作はクロックによって制御されるものであり、
前記スレーブ部は、前記マスターサンプルペアが保持したデータを読み込む、一対のトランジスタを具備したスレーブサンプルペアと、前記スレーブサンプルペアが読み込んだデータを保持した後で出力する、一対のトランジスタを具備したスレーブラッチペアを有し、前記スレーブサンプルペアと前記スレーブラッチペアの動作は前記クロックによって制御されるものであり、
前記サンプルペアに流れる動作電流や前記ラッチペアに流れる動作電流を前記クロックに応じてオンオフする、前記ペアごとに設けられたトランジスタと、
前記クロックの周波数に応じて、前記ラッチペアに流れる動作電流を制御する動作電流制御部と、
をさらに備え、
前記動作電流制御部は、前記クロックの周波数が低いほど、前記ラッチペアに流れる動作電流を増やすように制御する
フリップフロップ回路。
【請求項２】
前記サンプルペアに流れる動作電流を制御する動作電流均衡制御部をさらに備え、
前記動作電流均衡制御部は、前記動作電流制御部による前記ラッチペアに流れる動作電流の変化を相殺する方向に前記サンプルペアに流れる動作電流を制御する
請求項１に記載のフリップフロップ回路。
【請求項３】
前記動作電流均衡制御部は、前記動作電流制御部による前記ラッチペアへの動作電流の変化があっても前記スレーブ部から出力されるデータの振幅が一定に維持されるように、前記サンプルペアに流れる動作電流を制御する
請求項２に記載のフリップフロップ回路。
【請求項４】
前記ラッチペアはそれぞれ複数に分かれており、
前記動作電流制御部は、分かれた一方の各ラッチペアに対して前記クロックの周波数が低いほど動作電流を増やすようにするものであり、
前記動作電流均衡制御部は、前記動作電流制御部による前記一方の各ラッチペアに流れる動作電流の変化を相殺する方向に前記サンプルペアに流れる動作電流を制御する第１の動作電流均衡制御部と、前記分かれた他方の各ラッチペアに対して前記動作電流制御部による前記一方のラッチペアに流れる動作電流の変化を相殺する方向に動作電流を制御する第２の動作電流均衡制御部を有する
請求項１〜３の内の何れか１項に記載のフリップフロップ回路。
【請求項５】
前記動作電流制御部による前記一方の各ラッチペアに流れる動作電流の変化量が、前記動作電流均衡制御部による前記サンプルペアに流れる動作電流の変化量と前記動作電流均衡制御部による前記他方の各ラッチペアに流れる動作電流の変化量との和と等しい
請求項４項に記載のフリップフロップ回路。
【請求項６】
データが入力されるマスター部と、
前記マスター部からのデータが入力されるとともに、入力されたデータに対応するデータを出力するスレーブ部とを備え、
前記スレーブ部から出力される非反転データが前記マスター部の反転入力端に供給され、あるいは、前記スレーブ部から出力される反転データが前記マスター部の非反転入力端に供給されており、
前記マスター部は、前記入力されたデータを読み込む、一対のトランジスタを具備したマスターサンプルペアと、前記マスターサンプルペアが読み込んだデータを保持した後で出力する、一対のトランジスタを具備したマスターラッチペアを有し、前記マスターサンプルペアと前記マスターラッチペアの動作はクロックによって制御されるものであり、
前記スレーブ部は、前記マスターサンプルペアが保持したデータを読み込む、一対のトランジスタを具備したスレーブサンプルペアと、前記スレーブサンプルペアが読み込んだデータを保持した後で出力する、一対のトランジスタを具備したスレーブラッチペアを有し、前記スレーブサンプルペアと前記スレーブラッチペアの動作は前記クロックによって制御されるものであり、
前記サンプルペアに流れる動作電流や前記ラッチペアに流れる動作電流を前記クロックに応じてオンオフする、前記ペアごとに設けられたトランジスタと、
前記クロックの周波数に応じて、前記ラッチペアに流れる動作電流を制御する動作電流制御部を具備する電流制御部と、
をさらに備え、
前記動作電流制御部は、前記クロックの周波数が低いほど、前記ラッチペアに流れる動作電流を増やすように制御する
周波数分周器。
【請求項７】
トランジスタの各ペアの電流供給側の端子にはゲインを調整する抵抗素子が設けられている
請求項６に記載の周波数分周器。
【請求項８】
高周波信号を受信または送信する通信部を備え、
前記通信部は、
データが入力されるマスター部と、
前記マスター部からのデータが入力されるとともに、入力されたデータに対応するデータを出力するスレーブ部とを備え、
前記スレーブ部から出力される非反転データが前記マスター部の反転入力端に供給され、あるいは、前記スレーブ部から出力される反転データが前記マスター部の非反転入力端に供給されており、
前記マスター部は、前記入力されたデータを読み込む、一対のトランジスタを具備したマスターサンプルペアと、前記マスターサンプルペアが読み込んだデータを保持した後で出力する、一対のトランジスタを具備したマスターラッチペアを有し、前記マスターサンプルペアと前記マスターラッチペアの動作はクロックによって制御されるものであり、
前記スレーブ部は、前記マスターサンプルペアが保持したデータを読み込む、一対のトランジスタを具備したスレーブサンプルペアと、前記スレーブサンプルペアが読み込んだデータを保持した後で出力する、一対のトランジスタを具備したスレーブラッチペアを有し、前記スレーブサンプルペアと前記スレーブラッチペアの動作は前記クロックによって制御されるものであり、
前記サンプルペアに流れる動作電流や前記ラッチペアに流れる動作電流を前記クロックに応じてオンオフする、前記ペアごとに設けられたトランジスタと、
前記クロックの周波数に応じて、前記ラッチペアに流れる動作電流を制御する動作電流制御部と、
をさらに備え、
前記動作電流制御部は、前記クロックの周波数が低いほど、前記ラッチペアに流れる動作電流を増やすように制御する
通信装置。
【請求項９】
データが入力されるマスター部と、
前記マスター部からのデータが入力されるとともに、入力されたデータに対応するデータを出力するスレーブ部とを備え、
前記スレーブ部から出力される非反転データが前記マスター部の反転入力端に供給され、あるいは、前記スレーブ部から出力される反転データが前記マスター部の非反転入力端に供給されており、
前記マスター部は、前記入力されたデータを読み込む、一対のトランジスタを具備したマスターサンプルペアと、前記マスターサンプルペアが読み込んだデータを保持した後で出力する、一対のトランジスタを具備したマスターラッチペアを有し、前記マスターサンプルペアと前記マスターラッチペアの動作はクロックによって制御されるものであり、
前記スレーブ部は、前記マスターサンプルペアが保持したデータを読み込む、一対のトランジスタを具備したスレーブサンプルペアと、前記スレーブサンプルペアが読み込んだデータを保持した後で出力する、一対のトランジスタを具備したスレーブラッチペアを有し、前記スレーブサンプルペアと前記スレーブラッチペアの動作は前記クロックによって制御されるものであり、
前記サンプルペアに流れる動作電流や前記ラッチペアに流れる動作電流を前記クロックに応じてオンオフする、前記ペアごとに設けられたトランジスタと、
前記クロックの周波数に応じて、前記ラッチペアに流れる動作電流を制御する動作電流制御部と、
をさらに備え、
前記動作電流制御部は、前記クロックの周波数が低いほど、前記ラッチペアに流れる動作電流を増やすように制御する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップフロップ回路、当該フリップフロップ回路を用いた周波数分周器、当該周波数分周器を用いた通信装置や電子機器に関する。より詳細には、ＣＭＬ（Current Mode Logic：電流論理）回路を使用した電流論理型のフリップフロップ回路や、当該フリップフロップ回路を用いた周波数分周器や通信装置や電子機器に関する。
【背景技術】
【０００２】
たとえば、電子機器において、ＣＭＬ回路を使用した電流論理型のフリップフロップ回路が用いられることがある。フリップフロップ回路には、マスター部とスレーブ部が縦続接続されたマスタースレーブフリップフロップ回路がある。一例としては、無線通信機器のフロントエンド部（同調回路系）においては、電流論理型のマスタースレーブフリップフロップ回路を利用した電流論理型の分周回路が用いられることがある（たとえば特許文献１を参照）。
【０００３】
【特許文献１】特開２０００−２２５０２号公報
【０００４】
電流論理型の周波数分周器はマスタースレーブ型のＤフリップフロップで構成される。Ｄフリップフロップはサンプルペアによるサンプル動作とラッチペアによるホールド動作から成る。周波数分周器の動作モードは２種類あり、ダイナミック動作とスタティック動作がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、ダイナミック動作は周波数分周器の出力周波数が自己共振周波数付近のときに起きる動作であり、動作周波数範囲が限られている。一方、スタティック動作は周波数分周器の出力周波数が自己共振周波数付近より低いときに起きる動作である。サンプルペアのトランジスタのゲート幅が大きい場合、ダイナミック動作が支配的であり、高速動作が期待できる。一方、ラッチペアのトランジスタのゲート幅が大きい場合、スタティック動作が支配的であり、低速での動作が保証され、広い動作周波数範囲が期待できる。
【０００６】
しかしながら、広い動作周波数範囲と高速動作とは、トレードオフの関係にあり、従来の電流論理型のマスタースレーブ型では、高速動作と広い動作周波数範囲を同時に実現することは困難であった。
【０００７】
本発明は、上記事情に鑑みてなされたものであり、高速動作と広い動作周波数範囲のトレードオフ関係を緩和できる仕組みを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るフリップフロップ回路の一形態は、データが入力されるマスター部と、前記マスター部からのデータが入力されるとともに、入力されたデータに対応するデータを出力するスレーブ部とを備える。
【０００９】
マスター部は、入力されたデータを読み込む、一対のトランジスタを具備したマスターサンプルペアと、マスターサンプルペアが読み込んだデータを保持した後で出力する、一対のトランジスタを具備したマスターラッチペアを有し、マスターサンプルペアとマスターラッチペアの動作はクロックによって制御されるものである。
【００１０】
スレーブ部は、マスターサンプルペアが保持したデータを読み込む、一対のトランジスタを具備したスレーブサンプルペアと、スレーブサンプルペアが読み込んだデータを保持した後で出力する、一対のトランジスタを具備したスレーブラッチペアを有し、スレーブサンプルペアとスレーブラッチペアの動作はクロックによって制御されるものである。
【００１１】
さらに、本発明に係るフリップフロップ回路の一形態は、サンプルペアに流れる動作電流やラッチペアに流れる動作電流を前記クロックに応じてオンオフする、ペアごとに設けられたトランジスタと、クロックの周波数に応じて、ラッチペアに流れる動作電流を制御する動作電流制御部を具備する電流制御部と、を備える。
【００１２】
電流制御部は、クロックの周波数が低いほど動作電流制御部によるラッチペアに流れる動作電流を増やすように制御する。つまり、動作電流制御部は、ラッチペアに流れる動作電流を、クロックの周波数が高いときには減らし、クロックの周波数が低いときには増やすように制御する。
【００１３】
好ましくは、電流制御部は、サンプルペアに流れる動作電流を制御する動作電流均衡制御部をさらに備えるものとする。この場合、動作電流均衡制御部は、動作電流制御部によるラッチペアに流れる動作電流の変化を相殺する方向にサンプルペアに流れる動作電流を制御する。
【００１４】
ここで、動作電流制御部や動作電流均衡制御部の構成としては、可変電流源を利用することもできるし、スイッチを利用して所定の大きさの電流値を出力する各電流源を切り替える（オン／オフ制御する）構成を採ることもできる。
【００１５】
このように、本発明に係るフリップフロップ回路の一形態においては、ラッチペアへの動作電流（好ましくはさらにサンプルペアへの動作電流も）を制御可能な構成としておく。クロックの周波数（つまり動作周波数）に応じて動作電流を制御することで、高速動作と広い動作周波数範囲のトレードオフ関係を緩和し、高速動作と広い動作周波数範囲の両立を図る。具体的には、クロックの周波数が高いほどラッチペアに流れる動作電流を減らしてサンプルペアの動作を主体的にすることで高速動作を保証する。一方、クロックの周波数が低いほどラッチペアに流れる動作電流を増やすことで、低周波数時にもラッチペアの動作を保証し、広い動作周波数範囲も実現する。
【００１６】
このとき、好ましくは、動作電流制御部によるラッチペアへの動作電流制御分を相殺する方向にサンプルペアへの動作電流を制御する動作電流均衡制御部を設けることで、動作電流均衡制御部と動作電流均衡制御部の協調した動作を行なう。動作電流制御部による動作電流の変化を相殺する方向にサンプルペアに流れる動作電流を制御することで、出力振幅ができるだけ変化しないようにする。こうすれば、出力振幅の変化を抑えつつ（好ましくは振幅を一定に維持しつつ）、広い動作周波数範囲と高周波数動作が実現される。
【発明の効果】
【００１７】
本発明の一形態によれば、動作周波数に合わせてトランジスタのペアに流れる電流を適正に制御でき、高速動作と広い動作周波数範囲のトレードオフ関係を緩和できる。これにより、広い動作周波数範囲を保ちつつ高い動作周波数範囲が実現される。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００１９】
＜基本構成：フリップフロップ回路＞
図１は、電流論理型を含む一般的なマスタースレーブ型のフリップフロップ回路の基本構成を示すブロック図である。フリップフロップ回路１は、非反転データＤが非反転入力端INに入力されその反転データＮＤが反転入力端NIN に入力されるマスター部３を備える。またフリップフロップ回路１は、マスター部３の非反転出力端 OUTから出力された非反転データＭＱが非反転入力端INに入力されマスター部３の反転出力端NOUTから出力されたその反転データＮＭＱが反転入力端NIN に入力されるスレーブ部５を備える。スレーブ部５からは、非反転データＳＱおよびその反転データＮＳＱが、このフリップフロップ回路１から出力される。このようなフリップフロップ回路１によって、非反転データＤおよび反転データＮＤがマスター部３に一時的に保持され、保持されたデータは、スレーブ部５から非反転データＳＱおよび反転データＮＳＱとして、フリップフロップ回路１から出力される。
【００２０】
＜第１比較例：フリップフロップ回路＞
図１Ａは、図１に示したフリップフロップ回路１の第１比較例を示す回路図である。第１比較例のフリップフロップ回路１Ａは、マスター部３Ａおよびスレーブ部５Ａの何れも、サンプルペアのトランジスタとラッチペアのトランジスタを具備するＣＭＬ回路を備えた電流論理型の構成となっている。トランジスタとしては、ＭＯＳ（Metal Oxide Semiconductor ）型のＦＥＴ（Field Effect Transistor ）を使用している。マスター部３Ａおよびスレーブ部５Ａには、高電源電圧Ｖddと、この高電圧電源より低い低電源電圧Ｖss（図中の三角マーク）とが供給される。
【００２１】
マスター部３Ａは、低電源電圧Ｖss側に、動作電流を与える第１の電流源Ｉ１と、クロック CLKが入力されるトランジスタＭ１およびクロック CLKを論理反転したが反転クロックNCLKが入力されるトランジスタＭ２を有する。スレーブ部５Ａは、低電源電圧Ｖss側に、動作電流を与える第２の電流源Ｉ２と、非反転データＤおよび反転データＮＤの保持タイミングを規定する反転クロックNCLKが入力されるトランジスタＭ３およびクロック CLKが入力されるトランジスタＭ４を有する。クロック CLKおよび反転クロックNCLKは、非反転データＤおよび反転データＮＤの保持タイミングを規定するものである。
【００２２】
トランジスタＭ１とトランジスタＭ４は、ゲートに共通にクロック CLKが入力され、トランジスタＭ２とトランジスタＭ３のゲートは共通に反転クロックNCLKが入力されている。トランジスタＭ１，Ｍ２のソースは共通に接続され、そのソースは第１の電流源Ｉ１を介して低電源電圧Ｖssに接続されており、第１の電流源Ｉ１から動作電流（電流値＝Ｉ１ａとする）が供給される。トランジスタＭ３，Ｍ４のソースは共通に接続され、そのソースは第２の電流源Ｉ２を介して低電源電圧Ｖssに接続されており、第２の電流源Ｉ２から動作電流（電流値＝Ｉ２ａとする）が供給される。
【００２３】
マスター部３Ａはまた、高電源電圧Ｖdd側に、非反転データＤおよび反転データＮＤを読み込む一対の差動接続されたトランジスタＭ５，Ｍ６（マスターサンプルペアＭＳと称する）と、それらのドレインに接続された抵抗素子Ｒ１，Ｒ２を有する。トランジスタＭ１のドレインにはトランジスタＭ５，Ｍ６のソースが共通に接続され、トランジスタＭ５のゲート（マスター部３の非反転入力端IN）は非反転データＤが入力され、トランジスタＭ６のゲート（マスター部３の反転入力端NIN ）は反転データＮＤが入力される。トランジスタＭ５のドレイン（マスター部３の反転出力端NOUT）は抵抗素子Ｒ１を介して高電源電圧Ｖddに接続され、トランジスタＭ６のドレイン（マスター部３の非反転出力端 OUT）は抵抗素子Ｒ２を介して高電源電圧Ｖddに接続されている。
【００２４】
マスター部３Ａはまた、高電源電圧Ｖdd側に、トランジスタＭ５のドレイン出力およびトランジスタＭ６のドレイン出力を保持する一対の襷がけ接続されたトランジスタＭ７，Ｍ８（マスターラッチペアＭＬと称する）を有する。マスターラッチペアＭＬのトランジスタＭ７，Ｍ８は、ソースが共通にトランジスタＭ３のドレインに接続され、一方のゲートと他方のドレインが互い違いに（襷がけとなるように）接続されている。また、トランジスタＭ７のドレインおよびトランジスタＭ８のゲートがトランジスタＭ５のドレインと接続され、トランジスタＭ８のドレインおよびトランジスタＭ７のゲートがトランジスタＭ６のドレインと接続されている。トランジスタＭ５のドレイン出力がマスター部３Ａの反転データＮＭＱとなり、トランジスタＭ６のドレイン出力がマスター部３Ａの非反転出力ＭＱとなる。
【００２５】
スレーブ部５Ａはまた、高電源電圧Ｖdd側に、トランジスタＭ５のドレイン出力およびトランジスタＭ６のドレイン出力を読み込む一対の差動接続されたトランジスタＭ９，Ｍ１０（スレーブサンプルペアＳＳと称する）と、それらのドレインに接続された抵抗素子Ｒ３，Ｒ４を有する。トランジスタＭ２のドレインにはトランジスタＭ９，Ｍ１０のソースが共通に接続され、トランジスタＭ９のゲート（スレーブ部５の反転入力端NIN ）はトランジスタＭ５のドレイン出力が入力され、トランジスタＭ１０のゲート（スレーブ部５の非反転入力端IN）はトランジスタＭ６のドレイン出力が入力される。トランジスタＭ９のドレイン（スレーブ部５の非反転出力端 OUT）は抵抗素子Ｒ３を介して高電源電圧Ｖddに接続され、トランジスタＭ１０のドレイン（スレーブ部５の反転出力端NOUT）は抵抗素子Ｒ４を介して高電源電圧Ｖddに接続されている。
【００２６】
抵抗素子Ｒ１〜Ｒ４は負荷素子であり受動負荷となるが、これらは、抵抗素子に限らずトランジスタを利用した能動負荷としてもよい。
【００２７】
スレーブ部５Ａはまた、高電源電圧Ｖdd側に、トランジスタＭ９のドレイン出力およびトランジスタＭ１０のドレイン出力を保持する一対の襷がけ接続されたトランジスタＭ１１，Ｍ１２（スレーブラッチペアＳＬと称する）を有する。スレーブラッチペアＳＬのトランジスタＭ１１，Ｍ１２は、ソースが共通にトランジスタＭ４のドレインに接続され、一方のゲートと他方のドレインが互い違いに（襷がけとなるように）接続されている。また、トランジスタＭ１１のドレインおよびトランジスタＭ１２のゲートがトランジスタＭ１０のドレインと接続され、トランジスタＭ１２のドレインおよびトランジスタＭ１１のゲートがトランジスタＭ９のドレインと接続されている。マスターサンプルペアＭＳとスレーブサンプルペアＳＳを纏めてサンプルペア部Ｓと称する。マスターラッチペアＭＬとスレーブラッチペアＳＬを纏めてラッチペア部Ｌと称する。
【００２８】
トランジスタＭ１１のドレイン出力がスレーブ部５Ａの非反転データＳＱ（非反転データＤと同一論理）となり、トランジスタＭ１２のドレイン出力がスレーブ部５Ａの反転出力ＮＳＱ（反転データＮＤと同一論理）となる。
【００２９】
トランジスタＭ１〜Ｍ４は同一特性のものであり、またトランジスタＭ５〜Ｍ１２は同一特性のものである。トランジスタＭ１〜Ｍ４は、各サンプルペアに流れる動作電流や各ラッチペアに流れる動作電流をクロック CLKや反転クロックNCLKに応じてオンオフするトランジスタである。
【００３０】
第１の電流源Ｉ１の動作電流Ｉ１ａと第２の電流源Ｉ２の動作電流Ｉ２ａは、同じになっている（Ｉ１ａ＝Ｉ２ａ）。よって、サンプルペア部Ｓ（マスターサンプルペアＭＳやスレーブサンプルペアＳＳ）は、同様の動作特性を呈するようになる。ラッチペア部Ｌ（マスターラッチペアＭＬやスレーブラッチペアＳＬ）は、同様の動作特性を呈するようになる。たとえば、サンプルペア部Ｓ（マスターサンプルペアＭＳおよびスレーブサンプルペアＳＳ）のトランジスタのゲート幅が大きい場合は、ダイナミック動作が支配的であり高速動作が期待できる。一方、ラッチペア部Ｌ（マスターラッチペアＭＬおよびスレーブラッチペアＳＬ）のトランジスタのゲート幅が大きい場合は、スタティック動作が支配的であり、低速での動作が保証され、広い動作周波数範囲が期待できる。
【００３１】
しかしながら、１つの半導体デバイスの中では、サンプルペア部Ｓとラッチペア部Ｌの各トランジスタは、同一特性のものであり、そのゲート幅は同一であり、サンプルペア部Ｓのダイナミック動作・高速動作と、ラッチペア部Ｌのスタティック動作・低速動作・広い動作周波数範囲と言った特性は、相反する動作特性となる。つまり、サンプルペア部Ｓとラッチペア部Ｌの動作特性はトレードオフの関係にあり、高速動作と広い動作周波数範囲を同時に実現することは困難である。
【００３２】
＜第１実施形態：フリップフロップ回路＞
図１Ｂは、図１に示したフリップフロップ回路１の第１実施形態を示す回路図である。第１実施形態のフリップフロップ回路１Ｂは、第１比較例におけるサンプルペア部Ｓとラッチペア部Ｌの動作特性が相反する点を緩和することで、高速動作と広い動作周波数範囲を同時に実現するようにするものである。
【００３３】
図１Ｂに示すように、第１実施形態のフリップフロップ回路１Ｂは、第１比較例のフリップフロップ回路１Ａに対して、マスター部３Ａ側のマスターラッチペアＭＬおよびスレーブ部５Ａ側のスレーブラッチペアＳＬをそれぞれ２つに分けている点に特徴を有する。つまり、マスター部３Ｂは、トランジスタＭ７_1，Ｍ７_2，Ｍ８_1，Ｍ８_2を有し、スレーブ部５Ｂは、トランジスタＭ１１_1，Ｍ１１_2，Ｍ１２_1，Ｍ１２_2を有する。
【００３４】
トランジスタＭ７_1，Ｍ８_1で第１のマスターラッチペアＭＬ_1が構成され、トランジスタＭ７_2，Ｍ８_2で第２のマスターラッチペアＭＬ_2が構成される。トランジスタＭ１１_1，Ｍ１２_1で第１のスレーブラッチペアＳＬ_1が構成され、トランジスタＭ１１_2，Ｍ１２_2で第２のスレーブラッチペアＳＬ_2が構成される。第１のマスターラッチペアＭＬ_1と第１のスレーブラッチペアＳＬ_1を纏めて第１ラッチペア部Ｌ１と称し、第２のマスターラッチペアＭＬ_2と第２のスレーブラッチペアＳＬ_2を纏めて第２ラッチペア部Ｌ２と称する。
【００３５】
各ラッチペアを２に分けるということであり、先ず、トランジスタＭ７_1，Ｍ７_2のドレイン同士、トランジスタＭ８_1，Ｍ８_2のドレイン同士、トランジスタＭ１１_1，Ｍ１１_2のドレイン同士、トランジスタＭ１２_1，Ｍ１２_2のドレイン同士、がそれぞれ接続されている。
【００３６】
第１実施形態のフリップフロップ回路１Ｂは、マスター部３Ｂ側の第２のマスターラッチペアＭＬ_2であるトランジスタＭ７_2，Ｍ８_2およびスレーブ部５Ｂ側の第２のスレーブラッチペアＳＬ_2であるトランジスタＭ１１_2，Ｍ１２_2の動作電流を制御する動作電流制御機構を備えている点に特徴を有する。加えて、これら第２のラッチペアに流れる動作電流を制御したとき、第１のラッチペアの出力振幅を一定に保つために、第２のラッチペアに流れる動作電流に対する制御に合わせて、負荷素子である抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４に流れる電流が変わらないような動作電流均衡制御機構を備えている点に特徴を有する。
【００３７】
具体的には、先ず、サンプルペア部Ｓ（マスターサンプルペアＭＳおよびスレーブサンプルペアＳＳ）に動作電流を与えるトランジスタＭ１，Ｍ２のソース側には、第１の電流源Ｉ１（電流値＝Ｉ１ｂとする）に加えて、第３の電流源Ｉ３（電流値＝Ｉ３とする）が並列に設けられている。第１ラッチペア部Ｌ１（第１のマスターラッチペアＭＬ_1および第１のスレーブラッチペアＳＬ_1）に動作電流を与えるトランジスタＭ３_1，Ｍ４_1のソース側には、第２の電流源Ｉ２（電流値＝Ｉ２ｂとする）に加えて、第４の電流源Ｉ４（電流値＝Ｉ４とする）が並列に設けられている。
【００３８】
第２ラッチペア部Ｌ２は、低電源電圧Ｖss側に、動作電流を与える第５の電流源Ｉ５と、反転クロックNCLKが入力されるトランジスタＭ３_2およびクロック CLKが入力されるトランジスタＭ４_2を有する。トランジスタＭ３_2のゲートはトランジスタＭ３_1のゲートに共通に接続され、トランジスタＭ４_2のゲートはトランジスタＭ４_1のゲートに共通に接続されている。トランジスタＭ３_2，Ｍ４_2のソースは共通に接続され、そのソースは第５の電流源Ｉ５に接続されている。
【００３９】
ここで、第３の電流源Ｉ３の低電源電圧Ｖss側には第１のスイッチＳＷ１が設けられ、第１のスイッチＳＷ１を介して動作電流（電流値＝Ｉ３とする）がトランジスタＭ１，Ｍ２に供給される。第４の電流源Ｉ４の低電源電圧Ｖss側には第２のスイッチＳＷ２が設けられ、第２のスイッチＳＷ２を介して動作電流（電流値＝Ｉ４とする）がトランジスタＭ３_1，Ｍ４_1に供給される。第５の電流源Ｉ５の低電源電圧Ｖss側には第３のスイッチＳＷ３が設けられ、第３のスイッチＳＷ３を介して動作電流（電流値＝Ｉ５とする）がトランジスタＭ３_2，Ｍ４_2に供給される。
【００４０】
第１のスイッチＳＷ１の制御入力端には第１のインバータＩＮＶ１が設けられ、第２のスイッチＳＷ２の制御入力端には第２のインバータＩＮＶ２が設けられている。第１のインバータＩＮＶ１および第２のインバータＩＮＶ２の入力と第３のスイッチＳＷ３の制御入力端は共通に接続され、イネーブル信号ＥＮが供給されるようになっている。各スイッチＳＷ１，ＳＷ２，ＳＷ３は、制御入力端がアクティブＨのときにオンする。第１のスイッチＳＷ１および第２のスイッチＳＷ２の制御入力端にはインバータＩＮＶ１，ＩＮＶ２が介在しているので、第３のスイッチＳＷ３がオン時にはスイッチＳＷ１，ＳＷ２がオフであり、第３のスイッチＳＷ３がオフ時にはスイッチＳＷ１，ＳＷ２がオンである。
【００４１】
トランジスタＭ３_2，Ｍ４_2、第５の電流源Ｉ５、および第３のスイッチＳＷ３で、マスターラッチペアＭＬ_2であるトランジスタＭ７_2，Ｍ８_2および第２のスレーブラッチペアＳＬ_2であるトランジスタＭ１１_2，Ｍ１２_2の動作電流を制御する動作電流制御部ＣＣが構成される。
【００４２】
また、第３の電流源Ｉ３、第１のスイッチＳＷ１、および第１のインバータＩＮＶ１により、動作電流制御部ＣＣによる第２ラッチペア部Ｌ２の電流制御に合わせて、動作電流制御部ＣＣによる第２ラッチペア部Ｌ２への電流制御量を相殺する方向にスレーブサンプルペアＳＳや第１ラッチペア部Ｌ１への動作電流を制御する第１の動作電流均衡制御部ＢＣ１が構成される。この動作電流の制御は、好ましくは第１ラッチペア部Ｌ１の出力振幅を一定に保つようにする。第４の電流源Ｉ４、第２のスイッチＳＷ２、および第２のインバータＩＮＶ２により、動作電流制御部ＣＣによる第２ラッチペア部Ｌ２の電流制御に合わせて、動作電流制御部ＣＣによる第２ラッチペア部Ｌ２への電流制御量を相殺する方向にスレーブサンプルペアＳＳや第１ラッチペア部Ｌ１への動作電流を制御する動作電流均衡制御部ＢＣ２が構成される。この動作電流の制御は、好ましくは第１ラッチペア部Ｌ１の出力振幅を一定に保つようにする。第１の動作電流均衡制御部ＢＣ１と第２の動作電流均衡制御部ＢＣ２を纏めて、動作電流均衡制御部ＢＣと称する。そして、動作電流制御部ＣＣと動作電流均衡制御部ＢＣを纏めて、クロック CLK（および反転クロックNCLK）の周波数に応じて、各サンプルペアや各ラッチペアの各動作電流を制御する電流制御部２が構成される。
【００４３】
電流制御部２は、動作電流制御部ＣＣによるラッチペア部Ｌ（ここでは第２ラッチペア部Ｌ２）に対する動作電流の増加分が、動作電流均衡制御部ＢＣによるサンプルペア部Ｓに対する動作電流の減少分と均衡するように制御する。クロックの周波数が低いほど動作電流制御部ＣＣによる第２ラッチペア部Ｌ２に対する動作電流を増やすようにしつつ動作電流均衡制御部ＢＣにより、動作電流制御部ＣＣによる動作電流の変化を相殺する方向にサンプルペア部Ｓ（本例では第１ラッチペア部Ｌ１も）に対する動作電流を制御する。
【００４４】
つまり、電流論理型のフリップフロップ回路１のラッチペア部Ｌやサンプルペア部Ｓの電流を切り替えることができるとともに、動作電流制御部ＣＣと動作電流均衡制御部ＢＣの動作電流制御を同時に行なうことで、データの出力振幅が極力一定にするようにする。
【００４５】
ここで、電流関係は、次のようになっている。イネーブル信号ＥＮがアクティブＨのとき、第３のスイッチＳＷ３がオンし、第２のマスターラッチペアＭＬ_2および第２のスレーブラッチペアＳＬ_2に第５の電流源Ｉ５から動作電流が供給されるようになる。このとき、第１のスイッチＳＷ１および第２のスイッチＳＷ２はオフであり、第３の電流源Ｉ３および第４の電流源Ｉ４は電流供給能力を持たない。
【００４６】
この状態では、第２のマスターラッチペアＭＬ_2が第１のマスターラッチペアＭＬ_1と並列動作をし、また、第２のスレーブラッチペアＳＬ_2が第１のスレーブラッチペアＳＬ_1と並列動作をすることで、実質的に、第１比較例と同様の動作状態となるようにしている。よって、第１の電流源Ｉ１の動作電流Ｉ１ｂが第１比較例の第１の電流源Ｉ１の動作電流Ｉ１ａと等しく、第２の電流源Ｉ２の動作電流Ｉ２ｂと第５の電流源Ｉ５の動作電流Ｉ５の和（Ｉ２ｂ＋Ｉ５）が第１比較例の第２の電流源Ｉ２の動作電流Ｉ２ａと等しくなるようにする。つまり、Ｉ１ｂ＝Ｉ１ａ、Ｉ２ｂ＋Ｉ５＝Ｉ２ａとする。
【００４７】
また、イネーブル信号ＥＮがインアクティブＬのとき、第１のスイッチＳＷ１および第２のスイッチＳＷ２はオンであり、第３の電流源Ｉ３はトランジスタＭ１，Ｍ２に対して、第４の電流源Ｉ４はトランジスタＭ３_1，Ｍ４_1に対して、それぞれ電流供給能力を持つようになる。このとき、第３のスイッチＳＷ３はオフであり、第２のマスターラッチペアＭＬ_2および第２のスレーブラッチペアＳＬ_2には第５の電流源Ｉ５からの動作電流Ｉ５が供給されない。
【００４８】
このとき、第１の動作電流均衡制御部ＢＣ１および第２の動作電流均衡制御部ＢＣ２は、第３のスイッチＳＷ３がオフのために発生する動作電流制御部ＣＣによる動作電流Ｉ５の不足分（動作電流の変化量）を相殺するように機能させる。よって、第３の電流源Ｉ３の動作電流Ｉ３（動作電流の変化量）と第４の電流源Ｉ４の動作電流Ｉ４（動作電流の変化量）の和（Ｉ３＋Ｉ４）が第３のスイッチＳＷ３がオン時の第５の電流源Ｉ５の動作電流Ｉ５と等しくなるようにする。つまり、Ｉ３＋Ｉ４＝Ｉ５とする。
【００４９】
第３のスイッチＳＷ３がオンのときの第２ラッチペア部Ｌ２（第２のマスターラッチペアＭＬ_2および第２のスレーブラッチペアＳＬ_2）に流れる電流分を、第３のスイッチＳＷ３がオフ時には、サンプルペア部Ｓ（マスターサンプルペアＭＳおよびスレーブサンプルペアＳＳ）と第１ラッチペア部Ｌ１（第１のマスターラッチペアＭＬ_1および第１のスレーブラッチペアＳＬ_1）に振り分けられるようにしている。こうすることで、第３のスイッチＳＷ３がオン時とＳＷ３がオフ時で、抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４に流れる電流が同様となる（変わらないような）構成になっている。
【００５０】
このように、第１実施形態のフリップフロップ回路１Ｂは、サンプル動作のときとラッチ動作のときで電流が変わらないようにしている。フリップフロップはサンプル動作とラッチ動作を交互に行なうのであるが、振幅を一定に保つために、それぞれの動作のときの電流を一定にしているのである。そして、このような条件下で、高速動作と広い動作周波数範囲のトレードオフ関係を緩和できるように、ラッチ動作の強さを変えるために、ラッチペアを複数に分け、それぞれに対する電流制御によって、ラッチペアのゲート幅を等価的に変化させる仕組みを採っている。
【００５１】
＜フリップフロップの動作＞
ここで、第１比較例および第１実施形態のフリップフロップ回路１Ａ，１Ｂの動作について説明する。基本的な動作は、どちらも同じなので、理解を容易にするため、第１比較例のフリップフロップ回路１Ａで説明する。
【００５２】
まず、現在、非反転データＳＱがＬ、反転データＮＳＱがＨに安定しているとする。このとき、クロック CLKにＨが、反転クロックNCLKにＬが入力されているとする。この状態では、トランジスタＭ２，Ｍ３はオフ状態となっているため、トランジスタＭ７〜Ｍ１０は、そのゲート電位に拘わらずオフ状態となっている。一方、トランジスタＭ１，Ｍ４はオン状態となっている。このとき、トランジスタＭ１２のゲートは反転データＮＳＱの電位Ｈとなっているためオン状態であり、トランジスタＭ１１のゲートは非反転データＳＱの電位Ｌとなっているためオフ状態となっている。
【００５３】
ここで、クロック CLKがＨ、反転クロックNCLKがＬのときにトランジスタＭ５のゲートに供給される非反転データＤがＬ、トランジスタＭ６のゲートに供給される反転データＮＤがＨのときには、トランジスタＭ５はオフし、トランジスタＭ６側がオンするので、トランジスタＭ８のゲートがＨとなりオンし、トランジスタＭ７のゲートがＬとなりオフする。その後クロック CLKがＬ、反転クロックNCLKがＨになると、トランジスタＭ１，Ｍ２への動作電流が停止され、トランジスタＭ７，Ｍ８に動作電流が供給される。トランジスタＭ７，Ｍ８はゲート・ドレインが襷がけ接続されているので、この状態が維持される。またこのとき、トランジスタＭ９，Ｍ１０に動作電流が供給され、トランジスタＭ１１，Ｍ１２への動作電流が停止される。トランジスタＭ９のゲートがＨでオンするので非反転データＳＱがＬに維持され、トランジスタＭ１０のゲートがＬでオフするので、反転データＮＳＱのＨが維持される。この状態を初期状態とする。
【００５４】
一方、クロック CLKがＨ、反転クロックNCLKがＬのときにトランジスタＭ５のゲートに供給される非反転データＤがＨ、トランジスタＭ６のゲートに供給される反転データＮＤがＬとなると、トランジスタＭ５はオンし、トランジスタＭ６側がオフするので、トランジスタＭ８のゲートがＬ側に遷移し、トランジスタＭ７のゲートがＨ側に遷移する。
【００５５】
その後クロック CLKがＬ、反転クロックNCLKがＨになると、トランジスタＭ１，Ｍ２への動作電流が停止され、トランジスタＭ７，Ｍ８に動作電流が供給される。トランジスタＭ７，Ｍ８はゲート・ドレインが襷がけ接続されているので、前記の遷移動作が急速に伝達され、トランジスタＭ７は急速にオンして反転データＮＭＱをＬに変化させ、トランジスタＭ８は急速にオフして非反転出力ＭＱをＨに変化させる。またこのとき、トランジスタＭ９，Ｍ１０に動作電流が供給される。トランジスタＭ９のゲートがＬでオフするので非反転データＳＱがＨに変化し、トランジスタＭ１０のゲートがＨでオンするので、反転データＮＳＱのＬが変化する。
【００５６】
次に、クロック CLKがＨ、反転クロックNCLKがＬのときにトランジスタＭ５のゲートに供給される非反転データＤがＬ、トランジスタＭ６のゲートに供給される反転データＮＤがＨに切り替ると、トランジスタＭ５はオフし、トランジスタＭ６側がオンするので、トランジスタＭ８のゲートがＨ側に遷移し、トランジスタＭ７のゲートがＬ側に遷移する。
【００５７】
その後クロック CLKがＬ、反転クロックNCLKがＨになると、トランジスタＭ１，Ｍ２への動作電流が停止され、トランジスタＭ７，Ｍ８に動作電流が供給される。トランジスタＭ７，Ｍ８はゲート・ドレインが襷がけ接続されているので、前記の遷移動作が急速に伝達され、トランジスタＭ７は急速にオフして反転データＮＭＱをＨに変化させ、トランジスタＭ８は急速にオンして非反転出力ＭＱをＬに変化させる。またこのとき、トランジスタＭ９，Ｍ１０に動作電流が供給される。トランジスタＭ９のゲートがＨでオンするので非反転データＳＱがＬに変化し、トランジスタＭ１０のゲートがＬでオフするので、反転データＮＳＱのＨが変化する。
【００５８】
これらのことから分るように、クロック CLKがＨのときにマスターサンプルペアＭＳのトランジスタＭ５のゲートに供給された電位状態は非反転データＳＱで維持され、トランジスタＭ６のゲートに供給された電位状態は反転データＮＳＱで維持される。
【００５９】
＜＜分周器＞＞
＜基本構成＞
図２〜図２Ｂは、電流論理型のマスタースレーブフリップフロップ回路を利用した分周器を示す図である。ここで、図２は、周波数分周器７の基本構成を示すブロック図である。図２Ａは、第１比較例のフリップフロップ回路１Ａを使用した第２比較例の周波数分周器７Ａの回路構成を示し、図２Ｂは、第１実施形態のフリップフロップ回路１Ｂを使用した第１実施形態の周波数分周器７Ｂの回路構成を示す。
【００６０】
図１〜図１Ｂに示したフリップフロップ回路１〜１Ｂは、各種の用途があり、一例としては、分周回路（分周器）がある。周波数分周器７は、フリップフロップ回路１の反転データＮＳＱを非反転データＤとし、非反転データＳＱを反転データＮＤとする。これによって、周波数分周器７（フリップフロップ回路１）は、クロック CLKおよび反転クロックNCLKを分周した分周信号および反転分周信号を生成する。
【００６１】
＜分周器の動作：第１比較例＞
ここで、第１比較例のフリップフロップ回路１Ａを利用した第１比較例の周波数分周器７Ａの動作について説明する。なお、この動作は、第１実施形態のフリップフロップ回路１Ｂを利用した第１実施形態の周波数分周器７Ｂの基本動作と同じである。
【００６２】
フリップフロップ回路１の初期状態から説明を続ける。初期状態における非反転データＳＱがＬの情報はトランジスタＭ６のゲートに入力され、反転データＮＳＱがＨの情報はトランジスタＭ５のゲートに入力されている。ここで、クロック CLKがＨ、反転クロックNCLKがＬに切り替ると、トランジスタＭ５はオンし、トランジスタＭ６側がオフするので、トランジスタＭ８のゲートがＬ側に遷移し、トランジスタＭ７のゲートがＨ側に遷移する。よって、その後に、クロック CLKがＬ、反転クロックNCLKがＨになると、フリップフロップ回路１の動作説明から理解されるように、非反転データＳＱがＨに変化し、反転データＮＳＱがＬに変化する。
【００６３】
この変化後の状態における非反転データＳＱがＨの情報はトランジスタＭ６のゲートに入力され、反転データＮＳＱがＬの情報はトランジスタＭ５のゲートに入力されている。ここで、クロック CLKがＨ、反転クロックNCLKがＬに切り替ると、トランジスタＭ５はオフし、トランジスタＭ６側がオンするので、トランジスタＭ８のゲートがＨ側に遷移し、トランジスタＭ７のゲートがＬ側に遷移する。よって、その後に、クロック CLKがＬ、反転クロックNCLKがＨになると、フリップフロップ回路１の動作説明から理解されるように、非反転データＳＱがＬに変化し、反転データＮＳＱがＨに変化する。
【００６４】
このように、非反転データＳＱおよび反転データＮＳＱの状態は、クロック CLKの２周期ごとに切り替り、クロック CLKの１／２分周信号が非反転データＳＱおよび反転データＮＳＱから出力されることになる。
【００６５】
ここで、電流論理型の周波数分周器７Ａは、前述のように、マスタースレーブ型のＤ型のフリップフロップ回路１Ａで構成される。このフリップフロップ回路１Ａは、その動作状態として、サンプルペア部Ｓ（マスターサンプルペアＭＳおよびスレーブサンプルペアＳＳ）によるサンプル動作と、ラッチペア部Ｌ（マスターラッチペアＭＬおよびスレーブラッチペアＳＬ）によるホールド動作を持つ。周波数分周器７の動作モードは２種類あり、ダイナミック動作とスタティック動作がある。ダイナミック動作は、周波数分周器７の出力周波数が自己共振周波数付近のときに起きる動作であり、動作周波数範囲が限られている。一方、スタティック動作は、周波数分周器７の出力周波数が自己共振周波数付近より低いときに起きる動作である。
【００６６】
フリップフロップ回路１Ａにおいて説明したように、サンプルペア部Ｓ（マスターサンプルペアＭＳおよびスレーブサンプルペアＳＳ）を構成するトランジスタＭ５，Ｍ６，Ｍ９，Ｍ１０のゲート幅が大きい場合、ダイナミック動作が支配的であり、高速動作が期待できる。一方、ラッチペア部Ｌ（マスターラッチペアＭＬおよびスレーブラッチペアＳＬ）を構成するトランジスタＭ７，Ｍ８，Ｍ１１，Ｍ１２のゲート幅が大きい場合、スタティック動作が支配的であり、低速での動作が保証され、広い動作周波数範囲が期待できる。しかしながら、前述のように、サンプルペア部Ｓのダイナミック動作・高速動作と、ラッチペア部Ｌのスタティック動作・低速動作・広い動作周波数範囲はトレードオフの関係にあり、高速動作と広い動作周波数範囲を同時に実現することは困難である。
【００６７】
＜分周器の動作：第１実施形態＞
一方、図２Ｂに示した第１実施形態の周波数分周器７Ｂでは、図１Ｂに示した第１実施形態のフリップフロップ回路１Ｂを基本として有しているので、動作電流制御部ＣＣと動作電流均衡制御部ＢＣを備えていることによる利点が得られる。以下、この点について、詳しく説明する。
【００６８】
先ず、第３のスイッチＳＷ３がオフの場合、第２ラッチペア部Ｌ２（第２のマスターラッチペアＭＬ_2および第２のスレーブラッチペアＳＬ_2）もオフになるため、マスターサンプルペアＭＳおよびスレーブサンプルペアＳＳに流れる電流が多くなりダイナミック動作が支配的になって高速動作が期待できる。この状態では動作速度が下がってくると周波数分周器として動作しなくなる。
【００６９】
そのような周波数帯では、第３のスイッチＳＷ３をオンにして第２ラッチペア部Ｌ２（第２のマスターラッチペアＭＬ_2および第２のスレーブラッチペアＳＬ_2）をオンさせて、第２のマスターラッチペアＭＬ_2および第２のスレーブラッチペアＳＬ_2に流れる電流を増やすことでスタティック動作を支配的にさせることができる。
【００７０】
このように、第１実施形態の仕組みにおいては、動作電流制御部ＣＣは、高い周波数では第３のスイッチＳＷ３をオフにして第２ラッチペア部Ｌ２に対する動作電流を減らし、低い周波数では第３のスイッチＳＷ３をオンにして第２ラッチペア部Ｌ２に対する動作電流を増やすことにより、広い動作周波数範囲を保ちつつ高い動作周波数範囲を実現することができる。
【００７１】
このとき、動作電流均衡制御部ＢＣは、動作電流制御部ＣＣによる第２ラッチペア部Ｌ２への動作電流の変化分を相殺するように、第１のスイッチＳＷ１をオン／オフ制御することでサンプルペア部Ｓに対する動作電流を制御しつつ、第２のスイッチＳＷ２をオン／オフ制御することで第１ラッチペア部Ｌ１に対する動作電流を制御する。こうすることで、出力振幅を一定に維持しつつ、広い動作周波数範囲を保ちつつ高い動作周波数範囲にできる。
【００７２】
＜動作特性例＞
図２Ｃは、第１実施形態の周波数分周器７Ｂの動作特性例を示す図である。横軸に入力周波数（クロック CLKの周波数）、縦軸にＶin（Ｖpp-per-phase）を示している。周波数分周器７の動作として不都合のないそれぞれのモードの周波数カバーレンジは、必要とされる動作周波数範囲に対して１／２以上あるものとする。
【００７３】
高い周波数では第３のスイッチＳＷ３をオフにして、ダイナミック動作を支配的にさせる（ダイナミックモードで使用する）。このときには、当然に高い動作周波数範囲が実現される。一方、低い周波数では第３のスイッチＳＷ３をオンにして、スタティック動作を支配的にさせる（スタティックモードで使用する）。このとき、第３のスイッチＳＷ３がオンであることにより、第２のマスターラッチペアＭＬ_2および第２のスレーブラッチペアＳＬ_2に流れる電流が増えるので、低い動作速度でも、周波数分周器として動作する。よって、周波数分周器７Ｂの全体としては、広い動作周波数範囲を保ちつつ高い動作周波数範囲が実現される。
【００７４】
図示した例からも分るように、必要とされる動作周波数範囲に対して各モードの周波数カバーレンジが１／２以上あるときには、モード（つまり動作周波数）に合わせて第２ラッチペア部Ｌ２への電流供給をオン／オフすることで、広い動作周波数範囲と高周波数動作が実現される。
【００７５】
＜無線通信装置＞
図３は、電子機器８の一例として周波数分周器７を利用する無線通信装置９の構成例を示すブロック図である。ここでは、無線通信装置９（たとえば、ＴＶチューナ用無線通信機器）のフロントエンド部（同調回路系）の受信部９０を示している。無線通信装置９の受信部９０は、入力フィルタ部９１と、局部発振信号Ｌｏを出力する局部発振部９２と、位相が９０度ずれた直交位相信号Ｐ_0（０°成分），Ｐ_90 （９０°成分）を発生する直交位相信号発生部９３と、周波数混合部９４，９５（ミキサー）と、出力フィルタ回路部９６，９７を有する。なお、ここでは受信部９０について示しているが、直交位相信号発生部９３や周波数混合部９４，９５と同様の構成は送信部の場合でも備える。
【００７６】
受信部９０は、放送波などを受信する図示を割愛したアンテナ部を介して高周波信号ＲＦがフィルタ回路９１に入力される。入力フィルタ部９１を通過して帯域制限された高周波信号ＲＦは周波数混合部９４，９５に入力される。周波数混合部９４では、局部発振信号Ｌｏに基づいて直交位相信号発生部９３により生成された直交位相信号Ｐ_0（０°成分）と高周波信号ＲＦの間で変調が行なわれＩ信号成分が生成される。周波数混合部９５では、局部発振信号Ｌｏに基づいて直交位相信号発生部９３により生成された直交位相信号Ｐ_90 （９０°成分）と高周波信号ＲＦの間で変調が行なわれＱ信号成分が生成される。
【００７７】
周波数混合部９４により生成されたＩ信号成分は出力フィルタ部９６により帯域制限されて中間周波数ＩＦ（Ｉ成分）として出力される。周波数混合部９５により生成されたＱ信号成分は出力フィルタ部９７により帯域制限されて中間周波数ＩＦ（Ｑ成分）として出力される。
【００７８】
ここで、直交位相信号発生部９３には、周波数分周器７が使用される。周波数分周器７はＴＶチューナ用無線通信機器の直交位相信号発生器として有用である。次に、直交位相信号発生部９３用として、より適正な周波数分周器７について説明する。
【００７９】
＜分周器：第２実施形態＞
図３Ａおよび図３Ｂは、電流論理型のマスタースレーブフリップフロップ回路を利用した周波数分周器７の他の例を示す図である。ここで、図３Ａは、第２比較例の周波数分周器７Ｃの回路構成を示し、図３Ｂは、第２実施形態の周波数分周器７Ｄの回路構成を示す。
【００８０】
周波数分周器７は無線通信装置９のフロントエンド部における直交位相信号発生部９３に用いられる。直交位相信号発生部９３は、差動入力に対して直交位相信号を出力する回路である。
【００８１】
ここで、ＴＶチューナなどの無線通信装置９で用いられる直交位相信号発生部９３（直交位相信号発生器）では、広い動作周波数範囲と低い位相誤差が重要である。たとえば、図２Ａに示した第１比較例の周波数分周器７Ａの場合、その位相誤差の原因の１つとして、入力差動信号のデューティ比が５０％になっていないことが挙げられる。入力差動信号のデューティ比が５０％から大きくずれている場合、第１比較例の周波数分周器７Ａ自身の位相誤差特性をよくしても出力信号の位相誤差が改善しないことになる。
【００８２】
このような位相誤差を改善して低い位相誤差を実現する手法としては、たとえば、図３Ａに示す第２比較例の周波数分周器７Ｃのような回路方式を用いて、入力差動信号の影響を小さくすることが考えられる。すなわち、第２比較例の周波数分周器７Ｃは、図２Ａに示した第１比較例の周波数分周器７Ａをベースとして、トランジスタＭ１のソースと第１の電流源Ｉ１の間に抵抗素子Ｒ５を、トランジスタＭ２のソースと第１の電流源Ｉ１の間に抵抗素子Ｒ６を、それぞれゲイン調整用として設けている。同様に、トランジスタＭ３のソースと第２の電流源Ｉ２の間に抵抗素子Ｒ７を、トランジスタＭ４のソースと第２の電流源Ｉ２の間に抵抗素子Ｒ８を、それぞれゲイン調整用として設けている。考え方としては、入力トランジスタであるトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４のゲインが抵抗素子Ｒ５〜Ｒ８の存在により下がることで、位相誤差に対する感度を低下させるものである。
【００８３】
しかしながら、このように、ゲイン調整用の抵抗素子Ｒ５〜Ｒ８を入力トランジスタであるトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４のソース側に設けると、抵抗素子Ｒ５〜Ｒ８による電圧降下も発生するため、高速動作が期待できなくなる。
【００８４】
その対策として、図３Ｂに示す第２実施形態の周波数分周器７Ｄのような回路方式が有効に機能する。すなわち、第２実施形態の周波数分周器７Ｄは、図２Ｂに示した第１実施形態の周波数分周器７Ｂをベースとして、第１比較例の周波数分周器７Ｃと同様に、トランジスタＭ１のソースと第１の電流源Ｉ１および第３の電流源Ｉ３の間に抵抗素子Ｒ５をゲイン調整用として設けている。同様に、トランジスタＭ２のソースと第１の電流源Ｉ１および第３の電流源Ｉ３の間に抵抗素子Ｒ６をゲイン調整用として設けている。
【００８５】
同様に、トランジスタＭ３_1のソースと第２の電流源Ｉ２および第４の電流源Ｉ４の間に抵抗素子Ｒ７_1を、トランジスタＭ４_1のソースと第２の電流源Ｉ２および第４の電流源Ｉ４の間に抵抗素子Ｒ８_1を、ゲイン調整用として設けている。同様に、トランジスタＭ３_2のソースと第５の電流源Ｉ５の間に抵抗素子Ｒ７_2を、トランジスタＭ４_2のソースと第５の電流源Ｉ５の間に抵抗素子Ｒ８_2を、ゲイン調整用として設けている。
【００８６】
ゲイン調整用の抵抗素子Ｒ５〜Ｒ８を入力トランジスタであるトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４のソース側に設けて、位相誤差に対する感度を低下させる点では第２比較例と同様である。一方、高速動作（もちろん広い動作周波数範囲も）に関しては、第１実施形態の周波数分周器７Ｂが有する機能を享受できる。よって、第２実施形態の周波数分周器７Ｄによれば、位相誤差を低減しつつ高速動作（および広い動作周波数範囲）が期待できるようになる。
【００８７】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【００８８】
また、前記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【００８９】
たとえば、前記実施形態では、ラッチペア部Ｌ（マスターラッチペアＭＬおよびスレーブラッチペアＳＬ）を２つに分けるとともに動作電流制御部ＣＣを設けていたが、その分割数は２つに限らない。必要とされる動作周波数範囲に対して各モードの周波数カバーレンジが１／（Ｎ＋１）以上で１／Ｎ未満であるあるときには、ラッチペア部Ｌの分割を（Ｎ＋１）とし、周波数に応じて電流の切替えを（Ｎ＋１）通りにすればよい。
【００９０】
また、動作電流制御部ＣＣや動作電流均衡制御部ＢＣの電流切替機構としてはスイッチを利用した構成例を示したが、各スイッチＳＷ１〜ＳＷ３を取り外して、第３〜第５の電流源Ｉ３〜Ｉ５を可変電流源とすることもできる。この場合、たとえば、イネーブル信号ＥＮを電流制御信号に変更する。電流制御部２は、クロック CLKの周波数が低いほど動作電流制御部ＣＣによる第２ラッチペア部Ｌ２に対する動作電流を増やすように制御する。つまり、動作電流制御部ＣＣは、第２ラッチペア部Ｌ２に対する動作電流を、クロック CLKの周波数が高いときには減らし、クロック CLKの周波数が低いときには増やすように制御する。動作電流均衡制御部ＢＣは、この動作電流制御部ＣＣによる動作電流の増減を相殺するようにサンプルペア部Ｓや第１ラッチペア部Ｌ１に対する動作電流を制御する。
【００９１】
電流制御信号に対する第５の電流源Ｉ５と第３の電流源Ｉ３および第４の電流源Ｉ４の電流値の変化方向を逆にする。なお、可変電流源とする場合、第３の電流源Ｉ３は第１の電流源Ｉ１と纏めて１つにし、第４の電流源Ｉ４は第２の電流源Ｉ２と纏めて１つにすることも可能である。
【００９２】
また、フリップフロップ回路１Ｂや周波数分周器７Ｂ，７Ｄは、無線通信装置９への適用に限らず、一般的な電子機器にも適用可能である。
【図面の簡単な説明】
【００９３】
【図１】電流論理型を含む一般的なマスタースレーブ型のフリップフロップ回路の基本構成を示すブロック図である。
【図１Ａ】図１に示したフリップフロップ回路の第１比較例を示す回路図である。
【図１Ｂ】図１に示したフリップフロップ回路の第１実施形態を示す回路図である。
【図２】周波数分周器の基本構成を示すブロック図である。
【図２Ａ】第１比較例のフリップフロップ回路を使用した第２比較例の周波数分周器の回路構成を示す図である。
【図２Ｂ】第１実施形態のフリップフロップ回路を使用した第２実施形態の周波数分周器の回路構成を示す図である。
【図２Ｃ】第１実施形態の周波数分周器の動作特性例を示す図である。
【図３】周波数分周器を利用する無線通信装置の構成例を示すブロック図である。
【図３Ａ】第２比較例の周波数分周器の回路構成を示す図である。
【図３Ｂ】第２実施形態の周波数分周器の回路構成を示す図である。
【符号の説明】
【００９４】
１…フリップフロップ回路、２…電流制御部２、３…マスター部３、５…スレーブ部５、７…周波数分周器、８…電子機器、９…無線通信装置、９０…受信部、９１…入力フィルタ部、９２…局部発振部、９３…直交位相信号発生部、９４…周波数混合部、９５…周波数混合部、９６…出力フィルタ部、９７…出力フィルタ部、ＢＣ…動作電流均衡制御部、ＢＣ１…第１の動作電流均衡制御部、ＢＣ２…第２の動作電流均衡制御部、Ｌ…ラッチペア部、Ｌ１…第１ラッチペア部、Ｌ２…第２ラッチペア部、ＭＬ…マスターラッチペア、ＭＬ_1…第１のマスターラッチペア、ＭＬ_2…第２のマスターラッチペア、ＭＳ…マスターサンプルペア、Ｓ…サンプルペア部、ＳＬ…スレーブラッチペア、ＳＬ_1…第１のスレーブラッチペア、ＳＬ_2…第２のスレーブラッチペア、ＳＷ１…第１のスイッチＳＷ１、ＳＷ２…第２のスイッチＳＷ２、ＳＷ３…第３のスイッチＳＷ３、Ｉ１…第１の電流源、Ｉ２…第２の電流源、Ｉ３…第３の電流源、Ｉ４…第４の電流源、Ｉ５…第５の電流源、ＩＮＶ１…第１のインバータ、ＩＮＶ２…第２のインバータ
【図１】
0005035071.tif 000002
【図１Ａ】
0005035071.tif 000003
【図１Ｂ】
0005035071.tif 000004
【図２】
0005035071.tif 000005
【図２Ａ】
0005035071.tif 000006
【図２Ｂ】
0005035071.tif 000007
【図２Ｃ】
0005035071.tif 000008
【図３】
0005035071.tif 000009
【図３Ａ】
0005035071.tif 000010
【図３Ｂ】
0005035071.tif 000011