(57)【特許請求の範囲】
【請求項１】
第１キャパシタ領域、第２キャパシタ領域及び薄膜トランジスタ領域を含む基板と、
前記基板の第１キャパシタ領域上に位置し、不純物ドーピングされた第１領域を含む第１半導体層、第１電極及び前記第１半導体層と第１電極との間に位置する第１絶縁膜を含む第１キャパシタと、
前記基板の第２キャパシタ領域上に位置し、第２半導体層、第２電極及び前記第２半導体層と第２電極との間に位置する第２絶縁膜を含む第２キャパシタと、
前記基板の薄膜トランジスタ領域上に位置し、ソース／ドレイン領域及びチャンネル領域を含む第３半導体層、ゲート絶縁膜、ゲート電極及びソース／ドレイン電極を含む複数の薄膜トランジスタと、
前記第１キャパシタ上に位置し、前記第１領域と電気的に接続する第１電源電圧供給ラインと、
前記複数の薄膜トランジスタ上に位置し、１つまたは複数の有機発光層を含む有機電界発光ダイオードと、を含み、
前記複数の薄膜トランジスタは、
データラインと第１ノードとの間に電気的に接続する第１スイッチングトランジスタと、
前記第１電源電圧供給ラインと第２ノードとの間に電気的に接続する第２スイッチングトランジスタと、
前記第２ノードと有機電界発光ダイオードとの間に位置し、前記第１ノードの電圧による駆動電流を前記有機電界発光ダイオードに印加するための駆動トランジスタと、を含み、
前記第１キャパシタは、前記第１ノードと第１電源電圧供給ラインとの間に電気的に接続され、前記第２キャパシタは、前記第１ノードと第２ノードとの間に電気的に接続される、
ことを特徴とする有機電界発光表示装置。
【請求項２】
前記第１半導体層、第２半導体層及び第３半導体層は、同一結晶構造を有する
ことを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項３】
前記第１絶縁膜及び第２絶縁膜は、同一物質である
ことを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項４】
前記第１絶縁膜、第２絶縁膜及びゲート絶縁膜は、同一物質である
ことを特徴とする請求項３に記載の有機電界発光表示装置。
【請求項５】
前記第１電極は、前記第１半導体層の面積よりも前記第１領域の面積分小さい
ことを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項６】
前記第１電極及び第２電極は、同一物質である
ことを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項７】
前記第１電極、第２電極及びゲート電極は、同一物質である
ことを特徴とする請求項６に記載の有機電界発光表示装置。
【請求項８】
前記第１電極と第２電極は、接触している
ことを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項９】
前記第１半導体層の第１領域及び前記第３半導体層のソース／ドレイン領域は、同一不純物によりドーピングされた
ことを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項１０】
前記第１領域及び前記第３半導体層のソース／ドレイン領域は、Ｐ型不純物によりドーピングされた
ことを特徴とする請求項９に記載の有機電界発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機電界発光表示装置及びその製造方法に関し、詳しくは駆動トランジスタのスレッショルド電圧を補償することができる補償回路を含み、製造工程及び開口率の低下を最小化することができる有機電界発光表示装置及びその製造方法（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ  ａｎｄ  Ｆａｂｒｉｃａｔｉｏｎ  ｍｅｔｈｏｄ  ｏｆ  ｔｈｅ  ｓａｍｅ）に関するものである。
【背景技術】
【０００２】
平板表示装置（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ）は、軽量及び薄型などの特性から陰極線管表示装置（Ｃａｔｈｏｄｅ−ｒａｙ  Ｔｕｂｅ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ）を代替する表示装置として用いられている。このような平板表示装置の代表例として液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ；ＬＣＤ）と有機電界発光表示装置（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ；ＯＬＥＤ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ）がある。このうち、有機電界発光表示装置は液晶表示装置に比べて輝度特性及び視野角特性が優秀であり、バックライトを必要とせず、超薄型として具現できるという長所がある。
【０００３】
このような有機電界発光表示装置は、有機薄膜に陰極（カソード）と陽極（アノード）を介して注入された電子と正孔が再結合して励起子を形成し、形成された励起子からのエネルギーにより特定波長の光が発生される現象を利用した表示装置である。
【０００４】
前記有機電界発光表示装置は駆動方法によって受動駆動（パッシブマトリクス）方式と能動駆動（アクティブマトリクス）方式とで分類されていて、能動駆動方式は薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）を利用した回路を有する。受動駆動方式は、その表示領域が陽極と陰極によって単純にマトリックス形態の素子で構成されていて製造が容易であるという長所を有するが、解像度、駆動電圧の上昇、材料寿命の低下などの問題により低解像度及び小型ディスプレイの応用分野として制限される。能動駆動方式は表示領域の画素ごとに薄膜トランジスタを装着することで、画素ごとに一定電流が供給されて安定的な輝度を示すことができる。また、電力消耗が少なく高解像度及び大型ディスプレイが具現できるという重要な役割をする。
【０００５】
前記能動駆動方式の有機電界発光表示装置は、前記薄膜トランジスタの製造工程上の問題により各画素における駆動トランジスタのスレッショルド電圧が不規則な偏差を有することとなり、このようなスレッショルド電圧の不規則な偏差は前記有機電界発光表示装置の輝度ばらつきを誘発するので、前記スレッショルド電圧の偏差を補償するために前記有機電界発光表示装置は多様な形態の補償回路を含む画素回路を有することになる。
【０００６】
しかしながら、前述のような有機電界発光表示装置の画素回路は、駆動トランジスタのスレッショルド電圧偏差を補償するために複数の薄膜トランジスタ及び１つまたは複数のキャパシタが形成されて、画素回路が複雑となって信頼性が低下したり、工程が複雑となったりする問題点がある。
【特許文献１】特開２００３−１６７５３３号公報
【特許文献２】大韓民国特許第０５９９７２７号明細書
【特許文献３】大韓民国特許公開第２００６−００１９０２２号明細書
【特許文献４】大韓民国特許公開第２００６−００６３２５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
したがって、本発明の目的は、前述のような従来技術の問題点を解決しようとするもので、駆動トランジスタのスレッショルド電圧を補償する薄膜トランジスタ及びキャパシタの個数を最小化し、前記スレッショルド電圧補償に用いられる薄膜トランジスタ及びキャパシタを簡単な工程から形成できる有機電界発光表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の前記目的は、第１キャパシタ領域、第２キャパシタ領域及び薄膜トランジスタ領域を含む基板と、前記基板の第１キャパシタ領域上に位置し、不純物ドーピングされた第１領域を含む第１半導体層、第１電極及び前記第１半導体層と第１電極との間に位置する第１絶縁膜を含む第１キャパシタと、前記基板の第２キャパシタ領域上に位置し、第２半導体層、第２電極及び前記第２半導体層と第２電極との間に位置する第２絶縁膜を含む第２キャパシタと、前記基板の薄膜トランジスタ領域上に位置し、ソース／ドレイン領域及びチャンネル領域を含む第３半導体層、ゲート絶縁膜、ゲート電極及びソース／ドレイン電極を含む複数の薄膜トランジスタと、前記第１キャパシタ上に位置し、前記第１領域と電気的に接続する第１電源電圧供給ラインと、前記複数の薄膜トランジスタ上に位置し、１つまたは複数の有機発光層を含む有機電界発光ダイオードと、を含む有機電界発光表示装置によって達成される。
【０００９】
また、本発明の前記目的は、第１キャパシタ領域、第２キャパシタ領域及び薄膜トランジスタ領域を含む基板を提供する段階と、前記第１キャパシタ領域、第２キャパシタ領域及び薄膜トランジスタ領域に第１半導体層、第２半導体層及び第３半導体層を形成する段階と、前記第１半導体層上に第１絶縁膜を形成する段階と、前記第２半導体層上に第２絶縁膜を形成する段階と、前記第３半導体層上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に前記第１半導体層の一部領域に対応する第１電極を形成する段階と、前記ゲート絶縁膜上に前記第２半導体層に対応する第２電極を形成する段階と、前記ゲート絶縁膜上に前記第３半導体層の一部領域に対応するゲート電極を形成する段階と、前記第１電極、第２電極及びゲート電極をマスクとして不純物ドーピングする段階と、前記第１半導体層の第１領域及び第３半導体層のソース／ドレイン領域を形成する段階と、前記第１電極、第２電極及びゲート電極上に層間絶縁膜を形成する段階と、前記層間絶縁膜に前記第１領域の一部及び前記ソース／ドレイン領域の一部を露出させる第１コンタクトホール及び第２コンタクトホールを形成する段階と、前記第１コンタクトホールを介して前記第１領域と接続する第１電源電圧供給ラインを形成する段階と、前記第２コンタクトホールを介して前記第３半導体層のソース／ドレイン領域と接触するソース／ドレイン電極を形成する段階と、前記ソース／ドレイン電極及び第１電源電圧供給ライン上に１つまたは複数の有機膜層を含む有機電界発光ダイオードを形成する段階と、を含む有機電界発光表示装置の製造方法によって達成される。
【発明の効果】
【００１０】
したがって、本発明に係る有機電界発光表示装置は、駆動トランジスタのスレッショルド電圧を補償するためのキャパシタをＭＯＳ型キャパシタに形成して前記駆動トランジスタのスレッショルド電圧補償に用いられる薄膜トランジスタとキャパシタを容易に製造できる効果がある。
【００１１】
また、前記ＭＯＳ型キャパシタの半導体層を第１電源電圧供給ラインと接続させ、前記ＭＯＳ型キャパシタがいつも飽和状態で作動することによって、前記ＭＯＳ型キャパシタを含む有機電界発光表示装置の画素構造を安定的に駆動できる効果がある。
【発明を実施するための最良の形態】
【００１２】
本発明における前記目的と技術的構成及びその作用効果に関する詳細は、本発明の好適な実施形態を示す図面を参照して以下詳細な説明によりさらに明確に理解することができる。さらに、図面において、層及び領域の厚みは明確性をあたえるために誇張して図示されたものである。また、明細書全体にわたって同じ参照番号は、同様の構成要素を示していて、ある部分が他の部分と「接続」されているとした場合は、「直接的に接続」されている場合のみでなく、その間に、他の素子も含んでいる「電気的に接続」されている場合も含むものとする。
【００１３】
図１Ａは本発明の実施形態に係る有機電界発光表示装置の画素回路を示す回路図であり、図２は本発明の実施形態に係る有機電界発光表示装置の画素構造を示す平面図である。
【００１４】
図１Ａ及び図２を参照すると、本発明の実施形態に係る有機電界発光表示装置の画素は、有機電界発光ダイオードＯＬＥＤ、駆動トランジスタＴｒ１、第１スイッチングトランジスタＴｒ２、第２スイッチングトランジスタＴｒ３、第１キャパシタＣ１及び第２キャパシタＣ２を含む。
【００１５】
前記駆動トランジスタＴｒ１は、前記有機電界発光ダイオードＯＬＥＤと第２ノードＮ２との間に電気的に接続され、第１ノードＮ１の電圧により前記有機電界発光ダイオードＯＬＥＤに駆動電流を印加する。
【００１６】
前記第１スイッチングトランジスタＴｒ２は、前記データラインＤｍと第１ノードＮ１との間に電気的に接続され、前記スキャン信号により前記データ信号を前記第１ノードＮ１に伝達する。
【００１７】
前記第２スイッチングトランジスタＴｒ３は、前記第２ノードＮ２と第１電源電圧供給ラインＶＤＤとの間に電気的に接続され、前記制御信号により第１電源電圧を前記第２ノードＮ２に伝達する。
【００１８】
前記第１キャパシタＣ１は、前記第１電源電圧供給ラインＶＤＤと第１ノードＮ１との間に電気的に接続され、前記第１ノードＮ１の電圧と第１電源電圧との差分の電圧を保存する。
【００１９】
前記第２キャパシタＣ２は、前記第１ノードＮ１と第２ノードＮ２との間に電気的に接続され、前記第１ノードＮ１の電圧と第２ノードＮ２との電圧の差分の電圧を保存する。
【００２０】
図１Ｂは、本発明の実施形態に係る有機電界発光表示装置における画素回路の駆動を説明するための波形図である。
【００２１】
図１Ａ、図１Ｂ及び図２を参照して本発明の第１実施形態に係る有機電界発光表示装置における画素回路の駆動を説明すると、第１区間Ｔ１においてスキャンラインＳｎ及び制御ラインＥｎを介してローレベルのスキャン信号及び制御信号が印加される。
【００２２】
前記ローレベルのスキャン信号により第１スイッチングトランジスタＴｒ２はターンオンされて第１ノードＮ１にデータラインＤｍを介して印加されたデータ信号が伝達されるので、前記第１ノードＮ１は前記データ信号の電圧と同じ電圧を有し、前記第１ノードＮ１と第１電源電圧供給ラインＶＤＤとの間に電気的に接続される第１キャパシタＣ１は前記データ信号の電圧と第１電源電圧との差分の電圧を保存する。
【００２３】
また、前記ローレベルの制御信号により第２スイッチングトランジスタＴｒ３はターンオンされて第２ノードＮ２に前記第１電源電圧供給ラインＶＤＤを介して印加された第１電源電圧が伝達されるので、前記第２ノードＮ２は前記第１電源電圧と同じ電圧を有し、前記第２ノードＮ２と第１ノードＮ１との間に電気的に接続される第２キャパシタＣ２は前記第１キャパシタＣ１と同様に前記データ信号の電圧と第１電源電圧との差分の電圧を保存する。
【００２４】
前記第１区間Ｔ１において、前記第２ノードＮ２に第１電源電圧が伝達され、前記第１ノードＮ１にデータ信号が伝達されるので、前記駆動トランジスタＴｒ１はターンオンされて、前記第１ノードＮ１に伝達された前記データ信号の電圧による駆動電流を前記有機電界発光ダイオードＯＬＥＤに印加することになるが、前記第１区間Ｔ１は後続する第３区間Ｔ３に比べて非常に短い区間なので、全体的な輝度には大きな影響を与えない。
【００２５】
続いて、第２区間Ｔ２において、スキャンラインＳｎにローレベルのスキャン信号が印加され、制御ラインＥｎにハイレベルの制御信号が印加される。
【００２６】
前記ローレベルのスキャン信号Ｓｎにより前記第１スイッチングトランジスタＴｒ２は前記第１区間Ｔ１と同様にターンオン状態を維持するので、前記第１ノードＮ１は前記データ信号の電圧を維持し、前記第１キャパシタＣ１は前記データ信号の電圧と第１電源電圧との差分の電圧を保存する。
【００２７】
前記ハイレベルの制御信号により前記第２スイッチングトランジスタＴｒ３はターンオフされて、前記第２ノードＮ２に前記第１電源電圧を伝達することができず、前記第１ノードＮ１と第２ノードＮ２は駆動トランジスタＴｒ１のゲート端子とソース端子に接続されているので、前記第２キャパシタＣ２は前記駆動トランジスタＴｒ１のスレッショルド電圧を保存し、前記第２ノードＮ２は前記データ信号の電圧に前記スレッショルド電圧を加えた値分の電圧を維持する。
【００２８】
したがって、前記第２区間Ｔ２において、前記駆動トランジスタＴｒ１は前記第１ノードＮ１に印加されたデータ信号の電圧によりターンオンされて、前記第１区間Ｔ１と同様に前記第１ノードＮ１に伝達された前記データ信号の電圧による駆動電流を前記有機電界発光ダイオードＯＬＥＤに印加するようになるが、前記第２区間Ｔ２は後続する第３区間Ｔ３に比べて非常に短い区間なので、全体的な輝度には大きな影響を与えない。また、前記第２区間Ｔ２において前記第２ノードＮ２の電圧は前記第１ノードＮ１の電圧と比べてスレッショルド電圧分の差があるので、前記駆動トランジスタＴｒ１は前記有機電界発光ダイオードＯＬＥＤが十分な輝度を示すぐらいの駆動電流を印加することができない。
【００２９】
次に、第３区間Ｔ３において、前記スキャンラインＳｎにハイレベルのスキャン信号を印加され、前記制御ラインＥｎにローレベルの制御信号が印加される。
【００３０】
前記ローレベルの制御信号により第２スイッチングトランジスタＴｒ３はターンオンされて、前記第２ノードＮ２は前記第１電源電圧と同じ電圧を有することになって、前記ハイレベルのスキャン信号により前記第１スイッチングトランジスタＴｒ２はターンオフされて、前記第１ノードＮ１は前記第１キャパシタＣ１及び第２キャパシタＣ２のカップリング効果により下記のような電圧を維持する。
【００３１】
【数１】
0004989415.tif 000002
【００３２】
ここで、ＶＮ１は第１ノードの電圧、Ｃ１は第１キャパシタのキャパシタンス、Ｃ２は第２キャパシタのキャパシタンス、Ｖｄａｔａはデータ信号の電圧、ＥＬＶＤＤは第１電源電圧、Ｖｔｈは駆動トランジスタのスレッショルド電圧を表す。
【００３３】
前記第３区間Ｔ３において、前記駆動トランジスタＴｒ１は前記第１ノードＮ１の電圧ＶＮ１により前記有機電界発光ダイオードＯＬＥＤに駆動電流を印加することになり、前記第１キャパシタＣ１と第２キャパシタＣ２のキャパシタンスとの割合を制御すれば前記駆動トランジスタのスレッショルド電圧による輝度のばらつきを最小化することができる。
【００３４】
本発明の実施形態に係る有機電界発光表示装置は３つの薄膜トランジスタと２つのキャパシタを用いて駆動トランジスタのスレッショルド電圧を補償するので、補償回路による開口率の低下を最小化することができる。
【００３５】
続いて、図１Ａ及び図２に示す本発明の実施形態に係る有機電界発光表示装置の製造方法を説明する。
【００３６】
図３Ａないし図３Ｄは、図２のＡ−Ａ’線の断面図であり、本発明の実施形態に係る有機電界発光表示装置の製造方法を順に説明するための断面図である。
【００３７】
図３Ａを参照すると、第１キャパシタ領域Ｃａ、第２キャパシタ領域Ｃｂ及び薄膜トランジスタ領域Ｔを含み、ガラスや合成樹脂、ステンレススチールなどの材質により形成される基板１００上に前記第１キャパシタ領域Ｃａ、第２キャパシタ領域Ｃｂ及び薄膜トランジスタ領域Ｔに各々位置する第１半導体層１１２、第２半導体層１１４及び第３半導体層１１６を形成する。ここで、前記第１半導体層１１２、第２半導体層１１４及び第３半導体層１１６は、非晶質シリコンまたは多結晶シリコンとすることができ、前記第１半導体層１１２、第２半導体層１１４及び第３半導体層１１６は他の方法により各々形成することもできる。
【００３８】
前記第１半導体層１１２、第２半導体層１１４及び第３半導体層１１６は、工程上便宜のために同時に形成するのが好ましく、同一結晶構造を有する多結晶シリコンで形成するのがさらに好ましい。前記第１半導体層１１２、第２半導体層１１４及び第３半導体層１１６を同時に同一結晶構造で形成する方法では、前記基板１００上に非晶質シリコン層（図示せず）を積層し、前記非晶質シリコン層を固相結晶化法（Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＳＰＣ）、急速熱処理方法（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ：ＲＴＡ）、金属誘導結晶化（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＭＩＣ）、金属誘導側面結晶化（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＭＩＬＣ）、エキシマレーザアニリング（Ｅｘｃｉｍｅｒ  Ｌａｓｅｒ  Ａｎｎｅａｌｉｎｇ：ＥＬＡ）結晶化法及び順次側面固相（Ｓｅｑｕｅｎｔｉａｌ  Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ：ＳＬＳ）結晶化法のうちから選択されたいずれか１つを用いて多結晶シリコンに結晶化し、前記多結晶シリコンをパターニングして前記第１半導体層１１２、第２半導体層１１４及び第３半導体層１１６を形成する方法がある。
【００３９】
また、前記第１半導体層１１２、第２半導体層１１４及び第３半導体層１１６を多結晶シリコンで形成する場合、非晶質シリコン層の結晶化工程時の前記基板１００上の不純物が拡散することを防止するために、前記基板１００上にＳｉＮｘ、ＳｉＯ２またはこれらの積層からバッファ層（図示せず）を形成した後、前記第１半導体層１１２、第２半導体層１１４及び第３半導体層１１６を形成することもできる。
【００４０】
続いて、図３Ｂに示すように、前記第１半導体層１１２、第２半導体層１１４及び第３半導体層１１６を含む基板１００上にゲート絶縁膜１２０を形成する。ここで、図示したものとは違って、前記第１半導体層１１２及び第２半導体層１１４上に各々第１絶縁膜（図示せず）と第２絶縁膜（図示せず）を形成し、前記第１キャパシタＣ１及び第２キャパシタＣ２のキャパシタンスの割合を制御することができ、前記第１絶縁膜及び第２絶縁膜上に前記ゲート絶縁膜１２０をさらに形成したり、形成しなかったりすることもある。
【００４１】
次に、前記ゲート絶縁膜１２０上に前記第１半導体層１１２、第２半導体層１１４及び第３半導体層１１６に対応できるように、第１電極１３２、第２電極１３４及びゲート電極１３６を形成する。ここで、前記第１電極１３２及びゲート電極１３６は、各々前記第１半導体層１１２及び第３半導体層１１６よりも小さい面積を有するようにし、前記第１電極１３２に対応しない第１半導体層１１２の一部領域及び前記ゲート電極１３６に対応しない第３半導体層１１６の一部領域が後続工程である不純物ドーピング工程によりドーピングできるようにする。
【００４２】
ここで、前記第１電極１３２、第２電極１３４及びゲート電極１３６は同一物質で同時に形成することができるが、前記第１電極１３２及び第２電極１３４の物質を制御して、前記第１キャパシタＣ１と第２キャパシタＣ２とのキャパシタンス比を制御することもでき、本発明の実施形態に係る有機電界発光表示装置における画素回路の平面図である図２を参照すると、図３Ｃとは違って、前記第１キャパシタＣ１と第２キャパシタＣ２との間に薄膜トランジスタＴｒ１のゲート電極１３６は前記第１キャパシタＣ１の第１電極１３２及び前記第２キャパシタＣ２の第２電極１３４と物理的に接触するように形成することができる。
【００４３】
続いて、図３Ｃに示すように、前記第１電極１３２、第２電極１３４及びゲート電極１３６をマスクによって不純物ドーピング工程を行って、前記第１電極１３２及びゲート電極１３６に対応しない前記第１半導体層１１２の一部領域１１３及び第３半導体層１１６の一部領域１１７が不純物ドーピングされるようにする。ここで、前記第１半導体層１１２のドーピングされた一部領域１１３は、後続工程を介して形成される第１電源電圧供給ライン１５２と電気的に接続する領域１１３になり、前記第３半導体層１１６のドーピングされた一部領域１１７は前記基板１００の薄膜トランジスタ領域Ｔ上に形成される薄膜トランジスタのソース／ドレイン領域１１７の役割をする。前記第１半導体層１１２のドーピングされない領域は第１キャパシタＣ１の下部電極の役割をし、前記第３半導体層１１６のドーピングされない領域は前記薄膜トランジスタのチャンネル領域の役割をする。
【００４４】
次に、図３Ｄに示すように、前記第１電極１３２、第２電極１３４及びゲート電極１３６を含む前記基板１００上に層間絶縁膜１４０を形成する。ここで、前述説明と違って、前記不純物ドーピング工程を前記第１電極１３２、第２電極１３４及びゲート電極１３６を形成した後に行わないで、前記層間絶縁膜１４０を形成した後に行うこともできる。
【００４５】
続いて、前記ゲート絶縁膜１２０及び層間絶縁膜１４０をエッチングして、前記第１半導体層１１２のドーピングされた領域１１３及び第３半導体層１１６のドーピングされた領域１１７中の一部を露出する第１コンタクトホール１４２及び第２コンタクトホール１４６を形成し、前記第１コンタクトホール１４２を介して前記第１半導体層のドーピングされた領域１１３と接続する第１電源電圧供給ライン１５２及び前記第２コンタクトホール１４６を介して前記第３半導体層のドーピングされた領域１１７と接続するソース／ドレイン電極１５６を各々形成する。ここで、前記第１電源電圧供給ライン１５２及びソース／ドレイン電極１５６は同一物質で形成することができ、同時に形成することもできる。
【００４６】
続いて、図示していないが、通常的な有機電界発光表示装置の製造方法により前記ソース／ドレイン電極１４６上に有機電界発光ダイオード（図示せず）を形成する。ここで、前記有機電界発光ダイオードは前記ソース／ドレイン電極１４６と電気的に接続する下部電極、上部電極及び前記２つの電極間に位置する１つまたは複数の有機発光層を含み、前記有機電界発光ダイオードとソース／ドレイン電極１４６との間には保護膜（図示せず）を形成する。また、前記有機電界発光ダイオードと保護膜との間にはアクリルなどの有機絶縁膜またはシリコン酸化物などの無機絶縁膜である平坦化膜をさらに形成することができる。
【００４７】
結果的に、本発明の実施形態に係る有機電界発光表示装置は、３つの薄膜トランジスタと２つのキャパシタを用いて駆動トランジスタのスレッショルド電圧を最小化しているので、前記駆動トランジスタのスレッショルド電圧を補償するための補償回路により開口率が低下することを最小化しており、前記キャパシタをＭＯＳ型キャパシタに形成することによって、前記薄膜トランジスタと同じくキャパシタを形成するようにし、前記有機電界発光表示装置の画素構造を容易に製造できるようにする。
【００４８】
また、前記ＭＯＳ型キャパシタの半導体層を第１電源電圧供給ラインと電気的に接続させて、前記ＭＯＳ型キャパシタがいつも飽和状態で作動するようにすることで、前記ＭＯＳ型キャパシタを含む画素回路が安定的に駆動できるようにする。
【図面の簡単な説明】
【００４９】
【図１Ａ】本発明の実施形態に係る有機電界発光表示装置の画素構造を示す回路図である。
【図１Ｂ】本発明の実施形態に係る有機電界発光表示装置の画素構造の駆動を説明するための波形図である。
【図２】本発明の実施形態に係る有機電界発光表示装置の画素構造を示す平面図である。
【図３Ａ】本発明の実施形態に係る有機電界発光表示装置の製造方法を説明するための断面図である。
【図３Ｂ】本発明の実施形態に係る有機電界発光表示装置の製造方法を説明するための断面図である。
【図３Ｃ】本発明の実施形態に係る有機電界発光表示装置の製造方法を説明するための断面図である。
【図３Ｄ】本発明の実施形態に係る有機電界発光表示装置の製造方法を説明するための断面図である。
【符号の説明】
【００５０】
１００  基板
１１２  第１半導体層
１１４  第２半導体層
１１６  第３半導体層
１２０  ゲート絶縁膜
１３２  第１電極
１３４  第２電極
１３６  ゲート電極
１４０  層間絶縁膜
１５２  第１電源電圧供給ライン
１５６  ソース／ドレイン電極
【図１Ａ】
0004989415.tif 000003
【図１Ｂ】
0004989415.tif 000004
【図２】
0004989415.tif 000005
【図３Ａ】
0004989415.tif 000006
【図３Ｂ】
0004989415.tif 000007
【図３Ｃ】
0004989415.tif 000008
【図３Ｄ】
0004989415.tif 000009