(57)【特許請求の範囲】
【請求項１】
検査対象となる反射型マスクブランクに向けて検査光を照射し、被検査領域を照明するステップと、
被検査領域から反射した光のうち鏡面反射光を除く散乱光を捕集し、捕集した光を第１光束および第２光束に分岐した後、第１光束の結像面から光進行方向に沿って所定距離だけ変位した位置に配置された第１画像センサ、および第２光束の結像面から光進行方向とは反対方向に所定距離だけ変位した位置に配置された第２画像センサをそれぞれ用いて、第１光束および第２光束が形成する各検査画像の強度分布を計測するステップと、
第１画像センサおよび第２画像センサからの各信号に基づいて、マスクブランクの欠陥の有無を判定するステップとを含み、
欠陥の有無を判定するステップは、
第１画像センサの信号と所定の第１閾値とを比較するステップと、
第２画像センサの信号と所定の第２閾値とを比較するステップと、
第１画像センサの信号と第２画像センサの信号とを比較するステップとを含み、
比較結果に基づいて、表面形状の凸型欠陥と凹型欠陥を識別することを特徴とするマスクブランク検査方法。
【請求項２】
反射型マスクブランクの上に吸収体パターンを形成するための反射型露光マスクの製造方法であって、
請求項１に記載されたマスクブランク検査方法を用いて、マスクブランクの欠陥を検査するステップと、
欠陥の位置情報を記憶するステップと、
記憶した欠陥位置情報に基づいて、吸収体パターンの形成位置を規定するための吸収体パターンマスクとマスクブランクとの相対位置を決定するステップと、
決定した相対位置に基づいて、マスクブランクの上に吸収体パターンを形成するステップとを含むことを特徴とする反射型露光マスクの製造方法。
【請求項３】
請求項２記載の反射型露光マスクの製造方法を用いて得られたマスクを反射型露光装置に載置して、吸収体パターンを半導体基板に縮小投影することを特徴とする反射型露光方法。
【請求項４】
請求項３記載の反射型露光方法を用いて、半導体基板に集積回路パターンを形成することを特徴とする半導体集積回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、波長が１３．５ｎｍ付近の極端紫外線を用いたＥＵＶＬ(Extreme Ultra Violet Lithography: 極端紫外線リソグラフィ)などに好適であるマスクブランク検査方法に関する。また本発明は、反射型露光マスクの製造方法、反射型露光方法、および半導体集積回路の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路などの半導体デバイスは、回路パターンが描かれた原版であるマスクに露光光を照射し、前記パターンを、縮小光学系を介して半導体基板（以下、「ウエハ」と称する）上に転写する光リソグラフィ工程を繰り返し用いることによって、大量生産されている。
【０００３】
近年、半導体デバイスの微細化が進み、光リソグラフィの露光波長をより短くして解像度を上げる方法が検討されている。これまでは波長１９３ｎｍのフッ化アルゴン（ＡｒＦ）エキシマレーザ光を用いたＡｒＦリソグラフィが開発されてきたが、それよりもはるかに波長の短い波長１３．５ｎｍのＥＵＶＬの開発が進んでいる。
【０００４】
このＥＵＶ波長域では、物質の光吸収の関係で透過マスクが使えないため、Ｍｏ（モリブデン）とＳｉ（シリコン）などの多層膜による反射（ブラッグ反射）を利用した多層膜反射基板がＥＵＶＬ用のマスクブランクとして使用される。多層膜反射は一種の干渉を利用した反射である。ＥＵＶＬ用のマスクは、石英ガラスや低熱膨張ガラス基板の上にＭｏとＳｉなどの多層膜が被着された多層膜ブランク上に吸収体パターンが形成されている。
【０００５】
ＥＵＶＬでは、ブラッグ反射を利用した反射マスクであることと、露光波長が１３．５ｎｍと極めて短いことにより、露光波長の数分の１程度のごく僅かな高さの異常が発生した場合でも、その高さ異常に起因して反射率の局所的な差が生じ、転写の際、欠陥を生じさせる。従って、ＥＵＶＬ用マスクは、従来の透過マスクと比較して欠陥転写に関して質的に大きな差がある。
【０００６】
吸収体パターンを形成する前段階でのマスクブランク欠陥検査に関しては、レーザ光をマスクブランクに対し斜めから照射し、その乱反射光から異物を検出するものと、マスクパターン露光に用いる波長と同じ波長のＥＵＶ光を用いて欠陥検出する同波長(at wavelength)欠陥検査法がある。後者の方法としては、暗視野像を用いる方法（例えば、下記特許文献１参照）と、明視野を用いるＸ線顕微鏡法と（例えば、下記特許文献２参照）と、暗視野を用いて欠陥検出し、フレネルゾーンプレートを用いた明視野系で欠陥同定を行う暗視野明視野併用法（例えば、下記特許文献３参照）などがある。
【０００７】
なお、従来の透過マスクブランクの検査としては、レーザ光をマスクブランクに対し斜めから照射して乱反射光から異物を検出するものと、明視野像（顕微鏡像）を検出するものがある。後者の変形としては、検出像信号の非対称性から凸欠陥か凹欠陥か判別するもの（例えば、下記特許文献４，５参照）などがある。
【０００８】
さらに、剥離可能なパターンを多層膜マスク上に形成して実際にパターン転写を行ない、パターンを検査することにより多層膜欠陥を検査する方法（例えば、下記特許文献６参照）が開示されている。
【０００９】
【特許文献１】特開２００３−１１４２００号公報
【特許文献２】特開平６−３４９７１５号公報
【特許文献３】米国特許出願公開第２００４／００５７１０７号明細書
【特許文献４】特開２００１−１７４４１５号公報
【特許文献５】特開２００２−３３３３１３号公報
【特許文献６】特開平１１−３５４４０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１のように、ＥＵＶ光を用いた暗視野検出法では、検出感度が高く、多層膜の異常による位相欠陥の検出性能に優れるものの、欠陥の凹凸の区別を同時に行なうことはできない。
【００１１】
また、特許文献２のように、明視野を用いたＸ線顕微鏡法では、多層膜の反射率のみを調べているため、位相の変化を起こさせる欠陥をすべて検出することはできない。
【００１２】
また、特許文献３のように、露光波長検査であって、明視野検査と暗視野検査とを兼ね備える方法は、検査装置が複雑になると同時に、高速な暗視野検査であっても検出感度が高くない。
【００１３】
また、特許文献４，５のように、レーザを用いた方式は、検出すべき欠陥のサイズが検査波長と比べて十分小さく感度が不足する。さらに、多層膜の表面のみの凹凸欠陥を検出するものであり、多層膜の内部にまで存在してＥＵＶ光反射の異常を発生する欠陥を捕らえることができない。
【００１４】
また、特許文献６のように、剥離可能なパターンを多層膜マスク上に形成して実際にパターン転写を行ない、パターンを検査することにより多層膜欠陥を検査する方法では、位相欠陥を検出できるものの、実際にパターン転写を行なう工程が必要であり、検査としては煩雑である。
【００１５】
また、上述したいずれの検査方法でも、修正が困難な欠陥が検出された場合は、たとえ微小サイズの欠陥であってもそのマスクブランクは不良品として取り扱われ、処分されることになる。
【００１６】
本発明の目的は、反射型マスクブランクの欠陥の存在および種類を正確かつ簡便に検査することができるマスクブランク検査方法を提供することである。
【００１７】
また本発明の目的は、上記検査方法によって欠陥の存在が判明した場合でも、信頼性の高い反射型マスクを高い歩留まりで製造できる反射型露光マスクの製造方法を提供することである。
【００１８】
また本発明の目的は、上記製造方法によって得られた反射型露光マスクを用いた反射型露光方法を提供することである。
【００１９】
また本発明の目的は、上記反射型露光方法を用いた半導体集積回路の製造方法を提供することである。
【課題を解決するための手段】
【００２０】
本発明の一実施例によれば、検査対象となる反射型マスクブランクに向けて検査光を照射し、被検査領域を照明する。そして、暗視野結像光学系を用いて、被検査領域から反射した光のうち鏡面反射光を除く散乱光を捕集する。捕集した光は、光分岐素子によって第１光束および第２光束に分岐される。
【００２１】
第１画像センサは、第１光束の結像面から光進行方向に沿って所定距離だけ変位した位置に配置される。第２画像センサは、第２光束の結像面から光進行方向とは反対方向に所定距離だけ変位した位置に配置される。これらの第１画像センサおよび第２画像センサは、第１光束および第２光束が形成する各検査画像の強度分布を計測する。第１画像センサおよび第２画像センサからの各信号は、画像処理部に供給され、マスクブランクの欠陥の有無を判定する。
【００２２】
光分岐素子は、多層膜、透過型回折格子、または反射型回折格子で構成することが好ましい。
【００２３】
また、第１画像センサおよび第２画像センサは、ステージの連続移動と同期して時間遅延積分（ＴＤＩ：Time Delayed Integration）動作が可能なイメージセンサであることが好ましい。
【００２４】
また、検査光は、マスクパターン露光に用いる波長と同じ波長であることが好ましく、例えば、波長１０ｎｍ〜１５ｎｍの極端紫外線であることが好ましい。
【００２５】
また、欠陥の有無を判定する際、第１画像センサおよび第２画像センサの各信号および予め設定した第１閾値および第２閾値を相互に比較することによって、表面形状の凸型欠陥と凹型欠陥を識別することが好ましい。
【００２６】
さらに、反射型マスクブランクの上に吸収体パターンを形成して、反射型露光マスクを製造する場合、上述のようにマスクブランクの欠陥を検査して、欠陥の位置情報を事前に記憶しておく。続いて、記憶した欠陥位置情報に基づいて、吸収体パターンの形成位置を規定するための吸収体パターンマスクとマスクブランクとの相対位置を決定する。このとき、例えば、吸収体パターンが欠陥を覆い隠すように、吸収体パターンマスクの位置決めが可能である。そして、決定した相対位置に基づいて、マスクブランクの上に吸収体パターンを形成する。
【００２７】
このようにして得られたマスクを反射型露光装置に載置して、吸収体パターンを半導体基板に縮小投影することができる。さらに、こうした反射型露光方法を用いて半導体基板に集積回路パターンを形成し、半導体集積回路を製造することが可能である。
【発明の効果】
【００２８】
この実施例によれば、反射型マスクブランクの欠陥の存在および種類を正確かつ簡便に検査できることから、欠陥生成要因の分析が可能になる。さらに、得られた欠陥位置情報を用いて、欠陥の影響を回避するように、反射型マスクブランクの上に吸収体パターンを形成することが可能になるため、反射型露光マスクの歩留まりが向上する。
【発明を実施するための最良の形態】
【００２９】
実施の形態１．
図１は、本発明に係るマスクブランク検査装置の一例を示す構成図である。マスクブランク検査装置は、反射型マスクブランクＭを載置するためのステージ２と、検査光ＢＭを発生する光源１と、照明光学系としてのミラー１０と、結像光学系Ｌと、ビームスプリッタＢＳと、２個の２次元アレイセンサＳａ，Ｓｂと、信号蓄積部６，７と、画像処理部８と、装置全体の動作を制御する主制御部９などで構成される。ここで、理解容易のため、ステージ面をＸＹ面とし、ステージ面の法線方向をＺ軸とする。
【００３０】
マスクブランクＭは、図２に示すように、石英ガラス等の低熱膨張材で形成されたマスク基板ＭＳ上に、波長（例えば、１３．５ｎｍ）の露光光に対して反射率が十分に得られるように、Ｓｉ（シリコン）とＭｏ（モリブデン）を交互に積層した多層膜ＭＬを形成したものである。この多層膜ＭＬの上に、所望のパターン形状を有する吸収体パターンを形成することによって、反射型露光マスクが得られる。
【００３１】
図１に戻って、光源１は、露光光と同じ波長の光を含む検査光ＢＭを発生するＥＵＶ光源で構成される。ミラー１０は、凹面ミラーまたは平面ミラーで構成され、光源１からの検査光ＢＭをスポット状にして、マスクブランクＭの被検査領域を照明する。検査光ＢＭの入射方向は、マスクブランクＭの法線方向とほぼ一致するように設定される。
【００３２】
結像光学系Ｌは、凹面ミラーＬ１と凸面ミラーＬ２を備え、凹面ミラーＬ１の中心に出射開口が設けられたシュバルツシルド(Schwarzschild)光学系として構成される。被検査領域で反射した光のうち、正反射方向およびその近傍に進行する鏡面反射光は、凸面ミラーＬ２によって遮断されて、暗視野光学系を構成している。一方、凹面ミラーＬ１に入射した散乱光は、凹面ミラーＬ１と凸面ミラーＬ２の組合せ倍率に従って拡大投影され、凹面ミラーＬ１の出射開口を通じてＺ方向に出射される。結像光学系Ｌは、例えば、凹面ミラーＬ１による集光開口数が０．２、凸面ミラーＬ２による中心遮光開口数が０．１、組合せ倍率が２６倍となるように設計される。
【００３３】
こうした暗視野光学系を採用することにより、マスクブランクＭ上に欠陥が存在しない場合は、散乱光が発生せず、鏡面反射光のみとなるので、結像光学系Ｌには捕捉されず、２次元アレイセンサＳａ，Ｓｂには入射しない。一方、マスクブランクＭ上に欠陥が存在する場合は、散乱光が発生して、結像光学系Ｌに捕捉され、２次元アレイセンサＳａ，Ｓｂに入射する。そのため、高いＳ／Ｎ比の検査を実現できる。
【００３４】
ビームスプリッタＢＳは、結像光学系Ｌの出射側に配置され、出射光束１４を２つの光束１４ａ，１４ｂに分岐して、光束１４ａの結像面ＩＰａおよび光束１４ｂの結像面ＩＰｂをそれぞれ形成している。本実施形態では、ビームスプリッタＢＳは、数対のＳｉとＭｏからなる多層膜で構成しており、ＥＵＶ光に対して約３０％の透過率及び約３０％の反射率を有するように設計している。
【００３５】
２次元アレイセンサＳａは、正のデフォーカス像を検知するように、光束１４ａの結像面ＩＰａから光進行方向に沿って所定距離ｄ１だけ変位した位置に配置される。一方、２次元アレイセンサＳｂは、負のデフォーカス像を検知するように、光束１４ｂの結像面ＩＰｂから光進行方向とは反対方向に所定距離ｄ２だけ変位した位置に配置される。
【００３６】
２次元アレイセンサＳａ，Ｓｂは、複数の検出画素を有する、例えば、ＣＣＤ（電荷結合素子）として構成され、各受光面における光強度分布を電気信号Ｖａ，Ｖｂにそれぞれ変換する。代替として、２次元アレイセンサＳａ，Ｓｂは、主制御部９からの同期信号ＳＹに従って、ステージ２の連続移動と同期して時間遅延積分（ＴＤＩ：Time Delayed Integration）動作が可能なイメージセンサで構成してもよく、信号積分によりノイズの低減および感度の向上を図ることができる。
【００３７】
信号蓄積部６，７は、２次元アレイセンサＳａ，Ｓｂからの電気信号Ｖａ，Ｖｂを一時的に保存して、ノイズ除去処理を施したり、検出信号の位置を定義する画素番号の初期化処理を行う。画像処理部８は、信号蓄積部６，７で処理された信号を診断して、マスクブランクＭでの欠陥の存在およびその種類を判定する。画像処理部８の判定結果は、主制御部９を経由してディスプレイ等の表示部ＤＳに送られて、欠陥の有無、個数、サイズ、位置などの欠陥情報を表示する。
【００３８】
ステージ２は、主制御部９からのコマンドに従って、ステージ駆動部５によってＸＹ方向にステップ移動または連続移動が可能である。ステージ２には、測長ミラー３が固定されており、レーザ測長器４によってステージ２のＸＹ位置が精度良く計測される。計測したステージ２の位置情報は、主制御部９に伝送される。
【００３９】
また、ステージ２の高さ（Ｚ位置）は、レーザ光源１２からマスクブランクＭの表面に対して斜めに照射し、その反射光をセンサ１３で検出することによって計測される。計測したステージ２の高さ情報は、主制御部９に伝送される。
【００４０】
ステージ２には、高さ調整機構（不図示）を組み込んでもよく、ステージ２がＸＹ方向に移動した場合でも、センサ１３に受光される反射光の位置が一定になるように、ステージ２の高さ調整を行うことによって、検査光ＢＭの合焦制御が可能になる。
【００４１】
さらに、ステージ２には、Ｘ軸回りの傾斜角およびＹ回りの傾斜角を調整する機構（不図示）を組み込んでもよく、上述のレーザ高さ計測器を複数設置することにより、ステージ２がＸＹ方向に移動した場合でも、マスクブランクＭの表面がＸＹ面と常に平行になるように、傾き誤差を補正できる。
【００４２】
また、図示してはいないが、ステージ２の近傍には、マスクブランクＭに形成された基準マークを検知するためのアライメントスコープが設置されている。
【００４３】
図２（ａ）は、反射型マスクブランクＭの全体を示す平面図であり、図２（ｂ）は、欠陥１５を含む拡大図である。図２（ｃ）と図２（ｄ）は、Ａ−Ａ’線に沿った断面図であり、図２（ｃ）は凸状欠陥の様子を示し、図２（ｄ）は凹状欠陥の様子を示す。
【００４４】
マスクブランクＭは、マスク基板ＭＳ上に、波長（例えば、１３．５ｎｍ）の露光光に対して反射率が十分に得られるように、Ｓｉ（シリコン）とＭｏ（モリブデン）を交互に積層した多層膜ＭＬを形成したものである。
【００４５】
多層膜ＭＬを成膜する際、マスク基板ＭＳ上に、異物などの微細粒子が存在すると、多層膜ＭＬはその影響を受けて、図２（ｃ）に示すように、多層膜ＭＬの表面が凸形状になって、凸状の位相欠陥１６が発生する。逆に、マスク基板ＭＳの表面に、微小な窪み、ピットが存在すると、図２（ｄ）に示すように、多層膜ＭＬの表面が凹形状になって、凹状の位相欠陥１７が発生する。
【００４６】
図３（ａ）は、凸状欠陥１６を含むマスクブランクＭの欠陥検出信号強度が最大となる検出状態を示す説明図である。図３（ｂ）は、無欠陥のマスクブランクＭを検出光学系の合焦位置に配置した状態を示す説明図である。図３（ｃ）は、凹状欠陥１７を含むマスクブランクＭの欠陥検出信号強度が最大となる検出状態を示す説明図である。ここでは、理解容易のため、ビームスプリッタＢＳを省いて、結像光学系Ｌの結像面ＩＰにアレイセンサを配置して光強度を検出する例について説明する。
【００４７】
凸状欠陥１６は、僅か６ｎｍ程度の小さな高さを有する。凹状欠陥１７は、僅か６ｎｍ程度の小さな深さを有する。いずれの場合も、検査光ＢＭをマスクブランクＭに対して垂直に照射した状態で、結像面ＩＰでの光強度が最大となるようにマスクブランクＭの高さを調整する合焦制御を行い、その高さを最適フォーカス位置とみなす。
【００４８】
図３（ｂ）に示す無欠陥のマスクブランクＭについて合焦制御を行ったフォーカス位置を基準として、図３（ａ）に示すような凸状欠陥１６が存在する場合、凸状欠陥１６は凸面ミラーのように作用して、フォーカス位置は距離ｄｆ１だけ光路長が短くなる向きにシフトする。一方、図３（ｃ）に示すような凹状欠陥１７が存在する場合、凹状欠陥１７は凹面ミラーのように作用して、フォーカス位置は距離ｄｆ２だけ光路長が長くなる向きにシフトする。
【００４９】
図４は、結像面ＩＰでの信号強度とフォーカス位置の関係を示すグラフである。縦軸は暗視野検出像の信号強度を示し、横軸はフォーカス位置（フォーカスレベル）を示す。フォーカス位置の値が大きいほど、マスクブランクＭの位置は結像光学系Ｌから離れることを意味する。なお、無欠陥のマスクブランクＭのフォーカス位置は０である。ここで、直径Ｗ＝１４０ｎｍ、高さＨ＝６ｎｍの凸状欠陥と、直径Ｗ＝１４０ｎｍ、深さＨ＝６ｎｍの凹状欠陥が存在する場合を例示している。
【００５０】
図４を参照すると、凸状欠陥が存在する場合、合焦制御によるフォーカス位置は結像光学系Ｌに近づく方向にシフトし、一方、凹状欠陥が存在する場合、合焦制御によるフォーカス位置は結像光学系Ｌから離れる方向にシフトすることが判る。
【００５１】
本実施形態では、図１に示したように、結像光学系Ｌからの出射光束１４をビームスプリッタＢＳによって２つの光束１４ａ，１４ｂに分岐し、２個の２次元アレイセンサＳａ，Ｓｂを用いて各シフト量を同時計測している。
【００５２】
ここで、結像光学系Ｌの倍率をＭＡＧとして、２次元アレイセンサＳａの受光面と光束１４ａの結像面ＩＰａとの間の距離ｄ１＝ＭＡＧ２×ｄｆ１とし、２次元アレイセンサＳｂの受光面と光束１４ｂの結像面ＩＰｂとの間の距離ｄ２＝ＭＡＧ２×ｄｆ２と設定することが好ましい。
【００５３】
なお、図１に示す構成において、ビームスプリッタＢＳは、必要に応じて、移動させて集光光路から取り外し可能であることが好ましい。すなわち、１個の２次元アレイセンサＳａのみで検査信号を取り込むようにした暗視野検出装置の構成も実現可能である。この場合、センサＳａの受光面を、結像光学系Ｌの結像面ＩＰａとほぼ一致するように配置することが好ましく、これにより受光面に到達する検査光の光量は約３倍になる。
【００５４】
次に、図５と図６に示すフローチャートを用いて、本実施形態に係るマスクブランク検査方法を詳細に説明する。
【００５５】
まず図５のステップｓ１において、図１に示すように、多層膜ＭＬが形成された反射型マスクブランクＭをステージ２に載置して、ステージ駆動部５によって所望のＸＹ位置に位置決めを終えた後、検査光ＢＭを照射し、マスクブランクＭの被検査領域を照明する。
【００５６】
次にステップｓ２において、結像光学系Ｌからの出射光束１４をビームスプリッタＢＳによって２つの光束１４ａ，１４ｂに分岐し、２次元アレイセンサＳａ，Ｓｂを用いて各欠陥検出信号を取得する。各検出信号は信号蓄積部６，７に取り込まれて、続いてノイズ除去処理が施され（ステップｓ３）、そして、検出信号の位置を定義する画素番号の初期化処理を行う（ステップｓ４）。
【００５７】
次にステップｓ５において、画像処理部８は、欠陥の有無の判断処理を行う。次にステップｓ６において、欠陥有りと判断した場合、ステップｓ７に移行して、欠陥の有無、個数、サイズ、位置などの欠陥情報をデータ管理システムなどに記録する。
【００５８】
次にステップｓ８において、すべての画素の処理が終了したかの判断を行い、処理すべき画素が残っている場合は、画素番号を更新して（ステップｓ９）、ステップｓ５に移行し、再び欠陥の有無の判断処理を繰り返す。
【００５９】
図６は、ステップｓ５における欠陥の有無の判断処理の詳細を示すフローチャートである。マスクブランクＭに欠陥が存在すると、欠陥位置に対応する２次元アレイセンサＳａ，Ｓｂの何れかの画素での信号レベルが増大する。同一の箇所の検査信号が、ビームスプリッタＢＳを介して２個の２次元アレイセンサＳａ，Ｓｂに取り込まれるため、両センサの検査信号レベルが予め設定した所定の閾値ＴＨを超えるか否かを判断することにより、欠陥の有無を判定できる。
【００６０】
具体的には、まずステップｓ５１において、第１の２次元アレイセンサＳａの所定の画素の信号と予め設定した閾値ＴＨとを比較する。画素の信号レベルが閾値ＴＨ以下であれば、ステップｓ５２において、第２の２次元アレイセンサＳｂの対応する画素の信号と当該閾値ＴＨとを比較する。比較の結果、いずれの画素の信号レベルも閾値ＴＨ以下であれば、欠陥無しと判断できる（ステップｓ５６）。
【００６１】
一方、いずれの画素の信号レベルも閾値ＴＨより大きい場合、ステップｓ５３において、今度は、第１の２次元アレイセンサＳａの所定の画素の信号と第２の２次元アレイセンサＳｂの所定の画素の信号とを比較する。前者が後者より大きければ、凸型欠陥ありと判断する（ステップｓ５４）。一方、前者が後者以下であれば、凹型欠陥ありと判断する（ステップｓ５５）。
【００６２】
なお、欠陥判定に使用する閾値ＴＨは、光学系に起因したノイズや２次元アレイセンサ等の電気系ノイズなどに由来する検出信号のバックグラウンドレベルの影響を予め把握しておいて、その影響を受けないように設定することが望ましい。
【００６３】
また、２次元アレイセンサＳａ，Ｓｂは、同じレベルの光を受光したときに同じレベルの出力が得られるよう較正することが望ましい。このとき、ビームスプリッタＢＳで分岐される光束１４ａ，１４ｂの強度が異なる場合は、光束１４ａ，１４ｂの強度比に応じて２次元アレイセンサＳａ，Ｓｂの感度を較正して、同じレベルの出力が得られるように調整することが望ましい。
【００６４】
図７（ａ）は、基準マーク１８が形成されたマスクブランクＭの全体を示す平面図である。図７（ｂ）は、基準マーク１８の拡大図であり、図７（ｃ）は、図７（ｂ）のＢ−Ｂ’線に沿った断面図である。
【００６５】
マスクブランクＭは、一般に、矩形状をなし、４つの角部のうちの隣接する２つの各部近傍に基準マーク１８を予め設けている。これらの基準マーク１８は、多層膜ＭＬの上に吸収体パターンを形成するときの基準点として機能するものであり、マスクブランクＭの検査の際、アライメントスコープ（不図示）で計測することによって、マスクブランクＭの基準座標を正確に決定できる。
【００６６】
マスクブランクＭを構成する超平滑基板の表面の一部には、微細幅の凹部１９がＦＩＢ（Focused Ion Beam）等により予め形成されている。凹部１９を覆うように多層膜ＭＬを堆積することにより、凹部１９に対応した位置に基準マーク１８が形成される。ここでは、一対の凹部１９が１つの基準マーク１８を構成する場合を例示している。
【００６７】
凹部１９をＥＵＶ光で観察した場合、大きな位相変化を伴ったパターン部として認識できる。したがって、基準マーク１８をマスクブランクＭ上の座標の基準として用い、検出される欠陥の位置は、基準マーク１８を基準とした相対座標で定義できる。
【００６８】
基準マーク１８は、電子線、紫外光、可視光を照射した場合も、その反射光からパターン検出が可能である。これにより、例えば、電子線を用いて吸収体パターンを形成する際、基準マーク１８および欠陥は電子線により検出することが可能である。
【００６９】
基準マーク１８は、１つのマスクブランクＭにつき２箇所またはそれ以上に配置することが好ましい。基準マーク１８を２箇所またはそれ以上配置することで、マスクブランクＭの回転ずれを測定でき、その修正や補正が可能となる。ただし、基準マーク１８の配置個数があまり多すぎても基準座標の設定が難しくなるので、本実施形態では基準マーク１８が２つの角部近傍に１個ずつ、合計２箇所に配置している。
【００７０】
特に限定されないが、基準マーク１８の平面寸法は、例えば、２００〜２０００ｎｍ程度である。なお、基準マークの形成方法は、上記に限られること無く、例えば、平坦基板面上に多層膜ＭＬを形成した後、多層膜ＭＬ上にＦＩＢや短波長レーザ光を照射しても、基準マークとして活用できる。また、マスクブランクＭのエッジ位置を光学的に検出する方法を採用しても同等の効果が得られる。
【００７１】
次に、反射型露光マスクの製造方法について説明する。上述のように検査が済んだ反射型マスクブランクＭの上には、集積回路パターンに対応した吸収体パターンが形成される。従来は、修正が困難な欠陥が検出された場合、たとえ微小サイズの欠陥であってもそのマスクブランクは不良品として取り扱われ、処分される。
【００７２】
本実施形態では、マスクブランクＭに、凸型欠陥や凹型欠陥などの各種欠陥が存在している場合でも、吸収体パターンで欠陥を覆い隠すことによって、マスクブランクの不良品率を削減している。
【００７３】
まず、上述した検査方法により、マスクブランクＭの欠陥の位置情報を事前に記憶しておく。このとき上述した基準マーク１８を利用することにより、欠陥の位置座標を正確に把握することができる。
【００７４】
続いて、記憶した欠陥位置情報に基づいて、吸収体パターンの形成位置を規定するための吸収体パターンマスクとマスクブランクとの相対位置を決定する。このとき、例えば、吸収体パターンが欠陥を覆い隠すように、吸収体パターンマスクの位置決めが可能である。そして、決定した相対位置に基づいて、マスクブランクの上に吸収体パターンを形成する。得られた反射型露光マスクは、吸収体パターンの下に欠陥が隠れているため、半導体基板の露光投影には全く支障がない。
【００７５】
以上のように、本実施形態のマスクブランクの検査装置および検査方法を用いることによって、マスクブランクの位相欠陥となる表面凹凸を容易に判断できるので、欠陥生成要因の分析が可能になり、無欠陥マスクブランク製造技術の開発を促進できる。
【００７６】
さらに、位相欠陥の位置が特定できるので、多層膜の上に半導体回路などのマスクパターンを定義する吸収体パターンと位相欠陥との位置関係を操作することにより、製造する反射型露光マスクの歩留まりを向上させることができる。その結果、低コストの反射型露光マスクを供給することができる。
【００７７】
また、反射型露光マスクを用いた露光処理では、マスクとウエハとの相対平面位置に吸収体パターンのシフト量を加味させることにより、多層膜マスクのパターンをウエハ上に位置合わせ良く形成できる。このため、半導体集積回路の性能、信頼性および歩留まりを向上させることが可能となる。また、反射型露光マスクのコスト低減により、高い性能が要求される半導体集積回路のコスト低減を推進できる。
【００７８】
実施の形態２．
本実施形態では、図１に示した検査装置において、ビームスプリッタＢＳの代わりに、回折格子で構成された光分岐素子を使用した例を説明する。
【００７９】
図８（ａ）は、透過型の回折格子ＧＲ１を使用した例を示す構成図である。図８（ｂ）は、反射型の回折格子ＧＲ２を使用した例を示す構成図である。光分岐素子以外の構成は、図１のものと同様であるため、重複説明を省く。
【００８０】
図８（ａ）において、回折格子ＧＲ１は、ステンシル透過型回折格子で構成され、例えば、ピッチ１４０ｎｍの線状開口群を有する。結像光学系Ｌからの出射光束１４が、回折格子ＧＲ１を通過すると、格子ピッチおよび光波長で定まる回折角に従って、数次の回折光に分かれる。そのうち＋１次回折光を光束１４ａとして利用し、−１次回折光を光束１４ｂとして利用することができる。
【００８１】
図８（ｂ）では、回折格子ＧＲ２は、反射型回折格子として構成され、光束１４の平均入射角は、例えば、８０度に設定される。結像光学系Ｌからの出射光束１４が回折格子ＧＲ２に入射すると、格子ピッチおよび光波長で定まる回折角に従って、数次の回折光に分かれる。そのうち＋１次回折光を光束１４ａとして利用し、−１次回折光を光束１４ｂとして利用することができる。
【００８２】
いずれの場合も、２次元アレイセンサＳａは、正のデフォーカス像を検知するように、光束１４ａの結像面ＩＰａから光進行方向に沿って所定距離ｄ１だけ変位した位置に配置される。一方、２次元アレイセンサＳｂは、負のデフォーカス像を検知するように、光束１４ｂの結像面ＩＰｂから光進行方向とは反対方向に所定距離ｄ２だけ変位した位置に配置される。こうした配置により、センサＳａ，Ｓｂ間の間隔を数ｃｍ程度に維持することができる。なお、２次元アレイセンサＳａ，Ｓｂ間に余裕がある場合は、上記の＋１次回折光と−１次回折光に限られること無く、０次回折光を２次元アレイセンサＳａ，Ｓｂのいずれかに取り込むことも可能である。
【００８３】
回折格子ＧＲ１，ＧＲ２で分岐される光束１４ａ，１４ｂの強度が異なる場合は、光束１４ａ，１４ｂの強度比に応じて２次元アレイセンサＳａ，Ｓｂの感度を較正して、同じレベルの出力が得られるように調整することが望ましい。
【００８４】
本実施形態では、製作の困難な多層膜ビームスプリッタを使用することなく、堅固な回折格子を使用できるという利点がある。また、２個のセンサＳａ，Ｓｂを接近配置できるため、図１の配置よりも光学系の重心バランスが良く、ステージ２の走査に伴う振動の影響を受けにくい、という利点もある。
【００８５】
なお、位相欠陥の凹凸の形状を判別できること、検出した欠陥座標を検知でき、さらに必要であれば欠陥座標情報を吸収体パターンの作成時に反映できることは、実施の形態１の場合と同様であることはいうまでも無い。
【００８６】
実施の形態３．
本実施形態では、上述の反射型露光マスクを用いた投影露光方法および半導体集積回路の製造方法について説明する。
【００８７】
図９は、反射型露光装置の一例を示す構成図である。マスクＭは、上述したマスク製造方法によって製造されたものである。光源４０から発する中心波長１３．５ｎｍのＥＵＶ光は、複数の多層膜反射鏡で構成された照明光学系４１を介して、マスクＭのパターン面を照明する。パターン面からの反射光は、複数の多層膜反射鏡で構成された縮小投影光学系４２（例えば、倍率１／４）を通過して、ウエハ４３上に結像される。ウエハ４３は面内で移動可能なステージ４４に搭載されており、ステージ４４の移動とパターン露光の繰返しにより、ウエハ４３の所望の領域にマスクＭに対応したパターンが転写される。
【００８８】
図１０（ａ）〜（ｆ）は、半導体集積回路の製造方法の一例を説明する断面図である。ここでは、ツイン・ウエル方式のＣＭＩＳ(Complimentary MIS)回路を有する半導体集積回路を製造する場合を例示するが、他の種々の方式の回路にも本発明は適用可能である。
【００８９】
半導体ウエハ１０３を構成する基板１０３ｓは、例えば、略円板状のｎ−型Ｓｉ（シリコン）単結晶からなる。基板１０３ｓの上部には、例えばｎウエル１０６ｎおよびｐウエル１０６ｐが形成されている（図１０（ｂ）参照）。ｎウエル１０６ｎには、例えば、ｎ型不純物のＰ（リン）またはＡｓ（ヒ素）が導入されている。また、ｐウエル１０６ｐには、例えば、ｐ型不純物のＢ（ホウ素）が導入されている。ｎウエルおよびｐウエルは以下のようにして形成する。
【００９０】
まず、半導体基板１０３ｓ上にマスク合わせ用のウエハライメントマークを形成する（図示せず）。このウエハライメントマークは選択酸化工程を付加してウエル形成時に作成することもできる。
【００９１】
続いて、図１０（ａ）に示すように、基板１０３ｓ上に酸化膜１１７を形成し、そして、酸化膜１１７の上に、インプラ（イオン・インプランテーションの略称）マスク用のレジストパターン１１８を通常の光リソグラフィを用いて形成する。その後、Ｐ（リン）またはＡｓをイオン注入して、ｎ型ウエル１０６ｎを形成する。
【００９２】
次に、アッシング処理を行ってレジストパターン１１８を除去し、酸化膜１１７を除去した後、図１０（ｂ）に示すように、基板１０３ｓの上に酸化膜１１９を形成し、そして、酸化膜１１９の上に、インプラマスク用のレジストパターン１２０を通常の光リソグラフィを用いて形成する。その後、Ｂ（ホウ素）をイオン注入して、ｐ型ウエル１０６ｐを形成する。
【００９３】
次に、アッシング処理を行ってレジストパターン１２０を除去し、酸化膜１１９を除去した後、図１０（ｃ）に示すように、基板１０３ｓの上側主面に、例えば、酸化シリコン膜からなる分離用のフィールド絶縁膜１０７を溝型アイソレーションの形状で形成する。
【００９４】
このアイソレーション形状は、例えば、最小寸法がウエハ上で３６ｎｍと小さく、寸法精度が３．５ｎｍと厳しい値が要求される。そのため、このアイソレーション作製時のリソグラフィとして、ＥＵＶリソグラフィを用いることができる。
【００９５】
このフィールド絶縁膜１０７によって囲まれた活性領域には、ｎＭＩＳトランジスタＱｎおよびｐＭＩＳトランジスタＱｐが形成される。各トランジスタのゲート絶縁膜１０８は、例えば、酸化シリコン膜からなり、熱酸化法などで形成される。
【００９６】
また、各トランジスタのゲート電極１０９は、例えば、最小寸法がウエハ上で３２ｎｍと小さく、寸法精度が３ｎｍと厳しい値が要求される。そのため、例えば、ＣＶＤ法等を用いて低抵抗ポリシリコンからなるゲート形成膜を堆積した後、ＥＵＶリソグラフィを用いてレジストを形成し、エッチング処理によりゲート電極１０９を形成する。この工程のリソグラフィは、一般にゲート層用リソグラフィと称され、極めて微細でかつ高い寸法精度なパターン転写が求められる。
【００９７】
ｎＭＩＳトランジスタＱｎの半導体領域１１０は、ゲート電極１０９をマスクとして基板１０３ｓに、例えば、Ｐ（リン）またはＡｓをイオン注入法等によって導入することにより、ゲート電極１０９に対して自己整合的に形成される。また、ｐＭＩＳトランジスタＱｐの半導体領域１１１は、ゲート電極１０９をマスクとして基板１０３ｓに、例えば、Ｂ（ホウ素）をイオン注入法等によって導入することにより、ゲート電極１０９に対して自己整合的に形成される。
【００９８】
ここで、ゲート電極９は、低抵抗ポリシリコンの単体膜で形成されることに限定されるものではなく種々変更可能である。例えば、ゲート電極９は、低抵抗ポリシリコン膜上にタングステンシリサイドやコバルトシリサイド等のようなシリサイド層を設けた、いわゆるポリサイド構造としてもよい。あるいは、ゲート電極９は、低抵抗ポリシリコン膜上に、窒化チタンや窒化タングステン等のようなバリア導体膜を介在し、さらにタングステン等のような金属膜を設けた、いわゆるポリメタル構造としてもよい。
【００９９】
次に、図１０（ｄ）に示すように、基板１０３ｓ上に、例えば、ＣＶＤ法等を用いて酸化シリコン膜からなる層間絶縁膜１１２を堆積した後、層間絶縁膜１１２の上面に配線用のポリシリコン膜をＣＶＤ法等によって堆積する。続いて、このポリシリコン膜上にリソグラフィを実施し、エッチングによりパターニングを行った後、パターニングされたポリシリコン膜の所定領域に不純物を導入することにより、ポリシリコン膜からなる配線１１３Ｌおよび抵抗１１３Ｒを形成する。
【０１００】
次に、図１０（ｅ）に示すように、基板１０３ｓ上に、例えば、ＣＶＤ法等を用いて酸化シリコン膜１１４を堆積する。そして、層間絶縁膜１１２および酸化シリコン膜１１４に対してＥＵＶリソグラフィを用いてレジストを形成し、エッチング処理により、半導体領域１１０，１１１および配線１１３Ｌの一部が露出するような接続孔１１５を形成する。微細な孔は光回折の影響により解像しにくいので、この接続孔用リソグラフィには高い解像度を持ったＥＵＶリソグラフィ技術を適用する。
【０１０１】
次に、図１０（ｆ）に示すように、基板１０３ｓ上に、例えば、スパッタリング法やＣＶＤ法等を用いてＴｉ（チタン）、ＴｉＮおよびＷ（タングステン）からなる金属膜を順次堆積した後、その金属膜の上に、ＥＵＶリソグラフィを用いてレジストを形成し、エッチング処理により、第１配線層１１６Ｌ１を形成する。第１配線層１１６Ｌ１は、微細な密集パターンと孤立パターンが含まれ、また近隣の配線を避けて配線を引き回したり、配線間を接続するため複雑なレイアウト形状となる。このため第１配線層のリソグラフィも高い解像度と寸法精度が要求される。
【０１０２】
これ以降も、第１配線層１１６Ｌ１と同様にして第２配線層（不図示）等を形成することにより、最終製品を製造することができる。
【０１０３】
上述した一連の半導体装置の製造工程の中で、ゲート層用と接続孔および第１配線層用リソグラフィには十分高い解像性能が要求されるので、ＥＵＶリソグラフィを適用することが好ましい。
【０１０４】
そしてゲート層用と第１配線層用のマスクには、実施の形態１〜２で説明した検査装置および方法を用いてマスクブランクを検査し、マスクブランク段階で無欠陥を確認したマスクを用いることが好ましい。
【０１０５】
また接続孔（コンタクトホール）用マスクには、実施の形態１〜２で説明した検査装置および方法を用いてマスクブランクを検査し、マスクブランク段階で接続孔部付近に欠陥がないことを確認したマスクを用いることが好ましい。
接続孔の面積は小さく、またパターン密度も５％%程度であるため、接続孔付近に欠陥が発生する比率は少なく、この方法により使用できるマスクブランクの歩留まりは高くなる。従って、本実施形態により作製した半導体集積回路の歩留まりは、従来のマスクブランク欠陥検査を行って作製したものより高くなる。
【０１０６】
以上のように、実施の形態１〜２で説明した検査装置および方法を用いてマスクブランクを検査し、マスクブランク段階で無欠陥を確認したマスクを用いることにより、信頼性の高いマスクを用いたパターン転写を行なうことができる。このため、製造した半導体集積回路の性能、信頼性および歩留まりを向上させることが可能となり、その結果、半導体集積回路のコスト低減にも寄与できる。
【０１０７】
以上、本発明を各実施形態を参照しつつ具体的に説明したが、本発明は上述した各実施形態に限定されるものではなく、本発明の範囲を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１０８】
本発明は、微細かつ高精度なパターンを含む半導体装置を高い生産効率で製造できる点で、産業上極めて有用である。
【図面の簡単な説明】
【０１０９】
【図１】本発明に係るマスクブランク検査装置の一例を示す構成図である。
【図２】図２（ａ）は、反射型マスクブランクＭの全体を示す平面図であり、図２（ｂ）は、欠陥１５を含む拡大図であり、図２（ｃ）は、凸状欠陥の様子を示すＡ−Ａ’断面図であり、図２（ｄ）は、凹状欠陥の様子を示すＡ−Ａ’断面図である。
【図３】図３（ａ）は、凸状欠陥１６を含むマスクブランクＭの検出状態を示す説明図であり、図３（ｂ）は、無欠陥のマスクブランクＭの検出状態を示す説明図であり、図３（ｃ）は、凹状欠陥１７を含むマスクブランクＭの検出状態を示す説明図である。
【図４】結像面ＩＰでの信号強度とフォーカス位置の関係を示すグラフである。
【図５】本実施形態に係るマスクブランク検査方法を示すフローチャートである。
【図６】ステップｓ５における欠陥の有無の判断処理の詳細を示すフローチャートである。
【図７】図７（ａ）は、基準マーク１８が形成されたマスクブランクＭの全体を示す平面図であり、図７（ｂ）は、基準マーク１８の拡大図であり、図７（ｃ）は、図７（ｂ）のＢ−Ｂ’線に沿った断面図である。
【図８】図８（ａ）は、透過型の回折格子ＧＲ１を使用した例を示す構成図であり、図８（ｂ）は、反射型の回折格子ＧＲ２を使用した例を示す構成図である。
【図９】反射型露光装置の一例を示す構成図である。
【図１０】半導体集積回路の製造方法の一例を説明する断面図である。
【符号の説明】
【０１１０】
１  光源、  ２  ステージ、  ３  測長ミラー、  ４  レーザ測長器、
５  ステージ駆動部、  ６，７  信号蓄積部、  ８  画像処理部、  ９  主制御部、
１０  ミラー、  １２  レーザ光源、  １３  センサ、  １４，１４ａ，１４ｂ  光束
１８  基準マーク、  ＢＳ  ビームスプリッタ、  ＤＳ  表示部、
ＩＰ，ＩＰａ，ＩＰｂ  結像面、  Ｌ  結像光学系、  Ｍ  マスクブランク、
ＭＳ  マスク基板、  ＭＬ  多層膜、  Ｓａ，Ｓｂ  ２次元アレイセンサ、
１０３ｓ  基板、  １０６ｎ  ｎ型ウエル、  １０６ｐ  ｐ型ウエル、
１０８  ゲート絶縁膜、  １０９  ゲート電極、  １１６Ｌ１  第１配線層。
【図１】
0005039495.tif 000002
【図２】
0005039495.tif 000003
【図３】
0005039495.tif 000004
【図４】
0005039495.tif 000005
【図５】
0005039495.tif 000006
【図６】
0005039495.tif 000007
【図７】
0005039495.tif 000008
【図８】
0005039495.tif 000009
【図９】
0005039495.tif 000010
【図１０】
0005039495.tif 000011