(57)【特許請求の範囲】
【請求項１】
半導体素子を含む電子回路及び電極が形成された半導体基板と、
前記半導体基板上に形成される第１の導電層と、
前記半導体基板及び前記第１の導電層を被覆して形成される第１の絶縁層と、
前記半導体基板に搭載される能動素子と、
前記第１の絶縁層上に形成され、前記能動素子の電極に接続される第２の導電層と、
前記第１の導電層上に形成され、前記第１の導電層と前記第２の導電層とを接続する導電性ポストと、
前記能動素子及び前記第２の導電層を被覆して形成される第２の絶縁層とを備え、
前記能動素子の高さと、前記導電性ポストの高さが略同一であり、
前記第１の絶縁層が、前記能動素子及び前記導電性ポストの位置をマスキングしたパターンを有する印刷版と、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ＰＢＯ（ポリパラフェニレンベンゾビスオキサゾール）樹脂、及び、ＢＣＢ（ベンゾシクロブテン）樹脂から選ばれる少なくとも１種類以上の液状の絶縁性樹脂を用いた印刷法により、前記能動素子上と前記導電性ポスト上の一部を除く領域に形成され、
前記第１の絶縁層に、前記導電性ポストと前記第２の導電層とが接続される部分に開口部が形成され、前記開口部の面積が前記導電性ポストの上面の面積よりも小さい
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に半導体チップ等の能動素子がウエハレベルでパッケージ化された半導体装置に関する。
【背景技術】
【０００２】
従来の半導体装置では、薄個片化した能動素子を基板上にフェイスアップで搭載する場合には、例えば基板上に能動素子を搭載し、この能動素子を封止するように感光性の絶縁膜が形成される。そして、基板上の下部配線と能動素子の電極との接続部分は、絶縁層を露光現像にて開口させて導電層を埋め込んでいた。
しかし、この方法では、搭載した能動素子の厚みと下部配線の厚みとに差があるため、形成した絶縁層の表面に段差ができてしまう。絶縁層表面に段差がある状態では、下部配線層と能動素子の電極とを接続するために開口する絶縁層において開口不良となる。
【０００３】
このため、ファインピッチの配線をよりピッチの広い配線に再配線した半導体装置では、基板上の配線層と、基板に搭載された能動素子とによる絶縁層の段差において、段差部を別々の工程においてにパターニングし、さらに、絶縁層を平坦化処理し、能動素子及び基板埋め込み部分の接続が行われる（例えば、非特許文献１参照）。
【０００４】
【非特許文献１】IEEE TRANSACTIONS ON ADVANCED PACKAGING, VOL.23, NO.2, MAY 2000
【発明の開示】
【発明が解決しようとする課題】
【０００５】
絶縁膜として感光性絶縁膜を使用した半導体装置では、能動素子を埋め込む絶縁層を厚く形成すると、この絶縁層に開口部を形成するための露光工程において、露光すべき樹脂絶縁膜の膜厚に応じて露光量を大きくしなければならない。この結果、露光量を大きくすることに起因してパターン潰れが発生してしまい、安定したパターニングを行うことが困難となる。
【０００６】
また、上記非特許文献１に記載された半導体装置では、基板上に導電性ポストを形成し、このポストを保護するための絶縁層を、上下の金型内に固形状の絶縁性樹脂を用いて加熱及び加圧することにより、絶縁層の成形と平坦化を行っている。
しかし、この方法では、樹脂を溶融温度まで加熱しながら金型内で加圧、成形しなければならず工程が複雑化し、また、製造コストが増加してしまう。
【０００７】
上述した問題の解決のため、本発明においては、基板上に搭載した能動素子の厚さに係らず、少ない工程数で製造が可能な半導体装置及びこの製造方法を提供する。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は、半導体素子を含む電子回路及び電極が形成された半導体基板と、基板上に形成される第１の導電層と、半導体基板及び第１の導電層を被覆して形成される第１の絶縁層と、半導体基板に搭載される能動素子と、第１の絶縁層上に形成され、能動素子の電極に接続される第２の導電層と、第１の導電層上に形成され、第１の導電層と第２の導電層とを接続する導電性ポストと、能動素子及び第２の導電層を被覆して形成される第２の絶縁層とを備え、能動素子の高さと、導電性ポストの高さが略同一であり、第１の絶縁層が、能動素子及び導電性ポストの位置をマスキングしたパターンを有する印刷版と、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ＰＢＯ（ポリパラフェニレンベンゾビスオキサゾール）樹脂、及び、ＢＣＢ（ベンゾシクロブテン）樹脂から選ばれる少なくとも１種類以上の液状の絶縁性樹脂を用いた印刷法により、能動素子上と前記導電性ポスト上の一部を除く領域に形成され、第１の絶縁層に、導電性ポストと第２の導電層とが接続される部分に開口部が形成され、開口部の面積が導電性ポストの上面の面積よりも小さい。
【０００９】
上述の半導体装置の製造方法は、基板上に、第１の導電層を形成する工程と、第１の導電層上に導電性ポストを形成する工程と、基板上に能動素子を搭載する工程と、基板上に第１の導電層を覆い、導電性ポストの上面に開口部を設けて絶縁層を印刷法で形成する工程と、絶縁層上に第２の導電層を形成する工程とを有する。
【００１０】
上述したように本発明の半導体装置は、基板上に搭載される能動素子の高さと導電性ポストの高さが略同一に形成され、すなわちこれらの上面が略同一面上に配置される。そして、この能動素子と導電性ポストとの間と、導電性ポストの上面の中央部分を除いて第１の絶縁層が形成される。また、能動素子の上部を覆わずに第１の絶縁層が形成される。半導体装置をこのような構成とすることにより、導電性ポストの上面をすべて覆わずに第１の絶縁層が形成される。このため、能動素子の厚さによる絶縁層の段差が発生せず、絶縁層の平坦化が不要となる。また、第１の絶縁層から導電性ポストを露出させるための工程等が不要となる。したがって、半導体装置を製造する工程数を少なくすることができる。
【００１１】
上述の半導体装置の製造方法では、第１の絶縁層を例えば液状の絶縁性樹脂を用いて印刷法で形成する。このように、第１の絶縁層を印刷法によって形成するため、別の工程において平坦化を行うことなく、平坦性に優れた絶縁層を形成することができる。また、印刷法によって第１の絶縁層を形成する際、導電性ポストの上面に開口部を設けることにより、別の工程において導電性ポストを露出する必要がない。このため、半導体装置を製造するための工程を少なくすることができる。
【発明の効果】
【００１２】
本発明によれば、基板上に搭載した能動素子の厚さに係らず、半導体装置を製造するための工程数を少なくすることができる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の形態について図面を用いて説明する。
図１は本発明の一実施形態に係わる半導体装置の断面図である。
【００１４】
本実施の形態の半導体装置は、基板２０上に、例えばトランジスタ等の半導体素子を含む電子回路が形成された能動素子１０が搭載される。
また、基板２０上には下地絶縁膜２１が形成され、能動素子１０が搭載される部分以外に第１の導電層２２が形成され、パッシベーション膜２３で覆われる。さらに第１の導電層２２の上には、第１のシード層２４、導電性ポスト２５が形成され、これらを埋め込んで第１の絶縁層２６が形成される。導電性ポスト２５上に第２のシード層２７を介して第２の導電層２８が例えば能動素子１０のパッド電極１２と接続するパターンで形成され、第２の絶縁層２９、及び、外部電極３３が形成される。
【００１５】
基板２０は、例えば、シリコン等からなる基板上にトランジスタ等の半導体素子を含む電子回路を設けた能動素子ウエハにより構成される。
なお、本実施の形態では基板２０上に能動素子１０等を設けて半導体装置を構成しているが、基板２０に替えて、トランジスタ等の半導体素子を含む電子回路を設けていないシリコン等からなる基体を用いることで半導体装置を構成してもよい。
【００１６】
能動素子１０の電子回路等を形成した面にはパッド電極１２が形成される。また、回路面を保護するパッシベーション膜１３がパッド電極１２を露出して形成される。
能動素子１０は、例えば、ダイアタッチフィルム１４によって基板２０上に搭載される。
ダイアタッチフィルム１４は、例えば能動素子１０のパッド電極１２とは反対側の面に設けられる。そして、このダイアタッチフィルム１４によって能動素子１０と基板２０とが接着される。
【００１７】
基板２０上に形成される下地絶縁膜２１は、例えば酸化シリコン等から形成される。また、この下地絶縁膜２１上に、第１の導電層２２及び第１の導電層２２の一部を露出してパッシベーション膜２３が形成される。
【００１８】
第１の導電層２２は、例えばＣｕ等により形成される。そして、第１の導電層２２により、基板２０に電極位置を再配置するための配線やランド等が形成される。また、基板２０上に、例えば第１の導電層２２によって、図示しないインダクタ、コンダクタ等の受動素子を形成することができる。
【００１９】
第１のシード層２４は、基板２０の第１の導電層２２及びパッシベーション膜２３上において、導電性ポスト２５が形成される箇所に下地層として設けられる。
シード層は、電極上に電解めっきにより導電層を形成する下地層として、また、電極と導電層とを電気的に接続する機能を有する。第１のシード層２４は例えば、厚さ１６０ｎｍのＴｉ膜と厚さ６００ｎｍのＣｕ膜とから形成される。第１のシード層２４は、例えば、基板２０上に第１の導電層２２と接続する導電層を電解Ｃｕめっきによって形成するためのものであり、第１の導電層２２と電解Ｃｕめっきによる導電層とを電気的に接続する。
そして、導電性ポスト２５がこの第１のシード層２４上に電解めっき等により形成される。導電性ポスト２５は、例えばＣｕ等により形成される。
【００２０】
導電性ポスト２５は、基板２０に設けられた第１の導電層２２と電気的に接続される。そして、基板上に形成された第１の導電層２２を半導体装置の上部に引き出すため、第１の絶縁層２６を上下に貫通するように形成される。
導電性ポスト２５は、能動素子１０の厚さとダイアタッチフィルム１４の厚さとを加えた高さと略同じ高さに形成される。このため、この例では、能動素子１０の厚さが２５μｍ、ダイアタッチフィルム１４の厚さが１０μｍとすると、導電性ポスト２５は３５μｍの厚さで形成すると略同一の高さとなる。また、導電性ポスト２５は、接続不良を防ぐためアスペクト比が１以上で形成される。
【００２１】
第１の絶縁層２６は、基板２０上において、能動素子１０の上面を除いて形成される。
また、第１の絶縁層２６は導電性ポスト２５の上部において、導電性ポスト２５の上面よりも小さい面積の開口部３０が設けられて形成される。
第１の絶縁層２６は、能動素子１０及び導電性ポスト２５よりも厚く形成される。そして、能動素子１０及び導電性ポスト２５と第１の絶縁層２６との間にはわずかに段差が設けられている。また、第１の絶縁層２６は平坦に形成される。
また、第１の絶縁層２６は、例えば、能動素子１０の側面及び導電性ポスト２５の側面から５０μｍ以上の幅を持って基板２０上に形成される。
第１の絶縁層２６は、例えば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ＰＢＯ（ポリパラフェニレンベンゾビスオキサゾール）樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂等により形成される。
【００２２】
第１の絶縁層２６は、例えば、印刷版を用いたスクリーン印刷等による、印刷法で形成される。このため、第１の絶縁層２６は、液状の絶縁性樹脂を印刷法によって決められたパターンに塗布した後、絶縁性樹脂を硬化させることによって形成される。
上述のように第１の絶縁層２６を形成することにより、第１の絶縁層２６を構成するための材料に感光性の樹脂を用いる必要がない。このため、半導体装置を製造する際のコストを低減することができる。さらに、感光性樹脂をパターニングするためのフォトリソグラフィ工程を行う必要がないため、半導体装置を製造するための工程数を削減することができる。
【００２３】
また、例えば、能動素子及び導電性ポストの位置をマスキングした所定のパターンの印刷版を用いることにより、能動素子及び導電性ポストの上部に開口部が設けられた絶縁層を形成することができる。
印刷法による場合は、能動素子上に絶縁層を形成することなく、能動素子の厚さに係わらず１回の工程で絶縁層を平坦に形成することができる。このため、絶縁層を平坦化する作業が不要となり、半導体装置を製造するための工程数を削減することができる。
さらに、導電性ポストの上部に開口部が設けられることにより、導電性ポストの上部を露出させるための作業が不要となる。このため、半導体装置を製造するための工程数を削減することができる。
【００２４】
第２のシード層２７は、第１の絶縁層２６上において第２の導電層２８が形成される箇所にめっき下地層として設けられる。第２のシード層２７は、例えば、厚さ１６０ｎｍのＴｉ膜と厚さ６００ｎｍのＣｕ膜とからなる。そして、第２のシード層２７は、導電性ポスト２５と第２の導電層２８とを電気的に接続する。
【００２５】
第２の導電層２８は、第２のシード層２７上に形成される。そして、第１の絶縁層２６の開口部３０が導電体で埋められることにより、導電性ポスト２５と第２の導電層２８が第２のシード層２７を介して電気的に接続される。また。この第２の導電層２８により、能動素子１０のパッド電極１２と第１の導電層２２とが導電性ポスト２５を介して電気的に接続される。
そして、第２の導電層２８により、第１の絶縁層２６上において、電極位置を再配置するための配線やランド等が形成される。また、第１の絶縁層２６上に、例えば第２の導電層２８によって図示しないインダクタ、コンダクタ等の受動素子を形成することができる。
【００２６】
第２の絶縁層２９は、基板２０上において、第２の導電層２８を被覆し、また、能動素子１０を被覆するように形成される。第２の絶縁層２９の材料としては、例えばエポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ＰＢＯ樹脂、ＢＣＢ樹脂等を用いる。
また、第２の絶縁層２９には、外部電極３３を形成する箇所に開口部３１が設けられる。そして、この開口部３１に、例えばはんだボール、はんだ印刷、はんだめっき等によるバンプ状の外部電極３３が形成される。外部電極３３は、半導体装置と外部機器とを接続するため、外部機器の電極等の配置に合わせて設けられる。
【００２７】
上述の実施の形態では、能動素子１０が第２の絶縁層２９で被覆され、さらに、絶縁層２９がパターニングされることにより、第２の導電層２８によってパッド電極１２が再配線される構成である。
このため、例えば、能動素子をフェイスアップで搭載した場合であっても、能動素子を搭載するため基板に掘り込みによる凹部を形成せずに、能動素子の厚さによる段差を解消することができる。したがって、能動素子の電極と下部導電層との接続の際の段差に起因する開口不良、例えばパターン潰れを防ぐことができる。
【００２８】
なお、上述の例においては能動素子とダイアタッチフィルムとの厚さの和と、導電性ポストの厚さとを略同一として、能動素子と導電性ポストの高さを略同一としたが、これらの高さは厳密に同一である必要はなく、上述した能動素子の厚さに相当する段差に起因して開口不良、パターン潰れが生じない程度であればよい。具体的には、能動素子と導電性ポストとにおいて高さ方向のバラツキの範囲が１５μｍ以内であれば、高さの違いに起因する開口不良、パターン潰れが発生しない。このため、能動素子と導電性ポストとは、それぞれ７．５μｍ以下程度の誤差でほぼ同じ高さとなればよい。
また、凹部を形成する必要がないため、能動素子を搭載する基板として、表面に電子回路及び電極が形成された能動素子ウエハを用いることができる。
【００２９】
次に、半導体装置の製造方法の一例について説明する。
まず、図２（ａ）に示すように、基板２０を例えば能動素子ウエハによって形成し、図示しないトランジスタ等の能動素子を含む電子回路及び下地絶縁膜２１を形成する。そして、この電子回路に接続する第１の導電層２２と形成する。
また、基板２０に形成した電子回路（図示省略）、第１の導電層２２及び下地絶縁膜２１の周囲に、後の工程で固片化する大きさに合わせてスクライブライン３９を形成する。
さらに、第１の導電層２２及びスクライブライン３９上を除いて電子回路を被覆するパッシベーション膜２３を形成する。
【００３０】
次に、図２（ｂ）に示すように、基板２０上に第１の導電層２２と接続する導電性ポストを電解Ｃｕめっきによって形成するため、また、第１の導電層２２と導電性ポストとを電気的に接続するため、第１のシード層２４を形成する。
第１のシード層２４は、例えば、スパッタリング法により、例えば、Ｔｉを１６０ｎｍ成膜した後、この上にＣｕを６００ｎｍ成膜することにより形成する。
【００３１】
次に、第１のシード層２４上全面に、スピンコート、真空ラミネート等によりレジスト層４０を形成する。そして、フォトリソグラフィ工程により、レジスト層４０に露光、現像処理を行い、図２（ｃ）に示すように、後の工程で導電性ポスト２５を形成する部分のレジスト層４０を除去する。
【００３２】
そして、図３（ｄ）に示すように、レジスト層４０が除去された部分に、例えば、電解めっきによりＣｕ層を成長させ、導電性ポスト２５を形成する。
このときの電解めっきは、例えば、電流密度を１．５Ａ／ｄｍ２で行う。
導電性ポスト２５は、後の工程で基板２０上に搭載する能動素子１０とダイアタッチフィルム１４との厚さの合計と略同一の厚さに形成する。例えば、能動素子１０の厚さを２５μｍ、ダイアタッチフィルム１４の厚さを１０μｍとすると、導電性ポスト２５は能動素子１０と高さが略同一になるように、３５μｍ程度の厚さで形成する。また、導電性ポスト２５は、接続不良を防ぐためアスペクト比を１以上で形成する。
【００３３】
次に、図３（ｅ）に示すように、溶剤等によりレジスト層４０を除去した後、不要な第１のシード層２４を除去する。第１のシード層２４の除去は、導電性ポスト２５をマスクとしてウェットエッチング等により行う。まず、上層のＣｕ層を除去し、この後下層のＴｉ層を除去する。
【００３４】
次に、図３（ｆ）に示すように、薄固片化した能動素子１０をフェイスアップで基板２０上に搭載する。能動素子１０の薄固片化は、例えば、トランジスタ等の能動素子を含む電子回路を形成したウエハの裏面を研削し、ダイアタッチフィルム１４をラミネートした後、ダイシングすることにより行う。そして、導電性ポスト２５を形成した箇所を除き、基板２０のパッシベーション膜２３上に、ダイアタッチフィルム１４を裏面に備えた能動素子１０を搭載する。能動素子１０の搭載は、例えば、加重２．５Ｎ、温度２３０℃、押し込み量０．３ｍｍの条件で行う。
ここで例えば能動素子１０の厚さを２５μｍ以上とし、ダイアタッチフルム１４の厚さを１０μｍ以上とすると、能動素子１０は基板２０の表面から３５μｍ以上の高さで搭載される。
この搭載は、例えば能動素子ウエハの特徴的なパターンや導電性ポスト２５等を位置決めとし、±２．５μｍの精度によって行うことができる。これにより、能動素子１０の位置ずれを防ぎ、導電層との接続不良を防ぐことができる。
【００３５】
次に、図４（ｇ）に示すように、能動素子１０を搭載後、印刷版４２を基板２０上に位置合わせする。印刷版４２には、印刷法によって第１の絶縁層２６を形成するためのパターンが形成されている。
また、基板２０と印刷版４２との位置合わせは、例えば、能動素子１０に予め印刷用のアライメントマークを形成し、このアライメントマークに印刷版４２を合わせることによって行う。または、能動素子１０の特徴的なパターンを印刷用のアライメントとし、能動素子１０と印刷版４２の位置合わせを行ってもよい。このときの印刷版４２の位置合わせの精度は、例えば±１０μｍ程度となる。
位置合わせされた印刷版４２は、能動素子１０の上面及び導電性ポストの上面に密着させる。
【００３６】
印刷版４２に形成されたパターンは、能動素子１０と導電性ポスト２５との間、及び、導電性ポスト２５とスクライブライン３９との間以外がマスキングされた構成である。また、導電性ポスト２５上の印刷版４２のマスキングは、導電性ポスト４２の上面の面積よりも小さい面積の開口をもつパターンとする。
【００３７】
さらに、印刷版４２には、スクライブライン３９上に印刷した樹脂が流れないように、スクライブライン３９上に位置する部分の印刷版４２に、他の部分とは厚さの異なるストッパー部４３が形成されている。
そして、印刷版４２を基板２０上に密着させる際に、このストッパー部４３がスクライブライン３９上を覆って密着する。このため、スクライブライン３９内に樹脂が流れ込まないようにすることができる。さらに、ストッパー部４３と導電性ポスト２５との間に、印刷による絶縁性樹脂を形成することができる。
【００３８】
次に、図４（ｈ）に示すように、第１の絶縁層２６を印刷法で形成する。第１の絶縁層２６の材料は、例えばエポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ＰＢＯ樹脂を用いる。第１の絶縁層２６は、液状の絶縁性樹脂４５を、例えば金属スキージ４４によってアタック角度６０°〜７０°、速度１０〜２０ｍｍ／ｓ、印圧０．２５Ｍｐａで行う。また、第１の絶縁層２６は、印刷版４２が基板２０から離れる際に、印刷用の樹脂２６の印刷版４２の裏側への回りこみ、ブリードすなわちにじみ出しを考慮して、能動素子１０及び導電性ポスト２５から５０μｍ以上の幅で形成する。
【００３９】
また、能動素子１０及び導電性ポストに印刷版４２を密着させて絶縁性樹脂を印刷することにより、印刷版４２の厚さ分、能動素子１０及び導電性ポスト２５よりも第１の絶縁性樹脂が厚く形成される。
そして、導電性ポスト２５上の印刷版４２が、導電性ポスト２５の上面の面積よりも小さい面積でマスキングされていることにより、導電性ポスト２５上の中心部に第１の絶縁層２６の開口部３０が形成される。ここで、導電性ポスト２５上のマスキングの開口面積が導電性ポスト２５の上面以上の大きさである場合は、マスキングされた印刷版４２の裏側に液状の樹脂が回りこまず、導電性ポスト２５の側面が露出してしまう。この場合、この導電性ポスト２５の側面付近の第１の絶縁層２６において段差ができてしまう。
しかしながら、図４（ｇ）及び（ｈ）で示すように、導電性ポスト２５上部の印刷版４２のマスキングの面積を、導電性ポスト２５の上面の面積よりも小さくすることにより、導電性ポスト２５の側面で段差を発生させずに、第１の絶縁層２６を形成することができる。また、絶縁性樹脂によって導電性ポスト２５を被覆して保護することができる。
【００４０】
上述のように、印刷版４２を能動素子１０及び導電性ポスト２５の上面に密着させた状態で印刷することにより、簡易な方法で上面が平坦な第１の絶縁層２６を形成することができる。このため、別の工程において絶縁層の平坦化を行う必要がない。
また、導電性ポスト２５上において印刷版４２のマスキングを、導電性ポスト２５の上面の面積よりも小さくすることにより、導電性ポスト２５上に、確実に開口部３０を形成することができる。このため、導電性ポストの表面を露出するための絶縁層の除去等を行う必要がない。
したがって、半導体装置を製造する際の工程数を削減することが可能である。
【００４１】
また、この方法によれば、例えば、能動素子の高さと導電性ポストの高さを略同一に形成すれば、能動素子の厚さに係わらず、絶縁層を印刷法によって形成することができる。このため、例えば、感光性の樹脂を使用して絶縁層を厚く形成した場合に、露光の際に発生するパターンの潰れ等の弊害が発生せず、安定して半導体装置を製造することができる。
【００４２】
次に、印刷法により形成された液状の絶縁性樹脂のパターンを硬化することにより、図４（ｉ）に示すように、能動素子１０、導電性ポスト２５、及び、スクライブライン３９の上面を除いて第１の絶縁層２６を形成する。
【００４３】
次に、図５（ｊ）に示すように、導電性ポスト２５上に電解Ｃｕめっきにより第２の導電層を形成するため、また、導電性ポスト２５と第２の導電層との接続のため、第２のシード層２７を形成する。
第２のシード層２７は、例えば、スパッタリング法により、例えばＴｉを１６０ｎｍ等の厚さで成膜した後、Ｔｉ膜上にＣｕ等を厚さ例えば６００ｎｍとして成膜して形成する。
【００４４】
次に、第２のシード層２７上の全面に、スピンコート、真空ラミネート等によりレジスト層４１を形成する。そして、フォトリソグラフィ工程により、レジスト層４１に露光、現像処理を行い、図５（ｋ）に示すように、後の工程で第２の導電層を形成する部分を除去するパターニングを行う。
【００４５】
次に、図５（ｌ）に示すように、レジスト層４１が除去された部分に、例えば、電解めっきによりＣｕ層を成長させ、第２の導電層２８を形成する。
このときの電解めっきは、例えば、電流密度を１．５Ａ／ｄｍ２で行い、第２の導電層２８の厚さを例えば７μｍとする。
【００４６】
次に、図６（ｍ）に示すように、溶剤等によりレジスト層４１を剥離する。さらに、図６（ｎ）に示すように、不要な第２のシード層２７を除去する。第２のシード層２７の除去は、第２の導電層２８をマスクにしてウェットエッチング等により行い、まず上層のＣｕ層等を除去し、この後下層のＴｉ層等を除去する。
【００４７】
次に、図６（ｏ）に示すように、第２の導電層２８を形成した基板２０の全面に、第２の絶縁層２９を塗布する。第２の絶縁層２９は、例えば、スピンコート法、フィルムラミネート法、印刷法、ディスペンス法等の方法を用いて、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ＰＢＯ樹脂、ＢＣＢ樹脂等の絶縁膜により形成する。
【００４８】
次に、図７（ｐ）に示すように、第２の導電層２８と外部電極３３とを接続するための開口部３１、及び、スクライブライン３９に開口部を形成するように第２の絶縁層２９をパターニングする。例えば、第２の絶縁層２９を感光性の材料で形成する場合には、図６（ｏ）で示したように、基板２０上の全面に絶縁性材料を塗布した後、開口部に合わせてパターンが形成されたフォトマスクを用いて露光する。そして、現像により不要な部分の絶縁層を除去することにより、第２の絶縁層２９を形成することができる。
【００４９】
次に、図７（ｑ）に示すように、開口部３１にバンプ状等の外部電極３３を形成する。外部電極３３は、はんだボールの搭載、はんだ印刷、はんだめっきによって行う。例えば、外部電極３３としてはんだボールを搭載する場合には、開口部３１にフラックスを塗布した後、はんだボールを付着させてリフローで溶融接合を行う。そして、はんだボールの接合後、フラックスの洗浄を行う。
【００５０】
次に、基板２０の薄固片化を行うことにより、図７（ｒ）に示す半導体装置を形成することができる。
薄固片化は、例えば、基板２０に形成したスクライブライン３９において、基板２０の最終厚さよりも深く、例えば最終厚さからさらに７０μｍ程度深くまでハーフカットを行う。そして、バックグラインドにより基板２０の裏面を研削することにより薄固片化を行うことができる。
また、例えば、基板２０の裏面を完成厚さまでバックグラインドにより研削し、スクライブライン３９においてフルカットダイシングを行うことで、薄固片化を行うことができる。
以上の工程により、本実施の形態の半導体装置を製造することができる。
【００５１】
以上説明したように、半導体装置の製造方法によれば、第１の絶縁層を印刷法で形成することにより、上面が平坦な絶縁層を形成することができる。したがって、別の工程において絶縁層の平坦化を行うことなく、平坦性に優れた絶縁層を形成することができる。
また、印刷法で第１の絶縁層を形成する際に、液状の絶縁性樹脂を用いる。液状の樹脂は粘性を有するため印刷版を外した後も印刷によって形成したパターンが崩れず、安定して絶縁層を形成することができる。
【００５２】
また、本発明の半導体装置では、基板上に搭載される能動素子の高さと略同一の高さで導電性ポストが形成される。このため、印刷法によって第１の絶縁層を形成する際、導電性ポストの上面に開口部を設けることにより、別の工程において導電性ポストを露出する必要がない。したがって、半導体装置を製造するための工程数を少なくすることができる。
【００５３】
また、基板として、表面に電子回路及び電極が形成される能動素子を使用し、能動素子を積層することにより、半導体装置の多機能化が可能である。
また、能動素子及び第２の導電層を被覆して第２の絶縁層が形成されることにより、第２の導電層を保護し、半導体装置の外形を整えることができる。
【００５４】
本発明は、上述の構成に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施の形態による半導体装置の断面図である。
【図２】（ａ）〜（ｃ）は半導体装置の製造工程図である。
【図３】（ｄ）〜（ｆ）は半導体装置の製造工程図である。
【図４】（ｇ）〜（ｉ）は半導体装置の製造工程図である。
【図５】（ｊ）〜（ｌ）は半導体装置の製造工程図である。
【図６】（ｍ）〜（ｏ）は半導体装置の製造工程図である。
【図７】（ｐ）〜（ｒ）は半導体装置の製造工程図である。
【符号の説明】
【００５６】
１０  能動素子、  １２  パッド電極、  １３，２３  パッシベーション膜、  １４  ダイアタッチフィルム、  ２０  基板、  ２１  下地絶縁層、  ２２  第１の導電層、  ２４  第１のシード層、  ２５  導電性ポスト、  ２６  第１の絶縁層、  ２７  第２のシード層、  ２８  第２の導電層、  ２９  第２の絶縁層、  ３０，３１  開口部、  ３３  外部電極、  ３９  スクライブライン、  ４０，４１  レジスト層、  ４２  印刷版、  ４３  ストッパー部、  ４４  スキージ、  ４５  液状の絶縁性樹脂
【図１】
0005067056.tif 000002
【図２】
0005067056.tif 000003
【図３】
0005067056.tif 000004
【図４】
0005067056.tif 000005
【図５】
0005067056.tif 000006
【図６】
0005067056.tif 000007
【図７】
0005067056.tif 000008