(57)【特許請求の範囲】
【請求項１】
導体回路を形成した配線基板の表面にソルダーレジスト層を設けると共に、このソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を導体パッドとして形成し、その導体パッド上に半田バンプを形成し、その半田バンプを介して電子部品を実装し、その電子部品をアンダーフィルによって樹脂封止してなるプリント基板において、
前記ソルダーレジスト層の表面は、少なくとも前記電子部品実装領域において前記アンダーフィルを形成する液状アンダーフィル材の流動速度を一定にする平坦化処理が加熱プレス処理により施されており、
ソルダーレジスト層の前記平坦化処理された表面は、最大粗さが０．３〜７．５μｍであるような凹凸面であることを特徴とするプリント配線板。
【請求項２】
ソルダーレジスト層の前記平坦化処理された表面は、最大粗さが０．８〜３．０μｍであるような凹凸面であることを特徴とする請求項１に記載のプリント配線板。
【請求項３】
前記ソルダーレジスト層の表面は、前記平坦化処理によって形成された凹凸面である第１の凹凸面と、その第１の凹凸面上に粗化処理によって形成され、かつ前記第１の凹凸面の最大表面粗さよりも小さい表面粗さを有する第２の凹凸面とからなることを特徴とする請求項１または２に記載のプリント配線板。
【請求項４】
前記ソルダーレジスト層の第２の凹凸面は、算術平均粗さ（Ｒａ）が０．２〜０．７μｍであることを特徴とする請求項３に記載のプリント配線板。
【請求項５】
前記ソルダーレジスト層の表面は、プレス温度：３５〜１００℃、プレス圧：１．０〜１０ＭＰａ、プレス時間：２０秒〜３分の条件のもとで平坦化されていることを特徴とする請求項１から４までの何れか１項に記載のプリント配線板。
【請求項６】
導体回路を形成した配線基板の表面にソルダーレジスト層を設けると共に、このソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を、導体パッドとして形成し、その導体パッド上に半田バンプを形成し、その半田バンプを介して電子部品を実装し、その電子部品をアンダーフィル材によって樹脂封止してなるプリント基板の製造方法であって、
その製造工程中に少なくとも以下の（１）〜（６）までの工程；すなわち、
（１）絶縁層上に形成された導体回路を被覆してソルダーレジスト層を形成する工程、
（２）ソルダーレジスト層表面に樹脂フィルムを貼付した後、その樹脂フィルム上から加熱プレス処理を施して、液状アンダーフィル材の流動速度を一定にするようにソルダーレジスト層表面を、最大粗さが０．３〜７．５μｍであるような凹凸面に平坦化する工程、
（３）樹脂フィルムを剥離させた後、ソルダーレジスト層の平坦化された表面に開口部を形成し、その開口部から露出する導体回路の一部を導体パッドとして形成する工程、
（４）導体パッド上に半田ペーストを充填して半田バンプを形成する工程、
（５）ＩＣ等の電子部品を半田バンプを介して配線基板上に実装する工程、および、
（６）実装された電子部品とソルダーレジスト層表面との間に前記液状アンダーフィル材を充填してその液状アンダーフィル材を硬化させ、電子部品を樹脂封止する工程、
を含むことを特徴とするプリント配線板の製造方法。
【請求項７】
前記加熱プレス処理は、プレス温度：３５〜１００℃、プレス圧：１．０〜１０ＭＰａ、プレス時間：２０秒〜３分の条件のもとで行なわれることを特徴とする請求項６に記載のプリント配線板の製造方法。
【請求項８】
（３）樹脂フィルムを剥離させた後、ソルダーレジスト層の平坦化された表面に開口部を形成し、その開口部から露出する導体回路の一部を導体パッドとして形成する工程は、
前記樹脂フィルムを剥離させた後、前記平坦化された表面に粗化処理を施して、算術平均粗さ（Ｒａ）が前記最大表面粗さよりも小さな粗化面を形成する工程を含むことを特徴とする、請求項６または７に記載のプリント配線板の製造方法。
【請求項９】
前記粗化処理は、過マンガン酸カリウム溶液：４０〜１００ｇ／ｌ、液温：４０〜８０℃、浸漬時間：０．５〜１０分の条件のもとで行なわれることを特徴とする請求項８に記載のプリント配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣ等の電子部品を載置するパッケージ基板等のプリント配線板に係り、特に、ＩＣ等を樹脂封止するアンダーフィル内にボイドが残存しないようなソルダーレジスト層の表面構造に関する。
【背景技術】
【０００２】
図１１は、従来技術に係るパッケージ基板を構成するプリント配線板を示す。該プリント配線板２１０では、基板上にＩＣチップ２９０を実装するために、基板上に複数の半田バンプ２７６を形成し、これらの半田バンプ２７６が互いに融着しないようにソルダーレジスト層２７０が設けられている。
【０００３】
具体的には、基板上に半田パッド２７５を含んだ導体回路２５８を形成し、この導体回路２５８を被覆してソルダーレジスト層２７０を設け、そのソルダーレジスト層２７０の半田パッド対応位置に開口２７１を設け、この開口２７１から露出する半田パッド２７５の表面にニッケルめっき層および金めっき層（これらの２層を符号２７４で示す）を形成した後、半田ペースト等を印刷し、リフローさせることによって半田バンプ２７６を形成する。そして、該半田バンプ２７６を介してＩＣチップ２９０を取り付けた後、半田バンプ２７６とＩＣチップ２９０との高い接続信頼性を保持するために、ＩＣチップ２９０と基板との間にアンダーフィル（封止用樹脂）２８８を充填している。
【０００４】
このようなアンダーフィルを充填する方法には、ノズルを用いたポッティング法がある。この方法では、ＩＣチップの一辺に沿って、アンダーフィル樹脂液がＩＣチップ下面とソルダーレジスト層表面との間にできる空間（隙間）に充填され、その際、樹脂液はＩＣチップの一方の側面から他方の側面まで毛管現象により流れ込むようになっている。
【０００５】
ここで、プリント配線板のソルダーレジスト層表面に着目すると、ソルダーレジスト層は、アディティブ法またはテンティング法により形成された導体回路（実装用パッドを含む）上に印刷または塗布により形成されるが、ソルダーレジスト層の下地は、導体回路がある部分とない部分があるため、通常は凹凸面となっている。それ故、ソルダーレジスト層の表面も、下地の凹凸に対応した凹凸を有する表面となる、即ち、ＩＣチップ下面とソルダーレジスト層表面との隙間が一定とならないのが通常である。したがって、そのような隙間では、場所によって流れ込むアンダーフィル材（樹脂液）の流れ込み速度に差が生じるので、隙間に存在する空気を完全に反対側に押し出すことができない場合があり、そのような場合には、アンダーフィル内に空気が残存してしまう（ポイドの形成）ことがある。
【０００６】
このようなアンダーフィル材は、充填された後に硬化されて、ＩＣチップ実装プリント配線板が製造されるが、硬化されたアンダーフィル内部にポイドが存在する場合には、そのポイド内に水分が貯まりやすくなると共に、プリント配線板に対して高温多湿環境下でのＨＡＳＴ試験を行うと、ソルダーレジスト層表面とアンダーフィルの界面またはアンダーフィルとＩＣの界面付近にあるポイドを基点として、ソルダーレジスト層とアンダーフィルとの間またはアンダーフィルとＩＣとの間にクラックが生じやすくなる。そのため、ソルダーレジスト層とアンダーフィルとからなる絶縁層の絶縁抵抗が劣化したり、基板間に剥離が生じてＩＣチップと半田バンプ間の接続抵抗が上昇したりするという問題があった。
【０００７】
また、クラックが生じた界面から水分が侵入して、半田バンプから半田のマイグレーションが発生して、半田バンプ相互間に短絡が生じたりするという問題もあった。
【０００８】
そこで、本発明の目的は、従来技術が抱える上記問題点を解決して、ソルダーレジスト層表面を平坦化処理することによって、ソルダーレジスト層表面とＩＣチップ下面との間の距離のばらつきを小さくして、アンダーフィル内部にボイドが残存しにくくしたプリント配線板およびその製造方法を提案することにある。
【０００９】
本発明の他の目的は、ソルダーレジスト層表面を平坦化処理した後に、その平坦化処理面に対してさらに粗化処理を施して、ソルダーレジスト層表面とアンダーフィルとの密着性が向上したプリント配線板およびその製造方法を提案することにある。
【発明の開示】
【００１０】
本発明者らは、上記目的の実現のために鋭意研究を重ねた結果、ソルダーレジスト層を形成した後に、その表面を加熱プレスによって平坦化して、ソルダーレジスト層下の導体回路の有無に起因する大きな凹凸を小さくすることによって、ソルダーレジスト層表面とＩＣチップ下面との間の距離のばらつきを少なくして、ＩＣチップ実装後のアンダーフィル材の充填の際に、アンダーフィル材の流動速度を一定にすることができるということを知見した。
【００１１】
さらに本発明者らは、ソルダーレジスト層の平坦化した表面にアンダーフィル材の流動速度のバラツキを大きくしない程度の微細な凹凸を、少なくとも部品実装領域全面に形成することによって、ソルダーレジスト層とアンダーフィルとの間の密着力の向上を図ることができることを知見した。そして、そのような知見に基づいて、以下のような内容を要旨構成とする本発明を完成した。
【００１２】
すなわち、本発明は、
導体回路を形成した配線基板の表面にソルダーレジスト層を設けると共に、このソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を、導体パッドとして形成し、その導体パッド上に半田バンプを形成し、その半田バンプを介して電子部品を実装し、その電子部品をアンダーフィルによって樹脂封止してなるプリント基板において、
前記ソルダーレジスト層の表面は、少なくとも前記電子部品実装領域において平坦化処理が施されてなることを特徴とするプリント配線板である。
【００１３】
上記プリント配線板において、ソルダーレジスト層の平坦化処理された表面は、最大粗さが０．３〜７．５μｍであるような凹凸面に形成する。さらに、最大粗さが０．８〜２．０μｍであるような凹凸面に形成することがより好ましい。
【００１４】
また、本発明は、
導体回路を形成した配線基板の表面にソルダーレジスト層を設けると共に、そのソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を、導体パッドとして形成し、その導体パッド上に半田バンプを形成し、その半田バンプを介して電子部品を実装し、その電子部品とソルダーレジスト層との間をアンダーフィルによって樹脂封止してなるプリント基板において、
前記ソルダーレジスト層の表面は、少なくとも前記電子部品実装領域において平坦化処理が施され、その平坦化処理された表面に対して、さらに粗化処理が施されてなることを特徴とするプリント配線板である。
【００１５】
上記プリント配線板において、ソルダーレジスト層の表面は、平坦化処理によって形成された所定の最大表面粗さを有する第１の凹凸面と、その凹凸面上に粗化処理によって形成され、かつ前記第１の凹凸面の最大表面粗さよりも小さい表面粗さを有する第２の凹凸面から形成することが好ましい。
【００１６】
なお、ここでいう第１の凹凸面の「最大表面粗さ」とは、図１０に概略的に示すように、電子部品実装領域において、導体パッド上または導体回路上のソルダーレジスト層の高さと、隣接する導体パッド非形成部または導体回路非形成部のソルダーレジスト層の高さとの差×１、×２、×３、×４、×５・・・・の中の最大値を意味する。また、第２の凹凸面の「算術平均粗さ」とは、ＪＩＳで規定された算術平均粗さ（Ｒａ）を意味する。
【００１７】
前記ソルダーレジスト層の第１の凹凸面は、最大表面粗さが０．３〜７．５μｍであり、さらに、０．８〜３．０μｍであることがより好ましい。
また、前記ソルダーレジスト層の第２の凹凸面は、算術平均粗さ（Ｒａ）が、０．２〜０．７μｍであることが好ましい。
【００１８】
前記ソルダーレジスト層表面の平坦化された表面は、過マンガン酸カリウム（ＫＭｎＯ４）やクロム酸等の酸化剤に浸漬したり、Ｏ２プラズマや、Ａｒ、ＣＦ４プラズマ等の物理処理を用いたりした粗化処理により粗面化することができる。
【００１９】
また、前記ソルダーレジスト層の表面は、加熱プレス処理により平坦化されており、その平坦化された表面は、プレス温度：３５〜１００℃、プレス圧：１．０〜１０ＭＰａ、プレス時間：２０秒〜３分の条件下での加熱プレス処理により形成されることが好ましい。
【００２０】
また、本発明は、
導体回路を形成した配線基板の表面にソルダーレジスト層を設けると共に、このソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を、導体パッドとして形成し、その導体パッド上に半田バンプを形成し、その半田バンプを介して電子部品を実装し、その電子部品をアンダーフィル材によって樹脂封止してなるプリント基板の製造方法であって、
その製造工程中に少なくとも以下の（１）〜（６）までの工程；すなわち、
（１）絶縁層上に形成された導体回路を被覆してソルダーレジスト層を形成する工程、
（２）ソルダーレジスト層表面に樹脂フィルムを貼付した後、その樹脂フィルム上から加熱プレス処理を施して、ソルダーレジスト層表面を平坦化する工程、
（３）樹脂フィルムを剥離させた後、ソルダーレジスト層の平坦化された表面に開口部を形成し、その開口部から露出する導体回路の一部を導体パッドとして形成する工程、
（４）導体パッド上に半田ペーストを充填して半田バンプを形成する工程、
（５）ＩＣ等の電子部品を半田バンプを介して配線基板上に実装する工程、および、
（６）実装された電子部品とソルダーレジスト層表面との間にアンダーフィル材を充填して、電子部品を樹脂封止する工程、
を含むことを特徴とするプリント配線板の製造方法である。
【００２１】
また、本発明は、
導体回路を形成した配線基板の表面にソルダーレジスト層を設けると共に、このソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を、導体パッドとして形成し、その導体パッド上に半田バンプを形成し、その半田バンプを介して電子部品を実装し、その電子部品とソルダーレジスト層との間をアンダーフィル材によって樹脂封止してなるプリント基板の製造方法であって、
その製造工程中に少なくとも以下の（１）〜（７）までの工程；すなわち、
（１）絶縁層上に形成された導体回路を被覆してソルダーレジスト層を形成する工程、
（２）ソルダーレジスト層表面に樹脂フィルムを貼付した後、その樹脂フィルム上から加熱プレス処理を施して、所定の最大表面粗さ以下に平坦化する工程、
（３）前記樹脂フィルムを剥離させた後、前記平坦化された表面に粗化処理を施して、算術平均粗さ（Ｒａ）が前記最大表面粗さよりも小さな粗化面を形成する工程、
（４）ソルダーレジスト層の平坦化された表面に開口部を形成し、その開口部から露出する導体回路の一部を導体パッドとして形成する工程、
（５）導体パッド上に半田ペーストを充填して半田バンプを形成する工程、
（６）ＩＣ等の電子部品を半田バンプを介して配線基板上に実装する工程、および、
（７）実装された電子部品とソルダーレジスト層表面との間にアンダーフィル材を充填して、電子部品を樹脂封止する工程、
を含むことを特徴とするプリント配線板の製造方法である。
【００２２】
上記プリント配線板の製造方法において、
前記加熱プレス処理は、プレス温度：３５〜１００℃、プレス圧：１．０〜１０ＭＰａ、プレス時間：２０秒〜３分の条件下で行なわれることが好ましい。
【００２３】
また、前記粗化処理は、濃度：４０〜１００ｇ／ｌ、液温：４０〜８０℃の過マンガン酸カリウム溶液中に０．５〜１０分浸漬したり、パワー：４００〜１６００Ｗ、酸素流量：１００〜５００ｓｃｃｍ、時間：１０〜３００秒の条件化での酸素プラズマ処理により行ったりすることが好ましい。
【００２４】
本発明によれば、ソルダーレジスト層の表面を平坦化することによって、ソルダーレジスト層表面とＩＣチップ下面との間の距離のばらつきを小さくすることができるので、アンダーフィル材の移動速度のばらつきが小さくなり、ＩＣ等の電子部品が大型化してもアンダーフィル内部にボイドが残存することを抑制することができる。
【００２５】
また、ソルダーレジスト層の平坦化した表面に粗化処理を施すことによって、その平坦化した表面上に、より小さい表面粗さの凹凸を形成することができるので、ソルダーレジスト層とアンダーフィルとの間の密着力の向上を図ることができる。
【００２６】
したがって、ソルダーレジスト層とアンダーフィルとの間またはアンダーフィルとＩＣチップとの間にクラックや剥離が発生することを阻止することができるので、ソルダーレジスト層とアンダーフィルとからなる絶縁層の絶縁抵抗の劣化や、基板間に剥離が生じてＩＣチップと半田バンプ間の接続抵抗の上昇を抑制することができ、さらに、半田バンプ間のマイグレーションが発生することもないので、半田バンプ相互の短絡を阻止することができる。その結果、絶縁性および接続信頼性に優れたプリント配線板を提供することができる。
【図面の簡単な説明】
【００２７】
図１（ａ）〜（ｄ）は、本発明の実施例１にかかるプリント配線板を製造する工程の一部を示す図である。
図２（ａ）〜（ｃ）は、本発明の実施例１にかかるプリント配線板を製造する工程の一部を示す図である。
図３（ａ）〜（ｄ）は、本発明の実施例１にかかるプリント配線板を製造する工程の一部を示す図である。
図４（ａ）〜（ｄ）は、本発明の実施例１にかかるプリント配線板を製造する工程の一部を示す図である。
図５（ａ）〜（ｂ）は、本発明の実施例１にかかるプリント配線板を製造する工程の一部を示す図である。
図６（ａ）〜（ｂ）は、本発明の実施例１にかかるプリント配線板を製造する工程の一部を示す図である。
図７は、本発明の実施例１にかかるプリント配線板の断面図である。
図８は、本発明の実施例１にかかるプリント配線板にＩＣチップを実装したプリント配線板を示す断面図である。
図９（ａ）は、本発明の実施例１にかかるプリント配線板における、平坦化処理前のソルダーレジスト層表面の粗さを示す概略図、図９（ｂ）は、同じく平坦化処理後のソルダーレジスト層表面の粗さを示す概略図、図９（ｃ）は、同じく粗化処理後のソルダーレジスト層表面の粗さを示す概略図である。
図１０は、ソルダーレジスト層表面の「最大表面粗さ」を説明するための概略図である。
図１１は、従来技術に係る製造方法によるプリント配線板の断面図である。
【発明を実施するための最良の形態】
【００２８】
本発明のプリント配線板は、導体回路を形成した配線基板の表面に設けたソルダーレジスト層の表面が、少なくとも電子部品実装領域において、平坦化処理が施されてなること、または、その平坦化された表面がさらに粗化処理されてなることを特徴とする。
【００２９】
すなわち、導体回路を形成した配線基板の導体回路を被覆して設けたソルダーレジスト層に開口部が形成され、その開口部から露出する導体回路の一部を導体パッドとして形成し、その導体パッド上に半田バンプを形成し、その半田バンプを介して電子部品を実装し、その電子部品とソルダーレジスト層との間をアンダーフィル材によって樹脂封止してなるプリント基板において、
ソルダーレジスト層の表面の少なくとも電子部品実装領域において、平坦化処理が施されてなること、または、その平坦化された表面がさらに粗化処理されてなることを特徴とする。
【００３０】
前記「電子部品実装領域」とは、実装される電子部品を垂直上方から投影した領域、即ち、電子部品直下の領域のことであり、接続パッドやバイアホールを含む導体パッドが形成される領域にほぼ相当する。
【００３１】
本発明のプリント配線板において、前記ソルダーレジスト層を形成する樹脂としては、市販のソルダーレジスト剤、例えば、日立化成工業社製の商品名「ＲＰＺ−１」や、アサヒ化学研究所社製の商品名「ＤＰＲ−８０ＳＧＴ−７」、太陽インキ製造社製の商品名「ＰＳＲ−４００シリーズ」等を用いることができ、そのソルダーレジスト層の厚さは、５〜４０μｍとすることが望ましい。薄すぎると半田体のダムとしての効果が低下し、厚すぎると現像処理しにくいからである。
【００３２】
本発明におけるソルダーレジスト層表面の平坦化処理は、
ソルダーレジスト組成物を塗布または貼付した後、半硬化の状態で、または乾燥あるいは硬化させた後にソルダーレジスト層表面をプレスすることによって行なわれる。
【００３３】
その際、塗布または貼付したソルダーレジスト組成物を半硬化の状態で、または乾燥あるいは硬化させた後、その半硬化状態の表面または硬化した表面に、例えばＰＥＴ等の樹脂フィルムを貼付した後に、樹脂フィルム上からプレスすることで平坦化することが望ましく、ソルダーレジスト層表面をホットプレスにより平坦化することがより望ましい。プレスによる平坦化が容易であるからである。
【００３４】
本発明における平坦化されたソルダーレジスト層の表面は、最大表面粗さが０．３〜７．５μｍであるような凹凸面（以下、「第１の凹凸面」という）であり、その第１の凹凸面は、最大表面粗さが０．８〜３．０μｍであることがより望ましい。
その理由は、第１の凹凸面の最大表面粗さが０．３μｍ未満では、ソルダーレジスト層表面に対するアンダーフィル材の濡れ性が低下したり、ソルダーレジスト層とアンダーフィル材との密着性が低下したりするからであり、一方、第１の凹凸面の最大表面粗さが７．５μｍを超えると、アンダーフィル材の移動速度に差が生じるからである。
【００３５】
前記ソルダーレジスト層における、最大表面粗さが０．３〜７．５μｍであるような第１の凹凸面は、プレス温度：３５〜１００℃、プレス圧：１．０〜１０ＭＰａ、プレス時間：２０秒〜３分の条件下で形成されることが望ましい。
その理由は、プレス温度が３５℃未満、プレス圧が１．０ＭＰａ未満、プレス時間が２０秒未満では、ソルダーレジスト層表面の最大表面粗さが望ましい範囲を超えてしまうからであり、一方、プレス温度が１００℃を超え、プレス圧が１０ＭＰａを超え、プレス時間が３分を超えると、過剰に加圧されるために、ソルダーレジスト層の厚みが薄くなり過ぎて、絶縁信頼性の低下や耐衝撃性が劣化するからである。
【００３６】
さらに、本発明においては、前記平坦化された表面上に粗化処理によって形成される凹凸面（以下、「第２の凹凸面」という）は、過マンガン酸カリウムや、クロム酸等の酸化剤を用いた粗化処理やプラズマ処理によって形成されることが望ましい。その理由は、凹凸面を均一に形成できるからである。
【００３７】
前記粗化処理の条件は、例えば、過マンガン酸カリウム溶液を用いる場合には、濃度：４０〜１００ｇ／ｌ、液温：４０〜８０℃、浸漬時間：０．５〜１０分であることが望ましく、酸素プラズマ処理による場合には、パワー：４００〜１６００Ｗ、酸素流量：１００〜５００ｓｃｃｍ、時間：１０〜３００秒の条件が望ましい。
【００３８】
前記粗化処理によって形成される第２の凹凸面は、第１の凹凸面の最大表面粗さよりも小さく、算術平均粗さＲａで０．２〜０．７μｍであるような凹凸面であることが望ましく、第２の凹凸面は、算術平均粗さＲａで０．２〜０．５μｍであるような凹凸面であることがより望ましい。
その理由は、第２の凹凸面の表面粗さがＲａで０．２μｍ未満では、アンダーフィルとソルダーレジスト層との間の密着性や、アンダーフィル材の濡れ性が悪いからであり、一方、表面粗さがＲａで０．７μｍを超えると、凹部にフラックス残渣や洗浄液の残渣が残存して絶縁信頼性や接続信頼性が低下するからである。
【００３９】
本発明においては、平坦化され、かつ粗面化されたソルダーレジスト層の表面に、導体パッドの一部を露出させるための開口が、常法に従って形成される。これらの導体パッドとして機能する導体回路の一部は、開口からその一部分が露出した形態、あるいは全部が露出されてなる形態のいずれも採用できる。前者の場合は、導体パッドの境界部分で生じる樹脂絶縁層のクラックを防止でき、後者の場合は開口位置ずれの許容範囲を大きくすることができる。
【００４０】
また、「導体パッド」は導体回路（配線パターン）の一部という形態、バイアホール（めっき導体が樹脂絶縁層に設けた開口内に完全に充填されたフィルドビアを含む）という形態、およびそのバイアホールに導体回路の一部を加えた形態を含んでいる。
【００４１】
本発明のプリント配線板において、ソルダーレジスト層が形成される配線基板は、特には限定されないが、表面が粗化処理された樹脂絶縁材上にめっきレジストが形成され、そのめっきレジストの非形成部分にパッドを含む導体回路が形成された、いわゆるアディティブプリント配線板、ビルドアッププリント配線板であることが望ましい。
このような配線基板にソルダーレジスト組成物を塗布すると、ソルダーレジスト層の開口径は、導体パッド径よりも小さくすることができる。その結果、樹脂であるめっきレジストは、半田体となじまずに半田体を弾くために、半田体のダムとしての作用があるからである。
【００４２】
前記半田バンプは、Ｓｎ／Ｐｂ、Ｓｎ／Ｓｂ、Ｓｎ／Ａｇ、Ｓｎ／Ａｇ／Ｃｕ、Ｓｎ／Ｃｕ、Ｓｎ／Ｚｎから選ばれる少なくとも一種の半田から形成されることが望ましい。すなわち、上記各種半田の中から選ばれる一種類で形成させてもよいし、２種類以上を混合して用いてもよい。
【００４３】
そのような半田の例を上げると、組成比がＳｎ：Ｐｂ＝６３：３７であるスズ／鉛半田、同じくＳｎ：Ｐｂ：Ａｇ＝６２：３６：２であるスズ／鉛／銀半田、同じくＳｎ：Ａｇ＝９６．５：３．５であるスズ／銀半田等がある。
半田バンプの形成は、導体パッド上に円形の開口を有するマスクを載置して、印刷法により形成されることが望ましい。
【００４４】
本発明にかかる半田バンプ形成用の半田は、一般的なプリント配線板の製造で使用されている半田のほとんど全ての種類を単独で、あるいは組み合わせて用いることができる。
前記半田バンプの高さは、５〜５０μｍの範囲が望ましく、そのような高さ、および形状は均一化することが望ましい。
【００４５】
そして、導体パッド上に印刷された半田ペーストは、リフロー処理を施すことによって半田バンプ化される。そのリフロー条件は、窒素等の不活性ガスを用いて温度１００〜３００℃の範囲で行われる。リフロー温度は、用いる半田の融点に応じて最適な温度プロフィールを設定する。
前記リフロー処理によって形成された半田バンプは、全てがほぼ半球状となり、その高さも５〜５０μｍの範囲で均一形成され、ソルダーレジスト層は半田ペーストに汚染されることがなくなる。
【００４６】
前記電子部品と半田バンプとの接続方法としては、電子部品と配線基板との位置合わせをした状態でリフローする方法や、予め半田バンプを加熱、溶解させておいた状態で電子部品と配線基板とを接合させる方法などがある。
その際に加える温度は、ピーク温度にて、半田バンプの融解温度Ｔ℃からＴ＋５０℃の範囲が望ましい。融解温度Ｔ℃未満では半田が溶融しないし、Ｔ＋５０℃を越えると、溶融した半田が隣り合う半田バンプ間を接続して短絡を引き起こしたり、基板が劣化したりするからである。
【００４７】
本発明において、実装された電子部品と平坦化されたソルダーレジスト層表面との間の隙間、または、実装された電子部品と平坦化され、かつ粗面化されたソルダーレジスト層表面との間の隙間にアンダーフィル材が充填され、硬化されることによって、電子部品が樹脂封止されるように構成されている。
【００４８】
このような実装された電子部品と配線基板との隙間に充填されるアンダーフィル材は、電子部品と配線基板の熱膨張率のミスマッチを防止するものであり、例えば、形成されたソルダーレジスト層上に、電子部品の一辺に沿ってアンダーフィル材をノズルを用いてポッティングし、そのポッティングされた樹脂が電子部品とソルダーレジスト層との間に入り込むことで充填される。
【００４９】
前記アンダーフィル材としては、熱硬化性樹脂や、熱可塑性樹脂、紫外硬化樹脂、感光性樹脂等を用いることができ、例えば、エポキシ樹脂、シリコン樹脂、ポリイミド樹脂、フェノール樹脂、フッ素樹脂等を含んだ液状の樹脂や、それらの樹脂にシリカやアルミナ等の無機フィラーを分散させた無機フィラー分散樹脂を用いることができる。
前記液状の樹脂は、その粘度が、２５℃で１．３〜１６Ｐａ・ｓであることが望ましく、その範囲内で用いた場合には、液体樹脂の充填性が良好である。
【００５０】
なお、本発明において、前記導体回路の全表面に粗化層を形成することが望ましい。このような構造のプリント配線板では、導体パッド（ＩＣチップや電子部品を搭載する部分）を含む導体回路の表面に形成した粗化層がアンカーとして作用するので、導体回路とソルダーレジスト層が強固に密着し、また、導体パッド表面に供給保持される半田体との密着性も改善される。また、パッド表面にＮｉ／ＡｕやＮｉ／Ｐｄ／Ａｕを施しておくとよい。
【００５１】
［実施例］
（実施例１）
以下、本発明のプリント配線板とその製造方法の一例について、図を参照して説明する。先ず、本発明のプリント配線板の第１の実施例について、その構造を図７および図８を参照して説明する。
図７は、電子部品としてのＩＣチップ９０を搭載する前のプリント配線板１０（パッケージ基板）の断面を示し、図８は、ＩＣチップ９０を搭載した状態のプリント配線板１０の断面を示している。図８に示すように、プリント配線板１０の上面にはＩＣチップ９０が搭載され、下面はドータボード９４に接続されている。
【００５２】
この実施例にかかるプリント配線板１０は、コア基板３０の表面および裏面にビルドアップ配線層８０Ａ、８０Ｂがそれぞれ形成された形態を有している。該ビルトアップ層８０Ａは、バイアホール６０および導体回路５８が形成された層間樹脂絶縁層５０と、バイアホール１６０および導体回路１５８が形成された層間樹脂絶縁層１５０とからなる。また、ビルドアップ配線層８０Ｂは、バイアホール６０および導体回路５８が形成された層間樹脂絶縁層５０と、バイアホール１６０および導体回路１５８が形成された層間樹脂絶縁層１５０とからなる。
【００５３】
前記プリント配線板１０の上面には、ＩＣチップ９０の電極９２（図８参照）に接続されるべき半田バンプ７６Ｕが配設されている。この半田バンプ７６Ｕは、バイアホール１６０およびバイアホール６０を介してスルーホール３６に接続されている。
【００５４】
一方、プリント配線板１０の下面には、ドータボード（サブボード）９４のランド９６（図８参照）に接続されるべき半田バンプ７６Ｄが配設されている。該半田バンプ７６Ｄは、バイアホール１６０およびバイアホール６０を介してスルーホール３６に接続されている。該半田バンプ７６Ｕ、７６Ｄは、ソルダーレジスト層７０の開口７１内に露出する導体回路１５８およびバイアホール１６０上に、ニッケルめっき層および金めっき層（これら２層を符号７４で示す）が形成されてなる半田パッド７５上に半田を充填することによって形成される。
【００５５】
図８に示すように、プリント配線板１０とＩＣチップ９０との間には樹脂封止を行うアンダーフィル材８８が配設されている。同様に、プリント配線板１０とマザーボード８４との間にもアンダーフィル材８８が配設されている。
【００５６】
ここで、ビルトアップ層８０Ａの上側およびビルトアップ層８０Ｂの下側のソルダーレジスト層７０の表面は、後述するようにホットプレスによって平坦化処理されており、その平坦化された表面は、最大表面粗さが０．３μｍ程度の凹凸面に形成されている。
【００５７】
さらに、平坦化処理された表面には、過マンガン酸カリウムによる粗化処理が施され、その粗化処理された表面は、最大表面粗さが０．２５μｍ程度であって、算術平均粗さＲａで０．２μｍ程度の凹凸面に形成されている。
【００５８】
このような構成によって、ソルダーレジスト層７０表面とＩＣチップ９０の下面との間の距離のばらつきを小さくすることができるので、アンダーフィル材８８の移動速度が一定となり、ＩＣチップ９０が大型化してもアンダーフィル材８８の内部にボイドが残存することを抑制することができる。
また、ソルダーレジスト層７０の平坦化した表面に粗化処理を施すことによって、ソルダーレジスト層７０とアンダーフィル８８との間の密着力の向上を図ることができる。
したがって、ソルダーレジスト層７０とアンダーフィル材８８との間またはアンダーフィル材８８とＩＣチップ９０との間にクラックが発生することを阻止している。
【００５９】
次に、図７に示すプリント配線板を製造する方法について、一例を挙げて具体的に説明する。
（Ａ）まず、樹脂充填剤調整用の原料組成物を以下のようにして調製した。
〔樹脂組成物（１）〕
ビスフェノールＦ型エポキシモノマー（油化シェル製、分子量３１０、ＹＬ９８３Ｕ）１００重量部、表面にシランカップリング剤がコーティングされた平均粒径１．６μｍのＳｉＯ２球状粒子（アドマテック製、ＣＲＳ１１０１−ＣＥ、ここで、最大粒子の大きさは後述する内層銅パターンの厚み（１５μｍ）以下とする）１７０重量部、レベリング剤（サンノプコ製、ペレノールＳ４）１．５重量部を攪拌混合することにより、その混合物の粘度を２３±１℃で４５，０００〜４９，０００ｃｐｓに調整して得た。
〔硬化剤組成物（２）〕
イミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）６．５重量部。
【００６０】
（Ｂ）プリント配線板の製造
（１）厚さ１ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる基板３０の両面に、１８μｍの銅箔３２がラミネートされている銅張積層板３０Ａを出発材料とした（図１（ａ）参照）。
この銅張積層板３０Ａを、まずドリル削孔した後、無電解めっき処理、電解めっき処理を施し、さらに、パターン状にエッチングすることにより、基板３０の両面に内層銅パターン３４とスルーホール３６を形成した（図１（ｂ））。
【００６１】
（２）内層銅パターン３４およびスルーホール３６を形成した基板３０を水洗いし、乾燥した後、酸化浴（黒化浴）として、ＮａＯＨ（１０ｇ／ｌ），ＮａＣｌＯ２（４０ｇ／ｌ），Ｎａ３ＰＯ４（６ｇ／ｌ）、還元浴として、ＮａＯＨ（１０ｇ／ｌ），ＮａＢＨ４（６ｇ／ｌ）を用いた酸化−還元処理により、内層銅パターン３４およびスルーホール３６の表面に粗化層３８を設けた（図１（ｃ）参照）。
（３）前記（Ａ）の樹脂充填剤調製用の樹脂組成物（１）と（２）を混合混練して樹脂充填剤を得た。
【００６２】
（４）前記（３）で得た樹脂充填剤４０を、調製後２４時間以内に基板３０の両面にロールコータを用いて塗布することにより、導体回路（内層銅パターン）３４と導体回路３４との間、およびスルーホール３６内に充填し、温度：７０℃、時間：２０分の条件で加熱乾燥させた（図１（ｄ）参照）。
（５）前記（４）の処理を終えた基板３０の片面を、＃６００のベルト研磨紙（三共理化学製）を用いたベルトサンダー研磨により、内層銅パターン３４の表面やスルーホール３６のランド３６ａ表面に樹脂充填剤４０が残らないように研磨し、次いで、前記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った（図２（ａ）参照）。次いで、１００℃で１時間、１２０℃で３時間、１５０℃で１時間、１８０℃で７時間の加熱処理を行って樹脂充填剤４０を硬化した。
【００６３】
このようにして、スルーホール３６等に充填された樹脂充填剤４０の表層部および内層導体回路３４上面の粗化層３８を除去して基板３０両面を平滑化した上で、樹脂充填剤４０と内層導体回路３４の側面とが粗化層３８を介して強固に密着し、またスルーホール３６の内壁面と樹脂充填剤４０とが粗化層３８を介して強固に密着した配線基板を得た。即ち、この工程により、樹脂充填剤４０の表面と内層銅パターン３４の表面が同一レベルとなるように平坦化した。
【００６４】
（６）次に、メック社製の銅表面粗化剤（商品名：エッチボンドＣｚシリーズの「Ｃｚ−８１００」）を基板に噴霧させて、導体回路３４およびスルーホール３６のランド３６ａの表面に粗化層４２を形成した（図２（ｂ）参照）。
【００６５】
（７）基板の両面に、基板より少し大きめの層間樹脂絶縁層用樹脂フィルム（味の素社製：商品名「ＡＢＦ−４５ＳＨ」）を基板上に載置し、圧力０．４５ＭＰａ、温度８０℃、圧着時間１０秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層５０αを形成した（図２（ｃ））。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度６７Ｐａ、圧力０．４７ＭＰａ、温度８５℃、圧着時間  ６０秒の条件で本圧着し、その後、１７０℃、４０分の加熱により熱硬化させた。
【００６６】
（８）次に、波長１０．４μｍのＣＯ２ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅３〜３０μ秒、マスクの貫通孔の径１．０〜５．０ｍｍ、１〜３ショットの条件で、層間樹脂絶縁層５０αに８５μｍφのバイアホール用開口４８を形成した（図３（ａ））。
（９）バイアホール用開口４８を形成した基板を、６０ｇ／ｌの過マンガン酸カリウムを含む８０℃の溶液に１０分間浸漬し、層間樹脂絶縁層５０αの表面に存在する無機粒子を脱落させることにより、バイアホール用開口４８の内壁を含む層間樹脂絶縁層５０αの表面に粗化面５０γを形成した（図３（ｂ））。
（１０）次に、上記処理を終えた基板を、中和溶液（シブレイ社製）に浸漬してから水洗した。
【００６７】
さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口４８の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム（ＰｄＣｌ２）の塩化第一スズ（ＳｎＣｌ２）を含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
【００６８】
（１１）次に、上村工業社製の無電解銅めっき水溶液（スルカップＰＥＡ）中に、触媒を付与した基板を浸漬して、粗面全体に厚さ０．３〜３．０μｍの無電解銅めっき膜を形成し、バイアホール用開口４８の内壁を含む層間樹脂絶縁層５０αの表面に無電解銅めっき膜５２が形成された基板を得た（図３（ｃ））。
（無電解めっき条件）
３４℃の液温度で４５分
（１２）前記（１１）で形成した無電解銅めっき膜５２上に市販の感光性ドライフィルムを張り付け、マスクを載置して、１００ｍＪ／ｃｍ２で露光、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト５４を設けた（図３（ｄ）参照）。
【００６９】
（１３）ついで、レジスト非形成部分に以下の条件で電解銅めっきを施し、厚さ１５μｍの電解銅めっき膜５６を形成した（図４（ａ）参照）。
〔電解めっき水溶液〕
硫酸  １８０ｇ／ｌ
硫酸銅  ８０ｇ／ｌ
添加剤  １ｍｌ／ｌ
（アトテックジャパン製、カパラシドＧＬ）
〔電解めっき条件〕
電流密度  １Ａ／ｄｍ２
時間  ３０分
温度  室温
【００７０】
（１４）めっきレジスト５４を５％のＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜５２を硫酸と過酸化水素の混合液でエッチング処理して溶解除去し、無電解銅めっき膜５２と電解銅めっき膜５６からなる厚さ１８μｍの導体回路５８およびバイアホール６０を形成した（図４（ｂ））。
（１５）前記（６）と同様の処理を行い、導体回路５８およびバイアホール６０の表面に粗化面６２を形成した（図４（ｃ）参照）。
（１６）前記（７）〜（１５）の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層１５０を設けてから導体回路１５８およびバイアホール１６０を形成し、多層配線基板を得た（図４（ｄ）参照）。
【００７１】
（１７）前記（１６）で得られた基板３０の一方の面に、市販のソルダーレジストインクを下記の印刷条件でスクリーン印刷した。
（印刷条件）
ソルダーレジストインク：商品名「ＲＰＺ−１」、日立化成工業社製
スクリーン版：ポリエステル繊維製
スキージ速度：１００〜２００ｍｍ／秒
【００７２】
スクリーン印刷後、５０℃で１０分乾燥したのち、もう一方の面にも同様の条件でソルダーレジストインクを印刷し、６０〜７０℃で２０〜２５分乾燥して、半硬化状態のソルダーレジスト層７０を形成した。（図５（ａ）参照）。
【００７３】
このソルダーレジスト層７０表面のうち、後述するようなＩＣチップ実装用の導体パッド形成領域（領域面積：４０ｍｍ２、導体パッド数：１０００）において、導体回路の有無に起因する凹凸を、表面粗さ計（例えば、商品名「ＳＵＲＦＣＯＭ  ４８０Ａ」、東京精密社製）または、商品名「ＷＹＫＯ  ＮＴ−２０００」、ビーコ社製、）により測定して、表面の凹凸の程度を１０箇所で調べ、その最大値を最大表面粗さとした。つまり、図１０に示すように、×１、×２・・・を測定できる箇所を測定点として選んだ。その結果を図９（ａ）に概略的に示す。この図から分かることは、ソルダーレジストインクを塗布し、乾燥させた後のソルダーレジスト層７０の表面は、最大表面粗さが１０μｍ程度の比較的に大きな凹凸面となっている。
【００７４】
（１８）次いで、前記（１７）で形成したソルダーレジスト層７０の両面に、ＰＥＴフィルムを貼付し、以下のような平坦化処理条件で、ＰＥＴフィルムを介してソルダーレジスト層に圧力をかけてソルダーレジスト表面を平坦化した。
（平坦化処理条件）
プレス温度：８０℃
プレス圧：５ＭＰａ
プレス時間：２分
【００７５】
平坦化処理後のソルダーレジスト層７０の表面のうち、前記（１７）で測定した領域と同一の領域を、同一の表面粗さ計により測定して、平坦化処理後のソルダーレジスト層表面の凹凸の程度を調べた。その結果を図９（ｂ）に概略的に示す。
この図から分かることは、ソルダーレジストインクを塗布し、乾燥させた後に、平坦化処理を施したソルダーレジスト層７０の表面は、最大表面粗さが０．３μｍの凹凸面となっている。
【００７６】
（１９）前記（１８）で形成したソルダーレジスト層７０の表面に対して、円パターン（マスクパターン）が描画された厚さ５ｍｍのフォトマスクフィルム（図示せず）を密着させて載置し、１０００ｍＪ／ｃｍ２の紫外線で露光し、１０ｇ／ｌの炭酸ナトリウム（Ｎａ２ＣＯ３）溶液で現像処理した。そしてさらに、８０℃で１時間、１００℃で１時間、 １２０℃で１時間、 １５０℃で３時間の条件で加熱処理して、導体パッド（バイアホールとそのランド部分を含む）の形成位置に対応した開口（開口径：８０μｍ）７１を有するソルダーレジスト層（厚み：２０μｍ）７０を形成した（図５（ｂ）参照）。
この実施例では、ＩＣチップ実装用の導体パッドを形成する領域（領域面積：４ｍｍ×１０ｍｍ＝４０ｍｍ２）内に、開口径が８０μｍの導体パッドを１０００個設けた。
【００７７】
（２０）塩化ニッケル２．３１×１０−２ｍｏｌ／ｌ、次亜リン酸ナトリウム２．８４×１０−１ｍｏｌ／ｌ、クエン酸ナトリウム１．５５×１０−１ｍｏｌ／ｌ、からなるｐＨ＝４．５の無電解ニッケルめっき液に、前記基板３０を２０分間浸漬して、開口７１から露出する導体回路１５８およびバイアホール１６０の表面に、厚さ５μｍのニッケルめっき層を形成した。
【００７８】
さらに、その基板を、シアン化金カリウム７．６１×１０−３ｍｏｌ／ｌ、塩化アンモニウム１．８７×１０−１ｍｏｌ／ｌ、クエン酸ナトリウム１．１６×１０−１ｍｏｌ／ｌ、次亜リン酸ナトリウム１．７０×１０−１ｍｏｌ／ｌからなる無電解金めっき液に８０℃の条件で７分２０秒間浸漬して、ニッケルめっき層上に厚さ０．０３μｍの金めっき層（ニッケルめっき層および金層を符号７４で示す）を形成することで、バイアホール１６０および導体回路１５８の表面に導体パッド７５を形成した（図６（ａ）参照）。
【００７９】
（２１）そして、ソルダーレジスト層７０上にメタルマスクを載置して、印刷法によって半田ペーストを印刷し、メタルマスクを取り外した後、２００℃でリフローすることにより、開口７１から露出する導体パッド７５上に半田バンプ（半田体）７６Ｕ、７６Ｄが形成されてなるプリント配線板１０を形成した（図６（ｂ）参照）。
（２２）次いで、前記（２２）で得られたプリント配線板１０の半田バンプ７６Ｕに対して、ＩＣチップ９０の電極９２が対応するように、ＩＣチップ９０を載置し、リフローを行うことによってＩＣチップ９０の取り付けを行う。
【００８０】
（２３）その後、ＩＣチップ９０とプリント配線板１０のソルダーレジスト層との間の隙間に、市販の液状のアンダーフィル材（封止樹脂）、例えば、商品名「Ｅ−１１７２Ａ」（エマーソン＆カミング社製）を充填することによって、前記隙間を樹脂封止するアンダーフィル８８を形成する。その際、アンダーフィル８８が硬化しない程度の温度に、基板を加熱することが好ましい。その後、アンダーフィル８８を硬化させた。同様に、リフローによりプリント配線板１０の半田バンプ７６Ｄにドータボード９４を取り付けた後、市販のアンダーフィル材を充填することによって、アンダーフィル８８を形成した。
最後に、アンダーフィル８８を硬化させることによって、ＩＣチップ等の電子部品が実装されたプリント配線板１０とした。
【００８１】
（実施例２）
ＩＣチップ実装用の導体パッドを設ける領域（Ｃ４エリア）に対応するソルダーレジスト層の領域（電子部品実装領域）の面積を７０ｍｍ２とし、さらに、その実装領域内に設けた導体パッドの個数を２０００個（ＩＣチップの電極数と同数）とした以外は、実施例１と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが０．５μｍの凹凸面に形成された。
【００８２】
（実施例３）
ＩＣチップ実装用の導体パッドを設ける領域（Ｃ４エリア）に対応するソルダーレジスト層の領域（電子部品実装領域）の面積を１３０ｍｍ２とし、さらに、その実装領域内に設けた導体パッドの個数を４０００個とした以外は、実施例１と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが０．４μｍの凹凸面に形成された。
【００８３】
（実施例４）
ＩＣチップ実装用の導体パッドを設ける領域（Ｃ４エリア）に対応するソルダーレジスト層の領域（電子部品実装領域）の面積を３１０ｍｍ２とし、さらに、その実装領域内に設けた導体パッドの個数を１００００個とした以外は、実施例１と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが０．５μｍの凹凸面に形成された。
【００８４】
（実施例５）
ＩＣチップ実装用の導体パッドを設ける領域（Ｃ４エリア）に対応するソルダーレジスト層の領域（電子部品実装領域）の面積を９００ｍｍ２とし、さらに、その実装領域内に設けた導体パッドの個数を３００００個とした以外は、実施例１と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが０．５μｍの凹凸面に形成された。
【００８５】
（実施例６）
ソルダーレジスト層を平坦化する際のプレス温度を６０℃とした以外は、実施例１と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが０．７μｍの凹凸面に形成された。
【００８６】
（実施例７）
ソルダーレジスト層を平坦化する際のプレス温度を６０℃とした以外は、実施例２と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが０．８μｍの凹凸面に形成された。
【００８７】
【実施例８】
ソルダーレジスト層を平坦化する際のプレス温度を６０℃とした以外は、実施例３と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが０．８μｍの凹凸面に形成された。
【００８８】
（実施例９）
ソルダーレジスト層を平坦化する際のプレス温度を６０℃とした以外は、実施例４と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが０．７μｍの凹凸面に形成された。
【００８９】
（実施例１０）
ソルダーレジスト層を平坦化する際のプレス温度を６０℃とした以外は、実施例５と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが０．８μｍの凹凸面に形成された。
【００９０】
（実施例１１）
ソルダーレジスト層を平坦化する際のプレス圧力を３ＭＰａとした以外は、実施例１と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが２．０μｍの凹凸面に形成された。
【００９１】
（実施例１２）
ソルダーレジスト層を平坦化する際のプレス圧力を３ＭＰａとした以外は、実施例２と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが２．０μｍの凹凸面に形成された。
【００９２】
（実施例１３）
ソルダーレジスト層を平坦化する際のプレス圧力を３ＭＰａとした以外は、実施例３と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが２．０μｍの凹凸面に形成された。
【００９３】
（実施例１４）
ソルダーレジスト層を平坦化する際のプレス圧力を３ＭＰａとした以外は、実施例４と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが２．１μｍの凹凸面に形成された。
【００９４】
（実施例１５）
ソルダーレジスト層を平坦化する際のプレス圧力を３ＭＰａとした以外は、実施例５と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが２．２μｍの凹凸面に形成された。
【００９５】
（実施例１６）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとした以外は、実施例１と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが４．８μｍの凹凸面に形成された。
【００９６】
（実施例１７）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとした以外は、実施例２と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが４．７μｍの凹凸面に形成された。
【００９７】
（実施例１８）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとした以外は、実施例３と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが５．０μｍの凹凸面に形成された。
【００９８】
（実施例１９）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとした以外は、実施例４と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが４．９μｍの凹凸面に形成された。
【００９９】
（実施例２０）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとした以外は、実施例５と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが５．０μｍの凹凸面に形成された。
【０１００】
（実施例２１）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとし、プレス温度を６０℃とした以外は、実施例１と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが７．０μｍの凹凸面に形成された。
【０１０１】
（実施例２２）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとし、プレス温度を６０℃とした以外は、実施例２と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが７．２μｍの凹凸面に形成された。
【０１０２】
（実施例２３）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとし、プレス温度を６０℃とした以外は、実施例３と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが７．３μｍの凹凸面に形成された。
【０１０３】
（実施例２４）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとし、プレス温度を６０℃とした以外は、実施例４と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが７．５μｍの凹凸面に形成された。
【０１０４】
（実施例２５）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとし、プレス温度を６０℃とした以外は、実施例５と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが７．５μｍの凹凸面に形成された。
【０１０５】
（実施例２６）
上記実施例１の工程（１８）で形成したソルダーレジスト層７０の平坦化された表面に、以下のような条件にて過マンガン酸カリウム溶液を用いた粗化処理を施して、ソルダーレジスト表面を粗面化した以外は、実施例１と同様にして、プリント配線板を製造した。
（粗化処理条件）
粗化液：過マンガン酸カリウム溶液
濃度：６０ｇ／ｌ
液温：６０℃
浸漬時間：１分
なお、粗化処理後のソルダーレジスト層７０の表面のうち、実施例１の工程（１８）で測定した領域中の限定された領域を、同一の表面粗さ計により測定して、粗化処理後のソルダーレジスト層表面の凹凸の程度を調べた。その結果を図９（ｃ）に概略的に示す。
但し、測定箇所は導体回路（パッド）形成領域に対応したソルダーレジスト層表面および導体回路非形成領域に対応したソルダーレジスト層表面であり、導体回路形成領域と導体回路非形成領域との境界付近では測定しなかった。
この図から分かることは、平坦化された表面上に形成された粗化面は、最大表面粗さ（Ｒｍａｘ：図９（ｃ）参照）が０．２５μｍ、算術平均粗さＲａで０．２μｍ程度の凹凸面となっている。
【０１０６】
（実施例２７）
ＩＣチップ実装用の導体パッドを設ける領域（Ｃ４エリア）に対応するソルダーレジスト層の領域（電子部品実装領域）の面積を７０ｍｍ２とし、さらに、その実装領域内に設けた導体パッドの個数を２０００個（ＩＣチップの電極数と同数）とした以外は、実施例２６と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが０．５μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．２５μｍ、算術平均粗さＲａで０．２μｍ程度の凹凸面に形成された。
【０１０７】
（実施例２８）
ＩＣチップ実装用の導体パッドを設ける領域（Ｃ４エリア）に対応するソルダーレジスト層の領域（電子部品実装領域）の面積を１３０ｍｍ２とし、さらに、その実装領域内に設けた導体パッドの個数を４０００個とした以外は、実施例２６と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが０．４μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．２５μｍ、算術平均粗さＲａで０．２μｍ程度の凹凸面に形成された。
【０１０８】
（実施例２９）
ＩＣチップ実装用の導体パッドを設ける領域（Ｃ４エリア）に対応するソルダーレジスト層の領域（電子部品実装領域）の面積を３１０ｍｍ２とし、さらに、その実装領域内に設けた導体パッドの個数を１００００個とした以外は、実施例２６と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが０．５μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．２５μｍ、算術平均粗さＲａで０．２μｍ程度の凹凸面に形成された。
【０１０９】
（実施例３０）
ＩＣチップ実装用の導体パッドを設ける領域（Ｃ４エリア）に対応するソルダーレジスト層の領域（電子部品実装領域）の面積を１２００ｍｍ２とし、さらに、その実装領域内に設けた導体パッドの個数を３００００個とした以外は、実施例２６と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが０．５μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．２５μｍ、算術平均粗さＲａで０．２μｍ程度の凹凸面に形成された。
【０１１０】
（実施例３１）
ソルダーレジスト層を平坦化する際のプレス温度を６０℃とし、その平坦化した表面を粗化処理する際の浸漬時間を１．５分とした以外は、実施例２６と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが０．７μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．４μｍ、算術平均粗さＲａで０．３μｍ程度の凹凸面に形成された。
【０１１１】
（実施例３２）
ソルダーレジスト層を平坦化する際のプレス温度を６０℃とし、その平坦化した表面を粗化処理する際の浸漬時間を１．５分とした以外は、実施例２７と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが０．８μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．４μｍ、算術平均粗さＲａで０．３μｍ程度の凹凸面に形成された。
【０１１２】
（実施例３３）
ソルダーレジスト層を平坦化する際のプレス温度を６０℃とし、その平坦化した表面を粗化処理する際の浸漬時間を１．５分とした以外は、実施例２８と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが０．８μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．４μｍ、算術平均粗さＲａで０．３μｍ程度の凹凸面に形成された。
【０１１３】
（実施例３４）
ソルダーレジスト層を平坦化する際のプレス温度を６０℃とし、その平坦化した表面を粗化処理する際の浸漬時間を２．０分とした以外は、実施例２９と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが０．７μｍの凹凸面に形成されると共に、粗化された表面は、最大表面粗さが０．４５μｍ、算術平均粗さＲａで０．４μｍ程度の凹凸面に形成された。
【０１１４】
（実施例３５）
ソルダーレジスト層を平坦化する際のプレス温度を６０℃とし、その平坦化した表面を粗化処理する際の浸漬時間を２．５分とした以外は、実施例３０と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが０．８μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．５５μｍ、算術平均粗さＲａで０．５μｍ程度の凹凸面に形成された。
【０１１５】
（実施例３６）
ソルダーレジスト層を平坦化する際のプレス圧力を３ＭＰａとし、その平坦化した表面を粗化処理する際の浸漬時間を２．０分とした以外は、実施例２６と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが３．０μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．４５μｍ、算術平均粗さＲａで０．３５μｍ程度の凹凸面に形成された。
【０１１６】
（実施例３７）
ソルダーレジスト層を平坦化する際のプレス圧力を３ＭＰａとし、その平坦化した表面を粗化処理する際の浸漬時間を２．０分とした以外は、実施例２７と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが３．０μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．４５μｍ、算術平均粗さＲａで０．４μｍ程度の凹凸面に形成された。
【０１１７】
（実施例３８）
ソルダーレジスト層を平坦化する際のプレス圧力を３ＭＰａとし、その平坦化した表面を粗化処理する際の浸漬時間を２．０分とした以外は、実施例２８と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが３．０μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．５μｍ、算術平均粗さＲａで０．４μｍ程度の凹凸面に形成された。
【０１１８】
（実施例３９）
ソルダーレジスト層を平坦化する際のプレス圧力を３ＭＰａとし、その平坦化した表面を粗化処理する際の浸漬時間を１．５分とした以外は、実施例２９と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが３．１μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．４μｍ、算術平均粗さＲａで０．３μｍ程度の凹凸面に形成された。
【０１１９】
（実施例４０）
ソルダーレジスト層を平坦化する際のプレス圧力を３ＭＰａとし、その平坦化した表面を粗化処理する際の浸漬時間を１．０分とした以外は、実施例３０と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが３．２μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．２５μｍ、算術平均粗さＲａで０．２μｍ程度の凹凸面に形成された。
【０１２０】
（実施例４１）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとし、その平坦化した表面を粗化処理する際の浸漬時間を２．５分とした以外は、実施例２６と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが４．８μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．５５μｍ、算術平均粗さＲａで０．５μｍ程度の凹凸面に形成された。
【０１２１】
（実施例４２）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとし、その平坦化した表面を粗化処理する際の浸漬時間を１分とした以外は、実施例２７と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが４．７μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．２５μｍ、算術平均粗さＲａで０．２μｍ程度の凹凸面に形成された。
【０１２２】
（実施例４３）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとし、その平坦化した表面を粗化処理する際の浸漬時間を１．５分とした以外は、実施例２８と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが５．０μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．４μｍ、算術平均粗さＲａで０．３５μｍ程度の凹凸面に形成された。
【０１２３】
（実施例４４）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとし、その平坦化した表面を粗化処理する際の浸漬時間を１．０分とした以外は、実施例２９と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが４．９μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．２５μｍ、算術平均粗さＲａで０．２μｍ程度の凹凸面に形成された。
【０１２４】
（実施例４５）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとし、その平坦化した表面を粗化処理する際の浸漬時間を２．５分とした以外は、実施例３０と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが５．０μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．５５μｍ、算術平均粗さＲａで０．５μｍ程度の凹凸面に形成された。
【０１２５】
（実施例４６）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとし、プレス温度を６０℃とし、その平坦化した表面を粗化処理する際の浸漬時間を２．０分とした以外は、実施例２６と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが７．０μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．４５μｍ、算術平均粗さＲａで０．４μｍ程度の凹凸面に形成された。
【０１２６】
（実施例４７）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとし、プレス温度を６０℃とし、その平坦化した表面を粗化処理する際の浸漬時間を１．５分とした以外は、実施例２７と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが７．２μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．３５μｍ、算術平均粗さＲａで０．３μｍ程度の凹凸面に形成された。
【０１２７】
（実施例４８）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとし、プレス温度を６０℃とし、その平坦化した表面を粗化処理する際の浸漬時間を１．０分とした以外は、実施例２８と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが７．３μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．２５μｍ、算術平均粗さＲａで０．２μｍ程度の凹凸面に形成された。
【０１２８】
（実施例４９）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとし、プレス温度を６０℃とし、その平坦化した表面を粗化処理する際の浸漬時間を１．５分とした以外は、実施例２９と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが７．５μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．４μｍ、算術平均粗さＲａで０．３μｍ程度の凹凸面に形成された。
【０１２９】
（実施例５０）
ソルダーレジスト層を平坦化する際のプレス圧力を１ＭＰａとし、プレス温度を６０℃とし、その平坦化した表面を粗化処理する際の浸漬時間を１．０分とした以外は、実施例３０と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが７．５μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．２５μｍ、算術平均粗さＲａで０．２μｍ程度の凹凸面に形成された。
【０１３０】
（実施例５１）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を２．７５分とした以外は、実施例３１と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが０．７μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．６μｍ、算術平均粗さＲａで０．５５μｍ程度の凹凸面に形成された。
【０１３１】
（実施例５２）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を３．０分とした以外は、実施例３２と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが０．８μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．６５μｍ、算術平均粗さＲａで０．５５μｍ程度の凹凸面に形成された。
【０１３２】
（実施例５３）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を２．７５分とした以外は、実施例３３と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが０．８μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．６μｍ、算術平均粗さＲａで０．５５μｍ程度の凹凸面に形成された。
【０１３３】
（実施例５４）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を２．７５分とした以外は、実施例３４と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが０．７μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．６μｍ、算術平均粗さＲａで０．５５μｍ程度の凹凸面に形成された。
【０１３４】
（実施例５５）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を３．２５分とした以外は、実施例３５と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが０．８μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．６５μｍ、算術平均粗さＲａで０．６μｍ程度の凹凸面に形成された。
【０１３５】
（実施例５６）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を４．０分とした以外は、実施例３６と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが３．０μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．８μｍ、算術平均粗さＲａで０．７μｍ程度の凹凸面に形成された。
【０１３６】
（実施例５７）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を３．５分とした以外は、実施例３７と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが３．０μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．８μｍ、算術平均粗さＲａで０．６５μｍ程度の凹凸面に形成された。
【０１３７】
（実施例５８）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を３．２５分とした以外は、実施例３８と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが３．０μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．７μｍ、算術平均粗さＲａで０．６μｍ程度の凹凸面に形成された。
【０１３８】
（実施例５９）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を３．５分とした以外は、実施例３９と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが３．１μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．８μｍ、算術平均粗さＲａで０．６５μｍ程度の凹凸面に形成された。
【０１３９】
（実施例６０）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を４．０分とした以外は、実施例４０と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが３．２μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．８μｍ、算術平均粗さＲａで０．７μｍ程度の凹凸面に形成された。
【０１４０】
（実施例６１）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を３．０分とした以外は、実施例４１と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが４．８μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．６５μｍ、算術平均粗さＲａで０．５５μｍ程度の凹凸面に形成された。
【０１４１】
（実施例６２）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を２．７５分とした以外は、実施例４２と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが４．７μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．６μｍ、算術平均粗さＲａで０．５５μｍ程度の凹凸面に形成された。
【０１４２】
（実施例６３）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を３．２５分とした以外は、実施例４３と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが５．０μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．７μｍ、算術平均粗さＲａで０．６μｍ程度の凹凸面に形成された。
【０１４３】
（実施例６４）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を３．０分とした以外は、実施例４４と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが４．９μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．６５μｍ、算術平均粗さＲａで０．５５μｍ程度の凹凸面に形成された。
【０１４４】
（実施例６５）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を４．０分とした以外は、実施例４５と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが５．０μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．８μｍ、算術平均粗さＲａで０．７μｍ程度の凹凸面に形成された。
【０１４５】
（実施例６６）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を３．７５分とした以外は、実施例４６と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが７．０μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．７５μｍ、算術平均粗さＲａで０．６５μｍ程度の凹凸面に形成された。
【０１４６】
（実施例６７）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を３．０分とした以外は、実施例４７と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが７．２μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．７μｍ、算術平均粗さＲａで０．５５μｍ程度の凹凸面に形成された。
【０１４７】
（実施例６８）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を２．７５分とした以外は、実施例４８と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが７．３μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．６μｍ、算術平均粗さＲａで０．５５μｍ程度の凹凸面に形成された。
【０１４８】
（実施例６９）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を３．５分とした以外は、実施例４９と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが７．５μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．７５μｍ、算術平均粗さＲａで０．６５μｍ程度の凹凸面に形成された。
【０１４９】
（実施例７０）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を３．５分とした以外は、実施例３０と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが７．５μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが０．７μｍ、算術平均粗さＲａで０．６５μｍ程度の凹凸面に形成された。
【０１５０】
（実施例７１）
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を１２分とした以外は、実施例２６と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが０．３μｍの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが３．０μｍ、算術平均粗さＲａで２．３μｍ程度の凹凸面に形成された。
【０１５１】
［比較例］
（比較例１）
ソルダーレジスト層の平坦化処理および粗化処理を行わなかった以外は、実施例１と同様にしてプリント配線板を製造した。
なお、この比較例における電子部品実装領域内の表面は、最大表面粗さが９．８μｍの凹凸面に形成された。
【０１５２】
（比較例２）
ソルダーレジスト層の平坦化処理および粗化処理を行わなかった以外は、実施例２と同様にしてプリント配線板を製造した。
なお、この比較例における電子部品実装領域内の表面は、最大表面粗さが９．６μｍの凹凸面に形成された。
【０１５３】
（比較例３）
ソルダーレジスト層の平坦化処理および粗化処理を行わなかった以外は、実施例３と同様にしてプリント配線板を製造した。
なお、この比較例における電子部品実装領域内の表面は、最大表面粗さが１０．０μｍの凹凸面に形成された。
【０１５４】
（比較例４）
ソルダーレジスト層の平坦化処理および粗化処理を行わなかった以外は、実施例４と同様にしてプリント配線板を製造した。
なお、この比較例における電子部品実装領域内の表面は、最大表面粗さが９．８μｍの凹凸面に形成された。
【０１５５】
（比較例５）
ソルダーレジスト層の平坦化処理および粗化処理を行わなかった以外は、実施例５と同様にしてプリント配線板を製造した。
なお、この比較例における電子部品実装領域内の表面は、最大表面粗さが１０．０μｍの凹凸面に形成された。
上記実施例１〜７１および比較例１〜５にしたがって製造したプリント配線板について、アンダーフィル内のポイド数を測定する試験、耐ヒートサイクル性（接続信頼性）および電気接続性を評価するための各試験を、以下のように実施した。各試験の測定結果は、表１〜表４に示す。
【０１５６】
（評価試験１）
実施例１〜７１および比較例１〜５にしたがって製造したプリント配線板について、ソルダーレジスト層と実装ＩＣチップとの間に充填されたアンダーフィル内部を、Ｘ線テレビシステム（島津製作所製、商品名「ＳＭＸ−１００」）を用いて観察し、存在するポイド数を測定した。
【０１５７】
（評価試験２）
実施例１〜７１および比較例１〜５にしたがって製造したプリント配線板について、独立したバンプ間に電圧を印加しながら、ＨＡＳＴ試験（高温・高湿・バイアス試験：８５℃／８５％／３．３Ｖ）に投入し、５０時間後、１００時間後、２００時間後の独立したバンプ間（１５０μｍピッチ）の絶縁抵抗をそれぞれ測定した。
ここで、ＨＡＳＴ試験後の絶縁抵抗が、１０７Ω以上の場合は○、１０７Ω未満の場合には×とする。なお、５０時間後の測定値が１０７Ω以上であることが絶縁抵抗についての目標値である。
【０１５８】
（評価試験３）
実施例１〜７１および比較例１〜５にしたがって製造したプリント配線板について、それぞれ１００個準備し導通テストを行った。
次に、それぞれの良品を各１０個ランダムに取りだし、−５５℃×５分⇔１２５℃×５分のヒートサイクル試験を、５００回、１０００回、２０００回行ない、プリント配線板の裏面（ＩＣ実装面とは反対面）からＩＣチップを介して再びプリント配線板の裏面に繋がっている特定回路の接続抵抗の変化量を測定し、電気的接続性を調べた。
【０１５９】
なお、接続抵抗の変化量は、（（ヒートサイクル後の接続抵抗値−初期値の接続抵抗値）／初期値の接続抵抗値）×１００で表され、１０個の良品のうち１つでもその値が１０％を越えた場合には、電気的接続性が不良とみなし、×で示し、１０個全ての値が１０％以下の場合には、電気的接続性が良好とみなし、○で示した。
【０１６０】
【表１】
0004997105.tif 000002
【０１６１】
【表２】
0004997105.tif 000003
【０１６２】
【表３】
0004997105.tif 000004
【０１６３】
【表４】
0004997105.tif 000005
【０１６４】
上記評価試験１の結果から、ソルダーレジスト層の平坦化された表面の最大表面粗さが小さい程、アンダーフィル内のボイド数が少なくなることが確認された。
【０１６５】
また、上記評価試験２の結果から、ソルダーレジスト層の平坦化された表面の最大表面粗さが特定の範囲内にあり、かつ粗化処理された表面の算術平均粗さＲａが特定の範囲内にある場合に、ＨＡＳＴ試験後の独立したバンプ間の絶縁抵抗が良好であることが確認された。特に、ソルダーレジスト層の平坦化された表面の最大表面粗さが、０．３〜７．５μｍの範囲であり、粗化処理された表面の算術平均粗さＲａが、０．２〜０．７μｍの範囲であれば、目標値をクリアできることが分かった。さらに、平坦化された表面の最大粗さが、０．８〜３．０μｍの範囲であり、粗化処理された表面の算術平均粗さＲａが０．２〜０．５μｍの範囲であれば、より信頼性が高くなる。
【０１６６】
また、上記評価試験３の結果から、ソルダーレジスト層の平坦化された表面の最大表面粗さが特定の範囲内にあり、かつ粗化処理された表面の算術平均粗さＲａが特定の範囲内にある場合に、電気的接続性が良好であることが確認された。特に、ソルダーレジスト層の平坦化された表面の最大表面粗さが０．３〜７．５μｍの範囲であり、粗化処理された表面の算術平均粗さＲａが、０．２〜０．７μｍの範囲である場合に、目標値をクリアできることが分かった。さらに、平坦化された表面の最大粗さが、０．８〜３．０μｍの範囲であり、粗化処理された表面の算術平均粗さＲａが０．２〜０．５μｍの範囲であれば、より信頼性が高くなる。
【０１６７】
さらに、評価試験２、３の結果によれば、電子部品実装領域の面積とソルダーレジスト層の平坦化された表面の最大表面粗さあるいは粗化処理された表面の算術平均粗さＲａとの間には相関があり、面積が大きいほど最大表面粗さや算術平均粗さＲａを管理する必要があることが分かる。これは面積が大きいほどアンダーフィルとソルダーレジスト層表面との密着性や、アンダーフィル内のボイド等が影響しているものと思われる。
【産業上の利用可能性】
【０１６８】
本発明は、ソルダーレジスト層とアンダーフィルとからなる絶縁層の絶縁抵抗が劣化したり、基板間に剥離が生じてＩＣチップと半田バンプ間の接続抵抗が上昇したりするという問題や、マイグレーションの発生に起因する半田バンプ相互間の短絡という問題を有利に解決できるプリント配線板を提供する。
【図１（ａ）】
0004997105.tif 000006
【図１（ｂ）】
0004997105.tif 000007
【図１（ｃ）】
0004997105.tif 000008
【図１（ｄ）】
0004997105.tif 000009
【図２（ａ）】
0004997105.tif 000010
【図２（ｂ）】
0004997105.tif 000011
【図２（ｃ）】
0004997105.tif 000012
【図３（ａ）】
0004997105.tif 000013
【図３（ｂ）】
0004997105.tif 000014
【図３（ｃ）】
0004997105.tif 000015
【図３（ｄ）】
0004997105.tif 000016
【図４（ａ）】
0004997105.tif 000017
【図４（ｂ）】
0004997105.tif 000018
【図４（ｃ）】
0004997105.tif 000019
【図４（ｄ）】
0004997105.tif 000020
【図５（ａ）】
0004997105.tif 000021
【図５（ｂ）】
0004997105.tif 000022
【図６（ａ）】
0004997105.tif 000023
【図６（ｂ）】
0004997105.tif 000024
【図７】
0004997105.tif 000025
【図８】
0004997105.tif 000026
【図９（ａ）】
0004997105.tif 000027
【図９（ｂ）】
0004997105.tif 000028
【図９（ｃ）】
0004997105.tif 000029
【図１０】
0004997105.tif 000030
【図１１】
0004997105.tif 000031