(57)【特許請求の範囲】
【請求項１】
半導体集積回路内部のクロック信号を入力するクロック入力端子と、
クロックスキューを計測するための計測信号を入力する計測信号入力端子と、
クロック信号と計測信号とが入力される複数の論理回路と、
前記計測信号入力端子から複数の前記論理回路に計測信号を分配する複数の計測信号分配ドライバと、
を備え、
複数の前記論理回路は、複数の論理回路群に分けられ、
前記論理回路群が２以上の前記論理回路を含み、
前記論理回路群内の全ての前記論理回路は、同一の前記計測信号分配ドライバと直接に信号線のみを介して接続され、
前記論理回路群に含まれる２以上の前記論理回路の出力信号に基づいて、当該論理回路群に含まれる２以上の前記論理回路間におけるクロックスキューを計測する半導体集積回路装置。
【請求項２】
前記クロック入力端子から複数の前記論理回路にクロック信号を分配するクロック分配ドライバを備え、
それぞれの前記論理回路群内の少なくとも１つの前記論理回路は、同一の前記クロック分配ドライバと直接に信号線のみを介して接続され、
同一の前記クロック分配ドライバにより接続された複数の前記論理回路の出力信号に基づいて、複数の前記論理回路群間における計測信号の遅延差を計測し、
それぞれの前記論理回路群内の全ての前記論理回路の出力信号からクロックスキューを計測する際に、前記遅延差を用いて補正を行う請求項１に記載の半導体集積回路装置。
【請求項３】
前記論理回路は、Ｄ型フリップフロップであり、
前記Ｄ型フリップフロップのクロック端子にクロック信号が入力され、前記Ｄ型フリップフロップのデータ端子に計測信号が入力される請求項１又は２に記載の半導体集積回路装置。
【請求項４】
半導体集積回路内部のクロック信号を入力するクロック入力端子と、
クロックスキューを計測するための計測信号を入力する計測信号入力端子と、
クロック信号と計測信号とが入力される複数の論理回路と、
前記計測信号入力端子から複数の前記論理回路に計測信号を分配する複数の計測信号分配ドライバと、
を備える半導体集積回路装置のクロックスキュー計測方法であって、
複数の前記論理回路を、複数の論理回路群に分け、
前記論理回路群内に含まれる２以上の前記論理回路の全てに、同一の前記計測信号分配ドライバから直接に計測信号を分配し、
前記論理回路群に含まれる２以上の前記論理回路の出力信号に基づいて、当該論理回路群に含まれる２以上の前記論理回路間におけるクロックスキューを計測するクロックスキュー計測方法。
【請求項５】
前記クロック入力端子から複数の前記論理回路にクロック信号を分配するクロック分配ドライバを備え、
それぞれの前記論理回路群内の少なくとも１つの前記論理回路を、同一の前記クロック分配ドライバと直接に信号線のみを介して接続し、
同一の前記クロック分配ドライバにより接続された複数の前記論理回路の出力信号に基づいて、複数の前記論理回路群間における計測信号の遅延差を計測し、
それぞれの前記論理回路群内の全ての前記論理回路の出力信号からクロックスキューを計測する際に、前記遅延差を用いて補正を行う請求項４に記載のクロックスキュー計測方法。
【請求項６】
前記論理回路は、Ｄ型フリップフロップであり、
前記Ｄ型フリップフロップのクロック端子にクロック信号を入力し、前記Ｄ型フリップフロップのデータ端子に計測信号を入力する請求項４又は５に記載のクロックスキュー計測方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置及びクロックスキュー計測方法に関し、特に、クロック同期回路を有し、クロックスキューを計測する半導体集積回路装置及びクロックスキュー計測方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路（ＬＳＩ（Large  Scale  Integration））の回路規模が増大している。これに伴い、クロック信号が供給されるクロック使用回路がＬＳＩに搭載される数も増大している。そのため、クロック信号配線の配線長が長くなり、各クロック使用回路に分配されるクロック信号の伝播時間のずれ（クロックスキュー）が発生している。クロックスキューが規定値を超えると、誤作動等の原因となる。そのため、クロックスキューを正確に計測する必要がある。そこで、様々なクロックスキュー計測回路が提案されている。
【０００３】
図３に、クロックスキュー計測回路の一例を示す。図３に示すように、クロックスキュー計測回路は、通常、クロック入力端子９１、計測信号入力端子９２、複数のＦ／Ｆ（フリップフロップ）９３、９４、外部出力端子９５、９６、ドライバ９７〜９１２等を有している。クロック入力端子９１は、ＬＳＩ内部のクロック信号をクロックスキュー計測回路に入力する。また、計測信号入力端子９２は、クロックスキュー計測信号をクロックスキュー計測回路に入力する。また、図３では、クロックスキュー計測回路に、２つのＦ／Ｆ９３、９４が設けられている。クロック入力端子９１から入力されたクロック信号は、Ｆ／Ｆ９３、９４のクロック端子（ＣＬＫ）に入力される。また、計測信号入力端子９２から入力されたクロックスキュー計測信号は、Ｆ／Ｆ９３、９４のデータ端子（Ｄ）に入力される。また、Ｆ／Ｆ９３、９４の出力端子（Ｑ）は、外部出力端子９５、９６に接続されている。
そして、Ｆ／Ｆ９３、９４の出力端子（Ｑ）からの出力信号の変化を観測することにより、クロックスキューを計測している。
【０００４】
正確にクロックスキューを計測するには、クロックスキュー計測信号を各Ｆ／Ｆ９３、９４へ遅延差なく伝播することが必要である。しかし、現実には、ＬＳＩの製造ばらつき等により、それぞれのＦ／Ｆ９３、９４へ入力されるクロックスキュー計測信号には、遅延差が生じてしまう。そのため、計測されるクロックスキューの値は、各Ｆ／Ｆ９３、９４のデータ端子（Ｄ）に入力されるクロックスキュー計測信号の遅延差と、実際に計測したいクロックスキューとの和となってしまう。従って、正確にクロックスキューを計測することができない。
【０００５】
そして、クロックスキューを正確に計測するためには、クロックスキュー計測信号を各Ｆ／Ｆに所望の計測精度以下の遅延差で分配する必要がある。若しくは、クロックスキュー計測信号の遅延差を高精度に計測し、計測された遅延差を用いて、計測されるクロックスキューの値を補正する仕組みを設ける必要がある。
【０００６】
例えば、特許文献１では、クロックスキュー計測信号を各Ｆ／Ｆへ入力するタイミングを所定のタイミングステップ毎にずらすことにより、クロックスキューを測定している。
【０００７】
また、特許文献２に記載のクロックスキュー計測回路は、クロックスキュー計測信号とクロック信号とが入力される第１のＦ／Ｆと第２のＦ／Ｆを備えている。また、第１のＦ／Ｆの出力信号がデータ端子に入力され、且つ、第２のＦ／Ｆの出力信号がクロック端子に入力される第３のＦ／Ｆを備えている。また、第１のＦ／Ｆの出力信号がクロック端子に入力され、且つ、第２のＦ／Ｆの出力信号がデータ端子に入力される第４のＦ／Ｆをさらに備えている。そして、第３のＦ／Ｆの出力信号及び第４のＦ／Ｆの出力信号を観測することにより、クロック信号が遅延しているのか、クロックスキュー信号が遅延しているのかを検出している。
【０００８】
また、特許文献３では、クロック入力端子と各リーフセルとの配線距離を等しくすることにより、各リーフセルにおけるクロックスキューを等しくすることを図っている。
【特許文献１】特開２００１−２２８２１３号公報
【特許文献２】特開２００５−２６０４６２号公報
【特許文献３】特開平０６−２０４４３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１では、ＬＳＩの製造ばらつきによる遅延差を考慮していない。また、特許文献２では、１つのＦ／Ｆにクロックスキュー計測信号とクロック信号の遅延を計測するＦ／Ｆを新たに備える必要がある。また、特許文献３では、配線距離が等しくても、ＬＳＩの製造ばらつきによる遅延差が発生してしまう。
【００１０】
本発明は、クロックスキューをより正確に計測できる半導体集積回路装置及びクロックスキュー計測方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の第１の態様にかかる半導体集積回路装置は、半導体集積回路内部のクロック信号を入力するクロック入力端子と、クロックスキューを計測するための計測信号を入力する計測信号入力端子と、クロック信号と計測信号とが入力される複数の論理回路と、前記計測信号入力端子から複数の前記論理回路に計測信号を分配する複数の計測信号分配ドライバと、を備え、複数の前記論理回路は、複数の論理回路群に分けられ、前記論理回路群内の全ての前記論理回路は、同一の前記計測信号分配ドライバと直接に信号線のみを介して接続され、複数の前記論理回路の出力信号に基づいて、複数の前記論理回路間におけるクロックスキューを計測する。
【００１２】
また、本発明の第２の態様にかかるクロックスキュー計測方法は、半導体集積回路内部のクロック信号を入力するクロック入力端子と、クロックスキューを計測するための計測信号を入力する計測信号入力端子と、クロック信号と計測信号とが入力される複数の論理回路と、前記計測信号入力端子から複数の前記論理回路に計測信号を分配する複数の計測信号分配ドライバと、を備える半導体集積回路装置のクロックスキュー計測方法であって、複数の前記論理回路を、複数の論理回路群に分け、前記論理回路群内の全ての前記論理回路に、同一の前記計測信号分配ドライバから直接に計測信号を分配し、複数の前記論理回路の出力信号に基づいて、複数の前記論理回路間におけるクロックスキューを計測する。
【発明の効果】
【００１３】
本発明により、クロックスキューをより正確に計測することができる。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明を適用可能な実施形態を説明する。なお、本発明は、以下の実施形態に限定されるものではない。
【００１５】
実施形態１．
本発明の実施形態１にかかる半導体集積回路装置１００（以下、ＬＳＩ１００と称する。）について、図１を参照しながら説明する。ＬＳＩ１００は、図１に示すように、クロックスキュー計測回路１０を有している。
クロックスキュー計測回路１０は、クロック入力端子１、計測信号入力端子２、複数のＦ／Ｆ（論理回路）３１、３２、・・・、３ｎ（ｎは、ｎ≧１を満たす整数）、複数の外部出力端子４１、４２、・・・、４ｎ（以下、各外部出力端子を区別しない場合は、単に、外部出力端子４と称する。）等を有している。
また、複数のＦ／Ｆ３１、３２、・・・、３ｎ（以下、各Ｆ／Ｆを区別しない場合は、単に、Ｆ／Ｆ３と称する。）は、複数のＦ／Ｆ群（論理回路群）５１、５１、・・・、５ｍ（ｍは、ｍ≧１を満たす整数；以下、各クロック分配ドライバを区別しない場合は、単に、クロックドライバ５と称する。）に分けられている。たとえば、各Ｆ／Ｆ３は、クロックスキュー計測回路１０上における配置位置によって複数の領域に分けられ、一の領域内に存在するＦ／Ｆ３が一のＦ／Ｆ群５を構成する。
各Ｆ／Ｆ３は、Ｄ型フリップフロップであり、クロック端子（ＣＬＫ）、データ端子（Ｄ）、出力端子（Ｑ）を有している。
【００１６】
クロック入力端子１は、ＬＳＩ１００内部のクロック信号をクロックスキュー計測回路１０に入力する。具体的には、クロック入力端子１は、複数のクロック分配ドライバ６１、６２、・・・、６ｋ（ｋは、ｋ≧１を満たす整数；以下、各クロック分配ドライバを区別しない場合は、単に、クロック分配ドライバ６と称する。）を介して、各Ｆ／Ｆ３のクロック端子（ＣＬＫ）と接続されている。そして、クロック入力端子１と各クロック分配ドライバ６は、クロックツリーを構成している。換言すれば、クロック入力端子１から入力されたクロック信号は、各クロック分配ドライバ６により、各Ｆ／Ｆ３に分配される。
【００１７】
計測信号入力端子２は、クロックスキュー計測信号をクロックスキュー計測回路１０に入力する。具体的には、計測信号入力端子２は、複数の計測信号分配ドライバ７１、７２、・・・、７ｊ（ｊは、ｊ≧１を満たす整数；以下、各計測信号分配ドライバを区別しない場合は、単に、計測信号分配ドライバ７と称する。）を介して、各Ｆ／Ｆ３のデータ端子（Ｄ）に接続されている。そして、計測信号入力端子２と各計測信号分配ドライバ７は、クロックツリーと同様に、ツリー状に接続されている。換言すれば、計測信号入力端子２から入力されたクロックスキュー計測信号は、各計測信号分配ドライバ７により、各Ｆ／Ｆ３に分配される。
【００１８】
外部出力端子４は、各Ｆ／Ｆ３の出力端子（Ｑ）と接続されている。そして、各Ｆ／Ｆ３の出力端子（Ｄ）からの出力信号の変化を観測することにより、クロックスキューを計測する。
【００１９】
また、Ｆ／Ｆ群５の全てのＦ／Ｆ３は、同一の計測信号分配ドライバ７から直接にクロックスキュー計測信号が分配される。換言すれば、Ｆ／Ｆ群５内の全てのＦ／Ｆ３は、同一の計測信号分配ドライバ７と中継ドライバを介さずに直接に接続されている。具体的には、図１に示すように、Ｆ／Ｆ群５１内のＦ／Ｆ３１、３２、３３、・・・は、計測信号分配ドライバ７５と直接に信号線のみを介して接続されている。また、Ｆ／Ｆ群５２内のＦ／Ｆ３４、３５、３６、・・・は、計測信号分配ドライバ７６と直接に信号線のみを介して接続されている。そのため、クロックスキュー計測信号をＦ／Ｆ群５１内の各Ｆ／Ｆ３１、３２、３３、・・・に分配する際の遅延差は、計測信号分配ドライバ７５と各Ｆ／Ｆ３１、３２、３３、・・・との間の伝播時間のずれのみとなる。同様に、クロックスキュー計測信号をＦ／Ｆ群５２内の各Ｆ／Ｆ３４、３５、３６、・・・に分配する際の遅延差は、計測信号分配ドライバ７６と各Ｆ／Ｆ３４、３５、３６、・・・との間の伝播時間のずれのみとなる。
【００２０】
また、それぞれのＦ／Ｆ群５内の少なくとも１つのＦ／Ｆ３は、同一のクロック分配ドライバ６と直接に信号線のみを介して接続されている。具体的には、図１に示すように、Ｆ／Ｆ群５１内のＦ／Ｆ３３と、Ｆ／Ｆ群５２内のＦ／Ｆ３４は、クロック分配ドライバ６１１と略等長の信号線により接続されている。そのため、Ｆ／Ｆ３３とＦ／Ｆ３４に入力されるクロック信号の分配遅延差はほぼ０となる。
【００２１】
本実施形態１にかかるＬＳＩ１００では、計測信号分配ドライバ７５から各Ｆ／Ｆ３１、３２、３３、・・・へクロックスキュー計測信号を分配する際の遅延差をＴａｄ１とすると、Ｔａｄ１は、
Ｔａｄ１≦Ｓ／（２×α／１００）・・・・（１）
を満たす。ここで、Ｓはクロックスキューの計測時の目標精度、αはＬＳＩ１００の製造ばらつきによる遅延変動係数（単位：％）である。
実際のＬＳＩ１００のレイアウトでは、クロックスキュー計測信号とクロック信号とは、ほぼ同じ距離の配線経路によって分配される。従って、クロックスキュー計測信号の分配においても、クロック信号の分配におけるＬＳＩ１００の製造ばらつきによる遅延誤差と同等の誤差を生じると考えられる。従って、実際のＬＳＩ１００のレイアウトにおいて計測されるクロックスキュー計測結果には、ＬＳＩ１００の製造ばらつきによる遅延誤差の２倍の誤差を含むこととなる。そこで、Ｔａｄ１は、ＬＳＩ１００の製造ばらつきによる遅延誤差の２倍の誤差を考慮し、数式（１）では、１／（２×α／１００）の補正項を設けた。
【００２２】
同様に、本実施形態１にかかるＬＳＩ１００では、計測信号分配ドライバ７６から各Ｆ／Ｆ３４、３５、３６、・・・へクロックスキュー計測信号を分配する際の遅延差をＴａｄ２とすると、Ｔａｄ２は、
Ｔａｄ２≦Ｓ／（２×α／１００）・・・・（２）
を満たす。
また、本実施形態１にかかるＬＳＩ１００では、クロック分配ドライバ６１１からＦ／Ｆ３３とＦ／Ｆ３４へクロック信号を分配する際の遅延差をＴｃ１とすると、Ｔｃ１は、
Ｔｃ１≦Ｓ／（２×α／１００）・・・・（３）
を満たす。
【００２３】
次に、本実施形態１にかかるクロックスキュー計測方法について説明する。
まず、計測信号入力端子２の入力タイミング（位相）を変化させて、各Ｆ／Ｆ３の出力信号の変化点を記録する。
次に、各Ｆ／Ｆ３の出力信号を変化させるクロックスキュー計測信号の入力時刻の差を求める。
ここで、計測信号入力端子２から各Ｆ／Ｆ３へのクロックスキュー計測信号の伝播時間が同一、もしくは、許容誤差範囲以内の場合、当該クロックスキュー計測信号の入力時刻の差が、各Ｆ／Ｆ３間のクロックスキュー値となる。
【００２４】
本実施形態１にかかるクロックスキュー計測回路１０では、同一のＦ／Ｆ群５内の全てのＦ／Ｆ３間のクロックスキュー計測信号の分配遅延差はきわめて小さい。これは、同一のＦ／Ｆ群５内の全てのＦ／Ｆ３は、同一の計測信号分配ドライバ７から直接にクロックスキュー計測信号を分配されるためである。従って、同一のＦ／Ｆ群５内の各Ｆ／Ｆ３の出力信号の変化点におけるクロックスキュー計測信号の入力時刻の差は、当該Ｆ／Ｆ３間のクロックスキュー値となる。
【００２５】
一方、異なるＦ／Ｆ群５の各Ｆ／Ｆ３間では、異なる計測信号分配ドライバ７からクロックスキュー計測信号が分配されるため、ＬＳＩ１００の製造ばらつきに基づくクロックスキュー計測信号の分配遅延差が生じる。例えば、計測信号入力端子２からＦ／Ｆ群５１内のＦ／Ｆ３１とＦ／Ｆ群５２内のＦ／Ｆ３６へのクロックスキュー計測信号の伝播においては、クロックスキュー計測信号が計測信号分配ドライバ７１において分岐しているため、Ｆ／Ｆ３１とＦ／Ｆ群５２内のＦ／Ｆ３６間では、計測信号分岐ドライバ７の２段分の製造ばらつきに基づくクロックスキュー計測信号の遅延差が生じる。
【００２６】
そこで、異なるＦ／Ｆ群５内に属するＦ／Ｆ３のクロックスキュー計測では、異なるＦ／Ｆ群５内に属するＦ／Ｆ３であって、同一のクロック分配ドライバ６と略等長の信号線により接続されるＦ／Ｆ３間のクロックスキュー値により補正を行って、異なるＦ／Ｆ群５内に属するＦ／Ｆ３間のクロックスキュー計測信号の遅延差を求める。
例えば、図１において、Ｆ／Ｆ群５１内のＦ／Ｆ３３と、Ｆ／Ｆ群５２内のＦ／Ｆ３４は、同一のクロック分配ドライバ６１１と略等長の信号線により接続されているため、クロック信号の遅延差はほぼ０である。従って、Ｆ／Ｆ３３とＦ／Ｆ３４のクロックスキュー値は、当該Ｆ／Ｆ３３とＦ／Ｆ３４間のクロックスキュー計測信号の遅延差に相当する。そして、この値は、Ｆ／Ｆ３１とＦ／Ｆ３６間のクロックスキュー計測信号の遅延差とほぼ等しい。従って、Ｆ／Ｆ３３とＦ／Ｆ３４のクロックスキュー値を用いて、Ｆ／Ｆ３１とＦ／Ｆ３６間のクロックスキュー値を補正することにより、真のクロックスキュー値を求める。具体的には、Ｆ／Ｆ３３とＦ／Ｆ３４のクロックスキュー値をＴｅｒｒとし、Ｆ／Ｆ３１とＦ／Ｆ３６間のクロックスキュー値をＴｓｋｅｗ'とすると、Ｆ／Ｆ３１とＦ／Ｆ３６間の真のクロックスキュー値Ｔｓｋｅｗは、Ｔｓｋｅｗ＝Ｔｓｋｅｗ'−Ｔｅｒｒから求められる。
【００２７】
以上に説明した本発明の実施形態１にかかるＬＳＩ１００及びクロックスキュー計測方法によれば、ＬＳＩ１００のクロック信号を入力するクロック入力端子１と、クロックスキューを計測するためのクロックスキュー計測信号を入力する計測信号入力端子２と、クロック信号と計測信号とが入力される複数のＦ／Ｆ３と、計測信号入力端子２から複数のＦ／Ｆ３に計測信号を分配する複数の計測信号分配ドライバ７と、を備え、複数のＦ／Ｆ３は、複数のＦ／Ｆ群５に分けられ、Ｆ／Ｆ群５内の全てのＦ／Ｆ３は、同一の計測信号分配ドライバ７と直接に信号線のみを介して接続され、複数のＦ／Ｆ３の出力信号に基づいて、複数のＦ／Ｆ３間におけるクロックスキューを計測する。
これにより、Ｆ／Ｆ群５内の各Ｆ／Ｆ３間におけるクロックスキュー計測信号の遅延差はほぼ０とすることができる。そのため、Ｆ／Ｆ群５内の各Ｆ／Ｆ３の出力信号から求められるクロックスキュー値は、許容誤差範囲内とすることができる。よって、クロックスキューをより正確に計測することができる。
【００２８】
また、クロック入力端子１から複数のＦ／Ｆ３にクロック信号を分配するクロック分配ドライバ６を備え、それぞれのＦ／Ｆ群５内の少なくとも１つのＦ／Ｆ３は、同一のクロック分配ドライバ６と直接に信号線のみを介して接続され、同一のクロック分配ドライバ６により接続された複数のＦ／Ｆ３の出力信号に基づいて、複数のＦ／Ｆ群５間におけるクロックスキュー計測信号の遅延差を計測し、それぞれのＦ／Ｆ群５内の全てのＦ／Ｆ３の出力信号からクロックスキューを計測する際に、当該遅延差を用いて補正を行う。
これにより、異なるＦ／Ｆ群５に属するＦ／Ｆ３間のクロックスキュー計測信号の遅延差を除去して、異なるＦ／Ｆ群５に属するＦ／Ｆ３間の真のクロックスキュー値を求めることができる。よって、クロックスキューを更に正確に計測することができる。
【００２９】
また、同一のＦ／Ｆ群５内に含まれる各Ｆ／Ｆ３が同一の計測信号分配ドライバ７から直接にクロックスキュー計測信号を分配される際における、クロックスキュー計測信号の分配遅延差（Ｔａｄ１、Ｔａｄ２）は、（所望する目標精度）／（２×（ＬＳＩの製造ばらつきによる遅延変動係数）／１００）以下となるようになっている。また、異なるＦ／Ｆ群５に属し、同一のクロック分配ドライバ６と直接に信号線のみを介して接続されるＦ／Ｆ３が当該同一のクロック分配ドライバ６からクロック信号を分配される際における、クロック信号の分配遅延差（Ｔｃ１）は、（所望する目標精度）／（２×（ＬＳＩの製造ばらつきによる遅延変動係数）／１００）以下となるようになっている。
実際のクロックスキュー計測回路１０では、クロック信号とクロックスキュー計測信号はほぼ同じ長さの配線経路により分配され、計測されるクロックスキュー値には、ＬＳＩ製造ばらつきによる遅延誤差の２倍の誤差が含まれることとなる。しかし、本実施形態１では、同一のＦ／Ｆ群５内に含まれる各Ｆ／Ｆ３に同一の計測信号分配ドライバ７から直接にクロックスキュー計測信号を分配する際の分配遅延差（Ｔａｄ１、Ｔａｄ２）が、ＬＳＩの製造ばらつきによる遅延誤差の２倍の誤差により補正された目標精度以下となっている。よって、同一Ｆ／Ｆ群５内の各Ｆ／Ｆ３間でのクロックスキュー計測信号の分配誤差は、クロックスキュー値の計測において問題とならない大きさに抑えられている。
同様に、本実施形態１では、異なるＦ／Ｆ群５に属するＦ／Ｆ３に同一のクロック分配ドライバ６からクロック信号を分配する際の分配遅延差（Ｔｃ１）が、ＬＳＩの製造ばらつきによる遅延誤差の２倍の誤差により補正された目標精度以下となっている。よって、異なるＦ／Ｆ群５に属し、同一のクロック分配ドライバ６からクロック信号を分配される各Ｆ／Ｆ３間でのクロック信号の分配誤差は、クロックスキュー値の計測において問題とならない大きさに抑えられている。
【００３０】
実施形態２．
本発明の実施形態２にかかる半導体集積回路装置２００（以下、ＬＳＩ２００と称する。）について、図２を参照しながら説明する。実施形態２にかかるＬＳＩ２００では、計測信号入力端子２Ａ、２Ｂ、計測信号分配ドライバ８１、８２、・・・、８ｈ（ｈは、ｈ≧１を満たす整数。以下、各計測信号分配ドライバを区別しない場合は、単に、計測信号分配ドライバ８と称する。）の構成のみが、実施形態１にかかるＬＳＩ１００と異なるので、同一の構成については、同一の符号を付すとともにその説明を省略する。
実施形態２にかかるＬＳＩ２００は、図２に示すように、クロックスキュー計測回路２０を有している。
【００３１】
実施形態２にかかるクロックスキュー計測回路２０では、２つの計測信号入力端子２Ａ、２Ｂを有している。なお、本発明にかかるクロックスキュー計測回路に設けられる計測信号入力端子の個数は、これに限られるものではない。そして、実施形態２にかかるクロックスキュー計測回路２０は、計測信号入力端子２Ａからクロックスキュー計測信号を入力されるＦ／Ｆ群５と、計測信号入力端子２Ｂからクロックスキュー計測信号を入力されるＦ／Ｆ群５と、を有している。
【００３２】
例えば、図２において、Ｆ／Ｆ群５１は、計測信号入力端子２Ａからクロックスキュー計測信号が入力される。また、Ｆ／Ｆ群５２は、計測信号入力端子２Ｂからクロックスキュー計測信号が入力される。
【００３３】
また、Ｆ／Ｆ群５の全てのＦ／Ｆ３は、同一の計測信号分配ドライバ８から直接にクロックスキュー計測信号が分配される。換言すれば、Ｆ／Ｆ群５内の全てのＦ／Ｆ３は、同一の計測信号分配ドライバ８と中継ドライバを介さずに直接に接続されている。具体的には、図２に示すように、Ｆ／Ｆ群５１内のＦ／Ｆ３１、３２、３３、・・・は、計測信号分配ドライバ８５と直接に信号線のみを介して接続されている。また、Ｆ／Ｆ群５２内のＦ／Ｆ３４、３５、３６、・・・は、計測信号分配ドライバ８６と直接に信号線のみを介して接続されている。そのため、クロックスキュー計測信号をＦ／Ｆ群５１内の各Ｆ／Ｆ３１、３２、３３、・・・に分配する際の遅延差は、計測信号分配ドライバ８５と各Ｆ／Ｆ３１、３２、３３、・・・との間の伝播時間のずれのみとなる。同様に、クロックスキュー計測信号をＦ／Ｆ群５２内の各Ｆ／Ｆ３４、３５、３６、・・・に分配する際の遅延差は、計測信号分配ドライバ８６と各Ｆ／Ｆ３４、３５、３６、・・・との間の伝播時間のずれのみとなる。
【００３４】
また、それぞれのＦ／Ｆ群５内の少なくとも１つのＦ／Ｆ３は、同一のクロック分配ドライバ６と直接に信号線のみを介して接続されている。特に、異なる計測信号入力端子２Ａ、２Ｂからクロックスキュー計測信号が入力されるＦ／Ｆ群５内の少なくとも１つのＦ／Ｆ３は、同一のクロック分配ドライバ６と略等長の信号線により接続されている。具体的には、図２に示すように、Ｆ／Ｆ群５１内のＦ／Ｆ３３と、Ｆ／Ｆ群５２内のＦ／Ｆ３４は、クロック分配ドライバ６１１と略等長の信号線により接続されている。そのため、Ｆ／Ｆ３３とＦ／Ｆ３４に入力されるクロック信号の分配遅延差はほぼ０となる。
【００３５】
そして、本実施形態２にかかるＬＳＩ２００では、計測信号分配ドライバ８５から各Ｆ／Ｆ３１、３２、３３、・・・へクロックスキュー計測信号を分配する際の遅延差をＴａｄ１０とすると、Ｔａｄ１０は、
Ｔａｄ１０≦Ｓ／（２×α／１００）・・・・（４）
を満たす。ここで、Ｓはクロックスキューの計測時の目標精度、αはＬＳＩ１００の製造ばらつきによる遅延変動係数（単位は％）である。
【００３６】
同様に、本実施形態２にかかるＬＳＩ２００では、計測信号分配ドライバ８６から各Ｆ／Ｆ３４、３５、３６、・・・へクロックスキュー計測信号を分配する際の遅延差をＴａｄ２０とすると、Ｔａｄ２は、
Ｔａｄ２０≦Ｓ／（２×α／１００）・・・・（５）
を満たす。
また、本実施形態２にかかるＬＳＩ２００では、クロック分配ドライバ６１１からＦ／Ｆ３３とＦ／Ｆ３４へクロック信号を分配する際の遅延差をＴｃ１０とすると、Ｔｃ１０は、
Ｔｃ１０≦Ｓ／（２×α／１００）・・・・（６）
を満たす。
【００３７】
次に、本実施形態２にかかるクロックスキュー計測方法について説明する。
まず、計測信号入力端子２Ａ、２Ｂの入力タイミング（位相）を変化させて、各Ｆ／Ｆ３の出力信号の変化点を記録する。
次に、各Ｆ／Ｆ３の出力信号を変化させるクロックスキュー計測信号の入力時刻の差を求める。
ここで、計測信号入力端子２Ａ又は計測信号入力端子２Ｂから各Ｆ／Ｆ３へのクロックスキュー計測信号の伝播時間が同一、もしくは、許容誤差範囲以内の場合、当該クロックスキュー計測信号の入力時刻の差が、各Ｆ／Ｆ３間のクロックスキュー値となる。
【００３８】
本実施形態２にかかるクロックスキュー計測回路２０では、同一のＦ／Ｆ群５内の全てのＦ／Ｆ３間のクロックスキュー計測信号の分配遅延差はきわめて小さい。これは、同一のＦ／Ｆ群５内の全てのＦ／Ｆ３は、同一の計測信号分配ドライバ８から直接にクロックスキュー計測信号を分配されるためである。従って、同一のＦ／Ｆ群５内の各Ｆ／Ｆ３の出力信号の変化点におけるクロックスキュー計測信号の入力時刻の差は、当該Ｆ／Ｆ３間のクロックスキュー値となる。
【００３９】
一方、異なるＦ／Ｆ群５の各Ｆ／Ｆ３間では、異なる計測信号分配ドライバ８からクロックスキュー計測信号が分配されるため、ＬＳＩ２００の製造ばらつきに基づくクロックスキュー計測信号の分配遅延差が生じる。例えば、計測信号入力端子２ＡからＦ／Ｆ群５１内のＦ／Ｆ３１へのクロックスキュー計測信号の伝播においては、クロックスキュー計測信号が計測信号入力端子２Ａから、計測信号分岐ドライバ８を４段介して入力される。また、計測信号入力端子２ＢからＦ／Ｆ群５２内のＦ／Ｆ３６へのクロックスキュー計測信号の伝播においては、クロックスキュー計測信号が計測信号入力端子２Ｂから、計測信号分岐ドライバ８を６段介して入力される。そのため、Ｆ／Ｆ３１とＦ／Ｆ群５２内のＦ／Ｆ３６間では、製造ばらつきに基づくクロックスキュー計測信号の遅延差及び信号線の距離の違いに基づく遅延差が生じる。
【００４０】
そこで、異なるＦ／Ｆ群５内に属するＦ／Ｆ３のクロックスキュー計測では、異なるＦ／Ｆ群５内に属するＦ／Ｆ３であって、同一のクロック分配ドライバ６と略等長の信号線により接続されるＦ／Ｆ３間のクロックスキュー値を用いて、異なるＦ／Ｆ群５内に属するＦ／Ｆ３間のクロックスキュー計測信号の遅延差を求める。
例えば、図２において、Ｆ／Ｆ群５１内のＦ／Ｆ３３と、Ｆ／Ｆ群５２内のＦ／Ｆ３４は、同一のクロック分配ドライバ６１１と略等長の信号線により接続されているため、クロック信号の遅延差はほぼ０である。従って、Ｆ／Ｆ３３とＦ／Ｆ３４のクロックスキュー値は、当該Ｆ／Ｆ３３とＦ／Ｆ３４間のクロックスキュー計測信号の遅延差に相当する。そして、この値は、Ｆ／Ｆ３１とＦ／Ｆ３６間のクロックスキュー計測信号の遅延差と等しい。従って、Ｆ／Ｆ３３とＦ／Ｆ３４のクロックスキュー値を用いて、Ｆ／Ｆ３１とＦ／Ｆ３６間のクロックスキュー値を補正することにより、真のクロックスキュー値を求める。具体的には、Ｆ／Ｆ３３とＦ／Ｆ３４のクロックスキュー値をＴｅｒｒとし、Ｆ／Ｆ３１とＦ／Ｆ３６間のクロックスキュー値をＴｓｋｅｗ'とすると、Ｆ／Ｆ３１とＦ／Ｆ３６間の真のクロックスキュー値Ｔｓｋｅｗは、Ｔｓｋｅｗ＝Ｔｓｋｅｗ'−Ｔｅｒｒから求められる。
【００４１】
以上に説明した本発明の実施形態２にかかるＬＳＩ２００及びクロックスキュー計測方法によれば、実施形態１と同様の効果が得られることは勿論である。特に、実施形態２では、異なる計測信号入力端子２Ａ、２Ｂからクロックスキュー計測信号が入力されるＦ／Ｆ群５１、５２に属するＦ／Ｆ３間のクロックスキュー計測信号の遅延差を除去して、真のクロックスキュー値を求めることができる。
【００４２】
なお、本実施形態にかかるＦ／Ｆ３は、クロックスキュー計測専用に配置されたＦ／Ｆであってもよいし、実際にＬＳＩ内で動作するＦ／Ｆであってもよい。Ｆ／Ｆ３として、実際にＬＳＩ内で動作するＦ／Ｆを用いる場合は、Ｆ／Ｆの入力端子（Ｄ）にマルチプレクサを介して入力信号を入力すればよい。
また、本実施形態では、各Ｆ／Ｆ３から出力データを個別の外部出力端子４に出力する例を示したが、これに限られるものではない。Ｆ／Ｆ３間をシリアル接続して、スキャンＦ／Ｆを構成して、一つの外部出力端子４に各Ｆ／Ｆ３の出力データを出力してもよい。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施形態１にかかる半導体集積回路の一例を示す図である。
【図２】本発明の実施形態２にかかる半導体集積回路の一例を示す図である。
【図３】従来のクロックスキュー計測回路の一例を示す図である。
【符号の説明】
【００４４】
１  クロック入力端子
２、２Ａ、２Ｂ  計測信号入力端子
３  Ｆ／Ｆ（論理回路）
５  Ｆ／Ｆ群（論理回路群）
６  クロック分配ドライバ
７、８  計測信号分配ドライバ
１０、２０  クロックスキュー計測回路
１００、２００  半導体集積回路装置
【図１】
0005018508.tif 000002
【図２】
0005018508.tif 000003
【図３】
0005018508.tif 000004