(57)【特許請求の範囲】
【請求項１】
複数の機能ブロックを含む集積回路が形成される半導体基板と、
前記集積回路上に設けられた複数の電極パッドと再配線を介して接続され、外部回路との接続端子となる複数の外部電極と、を備え、
前記複数の外部電極は、接続される機能ブロックに応じて複数の外部電極群に分類され、かつ分類された外部電極群ごとに複数の領域に分けて配置され、
前記複数の領域の境界領域には、低インピーダンスの外部電極に接続された再配線が敷設され、
前記低インピーダンスの外部電極に接続された前記再配線は複数であり、互いに隣接して敷設されることを特徴とする半導体装置。
【請求項２】
複数の機能ブロックを含む集積回路が形成される半導体基板と、
前記集積回路上に設けられた複数の電極パッドと再配線を介して接続され、外部回路との接続端子となる複数の外部電極と、を備え、
前記複数の外部電極は、接続される機能ブロックに応じて複数の外部電極群に分類され、かつ分類された外部電極群ごとに複数の領域に分けて配置され、
前記複数の領域の境界領域には、低インピーダンスの外部電極に接続された再配線が敷設され、
前記複数の機能ブロックのうち、少なくともひとつの機能ブロックは小信号を扱う小信号回路であり、
前記低インピーダンスの外部電極に接続された前記再配線は複数であり、互いに隣接して敷設されることを特徴とする半導体装置。
【請求項３】
前記低インピーダンスの外部電極に接続された再配線は、外部の接地端子と接続される接地ライン、または電源電圧端子に接続される電源ラインであることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記低インピーダンスの外部電極に接続された複数の前記再配線のうちの２本は、接地ラインと電源ライン、接地ラインと接地ライン、または電源ラインと電源ラインのいずれかの組み合わせであることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記低インピーダンスの外部電極に接続された再配線は、接地ライン、電源ライン、接地ラインの３本が順に隣接して敷設されることを特徴とする請求項１または２に記載の半導体装置。
【請求項６】
前記低インピーダンスの外部電極に接続された前記再配線は、その両端で前記低インピーダンスの外部電極に接続されることを特徴とする請求項１または２に記載の半導体装置。
【請求項７】
前記低インピーダンスの外部電極に接続された再配線は、多層であることを特徴とする請求項１または２に記載の半導体装置。
【請求項８】
前記外部電極ははんだバンプにより構成されることを特徴とする請求項１から７のいずれかに記載の半導体装置。
【請求項９】
前記外部電極は、前記半導体装置の表面にマトリクス状に配置されることを特徴とする請求項１から８のいずれかに記載の半導体装置。
【請求項１０】
前記電極パッドは、前記半導体基板の最外周に集積回路を囲むように配置されることを特徴とする請求項１から９のいずれかに記載の半導体装置。
【請求項１１】
前記再配線はアルミニウムであることを特徴とする請求項１から１０のいずれかに記載の半導体装置。
【請求項１２】
前記再配線は銅であることを特徴とする請求項１から１０のいずれかに記載の半導体装置。
【請求項１３】
前記再配線は金であることを特徴とする請求項１から１０のいずれかに記載の半導体装置。
【請求項１４】
前記複数の機能ブロックのうち、少なくともひとつの機能ブロックは大信号を扱う大信号回路であることを特徴とする請求項１から１３のいずれかに記載の半導体装置。
【請求項１５】
前記小信号回路はバンドギャップリファレンス回路であることを特徴とする請求項２に記載の半導体装置。
【請求項１６】
前記小信号回路はデジタルアナログ変換器であることを特徴とする請求項２に記載の半導体装置。
【請求項１７】
前記大信号回路は、パワートランジスタを備えることを特徴とする請求項１４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に再配線を利用した半導体装置に関する。
【背景技術】
【０００２】
近年の携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｃｅ）、等の情報端末機器の小型化に伴い、内部に使用されるＬＳＩなどの半導体装置に対する小型化の要求が高まっている。こうした状況において、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）構造と呼ばれる実装技術が着目されている。【０００３】
ＢＧＡ構造とは、従来のＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）構造のように、リードフレームにより基板と接続されるのではなく、はんだバンプあるいははんだボールと呼ばれる半導体装置の表面に設置した端子によって基板と接続される。このＢＧＡ構造によれば、半導体装置の表面全体に外部との接続端子を備えることができ、部品周辺のリードフレームが不要となるため、実装面積を大幅に削減することができる。【０００４】
このようなＢＧＡ構造を利用してＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）技術と呼ばれる、半導体チップの面積と実装面積が同程度となるパッケージ技術が開発されている。さらに、半導体チップ上に、基板を介さずに直接はんだバンプを形成するＷＬ−ＣＳＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  ＣＳＰ）と呼ばれる技術も開発されており、半導体装置の小型化が進められている（特許文献１）。【０００５】
このようなＣＳＰ技術を適用した半導体装置は、特許文献１の図１に示されるように、はんだバンプにより形成される外部接続端子が、半導体装置の表面に規則的に配置され、プリント基板と接続される場合が多い。
一方、半導体基板上には半導体集積回路が形成されており、信号の入出力を行うための電極パッドは、ＱＦＰ構造の場合と同様に、半導体集積回路の外周部に配置されている場合が多い。この半導体集積回路上の外周部に形成された電極パッドは、再配線層によって規則的に配置されたはんだバンプの位置まで引き回され、電気的に接続される。【０００６】
【特許文献１】特開２００３−２９７９６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＣＳＰ技術を適用した半導体装置においては、実装面積を低減できる反面、各端子間の距離が近接することになる。特に、ＷＬ−ＣＳＰ技術においては、半導体チップ表面の電極から再配線によりバンプの位置まで信号の引き回しを行い、ポストと呼ばれる電極部分によってバンプと接続されるため、各電極間の寄生容量の存在が無視できないものとなり、各電極端子間のクロストークやノイズの回り込みなどが問題となる。【０００８】
本発明はこうした課題に鑑みてなされたものであり、その目的は、複数の機能ブロック間の信号干渉を低減した半導体装置の提供にある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のある態様の半導体装置は、複数の機能ブロックを含む集積回路が形成される半導体基板と、集積回路上に設けられた複数の電極パッドと再配線を介して接続され、外部回路との接続端子となる複数の外部電極と、を備える。複数の外部電極は、接続される機能ブロックに応じて複数の外部電極群に分類され、かつ分類された外部電極群ごとに複数の領域に分けて配置される。複数の領域の境界領域には、低インピーダンスの外部電極に接続された再配線が敷設される。【００１０】
「集積回路上に設けられた複数の電極パッド」とは、集積回路を構成する回路素子に信号を供給し、信号を引き出し、あるいは接地等するために設けられた電極パッドをいう。また、「外部電極」とは、はんだバンプ、はんだボール、あるいはポストなど、外部回路との接続端子として機能する電極をいう。【００１１】
この態様によると、集積回路において、信号干渉が望まれない複数の機能ブロックを複数の領域に分けて形成し、さらにそれぞれの機能ブロックに接続される外部電極を複数の領域に分けて配置し、外部電極同士を低インピーダンスとなる再配線によって電気的に遮断することによって、再配線で区切られた複数の領域間の信号干渉を低減することができる。【００１２】
複数の機能ブロックのうち、少なくともひとつの機能ブロックは小信号を扱う小信号回路であってもよい。
また、複数の機能ブロックのうち、別の機能ブロックは、大信号を扱う大信号回路であってもよい。
小信号を扱う小信号回路とは、たとえば、デジタル信号処理を行う回路や、アナログの制御回路などをいい、大信号を扱う大信号回路とは、パワートランジスタなどを含み、大電流あるいは高電圧を扱う回路などをいうが、小信号回路と大信号回路は、信号レベルの相対的な関係で分けてもよい。【００１３】
低インピーダンスの外部電極に接続された再配線は、外部の接地端子と接続される接地ライン、または電源電圧端子に接続される電源ラインであってもよい。
複数の領域の境界領域に敷設され低インピーダンスの外部電極に接続された再配線を、接地ラインとした場合には、外部の接地端子に信号が逃げるため、複数の領域間の信号干渉を低減することができる。また、この再配線を、電源ラインとすることにより、外部に接続されるバイパスコンデンサなどを介して信号を逃がすことができるため、複数の領域間の信号干渉を低減することができる。
この再配線は、プロセスルールが許容する範囲において、太く形成することが望ましい。【００１４】
低インピーダンスの外部電極に接続された再配線は複数であり、互いに隣接して敷設されてもよい。複数の再配線によって複数の領域を隔てることにより、信号干渉をより好適に低減することができる。【００１５】
低インピーダンスの外部電極に接続された複数の再配線のうちの２本は、接地ラインと電源ライン、接地ラインと接地ライン、または電源ラインと電源ラインのいずれかの組み合わせであってもよい。【００１６】
低インピーダンスの外部電極に接続された再配線は、接地ライン、電源ライン、接地ラインの３本が順に隣接して敷設されてもよい。【００１７】
低インピーダンスの外部電極に接続された再配線は、その両端で低インピーダンスの外部電極に接続されてもよい。
シールド配線として機能する再配線の両端に、電源電圧端子または接地端子などを接続することによって、再配線のインピーダンスを下げ、電位を安定させることができ、複数の領域間の信号干渉をより好適に低減することができる。【００１８】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１９】
本発明に係る半導体装置により、異なる機能ブロックに接続される外部電極間の信号干渉を低減することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態に係る半導体装置を電極パッド側からみた図である。
【図２】図１の２−２線断面図である。
【図３】半導体基板上に形成される半導体集積回路の配置を示す図である。
【図４】実施の形態に係る半導体装置の変形例を示す図である。
【図５】実施の形態に係る半導体装置の別の変形例を示す図である。
【符号の説明】
【００２１】
１０  電極パッド、  ２０  外部電極、  ３０  再配線、  ４０  半導体基板、  ４２  保護膜、  ４８  ポスト、  ５０  封止樹脂、  １００  半導体装置、  ２１０  第１の外部電極群、  ２２０  第２の外部電極群、  ３００  半導体集積回路、  ３１０  小信号回路、  ３２０  大信号回路。
【発明を実施するための最良の形態】
【００２２】
図１は、本発明の実施の形態に係る半導体装置１００を電極パッド側からみた図である。半導体装置１００は、ＣＳＰ構造を有しており、同図には、外部回路と信号の入出力を行うために半導体基板４０上に設けられた複数の電極パッド１０、はんだバンプにより形成される外部電極２０、再配線３０が示されている。以降の図において、同一の構成要素には同一の符号を付し、適宜説明を省略するものとする。【００２３】
外部電極２０は、半導体装置１００の表面にマトリクス状に配置される。また、電極パッド１０は、半導体基板４０の最外周に集積回路を囲むようにして配置されている。外部電極２０と電極パッド１０は、再配線３０を介して接続されている。【００２４】
図２は、図１の２−２線断面図である。この半導体装置１００は、半導体基板４０上に外部との接続電極を直接形成するＷＬ−ＣＳＰ構造を有している。半導体装置１００は半導体基板４０、パッシベーションのための保護膜４２、電極パッド１０、再配線３０、ポスト４８、外部電極２０、封止樹脂５０を含む。
半導体基板４０の上面にはトランジスタ、抵抗などの回路素子を含む半導体集積回路が形成されており、信号の入出力用の電極パッド１０が設けられている。電極パッド１０は、通常アルミニウムなどの材料によって形成される。【００２５】
保護膜４２は、窒化シリコン膜などであり、電極パッド１０の上部が開口されて形成される。再配線３０は、銅、アルミニウム、金などから形成され、電極パッド１０から最終的な外部引出電極の形成位置となる外部電極２０の位置まで信号を引き回し、ポスト４８と接続する。柱状のポスト４８は金や銅などによって形成され、外部電極２０と再配線３０を電気的に接続する。なお、保護膜４２の上層にさらに酸化膜や、ポリイミドなどの樹脂膜によって絶縁層を形成し、その上部に再配線３０を形成してもよい。【００２６】
図３は、半導体基板４０上に形成される半導体集積回路３００の配置を示す図である。同図に示すように、半導体集積回路３００は、複数の機能ブロックとして小信号回路３１０と、大信号回路３２０を含んでいる。小信号回路３１０と大信号回路３２０間に発生する信号干渉は、回路の誤動作や半導体集積回路３００により生成される信号の精度の悪化の原因となるため、小信号回路３１０と大信号回路３２０は、２つの領域に分けて形成されている。たとえば、小信号回路３１０は、基準電圧や定電流を生成するために用いられるバンドギャップリファレンス回路や、デジタルアナログ変換器などを含んでいる。また、大信号回路３２０は、負荷回路を駆動するための出力段に設けられるパワートランジスタなどを含んでいる。【００２７】
小信号回路３１０と大信号回路３２０は、電気的な干渉を避けるため、電源電圧と接地電圧がそれぞれに対して別々に供給される。そのために、小信号回路３１０および大信号回路３２０は、それぞれが電源電圧および接地電圧を供給するための電極パッドを備えている。
図中、電極パッド１０ａ、１０ｃは、大信号回路３２０に接地電位を供給するための電極パッドであり、電極パッド１０ｂは、大信号回路３２０に電源電圧を供給するための電極パッドである。また電極パッド１０ｄは、小信号回路３１０に電源電圧を供給するための電極パッドであり、電極パッド１０ｅは、小信号回路３１０に接地電位を供給するための電極パッドである。【００２８】
図１に戻る。複数の外部電極２０は、小信号回路３１０に接続される第１の外部電極群２１０と、大信号回路３２０に接続される第２の外部電極群２２０とに分けて、２つの領域に配置されている。【００２９】
電極パッド１０と同様、外部電極２０についても、小信号回路３１０と大信号回路３２０間の電気的な干渉を避けるために、電源電圧および接地電圧は機能ブロックごとに供給される。
外部電極２０ａは、接地端子ＧＮＤであって半導体装置１００の外部において接地され、再配線３０ａ’を介して電極パッド１０ａと接続され、半導体集積回路３００の大信号回路３２０に接地電圧を供給する。
外部電極２０ｂは、電源電圧端子Ｖｄｄであり、外部の電圧源に接続され、再配線３０ｂ’によって電極パッド１０ｂと接続され、半導体集積回路３００の大信号回路３２０に電源電圧を供給する。
外部電極２０ｃも外部電極２０ａと同様に接地端子であり、再配線３０ｃ’を介して電極パッド１０ｃと接続され、大信号回路３２０に接地電圧を供給する。【００３０】
さらに、本実施の形態に係る半導体装置１００は、再配線３０ａ〜３０ｃを備える。この再配線３０ａ〜３０ｃは、第１の外部電極群２１０と、第２の外部電極群２２０がそれぞれ配置される領域の境界領域に敷設されている。再配線３０ａ〜３０ｃは、それぞれ、外部電極２０ａ〜２０ｃと接続されている。【００３１】
ここで外部電極２０ａ、２０ｃは接地電位に固定され、外部電極２０ｂは電源電圧に固定される端子であり、いずれも低インピーダンスとなる。したがって、これらの外部電極２０ａ〜２０ｃに接続される再配線３０ａ〜３０ｃおよび再配線３０ａ’〜３０ｃ’のインピーダンスも低く設定されることになる。【００３２】
第１の外部電極群２１０と第２の外部電極群２２０の境界領域に敷設される再配線３０ａ〜３０ｃおよび再配線３０ａ’〜３０ｃ’は、可能な限り配線幅を太く設計し、再配線のインピーダンスを低下させることが望ましい。【００３３】
以上のように、本実施の形態に係る半導体装置１００においては、複数の外部電極２０は、接続される機能ブロックに応じて第１、第２の外部電極群２１０、２２０に分類され、かつ複数の外部電極２０は、複数の外部電極群ごとに複数の領域に分けて配置されている。
さらに、第１の外部電極群２１０と第２の外部電極群２２０の境界領域には、低インピーダンスの外部電極２０に接続された再配線３０ａ〜３０ｃ、３０ａ’〜３０ｃ’が敷設されている。【００３４】
再配線によって第１の外部電極群２１０と第２の外部電極群２２０は電気的に遮断され、小信号回路３１０および大信号回路３２０から発生するノイズ信号を、低インピーダンスの再配線３０ａ〜３０ｃおよび外部電極２０を介して半導体装置１００の外部へと逃がすことができ、複数の機能ブロック間の信号干渉を低減することができる。【００３５】
本実施の形態に係る半導体装置１００によれば、再配線３０を用いて小信号回路３１０および大信号回路３２０間を分離するため、半導体集積回路３００上の多層アルミ配線を用いて分離する場合と比べて、半導体基板４０の面積、すなわちチップコストを増加させることなく、信号干渉を減少させることができる。また、再配線３０の配線幅は、外部電極２０間において許容される限り太くすることが可能なため、より効果的に小信号回路３１０と大信号回路３２０を分離することができる。【００３６】
さらに、本実施の形態に係る半導体装置１００では、小信号回路３１０と大信号回路３２０の電気的な分離を再配線３０ａ〜３０ｃ、再配線３０ａ’〜３０ｃ’を用いて行うため、パッケージ工程以前、すなわち図２に示す断面図において、保護膜４２より下層については従来通りの設計を行うことができる。【００３７】
図４は、図１の半導体装置１００の変形例を示す図である。図４の半導体装置１００では、図３に示す小信号回路３１０がさらに、破線３３０によって２つの回路ブロック３１０ａ、３１０ｂに分割されている。また、大信号回路３２０も破線３４０によって２つの回路ブロック３２０ａ、３２０ｂに分割されている。【００３８】
それにともない、図４に示すように、それぞれの回路ブロック３１０ａ、３１０ｂに接続される外部電極２０も、外部電極群２１０ａと、外部電極群２１０ｂに分けられる。
図４の半導体装置１００の小信号回路３１０には、再配線３０ｄ、３０ｄ’、３０ｅ、３０ｅ’が敷設されている。再配線３０ｄ’は、小信号回路３１０に電源電圧を供給するための外部電極２０ｄと接続され、再配線３０ｅ’は、小信号回路３１０に接地電位を供給するための外部電極２０ｅと接続されている。再配線３０ｄおよび再配線３０ｅは、外部電極群２１０ａと外部電極群２１０ｂの境界領域に敷設されており、両外部電極群２１０ａ、２１０ｂ間を電気的に遮断している。【００３９】
同様に大信号回路３２０についても、図３の破線３４０で分けられる２つの回路ブロック３２０ａ、３２０ｂにそれぞれ接続される外部電極群２２０ａ、２２０ｂが、再配線３０ｆ、３０ｆ’、３０ｇ、３０ｇ’により電気的に遮断される。【００４０】
図４に示すように、本変形例によれば、２つ以上の外部電極群についても、低インピーダンスとなる外部電極と接続される再配線により分割することによって、電気的に分離することができ、小信号回路３１０あるいは大信号回路３２０の内部の回路ブロック間の信号干渉を低減することができる。【００４１】
こうした小信号回路３１０や大信号回路３２０をさらに複数の回路ブロックに分割して再配線により電気的に分離する技術は、同一機能を持つ回路が複数チャネル設けられる集積回路において各チャネル間の信号干渉を防止したい場合などに好適に用いることができる。【００４２】
図５は、半導体装置１００の別の変形例を示す図である。図５において、図１や図４と同様の構成要素は省略されている。この半導体装置１００において、外部電極２０ｈ、２０ｈ’は、それぞれ接地用の外部引出電極であり、外部電極２０ｉ、２０ｉ’は、それぞれ電源電圧供給用の電極となっている。【００４３】
図５の半導体装置１００では、再配線３０ｈは、その両端で低インピーダンスの外部電極２０ｈ、２０ｈ’と接続されている。同様に再配線３０ｉについても、その両端で外部電極２０ｉ、２０ｉ’と接続されている。【００４４】
再配線３０ｈおよび３０ｉのように両端で外部電極と接続することにより、再配線３０ｈ、３０ｉは、それぞれ外部電極２０ｈ、２０ｈ’および２０ｉ、２０’を介して外部の回路と接続されることになる。その結果、１つの外部電極を介して外部回路と接続される場合に比べて接続抵抗が１／２となるため、図１や図４に示した半導体装置１００と比べて、再配線のインピーダンスをさらに下げることができる。また、１つの外部電極を介して外部回路と接続した場合には、外部電極から遠ざかるに従い、再配線の抵抗成分およびインダクタンス成分が増加することになり、再配線のインピーダンスが不均一となるが、両端に外部電極を接続することにより、再配線のインピーダンスを均一に下げることができる。【００４５】
その結果、図５に示す半導体装置１００によれば、小信号回路３１０および大信号回路３２０から発生するノイズを、外部電極２０ｈ、２０ｈ’、２０ｉ、２０ｉ’を介して外部回路に逃がすことができるため、小信号回路３１０と大信号回路３２０間の信号干渉をより好適に低減することができる。【００４６】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。【００４７】
実施の形態においては、半導体集積回路３００を２つまたは４つの機能ブロックに分割し、各機能ブロックに接続される外部電極群の境界領域に再配線を敷設する場合について説明したが、分割する回路ブロックの数は半導体装置１００に要求される特性に応じて自由に設定すればよい。【００４８】
また、実施の形態においては、小信号回路３１０および大信号回路３２０が半導体装置１００の中央で分割され、それにともなって第１、第２の外部電極群２１０、２２０も半導体装置１００の中央で分割して配置される場合について説明したが、これにも限定されず、各回路のサイズに応じて任意の位置で分割すればよい。【００４９】
また、機能ブロックである小信号回路３１０と大信号回路３２０が配置される領域と、それぞれの機能ブロックに接続される第１、第２の外部電極群２１０、２２０が配置される領域は、必ずしも一致している必要はない。たとえば、大信号回路３２０の一部が、第１の外部電極群２１０が配置される領域の一部と重なっていてもよい。【００５０】
また、複数の外部電極群の境界領域に敷設される再配線の本数についても、機能ブロック間の信号干渉をどの程度低減すべきかを考慮して決定すればよい。また、再配線３０が多層となるＣＳＰ構造を有する半導体装置の場合、第１の外部電極群と第２の外部電極群の境界領域に敷設される再配線を２重に形成してもよく、再配線のインピーダンスをさらに下げ、信号干渉をさらに低減することができる。【００５１】
また、実施の形態においては、第１の外部電極群２１０と第２の外部電極群２２０の境界領域に敷設される再配線３０は、大信号回路３２０の電源電圧および接地電圧を供給するための外部電極２０に接続される場合について説明したが、小信号回路３１０側の電源電圧、接地電圧を供給するための外部電極２０であってもよく、また、それらの組み合せであってもよい。【００５２】
本発明は、アナログ回路、デジタル回路、アナログデジタル混載回路のいずれにも適用することができ、また半導体製造プロセスも、バイポーラプロセス、ＣＭＯＳプロセス、ＢｉＣＭＯＳプロセスのいずれにも適用することができる。
【産業上の利用可能性】
【００５３】
本発明に係る半導体装置により、異なる機能ブロックに接続される外部電極間の信号干渉を低減することができる。
【図１】
0005039384.tif 000002
【図２】
0005039384.tif 000003
【図３】
0005039384.tif 000004
【図４】
0005039384.tif 000005
【図５】
0005039384.tif 000006