(57)【特許請求の範囲】
【請求項１】
下記から成る半導体素子用電極：
半導体の表面にオーミック接触して形成された電極であり、その電極は、前記半導体の表面に層構造をなして形成されている下地電極と、前記下地電極の表面に形成されている上地電極とから成り、
前記下地電極は、Ｍｏ，ＣｒおよびＷの群から選ばれる少なくとも１種の材料から成る層と、ＰｔおよびＰｄの群から選ばれる少なくとも１種の材料から成る層とをこの順で直に積層した層構造を最上部に有し、
上地電極は、Ｍｏ，ＣｒおよびＷの群から選ばれる少なくとも１種の材料から成る層を最下部に有し、
該上地電極のＭｏ，ＣｒおよびＷの群から選ばれる少なくとも１種の材料から成る層は、前記下地電極の表面および側面を被覆する。
【請求項２】
請求項１の半導体素子用電極において、
前記下地電極が、ＡｕＧｅ層とＮｉ層とがこの順で積層された層またはＡｕＧｅＮｉ層と、前記Ｍｏ，ＣｒおよびＷの群から選ばれる少なくとも１種の材料から成る層と、前記ＰｔおよびＰｄの群から選ばれる少なくとも１種の材料から成る層とをこの順序で積層した層構造から成り、かつ、前記上地電極が、前記Ｍｏ，ＣｒおよびＷの群から選ばれる少なくとも１種の材料から成る層と、Ａｕ層とをこの順序で積層した層構造から成る。
【請求項３】
請求項２の半導体素子用電極において、
前記下地電極が、ＡｕＧｅ層とＮｉ層とがこの順で積層された層またはＡｕＧｅＮｉ層と、Ｍｏ層と、Ｐｔ層とをこの順序で積層した層構造から成り、かつ、前記上地電極が、Ｍｏ層とＡｕ層とをこの順序で積層した層構造から成る。
【請求項４】
請求項３の半導体素子用電極において、
前記下地電極におけるＮｉ層またはＡｕＧｅＮｉ層と、Ｍｏ層の間にＡｕ層が介装されている。
【請求項５】
下記から成る半導体素子用電極：
半導体の表面にオーミック接触して形成された電極であり、その電極は、前記半導体の表面に層構造をなして形成されている下地電極と、前記下地電極の表面を被覆して形成されている上地電極とから成り、
前記下地電極が、ＡｕＧｅＮｉ層と、Ｍｏ層と、Ｐｔ層とをこの順序で積層した層構造から成り、かつ、前記上地電極が、Ｍｏ層とＡｕ層とをこの順序で積層した層構造から成り、
前記下地電極におけるＡｕＧｅＮｉ層と、Ｍｏ層との間にＡｕ層が介装されている。
【請求項６】
下記から成る半導体素子用電極：
半導体の表面にオーミック接触して形成された電極であり、その電極は、前記半導体の表面に層構造をなして形成されている下地電極と、前記下地電極の表面を被覆して形成されている上地電極とから成り、
前記下地電極が、ＡｕＧｅ層と、Ｎｉ層と、Ｍｏ層と、Ｐｔ層とをこの順序で積層した層構造から成り、かつ、前記上地電極が、Ｍｏ層とＡｕ層とをこの順序で積層した層構造から成り、
前記下地電極におけるＮｉ層と、Ｍｏ層との間にＡｕ層が介装されている。
【請求項７】
下記から成る請求項1記載の半導体素子用電極の製造方法：
半導体を、蒸着装置またはスパッタ装置のホルダにセットし、前記半導体の表面に、電極材料を蒸着法またはスパッタ法で被着せしめることにより、層構造をなす下地電極と、その下地電極の表面または／および側面を被覆する上地電極を形成する；
そして、前記上地電極の形成に際しては、前記電極材料の配置位置に対して傾斜し、かつ自公転可能なホルダを備えた蒸着装置またはスパッタ装置を用いる。
【発明の詳細な説明】
技術分野
本発明は半導体素子用電極に関し、更に詳しくは、半導体素子を構成する半導体との間でオーミック接触を確保していて、かつ半導体素子をヒートシンクのようなサブマウントにダイボンディングしたときに優れた接合状態を実現することができ、チップ組立て時の歩留まりの向上を可能にする半導体素子用電極に関する。
背景技術
例えばＧａＡｓ系半導体レーザ素子は概ね次のようにして製造されている。
まず、基板となる所定の大きさのＧａＡｓ単結晶ウエハの上に所定の半導体を順次エピタキシャル結晶成長させて半導体の層構造を形成する。そして、この層構造を所定のパターンに形成したのちに、最上層の半導体層に所定パターンの上部電極を形成し、更にはウエハの裏面、すなわち半導体基板の裏面に下部電極を形成する。
従来、これらの電極としては、真空蒸着法やスパッタ法により半導体上にＡｕＧｅＮｉ層を成膜し、更にその上に、Ａｕ層、Ｍｏ層、Ａｕ層を順次成膜した４層構造のものなどが知られている。
そして、この層構造を形成したのち、ウエハ全体に例えば窒素雰囲気中で熱処理を行って、半導体層と電極とのオーミック接触を実現する。
ついで、このウエハを劈開して目的とする素子がバー状に連なった状態に加工する。
そして、発光端面として機能する劈開面を保護したり、また電流・電圧しきい値や光出力や発光方向を規定するために、当該劈開面に保護膜や反射膜を成膜する。保護膜としてはＩｎＧａＰ膜などが知られており、反射膜としては、Ｓｉ、ＳｉＯＸ、ＡｌＯＸ、ＳｉＮＸ、ＴｉＯＸなどの誘電体膜が知られている。
ついで、このバーを目的形状の素子に分離したのち、当該素子を例えばＡｕ−Ｓｎ箔を用いてヒートシンクのようなサブマウントにダイボンディングしたりワイヤボンディングして素子のチップにする。
ところで、上記したチップの製造工程において、半導体表面に形成されている電極は、半導体層とのオーミック接触を実現させる過程、劈開面に保護膜や反射膜を成膜する過程、また、サブマウントへのダイボンディングやワイヤボンディングの過程で加熱環境に曝される。
とくに、上記した保護膜や反射膜の成膜過程では、その適用温度が比較的高温であるため電極材料は熱変質したり、また成膜に用いる原料と反応して変質する場合が多い。
例えば劈開面にＩｎＧａＰの保護膜を成膜する場合に適用する成膜温度は５００℃程度であるため、前記した４層構造の電極の場合、半導体層のＧａ成分の拡散が激しく進み、それがＭｏ層をも突き破って最上層のＡｕ層にまで拡散してきてＡｕ−Ｇａ合金になってしまうことがある。
そして、この電極とサブマウントをＡｕ−Ｓｎ箔を用いてダイボンディングやワイヤボンディングを行なうと、Ａｕ−Ｓｎ箔の融点と上記Ａｕ−Ｇａ合金の融点の差が大きすぎるため、両者の接合状態は不充分となり、結局、チップの歩留まり低下をもたらすことになる。
更に、極稀な現象ではあるが、前記した４層構造の電極では、保護膜や反射膜の成膜時に、低融点のＧｅが突沸して電極の表面全体に穴を開けるということがある。このような事態が起こると、保護膜や反射膜の成膜に用いている原料ガスがこの穴から電極全体に拡散して電極の変質を招いてしまう。
本発明は従来の半導体素子用電極における上記した問題を解決することができ、保護膜や反射膜の成膜過程でも熱的な変質を起こすことがなく、したがってサブマウントへのダイボンディングやワイヤボンディング時にあって相手材と密着して接合する新規な半導体素子電極とその製造方法の提供を目的とする。
発明の開示
上記した目的を達成するために、本発明においては、
下記から成る半導体素子用電極：
半導体の表面にオーミック接触して形成された電極であり、その電極は、前記半導体の表面に層構造をなして形成されたいる下地電極と、
前記下地電極の表面または／および側面を被覆して形成されている上地電極とから成る、が提供される。
具体的には、前記下地電極が、ＡｕＧｅＮｉから成る層と、Ｍｏ，ＣｒおよびＷの群から選ばれる少なくとも１種の材料から成る層と、ＰｔおよびＰｄの群から選ばれる少なくとも１種の材料から成る層とをこの順序で積層した層構造から成り、かつ、
前記上地電極が、Ｍｏ，ＣｒおよびＷの群から選ばれる少なくとも１種の材料から成る層と、Ａｕ層とをこの順序で積層した層構造から成る半導体素子用電極、好ましくは、
前記下地電極が、ＡｕＧｅＮｉ層とＭｏ層とＰｔ層とをこの順序で積層した層構造から成り、かつ、
前記上地電極が、Ｍｏ層とＡｕ層とをこの順序で積層した層構造から成る半導体素子用電極が提供される。
また本発明においては、前記下地電極が、ＡｕＧｅ層と、Ｎｉ層と、Ｍｏ，ＣｒおよびＷの群から選ばれる少なくとも１種の材料から成る層と、ＰｔおよびＰｄの群から選ばれる少なくとも１種の材料から成る層とをこの順序で積層した層構造から成り、かつ、
前記上地電極が、Ｍｏ，ＣｒおよびＷの群から選ばれる少なくとも１種の材料から成る層と、Ａｕ層とをこの順序で積層した層構造から成る半導体素子用電極、好ましくは前記下地電極がＡｕＧｅ層とＮｉ層とＭｏ層とＰｔ層とをこの順序で積層した層構造から成り、かつ、
前記上地電極が、Ｍｏ層とＡｕ層とをこの順序で積層した層構造から成る半導体素子用電極が提供される。
更に、本発明においては、
下記から成る半導体素子用電極の製造方法：
半導体を、蒸着装置またはスパッタ装置のホルダにセットし、前記半導体の表面に、電極材料を蒸着法またはスパッタ法で被着せしめることにより、層構造をなす下地電極と、その下地電極の表面または／および側面を被覆する上地電極を形成する；
そして、前記上地電極の形成に際しては、前記電極材料の配置位置に対して傾斜し、かつ自公転可能なホルダを備えた蒸着装置またはスパッタ装置を用いる、が提供される。
発明を実施するための最良の形態
まず、本発明電極の１例Ａを第１図に示す。
この電極Ａは、半導体素子の最上層をなす半導体層１の上に、厚み５０〜２００ｎｍ程度のＡｕＧｅＮｉ層２、厚み５０〜２００ｎｍ程度のＭｏ層３、および厚み５０〜２００ｎｍ程度のＰｔ層４の３層構造が下地電極Ｅ１として形成されている。そして、ＡｕＧｅＮｉ層２と半導体層１の間でオーミック接触状態が確保されている。
そして、この下地電極Ｅ１の表面Ｓ１と側面Ｓ２を被覆して厚み５０〜２００ｎｍ程度のＭｏ層５と厚み１００〜５００ｎｍ程度のＡｕ層６の２層構造で上地電極Ｅ２が形成されている。
ここで、下地電極Ｅ１におけるＭｏ層３とＰｔ層４は、例えば半導体層１がＧａＡｓから成る場合に保護膜や反射膜の成膜時に当該半導体層から拡散してくるＧａ成分に対してバリア層として機能し、このＧａ成分の拡散に基づくＡｕ層６の変質を防止することにより電極としてのダイボンディング性やワイヤボンディング性を良好にするために設けられる。
また、上地電極Ｅ２におけるＭｏ層５は、下地電極Ｅ２の側面Ｓ２に表出しているＡｕＧｅＮｉ層２とＰｔ層４の側面部分を被覆することにより、例えばＩｎＧａＰ保護膜の成膜時に用いるＩｎ，Ｇａ，Ｐを含む原料ガスと上記２層の電極材料とが反応することを防止するバリア層として機能し、もって下地電極Ｅ１の変質を防止する。
この電極Ａの層構造において、Ｍｏ層３、Ｍｏ層５の厚みが薄すぎると上記したバリア層としての機能低下を招き、また厚すぎると、他の層の厚みにもよるが成膜時の蓄積応力によって電極構造が損壊することもあるので、通常、厚みは前記したように５０〜２００ｎｍ程度であることが好ましい。
また、下地電極Ｅ１において、ＡｕＧｅＮｉ層２とＭｏ層３の間に更にＡｕ層を介装すると、電極全体としてのダイボンディング性やワイヤボンディング性が向上して好適である。
第２図に、本発明の別の電極例Ｂを示す。
この電極Ｂの層構造は、電極ＡにおけるＡｕＧｅＮｉ層２を２層構造にしたことを除いては電極Ａの層構造と変わらない。
すなわち、半導体層１の表面には、まずＡｕＧｅ層２ａが成膜され、その上にＮｉ層２ｂが成膜されている。このような層構造にしておくと、Ｎｉ層２ｂの働きにより、保護層や反射膜の成膜時に極稀に発生するＧｅの突沸に基づいて電極に穴が開くという事態を防止することができるので有効である。
なお、この電極Ｂの層構造においても、Ｎｉ層２ｂとＭｏ層３の間に更に厚み２０〜１００ｎｍ程度のＡｕ層を介在させてもよい。
なお、上記した電極例ＡおよびＢでは、バリア層はＭｏ層３、５およびＰｔ層４の単独層で形成されている。しかしながら、前記Ｍｏ層３、５に代えてＣｒ層もしくはＷ層としてもよく、Ｍｏ，Ｃｒ，Ｗのうちの２種以上を積層、または合金化した層としてもよい。更にＰｔ層４に代えてＰｄから成る層、またはＰｔ，Ｐｄを積層もしくは合金化した層としてもよい。
上記した電極Ａ、電極Ｂは、次のようにして製造される。
まず、製造装置としては、抵抗加熱方式や電子線加熱方式の真空蒸着装置、またはスパッタ装置を使用することができるが、以後の説明は電子線加熱方式の真空蒸着装置を使用する場合で説明する。
上記した電極構造の製造に際し、下地電極Ｅ１の形成に用いる装置は格別限定されるものではないが上地電極Ｅ２の形成に用いる装置は後述するような構造上の特徴を備えている。
例えば、第３図は、下地電極Ｅ１を形成する装置例であって、これは平行平板型のホルダを有する装置である。この装置は、第３図でその概略を示したように、真空ハウジング１１の中に、所定の電極材料１２を収容する容器が配設され、この電極材料１２の上方には当該電極材料に対して平行し、かつ図の矢印ｐ１方向に回転できるようにホルダ１３が配置されている。
そして、電極を形成すべき例えば半導体のウエハ１がホルダ１３の下面にセットされることにより、その表面は電極材料１２と平行に対面しながら、電極材料１２の上方で公転できるようになっている。
下地電極Ｅ１の形成に際しては、真空ハウジング１１内を所定の真空度に設定して半導体ウエハ１がセットされているホルダ１３を回転させながら、電子線ガン１４から電子ビームを電極材料１２に照射して当該電極材料１２を放射線状に蒸発させる。
電極材料１２は半導体ウエハ１の表面の鉛直方向に順次堆積していき所望の厚みの層の成膜が進む。
そして、この層の上に、同様の操作を行って、次の層を成膜することを反復することにより、目的とする層構造の下地電極Ｅ１が形成される。
次に、上地電極Ｅ２の形成は第４図でその概略を示した装置を用いて行われる。
この装置では、既に形成されている下地電極Ｅ１の表面Ｓ１と側面Ｓ２をも同時に電極材料で被覆することが必要であるため、ホルダは次のような構造になっている。
すなわち、ホルダ１５はその周縁部が電極材料１２に対して所定の角度で傾斜する傾斜部１５ａになっていて、ホルダ１５の全体は図の矢印ｐ１方向に回転できるようになっている。そして、傾斜部１５ａに既に下地電極Ｅ１が形成されている例えばウエハ１をセットし、そのウエハ１が図の矢印ｐ２方向に回転できるようになっている。
したがって、ウエハ１を傾斜部１５ａにセットすると、そこに形成されている下地電極Ｅ１は電極材料１２に対して傾斜した状態で対面しながら自転し、かつ装置内を公転した状態で電極材料１２の流れを受けることになる。
そのため、下地電極Ｅ１の表面Ｓ１に電極材料１２が堆積すると同時に、電極材料の流れに対して傾斜面になっている側面Ｓ２にも当該電極材料が堆積していくことになり、下地電極Ｅ１の表面Ｓ１と側面Ｓ２を被覆して所望する層の成膜が進行することになる。
第５図は本発明の更に別の電極例Ｃである。
この電極Ｃは、半導体素子の最上層をなす半導体１の表面に、ＡｕＧｅＮｉ層２，Ｍｏ層３ａ、Ｐｔ層４から成る下地電極Ｅ１が形成され、更にこの下地電極Ｅ１の表面にのみ、Ｍｏ層３ｂとＡｕ層５から成る上地電極Ｅ２が形成されている。そして、各層の間、およびＡｕＧｅＮｉ層２と半導体１の表面との間ではいずれもオーミック接触状態が確保されている。
ここで、２重に積層されるＭｏ層３ａ，３ｂおよびその間に介在するＰｔ層４の３層構造が、例えば半導体１がＧａＡｓから成る場合に拡散してくるＧａ成分に対してバリア層として機能し、Ｇａ成分の拡散に基づく最上層のＡｕ層５の変質を防止する。また、例えばＩｎＧａＰから成る保護膜を成膜する際に、このバリア層はＩｎ，Ｇａ，Ｐなどを含む原料ガスと最上層のＡｕ層５との反応を防止する。
そのため、この電極Ｃにサブマウントをダイボンディングしたりワイヤボンディングした場合であっても両者間の接合は良好となり、製造チップの歩留まりが向上する。
この電極Ｃの層構造において、上記したバリア層を構成するＭｏ層３ａ、Ｐｔ層４、およびＭｏ層３ｂの厚みが薄すぎると、上記した効果は充分に発揮されず、また厚くなりすぎると、成膜時の蓄積応力によって層構造全体が損壊するようになる。このようなことから、Ｍｏ層３ａの厚みは５０〜２００ｎｍ、Ｐｔ層４の厚みは５０〜２００ｎｍ、Ｍｏ層３ｂの厚みは５０〜２００ｎｍにすることが好ましい。なお、このバリア層は、２重のＭｏ層の間にＰｔ層４が介在していることが必要であり、この積層の順序が変化すると上記した効果は得られない。
また、この電極Ｃの層構造において、ＡｕＧｅＮｉ層２とＭｏ層３ａの間に、更に厚み２０〜１００ｎｍ程度のＡｕ層を介在させても同様の効果が得られる。
次に、第６図に別の電極Ｄを示す。
この電極Ｄの層構造は、電極ＣにおけるＡｕＧｅＮｉ層２を２層構造にしたことを除いては電極Ｃの層構造と変わらない。
すなわち、半導体１の表面には、まずＡｕＧｅ層２ａが成膜され、その上にＮｉ層２ｂが成膜されている。このような層構造にしておくと、Ｎｉ層２ｂの働きにより、保護層や反射膜の成膜時に極稀に発生するＧｅの突沸に基づいて電極に穴が開くという事態を防止することができるので有効である。
なお、この電極Ｄの層構造においても、Ｎｉ層２ｂとＭｏ層３ａの間に更に厚み２０〜１００ｎｍ程度のＡｕ層を介在させてもよい。
この電極Ｃ，Ｄはいずれも抵抗発熱方式や電子線加熱方式による真空蒸着法、スパッタ法を適用して製造することができる。その場合、上地電極Ｅ２で下地電極Ｅ１の側面を被覆する必要がないので、第３図で示した構造の装置で下地電極Ｅ１と上地電極Ｅ２の双方を形成すればよい。
なお、上記した電極例ＣおよびＤでは、バリア層はＭｏ層３ａ，３ｂおよびＰｔ層４の単独層で形成されている。しかしながら、前記Ｍｏ層３ａ，３ｂに代えてＣｒ層もしくはＷ層としてもよく、Ｍｏ，Ｃｒ，Ｗのうちの２種以上を積層、もしくは合金化した層であってもよい。更に、Ｐｔ層４に代えてＰｄから成る層、またはＰｔ，Ｐｄを積層もしくは合金化した層としてもよい。
実施例１、２、比較例１
次のようにして第１図で示した電極Ａを製造した。
ＧａＡｓウエハに酸化膜除去などの前処理を行ったのち、これを第３図で示した平行平板型の真空蒸着装置のホルダ１３にセットし、装置内を５×１０−５Ｐａの真空度にし、ホルダ１３を約１５ｒｐｍで回転させながら電子線ガン１４を作動してＡｕＧｅＮｉ合金層を蒸着させてウエハ１の表面に厚み１００ｎｍのＡｕＧｅＮｉ合金層２を成膜した。
ついで、電極材料を変えて、このＡｕＧｅＮｉ合金層２の上に厚み１００ｎｍのＭｏ層３、厚み１００ｎｍのＰｔ層４を順次成膜して下地電極Ｅ１を形成した。なお、各層の成膜時には真空度の回復をまって行ったことはいうはいうまでもない。
ついで、得られたウエハを第４図で示した装置のホルダ傾斜部１５ａにセットし、装置内を５×１０−５Ｐａの真空度にし、ホルダ全体は約１５ｒｐｍで回転させ、またウエハ１は約７５ｒｐｍで自転させながら電子線ガン１４を作動して、厚み１００ｎｍのＭｏ層５、厚み３００ｎｍのＡｕ層６を順次蒸着して上地電極Ｅ２を形成した。
ついで、このウエハに対し、窒素雰囲気炉において、温度４２０℃で２分間の熱処理を施してウエハと各層の間をオーミック接触状態にした。
得られたウエハを劈開してバー状にし、その劈開面に、ＴＭＩｎ，ＴＥＧａ，ＰＨ３を原料ガスとして用い成膜温度５００℃でＩｎＧａＰ保護膜を成膜した。
ついで、このバーを劈開し、全体で１００個の素子に分離した（実施例１）。
一方、第３図で示した装置を用いて、ＧａＡｓウエハの表面に、厚み１００ｎｍのＡｕＧｅＮｉ層、厚み１００ｎｍのＭｏ層、厚み１００ｎｍのＰｔ層、厚み１００ｎｍのＭｏ層、厚み３００ｎｍのＡｕ層を順次成膜して第５図で示した層構造の電極Ｃを形成したことを除いては実施例１の場合と同様にして素子を製造した（実施例２）。この素子における電極Ｃの場合は、垂直方向の層構造は実施例構造と同一であるが、側面は実施例１の上地電極Ｅ２で被覆されていない。
比較のために、電極の層構造が厚み１００ｎｍのＡｕＧｅＮｉ層、厚み５０ｎｍのＡｕ層、厚み１００ｎｍのＭｏ層、厚み３００ｎｍのＡｕ層から成る４層構造であったことを除いては、実施例２の場合と同様にして素子を製造した（比較例１）。
ついで、これら３種類の素子のそれぞれとヒートシンクを、Ａｕ−７０〜８０％Ｓｎ合金から成る箔を用いて温度２７０〜３００℃でダイボンディングしたのち、各チップのダイシェア試験を行った。
その結果、実施例１の電極Ａを有するチップの場合、約９０個では電極ＡにおけるＡｕＧｅＮｉ層とＧａＡｓ基板との境界面で剪断破壊が起こった。他方、実施例２の電極Ｃの場合には約８０個であり、比較例１の電極の場合は０個であり、その剪断破壊が起こったのは、電極の最上層であるＡｕ層とヒートシンクの境界面であった。
このことは、実施例電極１，２の場合、電極Ａ，Ｃとヒートシンクとの密着性が良好になっているため、電極とＧａＡｓ基板との境界面では上記試験による応力に耐えられないことを示している。すなわち、熱処理過程で電極材料の変質は起こらずダイボンディング性が優れていることを示している。
なお、実施例２の電極Ｃを調べたところ、層構造の側面からＩｎＧａＰ成膜時の原料ガス成分であるＧａ，Ｉｎ，ＰなどがＡｕＧｅＮｉ層やＰｔ層に拡散していることが確認された。
上記したＩｎＧａＰ保護膜の成膜時における温度を５２０℃に高めてみたところ、電極Ａ，Ｃの最上層にはわずかに微小凹凸が認められ、Ｇｅの突沸の起こっていることが推定された。
実施例３
次のようにして第２図で示した電極Ｂを形成した。
実施例１の下地電極Ｅ１の形成時に、まず、厚み８５ｎｍのＡｕＧｅ層２ａを成膜し、その上に厚み１５ｎｍのＮｉ層２ｂを成膜したことを除いては実施例１と同様の電極構造を有するウエハを製造した。
ついで、このウエハに対し、実施例１の場合と同じ処理を行ってチップを製造し、得られたチップにつき実施例１の場合と同様にダイシェア試験を行った。
その結果、ほぼ全数のチップは電極とＧａＡｓ基板の表面との境界面で剪断破壊が起こり、実施例１場合よりも優れたダイボンディング性を発揮した。
また、この過程でＩｎＧａＰ保護膜の成膜時における温度を５２０℃に高めてみたが電極の最上層は平滑な面になっていて、Ｇｅの突沸による表面への悪影響はＮｉ層で防止されていることが確認された。
実施例４
次のようにして第６図で示した電極Ｄを形成した。
ＧａＡｓウエハに酸化膜除去などの前処理を行ったのち、電子線抵抗加熱方式の真空蒸着装置を用いて、ＧａＡｓウエハの表面に厚み８５ｎｍのＡｕＧｅ合金層、厚み１５ｎｍのＮｉ層、厚み１００ｎｍのＭｏ層、厚み１００ｎｍのＰｔ層、厚み１００ｎｍのＭｏ層、厚み３００ｎｍのＡｕ層を順次成膜した。
ついで、このウエハに対し、実施例２の場合と同じ処理を行ってチップを製造し、得られたチップにつき実施例２の場合と同様にダイシェア試験を行った。
その結果、約９０個のチップは電極とＧａＡｓ基板の表面との境界面で剪断破壊が起こり、実施例２の電極Ｃの場合よりも優れたダイボンディング性を発揮した。
また、この過程でＩｎＧａＰ保護膜の成膜時における温度を５２０℃に高めてみたが電極の最上層は平滑な面になっていて、Ｇｅの突沸による表面への影響はＮｉ層で防止されていることが確認された。
なお、これら実施例はいずれも基板がＧａＡｓ基板の場合であるが、電極を形成する半導体としては、上記したＧａＡｓ単結晶基板に限らず、ＩｎＰ単結晶基板、ＧａＰ単結晶基板の外に、エピタキシャル成長させたＧａＡｓ，ＡｌＧａＡｓ，ＧａＰ，ＩｎＧａＡｓ，ＡｌＩｎＧａＰ，ＧａＮのようなＩＩＩ−Ｖ族化合物半導体やＩＩ−Ｖ族化合物半導体から成る膜であっても同様の効果を得ることができた。また、半導体に限らず、サファイア基板、Ｓｉ基板、ＳｉＮ基板などに対しても有効であった。
産業上の利用可能性
以上の説明で明らかなように、本発明の半導体素子用電極は、素子製造時における保護膜や反射膜を成膜するときの熱処理を受けても熱的な変質を起こすことがないので、サブマウントのダイボンディング性やワイヤダイボンディング性が優れており、目的とするチップの歩留まり向上をもたらし、その工業的価値は極めて大である。
【図面の簡単な説明】
第１図は本発明の電極Ａの層構造を示す断面図；
第２図は本発明の電極Ｂの層構造を示す断面図；
第３図は本発明の電極における下地電極の形成時に用いる平行平板型真空蒸着装置の１例を示す概略図；
第４図は本発明の電極Ａ，Ｂにおける上地電極の形成時に用いる真空蒸着装置の１例を示す概略図；
第５図は本発明の電極Ｃの層構造を示す断面図；および
第６図は本発明の電極Ｄの層構造を示す断面図である。
【図１】
0004865130.tif 000002
【図２】
0004865130.tif 000003
【図３】
0004865130.tif 000004
【図４】
0004865130.tif 000005
【図５】
0004865130.tif 000006
【図６】
0004865130.tif 000007