(57)【特許請求の範囲】
【請求項１】
ＣＰＵと、書き込み可能な揮発性メモリと、書き込み可能な不揮発性メモリと、プロセッサシステムの外部との通信手段とを備えたプロセッサシステムにおいて、
ＩＰＬ動作モードを含む複数の動作モードの中から１つを選択する動作モード選択手段と、
前記動作モード選択手段によりＩＰＬ動作モードが選択された場合に、前記ＣＰＵの動作を停止させ、前記通信手段を介してプロセッサシステムの外部よりダウンロードされるＩＰＬプログラムを前記揮発性メモリに書き込んだ後に、前記ＣＰＵの動作の停止を解除する制御手段と、
を有し、前記ＣＰＵは前記揮発性メモリに書き込まれたＩＰＬプログラムを実行し、システムプログラムを前記不揮発性メモリにダウンロードさせることを特徴とするプロセッサシステム。
【請求項２】
前記動作モードに応じたアドレス領域にデータをマッピングするマッピング制御手段を更に有し、前記マッピング制御手段は、前記ＩＰＬ動作モードにおいて、前記ＣＰＵが前記揮発性メモリの中で起動直後に読み込む最初のアドレスを含むアドレス領域に前記ＩＰＬプログラムをマッピングするようにし、
前記ＩＰＬプログラムの書き込みを、前記最初のアドレスから開始するように制御する書き込み制御手段を備えたことを特徴とする請求項１記載のプロセッサシステム。
【請求項３】
前記制御手段が、
前記ＣＰＵの動作の停止を解除すべき状態を検知する検知手段と、
該検知手段により前記ＣＰＵの動作の停止を解除すべき状態が検知されると、前記揮発性メモリへの書き込みを停止する終了処理手段を備えたことを特徴とする請求項１記載のプロセッサシステム。
【請求項４】
前記検知手段が、あらかじめ設定した転送量に達したことで、前記ＣＰＵの動作の停止を解除すべき状態を検知することを特徴とする請求項３記載のプロセッサシステム。
【請求項５】
前記検知手段が、転送されたデータ中より転送終了を示すコードを検出することで、前記ＣＰＵの動作の停止を解除すべき状態を検知することを特徴とする請求項３記載のプロセッサシステム。
【請求項６】
前記制御手段が、動作モードに応じてバスの接続を切り替えるバス制御手段を備え、該バス制御手段により、動作モードに応じてＩＰＬプログラムの書き込み先となる揮発性メモリを切り替えることを特徴とする請求項１乃至５のいずれか１項に記載のプロセッサシステム。
【請求項７】
前記制御手段が、前記ＩＰＬプログラムとともに所定の機器の動作または状態を確認するための確認プログラムを前記揮発性メモリに書き込み、前記ＣＰＵの起動時に当該確認プログラムを動作させるように制御することを特徴とする請求項１乃至６のいずれか１項に記載のプロセッサシステム。
【請求項８】
前記確認プログラムが、前記プロセッサシステムに接続された周辺機器の動作を確認するためのプログラムであることを特徴とする請求項７記載のプロセッサシステム。
【請求項９】
前記確認プログラムが、前記不揮発性メモリの状態を確認するためのプログラムであることを特徴とする請求項７記載のプロセッサシステム。
【請求項１０】
前記確認プログラムが、前記プロセッサシステムに接続された周辺機器の結線状態を確認するためのプログラムであることを特徴とする請求項７記載のプロセッサシステム。
【請求項１１】
ＣＰＵと、書き込み可能なＲＡＭと、書き込み可能なＲＯＭと、プロセッサシステムの外部との通信手段とを備えたプロセッサシステムにおいて、
前記ＣＰＵの動作を停止させた状態で、前記通信手段を介してプロセッサシステムの外部よりダウンロードされるＩＰＬプログラムを前記ＲＡＭに書き込んだ後に、前記ＣＰＵの動作の停止を解除する制御手段を有し、
前記ＣＰＵが前記ＲＡＭに書き込まれたＩＰＬプログラムを実行することで当該ＣＰＵによってシステムプログラムを前記ＲＯＭにダウンロードさせ、当該ダウンロードの終了を以て前記ＲＯＭのシステムプログラムを前記ＣＰＵが実行することで、前記ＣＰＵによって前記プロセッサシステムを起動させることを特徴とするプロセッサシステム。
【請求項１２】
前記ＩＰＬプログラムは前記ＲＯＭの動作を確認するためのチェックプログラムを有し、前記制御手段によって前記ＣＰＵの動作停止を解除された時に、当該ＣＰＵが前記チェックプログラムによって前記ＲＯＭの動作を確認することを特徴とする請求項１１に記載のプロセッサシステム。
【請求項１３】
ＣＰＵと、書き込み可能な揮発性メモリと、書き込み可能な不揮発性メモリと、プロセッサシステムの外部との通信部とを備えたプロセッサシステムの起動方法において、ＩＰＬ動作モードが選択された場合に、
前記ＣＰＵの動作を停止させ、
前記通信部を介してプロセッサシステムの外部よりダウンロードされるＩＰＬプログラムを前記揮発性メモリに書き込み、
前記ＩＰＬプログラムを前記揮発性メモリに書き込んだ後に、前記ＣＰＵの動作の停止を解除し、
前記ＣＰＵが前記揮発性メモリに書き込まれたＩＰＬプログラムを実行することで、システムプログラムを前記不揮発性メモリにダウンロードさせることを特徴とするプロセッサシステムの起動方法。
【請求項１４】
前記ＩＰＬ動作モードにおいて、前記ＣＰＵが起動直後に読み込む最初のアドレスを含むエリアに前記書き込み可能なメモリをマッピングし、
前記ＩＰＬプログラムの書き込みを、前記最初のアドレスから開始するように制御することを特徴とする請求項１３記載のプロセッサシステムの起動方法。
【請求項１５】
前記ＣＰＵの動作の停止を解除すべき状態を検知し、前記ＣＰＵの動作の停止を解除すべき状態が検知されると、前記メモリへの書き込みを停止することを特徴とする請求項１３記載のプロセッサシステムの起動方法。
【請求項１６】
前記ＣＰＵの動作の停止を解除すべき状態を、あらかじめ設定した転送量に達したことで検知することを特徴とする請求項１５記載のプロセッサシステムの起動方法。
【請求項１７】
前記ＣＰＵの動作の停止を解除すべき状態を、転送されたデータ中より転送終了を示すコードを検出することで検知することを特徴とする請求項１５のプロセッサシステムの起動方法。
【請求項１８】
前記動作モードに応じてバスの接続を切り替えることで、当該動作モードに応じてＩＰＬプログラムの書き込み先となるメモリを切り替えることを特徴とする請求項１３記載のプロセッサシステムの起動方法。
【請求項１９】
前記ＩＰＬプログラムとともに所定の機器の動作または状態を確認するための確認プログラムを前記メモリに書き込み、前記ＣＰＵの起動時に当該確認プログラムを動作させるように制御することを特徴とする請求項１３記載のプロセッサシステムの起動方法。
【請求項２０】
前記確認プログラムが、前記プロセッサシステムに接続された周辺機器の動作を確認するためのプログラムであることを特徴とする請求項１９記載のプロセッサシステムの起動方法。
【請求項２１】
前記確認プログラムが、前記プロセッサシステムに接続されたメモリの状態を確認するためのプログラムであることを特徴とする請求項１９記載のプロセッサシステムの起動方法。
【請求項２２】
前記確認プログラムが、前記プロセッサシステムに接続された周辺機器の結線状態を確認するためのプログラムであることを特徴とする請求項１９記載のプロセッサシステムの起動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プロセッサシステムにおけるイニシャル・プログラム・ローディング動作（IPL動作）に関するものである。
【０００２】
【従来の技術】
図４は、従来のプロセッサシステムの基本構成を示すブロック図である。図５は、従来のプロセッサシステムにおけるIPL動作を含む基本的な動作の手順を示すフローチャートである。
【０００３】
図４に示す装置は、動作モード選択スイッチ43によりIPL動作モードが選択され、CPU40が起動する。起動したCPU40は、プロセッサシステムに付随するIPL格納ROM41に書き込まれているイニシャル・プログラム・ローダー（以下、単にイニシャルプログラムあるいはIPLプログラムと言う）を読み込み、イニシャルプログラムを起動させる。
【０００４】
起動したイニシャルプログラムは、CPU40は通信手段45の初期化（通信条件の設定）を行い、プロセッサシステム外部から、通信ポート46を介してシステムプログラムをダウンロードする。ダウンロードされたシステムプログラムは、通信が終了するまでシステムに接続されたRAM42等に書き込まれる。通信が終了するとダウンロードされたシステムプログラムを起動させる。
【０００５】
以上の様に、従来のプロセッサシステムは、あらかじめプロセッサシステムに付随するROM41等にイニシャルプログラムを書き込んでおき、IPL動作モードが選択されると、プロセッサシステムに付随するROM41等からIPLプログラムを読み込むのが一般的であった。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来例では、IPLプログラムが書き換え不可能なROMに書き込まれている場合は、IPLプログラムを書き換える事が困難であった。また、ROMに書き込まれたイニシャルプログラムを書き換えるためには、ROMを交換する、もしくは、ROM専用の消去・書き込み装置を別途使用する必要があった。
【０００７】
さらにIPL格納ROMを持つ事は、このROMにアクセスするための専用回路が必要であり、ROMの製造メーカーや、ROMの形式の違いによって消去・書き込み制御方法が異なるため、ROMを交換、変更等を行う際には、使用するROMに対応した回路構成、制御方法をとる必要があった。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明によれば、ＣＰＵと、書き込み可能な揮発性メモリと、書き込み可能な不揮発性メモリと、プロセッサシステムの外部との通信手段とを備えたプロセッサシステムにおいて、ＩＰＬ動作モードを含む複数の動作モードの中から１つを選択する動作モード選択手段と、前記動作モード選択手段によりＩＰＬ動作モードが選択された場合に、前記ＣＰＵの動作を停止させ、前記通信手段を介してプロセッサシステムの外部よりダウンロードされるＩＰＬプログラムを前記揮発性メモリに書き込んだ後に、前記ＣＰＵの動作の停止を解除する制御手段と、を有し、前記ＣＰＵは前記揮発性メモリに書き込まれたＩＰＬプログラムを実行し、システムプログラムを前記不揮発性メモリにダウンロードさせることを特徴とする。
【０００９】
また、本発明の他の態様によれば、ＣＰＵと、書き込み可能なＲＡＭと、書き込み可能なＲＯＭと、プロセッサシステムの外部との通信手段とを備えたプロセッサシステムにおいて、前記ＣＰＵの動作を停止させた状態で、前記通信手段を介してプロセッサシステムの外部よりダウンロードされるＩＰＬプログラムを前記ＲＡＭに書き込んだ後に、前記ＣＰＵの動作の停止を解除する制御手段を有し、前記ＣＰＵが前記ＲＡＭに書き込まれたＩＰＬプログラムを実行することで当該ＣＰＵによってシステムプログラムを前記ＲＯＭにダウンロードさせ、当該ダウンロードの終了を以て前記ＲＯＭのシステムプログラムを前記ＣＰＵが実行することで、前記ＣＰＵによって前記プロセッサシステムを起動させることを特徴とする。
【００１０】
【発明の実施の形態】
（第１の実施形態）
以下、図面を参照して本発明の１実施形態を説明する。
【００１１】
図1は、本発明の１実施形態のプロセッサシステムの基本構成の一例を示す図である。図1において、10はCPUである。本実施形態では、CPU10が起動直後（リセット解除後）に最初に読み込むアドレスが「FFFFO」であるとして、説明を行う。
【００１２】
11は、プロセッサシステムが有し、動作モードにより異なるアドレスにマッピングされるRAMである。本実施形態では、RAMは1つとして説明を行うが、異なる複数のRAMを備えるようにしてもよい。
【００１３】
12は、起動時の動作モードを決定する動作モード選択スイッチである。スイッチ12を切り換える事により、起動時における動作モードを、IPL動作モードと通常起動モードとのどちらかを選択する事が可能である。ここでは、動作モード選択スイッチと記したが、少なくとも2つ以上の動作モードの中から、特定の動作モードを選択する事ができれば、どのような選択手段であってもよい。
【００１４】
13は、起動時において、動作モード選択スイッチ12により選択されたモードに対応して動作する動作モード制御ユニットである。
【００１５】
動作モード制御ユニット13は、IPL動作モード時に動作する手段として、CPU10の動作を停止するCPU動作停止手段130、メモリのアドレスマッピングを切り替えるメモリマップ切り替え手段131、通信手段の初期化（通信条件の設定）を行う通信条件設定手段133、シリアルデータをパラレルデータに変換するデータ変換手段134、データ変換手段134により変換されたデータをRAMに書き込むデータ書き込み手段135、プロセッサシステムの外部から送られてくるデータが終了した事を検知する転送データ終了検知手段136とを有する。また、メモリマップ切り替え手段131は、通常動作モード時にも動作して、IPL動作モード時とは異なるマッピングを行なう。
【００１６】
このように、動作モード制御ユニット13は、動作モードに応じて動作する複数の動作手段を有する。
【００１７】
14は、プロセッサシステムが外部との通信を行うための通信手段である。本実施形態では通信手段は1つとして説明を行うが、複数の通信手段が接続されていてもよい。
【００１８】
また、通信手段14の通信方式は、シリアル通信（RS232C）、パラレル通信、USB、SCSI、ネットワーク、モデム等、プロセッサシステム外部との通信を可能とするものであればよく、特に限定されない。
【００１９】
本実施形態では、通信手段14の通信方式は、「通信制御方法が簡単」、「単純な通信制御方法である」、「一定の通信プロトコル」等の理由から、PCとの通信が容易に行えるRS232Cを用いたシリアル通信を用いるものとして説明を行う。
【００２０】
15は、外部と通信するための通信ポートである。本実施形態では、通信ポート15は1つとしで説明を行うが、通信手段14に対応して複数の通信ポートが接続されていても問題ない。
【００２１】
本実施形態では、RS232Cを用いたシリアル通信を通信手段14の通信方式としたので、通信ポート15はRS232Cシリアル通信ポートとして説明を行う。
【００２２】
16は、システムに接続されたROMである。本実施形態では、ROM16は1つとして説明を行うが、異なる複数のROMが接続されていても問題ない。逆に1つも接続がなくても良い。
【００２３】
17は、プロセッサシステムとして構成されるペリフェラル（周辺機器）である。このペリフェラルに関しては、複数接続されていてもよいし、逆に1つも接続がなくてもよい。
【００２４】
図2は、実施形態1において、プロセッサシステム起動時に起動モード選択スイッチ12がIPL動作モードを選択していた場合の、アドレスマッピングの一例を示す図である。
【００２５】
ここでは、アドレス「0番地〜7FFFF番地」には何もマッピングされていない。「80000番地〜F7FFF番地」は、プロセッサに接続されるROM16がマッピングされている。このROMの領域にはプロセッサのシステムプログラムがダウンロードされる。またROM領域の一部はEMSによりバンクの切り替えが可能な領域を含んでおり、ROMの全領域をEMSWindowを用いて参照する事ができる。
【００２６】
このアドレスマッピングの特徴として、CPU10が起動直後に最初に読み込むアドレス「FFFF0」を含む「F8000番地〜FFFFF番地」には、プロセッサシステムに内蔵されるRAMがマッピングされている。
【００２７】
図2において、システムに接続されているRAM11、ROM16のアドレスマッピングの一例を示したが、この例において重要な点は、CPU10が起動直後に最初に読み込むアドレスに、システムに接続されたRAM領域がマッピングされている点である。
【００２８】
つまり、どの様なCPUであっても、起動直後に最初に読み込むアドレスにRAM領域をマッピングすれば、その他のメモリマッピングは、どのように行われても良い。
【００２９】
図3は、IPL動作モード及び通常起動モードにおける基本動作の流れを示すフローチャートである。図1、図2、及び図3を参照して、第1の実施形態の動作を説明する。
【００３０】
まず、動作モード選択スイッチ12によりIPL動作モードが選択されている場合、プロセッサシステムのアドレスマッピングは、図2に示す通りにマッピングされている。
【００３１】
動作モード選択スイッチ12により、動作モードが選択される（S301）と、IPL動作モードであれば、動作モード制御ユニット13は、CPU10の動作を停止させるために、CPU動作停止手段130によりWait信号を発する。CPU動作停止信号（Wait信号）を受け取ったCPU10は、動作不能（リセット状態）になる（S302）。
【００３２】
CPU10が動作不能（リセット状態）になると、動作モード制御ユニット13は、メモリマップ切り替え手段131により、IPL動作モードに対応した、図2に示すアドレスマッピングに切り替える（S303）。
【００３３】
次に、動作モード制御ユニット13は、通信条件設定手段133により、通信手段14に対して初期化（通信条件の設定）を行う（S304）。
【００３４】
通信手段14の通信条件が設定されると、通信ポート15を介し、プロセッサ外部からイニシャルプログラムのダウンロードを開始する（S305）。
【００３５】
イニシャルプログラムのダウンロードが開始されると、動作モード制御ユニット13は、シリアル通信（RS232C）で送られてきたデータを、データ変換手段134によりパラレルデータに変更した後、データ書込手段135により、RAM11上に書き込んでいく（S306）。
【００３６】
このようにしてプロセッサ内部のRAM11に書き込む際には、リセット解除後にCPU10が最初に読み込むアドレスをスタートアドレスとして、データを書き込むものとする。
【００３７】
本実施形態においてCPU10が起動時に最初に読み込むアドレスは、「FFFFO番地」であることから、データを書き込むスタートアドレスは「FFFFO番地」として、ダウンロードを開始する。アドレス「FFFFF番地」まで書いた所で、ダウンロードアドレスはRAM領域の先頭である「F8000番地」にジャンプし、再びダウンロードを続ける。
【００３８】
イニシャルプログラムのダウンロードが終了した事を示す通信終了コードが送られてくると、動作モード制御ユニット13は、転送データ終了検知手段137により、通信終了コードを検知して、イニシャルプログラムのダウンロード動作（IPL動作）を終了する（S307）。
【００３９】
同様に本実施形態において、図２に示したアドレスマッピングの時、ダウンロード可能なイニシャルプログラムの最大サイズは32kByteに自動的に決定する。32kByteより大きなサイズのイニシャルプログラムが送信されてきた場合、前に送られてきたデータに上書きしてしまう事から、動作モード制御ユニット13には転送データカウント手段137が設けられており、32kByte分のデータが送られてきた所で、通信を終了する。
【００４０】
通信終了を検知してIPL動作を終了すると、動作モード制御ユニット13は、CPU動作停止手段130によるCPU停止信号（Wait信号）を解除し、IPL動作モードを選択したまま（図２に示すアドレスマッピングのまま）、CPUの動作を許可する（S308）。換言すれば、ここで初めてCPUリセットが解除される事になる。
【００４１】
ダウンロードされたイニシャルプログラムは、CPU起動後最初に読み込むアドレスである、RAM上の「FFFFO番地」から書き込まれているので、CPU動作停止信号の解除と共にイニシャルプログラムの読み込みを開始し、RAM上でイニシャルプログラムが起動する（S309）。続いて、イニシャルプログラムにより、システムプログラムのダウンロードが行われる（S310）。
【００４２】
（第２の実施形態）
上記実施形態の説明においては、CPU動作停止手段130の発するCPU動作停止信号をWait信号としたが、CPUの動作を停止できる手段であれば、CPUリセット信号等を用いてもよい。
【００４３】
（第３の実施形態）
上記実施形態の説明においては、転送データ終了検知手段137は、前記通信終了コードを検知するとしたが、あらかじめ通信サイズを決めておく、通信データの終了データパターンを決めておく、通信終了を示す信号線を用いる等、通信が終了した事を検知可能であれば、転送データ終了検知手段における検知方法は、特に限定するものではない。
【００４４】
（第４の実施形態）
上記実施形態においては、メモリマップ切り替え手段131により、動作モードに応じてアドレスマッピングを切り替えるとしたが、メモリマップを切り替える方法だけでなく、アドレスバス、データバス、信号線等を切り替えるバス切り替え手段132により、動作モードごとに異なるメモリに接続する方法でも良い。
【００４５】
（第５の実施形態）
図3、図5及び、図6を参照して、第５の実施形態の動作を説明する。
【００４６】
第1の実施形態で示したように、イニシャルプログラムをシステムに接続されたRAM11にダウンロードして、イニシャルプログラムを起動させる。この時、RAM11にダウンロードするイニシャルプログラム中に、図１に示すシステムに接続されたペリフェラル17の動作確認デバッグプログラムを組み込む。
【００４７】
ペリフェラル動作確認デバッグプログラムを、イニシャルプログラムに組み込む事で、イニシャルプログラムが起動後に、ペリフェラル動作確認デバッグプログラムを実行し、内部ペリフェラルが正常に動作するか否かを容易に確認する事ができる。
【００４８】
（第６の実施形態）
図3、図5及び、図6を参照して、第６の実施形態の動作を説明する。
【００４９】
第1の実施形態で示したように、イニシャルプログラムをシステムに接続されたRAM11にダウンロードして、イニシャルプログラムを起動させる。この時、RAMにダウンロードするイニシャルプログラム中に、プロセッサシステムに接続されているROM16に対するメモリチェックプログラムを組み込む。
【００５０】
メモリチェックプログラムをイニシャルプログラムに組み込む事で、イニシャルプログラム起動後にメモリチェックプログラムを動作させ、システムプログラムをダウンロードする前に、システムに接続されたROM16に不具合があるか否かが検出できる。
【００５１】
ここで、システムに接続されたROMとしたが、特にROMに限られている訳ではなく、システムに接続された複数のRAM、ROMを対象としてもよい。
【００５２】
この方法によるROMのメモリチェックは、一般的に行われているJTAGを用いる方法に比べ、高速かつ容易に行う事が可能である。
【００５３】
（第７の実施形態）
図3、図5及び、図6を参照して、第７の実施形態の動作を説明する。第1の実施形態で示したように、イニシャルプログラムをシステムに接続されたRAM11にダウンロードして、イニシャルプログラムを起動させる。この時、RAM11にダウンロードするイニシャルプログラム中に、システムに接続されているペリフェラルに対する結線確認プログラムを組み込む。
【００５４】
イニシャルプログラム起動後、イニシャルプログラムに組み込まれたペリフェラル結線確認プログラムを動作させる。ペリフェラル結線確認プログラムを動作させる事で、プロセッサシステム内部の各ペリフェラル間の結線不具合を容易に検出できる。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、プロセッサシステムにおいて、IPLプログラムをシステム外部からダウンロードするようにしたので、プロセッサシステム内部に、IPLプログラムが書き込まれたROM（Flash Memoryを含む）を持つ必要が無くなるという効果がある。
【００５６】
また、システム外部からIPLプログラムをダウンロードすることにより、IPLプログラムの変更のためにROMライター等の特殊な工具を設ける必要がなくなる。更に、IPLプログラムを読み出すためにプロセッサシステムに付随するROM（Flash Memoryを含む）にアクセスするための専用回路も必要が無くなる。このダウンロードにRS232Cなどの汎用的な通信方法を用いれば、ダウンロードにPCの端末を利用する事ができる。
【００５７】
これらの事から、プロセッサシステムは、IPLプログラムが書かれたROMや、それに付随する専用回路が必要ではなくなるので、部品点数を削減でき、実装面積を縮小できる。また、プロセッサシステムに接続されたRAM上でIPLプログラムを動作させることから、IPLプログラムの書き換えを容易にかつ高速に行う事が可能となる。
【００５８】
また、IPL動作を行う際に、CPUが起動直後に最初に読み込むアドレスから、IPLプログラムの書き込みを開始する事により、例えば、CPUの起動アドレスがメモリマップの最後の方にある場合において、常にRAM領域全域に転送データを書く必要がなくなり、必要最小限の転送データを書き込む事でCPUを起動する事ができる。
【００５９】
また、IPLプログラムの転送を終了すべき状態が検知されると、メモリへの書き込みを停止するようにしたので、不都合なあるいは不要な書き込みを禁止できる。例えば、あらかじめ設定した転送量に達した時点でメモリへの書き込みを停止する事で、RAM領域のサイズを超えるデータ転送をする事を禁止する事ができる。あるいは、プログラムの転送を終了した事を示すコードを検出された時点で、メモリへの書き込みを停止する事で、IPL動作時に必要以上のデータ転送を行う事を禁止できる。
【００６０】
また、IPLプログラムとともに、接続ペリフェラルの動作確認、メモリチェック、ペリフェラル結線確認等の所定の機器の動作または状態を確認するための確認プログラム（デバッグプログラム）をメモリに書き込み、CPUの起動時に当該確認プログラムを動作させることにより、システムとしての不具合をいち早く発見する事ができる。
【００６１】
さらにこのようなデバッグプログラムをプロセッサ外部からダウンロードする事により、デバッグプログラムを容易にかつ高速に書き換える事ができる。
【００６２】
これにより、プロセッサシステムが正常に動作するか否かを、プロセッサシステムにシステムプログラムをダウンロードする前（システム起動前）に判断する事が可能となる。
【図面の簡単な説明】
【図１】本実施形態のIPL装置におけるブロック図の一例である。
【図２】本実施形態のIPL動作モードでのアドレスマッピングの一例である。
【図３】本実施形態のIPL動作モード及び通常起動モードにおける基本的動作の流れを示すフローチャートである。
【図４】従来のIPL装置の一例の構成ブロック図である。
【図５】従来のIPL動作モード及び、通常起動モードにおける基本的動作の流れ図である。
【符号の説明】
１０、４０  ＣＰＵ
１１、４２  ＲＡＭ
１２、４３  動作モード選択スイッチ
１３、４４  動作モード制御ユニット
１４、４５  通信手段
１５、４６  通信ポート
１６  ＲＯＭ
１７  内部接続ペリフェラル
４１  ＩＰＬ格納ＲＯＭ
１３０  ＣＰＵ動作停止手段
１３１  メモリマップ切り替え手段
１３２  バス切り替え手段
１３３  通信条件設定手段
１３４  データ変換手段
１３５  データ書き込み手段
１３６  転送データ終了検知手段
１３７  転送データカウント手段
【図１】
0004908665.tif 000002
【図２】
0004908665.tif 000003
【図３】
0004908665.tif 000004
【図４】
0004908665.tif 000005
【図５】
0004908665.tif 000006