(57)【特許請求の範囲】
【請求項１】
半絶縁体基板上に、コレクタコンタクト層と、コレクタ層と、ベース層と、このベース層と異なる半導体でメサ型に形成されたエミッタ層と、エミッタコンタクト層とが成形され、
前記コレクタ層は、前記メサ型のエミッタ層に対向する真性コレクタ領域とこの真性コレクタ領域の外側に位置する外部コレクタ領域とで形成され、
前記外部コレクタ領域に対して前記エミッタ層側からイオン注入を行い、前記コレクタ層内に空乏層が形成されたヘテロ構造バイポーラトランジスタにおいて、
前記コレクタ層は、前記コレクタコンタクト層に接する第１のコレクタ層と前記ベース層に接し前記コレクタ層の厚みの１／２以下で１／３以上の厚みを有する第２のコレクタ層とで構成され、
前記第１のコレクタ層に対してドープする第１の導電型の不純物の濃度は、５×１０16ｃｍ-3以上で１．５×１０17ｃｍ-3以下であり、
前記第２のコレクタ層は、不純物がノンドープ又は低濃度であり、
前記イオン注入の条件が、第１のコレクタ層の不純物の活性化率を低減させて、ベース・コレクタ間の電圧が零の場合において空乏化する条件で、且つマスクが前記メサ型のエミッタ層より広く形成された条件で行われることにより、
前記空乏層が、前記外部コレクタ領域における前記第２のコレクタ層の全厚みと前記第１のコレクタ層の全厚みに形成されているともに前記真性コレクタ領域における前記第２のコレクタ層の全厚みのみに形成されている
ことを特徴とするヘテロ構造バイポーラトランジスタ。
【請求項２】
前記第１、第２のコレクタ層はＧaＡsで形成され、
前記ベース層はＧaＡsで形成され、
前記エミッタ層はＩnＧａＰで形成された
ことを特徴とする請求項１記載のヘテロ構造バイポーラトランジスタ。
【請求項３】
前記第１のコレクタ層はＩnＰで形成され、
前記第２のコレクタ層は、前記第１のコレクタ層側からＩnＰ、ＩnＧaＡsＰ、ＩnＧaＡsとの３つの層、又は、ＩnＰ、ＩnＧaＡsの２つの層で形成され、
前記ベース層はＩｎＧaＡsで形成され、前記エミッタ層はＩnＰで形成された
ことを特徴とする請求項１記載のヘテロ構造バイポーラトランジスタ。
【請求項４】
半絶縁体基板上に、第１の導電型の不純物を高濃度にドープしたコレクタコンタクト層と、前記第１の導電型の不純物をドープしたコレクタ層と、第２の導電型の不純物を高濃度にドープしたベース層と、このベース層と異なる半導体で形成され前記第１の導電型の不純物をドープしたエミッタ層と、前記第１の導電型の不純物を高濃度にドープしたエミッタコンタクト層とを順次成形し、
前記エミッタ層をメサ型に形成し、
前記メサ型のエミッタ層に対向する真性コレクタ領域の外側に位置する外部コレクタ領域に対してエミッタ層側からイオン注入を行うヘテロ構造バイポーラトランジスタの製造方法において、
前記コレクタ層を、前記コレクタコンタクト層に接する第１のコレクタ層と前記ベース層に接し前記コレクタ層の厚みの１／２以下で１／３以上の厚みを有する第２のコレクタ層とで構成し、
前記第１のコレクタ層に対してドープする第１の導電型の不純物の濃度は、５×１０16ｃｍ-3以上で１．５×１０17ｃｍ-3以下であり、
前記第２のコレクタ層は、不純物がノンドープ又は低濃度であり、
前記外部コレクタ領域に対するイオン注入の条件は、第１のコレクタ層の不純物の活性化率を低減させて、ベース・コレクタ間の電圧が零の場合において空乏化する条件であり、
前記外部コレクタ領域に対してエミッタ層側からイオン注入を行う際のマスクは、前記メサ型のエミッタ層より広く形成しており、
前記外部コレクタ領域では前記第２のコレクタ層の全厚みと前記第１のコレクタ層の全厚みに亘って空乏化され、前記真性コレクタ領域では前記第２のコレクタ層の全厚みのみが空乏化される
ことを特徴とするヘテロ構造バイポーラトランジスタの製造方法。
【請求項５】
前記第２のコレクタ層の不純物濃度は、２×１０16ｃｍ-3以下である
ことを特徴とする請求項４記載のヘテロ構造バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、動作の高速化を図ることができるヘテロ構造バイポーラトランジスタに関する。
【０００２】
【従来の技術】
ヘテロ構造バイポーラトランジスタ（Heterojunction Bipolar Transistor；ＨＢＴ以下ＨＢＴと略記する）は、２種類の半導体の接合を用いたバイポーラトランジスタであるが、特に、エミッタにベースよりも大きいバンドギャップの半導体を用いたバイポーラトランジスタを示し、エミッタにワイドギャップ材料を用いているので、ベースのドーピング濃度を上げても、何ら注入効率が低下しない特徴を有する。
【０００３】
代表的な２種類の半導体であるAｌＧａAs、ＧａAｓを用いたＨＢＴの構造を図５に示す。半絶縁性ＧａAs基板１上に、高濃度のｎ型不純物を含むＧａAｓからなるコレクタコンタクト層２が形成され、このコレクタコンタクト層２の上側に均一濃度のｎ型不純物を含むＧａAｓからなるコレクタ層３が形成され、このコレクタ層３の上側に高濃度のｐ型不純物を含むＧａAsからなるベース層４が形成され、このベース層４の上側にｎ型不純物を含むAｌＧａAsからなるエミッタ層５が形成され、このエミッタ層５の上側に、このエミッタ層５に対してオーム性密着をとるための高濃度のｎ型不純物を含むＧａAｓからなるエミッタコンタクト層６が形成されている。
【０００４】
そして、コレクタコンタクト層２上面における両端近傍にコレクタ電極７が取付けられ、ベース層４上面における両端近傍にベース電極８が取付けられ、さらに、エミッタコンタクト層６上面にエミッタ電極９が形成されている。
【０００５】
このような構成のＨＢＴにおいて、コレクタ層３のうちエミッタ層５に対向する領域を真性コレクタ領域３ａと称し、この真性コレクタ領域３ａの外側におけるエミッタ層５に対向しない領域を外部コレクタ領域３ｂと称する。同様に、ベース層４のうちエミッタ層５に対向する領域を真性ベース領域４ａと称し、この真性ベース領域４ａの外側におけるエミッタ層５に対向しない領域を外部ベース領域４ｂと称する。
【０００６】
そして、外部コレクタ領域３ｂは、ベース・コレクタ接合容量ＣBCを低減させるためにイオン注入により、空乏化されて、高抵抗化されている。ベース・コレクタ接合容量ＣBCが小さくなると、ベース・コレクタ接合容量ＣBCに対する充電時間が短くなり、トランジスタとしての動作速度が高速化される。
【０００７】
しかし、このイオン注入によりベース・コレクタ接合容量ＣBCを低減させるために、コレクタ層の構造を適切に設定せずに、ただやみくもに外部コレクタ領域へイオン注入を実施したとしても、ベース・コレクタ接合容量ＣBCを効率的に低減できない。
【０００８】
すなわち、コレクタ層が低濃度であれば、イオン注入を行わなくとも、空乏層が広がっており、コレクタ走行時間τCが大きい。逆に、コレクタ層が高濃度であれば、ベース抵抗の増大やベース／コレクタ間のリーク電流の増大等の不利をもたらさずに、空乏層の厚さを増大させることは困難であった。
【０００９】
なお、イオン注入を実施しない場合は、素子を微細化するにつれてベース・コレクタ接合容量ＣBCとコレクタ走行時間τCとのトレードオフが厳しくなり、素子を微細化しても、性能が上がらないか、むしろ性能が低下する。
【００１０】
したがって、ヘテロ構造バイポーラトランジスタ（ＨＢＴ）の動作速度を一定値以上に上昇させることは困難であった。
【００１１】
このような不都合を解消するために、図６に示す構造のヘテロ構造バイポーラトランジスタ（ＨＢＴ）が提唱されている（特開昭６３―２３９９８３号公報）。
【００１２】
この図６に示すＨＢＴにおいては、図５に示すＨＢＴにおけるコレクタ層３を、コレクタコンタクト層２に接する第１のコレクタ層１１と、ベース層４に接する第２のコレクタ層１２とで構成している。そして、コレクタコンタクト層２に接する第１のコレクタ層１１を、コレクタコンタクト層２の不純物濃度より低いが高濃度のｎ型不純物濃度を有するＧａＡｓで形成している。また、ベース層４に接する第２のコレクタ層１２を、第１のコレクタ層１１の不純物濃度より低い低濃度のｎ型不純物濃度を有するＧａＡｓで形成している。
【００１３】
そして、高濃度のｎ型不純物濃度を有する第１のコレクタ層１１におけるエミッタ層５に対向する真性コレクタ領域１１ａの外側に位置する外部コレクタ領域１１ｂはイオン注入により、ｎ型不純物の活性化率が下げられ空乏化しており、外部コレクタ領域のベース・コレクタ接合容量ＣBCは低減されている。
【００１４】
真性ベース領域４ａとコレクタコンタクト層２との間に存在する真性コレクタ層１１ａ、１２ａに発生するベース・コレクタ空乏層の厚みが図５のＨＢＴにおける空乏層の厚みに比較して薄くなるので、先に、説明したように、電子のコレクタ走行時間が短縮され、結果的にトランジスタとしての動作速度が上昇する。
【００１５】
したがって、ベース・コレクタ接合容量ＣBCとコレクタ走行時間τCとを同時に短縮でき、ＨＢＴのトランジスタとしての動作速度が上昇する。
【００１６】
【発明が解決しようとする課題】
しかしながら図６に示すヘテロ構造バイポーラトランジスタ（ＨＢＴ）においては、次に示す３つの大きな問題があった。
【００１７】
第１に、第1のコレクタ層（コレクタコンタクト側）及び第2のコレクタ層（ベース側）それぞれの不純物濃度及び厚さが適切に設定されていない。
（ａ）  第1のコレクタ層の濃度が高すぎる場合、イオン注入のドーズ量を増大させなければならない。したがって、ベース抵抗の増大やベース／コレクタ間のリーク電流の増大などの不利をもたらさずに、空乏層の厚さを増大させることは困雌である。
【００１８】
（ｂ）  第1のコレクタ層の濃度が低過ぎる場合、イオン注入を行わなくても空乏化しており、コレクタ走行時間τCが大きく、コレクタ抵抗も増大する。
（ｃ）  第2のコレクタ層の濃度が高すぎる場合、真性部の空乏層が狭く、真性コレクタの容量だけでも大きくなる。
【００１９】
（ｄ）  外部コレクタの厚さを所望にするためにはイオン注入のドーズ量を増大させなければならず、ペース抵抗の増大やベース／コレクタ間のリーク電流の増大などの不利をもたらすことになる。厚さが不適切であれば、外部コレクタ容量低減の効果が小さい。
【００２０】
第２に、メサ境界付近のコレクタ空乏層の広がりが考慮されていない。
すなわち、イオン注入時の横方向広がりにより、メサ境界の近傍では、真性コレクタ部でも空乏層が広がり、コレクタ走行時間τCが増大し、かつ、高電流密度で動作する際の空間電荷の影響が顕在化するため、高速化を図ることができない。微細化するほど、この問題が蹟在化する。
【００２１】
第３に、従来のＩnＧaＡs系のＨＢＴでは、ＩnＧaＡsをイオン注入によって空乏化させることが困難であり、イオン注入による外部コレクタの容量の低減の効果がなかった。
したがって、トランジスタの基本動作特性を劣化させずに、近年の光通信システムにおける信号の伝送速度に対応した十分は動作速度か得られなかった。
【００２２】
本発明はこのような事情に鑑みてなされたものであり、製造時にコレクタ層を適切な構造で２層に形成することによって、真性コレクタ領域におけるベース層近傍にのみ有効な空乏層を形成でき、トランジスタとしての動作を大幅に高速化できるヘテロ構造バイポーラトランジスタ及びヘテロ構造バイポーラトランジスタの製造方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明は、半絶縁体基板上に、コレクタコンタクト層と、コレクタ層と、ベース層と、このベース層と異なる半導体でメサ型に形成されたエミッタ層と、エミッタコンタクト層とを成形したヘテロ構造バイポーラトランジスタに適用される。
【００２４】
そして、コレクタ層は、メサ型のエミッタ層に対向する真性コレクタ領域とこの真性コレクタ領域の外側に位置する外部コレクタ領域とで形成され、外部コレクタ領域に対してエミッタ層側からイオン注入を行い、コレクタ層内に空乏層が形成される。
前記コレクタ層は、前記コレクタコンタクト層に接する第１のコレクタ層と前記ベース層に接し前記コレクタ層の厚みの１／２以下で１／３以上の厚みを有する第２のコレクタ層とで構成される。
前記第１のコレクタ層に対してドープする第１の導電型の不純物の濃度は、５×１０16ｃｍ-3以上で１．５×１０17ｃｍ-3以下であり、前記第２のコレクタ層は、不純物がノンドープ又は低濃度である。
前記イオン注入の条件は、第１のコレクタ層の不純物の活性化率を低減させて、ベース・コレクタ間の電圧が零の場合において空乏化する条件で、且つマスクが前記メサ型のエミッタ層より広く形成された条件で行われることにより、前記空乏層が、前記外部コレクタ領域における前記第２のコレクタ層の全厚みと前記第１のコレクタ層の全厚みに形成されているともに前記真性コレクタ領域における前記第２のコレクタ層の全厚みのみに形成される。
【００２５】
このように構成されたヘテロ構造バイポーラトランジスタにおいては、外部コレクタ領域において、空乏層は第１のコレクタ層と第２のコレクタ層とのコレクタ層全体に広がり、真性コレクタ領域内においては、空乏層はコレクタ層のベース層に接する第２のコレクタ層だけで広がる。そして、外部コレクタ領域に形成された空乏層の厚さが真性コレクタ領域内に形成された空乏層の厚さの２倍〜３倍に設定される。この空乏層の厚さの比を２〜３に設定することによって、トランジスタの基本動作特性に悪影響を与える事なく、ベース・コレクタ接合容量ＣBCとコレクタ走行時間τCとを同時に短縮でき、動作速度が上昇する。
【００２６】
また、別の発明は、上述した発明のヘテロ構造バイポーラトランジスタにおいて、第１、第２のコレクタ層をＧaＡsで形成し、ベース層をＧaＡsで形成し、エミッタ層をＩnＧａＰで形成している。
【００２７】
さらに、別の発明は、上述した発明のヘテロ構造バイポーラトランジスタにおいて、第１のコレクタ層はＩｎＰで形成し、さらに、第２のコレクタ層を、第１のコレクタ層側から順にＩnＰ、ＩnＧaＡsＰ、ＩnＧaＡsとの３つの層、又は、ＩnＰ、ＩnＧaＡsの２つの層で形成している。
そして、ベース層をＩｎＧaＡsで形成し、エミッタ層をＩnＰで形成している。
【００２８】
また、本発明は、半絶縁体基板上に、第１の導電型の不純物を高濃度にドープしたコレクタコンタクト層と、第１の導電型の不純物をドープしたコレクタ層と、第２の導電型の不純物を高濃度にドープしたベース層と、このベース層と異なる半導体で形成され第１の導電型の不純物をドープしたエミッタ層と、第１の導電型の不純物を高濃度にドープしたエミッタコンタクト層とを順次成形し、エミッタ層をメサ型に形成し、メサ型のエミッタ層に対向する真性コレクタ領域の外側に位置する外部コレクタ領域に対してエミッタ層側からイオン注入を行うヘテロ構造バイポーラトランジスタの製造方法に適用される。
【００２９】
そして、上記課題を解消するために、本発明のヘテロ構造バイポーラトランジスタの製造方法においては、コレクタ層を、コレクタコンタクト層に接する第１のコレクタ層とベース層に接しコレクタ層の厚みの１／２以下で１／３以上の厚みを有する第２のコレクタ層とで構成している。
【００３０】
さらに、第１のコレクタ層に対してドープする第１の導電型の不純物の濃度は、５×１０16ｃｍ-3以上で１．５×１０17ｃｍ-3以下である。
第２のコレクタ層は、不純物がノンドープ又は低濃度である。
【００３１】
さらに、外部コレクタ領域に対するイオン注入の条件は、第１のコレクタ層の不純物の活性化率を低減させて、ベース・コレクタ間の電圧が零の場合において空乏化する条件である。
【００３２】
このように構成されたヘテロ構造バイポーラトランジスタの製造方法によれば、エミッタ層側から外部コレクタ領域にイオン注入が実施され、この外部コレクタ領域は第２のコレクタ層と第１のコレクタ層の全体に亘って空乏化される。真性コレクタ領域はイオン注入されないので、真性コレクタ領域のコレクタコンタクト層に接する高不純靴濃度を有する第１のコレクタ層は空乏化されない。したがって、真性コレクタ領域においては、低不純物濃度である第２のコレクタ層が空乏層として残るのみであるので、真性コレクタ領域における空乏層の厚みを任意の厚みに設定できる。
【００３３】
また、別の発明は、上述した発明のヘテロ構造バイポーラトランジスタの製造方法において、第２のコレクタ層の不純物濃度は、２×１０16ｃｍ-3以下に設定している。
【００３４】
さらに、別の発明は、上述した発明のヘテロ構造バイポーラトランジスタの製造方法において、外部コレクタ領域に対してエミッタ層側からイオン注入を行う際のマスクは、メサ型のエミッタ層より広く形成している。
【００３５】
このように、メサ型のエミッタ層より広くマスクを形成することによって、メサ境界の外側の周辺部にイオン注入が実行されないので、真性コレクタ部におけるイオン注入に起因する空乏層の広がりが抑制されるので、コレクタ走行時間τCを短縮でき、動作の高速化を図ることができる。
【００３６】
【発明の実施の形態】
以下、本発明の各実施形態を図面を用いて説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係わるヘテロ構造バイポーラトランジスタの概略構成を示す断面模式図である。
【００３７】
半絶縁性基板１２上に、高濃度の第１の導電型の不純物を含むコレクタコンタクト層１３が形成され、このコレクタコンタクト層１３の上側に、コレクタコンタクト層１３の不純物濃度より低い濃度の第１の導電型の不純物を含むコレクタ層１４が形成されている。
【００３８】
このコレクタ層１４の上側に第２の導電型の不純物を含むベース層１５が形成され、このベース層１５の上側に第１の導電型の不純物を含を含むエミッタ層１６が形成され、このエミッタ層１６の上側に、このエミッタ層１６に対してオーム性接触をとるための高濃度の第１の導電型の不純物を含を含むエミッタコンタクト層１７が形成されている。
【００３９】
そして、コレクタコンタクト層１３上面における両端近傍にコレクタ電極１８が取付けられ、ベース層１５上面における両端近傍にベース電極１９が取付けられ、さらに、エミッタコンタクト層１７上面にエミッタ電極２０が形成されている。
【００４０】
そして、コレクタ層１４において、エミッタ層１６に対向する領域を真性コレクタ領域２１とし、エミッタ層１６に対向しない真性領域の外側の領域を外部コレクタ領域２２とする。外部コレクタ領域２２は、全厚みｔ1に亘って空乏化されている。一方、真性コレクタ領域２１においては、ベース層１５から厚みｔ2だけ空乏層２１ａが形成され、コレクタコンタクト層１３から厚み（ｔ1―ｔ2）だけ空乏化されない非空乏層２１ｂが形成されている。
【００４１】
この第１実施形態においては、外部コレクタ領域２２に形成された空乏層の厚さｔ1は、真性コレクタ領域２１に形成された空乏層２１ａの厚さｔ2の２倍以上、３倍以下に設定されている。
２ｔ2≦ｔ1≦３ｔ2
この第１実施形態のＨＢＴにおいては、第１の導電型の不純物はｎ型不純物であり、第２の導電型の不純物はｐ型不純物であるが、第１の導電型の不純物をｐ型不純物とし、第２の導電型の不純物をｎ型不純物としてもよい。
【００４２】
このように構成されたＨＢＴにおいては、前述したように、外部コレクタ領域２２を空乏化しているので、ベース・コレクタ接合容量ＣBCを低減できる。さらに、真性コレクタ領域２１における空乏層２１ａの幅を、この真性コレクタ領域２１の全幅の１／２以下でかつ１／３以上に設定しているので、トランジスタの耐電圧等の基本動作特性に悪影響を与える事なく、コレクタ走行時間τCを短縮できる。したがって、ＨＢＴの動作速度が上昇する。
【００４３】
（第２実施形態）
図２は、本発明の第２実施形態に係わるヘテロ構造バイポーラトランジスタ（ＨＢＴ）の製造方法を説明するための一つの製造工程を示す図である。この図２に示す製造工程は、半絶縁基板上に、コレクタコンタクト層からエミッタコンタクト層までの各層を生成した後に、エミッタコンタクト層及びエミッタ層をエッチングにより、メサ型の形成した状態を示す。
【００４４】
この第２実施形態の製造方法においては、コレクタ層、ベース層にＧａＡｓを採用し、エミッタ層にＩｎＧａＰを採用している。
【００４５】
半絶縁性ＧａＡｓ基板２４上に、高濃度のｎ型不純物を含むＧａＡｓからなるコレクタコンタクト層２５を形成する。
【００４６】
このコレクタコンタクト層２５の上側に、ＧａＡｓからなる厚さ３００ｎｍの第１のコレクタ層２６を形成する。この第１のコレクタ層２６に対して濃度１×１０17ｃｍ-3のｎ型の不純物をドーピングする。なお、このドープするｎ型の不純物の濃度は、このＨＢＴを動作させるバイアス条件では空乏化せず後述するイオン注入により空乏化する濃度である。
【００４７】
この第１のコレクタ層２６の上側に、ＧａＡｓからなる厚さ２００ｎｍの第２のコレクタ層２７を形成する。なお、この第２のコレクタ層２７に対しては、意図的に不純物のドーピングを実施しない。または、常に空乏化するようにｎ型又はｐ型の不純物を、第１のコレクタ層２６より低い不純物濃度でドーピングを実施する。
【００４８】
第２のコレクタ層２７の上側に、ＧａＡｓからなるベース層２８を形成する。このベース層２８に対して均一濃度のｐ型の不純物をドーピングする。
【００４９】
ベース層２８の上側に、ＩｎＧａＰからなるエミッタ層２９を生成する。このエミッタ層２９に対してｎ型不純物をドーピングする。エミッタ層２９の上側に、高濃度のｎ型不純物を含むＧａＡｓからなるエミッタコンタクト層３０を形成する。
【００５０】
次に、図２に示すように、エミッタコンタクト層３０及びエミッタ層２９をエッチングによりメサ型に形成する。
【００５１】
その後、エミッタコンタクト層３０及びエミッタ層２９の上面とメサ型の側面を覆うフォトレジストによるマスク３１を取付け、図中矢印で示すように、エミッタ層２９側から、酸素のイオン注入を実施する。この酸素のイオン注入の条件は、加速エネルギが１５０ｋｅＶであり、ドーズ量は２×１０11ｃｍ2である。そして、イオン注入後４８０℃で５分間アニーリングを実施する。そして、マスク３１を溶剤で洗い流す。
【００５２】
その後、図１に示すように、ベース層２８、第２のコレクタ層２７及び第１のコレクタ層２６の両側をエッチングして、コレクタコンタクト層１３の両端を露出させる。
そして、図１に示すように、コレクタコンタクト層２５上面にコレクタ電極を取付け、ベース層２８上面におけるエミッタメサ近傍にベース電極を取付け、さらに、エミッタコンタクト層３０の上面にエミッタ電極を取付ける。
【００５３】
次に、このような構成の第２実施形態のヘテロ構造バイポーラトランジスタの製造方法の特徴を説明する。
【００５４】
前述した酸素のイオン注入とアニールによって、フォトレジストからなるマスク３１に覆われていない外部コレクタ領域の第１のコレクタ層２５は活性化したキャリアの濃度が５×１０15ｃｍ-3以下に低下し、ＨＢＴを動作させるバイアス条件においては、ベース／コレクタ間の電圧が零の状態においても、ほぼ全域に亘って空乏化し、高抵抗化する。その結果、外部ベース・コレクタ間容量ＣBCが低減する。
【００５５】
この第１コレクタ層２５のマスク３１に覆われた真性領域には空乏化されない非空乏層３２が形成される。
【００５６】
また、第２のコレクタ層２７は、元々、不純物濃度は小さいので、イオン注入以前から空乏化状態を維持している。したがって、マスク３１に覆われた真性コレクタ領域全体としては、ベース層２８側に第２のコレクタ層２７からなる空乏層３３と第１のコレクタ層２６からなる非空乏層３２とが形成されることになる。
【００５７】
したがって、第２のコレクタ層２７の厚みを調整することによって、真性コレクタ領域の空乏層３３の厚みを任意に設定できる。空乏層３３の厚みを真性コレクタ領域の全幅の１／２以下で、かつ１／３以上に薄く設定しているので、トランジスタの耐電圧等の基本動作特性に悪影響を与える事なく、コレクタ走行時間τcを短縮できる。
【００５８】
なお、上記条件におけるイオン注入においては、ベース層２８のシート抵抗、ベース層２８とベース電極との間の接触抵抗はほとんど増加しない。
【００５９】
したがって、前述したように、外部ベース・コレクタ間容量ＣBC及びコレクタ走行時間τCを短縮でき、ＨＢＴの動作速度を向上できる。
【００６０】
さらに、この第２実施形態の製造方法によれば、イオン注入を実施するためのフォトレジストによるマスク３１は、エミッタコンタクト層３０及びエミッタ層２９の上面を、この上面より広く覆う（図２の実施形態ではメサ型の側面までも覆う）ので、図４（ｂ）に示すように、メサ境界の外側の周辺部にイオン注入が実行されないので、真性コレクタ部におけるイオン注入に起因する空乏層の広がりが抑制されるので、コレクタ走行時間τCを短縮でき、動作の高速化を図ることができる。
【００６１】
なお、図４（ａ）は、マスク３１をエミッタコンタクト層３０及びエミッタ層２９の上面のみを覆う場合における第１コレクタ層２７の状態を示す。イオン注入に起因する空乏層の広がりが真性コレクタ部内に及ぶので、コレクタ走行時間τCを短縮できなく、動作の高速化を図ることが困難である。
【００６２】
（第３実施形態）
図３は、本発明の第３実施形態に係わるヘテロ構想バイポーラトランジスタの製造方法を説明するための一つの製造工程を示す図である。図２に示す第２実施形態の製造方法と同一部分には同一符号を付して重複する部分の詳細説明を省略する。
【００６３】
この第３実施形態の製造方法においては、コレクタコンタクト層、第１のコレクタ層、エミッタ層にＩｎＰを採用し、ベース層にＩｎＧａAｓを採用するともに、第２コレクタ層を３つの層で構成している。
【００６４】
半絶縁性ＩｎＰ基板３５上に、高濃度のｎ型不純物を含むＩｎＰからなるコレクタコンタクト層３６を形成する。
【００６５】
このコレクタコンタクト層３６の上側に、ＩｎＰからなる厚さ３００ｎｍの第１のコレクタ層３７を形成する。この第１のコレクタ層３７に対して、濃度１×１０17ｃｍ-3のｎ型の不純物をドーピングする。なお、このドープするｎ型の不純物の濃度は、先に説明した第２実施形態の製造方法と同様に、このＨＢＴを動作させるバイアス条件では空乏化せず後述するイオン注入により空乏化する濃度である。
【００６６】
この第１のコレクタ層３７の上側に、３層構造からなる第２のコレクタ層３８ａ、３８ｂ、３８ｃを形成する。最下層の第２のコレクタ層３８ａは厚さ８０ｎｍのIｎＰで形成され、中間層の第２のコレクタ層３８ｂは厚さ２０ｎｍのIｎＧａＡｓＰで形成され、最上層の第２のコレクタ層３８ｃは厚さ１００ｎｍのIｎＧａＡｓで形成されている。なお、IｎＧａＡｓＰにおける組成比は、バンドギャップエネルギが１．０５ｍＶになるように設定されている。
【００６７】
なお、この３層構造からなる第２のコレクタ層３８ａ、３８ｂ、３８ｃに対して意図的に不純物はドープしないが、Solid-State Electronics ３８巻  1995年  1708頁に記載されているようにヘテロ接合の近傍においてＰ型及ｎ型の不純物をドーピングした薄層を挿入して、伝導体不連続の影響を低減することも可能である。
【００６８】
ただし、Ｐ型及びｎ型の不純物のドーピング濃度は、第２のコレクタ層３８ａ、３８ｂ、３８ｃが、全ての厚さに亘って、空乏化する条件を満たす必要がある。
【００６９】
この３層構造からなる第２のコレクタ層３８ａ、３８ｂ、３８ｃの上側に、ＩｎＧａＡｓからなるベース層３９を形成する。このベース層３９に対して高濃度のｐ型の不純物をドーピングする。
【００７０】
ベース層３９の上側に、ＩｎＰからなるエミッタ層４０を生成する。このエミッタ層４０に対してｎ型不純物をドーピングする。エミッタ層４０の上側に、高濃度のｎ型不純物を含むＩｎＧａＡｓからなるエミッタコンタクト層４１を形成する。
【００７１】
次に、図３に示すように、エミッタコンタクト層４１及びエミッタ層４０をエッチングによりメサ型に形成する。
【００７２】
その後、エミッタコンタクト層４１及びエミッタ層４０の上面を、この上面より広く覆う（図３の実施形態ではメサ型の側面までも覆う）フォトレジストによるマスク３１を取付け、図中矢印で示すように、エミッタ層２９側から、酸素のイオン注入を実施する。この酸素のイオン注入の条件は、加速エネルギが１８０ｋｅＶであり、ドーズ量は３×１０11ｃｍ-2である。そして、イオン注入後４８０℃で５分間アニーリングを実施する。そして、マスク３１を溶剤で洗い流す。
【００７３】
その後、図１に示すように、ベース層３９、第２のコレクタ層３８ａ、３８ｂ、３８ｃ及び第１のコレクタ層３７のベース・コレクタ接合を残すようにエッチングして、コレクタコンタクト層３６を露出させる。
【００７４】
そして、図１に示すように、コレクタコンタクト層３６上面にコレクタ電極を取付け、ベース層３９上面にベース電極を取付け、さらに、エミッタコンタクト層４１の上面にエミッタ電極を取付ける。
【００７５】
次に、このような第３実施形態のヘテロ構造バイポーラトランジスタの製造方法の特徴を説明する。
【００７６】
前述した酸素のイオン注入とアニールによって、マスク３１に覆われていない外部コレクタ領域のＩｎＰからなる第１のコレクタ層３７は活性化したキャリアの濃度が５×１０15ｃｍ-3以下に低下し、ＨＢＴを動作させるバイアス条件においては、ベース・コレクタ間の電圧が零の状態においても、ほぼ全域に亘って空乏化する。その結果、外部ベース・コレクタ間容量ＣBCが低減する。
【００７７】
この第１コレクタ層３７のマスク３１に覆われた真性領域には空乏化されない非空乏層３２が形成される。
【００７８】
また、３層構造からなる第２のコレクタ層３８ａ、３８ｂ、３８ｃは、元々、不純物濃度は小さいので、イオン注入以前から空乏化状態を維持している。マスク３１に覆われた真性コレクタ領域全体としては、ベース層３９側に第２のコレクタ層３８ａ、３８ｂ、３８ｃからなる空乏層３３と第１のコレクタ層３７からなる非空乏層３２とが形成されることになる。
【００７９】
したがって、図２に示す第２実施形態の製造方法と同様に、外部ベース・コレクタ間容量ＣBC及びコレクタ走行時間τCを短縮でき、ＨＢＴの動作速度を向上できる。
【００８０】
さらに、この第３実施形態の製造方法においては、第１のコレクタ層３７をＩｎＰを採用する条件として、第２のコレクタ層を、それぞれＩｎＰ、ＩｎＧａＡｓＰ、ＩｎＧａＡｓからなる３層構造としている。
【００８１】
このように、第２のコレクタ層を３層構造とることによって、単一層（１層）構造の特性４３に比較して、ベース層３９からコレクタ層へ移動する電子の流れがより円滑になる。
【００８２】
なお、第１のコレクタ層３７の材料と第２のコレクタ層３８ａ、３８ｂ、３８ｃの材料とを共通のＩｎＧａＡｓとした場合、コレクタ電圧が小さいという問題を抱えるのみならず、外部コレクタ領域に対するイオン注入によって、ベース層のシート抵抗の増大等の及ぼさずに、第１のコレクタ層３７を空乏化できない。
【００８３】
したがって、上述したように、第２のコレクタ層をそれぞれＩｎＰ、ＩｎＧａＡｓＰ、ＩｎＧａＡｓからなる３層構造とし、第１のコレクタ層３７にＩｎＰを採用することによって、ＩｎＧａＡｓ系ＨＢＴでも、図１に示す構造を採用することが始めて可能となった。
【００８４】
その結果、たとえＩｎＰ材料を採用したＨＢＴであったとしても、ベース・コレクタ間の逆耐圧はほとんど変化しないので、図２で示した第２実施形態の製造方法で製造されたＨＢＴと同様に、トランジスタの耐電圧等の基本動作特性に悪影響を与える事なく、コレクタ走行時間τCを短縮できる。したがって、ＨＢＴの動作速度を上昇させることが可能である。
【００８５】
【発明の効果】
以上説明したように、本発明のヘテロ構造バイポーラトランジスタ及びその製造方法においては、製造時にコレクタ層を２層に形成することによって、真性コレクタ領域におけるベース層近傍にのみ有効な最適厚み比を有する空乏層を形成でき、ヘテロ構造バイポーラトランジスタとしての動作特性を大幅に高速化できる。
【００８６】
さらに、製造時にコレクタ層を２層に形成するとともに、第２コレクタ層を３層構成とすることにより、たとえＩｎＰ材料を採用したとしても、トランジスタの耐電圧等の基本動作特性に悪影響を与える事なく、コレクタ走行時間τCを短縮でき、動作速度を上昇させることが可能なヘテロ構造バイポーラトランジスタを実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係わるヘテロ構造バイポーラトランジスタの概略構成を示す断面模式図
【図２】本発明の第２実施形態に係わるヘテロ構造バイポーラトランジスタの製造方法における一つの製造工程を示す図
【図３】本発明の第３実施形態に係わるヘテロ構造バイポーラトランジスタの製造方法における一つの製造工程を示す図
【図４】本発明の第２実施形態に係わるヘテロ構造バイポーラトランジスタの製造方法におけるマスク形状の効果を説明するための図
【図５】従来のヘテロ構造バイポーラトランジスタの概略構成を示す断面模式図
【図６】同じく従来のヘテロ構造バイポーラトランジスタの概略構成を示す断面模式図
【符号の説明】
１２、２４、３５…半絶縁性基板
１３、２５、３６…コレクタコンタクト層
１４、２６、３７…第１のコレクタ層
２７、３８ａ、３８ｂ、３８ｃ…第２のコレクタ層
１５、２８、３９…ベース層
１６、２９、４０…エミッタ層
１７、３０、４１…エミッタコンタクト層
１８…コレクタ電極
１９…ベース電極
２０…エミッタ電極
２１ａ、３３…空乏層
２１ｂ、３２…非空乏層
３１…マスク
【図１】
0004861556.tif 000002
【図２】
0004861556.tif 000003
【図３】
0004861556.tif 000004
【図４】
0004861556.tif 000005
【図５】
0004861556.tif 000006
【図６】
0004861556.tif 000007