(57)【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧をチャージポンプ回路で昇圧して出力端子から負荷に供給する電源供給回路において、
前記チャージポンプ回路を構成するフライバックコンデンサの一端と前記チャージポンプ回路の出力端との間に接続された、前記チャージポンプ回路を構成する出力トランジスタと、
前記出力端子から出力される出力電圧に比例した比例電圧を生成し、該比例電圧が所定の基準電圧と同じ電圧値になるように前記出力トランジスタの動作制御を行う制御回路部と、
を備えることを特徴とする電源供給回路。
【請求項２】
前記制御回路部は、
前記出力端子から出力される出力電圧を所定の分圧比で分圧して前記比例電圧を生成する比例電圧生成回路部と、
該比例電圧生成回路部で生成された前記比例電圧と前記基準電圧との電圧差を増幅して前記出力トランジスタの制御電極に出力する誤差増幅回路部と、
を備えることを特徴とする請求項１記載の電源供給回路。
【請求項３】
前記誤差増幅回路部は、
前記比例電圧と前記基準電圧が対応する入力端に入力された演算増幅回路と、
所定の定電流を生成して出力する定電流源と該演算増幅回路の出力信号が制御電極に入力された第１トランジスタが前記入力電圧と接地電圧との間に直列に接続されてなる出力回路と、
を備え、
前記定電流源と前記第１トランジスタとの接続部が出力端をなし前記出力トランジスタの制御電極に接続されることを特徴とする請求項２記載の電源供給回路。
【請求項４】
前記演算増幅回路の出力端と接地電圧との間に接続された第２トランジスタを備え、該第２トランジスタは、前記フライバックコンデンサの放電を行うサイクルの間のみオンするように動作制御されることを特徴とする請求項３記載の電源供給回路。
【請求項５】
前記定電流源と並列に接続された第３トランジスタを備え、該第３トランジスタは、前記フライバックコンデンサの充電を行うサイクルの間のみオンするように動作制御されることを特徴とする請求項３又は４記載の電源供給回路。
【請求項６】
入力端子に入力された入力電圧をチャージポンプ回路で昇圧して出力端子から負荷に供給する電源供給回路の動作制御方法において、
前記出力端子から出力される出力電圧に比例した電圧が所定の基準電圧と同じ電圧値になるように、前記チャージポンプ回路を構成するフライバックコンデンサの一端と前記チャージポンプ回路の出力端との間に接続された、前記チャージポンプ回路を構成するトランジスタの動作制御を行って、前記チャージポンプ回路の出力電圧の定電圧化を行って前記負荷に出力することを特徴とする電源供給回路の動作制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、安定して駆動させるように負荷に電源供給を行う電源供給回路及びその動作制御方法に関する。
【背景技術】
【０００２】
従来、電源電圧よりも高い電圧を必要とする場合は、電源供給回路として主にインダクタを使用したＤＣ−ＤＣコンバータが使用されていた。ＤＣ−ＤＣコンバータは、任意の電圧を発生させることができ、しかも消費電流の大きい負荷に効率よく電力を供給することができるため、多くの用途に使用されていた。しかし、ＤＣ−ＤＣコンバータは、トランスやコイル等の部品が必要であるため、小型化を図ることが困難であり、ＤＣ−ＤＣコンバータのすべてを半導体集積回路に集積することができなかった。
【０００３】
このようなことから、小型化が可能で高効率なチャージポンプ回路が電源供給回路として使用される場合があった。しかし、チャージポンプ回路は、直流電源からの電源電圧で充電したコンデンサの電圧を加算して昇圧するため、出力電圧が電源電圧に大きく依存していた。また、直流電源に電池を使用した場合は、電池電圧の低下に伴って、チャージポンプ回路の出力電圧が、電池電圧の低下電圧に昇圧倍率を乗じた電圧だけ低下するため、急速に低下するという問題があった。
【０００４】
このような電源電圧の変動による影響を受けないようにするために、次のような３つの方法が提案されていた。まず第１の方法として、図５で示すように、電源電圧ＶＣＣをボルテージレギュレータ１０１で定電圧化し、該定電圧化した電圧をチャージポンプ回路１０２に入力して昇圧させ負荷１１０に供給するようにした（例えば、特許文献１参照。）。次に、第２の方法として、図６で示すように、入力電源電圧ＶＣＣをチャージポンプ回路１０２へ入力して昇圧させ、該昇圧された電圧をボルテージレギュレータ１０１に入力し定電圧化させて負荷１１０に供給するようにした。また、第３の方法として、図７で示すように、チャージポンプ回路の出力電圧Ｖｏｕｔが所定の検出電圧以上になると、チャージポンプ回路におけるフライバックコンデンサＣ１とチャージポンプ回路の外部に設けられたキャッチバックコンデンサＣｏｕｔとを接続するトランジスタＭ１０１のオン期間を強制的に間引くようにして定電圧出力を得るようにしたものがあった。
【特許文献１】特開２００６−３２０１５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、前記のような第１及び第２の各方法では、安定したリップル幅で出力電圧の安定化を図ることができるが、チャージポンプ回路の最大出力電流を引けるだけの大きな出力ドライバを有するボルテージレギュレータを必要とするため、チップサイズが大きくなるという問題があった。
また、前記第３の方法では、チャージポンプ回路の出力電圧を監視し、該出力電圧が所定値以上になると、チャージポンプ回路をオン（ＯＮ）／オフ（ＯＦＦ）制御しているクロックに検出信号をフィードバックさせるだけで、定電圧を安定して出力することができるが、チャージポンプ回路のオン期間を強制的に間引くために、出力電圧のリップル幅が増大するという問題があった。
【０００６】
本発明は、このような問題を解決するためになされたものであり、チャージポンプ回路を形成しているトランジスタのゲート電圧を最適に制御することにより、電源電圧の変動に関係なく、負荷を安定して駆動するために必要な定電圧を出力することができる電源供給回路及びその動作制御方法を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る電源供給回路は、入力端子に入力された入力電圧をチャージポンプ回路で昇圧して出力端子から負荷に供給する電源供給回路において、
前記チャージポンプ回路を構成するフライバックコンデンサの一端と前記チャージポンプ回路の出力端との間に接続された、前記チャージポンプ回路を構成する出力トランジスタと、
前記出力端子から出力される出力電圧に比例した比例電圧を生成し、該比例電圧が所定の基準電圧と同じ電圧値になるように前記出力トランジスタの動作制御を行う制御回路部と、
を備えるものである。
【０００８】
具体的には、前記制御回路部は、
前記出力端子から出力される出力電圧を所定の分圧比で分圧して前記比例電圧を生成する比例電圧生成回路部と、
該比例電圧生成回路部で生成された前記比例電圧と前記基準電圧との電圧差を増幅して前記出力トランジスタの制御電極に出力する誤差増幅回路部と、
を備えるようにした。
【０００９】
この場合、前記誤差増幅回路部は、
前記比例電圧と前記基準電圧が対応する入力端に入力された演算増幅回路と、
所定の定電流を生成して出力する定電流源と該演算増幅回路の出力信号が制御電極に入力された第１トランジスタが前記入力電圧と接地電圧との間に直列に接続されてなる出力回路と、
を備え、
前記定電流源と前記第１トランジスタとの接続部が出力端をなし前記出力トランジスタの制御電極に接続されるようにした。
【００１０】
また、前記演算増幅回路の出力端と接地電圧との間に接続された第２トランジスタを備え、該第２トランジスタは、前記フライバックコンデンサの放電を行うサイクルの間のみオンするように動作制御されるようにしてもよい。
【００１１】
前記定電流源と並列に接続された第３トランジスタを備え、該第３トランジスタは、前記フライバックコンデンサの充電を行うサイクルの間のみオンするように動作制御されるようにしてもよい。
【００１２】
また、この発明に係る電源供給回路の動作制御方法は、入力端子に入力された入力電圧をチャージポンプ回路で昇圧して出力端子から負荷に供給する電源供給回路の動作制御方法において、
前記出力端子から出力される出力電圧に比例した電圧が所定の基準電圧と同じ電圧値になるように、前記チャージポンプ回路を構成するフライバックコンデンサの一端と前記チャージポンプ回路の出力端との間に接続された、前記チャージポンプ回路を構成するトランジスタの動作制御を行って、前記チャージポンプ回路の出力電圧の定電圧化を行って前記負荷に出力するようにした。
【発明の効果】
【００１３】
本発明の電源供給回路及びその動作制御方法によれば、前記出力端子から出力される出力電圧に比例した比例電圧が所定の基準電圧と同じ電圧値になるように、前記チャージポンプ回路を構成するフライバックコンデンサの一端と前記チャージポンプ回路の出力端との間に接続された、前記チャージポンプ回路を構成する出力トランジスタの動作制御を行って、前記チャージポンプ回路の出力電圧の定電圧化を行い前記負荷に供給するようにした。このことから、電源電圧の変動に関係なく、負荷を安定して駆動するために必要な定電圧を出力することができる。
【００１４】
また、出力電圧の安定化のためにチップサイズを増大させていた、大きな出力ドライバを持つレギュレータに対して、チャージポンプ回路を形成しているトランジスタの内、フライバックコンデンサの一端とチャージポンプ回路の出力端とを接続するトランジスタを、出力ドライバと見立てたレギュレータ回路を組むようにしたことにより、チップサイズの増大を防ぐことができる。
【００１５】
また、リップル電圧を増大させていた、チャージポンプ回路のオン時間を間引いて出力電圧の安定化を図っている従来の方法に対して、フライバックコンデンサに充電したエネルギをキャッチバックコンデンサに送るトランジスタのゲート電圧が、出力電圧レベルに応じて制御されることで、該トランジスタのオン抵抗が調整され、リップル電圧を増大させることなく、安定した出力電圧を得ることができる。
【発明を実施するための最良の形態】
【００１６】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電源供給回路の回路例を示した図である。
図１において、電源供給回路１は、入力端子ＩＮに入力された電源電圧ＶＣＣを昇圧して所定の定電圧を生成し出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１０に出力して電源供給を行う。
【００１７】
電源供給回路１は、チャージポンプ回路２と、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路３と、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２と、誤差増幅回路４と、キャッチバックコンデンサＣｏｕｔとを備えている。チャージポンプ回路２は、ＰＭＯＳトランジスタＭ１〜Ｍ３、ＮＭＯＳトランジスタＭ４及びフライバックコンデンサＣ１で構成され、誤差増幅回路４は、演算増幅回路１１、定電流源１２及びＮＭＯＳトランジスタＭ１１で構成されている。
【００１８】
なお、ＰＭＯＳトランジスタＭ３は出力トランジスタをなし、抵抗Ｒ１及びＲ２は比例電圧生成回路部を、誤差増幅回路４は誤差増幅回路部を、ＮＭＯＳトランジスタＭ１１は第１トランジスタを、定電流源１２とＮＭＯＳトランジスタＭ１１は出力回路をそれぞれなす。また、図１では、ＰＭＯＳトランジスタＭ１〜Ｍ３、ＮＭＯＳトランジスタＭ４、基準電圧発生回路３、誤差増幅回路４及び抵抗Ｒ１，Ｒ２が１つのＩＣに集積されている場合を例にして示しており、該ＩＣは、入力端子ＩＮ、出力端子ＯＵＴ及び接続端子Ｃ１Ｐ，Ｃ１Ｍを備えている。
【００１９】
入力端子ＩＮと接続端子Ｃ１Ｐとの間にはＰＭＯＳトランジスタＭ１が接続され、入力端子ＩＮと接続端子Ｃ１Ｍとの間にはＰＭＯＳトランジスタＭ２が接続されている。接続端子Ｃ１ＰとＣ１Ｍとの間にはフライバックコンデンサＣ１が接続され、接続端子Ｃ１Ｐと出力端子ＯＵＴとの間にはＰＭＯＳトランジスタＭ３が、接続端子Ｃ１Ｍと接地電圧との間にＮＭＯＳトランジスタＭ４がそれぞれ接続されている。また、出力端子ＯＵＴと接地電圧との間には、キャッチバックコンデンサＣｏｕｔが接続されると共に抵抗Ｒ１とＲ２が直列に接続されている。抵抗Ｒ１とＲ２との接続部から分圧電圧Ｖｆｂが出力され、分圧電圧Ｖｆｂは演算増幅回路１１の反転入力端に入力されている。
【００２０】
演算増幅回路１１の非反転入力端には基準電圧Ｖｒｅｆが入力され、演算増幅回路１１の出力端はＮＭＯＳトランジスタＭ１１のゲートに接続されている。また、電源電圧ＶＣＣと接地電圧との間には、定電流源１２とＮＭＯＳトランジスタＭ１１が直列に接続され、誤差増幅回路４の出力端をなす定電流源１２とＮＭＯＳトランジスタＭ１１との接続部は、ＰＭＯＳトランジスタＭ３のゲートに接続されている。また、ＰＭＯＳトランジスタＭ１のゲートにはクロック信号φ１が、ＰＭＯＳトランジスタＭ２のゲートにはクロック信号φ２が、ＮＭＯＳトランジスタＭ４のゲートにはクロック信号φ１の信号レベルを反転させた反転信号φ１Ｂがそれぞれ入力されている。なお、クロック信号φ１及びφ２は、図１で示したようなタイミングの矩形波をなす。
【００２１】
このような構成において、ＰＭＯＳトランジスタＭ１，Ｍ２及びＮＭＯＳトランジスタＭ４は、クロック信号φ１及びφ２に応じてオン／オフする。一方、誤差増幅回路４は、分圧電圧Ｖｆｂが基準電圧ＶｒｅｆになるようにＰＭＯＳトランジスタＭ３の動作制御を行ってＰＭＯＳトランジスタＭ３のオン抵抗を制御し、出力電圧Ｖｏｕｔが所定の電圧で一定になるようにする。
図２は、ＰＭＯＳトランジスタＭ３のゲートに入力される誤差増幅回路４の出力信号ＡＭＰＯＵＴと出力電圧Ｖｏｕｔとの関係例を示したタイミングチャートであり、図２を参照しながら図１の電源供給回路１の動作についてもう少し詳細に説明する。
【００２２】
クロック信号φ１がローレベルのときは、ＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ４がそれぞれオンして導通状態になり、クロック信号φ２はハイレベルであることからＰＭＯＳトランジスタＭ２がオフして遮断状態になる。このとき、図２で示すように出力電圧Ｖｏｕｔが設定電圧よりも高い状態にあることから、出力電圧Ｖｏｕｔを設定電圧まで低下させようとして演算増幅回路１１はＮＭＯＳトランジスタＭ１１をオフして遮断状態にするため、誤差増幅回路４の出力信号ＡＭＰＯＵＴは、ＰＭＯＳトランジスタＭ３をオフさせて遮断状態にするような電圧をなしている。これらのことから、フライバックコンデンサＣ１は電源電圧ＶＣＣで充電される。
【００２３】
また、クロック信号φ１がハイレベルのときには、ＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ４がそれぞれオフして遮断状態になり、クロック信号φ２がローレベルであることからＰＭＯＳトランジスタＭ２がオンして導通状態になる。また、図２で示すように出力電圧Ｖｏｕｔが設定電圧よりも低い状態にあることから、演算増幅回路１１は、出力電圧Ｖｏｕｔを設定電圧まで上昇させようとしてＮＭＯＳトランジスタＭ１１をオンさせてオン抵抗の制御を行い、誤差増幅回路４の出力信号ＡＭＰＯＵＴは、ＰＭＯＳトランジスタＭ３をオンさせる電圧になり、誤差増幅回路４は、出力電圧Ｖｏｕｔが所定の電圧になるようにＰＭＯＳトランジスタＭ３のゲート電圧を制御してオン抵抗の制御を行う。
【００２４】
このような動作を、チャージポンプ回路２が駆動させられるクロック信号の周波数に同期して繰り返されることにより、図２に示すようにＰＭＯＳトランジスタＭ３のゲート電圧が制御されてＯＮ抵抗が最適化され、出力電圧Ｖｏｕｔのリップルを増大させることなく、出力電圧Ｖｏｕｔを安定化させることができる。
次に、図３は、本発明の第１の実施の形態における電源供給回路の他の回路例を示した図であり、図３では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００２５】
図３における図１との相違点は、ＮＭＯＳトランジスタＭ１２とＰＭＯＳトランジスタＭ１３を追加したことにある。なお、ＮＭＯＳトランジスタＭ１２は第２トランジスタを、ＰＭＯＳトランジスタＭ１３は第３トランジスタをそれぞれなす。また、図３では、ＰＭＯＳトランジスタＭ１〜Ｍ３，Ｍ１３、ＮＭＯＳトランジスタＭ４，Ｍ１２、基準電圧発生回路３、誤差増幅回路４及び抵抗Ｒ１，Ｒ２が１つのＩＣに集積されている場合を例にして示している。
【００２６】
ＮＭＯＳトランジスタＭ１２は、演算増幅回路１１の出力端と接地電圧との間に接続され、ゲートにはクロック信号φ２が入力されている。また、ＰＭＯＳトランジスタＭ１３は、定電流源１２に並列に接続され、ゲートにはクロック信号φ２の信号レベルを反転させた反転信号φ２Ｂが入力されている。
このようにすることにより、誤差増幅回路４の出力信号ＡＭＰＯＵＴの立ち上がり及び立ち下がりを急峻にすることができ、図２の出力信号ＡＭＰＯＵＴの波形を図４のようにすることができる。なお、図３において、ＮＭＯＳトランジスタＭ１２又はＰＭＯＳトランジスタＭ１３のいずれか一方のみを備えるようにしてもよい。
【００２７】
このように、本第１の実施の形態における電源供給回路は、フライバックコンデンサＣ１の一端が接続された接続端子Ｃ１Ｐと、キャッチバックコンデンサＣｏｕｔの一端が接続されている出力端子ＯＵＴとを接続するＰＭＯＳトランジスタＭ３によって、フライバックコンデンサＣ１に充電した電荷をキャッチバックコンデンサＣｏｕｔにポンプアップさせて電源電圧ＶＣＣを昇圧させ、出力電圧Ｖｏｕｔを定電圧化させるために、出力端子ＯＵＴに接続された抵抗Ｒ１とＲ２の帰還回路を介して、ＰＭＯＳトランジスタＭ３のゲート電圧を制御している誤差増幅回路４に出力電圧Ｖｏｕｔを帰還させて、ＰＭＯＳトランジスタＭ３のオン抵抗を制御するようにした。このことから、電源電圧の変動に関係なく、負荷を安定して駆動するために必要な定電圧を出力することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施の形態における電源供給回路の回路例を示した図である。
【図２】図１の電源供給回路における出力信号ＡＭＰＯＵＴと出力電圧Ｖｏｕｔとの関係例を示したタイミングチャートである。
【図３】本発明の第１の実施の形態における電源供給回路の他の回路例を示した図である。
【図４】図３の電源供給回路における出力信号ＡＭＰＯＵＴと出力電圧Ｖｏｕｔとの関係例を示したタイミングチャートである。
【図５】従来の電源供給回路の回路例を示した図である。
【図６】従来の電源供給回路の他の回路例を示した図である。
【図７】従来の電源供給回路におけるトランジスタＭ１０１の動作と出力電圧Ｖｏｕｔとの関係例を示したタイミングチャートである。
【符号の説明】
【００２９】
１  電源供給回路
２  チャージポンプ回路
３  基準電圧発生回路
４  誤差増幅回路
１０  負荷
１１  演算増幅回路
１２  定電流源
Ｍ１〜Ｍ３，Ｍ１３  ＰＭＯＳトランジスタ
Ｍ４，Ｍ１１，Ｍ１２  ＮＭＯＳトランジスタ
Ｃ１  フライバックコンデンサ
Ｃｏｕｔ  キャッチバックコンデンサ
【図１】
0004997122.tif 000002
【図２】
0004997122.tif 000003
【図３】
0004997122.tif 000004
【図４】
0004997122.tif 000005
【図５】
0004997122.tif 000006
【図６】
0004997122.tif 000007
【図７】
0004997122.tif 000008