(57)【特許請求の範囲】
【請求項１】
直列接続された複数のバッテリーセルのうち任意のバッテリーセルを選択して充電することによりバランスを取るためのスイッチング回路であって、
第１充電電源端子と前記複数のバッテリーセルとの間に階層的に配置された複数対のスイッチング手段からなる第１スイッチ群と、
第２充電電源端子と前記複数のバッテリーセルとの間に階層的に配置された別個の複数対のスイッチング手段からなる第２スイッチ群と、を備え、
前記第１スイッチ群および前記第２スイッチ群のそれぞれは、
前記複数対のスイッチング手段の内圧を下げるために、前記バッテリーセル側に近い下部階層のスイッチング手段の対のそれぞれを、一つ上の上部階層のスイッチング手段の対に含まれた対応するスイッチング手段のそれぞれと接続して構成され、
前記スイッチング手段の各対に２個のスイッチング手段を設け、前記２個のスイッチング手段の一端をいずれも共通端子に接続し、他端のそれぞれを、一つ下の下部階層のそれぞれ異なるスイッチング手段の対の共通端子に接続するか、または前記複数のバッテリーセルのそれぞれ異なるバッテリーセルに接続して構成され、
前記複数対のスイッチング手段のうち最上部階層に２対のスイッチング手段を設け、これら２対のスイッチング手段の共通端子を、前記第１充電電源端子または前記第２充電電源端子に接続して、
前記任意のバッテリーセルを選択できるように構成され、
前記第１スイッチ群および前記第２スイッチ群内の前記スイッチング手段のそれぞれは、寄生ダイオードを有するＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｉｌｉｃｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）で具現され、
前記第１スイッチ群および前記第２スイッチ群を構成する前記スイッチング手段の各対を構成する前記２個のスイッチング手段のいずれもがオフ状態のときに、それぞれの寄生ダイオードを通って前記バッテリーセルからの放電電流が流れないように、前記スイッチング手段の各対を構成する前記２個のスイッチング手段のそれぞれが有する前記寄生ダイオードの向きが調整されるスイッチング回路。
【請求項２】
前記複数のスイッチング手段は、前記直列接続された複数のバッテリーセルからなるバッテリーパックの全体電圧よりも低い内圧を有する、請求項１に記載のバッテリーセルのバランスを取るためのスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッテリーセルのバランシングのためのスイッチング回路に関し、特にバランシング電流を開閉するためのスイッチング回路に関する。
【背景技術】
【０００２】
リチウムイオンバッテリーのセル間バランスを取るバランシング方法には、様々な方法があり、中でも多く使われる方法としては、電圧が相対的に高いバッテリーセルに放電方向の電流を流すことでバッテリーセル間のバランスを合わせる方法がある。
【０００３】
通常は、抵抗などに電流を流す方法が簡単ではあるが、電力損失が大きいため、この方法は小電力のシステムに使われている。また、ＤＣ−ＤＣコンバータを利用したものがあるが、一般に効率が高く発熱が小さい。
【０００４】
しかし、効率が１００％であるＤＣ−ＤＣコンバータはないため、低電圧バッテリーセルの個数が多くなれば、バランスを合わせた結果、全体のバッテリーセル電圧が本来の最低電圧より低くなってしまう問題がある。その他にも、充電電流と放電電流を組み合わせて効率的に均衡を取る方法もある。
【０００５】
一般的なバランシング制御回路は、独立したバランス電源（抵抗なども含む）を各バッテリーセルに配置してバランス電流を流すものであるが、多くのセルを交互に時分割的に選択してバランス電流を流す。
【０００６】
図１を参照に、従来技術によるバランシング制御回路の構成ブロック図を説明する。
【０００７】
リチウムイオンバッテリーセルＢ１〜Ｂ４の端子電圧はラインセレクタ部１０によってセル毎の端子が選択され、グランドシフト（ＧＮＤ Ｓｈｉｆｔ）２０を用いてＣＰＵ部３０に内蔵されたＡ／Ｄ変換器によってＡ／Ｄ変換されてデジタルデータとして読み込まれる。
【０００８】
前記ＣＰＵ部３０は、リチウムイオンバッテリーセルＢ１〜Ｂ４の各電圧データを比較して電圧データ値の差を求める。その差が規定された値より大きい場合は、各セルのバランスが取られていないと判断する。
【０００９】
そして、バランスを取るため、前記ＣＰＵ部３０はバランス電流制御部４０にバランス制御信号を与え、それによってバランス電流制御部４０はバランスを取らなければならないセルに電流を流すようにする。
【００１０】
バランス電流は、電流用スイッチで各セルを選択してバランス電流源（Ｄ−Ｄコンバータなど）から流れるようにする。バッテリーセルの端子を変えるスイッチは、通常、図２のように配置されてスイッチの操作によってＢ１〜Ｂ４の端子がＢｖ＋、Ｂｖ−に順次繋がれる。
【００１１】
このような配置を、寄生ダイオードを有するＭＯＳＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で実現しようとすると、図３のようになる。
【００１２】
このとき、Ｓ２、Ｓ３、Ｓ６、Ｓ７は双方向のスイッチ機能が必要であるため、ＭＯＳＦＥＴはドレイン間（またはソース間）を連結して寄生ダイオードによる電流の流れを防止する。
【００１３】
この場合、ＭＯＳＦＥＴは１２個が必要である。
【００１４】
また、ＭＯＳＦＥＴのドレインソース（Ｄｒａｉｎ−Ｓｏｕｒｃｅ）間にかかる電圧を判断すると、最高電圧はＳ１、Ｓ４、Ｓ５、Ｓ８ＭＯＳＦＥＴにかかる。このような電圧はセル電圧の３倍程度になる。例えば、各セルの電圧が最高で４．５Ｖであると仮定すれば、３個のセルに対しては１３．５Ｖである。ＭＯＳＦＥＴは、通常、内圧に余裕を持たせて選択するため２０〜３０ＶレベルのＭＯＳＦＥＴを使用する。
【００１５】
このように従来の場合は、全てのＭＯＳＦＥＴの内圧がバッテリーセルのトータル電圧以上必要であるため、高内圧のＭＯＳＦＥＴ素子が必要であり、寄生ダイオードによる電流の流れを遮断するためにＭＯＳＦＥＴの個数が多くならなければならないという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
したがって、本発明の目的はリチウムイオンバッテリーセルのバランシング回路において、内圧の低いスイッチング手段であるＭＯＳＦＥＴを使用し、ＭＯＳＦＥＴの個数を減らすことでコストを節減し、ＭＯＳＦＥＴの構成における効率性を高めることができるバッテリーセルのバランスを取るためのスイッチング回路を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の上記目的を達成するため、バッテリーセルのバランスを取るためのスイッチング回路であって、複数対のスイッチング手段を含み、前記スイッチング手段の各対は、前記スイッチング手段にかかる内圧を下げるために、互いに並列に接続されて電流の双方向の流れを遮断する、スイッチング回路が提供される。
【００１８】
また、前記スイッチング手段は寄生ダイオードを有するＭＯＳＦＥＴを含む。
【００１９】
また、前記複数のスイッチング手段は、バッテリーパックの全体電圧よりも低い内圧を有する。
【発明の効果】
【００２０】
本発明は低内圧のスイッチング素子を使用することができるため、オン抵抗値が小さい素子を使用することができ、バランシング時の抵抗に対する損失が小さくなり、バランシング効率が増加して発熱が減少する効果がある。
【００２１】
また、低内圧のスイッチング素子はオン抵抗値が他の素子に比べて小さく小型であるため、システムを小型化させることができる。
【００２２】
また、スイッチング素子の個数も減らせるため、小型化及び低費用化を図ることができる。
【発明を実施するための最良の形態】
【００２３】
前述した本発明の目的、特徴及び利点は添付図面を参照にした以下の本発明の望ましい実施形態の詳細な説明を通じてより明確に理解できるであろう。
【００２４】
以下、添付した図面を参照に望ましい実施例について詳しく説明する。
【００２５】
図４は、本発明に係る一実施例であり、４個のバッテリーセルをスイッチングするための回路を示した図である。
【００２６】
開閉スイッチの総個数は、Ｂｖ＋側とＢｖ−側を合わせて１２個が必要である。すなわち、図２に示したＳ２、Ｓ３、Ｓ６及びＳ７をそれぞれＳ１１及びＳ１２、Ｓ１５及びＳ１６、Ｓ１３及びＳ１４、Ｓ１７及びＳ１８に並列連結して回路を構成する。
【００２７】
本回路において、総開閉スイッチの個数は多少増えたが、バッテリーセルの全体電圧より低い内圧のスイッチング素子を使用することができる。
【００２８】
開閉スイッチとして寄生ダイオードを有するＭＯＳＦＥＴを使用して具現したものが、図５である。この場合、スイッチング回路は一方向のスイッチ機能を持てばよいため、全体開閉スイッチの個数とＭＯＳＦＥＴ数は同一になる。
【００２９】
各ＭＯＳＦＥＴを適正に配置した場合、各ＭＯＳＦＥＴにかかる電圧は２×Ｂｖであり、各ＭＯＳＦＥＴの内圧は２個のセルの全体電圧、即ち、９Ｖに等しい。
【００３０】
図５の下端に、本発明に係るバッテリーセル選択スイッチング回路で必要な内圧を示している。
【００３１】
すなわち、ＳＷ１１、ＳＷ１２、ＳＷ１３、ＳＷ１４、ＳＷ１５、ＳＷ１６、ＳＷ１７、ＳＷ１８の必要内圧はＢｖであり、ＳＷ３１、ＳＷ３２、ＳＷ３３、ＳＷ３４の必要内圧は２×Ｂｖである。
【００３２】
一方、図６は本発明に係る他の実施例を示した図である。
【００３３】
本実施例においては、デューアルＭＯＳＦＥＴパッケージを使用しているため、ＭＯＳＦＥＴの番号は異なるが、ＳＷ素子は同一番号で示している。
【００３４】
図６の各開閉スイッチは、Ｂｖ＋側ＳＷ素子とＢｖ−側ＳＷ素子との一部を共通で使用することを図り、ＳＷの数を減らせるように改良されている。
【００３５】
また、開閉スイッチとして寄生ダイオードを有するＭＯＳＦＥＴを使用して具現したものが、図７である。
【００３６】
図７の下端には必要な内圧を示しており、ＳＷ１１、ＳＷ１２、ＳＷ１３、ＳＷ１４、ＳＷ２１及びＳＷ２２の必要内圧は２×Ｂｖであり、ＳＷ１１、ＳＷ１２、ＳＷ１３、ＳＷ１４の必要内圧はＢｖである。
【００３７】
以下、８個のバッテリーセルが直列に連結された場合の素子内圧及び素子個数について説明する。
【００３８】
図８は、素子内圧がＢｖであるものを使用した場合の実施例である。
【００３９】
このように最低内圧の素子のみで構成すると、スイッチング素子の個数が増えるようになる。この実施例の場合、Ｂｖ＋側のみを示しており、このときのスイッチング素子の個数は５６個である。Ｂｖ−側も合わせると総個数は１１２個になる。多量のスイッチング素子からなっているが、低内圧素子を利用したＩＣ化には有用である。
【００４０】
一方、図９は、内圧が２×Ｂｖである場合の実施例を示した図である。内圧が２×Ｂｖになれば、スイッチ素子の個数が減少してＢｖ＋側とＢｖ−側を合わせて総４０個で構成される。
【００４１】
図１０は、４×Ｂｖの内圧を有するスイッチング素子を使用した場合の実施例を示した図である。Ｂｖ＋側とＢｖ−側を合わせて総２８個で構成される。
【００４２】
本実施例は、４個のバッテリーセルモジュールを束にして２個の束が直列に連結され、各バッテリーセルに繋がれた８個のユニットから構成されるため、補助スイッチは内圧が４×Ｂｖである素子を使う必要がある。
【００４３】
このように高い内圧のスイッチング素子を効果的に使うことで、素子個数の大幅な節減を図ることができる。
【００４４】
図１１は、本発明に係るさらに他の実施例を示した図である。スイッチング素子は総２８個であり、Ｂｖ＋側に使われた素子と、Ｂｖ−側に使われた素子と、 Ｂｖ＋側、Ｂｖ−側に共用される素子を分類して示している。
【００４５】
８個のバッテリーセルの場合に従来の方法でスイッチを構成すると、内圧は７×Ｂｖ（３２Ｖ程度）が必要になる。このように高内圧素子がオンになると、抵抗が大きくなり大型化される。
【００４６】
しかし、本発明によれば、スイッチング素子は階層的に配置される。したがって、バッテリーセルの全体電圧に比べ低内圧のスイッチング素子を使用することができ、オン抵抗を減らし、小型化などを図ることができる。
【産業上の利用可能性】
【００４７】
前述したように、本発明は低内圧のスイッチング素子を使用することができるため、オン抵抗値の小さい素子を使用することができ、バランシング時の抵抗による損失が小くなり、バランシング効率が増加し発熱が減少する効果がある。
【００４８】
また、低内圧のスイッチング素子は、オン抵抗値が他の素子に比べて小さく小型であるため、システムを小型化させることができる。
【００４９】
また、スイッチング素子の個数も減らすことができるため、小型化及び低費用化を図ることができる。
【００５０】
以上、本発明を望ましい実施例に基づいて説明したが、本発明は前述した内容に限定されず、本発明の思想及び範囲から逸脱することなく多様な方式の変更、修正が可能であることは当業者であれば理解できるであろう。
【図面の簡単な説明】
【００５１】
【図１】従来技術に係るバッテリーセルのバランスを取るためのスイッチング回路を示したブロック図である。
【図２】従来のバッテリーセルのバランスを取るためのスイッチング回路図である。
【図３】従来のバッテリーセルのバランスを取るためのＭＯＳＦＥＴスイッチング回路図である。
【図４】本発明に係る一実施例を示したスイッチング回路図である。
【図５】本発明に係る一実施例を示したＭＯＳＦＥＴスイッチング回路図である。
【図６】本発明に係る他の実施例を示したスイッチング回路図である。
【図７】本発明に係る他の実施例を示したＭＯＳＦＥＴスイッチング回路図である。
【図８】本発明のさらに他の実施例を示したスイッチング回路図である。
【図９】本発明のさらに他の実施例を示したスイッチング回路図である。
【図１０】本発明のさらに他の実施例を示したスイッチング回路図である。
【図１１】本発明のさらに他の実施例を示したスイッチング回路図である。
【図１】
0004980339.tif 000002
【図２】
0004980339.tif 000003
【図３】
0004980339.tif 000004
【図４】
0004980339.tif 000005
【図５】
0004980339.tif 000006
【図６】
0004980339.tif 000007
【図７】
0004980339.tif 000008
【図８】
0004980339.tif 000009
【図９】
0004980339.tif 000010
【図１０】
0004980339.tif 000011
【図１１】
0004980339.tif 000012