(57)【特許請求の範囲】
【請求項１】
第１導電型のコレクタコンタクト領域と、
該コレクタコンタクト領域に隣接して配置された前記第１導電型のドリフト領域と、
該ドリフト領域の上部に配置された第２導電型のベース領域と、
該ベース領域を島状に露出する複数の開口部を有して、該ベース領域の表面に配置された第１導電型のエミッタ領域と、
前記ベース領域と前記エミッタ領域の上部に形成された第１の絶縁膜と、
該第１の絶縁膜の上部において、前記ベース領域と前記エミッタ領域とを電気的に接続し、負の温度係数を有する材料からなる抵抗と、
該抵抗の上部に配置された第２の絶縁膜と、
前記第１及び第２の絶縁膜を貫通するベースコンタクトホールを介して前記ベース領域の露出部に接続し、前記第２の絶縁膜に形成されたベースバイアを介し前記抵抗に接続する前記第２の絶縁膜の上部のベース電極と、
前記第１及び第２の絶縁膜を貫通するエミッタコンタクトホールを介して前記エミッタ領域に接続し、前記第２の絶縁膜に形成されたエミッタバイアを介し前記抵抗に接続する前記第２の絶縁膜の上部のエミッタ電極
とを有し、前記抵抗は、前記エミッタコンタクトホールの中の前記エミッタ電極を一定の距離を介して周回する環状部分と、前記環状部分に連結する脚部を有し、前記ベースバイア及び前記エミッタバイアは、前記脚部の上部に配置されていることを特徴とする半導体装置。
【請求項２】
第１導電型のコレクタコンタクト領域の上部に前記第１導電型のドリフト領域を形成する工程と、
前記ドリフト領域の上部に第２導電型のベース領域を形成する工程と、
前記ベース領域の一部に網目状で前記第１導電型のエミッタ領域を選択的に形成し、前記ベース領域を島状に露出させる工程と、
前記エミッタ領域及び前記島状に露出した前記ベース領域の上部に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に環状部分を有し、負の温度係数を有する材料からなる抵抗を形成する工程と、
前記第１の絶縁膜及び前記抵抗の上部に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜にベースバイア及びエミッタバイアを開口する工程と、
前記第１及び第２の絶縁膜を貫通するようにベースコンタクトホール及びエミッタコンタクトホールを開口する工程
とを具備し、前記エミッタコンタクトホールは、平面パターン上、前記環状部分の内部に形成され、
前記抵抗は、前記環状部分に連結する脚部を更に有し、
前記ベースバイア及び前記エミッタバイアは、前記脚部の上部に配置されていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に電力用半導体装置に関する。
【０００２】
【従来の技術】
一般に、電力用バイポーラトランジスタ（ＢＪＴ）では、安全動作領域（ＡＳＯ）を拡大することが望まれる。従来より、この安全動作領域を拡大する一つの手段として、負の温度係数を有する多結晶シリコンからなる抵抗をベース・エミッタ間に接続する方法が用いられてきた。図５に、多結晶シリコンからなる抵抗６２をベース・エミッタ間に備えた従来の電力用ＢＪＴを示す。この従来の電力用ＢＪＴは、図５（ａ）に示すように、ｎ＋型のコレクタ・コンタクト領域５の上に、ｎ−型のドリフト領域６が形成され、ドリフト領域６の上にｐ型のベース領域７が形成されている。そして、ｎ＋型のエミッタ領域８が、ベース領域７の上部にベース領域７をその表面に島状に露出するように形成し、ベース・アイランド型の構造をなしている。即ち、上面から見ると、エミッタ領域８は島状のベース領域７を網目状（メッシュ形状）に囲んで形成されているので、メッシュエミッタ型とも称される。このベース・アイランド型ＢＪＴは、図５（ｂ）の平面図に示すように、隣り合うベース領域７を接続するベース電極２２と、このベース電極２２に平行して設けられ且つエミッタ領域８に接続されたエミッタ電極２１とを有している。抵抗６２は、この隣り合うベース電極２２とエミッタ電極２１との間を接続している。図５に示すような従来のベース・アイランド型トランジスタによれば、抵抗６２が負の温度係数を有する多結晶シリコンからなるので、温度上昇に伴う電流増幅度の増加に伴う熱暴走を防止することが出来ると期待さていた。
【０００３】
【発明が解決しようとする課題】
しかし、上述したような従来のベース・アイランド型ＢＪＴにおいては、エミッタコンタクトホール４１部分の近傍に電流が集中して流れる傾向がある。このため、この部分での温度上昇が顕著となり、最終的にこのエミッタコンタクトホール４１の近傍部分で素子が破壊に至ることがある。
【０００４】
本発明者の詳細な検討によれば、このように、従来のベース・アイランド型ＢＪＴでは、エミッタコンタクトホール４１部分の近傍に電流が集中して流れることによる局所的な温度上昇を高感度且つ高速に検知出来ていないことが判明した。即ち、従来のベース・アイランド型ＢＪＴでは、ベース・エミッタ間に接続される抵抗６２の熱応答性、特に局所的な温度上昇が存在する場合の熱応答性について検討されておらず、このような電流集中に伴う素子破壊を確実に防止することが出来ないという技術的課題が判明した。
【０００５】
本発明は上述の如き従来の課題を解決するためになされたもので、その目的は、温度上昇に伴う電流増幅度の増加に伴う熱暴走を防止することが出来、且つ局所的な温度上昇に対する応答性にも優れた半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の特徴は、（イ）第１導電型のコレクタコンタクト領域；（ロ）コレクタコンタクト領域に隣接して配置された第１導電型のドリフト領域；（ハ）ドリフト領域の上部に配置された第２導電型のベース領域；（ニ）ベース領域を島状に露出する複数の開口部を有してベース領域の表面に配置された第１導電型のエミッタ領域；（ホ）ベース領域とエミッタ領域の上部に形成された第１の絶縁膜；（ヘ）第１の絶縁膜の上部においてベース領域とエミッタ領域とを電気的に接続する抵抗；（ト）抵抗の上部に配置された第２の絶縁膜；（チ）第１及び第２の絶縁膜を貫通するベースコンタクトホールを介してベース領域の露出部に接続し第２の絶縁膜に形成されたベースバイアを介し抵抗に接続するように第２の絶縁膜の上部に配置されたベース電極；（リ）第１及び第２の絶縁膜を貫通するエミッタコンタクトホールを介してエミッタ領域に接続し第２の絶縁膜に形成されたエミッタバイアを介し抵抗に接続するように第２の絶縁膜の上部に配置されたエミッタ電極とを有する半導体装置であることを要旨とする。第１の特徴に係る半導体装置において、「抵抗」は、エミッタコンタクトホールの中のエミッタ電極を一定の距離を介して周回する環状部分を有する。ここで、「第１導電型」と「第２導電型」とは互いに反対導電型である。即ち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。「抵抗」は、所望の比抵抗値になるように不純物を添加した多結晶シリコン（ドープドポリシリコン）をパターニングして形成できる。但し、負の温度係数を有する材料であれば、多結晶シリコン以外の材料も使用可能である。
【０００７】
本発明の第１の特徴によれば、エミッタコンタクトホールを包囲する環状部分を有する抵抗を具備することによって、半導体装置の温度上昇を高感度且つ高速に検出出来る。即ち、電流集中による局所的温度上昇の生じ易いエミッタコンタクトホール周辺の温度上昇を高感度且つ高速に検出出来るので、エミッタコンタクトホール周辺の電流集中の防止が容易である。このため、抵抗の熱応答性が良好に得られ、素子破壊を防止することが出来る。
【０００８】
本発明の第１の特徴に係る半導体装置の抵抗は、環状部分に連結する脚部を更に有するような平面パターンで形成し、ベースバイア及びエミッタバイアを脚部の上部に配置するように出来る。更に、本発明の第１の特徴において、抵抗に設けられた環状部分をエミッタ電極のストライプの伸延方向に沿って多数個設け、環状部分に連結する脚部を、隣り合う環状部分の間を連結するようにしても良い。この様な平面パターンとすれば、全体的に見ると、抵抗は、エミッタ領域に対向する部分に網目状に配置され、抵抗とエミッタ領域及びベース領域とを接続するためのコンタクトホールの数を減らすことが出来る。
【０００９】
本発明の第２の特徴は、（イ）第１導電型のコレクタコンタクト領域の上部に第１導電型のドリフト領域を形成する工程；（ロ）ドリフト領域の上部に第２導電型のベース領域を形成する工程；（ハ）ベース領域の一部に網目状で第１導電型のエミッタ領域を選択的に形成し、ベース領域を島状に露出させる工程；（ニ）エミッタ領域及び島状に露出したベース領域の上部に第１の絶縁膜を形成する工程；（ホ）第１の絶縁膜上に環状部分を有する抵抗を形成する工程；（ヘ）第１の絶縁膜及び抵抗の上部に第２の絶縁膜を形成する工程；（ト）第２の絶縁膜にベースバイア及びエミッタバイアを開口する工程；（チ）第１及び第２の絶縁膜を貫通するようにベースコンタクトホール及びエミッタコンタクトホールを開口する工程とを具備する半導体装置の製造方法であることを要旨とする。ここで、エミッタコンタクトホールは、平面パターン上、環状部分の内部に形成されることを特徴とする。
【００１０】
本発明の第２の特徴によれば、上記のような簡略な製造プロセスで、抵抗の熱応答性が良好な半導体装置を製造できる。このため、熱暴走が有効に防止出来る半導体装置を、高い製造歩留まりで安価に製造できる。
【００１１】
【発明の実施の形態】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１２】
（半導体装置の構成）
図１及び図２に示すように、本発明の実施の形態に係る半導体装置は、コレクタコンタクト領域５、コレクタコンタクト領域５の上部のドリフト領域６、ドリフト領域６の上部のベース領域７、ベース領域７の上部にベース領域７を島状に露出するように開口部を有して配置されたエミッタ領域８を有するベース・アイランド型ＢＪＴ（メッシュエミッタ型ＢＪＴ）である。図１は、本発明の実施の形態に係る半導体装置の上面図の一部であり、したがって、図１では破線で示すように島状に４つのベース領域露出部（ベース・アイランド）７ａ、７ｂ、７ｃ、７ｄを示している。この４つのベース領域露出部７ａ、７ｂ、７ｃ、７ｄは、図２（ａ）に示すように、内部では互いに連結し、一体としてのベース領域７を形成している。このベース・アイランド型ＢＪＴは、更に、エミッタ領域８の上部に形成された第１の絶縁膜３５、第１の絶縁膜３５の上方においてベース領域７とエミッタ領域８との間に配置された多結晶シリコンからなる抵抗２（抵抗膜）を有する。そして、抵抗２の上部には第２の絶縁膜３６が配置され、第２の絶縁膜３６上には、第１の絶縁膜３５及び第２の絶縁膜３６を貫通して形成されたベースコンタクトホール４２ａ、４２ｂ、４２ｃ、４２ｄを介してベース領域７に接し、且つ第２の絶縁膜３６に形成されたベースバイア４４ａ、４４ｂを介して抵抗２に接続されたベース電極２２が配置されている。図２（ｂ）にベースバイア４４ａ、４４ｂの断面図が、図２（ａ）にベースコンタクトホール４２ｂ、４２ｄの断面図が示されている。更に、第２の絶縁膜３６上には、第１の絶縁膜３５及び第２の絶縁膜３６を貫通して形成されたエミッタコンタクトホール４１を介してエミッタ領域８に接し、且つ第２の絶縁膜３６に形成されたエミッタバイアを介して抵抗２に接続されたエミッタ電極２３が配置されている。図２（ｂ）にエミッタコンタクトホール４１の断面図が、図２（ａ）にエミッタバイア４３ｂの断面図が示されている。
【００１３】
そして、抵抗２は、エミッタコンタクトホール４１よりも大きな開口部を有して、エミッタコンタクトホール４１中のエミッタ電極２１を包囲する円環状の環状部分（ドーナツ形状部分）１２を有している。このエミッタコンタクトホール４１を包囲する環状部分１２は、幾何学的構造として、エミッタコンタクトホール４１から離間している。即ち、環状部分１２の内周縁は第２の絶縁膜３６を介することによりエミッタ電極２１と電気的に分離されている。
【００１４】
コレクタ・コンタクト領域５は、ｎ＋半導体基板１からなり、ドリフト領域６は、ｎ−半導体領域からなり、ベース領域７は、ｐ型半導体領域からなり、エミッタ領域８は、ｎ＋半導体領域からなる。半導体基板１としては、リン（Ｐ）、アンチモン（Ｓｂ）等のｎ型不純物を添加したシリコン（Ｓｉ）単結晶が使用可能である。ベース電極２２とエミッタ電極２１とは、図１に示すように、一定の間隔（ピッチ）を介して互いに平行に走行する交差指（インターディジタル）状のストライプとして形成されている。全体図を省略しているが、各指（フィンガーパターン）は、それぞれ、その根本で集合される櫛型の形状である。ベース電極２２及びエミッタ電極２１には、例えばＡｌ−Ｓｉ又はＡｌ−Ｃｕ−Ｓｉ膜等のアルミニウム合金膜を使用することが出来る。
【００１５】
図１に示すように、平面パターン上、相互に隣接するように規則的に配置された４つのベース領域露出部７ａ、７ｂ、７ｃ、７ｄのそれぞれの中心には、ベースコンタクトホール４２ａ、４２ｂ、４２ｃ、４２ｄが開口されている。これらのベースコンタクトホール４２ａ、４２ｂ、４２ｃ、４２ｄから離間して、ベースコンタクトホール４２ａ、４２ｂ、４２ｃ、４２ｄの配列の中央部には、エミッタコンタクトホール４１が配置されている。このエミッタコンタクトホール４１と各ベースコンタクトホール４２ａ、４２ｂ、４２ｃ、４２ｄとの間隔は等しくなっている。即ち、４つのベースコンタクトホール４２ａ、４２ｂ、４２ｃ、４２ｄが構成する仮想正方形の２つの対角線の交わる位置にエミッタコンタクトホール４１が設けられている。このため、仮想正方形の頂点に配置された４つのベースコンタクトホール４２ａ、４２ｂ、４２ｃ、４２ｄと、これに囲まれて中央に配置されたエミッタコンタクトホール４１との間隔は実質的に等しくなっている。尚、図１では、島状のベース領域露出部７ａ、７ｂ、７ｃ、７ｄの４つのみを示しているが、実際のベース・アイランド型ＢＪＴでは更に多くの島状のベース領域露出部を備えており、すべてのベース領域露出部においてこの関係を満足している。
【００１６】
抵抗２は、エミッタコンタクトホール４１を包囲する環状部分１２から４方向に放射状に伸延する４つの帯状の脚部１１ａ、１１ｂ、１１ｃ、１１ｄを更に有している。環状部分１２から放射状に伸延する４つの帯状の脚部１１ａ、１１ｂ、１１ｃ、１１ｄの根元は、図示のように環状部分１２の外周縁に沿って互いに等間隔に配置されている。したがって、隣り合う脚部１１ａ−１１ｃ、１１ｃ−１１ｂ、１１ｂ−１１ｄ、１１ｄ−１１ａの間に形成された環状部分１２の円周上の長さは実質的に等しい。また、帯状の脚部１１ａ、１１ｂ、１１ｃ、１１ｄのうち、対向する一対の脚部１１ａ、１１ｂはエミッタ電極２１のストライプの伸延する方向（長手方向）と同一の方向に伸延し、他の対向する一対の脚部１１ｃ、１１ｄはエミッタ電極２１のストライプの伸延する方向と垂直な方向に伸延している。図１では、全景の図示を省略しているが、環状部分１２がエミッタ電極２１のストライプの伸延方向に沿って多数個設けられており、帯状の脚部１１ａ、１１ｂ、１１ｃ、１１ｄはそれぞれ隣り合う環状部分１２の間を連結して、周期的に配列されている。したがって、抵抗２は、全体的に見ると網目状のエミッタ領域８に対向する部分に網目状に配置されている。
【００１７】
第２の絶縁膜３６を貫通して、抵抗２の脚部１１ａ、１１ｂとエミッタ電極２１とを電気的に接続する開口部であるエミッタバイア４３ａ及び４３ｂは、平面的に見て、エミッタ電極２１のストライプの伸延する方向に間欠的に設けられている。本発明の実施の形態では、エミッタバイア４３ａ及び４３ｂを等間隔に配置し、且つエミッタ電極２１のストライプを挟んで互いに対向する一対のベースコンタクトホール４２ａ及び４２ｃを結んだ線上又はベースコンタクトホール４２ｂ及び４２ｄを結んだ線上に位置するように形成している。このため、エミッタバイア４３ａ及び４３ｂと環状部分１２との間隔は均一になっている。また、抵抗２の脚部１１ｃ及び１１ｄとベース電極２２ａ及び２２ｂとをそれぞれ電気的に接続するベースバイア４４ａ及び４４ｂは、平面的に見てエミッタ電極２１のストライプの伸延する方向と垂直方向に間欠的に設けられている。本発明の実施の形態では、ベースバイア４４ａ及び４４ｂを等間隔に配置し、且つエミッタ電極２１のストライプを挟んで互いに対向する一対のベース電極２２ａ及び２２ｂの、それぞれのストライプの中央に位置するように形成している。このため、ベースバイア４４ａ及び４４ｂと環状部分１２との間隔は均一になっている。
【００１８】
本発明の実施の形態に係る半導体装置によれば、ベース・エミッタ間に接続される抵抗２が、電流集中による局所的温度上昇の生じ易いエミッタコンタクトホール４１部分を包囲する環状部分１２を有して、エミッタ領域に近接配置されている。このため、抵抗２の熱応答性が高速且つ高感度に得られ、素子破壊を確実に防止することが出来る。
【００１９】
（半導体装置の製造方法）
次に、本発明の実施の形態に係る半導体装置の製造方法について、図３乃至図４を参照して説明する。
【００２０】
（イ）まず、図３（ａ）に示すように、表面を鏡面に研磨した不純物密度５×１０17cm-3〜１×１０19cm-3程度のｎ＋型のシリコン単結晶からなる半導体基板１を用意する。そして、図３（ｂ）に示すように、基板温度１０５０℃〜１２００℃において四塩化珪素（ＳｉＣｌ４）、トリクロロシラン（ＳｉＨＣｌ３）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、又はモノシラン（ＳｉＨ４）等の原料ガスを水素（Ｈ２）ガスと共に導入し、原料ガスの水素（Ｈ２）還元若しくは熱分解により、半導体基板１の上に、不純物密度５×１０13cm-3〜１×１０16cm-3程度のｎ型のエピタキシャル成長層を５μｍ〜５０μｍ堆積する。ｎ型にするために、フォスフィン（ＰＨ３）等のｎ型のドーパントガスを用いる。このエピタキシャル成長層は、ベース・アイランド型ＢＪＴのドリフト領域６として機能し、半導体基板１は、コレクタコンタクト領域５として機能する。
【００２１】
（ロ）次に、ドリフト領域６の表面の全面にボロン（Ｂ）等のｐ型不純物元素を拡散し、図３（ｃ）に示すように、不純物密度５×１０16cm-3〜１×１０18cm-3程度のｐ型のベース領域７を形成する。
【００２２】
（ハ）次に、ベース領域７の表面に３００ｎｍ〜６００ｎｍの酸化膜３０を熱酸化により形成する。そして、酸化膜３０の表面にレジスト膜５１を形成した後、図３（ｄ）に示すように、フォトリソグラフィー技術を用いて、レジスト膜５１のエミッタ領域形成予定領域８ａに対応した窓部を開口する。更に、レジスト膜５１をマスクとして酸化膜３０を反応性イオンエッチング（ＲＩＥ法）等でエッチングしてベース領域７の表面を露出させ拡散窓を形成する。このレジスト膜５１及び酸化膜３０を注入マスクとして３１Ｐ＋等のｎ型不純物イオンを選択的に注入する。レジスト膜５１及び酸化膜３０を除去後、厚さ３００ｎｍ〜８００ｎｍの新たな酸化膜３１を半導体基板の全面に熱酸化により形成する。この熱酸化により、注入された不純物イオンは活性化され、不純物密度５×１０17cm-3〜７×１０19cm-3程度のエミッタ領域８が形成される。そして、酸化膜３１は、ベース・アイランド型ＢＪＴの第１の絶縁膜３５として機能する。
【００２３】
（ニ）次に、基板温度５００℃〜９００℃におけるモノシラン（ＳｉＨ４）若しくはジシラン（Ｓｉ２Ｈ６）の熱分解を用いたＣＶＤ法により第１の絶縁膜３５の上の全面に、厚さ５０ｎｍ〜５００ｎｍ程度の多結晶シリコン１５を堆積する。ＣＶＤの際に、フォスフィン（ＰＨ３）等のｎ型のドーパントガスを用い、多結晶シリコン１５を所望の抵抗値に制御する。ＣＶＤ後に、３１Ｐ＋等のｎ型不純物イオンを注入し、活性化することにより、多結晶シリコン１５を所望の抵抗値に制御しても良い。更に、この不純物を添加した多結晶シリコン（ドープドポリシリコン）１５の上部にレジスト膜５２を塗布し、フォトリソグラフィー技術を用いて、このレジスト膜５２を図３（ｅ）に示すように、ベース・エミッタ間の抵抗の形成予定領域を残すようにパターニングする。そして、図４（ｆ）に示すように、レジスト膜５２をマスクとして多結晶シリコン１５を第１の絶縁膜３５が露出するまでＲＩＥ法等によりエッチングする。その後、レジスト膜５２を除去すれば、図１に示すような環状部分１２を有する多結晶シリコンからなる抵抗２のパターンが完成する。
【００２４】
（ホ）次に、抵抗２及び第１の絶縁膜３５上に厚さ３００ｎｍ〜１．５μｍの新たな酸化膜３２をＣＶＤ法を用いて形成する。この酸化膜３２は第２の絶縁膜３６として、ベース・エミッタ間の抵抗とこの上に形成予定の金属電極とを電気的に絶縁する層間絶縁膜として機能する。
【００２５】
（ヘ）更にレジスト膜５３を第２の絶縁膜３６の上に塗布し、フォトリソグラフィー技術を用いてこのレジスト膜５３を図４（ｇ）に示すようにパターニングする。このパターニングされたレジスト膜５３をマスクとして、ベース領域露出部及びエミッタ領域の上部の一部の酸化膜３２を選択的に除去し、図４（ｈ）に示すように開口部（ベースバイア、エミッタバイア４３ｂ）を形成する。図４（ｈ）では、紙面の奥に位置するベースバイア４４ａ、４４ｂは図示を省略している。同様に紙面の奥に位置するエミッタバイア４３ａも図示を省略している。更に、ベースバイア及びエミッタバイア以外の酸化膜３２の開口部に露出した酸化膜３１を引き続き除去して図４（ｈ）に示すようにベースコンタクトホール４２ｂ、４２ｄ及びエミッタコンタクトホールを形成する（図４（ｈ）では、紙面の奥に位置するため不図示）。ここで、エミッタコンタクトホールは、平面パターン上、抵抗２の環状部分１２の内部に形成される。
【００２６】
（ト）次に、スパッタリング法又は電子ビーム（ＥＢ）蒸着法等により厚さ０．５μｍ〜１０μｍ程度のアルミニウム合金膜を堆積する。この上にレジスト膜を塗布し、フォトリソグラフィー技術を用いて、レジスト膜をパターニングしてメタライゼーション用マスクを形成する。このメタライゼーション用マスクを用いて、アルミニウム合金膜をＲＩＥにより選択的にエッチングする。その後、電極配線のパターニングに用いたフォトレジスト膜を除去する。この結果、図４（ｉ）に示すように、アルミニウム合金膜がパターニングされ、ベース電極２２及びエミッタ電極２１が形成される。更に、半導体基板１の他方の主面の酸化膜を全面エッチングして、露出した半導体基板１（ｎ＋コレクタ領域５）にコレクタ電極を形成する。そして、図示を省略しているが、機械的損傷防止と、水分や不純物の浸入の防止を目的とした膜厚６００ｎｍ〜１．５μｍ程度のパッシベーション膜として、酸化膜、ＰＳＧ膜、ＢＰＳＧ膜や窒化膜（Ｓｉ３Ｎ４膜）、あるいはこれらの複合膜、更にはポリイミド膜を全面に堆積すれば、本発明の実施の形態に係る半導体装置が完成する。
【００２７】
本発明の実施の形態に係る半導体装置の製造方法によれば、抵抗２の環状部分１２がエミッタ電極２１のストライプの伸延方向に沿って多数個設けられており、帯状の脚部１１ａ、１１ｂ、１１ｃ、１１ｄは図示を省略した隣り合う環状部分１２の間を連結している。したがって、ベース・エミッタ間に接続される抵抗２は、全体的に見るとエミッタ領域８に対向する部分に網目状に配置されているため、抵抗２とエミッタ電極２１及びベース電極２２とを接続するためのエミッタバイア４３ａ、４３ｂ、ベースバイア４４ａ、４４ｂの数を減少することが出来る。そのため、従来の半導体装置の製造方法に比べ簡略な製造プロセスで微細寸法化されたベース・アイランド型ＢＪＴの形成が可能になり、大幅なコストダウンが実現出来る。
【００２８】
（その他の実施形態）
本発明は上記のような実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び製造工程技術が明らかとなろう。
【００２９】
例えば、上記実施の形態の説明においては第１導電型をｎ型、第２導電型をｐ型として説明したが、第１導電型をｐ型、第２導電型をｎ型としても良いことは勿論である。
【００３０】
また、上記の実施の形態の説明においては、ベース・エミッタ間に接続される抵抗２を全体的に見てエミッタ領域８に対向する部分に網目状に配置したが、それぞれを分離して環状部分１２と４つの帯状の脚部で構成される複数の抵抗で構成することも出来る。
【００３１】
また、円形のエミッタコンタクトホールと、このエミッタコンタクトホールを包囲する円環状の環状部分１２を例示したが、エミッタコンタクトホールは矩形でも構わず、環状部分も矩形の環状形状等でも良いことは勿論である。
【００３２】
また、ベース領域７の内側にフローティング・エミッタを形成することも出来る。
【００３３】
更に、上記の実施の形態の説明においては、Ｓｉ基板を半導体基板として用いる場合を説明したが、炭化珪素（ＳｉＣ）、ガリウム砒素（ＧａＡｓ）、インジウムリン（ＩｎＰ）等の他の半導体材料を用いても構わないことは勿論である。
【００３４】
このように本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的な範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００３５】
【発明の効果】
本発明によれば、ベース・エミッタ間に接続される抵抗の熱応答性が良好で、素子破壊を確実に防止することが出来る半導体装置を提供することが出来る。
【００３６】
更に、本発明によれば、温度上昇に伴う電流増幅度の増加による熱暴走が防止された半導体装置を提供することが出来る。
【００３７】
更に、本発明によれば、抵抗とエミッタ電極及びベース電極とを接続するためのバイアホールの数を削減した半導体装置を提供することが出来る。
【００３８】
更に、本発明によれば、従来の製造方法に比べ簡略で、且つ微細寸法化が容易で、更に、大幅なコストダウンが実現出来る半導体装置の製造方法を提供することが出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の一部を示す平面図である。
【図２】図２（ａ）は、図１のＩ−Ｉ方向に沿った断面図で、図２（ｂ）は、図１のＩＩ−ＩＩ方向に沿った断面図である。
【図３】本発明の実施の形態に係る半導体装置の製造工程を示す工程断面図である（その１）。
【図４】本発明の実施の形態に係る半導体装置の製造工程を示す工程断面図である（その２）。
【図５】図５（ａ）は、従来のベース・アイランド型ベース・アイランド型ＢＪＴを有する半導体装置の断面図で、図５（ｂ）は対応する平面図である。
【符号の説明】
１  基板
２、６２  抵抗
５  コレクタ・コンタクト領域
６  ドリフト領域
７  ベース領域
７ａ、７ｂ、７ｃ、７ｄ  ベース領域露出部
８  エミッタ領域
１１ａ、１１ｂ、１１ｃ、１１ｄ  脚
１２  環状部分
１５  多結晶シリコン膜
１６  エピタキシャル成長層
２１  エミッタ電極
２２ａ、２２ｂ  ベース電極
２３  コレクタ電極
３０、３１、３２  酸化膜
３５  第１の絶縁膜
３６  第２の絶縁膜
４１  エミッタコンタクトホール
４２ａ、４２ｂ、４２ｃ、４２ｄ  ベースコンタクトホール
４３ａ、４３ｂ  エミッタバイア
４４ａ、４４ｂ  ベースバイア
５１，５２  レジスト膜
【図１】
0004934905.tif 000002
【図２】
0004934905.tif 000003
【図３】
0004934905.tif 000004
【図４】
0004934905.tif 000005
【図５】
0004934905.tif 000006