(57)【特許請求の範囲】
【請求項１】
入力端子と出力端子を備えるスイッチド・キャパシタ・フィルタ回路であって、
外部からクロックが入力されるクロック入力端子と、
外部から制御信号が入力される２個以上のコントロール端子と、
前記コントロール端子に入力された制御信号に基づいて、容量値が可変する容量可変手段と、
２つの入力端子と１つの出力端子を備え、当該出力端子がスイッチド・キャパシタ・フィルタ回路の出力端子に接続されたアンプと、
前記コントロール端子に入力された制御信号に基づいて、前記クロック入力端子に入力されたクロックの周波数を、前記容量可変手段の変化後の容量値に応じて可変させ、切り替え信号として出力する周波数可変手段と、
一方の電極は第１のスイッチ回路を介して前記スイッチド・キャパシタ・フィルタ回路の入力端子に接続され、他方の電極は第２のスイッチ回路を介して前記アンプの一方の入力端子に接続され、前記周波数可変手段から出力された前記切り替え信号に基づいて、前記第１のスイッチ回路と第２のスイッチ回路を周期的にオン／オフさせることで充放電を繰り返す第１のコンデンサと、
一方の電極は第３のスイッチ回路を介して前記アンプの一方の入力端子に接続され、他方の電極は第４のスイッチ回路を介して前記アンプの出力端子に接続され、前記周波数可変手段から出力された前記切り替え信号に基づいて、前記第３のスイッチ回路と第４のスイッチ回路を周期的にオン／オフさせることで充放電を繰り返す第２のコンデンサと、
を備え、
前記アンプの２つの入力端子のうち、前記第１のコンデンサおよび前記第２のコンデンサに接続された入力端子の他方の入力端子は接地され、
前記容量可変手段は、前記２個以上のコントロール端子と同数の２個以上のコンデンサを有し、前記２個以上のコンデンサの一方の電極はそれぞれ、前記２個以上のコントロール端子に入力された前記制御信号により制御される選択回路を一つずつ介して前記アンプの入力端子に接続され、前記２個以上のコンデンサの他方の電極は、それぞれ前記アンプの出力端子に接続され、前記コントロール端子に入力された前記制御信号によりそれぞれの前記選択回路を制御して、前記２個以上のコンデンサのうちの１個以上を回路に接続し、かつ残りのコンデンサを回路から遮断することを特徴とするスイッチド・キャパシタ・フィルタ回路。
【請求項２】
前記容量可変手段は、３個のコンデンサと、それら３個のコンデンサのうちの１個を選択して回路に接続し、かつ残りの２個のコンデンサを回路から遮断する選択回路とからなることを特徴とする請求項１に記載のスイッチド・キャパシタ・フィルタ回路。
【請求項３】
前記容量可変手段の３個のコンデンサのうち、第１のコンデンサの容量値は、第２のコンデンサの容量値の略２倍であり、かつ第３のコンデンサの容量値は、第２のコンデンサの容量値の略４倍であることを特徴とする請求項２に記載のスイッチド・キャパシタ・フィルタ回路。
【請求項４】
前記周波数可変手段は前記クロックを２分周および４分周する分周回路であることを特徴とする請求項３に記載のスイッチド・キャパシタ・フィルタ回路。
【請求項５】
前記容量可変手段は前記アンプの帰還容量となることを特徴とする請求項１〜４のいずれか一つに記載のスイッチド・キャパシタ・フィルタ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩに内蔵されるアナログフイルタを構成するスイッチド・キャパシタ・フィルタ（Ｓｗｉｔｃｈｅｄ  Ｃａｐａｃｉｔｏｒ  Ｆｉｌｔｅｒ）回路に関する。
【０００２】
ＬＳＩの多機能化・複雑化にともなって、機能の集約や経済化を達成するため、デジタル回路とアナログ回路が同一チップに集積されるようになってきている。スイッチド・キャパシタ・フィルタ回路は、抵抗素子とコンデンサで構成されるＲＣフィルタ回路と等価であるが、実際のＲＣフィルタ回路に比べて、製造プロセスに起因するばらつきの影響が少なく、面積も小さくできるため、ＬＳＩに集積するアナログフィルタとして頻繁に用いられる。
【０００３】
【従来の技術】
図５は、従来のスイッチド・キャパシタ・フィルタ回路の構成を示す回路図であり、また図６は、その等価回路図である。図５において、従来のスイッチド・キャパシタ・フィルタ回路は、３個のコンデンサ１１，１２，１３と、４個のスイッチ回路１４，１５，１６，１７と、アンプ１８とによって構成されている。第１のコンデンサ１１の一方の電極は、第１のスイッチ回路１４を介してスイッチド・キャパシタ・フィルタ回路の入力端子２１に接続されている。
【０００４】
第１のコンデンサ１１の他方の電極は、第２のスイッチ回路１５を介してアンプ１８の一方の入力端子に接続されている。アンプ１８のもう一方の入力端子は接地される。アンプ１８の出力端子は、スイッチド・キャパシタ・フィルタ回路の出力端子２２に接続されている。第２のコンデンサ１２の両電極は、それぞれ第３のスイッチ回路１６および第４のスイッチ回路１７を介して、それぞれアンプ１８の入力端子および出力端子に接続されている。第３のコンデンサ１３は、アンプ１８の入力端子と出力端子との間に接続されている。
【０００５】
第１〜第４の各スイッチ回路１４，１５，１６，１７は、切り替え信号入力端子２３から入力される信号の切り替え周波数ｆに基づいて周期的にオン／オフ動作を繰り返す。それによって、第１および第２のコンデンサ１１，１２の充放電が繰り返しおこなわれるので、第１および第２のコンデンサ１１，１２および第１〜第４のスイッチ回路１４，１５，１６，１７は、図６に示すように、等価的に抵抗回路２６，２７となる。一般に、スイッチド・キャパシタ・フィルタ回路のカットオフ周波数特性は、スイッチ回路１４，１５，１６，１７の切り替え周波数ｆと、３個のコンデンサ１１，１２，１３のそれぞれの容量値とによって決まる。
【０００６】
【発明が解決しようとする課題】
しかしながら、ＬＳＩの機能の集約化にともなって、回路の内部で周波数が異なる複数のクロックを使用することによって複数種類の転送速度のデータ処理をおこなう場合がある。このようなＬＳＩでは、複数の周波数の差分の周波数を有するビートと呼ばれる信号が発生することがある。たとえば、ｆ１およびｆ２の２つの周波数に対して発生するビート周波数ｆｂは、ｍ１およびｍ２を整数とすると、つぎの（１）式で表される。
【０００７】
ｆｂ＝｜ｍ１×ｆ１−ｍ２×ｆ２｜        （１）
【０００８】
上記（１）式から明らかなように、ビート周波数ｆｂはｍ１とｍ２の組み合わせによって種々存在するが、高い信号レベルを持つビートがフィルタ帯域内で発生すると、フィルタ特性を悪化させる原因となる。しかし、各ビートの信号レベルは、回路構成やレイアウトによって異なるため、あらかじめフィルタ帯域内で発生し得るビートのレベルを推定して回路設計をおこなうことは困難である。したがって、従来は、ビートによる特性劣化が発生した場合には、ＬＳＩを再設計しなければならず、設計工数が増えるという問題点があった。
【０００９】
本発明は、上記問題点に鑑みてなされたものであって、異なる複数の周波数が原因で発生するビート周波数を外部から変更することによって、ＬＳＩを再設計することなく、ビート周波数の影響によるフィルタ特性の劣化を防ぐことができるスイッチド・キャパシタ・フィルタ回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明は、アンプの帰還容量を可変とし、外部からの制御信号によってその帰還容量を変えるとともに、その帰還容量の変化量に応じて、コンデンサの充放電を切り替えるためのスイッチ回路の切り替え周波数を変化させることを特徴とする。
【００１１】
この発明によれば、ビート周波数の影響によるフィルタ特性の低下を改善する場合、外部からの制御信号によってアンプの帰還容量が変わるとともに、コンデンサの充放電を切り替えるためのスイッチ回路の切り替え周波数が、その帰還容量の変化量に応じて変化する。
【００１２】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図１は、本発明にかかるスイッチド・キャパシタ・フィルタ回路の一例を示す回路図である。このスイッチド・キャパシタ・フィルタ回路は、２個のコンデンサ３１，３２と、４個のスイッチ回路３４，３５，３６，３７と、アンプ３８と、入力端子６１と、出力端子６２と、クロック入力端子６３と、特にその数を限定しないが、たとえば３個のコントロール端子６６，６７，６８と、をそれぞれ備えている。
【００１３】
また、スイッチド・キャパシタ・フィルタ回路は、容量可変手段４と、周波数可変手段５と、を備えている。容量可変手段４は、コントロール端子６６，６７，６８と同数のコンデンサ、すなわちここでは３個のコンデンサ４１，４２，４３と、選択回路７と、を備えている。選択回路７は、容量可変手段４のコンデンサ４１，４２，４３と同数のスイッチング回路、すなわちここでは３個のスイッチ回路７１，７２，７３を有する。また、周波数可変手段５は、たとえば可変分周回路５１によって構成される。
【００１４】
第１のコンデンサ３１の一方の電極は、第１のスイッチ回路３４を介してスイッチド・キャパシタ・フィルタ回路の入力端子６１に接続されている。第１のコンデンサ３１の他方の電極は、第２のスイッチ回路３５を介してアンプ３８の一方の入力端子に接続されている。アンプ３８のもう一方の入力端子は接地されている。アンプ３８の出力端子は、スイッチド・キャパシタ・フィルタ回路の出力端子６２に接続されている。第２のコンデンサ３２の一方の電極は、第３のスイッチ回路３６を介してアンプ３８の入力端子に接続されている。第２のコンデンサ３２の他方の電極は、第４のスイッチ回路３７を介してアンプ３８の出力端子に接続されている。
【００１５】
第１〜第４の各スイッチ回路３４，３５，３６，３７は、可変分周回路５１から供給される切り替え信号の周波数ｆ１に基づいて周期的にオン／オフ動作を繰り返し、充放電を繰り返す。したがって、第１および第２のコンデンサ３１，３２は、従来同様、等価的に抵抗回路となる。
【００１６】
容量可変手段４において、第３のコンデンサ４１は、第５のスイッチ回路７１を介して、アンプ３８の入力端子と出力端子との間に並列に接続されている。また第４のコンデンサ４２は同様に、第６のスイッチ回路７２を介して、アンプ３８の入力端子と出力端子との間に並列に接続されている。また第５のコンデンサ４３も同様に、第７のスイッチ回路７３を介して、アンプ３８の入力端子と出力端子との間に並列に接続されている。
【００１７】
ここで、特に限定しないが、たとえば第５のコンデンサ４３の容量値をＣとすれば、第３のコンデンサ４１および第４のコンデンサ４２の各容量値はそれぞれ０．５×Ｃおよび０．２５×Ｃである。換言すれば、第３のコンデンサ４１の容量値は第４のコンデンサ４２の容量値の略２倍であり、また第５のコンデンサ４３の容量値は第４のコンデンサ４２の容量値の略４倍である。
【００１８】
第５のスイッチ回路７１は、第１のコントロール端子６７を介して外部から入力される第１の制御信号ＣＴ１の入力レベルに応じてオン／オフ動作をおこなう。第６のスイッチ回路７２および第７のスイッチ回路７３も同様であり、それぞれ第２の制御信号ＣＴ２および第３の制御信号ＣＴ３の入力レベルに応じてオン／オフ動作をおこなう。そして、第３〜第５のコンデンサ４１，４２，４３のうち、第５〜第７のスイッチ回路７１，７２，７３においてオン状態となっているスイッチ回路に接続されたコンデンサのみがアンプ３８の帰還容量として有効となる。
【００１９】
可変分周回路５１は、クロック入力端子６３を介して外部から供給される周波数ｆ０のクロックを、第１〜第３の制御信号ＣＴ１，ＣＴ２，ＣＴ３の入力レベルに応じた周波数ｆ１に分周し、それを切り替え信号として第１〜第４のスイッチ回路３４，３５，３６，３７に供給する。ここで、切り替え信号の周波数ｆ１は、容量可変手段４において回路に対して有効とされているコンデンサの容量値に対応した値となる。
【００２０】
たとえば、容量値Ｃの第５のコンデンサ４３のみが有効である場合の切り替え信号の周波数ｆ１をｆ２として説明すると、容量値０．５×Ｃの第３のコンデンサ４１のみが有効である場合の切り替え信号の周波数ｆ１はｆ２の２分の１、すなわち０．５×ｆ２である。また、容量値０．２５×Ｃの第４のコンデンサ４２のみが有効である場合の切り替え信号の周波数ｆ１はｆ２の４分の１、すなわち０．２５×ｆ２である。
【００２１】
図２に、第１〜第３の制御信号ＣＴ１，ＣＴ２，ＣＴ３の入力レベル、容量可変手段４の第５〜第７のスイッチ回路７１，７２，７３の状態、切り替え信号の周波数ｆ１および容量可変手段４の容量値Ｃｆとの関係の一例を示す。特に限定しないが、図２に示す例では、第１〜第３の制御信号ＣＴ１，ＣＴ２，ＣＴ３の入力レベルは、いずれか一つのみが「１」となり、残りの２つが「０」となる。つまり、第５〜第７のスイッチ回路７１，７２，７３のうち、いずれか一つのみがオン状態となり、残りの２つがオフ状態となる。
【００２２】
たとえば、本実施の形態のスイッチド・キャパシタ・フィルタ回路では、第３の制御信号ＣＴ３のみが「１」の場合には、第７のスイッチ回路７３のみがオン状態となる。その結果、切り替え信号の周波数ｆ１は１×ｆ２となり、また容量可変手段４の容量値Ｃｆは１×Ｃとなる。
【００２３】
また、第１の制御信号ＣＴ１のみが「１」の場合には、第５のスイッチ回路７１のみがオン状態となり、切り替え信号の周波数ｆ１および容量可変手段４の容量値Ｃｆはそれぞれ０．５×ｆ２および０．５×Ｃとなる。また、第２の制御信号ＣＴ２のみが「１」の場合には、第６のスイッチ回路７２のみがオン状態となり、切り替え信号の周波数ｆ１および容量可変手段４の容量値Ｃｆはそれぞれ０．２５×ｆ２および０．２５×Ｃとなる。
【００２４】
ここで、第１のコンデンサ３１および第２のコンデンサ３２の容量値をそれぞれＣ３１およびＣ３２とすると、本実施の形態のスイッチド・キャパシタ・フィルタ回路の回路特性である直流ゲインは、つぎの（２）式となる。
【００２５】
直流ゲイン＝Ｃ３１／Ｃ３２        （２）
【００２６】
したがって、直流ゲインは常に一定値となる。また、カットオフ周波数は、つぎの（３）式となる。
【００２７】
カットオフ周波数＝Ｃ３２・ｆ１／２πＣｆ        （３）
【００２８】
第２のコンデンサ３２の容量値Ｃ３２は一定であり、また、切り替え信号の周波数ｆ１および容量可変手段４の容量値Ｃｆが変化しても、図２より明らかなように、ｆ１／Ｃｆの値は常にｆ２／Ｃとなり一定である。したがって、本実施の形態ではカットオフ周波数も常に一定値となる。
【００２９】
それに対して、ビート周波数ｆｂは切り替え信号の周波数ｆ１の影響を受ける。したがって、本実施の形態のスイッチド・キャパシタ・フィルタ回路では、切り替え信号の周波数ｆ１がｆ２、０．５×ｆ２または０．２５×ｆ２に変更されることによって、ビート周波数ｆｂが変化する。つまり、本実施の形態では、スイッチド・キャパシタ・フィルタ回路の直流ゲインおよびカットオフ周波数を一定に保ったまま、ビート周波数ｆｂを変更することが可能となる。
【００３０】
上述した実施の形態によれば、外部から第１〜第３の制御信号ＣＴ１，ＣＴ２，ＣＴ３を適宜入力させることによって、容量可変手段４の容量値Ｃｆを変更するとともに、その容量値Ｃｆの変化量に応じて、可変分周回路５１から出力される切り替え信号の周波数ｆ１が変わるので、直流ゲインおよびカットオフ周波数を変えることなく、ビート周波数ｆｂを変更することが可能となる。したがって、Ｂと信号が発生した場合に、ビート周波数ｆｂをカットオフ周波数に対して影響がない範囲に変更することができるので、ＬＳＩの再設計をおこなうことなく、ビート周波数の影響によるフィルタ特性の劣化を防ぐことができる。
【００３１】
なお、上述した実施の形態においては、容量可変手段４は３個のコンデンサ４１，４２，４３および３個のスイッチ回路７１，７２，７３によって構成されるとしたが、これに限らず、容量可変手段が２個または４個以上のコンデンサとスイッチ回路を有する構成としてもよい。また、スイッチ回路７１，７２，７３のオン／オフ動作を切り替るための制御信号が入力されるコントロール端子の数も２個または４個以上であってもよい。
【００３２】
また、上述した実施の形態においては、周波数可変手段５は外部クロックを分周する可変分周回路５１であるとしたが、これに限らず、周波数可変手段が周波数を逓倍する構成のものでもよい。
【００３３】
また、上述した実施の形態においては、容量可変手段４の３個のコンデンサ４１，４２，４３はいずれか一つのみが回路に対して有効に接続されるとしたが、これに限らず、２個のコンデンサが同時に回路に対して有効に接続される構成としてもよい。また、３個とも接続される場合を含んでいてもよい。
【００３４】
そうすれば、ビート周波数ｆｂに影響を及ぼす切り替え信号の周波数ｆ１を、図３に示すように、０．２５×ｆ２、０．５×ｆ２、０．７５×ｆ２、１×ｆ２、１．２５×ｆ２、１．５×ｆ２および１．７５×ｆ２というように、等周波数間隔で細かく変化させることができる。したがって、ビート周波数ｆｂをカットオフ周波数に対して影響がない範囲に変更するための調整をより細かくおこなうことができる。
【００３５】
さらにまた、上述した実施の形態においては、容量可変手段４の３個のコンデンサ４１，４２，４３の容量値は互いに異なっているが、これに限らず、同じ容量値Ｃであってもよい。この場合には、図４に示すように、制御信号ＣＴ１，ＣＴ２，ＣＴ３の入力レベルに応じて、容量可変手段４の容量値Ｃｆは１×Ｃ、２×Ｃまたは３×Ｃとなり、それに応じて切り替え信号の周波数ｆ１を１×ｆ２、２×ｆ２または３×ｆ２とすればよい。
【００３６】
【発明の効果】
本発明によれば、ビート周波数の影響によるフィルタ特性の低下を改善する場合、外部からの制御信号によってアンプの帰還容量が変わるとともに、コンデンサの充放電を切り替えるためのスイッチ回路の切り替え周波数が、その帰還容量の変化量に応じて変化するため、外部からビート周波数を変更することができる。したがって、ＬＳＩの再設計をおこなうことなく、ビート周波数の影響によるフィルタ特性の劣化を防ぐことができる。
【図面の簡単な説明】
【図１】本発明にかかるスイッチド・キャパシタ・フィルタ回路の一例を示す回路図である。
【図２】図１に示す構成のスイッチド・キャパシタ・フィルタ回路の動作を説明するための図表である。
【図３】本発明にかかるスイッチド・キャパシタ・フィルタ回路の別の例の動作を説明するための図表である。
【図４】本発明にかかるスイッチド・キャパシタ・フィルタ回路のさらに別の例の動作を説明するための図表である。
【図５】従来のスイッチド・キャパシタ・フィルタ回路の構成を示す回路図である。
【図６】従来のスイッチド・キャパシタ・フィルタ回路の等価回路図である。
【符号の説明】
４  容量可変手段
５  周波数可変手段
７  選択回路
３１，３２  コンデンサ
３８  アンプ
４１，４２，４３  容量可変手段のコンデンサ
５１  可変分周回路
６３  クロック入力端子
６７，６８  コントロール端子
ｆ０  外部クロックの周波数
ｆ１  切り替え信号の周波数
ＣＴ１，ＣＴ２，ＣＴ３  制御信号
【図１】
0004861566.tif 000002
【図２】
0004861566.tif 000003
【図３】
0004861566.tif 000004
【図４】
0004861566.tif 000005
【図５】
0004861566.tif 000006
【図６】
0004861566.tif 000007