(57)【特許請求の範囲】
【請求項１】
チップマウント型封止構造体の製造方法であって、
複数のトランスデューサ素子（１１ａ〜１１ｄ）を、対応する数の複数の隣接して配置された集積回路チップ（４１、４２、４３、４４）を含む集積回路ウエハの平坦な表面に取り付けるステップと、
前記トランスデューサ素子の各々を個々に封止する為に対応する数の側部片（２０ａ〜２０ｄ）を含む側部片構造体（２５）を提供するステップであって、前記側部片構造体（２５）は、該側部片構造体の位置合わせをする為の接続部（３６ａ〜３６ｄ）を有するものである、ステップと、
前記側部片構造体（２５）を前記集積回路ウエハの平坦な表面にボンディングするステップと、
上部片（１５）が前記複数の集積回路チップ全体の上部を覆うように該上部片を前記側部片構造体にボンディングし、これによって、ウエハ組立部品を形成するステップと、
前記ウエハ組立部品のシンギュレーションを実施して、個々のチップマウント型封止構造体組立部品を作成するステップ
を含み、
前記シンギュレーションを実施するステップが、
前記上部片のうち、個々のチップマウント型封止構造体組立部品を構成する各々の前記集積回路チップの外縁部を覆う部分が除去されるように、前記上部片（１５）を比較的厚い第１のブレードで切断する第１の切断ステップと、
前記各々の集積回路チップの外縁部が前記第１の切断ステップで画定された対応する各々の上部片によって覆われないように、前記集積回路ウエハを、前記第１のブレードより薄い第２のブレードで切断する第２の切断ステップ
を含むことからなる、方法。
【請求項２】
前記個々のチップマウント型封止構造体組立部品が、
集積回路チップの各々によって形成された底部片（１３）と、
前記底部上に配置されたトランスデューサ素子
を備え、
前記側部片の各々は、対応する前記トランスデューサ素子を囲み、対応する前記底部片の各々に結合し、及び、光ファイバを介して光を結合するための透明部分を有する、請求項１に記載の方法。
【請求項３】
前記トランスデューサ素子が、電子的素子、光電子的素子、電気機械的素子、熱電気的素子、電気化学的素子、電気音響的素子よりなる群から選択された素子である、請求項１または２に記載の方法。
【請求項４】
前記チップマウント型封止構造体が密封封止構造であり、前記側部片及び前記上部片（１５）が、ガラス、無機半導体、無機絶縁体、金属及びセラミックよりなる群から選択された材料より形成される、請求項１または２に記載の方法。
【請求項５】
前記上部片（１５）が実質的に透明な材料を含む、請求項１または２に記載の方法。
【請求項６】
前記上部片（１５）が導電性材料を含む、請求項１または２に記載の方法。
【請求項７】
前記側部片の一部が導電性材料を含む、請求項１または２に記載の方法。
【請求項８】
前記上部片（１５）が光学素子を含む、請求項１または２に記載の方法。
【請求項９】
前記側部片が光学素子を含む、請求項１または２に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は集積回路チップ、またはウエハ上のトランスデューサ素子用のチップマウント型封止構造体（Chip Mounted Enclosure：ＣＭＥ）に関する。
【０００２】
【従来の技術】
集積回路に利用されるトランスデューサ素子の多くは、周囲環境条件からの分離、或いは周囲環境との制御された干渉を必要する。例えば、発光ダイオードや半導体レーザー、光検出器のような光電子部品を含むトランスデューサ素子は高湿におかれた場合に劣化しやすく、しばしば密封封止構造を要する。加えて、光電子部品は通常、光学素子との高精度の位置合わせ（アライメント）を必要とする。電気トランスデューサの一部には、位置、振動、圧力、温度、化学物質、及び放射線等について周囲環境との制御されたアクセスを必要とし、かつ高精度アライメントを必要とするものもある。
【０００３】
従来型の封止構造はトランスデューサ素子を封入する為の個別パッケージ（ディスクリート・パッケージ）を利用したものである。パッケージは電気接続、機械的保護及びアライメント、そして周囲環境との干渉を抑制する機能を提供する。トランスデューサ素子は個別にパッケージングされる。アライメントは通常、組立工程のこの段階、又は次の段階において行われる。このトランスデューサ素子に電気的に接続される集積回路は異なるパッケージにより別個に取り付けられる。
【０００４】
この個別パッケージング手法には大きな欠点がある。個別パッケージは通常、トランスデューサの大きさに対して相対的に大きく、また組立工程においては個々のトランスデューサ及びパッケージとして取り扱わなければならないという点である。更に、センサ等のような一部のトランスデューサ素子の性能（パフォーマンス）はパッケージ容積中の質量により制約される。個別パッケージングは物理的な分離を要する為に組立部品全体としてのサイズが大きくなってしまう。密度が犠牲となる為にパッケージのコストのみならずシステムコストもパッケージサイズに比例して増大する。トランスデューサ素子と集積回路の間に要する固有の距離により、システムの高速性や感度性能が劣化する。加えて、機械的アライメント用の基準は通常離れていることが多く、これにより位置合わせ精度が低下してしまう。
【０００５】
従来型パッケージ形式の一例として、光通信に利用されるものがあげられる。電気光学部品は透明ウィンドウを有する“ＴＯカン”と称するパッケージ中に実装されることが多い。密封ＴＯパッケージは円形の金属製基部と、その基部に溶接又は圧着された円筒状の金属製側壁と、そして通常はガラスから成る円形のウィンドウにより構成される。電気光学部品は、そこへの又はそこからの光がウィンドウを通過するように基部に取り付けられる。電気光学部品は基部にあるガラス封止を通って伸びる電気リード線にワイヤボンディングされる。
【０００６】
組み立てられたＴＯカンは通常、そのリード線によりプリント回路基板（ＰＣＢ）へと取り付けられ、ＰＣＢにより別個にパッケージングされた集積回路へと電気的に接続される。電気信号はＴＯカンのワイヤーボンド及びリード線、ＰＣＢのバイア及びトレース、そしてIＣパッケージのリード線及びワイヤーボンドを通らなければならない。この経路に付随する寄生電気要素は作動周波数範囲を制約し、電磁放射に寄与する。このシステムは現行の製造工程及びデザインを利用した場合、Ｓ．Ｈ．Ｈａｌｌ等による論文“VCEL Electrical Packaging Analysis and Design Guidelines for Multi-GHz Applications（数ＧＨｚアプリケーション用ＶＣＥＬ電気パッケージング分析及び設計ガイドライン）”(IEEE Trans. Comp., Packag., Manufct. Technol. B, vol.20, no.3, pp.191-201, Aug., 1997)に記載のように、最高１〜２ＧＨｚの作動周波数をサポートするものである。
【０００７】
ＴＯパッケージは、光学系に必要とされるレベルよりも相対的に大きい機械的誤差範囲で製造される。更に、一度ＴＯパッケージ中に光電子素子を収容、封止すると、デバイスの機械的機構へのアクセスが出来なくなる。外部光学素子の位置合わせは通常、目視基準又はアクティブフィードバックを利用して異なる工程で個々に行われる。これらの方法によると時間がかかり、機械的相互作用を利用するパッシブ・アライメント技術を採用した場合よりも高価な機器を必要とする場合もある。
【０００８】
従って、上述した従来型パッケージング手法における問題を抑制するトランスデューサ素子用の封止機構及びその製造方法が必要とされているのである。
【０００９】
【発明の概要】
本発明の一実施例によれば、チップマウント型封止構造体（ＣＭＥ）は集積回路のチップにより形成される底部と、トランスデューサ素子を囲むように底部に結合した側部片と、そして側部片に結合した上部片とを含むものである。
【００１０】
本発明の他の実施例によれば、チップマウント型封止構造体を作る方法にはトランスデューサ素子を集積回路チップの平坦面上に取り付けるステップが含まれる。そしてその平坦面に結合させてトランスデューサ素子を囲む側部片が製作される。ＣＭＥの上部片は側部片上に配置される。
【００１１】
一実施例によれば、個々のＣＭＥをウエハ組立部品から製作することが出来る。トランスデューサ素子の各々が、それに対応する数のＩＣチップを含む集積回路ウエハ上に取り付けられる。対応する数の側部片を含む側部片構造体が、トランスデューサ素子がこれらの側部片によって個々に囲まれるようにＩＣウエハにボンディングされる。そしてトランスデューサ素子を個々に完全に封入するように上部片が側部片構造体へとボンディングされる。このウエハ組立部品を分割することにより個々のＣＭＥが形成される。
【００１２】
本発明の幾つかの実施例に基づく装置及び方法を利用することにより従来型のデバイスと比べると明らかな利点を得ることが出来る。例えば、ＣＭＥはウエハスケールでの組立工程において小さいサイズで構成することが出来るので、材料消費量及び製造コストの低減が可能である。複数のＣＭＥを簡単かつコスト効率の高い方法で製造することが出来る。ＣＭＥは、質量蓄積と慣性の効果を最小にするために、小さい体積及び質量を備える。この小型ＣＭＥは更に、システム性能を制約する電気的寄生要素をも低減することが出来る。加えて、このＣＭＥはトランスデューサ素子に密封封止空洞を提供することが出来る。あるいは、ＣＭＥは、例えば計測目的で周囲環境への制御されたアクセスを提供するものであっても良い。
【００１３】
本発明の更なる特徴は請求対象を形成するものであり、その詳細を以下に実施例に基づいて本発明の更なる利点と共に説明する。
【００１４】
本願に添付の図は本発明を描いたものであり、本技術分野における当業者が本発明を実施することが出来るように以下の説明と共に本発明の原理を説明するものである。しかしながら、添付図は本発明の範囲及び実施態様を限定するものではない。
【００１５】
本発明はトランスデューサ素子用のチップマウント型封止構造体（ＣＭＥ）に関する。本発明の一実施例に基づくＣＭＥによれば、集積回路内で作動するトランスデューサ素子の性能や信頼性、密度及び製造工程に影響を及ぼす、従来型の封止構造にあった幾つかの問題を一度に解消することが出来る。更に本発明の実施例は、集積回路内で作動する多くのトランスデューサ素子の性能又は信頼性に影響を及ぼす周囲環境への露出の問題を解決するものである。
【００１６】
【発明の実施の形態】
図１は電子光学用途を仮定した場合の上面を透明としたＣＭＥの一実施例を描いたものである。本明細書の説明から当業者には明らかなように、他の用途向けのＣＭＥであっても同様の構造を持たせることは可能である。図１に示したように、トランスデューサ素子１１はＣＭＥ１０によって封入されている。トランスデューサ素子１１は電子的、光電子的、電気機械的、熱電気的、電気化学的、電気音響的、或いはこれらを組み合わせた素子である。更にトランスデューサ素子１１は別個の部品ではなく、集積回路チップと一体の素子であっても良い。例えば、電子光学用途においては、トランスデューサ素子１１は発光ダイオード又はレーザーダイオードのような発光素子であっても、或いはフォトダイオードのような光検出素子であっても良い。本発明の他の実施例によれば、ＣＭＥ１０は１つの封止構造体中に複数のトランスデューサ素子を含むものであっても良い。
【００１７】
ＣＭＥ１０は更に基部、即ち底部片１３を含む。本実施例においては、底部片１３は集積回路チップから成る。集積回路（ＩＣ）チップはシリコン基板等の、そこに電子素子又は光電子素子を製作することが可能ないずれの半導体材料から構成されたものでも良い。ＩＣチップは配線やトランジスタ及び／又は他の回路を含むものでも含まないものでも良い。
【００１８】
本発明の他の実施例によれば、トランスデューサ素子は受動的ＩＣチップ、能動的ＩＣチップ、又はそれらを組み合わせたものの上に取り付けることが出来る。例えば、トランスデューサ素子を受動的ＩＣチップ上に取り付ける場合、トランスデューサから１つ又は複数の外部端子への電気接続をＩＣチップ内の配線を介して作ることが出来る。従って本発明のこの実施例に基づくＣＭＥは従来の集積回路技術を利用して、完成パッケージ上の外部アクセスが可能な端子を介してトランスデューサ素子を制御出来るように構築することが出来るのである。かわりに、トランスデューサ素子との電気的相互作用を提供する能動的ＩＣチップにトランスデューサ素子を取り付けることも出来る。例えば、集積回路チップはトランスデューサ素子を駆動し、トランスデューサ素子からの信号を処理し、そして／又はトランスデューサから送られた又はトランスデューサに送る信号を増幅出来るものであっても良い。
【００１９】
ＣＭＥ１０は更にトランスデューサ素子１１を囲む側部片２０と、ＣＭＥを完成する上部片１５を含む。図１に示した実施例においては、側部片２０はトランスデューサ素子１１を囲み、ＣＭＥ底部片１３及び上部片１５に結合した２１、２２、２３及び２４で示される側壁を含む。推奨される実施例においては、ＣＭＥ側部片は上部片及び底部片にボンディングされている。ＣＭＥ側部片を上部片及び底部片にボンディングする為に用いるボンディング技術には、メタル‐メタルボンディング、共融ボンディング、及び超音波ボンディングが含まれるが、これらに限られない。側部片の実際の形状は特に重要ではない。例えば、側部片はトランスデューサ素子の回りを囲むように方形や円形或いは楕円状の形状とすることが出来る。加えて、側部片及び上部片は例えばドーム型、又は半球状の封止構造のように単一の部品として作ることも出来る。側部片は後に詳細に説明するようにマイクロマシニング、リソグラフィー、プレス加工、及び電気めっき等を含む様々な技術を利用してＣＭＥ底部１３及び／又は上部片１５に形成及び／又はボンディングすることが出来る。推奨される実施例においては、ボンディングを容易に行うことが出来るように側部片２０はＣＭＥ上部片１５及びＣＭＥ底部１３の形状にそれぞれ一致するように作られた上面部及び底面部を含んでいる。
【００２０】
ＣＭＥの側部片及び上部片はプラスチックを含むいずれの固体材料で作られたものでも良い。しかしながら密封封止構造を望む場合、この種の封止構造には特定の金属、無機半導体、無機絶縁体、セラミック、又はガラスを使用しなければならない場合もある。上部片及び側部片は一体に作っても複数の部品としても良い。幾つかの用途においては、ＣＭＥ上部片１５を独自にトランスデューサ素子を含む又は含まない第二の集積回路チップで構成する場合もある。
【００２１】
本発明の利点の１つは、ＣＭＥ底部片、側部片及び上部片をウエハスケールで製作し、組み立てることが出来ることである。これらの構造は、封止構造を構成する為の機能以外にも、機械的、光学的又は電気的機能を果たす部品で形成することが出来る。
【００２２】
例えば、電子光学用途においては、側壁２１〜２４及び／又は上部片１５を実質的に透明としても良く（例えば電磁放射の所望の波長の実質的な部分を通過させることを可能とする）、更に１つ又は複数のミラーや反射レンズ、回折レンズ等のような光学素子を組み込むことも可能である。本願において使用された場合、「光学素子」という語にはそれを通過する光のパターン又は組成を変化させるあらゆる素子が含まれる。これらの素子には光の振幅、位相、方向あるいは周波数スペクトルを変化させる為のものが含まれる。これらの機能は、吸収性、屈折性、回折性、反射性、或いは非線形光学素子により提供することが出来る。
【００２３】
側壁の寸法及び形状によってトランスデューサ素子及び利用される光学素子から成る光学系の適正な自由空間光路長が決まる。面法線(surface-normal)型光電子トランスデューサ素子については、ＣＭＥの側壁は、透明なＣＭＥ上部片に組み込まれる１つ又は複数のレンズの適正な高さ（例えばトランスデューサ素子からの距離）を設定するように設計される。
【００２４】
他の事例においては、エッジ結合型光電子トランスデューサ素子及びフィデューシャルは、適正な光路長が設定されるようにＣＭＥ側部片に対して設計される。この一実施例を図２Ａに示したが、ここではＣＭＥ側壁の１つ以上が透明である。この例においては側壁２４を透明とした。エッジ結合型トランスデューサ素子１１ａ用の透明なＣＭＥ側壁２４は更に側部片とトランスデューサ間の相互アライメントに用いられる機械的な止め部材３１、３３を含んでいても良い。
【００２５】
かわりに図２Ｂに示すように、ＣＭＥ側部片の１つ以上の側壁を不透明とすることも出来る。この事例においては、孔２５をウィンドウ、レンズ、フィルタ、又は格子等の独立した透明光学素子２６により覆っても良い。
【００２６】
本発明の他の実施例においては、ＣＭＥ側部片及び／又は上部片にも導電性材料を含ませることが出来る。導電性材料の例としては金属、半金属及び半導体があげられるが、これらに限られない。また、例えばグラファイトを含む複合材料を使用しても良い。これらの材料はフィルムとして設けても、或いは側部片及び上部片の全体積に使用しても良い。これらの導電性材料は、例えば熱の放散及び／又は周囲環境からトランスデューサ素子に至る或いはトランスデューサ素子から周囲環境に至る電磁放射の抑制に有用である。
【００２７】
非密封の実施例においては、トランスデューサ素子と周囲環境間の制御された相互作用(metered interaction)が装置機能の一部として提供される。「制御された相互作用」と言う場合、ＣＭＥからトランスデューサ素子へ、又はトランスデューサ素子からＣＭＥへと通過する質量あるいはエネルギーの制御を意味する。例えば、上部片又は側部片にある光学素子がＣＭＥに入る、又はＣＭＥから出る光を制御するということである。他の例においては、化学センサに到達する気体又は液体の量を制御するオリフィス（開口部）が含まれる。本発明の一実施例に基づくＣＭＥは、適正な材料で形成することで密封状態にし得る最小サイズの空洞中にあるトランスデューサと周囲環境との接触を制御出来るものである。
【００２８】
トランスデューサ素子を格納する為にＩＣチップに取り付けられるＣＭＥは非常に小型にすることが出来る。例えば、図１に示したＣＭＥ１０の容量は約１ｍｍ3から３ｍｍ3である。本発明の小型ＣＭＥは幾つかの利点を提供する。最小サイズとすることで使用する材料の分量及び関連コストを低減することが出来る。小容量の空洞では質量効果を抑制することが出来る。センサの計測速度及び精度は例えば質量減衰、蓄積及び慣性効果により制約される。
【００２９】
他の実施例においては、封入されるトランスデューサがサーモメータのような温度センサ素子である場合、トランスデューサはある特定の熱容量を持ち、昇温する為に一定量のエネルギーを必要とする。従って、サーモメータの温度が周囲環境より低い場合は周囲環境を冷却し、高い場合は周囲環境を暖める傾向を持つ。サーモメータがその周囲環境に対して安定した状態になるまでに要する時間もまた、その熱容量、即ち熱質量により決まる。圧力、化学又は放射線センサ等もまた、質量に付随した限界を持つ。従って小さな内部容量及び質量を持つ本発明のＣＭＥはトランスデューサ素子の様々な環境効果のより効果的な抑制の助けとなるのである。
【００３０】
小型ＣＭＥは更に、システム性能を制限する電気的寄生要素を最少化する。電気的寄生要素はトランスデューサ素子と集積回路間で通信可能な電気信号の速度に影響を与える。電気的寄生要素は更にシステム中の他の部品にも作用を及ぼす電磁放射を助長するものでもある。逆に電気的寄生要素がデバイス付近に存在する電磁干渉信号を強化するように働く場合もある。ＣＭＥの構造に導電性材料を有効に用いることにより電磁放射が低減され、また、干渉への開度を下げることが出来る。
【００３１】
本発明の一実施例によれば、ＣＭＥは高い精度で製造及び組み立てることが出来る。小型とすること、そして安定した材料（多くの金属、半導体、ガラス及びセラミック等）を利用することにより、広範囲にわたる温度や湿度等の環境条件においてサブミクロンレベルのアライメント誤差範囲を実現することが出来る。これによりトランスデューサ素子、ＩＣチップ及びレンズや開口等のＣＭＥ部品の高精度のアライメントが可能となる。
【００３２】
上部片及び側部片のようなＣＭＥ部品はマイクロマシニング技術により高精度で量産することが出来る。これらの部品はまた、ウエハの状態で標準的フォトリソグラフィー技術、堆積技術又はめっき技術を利用して組み立てることも可能であり、従って何千もの部品のアライメント及びボンディングを同時に行うことが出来る。これにより製造時間を短縮し、装置や人員コストが低減される。
【００３３】
個別パッケージング手法に比べると本発明のＣＭＥは幾つかの領域において有利である。例えば、ＣＭＥの内部容量及び質量は多くの個別パッケージング法よりも小さくすることが出来る。ＣＭＥ中のトランスデューサ素子と集積回路との間にある電気的寄生要素は個別にパッケージングされたシステムよりも低い。
【００３４】
更に、ＣＭＥ部品、トランスデューサ素子及び集積回路の相互のアライメントは、個別パッケージによる部品組立に可能な精度や環境条件範囲よりも高い精度でより広い条件範囲にわたって行うことが出来る。ＣＭＥの製造及び組み立ては同時に千個単位で行うことが出来るが、個別パッケージの場合は個々に組み立てられる。従って、ウエハスケールの組立工程において何千個もの個々のＣＭＥを一回のウエハアライメントで同時に位置合わせすることが出来る為、製造コストを節約することが出来るのである。
【００３５】
本発明の他の実施例によれば、複数のＣＭＥを「ウエハスケール」で集積回路（ＩＣ）ウエハ上に製作することが出来る。本発明の目的においては、ＩＣウエハには半導体用途に用いられるシリコンウエハのような一般的なウエハを利用出来るが、これは各種回路や配線及び部品を含むものでも含まないものでも良い。更に、ＩＣウエハは複数のＩＣチップを含んでいても含んでいなくても良い。
【００３６】
複数のＣＭＥを構成及び製造する為に単純なプロセスを利用することが出来る。各ＣＭＥ部品はウエハの状態で製作することが出来る。出来ればトランスデューサ素子は組み立て以前に分割されていることが望ましいが、これらをウエハ状態のままで組み立てることも可能である。多数のＣＭＥがＩＣウエハ上のアレイとして同時に組み立てられ、その後最終的にＣＭＥを有する個々の組立部品、即ちチップへと分割される。この工程を面法線型光電子トランスデューサ素子に適用した場合を図３Ａ〜図３Ｅに示した。
【００３７】
図３ＡはＩＣウエハを構成する底部片１３の一部に取り付けられたトランスデューサ素子１１ａ〜１１ｄのアレイである。ＩＣウエハは標準的技術を利用して製作することが出来る。ウエハの表面は、その材料、構成及びＣＭＥの側部片を取り付ける方法に応じた仕様範囲に入る程度に滑らかで平坦であることが望ましい。
【００３８】
この実施例においては、ＩＣウエハは図３Ａに示したＩＣチップ４１、４２、４３、４４のような、トランスデューサ素子に対応した数のＩＣチップを含む。各トランスデューサ素子は電気的及び／又は機械的にそれぞれのＩＣチップに接続している。トランスデューサ素子との電気接続を得る為に金属パッド（図示せず）を各ＩＣチップの表面に露出させることが出来るが、これを更に素子を機械的に取り付ける為にも利用することが出来る。場合によりＩＣチップ表面にＣＭＥ側部片を機械的に取り付ける為の金属パターンを必要とするケースも必要としないケースもある。接続は標準的なエポキシ又ははんだによるダイ・アタッチ及びワイヤボンディングにより行うことが出来る。かわりに、様々な「フリップ・チップ」プロセスを利用しても良い。トランスデューサ素子のＩＣチップへの取り付けをどのように行うかの選択は本発明において特に重要ではなく、本明細書の説明により当業者に明らかである。かわりに複数のトランスデューサ素子を１つのＩＣチップに取り付けても良い。
【００３９】
本発明によれば、複数のＣＭＥの側部片をトランスデューサ素子アレイの複数のトランスデューサ素子を個々に囲む単一構造体（例えば側部片構造体）として事前にウエハスケールで製作しておくことが出来る。例えば、ＣＭＥ側部片をＩＣチップ上に図３Ｂに示すように取り付けることが出来る。本実施例においては、ＣＭＥ側部片構造体２５は例えばＣＭＥ側部片２０ａ〜２０ｄ及び接続部３６ａ〜３６ｄから成るＣＭＥ側部片アレイで構成される。ＣＭＥ側部片構造体２５はプレス加工、押し出し、鋳造、鍛造、モールディング、機械加工、マイクロマシニング、化学エッチング、アブレーション、電気めっき、又は使用材料に適切な他の加工法により製作することが出来る。
【００４０】
例えば、ＣＭＥ側部片アレイを作る為の推奨製造技法の１つがシリコン・マイクロマシニングである。ＩＣウエハ全体又はその一部に対応するＣＭＥ側部片を同時に位置合わせしてＩＣウエハに取り付けることが出来るようにＣＭＥ側部片をアレイ状に繋ぐ接続部（例えば３６ａ〜３６ｄ）を形成することが出来る。出来ればＣＭＥ側部片構造体とＩＣウエハとで良好な封止を形成出来るようにＣＭＥ側部片構造体の底部表面がＩＣウエハ表面の形状に整合していることが望ましい。ＣＭＥ側部片構造体とＩＣウエハ表面とをボンディングする為のボンディング技術にはメタル‐メタルボンディング、共融ボンディング、熱ボンディング、化学ボンディング、及び超音波ボンディングが含まれるが、これらに限られない。これらのボンディング技術によれば、ＩＣウエハ及びＣＭＥ側部片構造体に利用される様々な無機材料間に密封ボンディングを作ることが出来る。かわりに一般的な接着剤を利用してＣＭＥ側部片構造体をＩＣウエハにボンディングしても良い。しかしながら、殆どの接着剤は密封封止を形成することが出来ない。
【００４１】
ＣＭＥ上部片１５は図３Ｃに示されるような単一のウエハとして製作することが出来る。ＣＭＥ上部片１５はプラスチックを含むいずれの固体材料でも作成することが出来る。しかしながら、密封封止構造を望む場合、このタイプの封止構造には特定の金属、無機半導体、無機絶縁体、セラミック又はガラスが必要とされる。ＣＭＥ側部片表面のうちＣＭＥ上部片がボンディングされる部分は、出来ればＣＭＥ上部片の表面形状に整合していることが望ましい。面法線型光電子トランスデューサ素子の例の場合、ＣＭＥ上部片は透明で、更に光学素子及びフィデューシャルを組み込めることが望ましい。一実施例においては、ＣＭＥ上部片の位置合わせが光電子トランスデューサ素子に対して行われ、そしてＣＭＥ側部片に取り付けられる。推奨されるボンディング技術の１つに陽極ボンディングがあげられる。
【００４２】
かわりに、本発明の他の実施例によればＣＭＥ側部片構造体をＩＣウエハ表面にボンディングする前に上部片をＣＭＥ側部片構造体へと取り付ける、即ちボンディングすることが出来る。例えば、ＣＭＥ側部片構造体を例えば単体部品として上部片上のその部位に電気めっきにより形成することが出来る。この事例においては、例えば従来のスパッタリング又は蒸着工程により金属層／パターンをＣＭＥの上部片上に形成する。この金属パターンをめっき工程において種層として作用させ、これによりＣＭＥ側部片構造体を構成する側部片を形成することが出来る。随意選択により、側部片の横方向の寸法を画定する為に電気めっきマスクを従来のフォトリソグラフィーにより形成しても良い。電気めっきの間、側部片は種層上に形成される。側部片構造体の高さは電気めっき工程において従来の方法で制御することが出来る。この結果得られる上部片及び側部片構造体から成る全体構造をＩＣチップ又はＩＣウエハに取り付ける。かわりに、他の従来のリソグラフィー及び堆積手法を利用して上部片／側部片構造体を形成することが出来ることは本明細書の説明から当業者に明らかである。
【００４３】
上部片及び側部片が底部片にボンディングされると、ＣＭＥウエハ組立部品が完成する。個々のＣＭＥ組立部品を作るには、ＣＭＥウエハ組立部品を分割すれば良い。シンギュレーション処理の一例を図３Ｄ及び図３Ｅに示した。図３Ｄ及び図３ＥはＣＭＥウエハ組立部品を例えば２つの異なる切断工程で切り離す処理を描いたものである。始めに厚いソー・ブレードによりＣＭＥウエハ組立部品を部分的に切断し、図３Ｄに示されるようにＭＣＥ上部ウエハ１５が切断された状態とする。この例においては、このシンギュレーションにより４つの分離した上部片１５ａ〜１５ｄが作られる。厚いソー・ブレードによりＣＭＥ上部ウエハが完全に、そしてＣＭＥ側部片接続部が部分的に切断されるが、ＩＣウエハは切断されない。シンギュレーションは、図３Ｅに示されるように、薄いブレードを利用してＩＣウエハと残りのＣＭＥ側部片接続部を切断し、個々のＣＭＥ組立部品１０ａ〜１０ｄが得られた時点で完了する。厚いブレードを用いてＣＭＥ上部ウエハ１５を完全に、そしてＣＭＥ側部片接続部を部分的に切断し、薄いブレードを用いて残ったＣＭＥ側部片接続部及びＩＣウエハを完全に切断することにより、上部片のうちＩＣチップの外縁部を覆う部分が除去される一方でＩＣチップの外縁部は残されることになる。これによりＩＣチップの外縁部は露出することになり、この外縁部にワイヤボンディング又は他の電気接続を作る為のアクセスが得られるのである。ウエハ組立部品を個々のＣＭＥ組立部品へと分割する方法を他の方法でも代替し得ることは本明細書の説明から当業者に明らかである。
【００４４】
実用においては、完成したＣＭＥ組立部品はより大きいシステムに組み込まれる。エポキシ・ダイ・アタッチやワイヤボンディングのような標準的方法により機械的、熱的、そして電気的相互接続が作られる。次の段階のパッケージング工程により、トランスデューサ素子の外部への結合が完了する。
【００４５】
例えば、光ファイバ用途においては、半導体レーザー又は光検出素子を含むＣＭＥ完成組立部品を機械的、熱的、電気的接続を提供するパッケージに取り付けることが出来る。更にこのパッケージは光ファイバコネクタ位置を光路に合わせる差込口を含んでいても良い。光はファイバと単数又は複数の光検出素子又はレーザーとを、光学素子が組み込まれている場合もある透明なＣＭＥ上部片又は側部片を介して結合する。例えば、光ファイバ（図示せず）は図２Ｂの光学素子２６に結合し、これにより所望の位置に光出力が収束して向けられることになる。
【００４６】
本発明を特定の実施例に基づいて詳細にわたって説明して来たが、当業者には明らかなように、本発明の範囲から離れることなく様々な改変及び変更が可能であることは言うまでもない。従って本発明の範囲は上述した実施例の説明に限定されるものではない。
【００４７】
以上、本発明の実施例について詳述したが、以下、本発明の各実施態様の例を示す。
【００４８】
（実施態様１）
集積回路チップによって形成された底部片（１３）と、
前記底部上に配置されたトランスデューサ素子（１１）と、
前記トランスデューサ素子を囲み、前記底部片に結合した側部片（２０）と、
前記側部片に結合した上部片（１５）と
を含むチップマウント型封止構造体。
【００４９】
（実施態様２）
前記トランスデューサ素子（１１）が前記集積回路チップと一体であることを特徴とする実施態様１に記載のチップマウント型封止構造体。
【００５０】
（実施態様３）
前記トランスデューサ素子（１１）が、電子的、光電子的、電気機械的、熱電気的、電気化学的、電気音響的素子のうちのいずれかであることを特徴とする実施態様１に記載のチップマウント型封止構造体。
【００５１】
（実施態様４）
前記側部片（２０）が前記底部片（１３）にボンディングされていることを特徴とする実施態様１に記載のチップマウント型封止構造体。
【００５２】
（実施態様５）
前記チップマウント型封止構造体が密封封止構造であり、前記側部片（２０）及び前記上部片（１５）がガラス、無機半導体、無機絶縁体、金属及びセラミックのうちのいずれかの材料から形成されたことを特徴とする実施態様１に記載のチップマウント型封止構造体。
【００５３】
（実施態様６）
前記集積回路チップが第一の集積回路チップであり、前記上部片（１５）が第二の集積回路チップを含むことを特徴とする実施態様１に記載のチップマウント型封止構造体。
【００５４】
（実施態様７）
前記トランスデューサ素子（１１）が第一のトランスデューサ素子であり、前記上部片（１５）が第二のトランスデューサ素子を含むことを特徴とする実施態様１に記載のチップマウント型封止構造体。
【００５５】
（実施態様８）
前記上部片（１５）が実質的に透明な材料を含むことを特徴とする実施態様１に記載のチップマウント型封止構造体。
【００５６】
（実施態様９）
前記側部片（２０）が前記上部片（１５）にボンディングされていることを特徴とする実施態様１に記載のチップマウント型封止構造体。
【００５７】
（実施態様１０）
前記上部片（１５）が導電性材料を含むことを特徴とする実施態様１に記載のチップマウント型封止構造体。
【００５８】
（実施態様１１）
前記側部片（２０）の一部が導電性材料を含むことを特徴とする実施態様１に記載のチップマウント型封止構造体。
【００５９】
（実施態様１２）
前記側部片（２０）の一部が実質的に透明な材料を含むことを特徴とする実施態様１に記載のチップマウント型封止構造体。
【００６０】
（実施態様１３）
前記上部片（１５）が光学素子を含むことを特徴とする実施態様１に記載のチップマウント型封止構造体。
【００６１】
（実施態様１４）
前記側部片（２０）が光学素子を含むことを特徴とする実施態様１に記載のチップマウント型封止構造体。
【００６２】
（実施態様１５）
前記トランスデューサ（１１）のアライメント用に止め部材（３１、３３）を更に備えたことを特徴とする実施態様１に記載のチップマウント型封止構造体。
【００６３】
（実施態様１６）
チップマウント型封止構造体の製造方法であって、
トランスデューサ素子（１１）を集積回路チップの平坦な表面（１３）に取り付けるステップと、
前記トランスデューサ素子を囲む為の側部片（２０）を製作するステップと、
前記側部片の表面上に配置可能の上部片（１５）を設けるステップと
を含む方法。
【００６４】
（実施態様１７）
前記側部片（２０）を前記平坦な表面（１３）へボンディングするステップを更に含む実施態様１６に記載の方法。
【００６５】
（実施態様１８）
前記上部片（１５）を前記側部片（２０）にボンディングするステップを更に含む実施態様１６に記載の方法。
【００６６】
（実施態様１９）
チップマウント型封止構造体の製造方法であって、
複数のトランスデューサ素子（１１ａ〜１１ｄ）を、対応する数の集積回路チップ（４１、４２、４３、４４）を含む集積回路ウエハの平坦な表面に取り付けるステップと、
前記トランスデューサ素子の各々を個々に封止する為に対応する数の側部片（２０ａ〜２０ｄ）を含む側部片構造体（２５）を前記集積回路ウエハの平坦な表面にボンディングすることによりウエハ組立部品を形成するステップと
を含む方法。
【００６７】
（実施態様２０）
前記側部片構造体（２５）が、前記側部片構造体の位置合わせをする為の接続部（３６ａ〜３６ｄ）を更に含むことを特徴とする実施態様１９に記載の方法。
【００６８】
（実施態様２１）
前記側部片構造体（２５）が、前記側部片構造体にボンディングされた上部片（１５）を含むことを特徴とする実施態様１９に記載の方法。
【００６９】
（実施態様２２）
前記ウエハ組立部品のシンギュレーションを実施するステップを更に含む実施態様２１に記載の方法。
【００７０】
（実施態様２３）
前記シンギュレーションステップが、
前記ウエハ組立部品の前記上部片（１５）を第一の切断工程により切断するステップと、
前記集積回路ウエハを、第一の切断工程とは異なる第二の切断工程で切断し、個々のチップマウント型封止構造体組立部品を作るステップと
を含み、前記個々のチップマウント型封止構造体組立部品の各々がトランスデューサ素子（１１）を含むことを特徴とする実施態様２１に記載の方法。
【００７１】
【発明の効果】
以上のように、本発明のＣＭＥは複数の望ましい特性を同時に提供するものである。例えば、ＣＭＥはトランスデューサ素子に密封封止された空洞を提供することが出来る。導電性材料を利用することにより電磁界に対する遮蔽も得られる。かわりに、例えば計測目的でＣＭＥに周囲環境への制御されたアクセスを設けることも出来る。ＣＭＥの物理的寸法は材料消費を抑え、高密度組立部品を実現する為に小さくすることが出来る。ＣＭＥには更に、質量蓄積及び慣性効果を最少化する為に最低容量及び質量を持たせることが出来る。更に、ＣＭＥは電気的寄生要素を低減する為、電気的速度が高まり、電磁放射が抑制される。ＣＭＥのアライメント誤差はサブミクロンレベルとすることが出来、組立工程の間に高精度の機械的アライメントを行うことが出来る。また更にＣＭＥ部品はウエハスケールで製作、組み立てが可能な為、量産が容易であり、更なる製造コストの低減がかなう。
【図面の簡単な説明】
【図１】本発明の一実施例に基づくチップマウント型封止構造体（ＣＭＥ）の遠近図である。
【図２Ａ】エッジ結合型トランスデューサ素子を有するＣＭＥの一例を示す図である。
【図２Ｂ】エッジ結合型トランスデューサ素子及びＣＭＥの側部片に結合したレンズ素子を含むＣＭＥの一例を示す図である。
【図３Ａ】本発明の一実施例に基づいてチップマント型封止構造体組立部品を形成する為の工程を示す図である。
【図３Ｂ】本発明の一実施例に基づいてチップマント型封止構造体組立部品を形成する為の工程を示す図である。
【図３Ｃ】本発明の一実施例に基づいてチップマント型封止構造体組立部品を形成する為の工程を示す図である。
【図３Ｄ】本発明の一実施例に基づいてチップマント型封止構造体組立部品を形成する為の工程を示す図である。
【図３Ｅ】本発明の一実施例に基づいてチップマント型封止構造体組立部品を形成する為の工程を示す図である。
【符号の説明】
１１：トランスデューサ素子
１３：ＣＭＥ底部片
１５：ＣＭＥ上部片
２０：ＣＭＥ側部片
２５：ＣＭＥ側部片構造体
３１、３３：止め部材
【図１】
0005063839.tif 000002
【図２Ａ】
0005063839.tif 000003
【図２Ｂ】
0005063839.tif 000004
【図３Ａ】
0005063839.tif 000005
【図３Ｂ】
0005063839.tif 000006
【図３Ｃ】
0005063839.tif 000007
【図３Ｄ】
0005063839.tif 000008
【図３Ｅ】
0005063839.tif 000009