(57)【特許請求の範囲】
【請求項１】
複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と接続された配線パターンと、を備えた半導体装置の製造方法であって、
前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように絶縁層を形成する絶縁層形成工程と、
前記絶縁層上に金属層を形成する金属層形成工程と、
前記金属層の全体を押圧して、前記金属層と前記内部接続端子の上端部とを接触させる金属層押圧工程と、
前記内部接続端子の上端部と接触する部分の前記金属層を押圧して、前記内部接続端子に第１の凹部を形成すると共に、前記金属層に第２の凹部を形成する凹部形成工程と、
前記凹部形成工程後に、前記金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記凹部形成工程における前記金属層と前記内部接続端子の上端部との接触面積は、前記金属層押圧工程における前記金属層と前記内部接続端子の上端部との接触面積よりも大きいことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記凹部形成工程では、前記第１の凹部の底面及び側面に前記金属層を接触させることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と接続された配線パターンと、を備えた半導体装置の製造方法であって、
前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように絶縁層を形成する絶縁層形成工程と、
前記絶縁層上に金属層を形成する金属層形成工程と、
前記金属層の全体を押圧して、前記金属層と前記内部接続端子の上端部とを接触させる金属層押圧工程と、
前記金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、
前記内部接続端子の上端部と接触する部分の前記配線パターンを押圧して、前記内部接続端子に第１の凹部を形成すると共に、前記配線パターンに第２の凹部を形成する凹部形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記凹部形成工程における前記配線パターンと前記内部接続端子の上端部との接触面積は、前記金属層押圧工程における前記金属層と前記内部接続端子の上端部との接触面積よりも大きいことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記凹部形成工程では、前記第１の凹部の底面及び側面に前記配線パターンを接触させることを特徴とする請求項４又は５記載の半導体装置の製造方法。
【請求項７】
複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と接続された配線パターンと、を備えた半導体装置の製造方法であって、
前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように絶縁層を形成する絶縁層形成工程と、
前記絶縁層上に金属層を形成する金属層形成工程と、
前記金属層の全体を押圧して、前記金属層と前記内部接続端子の上端部とを接触させる金属層押圧工程と、
平面視において、前記金属層と接触している前記内部接続端子の上端部の周囲に位置する部分の前記金属層を押圧して、前記絶縁層に前記内部接続端子の上端部の外周面を露出する第１の凹部を形成すると共に、前記金属層に第２の凹部を形成する凹部形成工程と、
前記凹部形成工程後に、前記金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項８】
前記凹部形成工程では、前記第１の凹部に設けられた部分の前記金属層が前記内部接続端子の上端部の外周側面の少なくとも一部を覆うことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と接続された配線パターンと、を備えた半導体装置の製造方法であって、
前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように絶縁層を形成する絶縁層形成工程と、
前記絶縁層上に金属層を形成する金属層形成工程と、
前記金属層の全体を所定の圧力で押圧して、前記金属層と前記内部接続端子の上端部とを接触させる金属層押圧工程と、
前記金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、
平面視において、前記配線パターンと接触している前記内部接続端子の上端部の周囲に位置する部分の前記配線パターンを押圧して、前記絶縁層に前記内部接続端子の上端部の外周面を露出する第１の凹部を形成すると共に、前記配線パターンに第２の凹部を形成する凹部形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記凹部形成工程では、前記配線パターンが前記内部接続端子の上端部の外周側面の少なくとも一部を覆うことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
半導体チップと、前記半導体チップと接続された内部接続端子と、前記内部接続端子の部分を除いて半導体チップを覆うように形成された絶縁層と、前記絶縁層上に設けられ、前記内部接続端子と接続された配線パターンと、前記配線パターンに接続された外部接続端子と、前記配線パターン及び前記絶縁層を覆い、前記配線パターンと前記外部接続端子との接続部を露出する開口部を有するソルダーレジストと、を備えた半導体装置であって、
前記内部接続端子は、前記配線パターン側に設けられた第１の凹部を有し、
前記配線パターンの前記ソルダーレジスト側には、平面視において前記第１の凹部と重複する領域内に、前記第１の凹部よりも平面形状が小さく、前記第１の凹部に対応する深さの第２の凹部が設けられ、
前記内部接続端子は、前記絶縁層から露出する上面と、前記第１の凹部の側面及び底面とが、前記配線パターンに接触されていることを特徴とする半導体装置。
【請求項１２】
半導体チップと、前記半導体チップと接続された内部接続端子と、前記内部接続端子の部分を除いて半導体チップを覆うように形成された絶縁層と、前記絶縁層上に設けられ、前記内部接続端子と接続された配線パターンと、前記配線パターンに接続された外部接続端子と、前記配線パターン及び前記絶縁層を覆い、前記配線パターンと前記外部接続端子との接続部を露出する開口部を有するソルダーレジストと、を備えた半導体装置であって、
前記内部接続端子は、前記配線パターン側に突起した凸形状であり、
前記絶縁層は、前記内部接続端子の前記絶縁層から露出する上面の外周の側面部及び平面視において前記上面の周囲に位置する面が露出するように、前記外周に第１の凹部を有し、
前記配線パターンの前記ソルダーレジスト側には、平面視において前記第１の凹部と重複する領域内に、前記第１の凹部よりも平面形状が小さく、前記第１の凹部に対応する深さの第２の凹部が設けられ、
前記内部接続端子は、前記絶縁層から露出する上面と、前記絶縁層から露出する前記外周の側面部と、前記上面の周囲に位置する面とが、前記配線パターンに接触されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に係り、半導体基板に形成された複数の半導体チップの電極パッドに設けられた内部接続端子の上端部と配線パターンとを電気的に接続する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図１は、従来の半導体装置の断面図である。
【０００３】
図１を参照するに、従来の半導体装置１００（例えば、チップサイズパッケージ）は、半導体チップ１０１と、内部接続端子１０２と、樹脂層１０３と、配線パターン１０４と、ソルダーレジスト１０６と、外部接続端子１０７とを有する。
【０００４】
半導体チップ１０１は、薄板化された半導体基板１１０と、半導体集積回路１１１と、複数の電極パッド１１２と、保護膜１１３とを有する。半導体集積回路１１１は、半導体基板１１０の表面側に設けられている。半導体集積回路１１１は、拡散層、絶縁層、ビア、及び配線等から構成されている。複数の電極パッド１１２は、半導体集積回路１１１上に設けられている。複数の電極パッド１１２は、半導体集積回路１１１に設けられた配線と電気的に接続されている。保護膜１１３は、半導体集積回路１１１上に設けられている。保護膜１１３は、半導体集積回路１１１を保護するための膜である。
【０００５】
内部接続端子１０２は、電極パッド１１２上に設けられている。内部接続端子１０２の上端部の上面は、樹脂層１０３から露出されている。内部接続端子１０２の上端部は、配線パターン１０４と接続されている。樹脂層１０３は、内部接続端子１０２が設けられた側の半導体チップ１０１を覆うように設けられている。
【０００６】
配線パターン１０４は、樹脂層１０３上に設けられている。配線パターン１０４は、内部接続端子１０２と接続されている。配線パターン１０４は、内部接続端子１０２を介して、電極パッド１１２と電気的に接続されている。配線パターン１０４は、外部接続端子１０７が配設される外部接続端子配設領域１０４Ａを有する。ソルダーレジスト１０６は、外部接続端子配設領域１０４Ａ以外の配線パターン１０４部分を覆うように、樹脂層１０３上に設けられている。
【０００７】
図２〜図１０は、従来の半導体装置の製造工程を示す図である。図２〜図１０において、図１に示した従来の半導体装置１００と同一構成部分には同一符号を付す。
【０００８】
始めに、図２に示す工程では、薄板化される前の半導体基板１１０の表面側に、半導体集積回路１１１、複数の電極パッド１１２、及び保護膜１１３を有した半導体チップ１０１を形成する。次いで、図３に示す工程では、複数の電極パッド１１２上に内部接続端子１０２を形成する。この段階では、複数の内部接続端子１０２には、高さのばらつきがある。
【０００９】
次いで、図４に示す工程では、複数の内部接続端子１０２の上端部に平坦な板１１５を押し当てて、複数の内部接続端子１０２の高さを揃える。次いで、図５に示す工程では、内部接続端子１０２が形成された側の半導体チップ１０１及び内部接続端子１０２を覆うように樹脂層１０３を形成する。
【００１０】
次いで、図６に示す工程では、内部接続端子１０２の上端部の上面１０２Ａが樹脂層１０３から露出するまで、樹脂層１０３を研磨する。このとき、樹脂層１０３の上面１０３Ａが内部接続端子１０２の上端部の上面１０２Ａと略面一となるように研磨を行う。
【００１１】
次いで、図７に示す工程では、樹脂層１０３の上面１０３Ａに配線パターン１０４を形成する。次いで、図８に示す工程では、外部接続端子配設領域１０４Ａ以外の部分の配線パターン１０４を覆うように、樹脂層１０３上にソルダーレジスト１０６を形成する。
【００１２】
次いで、図９に示す工程では、半導体基板１１０の裏面側から半導体基板１１０を研磨して、半導体基板１１０を薄板化する。次いで、図１０に示す工程では、外部接続端子配設領域１０４Ａに外部接続端子１０７を形成する。これにより、半導体装置１００が製造される（例えば、特許文献１参照。）。
【特許文献１】特許第３６１４８２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、従来の半導体装置１００の製造方法では、複数の内部接続端子１０２の高さを揃える工程や、樹脂層１０３を研磨して複数の内部接続端子１０２の上面１０２Ａを樹脂層１０３から露出させる工程が必要であるため、工程数が増加して、半導体装置１００の製造コストが増加してしまうという問題があった。
【００１４】
また、樹脂層１０３を研磨する場合、内部接続端子１０２の上端部の上面１０２Ａに存在する樹脂層１０３を精度良く除去することが困難なため、内部接続端子１０２の上端部の上面１０２Ａに樹脂層１０３が残ってしまう。これにより、内部接続端子１０２と配線パターン１０４との間の密着性が低下（最悪の場合、内部接続端子１０２と配線パターン１０４との間で剥がれが発生する）や、内部接続端子１０２と配線パターン１０４との間の抵抗値の増大等により、半導体装置１００の歩留まりが低下してしまうという問題があった。
【００１５】
そこで本発明は、上述した問題点に鑑みなされたものであり、工程数を削減して、半導体装置の製造コストの低減を図ることができると共に、半導体装置の歩留まりを向上させることのできる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の一観点によれば、複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と接続された配線パターンと、を備えた半導体装置の製造方法であって、前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように絶縁層を形成する絶縁層形成工程と、前記絶縁層上に金属層を形成する金属層形成工程と、前記金属層の全体を押圧して、前記金属層と前記内部接続端子の上端部とを接触させる金属層押圧工程と、前記内部接続端子の上端部と接触する部分の前記金属層を押圧して、前記内部接続端子に第１の凹部を形成すると共に、前記金属層に第２の凹部を形成する凹部形成工程と、前記凹部形成工程後に、前記金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００１７】
本発明によれば、内部接続端子が設けられた側の複数の半導体チップと内部接続端子とを覆うように絶縁層を形成し、次いで、絶縁層上に金属層を形成し、その後、金属層の全体を押圧して金属層と内部接続端子の上端部とを接触させることにより、従来、必要であった複数の内部接続端子の高さを揃える工程、及び複数の内部接続端子の一部を絶縁層から露出させるための絶縁層を研磨する工程が不要となるため、工程数を削減することが可能となるので、半導体装置の製造コストの低減を図ることができる。
【００１８】
また、金属層の全体を押圧して金属層と内部接続端子の上端部とを接触させた後、内部接続端子の上端部と接触する部分の金属層を押圧して、内部接続端子に第１の凹部を形成すると共に、金属層に第２の凹部を形成することにより、第１の凹部の底面及び側面と金属層とが接触するため、内部接続端子と配線パターンとの接触面積が増加する。これにより、内部接続端子と配線パターンとの間の密着性を向上できると共に、内部接続端子と配線パターンとの間に絶縁層が介在されにくくなる（絶縁層の影響により内部接続端子と配線パターンとの間の抵抗値が増加することがなくなる）ため、半導体装置の歩留まりを向上させることができる。
【００１９】
本発明の他の観点によれば、複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と接続された配線パターンと、を備えた半導体装置の製造方法であって、前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように絶縁層を形成する絶縁層形成工程と、前記絶縁層上に金属層を形成する金属層形成工程と、前記金属層の全体を押圧して、前記金属層と前記内部接続端子の上端部とを接触させる金属層押圧工程と、前記金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、前記内部接続端子の上端部と接触する部分の前記配線パターンを押圧して、前記内部接続端子に第１の凹部を形成すると共に、前記配線パターンに第２の凹部を形成する凹部形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００２０】
本発明によれば、内部接続端子が設けられた側の複数の半導体チップと内部接続端子とを覆うように絶縁層を形成し、次いで、絶縁層上に金属層を形成し、その後、金属層の全体を押圧して金属層と内部接続端子の上端部とを接触させることにより、従来、必要であった複数の内部接続端子の高さを揃える工程、及び複数の内部接続端子の一部を絶縁層から露出させるための絶縁層を研磨する工程が不要となるため、工程数を削減することが可能となるので、半導体装置の製造コストの低減を図ることができる。
【００２１】
また、金属層の全体を押圧して金属層と内部接続端子の上端部とを接触させた後、金属層をエッチングして配線パターンを形成し、その後、内部接続端子の上端部と接触する部分の配線パターンを押圧して、内部接続端子に第１の凹部を形成すると共に、配線パターンに第２の凹部を形成することにより、第１の凹部の底面及び側面と配線パターンとが接触するため、内部接続端子と配線パターンとの接触面積が増加する。これにより、内部接続端子と配線パターンとの間の密着性を向上できると共に、内部接続端子と配線パターンとの間に絶縁層が介在されにくくなる（絶縁層の影響により内部接続端子と配線パターンとの間の抵抗値が増加することがなくなる）ため、半導体装置の歩留まりを向上させることができる。
【００２２】
本発明のその他の観点によれば、複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と接続された配線パターンと、を備えた半導体装置の製造方法であって、
前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように絶縁層を形成する絶縁層形成工程と、前記絶縁層上に金属層を形成する金属層形成工程と、前記金属層の全体を押圧して、前記金属層と前記内部接続端子の上端部とを接触させる金属層押圧工程と、平面視において、前記金属層と接触している前記内部接続端子の上端部の周囲に位置する部分の前記金属層を押圧して、前記絶縁層に前記内部接続端子の上端部の外周面を露出する第１の凹部を形成すると共に、前記金属層に第２の凹部を形成する凹部形成工程と、前記凹部形成工程後に、前記金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００２３】
本発明によれば、内部接続端子が設けられた側の複数の半導体チップと内部接続端子とを覆うように絶縁層を形成し、次いで、絶縁層上に金属層を形成し、その後、金属層の全体を押圧して金属層と内部接続端子の上端部とを接触させることにより、従来、必要であった複数の内部接続端子の高さを揃える工程、及び複数の内部接続端子の一部を絶縁層から露出させるための絶縁層を研磨する工程が不要となるため、工程数を削減することが可能となるので、半導体装置の製造コストの低減を図ることができる。
【００２４】
また、金属層の全体を押圧して金属層と内部接続端子の上端部とを接触させた後、内部接続端子の上端部の外周部に配置された部分の金属層を押圧して、絶縁層に内部接続端子の上端部の外周面を露出する第１の凹部を形成すると共に、金属層に第２の凹部を形成することにより、内部接続端子の上端部の外周面と金属層とが接触して、内部接続端子と金属層との接触面積が増加するため、内部接続端子と配線パターンとの間の密着性を向上させることができると共に、内部接続端子と配線パターンとの間に絶縁層が介在されにくくなる（絶縁層の影響により内部接続端子と配線パターンとの間の抵抗値が増加することがなくなる）ため、半導体装置の歩留まりを向上させることができる。
【００２５】
本発明のその他の観点によれば、複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と接続された配線パターンと、を備えた半導体装置の製造方法であって、前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように絶縁層を形成する絶縁層形成工程と、前記絶縁層上に金属層を形成する金属層形成工程と、前記金属層の全体を所定の圧力で押圧して、前記金属層と前記内部接続端子の上端部とを接触させる金属層押圧工程と、前記金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、平面視において、前記配線パターンと接触している前記内部接続端子の上端部の周囲に位置する部分の前記配線パターンを押圧して、前記絶縁層に前記内部接続端子の上端部の外周面を露出する第１の凹部を形成すると共に、前記配線パターンに第２の凹部を形成する凹部形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００２６】
本発明によれば、内部接続端子が設けられた側の複数の半導体チップと内部接続端子とを覆うように絶縁層を形成し、次いで、絶縁層上に金属層を形成し、その後、金属層の全体を押圧して金属層と内部接続端子の上端部とを接触させることにより、従来、必要であった複数の内部接続端子の高さを揃える工程、及び複数の内部接続端子の一部を絶縁層から露出させるための絶縁層を研磨する工程が不要となるため、工程数を削減することが可能となるので、半導体装置の製造コストの低減を図ることができる。
【００２７】
また、金属層の全体を押圧して金属層と内部接続端子の上端部とを接触させた後、金属層をエッチングして配線パターンを形成し、その後、内部接続端子の上端部の外周部に配置された部分の配線パターンを押圧して、絶縁層に内部接続端子の上端部の外周面を露出する第１の凹部を形成すると共に、配線パターンに第２の凹部を形成することにより、内部接続端子の上端部の外周面と配線パターンとが接触して、内部接続端子と配線パターンとの接触面積が増加するため、内部接続端子と配線パターンとの間の密着性を向上させることができると共に、内部接続端子と配線パターンとの間に絶縁層が介在されにくくなる（絶縁層の影響により内部接続端子と配線パターンとの間の抵抗値が増加することがなくなる）ため、半導体装置の歩留まりを向上させることができる。
本発明のその他の観点によれば、半導体チップと、前記半導体チップと接続された内部接続端子と、前記内部接続端子の部分を除いて半導体チップを覆うように形成された絶縁層と、前記絶縁層上に設けられ、前記内部接続端子と接続された配線パターンと、前記配線パターンに接続された外部接続端子と、前記配線パターン及び前記絶縁層を覆い、前記配線パターンと前記外部接続端子との接続部を露出する開口部を有するソルダーレジストと、を備えた半導体装置であって、前記内部接続端子は、前記配線パターン側に設けられた第１の凹部を有し、前記配線パターンの前記ソルダーレジスト側には、平面視において前記第１の凹部と重複する領域内に、前記第１の凹部よりも平面形状が小さく、前記第１の凹部に対応する深さの第２の凹部が設けられ、前記内部接続端子は、前記絶縁層から露出する上面と、前記第１の凹部の側面及び底面とが、前記配線パターンに接触されていることを特徴とする半導体装置が提供される。
本発明によれば、配線パターンと半導体チップとを電気的に接続する内部接続端子に凹部を設けると共に、凹部上に配置された部分の配線パターンに凹部を設けて、凹部の形成領域に対応する部分の配線パターンを凹部の側面及び底面と接触させることにより、内部接続端子と配線パターンとの接触面積が大きくなるため、内部接続端子と配線パターンとの間の抵抗値を小さくすることが可能となるので、半導体装置の歩留まりを向上できる。
本発明のその他の観点によれば、半導体チップと、前記半導体チップと接続された内部接続端子と、前記内部接続端子の部分を除いて半導体チップを覆うように形成された絶縁層と、前記絶縁層上に設けられ、前記内部接続端子と接続された配線パターンと、前記配線パターンに接続された外部接続端子と、前記配線パターン及び前記絶縁層を覆い、前記配線パターンと前記外部接続端子との接続部を露出する開口部を有するソルダーレジストと、を備えた半導体装置であって、前記内部接続端子は、前記配線パターン側に突起した凸形状であり、前記絶縁層は、前記内部接続端子の前記絶縁層から露出する上面の外周の側面部及び平面視において前記上面の周囲に位置する面が露出するように、前記外周に第１の凹部を有し、前記配線パターンの前記ソルダーレジスト側には、平面視において前記第１の凹部と重複する領域内に、前記第１の凹部よりも平面形状が小さく、前記第１の凹部に対応する深さの第２の凹部が設けられ、前記内部接続端子は、前記絶縁層から露出する上面と、前記絶縁層から露出する前記外周の側面部と、前記上面の周囲に位置する面とが、前記配線パターンに接触されていることを特徴とする半導体装置が提供される。
本発明によれば、内部接続端子の上端部の上面と配線パターンとを接触させると共に、絶縁層に内部接続端子の上端部の外周側面を露出するリング状の凹部を設け、凹部の上方に配置された部分の配線パターンにリング状の凹部を設けて、凹部に配置された部分の配線パターンにより内部接続端子の上端部の外周側面を覆うことにより、内部接続端子と配線パターンとの接触面積が増加するため、内部接続端子と配線パターンとの間の密着性を向上させることができると共に、内部接続端子と配線パターンとの間に絶縁層が介在されにくくなる（絶縁層の影響により内部接続端子と配線パターンとの間の抵抗値が増加することがなくなる）ため、半導体装置の歩留まりを向上させることができる。
【発明の効果】
【００２８】
本発明によれば、工程数を削減して、半導体装置の製造コストの低減を図ることができると共に、半導体装置の歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００２９】
次に、図面に基づいて本発明の実施の形態について説明する。
【００３０】
（第１の実施の形態）
図１１は、本発明の第１の実施の形態に係る半導体装置の断面図である。
【００３１】
図１１を参照するに、第１の実施の形態の半導体装置１０は、半導体チップ１１と、内部接続端子１２と、絶縁層１３と、配線パターン１４，１５と、ソルダーレジスト１６と、外部接続端子１７とを有する。
【００３２】
半導体チップ１１は、半導体基板２１と、半導体集積回路２２と、電極パッド２３と、保護膜２４とを有する。半導体基板２１は、半導体集積回路２２を形成するための基板である。半導体基板２１は、薄板化されている。半導体基板２１の厚さＴ1は、例えば、１００μｍ〜３００μｍとすることができる。半導体基板２１としては、例えば、シリコン基板（具体的には、薄板化されたシリコンウエハを個片化したもの）を用いることができる。
【００３３】
半導体集積回路２２は、半導体基板２１の上面２１Ａ側に設けられている。半導体集積回路２２は、半導体基板２１に形成された拡散層（図示せず）、半導体基板２１上に積層された絶縁層（図示せず）、積層された絶縁層に設けられたビア（図示せず）、及び配線等（図示せず）から構成されている。
【００３４】
電極パッド２３は、半導体集積回路２２上に複数設けられている。電極パッド２３は、半導体集積回路２２に設けられた配線（図示せず）と電気的に接続されている。電極パッド２３の材料としては、例えば、ＡｌやＡｌを含んだ合金（例えば、Ａｌ−Ｓｉ−Ｃｕ合金）を用いることができる。
【００３５】
保護膜２４は、半導体集積回路２２上に設けられている。保護膜２４は、半導体集積回路２２を保護するための膜である。保護膜２４としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。
【００３６】
内部接続端子１２は、電極パッド２３上に設けられている。内部接続端子１２の下端部は、電極パッド２３を介して、半導体集積回路２２と電気的に接続されている。内部接続端子１２の上端部１２−１は、配線パターン１４と対向する部分に第１の凹部である凹部１２−１Ａを有する。凹部１２−１Ａの側面及び底面と内部接続端子１２の上端部１２−１の上面とは、配線パターン１４と接触している。これにより、配線１４と半導体集積回路２２とは、内部接続端子１２により電気的に接続されている。内部接続端子１２の上端部１２−１の直径が４０μｍの場合、凹部１２−１Ａの直径は、例えば、２０μｍとすることができる。この場合、凹部１２−１Ａの深さは、例えば、１０μｍとすることができる。
【００３７】
内部接続端子１２の高さＨ１は、絶縁層１３の厚さＴ2と略等しい。内部接続端子１２の高さＨ１は、例えば、１０μｍ〜６０μｍとすることができる。内部接続端子１２としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプは、例えば、ボンディング法やめっき法により形成することができる。
【００３８】
絶縁層１３は、内部接続端子１２の上端部１２−１の上面及び凹部１２−１Ａを除いた部分の内部接続端子１２と半導体チップ１１上とを覆うように設けられている。絶縁層１３としては、例えば、粘着性を有したシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））、異方性導電樹脂（例えば、ＡＣＦ（Anisotropic Conductive Film））等を用いることができる。絶縁層１３の厚さＴ2は、例えば、１０μｍ〜６０μｍとすることができる。
【００３９】
配線パターン１４は、内部接続端子１２の上端部１２−１及びその近傍に配置された絶縁層１３上に設けられている。配線パターン１４は、接続部１４Ａと、第２の凹部である凹部１４Ｂとを有する。接続部１４Ａは、絶縁層１３上に配置されている。接続部１４Ａには、外部接続端子１７が配設されている。
【００４０】
凹部１４Ｂは、内部接続端子１２の凹部１２−１Ａ上に配置された部分の配線パターン１４に形成されている。凹部１４Ｂの形成領域に対応する部分の配線パターン１４は、内部接続端子１２の凹部１２−１Ａの側面及び底面と接触している。上記構成とされた配線パターン１４は、内部接続端子１２を介して、半導体集積回路２２と電気的に接続されている。
【００４１】
このように、内部接続端子１２に凹部１２−１Ａを設けると共に、凹部１２−１Ａ上に配置された部分の配線パターン１４に凹部１４Ｂを設けて、凹部１４Ｂの形成領域に対応する部分の配線パターン１４を凹部１２−１Ａの側面及び底面と接触させることにより、内部接続端子１２と配線パターン１４との接触面積が大きくなるため、内部接続端子１２と配線パターン１４との間の抵抗値を小さくすることができる。
【００４２】
配線パターン１４としては、例えば、Ｃｕ膜を用いることができる。この場合、配線パターン１４と外部接続端子１７との間に、図示していない拡散防止膜を形成するとよい。拡散防止膜としては、例えば、配線パターン１４上に、Ｎｉ層と、Ａｕ層とを順次積層させたＮｉ／Ａｕ積層膜を用いることができる。配線パターン１４としてＣｕ膜を用いた場合、配線パターン１４の厚さは、例えば、１２μｍとすることができる。
【００４３】
配線パターン１５は、絶縁層１３の上面１３Ａに設けられている。配線パターン１５は、接続部１５Ａを有する。接続部１５Ａには、外部接続端子１７が配設されている。配線パターン１５としては、例えば、Ｃｕ膜を用いることができる。この場合、配線パターン１５と外部接続端子１７との間に、図示していない拡散防止膜を形成するとよい。拡散防止膜としては、例えば、配線パターン１５上に、Ｎｉ層と、Ａｕ層とを順次積層させたＮｉ／Ａｕ積層膜を用いることができる。配線パターン１５としてＣｕ膜を用いた場合、配線パターン１５の厚さは、例えば、１２μｍとすることができる。
【００４４】
ソルダーレジスト１６は、接続部１４Ａ，１５Ａを除いた部分の配線パターン１４，１５を覆うように絶縁層１３上に設けられている。ソルダーレジスト１６は、接続部１４Ａを露出する開口部１６Ａと、接続部１５Ａを露出する開口部１６Ｂとを有する。
【００４５】
外部接続端子１７は、配線パターン１４，１５の接続部１４Ａ，１５Ａにそれぞれ配設されている。外部接続端子１７は、マザーボード等の実装基板（図示せず）に設けられたパッドと電気的に接続される端子である。外部接続端子１７としては、例えば、はんだバンプを用いることができる。
【００４６】
本実施の形態の半導体装置によれば、配線パターン１４と半導体チップ１１とを電気的に接続する内部接続端子１２に凹部１２−１Ａを設けると共に、凹部１２−１Ａ上に配置された部分の配線パターン１４に凹部１４Ｂを設けて、凹部１４Ｂの形成領域に対応する部分の配線パターン１４を凹部１２−１Ａの側面及び底面と接触させることにより、内部接続端子１２と配線パターン１４との接触面積が大きくなるため、内部接続端子１２と配線パターン１４との間の抵抗値を小さくすることが可能となるので、半導体装置１０の歩留まりを向上できる。
【００４７】
図１２〜図２２は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図である。図１２〜図２２において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。また、図１２〜図２２において、Ｂはダイサーが半導体基板３１を切断する位置（以下、「切断位置Ｂ」とする）を示している。
【００４８】
始めに、図１２に示す工程では、複数の半導体装置形成領域Ａを有した半導体基板３１の上面３１Ａ側に、周知の手法により、半導体集積回路２２、電極パッド２３、及び保護膜２４を有した半導体チップ１１を形成する。半導体装置形成領域Ａは、半導体装置１０が形成される領域である。半導体基板３１は、後述する工程において、薄板化され、かつ切断位置Ｂにおいて切断されることにより、先に説明した半導体基板２１（図１１参照）となるものである。
【００４９】
半導体基板３１としては、例えば、シリコンウエハを用いることができる。半導体基板３１としてシリコンウエハを用いた場合、半導体基板３１の厚さＴ３は、例えば、５００μｍ〜７７５μｍとすることができる。電極パッド２３の材料としては、例えば、ＡｌやＡｌを含んだ合金（例えば、Ａｌ−Ｓｉ−Ｃｕ合金）を用いることができる。保護膜２４としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。
【００５０】
次いで、図１３に示す工程では、図１２に示す構造体の複数の電極パッド２３上にそれぞれ内部接続端子１２を形成する。内部接続端子１２としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプは、例えば、ボンディング法により形成することができる。なお、図１３に示す工程で形成された複数の内部接続端子１２には、高さばらつきが存在する。
【００５１】
次いで、図１４に示す工程では、内部接続端子１２が設けられた側の複数の半導体チップ１１及び複数の内部接続端子１２を覆うように絶縁層１３を形成する（絶縁層形成工程）。絶縁層１３としては、粘着性を有したシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））、異方性導電樹脂（例えば、ＡＣＦ（Anisotropic Conductive Film））等を用いることができる。粘着性を有したシート状の絶縁樹脂を用いた場合は、図１３に示す構造体の上面側にシート状の絶縁樹脂を貼り付けることで絶縁層１３を形成する。また、絶縁層１３としてペースト状の絶縁樹脂を用いた場合は、図１３に示す構造体の上面側に印刷法によりペースト状の絶縁樹脂を形成し、その後、プリベークして絶縁樹脂を半硬化させる。この半硬化した絶縁樹脂は、接着性を有する。絶縁層１３の厚さＴ4は、例えば、２０μｍ〜１００μｍとすることができる。
【００５２】
次いで、図１５に示す工程では、絶縁層１３の上面１３Ａに金属層３３を形成する（金属層形成工程）。具体的には、例えば、金属層３３としてＣｕ箔を用意し、このＣｕ箔を絶縁層１３の上面１３Ａに貼り付ける。金属層３３の厚さＴ5は、例えば、１２μｍとすることができる。金属層３３は、後述する図１７に示す工程において、エッチングされることにより配線パターン１４，１５となる。
【００５３】
次いで、図１６に示す工程では、図１５に示す構造体を加熱した状態で、金属層３３の上面３３Ａに平板３４を配置し、この平板３４を介して、金属層３３全体を押圧して、金属層３３の下面３３Ｂと複数の内部接続端子１２の上端部１２−１とを接触させることにより、複数の内部接続端子１２の上端部１２−１に略平坦とされた接触面１２Ａを形成する（金属層押圧工程）。
【００５４】
複数の内部接続端子１２の上端部１２−１に略平坦とされた接触面１２Ａを形成後、金属層３３から平板３４を除去する。金属層３３を押圧するときの圧力としては、例えば、４ＭＰａ（３０ｍＮ／ｃｍ２）を用いることができる。金属層押圧工程後の絶縁層１３の厚さＴ2は、例えば、１０μｍ〜６０μｍとすることができる。また、内部接続端子１２の高さＨ１は、絶縁層１３の厚さＴ2と略等しく、具体的には、例えば、３０μｍとすることができる。
【００５５】
このように、金属層３３の全体を押圧して金属層３３の下面３３Ｂと複数の内部接続端子１２の上端部１２−１とを接触させて、複数の内部接続端子１２の上端部１２−１に略平坦とされた接触面１２Ａを形成することにより、従来行われていた複数の内部接続端子１２の高さを揃える工程、及び複数の内部接続端子１２の上端部１２−１の接触面１２Ａを絶縁層１３から露出させるための研磨工程が不要となるため、製造工程数を削減することが可能となるので、半導体装置１０の製造コストの低減を図ることができる。
【００５６】
次いで、図１７に示す工程では、突出部３７を有したプレス用工具３６を準備し、図１６に示す構造体を加熱した状態で、内部接続端子１２の上端部１２−１上に配置された部分の金属層３３に突出部３７を当接させた後、突出部３７により、内部接続端子１２の上端部１２−１上に配置された部分の金属層３３を押圧（例えば、１０ｇｆ〜３０ｇｆ）することで、内部接続端子１２に第１の凹部である凹部１２−１Ａを形成すると共に、金属層３３に第２の凹部である凹部１４Ｂを形成する（凹部形成工程）。
【００５７】
これにより、凹部１４Ｂに対応する部分の金属層３３は、内部接続端子１２の凹部１２−１Ａの側面及び底面と接触するため、凹部形成工程における金属層３３と内部接続端子１２の上端部１２−１との接触面積を、金属層押圧工程における金属層３３と内部接続端子１２の上端部１２−１との接触面積よりも大きくすることができる。突出部３７の形状としては、例えば、円柱や四角柱等を用いることができる。また、内部接続端子１２の高さＨ１が３０μｍの場合、突出部３７の突出量Ｃは、例えば、１０μｍとすることができる。
【００５８】
このように、金属層３３の全体を押圧して金属層３３と内部接続端子１２の上端部１２−１の接触面１２Ａとを接触させた後、内部接続端子１２の上端部と接触する部分の金属層３３を押圧して、内部接続端子１２に凹部１２−１Ａを形成すると共に、金属層３３に凹部１４Ｂを形成することにより、内部接続端子１２に形成された凹部１２−１Ａの底面及び側面と金属層３３とが接触するため、内部接続端子１２と配線パターン１４との接触面積が増加する。これにより、内部接続端子１２と配線パターン１４との間の密着性を向上できると共に、内部接続端子１２と配線パターン１４との間に絶縁層１３が介在されにくくなる（絶縁層１３の影響により内部接続端子１２と配線パターン１４との間の抵抗値が増加することがなくなる）ため、半導体装置１０の歩留まりを向上させることができる。
【００５９】
次いで、図１８に示す工程では、図１７に示す金属層３３をエッチングして、配線パターン１４，１５を形成する（配線パターン形成工程）。具体的には、例えば、図１７に示す金属層３３上にパターニングされたレジスト膜（図示せず）を形成し、その後、このレジスト膜をマスクとするエッチング（例えば、ドライエッチング又はウエットエッチング）により、金属層３３をエッチングして、配線パターン１４，１５を形成する。
【００６０】
次いで、図１９に示す工程では、絶縁膜１３上に、接続部１４Ａ，１５Ａを除いた部分の配線パターン１４，１５を覆うように、開口部１６Ａ，１６Ｂを有したソルダーレジスト１６を形成する。開口部１６Ａは、配線パターン１４の接続部１４Ａを露出するように形成し、開口部１６Ｂは、配線パターン１５の接続部１５Ａを露出するように形成する。
【００６１】
次いで、図２０に示す工程では、配線パターン１４，１５の接続部１４Ａ，１５Ａに外部接続端子１７を形成する。外部接続端子１７としては、例えば、はんだバンプを用いることができる。
【００６２】
次いで、図２１に示す工程では、図２０に示す半導体基板３１の下面３１Ｂ側から半導体基板３１を研磨又は研削して、半導体基板３１を薄板化する。半導体基板３１の薄板化には、例えば、バックサイドグラインダーを用いることができる。薄板化後の半導体基板３１の厚さＴ1は、例えば、１００μｍ〜３００μｍとすることができる。これにより各半導体装置形成領域Ａに半導体装置１０に相当する構造体が形成される。
【００６３】
次いで、図２２に示す工程では、図２１に示す構造体を切断位置Ｂに沿って切断して、複数の半導体装置１０を個片化する。これにより、複数の半導体装置１０が製造される。
【００６４】
本実施の形態の半導体装置の製造方法によれば、金属層３３全体を押圧して金属層３３の下面３３Ｂと複数の内部接続端子１２の上端部１２−１とを接触させて、複数の内部接続端子１２の上端部１２−１に略平坦とされた接触面１２Ａを形成することにより、従来行われていた複数の内部接続端子１２の高さを揃える工程、及び複数の内部接続端子１２の上端部１２−１の接触面１２Ａを絶縁層１３から露出させるための研磨工程が不要となるため、半導体装置１０の製造工程数を削減することが可能となるので、半導体装置１０の製造コストの低減を図ることができる。
【００６５】
また、金属層３３の全体を押圧して金属層３３と内部接続端子１２の上端部とを接触させた後、内部接続端子１２の上端部１２−１と接触する部分の金属層３３を押圧して、内部接続端子１２に凹部１２−１Ａを形成すると共に、金属層３３に凹部１４Ｂを形成することにより、内部接続端子１２に形成された凹部１２−１Ａの底面及び側面に金属層３３が接触するため、内部接続端子１２と配線パターン１４との接触面積が増加する。これにより、内部接続端子１２と配線パターン１４との間の密着性を向上できると共に、内部接続端子１２と配線パターン１４との間に絶縁層１３が介在されにくくなる（絶縁層１３の影響により内部接続端子１２と配線パターン１４との間の抵抗値が増加することがなくなる）ため、半導体装置１０の歩留まりを向上させることができる。
【００６６】
なお、本実施の形態では、凹部１２−１Ａ，１４Ｂを形成後に、金属層３３をエッチングして配線パターン１４，１５を形成した場合を例に挙げて説明したが、図１６に示す金属層押圧工程後に金属層３３をエッチングして配線パターン１４，１５を形成し、その後、凹部１２−１Ａ，凹部１４Ｂを形成してもよい。
【００６７】
図２３は、他のプレス用工具の断面図であり、図２４は、図２３に示すプレス用工具により形成される凹部の断面形状を示す図である。
【００６８】
図１７に示す工程において使用したプレス用工具３６の代わりに、図２３に示す断面形状が台形とされた突出部４２を有したプレス用工具４１を用いて、凹部形成工程を行ってもよい。この場合、図２４に示すように、内部接続端子１２の上端部１２−１に凹部１２−１Ｂ（凹部１２−１Ｂの底面からその上方に離間するにつれて幅広形状とされている）が形成されると共に、配線パターン１４に凹部１４Ｃ（凹部１４Ｃの底面からその上方に離間するにつれて幅広形状とされている）が形成される。
【００６９】
図２５は、その他のプレス用工具の断面図であり、図２６は、図２５に示すプレス用工具により形成される凹部の断面形状を示す図である。
【００７０】
また、図１７に示す工程において使用したプレス用工具３６の代わりに、図２５に示す複数の突起４７を有した突出部４６を有したプレス用工具４５を用いて、凹部形成工程を行ってもよい。この場合、図２６に示すように、内部接続端子１２の上端部１２−１に複数の突起４７の形状が転写された凹部１２−１Ｃが形成されると共に、配線パターン１４に複数の突起４７の形状が転写された凹部１４Ｄが形成される。
【００７１】
このように、複数の突起４７を有した突出部４６を有したプレス用工具４５を用いて凹部形成工程を行うことにより、配線パターン１４と内部接続端子１２との接触面積をさらに増加させることができる。突起４７の高さは、例えば、５μｍとすることができる。
【００７２】
（第２の実施の形態）
図２７は、本発明の第２の実施の形態に係る半導体装置の断面図である。図２７において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
【００７３】
図２７を参照するに、第２の実施の形態の半導体装置５０は、第１の実施の形態の半導体装置１０に設けられた内部接続端子１２の代わりに内部接続端子５１を備えると共に、絶縁層１３に凹部１３Ｃを設け、さらに配線パターン１４に設けられた凹部１４Ｂの代わりに凹部１４Ｅを設けた以外は半導体装置１０と同様に構成される。
【００７４】
内部接続端子５１は、上面５１−１Ａが略平坦な面とされた上端部５１−１を有する。上端部５１−１の上面５１−１Ａは、絶縁層１３の上面１３Ａと略面一とされており、配線パターン１４と接触している。内部接続端子５１の高さＨ2は、絶縁層１３の厚さＴ2と略等しい。内部接続端子５１の高さＨ2は、例えば、１０μｍ〜６０μｍとすることができる。内部接続端子５１としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプは、例えば、ボンディング法やめっき法により形成することができる。
【００７５】
凹部１３Ｃは、リング状の溝であり、内部接続端子５１の上端部５１−１の外周部に配置された部分の絶縁層１３に形成されている。凹部１３Ｃは、内部接続端子５１の上端部５１−１の外周側面を露出するように形成されている。凹部１３Ｃの深さは、例えば、１５μｍとすることができる。
【００７６】
凹部１４Ｅは、リング状の溝であり、凹部１３Ｃの上方に配置された部分の配線パターン１４に形成されている。凹部１４Ｅに対応する部分の配線パターン１４は、内部接続端子５１の上端部５１−１の外周側面を覆うように配置されている。
【００７７】
本実施の形態の半導体装置によれば、内部接続端子５１の上端部５１−１の上面５１−１Ａと配線パターン１４とを接触させると共に、絶縁層１３に内部接続端子５１の上端部５１−１の外周側面を露出するリング状の凹部１３Ｃを設け、凹部１３Ｃの上方に配置された部分の配線パターン１４にリング状の凹部１４Ｅを設けて、凹部１３Ｃに配置された部分の配線パターン１４により内部接続端子５１の上端部５１−１の外周側面を覆うことにより、内部接続端子５１と配線パターン１４との接触面積が増加するため、内部接続端子５１と配線パターン１４との間の密着性を向上させることができると共に、内部接続端子５１と配線パターン１４との間に絶縁層１３が介在されにくくなる（絶縁層１３の影響により内部接続端子５１と配線パターン１４との間の抵抗値が増加することがなくなる）ため、半導体装置５０の歩留まりを向上させることができる。
【００７８】
図２８は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す図である。図２８において、第１の実施の形態で説明した図１７に示す構造体及び第２の実施の形態の半導体装置５０と同一構成部分には同一符号を付す。
【００７９】
図２８を主に参照して、第２の実施の形態の半導体装置の製造方法について説明する。始めに、第１の実施の形態で説明した図１２〜図１６に示す工程と同様な処理を行って、図１６に示す構造体（図１６に示す平板３４は図１６に示す構造体の構成要素から除く）を形成する。
【００８０】
次いで、図２８に示す工程では、リング状の突出部５６を有したプレス用工具５５を準備し、突出部５６により、図１６に示す構造体に設けられた内部接続端子５１の上端部５１−１の外周部に配置された部分の金属層３３を押圧（圧力は、例えば、１０ｇｆ〜３０ｇｆ）することで、絶縁層１３に第１の凹部である凹部１３Ｃを形成すると共に、金属層３３にリング状の第２の凹部である凹部１４Ｅを形成する（凹部形成工程）。
【００８１】
突出部５６の幅は、例えば、５μｍとすることができる。また、内部接続端子５１の高さＨ２が３０μｍの場合、突出部５６の突出量Ｅは、例えば、１５μｍとすることができる。
【００８２】
このように、リング状の突出部５６を有したプレス用工具５５により、内部接続端子５１の上端部５１−１の外周部に配置された部分の金属層３３を押圧して、金属層３３にリング状の凹部１４Ｅを形成すると共に、絶縁層１３に凹部１３Ｃを形成することにより、凹部１４Ｅが形成された部分の金属層３３により内部接続端子５１の上端部５１−１の外周側面が覆われるため、凹部形成工程における金属層３３と内部接続端子５１の上端部５１−１との接触面積を、金属層押圧工程における金属層３３と内部接続端子５１の上端部５１−１との接触面積よりも大きくすることができる。
【００８３】
これにより、内部接続端子５１と配線パターン１４との接触面積が増加するため、内部接続端子５１と配線パターン１４との間の密着性を向上させることができると共に、内部接続端子５１と配線パターン１４との間に絶縁層１３が介在されにくくなる（絶縁層１３の影響により内部接続端子５１と配線パターン１４との間の抵抗値が増加することがなくなる）ため、半導体装置５０の歩留まりを向上させることができる。
【００８４】
次いで、第１の実施の形態で説明した図１８〜図２２に示す工程と同様な処理を行うことにより、複数の半導体装置５０が製造される。
【００８５】
本実施の形態の半導体装置の製造方法によれば、金属層３３の全体を押圧して金属層３３と内部接続端子５１の上端部５１−１とを接触させた後、内部接続端子５１の上端部５１−１の外周部に配置された部分の金属層３３を押圧して、絶縁層１３に内部接続端子５１の上端部５１−１の外周面を露出する凹部１３Ｃを形成すると共に、金属層３３に凹部１４Ｅを形成することにより、内部接続端子５１の上端部の外周面と金属層３３とが接触して、内部接続端子５１と金属層３３との接触面積が増加するため、内部接続端子５１と配線パターン１４との間の密着性を向上させることができると共に、内部接続端子５１と配線パターン１４との間に絶縁層１３が介在されにくくなる（絶縁層１３の影響により内部接続端子５１と配線パターン１４との間の抵抗値が増加することがなくなる）ため、半導体装置５０の歩留まりを向上させることができる。
【００８６】
なお、本実施の形態では、凹部１３Ｃ，１４Ｅを形成後に、金属層３３をエッチングして配線パターン１４，１５を形成した場合を例に挙げて説明したが、金属層押圧工程後に金属層３３をエッチングして配線パターン１４，１５を形成し、その後、凹部１３Ｃ，１４Ｅを形成してもよい。また、プレス用工具５５の突出部５６は、本実施の形態の形状に限定されない。例えば、突出部５６は、不連続とされたリング形状としてもよい。
【００８７】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【００８８】
本発明は、半導体基板に形成された複数の半導体チップの電極パッドに設けられた内部接続端子の上端部と配線パターンとを電気的に接続する半導体装置の製造方法に適用できる。
【図面の簡単な説明】
【００８９】
【図１】従来の半導体装置の断面図である。
【図２】従来の半導体装置の製造工程を示す図（その１）である。
【図３】従来の半導体装置の製造工程を示す図（その２）である。
【図４】従来の半導体装置の製造工程を示す図（その３）である。
【図５】従来の半導体装置の製造工程を示す図（その４）である。
【図６】従来の半導体装置の製造工程を示す図（その５）である。
【図７】従来の半導体装置の製造工程を示す図（その６）である。
【図８】従来の半導体装置の製造工程を示す図（その７）である。
【図９】従来の半導体装置の製造工程を示す図（その８）である。
【図１０】従来の半導体装置の製造工程を示す図（その９）である。
【図１１】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図１２】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図１３】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図１４】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図１５】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。
【図１６】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。
【図１７】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。
【図１８】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。
【図１９】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。
【図２０】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。
【図２１】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。
【図２２】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。
【図２３】他のプレス用工具の断面図である。
【図２４】図２３に示すプレス用工具により形成される凹部の断面形状を示す図である。
【図２５】その他のプレス用工具の断面図である。
【図２６】図２５に示すプレス用工具により形成される凹部の断面形状を示す図である。
【図２７】本発明の第２の実施の形態に係る半導体装置の断面図である。
【図２８】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図である。
【符号の説明】
【００９０】
１０，５０  半導体装置
１１  半導体チップ
１２，５１  内部接続端子
１２−１，５１−１  上端部
１２−１Ａ，１２−１Ｂ，１２−１Ｃ，１３Ｃ，１４Ｂ，１４Ｃ，１４Ｄ，１４Ｅ  凹部
１２Ａ  接触面
１３  絶縁層
１３Ａ，２１Ａ，３１Ａ，５１−１Ａ  上面
１４，１５  配線パターン
１４Ａ，１５Ａ  接続部
１６  ソルダーレジスト
１６Ａ，１６Ｂ  開口部
１７  外部接続端子
２１，３１  半導体基板
２２  半導体集積回路
２３  電極パッド
２４  保護膜
３１Ｂ，３３Ｂ  下面
３３  金属層
３４  平板
３６，４１，４５，５５  プレス用工具
３７，４２，４６，５６  突出部
４７  突起
Ａ  半導体装置形成領域
Ｂ  切断位置
Ｃ，Ｅ  突出量
Ｔ1〜Ｔ5  厚さ
Ｈ１，Ｈ2  高さ
【図１】
0005048420.tif 000002
【図２】
0005048420.tif 000003
【図３】
0005048420.tif 000004
【図４】
0005048420.tif 000005
【図５】
0005048420.tif 000006
【図６】
0005048420.tif 000007
【図７】
0005048420.tif 000008
【図８】
0005048420.tif 000009
【図９】
0005048420.tif 000010
【図１０】
0005048420.tif 000011
【図１１】
0005048420.tif 000012
【図１２】
0005048420.tif 000013
【図１３】
0005048420.tif 000014
【図１４】
0005048420.tif 000015
【図１５】
0005048420.tif 000016
【図１６】
0005048420.tif 000017
【図１７】
0005048420.tif 000018
【図１８】
0005048420.tif 000019
【図１９】
0005048420.tif 000020
【図２０】
0005048420.tif 000021
【図２１】
0005048420.tif 000022
【図２２】
0005048420.tif 000023
【図２３】
0005048420.tif 000024
【図２４】
0005048420.tif 000025
【図２５】
0005048420.tif 000026
【図２６】
0005048420.tif 000027
【図２７】
0005048420.tif 000028
【図２８】
0005048420.tif 000029