(57)【特許請求の範囲】
【請求項１】
ファームウェアのデータを提供し、
表示ドライバにおいて、複数の行アドレスを有し、表示中に表示データを予め保存する表示バッファを提供し、
複数の記憶ブロックを有し、データバスを介して前記表示バッファに接続される不揮発性メモリを提供し、
前記複数の行アドレスを割り当て前記複数の記憶ブロックに相応し、前記表示データが前記表示バッファへ入力されていない場合、前記ファームウェアのデータを前記表示バッファの割り当てられた行アドレスへ入力するステップと、前記データバスを介して、前記ファームウェアのデータを前記表示バッファの割り当てられた行アドレスから前記不揮発性メモリの前記複数の記憶ブロックに書き込むステップと、を有する書き込みプロセスを実行することを特徴とする表示ドライバにファームウェアのデータを書き込む方法。
【請求項２】
前記ファームウェアのデータを前記表示バッファの割り当てられた行アドレスへ入力するステップは、
前記表示バッファの前記複数の行アドレスに、アドレスの割り当て及び大きさが前記不揮発性メモリと同一である所定のブロックが設置され、
前記不揮発性メモリにおける前記ファームウェアのデータが割り当てられようとする位置に基づき、前記ファームウェアのデータを前記表示バッファの前記複数の行アドレスの前記所定のブロックへ保存することを特徴とする請求項１記載の表示ドライバにファームウェアのデータを書き込む方法。
【請求項３】
前記ファームウェアのデータを前記表示バッファの割り当てられた行アドレスへ入力するステップは、
前記ファームウェアのデータのアドレスを前記表示バッファ及び前記不揮発性メモリへ順に提供して、前記表示バッファに保存されたファームウェアのデータを前記不揮発性メモリへ書き込むことを特徴とする請求項２記載の表示ドライバにファームウェアのデータを書き込む方法。
【請求項４】
前記不揮発性メモリは、フラッシュメモリ、EPROM又はOTPROMであることを特徴とする請求項１記載の表示ドライバにファームウェアのデータを書き込む方法。
【請求項５】
入力インターフェースと、
複数の記憶ブロックを有する不揮発性メモリと、
複数の行アドレスを有し、前記入力インターフェースに接続され、且つデータバスを介して前記不揮発性メモリに接続され、表示中に表示データを予め保存する表示バッファと、
前記入力インターフェース、前記不揮発性メモリ及び前記表示バッファに接続され、前記複数の行アドレスを割り当て前記複数の記憶ブロックに相応し、前記表示データが前記表示バッファへ入力されていない場合、前記入力インターフェースを介してファームウェアのデータを前記表示バッファの割り当てられた行アドレスへ入力し、且つ前記データバスを介して前記ファームウェアのデータを前記表示バッファの割り当てられた行アドレスから前記不揮発性メモリの前記複数の記憶ブロックへ書き込む制御論理回路と、及び
前記不揮発性メモリ、前記制御論理回路及び前記表示バッファに接続され、前記ファームウェアのデータに基づき、前記表示データの表示タイミングを制御して、表示パネルを制御する駆動回路と、
を有することを特徴とする表示ドライバ。
【請求項６】
前記駆動回路は、
前記表示バッファに接続され、前記表示データを順に受信し、前記表示パネルを駆動する出力駆動回路と、
前記制御論理回路及び前記出力駆動回路に接続され、前記ファームウェアに基づき、前記出力駆動回路が前記表示データを受信する前記表示タイミングを制御して、前記表示パネルを制御するタイミング制御装置と、
を有することを特徴とする請求項５記載の表示ドライバ。
【請求項７】
前記不揮発性メモリは、
前記制御論理回路に接続され、前記ファームウェアのデータをタイミング制御装置へロードする機能レジスタを有することを特徴とする請求項６記載の表示ドライバ。
【請求項８】
前記表示バッファの前記複数の行アドレスに、アドレスの割り当て及び大きさが前記不揮発性メモリと同一である所定のブロックが設置され、
前記制御論理回路は、前記不揮発性メモリにおける前記ファームウェアのデータが割り当てられようとする位置に基づき、前記ファームウェアのデータを前記表示バッファの前記複数の行アドレスの前記所定のブロックへ保存することを特徴とする請求項５記載の表示ドライバ。
【請求項９】
ファームウェアのデータが書き込まれている際に、前記制御論理回路は、
前記ファームウェアのデータのアドレスを前記表示バッファ及び前記不揮発性メモリへ順に提供して、前記表示バッファに保存されたファームウェアのデータを前記不揮発性メモリへ書き込むステップを更に行うことを特徴とする請求項８記載の表示ドライバ。
【請求項１０】
前記不揮発性メモリは、フラッシュメモリ、EPROM又はOTP ROMであることを特徴とする請求項５記載の表示ドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイに関する技術に関し、特に、表示ドライバの書き込み方法及びそれを使用する表示ドライバに関する。
【背景技術】
【０００２】
科学技術の進歩に従い、電子技術は初期の真空管、トランジスタから集積回路チップへと発展を遂げてきた。その用途は非常に広いために、電子製品も次第に現代人の生活にとって必要不可欠な生活必需品となった。同時に、電子技術とディスプレイの発展関係は、密接になっており、現在の平面ディスプレイは日常生活において既に日常生活において不可欠な必需品となった。例えば、大型サイズの液晶ディスプレイは、液晶テレビ、液晶モニターに応用され、中小型サイズの液晶ディスプレイは、携帯電話、携帯情報端末（PAD）、更には携帯デジタル音楽プレーヤー等にも応用されている。
【０００３】
液晶ディスプレイは、通常少なくとも一つの表示ドライバ回路を内蔵しており、中小型サイズの液晶ディスプレイのドライバ回路において、通常多様なパネル特性に符合させるため、又は更に多くの内蔵パラメータを提供する可能性のために、通常ドライバ回路集積回路内部にプログラム可能なメモリユニットが備えられている。このプログラム可能な記憶ユニットは、一般的に不揮発性メモリであり、例えば、フラッシュメモリ、EPROM及びOTP ROM等である。現在の中小型サイズの液晶ディスプレイのドライバ回路は、更に多様化する環境の下、プログラム可能な記憶ユニットが使用する容量も大容量が求められる。
【０００４】
図1は、先行技術におけるTFT（薄膜トランジスタ駆動）液晶ディスプレーのドライバ回路に用いられるファームウェアの書き込み回路図である。図1を参照すると、この回路は、Nビットレジスタ101、ファームウェア書き込み制御ユニット102、Nビットデコーダ103、不揮発性メモリ104及びリードレジスタ105を有する。Nビットレジスタ101は、複数のMビットサブレジスタR101を有し、又、Nビットデコーダ103は、Mビットバスを介して不揮発性メモリ104に接続される。
【０００５】
書き込み過程において、Nビットのデータが不揮発性メモリ104に書き込まれる場合、先ず書き込むデータを全てNビットレジスタ101に書き込む。その後、ファームウェア書き込み制御ユニット102、はNビットデコーダ103を制御し、Nビットレジスタ101中から書き込むデータを選択し、順にNビット不揮発性メモリ104中に書き込む。前記ドライバ回路の作動中に、ファームウェアは、不揮発性メモリ104からリードレジスタ105を介して読み取られる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、このようなアーキテクチャは、表示ドライバ回路において、不揮発性メモリ104に書き込むデータを保存するために、不揮発性メモリ104と同じサイズのNビットレジスタ101が必要である。従って、不揮発性メモリ104に書き込むデータが多くなると、つまり、不揮発性メモリ104のビット数が大きくなると、より大きいレジスタ101が提供される必要がある。又、これらレジスタ101は、ファームウェアを書き込むだけに用いられ、別の機能と共用できないために、多くの集積回路の配置面積が無駄になる。更に、ファームウェアを書き込むために、不揮発性メモリ104のデータバスのビット数に応じて、Nビットデコーダ103（Nビット対Mビット）が提供され、書き込むデータが正確に選択される必要がある。このNビットデコーダ103が集積回路に配置される面積も相当なものである。
【課題を解決するための手段】
【０００７】
以上を鑑み、本発明の目的は、集積回路配置面積を大幅に節約できる表示ドライバの書き込み方法、それを使用した表示ドライバ又は表示パネルを提供することである。プログラム可能なメモリユニットの使用量が大きいほど、この方法を使用するメリットがより明瞭になり、つまり、より大きな面積が節約できる。
【０００８】
前記の目的又は別の目的を達成するため、本発明は表示ドライバの書き込み方法を提供する。この書き込み方法は、書き込むデータを提供するステップと、表示ドライバにおいて、表示中に表示データを予めアクセスする表示バッファを提供するステップと、データバスを介して表示バッファに接続される不揮発性メモリを提供するステップと、及び書き込むデータを表示バッファへ入力し、且つ、データバスを介して、書き込むデータを表示バッファから不揮発性メモリに書き込む、書き込みプロセスを実行するステップと、を有する。
【０００９】
本発明は、別に、表示ドライバを提出する。この表示ドライバは、入力インターフェースと、不揮発性メモリと、表示バッファと、制御論理回路と、及び駆動回路を有する。表示バッファは、入力インターフェースに接続され、且つデータバスを介して不揮発性メモリに接続され、表示中に、表示データを予めアクセスする。制御論理回路は、入力インターフェース、不揮発性メモリ及び表示バッファに接続される。駆動回路は、不揮発性メモリ、制御論理回路、表示バッファ及び表示パネルに接続される。表示バッファが未使用である場合、制御論理回路は、入力インターフェースを介して、書き込むデータを表示バッファへ入力し、且つデータバスを介して、書き込むデータを表示バッファから不揮発性メモリへ書き込む。駆動回路は、書き込むデータに基づき、表示データの表示タイミング又はインターフェース設定を制御し、表示パネルを駆動する。
【００１０】
本発明の実施形態に記載される表示ドライバに拠れば、前記駆動回路は、出力駆動回路と、タイミング制御装置及び機能レジスタを有する。出力駆動回路は、表示バッファに接続され、表示データを順に受信し、表示パネルを駆動する。タイミング制御装置は、制御論理回路及び出力駆動回路に接続され、出力駆動回路が受信する表示データのタイミングを制御する。機能レジスタは、制御論理回路及びタイミング制御装置に接続され、書き込むデータをタイミング制御装置へロードする。実施形態において、不揮発性メモリは、フラッシュメモリ、EPROM及びOTP ROMであってもよい。実施形態において、表示パネルは、液晶表示パネル、有機発光ダイオード表示パネル及びカーボンナノチューブ電界放出ディスプレーであってもよい。
【００１１】
本発明の実施形態に記載される表示ドライバの書き込み方法に拠れば、前記書き込むデータを表示バッファへ入力するステップは、表示バッファ中に、アドレスの割り当て及び大きさが不揮発性メモリと同一である所定のブロックが設置され、又、不揮発性メモリにおいて割り当てられようとする位置に基づき、書き込むデータを前記表示バッファへ書き込む。
【００１２】
本発明の本質は、レジスタに代わり、表示パネルドライバ回路に元の内蔵された表示バッファをプログラム可能なメモリユニットに応用することである。この方法では、元の表示パネルドライバ回路が有する機能に影響を与えないばかりか、面積を削減できるメリットが得られる。
【００１３】
本発明の前記の目的と他の目的、特徴及びメリットを更に明瞭に且つ容易に理解できるように、以下に実施の形態を挙げ、更に図面を合わせて、詳細に説明する。
【発明を実施するための最良の形態】
【００１４】
図2は、本発明の実施形態が示す平面ディスプレイの回路ブロック図である。図2を参考にすると、この回路は、表示パネル201と前記表示パネルを駆動する表示ドライバ202を有する。図3は、本発明の実施形態が示す表示ドライバ202の回路ブロック図である。図3を参照すると、この表示ドライバ202は、入力インターフェース301、不揮発性メモリ302、表示バッファ303、制御論理回路304、及び駆動回路305を有する。この回路の接続関係は図面に図示する。
【００１５】
本発明を便宜的に説明するために、先ず、前記表示パネル201を液晶表示パネルとし、且つ、表示ドライバ202をタイミング制御装置とする。一般的には、通常の操作時、映像は、入力インターフェースから表示バッファ303へ入力される。駆動回路305は、不揮発性メモリ302中からファームウェアを読み取り、また、このファームウェアに基づき、表示バッファ303のデータ表示のタイミングを制御して、液晶表示パネル201を制御する。
【００１６】
この平面ディスプレイは、開発段階時に、製品を安定させるため、表示ドライバ202内部のファームウェアを常に更新する必要があり、不揮発性メモリ302に対して書き込み動作が必要となる。ファームウェアを更新する際、表示ドライバ202内部の表示バッファ303は動作しない。従って、この実施形態において、書き込むデータは、書き込みをコマンドされた場合、先ず、予め割り当てられたアドレスに基づいて、入力インターフェース301を介して表示バッファ303に保存される。次に、表示バッファ303に保存された書き込むデータを制御論理回路304により制御し、そのアドレスに基づき、書き込むデータを不揮発性メモリ302に書き込む。
【００１７】
前記実施形態より、本発明の技術分野における通常の知識を有するものは、この書き込み方法は、先行技術のような増設レジスタ101により書き込むデータを予め保存する必要がなく、表示バッファ303により書き込むデータを一時的に保存することにより、増設レジスタ101を使用する必要がないことが理解できる。科学技術の発展に従い、使用者が要求する機能は、更に多くなり、表示ドライバ202の不揮発性メモリ302のビット数も更に大きくなっている。不揮発性メモリ302のビット数が大きくなると、本発明により節約された集積回路配置面積を更に利用できる。更に、主要機能が映像データを予め保存する表示バッファ303が共用するメモリであるので、一般的に、表示バッファ303のビット数は、不揮発性メモリ302のビット数より大幅に大きい。
【００１８】
前記実施の形態において、表示バッファ303が元のレジスタ101を置換することで書き込むデータを予め保存する。しかし、表示バッファ303のアドレスの割り当てへの書き込みがうまく行われなかった場合、この応用においても、レジスタ101の使用がいくら節約されても、配置面積は、依然Nビットデコーダ103の一部に構築する大量の面積を使用する必要がある。しかし、アドレスの割当が適切に行われた場合、このセレクタの面積が節約できる。以下に実施の形態を挙げ、書き込むデータが保存されるアドレスが如何に適切に表示バッファ303に割当てられるかを説明する。
【００１９】
図4は、本発明一実施形態による不揮発性メモリ302及び表示バッファ303のメモリ内部の配置図である。図4を参照すると、この実施形態において、不揮発性メモリ302は、4つの記憶ブロックS（0）〜S（3）に分割されており、表示バッファ303に4つの行アドレスR（0）〜R(3) が割り当てられ、不揮発性メモリ302に予め書き込む記憶ブロックS(0)〜S(3)に相応する。本実施形態による別の機能を簡単に説明するために、ここでは、表示バッファ303をスタティックRAMとし、その出力入力データバスは8ビット幅である。他に、本実施形態の不揮発性メモリ302の入力バスを8ビットの幅とし、その出力バスが64ビットの幅を有するとする。更に、本実施形態において、不揮発性メモリ302は、4つの記憶ブロックS（0）〜S（3）を有し、その出力バスが64ビットの幅を有することにより、各記憶ブロックS（0）〜S（3）が６４×８ビットの記憶容量を有する。
【００２０】
上記の実施形態からわかるように、スタティックRAM303において同様に4つのブロック、つまり4つの列R(0)〜R(3)（Row0〜Row3）に分割される。不揮発性メモリ302に書き込む前に、データは、スタティックRAM303の4つの列R(0)〜R(3)（Row0〜Row3）に書き込まれる。つまり、スタティックRAM303の4つの列R(0)〜R(3)に８×６４＝512ビットがそれぞれ書き込まれる。データがスタティックRAM303の予め割り当てられた4つの列R(0)〜R(3)に完全に書き込まれた後に、制御論理回路304は、不揮発性メモリ302への書き込み動作を開始する。この時、制御論理回路304は、スタティックRAM303と不揮発性メモリ302へ同一のアドレスを同時に送信する。例えば、下記の表一は、不揮発性メモリ302のアドレス割り当て表であり、下記の表二は、スタティックRAM303のアドレス割り当て表である。
【００２１】
表一
0005097689.tif 000002
【００２２】
表二
0005097689.tif 000003
【００２３】
上記表一は、不揮発性メモリ302の第一部分S(0)のアドレスの割り当てを表示するのみであり、上記表二は、スタティックRAM303の列アドレスR(0)のアドレスの割り当てを表示するのみである。不揮発性メモリ302の大きさは、2048ビットであり、入力バス及び出力バスの帯域幅容量は、それぞれ8ビット及び64ビットである。不揮発性メモリ302は4つの記憶ブロックに分割され、第1記憶ブロックS(0)のアドレスは、000000〜000111であり、第2記憶ブロックS(1)のアドレスは、001000〜001111であり、第3記憶ブロックS(2)のアドレスは、010000〜010111であり、第4記憶ブロックS(3)のアドレスは、011000〜011111である。不揮発性メモリ302の保存方法に符合させるために、スタティックRAM303のアドレスを表二のようにに示した。スタティックRAM303は、4つの列R(0)〜R(3)に割り当てられ、不揮発性メモリ302の4つの部分に書き込まれるデータをそれぞれ保存する。そのうち各列は、６４×８ビットによりデータを保存する。つまり、スタティックRAM303の列アドレス0は、64個の8ビットデータを有する。従って、スタティックRAM303の行アドレスは、000000(0)から111111(63)までがデータ保存に使用され、その他のアドレスは使用されない。
【００２４】
書き込むデータは、割り当てられたアドレスに基づき、スタティックRAM303に保存された後、書き込みプロセスが開始される。この時、制御論理回路304は、スタティックRAM303及び不揮発性メモリ302に対して、スタティックRAM303から不揮発性メモリ302へ書き込むデータのアドレスを順に送信する。例えば、制御論理回路304がアドレス000000001をスタティックRAM303及び不揮発性メモリ302へ送信する。スタティックRAM303は、列アドレス0 (00)と行アドレス1 (0000001)から書き込むデータを読み取り、不揮発性メモリ302の列アドレス000000、行アドレス001、つまり前記列の第1データβ(データ1) に書き込む。同様に、書き込むデータは、スタティックRAM303のアドレスが、列アドレス0(00)、行アドレス52 (0011110)である場合、このデータは、不揮発性メモリ302の列アドレス000011、行アドレス110、つまり前記列の第6データδ（データ6）へ書き込まれる。
【００２５】
前記のアドレス割り当てにより、不揮発性メモリ302とスタティックRAM303との間にいかなるデコーダが配置される必要がなく、データバスを接続するだけで書き込み動作を行うことができる。
【００２６】
図5は、本発明の実施形態による表示ドライバ202の回路ブロック図である。図5を参照すると、本実施形態において、不揮発性メモリ302内部に記憶ユニット501の他に、記憶ユニット501が書き込むデータを制御論理回路と前記タイミング制御装置へロードする機能レジスタ502を更に有する。この他、駆動回路305は、出力駆動回路503及びタイミング制御装置504を有する。出力駆動回路503は、表示バッファ303に予め保存された表示データを順に受信して、表示パネルを駆動する。タイミング制御装置504は、出力駆動回路503が前記表示データを受信するタイミングを制御する。その操作原理は、前記図2〜図4の基本原理と同様であるので、ここでは更に述べない。
【００２７】
前記実施形態において、液晶表示パネルを例に挙げたのみだが、本発明に属する技術分野における通常の知識を有する者は、液晶表示パネル、有機発光ダイオード表示パネル及びカーボンナノチューブ電界放出ディスプレイのいずれでも本発明の実施形態となりえることが理解できる。故に本発明はこれに制限しない。他に、前記実施形態において、不揮発性メモリについて何らの例を挙げなかったが、本発明に属する技術分野における通常の知識を有するものであれば、フラッシュメモリ、EPROM及びOTP ROMのいずれも本発明の実施形態の不揮発性メモリとなりえ、且つ、この三者の何れの二つからなる不揮発性メモリ、または前記三者からなる不揮発性メモリの何れでも本発明を実施できることが理解できる。故に、本発明はこれに制限しない。
【００２８】
前記いくつかの実施の形態から、本発明を表示ドライバの書き込み方法に整理することが出来る。図6は、本発明の実施の形態が示す表示ドライバの書き込み方法のフローチャートである。図6を参照すると、本方法は、以下のステップを有する。
【００２９】
ステップS601：書き込むデータを提供するステップ。
【００３０】
ステップS602：表示ドライバにおいて、表示中に表示データを予め保存する表示バッファを提供するステップ。
【００３１】
ステップS603:データバスを介して表示バッファに接続される不揮発性メモリを提供するステップ。
【００３２】
ステップS604：書き込むデータを表示バッファへ入力するステップ。
【００３３】
ステップS605：データバスを介して、書き込むデータを表示バッファから不揮発性メモリに書き込むステップ。
【００３４】
別の実施の形態において、前記ステップS604は、図7のステップを有する。図7を参照すると、ステップS604は、以下のステップを有する。
【００３５】
ステップS701:表示バッファに、アドレスの割り当て及び大きさが不揮発性メモリと同一である所定のブロックが設置されるステップ。図4に図示するように、不揮発性メモリ302及び表示バッファ303のメモリ内部の割り当て及び大きさが同一である。
【００３６】
ステップS702:書き込むデータが割り当てられようとする不揮発性メモリにおける位置に基づき、書き込むデータを表示バッファへ保存するステップ。
【００３７】
また、ステップS605は、以下のステップに変更できる。
【００３８】
ステップS703:前記書き込むデータのアドレスを表示バッファ及び不揮発性メモリへ順に提供して、表示バッファに保存された書き込むデータを不揮発性メモリへ書き込むステップ。
【００３９】
上述から、本発明の本質は、レジスタに代わり、表示パネルドライバ回路に元の内蔵された表示バッファをプログラム可能なメモリユニットに応用することである。この方法では、元の表示パネルドライバ回路が有する機能に影響を与えないばかりか、面積を削減できるメリットが得られる。
【００４０】
他に、本発明の実施の形態において、アドレスの割り当て方法を更に提示した。この方法は、集積回路配置面積の使用量を更に削減することができる。従って、本発明は、より優れた効果が達成でき、生産コストを更に削減することが可能となる。
【図面の簡単な説明】
【００４１】
【図１】先行技術におけるTFT（薄膜トランジスタ駆動）液晶ディスプレーのドライバ回路に用いられるファームウェアの書き込み回路図である。
【図２】本発明の実施形態が示す平面ディスプレイの回路ブロック図である。
【図３】本発明の実施形態が示す表示ドライバの回路ブロック図である。
【図４】本発明の実施形態が示す不揮発性メモリ302及び表示バッファ303のメモリ内部の割り当て図である。
【図５】本発明の実施形態が示す表示ドライバ202の回路ブロック図である。
【図６】本発明の実施形態が示す表示ドライバの書き込み方法のフローチャートである。
【図７】本発明の実施形態が示す表示ドライバの書き込み方法のステップS604〜S605の別のフローチャートである。
【符号の説明】
【００４２】
101：Nビットレジスタ
102：ファームウェアプログラム制御ユニット
103：Nビットデコーダ
104：不揮発性メモリ
105：リードレジスタ
R101：サブレジスタ
201：表示パネル
202：表示ドライバ
301：入力インターフェース
302：不揮発性メモリ
303：表示バッファ
304：制御論理回路
305：駆動回路
501：記憶ユニット
502：機能レジスタ
503：出力駆動回路
504：タイミング制御装置
S601〜S605：本発明の実施形態のステップ
S701〜S703：本発明の実施形態のステップS604〜S605の別のフローチャート
【図１】
0005097689.tif 000004
【図２】
0005097689.tif 000005
【図３】
0005097689.tif 000006
【図４】
0005097689.tif 000007
【図５】
0005097689.tif 000008
【図６】
0005097689.tif 000009
【図７】
0005097689.tif 000010