(57)【特許請求の範囲】
【請求項１】
光電変換装置の駆動方法であって、
前記光電変換装置は、ｍ個のセンサチップを有し、各センサチップがｋ個の単位ブロックを有し、
各単位ブロックは、ｔ個の受光要素と、ｔ個の受光要素の信号を読み出すためにｔ個の受光要素にそれぞれ対応して設けられたｔ個の第１のスイッチと、ｔ個の第１のスイッチのうち選択された第１のスイッチを介して対応する受光素子の信号を読み出すためにｔ個の第１のスイッチに対して共通に設けられた１つの第２のスイッチと、を含み、
各センサチップは、ｔ本の制御信号線を有し、i（i＝１〜ｔ）番目の制御信号線は、ｋ個の単位ブロックのそれぞれのｉ番目の受光要素であるｋ個の受光素子に対応するｋ個の第１のスイッチを共通に制御する制御信号線であり、
前記光電変換装置は、ｍ個のセンサチップのそれぞれにおけるｎ（ｎ＝ｋ×ｔ）個の受光要素の信号が共通信号読み出し線を通して読み出されるように構成され、
前記駆動方法は、
ｍ個のセンサチップのそれぞれのｋ個の単位ブロックのそれぞれのｉ番目の受光素子の信号を前記共通信号読み出し線を通して読み出した後に、ｍ個のセンサチップのそれぞれのｋ個の単位ブロックのそれぞれの（ｉ＋１）番目の受光素子の信号を前記共通信号読み出し線を通して読み出す、ことを特徴とする光電変換装置の駆動方法。
【請求項２】
ｍ個のセンサチップは、第１のセンサチップと前記第１のセンサチップの次段に配される第２のセンサチップとを有し、前記第２のセンサチップの単位ブロックに含まれる受光要素の信号読み出しを、前記第１のセンサチップからの読み出しスタート信号に基づいて行うことを特徴とする請求項１記載の光電変換装置の駆動方法。
【請求項３】
ｍ個のセンサチップのうち初段のセンサチップの１つの単位ブロックに含まれる１つの受光要素の信号を読み出した後に、当該単位ブロックに含まれる受光要素のうち信号が読み出されていない受光要素の信号を読み出す際の読み出しを、最終段のセンサチップからの読み出しスタート信号に基づいて開始することを特徴とする請求項１又は２記載の光電変換装置の駆動方法。
【請求項４】
ｍ個のセンサチップのそれぞれは、信号読み出しを開始するための信号が入力される入力部を有し、初段のセンサチップの前記入力部に、ｍ個のセンサチップのうち最終段のセンサチップから出力される信号が入力されることを特徴とする請求項１又は２記載の光電変換装置の駆動方法。
【請求項５】
前記最終段のセンサチップからの出力信号が、当該最終段のセンサチップを除く全てのセンサチップに入力され、ｍ個のセンサチップは、当該出力信号を遅延させるための遅延回路を有し、ｔ本の制御信号線が前記遅延回路の出力に基づいて選択されることを特徴とする請求項４記載の光電変換装置の駆動方法。
【請求項６】
前記信号読み出し線を駆動する読み出し回路を備えることを特徴とする請求項４又は５記載の光電変換装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及びその駆動方法に関し、特に、複数の受光要素を有するセンサチップが配列される光電変換装置及びその駆動方法に関する。
【背景技術】
【０００２】
従来、光電変換装置が利用されるリニアイメージセンサはファクシミリ、スキャナ等に読取り装置として多用されている。
【０００３】
これらのリニアイメージセンサは、シリコンウェハ上に作成されるため、そのセンサ長はウェハサイズにより制限を受ける。そのため、原稿と同一長さのリニアイメージセンサチップを作ることは困難であり、センサ長の短いものしか得られないことが多い。
【０００４】
このため、原稿からの反射光を、光学系を用いて縮小し、リニアイメージセンサ上に縮小投影して画像を読取っている。
【０００５】
しかし、このような縮小光学系を使用する読取り装置では、光学系のスペースを大きく取らねばならず、また、解像度も充分ではない。
【０００６】
そこで、これを解決するためにリニアイメージセンサを複数個直線上に並べたマルチチップ型イメージセンサが用いられている。
【０００７】
上記マルチチップ型イメージセンサの構成として、特許文献１に記載されているような構成が従来から知られている。
【特許文献１】特許第２８２３５７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
１枚のシリコンウェハから作れるチップ数を少しでも増やして製造コストを低減させるために、チップサイズを縮小（以下、シュリンクとも表記）させる試みが従来から行われている。
【０００９】
チップサイズをシュリンクさせる方法として、走査用のシフトレジスタや受光要素で発生した電気信号を一時的に記憶しておく容量素子などを複数の受光要素で共有する方法が一般的に知られている。
【００１０】
この方法では、シフトレジスタや容量素子といった比較的占有面積の大きい素子及び構成要素の数を削減することができるため、チップサイズのシュリンクが可能となる。
【００１１】
この方法により実現したイメージセンサチップの場合、複数の受光要素で一つのシフトレジスタや容量素子を共有しているため、一度の読み出し走査で、すべての受光要素で発生した電気信号を読み出すことはできない。
【００１２】
すべての受光要素の読み出し動作を行うためには、まず一部の受光要素で発生した電気信号について、シフトレジスタを走査して順次読み出し動作を行う。
【００１３】
次に、先の走査において読み出し動作を行っていない受光要素で発生した電気信号を、再度シフトレジスタで走査して順次読み出し動作を行う。
【００１４】
上記の読み出し走査をシフトレジスタや容量素子を共有している受光要素の数だけ繰り返すことで、すべての受光要素の読み出し動作が完了する。
【００１５】
しかしながら、上記の読み出し方式の場合、次回の読み出し走査のために他の受光要素への切り換えを行う期間は光信号を出力できないブランキング期間となる。そのため、走査を繰り返す数に比例して光信号出力期間中のブランキング期間が増大する。
【００１６】
特に、マルチチップ型イメージセンサの場合、各イメージセンサチップにおいて繰り返しの走査が必要となるため、イメージセンサチップを接続したチップ数と走査の繰り返し回数に比例してブランキング期間が増加する。結果として、光信号出力の高速な読み出しができないといったことがあった。
【００１７】
そこで、本発明は、所望の性能を確保した上でチップサイズをシュリンクしたマルチチップ型イメージセンサを提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の１つの側面は、光電変換装置の駆動方法に係り、前記光電変換装置は、ｍ個のセンサチップを有し、各センサチップがｋ個の単位ブロックを有し、各単位ブロックは、ｔ個の受光要素と、ｔ個の受光要素の信号を読み出すためにｔ個の受光要素にそれぞれ対応して設けられたｔ個の第１のスイッチと、ｔ個の第１のスイッチのうち選択された第１のスイッチを介して対応する受光素子の信号を読み出すためにｔ個の第１のスイッチに対して共通に設けられた１つの第２のスイッチと、を含み、各センサチップは、ｔ本の制御信号線を有し、i（i＝１〜ｔ）番目の制御信号線は、ｋ個の単位ブロックのそれぞれのｉ番目の受光要素であるｋ個の受光素子に対応するｋ個の第１のスイッチを共通に制御する制御信号線であり、前記光電変換装置は、ｍ個のセンサチップのそれぞれにおけるｎ（ｎ＝ｋ×ｔ）個の受光要素の信号が共通信号読み出し線を通して読み出されるように構成され、前記駆動方法は、ｍ個のセンサチップのそれぞれのｋ個の単位ブロックのそれぞれのｉ番目の受光素子の信号を前記共通信号読み出し線を通して読み出した後に、ｍ個のセンサチップのそれぞれのｋ個の単位ブロックのそれぞれの（ｉ＋１）番目の受光素子の信号を前記共通信号読み出し線を通して読み出す。
【発明の効果】
【００２０】
本発明によれば、例えば、チップサイズのシュリンクと高速化を同時に実現することができる。
【発明を実施するための最良の形態】
【００２１】
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
【００２２】
（第１の実施形態）
図１は、本発明の第１の実施形態としての光電変換装置を構成するイメージセンサチップを配列したマルチチップ型イメージセンサの構成を示し、図２はタイミングチャートを示す図である。
【００２３】
図１において、１−１、１−２、・・・、１−ｍはそれぞれイメージセンサチップ（以下、センサチップ）であり、各々のセンサチップ１−１〜１−ｍが接続されて一つのマルチチップ型イメージセンサを構成している。
【００２４】
各センサチップにおいて、２−１−１〜２−１−ｎ、２−２−１〜２−２−ｎ及び２−ｍ−１〜２−ｍ−ｎは受光要素であり、入力される光信号を電気信号に変換する。
【００２５】
１１−１−１〜１１−ｍ−ｎは第１のスイッチとしての第１のＭＯＳスイッチである。３−１−１〜３−ｍ−ｋは第２のＭＯＳスイッチである。
【００２６】
第２のスイッチとしての第２のＭＯＳスイッチ３はそれぞれｔ個の第１のＭＯＳスイッチ１１に対して一つ配置され、互いに接続されている。
【００２７】
１４−１から１４−ｍは選択回路であり、第１のＭＯＳスイッチ１１のオンオフを制御する。
【００２８】
４−１−１〜４−１−ｋは信号読み出しを行うシフトレジスタであり、第２のＭＯＳスイッチ３−１−１〜３−ｍ−ｋのオンオフを制御する。
【００２９】
４−１−ｉ及び４−１−ｊ〜４−ｍ−ｉ及び４−ｍ−ｊは読み出しシフトレジスタ４−１−１〜４−１−ｋへのスタート信号を遅延させるためのプレシフトレジスタである。
【００３０】
５−１〜５−ｍは制御回路である。制御回路５の動作はプレシフトレジスタからの信号により制御される。
【００３１】
６−１〜６−ｍは受光要素で発生した電気信号を増幅する信号増幅回路である。信号増幅回路６−１〜６−ｍは制御回路５−１〜５−ｍにて動作状態と待機状態とが切り換えられる定電流回路（不図示）を含むものである。
【００３２】
受光要素２で光電変換された信号は、第１のＭＯＳスイッチ１１、第２のＭＯＳスイッチ３を介して信号増幅回路６に出力される。
【００３３】
７は各センサチップの信号増幅回路６に接続された信号出力端子、８は入力部としてのスタート信号入力端子である。９はクロック信号入力端子であり、マルチチップ型イメージセンサの外部からクロック信号ＣＬＫが入力される。
【００３４】
１０−１〜１０−ｍはシフトレジスタ４のｐ段目（４−１−ｐ、４−２−ｐ、〜４−ｍ−ｐ）から出力された信号をセンサチップ外に出力するＥＮＤ信号出力端子である。
【００３５】
１番目にある第１のセンサチップとしてのセンサチップのスタート信号入力端子８−１にはマルチチップ型イメージセンサの外部からスタート信号ＳＰ１が入力される。
【００３６】
２番目以降に配された、第２のセンサチップとしてのセンサチップのスタート信号入力端子８−２〜８−ｍにはそれぞれ前段のセンサチップから出力されたＥＮＤ信号が入力される。
【００３７】
例えば、２番目のセンサチップのスタート信号入力端子８−２には、１番目のセンサチップのＥＮＤ信号出力端子１０−１からＥＮＤ信号が入力される。
【００３８】
上記のｋは一つのセンサチップ１内に配置されたシフトレジスタ４の段数及び第２のＭＯＳスイッチ３の数、ｎは一つのセンサチップ１内に構成される受光要素２及び第１のＭＯＳスイッチ１１の数である。
【００３９】
ｍはマルチチップ型イメージセンサを構成するセンサチップ１の数である。
【００４０】
また、上記センサチップは、ｔ個の受光要素と、それと同数の第１のＭＯＳスイッチ１１と、それが共通に接続した一つの第２のＭＯＳスイッチ３とで構成された単位ブロックをｋ個含んでいる。
【００４１】
選択回路１４は各単位ブロック中のｔ個の第１ＭＯＳスイッチ１１から一つを選んでオン状態に制御することで単位ブロックから一つの受光要素２を選択して読み出し動作が可能な状態にするものである。
【００４２】
上記のｋ、ｎ、ｍ、ｔの変数を用いて上記の関係を整理すると、一つのセンサチップ１内に構成される受光要素２の数ｎはｎ＝ｋ×ｔの関係となる。
【００４３】
また、マルチチップ型イメージセンサにおけるすべての受光要素２の数はｍ×ｎ個となる。
【００４４】
次に、本発明の第１の実施形態におけるマルチチップ型イメージセンサの読み出し動作について図１及び図２を用いて順を追って説明する。
【００４５】
光蓄積を行った後、クロック信号入力端子９に入力されたクロック信号ＣＬＫにて同期をとり、第１番目のセンサチップ１−１に対してスタート信号入力端子８からスタート信号ＳＰ１を入力することで読み出し動作を開始する。
【００４６】
このスタート信号ＳＰ１は、スタート信号ＳＰ１を一定期間遅らせるためのシフトレジスタ４−１−ｉを介して、次段のシフトレジスタ４−１−ｊに転送されるとともに制御回路５−１へと出力される。
【００４７】
制御回路５−１は、遅延用のプレシフトレジスタ４−１−ｉを介して一定期間遅れたスタート信号を受けると、信号増幅回路６−１内の定電流回路を動作状態にする制御信号を出力し信号増幅回路６−１を増幅動作可能な状態にする。
【００４８】
スタート信号は、さらに遅延用のプレシフトレジスタ４−１−ｊを介してシフトレジスタ４−１−１に入力される。
【００４９】
シフトレジスタ４−１−１がシフトレジスタ４−１−ｊからの信号を受けると、クロック信号ＣＬＫに同期して順次第２のＭＯＳスイッチ３−１−１〜３−１−ｋを導通状態とする。
【００５０】
このとき選択回路１４−１は、期間Ｓ−１に、各単位ブロックから一つずつ、合計ｋ個の受光要素２について読み出し動作が可能なように第１のＭＯＳスイッチ１１−１−１〜１１−１−ｎのうちｋ個を導通状態へと制御する。
【００５１】
本実施形態では、例えば第１のＭＯＳスイッチ１１−１−１、１１−１−（ｔ＋１）、・・・１１−１−（ｔ×（ｘ−１）＋１）のＭＯＳスイッチが選択されているとする。ここでｘは１以上ｋ以下の整数である。
【００５２】
これにより、第１のＭＯＳスイッチ１１−１−１、・・・１１−１−（ｔ×（ｋ−１）＋１）及び各第２のＭＯＳスイッチ３−１−１〜３−１−ｋを介して接続されている受光要素２からの信号が信号増幅回路６−１により増幅される。そして、信号出力端子７に信号出力Ｖｏｕｔとして出力される。
【００５３】
上記のマルチチップ型イメージセンサは、図２のタイミングチャートで示すごとく、信号出力Ｖｏｕｔは各受光要素２−１−１、２−１−（ｔ＋１）、・・・２−ｍ−（ｔ×（ｋ−１）＋１）に対応するｋ×ｍ個の信号を順次出力する。
【００５４】
このように、本実施形態のマルチチップ型イメージセンサは、受光要素２の配列順ではなく選択回路１４−１によって選択された受光要素について順に読み出し動作を行うものである。
【００５５】
また、上記センサチップ１−１の一連の読み出し動作中において、シフトレジスタ４−１−ｐの出力信号が第２ＭＯＳスイッチ３−１−ｐをオンすると同時に、ＥＮＤ信号出力端子１０−１からＥＮＤ信号が外部に出力される。
【００５６】
そして、次段のセンサチップ１−２のスタート信号入力端子８−２にスタート信号として入力される。
【００５７】
以下、次段のセンサチップ１−２でも上記したセンサチップ１−１と同様に、信号の読み出し動作及びＥＮＤ信号の出力が行われる。
【００５８】
このように自身の読み出し動作を行いつつ、所定のタイミングで順次次段のセンサチップのスタート信号入力端子８に前段のＥＮＤ信号を入力することにより、連続して信号の読み出し動作が実行される。
【００５９】
信号の読み出し動作が最終段のセンサチップ１−ｍまで実行されると、選択回路１４−１〜１４−ｍは、期間Ｓ−２に第１のＭＯＳスイッチ１１の状態を切り換える。
【００６０】
そして、再度初段のセンサチップ１−１から先ほど読み出した受光要素とは異なる受光要素２に対応する信号の読み出し動作を開始する。
【００６１】
選択回路１４における第１のＭＯＳスイッチ１１の切り換え制御に関しては、以下にあげる方法で実現可能である。
【００６２】
一つは、選択回路１４がセンサチップの外部からのトリガ信号を受けて切り換え制御を行う方法である。もう一つは、マルチチップ型イメージセンサの読み出し期間を予め内蔵カウンタへ記憶しておいて所定のタイミングで内蔵カウンタから選択回路１４の切換制御を行う方法である。
【００６３】
本実施形態では、例えば、１１−１−２、１１−１−（ｔ＋２）、・・・、１１−１−（ｔ×（ｘ−１）＋２）のｔ個おきの第１のＭＯＳスイッチ１１が次に選択されることとする。ここではｘは１以上ｋ以下の整数である。
【００６４】
先の読み出し動作と同様に、第１番目のセンサチップ１−１に対してスタート信号入力端子８にスタート信号ＳＰ１が入力されることにより、動作が開始される。
【００６５】
このスタート信号ＳＰ１を受けて、シフトレジスタ４−１−１〜４−１−ｋは、クロック信号ＣＬＫに同期して順次ＭＯＳスイッチ３−１−１〜３−１−ｋを導通状態とする。
【００６６】
このとき、あらかじめ選択回路１４−１によって第１のＭＯＳスイッチ１１のうちの、１１−１−２、１１−１−（ｔ＋２）、・・・、１１−１−（ｔ×（ｋ−１）＋２）が導通状態に設定されている。
【００６７】
そのため、選択された第１のＭＯＳスイッチ１１に接続されている受光要素２で光電変換により発生した信号は、第１のＭＯＳスイッチ１１、第２のＭＯＳスイッチ３を介して信号増幅回路６−１により増幅される。そして、信号出力端子７に信号出力Ｖｏｕｔとして出力される。
【００６８】
上記のように、選択回路による受光要素の切換制御と一連の読み出し動作をｔ回繰り返すことで、すべての受光要素について読み出し動作を実行する。
【００６９】
上記の本実施形態の動作説明では、初段のセンサチップ１−１のスタート信号入力端子８からスタート信号ＳＰ１を入力した場合の動作を一例として示した。
【００７０】
しかし、センサチップ１−１内の内部ロジック回路を介して制御回路５−１とシフトレジスタ４−１−１へスタート信号を入力する構成も一般的に多く実施され、本発明でも適用可能である。
【００７１】
以上説明したように、従来の構成であればマルチチップ型イメージセンサを構成するｍ個のセンサチップ一つ一つについて読み出し走査をｔ回繰り返すためｔ×ｍ回必要であった受光要素を選択する期間を、ｔ回に短縮ができる。そのため、光信号出力の高速読み出しが可能となった。また、高速読み出しとチップサイズの縮小（シュリンク）を両立できるようになった。
【００７２】
（第２の実施形態）
図３は、本発明の第２の実施形態による光電変換装置を構成するイメージセンサチップを配列したマルチチップ型イメージセンサの構成を示し、図４はタイミングチャートを示す図である。
【００７３】
図１及び図２と共通の構成については、同一の番号を付してその説明を省略する。
【００７４】
図３におけるの１３−１〜１３−ｍは切換信号入力端子であり、最終段センサチップ１−ｍのＥＮＤ信号が入力される。１５−１〜１５−ｍは切換信号遅延回路であり、切換信号入力端子１３−１〜１３−ｍに入力された信号をある一定期間遅延させた後に選択回路１４−１〜１４−ｍへ出力する回路である。
【００７５】
また、図４におけるＥＮＤ１０−ｍは、最終段チップ１−ｍのＥＮＤ信号出力端子１０−ｍから出力されるＥＮＤ信号である。
【００７６】
以下、本発明の第２の実施形態におけるマルチチップ型イメージセンサの動作について説明する。
【００７７】
本実施形態では、光蓄積した後、クロック信号入力端子９からのクロック信号ＣＬＫにより同期をとり、第１番目のセンサチップ１−１に対してスタート信号入力端子８からスタート信号ＳＰ１を入力することで、動作が開始される。
【００７８】
スタート信号ＳＰ１が入力されると、第１の実施形態と同様にセンサチップの信号読み出し動作が順次行われる。
【００７９】
図４のタイミングチャートで示すように、信号出力Ｖｏｕｔは各受光要素２−１−１、２−１−（ｔ＋１）、・・・２−ｍ−（ｔ×（ｋ−１）＋１）に対応するｋ×ｍ個の信号が信号増幅回路６によって増幅され順次出力する。
【００８０】
また、最終段センサチップ１−ｍの信号の読み出し動作中にＥＮＤ信号出力端子１０−ｍからＥＮＤ信号の出力が行われる。
【００８１】
上記ＥＮＤ信号１０−ｍからのＥＮＤ信号は、図４におけるＥＮＤ１０−ｍで示され、受光要素の切換信号としてすべてのセンサチップ１−１〜１−ｍの切換信号入力端子１３−１〜１３−ｍへ入力される。
【００８２】
切換信号入力端子１３−１〜１３−ｍへ入力されたＥＮＤ信号１０−ｍは、ＥＮＤ信号１０−ｍが出力されるタイミングからセンサチップ１−ｍの光信号出力が終了するまでの期間Ｔｄだけ経過するように遅延される。それは、センサチップ１−１〜１−ｍ内の切換信号遅延回路１５−１〜１５−ｍによって行われる。その後、センサチップ１−１〜１−ｍ内の選択回路１４−１〜１４−ｍへ入力される。
【００８３】
これにより、センサチップ１−ｍの信号出力期間が終了したタイミングで、先程読み出した受光要素とは異なる受光要素２へ切り換えが行われる。
【００８４】
受光要素２の切り換えに関しては、第１の実施形態と同様の動作が行われる。
【００８５】
例えば、上記読み出し動作の場合は以下のように動作する。
【００８６】
まず、第１のＭＯＳスイッチ１１−１−１、１１−１−（ｔ＋１）、・・・１１−１−（ｔ×（ｘ−１）＋１）のＭＯＳスイッチがオン状態に制御されて読み出し動作が終了する。そして、今回の切り換え制御によって、第１のＭＯＳスイッチ１１−１−２、１１−１−（ｔ＋２）、・・・、１１−１−（ｔ×（ｘ−１）＋２）のｔ個おきの第１ＭＯＳスイッチ１１がオン状態となるように制御される。ここでは、ｘは１以上ｋ以下の整数である。
【００８７】
上記の受光要素の切り換え制御の後、第１番目のセンサチップ１−１に対してスタート信号入力端子８からスタート信号ＳＰ１が入力されることにより、再度先の読み出し動作と同様の読み出し動作が開始される。
【００８８】
このように、選択回路による受光要素の切り換え制御と信号読み出し動作をｔ回繰り返すことで、ｍ×ｎ個のすべての受光要素について読み出し動作を実行する。
【００８９】
上記の本実施形態の動作説明では、初段のセンサチップ１−１のスタート信号入力端子８からスタート信号ＳＰ１を入力した場合の動作を一例として示した。
【００９０】
しかし、センサチップ１−１内の内部ロジック回路を介して制御回路５−１とシフトレジスタ４−１−１へスタート信号を入力する構成も一般的に多く実施され、本発明でも適用可能である。
【００９１】
また、上記実施形態の動作説明では、すべての受光要素の読み出し走査を行うために、スタート信号入力端子８へスタート信号ＳＰ１をｔ回入力する場合の動作を一例として示したが、本発明はこれに限らない。
【００９２】
例えば、センサチップ１−１内の選択回路１４−１において、切換信号入力端子１３−１から受光要素の切換信号を受けた場合に制御回路５−１とシフトレジスタ４−１−１へスタート信号を自動発生させる構成でもかまわない。
【００９３】
上記の動作の場合、スタート信号入力端子８へのスタート信号ＳＰ１は、１回の入力信号ですべての受光要素２−１−１〜２−ｍ−ｎの読み出し走査が可能である。
【００９４】
以上説明したように、従来の構成であればマルチチップ型イメージセンサを構成するｍ個のセンサチップ一つ一つについて読み出し走査をｔ回繰り返すためｔ×ｍ回必要であった受光要素を選択する期間をｔ回に短縮ができる。そのため、光信号出力の高速読み出しが可能となった。また、高速読み出しとチップサイズの縮小（シュリンク）を両立できるようになった。
【００９５】
また、本実施形態では、受光要素の切換制御のタイミングに最終段センサチップのＥＮＤ信号を使用しているため、第１の実施形態のような内蔵カウンタや外部からの切換信号を必要としない。したがって、より簡略化した構成でマルチチップ型イメージセンサを実現できる。
【００９６】
（第３の実施形態）
図５は本発明の第３の実施形態による光電変換装置を構成するイメージセンサチップを配列したマルチチップ型イメージセンサの構成を示し、図６はタイミングチャートを示す図である。
【００９７】
図５において、１−１、１−２、・・・・１−ｍはそれぞれイメージセンサチップ（以下、センサチップ）であり、図１と同一部分には同一番号が付されている。
【００９８】
本実施形態のマルチチップ型イメージセンサの構成では、最終段センサチップ１−ｍのＥＮＤ信号を第１番目センサチップ１−１のスタート信号入力端子８−１へ出力するように接続されている。
【００９９】
以下、本発明の第３の実施形態におけるマルチチップ型イメージセンサの動作について順を追って説明する。
【０１００】
本実施形態では、光蓄積の後、クロック信号入力端子９からのクロック信号ＣＬＫで同期を取り、第１番目のセンサチップ１−１に対してスタート信号入力端子８からスタート信号ＳＰ１を入力することで動作が開始する。
【０１０１】
スタート信号ＳＰ１が入力されると、第１の実施形態の動作と同様に、センサチップ１−１の信号読み出し動作が順次行われる。
【０１０２】
センサチップ１−１の読み出し動作が終了すると、センサチップ１−１内のシフトレジスタ４−１−ｋから読み出し走査終了の信号が選択回路１４−１へ出力される。
【０１０３】
選択回路１４−１は、次回の読み出し動作を行うｋ個の受光要素を選択するために、第２のＭＯＳスイッチ１１−１−１〜１１−１−ｍのオンオフ制御を切り換える。
【０１０４】
受光要素２の切り換えに関しては第１の実施形態と同様の動作が行われる。
【０１０５】
例としては、以下のようである。第１のＭＯＳスイッチ１１−１−１、１１−１−（ｔ＋１）、・・・１１−１−（ｔ×（ｘ−１）＋１）のＭＯＳスイッチがオン状態に制御されて読み出し動作が終了したとする。切り換え制御によって第１のＭＯＳスイッチ１１−１−２、１１−１−（ｔ＋２）、・・・、１１−１−（ｔ×（ｘ−１）＋２）のｔ個おきの第１ＭＯＳスイッチ１１がオン状態となるように制御される。ここではｘは１以上ｋ以下の整数である。
【０１０６】
また、上記センサチップ１−１の一連の読み出し動作中においてシフトレジスタ４−１−ｐの出力信号がＭＯＳスイッチ３−１−ｐをオンすると同時に、ＥＮＤ信号出力端子１０−１からＥＮＤ信号が外部に出力される。
【０１０７】
そして、次段のセンサチップ１−２のスタート信号入力端子８−２にスタート信号として入力される。
【０１０８】
第２番目以降のセンサチップについても、上記したセンサチップ１−１と同様の動作が順次行われ、すべてのセンサチップに対して信号読み出し動作と受光要素の切り換え制御が順に実行されていく。
【０１０９】
図６におけるＥＮＤ１０−ｍは、最終段センサチップ１−ｍのＥＮＤ信号を示している。
【０１１０】
最終段センサチップ１−ｍにおいて信号読み出し動作が開始されシフトレジスタの４−ｍ−ｐ段目の読み出しが行われる。これと同時に、２回目の読み出し走査を開始するための信号としてＥＮＤ信号１０−ｍがセンサチップ１−１のスタート信号入力端子８−１へ入力される。
【０１１１】
上記のＥＮＤ信号１０−ｍが第１番目のセンサチップ１−１のスタート信号入力端子８−１に入力されると、先の読み出し動作と同様に２回目の読み出し走査が開始される。
【０１１２】
このように、一連の信号読み出し動作と選択回路による受光要素の切り換え制御とをｔ回繰り返すことで、ｍ×ｎ個のすべての受光要素について読み出し動作を実行する。
【０１１３】
ただし、本実施の形態においては、センサチップ１−１〜１−ｍのおのおのが読み出し走査を終了した後すぐに自身の受光要素の切り換え制御を行っている。
【０１１４】
したがって、次回の読み出し動作開始前に受光要素の切り換えのための期間を設ける必要がない。そのため、信号出力Ｖｏｕｔの２回目以降の読み出し走査について信号出力Ｖｏｕｔ中のブランクの期間（図２の期間Ｓ−２に相当する期間）を短縮することができる。
【０１１５】
上記の本実施の形態の動作説明では、初段のセンサチップ１−１のスタート信号入力端子８からスタート信号ＳＰ１を入力した場合の動作を一例として示した。
【０１１６】
しかし、センサチップ１−１内の内部ロジック回路を介して制御回路５−１とシフトレジスタ４−１−１へスタート信号を入力する構成も一般的に多く実施され、本発明でも適用可能である。
【０１１７】
また、上記の説明では、最終段のセンサチップ１−ｍのＥＮＤ信号出力端子１０−ｍから出力される信号がセンサチップ１−１のスタート信号入力端子８−１へ直接入力される場合について説明しているが、本発明はこれに限らない。センサチップ１−１のスタート信号入力端子８−１へ接続する端子をマルチチップ型イメージセンサのスタート信号入力端子８とセンサチップ１−ｍのＥＮＤ信号出力端子１０−ｍとで切換可能なスイッチを設ける構成でもかまわない。
【０１１８】
以上説明したように、従来の構成であればマルチチップ型イメージセンサを構成するｍ個のセンサチップ一つ一つについて読み出し走査をｔ回繰り返すためｔ×ｍ回必要であった受光要素を選択する期間を最初の１回に短縮ができる。
【０１１９】
したがって、光信号出力の高速読み出しとチップサイズの縮小（シュリンク）を両立できる。
【０１２０】
また、受光要素の切換制御のタイミングに最終段チップのＥＮＤ信号を使用しているため、マルチチップ型イメージセンサを構成するセンサチップの配列数が変更可能である。
【産業上の利用可能性】
【０１２１】
本発明は、光電変換によりイメージ読取りを行うイメージセンサチップを配列したマルチチップ型の光電変換装置に適用可能である。
【図面の簡単な説明】
【０１２２】
【図１】本発明の第１の実施形態としての光電変換装置を構成するイメージセンサチップを複数配列したマルチチップ型イメージセンサの構成を示す図である。
【図２】本発明の第１の実施形態としての光電変換装置の動作を説明するためのタイミングチャートである。
【図３】本発明の第２の実施形態としての光電変換装置を構成するイメージセンサチップを複数配列したマルチチップ型イメージセンサの構成を示す図である。
【図４】本発明の第２の実施形態としての光電変換装置の動作を説明するためのタイミングチャートである。
【図５】本発明の第３の実施形態としての光電変換装置を構成するイメージセンサチップを複数配列したマルチチップ型イメージセンサの構成を示す図である。
【図６】本発明の第３の実施形態としての光電変換装置の動作を説明するためのタイミングチャートである。
【符号の説明】
【０１２３】
１−１〜１−ｍ  イメージセンサチップ
２−１−１〜２−ｍ−ｎ  受光要素
３−１−１〜３−ｍ−ｎ  第２のＭＯＳスイッチ
４−１−１〜４−ｍ−ｎ  シフトレジスタ
５−１〜５−ｍ  制御回路
６−１〜６−ｍ  信号増幅回路
７  信号出力端子
８−１〜８−ｍ  スタート信号入力端子
９  クロック信号入力端子
１０−１〜１０−ｍ  ＥＮＤ信号出力端子
１１−１−１〜１１−ｍ−ｎ  第１のＭＯＳスイッチ
１３−１〜１３−ｍ  切換信号入力端子
１４−１〜１４−ｍ  選択回路
１５−１〜１５−ｍ  切換信号遅延回路
【図１】
0005017025.tif 000002
【図２】
0005017025.tif 000003
【図３】
0005017025.tif 000004
【図４】
0005017025.tif 000005
【図５】
0005017025.tif 000006
【図６】
0005017025.tif 000007