(57)【特許請求の範囲】
【請求項１】
表示画素をデジタル信号の表示データに基づいて駆動する表示駆動装置において、
前記表示データが示す階調レベルに対応する複数の階調電圧を生成するための階調電圧生成手段と、
前記階調電圧生成手段から出力される前記複数の階調電圧をそれぞれ増幅して出力する複数の増幅手段と、
所定期間の間、前記増幅手段でそれぞれ増幅された複数の階調電圧の中で、入力された前記表示データが示す階調レベルに対応した階調電圧を含む複数の階調電圧を同時に選択して前記表示画素に供給する選択手段と、
を具備することを特徴とする表示駆動装置。
【請求項２】
前記所定期間は、１水平期間内の開始から前記表示画素の電圧が前記表示データが示す階調レベルの電圧となるまでの期間であることを特徴とする請求項１に記載の表示駆動装置。
【請求項３】
前記選択手段で選択される複数の階調電圧は、前記表示データが示す階調レベルに隣接する階調レベルに対応した階調電圧を含むことを特徴とする請求項１に記載の表示駆動装置。
【請求項４】
前記選択手段は、前記所定期間が経過した後、前記増幅手段で増幅された複数の階調電圧の中で、入力された前記表示データが示す階調レベルに対応した階調電圧のみを選択して前記表示画素に供給することを特徴とする請求項１に記載の表示駆動装置。
【請求項５】
前記増幅手段は、前記階調電圧を１倍の増幅率で増幅することを特徴とする請求項１に記載の表示駆動装置。
【請求項６】
複数の走査ライン及び複数の信号ラインの各交点近傍に配列された複数の表示画素を有する表示パネルをデジタル信号の表示データに基づいて駆動して画像表示を行う表示装置において、
前記複数の走査ラインに走査信号を順次出力して前記表示画素を順次選択状態に設定する走査側駆動手段と、
前記選択状態に設定された表示画素に前記表示データに対応した映像信号を出力する信号側駆動手段と、
を具備し、
前記信号側駆動手段は、前記表示データが示す階調レベルに対応する複数の階調電圧を生成するための階調電圧生成手段と、
前記階調電圧生成手段から出力される前記複数の階調電圧をそれぞれ増幅して出力する複数の増幅手段と、
所定期間の間、前記増幅手段で増幅された複数の階調電圧の中で前記表示データが示す階調レベルを含む複数の階調電圧を選択して前記表示画素に供給する選択手段と、
を具備することを特徴とする表示装置。
【請求項７】
表示データが取り得る全ての階調レベルに対応する複数の階調電圧を生成し、
前記生成された複数の階調電圧をそれぞれ増幅し、
所定期間の間、前記増幅された複数の階調電圧の中で前記表示データが示す階調レベルを含む複数の階調電圧を選択して前記表示画素に供給する、
ことを特徴とする表示駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、階調アンプ方式を用いた表示駆動を行うことができる表示駆動装置、表示装置、及び表示駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置等において階調表示を行うための方式の一つとして、階調アンプ方式とよばれる方式がある。階調アンプ方式は、電源電圧を抵抗分割等の手法によって分割して生成される複数の階調電圧の中から表示データの示す階調レベルに応じた階調電圧を選択して表示画素に供給することで階調表示を行う方式である（例えば、特許文献１参照）。
【０００３】
特許文献１等の従来の階調アンプ方式においては、１つの階調レベルが１つの階調アンプに対応している。したがって、例えばラスタ表示（１行内の表示画素が同じ階調レベルの表示）を行う場合には、１つの階調アンプで対応する行内の全ての表示画素を駆動することになる。
【特許文献１】特開２００７−１７５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述したように、従来では、ラスタ表示の際に１行内の全ての表示画素を１つの階調アンプで駆動することしかできない。したがって、階調アンプの駆動能力が不足して表示画素への階調電圧の書き込み不足が発生するおそれがある。この書き込み不足を防止するための手法の１つとして、階調アンプの駆動能力を十分に高めておくことが考えられる。しかしながら、この場合にはコストアップに繋がりやすい。
【０００５】
本発明は、上記の事情に鑑みてなされたもので、比較的駆動能力の低い階調アンプを用いつつも適切なラスタ表示を行うことができる表示駆動装置、表示装置、及び表示駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために、本発明の第１の態様の表示駆動装置は、表示画素をデジタル信号の表示データに基づいて駆動する表示駆動装置において、前記表示データが示す階調レベルに対応する複数の階調電圧を生成するための階調電圧生成手段と、前記階調電圧生成手段から出力される前記複数の階調電圧をそれぞれ増幅して出力する複数の増幅手段と、所定期間の間、前記増幅手段でそれぞれ増幅された複数の階調電圧の中で、入力された前記表示データが示す階調レベルに対応した階調電圧を含む複数の階調電圧を同時に選択して前記表示画素に供給する選択手段とを具備することを特徴とする。
【０００９】
また、上記の目的を達成するために、本発明の第４の態様の表示装置は、複数の走査ライン及び複数の信号ラインの各交点近傍に配列された複数の表示画素を有する表示パネルをデジタル信号の表示データに基づいて駆動して画像表示を行う表示装置において、前記複数の走査ラインに走査信号を順次出力して前記表示画素を順次選択状態に設定する走査側駆動手段と、前記選択状態に設定された表示画素に前記表示データに対応した映像信号を出力する信号側駆動手段とを具備し、前記信号側駆動手段は、前記表示データが取り得る全ての階調レベルに対応する複数の階調電圧を生成するための階調電圧生成手段と、前記階調電圧生成手段から出力される前記複数の階調電圧をそれぞれ増幅して出力する複数の増幅手段と、所定期間の間、前記増幅手段で増幅された複数の階調電圧の中で前記表示データが示す階調レベルを含む複数の階調電圧を選択して前記表示画素に供給する選択手段とを具備することを特徴とする。
【００１２】
また、上記の目的を達成するために、本発明の第７の態様の表示駆動方法は、表示データが取り得る全ての階調レベルに対応する複数の階調電圧を生成し、前記生成された複数の階調電圧をそれぞれ増幅し、所定期間の間、前記増幅された複数の階調電圧の中で前記表示データが示す階調レベルを含む複数の階調電圧を選択して前記表示画素に供給することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、比較的駆動能力の低い階調アンプを用いつつも適切なラスタ表示を行うことができる表示駆動装置、表示装置、及び表示駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して本発明の実施形態を説明する。  
［第１の実施形態］
図１は、本発明の第１の実施形態に係る表示駆動装置を適用した表示装置の構成を示す図である。図１に示す表示装置１は、表示パネル１０と、信号ドライバ（信号側駆動手段）２０と、走査ドライバ（走査側駆動手段）３０と、ＲＧＢデコーダ４０と、共通電圧発生回路５０と、コントローラ６０と、電源電圧発生回路７０とを有している。
【００１５】
表示パネル１０は、行方向に配設された複数の走査ラインと、列方向に配設された複数の信号ラインとを備え、走査ラインと信号ラインとの各交点近傍に図２に示す表示画素が設けられて構成されている。
【００１６】
図２は、表示パネル１０に設けられる１つの表示画素の等価回路を示す図である。図２に示す走査ラインＧには薄膜トランジスタ（ＴＦＴ）１１のゲート電極が接続され、信号ラインＳにはＴＦＴ１１のソース電極が接続されている。さらに、ＴＦＴ１１のドレイン電極には画素電極１２と補助容量１４の一方の電極とが接続されている。そして、共通電極１３と補助容量１４の他方の電極とは共通信号ラインＣに接続されている。さらに、画素電極１２と共通電極１３との間には液晶が充填され、液晶層を構成している。このような構成の表示画素において、画素電極１２と共通電極１３との間に電圧が印加されると、この電圧の値に応じて画素電極１２と共通電極１３との間に充填された液晶の配向状態が変化して液晶層中における光の透過率が変化する。これにより、図２に示す表示画素の背面等に配置された図示しない光源からの光の透過状態が変化して画像表示が行われる。
【００１７】
信号ドライバ２０は、図２の信号ラインＳが接続され、コントローラ６０から出力される水平制御信号に基づいて、ＲＧＢデコーダ４０から供給されるＲ（赤）、Ｇ（緑）、Ｂ（青）の各色の表示データを１行単位で取り込み、この取り込んだ表示データに対応する階調電圧を選択して信号ラインＳに供給する。この信号ドライバ２０については後で詳しく説明する。
【００１８】
走査ドライバ３０は、図２の走査ラインＧが接続され、コントローラ６０からの垂直制御信号を受け、１行分のＴＦＴ１１をオンするための走査信号を各走査ラインＧに順次印加して、ＴＦＴ１１をオン状態とし、信号ラインＳと交差する位置の表示画素における画素電極１２に、信号ドライバ２０から信号ラインＳを介して供給された階調電圧を印加する。
【００１９】
ＲＧＢデコーダ４０は、例えば表示装置１の外部から供給される映像信号（例えばコンポジットビデオ信号）から水平同期信号、垂直同期信号、及び輝度・色差信号を抽出してコントローラ６０に供給するとともに、輝度・色差信号からＲ、Ｇ、Ｂの各色の表示データを生成して信号ドライバ２０に出力する。
【００２０】
共通電圧発生回路５０には、図２の共通信号ラインＣが接続されている。この共通電圧発生回路５０は、コントローラ６０からの制御信号に基づいて共通電圧Ｖｃｏｍを生成して、共通信号ラインＣに印加する。
【００２１】
コントローラ６０は、ＲＧＢデコーダ４０からの垂直同期信号Ｖを受けて垂直制御信号を生成して走査ドライバ３０に出力する。また、コントローラ６０は、ＲＧＢデコーダ４０からの水平同期信号Ｈを受けて水平制御信号を生成して信号ドライバ２０に出力する。
【００２２】
電源電圧発生回路７０は、信号ドライバ２０において階調電圧を生成するための電源電圧ＶＬ及びＶＨを生成して信号ドライバ２０に供給する。
【００２３】
次に、図１のような構成を有する表示装置１の動作について説明する。  
ＲＧＢデコーダ４０から垂直同期信号が供給されるとコントローラ６０において垂直制御信号が生成される。そして、垂直制御信号が走査ドライバ３０に出力される。
【００２４】
走査ドライバ３０は、垂直制御信号が入力されて、１行分のＴＦＴ１１をオンするための走査信号を各走査ラインＧに順次印加する。
【００２５】
また、ＲＧＢデコーダ４０から水平同期信号が供給されるとコントローラ６０において水平制御信号が生成されて信号ドライバ２０に出力される。また、これに伴って、ＲＧＢデコーダ４０から表示データが出力される。信号ドライバ２０は、水平制御信号を受けてＲＧＢデコーダ４０からの表示データを取り込み、この取り込んだ表示データに対応する階調電圧を選択して対応する信号ラインＳに印加する。
【００２６】
走査ラインＧに走査信号が印加され、信号ラインＳに階調電圧が印加されると、これらの交点付近に設けられたＴＦＴ１１がオンし、オンしたＴＦＴ１１を介して表示画素の画素電極１２と補助容量１４とに信号ラインＳからの階調電圧が印加される。そして、この印加された階調電圧と共通電圧との差に応じた電圧が液晶層と補助容量とに保持される。液晶層に発生した電界の強さによって液晶の配向状態が変化して液晶層における光の透過率が変化する。これにより、図２に示す表示画素の背面等に配置された図示しない光源からの光の透過状態が変化して画像表示が行われる。なお、補助容量１４は、液晶に印加されている電圧を次の階調電圧の印加時まで保持しておくために設けられている。
【００２７】
次に、信号ドライバ２０についてさらに説明する。図３は、本実施形態における信号ドライバ２０の構成を示す図である。図３に示す信号ドライバ２０は、階調電圧生成部２１と、階調アンプ部２２と、デジタルアナログコンバータ（ＤＡＣ）部２３とを有している。
【００２８】
階調電圧生成部２１は、電源電圧発生回路から供給される電圧ＶＨとＶＬの差の電圧を抵抗分割等の手法によって分割することで、表示データが取り得る全ての階調レベルに応じたｎ個の階調電圧を生成する。
【００２９】
階調アンプ部２２は、階調電圧生成部２１によって生成されるｎ個の階調電圧にそれぞれ対応したｎ個の階調アンプＡＭＰ１〜ＡＭＰｎを有している。階調アンプＡＭＰ１〜ＡＭＰｎは、バッファ回路として動作し、階調電圧生成部２１において発生する階調電圧をそれぞれ１倍の増幅率で増幅する。また、バイアス電流制御部２２１は階調アンプＡＭＰ１〜ＡＭＰｎにバイアス電流を供給することで、階調アンプＡＭＰ１〜ＡＭＰｎの駆動能力を制御する。
【００３０】
ＤＡＣ部２３は、信号ラインＳの数に対応したｐ個のデジタルアナログコンバータＤＡＣ１〜ＤＡＣｐを有している。それぞれのＤＡＣは、ＲＧＢデコーダ４０から入力される表示画素毎の表示データ（ｍビット）が示す階調レベルに対応する階調電圧を選択して対応する信号ラインＳに出力する。
【００３１】
図４は、本実施形態におけるＤＡＣ部２３の１つのＤＡＣの内部構成を示す図である。図４に示すように、本実施形態におけるＤＡＣは、デコーダ２３１と、選択スイッチ２３２とを有している。
【００３２】
デコーダ２３１は、ＲＧＢデコーダ４０から表示データと階調アンプ分散制御信号とが入力される。そして、デコーダ２３１は、表示データの示す階調レベルと階調アンプ分散制御信号の内容とから選択信号を生成して選択スイッチ２３２に出力する。選択スイッチ２３２は、階調アンプの数に対応したｎ個のスイッチから構成されている。各スイッチは、デコーダ２３１から選択信号が供給された場合にオンして対応する階調アンプの出力を対応する信号ラインＳに出力する。
【００３３】
図５は、第１の実施形態におけるデコーダ２３１によって生成される選択信号について示す図である。  
まず、各ＤＡＣのデコーダ２３１に階調アンプ分散制御信号が入力されると、デコーダ２３１は階調アンプ分散制御信号の値を判定する。
【００３４】
階調アンプ分散制御信号がＬｏｗの場合には、１つの表示画素への階調電圧の書き込みを１つの階調アンプからの出力を用いて行う。したがって、図５に示すように、デコーダ２３１は、表示データによって示される階調レベルに対応した階調アンプからの出力を選択するように選択信号を出力する。例えば、表示データの示す階調レベルが階調レベル１の場合に、デコーダ２３１は、階調アンプＡＭＰ１の出力を選択するように選択信号を出力する。
【００３５】
一方、階調アンプ分散制御信号がＨｉｇｈの場合には、１つの表示画素への階調電圧の書き込みを複数の階調アンプからの出力を用いて行う。ここで、図５の例は、４階調レベル毎にグループ分けされた階調アンプを用いて階調電圧の分散書き込みを行う例を示している。即ち、階調レベル１〜階調レベル４については階調アンプＡＭＰ１〜階調アンプＡＭＰ４を同時に用いて書き込みを行う。また、階調レベル５〜階調レベル８については階調アンプＡＭＰ５〜階調アンプＡＭＰ８を同時に用いて書き込みを行う。これ以後も同様である。
【００３６】
例えば、各ＤＡＣに入力された表示データの示す階調レベルが階調レベル１だった場合には、デコーダ２３１は、階調アンプＡＭＰ１、階調アンプＡＭＰ２、階調アンプＡＭＰ３、階調アンプＡＭＰ４を同時に選択するように選択信号を出力する。また、各ＤＡＣに入力された表示データの示す階調レベルが階調レベルｎだった場合には、デコーダ２３１は、階調アンプＡＭＰｎ−３、階調アンプＡＭＰｎ−２、階調アンプＡＭＰｎ−１、階調アンプＡＭＰｎを同時に選択するように選択信号を出力する。
【００３７】
図６は、本実施形態における階調アンプ分散制御信号を用いた表示駆動の際のタイミングチャートである。なお、図６は、１水平期間（１行分の表示画素に階調電圧の書き込みを行う期間）毎のタイミングチャートを示している。なお、図６の例では、表示画素への階調電圧の書き込みの初期段階のみ、階調アンプ分散制御信号をＨｉｇｈとする。
【００３８】
コントローラ６０は水平同期信号をＨｉｇｈとすると同時に階調アンプ分散制御信号をＨｉｇｈとする。これにより、デコーダ２３１に入力される表示データが示す階調レベルを含むグループの階調アンプからの出力が全て選択される。このとき、選択された階調アンプが互いにショートされ、各階調アンプからの階調電圧が表示画素に供給される。したがって、階調アンプ部２２における出力インピーダンスが、階調アンプを１つだけ選択した場合よりも下がるので、１つの階調アンプのみで階調電圧の書き込みを行う場合よりも駆動能力が高まることになる。
【００３９】
階調アンプ分散制御信号をＨｉｇｈとした後、表示画素の電圧が安定する程度の所定期間（この期間は例えば実測によって求めておくものとする）の経過後に、コントローラ６０は階調アンプ分散制御信号をＬｏｗとする。これにより、各表示画素は、それぞれ、対応する表示データによって示される階調レベルに応じた階調アンプのみで駆動される。表示画素の電圧は目標の電圧となる。
【００４０】
ここで、書き込みの初期段階では、各表示画素に書き込むべき目標の電圧と実際に表示画素に書き込まれる電圧との差が大きい。また、目標の階調レベルの近隣の階調レベルのグループで階調電圧の書き込みを行うので、比較的短期間で表示画素の電圧を目標電圧に安定させることができる。
【００４１】
ここで、液晶には、直流電圧を長時間印加すると特性が劣化する性質がある。したがって、液晶に印加する電圧の極性は、所定期間（例えば、１水平期間毎や１垂直期間毎）に反転させる必要がある。図６は、１水平期間毎に信号ドライバ２０の出力の極性を反転させる例を示している。この反転の手法については種々の手法がある。例えば、階調電圧生成部２１で生成される階調電圧の極性を反転させる、即ち電圧ＶＨと電圧ＶＬとを所定期間毎に反転させる手法や、信号ドライバ２０に入力する表示データのビット値を所定期間毎に反転させる手法等がある。このような極性反転を行う場合であっても、表示データに対する階調電圧の対応を切り替えることで、本実施形態の手法を適用することが可能である。
【００４２】
以上説明したように、第１の実施形態によれば、特に高い駆動能力が必要な階調電圧の書き込み初期の段階において、１つの表示画素に対して複数の階調アンプを用いて階調電圧の書き込みを行う。したがって、個々の階調アンプの駆動能力が低くとも、書き込み不足等がない適正な表示が可能である。このような本実施形態の手法は、特に、ラスタ表示等、１ライン内で多数の表示画素を同一の階調レベルの表示とする必要がある場合に効果的である。
【００４３】
また、低い駆動能力を持つ階調アンプを用いることができるので、階調アンプ部２２のシュリンクを図ることが可能である。したがって、分散書き込みを行わない場合に比べて表示パネルの他画素化を図ることが可能である。また、バイアス電流制御部２２１から供給するバイアス電流を小さくしても書き込みが可能となるため、省電力化にも繋がる。
【００４４】
ここで、第１の実施形態では、１つの表示画素に対して４つの階調アンプを用いて階調電圧の書き込みを行う例を説明したが、この数は４つに限るものではない。２つ又は３つの階調アンプを用いて書き込みを行うむようにしても良いし、５つ以上の階調アンプを用いて書き込みを行うようにしても良い。
【００４５】
また、第１の実施形態では、階調電圧の書き込みの初期段階では複数の階調アンプを用いた書き込みを行うようにしているが、１ライン内で所定の画素数以上、同一の階調レベルの表示を行う場合にのみ分散書き込みを行うようにしても良い。
【００４６】
［第２の実施形態］
次に、本発明の第２の実施形態について説明する。第１の実施形態は、１つの表示画素への階調電圧の書き込みを複数の階調アンプからの出力を用いて行っている。これに対し、第２の実施形態は、階調アンプを複数の系統に分けて駆動することで、１つの階調アンプへの負荷を低減させる例である。
【００４７】
図７は、本実施形態における信号ドライバ２０の構成を示す図である。ここで、図７においては、第１の実施形態と同様の構成を有する階調電圧生成部２１の図示を省略している。また、階調アンプ部２２の構成も第１の実施形態と同様であるので説明を省略する。
【００４８】
図７に示すように、第２の実施形態におけるＤＡＣ部２３はｐ個のＤＡＣを有している。そして、このｐ個のＤＡＣは、それぞれがｑ個のＤＡＣからなる３系統のＤＡＣ ＤＡＣ１１〜ＤＡＣ１ｑ、ＤＡＣ２１〜ＤＡＣ２ｑ、ＤＡＣ３１〜ＤＡＣ３ｑとして構成されている。これらの３系統のＤＡＣには階調アンプ分散制御信号の代わりに後述する画素分散制御信号が入力される。なお、図７に示すＤＡＣの内部構成は図４で示したものと同様である。したがって、図７に示すＤＡＣの内部構成については説明を省略する。
【００４９】
図８〜図１０は、第２の実施形態におけるデコーダ２３１によって生成される選択信号について示す図である。ここで、図８はＤＡＣ１１〜ＤＡＣ１ｑ内のデコーダ２３１によって生成される選択信号を示し、図９はＤＡＣ２１〜ＤＡＣ２ｑ内のデコーダ２３１によって生成される選択信号を示し、図１０はＤＡＣ３１〜ＤＡＣ３ｑ内のデコーダ２３１によって生成される選択信号を示している。
【００５０】
まず、各ＤＡＣのデコーダ２３１に画素分散制御信号が入力されると、デコーダ２３１は画素分散制御信号の値を判定する。
【００５１】
画素分散制御信号がＬｏｗの場合には、図８、図９、図１０に示すように、デコーダ２３１は、入力された表示データによって示される階調レベルに対応した階調アンプからの出力を選択するように選択信号を出力する。
【００５２】
一方、画素分散制御信号がＨｉｇｈの場合には、階調電圧の書き込みを３系統のＤＡＣに分散して行う。ＤＡＣ１１〜ＤＡＣ１ｑの系統のデコーダ２３１は、階調アンプＡＭＰ１、ＡＭＰ４、ＡＭＰ７、…、ＡＭＰｎ−３、ＡＭＰｎにのみ対応している。ＤＡＣ１１〜ＤＡＣ１ｑの系統のデコーダ２３１に表示データが入力された場合、デコーダ２３１は、図８に示すように、入力された表示データが示す階調レベルに従って、階調アンプＡＭＰ１、ＡＭＰ４、ＡＭＰ７、…、ＡＭＰｎ−３、ＡＭＰｎの出力の何れかを選択するように選択信号を出力する。また、ＤＡＣ２１〜ＤＡＣ２ｑの系統のデコーダ２３１は、階調アンプＡＭＰ２、ＡＭＰ５、ＡＭＰ８、…、ＡＭＰｎ−２にのみ対応している。ＤＡＣ２１〜ＤＡＣ２ｑの系統のデコーダ２３１に表示データが入力された場合、デコーダ２３１は、図９に示すように、入力された表示データが示す階調レベルに従って、階調アンプＡＭＰ２、ＡＭＰ５、ＡＭＰ８、…、ＡＭＰｎ−２の出力の何れかを選択するように選択信号を出力する。さらに、ＤＡＣ３１〜ＤＡＣ３ｑの系統のデコーダ２３１は、階調アンプＡＭＰ３、ＡＭＰ６、ＡＭＰ８、…、ＡＭＰｎ−１にのみ対応している。ＤＡＣ３１〜ＤＡＣ３ｑの系統のデコーダ２３１に表示データが入力された場合、デコーダ２３１は、図１０に示すように、入力された表示データが示す階調レベルに従って、階調アンプＡＭＰ３、ＡＭＰ６、ＡＭＰ８、…、ＡＭＰｎ−１の出力の何れかを選択するように選択信号を出力する。
【００５３】
例えば、各ＤＡＣに入力された表示データの示す階調レベルが階調レベル１だった場合には、ＤＡＣ１１、ＤＡＣ１２、…、ＤＡＣ１ｑのデコーダ２３１は、それぞれ、階調アンプＡＭＰ１からの出力を選択するように選択信号を出力する。また、ＤＡＣ２１、ＤＡＣ２２、…、ＤＡＣ２ｑのデコーダ２３１は、それぞれ、階調アンプＡＭＰ２からの出力を選択するように選択信号を出力する。さらに、ＤＡＣ３１、ＤＡＣ３２、…、ＤＡＣ３ｑのデコーダ２３１は、それぞれ、階調アンプＡＭＰ３からの出力を選択するように選択信号を出力する。
【００５４】
また、各ＤＡＣに入力された表示データの示す階調レベルが階調レベルｎだった場合には、ＤＡＣ１１、ＤＡＣ１２、…、ＤＡＣ１ｑのデコーダ２３１は、それぞれ、階調アンプＡＭＰｎ−３と階調アンプＡＭＰｎからの出力を選択するように選択信号を出力する。また、ＤＡＣ２１、ＤＡＣ２２、…、ＤＡＣ２ｑのデコーダ２３１は、それぞれ、階調アンプＡＭＰｎ−２からの出力を選択するように選択信号を出力する。さらに、ＤＡＣ３１、ＤＡＣ３２、…、ＤＡＣ３ｑのデコーダ２３１は、それぞれ、階調アンプＡＭＰｎ−１からの出力を選択するように選択信号を出力する。
【００５５】
図１１は、本実施形態における画素分散制御信号を用いた表示駆動の際のタイミングチャートである。なお、図１１においても、１水平期間毎のタイミングチャートを示している。また、図１１においても、表示画素への階調電圧の書き込みの初期段階のみ、画素分散制御信号をＨｉｇｈとする。
【００５６】
コントローラ６０は水平同期信号をＨｉｇｈとすると同時に画素分散制御信号をＨｉｇｈとする。これにより、系統毎の階調電圧の書き込みが行われる。画素分散制御信号をＨｉｇｈとした後、表示画素の電圧が安定する程度の所定期間の経過後に、コントローラ６０は画素分散制御信号をＬｏｗとする。これにより、各表示画素は、それぞれ、対応する表示データによって示される階調レベルに応じた階調アンプのみで駆動される。
【００５７】
以上説明したように、第２の実施形態によれば、階調電圧の書き込みの初期段階においては、１ライン内の画素（即ちＤＡＣ）と階調レベル（即ち階調アンプ）とを３系統に分割して書き込みを行う。このような手法により、ラスタ表示等の、１ライン内で多数の表示画素を同一の階調レベルの表示とする必要がある場合に、階調アンプ側から見た負荷を低減することができる。例えば、階調レベル１のラスタ表示を行う場合、ＤＡＣ１１、ＤＡＣ１２、…、ＤＡＣ１ｑの系統で階調アンプＡＭＰ１が選択され、ＤＡＣ２１、ＤＡＣ２２、…、ＤＡＣ２ｑの系統で階調アンプＡＭＰ２が選択され、ＤＡＣ３１、ＤＡＣ３２、…、ＤＡＣ３ｑの系統で階調アンプＡＭＰ３が選択される。この場合、階調アンプ側から見た負荷は表示画素数の１/３になる。なお、この例では、書きこみの初期段階では階調レベル１、階調レベル２、階調レベル３の３種類の階調レベルの表示がなされることになる。しかしながら、これらの階調レベルは互いに近接した階調レベルであるため、人間の目にはほぼ１種類の階調レベルの表示がなされているものとみなすことができる。
【００５８】
このようにして第２の実施形態では、第１の実施形態と同様に、個々の階調アンプの駆動能力を低くすることができるので、階調アンプのシュリンク、階調アンプの低バイアス化による省電力化等を図ることが可能である。
【００５９】
ここで、第２の実施形態では、表示画素（ＤＡＣ）を３系統に分散させる例を説明したが、この分散させる数は３系統に限るものではない。即ち、２系統又は４系統以上としても良い。
【００６０】
［第３の実施形態］
次に、本発明の第３の実施形態について説明する。第３の実施形態は、階調アンプに対して駆動する表示画素をできるだけ均等に割り付けるようにして駆動を行う例である。
【００６１】
図１２は、本実施形態における信号ドライバ２０の構成を示す図である。ここで、負荷を低減させる例である。
【００６２】
図１２は、本実施形態における信号ドライバ２０の構成を示す図である。ここで、図１２においては、第１の実施形態と同様の構成を有する階調電圧生成部２１の図示を省略している。また、階調アンプ部２２の構成も第１の実施形態と同様であるので説明を省略する。
【００６３】
図１２に示すように、第２の実施形態におけるＤＡＣ部２３はｐ個のＤＡＣを有している。そして、このｐ個のＤＡＣは、３つずつｑ系統のＤＡＣ ＤＡＣ１、ＤＡＣ２、…、ＤＡＣｑとして構成されている。なお、ここではｑ＝ｎ＝ｐ/３として説明を続ける。
【００６４】
これらのｑ系統のＤＡＣには階調アンプ分散制御信号の代わりに後述する画素分割制御信号が入力される。なお、図１２に示すＤＡＣの内部構成は図４で示したものと同様である。したがって、図１２に示すＤＡＣの構成については説明を省略する。
【００６５】
図１３〜図１５は、第３の実施形態におけるデコーダ２３１によって生成される選択信号について示す図である。ここで、図１３はＤＡＣ１内のデコーダ２３１によって生成される選択信号を示し、図１４はＤＡＣ２内のデコーダ２３１によって生成される選択信号を示し、図１５はＤＡＣｑ内のデコーダ２３１によって生成される選択信号を示している。
【００６６】
まず、各ＤＡＣのデコーダ２３１に画素分割制御信号が入力されると、デコーダ２３１は画素分割制御信号の値を判定する。
【００６７】
画素分割制御信号がＬｏｗの場合には、図１３〜図１４に示すように、デコーダ２３１は、入力された表示データによって示される階調レベルに対応した階調アンプの出力を選択するように選択信号を出力する。
【００６８】
一方、画素分割制御信号がＨｉｇｈの場合には、表示データによらずに各ＤＡＣに固定の階調アンプからの出力を選択する。即ち、図１３に示すように、ＤＡＣ１のデコーダ２３１は階調アンプＡＭＰ１の出力を選択するように選択信号を出力する。また、図１４に示すように、ＤＡＣ２は階調アンプＡＭＰ２の出力を選択するように選択信号を出力する。さらに、図１５に示すように、ＤＡＣｑは階調アンプＡＭＰｎの出力を選択するように選択信号を出力する。ＤＡＣ３〜ＤＡＣｑ−１についても同様に固定の階調アンプからの出力を選択するように選択信号を出力する。
【００６９】
図１６は、本実施形態における画素分割制御信号を用いた表示駆動の際のタイミングチャートである。なお、図１６においても、１水平期間毎のタイミングチャートを示している。また、図１６においても、表示画素への階調電圧の書き込みの初期段階のみ、画素分割制御信号をＨｉｇｈとする。
【００７０】
コントローラ６０は水平同期信号をＨｉｇｈとすると同時に画素分割制御信号をＨｉｇｈとする。これにより、ＤＡＣ毎に予め決められた階調アンプの出力が選択される。画素分割制御信号をＨｉｇｈとした後、表示画素の電圧が所定の電圧（例えば、中間の階調レベルに対応した電圧）に達した時点でコントローラ６０は画素散制御信号をＬｏｗとする。これにより、各表示画素は、それぞれ、対応する表示データによって示される階調レベルに応じた階調アンプのみで駆動される。
【００７１】
以上説明したように、第３の実施形態によれば、１つの階調アンプによって駆動する表示画素の数を第１の実施形態や第２の実施形態に比べてさらに少なくすることができる。したがって、第１及び第２の実施形態に比べて階調アンプ側から見た負荷を低減させることができる。このようにして第３の実施形態では、個々階調アンプの駆動能力を低くすることができるので、階調アンプのシュリンク、階調アンプの低バイアス化による省電力化等を図ることが可能である。
【００７２】
以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００７３】
さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１の実施形態に係る表示駆動装置を適用した表示装置の構成を示す図である。
【図２】表示パネルに設けられる１つの表示画素の等価回路を示す図である。
【図３】本発明の第１の実施形態における信号ドライバの構成を示す図である。
【図４】ＤＡＣ部の１つのＤＡＣの内部構成を示す図である。
【図５】本発明の第１の実施形態におけるデコーダによって生成される選択信号について示す図である。
【図６】本発明の第１の実施形態における階調アンプ分散制御信号を用いた表示駆動の際のタイミングチャートである。
【図７】本発明の第２の実施形態における信号ドライバの構成を示す図である。
【図８】ＤＡＣ１１〜ＤＡＣ１ｑ内のデコーダによって生成される選択信号を示す図である。
【図９】ＤＡＣ２１〜ＤＡＣ２ｑ内のデコーダによって生成される選択信号を示す図である。
【図１０】ＤＡＣ３１〜ＤＡＣ３ｑ内のデコーダによって生成される選択信号を示す図である。
【図１１】本発明の第２の実施形態における画素分散制御信号を用いた表示駆動の際のタイミングチャートである。
【図１２】第３の実施形態における信号ドライバの構成を示す図である。
【図１３】ＤＡＣ１内のデコーダによって生成される選択信号を示す図である。
【図１４】ＤＡＣ２内のデコーダによって生成される選択信号を示す図である。
【図１５】ＤＡＣｑ内のデコーダによって生成される選択信号を示す図である。
【図１６】本発明の第３の実施形態における画素分割制御信号を用いた表示駆動の際のタイミングチャートである。
【符号の説明】
【００７５】
１…表示装置、１０…表示パネル、２０…信号ドライバ、２１…階調電圧生成部、２２…階調アンプ部、２３…デジタルアナログコンバータ（ＤＡＣ）部、３０…走査ドライバ、４０…ＲＧＢデコーダ、５０…共通電圧発生回路、６０…コントローラ、７０…電源電圧発生回路
【図１】
0004968148.tif 000002
【図２】
0004968148.tif 000003
【図３】
0004968148.tif 000004
【図４】
0004968148.tif 000005
【図５】
0004968148.tif 000006
【図６】
0004968148.tif 000007
【図７】
0004968148.tif 000008
【図８】
0004968148.tif 000009
【図９】
0004968148.tif 000010
【図１０】
0004968148.tif 000011
【図１１】
0004968148.tif 000012
【図１２】
0004968148.tif 000013
【図１３】
0004968148.tif 000014
【図１４】
0004968148.tif 000015
【図１５】
0004968148.tif 000016
【図１６】
0004968148.tif 000017