(57)【特許請求の範囲】
【請求項１】
光学的黒エリアおよび有効エリアが隣接して形成された複数の画素から画像信号を第１出力モードと第２出力モードを含む複数の出力モードに応じて出力する撮像素子と、
前記第１出力モードにおいて出力される第１画像信号の前記光学的黒エリアに基づいて第１クランプレベルを検出し、該第１クランプレベルを基準黒レベルとして前記第１画像信号に対してクランプ処理を施す第１クランプ手段と、
前記第２出力モードにおいて出力される第２画像信号の前記光学的黒エリアに基づいて第２クランプレベルを検出し、該第２クランプレベルを基準黒レベルとして前記第２画像信号に対してクランプ処理を施す第２クランプ手段と、
前記第１出力モードと前記第２出力モードを切り替えるモード切替手段と、
前記切替手段によって前記第１出力モードから第２出力モードに切り替えられる場合、前記基準黒レベルを前記第１クランプレベルから前記第２クランプレベルへ変更するレベル変更に要する時間を所定期間内とする制御を実行する制御手段を備え、
前記制御手段における前記レベル変更では、前記第１クランプレベルを所定レベルよりも低くするリセット処理を行ってから前記第２クランプレベルへ変更されることを特徴とする、カメラ。
【請求項２】
前記第１クランプレベルおよび前記第２クランプレベルはレジスタ値に基づくレベルであり、前記クランプ処理は前記画像信号に該レジスタ値が変換されたアナログ信号を減少させることを特徴とする、請求項１記載のカメラ。
【請求項３】
前記第１クランプレベルおよび前記第２クランプレベルはキャパシタの充放電による電荷量に基づくレベルであり、前記クランプ処理は前記画像信号に該キャパシタが保持する該電荷量を減少させることを特徴とする、請求項１記載のカメラ。
【請求項４】
前記第１クランプレベルにおける前記リセット処理は、前記キャパシタの電荷量が前記第２クランプレベルよりも低くなるように放電することを特徴とする請求項３記載のカメラ。
【請求項５】
前記所定期間は、前記撮像素子が画像信号を出力する際の垂直ブランキング期間であることを特徴とする請求項１乃至４のいずれかに記載のカメラ。
【請求項６】
光学的黒エリアおよび有効エリアが隣接して形成された複数の画素からアナログ映像信号を出力する撮像素子と、
前記アナログ映像信号に第１Ａ／Ｄ変換処理を施し第１ビット数の第１デジタル画像信号を出力する第１Ａ／Ｄ変換手段と、
前記アナログ映像信号に第２Ａ／Ｄ変換処理を施し第２ビット数の第２デジタル画像信号を出力する第２Ａ／Ｄ変換手段と、
前記第１Ａ／Ｄ変換処理と第２Ａ／Ｄ変換処理を切替えることによって、前記撮像素子から出力されるダイナミックレンジにおけるビット数が切替わる切替手段と、
前記第１デジタル画像信号および前記第２デジタル画像信号に光学的黒エリア中の特定画素に対応するデジタル黒信号を取得するためのフィルタリング処理を施すデジタルフィルタと、
前記フィルタリング処理が施されたデジタル黒信号に基づくクランプレベルを基準黒レベルとして前記アナログ映像信号に対してクランプ処理を施すクランプ手段と、
前記切替手段によって前記第１Ａ／Ｄ変換処理と前記第２Ａ／Ｄ変換処理が切り替えられると、前記デジタルフィルタに初期化処理を施す初期化手段、および
前記クランプ手段において、前記初期化処理が施されると前記クランプレベルをリセットするリセット処理をさらに備えることを特徴とするカメラ。
【請求項７】
前記クランプ手段はレジスタを含み、前記リセット処理は該レジスタの値を０とすることを特徴とする、請求項６記載のカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子からの画像信号をクランプするクランプ処理を行うカメラに関するものである。
【背景技術】
【０００２】
従来のカメラ、特にたとえばデジタルカメラにおいて、撮像素子から出力されるアナログ映像信号はＣＤＳ回路による相関２重サンプリング処理を経て、クランプ回路に与えられ、クランプ処理が為される。そしてクランプ処理されたアナログ映像信号は、Ａ／Ｄ変換器に出力されデジタル信号に変換され、信号処理回路に入力される。
【０００３】
上述したクランプ処理は、アナログ映像信号のオフセット電圧（ＤＣ成分）を常に一定レベルに保つために、撮像素子内に形成されるオプティカルブラック部から暗電流を検出し、その信号レベルに基づいてオプティカルブラック部の電位を固定し、基準黒信号レベル（ＯＢクランプレベル）とする（クランプする）処理を行っている。そうすることによって、信号処理回路における信号処理では、ＯＢクランプレベルを基準として３つの色信号であるＲ、Ｇ、Ｂ信号を生成し、３つの色信号に対して利得調整などが行われ、Ｙ、Ｕ、Ｖ信号に変換するなどの信号処理を実行する際に、暗電流に影響されずに処理を実行することができる。
【０００４】
このように、撮像素子のアナログ信号出力を、Ａ／Ｄ変換器を用いてデジタル信号化し、以降の信号処理を行うビデオカメラ信号に係り、特にＡ／Ｄ変換前のアナログ映像信号のオフセット電圧を一定に保つようにするクランプ回路が特許文献１に開示されている。
【特許文献１】特開２００１−１６９１８８号公報  [H04N   5/335]
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載された従来技術１のクランプ回路においては、充放電を行うコンデンサと、オフセットを決定するバイアス用コンデンサを分離独立させ、ライン毎に時分割した交互動作としたことにより、１ライン期間内でクランプ用コンデンサの充放電による影響を受けない、安定した映像信号を得ることができる。
【０００６】
しかしながら、このクランプ回路の構成では、コンデンサを２つ用意するとともに切り替え用のスイッチも複数用意しなければならないため、回路が複雑化し、かつコストも高くなる。
【０００７】
また、デジタルカメラでは、静止画像を外部メモリなどに記録するときとスルー画像を所定のフレームレートで表示器に出力させるときとで、例えば（１）撮像素子から出力されるアナログ映像信号の制御、または（２）Ａ／Ｄ変換におけるデジタル信号のビット数の制御などが行われている。
【０００８】
（１）では、デジタルカメラは静止画像を外部メモリなどに記録するときに、デジタルカメラの撮像素子が備える画素をすべて読み出し（全画素出力モード）、ファインダ等にスルー画像を所定のフレームレートで表示器に出力するときは、撮像素子が備える画素を撮像素子上で混合し、出力している（画素加算出力モード）。
【０００９】
全画素出力モードでは、画素が全て読み出されるため、クランプ処理におけるＯＢクランプレベルは１画素分のレベルである。しかしながら、画素加算出力モードにおいては画素が加算されて読み出されるため、クランプ処理におけるＯＢクランプレベルは、加算した画素数分加算されたレベルとなる。
【００１０】
さて、画素加算出力モードから全画素出力モードに切り替えられたとき、クランプ処理におけるＯＢクランプレベルも画素数分加算されたレベルから１画素分のレベルにしなければならない。しかしながら、図１５に示す４画素加算出力モードから全画素出力モードへの移行時に、クランプ処理におけるＯＢクランプレベルを調整する際の時定数の関係から、出力モードを切り替えてから所望のＯＢクランプレベルに所定の期間内に到達することができず、ＯＢクランプレベルが正常とならない期間が発生し、画像において局所的または全体的にＯＢクランプレベルが適正とならなくなる。その結果、静止画像の下部に黒沈みなどが発生し、画像の品質が悪くなる。
【００１１】
（２）では、デジタルカメラは撮像素子から全画素の読み出しを行い、Ａ／Ｄ変換器で静止画像を外部メモリなどに記録するときと、スルー画像を所定のフレームレートで出力するときとで、ダイナミックレンジを変更し異なるビット数でデジタル信号を出力している。
【００１２】
静止画像を外部メモリなどに記録する静止画像撮像モードとスルー画像を所定のフレームレートで表示器に出力するスルー画像モードとで、モード切り替えを行った際に、クランプ処理のＯＢクランプレベルを決定する制御回路において、制御回路の前段のビット数の変化により正常に動作されないフィルタ部から出力されたデジタル信号が入力されるため、図１６に示すようにＯＢクランプレベルが変化し、リセット処理がなされるまで正常とならない期間が発生する。その結果、スルー画像全体に黒沈みなどが発生し、画像の品質が悪くなる。
【００１３】
（１）、（２）のように、モードが切り替えられた際のＯＢクランプレベルの適正化について、従来技術１は何ら開示していない。
【００１４】
本発明は、上記の問題点を解決するもので、簡単な構成で、常に適正なＯＢクランプレベルでクランプ処理を施すことが出来るカメラを提供するものである。
【課題を解決するための手段】
【００１５】
第１の発明のカメラは、光学的黒エリアおよび有効エリアが隣接して形成された複数の画素から画像信号を第１出力モードと第２出力モードを含む複数の出力モードに応じて出力する撮像素子と、第１出力モードにおいて出力される第１画像信号の光学的黒エリアに基づいて第１クランプレベルを検出し、該第１クランプレベルを基準黒レベルとして第１画像信号に対してクランプ処理を施す第１クランプ手段と、第２出力モードにおいて出力される第２画像信号の光学的黒エリアに基づいて第２クランプレベルを検出し、該第２クランプレベルを基準黒レベルとして第２画像信号に対してクランプ処理を施す第２クランプ手段と、第１出力モードと第２出力モードを切り替えるモード切替手段と、切替手段によって第１出力モードから第２出力モードに切り替えられる場合、基準黒レベルを第１クランプレベルから第２クランプレベルへ変更するレベル変更に要する時間を所定期間内とする制御を実行する制御手段を備え、制御手段におけるレベル変更では、第１クランプレベルを所定レベルよりも低くするリセット処理を行ってから前記第２クランプレベルへ変更されることを特徴とする。
【００１６】
これによると、第１出力モードから第２出力モードに切り替えられたとき、所定の期間内に第１クランプレベルから第２クランプレベルに変更されるため、出力モードが切り替えられても、所定期間後には正常なクランプレベルに到達する。したがって、画像の品質を維持することができる。
【００１８】
これによると、出力モードが変更されるときに、第１クランプレベルが所定レベルよりも低くなるため、第２クランプレベルに到達する時間を短縮することができる。
【００１９】
第１の発明に従う第２の発明のカメラにおいて、第１クランプレベルおよび第２クランプレベルはレジスタ値に基づくレベルであり、クランプ処理は画像信号にレジスタ値が変換されたアナログ信号を減少させることを特徴とする。
【００２０】
これによると、第１クランプレベルおよび第２クランプレベルはレジスタ値で調整され、レジスタ値に基づくアナログ信号で画像信号を減少させることでクランプ処理が為されるため、簡単な構成でクランプ処理を実行させることが出来る。
【００２１】
第１の発明に従う第３の発明のカメラにおいて、第１クランプレベルおよび第２クランプレベルはキャパシタの充放電による電荷量に基づくレベルであり、クランプ処理は画像信号にキャパシタが保持する電荷量を減少させることを特徴とする。
【００２２】
これによると、第１クランプレベルおよび第２クランプレベルはキャパシタで調整され、キャパシタが保持する電荷量を減少させることでクランプ処理がなされるため、簡単な構成でクランプ処理を実行させることができる。
【００２３】
第３の発明に従う第４の発明のカメラにおいて、第１クランプレベルにおけるリセット処理は、キャパシタの電荷量が第２クランプレベルよりも低くなるように放電することを特徴とする。
【００２４】
これによると、キャパシタの電荷量が第２クランプレベルよりも低くなってから、第２クランプレベルに対応する電荷量に充電されるため、簡単な構成で第２クランプレベルに到達する時間を短縮することができる。
【００２５】
第１乃至第４のいずれかに従う第５の発明のカメラにおいて、所定期間は、撮像素子が画像信号を出力する際の垂直ブランキング期間であることを特徴とする。
【００２６】
第６の発明のカメラは、光学的黒エリアおよび有効エリアが隣接して形成された複数の画素からアナログ映像信号を出力する撮像素子と、アナログ映像信号に第１Ａ／Ｄ変換処理を施し第１ビット数の第１デジタル画像信号を出力する第１Ａ／Ｄ変換手段と、アナログ映像信号に第２Ａ／Ｄ変換処理を施し第２ビット数の第２デジタル画像信号を出力する第２Ａ／Ｄ変換手段と、第１Ａ／Ｄ変換処理と第２Ａ／Ｄ変換処理を切替える切替手段と、第１デジタル画像信号および第２デジタル画像信号に光学的黒エリア中の特定画素に対応するデジタル黒信号を取得するためのフィルタリング処理を施すデジタルフィルタと、フィルタリング処理が施されたデジタル黒信号に基づくクランプレベルを基準黒レベルとしてアナログ映像信号に対してクランプ処理を施すクランプ手段と、切替手段によって第１Ａ／Ｄ変換処理と第２Ａ／Ｄ変換処理が切り替えられると、デジタルフィルタに初期化処理を施す初期化手段と、クランプ手段において、初期化処理が施されるとクランプレベルをリセットするリセット処理を備えることを特徴とする。
【００２７】
これによると、デジタルフィルタのおけるデジタル黒信号のフィルタリング処理において、入力されるデジタル黒信号のビット数が変更されると、初期化処理が施されるため正常に動作する。したがって適正なクランプレベルを常に保つことができる。
【００２９】
第６の発明に従属する第７の発明のカメラにおいて、クランプ手段はレジスタを含み、リセット処理は該レジスタの値を０とすることを特徴とする。
【発明の効果】
【００３０】
本発明に係るカメラによれば、簡単な構成で、常に適正なＯＢクランプレベルでクランプ処理を施すことが出来る。
【発明を実施するための最良の形態】
【００３１】
以下、本発明をデジタルカメラに実施した形態につき、図面に沿って具体的に説明する。
【００３２】
第１実施例
図１および図２は第１実施例のデジタルカメラ１０のブロック図を示している。デジタルカメラ１０は光学レンズ１２および絞り１４を含む。これらの光学レンズ１２および絞り１４の移動の調節は、モータ駆動部５０によって行われる。ただし、このモータ駆動部５０は、光学レンズ１２および絞り１４を別々に調節する図示しない２つのモータで構成される。
【００３３】
被写体の光学像は、光学レンズ１２は絞り１４を介して、撮像素子であるＣＣＤイメージャ１６の受光面上に結像させる。ＣＣＤイメージャ１６の受光面には図３に示す原色フィルタが装着されており、ＣＣＤイメージャ１６を構成する１部分であるフォトダイオードには、いずれか１つの原色成分を持つ光が照射される。フォトダイオードでは、光電変換が行われ、光の強さと時間に応じて蓄積された電荷の信号は、タイミングジェネレータ（ＴＧ）１８によって生成されたＣＣＤイメージャ１６の駆動に必要な各種のパルス波形である電荷読み出しパルス、垂直転送パルスおよび水平転送パルスに従ってアナログ撮像信号で出力される。また、タイミングジェネレータ（ＴＧ）１８は、クランプパルスを生成し、ＡＦＥ回路２０に含まれるクランプ回路３０に与える。
【００３４】
第１実施例において、ＣＣＤイメージャ１６からアナログ映像信号を出力させる際のＣＣＤイメージャ１６から画素を読み出す２通りのモードが存在するが、後で詳しく説明する。
【００３５】
ＡＦＥ回路２０は図２に示すように、ＣＤＳ回路２２、ＡＧＣ回路２４、減算器２６、Ａ／Ｄ変換器２８およびクランプ回路３０で構成される。クランプ回路３０は、デジタルフィルタ回路３０ａ、制御回路３０ｂ、Ｄ／Ａ変換器３０ｃ、およびスイッチＳＷ１で構成される。ＣＣＤイメージャ１６から出力されたアナログ撮像信号は、ＣＤＳ回路２２によって相関２重サンプリング処理が施され、ＡＧＣ回路２４によってゲイン調整が施される。そして、クランプ回路３０は、ＴＧ１８から出力されたクランプパルスに応答して、アナログ映像信号にクランプ処理が施される。クランプ処理を終えたアナログ画像信号は、Ａ／Ｄ変換器２８によってデジタル信号に変換される。デジタル信号は信号処理回路３２でさまざまな信号処理が行われ、Ｙ、Ｕ、Ｖ信号に変換され、ＳＤＲＡＭ３６に一旦格納される。ＳＤＲＡＭ３６に格納されたデジタル信号は、ＣＰＵ３４の制御により、画像圧縮・伸張処理部３８でＪＰＥＧ圧縮処理が施され、圧縮画像データに変換される。ＣＰＵ３４の制御により、カード制御部４０は外部カードメモリカード４２を制御し圧縮画像データを記録する。
【００３６】
また、ＳＤＲＡＭ３６に一旦格納されたデジタル信号は、ＣＰＵ３４の制御により、Ｄ／Ａ変換器４４によってアナログ映像信号に変換され、ビデオエンコーダ４６によってＮＴＳＣ信号に変換され、スルー画像として表示器４８に表示される。
【００３７】
操作部５２はＣＰＵ３４に接続され、図示しないシャッタボタンを備えており、シャッタボタンが押下されることによって、静止画像の撮像および動画像の撮像を開始させる撮像操作を行うことができる。また、静止画像または動画像を撮像する際には、デジタルカメラの撮像形態を設定しておく必要があるが、操作部５２の図示しない撮像モード設定ボタンを操作することにより撮像形態の切り替えが可能である。また、操作部５２は図示しない電源ボタンを備えており、押下されることによってデジタルカメラ１０の電源がＯＮ、ＯＦＦされる。電源ＯＮされると、撮像操作が行われない間、静止画像撮像モードまたは動画像撮像モードのモード状態に関わらず、表示器４８にスルー画像が表示される。
【００３８】
第１実施例において、ＣＣＤイメージャ１６からアナログ映像信号を出力させる際に、ＣＣＤイメージャ１６から画素を読み出す２通りのモードが存在する。１つ目のモードは、静止画像等を取得する場合に、図４（ａ）に示すようにＣＣＤイメージャ１６に形成される画素を全て読み出す、全画素出力モードによって出力させるものである。
【００３９】
２つ目のモードは、スルー画像を表示器４８に表示させる場合に、図４（ｂ）に示すように、ＣＣＤイメージャ１６上で垂直方向に２つの同一色フィルタの画素を加算し、さらに水平方向に２つの同一色フィルタ画素を加算して読み出す、４画素加算出力モードによって出力させるものである。この場合、信号レベルは４倍となり、Ｓ／Ｎは１倍になる。この４画素加算出力モードの動作は、例えばソニー株式会社の製品であるソニーＣＣＤエリアイメージセンサＩＣＸ６２９ＡＱＦの技術資料などに詳細に書かれているため、省略する。
【００４０】
さて、ＣＣＤイメージャ１６の受光面には、図３に示すように有効エリアと光学的黒エリア（ＯＢエリア）が形成される。有効エリアは受光面の中央に形成され、光学的黒エリアは受光面の周辺に形成される。このため、ＣＣＤイメージャ１６から出力されるアナログ映像信号は、光学的黒成分も有する。
【００４１】
ここで、静止画撮像が行われるときのクランプ処理について図２を用いて詳細に説明する。ユーザによって、操作部５２のシャッタボタンが押下されることにより、上述したように光学レンズ１２および絞り１４の調整が行われ、ＣＣＤイメージャ１６の受光面上に被写体の光学像が結像されると、フォトダイオードで生成された電荷は、タイミングジェネレータ（ＴＧ）１８から出力された電荷読み出しパルスによって垂直転送レジスタに読み出される。読み出された電荷は、タイミングジェネレータ（ＴＧ）１８から出力された垂直転送パルスによって垂直方向に転送される。ＴＧ１８はまた、水平１ライン分の電荷が各垂直転送レジスタから水平転送レジスタに与えられる毎に、水平転送パルスを出力する。水平転送レジスタは、このような水平転送パルスに応答して水平１ライン分の電荷を水平方向に転送する。水平転送された電荷はアナログ映像信号として外部に出力される（全画素出力モード）。そのとき、図３から分かるように、クランプエリアの画素に対応する電荷が先にアナログ映像信号として外部に出力され、次に有効エリアの画素に対応する電荷がアナログ映像信号として外部に出力される。
【００４２】
また、タイミングジェネレータ（ＴＧ）１８により生成されるクランプパルスによって、ＣＣＤイメージャ１６からアナログ映像信号が出力されるタイミングで、Ａ／Ｄ変換器２８とデジタルフィルタ回路３０ａを接続するようにスイッチＳＷ１を切り替える。ＣＤＳ回路２２では、クランプエリアの画素に対応するアナログ黒信号が相関２重サンプリング処理され、ＡＧＣ回路２４にてゲイン調整され、減算器２６を経てＡ／Ｄ変換器２８に入力される。Ａ／Ｄ変換器２８によってアナログ黒信号が変換され、デジタルフィルタ回路３０ａにデジタル黒信号として入力される。デジタルフィルタ回路３０ａでは、デジタル黒信号における欠陥画素等の無効画素のレベル値を除去する。デジタルフィルタ回路３０ａにてフィルタリングされたデジタル黒信号は、制御回路３０ｂへ入力され、制御回路３０ｂ内のレジスタ３０ｄへデジタル的にＯＢクランプレベルを蓄積し１画素分に平均化して、Ｄ／Ａ変換器３０ｃへ出力する。Ｄ／Ａ変換器３０ｃでは、制御回路３０ｂから出力されたＯＢクランプレベルをアナログ信号に変換する。ＡＧＣ回路２４から出力される有効エリアのアナログ映像信号に上述したアナログ信号を減算することにより、クランプ処理が施されてから、Ａ／Ｄ変換器２８を経て、信号処理部３２へ入力されさまざまな信号処理が行われる。
【００４３】
この制御回路３０ｂで為されるＯＢクランプレベルの蓄積および平均化は、制御回路３０ｂに基づく時定数に従って、図３に示す光学的黒エリアＡに対応するアナログ映像信号をＣＣＤイメージャ１６から出力されている間、つまり垂直ブランキング期間に為される。
【００４４】
次に、スルー画像が表示器４８に出力されるときのクランプ処理について図２を用いて詳細に説明する。
【００４５】
ユーザによって、操作部５２の電源ボタンが押下されると、ＣＰＵ３４は押下されたことを検出し、ＣＰＵ３４の制御によって、クランプ回路３０の制御回路３０ｂ内のレジスタ３０ｄがリセットされる。
【００４６】
ＣＣＤイメージャ１６の受光面上に被写体の光学像が結像されると、フォトダイオードで生成された電荷は、タイミングジェネレータ（ＴＧ）１８から出力された電荷読み出しパルスによって、図４（ｂ）に示す如く、例えば、色フィルタＲが付された１行目と３行目の２つのフォトダイオードの電荷が垂直転送レジスタに読み出される。読み出された電荷は、タイミングジェネレータ（ＴＧ）１８から出力された垂直転送パルスによって垂直方向に転送され、水平転送レジスタで垂直方向１行目の２つの電荷が加算され、垂直方向３行目の２つの電荷が加算される。そして、ＴＧ１８からの水平転送パルスに応答して、水平１ライン分の電荷を水平方向に転送する際に、加算された１行目と３行目の電荷が加算される。つまり、４画素の電荷を加算し１画素を生成している。したがって信号レベルは４倍、Ｓ／Ｎは１倍になる。このような画素加算処理が、色フィルタＧおよびＢが付されたフォトダイオードの電荷について同様に行われ、これらの電荷は水平方向に転送される。水平転送された電荷は、アナログ映像信号として外部に出力される（４画素加算出力モード）。
【００４７】
全画素出力モードの説明と同様、アナログ黒信号が生成され、それに基づくＯＢクランプレベルは、図５に示すように４画素加算出力モードと全画素出力モードによって異なる。４画素加算出力モードでは、信号レベルが全画素出力モードの４倍であるため、ＯＢクランプレベルも４倍となる。
【００４８】
したがって、制御回路３０ｂ内のレジスタ３０ｄへデジタル的に、全画素出力モードと比較して信号レベルが４倍であるＯＢクランプレベルを蓄積し４画素分に平均化して、Ｄ／Ａ変換器３０ｃへ出力する。Ｄ／Ａ変換器３０ｃでは、制御回路３０ｂから出力されたＯＢクランプレベルをアナログ信号に変換する。ＡＧＣ回路２４から出力される有効エリアのアナログ映像信号に、上述したアナログ信号を減算することにより、クランプ処理が施されてからＡ／Ｄ変換器２８を経て、信号処理部３２へ入力されさまざまな信号処理が行われる。
【００４９】
この制御回路３０ｂで為されるＯＢクランプレベルの蓄積および平均化は、制御回路３０ｂに基づく時定数に従って、図３に示す光学的黒エリアＡに対応するアナログ映像信号をＣＣＤイメージャ１６から出力されている間、つまり垂直ブランキング期間に為される。
【００５０】
さて、ここで、図６を参照して、スルー画像を表示器４８に出力しているとき、つまりＣＣＤイメージャ１６が４画素加算処理を行い出力している状態のとき（４画素加算出力モード）、操作部５２のシャッタボタンが押下され、全画素を出力する処理（全画素加算出力モード）に切り替わった場合について説明する。
【００５１】
操作部５２のシャッタボタンが押下されると、ＣＰＵ３４は操作部５２のシャッタボタンが押下されたことを検出し、ＣＰＵ３４の制御によって、クランプ回路３０の制御回路３０ｂ内のレジスタ３０ｄがリセットされる。そして、上述したような全画素出力モードにおけるクランプ処理が行われる。
【００５２】
図６に示すように４画素加算出力モードから全画素出力モードに切り替わったときのＯＢクランプレベルは０となる。そして、制御回路３０ｂに基づく時定数に従って、全画素出力モードにおけるＯＢクランプレベルに達している。全画素出力モードにおけるＯＢクランプレベルは、４画素加算出力モードにおけるＯＢクランプレベルよりも低いため、ＯＢクランプレベルを一旦０にしてから制御回路３０ｂにてＯＢクランプレベルを蓄積した方が、所望のＯＢクランプレベルに到達する時間が短くなる。
【００５３】
すると、図１５に示すように、４画素加算出力モードから全画素出力モードに切り替わったとき、制御回路３０ｂに基づく時定数に従ってＯＢクランプレベルを下げていった場合の垂直ブランキング期間内に適正なＯＢクランプレベルに到達することができないという問題がなくなる。したがって、下部が黒沈みするような画像は生成されず、常に安定した画像を記録することができる。
【００５４】
また、静止画撮像処理が行われた後、再びスルー画像を表示器４８に出力する。したがって、ＣＣＤイメージャ１６は全画素出力モードから４画素加算出力モードに切り替えられる。しかしながら、クランプ回路３０において、ＣＰＵ３４はレジスタ３０ｄをリセットする制御を行うことなく、４画素加算出力モードにおけるＯＢクランプレベルに到達するようにレジスタ３０ｄにＯＢクランプレベルを蓄積している。
【００５５】
次に、上述した４画素加算出力モードと全画素加算出力モードが切り替えられる際のクランプ回路３０におけるＣＰＵ３４が実行する処理について、図７のフローチャートを用いて説明する。
【００５６】
操作部５２の電源ボタンが押下されるとデジタルカメラ１０に電源が投入される。するとＣＰＵ３４は、ステップＳ１にてスルー画像を表示器４８に表示させるべく、ＣＣＤイメージャ１６から出力されるアナログ映像信号をスルー画像モード、つまり４画素加算して出力させるように設定する。つまり、タイミングジェネレータ（ＴＧ）の電荷読み出しパルス、垂直転送パルスおよび水平転送パルスを４画素加算して出力させるように制御する。
【００５７】
次にステップＳ３に進み、ＯＢクランプレベルのリセット処理、つまりレジスタ３０ｄを０にリセットする。
【００５８】
そしてステップＳ５に進み、１画面分の取り込みが終了したか否かを判別する。ここで、ＹＥＳと判別するとステップＳ７に進み、静止画像モード、つまり全画素出力モードに切り替え操作が有ったか否かを判別する。この切り替え操作の例として、操作部５２のシャッタボタンの押下があったか否かが挙げられる。
【００５９】
ステップＳ７でＮＯと判別した場合は、ステップＳ５に進み、再び１画面分の取り込みが終了したか否かを判別し、ＹＥＳと判別した場合はステップＳ９へ進む。
【００６０】
ステップＳ９では、静止画像を出力させるべく、ＣＣＤイメージャ１６から出力されるアナログ映像信号を全画素で出力させるように設定する。つまり、タイミングジェネレータ（ＴＧ）の電荷読み出しパルス、垂直転送パルスおよび水平転送パルスを全画素で出力させるように制御する。
【００６１】
次にステップＳ１１へ進み、ＯＢクランプレベルのリセット処理つまりレジスタ３０ｄを０にリセットする。
【００６２】
そしてステップＳ１３へ進み、１画面分の取り込みが終了したか否かを判別し、ＹＥＳと判別した場合、ステップＳ１５へ進み、ふたたび、スルー画像モード（４画素加算出力モード）に設定する。そして、ステップＳ５にもどる。
【００６３】
上述したように、本実施例では、ＣＣＤイメージャ１６から出力されるアナログ映像信号が、４画素加算出力モードから全画素出力モードに切り替わったときに、制御回路３０ｄ内のレジスタ３０ｄをリセットするため、垂直ブランキング期間内にＯＢクランプレベルに到達することができる。したがって、下部が黒沈みするような画像は生成されず、常に安定した画像を記録することができる。
【００６４】
なお、本実施例では、ＣＣＤイメージャ１６の出力において、４画素加算出力モードを、スルー画像を表示器３４に表示させるときのモードとして、全画素出力モードを、静止画像を取り込むときのモードとして説明したが、４画素加算出力モードを動画像を記録するときのモードとしてもよく、これに限らないことは言うまでもない。
【００６５】
また、第１実施例では、撮像素子としてＣＣＤイメージャ１６を採用し本件発明を説明したが、ＣＭＯＳイメージャを採用しても良い。
【００６６】
第２実施例
図８および図９は、第２実施例のデジタルカメラ６０のブロック図を示している。図８および図９において、第１実施例のデジタルカメラ１０のブロック図である図１と同じ符号が付されているブロックについては、第１実施例と同様の機能を持ち、同様の動作が為される。したがって、第１実施例のデジタルカメラ１０と同様の動作は省略し、第１実施例のデジタルカメラ１０と第２実施例のデジタルカメラ６０の相違点を中心に説明する。
【００６７】
デジタルカメラ６０は、ＣＭＯＳイメージャユニット６２を備え、ＣＭＯＳイメージャユニット６２は、撮像素子として原色フィルタが装着されたＣＭＯＳイメージャ６４を備えている。そして、第１実施例と同様、ＣＭＯＳイメージャ６４の受光面には、図３に示すように有効エリアと光学的黒エリア（ＯＢエリア）が形成され、有効エリアは受光面の中央に形成され、光学的黒エリアは受光面の周辺に形成される。
【００６８】
ＣＭＯＳイメージャ６４は、画素単位で増幅器を持ち画素単位でアナログ映像信号を読み出す。したがって、被写体の光学像はＣＭＯＳイメージャ６４の受光面上に結像され、タイミングジェネレータ（ＴＧ）６８によって生成されたＣＭＯＳイメージャ６４の駆動に必要な転送信号に従って、アナログ撮像信号で出力される。また、タイミングジェネレータ（ＴＧ）６８は、クランプパルスを生成し、クランプ回路７４に与える。
【００６９】
ＣＭＯＳイメージャユニット６４は図９に示すように、ＣＤＳ回路８２、ＡＧＣ回路８４、減算器７０、Ａ／Ｄ変換器７２およびクランプ回路７４で構成される。また、クランプ回路７４は、デジタルフィルタ回路７４ａ、制御回路７４ｂ、Ｄ／Ａ変換器７４ｃ、レジスタ７４ｄおよびスイッチＳＷ１で構成される。ＣＭＯＳイメージャ６４から出力されたアナログ映像信号は、ＣＤＳ回路８２によって相関２重サンプリング処理が施され、ＡＧＣ回路８４によってゲイン調整が施される。そしてクランプ回路７４は、タイミングジェネレータ（ＴＧ）６８から出力されたクランプパルスに応答して、アナログ映像信号にクランプをかける。クランプ処理を終えたアナログ画像信号は、Ａ／Ｄ変換器７２によってデジタル信号に変換される。Ａ／Ｄ変換器７２では、１２ビットまたは１０ビットのダイナミックレンジでアナログ映像信号を変換し、デジタル信号を出力する。出力されたデジタル信号は信号処理回路３２でさまざまな信号処理が行われＹ、Ｕ、Ｖ信号に変換されＳＤＲＡＭ３６に格納される。ＳＤＲＡＭ３６に格納されたデータに対し、外部メモリカードに記録する処理および表示器４８にスルー画像を表示する処理については第１実施例と同様であるため、省略する。
【００７０】
ここで、静止画撮像が行われるときのクランプ処理について図９を用いて詳細に説明する。静止画像モードでは、ユーザによって、操作部５２のシャッタボタンが押下されることにより、上述したように光学レンズ１２および絞り１４の調整が行われる。また、ＣＰＵ６６はタイミングジェネレータ（ＴＧ）６８に対し、静止画像モードにおける各タイミング信号を出力するように制御する。したがって、タイミングジェネレータ（ＴＧ）６８は、Ａ／Ｄ変換器７２に対しダイナミックレンジが１２ビットに切替える切替信号を生成し、デジタルフィルタ回路７４ａに対し１２ビットのデジタル黒信号における欠陥画素等の無効画素のレベル値を除去するように設定する設定信号を生成する。Ａ／Ｄ変換器７２およびデジタルフィルタ回路７４ａは、切替信号および設定信号に従って、切替および設定処理を行う。
【００７１】
ＣＭＯＳイメージャ６４の受光面上に被写体の光学像が結像されると、フォトダイオードで生成された電荷は、タイミングジェネレータ（ＴＧ）６８によって読み出され、アナログ映像信号として、全画素に対応するアナログ映像信号が順次出力される。
そのとき、第１実施例と同様、図３から分かるように、クランプエリアの画素に対応する電荷が先にアナログ映像信号として外部に出力され、次に有効エリアの画素に対応する電荷がアナログ映像信号として外部に出力される。
【００７２】
また、タイミングジェネレータ（ＴＧ）６８により生成されるクランプ信号によって、ＣＭＯＳイメージャ６４からアナログ映像信号が出力されるタイミングで、Ａ／Ｄ変換器７２とデジタルフィルタ回路７４ａを接続するようにスイッチＳＷ１を切り替える。ＣＤＳ回路８２では、クランプエリアの画素に対応するアナログ黒信号が相関２重サンプリング処理され、ＡＧＣ回路８４にてゲイン調整され、減算器７０を経てＡ／Ｄ変換器７２に入力される。静止画撮像を行う場合、Ａ／Ｄ変換器７２のダイナミックレンジは１２ビットである。したがって、アナログ黒信号は、１２ビットのデジタル黒信号に変換され、デジタルフィルタ回路７４ａに入力される。デジタルフィルタ回路７４ａは、１２ビットのデジタル黒信号における欠陥画素等の無効画素のレベル値を除去するように設定されており、フィルタリングを実行する。デジタルフィルタ回路７４ａにてフィルタリングされたデジタル黒信号は、制御回路７４ｂへ入力され、デジタル黒信号に基づき制御回路７４ｂ内のレジスタ７４ｄへ、デジタル的にＯＢクランプレベルを値として蓄積し１画素分に平均化して、Ｄ／Ａ変換器７４ｃへ出力する。Ｄ／Ａ変換器７４ｃでは、制御回路７４ｂから出力されたＯＢクランプレベルの値をアナログ信号に変換する。ＡＧＣ回路８４から出力される有効エリアのアナログ映像信号から上述したアナログ信号を減算することにより、クランプ処理が施されてから、Ａ／Ｄ変換器７２を経て、１２ビットのデジタル信号として、信号処理部３２へ入力され、さまざまな信号処理が行われる。
【００７３】
この制御回路７４ｂで為されるＯＢクランプレベルの蓄積および平均化は、制御回路７４ｂに基づく時定数に従って、図３に示す光学的黒エリアＡに対応するアナログ映像信号をＣＭＯＳイメージャ６４から出力されている間、つまり垂直ブランキング期間に為される。
【００７４】
次に、スルー画像が表示器４８に出力されるときのクランプ処理について図９を用いて詳細に説明する。
【００７５】
ユーザによって、操作部５２の電源ボタンが押下されると、ＣＰＵ６６は押下されたことを検出し、タイミングジェネレータ（ＴＧ）６８に対し、スルー画像モードにおける各タイミング信号を出力するように制御する。したがって、タイミングジェネレータ（ＴＧ）６８は、Ａ／Ｄ変換器７２に対しダイナミックレンジが１０ビットに切替える切替信号を生成し、デジタルフィルタ回路７４ａに対し初期化処理の初期化信号および１０ビットのデジタル黒信号における欠陥画素等の無効画素のレベル値を除去するように設定する設定信号を生成する。Ａ／Ｄ変換器７２およびデジタルフィルタ回路７４ａは、切替信号、初期化信号および設定信号に従って、切替処理、初期化処理および設定処理を行う。また、ＣＰＵ６６の制御によって、クランプ回路７４の制御回路７４ｂ内のレジスタ７４ｄがリセットされる。
【００７６】
上述したように光学レンズ１２および絞り１４の調整が行われ、ＣＭＯＳイメージャ６４の受光面上に被写体の光学像が結像されると、フォトダイオードで生成された電荷は、タイミングジェネレータ（ＴＧ）６８によって読み出され、アナログ映像信号として全画素に対応するアナログ映像信号が順次出力される。そしてＡ／Ｄ変換器７２にアナログ映像信号が入力されるまでの処理は静止画像撮像時と同様である。
【００７７】
スルー画像を表示器４８に表示させる場合、Ａ／Ｄ変換器７２のダイナミックレンジは１０ビットである。従って、アナログ映像信号がＡ／Ｄ変換器７２へ入力されると、１０ビットのデジタル信号として出力される。クランプエリアの画素に対応する電荷が先にアナログ映像信号として外部に出力され、次に有効エリアの画素に対応する電荷がアナログ映像信号として外部に出力されるため、まず、クランプエリアの画素に対応するアナログ黒信号が、１０ビットのデジタル黒信号に変換される。そして、１０ビットのデジタル黒信号がデジタルフィルタ回路７４ａへ入力される。デジタルフィルタ回路７４ａは、１０ビットのデジタル黒信号における欠陥画素等の無効画素のレベル値を除去するように設定されており、フィルタリングを実行する。
【００７８】
このデジタルフィルタ回路７４ａは、１２ビットまたは１０ビットデジタル黒信号における無効画素のレベル値の消去処理に対応している。従って、Ａ／Ｄ変換器７２のダイナミックレンジが１２ビットの場合と１０ビットの場合とで、無効画素のレベル値を消去して有効画素のレベル値を取得するフィルタリングのしきい値の切り替える設定を行っている。
【００７９】
そして、フィルタリングされたデジタル黒信号は、制御回路７４ｂへ入力される。制御回路７４ｂ内のレジスタ７４ｄへデジタル的にＯＢクランプレベルを値として蓄積し、１画素分に平均化する。
【００８０】
そして、Ｄ／Ａ変換器７４ｃへ出力され、制御回路７４ｂから出力されたＯＢクランプレベルの値をアナログ信号に変換する。ＡＧＣ回路８４から出力される有効エリアのアナログ映像信号に上述したアナログ信号を減算することにより、クランプ処理が施されてから、Ａ／Ｄ変換器７２を経て、１０ビットのデジタル信号として、信号処理部３２へ入力され、さまざまな信号処理が行われる。
【００８１】
この制御回路７４ｂで為されるＯＢクランプレベルの蓄積および平均化は、制御回路７４ｂに基づく時定数に従って、図３に示す光学的黒エリアＡに対応するアナログ映像信号をＣＭＯＳイメージャ６４から出力されている間、つまり垂直ブランキング期間に為される。
【００８２】
さて、図１０を参照して、操作部５２のシャッタボタンが押下され、静止画像を外部メモリカード４２に記録するとき、つまりＡ／Ｄ変換器７２のダイナミックレンジが１２ビットに設定され、１２ビットのデジタル信号を出力している状態から、スルー画像を表示器４８に出力しているとき、つまりＡ／Ｄ変換器７２のダイナミックレンジが１０ビットに設定され、１０ビットのデジタル信号を出力している状態に切り替わった場合について説明する。
【００８３】
図１０に示すように静止画像モードからスルー画像モードに切り替わったときのＯＢクランプレベルはリセットされるため０となる。そしてＯＢクランプレベルは、制御回路７４ｂに基づく時定数に従って、垂直ブランキング期間にスルー画像モードにおけるＯＢクランプレベルに達している。ＣＭＯＳイメージャ６４から全画素出力されているため、静止画像モードにおけるＯＢクランプレベルとスルー画像モードにおけるＯＢクランプレベルは同じとなり、適切なクランプ処理が行われる。
【００８４】
すると、図１６に示すように、静止画像モードからスルー画像モードに切り替わったとき、ＯＢクランプレベルが変化し、リセット処理がなされるまで正常とならない期間が発生し、垂直ブランキング期間内に適正なＯＢクランプレベルに到達することができないという問題がなくなる。
【００８５】
従って、画面全体が黒沈みするような画像は生成されず、常に安定した画像を記録することができる。
【００８６】
このように、ＯＢクランプレベルが変化してしまう理由としては、静止画像モードからスルー画像モードに切り替わった際、つまりダイナミックレンジにおけるビット数の変更があった際に、デジタルフィルタ回路７４ａが正常に動作しない場合、つまり有効画素のレベル値を取得するためのフィルタリングのしきい値が切替えられない場合などがある。
【００８７】
また、上述した静止画像モードとスルー画像モードが切り替えられる際のクランプ回路７４に対するＣＰＵ６６が実行する処理を、図１１のフローチャートを参照にして説明する。図１１のフローチャートにおいて図８と同じ符号が付されているステップに関しては、第１実施例で説明した図８のフローチャートに基づく処理と同様である。
【００８８】
操作部５２の電源ボタンが押下されるとデジタルカメラ６０に電源が投入され、ＣＰＵ６６は、ステップＳ１６にてスルー画像を表示器４８に表示させるべく、タイミングジェネレータ（ＴＧ）６８に対し、スルー画像モードにおける各タイミング信号を出力するように制御する。タイミングジェネレータ（ＴＧ）６８は、Ａ／Ｄ変換器７２に対しダイナミックレンジが１０ビットに切替える切替信号を生成し、デジタルフィルタ回路７４ａに対し初期化処理の初期化信号および１０ビットのデジタル黒信号における欠陥画素等の無効画素のレベル値を除去するように設定する設定信号を生成する。Ａ／Ｄ変換器７２およびデジタルフィルタ回路７４ａは、切替信号、初期化信号および設定信号に従って、切替および設定処理を行う。
【００８９】
次にステップＳ１７に進み、ＯＢクランプレベルのリセット処理、つまりレジスタ７４ｄを０にリセットする。
【００９０】
そしてステップＳ５に進み、１画面分の取り込みが終了したか否かを判別する。ここで、ＹＥＳと判別するとステップＳ７に進み、静止画像モードに切り替え操作が有ったか否かを判別する。この切り替え操作の例として、操作部５２のシャッタボタンの押下があったか否かが挙げられる。
【００９１】
ステップＳ７でＮＯと判別した場合は、ステップＳ５に進み、再び１画面分の取り込みが終了したか否かを判別し、ＹＥＳと判別した場合はステップＳ９へ進む。
【００９２】
ステップＳ１９では、静止画像を出力させるべく、ＣＰＵ６６はタイミングジェネレータ（ＴＧ）６８に対し、静止画像モードにおける各タイミング信号を出力するように制御する。したがって、タイミングジェネレータ（ＴＧ）６８は、Ａ／Ｄ変換器７２に対しダイナミックレンジが１２ビットに切替える切替信号を生成し、デジタルフィルタ回路７４ａに対し１２ビットのデジタル黒信号における欠陥画素等の無効画素のレベル値を除去するように設定する設定信号を生成する。Ａ／Ｄ変換器７２およびデジタルフィルタ回路７４ａは、切替信号および設定信号に従って、切替および設定処理を行う。
【００９３】
そしてステップＳ１３へ進み、１画面分の取り込みが終了したか否かを判別し、ＹＥＳと判別した場合、ステップ１６へ戻り、スルー画像を表示器４８に表示させるべく、タイミングジェネレータ（ＴＧ）６８に対し、スルー画像モードにおける各タイミング信号を出力するように制御する。
【００９４】
上述したように、本実施例では、静止画像モードからスルー画像モードに切り替わったとき、つまりＡ／Ｄ変換器７２のダイナミックレンジが１２ビットから１０ビットに設定変更されたとき、デジタルフィルタ回路７４ａを初期化し、制御回路７４ｂ内のレジスタ７４ｄをリセットするため、垂直ブランキング期間内にＯＢクランプレベルに到達することができる。したがって、画面全体が黒沈みするような画像は生成されず、常に安定した画像を記録することができる。
【００９５】
なお、第２実施例では、スルー画像モードにおいてＡ／Ｄ変換器７２のダイナミックレンジを１０ビットに、静止画像モードにおいてＡ／Ｄ変換器７２のダイナミックレンジを１２ビットに設定することとして説明したが、スルー画像モードを動画像を記録する動画像記録モードとしてもよく、これに限らないことは言うまでもない。
【００９６】
また、第２実施例では、撮像素子としてＣＭＯＳイメージャ６４を採用し、本件発明を説明したが、ＣＣＤイメージャを採用しても良い。
【００９７】
第３実施例
図１２は、第１実施例および第２実施例に適用されるＡＦＥ回路１００のクランプ回路１０６を示している。第１実施例および第２実施例では、クランプ処理における、ＯＢクランプレベルの調整をデジタル的に実行していたが、クランプ回路１０６はアナログ的にＯＢクランプレベルの調整を行う。第３実施例では、このクランプ回路１０６を用いて第１実施例に基づいたクランプ処理を説明する。ここで、クランプ処理の制御を行うＣＰＵ１０８は第１実施例と異なる制御を行う。
【００９８】
クランプ回路１０６は、デジタルフィルタ１０６ａ、Ｄ／Ａ変換器１０６ｂ、スイッチＳＷ１〜３、第１放電抵抗Ｒ１、第２放電抵抗Ｒ２、コンデンサＣで構成される。ＣＣＤイメージャ１６から出力されたアナログ撮像信号は、ＣＤＳ回路２２によって相関２重サンプリング処理が施され、ＡＧＣ回路２４によってゲイン調整が施される。デジタルフィルタ回路１０６ａでは、デジタル黒信号における欠陥画素等の無効画素のレベル値を除去し、Ｄ／Ａ変換器１０６ｂへ出力し、Ｄ／Ａ変換器１０６ｂでは、デジタル黒信号をアナログ黒信号に変換する。
【００９９】
また、ユーザによって、操作部５２のシャッタボタンが押下されたタイミングで、ＣＰＵ３４の制御によってコンデンサＣと第１放電抵抗Ｒ１が接続されるように、スイッチＳＷ２が切り替えられる。コンデンサＣに蓄積されていた電荷は、第１放電抵抗Ｒ１と接続されることによって、コンデンサＣに蓄積される電荷は減少する。ＣＰＵ３４は、スイッチＳＷ２が切り替えられてすぐにコンデンサＣがＤ／Ａ変換器１０６ｂと接続されるように、スイッチＳＷ２を切り替える。したがって、Ｄ／Ａ変換器１０６ｂからのアナログ黒信号に基づくＯＢクランプレベルになるよう、スイッチＳＷ３をコンデンサ充電電源Ｖに接続し、コンデンサＣに電荷が蓄積される。コンデンサＣと減算器２６は直列接続されており、ＡＧＣ回路２４から出力される有効エリアのアナログ映像信号からコンデンサＣの電圧が減算される。このようなクランプ処理が施されてから、信号処理部３２によりさまざまな信号処理が行われる。
【０１００】
ユーザによって、操作部５２の電源ボタンが押下されることにより、本体に電源が入ると、ＣＰＵ３４は、コンデンサＣを第１放電抵抗Ｒ１に接続するようスイッチＳＷ２を切り替える。すると、コンデンサＣに蓄積されていた電荷が放電され、減少する。また、ＣＰＵ３４は、スイッチＳＷ２を切り替えてからすぐにコンデンサＣをＤ／Ａ変換器１０６ｂに接続するよう、スイッチＳＷ２を切り替える。
【０１０１】
したがって、スイッチＳＷ３をコンデンサ充電電源Ｖに接続するように切り替え、ＯＢクランプレベルになるように、コンデンサＣに電荷を蓄積する。この電荷の蓄積は、図３に示す光学的黒エリアＡに対応するアナログ映像信号をＣＣＤイメージャ１６から出力されている間、つまり垂直ブランキング期間に為される。
【０１０２】
したがって、ＡＧＣ回路２４から出力される有効エリアのアナログ映像信号からコンデンサＣの電圧が減算される。このようなクランプ処理が施されてから、信号処理部３２によりさまざまな信号処理が行われる。
【０１０３】
すると、図１３に示すように４画素加算出力モードから全画素出力モードに切り替わったときのＯＢクランプレベルは、切り替わったときに十分低くなってからコンデンサＣと第２放電抵抗Ｒ２の時定数に従って全画素出力モードにおけるＯＢクランプレベルに達している。全画素出力モードにおけるＯＢクランプレベルは、４画素加算出力モードにおけるＯＢクランプレベルよりも低いため、コンデンサＣを一旦放電してから充電した方が、所望のＯＢクランプレベルに到達する時間が短くなる。従って、図１５に示すように、４画素加算出力モードから全画素出力モードに切り替わったとき、コンデンサＣと第２放電抵抗Ｒ２の時定数に従ってＯＢクランプレベルを下げていくと、垂直ブランキング期間内に適正なＯＢクランプレベルに到達することができないという問題がなくなる。したがって、下部が黒沈みするような画像は生成されず、常に安定した画像を記録する８ことができる。
【０１０４】
また、静止画撮像処理が行われた後、再びスルー画像を表示器４８に出力する。したがって、ＣＣＤイメージャ１６は全画素出力モードから４画素加算出力モードに切り替えられる。しかしながら、クランプ回路３０において、ＣＰＵ３４はスイッチＳＷ２の切り替え制御をすることなく、４画素加算出力モードにおけるＯＢクランプレベルに到達するようにコンデンサＣに電荷を蓄積させる。
【０１０５】
また、上述した４画素加算出力モードと全画素加算出力モードが切り替えられる際のクランプ回路１０６に対するＣＰＵ１０８が実行する処理を、図１４のフローチャートを参照して説明する。図１４のフローチャートにおいて図８と同じ符号が付されているステップに関しては、第１実施例で説明した図８のフローチャートに基づく処理と同様である。
【０１０６】
操作部５２の電源ボタンが押下されると本体に電源が投入される。するとＣＰＵ１０８は、ステップＳ１にてスルー画像を表示器４８に表示させるべく、ＣＣＤイメージャ１６から出力されるアナログ映像信号をスルー画像モード、つまり４画素加算して出力させるように設定する。つまり、タイミングジェネレータ（ＴＧ）の電荷読み出しパルス、垂直転送パルスおよび水平転送パルスを４画素加算して出力させるように制御する。
【０１０７】
次にステップＳ２３に進み、クランプ回路１０６内のスイッチＳＷ２を、コンデンサＣと第１放電抵抗Ｒ１が接続されるように切り替える。
【０１０８】
そしてステップＳ５に進み、１画面分の取り込みが終了したか否かを判別する。ここで、ＹＥＳと判別するとステップＳ７に進み、静止画像モード、つまり全画素出力モードに切り替え操作が有ったか否かを判別する。この切り替え操作の例として、操作部５２のシャッタボタンの押下があったか否かが挙げられる。
【０１０９】
ステップＳ７でＮＯと判別した場合は、ステップＳ５に進み、再び１画面分の取り込みが終了したか否かを判別し、ＹＥＳと判別した場合はステップＳ９へ進む。
【０１１０】
ステップＳ９では、静止画像を出力させるべく、ＣＣＤイメージャ１６から出力されるアナログ映像信号を全画素で出力させるように設定する。つまり、タイミングジェネレータ（ＴＧ）の電荷読み出しパルス、垂直転送パルスおよび水平転送パルスを全画素で出力させるように制御する。
【０１１１】
次にステップＳ２５へ進み、クランプ回路１０６内のスイッチＳＷ２をコンデンサＣと第１放電抵抗Ｒ１が接続されるように切り替える。
【０１１２】
そしてステップＳ１３へ進み、１画面分の取り込みが終了したか否かを判別し、ＹＥＳと判別した場合、ステップＳ１５へ進み、ふたたび、スルー画像モード（４画素加算出力モード）に設定する。そして、ステップＳ５にもどる。
【０１１３】
上述したように、本実施例では、ＣＣＤイメージャ１６から出力されるアナログ映像信号が、４画素加算出力モードから全画素出力モードに切り替わったときに、コンデンサＣを一旦放電させるため、垂直ブランキング期間内にＯＢクランプレベルに到達するようにコンデンサＣを充電することができる。したがって、クランプ処理において常に適正なＯＢクランプレベルを維持することができ、下部が黒沈みするような画像は生成されず、常に安定した画像を記録することができる。
【図面の簡単な説明】
【０１１４】
【図１】本発明に係る第１実施例のカメラの構成を示すブロック図である。
【図２】本発明に係る第１実施例のカメラの構成の１部を示すブロック図である。
【図３】本発明に係る第１実施例〜第３実施例カメラの撮像素子の構成を示す図解図である。
【図４】本発明に係る第１実施例〜第３実施例カメラの撮像素子に備えられた色フィルタを示す図解図である。
【図５】本発明に係る第１実施例のカメラのＯＢクランプレベルを示す図解図である。
【図６】本発明に係る第１実施例のカメラの撮像素子の出力モードとＯＢクランプレベルの関係を示す図解図である。
【図７】本発明に係る第１実施例のカメラのＣＰＵが実行する制御手続きの１部におけるフローチャートである。
【図８】本発明に係る第２実施例のカメラの構成を示すブロック図である。
【図９】本発明に係る第２実施例のカメラの構成の１部を示すブロック図である。
【図１０】本発明に係る第２実施例のカメラの撮像モードとＯＢクランプレベルの関係を示す図解図である。
【図１１】本発明に係る第２実施例のカメラのＣＰＵが実行する制御手続きの１部におけるフローチャートである。
【図１２】本発明に係る第３実施例のカメラの構成の１部を示すブロック図である。
【図１３】本発明に係る第３実施例のカメラの撮像素子の出力モードとＯＢクランプレベルの関係を示す図解図である。
【図１４】本発明に係る第３実施例のカメラのＣＰＵが実行する制御手続きの１部におけるフローチャートである。
【図１５】従来のカメラの撮像素子の出力モードとＯＢクランプレベルの関係を示す図解図である。
【図１６】従来のカメラの撮像モードとＯＢクランプレベルの関係を示す図解図である。
【符号の説明】
【０１１５】
１０…  カメラ本体
１６…  ＣＣＤイメージャ
１８…  タイミングジェネレータ（ＴＧ）
２０…  ＡＦＥ回路
２２…  ＣＤＳ回路
２４…  ＡＧＣ回路
２６…  減算器
２８…  Ａ／Ｄ変換器
３０…  クランプ回路
３０ａ…デジタルフィルタ
３０ｂ…制御回路
３０ｃ…Ｄ／Ａ変換器
３０ｄ…レジスタ
３４…  ＣＰＵ
６０…  カメラ本体
６２…  ＣＭＯＳイメージャユニット
６４…  ＣＭＯＳイメージャ
６６…  ＣＰＵ
６８…  タイミングジェネレータ（ＴＧ）
７０…  減算器
７２…  Ａ／Ｄ変換器
７４…  クランプ回路
７４ａ…デジタルフィルタ
７４ｂ…制御回路
７４ｃ…Ｄ／Ａ変換器
７４ｄ…レジスタ
１００…ＡＦＥ回路
１０６…クランプ回路
１０６ａ…デジタルフィルタ
１０６ｂ…Ｄ／Ａ変換器
ＳＷ１…スイッチ
ＳＷ２…スイッチ
ＳＷ３…スイッチ
Ｃ…  コンデンサ
Ｒ１…  第１放電抵抗
Ｒ２…  第２放電抵抗
【図１】
0005106017.tif 000002
【図２】
0005106017.tif 000003
【図３】
0005106017.tif 000004
【図４】
0005106017.tif 000005
【図５】
0005106017.tif 000006
【図６】
0005106017.tif 000007
【図７】
0005106017.tif 000008
【図８】
0005106017.tif 000009
【図９】
0005106017.tif 000010
【図１０】
0005106017.tif 000011
【図１１】
0005106017.tif 000012
【図１２】
0005106017.tif 000013
【図１３】
0005106017.tif 000014
【図１４】
0005106017.tif 000015
【図１５】
0005106017.tif 000016
【図１６】
0005106017.tif 000017