(57)【特許請求の範囲】
【請求項１】
半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置において、前記薄膜誘導素子下における前記半導体基板上に空間が設けられ、
前記半導体基板上に前記空間を形成するための開口部を有する有機材料からなる空間形成用絶縁膜が設けられ、前記空間形成用絶縁膜上にその開口部を覆う空間形成用シートが設けられていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の発明において、前記同一の層上に薄膜誘導素子用配線が前記薄膜誘導素子の外端部に接続されて設けられていることを特徴とする半導体装置。
【請求項３】
請求項２に記載の発明において、前記配線の接続パッド部上および前記薄膜誘導素子の内端部上に柱状電極が設けられていることを特徴とする半導体装置。
【請求項４】
請求項２に記載の発明において、前記薄膜誘導素子下に有機材料からなる絶縁膜を介して薄膜誘導素子用下層配線が前記薄膜誘導素子の内端部に接続されて設けられていることを特徴とする半導体装置。
【請求項５】
請求項４に記載の発明において、前記配線の接続パッド部上に柱状電極が設けられていることを特徴とする半導体装置。
【請求項６】
請求項３または５に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とする半導体装置。
【請求項７】
請求項６に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
【請求項８】
請求項１〜７のいずれか一項に記載の発明において、前記空間形成用シートおよび前記空間形成用絶縁膜の上面には保護膜が設けられていることを特徴とする半導体装置。
【請求項９】
請求項８記載の発明において、前記保護膜はスピンコート法で形成されていることを特徴とする半導体装置。
【請求項１０】
半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法において、前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に空間を形成する工程を有し、
前記空間を形成する工程は、前記半導体基板上に前記空間を形成するための開口部を有する空間形成用絶縁膜を形成し、前記空間形成用絶縁膜上にその開口部を覆う空間形成用シートを配置する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０に記載の発明において、前記空間形成用シートおよび前記空間形成用絶縁膜の上面には保護膜が設けられることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１記載の発明において、前記保護膜はスピンコート法で形成されることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれ、且つ、渦巻き形状の薄膜誘導素子を備えたものとして、半導体基板上に複数の配線および渦巻き形状の薄膜誘導素子が設けられ、配線の接続パッド部上に柱状電極が設けられ、柱状電極の周囲に封止膜が設けられ、柱状電極上に半田ボールが設けられたものがある。（例えば、特許文献１参照）
【０００３】
【特許文献１】特開２００５−１０８９２９号公報（図５、図６）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の半導体装置では、半導体基板の上面に酸化シリコン等の無機材料からなる絶縁膜およびポリイミド系樹脂等の有機材料からなる保護膜が設けられ、保護膜の上面に渦巻き形状の薄膜誘導素子を設けているので、配線に電流が流れたとき、誘導によって半導体基板に発生する渦電流により、薄膜誘導素子に渦電流損が生じ、薄膜誘導素子の特性が劣化する（Ｑ値が小さくなる）という問題があった。
【０００５】
そこで、この発明は、半導体基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減することができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明に係る半導体装置は、半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置において、前記薄膜誘導素子下における前記半導体基板上に空間が設けられ、前記半導体基板上に前記空間を形成するための開口部を有する有機材料からなる空間形成用絶縁膜が設けられ、前記空間形成用絶縁膜上にその開口部を覆う空間形成用シートが設けられていることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記同一の層上に薄膜誘導素子用配線が前記薄膜誘導素子の外端部に接続されて設けられていることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項２に記載の発明において、前記配線の接続パッド部上および前記薄膜誘導素子の内端部上に柱状電極が設けられていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項２に記載の発明において、前記薄膜誘導素子下に有機材料からなる絶縁膜を介して薄膜誘導素子用下層配線が前記薄膜誘導素子の内端部に接続されて設けられていることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記配線の接続パッド部上に柱状電極が設けられていることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項３または５に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項６に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項８に記載の発明に係る半導体装置は、請求項１〜７のいずれか一項に記載の発明において、前記空間形成用シートおよび空間形成用絶縁膜の上面には保護膜が設けられていることを特徴とするものである。
請求項９に記載の半導体装置は、請求項８記載の発明において、前記保護膜はスピンコート法で形成されていることを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法において、前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に空間を形成する工程を有し、前記空間を形成する工程は、前記半導体基板上に前記空間を形成するための開口部を有する空間形成用絶縁膜を形成し、前記空間形成用絶縁膜上にその開口部を覆う空間形成用シートを配置する工程を含むことを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の製造方法は、請求項１０に記載の発明において、前記空間形成用シートおよび前記空間形成用絶縁膜の上面には保護膜が設けられることを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、請求項１１記載の発明において、前記保護膜はスピンコート法で形成されることを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、薄膜誘導素子下における半導体基板上に低誘電率膜または空間を設けているので、半導体基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減することができる。
【発明を実施するための最良の形態】
【０００８】
（第１実施形態）
図１（Ａ）はこの発明の第１実施形態としての半導体装置の要部の透過平面図を示し、図１（Ｂ）はそのＢ−Ｂ線に沿う断面図を示す。この半導体装置は、一般的にはＣＳＰと呼ばれるものであり、平面方形状のシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２ａ、２ｂが集積回路に接続されて設けられている。この場合、符号２ｂで示す接続パッドは、後述する渦巻き形状の薄膜誘導素子９の外端部に接続されるものである。
【０００９】
接続パッド２ａ、２ｂの中央部を除くシリコン基板１の上面には酸化シリコン等の無機材料からなる絶縁膜３が設けられ、接続パッド２ａ、２ｂの中央部は絶縁膜３に設けられた開口部４ａ、４ｂを介して露出されている。絶縁膜３の上面の所定の箇所には平面正方形状の低誘電率膜５が設けられている。
【００１０】
低誘電率膜５の材料としては、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料（ＨＳＱ：Hydrogen silsesquioxane、比誘電率３．０）、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3結合を有するポリシロキサン系材料（ＭＳＱ：Methyl silsesquioxane、比誘電率２．７〜２．９）、炭素添加酸化シリコン（ＳｉＯＣ：Carbon doped silicon oxide、比誘電率２．７〜２．９）、有機ポリマー系のｌｏｗ−ｋ材料等が挙げられ、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。
【００１１】
有機ポリマー系のｌｏｗ−ｋ材料としては、Dow Chemical社製の「ＳｉＬＫ（比誘電率２．６）」、Honeywell Electronic Materials社製の「ＦＬＡＲＥ（比誘電率２．８）」等が挙げられる。ここで、ガラス転移温度が４００℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
【００１２】
また、低誘電率膜５の材料としては、以上のほかに、通常の状態における比誘電率が３．０よりも大きいが、ポーラス型とすることにより、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン（ＦＳＧ：Fluorinated Silicate Glass、比誘電率３．５〜３．７）、ボロン添加酸化シリコン（ＢＳＧ：Boron-doped Silicate Glass、比誘電率３．５）、酸化シリコン（比誘電率４．０〜４．２）である。
【００１３】
低誘電率膜５および絶縁膜３の上面にはポリイミド系樹脂等の有機材料からなる保護膜６が設けられている。絶縁膜３の開口部２ａ、２ｂに対応する部分における保護膜６には開口部４ａ、７ｂが設けられている。保護膜６の上面には複数の配線８、渦巻き形状の薄膜誘導素子９および薄膜誘導素子用配線１０が設けられている。配線８、薄膜誘導素子９および薄膜誘導素子用配線１０は、銅等からなる下地金属層１１、１２、１３の上面に銅からなる上部金属層１４、１５、１６が設けられた２層構造となっている。
【００１４】
ここで、渦巻き形状の薄膜誘導素子９は、シリコン基板１上に絶縁膜３を介して設けられた平面正方形状の低誘電率膜５上における保護膜６の上面に設けられている。すなわち、薄膜誘導素子９下におけるシリコン基板１上には低誘電率膜５が設けられている。なお、薄膜誘導素子９の渦巻き形状は、図１（Ａ）に示す如く、角渦巻き形状であってもよく、また図示していないが、円渦巻き形状であってもよい。
【００１５】
配線８の一端部は絶縁膜３および保護膜６の開口部４ａ、７ａを介して接続パッド２ａに接続されている。薄膜誘導素子用配線１０の一端部は絶縁膜３および保護膜６の開口部４ｂ、７ｂを介して接続パッド２ｂに接続されている。薄膜誘導素子９の外端部は薄膜誘導素子用配線１０の他端部に接続されている。配線８の他端部および薄膜誘導素子９の内端部は接続パッド部８ａ、９ａとなっている。
【００１６】
配線８および薄膜誘導素子９の接続パッド部８ａ、９ａの上面には銅からなる柱状電極１７、１８が設けられている。配線８、薄膜誘導素子９、薄膜誘導素子用配線１０および保護膜６の上面にはエポキシ系樹脂等の有機材料からなる封止膜１９がその上面が柱状電極１７、１８の上面と面一となるように設けられている。柱状電極１７、１８の上面には半田ボール２０、２１が設けられている。
【００１７】
以上のように、この半導体装置では、シリコン基板１上に絶縁膜３を介して設けられた低誘電率膜５上における保護膜６の上面に薄膜誘導素子９を設けているので、すなわち、薄膜誘導素子９下におけるシリコン基板１上に低誘電率膜５を設けているので、シリコン基板１に発生する渦電流に起因する薄膜誘導素子９の渦電流損を低減することができ、ひいては薄膜誘導素子９の特性劣化（Ｑ値の低下）を抑制することができる。
【００１８】
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ３１という）の上面にアルミニウム系金属等からなる接続パッド２ａ、２ｂおよび酸化シリコン等の無機材料からなる絶縁膜３が形成され、接続パッド２ａ、２ｂの中央部が絶縁膜３に形成された開口部４ａ、４ｂを介して露出されたものを準備する。
【００１９】
この場合、半導体ウエハ３１の上面において各半導体装置が形成される領域には所定の機能の集積回路（図示せず）が形成され、接続パッド２ａ、２ｂはそれぞれ対応する領域に形成された集積回路に電気的に接続されている。なお、図２において、符号３２で示す領域はダイシングラインに対応する領域である。
【００２０】
次に、図３に示すように、絶縁膜３の上面の各半導体装置形成領域に、スクリーン印刷法やスピンコート法等により塗布された上記材料からなる低誘電率膜をフォトリソグラフィ法によりパターニングすることにより、低誘電率膜５を形成する。次に、図４に示すように、低誘電率膜５の上面および絶縁膜３の開口部４ａ、４ｂを介して露出された接続パッド２ａ、２ｂの上面を含む絶縁膜３の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等の有機材料からなる保護膜６を形成する。
【００２１】
次に、図５に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、接続パッド２ａに対応する部分における絶縁膜３および保護膜６に開口部４ａ、７ａを形成し、且つ、接続パッド２ｂに対応する部分における絶縁膜３および保護膜６に開口部４ｂ、７ｂを形成する。
【００２２】
次に、図６に示すように、絶縁膜３および保護膜６の開口部４ａ、７ａおよび開口部４ｂ、７ｂを介して露出された接続パッド２ａ、２ｂの上面を含む保護膜６の上面全体に下地金属層３３を形成する。この場合、下地金属層３３は、無電解メッキにより形成された銅層のみであってもよく、またスパッタ法により形成された銅層のみであってもよく、さらにスパッタ法により形成されたチタン等の薄膜層上にスパッタ法により銅層を形成したものであってもよい。
【００２３】
次に、下地金属層３３の上面にメッキレジスト膜３４をパターン形成する。この場合、上部金属層１４、１５、１６形成領域に対応する部分におけるメッキレジスト膜３４には開口部３５、３６、３７が形成されている。次に、下地金属層３３をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜３４の開口部３５、３６、３７内の下地金属層３３の上面に上部金属層１４、１５、１６を形成する。次に、メッキレジスト膜３４を剥離する。
【００２４】
次に、図７に示すように、上部金属層１４、１５、１６および下地金属層３３の上面にメッキレジスト膜３８をパターン形成する。この場合、上部金属層１４、１５の接続パッド部８ａ、９ａつまり柱状電極１７、１８形成領域に対応する部分におけるメッキレジスト膜３８には開口部３９、４０が形成されている。次に、下地金属層３３をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜３８の開口部３９、４０内の上部金属層１４、１５の接続パッド部８ａ、９ａの上面に柱状電極１７、１８を形成する。
【００２５】
次に、メッキレジスト膜３８を剥離し、次いで、上部金属層１４、１５、１６をマスクとして下地金属層３３の不要な部分をエッチングして除去すると、図８に示すように、上部金属層１４、１５、１６下にのみ下地金属層１１、１２、１３が残存される。この状態では、上部金属層１４、１５、１６およびその下に残存された下地金属層１１、１２、１３により、２層構造の配線８、薄膜誘導素子９および薄膜誘導素子用配線１０が形成されている。
【００２６】
次に、図９に示すように、配線８、薄膜誘導素子９、薄膜誘導素子用配線１０および柱状電極１７、１８を含む保護膜６の上面に、スクリーン印刷法やスピンコート法等により、エポキシ系樹脂等の有機材料からなる封止膜１９をその厚さが柱状電極１７、１８の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１７、１８の上面は封止膜１９によって覆われている。
【００２７】
次に、封止膜１９の上面側を適宜に研削し、図１０に示すように、柱状電極１７、１８の上面を露出させ、且つ、この露出された柱状電極１７、１８の上面を含む封止膜１９の上面を平坦化する。次に、図１１に示すように、柱状電極１７、１８の上面に半田ボール２０、２１を形成する。次に、図１２に示すように、ダイシングライン３２に沿って、封止膜１９、保護膜６、絶縁膜３および半導体ウエハ３１を切断すると、図１に示す半導体装置が複数個得られる。
【００２８】
（第２実施形態）
図１３（Ａ）はこの発明の第２実施形態としての半導体装置の要部の透過平面図を示し、図１３（Ｂ）はそのＢ−Ｂ線に沿う断面図を示す。この半導体装置において、図１（Ａ）、（Ｂ）に示す半導体装置と大きく異なる点は、低誘電率膜５を省略し、その代わりに、薄膜誘導素子９下における絶縁膜３と保護膜６との間に平面正方形状の空間４１を設けた点である。
【００２９】
すなわち、絶縁膜３の上面にはポリイミド系樹脂等の有機材料からなる空間形成用絶縁膜４２が設けられている。薄膜誘導素子９下における空間形成用絶縁膜４２には平面正方形状の開口部４３が設けられている。開口部４３の周囲における空間形成用絶縁膜４２の上面にはガラス、セラミック等からなる空間形成用シート４４の下面周辺部が接着剤（図示せず）等を介して固着されている。この状態では、空間形成用シート４４下には開口部４３からなる空間４１が形成されている。
【００３０】
空間形成用シート４４および空間形成用絶縁膜４２の上面には保護膜６が設けられている。この場合、絶縁膜３の開口部４ａ、４ｂに対応する部分における保護膜６および空間形成用絶縁膜４２には開口部７ａ、７ｂが設けられている。そして、配線８の一端部は、開口部４ａ、７ａを介して接続パッド２ａに接続されている。薄膜誘導素子用配線１１の一端部は、開口部４ｂ、７ｂを介して接続パッド２ｂに接続されている。
【００３１】
この半導体装置では、シリコン基板１上に絶縁膜３を介して設けられた空間４１上における保護膜６の上面に薄膜誘導素子９を設けているので、すなわち、薄膜誘導素子９下におけるシリコン基板１上に空間４１を設けているので、シリコン基板１に発生する渦電流に起因する薄膜誘導素子９の渦電流損を低減することができ、ひいては薄膜誘導素子９の特性劣化（Ｑ値の低下）を抑制することができる。
【００３２】
次に、この半導体装置の製造方法の一例について説明する。この場合、図２に示すものを準備した後に、図１４に示すように、絶縁膜３の開口部４ａ、４ｂを介して露出された接続パッド２ａ、２ｂの上面を含む絶縁膜３の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等の有機材料からなる空間形成用絶縁膜４２を形成する。次に、フォトリソグラフィ法により、空間形成用絶縁膜４２の各半導体装置形成領域の所定の箇所に開口部４３を形成する。
【００３３】
次に、図１５に示すように、開口部４３の周囲における空間形成用絶縁膜４２の上面にガラス、セラミック等からなる空間形成用シート４４の下面周辺部を接着剤（図示せず）等を介して固着（配置）する。この状態では、空間形成用シート４４下には開口部４３からなる空間４１が形成されている。
【００３４】
次に、図１６に示すように、空間形成用シート４４および空間形成用絶縁膜４２の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等の有機材料からなる保護膜６を形成する。次に、図１７に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、接続パッド２ａに対応する部分における絶縁膜３、空間形成用絶縁膜４２および保護膜６に開口部４ａ、７ａを形成し、且つ、接続パッド２ｂに対応する部分における絶縁膜３、空間形成用絶縁膜４２および保護膜６に開口部４ｂ、７ｂを形成する。以下、上記第１実施形態の場合と同様の工程を経ると、図１３に示す半導体装置が複数個得られる。
【００３５】
（第３実施形態）
図１８（Ａ）はこの発明の第３実施形態としての半導体装置の要部の透過平面図を示し、図１８（Ｂ）はそのＢ−Ｂ線に沿う断面図を示す。この半導体装置において、図１（Ａ）、（Ｂ）に示す半導体装置と大きく異なる点は、薄膜誘導素子９の接続パッド部９ａ上に設けられた柱状電極１８およびその上に設けられた半田ボール２１を省略し、その代わりに、薄膜誘導素子９の内端部を薄膜誘導素子用下層配線５１を介してシリコン基板１の上面周辺部に設けられた接続パッド２ｃに接続した点である。
【００３６】
すなわち、保護膜６の上面にはアルミニウム系金属等からなる薄膜誘導素子用下層配線５１が設けられている。薄膜誘導素子用下層配線５１の一端部は、絶縁膜３および保護膜６に設けられた開口部４ｃ、７ｃを介して接続パッド２ｃに接続されている。薄膜誘導素子用下層配線５１および保護膜６の上面にはポリイミド系樹脂等の有機材料からなる上層保護膜（絶縁膜）５２が設けられている。
【００３７】
上層保護膜５２の上面には配線８、薄膜誘導素子９および薄膜誘導素子用配線１０が設けられている。この場合、薄膜誘導素子９は、平面正方形状の低誘電率膜５上における上層保護膜５２の上面に設けられている。そして、配線８の一端部は、絶縁膜３、保護膜６および上層保護膜５２に設けられた開口部４ａ、７ａを介して接続パッド２ａに接続されている。薄膜誘導素子用配線１０の一端部は、配線８の一端部と同様に、絶縁膜３、保護膜６および上層保護膜５２に設けられた開口部４ｂ、７ｂを介して接続パッド２ｂに接続されている。
【００３８】
薄膜誘導素子９の外端部は薄膜誘導素子用配線１０の他端部に接続されている。薄膜誘導素子９の内端部は、上層保護膜５２に設けられた開口部５３を介して薄膜誘導素子用下層配線５１の他端部からなる接続パッド部に接続されている。
【００３９】
次に、この半導体装置の製造方法の一例について説明する。この場合、図４に示す工程後に、図１９に示すように、接続パッド２ｃに対応する部分における絶縁膜３および保護膜６に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、開口部４ｃ、７ｃを形成する。
【００４０】
次に、図２０に示すように、保護膜６の上面に、スパッタ法等により成膜されたアルミニウム系金属等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、薄膜誘導素子用下層配線５１を形成する。この状態では、薄膜誘導素子用下層配線５１の一端部は、絶縁膜３および保護膜６の開口部４ｃ、７ｃを介して接続パッド２ｃに接続されている。
【００４１】
次に、図２１に示すように、薄膜誘導素子用下層配線５１および保護膜６の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等の有機材料からなる上層保護膜５２を形成する。次に、図２２に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、接続パッド２ａに対応する部分における絶縁膜３、保護膜６および上層保護膜５２に開口部４ａ、７ａを形成し、且つ、薄膜誘導素子用下層配線５１の接続パッド部に対応する部分における上層保護膜５２に開口部５３を形成する。以下、上記第１実施形態の場合と同様の工程を経ると、図１８に示す半導体装置が複数個得られる。
【００４２】
（第４実施形態）
図２３（Ａ）はこの発明の第４実施形態としての半導体装置の要部の透過平面図を示し、図２３（Ｂ）はそのＢ−Ｂ線に沿う断面図を示す。この半導体装置において、図１３（Ａ）、（Ｂ）に示す半導体装置と大きく異なる点は、薄膜誘導素子９の接続パッド部９ａ上に設けられた柱状電極１８およびその上に設けられた半田ボール２１を省略し、その代わりに、薄膜誘導素子９の内端部を薄膜誘導素子用下層配線５１を介してシリコン基板１の上面周辺部に設けられた接続パッド２ｃに接続した点である。
【００４３】
すなわち、保護膜６の上面にはアルミニウム系金属等からなる薄膜誘導素子用下層配線５１が設けられている。薄膜誘導素子用下層配線５１の一端部は、絶縁膜３、空間形成用絶縁膜４２および保護膜６に設けられた開口部４ｃ、７ｃを介して接続パッド２ｃに接続されている。薄膜誘導素子用下層配線５１および保護膜６の上面にはポリイミド系樹脂等の有機材料からなる上層保護膜（絶縁膜）５２が設けられている。
【００４４】
上層保護膜５２の上面には配線８、薄膜誘導素子９および薄膜誘導素子用配線１０が設けられている。この場合も、薄膜誘導素子９は、平面正方形状の空間４１上における上層保護膜５２の上面に設けられている。そして、配線８の一端部は、絶縁膜３、空間形成用絶縁膜４２、保護膜６および上層保護膜５２に設けられた開口部４ａ、７ａを介して接続パッド２ａに接続されている。薄膜誘導素子用配線１０の一端部は、配線８の一端部と同様に、絶縁膜３、空間形成用絶縁膜４２、保護膜６および上層保護膜５２に設けられた開口部４ｂ、７ｂを介して接続パッド２ｂに接続されている。
【００４５】
薄膜誘導素子９の外端部は薄膜誘導素子用配線１０の他端部に接続されている。薄膜誘導素子９の内端部は、上層保護膜５２に設けられた開口部５３を介して薄膜誘導素子用下層配線５１の他端部からなる接続パッド部に接続されている。
【００４６】
次に、この半導体装置の製造方法の一例について説明する。この場合、図１６に示す工程後に、図２４に示すように、接続パッド２ｃに対応する部分における絶縁膜３、空間形成用絶縁膜４２および保護膜６に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、開口部４ｃ、７ｃを形成する。
【００４７】
次に、図２５に示すように、保護膜６の上面に、スパッタ法等により成膜されたアルミニウム系金属等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、薄膜誘導素子用下層配線５１を形成する。この状態では、薄膜誘導素子用下層配線５１の一端部は、絶縁膜３、空間形成用絶縁膜４２および保護膜６の開口部４ｃ、７ｃを介して接続パッド２ｃに接続されている。
【００４８】
次に、図２６に示すように、薄膜誘導素子用下層配線５１および保護膜６の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等の有機材料からなる上層保護膜５２を形成する。次に、図２７に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、接続パッド２ａに対応する部分における絶縁膜３、空間形成用絶縁膜４２、保護膜６および上層保護膜５２に開口部４ａ、７ａを形成し、且つ、薄膜誘導素子用下層配線５１の接続パッド部に対応する部分における上層保護膜５２に開口部５３を形成する。以下、上記第１実施形態の場合と同様の工程を経ると、図２３に示す半導体装置が複数個得られる。
【図面の簡単な説明】
【００４９】
【図１】（Ａ）はこの発明の第１実施形態としての半導体装置の要部の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図２】図１に示す半導体装置の製造方法の一例において、当初準備したものの断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】（Ａ）はこの発明の第２実施形態としての半導体装置の要部の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１４】図１３に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図１５】図１４に続く工程の断面図。
【図１６】図１５に続く工程の断面図。
【図１７】図１６に続く工程の断面図。
【図１８】（Ａ）はこの発明の第３実施形態としての半導体装置の要部の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１９】図１８に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図２０】図１９に続く工程の断面図。
【図２１】図２０に続く工程の断面図。
【図２２】図２１に続く工程の断面図。
【図２３】（Ａ）はこの発明の第４実施形態としての半導体装置の要部の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図２４】図２３に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図２５】図２４に続く工程の断面図。
【図２６】図２５に続く工程の断面図。
【図２７】図２６に続く工程の断面図。
【符号の説明】
【００５０】
１  シリコン基板
２ａ、２ｂ、２ｃ  接続パッド
３  絶縁膜
５  低誘電率膜
６  保護膜
８  配線
９  薄膜誘導素子
１０  薄膜誘導素子用配線
１７、１８  柱状電極
１９  封止膜
２０、２１  半田ボール
４１  空間
４２  空間形成用絶縁膜膜
４３  開口部
４４  空間形成用シート
５１  薄膜誘導素子用下層配線
５２  上層保護膜
【図１】
0005001884.tif 000002
【図２】
0005001884.tif 000003
【図３】
0005001884.tif 000004
【図４】
0005001884.tif 000005
【図５】
0005001884.tif 000006
【図６】
0005001884.tif 000007
【図７】
0005001884.tif 000008
【図８】
0005001884.tif 000009
【図９】
0005001884.tif 000010
【図１０】
0005001884.tif 000011
【図１１】
0005001884.tif 000012
【図１２】
0005001884.tif 000013
【図１３】
0005001884.tif 000014
【図１４】
0005001884.tif 000015
【図１５】
0005001884.tif 000016
【図１６】
0005001884.tif 000017
【図１７】
0005001884.tif 000018
【図１８】
0005001884.tif 000019
【図１９】
0005001884.tif 000020
【図２０】
0005001884.tif 000021
【図２１】
0005001884.tif 000022
【図２２】
0005001884.tif 000023
【図２３】
0005001884.tif 000024
【図２４】
0005001884.tif 000025
【図２５】
0005001884.tif 000026
【図２６】
0005001884.tif 000027
【図２７】
0005001884.tif 000028