(57)【特許請求の範囲】
【請求項１】
印加される磁気に応じた出力電圧を第１端子対（Ａ，Ｃ）もしくは第２端子対（Ｂ，Ｄ）に発生する磁電変換素子（１０）と、
前記第１端子対（Ａ，Ｃ）に電源電圧を印加し、前記第２端子対（Ｂ，Ｄ）に発生する出力電圧を第１出力端（Ｂ）と第２出力端（Ｄ）間に出力する第１切替状態と、前記第２端子対（Ｂ，Ｄ）に電源電圧を印加し、前記第１端子対（Ａ，Ｃ）に発生する出力電圧を前記第１出力端（Ａ）と前記第２出力端（Ｃ）間に出力する第２切替状態とを有する切替スイッチ回路（２０）と、
第１増幅入力端（ｉ）に入力される前記第１出力端（Ｂ，Ａ）の電圧を増幅した第１増幅電圧を、第１増幅出力端（ｉｉｉ）に出力するとともに、第２増幅入力端（ｉｉ）に入力される前記第２出力端（Ｄ，Ｃ）の電圧を増幅した第２増幅電圧を、第２増幅出力端（ｉｖ）に出力する増幅ユニット（３０）と、
第１比較入力端（ｖ）に入力される第１比較電圧を第２比較入力端（ｖｉ）に入力される第２比較電圧と比較し、前記第１比較電圧と前記第２比較電圧とが異なるときに比較出力を発生する比較ユニット（６０）と、
前記第１増幅出力端（ｉｉｉ）と前記第１比較入力端（ｖ）との間に設けられた第１キャパシタ（４１）と、
前記第２増幅出力端（ｉｉ）と前記第２比較入力端（ｖｉ）との間に設けられた第２キャパシタ（４２）と、
前記第１比較入力端（ｖ）に、第１基準電圧を印加するための第１スイッチ回路（５１）と、
前記第２比較入力端（ｖｉ）に、第２基準電圧を印加するための第２スイッチ回路（５２）とを備える、磁気センサ回路。
【請求項２】
前記第１比較入力端（ｖ）には、前記第１切替状態時に前記第１基準電圧が印加され、
前記第２比較入力端（ｖｉ）には、前記第１切替状態時に前記第２基準電圧が印加される、請求項１に記載の磁気センサ回路。
【請求項３】
前記第２基準電圧は、前記第１基準電圧と異なる、請求項１に記載の磁気センサ回路。
【請求項４】
前記増幅ユニット（３０Ｂ）は、
前記第１出力端（Ｂ，Ａ）の電圧が非反転入力端（ｉ）に入力され、出力端（ｉｉｉ）から前記第１増幅出力を出力する第１演算増幅器（３１−１）と、
前記第１演算増幅器（３１−１）の前記出力端（ｉｉｉ）と反転入力端との間に設けられた第１帰還抵抗器（３１−２）と、
前記第２出力端（Ｄ，Ｃ）の電圧が非反転入力端（ｉｉ）に入力され、出力端（ｉｖ）から前記第２増幅出力を出力する第２演算増幅器（３２−１）と、
前記第２演算増幅器（３２−１）の前記出力端（ｉｖ）と反転入力端との間に設けられた第２帰還抵抗器（３２−２）と、
前記第１演算増幅器（３１−１）の反転入力端と前記第２演算増幅器（３２−１）の反転入力端との間に設けられた第３帰還抵抗器（３３）とを含む、請求項１に記載の磁気センサ回路。
【請求項５】
前記磁気センサ回路（１）は、
前記比較ユニット（６０）からの比較出力をクロック信号でラッチして、ラッチ出力を出力するラッチ回路（７０）をさらに備え、
前記クロック信号は、前記第２切替状態にあるタイミングで発生される、請求項１に記載の磁気センサ回路。
【請求項６】
前記磁気センサ回路（１）は、
前記第１比較入力端に印加される電圧を、前記ラッチ出力に応じて、前記第１基準電圧から前記第１基準電圧と異なる修正第１基準電圧および前記第２基準電圧のいずれか一方に変更する基準電圧切替回路（５３）をさらに備える、請求項５に記載の磁気センサ回路。
【請求項７】
前記増幅ユニット（３０）および前記比較ユニット（６０）の少なくとも１つは、第１周期毎に所定期間だけ電源電圧が印加されることによって間欠動作を行なう、請求項１に記載の磁気センサ回路。
【請求項８】
前記所定期間の前半部分に前記第１切替状態の期間が設けられるとともに、前記所定期間の後半部分に前記第２切替状態の期間が設けられる、請求項７に記載の磁気センサ回路。
【請求項９】
前記磁気センサ回路（１）は、
前記比較ユニット（６０）からの比較出力をクロック信号でラッチして、ラッチ出力を出力するラッチ回路（７０）をさらに備え、
前記クロック信号は、前記第２切替状態にあるタイミングで発生される、請求項８に記載の磁気センサ回路。
【請求項１０】
前記磁気センサ回路（１）は、
前記第１比較入力端に印加される電圧を、前記ラッチ出力に応じて、前記第１基準電圧から前記第１基準電圧と異なる修正第１基準電圧および前記第２基準電圧のいずれか一方に変更する基準電圧切替回路（５３）をさらに備える、請求項９に記載の磁気センサ回路。
【請求項１１】
前記磁気センサ回路（１）は、
前記第１基準電圧を出力する第１基準電圧端（Ｎ１）と前記２基準電圧を出力する第２基準電圧端（Ｎ２）との間に接続される第１抵抗器（９２Ａ）と、
前記第１基準電圧端（Ｎ１）に一端部が接続され、他端部が接地電位に結合可能な第２抵抗器（９１Ａ）と、
前記第２基準電圧端（Ｎ２）に一端部が接続され、他端部が前記電源電圧に結合可能な第３抵抗器（９５）とをさらに備え、
前記第１抵抗器（９２Ａ）の抵抗値は、前記第２抵抗器（９１Ａ）の抵抗値と前記第３抵抗器（９５）の抵抗値との和よりも小さく、
前記第１抵抗器（９２Ａ）の抵抗値の温度に対する変化量は、前記磁電変換素子（１０）の電気抵抗値の温度に対する変化量よりも小さく、
前記第２抵抗器（９１Ａ）の抵抗値の温度特性と前記第３抵抗器（９５）の抵抗値の温度特性とは、ともに、前記磁電変換素子（１０）の電気抵抗値の温度特性に等しい、請求項１に記載の磁気センサ回路。
【請求項１２】
前記磁電変換素子（１０）、前記第２抵抗器（９１Ａ）および前記第３抵抗器（９５）は、同一種類の材質により同一半導体基板（１６１，１６２）に形成される素子である、請求項１１に記載の磁気センサ回路。
【請求項１３】
前記磁気センサ回路（１Ａ）は、
前記増幅ユニット（３０）、前記比較ユニット（６０）の少なくとも１つに、第１周期毎に、所定期間だけ電源電圧が供給されるよう制御して間欠動作を行なわせる制御回路（１００）をさらに備え、
前記制御回路（１００）は、前記所定期間に含まれる第１期間から第４期間に、前記切替スイッチ回路（２０）を前記第１切替状態、前記第２切替状態、前記第２切替状態、前記第１切替状態にそれぞれ設定し、かつ、前記第１期間および第３期間において、前記第１比較入力端（ｖ）に前記第１基準電圧を印加するよう前記第１スイッチ回路（５１）を制御するとともに、前記第２比較入力端（ｖｉ）に前記第２基準電圧を印加するよう前記第２スイッチ回路（５２）を制御する、請求項１に記載の磁気センサ回路。
【請求項１４】
前記磁気センサ回路（１Ａ）は、
前記比較ユニット（６０）からの比較出力を第１クロック信号でラッチして、第１ラッチ出力を出力する第１ラッチ回路（７０）と、
前記比較出力と前記第１ラッチ出力とを受けるＯＲ回路（ＯＲ１）と、
前記ＯＲ回路（ＯＲ１）からの出力を第２クロック信号でラッチして、第２ラッチ出力を出力する第２ラッチ回路（７１）とをさらに備え、
前記制御回路（１００）は、前記第２期間に前記第１クロック信号を出力し、前記第４期間に前記第２クロック信号を出力する、請求項１３に記載の磁気センサ回路。
【請求項１５】
前記磁気センサ回路（１Ａ）は、
前記第１比較入力端に印加される電圧を、前記第２ラッチ出力に応じて、前記第１基準電圧から前記第１基準電圧と異なる修正第１基準電圧および前記第２基準電圧のいずれか一方に変更する基準電圧切替回路（５３）をさらに備える、請求項１４に記載の磁気センサ回路。
【請求項１６】
前記制御回路（１００）は、前記第２期間において、前記第１切替状態の終了から所定の時間が経過した後に前記第２切替状態が始まるよう前記切替スイッチ回路（２０）を設定し、前記第４期間において、前記第２切替状態の終了から前記所定の時間が経過した後に前記第１切替状態が始まるよう前記切替スイッチ回路（２０）を設定する、請求項１３に記載の磁気センサ回路。
【請求項１７】
前記制御回路（１００）は、入力される設定信号に基づいて、前記第１周期の長さを変化させる、請求項１３に記載の磁気センサ回路。
【請求項１８】
電池電源（１５４）と、
前記電池電源（１５４）の電源電圧が動作電圧として供給される磁気センサ回路（１）とを備え、
前記磁気センサ回路（１）は、
印加される磁気に応じた出力電圧を第１端子対（Ａ，Ｃ）もしくは第２端子対（Ｂ，Ｄ）に発生する磁電変換素子（１０）と、
前記第１端子対（Ａ，Ｃ）に電源電圧を印加し、前記第２端子対（Ｂ，Ｄ）に発生する出力電圧を第１出力端（Ｂ）と第２出力端（Ｄ）間に出力する第１切替状態と、前記第２端子対（Ｂ，Ｄ）に電源電圧を印加し、前記第１端子対（Ａ，Ｃ）に発生する出力電圧を前記第１出力端（Ａ）と前記第２出力端（Ｃ）間に出力する第２切替状態とを有する切替スイッチ回路（２０）と、
第１増幅入力端（ｉ）に入力される前記第１出力端（Ｂ，Ａ）の電圧を増幅した第１増幅電圧を、第１増幅出力端（ｉｉｉ）に出力するとともに、第２増幅入力端（ｉｉ）に入力される前記第２出力端（Ｄ，Ｃ）の電圧を増幅した第２増幅電圧を、第２増幅出力端（ｉｖ）に出力する増幅ユニット（３０）と、
第１比較入力端（ｖ）に入力される第１比較電圧を第２比較入力端（ｖｉ）に入力される第２比較電圧と比較し、前記第１比較電圧と前記第２比較電圧とが異なるときに比較出力を発生する比較ユニット（６０）と、
前記第１増幅出力端（ｉｉｉ）と前記第１比較入力端（ｖ）との間に設けられた第１キャパシタ（４１）と、
前記第２増幅出力端（ｉｉ）と前記第２比較入力端（ｖｉ）との間に設けられた第２キャパシタ（４２）と、
前記第１比較入力端（ｖ）に、第１基準電圧を印加するための第１スイッチ回路（５１）と、
前記第２比較入力端（ｖｉ）に、第２基準電圧を印加するための第２スイッチ回路（５２）とを含む、携帯端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホール素子や磁気抵抗素子等の磁電変換素子の出力電圧を増幅器で増幅し、設置された場所の磁気を検知して、磁気検知信号を出力する磁気センサ回路、及びその磁気センサ回路を有する携帯端末に関する。
【背景技術】
【０００２】
磁気センサ回路は一般に、磁界の強さに比例した出力電圧を出力するホール素子と、ホール素子の出力電圧を増幅する増幅器と、増幅器の出力電圧を所定の基準電圧と比較して比較結果を出力する比較器と備える。また、磁気センサ回路は磁界センサが設置された場所の磁界が一定の基準より強いか弱いかに応じて２値（高（Ｈ）レベルまたは低（Ｌ）レベル）の信号を出力するようになっている。【０００３】
磁界の強さに応じた正確な比較結果を得るためには、増幅器から出力される信号に含まれるオフセット信号成分を抑制して、増幅器から出力される信号のばらつきを小さく抑える必要がある。そのオフセット信号成分が生じる主要な要因は、ホール素子の出力電圧に含まれるオフセット信号成分（以下「素子オフセット電圧」と呼ぶ。）と、増幅器の入力端子において存在するオフセット信号成分（以下「入力オフセット電圧」と呼ぶ。）である。素子オフセット電圧は主に、ホール素子本体がパッケージから受ける応力等によって発生する。また、入力オフセット電圧は主に、増幅器の入力回路を構成する素子の特性のばらつき等によって発生する。【０００４】
それらオフセット電圧による影響を低減する磁界センサが、特許第３３１５３９７号明細書（特許文献１）に開示されている。すなわち、図１７に示すホール素子１のように、磁界センサに用いられるホール素子は、一般に、４つの端子Ａ・Ｃ・Ｂ・Ｄに関して幾何学的に等価な形状の板状に形成されている。ここで、幾何学的に等価な形状とは、同図に示す四角形のホール素子１のように、同図に示す状態での形状と、これを９０度回転させた状態（Ａ−Ｃが、Ｂ−Ｄに一致するように回転した状態）での形状とが同一であることを意味する。このようなホール素子１の端子Ａ・Ｃ間に電源電圧を印加したときに端子Ｂ・Ｄ間に生じる電圧と、端子Ｂ・Ｄ間に電源電圧を印加したときに端子Ａ・Ｃ間に生じる電圧とでは、磁界の強さに応じた有効信号成分は同相で、素子オフセット電圧は逆相となる。【０００５】
まず、第１のタイミングでは、スイッチ回路２を介して、ホール素子１の端子Ａ・Ｃ間に電源電圧が印加されるとともに、端子Ｂ・Ｄ間の電圧が電圧増幅器３に入力される。そこで、電圧増幅器３からは、端子Ｂ・Ｄ間の電圧と電圧増幅器３の入力オフセット電圧との和に比例した電圧Ｖ１が出力される。また、この第１のタイミングでは、スイッチ５が閉じることにより、キャパシタ４がその電圧Ｖ１に充電される。【０００６】
次に、第２のタイミングでは、スイッチ回路２を介して、ホール素子１の端子Ｂ・Ｄ間に電源電圧が印加されるとともに、第１のタイミングとは逆極性となるように端子Ｃ・Ａ間の電圧が電圧増幅器３に入力される。そこで、電圧増幅器３からは、端子Ｃ・Ａ間の電圧と電圧増幅器３の入力オフセット電圧との和に比例した電圧Ｖ２が出力される。【０００７】
入力オフセット電圧の影響は入力電圧の極性に係らず第１のタイミングのときと同じなので、電圧増幅器３の出力電圧Ｖ２は、第１のタイミングとは逆極性の端子Ｃ・Ａ間の電圧と入力オフセット電圧との和に比例した電圧となる。【０００８】
また、この第２のタイミングでは、スイッチ５が開き、出力端子６・７の間で、電圧増幅器３の反転出力端子３ａおよび非反転出力端子３ｂとキャパシタ４とが直列に接続された状態となる。このとき、キャパシタ４の充電電圧は、第１のタイミングでの電圧増幅器３の出力電圧Ｖ１に保持されたまま変化しない。出力端子６・７間の電圧（磁界センサの出力電圧）Ｖは、電圧増幅器３の反転出力端子３ａを基準としたときの非反転出力端子３ｂの電圧Ｖ２と、キャパシタ４の端子４ｂを基準としたときの端子４ａの電圧−Ｖ１との和、すなわち、電圧Ｖ２から電圧Ｖ１を減じたものとなる。したがって、入力オフセット電圧Ｖｏｆｆの影響を相殺した電圧Ｖが磁界センサの出力電圧として得られる。【０００９】
また、素子オフセット電圧による影響を低減するとともに、増幅器において生じる入力オフセット電圧による影響をも低減し得る磁界センサとしては、特開平８−２０１４９１号公報（特許文献２）に開示されたものが知られている。この磁界センサは、ホール素子、スイッチ回路、電圧電流変換増幅器、記憶素子としてのキャパシタ、スイッチ、および抵抗により構成されている。
【特許文献１】特許第３３１５３９７号明細書
【特許文献２】特開平８−２０１４９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
特許第３３１５３９７号明細書（特許文献１）の磁界センサでは、理想的な状態ではオフセットキャンセルが的確に行われることが期待できる。しかし実際には、磁界センサはキャパシタ４と電圧増幅器３とによる構成では、完全な差動形式の回路にならない。このために、例えば、キャパシタ４による遅延（鈍り）や、電源電圧のリップルやノイズによって、オフセットキャンセルが充分に行えない恐れがある。【００１１】
また、特開平８−２０１４９１号公報（特許文献２）の磁界センサでは、２つの電圧電流変換増幅器と、２つのキャパシタと、４つのスイッチを必要としているから、入力オフセット電圧の影響を抑制するための回路規模を小さく抑えることが困難であるという問題点がある。【００１２】
そこで、本発明は、磁気検出のための回路構成を差動回路構成として、ホール素子や磁気抵抗素子等磁電変換素子による素子オフセット電圧による影響を低減し、且つ増幅器において生じる入力オフセット電圧による影響をも低減し得る磁気センサ回路、及び、その磁気センサ回路を有する携帯端末を提供することを目的とする。【００１３】
また、本発明は、素子オフセット電圧及び入力オフセット電圧による影響を比較的簡単な回路構成で低減できる磁気センサ回路、及び、その磁気センサ回路を有する携帯端末を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は要約すれば、磁気センサ回路であって、磁電変換素子と、切替スイッチ回路と、増幅ユニットと、比較ユニットと、第１キャパシタと、第２キャパシタと、第１スイッチ回路と、第２スイッチ回路とを備える。磁電変換素子は、印加される磁気に応じた出力電圧を第１端子対もしくは第２端子対に発生する。切替スイッチ回路は、第１端子対に電源電圧を印加し、第２端子対に発生する出力電圧を第１出力端と第２出力端間に出力する第１切替状態と、第２端子対に電源電圧を印加し、第１端子対に発生する出力電圧を第１出力端と第２出力端間に出力する第２切替状態とを有する。増幅ユニットは、第１増幅入力端に入力される第１出力端の電圧を増幅した第１増幅電圧を、第１増幅出力端に出力するとともに、第２増幅入力端に入力される第２出力端の電圧を増幅した第２増幅電圧を、第２増幅出力端に出力する。比較ユニットは、第１比較入力端に入力される第１比較電圧を第２比較入力端に入力される第２比較電圧と比較し、第１比較電圧と第２比較電圧とが異なるときに比較出力を発生する。第１キャパシタは、第１増幅出力端と第１比較入力端との間に設けられる。第２キャパシタは、第２増幅出力端と第２比較入力端との間に設けられる。第１スイッチ回路は、第１比較入力端に、第１基準電圧を印加する。第２スイッチ回路は、第２比較入力端に、第２基準電圧を印加する。【００１５】
好ましくは、第１比較入力端には、第１切替状態時に第１基準電圧が印加される。第２比較入力端には、第１切替状態時に第２基準電圧が印加される。【００１６】
好ましくは、第２基準電圧は、第１基準電圧と異なる。
好ましくは、増幅ユニットは、第１演算増幅器と、第１帰還抵抗器と、第２演算増幅器と、第２帰還抵抗器と、第３帰還抵抗器とを含む。第１演算増幅器は、第１出力端の電圧が非反転入力端に入力され、出力端から第１増幅出力を出力する。第１帰還抵抗器は、第１演算増幅器の出力端と反転入力端との間に設けられる。第２演算増幅器は、第２出力端の電圧が非反転入力端に入力され、出力端から第２増幅出力を出力する。第２帰還抵抗器は、第２演算増幅器の出力端と反転入力端との間に設けられる。第３帰還抵抗器は、第１演算増幅器の反転入力端と第２演算増幅器の反転入力端との間に設けられる。【００１７】
好ましくは、磁気センサ回路は、比較ユニットからの比較出力をクロック信号でラッチして、ラッチ出力を出力するラッチ回路をさらに備える。クロック信号は、第２切替状態にあるタイミングで発生される。【００１８】
より好ましくは、磁気センサ回路は、基準電圧切替回路をさらに備える。基準電圧切替回路は、第１比較入力端に印加される電圧を、ラッチ出力に応じて、第１基準電圧から第１基準電圧と異なる修正第１基準電圧および第２基準電圧のいずれか一方に変更する。【００１９】
好ましくは、増幅ユニットおよび比較ユニットの少なくとも１つは、第１周期毎に所定期間だけ電源電圧が印加されることによって間欠動作を行なう。【００２０】
より好ましくは、所定期間の前半部分に第１切替状態の期間が設けられるとともに、所定期間の後半部分に第２切替状態の期間が設けられる。【００２１】
さらに好ましくは、磁気センサ回路は、比較ユニットからの比較出力をクロック信号でラッチして、ラッチ出力を出力するラッチ回路をさらに備える。クロック信号は、第２切替状態にあるタイミングで生じる。【００２２】
さらに好ましくは、磁気センサ回路は、基準電圧切替回路をさらに備える。基準電圧切替回路は、第１比較入力端に印加される電圧を、ラッチ出力に応じて、第１基準電圧から第１基準電圧と異なる修正第１基準電圧および第２基準電圧のいずれか一方に変更する。【００２３】
好ましくは、磁気センサ回路は、第１抵抗器と、第２抵抗器と、第３抵抗器とをさらに備える。第１抵抗器は、第１基準電圧を出力する第１基準電圧端と２基準電圧を出力する第２基準電圧端との間に接続される。第２抵抗器は、第１基準電圧端に一端部が接続され、他端部が接地電位に結合可能である。第３抵抗器は、第２基準電圧端に一端部が接続され、他端部が電源電圧に結合可能である。第１抵抗器の抵抗値は、第２抵抗器の抵抗値と第３抵抗器の抵抗値との和よりも小さい。第１抵抗器の抵抗値の温度に対する変化量は、磁電変換素子の電気抵抗値の温度に対する変化量よりも小さい。第２抵抗器の抵抗値の温度特性と第３抵抗器の抵抗値の温度特性とは、ともに、磁電変換素子の電気抵抗値の温度特性に等しい。【００２４】
より好ましくは、磁電変換素子、第２抵抗器および第３抵抗器は、同一種類の材質により同一半導体基板に形成される素子である。【００２５】
好ましくは、磁気センサ回路は、制御回路をさらに備える。制御回路は、増幅ユニット、比較ユニットの少なくとも１つに、第１周期毎に、所定期間だけ電源電圧が供給されるよう制御して間欠動作を行なわせる。制御回路は、所定期間に含まれる第１期間から第４期間に、切替スイッチ回路を第１切替状態、第２切替状態、第２切替状態、第１切替状態にそれぞれ設定する。制御回路は、第１期間および第３期間において、第１比較入力端に第１基準電圧を印加するよう第１スイッチ回路を制御するとともに、第２比較入力端に第２基準電圧を印加するよう第２スイッチ回路を制御する。【００２６】
より好ましくは、磁気センサ回路は、第１ラッチ回路と、ＯＲ回路と、第２ラッチ回路とをさらに備える。第１ラッチ回路は、比較ユニットからの比較出力を第１クロック信号でラッチして、第１ラッチ出力を出力する。ＯＲ回路は、比較出力と第１ラッチ出力とを受ける。第２ラッチ回路は、ＯＲ回路からの出力を第２クロック信号でラッチして、第２ラッチ出力を出力する。制御回路は、第２期間に第１クロック信号を出力し、第４期間に第２クロック信号を出力する。【００２７】
さらに好ましくは、磁気センサ回路は、基準電圧切替回路をさらに備える。基準電圧切替回路は、第２ラッチ出力に応じ、第１比較入力端に印加される電圧を、第１基準電圧から第１基準電圧と異なる修正第１基準電圧および第２基準電圧のいずれか一方に変更する。【００２８】
より好ましくは、制御回路は、第２期間において、第１切替状態の終了から所定の時間が経過した後に第２切替状態が始まるよう切替スイッチ回路を設定し、第４期間において、第２切替状態の終了から所定の時間が経過した後に第１切替状態が始まるよう切替スイッチ回路を設定する。【００２９】
より好ましくは、制御回路は、入力される設定信号に基づいて、第１周期の長さを変化させる。【００３０】
本発明の他の局面に従うと、携帯端末であって、電池電源と、電池電源の電源電圧が動作電圧として供給される磁気センサ回路とを備える。磁気センサ回路は、磁電変換素子と、切替スイッチ回路と、増幅ユニットと、比較ユニットと、第１キャパシタと、第２キャパシタと、第１スイッチ回路と、第２スイッチ回路とを含む。磁電変換素子は、印加される磁気に応じた出力電圧を第１端子対もしくは第２端子対に発生する。切替スイッチ回路は、第１端子対に電源電圧を印加し、第２端子対に発生する出力電圧を第１出力端と第２出力端間に出力する第１切替状態と、第２端子対に電源電圧を印加し、第１端子対に発生する出力電圧を第１出力端と第２出力端間に出力する第２切替状態とを有する。増幅ユニットは、第１増幅入力端に入力される第１出力端の電圧を増幅した第１増幅電圧を、第１増幅出力端に出力するとともに、第２増幅入力端に入力される第２出力端の電圧を増幅した第２増幅電圧を、第２増幅出力端に出力する。比較ユニットは、第１比較入力端に入力される第１比較電圧を第２比較入力端に入力される第２比較電圧と比較し、第１比較電圧と第２比較電圧とが異なるときに比較出力を発生する。第１キャパシタは、第１増幅出力端と第１比較入力端との間に設けられる。第２キャパシタは、第２増幅出力端と第２比較入力端との間に設けられる。第１スイッチ回路は、第１比較入力端に、第１基準電圧を印加する。第２スイッチ回路は、第２比較入力端に、第２基準電圧を印加する。
【発明の効果】
【００３１】
本発明によれば、増幅ユニットを差動状態で動作させるから、ホール素子や磁気抵抗素子等の磁電変換素子の素子オフセット電圧、及び、増幅ユニットの入力オフセット電圧を十分に低減することができる。【００３２】
また、本発明によれば、第１、第２キャパシタに、第１切替状態において所定状態になるよう電荷をチャージして比較ユニットの入力電圧基準値を所定値に設定するから、入力ダイナミックレンジを大きく設定することができる。【００３３】
また、本発明によれば、特有の構成を用いて増幅ユニットを平衡入力−平衡出力型の回路とするから、電圧増幅利得を大きく採ることができる。これにより、増幅ユニットにおいて基準電圧を用意しなくても良いから、基準電圧を磁電変換素子の出力電圧に合わせる調整が不要となる。また、帰還抵抗の数を削減できる。【００３４】
また、主要なユニット（増幅ユニット、比較ユニットなど）への電源電圧の供給を間欠動作とし、この間欠動作と比較出力によるラッチ動作とを結合させることにより、電力消費を低減し、且つ安定した磁気検出も確保できる。【００３５】
また、比較ユニットへの第１、第２基準電圧を異ならせ、且つ比較出力によるラッチ動作に応じた基準電圧の変更（第１基準電圧から修正第１基準電圧、第２基準電圧）により、比較ユニットにヒステリシス特性を持たせることができる。また、そのヒステリシス幅も、第１、修正第１基準電圧（もしくは第２基準電圧）を設定するだけでよいから、設計及び調整が容易である。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施例に係る磁気センサ回路の構成を示す図である。
【図２】増幅ユニットの第１の例を示す図である。
【図３】増幅ユニットの第２の例を示す図である。
【図４】基準電圧発生回路９０の構成を示す図である。
【図５】本発明の第１の実施例の磁気センサ回路の動作を説明するタイミングチャートである。
【図６】本発明の第２の実施例に係る磁気センサ回路の構成を示す図である。
【図７】本発明の第２の実施例の磁気センサ回路の動作を説明するタイミングチャートである。
【図８】図６の制御回路１００の構成を示す図である。
【図９】図８の遅延回路１０４の構成例を示す図である。
【図１０】信号線Ｌ１，Ｌ２および第１キャパシタ４１、第２キャパシタ４２の構成例を示す模式図である。
【図１１】磁気センサ回路１Ａの適用例を示す図である。
【図１２】図１のホール素子１０に流れる電流を説明する図である。
【図１３】本発明の第３の実施例に適用される基準電圧発生回路を示す図である。
【図１４】本発明の第４の実施例に係る磁気センサ回路の構成を示す図である。
【図１５】図１４の制御回路１００Ａの構成を示す図である。
【図１６】図１５の分周回路１０２Ａの構成例を示す図である。
【図１７】従来の磁界センサの構成を示す図である。
【図１８】ホール素子１０、分圧抵抗器９１Ａ，９５の構成例を示す図である。
【図１９】ホール素子１０、分圧抵抗器９１Ａ，９５の別の構成例を示す図である。
【符号の説明】
【００３７】
１０  ホール素子、２０  切替スイッチ回路、２１〜２８  スイッチ、３０，３０Ａ，３０Ｂ  増幅ユニット、３１、３１Ａ、３１Ｂ  第１増幅回路、３２，３２Ａ，３２Ｂ  第２増幅回路、３４，３５  スイッチ回路、４１，４２  第１、第２キャパシタ、５１，５２  第１，第２スイッチ回路、５３  基準電圧切替回路、６０  比較ユニット、６１  スイッチ回路、７０，７１  ラッチ回路、８０，８０Ａ  バッファ増幅器、９０，９０Ａ  基準電圧発生回路、Ｖｃｃ  電源電圧、ＰＯＷ  電源オン信号、ＳＷ１  第１切替信号、ＳＷ２  第２切替信号、Ｖｒｅｆ１  第１基準電圧、Ｖｒｅｆ１Ａ  修正第１基準電圧、Ｖｒｅｆ２  第２基準電圧、Ｓｄｅｔ  検出信号、１，１Ａ，１Ｂ  磁気センサ回路、４１Ａ，４１Ｂ，４２Ａ，４２Ｂ  キャパシタ、９１〜９５，９１Ａ，９３Ａ  分圧抵抗器、９６  Ｐ型ＭＯＳトランジスタ、９７  Ｎ型ＭＯＳトランジスタ、１００，１００Ａ  制御回路、１０１  発振器、１０２，１０２Ａ  分周回路、１０４〜１０７  遅延回路、１１１〜１１３  カウンタ、１５０  携帯電話、１５１  本体、１５２  筐体、１５４  電池、１５５  磁石、１５６  表示部、ＡＮＤ１，ＡＮＤ１１  ＡＮＤ回路、ＦＦ１〜ＦＦ４  Ｄ型フロップフロップ、ＩＮＶ０〜ＩＮＶ２，ＩＮＶ１１〜ＩＮＶ１ｎ  インバータ、Ｌ１，Ｌ２  信号線、Ｎ１，Ｎ２  基準電圧端、ＮＯＲ１〜ＮＯＲ３  ＮＯＲ回路、ＯＲ１，ＯＲ１１〜ＯＲ１４，ＯＲ２１，ＯＲ２２  ＯＲ回路、Ｑ０〜Ｑ４  端子。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の磁気センサ回路の実施例について、図を参照して説明する。本発明の磁気センサ回路は、折りたたみ型携帯電話機の開閉検知センサや、モータの回転位置検知センサなど、磁気の状態（磁界の強さ）を検知するセンサとして、広い用途に使用される。磁気センサ回路に用いられる磁気センサ素子としては、印加される磁界の変化に応じて電気的特性が変化され、その変化に応じた出力電圧を取り出し得るものであれば良く、ホール素子や、磁気抵抗素子などが使用できる。以下の実施例では、ホール素子を用いた磁気センサ回路について説明する。【００３９】
［第１の実施例］
図１は、本発明の第１の実施例に係る磁気センサ回路の構成を示す図である。図１において、磁気センサ回路１に含まれるホール素子１０は、図１７の従来のものと同様に、４つの端子Ａ・Ｃ・Ｂ・Ｄに関して幾何学的に等価な形状の板状に形成されている。【００４０】
このようなホール素子１０の第１端子対Ａ−Ｃに電源電圧を印加したときに第２端子対Ｂ−Ｄに生じるホール電圧と、第２端子対Ｂ−Ｄ間に電源電圧を印加したときに第１端子対Ｃ−Ａに生じるホール電圧とでは、ホール素子に印加される磁界の強さに応じた有効信号成分は同相で、素子オフセット成分（素子オフセット電圧）は逆相となる。【００４１】
切替スイッチ回路２０は、ホール素子１０への電源電圧Ｖｃｃの印加方法と、ホール素子１０からのホール電圧の取り出し方法とを切り替える。【００４２】
切替スイッチ回路２０は、第１切替信号ＳＷ１に応じてオンするスイッチ２１，２３，２５，２７と、第２切替信号ＳＷ２に応じてオンするスイッチ２２，２４，２６，２８とを有している。この第１，第２切替信号ＳＷ１，ＳＷ２は、互いに重ならないように発生し、且つ、電源オン信号ＰＯＷが発生する所定期間の前半部分で第１切替信号ＳＷ１が発生し、その後半部分で第２切替信号ＳＷ２が発生される。なお、電源オン信号ＰＯＷは、間欠的に、例えば一定周期毎に所定期間だけ発生される。【００４３】
第１切替信号ＳＷ１が発生している第１切替状態では、端子Ａに電源電圧Ｖｃｃｓが印加され、端子Ｃがグランドに接続されるとともに、端子Ｂと端子Ｄ間に磁界の強さに応じたホール電圧が発生する。その端子Ｂ・Ｄ間の電圧は、印加される磁界方向による。ここでは端子Ｂの電圧Ｖｂが低く、端子Ｄの電圧が高い場合を想定する。なお、電圧は特に断らない限り、グランドに対する電位を表す。【００４４】
第１切替信号ＳＷ１から第２切替信号ＳＷ２への切替は、高速度で行われる。よって第２切替状態においても、第１切替状態と磁界方向は同じであると想定する。第２切替信号ＳＷ２が発生している第２切替状態では、端子Ｂに電源電圧Ｖｃｃｓが印加され、端子Ｄがグランドに接続されるとともに、端子Ｃと端子Ａ間に磁界の強さに応じたホール電圧が発生する。その端子Ｃ・Ａ間の電圧は、端子Ｃの電圧Ｖｃが低く、端子Ａの電圧Ｖａが高くなる。【００４５】
これにより、切替スイッチ回路２０の第１出力端ｉの電圧は、第１切替状態では電圧Ｖｂであり、第２切替状態では電圧Ｖａである。一方、切替スイッチ回路２０の第２出力端iiの電圧は、第１切替状態では電圧Ｖｄであり、第２切替状態では電圧Ｖｃである。【００４６】
増幅ユニット３０は、第１出力端ｉに接続される第１増幅入力端の電圧を、第１増幅回路３１によって所定の増幅度αで増幅し、第１増幅出力端ｉｉｉに第１増幅電圧を発生する。第１増幅回路３１には、入力オフセット電圧Ｖｏｆｆａ１が存在するから、第１増幅入力端の電圧にその入力オフセット電圧Ｖｏｆｆａ１が加算される。【００４７】
また、増幅ユニット３０は、第２出力端ｉｉに接続される第２増幅入力端の電圧を、第２増幅回路３２によって所定の増幅度αで増幅し、第２増幅出力端ｉｖに第２増幅電圧を発生する。第２増幅回路３２にも、入力オフセット電圧Ｖｏｆｆａ２が存在するから、第２増幅入力端の電圧にその入力オフセット電圧Ｖｏｆｆａ２が加算される。【００４８】
この増幅ユニット３０の第１，第２増幅回路３１，３２には、電源オン信号ＰＯＷによってオンされるスイッチ回路３４及びスイッチ回路３５を介して電源電圧が印加される。したがって、増幅ユニット３０は、電源オン信号ＰＯＷに応じて、間欠的に、例えば一定周期毎に所定期間だけ動作する。また、第１，第２増幅回路３１，３２が電流駆動型の回路であるときには、スイッチ回路３４及びスイッチ回路３５は、スイッチ機能付きの電流源回路により構成されることがよい。【００４９】
第１キャパシタ４１が、第１増幅出力端ｉｉｉと、比較ユニット６０の第１比較入力端ｖとの間に接続される。また、第２キャパシタ４２が、第２増幅出力端ｉｖと、比較ユニット６０の第２比較入力端ｖｉとの間に接続される。【００５０】
比較ユニット６０は、第１比較入力端ｖに入力される第１比較電圧と第２比較入力端ｖｉに入力される第２比較電圧とを比較し、第１比較電圧が第２比較電圧を超えるときに比較出力を発生する。なお、比較ユニット６０は、極めて高い入力インピーダンスを持つように構成されている。例えば、比較ユニット６０の入力回路は、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ回路で構成される。この比較ユニット６０には、電源オン信号ＰＯＷによってオンするスイッチ回路６１を介して電源電圧が印加される。したがって、比較ユニット６０は、電源オン信号ＰＯＷに応じて、間欠的に、例えば一定周期毎に所定期間だけ動作する。また、スイッチ回路６１は、スイッチ機能付きの電流源回路であってもよい。【００５１】
比較ユニット６０の第１比較入力端ｖには、第１切替信号ＳＷ１によってオンする第１スイッチ回路５１、及び、基準電圧切替回路５３を介して第１基準電圧Ｖｒｅｆ１が供給される。その基準電圧切替回路５３は、磁気センサ回路１が磁気を検出したときには検出信号Ｓｄｅｔによって切り替えられる。基準電圧切替回路５３が切り替えられたときには、第１比較入力端ｖには、修正第１基準電圧Ｖｒｅｆ１Ａが供給され得るようになる。【００５２】
また、第２比較入力端ｖｉには、第１切替信号ＳＷ１によってオンする第２スイッチ回路５２を介して第２基準電圧Ｖｒｅｆ２が供給される。第１基準電圧Ｖｒｅｆ１は、修正第１基準電圧Ｖｒｅｆ１Ａより所定値だけ低い値に設定され、且つ修正第１基準電圧Ｖｒｅｆ１Ａは第２基準電圧Ｖｒｅｆ２より所定値だけ低い値に設定されることがよい。なお、修正第１基準電圧Ｖｒｅｆ１Ａとして、第２基準電圧Ｖｒｅｆ２を用いることもできる。【００５３】
この第１，第２比較入力端ｖ，ｖｉに供給される電圧を、比較出力が発生していないときには、第１、第２基準電圧にし、比較出力が発生されたときには、修正第１、第２基準電圧にすることにより、比較ユニット６０の動作にヒステリシス特性を付与することができる。これにより検出を安定して行うことができる。また、そのヒステリシス幅は、第１基準電圧、修正第１基準電圧、第２基準電圧のレベルを調整することにより、容易に変更できる。【００５４】
ラッチ回路７０は、比較出力をクロック信号ＣＫのタイミングでラッチする。このラッチ回路７０としては、Ｄ型フリップフロップが好適である。このラッチ回路７０のラッチ出力をバッファ増幅器８０で増幅して、検出信号Ｓｄｅｔを得る。【００５５】
図２は、増幅ユニットの第１の例を示す図である。この図２の増幅ユニット３０Ａは、第１増幅回路３１Ａと第２増幅回路３２Ａとを有している。第１増幅回路３１Ａは、演算増幅器３１−１の反転入力端と出力端ｉｉｉとの間に帰還抵抗３１−２を接続し、反転入力端と基準電圧Ｖｒｅｆとの間に帰還抵抗３１−３を接続する。そして、非反転入力端に入力される第１出力端ｉの電圧を増幅し、第１増幅出力端ｉｉｉに第１増幅電圧を出力する。また、第２増幅回路３２Ａは、第１増幅回路３１Ａと同様の構成を有する。第２増幅回路３２Ａは、非反転入力端に入力される第２出力端ｉｉの電圧を増幅し、第２増幅出力端ｉｖに第２増幅電圧を出力する。【００５６】
この図２の増幅ユニット３０Ａでは、帰還抵抗３１−２，３２−２の抵抗値をＲ２、帰還抵抗３１−３，３２−３の抵抗値をＲ１とすると、増幅度αは約Ｒ２／Ｒ１である。但し、Ｒ２≫Ｒ１。【００５７】
図３は、増幅ユニットの第２の例を示す図である。この図３の増幅ユニット３０Ｂは、第１出力端ｉの電圧を非反転入力端に入力し、出力端ｉｉｉから第１増幅出力を出力する第１演算増幅器３１−１と、この第１演算増幅器３１−１の出力端ｉｉｉと反転入力端との間に設けられた第１帰還抵抗器３１−２と、第２出力端ｉｉの電圧を非反転入力端に入力し、出力端ｉｖから第２増幅出力を出力する第２演算増幅器３２−１と、この第２演算増幅器３２−１の出力端ｉｖと反転入力端との間に設けられた第２帰還抵抗器３２−２と、その第１演算増幅器３１−１の反転入力端と第２演算増幅器３２−１の反転入力端との間に設けられた第３帰還抵抗器３３とを有している。【００５８】
このように、増幅ユニット３０Ｂは、第１増幅回路３１Ｂと第２増幅回路３２Ｂとで第３帰還抵抗器３３を共有する、平衡入力−平衡出力形式の増幅回路である。増幅ユニット３０Ｂでは、図２の増幅ユニット３０Ａに比して、帰還抵抗器の数を削減できる。また、第１，第２増幅回路３１Ａ，３１Ｂの基準電圧はその回路内で自動的に設定される。よって基準電圧を設定することが不要となる。【００５９】
また、増幅ユニット３０Ｂでは、特有の構成を用いた平衡入力−平衡出力型の回路とすることにより、電圧増幅利得を大きく採ることができる。即ち、帰還抵抗３１−２，３２−２の抵抗値をＲ２、第３帰還抵抗３３の抵抗値をＲ１とすると、増幅度αは約２×Ｒ２／Ｒ１（但し、Ｒ２≫Ｒ１）となる。増幅度が２倍になることにより、回路設計を容易に行なうことができる。また、感度の低いホール素子も使いこなしやすくなる。なお、増幅ユニット３０Ａ，３０Ｂの動作電源電圧は、図１に示すように、スイッチ回路３４，３５を介してそれぞれの増幅回路に供給される。【００６０】
図４は、基準電圧発生回路９０の構成を示す図である。この図４の基準電圧発生回路９０では、電源電圧Ｖｃｃを分圧抵抗器９１〜９５で分圧して、基準電圧Ｖｒｅｆ０、第１基準電圧Ｖｒｅｆ１、修正第１基準電圧Ｖｒｅｆ１Ａ、第２基準電圧Ｖｒｅｆ２を発生する。これらの基準電圧は、分圧抵抗器９１〜９５の電源電圧Ｖｃｃ側のＰ型ＭＯＳトランジスタ９６とグランド側のＮ型ＭＯＳトランジスタ９７がオンされているときに発生される。このＭＯＳトランジスタ９６，９７は、インバータ９８，９９を介して、電源オン信号ＰＯＷに応じてオンする。なお、電源オン信号ＰＯＷに代えて、第１切替信号ＳＷ１に応じて、ＭＯＳトランジスタ９６，９７をオンするようにしてもよい。【００６１】
次に、以上のように構成される本発明の磁気センサ回路１の動作を、図５のタイミングチャートをも参照して説明する。なお、電源オン信号ＰＯＷ、第１切替信号ＳＷ１、第２切替信号ＳＷ２、およびクロック信号ＣＫが、図１に示されない制御回路から発生される。【００６２】
まず、電源オン信号ＰＯＷが、第１周期Ｔ１毎に、所定時間Ｔ２だけ、発生される。これにより、磁気センサ回路１は、間欠的に電源電圧Ｖｃｃが供給されて動作する。例えば、折りたたみ型の携帯電話機の開閉を検出するため、第１周期Ｔ１を５０ｍｓとし、所定時間Ｔ２を２５μｓとすることができる。これにより、携帯電話機の電池の電力消費を著しく少なくできるし、且つ開閉状態の検出動作に不具合を生じることもない。第１周期Ｔ１や所定時間Ｔ２の長さは、本発明の磁気センサ回路が適用される用途に応じて、適切な時間長に設定されることがよい。なお、磁気センサ回路１は、間欠的に動作させるのではなく、連続的に動作させることとしてもよい。【００６３】
さて、電源オン信号ＰＯＷが印加される時点ｔ１とほぼ同時に、第１切替信号ＳＷ１が発生される。第１切替信号ＳＷ１の発生により、スイッチ２１，２３，２５，２７がオンして切替スイッチ回路２０が第１切替状態になり、第１，第２スイッチ回路５１，５２がオンする。【００６４】
ホール素子１０の第１端子対の端子Ａ・Ｃに電源電圧及びグランド電圧が印加され、第２端子対である端子Ｂ・Ｄにホール電圧が発生する。端子Ｂには電圧Ｖｂが発生し、端子Ｄには電圧Ｖｄが発生する。【００６５】
増幅ユニット３０の第１増幅出力端ｉｉｉには、電圧Ｖｂが増幅された第１増幅電圧α（Ｖｂ−Ｖｏｆｆａ１）が発生する。また、第２増幅出力端ｉｖには、電圧Ｖｄが増幅された第２増幅電圧α（Ｖｄ−Ｖｏｆｆａ１）が発生する。このαは、増幅ユニット３０の増幅度であり、Ｖｏｆｆａ１は第１増幅回路３１の入力オフセット電圧である。【００６６】
この第１切替状態時では、第１，第２スイッチ回路５１，５２がオンしている。また、基準電圧切替回路５３が切り替えられていないとするとスイッチ５３−２がオンしている。したがって、比較ユニット６０の第１比較入力端ｖには第１基準電圧Ｖｒｅｆ１が印加されている。また、第２比較入力端ｖｉには第２基準電圧Ｖｒｅｆ２が印加されている。【００６７】
これにより、第１キャパシタ４１は、その両端子の差電圧がＶｒｅｆ１−α（Ｖｄ−Ｖｏｆｆａ１）になるよう充電される。一方、第２キャパシタ４２は、その両端子の差電圧がＶｒｅｆ２−α（Ｖｄ−Ｖｏｆｆａ１）になるよう充電される。【００６８】
時点ｔ２になると、第１切替信号ＳＷ１がなくなり、第１切替状態は終了する。時点ｔ２から所定の短時間τだけ遅れた時点ｔ３で第２切替信号ＳＷ２が発生される。この所定短時間τを設けることにより、切替スイッチ回路２０の第１切替状態と第２切替状態との間に、どちらの切替状態でもない期間が設定される。第２切替信号ＳＷ２の発生により、スイッチ２２，２４，２６，２８がオンして切替スイッチ回路２０が第２切替状態になるとともに、第１，第２スイッチ回路５１，５２はオフする。【００６９】
そして、ホール素子１０の第２端子対の端子Ｂ・Ｄに電源電圧及びグランド電圧が印加され、第２端子対である端子Ｃ・Ａにホール電圧が発生する。端子Ｃには電圧Ｖｃが発生し、端子Ａには電圧Ｖａが発生する。【００７０】
増幅ユニット３０の第１増幅出力端ｉｉｉには、電圧Ｖａが増幅された第１増幅電圧α（Ｖａ−Ｖｏｆｆａ１）が発生する。また、第２増幅出力端ｉｖには、電圧Ｖｃが増幅された第２増幅電圧α（Ｖｃ−Ｖｏｆｆａ１）が発生する。【００７１】
この第２切替状態時では、第１，第２スイッチ回路５１，５２がオフしている。なお、未だ、基準電圧切替回路５３は切り替えられていないのでスイッチ５３−２がオンしている。【００７２】
第１キャパシタ４１，第２キャパシタ４２に充電されている電荷は変化することなく保持されるので、比較ユニット６０の第１比較入力端ｖの第１比較電圧Ｖｃｏｍｐ１、及び、第２比較入力端ｖｉの第２比較電圧Ｖｃｏｍｐ２は次の式１、２のようになる。
Ｖｃｏｍｐ１＝Ｖｒｅｆ１−［α（Ｖｂ−Ｖｏｆｆａ１）−α（Ｖａ−Ｖｏｆｆａ１）］＝Ｖｒｅｆ１−α（Ｖｂ−Ｖａ）    ・・・（１）
Ｖｃｏｍｐ２＝Ｖｒｅｆ２−［α（Ｖｄ−Ｖｏｆｆａ２）−α（Ｖｃ−Ｖｏｆｆａ２）］＝Ｖｒｅｆ２−α（Ｖｄ−Ｖｃ）    ・・・（２）
この式１，２に示されるように、第１，第２比較電圧Ｖｃｏｍｐ１，Ｖｃｏｍｐ２には、入力オフセット電圧Ｖｏｆｆａ１，Ｖｏｆｆａ２は含まれていない。即ち、入力オフセット電圧Ｖｏｆｆａ１，Ｖｏｆｆａ２は、第１切替状態と第２切替状態との切換を通じて相殺されている。【００７３】
そして、比較ユニット６０で、第１，第２比較電圧Ｖｃｏｍｐ１，Ｖｃｏｍｐ２が比較される。即ち、第１比較電圧Ｖｃｏｍｐ１と第２比較電圧Ｖｃｏｍｐ２との差が取られ、第１比較電圧Ｖｃｏｍｐ１が第２比較電圧Ｖｃｏｍｐ２を超えるとき（Ｖｃｏｍｐ１＞Ｖｃｏｍｐ２）、すなわち第１比較電圧Ｖｃｏｍｐ１と第２比較電圧Ｖｃｏｍｐ２とが異なるときに比較出力が発生される。この比較ユニット６０での比較を式で表すと、式３のようになる。
Ｖｃｏｍｐ１−Ｖｃｏｍｐ２＝Ｖｒｅｆ１−Ｖｒｅｆ２−α（Ｖｂ−Ｖａ）＋α（Ｖｄ−Ｖｃ）・・・（３）
ところで、ホール素子１０に生じるホール電圧には、磁界の強さに比例した信号成分電圧と素子オフセット電圧とが含まれている。本発明のようなホール素子１０の第１切替状態で端子Ｂ・Ｄ間に生じる電圧と、第２切替状態で端子Ｃ・Ａ間に生じる電圧とでは、磁界の強さに応じた有効信号成分は同相で、素子オフセット電圧は逆相となる。【００７４】
電圧Ｖｂ，Ｖｄ，Ｖａ，Ｖｃに含まれる素子オフセット電圧を、それぞれＶｂｏｆｆｅ，Ｖｄｏｆｆｅ，Ｖａｏｆｆｅ，Ｖｃｏｆｆｅとすると、ホール素子の９０°キャンセル式から、Ｖｂｏｆｆｅ−Ｖｄｏｆｆｅ＝Ｖａｏｆｆｅ−Ｖｃｏｆｆｅとなる。この式を変形すると次の式４が得られる。
Ｖｂｏｆｆｅ−Ｖａｏｆｆｅ＝Ｖｄｏｆｆｅ−Ｖｃｏｆｆｅ  ・・・（４）
この式４は、式３による第１比較電圧Ｖｃｏｍｐ１と第２比較電圧Ｖｃｏｍｐ２との比較において、素子オフセット電圧がキャンセルされていることを示している。【００７５】
このように、ホール素子１０の素子オフセット電圧及び増幅ユニット３０の入力オフセット電圧はともに、比較ユニット６０における比較動作において、キャンセルされている。【００７６】
次に、時点ｔ４において、クロック信号ＣＫが立ち上がる。ラッチ回路７０は、このクロック信号ＣＫの立ち上がりで、比較ユニット６０からの比較出力をラッチする。比較出力がラッチされると、バッファ増幅器８０から検出信号Ｓｄｅｔが発生される。また、時点ｔ５で電源オン信号ＰＯＷはなくなり、ほぼ同時に第２切替信号ＳＷ２もなくなる。なお、ここではクロック信号ＣＫを反転し且つ遅延させて第２切替信号ＳＷ２を形成している。【００７７】
さて、第２切替状態において、第１比較電圧Ｖｃｏｍｐ１が第２比較電圧Ｖｃｏｍｐ２より小さいとき、比較出力は発生していない（即ち、Ｌレベル）ので検出信号Ｓｄｅｔは発生しない。しかし、第１比較電圧Ｖｃｏｍｐ１が第２比較電圧Ｖｃｏｍｐ２を超えているときには比較出力が発生する（即ち、Ｈレベル）ので、検出信号Ｓｄｅｔが発生される。【００７８】
この検出信号Ｓｄｅｔの発生によって、基準電圧切替回路５３が切り替えられ、スイッチ５３−２がオフし、スイッチ５３−１がオンする。これにより、比較ユニット６０の第１比較入力端ｖには、第１切替状態において修正第１基準電圧Ｖｒｅｆ１Ａが印加されるようになる。したがって、次の周期における所定時間Ｔ２においては、比較ユニット６０における比較動作の閾値が低くなる。即ち、比較ユニット６０は、ヒステリシス動作を行なう。そのヒステリシス幅は、Ｖｒｅｆ１Ａ−Ｖｒｅｆ１である。また、そのヒステリシス幅も、第１基準電圧、修正第１基準電圧Ｖｒｅｆ１，Ｖｒｅｆ１Ａを設定するだけでよいから、設計及び調整が容易である。【００７９】
また、本発明では、第１、第２キャパシタ４１、４２に、第１切替状態で所定状態になるよう電荷をチャージして比較ユニット６０の入力電圧基準値を所定の第１，第２基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２に設定する。この第１，第２基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２を電源電圧Ｖｃｃの中点電圧（Ｖｃｃ／２）に可能な限り近い電圧にすることによって、入力ダイナミックレンジを大きく設定することができる。【００８０】
また、増幅ユニット３０、比較ユニット６０など、主要なユニットへの電源電圧の供給を第１周期Ｔ１毎の間欠動作とし、この間欠動作と検出信号Ｓｄｅｔによるラッチ動作とを結合させることにより、電力消費を低減し、且つ安定した磁気検出も確保できる。【００８１】
このように、間欠動作により電力消費が低減されること、および、安定して磁気を検出できることにより、本発明の磁気センサ回路は、電池等を電源とする携帯端末（例、折りたたみ型や回転型などの携帯電話機）のセンサ回路として、特に適している。【００８２】
なお、ホール素子１０への磁界が或る一方向に向いていることとして説明したが、その磁界が逆方向である場合には、当然ながら、発生されるホール電圧も逆極性になる。この場合には、ホール電圧の極性に合わせて、回路構成が組まれることになる。【００８３】
［第２の実施例］
第２の実施例として、ホール素子への磁界の向きに依存せず磁界の強さを検出できる磁気センサ回路を示す。【００８４】
図６は、本発明の第２の実施例に係る磁気センサ回路の構成を示す図である。図６において、磁気センサ回路１Ａは制御回路１００、ＯＲ回路ＯＲ１、ラッチ回路７１、インバータＩＮＶ０を含む点で図１に示す磁気センサ回路と異なる。なお、磁気センサ回路１Ａの他の部分の構成は図１に示す磁気センサと同様であるので以後の説明は繰り返さない。【００８５】
制御回路１００は電源オン信号ＰＯＷ、第１切替信号ＳＷ１、第２切替信号ＳＷ２、第３切替信号ＳＷ３、クロック信号ＣＫ＿ＳＨ１，ＣＫ＿ＳＨ２を出力する。第３切替信号ＳＷ３は第１スイッチ回路５１および第２スイッチ回路５２に与えられる。【００８６】
ラッチ回路７０は、比較ユニット６０から出力される信号ＣＯＭＰＯＵＴ（比較出力）をクロック信号ＣＫ＿ＳＨ１の立ち上がりのタイミングでラッチする。ＯＲ回路ＯＲ１は信号ＣＯＭＰＯＵＴとラッチ回路７０から出力される信号ＤＦＦ＿ＳＨ１（第１ラッチ出力）とを受ける。ラッチ回路７１はＯＲ回路ＯＲ１の出力をクロック信号ＣＫ＿ＳＨ２の立ち上がりのタイミングでラッチする。なおラッチ回路７０と同様に、ラッチ回路７１としてはＤ型フリップフロップが好適である。【００８７】
バッファ増幅器８０はラッチ回路７１から出力される信号ＤＦＦ＿ＳＨ２（第２ラッチ出力）を増幅し、検出信号Ｓｄｅｔを出力する。インバータＩＮＶ０は検出信号Ｓｄｅｔを反転させ、信号ＯＵＴを出力する。信号ＯＵＴに応じて磁界の強度が所定の強度か否かが判定される。【００８８】
図７は、本発明の第２の実施例の磁気センサ回路の動作を説明するタイミングチャートである。図７において、信号ＯＳＣは制御回路１００の動作の基準となる信号である。後述するように信号ＯＳＣは制御回路１００の内部で生成される。【００８９】
第１の実施例と同様に電源オン信号ＰＯＷは第１周期Ｔ１毎に、所定時間Ｔ２だけ発生する。時刻ｔ１〜時刻ｔ５の期間が所定時間Ｔ２である。所定時間Ｔ２は第１期間〜第４期間を含む。時刻ｔ１〜時刻ｔ２の期間、時刻ｔ２〜時刻ｔ３の期間、時刻ｔ３〜時刻ｔ４の期間、および時刻ｔ４〜時刻ｔ５の期間が、それぞれ第１期間〜第４期間である。【００９０】
第１期間、第２期間においてはＳ極性の磁界の強度が検出され、第３期間、第４期間においてはＮ極性の磁界の強度が検出されるものとして以下説明する。ただし検出する磁界の極性の順番が逆であってもよい。【００９１】
時刻ｔ１〜時刻ｔ３における磁気センサ回路１Ａの動作は第１の実施例の磁気センサ回路の動作と同様である。時刻ｔ０において信号ＯＳＣが立ち上がると時刻ｔ１において電源オン信号ＰＯＷが発生する。電源オン信号ＰＯＷの発生時刻とほぼ同時に、第１切替信号ＳＷ１と第３切替信号ＳＷ３とが発生する。第１切替信号ＳＷ１の発生により、切替スイッチ回路２０は第１切替状態になる。また、第３切替信号ＳＷ３の発生により、第１スイッチ回路５１、第２スイッチ回路５２がともにオンする。【００９２】
電圧ＡＯＵＴ１、電圧ＡＯＵＴ２はそれぞれ第１増幅回路、第２の増幅回路の出力を示す。時刻ｔ１〜時刻ｔ２の期間において、電圧ＡＯＵＴ１はα（Ｖｂ−Ｖｏｆｆａ１）であり、電圧ＡＯＵＴ２はα（Ｖｄ−Ｖｏｆｆａ２）である。また、比較ユニット６０の第１比較入力端ｖの第１比較電圧Ｖｃｏｍｐ１は第１基準電圧Ｖｒｅｆ１であり、第２比較入力端ｖｉの第２比較電圧Ｖｃｏｍｐ２は第２基準電圧Ｖｒｅｆ２である。なお、ホール素子１０からの信号がなければ電圧ＡＯＵＴ１，ＡＯＵＴ２は電圧ＶＭに等しい。【００９３】
制御回路１００は第２期間において、第１切替状態の終了時（時刻ｔ２）から所定の短時間τが経過した後に第２切替状態が始まるよう、切替スイッチ回路２０を設定する。時刻ｔ２〜時刻ｔ３の期間、電圧ＡＯＵＴ１はα（Ｖａ−Ｖｏｆｆａ１）であり、電圧ＡＯＵＴ２はα（Ｖｃ−Ｖｏｆｆａ２）である。上述の式１、式２で示されるように、第１比較電圧Ｖｃｏｍｐ１はＶｒｅｆ１−α（Ｖｂ−Ｖａ）となり、第２比較電圧Ｖｃｏｍｐ２はＶｒｅｆ２−α（Ｖｄ−Ｖｃ）となる。ホール電圧（端子間電圧）をＶｓとすると第１比較電圧Ｖｃｏｍｐ１はＶｒｅｆ１から＋αＶｓだけ変化し、第２比較電圧Ｖｃｏｍｐ２はＶｒｅｆ２から−αＶｓだけ変化する。【００９４】
時刻ｔ３において信号ＯＳＣが立ち上がると、所定の短時間τ後に第３切替信号ＳＷ３が再び発生する。第３切替信号ＳＷ３の発生に応じて第１比較電圧Ｖｃｏｍｐ１は第１基準電圧Ｖｒｅｆ１に変化し、第２比較電圧Ｖｃｏｍｐ２は第２基準電圧Ｖｒｅｆ２に変化する。切替スイッチ回路２０が第２切替状態のまま保たれているので、電圧ＡＯＵＴ１，ＡＯＵＴ２はそれぞれα（Ｖａ−Ｖｏｆｆａ１），α（Ｖｃ−Ｖｏｆｆａ２）のまま保たれる。【００９５】
制御回路１００は第４期間において、第２切替状態の終了時（時刻ｔ４）から所定の短時間τが経過した後に第１切替状態が始まるよう、切替スイッチ回路２０を設定する。これにより電圧ＡＯＵＴ１はα（Ｖｂ−Ｖｏｆｆａ１）に変化し、電圧ＡＯＵＴ２はα（Ｖｄ−Ｖｏｆｆａ２）に変化する。第１比較電圧Ｖｃｏｍｐ１はＶｒｅｆ１−α（Ｖａ−Ｖｂ）に変化し、第２比較電圧Ｖｃｏｍｐ２はＶｒｅｆ２−α（Ｖｃ−Ｖｄ）に変化する。つまり第４期間において、第１比較電圧Ｖｃｏｍｐ１はＶｒｅｆ１から−αＶｓだけ変化し、第２比較電圧Ｖｃｏｍｐ２はＶｒｅｆ２から＋αＶｓだけ変化する。【００９６】
磁界の強度が所定の強度以上であればホール素子１０から信号が出力されるので、Ｈレベルの信号ＣＯＭＰＯＵＴが得られる。信号ＣＯＭＰＯＵＴがＨレベルである期間は、磁界の極性がＳ極性であれば時刻ｔ２〜時刻ｔ３の期間となる。磁界の極性がＮ極性であれば信号ＣＯＭＰＯＵＴがＨレベルである期間は時刻ｔ４〜時刻ｔ５の期間となる。【００９７】
クロック信号ＣＫ＿ＳＨ１は時刻ｔ２において立下り、時刻ｔ３において立ち上がる。時刻ｔ３において信号ＣＯＭＰＯＵＴがＨレベルであれば信号ＤＦＦ＿ＳＨ１はＬレベルからＨレベルに変化する。【００９８】
クロック信号ＣＫ＿ＳＨ２は時刻ｔ４において立下り、時刻ｔ５において立ち上がる。時刻ｔ５においてＯＲ回路ＯＲ１の出力はＨレベルであるので、信号ＤＦＦ＿ＳＨ２はＬレベルからＨレベルに変化し、信号ＯＵＴはＨレベルからＬレベルに変化する。【００９９】
一方、時刻ｔ５において信号ＣＯＭＰＯＵＴがＨレベルの場合、ＯＲ回路ＯＲ１の出力は信号ＣＯＭＰＯＵＴに応じてＨレベルになっている。よって時刻ｔ５においてクロック信号ＣＬＫ＿ＳＨ２が立ち上がると、信号ＤＦＦ＿ＳＨ２はＬレベルからＨレベルに変化し、信号ＯＵＴはＨレベルからＬレベルに変化する。【０１００】
信号ＯＵＴがＨレベルからＬレベルに変化するということは、磁界の強度が所定の強度以上であることを意味する。このように、制御回路１００は第１および第４期間に切替スイッチ回路２０を第１切替状態に設定し、第２および第３期間に切替スイッチ回路２０を第２切替状態に設定する。また、制御回路１００は第１および第３期間に第１スイッチ回路５１、第２スイッチ回路５２をオンさせる。よって、磁気センサ回路１Ａは、ホール素子１０への磁界の向きに依存せず、磁界の磁界の強度が所定の強度以上であることを検出することができる。【０１０１】
また、制御回路１００は第１切替信号ＳＷ１の立下りと第２切替信号ＳＷ２の立ち上がりとの間、および第２切替信号ＳＷ２の立下りと第１切替信号ＳＷ１の立ち上がりとの間に所定の短時間τを設ける。これにより、第１比較電圧Ｖｃｏｍｐ１、第２比較電圧Ｖｃｏｍｐ２が安定するので、磁気センサ回路１Ａの誤動作を防ぐことができる。【０１０２】
さらに、制御回路１００は第２切替信号ＳＷ２を時刻ｔ２〜時刻ｔ４の期間連続して出力するので、磁気センサ回路１Ａは短期間で両極性の磁界の強度を検出することができる。【０１０３】
さらに、制御回路１００は第２電源オン信号ＰＯＷを所定時間Ｔ２だけ出力することにより、磁気センサ回路１Ａを間欠的に動作させるので磁気センサ回路１Ａの消費電力を低減することができる。【０１０４】
次に制御回路１００について詳細に説明する。
図８は、図６の制御回路１００の構成を示す図である。【０１０５】
図８において、制御回路１００は、信号ＯＳＣを出力する発振器１０１と、信号ＯＳＣの周波数を所定の分周比（たとえば１／４０９６）で分周して信号ＳＩＧを出力する分周回路１０２と、信号ＳＩＧと信号ＯＳＣとを受け、信号ＯＳＣの１パルスごとに、信号Ｓ０〜Ｓ４を順次出力するシフトレジスタ１０３とを含む。シフトレジスタ１０３は端子Ｑ０〜Ｑ４から信号Ｓ０〜Ｓ４をそれぞれ出力する。【０１０６】
制御回路１００は、さらに、ＯＲ回路ＯＲ１１〜ＯＲ１４を含む。ＯＲ回路ＯＲ１１は信号Ｓ０〜Ｓ３を受ける。ＯＲ回路ＯＲ１２は信号Ｓ０，Ｓ３を受ける。ＯＲ回路ＯＲ１３は信号Ｓ１，Ｓ２を受ける。ＯＲ回路ＯＲ１４は信号Ｓ０，Ｓ２を受ける。【０１０７】
制御回路１００は、さらに、信号ＯＳＣの立ち上がりに応じ、ＯＲ回路ＯＲ１１〜ＯＲ１４のそれぞれの出力をラッチするＤ型フロップフロップＦＦ１〜ＦＦ４を含む。【０１０８】
制御回路１００は、さらに、Ｄ型フロップフロップＦＦ１〜ＦＦ４のそれぞれの出力を遅延させる遅延回路１０４〜１０７とインバータＩＮＶ１，ＩＮＶ２とを含む。遅延回路１０４〜１０７からはそれぞれ電源オン信号ＰＯＷ、第１切替信号ＳＷ１、第２切替信号ＳＷ２、第３切替信号ＳＷ３が出力される。インバータＩＮＶ１は信号Ｓ２を反転させてクロック信号ＣＬＫ＿ＳＨ１を出力する。インバータＩＮＶ２は信号Ｓ４を反転させてクロック信号ＣＬＫ＿ＳＨ２を出力する。【０１０９】
遅延回路１０４〜１０７の各々は、Ｄ型フリップフロップの出力の立ち上がりのみを遅延させる。よって、図７に示す所定の短時間τを第１切替信号ＳＷ１と第２切替信号ＳＷ２との間に設けることが可能になる。【０１１０】
図９は、図８の遅延回路１０４の構成例を示す図である。
図９において、遅延回路１０４は、直列に接続されるｎ個（ｎは偶数）のインバータＩＮＶ１１〜ＩＮＶ１ｎと、ＡＮＤ回路ＡＮＤ１と、バッファ増幅器８０Ａとを含む。インバータＩＮＶ１１およびＡＮＤ回路ＡＮＤ１の一方の入力端子には信号Ｓ１１（Ｄ型フリップフロップＦＦ１の出力）が入力される。ＡＮＤ回路ＡＮＤ１の他方の入力端子にはインバータＩＮＶ１ｎからの信号が入力される。バッファ増幅器８０ＡはＡＮＤ回路ＡＮＤ１の出力を増幅して電源オン信号ＰＯＷを出力する。ここでインバータの個数ｎは必要に応じて適切に定められる。【０１１１】
なお、遅延回路１０５〜１０７の各々の構成は遅延回路１０４と同様であるので以後の説明は繰り返さない。【０１１２】
続いて、本発明の磁気センサ回路において動作を安定させるための構成例を説明する。本発明の磁気センサ回路は比較ユニット６０を備えることで電源電圧のリップルやノイズの影響を受けにくくなり、安定した動作が可能になる。さらに動作を安定させるための構成の一例として、第１比較入力端ｖと第２比較入力端ｖｉとにそれぞれ接続される信号線Ｌ１，Ｌ２および第１キャパシタ４１、第２キャパシタ４２の構成例を示す。【０１１３】
図１０は、信号線Ｌ１，Ｌ２および第１キャパシタ４１、第２キャパシタ４２の構成例を示す模式図である。【０１１４】
図１０において、第１キャパシタ４１はキャパシタ４１Ａ，４１Ｂに分割され、第２キャパシタ４２はキャパシタ４２Ａ，４２Ｂに分割される。キャパシタ４１Ａの２辺に沿ってキャパシタ４２Ａ，４２Ｂが配置される。キャパシタ４１Ｂは、キャパシタ４２Ａ，４２Ｂに対してキャパシタ４１Ａと反対側に設けられる。【０１１５】
このようにキャパシタを配置することで、キャパシタ同士で対向する部分が大きくなる。たとえばノイズによりキャパシタ４１Ａの一端の電圧が変化しても、キャパシタ４１Ａ，４２Ａ，４２Ｂの電位も同じように変化する。比較ユニット６０によって同相のノイズ成分が相殺されるのでノイズの影響を低減できる。よって、安定した動作が可能になる。【０１１６】
信号線Ｌ１，Ｌ２は平行に配置された部分を有する。比較ユニット６０により、信号線Ｌ１，Ｌ２に同相のノイズが印加された場合に同相のノイズ成分は相殺されるので安定した動作が可能になる。【０１１７】
なお第１キャパシタ４１，第２キャパシタ４２の容量値が信号線Ｌ１，Ｌ２の寄生容量よりも大きくなるよう、第１キャパシタ４１，第２キャパシタ４２の面積を設定することが好ましい。たとえば第１期間から第２期間に切り換る際に電圧ＡＯＵＴ１は＋αＶｓだけ変化し、電圧ＡＯＵＴ２は−αＶｓだけ変化する。しかし、第２期間において第１スイッチ回路５１および第２スイッチ回路５２をオフしたときに、信号線Ｌ１，Ｌ２の寄生容量に蓄積された電荷が放電することによって、第１比較入力端ｖ、第２比較入力端ｖｉの電圧がそれぞれＶｒｅｆ１＋αＶｓ、Ｖｒｅｆ２−αＶｓよりも小さくなる可能性が生じる。第１キャパシタ４１，第２キャパシタ４２の面積を大きくすることで、第１キャパシタ４１，第２キャパシタ４２には、より多くの電荷が蓄積されるので、信号線Ｌ１，Ｌ２の寄生容量に蓄積された電荷が放電しても第１比較入力端ｖ、第２比較入力端ｖｉの電圧が低下することを防ぐことができる。【０１１８】
図１１は、磁気センサ回路１Ａの適用例を示す図である。
図１１において、携帯電話１５０は折りたたみ型の携帯電話であり、本発明の携帯端末に相当する。携帯電話１５０は本体１５１および筐体１５２を有する。本体１５１は磁気センサ回路１Ａと、磁気センサ回路１Ａに電源電圧を与える電池１５４とを含む。筐体１５２は磁石１５５および表示部１５６を含む。【０１１９】
筐体１５２の移動に応じて磁石１５５と磁気センサ回路１Ａとの距離が変化するので磁気センサ回路１Ａに対する磁界の強度が変化する。磁気センサ回路１Ａは磁界の強度を検出することにより開閉検知センサとして動作する。【０１２０】
表示部１５６側の面に磁石１５５のＳ極、Ｎ極のどちらが向けられていても磁気センサ回路１Ａは磁界の強度を検出できる。よって、筐体１５２に磁石１５５を装着する際に磁石の向きを管理する必要がなくなり、携帯電話の生産性が向上する。【０１２１】
また、本体１５１に内蔵されるカメラ（図示せず）で撮影した画像を表示部１５６でモニタする場合、筐体１５２を回転させて表示部１５６を外側に向けた状態で携帯電話１５０を使用することがある。この場合にも磁気センサ回路１ＡはＮ極性の磁界の強度を検出できる。よって、一方の極性の磁界のみ検出可能な磁気センサ回路を２つ設けるよりも実装面積が小さくなるとともに、携帯電話の消費電力を低減できる。【０１２２】
なお、図１１に示すように、実施例１の磁気センサ回路１も携帯電話１５０に搭載可能である。ただしこの場合には、表示部１５６側の面の極性がＮ極、Ｓ極のいずれかになるように筐体１５２に磁石１５５が装着される。【０１２３】
また、制御回路１００は図５に示すタイミングチャートに従って電源オン信号ＰＯＷ、第１切替信号ＳＷ１、第２切替信号ＳＷ２を出力してもよい。【０１２４】
以上のように本発明の第２の実施例によれば、ホール素子の出力を切り替える切替スイッチ回路と、比較ユニットの入力端に基準電圧を与えるスイッチとを制御する制御回路を設けることにより、極性によらず磁界の強度を検出することができる。【０１２５】
［第３の実施例］
第３の実施例として、磁界強度の検出感度の温度特性を補償することができる磁気センサ回路を示す。なお、第３の実施例の磁気センサ回路の全体構成は図１（または図６）に示す磁気センサ回路の構成と同様であるので以後の説明は繰り返さない。【０１２６】
図１２は、図１のホール素子１０に流れる電流を説明する図である。
図１２において、スイッチ２１，２４はＰ型ＭＯＳトランジスタにより構成され、スイッチ２５，２８はＮ型ＭＯＳトランジスタにより構成される。Ｐ型ＭＯＳトランジスタのオン抵抗の値はＲＰ、Ｎ型ＭＯＳトランジスタのオン抵抗の値はＲＮである。また、ホール素子１０の抵抗値はＲＨである。ホール素子１０から出力されるホール電圧Ｖｓは式５のように示される。
Ｖｓ＝ＫＨ×ＩＨ×Ｂ    ・・・（５）
ここでＫＨはホール係数であり、ＩＨはホール素子１０に流れる電流であり、Ｂは磁界密度（磁気センサ回路が反応する磁束密度の設計値）を示す。式５に示すように電圧Ｖｓは電流ＩＨに比例する。【０１２７】
一方、電流ＩＨは式６のように示される。
ＩＨ＝Ｖｃｃ／（ＲＰ＋ＲＨ＋ＲＮ）    ・・・（６）
図１３は、本発明の第３の実施例に適用される基準電圧発生回路を示す図である。【０１２８】
図１３において、基準電圧発生回路９０Ａは第１および第２の実施例の磁気センサ回路に適用可能である。基準電圧発生回路９０Ａは分圧抵抗器９１〜９４に代えて分圧抵抗器９１Ａ、９３Ａを含む点で図４の基準電圧発生回路９０と異なるが、他の部分は基準電圧発生回路９０と同様であるので以後の説明は繰り返さない。【０１２９】
分圧抵抗器９３Ａは第１基準電圧Ｖｒｅｆ１を出力する第１基準電圧端Ｎ１と第２基準電圧Ｖｒｅｆ２を出力する第２基準電圧端Ｎ２との間に接続される。分圧抵抗器９１Ａは第１基準電圧端Ｎ１に一端部が接続される。分圧抵抗器９５の一端部は第２基準電圧端Ｎ２に接続される。電源オン信号ＰＯＷの発生時に分圧抵抗器９１Ａの他端部は接地電位に結合可能である。また、電源オン信号ＰＯＷの発生時に分圧抵抗器９５の他端部は電源電圧Ｖｃｃに結合可能である。【０１３０】
分圧抵抗器９１Ａは分圧抵抗器９１，９２を合成した抵抗器に相当する。また、分圧抵抗器９３Ａは図４に示す分圧抵抗器９１，９２を合成した抵抗器に相当する。【０１３１】
ここで分圧抵抗器９５の抵抗値ＲＶＲ１、および分圧抵抗器９１Ａの抵抗値ＲＶＲ２はともにｎ／２×ＲＨである。分圧抵抗器９３Ａの抵抗値ＲＶＲ０は抵抗値ＲＶＲ１，ＲＶＲ２の和に比べて小さく、ｎ×ＲＨ≫ＲＶＲ０の関係が成立する。【０１３２】
分圧抵抗器９３Ａの両端の電圧をＶＲＥＦ（＝Ｖｒｅｆ２−Ｖｒｅｆ１）と示し、分圧抵抗器９３Ａに流れる電流をＩＲＥＦと示す。電圧ＶＲＥＦは式７のようになる。
ＶＲＥＦ＝ＩＲＥＦ×ＲＶＲ０    ・・・（７）
またＰ型ＭＯＳトランジスタ９６のオン抵抗の値をＲＰＲ、Ｎ型ＭＯＳトランジスタ９７のオン抵抗の値をＲＮＲとする。ＲＰＲ，ＲＮＲは図１２に示すＰ型ＭＯＳトランジスタ、Ｎ型ＭＯＳトランジスタのオン抵抗のｎ倍であり、ＲＰＲ＝ｎ×ＲＰ，ＲＮＲ＝ｎ×ＲＮという関係を満たす。この場合、電流ＩＲＥＦは式８のようになる。
ＩＲＥＦ＝Ｖｃｃ／｛ｎ（ＲＰ＋ＲＨ＋ＲＮ）＋ＲＶＲ０｝    ・・・（８）
ｎ×ＲＨ≫ＲＶＲ０であるので式８においてＲＶＲ０は無視できる。よって式６と式８とから電流ＩＨと電流ＩＲＥＦとの関係は式９のようになる。
ＩＨ＝ｎ×ＩＲＥＦ    ・・・（９）
また、式５、式７および式９から磁気センサ回路の感度（＝Ｖｓ／ＶＲＥＦ）は式１０のようになる。
Ｖｓ／ＶＲＥＦ＝ｎ×ＫＨ×Ｂ／ＲＶＲ０    ・・・（１０）
式１０から、分圧抵抗器９３Ａの抵抗値ＲＶＲ０の温度に対する変化量が小さい（たとえば抵抗値ＲＨの温度に対する変化量よりも小さいか、または０）の場合には、感度の温度特性を補償できる。また、感度は抵抗比ｎに依存するが、式９から電流ＩＨの温度特性と電流ＩＲＥＦの温度特性とが同じであればｎは一定となる。つまり、分圧抵抗器９１Ａ，９５の各分圧抵抗器の抵抗値の温度特性が抵抗値ＲＨの温度特性と同じであれば、感度の温度特性を補償できる。【０１３３】
すなわち、感度の温度特性を補償するための条件は以下のとおりである。第１の条件は、分圧抵抗器９３Ａの抵抗値が分圧抵抗器９１Ａの抵抗値と分圧抵抗器９５の抵抗値との和よりも小さいことである。第２の条件はは、分圧抵抗器９３Ａの抵抗値の温度に対する変化量がホール素子１０の電気抵抗値の温度に対する変化量よりも小さいことである。第３の条件は、分圧抵抗器９１Ａの抵抗値の温度係数および分圧抵抗器９５の抵抗値の温度係数が、ともにホール素子１０の電気抵抗値の温度係数と同じであることである。【０１３４】
なお、このように分圧抵抗器９１Ａ，９５およびホール素子１０を設定するためには、たとえばホール素子１０、分圧抵抗器９１Ａ，９５を同一の半導体基板において同一種類の材質からなる抵抗素子（たとえば拡散抵抗）を用いて形成すればよい。【０１３５】
図１８は、ホール素子１０、分圧抵抗器９１Ａ，９５の構成例を示す図である。
図１８において、Ｐ型基板１６１の上にＮ型エピタキシャル層１６２が形成される。また、Ｎ型エピタキシャル層１６２と金属配線（図示せず）とのコンタクト抵抗を低減するため、キャリア濃度の高いＮ型拡散層１６８がＮ型エピタキシャル層１６２に形成される。Ｐ型拡散層１６５および埋込Ｐ型拡散層１６７によってＮ型エピタキシャル層１６２は複数の領域に分割される。複数の領域の各々は上述の「抵抗素子」として機能する。また、Ｐ型基板１６１は上述の「半導体基板」に相当する。【０１３６】
図１９は、ホール素子１０、分圧抵抗器９１Ａ，９５の別の構成例を示す図である。
図１９において、Ｎ型エピタキシャル層１６２にはＮ型拡散層１６４が形成される。この点で図１９に示すホール素子１０、分圧抵抗器９１Ａ，９５の構成は、図１８に示すホール素子１０、分圧抵抗器９１Ａ，９５の構成と異なるが、他の部分の構成については図１８に示す構成と同様である。なお、Ｎ型エピタキシャル層１６２はＮ型拡散層１６４よりもキャリア濃度が低いため、図１９では「Ｎ−層」と示される。【０１３７】
図１９においてはＰ型基板１６１およびＮ型エピタキシャル層１６２が上述の「半導体基板」に相当し、Ｎ型拡散層１６４が「抵抗素子」に相当する。なお、図１９に示すようにＮ型エピタキシャル層１６２に形成されたＮ型拡散層１６４をホール素子１０として用いることにより、ホール素子１０の感度を良好にすることができる。【０１３８】
以上のように第３の実施例によれば、基準電圧発生回路にホール素子の抵抗と同じ温度特性を有する分圧抵抗器と、その分圧抵抗器よりも温度係数および抵抗値の小さい分圧抵抗器とを用いることによって、検出感度の温度特性を補償することができる。【０１３９】
［第４の実施例］
第４の実施例の磁気センサ回路は、実施例１〜３の磁気センサ回路に比較して第１周期Ｔ１を短くすることができる。【０１４０】
図１４は、本発明の第４の実施例に係る磁気センサ回路の構成を示す図である。
図１４において、磁気センサ回路１Ｂは制御回路１００に代えて制御回路１００Ａを含む点で図６に示す磁気センサ回路１Ａと異なるが、他の部分は磁気センサ回路１Ａと同様であるので以後の説明は繰り返さない。【０１４１】
制御回路１００Ａは入力される信号ＳＥＴに応じて、第１周期Ｔ１の長さを信号ＳＥＴが入力されていないときの長さよりも短くする。第１周期Ｔ１の長さは信号ＳＥＴが入力されていない場合にはたとえば５０ｍｓであり、信号ＳＥＴが入力されている場合にはたとえば０．２ｍｓである。【０１４２】
磁気センサ回路の出荷時の検査工程において、第１周期Ｔ１の長さを通常動作時の長さよりも短くすれば、検査に要する時間を短くすることができる。これにより磁気センサ回路の生産性を向上することができる。【０１４３】
図１５は、図１４の制御回路１００Ａの構成を示す図である。
図１５において、制御回路１００Ａは分周回路１０２に代えて分周回路１０２Ａを含む点で制御回路１００と異なるが、他の部分については制御回路１００と同様であるので以後の説明は繰り返さない。【０１４４】
分周回路１０２Ａは信号ＳＥＴの入力に応じて信号ＯＳＣの分周比を変化させる。これにより信号ＳＥＴの入力時に第１周期Ｔ１の長さを短くすることができる。【０１４５】
図１６は、図１５の分周回路１０２Ａの構成例を示す図である。
図１６において、分周回路１０２Ａは、カウンタ１１１〜１１３、ＮＯＲ回路ＮＯＲ１〜ＮＯＲ３、およびＡＮＤ回路ＡＮＤ１１を含む。【０１４６】
カウンタ１１１〜１１３はたとえば１６進カウンタである。カウンタ１１１は信号ＯＳＣのパルス数に応じて端子Ｑ０〜Ｑ３からパルスを出力する。カウンタ１１１の端子Ｑ０〜Ｑ３から出力されるパルスはＮＯＲ回路ＮＯＲ１に入力される。カウンタ１１２はカウンタ１１１の端子Ｑ３から出力されるパルスに応じ、端子Ｑ０〜Ｑ３からパルスを出力する。カウンタ１１２の端子Ｑ０〜Ｑ３から出力されるパルスはＮＯＲ回路ＮＯＲ２に入力される。カウンタ１１３はカウンタ１１２の端子Ｑ３から出力されるパルスに応じ、端子Ｑ０〜Ｑ３からパルスを出力する。カウンタ１１３の端子Ｑ０〜Ｑ３から出力されるパルスはＮＯＲ回路ＮＯＲ３に入力される。【０１４７】
ＮＯＲ回路ＮＯＲ２の出力と信号ＳＥＴとはＯＲ回路ＯＲ２１に入力される。ＮＯＲ回路ＮＯＲ２の出力と信号ＳＥＴとはＯＲ回路ＯＲ２１に入力される。【０１４８】
ＡＮＤ回路ＡＮＤ１１はＮＯＲ回路ＮＯＲ１の出力とＯＲ回路ＯＲ２１，ＯＲ２２との出力とを受けて信号ＳＩＧを出力する。信号ＳＥＴがＬレベルの場合には信号ＯＳＣのパルス数が４０９６に達するたびに１つのパルスが信号ＳＩＧとして出力される。一方、信号ＳＥＴがＨレベルの場合には、信号ＯＳＣのパルス数が１６に達するたびに信号ＳＩＧが出力される。つまり信号ＳＥＴの入力時（信号ＳＥＴがＨレベルのとき）、第１周期Ｔ１は短くなる。【０１４９】
なお、カウンタは１６進カウンタに限定される必要はなく、たとえば１０進カウンタでもよい。また、カウンタの個数は３個に限定されず必要に応じて適切に定められる。【０１５０】
以上のように、第４の実施例によれば、制御回路に入力される設定信号に応じて第１周期の長さを短くすることができるので、磁気センサ回路の生産性を向上することができる。【０１５１】
今回開示された実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図１】
0004901720.tif 000002
【図２】
0004901720.tif 000003
【図３】
0004901720.tif 000004
【図４】
0004901720.tif 000005
【図５】
0004901720.tif 000006
【図６】
0004901720.tif 000007
【図７】
0004901720.tif 000008
【図８】
0004901720.tif 000009
【図９】
0004901720.tif 000010
【図１０】
0004901720.tif 000011
【図１１】
0004901720.tif 000012
【図１２】
0004901720.tif 000013
【図１３】
0004901720.tif 000014
【図１４】
0004901720.tif 000015
【図１５】
0004901720.tif 000016
【図１６】
0004901720.tif 000017
【図１７】
0004901720.tif 000018
【図１８】
0004901720.tif 000019
【図１９】
0004901720.tif 000020