(57)【特許請求の範囲】
【請求項１】
電力半導体素子を収納したケースと、前記ケースに立設されて制御基板に接続されるコネクタピンと、前記ケースに立設されて前記制御基板を支持するガイドピンとを備えた半導体装置を組み立てる方法において、
前記ケースに第１の孔が形成されるとともに前記制御基板に第２の孔が形成され、
互いに異なる寸法の複数のガイドピンが予め用意され、各ガイドピンの基端部および先端部はそれぞれ前記第１および第２の孔に脱着可能になっていて、前記複数のガイドピンのうちの選択されたガイドピンの基端部および先端部がそれぞれ前記第１および第２の孔に結合される、半導体装置の組立方法。
【請求項２】
前記複数のガイドピンは、前記制御基板を支持する高さが互いに異なる少なくとも２つのガイドピンを含む、請求項１に記載の半導体装置の組立方法。
【請求項３】
前記複数のガイドピンは、前記制御基板を支持する水平方向の位置が互いに異なる少なくとも２つのガイドピンを含む、請求項１または請求項２に記載の半導体装置の組立方法。
【請求項４】
前記複数のガイドピンは、長さ方向に連結可能に形成された少なくとも２つのガイドピンを含む、請求項１から請求項３までのいずれかに記載の半導体装置の組立方法。
【請求項５】
前記複数のガイドピンは、前記制御基板を支持する支柱の数が互いに異なる少なくとも２つのガイドピンを含む、請求項１から請求項４までのいずれかに記載の半導体装置の組立方法。
【請求項６】
前記ガイドピンを立設する位置が変更可能になっている、請求項１から請求項５までのいずれかに記載の半導体装置の組立方法。
【請求項７】
電力半導体素子を収納したケースと、前記ケースに立設されて制御基板に接続されるコネクタピンと、前記ケースに立設されて前記制御基板を支持するガイドピンとを備えた半導体装置において、
前記ケースに第１の孔が形成されるとともに前記制御基板に第２の孔が形成され、
同じ寸法の複数のガイドピンが予め用意され、前記複数のガイドピンは長さ方向に連結可能に形成され、各ガイドピンの基端部および先端部はそれぞれ前記第１および第２の孔に脱着可能になっていて、前記複数のガイドピンのうちの連結された２以上のガイドピンの基端部および先端部がそれぞれ前記第１および第２の孔に結合されている、半導体装置。
【請求項８】
電力半導体素子を収納したケースと、前記ケースに立設されて制御基板に接続されるコネクタピンと、前記ケースに立設されて前記制御基板を支持するガイドピンとを備えた半導体装置において、
前記ケースに第１の孔が形成されるとともに前記制御基板に複数の第２の孔が形成され、
前記ガイドピンは、前記制御基板を支持する複数の支柱を含み、
前記ガイドピンの基端部は前記第１の孔に結合され、前記複数の支柱の先端部はそれぞれ前記複数の第２の孔に結合されている、半導体装置。
【請求項９】
電力半導体素子を収納したケースと、前記ケースに立設されて制御基板に接続されるコネクタピンと、前記ケースに立設されて前記制御基板を支持するガイドピンとを備えた半導体装置において、
前記ケースに複数の第１の孔が形成されるとともに前記制御基板に第２の孔が形成され、
前記ガイドピンの基端部は前記複数の第１の孔の各々に脱着可能になっていて、前記ガイドピンの先端部は前記第２の孔に脱着可能になっており、
前記ガイドピンの基端部は前記複数の第１の孔のうちの選択された第１の孔に結合され、前記ガイドピンの先端部は前記第２の孔に結合されている、半導体装置。
【請求項１０】
電力半導体素子を収納したケースと、前記ケースに立設されて制御基板に接続されるコネクタピンと、前記ケースに立設されて前記制御基板を支持するガイドピンとを備えた半導体装置において、
前記ケースに複数の差込口が形成されるとともに前記制御基板に孔が形成され、
前記ガイドピンの基端部は前記複数の差込口の各々に脱着可能になっていて、前記ガイドピンの先端部は前記孔に脱着可能になっており、
前記ガイドピンの基端部は前記複数の差込口のうちの選択された差込口に結合され、前記ガイドピンの先端部は前記孔に結合されている、半導体装置。
【請求項１１】
前記コネクタピンの基端部は前記複数の差込口の各々に脱着可能になっていて、
前記コネクタピンの基端部は前記複数の差込口のうちの選択された差込口に結合されている、請求項１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置の組立方法および半導体装置に関し、特に、電力半導体素子を備えた半導体装置の組立方法および半導体装置に関する。
【背景技術】
【０００２】
従来より、電力半導体素子を備えた半導体装置が知られている。この半導体装置では、電力半導体素子がケース内に収容されており、電力半導体素子の制御信号を入力するための複数のコネクタピンがケースに立設され、複数のコネクタピンが接続される制御基板を支持する複数のガイドピンがケースに立設され、電力半導体素子の主電流を流すための複数のネジブロック端子がケースに設けられている（たとえば、特許文献１参照）。複数のネジブロック端子には、スナバ回路などを搭載した主回路基板や主回路配線が接続および固定される。
【０００３】
また、ガイドピンの折損を少なくして製品良品率の向上を図るため、ガイドピンを脱着自在に設けたものもある（たとえば、特許文献２参照）。
【特許文献１】特開平９−１２９７６６号公報
【特許文献２】特開２００２−１５１６４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来の半導体装置では、ガイドピンの位置および寸法が固定されていたので、制御基板、主回路基板、および主回路配線の配置の自由度が低いという問題があった。
【０００５】
それゆえに、この発明の主たる目的は、基板および配線の配置の自由度が高い半導体装置の組立方法および半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
この発明に係る半導体装置の組立方法は、電力半導体素子を収納したケースと、ケースに立設されて制御基板に接続されるコネクタピンと、ケースに立設されて制御基板を支持するガイドピンとを備えた半導体装置を組み立てる方法において、ケースに第１の孔が形成されるとともに制御基板に第２の孔が形成され、互いに異なる寸法の複数のガイドピンが予め用意され、各ガイドピンの基端部および先端部はそれぞれ第１および第２の孔に脱着可能になっていて、複数のガイドピンのうちの選択されたガイドピンの基端部および先端部がそれぞれ第１および第２の孔に結合されるものである。
【０００７】
また、この発明に係る半導体装置は、電力半導体素子を収納したケースと、ケースに立設されて制御基板に接続されるコネクタピンと、ケースに立設されて制御基板を支持するガイドピンとを備えた半導体装置において、ケースに第１の孔が形成されるとともに制御基板に第２の孔が形成され、同じ寸法の複数のガイドピンが予め用意され、複数のガイドピンは長さ方向に連結可能に形成され、各ガイドピンの基端部および先端部はそれぞれ第１および第２の孔に脱着可能になっていて、複数のガイドピンのうちの連結された２以上のガイドピンの基端部および先端部がそれぞれ第１および第２の孔に結合されているものである。
【０００８】
また、この発明に係る他の半導体装置は、電力半導体素子を収納したケースと、ケースに立設されて制御基板に接続されるコネクタピンと、ケースに立設されて制御基板を支持するガイドピンとを備えた半導体装置において、ケースに第１の孔が形成されるとともに制御基板に複数の第２の孔が形成され、ガイドピンは、制御基板を支持する複数の支柱を含み、ガイドピンの基端部は第１の孔に結合され、複数の支柱の先端部はそれぞれ複数の第２の孔に結合されているものである。
【０００９】
また、この発明に係るさらに他の半導体装置は、電力半導体素子を収納したケースと、ケースに立設されて制御基板に接続されるコネクタピンと、ケースに立設されて制御基板を支持するガイドピンとを備えた半導体装置において、ケースに複数の第１の孔が形成されるとともに制御基板に第２の孔が形成され、ガイドピンの基端部は複数の第１の孔の各々に脱着可能になっていて、ガイドピンの先端部は第２の孔に脱着可能になっており、ガイドピンの基端部は複数の第１の孔のうちの選択された第１の孔に結合され、ガイドピンの先端部は第２の孔に結合されているものである。
また、この発明に係るさらに他の半導体装置は、電力半導体素子を収納したケースと、ケースに立設されて制御基板に接続されるコネクタピンと、ケースに立設されて制御基板を支持するガイドピンとを備えた半導体装置において、ケースに複数の差込口が形成されるとともに制御基板に孔が形成され、ガイドピンの基端部は複数の差込口の各々に脱着可能になっていて、ガイドピンの先端部は孔に脱着可能になっており、ガイドピンの基端部は複数の差込口のうちの選択された差込口に結合され、ガイドピンの先端部は孔に結合されているものである。
【発明の効果】
【００１０】
この発明に係る半導体装置の組立方法では、互いに異なる寸法の複数のガイドピンが予め用意され、各ガイドピンはケースに脱着可能になっている。したがって、ガイドピンの寸法が固定されていた従来に比べ、基板および配線の配置の自由度が高くなる。
【００１１】
また、この発明に係る半導体装置では、同じ寸法の複数のガイドピンが予め用意され、複数のガイドピンは長さ方向に連結可能に形成され、各ガイドピンはケースに脱着可能になっている。したがって、ガイドピンを連結することによってガイドピンの長さを調整できるので、ガイドピンの寸法が固定されていた従来に比べ、基板および配線の配置の自由度が高くなる。また、同じ寸法のガイドピンを連結するので、部品の種類が少なくて済む。
【００１２】
また、この発明に係る他の半導体装置では、ガイドピンは、制御基板を支持する複数の支柱を含む。したがって、ガイドピンの支柱が１本であった従来に比べ、制御基板を安定に支持することができ、基板および配線の配置の自由度が高くなる。
【００１３】
また、この発明に係るさらに他の半導体装置では、ケースに複数の孔が形成され、ガイドピンは複数の孔の各々に脱着可能になっていて、ガイドピンを立設する位置が変更可能になっている。したがって、ガイドピンの位置および寸法が固定されていた従来に比べ、基板および配線の配置の自由度が高くなる。
また、この発明に係るさらに他の半導体装置では、ケースに複数の差込口が形成され、ガイドピンは複数の差込口の各々に脱着可能になっていて、ガイドピンを立設する位置が変更可能になっている。したがって、ガイドピンの位置および寸法が固定されていた従来に比べ、基板および配線の配置の自由度が高くなる。
【発明を実施するための最良の形態】
【００１４】
[比較例１]
図１（ａ）〜（ｄ）は、この発明の比較例１となる半導体装置１の構成を示す図であって、特に、図１（ａ）は半導体装置１の平面図であり、図１（ｂ）はその正面図であり、図１（ｃ）はその左側面図であり、図１（ｄ）はその右側面図である。
【００１５】
図１（ａ）〜（ｄ）において、この半導体装置１は、長方形のトレイ状のケース２を備える。ケース２は、樹脂のような絶縁材料で形成され、長方形のベース板３と、ベース板３の外周部全体に渡って所定高さで形成された側壁部４とを含む。ベース板３上には、複数（たとえば７つ）の電力半導体素子を搭載した半導体基板（図示せず）が載置されている。
【００１６】
側壁部４の図１（ａ）中の上側の長辺部の内側と右側の短辺部の内側に沿って複数のコネクタピン５が配列されている。各コネクタピン５は、ベース板３に垂直に立設され、その上端部は側壁部４よりも上に突出し、その下端部は半導体基板の所定の電極に接続されている。
【００１７】
また、側壁部４の図１（ａ）中の上側の長辺部の両端部と下側の長辺部の両端部の各々に、複数のコネクタピン５に接続される制御基板を支持するためのガイドピン６が立設されている。ガイドピン６の下端部は側壁部４の上端面に固定されており、ガイドピン６の上端面にはネジ穴が形成されている。
【００１８】
さらに、側壁部４の図１（ａ）中の下側の長辺部に沿って４つのネジブロック端子７が固定され、側壁部４の図１（ａ）中の左側の短辺部に沿って２つのネジブロック端子７が固定されている。６つのネジブロック端子７には、電力半導体素子の主電流が流される。６つのネジブロック端子７には、スナバ回路などを搭載した主回路基板や主回路配線が接続および固定される。
【００１９】
図２（ａ）は半導体装置１を備えた電源装置の構成を示す平面図であり、図２（ｂ）はその正面図である。図２（ａ）（ｂ）において、半導体装置１のベース板３の下面には、電力半導体素子で発生した熱を放散させるための放熱フィン１０が固定されている。
【００２０】
また、半導体装置１の複数のコネクタピン５が立設されている領域には、制御基板１１が実装されている。複数のコネクタピン５は、制御基板１１のコネクタ（図示せず）に挿入されている。制御基板１１で生成された制御信号は、コネクタおよび複数のコネクタピン５を介して半導体装置１内の複数の電力半導体素子に供給される。
【００２１】
制御基板１１は、半導体装置１の４本のガイドピン６のうちの図２（ａ）中の左下のガイドピン６以外の３本のガイドピン６の先端面に支持される。制御基板１０の３本のガイドピン６に対応する各位置には、ガイドピン６の上端面より小径の貫通孔が開口されている。制御基板１０の上方から各貫通孔を介してガイドピン６の上端面のネジ穴に螺合されたネジにより、制御基板１０がガイドピン６に固定されている。
【００２２】
また、図２（ａ）中の下側の４つのネジブロック端子７の各々には、銅板で形成された主回路配線１２がネジ止めされている。主回路配線１２を銅板で形成しているのは、配線のインダクタンス成分を極力減らすためである。図２（ａ）中の左側の２つのネジブロック端子７には、主回路配線基板１３が固定されている。
【００２３】
主回路配線基板１３は、略正方形の基板１４と、基板１４の表裏に形成された主回路配線１５と、スナバ回路１６と、複数（図では６つ）の電解コンデンサ１７とを含む。主回路配線基板１３の図２（ａ）中の右端部が２つのネジブロック端子７にネジ止めされている。２つのネジブロック端子７は、主回路配線基板１３に形成された２つの主回路配線１５にそれぞれ接続されている。スナバ回路１６は、電力半導体素子がオフしたときに回路のインダクタンス成分に起因して発生する過電圧から電力半導体素子を保護する回路である。また、電解コンデンサ１７は、入力直流電圧の安定化を図るものである。
【００２４】
この比較例では、所定の絶縁距離を開けて配置する必要がある制御基板１１と主回路配線１２と主回路配線基板１３とを同じ高さに支持するので、基板１１，１３および配線１２の配置の自由度が低かった。
【００２５】
[実施例１]
図３（ａ）〜（ｄ）は、この発明の実施例１となる半導体装置２０の構成を示す図であって、図１（ａ）〜（ｄ）と対比される図である。
【００２６】
図３（ａ）〜（ｄ）を参照して、この半導体装置２０が図１（ａ）〜（ｄ）の半導体装置１と異なる点は、４つのガイドピン６が除去され、各ガイドピン６の位置にガイドピンの基端部を螺着するためのネジ穴２１が設けられている点である。
【００２７】
また、図４（ａ）（ｂ）に示すように、長さの異なる２種類のガイドピン２２，２３が予め用意されている。ガイドピン２２は、比較例のガイドピン６と同じ長さの支柱部２２ａを含む。支柱部２２ａの下端には、ネジ穴２１に螺合させるためのネジ部２２ｂが設けられている。また、支柱部２２ａの上端面には、制御基板１１を固定するネジを螺合させるためのネジ穴２２ｃが形成されている。ガイドピン２２は、４つのネジ穴２１に対応して４つ用意されている。
【００２８】
また、ガイドピン２３は、ガイドピン２２の支柱部２２ａよりも長い支柱部２３ａを含む。支柱部２３ａの下端には、ネジ穴２１に螺合させるためのネジ部２３ｂが設けられている。また、支柱部２３ａの上端面には、制御基板１１を固定するネジを螺合させるためのネジ穴２３ｃが形成されている。ガイドピン２３は、４つのネジ穴２１に対応して４つ用意されている。
【００２９】
図５（ａ）は半導体装置２０を備えた電源装置の構成を示す平面図であり、図５（ｂ）はその正面図である。図５（ａ）（ｂ）において、各ネジ穴２１には、比較例のガイドピン６よりも長い支柱部２３ａを有するガイドピン２３が螺着されている。これにより、制御基板が主回路配線１２よりも高い位置に支持されるので、制御基板と主回路配線１２の水平方向の絶縁距離を確保する必要はない。そこで、制御基板として長方形の制御基板２４を実装することが可能となる。制御基板２４の図５（ａ）中の下端部は、主回路配線１２の上方に位置する。
【００３０】
この実施例１では、長さの異なる２種類のガイドピン２２，２３を予め用意し、ガイドピン２２，２３の各々を着脱自在に設けたので、制御基板２４を所望の高さに支持することができる。したがって、ガイドピン６の長さが固定されていた比較例１に比べ、基板１５，２４および配線１２の配置の自由度が高くなる。
【００３１】
なお、長さの異なるガイドピンを３種類以上用意してもよいことは言うまでもない。
[実施例２]
図６は、この発明の実施例２となる半導体装置のガイドピン２５を示す図であって、図４（ａ）（ｂ）と対比される図である。この実施例２の半導体装置の本体は、図３の半導体装置２０と同じであり、ガイドピン２５を螺着するためのネジ穴２１を含む。
【００３２】
この半導体装置では、１つのネジ穴２１について複数（図では２つ）の同じ寸法のガイドピン２５が予め用意されている。ガイドピン２５は、所定長さの支柱部２５ａを含む。支柱部２５ａの下端には、ネジ穴２１に螺合させるためのネジ部２５ｂが設けられている。また、支柱部２５ａの上端面には、他のガイドピン２５のネジ部２５ｂや、制御板１１を固定するネジを螺合させるためのネジ穴２５ｃが形成されている。したがって、１つのガイドピン２５のネジ部２５ｂを他のガイドピン２５のネジ穴２５ｃに螺合させることにより、複数のガイドピン２５を連結してガイドピン２５の複数倍の長さのガイドピンを形成することができる。
【００３３】
図７（ａ）は半導体装置２０を備えた電源装置の構成を示す平面図であり、図７（ｂ）はその正面図である。図７（ａ）（ｂ）において、各ネジ穴２１には、連結された２本のガイドピン２５が螺着されている。連結された２本のガイドピン２５は、比較例１のガイドピン６よりも長い支柱部を有する。したがって、制御基板が主回路配線１２よりも高い位置に支持されるので、制御基板と主回路配線１２の水平方向の絶縁距離を確保する必要はない。そこで、制御基板として長方形の制御基板２４を実装することが可能となる。制御基板２４の図７（ａ）中の下端部は、主回路配線１２の上方に位置する。
【００３４】
この実施例２では、１つのネジ穴２１について連結可能な複数のガイドピン２５を予め用意し、各ガイドピン２５を着脱自在に設けたので、制御基板２４を所望の高さに支持することができ、基板１５，２４および配線１２の配置の自由度が高くなる。また、１種類のガイドピン２５を用意すればよいので、実施例１よりも部品数が少なくて済む。
【００３５】
なお、実施例１，２を組合せ、ガイドピン２２，２３を連結可能に形成してもよい。
[比較例２]
図８（ａ）〜（ｃ）は、この発明の比較例２となる半導体装置３０を備えた電源装置の構成を示す図であり、特に、図８（ａ）は平面図であり、図８（ｂ）は後面図であり、図８（ｃ）は右側面図である。
【００３６】
図８（ａ）〜（ｃ）において、半導体装置３０は、長方形のトレイ状に形成されたケース３１を備える。ケース３１は、長方形のベース板３２と、ベース板３２の表面の外周部に沿ってリング状に設けられた側壁部３３とを含む。ベース板３２の表面には、複数の電力半導体素子を搭載した半導体基板（図示せず）が載置されている。
【００３７】
側壁部３３の図８（ａ）中の右側の短辺部の内側に沿って複数のコネクタピン３４が配列されている。各コネクタピン３４は、ベース板３２に垂直に立設され、その上端部は側壁部３３よりも上に突出し、その下端部は半導体基板の所定の電極に接続されている。
【００３８】
また、側壁部３３の図８（ａ）の上側の長辺部の両端部と下側の長辺部の両端部の各々に、制御基板を支持するためのガイドピン３５が立設されている。ガイドピン３５の下端部は側壁部３３の上端面に固定されており、ガイドピン３５の上端面にはネジ穴が形成されている。
【００３９】
さらに、側壁部３３の図８（ａ）中の上側の長辺部に沿って２つのネジブロック端子３６が固定され、側壁部３３の図８（ａ）中の下側の長辺部に沿って４つのネジブロック端子３６が固定されている。６つのネジブロック端子３６には、電力半導体素子の主電流が流される。
【００４０】
半導体装置３０のベース板３の下面には、電力半導体素子で発生した熱を放散させるための放熱フィン４０が固定されている。上方から見ると、放熱フィン４０は、長方形であり、半導体装置３０は放熱フィン４０の中央部に配置されている。
【００４１】
また、半導体装置３０の複数のコネクタピン３４が立設されている領域には、制御基板４１が実装されている。複数のコネクタピン３４は、制御基板４１のコネクタ（図示せず）に挿入されている。制御基板４１で生成された制御信号は、コネクタおよび複数のコネクタピン３４を介して半導体装置３０内の複数の電力半導体素子に供給される。
【００４２】
この制御基板４１の図８（ａ）中の上下方向の幅は、ガイドピン３５間の距離よりも短いので、制御基板４１をガイドピン３５に固定することはできない。そこで、制御基板４１の図８(ａ）中の右端部の下の放熱フィン４０の表面に２本のガイドピン４２を立設し、制御基板４１をガイドピン４２に固定している。すなわち、制御基板４１の２本のガイドピン４２に対応する各位置には、ガイドピン４２の上端面より小径の貫通孔が開口されている。制御基板４１の上方から各貫通孔を介してガイドピン４２の上端面のネジ穴に螺合されたネジにより、制御基板４１がガイドピン４２に固定されている。
【００４３】
また、図８（ａ）中の上側の２つのネジブロック端子３６の各々には、銅板で形成された主回路配線４３がネジ止めされている。図８（ａ）中の下側の４つのネジブロック端子３６には、主回路配線基板４４が固定されている。
【００４４】
主回路配線基板４４は、略正方形の基板４５と、基板４５の表裏に形成された主回路配線４６と、スナバ回路４７と、複数（図では６つ）の電解コンデンサ４８とを含む。主回路配線基板４４の図８（ａ）中の上端部が４つのネジブロック端子３６にネジ止めされている。スナバ回路４７は、電力半導体素子がオフしたときに回路のインダクタンス成分に起因して発生する過電圧から電力半導体素子を保護する回路である。また、電解コンデンサ４８は、入力直流電圧の安定化を図るものである。
【００４５】
この比較例では、半導体装置３０のガイドピン３５で制御基板４１を支持することができず、半導体装置３０の外部にガイドピン４２を立設する必要があり、設計上の制約があった。
【００４６】
[実施例３]
図９（ａ）〜（ｃ）は、この発明の実施例３となる半導体装置５０を備えた電源装置の構成を示す図であり、特に、図９（ａ）は平面図であり、図９（ｂ）は後面図であり、図９（ｃ）は右側面図である。
【００４７】
図９（ａ）〜（ｃ）において、この半導体装置５０が図８（ａ）〜（ｃ）の半導体装置３０と異なる点は、４本のガイドピン３５が除去され、各ガイドピン３５の位置にガイドピン５１を挿着するための丸穴５２が設けられている点である。
【００４８】
ガイドピン５１は、図１０に示すように、略Ｌ字型に形成されており、図１０中の水平方向に延在するアーム５１ａと、アーム５１ａの一方端部の上に垂直に設けられた支柱部５１ｂとを含む。アーム５１ａの他方端部の下には、円柱状の突起部５１ｃが突出している。突起部５１ｃは、丸穴５２に嵌め込まれる。支柱部５１ｂの上端面には、制御基板４１をネジ止めするためのネジ穴５１ｄが形成されている。この半導体装置５０では、アーム部５１ａの長さが異なる複数種類のガイドピン５１が予め用意されている。
【００４９】
図９（ａ）〜（ｃ）に戻って、図９（ａ）中の右側の２つの丸穴５２の各々に、複数種類のガイドピン５１から選択されたガイドピン５１が挿着される。図９（ａ）中の上側のガイドピン５１は左斜め下方向に向けられ、その支柱部５１ｂは制御基板４１の上端部の裏面を支持する。図９（ａ）中の下側のガイドピン５１は左斜め上方向に向けられ、その支柱部５１ｂは制御基板４１の下端部の裏面を支持する。制御基板４１の２本のガイドピン５１の支柱部５１ｂに対応する各位置には、支柱部５１ｂの上端面より小径の貫通孔が開口されている。制御基板４１の上方から各貫通孔を介して支柱部５１ｂの上端面のネジ穴５１ｄに螺合されたネジにより、制御基板４１がガイドピン５１に固定されている。
【００５０】
この実施例３では、水平方向の長さが異なる複数種類のガイドピン５１を予め用意し、所望のガイドピン５１を丸穴５２に挿着するので、ガイドピン５１が制御基板４１を支持する位置を変えることができる。したがって、比較例２のように半導体装置３０の外部にガイドピン４２を立設する必要がなくなり、設計上の制約が軽減された。
【００５１】
図１１は、この実施例３の変更例を示す図である。図１１において、この変更例では、図１０のガイドピン５１と図６のガイドピン２５が連結可能に形成されている。ガイドピン５１の上端のネジ穴５１ｄにガイドピン２５のネジ部２５ｂを螺号させることにより、ガイドピン５１の垂直方向の長さを変えることができる。したがって、実施例２，３の両方の効果を得ることができる。
【００５２】
[実施例４]
図１２（ａ）（ｂ）は、この発明の実施例４となる半導体装置６０を備えた電源装置の構成を示す図であり、特に、図１２（ａ）は平面図であり、図１２（ｂ）は正面図である。
【００５３】
図１２（ａ）（ｂ）において、この電源装置は、２つの半導体装置６０を備える。各半導体装置６０は、長方形のトレイ状に形成されたケース６１を備える。ケース６１は、長方形のベース板６２と、ベース板６２の表面の外周部に沿ってリング状に設けられた側壁部６３とを含む。ベース板６２の表面には、複数の電力半導体素子を搭載した半導体基板（図示せず）が載置されている。
【００５４】
側壁部６３の図１２（ａ）中の右側の短辺部の内側に沿って複数のコネクタピン６４が配列されている。各コネクタピン６４は、ベース板６２に垂直に立設され、その上端部は側壁部６３よりも上に突出し、その下端部は半導体基板の所定の電極に接続される。
【００５５】
また、側壁部６３の図１２（ａ）の上側の長辺部の両端部と下側の長辺部の両端部の各々に、ガイドピンを挿着するための穴６５が形成されている。また、側壁部６３の図１２（ａ）の上側の長辺に沿って２つのネジブロック端子６６が所定の間隔で固定され、側壁部３３の図１２（ａ）の下側の長辺に沿って２つのネジブロック端子６６が所定の間隔で固定されている。４つのネジブロック端子６６には、電力半導体素子の主電流が流される。
【００５６】
２つの半導体装置６０のベース板６２の下面には、電力半導体素子で発生した熱を放散させるための放熱フィン７０が固定されている。上方から見ると、放熱フィン７０は縦長の長方形であり、２つの半導体装置６０は放熱フィン７０の表面に図１２（ａ）中の上下に配列されている。
【００５７】
また、２つの半導体装置６０の複数のコネクタピン６４が立設されている領域には、２つの半導体装置６０に共通の制御基板７１が実装されている。複数のコネクタピン６４は、制御基板７１のコネクタ（図示せず）に挿入されている。制御基板７１で生成された制御信号は、コネクタおよび複数のコネクタピン７４を介して各半導体装置６０内の複数の電力半導体素子に供給される。
【００５８】
制御基板７１の下方の各穴６５には、ガイドピン７２が挿着されている。ガイドピン７２は、図１３に示すように、第１の支柱部７２ａと、第１の支柱部７２ａの下端部の側面に設けられ、水平方向に延在するアーム７２ｂと、アーム７２ｂの先端部に設けられ、垂直方向に延在する第２の支柱部７２ｃとを含む。第１の支柱部７２ａの上端面と、第２の支柱部７２ｃの上端面とは、同じ高さに揃えられている。第１の支柱部７２ａの下端面には、穴６５に嵌め込むための突起部７２ｄが突設されている。支柱部７２ａ，７２ｂの上端面には、それぞれネジで制御基板７１を固定するためのネジ穴７２ｅ，７２ｆが形成されている。
【００５９】
図１２（ａ）（ｂ）に戻って、制御基板７１の４本のガイドピン７２の支柱部７２ａ，７２ｂに対応する各位置には、支柱部７２ａ，７２ｂの上端面より小径の貫通孔が開口されている。制御基板７１の上方から各貫通孔を介して支柱部７２ａ，７２ｂの上端面のネジ穴７２ｅ，７２ｆの各々に螺合されたネジにより、制御基板７１がガイドピン７２に固定されている。また、２つの半導体装置６０に共通に４本の主回路配線７３が設けられ、各主回路配線７３は、対応の２つのネジブロック端子６６にビス止めされている。
【００６０】
この実施例４では、ガイドピン７２が複数の支柱部７２ａ，７２ｂを含むので、制御基板７１を安定に支持することができる。
【００６１】
[実施例５]
図１４（ａ）〜（ｄ）は、この発明の実施例５となる半導体装置７５の構成を示す図であって、図３（ａ）〜（ｄ）と対比される図である。
【００６２】
図１４（ａ）〜（ｄ）を参照して、この半導体装置７５が図３（ａ）〜（ｄ）の半導体装置２０と異なる点は、側壁部４の図１４（ａ）中の上側の長辺部の中央部にネジ穴２１が追加され、側壁部４の図１４（ａ）中の右側の短辺部の両端部に２つのネジ穴２１が追加されている点である。
【００６３】
この実施例５では、ガイドピンを螺着するためのネジ穴２１の数を増やしたので、ガイドピンの位置を変えたり、立設するガイドピンの数を増やすことができる。したがって、基板１５，２４および配線１２の配置の自由度が高くなる。
【００６４】
[実施例６]
図１５は、この発明の実施例６となる半導体装置８０の構成を示す平面図であって、図１（ａ）と対比される図である。
【００６５】
図１５を参照して、この半導体装置８０が図１（ａ）の半導体装置１と異なる点は、図１（ａ）中の上側の２つのガイドピン６が除去され、側壁部４の図１５中の上側の長辺部の内側に沿って複数の差込口８１が所定のピッチで形成され、側壁部４の図１５中の右側の短辺部の内側に沿って複数の差込口８１が所定のピッチで形成されている点である。
【００６６】
また、この半導体装置８０には、図１６に示すように、各々が差込口８１に装着可能に形成された複数のコネクタピン８２が予め用意されている。コネクタピン８２は、Ｌ字型の金属部品である。差込口８１は、側壁部４の内側からベース板３の表面に掛けて、コネクタピン８２に応じた寸法（幅、深さ、長さ）の溝を形成したものである。コネクタピン８２は、所望の位置の差込口８１に上方から差し込まれる。コネクタピン８２は、圧入または熱溶着方式により、差込口に固定される。コネクタピン８２の上端部は側壁部４の上に突出し、制御基板のコネクタに接続される。また、コネクタピン８２の下端部は、電力半導体素子を搭載した半導体基板（図示せず）に接続される。
【００６７】
また、この半導体装置８０には、図１７に示すように、各々が差込口８１に装着可能に形成された複数のガイドピン８３が予め用意されている。ガイドピン８３は、所定長さの支柱部８３ａを含む。支柱部８３ａの下端には、Ｌ字型の差込部８３ｂが設けられている。差込部８３ｂは、コネクタピン８２の下端部と同じ形状および寸法に形成されている。したがって、コネクタピン８２と同様に、差込部８３ｂを所望の位置の差込口８１に挿入することにより、ガイドピン８３を側壁部４の内側の所望の位置に固定することができる。支柱部８３ａの上端面には、制御基板をネジ止めするためのネジ穴８３ｃが形成されている。
【００６８】
この実施例６では、ガイドピン８３を所望の位置に固定できるので、基板１５，２４および配線１２の配置の自由度が高くなる。
【００６９】
なお、以上の実施例１〜６を適宜組み合わせてもよいことは言うまでもない。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００７０】
【図１】この発明の比較例１となる半導体装置の構成を示す図である。
【図２】図１に示した半導体装置を備えた電源装置の構成を示す図である。
【図３】この発明の実施例１となる半導体装置の構成を示す図である。
【図４】図３に示した半導体装置のガイドピンの構成を示す図である。
【図５】図３および図４に示した半導体装置を備えた電源装置の構成を示す図である。
【図６】この発明の実施例２となる半導体装置のガイドピンの構成を示す図である。
【図７】図６で説明した半導体装置を備えた電源装置の構成を示す図である。
【図８】この発明の比較例２となる半導体装置を備えた電源装置の構成を示す図である。
【図９】この発明の実施例３となる半導体装置を備えた電源装置の構成を示す図である。
【図１０】図９に示したガイドピンの構成を示す図である。
【図１１】実施例３の変更例を示す図である。
【図１２】この発明の実施例４となる半導体装置を備えた電源装置の構成を示す図である。
【図１３】図１２に示したガイドピンの構成を示す図である。
【図１４】この発明の実施例５となる半導体装置の構成を示す図である。
【図１５】この発明の実施例６となる半導体装置の構成を示す図である。
【図１６】図１５に示した半導体装置のコネクタピンの構成を示す図である。
【図１７】図１５に示した半導体装置のガイドピンの構成を示す図である。
【符号の説明】
【００７１】
１，２０，３０，５０，６０，７５，８０  半導体装置、２，３１，６１  ケース、３，３２，６２  ベース板、４，３３，６３  側壁部、５，３４，６４，８２  コネクタピン、６，２２，２３，２５，３５，４２，５１，７２，８３  ガイドピン、７，３６，６６  ネジブロック端子、１０，４０，７０  放熱フィン、１１，２４，４１，７１  制御基板、１２，４３，７３  主回路配線、１３，１５，４４，４６  主回路配線基板、１４，４５  基板、１６，４７  スナバ回路、１７，４８  電解コンデンサ、２１  ネジ穴、５２，６５  穴、８０  差込口。
【図１】
0004901652.tif 000002
【図２】
0004901652.tif 000003
【図３】
0004901652.tif 000004
【図４】
0004901652.tif 000005
【図５】
0004901652.tif 000006
【図６】
0004901652.tif 000007
【図７】
0004901652.tif 000008
【図８】
0004901652.tif 000009
【図９】
0004901652.tif 000010
【図１０】
0004901652.tif 000011
【図１１】
0004901652.tif 000012
【図１２】
0004901652.tif 000013
【図１３】
0004901652.tif 000014
【図１４】
0004901652.tif 000015
【図１５】
0004901652.tif 000016
【図１６】
0004901652.tif 000017
【図１７】
0004901652.tif 000018