(57)【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を、所定の定電圧に降圧して出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力電圧を所定の比率で分圧した分圧電圧と所定の基準電圧との電圧差を増幅する誤差増幅回路部と、
設定された発振周波数のクロック信号を生成して出力する、発振周波数可変の発振回路部と、
前記入力電圧と該発振周波数とに応じた傾斜のスロープ電圧を生成し出力するスロープ電圧生成回路部と、
前記誤差増幅回路部からの出力電圧と該スロープ電圧との電圧比較を行い、前記クロック信号を使用して該比較結果に応じたデューティサイクルのパルス信号を生成し、該パルス信号に応じて前記スイッチング素子のスイッチング制御を行うスイッチング制御回路部と、
を備えることを特徴とする電流モード制御型スイッチングレギュレータ。
【請求項２】
前記スロープ電圧生成回路部は、前記スイッチング素子がオフして遮断状態になったときの前記インダクタに流れる電流変化量の１／２以上の傾きになるように、前記入力電圧及び前記発振周波数が大きいほど前記傾斜を大きくして前記スロープ電圧を生成することを特徴とする請求項１記載の電流モード制御型スイッチングレギュレータ。
【請求項３】
前記スロープ電圧生成回路部は、
一端が前記入力電圧に接続されたコンデンサと、
アノードが該コンデンサの他端に接続されたオフセットダイオードと、
該オフセットダイオードのカソードと接地電圧との間に接続され、前記入力電圧と前記発振周波数とに応じた電流を流す電流源と、
前記スイッチング素子がオンして導通状態になってから所定時間、前記コンデンサの他端に前記スイッチング素子の出力端の電圧を印加する電圧供給回路と、
前記スイッチング素子がオフして遮断状態になると、前記コンデンサに充電された電荷を放電させる放電回路と、
を備え、
前記オフセットダイオードと前記電流源との接続部から前記スロープ電圧を出力することを特徴とする請求項２記載の電流モード制御型スイッチングレギュレータ。
【請求項４】
前記スイッチング制御回路部は、
前記誤差増幅回路部からの出力電圧と前記スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成して出力する電圧比較回路と、
前記スイッチング素子をオンさせるための前記発振回路部からのクロック信号が入力されると共に前記スイッチング素子をオフさせるための前記電圧比較回路からのパルス信号が入力され、前記クロック信号及び該パルス信号に応じて前記スイッチング素子のスイッチング制御を行う制御回路と、
を備え、
前記電圧供給回路は、前記発振回路部からのクロック信号に応じて、前記コンデンサの他端に前記スイッチング素子の出力端の電圧を印加することを特徴とする請求項３記載の電流モード制御型スイッチングレギュレータ。
【請求項５】
前記制御回路は、セット信号として前記発振回路部からのクロック信号が入力されると共に、リセット信号として前記電圧比較回路からのパルス信号が入力されたＲＳフリップフロップ回路で構成されることを特徴とする請求項４記載の電流モード制御型スイッチングレギュレータ。
【請求項６】
入力端子に入力された入力電圧を、所定の定電圧に昇圧して出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力電圧を所定の比率で分圧した分圧電圧と所定の基準電圧との電圧差を増幅する誤差増幅回路部と、
設定された発振周波数のクロック信号を生成して出力する、発振周波数可変の発振回路部と、
前記出力電圧と該発振周波数とに応じた傾斜のスロープ電圧を生成し出力するスロープ電圧生成回路部と、
前記誤差増幅回路部からの出力電圧と該スロープ電圧との電圧比較を行い、前記クロック信号を使用して該比較結果に応じたデューティサイクルのパルス信号を生成し、該パルス信号に応じて前記スイッチング素子のスイッチング制御を行うスイッチング制御回路部と、
を備えることを特徴とする電流モード制御型スイッチングレギュレータ。
【請求項７】
前記スロープ電圧生成回路部は、前記スイッチング素子がオフして遮断状態になったときの前記インダクタに流れる電流変化量の１／２以上の傾きになるように、前記出力電圧及び前記発振周波数が大きいほど前記傾斜を大きくして前記スロープ電圧を生成することを特徴とする請求項６記載の電流モード制御型スイッチングレギュレータ。
【請求項８】
前記スロープ電圧生成回路部は、
一端が接地電圧に接続されたコンデンサと、
カソードが該コンデンサの他端に接続されたオフセットダイオードと、
前記入力電圧と該オフセットダイオードのアノードとの間に接続され、前記出力電圧と前記発振周波数とに応じた電流を流す電流源と、
前記スイッチング素子がオンして導通状態になってから所定時間、前記コンデンサの他端に前記インダクタと前記スイッチング素子との接続部の電圧を印加する電圧供給回路と、
前記スイッチング素子がオフして遮断状態になると、前記コンデンサに充電された電荷を放電させる放電回路と、
を備え、
前記電流源と前記オフセットダイオードとの接続部から前記スロープ電圧を出力することを特徴とする請求項７記載の電流モード制御型スイッチングレギュレータ。
【請求項９】
前記スイッチング制御回路部は、
前記誤差増幅回路部からの出力電圧と前記スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成して出力する電圧比較回路と、
前記スイッチング素子をオンさせるための前記発振回路部からのクロック信号が入力されると共に前記スイッチング素子をオフさせるための前記電圧比較回路からのパルス信号が入力され、前記クロック信号及び該パルス信号に応じて前記スイッチング素子のスイッチング制御を行う制御回路と、
を備え、
前記電圧供給回路は、前記発振回路部からのクロック信号に応じて、前記コンデンサの他端に前記インダクタと前記スイッチング素子との接続部の電圧を印加することを特徴とする請求項８記載の電流モード制御型スイッチングレギュレータ。
【請求項１０】
前記制御回路は、セット信号として前記発振回路部からのクロック信号が入力されると共に、リセット信号として前記電圧比較回路からのパルス信号が入力されたＲＳフリップフロップ回路で構成されることを特徴とする請求項９記載の電流モード制御型スイッチングレギュレータ。
【請求項１１】
前記誤差増幅回路部、発振回路部、スロープ電圧生成回路部及びスイッチング制御回路部は、１つのＩＣに集積されることを特徴とする請求項１、２、３、４、５、６、７、８、９又は１０記載の電流モード制御型スイッチングレギュレータ。
【請求項１２】
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
設定された発振周波数のクロック信号を生成して出力する、発振周波数可変の発振回路部と、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記クロック信号を使用して生成したパルス信号に応じて、前記スイッチング素子に対するスイッチング制御を行い、前記入力端子に入力された入力電圧を所定の定電圧に降圧して前記出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータの動作制御方法において、
前記スイッチング素子のスイッチング制御を行うための前記パルス信号を生成するために使用するスロープ電圧の傾きを前記入力電圧と前記発振周波数とに応じて可変することを特徴とする電流モード制御型スイッチングレギュレータの動作制御方法。
【請求項１３】
前記出力端子の電圧を所定の比率で分圧し、
該分圧された分圧電圧と所定の基準電圧との電圧差を増幅し、
前記入力電圧と前記発振周波数とに応じた傾斜のスロープ電圧を生成し、
前記増幅して得られた電圧と該スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成し、
該パルス信号に応じて前記スイッチング素子のスイッチング制御を行うことを特徴とする請求項１２記載の電流モード制御型スイッチングレギュレータの動作制御方法。
【請求項１４】
前記スイッチング素子がオフして遮断状態になったときの前記インダクタに流れる電流変化量の１／２以上の傾きになるように、前記入力電圧及び前記発振周波数が大きいほど前記傾斜を大きくしてスロープ電圧を生成することを特徴とする請求項１２又は１３記載の電流モード制御型スイッチングレギュレータの動作制御方法。
【請求項１５】
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
設定された発振周波数のクロック信号を生成して出力する、発振周波数可変の発振回路部と、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記クロック信号を使用して生成したパルス信号に応じて、前記スイッチング素子に対するスイッチング制御を行い、前記入力端子に入力された入力電圧を所定の定電圧に昇圧して前記出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータの動作制御方法において、
前記スイッチング素子のスイッチング制御を行うためのパルス信号を生成するために使用するスロープ電圧の傾きを前記出力電圧と前記発振周波数とに応じて可変することを特徴とする電流モード制御型スイッチングレギュレータの動作制御方法。
【請求項１６】
前記出力端子の電圧を所定の比率で分圧し、
該分圧された分圧電圧と所定の基準電圧との電圧差を増幅し、
前記出力電圧と前記発振周波数とに応じた傾斜のスロープ電圧を生成し、
前記増幅して得られた電圧と該スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成し、
該パルス信号に応じて前記スイッチング素子のスイッチング制御を行うことを特徴とする請求項１５記載の電流モード制御型スイッチングレギュレータの動作制御方法。
【請求項１７】
前記スイッチング素子がオフして遮断状態になったときの前記インダクタに流れる電流変化量の１／２以上の傾きになるように、前記出力電圧及び前記発振周波数が大きいほど前記傾斜を大きくしてスロープ電圧を生成することを特徴とする請求項１５又は１６記載の電流モード制御型スイッチングレギュレータの動作制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広い入出力電圧範囲と周波数範囲で動作する電流モード制御型スイッチングレギュレータに関するものである。
【背景技術】
【０００２】
従来、スイッチングレギュレータは、電圧モード制御方式が一般的であった。電圧モード制御方式のスイッチングレギュレータでは、出力電圧と基準電圧との電圧差に応じて、スイッチング素子に対しＰＷＭ制御を行うことで出力電圧を安定化していた。しかし、電圧モード制御方式のスイッチングレギュレータは帰還信号を出力電圧から検出しているため、出力電圧変動に対する応答速度が遅く、出力電圧と基準電圧との電圧差を増幅する誤差増幅回路の位相補償が複雑になる等の問題があった。
そこで、これらの欠点を克服する技術として、近年、電流モード制御方式のスイッチングレギュレータが多く用いられるようになってきた。しかし、電流モード制御方式のスイッチングレギュレータでは、ＰＷＭ制御のオンデューティサイクルが５０％を超えるとサブハーモニック発振を起こし、制御不能になることが知られている。この対策として、通常、ＰＷＭ制御にスロープ補償を行ってサブハーモニック発振を防止していた。
【０００３】
図１０は、このようなスロープ補償回路を備えた電流モード制御型のスイッチングレギュレータの例を示した図であり、図１０では、降圧型のスイッチングレギュレータを例にして示している。
図１０において、スイッチングトランジスタ１０５がオンすることにより、インダクタ１０４、平滑用コンデンサ１０２及び負荷１０１に電力が供給され、スイッチングトランジスタ１０５がオフすると、インダクタ１０４及び平滑用コンデンサ１０２に蓄えられたエネルギーが負荷１０１に供給される。電流−電圧変換回路１０６は、インピーダンスＲｓｅｎｓｅを有しており、インダクタ１０４に流れる電流ｉＬをインピーダンスＲｓｅｎｓｅで電圧変換した変換電圧Ｖｓｅｎｓｅ（＝Ｒｓｅｎｓｅ×ｉＬ）を出力する。
【０００４】
また、発振回路１１０は、所定の基準クロック信号ＣＬＫと所定の鋸歯状波電圧Ｖｒａｍｐをそれぞれ生成して出力する。加算器１０８は、変換電圧Ｖｓｅｎｓｅに鋸歯状波電圧Ｖｒａｍｐを加算してスロープ補償を行い、スロープ電圧ＶｓとしてＰＷＭコンパレータ１０７の非反転入力端に出力する。誤差増幅回路１１５は、出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとの電圧差を増幅して生成した誤差電圧ＶｅをＰＷＭコンパレータ１０７の反転入力端に出力する。ＰＷＭコンパレータ１０７は、誤差電圧Ｖｅとスロープ電圧Ｖｓとの電圧比較を行い、誤差電圧Ｖｅがスロープ電圧Ｖｓを超えると、ＰＷＭコンパレータ１０７は、ＲＳラッチ回路１１２をリセットし、スイッチングトランジスタ１０５をオフさせる。このため、インダクタ電流ｉＬのピーク電流値は、誤差電圧Ｖｅに応じた値になる。
【０００５】
分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも大きい場合は、誤差電圧Ｖｅを低下させることで出力電圧Ｖｏｕｔを低下させ、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも小さい場合には、誤差電圧Ｖｅを上昇させることで出力電圧Ｖｏｕｔを上昇させるようにして、出力電圧Ｖｏｕｔをレギュレーションしている。
前記のようなサブハーモニック発振を防止するには、スロープ電圧Ｖｓの傾きがスイッチングトランジスタ１０５がオフしたときのインダクタ電流ｉＬの傾きの１／２以上になるようにスロープ補償を行う必要があった。
【０００６】
具体的には、図１０の場合におけるインダクタ電流ｉＬの傾きｄｉＬ／ｄｔは、インダクタ１０４のインダクタンスをＬとすると、スイッチングトランジスタ１０５がオンしている場合、下記（ａ）式のようになり、スイッチングトランジスタ１０５がオフしている場合は、下記（ｂ）式のようになる。
ｄｉＬ／ｄｔ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ………………（ａ）
ｄｉＬ／ｄｔ＝−Ｖｏｕｔ／Ｌ………………（ｂ）
鋸歯状波電圧Ｖｒａｍｐの傾きをスロープ補償Ｉｒａｍｐとすると、このときのスロープ補償Ｉｒａｍｐは、下記（ｃ）式のようになる。
Ｉｒａｍｐ＞Ｖｏｕｔ／２／Ｌ×Ｒｓｅｎｓｅ………………（ｃ）
【０００７】
なお、昇圧型のスイッチングレギュレータでは、前記（ａ）式は下記（ｄ）式に、前記（ｂ）式は下記（ｅ）式に、前記（ｃ）式は下記（ｆ）式にそれぞれなる。
ｄｉＬ／ｄｔ＝Ｖｉｎ／Ｌ………………（ｄ）
ｄｉＬ／ｄｔ＝−（Ｖｏｕｔ−Ｖｉｎ）／Ｌ………………（ｅ）
Ｉｒａｍｐ＞（Ｖｏｕｔ−Ｖｉｎ）／Ｌ／２×Ｒｓｅｎｓｅ…………（ｆ）
【０００８】
このように、スロープ補償Ｉｒａｍｐには出力電圧Ｖｏｕｔと入力電圧Ｖｉｎという変数を用いて示すことができ、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔが一定値である場合には問題はない。しかし、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔは、一般に広い範囲で変動するため、スロープ補償Ｉｒａｍｐを固定値にする場合は、スロープ補償Ｉｒａｍｐは、予想される入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの変動の範囲内における最大値に設定する必要があった。しかし、過度のスロープ補償を行うと、サブハーモニック発振のような低調波発振の発生を防止することはできるが、電流帰還を行うことによる効果がなくなり、電圧モード制御方式のような動作になって制御性が悪化するという問題があった。このため、入出力電圧に応じたスロープ制御量を決定することによって、広い入出力電圧範囲で、適切なスロープ補償を行うことができるようにしていた（例えば、特許文献１参照。）。
【特許文献１】特開２００６−３３９５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、この場合、入力電圧と出力電圧に応じてスロープ補償量を変化させているため、回路が複雑になるという問題があった。また、スイッチングレギュレータの汎用ＩＣでは、出力電圧を分圧した分圧電圧を生成するための抵抗が外付けであることが多く、出力電圧を監視することができない場合が多いため、出力電圧に応じたスロープ補償を行うことができないという問題があった。
【００１０】
一方、スイッチングレギュレータの動作周波数が変わると、設計者が選ぶインダクタンスＬも変わるため、スロープ補償Ｉｒａｍｐを固定値にする場合は、スロープ補償Ｉｒａｍｐは、予想される入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ及びインダクタンスＬの変動の範囲内における最大値に設定する必要があった。例えば、一般に、発振回路の発振周波数が２ＭＨｚであればインダクタンスＬは２.２μＨ、該発振周波数が１ＭＨｚであればインダクタンスＬは４.７μＨ、該発振周波数が５００ｋＨｚであればインダクタンスＬは１０μＨ、該発振周波数が３００ｋＨｚであればインダクタンスＬは１５μＨといったように、前記発振周波数に反比例したインダクタンスのインダクタが選ばれていた。しかし、前記のように、過度のスロープ補償を行うと、低調波発振の発生を防止することはできるが、電流帰還を行うことによる効果がなくなり、電圧モード制御方式のような動作になって制御性が悪化するという問題があった。しかし、従来のスイッチングレギュレータでは、インダクタンスＬに応じてスロープ補償を行うことができなかった。
【００１１】
本発明は、このような問題を解決するためになされたものであり、降圧型のスイッチングレギュレータにおいては入力電圧と発振周波数とに応じて、昇圧型のスイッチングレギュレータにおいては出力電圧と発振周波数とに応じてそれぞれスロープ電圧の傾きを変化させるようにして、簡単な回路で、広い入出力電圧範囲と可変周波数範囲において低調波発振の発生を防止し、かつ周波数特性の変動を抑えることができる電流モード制御型スイッチングレギュレータ及びその動作制御方法を得ることを目的とする。
【課題を解決するための手段】
【００１２】
この発明に係る電流モード制御型スイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に降圧して出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力電圧を所定の比率で分圧した分圧電圧と所定の基準電圧との電圧差を増幅する誤差増幅回路部と、
設定された発振周波数のクロック信号を生成して出力する、発振周波数可変の発振回路部と、
前記入力電圧と該発振周波数とに応じた傾斜のスロープ電圧を生成し出力するスロープ電圧生成回路部と、
前記誤差増幅回路部からの出力電圧と該スロープ電圧との電圧比較を行い、前記クロック信号を使用して該比較結果に応じたデューティサイクルのパルス信号を生成し、該パルス信号に応じて前記スイッチング素子のスイッチング制御を行うスイッチング制御回路部と、
を備えるものである。
【００１３】
具体的には、前記スロープ電圧生成回路部は、前記スイッチング素子がオフして遮断状態になったときの前記インダクタに流れる電流変化量の１／２以上の傾きになるように、前記入力電圧及び前記発振周波数が大きいほど前記傾斜を大きくして前記スロープ電圧を生成するようにした。
【００１４】
また、前記スロープ電圧生成回路部は、
一端が前記入力電圧に接続されたコンデンサと、
アノードが該コンデンサの他端に接続されたオフセットダイオードと、
該オフセットダイオードのカソードと接地電圧との間に接続され、前記入力電圧と前記発振周波数とに応じた電流を流す電流源と、
前記スイッチング素子がオンして導通状態になってから所定時間、前記コンデンサの他端に前記スイッチング素子の出力端の電圧を印加する電圧供給回路と、
前記スイッチング素子がオフして遮断状態になると、前記コンデンサに充電された電荷を放電させる放電回路と、
を備え、
前記オフセットダイオードと前記電流源との接続部から前記スロープ電圧を出力するようにした。
【００１５】
この場合、前記スイッチング制御回路部は、
前記誤差増幅回路部からの出力電圧と前記スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成して出力する電圧比較回路と、
前記スイッチング素子をオンさせるための前記発振回路部からのクロック信号が入力されると共に前記スイッチング素子をオフさせるための前記電圧比較回路からのパルス信号が入力され、前記クロック信号及び該パルス信号に応じて前記スイッチング素子のスイッチング制御を行う制御回路と、
を備え、
前記電圧供給回路は、前記発振回路部からのクロック信号に応じて、前記コンデンサの他端に前記スイッチング素子の出力端の電圧を印加するようにした。
【００１６】
具体的には、前記制御回路は、セット信号として前記発振回路部からのクロック信号が入力されると共に、リセット信号として前記電圧比較回路からのパルス信号が入力されたＲＳフリップフロップ回路で構成されるようにした。
【００１７】
また、この発明に係る電流モード制御型スイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に昇圧して出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力電圧を所定の比率で分圧した分圧電圧と所定の基準電圧との電圧差を増幅する誤差増幅回路部と、
設定された発振周波数のクロック信号を生成して出力する、発振周波数可変の発振回路部と、
前記出力電圧と該発振周波数とに応じた傾斜のスロープ電圧を生成し出力するスロープ電圧生成回路部と、
前記誤差増幅回路部からの出力電圧と該スロープ電圧との電圧比較を行い、前記クロック信号を使用して該比較結果に応じたデューティサイクルのパルス信号を生成し、該パルス信号に応じて前記スイッチング素子のスイッチング制御を行うスイッチング制御回路部と、
を備えるものである。
【００１８】
具体的には、前記スロープ電圧生成回路部は、前記スイッチング素子がオフして遮断状態になったときの前記インダクタに流れる電流変化量の１／２以上の傾きになるように、前記出力電圧及び前記発振周波数が大きいほど前記傾斜を大きくして前記スロープ電圧を生成するようにした。
【００１９】
また、前記スロープ電圧生成回路部は、
一端が接地電圧に接続されたコンデンサと、
カソードが該コンデンサの他端に接続されたオフセットダイオードと、
前記入力電圧と該オフセットダイオードのアノードとの間に接続され、前記出力電圧と前記発振周波数とに応じた電流を流す電流源と、
前記スイッチング素子がオンして導通状態になってから所定時間、前記コンデンサの他端に前記インダクタと前記スイッチング素子との接続部の電圧を印加する電圧供給回路と、
前記スイッチング素子がオフして遮断状態になると、前記コンデンサに充電された電荷を放電させる放電回路と、
を備え、
前記電流源と前記オフセットダイオードとの接続部から前記スロープ電圧を出力するようにした。
【００２０】
この場合、前記スイッチング制御回路部は、
前記誤差増幅回路部からの出力電圧と前記スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成して出力する電圧比較回路と、
前記スイッチング素子をオンさせるための前記発振回路部からのクロック信号が入力されると共に前記スイッチング素子をオフさせるための前記電圧比較回路からのパルス信号が入力され、前記クロック信号及び該パルス信号に応じて前記スイッチング素子のスイッチング制御を行う制御回路と、
を備え、
前記電圧供給回路は、前記発振回路部からのクロック信号に応じて、前記コンデンサの他端に前記インダクタと前記スイッチング素子との接続部の電圧を印加するようにした。
【００２１】
具体的には、前記制御回路は、セット信号として前記発振回路部からのクロック信号が入力されると共に、リセット信号として前記電圧比較回路からのパルス信号が入力されたＲＳフリップフロップ回路で構成されるようにした。
【００２２】
また、前記誤差増幅回路部、発振回路部、スロープ電圧生成回路部及びスイッチング制御回路部は、１つのＩＣに集積されるようにした。
【００２３】
また、この発明に係る電流モード制御型スイッチングレギュレータの動作制御方法は、入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
設定された発振周波数のクロック信号を生成して出力する、発振周波数可変の発振回路部と、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記クロック信号を使用して生成したパルス信号に応じて、前記スイッチング素子に対するスイッチング制御を行い、前記入力端子に入力された入力電圧を所定の定電圧に降圧して前記出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータの動作制御方法において、
前記スイッチング素子のスイッチング制御を行うための前記パルス信号を生成するために使用するスロープ電圧の傾きを前記入力電圧と前記発振周波数とに応じて可変するようにした。
【００２４】
具体的には、前記出力端子の電圧を所定の比率で分圧し、
該分圧された分圧電圧と所定の基準電圧との電圧差を増幅し、
前記入力電圧と前記発振周波数とに応じた傾斜のスロープ電圧を生成し、
前記増幅して得られた電圧と該スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成し、
該パルス信号に応じて前記スイッチング素子のスイッチング制御を行うようにした。
【００２５】
また、前記スイッチング素子がオフして遮断状態になったときの前記インダクタに流れる電流変化量の１／２以上の傾きになるように、前記入力電圧及び前記発振周波数が大きいほど前記傾斜を大きくしてスロープ電圧を生成するようにした。
【００２６】
また、この発明に係る電流モード制御型スイッチングレギュレータの動作制御方法は、入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
設定された発振周波数のクロック信号を生成して出力する、発振周波数可変の発振回路部と、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記クロック信号を使用して生成したパルス信号に応じて、前記スイッチング素子に対するスイッチング制御を行い、前記入力端子に入力された入力電圧を所定の定電圧に昇圧して前記出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータの動作制御方法において、
前記スイッチング素子のスイッチング制御を行うためのパルス信号を生成するために使用するスロープ電圧の傾きを前記出力電圧と前記発振周波数とに応じて可変するようにした。
【００２７】
具体的には、前記出力端子の電圧を所定の比率で分圧し、
該分圧された分圧電圧と所定の基準電圧との電圧差を増幅し、
前記出力電圧と前記発振周波数とに応じた傾斜のスロープ電圧を生成し、
前記増幅して得られた電圧と該スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成し、
該パルス信号に応じて前記スイッチング素子のスイッチング制御を行うようにした。
【００２８】
また、前記スイッチング素子がオフして遮断状態になったときの前記インダクタに流れる電流変化量の１／２以上の傾きになるように、前記出力電圧及び前記発振周波数が大きいほど前記傾斜を大きくしてスロープ電圧を生成するようにした。
【発明の効果】
【００２９】
本発明の電流モード制御型スイッチングレギュレータ及びその動作制御方法によれば、前記スイッチング素子のスイッチング制御を行うためのパルス信号を生成するために使用するスロープ電圧の傾きを、降圧型の場合は前記入力電圧と前記発振周波数とに応じて可変し、昇圧型の場合は前記出力電圧と前記発振周波数とに応じて可変するようにした。このことから、発振周波数可変であり入出力電圧の変動が比較的少ないスイッチングレギュレータにおいては発振周波数に応じて、発振周波数可変であり比較的入出力電圧変動が大きな降圧型のスイッチングレギュレータにおいては入力電圧と発振周波数に応じて、発振周波数可変であり比較的入出力電圧変動が大きな昇圧型のスイッチングレギュレータにおいては出力電圧と発振周波数に応じてそれぞれスロープ電圧の傾きを変化させることができ、簡単な回路で、広い入出力電圧範囲と可変周波数範囲において低調波発振の発生を防止し、かつ周波数特性の変動を抑えることができる。
【発明を実施するための最良の形態】
【００３０】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電流モード制御型スイッチングレギュレータの回路例を示した図である。
図１の電流モード制御型スイッチングレギュレータ（以下、スイッチングレギュレータと呼ぶ）１は、直流電源２０から入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷２１に出力する降圧型のスイッチングレギュレータをなしている。
【００３１】
スイッチングレギュレータ１は、入力端子ＩＮからの電流の出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、整流用のダイオードＤ１と、インダクタＬ１と、平滑用のコンデンサＣ１と、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗２，３とを備えている。更に、スイッチングレギュレータ１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路４と、前記分圧電圧Ｖｆｂと該基準電圧Ｖｒｅｆとの電圧比較を行い、該電圧差を増幅して誤差電圧Ｖｅを生成し出力する誤差増幅回路５と、スロープ電圧Ｖｓを生成して出力するスロープ電圧生成回路６とを備えている。
【００３２】
また、スイッチングレギュレータ１は、誤差増幅回路５からの誤差電圧Ｖｅとスロープ電圧Ｖｓとの電圧比較を行い、誤差電圧Ｖｅに応じたパルス幅を有するＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭコンパレータ７と、設定された発振周波数Ｆｏｓｃのクロック信号ＣＬＫを生成して出力する発振周波数可変の発振回路８と、セット入力端Ｓに発振回路８からのクロック信号ＣＬＫが、リセット入力端ＲにＰＷＭコンパレータ７からのパルス信号Ｓｐｗがそれぞれ入力されたＲＳフリップフロップ回路９と、該ＲＳフリップフロップ回路９からの出力信号Ｓｑに応じて、スイッチングトランジスタＭ１のスイッチング制御を行うための制御信号を生成してスイッチングトランジスタＭ１を駆動するインバータ１０とを備えている。
【００３３】
一方、スロープ電圧生成回路６は、インバータ１１、電圧−電流変換回路１２、オフセットダイオード１３、ＰＭＯＳトランジスタ１４，１５及びコンデンサ１６で構成されている。なお、スイッチングトランジスタＭ１はスイッチング素子を、ダイオードＤ１は整流素子を、抵抗２，３、基準電圧発生回路４及び誤差増幅回路５は誤差増幅回路部をそれぞれなす。また、スロープ電圧生成回路６はスロープ電圧生成回路部を、発振回路８は発振回路部を、ＰＷＭコンパレータ７、ＲＳフリップフロップ回路９及びインバータ１０はスイッチング制御回路部をそれぞれなす。また、ＰＷＭコンパレータ７は電圧比較回路を、ＲＳフリップフロップ回路９は制御回路を、電圧−電流変換回路１２は電流源を、ＰＭＯＳトランジスタ１４は電圧供給回路を、ＰＭＯＳトランジスタ１５は放電回路をそれぞれなす。また、図１のスイッチングレギュレータ１では、インダクタＬ１、ダイオードＤ１、コンデンサＣ１及び抵抗２，３を除く各回路は、１つのＩＣに集積されている。
【００３４】
入力電圧ＶｉｎとダイオードＤ１のカソードとの間にはスイッチングトランジスタＭ１が接続され、ダイオードＤ１のアノードは接地電圧に接続されている。スイッチングトランジスタＭ１のドレインと出力端子ＯＵＴとの間にインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧との間に抵抗２と抵抗３との直列回路及びコンデンサＣ１が並列に接続されている。抵抗２と抵抗３との接続部の電圧である分圧電圧Ｖｆｂは誤差増幅回路５の非反転入力端に入力され、誤差増幅回路５の反転入力端には基準電圧Ｖｒｅｆが入力されている。また、ＰＷＭコンパレータ７の非反転入力端には、誤差増幅回路５からの誤差電圧Ｖｅが入力され、ＰＷＭコンパレータ７の反転入力端にはスロープ電圧Ｖｓが入力されている。ＲＳフリップフロップ回路９の出力信号Ｓｑは、インバータ１０で信号レベルが反転されてスイッチングトランジスタＭ１のゲートに入力される。
【００３５】
スロープ電圧生成回路６において、スイッチングトランジスタＭ１のドレインとオフセットダイオード１３のアノードとの間にはＰＭＯＳトランジスタ１４が接続されている。オフセットダイオード１３のカソードはＰＷＭコンパレータ７の反転入力端に接続され、ＰＷＭコンパレータ７の反転入力端と接地電圧との間には電圧−電流変換回路１２が接続されている。電圧−電流変換回路１２は、制御信号入力端に入力電圧Ｖｉｎが入力されると共に発振回路８に接続されており、入力電圧Ｖｉｎ及び発振周波数Ｆｏｓｃに応じた電流ｉｓｌｏｐｅを、オフセットダイオード１３から接地電圧の方向に流すものである。
【００３６】
オフセットダイオード１３と電圧−電流変換回路１２との接続部がスロープ電圧生成回路６の出力端をなし、該接続部からスロープ電圧Ｖｓが出力される。インバータ１１は、クロック信号ＣＬＫの信号レベルを反転させてＰＭＯＳトランジスタ１４のゲートに出力する。また、入力電圧ＶｉｎとＰＭＯＳトランジスタ１４のドレインとの間には、ＰＭＯＳトランジスタ１５とコンデンサ１６が並列に接続され、ＰＭＯＳトランジスタ１５のゲートにはＲＳフリップフロップ回路９の出力信号Ｓｑが入力されている。
【００３７】
このような構成において、誤差電圧Ｖｅがスロープ電圧Ｖｓ以下であると、ＰＷＭコンパレータ７はローレベルの信号を出力し、ＲＳフリップフロップ回路９は、クロック信号ＣＬＫがハイレベルになっている間、ハイレベルの信号を出力し、スイッチングトランジスタＭ１は、インバータ１０によってオンさせられて導通状態になる。スイッチングトランジスタＭ１がオンすると、インダクタＬ１、平滑用コンデンサＣ１及び負荷２１に電力が供給され、スイッチングトランジスタＭ１がオフすると、インダクタＬ１及び平滑用コンデンサＣ１に蓄えられたエネルギーが負荷２１に供給される。
【００３８】
誤差増幅回路５は、出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとの電圧差を増幅して生成した誤差電圧ＶｅをＰＷＭコンパレータ７の非反転入力端に出力する。ＰＷＭコンパレータ７は、誤差電圧Ｖｅとスロープ電圧生成回路６からのスロープ電圧Ｖｓとの電圧比較を行い、誤差電圧Ｖｅがスロープ電圧Ｖｓを超えると、ＰＷＭコンパレータ７は、ＲＳフリップフロップ回路９をリセットして、スイッチングトランジスタＭ１をオフさせる。このため、インダクタ電流ｉＬのピーク電流値は、誤差電圧Ｖｅに応じた値になる。
【００３９】
分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも大きい場合は、誤差電圧Ｖｅを上昇させることで出力電圧Ｖｏｕｔを低下させ、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも小さい場合には、誤差電圧Ｖｅを低下させることで出力電圧Ｖｏｕｔを上昇させるようにして、出力電圧Ｖｏｕｔをレギュレーションしている。
次に、図２は、図１の各部の波形例を示したタイミングチャートであり、図２を参照しながら図１のスロープ電圧生成回路６の動作について説明する。
電圧−電流変換回路１２は、入力電圧Ｖｉｎと発振周波数Ｆｏｓｃに応じた電流ｉｓｌｏｐｅを生成して出力し、該電流ｉｓｌｏｐｅは（Ａ×Ｖｉｎ×Ｆｏｓｃ）になる。なお、Ａは所定値である。オフセットダイオード１３によって入力電圧Ｖｉｎに加えられるオフセット電圧Ｖｏｆｆｓｅｔは、オフセットダイオード１３の順方向降下電圧となる。
【００４０】
コンデンサ１６の一端には入力電圧が印加され、クロック信号ＣＬＫがハイレベルになってＰＭＯＳトランジスタ１４がオンすると、コンデンサ１６の他端にはＰＭＯＳトランジスタ１４を介してスイッチングトランジスタＭ１のドレイン電圧ＶＡが印加される。このため、コンデンサ１６の両端電圧に電圧差が生じ、該電圧差でコンデンサ１６が充電される。スイッチングトランジスタＭ１のオン抵抗をＲｏｎとし、インダクタ電流ｉＬの谷間の電流値をｉＬｖａｌｌｅｙとすると、スイッチングトランジスタＭ１がオンしたときのスイッチングトランジスタＭ１のドレイン電圧ＶＡは、ＶＡ＝Ｖｉｎ−Ｒｏｎ×ｉＬｖａｌｌｅｙになる。
【００４１】
ＰＭＯＳトランジスタ１４がオフして遮断状態になると、電圧−電流変換回路１２によって、コンデンサ１６の電荷が引き抜かれ、コンデンサ１６の容量をＣｖｓとすると、コンデンサ１６の電圧の傾きは（−Ａ×Ｖｉｎ×Ｆｏｓｃ／Ｃｖｓ）になる。
したがって、スイッチングトランジスタＭ１がオンしてからの経過時間をｔとすると、スイッチングトランジスタＭ１がオンしているときのスロープ電圧Ｖｓは、下記（１）式のようになる。
Ｖｓ＝Ｖｉｎ−Ｖｏｆｆｓｅｔ−Ｒｏｎ×ｉＬｖａｌｌｅｙ−Ａ×Ｖｉｎ×Ｆｏｓｃ／Ｃｖｓ×ｔ………………（１）
【００４２】
インダクタＬ１のインダクタンスＬを、例えば、発振周波数Ｆｏｓｃが２ＭＨｚのときは２.２μＨ、発振周波数Ｆｏｓｃが１ＭＨｚのときは４.７μＨ、発振周波数Ｆｏｓｃが５００ｋＨｚであれば１０μＨ、発振周波数Ｆｏｓｃが３００ｋＨｚであれば１５μＨにそれぞれ設定したい場合、
Ａ／Ｃｖｓ＝Ｒｏｎ／｛５００ｋ（Ｈｚ）×１０μ（Ｈ）｝…………（２）
になるようにすると、前記（１）式から下記（３）式を得ることができる。
ｄＶｓ／ｄｔ＝−Ｒｏｎ×Ｖｉｎ×Ｆｏｓｃ／｛５００ｋ（Ｈｚ）×１０μ（Ｈ）｝………………（３）
【００４３】
Ｌ＝１０μ（Ｈ）×｛５００ｋ（Ｈｚ）／Ｆｏｓｃ｝となるようにすることから、前記（３）式は下記（４）式のようになる。
ｄＶｓ／ｄｔ＝−Ｒｏｎ×Ｖｉｎ／Ｌ………………（４）
このように、発振周波数Ｆｏｓｃに反比例するインダクタンスＬを有するインダクタＬ１に合うようにｄＶｓ／ｄｔが変化し、スロープ電圧Ｖｓの傾きｄＶｓ／ｄｔは、入力電圧Ｖｉｎと発振周波数Ｆｏｓｃの変動に応じて変わることが分かる。
【００４４】
一方、ＲＳフリップフロップ回路９の出力信号Ｓｑがローレベルになると、スイッチングトランジスタＭ１がオフすると共にＰＭＯＳトランジスタ１５がオンし、コンデンサ１６に充電された電荷が完全に放電されてリセットされる。
ここで、前記説明では、オン抵抗Ｒｏｎが一定であるとし、電流源をなす電圧−電流変換回路１２で生成した電流ｉｓｌｏｐｅがｉｓｌｏｐｅ＝Ａ×Ｖｉｎ×Ｆｏｓｃであるとして、前記（１）式を得たが、オン抵抗Ｒｏｎは、一般的にスイッチングトランジスタＭ１の温度とオン時のゲート電圧によって変動する。
したがって、ｉｓｌｏｐｅ＝Ｂ×Ｒｏｎ×Ｖｉｎ×Ｆｏｓｃとして（但し、Ｂは所定値である。）、電流ｉｓｌｏｐｅがオン抵抗Ｒｏｎの変動を含むようにすると、前記（１）式は下記（５）式のようになる。
Ｖｓ＝Ｖｉｎ−Ｖｏｆｆｓｅｔ−Ｒｏｎ×ｉＬｖａｌｌｅｙ−Ｂ×Ｒｏｎ×Ｖｉｎ×Ｆｏｓｃ／Ｃｖｓ×ｔ………………（５）
【００４５】
Ｂ／Ｃｖｓ＝１／｛５００ｋ（Ｈｚ）×１０μ（Ｈ）｝………………（６）
になるようにすると、前記（４）式の場合と同様にして、前記（５）式から下記（７）式を得ることができる。
ｄＶｓ／ｄｔ＝−Ｒｏｎ×Ｖｉｎ／Ｌ………………（７）
前記のようにインダクタンスＬは発振周波数Ｆｏｓｃの変動に応じて変わることから、スロープ電圧Ｖｓの傾きｄＶｓ／ｄｔは、入力電圧Ｖｉｎと発振周波数Ｆｏｓｃの変動に応じて変わることが分かる。
【００４６】
次に、図３は、図１の発振回路８及び電圧−電流変換回路１２の回路例を示した図である。
図３において、発振回路８は、抵抗３１，３２、誤差増幅回路３３、ＮＭＯＳトランジスタ３４，３９、可変抵抗３５、ＰＭＯＳトランジスタ３６，３７、コンデンサ３８及びヒステリシスコンパレータ４０で構成されている。また、電圧−電流変換回路１２は、ＰＭＯＳトランジスタ４１，４４，４７、ＮＭＯＳトランジスタ４２，４３，４８，４９、誤差増幅回路４５及び抵抗４６で構成されている。なお、以下、抵抗３１、３２及び４６の抵抗値をＲ３１、Ｒ３２及びＲ４６とし、コンデンサ３８の容量をＣ３８とする。
【００４７】
発振回路８において、入力電圧Ｖｉｎと接地電圧との間には、抵抗３１及び３２が直列に接続され、抵抗３１と３２との接続部は、誤差増幅回路３３の非反転入力端とヒステリシスコンパレータ４０の反転入力端にそれぞれ接続されている。誤差増幅回路３３の出力端はＮＭＯＳトランジスタ３４のゲートに接続され、ＮＭＯＳトランジスタ３４のソースと接地電圧との間に可変抵抗３５が接続され、ＮＭＯＳトランジスタ３４と可変抵抗３５との接続部は誤差増幅回路３３の反転入力端に接続されている。
【００４８】
ＰＭＯＳトランジスタ３６及び３７はカレントミラー回路を形成しており、ＰＭＯＳトランジスタ３６及び３７の各ソースはそれぞれ入力電圧Ｖｉｎに接続されている。ＰＭＯＳトランジスタ３６及び３７の各ゲートは接続され、該接続部はＰＭＯＳトランジスタ３６のドレインに接続されている。ＰＭＯＳトランジスタ３６のドレインはＮＭＯＳトランジスタ３４のドレインに接続され、ＰＭＯＳトランジスタ３７のドレインと接地電圧との間にコンデンサ３８が接続されている。ＰＭＯＳトランジスタ３７とコンデンサ３８との接続部はヒステリシスコンパレータ４０の非反転入力端に接続され、コンデンサ３８に並列にＮＭＯＳトランジスタ３９が接続されている。ヒステリシスコンパレータ４０の出力端は、ＮＭＯＳトランジスタ３９のゲートに接続され、該接続部からクロック信号ＣＬＫが出力される。
【００４９】
次に、電圧−電流変換回路１２において、ＰＭＯＳトランジスタ４１は、ＰＭＯＳトランジスタ３６とカレントミラー回路を形成しており、ＰＭＯＳトランジスタ４１のソースは入力電圧Ｖｉｎに接続されると共にＰＭＯＳトランジスタ４１のゲートはＰＭＯＳトランジスタ３６のゲートに接続され、該接続部はＰＭＯＳトランジスタ３６のドレインに接続されている。また、ＮＭＯＳトランジスタ４２及び４３もカレントミラー回路を形成しており、ＮＭＯＳトランジスタ４２及び４３の各ソースはそれぞれ接地電圧に接続され、ＮＭＯＳトランジスタ４２及び４３の各ゲートは接続され、該接続部はＮＭＯＳトランジスタ４２のドレインに接続されている。ＮＭＯＳトランジスタ４２のドレインはＰＭＯＳトランジスタ４１のドレインに接続され、入力電圧ＶｉｎとＮＭＯＳトランジスタ４３のドレインとの間にＰＭＯＳトランジスタ４４が接続されている。ＰＭＯＳトランジスタ４４とＮＭＯＳトランジスタ４３との接続部は誤差増幅回路４５の非反転入力端に接続され、ＰＭＯＳトランジスタ４４のゲートは接地電圧に接続されている。
【００５０】
誤差増幅回路４５の出力端はＰＭＯＳトランジスタ４７のゲートに接続され、誤差増幅回路４５の反転入力端はＰＭＯＳトランジスタ４７のソースに接続されている。入力電圧ＶｉｎとＰＭＯＳトランジスタ４７のソースとの間に抵抗４６が接続され、ＰＭＯＳトランジスタ４７のドレインはＮＭＯＳトランジスタ４８のドレインに接続されている。ＮＭＯＳトランジスタ４８及び４９はカレントミラー回路を形成しており、ＮＭＯＳトランジスタ４８及び４９の各ソースはそれぞれ接地電圧に接続され、ＮＭＯＳトランジスタ４８及び４９の各ゲートは接続され、該接続部はＮＭＯＳトランジスタ４８のドレインに接続されている。ＮＭＯＳトランジスタ４９のドレインに流れる電流が電流ｉｓｌｏｐｅをなす。
【００５１】
このような構成において、誤差増幅回路３３の非反転入力端とヒステリシスコンパレータ４０の反転入力端には、抵抗３１及び３２によって入力電圧Ｖｉｎが分圧されて生成された分圧電圧Ｖｄｅｖ（＝Ｖｉｎ×Ｒ３１／（Ｒ３１＋Ｒ３２））がそれぞれ入力されている。誤差増幅回路３３は、ＮＭＯＳトランジスタ３４と可変抵抗３５との接続部の電圧が分圧電圧Ｖｄｅｖに等しくなるようにＮＭＯＳトランジスタ３４の動作制御を行う。可変抵抗３５に流れる電流は、可変抵抗３５の抵抗値をＦ／Ｆｏｓｃとすると、｛Ｖｉｎ×Ｒ３１／（Ｒ３１＋Ｒ３２）×Ｆｏｓｃ／Ｆ｝となり、発振周波数Ｆｏｓｃと入力電圧Ｖｉｎに比例した値になる。
【００５２】
ＮＭＯＳトランジスタ３４を流れる電流は、ＰＭＯＳトランジスタ３６及び３７のカレントミラー回路によって折り返されてＰＭＯＳトランジスタ３７のドレインからコンデンサ３８に出力される。同時に、ＮＭＯＳトランジスタ３４を流れる電流は、ＰＭＯＳトランジスタ３６及び４１のカレントミラー回路で折り返され、更にＮＭＯＳトランジスタ４２及び４３のカレントミラー回路で折り返されてＰＭＯＳトランジスタ４４に供給される。
【００５３】
ヒステリシスコンパレータ４０は、非反転入力端に、ＰＭＯＳトランジスタ３７、コンデンサ３８及びＮＭＯＳトランジスタ３９の接続部の電圧Ｖｏｓｃが入力され、反転入力端に分圧電圧Ｖｄｅｖが入力されている。電圧Ｖｏｓｃが分圧電圧Ｖｄｅｖよりも小さいときには、ヒステリシスコンパレータ４０からローレベルの信号が出力され、ＮＭＯＳトランジスタ３９がオフして遮断状態になる。このことから、コンデンサ３８は、｛Ｖｉｎ×Ｒ３１／（Ｒ３１＋Ｒ３２）×Ｆｏｓｃ／Ｆ｝の電流、又は該電流に比例した電流で充電される。
【００５４】
また、電圧Ｖｏｓｃが分圧電圧Ｖｄｅｖを超えると、ヒステリシスコンパレータ４０からハイレベルの信号が出力され、ＮＭＯＳトランジスタ３９がオンしてコンデンサ３８の電荷が即座に放電され、電圧Ｖｏｓｃは接地電圧になる。更に、電圧Ｖｏｓｃが分圧電圧Ｖｄｅｖよりも小さくなると、ヒステリシスコンパレータ４０の出力信号が再びローレベルになり、ＮＭＯＳトランジスタ３９がオフして遮断状態なる。このような動作を繰り返すことによって、発振周波数Ｆｏｓｃのクロック信号ＣＬＫが生成される。このときの発振周波数Ｆｏｓｃは、｛Ｖｉｎ×Ｒ３１/（Ｒ３１＋Ｒ３２）×Ｆｏｓｃ／Ｆ／Ｃ３８／Ｖｄｅｖ｝となり、Ｖｄｅｖ＝Ｖｉｎ×Ｒ３１/（Ｒ３１＋Ｒ３２）であることから、Ｆｏｓｃ＝Ｆｏｓｃ／Ｆ／Ｃ３８になり、Ｆ×Ｃ３８＝１になるようにすればよい。
【００５５】
ＰＭＯＳトランジスタ４４は、スイッチングトランジスタＭ１と同じプロセス工程で形成されており、ゲートにはスイッチングトランジスタＭ１がオンしているときを想定した電圧、すなわち接地電圧が入力されている。ここで、ＰＭＯＳトランジスタ４４は、スイッチングトランジスタＭ１の１／ｎ（ｎは正の整数）のトランジスタサイズであり、オン抵抗がｎ×Ｒｏｎであるものとする。ＰＭＯＳトランジスタ４４には、カレントミラー回路によって｛Ｖｉｎ×Ｒ３１／（Ｒ３１＋Ｒ３２）×Ｆｏｓｃ／Ｆ｝の電流が流れる。したがって、ＰＭＯＳトランジスタ４４の両端電圧差は｛ｎ×Ｒｏｎ×（Ｖｉｎ×Ｒ３１／（Ｒ３１＋Ｒ３２）×Ｆｏｓｃ／Ｆ）｝になる。
【００５６】
また、誤差増幅回路４５は、抵抗４６の両端電圧差が｛ｎ×Ｒｏｎ×（Ｖｉｎ×Ｒ３１／（Ｒ３１＋Ｒ３２）×Ｆｏｓｃ／Ｆ）｝になるようにＰＭＯＳトランジスタ４７の動作制御を行うため、抵抗４６には、｛ｎ×Ｒｏｎ×（Ｖｉｎ×Ｒ３１／（Ｒ３１＋Ｒ３２）×Ｆｏｓｃ／Ｆ）／Ｒ４６｝の電流が流れる。したがって、カレントミラー回路を形成するＮＭＯＳトランジスタ４８及び４９のドレイン電流は、｛ｎ×Ｒｏｎ×（Ｖｉｎ×Ｒ３１／（Ｒ３１＋Ｒ３２）×Ｆｏｓｃ／Ｆ）／Ｒ４７｝になり、Ｂ＝ｎ×Ｒ３１／（Ｒ３１＋Ｒ３２）／Ｆ／Ｒ４７とすると、電流ｉｓｌｏｐｅは、下記（８）式のようになる。
ｉｓｌｏｐｅ＝Ｂ×Ｒｏｎ×Ｖｉｎ×Ｆｏｓｃ………………（８）
【００５７】
なお、前記説明では、スイッチングトランジスタＭ１がオンしているときに流れる電流を電圧に変換するために、スイッチングトランジスタＭ１のオン抵抗を使用したが、インダクタＬ１に直列にスイッチングトランジスタＭ１の出力電流を検出するためのセンス抵抗を接続し、該センス抵抗を使用して、スイッチングトランジスタＭ１がオンしているときに流れる電流を電圧に変換するようにしてもよい。この場合、図３の発振回路８と電圧−電流変換回路１２において、ＰＭＯＳトランジスタ４４の代わりに、前記センス抵抗と同じ温度特性を有する抵抗を使用するようにすればよい。また、スイッチングトランジスタＭ１のオン抵抗の変動が小さい場合には、ＮＭＯＳトランジスタ４３のドレイン電流をそのまま使用するようにしてもよい。
【００５８】
このように、本第１の実施の形態における電流モード制御型スイッチングレギュレータは、スロープ電圧Ｖｓの傾きを入力電圧Ｖｉｎと発振周波数Ｆｏｓｃの変動に応じて変えるようにしたことから、簡単な回路で、広い入出力電圧範囲、可変周波数でも適切なスロープ補償を行うことができるため、低調波発振の発生を防止することができ、かつ周波数特性の変動を抑えることができる。
【００５９】
第２の実施の形態．
前記第１の実施の形態では、降圧型のスイッチングレギュレータを例にして説明したが、本発明は、昇圧型のスイッチングレギュレータにも適用することができ、このようにしたものを本発明の第２の実施の形態とする。
図４は、本発明の第２の実施の形態における電流モード制御型のスイッチングレギュレータの回路例を示した図である。なお、図４では、図１と同じもの又は同様のものは同じ符号で示している。
図４のスイッチングレギュレータ１ａは、直流電源２０から入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷２１に出力する昇圧型のスイッチングレギュレータをなしている。
【００６０】
スイッチングレギュレータ１ａは、ＮＭＯＳトランジスタからなるスイッチングトランジスタＭ１１と、整流用のダイオードＤ１１と、インダクタＬ１と、平滑用のコンデンサＣ１と、出力端子ＯＵＴから出力される電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗２，３とを備えている。更に、スイッチングレギュレータ１ａは、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路４と、前記分圧電圧Ｖｆｂと該基準電圧Ｖｒｅｆとの電圧比較を行い、該電圧差を増幅して誤差電圧Ｖｅを生成し出力する誤差増幅回路５と、スロープ電圧Ｖｓを生成して出力するスロープ電圧生成回路６ａとを備えている。
【００６１】
また、スイッチングレギュレータ１ａは、誤差増幅回路５からの誤差電圧Ｖｅとスロープ電圧Ｖｓとの電圧比較を行い、誤差電圧Ｖｅに応じたパルス幅を有するＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭコンパレータ７と、設定された発振周波数Ｆｏｓｃのクロック信号ＣＬＫを生成して出力する発振周波数可変の発振回路８と、セット入力端Ｓに発振回路８からのクロック信号ＣＬＫが、リセット入力端Ｒに該ＰＷＭコンパレータ７からのパルス信号Ｓｐｗがそれぞれ入力されたＲＳフリップフロップ回路９と、バッファ２５とを備えている。
【００６２】
一方、スロープ電圧生成回路６ａは、インバータ５１、電圧−電流変換回路５２、オフセットダイオード５３、ＮＭＯＳトランジスタ５４，５５，５７及びコンデンサ５６，５８で構成されている。なお、スイッチングトランジスタＭ１１はスイッチング素子を、ダイオードＤ１１は整流素子をそれぞれなす。また、スロープ電圧生成回路６ａはスロープ電圧生成回路部を、ＰＷＭコンパレータ７、ＲＳフリップフロップ回路９及びバッファ２５はスイッチング制御回路部をそれぞれなす。また、電圧−電流変換回路５２は電流源を、ＮＭＯＳトランジスタ５４は電圧供給回路を、ＮＭＯＳトランジスタ５５は放電回路をそれぞれなす。また、図４のスイッチングレギュレータ１ａでは、インダクタＬ１、ダイオードＤ１、コンデンサＣ１及び抵抗２，３を除く各回路は、１つのＩＣに集積されている。
【００６３】
入力電圧ＶｉｎとスイッチングトランジスタＭ１１のドレインとの間にはインダクタＬ１が接続され、スイッチングトランジスタＭ１１のドレインにダイオードＤ１１のアノードが、出力端子ＯＵＴにダイオードＤ１１のカソードが接続されている。出力端子ＯＵＴと接地電圧との間に抵抗２と抵抗３との直列回路及びコンデンサＣ１が並列に接続されている。抵抗２と抵抗３との接続部の電圧である分圧電圧Ｖｆｂは誤差増幅回路５の反転入力端に入力され、誤差増幅回路５の非反転入力端には基準電圧Ｖｒｅｆが入力されている。また、ＰＷＭコンパレータ７の反転入力端には、誤差増幅回路５からの誤差電圧Ｖｅが入力され、ＰＷＭコンパレータ７の非反転入力端にはスロープ電圧Ｖｓが入力されている。ＲＳフリップフロップ回路９の出力信号は、バッファ２５を介して出力信号Ｓｑとして出力され、該出力信号Ｓｑは、スイッチングトランジスタＭ１１のゲートに入力されると共に、インバータ５１で信号レベルが反転されてＮＭＯＳトランジスタ５５及び５７の各ゲートにそれぞれ入力される。
【００６４】
スロープ電圧生成回路６ａにおいて、入力電圧Ｖｉｎと接地電圧との間に、電圧−電流変換回路５２、オフセットダイオード５３及びコンデンサ５６が直列に接続され、コンデンサ５６に並列にＮＭＯＳトランジスタ５５が接続されている。オフセットダイオード５３のカソード及びコンデンサ５６の接続部とスイッチングトランジスタＭ１１のドレインとの間にはＮＭＯＳトランジスタ５４が接続され、ＮＭＯＳトランジスタ５４のゲートにはクロック信号ＣＬＫが入力されている。また、スイッチングトランジスタＭ１１のドレインと接地電圧との間には、ＮＭＯＳトランジスタ５７とコンデンサ５８が直列に接続され、ＮＭＯＳトランジスタ５７とコンデンサ５８との接続部には、電圧−電流変換回路５２の制御信号入力端が接続されている。また、電圧−電流変換回路５２は、発振回路８に接続されており、電圧−電流変換回路５２とオフセットダイオード５３のアノードとの接続部からＰＷＭコンパレータ７の非反転入力端にスロープ電圧Ｖｓが出力されている。
【００６５】
このような構成において、スイッチングトランジスタＭ１１がオンして導通状態になると直流電源２０からインダクタＬ１に電力が供給され、スイッチングトランジスタＭ１１がオフして遮断状態になると入力電圧ＶｉｎにインダクタＬ１に蓄えられたエネルギーが加算されて出力端子ＯＵＴから出力される。ＲＳフリップフロップ回路９は、クロック信号ＣＬＫがハイレベルになるとセットされ、出力信号Ｓｑをハイレベルにし、スイッチングトランジスタＭ１１がオンして導通状態になる。誤差増幅回路５は、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆになるように誤差電圧Ｖｅを出力する。ＰＷＭコンパレータ７は、スロープ電圧Ｖｓと誤差電圧Ｖｅとの電圧比較を行い、スロープ電圧Ｖｓが誤差電圧Ｖｅよりも大きくなるとＲＳフリップフロップ回路９をリセットし、スイッチングトランジスタＭ１１をオフさせて遮断状態にする。
【００６６】
次に、図５は、図４の各部の波形例を示したタイミングチャートであり、図５を参照しながらスロープ電圧生成回路６ａによるスロープ電圧Ｖｓの生成について説明する。
ＮＭＯＳトランジスタ５７とコンデンサ５８との接続部は出力電圧Ｖｏｕｔと同電圧になることから、電圧−電流変換回路５２は、出力電圧Ｖｏｕｔと発振周波数Ｆｏｓｃに応じた電流ｉｓｌｏｐｅを生成して出力し、該電流ｉｓｌｏｐｅは（Ｄ×Ｖｏｕｔ×Ｆｏｓｃ）になる。なお、Ｄは所定値である。オフセットダイオード５３によって加えられるオフセット電圧Ｖｏｆｆｓｅｔはオフセットダイオード５３の順方向降下電圧である。
【００６７】
出力電圧Ｖｏｕｔは、スイッチングトランジスタＭ１１がオフしているときのスイッチングトランジスタＭ１１のドレイン電圧ＶＢであり、スイッチングトランジスタＭ１１がオフしているときにＮＭＯＳトランジスタ５７をオンさせることによって、コンデンサ５８の両端電圧は出力電圧Ｖｏｕｔにホールドされ、ｉｓｌｏｐｅ＝Ｄ×Ｖｏｕｔ×Ｆｏｓｃになる。また、この電圧がバッファ２５の電源になっていることから、スイッチングトランジスタＭ１１のゲート電圧を入力電圧Ｖｉｎよりも高い電圧でドライブすることができる。
ＮＭＯＳトランジスタ５４は、スイッチングトランジスタＭ１１のドレイン電圧ＶＢを、発振回路８からのクロック信号ＣＬＫがハイレベルである期間にコンデンサ５６にサンプリングする。スイッチングトランジスタＭ１１のオン抵抗をＲｏｎとすると、サンプリングされたスイッチングトランジスタＭ１１のドレイン電圧ＶＢは、ＶＢ＝Ｒｏｎ×ｉＬｖａｌｌｅｙになる。なお、ｉｌｖａｌｌｅｙはインダクタ電流ｉＬの谷間の電流値を示している。
【００６８】
ＮＭＯＳトランジスタ５４がオフして遮断状態になると、電流源をなす電圧−電流変換回路５２によってコンデンサ５６が充電され、コンデンサ５６の容量値をＣｖｓとすると、コンデンサ５６の電圧の傾きは（Ｄ×Ｖｏｕｔ×Ｆｏｓｃ／Ｃｖｓ）になる。したがって、スイッチングトランジスタＭ１１がオンしてからの経過時間をｔとすると、スイッチングトランジスタＭ１１がオンしているときのスロープ電圧Ｖｓは、下記（９）式のようになる。
Ｖｓ＝Ｖｏｆｆｓｅｔ＋Ｒｏｎ×ｉＬｖａｌｌｅｙ＋Ｄ×Ｖｏｕｔ×Ｆｏｓｃ／Ｃｖｓ×ｔ………………（９）
【００６９】
インダクタＬ１のインダクタンスＬを、例えば、発振周波数Ｆｏｓｃが２ＭＨｚのときは２.２μＨ、発振周波数Ｆｏｓｃが１ＭＨｚのときは４.７μＨ、発振周波数Ｆｏｓｃが５００ｋＨｚであれば１０μＨ、発振周波数Ｆｏｓｃが３００ｋＨｚであれば１５μＨにそれぞれ設定したい場合、
Ｄ／Ｃｖｓ＝Ｒｏｎ／｛５００ｋ（Ｈｚ）×１０μ（Ｈ）｝………（１０）
になるようにすると、前記（９）式から下記（１１）式を得ることができる。
ｄＶｓ／ｄｔ＝Ｒｏｎ×Ｖｏｕｔ×Ｆｏｓｃ／｛５００ｋ（Ｈｚ）×１０μ（Ｈ）｝………………（１１）
【００７０】
Ｌ＝１０μ（Ｈ）×｛５００ｋ（Ｈｚ）／Ｆｏｓｃ｝となるようにすることから、前記（１１）式は下記（１２）式のようになる。
ｄＶｓ／ｄｔ＝Ｒｏｎ×Ｖｏｕｔ／Ｌ………………（１２）
このように、発振周波数Ｆｏｓｃに反比例するインダクタンスＬを有するインダクタＬ１に合うようにｄＶｓ／ｄｔが変化し、スロープ電圧Ｖｓの傾きｄＶｓ／ｄｔは、入力電圧Ｖｉｎと発振周波数Ｆｏｓｃの変動に応じて変わることが分かる。
【００７１】
一方、スイッチングトランジスタＭ１１がオフすると、ＮＭＯＳトランジスタ５５がオンしてコンデンサ５６に充電された電荷を放電させ、コンデンサ５６の電圧を接地電圧にリセットする。
ここで、前記説明では、オン抵抗Ｒｏｎが一定であるとし、電流源をなす電圧−電流変換回路５２で生成した電流ｉｓｌｏｐｅがｉｓｌｏｐｅ＝Ｄ×Ｖｏｕｔ×Ｆｏｓｃであるとして、前記（１０）式を得たが、オン抵抗Ｒｏｎは、一般的にスイッチングトランジスタＭ１１の温度とオン時のゲート電圧によって変動する。
したがって、ｉｓｌｏｐｅ＝Ｅ×Ｒｏｎ×Ｖｏｕｔ×Ｆｏｓｃとして（但し、Ｅは所定値である。）、電流ｉｓｌｏｐｅがオン抵抗Ｒｏｎの変動を含むようにすると、前記（９）式は下記（１３）式のようになる。
Ｖｓ＝Ｖｏｆｆｓｅｔ＋Ｒｏｎ×ｉＬｖａｌｌｅｙ＋Ｅ×Ｒｏｎ×Ｖｏｕｔ×Ｆｏｓｃ／Ｃｖｓ×ｔ………………（１３）
【００７２】
Ｅ／Ｃｖｓ＝１／｛５００ｋ（Ｈｚ）×１０μ（Ｈ）｝………………（１４）
になるようにすると、前記（１２）式の場合と同様にして前記（１３）式から下記（１５）式を得ることができる。
ｄＶｓ／ｄｔ＝Ｒｏｎ×Ｖｏｕｔ／Ｌ………………（１５）
前記のようにインダクタンスＬは発振周波数Ｆｏｓｃの変動に応じて変わることから、スロープ電圧Ｖｓの傾きｄＶｓ／ｄｔは、出力電圧Ｖｏｕｔと発振周波数Ｆｏｓｃの変動に応じて変わることが分かる。
【００７３】
次に、図６は、図４の発振回路８及び電圧−電流変換回路５２の回路例を示した図である。なお、図６では、図３と同じもの又は同様のものは同じ符号で示している。
発振回路８は、抵抗３１，３２、誤差増幅回路３３、ＮＭＯＳトランジスタ３４，３９、可変抵抗３５、ＰＭＯＳトランジスタ３６，３７、コンデンサ３８及びヒステリシスコンパレータ４０で構成されている。また、電圧−電流変換回路５２は、ＰＭＯＳトランジスタ６１，６６，６７、ＮＭＯＳトランジスタ６２，６４、誤差増幅回路６３及び抵抗６５で構成されている。なお、以下、抵抗６５の抵抗値をＲ６５とする。
【００７４】
図６の発振回路８においては、抵抗３１及び３２の直列回路を出力電圧Ｖｏｕｔと接地電圧との間に接続するようにした以外は図３と同じである。
電圧−電流変換回路５２において、ＰＭＯＳトランジスタ６１は、ＰＭＯＳトランジスタ３６とカレントミラー回路を形成しており、ＰＭＯＳトランジスタ６１のソースは入力電圧Ｖｉｎに接続されると共にＰＭＯＳトランジスタ６１のゲートはＰＭＯＳトランジスタ３６のゲートに接続され、該接続部はＰＭＯＳトランジスタ３６のドレインに接続されている。ＰＭＯＳトランジスタ６１のドレインと接地電圧との間にはＮＭＯＳトランジスタ６２が接続され、ＮＭＯＳトランジスタ６２のゲートには出力電圧Ｖｏｕｔが入力されている。ＰＭＯＳトランジスタ６１とＮＭＯＳトランジスタ６２との接続部は誤差増幅回路６３の非反転入力端に接続されている。
【００７５】
誤差増幅回路６３の出力端はＮＭＯＳトランジスタ６４のゲートに接続され、誤差増幅回路６３の反転入力端はＮＭＯＳトランジスタ６４のソースに接続されている。ＮＭＯＳトランジスタ６４のソースと接地電圧との間に抵抗６５が接続され、ＮＭＯＳトランジスタ６４のドレインはＰＭＯＳトランジスタ６６のドレインに接続されている。ＰＭＯＳトランジスタ６６及び６７はカレントミラー回路を形成しており、ＰＭＯＳトランジスタ６６及び６７の各ソースはそれぞれ入力電圧Ｖｉｎに接続され、ＰＭＯＳトランジスタ６６及び６７の各ゲートは接続され、該接続部はＰＭＯＳトランジスタ６６のドレインに接続されている。ＰＭＯＳトランジスタ６７のドレインから出力される電流が電流ｉｓｌｏｐｅをなす。
【００７６】
このような構成において、誤差増幅回路３３の非反転入力端とヒステリシスコンパレータ４０の反転入力端には、抵抗３１及び３２によって出力電圧Ｖｏｕｔが分圧されて生成された分圧電圧Ｖｄｅｖ（＝Ｖｏｕｔ×Ｒ３１／（Ｒ３１＋Ｒ３２））がそれぞれ入力されている。誤差増幅回路３３は、ＮＭＯＳトランジスタ３４と可変抵抗３５との接続部の電圧が分圧電圧Ｖｄｅｖに等しくなるようにＮＭＯＳトランジスタ３４の動作制御を行う。可変抵抗３５に流れる電流は、可変抵抗３５の抵抗値をＦ／Ｆｏｓｃとすると、｛Ｖｏｕｔ×Ｒ３１／（Ｒ３１＋Ｒ３２）×Ｆｏｓｃ／Ｆ｝となり、発振周波数Ｆｏｓｃと出力電圧Ｖｏｕｔに比例した値になる。
【００７７】
ＮＭＯＳトランジスタ３４を流れる電流は、ＰＭＯＳトランジスタ３６及び３７のカレントミラー回路によって折り返されてＰＭＯＳトランジスタ３７のドレインからコンデンサ３８に出力される。同時に、ＮＭＯＳトランジスタ３４を流れる電流は、ＰＭＯＳトランジスタ３６及び６１のカレントミラー回路で折り返され、ＮＭＯＳトランジスタ６２に供給される。
ヒステリシスコンパレータ４０は、非反転入力端に、ＰＭＯＳトランジスタ３７、コンデンサ３８及びＮＭＯＳトランジスタ３９の接続部の電圧Ｖｏｓｃが入力され、反転入力端に分圧電圧Ｖｄｅｖが入力されている。電圧Ｖｏｓｃが分圧電圧Ｖｄｅｖよりも小さいときには、ヒステリシスコンパレータ４０からローレベルの信号が出力され、ＮＭＯＳトランジスタ３９がオフして遮断状態になる。このことから、コンデンサ３８は、｛Ｖｏｕｔ×Ｒ３１／（Ｒ３１＋Ｒ３２）×Ｆｏｓｃ／Ｆ｝の電流、又は該電流に比例した電流で充電される。
【００７８】
また、電圧Ｖｏｓｃが分圧電圧Ｖｄｅｖを超えると、ヒステリシスコンパレータ４０からハイレベルの信号が出力され、ＮＭＯＳトランジスタ３９がオンしてコンデンサ３８の電荷が即座に放電され、電圧Ｖｏｓｃは接地電圧になる。更に、電圧Ｖｏｓｃが分圧電圧Ｖｄｅｖよりも小さくなると、ヒステリシスコンパレータ４０の出力信号が再びローレベルになり、ＮＭＯＳトランジスタ３９がオフして遮断状態なる。このような動作を繰り返すことによって、発振周波数Ｆｏｓｃのクロック信号ＣＬＫが生成される。このときの発振周波数Ｆｏｓｃは、｛Ｖｏｕｔ×Ｒ３１/（Ｒ３１＋Ｒ３２）×Ｆｏｓｃ／Ｆ／Ｃ３８／Ｖｄｅｖ｝となり、Ｖｄｅｖ＝Ｖｏｕｔ×Ｒ３１/（Ｒ３１＋Ｒ３２）であることから、Ｆｏｓｃ＝Ｆｏｓｃ／Ｆ／Ｃ３８になり、Ｆ×Ｃ３８＝１になるようにすればよい。
【００７９】
ＮＭＯＳトランジスタ６２は、スイッチングトランジスタＭ１１と同じプロセス工程で形成されており、ゲートにはスイッチングトランジスタＭ１１がオンしているときを想定した電圧が入力されている。ここで、ＮＭＯＳトランジスタ６２は、スイッチングトランジスタＭ１１の１／ｎのトランジスタサイズであり、オン抵抗はｎ×Ｒｏｎであるものとする。ＮＭＯＳトランジスタ６２には、カレントミラー回路によって｛Ｖｏｕｔ×Ｒ３１／（Ｒ３１＋Ｒ３２）×Ｆｏｓｃ／Ｆ｝の電流が流れる。したがって、ＮＭＯＳトランジスタ６２の両端電圧差は｛ｎ×Ｒｏｎ×（Ｖｏｕｔ×Ｒ３１／（Ｒ３１＋Ｒ３２）×Ｆｏｓｃ／Ｆ）｝になる。
【００８０】
また、誤差増幅回路６３は、抵抗６５の両端電圧差が｛ｎ×Ｒｏｎ×（Ｖｏｕｔ×Ｒ３１／（Ｒ３１＋Ｒ３２）×Ｆｏｓｃ／Ｆ）｝になるようにＮＭＯＳトランジスタ６４の動作制御を行うため、抵抗６５には、｛ｎ×Ｒｏｎ×（Ｖｏｕｔ×Ｒ３１／（Ｒ３１＋Ｒ３２）×Ｆｏｓｃ／Ｆ）/Ｒ６５｝の電流が流れる。したがって、カレントミラー回路を形成するＰＭＯＳトランジスタ６６及び６７のドレイン電流は、｛ｎ×Ｒｏｎ×（Ｖｏｕｔ×Ｒ３１／（Ｒ３１＋Ｒ３２）×Ｆｏｓｃ／Ｆ）/Ｒ６５｝になり、Ｅ＝ｎ×Ｒ３１／（Ｒ３１＋Ｒ３２）／Ｆ／Ｒ６５とすると、電流ｉｓｌｏｐｅは、下記（１６）式のようになる。
ｉｓｌｏｐｅ＝Ｅ×Ｒｏｎ×Ｖｏｕｔ×Ｆｏｓｃ………………（１６）
【００８１】
なお、前記説明では、スイッチングトランジスタＭ１１がオンしているときに流れる電流を電圧に変換するために、スイッチングトランジスタＭ１１のオン抵抗を使用したが、インダクタＬ１に直列にスイッチングトランジスタＭ１１の出力電流を検出するためのセンス抵抗を接続し、該センス抵抗を使用して、スイッチングトランジスタＭ１１がオンしているときに流れる電流を電圧に変換するようにしてもよい。この場合、図６の発振回路８と電圧−電流変換回路５２において、ＮＭＯＳトランジスタ６２の代わりに、センス抵抗と同じ温度特性を有する抵抗を使用するようにすればよい。また、スイッチングトランジスタＭ１１のオン抵抗の変動が小さい場合には、ＰＭＯＳトランジスタ６１のドレイン電流をそのまま使用するようにしてもよい。
【００８２】
このように、本第２の実施の形態における電流モード制御型スイッチングレギュレータは、スロープ電圧Ｖｓの傾きを出力電圧Ｖｏｕｔと発振周波数Ｆｏｓｃの変動に応じて変えるようにしたことから、簡単な回路で、広い入出力電圧範囲と発振周波数範囲でも適切なスロープ補償を行うことができるため、低調波発振の発生を防止することができ、かつ周波数特性の変動を抑えることができる。
【００８３】
なお、前記第１及び第２の各実施の形態において、可変抵抗３５を図７〜図９のような構成にしてもよい。
図７では、可変抵抗３５は、抵抗７１〜７３、初期抵抗７４及びトリミングヒューズ７５〜７７で構成されている。ＮＭＯＳトランジスタ３４のソースと接地電圧との間に抵抗７１〜７３及び初期抵抗７４が直列に接続され、抵抗７１〜７３に並列にトリミングヒューズ７５〜７７が対応して接続されている。
抵抗７１〜７３、初期抵抗７４及びトリミングヒューズ７５〜７７の各素子はＩＣ内に搭載され、トリミングによってトリミングヒューズ７５〜７７を選択的に切断することにより可変抵抗３５の抵抗値を調整することができる。このようにトリミングを行うことにより、さまざまなパターンの周波数設定を行いたい場合に、スロープ電圧Ｖｓを自動的に調整することができる。
【００８４】
なお、図７では、３つの抵抗と該各抵抗に並列に接続されたトリミングヒューズとを備えた場合を例にして示しているが、これは一例であり、１つ以上の抵抗と該抵抗に並列に接続されたトリミングヒューズを備えるようにすればよい。
【００８５】
次に、図８では、可変抵抗３５は、ＩＣ内部からＩＣ外部への接続点であるパッド８１及び外付け抵抗８２により構成されている。外付け抵抗８２を変更することにより、可変抵抗３５の抵抗値を可変することができる。ＩＣを使用するユーザによって外付け抵抗を変えることにより、自由に周波数変更を行うことができる。
【００８６】
次に、図９では、可変抵抗３５は、抵抗８５，８６，８８、及びＩＣ内部からＩＣ外部への接続点であるパッド８７により構成されている。抵抗８８が０Ω、すなわちパッド８７が接地されると、可変抵抗３５の抵抗値は抵抗８５の抵抗値に等しい。また、抵抗８８が∞Ω、すなわちパッド８７が開放状態になると、可変抵抗３５の抵抗値は抵抗８５と８６の各抵抗値の和に等しい。接地又は開放時には外付け部品の追加が不要であることから、接地又は開放時における可変抵抗３５の抵抗値による周波数を最も使われ易い周波数に予め設定しておくことにより、ユーザによる外付け部品の追加を減少させることができる。また、抵抗８５及び８６はＩＣ内部にあるため、該各抵抗値をトリミングによって可変するようにしてもよい。
【００８７】
また、前記第１及び第２の各実施の形態では、非同期整流方式のスイッチングレギュレータを例にして説明したが、整流ダイオードの代わりにスイッチングトランジスタと逆相でスイッチングする同期整流用トランジスタを使用した同期整流方式にしても同様の効果が得られる。
【図面の簡単な説明】
【００８８】
【図１】本発明の第１の実施の形態における電流モード制御型スイッチングレギュレータの回路例を示した図である。
【図２】図１の各部の波形例を示したタイミングチャートである。
【図３】図１の発振回路８及び電圧−電流変換回路１２の回路例を示した図である。
【図４】本発明の第２の実施の形態における電流モード制御型スイッチングレギュレータの回路例を示した図である。
【図５】図４の各部の波形例を示したタイミングチャートである。
【図６】図４の発振回路８及び電圧−電流変換回路５２の回路例を示した図である。
【図７】図３及び図６における可変抵抗３５の回路例を示した図である。
【図８】図３及び図６における可変抵抗３５の他の回路例を示した図である。
【図９】図３及び図６における可変抵抗３５の他の回路例を示した図である。
【図１０】従来の電流モード制御型スイッチングレギュレータの回路例を示した図である。
【符号の説明】
【００８９】
１，１ａ  スイッチングレギュレータ
２，３  抵抗
４  基準電圧発生回路
５  誤差増幅回路
６，６ａ  スロープ電圧生成回路
７  ＰＷＭコンパレータ
８  発振回路
９  フリップフロップ回路
１０，１１  インバータ
１２，５２  電圧−電流変換回路
１３，５３  オフセットダイオード
１４，１５  ＰＭＯＳトランジスタ
１６，５６，５８  コンデンサ
２０  直流電源
２５  バッファ
５４，５５，５７  ＮＭＯＳトランジスタ
Ｍ１，Ｍ１１  スイッチングトランジスタ
Ｄ１，Ｄ１１  ダイオード
Ｃ１  コンデンサ
Ｌ１  インダクタ
【図１】
0005063474.tif 000002
【図２】
0005063474.tif 000003
【図３】
0005063474.tif 000004
【図４】
0005063474.tif 000005
【図５】
0005063474.tif 000006
【図６】
0005063474.tif 000007
【図７】
0005063474.tif 000008
【図８】
0005063474.tif 000009
【図９】
0005063474.tif 000010
【図１０】
0005063474.tif 000011