(57)【特許請求の範囲】
【請求項１】
電子部品を実装する配線基板であって、
前記電子部品の電極端子に繋がる配線層を含む信号伝送路に介在されたスイッチ素子部を備え、該スイッチ素子部は、温度に依存してその形状が変化する構造を有し、所定の温度を超えたときに前記信号伝送路を遮断し、
さらに、電子部品実装面側にキャビティが形成され、該キャビティの底部に前記信号伝送路の一部をなす導体層が形成されており、
前記スイッチ素子部の一端は、前記配線層に固定的に接続され、前記スイッチ素子部の他端は、前記所定の温度以下のときに前記導体層に接触していることを特徴とするスイッチング機能付配線基板。
【請求項２】
前記導体層は、断面的に見て凹形状に形成されており、該導体層の凹んでいる部分に前記スイッチ素子部の他端が接触していることを特徴とする請求項１に記載のスイッチング機能付配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子等の電子部品を搭載するのに用いられる配線基板（以下、「半導体パッケージ」ともいう。）に関し、特に、搭載する電子部品とプリント配線板等のマザーボード（実装用基板）との間で信号伝達を媒介する配線基板であって、電子部品の過度の発熱時に起こり得る不都合を回避するよう適応されたスイッチング機能付配線基板及びその製造方法に関する。
【０００２】
本発明に係るスイッチング機能付配線基板は、特に消費電力の大きいＭＰＵ（マイクロプロセッサユニット）やＬＥＤ（発光ダイオード）等の発光素子など、発熱量の大きい電子部品を搭載する際に好適に使用され得る。
【背景技術】
【０００３】
ＢＧＡ(Ball Grid Array) やＬＧＡ(Land Grid Array) 、ＰＧＡ(Pin Grid Array)等の半導体パッケージを製造する場合、一般的には、当該パッケージのベース基材として供されるコア基板を用意し、その両面に、例えばビルドアップ法により、導体パターン（配線層）の形成、絶縁層の形成、絶縁層におけるビアホールの形成を順次繰り返して多層配線構造とし、最終的に最外層の配線層を保護膜で被覆し、保護膜の所要箇所を開口して導体パターンの一部（パッド部）を露出させている。さらに、ＢＧＡやＰＧＡの場合、その露出しているパッド部に外部接続端子としてのボールやピン等を接合している。このような半導体パッケージは、一方の面に半導体素子等の電子部品（チップ）が搭載され、他方の面に設けられた外部接続端子を介してプリント配線板等のマザーボードに実装されるようになっている。つまり、半導体パッケージを介してチップとマザーボードとが電気的に接続されるようになっている。
【０００４】
このようにパッケージ基板は、これに搭載されるチップの電極端子とパッケージの外部接続端子（マザーボード接続用端子）との間で再配線を行うことで、チップのパッドピッチをマザーボードのパッドピッチに拡張するのが主目的である。この点で、機能的にはインターポーザと同じである。このように従来の半導体パッケージは、基本的には、チップとマザーボードとの間で信号伝達を媒介する機能を備えているだけであった。
【０００５】
その一方で、受動素子（代表的には、キャパシタンス素子）に相当する機能をパッケージ基板に内蔵させたものがある。昨今のパッケージに搭載される半導体チップ等の高機能化に伴い、パッケージ基板内にひき回される配線も高密度化されており、そのため各配線が近接し、配線長も長くなっている。配線が近接しているとクロストークノイズ等が発生し、また配線長が長くなるとインダクタンスが増大して信号遅延を招き、搭載する電子部品の処理速度が低下するといった不都合が起こり得る。かかる不都合を解消するため、所要のデカップリング効果を奏するキャパシタ機能を基板に内蔵させている。
【０００６】
このように従来の半導体パッケージでは、本来の信号伝達媒介機能の他に特定の効果を奏する受動素子を内蔵させたものが実用化されているにすぎず、それ以外の特別な機能は搭載されていなかった。そのため、スイッチ素子やフィルタ素子等に相当する機能は、マザーボード上に外付け部品として搭載されているのが一般的であった。
【０００７】
かかる従来技術に関連する技術としては、例えば、特許文献１に記載されるように、スイッチング素子を備えたハイブリッド集積装置において、一面に制御素子を実装し、他面の金属箔を残存させた両面プリント配線板と、一面にスイッチング素子を実装した金属ベース形プリント配線板とを備え、各プリント配線板のそれぞれ実装した素子が対向するよう一面同士を向かい合わせ間隔をおいて配置し、この対向するプリント配線板によって形成された間隔部の一端にリング状の可飽和インダクタンス素子を備える端子部を設け、間隔部の残る他端を金属板で覆い、接続リードをリング状の可飽和インダクタンス素子を貫通して導出するようにしたものがある。
【特許文献１】実公平７−２６８２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したように従来の半導体パッケージ（配線基板）では、チップとマザーボードとの間で信号伝達を媒介する機能の他にはデカップリング効果等の特定の機能を搭載したものが実用化されているにすぎなかったため、スイッチ素子やフィルタ素子等に相当する機能は、パッケージを実装するマザーボード上に設けられた外付け部品に頼っていた。そのため、マザーボード上に設けられる部品点数が多くなってしまい、その外付け部品が占める面積の分だけ、サイズが大型化し、コストが高くなるといった問題があった。
【０００９】
また、ＭＰＵのように消費電力（発熱量）の大きい電子部品を搭載した場合、その動作中に過度に発熱して誤動作や熱暴走等をひき起こすことが想定されるが、このような不都合が発生するのを未然に防ぐためのヒューズ等に相当する機能をパッケージ側にもたせることができれば有用である。
【００１０】
本発明は、かかる従来技術における課題に鑑み創作されたもので、搭載する電子部品の温度上昇に伴って起こり得る不都合を回避すると共に、外付け部品の点数を減らし、ひいては実装用基板の小型化及びコストの低減化に寄与することができるスイッチング機能付配線基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の従来技術の課題を解決するため、本発明の基本形態によれば、電子部品を実装する配線基板であって、前記電子部品の電極端子に繋がる配線層を含む信号伝送路に介在されたスイッチ素子部を備え、該スイッチ素子部は、温度に依存してその形状が変化する構造を有し、所定の温度を超えたときに前記信号伝送路を遮断し、さらに、電子部品実装面側にキャビティが形成され、該キャビティの底部に前記信号伝送路の一部をなす導体層が形成されており、前記スイッチ素子部の一端は、前記配線層に固定的に接続され、前記スイッチ素子部の他端は、前記所定の温度以下のときに前記導体層に接触していることを特徴とするスイッチング機能付配線基板が提供される。
【００１２】
本発明に係るスイッチング機能付配線基板の構成によれば、実装する電子部品の電極端子に繋がる配線層を含む信号伝送路にスイッチ素子部が介在されているので、ＭＰＵのように消費電力の大きい電子部品を実装したときにその動作中に過度に発熱した状態となった場合でも、スイッチ素子部のスイッチング機能により、所定の温度を超えたときにその信号伝送路を自動的に遮断するようにしている。つまり、スイッチ素子部は一種のヒューズのような役割を果たす。これによって、温度上昇に伴う電子部品の誤動作や熱暴走等の発生を未然に防ぐことができる。これは、電子部品の寿命が延びることに寄与する。
【００１３】
また、パッケージ（配線基板）にスイッチング機能をもたせることができるので、パッケージを実装するマザーボード（実装用基板）上にスイッチング用の部品を設けるようなアプリケーションに対しては、マザーボード上に設ける外付け部品の点数を減らすことができる。これは、マザーボード（実装用基板）の小型化及びコストの低減化に寄与するものである。
【００１４】
また、本発明に関連する形態として、配線基板にスイッチ素子部を組み込む工程を含む配線基板の製造方法であって、前記スイッチ素子部を組み込む工程が、前記配線基板のベース基材の一方の面にキャビティを形成する工程と、前記キャビティ内に、前記ベース基材を厚さ方向に貫通するスルーホールを形成する工程と、前記キャビティ及び前記スルーホールの各内壁面上を含めて前記ベース基材の全面に絶縁層を形成する工程と、前記スルーホールの部分のみを導電性材料で充填する工程と、前記キャビティ内を充填するように犠牲層を形成する工程と、前記犠牲層上及びこれに繋がる前記絶縁層上に、常温よりも高い温度状態で、形成すべきスイッチ素子部の一部を構成する第１の導体層を形成する工程と、前記第１の導体層上に、常温よりも高い温度状態で、該第１の導体層を構成する材料よりも熱膨張係数の小さい材料からなる第２の導体層を形成する工程と、常温状態で前記犠牲層を除去する工程とを含むことを特徴とするスイッチング機能付配線基板の製造方法がある。
【００１５】
本発明に係るスイッチング機能付配線基板及びその製造方法の他の構成／プロセス上の特徴及びそれに基づく特有の利点等については、以下の発明の実施の形態を参照しながら説明する。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
【００１７】
図１は本発明の一実施形態に係るスイッチング機能付配線基板３０の構成を断面図の形態で示したものである。図示の例では、本実施形態のスイッチング機能付配線基板３０に電子部品としてのＭＰＵ（半導体チップ）４０がその電極端子（はんだバンプ等）４１を介して表面実装されている。また、チップ４０と配線基板３０との隙間にはアンダーフィル樹脂４２が充填されており、これによってチップ４０が固定化され、その電極端子４１が外部から電気的に絶縁されている。
【００１８】
ＭＰＵは比較的消費電力（発熱量）の大きい素子であり、周囲の温度次第では規定の動作温度以上に発熱することもあり得るため、その発熱時に起こり得る誤動作や熱暴走等を未然に防ぐための保護回路が内蔵されているのが一般的である。本実施形態では、このような保護回路を内蔵したＭＰＵ４０を搭載する場合を前提としている。そして、後述するように本配線基板３０に搭載したスイッチング機能に基づき、ＭＰＵ４０内の保護回路を起動させるようにしている。
【００１９】
本実施形態に係るスイッチング機能付配線基板３０は、図示のように配線基板のベース基材として供されるシリコン基板１０と、このシリコン基板１０の所要の箇所に形成されたスルーホールの内壁面上を含めてその表面に形成された絶縁層１１と、スルーホールに充填された導体（スルーホール電極）１２と、シリコン基板１０の両面にそれぞれ絶縁層１１を介在させて所要のパターン形状に形成された配線層１３及び１４と、チップ実装面側と反対側の配線層１４を覆って形成され、所要の箇所において当該配線層１４のパッド部に達するビアホールが形成された絶縁層１５と、この絶縁層１５上に所要のパターン形状に、かつ当該ビアホールを充填するように形成された配線層１６と、各配線層１３，１６のそれぞれ所要の箇所に画定されたパッド部を除いて両面を覆うように形成された保護膜としての絶縁層１７及び１８とを備えている。スルーホール電極１２及び配線層１３，１４，１６の材料としては銅（Ｃｕ）が用いられ、絶縁層１５の材料としてはエポキシ樹脂が用いられ、最表層の絶縁層１７，１８の材料としてはソルダレジストが用いられる。絶縁層１１は、後述するように熱酸化法等によりシリコン（Ｓｉ）表面に形成されたシリコン酸化膜（ＳｉＯ２）である。
【００２０】
また、最表層の絶縁層１７，１８から露出する配線層１３，１６の各パッド部には、それぞれ外部接続端子（本配線基板３０に実装されるチップ４０の電極端子４１、本配線基板３０をプリント配線板等のマザーボードに実装する際に使用されるはんだボールやピン等）が接合されるので、各パッド部（Ｃｕ）上にニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきをこの順に施しておくのが望ましい。これは、外部接続端子を接合したときのコンタクト性を良くするため（Ａｕ層）と、このＡｕ層と各パッド部を構成するＣｕ層との密着性を高め、ＣｕがＡｕ層中へ拡散するのを防止するため（Ｎｉ層）である。
【００２１】
本実施形態では、チップ搭載面側のパッド部（配線層１３）には、図示のようにチップ４０を実装する際にその電極端子４１と接続し易いようにプリソルダ等により予めはんだ１９を被着させている。また、チップ搭載面側と反対側の絶縁層１８から露出するパッド部（配線層１６）には、本配線基板３０をプリント配線板等のマザーボードに実装する際に使用される外部接続端子としてのはんだボール（バンプ）２０が接合されている。ただし、このような外部接続端子は必ずしも設けておく必要はなく、後で必要なときに外部接続端子を接合できるように当該パッド部を露出させた状態のままにしておいてもよい。この場合、当該パッド部の表面にはＮｉ／Ａｕめっき等の処理を施しておく。
【００２２】
さらに、チップ実装面側の所要の箇所には、本発明を特徴付けるスイッチ素子部２１が設けられている。このスイッチ素子部２１は、異なる熱膨張係数を有した金属からなる導体層２１ａ及び２１ｂを積層したものであり、「バイメタル」を構成している。スイッチ素子部２１の一端（図示の例では、チップ４０が搭載されている側に近い方の端部）は、下層側の導体層２１ａを介して、チップ４０の特定の端子（図示の例では、最も右側の端子４１）に電気的に接続された配線層１３に固定的に繋がっている。上述したようにチップ（ＭＰＵ）４０には、温度上昇に伴う誤動作や熱暴走等を未然に防ぐための回路が内蔵されており、この回路が上記の特定の端子４１を介して配線層１３に繋がっている。
【００２３】
また、スイッチ素子部２１の他端は自由端となっており、図示のように所定の深さに形成されたキャビティＣＶの上端部からキャビティ内に延び、さらに湾曲して、キャビティＣＶの底部に形成された導体層（パッド部）２２に接触している。この接触状態は、後述するようにスイッチ素子部２１の温度が所定の温度を超えたときに解除される。
【００２４】
スイッチ素子部２１は、外部から保護するために、例えば、透明なガラス等からなるキャップ２３で封止されている。さらに詳しく説明すると、スイッチ素子部２１が形成されるエリア（キャビティＣＶ及びその周囲の領域）を囲むように絶縁層１１上（一部は配線層１３上）に接着剤２４をリング状に塗布し、当該エリアの大きさに成形されたガラス製キャップ２３を接着剤２４を介して接着することで、スイッチ素子部２１を封止する。なお、キャップ２３の高さは、スイッチ素子部２１を封止したときに保護膜１７の面と同じレベルになるように調整されている。
【００２５】
本実施形態では、スイッチ素子部（バイメタル）２１を構成する金属の熱膨張係数の関係が、（下層側の金属：導体層２１ａ）＞（上層側の金属：導体層２１ｂ）となるように金属材料を選定している。この選定により、スイッチ素子部２１は、そのバイメタル作用により、その「オン」状態もしくは「オフ」状態を呈する。図２はその動作態様を示したものであり、スイッチ素子部２１が湾曲したときに「オン」状態（同図（ａ））、スイッチ素子部２１がストレートに伸びきったときに「オフ」状態（同図（ｂ））を呈する。つまり、スイッチ素子部２１は、所定の温度以下のときに（常温状態を含む）その自由端がキャビティＣＶ内で湾曲してパッド部２２に接触することで「オン」状態となり、所定の温度を超えたときにその自由端がパッド部２２から離れることで「オフ」状態となる。
【００２６】
このようなスイッチ素子部２１のオン／オフ状態を確実なものにするため、スイッチ素子部２１及びその関連する部分の各寸法（厚さ、幅など）と構成材料及び上記の所定の温度との間に特定の関係をもたせている。例えば、スイッチ素子部２１を構成する下層側の金属（導体層２１ａ）として銅（熱膨張係数は約１７ｐｐｍ／℃）を使用し、上層側の金属（導体層２１ｂ）としてニッケル（熱膨張係数は約１２ｐｐｍ／℃）を使用した場合、下層側の導体層（Ｃｕ層）２１ａの厚さは５μｍ程度、上層側の導体層（Ｎｉ層）２１ｂの厚さは１０μｍ程度、キャビティＣＶの深さは５０μｍ程度、このキャビティＣＶの底部に形成されるパッド部２２の大きさは１００μｍ程度、その厚さは１０μｍ程度、キャビティＣＶの直下に形成されるスルーホール電極１２の直径は５０μｍ程度に選定する。この条件でスイッチ素子部２１を構成すると、スイッチ素子部２１の温度が概ね−３０℃〜２００℃（常温状態（２３℃前後）を含む）のときに「オン」状態（図２（ａ））を維持し、２００℃を超えたときに「オフ」状態（図２（ｂ））となることが確認された。
【００２７】
本実施形態に係る配線基板３０は、図１、図２に示されるように、チップ実装面側の所要の箇所にスイッチ素子部２１を形成し、所定の温度（２００℃）をしきい値として「オン」動作及び「オフ」動作を確実に行えるようにしたことを特徴とする。本実施形態の配線基板３０を構成する各構成部材の材料や大きさ等については、以下のプロセスに関連させて具体的に説明する。
【００２８】
以下、本実施形態に係るスイッチング機能付配線基板３０を製造する方法について、その製造工程を順に示す図３、図４及び図５を参照しながら説明する。なお、各工程図に示す例では、図示の簡単化のため、本発明に関連する部分（スイッチ素子部２１及びその周辺部分）の構成のみを示している。
【００２９】
先ず最初の工程では（図３（ａ）参照）、直径が８インチで厚さが７２５μｍ程度のシリコンウエハを用意し、２００μｍ程度の厚さに薄化する（シリコン基板１０）。薄化処理は、例えば、化学研磨、化学機械研磨（ＣＭＰ）、プラズマエッチング等の加工技術を用いて行うことができる。
【００３０】
次の工程では（図３（ｂ）参照）、薄化されたシリコン基板１０のチップ実装面側にキャビティＣＶを形成する。例えば、以下のようにして形成することができる。
【００３１】
先ず、シリコン基板１０の一方の面（図示の例では、上側）に、パターニング材料を使用してエッチングレジストを形成し、所要の箇所を開口する（開口部を備えたレジスト層の形成）。このレジスト層の開口部は、形成すべきキャビティＣＶの形状に従ってパターニングされる。パターニング材料としては、感光性のドライフィルムもしくは液状のフォトレジスト（例えば、ノボラック系樹脂、エポキシ系樹脂等の液状レジスト）を用いることができる。
【００３２】
例えば、ドライフィルムを使用する場合、先ずシリコン基板１１の表面を洗浄した後、その表面にドライフィルムを熱圧着により貼り付け、このドライフィルムに対し、所要の形状にパターニングされたマスク（図示せず）を用いて紫外線（ＵＶ）照射による露光を施して硬化させ、さらに所定の現像液（ネガ型のレジストの場合には有機溶剤を含む現像液、ポジ型のレジストの場合にはアルカリ系の現像液）を用いて当該部分をエッチング除去し（開口部の形成）、所要のパターン形状に応じたレジスト層を形成する。同様に、液状レジストを用いた場合にも、表面洗浄→表面にレジスト塗布→乾燥→露光→現像の工程を経て、所要形状にパターニングされたレジスト層を形成することができる。
【００３３】
次に、シリコン基板１０に対し、このパターニングされたレジスト層をマスクにして、反応性イオンエッチング（ＲＩＥ）等のドライエッチング法により、レジスト層の開口部から露出しているシリコン基板部分を５０μｍ程度の深さにエッチングして、キャビティＣＶを形成する。ＲＩＥは、ＳＦ６／Ｏ２系ガスもしくはＣＦ４／Ｏ２系ガスを用いて行うことができるが、エッチングレートが高いという点で前者（ＳＦ６／Ｏ２系ガス）の方が好ましい。ＲＩＥの代わりに、例えば、水酸化カリウム（ＫＯＨ）溶液等を用いたウェットエッチングでもキャビティＣＶを形成することが可能である。
【００３４】
この後、エッチングレジストとして使用したレジスト層を除去する。例えば、エッチングレジストとしてドライフィルムを使用した場合には、水酸化ナトリウムやモノエタノールアミン系等のアルカリ性の薬液を用いて除去することができる。また、エッチングレジストとしてノボラック系樹脂、エポキシ系樹脂等の液状レジストを使用した場合には、アセトンやアルコール等を用いて除去することができる。これによって、図示のように一方の面に所要の深さで形成されたキャビティＣＶを有するシリコン基板１０が作製されたことになる。
【００３５】
次の工程では（図３（ｃ）参照）、シリコン基板１０に形成されたキャビティＣＶ内にスルーホールＴＨを形成する。例えば、以下のようにして形成することができる。
【００３６】
先ず、シリコン基板１０のキャビティＣＶが形成されている側の面に、パターニング材料を使用してエッチングレジストを形成し、所要の箇所を開口する（開口部を備えたレジスト層の形成）。このレジスト層の開口部は、形成すべきスルーホールＴＨの形状（直径が５０μｍ程度）に従ってパターニングされる。パターニング材料としては、本工程では段差のある箇所（キャビティＣＶ）にも適用する必要があるので、液状のフォトレジスト（例えば、ノボラック系樹脂、エポキシ系樹脂等の液状レジスト）を用いている。パターニング方法は、図３（ｂ）の工程で行った処理と同様である。
【００３７】
次に、シリコン基板１０に対し、このパターニングされたレジスト層をマスクにして、ＲＩＥ等のドライエッチング法により、レジスト層の開口部から露出しているシリコン基板部分を、厚さ方向に貫通するようにエッチングして、スルーホールＴＨを形成する。ＲＩＥを行う条件は、図３（ｂ）の工程で行った処理と同様である。さらに、エッチングレジストとして使用したレジスト層を除去する。除去方法は、図３（ｂ）の工程で行った処理と同様である。これによって、図示のようにシリコン基板１０に形成されたキャビティＣＶ内に、その厚さ方向に貫通するスルーホールＴＨが形成された構造体が作製されたことになる。
【００３８】
次の工程では（図３（ｄ）参照）、その作製された構造体の表面（キャビティＣＶ及びスルーホールＴＨの各内壁面上を含む）に、例えば、熱酸化法やＣＶＤ法等により、ＳｉＯ２の絶縁層（シリコン酸化膜）１１を１．５μｍ程度の厚さに形成する。
【００３９】
次の工程では（図４（ａ）参照）、表面が絶縁層１１で覆われたシリコン基板１０に対し、スルーホールＴＨ（図３（ｄ））に導電性材料を充填してスルーホール電極１２を形成する。例えば、以下のようにして形成することができる。
【００４０】
先ず、シリコン基板１０のキャビティＣＶが形成されている側と反対側の面（図示の例では、下側）に、シード層となる薄い銅（Ｃｕ）板を接着剤を介在させて貼り付けた後、スルーホールＴＨの底部に露出している接着剤層をアッシング（Ｏ２プラズマを用いたドライエッチング）で除去し、シード層（Ｃｕ) を露出させる。次に、この露出したシード層（Ｃｕ）上に、このシード層を給電層として利用した電解ＣｕめっきによりスルーホールＴＨに導体（Ｃｕ）を充填する。
【００４１】
この後、シード層として使用した銅（Ｃｕ）板をウェットエッチングで除去し、さらに接着剤層をアッシングで除去する。このままでは、シリコン基板１０（絶縁層１１）の下面からスルーホール電極部分が僅かに突出しているので、この突出している部分を、例えば、化学機械研磨（ＣＭＰ）により研削して除去する。これによって、図示のようにスルーホール電極１２の下端面がシリコン基板１０（絶縁層１１）の下面と同じレベルにある構造体が作製されたことになる。
【００４２】
次の工程では（図４（ｂ）参照）、その作製された構造体に対し、キャビティＣＶ内でスルーホール電極１２上にパッド部２２を形成する。例えば、以下のようにして形成することができる。
【００４３】
先ず、シリコン基板１０のキャビティＣＶが形成されている側の全面に、スパッタリング等により銅（Ｃｕ）のシード層を形成した後、このシード層上に、パターニング材料を使用してめっきレジストを形成し、所要の箇所を開口する（開口部を備えたレジスト層の形成）。このレジスト層の開口部は、形成すべきパッド部２２の形状（厚さが１０μｍ程度で、大きさが１００μｍ程度）に従ってパターニングされる。パターニング材料としては、本工程では段差のある箇所（キャビティＣＶ）にも適用する必要があるので、ノボラック系樹脂等の液状レジストを用いている。パターニング方法は、図３（ａ）、（ｂ）の工程で行った処理と同様である。
【００４４】
次に、レジスト層の開口部から露出しているシード層（Ｃｕ）上に、このシード層を給電層として利用した電解Ｃｕめっきにより導体層（Ｃｕ）を形成する。さらに、この導体層（Ｃｕ）上にニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきをこの順に施して、パッド部２２を形成する。この後、めっきレジストとして使用したレジスト層を剥離もしくはエッチングして除去し、さらにシード層をウェットエッチングで除去する。
【００４５】
次の工程では（図４（ｃ）参照）、キャビティＣＶ（図４（ｂ））内を充填するように犠牲層ＳＬを形成する。本実施形態では、パターニング材料として一般的に用いられているノボラック系樹脂、エポキシ系樹脂等の液状レジストを用いて、この犠牲層ＳＬを形成している。
【００４６】
次の工程では（図５（ａ）参照）、犠牲層ＳＬが形成されている側の面に、バイメタルを構成する下層側の導体層２１ａを、その一部分（スイッチ素子部２１の自由端となるべき部分）が犠牲層ＳＬ上に所定の距離だけ延びたパターン形状に形成する。この所定の距離は、スイッチ素子部２１のバイメタル作用によりその自由端が湾曲してパッド部２２に接触する程度の長さ（図２（ａ）参照）に選定される。例えば、以下のようにして形成することができる。
【００４７】
先ず、犠牲層ＳＬが形成されている側の全面に、スパッタリングにより、例えば、チタン（Ｔｉ）と銅（Ｃｕ）の２層構造からなるシード層を形成する。次に、このシード層上に、パターニング材料を使用してめっきレジストを形成し、所要の箇所を開口する（開口部を備えたレジスト層の形成）。このレジスト層の開口部は、形成すべき導体層２１ａのパターン形状に従って形成される。パターニング材料としては、ドライフィルム、ノボラック系樹脂等の液状レジストのいずれも使用することが可能である。
【００４８】
次に、このレジスト層の開口部から露出しているシード層上に、このシード層を給電層として利用した電解めっきにより導体層２１ａを形成する。本実施形態では、シード層上に電解Ｃｕめっきを施して、厚さ５μｍ程度の導体層（Ｃｕ層）２１ａを形成する。この電解Ｃｕめっきは、めっき浴を５０℃程度に加温した状態で行う。このＣｕ層２１ａは、上記のバイメタル（スイッチ素子部２１）の下層側の導体層を構成する。
【００４９】
次の工程では（図５（ｂ）参照）、前工程で形成された導体層（Ｃｕ層）２１ａ上に、上記のシード層を給電層として利用した電解めっきにより、導体層２１ａを構成する金属（Ｃｕ）よりも熱膨張係数の小さい金属からなる導体層２１ｂを形成する。本実施形態では、導体層（Ｃｕ層）２１ａ上にニッケル（Ｎｉ）の電解めっきを施して、厚さ１０μｍ程度の導体層（Ｎｉ層）２１ｂを形成する。この電解Ｎｉめっきは、上記の電解Ｃｕめっきの場合と同様に、めっき浴を５０℃程度に加温した状態で行う。このＮｉ層２１ｂは、上記のバイメタル（スイッチ素子部２１）の上層側の導体層を構成する。Ｎｉ層２１ｂの形成方法は、上記のＣｕ層２１ａの場合と同様である。
【００５０】
この後、各導体層２１ａ，２１ｂを形成するのに使用しためっきレジストを剥離もしくはエッチングして除去し、さらにシード層をウェットエッチングで除去する。
【００５１】
最後の工程では（図５（ｃ）参照）、犠牲層ＳＬ（図５（ｂ））を除去する。本実施形態では、上述したように犠牲層ＳＬの材料としてノボラック系樹脂等の液状レジストを使用しているので、アセトンやアルコール等を用いて除去することができる。犠牲層ＳＬの除去は、常温状態（２３℃前後）で行う。
【００５２】
これによって、スイッチ素子部２１を構成する導体層（Ｃｕ層２１ａ、Ｎｉ層２１ｂ）は、そのバイメタル作用により、図示のようにその自由端がキャビティＣＶ内で湾曲してパッド部２２に接触する。つまり、犠牲層ＳＬが除去されると、スイッチ素子部２１を支えていた部材が無くなり、また、５０℃前後の加温状態で処理されていたＣｕ層２１ａ及びＮｉ層２１ｂは、常温状態（２３℃前後）になると収縮する。その収縮の際、バイメタル（スイッチ素子部２１）の下層側の金属（Ｃｕ）の方が上層側の金属（Ｎｉ）よりも熱膨張係数が大きいため、図示のようにキャビティＣＶ内で下方向に湾曲する。その際、スイッチ素子部２１の自由端の部分は、上述したように所定の距離だけ延びたパターン形状に形成されているので、湾曲したときにパッド部２２に確実に接触することができる。
【００５３】
以上の工程により、本実施形態に係るスイッチング機能付配線基板３０の要部（スイッチ素子部２１及びその周辺部分）が製造されたことになる。
【００５４】
以上説明したように、本実施形態に係るスイッチング機能付配線基板３０（スイッチ素子部２１及びその周辺部分）及びその製造方法によれば、実装したチップ（ＭＰＵ）４０の特定の電極端子４１に繋がる配線層１３を含む信号伝送路にスイッチ素子部２１が介在されているので、ＭＰＵ４０の動作中に過度に発熱した状態となった場合でも、スイッチ素子部２１のバイメタル作用により、所定の温度（２００℃）を超えたときに、その自由端がパッド部２２から離れることで確実に「オフ」するようになっている。つまり、スイッチ素子部２１が一種のヒューズのような役割を果たすことで、配線層１３を含む信号伝送路が自動的に遮断されるようになっている。これによって、温度上昇に伴うＭＰＵ４０の誤動作や熱暴走等の発生を未然に回避することが可能となる。このことは、当該電子部品の寿命が延びることに寄与する。
【００５５】
また、パッケージ（配線基板３０）にスイッチング機能をもたせることができるので、パッケージを実装するマザーボード上にスイッチング用の部品を設けるようなアプリケーションに対しては、マザーボード上に設ける外付け部品の点数を減らすことができる。このことは、マザーボードの小型化及びコスト低減に寄与する。
【００５６】
上述した実施形態では、スイッチ素子部２１の自由端がキャビティＣＶ内で接触するパッド部２２の形状が断面的に見て平坦な場合（図２）を例にとって説明したが、本発明の要旨からも明らかなように、信号伝送路の一部をなす導体層（パッド部）の形状がこれに限定されないことはもちろんである。図６はその一変形例を示したものである。
【００５７】
図６に示す例では、パッド部２２ａは、断面的に見て凹形状（その周縁部分が他の部分と比べて上方に突出した形状）に形成されている。そして、このパッド部２２ａの凹んでいる部分（周縁部分によって囲まれた部分）にスイッチ素子部２１の自由端が接触している。このような凹形状とすることで、例えば、何らかの原因で配線基板３０が水平方向に振動し、それに伴ってスイッチ素子部２１の自由端が横方向にずれた場合でも、パッド部２２ａの周縁部分で係止されるので、スイッチ素子部２１の自由端とパッド部２２ａとの接触状態は維持することができる。
【００５８】
また、上述した実施形態では、スイッチ素子部（バイメタル）２１を構成する金属としてＣｕ（導体層２１ａ）とＮｉ（導体層２１ｂ）を用いた場合を例にとって説明したが、バイメタルを構成する金属の組合せがこれに限定されないことはもちろんである。スイッチ素子部２１が備えるべき機能（図２（ａ）に示したように所定の温度以下の環境下ではその自由端が容易に湾曲（弾性変形）してパッド部２２と接触すること）を考慮すると、弾性を向上させる金属を含む材料を選定するのが望ましい。例えば、図５（ｂ）の工程において、Ｎｉめっきの代わりに、Ｎｉとコバルト（Ｃｏ）の合金めっきを施し、ＮｉＣｏのめっき膜としてもよい。あるいは、クロム（Ｃｒ）めっき、ＮｉとＣｒの合金めっき等を施してもよい。それぞれの場合、めっき液を変えるだけで済むので、工程が増えることもない。
【００５９】
また、上述した実施形態では、チップ実装面側にスイッチ素子部２１を設けた場合を例にとって説明したが、本発明の要旨からも明らかなように、スイッチ素子部２１を設ける場所がチップ実装面側に限定されないことはもちろんである。例えば、チップ実装面と反対側の外部接続端子接合面側（図１の例では、下側）にスイッチ素子部２１を形成することも可能である。この場合にも同様に、スイッチ素子部２１はキャップ２３で封止され、そのキャップ２３の面が保護膜１８の面と同じレベルになるように調整される。
【００６０】
また、上述した実施形態では、配線基板のベース基材としてシリコン基板１０を使用した場合を例にとって説明したが、本発明の要旨からも明らかなように、シリコン基板に限定されないことはもちろんである。例えば、プラスチックパッケージにおいて用いられている樹脂基板や、セラミックパッケージにおいて用いられているセラミック基板等を適宜使用することができる。但し、配線基板のベース基材として樹脂基板を使用した場合、電子部品としてＬＥＤを搭載したときに、そのＬＥＤの種類にもよるが、ＬＥＤが発光する紫外線によって基板内の樹脂が特性劣化することも想定される。よって、そのようなＬＥＤを搭載する場合には、ベース基材としてセラミック基板を使用するのが望ましい。
【００６１】
なお、上述した実施形態では、スイッチング機能付配線基板３０に電子部品としての半導体チップ（ＭＰＵ）４０を実装した状態で出荷する場合を例にとって説明したが、電子部品は必ずしも実装しておく必要がないことはもちろんである。つまり、客先の要望によっては、電子部品を実装しないで出荷する場合もあるからである。
【図面の簡単な説明】
【００６２】
【図１】本発明の一実施形態に係るスイッチング機能付配線基板の構成を示す断面図である。
【図２】図１の配線基板におけるスイッチ素子部の作用（動作態様）を説明するための図であり、（ａ）は「オン」状態、（ｂ）は「オフ」状態をそれぞれ示す図である。
【図３】図１の配線基板における要部（スイッチ素子部及びその周辺部分）の製造方法の工程（その１）を示す断面図である。
【図４】図３の工程に続く工程（その２）を示す断面図である。
【図５】図４の工程に続く工程（その３）を示す断面図である。
【図６】図１の配線基板における要部（スイッチ素子部及びその周辺部分）の一変形例に係る構成を示す断面図である。
【符号の説明】
【００６３】
１０…シリコン基板（ベース基材）、
１１，１５…絶縁層、
１２…スルーホール電極（スルーホールに充填された導体）、
１３，１４，１６…配線層、
１７，１８…ソルダレジスト層（保護膜／絶縁層）、
２０…外部接続端子（マザーボード接続用端子）、
２１…スイッチ素子部（バイメタル）、
２１ａ，２１ｂ…（バイメタルを構成する）導体層、
２２，２２ａ…パッド部（導体層）、
３０…スイッチング機能付配線基板（半導体パッケージ）、
４０…半導体チップ（ＭＰＵ／電子部品）、
４１…電極端子、
ＣＶ…キャビティ。
【図１】
0005000540.tif 000002
【図２】
0005000540.tif 000003
【図３】
0005000540.tif 000004
【図４】
0005000540.tif 000005
【図５】
0005000540.tif 000006
【図６】
0005000540.tif 000007