(57)【特許請求の範囲】
【請求項１】
複数のアンテナを有するデータ処理装置であって、
第１のアンテナと、第２のアンテナと、前記第１のアンテナが受信した信号を蓄積する第１のメモリと、前記第２のアンテナが受信した信号を蓄積する第２−１のメモリと、前記第２のアンテナが受信した信号を蓄積する第２−２のメモリと、該第１及び第２のアンテナのいずれかを選択するアンテナ選択部と、該第２−１及び第２−２のメモリのいずれかを選択するメモリ選択部と、前記各メモリで蓄積された信号を読み出すための相関器とを備え、
前記アンテナ選択部は前記第１のアンテナと前記第２のアンテナを交互に選択し、前記メモリ選択部は前記第２−１のメモリと前記第２−２のメモリを交互に選択し、前記相関器は前記アンテナ選択部及び前記メモリ選択部により選択されたメモリに蓄積された信号の読み出しを行うことを特徴とするデータ処理装置。
【請求項２】
前記アンテナ選択部及び前記メモリ選択部による選択が行われることにより前記相関器は、前記第１のメモリ、前記第２−１のメモリ、前記第１のメモリ、前記第２−２のメモリ、の順でメモリに蓄積された信号の読み出しを行うことを特徴とする請求項１に記載のデータ処理装置。
【請求項３】
前記各アンテナには、アナログ信号をデジタル信号に変換するためのＡ／Ｄ変換部が設けられることを特徴とする請求項１又は２記載のデータ処理装置。
【請求項４】
前記アンテナは三つ以上あることを特徴とする請求項１から３のいずれか１項記載のデータ処理装置。
【請求項５】
複数のアンテナを有するデータ処理装置の制御方法であって、
当該データ処理装置が、
第１のアンテナと、第２のアンテナと、前記第１のアンテナが受信した信号を蓄積する第１のメモリと、前記第２のアンテナが受信した信号を蓄積する第２−１のメモリと、前記第２のアンテナが受信した信号を蓄積する第２−２のメモリと、該第１及び第２のアンテナのいずれかを選択するアンテナ選択部と、該第２−１及び第２−２のメモリのいずれかを選択するメモリ選択部と、前記各メモリで蓄積された信号を読み出すための相関器とを備え、
前記アンテナ選択部に前記第１のアンテナと前記第２のアンテナを交互に選択させ、前記メモリ選択部に前記第２−１のメモリと前記第２−２のメモリを交互に選択させ、前記相関器に前記アンテナ選択部及び前記メモリ選択部により選択されたメモリに蓄積された信号の読み出しを行なわせることを特徴とするデータ処理装置の制御方法。
【請求項６】
前記アンテナ選択部及び前記メモリ選択部による選択が行われることにより前記相関器は、前記第１のメモリ、前記第２−１のメモリ、前記第１のメモリ、前記第２−２のメモリ、の順でメモリに蓄積された信号の読み出しを行うことを特徴とする請求項５記載のデータ処理装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ処理装置及びその制御方法に関し、特に、ダイバーシティ受信処理を行うデータ処理装置及びその制御方法に関する。
【背景技術】
【０００２】
近年の携帯電話では受信レベルの向上のためアンテナを複数備え、ダイバーシティ受信を行っている。アンテナごとの受信レベルの測定を行い受信レベルの高いパスを使用して通信が行われる。
【０００３】
この要請に応えるために、一般的に、アンテナごとに処理を分割する方法が挙げられる。
【０００４】
しかし、この手法では処理時間が２倍かかる上アンテナごとの処理に時差が生じるため比較結果に誤差が生じる可能性がある。
【０００５】
アンテナごとに回路を独立で持てば処理時間及び比較結果の誤差の問題は解消されるが回路規模・消費電力が増えるということがある。
【特許文献１】特開２０００−１５１４８６号公報
【特許文献２】特開２００２−２０４１９０号公報
【特許文献３】特開２００５−１１７２６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のデータ処理装置にはいくつかの問題がある。
【０００７】
アンテナごとに時分割で処理を行うと、図６に示すように処理時間が２倍になる。
【０００８】
アンテナごとに専用回路を持つと、回路規模が２倍になる。
【０００９】
アンテナごとにＲＡＭを持つと、図７に示すように処理時間のある程度の短縮と回路規模増大の抑制効果が得られる。
【００１０】
そこで、本発明は、ダイバーシティ受信時において、処理時間をより短縮させることを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記課題を解決するための手段として、複数のアンテナを有するデータ処理装置であって、第１のアンテナと、第２のアンテナと、前記第１のアンテナが受信した信号を蓄積する第１のメモリと、前記第２のアンテナが受信した信号を蓄積する第２−１のメモリと、前記第２のアンテナが受信した信号を蓄積する第２−２のメモリと、該第１及び第２のアンテナのいずれかを選択するアンテナ選択部と、該第２−１及び第２−２のメモリのいずれかを選択するメモリ選択部と、前記各メモリで蓄積された信号を読み出すための相関器とを備え、前記アンテナ選択部は前記第１のアンテナと前記第２のアンテナを交互に選択し、前記メモリ選択部は前記第２−１のメモリと前記第２−２のメモリを交互に選択し、前記相関器は前記アンテナ選択部及び前記メモリ選択部により選択されたメモリに蓄積された信号の読み出しを行うことを特徴とする。
【００１２】
また、本発明は、複数のアンテナを有するデータ処理装置の制御方法であって、当該データ処理装置が、第１のアンテナと、第２のアンテナと、前記第１のアンテナが受信した信号を蓄積する第１のメモリと、前記第２のアンテナが受信した信号を蓄積する第２−１のメモリと、前記第２のアンテナが受信した信号を蓄積する第２−２のメモリと、該第１及び第２のアンテナのいずれかを選択するアンテナ選択部と、該第２−１及び第２−２のメモリのいずれかを選択するメモリ選択部と、前記各メモリで蓄積された信号を読み出すための相関器とを備え、前記アンテナ選択部に前記第１のアンテナと前記第２のアンテナを交互に選択させ、前記メモリ選択部に前記第２−１のメモリと前記第２−２のメモリを交互に選択させ、前記相関器に前記アンテナ選択部及び前記メモリ選択部により選択されたメモリに蓄積された信号の読み出しを行なわせることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、受信データの蓄積タイミングをずらし相関器を効率的に使用することにより処理時間を短縮できる。
【００１４】
また、受信信号蓄積ＲＡＭ以外は共用しているためアンテナごとに回路を有するよりも、回路規模を削減できる。
【発明を実施するための最良の形態】
【００１５】
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
【００１６】
[第１の実施形態]
［構成の説明］
図１は、本発明の第１の実施形態によるデータ処理装置の全体構成を示すブロック図である。
【００１７】
図１に示すように、本実施の形態のデータ処理装置は、アンテナ１と、アンテナ２と、同期制御部４と、拡散コード生成部５と、アンテナ選択部６と、同相加算部７と、Ｐ／Ｓ変換部９と、電力計算部１０と、累積加算部１１と、プロファイルＲＡＭ１２と、を有している。
【００１８】
アンテナ１は、Ａ／Ｄ変換部２１と、ＲＡＭ制御部２２と、受信信号蓄積用ＲＡＭ２３とを有している。
【００１９】
アンテナ２は、Ａ／Ｄ変換部２４と、ＲＡＭ制御部２５と、受信信号蓄積用ＲＡＭ２６とを有している。
【００２０】
本構成は受信ダイバーシティ時に適用される。
【００２１】
アンテナごとの受信信号はＲＡＭ制御部２２及びＲＡＭ制御部２５にアンテナごとに制御され、受信信号蓄積用ＲＡＭ２３及び受信信号蓄積用ＲＡＭ２６にサンプリング周期ごとに指定された長さの信号を蓄積する。
【００２２】
蓄積された受信信号は、アンテナ選択部６によって制御され受信信号蓄積用ＲＡＭ２３又は受信信号蓄積用ＲＡＭ２６から取り出される。
【００２３】
かくして得られたデータは同相加算部７に供給され、拡散コード生成部５から同期制御部４に従って生成される拡散コードにより逆拡散される。
【００２４】
同相加算部７には相関器(以下、コリレータ)８がｍ個(８−０、８−１、、、８−（ｍ−２）、８−（ｍ−１）)存在する。各コリレータ８にはＲＡＭ制御部２２及び２５から供給される受信信号と拡散コード生成部５から供給される拡散コードが入力される。
【００２５】
各相関器８で算出された相関値データをＰ／Ｓ変換９でシリアルデータを出力し、電力計算部１０で求められた値はプロファイル用ＲＡＭ１２への書き込み、読み出しを繰り返しながら累積加算部１１で複数回加算する。
【００２６】
複数回加算するのはプロファイルの精度を高めるためであり、累積加算結果がパス情報となる。このパス情報の中から閾値を超えた値がパスのタイミングとなる。
【００２７】
Ａ／Ｄ変換部２１及び２４は、当業者にとってよく知られており、その詳細な構成は省略する。
【００２８】
拡散コード生成部５は、当業者にとってよく知られており、その詳細な構成は省略する。
【００２９】
相関器８は、当業者にとってよく知られており、その詳細な構成は省略する。
【００３０】
図１の電力計算部１０は、当業者にとってよく知られており、その詳細な構成は省略する。
【００３１】
［動作の説明］
次に、図２のタイミングチャート及び図３のフローチャートを用いて、本実施の形態のデータ処理装置の動作について説明する。
【００３２】
図２は指定回数が２回の処理のタイミングチャートであり、受信信号蓄積にかかる処理時間と受信信号読み出しにかかる処理時間が同じ場合である。
【００３３】
Ｔ０は処理開始タイミング、Ｔ５は処理完了タイミング、Ｔｎ−Ｔｎ＋１(ｎ＝０〜５)間隔は全て同じである。
【００３４】
Ｔ０−Ｔ１間で１回目の受信信号蓄積、Ｔ１−Ｔ２間でアンテナ１の受信信号読み取り、Ｔ２−Ｔ３間でアンテナ２の受信信号読み取り及びアンテナ１の受信信号の蓄積、Ｔ３−Ｔ４間でアンテナ１の受信信号読み取り及びアンテナ２の受信信号の蓄積、Ｔ４−Ｔ５間でアンテナ１の受信信号読み取りを行っている。
【００３５】
Ｔ２−Ｔ３間でアンテナ１の受信信号を蓄積しておくことで１回目の受信信号読み出し完了時に即時に２回目の受信信号読み出しを開始することが可能である。
【００３６】
図３のフローチャートは、図２のタイミングチャートで説明したデータ処理装置の動作を処理フローに分解して説明するものである。
【００３７】
図３のフローチャートはアンテナごとに独立に存在する。
【００３８】
図３に示すフローチャートにおいて、まず、受信信号の蓄積を行うと（ステップＳ１）、ＲＡＭ制御部２２及び２５は、相関器(アンテナ１、２共用)８が使用中であるか否かを判断する（ステップＳ２）。
【００３９】
使用中であれば（ステップＳ２／Ｙｅｓ）、待機状態となる。
【００４０】
未使用であれば（ステップＳ２／Ｎｏ）、受信信号読み出しを行う（ステップＳ３）。
【００４１】
規定回数が完了したか否かを判断し（ステップＳ４）、未完であれば（ステップＳ４／Ｎｏ）、受信信号を蓄積するステップに戻る（ステップＳ１）。
【００４２】
完了していれば（ステップＳ４）、処理シーケンスを終了する。
【００４３】
［第２の実施形態］
次に、本発明の第２の実施形態について図面を参照して詳細に説明する。
【００４４】
図４は、本発明の第２の実施形態によるアンテナ２用の受信信号蓄積ＲＡＭのＲＡＭ選択回路を示す。アンテナ２用ＲＡＭを６２、６３と二つ設置しＲＡＭ制御信号により受信信号蓄積時、読み出し時のＲＡＭを６１、６４で切り替える。
【００４５】
アンテナ１とアンテナ２の受信信号蓄積タイミングをずらす代わりにアンテナ２用のＲＡＭを一つ追加し、図５に示すタイミングチャートに示すようにアンテナ２用ＲＡＭ−１から受信信号を読み出している間にアンテナ１用の受信信号はアンテナ１用ＲＡＭにアンテナ２用の受信信号はアンテナ２用ＲＡＭ−２に蓄積する。
【００４６】
このようにして、上記の実施形態に比較してより相関器を効率的に使用することができる。
【００４７】
上記実施の形態においては、アンテナは二つ備える構成としたが、アンテナごとに受信信号蓄積ＲＡＭを使用すればアンテナを三つにすることも可能である。
【００４８】
アンテナごとに受信信号蓄積ＲＡＭを設置すれば四つ以上の構成も可能である。
【産業上の利用可能性】
【００４９】
本発明は、ダイバーシティ受信するＷｉｄｅｂａｎｄ−ＣＤＭＡ方式の携帯電話機に利用可能である。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施形態によるデータ処理装置の全体構成を示すブロック図である。
【図２】本発明の第１の実施形態によるデータ処理装置の動作を説明するためのタイミングチャートである。
【図３】本発明の第１の実施形態によるデータ処理装置の動作を示すフローチャートである。
【図４】本発明の第２の実施形態によるアンテナ２用の受信信号蓄積ＲＡＭのＲＡＭ選択回路を示す図である。
【図５】本発明の第２の実施形態の動作を示すタイミングチャートである。
【図６】従来の動作を示すタイミングチャートである。
【図７】従来の動作を示すタイミングチャートである。
【符号の説明】
【００５１】
１  アンテナ
２  アンテナ
４  同期制御部
５  拡散コード生成部
６  アンテナ選択
７  同相加算部
８  相関器
９  Ｐ／Ｓ変換
１０  電力計算部
１１  累積加算部
１２  プロファイルＲＡＭ
２１  Ａ／Ｄ変換部
２２  ＲＡＭ制御部
２３  受信信号蓄積用ＲＡＭ
２４  Ａ／Ｄ変換部
２５  ＲＡＭ制御部
２６  受信信号蓄積用ＲＡＭ
【図１】
0005105055.tif 000002
【図２】
0005105055.tif 000003
【図３】
0005105055.tif 000004
【図４】
0005105055.tif 000005
【図５】
0005105055.tif 000006
【図６】
0005105055.tif 000007
【図７】
0005105055.tif 000008