(57)【特許請求の範囲】
【請求項１】
複数の導体層と絶縁層を有する多層プリント基板の所定の導体配線層を接続するために貫通孔を形成し、それに導電メッキを施して、その長過ぎるメッキ部分を該導体配線層の近くまでドリル加工により除去するプリント基板の製造方法において、
予め該多層プリント基板に内層の深さを検出するための、少なくとも一部が互いに重ならないようにした複数のテストパターン層と、表層部には全ての該テストパターン層に重なる表面導体層を設け、
該ドリル加工を行う領域の近傍で、かつ深さが該導体配線層の深さに近い２つのテストパターン層を選んで電圧を印加しておき、
まず、選ばれたテストパターン層の一方に向かって、該ドリル加工を行うドリルでもって穴明け加工を行って、該テストパターンに接触した時に生ずる電流によって検出してその層の深さ（Ｄ１）を測定し、
次に、もう一方のテストパターン層に向かって、該ドリルでもって穴明け加工を行って、該テストパターンに接触した時に生ずる電流によって検出してその層の深さ（Ｄ２）を測定し、
該Ｄ１とＤ２を平均した深さを基準として該導体配線層の手前まで該ドリルにて該ドリル加工を行うことを特徴とするプリント基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は信号遅延やインピーダンス不整合を改善したプリント基板の製造方法、及びその製造方法に好適なプリント基板に関し、より詳細にはプリント基板のスタブを短くする方法に関するものである。
【背景技術】
【０００２】
多層プリント基板にＬＳＩ（大規模集積回路）等の電子部品を実装するために、内層の所定の導体配線層と接続するための端子として、貫通孔を形成し、それに導電メッキを施している。しかしながら、その貫通孔のメッキ部が目的とする導体配線層までの距離よりも長いため、その長過ぎる部分（以下、スタブという。）を短くしなければ、インピーダンス不整合や信号遅延、波形なまりが発生するという問題がある。
【０００３】
そこで、メッキした後に裏側から当該貫通孔の径より僅かに大きな径のドリルで、その導体配線層の手前まで穴明け加工し（以下、バックドリル加工という。）、スタブとなるメッキ層を剥がす必要がある。この加工は近年のプリント基板の高周波化に伴い需要が急速に増加している。
【０００４】
ここで問題となるのがバックドリル加工の深さの制御である。プリント基板は、通常、樹脂層と導電配線層を交互に加熱圧縮して形成されるため、各層の厚さや板厚にばらつきが発生し、導電配線層の位置に６０〜１００μｍのばらつきを生ずる場合がある。
【０００５】
そこで、その目的の導体配線層の手前に検出部（検出パターン）を設けて電圧を印加しておくことにより、ドリルがその検出部に接触したときに電流が流れて、バックドリル加工を停止させる方法が考案されている（例えば、特許文献１又は特許文献２参照。）。
【特許文献１】特開２００６−１７３１４６号公報（第1図  検出部３５）
【特許文献２】特開２００５−１１６９４５号公報（図７  電流検出層１６−１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来の検出部を設ける方法では、検出パターンが複雑になり、ものによっては層数が増える等、却って材料が高価になる場合がある。また全く検出パターンを形成できない穴もあり得る。
この発明は、上記従来技術の問題点を解決することを課題とする。
【課題を解決するための手段】
【０００７】
本発明のプリント基板の製造方法においては、予め該多層プリント基板に内層の深さを検出するための、少なくとも一部が互いに重ならないようにした複数のテストパターン層と、表層部には全ての該テストパターン層に重なる表面導体層を設け、該ドリル加工を行う領域の近傍で、かつ深さが該導体配線層の深さに近い２つのテストパターン層を選んで電圧を印加しておき、まず、選ばれたテストパターン層の一方に向かって、該ドリル加工を行うドリルでもって穴明け加工を行って、該テストパターンに接触した時に生ずる電流によって検出してその層の深さ（Ｄ１）を測定し、次に、もう一方のテストパターン層に向かって、該ドリルでもって穴明け加工を行って、該テストパターンに接触した時に生ずる電流によって検出してその層の深さ（Ｄ２）を測定し、該Ｄ１とＤ２を平均した深さを基準として該導体配線層の手前まで該ドリルにて該ドリル加工を行うことにより、該導体配線層の深さを正確に推定できるので簡便なテストパターンにより高精度なバックドリル加工を行うことができる。
そして、本発明のプリント基板の製造方法には、予め該多層プリント基板に内層の深さを検出するための、少なくとも一部が互いに重ならないようにした複数のテストパターン層と、表層部には全ての該テストパターン層に重なる表面導体層を設けたことを特徴とするプリント基板を用いることが好適である。
【発明の効果】
【０００８】
本発明によれば、簡便なテストパターンを用いて高精度なバックドリル加工を行うことができる。
【発明を実施するための最良の形態】
【０００９】
図面を使って、本発明の実施の形態を説明する。
図1は本発明に係わるプリント基板の製造方法に好適なプリント基板の一例の平面図、図２はＡ−Ａ断面図、図3はＢ−Ｂ断面図を示す。プリント基板１においては、導体配線層１０を有し、それぞれ絶縁層１１で分離され、また各導体配線層間はメッキされた内層ビアホール１２等で接続されている。ここで、電子部品を接続するための端子６ａ、６ｂ等はプリント基板１の部分的に集中しており、バックドリル加工部５ａ、５ｂを形成している。本発明のプリント基板においては、それらのバックドリル加工部５ａ、５ｂに近く、かつ内層で目的とする導体配線層の近傍を通るように、互いに少なくとも一部が重ならないようにした２層のテストパターン層３、４を設け、そして表層にはテストパターン層３、４の両方に重なる表面導体層２を設けたことが特徴である。本例においては、表面導体層２の一部が表面導体層電極２１として引き出され、またテストパターン層３、４の一部はテストパターン層電極２２の下に引き出されてメッキされた貫通孔により接続されている。そして表面導体層電極２１とテストパターン層電極２２の間には図示しない電源を接続して電圧（５Ｖ程度）を印加しておき、ドリルの加工により表面導体層２とテストパターン層３、４の一方との間に導通が発生すると、電流が流れ、それが図示しない検出器により検出されて、ドリルがテストパターン層に達したことがわかるようにしてある。
ここで、３ａ〜３ｆ、４ａ〜４ｆは、それぞれテストパターン層の深さを測定するポイントを示す。
【００１０】
次に、バックドリル加工部５ａの端子６ａと６ｂを例にとり、本発明のプリント基板の製造方法に係るバックドリル加工を説明する。図４〜図８は当該部分の拡大断面図であり、図４から順に加工工程の進捗状況を示す。
【００１１】
まず、深さ測定ポイント３ａに、バックドリル加工を行うドリル７で穴明け加工を行い、テストパターン層３の深さ（Ｄ１）を測定する。（図４）
【００１２】
次に、深さ測定ポイント４ａに、当該ドリル７で穴明け加工を行い、テストパターン層４の深さ（Ｄ２）を測定する。（図５）
【００１３】
ついで、図１に記載の他の測定ポイント３ｂ、４ｂにおいても同様な測定を行い、得られたテストパターン層の深さを平均して、テストパターン層３、４の中間の深さを計算する。ここで、計算時には加重平均を用いても良い。
【００１４】
次に、計算されたテストパターン層３、４の中間深さを規準として、端子６ａに関するバックドリル加工の目標とする導体配線層１０ａの深さを算出（推定）し、ドリル７の加工深さを決定して加工し、メッキ層を除去する。（図６）
【００１５】
同様に、端子６ｂに関する目標導体配線層１０ｂの深さを算出（推定）し、ドリル７の加工深さを決定して加工し、メッキ層を除去する。（図７）
【００１６】
図８は、端子６ａと６ｂに関するバックドリル加工の完了した状況を示す。本例においては、説明の都合上、測定ポイント３ａと４ａを端子６ａと６ｂに並んでいるように設定したが、当然ながらそれぞれテストパターン３又は４の上ならば、ずらして設定しても良い。
【００１７】
また、バックドリル加工部５ｂのように加工部が広い場合には、３ｃ〜３ｆ、４ｃ〜４ｆのように測定ポイントを４ポイントずつ設けると、深さ測定精度の劣化を防止することができる。
【実施例１】
【００１８】
図1、図２、図３は本発明に係わるプリント基板の製造方法に好適なプリント基板の実施例のそれぞれ平面図、Ａ−Ａ断面図、Ｂ−Ｂ断面図を示す。図1、図２、図３の各部の説明は前出のため説明を省略する。本実施例のプリント基板１においては、それらのバックドリル加工部５ａ、５ｂに近く、かつ内層で目的とする導体配線層の近傍を通るように、テストパターン層３の絶縁層一層分だけ下に幅の広いテストパターン層４を設け、そして表層にはテストパターン層３、４の両方に重なる表面導体層２を設けている。
【００１９】
テストパターン層３、４は、通常のプリント基板の製造工程において対応する導体配線層１０と同時に形成することができるので、製法上の困難はない。また、本テストパターン層３、４は、表面導体層２とのみ電気的に絶縁されていれば良いので、プリント基板完成後の共通電極又はアースとしても使用可能である。
【実施例２】
【００２０】
図９は本発明に係わるプリント基板の製造方法に好適なプリント基板の第２の実施例に関する平面図であり、図１０はＣ−Ｃ断面図、図１１はＤ−Ｄ断面図を示す。本実施例においては、それらのバックドリル加工部５ａ、５ｂに近く、かつ内層で目的とする導体配線層の近傍を通るように、互いに少なくとも一部が重ならないようにした４層のテストパターン層３０、４０、４１、４２を設け、そして表層にはテストパターン層３０、４０、４１、４２の全てに重なる表面導体層２０を設けたことが特徴である。本例においては、表面導体層２０の一部が表面導体層電極２０１として引き出され、またテストパターン層３０、４０、４１、４２の一部はテストパターン層電極２０２の下に引き出されてメッキされた貫通孔により接続されている。そして表面導体層電極２０１とテストパターン層電極２０２の間には図示しない電源を接続して電圧（５Ｖ程度）を印加しておき、ドリルの加工により表面導体層２０とテストパターン層３０、４０、４１、４２のいずれかとの間に導通が発生すると、電流が流れ、それが図示しない検出器により検出されて、ドリルがテストパターン層に達したことがわかるようにしてある。
ここで、３０ａ〜３０ｆ、４０ａ〜４０ｆ、４１ａ〜４１ｆ、４２ａ〜４２ｆは、それぞれテストパターン層の深さを測定するポイントを示す。
【００２１】
本実施例は、バックドリル加工部５０ａの端子６ｃ、６ｄの目標とする導体配線層それぞれ１０ｃ、１０ｄが互い絶縁層で２層分以上離れている場合に有効であり、テストパターン層３０と４０を用いて測定した深さ規準でもって導体配線層１０ｃを目標とした端子６ｃのバックドリル加工を行い、テストパターン層４１と４２を用いて測定した深さ規準でもって導体配線層１０ｄを目標とした端子６ｄのバックドリル加工を行うと良い。これにより、目標導体層が深さ規準から離れている場合の深さ精度の劣化を防止することができる。
【００２２】
本実施例では４層のテストパターン層を用いたが、目標とする導体配線層の深さに違いが少ない場合には、テストパターン層３０、４０、４１の３層だけでも良い。その場合、テストパターン層３０と４０で一つの深さ規準、またテストパターン層４０と４１でもう一つの深さ規準を得ることができる。
【００２３】
さらに、本実施例では、実施例１と異なり、上から見ても下から見ても重ならないテストパターン層３０、４０、４１、４２を用いたが、この場合、表面導体層及び表面導体層電極、テストパターン電極を下側にも設ければバックドリル加工を上側からのみならず、下側からも同一基板に施すことができる。
【実施例３】
【００２４】
図１２は本発明に係わるプリント基板の製造方法に好適なプリント基板の第３の実施例に関する平面図を示す。本図において図１と同一の符号の付いた要素は図１と同様であるので、説明を省略する。本実施例は、広いバックドリル加工部５ｂの回りを囲むように表面導体層２及びテストパターン層３、４を配置したものである。図からわかるように、測定ポイント３ｃ〜３ｆ、４ｃ〜４ｆをバックドリル加工部５ｂの近くに設定し易くなる。
【実施例４】
【００２５】
図１３は本発明に係わるプリント基板の製造方法に好適なプリント基板の第４の実施例に関する平面図を示す。本図において図１と同一の符号の付いた要素は図１と同様であるので、説明を省略する。本実施例は、広いバックドリル加工部５ｂの回りを囲むように、かつ井桁状に表面導体層２及びテストパターン層３、４を配置したものである。図からわかるように、測定ポイント３ｃ〜３ｆ、４ｃ〜４ｆをバックドリル加工部５ｂの近くに設定し易くなる。
【図面の簡単な説明】
【００２６】
【図１】本発明に係わるプリント基板の製造方法に好適なプリント基板の一例を示す平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】図１のＢ−Ｂ断面図である。
【図４】本発明に係わるプリント基板の製造方法の第１工程を示す部分拡大断面図である。
【図５】本発明に係わるプリント基板の製造方法の第２工程を示す部分拡大断面図である。
【図６】本発明に係わるプリント基板の製造方法の第３工程を示す部分拡大断面図である。
【図７】本発明に係わるプリント基板の製造方法の第４工程を示す部分拡大断面図である。
【図８】本発明に係わるプリント基板の製造方法が完了した状況を示す部分拡大断面図である。
【図９】本発明に係わるプリント基板の製造方法に好適なプリント基板の第２の実施例を示す平面図である。
【図１０】図９のＣ−Ｃ断面図である。
【図１１】図９のＤ−Ｄ断面図である。
【図１２】本発明に係わるプリント基板の製造方法に好適なプリント基板の第３の実施例を示す平面図である。
【図１３】本発明に係わるプリント基板の製造方法に好適なプリント基板の第４の実施例を示す平面図である。
【符号の説明】
【００２７】
１・・・プリント基板
２・・・表面導体層
３、４・・・テストパターン層
３ａ〜３ｆ、４ａ〜４ｆ・・・深さ測定ポイント
５ａ、５ｂ・・・バックドリル加工部
６ａ、６ｂ・・・端子
７・・・ドリル
１０・・・導体配線層
【図１】
0004901602.tif 000002
【図２】
0004901602.tif 000003
【図３】
0004901602.tif 000004
【図４】
0004901602.tif 000005
【図５】
0004901602.tif 000006
【図６】
0004901602.tif 000007
【図７】
0004901602.tif 000008
【図８】
0004901602.tif 000009
【図９】
0004901602.tif 000010
【図１０】
0004901602.tif 000011
【図１１】
0004901602.tif 000012
【図１２】
0004901602.tif 000013
【図１３】
0004901602.tif 000014