(57)【特許請求の範囲】
【請求項１】
発光素子および該発光素子を駆動する駆動素子をそれぞれ有する複数の画素回路と、前記各画素回路に対して電源電圧を共通に供給する電源線と、前記電源線と接続され、前記各画素回路に流れる電流を検出する電流検出回路と、を備えた画像表示部と、
前記電流検出回路が検出した電流値を記憶保持する記憶部と、
前記電流検出回路を動作させるタイミングを制御する駆動制御部と、
を備え、
前記複数の画素回路は行列状に配置されており、
前記電源線は、行方向に配列された画素回路群に対し共通に接続されるとともに、画素回路群に共通に接続された前記電源線同士は、共通端子に対し共通に接続され、
前記電流検出回路は、前記共通端子に接続され、
前記各画素回路は、前記駆動素子における閾値電圧の検出を制御する閾値電圧検出素子を更に有し、
１フレームにおいて、電流測定対象の行に配列された画素回路群における各閾値電圧が前記各閾値電圧検出素子に検出された後に、前記電流測定対象の行における各列の前記駆動素子のゲート・ソース電圧が順次前記各閾値電圧以上になるようにして前記各発光素子が駆動され、前記各画素回路に流れる電流が検出されるように構成されたことを特徴とする画像表示装置。
【請求項２】
前記発光素子は、有機発光ダイオードであり、
前記電源線は、前記有機発光ダイオードのアノード側に接続される第１電源線及び前記有機発光ダイオードのカソード側に接続される第２電源線を含み、前記電流検出回路は、前記第２電源線と電気的に接続されていることを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記発光素子は、有機発光ダイオードであり、
前記電源線は、前記有機発光ダイオードのアノード側に接続される第１電源線及び前記有機発光ダイオードのカソード側に接続される第２電源線を含み、前記電流検出回路は、前記第１電源線と電気的に接続されていることを特徴とする請求項１に記載の画像表示装置。
【請求項４】
画像表示を行う画像表示モードと、画素回路に流れる電流を計測する電流計測モードとを有するとき、
前記電流検出回路は、前記電流計測モード時に動作するように構成されていることを特徴とする請求項１に記載の画像表示装置。
【請求項５】
前記電流検出回路は、抵抗素子と、該抵抗素子に並列接続されるスイッチング素子及びオペアンプを含んで構成されることを特徴とする請求項１に記載の画像表示装置。
【請求項６】
画像表示装置における電流計測方法であって、
発光素子、該発光素子を駆動する駆動素子および該駆動素子における閾値電圧の検出を制御する閾値電圧検出素子をそれぞれ有し、行列状に配列されてなる複数の画素回路と、前記各画素回路に対して電源電圧を共通に供給する電源線と、前記電源線と接続され、前記各画素回路に流れる電流を検出する電流検出回路と、を備えた画像表示部を準備するステップと、
１フレームにおいて、
電流測定対象の行に配列された画素回路群において前記各閾値電圧検出素子が各閾値電圧を検出するステップと、
行方向に配列された画素回路群ごとに前記発光素子の発光輝度に応じた画像データ電位を付与するステップと、
前記各画素回路群を構成する一の画素回路を順次選択して、前記駆動素子のゲート・ソース電圧が順次前記各閾値電圧以上になるようにして該画素回路の発光素子を発光させるステップと、
前記発光素子に流れる電流を前記電流検出回路にて計測するステップと、
を含むことを特徴とする画像表示装置における電流計測方法。
【請求項７】
請求項１に記載の画像表示装置を有する電子機器の駆動方法において、
前記画像表示装置に対して電源オフ情報を入力する第１ステップと、
前記電源オフ情報の入力後に、前記各画素回路に流れる電流を計測する第２ステップと、
前記第２ステップの終了後に、前記画像表示装置の電源がオフとなる第３ステップと、
を有することを特徴とする電子機器の駆動方法。
【請求項８】
請求項１に記載の画像表示装置を有する電子機器の駆動方法において、
前記画像表示装置に対して電源オン情報を入力する第１ステップと、
前記電源オン情報の入力後に、前記各画素回路に流れる電流を計測する第２ステップと、
前記第２ステップの終了後に、前記画像表示装置の電源がオンとなる第３ステップと、
を有することを特徴とする電子機器の駆動方法。
【請求項９】
請求項１に記載の画像表示装置を有する電子機器の駆動方法において、
前記画像表示部の表示画面を待機状態とする第１ステップと、
前記待機状態中に、前記各画素回路に流れる電流を計測する第２ステップと、
を有することを特徴とする電子機器の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を備えた画像表示装置、および画像表示装置における電流計測方法、ならびに当該画像表示装置を有する電子機器の駆動方法に関するものである。
【背景技術】
【０００２】
従来から、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた画像表示装置が提案されている。
【０００３】
この種の画像表示装置では、例えばアモルファスシリコンや多結晶シリコン等で形成された薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）や有機ＥＬ素子の一つである有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＯＬＥＤ）などが各画素を構成しており、各画素がマトリックス状に配置されている。そして、各画素に適切な電流値が設定されることにより、各画素の輝度が制御され、所望の画像が表示される。
【０００４】
例えばＯＬＥＤなどの電流駆動型発光素子と、ＯＬＥＤに流れる電流を制御するＴＦＴなどの駆動トランジスタとが直列に配置された画素を複数持つアクティブ・マトリクス型の画像表示装置では、各画素に設けられた駆動トランジスタの閾値電圧のばらつきにより、発光素子に流れる電流値が変化して輝度むらが発生する。この現象を改善するための手法として、例えば駆動トランジスタの閾値電圧を予め検出するとともに、検出した閾値電圧に基づいて発光素子に流れる電流を制御する方式が開示されている（例えば非特許文献１）。
【０００５】
また、駆動トランジスタの閾値電圧のばらつきに加え、ＯＬＥＤにも経時的および経年的な変動があることが知られている。このため、駆動トランジスタに同一の電圧を印加した場合であっても、ＯＬＥＤに流れる電流密度やＯＬＥＤの発光輝度が変化することになる。このため、ＯＬＥＤに流れる電流を定期的に検出するとともに、定期的に検出した検出電流の情報を利用してＯＬＥＤの発光輝度を補正する必要性が生ずる。
【０００６】
なお、下記特許文献１には、有機ＥＬ素子のばらつきや劣化による輝度変化を補正することができる制御装置および制御方法として、各画素に画像データを与える画像信号線ごとに設けられた電流検出回路を用いて、点灯中の有機ＥＬ素子に流れる電流を検出し、その検出した電流値に応じて次回の点灯時間を制御する技術が開示されている。
【０００７】
【特許文献１】特開２０００−１８７４６７号公報
【非特許文献１】Ｓ．Ｏｎｏ，ｅｔ  ａｌ．（２００３）．Ｐｉｘｅｌ  Ｃｉｒｃｕｉｔ  ｆｏｒ  ａ−Ｓｉ  ＡＭ−ＯＬＥＤ．Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＩＤＷ  ’０３，ｐｐ．２５５−２５８．
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１に示された手法では、点灯中の有機ＥＬ素子に流れる電流を検出するための検出回路を、マトリックス状に配列された有機ＥＬ素子を駆動するための各列ごとに配置された陽極駆動回路のそれぞれに対応して設ける必要があるとともに、これらの検出回路をそれぞれ制御するための制御線を新たに設ける必要があるため、画素回路が大型化し、コストも増大するという問題点があった。
【０００９】
本発明は、上記に鑑みてなされたものであって、電流計測の機能を有する画素回路を簡易かつ安価に実現することができる画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するため、本発明にかかる画像表示装置は、発光素子および該発光素子を駆動する駆動素子をそれぞれ有する複数の画素回路と、前記各画素回路に対して電源電圧を共通に供給する電源線と、前記電源線と接続され、前記各画素回路に流れる電流を検出する電流検出回路と、を備えた画像表示部と、前記電流検出回路が検出した電流値を記憶保持する記憶部と、前記電流検出回路を動作させるタイミングを制御する駆動制御部と、を備えたことを特徴とする。
【００１１】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記複数の画素回路は行列状に配置されており、前記電源線は、行方向に配列された画素回路群に対し共通に接続されるとともに、画素回路群に共通に接続された前記電源線同士は、共通端子に対し共通に接続され、前記電流検出回路は、前記共通端子に接続されていることを特徴とする。
【００１２】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記発光素子は、有機発光ダイオードであり、前記電源線は、前記有機発光ダイオードのアノード側に接続される第１電源線及び前記有機発光ダイオードのカソード側に接続される第２電源線を含み、前記電流検出回路は、前記第２電源線と電気的に接続されていることを特徴とする。
【００１３】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記発光素子は、有機発光ダイオードであり、前記電源線は、前記有機発光ダイオードのアノード側に接続される第１電源線及び前記有機発光ダイオードのカソード側に接続される第２電源線を含み、前記電流検出回路は、前記第１電源線と電気的に接続されていることを特徴とする。
【００１４】
また、つぎの発明にかかる画像表示装置は、上記の発明において、画像表示を行う画像表示モードと、画素回路に流れる電流を計測する電流計測モードとを有するとき、前記電流検出回路は、前記電流計測モード時に動作するように構成されていることを特徴とする。
【００１５】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記電流検出回路は、抵抗素子と、該抵抗素子に並列接続されるスイッチング素子及びオペアンプを含んで構成されることを特徴とする。
【００１６】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記各画素回路は、前記駆動素子における閾値電圧の検出を制御する閾値電圧検出素子を更に有することを特徴とする。
【００１７】
また、つぎの発明にかかる画像表示装置における電流計測方法は、画像表示装置における電流計測方法であって、発光素子および該発光素子を駆動する駆動素子をそれぞれ有し、行列状に配列されてなる複数の画素回路と、前記各画素回路に対して電源電圧を共通に供給する電源線と、前記電源線と接続され、前記各画素回路に流れる電流を検出する電流検出回路と、を備えた画像表示部を準備するステップと、行方向に配列された画素回路群ごとに前記発光素子の発光輝度に応じた画像データ電位を付与するステップと、前記各画素回路群を構成する一の画素回路を順次選択して該画素回路の発光素子を発光させるステップと、前記発光素子に流れる電流を前記電流検出回路にて計測するステップと、を含むことを特徴とする。
【００１８】
また、つぎの発明にかかる電子機器の駆動方法は、前記画像表示装置に対して電源オフ情報を入力する第１ステップと、前記電源オフ情報の入力後に、前記各画素回路に流れる電流を計測する第２ステップと、前記第２ステップの終了後に、前記画像表示装置の電源がオフとなる第３ステップと、を有することを特徴とする。
【００１９】
また、つぎの発明にかかる電子機器の駆動方法は、前記画像表示装置に対して電源オン情報を入力する第１ステップと、前記電源オン情報の入力後に、前記各画素回路に流れる電流を計測する第２ステップと、前記第２ステップの終了後に、前記画像表示装置の電源がオンとなる第３ステップと、を有することを特徴とする。
【００２０】
また、つぎの発明にかかる電子機器の駆動方法は、前記画像表示部の表示画面を待機状態とする第１ステップと、前記待機状態中に、前記各画素回路に流れる電流を計測する第２ステップと、を有することを特徴とする。
【発明の効果】
【００２１】
本発明によれば、各画素回路への電源電圧を共通に供給する電源線に接続された電流検出回路によって、各画素回路に流れる電流を検出するようにしているため、電流計測の機能を有する画素回路を簡易かつ安価に実現することができるという効果が得られる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の好適な実施の形態にかかる画像表示装置を図面に基づいて詳細に説明する。なお、以下の実施の形態によって本発明が限定されるものではない。また、本実施の形態では、有機発光素子を一例として説明を行うが、有機発光素子以外の発光素子、例えば、ＬＥＤや無機ＥＬ素子についても本発明を適用できることは無論である。
【００２３】
＜画像表示装置の概略構成＞
図１は、本発明の好適な実施の形態にかかる画像表示装置の構成を示す図である。図１において、画像表示装置の表示パネル（画像表示部）５には、第１電源線１１、第２電源線１２、および走査線１３からなる各制御線および画像信号線１４が配設されるとともに、各画素に流れる電流を検出するための検出回路である電流検出回路２４が設けられている。各制御線のうち、第１電源線１１および走査線１３は、表示パネル５に設けられたラインドライバ（Ｙドライバ）２０に接続されている。一方、第２電源線１２は、電流検出回路２４を介してラインドライバ（Ｙドライバ）２０に接続されている。なお、第１電源線１１および第２電源線１２を制御するための電源線専用ドライバを別途設けて、第１電源線と第２電源線とを電源線専用ドライバに接続するようにしてもよい。
【００２４】
電流検出回路２４は、複数ある各第２電源線１２ごとに設けるようにしてもよいが、複数の第２電源線１２を束ねた先の配線上に一の検出回路を配置しておけばよく、画像表示装置の小型化の観点からもそのように配置することが好ましい。
【００２５】
一方、画像信号線１４は、制御線とは異なる方向（概略直交方向）に沿って配設されるとともに、表示パネル５に設けられたデータドライバ（Ｘドライバ）２２に接続されている。なお、図１では図示を省略しているが、表示パネル５には、有機発光ダイオード（有機発光素子）がマトリックス状に配列されてなる複数の画素（画素回路）が配列されるとともに、これらの画素には各制御線および画像信号線１４が接続されている。
【００２６】
また、表示パネル５の外部には、タイミングコントローラ１、フレームバッファ２、電流計測制御部３、および検出電流記憶部４が設けられている。
【００２７】
タイミングコントローラ１は、例えば演算回路などを内部に含む駆動用ＩＣなどを用いて構成することができ、フレームバッファ２に格納された画像データをＸドライバ２２に供給するタイミングや、当該画像データを表示するための制御信号をＹドライバ２０に供給するタイミングを制御する。
【００２８】
電流計測制御部３は、本発明における駆動制御部である。この電流計測制御部３は、図示を省略した上位装置から電流計測の指示を受けた動作モード（以下、この動作モードを「電流計測モード」と定義する）時に動作する制御部であり、この電流計測モードにおいて、Ｘドライバ２２の出力を電流計測モードに対応するデータに変更するとともに、電流検出回路２４の動作／非動作（電流検出素子への接続／非接続）の切替制御を行う。
【００２９】
検出電流記憶部４は、本発明における記憶部に相当するものである。この検出電流記憶部４は、電流検出回路２４によって計測されたデータを記憶保持する。なお、図１の構成は、従来の画像表示装置の機能に新たな電流計測の機能を付加する観点から、タイミングコントローラ１の外部に電流計測制御部３を設ける構成としているが、タイミングコントローラ１の内部に電流計測制御部３の機能を設けるようにしてもよい。
【００３０】
Ｙドライバ２０は、例えばスイッチング素子などを内部に含む駆動用ＩＣなどを用いて構成することができ、タイミングコントローラ１の制御に基づいて各制御線に対する印加電圧のタイミングおよび大きさを制御する。
【００３１】
Ｘドライバ２２は、例えば演算回路などを内部に含む駆動用ＩＣなどを用いて構成することができ、タイミングコントローラ１および電流計測制御部３の制御に基づき、画像データに対応する電位（以下「画像データ電位」という）を生成するとともに、生成した画像データ電位を画像信号線１４に供給するタイミングを制御する。なお、図１の表示パネル５において、各制御線、画像信号線１４、Ｙドライバ２０およびＸドライバ２２に関する同図のレイアウトは、その一例を示すものであり、これらのレイアウトに限られるものではない。
【００３２】
＜画素回路の構成＞
図２は、例えば図１に示した表示パネル５に設けられる画素回路（１画素）の構成を示す図である。なお、図１と同一の構成部には同一の符号を付して示している。
【００３３】
同図に示す画素回路は、表示パネル５上にマトリックス状に配列されており、各画素回路は、有機ＥＬ素子の一つである有機発光素子ＯＬＥＤ、駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｓおよび閾値電圧（Ｖｔｈ）や画像信号電位を保持する容量Ｃｓを備えるように構成されている。
【００３４】
図２において、駆動トランジスタＴｄは、ゲート電極・ソース電極間に与えられる電位差に応じて有機発光素子ＯＬＥＤに流れる電流量を制御するためのドライバ素子である。また、閾値電圧検出用トランジスタＴｓは、オン状態となったときに、駆動トランジスタＴｄのゲート電極とドレイン電極とを電気的に接続することにより、駆動トランジスタＴｄのゲート電極からドレイン電極に向かって電流を流し、駆動トランジスタＴｄのゲート電極・ソース電極間の電位差を駆動トランジスタＴｄの閾値電圧Ｖｔｈに近づけ、結果的に、駆動トランジスタＴｄのゲート電極・ソース電極間の電位差を閾値電圧Ｖｔｈに近づけるもしくは閾値電圧Ｖｔｈとする機能（以下、「Ｖｔｈ検出機能」という）を有している。
【００３５】
有機発光素子ＯＬＥＤは、両端に閾値電圧以上の電位差（アノード−カソード間電圧）が生じることにより電流が流れ、発光する特性を有する素子である。具体的な構造や機能として、有機発光素子ＯＬＥＤは、Ａｌ、Ｃｕ、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等によって形成されたアノード層およびカソード層と、アノード層とカソード層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成された発光層とを少なくとも備えた構造を有し、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する。
【００３６】
駆動トランジスタＴｄおよび閾値電圧検出用トランジスタＴｓは、例えば、薄膜トランジスタである。なお、以下に参照される各図面において、各薄膜トランジスタのチャネル（Ｎ型またはＰ型）については、Ｎ型、Ｐ型のいずれのタイプを用いてもよいが、本実施形態ではＮ型を用いるものとする。
【００３７】
第１電源線１１および第２電源線１２は、有機ＥＬ素子ＯＬＥＤや駆動トランジスタＴｄに対して、これらの各動作期間に応ずる所定の電位（可変電位）を付与する。走査線１３は、閾値電圧検出用トランジスタＴｓを制御するための信号を供給する。画像信号線１４は、有機発光素子ＯＬＥＤの発光輝度に対応する画像信号を容量Ｃｓに供給する。
【００３８】
＜画素回路群の構成＞
図３は、図２における画像表示装置において、複数の画素回路で構成される画素回路群および画素回路群に接続される電流検出回路２４の構成を示す図である。ここで画素回路群とは、同一の行方向（図３の横方向）に配置された一連の画素回路、または同一の列方向（図３の縦方向）に配置された一連の画素回路のことをいう。図３において、第１電源線１１および第２電源線１２の各制御線は、行方向に配置された一連の画素回路からなる画素回路群に対し共通に接続されている。また、各行の第２電源線１２は、共通端子１５に対し共通に接続され、この共通端子１５には電流検出回路２４が接続されている。なお、ここでは各行の第２電源線１２を共通端子に対し共通に接続するようにしているが、第１電源線１１を共通端子に接続して、画素回路ごとの電流測定を行うようにすることも可能である。一方、走査線１３は行方向に並ぶ画素回路群（例えば、ｋ行、（ｋ＋１）行）ごとに共通に接続され、画像信号線１４は列方向に並ぶ画素回路群（例えば、ｎ列、（ｎ＋１）列）ごとに共通に接続されている。すなわち、走査線１３は各行ごとに配設され、画像信号線１４は各列ごとに配設されている。
【００３９】
＜電流検出回路の構成＞
電流検出回路２４は、スイッチング素子であるＦＥＴ３１、電流検出素子である抵抗素子３２、および電流検出手段であり、抵抗素子３２で検出された電流を電圧値に変換して出力するオペアンプ３３を備えている。ＦＥＴ３１のゲートには、タイミングコントローラ１からの制御信号が入力され、オペアンプ３３の出力、すなわち各画素回路に流れる電流の検出値は、検出電流記憶部４に出力される。
【００４０】
＜電流検出回路の動作＞
図３において、電流検出モードが選択された場合、ＦＥＴ３１を非導通とする制御信号がタイミングコントローラ１から電流計測制御部３を介して出力される。このとき、第２電源線１２に流れる電流は抵抗素子３２を通じて流れることになるので、高抵抗（例えば１００ｋΩ）である抵抗素子３２の両端電圧を検出することによって画素回路に流れる電流が検出される。なお、電流検出モードが選択されない場合（以下「画像表示モード」と定義する）には、ＦＥＴ３１を導通させる制御信号がタイミングコントローラ１から出力され、画素回路を流れる電流は抵抗素子３２を流れることなく、低抵抗（例えば０．２Ω）であるＦＥＴ３１を流れることになる。したがって、電流検出回路２４を設けることによる電圧降下の影響は、殆ど無視することができる。
【００４１】
＜画素回路の動作−画像表示モード＞
つぎに、図２に示す画素回路の画像表示モード時の動作について、図２および図４を参照して説明する。ここで、図４は、画像表示モード時の動作を説明するためのシーケンス図である。なお、図２に示す画素回路にあっては、図４に示すように、Ｃｓリセット期間、Ｖｔｈ検出準備期間）、Ｖｔｈ検出期間、データ書き込み期間、Ｃｏｌｅｄリセット期間および発光期間という６つの期間を経て動作する。ここで、Ｃｏｌｅｄとは有機発光素子ＯＬＥＤが固有に有している素子容量である。
【００４２】
（Ｃｓリセット期間）
Ｃｓリセット期間では、第１電源線１１が高電位（ＶＤＤ）、第２電源線１２が高電位（ＶＤＤ）、走査線１３が高電位（ＶｇＨ）、画像信号線１４がゼロ電位（ＧＮＤ）とされる。これにより、閾値電圧検出用トランジスタＴｓがオン、駆動トランジスタＴｄがオフとされ、第１電源線１１→有機発光素子ＯＬＥＤ→閾値電圧検出用トランジスタＴｓ→容量Ｃｓという経路で電流が流れ、容量Ｃｓが充電されることにより、容量Ｃｓの電荷がリセットされる。なお、このＣｓリセット期間で容量Ｃｓを充電する理由は、容量Ｃｓに書き込まれている１フレーム前の画像信号電位をリセットするためである。
【００４３】
（Ｖｔｈ検出準備期間）
Ｖｔｈ検出準備期間では、第１電源線１１がマイナス電位（−ＶＥ）、第２電源線１２がゼロ電位（ＧＮＤ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４が高電位（ＶｇＨ）とされる。これにより、閾値電圧検出用トランジスタＴｓがオフ、駆動トランジスタＴｄがオンとされ、第２電源線１２→駆動トランジスタＴｄ→有機発光素子ＯＬＥＤという経路で電流が流れ、有機発光素子ＯＬＥＤが有する素子容量Ｃｏｌｅｄに電荷が蓄積される。なお、このＶｔｈ検出準備期間において、有機発光素子ＯＬＥＤに電荷を蓄積する理由は、後述するＶｔｈ検出期間に駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧に近づける際に、有機発光素子ＯＬＥＤを駆動トランジスタＴｄのドレイン・ソース間に流す電流の供給源として作用させるためである。
【００４４】
（Ｖｔｈ検出期間）
Ｖｔｈ検出期間では、第１電源線１１がゼロ電位（ＧＮＤ）、走査線１３が高電位（ＶｇＨ）とされる一方で、画像信号線１４が高電位（ＶｄＨ）に、第２電源線１２がゼロ電位（ＧＮＤ）に維持される。これにより、閾値電圧検出用トランジスタＴｓがオンとなり、駆動トランジスタＴｄのゲートとドレインとが接続される。
【００４５】
また、容量Ｃｓおよび有機発光素子ＯＬＥＤに蓄積されていた電荷が放電され、容量Ｃｓ→閾値電圧検出用トランジスタＴｓ→駆動トランジスタＴｄ→第２電源線１２および有機発光素子ＯＬＥＤ→駆動トランジスタＴｄ→第２電源線１２という両経路での電流が流れる。そして、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに達すると、駆動トランジスタＴｄがオフとなるため、結果的に、駆動トランジスタＴｄの閾値電圧Ｖｔｈが検出される。
【００４６】
（データ書き込み期間）
データ書き込み期間では、画像信号電位（−Ｖｄａｔａ）を容量Ｃｓに反映させることにより、駆動トランジスタＴｄのゲート電位を所望電位に変化させることが行われる。より詳細には、第１電源線１１がゼロ電位（ＧＮＤ）に、第２電源線１２がゼロ電位（ＧＮＤ）にそれぞれ維持される。また、画像信号線１４は、Ｖｔｈ検出期間時の印加電位（ＶｄＨ）から画像信号電位（Ｖｄａｔａ）を差し引いた分の電位（ＶｄＨ−Ｖｄａｔａ）とされ、走査線１３は、データ書き込み期間内の所定期間において、高電位（ＶｇＨ）とされる。
【００４７】
これにより、閾値電圧検出用トランジスタＴｓがオンとなり、素子容量Ｃｏｌｅｄに蓄積された電荷が放電され、有機発光素子ＯＬＥＤ→閾値電圧検出用トランジスタＴｓ→容量Ｃｓという経路で電流が流れる。すなわち、有機発光素子ＯＬＥＤに蓄積されていた電荷が容量Ｃｓに移動する。この結果、容量Ｃｓには、画像信号電位（Ｖｄａｔａ）に基づいて決定される所定の電荷が蓄積される。
【００４８】
なお、データ書き込み期間では、容量Ｃｓと有機発光素子ＯＬＥＤとが直列に接続されるので、容量Ｃｓの一端（駆動トランジスタＴｄのゲートに接続される端）の電位の低下量は、画像信号線１４の電位低下量Ｖｄａｔａとはならず、上式のように容量Ｃｓと有機発光素子ＯＬＥＤとの容量比の影響を受ける。
【００４９】
（Ｃｏｌｅｄリセット期間）
Ｃｏｌｅｄリセット期間では、第１電源線１１がマイナス電位（−ＶＥ）、第２電源線１２もマイナス電位（−ＶＥ）とされる。一方、走査線１３が低電位（ＶｇＬ）に、画像信号線１４が高電位（ＶｄＨ）に維持される。このとき、閾値電圧検出用トランジスタＴｓがオフ、駆動トランジスタＴｄがオンとされ、有機発光素子ＯＬＥＤ→駆動トランジスタＴｄ→第２電源線１２という経路で電流が流れ、有機発光素子ＯＬＥＤに残存する電荷が放電される。なお、このＣｏｌｅｄリセット期間に素子容量Ｃｏｌｅｄの電荷を放電する理由は、素子容量Ｃｏｌｅｄの残存電荷による発光への影響を回避するためである。
【００５０】
（発光期間）
発光期間では、第１電源線１１が高電位（ＶＤＤ）、第２電源線１２がゼロ高電位（ＧＮＤ）とされる。一方、走査線１３が低電位（ＶｇＬ）に、画像信号線１４が高電位（ＶｄＨ）に維持される。これにより、駆動トランジスタＴｄのオン、閾値電圧検出用トランジスタＴｓのオフが継続されるとともに、有機発光素子ＯＬＥＤに順バイアスの電圧が印加されるので、有機発光素子ＯＬＥＤ→駆動トランジスタＴｄ→第２電源線１２という経路で電流が流れ、有機発光素子ＯＬＥＤが発光する。
【００５１】
＜画素回路の動作−電流検出モード＞
つぎに、電流検出モード時の動作について、図２、図３および図５を参照して説明する。ここで、図５は、電流検出モード時の動作を説明するためのシーケンス図であり、１列目以外の画素回路に対するシーケンスとして、同一の走査線１３に接続される２〜４列目の画素回路に対するシーケンス（画像信号線１４のみ）を併せて示している。
【００５２】
図５において、Ｃｓリセット期間からＣｏｌｅｄリセット期間までの動作については、画像表示モード時の動作と同一であるため、ここでの説明は省略する。なお、データ書込み期間において電流を測定する画素が存在する行の画素回路群には白データを書き込み、他の行の画素回路群には黒データを書き込むようにしている。
【００５３】
一方、発光期間では、まず、１列目の画素回路（以下、「画素１」と称し、２列目以降の画素についても同様に表記）の電位のみがＶｄＨに設定される。すなわち、画素１の電位は、Ｃｏｌｅｄリセット期間時の電位である高電位（ＶｄＨ）が維持される一方で、画素２〜画素４の電位は、ゼロ電位（ＧＮＤ）に設定される。これによって、１列目の測定対象の画素（画素１）における駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓのみが閾値電圧Ｖｔｈ以上になり、それ以外の画素における駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは、閾値電圧Ｖｔｈ以下となる。より厳密に言うと画素１の電流測定時には、駆動トランジスタＴｄのゲート・ソース間に印加される電圧Ｖｇｓの大きさによって、複数の画素回路を次の４種類の画素回路群（i）〜（iv）に分けることができる。
（i）１列目の測定対象の画素（画素１）：この画素１における容量Ｃｓには有機発光素子ＯＬＥＤを発光させるための電位が書き込まれるとともに、発光期間における画像信号線１４の電位がＶｄＨとされる。これにより、画素１の駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈより高くなる。
（ii）画素１と同じ行の１列目以外の画素回路群：この画素回路群における各画素回路の容量Ｃｓには有機発光素子ＯＬＥＤを発光させるのに必要な電位が書き込まれているが、発光期間における画像信号線１４の電位がＶｄＬ（ＧＮＤ）にされるため、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈより低くなる。
（iii）画素１と同じ列の１行目以外の画素回路群：この画素回路群における各画素回路の容量Ｃｓには有機発光素子ＯＬＥＤが発光しない電位が書き込まれるので有機発光素子ＯＬＥＤは発光しない。
（iv）上記（i）〜（iii）以外の画素回路群：この画素回路群における各画素回路の容量Ｃｓには有機発光素子ＯＬＥＤが発光しない電位が書き込まれるとともに、発光期間における画像信号線１４の電位がＶｄＬ（ＧＮＤ）とされるため、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈより低くなる。
【００５４】
以上のように制御することにより、画素１に接続される駆動トランジスタＴｄのみがオンとなり、他の駆動トランジスタＴｄはオフとなる。したがって、電流検出回路２４に流れる電流は画素１に流れる電流のみとなり、画素１に流れる電流が検出される。
【００５５】
つぎに、画素２の電位のみがＶｄＨに設定され、それ以外の画素（画素１、画素３、画素４・・・）の電位は、ゼロ電位（ＧＮＤ）に設定される。これによって、２列目の測定対象の画素（画素２）における駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓのみが閾値電圧Ｖｔｈ以上になり、それ以外の画素における駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは、閾値電圧Ｖｔｈ以下となる。この場合も、上述した画素１と同様に、駆動トランジスタＴｄのゲート・ソース間に印加される電圧Ｖｇｓの大きさによって、複数の画素回路を４種類の画素回路群に分けて考えることができる。
【００５６】
これにより、画素２に接続される駆動トランジスタＴｄのみがオンとなり、他の駆動トランジスタＴｄはオフとなる。したがって、電流検出回路２４に流れる電流は画素２に流れる電流のみとなり、画素２に流れる電流が検出される。また、これ以降、画素３、画素４、・・・の順番に従って、各画素に接続される駆動トランジスタＴｄが順次オンとなり、各画素に流れる電流が順次計測される。
【００５７】
＜画像表示装置の全画素に対する電流計測＞
つぎに、画像表示装置の全画素に対する電流計測について、ＱＶＧＡ（Ｑｕａｒｔｅｒ  Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）のカラー画像の画像表示装置（３２０×２４０×３（ＲＧＢ）＝２３０，４００ピクセル）を一例として説明する。
【００５８】
図６は、ＱＶＧＡの画像表示装置における画素位置の概念を示す図である。図６において、ｉ，ｊは、それぞれ画素位置の列位置、行位置を表す変数であり、ＱＶＧＡのカラー画像であれば、ｉのとり得る範囲は「０〜７１９」（２４０×３＝７２０）であり、ｊのとり得る範囲は「０〜３２０」である。
【００５９】
また、図７は、全画素に対する電流計測処理を行うプログラムコードの一例を示す図である。図７において、画素位置の行位置を表す変数ｊの値がセットされる（ステップＳ１）。つぎに、データ書き込み処理の対象となる行番号（ＬｉｎｅＣｏｕｎｔｅｒ）がセットされ、書き込み処理の対象となる行番号の画素には、例えば白レベルの電位（Ｈｉｇｈ）が書き込まれ、書き込み処理の対象ではない行番号の画素（前記画素以外）には、黒レベルの電位がセットされる（ステップＳ２）。
【００６０】
つぎに、電流測定値を保持するメモリ（またはレジスタ）の記憶位置を表す変数ｍの値がセットされる（ステップＳ３）。さらに、発光させる画素の列番号（特定の行位置における列番号：ＰｉｘｅｌＣｏｕｎｔｅｒ）が設定され、ＰｉｘｅｌＣｏｕｎｔｅｒ位置の画素には、例えば白レベルの電位（Ｈｉｇｈ）が設定され、それ以外の画素には、黒レベルの電位がセットされる（ステップＳ５）。その後、Ｘドライバへスタートパルスが出力され（ステップＳ６）、当該画素の電流が計測され（ステップＳ７）、つぎの電流測定点（測定対象画素）が指定される（ステップＳ８）。ステップＳ５〜ステップＳ８の各処理は、行方向に配置される７２０の画素に対して繰り返し実行されるとともに（ステップＳ４）、計測された電流値は記憶保持される（ステップＳ４）。また、行番号のインクリメント処理によってつぎの行が指定され（ステップＳ９）、上記したステップＳ２〜ステップＳ８の処理が行番号の数だけ繰り返されることにより、画像表示装置の全画素に対する電流計測が実行される（ステップＳ１）。
【００６１】
上記図７に示した処理フローは、ソフトウェア処理あるいはハードウェア処理のいずれで実行してもよい。なお、ハードウェアで実行する場合には、カウンタ、コンパレータ、セレクタなどの機能を有するＩＣなどを用いることができる。
【００６２】
＜電流計測に要する処理時間＞
つぎに、電流計測に要する処理時間について説明する。なお、画像表示装置は、上記で説明したＱＶＧＡのカラー画像の画像表示装置を一例として説明する。なお、画像表示装置の表示仕様は、以下のとおりと仮定する。
（１）１フレーム：１６．６ｍｓ（６０Ｈｚ）
（２）１フレームにおける発光期間：８．３ｍｓ（１／２フレームに相当）
（３）Ｘドライバのクロック周波数：１６．６μｓ（１／１０００フレームに相当）
（４）１行の書き込み時間：Ｘドライバのクロック周波数に同じ
【００６３】
（従来技術）
まず、従来技術の場合の計測時間について説明する。従来技術では、１フレーム（１６．６ｍｓ）で１画素を計測できるとすれば、全画素の電流計測に要する時間は、つぎのように計算できる。
・１６．６ｍｓ×２４０×３×３２０＝３８２４．８６Ｓ≒１．０６時間
すなわち、従来技術では、全画素の電流計測に約１時間の計測時間が必要とされる。
【００６４】
（本実施の形態）
つぎに、本実施の形態による計測手法を適用した場合の計測時間について説明する。まず、１フレームで計測できる画素数は、
・８．３ｍｓ／１６．６μｓ＝５００画素
となる。
したがって、全画素の電流計測に要する時間は、つぎのように計算できる。
・（２４０×３×３２０／５００）×１６．６ｍｓ≒７．６５ｓ
すなわち、本実施の形態による計測手法では、全画素の電流計測を約８秒で実行することが可能となる。
【００６５】
＜他の画素回路への適用＞
図８は、図２の画素回路とは異なる画素回路の構成例を示す図である。図８に示す画素回路は、図２に示す画素回路とは異なり、駆動トランジスタＴｄを含めた４個のトランジスタを用いて構成するとともに、駆動トランジスタＴｄのゲートに接続されていない容量Ｃｓの一端を所定のタイミングで画像信号線４４に接続するためのスイッチングトランジスタＴ１と、この容量Ｃｓの一端を所定のタイミングで電源線４０に接続するタイミングを制御するためのスイッチングトランジスタＴ２が設けられている。スイッチングトランジスタＴ１を制御する走査線４３とは異なるＴｔｈ制御線４１が設けられている。なお、図８に示す画素回路は、公知の回路であるため、構成および動作に関する詳細な説明は省略する。
【００６６】
図８の回路においても、図２の画素回路のときと同様に、画像信号線４４の電位を保持したまま、有機発光素子ＯＬＥＤの発光／非発光を制御することができる。具体的には、データ書き込み期間において、走査線４３を制御することにより同一列の画素に対し、例えば白レベルの電位（Ｈｉｇｈ）を書き込むとともに、発光期間において、マージ線４２を列方向に順次制御して、列方向の駆動トランジスタＴｄを順次オンするようにすれば、各画素に流れる電流を順次計測することが可能となる。あるいは同一列の画素群に対し、例えば、白レベルの電位（Ｈｉｇｈ）を書き込むとともに、発光期間において、白レベルを書き込んだ列の電源線４０の電位を列方向に順次制御して、列方向の有機発光素子ＯＬＥＤを順次発光させることにより各画素に流れる電流を順次計測するといったことも可能である。
【００６７】
＜電子機器の駆動方法＞
つぎに、上述の画像表示装置を有する電子機器の駆動方法について説明する。なお、ここでいう電子機器とは、携帯電話、パーソナルコンピュータ、デジタルカメラ、カーナビゲーション、ＰＤＡ、ＰＯＳ端末、計測機器、複写機等を当然に含むものとする。
【００６８】
（実施例１）
画像表示装置の電源をＯＮからＯＦＦにする際に電流計測を行う場合
（１）まず、画像表示装置が稼動状態にあり、画像表示が行われている状態を想定する。
（２）つぎに、画像表示装置に対して電源ＯＦＦの情報が入力され、画像表示装置が電流計測モードとなる。
（３）ここで、上述した電流計測が実行される。
（４）そして、電流計測が終了し、画像表示装置の電源がＯＦＦとなって、電子機器が非稼動の状態となる。
【００６９】
このように、画像表示装置の電源をＯＦＦとするための期間内に、電流計測を行うようにすれば、電子機器のユーザが違和感なく電子機器を使用することができる。
【００７０】
（実施例２）
画像表示装置の電源をＯＦＦからＯＮにする際に電流計測を行う場合
（１）まず、画像表示装置が非稼動状態にあり、画像表示装置の電源がＯＦＦとなっている状態を想定する。なお、電源ＯＦＦでは、画素回路には電圧が供給されていない状態である。
（２）つぎに、画像表示装置に対して電源ＯＮの情報が入力され、画像表示装置が電流計測モードで起動する。
（３）ここで、上記の電流計測が実行される。
（４）そして、電流計測が終了し、電子機器が通常の稼動状態となる。
【００７１】
なお、上記の実施例のように、電流計測に約８秒の時間がかかる場合には、電子機器のユーザを幾分待たせることになり、ユーザにイライラ感を生じさせることにもなる。そこで、電流計測所要時間に応じて電流計測を段階的に行うようにしてもよい。例えば、１回の電流計測モード時に全画素の半分の電流計測を実施し、次回の電流計測モード時に残りの電流計測を実施するようにしてもよい。なお、分割して行う電流計測の回数については、２回に限定されるものではなく、３回以上に分割してもよい。
【００７２】
また、電流計測を行った計測データを次回の画像表示に瞬時に反映させる場合、上記のように電流計測を複数回に分割して行う場合では、電流計測を行った画素と、電流計測を行わなかった画素との間で、輝度むらが視認されることが予想される。このような事態を考慮して、例えば上記の実施の形態では、電流計測を画素回路の配置順に従って順次行うようにしていたが、計測対象の画素回路をとびとび、あるいはランダムに選択するようにすれば、輝度むらの発生を抑制することが可能となる。
【００７３】
このように、画像表示装置の電源をＯＮとするための期間内に、電流計測行うようにすれば、電子機器のユーザが違和感なく電子機器を使用することができる。
【００７４】
（実施例３）
画像表示装置の電源はＯＮであるが、表示画面が待機状態である期間に電流計測を行う場合
（１）まず、画像表示装置によって第１の画像の表示が行われている状態から、画像表示装置の表示画面が待機状態となっている状態を想定する。ここで、待機状態とは、例えば、表示画面に画像表示が行われていない場合、スクリーンセーバーが起動している場合、表示画面に画像表示が行われているが、第１画像よりも低い輝度で表示が行われている場合、表示画面に画像表示が行われているが、その画像を外部より視認できない状態（画像が隠された状態）にある場合（例えば、折り畳み式携帯電話において、筺体が折り畳まれることで画面が筺体によって隠されている場合）等をいう。
（２）つぎに、画像表示装置に対して電流計測モードへの移行が指示され、画像表示装置が電流計測モードとなる。
（３）ここで、上記の電流計測が実行される。
（４）そして、電流計測が終了し、表示画面の待機状態が解除され、画像表示装置に画像表示が行われる。
【００７５】
このように、画像表示装置の表示画面が待機状態である期間内に、電流計測行うようにすれば、電子機器のユーザが違和感なく電子機器を使用することができる。
【００７６】
なお、実施例３の場合でも、上記の実施例２のように、電流計測を複数回に分割して行うようにしてもよく、また、計測対象の画素回路をとびとび、あるいはランダムに選択するようにしてもよい。
【００７７】
また、本実施の形態では、図２および図８に示すような駆動トランジスタの閾値電圧を検出する閾値電圧検出用トランジスタを有する画素回路についての説明を行ってきたが、本実施の形態の手法は、閾値電圧検出用トランジスタを有さない画素回路への適用も可能である。
【産業上の利用可能性】
【００７８】
以上のように、本発明にかかる画像表示装置は、電流計測の機能を有する画素回路を簡易かつ安価に実現することができる発明として有用である。
【図面の簡単な説明】
【００７９】
【図１】本発明の好適な実施の形態にかかる画像表示装置の構成を示す図である。
【図２】図１に示した表示パネルに設けられる画素回路（１画素）の構成を示す図である。
【図３】図２における画像表示装置において、複数の画素回路で構成される画素回路群および画素回路群に接続される電流検出回路の構成を示す図である。
【図４】画像表示モード時の動作を説明するためのシーケンス図である。
【図５】電流検出モード時の動作を説明するためのシーケンス図である。
【図６】ＱＶＧＡの画像表示装置における画素位置の概念を示す図である。
【図７】全画素に対する電流計測処理を行うプログラムコードの一例を示す図である。
【図８】図２とは異なる画素回路の構成例を示す図である。
【符号の説明】
【００８０】
１  タイミングコントローラ
２  フレームバッファ
３  電流計測制御部
４  検出電流記憶部
５  表示パネル
１１  第１電源線
１２  第２電源線
１３  走査線
１４  画像信号線
１５  共通端子
２０  Ｙドライバ
２２  Ｘドライバ
２４  電流検出回路
３１  ＦＥＴ
３２  抵抗素子
３３  オペアンプ
４０  電源線
４１  制御線
４２  マージ線
４３  走査線
４４  画像信号線
Ｃｓ  容量
ＯＬＥＤ  有機発光素子
Ｔｄ  駆動トランジスタ
Ｔ１，Ｔ２  スイッチングトランジスタ
Ｔｓ，Ｔｔｈ  閾値電圧検出用トランジスタ
【図１】
0005106010.tif 000002
【図２】
0005106010.tif 000003
【図３】
0005106010.tif 000004
【図４】
0005106010.tif 000005
【図５】
0005106010.tif 000006
【図６】
0005106010.tif 000007
【図７】
0005106010.tif 000008
【図８】
0005106010.tif 000009