(57)【特許請求の範囲】
【請求項１】
複数の電源から電力が供給される半導体装置であって、
それぞれ前記複数の電源に対応して設けられ、各々が対応の電源から電力を受けるための複数の電源端子と、
前記複数の電源の出力電圧がそれぞれ複数の電圧閾値に達すると第１の論理レベルから第２の論理レベルに変わる制御信号を受けるための制御端子と、
前記半導体装置の外部から第１の信号を受け、前記制御信号が前記第２の論理レベルである場合には前記第１の信号を通過させ、前記制御信号が前記第１の論理レベルである場合には前記第１の信号の通過を禁止する第１の制御回路と、
前記第１の制御回路を通過した前記第１の信号を受け、第２の信号を出力する内部回路と、
前記内部回路から前記第２の信号を受け、前記制御信号が前記第２の論理レベルである場合には前記第２の信号を前記半導体装置の外部に通過させ、前記制御信号が前記第１の論理レベルである場合には前記第２の信号の通過を禁止する第２の制御回路とを備え、
前記第１および第２の制御回路は、前記複数の電源から前記複数の電源端子を介して与えられる電力によって動作し、
前記内部回路は、前記複数の電源のうちの少なくとも１つの電源から前記複数の電源端子のうちの少なくとも１つの電源端子を介して与えられる電力によって動作する半導体装置。
【請求項２】
複数の電源と、
前記複数の電源の各々の出力電圧を監視し、前記複数の電源の出力電圧がそれぞれ複数の電圧閾値に達すると第１の論理レベルから第２の論理レベルに変わる制御信号を生成する電源監視部と、
半導体装置とを備え、
前記半導体装置は、
それぞれ前記複数の電源に対応して設けられ、各々が対応の電源からの電力を受けるための複数の電源端子と、
前記制御信号を受けるための制御端子と、
前記半導体装置の外部から第１の信号を受け、前記制御信号が前記第２の論理レベルである場合には前記第１の信号を通過させ、前記制御信号が前記第１の論理レベルである場合には前記第１の信号の通過を禁止する第１の制御回路と、
前記第１の制御回路を通過した前記第１の信号を受け、第２の信号を出力する内部回路と、
前記内部回路から前記第２の信号を受け、前記制御信号が前記第２の論理レベルである場合には前記第２の信号を前記半導体装置の外部に通過させ、前記制御信号が前記第１の論理レベルである場合には前記第２の信号の通過を禁止する第２の制御回路とを含み、
前記第１および第２の制御回路は、前記複数の電源から前記複数の電源端子を介して与えられる電力によって動作し、
前記内部回路は、前記複数の電源のうちの少なくとも１つの電源から前記複数の電源端子のうちの少なくとも１つの電源端子を介して与えられる電力によって動作する電源システム。
【請求項３】
複数の電源から電力が供給される半導体装置の起動制御方法であって、
前記複数の電源の出力電圧がそれぞれ複数の電圧閾値に達したという条件が満たされていない場合には第１の論理レベルの制御信号を前記半導体装置へ出力し、前記複数の電源の出力電圧がそれぞれ前記複数の電圧閾値に達したという前記条件が満たされた場合には第２の論理レベルの制御信号を前記半導体装置へ出力するステップと、
前記制御信号が前記第２の論理レベルである場合には、前記半導体装置の外部から受けた入力信号を前記半導体装置の内部回路へ通過させ、前記制御信号が前記第１の論理レベルである場合には、前記入力信号の通過を禁止するステップと、
前記制御信号が前記第２の論理レベルである場合には、前記内部回路の出力信号を前記半導体装置の外部へ通過させ、前記制御信号が前記第１の論理レベルである場合には、前記出力信号の通過を禁止するステップとを含む半導体装置の起動制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびそれを備えた電源システムならびに半導体装置の起動制御方法に関し、特に、複数の電源から電力が供給される半導体装置およびそれを備えた電源システムならびに半導体装置の起動制御方法に関する。
【背景技術】
【０００２】
複数の電源系を有するＬＳＩ（Large Scale Integration）の電源制御方法として、たとえば、特許文献１には、以下のような電源投入制御方法が開示されている。すなわち、電源監視回路は複数の電源が投入された否かをチェックし、すべての電源が投入された場合のみ論理回路が、平滑回路を介して各ＭＯＳ（Metal Oxide Semiconductor）−ＦＥＴ（Field Effect Transistor）を同時にオンさせる。これにより、オン状態の各ＭＯＳ−ＦＥＴを介して各電源からの電力がＬＳＩ内部回路の素子に供給される。
【０００３】
このような構成により、ＬＳＩの内部回路に複数の電源からの電力が同時に供給される。よって、電源投入時、各電源の投入順序が不定であっても、内部回路の素子に突入電流が流れることを防止することができるため、内部回路の素子が破壊されることを回避することができる。しかも、各ＭＯＳ−ＦＥＴは平滑回路により徐々にオンするので、内部回路の素子の破壊を確実に防ぐことができる。
【特許文献１】特開２００２−１０４８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１記載の電源投入制御方法は、下記の問題点を有する。すなわち、第１に、すべての電源を同時にオンするか、同時にオフするかの制御しかできないため、たとえばＬＳＩのスタンバイ時に複数の電源のうち一部の電源のみをオフする必要がある電源システムには適用できない。
【０００５】
第２に、論理回路が、各ＭＯＳ−ＦＥＴを同時にオンさせるための制御信号を各ＭＯＳ−ＦＥＴへ出力しても、各ＭＯＳ−ＦＥＴがオンする時間のばらつきにより、ＬＳＩに対して複数の電源からの電力を同時に供給できない場合がある。この場合、すべての電源からの電力がＬＳＩに供給されるまでの間、ＬＳＩが外部から受ける信号のＬＳＩ内部回路における状態（レベル）、およびＬＳＩから外部端子へ出力される信号の状態が不定となってしまう。
【０００６】
第３に、各ＭＯＳ−ＦＥＴは平滑回路により徐々にオンするため、各ＭＯＳ−ＦＥＴがオンするのに時間がかかることから、ＬＳＩの起動時間が長くなってしまう。
【０００７】
それゆえに、本発明の目的は、種々の電源起動シーケンスに対応し、回路動作の安定化を図り、かつ起動時間を短縮することが可能な半導体装置およびそれを備えた電源システムならびに半導体装置の起動制御方法を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のある局面に係わる半導体装置は、複数の電源から電力が供給される半導体装置であって、それぞれ複数の電源に対応して設けられ、各々が対応の電源から電力を受けるための複数の電源端子と、複数の電源の出力電圧がそれぞれ複数の電圧閾値に達すると第１の論理レベルから第２の論理レベルに変わる制御信号を受けるための制御端子と、半導体装置の外部から第１の信号を受け、制御信号が第２の論理レベルである場合には第１の信号を通過させ、制御信号が第１の論理レベルである場合には第１の信号の通過を禁止する第１の制御回路と、第１の制御回路を通過した第１の信号を受け、第２の信号を出力する内部回路と、内部回路から第２の信号を受け、制御信号が第２の論理レベルである場合には第２の信号を半導体装置の外部に通過させ、制御信号が第１の論理レベルである場合には第２の信号の通過を禁止する第２の制御回路とを備える。第１および第２の制御回路は、複数の電源から複数の電源端子を介して与えられる電力によって動作する。内部回路は、複数の電源のうちの少なくとも１つの電源から複数の電源端子のうちの少なくとも１つの電源端子を介して与えられる電力によって動作する。
【０００９】
上記課題を解決するために、本発明のある局面に係わる電源システムは、複数の電源と、複数の電源の各々の出力電圧を監視し、複数の電源の出力電圧がそれぞれ複数の電圧閾値に達すると第１の論理レベルから第２の論理レベルに変わる制御信号を生成する電源監視部と、半導体装置とを備える。この半導体装置は、それぞれ複数の電源に対応して設けられ、各々が対応の電源からの電力を受けるための複数の電源端子と、制御信号を受けるための制御端子と、半導体装置の外部から第１の信号を受け、制御信号が第２の論理レベルである場合には第１の信号を通過させ、制御信号が第１の論理レベルである場合には第１の信号の通過を禁止する第１の制御回路と、第１の制御回路を通過した第１の信号を受け、第２の信号を出力する内部回路と、内部回路から第２の信号を受け、制御信号が第２の論理レベルである場合には第２の信号を半導体装置の外部に通過させ、制御信号が第１の論理レベルである場合には第２の信号の通過を禁止する第２の制御回路とを含む。第１および第２の制御回路は、複数の電源から複数の電源端子を介して与えられる電力によって動作する。内部回路は、複数の電源のうちの少なくとも１つの電源から複数の電源端子のうちの少なくとも１つの電源端子を介して与えられる電力によって動作する。
【００１０】
上記課題を解決するために、本発明のある局面に係わる半導体装置の起動制御方法は、複数の電源から電力が供給される半導体装置の起動制御方法であって、複数の電源の出力電圧がそれぞれ複数の電圧閾値に達したという条件が満たされていない場合には第１の論理レベルの制御信号を半導体装置へ出力し、複数の電源の出力電圧がそれぞれ複数の電圧閾値に達したという条件が満たされた場合には第２の論理レベルの制御信号を半導体装置へ出力するステップと、制御信号が第２の論理レベルである場合には、半導体装置の外部から受けた入力信号を半導体装置の内部回路へ通過させ、制御信号が第１の論理レベルである場合には、入力信号の通過を禁止するステップと、制御信号が第２の論理レベルである場合には、内部回路の出力信号を半導体装置の外部へ通過させ、制御信号が第１の論理レベルである場合には、出力信号の通過を禁止するステップとを含む。
【発明の効果】
【００１１】
本発明によれば、種々の電源起動シーケンスに対応し、回路動作の安定化を図り、かつ起動時間を短縮することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１３】
［構成および基本動作］
図１は、本発明の実施の形態に係る電源システムの構成を示す図である。
【００１４】
図１を参照して、電源システム３０１は、半導体装置１０１，２０１と、電源ＰＳ１〜ＰＳ３と、電源監視部６１とを備える。半導体装置２０１は、半導体装置１０１によって制御される。
【００１５】
半導体装置１０１は、制御回路ＣＫＴＡ，ＣＫＴＢ，ＣＫＴＣと、内部回路５１と、入力端子ＴＩＮ１，ＴＩＮ２と、出力端子ＴＯＵＴ１，ＴＯＵＴ２と、制御端子ＴＣＯＮＴ１と、電源端子ＴＰＳ１〜ＴＰＳ３とを備える。制御回路ＣＫＴＡは、ＡＮＤ回路５，６を含む。制御回路ＣＫＴＢは、ＡＮＤ回路７，８を含む。制御回路ＣＫＴＣは、ＡＮＤ回路９，１０を含む。電源監視部６１は、電源監視回路１〜３と、ＡＮＤ回路４とを含む。
【００１６】
電源ＰＳ１〜ＰＳ３は、電力を生成し、生成した電力を半導体装置１０１に供給する。半導体装置１０１における電源端子ＴＰＳ１〜ＴＰＳ３は、電源ＰＳ１〜ＰＳ３からの電力をそれぞれ受ける。
【００１７】
制御回路ＣＫＴＡ，ＣＫＴＢ，ＣＫＴＣは、それぞれ電源端子ＴＰＳ１〜ＴＰＳ３を介して供給される電源ＰＳ１〜ＰＳ３からの電力によって動作する。
【００１８】
内部回路５１は、電源端子ＴＰＳ１〜ＴＰＳ３を介して供給される電源ＰＳ１〜ＰＳ３からの電力のうちの少なくともいずれか１つによって動作する。
【００１９】
電源監視部６１は、電源ＰＳ１〜ＰＳ３が正常に半導体装置１０１に電力を供給しているか否かを監視する。
【００２０】
より詳細には、電源監視回路１〜３は、電源ＰＳ１〜ＰＳ３の出力電圧をそれぞれ監視し、電源ＰＳ１〜ＰＳ３の出力電圧がそれぞれ第１の電圧閾値〜第３の電圧閾値に達した場合には論理ハイレベルの検出信号をそれぞれ出力し、電源ＰＳ１〜ＰＳ３の出力電圧が第１の電圧閾値〜第３の電圧閾値未満である場合には論理ローレベルの検出信号をそれぞれ出力する。
【００２１】
ＡＮＤ回路４は、電源監視回路１〜３からそれぞれ受けた検出信号の論理積を出力する。すなわち、ＡＮＤ回路４は、電源ＰＳ１〜ＰＳ３の出力電圧のうちのいずれか１つが電圧閾値未満である場合には論理ローレベルの信号を出力し、電源ＰＳ１〜ＰＳ３の出力電圧がそれぞれ第１の電圧閾値〜第３の電圧閾値に達した場合には論理ハイレベルの制御信号ＣＯＮＴ３を出力する。
【００２２】
半導体装置１０１における制御端子ＴＣＯＮＴ１は、ＡＮＤ回路４からの制御信号ＣＯＮＴ３を受ける。
【００２３】
制御回路ＣＫＴＡ，ＣＫＴＢ，ＣＫＴＣは、入力端子ＴＩＮ１，ＴＩＮ２を介して半導体装置１０１の外部から受けた信号を内部回路５１へ出力する。また、制御回路ＣＫＴＡ，ＣＫＴＢ，ＣＫＴＣは、内部回路５１で生成された信号を出力端子ＴＯＵＴ１，ＴＯＵＴ２を介して半導体装置１０１の外部へ出力する。また、制御回路ＣＫＴＡ，ＣＫＴＢ，ＣＫＴＣは、電源監視部６１の監視結果に基づいて、半導体装置１０１の外部から受けた信号を内部回路５１へ出力するか否かを切り替え、かつ内部回路５１で生成された信号を半導体装置１０１の外部へ出力するか否かを切り替える。
【００２４】
［動作］
次に、本発明の実施の形態に係る電源システムが半導体装置に電源を投入する際の動作について説明する。
【００２５】
電源ＰＳ１〜ＰＳ３がオンすると、電源ＰＳ１〜ＰＳ３のすべてから半導体装置１０１に電力が正常に供給される。すなわち、半導体装置１０１の電源端子ＴＰＳ１〜ＴＰＳ３にそれぞれ電力が供給されるため、半導体装置１０１における制御回路ＣＫＴＡ，ＣＫＴＢ，ＣＫＴＣおよび内部回路５１に電力が供給される。
【００２６】
また、電源監視回路１〜３は、電源ＰＳ１〜ＰＳ３の出力電圧がそれぞれ第１の電圧閾値〜第３の電圧閾値に達しているため、論理ハイレベルの検出信号をそれぞれ出力する。
【００２７】
ＡＮＤ回路４は、電源監視回路１〜３のすべてから論理ハイレベルの検出信号を受けて、論理ハイレベルの制御信号ＣＯＮＴ３を半導体装置１０１の制御端子ＴＣＯＮＴ１へ出力する。
【００２８】
ＡＮＤ回路５は、制御端子ＴＣＯＮＴ１経由でＡＮＤ回路４から論理ハイレベルの制御信号ＣＯＮＴ３を受けて、入力端子ＴＩＮ１を介して外部から受けた信号の論理レベルを制御回路ＣＫＴＣへ伝達する。
【００２９】
ＡＮＤ回路６は、制御端子ＴＣＯＮＴ１経由でＡＮＤ回路４から論理ハイレベルの制御信号ＣＯＮＴ３を受けて、内部回路５１から受けた信号の論理レベルを出力端子ＴＯＵＴ１を介して制御信号ＣＯＮＴ１として半導体装置２０１に伝達する。
【００３０】
ＡＮＤ回路９は、ＡＮＤ回路４から論理ハイレベルの制御信号ＣＯＮＴ３を受けて、ＡＮＤ回路５から受けた信号の論理レベルを内部回路５１に伝達する。
【００３１】
ＡＮＤ回路７は、制御端子ＴＣＯＮＴ１経由でＡＮＤ回路４から論理ハイレベルの制御信号ＣＯＮＴ３を受けて、入力端子ＴＩＮ２を介して外部から受けた信号の論理レベルを制御回路ＣＫＴＣへ伝達する。
【００３２】
ＡＮＤ回路８は、制御端子ＴＣＯＮＴ１経由でＡＮＤ回路４から論理ハイレベルの制御信号ＣＯＮＴ３を受けて、内部回路５１から受けた信号の論理レベルを出力端子ＴＯＵＴ２を介して制御信号ＣＯＮＴ２として半導体装置２０１に伝達する。
【００３３】
ＡＮＤ回路１０は、制御端子ＴＣＯＮＴ１経由でＡＮＤ回路４から論理ハイレベルの制御信号ＣＯＮＴ３を受けて、ＡＮＤ回路７から受けた信号の論理レベルを内部回路５１に伝達する。
【００３４】
一方、電源ＰＳ１〜ＰＳ３のすべてから半導体装置１０１に電力が正常に供給されるまでの間、電源監視回路１〜３のうちの少なくともいずれか１個は、対応の電源の出力電圧が電圧閾値未満であるため論理ローレベルの検出信号を出力する。
【００３５】
ＡＮＤ回路４は、電源監視回路１〜３のうちの少なくともいずれか１個から論理ローレベルの検出信号を受けて、論理ローレベルの制御信号ＣＯＮＴ３を半導体装置１０１へ出力する。
【００３６】
ＡＮＤ回路５は、制御端子ＴＣＯＮＴ１経由でＡＮＤ回路４から論理ローレベルの制御信号ＣＯＮＴ３を受けて、入力端子ＴＩＮ１を介して外部から受けた信号の制御回路ＣＫＴＣへの出力を停止する。すなわち、ＡＮＤ回路５は、入力端子ＴＩＮ１を介して外部から受けた信号の論理レベルに関わらず論理ローレベルの信号を制御回路ＣＫＴＣへ出力する。
【００３７】
ＡＮＤ回路６は、制御端子ＴＣＯＮＴ１経由でＡＮＤ回路４から論理ローレベルの制御信号ＣＯＮＴ３を受けて、内部回路５１から受けた信号の半導体装置２０１への出力を停止する。すなわち、ＡＮＤ回路６は、内部回路５１から受けた信号の論理レベルに関わらず論理ローレベルの信号を制御信号ＣＯＮＴ１として半導体装置２０１へ出力する。
【００３８】
ＡＮＤ回路９は、制御端子ＴＣＯＮＴ１経由でＡＮＤ回路４から論理ローレベルの制御信号ＣＯＮＴ３を受けて、ＡＮＤ回路５から受けた信号の内部回路５１への出力を停止する。すなわち、ＡＮＤ回路９は、ＡＮＤ回路５から受けた信号の論理レベルに関わらず論理ローレベルの信号を内部回路５１へ出力する。
【００３９】
ＡＮＤ回路７は、制御端子ＴＣＯＮＴ１経由でＡＮＤ回路４から論理ローレベルの制御信号ＣＯＮＴ３を受けて、入力端子ＴＩＮ２を介して外部から受けた信号の制御回路ＣＫＴＣへの出力を停止する。すなわち、ＡＮＤ回路７は、入力端子ＴＩＮ２を介して外部から受けた信号の論理レベルに関わらず論理ローレベルの信号を制御回路ＣＫＴＣへ出力する。
【００４０】
ＡＮＤ回路８は、制御端子ＴＣＯＮＴ１経由でＡＮＤ回路４から論理ローレベルの制御信号ＣＯＮＴ３を受けて、内部回路５１から受けた信号の半導体装置２０１への出力を停止する。すなわち、ＡＮＤ回路６は、内部回路５１から受けた信号の論理レベルに関わらず論理ローレベルの信号を制御信号ＣＯＮＴ２として半導体装置２０１へ出力する。
【００４１】
ＡＮＤ回路１０は、制御端子ＴＣＯＮＴ１経由でＡＮＤ回路４から論理ローレベルの制御信号ＣＯＮＴ３を受けて、ＡＮＤ回路７から受けた信号の内部回路５１への出力を停止する。すなわち、ＡＮＤ回路１０は、ＡＮＤ回路７から受けた信号の論理レベルに関わらず論理ローレベルの信号を内部回路５１へ出力する。
【００４２】
図２は、本発明の実施の形態に係る電源システムの起動時における半導体装置１０１の各端子および内部回路の状態の一例を示す図である。
【００４３】
図２を参照して、電源ＰＳ１、ＰＳ２、ＰＳ３は、この順番にオンされる。すなわち、電源端子ＴＰＳ１、電源端子ＴＰＳ２、電源端子ＴＰＳ３には、この順番に電源ＰＳ１〜ＰＳ３から電力が供給される。
【００４４】
時刻Ｔ０においては、電源ＰＳ１〜ＰＳ３から制御回路ＣＫＴＡ，ＣＫＴＢ，ＣＫＴＣにそれぞれ電力が供給されていないため、制御回路ＣＫＴＡ，ＣＫＴＢ，ＣＫＴＣは動作していない。このとき、ＡＮＤ回路４は、論理ローレベルの制御信号ＣＯＮＴ３を出力している。
【００４５】
時刻Ｔ１において、電源端子ＴＰＳ１を介して電源ＰＳ１からの電力供給が開始される。そうすると、制御回路ＣＫＴＡは動作を開始する。しかしながら、電源ＰＳ２，ＰＳ３からは電力供給が開始されていないため、ＡＮＤ回路４は、論理ローレベルの制御信号ＣＯＮＴ３を出力する。したがって、制御回路ＣＫＴＡは、論理ローレベルの信号を制御信号ＣＯＮＴ１として半導体装置２０１へ出力し、かつ論理ローレベルの信号を制御回路ＣＫＴＣへ出力する。
【００４６】
時刻Ｔ２において、電源端子ＴＰＳ２を介して電源ＰＳ２からの電力供給が開始される。そうすると、制御回路ＣＫＴＢは動作を開始する。しかしながら、電源ＰＳ３からは電力供給が開始されていないため、ＡＮＤ回路４は、論理ローレベルの制御信号ＣＯＮＴ３を出力する。したがって、制御回路ＣＫＴＡ，ＣＫＴＢは、論理ローレベルの信号を制御信号ＣＯＮＴ１，ＣＯＮＴ２として半導体装置２０１へそれぞれ出力し、かつ論理ローレベルの信号を制御回路ＣＫＴＣへそれぞれ出力する。
【００４７】
時刻Ｔ３において、電源端子ＴＰＳ３を介して電源ＰＳ３からの電力供給が開始される。そうすると、制御回路ＣＫＴＣは動作を開始する。しかしながら、電源ＰＳ３の出力電圧が第３の電圧閾値に達していないため、ＡＮＤ回路４は、未だ論理ローレベルの制御信号ＣＯＮＴ３を出力している。したがって、制御回路ＣＫＴＡ，ＣＫＴＢは、論理ローレベルの信号を制御信号ＣＯＮＴ１，ＣＯＮＴ２として半導体装置２０１へそれぞれ出力し、かつ論理ローレベルの信号を制御回路ＣＫＴＣへそれぞれ出力する。また、制御回路ＣＫＴＣは、ＡＮＤ回路４から論理ローレベルの制御信号ＣＯＮＴ３を受けているため、論理ローレベルの信号を内部回路５１へ出力する。
【００４８】
時刻Ｔ４において、電源ＰＳ１〜ＰＳ３の出力電圧がそれぞれ第１の電圧閾値〜第３の電圧閾値に達したことから、ＡＮＤ回路４は、論理ハイレベルの制御信号ＣＯＮＴ３を出力する。そうすると、制御回路ＣＫＴＡ，ＣＫＴＢは、内部回路５１から受けた信号を半導体装置２０１へそれぞれ出力し、かつ半導体装置１０１の外部から受けた信号を制御回路ＣＫＴＣへそれぞれ出力する。また、制御回路ＣＫＴＣは、制御回路ＣＫＴＡ，ＣＫＴＢからそれぞれ受けた信号を内部回路５１へ出力する。
【００４９】
図３は、本発明の実施の形態に係る電源システムの起動時における半導体装置１０１の各端子および内部回路の状態の一例を示す図である。
【００５０】
図３を参照して、電源ＰＳ２、ＰＳ１、ＰＳ３は、この順番にオンされる。すなわち、電源端子ＴＰＳ２、電源端子ＴＰＳ１、電源端子ＴＰＳ３には、この順番に電源ＰＳ１〜ＰＳ３から電力が供給される。
【００５１】
時刻Ｔ０においては、電源ＰＳ１〜ＰＳ３から制御回路ＣＫＴＡ，ＣＫＴＢ，ＣＫＴＣにそれぞれ電力が供給されていないため、制御回路ＣＫＴＡ，ＣＫＴＢ，ＣＫＴＣは動作していない。このとき、ＡＮＤ回路４は、論理ローレベルの制御信号ＣＯＮＴ３を出力している。
【００５２】
時刻Ｔ１において、電源端子ＴＰＳ２を介して電源ＰＳ２からの電力供給が開始される。そうすると、制御回路ＣＫＴＢは動作を開始する。しかしながら、電源ＰＳ１，ＰＳ３からは電力供給が開始されていないため、ＡＮＤ回路４は、論理ローレベルの制御信号ＣＯＮＴ３を出力する。したがって、制御回路ＣＫＴＢは、論理ローレベルの信号を制御信号ＣＯＮＴ２として半導体装置２０１へ出力し、かつ論理ローレベルの信号を制御回路ＣＫＴＣへ出力する。
【００５３】
時刻Ｔ２において、電源端子ＴＰＳ１を介して電源ＰＳ１からの電力供給が開始される。そうすると、制御回路ＣＫＴＡは動作を開始する。しかしながら、電源ＰＳ３からは電力供給が開始されていないため、ＡＮＤ回路４は、論理ローレベルの制御信号ＣＯＮＴ３を出力する。したがって、制御回路ＣＫＴＡ，ＣＫＴＢは、論理ローレベルの信号を制御信号ＣＯＮＴ１，ＣＯＮＴ２として半導体装置２０１へそれぞれ出力し、かつ論理ローレベルの信号を制御回路ＣＫＴＣへそれぞれ出力する。
【００５４】
時刻Ｔ３において、電源端子ＴＰＳ３を介して電源ＰＳ３からの電力供給が開始される。そうすると、制御回路ＣＫＴＣは動作を開始する。しかしながら、電源ＰＳ３の出力電圧が第３の電圧閾値に達していないため、ＡＮＤ回路４は、未だ論理ローレベルの制御信号ＣＯＮＴ３を出力している。したがって、制御回路ＣＫＴＡ，ＣＫＴＢは、論理ローレベルの信号を制御信号ＣＯＮＴ１，ＣＯＮＴ２として半導体装置２０１へそれぞれ出力し、かつ論理ローレベルの信号を制御回路ＣＫＴＣへそれぞれ出力する。また、制御回路ＣＫＴＣは、ＡＮＤ回路４から論理ローレベルの制御信号ＣＯＮＴ３を受けているため、論理ローレベルの信号を内部回路５１へ出力する。
【００５５】
時刻Ｔ４において、電源ＰＳ１〜ＰＳ３の出力電圧がそれぞれ第１の電圧閾値〜第３の電圧閾値に達したことから、ＡＮＤ回路４は、論理ハイレベルの制御信号ＣＯＮＴ３を出力する。そうすると、制御回路ＣＫＴＡ，ＣＫＴＢは、内部回路５１から受けた信号を半導体装置２０１へそれぞれ出力し、かつ半導体装置１０１の外部から受けた信号を制御回路ＣＫＴＣへそれぞれ出力する。また、制御回路ＣＫＴＣは、制御回路ＣＫＴＡ，ＣＫＴＢからそれぞれ受けた信号を内部回路５１へ出力する。
【００５６】
図４は、本発明の実施の形態に係る電源システムの起動時における半導体装置１０１の各端子および内部回路の状態の一例を示す図である。
【００５７】
図４を参照して、電源ＰＳ３、ＰＳ１、ＰＳ２は、この順番にオンされる。すなわち、電源端子ＴＰＳ３、電源端子ＴＰＳ１、電源端子ＴＰＳ２には、この順番に電源ＰＳ１〜ＰＳ３から電力が供給される。
【００５８】
時刻Ｔ０においては、電源ＰＳ１〜ＰＳ３から制御回路ＣＫＴＡ，ＣＫＴＢ，ＣＫＴＣにそれぞれ電力が供給されていないため、制御回路ＣＫＴＡ，ＣＫＴＢ，ＣＫＴＣは動作していない。このとき、ＡＮＤ回路４は、論理ローレベルの制御信号ＣＯＮＴ３を出力している。
【００５９】
時刻Ｔ１において、電源端子ＴＰＳ３を介して電源ＰＳ３からの電力供給が開始される。そうすると、制御回路ＣＫＴＣは動作を開始する。しかしながら、電源ＰＳ１，ＰＳ２からは電力供給が開始されていないため、ＡＮＤ回路４は、論理ローレベルの制御信号ＣＯＮＴ３を出力する。したがって、制御回路ＣＫＴＣは、論理ローレベルの信号を内部回路５１へ出力する。
【００６０】
時刻Ｔ２において、電源端子ＴＰＳ１を介して電源ＰＳ１からの電力供給が開始される。そうすると、制御回路ＣＫＴＡは動作を開始する。しかしながら、電源ＰＳ３からは電力供給が開始されていないため、ＡＮＤ回路４は、論理ローレベルの制御信号ＣＯＮＴ３を出力する。したがって、制御回路ＣＫＴＡは、論理ローレベルの信号を制御信号ＣＯＮＴ１として半導体装置２０１へ出力し、かつ論理ローレベルの信号を制御回路ＣＫＴＣへ出力する。また、制御回路ＣＫＴＣは、論理ローレベルの信号を内部回路５１へ出力する。
【００６１】
時刻Ｔ３において、電源端子ＴＰＳ２を介して電源ＰＳ２からの電力供給が開始される。そうすると、制御回路ＣＫＴＢは動作を開始する。しかしながら、電源ＰＳ２の出力電圧が第２の電圧閾値に達していないため、ＡＮＤ回路４は、未だ論理ローレベルの制御信号ＣＯＮＴ３を出力している。したがって、制御回路ＣＫＴＡ，ＣＫＴＢは、論理ローレベルの信号を制御信号ＣＯＮＴ１，ＣＯＮＴ２として半導体装置２０１へそれぞれ出力し、かつ論理ローレベルの信号を制御回路ＣＫＴＣへそれぞれ出力する。また、制御回路ＣＫＴＣは、ＡＮＤ回路４から論理ローレベルの制御信号ＣＯＮＴ３を受けているため、論理ローレベルの信号を内部回路５１へ出力する。
【００６２】
時刻Ｔ４において、電源ＰＳ１〜ＰＳ３の出力電圧がそれぞれ第１の電圧閾値〜第３の電圧閾値に達したことから、ＡＮＤ回路４は、論理ハイレベルの制御信号ＣＯＮＴ３を出力する。そうすると、制御回路ＣＫＴＡ，ＣＫＴＢは、内部回路５１から受けた信号を半導体装置２０１へそれぞれ出力し、かつ半導体装置１０１の外部から受けた信号を制御回路ＣＫＴＣへそれぞれ出力する。また、制御回路ＣＫＴＣは、制御回路ＣＫＴＡ，ＣＫＴＢからそれぞれ受けた信号を内部回路５１へ出力する。
【００６３】
ところで、特許文献１記載の電源投入制御方法では、第１に、たとえばＬＳＩのスタンバイ時に複数の電源のうち一部の電源のみをオフする必要がある電源システムには適用できない。第２に、すべての電源からの電力がＬＳＩに供給されるまでの間、ＬＳＩが外部から受ける信号のＬＳＩ内部回路における状態（レベル）、およびＬＳＩから外部端子へ出力される信号の状態が不定となってしまう。第３に、ＬＳＩの起動時間が長くなってしまう。
【００６４】
しかしながら、本発明の実施の形態に係る半導体装置１０１では、電源ＰＳ１〜ＰＳ３のすべてが投入された後、電源ＰＳ１〜ＰＳ３の一部をオフにしてスタンバイ状態にする場合、オフされた電源に対応する電源監視回路が、論理ローレベルの検出信号を出力することから、ＡＮＤ回路４は論理ローレベルの制御信号ＣＯＮＴ３を出力する。したがって、このような場合でも、半導体装置１０１の内部回路５１への信号および半導体装置２０１への制御信号ＣＯＮＴ１，ＣＯＮＴ２は論理ローレベルに固定されていることから、半導体装置１０１および２０１における貫通電流および誤動作を防止することができる。
【００６５】
また、本発明の実施の形態に係る半導体装置１０１では、電源ＰＳ１〜ＰＳ３のすべてから半導体装置１０１に電力が正常に供給されるまでの間、半導体装置１０１の内部回路５１への信号が論理ローレベルに固定される。これにより、半導体装置１０１が外部から受ける信号のＬＳＩ内部回路における状態（レベル）が不定になることを防ぐことができる。また、電源ＰＳ１〜ＰＳ３のすべてから半導体装置１０１に電力が正常に供給されるまでの間、半導体装置１０１から常に論理ローレベルの制御信号ＣＯＮＴ１，ＣＯＮＴ２が出力される。これにより、半導体装置１０１から外部端子へ出力される信号の状態が不定になることを防ぐことができる。
【００６６】
すなわち、電源ＰＳ１〜ＰＳ３の電源投入順序が不確定であっても、電源ＰＳ１〜ＰＳ３のすべてが投入されるまでは、半導体装置１０１の内部回路５１への信号および半導体装置２０１への制御信号ＣＯＮＴ１，ＣＯＮＴ２は論理ローレベルに固定されていることから、半導体装置１０１および２０１における貫通電流および誤動作を防止することができる。また、何らかの不具合で電源ＰＳ１〜ＰＳ３が誤った順番で起動した場合でも、半導体装置１０１および２０１が破壊されることを防ぐことができる。
【００６７】
また、本発明の実施の形態に係る半導体装置１０１は、ＭＯＳ−ＦＥＴ等の回路を介さずに電源端子ＴＰＳ１〜ＴＰＳ３において電源ＰＳ１〜ＰＳ３からの電力を直接受ける構成であることから、半導体装置１０１と電源ＰＳ１〜ＰＳ３との間の回路に起因して起動時間が長くなることを防ぐことができる。
【００６８】
したがって、本発明の実施の形態に係る半導体装置１０１および電源システム３０１では、種々の電源起動シーケンスに対応し、回路動作の安定化を図り、かつ起動時間を短縮することができる。
【００６９】
また、本発明の実施の形態に係る半導体装置１０１および電源システム３０１では、ハードウェアのみで、電源ＰＳ１〜ＰＳ３のすべてから半導体装置１０１に電力が正常に供給されたか否かに応じて、半導体装置１０１の外部からの信号を有効にするか無効にするかを切り替え、かつ半導体装置１０１の内部回路５１で生成されて半導体装置２０１へ出力されるべき信号を有効にするか無効にするかを切り替える。このような構成により、ソフトウェア等を用いることなく、あるいはソフトウェアの手順を複雑にすることなく、安全に電源を投入することができる。
【００７０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施の形態に係る電源システムの構成を示す図である。
【図２】本発明の実施の形態に係る電源システムの起動時における半導体装置１０１の各端子および内部回路の状態の一例を示す図である。
【図３】本発明の実施の形態に係る電源システムの起動時における半導体装置１０１の各端子および内部回路の状態の一例を示す図である。
【図４】本発明の実施の形態に係る電源システムの起動時における半導体装置１０１の各端子および内部回路の状態の一例を示す図である。
【符号の説明】
【００７２】
５１  内部回路、６１  電源監視部、１０１，２０１  半導体装置、３０１  電源システム、ＰＳ１〜ＰＳ３  電源、ＣＫＴＡ，ＣＫＴＢ，ＣＫＴＣ  制御回路、ＴＩＮ１，ＴＩＮ２  入力端子、ＴＯＵＴ１，ＴＯＵＴ２  出力端子、ＴＣＯＮＴ１  制御端子、ＴＰＳ１〜ＴＰＳ３  電源端子、１〜３  電源監視回路、４〜１０  ＡＮＤ回路。
【図１】
0005105415.tif 000002
【図２】
0005105415.tif 000003
【図３】
0005105415.tif 000004
【図４】
0005105415.tif 000005