(57)【特許請求の範囲】
【請求項１】
時間方向に連続な複数のアナログ信号からＡ／Ｄ変換した複数のデジタル信号を、下位ビットから順に複数の信号グループに分類し、
信号グループ毎に異なる拡散周波数で、かつ、ビット毎に異なる拡散符号を用いて符号拡散して多重し、符号拡散多重した複数の信号それぞれを伝送する
ことを特徴とする信号伝送方法。
【請求項２】
請求項１記載の信号伝送方法において、
前記複数の信号グループは、前記複数のデジタル信号を、最下位ビットの次の下位ビットから順に２のべき乗ビット数毎に分類する
ことを特徴とする信号伝送方法。
【請求項３】
請求項２記載の信号伝送方法において、
前記複数のデジタル信号の最下位ビットは単独で伝送する
ことを特徴とする信号伝送方法。
【請求項４】
請求項３記載の信号伝送方法において、
前記符号拡散多重した複数の信号と前記複数のデジタル信号の最下位ビットと共に、ストローブ信号及びクロックを伝送する
ことを特徴とする信号伝送方法。
【請求項５】
時間方向に連続な複数のアナログ信号をＡ／Ｄ変換して複数のデジタル信号を得るＡ／Ｄ変換手段と、
前記複数のデジタル信号を、下位ビットから順に複数の信号グループに分類し、信号グループ毎に異なる拡散周波数で、かつ、ビット毎に異なる拡散符号を用いて符号拡散する符号拡散手段と、
前記符号拡散した信号を前記複数の信号グループそれぞれで多重し、符号拡散多重した複数の信号を伝送する多重手段と、
を有することを特徴とする送信側装置。
【請求項６】
請求項５記載の送信側装置において、
前記符号拡散手段は、前記複数のデジタル信号を、最下位ビットの次の下位ビットから順に２のべき乗ビット数毎に分類する
ことを特徴とする送信側装置。
【請求項７】
請求項６記載の送信側装置において、
前記複数のデジタル信号の最下位ビットを単独で伝送する手段を
有することを特徴とする送信側装置。
【請求項８】
請求項７記載の送信側装置において、
前記符号拡散多重した複数の信号と前記複数のデジタル信号の最下位ビットと共に、ストローブ信号及びクロックを伝送する手段を
有することを特徴とする送信側装置。
【請求項９】
時間方向に連続な複数のアナログ信号からＡ／Ｄ変換した複数のデジタル信号を、下位ビットから順に複数の信号グループに分類し、信号グループ毎に異なる拡散周波数で、かつ、ビット毎に異なる拡散符号を用いて符号拡散して多重した複数の信号を受信する受信側装置であって、
前記符号拡散して多重した複数の信号それぞれを前記ビット毎に異なる拡散符号を用いて逆拡散する逆拡散手段と、
前記複数の信号を逆拡散した信号から前記複数のデジタル信号を分離する分離手段と、
を有することを特徴とする受信側装置。
【請求項１０】
請求項９記載の受信側装置において、
前記逆拡散手段は、逆拡散された信号をアナログ積分するアナログ積分手段と、
前記アナログ積分した信号の傾きの移動平均値を得る移動平均手段と、
前記移動平均値を２値化する２値化手段と、
を有することを特徴とする受信側装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号伝送方法及びその装置に関する。
【背景技術】
【０００２】
複数の回路間を結ぶデータ通信路で配線数を削減する場合、一般に時間方向に信号を多重化して配線数を削減する方法が一般的である。以下、無線装置における高周波回路部から出力される複数のアナログ信号をデジタル信号に変換し、デジタル回路部に伝送する例を用いて説明する。
【０００３】
近年の無線装置は高速伝送を可能にするため、複数のアンテナ又は複数の受信回路から出力されるアナログ信号をデジタル化して、同時に後段のデジタル回路部に伝送するものもある。しかしながら、そのデジタル信号の伝送には、ビット数×Ａ／Ｄ変換器数（チャネル数）のデジタル信号線を要する。また、Ａ／Ｄ変換速度の高速化に伴い、これら信号線を流れる信号周波数は年々高くなってきており、現状では、最大１００ＭＨｚ程度となっている。その結果、Ａ／Ｄ変換回路と後段の信号処理回路間の所要伝送能力は、ビット数×Ａ／Ｄ変換器数×サンプル周波数［ビット／秒］となる。
【０００４】
図１（Ａ），（Ｂ）に従来の信号伝送システムの一例のブロック図を示す。同図中、高周波回路部１１にて例えば４チャネルのアナログ信号を周波数１００ＭＨｚで符号化して９ビットのデジタル信号（５０ＭＨｚ）に変換し、９ビットパラレル又は９ビットを多重してシリアルにデジタル回路部１２に伝送する。この場合、所要伝送能力は、９×４×１００＝３６００Ｍビット／秒となる。
【０００５】
図１（Ａ）に示すように、９ビットの信号線を用いて１ビットのストローブと１ビットのクロック（１００ＭＨｚ）と共に伝送するパラレル伝送型では、信号線１本当たりの動作周波数は、２００ＭＨｚ（５０ＭＨｚ×４）となる。
【０００６】
また、図１（Ｂ）に示すように、１ビットの信号線を用いて１ビットのストローブと１ビットのクロック（１００ＭＨｚ）と共に伝送するシリアル伝送型では、信号線１本当たりの動作周波数は、１．８ＧＨｚ（５０ＭＨｚ×４×９）となる。図１（Ａ），（Ｂ）の場合、各信号線に設けられるバッファアンプの電力をα［ｍＷ／ＭＨｚ］とすると、単純計算では総通信電力は、１８００・α［ｍＷ］となる。
【０００７】
なお、特許文献１には、アナログ入力信号をＡ／Ｄ変換して２系統のレジスタ群に順次格納し、各レジスタ群の出力を選択的に排他的論理和回路に入力して、デジタルデータ各ビットと拡散符号との排他的論理和を算出し、その出力をアナログ加算することが記載されている。
【特許文献１】特開平１１−３１２９５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
拡散符号通信は、同一の通信路に異なる符号で拡散された信号を混在させても、各々の信号を拡散した符号を用いることで分離復調することが可能である。拡散符号による多重化は、伝送する信号の最大周波数（Ｆ）と多重化する本数（Ｎ）を１本にまとめた場合、その拡散周波数（Ｌ）はＬ＝Ｆ×Ｎとなる。図１（Ａ），（Ｂ）の例ではＦ＝５０ＭＨｚ、Ｎ＝９×４＝３６であるため、拡散周波数Ｌ＝５０×３６＝１８００（ＭＨｚ）となってしまう。これでは等価的に消費電力は、１８００・α［ｍＷ］となってしまう。
【０００９】
本願において開示される新規な信号伝送方法は、信号伝送に要する消費電力を削減することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一実施態様では、時間方向に連続な複数のアナログ信号からＡ／Ｄ変換した複数のデジタル信号を、下位ビットから順に複数の信号グループに分類し、
信号グループ毎に異なる拡散周波数で、かつ、ビット毎に異なる拡散符号を用いて符号拡散して多重し、符号拡散多重した複数の信号それぞれを伝送する。
【００１１】
好ましくは、前記複数の信号グループは、前記複数のデジタル信号を、最下位ビットの次の下位ビットから順に２のべき乗ビット数毎に分類する。
【００１２】
好ましくは、前記複数のデジタル信号の最下位ビットは単独で伝送する。
【００１３】
好ましくは、前記符号拡散多重した複数の信号と前記複数のデジタル信号の最下位ビットと共に、ストローブ信号及びクロックを伝送する。
【００１４】
本発明の一実施態様では、送信側装置において、
時間方向に連続な複数のアナログ信号をＡ／Ｄ変換して複数のデジタル信号を得るＡ／Ｄ変換手段と、
前記複数のデジタル信号を、下位ビットから順に複数の信号グループに分類し、信号グループ毎に異なる拡散周波数で、かつ、ビット毎に異なる拡散符号を用いて符号拡散する符号拡散手段と、
前記符号拡散した信号を前記複数の信号グループそれぞれで多重し、符号拡散多重した複数の信号を伝送する多重手段と、を有する。
【００１５】
好ましくは、前記符号拡散手段は、前記複数のデジタル信号を、最下位ビットの次の下位ビットから順に２のべき乗ビット数毎に分類する。
【００１６】
好ましくは、前記複数のデジタル信号の最下位ビットを単独で伝送する手段を有する。
【００１７】
好ましくは、前記符号拡散多重した複数の信号と前記複数のデジタル信号の最下位ビットと共に、ストローブ信号及びクロックを伝送する手段を有する。
【００１８】
本発明の一実施態様では、時間方向に連続な複数のアナログ信号からＡ／Ｄ変換した複数のデジタル信号を、下位ビットから順に複数の信号グループに分類し、信号グループ毎に異なる拡散周波数で、かつ、ビット毎に異なる拡散符号を用いて符号拡散して多重した複数の信号を受信する受信側装置であって、
前記符号拡散して多重した複数の信号それぞれを前記ビット毎に異なる拡散符号を用いて逆拡散する逆拡散手段と、
前記複数の信号を逆拡散した信号から前記複数のデジタル信号を分離する分離手段と、を有する。
【００１９】
好ましくは、前記逆拡散手段は、逆拡散された信号をアナログ積分するアナログ積分手段と、
前記アナログ積分した信号の傾きの移動平均値を得る移動平均手段と、
前記移動平均値を２値化する２値化手段と、を有する。
【発明の効果】
【００２０】
開示の信号伝送方法によれば、信号伝送に要する消費電力を削減することができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面に基づいて本発明の実施形態について説明する。
【００２２】
符号拡散（スペクトラム拡散）は、送信信号のサンプル周波数（シンボルレート）に対してＳＦ（拡散率）倍の周波数（チップレート）で与えられた符号列（スクランブルコード）で拡散（イクスクルーシブオア演算）された信号を用いる。これによって、同じ信号帯域内に最大ＳＦ個の異なる信号を重ね合わせて送信し、送信時に用いた符号列を用いて再度、拡散（逆拡散）させることで原信号を分離することができる。
【００２３】
しかし、符号拡散は原理的にＮ（Ｎは２以上の整数）本の信号を独立なＮ個の符号を用いて拡散し、１本にまとめるには拡散周波数がＮ倍の周波数になってしまい、そのまま用いたのでは、トータルの電力は、信号本数と周波数の積に比例して増大する。
【００２４】
一般に、アンテナ又は受信回路の出力する信号つまりＡ／Ｄ変換される信号は時間方向に対して連続である。時間方向に連続な信号をＡ／Ｄ変換する場合、図２に示すように、Ａ／Ｄ変換時の上位ビット（桁）の周波数は、下位ビット（桁）の周波数に対して低くなる。なお、図２は最上段のランプ波形をＡ／Ｄ変換した様子を示しており、ビット毎に周波数とＳＦ（ｓａｍｐｌｉｎｇ  ｆａｃｔｏｒ：拡散率）を記載している。
【００２５】
このため、変換されたデジタル値のＬＳＢ（最下位ビット）は連続性を維持するよう生成され、サンプル信号に最も近い周波数で変化する。それに対してＭＳＢ（最上位ビット）は、サンプル信号に対して最も遅い周波数で変化する性質を示す。
【００２６】
つまり、サンプル周波数を拡散処理のチップレートとし、ＬＳＢからＭＳＢに近付くに従い、原理的には２のべき乗に反比例してビットの変化する周期が遅くなるため、サンプル周波数に対して拡散される信号の周波数の比、すなわち「見かけ上の最大拡散率」が大きくなる。
【００２７】
上位ビットの周波数が下位ビットの周波数に対して低くなるという性質を利用すると、符号拡散多重する際に、上位ビットの拡散周波数を下位ビットの拡散周波数よりも低くでき、単純拡散に比べて消費電力を低くすることが可能となる。
【００２８】
例えば３６（９ビット×４）本の信号線を、各Ａ／Ｄ変換器の最下位桁（ＬＳＢ）の４本を除き、下位ビットから順に２のべき乗本数（２本、４本、８本、１６本）で４つにグループ分けする。更に、グループ毎に異なる拡散周波数で拡散させる。もちろん各Ａ／Ｄ変換器の最下位桁（ＬＳＢ）の４本を除く、残りの３２本の信号については信号毎に異なる拡散符号を用いる。
【００２９】
<送信側装置>
図３は本発明に適用される送信側装置の一実施形態のブロック図を示す。図４は図３での信号をまとめる様子を示す図である。図３及び図４において、送信側装置は、例えば高周波回路部に相当し、Ａ／Ｄ変換器２１，２２，２３，２４と、符号拡散回路２５，２６と、ＴＸ通信制御回路２７と、多重化制御回路２８を有している。
【００３０】
Ａ／Ｄ変換器２１，２２，２３，２４それぞれは、ＴＸ通信制御回路２７から供給される１００ＭＨｚのクロックを用いて、４チャネルのアナログ受信信号それぞれをＡ／Ｄ変換して９ビットのデジタル信号とする。
【００３１】
Ａ／Ｄ変換器２１，２２それぞれの出力するデジタル信号は符号拡散回路２５に供給され、Ａ／Ｄ変換器２３，２４それぞれの出力するデジタル信号は符号拡散回路２６に供給される。符号拡散回路２５，２６それぞれは、ＴＸ通信制御回路２７から供給される９００ＭＨｚのクロックを用いて供給される上記デジタル信号を取り込み、ＴＸ通信制御回路２７から供給される初期拡散コードを用いて上記デジタル信号の符号拡散を行う。
【００３２】
多重化制御回路２８は、符号拡散回路２５，２６から供給される符号拡散された信号を多重してアナログ変調信号ＺＡ［４：０］とし、これと符号拡散されていない最下位ビットをデジタル信号ＺＤ［３：０］として受信側装置に対し有線にて伝送する。これと共に、ＴＸ通信制御回路２７は、シンボルレートのストローブ信号（５０ＭＨｚ）とクロック（１００ＭＨｚ）を受信側装置に対し有線にて伝送する。
【００３３】
図５は、符号拡散回路２５，２６の一実施形態のブロック図を示す。同図中、端子Ｉ［８：０］にはＡ／Ｄ変換器２１（又は２３）から９ビットのデジタル信号が供給され、最上位ビット［０］はバッファ３０ａを通して端子Ｓ１から出力され、第２〜第９ビットはビット単位でビット符号拡散回路３１ａ〜３１ｈの端子Ｉに供給される。
【００３４】
端子Ｑ［８：０］にはＡ／Ｄ変換器２２（又は２４）から９ビットのデジタル信号が供給され、最上位ビット［０］はバッファ３０ｂを通して端子Ｓ０から出力され、第２〜第９ビットはビット単位でビット符号拡散回路３１ａ〜３１ｈの端子Ｑに供給される。
【００３５】
また、端子ＳｃｉにはＴＸ通信制御回路２７から供給される拡散符号の初期値がビット符号拡散回路３１ｈからビット符号拡散回路３１ａまで順に供給され、符号拡散回路３１ａから端子Ｓｃｏに出力される。端子Ｓｔｒｏｂｅ，ＬＤにはＴＸ通信制御回路２７からストローブ信号，ロード信号が入力され、ビット符号拡散回路３１ａ〜３１ｈそれぞれに供給される。
【００３６】
ビット符号拡散回路３１ａ〜３１ｈそれぞれは、端子Ｉ，Ｑから供給される２ビットの信号それぞれを拡散符号で拡散し被拡散信号として多重化回路３３に供給する。多重化回路３３は、ビット符号拡散回路３１ａ〜３１ｈから供給される被拡散信号を多重化して端子Ｓ２［１：０］，端子Ｓ３［２：０］，端子Ｓ４［３：０］，端子Ｓ５［４：０］それぞれから出力する。
【００３７】
図６は、ビット符号拡散回路３１ａ〜３１ｈの一実施形態のブロック図を示す。同図中、端子Ｓｃｉから供給される拡散符号の初期値は、端子ＬＤからのロード信号によってレジスタ４１，４２それぞれにラッチされ、レジスタ４１，４２から拡散符号生成回路４３に供給され、端子Ｓｔｒｏｂｅからのストローブ信号によって拡散符号生成回路４３に取り込まれる。
【００３８】
拡散符号生成回路４３は、端子ＣＫからシフトクロックを供給されて２種類の異なる拡散符号を生成してイクスクルーシブオア回路４６，４７それぞれに供給する。端子Ｉ，Ｑには各１ビットのデジタル信号が供給され、ラッチ回路４４，４５において端子ＣＫからのシフトクロックに同期をとったのちイクスクルーシブオア回路４６，４７それぞれに供給される。
【００３９】
イクスクルーシブオア回路４６，４７それぞれは、各１ビットのデジタル信号を２種類の異なる拡散符号で拡散し、得られた被拡散信号は論理値変換回路４８，４９において、各２ビットの２の補数形式の信号Ｉ［１：０］，Ｑ［１：０］とされて端子Ｉｏ［１：０］，Ｑｏ［１：０］より出力される。２の補数形式の信号とするのは次段でデジタル加算を行うためである。
【００４０】
拡散符号生成回路４３の一実施形態としては、図７に示すように、帰還タップを有する線形帰還シフトレジスタ５１，５２と、イクスクルーシブオア５３ａ，５３ｂ，５３ｄ，５４ａ，５４ｂ，５４ｄから構成される。
【００４１】
また、論理値変換回路４８，４９の一実施形態としては、図８に示すように、インバータ５５と、バッファ５６から構成される。
【００４２】
図９は、多重化回路３３の一実施形態のブロック図を示す。同図中、符号付２入力デジタル加算回路６１は、ビット符号拡散回路３１ａからの２の補数形式の信号Ｉ１［１：０］，Ｑ１［１：０］を加算して３ビットの加算信号を符号量子化回路６２に供給し、符号量子化回路６２は、３ビットの加算信号を２ビットの信号Ｓ２［１：０］に変換して出力する。符号付２入力デジタル加算回路６３は、ビット符号拡散回路３１ｂからの２の補数形式の信号Ｉ２［１：０］，Ｑ２［１：０］を加算して３ビットの加算信号Ｓ３［２：０］を出力する。
【００４３】
符号付４入力デジタル加算回路６４は、ビット符号拡散回路３１ｃ，３１ｄからの２の補数形式の信号Ｉ３［１：０］，Ｉ４［１：０］，Ｑ３［１：０］，Ｑ４［１：０］を加算して４ビットの加算信号Ｓ４［３：０］を出力する。符号付８入力デジタル加算回路６５は、ビット符号拡散回路３１ｅ，３１ｆ，３１ｇ，３１ｈからの２の補数形式の信号Ｉ５［１：０］〜Ｉ８［１：０］，Ｑ５［１：０］〜Ｑ８［１：０］を加算して５ビットの加算信号Ｓ５［４：０］を出力する。
【００４４】
図１０は、符号量子化回路の一実施形態を示す図である。同図中、ｎビットの２の補数形式の信号は、符号量子化回路７０において閾値Ｖと比較され、値が＋１又は−１の符号付２ビットの信号に変換する、すなわち、信号の縮退を行っている。
【００４５】
図１１は、多重化制御回路２８の一実施形態のブロック図を示す。同図中、バッファ７１は符号拡散回路２６のＳ０出力である信号Ｑ０をデジタル信号ＺＤ［０］として出力し、バッファ７２は符号拡散回路２５のＳ０出力である信号Ｐ０をデジタル信号ＺＤ［１］として出力する。バッファ７３は符号拡散回路２６のＳ１出力である信号Ｑ１をデジタル信号ＺＤ［２］として出力し、バッファ７４は符号拡散回路２５のＳ１出力である信号Ｐ１をデジタル信号ＺＤ［３］として出力する。
【００４６】
アナログ３値変換回路７５は、符号拡散回路２６のＳ２［１：０］出力である信号Ｙ［１：０］を１ビットのアナログ３値信号に変換しアナログ変調信号ＺＡ［０］として出力する。アナログ３値変換回路７６は、符号拡散回路２５のＳ２［１：０］出力である信号Ｘ［１：０］を１ビットのアナログ３値信号に変換しアナログ変調信号ＺＡ［１］として出力する。
【００４７】
符号付２入力デジタル加算回路７７ａは、符号拡散回路２５のＳ３［２：０］出力である信号Ｘ［４：２］と符号拡散回路２６のＳ３［２：０］出力である信号Ｙ［４：２］を加算して加算信号を符号量子化回路７８ａに供給し、符号量子化回路７８ａは加算信号を２ビットの信号に変換する。この２ビットの信号はアナログ３値変換回路７９ａで１ビットのアナログ３値信号に変換されてアナログ変調信号ＺＡ［２］として出力される。
【００４８】
符号付２入力デジタル加算回路７７ｂは、符号拡散回路２５のＳ４［３：０］出力である信号Ｘ［８：５］と符号拡散回路２６のＳ４［３：０］出力である信号Ｙ［８：５］を加算して加算信号を符号量子化回路７８ｂに供給し、符号量子化回路７８ｂは加算信号を２ビットの信号に変換する。この２ビットの信号はアナログ３値変換回路７９ｂで１ビットのアナログ３値信号に変換されてアナログ変調信号ＺＡ［３］として出力される。
【００４９】
符号付２入力デジタル加算回路７７ｃは、符号拡散回路２５のＳ５［４：０］出力である信号Ｘ［１３：９］と符号拡散回路２６のＳ５［４：０］出力である信号Ｙ［１３：９］を加算して加算信号を符号量子化回路７８ｃに供給し、符号量子化回路７８ｃは加算信号を２ビットの信号に変換する。この２ビットの信号はアナログ３値変換回路７９ｃで１ビットのアナログ３値信号に変換されてアナログ変調信号ＺＡ［４］として出力される。
【００５０】
図１２は、アナログ３値変換回路７５，７６，７９ａ〜７９ｃの一実施形態を示す図である。同図中、アナログ３値変換回路８０は２ビットの入力Ｉ［１］，Ｉ［０］に対し＋ＶＤＤ，−ＶＤＤ，ハイインピーダンス（Ｈｉ−Ｚ）の３値のアナログ変調信号を出力する。
【００５１】
ここで、図３に示す送信側装置は、多重化制御回路２８から４本のデジタル信号ＺＤ［３：０］と５本のアナログ変調信号ＺＡ［５：０］を出力する。また、ＴＸ通信制御回路２７から１００ＭＨｚのクロックとストローブ信号を出力する。
【００５２】
<受信側装置>
図１３は本発明に適用される受信側装置の一実施形態のブロック図を示す。同図中、受信側装置は、例えばデジタル回路部に相当し、逆拡散回路８１と、ＲＸ通信制御回路８２と、レジスタ８３，８４，８５，８６を有している。
【００５３】
ＲＸ通信制御回路８２は、送信側回路から有線にて伝送された１００ＭＨｚのクロックとストローブ信号に同期した初期拡散コードとストア信号を発生する。
【００５４】
逆拡散回路８１は、送信側回路から有線にて伝送された、４本のデジタル信号ＺＤ［３：０］と５本のアナログ変調信号ＺＡ［５：０］と１００ＭＨｚのクロックとストローブ信号を供給され、ＲＸ通信制御回路８２から供給される上記クロックとストローブ信号に同期した初期拡散コードを用いて上記アナログ変調信号の逆拡散を行って、各９ビットの４本のデジタル信号を出力する。４本のデジタル信号それぞれは、ＲＸ通信制御回路８２からのストア信号によってレジスタ８３〜８６それぞれにラッチされたのち出力される。なお、レジスタ８３〜８６の代りにＤ／Ａ変換器を用いても良い。
【００５５】
図１４は逆拡散回路８１の一実施形態のブロック図を示す。同図中、逆拡散回路８１は、タイプＣの逆拡散回路部９１と、タイプＤの逆拡散回路部９２と、タイプＥの逆拡散回路部９３と、タイプＦの逆拡散回路部９４，９５と、拡散クロック発生回路９６と、ＤＭＵＸ回路９７を有している。
【００５６】
逆拡散回路部９１にはアナログ変調信号ＺＡ［４］が供給され、逆拡散回路部９２にはアナログ変調信号ＺＡ［３］が供給され、逆拡散回路部９３にはアナログ変調信号ＺＡ［２］が供給され、逆拡散回路部９４にはアナログ変調信号ＺＡ［１］が供給され、逆拡散回路部９５にはアナログ変調信号ＺＡ［０］が供給され、ＤＭＵＸ回路９７にはデジタル信号ＺＤ［３：０］が供給される。
【００５７】
また、端子Ｓｔｒｏｂｅにはストローブ信号が入力され、逆拡散回路部９１〜９５に供給される。クロックは拡散クロック発生回路９６に供給されて拡散クロックが発生され逆拡散回路部９１〜９５に供給される。端子ＬＤ，ＳｃｉにはＲＸ通信制御回路８２からロード信号，初期拡散コードが供給される。
【００５８】
逆拡散回路部９１〜９５それぞれで逆拡散されたデータＤ［１５：０］，Ｄ［７：０］，Ｄ［３：０］，Ｄ［１：０］，Ｄ［１：０］はＤＭＵＸ回路９７に供給される。ＤＭＵＸ回路９７は、データＤ［１５：０］，Ｄ［７：０］，Ｄ［３：０］，Ｄ［１：０］，Ｄ［１：０］とデジタル信号ＺＤ［３：０］の並べ替えを行ってデータＤ０［８：０］，Ｄ１［８：０］，Ｄ２［８：０］，Ｄ３［８：０］を出力する。
【００５９】
図１５はタイプＣの逆拡散回路部９１の一実施形態のブロック図を示す。同図中、端子Ｉからのアナログ変調信号ＺＡ［４］はビット逆拡散回路１０１ａ〜１０１ｈの端子ＺＡに供給される。また、端子Ｓｔｒｏｂｅからのストローブ信号，端子ＬＤからのロード信号，端子ＣＫからのクロックはビット逆拡散回路１０１ａ〜１０１ｈに供給され、端子Ｓｃｉからの初期拡散コードはビット逆拡散回路１０１ａからビット逆拡散回路１０１ｈまで順に供給される。
【００６０】
ビット逆拡散回路１０１ａ〜１０１ｈそれぞれは端子ＺＡのアナログ変調信号の逆拡散を行ってビットＩｏ，Ｑｏを出力する。ビット逆拡散回路１０１ａ〜１０１ｈの出力するビットＩｏ，Ｑｏは信号変換回路１０２ａ〜１０２ｐでデジタル信号に変換されてビットＤ［１５］〜Ｄ［０］として出力される。
【００６１】
図１６はタイプＤの逆拡散回路部９２の一実施形態のブロック図を示す。同図中、端子Ｉからのアナログ変調信号ＺＡ［３］はビット逆拡散回路１１１ａ〜１１１ｄの端子ＺＡに供給される。また、端子Ｓｔｒｏｂｅからのストローブ信号，端子ＬＤからのロード信号，端子ＣＫからのクロックはビット逆拡散回路１１１ａ〜１１１ｄに供給され、端子Ｓｃｉからの初期拡散コードはビット逆拡散回路１１１ａからビット逆拡散回路１１１ｄまで順に供給される。
【００６２】
ビット逆拡散回路１１１ａ〜１１１ｄそれぞれは端子ＺＡのアナログ変調信号の逆拡散を行ってビットＩｏ，Ｑｏを出力する。ビット逆拡散回路１１１ａ〜１１１ｄの出力するビットＩｏ，Ｑｏは信号変換回路１１２ａ〜１１２ｈでデジタル信号に変換されてビットＤ［７］〜Ｄ［０］として出力される。
【００６３】
図１７はタイプＥの逆拡散回路部９３の一実施形態のブロック図を示す。同図中、端子Ｉからのアナログ変調信号ＺＡ［２］はビット逆拡散回路１２１ａ，１２１ｂの端子ＺＡに供給される。また、端子Ｓｔｒｏｂｅからのストローブ信号，端子ＬＤからのロード信号，端子ＣＫからのクロックはビット逆拡散回路１２１ａ，１２１ｂに供給され、端子Ｓｃｉからの初期拡散コードはビット逆拡散回路１２１ａからビット逆拡散回路１２１ｂに順に供給される。
【００６４】
ビット逆拡散回路１２１ａ，１２１ｂそれぞれは端子ＺＡのアナログ変調信号の逆拡散を行ってビットＩｏ，Ｑｏを出力する。ビット逆拡散回路１２１ａ，１２１ｂの出力するビットＩｏ，Ｑｏは信号変換回路１２２ａ〜１２２ｄでデジタル信号に変換されてビットＤ［３］〜Ｄ［０］として出力される。
【００６５】
図１８はタイプＦの逆拡散回路部９４，９５の一実施形態のブロック図を示す。同図中、端子Ｉからのアナログ変調信号ＺＡ［１］又はＺＡ［０］はビット逆拡散回路１３１の端子ＺＡに供給される。また、端子Ｓｔｒｏｂｅからのストローブ信号，端子ＬＤからのロード信号，端子ＣＫからのクロックはビット逆拡散回路１３１に供給され、端子Ｓｃｉからの初期拡散コードはビット逆拡散回路１３１に供給される。
【００６６】
ビット逆拡散回路１３１は端子ＺＡのアナログ変調信号の逆拡散を行ってビットＩｏ，Ｑｏを出力する。ビット逆拡散回路１３１の出力するビットＩｏ，Ｑｏは信号変換回路１３２ａ，１３２ｂでデジタル信号に変換されてビットＤ［１］，Ｄ［０］として出力される。
【００６７】
図１９はビット逆拡散回路１０１ａ等の一実施形態のブロック図を示す。同図中、端子Ｓｃｉから供給される拡散符号の初期値は、端子ＬＤからのロード信号によってレジスタ１４１，１４２それぞれにラッチされ、レジスタ１４１，１４２から拡散符号生成回路１４３に供給され、端子Ｓｔｒｏｂｅからのストローブ信号によって拡散符号生成回路１４３に取り込まれる。
【００６８】
拡散符号生成回路１４３は、端子ＣＫからシフトクロックを供給されて２種類の異なる拡散符号を生成し、バッファ１４４，１４５を介してイクスクルーシブオア回路１４６，１４７それぞれに供給する。なお、バッファ１４４，１４５それぞれは、拡散符号生成回路１４３から供給される値が０又は１の信号を値−１又は＋１のアナログ信号に変換してイクスクルーシブオア回路１４６，１４７それぞれに供給している。端子ＺＡからの１ビットのアナログ変調信号はイクスクルーシブオア回路１４６，１４７に供給される。
【００６９】
イクスクルーシブオア回路１４６，１４７それぞれは、アナログ変調信号を２種類の異なる拡散符号で逆拡散する。ここで得られた逆拡散信号はシンボル積分器１４８，１４９において、シンボル期間毎に積分されて、積分信号が端子Ｉｏ，Ｑｏから出力される。
【００７０】
図２０は信号変換回路１０２ａ等の一実施形態のブロック図を示す。同図中、端子Ｉから供給される、例えば図２１（Ａ）の破線に示す波形の積分信号は傾き検出回路１５１で傾き検出され、例えば図２１（Ａ）の実線に示す波形の傾き検出信号が得られる。
【００７１】
傾き検出信号は移動平均計算回路１５２に供給されて移動平均値が求められ、ヒステリシス変換回路１５３でヒステリシス特性を付与される。すなわち移動平均値の変化量が閾値を超えたときに変化方向が切り替えられる。これによって、例えば図２１（Ｂ）の破線に示す波形とされる。なお、ヒステリシス変換回路１５３は、傾き値（微分信号）を移動平均化（つまりローパスフィルタ処理）しても、取り除けなかった高周波（スパイク）ノイズを数学的手法で除去するために、デジタルでサンプルされた信号の過去の履歴を使って除去するためのものである。ただし、ヒステリシス変換が必須ではなく、上記のような散発的に残るスパイクノイズを除去するものであれば他の手段を用いてもよい。
【００７２】
この信号は比較回路１５４で所定の閾値と比較されることにより２値化され、例えば図２１（Ｂ）の実線に示す波形とされ、更に、比較回路１５４内で論理反転されて１ビットのデジタル信号として出力される。
【００７３】
図２２（Ａ），（Ｂ）は、ＤＭＵＸ回路９７の一実施形態の機能を示す図である。ＤＭＵＸ回路９７は信号の並べ替えを行う。図２２（Ａ）において、逆拡散回路部９１から供給された信号Ｄｉ［３５］〜Ｄｉ［３２］は信号Ｄ３［８］〜Ｄ０［８］として出力される。なお、Ｄ３［８］はデジタル信号Ｄ０の第８ビットを表す。同様に、逆拡散回路部９１から供給された信号Ｄｉ［３１］〜Ｄｉ［２８］は信号Ｄ３［７］〜Ｄ０［７］として出力され、逆拡散回路部９１から供給された信号Ｄｉ［２７］〜Ｄｉ［２４］は信号Ｄ３［６］〜Ｄ０［６］として出力され、逆拡散回路部９１から供給された信号Ｄｉ［２３］〜Ｄｉ［２０］は信号Ｄ３［５］〜Ｄ０［５］として出力される。
【００７４】
図２２（Ｂ）において、逆拡散回路部９２から供給された信号Ｄｉ［１９］〜Ｄｉ［１６］は信号Ｄ３［４］〜Ｄ０［４］として出力され、逆拡散回路部９２から供給された信号Ｄｉ［１５］〜Ｄｉ［１２］は信号Ｄ３［３］〜Ｄ０［３］として出力される。
【００７５】
また、逆拡散回路部９３から供給された信号Ｄｉ［１１］〜Ｄｉ［８］は信号Ｄ３［２］〜Ｄ０［２］として出力される。逆拡散回路部９４から供給された信号Ｄｉ［７］，Ｄｉ［６］は信号Ｄ３［１］，Ｄ２［１］として出力され、逆拡散回路部９５から供給された信号Ｄｉ［５］，Ｄｉ［４］は信号Ｄ１［１］，Ｄ０［１］として出力される。更に、デジタル信号ＺＤ［３：０］である信号Ｄｉ［３］〜Ｄｉ［０］は信号Ｄ３［０］〜Ｄ０［０］として出力される。
【００７６】
上記実施形態では、３６（９ビット×４）本の信号線を、各Ａ／Ｄ変換器の最下位桁（ＬＳＢ）の４本を除き、下位ビットから順に２のべき乗本数（２本、４本、８本、１６本）で４つにグループ分けし、更に、グループ毎に異なる拡散周波数で拡散させている。これにより、各グループの信号を拡散符号多重する拡散周波数は、
第１グループ：２×｛２×（５０／２ＭＨｚ）｝＝１００ＭＨｚ
第２グループ：    ４×（５０／４ＭＨｚ）＝５０ＭＨｚ
第３グループ：    ８×（５０／８ＭＨｚ）＝５０ＭＨｚ
第４グループ：  １６×（５０／１６ＭＨｚ）＝５０ＭＨｚ
となるため、伝送に必要なエネルギーは等価的に、無変換の信号（ＬＳＢ）４本×５０ＭＨｚを加えると、４×５０ＭＨｚ＋１００ＭＨｚ＋５０ＭＨｚ＋５０ＭＨｚ＋５０ＭＨｚ＝４５０ＭＨｚとなる。
【００７７】
つまり、図１（Ａ），（Ｂ）に示す従来方法では１８００・α［ｍＷ］必要であった伝送エネルギーを、上記実施形態では４５０・α［ｍＷ］に低減することも可能となる。
【００７８】
ところで、無線装置では、符号化された信号と拡散符号の位相情報を信号だけから得ることが難しい。そのため、既知の試験信号（パイロット）を拡散して送信し、マッチドフィルタやスライディング相関器を用いて、信号の選択、位相情報の取得を行う必要があるものの、本実施形態の送信装置と受信装置間の有線による伝送では、ストローブ信号とクロックを拡散された信号と同時に与えることが可能であり、マッチドフィルタなどの同期制御回路などが不要であり、結果的に回路量削減が可能になる。
【００７９】
なお、ストローブ信号の周波数は、基準クロック周波数÷（単一データビット長×１塊のデータ数）となり、上記実施形態ではサンプリングエッジ周期でみると約２．７ＭＨｚ以下であり、電力的には殆ど無視できるレベルである。
【００８０】
これにより、例えばフリップフロップ（約１０００個）と論理ゲート回路（イクスクルーシブオア回路やオア回路を数１００個）程度で構成することも可能であり、概ね２００００ゲート程度と、回路素子数を少なくすることもできる。
（付記１）
時間方向に連続な複数のアナログ信号からＡ／Ｄ変換した複数のデジタル信号を、下位ビットから順に複数の信号グループに分類し、
信号グループ毎に異なる拡散周波数で、かつ、ビット毎に異なる拡散符号を用いて符号拡散して多重し、符号拡散多重した複数の信号それぞれを伝送する
ことを特徴とする信号伝送方法。
（付記２）
付記１記載の信号伝送方法において、
前記複数の信号グループは、前記複数のデジタル信号を、最下位ビットの次の下位ビットから順に２のべき乗ビット数毎に分類する
ことを特徴とする信号伝送方法。
（付記３）
付記２記載の信号伝送方法において、
前記複数のデジタル信号の最下位ビットは単独で伝送する
ことを特徴とする信号伝送方法。
（付記４）
付記３記載の信号伝送方法において、
前記符号拡散多重した複数の信号と前記複数のデジタル信号の最下位ビットと共に、ストローブ信号及びクロックを伝送する
ことを特徴とする信号伝送方法。
（付記５）
時間方向に連続な複数のアナログ信号をＡ／Ｄ変換して複数のデジタル信号を得るＡ／Ｄ変換手段と、
前記複数のデジタル信号を、下位ビットから順に複数の信号グループに分類し、信号グループ毎に異なる拡散周波数で、かつ、ビット毎に異なる拡散符号を用いて符号拡散する符号拡散手段と、
前記符号拡散した信号を前記複数の信号グループそれぞれで多重し、符号拡散多重した複数の信号を伝送する多重手段と、
を有することを特徴とする送信側装置。
（付記６）
付記５記載の送信側装置において、
前記符号拡散手段は、前記複数のデジタル信号を、最下位ビットの次の下位ビットから順に２のべき乗ビット数毎に分類する
ことを特徴とする送信側装置。
（付記７）
付記６記載の送信側装置において、
前記複数のデジタル信号の最下位ビットを単独で伝送する手段を
有することを特徴とする送信側装置。
（付記８）
付記７記載の送信側装置において、
前記符号拡散多重した複数の信号と前記複数のデジタル信号の最下位ビットと共に、ストローブ信号及びクロックを伝送する手段を
有することを特徴とする送信側装置。
（付記９）
時間方向に連続な複数のアナログ信号からＡ／Ｄ変換した複数のデジタル信号を、下位ビットから順に複数の信号グループに分類し、信号グループ毎に異なる拡散周波数で、かつ、ビット毎に異なる拡散符号を用いて符号拡散して多重した複数の信号を受信する受信側装置であって、
前記符号拡散して多重した複数の信号それぞれを前記ビット毎に異なる拡散符号を用いて逆拡散する逆拡散手段と、
前記複数の信号を逆拡散した信号から前記複数のデジタル信号を分離する分離手段と、
を有することを特徴とする受信側装置。
（付記１０）
付記９記載の受信側装置において、
前記逆拡散手段は、逆拡散された信号をアナログ積分するアナログ積分手段と、
前記アナログ積分した信号の傾きの移動平均値を得る移動平均手段と、
前記移動平均値を２値化する２値化手段と、
を有することを特徴とする受信側装置。
（付記１１）
付記４記載の信号伝送方法において、
前記符号拡散多重した複数の信号と前記複数のデジタル信号の最下位ビットとストローブ信号及びクロックそれぞれを、有線にて伝送する
ことを特徴とする信号伝送方法。
（付記１２）
付記１０記載の受信側装置において、
前記符号拡散して多重した複数の信号と共に、ストローブ信号及びクロックを受信する手段を有し、
前記逆拡散手段は、前記ストローブ信号及びクロックに同期して逆拡散を行う
ることを特徴とする受信側装置。
【図面の簡単な説明】
【００８１】
【図１】従来の信号伝送システムの一例のブロック図である。
【図２】ランプ波形をＡ／Ｄ変換した様子を示す図である。
【図３】本発明に適用される送信側装置の一実施形態のブロック図である。
【図４】図３での信号をまとめる様子を示す図である。
【図５】符号拡散回路の一実施形態のブロック図である。
【図６】ビット符号拡散回路の一実施形態のブロック図である。
【図７】拡散符号生成回路の一実施形態を示す図である。
【図８】論理値変換回路の一実施形態を示す図である。
【図９】多重化回路の一実施形態のブロック図である。
【図１０】符号量子化回路の一実施形態を示す図である。
【図１１】多重化制御回路の一実施形態のブロック図である。
【図１２】アナログ３値変換回路の一実施形態を示す図である。
【図１３】本発明に適用される受信側装置の一実施形態のブロック図である。
【図１４】逆拡散回路の一実施形態のブロック図である。
【図１５】タイプＣの逆拡散回路部の一実施形態のブロック図である。
【図１６】タイプＤの逆拡散回路部の一実施形態のブロック図である。
【図１７】タイプＥの逆拡散回路部の一実施形態のブロック図である。
【図１８】タイプＦの逆拡散回路部の一実施形態のブロック図である。
【図１９】ビット逆拡散回路の一実施形態のブロック図である。
【図２０】信号変換回路の一実施形態のブロック図である。
【図２１】信号変換回路の各部の信号波形図である。
【図２２】ＤＭＵＸ回路の一実施形態の機能を示す図である。
【符号の説明】
【００８２】
２１〜２４  Ａ／Ｄ変換器
２５，２６  符号拡散回路
２７  ＴＸ通信制御回路
２８  多重化制御回路
８１  逆拡散回路
８２  ＲＸ通信制御回路
８３〜８６  レジスタ
【図１】
0005040751.tif 000002
【図２】
0005040751.tif 000003
【図３】
0005040751.tif 000004
【図４】
0005040751.tif 000005
【図５】
0005040751.tif 000006
【図６】
0005040751.tif 000007
【図７】
0005040751.tif 000008
【図８】
0005040751.tif 000009
【図９】
0005040751.tif 000010
【図１０】
0005040751.tif 000011
【図１１】
0005040751.tif 000012
【図１２】
0005040751.tif 000013
【図１３】
0005040751.tif 000014
【図１４】
0005040751.tif 000015
【図１５】
0005040751.tif 000016
【図１６】
0005040751.tif 000017
【図１７】
0005040751.tif 000018
【図１８】
0005040751.tif 000019
【図１９】
0005040751.tif 000020
【図２０】
0005040751.tif 000021
【図２１】
0005040751.tif 000022
【図２２】
0005040751.tif 000023