(57)【特許請求の範囲】
【請求項１】
複数のバーンインボードと電源装置とを有し、
上記複数のバーンインボードのそれぞれは、
それぞれに被検査デバイスが装着される複数のソケットと、
上記ソケットを介して被検査デバイスに対して第１電圧のもとに最大電流として第１電流の供給が可能とされる複数のスイッチング電源回路と、
上記複数のスイッチング電源回路の入力電圧端子を共通に接続する電源供給線とを有し、
上記電源装置は、上記複数のバーンインボードの上記電源供給線に対して共通に第２電圧のもとに供給可能電流が第２電流とされるとき、かかる第２電流の電流値が上記複数のバーンインテストボードの各スイッチング電源回路から供給される上記第１電流の総和の電流値よりも小さくなるように上記第２電圧を上記第１電圧よりも高く設定するバーンイン電源供給方法。
【請求項２】
請求項１において、
上記バーンインボードには、上記第２電圧の供給／遮断を検知して、上記複数のスイッチング電源回路に対してオン／オフ動作の制御を行う共通回路を有するバーンイン電源供給方法。
【請求項３】
請求項２において、
上記第１電流を超える電流出力を検知する検知回路を更に有し、
上記検知回路の出力信号により対応するスイッチング電源回路の動作を停止させるとともに、検知信号を出力させるバーンイン電源供給方法。
【請求項４】
請求項３において、
上記被検査デバイスが破壊に至る熱暴走温度を検知する温度検知手段を更に有し、
上記温度検知手段の検知信号により対応するスイッチング電源回路の動作を停止させるとともに、検知信号を出力させるバーンイン電源供給方法。
【請求項５】
それぞれに被検査デバイスの装着が可能にされた複数のソケットと、
上記ソケットを介して装着された被検査デバイスに対して第１電圧ものに最大電流として第１電流の供給が可能とされた複数のスイッチング電源回路と、
上記複数のスイッチング電源回路に対して共通に設けられた共通回路と、
上記複数のスイッチング電源回路の入力電圧端子を共通に接続して電源供給を行う電源供給線とを有し、
上記共通回路は、上記電源供給線に供給された第３電圧の供給／遮断を検知して、上記複数のスイッチング電源回路に対してオン／オフ動作の制御を行い、
上記電源供給線に割り当てられる最大電流の電流値は、上記複数のスイッチング電源回路から出力される上記第１電流の総和の電流値よりも小さくなるように上記第３電圧を上記第１電圧よりも高く設定されるバーンインボード。
【請求項６】
請求項５において、
上記共通回は、上記第１電流を超える電流出力を検知する検知回路を更に有し、
上記検知回路の第１検知信号により対応するスイッチング電源回路の動作を停止させるとともに、上記第１検知信号を出力させる出力端子を有するバーンインボード。
【請求項７】
請求項６において、
上記各ソケットには、上記被検査デバイスが破壊に至る熱暴走温度を検知する温度検知手段を更に有し、
上記温度検知手段の第２検知信号により対応するスイッチング電源回路の動作を停止させるとともに上記出力端子から出力させるバーンインボード。
【請求項８】
請求項７において、
上記被検査デバイスに対してスイッチを介して第４電圧を供給する電源端子を更に有し、
上記第１又は第２検知信号により上記スイッチをオフにするバーンインボード。
【請求項９】
請求項１ないし４のいずれか一つにおいて、
上記第２電流の電流値は上記複数のバーンインテストボードの各スイッチング電源回路から供給される上記第１電流の総和の電流値により１／２以下に小さくされるバーンイン電源供給方法。
【請求項１０】
請求項５ないし８のいずれか一つにおいて、
上記電源供給線に割り当てられる最大電流の電流値は、上記複数のスイッチング電源回路から出力される上記第１電流の総和の電流値よりも１／２以下に小さくされるバーンインボード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のバーンインテスト工程の効率化に向けたバーンイン電源供給方法、バーンインボード及びそれに好適な半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
バーンインテストボードとして特開２００６−０７１５８５号公報がある。同公報のバーンインテストボードは、被検査半導体集積回路にそれぞれ対応して電圧変換部としての３端子レギュレータを搭載して電源電圧を供給することにより、電源装置と被検査半導体集積回路との間の電源線での電圧低下により必要な電圧が印加されないこと、多数の半導体集積回路の動作によるノイズが電源線に重畳して最悪の場合に半導体集積回路を破壊させたり、テスト信号パターンに重畳して適正なバーンインテストができなったりするのを防ぐようにするものである。半導体温度センサとして、特開平０５−２４８９６２号公報がある。
【特許文献１】特開２００６−０７１５８５号公報
【特許文献２】特開平０５−２４８９６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１に記載のバーンインテストボードは、明細書段落（００３１）〜（００３２）に記載されているように、３端子レギュレータを用いているので１．８Ｖのようなバーンイン電圧を安定的に得るためには３Ｖ〜５．５Ｖのような入力電圧を供給する。この理由は、３端子レギュレータでの電力損失を考慮したものである。つまり、特許文献１のバーンインテストボードでは、例えば同公報の図２の供給電源から供給される電流は、一部が３端子レギュレータに流れる電流として消費されてしまうので、上記供給電源から供給される電流よりも小さな電流しか被検査半導体集積回路に供給することができない。このことは、バーンイン装置の電源装置は、被検査半導体集積回路に流れる電流の他に、上記個々の被半導体集積回路に設けられた３端子レギュレータに流れる電流も負担することが必要になる。
【０００４】
バーンイン装置の電源装置の最大電流供給能力は、あるいは上記電源装置と上記バーンインテストボードとを接続する電源線の許容電流には限界がある。したがって、特許文献１のバーンインテストボードを用いた場合には、これらバーンイン装置の電源装置や電源線での最大電流供給能力に対して、上記３端子レギュレータに流れる電流が上記のように失われてしまうので、その電流ロス分だけ被検査半導体集積回路の数を減らすことが必要となり、バーンインテスト工程での効率化が失われてしまうという問題を有する。上記特許文献１の明細書段落（０００２）〜（０００４）においてあるように、一般的に半導体集積回路の初期不良は、０．１％〜５％もあり、その除去を効率的に行うことが重要であることが述べられているものの、上記３端子レギュレータでの電流損失についての上記のような考察がなされていない。
【０００５】
本願発明者においては、バーンイン工程での効率化を阻害する別の問題として、被検査デバイスの熱破壊があることを見出した。ハンダボールやレジン等の樹脂封止体を有する半導体装置は、バーンイン工程時の不良半導体装置の熱暴走によって約２００°Ｃ以上になるとハンダボールやレジンが溶融してしまう。ハンダボールが溶融するとハンダボールを挟むようして電気接触をしているソケットピンの接触部にハンダが詰まり機能が失われてしまう。また、封止体としてのレジンが溶融するとソケットに半導体装置が接着してしまい、それを取り外しても使用不能となる。
【０００６】
これらの結果、当該ソケットの取り替え作業が必要となり、その取り替え作業時間だけバーンインボートが使用できなくなる。この取り替え作業の間のバーンイン中断を避けるためには、高価なバーンインボートを予備に置くことが必要となり、ソケット自体が比較的高価であることからバーンインに必要な設備費用が割高となる。結局、効率化のために単位時間当たりのバーンインできる被検査半導体装置の数を増加させるためには、前記特許文献１のバーンインテストボードを用いた場合や上記被検査デバイスの熱破壊に対応するためには、バーンイン装置の数（規模）を大きくしたり、予備のバーンインボートを用意したりするなどのために設備費用を高くしてしまうという問題を有する。
【０００７】
本発明の目的は、半導体装置のバーンインテスト工程の効率化に向けたバーンイン電源供給方法、バーンインボード及びそれに好適な半導体装置を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される実施例の１つのバーイン電源供給方法は、下記の通りである。ソケットに装着された被検査デバイスに対してスイッチング電源回路により第１電圧で最大出力電流が供給される。バーンインボードには、複数の上記ソケット及びスイッチング電源回路が搭載され、各スイッチング電源回路の入力電圧端子が共通化される。電源装置は、上記複数のバーンインボードの上記入力電圧端子が共通化された電圧端子に第２電圧で最大出力電流が第２電流を供給する。上記第２電圧は、上記第１電圧よりも高く設定し、上記第２電流は、上記複数のバーンインテストボードの各スイッチング電源回路から出力される上記第１電流の総合電流よりも小さくする。
【０００９】
本願において開示される実施例の他の１つのバーンインボードは、下記の通りである。複数のソケットにそれぞれ対応してスイッチング電源回路を設ける。各スイッチング電源回路は、被検査デバイスに対して第１電圧で最大出力電流が第１電流を供給する。上記複数のスイッチング電源回路に対して共通に設けられた共通回路が設けられる。上記複数のスイッチング電源回路の入力電圧端子が共通に接続された電圧入力端子を有する。上記共通回路は、上記電圧入力端子に供給された第３電圧の供給／遮断を検知して、上記複数のスイッチング電源回路に対してオン／オフ動作の制御を行う。上記電圧入力端子には、最大出力電流が第３電流とされた上記第３電圧が供給される。上記第３電圧は、上記第１電圧よりも高く設定され、上記第３電流は、上記複数のスイッチング電源回路から出力される上記第１電流の総合電流よりも小さくされる。
【００１０】
本願において開示される実施例の更に他の１つ半導体装置は、下記の通りである。ハンダボール又は樹脂封止体を有する。破壊に至る熱暴走温度を検知する温度検知手段と、上記温度検知手段の検知信号に対応した出力信号を出力させ温度検知端子とを有して、バーイン時に上記温度検知出力を電源遮断制御に用いる。
【発明の効果】
【００１１】
電源装置の電源供給能力あるいは電源供給線の許容電流に対して、バーンインされる被検査デバイスに供給される総合電流を大きくできるのでバーンインテスト工程の効率化が可能になる。被検査デバイスの熱破壊防止によりソケット取り替えが不要となり、バーンイン工程の効率化あるいは設備費用低減が可能となる。
【発明を実施するための最良の形態】
【００１２】
図１には、この発明に係るバーンインシステム及び電源供給方法の一実施例のブロック図が示されている。バーンインシステムは、バーンイン（以下ＢＩと略す）装置、バーンイン炉及びＢＩ（バーンイン）ボードから構成される。上記ＢＩ装置は、特に制限されないが、電源装置ＨＶＤＤＧ、ＶＴＴＧ及び＋５ＶＧと制御回路ＣＯＮＴを有する。上記電源装置ＨＶＤＤＧは、被検査デバイスＤＵＴの主電源を発生させる。上記電源装置ＶＴＴＧは、ＢＩ装置が持つ安定した電圧ＶＴＴを発生させる電圧回路であり、これを後述するように基準電圧として利用する。上記電源装置＋５ＶＧは、ＢＩボードに搭載される共通回路の動作電圧を発生させる。上記制御回路ＣＯＮＴは、被検査デバイスＤＵＴに対する入力信号を発生させ、あるいはＢＩボードからのモニタ信号ＭＯＮを受けて、被検査デバイスＤＵＴの不良情報を記憶する。また、特に制限されないが、上記制御回路ＣＯＮＴは、図示しないけれどもバーンイン炉内の温度制御のための制御動作を行う。上記バーンイン炉の温度等の制御は、別個に設けられるものであってもよい。
【００１３】
上記ＢＩボードは、複数の被検査デバイスＤＵＴを搭載する図示しないソケットと、各ソケット（つまりは被検査デバイスＤＵＴ）に対応した個別回路として電源回路がそれぞれ設けられる。例えば、１つのＢＩボード上には、３×５＝１５個のソケット及び上記電源回路が搭載される。上記電源回路は、ＤＣ−ＤＣコンバータとしてのスイッチング電源回路ＳＷＲＥＧが用いられる。上記各スイッチング電源回路ＳＷＲＥＧは、上記ＢＩ装置の主電源装置ＨＶＤＤＧから供給される入力電圧ＨＶＤＤを被検査デバイスＤＵＴに供給される主電源電圧ＶＤＤに変換するＤＣ−ＤＣコンバータとしての動作を行う。上記入力電圧ＨＶＤＤは、ヒューズＦＵＳを介してスイッチング電源回路ＳＷＲＥＧの入力電圧端子に供給される。
【００１４】
上記電源回路は、上記ヒューズＦＵＳ、上記スイッチング電源回路ＳＷＲＥＧの他に、特に制限されないが、分圧回路ＤＶＣ、エラー検出回路ＥＲＲと保持回路ＦＦが設けられる。上記分圧回路ＤＶＣは、上記ＢＩ装置の電源回路ＶＴＴＧから供給される基準電圧ＶＴＴを分圧して出力電圧ＶＤＤを設定する制御入力電圧ＶＣを形成する。エラー検出回路ＥＲＲは、被検査デバイスＤＵＴに流れる電流の異常を検知し、保持回路ＦＦがそれを保持してスイッチング電源回路ＳＷＥＥＧの動作制御を行う。
【００１５】
上記ＢＩボードには、上記複数のスイッチング電源回路ＳＷＲＥＧを含む電源回路に共通に用いられる共通回路を有する。この共通回路は、例えば上記電源電圧ＨＶＤＤの供給開始、あるいは遮断を検知して各スイッチング電源回路ＳＷＲＥＧの動作制御を行う。
【００１６】
上記バーンイン炉内には、複数の上記ＢＩボードが設置される。例えば４０枚のＢＩボードがバーンイン炉内に設置され、それぞれのＢＩボードには、上記１５個の被検査デバイスＤＵＴが搭載される。しかがって、この実施例のバーンインシステムでは、１回に１５×４０＝６００個もの被検査デバイスＤＵＴのバーンインが可能とされる。
【００１７】
上記バーンインにおいて、１つの被検査デバイスＤＵＴの最大電流を５．５Ａ（アンペア）を確保するとすると、前記特許文献１を含めて従来のバーンインシテスムでは、上記電源装置ＨＶＤＤＧからは、６００×５．５＝３３００Ａ（アンペア）もの大電流を供給する電源装置や許容電流を流すケーブルが必要になり、現実的には不可能となる。
【００１８】
本願発明のバーンイン電源供給方法では、上記被検査デバイスＤＵＴのバーンイン電圧ＶＤＤが、例えば１．５Ｖ（通常動作時は１．２Ｖ）とすると、上記電源装置ＨＶＤＤＧからは７〜１０Ｖのような高い電圧ＨＶＤＤを供給する。前記特許文献１のバーンイン電源供給方法では、３端子レギュレータでの電流ロスを考慮すると入力電流よりも小さな出力電流しか得られないので３３００Ａ（アンペア）に電流ロス分を加えた大出力電流が必要になるものである。これに対して、本願発明のようなスイッチング電源回路ＳＷＲＥＧからなるＤＣ−ＤＣコンバータを用いた場合には、上記入力電圧ＨＶＤＤと出力電圧ＶＤＤに大きな電圧差を設けることにより、その電圧差（ＨＶＤＤ−ＶＤＤ）分の電力を利用して上記電源装置ＨＶＤＤＧの出力電流を小さくすることができる。
【００１９】
例えば、上記スイッチング電源回路ＳＷＲＥＧでのエネルギー変換効率を４／５（８０％）としても、入力電力の４／５が出力電力として得られるから、前記のようにＶＤＤが１．５Ｖであるなら、５倍の７．５Ｖの入力電圧ＨＶＤＤを入力することで、電源装置ＨＶＤＤＧから出力される電流を上記被検査デバイスＤＵＴに供給される電流に対して１／４に減らすことができる。つまり、前記の例では、電源装置ＨＶＤＤＧの最大出力電流は、３３００÷４＝８２５Ａに減らすことができるので実現可能となる。ちなみに、１．５Ｖの出力電圧で９００Ａ程度の出力電流を形成するバーンイン電源装置は現に存在する。逆にいうなら、上記９００Ａ程度の電源装置を用いた場合、バーンイン電圧１．５Ｖを直接供給するような従来技術では、１４０個程度の被検査デバイスにしかバーンイン用電流を供給できない。これに対して、本願発明の適用によって前記のように６００個もの被検査デバイスを同時にバーンインできるのでバーンイン工程での効率を大幅に改善することができる。
【００２０】
図２には、図１のＢＩボードに搭載される個別回路としての電源回路と共通回路の一実施例のブロック図が示されている。上記電源回路は、前記分圧回路ＤＶＣを構成する抵抗Ｒ９とＲ１０、前記スイッチング電源回路ＳＷＲＥＧ、エラー検出回路ＥＲＲ及び保持（フリップフロップ）回路ＦＦから構成される。分圧回路（Ｒ９とＲ１０）は、ＢＩ装置側からの精度のよい基準電圧ＶＴＴを分圧し、スイッチング電源回路ＳＷＲＥＧの制御電圧ＶＣとして入力する。スイッチング電源回路ＳＷＲＥＧは、上記制御電圧ＶＣに対応して、出力電圧ＶＤＤを前記のように１．５Ｖに設定する。
【００２１】
エラー検出回路ＥＲＲは、過小出力電圧を検出するものであり、被検査デバイスＤＵＴでのショート等の電源電圧ＶＤＤの低下を検出する。つまり、電圧比較回路ＶＣ３の反転入力端子（−）に抵抗Ｒ１１とＲ１２により０．９４４Ｖ程度の基準電圧ＶＲ３を供給する。そして、この電圧比較回路ＶＣ３の非反転入力端子（＋）に電源電圧ＶＤＤを供給する。電圧比較回路ＶＣ３は、電源電圧ＶＤＤが上記基準電圧ＶＲ３（０．９４４Ｖ）よりも低くなると、出力信号をハイレベルからロウレベルに変化させる。
【００２２】
フリップフロップ回路ＦＦは、２入力のゲート回路Ｇ１とＧ２の一方の入力と出力Ｄ，Ｅが交差接続されてラッチ形態にされる。ゲート回路Ｇ１の他方の入力Ｃは、上記エラー検出回路ＥＲＲの出力信号が入力される。ゲート回路Ｇ２の他方の入力Ｂには、後述する制御信号ＰＯＲが供給される。上記ゲート回路Ｇ２の出力Ｅは、ゲート回路Ｇ３を通して出力信号ＭＯＮとして出力される。上記ゲート回路Ｇ３の他方の入力には、後述する制御信号ＰＲが供給される。このフリップフロップ回路ＦＦは、エラーラッチを行うものであり、上記スイッチング電源回路ＳＷＲＥＧが、自動復帰機能を持つものであった場合に自動復帰しないように上記ショート等のエラーが発生したことを保持し、スイッチング電源回路ＳＷＲＥＧの動作を停止（ＯＦＦ）とする。
【００２３】
共通回路は、遅延回路ＤＬＹと、電圧比較回路ＶＣ１，ＶＣ２から構成される。遅延回路ＤＬＹは、前記＋５Ｖで動作するものであり、ヒューズＦＵＳ１を介して入力電圧ＨＶＤＤが分圧回路Ｒ１とＲ２を介し、上記＋５Ｖ回路に適合する入力電圧に変換されて入力される。この電源投入に対応した入力電圧は、遅延容量で設定される遅延時間（約１００ｍｓ）を持つ制御信号ＰＯＲを形成する。この制御信号ＰＯＲは、上記フリップフロップ回路ＦＦのリセット入力Ｂとして伝えられ、誤ったエラー検出のフリップフロップ回路ＦＦへの取り込みを阻止する。つまり、電源投入時等においてスイッチング電源回路ＳＷＲＥＧの出力ＶＤＤが安定するまでの間に、上記電圧比較回路ＶＣ３からエラー検出信号Ｃが出力されてもそれを抑制する。
【００２４】
電圧比較回路ＶＣ１は、非反転入力端子（−）に入力された基準電圧ＶＲ１と、ヒューズＦＵＳを介して入力された周辺電圧ＶＴＴとを比較して、周辺電圧ＶＴＴの立ち上がりを検知する。基準電圧ＶＲ１は、＋５Ｖを抵抗Ｒ３とＲ４で分圧して形成される。つまり、上記電圧比較回路ＶＣ１は、上記電圧ＶＴＴが低電圧時に被検査デバイスＤＵＴに高電圧が印加されるのを防止する。例えば、上記電圧ＶＴＴが３．０Ｖ以下の低電圧のときには、電圧比較回路ＶＣ１により出力（ＰＲ）をロウレベルにし、スイッチング電源回路ＳＷＲＥＧを動作停止（ＯＦＦ）にする。特に制限されないが、この実施例のスイッチング電源回路ＳＷＲＥＧは、制御電圧ＶＣに逆比例した出力電圧ＶＤＤを形成するものであるので、上記ＶＴＴが小さいと上記制御電圧ＶＣを小さくなって過大な出力電圧ＶＤＤを発生させてしまう。これを検知して上記スイッチング電源回路ＳＷＲＥＧの動作を停止させるのが上記電圧比較回路ＶＣ２である。
【００２５】
電圧検出回路ＶＣ２は、反転入力端子（−）に入力された基準電圧ＶＲ２と、抵抗Ｒ５とＲ６で分圧された上記入力電圧ＨＶＤＤとを比較して入力電圧ＨＶＤＤの電圧を検出する。上記基準電圧ＶＲ２は、＋５Ｖを抵抗Ｒ７とＲ８で分圧して形成される。電圧比較回路ＶＣ２は、上記入力電圧ＨＶＤＤが低電圧異常を検知し、必要なバーンイン電流が得られなくなるのを防止する。例えば、上記入力電圧ＨＶＤＤが６．２Ｖ以下の低電圧のときには、電圧比較回路ＶＣ２により出力（ＰＲ）をロウレベルにし、スイッチング電源回路ＳＷＲＥＧを動作停止（ＯＦＦ）にする。上記２つの電圧検出回路ＶＣ１とＶＣ２の出力は、共通化されてプルアップ抵抗Ｒ１３が設けられて、いわばワイヤードオア論理が採られた検出信号ＰＲが形成される。この検出信号ＰＲは、上記フリップフロップ回路ＦＦの出力部に設けられたゲート回路Ｇ３を制御してスイッチング電源回路ＳＷＲＥＧの動作を停止（ＯＦＦ）させる。
【００２６】
図３には、上記電源回路及び共通回路の動作を説明するタイミング図が示されている。ＢＩ装置では、＋５Ｖ、ＶＴＴ及びＨＶＤＤの順に電源投入がなされる。＋５Ｖの立ち上がりにより、フリップフロップ回路ＦＦの信号ＤとＥがハイレベルにされ、信号ＢとＣはロウレベルにされる。ＶＴＴが立ち上がっており、入力電圧ＨＶＤＤが５．５Ｖ程度まで上昇すると、遅延回路ＤＬＹが動作を開始して、１００ｍｓの遅延動作に入る。
【００２７】
入力電圧ＨＶＤＤが６．２Ｖを超えると、制御信号ＰＲがロウレベルからハイレベルに変化し、フリップフロップ回路ＦＦの信号Ｅがハイレベルであることからゲート回路Ｇ３の出力信号ＭＯＮがハイレベルからロウレベルに変化し、スイッチング電源回路ＳＷＲＥＧが動作状態（ＯＮ）状態になる。これにより、スイッチング電源回路ＳＷＲＥＧがＶＤＤを出力し、電圧比較回路ＶＣ３の出力がハイレベルとなり、フリップフロップ回路ＦＦの入力Ｃがハイレベルになり、これに応じて信号Ｄがロウレベルになる。上記遅延回路ＤＬＹの遅延時間後に制御信号ＰＯＲがハイレベルとなり、フリップフロップ回路ＦＦのリセット信号Ｂをハイレベルにする。
【００２８】
逆に、電源遮断時には前記とは逆にＨＶＤＤ、ＶＴＴ及び＋５Ｖの順に電源遮断が行われる。入力電圧ＨＶＤＤが６．２Ｖ以下になると、制御信号ＰＲがハイレベルからロウレベルに変化し、スイッチング電源回路ＳＷＲＥＧの動作停止（ＯＦＦ）とし、ＶＤＤ出力を停止させる。入力電圧ＨＶＤＤが５．５Ｖ以下になると、遅延回路ＤＬＹでは制御信号ＰＯＲを直ちにロウレベルにし、信号Ｂ，Ｃをロウレベルにする。
【００２９】
上記スイッチング電源回路ＳＷＲＥＧの動作中に、前記のように被検査デバイスＤＵＴでショート等が発生して過大電流が流れて電源電圧ＶＤＤの低下が発生すると、電圧比較回路ＶＣ３がこれを検知し、フリップフロップ回路ＦＦがそれに対応したモニタ信号ＭＯＮを保持し、以後当該被検査デバイスＤＵＴに電圧／電流を供給しているスイッチング電源回路ＳＷＲＥＧの動作を停止させるとともに、ＢＩ装置に当該異常発生被検査デバイスの情報を伝える。この間、同じＢＩボード及び他のＢＩボード上の他の被検査デバイスは、バーンイン動作が継続して実行されている。
【００３０】
図４には、この発明に係るバーンイン電源供給方法を説明するための概念図が示されている。電源装置は、ＨＶＤＤ×ＨＩＤＤの電力を出力する。スイッチング電源回路ＳＷＲＥＧは、上記電力（ＨＶＤＤ×ＨＩＤＤ）を受けて、ＶＤＤ×ＩＤＤの電力を被検査デバイスＤＵＴに出力する。もしも、上記スイッチング電源回路ＳＷＲＥＧに電力の損失がないと、ＨＶＤＤ×ＨＩＤＤ＝ＶＤＤ×ＩＤＤの関係となる。電源装置から出力される電圧ＨＶＤＤを例えば８．５Ｖにし、スイッチング電源回路ＳＷＲＥＧから被検査デバイスＤＵＴに供給される電圧ＶＤＤを１．５Ｖにすると、上記電源装置から出力される電流ＨＩＤＤは、上記電圧の逆比ＶＤＤ／ＨＶＤＤに対応して上記被検査デバイスＤＵＴに供給される電流ＩＤＤの１．５／８．５のように小さくすることができる。
【００３１】
実際のスイッチング電源回路ＳＷＲＥＧには自身の動作による電力損失が生じるので、上記のようにＤＣ−ＤＣ電圧変換比率の逆比とはならない。一般的にスイッチング電源回路ＳＷＲＥＧの効率は、少なく見積もっても前記のように８０％以上になるので上記電圧比の設定により、前記説明したように簡単に上記電源装置から出力される電流ＨＩＤＤを上記被検査デバイスＤＵＴに供給される電流ＩＤＤよりも小さくすることはできる。例えば、同図のように９００Ａの電流供給能力を持つ電源装置を用い、電圧ＨＶＤＤを８．５Ｖとし、前記のようにスイッチング電源回路ＳＷＲＥＧの出力電圧ＶＤＤを１．５Ｖとして、６００個の被検査デバイスＤＵＴのそれぞれに供給される電流ＩＤＤの最大電流が５．５Ａを確保することは余裕を持って可能となる。
【００３２】
図５には、図１のＢＩボードに搭載される個別回路としての電源回路と共通回路の他の一実施例のブロック図が示されている。この実施例では、図２の分圧回路ＤＶＣがデジタル／アナログ変換回路ＤＡＣに置き換えられる。つまり、ＢＩ装置から供給されるデジタル信号ＶＤをデジタル／アナログ変換回路ＤＡＣでアナログ電圧ＶＣに変換して、被検査デバイスＤＵＴに供給される主電源電圧ＶＤＤの電圧値を設定するものである。他の構成は、前記図２と同様である。上記デジタル／アナログ変換回路ＤＡＣは、上記＋５Ｖの電源電圧で動作するものとされる。この場合には、前記電源回路ＶＴＴＧ及び前記電圧比較回路ＶＣ１は省略される。上記電圧比較回路ＶＣ１に代えて、電圧ＶＤＤが異常に高くなることを検出する回路を設けて、前記同様にスイッチング電源回路ＳＷＲＥＧの動作を停止させる安全回路を設けることが望ましい。
【００３３】
図６には、この発明に係るバーンインシステムの他の一実施例のブロック図が示されている。この実施例では、被検査デバイスが複数の動作電圧ＶＤＤ，ＶＣＣ，ＶＰＰを持つようにされる。例えば、ＶＤＤは内部回路用の電源電圧であり、通常動作時は１．２Ｖであるがバーンイン動作時には１．５Ｖにされる。ＶＣＣは、入出力回路用の電源電圧であり、通常動作時は３．３Ｖであるがバーンイン動作時には４．５Ｖにされる。ＶＰＰは周辺回路用の電源電圧であり、通常動作時は１．８Ｖであるがバーンイン動作時には２．５Ｖにされる。
【００３４】
上記３つの動作電圧のうち主電源であるＶＤＤがスイッチング電源回路ＳＷＲＥＧにより形成される。他の電圧ＶＣＣ，ＶＰＰは、電流が小さいのでバーンイン装置に電源回路ＶＣＣＧ，ＶＰＰＧにより直接に上記のような各バーンイン動作時の電圧ＶＣＣ，ＶＰＰが形成され、スイッチＳＷ１，ＳＷ２を通して被検査デバイスＤＵＴに供給される。これらのスイッチＳＷ１，ＳＷ２は、上記スイッチング電源回路ＳＷＲＥＧと同様に各ソケット、つまりは被検査デバイスＤＵＴに対応してそれぞれ設けられる電源回路を構成する。電源回路には、前記同様にエラー検出回路ＥＲＲ及びフリップフロップ回路ＦＦが設けられる。
【００３５】
この実施例の被検査デバイスＤＵＴは、温度センサＴＳを搭載している。例えば、マイクロプロセッサ等において、チップ温度が高くなることによる誤動作を防止する等の目的で温度センサを設けて一定温度になると冷却用ファンを動作させたり、動作周波数を低くしたりするのに利用するものがある。この実施例では、このような温度センサＴＳと出力端子を有する被検査デバイスＤＵＴにおいては、上記温度センサＴＳの出力信号ＶＴをバーンイン工程の効率化のために利用する。また、半導体装置に対して、バーンイン工程の効率化に向けて上記温度センサと出力信号ＶＴを出力する出力端子を設け、上記被検査デバイスＤＵＴとする。
【００３６】
上記出力信号ＶＴは、温度監視回路ＴＷＣを構成する電圧比較回路ＶＣ４の非反転入力端子（＋）に供給される。電圧比較回路ＶＣ４は、基準電圧ＶＲ４と上記出力信号ＶＴを比較し、例えば被検査デバイスＤＵＴが熱暴走による熱破壊に至る温度（例えば１３０°Ｃ〜１６０°Ｃ）の高温度の検知信号ＥＲ２を発生させる。この信号ＥＲ２は、被検査デバイスＤＵＴの温度上昇により上記出力電圧ＶＴが基準電圧ＶＲ４以下に低下すると、出力信号をロウレベル（論理０）にする。
【００３７】
前記エラー検出回路及びフリップフロップ回路ＥＲＲ（ＦＦ）の出力信号ＥＲ１は、前記図３のタイミング図と異なり、ロウレベル（論理０）によりスイッチング電源回路ＳＷＲＥＧをオフ（ＯＦＦ）にする。上記２つの信号ＥＲ１とＲＥ２は、アンドゲート回路Ｇ１１を介して前記ＭＯＮ信号としてバーンイン装置に伝えられる。この信号ＭＯＮと電源装置ＨＶＤＤＧの出力電圧ＨＶＤＤに対応したハイレベル／ロウレベルがアンドゲート回路Ｇ１０に伝えられ、上記スイッチング電源回路ＳＷＲＥＧのオン／オフの制御端子ＯＮ／ＯＦＦに伝えられる。同様に上記アンドゲート回路Ｇ１０の出力信号がスイッチＳＷ１とＳＷ２の制御端子ＯＮ／ＯＦＦに伝えられて、被検査デバイスＤＵＴに対する電圧ＶＤＤ，ＶＣＣ及びＶＰＰの遮断が行われる。この実施例では、スイッチング電源回路ＳＷＲＥＧは、前記図３のタイミング図とは異なり、制御端子ＯＮ／ＯＦＦがハイレベルのときに動作状態にされ、ロウレベルのときに停止状態にされる。上記ゲート回路Ｇ１０，Ｇ１０は、前記＋５Ｖで動作させられるので、上記ゲート回路Ｇ１０に伝えられるＨＶＤＤは、前記のような分圧抵抗により分圧されたものが入力される。
【００３８】
この実施例では、前記エラー検出回路ＥＲＲの出力の他に、温度監視回路ＴＷＣの検出信号ＥＲ２によってもスイッチング電源回路ＳＷＲＥＧの動作が停止される。この実施例では、上記温度監視回路ＴＷＣは、被検査デバイスの熱暴走による破壊を防止しているが、その目的はバーンインボードに搭載されたソケット交換を回避するためのものである。被検査デバイスＤＵＴの不良等によって熱破壊が発生すると、前記のようにハンダボールを有するものはハンダボール溶融によってソケットピンを、ハンダボールを有さないものでもパッケージとしてレジンを用いたものは被検査デバイスＤＵＴとソケットとが溶融したレジンにより接着してしまい、ソケット交換作業が必要になるものである。このようにハンダボールあるいはレジンが溶融する高温度２００°Ｃ以上になる前に、前記温度監視回路ＴＷＣにより検知し、スイッチング電源回路ＳＷＲＥＧの動作を停止して、前記ハンダボール又はレジン溶融によるソケット交換を未然に防止する。被検査デバイスＤＵＴに不良が存在することを信号ＭＯＮによりバーンイン装置に伝えて記憶し、当該バーンインボード上の特定の被検査デバイスを不良品として廃棄し、あるいは不良検証を行う。
【００３９】
この実施例では、被検査デバイスＤＵＴの出力信号ＤＯＵＴをバーンイン装置に出力させるようにし、内部回路が正常に動作しているかの判定も合わせて行う。これにより、上記のように高温度にならないものでも、内部回路が正常に動作しないという被検査デバイスＤＵＴの不良を検知するものである。
【００４０】
図７には、この発明に用いられるスイッチング電源回路の一実施例のブロック図が示されている。上記入力電圧ＨＶＤＤは、高電位側スイッチＭＯＳＦＥＴＱ１０を介してインダクタ（コイル）Ｌの入力側から電流の供給を行う。インダクタＬの出力側と回路の接地電位ＶＳＳとの間にはキャパシタＣＯが設けられ、かかるキャパシタＣＯにより平滑された出力電圧ＶＤＤが形成される。この出力電圧ＶＤＤは、前記被検査デバイスＤＵＴの主電源ＶＤＤとして供給される。上記インダクタＬの入力側と回路の接地電位ＶＳＳとの間には、スイッチＭＯＳＦＥＴＱ１２が設けられる。このＭＯＳＦＥＴＱ１２は、上記スイッチＭＯＳＦＥＴＱ１０がオフ状態のときにオン状態となって上記インダクタＬの入力側を回路の接地電位にして上記インダクタＬの他端を接地電位にする。上記スイッチＭＯＳＦＥＴＱ１０とＱ１２は、Ｎチャネル型のパワーＭＯＳＦＥＴにより構成される。上記のようにスイッチＭＯＳＦＥＴＱ１０とＱ１２の接続点（中点）は、上記インダクタＬ１の入力側に接続される。
【００４１】
上記出力電圧ＶＤＤは、帰還信号ＶＦとしてＰＷＭ生成回路ＰＷＭＣに帰還される。ＰＷＭ生成回路ＰＷＭＣは、上記帰還信号ＶＦを受けて、制御入力電圧ＶＣに対応して出力電圧ＶＤＤを約１．５Ｖのような電圧に制御するＰＷＭ信号を生成する。制御回路ＬＯＧは、上記ＰＷＭ信号に対応した高電側信号と低電側信号を形成する。上記両信号には上記ＭＯＳＦＥＴＱ１０とＱ１２が同時にオンしないようなデッドタイムが設定されている。上記高電側信号は、レベルシフト（レベル変換）機能持つドライバＤＶ１を通して上記高電位側スイッチＭＯＳＦＥＴＱ１０のゲートに駆動信号として伝えられる。上記低電側信号は、ドライバＤＶ２を通して上記低電位側スイッチＭＯＳＦＥＴＱ１２のゲートに駆動信号として伝えられる。また、制御回路ＬＯＧＣには、動作制御信号ＯＮＮ／ＯＦＦを受けて、動作停止（ＯＦＦ）のときには上記両ＭＯＳＦＥＴＱ１０とＱ１２を共にオフ状態にする。あるいは、ＭＯＳＦＥＴＱ１０をオフ状態にし、ＭＯＳＦＥＴＱ１２をオン状態にする。
【００４２】
図８には、図７のスイッチング電源回路の動作タイミング図が示されている。図７において、ＰＷＭ信号（パルス幅制御信号）により高電位側スイッチＭＯＳＦＥＴＱ１０を通してインダクタＬの入力側に電流Ｉ１を供給し、インダクタＬの出力側と回路の接地電位との間に出力キャパシタＣＯを設けて出力電圧ＶＤＤを得る。上記インダクタＬと接地電位との間には、低電位側スイッチＭＯＳＦＥＴＱ１２が設けられて上記ＭＯＳＦＥＴＱ１０がオフ状態にされたときのインダクタＬの入力側を回路の接地電位ＶＳＳに電圧クランプさせ、上記インダクタＬを通して負荷に供給される電流ＩＬに対応した電流Ｉ２を流す。上記ＭＯＳＦＥＴＱ１０とＱ１２は交互にオンしており、その中点電圧ＶＳＷＨは０Ｖ（ＶＳＳ）と入力電圧ＨＶＤＤとを往復する波形となる。出力電圧ＶＤＤの安定化はＰＷＭのデューティ（Duty）を調整することによって達成される。図８において、インダクタＬに流れる電流ＩＬの平均電流が負荷電流ＩＤＤと等しくなる。
【００４３】
バーンイン装置の電源装置ＨＶＤＤＧから供給される電流は、上記電流Ｉ１に対応している。この電流Ｉ１は、上記のようにＭＯＳＦＥＴＱ１０がオン状態のときにしか流れない。他の期間の負荷電流ＩＬは、インダクタ（コイル）Ｌに蓄積された起電力（蓄積エネルギー）により形成される電流Ｉ２が負担するので、電源装置ＨＶＤＤＧからの供給される電流は、上記電流Ｉ１のみとなって大幅に低減させることができる。上記ＰＷＭ信号のデューティ、言い換えるとＭＯＳＦＥＴＱ１０がオンしている期間とＭＯＳＦＥＴＱ１２がオンしている期間の比率に対応して、前記のような６００個のスイッチング電源回路がランダムに動作するので上記電源装置ＨＶＤＤＧからはそれらの合成平均電流となって被検査デバイスＤＵＴに供給される全電流よりも大幅に減らすことができる。
【００４４】
この実施例のスイッチング電源回路は、前記図２に示したスイッチング電源回路ＳＷＲＥＧと異なり、上記制御信号ＶＣと期間電圧ＶＦが一致するようにＰＷＭ信号を形成するものである。つまり、電圧ＶＴＴが低いときには、制御信号ＶＣも小さくなり、出力電圧ＶＤＤも小さくなるので過電流状態と同じく電圧比較回路ＶＣ３で検出される。したがって、この実施例のようなスイッチング電源回路を用いた場合には、何らかの理由で出力電圧ＶＤＤが不所望に高くなり、被検査デバイスＤＵＴの耐圧破壊を防止する保護回路を設けることが望ましい。
【００４５】
図９には、この発明に係る半導体装置の一実施例の外観図が示されている。この実施例の半導体装置は、ＢＧＡ（Ball Grid Array）バッケージに向けられている。このようにハンダボールを持つ半導体装置では、前記のようなバーンイン動作中での熱暴走による熱破壊によってハンダボールが溶け出してソケットピンを使用不能にするので、それを防止するための温度センサＴＳ及びそのセンス信号を出力させる外部信号又は外部端子ＶＴが設けられる。このような温度センサＴＳ及びその信号を出力させる外部信号又は外部端子ＶＴを用いて、かかる半導体装置に対するバーンイン工程では、前記図６に示したようなバーンインシステムにより熱破壊温度を検知して、バーンイン用電圧ＶＤＤを遮断することにより、上記ソケットの交換が不要となり、バーンイン工程の高効率化を実現することができる。
【００４６】
図１０には、この発明に係る半導体装置の他の一実施例の外観図が示されている。この実施例の半導体装置は、ＱＦＰ（Quad Flat Package）に向けられている。このようにＱＦＰでは、封止体としてレジンを用いており、前記のようなバーンイン動作中での熱暴走による熱破壊によってレジンが溶け出してソケットと接着してしまうので、それを防止するための温度センサＴＳ及びそのセンス信号を出力させる外部信号又は外部端子ＶＴが設けられる。このような温度センサＴＳ及びその信号を出力させる外部信号又は外部端子ＶＴを用いて、かかる半導体装置に対するバーンイン工程では、前記図６に示したようなバーンインシステムにより熱破壊温度を検知して、バーンイン用電圧ＶＤＤを遮断することにより、上記ソケットの交換が不要となり、バーンイン工程の高効率化を実現することができる。
【００４７】
上記熱破壊検出温度は、半導体装置の動作保証最高温度が１２０°Ｃ程度のものでは、約１６０°Ｃに設定される。動作保証温度が１００°Ｃ程度に低いものでは、上記熱破壊検出温度を約１３０°Ｃのように低く設定してもよい。前記のように本願発明に係る半導体装置は、バーンイン工程での高効率化ができるという特徴を有するものである。
【００４８】
図１１には、この発明に係る半導体装置に内蔵される温度センサの一実施例の回路図が示されている。同図の温度センサは、例えば、前記特許文献２により提案されているものであり、ＰＮＰトランジスタＴ１〜Ｔ３をダーリントン接続し、定電流Ｉｏを電流ミラー形態にされたＰチャネルＭＯＳＦＥＴＭＰ１〜ＭＰ４を通してトランジスタＴ１〜Ｔ３に流すようにして、端子ＶＴから上記トランジスタＴ１〜Ｔ３の加算されたベース，エミッタ間電圧ＶＴを取り出すものである。このＶＴは、温度が高くなるに対応して低くなる負の温度係数を持っている。上記ＰＮＰトランジスタＴ１〜Ｔ３は、ＣＭＯＳプロセスで形成されるＰチャネルＭＯＳＦＥＴのソース，ドレイン領域をエミットとし、Ｎ型ウェルをベースとし、Ｐ型基板をコレクタとして構成することができる。本願発明に係る半導体装置に内蔵される温度センサは、前記図１１に示したもの他、前記のような高温度を検知することができるものであれば何であってもよい。
【００４９】
図１２には、この発明に係るバーンインシステムの更に他の一実施例のブロック図が示されている。この実施例でも、被検査デバイスが複数の動作電圧ＶＤＤ，ＶＣＣ，ＶＰＰを持つようにされる。例えば、ＶＤＤは内部回路用の電源電圧であり、通常動作時は１．２Ｖであるがバーンイン動作時には１．５Ｖにされる。ＶＣＣは、入出力回路用の電源電圧であり、通常動作時は３．３Ｖであるがバーンイン動作時には４．５Ｖにされる。ＶＰＰは周辺回路用の電源電圧であり、通常動作時は１．８Ｖであるがバーンイン動作時には２．５Ｖにされる。
【００５０】
この実施例では、ソケットに温度センサＴＳが設けられる。このソケットに設けられた温度センサＴＳの出力信号ＶＴを前記図６のような温度監視回路ＴＷＣに供給して、前記被検査デバイスＤＵＴの熱暴走による熱破壊、つまりは前記半導体装置に温度センサＴＳを設けた場合と同様に、ハンダボールを持つ被検査デバイスではハンダボールの溶融を回避し、レジンを持つ被検査デバイスではレジンの溶融を回避してエージング工程での効率化、あるいは予備のバーンインボードを不要にすることができる。
【００５１】
図１３には、この発明に係るソケットの一実施例の表面図が示されている。この実施例では、チップ中央部に設けられたピン群と、チップ周辺部に設けられたピン群との間にピンが存在しないスペースを有するので、この部分にサーミスタのような温度センサが印刷等により設けられる。
【００５２】
図１４には、この発明に係るソケットの一実施例の裏面図が示されている。ソケット裏面では、チップ中央部に設けられたピン群と、チップ周辺部に設けられたピン群との間にピンが存在しないスペースや、ソケット外周部分には電源安定化のためのコンデンサ等や抵抗等の電子部品が実装される。上記サーミスタ端子は、スルーホールを介して表面側に形成された上記サーミスタの両端に接続される。バーンインボードの配線より上記サーミスタ端子に接続され、上記サーミスタに電流が供給されて、温度変化に対応して変化する温度検出信号が形成される。
【００５３】
前記実施例において、バーンイン炉内の温度は、正常な半導体装置自身での発熱を含めた温度が約１２５°Ｃ程度になるように設定される。例えば、消費電流が大きくて発熱の多い半導体装置では、それ自身での発熱により高温度になるからバーンイン炉内の温度は約６０°Ｃのように設定される。例えば消費電流が少ないこと等により前記半導体装置よりも発熱量の少ない半導体装置では、それ自身での発熱による温度上昇分が小さいから上記バーンイン炉内の温度は上記約６０°Ｃよりも高い温度に設定される。このように、特に制限されないが、バーンインされる半導体装置の温度が約１２５°Ｃ程度になるようにバーンイン炉内の温度設定が適宜に設定される。
【００５４】
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。スイッチング電源回路ＳＷＲＥＧは、前記図７に示したのもの他、種々の実施形態を採ることができる。例えば、効率は低くなるがＭＯＳＦＥＴＱ１２は、ダイオードに置き換えて回路の簡素化を図ることができる。ＭＯＳＦＥＴＱ１０やＱ１２のようなスイッチとしては、バイポーラトランジスタを用いるものであってもよい。バーンイン装置に設けられる電源装置及びスイッチング電源回路における各電圧は、被検査デバイスに必要なバーンイン用の電圧に対応して設定される。バーンインボードに搭載されるソケットの数や共通回路の構成は、種々の実施形態を採ることができる。半導体装置は、温度センサＴＳと温度監視回路ＴＷＣとを内蔵させて、前記図６に示したような信号ＥＲ２を外部端子を通して出力させるものであってもよい。
【産業上の利用可能性】
【００５５】
この発明は、バーンイン電源供給方法、バーンインボード及び半導体装置に広く利用できる。
【図面の簡単な説明】
【００５６】
【図１】この発明に係るバーンインシステム及び電源供給方法を説明するための一実施例のブロック図である。
【図２】図１のＢＩボードに搭載される個別回路としての電源回路と共通回路の一実施例のブロック図である。
【図３】図２の電源回路及び共通回路の動作を説明するタイミング図である。
【図４】この発明に係るバーンイン電源供給方法を説明するための概念図である。
【図５】図１のＢＩボードに搭載される個別回路としての電源回路と共通回路の他の一実施例のブロック図である。
【図６】この発明に係るバーンインシステムの他の一実施例のブロック図である。
【図７】この発明に用いられるスイッチング電源回路の一実施例のブロック図である。
【図８】図７のスイッチング電源回路を説明するための動作タイミング図である。
【図９】この発明に係る半導体装置の一実施例の外観図である。
【図１０】この発明に係る半導体装置の他の一実施例の外観図である。
【図１１】この発明に係る半導体装置に内蔵される温度センサの一実施例の回路図である。
【図１２】この発明に係るバーンインシステムの更に他の一実施例のブロック図である。
【図１３】図１２のバーンインシステムに用いられるソケットの一実施例の表面図である。
【図１４】図１３のソケットの一実施例の裏面図である。
【符号の説明】
【００５７】
ＨＶＤＤＧ，ＶＴＴＧ，＋５ＶＧ…電源装置、ＳＷＲＥＧ…スイッチング電源回路、ＤＶＣ…分圧回路、ＥＲＲ…エラー検出回路、ＦＦ…フリップフロップ回路、ＤＵＴ…被検査デバイス、ＤＬＹ…遅延回路、ＶＣ１〜ＶＣ４…電圧比較回路、Ｇ１〜Ｇ３，Ｇ１０，Ｇ１１…ゲート回路、Ｒ１〜Ｒ１４…抵抗、ＦＵＳ，ＦＵＳ１〜ＦＵＳ３…ヒューズ、
ＳＷ１，ＳＷ２…スイッチ、ＴＳ…温度センサ、ＴＷＣ…温度監視回路、
ＰＷＭＣ…ＰＷＭ生成回路、ＬＯＧＣ…制御回路、ＤＶ１，ＤＶ２…駆動回路、Ｑ１０，Ｑ１２…スイッチＭＯＳＦＥＴ、Ｌ…インダクタ（コイル）、ＣＯ…容量、
【図１】
0005000536.tif 000002
【図２】
0005000536.tif 000003
【図３】
0005000536.tif 000004
【図４】
0005000536.tif 000005
【図５】
0005000536.tif 000006
【図６】
0005000536.tif 000007
【図７】
0005000536.tif 000008
【図８】
0005000536.tif 000009
【図９】
0005000536.tif 000010
【図１０】
0005000536.tif 000011
【図１１】
0005000536.tif 000012
【図１２】
0005000536.tif 000013
【図１３】
0005000536.tif 000014
【図１４】
0005000536.tif 000015