(57)【特許請求の範囲】
【請求項１】
接続される複数の被制御機器に対する印加電圧を切り換えることにより、当該被制御機器の制御を行う工作機械であって、
前記被制御機器に電圧を印加するための電源と、
前記電源と各被制御機器との間の電路の導通／非導通を切り換えることにより、各被制御機器に対する印加電圧を切り換える導通切換手段と、
前記導通切換手段を制御し、各被制御機器に対する印加電圧を順番に切り換えて、各被制御機器の制御を行う機器制御手段と、
前記機器制御手段による印加電圧の切り換えの履歴を記憶する記憶手段と、
短絡又は地絡が発生したことを検出する検出手段と、
前記電源と前記被制御機器との間の電路を開閉する開閉器と、
前記検出手段が短絡又は地絡を検出した場合に、前記開閉器を制御して前記電源と前記被制御機器との間の電路を開き、通電を遮断する開放手段と、
前記開放手段により、前記電源と前記被制御機器との間の通電が遮断された状態において、前記記憶手段に記憶されている履歴の情報である履歴情報を外部に通知する通知手段と、
前記検出手段が短絡又は地絡を検出し、前記開放手段が前記開閉器を制御して前記被制御機器への通電を遮断した状態において、前記導通切換手段を制御して前記電源とすべての前記被制御機器との間の電路を非導通とし、再度前記開閉器を制御して前記電源と前記被制御機器との間の電路を閉じ、通電を再開させる閉鎖手段と、
前記閉鎖手段により、前記電源と前記被制御機器との間の通電が再開された状態において、前記記憶手段に記憶されている履歴情報に基づき、前記検出手段が短絡又は地絡を検出した時点で電路を導通状態に切り換えていた前記導通切換手段を制御して印加電圧を切り換える機器履歴制御手段と、
前記機器履歴制御手段により、印加電圧が切り換えられている最中に、再度前記検出手段により短絡又は地絡が検出され、前記開放手段により、前記電源と前記被制御機器との間の通電が遮断された場合に、前記検出手段により短絡又は地絡が検出された時点で、前記電源との間の電路が導通している前記被制御機器を特定する特定手段とを備え、
前記通知手段は、前記特定手段により特定した被制御機器を外部に通知することを特徴とする工作機械。
【請求項２】
前記検出手段は、
前記電源の電圧が所定範囲以下となったことを検出し、前記電源と当該電源に対する基準電位であるシグナルグランドとが導通する短絡が発生したと判断する短絡検出手段と、
大地に接続された前記工作機械のフレームグランドと前記シグナルグランドとの間に電流が流れることにより、前記フレームグランドと前記シグナルグランドとの間に電位差が生じたことを検出し、前記電源と当該フレームグランドとが導通する地絡が発生したと判断する地絡検出手段とを備えていることを特徴とする請求項１に記載の工作機械。
【請求項３】
前記被制御機器は、第一接点と第二接点との導通／非導通が切り換わるスイッチであり、
前記スイッチには、前記導通切換手段と前記第一接点とを接続する第一接続線と、前記スイッチの前記第二接点に接続された第二接続線とが設けられている場合において、
前記工作機械は、
前記第二接続線の電圧を検出するスイッチ電圧検出手段を備えていることを特徴とする請求項２に記載の工作機械。
【請求項４】
前記スイッチの前記第一接点と前記第二接点とが非導通となっている状態において、
前記機器履歴制御手段により、当該スイッチに対する印加電圧が順番に切り換えられている最中に、前記地絡検出手段が地絡の発生を検出した場合であって、前記地絡検出手段による検出と同時に、前記スイッチ電圧検出手段が所定値以上の電圧を検出しなかった場合に、前記第一接続線にて地絡が発生していると判断する第一接続線地絡判断手段と、
前記第一接続線地絡判断手段により判断した前記第一接続線を外部に通知する第一接続線通知手段とを備えたことを特徴とする請求項３に記載の工作機械。
【請求項５】
前記スイッチの前記第一接点と前記第二接点とが非導通となっている状態において、
前記機器履歴制御手段により、当該スイッチに対する印加電圧が順番に切り換えられている最中に、前記地絡検出手段が地絡の発生を検出した場合であって、前記地絡検出手段による検出と同時に、前記スイッチ電圧検出手段が所定値以上の電圧を検出した場合に、前記第一接続線と前記第二接続線との双方にて同時に地絡が発生していると判断する第一二接続線地絡判断手段と、
前記第一二接続線地絡判断手段により判断した前記第一接続線と前記第二接続線とを外部に通知する第一二接続線通知手段とを備えたことを特徴とする請求項３又は４に記載の工作機械。
【請求項６】
前記スイッチの前記第一接点と前記第二接点とが導通している状態において、
前記機器履歴制御手段により、当該スイッチに対する印加電圧が順番に切り換えられている最中に、前記地絡検出手段が地絡の発生を検出した場合に、前記第二接続線にて地絡が発生していると判断する第二接続線地絡判断手段と、
前記第二接続線地絡判断手段により判断した前記第二接続線を外部に通知する第二接続線通知手段とを備えたことを特徴とする請求項３乃至５のいずれかに記載の工作機械。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、工作機械に関し、詳細には、短絡や地絡が発生した被制御機器を早期に特定することが可能な工作機械に関する。
【背景技術】
【０００２】
従来、工作機械には、リレーや電磁弁、モータ、リミットスイッチ等の機器（以下、総称して「被制御機器」という。）が多数接続される。そして、工作機械が必要に応じて、これらの被制御機器に対して印加する電圧を切り換える制御を行うことにより、被制御機器の駆動制御や監視制御を実行している。ここで、被制御機器自体、及び、工作機械と被制御機器とを接続する接続線部分等において短絡及び地絡が発生した場合、過電流が工作機械内及び被制御機器に通流して破損してしまう虞がある。従って、短絡及び地絡が発生した場合には、直ちに電圧印加を停止させるとともに、短絡及び地絡の発生個所を特定し、対策を施して制御を復旧させる必要がある。
【０００３】
ところが、工作機械に接続される被制御機器は非常に多数である場合が多い。この場合、短絡及び地絡の発生個所を特定して対策を施し、復旧可能な状態とするまでに多大な時間が必要となる。このような中、短絡及び地絡が発生した場合に、複数ある汎用出力素子のＯＮ状態のすべての組み合わせで順番にＯＮし、それぞれの場合の電圧を検出して短絡及び地絡の発生箇所を特定することにより、短絡及び地絡の発生に対して迅速に対処することを可能にした制御装置が提案されている（例えば、特許文献１参照）。
【特許文献１】特開昭５３−３８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の制御装置では、複数ある汎用出力端子のＯＮ状態のすべての組み合わせで順次ＯＮしていく必要がある。従って、汎用出力端子が多数である場合には、そのＯＮ状態の組み合わせも非常に多くなるため、短絡及び地絡の発生個所を特定するために長時間を要してしまうという問題点があった。
【０００５】
本発明は上記課題を解決するためになされたものであり、短絡及び地絡の発生個所を迅速に特定することが可能な工作機械を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、請求項１に係る発明の工作機械は、接続される複数の被制御機器に対する印加電圧を切り換えることにより、当該被制御機器の制御を行う工作機械であって、前記被制御機器に電圧を印加するための電源と、前記電源と各被制御機器との間の電路の導通／非導通を切り換えることにより、各被制御機器に対する印加電圧を切り換える導通切換手段と、前記導通切換手段を制御し、各被制御機器に対する印加電圧を順番に切り換えて、各被制御機器の制御を行う機器制御手段と、前記機器制御手段による印加電圧の切り換えの履歴を記憶する記憶手段と、短絡又は地絡が発生したことを検出する検出手段と、前記電源と前記被制御機器との間の電路を開閉する開閉器と、前記検出手段が短絡又は地絡を検出した場合に、前記開閉器を制御して前記電源と前記被制御機器との間の電路を開き、通電を遮断する開放手段と、前記開放手段により、前記電源と前記被制御機器との間の通電が遮断された状態において、前記記憶手段に記憶されている履歴の情報である履歴情報を外部に通知する通知手段と、前記検出手段が短絡又は地絡を検出し、前記開放手段が前記開閉器を制御して前記被制御機器への通電を遮断した状態において、前記導通切換手段を制御して前記電源とすべての前記被制御機器との間の電路を非導通とし、再度前記開閉器を制御して前記電源と前記被制御機器との間の電路を閉じ、通電を再開させる閉鎖手段と、前記閉鎖手段により、前記電源と前記被制御機器との間の通電が再開された状態において、前記記憶手段に記憶されている履歴情報に基づき、前記検出手段が短絡又は地絡を検出した時点で電路を導通状態に切り換えていた前記導通切換手段を制御して印加電圧を切り換える機器履歴制御手段と、前記機器履歴制御手段により、印加電圧が切り換えられている最中に、再度前記検出手段により短絡又は地絡が検出され、前記開放手段により、前記電源と前記被制御機器との間の通電が遮断された場合に、前記検出手段により短絡又は地絡が検出された時点で、前記電源との間の電路が導通している前記被制御機器を特定する特定手段とを備え、前記通知手段は、前記特定手段により特定した被制御機器を外部に通知することを特徴とする。
【０００７】
【０００８】
また、請求項２に係る発明の工作機械は、請求項１に記載の発明の構成に加え、前記検出手段は、前記電源の電圧が所定範囲以下となったことを検出し、前記電源と当該電源に対する基準電位であるシグナルグランドとが導通する短絡が発生したと判断する短絡検出手段と、大地に接続された前記工作機械のフレームグランドと前記シグナルグランドとの間に電流が流れることにより、前記フレームグランドと前記シグナルグランドとの間に電位差が生じたことを検出し、前記電源と当該フレームグランドとが導通する地絡が発生したと判断する地絡検出手段とを備えている。
【０００９】
また、請求項３に係る発明の工作機械は、請求項２に記載の発明の構成に加え、前記被制御機器は、第一接点と第二接点との導通／非導通が切り換わるスイッチであり、前記スイッチには、前記導通切換手段と前記第一接点とを接続する第一接続線と、前記スイッチの前記第二接点に接続された第二接続線とが設けられている場合において、前記工作機械は、前記第二接続線の電圧を検出するスイッチ電圧検出手段を備えている。
【００１０】
また、請求項４に係る発明の工作機械は、請求項３に記載の発明の構成に加え、前記スイッチの前記第一接点と前記第二接点とが非導通となっている状態において、前記機器履歴制御手段により、当該スイッチに対する印加電圧が順番に切り換えられている最中に、前記地絡検出手段が地絡の発生を検出した場合であって、前記地絡検出手段による検出と同時に、前記スイッチ電圧検出手段が所定値以上の電圧を検出しなかった場合に、前記第一接続線にて地絡が発生していると判断する第一接続線地絡判断手段と、前記第一接続線地絡判断手段により判断した前記第一接続線を外部に通知する第一接続線通知手段とを備えている。
【００１１】
また、請求項５に係る発明の工作機械は、請求項３又は４に記載の発明の構成に加え、前記スイッチの前記第一接点と前記第二接点とが非導通となっている状態において、前記機器履歴制御手段により、当該スイッチに対する印加電圧が順番に切り換えられている最中に、前記地絡検出手段が地絡の発生を検出した場合であって、前記地絡検出手段による検出と同時に、前記スイッチ電圧検出手段が所定値以上の電圧を検出した場合に、前記第一接続線と前記第二接続線との双方にて同時に地絡が発生していると判断する第一二接続線地絡判断手段と、前記第一二接続線地絡判断手段により判断した前記第一接続線と前記第二接続線とを外部に通知する第一二接続線通知手段とを備えている。
【００１２】
また、請求項６に係る発明の工作機械は、請求項３乃至５のいずれかに記載の発明の構成に加え、前記スイッチの前記第一接点と前記第二接点とが導通している状態において、前記機器履歴制御手段により、当該スイッチに対する印加電圧が順番に切り換えられている最中に、前記地絡検出手段が地絡の発生を検出した場合に、前記第二接続線にて地絡が発生していると判断する第二接続線地絡判断手段と、前記第二接続線地絡判断手段により判断した前記第二接続線を外部に通知する第二接続線通知手段とを備えている。
【発明の効果】
【００１３】
請求項１に係る発明の工作機械では、短絡及び地絡を検出した場合に、開閉器を制御して電源と被制御機器との間の電路を開き、通電を遮断する。そして、記憶されている履歴情報を外部に通知する。従って、工作機械に接続された被制御機器において短絡や地絡が発生した場合に、直ちに被制御機器への電圧印加を停止させることによって、工作機械自体及び被制御機器への過電流通流による破損を防止することが可能となる。また、履歴情報を表示することにより、管理者が早期に短絡や地絡発生の要因となっている被制御機器を特定して対策を施すことができるため、工作機械による被制御機器の駆動制御を早期に復旧することが可能となる。また、短絡及び地絡を検出し、被制御機器への電路を開いて通電を遮断した後、記憶されている履歴情報に基づき、検出手段が短絡又は地絡を検出した時点で電路を導通状態に切り換えていた導通切換手段を制御して印加電圧を切り換える。そして、再度短絡又は地絡が検出された場合に、短絡又は地絡が検出された時点で、電源との間の電路が導通している被制御機器を特定する。そして、特定した被制御機器を外部に通知する。従って、履歴情報に従い再度被制御機器を制御することによって、短絡や地絡が発生した被制御機器を特定し、特定した被制御機器を管理者に通知することが可能となる。このことにより、管理者による、短絡や地絡の発生要因の究明作業が容易化する。そして、管理者が短絡や地絡の発生要因を解消することにより、早期に被制御機器への電流供給を再開させ、工作機械による被制御機器の駆動制御を復旧させることが可能となる。
【００１４】
【００１５】
また、請求項２に係る発明の工作機械では、短絡検出手段と地絡検出手段とを備えているため、請求項１に記載の発明の効果に加えて、短絡が発生しているか、又は地絡が発生しているかを判別することが可能となる。このことにより、管理者が短絡や地絡の発生箇所を絞り込むことが可能となる。そして、管理者が短絡や地絡の発生要因が解消することにより、早期に被制御機器への電流供給を再開させ、工作機械による被制御機器の駆動制御を復旧させることが可能となる。
【００１６】
また、請求項３に係る発明の工作機械では、請求項２に記載の発明の効果に加えて、被制御機器がスイッチである場合に、スイッチのＯＮ−ＯＦＦを検出できるようになっている。
【００１７】
また、請求項４に係る発明の工作機械では、請求項３に記載の発明の効果に加えて、地絡が発生したスイッチを特定するとともに、当該スイッチに接続されている接続線のうち地絡が発生した接続線が第一接続線であることを特定して管理者に通知することが可能となる。このことにより、管理者は早期に地絡の発生個所を特定することが可能となり、発生要因を早期に解消してスイッチへの電流供給を再開させ、工作機械によるスイッチの監視制御を復旧させることが可能となる。
【００１８】
また、請求項５に係る発明の工作機械では、請求項３又は４に記載の発明の効果に加えて、地絡が発生したスイッチを特定するとともに、当該スイッチに接続されている接続線のうち地絡が発生した接続線が第一接続線と第二接続線との双方であることを特定して管理者に通知することが可能となる。このことにより、管理者は早期に地絡の発生個所を特定することが可能となり、発生要因を早期に解消してスイッチへの電流供給を再開させ、工作機械によるスイッチの監視制御を復旧させることが可能となる。
【００１９】
また、請求項６に係る発明の工作機械では、請求項３乃至５のいずれかに記載の発明の効果に加えて、地絡が発生したスイッチを特定するとともに、当該スイッチに接続されている接続線のうち地絡が発生した接続線が第二接続線であることを特定して管理者に通知することが可能となる。このことにより、管理者は早期に地絡の発生個所を特定することが可能となり、発生要因を早期に解消してスイッチへの電流供給を再開させ、工作機械によるスイッチの監視制御を復旧させることが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について、図面を参照して説明する。はじめに、工作機械１のハードウェア構成について、図１を参照して説明する。本実施の形態における工作機械１は、接続される多数の被制御機器に対する電圧印加を切り換えることにより、駆動制御を行うことが可能な機械である。図１は、工作機械１のハードウェア構成、及び、工作機械１に接続される被制御機器の一例を示すブロック図である。なお本実施の形態においては、後述のように、被制御機器として、合計４つのリレー（第一リレー５１、第二リレー５２、第三リレー５３、第四リレー５４、以下総称して「リレー６５」という。）と、合計２つのリミットスイッチ（第一スイッチ５５、第二スイッチ５６、以下総称して「スイッチ６６」という。）とが工作機械１に接続されている（以下、接続されるリレー６５及びスイッチ６６を、総称して「被制御機器６７」という。）。そして、工作機械１がこれらの被制御機器６７に印加する電圧を切り換えることにより、被制御機器６７の動作を制御する場合を想定している。なお、本発明の工作機械１に接続される被制御機器６７の種類及び数量については、本実施の形態に限定されるものではない。
【００２１】
図１に示すように、工作機械１は、機械自体を操作するためのスイッチやボタン等を含む操作盤６１と、工作機械１の動作状態や異常発生時の原因となった場所を作業者に通知するための表示機６２とを備えている。また、工作機械１はその筺体フレーム３のアース部４において大地に接続されており（以下、筺体フレーム３の電位を「フレームグランド」「ＦＧ」という。）、筺体フレーム３には制御基板２が内蔵されている。そして、制御基板２のシグナルグランド（以下「ＳＧ」という。）とＣＰＵ１０とが接続されている。制御基板２は、工作機械１全体の制御を司るＣＰＵ１０を備えており、既述の操作盤６１と表示機６２とが夫々接続されている。そして、作業者により操作盤６１が操作された場合に生ずる電気信号をＣＰＵ１０が受信することにより、操作内容を把握することが可能な状態となっている。また、ＣＰＵ１０から表示機６２に対して制御信号を送信することにより、表示機６２に表示される画像を制御できるようになっている。
【００２２】
また、制御基板２は、ＣＰＵ１０が動作するために必要なプログラムを記憶した不揮発性の記憶素子であるＲＯＭ１１と、ＣＰＵ１０の演算処理時に必要なデータを一時的に記憶するための揮発性の記憶素子であるＲＡＭ１２とを備えている。そして、ＲＯＭ１１及びＲＡＭ１２は、バスを介してＣＰＵ１０に接続されている。また、制御基板２は、接続される被制御機器６７（リレー６５及びスイッチ６６）に対して電圧を印加するための電源１５を備えており、電源１５による電圧印加により、リレー６５の接点の導通（以下、単に「ＯＮ」という。）／非導通（以下、単に「ＯＦＦ」という。）を制御したり、スイッチ６６のバイアス電圧を印加したりすることが可能となっている。
【００２３】
また、電源１５と被制御機器６７との間の電路には、電磁開閉器１６と第一ＦＥＴ２１〜第六ＦＥＴ２６（以下総称して「ＦＥＴ６８」という。）とがそれぞれ挿入されている。これらのうち電磁開閉器１６は、ＣＰＵ１０から接点の開放／閉鎖を制御できるようにＣＰＵ１０に接続されている。電磁開閉器１６は、過電流の通流をＣＰＵ１０が検出した場合に接点が開放され、工作機械１及び被制御機器６７の故障と事故発生を防止できるように、電源１５とＦＥＴ６８との間の電路に直列に挿入されている。
【００２４】
また、ＦＥＴ６８は、電源１５から被制御機器６７に対する導通状態をＣＰＵ１０の制御により切り換えるために、電磁開閉器１６と被制御機器６７との間の電路に直列に挿入されている。そして、ＦＥＴ６８のソース信号が被制御機器６７に接続され、ドレイン信号が電磁開閉器１６に接続され、ゲート信号がＣＰＵ１０の出力ポートに接続されている。従って、ＣＰＵ１０の出力ポートの電圧レベルを制御することにより、ＦＥＴ６８のドレイン〜ソース間の導通（以下、単に「ＯＮ」という。）／非導通（以下、単に「ＯＦＦ」という。）を切り換えることが可能な状態となっている。
【００２５】
また、ＦＥＴ６８には、リレー６５（第一リレー５１〜第四リレー５４）と、スイッチ６６（第一スイッチ、第二スイッチ）とが接続される。これらのうち、第一ＦＥＴ２１のソース信号と第一リレー５１のコイルとが接続線３１により接続され、第二ＦＥＴ２２のソース信号と第二リレー５２のコイルとが接続線３２により接続され、第三ＦＥＴ２３のソース信号と第三リレー５３のコイルとが接続線３３により接続され、第四ＦＥＴ２４のソース信号と第四リレー５４のコイルとが接続線３４により接続されている。そして、それぞれのコイルにおけるＦＥＴと接続しない側は、電源１５の基準電位であるＳＧに接続されている。このことによりＣＰＵ１０は、第一ＦＥＴ２１〜第四ＦＥＴ２４のドレイン〜ソース間のＯＮ／ＯＦＦを切り換えることによりコイルへの電流を制御し、リレー６５のＯＮ／ＯＦＦを切り換えることが可能となっている。
【００２６】
また、第五ＦＥＴ２５のソース信号と第一スイッチ５５の一方の接点５５ａとが接続線３５により接続され、第一スイッチ５５の他方の接点５５ｂと制御基板２に設けられているバッファ２７の入力ポートとが接続線３７により接続されている。また、第六ＦＥＴ２６のソース信号と第二スイッチ５６の一方の接点５６ａとが接続線３６により接続され、第二スイッチ５６の他方の接点５６ｂと制御基板２に設けられているバッファ２８の入力ポートとが接続線３８により接続されている。さらに当該バッファ２７、２８の出力ポートがＣＰＵ１０の入力ポートに接続されている。このことによりＣＰＵ１０は、第五ＦＥＴ２５又は第六ＦＥＴ２６のドレイン〜ソース間のＯＮ／ＯＦＦを切り換えることによりスイッチ５５，５６のバイアス電圧を印加することができ、さらにバッファ２６、２７からの入力信号からスイッチ５５，５６の接点の導通（以下、単に「ＯＮ」という。）／非導通（以下、単に「ＯＦＦ」という。）の判断を行うことが可能となっている。
【００２７】
また、制御基板２には、短絡検出回路１３と地絡検出回路１４とが設けられている。短絡検出回路１３は、電源１５とＳＧとがショートする状態（「短絡」という。）が発生したことを検出するための回路である（詳細は、図２（後述）にて詳説する。）。また、地絡検出回路１４は、電源１５とＦＧとがショートする状態（「地絡」という。）が発生したことを検出するための回路である（詳細は、図３（後述）にて詳説する。）。そして、短絡検出回路１３及び地絡検出回路１４はＣＰＵ１０と接続されており、短絡及び地絡が発生したことを検出した場合に、電気信号によりＣＰＵ１０に通知することが可能な状態となっている。このことにより、ＣＰＵ１０は、短絡及び地絡が発生した場合に電磁開閉器１６を制御して接点を開放させるように制御し、電源１５からの電路を開き、短絡及び地絡により生じる過電流の通電を遮断させて故障の発生を防止することが可能となっている。
【００２８】
なお、本実施の形態においては、短絡及び地絡の発生要因として、制御基板２上の配線とＳＧ、ＦＧとのショート、工作機械１と被制御機器６７とを接続する接続線３１〜３８が筺体フレーム３と蓋部（図示外）との間に挟まれることにより発生する、接続線３１〜３８とＦＧとのショート、及び、被制御機器６７の内部配線とＳＧ、ＦＧとのショート等を想定しているが、詳細は後述にて詳説する。
【００２９】
次に、図２及び図３を参照し、短絡検出回路１３及び地絡検出回路１４の回路構成の概略について説明する。図２は、短絡検出回路１３の回路構成の概略図であり、図３は、地絡検出回路１４の回路構成の概略図である。
【００３０】
はじめに、図２を参照し、短絡検出回路１３の回路構成の概略について説明する。図２に示すように、短絡検出回路１３は、＋側の入力ポートと−側の入力ポートとの電位差を検出して短絡が発生したことをＣＰＵ１０に通知するためのＯＰアンプ７３と、電源１５と、電源１５の電圧を分圧する抵抗７１及び７２と、抵抗７１及び７２により分圧された電圧を判断するための基準電源７４とから構成される。
【００３１】
これらのうち、電源１５は、抵抗７１の一端側に接続され、抵抗７１の他端側は抵抗７２の一端側に接続され、抵抗７２の他端側はＳＧに接続される。また、ＯＰアンプ７３の−側の入力ポートは抵抗７１と抵抗７２との接続部７６に接続され、ＯＰアンプ７３の＋側の入力ポートは基準電源７４の＋側に接続され、基準電源７４の−側はＳＧに接続される。そして、ＯＰアンプ７３の出力ポートはＣＰＵ１０（図１参照）の入力ポートに接続される。また、基準電源７４の電圧は、上記の回路構成において抵抗７１と抵抗７２との接続部７６に発生する電圧以下となるようにあらかじめ設定されている。
【００３２】
図２に示す短絡検出回路１３において、電源１５とＳＧとがショートしていない通常状態では、ＯＰアンプ７３の−側の入力ポートの電圧の方が＋側の入力ポートの電圧よりも高電圧となる。従って、ＯＰアンプ７３の出力ポートから出力される電圧は０Ｖ（以下「Ｌｏｗレベル」という。）となる。一方、電源１５とＳＧとがショートする短絡が発生した状態では、ＯＰアンプ７３の−側の入力ポートの電圧は０Ｖとなるが、＋側の入力ポートの電圧は基準電源７４の電圧となるため、ＯＰアンプ７３の出力ポートからは、所定の＋極性の電圧レベル（以下「Ｈｉレベル」という。）が出力される。そして、ＯＰアンプ７３から出力される電圧がＣＰＵ１０により検出される。
【００３３】
以上説明したように、短絡検出回路１３は短絡発生時に出力電圧を変位させることが可能な構成となっている。そして、ＣＰＵ１０により短絡検出回路１３からの信号が常時監視され、Ｌｏｗレベルとなっている状態では短絡が発生していない状態であると判断され、Ｈｉレベルとなった場合に短絡が発生したと判断される。
【００３４】
次に、図３を参照し、地絡検出回路１４の回路構成の概略について説明する。図３に示すように、地絡検出回路１４は、電流の通流を検出して地絡が発生したことをＣＰＵ１０に通知するためのフォトカプラ８５と、フォトカプラの出力信号をプルアップするための電源１５と抵抗８６と、ＦＧとＳＧとの間に直列に接続された抵抗８１及び８２とから構成される。
【００３５】
これらのうち、抵抗８１の一端側はＦＧに接続され、抵抗８１の他端側は抵抗８２の一端側に接続され、抵抗８２の他端側はＳＧに接続される。また、フォトカプラ８５を構成するダイオードのアノードポートは抵抗８１と抵抗８２との接続部８７に接続され、フォトカプラ８５を構成するダイオードのカソードポートはＳＧに接続される。また、電源１５と抵抗８６の一端側とが接続され、抵抗８６の他端側とフォトカプラ８５を構成するトランジスタのコレクタポートとが接続され、ＣＰＵ１０（図１参照）の入力ポートに接続される。そして、フォトカプラ８５を構成するトランジスタのエミッタポートはＳＧに接続されている。
【００３６】
図３に示す地絡検出回路１４において、電源１５とＦＧとがショートしていない通常状態では、抵抗８１、抵抗８２を介して一点のみでＦＧとＳＧとが接続されており、双方間の電位差は発生しない。従って、抵抗８２に電流は流れないため、フォトカプラ８５を構成するダイオードのアノードポートとカソードポートとの間には電圧は発生せず、フォトカプラ８５を構成するトランジスタのコレクタポートはハイインピーダンス状態となる。当該コレクタポートは電源１５にてプルアップされているために、コレクタポートは所定の＋極性の電圧レベル（以下「Ｈｉレベル」という。）となる。一方、電源１５とＦＧとがショートする地絡が発生した状態では、ＦＧとＳＧとの間に電位差が発生し、抵抗８２に電流が通流する。このことによって、フォトカプラ８５を構成するダイオードのアノードポートとカソードポートとの間に電位差が発生し、トランジスタのコレクタポートとエミッタポートとが導通し、コレクタポートは０Ｖ（以下「Ｌｏｗレベル」という。）となる。そして、コレクタポートの電圧がＣＰＵ１０により検出される。
【００３７】
以上説明したように、地絡検出回路１４は、地絡発生時にフォトカプラ８５を構成するトランジスタのコレクタポートの電圧を変位させることが可能な構成となっている。そして、ＣＰＵ１０により地絡検出回路１４からの信号が常時監視され、Ｈｉレベルとなっている状態では地絡が発生していない状態であると判断され、Ｌｏｗレベルとなった場合に地絡が発生したと判断される。
【００３８】
次いで制御基板２が備えるＲＡＭ１２の記憶エリアの概要について、図４及び図５を参照して説明する。図４は、ＲＡＭ１２の記憶エリアの概要を示す模式図であり、図５は、ＲＡＭ１２の履歴情報記憶エリア３０２の概要を示した模式図である。なお、制御基板２が備えるＲＯＭ１１の記憶エリアについては省略する。
【００３９】
はじめに、図４を参照しＲＡＭ１２の記憶エリアの概要について説明する。ＲＡＭ１２には、制御内容情報記憶エリア３０１、履歴情報記憶エリア３０２、接続被制御機器情報記憶エリア３０３、及びその他の記憶エリアが設けられている。
【００４０】
これらのうち、制御内容情報記憶エリア３０１には、作業者により操作盤６１（図１参照）を介して操作する被制御機器６７（図１参照）の制御内容（制御対象とする被制御機器の番号、ＯＮ／ＯＦＦ等）が入力された場合に、この入力情報が制御内容情報として記憶される。あるいは、図示しない外部記憶装置に記憶された加工プログラムに基づいてＣＰＵ１０が工作機械１を制御する過程において被制御機器６７（図１参照）を制御する場合、前述した制御内容を制御内容情報として制御内容情報記憶エリア３０１に記憶する。また、実際に被制御機器６７の制御を行う場合において、記憶された制御内容情報に基づいて、接続される被制御機器６７に対する電圧の印加を制御することにより、これらの被制御機器６７を駆動させている。
【００４１】
また、履歴情報記憶エリア３０２には、電圧印加のＯＮ／ＯＦＦを切り換える制御を行ったＦＥＴ６８（図１参照）の種別とＯＮ／ＯＦＦの情報、及び、制御を行った時間の情報が履歴情報として記憶される。そして、記憶された履歴情報を参照することによって、短絡及び地絡発生後の復旧処理（図７、図８参照）が行われる（詳細は後述する。）。
【００４２】
また、接続被制御機器情報記憶エリア３０３には、工作機械１（図１参照）に接続される被制御機器６７の種別が、接続されるＦＥＴ６８（図１参照）毎に対応付けられて記憶される。例えば、図１に示す被制御機器６７の構成では、第一ＦＥＴ２１に第一リレー５１が接続されており、第二ＦＥＴ２２に第二リレー５２が接続されており、第三ＦＥＴ２３に第三リレー５３が接続されており、第四ＦＥＴ２４に第四リレー５４が接続されている情報が、接続被制御機器情報記憶エリア３０３に夫々記憶される。また、第五ＦＥＴ２５に第一スイッチ５５が接続され、第六ＦＥＴ２６に第二スイッチ５６が接続されている情報が、接続被制御機器情報記憶エリア３０３に夫々記憶される。そして、制御内容情報記憶エリア３０１に記憶されている情報に基づいて被制御機器６７（図１参照）の電圧印加を制御する場合に、制御対象とする被制御機器６７に接続されているＦＥＴ６８を特定している（図６参照、後述）また、短絡及び地絡が発生した場合に、ＦＥＴ６８のソース信号に接続されている被制御機器６７を特定している（図７、図８参照、後述）。
【００４３】
次いで、図５を参照して、ＲＡＭ１２の履歴情報記憶エリア３０２の概要について説明する。図５に示すように、履歴情報記憶エリア３０２には、第一ＦＥＴ２１〜第六ＦＥＴ２６の夫々のドレイン信号〜ソース信号間のＯＮ／ＯＦＦの切り換えの履歴情報が、時間情報とともに記憶されている。そして、新たに履歴情報が記憶される場合は、図５に示す「履歴順」の番号が「１」〜「５」の履歴情報が、それぞれ一列ずつ下段に繰り下げられて「２」〜「６」に移動され、「１」の段に第一ＦＥＴ２１〜第六ＦＥＴ２６の夫々のドレイン信号〜ソース信号間のＯＮ／ＯＦＦの切り換えの情報が、時間情報とともに記憶される。
【００４４】
例えば、図５に示す例においては、「２０時５０分５秒０９」のタイミングで、第一ＦＥＴ２１が「ＯＮ」し、第二ＦＥＴ２２が「ＯＦＦ」し、第三ＦＥＴ２３が「ＯＮ」し、第四ＦＥＴ２４が「ＯＮ」し、第五ＦＥＴ２５が「ＯＮ」し、第六ＦＥＴ２６が「ＯＦＦ」したことを示している。また、「２０時４８分４５秒５０」のタイミングで、第一ＦＥＴ２１が「ＯＦＦ」し、第二ＦＥＴ２２が「ＯＦＦ」し、第三ＦＥＴ２３が「ＯＦＦ」し、第四ＦＥＴ２４が「ＯＦＦ」し、第五ＦＥＴ２５が「ＯＮ」し、第六ＦＥＴ２６が「ＯＦＦ」したことを示している。また、「２０時４６分３０秒２３」のタイミングで、第一ＦＥＴ２１が「ＯＮ」し、第二ＦＥＴ２２が「ＯＦＦ」し、第三ＦＥＴ２３が「ＯＦＦ」し、第四ＦＥＴ２４が「ＯＮ」し、第五ＦＥＴ２５が「ＯＮ」し、第六ＦＥＴ２６が「ＯＮ」したことを示している。また、「２０時４６分３０秒０１」のタイミングで、第一ＦＥＴ２１が「ＯＦＦ」し、第二ＦＥＴ２２が「ＯＮ」し、第三ＦＥＴ２３が「ＯＮ」し、第四ＦＥＴ２４が「ＯＦＦ」し、第五ＦＥＴ２５が「ＯＦＦ」し、第六ＦＥＴ２６が「ＯＦＦ」したことを示している。また、「２０時３０分１０秒５６」のタイミングで、第一ＦＥＴ２１が「ＯＮ」し、第二ＦＥＴ２２が「ＯＦＦ」し、第三ＦＥＴ２３が「ＯＮ」し、第四ＦＥＴ２４が「ＯＦＦ」し、第五ＦＥＴ２５が「ＯＦＦ」し、第六ＦＥＴ２６が「ＯＮ」したことを示している。
【００４５】
次に、図６〜図８を参照して、短絡又は地絡発生時において工作機械１のＣＰＵ１０（図１参照）により実行される処理のフローチャートについて説明する。図６は、被制御機器６７（図１参照）の制御処理、及び、短絡及び地絡の発生時に実行される復旧処理のメインフローチャートである。また、図７は、短絡及び地絡の発生時に実行される復旧処理のサブルーティンフローチャートである。また、図８は、短絡及び地絡の発生要因がスイッチ６６（図１参照）及びその周辺にある場合に実行される、短絡地絡発生部位を特定する処理のサブルーティンフローチャートである。尚、ＣＰＵ１０は、マルチタスク処理を行うことができるものであり、ＣＰＵ１０は、図６に示す処理とは別に、前述した加工プログラムに基づいて工作機械１を制御する処理を行うことができる。図６の処理は、所定の時間毎に実行される。
【００４６】
はじめに、工作機械１の制御基板２が備えるＣＰＵ１０（図１参照）により実行される、被制御機器６７（図１参照）の制御処理、及び、短絡及び地絡の発生時に実行される復旧処理のメインフローチャートについて、図６を参照して説明する。ＣＰＵ１０は、ＲＡＭ１２の制御内容情報記憶エリア３０１（図５参照）に記憶された制御内容情報に基づいて、接続される被制御機器６７に対する電圧の印加を制御し、被制御機器６７を駆動させている。
【００４７】
図６に示すように、はじめに、ＲＡＭ１２の制御内容情報記憶エリア３０１（図５参照）に記憶されている制御内容情報が読み出され、読み出された内容に基づいて、電圧印加を切り換える被制御機器６７（図１参照）が第一リレー５１〜第四リレー５４、第一スイッチ５５、及び第二スイッチ５６（図１参照）のいずれであるかが特定される。また同時に、ＲＡＭ１２の接続被制御機器情報記憶エリア３０３（図５参照）に記憶されている接続被制御機器情報を参照して、特定した被制御機器６７が接続されているＦＥＴ６８（図１参照）が、第一ＦＥＴ２１〜第六ＦＥＴ２６（図１参照）のいずれであるかが特定される（Ｓ１０）。
【００４８】
次いで、特定した制御対象の被制御機器６７（第一リレー５１〜第四リレー５４、第一スイッチ５５、第二スイッチ５６のうちのいずれか）（図１参照）に対する制御が、電圧を印加する制御（以下、単に「ＯＮする」という。）であるか、電圧印加状態を解除する制御（以下、単に「ＯＦＦする」という。）であるかが判断される（Ｓ１１）。
【００４９】
制御対象として特定された被制御機器６７（図１参照）に対し電圧をＯＮする制御である場合（Ｓ１１：ＹＥＳ）、当該被制御機器６７が接続されているＦＥＴ６８（図１参照）として特定された、第一ＦＥＴ２１〜第六ＦＥＴ２６（図１参照）のうちいずれかのＦＥＴについて、ドレイン信号とソース信号との間をＯＮするようにゲート信号が制御され、電源１５（図１参照）と被制御機器６７との間の電路を導通させ、被制御機器６７に対して電圧が印加される（Ｓ１３）。このことにより、特定した被制御機器６７がリレー６５（図１参照）であれば、ＯＮ／ＯＦＦが切り換わり、被制御機器６７がスイッチ６６（図１参照）であれは、バイアス電圧を印加してスイッチ６６のＯＮ／ＯＦＦを監視可能な状態とすることが可能となる。
【００５０】
次いで、特定したＦＥＴ６８（図１参照）が第一ＦＥＴ２１〜第六ＦＥＴ２６（図１参照）のいずれであるかの情報と、電圧のＯＮ／ＯＦＦの情報とが、制御した時間情報とともにＲＡＭ１２の履歴情報記憶エリア３０２（図５参照）に記憶される（Ｓ１５）。
【００５１】
次いで、ＦＥＴ６８（図１参照）のドレイン信号〜ソース信号間をＯＮして電源１５と被制御機器６７（図１参照）との間の電路を導通させ、被制御機器６７へ印加する電圧をＯＮさせたタイミングで、短絡が発生したか否かが判断される（Ｓ１７）。被制御機器６７内において電圧が印加される部分や、工作機械１（図１参照）と被制御機器６７とを結ぶ接続線３１〜３８（図１参照）において、電圧が印加された部分とＳＧとがショートしてしまっている部分が存在すると、印加電圧がＯＮとなったタイミングで、当該部分に過電流が通流する短絡が発生する。この短絡発生は、短絡検出回路１３により検出され、その出力電圧の変位がＣＰＵ１０（図１参照）に出力されることにより、短絡が発生したと判断される（Ｓ１７：ＹＥＳ）。短絡が発生したと判断された場合、次いで、電磁開閉器１６（図１参照）を開放させて被制御機器６７への通電を遮断させる処理、及び復旧処理（Ｓ２９〜Ｓ３７）へと処理が移行する。
【００５２】
短絡検出回路１３（図１参照）により短絡が検出されなかった場合（Ｓ１７：ＮＯ）、次いで、ＦＥＴ６８（図１参照）のドレイン信号〜ソース信号間をＯＮして電源１５（図１参照）と被制御機器６７（図１参照）との間の電路を導通させ、被制御機器６７へ印加する電圧をＯＮしたタイミングで、地絡が発生したか否かが判断される（Ｓ１９）。被制御機器６７内において電圧が印加される部分や、工作機械１（図１参照）と被制御機器６７とを結ぶ接続線３１〜３８（図１参照）において、電圧が印加された部分とＦＧとがショートしてしまっている部分が存在すると、印加電圧がＯＮとなったタイミングで、当該部分に過電流が通流する地絡が発生する。この地絡発生は、地絡検出回路１４により検出され、その出力電圧の変位がＣＰＵ１０（図１参照）に出力されることにより、地絡が発生したものと判断される（Ｓ１９：ＹＥＳ）。地絡が発生したものと判断された場合、次いで、電磁開閉器１６（図１参照）を開放させて被制御機器６７への通電を遮断させる処理、及び復旧処理（Ｓ２９〜Ｓ３７）へと処理が移行する。
【００５３】
電圧印加状態をＯＮする被制御機器６７（図１参照）がない場合（Ｓ１１：ＮＯ）、又は、短絡検出回路１３（図１参照）が短絡を検出せず（Ｓ１７：ＮＯ）、且つ地絡検出回路１４（図１参照）が地絡を検出しなかった場合（Ｓ１９：ＮＯ）、次いで、ＲＡＭ１２の制御内容情報記憶エリア３０１（図５参照）より読み出された制御内容情報に基づき、制御対象として特定した被制御機器６７（第一リレー５１〜第四リレー５４、第一スイッチ５５、第二スイッチ５６のうちいずれか）（図１参照）に対する制御が、電圧印加状態をＯＦＦする制御であるかが特定される（Ｓ２１）。電圧印加状態をＯＦＦする被制御機器６７（図１参照）がない場合（Ｓ２１：ＮＯ）、Ｓ１０の処理に移行する。
【００５４】
制御対象として特定した被制御機器６７（図１参照）に対し電圧をＯＦＦする制御である場合（Ｓ２１：ＹＥＳ）、当該被制御機器６７が接続されているＦＥＴ６８（図１参照）として特定された、第一ＦＥＴ２１〜第六ＦＥＴ２６（図１参照）のうちいずれかのＦＥＴについて、ドレイン信号とソース信号との間をＯＦＦさせるようにゲート信号を制御し、電源１５（図１参照）と被制御機器６７との間の電路を非導通とし、被制御機器６７に対する電圧の印加を停止する（Ｓ２３）。次いで、特定したＦＥＴ６８（図１参照）が第一ＦＥＴ２１〜第六ＦＥＴ２６（図１参照）のいずれであるかの情報と、電圧のＯＮ／ＯＦＦの情報とが、制御した時間情報とともにＲＡＭ１２の履歴情報記憶エリア３０２（図５参照）に記憶される（Ｓ２５）。そしてＳ１０の処理に移行する。
【００５５】
Ｓ１７において短絡検出回路１３（図１参照）が短絡を検出した場合（Ｓ１７：ＹＥＳ）、又は、Ｓ１９において地絡検出回路１４（図１参照）が地絡を検出した場合（Ｓ１９：ＹＥＳ）、はじめに、ＣＰＵ１０（図１参照）により電磁開閉器１６（図１参照）が制御され、電源１５（図１参照）とＦＥＴ６８（図１参照）及び被制御機器６７（図１参照）との間の電路が開放されて、印加電圧がＯＮとされている被制御機器６７への通電が遮断する（Ｓ２９）。このことにより、工作機械１（図１参照）及び被制御機器６７（図１参照）への過電流の通流を防止し、故障の発生を防止している。
【００５６】
次いで、この状態で被制御機器６７（図１参照）への印加電圧がＯＮとなるようにゲート信号が制御されているＦＥＴ６８（図１参照）について、ドレイン信号〜ソース信号間がＯＦＦするようにゲート信号が制御される。このことによって、すべてのＦＥＴ６８に接続されている被制御機器６７（図１参照）への電路が遮断される（Ｓ３１）。次いで、ＲＡＭ１２の履歴情報記憶エリア３０２（図５参照）に記憶されている履歴情報のうち、短絡又は地絡が発生した時点の履歴情報（以下「最新履歴情報」という。）が読み出される。最新履歴情報には、短絡又は地絡が発生した時点でどのＦＥＴがＯＮしていたかの情報が含まれている。そこで次に、ＲＡＭ１２の接続被制御機器情報記憶エリア３０３（図５参照）に記憶されている接続被制御機器情報に基づいて、接続されている被制御機器６７のうち、短絡又は地絡発生時において印加電圧がＯＮ状態となっていた被制御機器が特定される。そして、特定された被制御機器６７を表示機６２（図１参照）に表示させる（Ｓ３３）。
【００５７】
このことによって、作業者は、短絡又は地絡発生時において電圧印加されていた被制御機器６７（図１参照）を認識することができる。短絡又は地絡の発生は、被制御機器６７内において電圧が印加される部分や、工作機械１（図１参照）と被制御機器６７とを結ぶ接続線３１〜３８（図１参照）において、ＳＧやＦＧとショートしてしまっている部分が存在していた場合に、当該被制御機器６７への電圧印加のタイミングで発生する。従って、表示機６２（図１参照）に表示される被制御機器６７が短絡又は地絡発生の要因となっていることを特定できる。このことにより、作業者は、早期に短絡又は地絡の発生要因となっている被制御機器６７を特定することが可能となる。なお、この時点では、短絡又は地絡発生時において印加電圧がＯＮ状態となっていた被制御機器６７が複数存在する場合には、これらの被制御機器６７のうち少なくともいずれかの被制御機器６７が、短絡又は地絡の発生要因となっている可能性がある。
【００５８】
短絡又は地絡発生時において印加電圧がＯＮ状態となっていた被制御機器６７（図１参照）が特定されて表示機６２（図１参照）に表示された後、次いで、継続して実行される復旧処理（図７参照、後述）への移行指示を作業者に促すために、表示機６２に復旧作業への移行の有無の選択表示が行われ、この状態で作業者に選択させる（Ｓ３５）。復旧処理では、短絡又は地絡発生時において印加電圧がＯＮ状態となっていた被制御機器６７が複数存在する場合に、これらのうちいずれの被制御機器６７で、短絡又は地絡の発生要因が生じたかが特定される。作業者により復旧処理への移行指示が選択された場合は（Ｓ３５：ＹＥＳ）、復旧処理（Ｓ３７、図７参照、後述）へと処理が移行される。一方、Ｓ３３にて表示された被制御機器が唯一であり、この時点で短絡又は地絡の要因となった被制御機器が作業者により特定可能な場合は、復旧作業への選択指示はなされないため（Ｓ３５：ＮＯ）、メイン処理を終了する。
【００５９】
次に、制御基板２が備えるＣＰＵ１０（図１参照）により実行される復旧処理について、図７を参照して説明する。作業者により復旧処理への移行の選択指示がなされた場合に（Ｓ３５：ＹＥＳ、図６参照）実行される復旧処理では、短絡又は地絡の発生要因となっている被制御機器６７（図１参照）を特定するための処理が実行されるとともに、被制御機器６７がスイッチ６６（図１参照）である場合において、地絡が発生した部位をより詳細に特定するための処理が実行される。
【００６０】
図７に示すように、復旧処理では、はじめに、ＲＡＭ１２の接続被制御機器情報記憶エリア３０３（図４参照）に記憶されている接続被制御機器情報が読み込まれ、接続されている被制御機器６７（図１参照）の種類が判断される。接続されている被制御機器６７にスイッチ６６（図１参照）が含まれていない場合（Ｓ４１：ＮＯ）、Ｓ４５の処理に移行する。接続されている被制御機器６７にスイッチ６６（図１参照）が含まれている場合（Ｓ４１：ＹＥＳ）、次いで、これらのスイッチ６６のすべてがＯＦＦされた状態となっているかどうかが判断される（Ｓ４３）。具体的には、以下のように判断される。まず、作業者に対してすべてのスイッチ６６をＯＦＦするように促す旨を表示機６２（図１参照）に表示させる。次いで、操作盤６１（図１参照）からの入力信号が監視される（Ｓ４３：ＮＯ）。そして、作業者によりすべてのスイッチ６６がＯＦＦされたことが、操作盤６１を介した操作内容を認識することにより確認された場合、すべてのスイッチ６６がＯＦＦされたものと判断され（Ｓ４３：ＹＥＳ）、Ｓ４５の処理に移行する。
【００６１】
なお、スイッチ６６（図１参照）がＯＦＦされたか否かの判断については、上述の方法に限定されるものではない。例えば、スイッチ６６（図１参照）のＯＮ／ＯＦＦの状態をＣＰＵ１０（図１参照）にフィードバックすることが可能な制御信号線をスイッチ６６とＣＰＵ１０との間に設け、この制御信号線を監視することにより、すべてのスイッチ６６がＯＦＦされたことを判断してもよい。
【００６２】
次いで、ＲＡＭ１２の履歴情報記憶エリア３０２（図５参照）に記憶されている最新履歴情報が読み出される（Ｓ４５）。そして、最新履歴情報のうち、被制御機器６７（図１参照）への電圧印加をＯＮしているＦＥＴ６８（図１参照）が抽出される（Ｓ４７）。そしてこの状態で、電磁開閉器１６（図１参照）が制御されて電源１５（図１参照）と被制御機器６７との間の電路が閉じられ、通電が再開される（Ｓ４９）。
【００６３】
なお、図６のＳ３１において、すべてのＦＥＴ６８（図１参照）は、ドレイン信号〜ソース信号間がＯＦＦとなるようにゲート信号が制御されている。すなわち、電磁開閉器１６（図１参照）が閉鎖されて電源１５（図１参照）とＦＥＴ６８との間の電路が通電状態となっても、被制御機器６７（図１参照）には電圧は印加されない。従って、被制御機器６７内において電圧が印加される部分や、工作機械１（図１参照）と被制御機器６７とを結ぶ接続線３１〜３８（図１参照）において、ＳＧやＦＧとショートしてしまっている部分が存在してしまっている場合であっても、短絡及び地絡は発生しないはずである。
【００６４】
しかしながら、電磁開閉器１６（図１参照）が閉鎖されて電源１５（図１参照）とＦＥＴ６８（図１参照）との間の電路が通電された状態で、短絡検出回路１３（図１参照）が短絡を検出するか（Ｓ５１：ＹＥＳ）、地絡検出回路１４（図１参照）が地絡を検出した場合（Ｓ５１：ＮＯ、Ｓ５３：ＹＥＳ）、被制御機器６７側ではなく工作機械１（図１参照）側の内部にて短絡及び地絡の発生要因があるものと判断される。そして、工作機械１側の内部で短絡又は地絡が発生している旨を表示機６２（図１参照）に表示させて作業者に通知し（Ｓ５５）、復旧処理を終了してメイン処理（図６参照）に戻る。
【００６５】
このようにして、短絡及び地絡の発生要因が工作機械１（図１参照）側の内部に存在することを作業者に対して通知することが可能となる。なおここで想定している短絡及び地絡の発生要因とは、例えば、制御基板２（図１参照）上におけるパターン間や配線間がショートすることにより発生する短絡や地絡である。
【００６６】
一方、電磁開閉器１６（図１参照）を閉鎖して電源１５（図１参照）とＦＥＴ６８（図１参照）との間の電路を通電させた状態で、短絡検出回路１３（図１参照）が短絡を検出せず（Ｓ５１：ＮＯ）、且つ、地絡検出回路１４（図１参照）が地絡を検出しなかった場合は（Ｓ５３：ＮＯ）、次いで、Ｓ４７において抽出したＦＥＴ６８（図１参照）のうちいずれか一つが選択される（Ｓ５７）。
【００６７】
次いで、選択したＦＥＴ６８（図１参照）のソース信号に接続されている被制御機器６７（図１参照）がリレー６５（図１参照）であるかスイッチ６６（図１参照）であるかが判別され、被制御機器６７の種別に応じた短絡又は地絡発生部分の特定処理が実行される。ＲＡＭ１２の接続被制御機器情報記憶エリア３０３（図４参照）に記憶されている接続被制御機器情報を参照し、選択したＦＥＴ６８のソース信号に接続されている被制御機器６７がスイッチ６６（図１参照）であるか否かが判断される（Ｓ５９）。そして、スイッチ６６でないと判断された場合は（Ｓ５９：ＮＯ）、選択されたＦＥＴ６８のソース信号に接続されている被制御機器６７はリレー６５であるので、複数のリレー６５のうちいずれのリレーが短絡又は地絡の発生要因となっているかを特定する処理が実行される（Ｓ６７〜Ｓ７１）。一方、選択されたＦＥＴ６８のソース信号に接続されている被制御機器６７がスイッチ６６であると判断された場合は（Ｓ５９：ＹＥＳ）、スイッチ６６とＣＰＵ１０（図１参照）との間を結ぶ接続線３５〜３８（図１参照）のどの部分で地絡が発生したかを特定する短絡地絡部位特定処理が実行される（Ｓ６１、図８参照、後述）。
【００６８】
Ｓ５７にて選択したＦＥＴ６８（図１参照）のソース信号に接続されている被制御機器６７（図１参照）がスイッチ６６（図１参照）ではなくリレー６５（図１参照）であると判断された場合（Ｓ５９：ＮＯ）、次いで、選択されたＦＥＴ６８（図１参照）のドレイン信号〜ソース信号間がＯＮとなるようにゲート信号が制御され、ソース信号に接続されているリレー６５に対する電圧印加がＯＮされる（Ｓ６７）。この状態で短絡検出回路１３（図１参照）により短絡が検出された場合（Ｓ６９：ＹＥＳ）、ＯＮしたＦＥＴ６８に接続されているリレー６５内において電圧が印加される部分や、工作機械１（図１参照）とリレー６５とを結ぶ接続線３１〜３４（図１参照）において、ＳＧとショートしてしまっている部分が存在するために、印加電圧がＯＮとなったタイミングで当該部分に過電流が通流する短絡が発生していると判断される。
【００６９】
また、地絡検出回路１４（図１参照）により地絡が検出された場合（Ｓ６９：ＮＯ、Ｓ７１：ＹＥＳ）、リレー６５（図１参照）内における電圧が印加される部分や、工作機械１（図１参照）とリレー６５とを結ぶ接続線３１〜３４（図１参照）において、ＦＧとショートしてしまっている部分が存在するために、印加電圧がＯＮとなったタイミングで当該部分に過電流が通流する地絡が発生していると判断される。このことにより、印加電圧をＯＮしたリレー６５が、短絡及び地絡の発生要因を有していることが明らかとなる。
【００７０】
次いで、過電流通流により工作機械１（図１参照）及びリレー６５（図１参照）が故障してしまうことを防止するために、電磁開閉器１６（図１参照）を開放するように制御されて電源１５（図１参照）とＦＥＴ６８（図１参照）との間の通電が遮断される（Ｓ７９）。次いで、Ｓ６７にて抽出し、ドレイン信号〜ソース信号間がＯＮするようにゲート信号を制御したＦＥＴ６８について、ゲート信号が再制御されてドレイン信号〜ソース信号間がＯＦＦするようにゲート信号が制御される（Ｓ８１）。そして、ＲＡＭ１２の接続被制御機器情報記憶エリア３０３（図４参照）を参照し、Ｓ８１においてドレイン信号〜ソース信号間がＯＦＦするようにゲート信号が制御されたＦＥＴ６８であって、短絡及び地絡の発生要因を有しているＦＥＴ６８に接続されているリレー６５が特定される（Ｓ８３）。そして特定された被制御機器６７を表示機６２（図１参照）に表示させる（Ｓ８５）。そして処理を終了してメイン処理（図６参照）に戻る。
【００７１】
以上の処理を実行することにより、作業者は、工作機械１（図１参照）の復旧処理の後に表示機６２（図１参照）に表示されるリレー６５（図１参照）を、短絡及び地絡の発生要因を有するリレー６５として特定することが可能となる。このことにより、作業者は、短絡及び地絡の発生要因を有するリレー６５を迅速に特定することが可能となる。そして、特定したリレー６５の短絡及び地絡要因の対処を早期に実行することによって、短絡及び地絡の再発を防止することが可能となる。
【００７２】
一方、短絡検出回路１３や地絡検出回路１４（図１参照）において、短絡及び地絡が検出されなかった場合（Ｓ６９：ＮＯ、Ｓ７１：ＮＯ）、Ｓ５７において選択し、Ｓ６７においてＯＮしたＦＥＴ６８（図１参照）をＯＦＦし（Ｓ７３）、Ｓ４５において読み出した最新履歴情報においてＯＮとされているＦＥＴ６８すべてについて上述の処理を実行したかどうかが判断される（Ｓ７５）。そして、未処理のＦＥＴ６８が存在する場合は（Ｓ７５：ＮＯ）、残りのＦＥＴ６８のうち一つが選択され（Ｓ６５）、Ｓ５９に戻って処理が繰り返される。一方、すべてのＦＥＴ６８についての処理が実行された場合は（Ｓ７５：ＹＥＳ）、電磁開閉器１６（図１参照）を開放してメイン処理（図６参照）に戻る。
【００７３】
一方、Ｓ５７にて選択したＦＥＴ６８（図１参照）のソース信号に接続されている被制御機器６７（図１参照）がスイッチ６６（図１参照）であると判断された場合（Ｓ５９：ＹＥＳ）、スイッチ６６とＣＰＵ１０（図１参照）との間を結ぶ接続線３５〜３８（図１参照）のうちどの部分で短絡及び地絡が発生したかを特定する短絡地絡部位特定処理が実行される（Ｓ６１）。
【００７４】
図８を参照して、短絡地絡部位特定処理（Ｓ６１、図７参照）について説明する。図８に示すように、短絡地絡部位特定処理では、はじめに、スイッチ５５、５６（図１参照）におけるＦＥＴ２５，２６が接続されていない側の接点５５ｂ、５６ｂ（図１参照）の電圧を、バッファ２７、２８（図１参照）を介して監視する処理が実行される（Ｓ９１）。接点５５ｂ、５６ｂの電圧の監視は、スイッチ５５，５６における詳細な地絡発生個所を特定するために行われる（詳細は後述する）。なおこの状態では、Ｓ３１（図６参照）において、スイッチ５５、５６が接続されているＦＥＴ２５，２６のドレイン信号〜ソース信号間がＯＦＦとなるようにゲート信号が制御されており、且つ、Ｓ４３（図７参照）において、スイッチ５５，５６はＯＦＦとされている。従って、バッファ２７、２８からの出力電圧は０Ｖとなっている。
【００７５】
次いで、Ｓ５７（図７参照）にて選択したＦＥＴ６８（図１参照）のゲート信号を制御し、ドレイン信号〜ソース信号間をＯＮさせ、ソース信号に接続されているスイッチ（５５，５６（図１参照）のいずれか）に対する印加電圧をＯＮさせる（Ｓ９３）。そしてこの状態で、短絡又は地絡が発生するか否かが判断される。地絡検出回路１４（図１参照）により地絡が検出された場合（Ｓ９５：ＹＥＳ）、はじめに、地絡発生により過電流が通流し、工作機械１（図１参照）及びスイッチ６６（図１参照）が故障してしまうことを防止するために、電磁開閉器１６（図１参照）を開放して電源１５（図１参照）とＦＥＴ６８との間の電路を開き、スイッチへの通電を遮断する（Ｓ９９）。次いで、印加電圧がＯＮとされているスイッチ（５５，５６（図１参照）のいずれか）自体、及び接続線３５〜３８（図１参照）に地絡の発生要因が存在するものと判断され、さらに詳細な地絡発生個所の特定処理が行われる（Ｓ１０７〜Ｓ１１７）。
【００７６】
この時点では、Ｓ４３（図７参照）においてスイッチ６６（図１参照）はＯＦＦされている。従って、この状態で印加電圧がＯＮとされている部分、すなわち、接続線３５、３６（図１参照）において、ＦＧとショートしてしまう状態が発生しており、電圧印加ＯＮにより地絡が発生したことが想定される。このことを確認するために、Ｓ９１において監視を開始したバッファ２７、２８（図１参照）からの出力電圧が、地絡検出回路１４（図１参照）による地絡検出時点（Ｓ９５参照）で電源１５（図１参照）の電圧以上となるように変位したかどうかが確認される（Ｓ１０７）。
【００７７】
地絡検出回路１４（図１参照）による地絡検出時点（Ｓ９５参照）で、バッファ２７、２８（図１参照）からの出力電圧が電源１５（図１参照）以上となるように変位しなかった場合（Ｓ１０７：ＮＯ）、接続線３５、３６（図１参照）に地絡が発生していると判断される。理由は、この状態ではスイッチ５５，５６はＯＦＦしており、電圧が印加されている部分は接続線３５、３６のみだからである。例えば、図１に示す例では、図１中「Ａ」のように、接続線３５、３６とＦＧとがショートした結果、この部分で地絡が発生していると判断される。
【００７８】
次いで、ＲＡＭ１２の接続被制御機器情報記憶エリア３０３（図４参照）に記憶されている接続被制御機器情報に基づいて、Ｓ５７（図７参照）にて選択したＦＥＴ６８（図１参照）のソース信号線に接続されているスイッチ６６（図１参照）が特定される（Ｓ１１３）。そして、特定したスイッチ（５５，５６のいずれか）と、特定した接続線（３５、３６のいずれか）とを作業者に対して通知するために、表示機６２（図１参照）に表示させる（Ｓ１１７）。そして処理を終了し、復旧処理（図７参照）に戻る。
【００７９】
一方、地絡検出回路１４（図１参照）による地絡検出時点（Ｓ９５参照）で、バッファ２７、２８（図１参照）からの出力電圧が電源１５（図１参照）以上となるように変位した場合（Ｓ１０７：ＹＥＳ）、接続線３５，３６（図１参照）と接続線３７、３８（図１参照）との両方で地絡が発生していると判断される。そして、検出されたバッファ２７、２８からの出力電圧は、接続線３５と３７、接続線３６と３８とが共にＦＧとショートした結果、接続線３５、３６に印加されている電圧が接続線３６、３８に回り込んだために発生したものと判断される。例えば、図１に示す例では、図１中「Ｂ」のように、接続線３５と３７、及び、接続線３６と３８との両方がＦＧとショートした結果、この部分で地絡が発生していると判断される。
【００８０】
次いで、ＲＡＭ１２の接続被制御機器情報記憶エリア３０３（図５参照）に記憶されている接続被制御機器情報に基づいて、Ｓ５７（図７参照）にて選択したＦＥＴ６８（図１参照）のソース信号線に接続されているスイッチ６６（図１参照）が特定される（Ｓ１１５）。そして、特定されたスイッチ（５５，５６のいずれか）と、特定された接続線（３５と３７、又は３６と３８のいずれか）とを作業者に対して通知するために、表示機６２（図１参照）に表示させる（Ｓ１１７）。そして処理を終了し、復旧処理（図７参照）に戻る。
【００８１】
一方、Ｓ５７（図７参照）にて選択したＦＥＴ６８（図１参照）のソース信号に接続されているスイッチ６６（図１参照）に対する印加電圧をＯＮした状態で（Ｓ９３）、地絡検出回路１４（図１参照）により地絡が検出されなかった場合（Ｓ９５：ＮＯ）について説明する。この場合、はじめに、表示機６２（図１参照）に、作業者に対して印加電圧がＯＦＦされているスイッチ６６をＯＮさせるように促す旨が表示される。そしてこの状態で、スイッチ６６がＯＮされたことが確認されるまで待ち（Ｓ９７：ＮＯ）、スイッチ６６がＯＮされたことが確認された場合（Ｓ９７：ＹＥＳ）、Ｓ１０１の処理に移行する。
【００８２】
なお、スイッチ６６（図１参照）がＯＮとされたか否かの判断については、上述の方法に限定されるものではない。例えば、スイッチ６６のＯＮ／ＯＦＦの状態をＣＰＵ１０（図１参照）にフィードバックすることが可能な制御信号線をスイッチ６６とＣＰＵ１０との間に設け、この制御信号線が監視されることにより、スイッチ６６がＯＮされたことを判断してもよい。
【００８３】
次いで、スイッチ６６（図１参照）がＯＮした状態で、地絡検出回路１４（図１参照）により地絡が検出されたかどかが判断される（Ｓ１０１）。地絡検出回路１４の出力信号が判断され、地絡が発生したと判断された場合には（Ｓ１０１：ＹＥＳ）、地絡発生により過電流が通流し、工作機械１（図１参照）及びスイッチ６６が故障してしまうことを防止するため、電磁開閉器１６（図１参照）を開放して電源１５（図１参照）とＦＥＴ６８（図１参照）との間の電路を開き、スイッチ６６への通電が遮断される（Ｓ１０９）。
【００８４】
そして、接続線３７、３８（図１参照）に地絡が発生していると判断される（Ｓ１１１）。スイッチ５５，５６がＯＦＦした状態では接続線３７，３８に電圧が印加されていない状態であるのに対し、スイッチ５５，５６をＯＮさせることにより接続線３７，３８に電圧が印加され、地絡が発生したものと判断される。例えば、図１に示す例では、図１中「Ｃ」のように、接続線３７，３８とＦＧとがショートした結果、この部分で地絡が発生していると判断される。特定されたスイッチ（５５，５６のいずれか）と、特定された接続線（３７，３８のいずれか）とを作業者に対して通知するために、表示機６２（図１参照）に表示させる（Ｓ１１７）。そして処理を終了し、復旧処理（図７参照）に戻る。
【００８５】
一方、スイッチ６６（図１参照）をＯＮさせた状態でも、地絡検出回路１４（図１参照）により地絡が検出されなかった場合（Ｓ１０１：ＮＯ）、表示機６２（図１参照）に地絡場所が不明である旨を表示させて（Ｓ１０５）処理を終了し、復旧処理（図７参照）に戻る。
【００８６】
復旧処理では、図７に示すように、短絡地絡部位特定処理（図８参照）において地絡発生部分が特定された場合は（Ｓ６３：ＹＥＳ）、そのまま処理を終了してメイン処理（図６参照）に戻る。一方、地絡発生部位が特定されなかった場合は（Ｓ６３：ＮＯ）、Ｓ７３の処理に移行し、残りのＦＥＴ６８（図１参照）のうちいずれのＦＥＴ６８において短絡及び地絡が発生しているかが継続して判断される。
【００８７】
以上説明したように、工作機械１が接続される被制御機器６７に印加する電圧のＯＮ／ＯＦＦを切り換えることにより制御が行われる場合において、電圧印加のＯＮ／ＯＦＦの履歴の情報を記憶する。そして、短絡検出回路１３及び地絡検出回路１４にて短絡及び地絡が検出された場合に、電磁開閉器１６を開放して通電を遮断するとともに、短絡及び地絡を検出した時点で印加電圧をＯＮとしている被制御機器６７を表示機６２に表示する。このことにより作業者は、短絡及び地絡の発生要因となっている被制御機器６７を迅速に特定することができ、早期に対策を施して制御を復旧させることが可能となる。
【００８８】
また、短絡及び地絡が検出された時点で印加電圧をＯＮとしていた被制御機器６７に対して、再度順番に印加電圧をＯＮする。そして、再度短絡及び地絡が発生した場合に印加電圧をＯＮとしていた被制御機器６７を、短絡及び地絡の発生要因となっている被制御機器６７として特定し、表示機６２に表示する。このことにより作業者は、短絡及び地絡が検出された時点で印加電圧をＯＮとしていた被制御機器６７が多数存在する場合に、これらのうち短絡及び地絡の発生要因となっている被制御機器６７を特定することができ、早期に対策を施して制御を復旧させることが可能となる。
【００８９】
さらに、接続される被制御機器６７がスイッチ６６である場合には、スイッチ６６に接続されている接続線のうちどの部分に地絡が発生しているかを特定し、表示機６２に表示することが可能となる。このことにより作業者は、地絡の発生部位を詳細に特定して対策を施すことが可能となっている。
【００９０】
なお、図１におけるＦＥＴ６８が本発明の「導通切換手段」に相当し、図６に示すＳ１１及びＳ２１にてＦＥＴ６８のＯＮ／ＯＦＦを切り換える制御を行うＣＰＵ１０が、本発明の「機器制御手段」に相当する。また、図６におけるＳ１５、Ｓ２５にて、ＦＥＴ６８のＯＮ／ＯＦＦの履歴の情報を図４及び５におけるＲＡＭ１２の履歴情報記憶エリア３０２に記憶する処理を行うＣＰＵ１０が、本発明の「記憶手段」に相当し、図１に示す短絡検出回路１３及び地絡検出回路１４からの出力信号を判断し、図６に示すＳ１７、Ｓ１９、図７に示すＳ５１、Ｓ５３、Ｓ６９、Ｓ７１、及び、図８に示すＳ９５、Ｓ１０１にて、短絡及び地絡が発生したことを検出する処理を行うＣＰＵ１０が、本発明の「検出手段」に相当する。また、図１に示す電磁開閉器１６が本発明の「開閉器」に相当し、図６におけるＳ２９、図７におけるＳ７９、及び図８に示すＳ９９にて、電磁開閉器１６を開放させる処理を行うＣＰＵ１０が、本発明の「開放手段」に相当し、図５に示す履歴情報が、本発明の「履歴情報」に相当し、図６に示すＳ３３にて最新履歴情報を表示機６２に表示させる処理を行うＣＰＵ１０が、本発明の「通知手段」に相当する。
【００９１】
また、図６に示すＳ３１においてすべてのＦＥＴ６８をＯＦＦさせた後、図７におけるＳ４９にて電磁開閉器を閉鎖させる処理を行うＣＰＵ１０が、本発明の「閉鎖手段」に相当し、図７に示すＳ６７、及び、図８に示すＳ９３において、ＦＥＴ６８をＯＮさせる処理を行うＣＰＵ１０が、本発明の「機器履歴制御手段」に相当し、図７に示すＳ８３において、被制御機器６７を特定する処理を行うＣＰＵ１０が、本発明の「特定手段」に相当する。
【００９２】
また、図２に示す短絡検出回路１３における接続部７６の電圧と基準電源７４との電圧範囲が、本発明の「所定範囲」に相当し、短絡検出回路１３からの出力信号を検出して短絡の発生を判断する処理を行うＣＰＵ１０が、本発明の「短絡検出手段」に相当する。また、図３に示す地絡検出回路１４からの出力回路を検出して地絡の発生を判断する処理を行うＣＰＵ１０が、本発明の「地絡検出手段」に相当する。
【００９３】
また、図１におけるスイッチ５５，５６が、本発明の「スイッチ」に相当し、スイッチ５５，５６における接点５５ａ、５６ａが、本発明の「第一接点」に相当し、５５ｂ、５６ｂが、本発明の「第二接点」に相当し、図８に示すＳ１０７において、バッファ２７、２８からの出力電圧を検出する処理を行うＣＰＵ１０が、本発明の「スイッチ電圧検出手段」に相当する。
【００９４】
また、図１における電源１５の電圧が、本発明の「所定値」に相当し、図８に示すＳ１０７において出力電圧を検出しなかった場合に、Ｓ１１３にて、接続線３５又は３６にて地絡が発生していると特定する処理を行うＣＰＵ１０が、本発明の「第一接続線地絡判断手段」に相当し、Ｓ１１７にて、特定した接続線を表示機６２に表示する処理を行うＣＰＵ１０が、本発明の「第一接続線通知手段」に相当する。また、図８に示すＳ１０７にて出力電圧を検出した場合に、Ｓ１１５にて、接続線３５，３７又は３６，３８にて地絡が発生していると特定する処理を行うＣＰＵ１０が、本発明の「第一二接続線地絡判断手段」に相当し、Ｓ１１７にて、特定した接続線を表示機６２に表示する処理を行うＣＰＵ１０が、本発明の「第一二接続線通知手段」に相当する。また、図８に示すＳ１０１にて地絡を検出した場合に、Ｓ１１１にて、接続線３７，３８にて地絡が発生していると特定する処理を行うＣＰＵ１０が、本発明の「第二接続線地絡判断手段」に相当し、Ｓ１１７にて、特定した接続線を表示機６２に表示する処理を行うＣＰＵ１０が、本発明の「第二接続線通知手段」に相当する。
【００９５】
なお、本発明は上記実施の形態に限定されるものではなく、発明の要旨を変更しない範囲での変更が可能である。上記実施の形態においては、リレー６５が４個、スイッチ６６が２個、それぞれ工作機械１に接続されたが、被制御機器６７の種類及び数量はこれに限定されるものではない。従って、リレー及びリミットスイッチ以外の被制御機器が接続されていてもかまわないし、その数量も上記実施の形態における数量以外であっても構わない。
【００９６】
また、上記実施の形態においては、短絡検出回路１３をＯＰアンプ７３からなる回路構成とし、地絡検出回路１４をフォトカプラ８５からなる回路構成としたが、これに限定されるものではない。従って、他の回路構成により短絡検出回路１３及び地絡検出回路１４を実現しても構わない。
【００９７】
また、上記実施の形態においては、バッファ２７，２８からの出力信号が電源１５の電圧以上に変位した場合に、電圧の変位が発生したものと判断しているが、これに限定されるものではない。従って、他の閾値電圧により、電圧の変位の発生の有無を判断してもよい。
【００９８】
また、上記実施の形態においては、接続される被制御機器６７がスイッチ６６である場合における短絡及び地絡の発生要因として、スイッチ６６に接続されている接続線３５〜３７が筺体フレーム３に接触することにより発生する、接続線３５〜３７とＦＧとのショートを想定し、地絡の発生要因のみを特定しているが、これに限定されるものではない。従って、スイッチ６６の内部における電圧印加部分とＳＧとのショートが発生した場合に、短絡検出回路１３により短絡を検出し、当該スイッチ６６において短絡が発生した旨を表示機６２より通知する処理を実行しても構わない。
【図面の簡単な説明】
【００９９】
【図１】工作機械１のハードウェア構成の一例を示すブロック図である。
【図２】短絡検出回路１３の回路構成の概略図である。
【図３】地絡検出回路１４の回路構成の概略図である。
【図４】ＲＡＭ１２の記憶エリアの概要を示す模式図である。
【図５】ＲＡＭ１２の履歴情報記憶エリア３０２の概要を示した模式図である。
【図６】被制御機器６７の制御処理、及び、復旧処理のメインフローチャートである    。
【図７】復旧処理のサブルーティンフローチャートである。
【図８】短絡地絡発生部位を特定する処理のサブルーティンフローチャートである。
【符号の説明】
【０１００】
１      工作機械
１３    短絡検出回路
１４    地絡検出回路
１５    電源
１６    電磁開閉器
２１    第一ＦＥＴ
２１    第一ＦＥＴ
２２    第二ＦＥＴ
２３    第三ＦＥＴ
２４    第四ＦＥＴ
２５    第五ＦＥＴ
２６    第六ＦＥＴ
２６，２７，２８      バッファ
３１，３２，３３，３４，３５，３６，３７，３８      接続線
５１    第一リレー
５２    第二リレー
５３    第三リレー
５４    第四リレー
５５    第一スイッチ
５６    第二スイッチ
５５ａ、５５ｂ、５６ａ、５６ｂ      接点
６２    表示機
６６    スイッチ
６７    被制御機器
６８    ＦＥＴ
７３    ＯＰアンプ
３０２  履歴情報記憶エリア
【図１】
0005040697.tif 000002
【図２】
0005040697.tif 000003
【図３】
0005040697.tif 000004
【図４】
0005040697.tif 000005
【図５】
0005040697.tif 000006
【図６】
0005040697.tif 000007
【図７】
0005040697.tif 000008
【図８】
0005040697.tif 000009