(57)【特許請求の範囲】
【請求項１】
商用交流電源を整流し直流電圧を出力する１次整流回路と、前記１次整流回路に並列に設けて直流電圧を平滑する平滑コンデンサと、前記直流電圧を高周波交流電圧に変換する第１のインバータ回路と、前記第１のインバータ回路の出力を所定の負荷に適した高周波交流電圧に変換する第１の主変圧器と、前記第１の主変圧器の出力電力を整流する第１の２次整流回路と、前記整流された出力電力を平滑して出力端子に出力する第１の直流リアクトルと、前記平滑コンデンサと出力端子との間にインバータ回路、主変圧器、２次整流回路及び直流リアクトルが直列接続して形成される主回路を（Ｎ−１）個並列に設け、前記主回路の総出力電流を検出し総出力電流検出信号として出力する総出力電流検出回路と、予め定めた出力電流設定信号を設定する出力電流設定回路と、前記総出力電流検出信号と前記出力電流設定信号との偏差に基づいて第１のパルス幅変調信号及び第２のパルス幅変調信号のパルス幅を変調するパルス幅変調回路と、前記第１の主変圧器の出力電圧を検出する第１の出力電圧検出回路乃至前記第Ｎの主変圧器の出力電圧を検出する第Ｎの出力電圧検出回路と、前記第１の出力電圧を整流し第１の直流電圧として出力する第1の出力電圧整流回路乃至前記第Ｎの出力電圧を整流し第Ｎの直流電圧として出力する第Ｎの出力電圧整流回路と、前記第１の直流電圧乃至第Ｎの直流電圧の平均を算出し平均基準電圧として出力する平均基準電圧回路と、前記第１の直流電圧と前記平均基準電圧との値が略同一になるように第１のパルス幅変調信号及び第２のパルス幅変調信号のパルス幅を補正し第１のパルス幅補正信号及び第２のパルス幅補正信号として出力する第１のパルス幅補正回路乃至前記第Ｎの直流電圧と前記平均基準電圧との値が略同一になるように第１のパルス幅変調信号及び第２のパルス幅変調信号のパルス幅を補正し第（２Ｎ−１）のパルス幅補正信号及び第（２Ｎ）のパルス幅補正信号として出力する第Ｎのパルス幅補正回路と、第１のパルス幅補正信号及び第２のパルス幅補正信号に応じて前記第１のインバータ回路を駆動する第１のインバータ駆動回路乃至前記第（２Ｎ−１）のパルス幅補正信号及び第（２Ｎ）のパルス幅補正信号に応じて前記第Ｎのインバータ回路を駆動する第Ｎのインバータ駆動回路と、を備えたことを特徴とするインバータ電源装置。
【請求項２】
前記パルス幅変調信号のパルス幅の補正は、前記平均基準電圧と前記直流電圧との偏差を算出し、前記偏差の値が正のとき前記正の値に基づいてパルス幅を短くし、前記偏差の値が負のとき前記負の値に基づいてパルス幅を長くすること、を特徴とする請求項１に記載のインバータ電源装置。
【請求項３】
前記第１の出力電圧検出回路乃至第Ｎの出力電圧検出回路は、前記第１の主変圧器乃至第Ｎの主変圧器の２次側に補助巻線を設けて形成すること、を特徴とする請求項１又は請求項２に記載のインバータ電源装置。
【請求項４】
前記請求項１乃至請求項３のいずれか１項に記載のインバータ電源装置の出力電圧を、アーク負荷に適したアーク加工用電圧に変換すること、を特徴とするアーク加工用電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に内蔵されているインバータ回路を複数並列に設けて、並列運転するインバータ電源装置及びアーク加工用電源装置に関するものである。
【背景技術】
【０００２】
アーク加工用電源装置において、出力電流の増大をはかるためにインバータ回路を複数並列に設け並列運転を行って対応してきた。
【０００３】
図４は、インバータ回路、主変圧器、２次整流回路及び直流リアクトルで形成された主回路を、例えば２つ並列に設けた従来技術のアーク加工用電源装置である。同図において、商用交流電源ＡＣを整流して直流電圧を出力する１次整流回路ＤＲ１と、直流電圧を平滑する平滑コンデンサＣ１とで直流電源回路が形成される。
【０００４】
図４に示す、ブリッジ接続された第１のインバータ回路ＩＮ１は、第１のスイッチング素子ＴＲ１乃至第４のスイッチング素子ＴＲ４によって形成され、相対向する第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４と、第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３とが一対となり、一対が交互に導通と遮断とを繰り返して直流電圧を高周波交流電圧に変換して出力する。また、第２のインバータ回路ＩＮ２は、第５のスイッチング素子ＴＲ５乃至第８のスイッチング素子ＴＲ８によって形成され、第１のインバータ回路ＩＮ１と並列に設けられている。
【０００５】
第１の主変圧器ＩＮＴ１は、第１のインバータ回路ＩＮ１によって変換された高周波交流電圧をアーク加工に適した高周波交流電圧に変換し、第１の２次整流回路ＤＲ２は、第１の主変圧器ＩＮＴ１の出力電力を整流し第１の直流リアクトルＤＣＬ１を介してトーチＴＨと被加工物Ｍとの間に電力を供給する。
【０００６】
第２の主変圧器ＩＮＴ２は、第２のインバータ回路ＩＮ２によって変換された高周波交流電圧をアーク加工に適した高周波交流電圧に変換し、第２の２次整流回路ＤＲ３は、第２の主変圧器ＩＮＴ２の出力電力を整流して第２の直流リアクトルＤＣＬ２を介してトーチＴＨと被加工物Ｍとの間に電力を供給する。
【０００７】
第１の出力電流検出回路ＩＤ１は、第１の主変圧器ＩＮＴ１の２次側の整流された出力電流を検出して第１の出力電流検出信号Ｉｄ１として出力し、第２の出力電流検出回路ＩＤ２は、第２の主変圧器ＩＮＴ２の２次側の整流された出力電流を検出して第２の出力電流検出信号Ｉｄ２として出力する。
【０００８】
電流対応パルス幅変調回路ＰＷＩは、パルス周波数が一定でパルス幅を変調するＰＷＭ制御を行ない、第１の出力電流検出信号Ｉｄ１と出力電流設定信号との偏差に基づいて第１のパルス幅変調Ｐｗ１及び第２のパルス幅変調信号Ｐｗ２のパルス幅を変調すると共に、第２の出力電流検出信号Ｉｄ２と出力電流設定信号との偏差に基づいて第３のパルス幅変調Ｐｗ３及び第４のパルス幅変調Ｐｗ４のパルス幅を変調する。
【０００９】
第１のインバータ駆動回路ＳＤ１は、第１のパルス幅変調Ｐｗ１に応じて、第１スイッチング素子駆動信号Ｔｒ１及び第４スイッチング素子駆動信号Ｔｒ４を出力し、第２のパルス幅変調信号Ｐｗ２に応じて、第２スイッチング素子駆動信号Ｔｒ２及び第３スイッチング素子駆動信号Ｔｒ３を出力する。また、第２のインバータ駆動回路ＳＤ２は、第３のパルス幅変調信号Ｐｗ３に応じて、第５スイッチング素子駆動信号Ｔｒ５及び第８スイッチング素子駆動信号Ｔｒ８を出力し、第４のパルス幅変調信号Ｐｗ４に応じて、第６スイッチング素子駆動信号Ｔｒ６及び第７スイッチング素子駆動信号Ｔｒ７を出力する。
【００１０】
つぎに、動作について説明する。
電流対応パルス幅変調回路ＰＷＩは、第１の出力電流検出回路ＩＤ１によって検出された第１の出力電流検出信号Ｉｄ１と予め定めた出力電流設定信号Ｉｒとを比較し、第１のパルス幅変調信号Ｐｗ１及び第２のパルス幅変調信号Ｐｗ２を生成すると共に、第２の出力電流検出回路ＩＤ２によって検出された第２の出力電流検出信号Ｉｄ２と出力電流設定信号Ｉｒとを比較し、第３のパルス幅変調信号Ｐｗ３及び第４のパルス幅変調信号Ｐｗ４を生成して出力する。
【００１１】
このとき、電流対応パルス幅変調回路ＰＷＩは、第１の出力電流検出信号Ｉｄ１の値と出力電流設定信号Ｉｒとが略同一になるよう第１のパルス幅変調信号Ｐｗ１及び第２のパルス幅変調信号Ｐｗ２のパルス幅を変調すると共に、第２の出力電流検出信号Ｉｄ２の値と出力電流設定信号Ｉｒとが略同一になるよう第３のパルス幅変調信号Ｐｗ３及び第４のパルス幅変調信号Ｐｗ４のパルス幅を変調するので、第１のインバータ回路ＩＮ１と第２のインバータ回路ＩＮ２との出力電流が平衡させることができ、インバータ回路の並列運転が可能となる。（例えば、特許文献１）
【００１２】
しかし、複数の主回路を並列運転するには、主回路の台数に応じて高価な出力電流検出回路を複数必要とする。
【００１３】
【特許文献１】実開平６−３４８７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
従来技術において、インバータ回路、主変圧器、２次整流回路及び直流リアクトルから成る主回路をＮ個並列に設けたアーク加工用電源装置では、各主回路からの出力電流を検出し、この各出力電流を所定の出力電流設定値と比較し各出力電流が出力電流設定値と略同一になるようにパルス幅変調信号を制御し、この各パルス幅変調信号によって各インバータ回路を駆動すると、並列に設けられたＮ個の主回路の出力電流が略平衡となり並列運転が可能となる。
【００１５】
しかし、Ｎ個の主回路を並列運転するには、台数に応じて出力電流検出回路が複数必要となるが、この出力電流検出回路は、高価なホールデバイスとそれに付属する電子部品によって形成されているために、価格が高くなり製品価格を下げる妨げとなる大きな要因となっていた。
【００１６】
よって、本発明では、上述した課題を解決することができるアーク加工用電源装置を提供することを目的としている。
【課題を解決するための手段】
【００１７】
複数の主回路を並列運転する場合において、各主回路に流れる電流のバランスを取ることが必要となり、この電流バランスが崩れる最も大きな要因は、インバータ駆動回路を形成する部品及びインバータ回路を成する各スイッチング素子のばらつきによるＯＮ及びＯＦＦのタイミングの差であることが解明されている。
上述の課題を解決するために、第１の発明は、商用交流電源を整流し直流電圧を出力する１次整流回路と、前記１次整流回路に並列に設けて直流電圧を平滑する平滑コンデンサと、前記直流電圧を高周波交流電圧に変換する第１のインバータ回路と、前記第１のインバータ回路の出力を所定の負荷に適した高周波交流電圧に変換する第１の主変圧器と、前記第１の主変圧器の出力電力を整流する第１の２次整流回路と、前記整流された出力電力を平滑して出力端子に出力する第１の直流リアクトルと、前記平滑コンデンサと出力端子との間にインバータ回路、主変圧器、２次整流回路及び直流リアクトルが直列接続して形成される主回路を（Ｎ−１）個並列に設け、前記主回路の総出力電流を検出し総出力電流検出信号として出力する総出力電流検出回路と、予め定めた出力電流設定信号を設定する出力電流設定回路と、前記総出力電流検出信号と前記出力電流設定信号との偏差に基づいて第１のパルス幅変調信号及び第２のパルス幅変調信号のパルス幅を変調するパルス幅変調回路と、前記第１の主変圧器の出力電圧を検出する第１の出力電圧検出回路乃至前記第Ｎの主変圧器の出力電圧を検出する第Ｎの出力電圧検出回路と、前記第１の出力電圧を整流し第１の直流電圧として出力する第1の出力電圧整流回路乃至前記第Ｎの出力電圧を整流し第Ｎの直流電圧として出力する第Ｎの出力電圧整流回路と、前記第１の直流電圧乃至第Ｎの直流電圧の平均を算出し平均基準電圧として出力する平均基準電圧回路と、前記第１の直流電圧と前記平均基準電圧との値が略同一になるように第１のパルス幅変調信号及び第２のパルス幅変調信号のパルス幅を補正し第１のパルス幅補正信号及び第２のパルス幅補正信号として出力する第１のパルス幅補正回路乃至前記第Ｎの直流電圧と前記平均基準電圧との値が略同一になるように第１のパルス幅変調信号及び第２のパルス幅変調信号のパルス幅を補正し第（２Ｎ−１）のパルス幅補正信号及び第（２Ｎ）のパルス幅補正信号として出力する第Ｎのパルス幅補正回路と、第１のパルス幅補正信号及び第２のパルス幅補正信号に応じて前記第１のインバータ回路を駆動する第１のインバータ駆動回路乃至前記第（２Ｎ−１）のパルス幅補正信号及び第（２Ｎ）のパルス幅補正信号に応じて前記第Ｎのインバータ回路を駆動する第Ｎのインバータ駆動回路と、を備えたことを特徴とするインバータ電源装置である。
【００１８】
第２の発明は、前記パルス幅変調信号のパルス幅の補正は、前記平均基準電圧と前記直流電圧との偏差を算出し、前記偏差の値が正のとき前記正の値に基づいてパルス幅を短くし、前記偏差の値が負のとき前記負の値に基づいてパルス幅を長くすること、を特徴とする請求項１に記載のインバータ電源装置である。
【００１９】
第３の発明は、前記第１の出力電圧検出回路乃至第Ｎの出力電圧検出回路は、前記第１の主変圧器乃至第Ｎの主変圧器の２次側に補助巻線を設けて形成すること、を特徴とする請求項１又は請求項２に記載のインバータ電源装置である。
【００２０】
第４の発明は、前記請求項１乃至請求項３のいずれか１項に記載のインバータ電源装置の出力電圧を、アーク負荷に適したアーク加工用電圧に変換すること、を特徴とするアーク加工用電源装置である。
【発明の効果】
【００２１】
第１及び第２の発明によれば、インバータ回路、主変圧器、２次整流回路及び直流リアクトルが直列接続してなる主回路をＮ個並列に設け、この主回路の総出力電流を１個の出力電流検出回路で検出し、その検出した総出力電流に基づいて各インバータ回路のパルス幅変調信号のパルス幅を制御するアーク加工用電源装置において、抵抗及びホトカプラー等の低価な部品で形成される出力電圧検出回路を各主変圧器の２次側に設けて出力電圧を検出し、各出力電圧を整流して直流電圧とし、この複数の直流電圧を平均して平均基準電圧を求め、平均基準電圧と各主変圧器の直流電圧との偏差の値に基づいてインバータ回路を制御するパルス幅変調信号のパルス幅を補正すると、各直流電圧が平均基準電圧とが略同一になり、並列に設けられたＮ個の主回路の出力電流が略平衡する。
上記より、高価な出力電流検出回路１個と低価な出力電圧検出回路Ｎ個によって並列運転が可能となり、高価な出力電流検出回路の数を減少させることができる。
【００２２】
第３の発明によれば、各主変圧器の２次側に補助巻線を設けることによって出力電圧検出回路が形成され、回路構成が非常に簡素化になり価格がさらに下がる。
【００２３】
第４の発明によれば、アーク加工用電源装置にも適用でき溶接電流の増大が低価格で容易にできる。
【発明を実施するための最良の形態】
【００２４】
複数の主回路を並列運転する場合において、並列運転の電流ばらつきの大きな要因は、各インバータ回路のＯＮ期間のばらつきであり、これにより、並列に設けられたＮ個の主回路の出力電流のバランスが取れなくなる。よって、本発明では、各主変圧器の２次側の出力電圧を検出し、この複数の出力電圧を平均して平均出力電圧を求め、この平均出力電圧と各主変圧器の出力電圧とが略同一になるように各インバータ回路を制御するパルス幅変調信号のパルス幅を補正すると、各インバータ回路のＯＮ期間のばらつきが抑制され、並列に設けられたＮ個の主回路の出力電流が略平衡となる。
【００２５】
図１は、複数のインバータ回路のＯＮ期間のばらつきを抑制する本発明の実施形態に係る（例えば、主回路を２つ並列に設けた）アーク加工用電源装置である。同図において、図４に示す従来技術のアーク加工用電源装置の電気接続図と同一符号の構成物は、同一動作を行うので説明は省略し、符号の相違する構成物についてのみ説明する。
【００２６】
第１の出力電圧検出回路ＶＤ１は、図示省略の抵抗及びホトカプラーによって形成し、第１の主変圧器ＩＮＴ１の2次側に設けることによって交流出力電圧を検出し第１の出力電圧検出信号Ｖｄ１として出力し、第２の出力電圧検出回路ＶＤ２は、図示省略の抵抗及びホトカプラーによって形成し、第２の主変圧器ＩＮＴ２の2次側に設けることによって交流出力電圧を検出し第２の出力電圧検出信号Ｖｄ２として出力する。
【００２７】
第１の出力電圧整流回路ＡＲ１は、第１の出力電圧検出信号Ｖｄ１を整流し第１の直流電圧Ａｒ１として出力し、第２の出力電圧整流回路ＡＲ２は、第２の出力電圧検出信号Ｖｄ２を整流し第２の直流電圧Ａｒ２として出力し、第１の直流電圧Ａｒ１及び第２の直流電圧Ａｒ２はスイッチング素子のＯＮ時間に比例した電圧となる。
【００２８】
平均基準電圧回路ＥＡは、第１の直流電圧Ａｒ１及び第２の直流電圧Ａｒ２の２つの直流電圧の平均値を算出し平均基準電圧Ｅａとして出力する。
【００２９】
パルス幅変調回路ＰＷは、パルス周波数が一定でパルス幅を変調するＰＷＭ制御を行ない、総出力電流検出信号Ｉｄと出力電流設定信号Ｉｒとの偏差に基づいて第１のパルス幅変調信号Ｐｗ１及び第２のパルス幅変調信号Ｐｗ２のパルス幅を変調して出力する。
【００３０】
第１のパルス幅補正回路ＳＶ１は、第１の直流電圧Ａｒ１と平均基準電圧Ｅａとの偏差を算出し、この偏差の値に基づいて第１のパルス幅変調信号Ｐｗ１及び第２のパルス幅変調信号Ｐｗ２のパルス幅を補正して第１のパルス幅補正信号Ｓｖ１及び第２のパルス幅補正信号Ｓｖ２として出力する。
【００３１】
第２のパルス幅補正回路ＳＶ２は、第２の直流電圧Ａｒ２と平均基準電圧Ｅａとの偏差を算出し、この偏差の値に基づいて第１のパルス幅変調信号Ｐｗ１及び第２のパルス幅変調信号Ｐｗ２のパルス幅を補正して第３のパルス幅補正信号Ｓｖ３及び第４のパルス幅補正信号Ｓｖ４として出力する。
【００３２】
第１のインバータ駆動回路ＳＤ１は、第１のパルス幅補正信号Ｓｖ１に応じて第１スイッチング素子駆動信号Ｔｒ１及び第４スイッチング素子駆動信号Ｔｒ４を出力し、第２のパルス幅補正信号Ｓｖ２に応じて、第２スイッチング素子駆動信号Ｔｒ２及び第３スイッチング素子駆動信号Ｔｒ３を出力する。
【００３３】
第２のインバータ駆動回路ＳＤ２は、第３のパルス幅補正信号Ｓｖ３に応じて第５スイッチング素子駆動信号Ｔｒ５及び第８スイッチング素子駆動信号Ｔｒ８を出力し、第４のパルス幅補正信号Ｓｖ４に応じて、第６スイッチング素子駆動信号Ｔｒ６及び第７スイッチング素子駆動信号Ｔｒ７を出力する。
【００３４】
図２は、本発明の実施の形態の動作を説明するための波形タイミング図である。図２において、同図（Ａ）の波形は第１のパルス幅変調号Ｐｗ１を示し、同図（Ｂ）の波形は第２のパルス幅変調号Ｐｗ２を示し、同図（Ｃ）の波形は第１のスイッチング素子ＴＲ１及び図示省略の第４のスイッチング素子ＴＲ４のＯＮ時間を示し、同図（Ｄ）の波形は第２のスイッチング素子ＴＲ２及び図示省略の第３のスイッチング素子ＴＲ３のＯＮ時間を示し、同図（Ｅ）の波形は第１の直流電圧Ａｒ１を示し、同図（Ｆ）の波形は第１のパルス幅補正信号Ｓｖ１を示し、同図（Ｇ）の波形は第２のパルス幅補正信号Ｓｖ２を示し、同図（Ｈ）の波形は第５のスイッチング素子ＴＲ５及び図示省略の第８のスイッチング素子ＴＲ８のＯＮ時間を示し、同図（Ｉ）の波形は第６のスイッチング素子ＴＲ６及び図示省略の第７のスイッチング素子ＴＲ７のＯＮ時間を示し、同図（Ｊ）の波形は第２の直流電圧Ａｒ２を示し、同図（Ｋ）の波形は第３のパルス幅補正信号Ｓｖ３を示し、同図（Ｌ）の波形は第４のパルス幅補正信号Ｓｖ４を示す。
【００３５】
並列運転の電流ばらつきの大きな要因は、各インバータ回路のＯＮ期間のばらつきであり、これにより、並列に設けられたＮ個の主回路の出力電流のバランスが取れなくなる。よって、本発明では、各主変圧器の２次側の出力電圧を検出し、この複数の出力電圧を平均して平均出力電圧を求め、この平均出力電圧と各主変圧器の出力電圧とが略同一になるように各インバータ回路を制御するパルス幅変調信号のパルス幅を補正すると、各インバータ回路のＯＮ期間のばらつきが抑制され、並列に設けられた２個の主回路の出力電流が略平衡となる。
【００３６】
上記の動作について、図２の波形タイミング図を用いて詳細に説明する。
図１に示す起動スイッチＴＳから起動信号Ｔｓが出力されるとパルス幅変調回路ＰＷは、総出力電流検出信号Ｉｄと出力電流設定信号Ｉｒとの偏差に基づいて定まる、図２（Ａ）に示すパルス幅時間Ｔ１の第１のパルス幅変調信号Ｐｗ１を出力する。
【００３７】
図２に示す時刻ｔ＝ｔ１において、図２（Ａ）に示す第１のパルス幅変調信号Ｐｗ１が第１のパルス幅補正回路ＳＶ１に入力されると、第１のパルス幅補正回路ＳＶ１は、第１のパルス幅変調信号Ｐｗ１のＨｉｇｈに応じて同図（Ｆ）に示す第１のパルス幅補正信号Ｓｖ１をＨｉｇｈにすると共に、第１のパルス幅変調信号Ｐｗ１は第２のパルス幅補正回路ＳＶ２にも入力され、第２のパルス幅補正回路ＳＶ２は、第１のパルス幅変調信号Ｐｗ１のＨｉｇｈに応じて同図（Ｋ）に示す第３のパルス幅補正信号Ｓｖ３をＨｉｇｈにする。
【００３８】
図２に示す時刻ｔ＝ｔ２において、図２（Ａ）に示す第１のパルス幅変調信号Ｐｗ１がＬｏｗになると、第１のパルス幅補正回路ＳＶ１は第１のパルス幅変調信号Ｐｗ１のＬｏｗに応じて第１のパルス幅補正信号Ｓｖ１をＬｏｗにすると共に、第２のパルス幅補正回路ＳＶ２も第１のパルス幅変調信号Ｐｗ１のＬｏｗに応じて第２のパルス幅補正信号Ｓｖ２をＬｏｗにする。
【００３９】
しかし、第１のインバータ駆動回路ＳＤ１を形成する部品及び第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４のゲート容量等のばらつきにより、第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４のＯＦＦのタイミングが遅れ、図２（Ｃ）に示すＴ２の時間、第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４がＯＮし、時刻ｔ＝ｔ４においてＯＦＦする。
【００４０】
さらに、第２のインバータ駆動回路ＳＤ２を形成する部品及び第５のスイッチング素子ＴＲ１及び第８のスイッチング素子ＴＲ８のゲート容量等のばらつきにより、第５のスイッチング素子ＴＲ５及び第８のスイッチング素子ＴＲ８のＯＦＦのタイミングが速くなり、同図（Ｈ）に示すＴ５の時間、第５のスイッチング素子ＴＲ５及び第８のスイッチング素子ＴＲ８がＯＮし、時刻ｔ＝ｔ３においてＯＦＦする。
【００４１】
図２に示す時刻ｔ＝ｔ５において、図２（Ｂ）に示す第２のパルス幅変調信号Ｐｗ２が第１のパルス幅補正回路ＳＶ１に入力されると、第１のパルス幅補正回路ＳＶ１は、第２のパルス幅変調信号Ｐｗ２のＨｉｇｈに応じて同図（Ｇ）に示す第２のパルス幅補正信号Ｓｖ２をＨｉｇｈにすると共に、第２のパルス幅変調信号Ｐｗ２は第２のパルス幅補正回路ＳＶ２にも入力され、第２のパルス幅補正回路ＳＶ２は、第２のパルス幅変調信号Ｐｗ２のＨｉｇｈに応じて同図（Ｌ）に示す第４のパルス幅補正信号Ｓｖ４をＨｉｇｈにする。
【００４２】
図２に示す時刻ｔ＝ｔ６において、図２（Ｂ）に示す第２のパルス幅変調信号Ｐｗ２がＬｏｗになると、第１のパルス幅補正回路ＳＶ１は第２のパルス幅変調信号Ｐｗ２のＬｏｗに応じて第２のパルス幅補正信号Ｓｖ２をＬｏｗにすると共に、第２のパルス幅補正回路ＳＶ２も第２のパルス幅変調信号Ｐｗ２のＬｏｗに応じて第４のパルス幅補正信号Ｓｖ４をＬｏｗにする。
【００４３】
しかし、第２のインバータ駆動回路ＳＤ１を形成する部品及び第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３のゲート容量等のばらつきにより、第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３のＯＦＦのタイミングが遅れ、図２（Ｄ）に示すＴ２の時間、第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３がＯＮし、時刻ｔ＝ｔ８においてＯＦＦする。
【００４４】
さらに、第２のインバータ駆動回路ＳＤ２を形成する部品及び第６のスイッチング素子ＴＲ６及び第７のスイッチング素子ＴＲ７のゲート容量等のばらつきにより、第６のスイッチング素子ＴＲ６及び第７のスイッチング素子ＴＲ７のＯＦＦのタイミングが速くなり、同図（Ｉ）に示すＴ５の時間、第６のスイッチング素子ＴＲ６及び第７のスイッチング素子ＴＲ７がＯＮし、時刻ｔ＝ｔ７においてＯＦＦする。
【００４５】
つぎに、時刻ｔ＝ｔ８において、第１のパルス幅補正回路ＳＶ１は、図２（Ｅ）に第１の直流電圧Ａｒ１と平均基準電圧Ｅａとの偏差を求めて正の偏差値を算出する。
【００４６】
時刻ｔ＝ｔ９において、図２（Ａ）に示す第１のパルス幅変調信号Ｐｗ１が第１のパルス幅補正回路ＳＶ１に入力されると、第１のパルス幅補正回路ＳＶ１は、第１のパルス幅変調信号Ｐｗ１のＨｉｇｈに応じて同図（Ｆ）に示す第１のパルス幅補正信号Ｓｖ１をＨｉｇｈにする。そして、正の偏差値に基づいて第１のパルス幅補正信号Ｓｖ１のＯＮ時間がＴ４と短くなるように補正を行ない、時刻ｔ＝ｔ１０において、第１のパルス幅補正信号Ｓｖ１をＬｏｗにし、所定時間が経過した時刻ｔ＝ｔ１１において、第１のパルス幅変調信号Ｐｗ１がＬｏｗになる。
【００４７】
第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４のＯＮ時間は、補正された第１のパルス幅補正信号Ｓｖ１に応じて、図２（Ｃ）に示すＴ３のＯＮ時間が決定され時刻ｔ＝ｔ１３においてＯＦＦする。
【００４８】
時刻ｔ＝ｔ８において、第２のパルス幅補正回路ＳＶ２は、図２（Ｊ）に第２の直流電圧Ａｒ２と平均基準電圧Ｅａとの偏差を求めて負の偏差値を算出する。
【００４９】
時刻ｔ＝ｔ９において、図２（Ａ）に示す第１のパルス幅変調信号Ｐｗ１が第２のパルス幅補正回路ＳＶ２に入力されると、第２のパルス幅補正回路ＳＶ２は、第１のパルス幅変調信号Ｐｗ１のＨｉｇｈに応じて同図（Ｋ）に示す第３のパルス幅補正信号Ｓｖ３をＨｉｇｈにする。そして、負の偏差値に基づいて第３のパルス幅補正信号Ｓｖ３のＯＮ時間がＴ６と長くなるように補正を行ない、時刻ｔ＝ｔ１２において、第３のパルス幅補正信号Ｓｖ３をＬｏｗにする。
【００５０】
第５のスイッチング素子ＴＲ５及び第８のスイッチング素子ＴＲ８のＯＮ時間は、補正された第３のパルス幅補正信号Ｓｖ３に応じて、図２（Ｈ）に示すＴ３のＯＮ時間が決定され時刻ｔ＝ｔ１３においてＯＦＦする。
【００５１】
時刻ｔ＝ｔ１４において、図２（Ｂ）に示す第２のパルス幅変調信号Ｐｗ２が第１のパルス幅補正回路ＳＶ１に入力されると、第１のパルス幅補正回路ＳＶ１は、第２のパルス幅変調信号Ｐｗ２のＨｉｇｈに応じて同図（Ｇ）に示す第２のパルス幅補正信号Ｓｖ２をＨｉｇｈにする。そして、正の偏差値に基づいて第２のパルス幅補正信号Ｓｖ２のＯＮ時間がＴ４と短くなるように補正を行ない、時刻ｔ＝ｔ１５において、第２のパルス幅補正信号Ｓｖ２をＬｏｗにし、所定時間が経過した時刻ｔ＝ｔ１６において、第２のパルス幅変調信号Ｐｗ２がＬｏｗになる。
【００５２】
第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３のＯＮ時間は、補正された第２のパルス幅補正信号Ｓｖ２に応じて、図２（Ｄ）に示すＴ３のＯＮ時間が決定され時刻ｔ＝ｔ１６においてＯＦＦする。
【００５３】
時刻ｔ＝ｔ１４において、図２（Ｂ）に示す第２のパルス幅変調信号Ｐｗ２が第２のパルス幅補正回路ＳＶ２に入力されると、第２のパルス幅補正回路ＳＶ２は、第２のパルス幅変調信号Ｐｗ２のＨｉｇｈに応じて同図（Ｋ）に示す第４のパルス幅補正信号Ｓｖ４をＨｉｇｈにする。そして、負の偏差値に基づいて第４のパルス幅補正信号Ｓｖ４のＯＮ時間がＴ６と長くなるように補正を行ない、時刻ｔ＝ｔ１７において、第４のパルス幅補正信号Ｓｖ４をＬｏｗにする。
【００５４】
第６のスイッチング素子ＴＲ６及び第７のスイッチング素子ＴＲ７のＯＮ時間は、補正された第４のパルス幅補正信号Ｓｖ４に応じて、図２（Ｈ）に示すＴ３のＯＮ時間が決定され時刻ｔ＝ｔ１８においてＯＦＦする。このとき、各インバータ回路を形成する第１のスイッチング素子乃至第８のスイッチング素子の各ＯＮ時間が略同一になる。
【００５５】
上述の補正により時刻ｔ＝ｔ１８において、第１の直流電圧Ａｒ１と第２の直流電圧Ａｒ２とが略同一になり補正が終了し、時刻ｔ＝ｔ１８以後は、第１の直流電圧Ａｒ１と第２の直流電圧Ａｒ２とが略同一になり、並列に設けられたインバータ回路の出力電流が略平衡となり、高価な出力電流検出回路を複数使用しなくても並列運転が可能となる。
【００５６】
図３は、実施形態２に係る（例えば、主回路を２つ並列に設けた）アーク加工用電源装置である。同図において、図１及び図４に示すアーク加工用電源装置の電気接続図と同一符号の構成物は、同一動作を行うので説明は省略し、符号の相違する構成物についてのみ説明する。
【００５７】
第１の出力電圧検出回路ＶＤ１は、第１の主変圧器ＩＮＴ１の2次側の補助巻線の交流出力電圧を検出し第１の出力電圧検出信号Ｖｄ１として出力し、第２の出力電圧検出回路ＶＤ２は、第２の主変圧器ＩＮＴ２の2次側の補助巻線の交流出力電圧を検出し第２の出力電圧検出信号Ｖｄ２として出力する。以後は上述の同一動作を行うので説明は省略する。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態１のアーク加工用電源装置の電気接続図である。
【図２】図１に示す本発明の動作を説明するための波形タイミング図である。
【図３】実施の形態２のアーク加工用電源装置の電気接続図である。
【図４】従来技術のアーク加工用電源装置の電気接続図である。
【符号の説明】
【００５９】
ＡＲ１      第１の出力電圧整流回路
ＡＲ２      第２の出力電圧整流回路
ＡＲ３      第３の出力電圧整流回路
Ｃ１        平滑コンデンサ
ＤＲ１      １次整流回路
ＤＲ２      第１の２次整流回路
ＤＲ３      第２の２次整流回路
ＤＲ４      第３の２次整流回路
ＤＣＬ１    第１の直流リアクトル
ＤＣＬ２    第２の直流リアクトル
ＤＣＬ３    第３の直流リアクトル
ＥＡ        平均基準電圧回路
ＩＤ        総出力電流検出回路
ＩＤ１      第１の出力電流検出回路
ＩＤ２      第２の出力電流検出回路
Ｉｄ        総出力電流検出信号
Ｉｄ１      第１の出力電流検出信号
Ｉｄ２      第２の出力電流検出信号
ＩＲ        出力電流設定回路
Ｉｒ        出力電流設定値
ＩＮＴ１    第１の主変圧器
ＩＮＴ２    第２の主変圧器
ＩＮＴ３    第３の主変圧器
Ｍ          被加工物
ＰＷ        パルス幅変調回路
ＰＷＩ      電流対応パルス幅変調回路
Ｐｗ１      第１のパルス幅変調信号
Ｐｗ２      第２のパルス幅変調信号
Ｐｗ３      第３のパルス幅変調信号
Ｐｗ４      第４のパルス幅変調信号
ＳＶ１      第１のパルス幅補正回路
ＳＶ２      第２のパルス幅補正回路
Ｓｖ１      第１のパルス幅補正信号
Ｓｖ２      第２のパルス幅補正信号
Ｓｖ３      第３のパルス幅補正信号
Ｓｖ４      第４のパルス幅補正信号
ＳＤ１      第１のインバータ駆動回路
ＳＤ２      第２のインバータ駆動回路
ＴＨ        トーチ
ＴＳ        起動スイッチ
Ｔｓ        起動信号
ＴＲ１      第１のスイッチング素子
ＴＲ２      第２のスイッチング素子
ＴＲ３      第３のスイッチング素子
ＴＲ４      第４のスイッチング素子
ＴＲ５      第５のスイッチング素子
ＴＲ６      第６のスイッチング素子
ＴＲ７      第７のスイッチング素子
ＴＲ８      第８のスイッチング素子
Ｔｒ１      第１スイッチング素子駆動信号
Ｔｒ２      第２スイッチング素子駆動信号
Ｔｒ３      第３スイッチング素子駆動信号
Ｔｒ４      第４スイッチング素子駆動信号
Ｔｒ５      第５スイッチング素子駆動信号
Ｔｒ６      第６スイッチング素子駆動信号
Ｔｒ７      第７スイッチング素子駆動信号
Ｔｒ８      第８スイッチング素子駆動信号
ＶＤ１      第１の出力電圧検出回路
ＶＤ２      第２の出力電圧検出回路
【図１】
0005058841.tif 000002
【図２】
0005058841.tif 000003
【図３】
0005058841.tif 000004
【図４】
0005058841.tif 000005