(57)【特許請求の範囲】
【請求項１】
積層された複数の樹脂層と、前記複数の樹脂層の上面に形成された複数の回路パターンと、前記複数の回路パターン間に形成された複数のブラインドビアホールと、前記複数のブラインドビアホールの内壁面及び前記各回路パターンの上面に形成されたメッキ層と、を備えて構成された第１基板と、
積層された複数の樹脂層と、前記複数の樹脂層の上面に形成された複数の回路パターンと、前記複数の回路パターン間に形成された複数のブラインドビアホールと、前記複数のブラインドビアホールの内壁面及び前記各回路パターンの上面に形成されたメッキ層と、を備えて構成された第２基板と、
前記第１基板と前記第２基板間に配置されて前記第１基板と前記第２基板を互いに接着するコア樹脂層と、により構成され、
前記第１基板及び第２基板の各樹脂層は、少なくとも１つのブラインドビアホールを含み、
前記ブラインドビアホールの内部は、前記コア樹脂層、前記樹脂層又はソルダーレジスト層のいずれか１つにより充填され、
前記第１基板のブラインドビアホール及び前記第２基板のブラインドビアホールの開口部は、前記コア樹脂層に向かうように配置され、前記各開口部が前記第１基板及び第２基板の外部に露出しないように形成されることを特徴とする印刷回路基板。
【請求項２】
前記第１基板、第２基板及びコア樹脂層を上下に貫通する貫通ホールと、前記貫通ホールの内壁に形成された基板間連結メッキ層と、をさらに備えることを特徴とする請求項１記載の印刷回路基板。
【請求項３】
前記第１基板は、
第１樹脂層と、
前記第１樹脂層の上面に形成された複数の第１回路パターンと、
前記１樹脂層及び前記各第１回路パターンを貫通して形成された複数の第１ブラインドビアホールと、
前記各第１回路パターンの上面、前記各第１ブラインドビアホールの内壁面及び底面に形成された第１メッキ層と、
前記第１メッキ層及び前記第１樹脂層の上面に形成された第２樹脂層と、
前記第２樹脂層の上面に形成された複数の第２回路パターンと、
前記複数の第２回路パターン及び前記第２樹脂層を貫通して形成された複数の第２ブラインドビアホールと、
前記各第２回路パターンの上面、前記各第２ブラインドビアホールの内壁面及び底面に形成された第２メッキ層と、
前記第１樹脂層の下面に露出された前記第１メッキ層の表面に形成された複数の第3回路パターンと、を包含して構成されることを特徴とする請求項１記載の印刷回路基板。
【請求項４】
コア形成用樹脂層の両方面にそれぞれ前記コア形成用樹脂層よりも小さい異形部材を位置させ、前記異形部材の各上面に該異形部材よりも大きい第１金属薄板、第１絶縁樹脂層及び第２金属薄板を順次積層した後、前記コア形成用樹脂と前記第１絶縁樹脂層または前記第１金属薄板とを接着してパネルを形成する段階と、
前記パネルの第１絶縁樹脂層及び第２金属薄板を貫通するようにブラインドビアホールを形成する段階と、
前記第１金属薄板と第２金属薄板とを電気的に連結するために前記第１金属薄板、第２金属薄板及び前記ブラインドビアホールの内壁面に導電層を形成する段階と、
前記第２金属薄板及び前記導電層をパターニングして回路パターンを形成する段階と、
前記コア形成用樹脂層及び前記異形部材を除去することにより前記コア形成用樹脂層の両方面に形成された構造物を分離してそれぞれ第１基板と第２基板とに区分する段階と、
前記第１基板の前記第１金属薄板をパターニングしてインナーリードバンプ用パッド部を形成するが、このとき、前記インナーリードバンプ用パッド部の少なくとも１つは、前記ブラインドビアホールの底面部に形成されるようにインナーリードバンプ用パッド部を形成する段階と、
前記ブラインドビアホールの内部を前記コア形成用樹脂層、前記第１絶縁樹脂層又はソルダーレジスト層のいずれか１つにより充填し、前記第１基板のブラインドビアホール及び前記第２基板のブラインドビアホールの開口部を前記コア形成用樹脂に向かうように配置し、前記各開口部が前記第１基板及び第２基板の外部に露出しないように、前記第１基板と前記第２基板を接着する段階と、を含むことを特徴とする多層印刷回路基板の製造方法。
【請求項５】
前記第１基板の表面の第１金属薄板をパターニングしてインナーリードバンプ用パッド部を形成し、前記第２基板の表面の第１金属薄板をパターニングしてアウトリードバンプ用パッド部を形成する段階をさらに含むことを特徴とする請求項４記載の多層印刷回路基板の製造方法。
【請求項６】
前記インナーリードバンプ用パッド部及びアウトリードバンプ用パッド部を形成する工程を実施する前に、
前記第１基板、前記第２基板及び前記コア形成用樹脂を貫通する貫通ホールを形成する段階と、
前記貫通ホールの内部、前記インナーリードバンプ用パッド部及び前記アウトリードバンプ用パッド部の上面に導電層を形成する段階と、
をさらに行うことを特徴とする請求項５記載の多層印刷回路基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層印刷回路基板に係るもので、詳しくは、ボールグリッドアレイパッケージ（Ball  Grid  Array  Packaging）形態の半導体部品を実装するために、表面にバンプ（Bump）接続用の多数個のパッドを有する多層印刷回路基板及びその製造方法に関するものである。特に、本発明は、従来の印刷回路基板よりも肉厚が薄く、ブラインドビアホール（Blind  Via  Hole；以下、BVHと称す）内の空気ポケット（Void）によるバンプの付着状態不良問題を解決し得る多層印刷回路基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来の多層印刷回路基板では、図15に示したように、多数の樹脂層3a、3bがビルトアップ工法により積層形成され、それら樹脂層3a、3bの上面には金属薄板層の回路パターン5a、5b、5cが形成されている。そして、上層回路パターン5cと下層回路パターン5aとを連結するために各樹脂層3a、3bを貫通する複数個のブラインドビアホール7が形成されている。
【０００３】
このとき、各ビアホール7は、入口側の直径が底面の直径よりも大きい逆円錐状に形成され、ビアホール7において、上層ビアホール7b及び下層ビアホール7aの入口は全て同一方向（同図では上向き）向きに形成されている。また、各ブラインドビアホール7内壁にはメッキ層9が形成され、メッキ層9は上層回路パターン5c及び下層回路パターン5aの上面まで延長されているので、上層回路パターン5cと下層回路パターン5aとはメッキ層9により電気的に連結されている。
【０００４】
また、上層ブラインドビアホール7bの上面のメッキ層9bの上部には半導体チップ部品との電気的連結を担うインナーリードバンプ11が付着され、該インナーリードバンプ11の付着部分を除いたメッキ層9の上面及び樹脂層3bの上面にはソルダーレジスト層12が形成されている。即ち、従来の多層印刷回路基板においては、インナーリードバンプ11がブラインドビアホール内に付着されている。
【０００５】
以下、このような構成を有する従来の印刷回路基板の製造方法について説明する。
先ず、下層樹脂層3aの上、下面に上層金属薄板4a及び下層金属薄板4bがコーティングされた銅覆薄板（Copper  Clad  Laminate；以下、CCLと称す）をそれぞれ用意し、上層金属薄板4a及び下層樹脂層3aを食刻して下層ブラインドビアホール7aを形成した後、上層金属薄板4aの上面及び下層ブラインドビアホール7aの側壁面及び底面に下層メッキ層9aを形成して上、下層金属薄板4a、4bを電気的に連結させた後、上層金属薄板4a及び下層メッキ層9aをパターニングして下層回路パターン5aを形成する。
【０００６】
次いで、下層メッキ層9aの上面及び露出された下層樹脂層3aの上面に上層樹脂層3b及び金属膜4cを形成する。
次いで、金属膜4c及び上層樹脂層3bを部分的に食刻して上層ブラインドビアホール7bを形成する。このとき、上層ブラインドビアホール7bにより下層メッキ層9aの上面が露出される。
【０００７】
次に、金属膜4cの上面及び上層ブラインドビアホール7bの内壁面並びに上層ブラインドビアホール7bの底面に露出された下層メッキ層9aの上面に上層メッキ層9bを形成した後、上層メッキ層9b及び金属膜4cをパターニングする。このとき、パターニングされた金属膜4cは上層回路パターン5cになる。また、上層回路パターン5cと下層メッキ層9aとは上層メッキ層9bにより電気的に連結される。
【０００８】
次に、上層ブラインドビアホール7bの内部を除いた上層メッキ層9b及び露出された上層樹脂層3bの上面にソルダーレジスト層12を形成する。
このとき、ソルダーレジスト層12により被覆されずに露出された上層メッキ層9bの上面は、チップ部品を実装するためのバンプを付着するためのパッド部である。
【０００９】
次に、上層ブラインドビアホール7b内の上層メッキ層9bの上面、即ち、パッド部にインナーリードバンプ11を付着して印刷回路基板の製造を終了していた。
【００１０】
【発明が解決しようとする課題】
然るに、このような従来の印刷回路基板の製造方法においては、次のような不都合な点があった。
第1に、上層ブラインドビアホール7bの上部にバンプ11を形成する場合、上層ブラインドビアホール7b内の空気が外部に排出されないため、空気ポケット（Void）14が形成されるか、または、空気がバンプ11内に移動して残留するようになり、よって、印刷回路基板にチップ部品を実装するとき発生する熱や製品の使用中に発生する高熱により、ブラインドビアホール若しくはバンプ内の空気ポケットの空気が膨脹してバンプ周辺の印刷回路基板にクラックを発生させたり、チップ部品の付着状態を悪化させる等、印刷回路基板のチップ部品のパッケージング状態を損傷させるという不都合な点があった。
【００１１】
第2に、上述したような問題点を解決するため、日本特許公開公報第10-284846号に提示されたように、パッドをブラインドビアホールの周囲まで延長して設計することによって、バンプが実装される位置としてブラインドビアホールを回避する方法が採択されたが、その方法では、印刷回路基板のサイズが大きくなるという不都合な点があった。
【００１２】
第3に、フリップチップ（Flip  Chip）の製造工程において、印刷回路基板上に実装されるチップと印刷回路基板間の熱膨張率の差を補正するためのアンダーフィラー（under  filler）をチップと印刷回路基板間に充填する過程で、アンダーフィラーがブラインドビアホール7内に完全に充填されないため、熱衝撃により印刷回路基板に変形が発生するという不都合な点があった。
【００１３】
第4に、軟質の印刷回路基板を形成する場合、樹脂層の肉厚が薄すぎると、製造工程中の取扱がとっても不便で収率が低下し、そのため、樹脂層を厚く形成すべきであるため、印刷回路基板の肉厚を薄くすることができないという不都合な点があった。
本発明は、このような従来の課題に鑑みてなされたもので、超薄板の軟質印刷回路基板を提供することを目的とする。
【００１４】
そして、本発明の他の目的は、印刷回路基板の外層に形成される回路パターンを相対的に微細化させた印刷回路基板を提供しようとする。
且つ、本発明のその他の目的は、ブラインドビアホールの開口部の反対側にインナーリードとしてのインナーリードバンプを形成することを特徴とする印刷回路基板を提供しようとする。
【００１５】
また、本発明のその他の目的は、ブラインドビアホールの開口部が印刷回路基板の外表面でなく中心部へ向かうように形成されることを特徴とする印刷回路基板を提供しようとする。
更に、本発明のその他の目的は、チップ部品が装着して連結される印刷回路基板の上面回路パターンの厚さを、メーンPCB側に連結される下面回路パターンの厚さよりも薄く形成することを特徴とする印刷回路基板を提供しようとする。
【００１６】
【課題を解決するための手段】
このような目的を達成するため、本発明に係る多層印刷回路基板においては、複数の絶縁樹脂層と複数の回路パターン層とが交互に順次積層されて複数の層を形成する印刷回路基板において、複数の絶縁樹脂層と、それら絶縁樹脂層の上面に形成された複数の回路パターンと、各絶縁樹脂層及び回路パターンを貫通するように形成された複数のブラインドビアホールと、各回路パターンの上面、各ビアホールの内壁面及び底面に形成されたメッキ層と、各ブラインドビアホールの底面に形成されたメッキ層の下面と各絶縁樹脂層の下面とは同一平面を成すように形成され、各ブラインドビアホールの底面に形成されたメッキ層の下面に付着された複数のインナーリードバンプ用パッド部と、各ブラインドビアホールのほぼ中央部の直上の各インナーリードバンプ用パッドに付着された複数のインナーリードバンプと、各絶縁樹脂層の上面に形成された各回路パターン上に形成された複数のアウトリードバンプ用パッド部と、を備えて構成されている。
【００１７】
そして、目的を達成するために、本発明に係る印刷回路基板においては、積層された複数の樹脂層と、それら樹脂層の上面に形成された複数の回路パターンと、それら回路パターン間に形成された複数のブラインドビアホールと、それらブラインドビアホールの内壁面及び各回路パターンの上面に形成されたメッキ層と、を備えて構成された第1基板と、積層された複数の樹脂層と、それら樹脂層の上面に形成された複数の回路パターンと、それら回路パターン間に形成された複数のブラインドビアホールと、それらブラインドビアホールの内壁面及び各回路パターンの上面に形成されたメッキ層と、を備えて構成された第2基板と、により構成され、第1基板のブラインドビアホールと第2基板のブラインドビアホールとは相互対向するように配置されることを特徴とする。
【００１８】
且つ、目的を達成するために、本発明に係る多層印刷回路基板の製造方法においては、複数の絶縁樹脂層と複数の回路パターン層とが交互に順次積層されて複数の層を形成する印刷回路基板において、複数の絶縁樹脂層と、それら絶縁樹脂層の上面に形成された複数の上層回路パターンと、各絶縁樹脂層の下面に形成された複数の下層回路パターンと、各絶縁樹脂層及び上層回路パターンを貫通するように形成された複数のブラインドビアホールと、各上層回路パターンの上面、各ビアホールの内壁面及び底面に形成されたメッキ層と、各下層回路パターンに形成された複数のインナーリードバンプ用パッドと、各ブラインドビアホールのほぼ中央部の直上の各インナーリードバンプ用パッドに付着された複数のインナーリードバンプと、各上層回路パターンの上面に形成されたメッキ層の上面に形成された複数のアウトリードバンプ用パッドと、を備えて構成され、各インナーリードバンプ用パッドは、各ブラインドビアホールの底面に形成されたメッキ層に直接付着されることを特徴とする。
【００１９】
また、目的を達成するために、本発明に係るBGA半導体パッケージにおいては、複数の絶縁樹脂層と、それら絶縁樹脂層の上面に形成された複数の回路パターンと、各絶縁樹脂層及び回路パターンを貫通するように形成された複数のブラインドビアホールと、各回路パターンの上面、各ビアホールの内壁面及び底面に形成されたメッキ層と、各絶縁樹脂層の下面に露出されたメッキ層表面に形成された複数のインナーリードバンプ用パッド部と、各絶縁樹脂層の上面に形成された各回路パターン上に形成された複数のアウトリードバンプ用パッド部と、を備えて構成されることを特徴とする多層印刷回路基板と、各インナーリードバンプ用パッド部の表面に付着された複数のインナーリードバンプと、それらインナーリードバンプに付着された半導体チップと、各アウトリードバンプ用パッド部の表面に付着された複数のアウトリードバンプと、を備えて構成されることを特徴とする。
【００２０】
更に、目的を達成するために、本発明に係る多層印刷回路基板の製造方法においては、コア形成用樹脂層の一方の側面に異形部材を位置させる段階と、異形部材及びコア形成用樹脂層の一方側面に第1金属薄板層及び第1絶縁樹脂層を順次積層する段階と、第1金属薄板層が露出するように第1絶縁樹脂層を食刻して第1ブラインドビアホールを形成する段階と、第1絶縁樹脂層の上面に第1回路パターンを形成する段階と、第1回路パターンの上面、第1ブラインドビアホールの内壁面及び第1金属薄板層の上面に第1メッキ層を形成する段階と、第1絶縁樹脂層及び第1メッキ層の上面に第2絶縁樹脂層及び第2金属薄板層を順次積層する段階と、第1メッキ層の上面が露出するように第2絶縁樹脂層及び第2金属薄板層を食刻して第2ブラインドビアホールを形成する段階と、第2金属薄板層の上面、第2ブラインドビアホールの内壁面及び底面に第2メッキ層を形成する段階と、第2金属薄板層をパターニングして第2回路パターンを形成する段階と、コア形成用樹脂層及び異形部材を第1金属薄板層から分離させる段階と、第1金属薄板層をパターニングしてインナーリードバンプ用パッド部を形成する段階と、を順次行うことを特徴とする。
【００２１】
そして、目的を達成するために、本発明に係る多層印刷回路基板の製造方法においては、コア形成用樹脂層の一方面にコア形成用樹脂層よりも小さい異形部材を位置させ、異形部材の上面に異形部材よりも大きい第1金属薄板、第1絶縁樹脂層及び第2金属薄板を順次積層した後、コア形成用樹脂と第1絶縁樹脂層または第1金属薄板とを接着してパネルを形成する段階と、パネルの第1絶縁樹脂層及び第2金属薄板を貫通するようにブラインドビアホールを形成する段階と、第1金属薄板と第2金属薄板とを電気的に連結するために第1金属薄板、第2金属薄板及び前記ブラインドビアホールの内壁面に導電層を形成する段階と、第2金属薄板及び導電層をパターニングして回路パターンを形成する段階と、コア形成用樹脂層及び異形部材を除去する段階と、異形部材から分離された第1金属薄板をパターニングしてインナーリードバンプ用パッド部を形成するが、このとき、インナーリードバンプ用パッド部の少なくとも1つは、ブラインドビアホールの底面部に形成されるようにインナーリードバンプ用パッド部を形成する段階と、を順次行うことを特徴とする。
【００２２】
且つ、目的を達成するために、本発明に係る多層印刷回路基板の製造方法においては、コア形成用樹脂層の両方面にそれぞれコア形成用樹脂層よりも小さい異形部材を位置させ、それら異形部材の各上面に異形部材よりも大きい第1金属薄板、第1絶縁樹脂層及び第2金属薄板を順次積層した後、コア形成用樹脂と第1絶縁樹脂層または第1金属薄板とを接着してパネルを形成する段階と、パネルの第1絶縁樹脂層及び第2金属薄板を貫通するようにブラインドビアホールを形成する段階と、第1金属薄板と第2金属薄板とを電気的に連結するために第1金属薄板、第2金属薄板及びブラインドビアホールの内壁面に導電層を形成する段階と、第2金属薄板及び導電層をパターニングして回路パターンを形成する段階と、コア形成用樹脂層及び異形部材を除去することによりコア形成用樹脂層の両方面に形成された構造物を分離してそれぞれ第1基板と第2基板とに区分する段階と、第1基板の第1金属薄板をパターニングしてインナーリードバンプ用パッド部を形成するが、このとき、前記インナーリードバンプ用パッド部の少なくとも1つは、ブラインドビアホールの底面部に形成されるようにインナーリードバンプ用パッド部を形成する段階と、を順次行うことを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面にそって説明する。
本発明に係る印刷回路基板の第1実施形態においては、図1に示したように、第1樹脂層21aと第2樹脂層21bとが上下に積層形成され、第1樹脂層21aの上面には第1回路パターン22aが形成され、第1樹脂層21aを貫通するように第1ブラインドビアホール23aが形成されている。このとき、第1ブラインドビアホール23aは、入口側（上部側）の直径が底面部の直径よりも大きい逆円錐状に形成されている。一方、第1回路パターン22aの上面及び第1ブラインドビアホール23aの内壁面及び底面には第1メッキ層24aが形成され、第1ブラインドビアホール23aの底面に形成された第1メッキ層24aの下面は第1樹脂層21aの下面と同一平面を有している。一方、第2樹脂層21bの上面には第2回路パターン22bが形成され、第2樹脂層21bを貫通するように第2ブラインドビアホール23bが形成されている。このとき、第2ブラインドビアホール23bは第2ブラインドビアホール23bにより第1回路パターン22aの上面に形成された第1メッキ層24aが露出されるように第1回路パターン22a上に形成されている。そして、第2回路パターン22bの上面及び第2ブラインドビアホール23bの内壁面並びに第2ブラインドビアホール23bにより露出された第1メッキ層24aの上面に第2メッキ層24bが形成されている。一方、第1樹脂層21aの下面には第3回路パターン22cが形成され、半導体チップ部品と印刷回路基板20とを電気的に連結するためのインナーリードバンプが付着するためのインナーリードバンプ用パッド部22dが第3回路パターン22cの表面に形成される。
【００２４】
本実施例においては、第1樹脂層21aと第2樹脂層21bとの二層の樹脂層を積層した印刷回路基板を示したが、使用目的によっては2層以上の多層の樹脂層を積層して印刷回路基板を形成することができる。
また、印刷回路基板20の各回路パターンを保護するために印刷回路基板20の表面にソルダーレジスト層を形成することも可能で、詳しくは、図2に示したように、第1樹脂層21aの下面及び第3回路パターン22cの表面の一部に第1ソルダーレジスト層25aが形成され、第3回路パターン22c中、第1ソルダーレジスト層25aにより被覆されずに露出された部分は、チップ部品と印刷回路基板20とを電気的に連結するためのインナーリードバンプを付着するためのパッド部22dである。また、第2樹脂層21bの上面及び第2ブラインドビアホール23bの内側に形成された第2メッキ層24bの上面に第2ソルダーレジスト層25bが形成されている。第2メッキ層24b中、第2ソルダーレジスト層25bにより被覆されずに露出された部分は、メーンPCBと印刷回路基板20とを電気的に連結するためのアウトリードバンプを付着するためのアウトリードバンプ用パッド部24cである。なお、第2ブラインドビアホール23bの内部は第2ソルダーレジスト層25bにより完全に充填される。
【００２５】
図2において、図1と同様の構成要素に対しては同一符号を付して説明を省略する。
そして、図3は、図2に示した印刷回路基板にアウトリードバンプ26及びインナーリードバンプ27が付着された形態を示したもので、ここで、インナーリードバンプ27とは、チップ部品28と連結するためのバンプで、アウトリードバンプとは、メーンPCB基板（即ち、電子機器のメーン基板）と連結するためのバンプを意味する。
【００２６】
詳しくは、第1ブラインドビアホール23aの開口部の反対面に形成された第3回路パターン22cのインナーリードバンプ用パッド部22dの上面にインナーリードバンプ27が形成され、インナーリードバンプ27の上面にBGA（ball  grid  array）半導体チップ28が付着されている。また、第2ブラインドビアホール23bの開口部の形成面のアウトリードバンプ用パッド部24cの上面にアウトリードバンプ26が付着されている。ここで、アウトリードバンプ用パッド部24cはインナーリードバンプ用パッド部22dよりも大きく形成され、また、アウトリードバンプ26はインナーリードバンプ27よりも大きく形成されている。その理由は、インナーリードバンプ27に連結されるチップ部品、即ち、半導体素子の高密度化及び集積化に伴い、そのサイズは同一であるか、若しくは、縮小されているが、半導体チップ部品の外部端子の数は却って増加しているため、各端子間の間隔が縮小されている。従って、印刷回路基板20のインナーリードバンプ用パッド部22dも微小化されているが、相対的にメーンPCB基板側は大きさの変動がない。
【００２７】
また、本発明に係る印刷回路基板の第2実施形態においては、図4に示したように、中央のコア樹脂層30を挟んで、図1に示した印刷回路基板2個を相互対向するようにコア樹脂層30の上、下面に接着させた形態である。
詳しくは、コア樹脂層30の下部に付着された印刷回路基板を第1基板20aと、コア樹脂層30の上部に付着された印刷回路基板を第2基板20bと称すると、それら第1、第2基板20a、20bは、第2ブラインドビアホール23bの開口部がコア樹脂層30に向かうように相互対向する形態でコア樹脂層30に付着されている。このとき、第2ブラインドビアホール23bは全てコア樹脂層30により充填されている。即ち、ブラインドビアホール23bが印刷回路基板の表面側に露出されないため、従来のブラインドビアホール内に空気ポケットが形成されることによって発生していた不良の問題を解決することができる。
【００２８】
一方、第1基板20a及び第2基板20bの外表面には複数個の第3回路パターン22cが形成され、それら第3回路パターン22cの上面の一部及び第1樹脂層21aの表面にはソルダーレジスト層40が形成されて、各第3回路パターン22cの間を絶縁するようになっている。
また、第1基板20aと第2基板20bとを電気的に連結するために、それら第1、第2基板20a、20b及びコア樹脂層30を貫通する貫通ホール42が形成され、貫通ホール42の内壁面には基板間連結用メッキ層44が形成され、このとき、基板間連結メッキ層44は、第1基板20aの表面に形成された第3回路パターン22c及び第2基板20bの表面に形成された第3回路パターン22cの上面にまで延長形成されて第1基板20aと第2基板20bとを電気的に連結している。このとき、貫通ホール42の中央部にはソルダーレジスト層40が充填されている。
【００２９】
図4において、図1と同様の構成要素に対しては同一符号を付して説明を省略する。
以下、本発明に係る印刷回路基板の第1実施形態の製造方法について、図面に沿って説明する。
先ず、図5（A)に示したように、コア形成用プリプレグ（Prepreg；P）の上、下面に異形フィルムFをそれぞれ位置させる。ここで、プリプレグPは板状のもので、異形フィルムはプリプレグPよりも小さいものを利用する。そして、各異形フィルムFの外表面側に、両面に銅箔がコーティングされた銅覆積層板（Copper  Clad  Laminate；CCL)60a、60bをそれぞれ位置させる。ここで、それら銅覆積層板60a、60bは第1樹脂層R1と、第1樹脂層R1の両方面に被覆された第1、第2銅薄板C1、C2と、から構成されている。
【００３０】
図中、符号60aはプリプレグPの上面に位置する銅覆積層板で、符号60bはプリプレグPの下面に位置する銅覆積層板である。
次いで、図5（A)に示した各構成要素を配列して加熱及び加圧を行うと、図5（B)に示したように、コア形成用プリプレグPが熔けて上、下面の銅覆積層板60a、60bの接着された１枚のパネルが形成される。このとき、各銅覆積層板60a、60bは、各異形フィルムFの付着された部分では相互接着せず、各異形フィルムFの付着されてない部分、即ち、縁部だけが相互接着される。熱処理の後、プリプレグPは硬質化されるため、後続する印刷回路基板工程時、パネルの取扱が容易になる。
【００３１】
次いで、図6（A)に示したように、プリプレグPの上、下部に位置する各銅覆積層板60a、60bに対し、第2銅薄板C2及び第1樹脂層R1を貫通して第1ブラインドビアホール61を形成する。このとき、第1ブラインドビアホール61は、レーザーを利用して形成するが、もし、銅を加工することのできないレーザーを用いる場合は、表面の第2銅薄板C2をエッチング工程により除去してウインドーを形成した後、レーザー加工により第1樹脂層R1を除去する。また、第1ブラインドビアホール61内の側面を斜めに加工する理由は、以後のメッキ工程を円滑に行うためである。なお、プリプレグPの上部側の銅覆積層板60aと下部側の銅覆積層板60bとは、相互対向するように加工する。
【００３２】
次いで、図6（B)に示したように、第1ブラインドビアホール61の内側面61a、第1ブラインドビアホール61の底面61bに露出された第1銅薄板C1の上面、及び、第2銅薄板C2の表面に第1メッキ層62を形成して、第1銅薄板C1と第2銅薄板C2とを電気的導通状態に形成する。
次いで、図7（A)に示したように、通常のエッチング方法などにより第1メッキ層62及び第2銅薄板C2を同一パターンにパターニングして第1回路パターン63を形成する。このとき、第1メッキ層62及び第2銅薄板C2が除去された部分は第1樹脂層R1が露出される。
【００３３】
次いで、図7（B)に示したように、図7（A)に示した構造の上、下側表面の第1回路パターン63及び第1樹脂層R1の上面に第2樹脂層R2及び第3銅薄板C3をそれぞれ積層する。このとき、第2樹脂層R2と第3銅薄板C3とを別々に積層することも可能で、また、第2樹脂層R2に第3銅薄板C3が被覆された銅覆積層板（Resin  coated  copper  foil；以下RCC）を使用することもできる。
【００３４】
次いで、図8（A)に示したように、第2樹脂層R2及び第3銅薄板C3が第1樹脂層R1及び第1回路パターン63の形成されているパネルと接着するように、図7（B)に示した構造に加熱、加圧を行うと、第1樹脂層R1及び第2樹脂層R2が熔けて相互一体化される。
次いで、図8（B)に示したように、レーザーを使用して第3銅薄板C3及び第2樹脂層R2を貫通する第2ブラインドビアホール64を形成する。このとき、第2ブラインドビアホール64も斜めの側壁64aを有するように形成され、第2ブラインドビアホール64の底面64bに第1メッキ層62の上面が露出される。
【００３５】
次いで、図9（A)に示したように、第2ブラインドビアホール64の内側壁64a及び底面64b並びに第3銅薄板C3の上面全体に第2メッキ層65を形成する。
次いで、図9（B)に示したように、第3銅薄板C3及び第2メッキ層65をパターニングして第2回路パターン66を形成する。
ここまでの工程では、プリプレグPを中心に上、下の両面に同一工程を同時に進行する例を説明したが、片方面にだけ製造工程を進行した後、他方面に同一製造工程を順次的に進行する方法も可能である。
【００３６】
次いで、図10（A)に示したように、図9（B)に示したパネルの両方端を切取る。即ち、異形フィルムFの両端部を沿って切り取る。
次いで、図10（B)に示したように、異形フィルムF及びプリプレグPを中心にその上部側と下部側の基板を分離して、2枚の印刷回路基板を同時に形成する。説明の便宜上、プリプレグPの下部側の基板を第1基板67a、上部側基板を第2基板67bとし、それら第1、第2基板67a、67bにおいて、第2ブラインドビアホール64が形成された面を上面67cとし、異形フィルムFに接している平たい面を下面67dとする。
【００３７】
次いで、図11に示したように、第1基板67a及び第2基板67bの何れか1つの基板の下面67dの第1銅薄板C1をパターニングして第3回路パターン68を形成する。このとき、追加されたメッキ層が存在しないので、第1銅薄板C1の厚さをエッチングするだけで、よって、エッチング工程により除去すべき銅薄膜の厚さが薄く、微細な回路パターンを形成することができるというメリットがある。
【００３８】
次いで、第3回路パターン68の上面の一部及び第2回路パターン66上面の第2メッキ層65の上面の一部に、通常の方法によりソルダーレジスト層69を形成する。
このとき、第3回路パターン68の露出された部分はインナーリードバンプ用パッド部68aとなり、第2メッキ層65の露出された部分はアウトリードバンプ用パッド部66aとなる。従って、インナーリードバンプ用パッド部68aは、第1、第2基板67a、67b内の前記第1ブラインドビアホール61のほぼ直上方向に位置するようになる。
【００３９】
次いで、図示されてないが、第2回路パターン66の上面のアウトリードバンプ用パッド部66aにメーンPCBと連結するためのアウトリードバンプを付着し、第3回路パターン68の上面のインナーリードバンプ用パッド部68aにチップ部品と連結するためのインナーリードバンプを付着する工程を実行する。
そして、本発明に係る印刷回路基板の第2実施形態の製造方法について、図面にそって説明する。
【００４０】
先ず、図12（A)に示したように、図5（A)〜図10（B)に示した工程を経由して製造された第1及び第2基板67a、67bを用意し、軟質プレグFPを挟んで第1、第2基板67a、67bのブラインドビアホール64の開口部が対向するように配置する。このとき、第1、第2基板67a、67bの形状が同様である必要はなく、先に第1基板67aを製造した後、別の構造を有する第2基板67bを形成することもできる。
【００４１】
次いで、図12（B)に示したように、図12（A)の構造に加熱、加圧を行って、第1基板67a及び第2基板67bを軟質プラグFPに接着させて一体型パネルを製作する。
ここで、軟質プレグFPはコア樹脂層FPとなる。
次いで、図13（A)に示したように、第1基板67a、第2基板67b及びコア樹脂層FPを貫通する貫通ホール70を形成する。
【００４２】
次いで、図13（B)に示したように、貫通ホール70の壁面、第1基板67a及び第2基板67bの外表面層に基板間連結メッキ層73を形成する。このとき、貫通ホール70内壁面を沿って形成された基板間連結用メッキ層73は、第1基板67aと第2基板67bとを電気的に連結する機能を行う。
次いで、図14（A)に示したように、基板間連結メッキ層73及び第1銅薄板C1をフォトリソグラフィー、現象及びエッチング工程を順次施してパターニングして回路パターン74を形成する。
【００４３】
次いで、図14（B)に示したように、基板間連結メッキ層73の上面の一部及び第1樹脂層R1の上面にソルダーレジスト層75を形成すると同時に、貫通ホール70の内部もソルダーレジスト層75に充填して、本発明に係る印刷回路基板の製造を終了する。ここで、基板間連結メッキ層73中、ソルダーレジスト層75により被覆せずに露出された部分は、印刷回路基板のアウトリードバンプ用パッド部及びインナーリードバンプ用パッド部である。即ち、ソルダーレジスト層75を形成した後、第1基板67aの基板間連結メッキ層73の上面にはインナーリードバンプ用パッド部76が形成され、第2基板67bの基板間連結メッキ層73の上面にはアウトリードバンプ用パッド部77が形成されるため、インナーリードバンプ用パッド部76及びアウトリードバンプ用パッド部77は前記第1、第2基板67a、67b内のブラインドビアホール64のほぼ直上方向に位置する。
【００４４】
【発明の効果】
以上説明したように、本発明に係る多層印刷回路基板及びその製造方法並びに、多層印刷回路基板を利用したBGA半導体パッケージにおいては、プリプレグPを支持板として印刷回路基板を製造するため、樹脂層の肉厚が100μm以下に薄くても取扱いが極めて容易で、且つ、印刷回路基板の全体厚さが薄くなるという効果がある。
【００４５】
そして、本発明に係る多層印刷回路基板及びその製造方法並びに、多層印刷回路基板を利用したBGA半導体パッケージにおいては、ブラインドビアホールの開口部が全てコア樹脂層に向かって製造されるため、印刷回路基板の外表面に露出されず、よって、部品を実装するとき、ブラインドビアホール内に形成された空気ポケットによりバンプの付着状態が悪くなる従来の問題を解決し得るという効果がある。
【００４６】
且つ、本発明に係る多層印刷回路基板及びその製造方法並びに、多層印刷回路基板を利用したBGA半導体パッケージにおいては、インナーリードバンプを付着するためのパッドを形成するとき、薄い銅薄板だけをエッチングするため、回路パターンを微細に形成することができるという効果がある。
【図面の簡単な説明】
【図１】本発明に係る印刷回路基板第1実施形態を示した縦断面図である。
【図２】図1の印刷回路基板にソルダーレジスト層を形成した状態を示した縦断面図である。
【図３】図2の基板にソルダーバンプを付着した状態を示した縦断面図である。
【図４】本発明に係る印刷回路基板の第2実施形態を示した縦断面図である。
【図５】（A)及び(B)は、本発明に係る印刷回路基板の第1実施形態の製造過程を示した工程縦断面図（その１）である。
【図６】（A)及び(B)は、本発明に係る印刷回路基板の第1実施形態の製造過程を示した工程縦断面図（その２）である。
【図７】（A)及び(B)は、本発明に係る印刷回路基板の第1実施形態の製造過程を示した工程縦断面図（その３）である。
【図８】（A)及び(B)は、本発明に係る印刷回路基板の第1実施形態の製造過程を示した工程縦断面図（その４）である。
【図９】（A)及び(B)は、本発明に係る印刷回路基板の第1実施形態の製造過程を示した工程縦断面図（その５）である。
【図１０】（A)及び(B)は、本発明に係る印刷回路基板の第1実施形態の製造過程を示した工程縦断面図（その６）である。
【図１１】本発明に係る印刷回路基板の第1実施形態の製造過程を示した工程縦断面図（その７）である。
【図１２】（A)及び(B)は、本発明に係る印刷回路基板の第2実施形態の製造過程を示した工程縦断面図（その１）である。
【図１３】（A)及び(B)は、本発明に係る印刷回路基板の第2実施形態の製造過程を示した工程縦断面図（その２）である。
【図１４】（A)及び(B)は、本発明に係る印刷回路基板の第2実施形態の製造過程を示した工程縦断面図（その３）である。
【図１５】従来の印刷回路基板を示した縦断面図である。
【符号の説明】
20…印刷回路基板
20a…第1基板
20b…第2基板
21a…第1樹脂層
21b…第2樹脂層
22a…第1回路パターン
22b…第2回路パターン
22c…第3回路パターン
22d…インナーリードバンプ用パッド部
23a…第1ブラインドビアホール
23b…第2ブラインドビアホール
24a…第1メッキ層
24b…第2メッキ層
24c…アウトリードバンプ用パッド部
25a…第1ソルダーレジスト層
25b…第2ソルダーレジスト層
26…アウトリードバンプ
27…インナーリードバンプ
28…BGA半導体チップ部品
30…コア樹脂層
40…ソルダーレジスト層
42…貫通ホール
44…基板間連結用メッキ層
60a、60b…銅覆積層板
61…第1ブラインドビアホール
62…第1メッキ層
63…第1回路パターン
64…第2ブラインドビアホール
65…第2メッキ層
66…第2回路パターン
67a…第1基板
67…第2基板
68…第3回路パターン
69…ソルダーレジスト層
71…貫通ホール
73…基板間連結用メッキ層
74…回路パターン
75…ソルダーレジスト層
【図１】
0005000809.tif 000002
【図２】
0005000809.tif 000003
【図３】
0005000809.tif 000004
【図４】
0005000809.tif 000005
【図５】
0005000809.tif 000006
【図６】
0005000809.tif 000007
【図７】
0005000809.tif 000008
【図８】
0005000809.tif 000009
【図９】
0005000809.tif 000010
【図１０】
0005000809.tif 000011
【図１１】
0005000809.tif 000012
【図１２】
0005000809.tif 000013
【図１３】
0005000809.tif 000014
【図１４】
0005000809.tif 000015
【図１５】
0005000809.tif 000016