(57)【特許請求の範囲】
【請求項１】
半導体基板を加工して前記半導体基板の一表面側にダイヤフラムを形成するトランスデューサ用基板の製造方法であって、前記半導体基板の前記一表面側に形成するダイヤフラムの仮想投影領域を取り囲む不純物ドーピング領域を前記半導体基板の前記一表面側に形成する不純物ドーピング領域形成工程と、不純物ドーピング領域形成工程の後で前記半導体基板の前記一表面側に前記ダイヤフラムの基礎となる薄膜を形成する薄膜形成工程と、薄膜形成工程の後で前記半導体基板の他表面側に前記ダイヤフラムの平面形状に応じてパターン設計した開孔部を有するマスク層を形成するマスク層形成工程と、マスク層形成工程の後でマスク層をエッチングマスクとするとともに前記薄膜をエッチングストッパ層として前記半導体基板を前記他表面側から前記薄膜に達する深さまでエッチングすることにより前記薄膜の一部からなる前記ダイヤフラムを形成するエッチング工程とを備え、前記半導体基板が単結晶シリコン基板であり、前記不純物ドーピング領域形成工程では、前記半導体基板に不純物としてボロンをドーピングし、前記エッチング工程では、前記半導体基板をアルカリ系溶液を用いてウェットエッチングすることを特徴とするトランスデューサ用基板の製造方法。
【請求項２】
前記トランスデューサ用基板が前記ダイヤフラムをアレイ状に複数備えたものであり、前記不純物ドーピング領域形成工程では、複数の前記仮想投影領域を取り囲むように前記不純物ドーピング領域を形成することを特徴とする請求項１記載のトランスデューサ用基板の製造方法。
【請求項３】
前記マスク層形成工程では、前記エッチング工程において前記半導体基板を前記薄膜に達する深さまでエッチングしたときに前記不純物ドーピング領域のうち隣接する前記仮想投影領域間の部位が露出するように前記マスク層を形成することを特徴とする請求項２記載のトランスデューサ用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスデューサ用基板の製造方法に関するものである。
【背景技術】
【０００２】
従来から、マイクロマシニング技術を利用して半導体基板の一表面側にダイヤフラムを形成したトランスデューサ用基板を備えたトランスデューサとして、例えば、マイクロホン、超音波センサ、圧力センサ、スピーカ、赤外線センサなどが知られているが、ダイヤフラムの寸法精度がトランスデューサの特性に大きく影響するので、ダイヤフラムを厚み精度良く形成可能なトランスデューサ用基板の製造方法が種々提案されている（例えば、特許文献１〜３）。
【０００３】
ここにおいて、上記特許文献１〜３には、半導体基板の一表面側に可動電極を兼ねるダイヤフラムが形成されたトランスデューサ用基板と、可動電極に対向配置された固定電極とを備えたトランスデューサにおけるトランスデューサ用基板の製造方法が記載されている。
【０００４】
ここで、上記特許文献１には、図９（ａ）に示すように、シリコン基板からなる半導体基板１０の一表面側に高濃度不純物ドーピング層１０４を形成した後、半導体基板１０の他表面側に所望のダイヤフラム２０の平面形状に応じてパターン設計した開孔部１５ａを有するマスク層１５を形成し、続いて、マスク層１５をエッチングマスクとするとともに高濃度不純物ドーピング層１０４をエッチングストッパ層として半導体基板１０を上記他表面側から高濃度不純物ドーピング層１０４に達する深さまでエッチングして凹所１７を形成することにより高濃度不純物ドーピング層１０４の一部からなるダイヤフラム２０を形成するようにした製造方法が記載されている。
【０００５】
また、上記特許文献２には、図１０に示すように、シリコン基板からなる支持基板１０ａ上のシリコン酸化膜からなる絶縁層（埋込酸化膜）１０ｂ上にシリコン層１０ｃを有するＳＯＩ基板を半導体基板１０’として用い、半導体基板１０’の一表面側に形成するダイヤフラム２０の平面形状に応じてパターン設計した開孔部１５ａを有するマスク層１５を半導体基板１０’の他表面側に形成し、続いて、マスク層１５をエッチングマスクとして、支持基板１０ａ、絶縁層１０ｂを順次エッチングして凹所１７を形成することによりシリコン層１０ｃの一部からなるダイヤフラム２０を形成するようにした製造方法が記載されている。なお、この製造方法では、支持基板１０ａをエッチングする際には、絶縁層１０ｂをエッチングストッパ層として利用し、絶縁層１０ｂをエッチングする際には、シリコン層１０ｃをエッチングストッパ層として利用する。
【０００６】
また、上記特許文献３には、同一平面上に複数個のマイクロホンを配置し各マイクロホンの出力を同期加算して低雑音化を図るようにしたマイクユニットを、マイクロマシニング技術などを利用して製造することが記載されている。
【特許文献１】特開２００２−３４５０８９号公報
【特許文献２】特開２００４−３５６７０７号公報
【特許文献３】特開２００２−１５２８７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１に記載されたトランスデューサ基板の製造方法では、ダイヤフラム２０の平面サイズを決める要因として、マスク層１５の開孔部１５ａの開口サイズ、半導体基板１０の厚み、凹所１７を形成する際のサイドエッチング量などがあり、マスク層１５の開孔部１５ａの開口サイズを同じにしても、半導体基板１０の厚みのばらつきやサイドエッチング量のばらつきにより、ダイヤフラム２０の平面サイズにばらつきが生じてしまう。例えば、図９（ａ）における半導体基板１０の厚みがｄ、図９（ｂ）における半導体基板１０の厚みがｄ’（＜ｄ）である場合、図９（ａ）と図９（ｂ）とではダイヤフラム２０の左右方向の寸法Ｈ１，Ｈ２が異なり、Ｈ１＜Ｈ２となる。また、上記特許文献１に記載されたトランスデューサ基板の製造方法では、半導体基板１０の厚みが同じであっても、例えば、図９（ａ）に対して、図９（ｃ）のようにサイドエッチング量が多くなると、ダイヤフラム２０の左右方向の寸法Ｈ３がＨ１に比べて大きくなってしまう。
【０００８】
また、上記特許文献２に記載されたトランスデューサ用基板の製造方法においても、上記特許文献１に記載された製造方法と同様に、マスク層１５の開孔部１５ａの開口サイズを同じにしても、半導体基板１０’の厚みのばらつきやサイドエッチング量のばらつきにより、ダイヤフラム２０の平面サイズにばらつきが生じてしまうという問題があった。また、上記特許文献２に記載のトランスデューサ用基板の製造方法では、支持基板１０ａのエッチングにあたって、アルカリ系溶液を用いてエッチング速度の結晶面方位依存性を利用した異方性エッチングを行っているが、支持基板１０ａのエッチングをＲＩＥなどのドライエッチングにより行っても、図１１のように絶縁層１０ｂのサイドエッチングによりダイヤフラム２０の寸法Ｈ４がばらついてしまい、また、バッチ処理が行えず、製造コストが高くなってしまう。
【０００９】
また、その他のトランスデューサ用基板の製造方法として、図１２（ａ）に示すようにシリコン基板からなる半導体基板１０の一表面側においてダイヤフラム２０に対応する領域にエッチングストッパ層１０５を形成してから半導体基板１０の上記一表面側の全面にダイヤフラム２０の基礎となる薄膜１４を形成し、その後、半導体基板１０の他表面側に所望のダイヤフラム２０の平面形状に応じてパターン設計した開孔部１５ａを有するマスク層１５を形成し、続いて、マスク層１５をエッチングマスクとして半導体基板１０を上記他表面側からエッチングストッパ層１０５に達するようにエッチングすることで貫通孔１６を形成し、その後、図１２（ｂ）に示すように、エッチングストッパ層１０５をエッチング除去することにより薄膜１４の一部からなるダイヤフラム２０を形成するようにした製造方法が考えられる。
【００１０】
しかしながら、このような製造方法では、ダイヤフラム２０に段差が形成されてしまい、当該段差が形成されている部位での応力集中に起因してダイヤフラム２０が破損してしまう可能性がある。
【００１１】
また、上記特許文献３のように各マイクロホンの出力を同期加算するためには各マイクロホンの出力が同相とみなせる必要があるが、このためには、アレイ化したマイクユニットの大きさが集音する音波の波長に比べて十分に小さい必要があり、製造コストの面からも小型化が重要となる。
【００１２】
しかしながら、図１３に示すように、シリコン基板からなる半導体基板１０の一表面側に薄膜１４の一部からなる複数のダイヤフラム２０を、アルカリ系溶液を用いた異方性エッチングにより半導体基板１０に複数のテーパ状の貫通孔１６を設けることにより形成した場合、半導体基板１０の他表面側のマスク層１５の各開孔部１５ａの開口サイズがダイヤフラム２０の平面サイズよりも大きくなるので、隣り合うダイヤフラム２０間の間隔を狭くすることが困難であり、結果としてマイクユニットの小型化が困難であり、しかも、上述のようにダイヤフラム２０の平面サイズのばらつきが生じるという問題があった。
【００１３】
また、図１４に示すように、シリコン基板からなる支持基板１０ａ上のシリコン酸化膜からなる絶縁層（埋込酸化膜）１０ｂ上にシリコン層１０ｃを有するＳＯＩ基板を半導体基板１０’として用い、半導体基板１０’の他表面側のマスク層（図示せず）をエッチングマスクとして、支持基板１０ａ、絶縁層１０ｂを順次エッチングして凹所１７を形成することによりシリコン層１０ｃの一部からなるダイヤフラム２０を形成するにあたって、支持基板１０ａをＲＩＥなどのドライエッチングによりエッチングするようにすれば、隣り合うダイヤフラム２０間の間隔を狭くすることが可能であるが、サイドエッチング量のばらつきに起因してダイヤフラム２０の平面サイズがばらついてしまうという問題や、バッチ処理が行えず、製造コストが高くなってしまうという問題があった。
【００１４】
本発明は上記事由に鑑みて為されたものであり、その目的は、ダイヤフラムの寸法精度を高めることが可能なトランスデューサ用基板の製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
請求項１の発明は、半導体基板を加工して前記半導体基板の一表面側にダイヤフラムを形成するトランスデューサ用基板の製造方法であって、前記半導体基板の前記一表面側に形成するダイヤフラムの仮想投影領域を取り囲む不純物ドーピング領域を前記半導体基板の前記一表面側に形成する不純物ドーピング領域形成工程と、不純物ドーピング領域形成工程の後で前記半導体基板の前記一表面側に前記ダイヤフラムの基礎となる薄膜を形成する薄膜形成工程と、薄膜形成工程の後で前記半導体基板の他表面側に前記ダイヤフラムの平面形状に応じてパターン設計した開孔部を有するマスク層を形成するマスク層形成工程と、マスク層形成工程の後でマスク層をエッチングマスクとするとともに前記薄膜をエッチングストッパ層として前記半導体基板を前記他表面側から前記薄膜に達する深さまでエッチングすることにより前記薄膜の一部からなる前記ダイヤフラムを形成するエッチング工程とを備え、前記半導体基板が単結晶シリコン基板であり、前記不純物ドーピング領域形成工程では、前記半導体基板に不純物としてボロンをドーピングし、前記エッチング工程では、前記半導体基板をアルカリ系溶液を用いてウェットエッチングすることを特徴とする。
【００１６】
この発明によれば、ダイヤフラムの平面サイズは前記不純物ドーピング領域形成工程にて形成する不純物ドーピング領域で囲まれたサイズにより決めることができ、ダイヤフラムの厚み寸法は前記薄膜形成工程にて形成する薄膜の厚みにより決めることできるので、ダイヤフラムの寸法精度を高めることが可能となり、ダイヤフラムの寸法精度の高いトランスデューサ用基板を低コストで提供することが可能となる。
【００１８】
また、この発明によれば、前記エッチング工程では、前記半導体基板をアルカリ系溶液を用いてウェットエッチングするから、前記エッチング工程においてバッチ処理が可能となるので、製造コストの低コスト化を図れる。
【００２０】
また、この発明によれば、前記半導体基板が単結晶シリコン基板であり、前記不純物ドーピング領域形成工程では、前記半導体基板に不純物としてボロンをドーピングするので、前記不純物ドーピング領域を容易に形成することができる。
【００２１】
請求項２の発明は、請求項１の発明において、前記トランスデューサ用基板が前記ダイヤフラムをアレイ状に複数備えたものであり、前記不純物ドーピング領域形成工程では、複数の前記仮想投影領域を取り囲むように前記不純物ドーピング領域を形成することを特徴とする。
【００２２】
この発明によれば、前記ダイヤフラムを複数備えたトランスデューサ用基板の前記ダイヤフラムの寸法精度を高めることができるとともにトランスデューサ用基板全体の小型化を図れる。
【００２３】
請求項３の発明は、請求項２の発明において、前記マスク層形成工程では、前記エッチング工程において前記半導体基板を前記薄膜に達する深さまでエッチングしたときに前記不純物ドーピング領域のうち隣接する前記仮想投影領域間の部位が露出するように前記マスク層を形成することを特徴とする。
【００２４】
この発明によれば、トランスデューサ用基板全体の小型化を図れる。
【００２５】
本願の別の発明は、請求項１ないし請求項３のいずれか１項に記載の製造方法により製造されたことを特徴とするトランスデューサ用基板である。
【００２６】
この別の発明によれば、ダイヤフラムの寸法精度の高いトランスデューサ用基板を提供することができる。
【００２７】
本願の他の発明は、請求項１ないし請求項３のいずれか１項に記載の製造方法により製造されたことを特徴とするトランスデューサ用基板と、トランスデューサ用基板のダイヤフラムに設けられた可動電極と、当該可動電極に対向配置された固定電極とを備えたことを特徴とする。
【００２８】
この他の発明によれば、ダイヤフラムの寸法精度の良い静電型のトランスデューサを提供することができる。
【発明の効果】
【００２９】
請求項１の発明では、ダイヤフラムの寸法精度を高めることが可能となり、ダイヤフラムの寸法精度の高いトランスデューサ用基板を低コストで提供することが可能となる。
【００３０】
本願の別の発明では、ダイヤフラムの寸法精度の高いトランスデューサ用基板を提供することができるという効果がある。
【００３１】
本願の他の発明では、ダイヤフラムの寸法精度の良い静電型のトランスデューサを提供することができるという効果がある。
【発明を実施するための最良の形態】
【００３２】
（実施形態１）
本実施形態では、半導体基板を加工して上記半導体基板の一表面側にダイヤフラムを形成するトランスデューサ用基板の製造方法として、図１（ｆ）および図２に示すように単結晶シリコン基板からなる半導体基板１０の一表面側にシリコン窒化膜からなる薄膜１４を有し、当該薄膜１４の一部により平面形状が矩形状（ここでは、正方形状）のダイヤフラム２０が構成されたトランスデューサ用基板１の製造方法を例示する。
【００３３】
以下、本実施形態のトランスデューサ用基板１（図１（ｆ）および図２参照）の製造方法について図１を参照しながら説明する。
【００３４】
まず、一表面が（１００）面の単結晶シリコン基板からなる半導体基板１０の上記一表面側および他表面側に所定膜厚（例えば、１μｍ）のシリコン酸化膜１１，１２を熱酸化（パイロジェニック酸化）により形成し、その後、フォトリソグラフィ技術およびエッチング技術を利用して半導体基板１０の上記一表面側のシリコン酸化膜１１に後述の不純物ドーピング領域１３（図１（ｂ）参照）を形成するための開孔部１１ａを形成するドーピング用マスク形成工程を行うことによって、図１（ａ）に示す構造を得る。シリコン酸化膜１１をエッチングするエッチャントとしては、例えば、ＨＦを用いればよい。
【００３５】
その後、シリコン酸化膜１１，１２をドーピング用マスクとして半導体基板１０の上記一表面側に不純物（例えば、ボロン）を固層拡散により高濃度にドーピングすることで上述の不純物ドーピング領域１３を形成する不純物ドーピング領域形成工程を行うことによって、図１（ｂ）に示す構造を得る。ここにおいて、不純物ドーピング領域形成工程は、半導体基板１０の上記一表面側に形成するダイヤフラム２０の仮想投影領域を取り囲む不純物ドーピング領域１３を半導体基板１０の上記一表面側に形成する工程であり、上述のドーピング用マスク形成工程では、ドーピングする不純物の拡散長を考慮して開孔部１１ａのパターンを設計してある。なお、不純物ドーピング領域形成工程において、不純物としてボロンを採用する場合のドーピング濃度は例えば１０20ｃｍ-3程度に設定すればよい。また、不純物の拡散深さは１０μｍに設定してあるが、拡散深さは特に限定するものではなく、例えば、数μｍ〜１０μｍ程度の範囲で適宜設定すればよい。
【００３６】
上述の不純物ドーピング領域形成工程の後、半導体基板１０の上記一表面側のシリコン酸化膜１１および上記他表面側のシリコン酸化膜１２をＨＦによりエッチング除去するドーピング用マスク除去工程を行うことによって、図１（ｃ）に示す構造を得る。
【００３７】
次に、半導体基板１０の上記一表面側においてダイヤフラム２０の基礎となるシリコン窒化膜からなる薄膜１４および半導体基板１０の上記他表面側において後述のマスク層１５の基礎となるシリコン窒化膜をＣＶＤ法などにより形成する薄膜形成工程を行った後、半導体基板１０の上記他表面側のシリコン窒化膜をフォトリソグラフィ技術およびエッチング技術を利用してパターニングすることで半導体基板１０の上記他表面側にダイヤフラム２０の平面形状に応じてパターン設計した開孔部１５ａを有するマスク層１５を形成するマスク層形成工程を行うことによって、図１（ｄ）に示す構造を得る。なお、薄膜形成工程では、薄膜１４の一部が後にダイヤフラム２０となるので、ダイヤフラム２０の厚みや残留応力などを考慮して薄膜１４を成膜する必要がある。また、本実施形態では、薄膜１４の膜厚を１μｍに設定してあるが、薄膜１４の膜厚は特に限定するものではなく、例えば、０．１μｍ〜２μｍ程度の範囲で適宜設定すればよい。
【００３８】
その後、マスク層１５をエッチングマスクとするとともに薄膜１４をエッチングストッパ層（およびエッチングマスク）として半導体基板１０を上記他表面側から薄膜１４に達する深さまでエッチングしてテーパ状の貫通孔１６を形成することにより薄膜１４の一部からなるダイヤフラム２０を形成するエッチング工程を行うことによって、図１（ｆ）に示す構造のトランスデューサ用基板１を得る。ここにおいて、エッチング工程では、例えば、ＫＯＨ溶液、ＴＭＡＨ溶液、ＥＰＷ（エチレンジアミンピロカテコール）溶液などのアルカリ系溶液を用いた異方性エッチングを行うことにより、不純物ドーピング領域１３をエッチングストッパ層として利用することができ、ダイヤフラム２０の厚みの高精度化を図れる。なお、当該エッチング工程において、半導体基板１０が上記他表面から不純物ドーピング領域１３に達する深さまでエッチングされた状態では図１（ｅ）に示す構造となり、４つの（１１１）面と１つの（１００）面とが露出する。また、上述のマスク層形成工程では、半導体基板１０の上記一表面側において貫通孔１６の内周面を構成する（１１１）面の端縁が平面視におけるリング状の不純物ドーピング領域１３の内周線と外周線との間に入るように、エッチング工程でのサイドエッチング量や半導体基板１０の厚みを考慮してマスク層１５の開孔部１５ａをパターン設計する必要がある。
【００３９】
以上説明した本実施形態のトランスデューサ用基板１の製造方法によれば、ダイヤフラム２０の平面サイズは不純物ドーピング領域形成工程にて形成する不純物ドーピング領域１３で囲まれたサイズにより決めることができ、ダイヤフラム２０の厚み寸法は薄膜形成工程にて形成する薄膜１４の厚みにより決めることできるので、ダイヤフラム２０の寸法精度を高めることが可能となり、ダイヤフラム２０の寸法精度の高いトランスデューサ用基板１を低コストで提供することが可能となる。しかして、図３（ａ），（ｂ）のように半導体基板１０の厚みｄ，ｄ’がばらついたり、図３（ａ），（ｃ）のようにサイドエッチング量がばらついたりしても、平面サイズが同じダイヤフラム２０を形成することが可能となる（図３（ａ），（ｂ），（ｃ）のようにダイヤフラム２０の寸法Ｈ１が同じになる）。
【００４０】
また、本実施形態の製造方法によれば、エッチング工程では、半導体基板１０を上述のアルカリ系溶液を用いてウェットエッチングするので、エッチング工程においてバッチ処理が可能となり、製造コストの低コスト化を図れる。また、本実施形態の製造方法によれば、半導体基板１０が単結晶シリコン基板であり、不純物ドーピング領域形成工程では、半導体基板１０に不純物としてボロンをドーピングするようにしているので、不純物ドーピング領域１３を容易に形成することができる。
【００４１】
（実施形態２）
本実施形態では、実施形態１のトランスデューサ用基板１の製造方法を応用して、図５（ｄ）に示す静電型のトランスデューサを製造する製造方法を図４および図５を参照しながら説明するが、製造方法を説明する前に図５（ｄ）に示す静電型のトランスデューサについて簡単に説明する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を適宜省略する。
【００４２】
図５（ｄ）に示す構成の静電型のトランスデューサは、トランスデューサ用基板１と、トランスデューサ用基板１のダイヤフラム２０上に形成された第１の導電性膜（例えば、Ａｌ膜など）からなる可動電極２１と、可動電極２１に対向配置されたシリコン窒化膜からなる固定板部２３と、固定板部２３に積層された第２の導電性膜（例えば、Ａｌ膜など）からなる固定電極２４とを備え、固定板部２３と固定電極２４との積層体には当該積層体と可動電極２１との間の空間２６と当該積層体における空間２６側とは反対側の外部空間とを連通させる複数のアコースティックホール２５が貫設されている。したがって、例えばダイヤフラム２０が音波の圧力を受けて振動する際に空間２６の媒質である空気により過度に制動を受けないようにすることができ、広い周波数帯域にわたる平坦な周波数特性と広いダイナミックレンジとを得ることが可能となる。
【００４３】
上述の静電型のトランスデューサでは、ダイヤフラム２０に設けられた可動電極２１と固定板部２３に設けられた固定電極２４とでコンデンサが形成されるから、ダイヤフラム２０が音波の圧力を受けることにより可動電極２１と固定電極２４との間の距離が変化し、コンデンサの静電容量が変化する。したがって、可動電極２１に電気的に接続されたパッド（図示せず）と固定電極２４に電気的に接続されたパッド（図示せず）との間に直流バイアス電圧を印加しておけば、両パッド間には音波の圧力に応じて微小な電圧変化が生じるから、音波を電気信号に変換することができる。
【００４４】
以下、本実施形態のトランスデューサの製造方法について説明する。
【００４５】
まず、一表面が（１００）面の単結晶シリコン基板からなる半導体基板１０に対して、実施形態１と同様に、ドーピング用マスク形成工程、不純物ドーピング領域形成工程、ドーピング用マスク除去工程を順次行い、その後、半導体基板１０の上記一表面側においてダイヤフラム２０の基礎となるシリコン窒化膜からなる薄膜１４および半導体基板１０の上記他表面側においてマスク層１５の基礎となるシリコン窒化膜１５’をＣＶＤ法などにより形成する薄膜形成工程を行った後、半導体基板１０の上記一表面側の全面（つまり、薄膜１４上）に第１の導電性膜（例えば、Ａｌ膜など）からなる可動電極２１を蒸着法やスパッタ法などにより形成する可動電極形成工程を行うことによって、図４（ａ）に示す構造を得る。
【００４６】
その後、半導体基板１０の上記一表面側の全面（つまり、可動電極２１上）に上述の空間２６のギャップ長に応じて膜厚を設定したポリイミド膜を成膜し、当該ポリイミド膜を上述の空間２６の形成予定領域に応じてパターニングすることで当該ポリイミド膜の一部からなる犠牲層２２を形成する犠牲層形成工程を行うことによって、図４（ｂ）に示す構造を得る。
【００４７】
次に、半導体基板１０の上記一表面側の全面に固定板部２３の基礎となるシリコン窒化膜を成膜してから、フォトリソグラフィ技術およびエッチング技術を利用して当該シリコン窒化膜を可動電極２１の一部が露出するパターニングすることで固定板部２３を形成し、続いて、半導体基板１０の上記一表面側の全面に固定電極２４の基礎となる第２の導電性膜（例えば、Ａｌ膜など）を蒸着法やスパッタ法などにより形成してから、フォトリソグラフィ技術およびエッチング技術を利用して当該第２の導電性膜をパターニングすることで固定電極２４を形成する固定電極形成工程を行うことによって、図４（ｃ）に示す構造を得る。なお、固定板部２３の基礎となるシリコン窒化膜の成膜にあたっては、固定板部２３の剛性や残留応力などを考慮して成膜する必要がある。また、第２の導電性膜をパターニングして固定電極２４を形成するにあたっては、寄生容量が小さくなるようにパターニングする。
【００４８】
上述の固定電極形成工程の後、フォトリソグラフィ技術およびエッチング技術を利用して固定板部２３と固定電極２４との積層体に複数のアコースティックホール２５を形成するアコースティックホール形成工程を行うことによって、図４（ｄ）に示す構造を得る。
【００４９】
続いて、半導体基板１０の上記他表面側のシリコン窒化膜１５’をフォトリソグラフィ技術およびエッチング技術を利用してパターニングすることで半導体基板１０の上記他表面側にダイヤフラム２０の平面形状に応じてパターン設計した開孔部１５ａを有するマスク層１５を形成するマスク層形成工程を行うことによって、図５（ａ）に示す構造を得る。
【００５０】
その後、半導体基板１０の上記一表面側にレジスト層からなる表面側マスク層（図示せず）を形成してから、マスク層１５および表面側マスク層をエッチングマスクとするとともに薄膜１４をエッチングストッパ層として半導体基板１０を上記他表面側から薄膜１４に達する深さまでエッチングしてテーパ状の貫通孔１６を形成することにより薄膜１４の一部からなるダイヤフラム２０を形成するエッチング工程を行い、その後、表面側マスク層を除去することによって、図５（ｃ）に示す構造を得る。なお、当該エッチング工程において、半導体基板１０が上記他表面から不純物ドーピング領域１３に達する深さまでエッチングされた状態では図５（ｂ）に示す構造となり、４つの（１１１）面と１つの（１００）面とが露出する。
【００５１】
上述のエッチング工程の後、半導体基板１０の上記一表面側から各アコースティックホール２５を通して犠牲層２２をエッチング除去することで空間２６を形成することによって、図５（ｄ）に示す構造の静電型のトランスデューサが得られる。ここで、ダイヤフラム２０と当該ダイヤフラム２０上の可動電極２１とが可動部となる。
【００５２】
以上説明したトランスデューサの製造方法によれば、実施形態１と同様、ダイヤフラム２０の平面サイズは不純物ドーピング領域形成工程にて形成する不純物ドーピング領域１３で囲まれたサイズにより決めることができ、ダイヤフラム２０の厚み寸法は薄膜形成工程にて形成する薄膜１４の厚みにより決めることできるので、ダイヤフラム２０の寸法精度を高めることが可能となり、ダイヤフラム２０の寸法精度の良い静電型のトランスデューサを製造することが可能となる。
【００５３】
なお、上述の静電型のトランスデューサの使用例はマイクロホンに限らず、可動電極２１と固定電極２４との間に印加する電圧を変化させるように駆動することでスピーカとして使用することも可能である。
【００５４】
（実施形態３）
本実施形態では、半導体基板を加工して上記半導体基板の一表面側にダイヤフラムを形成するトランスデューサ用基板の製造方法として、図６（ｆ）および図７に示すように単結晶シリコン基板からなる半導体基板１０の一表面側にシリコン窒化膜からなる薄膜１４を有し、当該薄膜１４の一部により構成される矩形状（ここでは、正方形状）のダイヤフラム２０を備えたトランスデューサ用基板１の製造方法を例示する。ここにおいて、本実施形態のトランスデューサ用基板１の基本構成は実施形態１と略同じであって、複数のダイヤフラム２０がアレイ状（２次元アレイ状）に配置されており、不純物ドーピング領域１３の平面形状が格子状である点、貫通孔１６が全てのダイヤフラム２０に跨るように１つだけ形成されている点などが相違する。
【００５５】
以下、本実施形態のトランスデューサ用基板１の製造方法について図６を参照しながら説明するが、実施形態１と同様の工程については説明を適宜省略する。
【００５６】
まず、一表面が（１００）面の単結晶シリコン基板からなる半導体基板１０の上記一表面側および他表面側に所定膜厚のシリコン酸化膜１１，１２を熱酸化により形成し、その後、フォトリソグラフィ技術およびエッチング技術を利用して半導体基板１０の上記一表面側のシリコン酸化膜１１に不純物ドーピング領域１３（図６（ｂ）参照）を形成するための開孔部１１ａを形成するドーピング用マスク形成工程を行うことによって、図６（ａ）に示す構造を得る。
【００５７】
その後、シリコン酸化膜１１，１２をドーピング用マスクとして半導体基板１０の上記一表面側に不純物（例えば、ボロン）を固層拡散により高濃度にドーピングすることで上述の不純物ドーピング領域１３を形成する不純物ドーピング領域形成工程を行うことによって、図６（ｂ）に示す構造を得る。ここにおいて、不純物ドーピング領域形成工程では、複数のダイヤフラム２０それぞれの仮想投影領域を取り囲むように平面形状が格子状の不純物ドーピング領域１３を形成する。
【００５８】
上述の不純物ドーピング領域形成工程の後、半導体基板１０の上記一表面側のシリコン酸化膜１１および上記他表面側のシリコン酸化膜１２をＨＦによりエッチング除去するドーピング用マスク除去工程を行うことによって、図６（ｃ）に示す構造を得る。
【００５９】
次に、半導体基板１０の上記一表面側においてダイヤフラム２０の基礎となるシリコン窒化膜からなる薄膜１４および半導体基板１０の上記他表面側において後述のマスク層１５の基礎となるシリコン窒化膜をＣＶＤ法などにより形成する薄膜形成工程を行った後、半導体基板１０の上記他表面側のシリコン窒化膜をフォトリソグラフィ技術およびエッチング技術を利用してパターニングすることで半導体基板１０の上記他表面側にダイヤフラム２０の平面形状に応じてパターン設計した開孔部１５ａを有するマスク層１５を形成するマスク層形成工程を行うことによって、図６（ｄ）に示す構造を得る。ここにおいて、マスク層形成工程では、後述のエッチング工程において半導体基板１０を薄膜１４に達する深さまでエッチングしたときに不純物ドーピング領域１３のうち隣接する仮想投影領域間の部位が露出するようにマスク層１５を形成するようにしている。
【００６０】
上述のマスク層形成工程の後、マスク層１５をエッチングマスクとするとともに薄膜１４をエッチングストッパ層（およびエッチングマスク）として半導体基板１０を上記他表面側から薄膜１４に達する深さまでエッチングしてテーパ状の貫通孔１６を形成することにより薄膜１４の一部からなる複数のダイヤフラム２０を形成するエッチング工程を行うことによって、図６（ｆ）に示す構造のトランスデューサ用基板１を得る。ここにおいて、エッチング工程では、例えば、ＫＯＨ溶液、ＴＭＡＨ溶液、ＥＰＷ（エチレンジアミンピロカテコール）溶液などのアルカリ系溶液を用いた異方性エッチングを行うことにより、不純物ドーピング領域１３をエッチングストッパ層として利用することができ、各ダイヤフラム２０の厚みの高精度化を図れる。なお、当該エッチング工程において、半導体基板１０が上記他表面から不純物ドーピング領域１３に達する深さまでエッチングされた状態では図６（ｅ）に示す構造となり、４つの（１１１）面と１つの（１００）面とが露出する。
【００６１】
以上説明した本実施形態のトランスデューサ用基板１の製造方法によれば、各ダイヤフラム２０の平面サイズは不純物ドーピング領域形成工程にて形成する不純物ドーピング領域１３で囲まれたサイズにより決めることができ、各ダイヤフラム２０の厚み寸法は薄膜形成工程にて形成する薄膜１４の厚みにより決めることできるので、各ダイヤフラム２０の寸法精度を高めることが可能となり、各ダイヤフラム２０の寸法精度の高いトランスデューサ用基板１を低コストで提供することが可能となる。
【００６２】
また、本実施形態のトランスデューサ用基板１の製造方法によれば、不純物ドーピング領域形成工程では、複数のダイヤフラム２０の仮想投影領域を取り囲むように不純物ドーピング領域１３を形成するので、ダイヤフラム２０を複数備えたトランスデューサ用基板１の各ダイヤフラム２０の寸法精度を高めることができるとともにトランスデューサ用基板１全体の小型化を図れる。また、本実施形態のトランスデューサ用基板１の製造方法によれば、マスク層形成工程では、エッチング工程において半導体基板１０を薄膜１４に達する深さまでエッチングしたときに不純物ドーピング領域１３のうち隣接する仮想投影領域間の部位が露出するようにマスク層１５を形成するようにしているので、トランスデューサ用基板１全体の小型化を図れる。
【００６３】
また、実施形態２で説明したトランスデューサの製造方法に、本実施形態の静電型トランスデューサ１の製造方法を応用すれば、図８に示す構成の静電型のトランスデューサを製造することができる。ここにおいて、図８に示す構成の静電型のトランスデューサは、可動電極２１と固定電極２４とで構成されるコンデンサが従来に比べて狭ピッチで２次元アレイ状に配列されている。
【００６４】
ところで、上記各実施形態１〜３で説明したトランスデューサ用基板１の応用デバイスは、マイクロホンやスピーカに限らず、例えば、ダイヤフラム２０に圧電材料層を設けて圧電センサや圧電型のアクチュエータとして応用したり、ダイヤフラム２０にピエゾ抵抗素子を設けて歪みセンサや圧力センサとして応用したり、ダイヤフラム２０に光を照射する光源とダイヤフラム２０からの反射光や回折光を検出する光ディテクタとを組み合わせてダイヤフラム２０の位置や動作を検出するセンサシステムとして応用したり、ダイヤフラム２０上に赤外線検出素子を設けて赤外線センサとして応用したりしてもよい。
【図面の簡単な説明】
【００６５】
【図１】実施形態１におけるトランスデューサ用基板の製造方法を説明するための主要工程断面図である。
【図２】同上におけるトランスデューサ用基板の製造方法の説明図である。
【図３】同上におけるトランスデューサ用基板の製造方法の説明図である。
【図４】同上におけるトランスデューサ用基板を備えたトランスデューサの製造方法を説明するための主要工程断面図である。
【図５】同上におけるトランスデューサ用基板を備えたトランスデューサの製造方法を説明するための主要工程断面図である。
【図６】実施形態２におけるトランスデューサ用基板の製造方法を説明するための主要工程断面図である。
【図７】同上におけるトランスデューサ用基板の製造方法の説明図である。
【図８】同上におけるトランスデューサ用基板を備えたトランスデューサの概略断面図である。
【図９】従来例におけるトランスデューサ用基板の製造方法の説明図である。
【図１０】他の従来例におけるトランスデューサ用基板の製造方法の説明図である。
【図１１】さらに他の従来例におけるトランスデューサ用基板の製造方法の説明図である。
【図１２】別の従来例におけるトランスデューサ用基板の製造方法の説明図である。
【図１３】さらに別の従来例におけるトランスデューサ用基板の製造方法の説明図である。
【図１４】また別の従来例におけるトランスデューサ用基板の製造方法の説明図である。
【符号の説明】
【００６６】
１  トランスデューサ用基板
１０  半導体基板（単結晶シリコン基板）
１３  不純物ドーピング領域
１４  薄膜
１５  マスク層
１５ａ  開孔部
１６  貫通孔
２０  ダイヤフラム
【図１】
0005001802.tif 000002
【図２】
0005001802.tif 000003
【図３】
0005001802.tif 000004
【図４】
0005001802.tif 000005
【図５】
0005001802.tif 000006
【図６】
0005001802.tif 000007
【図７】
0005001802.tif 000008
【図８】
0005001802.tif 000009
【図９】
0005001802.tif 000010
【図１０】
0005001802.tif 000011
【図１１】
0005001802.tif 000012
【図１２】
0005001802.tif 000013
【図１３】
0005001802.tif 000014
【図１４】
0005001802.tif 000015