(57)【特許請求の範囲】
【請求項１】
Ｎ本（Ｎ≠１）のデータ線を備える回路に対するアナログ信号の逆多重化により生じる前記アナログ信号に対する電流スパイク（Ｉ１，Ｉ２）による妨害を補償する方法であって、
前記Ｎ本のデータの各々の上の前記アナログ信号の逆多重化はサンプルアンドホールド回路（３）によって連続的に行われ、該回路（３）の入力はアナログ信号（ＳＡ１，ＳＡ２）を受け取り、該回路（３）の出力は前記Ｎ本のデータ線の１本に接続され、
サンプリング信号（ＥＣＨｉ）は、前記サンプルアンドホールド回路をターン・オンさせる第１のレベルＶ１と、前記サンプルアンドホールド回路をオフにする第２のレベルＶ２と、前記サンプルアンドホールド回路をオフにする第３のレベルＶ３を有し、Ｖ１とＶ３のレベルの差はＶ１とＶ２のレベルの差より大きく、
前記サンプルアンドホールド回路は連続的に動作して前記サンプリング信号を前記サンプルアンドホールド回路の一つに印加し、前記第１のサンプルアンドホールド回路をオンにするために印加される前記サンプリング信号は第２のレベルＶ２から第１のレベルＶ１になり次いで第２のレベルＶ２に戻り、一方、前記第１のサンプルアンドホールド回路がオンの時に他のサンプルアンドホールド回路をオフにするために当該他のサンプルアンドホールド回路に印加される前記サンプリング信号は第２のレベルＶ２から第３のレベルＶ３になり次いで第２のレベルＶ２に戻ることを特徴とする、アナログ信号の逆多重化により生じる前記アナログ信号に対する妨害を補償する方法。
【請求項２】
サンプリング信号の３つのレベルが、（Ｖ２−Ｖ３）＝（Ｖ１−Ｖ２）／（Ｎ−１）になるように選択されることを特徴とする請求項１に記載の方法。
【請求項３】
第２のレベルＶ２から第１のレベルＶ１へ、また、第２のレベルＶ２から第３のレベルＶ３へ移行するためのサンプリング信号のパルス遷移時間Δｔが同じであり、かつ、第１のレベルＶ１から第２のレベルＶ２へ、また、第３のレベルＶ３から第２のレベルＶ２へ移行するためのパルス遷移時間が同じであることを特徴とする請求項２に記載の方法。
【請求項４】
前記サンプルアンドホールド回路がトランジスタ（３）からなり、その制御電極が前記サンプリング信号を受け取ることを特徴とする請求項１から３のいずれか一項に記載の方法。
【請求項５】
前記トランジスタがＦＥＴトランジスタであることを特徴とする請求項４に記載の方法。
【請求項６】
Ｎ本（Ｎ≠１）のデータ線を備える前記回路がマトリックス・ディスプレイであることを特徴とする請求項１から５のいずれか一項に記載の方法。
【請求項７】
前記マトリックス・ディスプレイが、ＬＣＤスクリーン、ＬＥＤスクリーンまたはＯＬＥＤスクリーンであることを特徴とする請求項６に記載の方法。
【請求項８】
ディスプレイがＮ本のデータ線を備える場合、ＰおよびＭがＮ＝Ｐ×Ｍになるように選択される、それぞれＭ個のサンプルアンドホールド回路を有するＰ個のブロックを使用してアナログ信号が逆多重化されることを特徴とする請求項６または７のいずれか一項に記載の方法。
【発明の詳細な説明】
【０００１】
本発明は、Ｎ本のデータ線を備える回路に対する、特にマトリックス・ディスプレイに対するアナログ信号の逆多重化による妨害を補償するための方法に関する。
【０００２】
本発明については、「液晶ディスプレイ」を表すＬＣＤスクリーン、特にアクティブ・マトリックス・タイプのＬＣＤスクリーンなどのマトリックス・ディスプレイを参照して説明するが、本発明は、他のタイプのマトリックス・ディスプレイ、とりわけ「発光ダイオード」を表すＬＥＤスクリーン、ＯＬＥＤスクリーンすなわち「有機発光ダイオード」、あるいは画像点が容量素子である上記タイプのマトリックス・ディスプレイに適用できることは、当分野の技術者には明らかであろう。
【０００３】
図１に示すように、通常、マトリックス・ディスプレイは、知られている方法で、以下、行Ｌ１、Ｌ２、Ｌ３．．．Ｌ０で参照する選択線、および以下、列Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５．．．ＣＮで参照するデータ線を備えた第１の基板からなっており、選択線とデータ線の交点に、図１のコンデンサ２で表される画像点が置かれている。液晶スクリーンからなるマトリックス・ディスプレイの場合、スクリーンは、背面電極を備えた第２の基板を備え、第１の基板と第２の基板の間に液晶が挿入される。この場合、画像点は、特に、トランジスタあるいはダイオードなどのスイッチング回路を介して、選択線すなわち行Ｌ１ないしＬ０、およびデータ線すなわち列Ｃ１ないしＣＮに接続された画素電極からなっている。行および列は、一般に「ドライバ」と呼ばれる周辺制御回路にそれぞれ接続されている。行ドライバは、行Ｌ１ないしＬ０を順次走査し、スイッチング回路をクローズ、すなわち各行のトランジスタまたはダイオードをターン・オンしている。また、列ドライバは、各列にキューを印加している。すなわち列ドライバは、選択された画素の電極を充電し、これらの電極と背面電極の間に設けられた液晶の光特性を修正することによって、スクリーン上に画像を形成している。ＬＣＤスクリーンが相当な鮮明度を有している場合、つまり行および列の本数が相当な数に及ぶ場合、スクリーンの入力におけるトラック数を少なくするために、列ドライバの出力とスクリーンの列の間を多重化する原理が使用されている。したがって、図１に示すように、列は、各ブロックがそれぞれＮ本、すなわち図に示す実施形態では５本の列Ｃ１ないしＣ５を有するＰ個のブロック１にグループ化されている。各ブロック１は、図に示す実施形態では、より詳細にはＦＥＴトランジスタであるトランジスタ３からなるＭ個のサンプルアンドホールド回路３を備えている。したがってブロック１は、５個のＦＥＴトランジスタ３からなっており、その電極の１つ、すなわちソースｓは、列Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５の１本にそれぞれリンクされ、他の電極すなわちドレインｄは、そのブロックの他のトランジスタの同一電極に接続され、Ｎ＝５×ＰであるＮ本の列を備えるＬＣＤスクリーンの場合、ドレインはすべて、第１のブロックに対してはＳＡ１で、第２のブロックに対してはＳＡ２で、また最後のブロックに対してはＳＡＰでそれぞれ参照されているアナログすなわちビデオ入力部に接続されている。また、図１に示すように、トランジスタ３の各ゲートｇは、それぞれＥＣＨ１、ＥＣＨ２、ＥＣＨ３、ＥＣＨ４、ＥＣＨ５で参照されているサンプリング信号を受け取っている。各ブロック１が同一の構造を示していることは明らかである。
【０００４】
図１に示すように、この場合、列ドライバは、Ｐ個のアナログすなわちビデオ・ソースから、Ｐ×Ｍ＝Ｎ本のデータ線すなわちマトリックス・スクリーンの列へのデマルチプレクサである。したがってアナログ信号は、ブロックのＦＥＴトランジスタのＭ個のドレインに接続され、ＦＥＴトランジスタ３のゲートｇは、サンプリング信号によってドライブされている。知られている方法で、また、図２に示すように、サンプリング信号は、２つのアクティブ・レベル、すなわちＦＥＴトランジスタ３がオフであるロー・レベルＶ２、およびＦＥＴトランジスタ３がオンであるハイ・レベルＶ１を示すパルス信号からなっている。サンプリング信号は、ＥＣＨ１、ＥＣＨ２、ＥＣＨ３、ＥＣＨ４、およびＥＣＨ５で示すように、同一ブロック内のＦＥＴトランジスタ３のゲートに逐次印加される。
【０００５】
サンプリング・パルスＥＣＨｉが、サンプルアンドホールド回路を形成しているＦＥＴトランジスタ３のうちの１つのゲートｇに印加されると、各ブロックのトランジスタのドレインに印加されるアナログ信号ＳＡ１、ＳＡ２．．．が妨害される。この妨害は、図３に２つのスパイクＩ１およびＩ２で示されている。妨害の一部は、図１のＣｐで表されている寄生ゲート／ドレイン容量によるものである。ゲート上の信号がスイッチングされると、この寄生容量により、スパイクＩ１で示すような強い容量結合が生じ、それにより信号がロー・レベルＶ２からハイ・レベルＶ１へ移行する。その結果、入力信号がその正規のレベルに収束し、信号がハイ・レベルＶ１からロー・レベルＶ２へ移行すると逆容量結合が生じ、入力信号中にスパイクＩ２が生成される。続いて入力信号がその正規のレベルに収束することになるが、ダッシュ線Ｌで示すように、収束時間が不十分の場合、収束は必ずしも完全ではない。完全に収束しない場合、画像の品質が劣化し、特に、ある列から他の列へ変化するフリッカおよび水平「クロストーク」の場合と同様、コントラストに違いが生じることになる。
【０００６】
実際には、サンプリング・パルスＥＣＨｉを印加している間のビデオ信号の妨害の一部は、サンプルアンドホールド回路を形成しているＦＥＴトランジスタの寄生容量Ｃｐ中への電流の突入に対応している。したがって、Ｐ×Ｍ個のＦＥＴトランジスタのゲートとドレインの間の結合がアナログ・ソース（ビデオ）の収束を制限し、したがってＬＣＤスクリーンの性能を制限している。
【０００７】
したがって本発明の目的は、サンプルアンドホールド回路を形成しているＦＥＴトランジスタのゲート／ドレイン結合を補償することにより、デマルチプレクサの入力に印加されるＰ個のアナログ信号の収束を改善することができる方法を提供することである。
【０００８】
したがって、本発明の主題は、入力部がアナログ信号を受け取り、出力部がＮ本のデータ線の１本に接続された、サンプリング信号によって連続的に動作するサンプルアンドホールド回路によって逆多重化される、Ｎ本のデータ線を備える回路に対するアナログ信号の逆多重化による妨害を補償する方法であって、サンプルアンドホールド回路の１つにサンプリング信号を印加している間、他のサンプルアンドホールド回路に、サンプリング信号のレベルより低い、相対する補償レベルを印加することを特徴とする方法である。
【０００９】
サンプリング信号は、３つのレベル、すなわちサンプルアンドホールド回路をターン・オンさせる第１のレベルＶ１、およびサンプルアンドホールド回路をオフに維持する第２のＶ２レベルおよび第３のＶ３レベルからなる信号であることが好ましい。
【００１０】
サンプリング信号の３つのレベルは、（Ｖ２−Ｖ３）＝（Ｖ１−Ｖ２）／（Ｎ−１）になるように選択されることが好ましい。
【００１１】
本発明の他の特徴によれば、あらゆる容量結合を除去するために、第２のレベルＶ２から第１のレベルＶ１へ、また、第２のレベルＶ２から第３のレベルＶ３へ移行するための遷移時間が同じである。第１のレベルＶ１から第２のレベルＶ２へ、また、第３のレベルＶ３から第２のレベルＶ２への移行についても同様である。
【００１２】
本発明のその他の特徴および利点は、添付の図面に照らして行う、好ましい実施形態についての以下の詳細説明を読むことにより、明らかになるであろう。
【００１３】
本発明について、図１に関連して上で説明したマトリックス・タイプのディスプレイを参照して説明する。したがって列ドライバは、Ｐ個のビデオ信号ＳＡ１、ＳＡ２、．．．ＳＡＰをサンプリングすることを意図した、それぞれ５個のＦＥＴトランジスタ３を備えるＰ個のブロックからなっている。以下で説明する本発明の方法により、ＦＥＴトランジスタ３のゲートｇ／ドレインｄ結合が補償され、それによって入力として列ドライバに印加されるＰ個のビデオ信号の収束が改善される。これは、アナログ・ソースすなわちビデオ・ソースが供給しなければならない電流の量を少なくすることによって実現される。したがって、図４に示すように、この結果を得るために、本発明によれば、３つのレベル、より正確には、ＦＥＴトランジスタをターン・オンさせるハイ・レベルＶ１、ＦＥＴトランジスタをオフにする第１のターン・オフ・レベルＶ２、およびＦＥＴトランジスタをオフにする、第１のターン・オフ・レベルより低い第２のターン・オフ・レベルＶ３を有するサンプリング信号ＥＣＨｉを使用して、ブロックの５個のＦＥＴトランジスタのゲートｇが制御されている。したがって、図４に示すように、ブロックの第１のＦＥＴトランジスタがサンプリング信号を受け取ると、そのゲートｇは、時間ｔ１で、ロー・レベルＶ２からハイ・レベルＶ１に移行するパルス信号を受け取り、ＦＥＴトランジスタをターン・オンさせる。同一ブロックの他の４個のＦＥＴトランジスタのゲートは、同じ時間ｔ１で、ターン・オフ・レベルＶ２から、より低いターン・オフ・レベルＶ３に移行するパルス信号を受け取る。次に時間ｔ２で、第１のＦＥＴトランジスタのゲートに印加されているサンプリング信号ＥＣＨ１が、ハイ・レベルＶ１からロー・レベルＶ２に復帰し、同じ時間ｔ２で、他の４個のＦＥＴトランジスタのゲートが、ターン・オフ・レベルＶ３からターン・オフ・レベルＶ２に復帰する。続いて時間ｔ３で、図４に示すように、ブロックの第２のトランジスタが、ロー・レベルＶ２からハイ・レベルＶ１に移行するパルスを受け取ることによってサンプルされ、一方、他の４個のトランジスタのゲートは、ロー・レベルＶ２から、より低いレベルＶ３に移行する逆パルスを受け取る。３つのレベルを有するサンプリング信号を使用することにより、ゲートをターン・オフ・レベルＶ２とターン・オン・レベルＶ１の間でスイッチングすることによって選択されるＦＥＴトランジスタのゲート／ドレイン容量Ｃｐに流れ込む電流が、ターン・オフ・レベルＶ２から、より低いターン・オフ・レベルＶ３へ故意にスイッチされる他のＮ−１個のトランジスタのゲート／ドレイン容量Ｃｐを流れる電流によって補償され、それによりＦＥＴトランジスタのドレインの電圧変動が小さくなり、かつ、より速く収束する。
【００１４】
最適収束を得るために、サンプリング信号のレベルは、Ｎがデマルチプレクサの通路数として、（Ｖ２−Ｖ３）＝（Ｖ１−Ｖ２）／（Ｎ−１）になるように選択される。また、妨害の最小化は、図５に関連して以下で説明するように、ロー・レベルＶ２からハイ・レベルＶ１へ、また、ロー・レベルＶ２から、さらに低いレベルＶ３へ移行するパルス信号のエッジを最適化することによって実現される。
【００１５】
図５は、本発明によるサンプリング信号を得ることができる回路を、極めて簡単に示したものである。この回路は、ＯＲゲートを通過するサンプリング信号ＥＣＨ１ＴＴＬ、ＥＣＨ２ＴＴＬ．．．によって制御され、信号Ｓを得るためにロー・レベルＶ２からレベルＶ３へ切り換えることができる第１のスイッチング手段１０からなっている。この信号Ｓは、信号Ｓとハイ・レベルＶ１の間を切り換えることができる第２のスイッチング手段１１の入力端子に送られる。したがって、図５に示す信号Ｖは、スイッチング手段１１の出力部に得られる。スイッチング手段１１は、ＦＥＴトランジスタ３をサンプリングするときのみ、ハイ・レベルＶ１に切り換える。信号Ｖで示すように、第１のターン・オフ・レベルＶ２からターン・オン・レベルＶ１への切換えは、時間ΔＴの間に実施される。同様に、信号Ｓ上に示すように、ロー・レベルＶ２から、より低いレベルＶ３への切換えも、時間ΔＴの間に実施される。エッジの持続時間を最適化することにより、ロー・レベルＶ２からハイ・レベルＶ１への切換えによる妨害を最小化することができる。
【００１６】
以上、アクティブ・マトリックスＬＣＤタイプのマトリックス・ディスプレイを参照して本発明を説明したが、導入部で記述したように、本発明を他のタイプのディスプレイに適用することができることは明らかである。また、本発明は、様々なタイプの技術、特にアモルファス・シリコン製、低温多結晶シリコン製、高温多結晶シリコン製、または結晶シリコン製スクリーンに適用することができる。
【図面の簡単な説明】
【図１】  既に説明した、本発明を実施することができるデマルチプレクサからなる列ドライバに接続されたＬＣＤスクリーンを示す図である。
【図２】  従来技術による図１のスクリーンに印加されるサンプリング信号の波形を示す図である。
【図３】  サンプリング中に生じる妨害を示す、サンプリング信号および関連するアナログ入力信号の波形を示す図である。
【図４】  本発明の一実施形態による図１のデマルチプレクサからなる列ドライバに印加されるサンプリング信号の波形を示す図である。
【図５】  図４のサンプリング信号を得ることができる回路を示す図である。
【図１】
0004887594.tif 000002
【図５】
0004887594.tif 000003
【図２】
0004887594.tif 000004
【図３】
0004887594.tif 000005
【図４】
0004887594.tif 000006