(57)【特許請求の範囲】
【請求項１】
入力電源に対してオートトランスの１次巻線とスイッチング素子とが直列接続されて設けられ、前記スイッチング素子のスイッチングにより前記オートトランスの２次巻線に昇圧電圧が得られるよう構成されてなる昇圧回路であって、
前記オートトランスの中間タップと、当該オートトランスの２次巻線の一端との間に、スナバ回路が設けられてなることを特徴とする昇圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧回路に係り、特に、動作効率の向上等を図ったものに関する。
【背景技術】
【０００２】
近年、携帯電話やＰＤＡ（携帯情報端末）等の携帯電子装置では、液晶表示部のバックライトとして、白色ＬＥＤが多用されているが、この白色ＬＥＤを点灯するには、例えば、その駆動電流が２０ｍＡの場合、３.０Ｖ〜４.０Ｖ程度の駆動電圧が必要とされる。携帯電子装置によく用いられるリチウムイオン電池は、その出力電圧が充電状態により変化し、通常、２.７Ｖ〜４.２Ｖ程度であるため、上述のＬＥＤの駆動電圧を得る電源として直接用いるには充分でないことから、その電池電圧を昇圧回路により昇圧して、駆動電圧として供給するのが一般的である。
【０００３】
また、ＬＥＤの発光輝度は、ＬＥＤに流れる電流値に応じて定まるが、複数のＬＥＤを駆動する場合、発光輝度を均一化するために直列接続して用いられるため、駆動電圧は、最低でもＬＥＤの順方向電圧に直列接続されたＬＥＤの数を乗じた大きさが必要となり、その電圧を昇圧回路により得ることとなる。したがって、電池電圧を用いて多くのＬＥＤを直列駆動する場合には、より高い昇圧電圧を発生可能な昇圧回路が必要となる。
【０００４】
高い昇圧比を得ることができる昇圧回路としては、インダクタとスイッチング素子を用いた昇圧型のチョッパー方式が一般的に知られている。しかしながら、この方式では、昇圧電圧が高くなるほどスイッチング素子に要求される耐圧の定格が大きくなり、素子の大型化とコスト高を招いてしまう。
そこで、このような問題を解決する回路として、図３に示された構成の昇圧回路が知られている。
【０００５】
この図３に示された昇圧回路は、オートトランスＴ１の１次巻線ｎ１とスイッチング素子Ｑ１とが、入力電源１Ａに対して直列接続されて設けられる一方、オートトランスＴ１の中間タップとグランドとの間にスイッチング素子Ｑ１が設けられ、このスイッチング素子Ｑ１のスイッチングによりオートトランスＴ１の２次巻線ｎ２側に昇圧電圧ＶＯＵＴが得られるよう構成されている。
そして、昇圧電圧ＶＯＵＴは、直列接続された複数のＬＥＤ１〜ＬＥＤｎに供給され、負荷抵抗器Ｒ１に生ずる電圧降下の大きさが誤差増幅器３Ａにおいて、基準電圧源４Ａの電圧と比較されて、スイッチング制御回路２Ａに入力されることで、スイッチング素子Ｑ１のオン・オフを制御する駆動信号ＶＧが出力されるようになっている。
【０００６】
ところが、オートトランスＴ１を用いた場合、１次巻線ｎ１と２次巻線ｎ２との間に生ずるリーケージインダクタンスに起因して、スイッチング素子Ｑ１がオフした直後に、スイッチング素子Ｑ１とオートトランスＴ１の中間タップとの接続点にはサージ電圧が生じ、この接続点の電圧ＶＤは、図５（Ｂ）に点線で示された如くに変化する。
【０００７】
そこで、このようなサージ電圧に対する方策としては、図４に示されたように、スナバ回路６を設け、サージ電圧のピーク値を抑制し、スイッチング素子Ｑ１のドレイン・ソース間の耐圧を超えないように構成するのが一般的である（例えば、特許文献１等参照）。
【０００８】
図４及び図５を参照しつつ、このスナバ回路６が設けられた従来の昇圧回路の動作について、以下、概括的に説明する。
まず、スイッチング素子Ｑ１のゲートにスイッチング制御回路２Ａから所定の駆動信号ＶＧが印加されて、スイッチング素子Ｑ１がオンとなると（図５（Ａ）及び図５（Ｂ）参照）、電圧ＶＩＮを出力する入力電源１ＡからオートトランスＴ１の１次巻線ｎ１に電流が流れ、磁気エネルギーが蓄積される。
【０００９】
スイッチング制御回路２Ａによりスイッチング素子Ｑ１が所定時間後にオフとされると、上述のようにオートトランスＴ１に蓄積された磁気エネルギーが放出され、スイッチング素子Ｑ１が接続されたオートトランスＴ１の中間タップの電圧ＶＤが上昇する。なお、スイッチング素子Ｑ１にＭＯＳ型電界効果トランジスタを用いた場合、電圧ＶＤはスイッチング素子Ｑ１のドレイン電圧となる。
【００１０】
電圧ＶＤの上昇と同時に、オートトランスＴ１の磁気結合の効果により、２次巻線ｎ２にも電流が流れ、オートトランスＴ１の２次巻線ｎ２とダイオードＤ１との接続点の電圧ＶＡが上昇する（図５（Ｂ）及び図５（Ｃ）参照）。
電圧ＶＡは、ダイオードＤ１により昇圧電圧ＶＯＵＴ程度にクランプされるが、オートトランスＴ１とスイッチング素子Ｑ１との接続点には、オートトランスＴ１のリーケージインダクタンスの影響によりサージ電圧が発生する。
しかし、このサージ電圧のピーク値は、スイッチング素子Ｑ１のドレイン・ソース間に並列接続されたスナバ回路６により抑制されることとなる（図５（Ｂ）において”従来例”と表記された実線波形図参照）。
【特許文献１】特開平６−１１３５３４号公報（第３−４頁、図１−図８）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところが、上述のようなスナバ回路を用いた場合、上述のようにサージ電圧のピーク値を抑制する一方で、スイッチング素子Ｑ１のドレイン電圧が変化する立ち上がり、立ち下がりにおいて、電力損失を生じさせてしまい、電力効率の低下を招くという問題がある。
【００１２】
さらに、図４に示された従来回路においては、スイッチング素子Ｑ１がオンとなった際に、ダイオードＤ１は逆バイアスされるので、オートトランスＴ１の２次巻線ｎ２の一端とダイオードＤ１との接続点は開放状態となる。その結果、スイッチング素子Ｑ１がオンした直後には、オートトランスＴ１の２次巻線ｎ２の一端とダイオードＤ１との接続点の電圧ＶＡは、直ぐには安定せず、負のサージ電圧が発生してしまう（図５（Ｃ）参照）。
【００１３】
それ故、そのサージ電圧のピーク値と昇圧電圧ＶＯＵＴの和がダイオードＤ１に印加されることとなるため、その和の電圧がダイオードＤ１の逆耐圧を超えると、ダイオードＤ１が破壊される可能性があり、そのために、逆耐圧の高いダイオードを用いると、装置の大型化、コスト高を招いてしまうという問題もある。
【００１４】
本発明は、上記実状に鑑みてなされたもので、サージ電圧のピーク値の抑制を図る一方で、不要な電力損失の発生を抑圧することのできる昇圧回路を提供するものである。
【課題を解決するための手段】
【００１５】
上記本発明の目的を達成するため、本発明に係る昇圧回路は、
入力電源に対してオートトランスの１次巻線とスイッチング素子とが直列接続されて設けられ、前記スイッチング素子のスイッチングにより前記オートトランスの２次巻線に昇圧電圧が得られるよう構成されてなる昇圧回路であって、
前記オートトランスの中間タップと、当該オートトランスの２次巻線の一端との間に、スナバ回路が設けられてなるものである。
【発明の効果】
【００１６】
本発明によれば、スイッチング素子のオン・オフ時に、スイッチング素子とオートトランスの中間タップとの接続点に生ずるサージ電圧のピーク値を抑制しつつ、オートトランスの２次巻線の一端の電圧の立ち上がり・立ち下がり時における余分な電力損失が軽減されるため、従来に比して動作効率が向上するという効果を奏するものである。
また、オートトランスの２次巻線の一端に生ずる負のサージ電圧のピーク値も抑制できるため、その２次巻線の一端に接続されるダイオードとして、より逆耐圧の低いものを用いることができ、部品コストの低減と共に、実装スペースの削減を図ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について、図１及び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における昇圧回路の構成例について、図１を参照しつつ説明する。
本発明の実施の形態における昇圧回路は、特に、複数の直列接続された発光ダイオードＬＥＤ１〜ＬＥＤｎの駆動電圧の発生に適した回路構成例を示したもので、オートトランス（図１においては「Ｔ１」と表記）７と、スイッチング制御回路２と、誤差増幅器３と、スイッチング素子（図１においては「Ｑ１」と表記）１１と、スナバ回路５を主たる構成要素として構成されてなるものである。
【００１８】
かかる昇圧回路は、後述するスナバ回路５の接続部分を除けば、その回路構成は、基本的に従来と同様のものである。
以下、具体的に説明すれば、まず、オートトランス７の１次側コイルｎ１の一端には、電圧ＶＩＮを出力する入力電源１の正極側が接続され、この入力電源１の負極側はグランドに接続されたものとなっている。また、オートトランス７の１次側コイルｎ１の一端とグランドとの間には、入力平滑用コンデンサ（図１においては「Ｃ１」と表記）１２が接続されている。
【００１９】
なお、オートトランス７は、１次巻線ｎ１と２次巻線ｎ２とが直列接続されてなるもので、１次巻線ｎ１の巻終わりと２次巻線ｎ２の巻始めとが接続されて中間タップとして外部と接続可能とされている。また、１次巻線ｎ１の巻始めと２次巻線ｎ２の巻終わりが、それぞれ外部と接続可能とされたものとなっている。
以下の説明においては、説明の便宜上、”１次巻線ｎ１の一端”とは、外部と接続可能とされた１次巻線ｎ２の一端、すなわち、本発明の実施の形態においては、１次巻線ｎ１の巻始めを意味し、”２次巻線ｎ２の一端”とは、外部と接続可能とされた２次巻線ｎ２の一端、すなわち、本発明の実施の形態においては、２次巻線ｎ２の巻終わりを、それぞれを意味するものとする。
【００２０】
一方、オートトランス７の２次巻線ｎ２の一端には、ダイオード（図１においては「Ｄ１」と表記）１６のアノードが接続され、このダイオード１６のカソードとグランドとの間には、複数の発光ダイオードＬＥＤ１〜ＬＥＤｎ及び負荷抵抗器（図１においては「Ｒ１」と表記）１３が直列接続されている。
すなわち、昇圧回路の負荷としての複数のＬＥＤ１〜ＬＥＤｎは直列接続され、この直列接続部分の一方の端側に位置するＬＥＤ１のアノードがダイオード１６のカソードに接続される一方、直列接続部分の他方の端側に位置するＬＥＤｎのカソードとグランドとの間に、負荷抵抗器１３が接続されたものとなっている。
【００２１】
また、ダイオード１６のカソードとグランドとの間には、出力平滑用コンデンサ１７が接続されている。
一方、ＬＥＤｎと負荷抵抗器１３との相互の接続点は、誤差増幅器３の反転入力端子が接続され、この誤差増幅器３の非反転入力端子には、基準電圧源４が接続されている。
そして、誤差増幅器３の出力端子は、スイッチング制御回路２の入力段に接続されている。
【００２２】
スイッチング制御回路２の出力段は、スイッチング素子１１の制御端子に接続されている。
本発明の実施の形態において、スイッチング素子１１は、Ｎチャンネル型ＭＯＳ  ＦＥＴが用いられており、スイッチング制御回路２の出力段は、制御端子としてのゲートに接続されている。
また、スイッチング素子１１のドレインは、オートトランス７の中間タップに接続される一方、ソースは、グランドに接続されている。これによって、オートトランス７の１次巻線ｎ１とスイッチング素子１１は、入力電源１に対して直列接続されて設けられたものとなっている。
【００２３】
そして、オートトランス７の中間タップと２次巻線ｎ２の一端との間にスナバ回路５が接続されている。
すなわち、スナバ回路５は、スナバ用抵抗器１４とスナバ用コンデンサ１５とが直列接続されて構成されたものとなっており、スナバ用抵抗器１４の一端は、オートトランス７の中間タップにスイッチング素子１１のドレインと共に接続される一方、スナバ用コンデンサ１５の一端は、オートトランス７の２次巻線ｎ２の一端に接続されている。
【００２４】
次に、上記構成における動作について、図２に示された波形図を参照しつつ説明する。
まず、この昇圧回路は、負荷抵抗器１３における電圧降下の大きさと基準電圧源４の電圧との比較結果に応じてスイッチング制御回路２から出力されるスイッチング素子１１のゲートに印加される駆動信号ＶＧのパルス幅が調整され、スイッチング素子１１のオン時間とオフ時間が調整されることで昇圧回路が所望の電圧となるよう動作するものとなっており、かかる動作は、従来回路と基本的に同様である。
【００２５】
しかして、スイッチング制御回路２から出力された駆動信号ＶＧによりスイッチング素子１１がオンとなると（図２（Ａ）参照）、入力電源１からオートトランス７の１次巻線ｎ１に電流が流れ込み、１次巻線ｎ１には、磁気エネルギーが蓄積される（図２（Ａ）及び図２（Ｂ）参照）。所定時間後にスイッチング制御回路２によりスイッチング素子１１がオフされると、蓄積された磁気エネルギーが放出されて中間タップの電圧ＶＤが上昇する（図２（Ａ）及び図２（Ｂ）参照）。同時に、オートトランス７の磁気結合の効果により、２次巻線ｎ２に電流が流れ、２次巻線ｎ２の一端の電圧ＶＡが上昇し、ダイオード１６が導通して、出力平滑用コンデンサ１７にエネルギーが伝達されて昇圧電圧ＶＯＵＴが得られることとなる。
【００２６】
昇圧電圧ＶＯＵＴは、直列接続された発光ダイオードＬＥＤ１〜ＬＥＤｎに印加され、発光ダイオードＬＥＤ１〜ＬＥＤｎに電流が流れ、その電流は、負荷抵抗器１３における電圧降下として検出され、誤差増幅器３の反転入力端子へ入力されるようになっている。
誤差増幅器３の反転入力端子に入力された電圧は、非反転入力端子における基準電圧源４の電圧と比較され、その比較結果に応じた出力信号が誤差増幅器３よりスイッチング制御回路２へ出力される。そして、スイッチング制御回路２においては、誤差増幅器３から入力された信号に応じてスイッチング素子１１のオン・オフ時間の割合が調整されて、スイッチング素子１１がスイッチング制御されることとなる。
【００２７】
かかる動作において、スイッチング素子１１のオン・オフの際、オートトランス７の中間タップと２次巻線ｎ２の一端とには、それぞれサージ電圧が発生するが、それぞれのピーク値は、中間タップと２次巻線ｎ２の一端との間に接続されたスナバ回路５により吸収されるため、従来と異なり、大きなピーク値のサージ電圧が現れることはない（図２（Ａ）〜図２（Ｃ）参照）。
なお、図２（Ｂ）、図２（Ｃ）において、図４に示された構成の従来回路におけるオートトランスＴ１の中間タップにおける電圧ＶＤの変化、及び、オートトランスＴ１の２次巻線ｎ２の一端における電圧ＶＡの変化が点線で示されており、その波形近傍には”従来例２”と表記している。
【００２８】
このスナバ回路５によるサージ電圧の吸収の際、中間タップの電圧ＶＤと２次巻線ｎ２の一端における電圧ＶＡの立ち上がり、立ち下がり時には、２つの電圧ＶＤとＶＡは、ほぼ同時に遷移するため、スナバ回路５における電力損失は、従来と異なり、大幅に減少したものとなる。
【００２９】
さらに、スイッチング素子１１がオンした時には、ダイオード１６は逆バイアスされるので、２次巻線ｎ２の一端は、開放状態となるため、２次巻線ｎ２の一端には負のサージ電圧が発生するが、そのピーク値も、スナバ回路５により抑制されることとなる（図２（Ｃ）及び図５（Ｃ）参照）。
【００３０】
このように、本発明の実施の形態におけるスナバ回路５は、スイッチング素子１１のオン・オフ時にオートトランス７の中間タップに発生するサージ電圧のピーク値を抑制すると共に、２次巻線ｎ２の一端における電圧ＶＡが変化する立ち上がり・立ち下がり時における余分な電力損失の軽減を図り、それによって、本発明の実施の形態における昇圧回路は、従来に比してより動作効率改善がなされたものとなる。
また、上述のようなオートトランス７の中間タップに発生するサージ電圧のピーク値のスナバ回路５による抑制によって、ダイオード１６は、従来に比して、逆耐圧のより低いものを用いることが可能となるため、部品コストの軽減、ダイオード１６の小型化による実装スペースの削減が可能となっている。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態における昇圧回路の構成例を示す構成図である。
【図２】図１に示された昇圧回路の主要部の波形図であり、図２（Ａ）は、スイッチング素子のゲートに印加される駆動信号の変化を示す波形図、図２（Ｂ）は、オートトランスの中間タップの電圧ＶＤの変化を示す波形図、図２（Ｃ）は、オートトランスの２次巻線の一端の電圧ＶＡの変化を示す波形図である。
【図３】従来の昇圧回路の第１の構成例を示す回路図である。
【図４】従来の昇圧回路の第２の構成例を示す回路図である。
【図５】図３、図４に示された従来の昇圧回路の主要部の波形図であり、図５（Ａ）は、スイッチング素子のゲートに印加される駆動信号の変化を示す波形図、図５（Ｂ）は、オートトランスの中間タップの電圧ＶＤの変化を示す波形図、図５（Ｃ）は、オートトランスの２次巻線の一端の電圧ＶＡの変化を示す波形図である。
【符号の説明】
【００３２】
２…スイッチング制御回路
３…誤差増幅器
５…スナバ回路
７…オートトランス
１１…スイッチング素子
【図１】
0005097609.tif 000002
【図２】
0005097609.tif 000003
【図３】
0005097609.tif 000004
【図４】
0005097609.tif 000005
【図５】
0005097609.tif 000006