(57)【特許請求の範囲】
【請求項１】
互いに離間して配置される２つの電極それぞれと同電位となる２つの電極導通領域の一方から他方に延伸する凹または凸状の絶縁性を有する凹凸構造を基板上に形成する工程と、
前記凹凸構造を絶縁材料で埋める工程と、
前記絶縁材料により前記凹凸構造が埋められた前記基板に対して、その少なくとも前記電極が形成される領域に電極層を形成する工程と、
前記電極層のうち前記電極となる領域以外の領域を方向性を有する所定の電極除去手段により除去する工程と、
を含むことを特徴とする半導体素子の製造方法。
【請求項２】
請求項１に記載の半導体素子の製造方法において、
前記絶縁材料を埋める工程では、前記絶縁材料を前記電極導通領域よりも盛り上げるとともに、前記２つの電極導通領域の間にて当該半導体素子の一端から他端まで延伸する、
ことを特徴とする半導体素子の製造方法。
【請求項３】
請求項１または２に記載の半導体素子の製造方法において、
当該半導体素子は、光変調器とレーザダイオードとを集積したリッジ導波路型半導体集積素子であって、
前記凹凸構造は、前記光変調器と前記レーザダイオードとを結ぶリッジ型の光導波路の形状に沿って形成され、
前記電極は、前記光変調器のコンタクト層上面の少なくとも一部と前記レーザダイオードのコンタクト層上面の少なくとも一部にそれぞれ形成される、
ことを特徴とする半導体素子の製造方法。
【請求項４】
請求項１から３のいずれかに記載の半導体素子の製造方法において、
前記所定の電極除去手段は、イオンミリングである、
ことを特徴とする半導体素子の製造方法。
【請求項５】
請求項１から４のいずれかに記載の半導体素子の製造方法において、
前記絶縁材料は、ポリイミド樹脂である、
ことを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子およびその製造方法に関し、特に、２つの電極を電気的に分離する技術に関する。
【背景技術】
【０００２】
強度変調器とレーザダイオードとを一体集積することにより応答速度を高めた半導体レーザが知られている。たとえば、特許文献１には、ＥＡ（Electro-Absorption：電界吸収型）変調器、ＤＦＢ（Distributed FeedBack：分布帰還型）レーザ、およびそれらを結ぶリッジ型の光導波路を含むリッジ導波路型半導体集積素子が開示されている。
【０００３】
図１２に示すように、リッジ導波路型半導体集積素子５０の表面には、ＥＡ変調器（以下「ＥＡ部」という。）５２の電極６０とレーザ（以下「ＬＤ部」という。）５４の電極６２がそれぞれ形成されている。これらの電極６０，６２は次の工程で形成される。まず表面保護用のパッシベーション膜（たとえばＳｉＯ２膜）を、ウェハ全面に形成する。さらにその上に電極材料（たとえばＡｕ）を蒸着する。最後に、形成された電極層のうち電極となる領域以外の領域を方向性を有するドライエッチングで除去することにより、ＥＡ部５２の電極６０とＬＤ部５４の電極６２が形成される。
【特許文献１】特開２００６−３５１８１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の工程で製造されるリッジ導波路型半導体集積素子には、次のような製造歩留りを低下させる要因があった。
【０００５】
図１３は、図１２のａ−ａ’線に沿うリッジ導波路型半導体集積素子５０の断面図である。図１３（Ａ）は電極蒸着後の断面構造、図１３（Ｂ）は電極パタン形成後の断面構造を示す。絶縁膜（保護膜）であるパッシベーション膜６８はＣＶＤ（Cemical Vapor Deposition：化学気相成長）により導波路５６の上面および側面に等方的に形成されるため、図１３（Ａ）に示すように、導波路５６の上部周辺７４ではパッシベーション膜６８の膜厚が他の部分に比べて厚くなる。
【０００６】
上記従来の製造方法では、このパッシベーション膜６８の上に電極材料が直接蒸着されるため、電極パタンの形成にイオンミリングなどの方向性を有するドライエッチングを用いると、図１３（Ｂ）に示すように、導波路５６の側壁のうちパッシベーション膜６８の膜厚が変化する部分がイオンビームの影となり、その部分に形成された電極層６６が完全に除去されない場合がある。同様に、導波路の両側に形成された溝の底隅部にも、電極層６６の一部が除去されずに残る場合がある。
【０００７】
すなわち、リッジ導波路型半導体集積素子５０は、ＥＡ部５２とＬＤ部５４とがリッジ型の導波路５６に沿う凹凸状の絶縁壁で形成された溝で結ばれているため、従来の工程に従ってＥＡ部５２とＬＤ部５４とを隔てる分離部５８の溝部分に電極材料を直接蒸着すると、溝を形成する凹凸状の絶縁壁のうちイオンミリングなどの影になる部分に形成された電極層６６が完全に除去されない場合がある。このため、ＥＡ部５２の電極６０とＬＤ部５４の電極６２の分離抵抗が下がり、半導体レーザの応答速度が低下し、製造歩留りが低下するという課題があった。
【０００８】
本発明は、上記従来の課題に鑑みてなされたものであり、２つの電極を電気的に完全に分離することができる半導体素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明に係る半導体素子の製造方法は、互いに離間して配置される２つの電極それぞれと同電位となる２つの電極導通領域の一方から他方に延伸する凹または凸状の絶縁性を有する凹凸構造を基板上に形成する工程と、前記凹凸構造を絶縁材料で埋める工程と、前記絶縁材料により前記凹凸構造が埋められた前記基板に対して、その少なくとも前記電極が形成される領域に電極層を形成する工程と、前記電極層のうち前記電極となる領域以外の領域を方向性を有する所定の電極除去手段により除去する工程と、を含むことを特徴とする。
【００１０】
ここで、方向性を有する所定の電極除去手段とは、所定方向に放出される粒子により被処理体を除去する手段であり、たとえばイオンミリングなどのドライエッチングがこれに該当する。
【００１１】
本発明によれば、電極層を形成する前に、２つの電極導通領域の一方から他方に延伸する凹凸構造を絶縁材料で埋める工程が入るため、凹凸構造上に電極層が直接形成されることはない。このため、２つの電極導通領域の間に方向性を有する所定の電極除去手段の影となる部分が生じず、電極となる領域以外の領域に形成された電極層を該電極除去手段により完全に除去できるようになる。すなわち、２つの電極は電気的に完全に分離されるようになる。
【００１２】
また、本発明の一態様では、前記絶縁材料を埋める工程では、前記絶縁材料を前記電極導通領域よりも盛り上げるとともに、前記２つの電極導通領域の間にて当該半導体素子の一端から他端まで延伸する。この態様によれば、２つの電極導通領域の間にて半導体素子の一端から他端まで絶縁材料が延伸しているため、すなわち、絶縁材料が半導体素子の端から端まで切れ目なくつながっているため、この絶縁材料の盛り上がりによって、２つの電極導通領域の一方から他方に延伸する新たな凹凸構造が形成されることはない。このため、絶縁材料を電極導通領域より盛り上げる場合でも、２つの電極は電気的に完全に分離される。
【００１３】
また、本発明の一態様では、当該半導体素子は、光変調器とレーザダイオードとを集積したリッジ導波路型半導体集積素子であって、前記凹凸構造は、前記光変調器と前記レーザダイオードとを結ぶリッジ型の光導波路の形状に沿って形成され、前記電極は、前記光変調器のコンタクト層上面の少なくとも一部と前記レーザダイオードのコンタクト層上面の少なくとも一部にそれぞれ形成される。この態様によれば、リッジ導波路型半導体集積素子において、光変調器の電極とレーザダイオードの電極とを電気的に完全に分離できるようになる。
【００１４】
なお、上記半導体素子の製造方法において、前記所定の電極除去手段はイオンミリングでもよく、前記絶縁材料はポリイミド樹脂でもよい。
【００１５】
また、本発明に係る半導体素子は、互いに離間して配置される２つの電極と、前記各電極がそれぞれの上面に形成され、該上面の少なくとも一部の縁が該電極と同電位となる、互いに離間して配置される２つの台と、前記２つの台のうち一方の前記縁から他方の前記縁まで延伸する凹または凸状の絶縁性を有する凹凸構造と、前記凹凸構造を埋める絶縁部と、を含むことを特徴とする。
【００１６】
また、本発明の一態様では、前記絶縁部は、前記台よりも盛り上がるとともに、前記台の間にて半導体素子の一端から他端まで延伸する。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の一実施形態を図面に基づいて詳細に説明する。
【００１８】
図１は、本発明の一実施形態に係るリッジ導波路型半導体集積素子１０の上面図である。図２は、図１のａ−ａ’線に沿うリッジ導波路型半導体集積素子１０の断面図である。
【００１９】
図１に示すように、リッジ導波路型半導体集積素子１０は、ＥＡ変調器（ＥＡ部）１２、レーザダイオード（ＬＤ部）１４、ＥＡ部１２とＬＤ部１４とを結ぶリッジ型の導波路１６、およびＥＡ部１２とＬＤ部１４とを分離する分離部１８を含み、ＬＤ部１４から出射されたレーザ光が導波路１６を介してＥＡ部１２に入射され、ＥＡ部１２で電界吸収効果により変調された後に外部に出力されるよう構成されている。
【００２０】
リッジ導波路型半導体集積素子１０の表面には、ＥＡ部１２の電極２０と電極パッド（ＰＡＤ部）２４、電極２０と離間したＬＤ部１４の電極２２、および電極２０と電極２２とを電気的に分離するためのポリイミド樹脂２６が形成されている。
【００２１】
特に、分離部１８では、パッシベーション膜２８の形成後かつ電極の蒸着前に、ポリイミド樹脂２６が導波路１６に沿って形成された凹凸状の溝がポリイミド樹脂２６で完全に埋まるよう、またリッジ導波路型半導体集積素子１０の一端から他端まで延伸するように、形成されている。
【００２２】
これにより、この後にＥＢ（Electron Beam）蒸着法などによりウェハ全面に電極を蒸着すると、分離部１８では凹凸状の溝を埋めるポリイミド樹脂２６の上に電極が形成されるため（図２Ａ参照）、導波路１６の側壁や底隅部には直接電極が付着しない。また、分離部１８はリッジ導波路型半導体集積素子１０の一端から他端まで切れ目なくポリイミド樹脂２６で覆われているため、ポリイミド樹脂２６により新たな凹凸が形成されることもない。このため、かかるポリイミド樹脂２６を形成した後に、従来と同様に方向性を有する電極除去手段であるイオンミリングなどのドライエッチングでポリイミド樹脂２６上に蒸着された電極層２１を除去すれば（図２Ｂ参照）、ＥＡ部１２の電極２０とＬＤ部１４の電極２２を電気的に完全に分離することができる。
【００２３】
ここで、リッジ導波路型半導体集積素子１０の製造工程を図３〜図１１に基づき詳細に説明する。図３〜図１１の（Ａ）および（Ｂ）は、それぞれ図１のａ−ａ’線およびｂ−ｂ’線に沿うリッジ導波路型半導体集積素子１０の断面構造を製造工程順に示した図である。
【００２４】
まず、ＩｎＰ基板３４上に、有機金属気相成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）により、ＥＡ部１２と分離部１８とＬＤ部１４とを含む層と、ＩｎＰクラッド層３０と、ＩｎＧａＡｓコンタクト層３６と、からなる多層構造を成長させる（図３（Ａ），図３（Ｂ））。ＥＡ部１２と分離部１８とＬＤ部１４はそれぞれ結晶構造が異なるため、バットジョイント法や選択成長法により絶縁膜をマスクとして結晶成長を行う。
【００２５】
次に、リソグラフィとエッチングにより、ＩｎＰクラッド層３０にリッジ型の導波路１６を形成する（図４（Ａ），図４（Ｂ））。さらに、電極が形成されない分離部１８以外の領域をレジストで覆い、分離部１８のＩｎＧａＡｓコンタクト層３６を除去する（図５（Ａ），図５（Ｂ））。これにより、その上面に形成される電極と同電位となる、ＥＡ部１２のＩｎＧａＡｓコンタクト層３６とＬＤ部１４のＩｎＧａＡｓコンタクト層３６とが電気的に分離される。その後、電極２０，２２が形成されるＥＡ部１２およびＬＤ部１４の導波路１６上部以外の領域を、絶縁膜（保護膜）であるパッシベーション膜２８（たとえばＳｉＯ２膜）で保護する（図６（Ａ），図６（Ｂ））。ここで形成されるパッシベーション膜２８は、導波路１６およびその両側に形成されたＩｎＰクラッド層３０の形状に沿う凹凸構造を有する。なお、ここまでの工程は従来の製造工程と同様である。
【００２６】
パッシベーション膜２８を形成した後、ウェハ全面にポリイミド樹脂２６を塗布する（図７（Ａ），図７（Ｂ））。これにより、導波路１６に沿って形成された凹凸状の溝はポリイミド樹脂２６で埋められる。続いて、分離部１８に沿ってウェハの一端から他端までをレジスト３８でポリイミド樹脂２６をマスクし、分離部１８以外のポリイミド樹脂２６をドライエッチングにより除去する（図８（Ａ），図８（Ｂ））。こうして分離部１８上に残されたポリイミド樹脂２６は、ＩｎＧａＡｓコンタクト層３６よりも盛り上がるとともに、ウェハの一端から他端まで延伸した形状を有する。なお、上記エッチングでは、リソグラフィでの合わせ精度を考慮して、電極２０，２２が形成される領域の内側５〜１０μｍ程度までポリイミド樹脂２６を残すようにしてもよい。
【００２７】
レジスト３８を除去した後、ＥＢ蒸着法などにより、電極層（たとえばＡｕ）２１をウェハ全面（ポリイミド樹脂２６により凹凸状の溝が埋められた基板表面のうち、少なくとも電極２０，２２が形成される領域でもよい。）に形成する（図９（Ａ），図９（Ｂ））。次に、電極２０が形成されるＥＡ部１２のＩｎＧａＡｓコンタクト層３６の一部と電極２２が形成されるＬＤ部１４のＩｎＧａＡｓコンタクト層３６の一部とをレジスト３８でマスクし（図１０（Ａ），図１０（Ｂ））、分離部１８を含む他の領域に形成された電極層２１をイオンミリングにより除去する（図１１（Ａ），図１１（Ｂ））。特に、分離部１８では、ポリイミド樹脂２６が凹凸状の溝を完全に埋め、またウェハの一端から他端まで切れ目なくつながっているため、導波路１６の側壁や底隅部に電極層２１が残ることはない。すなわち、分離部１８上に形成された電極層２１はイオンミリングにより完全に除去されるため、形成された電極２０と電極２２とは電気的に完全に分離される。さらに、分離部１８では、凹凸状の溝を埋めるポリイミド樹脂２６により、導波路１６底部に形成されたパッシベーション膜２８がイオンミリングによる破壊から保護される。
【００２８】
以上説明したリッジ導波路型半導体集積素子１０およびその製造方法によれば、電極材料を蒸着する前に、ＥＡ部１２の電極２０と同電位になる領域からＬＤ部１４の電極２２と同電位になる領域まで延伸するパッシベーション膜２８で覆われた凹凸上の溝をポリイミド樹脂２６で埋めるため、導波路１６の側壁や底隅部に電極材料が直接蒸着されることはない。このため、電極２０と電極２２の間にイオンミリングの影となる部分が生じず、電極２０，２２となる領域以外の領域に形成された電極層２１はイオンミリングにより完全に除去される。すなわち、ＥＡ部１２の電極２０とＬＤ部１４の電極２２は電気的に完全に分離されるようになる。
【００２９】
なお、本発明は、上記実施形態に限定されるものではなく、種々の変形実施が可能である。たとえば以上の説明では、リッジ導波路型半導体集積素子に本発明を適用したが、本発明は、互いに離間して配置される２つの電極と、該各電極がそれぞれの上面に形成され該上面の少なくとも一部の縁（導電縁）が該電極と同電位となる互いに離間して配置される２つの台と、該２つの台のうち一方の導電縁から他方の導電縁まで延伸する凹または凸状の絶縁性を有する凹凸構造と、を含む半導体素子全般に適用可能である。
【００３０】
また、ポリイミド樹脂の代わりに、絶縁性を有する他の材料を用いてもよい。この場合、できればイオンミリングなどのドライエッチングへの耐性が高く、吸湿性の低い材料を用いることが望ましい。
【００３１】
また、半導体素子を構成する基板や電極その他の部分の形状や材料が、上記実施形態に限定されないのはもちろんである。たとえば、ＥＡ部１２の電極２０と同電位となるＩｎＧａＡｓコンタクト層３６がその上面に形成される電極２０より小さい形状を有していてもよいし、ＬＤ部のコンタクト層がＩｎＧａＡｓ以外の材料で構成されていてもよい。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態に係るリッジ導波路型半導体集積素子の上面図である。
【図２】図１のａ−ａ’線に沿うリッジ導波路型半導体集積素子の断面図である。
【図３】本発明の実施形態に係るリッジ導波路型半導体集積素子の製造工程（多層成長）を説明する図である。
【図４】本発明の実施形態に係るリッジ導波路型半導体集積素子の製造工程（道波路形成）を説明する図である。
【図５】本発明の実施形態に係るリッジ導波路型半導体集積素子の製造工程（分離溝エッチング）を説明する図である。
【図６】本発明の実施形態に係るリッジ導波路型半導体集積素子の製造工程（レジスト除去）を説明する図である。
【図７】本発明の実施形態に係るリッジ導波路型半導体集積素子の製造工程（ポリイミド塗布）を説明する図である。
【図８】本発明の実施形態に係るリッジ導波路型半導体集積素子の製造工程（ポリイミド除去）を説明する図である。
【図９】本発明の実施形態に係るリッジ導波路型半導体集積素子の製造工程（電極蒸着）を説明する図である。
【図１０】本発明の実施形態に係るリッジ導波路型半導体集積素子の製造工程（イオンミリング）を説明する図である。
【図１１】本発明の実施形態に係るリッジ導波路型半導体集積素子の製造工程（レジスト除去）を説明する図である。
【図１２】従来のリッジ導波路型半導体集積素子の上面図である。
【図１３】図１２のａ−ａ’線に沿うリッジ導波路型半導体集積素子の断面図である。
【符号の説明】
【００３３】
１０，５０  リッジ導波路型半導体集積素子、１２，５２  ＥＡ変調器（ＥＡ部）、１４，５４  レーザ部（ＬＤ部）、１６，５６  導波路、１８，５８  分離部、２０，２２，６０，６２  電極、２１，６６  電極層、２４，６４  電極パッド（ＰＡＤ部）、２６  ポリイミド樹脂、２８，６８  パッシベーション膜、３０，７０  ＩｎＰクラッド層、３４，７４  ＩｎＰ基板、３６  ＩｎＧａＡｓコンタクト層、３８  レジスト、７４  導波路の上部周辺。
【図１】
0005001760.tif 000002
【図２】
0005001760.tif 000003
【図３】
0005001760.tif 000004
【図４】
0005001760.tif 000005
【図５】
0005001760.tif 000006
【図６】
0005001760.tif 000007
【図７】
0005001760.tif 000008
【図８】
0005001760.tif 000009
【図９】
0005001760.tif 000010
【図１０】
0005001760.tif 000011
【図１１】
0005001760.tif 000012
【図１２】
0005001760.tif 000013
【図１３】
0005001760.tif 000014