(57)【特許請求の範囲】
【請求項１】
ストライプ形状の導波路を有する光導波路部と、前記光導波路部の一端又は両端に接続する半導体層からなる窓部とが同一の半導体基板上に形成されている半導体光素子の製造方法であって、
半導体基板上に複数の半導体層を積層して形成した積層体を選択的にエッチングして、光導波路部形成領域にメサストライプを形成した後、前記メサストライプの両側及び窓部形成領域にキャリアブロック層を埋め込み形成して、前記キャリアブロック層の上面を前記積層体の上面と略面一状態にする第１の工程と、
光導波路部形成領域の前記積層体及び前記キャリアブロック層、並びに、前記窓部形成領域の前記キャリアブロック層の上に、上部クラッド層を形成して、前記光導波路部を形成する第２の工程と、
前記光導波路部形成領域の前記上部クラッド層上にマスクとなるマスク部材を形成する第３の工程と、
前記窓部形成領域の前記上部クラッド層上に、所定の厚さの補充半導体層を選択的に積層して、前記窓部を形成すると共に、前記窓部における前記キャリアブロック層、前記上部クラッド層、及び前記補充半導体層を含む半導体層の上面を前記光導波路部における前記上部クラッド層の上面よりも高くする第４の工程と、
前記マスク部材を除去する第５の工程と、
を有することを特徴とする半導体光素子の製造方法。
【請求項２】
ストライプ形状の導波路を有する光導波路部と、前記光導波路部の一端又は両端に接続する半導体層からなる窓部とが同一の半導体基板上に形成されている半導体光素子の製造方法であって、
半導体基板上に複数の半導体層を積層して形成した積層体を選択的にエッチングして、光導波路部形成領域にメサストライプを形成した後、前記メサストライプの両側及び窓部形成領域にキャリアブロック層を埋め込み形成して、前記キャリアブロック層の上面を前記積層体の上面と略面一状態にする第１の工程と、
光導波路部形成領域の前記積層体及び前記キャリアブロック層、並びに、前記窓部形成領域の前記キャリアブロック層の上に、上部クラッド層を形成して、前記窓部を形成する第２の工程と、
前記光導波路部形成領域の前記上部クラッド層を所定の厚さにまで選択的にエッチング除去して、前記光導波路部を形成すると共に、前記窓部における前記キャリアブロック層及び前記上部クラッド層を含む半導体層の上面を前記光導波路部における前記上部クラッド層の上面よりも高くする第３の工程と
を有することを特徴とする半導体光素子の製造方法。
【請求項３】
前記窓部の前記導波路方向の長さが５０μｍ以上である請求項１または２に記載の半導体光素子の製造方法。
【請求項４】
前記第３の工程において、前記窓部形成領域の前記キャリアブロック層上にマスク部材を形成して、前記光導波路部形成領域の前記上部クラッド層を選択的にエッチングする請求項２に記載の半導体光素子の製造方法。
【請求項５】
前記マスク部材がＳｉＮ膜からなる請求項１または４に記載の半導体光素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体光素子及びその製造方法に係り、更に詳しくは、ストライプ形状の導波路を有する光導波路部の一端又は両端に窓部が設けられている半導体光素子及びその製造方法に関する。
【０００２】
【従来の技術】
高速光通信用のキーデバイスとして、所定の波長帯域の信号光を発振出力する半導体レーザ素子、光強度等を変調する光変調器、及び入力光信号を増幅する半導体レーザ増幅器などが注目されている。そして、このような半導体光素子のうち、特に共振器構造として回折格子を用いているＤＦＢ（Distributed Feedback；分布帰還型）レーザ素子や、吸収層を有する光変調器や、進行波型の半導体レーザ増幅器においては、信号光が出射端面で反射して光導波路に再入射する戻り光により、波長変動が生じ易いという性質があるため、デバイスの安定な動作と高性能化を図る上で、端面の無反射化技術は必須とされている。
【０００３】
このような半導体光素子における端面の無反射化技術としては、レーザ光を発振するレーザ部の端面にＡＲ（Anti Reflection；無反射）コーティングをしたり、光の導波路構造を持たない窓部を設けたりする方法が採られている。但し、ＡＲコーティングは、低反射化を達成するために精密な膜厚制御がなされた多層膜が必要であり、そのプロセス工程が煩雑になる。これに対して、窓部は、そのプロセス工程が比較的簡易であり、低反射化を容易に達成することが可能であるという利点を有している。
【０００４】
従来の窓部を有する埋め込み型ＤＦＢレーザ素子の一例を、図２４及び図２５の一部切欠断面斜視図及びそのＡXI−ＡXI線に沿った断面図に示す。
このＤＦＢレーザ素子は、レーザ光を発振するレーザ部Ａと、その出射側に接続して設けられた窓部Ｂとが、例えばｎ−ＩｎＰからなる同一の半導体基板１０上に形成された構造となっている。このレーザ部Ａは、例えばＩｎＧａＡｓからなる回折格子１２、ｎ−ＩｎＰからなるバッファ層１４、ＩｎＧａＡｓからなるウェル層とＩｎＧａＡｓＰからなるバリア層とが交互に積層されて、波長１．５５μｍの光を発振するＱＷ（Quantum Well；量子井戸）構造の活性層１６、及びｐ−ＩｎＰからなる第１上部クラッド層１８が順に積層されてなる積層構造Ｌａを有している。そして、この積層構造Ｌａは、長手方向に延びるメサストライプ形状に加工され、所定の波長の光を発振する導波路として機能する。
【０００５】
更に、このメサストライプ形状の積層構造Ｌａの両側には例えばｐ−ＩｎＰ層３４ａ及びｎ−ＩｎＰ層３４ｂが順に積層されてなるｐｎキャリアブロック層３６が埋め込まれている。これらの積層構造Ｌａの上面とその両側のｐｎキャリアブロック層３６上面とは面一状態となっている。更に、これら積層構造Ｌａ及びｐｎキャリアブロック層３６の上に、例えばｐ−ＩｎＰからなる第２上部クラッド層２０が形成され、全体でレーザ部Ａになっている。
【０００６】
一方、窓部Ｂは、レーザ部Ａにおけるｐｎキャリアブロック層３６と同時形成されたｐｎキャリアブロック層３６と、同じくレーザ部Ａにおける第２上部クラッド層２０と同時形成された第２上部クラッド層２０とが順に積層されて、導波路構造をもたない低屈折率の半導体層の積層構造Ｌｂになっている。
更に、レーザ部Ａにおける第２上部クラッド層２０上には、積層構造Ｌａのストライプ形状に対応するストライプ電極部２４ａ等の上部電極が設けられ、共通の半導体基板１０裏面には、下部電極２６が設けられている。
【０００７】
このように積層構造Ｌｂで形成された窓部Ｂがレーザ部Ａの出射側に設けられている従来のＤＦＢレーザ素子の場合、光導波路構造のレーザ部Ａの積層構造Ｌａからの信号光は、窓部Ｂにおける積層構造Ｌｂに出射するとき角度θ（通常、θ＝２４°〜３０°）だけ広がり、その広がった信号光の一部が窓部Ｂの出射端面で反射するため、この窓部Ｂの端面反射光は光のスポットサイズが非常に大きくなっているので、元のレーザ部Ａの光導波路に結合し難くなり再入射する戻り光の割合は極めて小さなものになる。
【０００８】
即ち、レーザ部Ａからの信号光が出射端面で反射して光導波路に再入射する戻り光の割合を実効反射率Ｒと定義すると、窓部Ｂを設けることにより、この実効反射率Ｒが低減するという効果が発揮される。
【０００９】
【発明が解決しようとする課題】
ところで、上記した従来の窓部Ｂを有するＤＦＢレーザ素子において、窓部Ｂにより実効反射率Ｒを低減する効果を更に向上するためには、窓部Ｂの長さ（窓部長）Ｌｗを長くすることが好ましい。窓部Ｂによる実効反射率Ｒと窓部長Ｌｗとの関係を求めると、図２６のグラフに示されるように、窓部長Ｌｗが長くなるにつれて、実効反射率Ｒは急速に低減することが知られている。
【００１０】
しかし、その反面、窓部長Ｌｗを長くしていくと、図２５に矢印を付した破線で示されているように、レーザ部Ａからの信号光のモードフィールドが窓部Ｂにおいて角度θだけ広がる際に、その広がった信号光の一部が窓部Ｂにおける第２上部クラッド層２０上面で反射される。
このため、例えばこのＤＦＢレーザ素子の出射端面側にレンズを介して光ファイバを配置する場合を考えると、ＤＦＢレーザ素子からの信号光には、窓部Ｂの第２上部クラッド層２０上面からの反射光も加わることになり、信号光のフィールドが乱れて、光ファイバとの結合効率が低下するという問題を生じる。
【００１１】
この問題に対処する方策としては、窓部長Ｌｗを長くする際に、同時に窓部Ｂにおける第２上部クラッド層２０の厚さを厚くして、レーザ部Ａからの信号光のモードフィールドが窓部Ｂにおいて角度θだけ広がっても、その広がった信号光が窓部Ｂにおける上部クラッド層２０上面に衝突しないようにすることが有効であると考えられる。
【００１２】
光導波路からの信号光が窓部Ｂにおいて角度θだけ広がっても上部クラッド層２０上面で反射しないようにする上部クラッド層の厚さと窓部長Ｌｗとの関係を求めると、図２６のグラフに示されるようになった。即ち、信号光が上部クラッド層２０上面で反射することなく窓部長Ｌｗを長くしようとすれば、それに比例して上部クラッド層２０の厚さを厚くする必要がある。
【００１３】
しかし、窓部Ｂにおける第２上部クラッド層２０の厚さを厚くすると、当然にレーザ部Ａにおける第２上部クラッド層２０の厚さも厚くなるため、レーザ部Ａにおいて上部電極２４からの注入電流に対する抵抗が増大し、従ってレーザ特性の低下を招くという問題を生じ、また上部クラッド層２０の成長時間が長くなるという問題も生じる。このようなことから、実際問題として第２上部クラッド層２０の厚さを厚くすることは制限を受ける。その結果、従来と同様に、窓部長Ｌｗを長くすることが制限され、実効反射率Ｒを充分に低減する効果が得られなくなる。
【００１４】
このため、窓部Ｂを設けているにも拘らず、この窓部Ｂによる実効反射率Ｒの低減効果を更に補強する目的で、煩雑なＡＲコーティングを追加的に実施せざるを得ない事態も生じていた。
本発明は、上記事情を考慮してなされたものであり、信号光のフィールドの乱れを生じさせることなく、実効反射率の低減効果を十全に発揮することが可能な窓部を具備する半導体光素子及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記課題は、以下の本発明に係る半導体光素子及びその製造方法によって達成される。
即ち、本発明に係る半導体光素子は、ストライプ形状の導波路を有する光導波路部と、この光導波路部の一端又は両端に接続する半導体層からなる窓部とが同一の半導体基板上に形成されている半導体光素子であって、半導体層の上面が、光導波路部の最上面よりも高くなっていることを特徴とする（請求項１）。
【００１６】
なお、上記請求項１に係る半導体光素子において、窓部の半導体層の上面は、窓部と光導波路部との境界から窓部の出射端面に向かって次第に高くなっている形状をなしていてもよいし（請求項２）、全体として略平坦な形状をなしていてもよい（請求項３）。また、光導波路部の導波路は、レーザ光発振を行う活性層、光変調を行う吸収層、又は光増幅を行う活性層を有していることが好ましい（請求項４）。
【００１７】
また、本発明に係る半導体光素子の製造方法は、光導波路部形成領域及び窓部形成領域に所定の半導体層を同時に形成する際に、局所的に結晶成長速度が速くなる選択成長を用いて、窓部形成領域における所定の半導体層の上面を光導波路部形成領域における所定の半導体層の上面よりも高くする工程を有することを特徴とする（請求項５）。
【００１８】
具体的には、半導体基板上に、複数の半導体層を積層して積層体を形成した後、光導波路部形成領域及び窓部形成領域の積層体上にストライプ状のマスク部材及びこのストライプ状のマスクの延長線を挟む一対のマスク部材をそれぞれ設け、これらストライプ状のマスク部材及び一対のマスク部材を用いて積層体を選択的にエッチングして、メサストライプ及び選択成長用の一対のマスク体をそれぞれ形成する第１の工程と、メサストライプの両側及び一対のマスク体に挟まれた領域に第１及び第２のキャリアブロック層をそれぞれ同時に埋め込み形成する際に、局所的に結晶成長速度が速くなる選択成長を用いて、第１のキャリアブロック層の上面を積層体の上面と略面一状態にする一方、第２のキャリアブロック層の上面を第１のキャリアブロック層の上面よりも高くする第２の工程と、ストライプ状のマスク部材及び一対のマスク部材を除去した後、光導波路部形成領域の積層体及び第１のキャリアブロック層並びに窓部形成領域の第２のキャリアブロック層の上に、上部クラッド層を形成して、光導波路部及び窓部を形成すると共に、この窓部における第１のキャリアブロック層及び上部クラッド層を含む半導体層の上面を光導波路部における上部クラッド層の上面よりも高くする第３の工程とを有する（請求項６）。
【００１９】
或いはまた、半導体基板上に複数の半導体層を積層して形成した積層体を選択的にエッチングして、光導波路部形成領域にメサストライプを形成した後、このメサストライプの両側及び窓部形成領域にキャリアブロック層を埋め込み形成して、キャリアブロック層の上面を積層体の上面と略面一状態にする第１の工程と、窓部形成領域のキャリアブロック層上にメサストライプの延長線を挟む選択成長用の一対のマスク部材を設けた後、光導波路形成領域の積層体及びキャリアブロック層並びに窓部形成領域の一対のマスク部材に挟まれたキャリアブロック層の上に、第１及び第２の上部クラッド層をそれぞれ同時に形成する際に、局所的に結晶成長速度が速くなる選択成長を用いて、第２の上部クラッド層の上面を第１の上部クラッド層の上面よりも高くする第２の工程と、一対のマスク部材を除去して光導波路部及び窓部を形成すると共に、この窓部におけるキャリアブロック層及び第２の上部クラッド層を含む半導体層の上面を光導波路部における第１の上部クラッド層の上面よりも高くする第３の工程とを有する（請求項７）。
【００２０】
なお、上記請求項５〜７のいずれかに係る半導体光素子の製造方法において、窓部形成領域に設ける一対のマスク部材におけるメサストライプの延長線に直交する方向の幅が、窓部形成領域と光導波路部形成領域との境界から窓部形成領域の端面に向かって次第に広くなっていてもよいし（請求項８）、略一定であってもよい（請求項９）。
【００２１】
また、本発明に係る半導体光素子の製造方法は、ストライプ形状の導波路を有する光導波路部と、この光導波路部の一端又は両端に接続する半導体層からなる窓部とが同一の半導体基板上に形成されている半導体光素子の製造方法であって、半導体基板上に複数の半導体層を積層して形成した積層体を選択的にエッチングして、光導波路部形成領域にメサストライプを形成した後、メサストライプの両側及び窓部形成領域にキャリアブロック層を埋め込み形成して、このキャリアブロック層の上面を積層体の上面と略面一状態にする第１の工程と、光導波路形成領域の積層体及びキャリアブロック層並びに窓部形成領域の一対のマスク部材に挟まれたキャリアブロック層の上に、上部クラッド層を形成して、光導波路部を形成する第２の工程と、窓部形成領域の上部クラッド層上に、所定の厚さの補充半導体層を選択的に積層して、窓部を形成すると共に、この窓部におけるキャリアブロック層、上部クラッド層、及び補充半導体層を含む半導体層の上面を光導波路部における上部クラッド層の上面よりも高くする第３の工程とを有することを特徴とする（請求項１０）。
【００２２】
また、半導体基板上に複数の半導体層を積層して形成した積層体を選択的にエッチングして、光導波路部形成領域にメサストライプを形成した後、このメサストライプの両側及び窓部形成領域にキャリアブロック層を埋め込み形成して、このキャリアブロック層の上面を積層体の上面と略面一状態にする第１の工程と、光導波路形成領域の積層体及びキャリアブロック層並びに窓部形成領域の一対のマスク部材に挟まれたキャリアブロック層の上に、上部クラッド層を形成して、窓部を形成する第２の工程と、光導波路部形成領域の上部クラッド層を所定の厚さにまで選択的にエッチング除去して、光導波路部を形成すると共に、窓部におけるキャリアブロック層及び上部クラッド層を含む半導体層の上面を光導波路部における上部クラッド層の上面よりも高くする第３の工程とを有することを特徴とする（請求項１１）。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面を参照しつつ説明する。
(第１の実施形態)
図１(ａ)、(ｂ)はそれぞれ本発明の第１の実施形態に係る半導体光素子の一例としてのＤＦＢレーザ素子を示す概略平面図及びそのＡI−ＡI線断面図、図２〜図８はそれぞれ図１のＤＦＢレーザ素子の第１の製造方法を説明するための工程図、図９〜図１２はそれぞれ図１の半導体光素子の第２の製造方法を説明するための工程図である。なお、上記図２４及び図２５のＤＦＢレーザ素子の構成要素と同一の要素には同一の符号を付して説明を適宜省略する。
【００２４】
本実施形態に係る半導体光素子は、光通信用の長波長帯の信号光を出力するＱＷ構造の埋め込み型ＤＦＢレーザ素子であり、図１(ａ)、(ｂ)に示されるように、レーザ光を発振するレーザ部Ａと、その出射側に接続して設けられた窓部Ｂとが、同一の半導体基板１０上に形成されている。そして、レーザ部Ａの出射側とは反対側の端面には、高反射端面部Ｃが設けられている。
【００２５】
このレーザ部Ａは、上記図２４及び図２５を用いて既に説明した従来の場合と同様に、所定の波長の光を発振する導波路として機能するメサストライプ形状の積層構造Ｌａを有し、その両側にはｐｎキャリアブロック層３６が埋め込まれ、更に面一状態となっている積層構造Ｌａ及びｐｎキャリアブロック層３６の上に第２上部クラッド層２０が形成されている。
【００２６】
一方、窓部Ｂは、導波路構造をもたない低屈折率の半導体層で形成されていることは上記図２４及び図２５を用いて既に説明した従来の場合と同様であるが、その半導体層２２ａ上面が、レーザ部Ａの第２上部クラッド層２０上面よりも高くなっており、且つレーザ部Ａとの境界から窓部Ｂの出射端面側に向かって傾斜して高くなっている点が、従来の場合との基本的な相違点である。
【００２７】
そして、レーザ部Ａにおける第２上部クラッド層２０上には、積層構造Ｌａのストライプ形状に対応するストライプ電極部２４ａとこのストライプ電極部２４ａに接続するパッド電極部２４ｂからなる上部電極２４が設けられ、レーザ部Ａ及び窓部Ｂの共通の半導体基板１０裏面には、下部電極２６が設けられている。
また、高反射端面部Ｃにおいては、レーザ部Ａの出射側とは反対側の端面に高反射膜２８がコーティングされている。
【００２８】
なお、図示は省略するが、レーザ部Ａの第２上部クラッド層２０及び上部電極２４並びに窓部Ｂの半導体層２２ａは、パッド電極部２４ｂ上の開口部を除いて、パッシベーション膜によって被覆され、保護されている。
次に、図１に示す半導体光素子の第１の製造方法を説明する。
先ず、図２に示されるように、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition；有機金属気相成長）装置を用いて、ｎ−ＩｎＰからなる半導体基板１０上に、ＩｎＰとの屈折率差が大きいＩｎＧａＡｓからなる光吸収層をエピタキシャル成長して成膜した後、この光吸収層上にフォトレジスト(図示せず)を塗布し、続いて例えばＥＢ（Electron Beam）描画装置又は干渉露光装置等を用いて所定の周期のレジスト回折格子パターンを形成し、更にこのレジスト回折格子パターンをマスクとして光吸収層を選択的にエッチングし、回折格子１２を形成する。
【００２９】
次いで、図３に示されるように、回折格子１２を埋設するｎ−ＩｎＰからなるバッファ層１４、ＩｎＧａＡｓからなるウェル層とＩｎＧａＡｓＰからなるバリア層とが交互に積層した波長１．５５μｍの光を発振するＱＷ構造の活性層１６、ｐ−ＩｎＰからなる第１上部クラッド層１８を順に積層して積層構造Ｌａを形成し、中間体Ｍ１を作製する。
【００３０】
次いで、図４(ａ)、(ｂ)に示されるように、例えばプラズマＣＶＤ（Chemical Vapor Deposition）装置を用いて、この中間体Ｍ１の第１上部クラッド層１８上にＳｉＮ膜を堆積した後、このＳｉＮ膜をフォトリソグラフィ技術及びＲＩＥ（Reactive Ion Etching；反応性イオンエッチング）装置を用いてパターニングし、レーザ部形成領域にストライプ状のマスク部材３０を形成すると共に、窓部形成領域にそれぞれ直角三角形をなす一対のマスク部材３０ａ、３０ｂを形成する。
【００３１】
ここで、この一対の直角三角形のマスク部材３０ａ、３０ｂは、ストライプ状のマスク部材３０の延長線に対して互いの斜辺を外側にした態様で対称に配置され、延長線を挟んで相対する辺が一定の間隔をおいて平行になっている。即ち、一対のマスク部材３０ａ、３０ｂの間隔が、レーザ部形成領域と窓部形成領域との境界から窓部形成領域の端部まで一定になっている。また、マスク部材３０の延長線と直交する方向におけるマスク部材３０ａ、３０ｂの幅は、レーザ部形成領域と窓部形成領域との境界から窓部形成領域の端部に向かって次第に広がっている。
【００３２】
次いで、マスク部材３０、３０ａ、３０ｂを用いて積層構造Ｌａを半導体基板１０に達するまで選択的にエッチング除去する。その結果、図５に示されるように、共通の半導体基板１０上のレーザ部形成領域に長手方向に延びるメサストライプ形状の積層構造Ｌａの上面がマスク部材３０によって被覆されているメサストライプ３２がレーザ部形成領域に形成され、これと同様の積層構造をなす選択成長用の一対の三角柱状のマスク体３２ａ、３２ｂが窓部形成領域に形成される。
【００３３】
次いで、露出した半導体基板１０上にｐ−ＩｎＰ層及びｎ−ＩｎＰ層を順に選択的に成長させる。その結果、図６(ａ)、(ｂ)に示されるように、メサストライプ３２の両側及び一対の三角柱状のマスク体３２ａ、３２ｂの周囲は、ｐ−ＩｎＰ層及びｎ−ＩｎＰ層が積層されたｐｎキャリアブロック層で埋め込まれる。このとき、メサストライプ３２両側のｐｎキャリアブロック層３６は、その上面がメサストライプ３２の第１上部クラッド層１８上面と略面一状態になるように膜厚制御を行う。
【００３４】
一方、このときの窓部形成領域におけるｐｎキャリアブロック層の埋め込み状態を考えると、一対の三角柱状のマスク体３２ａ、３２ｂに挟まれた半導体基板１０上では輸送されてきた原料原子（分子）による結晶成長が進行するものの、マスク部材３０ａ、３０ｂ上面に供給された原料原子（分子）は、マスク部材３０ａ、３０ｂ上で結晶成長することなくそこから脱離し、一対の三角柱状のマスク体３２ａ、３２ｂに挟まれた領域に移動する。しかも、直角三角形のマスク部材３０ａ、３０ｂの幅が相対的に広くなっている領域ほど、その領域からの原料原子（分子）の移動量は増加し、移動先の原料原子（分子）の濃度が高くなる。
【００３５】
このため、一対の三角柱状のマスク体３２ａ、３２ｂに挟まれた半導体基板１０上においては、レーザ部形成領域と窓部形成領域との境界から窓部形成領域の端部に向かうにつれて原料原子（分子）の濃度が高くなり、結晶成長速度が増大する。その結果、この領域におけるｐｎキャリアブロック層３６ａ上面が、レーザ部形成領域の第１上部クラッド層１８上面よりも高くなり、しかもレーザ部形成領域と窓部形成領域との境界から窓部形成領域の端部に向かうにつれて次第に高くなり、その上面は傾斜面になる。
【００３６】
次いで、マスク部材３０、３０ａ、３０ｂを除去した後、全体の表面にｐ−ＩｎＰからなる第２上部クラッド層２０を積層する。その結果、図７に示されるように、窓部形成領域においては、半導体基板１０上にｐｎキャリアブロック層３６ａ及び第２上部クラッド層２０が積層された導波路構造のない半導体層２２ａが形成される。このとき、この半導体層２２ａ上面は、ｐｎキャリアブロック層３６ａの表面形状を反映して、レーザ部形成領域の第２上部クラッド層２０上面よりも高くなり、且つレーザ部形成領域と窓部形成領域との境界から窓部形成領域の端部に向かうにつれて傾斜して高くなる。
【００３７】
次いで、図８に示されるように、レーザ部形成領域の第２上部クラッド層２０上に、積層構造Ｌａのストライプ形状に対応するストライプ電極部２４ａとこれに接続するパッド電極部２４ｂを形成して、上部電極２４を設け、また共通の半導体基板１０裏面に、下部電極２６を設ける。
次いで、図示は省略するが、全体の表面にパッシベーション膜を被覆形成した後、上部電極２４のパッド電極部２４ｂ上のパッシベーション膜を選択的にエッチング除去して、開口部を形成する。その後、ウェーハ形状の基体を所定の方向に劈開してチップ化し、レーザ光を発振するレーザ部Ａとこのレーザ部Ａの出射側に連続する窓部Ｂを形成する。また、レーザ部Ａの出射側とは反対側の端面に高反射膜２８をコーティングして、高反射端面部Ｃを形成する。このようにして、図１(ａ)、(ｂ)に示す半導体光素子を作製する。
【００３８】
次に、図１(ａ)、(ｂ)に示す半導体光素子の第２の製造方法を説明する。
先ず、上記図２及び図３に示される工程と同様にして、中間体Ｍ１を作製した後、レーザ部形成領域の第１上部クラッド層１８上にストライプ状のマスク部材３０を形成し、このストライプ状のマスク部材３０を用いて積層構造Ｌａを半導体基板１０に達するまで選択的にエッチング除去する。その結果、図９に示されるように、共通の半導体基板１０上のレーザ部形成領域に長手方向に延びるメサストライプ形状の積層構造Ｌａの上面がマスク部材３０によって被覆されているメサストライプ３２が形成される。
【００３９】
次いで、露出した半導体基板１０上にｐ−ＩｎＰ層及びｎ−ＩｎＰ層を順に選択的に成長させる。その結果、図１０(ａ)、(ｂ)に示されるように、レーザ部形成領域におけるメサストライプ３２の両側と窓部形成領域は、ｐ−ＩｎＰ層及びｎ−ＩｎＰ層が積層されたｐｎキャリアブロック層３６で埋め込まれる。このとき、ｐｎキャリアブロック層３６の膜厚制御を行い、ｐｎキャリアブロック層３６上面がメサストライプ３２の第１上部クラッド層１８上面と略面一状態になるようにする。こうして、中間体Ｍ２を作製する。
【００４０】
次いで、図１１(ａ)、(ｂ)に示されるように、この中間体Ｍ２の窓部形成領域のｐｎキャリアブロック層３６ｂ上に直角三角形をなす一対のマスク部材３８ａ、３８ｂを形成する。このマスク部材３８ａ、３８ｂは、上記図４(ａ)、(ｂ)に示される一対のマスク部材３０ａ、３０ｂと材質、形状、及び配置位置を同じくするものである。
【００４１】
次いで、図１２(ａ)、(ｂ)に示されるように、一対のマスク部材３８ａ、３８ｂを用いてｐ−ＩｎＰ層を選択的に成長させて、レーザ部形成領域における第１上部クラッド層１８及びｐｎキャリアブロック層３６の上に第２上部クラッド層２０を積層すると共に、窓部形成領域における一対のマスク部材３８ａ、３８ｂに挟まれたｐｎキャリアブロック層３６上にも第２上部クラッド層２０ａを積層する。
【００４２】
このとき、上記図６に示される工程の場合と同様にして、一対の直角三角形をなすマスク部材３８ａ、３８ｂに挟まれた領域においては、レーザ部形成領域と窓部形成領域との境界から窓部形成領域の端部に向かうにつれて結晶成長速度が増大するため、この領域における第２上部クラッド層２０ａ上面が、レーザ部形成領域に形成される第２上部クラッド層２０上面よりも高くなり、しかもレーザ部形成領域と窓部形成領域との境界から窓部形成領域の端部に向かうにつれて傾斜して高くなる。
【００４３】
こうして、半導体基板１０上にｐｎキャリアブロック層３６及び第２上部クラッド層２０ａが積層された導波路構造のない半導体層２２ａを窓部形成領域に形成する。このとき、この半導体層２２ａ上面は、第２上部クラッド層２０ａの表面形状を継承して、レーザ部形成領域の第２上部クラッド層２０上面よりも高くなり、且つレーザ部形成領域と窓部形成領域との境界から窓部形成領域の端部に向かうにつれて傾斜して高くなる。
【００４４】
次いで、図示は省略するが、上記第１の製造方法の場合と同様にして、上部電極２４や下部電極２６を形成する工程等を経て、図１(ａ)、(ｂ)に示す半導体光素子を作製する。
【００４５】
(第２の実施形態)
図１３は本発明の第２の実施形態に係る半導体光素子の一例としてのＤＦＢレーザ素子を示す概略断面図、図１４〜図１６はそれぞれ図１３のＤＦＢレーザ素子の第１の製造方法を説明するための工程図、図１７及び図１８はそれぞれ図１３のＤＦＢレーザ素子の第２の製造方法を説明するための工程図である。なお、本実施形態のＤＦＢレーザ素子を示す概略平面図は、上記第１の実施形態の図１（ａ）に示されるものと同様である。
【００４６】
本実施形態に係る半導体光素子は、窓部Ｂに設けられた光導波路構造を持たない低屈折率の半導体層の上面形状を除いて、上記第１の実施形態に係る半導体光素子と同様の構造をなしているが、次の点において異なっている。即ち、図１３に示されるように、その窓部Ｂに設けられた光導波路構造を持たない低屈折率の半導体層２２ｂ上面がレーザ部Ａの第２上部クラッド層２０上面よりも高くなり、且つレーザ部Ａとの境界近傍において急峻な傾斜面となり、他の領域においては略平坦になっている。
【００４７】
次に、図１３に示す半導体光素子の第１の製造方法を説明する。
先ず、上記第１の実施形態の図２及び図３に示される工程と同様にして、中間体Ｍ１を作製した後、図１４(ａ)、(ｂ)に示されるように、レーザ部形成領域の第１上部クラッド層１８上にストライプ状のマスク部材４０を形成すると共に、窓部形成領域にそれぞれ矩形をなす一対のマスク部材４０ａ、４０ｂを形成する。
このため、この一対の矩形状のマスク部材４０ａ、４０ｂの間隔と各マスク部材４０ａ、４０ｂの幅は、それぞれレーザ部形成領域と窓部形成領域との境界から窓部形成領域の端部まで一定になっている。
【００４８】
次いで、上記第１の実施形態の図５及び図６に示される工程と同様にして、マスク部材４０、４０ａ、４０ｂを用いて積層構造Ｌａを半導体基板１０に達するまで選択的にエッチング除去し、レーザ部形成領域及び窓部形成領域にメサストライプ形状の積層構造Ｌａの上面がマスク部材４０によって被覆されたメサストライプ及び同様の積層構造の一対の四角柱状のマスク体をそれぞれ形成した後、露出した半導体基板１０上にｐ−ＩｎＰ層及びｎ−ＩｎＰ層を順に選択的に成長させ、メサストライプの両側及び一対の四角柱状のマスク体の周囲をｐ−ＩｎＰ層及びｎ−ＩｎＰ層が積層されたｐｎキャリアブロック層で埋め込む。
【００４９】
この場合も、上記図６に示される工程の場合と同様にして、一対の矩形状のマスク部材４２ａ、４２ｂに挟まれた領域において相対的に結晶成長速度が増大するため、図１５(ａ)、(ｂ)に示されるように、レーザ部形成領域におけるメサストライプの両側に埋め込み形成するｐｎキャリアブロック層３６上面が第１上部クラッド層１８上面と略面一状態になるように膜厚制御を行うと、窓部形成領域における一対の四角柱状のマスク体に挟まれた領域に埋め込み形成するｐｎキャリアブロック層３６ｂ上面が、レーザ部形成領域の第１上部クラッド層１８上面よりも高くなる。この場合、一対のマスク部材４２ａ、４２ｂが直角三角形ではなく矩形になっているため、メサストライプと一対の四角柱状のマスク体との境界部においては急峻な選択成長が進み、その結果、第１上部クラッド層１８との境界近傍から急峻な傾斜面が形成され、残りの領域は略平坦になる。
【００５０】
次いで、マスク部材４０、４０ａ、４０ｂを除去した後、全体の表面にｐ−ＩｎＰからなる第２上部クラッド層２０を積層する。その結果、図１６に示されるように、窓部形成領域においては、半導体基板１０上にｐｎキャリアブロック層３６ｂ及び第２上部クラッド層２０が積層された導波路構造のない半導体層２２ｂが形成される。このとき、この半導体層２２ｂ上面は、ｐｎキャリアブロック層３６ｂの表面形状を反映して、レーザ部形成領域における第２上部クラッド層２０上面よりも高くなり、レーザ部形成領域との境界近傍を局所的に除いて、略平坦になる。
【００５１】
次いで、図示は省略するが、上記第１の実施形態の第１又は第２の製造方法の場合と同様にして、上部電極２４や下部電極２６を形成する工程等を経て、図１３に示す半導体光素子を作製する。
次に、図１３に示す半導体光素子の第２の製造方法を用いて説明する。
先ず、上記第１の実施形態の図２、図３、図９、及び図１０に示される工程と同様にして、中間体Ｍ２を作製し、そのストライプ状のマスク部材３０を除去した後、図１７(ａ)、(ｂ)に示されるように、改めて窓部形成領域のｐｎキャリアブロック層３６ｂ上に一対の矩形状のマスク部材４２ａ、４２ｂを形成する。
【００５２】
次いで、上記第１の実施形態の図１２に示される工程と同様にして、一対の矩形状のマスク部材４２ａ、４２ｂを用いてｐ−ＩｎＰ層を選択的に成長させ、レーザ部形成領域における第１上部クラッド層１８及びｐｎキャリアブロック層３６上に第２上部クラッド層２０を積層すると共に、窓部形成領域における一対の矩形状のマスク部材４２ａ、４２ｂに挟まれたｐｎキャリアブロック層３６上にも第２上部クラッド層２０ｂを積層する。
【００５３】
この場合も、一対の矩形状のマスク部材４２ａ、４２ｂに挟まれた領域において相対的に結晶成長速度が増大するため、図１８(ａ)、(ｂ)に示されるように、この領域における第２上部クラッド層２０ｂ上面が、レーザ部形成領域における第２上部クラッド層２０上面よりも高くなり、しかもレーザ部形成領域との境界近傍から急峻な傾斜面が形成され、残りの領域は略平坦になる。
【００５４】
こうして、窓部形成領域においては、半導体基板１０上にｐｎキャリアブロック層３６及び第２上部クラッド層２０ｂが積層された導波路構造のない半導体層２２ｂを形成する。このとき、この半導体層２２ｂ上面は、第２上部クラッド層２０ｂの表面形状を承継して、レーザ部形成領域における第２上部クラッド層２０上面よりも高くなり、且つレーザ部形成領域との境界近傍を局所的に除いて略平坦になる。
【００５５】
次いで、図示は省略するが、本実施形態の第１の製造方法の場合と同様にして、上部電極２４や下部電極２６を形成する工程等を経て、図１３に示す半導体光素子を作製する。
【００５６】
(第３の実施形態)
図１９は本発明の第３の実施形態に係る半導体光素子の一例としてのＤＦＢレーザ素子を示す概略断面図、図２０及び図２１はそれぞれ図１９のＤＦＢレーザ素子の第１の製造方法を説明するための工程図、図２２及び図２３はそれぞれ図１９のＤＦＢレーザ素子の第２の製造方法を説明するための工程図である。なお、本実施形態のＤＦＢレーザ素子を示す概略平面図は、上記第１の実施形態の図１（ａ）に示されるものと同様である。
【００５７】
本実施形態に係る半導体光素子は、窓部Ｂに設けられた光導波路構造を持たない低屈折率の半導体層の上面形状を除いて、上記第１の実施形態に係る半導体光素子と同様の構造をなしているが、次の点において異なっている。即ち、図１９に示されるように、その窓部Ｂに設けられた光導波路構造を持たない低屈折率の半導体層２２ｃ上面がレーザ部Ａの第２上部クラッド層２０上面よりも高くなり、且つ全体として平坦になっている。
【００５８】
次に、図１９に示す半導体光素子の第１の製造方法を説明する。
先ず、上記第１の実施形態の図２，図３、図９、及び図１０に示される工程と同様にして、中間体Ｍ２を作製し、そのストライプ状のマスク部材３０を除去した後、図２０に示されるように、全体の表面にｐ−ＩｎＰからなる第２上部クラッド層２０を積層形成する。
【００５９】
次いで、図２１に示されるように、レーザ部形成領域の全面を被覆する例えばＳｉＮ膜からなるマスク部材４４を形成した後、このマスク部材４４を用いて、例えばＩｎＰからなる補充半導体層４６を選択的に成長させる。こうして、窓部形成領域に、半導体基板１０上にｐｎキャリアブロック層３６、第２上部クラッド層２０、及び補充半導体層４６が積層された導波路構造のない半導体層２２ｃを形成する。このとき、この半導体層２２ｃ上面は、補充半導体層４６が積層されている分だけレーザ部形成領域の第２上部クラッド層２０上面よりも高くなり、且つ全体として平坦になる。
【００６０】
次いで、図示は省略するが、マスク部材４４を除去した後、上記第１の実施形態の第１又は第２の製造方法の場合と同様にして、上部電極２４や下部電極２６を形成する工程等を経て、図１９に示す半導体光素子を作製する。
次に、図１９に示す半導体光素子の第２の製造方法を説明する。
先ず、上記第１の実施形態の図２及び図３、図９、及び図１０に示される工程と同様にして、中間体Ｍ２を作製し、ストライプ状のマスク部材３０を除去した後、図２２に示されるように、全体の表面にｐ−ＩｎＰからなる第２上部クラッド層２０ｃを積層形成するが、この第２上部クラッド層２０ｃの厚さがレーザ部形成領域における本来の第２上部クラッド層に必要とされる厚さよりも厚くなるようにする。
【００６１】
次いで、図２３に示されるように、窓部形成領域の全面を被覆する例えばＳｉＮ膜からなるマスク部材４８を形成した後、このマスク部材４８を用いて、レーザ部形成領域の第２上部クラッド層２０ｃを選択的にエッチングして、所定の厚さの第２上部クラッド層２０を形成する。こうして、窓部形成領域に、半導体基板１０上にｐｎキャリアブロック層３６及び第２上部クラッド層２０ｃが積層された導波路構造のない半導体層２２ｃを形成する。このとき、この半導体層２２ｃ上面は、第２上部クラッド層２０ｃが選択的にエッチング除去された分だけレーザ部形成領域の第２上部クラッド層２０上面よりも高くなり、且つ全体として平坦になる。
【００６２】
次いで、図示は省略するが、マスク部材４８を除去した後、本実施形態の第１の製造方法の場合と同様にして、上部電極２４や下部電極２６を形成する工程等を経て、図１９に示す半導体光素子を作製する。
以上のように第１〜第３の実施形態によれば、レーザ光を発振するレーザ部Ａの出射側に接続して設けられた窓部Ｂにおいて、レーザ部Ａにおける活性層１６等からなる光導波路の延長線上に光導波路構造を持たない低屈折率の半導体層２２ａ、２２ｂ、２２ｃが形成され、この半導体層２２ａ、２２ｂ、２２ｃ上面がレーザ部Ａの最上層の第２上部クラッド層２０上面よりも高くなっていることにより、レーザ部Ａの光導波路において発振した信号光のモードフィールドが窓部Ｂにおいて角度θだけ広がっても、広がった信号光が窓部Ｂの上面で反射されることなく窓部長Ｌｗを長くすることが可能になる。
【００６３】
このため、端面反射による光導波路への戻り光を抑制という窓部本来の効果を十全に発揮させることができると共に、信号光のフィールドの乱れを防止し、例えば外部の光ファイバと光結合する際の結合効率を向上することができる。
しかも、この場合、レーザ部Ａにおける第２上部クラッド層２０の厚さを通常の場合よりも厚くする必要はないため、注入電流に対する抵抗は増大せず、レーザ特性の低下を招くこともない。
【００６４】
本発明者らの試作によれば、第１〜第３の実施形態の何れの場合においても、従来においては困難であった窓部長Ｌｗ＝５０μｍのＤＦＢレーザ素子を作製することができ、そのファーフィールドパターンが横方向及び垂直方向の何れにおいても良好な単峰性を示すことを確認することができた。また、光出力スペクトルからも、端面からの反射を示す光出力のばらつき（リップル）が０．１ｄＢｍ以下になるという良好な結果が得られ、端面反射による戻り光の影響を効果的に抑制していることを確認することができた。
【００６５】
また、第１及び第２の実施形態に係る半導体光素子のそれぞれの第１の製造方法においては、レーザ部形成領域のｐｎキャリアブロック層３６及び窓部形成領域のｐｎキャリアブロック層３６ａ、３６ｂを同時に埋め込み形成する際に、結晶成長速度を局所的に増大させる選択結晶成長を採用して、ｐｎキャリアブロック層３６ａ、３６ｂ上面がｐｎキャリアブロック層３６上面がよりも高くなるようにしているため、窓部Ｂにおけるｐｎキャリアブロック層３６ａ、３６ｂを含む半導体層２２ａ、２２ｂ上面をレーザ部Ａの最上層の第２上部クラッド層２０上面よりも高くする際の工程の増大を抑制し、コストの低減に寄与することができる。
【００６６】
また、第１及び第２の実施形態に係る半導体光素子のそれぞれの第２の製造方法においては、レーザ部形成領域の第２上部クラッド層２０及び窓部形成領域の第２上部クラッド層２０ａ、２０ｂを同時に積層形成する際に、結晶成長速度を局所的に増大させる選択結晶成長を採用して、第２上部クラッド層２０ａ、２０ｂ上面が第２上部クラッド層２０上面がよりも高くなるようにしているため、窓部Ｂにおける第２上部クラッド層２０ａ、２０ｂを含む半導体層２２ａ、２２ｂ上面をレーザ部Ａの最上層の第２上部クラッド層２０上面よりも高くする際の工程の増大を抑制し、コストの低減に寄与することができる。
【００６７】
なお、上記第１〜第３の実施形態においては、窓部Ｂにおける半導体層２２ａ、２２ｂ、２２ｃが３様の表面形状をなしている場合について説明したが、その表面形状はこれらの３様に限定されるものではない。要は、半導体層の上面がレーザ部Ａの最上層の上面よりも高くなっていて、レーザ部Ａの光導波路において発振した信号光のモードフィールドが窓部Ｂにおいて角度θだけ広がっても、広がった信号光が半導体層の上面で反射されないようになっていればよいのである。
【００６８】
従って、第１及び第２の実施形態に係る半導体光素子の第１及び第２の製造方法における選択結晶成長の際に使用する一対のマスク部材のパターン形状も、直角三角形をなすマスク部材３０ａ、３０ｂ；３８ａ、３８ｂや矩形をなすマスク部材４０ａ、４０ｂ；４２ａ、４２ｂに限定されず、これら以外の種々のパターン形状を用いることが可能である。また、これら一対のマスク部材の間隔も、その広狭を必要に応じて調整することが可能である。
【００６９】
また、上記第１〜第３の実施形態に係る半導体光素子として高出力用のＤＦＢレーザ素子を例示し、レーザ部Ａの出射側のみに窓部Ｂを設け、他方の端面を高反射端面部Ｃとした場合について説明しているが、窓部Ｂの設置はレーザ部Ａの片側のみに限定されるものではない。例えば位相シフト型ＤＦＢレーザ素子の場合には、そのレーザ部Ａの両側に上記第１〜第３の実施形態の場合のような半導体層２２ａ、２２ｂ、２２ｃが形成された窓部Ｂを設けることが好適である。
【００７０】
また、上記第１〜第３の実施形態においては、窓部Ｂが接続するレーザ部Ａの導波路構造として、全体に回折格子１２が形成され、所定の波長の光の発振に直接に寄与する能動（active）導波路となっている場合について説明したが、このような導波路構造の場合に限定されるものではない。例えば全体の導波路の一部に、光の発振に直接には寄与しない受動（passive）導波路が設けられている導波路構造、より具体的にいえば、窓部Ｂに隣接する領域の導波路が、回折格子の形成されていない受動導波路となっている導波路構造の場合であっても、本発明を適用することができる。
【００７１】
また、本発明に係る半導体光素子も、上記第１〜第３の実施形態に係るＤＦＢレーザ素子に限定されるものではなく、吸収層を有する光変調器や、進行波型の半導体レーザ増幅器などについても、その窓部に本発明を適用することが当然に可能である。
【００７２】
【発明の効果】
以上の説明で明らかなように、本発明に係る半導体光素子及びその製造方法によれば、次のような効果を奏することができる。
即ち、請求項１に係る半導体光素子によれば、光導波路部の一端又は両端に接続して形成された窓部の半導体層の上面が光導波路部の最上層の上面よりも高くなっているため、光導波路部から窓部に入射した光のモードフィールドが窓部において角度θだけ広がっても、広がった信号光が窓部Ｂの上面で反射されることなく窓部長を長くすることが可能になる。従って、端面反射による光導波路への戻り光を抑制という窓部本来の効果を十全に発揮させることができると共に、信号光のフィールドの乱れを防止し、例えば外部に配置する光ファイバとの結合効率が向上する等の光学特性の改善に大きく寄与することができる。
【００７３】
また、請求項５に係る半導体光素子の製造方法によれば、光導波路部形成領域及び窓部形成領域に所定の半導体層を同時に形成する際に、局所的に結晶成長速度が速くなる選択成長を用いて、窓部形成領域における所定の半導体層の上面を光導波路部形成領域における所定の半導体層の上面よりも高くするため、窓部における所定の半導体層を含む半導体層の上面を光導波路部における最上面よりも高くする場合の工程数の増大を抑制して、コストの低減に寄与することができる。
【００７４】
また、請求項６に係る半導体光素子の製造方法によれば、光導波路部形成領域及び窓部形成領域にメサストライプ及び選択成長用の一対のマスク体をそれぞれ形成した後、メサストライプの両側及び一対のマスク体に挟まれた領域に第１及び第２のキャリアブロック層をそれぞれ同時に埋め込み形成する際に、局所的に結晶成長速度が速くなる選択成長を用いて、第２のキャリアブロック層の上面を第１のキャリアブロック層の上面よりも高くするため、窓部における第２のキャリアブロック層を含む半導体層の上面を光導波路部における最上層をなす上部クラッド層の上面よりも高くする場合の工程数の増大を抑制して、コストの低減に寄与することができる。
【００７５】
また、請求項７に係る半導体光素子の製造方法によれば、窓部形成領域のキャリアブロック層上にメサストライプの延長線を挟む選択成長用の一対のマスク部材を設けた後、光導波路形成領域の積層体及びキャリアブロック層並びに窓部形成領域の一対のマスク部材に挟まれたキャリアブロック層の上に、第１及び第２の上部クラッド層をそれぞれ同時に形成する際に、局所的に結晶成長速度が速くなる選択成長を用いて、第２の上部クラッド層の上面を第１の上部クラッド層の上面よりも高くするため、窓部における第２の上部クラッド層を含む半導体層の上面を光導波路部における最上層をなす第１の上部クラッド層の上面よりも高くする場合の工程数の増大を抑制して、コストの低減に寄与することができる。
【００７６】
また、請求項１０に係る半導体光素子の製造方法によれば、光導波路部と窓部における上部クラッド層を上面が略等しい高さになるように形成した後、窓部の上部クラッド層上に所定の厚さの補充半導体層を選択的に形成するため、窓部における補充半導体層を含む半導体層の上面を光導波路部における最上層をなす上部クラッド層の上面よりも高くすることを容易に実現することができる。
【００７７】
また、請求項１１に係る半導体光素子の製造方法によれば、光導波路部と窓部における上部クラッド層を上面が略等しい高さになるように形成した後、光導波路部における上部クラッド層を所定の厚さだけ選択的にエッチング除去するため、窓部における上部クラッド層を含む半導体層の上面を光導波路部の最上層をなす上部クラッド層の上面よりも高くすることを容易に実現することができる。
【図面の簡単な説明】
【図１】  (ａ)、(ｂ)はそれぞれ本発明の第１の実施形態に係る半導体光素子の一例としてのＤＦＢレーザ素子を示す概略平面図及びそのＡI−ＡI線断面図である。
【図２】図１のＤＦＢレーザ素子の第１の製造方法を説明するための工程図（その１）であって、プロセス途中のＤＦＢレーザ素子を示す概略断面図である。
【図３】図１のＤＦＢレーザ素子の第１の製造方法を説明するための工程図（その２）であって、プロセス途中のＤＦＢレーザ素子を示す概略断面図である。
【図４】図１のＤＦＢレーザ素子の第１の製造方法を説明するための工程図（その３）であって、(ａ)、(ｂ)はそれぞれプロセス途中のＤＦＢレーザ素子を示す概略平面図及びそのＡII−ＡII線断面図である。
【図５】図１のＤＦＢレーザ素子の第１の製造方法を説明するための工程図（その４）であって、プロセス途中のＤＦＢレーザ素子を示す概略斜視図である。
【図６】図１のＤＦＢレーザ素子の第１の製造方法を説明するための工程図（その５）であって、(ａ)、(ｂ)はそれぞれプロセス途中のＤＦＢレーザ素子を示す概略平面図及びそのＡIII−ＡIII線断面図である。
【図７】図１のＤＦＢレーザ素子の第１の製造方法を説明するための工程図（その６）であって、プロセス途中のＤＦＢレーザ素子を示す概略断面図である。
【図８】図１のＤＦＢレーザ素子の第１の製造方法を説明するための工程図（その７）であって、プロセス途中のＤＦＢレーザ素子を示す概略断面図である。
【図９】図１のＤＦＢレーザ素子の第１の製造方法を説明するための工程図（その８）であって、プロセス途中のＤＦＢレーザ素子を示す概略斜視図である。
【図１０】図１のＤＦＢレーザ素子の第２の製造方法を説明するための工程図（その１）であって、(ａ)、(ｂ)はそれぞれプロセス途中のＤＦＢレーザ素子を示す概略平面図及びそのＡIV−ＡIV線断面図である。
【図１１】図１のＤＦＢレーザ素子の第２の製造方法を説明するための工程図（その２）であって、(ａ)、(ｂ)はそれぞれプロセス途中のＤＦＢレーザ素子を示す概略平面図及びそのＡV−ＡV線断面図である。
【図１２】図１のＤＦＢレーザ素子の第２の製造方法を説明するための工程図（その３）であって、(ａ)、(ｂ)はそれぞれプロセス途中のＤＦＢレーザ素子を示す概略平面図及びそのＡVI−ＡVI線断面図である。
【図１３】本発明の第２の実施形態に係る半導体光素子の一例としてのＤＦＢレーザ素子を示す概略断面図である。
【図１４】図１３のＤＦＢレーザ素子の第１の製造方法を説明するための工程図（その１）であって、(ａ)、(ｂ)はそれぞれプロセス途中のＤＦＢレーザ素子を示す概略平面図及びそのＡVII−ＡVII線断面図である。
【図１５】図１３のＤＦＢレーザ素子の第１の製造方法を説明するための工程図（その２）であって、(ａ)、(ｂ)はそれぞれプロセス途中のＤＦＢレーザ素子を示す概略平面図及びそのＡVIII−ＡVIII線断面図である。
【図１６】図１３のＤＦＢレーザ素子の第１の製造方法を説明するための工程図（その３）であって、プロセス途中のＤＦＢレーザ素子を示す概略断面図である。
【図１７】図１３のＤＦＢレーザ素子の第２の製造方法を説明するための工程図（その１）であって、(ａ)、(ｂ)はそれぞれプロセス途中のＤＦＢレーザ素子を示す概略平面図及びそのＡIX−ＡIX線断面図である。
【図１８】図１３のＤＦＢレーザ素子の第２の製造方法を説明するための工程図（その２）であって、(ａ)、(ｂ)はそれぞれプロセス途中のＤＦＢレーザ素子を示す概略平面図及びそのＡX−ＡX線断面図である。
【図１９】本発明の第３の実施形態に係る半導体光素子の一例としてのＤＦＢレーザ素子を示す概略断面図である。
【図２０】図１９のＤＦＢレーザ素子の第１の製造方法を説明するための工程図（その１）であって、プロセス途中のＤＦＢレーザ素子を示す概略断面図である。
【図２１】図１９のＤＦＢレーザ素子の第１の製造方法を説明するための工程図（その２）であって、プロセス途中のＤＦＢレーザ素子を示す概略断面図である。
【図２２】図１９のＤＦＢレーザ素子の第２の製造方法を説明するための工程図（その１）であって、プロセス途中のＤＦＢレーザ素子を示す概略断面図である。
【図２３】図１９のＤＦＢレーザ素子の第２の製造方法を説明するための工程図（その２）であって、プロセス途中のＤＦＢレーザ素子を示す概略断面図である。
【図２４】従来のＤＦＢレーザ素子を示す一部切欠断面斜視図である。
【図２５】図２４のＤＦＢレーザ素子のＡXI−ＡXI線断面図である。
【図２６】ＤＦＢレーザ素子における窓部による実効反射率Ｒと窓部長Ｌｗとの関係、及び光導波路からの信号光が広がっても上部クラッド層の上面で反射されないようにする上部クラッド層の厚さと窓部長Ｌｗとの関係を示すグラフである。
【符号の説明】
Ａ        レーザ部
Ｂ        窓部
Ｃ        高反射端面部
１０      半導体基板
１２      回折格子
１４      バッファ層
１６      活性層
１８      第１上部クラッド層
２０、２０ａ、２０ｂ、２０ｃ      第２上部クラッド層
２２ａ、２２ｂ、２２ｃ    半導体層
２４      上部電極
２４ａ    ストライプ電極部
２４ｂ    パッド電極部
２６      下部電極
２８      高反射膜
３０、４０      ストライプ状のマスク部材
３０ａ、３０ｂ；３８ａ、３８ｂ      一対の直角三角形のマスク部材
３２      メサストライプ
３２ａ、３２ｂ      一対の三角柱状のマスク体
３４ａ      ｐ−ＩｎＰ層
３４ｂ      ｎ−ＩｎＰ層
３６、３６ａ、３６ｂ      ｐｎキャリアブロック層
４０ａ、４０ｂ；４２ａ、４２ｂ      一対の矩形状のマスク部材
４４、４８      マスク部材
４６      補充半導体層
Ｌａ、Ｌｂ      積層構造
Ｍ１、Ｍ２      中間体
【図１】
0004897946.tif 000002
【図２】
0004897946.tif 000003
【図３】
0004897946.tif 000004
【図４】
0004897946.tif 000005
【図５】
0004897946.tif 000006
【図６】
0004897946.tif 000007
【図７】
0004897946.tif 000008
【図８】
0004897946.tif 000009
【図９】
0004897946.tif 000010
【図１０】
0004897946.tif 000011
【図１１】
0004897946.tif 000012
【図１２】
0004897946.tif 000013
【図１３】
0004897946.tif 000014
【図１４】
0004897946.tif 000015
【図１５】
0004897946.tif 000016
【図１６】
0004897946.tif 000017
【図１７】
0004897946.tif 000018
【図１８】
0004897946.tif 000019
【図１９】
0004897946.tif 000020
【図２０】
0004897946.tif 000021
【図２１】
0004897946.tif 000022
【図２２】
0004897946.tif 000023
【図２３】
0004897946.tif 000024
【図２４】
0004897946.tif 000025
【図２５】
0004897946.tif 000026
【図２６】
0004897946.tif 000027