(57)【特許請求の範囲】
【請求項１】
複数のアドレス電極、互いに対をなして配列された複数の走査電極と維持電極、及び前記アドレス電極、走査電極及び維持電極の間に形成されるパネルキャパシターを含むプラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路において、
前記パネルキャパシターの一端に一端が連結された第１スイッチング素子と、
前記パネルキャパシターの一端に一端が連結された第２スイッチング素子と、
前記パネルキャパシターの一端に一端が連結されたインダクタと、
前記インダクタの他端と接地端との間に並列に連結された第３、４スイッチング素子と、
電源部と、
前記電源部の第１電源と接地端との間に直列に連結された第５、６スイッチング素子と、
前記第５スイッチング素子と前記第６スイッチング素子との接続点に一端が連結されたキャパシターと、
前記キャパシターの他端と接地端との間に連結されたダイオードと
を具備し、
前記第５スイッチング素子と前記第６スイッチング素子との接続点が前記第１スイッチング素子に連結され、
前記キャパシターの他端が前記第２スイッチング素子に連結されることを特徴とするプラズマディスプレイパネル駆動回路。
【請求項２】
複数のアドレス電極、互いに対をなして配列された複数の走査電極と維持電極、及び前記アドレス電極、走査電極及び維持電極の間に形成されるパネルキャパシターを含むプラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路において、
前記パネルキャパシターの一端に一端が連結された第１スイッチング素子と、
前記パネルキャパシターの一端に一端が連結された第２スイッチング素子と、
接地端に一端が連結されたインダクタと、
前記パネルキャパシターの一端と前記インダクタの他端との間に並列に連結された第３、４スイッチング素子と、
電源部と、
前記電源部の第１電源と接地端との間に直列に連結された第５、６スイッチング素子と、
前記第５スイッチング素子と前記第６スイッチング素子との接続点に一端が連結されたキャパシターと、
前記キャパシターの他端と接地端との間に連結されたダイオードと
を具備し、
前記第５スイッチング素子と前記第６スイッチング素子との接続点が前記第１スイッチング素子に連結され、
前記キャパシターの他端が前記第２スイッチング素子に連結される
ことを特徴とするプラズマディスプレイパネル駆動回路。
【請求項３】
複数のアドレス電極、互いに対をなして配列された複数の走査電極と維持電極、及び前記アドレス電極、走査電極及び維持電極の間に形成されるパネルキャパシターを含むプラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路において、
前記パネルキャパシターの一端に一端が連結された第１スイッチング素子と、
前記パネルキャパシターの一端に一端が連結された第２スイッチング素子と、
前記パネルキャパシターの一端と接地端との間に直列に連結された第１インダクタおよび第３スイッチング素子と、
前記パネルキャパシターの一端と接地端との間に直列に連結され、かつ、前記第１インダクタおよび前記第３スイッチング素子と並列に連結された前記第２インダクタおよび前記第４スイッチング素子と、
電源部と、
前記電源部の第１電源と接地端との間に直列に連結された第５、６スイッチング素子と、
前記第５スイッチング素子と前記第６スイッチング素子との接続点に一端が連結されたキャパシターと、
前記キャパシターの他端と接地端との間に連結されたダイオードと
を具備し、
前記第５スイッチング素子と前記第６スイッチング素子との接続点が前記第１スイッチング素子に連結され、
前記キャパシターの他端が前記第２スイッチング素子に連結される
ことを特徴とするプラズマディスプレイパネル駆動回路。
【請求項４】
前記プラズマディスプレイパネルの駆動動作は、第１〜４期間の繰り返しからなり、
前記第１期間では、前記第３スイッチング素子を導通し、
前記第２期間では、前記第１スイッチング素子を導通し、
前記第３期間では、前記第４スイッチング素子を導通し、
前記第４期間では、前記第２スイッチング素子を導通し、
前記第１、３期間では、前記第５、６スイッチング素子を遮断し、
前記第２期間では、前記第５スイッチング素子を導通し、
前記第４期間では、前記第６スイッチング素子を導通する
ことを特徴とする請求項１乃至請求項３のいずれか１項に記載のプラズマディスプレイパネル駆動回路。
【請求項５】
前記プラズマディスプレイパネルの駆動動作は、第１〜８期間の繰り返しからなり、
第１期間では、前記第２、３スイッチング素子を導通し、
第２期間では、前記第３スイッチング素子を導通し、
第３期間では、前記第１、３スイッチング素子を導通し、
第４期間では、前記第１スイッチング素子を導通し、
第５期間では、前記第１、４スイッチング素子を導通し、
第６期間では、前記第４スイッチング素子を導通し、
第７期間では、前記第２、４スイッチング素子を導通し、
第８期間では、前記第２スイッチング素子を導通し、
前記第１、７、８期間では、前記第６スイッチング素子を導通し、
前記第２、６期間では、前記第５、６スイッチング素子を遮断し、
前記第３〜５期間では、前記第５スイッチング素子を導通する
ことを特徴とする請求項１乃至請求項３のいずれか１項に記載のプラズマディスプレイパネル駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はプラズマディスプレイパネルの駆動装置及び駆動方法に関し、特に、プラズマディスプレイパネル駆動回路に関する。
【０００２】
【従来の技術】
プラズマディスプレイパネルは、気体放電によって生成されたプラズマを利用して文字または映像を表示する平面表示装置であって、その大きさに応じて数十から数百万個以上の画素がマトリックス形態に配列されている。このようなプラズマディスプレイパネルは、印加される駆動電圧波形の形態と放電セルの構造とによって直流型と交流型とに区分される。
【０００３】
直流型プラズマディスプレイパネルは、電極が放電空間に絶縁不在のまま露出されているので電圧が印加される期間には電流が放電空間にそのまま流れるようになり、これを改善するため電流制限のための抵抗を作らなければならない短所がある。反面、交流型プラズマディスプレイパネルは、電極を誘電体層が覆っているので自然なキャパシタンス成分の挿入により電流が制限され、放電時にイオンの衝撃から電極が保護されるので直流型に比べて寿命が長いという長所がある。
【０００４】
一般に、交流型プラズマディスプレイパネルの駆動方法は、時間的な動作変化で表現して、リセット（初期化）期間、記録（アドレッシング）期間、維持期間及び消去期間から構成される。
【０００５】
リセット期間は、セルでアドレッシング動作が円滑に行われるようにするために各セルの状態を初期化する期間であり、記録期間は、パネルにおいてオンされるセルとオンされないセルとを選別してオンされるセル（アドレッシングされたセル）に壁電荷を積む動作を行う期間である。維持期間は、アドレッシングされたセルに実際に画像を表示するための放電を行う期間であり、消去期間は、セルの壁電荷を減少させて維持放電を終了させる期間である。
【０００６】
交流型プラズマディスプレイパネルでは、その維持放電のための走査電極及び維持電極が容量性負荷として作用するため、走査電極及び維持電極にはキャパシタンスが存在し、維持放電のための波形を印加するには放電のための電力以外に充放電の無効電力が必要である。したがって、プラズマディスプレイパネルの維持放電回路は、無効電力を回収して再使用する電力回収回路を一般に含む。そして、このような回路として、Ｌ．Ｆ．Ｗｅｂｅｒ等によって提案された維持放電回路（米国特許番号４，８６６，３４９及び５，０８１，４００）がある。
【０００７】
しかし、このような従来の維持放電回路は、インダクタと容量性負荷（パネルキャパシター）との共振を利用して電力を再使用するために電力回収用キャパシターが外部電源の半分に相当する電圧を充電していなければ完全な動作ができない。このような電力回収用キャパシターの電位を一定に維持するためには、外部キャパシターの容量をパネルキャパシターの容量より非常に大きくしなければならないので、駆動回路の構成において複雑で、その製作において多くの素子を使用しなければならない問題点がある。
【０００８】
【発明が解決しようとする課題】
本発明が達成しようとする技術的課題は、電力を回収できる簡便なプラズマディスプレイパネル駆動回路を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の第１の特徴によるプラズマディスプレイパネル駆動回路は、各々第１及び第２電圧を供給するための第１及び第２信号線、そしてパネルキャパシターの一端と第３電圧との間に電気的に連結される少なくとも一つのインダクタを含む。
【００１０】
前記パネルキャパシターの一端が前記第１電圧に実質的に維持されている状態で第１電流経路が形成され、第１方向の電流が前記インダクタに供給されて第１エネルギーが保存されるように前記第１信号線を前記インダクタと電気的に連結する。そして、第２電流経路が形成され、前記インダクタと前記パネルキャパシターとの間に共振が発生して、前記共振による電流と前記第１エネルギーとを利用して前記パネルキャパシターの一端の電圧を実質的に前記第２電圧まで下げる。次に、前記パネルキャパシターの一端が前記第２電圧に実質的に維持されている状態で第３電流経路が形成され、前記第１方向と反対方向である第２方向の電流が前記インダクタに供給されて第２エネルギーが保存されるように前記第２信号線を前記インダクタと電気的に連結する。そして、第４電流経路が形成され、前記インダクタと前記パネルキャパシターとの間に共振が発生して、前記共振による電流と前記第２エネルギーとを利用して前記パネルキャパシターの一端の電圧を実質的に前記第１電圧まで上げる。
【００１１】
前記パネルキャパシターの一端の電圧が前記第１及び第２電圧に変わった時に前記インダクタにエネルギーが残っていて、前記パネルキャパシターの一端の電圧が前記第１及び第２電圧に変わった時に前記インダクタに残っているエネルギーを各々回収するための第５及び第６電流経路をさらに含むのが好ましい。
【００１２】
前記第１及び第２方向の電流が同一インダクタを通過することができる。または、前記インダクタは、前記第１方向の電流が通過する第１インダクタ及び前記第２方向の電流が通過する第２インダクタを含むことができる。
【００１３】
前記パネルキャパシターの一端の電圧が前記第１及び第２電圧に維持されるように各々前記第１及び第２信号線が前記パネルキャパシターの一端に連結されるのが好ましい。
【００１４】
プラズマディスプレイパネル駆動回路は、前記第１及び第２信号線上に各々形成されて前記第１及び第３電流経路が各々形成されるように動作する第１及び第２スイッチング素子、そして前記インダクタと前記第３電圧との間に並列に連結されて各々第１及び第２電流経路と第３及び第４電流経路とが形成されるように動作する第３及び第４スイッチング素子をさらに含むのが好ましい。そして、前記第１及び第２スイッチング素子は、半導体集積回路に用いられる素子分離用ｐｎ接合のような、ボディーダイオードを有するのが好ましい。
【００１５】
前記第３電圧は、前記第１及び第２電圧の和の半分に相当する電圧であるのが好ましい。また、前記第１及び第２電圧は大きさが同一で電位極性が反対であり、前記第３電圧は接地電圧であるのが好ましい。
【００１６】
プラズマディスプレイパネル駆動回路は、一端が前記第１電圧を供給する第１電源または接地端に選択的に電気的に連結されるキャパシターをさらに含むことができる。前記第１信号線は前記第１電圧を供給する第１電源と電気的に連結されて形成され、前記第２信号線は前記第１電源によって前記第１電圧に充電されたキャパシターの他端に電気的に連結されて形成される。
【００１７】
本発明の第２の特徴によるプラズマディスプレイパネル駆動回路は、第１電圧及び前記第１電圧と反対極性の第２電圧を各々供給するための第１及び第２信号線、そしてパネルキャパシターの一端と接地端との間に電気的に連結される少なくとも一つのインダクタを含む。
【００１８】
前記第１信号線によって実質的に前記第１電圧に固定されたパネルキャパシターの一端と接地端との間に第１電流経路が形成され、前記インダクタと前記パネルキャパシターとの間の共振を発生させ、前記共振電流で前記パネルキャパシターの一端の電圧を実質的に前記第２電圧まで下げる。そして、前記第２信号線によって実質的に前記第２電圧に固定されたパネルキャパシターの一端と接地端との間に第２電流経路が形成され、前記インダクタと前記パネルキャパシターとの間の共振を発生させ、前記共振電流で前記パネルキャパシターの一端の電圧を実質的に前記第１電圧まで上げる。
【００１９】
プラズマディスプレイパネル駆動回路は、接地端と前記インダクタとの間に並列に連結されて前記第１及び第２電流経路が形成されるように各々動作する第１及び第２スイッチング素子、そして前記第１及び第２信号線上に各々形成されて前記パネルキャパシターの一端の電圧が各々前記第１及び第２電圧に固定されるように動作する第３及び第４スイッチング素子をさらに含むのが好ましい。そして、前記第３及び第４スイッチング素子はボディーダイオードを有するのが好ましい。
【００２０】
本発明の第３の特徴によるプラズマディスプレイパネル駆動回路は、互いに反対極性の電圧である第１及び第２電圧を各々供給する第１及び第２信号線の間に直列に連結されてその接点がパネルキャパシターの一端に電気的に連結される第１及び第２スイッチング素子、前記パネルキャパシターの一端に電気的に連結される少なくとも一つのインダクタ、そして接地端と前記インダクタとの間に並列に連結される第３及び第４スイッチング素子を含む。
【００２１】
本発明の第４の特徴によるプラズマディスプレイパネル駆動回路は、第１及び第２電圧を各々供給する第１及び第２信号線の間に直列に連結されてその接点がパネルキャパシターの一端に電気的に連結される第１及び第２スイッチング素子、前記パネルキャパシターの一端に電気的に連結される少なくとも一つのインダクタ、そして前記第１及び第２電圧の中間電圧である第３電圧と前記インダクタとの間に並列に連結される第３及び第４スイッチング素子を含む。そして、前記第３電圧と前記第１及び第２信号線とを通じて各々形成される第１及び第２電流経路を通じて前記インダクタに各々第１及び第２エネルギーを保存し、前記第１及び第２エネルギーを利用して前記パネルキャパシターを各々放電及び充電する。
【００２２】
本発明の第３及び４の特徴によるプラズマディスプレイパネル駆動回路は、一端が前記第１電圧を供給する電源または接地端に選択的に電気的に連結されるキャパシターをさらに含むことができる。この時、前記第１信号線は前記電源と電気的に連結されて形成され、前記第２信号線は前記電源によって前記第１電圧に充電されたキャパシターの他端に電気的に連結されて形成される。
【００２３】
本発明によるプラズマディスプレイパネルの駆動方法によると、まず、パネルキャパシターの一端の電圧を第１電圧に実質的に固定した状態で、第１及び第２電圧間の電圧である第３電圧と前記第１信号線との間に形成される経路を通じて前記インダクタにエネルギーを保存する。次に、前記インダクタと前記パネルキャパシターとの間に発生する共振電流と前記保存されたエネルギーとを利用して前記パネルキャパシターの一端の電圧を実質的に前記第２電圧まで下げる。そして、前記パネルキャパシターの一端の電圧を前記第２電圧に実質的に固定した状態で、前記第３電圧と前記第２信号線との間に形成される経路を通じて前記インダクタにエネルギーを保存する。次に、前記インダクタと前記パネルキャパシターとの間に発生する共振電流と前記保存されたエネルギーとを利用して前記パネルキャパシターの一端の電圧を実質的に前記第１電圧まで上げる。
【００２４】
前記パネルキャパシターの一端の電圧が各々前記第２及び第１電圧に変わった後に前記インダクタに残っているエネルギーを回収するのが好ましい。
【００２５】
【発明の実施の形態】
以下で、添付した図面を参考にして、本発明の実施例について、本発明の属する技術分野において通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様に相異した形態に実現することができ、ここで説明する実施例に限定されない。
【００２６】
図面においては、本発明を明確に説明するために、説明と関係のない部分は省略した。明細書全体を通じて類似した部分については同一な図面符号を付けた。ある部分が他の部分と連結されているとする時は、直接的に連結されている場合だけでなくその中間に他の素子を介して電気的に連結されている場合も含む。
【００２７】
まず、本発明の実施例によるプラズマディスプレイパネル及びその駆動方法について図面を参考にして詳細に説明する。
【００２８】
まず、図１を参照して本発明の実施例によるプラズマディスプレイパネルについて説明する。
【００２９】
図１は本発明の実施例によるプラズマディスプレイパネルを示す図面である。
図１に示したように、本発明の実施例によるプラズマディスプレイパネルは、プラズマパネル１００、アドレス駆動部２００、走査・維持駆動部３００及び制御部４００を含む。
【００３０】
プラズマパネル１００は、列方向に長い複数の導体が互いに平行に配列されているアドレス電極群（Ａ１〜Ａｍ）、行方向に長い複数の導体対（Ｘ、Ｙ）が互いに並行且つジグザグに配列されている走査電極群（Ｙ１〜Ｙｎ）（以下、Ｙ電極とする）と維持電極群（Ｘ１〜Ｘｎ）（以下、Ｘ電極とする）を含む。Ｘ電極（Ｘ１〜Ｘｎ）は各Ｙ電極（Ｙ１〜Ｙｎ）に対応する対として形成され、一般にその一端が互いに共通に連結されている。
【００３１】
アドレス駆動部２００は、制御部４００からアドレス駆動制御信号を受信して表示しようとする放電セルを選択するための表示データ信号を各アドレス電極に印加する。走査・維持駆動部３００は、維持放電回路３２０（図２）を含み、この維持放電回路３２０は、制御部４００から維持放電信号を受信してＹ電極とＸ電極とに維持パルス電圧を交互に入力する。入力された維持パルス電圧によって選択された放電セルで維持放電が起こる。
【００３２】
制御部４００は、外部から映像信号を受信してアドレス駆動制御信号と維持放電信号とを生成して各々アドレス駆動部２００と走査・維持駆動部３００とに印加する。
【００３３】
以下では、図２及び図３を参照して本発明の第１実施例による維持放電回路３２０について詳しく説明する。
【００３４】
図２は本発明の第１実施例によるプラズマディスプレイパネルの維持放電回路の回路図であり、図３は本発明の第１実施例によるプラズマディスプレイパネルの維持放電回路の駆動タイミング図面である。
【００３５】
図２に示したように、本発明の第１実施例による維持放電回路３２０は、維持放電部３２２と電力回収部３２４とを含む。維持放電部３２２は、正電源（Ｖｓ）と負電源（−Ｖｓ）との間に直列に連結されるスイッチング素子（Ｓ１、Ｓ２）を含み、スイッチング素子（Ｓ１、Ｓ２）の接続点はプラズマパネル（プラズマパネルは容量性負荷として作用するので、以下、パネルキャパシター（Ｃｐ）として表示する）の一つの電極（以下、Ｙ電極と仮定する）に連結されている。電源（Ｖｓ、−Ｖｓ）は、各々Ｖｓ及び−Ｖｓに相当する電圧を供給する。パネルキャパシター（Ｃｐ）の他の電極には、図の右端に示す他の維持放電回路が連結される。
【００３６】
電力回収部３２４は、スイッチング素子（Ｓ１、Ｓ２）の接続点に一端が連結されているインダクタ（Ｌ）とスイッチング素子（Ｓ３、Ｓ４）とを含み、スイッチング素子（Ｓ３、Ｓ４）は、インダクタ（Ｌ）の他方の端と接地端との間に並列に連結されている。また、電力回収部３２４は、スイッチング素子（Ｓ３）とインダクタ（Ｌ）との間の経路及びスイッチング素子（Ｓ４）とインダクタ（Ｌ）との間の経路に各々形成されるダイオード（Ｄ１、Ｄ２）をさらに含むことができる。
【００３７】
図２では、維持放電部３２２及び電力回収部３２４に含まれるスイッチング素子（Ｓ１、Ｓ２、Ｓ３、Ｓ４）をＭＯＳＦＥＴで表示したが、これに限定されず、同一または類似した機能を遂行するのであればいかなるスイッチング素子を使用してもかまわない。そして、このようなスイッチング素子は、半導体集積回路のｐｎ接合分離構造のようなボディーダイオードを有するのが好ましい。
【００３８】
次に、図３を参照して本発明の第１実施例による維持放電回路３２０の時系列的動作変化を説明する。ここで、変化は４個のモードで一巡するが、モード変化は、スイッチＳ１〜Ｓ４の操作により生ずる。
【００３９】
本発明の第１実施例による動作を行う前に、スイッチング素子（Ｓ２）が導通しているので、パネルキャパシター（Ｃｐ）のＹ電極電圧（Ｖｙ）は−Ｖｓに実質的に維持されているものとする。
【００４０】
図３に示したように、モード１（Ｍ１）の期間では、まず、スイッチング素子（Ｓ２、Ｓ１、Ｓ４）が遮断されてスイッチング素子（Ｓ３）が導通し、接地端（Ｏ）、スイッチング素子（Ｓ３）、ダイオード（Ｄ１）、インダクタ（Ｌ）及びパネルキャパシタ（Ｃｐ）の経路でＬＣ共振が発生する。ＬＣ共振によってインダクタ（Ｌ）に流れる共振電流（ＩＬ）は、サイン波の半周期を形成し、この時、Ｙ電極電圧（Ｖｙ）は−ＶｓからＶｓまで増加する。なお、ここでＬＣ共振と称している現象は、継続的発振でなくて、Ｓ３のターンオン時に生ずる、ＬとＣの組合せによるゆるやかな電圧・電流の変化現象である。
【００４１】
モード２（Ｍ２）では、Ｙ電極電圧（Ｖｙ）がＶｓまで増加した時にスイッチング素子（Ｓ１）を導通させて電源（Ｖｓ）でＹ電極電圧（Ｖｙ）をＶｓに維持する。この時、スイッチング素子（Ｓ３）を遮断することができ、そうなければモード３（Ｍ３）で遮断することもできる。
【００４２】
次に、モード３（Ｍ３）では、スイッチング素子（Ｓ４）が導通して、パネルキャパシター（Ｃｐ）、インダクタ（Ｌ）、ダイオード（Ｄ２）、スイッチング素子（Ｓ４）及び接地端（Ｏ）の経路でＬＣ共振が発生する。ＬＣ共振によってインダクタ（Ｌ）に流れる共振電流（ＩＬ）は、サイン波の半周期を形成し、この時、Ｙ電極電圧（Ｖｙ）はＶｓから−Ｖｓまで減少する。
【００４３】
モード４（Ｍ４）では、Ｙ電極電圧（Ｖｙ）が−Ｖｓまで減少した時にスイッチング素子（Ｓ２）を導通させて電源（−Ｖｓ）でＹ電極電圧（Ｖｙ）を−Ｖｓに維持する。この時、スイッチング素子（Ｓ４）を遮断することができ、そうでなければ次に繰り返されるモード１（Ｍ１）で遮断することもできる。
【００４４】
このようなモード１乃至モード４の過程を繰り返して、パネルキャパシターのＹ電極にＶｓ及び−Ｖｓを交互に印加することができる。そして、他の電極（Ｘ電極）には第１実施例と反対極性にＶｓ及び−Ｖｓを印加する維持放電回路を連結すれば、パネルキャパシター（Ｃｐ）の両端にかかる電圧が維持放電に必要な電圧（２Ｖｓ）になってパネルで維持放電が起こる。
【００４５】
このように、本発明の第１実施例によれば、パネルキャパシター（Ｃｐ）に充電された電圧を使用してパネルキャパシター（Ｃｐ）の電圧を変えることができる。言い換えれば、パネルキャパシターを充電または放電するための電流を外部電源から印加しなくてもよいので、不必要な電力を使用しないですむ。
【００４６】
以下では、図４乃至図６を参照して、本発明の第１実施例による維持放電回路に電源（Ｖｓ、−Ｖｓ）を電源を供給する電源部３２６を追加した実施例について説明する。
【００４７】
図４は本発明の第２実施例によるプラズマディスプレイパネルの維持放電回路の回路図であり、図５は本発明の第２実施例による維持放電回路の駆動タイミング図である。図６は本発明の第２実施例による維持放電回路を変形した回路を示す図面である。
【００４８】
図４に示したように、本発明の第２実施例による維持放電回路３２０は、電源部３２６をさらに含む。電源部３２６は、スイッチング素子（Ｓ５、Ｓ６）を含み、スイッチング素子（Ｓ５、Ｓ６）は電源（Ｖｓ）と接地端（Ｏ）との間に直列に連結される。スイッチング素子（Ｓ５、Ｓ６）の接続点と維持放電部３２２のスイッチング素子（Ｓ２）との間にはキャパシター（Ｃｓ）が連結され、また、スイッチング素子（Ｓ５、Ｓ６）の接続点はスイッチング素子（Ｓ１）に連結されている。そして、ダイオード（Ｄｓ）はキャパシター（Ｃｓ）と接地端（Ｏ）との間に連結されている。このようにすれば、電源（−Ｖｓ）がなくてもキャパシター（Ｃｓ）に充電された電圧を利用してパネルキャパシター（Ｃｐ）に−Ｖｓ電圧を印加することができる。
【００４９】
以下では、図５を参照して本発明の第２実施例による維持放電回路の動作を第１実施例との差異を中心に説明する。
【００５０】
図５に示したように、本発明の第２実施例による駆動タイミングは、スイッチング素子（Ｓ５、Ｓ６）の動作でパネルキャパシター（Ｃｐ）のＹ電極にＶｓ及び−Ｖｓ電圧を印加するという点を除けば、第１実施例と同一である。
【００５１】
詳しく説明すれば、モード１及び３（Ｍ１、Ｍ３）、つまりパネルキャパシター（Ｃｐ）の電圧を変える段階では、スイッチング素子（Ｓ５、Ｓ６）を遮断する。モード２（Ｍ２）では、スイッチング素子（Ｓ６）が遮断された状態でスイッチング素子（Ｓ５）を導通させてパネルキャパシター（Ｃｐ）のＹ電極電圧（Ｖｙ）をＶｓ電圧に維持する。そして、電源（Ｖｓ）、スイッチング素子（Ｓ５）、キャパシター（Ｃｓ）、ダイオード（Ｄｓ）及び接地端の経路を通じてキャパシター（Ｃｓ）にＶｓ電圧を充電する。モード４（Ｍ４）では、スイッチング素子（Ｓ５）が遮断された状態でスイッチング素子（Ｓ６）を導通させて接地端、スイッチング素子（Ｓ６）、キャパシター（Ｃｓ）、スイッチング素子（Ｓ２）及びパネルキャパシター（Ｃｐ）の経路を形成する。そうすれば、キャパシター（Ｃｓ）に充電された電圧（Ｖｓ）によってこの経路を通じてパネルキャパシター（Ｃｐ）のＹ電極には−Ｖｓ電圧が印加され、パネルキャパシター（Ｃｐ）のＹ電極電圧（Ｖｙ）は−Ｖｓ電圧を維持することができる。
【００５２】
このように、本発明の第２実施例によれば、−Ｖｓ電圧を供給する電源（Ｖｓ）を使用しなくてもパネルキャパシター（Ｃｐ）に−Ｖｓ電圧を印加することができる。
【００５３】
本発明の第２実施例では、キャパシター（Ｃｓ）にＶｓ電圧を充電する経路を形成するためにダイオード（Ｄｓ）を使用したが、図６に示したように、ダイオード（Ｄｓ）の代りにスイッチング素子（Ｓ７）を用いることもできる。つまり、モード２（Ｍ２）において、キャパシター（Ｃｓ）にＶｓ電圧を充電する場合にはスイッチング素子（Ｓ７）を導通させて経路を形成し、他の場合にはスイッチング素子（Ｓ７）を遮断して経路を遮断する。
【００５４】
図４及び図６では、電源部３２６で用いられるスイッチング素子（Ｓ５、Ｓ６、Ｓ７）をＭＯＳＦＥＴで表示したが、これに限定されず、同一または類似した機能を遂行するものであればいかなるスイッチング素子を使用してもかまわない。そして、このようなスイッチング素子はボディーダイオードを有するのが好ましい。
【００５５】
そして、本発明の第１及び第２実施例では、インダクタ（Ｌ）を一つ使用したが、図７及び図８に示したように、インダクタ（Ｌ１、Ｌ２）を二つ使用することもできる。つまり、接地端からパネルキャパシター（Ｃｐ）方向に形成される経路ではインダクタ（Ｌ１）を使用し、パネルキャパシター（Ｃｐ）から接地端方向に形成される経路ではインダクタ（Ｌ２）を用いることができる。
【００５６】
次に、本発明の第１及び第２実施例による維持放電回路を異なる駆動タイミングで駆動する実施例に対して図９乃至図１２を参照して説明する。
【００５７】
図９及び図１１は各々本発明の第３及び第４実施例による維持放電回路の駆動タイミング図である。図１０Ａ乃至図１０Ｈは各々本発明の第３実施例による維持放電回路において各モードの電流経路を示す図面であり、図１２Ａ乃至図１２Ｈは各々本発明の第４実施例による維持放電回路において各モードの電流経路を示す図面である。
【００５８】
本発明の第３実施例による維持放電回路は第１実施例と同一な回路を有する。このような本発明の第３実施例による動作を行う前に、スイッチング素子（Ｓ２）が導通しているので、パネルキャパシター（Ｃｐ）のＹ電極電圧（Ｖｙ）は−Ｖｓに維持されているものとする。
【００５９】
図９及び図１０Ａを見れば、モード１（Ｍ１）では、スイッチング素子（Ｓ２）が導通した状態でスイッチング素子（Ｓ３）が導通して、スイッチング素子（Ｓ３）、ダイオード（Ｄ１）、インダクタ（Ｌ）、スイッチング素子（Ｓ２）及び電源（−Ｖｓ）に太線矢印のような電流経路が形成される。この電流経路によってインダクタ（Ｌ）に流れる電流（ＩＬ）は線形的に増加して、インダクタ（Ｌ）にエネルギーが蓄積される。
【００６０】
モード２（Ｍ２）では、スイッチング素子（Ｓ３）が導通した状態でスイッチング素子（Ｓ２）が遮断される。このようにスイッチング素子（Ｓ２）が遮断されると、図１０Ｂに太線矢印で示したように、インダクタ（Ｌ）から電源（−Ｖｓ）に流れた電流（ＩＬ）は電流経路が遮断されるので、パネルキャパシター（Ｃｐ）に流れるようになる。そうすると、インダクタ（Ｌ）とパネルキャパシター（Ｃｐ）とによってＬＣ共振が発生し、この共振電流とインダクタに蓄積されたエネルギーとによってパネルキャパシター（Ｃｐ）のＹ電極電圧（Ｖｙ）は−Ｖｓ電圧からＶｓになるまで増加する。
【００６１】
モード３（Ｍ３）では、パネルキャパシター（Ｃｐ）のＹ電極電圧（Ｖｙ）がＶｓよりも高くなってスイッチング素子（Ｓ１）のボディーダイオードが導通し、図１０Ｃに太線矢印で示したように、スイッチング素子（Ｓ３）、ダイオード（Ｄ１）、インダクタ（Ｌ）、スイッチング素子（Ｓ１）のボディーダイオード及び電源（Ｖｓ）に電流経路が形成される。そうすると、インダクタ（Ｌ）からパネルキャパシター（Ｃｐ）に流れた電流（ＩＬ）は電源（Ｖｓ）で回収され、０Ａまで線形的に減少する。
【００６２】
また、スイッチング素子（Ｓ１）を導通させてパネルキャパシター（Ｃｐ）のＹ電極電圧（Ｖｙ）をＶｓ電圧に維持する。この時、スイッチング素子（Ｓ１）はドレーンソース間の電圧が０電圧である状態で導通するので、スイッチング素子（Ｓ１）はゼロ電圧スイッチングをすることができ、これによりスイッチング素子（Ｓ１）のターンオンスイッチング損失が発生しない。そして、本発明の第３実施例では、インダクタ（Ｌ）に蓄積されたエネルギーを利用するため、実際の維持放電回路に寄生成分がある場合にもＹ電極電圧（Ｖｙ）をＶｓまで増加させることができる。つまり、回路に寄生成分がある場合にもゼロ電圧スイッチングをすることができる。
【００６３】
次に、図１０Ｄに示したように、モード４（Ｍ４）では、スイッチング素子（Ｓ１）を継続して導通させてパネルキャパシター（Ｃｐ）のＹ電極電圧（Ｖｙ）をＶｓに維持し続け、インダクタに流れる電流（ＩＬ）が０Ａまで下がった時にスイッチング素子（Ｓ３）を遮断する。
【００６４】
モード５（Ｍ５）では、スイッチング素子（Ｓ１）が導通した状態でスイッチング素子（Ｓ４）が導通して、図１０Ｅに示したように、電源（Ｖｓ）、スイッチング素子（Ｓ１）、インダクタ（Ｌ）、ダイオード（Ｄ２）、スイッチング素子（Ｓ４）及び接地端に電流経路が形成される。そうすると、インダクタ（Ｌ）に流れる電流（ＩＬ）は反対方向に線形的に増加して、インダクタ（Ｌ）にエネルギーが蓄積される。
【００６５】
次に、モード６（Ｍ６）では、スイッチング素子（Ｓ１）が遮断されて、図１０Ｆに示したように、パネルキャパシター（Ｃｐ）からインダクタ（Ｌ）にＬＣ共振経路が形成される。そうすると、この共振電流（ＩＬ）とインダクタ（Ｌ）に蓄積されたエネルギーとによってパネルキャパシター（Ｃｐ）のＹ電極電圧（Ｖｙ）はＶｓ電圧から−Ｖｓになるまで減少する。
【００６６】
モード７（Ｍ７）では、Ｙ電極電圧（Ｖｙ）が−Ｖｓに到達するまではスイッチング素子（Ｓ２）のボディーダイオードが導通し、図１０Ｇに示したように、スイッチング素子（Ｓ２）のボディーダイオード、インダクタ（Ｌ）、ダイオード（Ｄ２）、スイッチング素子（Ｓ４）及び接地端に電流経路が形成される。そうすると、インダクタ（Ｌ）に流れた電流（ＩＬ）は接地端で回収されて０Ａまで線形的に減少する。
【００６７】
また、ボディーダイオードが導通した状態でスイッチング素子（Ｓ２）が導通して、パネルキャパシター（Ｃｐ）のＹ電極電圧（Ｖｙ）が−Ｖｓに維持される。この時、スイッチング素子（Ｓ２）はドレーンソース間の電圧が０電圧である状態で導通するので、つまりスイッチング素子（Ｓ２）がゼロ電圧スイッチングをするため、スイッチング素子（Ｓ２）のターンオンスイッチング損失が発生しない。
【００６８】
次に、図１０Ｈに示したように、モード８（Ｍ８）では、スイッチング素子（Ｓ２）を継続して導通させてＹ電極電圧（Ｖｙ）を−Ｖｓに維持し続け、インダクタに流れる電流（ＩＬ）が０Ａまで下がった時にスイッチング素子（Ｓ４）を遮断する。
【００６９】
このようなモード１乃至モード８の過程を繰り返して、パネルキャパシターのＹ電極にＶｓ及び−Ｖｓを交互に印加することができる。そして、他の電極（Ｘ電極）には第１実施例と反対極性にＶｓ及び−Ｖｓを印加する維持放電回路を連結すれば、パネルキャパシター（Ｃｐ）の両端にかかる電圧が維持放電に必要な電圧（２Ｖｓ）になってパネルで維持放電が起こる。
【００７０】
以上で説明したように、本発明の第３実施例では、モード１及びモード５でインダクタにエネルギーを蓄積するために電力を消耗するが、モード３及びモード７で電力が再び回収される。したがって、理想的な場合では、消耗した電力と充電された電力とが同一になるので、消耗する電力の総量は０Ｗになって電力消耗がなく、パネルキャパシターの電圧を変化させることができる。そして、パネルキャパシターの端子電圧を変える時にインダクタに蓄積されたエネルギーを利用するため、回路に寄生成分がある場合にもゼロ電圧スイッチングをすることができる。
【００７１】
次に、図１１、図１２Ａ乃至図１２Ｈを参照して、本発明の第２実施例による維持放電回路に電源（Ｖｓ、−Ｖｓ）を供給する電源部３２６を追加した維持放電回路について説明する。
【００７２】
本発明の第４実施例による維持放電回路３２０は、第２実施例と同一な回路を有する。このような第４実施例による動作を行う前に、キャパシター（Ｃｓ）はＶｓに充電されており、スイッチング素子（Ｓ２、Ｓ６）が導通しているので、キャパシター（Ｃｓ）に充電された電圧（Ｖｓ）によってパネルキャパシター（Ｃｐ）のＹ電極電圧（Ｖｙ）は−Ｖｓに維持されているものとする。そして、第４実施例での動作は、スイッチング素子（Ｓ５、Ｓ６）、キャパシター（Ｃｓ）及びダイオード（Ｄｓ）を利用してＶｓ及び−Ｖｓ電圧を供給するという点を除けば、第３実施例の動作と同一なので、以下では、スイッチング素子（Ｓ５、Ｓ６）の動作を中心に説明する。
【００７３】
図１１及び図１２Ａを見れば、モード１（Ｍ１）では、スイッチング素子（Ｓ２、Ｓ６）が導通した状態でスイッチング素子（Ｓ３）が導通して、スイッチング素子（Ｓ３）、ダイオード（Ｄ１）、インダクタ（Ｌ）、スイッチング素子（Ｓ２）、キャパシター（Ｃｓ）及びスイッチング素子（Ｓ６）に電流経路が形成される。この電流経路によってインダクタ（Ｌ）に流れる電流（ＩＬ）は線形的に増加して、インダクタ（Ｌ）にエネルギーが蓄積される。
【００７４】
モード２（Ｍ２）では、スイッチング素子（Ｓ３）が導通した状態でスイッチング素子（Ｓ２、Ｓ６）が遮断される。そうすると、第３実施例のモード２で説明したように、図１２Ｂに示した共振電流とインダクタ（Ｌ）に蓄積されたエネルギーとによってパネルキャパシター（Ｃｐ）のＹ電極電圧（Ｖｙ）は−Ｖｓ電圧からＶｓになるまで増加する。
【００７５】
モード３（Ｍ３）では、図１２Ｃに示したように、スイッチング素子（Ｓ３）、ダイオード（Ｄ１）、インダクタ（Ｌ）、スイッチング素子（Ｓ１、Ｓ５）のボディーダイオード及び電源（Ｖｓ）に電流経路が形成され、インダクタ（Ｌ）で流れていた電流（ＩＬ）は電源（Ｖｓ）に回収される。また、ボディーダイオードが導通した状態でスイッチング素子（Ｓ１、Ｓ５）を導通して、Ｙ電極電圧（Ｖｙ）をＶｓに維持する。この時、第３実施例で説明したように、スイッチング素子（Ｓ１、Ｓ５）はゼロ電圧スイッチングを行うのでターンオンスイッチング損失が発生しない。そして、電源（Ｖｓ）、スイッチング素子（Ｓ５）、キャパシター（Ｃ１）、ダイオード（Ｄｓ）及び接地端に形成される経路によってキャパシター（Ｃｓ）に継続してＶｓ電圧を充電し、これは以下で説明するモード４及び５（Ｍ４、Ｍ５）でも同一である。
【００７６】
次に、図１２Ｄに示したように、モード４（Ｍ４）では、スイッチング素子（Ｓ１、Ｓ５）を継続して導通させてＹ電極電圧（Ｖｙ）をＶｓに維持し続け、インダクタに流れる電流（ＩＬ）が０Ａまで下がった後でスイッチング素子（Ｓ３）を遮断する。
【００７７】
モード５（Ｍ５）では、スイッチング素子（Ｓ１、Ｓ５）が導通した状態でスイッチング素子（Ｓ４）が導通して、図１２Ｅに示したように、電源（Ｖｓ）、スイッチング素子（Ｓ５、Ｓ１）、インダクタ（Ｌ）、ダイオード（Ｄ２）、スイッチング素子（Ｓ４）及び接地端に電流経路が形成される。そうすると、インダクタ（Ｌ）に流れる電流（ＩＬ）は反対方向に線形的に増加するようになり、インダクタ（Ｌ）にはエネルギーが蓄積される。
【００７８】
次に、モード６（Ｍ６）では、スイッチング素子（Ｓ４）が導通した状態でスイッチング素子（Ｓ１、Ｓ５）が遮断される。そうすると、第３実施例のモード６で説明したように、図１２Ｆに示した共振電流とインダクタ（Ｌ）に蓄積されたエネルギーとによってパネルキャパシター（Ｃｐ）のＹ電極電圧（Ｖｙ）はＶｓ電圧から−Ｖｓになるまで減少する。
【００７９】
モード７（Ｍ７）では、図１２Ｇに示したように、スイッチング素子（Ｓ６）、キャパシター（Ｃｓ）、スイッチング素子（Ｓ２）のボディーダイオード、インダクタ（Ｌ）、ダイオード（Ｄ２）、スイッチング素子（Ｓ４）及び接地端に電流経路が形成される。そうすると、インダクタ（Ｌ）に流れた電流（ＩＬ）はキャパシター（Ｃｓ）を通じて流れ、キャパシター（Ｃｓ）に電力が充電されて、０Ａまで線形的に減少する。
【００８０】
また、ボディーダイオードが導通した状態でスイッチング素子（Ｓ２、Ｓ６）が導通して、Ｙ電極電圧（Ｖｙ）が−Ｖｓに維持される。この時、スイッチング素子（Ｓ２、Ｓ６）は、第３実施例で説明したように、ゼロ電圧スイッチングをするのでターンオンスイッチング損失が発生しない。
【００８１】
次に、モード８（Ｍ８）では、図１２Ｈに示したように、スイッチング素子（Ｓ２、Ｓ６）を継続して導通させてＹ電極電圧（Ｖｙ）を−Ｖｓに維持し続け、インダクタに流れる電流（ＩＬ）が０Ａまで下がった時にスイッチング素子（Ｓ４）を遮断する。
【００８２】
以上で説明したように、本発明の第４実施例では、モード１及びモード５でインダクタにエネルギーを蓄積するために電力を消耗するが、モード３及びモード７で電源（Ｖｓ）及びキャパシター（Ｃｓ）に電力が充電される。したがって、理想的な場合には、消耗された電力と充電された電力が同一になるので、消耗される電力総量は０Ｗになって電力消耗なく、パネルキャパシターの電圧を変化させることができる。
【００８３】
そして、本発明の第４実施例でも、ダイオード（Ｄｓ）の代りにスイッチング素子（Ｓ７）を用いることができる。この場合にスイッチング素子（Ｓ７）は、スイッチング素子（Ｓ５）が導通する場合に共に導通して、キャパシター（Ｃｓ）が継続してＶｓ電圧に充電されるようにする。
【００８４】
本発明の第３及び第４実施例でも、第１及び第２実施例でのように、インダクタを二つ（Ｌ１、Ｌ２）用いることができる（図７及び図８参照）。つまり、接地端からパネルキャパシター（Ｃｐ）の一端の方向に形成される経路ではインダクタ（Ｌ１）を使用し、パネルキャパシター（Ｃｐ）の一端から接地端の方向に形成される経路ではインダクタ（Ｌ２）を用いることができる。このように二つの方向のインダクタを異なるようにすれば、パネルキャパシター（Ｃｐ）のＹ電極電圧（Ｖｙ）の上昇時間と下降時間を異なるように設定することができる。
【００８５】
次に、本発明の第１乃至第４実施例による維持放電回路の他の実施例に対して、図１３乃至図２９を参照して説明する。
【００８６】
図１３乃至図２９は各々本発明の実施例による維持放電回路を示す図面である。図１３乃至図２４に示した維持放電回路は、本発明の第１または第３実施例による維持放電回路を変形した回路であり、図２５乃至図２９に示した維持放電回路は、本発明の第２または第４実施例による維持放電回路を変形した回路である。
【００８７】
図１３を見れば、本発明の他の実施例による維持放電回路は、インダクタ（Ｌ）の位置を除けば第１または第３実施例と同一である。ここで、インダクタ（Ｌ）は、スイッチング素子（Ｓ３、Ｓ４）の接点と接地端との間に連結されている。
【００８８】
図１４を見れば、本発明の他の実施例による維持放電回路は、ダイオード（Ｄ１、Ｄ２）の位置を除けば図１３に示した実施例と同一である。つまり、ダイオード（Ｄ１、Ｄ２）は各々スイッチング素子（Ｓ３、Ｓ４）とインダクタ（Ｌ）との間に連結されている。
【００８９】
図１５乃至図１７を見れば、本発明の他の実施例による維持放電回路は、二つの電源の電圧の大きさ（ＶＨ、ＶＬ）及び電力回収用キャパシター（Ｃｃ）を除けば各々図２、１３及び１４に示した実施例と同一である。詳しく説明すれば、図１５乃至図１７に示した維持放電回路では、第１維持電源と第２維持電源の電圧の大きさが互いに異なる。このように二つの電源の電圧の大きさが互いに異なる場合には、電力回収用キャパシター（Ｃｃ）が存在し、このキャパシター（Ｃｃ）には（ＶＨ+ＶＬ）/２の電圧が充電されていなければならない。
【００９０】
図１８乃至図２０を見れば、本発明の他の実施例による維持放電回路は、各々図１４、図１５及び図１７に示した維持放電回路においてインダクタ（Ｌ１、Ｌ２）を二つにした場合である。
【００９１】
図２１乃至図２４を見れば、本発明の他の実施例による維持放電回路は、各々図７、１８、１９及び２０に示した維持放電回路においてインダクタ（Ｌ１、Ｌ２）とダイオード（Ｄ１、Ｄ２）との位置を変えた場合である。
【００９２】
図２５及び図２６を見れば、図２５に示した本発明の他の実施例による維持放電回路は、インダクタ（Ｌ）の位置を除けば図４に示した維持放電回路と同一で、図２６に示した本発明の他の実施例は、ダイオード（Ｄ１、Ｄ２）の位置を除けば図２５に示した実施例と同一である。
【００９３】
図２７乃至図２９を見れば、図２７に示した本発明の他の実施例による維持放電回路は、図２６に示した維持放電回路においてインダクタ（Ｌ１、Ｌ２）を２つにした場合である。図２８及び図２９に示した本発明の他の実施例は、各々図８及び図２７に示した実施例においてインダクタ（Ｌ１、Ｌ２）とダイオード（Ｄ１、Ｄ２）との位置を変えた場合である。
【００９４】
以上で説明した本発明の他の実施例による維持放電回路の駆動方法は、第１乃至第４実施例での説明を参照すれば容易に分かるので説明を省略する。
【００９５】
そして、本発明の実施例では、パネルのＹ電極に印加する電圧について説明したが、前述したように、これはＸ電極にも当然適用される回路である。また、印加される電圧を変形すればアドレス電極にも適用可能である。
【００９６】
【発明の効果】
以上のように、本発明のプラズマディスプレイパネルの維持放電回路は、外部に容量の大きい電力回収用キャパシタを使用しなくても電力を回収することができる。また、回路の寄生成分がある場合にもゼロ電圧スイッチングをすることができるのでスイッチング素子のターンオン損失が減る。
【００９７】
以上で、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属する。
【図面の簡単な説明】
【図１】  本発明の実施例によるプラズマディスプレイパネルを示す図面である。
【図２】  本発明の第１実施例によるプラズマディスプレイパネルの維持放電回路の回路図である。
【図３】  本発明の第１実施例による維持放電回路の駆動タイミング図である。
【図４】  本発明の第２実施例によるプラズマディスプレイパネルの維持放電回路の回路図である。
【図５】  本発明の第２実施例による維持放電回路の駆動タイミング図である。
【図６】  本発明の第２実施例による維持放電回路を変形した回路を示す図面である。
【図７】  本発明の第１実施例による維持放電回路を変形した回路を示す図面である。
【図８】  本発明の第２実施例による維持放電回路を変形した回路を示す図面である。
【図９】  本発明の第３実施例による維持放電回路の駆動タイミング図である。
【図１０Ａ】  本発明の第３実施例による維持放電回路において各モードの電流経路を示す図面である。
【図１０Ｂ】  本発明の第３実施例による維持放電回路において各モードの電流経路を示す図面である。
【図１０Ｃ】  本発明の第３実施例による維持放電回路において各モードの電流経路を示す図面である。
【図１０Ｄ】  本発明の第３実施例による維持放電回路において各モードの電流経路を示す図面である。
【図１０Ｅ】  本発明の第３実施例による維持放電回路において各モードの電流経路を示す図面である。
【図１０Ｆ】  本発明の第３実施例による維持放電回路において各モードの電流経路を示す図面である。
【図１０Ｇ】  本発明の第３実施例による維持放電回路において各モードの電流経路を示す図面である。
【図１０Ｈ】  本発明の第３実施例による維持放電回路において各モードの電流経路を示す図面である。
【図１１】  本発明の第４実施例による維持放電回路の駆動タイミング図である。
【図１２Ａ】  本発明の第４実施例による維持放電回路において各モードの電流経路を示す図面である。
【図１２Ｂ】  本発明の第４実施例による維持放電回路において各モードの電流経路を示す図面である。
【図１２Ｃ】  本発明の第４実施例による維持放電回路において各モードの電流経路を示す図面である。
【図１２Ｄ】  本発明の第４実施例による維持放電回路において各モードの電流経路を示す図面である。
【図１２Ｅ】  本発明の第４実施例による維持放電回路において各モードの電流経路を示す図面である。
【図１２Ｆ】  本発明の第４実施例による維持放電回路において各モードの電流経路を示す図面である。
【図１２Ｇ】  本発明の第４実施例による維持放電回路において各モードの電流経路を示す図面である。
【図１２Ｈ】  本発明の第４実施例による維持放電回路において各モードの電流経路を示す図面である。
【図１３】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【図１４】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【図１５】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【図１６】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【図１７】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【図１８】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【図１９】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【図２０】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【図２１】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【図２２】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【図２３】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【図２４】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【図２５】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【図２６】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【図２７】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【図２８】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【図２９】  本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。
【符号の説明】
１００  プラズマパネル
２００  アドレス駆動部
３００  走査・維持駆動部
３２０  維持放電回路
３２２  維持放電部
３２４  電力回収部
３２６  電源部
４００  制御部
【図１】
0005042433.tif 000002
【図２】
0005042433.tif 000003
【図３】
0005042433.tif 000004
【図４】
0005042433.tif 000005
【図５】
0005042433.tif 000006
【図６】
0005042433.tif 000007
【図７】
0005042433.tif 000008
【図８】
0005042433.tif 000009
【図９】
0005042433.tif 000010
【図１０Ａ】
0005042433.tif 000011
【図１０Ｂ】
0005042433.tif 000012
【図１０Ｃ】
0005042433.tif 000013
【図１０Ｄ】
0005042433.tif 000014
【図１０Ｅ】
0005042433.tif 000015
【図１０Ｆ】
0005042433.tif 000016
【図１０Ｇ】
0005042433.tif 000017
【図１０Ｈ】
0005042433.tif 000018
【図１１】
0005042433.tif 000019
【図１２Ａ】
0005042433.tif 000020
【図１２Ｂ】
0005042433.tif 000021
【図１２Ｃ】
0005042433.tif 000022
【図１２Ｄ】
0005042433.tif 000023
【図１２Ｅ】
0005042433.tif 000024
【図１２Ｆ】
0005042433.tif 000025
【図１２Ｇ】
0005042433.tif 000026
【図１２Ｈ】
0005042433.tif 000027
【図１３】
0005042433.tif 000028
【図１４】
0005042433.tif 000029
【図１５】
0005042433.tif 000030
【図１６】
0005042433.tif 000031
【図１７】
0005042433.tif 000032
【図１８】
0005042433.tif 000033
【図１９】
0005042433.tif 000034
【図２０】
0005042433.tif 000035
【図２１】
0005042433.tif 000036
【図２２】
0005042433.tif 000037
【図２３】
0005042433.tif 000038
【図２４】
0005042433.tif 000039
【図２５】
0005042433.tif 000040
【図２６】
0005042433.tif 000041
【図２７】
0005042433.tif 000042
【図２８】
0005042433.tif 000043
【図２９】
0005042433.tif 000044