(57)【特許請求の範囲】
【請求項１】
それぞれ制御端子、接地端子及び出力端子を含む第１増幅素子乃至第３増幅素子を備え、
前記第１増幅素子の制御端子で入力信号を受け、
前記第１増幅素子の接地端子は接地され、
前記第１増幅素子の出力端子と前記第２増幅素子の接地端子は、抵抗を介して接続され、
前記第２増幅素子の制御端子は前記第１増幅素子の出力端子に接続され、
前記第２増幅素子の出力端子は電源に接続され、
前記第３増幅素子の出力端子は、負荷抵抗を介して接地され、
前記第３増幅素子の接地端子は、前記第２増幅素子の接地端子に接続され、
さらに、前記第３増幅素子の制御端子の電位を予め定められた値に保持する定電圧回路と、
前記第２増幅素子の接地端子と前記第３増幅素子の接地端子の接続点に予め定められた電流を供給する定電流回路と、を備え、
前記第３増幅素子の出力端子と前記負荷抵抗の接続点から出力が取り出される、ことを特徴とする低歪率増幅器。
【請求項２】
それぞれ制御端子、接地端子及び出力端子を含む第１増幅素子乃至第３増幅素子を備え、
前記第１増幅素子の制御端子で入力信号を受け、
前記第１増幅素子の接地端子は接地され、
前記第１増幅素子の出力端子と前記第２増幅素子の接地端子は、抵抗を介して接続され、
前記第２増幅素子の制御端子は前記第１増幅素子の出力端子に接続され、
前記第２増幅素子の出力端子は、負荷抵抗又は出力回路を介して電源に接続され、
前記第３増幅素子の出力端子は接地され、
前記第３増幅素子の接地端子は、前記第２増幅素子の接地端子に接続され、
さらに、前記第３増幅素子の制御端子の電位を予め定められた値に保持する定電圧回路と、
前記第２増幅素子の接地端子と前記第３増幅素子の接地端子の接続点に予め定められた電流を供給する定電流回路と、を備え、
前記第２増幅素子の出力端子と前記負荷抵抗の接続点又は前記出力回路から出力が取り出される、ことを特徴とする低歪率増幅器。
【請求項３】
さらに、前記第１増幅素子の出力端子と前記第２増幅素子の制御端子の接続点に予め定められた電流を供給する第２定電流回路を備えることを特徴とする請求項２記載の低歪率増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、オーデオ用途などに使用される低歪率増幅器に関する。
【背景技術】
【０００２】
増幅回路のひとつとして、ＳＲＰＰが知られている。ＳＲＰＰは、「シャント・レギュレーテッド・プッシュプル」の略であり、高増幅度と低歪み、低出力インピーダンスを実現して音質に優れたものであることが知られている。
【０００３】
【非特許文献１】加銅鉄平「ＳＲＰＰの実践的研究」無線と実験９９９号、誠文堂新光社、２００６年５月
【０００４】
ＳＲＰＰの回路例を図７に示す。図７の回路はトーテムポール型であり、入力から入った信号は下の真空管（三極管）ＶＴ２で増幅され、その信号によって抵抗Ｒの両端に発生した電圧で上の真空管（三極管）ＶＴ１が駆動される。三極真空管は、制御端子（グリッド）、接地端子（カソード）、出力端子（プレート）を備える。
【０００５】
図８及び図９は、図７の回路の各部の電圧及び電流波形を示す。
【０００６】
図８（ａ）は入力電圧Ｖｉｎの波形を示す。
【０００７】
同図（ｂ）は、図７の回路の真空管ＶＴ１及びＶＴ２の動作特性図である。当該特性は指数関数的であるが、実際の回路では電圧ＶＧＯ（＜０）を中心として一定の範囲Ａにおいて動作するように設計されている。範囲Ａにおいては、電圧ＶＧＯを中心として、グリッド電圧ＶＧとプレート電流Ｉｄは比例するので、グリッドの電位が上がるとプレート電流はより多く流れることになる。
【０００８】
同図（ｃ）は真空管ＶＴ１の出力電流Ｉｐ１の波形を示し、同図（ｄ）は真空管ＶＴ２の出力電流Ｉｐ２の波形を示す。真空管ＶＴ１及びＶＴ２は、入力電圧Ｖｉｎによりドライブされるが、グリッドの電位が大きく下がってもＩｄの減少は少なく、他方、グリッドの電位が上がるとＩｄは大きくなる。したがって、同図（ｃ）（ｄ）に示すように、出力電流Ｉｐ１及びＩｐ２は上側に大きく下側に小さいという、上下非対称の波形になる。歪成分が偶数次成分の場合、図示の関係が成り立つ。
【０００９】
図９（ａ）は、負荷抵抗ＲＬを流れる電流Ｉｏの波形を示す。同図において、点線は電流Ｉｐ１とＩｐ２の波形を示す。同図（ｂ）は、負荷抵抗ＲＬの両端の電圧Ｖｏの波形を示す。電流Ｉｏと、電流Ｉｐ１及びＩｐ２の間には次の関係がある。
Ｉｏ＝Ｉｐ１−Ｉｐ２
【００１０】
上記関係があるため、電流Ｉｐ１の歪みと電流Ｉｐ２の歪みが打ち消される。増幅素子として多く使用される三極真空管及びＦＥＴはその歪の大部分が偶数次歪であるため、この低歪となる関係が成り立つ。したがって、図７の回路によれば低歪みを実現できる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述のように、従来のＳＲＰＰ回路によれば低歪みを実現できた。
しかし、低歪みを実現するためには、真空管ＶＴ２のカソード抵抗Ｒｓ、真空管ＶＴ１のカソード抵抗Ｒ及び負荷抵抗ＲＬの各抵抗値が所定の条件を満たさなければならない。当該条件が満たされない限り、低歪みと大出力電圧は両立できず、したがって実用的なオーデオアンプを構成することは難しかった。
【００１２】
上記非特許文献１は、真空管ＶＴ１のカソード抵抗Ｒ及び負荷抵抗ＲＬの各抵抗値をさまざまに変えて測定することで、上記課題を検討している。「チェックの必要なもう一点は、偶数次高調波をキャンセルしてくれるプッシュプル動作はどのような条件のときに、どの程度有効なのかということです。・・・このキャンセルの条件は負荷抵抗ＲＬがある特定の値になったときだけ有効というもので、うまく効果的に使える場面はそんなに多くないかもしれません。・・・仮に負荷抵抗を最適値に選んだとしても、最大出力電圧のことを考えると、利用範囲は限られそうです。」（１１４ページ、下から１１行〜１１５ページ１４行）と結論付けている。
【００１３】
この発明は、ＳＲＰＰ回路において使用される複数の抵抗の各抵抗値の条件を緩和することができ、したがって、ＳＲＰＰ回路が持つ本来の特性である低歪みと大出力電圧を両立することができる低歪率増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
この発明に係る低歪率増幅器は、
それぞれ制御端子、接地端子及び出力端子を含む第１増幅素子乃至第３増幅素子を備え、
前記第１増幅素子の制御端子で入力信号を受け、
前記第１増幅素子の接地端子は接地され、（抵抗を介して接地されてもよい）
前記第１増幅素子の出力端子と前記第２増幅素子の接地端子は、抵抗を介して接続され、
前記第２増幅素子の制御端子は前記第１増幅素子の出力端子に接続され、
前記第２増幅素子の出力端子は電源に接続され、
前記第３増幅素子の出力端子は、負荷抵抗を介して接地され、
前記第３増幅素子の接地端子は、前記第２増幅素子の接地端子に接続され、
さらに、前記第３増幅素子の制御端子の電位を予め定められた値に保持する定電圧回路と、
前記第２増幅素子の接地端子と前記第３増幅素子の接地端子の接続点に予め定められた電流を供給する定電流回路と、を備え、
前記第３増幅素子の出力端子と前記負荷抵抗の接続点から出力が取り出される、ものである。
【００１５】
この発明に係る低歪率増幅器は、
それぞれ制御端子、接地端子及び出力端子を含む第１増幅素子乃至第３増幅素子を備え、
前記第１増幅素子の制御端子で入力信号を受け、
前記第１増幅素子の接地端子は接地され、（抵抗を介して接地されてもよい）
前記第１増幅素子の出力端子と前記第２増幅素子の接地端子は、抵抗を介して接続され、
前記第２増幅素子の制御端子は前記第１増幅素子の出力端子に接続され、
前記第２増幅素子の出力端子は、負荷抵抗又は出力回路（フォールデッドカスコード接続回路やカスコード接続回路）を介して電源に接続され、
前記第３増幅素子の出力端子は接地され、
前記第３増幅素子の接地端子は、前記第２増幅素子の接地端子に接続され、
さらに、前記第３増幅素子の制御端子の電位を予め定められた値に保持する定電圧回路と、
前記第２増幅素子の接地端子と前記第３増幅素子の接地端子の接続点に予め定められた電流を供給する定電流回路と、を備え、
前記第２増幅素子の出力端子と前記負荷抵抗の接続点又は前記出力回路から出力が取り出されるものである。
【００１６】
さらに、前記第１増幅素子の出力端子と前記第２増幅素子の制御端子の接続点に予め定められた電流を供給する第２定電流回路を備えるものでもよい。
【発明を実施するための最良の形態】
【００１７】
発明の実施の形態１．
発明の実施の形態に係る増幅回路を図１に示す。
【００１８】
Ｖｉｎは入力端である。ここで入力信号を受ける。なお、以下の説明において、Ｖｉｎを入力信号の意味でも使用する。
【００１９】
Ｑ１は、そのゲートで入力信号Ｖｉｎを受けるトランジスタ（ＦＥＴ）である。そのソースには抵抗Ｒ２が直接に接続され、当該抵抗Ｒ２を介して接地されている。
【００２０】
Ｑ２は、Ｑ１と直列に接続（トーテムポール接続）されたトランジスタ（ＦＥＴ）である。Ｑ２のソースとＱ１のドレインは可変抵抗ＶＲ１を介して接続されている。また、Ｑ２のゲートはＢ点、すなわちＱ１のドレインに直接接続されている。Ｑ２のソースは電源２４Ｖに接続されている。
【００２１】
Ｑ３は、定電流源として機能するトランジスタ（ＦＥＴ）である。Ｑ３のドレインは電源２４Ｖに接続され、そのソースは可変抵抗ＶＲ２を介してＡ点、すなわちＱ２のソースに直接接続されている。また、Ｑ３のゲートもＡ点に接続されている。
【００２２】
Ｑ４は、フォールデッドカスコード（folded cascode）接続されているＰＮＰ型バイポーラトランジスタである。Ｑ４のエミッタはＡ点に接続され、そのコレクタは負荷抵抗ＲＬの一端（出力端Ｖｏｕｔ）に接続されている。負荷抵抗ＲＬの他端は接地されている。また、Ｑ４のベースは、定電圧ダイオードＤとこれに直列に接続された抵抗Ｒ３からなる定電圧回路により、予め定められた電圧（図１では１９Ｖ）に保持されている。フォールデッドカスコード接続はベース接地回路であり、ベース電位が一定であればその出力を一定に保つことができる。
【００２３】
ＦＥＴＱ１〜Ｑ３は、それぞれ、制御端子（ゲート）、接地端子（ソース）、出力端子（ドレイン）を含む。バイポーラトランジスタＱ４は、制御端子（ベース）、接地端子（エミッタ）、出力端子（コレクタ）を含む。
【００２４】
負荷抵抗ＲＬの出力端Ｖｏｕｔに出力が発生するが、この出力は直列に接続されたコンデンサＣと抵抗Ｒ４を介して取り出される（なお、抵抗Ｒ４は無くてもよい）。Ｖｏが出力端である。
【００２５】
図１の回路と従来のＳＲＰＰ回路である図７の回路を比較すると、図７の回路では、増幅素子（真空管）ＶＴ１とＶＴ２の間から引き出される出力Ｖｏｕｔの回路にはコンデンサＣが設けられているのに対し、図１の回路ではコンデンサが設けられておらず、代わりに後述の定電流回路が設けられている点で相違する。言い換えれば、図１の回路では出力回路（Ｑ４、ＲＬ）は直流（直結）接続であり、従来の図７の回路では出力回路ＲＬは交流接続であった。図１の回路では、後述のように増幅素子（ＦＥＴ）Ｑ１とＱ２の接続点、言い換えればトランジスタＱ２のソース電位を固定するとともに、一定の電流Ｉconstを流すことで、従来のＳＲＰＰ回路の欠点（使いづらさ）を改善している。
【００２６】
図２及び図３は、図１の回路の各部の電圧及び電流波形を示す。なお、トランジスタ（ＦＥＴ）Ｑ１，Ｑ２に関して、その電圧・電流波形がかなり歪むように描いてあるが、これは説明の便宜上である。実際は、歪率は１０％以内で、グラフのように大きく歪むことはない。
【００２７】
図２（ａ）は入力電圧Ｖｉｎの波形を示す。
【００２８】
同図（ｂ）は、図１の回路のトランジスタＱ１及びＱ２の動作特性図である。当該特性は指数関数的である。
【００２９】
同図（ｃ）はトランジスタＱ１の出力電流Ｉｄ１の波形を示し、同図（ｄ）はトランジスタＱ２の出力電流Ｉｄ２の波形を示す。トランジスタＱ１及びＱ２は、入力電圧Ｖｉｎによりドライブされるが、同図（ｂ）に示すようにその特性が非線形であって負電圧の領域で増幅率が低くなっているので、同図（ｃ）（ｄ）に示すように、出力電流Ｉｐ１及びＩｐ２は上側に大きく下側に小さいという、上下非対称の波形になる。
【００３０】
図３（ａ）は、可変抵抗ＶＲ１の両端の電圧ＶＧ２の波形である。電圧ＶＧ２は、トランジスタＱ２と可変抵抗ＶＲ１の接続点Ａを基準とする、可変抵抗ＶＲ１の他端Ｂの電圧である。ＶＧ２＝ＶＢ−ＶＡである。また、−ＶＧ２＝ＶＲ１×Ｉｄ１である。
【００３１】
同図（ｂ）は、負荷抵抗ＲＬを流れる電流Ｉｏの波形を示す。同図（ｃ）は、トランジスタＱ４と負荷抵抗ＲＬの接続端の電圧Ｖｏｕｔの波形を示す。これらの図からわかるように、出力電流Ｉｏにおいては、図２（ｃ）（ｄ）の上下非対称の波形が打ち消されることで低歪みとなっている。出力電圧Ｖｏｕｔにおいても同様に低歪みとなっている。また、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎとは逆位相になっている。
【００３２】
図１の回路のＱ１、Ｑ２、Ｒ２、ＶＲ１は、それぞれ、図７の従来のＳＲＰＰ回路のＶＴ１、ＶＴ２、Ｒｓ、Ｒに対応する。Ｑ１、Ｑ２、Ｒ２、ＶＲ１の動作は従来のＳＲＰＰ回路の場合と同様であるので、その説明は省略する。
【００３３】
トランジスタＱ３と可変抵抗ＶＲ２とからなる回路は定電流回路である。トランジスタＱ３のソース端子に設けられた可変抵抗ＶＲ２を介してＱ１及び／又はＱ４へ一定の電流Ｉconstを供給している。
【００３４】
出力側のトランジスタＱ４のベース側の回路は定電圧回路である。定電圧（ツェナー）ダイオードＤと抵抗Ｒ３が直列に接続されている。それらの両端は電源２４Ｖと接地０Ｖに接続されている。この定電圧回路は、Ｑ４のベース電位を固定するためのものである。Ｑ４はバイポーラトランジスタであるので、Ｑ４のベースとダイオードＤのアノードの間には抵抗が設けられている。なお、定電圧（ツェナー）ダイオードＤをアース側に（抵抗Ｒ３側に）設けるようにしてもよいが、図１のように電源側に設けるほうが、電源電圧が変動したとき、その影響を軽減できると言われている。
【００３５】
出力側のトランジスタＱ４はフォールデッドカスコード接続されている。この接続は公知であるので、その説明は省略する。定電圧回路によりＱ４のベース電位が固定されているので、エミッタ電位が固定されている。したがって、そこに接続されたＱ２のソース電位が固定されることになる。Ｑ２のソース電位を固定してＱ１，Ｑ２の動作条件を変動させないことと、アース側に出力電流を取り出すことが、フォールデッドカスコード接続を使用した目的である。Ｑ４のエミッタ側での電流変化をそのままコレクタ側に移すので、コレクタから出力を電流として得ている。出力電流は負荷抵抗ＲＬに流すことで出力電圧に変換している。フォールデッドカスコード接続でなく、NPNトランジスタの通常のカスコード接続としてコレクタに接続された負荷抵抗を正電源に接続しても出力電圧を得る事ができるが、この場合正電源の変動が出力信号に重畳するのでそれだけ不利となる。
【００３６】
トランジスタＱ４を流れる出力電流Ｉｏと、トランジスタ（ＦＥＴ）Ｑ１を流れる電流Ｉｄ１、トランジスタ（ＦＥＴ）Ｑ２のＩｄ２及び定電流回路が出力する電流Ｉconstの間には次の関係がある。
Ｉｏ＝Ｉconst−Ｉｄ１＋Ｉｄ２
【００３７】
上記関係があるため、電流Ｉｄ１の歪みと電流Ｉｄ２の歪みが打ち消される（この点は後に繰り返し述べる）。したがって、図１の回路によれば低歪みを実現できる。
【００３８】
しかも、トランジスタＱ４によりトランジスタＱ２のソース電位を固定することで、トランジスタＱ１，Ｑ２の動作条件を変動させないことができる。すなわち、抵抗Ｒ２、抵抗ＶＲ１及び負荷抵抗ＲＬの各抵抗値の条件が緩和され、したがって、実用的な条件（例えば一定以上の出力振幅を得ること）のもとで、ＳＲＰＰ回路が持つ本来の特性である低歪みと大出力電圧を両立することができる。よって、発明の実施の形態によれば、実用的なオーデオアンプを構成することができる。
【００３９】
図１の回路を実際に組み立てて測定した歪率特性を、表１に示す。
【表１】
0004965506.tif 000002
【００４０】
なお、実機においては、図１には示さないが、ＦＥＴのプッシュプルソースフォロアーによる出力回路を追加して、その使用の有無をスイッチで切り替えるようにしていた。前記出力回路が有る方が特性（特に、高域特性）は良いが、前記出力回路が無いほうが音は良い。したがって、実際の測定では、前記出力回路を使用せず、図１の回路図の通りで動作させた。
【００４１】
表１からわかるように、図１の回路の歪率特性は、Ｖｏｕｔ＝１Ｖ〜５Ｖの範囲において０．００８％〜０．０５％であって、大変良好である。一般的に、無帰還の増幅器で、このような低歪の特性が示されることはない。他方、負帰還を使用したプリアンプでも歪率はずっと大きいことがある。
【００４２】
例えば、無帰還のバッファアンプにおいて歪率が２％を超えているものが発表されている（新  忠篤「６ＡＱ５（Ｔ）バッファ・アンプの製作」ラジオ技術、アイエー出版、２００７年５月号）。この歪率は、図１の増幅器の１００倍以上である。
【００４３】
また、負帰還をかけても最小の歪率が０．０４％程度のものが発表されている（長島  勝「ＥＬ９１（Ｔ）ライン・アンプを作る」ラジオ技術、アイエー出版、２００７年７月号）。負帰還をかけても、図１の増幅器の性能を超えることができていない。
【００４４】
なお、ＳＲＰＰ回路に負帰還を掛けることができるので、図１の回路に負帰還を掛けるようにしてもよい。それにより、更に歪率は低下する。ＳＲＰＰ回路では、もともと歪が極めて小さいが、利得を大きく設計して余った利得を負帰還にまわせば特性もさらに改善される。ＳＲＰＰ回路では利得を大きく設計することは容易である。
【００４５】
図１の回路はＳＲＰＰ回路の変形例とでも言うべきものであり、これは精密な調整が可能なSRPP回路であるところから、FTSRPP回路(Fine Tunable Shunt Regulated Push Pull Circuit)と呼ぶことができる。
【００４６】
FTSRPP回路の要点は、増幅素子Ｑ２のソース電位を固定し、増幅素子Ｑ１で歪んだ電流と、増幅素子Ｑ２の歪みにより発生させた逆位相の歪み電流を加算し打ち消すものである（この点はＳＲＰＰ回路と同じ）。増幅素子Ｑ２で増幅素子Ｑ１と同程度に歪ませると、特性曲線を逆向きに曲げる事になるので初めの曲がりは打ち消されて直線状になる。ここでは２倍程度歪ませて特性曲線を逆向きに曲げて、即ちＱ１の出力電流に含まれる歪成分と同程度の逆位相の歪成分を含んだＱ２の出力電流を作り、両者を加算して歪成分だけを打ち消している。FTSRPP回路の出力は、電流としてフォールデッドカスコード接続回路、すなわちトランジスタ（増幅素子）Ｑ４のコレクタから取り出される。増幅素子Ｑ２のソース電位（Ａ点）の固定と出力電流の取り出しのために、フォールデッドカスコード接続回路と、ダイオードＤと抵抗Ｒ３からなる定電流回路を用いている。フォールデッドカスコード接続回路のコレクタに負荷抵抗ＲＬを接続することで、接続点Ｖｏｕｔから出力電圧を得ることができる。なお、正電源の変動が出力信号に重畳することを許容できるのであれば、フォールデッドカスコード接続回路は通常のカスコード接続回路に替えてもよい。
【００４７】
図１のFTSRPP回路において、出力電圧Ｖｏｕｔは入力信号Ｖｉｎと逆位相である。図１のFTSRPP回路は、出力が逆位相なので１段増幅と言えるが、２段目（Ｑ４)も増幅に関与しているので、いわば１．５段増幅と云えるかも知れない。
【００４８】
先に、増幅素子Ｑ１で歪んだ電流と、増幅素子Ｑ２の歪みにより発生させた逆位相の歪み電流を加算し打ち消すと述べたが、その歪の打ち消し量は増幅素子Ｑ２のソースに接続された可変抵抗ＶＲ１で調節することができる。
【００４９】
従来のSRPP回路では、電流の加算と出力電圧の発生を負荷抵抗（図７のＲＬ）で同時に行っているので、低歪と大出力電圧を両立させる条件の実現が困難であった。これに対し、図１のFTSRPP回路では、打ち消し歪み量の調節と増幅素子Ｑ２の動作点の設定が独立に行えるので（前者は可変抵抗ＶＲ１、後者はフォールデッドカスコード接続回路と定電流回路によりそれぞれ独立に行える）、低歪と大出力電圧が容易に実現できる。
【００５０】
発明の実施の形態２．
図４は、発明の実施の形態２に係る低歪率増幅器の回路図を示す。図４の回路は、改良され直線化したトーテムポール回路を備えるものであり、RSTP回路(Reformed Straight Totem Pole Circuit)と呼べるものである。
【００５１】
図４の回路（FTSRPP回路）と、図１の回路（RSTP回路）の共通点は次の通りである。（共通点１）増幅素子（FET、真空管）Q1、Q2が縦に直列接続されている。いわゆるトーテムポール回路を構成している。
（共通点２）上側の増幅素子Q2のソース（又はカソード）の電位が固定されている。
（共通点３）下側の増幅素子Q1の出力信号が、コンデンサを介さず上側素子Q2のゲート（又はグリッド）を直結で駆動する。
（共通点４）下側の増幅素子Q1の歪みを上側の増幅素子Q2に発生させた歪で打ち消す低歪増幅回路である。
（共通点５）上側の増幅素子Q2のソース（又はカソード）電位の固定にフォールデッドカスコード接続回路（又はカスコード接続回路）を用いる。
他にも、電源電圧が２４Ｖである点で共通するがこれは設計事項であり、電源電圧が異なってもよい。
【００５２】
図４の回路（FTSRPP回路）と、図１の回路（RSTP回路）の相違点は次の通りである。
（相違点１）FTSRPP回路では出力電流をQ2のソース（又はカソード）からフォールデッドカスコード接続回路を介して取り出すが、RSTP回路では出力電流をQ2のドレイン（又はプレート）から取り出す。
（相違点２）FTSRPP回路では歪を足し算（正確には、逆位相の歪を足し算するので、実際は減算に相当する）で打ち消すが、RSTP回路では増幅素子Ｑ１で歪んだ信号電流を増幅素子Ｑ２が特性曲線が同程度に逆向きに曲がったように機能して二度目の変換を行い特性曲線の曲がりを修正するので、歪の修正を掛け算で行っている。
（相違点３）FTSRPP回路では必要な歪を発生させるためQ2のVR1の値が制約されるが、RSTP回路ではQ2のRは制約されない。
他にも、定電圧ダイオードＤが１５Ｖのものであり、トランジスタＱ４のベース抵抗の電位が９Ｖである点も相違する。これも設計事項である。
トランジスタＱ４を流れる電流から出力を取り出していないので、トランジスタＱ４のコレクタに抵抗を設ける必要がない。
【００５３】
図４のRSTP回路は、Q2のソース電位を固定し、Q1で歪んだ電流でQ2を駆動し、Q2に生じる逆位相の歪でＱ１の歪を修正し打ち消すというものである。Q1の特性曲線の曲がり（歪）を、Q2の逆方向の曲がりで打ち消して、最終的な入力−出力特性直線化するとも云える。RSTP回路の出力は電流としてQ2のドレインから取り出される。出力電流を出力電圧を得るのに、図４に示すように負荷抵抗RLを接続してもよいし、フォールデッドカスコード接続回路（図１のＱ４、ＲＬに相当する回路）やカスコード接続回路を使用してもよい。図４の回路において、その出力電圧は入力信号と同位相である。
【００５４】
図４において示されている電流Id1、Id2は、図１のFTSRPP回路のものと同じである。図１のFTSRPP回路では、動作点を適宜選んでId2をId1の２倍くらい歪ませて、そこで発生したId1と逆位相の歪電流でもともとのId1の歪電流を打ち消している。これに対して、図４のRSTP回路では、Id1の歪と逆向きに同じくらい歪むような特性曲線上の点になるよう動作点を調節し、歪電流を打ち消した無歪の電流Id2を作っている。
出力電圧Voは負荷抵抗ＲＬと電流Ｉｄ２の積、すなわちVo＝RL×Id2で与えられる。
【００５５】
なお、歪打ち消し量はQ5のソースに接続されたVR1で定電流回路（第２定電流回路）の電流を変化させ、Q2の動作点を移動させることで、望むような特性曲線の曲がり部位で動作するよう調節することができる。
【００５６】
図４の回路によれば、Q1で生じた歪をQ2の歪みで修正しているが、加算して打ち消すのではないので正位相と逆位相の歪電流の大きさを揃える必要がなく、Q1とQ2の利得設定の自由度が大きく、高利得増幅器の設計に有利である。図４のRSTP回路は精密に歪を打ち消せるように工夫した直結２段増幅回路とも云える。
【００５７】
ＳＲＰＰ回路では、一方の増幅素子ＶＴ２を他方ＶＴ１の２倍くらい歪ませて両者を加算して歪を打ち消すようにしている。ＲＳＴＰ回路では、増幅素子Ｑ１で歪んだ信号を増幅素子Ｑ２で同じ程度歪ませて、曲った特性をもう一度同じだけ曲げて直線にするというようなものである。いわば、掛け算で直線化している。また、ＲＳＴＰ回路では、フォールデッドカスコードを併用した場合、そこに供給する電流は一定になり。入力信号の有無に関わらず消費電流が変化しないというメリットもある。このような点からも、ＲＳＴＰ回路には、オーデオに好適であると言える。ＲＳＴＰ回路の方がオーデオ的にはエレガントである。  
【００５８】
なお、第１増幅素子Ｑ１の出力端子と第２増幅素子Ｑ２の接地端子に接続された抵抗Ｒとの間に、第１増幅素子Ｑ１に掛る電圧を減らすために、電圧シフト回路又はカスコード回路を挿入するようにしてもよい。そのようにしても、図１及び図４の回路の動作原理に変化は生じない。
図５は、カスコード回路を設けた回路図を示す。第１増幅素子Ｑ１に掛かる電圧を低減してゲート電流による雑音を低下させるため、第１増幅素子Ｑ１と第２増幅素子Ｑ２の間にカスコード回路を挿入している。同図で点線で囲んだ部分のバイポーラトランジスタＱ５とそのベース抵抗Ｒがカスコード回路を構成する。
図６は、シフト回路を設けた回路図を示す。図５と同様にシフト回路を挿入している。同図で点線で囲んだ部分のバイポーラトランジスタＱ５、１ｋΩと１０ｋΩの抵抗、Ｑ５のエミッタに設けられた抵抗がシフト回路を構成する。
【００５９】
本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。
【図面の簡単な説明】
【００６０】
【図１】発明の実施の形態１に係る増幅器の回路図である。
【図２】発明の実施の形態１に係る増幅器の動作説明図である。
【図３】発明の実施の形態１に係る増幅器の動作説明図である。
【図４】発明の実施の形態２に係る増幅器の回路図である。
【図５】発明の実施の形態に係る他の増幅器の回路図である。
【図６】発明の実施の形態に係る他の増幅器の回路図である。
【図７】従来のＳＲＰＰ増幅器の回路図である。
【図８】従来のＳＲＰＰ増幅器の動作説明図である。
【図９】従来のＳＲＰＰ増幅器の動作説明図である。
【符号の説明】
【００６１】
Ｑ１、Ｑ２、ＶＲ１、Ｒ２  ＳＲＰＰ回路
Ｑ３、ＶＲ２  定電流回路
Ｑ５，ＶＲ３  第２定電流回路
Ｑ４  フォールデッドカスコード接続のトランジスタ
Ｄ、Ｒ３  定電圧回路
ＲＬ  負荷抵抗
【図１】
0004965506.tif 000003
【図２】
0004965506.tif 000004
【図３】
0004965506.tif 000005
【図４】
0004965506.tif 000006
【図５】
0004965506.tif 000007
【図６】
0004965506.tif 000008
【図７】
0004965506.tif 000009
【図８】
0004965506.tif 000010
【図９】
0004965506.tif 000011