(57)【特許請求の範囲】
【請求項１】
複数の出力端子と各出力端子間を接続する複数の伝送線路とを有する出力部と、
等価回路において多段に直列接続する複数の１／４波長伝送線路により入力端子と前記出力部とを接続する変成器部と、
を備え、
等価回路における前記複数の出力端子のそれぞれについて、前記入力端子の方向から一の出力端子に接続する伝送線路の特性インピーダンスと、該一の出力端子を含む、該伝送線路よりも前記入力端子から離れる方向に位置する一以上の出力端子の合成インピーダンスとが等しく、
前記変成器部が、一端が前記入力端子と接続する第１の１／４波長伝送線路と、該第１の１／４波長伝送線路の他端と前記出力部とを接続する第２の１／４波長伝送線路とを有する２段変成器であり、
前記第１の１／４波長伝送線路及び前記第２の１／４波長伝送線路の線幅が互いに等しい、
ことを特徴とする信号分配器。
【請求項２】
複数の出力端子と各出力端子間を接続する複数の伝送線路とを有する出力部と、入力端子と前記出力部とを接続する変成器部とを備える信号分配器を設計する情報処理装置における、信号分配器の設計方法であって、
前記入力端子での入力端子インピーダンス、前記出力端子の個数、及び前記信号分配器の通過域内許容反射量に対応する許容反射係数の入力を受け付ける受付ステップと、
前記受付ステップにおいて受け付けられた入力端子インピーダンス及び出力端子の個数に基づいて、下記式（１）
Ｚ１＝２Ｚ０，Ｚ２＝２Ｚ０／３，…，Ｚｋ＝２Ｚ０／（Ｎ−２）  …（１）
ただし、ｋ＝（Ｎ−１）／２
（式中、Ｚ０は前記入力端子インピーダンスを表し、Ｎは前記出力端子の個数を表す。）
により、各出力端子間を接続する複数の伝送線路の特性インピーダンスＺｋを算出する第１算出ステップと、
前記受付ステップにおいて受け付けられた入力端子インピーダンス及び出力端子の個数に基づいて、下記式（２）
Ｚin＝Ｚ０／（２ｎ＋１）  …（２）
ただし、ｎ＝（Ｎ−１）／２
（式中、Ｚ０は前記入力端子インピーダンスを表し、Ｎは前記出力端子の個数を表す。）
により、前記変成器部と前記出力部との接続点における負荷Ｚinを算出する第２算出ステップと、
前記受付ステップにおいて受け付けられた入力端子インピーダンス及び許容反射係数と、前記第２算出ステップにおいて算出された負荷とに基づいて、下記式（３）及び（４）
ρｍ２＝｛（Ｋ0L−Ｋ12２）／（Ｋ0L＋Ｋ12２）｝２  …（３）
（式中、ρｍは前記許容反射係数を表し、Ｋ0Lは前記負荷と前記入力端子インピーダンスとの比を表し、Ｋ12は前記変成器部を構成する第１の１／４波長伝送線路の特性インピーダンスと第２の１／４波長伝送線路の特性インピーダンスの１／２との比を表す。すなわち、Ｋ0L＝Ｚin／Ｚ０，Ｋ12＝（Ｚm2／２）／Ｚm1）
Ｚm1（Ｚm2／２）＝Ｚ０Ｚin  …（４）
（式中、Ｚ０は前記入力端子インピーダンスを表し、Ｚinは前記負荷を表す。）
により、前記第１の１／４波長伝送線路の特性インピーダンスＺm1と前記第２の１／４波長伝送線路の特性インピーダンスＺm2とを算出する第３算出ステップと、
前記第１算出ステップ及び前記第３算出ステップにおいて算出された特性インピーダンスを出力する出力ステップと、
を含むことを特徴とする信号分配器の設計方法。
【請求項３】
複数の出力端子と各出力端子間を接続する複数の伝送線路とを有する出力部と、入力端子と前記出力部とを接続する変成器部とを備える信号分配器を設計する情報処理装置における、信号分配器の設計方法であって、
前記入力端子での入力端子インピーダンス、前記出力端子の個数、及び線路パラメータ比の入力を受け付ける受付ステップと、
前記受付ステップにおいて受け付けられた入力端子インピーダンス及び出力端子の個数に基づいて、下記式（５）
Ｚ１＝２Ｚ０，Ｚ２＝２Ｚ０／３，…，Ｚｋ＝２Ｚ０／（Ｎ−２）  …（５）
ただし、ｋ＝（Ｎ−１）／２
（式中、Ｚ０は前記入力端子インピーダンスを表し、Ｎは前記出力端子の個数を表す。）
により、各出力端子間を接続する複数の伝送線路の特性インピーダンスＺｋを算出する第１算出ステップと、
前記受付ステップにおいて受け付けられた入力端子インピーダンス及び出力端子の個数に基づいて、下記式（６）
Ｚin＝Ｚ０／（２ｎ＋１）  …（６）
ただし、ｎ＝（Ｎ−１）／２
（式中、Ｚ０は前記入力端子インピーダンスを表し、Ｎは前記出力端子の個数を表す。）
により、前記変成器部と前記出力部との接続点における負荷Ｚinを算出する第２算出ステップと、
前記受付ステップにおいて受け付けられた入力端子インピーダンス及び線路パラメータ比と、前記第２算出ステップにおいて算出された負荷とに基づいて、下記式（７）及び（８）
（Ｚm2／２）＝Ｋ12Ｚm1  …（７）
（式中、Ｋ12は前記線路パラメータ比を表す。）
Ｚm1（Ｚm2／２）＝Ｚ０Ｚin  …（８）
（式中、Ｚ０は前記入力端子インピーダンスを表し、Ｚinは前記負荷を表す。）
により、前記第１の１／４波長伝送線路の特性インピーダンスＺm1と前記第２の１／４波長伝送線路の特性インピーダンスＺm2とを算出する第３算出ステップと、
前記第１算出ステップ及び前記第３算出ステップにおいて算出された特性インピーダンスを出力する出力ステップと、
を含むことを特徴とする信号分配器の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波信号を分配する信号分配器及びその設計方法に関する。
【背景技術】
【０００２】
マイクロ波ミリ波信号をＮ方向に分配する回路としてウィルキンソン電力分配器が良く知られている（下記非特許文献１参照）。ウィルキンソン電力分配器では、どの入出力端子から見ても整合が取れており、出力端子間のアイソレーションも取れている。しかしながら、３方向以上に分配する場合には回路が立体構造になるので、回路を平面状に構成したり集積回路を製作したりすることは困難である。この課題を解決する技術として、下記特許文献１に記載の電力合成器及び電力分配器が知られている。
【０００３】
入力信号を分配する際には、入力信号に対して反射成分を生じないことが要求される。平面構成の回路でこの要求を満たすものとして、下記非特許文献２及び３に記載の変成器付き多分配回路や、下記非特許文献４に記載のバグレー・ポリゴン電力分配器が知られている。また、基板の裏面から同軸ケーブルにより給電し、基板の表面上で放射状に信号を多分配する回路も知られている（下記非特許文献５）。
【０００４】
入力信号を２ｎ＋１分割（ｎは整数）する従来のバグレー・ポリゴン電力分配器では、隣り合う出力端子間の伝送路長が半波長と決まっているので、回路が大型化する傾向があった。この点を改善するものとして、特願２００６−３１３００３号明細書に記載の電力分配器がある。この電力分配器により回路の小型化が実現できると共に分配特性を改善できる。
【非特許文献１】http://www.microwaves101.com/encyclopedia/wilkinson_nway.cfm
【非特許文献２】M. Kishihara, K. Yamane and I.Ohta,“Design of broadband microstrip-type multi-waypower dividers”、Asia-Pacific Microwave Conference, Proc., vol.3, pp.1688-1691, Nov.2003.
【非特許文献３】M. Kishihara, K. Yamane and I.Ohta,“DParallel processing of powell’s optimization algorithmand its application to design of multi-way power dividers,” Asia-Pacific MicrowaveConference, Proc., 2005.
【非特許文献４】http://www.dc2light.pwp.blueyonder.co.uk/Webpage/Hybridcouplers.htm#bagley
【非特許文献５】E.L.Holzman, “An eiginvalue equation analysis of a symmetrical coax line to N-waywaveguide power divider, “ IEEE Trans. on MTT, Vol.42, No7, July 1994.
【特許文献１】特開平９−２８９４０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特願２００６−３１３００３明細書に記載の電力分配器では、入力端子における反射損が所定のレベル以下である帯域（入力端子における反射特性が良い帯域）が狭い。
【０００６】
本発明は、上記課題を解決するためになされたものであり、回路の小型化を実現すると共に、入力端子における反射特性を広帯域に亘って向上させることが可能な信号分配器及びその設計方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の信号分配器は、複数の出力端子と各出力端子間を接続する複数の伝送線路とを有する出力部と、等価回路において多段に直列接続する複数の１／４波長伝送線路により入力端子と出力部とを接続する変成器部と、を備え、等価回路における複数の出力端子のそれぞれについて、入力端子の方向から一の出力端子に接続する伝送線路の特性インピーダンスと、該一の出力端子を含む、該伝送線路よりも入力端子から離れる方向に位置する一以上の出力端子の合成インピーダンスとが等しく、変成器部が、一端が入力端子と接続する第１の１／４波長伝送線路と、該第１の１／４波長伝送線路の他端と出力部とを接続する第２の１／４波長伝送線路とを有する２段変成器であり、第１の１／４波長伝送線路及び第２の１／４波長伝送線路の線幅が互いに等しい、ことを特徴とする。
【０００８】
このような信号分配器によれば、変成器部が、複数の１／４波長伝送線路が直列に接続された多段変成器であるので、１段変成器の場合と比較して、入力端子における反射損が広帯域に亘って低減される（入力端子における反射特性（入力反射特性）が広帯域に亘って向上する）。また、各出力端子について、入力端子の方向から一の出力端子に接続する伝送線路の特性インピーダンスが、その伝送線路よりも入力端子から離れる方向に位置する一以上の出力端子の合成インピーダンスと等しくなるように、出力端子間の伝送線路を設けることで、出力端子間の伝送線路の長さを任意に選択できる。その結果、出力端子間の伝送線路長を短くして回路を小型化できる。すなわち、このような信号分配器により、回路の小型化を実現すると共に、入力端子における反射特性を広帯域に亘って向上させることが可能となる。
【００１０】
この場合、変成器部を構成する１／４波長伝送線路の線幅が一定であるので、信号分配器を容易に製作することが可能になる。
【００１１】
本発明の信号分配器の設計方法は、複数の出力端子と各出力端子間を接続する複数の伝送線路とを有する出力部と、入力端子と出力部とを接続する変成器部とを備える信号分配器を設計する情報処理装置における、信号分配器の設計方法であって、入力端子での入力端子インピーダンス、出力端子の個数、及び信号分配器の通過域内許容反射量に対応する許容反射係数の入力を受け付ける受付ステップと、受付ステップにおいて受け付けられた入力端子インピーダンス及び出力端子の個数に基づいて、下記式（１）
Ｚ１＝２Ｚ０，Ｚ２＝２Ｚ０／３，…，Ｚｋ＝２Ｚ０／（Ｎ−２）  …（１）
ただし、ｋ＝（Ｎ−１）／２
（式中、Ｚ０は入力端子インピーダンスを表し、Ｎは出力端子の個数を表す。）
により、各出力端子間を接続する複数の伝送線路の特性インピーダンスＺｋを算出する第１算出ステップと、受付ステップにおいて受け付けられた入力端子インピーダンス及び出力端子の個数に基づいて、下記式（２）
Ｚin＝Ｚ０／（２ｎ＋１）  …（２）
ただし、ｎ＝（Ｎ−１）／２
（式中、Ｚ０は入力端子インピーダンスを表し、Ｎは出力端子の個数を表す。）
により、変成器部と出力部との接続点における負荷Ｚinを算出する第２算出ステップと、受付ステップにおいて受け付けられた入力端子インピーダンス及び許容反射係数と、第２算出ステップにおいて算出された負荷とに基づいて、下記式（３）及び（４）
ρｍ２＝｛（Ｋ0L−Ｋ12２）／（Ｋ0L＋Ｋ12２）｝２  …（３）
（式中、ρｍは許容反射係数を表し、Ｋ0Lは負荷と入力端子インピーダンスとの比を表し、Ｋ12は変成器部を構成する第１の１／４波長伝送線路の特性インピーダンスと第２の１／４波長伝送線路の特性インピーダンスの１／２との比を表す。すなわち、Ｋ0L＝Ｚin／Ｚ０，Ｋ12＝（Ｚm2／２）／Ｚm1）
Ｚm1（Ｚm2／２）＝Ｚ０Ｚin  …（４）
（式中、Ｚ０は入力端子インピーダンスを表し、Ｚinは負荷を表す。）
により、第１の１／４波長伝送線路の特性インピーダンスＺm1と第２の１／４波長伝送線路の特性インピーダンスＺm2とを算出する第３算出ステップと、第１算出ステップ及び第３算出ステップにおいて算出された特性インピーダンスを出力する出力ステップと、を含むことを特徴とする。
【００１２】
このような信号分配器の設計方法によれば、入力端子での入力端子インピーダンス、出力端子の個数、及び信号分配器の通過域内許容反射量に対応する許容反射係数を入力することにより、上記信号分配器を構成する各伝送線路の特性インピーダンスを算出できる。すなわち、回路の小型化を実現すると共に、入力端子における反射特性を広帯域に亘って向上させることが可能な信号分配器を設計できる。
【００１３】
本発明の信号分配器の設計方法は、複数の出力端子と各出力端子間を接続する複数の伝送線路とを有する出力部と、入力端子と出力部とを接続する変成器部とを備える信号分配器を設計する情報処理装置における、信号分配器の設計方法であって、入力端子での入力端子インピーダンス、出力端子の個数、及び線路パラメータ比の入力を受け付ける受付ステップと、受付ステップにおいて受け付けられた入力端子インピーダンス及び出力端子の個数に基づいて、下記式（５）
Ｚ１＝２Ｚ０，Ｚ２＝２Ｚ０／３，…，Ｚｋ＝２Ｚ０／（Ｎ−２）  …（５）
ただし、ｋ＝（Ｎ−１）／２
（式中、Ｚ０は入力端子インピーダンスを表し、Ｎは出力端子の個数を表す。）
により、各出力端子間を接続する複数の伝送線路の特性インピーダンスＺｋを算出する第１算出ステップと、受付ステップにおいて受け付けられた入力端子インピーダンス及び出力端子の個数に基づいて、下記式（６）
Ｚin＝Ｚ０／（２ｎ＋１）  …（６）
ただし、ｎ＝（Ｎ−１）／２
（式中、Ｚ０は入力端子インピーダンスを表し、Ｎは出力端子の個数を表す。）
により、変成器部と出力部との接続点における負荷Ｚinを算出する第２算出ステップと、受付ステップにおいて受け付けられた入力端子インピーダンス及び線路パラメータ比と、第２算出ステップにおいて算出された負荷とに基づいて、下記式（７）及び（８）
（Ｚm2／２）＝Ｋ12Ｚm1  …（７）
（式中、Ｋ12は線路パラメータ比を表す。）
Ｚm1（Ｚm2／２）＝Ｚ０Ｚin  …（８）
（式中、Ｚ０は入力端子インピーダンスを表し、Ｚinは負荷を表す。）
により、第１の１／４波長伝送線路の特性インピーダンスＺm1と第２の１／４波長伝送線路の特性インピーダンスＺm2とを算出する第３算出ステップと、第１算出ステップ及び第３算出ステップにおいて算出された特性インピーダンスを出力する出力ステップと、を含むことを特徴とする。
【００１４】
このような信号分配器の設計方法によれば、入力端子での入力端子インピーダンス、出力端子の個数、及び線路パラメータ比を入力することにより、上記信号分配器を構成する各伝送線路の特性インピーダンスを算出できる。すなわち、回路の小型化を実現すると共に、入力端子における反射特性を広帯域に亘って向上させることができ、且つ、第１の１／４波長伝送線路の幅と第２の１／４波長伝送線路の幅とが等しい信号分配器を設計できる。
【発明の効果】
【００１５】
このような信号分配器及びその設計方法によれば、多段変成器が導入されると共に、出力端子間の伝送線路の長さではなくその特性インピーダンスが指定されるので、回路の小型化を実現すると共に、入力端子における反射特性を広帯域に亘って向上させることが可能になる。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００１７】
まず、図１を用いて、実施形態に係る信号分配器１の構成を説明する。図１は、実施形態に係る信号分配器１の平面図である。信号分配器１は、マイクロ波信号が入力される入力端子１０と、信号分配器の幅方向に沿って一列に並ぶように設けられた５個の出力端子２１と各出力端子２１間を接続する複数の伝送線路２２とを有する出力部２０と、入力端子１０と出力部２０とを接続する変成器部３０とを備えている。信号分配器１の形状は、入力端子１０から見て左右対称である。なお、出力端子２１の個数は、奇数である限り限定されることはない。
【００１８】
変成器部３０は、一端が入力端子１０と接続する直線状の伝送線路（第１の１／４波長伝送線路）３１と、その伝送線路３１の他端に接続された、円弧状の伝送線路（第２の１／４波長伝送線路）３２とを備えている。伝送線路３１の他端は伝送線路３２の中心部と接続しており、伝送線路３２の端部（出力部２０との接続部）はその中心部から見て入力端子１０とは反対方向に配置されている。すなわち、変成器部３０は、伝送線路３２において二方向に分岐している。伝送線路３１の長さ、及び伝送線路３２の中心部から端部までの長さは、共に中心周波数（１ＧＨｚ）の１／４波長であり、それらの幅は互いに等しくなるように設計されている。このように、信号分配器１は２段１／４波長変成器を用いた信号分配器である。
【００１９】
図２は、信号分配器１の回路パターンを示す図である。伝送線路２２、３１及び３２はマイクロストリップ線路である。基板厚は０．９６５ｍｍであり、基板の比誘電率は２．６である。伝送線路の厚さ（銅箔厚）は０．０１８ｍｍである。図２に示すように、伝送線路部分は、入力端子１０から出力端子２１にかけての長さが１１５．４ｍｍ、全体幅が５９．１２ｍｍである。伝送線路３１の長さ及び幅は、それぞれ５０．０４ｍｍ、５ｍｍであり、伝送線路３２が描く円弧の内径及び外径は、それぞれ２４．２５ｍｍ、２９．２５ｍｍであり、伝送線路３２の幅は５ｍｍである。もっとも、信号分配器１の設計は上記各値に縛られること無く、必要に応じて各寸法を変更してよい。
【００２０】
なお、以下では、説明の便宜のため、入力端子１０を入力端子＃１ともいい、出力端子２１を図２の右方から順に出力端子＃２，＃３，…，＃６ともいう（図２参照）。また、出力端子＃３及び＃４を接続する伝送線路を２２ａ，出力端子＃４及び＃５を接続する伝送線路を２２ｂ，出力端子＃２及び＃３を接続する伝送線路を２２ｃ，出力端子＃５及び＃６を接続する伝送線路を２２ｄともいう。伝送線路２２ａ及び２２ｂの長さは１３．２６ｍｍであり、伝送線路２２ｃ及び２２ｄの長さは１２．５４ｍｍである。
【００２１】
図３は、信号分配器１の等価回路を一般化したものを示す図である。信号分配器１のような、入力端子から見て左右対称である分配器の等価回路は、その形状の対称性を考慮して図３のように示される。図３の位置Ｐ０は出力端子＃４に対応し、位置Ｐ１は出力端子＃３，＃５に対応する。図３には現れていないが、位置Ｐ２が図２における出力端子＃２，６に対応する。
【００２２】
入力端子インピーダンス及び出力端子＃２〜＃６の負荷インピーダンスはＺ０（Ω）である。このとき、伝送線路２２ａ，２２ｂの特性インピーダンスＺ１は、
Ｚ１＝２Ｚ０ 
で示される。すなわち、入力端子＃１の方向から出力端子＃４に接続する伝送線路２２ａ及び２２ｂの特性インピーダンスは、出力端子＃３の負荷インピーダンスの２倍と等しい。伝送線路２２ａ及び２２ｂの長さＬ１は信号分配器１では１３．２６ｍｍであるが、これに限定されずに任意に決定できる。
【００２３】
また、伝送線路２２ｃ及び２２ｄの特性インピーダンスＺ２は、
Ｚ２＝２Ｚ０／３
で示される。すなわち、入力端子＃１の方向から出力端子＃３（＃５）に接続する伝送線路２２ｃ及び２２ｄの特性インピーダンスは、出力端子＃３，＃４，＃５の合成インピーダンスの２倍と等しい。伝送線路２２ｃ及び２２ｄの長さＬ２は信号分配器１では１２．５４ｍｍであるが、この長さも任意に決定できる。
【００２４】
出力端子２１間の伝送線路２２の特性インピーダンスを示す一般式は上記式（１）で示される（上記式（５）も同様である）。また、図３における位置Ｐｎ（変成器部３０と出力部２０との接続点）での負荷Ｚinは上記式（２）で示される（上記式（６）も同様である）。
【００２５】
次に、変成器部３０を構成する伝送線路３１及び伝送線路３２の特性インピーダンスＺm1，Ｚm2の決定方法、すなわち変成器部３０の決定方法を説明する。なお、２段目の伝送線路である伝送線路３２の製作時の特性インピーダンスはＺm2であるが、伝送線路３２は伝送線路３１との接続部から二方向に分かれるため、等価回路上での伝送線路３２の特性インピーダンスはＺm2／２で示される。
【００２６】
図４は、チェビシェフ型２段１／４波長変成器の反射特性を示すグラフであり、縦軸は反射損、横軸は電気長である。比帯域幅をｗＴ＝（π−２θｍ）／（π／２）、通過域（反射損が所定のレベル以下である区間）の下限及び上限の電気長をそれぞれθｍ，π−θｍ、無反射となる下側及び上側の電気長をそれぞれθｚ，π−θｚとする。また、θ＝０，πにおける反射損をＧroとし、通過域内許容反射量をＧrmとする。伝送線路３１及び３２の長さＬａ，Ｌｂは、それぞれλ０／４（λ０は中心周波数波長）である。
【００２７】
まず、インピーダンス比Ｋ0L及びＫ12をそれぞれ以下のように定義する。すなわち、Ｋ0Lは、上記位置Ｐｎでの負荷の、入力端子インピーダンスＺ０に対する比であり、Ｋ12は、伝送線路３２の特性インピーダンスの１／２の、伝送線路３１の特性インピーダンスに対する比である。
Ｋ0L＝Ｚin／Ｚ０，Ｋ12＝（Ｚm2／２）／Ｚm1
【００２８】
また、入力端子１０から図３における位置Ｐｎへの伝送特性を下記式で定義する。
｜Ｓ12｜２＝１／｛１＋ｈｍ２Ｔ２２（ｘ）｝
ただし、Ｔ２（ｘ）＝２ｘ２−１，  ｘ＝ｃｏｓθ／ｃｏｓθｍ
【００２９】
更に、反射係数の絶対値をρとし、Ｇro，Ｇrmのそれぞれに対応する反射係数の絶対値をρ０，ρｍとすると、値ρｍは上記式（３）により示され、値ρ，ρ０はそれぞれ以下のように定義される。
ρ２＝１−｜Ｓ12｜２
ρ０２＝｛（Ｋ0L−１）／（Ｋ0L＋１）｝２
【００３０】
θ＝θｍのときにはρ＝ρｍとなるので、
ｈｍ２＝ρｍ２／（１−ρｍ２）
【００３１】
θ＝０又はπのときに
ｈ０２＝ｈｍ２Ｔ２２（ｘ０），  ｘ０＝±１／ｃｏｓθｍ
とおくと、ρ＝ρ０より
ｈ０２＝ρ０２／（１−ρ０２）＝（Ｋ0L−１）２／４Ｋ0L
【００３２】
θ＝θｚ、すなわち完全整合のときの実部・虚部条件から、下記式と上記式（４）（上記式（８）も同様）が導かれる。
ｔａｎ２（θｚ）＝Ｋ12（Ｋ0L−１）／（Ｋ0L−Ｋ12２）  …（９）
【００３３】
また、完全整合時はＴ２（ｘ）＝０でなければならないので、
【数１】
0004982806.tif 000002
であり、このとき次式が成立する。
ｈｍ２＝ｈ０２ｃｏｔ４θｚ
【００３４】
上述した一連の理論に基づいて、通過域内許容反射量（又は比帯域幅）に着目した設計方法（以下「第１の設計方法」という）を説明する。
【００３５】
まず、許容反射係数ρｍ、入力端子インピーダンスＺ０及び位置Ｐｎでの負荷Ｚinが与えられた場合には、上記式（３）よりインピーダンス比Ｋ12が定まり、更に上記式（４）を用いることで、伝送線路３１の特性インピーダンスＺm1と伝送線路３２の特性インピーダンスＺm2とを決定できる。これに加えて、ｈ０，ｈｍよりθｚ，θｍが定まるので、下記式により比帯域幅ｗＴが導かれる。
ｗＴ＝２−４θｍ／π
【００３６】
また、比帯域幅ｗＴ、入力端子インピーダンスＺ０及び位置Ｐｎでの負荷Ｚinが与えられた場合には、θｍ，θｚ，ｈ０２，ｈｍ２，ρｍの順に値が定まるので、やはり、伝送線路３１の特性インピーダンスＺm1と伝送線路３２の特性インピーダンスＺm2とを決定できる。
【００３７】
次に、二つの周波数ｆ１及びｆ２（ｆ２＝ｕｆ１）に着目した設計方法（以下「第２の設計方法」という）を説明する。ここでは、周波数ｆ１及びｆ２で無反射になるとする。参考文献（C.Monzon, "A small dual-frequency transformer in twosections," IEEE Trans. Microwave Theory Tech., vol.51, no.4, pp.1157-1161,Apr. 2003）によれば、伝送線路３１及び３２の長さＬａ，Ｌｂは互いに等しくなり、周波数ｆ１，ｆ２での電気長θz1＝β１Ｌａ，θz2＝β２Ｌｂについては、θz1＋θz2＝πが成立する。ｆ２＝ｕｆ１のときにはθz2＝ｕθz1であるから、θz1＝π／（１＋ｕ），θz2＝ｕπ／（１＋ｕ）となる。これらより下記式が成立する。
Ｌａ＝Ｌｂ＝λ１／｛２（１＋ｕ）｝
なお、λ１は、無反射となる下側の波長である。ｕ＝２であればＬａ＋Ｌｂ＝λ１／３となり、伝送線路３１及び３２の全長は、無反射となる下側の周波数に対して１／３波長となる。
【００３８】
（Ｌａ＋Ｌｂ）／λ１＝β１／（β１＋β２）＝ｆ１／（ｆ１＋ｆ２）
であるので、ｆ０＝（ｆ１＋ｆ２）／２とすると、
Ｌａ＝Ｌｂ＝λ０／４
となる。
【００３９】
したがって、第２の設計方法は、無反射となる下側及び上側の周波数の平均を中心周波数とすると、伝送線路３１，３２は中心周波数ｆ０に対して１／４波長線路となり、θｚ＝β１Ｌａ＝πｆ１／２ｆ０によりθｚが定まり、結局、第１の設計方法に帰着する。
【００４０】
次に、伝送線路３１及び３２の線路パラメータに着目した設計方法（以下「第３の設計方法」という）を説明する。この場合には、まず、中心周波数ｆ０を設定し、線路パラメータ比Ｋ12が与えられるとして上記式（７）を上記式（８）に適用して下記式
Ｚm1２＝Ｚ０Ｚin／Ｋ12  …（１１）
が得られ、これにより直ちにＺm1，Ｚm2が定まる。
【００４１】
また、上記式（３）よりρｍ２が決定し、通過域内許容反射量Ｇrmが定まる。また、周波数ｆ０に対して１／４波長伝送線路を用いるので、
θz1＝０．５π（ｆ１／ｆ０）
θz2＝π−θz1＝０．５π（ｆ２／ｆ０）  …（１２）
が導かれ、上記式（９）より、無反射となる下側周波数及び上側周波数が定まり、更に上記式（１０）により比帯域幅ｗＴが定まる。このように、線路パラメータにＺm2／２＝Ｚm1Ｋ12なる条件を与えることで、通過域内許容反射量Ｇrm、無反射となる下側周波数及び上側周波数、並びに比帯域幅ｗＴが一意に定まる。
【００４２】
例えば、Ｋ12＝１／２，Ｚ０＝５０，Ｚin＝Ｚ０／５とすると、上記式（１１）よりＺm1＝３１．６２，Ｚm2＝３１．６２となる。また、Ｋ0L＝１／５，Ｋ12＝１／２よりρｍ２が定まり、Ｇrm＝−１９．１（ｄＢ）となる。更に、上記式（９）よりｔａｎ２θz1＝８となり、上記式群（１２）よりｆ１／ｆ０＝０．７８４，ｆ２／ｆ０＝１．２１６と定まる。
【００４３】
次に、図５〜１０を用いて信号分配器１の特性を説明する。ここでは特に、下記の三点について説明する。
（１）入力端子における反射特性を広帯域に亘って向上させること（入力反射特性の広帯域化）
（２）多周波共用（マルチバンド化）の実現
（３）回路製作の容易化
【００４４】
まず、図５及び６を用いて、入力反射特性の広帯域化について説明する。図５は信号分配器１及び従来の（特願２００６−３１３００３明細書に記載の）信号分配器の反射特性及び分配特性の理論値を示すグラフであり、縦軸はそれら各特性、横軸は規格化周波数である。図６は信号分配器１及び従来の（特願２００６−３１３００３明細書に記載の）信号分配器の位相特性の理論値を示すグラフであり、縦軸は位相差、横軸は規格化周波数である。図５では、信号分配器１の反射特性（Ｓ11）及び分配特性（Ｓ21，Ｓ31，Ｓ41）を実線で示している。また、１段１／４波長変成器を用いた信号分配器（従来例）の反射特性（Ｓ11）及び分配特性（Ｓ21，Ｓ31，Ｓ41）を一点鎖線で示している。
【００４５】
なお、ＳパラメータＳ21は、入力端子＃１から出力端子＃２（＃６）に流れる信号の分配特性を示し、ＳパラメータＳ31は、入力端子＃１から出力端子＃３（＃５）に流れる信号の分配特性を示し、ＳパラメータＳ41は、入力端子＃１から出力端子＃４に流れる信号の分配特性を示す。
【００４６】
入力反射特性の広帯域化を実現するに当たっては、入力端子インピーダンスをＺ０＝５０Ω、等価回路上における全体の負荷端インピーダンスをＺ０／５とし、通過域における反射損を−２０ｄＢ以下にするために、伝送線路３１の特性インピーダンスをＺm1＝３１．８０Ωとし、伝送線路３２の特性インピーダンスをＺm2＝３１．４５Ω（等価回路上では１５．７２Ω）とした。なお、反射損−２０ｄＢは、マイクロ波信号の分配器において一般的によく使用されている仕様である。
【００４７】
この場合、図５に示すように、２段１／４波長変成器を用いた信号分配器１の通過域における周波数領域Ｄａは、１段１／４波長変成器を用いた信号分配器のそれ（Ｄｂ）よりも拡大されている。すなわち、入力反射特性が広帯域に亘って向上している。また、分配特性についても、信号分配器１の方が従来のものよりも広帯域に亘って一定レベルを保っており、改善されている。一方、位相差については、図６に示すように、位相差Ａｒｇ（Ｓ21／Ｓ41）及びＡｒｇ（Ｓ21／Ｓ31）共に信号分配器１と従来のものとで変化はなく、線形に推移する。
【００４８】
次に、図７を用いて、多周波共用の実現について説明する。図７は信号分配器１の反射特性及び分配特性の理論値を示すグラフであり、縦軸はそれら各特性、横軸は規格化周波数である。図７では、信号分配器１の反射特性（Ｓ11）を実線で示し、分配特性（Ｓ21，Ｓ31，Ｓ41）を破線で示している。
【００４９】
多周波共用の実現に当たっては、入力端子インピーダンスをＺ０＝５０Ω、等価回路上における全体の負荷端インピーダンスをＺ０／５とした。また、無反射となる下側周波数がｆ１＝２／３になり、上側周波数がｆ２＝２ｆ１＝４／３になるように、伝送線路３１の特性インピーダンスをＺm1＝２８．８７Ωとし、伝送線路３２の特性インピーダンスをＺm2＝３４．６４Ω（等価回路上では１７．３２Ω）とした。なお、中心周波数をｆ０＝（ｆ１＋ｆ２）／２＝１としている。
【００５０】
この場合、図７に示すように、信号分配器１は二つの周波数ｆ１，ｆ２の信号を無反射で分配できる（マルチバンド化を実現できる）。周波数ｆ１，ｆ２における挿入損Ｓ21，Ｓ31，Ｓ41は−６．９９ｄＢである。
【００５１】
次に、図８〜１０を用いて、回路製作の容易化について説明する。図８は信号分配器１の反射特性（Ｓ11）の理論値及び測定値を示すグラフであり、縦軸は反射特性、横軸は周波数である。図９（ａ）〜（ｃ）は信号分配器１の分配特性（Ｓ12，Ｓ13，Ｓ14）の理論値及び測定値を示すグラフであり、各グラフにおいて縦軸は分配特性、横軸は周波数である。図１０は信号分配器１の位相特性の理論値及び測定値を示すグラフであり、縦軸は位相差、横軸は周波数である。なお、図８〜１０では、理論値を実線で示し、測定値を破線で示している。
【００５２】
製作した信号分配器１の大きさは図２に示すものと同様である。入力端子インピーダンスはＺ０＝５０Ω、等価回路上における全体の負荷端インピーダンスはＺ０／５である。このとき、伝送線路２２ａ，２２ｂの特性インピーダンスは１００Ωであり、伝送線路２２ｃ，２２ｄの特性インピーダンスは３３．３Ωである。また、伝送線路３１の特性インピーダンスＺm1及び伝送線路３２の特性インピーダンスＺm2は、それぞれ３１．６２Ωである（等価回路上では、伝送線路３２の特性インピーダンスは１５．８１Ω）。このとき、中心周波数１ＧＨｚでの反射損は−１９．０３ｄＢであった。このように、図２に示すように伝送線路３１及び３２の線幅を等しくして双方の特性インピーダンスを同じにした場合でも反射損を抑制できるので、入力反射特性の広帯域化を実現する信号分配器１を容易に製作することが可能になる。
【００５３】
次に、図１１及び１２を用いて、実施形態に係る信号分配器の設計方法について説明する。図１１は、実施形態に係る信号分配器の設計に用いる情報処理装置４０の構成を示す図である。図１２は、信号分配器１の設計手順を示すフローチャートである。
【００５４】
図１に示されるような信号分配器１の設計は、ワークステーションやＰＣ（Personal Computer）等の情報処理装置４０により実行される。情報処理装置４０は、中央処理装置（Central Processing Unit：ＣＰＵ）４１と、プログラムやデータを格納するためのハードディスク装置４２と、主メモリ４３と、キーボードやマウス等の入力装置４４と、ＣＲＴ（Cathode Ray Tube）等の表示装置４５と、磁気テープやＲＯＭ等の記録媒体４６を読み取る読取装置４７とを含んで構成されている。ハードディスク装置４２、主メモリ４３、入力装置４４、表示装置４５、及び読取装置４７は、何れも中央処理装置４１に接続されている。
【００５５】
この情報処理装置４０では、プログラムを格納した記録媒体４６が読取装置４７に装着され、記録媒体４６からプログラムが読み出されてハードディスク装置４２に格納される。続いて、ハードディスク装置４２に格納されたプログラムが、中央処理装置４１により主メモリ４３上に展開して実行されて、本実施形態に係る信号分配器の設計方法が実行される。なお、本実施形態に係る設計方法は、上記のようにプログラムによるものでなく装置のみで実行されるものであってもよい。また、以下に述べる一連の処理全てが情報処理装置にて実行されるとしてもよいし、一連の処理のうちの一部が情報処理装置にて実行されるとしてもよい。
【００５６】
このような情報処理装置４０により実行される信号分配器の設計について説明する。まず、入力装置４４や読取装置４７により、入力端子インピーダンスＺ０、出力端子２１の個数Ｎが受け付けられると共に、許容反射係数ρｍ、上側下側周波数比ｕ又は線路インピーダンス比Ｋ12の入力が受け付けられる（ステップＳ１１、受付ステップ）。もちろん、データの受付は、予めハードディスク装置４２に記憶されているデータを読み出すことで実現されてもよい。例えば、通過域内許容反射量Ｇrmや比帯域幅ｗＴから算出されてハードディスク装置４２に記憶された許容反射係数ρｍが受け付けられてもよい。
【００５７】
続いて、受け付けられたデータに基づいて、出力端子２１間の伝送線路２２の特性インピーダンスＺｋと、変成器部３０と出力部２０との接続点（図３における位置Ｐｎ）での負荷Ｚinが算出される（ステップＳ１２、第１算出ステップ、第２算出ステップ）。この演算は、上記式（１）及び（２）などを実装したプログラムが中央処理装置４１上で実行されることで行われる。
【００５８】
続いて、変成器部３０を構成する伝送線路３１及び３２の特性インピーダンスが算出される（ステップＳ１３、第３算出ステップ）。例えば、上記式（３）及び（４）などを実装したプログラムに、入力端子インピーダンスＺ０、許容反射係数ρｍ、負荷Ｚinを与えることで伝送線路３１及び３２の特性インピーダンスが算出される。また、上記式（７）及び（８）などを実装したプログラムに、入力端子インピーダンスＺ０、線路パラメータ比Ｋ12、負荷Ｚinを与えることで伝送線路３１及び３２の特性インピーダンスが算出される。更にまた、上記式（９）などを実装したプログラムに入力端子インピーダンスＺ０、上側下側周波数比ｕ、負荷Ｚinを与えることで、θｚ＝π／（１＋ｕ）の関係よりＫ12が定まり、上記算出手順に繋げることができる。
【００５９】
そして、上記ステップＳ１２及びＳ１３で算出されたデータが表示装置４５やハードディスク装置４２などに出力される（ステップＳ１４、出力ステップ）。これにより、情報処理装置４０の利用者は、信号分配器の構成を決定する各伝送線路の特性インピーダンスを取得できる。
【００６０】
以上説明したように、本実施形態によれば、変成器部３０が、複数の１／４波長伝送線路３１，３２が直列に接続された多段変成器であるので、１段変成器の場合と比較して、入力端子１０における反射損が広帯域に亘って低減される（入力端子における反射特性（入力反射特性）が広帯域に亘って向上する）。また、各出力端子２１について、入力端子１０の方向から一の出力端子２１に接続する伝送線路２２の特性インピーダンスが、その伝送線路２２よりも入力端子１０から離れる方向に位置する一以上の出力端子２１の合成インピーダンスと等しくなるように、出力端子２１間の伝送線路２２を設けることで、出力端子２１間の伝送線路２２の長さを任意に選択できる。その結果、出力端子２１間の伝送線路長を短くして回路を小型化できる。すなわち、信号分配器１によれば、回路の小型化を実現すると共に、入力端子１０における反射特性を広帯域に亘って向上させることが可能となる。
【００６１】
また、本実施形態によれば、変成器部３０を構成する伝送線路３１及び３２の線幅を一定にしてもよい。この場合、信号分配器１を容易に製作できる。
【００６２】
また、本実施形態によれば、入力端子インピーダンスＺ０及び出力端子の個数Ｎと共に、許容反射係数ρｍ、上側下側周波数比ｕ又は線路パラメータ比Ｋ12を入力することにより、信号分配器１を構成する各伝送線路の特性インピーダンスを算出できる。すなわち、回路の小型化を実現すると共に製作の容易化や２周波対応回路の実現が図られ、あるいはまた、入力端子における反射特性を広帯域に亘って向上させることが可能な信号分配器を設計できる。
【００６３】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で以下のような様々な変形が可能である。
【００６４】
上記実施形態では、信号分配器１が２段１／４波長変成器（変成器部３０）を備えていたが、互いに異なる線路パラメータを有する３以上の伝送線路を多段接続して変成器部を構成してもよい。例えば、図１３に示すように、信号分配器が３種の伝送線路を有する変成器部を備えてもよい。図１３に示す信号分配器２は、入力端子＃１１と５個の出力端子＃１２〜＃１６とを備え、変成器部５０は、一端が入力端子＃１１と接続する直線状の伝送線路５１と、一端がその伝送線路５１の他端に接続し伝送線路５１と同じ方向に延びる直線状の伝送線路５２と、その伝送線路５２の他端に接続された円弧状の伝送線路５３とを備えている。伝送線路５１〜５３の特性インピーダンスは、それぞれ３３．２７Ω、２２．３６Ω、３０．０６Ωと設定した。また、下側周波数ｆ１における伝送線路５１〜５３の電気角は、それぞれ１．１３，０．４４，１．１３と設定した。
【００６５】
図１４は、信号分配器２の反射特性Ｓ11及び分配特性Ｓ21，Ｓ31，Ｓ41を示すグラフであり、縦軸は反射特性及び分配特性、横軸は規格化周波数である。図１４に示すように、信号分配器２では、周波数ｆ１，ｆ２＝１．４ｆ１，ｆ３＝３ｆ１に対するマルチバンド化を実現できる。これに対して、半波長線路を構成要素とする従来の信号分配器（下記参考文献１〜４参照）は、単一周波数対応の半波長線路のインピーダンス無変換機能を使っているため、複数の周波数で無反射と成る回路には向かない。
（参考文献１）I.Sakagami,T.Wuren, M.Fujii and Y.Tomoda, "A new type of multi-way microwave powerdivider based on bagley polygon power divider," 2006 Asia-PacificMicrowave Conf., Vol.2, pp.1353-1356, Yokohama, Japan (Dec.2006)
（参考文献２）http://www.dec2light.pwp.blueyonder.co.uk/Webpage/Hybridcouplers.htm#baglay
（参考文献３）田原、枡田、佐々木、大橋、“プローブ結合部にアイリスを設けた導波管直列電力分配器”  2006年電子情報通信学会エレクトロニクスソサイエティ大会、C-2-39、p.58、2006
（参考文献４）安部、田原、米田、大橋、“基盤を用いた狭壁面プローブ挿入型導波管電力分配器”  電子情報通信学会技術研究報告、MW2007-131、pp.29-34、Dec.2007
【００６６】
なお、図１３に示す信号分配器２では、伝送線路５３が伝送線路５２との接続点から二方向に分岐しているが、伝送線路５２から二方向に分岐するように変成器部を設計してもよい。
【図面の簡単な説明】
【００６７】
【図１】実施形態に係る信号分配器の平面図である。
【図２】図１に示す信号分配器の回路パターンを示す図である。
【図３】信号分配器の等価回路を一般化したものを示す図である。
【図４】チェビシェフ型２段１／４波長変成器の反射特性を示すグラフである。
【図５】信号分配器と従来のものとで反射特性及び分配特性を比較するためのグラフである。
【図６】信号分配器と従来のものとで位相特性を比較するためのグラフである。
【図７】２周波対応信号分配器の反射特性及び分配特性の理論値を示すグラフである。
【図８】信号分配器の反射特性の理論値及び測定値を示すグラフである。
【図９】信号分配器の分配特性の理論値及び測定値を示すグラフである。
【図１０】信号分配器の位相特性の理論値及び測定値を示すグラフである。
【図１１】情報処理装置の構成を示す図である。
【図１２】図１１に示す情報処理装置による信号分配器の設計手順を示すフローチャートである。
【図１３】変形例に係る信号分配器の回路パターンを示す図である。
【図１４】図１３に示す３周波対応信号分配器の反射特性及び分配特性の理論値を示すグラフである。
【符号の説明】
【００６８】
１，２…信号分配器、１０…入力端子、２０…出力部、２１…出力端子、２２…出力端子間を接続する伝送線路、３０，５０…変成器部、３１…伝送線路（第１の１／４波長伝送線路）、３２…伝送線路（第２の１／４波長伝送線路）、４０…情報処理装置、５１〜５３…伝送線路（１／４波長伝送線路）。
【図１】
0004982806.tif 000003
【図２】
0004982806.tif 000004
【図３】
0004982806.tif 000005
【図４】
0004982806.tif 000006
【図５】
0004982806.tif 000007
【図６】
0004982806.tif 000008
【図７】
0004982806.tif 000009
【図８】
0004982806.tif 000010
【図９】
0004982806.tif 000011
【図１０】
0004982806.tif 000012
【図１１】
0004982806.tif 000013
【図１２】
0004982806.tif 000014
【図１３】
0004982806.tif 000015
【図１４】
0004982806.tif 000016