(57)【特許請求の範囲】
【請求項１】
転位列を有する炭化珪素基板であって、
前記転位列は＜ 1-1 0 0 ＞方向に沿っていて、
前記炭化珪素基板は、ｂａｓａｌ面（０００１）から、８°以下のオフ角度で、所定のオフ方向にオフされることで主面が形成され、
前記主面において、前記オフ方向に直交する方向に沿ってステップが延在しており、
前記オフ方向を、前記転位列の＜ 1-1 0 0 ＞方向に含まれる６つの等価な方向（[１０−１０]，[１−１００]，[０−１１０]，[−１０１０]，[−１１００]，[０１−１０]）のいずれか１つの方向を０°として、その方向のマイナス２９°より大きくプラス２９°未満、の範囲内の方向とすることで、前記ステップが延在する方向を、前記転位列の６つの等価な方向のいずれの方向とも、１°より大きく異なるようにした、炭化珪素基板。
【請求項２】
請求項１に記載の炭化珪素基板において、
前記オフ方向を、前記転位列の６つの等価な方向のいずれか１つの方向を０°として、その方向に一致させることで、前記ステップが延在する方向を、前記転位列の６つの等価な方向のうち隣り合う２つの方向のちょうど中間の方向とした、炭化珪素基板。
【請求項３】
転位列が＜ 1-1 0 0 ＞方向に沿っている炭化珪素基板と、
前記炭化珪素基板上に形成されたエピタキシャル成長層と、
前記エピタキシャル成長層の上方に設けられた上面電極と、
前記炭化珪素基板の裏面に設けられた裏面電極とを備え、
前記炭化珪素基板は、ｂａｓａｌ面（０００１）から、８°以下のオフ角度で、所定のオフ方向にオフされることで主面が形成され、その主面において該オフ方向が、＜ 1-1 0 0 ＞方向に含まれる等価な６つの方向（[１０−１０]，[１−１００]，[０−１１０]，[−１０１０]，[−１１００]，[０１−１０]）のいずれか１つの方向を０°として、その方向のマイナス２９°より大きくプラス２９°未満、の範囲内の方向とすることで、前記ステップが延在する方向を、前記転位列の６つの等価な方向のいずれの方向とも、１°より大きく異なるようにしたものである、縦型半導体装置。
【請求項４】
請求項３に記載の縦型半導体装置において、前記炭化珪素基板における前記オフ方向を、前記転位列の６つの等価な方向のいずれか１つの方向を０°として、その方向に一致させることで、前記ステップが延在する方向を、前記転位列の６つの等価な方向のうち隣り合う２つの方向のちょうど中間の方向とした、縦型半導体装置。
【請求項５】
請求項３または４に記載の縦型半導体装置において、
前記上面電極は、前記エピタキシャル成長層の上面にショットキー接触するショットキー電極である、縦型半導体装置。
【請求項６】
請求項３〜５のいずれか１項に記載の縦型半導体装置において、
前記エピタキシャル成長層にはｐｎ接合部が形成されている、縦型半導体装置。
【請求項７】
炭化珪素のインゴットから炭化珪素基板を製造する方法であって、
前記インゴットの（０００１）面からオフ角度８°以下でオフするように炭化珪素基板を切り出す工程を備え、
前記切り出し工程では、オフ方向を、転位列の方向である＜１−１００＞方向の６個の等価な方向（[１０−１０]，[１−１００]，[０−１１０]，[−１０１０]，[−１１００]，[０１−１０]）のいずれか１つの方向を０°として、その方向のマイナス２９°より大きくプラス２９°未満、の範囲内の方向とすることで、前記ステップが延在する方向を、前記転位列の６つの等価な方向のいずれの方向とも、１°より大きく異なるようにする、炭化珪素基板の製造方法。
【請求項８】
請求項７に記載の炭化珪素基板の製造方法において、
前記オフ方向を、前記転位列の６つの等価な方向のいずれか１つの方向を０°として、その方向に一致させることで、前記ステップが延在する方向を、前記転位列の６つの等価な方向のうち隣り合う２つの方向のちょうど中間の方向とする、炭化珪素基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素基板およびこれを用いた縦型半導体装置に係り、特に歩留まりの向上対策に関する。
【背景技術】
【０００２】
ＳｉとＣとが１：１の成分比で結合してなる炭化珪素基板（ＳｉＣ基板）を用いて形成されるトランジスタ，ダイオードなどの半導体装置は、パワーデバイスとしての実用化が期待されている。炭化珪素はワイドバンドギャップ半導体であることから、絶縁破壊電界がシリコンよりも１桁高いので、ｐｎ接合部やショットキー接合部における空乏層を薄くしても高い逆耐圧を維持することができる。そこで、炭化珪素基板を用いると、デバイスの厚さを薄く、ドーピング濃度を高めることができるため、オン抵抗が低く、高耐圧，低損失のパワーデバイスの実現が期待されている。
【０００３】
一般に、ＳｉＣ結晶のポリタイプとしては、バルク内での電子移動度が大きく等方的な電気伝導特性を有する４Ｈ−ＳｉＣが用いられている。そして、ＳｉＣバルク結晶から４Ｈ−ＳｉＣ基板を、主面が（ 0 0 0 1）面から数度（たとえば４°又は８°）傾くように切り出しておいて、４Ｈ−ＳｉＣ基板上にデバイス形成のためのエピタキシャル成長層を形成する際には、いわゆるステップフロー成長を利用するのが一般的である。ステップフロー成長を行わせるのは、ステップの上面（テラス）と側面との結晶配列に関する情報を利用して、正確な結晶配列で、しかも迅速に結晶成長を行わせるためである。そして、特許文献１，２に記載されているように、（ 0 0 0 1）面からオフさせる方向としては、＜ 1 1-2 0＞方向が用いられている。
【０００４】
ところで、炭化珪素基板を用いて形成されたショットキーダイオードや縦型ＭＩＳＦＥＴなどの縦型半導体装置においては、原因がよくわからなかったが、逆バイアスを印加したときのリーク電流が異常に高いために、不良と認定されるものがある確率で存在していた。
【０００５】
【特許文献１】ＵＳＰ４，９１２，０６４
【０００６】
【特許文献２】ＵＳＰ５，０１１，５４９
【発明の開示】
【発明が解決しようとする課題】
【０００７】
一般に、リークの原因は、マイクロパイプに起因するものが大半を占めているが、マイクロパイプが存在しないにもかかわらず、リークを生じるものがあり、その原因の究明と対策とが待たれていた。本発明達は、研究の結果、マイクロパイプ以外のリークの原因として、（ 0 0 0 1）基板における転位列の影響があるという知見を得た。
【０００８】
本発明の目的は、本研究者達の上記知見にもとづき、リーク不良を低減しうる炭化珪素基板およびそれを用いた縦型半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の炭化珪素基板は、転位列を有する炭化珪素基板であって、その転位列は＜ 1-1 0 0 ＞方向に沿っていて、炭化珪素基板は、ｂａｓａｌ面（０００１）から、８°以下のオフ角度で、所定のオフ方向にオフされることで主面が形成され、主面において、オフ方向に直交する方向に沿ってステップが延在している。そして、オフ方向を、転位列の＜ 1-1 0 0 ＞方向に含まれる６つの等価な方向（[１０−１０]，[１−１００]，[０−１１０]，[−１０１０]，[−１１００]，[０１−１０]）のいずれか１つの方向を０°として、その方向のマイナス２９°より大きく（０°に近く）プラス２９°未満（０°に近い）、の範囲内の方向とすることで、ステップが延在する方向を、転位列の６つの等価な方向のいずれの方向とも、１°より大きく異なるようにした。
なお、上記の炭化珪素基板のポリタイプは４Ｈである。炭化珪素基板のポリタイプが４Ｈである場合には、ｂａｓａｌ面は（ 0 0 0 1）面であり、ステップの方向は、上記のように、＜ 1-1 0 0 ＞方向と１°より大きく異なることで、転位列の方向と実質的に異なっている。
【００１０】
これにより、炭化珪素基板上に成長されたエピタキシャル成長層を用いて形成される縦型半導体装置において、転位列に起因するリーク不良をほぼなくすことができる。
【００１１】
さらに、オフ方向を、転位列の６つの等価な方向のいずれか１つの方向を０°として、その方向に一致させることで、ステップが延在する方向を、転位列の６つの等価な方向のうち隣り合う２つの方向のちょうど中間の方向（１５°異なる方向）としてもよい。
これによって、ステップが延在する方向を転位列の方向から、確実に１５°程度、異なるようにできる。
上記の炭化珪素基板を実現するために、本発明の炭化珪素基板の製造方法は、炭化珪素のインゴットから炭化珪素基板を製造する方法であって、インゴットの（０００１）面からオフ角度８°以下でオフするように炭化珪素基板を切り出す工程を備え、切り出し工程では、オフ方向を、転位列の方向である＜１−１００＞方向の６個の等価な方向（[１０−１０]，[１−１００]，[０−１１０]，[−１０１０]，[−１１００]，[０１−１０]）のいずれか１つの方向を０°として、その方向のマイナス２９°より大きくプラス２９°未満、の範囲内の方向とすることで、前記ステップが延在する方向を、前記転位列の６つの等価な方向のいずれの方向とも、１°より大きく異なるようにする。
さらに、オフ方向を、転位列の６つの等価な方向のいずれか１つの方向を０°として、その方向に一致させることで、ステップが延在する方向を、転位列の６つの等価な方向のうち隣り合う２つの方向のちょうど中間の方向（１５°異なる方向）とすることができる。
【００１２】
本発明の縦型半導体装置は、転位列が＜ 1-1 0 0 ＞方向に沿っている炭化珪素基板と、炭化珪素基板上に形成されたエピタキシャル成長層と、エピタキシャル成長層の上方に設けられた上面電極と、炭化珪素基板の裏面に設けられた裏面電極とを備え、炭化珪素基板は、ｂａｓａｌ面（０００１）から、８°以下のオフ角度で、所定のオフ方向にオフされることで主面が形成され、その主面において該オフ方向が、＜ 1-1 0 0 ＞方向に含まれる等価な６つの方向（[１０−１０]，[１−１００]，[０−１１０]，[−１０１０]，[−１１００]，[０１−１０]）のいずれか１つの方向を０°として、その方向のマイナス２９°より大きくプラス２９°未満、の範囲内の方向とすることで、前記ステップが延在する方向を、前記転位列の６つの等価な方向のいずれの方向とも、１°より大きく異なるようにしたものである。
さらに、オフ方向を、転位列の６つの等価な方向のいずれか１つの方向を０°として、その方向に一致させることで、ステップが延在する方向を、転位列の６つの等価な方向のうち隣り合う２つの方向のちょうど中間の方向（１５°異なる方向）とすることができる。
【００１３】
これにより、エピタキシャル成長層と上面電極との間に存在するショットキー障壁部やｐｎ接合部において、逆バイアスの印加時に転位列に起因する障壁機能の劣化が抑制されて、転位列に起因するリーク不良をほぼなくすことができる。
【００１４】
上面電極が、エピタキシャル成長層の上面にショットキー接触するショットキー電極である場合には、リーク不良が低減されたショットキーダイオードが得られる。
【００１５】
エピタキシャル成長層に、ｐｎ接合部が形成されている場合には、逆バイアスの印加時に転位列に起因するｐｎ接合部の機能の劣化が抑制されて、リーク不良が低減された縦型半導体装置が得られる。
【００１６】
上面電極とエピタキシャル成長層との間に介在するゲート絶縁膜をさらに備えている場合には、エピタキシャル成長層内のｐｎ接合部において、逆バイアスが印加されたときにも転位列に起因する障壁機能の劣化が抑制されるので、リーク不良が低減された縦型ＭＩＳＦＥＴなどの縦型半導体装置が得られる。
【００１７】
炭化珪素基板のポリタイプが４Ｈである場合には、ｂａｓａｌ面は（ 0 0 0 1）面であり、ステップの方向が、＜ 1-1 0 0 ＞方向と実質的に異なっていればよい。
【発明の効果】
【００１８】
本発明の炭化珪素基板またはこれを用いた縦型半導体装置により、転位列に起因するリーク不良をほぼなくすことができる。
【発明を実施するための最良の形態】
【００１９】
（実施の形態１）
図１（ａ），（ｂ）は、順に、実施の形態１における炭化珪素基板であるＳｉＣ基板１０の結晶方位を説明するための斜視図及び平面図である。図１（ａ），（ｂ）に示すように、ＳｉＣ基板１０をＳｉＣインゴットから切り出す際に、ＳｉＣ基板１０の主面が（ 0 0 0 1）面（ｂａｓａｌ面）からα°傾く（オフする）ように、かつ、後述する転位列ＤＳＬの方向とエピタキシャル成長の際に生じるステップの方向とが実質的に異なるように（β°＞１）、オフ方向を設定して、基板を切り出す。オフ方向とステップの方向とは互いに直交する関係にある。ただし、ステップ（側面）は微視的に見れば平面視においてギザギザ状態となることもあるが、巨視的に見るとステップ全体として平面視において直線とみなせるので、本明細書では巨視的な扱いを採用し、平面視におけるステップを直線として、以下、「ステップの方向」と記述する。本実施の形態において、ＳｉＣインゴットは、ポリタイプが４Ｈで、ｎ型のドーパントを含み、抵抗率が０．０２Ωｃｍであり、ＳｉＣ基板１０の厚みは約４００μｍである。
【００２０】
図８（ａ），（ｂ）は、順に、従来の方法における，ＳｉＣ基板の上にエピタキシャル成長層を成長させる際の平面図および断面図である。図８（ｂ）に示すように、従来の４Ｈ−ＳｉＣ基板においては、（0 0 0 1）面からのオフ角度αは８°（又は４°）であり、平面視におけるオフ方向は＜ 1 1-2 0＞方向であり、ステップフロー成長は＜ 1-1 0 0＞方向に沿ったステップＳＴＰ（およびテラスＴＥＲ）を利用して行われる。一方、一般的な昇華法によって形成された４Ｈ−ＳｉＣインゴット（バルク結晶）において、縦方向，つまり（ 0 0 0 1)面に垂直な方向に延びる刃状転位が連なってなる転位列ＤＳＬが生じることが知られている。したがって、ＳｉＣインゴットから切り出された，（0 0 0 1）オフ面を主面とする４Ｈ−ＳｉＣ基板においては、転位列のほとんどが貫通転位列である。（0 0 0 1）面を主面とするＳｉＣ基板においては、転位列ＤＳＬは、等価な６つの方向（六回対称）の群である＜ 1-1 0 0＞方向に平行で、ＳｉＣ結晶中に小傾角境界を生じさせるものであることがわかっている。転位列ＤＳＬは基板全体に亘って＜ 1-1 0 0＞方向に存在するものではなく、ある確率で部分的に発生するものである。そして、図８（ａ）に示すように、＜ 1 -1 0 0＞方向のステップＳＴＰを利用したステップフロー成長によって形成されるエピタキシャル成長層１１には、ＳｉＣ基板１０から引き継がれた転位列ＤＳＬがステップＳＴＰの方向に沿ってところどころに生じる。そして、後述するように、これらの転位列ＤＳＬのうちステップＳＴＰの方向と実質的に同じ方向に生じたものが、リーク不良の原因となることがわかった。
【００２１】
図２（ａ），（ｂ）は、順に、本実施の形態における，ＳｉＣ基板１０の上にエピタキシャル成長層１１を成長させる際の平面図および断面図である。図３（ａ），（ｂ）は、順に、転位列が１方向のみに存在するＳｉＣ基板におけるオフ方向とステップの方向と転位列との関係を示す平面図、および４Ｈ−ＳｉＣ基板における同関係を示す平面図である。
【００２２】
図２（ａ），（ｂ）に示すように、本実施の形態におけるＳｉＣ基板１０においては、（ 0 0 0 1）面からのオフ角度αは８°であり、平面視におけるオフ方向は、転位列ＤＳＬの方向からβ°（β＞１°）ずれた方向にステップＳＴＰが形成されるような方向である。つまり、転位列の方向とステップＳＴＰの方向とが実質的に異なっているように、オフ方向を設定するのである。次に、図３（ａ），（ｂ）を参照しながらステップの許容範囲について説明する。
【００２３】
図３（ａ）に示すように、ＳｉＣ基板に転位列が１方向のみに存在する場合には１°＜β°＜１７９°であればよい。オフ方向はステップＳＴＰの方向に垂直な方向であるので、この関係が維持されるように、オフ方向を設定すればよい。図３（ａ）におけるハッチング部分がステップの許容領域である。
【００２４】
図３（ｂ）に示すように、４Ｈ−ＳｉＣ基板の場合には、転位列が６回対称の＜ 1-1 0 0＞方向に平行に発生するので、ステップの方向が６つの等価な＜ 1-1 0 0＞方向に対して、１°超えてずれていればよい。図３（ｂ）におけるハッチング部分がステップの許容領域である。（ 0 0 0 1）面において＜ 1-1 0 0＞方向に直交する方向は＜ 1 1-2 0＞であり、六回対称の各＜ 1-1 00＞方向と六回対称の各＜ 1 1-2 0＞方向とは、交互に３０°ごとに存在するので、オフ方向が＜ 1-1 0 0＞方向に対して−２９°より大きく（０°に近く）２９°より小さい（０°に近い）範囲にあればよいことになる。このようにオフ方向を設定することにより、ステップフロー成長が、転位列ＤＳＬの生じうる＜ 1-1 0 0＞方向からずれたステップＳＴＰおよびテラスＴＥＲを利用して行われる。
【００２５】
図４は、本実施の形態のエピタキシャル成長層を利用して形成された縦型半導体装置であるショットキーダイオードの構造を示す断面図である。本実施の形態では、図１（ａ），（ｂ）、図２（ａ），（ｂ）および図３（ａ），（ｂ）に示すように設定されたオフ方向を有するＳｉＣ基板１０を用いる。そして、in-situドープを伴うＣＶＤエピタキシャル成長法を用いて、ＳｉＣ基板１０の上に、濃度約５×１０１５ｃｍ−３のｎ型ドーパントを含み、厚みが約１０μｍのエピタキシャル成長層１１を成長させる。その後、イオン注入法を用いて、エピタキシャル成長層１１の表面部の一部に、濃度約１×１０１７ｃｍ−３のｐ型ドーパントを含み、厚み（深さ）が約０．５μｍのｐガードリング領域１３を、ダイオードセルを囲むように形成する。なお、イオン注入時の基板温度は、５００°Ｃである。その後、イオン活性化のためのアニール、シリコン酸化膜１７の形成、Ｎｉ膜からなる裏面電極２０の形成、Ｎｉ膜からなるショットキー電極１８（上面電極）の形成を経て、パワーデバイスとして機能するショットキーダイオードを形成する。その間、必要に応じて、イオン活性化のためのアニール、ＣＭＰによる平坦化および平滑化処理を行う。
【００２６】
このショットキーダイオードにおいて、エピタキシャル成長層１１の最表面と、ショットキー電極１８とがショットキー接触している。そして、順バイアスが印加されるオン時には、ショットキー電極１８からエピタキシャル成長層１１及びＳｉＣ基板１０を経て裏面電極２０に電流が流れる。一方、逆バイアスが印加されるオフ時には、動作電流は流れないが、ｐガードリング領域１３を含むエピタキシャル成長層１１とショットキー電極１８との界面をリーク電流が流れる。ある逆バイアス（たとえば−２００Ｖ）に対してリーク電流が所定値（たとえば１×１０−４Ａ／ｃｍ２）を超える場合には、リーク不良（耐圧不良）と判定される。スイッチング動作時などに、ショットキーダイオードには瞬間的に大きな逆バイアスが印加されることがあるので、できるだけ高い耐圧を有することが求められるのである。
【００２７】
ＳｉＣショットキーダイオードなどの縦型半導体装置において、リーク不良の原因の中で最も頻度が高いのはマイクロパイプであるが、従来より、原因不明のリーク不良があることが知られていた。ここで、本発明者は、以下に示す事実に基づいて、リーク不良の原因の１つとして、転位列の方向と、ステップフロー成長で形成されるステップＳＴＰの方向との間に、ある関係があることを発見した。以下、その証拠を示すデータについて説明する。
【００２８】
図７（ａ），（ｂ）は、順に、従来のＳｉＣショットキーダイオードの表面エッチング写真図、および逆バイアス−リーク電流特性を示す図である。従来のＳｉＣショットキーダイオードのサンプル（直径１ｍｍ）は、オフ方向を＜ 1 1-2 0＞方向として（0 0 0 1）面から８°オフさせた主面を有するものである。図７（ａ）に示すように、エッチピットが連なって形成された転位列の方向の１つと、ステップフロー成長のステップＳＴＰの方向とが実質的に一致していることがわかる。転位列の方向は６つあり、六回対称の＜ 1-1 0 0＞方向である。そして、図７（ｂ）に示すように、逆バイアスの印加とともにリーク電流が急激に増大していることから、逆バイアスに対する障壁機能が損なわれて、ショットキーダイオードがほとんど抵抗体になっていることがわかる。すなわち、このショットキーダイオードは、リーク不良による不良品である。なお、図７（ｂ）において、測定機器の関係で逆バイアスが増大するとリーク電流が一定になるかのように表示されているが、実際には、図７（ｂ）中の破線に示すような電流特性が得られる。
【００２９】
図６（ａ），（ｂ）は、順に、本実施の形態のＳｉＣショットキーダイオードの表面エッチング写真図、および逆バイアス−リーク電流特性を示す図である。本実施の形態のＳｉＣショットキーダイオードのサンプル（直径１ｍｍ）は、＜ 1 1-2 0＞方向から３０°ずれた方向をオフ方向として（0 0 0 1）面から８°オフさせた主面を有するものである。図６（ａ）に示すように、エッチピットが連なって形成された転位列の方向とステップフロー成長のステップＳＴＰ（およびテラスＴＥＲ）の方向とが実質的に異なっていることがわかる。そして、図６（ｂ）に示すように、このショットキーダイオードでは、逆バイアスの増大に対して、徐々にリーク電流は増大するものの、−２００Ｖにおけるリーク電流は１×１０−４／ｃｍ２以下であり、リーク不良は生じていない。
【００３０】
以上のように、転位列の方向とステップＳＴＰの方向とが実質的に同じである場合に、ある確率でリーク不良が生じる機構については未解明であるが、ショットキー障壁部やｐｎ接合部において、転位列とステップとが互いにある位置関係になったときに、ショットキー障壁やｐｎ接合の障壁機能が損なわれるものと考えられる。
【００３１】
図９は、従来のショットキーダイオード（従来品）と本実施の形態のショットキーダイオード（発明品）のサンプル５００個ずつを準備し、リーク不良の原因を調べた結果を表にして示す図である。図９に示すように、従来品サンプルと発明品サンプルとでは、マイクロパイプに起因する不良数は同じ割合２４％である。一方、従来品サンプルでは、転位列に起因する不良が１０％存在するのに対し、発明品サンプルでは転位列に起因する不良が０％である。
【００３２】
以上のように、本発明により、転位列に起因する不良をほぼなくすことができる。また、図９に示す従来品のマイクロパイプに起因するリーク不良には、転位列に起因するリーク不良が重畳されているので、実際の転位列に起因するリーク不良は１０％を超えている。したがって、本発明によるＳｉＣデバイスの歩留まり向上効果は、きわめて大きいといえる。
【００３３】
（実施の形態２）
図５は、実施の形態２における縦型半導体装置であるＭＯＳＦＥＴの構造を示す断面図である。同図に示すように、本実施の形態のＭＯＳＦＥＴは、実施の形態１と同様に形成されたＳｉＣ基板１０と、エピタキシャル成長層１１とを備えている。つまり、図１（ａ），（ｂ）、図２（ａ），（ｂ）および図３（ａ），（ｂ）に示すように、エピタキシャル成長層１０のステップフロー成長の際に形成されるステップＳＴＰの方向が転位列の方向に実質的に異なるように、オフ方向が設定されている。さらに、エピタキシャル成長層１１の表面部の一部に形成された、濃度約１×１０１７ｃｍ−３のｐ型ドーパントを含むｐウェル領域２２と、ｐウェル領域２２の表面部の各一部に形成された、濃度１×１０１９ｃｍ−３のｎ型ドーパントを含む厚み（深さ）が約０．３μｍのソース領域２３と、濃度５×１０１９ｃｍ−３のｐ型ドーパントを含み、厚み（深さ）が約０．３μｍのｐ＋コンタクト領域２５と、厚み約５００ｎｍのシリコン酸化膜からなるゲート絶縁膜３０と、厚み約０．１μｍのＮｉ膜からなるソース電極３１と、ゲート絶縁膜３０の上にソース電極３１とは離間した位置に形成されたＡｌからなるゲート電極３２と、ＳｉＣ基板１０の裏面上に形成された厚み約０．１μｍのＮｉ膜からなるドレイン電極３３とを備えている。
【００３４】
本実施の形態におけるＭＯＳＦＥＴの製造工程の概略を説明する。実施の形態１と同様に、ＳｉＣインゴットからＳｉＣ基板１０を切り出し、ＳｉＣ基板１０の上にエピタキシャル成長層１１を成長させる。その後、イオン注入法を用いて、ｐウェル領域２２、ソース領域２３、およびｐ＋コンタクト領域２５を順次形成する。その後、熱酸化によるゲート絶縁膜３０の形成、蒸着法，スパッタ法などによるドレイン電極３３の形成、リフトオフ法によるソース電極３１の形成、蒸着法，スパッタ法などによるゲート電極３２の形成、などを行う。その間、必要に応じて、イオン活性化のためのアニール、ＣＭＰによる平坦化および平滑化、犠牲酸化膜を用いた表面の平滑化処理を行う。
【００３５】
以上のように、パワーデバイスとして機能するｎチャネル型の縦型ＭＯＳＦＥＴが形成されている。図５には表示されていないが、多数のトランジスタセルが集合して１つの縦型ＭＯＳＦＥＴが構成されている。オン時には、ドレイン電極３３から供給される電流が、ＳｉＣ基板１０からエピタキシャル成長層１１の最上部まで縦方向に流れた後、ｐウェル領域２２の最上部のチャネル領域を経て、ソース領域２３に達することになる。
【００３６】
一方、ＭＯＳＦＥＴのオフ時には、ドレイン電極３３とソース電極３１との間に逆バイアスが印加される。スイッチング動作時などに、ＭＯＳＦＥＴに瞬間的に大きな逆バイアスが印加されることがあるので、できるだけ高い耐圧を有することが求められるのである。ところが、転位列の方向とステップフロー成長のステップの方向とが実質的に同じであるＭＯＳＦＥＴにおいては、ｎ型のエピタキシャル成長層１１とｐウェル２２との間に逆バイアスが印加されたときに、ステップの方向に転位列が存在する部分において、ある確率でｐｎ接合部の障壁機能が損なわれ、大きなリーク電流が発生して、リーク不良となってしまう。それに対し、本実施の形態では、実施の形態１と同様に、転位列の方向とステップの方向とが実質的に異なるようにオフ方向が設定されているので、転位列の存在に起因するリーク不良をほぼなくすことができる。
【００３７】
（他の実施形態）
本発明が適用されるＭＩＳＦＥＴやダイオードは、実施形態１や実施形態２に挙げたものに限定されるものではなく、発明の効果を発揮するものであれば、各部の構造，寸法，ドーパント濃度などは、いかなるバリエーションも採ることができる。
【００３８】
実施の形態１では、本発明をショットキーダイオードに適用した例について説明したが、本発明は、ｐｎダイオードにも適用することができる。その場合には、実施の形態１におけるエピタキシャル成長層の上部にｐ型のドーパントを含むｐ領域を形成し、かつ、ｐ領域とガードリング領域とを互いに離間させて形成すればよい。その場合にも、逆バイアスの印加時に、転位列に起因するｐｎ接合部の機能の劣化を抑制することができ、転位列に起因するリーク不良をなくすことができる。
【００３９】
実施の形態２では、本発明の縦型半導体装置をＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ）に適用した例について説明したが、本発明の縦型半導体装置は、ＵＭＯＳＦＥＴ，ＶＭＯＳＦＥＴはもちろん、ゲート絶縁膜がシリコン酸化膜とは異なる絶縁膜、たとえば、シリコン窒化膜，シリコン酸窒化膜，その他の各種誘電体膜などである場合、つまり、ＭＩＳＦＥＴ一般に適用することができる。また、ＭＩＳＦＥＴだけでなく、ＪＦＥＴ，ＩＧＢＴ，サイリスタなどにも適用することができる。
【００４０】
本発明における基板は、４Ｈ−ＳｉＣ基板を対象とする。
【産業上の利用可能性】
【００４１】
本発明の炭化珪素基板および縦型半導体装置は、パワーデバイスや高周波デバイスとして用いられるＭＩＳＦＥＴ，ショットキーダイオード，ＪＦＥＴ，ＩＧＢＴ，サイリスタなどに利用することができる。
【図面の簡単な説明】
【００４２】
【図１】（ａ），（ｂ）は、順に、実施の形態１におけるＳｉＣ基板の結晶方位を説明するための斜視図及び平面図である。
【図２】（ａ），（ｂ）は、順に、実施の形態１における，ＳｉＣ基板の上にエピタキシャル成長層を成長させる際の平面図および断面図である。
【図３】（ａ），（ｂ）は、順に、転位列が１方向のみに存在するＳｉＣ基板におけるオフ方向とステップの方向と転位列との関係を示す平面図、および４Ｈ−ＳｉＣ基板における同関係を示す平面図である。
【図４】実施の形態１のエピタキシャル成長層を利用して形成されたショットキーダイオードの構造を示す断面図である。
【図５】実施の形態２における縦型半導体装置であるＭＯＳＦＥＴの構造を示す断面図である。
【図６】（ａ），（ｂ）は、順に、実施の形態１のＳｉＣショットキーダイオードの表面エッチング写真図、および逆バイアス−リーク電流特性を示す図である。
【図７】（ａ），（ｂ）は、順に、従来のＳｉＣショットキーダイオードの表面エッチング写真図、および逆バイアス−リーク電流特性を示す図である。
【図８】（ａ），（ｂ）は、順に、従来の方法における，ＳｉＣ基板の上にエピタキシャル成長層を成長させる際の平面図および断面図である。
【図９】従来のショットキーダイオード（従来品）と実施の形態１のショットキーダイオード（発明品）とについて、リーク不良の原因を調べた結果を示す図である。
【符号の説明】
【００４３】
１０  ＳｉＣ基板、１１  エピタキシャル成長層、１２  ｐガードリング領域、１７  シリコン酸化膜、１８  ショットキー電極、２０  裏面電極、２２  ｐウェル領域、２３  ソース領域、２５  ｐ＋コンタクト領域、３０  ゲート絶縁膜、３１  ソース電極、３２  ゲート電極、３３  ドレイン電極
【図１】
0005070691.tif 000002
【図２】
0005070691.tif 000003
【図３】
0005070691.tif 000004
【図４】
0005070691.tif 000005
【図５】
0005070691.tif 000006
【図６】
0005070691.tif 000007
【図７】
0005070691.tif 000008
【図８】
0005070691.tif 000009
【図９】
0005070691.tif 000010