(57)【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体領域と、
前記第１の半導体領域の表面部分に選択的に形成された第２導電型の第２の半導体領域と、
前記第２の半導体領域の表面部分に選択的に形成された第１導電型の第３の半導体領域と、
前記第１の半導体領域の裏面に形成された第２導電型の第４の半導体領域と、
前記第３の半導体領域の表面から前記第２の半導体領域を貫通して前記第１の半導体領域に達する複数のトレンチ内に絶縁膜を介して設けられた第１の電極と、
前記第２の半導体領域の一部および前記第３の半導体領域に共通に接触した第２の電極と、
前記第４の半導体領域に接触した第３の電極と、
を具備し、
前記第２の半導体領域の、前記トレンチにより仕切られた複数の領域のうち、前記第２の電極に接触する第１の領域は相対的に浅く該第１の領域からのトレンチの張り出しが大きく、一方、前記第２の電極に接触しない第２の領域は相対的に深く該第２の領域からのトレンチの張り出しが小さく、
前記第２の半導体領域において、隣り合う前記第１の領域の間に少なくとも３つのトレンチが設けられ、当該トレンチの間のすべてにそれぞれ前記第２の領域が設けられていることを特徴とする半導体装置。
【請求項２】
前記第１の半導体領域と前記第４の半導体領域との間に第１導電型の第５の半導体領域が設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の領域と前記第２の電極の間に抵抗が設けられたことを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特にトレンチゲート構造を有するパワーＭＯＳＦＥＴやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を構成する半導体装置に関する。
【０００２】
【従来の技術】
近年、電力変換装置に用いられるパワーＭＯＳＦＥＴやＩＧＢＴ、またサイリスタやダイオードなどにおいて、チャネル密度の飛躍的な向上という利点を有するトレンチゲート構造が実用化されている。特に、ＩＧＢＴなどのバイポーラデバイスでは、トレンチゲート構造の採用によりキャリアの蓄積効果が向上するため、チャネル抵抗成分の寄与が小さい高耐圧デバイスにおいて低損失化を図ることができる。
【０００３】
図５は、従来のトレンチゲート構造のノンパンチスルー型ＩＧＢＴの構成を示す断面図である。図５に示すように、このＩＧＢＴでは、ドリフト層１１となるＦＺウェハ１の表面に均一な厚さのチャネル層１２が形成されている。エミッタ領域１３はチャネル層１２の表面層に選択的に形成されている。ポリシリコンよりなるゲート電極１４は、エミッタ領域１３の表面からチャネル層１２を貫通してドリフト層１１に達するトレンチの内部にゲート酸化膜１５を介して設けられている。エミッタ電極１６は、層間絶縁膜１７を介して、エミッタ領域１３およびチャネル層１２の一部（近接する２つのエミッタ領域１３に挟まれる部分）に共通に接触して形成されている。一方、ＦＺウェハ１の裏面にはコレクタ層１８が形成されており、さらにコレクタ電極１９が形成されている。
【０００４】
図５に示す構成のＩＧＢＴでは、チャネル層１２からのトレンチの張り出し量ａが大きいほど、また近接する２つのトレンチの間隔、すなわち２つの対向するエミッタ領域１３，１３を挟む２つのトレンチの間隔ｂが狭いほど、コレクタ層１８から注入された正孔はエミッタ電極１６へ抜け難くなる。そのため、ドリフト層１１にキャリアが蓄積されることになり、ドリフト層１１における電圧降下が低減する。
【０００５】
【発明が解決しようとする課題】
しかしながら、近接するトレンチの間隔にはプロセス上の限界がある。また、チャネル層からのトレンチの張り出しを大きくすると、トレンチのボトム部分での電界集中が大きくなるため、コレクタ−エミッタ間の耐圧が低下するという問題点がある。
【０００６】
本発明は、上記問題点に鑑みてなされたものであって、コレクタ−エミッタ間の耐圧を低下させることなく、キャリアの蓄積効果を高め、ドリフト層における電圧降下を低減させることができるトレンチゲート構造の半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置は、トレンチゲート構造を有する半導体装置において、チャネル層の、トレンチにより仕切られた複数の領域のうち、エミッタ電極に接触する第１の領域をトレンチよりも浅く該第１の領域からのトレンチの張り出しが大きく、一方、エミッタ電極に接触しない第２の領域は相対的に深く該第２の領域からのトレンチの張り出しを小さく形成したことを特徴とする。
【０００８】
この発明によれば、チャネル層の第１の領域ではチャネル層からのトレンチの張り出しが大きいため、コレクタ層から注入された正孔がエミッタ電極へ抜け難くなってキャリアの蓄積効果が高まり、一方、チャネル層の第２の領域ではチャネル層からのトレンチの張り出しが小さいため、トレンチボトムでの電界集中が抑制される。
【０００９】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明するが、ここでは本発明をトレンチゲート構造のＩＧＢＴに適用した例を挙げて説明する。
【００１０】
実施の形態１．
図１は、本発明の実施の形態１であるトレンチゲート構造のノンパンチスルー型ＩＧＢＴの構成を示す断面図である。図１に示すように、このＩＧＢＴは、第１の半導体領域であるドリフト層２１となるＮ型のＦＺウェハ２の表面に、第２の半導体領域であるＰ型のチャネル層を構成する第１の領域２２ａと第２の領域２２ｂを有する。第１の領域２２ａは、第２の領域２２ｂよりも拡散深さが浅い。チャネル層に、このように異なる拡散深さの領域２２ａ，２２ｂを形成するには、対応するパターンを有するマスクを用い、たとえばそれぞれの拡散深さに応じてイオン注入エネルギーを変えてイオンの打ち込みをおこなえばよく、領域２２ｂをトレンチとほぼ同じ深さとすることができる。このように、領域２２ｂを深くすることで、トレンチボトムの電界が緩和されて、コレクタ・エミッタ間の耐圧を上げることができる。また、イオン注入エネルギーを変える手段のほかに、トレンチ形成後に拡散の温度・時間を変えて領域２２ａ、２２ｂを形成してもよい。
【００１１】
第３の半導体領域であるＮ型のエミッタ領域２３はチャネル層の第１の領域２２ａの表面層の中央部分を除いて選択的に形成される。そして、チャネル層の第１の領域２２ａと第２の領域２２ｂとの境界部分にトレンチがエミッタ領域２３を挟むように形成される。このトレンチはチャネル層の第１の領域２２ａよりも深く、第２の領域２２ｂとほぼ同じ深さである。このトレンチの内面には絶縁膜であるゲート酸化膜２５が形成され、さらにその内側にゲートポリシリコンが充填されて第１の電極であるゲート電極２４が設けられる。
【００１２】
ゲート電極２４、エミッタ領域２３、チャネル層の第１の領域２２ａおよび第２の領域２２ｂ上には、層間絶縁膜２７を介して第２の電極であるエミッタ電極２６が積層される。エミッタ電極２６は、エミッタ領域２３の一部と、チャネル層の第１の領域２２ａにおいて、対向するエミッタ領域２３，２３の間の部分に接触する。ＦＺウェハ２の裏面には第４の半導体領域であるＰ型のコレクタ層２８が形成され、さらに第３の電極であるコレクタ電極２９が形成される。
【００１３】
上述した実施の形態１によれば、ノンパンチスルー型ＩＧＢＴにおいて、チャネル層の第１の領域２２ａではチャネル層からのトレンチの張り出しが大きいため、コレクタ層２８から注入された正孔がエミッタ電極２６へ抜け難くなるので、キャリアの蓄積効果が高まり、ドリフト層２１における電圧降下を低減させることができる。また、チャネル層の第２の領域２２ｂではチャネル層からのトレンチの張り出しが小さいため、トレンチボトムでの電界集中が抑制されるので、コレクタ−エミッタ間の耐圧低下を避けることができる。また、第２の領域２２ｂでは正孔がエミッタ電極２６へ抜けないので、トレンチの張り出しが小さくてもキャリアの蓄積効果が損なわれることはない。
【００１４】
実施の形態２．
図２は、本発明の実施の形態２であるトレンチゲート構造のフィールドストップ型ＩＧＢＴの構成を示す断面図である。フィールドストップ型ＩＧＢＴについては、ＩＳＰＳＤ’００，Ｐ．３５５−３５８，（２０００）においてＬａｓｋａらにより報告されている。図２に示すように、実施の形態２のＩＧＢＴは、図１に示す構成のノンパンチスルー型ＩＧＢＴの、ドリフト層２１とコレクタ層２８との間にフィールドストップ層として第５の半導体領域であるＮ型のバッファ層２０を設けた構成となっている。その他の構成は基本的に実施の形態１と同じである。したがって、実施の形態１と同じ構成については同一の符号を付して説明を省略する。
【００１５】
この実施の形態２によれば、フィールドストップ型ＩＧＢＴにおいて実施の形態１と同様の効果、すなわちコレクタ−エミッタ間の耐圧を低下させることなく、キャリアの蓄積効果を高め、ドリフト層における電圧降下を低減させることができるという効果が得られる。
【００１６】
実施の形態３．
図３は、本発明の実施の形態３であるトレンチゲート構造のノンパンチスルー型ＩＧＢＴの構成を示す断面図である。図３に示すように、実施の形態３のＩＧＢＴは、図１に示す構成のＩＧＢＴにおいて、チャネル層の第２の領域２２ｂを１個または２個以上、図示例では４個のトレンチにより細かく分けた構成となっている。その他の構成は基本的に実施の形態１と同じである。したがって、実施の形態１と同じ構成については同一の符号を付して説明を省略する。
【００１７】
この実施の形態３によれば、実施の形態１と同様の効果、すなわちコレクタ−エミッタ間の耐圧を低下させることなく、キャリアの蓄積効果を高め、ドリフト層における電圧降下を低減させることができるという効果が得られる。
【００１８】
実施の形態４．
図４は、本発明の実施の形態４であるトレンチゲート構造のフィールドストップ型ＩＧＢＴの構成を示す断面図である。図４に示すように、実施の形態４のＩＧＢＴは、図２に示す構成のＩＧＢＴ（実施の形態２）において、チャネル層の第２の領域２２ｂを１個または２個以上、図示例では４個のトレンチにより細かく分けた構成となっている。その他の構成は基本的に実施の形態２と同じである。したがって、実施の形態２と同じ構成については同一の符号を付して説明を省略する。
【００１９】
この実施の形態４によれば、実施の形態２と同様の効果、すなわちフィールドストップ型ＩＧＢＴにおいてコレクタ−エミッタ間の耐圧を低下させることなく、キャリアの蓄積効果を高め、ドリフト層における電圧降下を低減させることができるという効果が得られる。
【００２０】
以上において本発明は、上述した実施の形態１〜４に限らず種々変更可能である。たとえば、上述した各実施の形態ではチャネル層の第２の領域２２ｂは層間絶縁膜２７によりエミッタ電極２６に接触していないとしたが、第２の領域２２ｂとエミッタ電極２６との間に抵抗が設けられていてもよく、本発明ではそのような構成も第２の領域２２ｂとエミッタ電極２６とが接触しないという構成に含まれる。また、上述した各実施の形態では第１導電型をＮ型とし、第２導電型をＰ型としたが、その逆でもよい。また、上述した各実施の形態ではＩＧＢＴを例にして説明したが、本発明はトレンチゲート構造を有するパワーＭＯＳＦＥＴにも適用できる。
【００２１】
【発明の効果】
本発明によれば、チャネル層の、トレンチにより仕切られた複数の領域のうち、エミッタ電極に接触する第１の領域をトレンチよりも浅くしたため、チャネル層からのトレンチの張り出しが大きくなり、コレクタ層から注入された正孔はエミッタ電極へ抜け難くなる。したがって、キャリアの蓄積効果が高まり、ドリフト層における電圧降下を低減させることができる。また、チャネル層の前記複数の領域のうち、エミッタ電極に接触しない第２の領域を第１の領域よりも深くしたため、この領域ではトレンチの張り出しが小さいので、トレンチボトムでの電界集中を抑制することができる。したがって、コレクタ−エミッタ間の耐圧低下を避けることができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の実施の形態１の構成を示す断面図である。
【図２】本発明にかかる半導体装置の実施の形態２の構成を示す断面図である。
【図３】本発明にかかる半導体装置の実施の形態３の構成を示す断面図である。
【図４】本発明にかかる半導体装置の実施の形態４の構成を示す断面図である。
【図５】従来の半導体装置の構成を示す断面図である。
【符号の説明】
２０    バッファ層（第５の半導体領域）
２１    ドリフト層（第１の半導体領域）
２２ａ    チャネル層中の第１の領域（第２の半導体領域）
２２ｂ    チャネル層中の第２の領域（第２の半導体領域）
２３    エミッタ領域（第３の半導体領域）
２４    ゲート電極（第１の電極）
２５    ゲート酸化膜（絶縁膜）
２６    エミッタ電極（第２の電極）
２８    コレクタ層（第４の半導体領域）
２９    コレクタ電極（第３の電極）
【図１】
0005070668.tif 000002
【図２】
0005070668.tif 000003
【図３】
0005070668.tif 000004
【図４】
0005070668.tif 000005
【図５】
0005070668.tif 000006