(57)【特許請求の範囲】
【請求項１】
ノンパンチスルー型ＩＧＢＴにおいて、オン状態におけるドリフト層内の蓄積キャリア分布は、コレクタ側からエミッタ側にかけて一様に減少し、エミッタ端において最小になり、かつ前記ドリフト層内の蓄積キャリア分布の変化が、前記ドリフト層のコレクタ層側において前記ドリフト層のチャネル拡散層側より小さいことを特徴とするＩＧＢＴ。
【請求項２】
請求項１に記載のＩＧＢＴにおいて、前記ノンパンチスルー型ＩＧＢＴはトレンチゲートを有することを特徴とするＩＧＢＴ。
【請求項３】
請求項１または請求項２に記載のＩＧＢＴにおいて、コレクタ層の不純物ピーク濃度が５×１０16ｃｍ-3以上であることを特徴とするＩＧＢＴ。
【請求項４】
請求項３に記載のＩＧＢＴにおいて、ドリフト層における少数キャリアのライフタイムが１μｓｅｃ以上であることを特徴とするＩＧＢＴ。
【請求項５】
請求項２に記載のＩＧＢＴにおいて、複数のトレンチゲートの間で、エミッタ層を有し、かつエミッタ電極と接続されるチャネル拡散層と、エミッタ層を形成せず、かつエミッタ電極と接続しないフローティング層とを有することを特徴とするＩＧＢＴ。
【請求項６】
請求項１乃至請求項５のいずれかに記載のＩＧＢＴにおいて、コレクタ層がイオン注入を用いて形成され、かつ、３５０℃以上、４５０℃以下の熱処理で形成されていることを特徴とするＩＧＢＴ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ノンパンチスルー型ＩＧＢＴ（insulated-gate bipolar transistor）に関し、特にトレンチゲートを有するノンパンチスルー型ＩＧＢＴに関するものである。
【０００２】
【従来の技術】
図１０は、従来より知られているトレンチゲートを有するパンチスルー型ＩＧＢＴのセル構造を示す断面図である。
図１０において、１はＡｌ−Ｓｉ合金等のエミッタ電極、２はエミッタ電極とゲート電極とを絶縁するための層間絶縁膜としての酸化膜、３はトレンチ内にゲート酸化膜を介して形成されたポリシリコンからなるゲート電極、４はゲート酸化膜、５ａ，５ｂはｎ+ 型のエミッタ拡散層、６はｐ型のチャネル拡散層、７はｎ- 型のドリフト層、８はｎ+ 型のバッファ層、９はｐ型のコレクタ層、１０はコレクタ電極を示す。
【０００３】
図１０に示されたトレンチゲートを有するパンチスルー型ＩＧＢＴにおいては、従来からスイッチング速度を速めるために、主に電子線照射などによるライフタイムキラーが導入されている。図１１は図１０のＡ−Ａ’線での断面における過剰キャリア分布を示している。図からも明らかなように、オン状態における過剰キャリア分布（ほぼ同数の電子とホール）は、ドリフト層７の中心部付近で最小値となることが知られている。
【０００４】
さらに、トレンチゲートを有するパンチスルー型ＩＧＢＴにおいては、そのオン電圧を低くするため、表面付近の少数キャリアの排出を妨げることで、ドリフト層７における過剰キャリアの蓄積を高めた、いわゆるＩＥＧＴ（injection-Enhanced Gate Bipolar Transistor，参照：特開平５−２４３５６１号公報）構造などが採られている。
【０００５】
【発明が解決しようとする課題】
しかしながら、表面付近の蓄積キャリアの増加は、ゲート容量の増加を招き、これによりターンオン、ターンオフ時の遅れ時間の増大や、駆動電力の増大即ちスイッチング損失の増大などの問題を招く。
【０００６】
一方、パンチスルー型ＩＧＢＴに対し、図１２に示すようなトレンチゲートを有するノンパンチスルー型ＩＧＢＴも注目を集めている（参照：T.Laska et.al, "1200V-Trench-ＩＧＢＴ study with Square Short Circuit SOA", proc.ISPSD98, pp.433-436, 1998）。
【０００７】
ノンパンチスルー型ＩＧＢＴは、空乏層がコレクタ層９で伸びないようにドリフト層７の厚さを最適設計した構造であり、ドリフト層７が厚い構造による大きな破壊耐量と低価格なＦＺウェハを用いることによる製造コストの低さがその特徴としてあげられる。また、パンチスルー型のターンオフの際にはドリフト層７にある多量のキャリアを消滅させるために、ライフタイム制御を行う必要があるが、ノンパンチスルー型ではコレクタ側からの正孔の注入自体を抑えることにより、キャリアの吐出しだけでターンオフできるので、一般的には、パンチスルー型に用いられているようなライフタイム制御は行われず、従って、そのドリフト層７における少数キャリアのライフタイムが１μｓｅｃ以上と長くなるため、現状のノンパンチスルー型ＩＧＢＴではスイッチング速度の向上、引いてはスイッチング損失の低減化に限界がある。
【０００８】
そこで、本発明は、上述した点に鑑みてなされたもので、ノンパンチスルー型ＩＧＢＴにおいて、オン電圧を高めることなく、スイッチング速度を向上させ、スイッチング損失を低減することができるＩＧＢＴを提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係るＩＧＢＴは、ノンパンチスルー型ＩＧＢＴにおいて、オン状態におけるドリフト層内の蓄積キャリア分布は、コレクタ側からエミッタ側にかけて一様に減少し、エミッタ端において最小になり、かつ前記ドリフト層内の蓄積キャリア分布の変化が、前記ドリフト層のコレクタ層側において前記ドリフト層のチャネル拡散層側より小さいことを特徴とするものであり、このような構成によれば、ゲート／コレクタ間の容量を小さくでき、スイッチング速度を向上させることができると共にスイッチング損失の低減を図ることができる。また、ドリフト層の途中で、蓄積キャリア分布が最小になることがなく、従って、効率よく、エミッタ側の蓄積キャリア分布を最小にできる。
【００１０】
また、本発明に係るＩＧＢＴは、トレンチゲートを有することを特徴とするものである。
【００１１】
トレンチゲートＩＧＢＴはゲート面積が大きく、ゲート／コレクタ間の容量がエミッタ側の過剰キャリアの影響を大きく受けやすい。従って過剰キャリアをエミッタ側で小さく（コレクタ側で大きく）することにより、ゲート／コレクタ間の容量を小さくでき、従って、スイッチング速度の向上、スイッチング損失の低減に大きな作用効果を奏する。
【００１３】
さらに、本発明に係るＩＧＢＴにおいては、コレクタ層の不純物ピーク濃度が５×１０16ｃｍ-3以上であることを特徴とするものであり、このような構成によれば、例えばプレーナゲートＩＧＢＴと比較してオン電圧を顕著に下げることができる。また、この場合において、ドリフト層における少数キャリアのライフタイムが１μｓｅｃ以上であってもよい。
さらに、本発明に係るＩＧＢＴにおいては、複数のトレンチゲートの間で、エミッタ層を有し、かつエミッタ電極と接続されるチャネル拡散層と、エミッタ層を形成せず、かつエミッタ電極と接続しないフローティング層とを有することを特徴とするものであり、このような構成によれば、フローティング層の下の正孔は、エミッタ電極に吐き出されにくいためにここに蓄積し、ドリフト層のキャリア濃度分布はダイオードのそれに近くまでになり、低オン電圧となる。
【００１４】
また、本発明に係るＩＧＢＴにおいては、コレクタ層がイオン注入を用いて形成され、かつ、３５０℃以上、４５０℃以下の熱処理で形成されていることを特徴とするものであり、このような構成によれば、エミッタの電極材料に用いられるアルミニウムＡｌの融点を越えることなくコレクタ層の形成を行うことができると共に、コレクタ層の不純物ピーク濃度を５×１０16ｃｍ-3以上とすることができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を説明するに際して、先ず、本発明の基本的構成、原理について説明する。
本発明は、例えばトレンチゲートを有するノンパンチスルー型ＩＧＢＴ（以下、ノンパンチスルー型トレンチゲートＩＧＢＴとも言う）において、コレクタ層の蓄積キャリヤ濃度を上げることにより、ドリフト層よりもコレクタ側における過剰キャリア濃度を増大させ、この部分における電圧降下を低く保つ一方で、ドリフト層のエミッタ側での過剰キャリア濃度を減少させ、スイッチング損失を低減させるようにしたものであり、結果的に低オン電圧（従来のノンパンチスルー型ＩＧＢＴに比して、オン電圧を高めることなく）、かつ低スイッチング損失を実現するものである。
【００１６】
まず、ノンパンチスルー型トレンチゲートＩＧＢＴにおける特性について図１と図２を用いて説明する。
図１に、同じオン電圧を有し、コレクタ層不純物濃度が異なるノンパンチスルー型トレンチゲートＩＧＢＴ（図１２におけるＢ−Ｂ’断面）の過剰キャリア分布と、ドリフト層７内での電圧降下を示す。
【００１７】
図１から明らかなように、コレクタの不純物濃度が高くなるに従ってエミッタ側の過剰キャリア濃度は減少し、一方でコレクタ側の過剰キャリア濃度は増大する。さらに、コレクタ層９が高濃度のものは、エミッタ側での電圧降下の変化率が大きいものの、コレクタ側では電圧降下の変化率は小さい。これに対し、コレクタ層が低濃度のものは、逆に、エミッタ側での電圧降下の変化率が小さく、コレクタ側で電圧降下の変化率は大きくなる。
【００１８】
これらのことは、オン電圧を低く保つためには、ドリフト層７内の蓄積キャリアにある一定の量が必要ではあるが、蓄積キャリアはその総数がほぼ同程度であれば、その分布の偏りによる影響はなく、従って、蓄積キャリアがエミッタ側に集中していようが、あるいはコレクタ側に集中していようが、ほぼ同じ程度のオン電圧を実現できることを示している。
【００１９】
さらに、これらの同じオン電圧を有するＩＧＢＴで、コレクタ層９の不純物濃度とターンオン時の遅れ時間（ゲートにオン信号が印加されてから、コレクタ電流が上昇を始めるまでの時間）の関係を図２に示す。
【００２０】
図２より明らかなように、コレクタ層９の不純物濃度が高くなるほど、すなわちエミッタ側における過剰キャリアが減少する程、この遅れ時間は短くなる。このような関係はターンオフ時にも同様である。これは、プレーナゲートと比較して、トレンチゲートＩＧＢＴはゲート面積が大きいため、エミッタ側の過剰キャリアの影響を大きく受けることによる。
【００２１】
すなわちオン状態において、エミッタ側の過剰キャリアが大きくなるような分布を有する素子においては、ゲート電極３／ゲート酸化膜４／ドリフト層７／コレクタ電極１０からなる、いわゆるゲート／コレクタ間の容量が増大し、スイッチング時にこの容量を充放電する為に、より大きな電荷量が必要となり、その結果、遅延時間が長くなり、もしくは、大きなゲート電流が必要となってゲート駆動電力（スイッチング損失）が増大する。
【００２２】
これに対し、コレクタ層９側の過剰キャリアが大きくなるような分布を有する素子においては、上記ゲート電極３／ゲート酸化膜４／ドリフト層７／コレクタ電極１０からなる容量のドリフト層の部分の分布容量が上記エミッタ側に偏った過剰キャリア分布を持つ素子と比べて小さくなり、この為、ゲート／コレクタ間の容量は小さくなって、上記とは逆にスイッチング遅れ時間が短くなり、スイッチング損失を小さくできる。
【００２３】
このように、コレクタ側が高く、エミッタ側が低くなる過剰キャリア分布は、図１０に示す従来のパンチスルー型ＩＧＢＴにおいては得ることができない。なぜなら、パンチスルー型ＩＧＢＴは、ドリフト層７内の過剰キャリア分布が、コレクタ層９に設けられたｎバッファ層８の濃度及び厚さ制御と、ドリフト層７内の少数キャリアのライフタイム制御とが併用されて行われる結果において定められるからである。現状の技術では、ライフタイム制御を行うことなく適当なオン電圧を得られるｎバッファ層８を形成することは現実的ではない。従って、パンチスルー型トレンチＩＧＢＴの過剰キャリア分布は、図９に示したように、ドリフト層７の中央部分に最小値を持つような分布になり、これに対して、さらにオン電圧を低くしようとすると、エミッタ側の過剰キャリア分布も上昇することとなって、上述したゲート／コレクタ間の容量の増大化に伴う問題が生じることとなる。
【００２４】
これに対して、ノンパンチスルー型ＩＧＢＴは、過剰キャリアの分布を、主としてコレクタ層９の不純物濃度を変えることで行うことができ、また基本的にライフタイム制御は行われない。その為、ドリフト層７の中央部に過剰キャリア分布の最小値を持たせないような分布とすることが実現可能である。そこで、本発明では、オン状態におけるドリフト層内の蓄積キャリア分布を、ドリフト層の中心部よりもコレクタ側領域で最大とし、ドリフト層のエミッタ端における蓄積キャリア濃度を最小とし、コレクタ側からエミッタ側にかけて一様に減少する分布を持つようにする。
【００２５】
なお、ノンパンチスルー型ＩＧＢＴは、ウェハが薄くなることによる製造途中での「割れ」が発生しやすく、従って、例えば耐圧クラス１２００Ｖではその厚さが１８０μｍ程度になる為、通常の製造プロセスにおいては、表面構造をすべて作り終えた後（エミッタ電極、表面の保護膜を形成した状態）に、コレクタ層９の形成を行う。この状態ではエミッタ電極１がすでに形成されているので、例えば１０００℃のようなエミッタの電極材料の融点を超える高温では処理できない。従って、一般的にノンパンチスルー型ＩＧＢＴは、エミッタ電極１にはＡｌが用いられる為、最高プロセス温度は４５０℃以下とすることが適当である。
【００２６】
以上のことから、本発明の実施の形態では、パンチスルー型ＩＧＢＴで行われるｎバッファ層９の濃度、厚さ制御、およびライフタイム制御が不要であり、従ってドリフト層における蓄積キャリア分布をコレクタ層側に容易に偏らせることができるノンパンチスルー型ＩＧＢＴにおいて、上述したように蓄積キャリアを偏らせることにより、オン電圧を高めることなく、スイッチング速度の向上、低スイッチング損失を図ると共に、さらにゲート面積が大きくなって、ゲート／コレクタ間の容量がエミッタ側の過剰キャリアの影響を大きく受けやすく、従って過剰キャリアをエミッタ側で小さく（コレクタ側で大きく）することにより、上記ゲート／コレクタ間の容量を顕著に小さくできるというトレンチゲート構造をもたせることにより、上記スイッチング速度の向上、低スイッチング損失をより高めることができるＩＧＢＴを得ようとするものである。
【００２７】
以下、具体的な実施の形態について説明する。
図３は、本発明を用いた耐圧クラス６００Ｖのノンパンチスルー型トレンチゲートＩＧＢＴの基本セル構造と、シミュレーションで予測したオン状態（コレクタ電流密度＝２００Ａ／ｃｍ2）におけるホール分布を示すものである。なお、図３において、図１２に示す従来例と同一部分は同一符号を付して示す。
【００２８】
このトレンチゲートＩＧＢＴは、比抵抗が３０オーム・ｃｍのＦＺウェハ（Float Zoning法により製造されたシリコン基板）を用いて、基本セルピッチ４μｍ、トレンチ深さ５μｍ、チャネル拡散層の接合深さ３μｍのトレンチゲートＩＧＢＴの例を取っている。ドリフト層７上におけるエミッタ電極１〜チャネル拡散層６の構造を形成した後に、ウェハの裏面を厚さが１００μｍとなるまで削り、その後にイオン注入によりコレクタ層９を形成し、最後にコレクタ電極１０を形成している。ドリフト層７内における不純物濃度は、直線的にチャネル拡散層６側からコレクタ層９にかけて増大しており、ドリフト層７におけるコレクタ側の不純物濃度はおよそ２×１０16〜５×１０16ｃｍ-3、エミッタ側の不純物濃度はおよそ３×１０15〜７×１０15ｃｍ-3である。またコレクタ層９の不純物ピーク濃度は約１×１０17ｃｍ-3である。
【００２９】
図４に、この素子の室温において測定した出力特性を示す。
図４に示すように、この素子のオン電圧は、コレクタ電流密度２００Ａ／ｃｍ2において１．５Ｖと非常に低く保たれている。
【００３０】
また、図５では、この素子と、比較の為、同じ作り方でコレクタの不純物濃度を下げ、ＩＥ効果（carrier injection enhancement effect）によりエミッタ側の過剰キャリアの濃度を上げることにより同じオン電圧を実現した素子を同じゲート条件で測定したターンオン波形を比較している。これらの結果より明らかなように、本発明の素子は、オン電圧が同じであるにもかかわらずターンオン時の遅れ時間が短く、ターンオン損失も小さくなっていることがわかる。
【００３１】
また、図６は、同じく耐圧クラス６００Ｖのノンパンチスルー型トレンチゲートＩＧＢＴにおける、裏面のコレクタ層不純物濃度とオン電圧との関係を示している。この図６から理解されるように、コレクタ層９の不純物濃度が５×１０16ｃｍ-3以下では、プレーナゲートＩＧＢＴとの差があまり得られず、トレンチゲートの優位な点が失われる。従って、ノンパンチスルー型トレンチゲートＩＧＢＴの裏面のコレクタ層不純物濃度として５×１０16ｃｍ-3以上であることが望ましい。この場合、ドリフト層７における少数キャリアのライフタイムは１μｓｅｃ以上となっている。
【００３２】
さらに、図７は、コレクタ層９を形成する際の、イオン注入後の熱処理の温度とコレクタ層９の不純物ピーク濃度の関係を示している。
熱処理の時間は３０分である。この図７から理解されるように、５×１０16ｃｍ-3以上の不純物濃度は３５０℃以上の熱処理をすることで得られることがわかる。さらに、表面にはＡｌがエミッタ電極１として用いられるため、熱処理の上限は４５０℃程度が適当である。すなわち、コレクタ層がイオン注入を用いて形成され、かつ、３５０℃以上、４５０℃以下の熱処理で形成されることが望ましい。
【００３３】
図８は，異なる実施例におけるトレンチゲートを横切る方向に切断した断面図である。図８において図３と異なる点は、トレンチゲートのトレンチにゲート酸化膜４を介して対峙するエミッタ拡散層５ａ、５ｂを形成しないフローティング層６ａを設けた点である。このフローティング層６ａはチャネル拡散層６と同時に形成される層であるが、エミッタ電極１へは接続されずにフローティング状態である。この実施例では、フローティング層６ａの下の正孔は、エミッタ電極１へ吐き出されにくいためにここに蓄積し、ドリフト層のキャリア濃度分布はダイオードのそれに近くまでになり、低オン電圧となる。しかもコレクタ層９の不純物濃度が高められ、オン状態におけるドリフト層７内の蓄積キャリア分布がコレクタ側で最大となっているためターンオン時の遅れ時間が短く、ターンオン損失を小さくできる。
【００３４】
図９は、さらに異なる実施例におけるトレンチゲートを横切る方向に切断した断面図である。図９において図８と異なる点は、エミッタ拡散層５ａ、５ｂを全く有さないトレンチ部を備えたことである。
【００３５】
【発明の効果】
以上に詳述したように、本発明によれば、ノンパンチスルー型ＩＧＢＴにおいて、オン状態におけるドリフト層内の蓄積キャリア分布を、ドリフト層の中心部よりもコレクタ側領域において最大とすることにより、オン電圧を低く抑え、かつ低損失スイッチングを同時に実現できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の説明に用いたノンパンチスルー型トレンチＩＧＢＴのオン状態における過剰キャリア分布と電圧降下の説明図である。
【図２】本発明の説明に用いたターンオン遅れ時間とコレクタ層不純物濃度の関係の説明図である。
【図３】本発明に係る耐圧クラス６００Ｖのノンパンチスルー型トレンチゲートＩＧＢＴの基本セル構造と、シミュレーションで予測したオン状態（コレクタ電流密度＝２００Ａ／ｃｍ2）におけるホール分布を示す説明図である。
【図４】図３に示す素子の出力特性図である。
【図５】図３に示す素子のターンオン波形と従来素子とを比較する説明図である。
【図６】コレクタ層の不純物濃度とオン電圧の関係の説明図である。
【図７】イオン注入後の熱処理の温度とコレクタ層の不純物ピーク濃度の関係の説明図である。
【図８】本発明の異なる実施例のトレンチゲートを横切る方向に切断した断面図である。
【図９】本発明のさらに異なる実施例のトレンチゲートを横切る方向に切断した断面図である。
【図１０】従来例に係るＩＧＢＴの断面構造図である。
【図１１】従来例に係るＩＧＢＴのオン状態における過剰キャリア分布の説明図である。
【図１２】従来例に係るノンパンチスルー型トレンチＩＧＢＴの断面構造図である。
【符号の説明】
１  エミッタ電極、２  酸化膜、３  ゲート電極、４  ゲート酸化膜、５ａ、５ｂ  エミッタ拡散層、６  チャネル拡散層、６ａ  フローティング層、７  ドリフト層、９  コレクタ層、１０  コレクタ電極。
【図１】
0004904612.tif 000002
【図２】
0004904612.tif 000003
【図３】
0004904612.tif 000004
【図４】
0004904612.tif 000005
【図５】
0004904612.tif 000006
【図６】
0004904612.tif 000007
【図７】
0004904612.tif 000008
【図８】
0004904612.tif 000009
【図９】
0004904612.tif 000010
【図１０】
0004904612.tif 000011
【図１１】
0004904612.tif 000012
【図１２】
0004904612.tif 000013