(57)【特許請求の範囲】
【請求項１】
プリント基板の設計情報である基板データを用いてバイパスコンデンサの自動配置を行う基板設計装置において、
前記基板データから前記プリント基板上に配置される電子部品に関するデータを抽出する抽出部と、
前記抽出部で抽出された電子部品に関するデータを用いて前記電子部品の電源ピンとグランドピンとの対応付けを行うピン対応付け部と、
前記ピン対応付け部により対応付けられた電源ピンとグランドピンとの間において、前記プリント基板上に配置すべきバイパスコンデンサから電源ピン及び前記グランドピンに延びるラッツ・ネストを最短にする位置を算出する位置算出部と、
前記位置算出部で算出された位置の周囲の状況に応じて前記バイパスコンデンサの位置を変更し、前記電源ピン及び前記グランドピンと前記バイパスコンデンサとの間の電流経路が最短になる位置を前記バイパスコンデンサを配置すべき位置に決定する位置決定部と
を備えることを特徴とする基板設計装置。
【請求項２】
前記ピン対応付け部は、前記電源ピン及び前記グランドピンに付されるピン名、前記電源ピン及び前記グランドピンの前記プリント基板上における座標情報、又はユーザによって指定される対応付け情報に基づいて前記電源ピンと前記グランドピンとの対応付けを行うことを特徴とする請求項１記載の基板設計装置。
【請求項３】
少なくとも前記電子部品の電源ピン及びグランドピン並びに前記位置決定部で位置が決定されたバイパスコンデンサの前記プリント基板上における位置を表示する表示部を備えることを特徴とする請求項１又は請求項２記載の基板設計装置、
【請求項４】
前記位置決定部は、前記ピン対応付け部により対応付けられた電源ピン及び前記グランドピンの周囲に配線制限がされた信号ピンがある場合には、当該信号ピンからの配線引き出しが妨げられない位置に前記バイパスコンデンサの位置を決定することを特徴とする請求項１から請求項３の何れか一項に記載の基板設計装置。
【請求項５】
前記位置決定部で位置が決定されたバイパスコンデンサ、前記電子部品の電源ピン及び前記グランドピン、並びに他の電子部品に電源を供給する電源供給パターンの接続順が予め規定された接続順であるか否かを確認する確認部を備えることを特徴とする請求項１から請求項４の何れか一項に記載の基板設計装置。
【請求項６】
前記確認部は、前記電子部品の電源ピンと前記バイパスコンデンサとが接続される配線の電圧降下を、当該配線の物理的特性と当該配線に流れる電流の時間変化率とを用いて求め、当該電圧降下が予め設定された値を超えてるか否かを確認することを特徴とする請求項５記載の基板設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板の設計を行う基板設計装置に係り、特にバイパスコンデンサの自動配置を行う基板設計装置に関する。
【背景技術】
【０００２】
近年、プリント基板上における電子部品の配置やプリント基板の配線の配置等を含めたプリント基板の設計は、プリント基板設計ＣＡＤ（Computer Aided Design）と言われる基板設計装置を用いて効率的に行われている。また、近年においては、プリント基板におけるＥＭＣ（Electro Magnetic Compatibility：電磁的両立性）の対策要求が高まっており、電磁的ノイズを低減するためにプリント基板上におけるバイパスコンデンサの設計が可能な基板設計装置も提案されている。
【０００３】
尚、基板上におけるバイパスコンデンサの設計が可能な従来の基板設計装置の詳細については、例えば以下の特許文献１〜４を参照されたい。
【特許文献１】特開２００２−１６３３７号公報
【特許文献２】特開２００２−２１５７０８号公報
【特許文献３】特開２０００−９９５６０号公報
【特許文献４】特開２００２−１４０３８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、電磁的ノイズを低減するためには、プリント基板上における電子部品の電源ピンやグランドピンの近傍にバイパスコンデンサを近接させて配置し、電子部品の電源ピンやグランドピンとバイパスコンデンサとを接続する配線の配線長を極力短くする必要がある。しかしながら、上記の特許文献１〜４では、プリント基板に形成される配線長が所定長よりも長くなっているか否かをチェックしてはいるものの、バイパスコンデンサの配置を行う場合に電子部品の電源ピンやグランドピンとの位置関係が考慮されておらず、電磁的ノイズを低減させる観点からは十分でないと考えられる。
【０００５】
また、バイパスコンデンサは、電源に重畳されるノイズを除去するために設けられるものでり、経験上、ある電子部品の電源ピンと他の電子部品に電源を供給するために設けられる電源供給パターンとの間に配置される必要がある。つまり、れらの接続順が、ある電子部品の電源ピン、バイパスコンデンサ、及び電源供給パターンの順でなければならない。しかしながら、上記特許文献１〜４では、かかる接続順をチェックする機能がなかったため、電源に重畳されたノイズがバイパスコンデンサで除去されずに電源供給パターンを介して拡散され、この結果として電磁的ノイズを増加させる可能性があった。
【０００６】
本発明は上記事情に鑑みてなされたものであり、電磁的ノイズを低減し得るバイパスコンデンサを自動的に配置することができる基板設計装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の基板設計装置は、プリント基板の設計情報である基板データ（Ｄ１）を用いてバイパスコンデンサの自動配置を行う基板設計装置（１）において、前記基板データから前記プリント基板上に配置される電子部品に関するデータを抽出する抽出部（３３）と、前記抽出部で抽出された電子部品に関するデータを用いて前記電子部品の電源ピンとグランドピンとの対応付けを行うピン対応付け部（３４）と、前記ピン対応付け部により対応付けられた電源ピンとグランドピンとの間において、前記プリント基板上に配置すべきバイパスコンデンサから電源ピン及び前記グランドピンに延びるラッツ・ネストを最短にする位置を算出する位置算出部（３５）と、前記位置算出部で算出された位置の周囲の状況に応じて前記バイパスコンデンサの位置を変更し、前記電源ピン及び前記グランドピンと前記バイパスコンデンサとの間の電流経路が最短になる位置を前記バイパスコンデンサを配置すべき位置に決定する位置決定部（３６）とを備えることを特徴としている。
本発明によると、基板データからプリント基板上に配置される電子部品に関するデータが抽出され、抽出されたデータを用いて電子部品の電源ピンとグランドピントのペアリングが行われ、ペアリングされた電源ピンとグランドピンとの間において、ラッツ・ネストを最短にする位置が算出され、算出された位置の周囲の状況に応じて、電源ピン及びグランドピンとバイパスコンデンサとの間の電流経路が最短になるようにバイパスコンデンサを配置すべき位置が変更される。
また、本発明の基板設計装置は、前記ピン対応付け部が、前記電源ピン及び前記グランドピンに付されるピン名、前記電源ピン及び前記グランドピンの前記プリント基板上における座標情報、又はユーザによって指定される対応付け情報に基づいて前記電源ピンと前記グランドピンとの対応付けを行うことを特徴としている。
また、本発明の基板設計装置は、少なくとも前記電子部品の電源ピン及びグランドピン並びに前記位置決定部で位置が決定されたバイパスコンデンサの前記プリント基板上における位置を表示する表示部（１３）を備えることを特徴としている。
また、本発明の基板設計装置は、前記位置決定部が、前記ピン対応付け部により対応付けられた電源ピン及び前記グランドピンの周囲に配線制限がされた信号ピンがある場合には、当該信号ピンからの配線引き出しが妨げられない位置に前記バイパスコンデンサの位置を決定することを特徴としている。
また、本発明の基板設計装置は、前記位置決定部で位置が決定されたバイパスコンデンサ、前記電子部品の電源ピン及び前記グランドピン、並びに他の電子部品に電源を供給する電源供給パターンの接続順が予め規定された接続順であるか否かを確認する確認部（３８）を備えることを特徴としている。
また、本発明の基板設計装置は、前記確認部が、前記電子部品の電源ピンと前記バイパスコンデンサとが接続される配線の電圧降下を、当該配線の物理的特性と当該配線に流れる電流の時間変化率とを用いて求め、当該電圧降下が予め設定された値（Ｄ２）を超えてるか否かを確認することを特徴としている。
【発明の効果】
【０００８】
本発明によれば、基板データからプリント基板上に配置される電子部品に関するデータを抽出し、抽出したデータを用いて電子部品の電源ピンとグランドピントのペアリングを行い、ペアリングされた電源ピンとグランドピンとの間において、ラッツ・ネストを最短にする位置を算出し、算出された位置の周囲の状況に応じて、電源ピン及びグランドピンとバイパスコンデンサとの間の電流経路が最短になるようにバイパスコンデンサを配置すべき位置を変更しているため、電子部品との間の配線の長さのみならず電子部品の電源ピン及びグランドピンとの相対的な位置関係をも考慮した位置にバイパスコンデンサを自動的に配置することができ、この結果として電磁的ノイズをより低減することができるという効果がある。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明の一実施形態による基板設計装置について詳細に説明する。図１は、本発明の一実施形態による基板設計装置の要部構成を示すブロック図である。図１に示す通り、本実施形態の基板設計装置１は、設計装置本体１１、入力装置１２、及び表示装置１３（表示部）を備えており、ユーザによる入力装置１２を介した指示に応じて設計装置本体１１がプリント基板の設計を行い、その結果を表示装置１３に適宜表示するものである。
【００１０】
設計装置本体１１は、ＣＰＵ（中央処理装置）２１、ＲＡＭ２２、及びハードディスク２３を備える。ＣＰＵ２１は、ハードディスク２３に格納された各種のプログラム（図示省略）に従って、入力装置１２を介したユーザの指示に応じたプリント基板の設計を行う。具体的には、ＣＰＵ２１がハードディスク２３に格納された各種プログラムを読み出すことにより、ＣＰＵ２１上には部品配置修正部３１、配線配置修正部３２、部品抽出部３３（抽出部）、ペアリング部３４（ピン対応付け部）、位置算出部３５、位置決定部３６、配線修正部３７、及びチェック部３８（確認部）が実現され、これらが協働してプリント基板の設計を行う。
【００１１】
部品配置修正部３１は、ユーザによる入力装置１２の操作に応じて、ＩＣ（Integrated Circuit：集積回路）等の電子部品のプリント基板上への配置、及び既にプリント基板上に配置された電子部品の位置の修正等を行う。配線配置修正部３２は、ユーザによる入力装置１２の操作に応じて、プリント基板上に形成される配線の配置及び、既にプリント基板上に配置された配線の修正等を行う。
【００１２】
部品抽出部３３は、ユーザによって作成されてハードディスク２３に記録されている基板データＤ１を読み出し、基板データＤ１からプリント基板上に配置される電子部品に関するデータを抽出する。尚、ここで抽出されるデータとしては、例えば電子部品や配線の種類を示すデータ、プリント基板上における電子部品や配線の位置を示すデータ、電子部品のピンの種類及びその位置を示すデータ等が挙げられる。
【００１３】
ペアリング部３４は、部品抽出部３３で抽出された電子部品に関するデータを用いて電子部品の電源ピンとグランドピンとの対応付け（ペアリング）を行う。ここで、ペアリング部３４は、例えば、電子部品の電源ピン及びグランドピンに付されるピン名、電子部品の電源ピン及びグランドピンのプリント基板上における座標値、又はユーザによって指定される対応付け情報等に基づいて電源ピンとグランドピンとのペアリングを行う。
【００１４】
図２は、電源ピンとグランドピンとのペアリングの例を示す図であって、（ａ）はＱＦＰ（Quad Flat Package）タイプの電子部品の場合におけるペアリングの例を示す図であり、（ｂ）はＢＧＡ（Ball Grid Array）タイプの電子部品の場合におけるペアリングの例を示す図である。尚、ここでは、電源ピン及びグランドピンのプリント基板上における座標値に基づいてペアリングを行うものとする。また、図２中の記号「Ｖ」が付された矩形領域は電子部品の電源ピンが接続されるランド、記号「Ｇ」が付された矩形領域は電子部品のグランドピンが接続されるランド、記号が付されていない矩形領域は電子部品の信号ピンが接続されるランドをそれぞれ示している。
【００１５】
ＱＦＰタイプの電子部品の場合には、電源ピンとグランドピンとが近接して配置されることが多い。このため、図２（ａ）において符号Ｐ１を付して示す通り、ペアリング部３４は、電源ピンと最近接するグランドピンとのペアリングを行う。これに対し、ＢＧＡタイプの電子部品の場合には、複数のグランドピンの周囲に複数の電源ピンが配置されることが多い。このため、図２（ｂ）において符号Ｐ２を付して示す通り、ペアリング部３４は、電源ピンと最近接するグランドピンとのペアリングを優先して行い、最近接するグランドピンが不足する場合には、最も距離が近い位置に配置されたグランドピンとのペアリングを行う。
【００１６】
尚、ここでは、説明を簡単にするために、電源ピンとグランドピンとが１対１でペアリングされる場合を例に挙げている。しかしながら、１つのグランドピンに対して複数の電源ピンがペアリングされていても良く、逆に、１つの電源ピンに対して複数のグランドピンがペアリングされていても良い。また、ペアリング部３４は、電子部品の電源ピン及びグランドピンに付されるピン名を用いてペアリングを行う場合には、同一名又は似通ったピン名が付されている電源ピン及びグランドピンを抽出してペアリングし、ユーザによって指定される対応付け情報を用いる場合には、その対応付け情報に従って電源ピンとグランドピンとのペアリングを行う。
【００１７】
位置算出部３５は、ペアリング部３４によりペアリングされた電源ピンとグランドピンとの間において、電源ピン及びグランドピンに延びるラッツ・ネストが最短になるバイパスコンデンサの位置を算出するとともに、そのラッツ・ネストを作成する。ここで、ラッツ・ネストとは、周知の通り、結線すべき端子と端子との間を直線で結んだネットをいい、端子間の結線が完了すると消滅するものである。このラッツ・ネストの表示・非表示により、端子間の結線状態を直感的且つ容易に把握することができるため、プリント基板の設計を行う上で極めて有用である。
【００１８】
位置決定部３６は、位置算出部２５で算出された位置の周囲の状況に応じてバイパスコンデンサの位置を変更し、電源ピン及びグランドピンとバイパスコンデンサとの間の電流経路が最短になる位置を、バイパスコンデンサを配置すべき位置に決定する。例えば、電源ピンとグランドピンとの周辺に配線制限のある信号ピンがある場合には、バイパスコンデンサの位置を、その信号ピンの配線引き出しを妨げない位置に変更する。ここで、配線制限とは、差動ペア信号配線のように隣接して配置すべきという制限、配線長を等しくすべきという制限、配線長を所定長にすべきという制限、その他の配線に関する制限をいう。尚、位置決定部３６は、ハードディスク２３に記録された基板データＤ１から位置算出部２５で算出された位置の周囲の状況を認識して上述した位置変更を自動的に実行する。
【００１９】
また、位置決定部３６は、上記の配線制限によってバイパスコンデンサをプリント基板の表面に配置できない場合には、バイパスコンデンサの位置をプリント基板の裏面であって表面のペアリングされた信号ピン及びグランドピンに対して極力近くなる位置に変更する。図３は、バイパスコンデンサの位置変更の例を示す図である。図３に示す通り、電源ピンが接続されるランド（記号「Ｖ」が付された矩形領域）と、グランドピンが接続されるランド（記号「Ｇ」が付された矩形領域）との間に差動ペア信号配線Ｌ１，Ｌ２が配置されている場合には、これら差動ペア信号配線Ｌ１，Ｌ２の間にバイパスコンデンサを接続するための配線を配置することはできない。かかる場合に、図３に示す通り、バイパスコンデンサＢＰをプリント基板の裏面に配置するのが好適である。
【００２０】
配線修正部３７は、ユーザによる入力装置１２の操作に応じて、バイパスコンデンサが配置されたプリント基板上の配線の修正するとともにプリント基板上における位置を確定する処理を行う。チェック部３８は、電子部品の電源ピン、バイパスコンデンサ、及び他の電子部品に電源を供給するために設けられる電源供給パターンの接続順が予め規定された接続順であるか否かをチェックする。また、電子部品の電源ピンとバイパスコンデンサとが接続される配線の電圧降下を、配線の物理的特性と配線に流れる電流の時間変化率とを用いて求め、この電圧降下が予め設定された値を超えてるか否かをチェックする。尚、電圧降下に対する閾値は、ハードディスク２３にチェック条件Ｄ２として記録されている。
【００２１】
図４は、マイクロストリップラインの断面図である。図４に示す通り、マイクロストリップラインは、厚みｈの絶縁体からなる基板４０と、基板４０の裏面一面に形成された金属層４１と、その表面に形成された幅がＷであって厚みがｔの配線４２とを備える構造である。かかる構造のマイクロストリップラインの単位長さ当たりのインダクタンスＬ［μＨ／ｃｍ］は以下の式で表される。但し、下式中のμ０は真空中の透磁率であり、μｒは導体の比透磁率である。
Ｌ＝（μ０・μｒ／２π）（ｌｎ（５．９８ｈ／（０．８Ｗ＋ｔ））＋（１／４））
【００２２】
配線の電圧降下Ｖ［Ｖ］は、上記式に示されるインダクタンスＬを用いて以下の式で表される。
Ｖ＝Ｌ・（ｄｉ／ｄｔ）
ここで、上記のインダクタンスは、配線の物理的特性（基板４０の厚みｈ、配線の幅Ｗ及び厚みｔ）によって求められる。また、上式中の（ｄｉ／ｄｔ）は配線に流れる電流の時間変化率である。従って、電子部品の電源ピンとバイパスコンデンサとが接続される配線の電圧降下は、配線の物理的特性と配線に流れる電流の時間変化率とを用いて求められると言うことができる。
【００２３】
ＲＡＭ２２は、揮発性のメモリであり、ＣＰＵ２１で行われる処理で用いられる各種変数の値や、プリント基板の設計途中のデータ等を一時的に記憶する。ハードディスク２３は、前述したユーザによって作成された基板データＤ１及びチェック部３８で用いられるチェック条件Ｄ２を記憶するとともに、図１中の部品配置修正部３１〜チェック部３８を実現する各種プログラム（図示省略）を記憶する。
【００２４】
入力装置１２は、キーボードやマウス等を備えており、ユーザの操作に応じた操作情報を設計装置本体１１に出力する。表示装置１３は、ＣＲＴ（Cathode Ray Tube）又は液晶表示装置等を備えており、設計装置本体１１で設計された結果を表示する。具体的には、少なくとも電子部品の電源ピン及びグランドピン並びに位置決定部３６で位置が決定されたバイパスコンデンサのプリント基板上における位置を表示する。
【００２５】
次に、上記構成における基板設計装置１を用いたプリント基板の設計手順について説明する。図５は、プリント基板の設計手順の概要を示すフローチャートである。プリント基板の設計が開始されると、まずユーザの操作によってプリント基板上への電子部品の配置が行われる（ステップＳ１１）。具体的には、ユーザが表示装置１３の表示内容を参照しつつ入力装置１２を操作して、電子部品を配置すべき位置及びその位置に配置する電子部品の種類を指定する。すると、部品配置修正部３１がユーザによって指定された電子部品の指示位置への配置を実行する。
【００２６】
プリント基板上に複数の電子部品を配置する必要がある場合には、ユーザによって上記と同様の操作が繰り返される。尚、ユーザの操作によって、新たな電子部品の配置のみならず、既にプリント基板上に配置した電子部品の位置及び種類の修正も可能である。電子部品の配置が終了すると、以上の操作によって作成されたデータは、基板データＤ１としてハードディスク２３に記録される。
【００２７】
次に、ユーザの操作によってプリント基板上への配線の配置が行われる（ステップＳ１２）。具体的には、ユーザが表示装置１３の表示内容を参照しつつ入力装置１２を操作して、配線を配置すべき位置を指定する。すると、配線配置修正部３２がユーザによって指定された配線の指示位置への配置を実行する。プリント基板上に複数の配線を配置する必要がある場合には、ユーザによって上記と同様の操作が繰り返される。尚、電子部品を配置する場合と同様に、新たな配線の配置のみならず既にプリント基板上に配置した配線の修正も可能である。電子部品の配置が終了すると、以上の操作によって作成されたデータが、基板データＤ１に追加されてハードディスク２３に記録される。
【００２８】
プリント基板上への電子部品及び配線の配置が終了すると、プリント基板上にバイパスコンデンサを自動配置する処理が行われる（ステップＳ１３）。図６は、プリント基板上にバイパスコンデンサを自動配置する処理の詳細を示すフローチャートである。尚、本実施形態では、基板上に配置するバイパスコンデンサの数（例えば、２０個）がユーザによって予め設定されているとする。
【００２９】
処理が開始されると、部品抽出部３３がハードディスク２３に記録されている基板データＤ１を読み出し、基板データＤ１からプリント基板上に配置される電子部品に関するデータを抽出する（ステップＳ２１）。具体的には、例えば電子部品の種類を示すデータ、プリント基板上における電子部品の位置を示すデータ、ピンの種類及びその位置を示すデータ等を抽出する。
【００３０】
電子部品に関するデータの抽出が終了すると、ペアリング部３４によって抽出されたデータを用いた電源ピンとグランドピンとのペアリングが行われる（ステップＳ２２）。具体的には、例えば図２を用いて説明した通り、抽出されたデータに含まれる電子部品の電源ピン及びグランドピンのプリント基板上における座標値を用い、電源ピンと最隣接するグランドピンとのペアリングが行われる。尚、ここでのペアリングは、プリント基板上に設けられた複数の電子部品のうちの１つの電子部品に対して行われ、また、１つの電子部品について複数のペアリングが可能な場合には複数のペアリングが実行される。
【００３１】
次に、位置算出部３５において、ペアリングされた電源ピン及びグランドピン間でラッツ・ネストを最短とするバイパスコンデンサの位置の算出（ステップＳ２３）が行われると同時にラッツ・ネストの作成が行われる（ステップＳ２４）。以上の処理が終了すると、位置算出部３５によって算出されたバイパスコンデンサの位置を、その位置の周囲の状況に応じて変更する処理が位置決定部３６で行われる（ステップＳ２５）。
【００３２】
具体的には、位置算出部３５で算出された位置の周辺に配線制限のある信号ピンがある場合には、バイパスコンデンサの位置を、その信号ピンの配線引き出しを妨げない位置、又は、図３に示した通りプリント基板の裏面であって表面のペアリングされた信号ピン及びグランドピンに対して極力近くなる位置に変更する。このとき、バイパスコンデンサの位置が変更されても、そのバイパスコンデンサから電子部品の電源ピン又はグランドピンに接続されているラッツ・ネストの接続関係は保持されて変更されることはない、
【００３３】
以上の処理が終了すると、未使用のバイパスコンデンサの有無が位置決定部３６において判断される（ステップＳ２６）。つまり、プリント基板上のバイパスコンデンサの数が、予め設定されたバイパスコンデンサの数（例えば、２０個）を越えたか否かが判断される。未使用のバイパスコンデンサがあると判断した場合（判断結果が「ＹＥＳ」）の場合には、位置決定部３６は未使用のバイパスコンデンサを、ステップＳ２３で算出した位置又はステップＳ２５で変更した位置に配置する（ステップＳ２７）。
【００３４】
これに対し、未使用のバイパスコンデンサが無いと判断した場合（ステップＳ２６の判断結果が「ＮＯ」の場合）には、位置決定部３６は新たなバイパスコンデンサを作成する（ステップＳ２８）。そして、この新たに作成したバイパスコンデンサを、ステップＳ２３で算出した位置又はステップＳ２５で変更した位置に配置する（ステップＳ２９）。
【００３５】
バイパスコンデンサの配置が終了すると、電源ピンとグランドピンとの残りのペアが有るか否かがＣＰＵ２１で判断される（ステップＳ３０）。残りのペアがあるとＣＰＵ２１で判断された場合（判断結果が「ＹＥＳ」の場合）には、位置算出部３５において、そのペアについてラッツ・ネストを最短とするバイパスコンデンサの位置の算出が行われる（ステップＳ２３）。
【００３６】
一方、ステップＳ３０で残りのペアが無いと判断された場合（判断結果が「ＮＯ」の場合）には、ＣＰＵ２１はステップＳ２１で抽出された電子部品の残りが有るか否かが判断される（ステップＳ３１）。残りの電子部品があるとＣＰＵ２１で判断された場合（判断結果が「ＹＥＳ」の場合）には、ペアリング部３４において残りの電子部品についてのペアリングが行われる（ステップＳ２２）。これに対し。ステップＳ３１で残りの電子部品が無いと判断された場合（判断結果が「ＮＯ」の場合）には、図６に示すプリント基板上にバイパスコンデンサを自動配置する一連の処理が終了する。
【００３７】
バイパスコンデンサの自動配置処理が終了すると、配線確定処理が行われる（ステップＳ１４）。図７は、配線確定処理の詳細を示すフローチャートである。処理が開始されると、まずユーザの操作によってラッツ・ネストで結ばれているピン間の配線の修正が行われる（ステップＳ４１）。具体的には、ユーザが表示装置１３の表示内容を参照しつつ入力装置１２を操作して、配線を行うべき箇所のラッツ・ネスト（バイパスコンデンサと電子部品の電源ピン及びグランドピンとを接続しているラッツ・ネスト）を特定する。
【００３８】
すると、特定されたラッツ・ネストは、配線修正部３７によって伸縮可能な状態（ラバーバンド状態）にされる。この状態で、ユーザが入力装置１２を操作してラッツ・ネストを伸縮させ、プリント基板上にいてラッツ・ネストが通る一点又は複数点の位置を確定させる操作を行うと、配線修正部３７は上記の操作で確定された点を通り、バイパスコンデンサと電源ピン又はグランドピンとの間を接続する配線を配置する。以上の処理によって、配線（バイパスコンデンサと電子部品の電源ピン及びグランドピンとを接続しているラッツ・ネスト）の修正が行われる。尚、修正が行われた配線に関するデータは、基板データＤ１に追加されてハードディスク２３に記録される。
【００３９】
以上の処理が終了すると、電子部品の電源ピン、バイパスコンデンサ、及び他の電子部品に電源を供給するために設けられる電源供給パターンの接続順が予め規定された接続順であるか否かのチェック、並びに、電圧降下が予め設定された値を超えてるか否かのチェックが、チェック部により行われる（ステップＳ４２）。具体的には、チェック部３８は、ハードディスク２３に記録された基板データＤ１から、電子部品の電源ピン、バイパスコンデンサ、及びこれらを接続する配線に関するデータを抽出し、電子部品の電源ピンと電源供給パターンとを接続する配線の、電源ピンと電源供給パターンとの間にバイパスコンデンサが接続されているか否かをチェックする。
【００４０】
また、チェック部３８は、前述した配線の物理的特性と配線に流れる電流の時間変化率とから配線の電圧降下Ｖを求める式を用いて配線の電圧降下を算出し、ハードディスク２３にチェック条件Ｄ２として記録されている閾値を読み出して、算出した電圧降下が閾値を越えるか否かをチェックする。以上のチェックが終了すると、チェック部３８はエラーの有無を判断する（ステップＳ４３）。
【００４１】
エラーが無いと判断した場合（ステップＳ４３の判断結果が「ＹＥＳ」の場合）には、チェック部３８は、ステップＳ４１で配置した配線を確定して、その配線を示すデータをハードディスク２３に記録された基板データＤ１に追加する。これに対し、エラーが有ると判断した場合（ステップＳ４３の判断結果が「ＮＯ」の場合）には、チェック部３８は、表示装置１３に対してエラー表示を行う（ステップＳ４５）。以上の処理によって、図７に示す一連の配線確定処理が終了する。
【００４２】
尚、図７においては、説明を簡単にするためにステップＳ４５のエラー表示後に配線確定処理を終了させているが、ユーザの必要に応じて再度ステップＳ４１に戻って配線の修正を可能にするのが好適である。以上の処理によって、本実施形態の基板設計装置１を用いたプリント基板の設計手順が終了する。以上の手順によって設計されたプリント基板は、表示装置１３に表示される。
【００４３】
図８は、本実施形態の基板設計装置１を用いて設計されたプリント基板の表示例を示す図であって、（ａ）はＱＦＰタイプの電子部品の場合における表示例を示す図であり、（ｂ）はＢＧＡタイプの電子部品の場合における表示例を示す図である。図８（ａ）に示す通り、ＱＦＰタイプの電子部品の場合には、バイパスコンデンサＢＰ１１の電極が電源ピン及びグランドピンに共に隣接するように配置されているのが分かる。また、バイパスコンデンサＢＰ１２については、グランドピンに対してはある距離をもって離間した位置に配置されているが、電源ピンに対しては極力隣接する位置に配置されているのが分かる。
【００４４】
また、図８（ｂ）に示す通り、ＢＧＡタイプの電子部品の場合には、例えばバイパスコンデンサＢＰ２１は、配線Ｋ１によって相互に接続された４つの電源ピンＱ１からなる電源ピン群に一方の電極が近接するように配置されているのが分かる。同様に、バイパスコンデンサＢＰ２２は、配線Ｋ２によって相互に接続された６つの電源ピンＱ２からなる電源ピン群に一方の電極が近接するように配置されているのが分かる。
【００４５】
図９は、本実施形態の基板設計装置１を用いて設計されたプリント基板の他の表示例を示す図である。図９に示す表示例では、４つの層Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４からなる基板と、基板の表面側にＳＯＰ（Small Outline Package）タイプの電子部品５０とバイパスコンデンサ６０とが配置されたプリント基板の平面図及び断面図が表示されている。尚、基板の層Ｌ１２は電源ベタ面Ｂ１とされ、層Ｌ１３はグランドベタ面Ｂ２とされている。
【００４６】
図９に示す通り、電子部品５０の電源ピン５２は配線７１によってバイパスコンデンサ６０の一方の電極６１に接続されており、電子部品５０のグランドピン５１はバイア（ビア）Ｈ１を介してグランドベタ面Ｂ２に接続されているのが分かる。また、バイパスコンデンサ６０の一方の電極６１は配線７２によってバイアＨ２に接続されており、他方の電極６２はバイアＨ３に接続されているのが分かる。
【００４７】
本実施形態では、以上の基板上における電子部品５０及びバイパスコンデンサ６０の配置及び接続状態を示す表示に加えて、基板表面側における電流経路Ｒ１１，Ｒ１２及び基板の内側（バイアＨ１，Ｈ３及びグランドベタ面Ｂ２）における電流計路Ｒ２１が表示される。図９に例示する電流経路が加えられたプリント基板の平面図及び断面図を表示することにより、電流経路を直感的且つ容易に把握することができ、ユーザが電流経路や電子部品５０及びバイパスコンデンサ６０の接続順を短時間且つ容易に確認することができる。
【００４８】
ここで、電源ベタ面Ｂ１やグランドベタ面Ｂ２内に中抜き部位（金属層が形成されていない部位）がある場合には、電源ベタ面Ｂ１やグランドベタ面Ｂ２を通る電流経路は直線にならなず、中抜き部位を避けた曲線経路となることがある。このため、図９に示すプリント基板の平面図及び断面図に加えて、電源ベタ面Ｂ１やグランドベタ面Ｂ２内の電流経路の表示も可能にするのが好ましい。
【００４９】
図１０は、グランドベタ面Ｂ２内における電流経路の一例を示す平面図である。図１０に示す例では、グランドベタ面Ｂ２の両端部にバイアＨ１，Ｈ３が表示されるとともに、グランドベタ面Ｂ２に形成された中抜き部位Ｚ１〜Ｚ５も表示されている。図１０を参照すると、バイアＨ１とバイアＨ３との間の電流経路Ｒ２１は、中抜き部位Ｚ１〜Ｚ５を避けた曲線経路であることが分かる。また、中抜き部位Ｚ３，Ｚ４の間隔Ｇ１、及び中抜き部位Ｚ４，Ｚ５の間隔Ｇ２がユーザによって予め設定された最小間隔よりも小さい場合には、電流経路Ｒ２１がそれらを避けた経路になるのが分かる。
【００５０】
以上説明した通り、本実施形態では、基板データＤ１からプリント基板上に配置される電子部品に関するデータを抽出し、抽出したデータを用いて電子部品の電源ピンとグランドピントのペアリングを行っている。そして、ペアリングされた電源ピンとグランドピンとの間において、ラッツ・ネストを最短にする位置を算出し、算出された位置の周囲の状況に応じて、電源ピン及びグランドピンとバイパスコンデンサとの間の電流経路が最短になるようにバイパスコンデンサを配置すべき位置を変更している。
【００５１】
このため、電子部品との間の配線の長さのみならず電子部品の電源ピン及びグランドピンとの相対的な位置関係をも考慮した位置にバイパスコンデンサを自動的に配置することができるため、電磁的ノイズをより低減することができる。具体的には、プリント基板から１０ｍ離間した位置での放射ノイズのピーク値を２０ｄＢ程度低下させることができる。
【００５２】
また、本実施形態では、電磁的なノイズを低減し得る位置にバイパスコンデンサが自動的に配置されるため、設計に要する時間を短縮することができるとともに、プリント基板から放射されるノイズがユーザ（基板設計者）のスキルに大きく左右されるといった事態を防止することもできる。更に、設計されたプリント基板を電流経路と共に表示するといった多種多様な形で表示装置１３に表示することができるため、設計者への教育的効果も得られる。
【００５３】
以上、本発明の実施形態による基板設計装置について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上述した実施形態では、設計されたプリント基板の平面図及び断面図を表示装置１３に表示する場合を例に挙げて説明したが、３次元表示等の任意の表示方法を用いることができる。また、図８（ｂ）に示す通り、複数の電源ピンに対してバイパスコンデンサが接続される場合においては、図７中のステップＳ４２のチェック時に複数の電源ピンとバイパスコンデンサが多対多の接続関係になっているかのチェックを行っても良い。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施形態による基板設計装置の要部構成を示すブロック図である。
【図２】電源ピンとグランドピンとのペアリングの例を示す図である。
【図３】バイパスコンデンサの位置変更の例を示す図である。
【図４】マイクロストリップラインの断面図である。
【図５】プリント基板の設計手順の概要を示すフローチャートである。
【図６】プリント基板上にバイパスコンデンサを自動配置する処理の詳細を示すフローチャートである。
【図７】配線確定処理の詳細を示すフローチャートである。
【図８】本実施形態の基板設計装置１を用いて設計されたプリント基板の表示例を示す図である。
【図９】本実施形態の基板設計装置１を用いて設計されたプリント基板の他の表示例を示す図である。
【図１０】グランドベタ面Ｂ２内における電流経路の一例を示す平面図である。
【符号の説明】
【００５５】
１      基板設計装置
１３    表示装置
３３    部品抽出部
３４    ペアリング部
３５    位置算出部
３６    位置決定部
３８    チェック部
Ｄ１    基板データ
Ｄ２    チェック条件
【図１】
0004971123.tif 000002
【図２】
0004971123.tif 000003
【図３】
0004971123.tif 000004
【図４】
0004971123.tif 000005
【図５】
0004971123.tif 000006
【図６】
0004971123.tif 000007
【図７】
0004971123.tif 000008
【図８】
0004971123.tif 000009
【図９】
0004971123.tif 000010
【図１０】
0004971123.tif 000011