(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素を備えた液晶表示パネルと、
複数のブロックから構成される導光板を備え、前記液晶表示パネルに重ねて配置されるとともに前記液晶表示パネルを照明する照明ユニットと、
各画素に対して映像信号を出力するとともに、前記ブロック間の境界に対向する画素のみに対して階調に応じて補正した映像信号を出力する信号出力部と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記信号出力部は、
前記ブロック間の境界に対向する画素に出力される映像信号の補正に必要な補正値を階調毎に設定したテーブルを記憶したメモリ部と、
前記ブロック間の境界に対向する画素に対応した映像信号の入力に基づいて、入力された映像信号を、階調に応じて前記メモリ部に記憶した前記テーブルの補正値に基づき補正する信号補正部と、
を有することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記信号補正部は、中間調の階調について、補正後の映像信号の階調での輝度が補正前の映像信号の階調での輝度より高くなるように補正することを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
中間調の階調について、第１階調の補正値は、第１階調より高輝度の第２階調の補正値より小さいことを特徴とする請求項２に記載の液晶表示装置。
【請求項５】
前記液晶表示パネルは、一対の基板間に保持された前記液晶層に含まれる液晶分子が所定の表示状態においてベンド配列したＯＣＢモードを適用したことを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記ブロック間の境界は、前記液晶表示パネルの行方向に沿って延びており、前記液晶表示パネルの１行以上の画素行と対向することを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
前記信号出力部は、前記ブロック間の境界に対向する画素行が選択されたタイミングで、選択された画素行の各画素に対して補正した映像信号を出力することを特徴とする請求項６に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示装置に係り、特に、複数のブロックから構成される導光板を備えた照明ユニットを備えた液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。
【０００３】
透過型の液晶表示パネルを備えた液晶表示装置は、液晶表示パネルを背面から照明する照明ユニットを備えている。このような透過型の液晶表示装置においては、液晶表示パネルの各画素が照明ユニットからの照明光を選択的に透過することにより画像を表示している。
【０００４】
このような液晶表示装置において、液晶表示パネルに動画を表示させたとき、画像の尾ひき（動画ボケ）が出現しやすい。このような課題に対して、例えば、特許文献１によれば、複数の導光板を並列に並べて配置し、各導光板のエッジにＬＥＤを取り付け、ＬＥＤの点灯タイミングと液晶表示パネルへ印加する電圧のタイミングとの同期をとって画像を表示する技術が開示されている。
【特許文献１】特開２００１−９２３７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したような複数の導光板を並べて配置した構成の照明ユニットを適用した場合、導光板が隣接する境界部分において、輝度差が生じることがある。このような輝度差は、表示画面において筋状に認識される。特に、画素全体が均一階調の映像信号により駆動された場合（白表示画面など）には、境界部分の輝度差が認識されやすい。
【０００６】
この発明は、上述した問題点に鑑みなされたものであって、その目的は、表示品位の良好な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本実施形態によれば、
マトリクス状に配置された画素を備えた液晶表示パネルと、複数のブロックから構成される導光板を備え、前記液晶表示パネルに重ねて配置されるとともに前記液晶表示パネルを照明する照明ユニットと、各画素に対して映像信号を出力するとともに、前記ブロック間の境界に対向する画素のみに対して階調に応じて補正した映像信号を出力する信号出力部と、を備えたことを特徴とする液晶表示装置が提供される。
【発明の効果】
【０００８】
この発明によれば、表示品位の良好な液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、この発明の一実施の形態に係る液晶表示装置について図面を参照して説明する。
【００１０】
以下、この発明の一実施の形態に係る液晶表示装置について図面を参照して説明する。ここでは、特に、照明ユニットからの照明光を選択的に透過することによって画像を表示する透過型の液晶表示装置を例に説明する。
【００１１】
図１に示すように、液晶表示装置は、透過型の液晶表示パネルＤＰと、液晶表示パネルＤＰを照明する照明ユニットすなわちバックライトＢＬと、を備えている。さらに、液晶表示装置は、液晶表示パネルＤＰ及びバックライトＢＬを制御する表示制御回路ＣＮＴなどを備えて構成されている。
【００１２】
液晶表示パネルＤＰは、一対の基板すなわちアレイ基板１及び対向基板２の間に液晶層３を保持した構成であり、画像を表示するアクティブエリアＡＣＴを有している。アクティブエリアＡＣＴは、マトリクス状に配置された複数の画素ＰＸによって構成されている。
【００１３】
図２に示すように、アレイ基板１は、ガラスなどの光透過性を有する絶縁基板ＧＬを用いて形成されている。すなわち、このアレイ基板１は、絶縁基板ＧＬの上においてマトリクス状に配置された複数の画素電極ＰＥ、画素電極ＰＥ上に形成される配向膜ＡＬなどを含んでいる。
【００１４】
また、このアレイ基板１は、絶縁基板ＧＬの上において、複数のゲート線Ｙ（Ｙ１〜Ｙｍ）、複数のソース線Ｘ（Ｘ１〜Ｘｎ）、複数の補助容量線Ｃ（Ｃ１〜Ｃｍ）、（ｍ×ｎ）個のスイッチング素子Ｗなどを備えている。
【００１５】
各ゲート線Ｙは、画素ＰＸの行方向に沿って形成されており、画素ＰＸの列方向に並列に並んで配置されている。各補助容量線Ｃは、ゲート線Ｙと略平行に形成され、列方向に並列に並んで配置されている。ゲート線Ｙと補助容量線Ｃとは、列方向に沿って交互に配置されている。
【００１６】
各ソース線Ｘは、画素ＰＸの列方向に沿って形成されており、画素ＰＸの行方向に並列に並んで配置されている。これらのゲート線Ｙ及びソース線Ｘは、絶縁層を介して交差している。各スイッチング素子Ｗは、ゲート線Ｙ及びソース線Ｘの交差位置の近傍において画素毎に配置されている。
【００１７】
各スイッチング素子Ｗは、例えばアモルファスシリコンやポリシリコンなどによって形成された半導体層を備えた薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）によって構成されている。スイッチング素子Ｗのゲートは、ゲート線Ｙに接続されている（あるいはゲート線Ｙと一体的に形成されている）。スイッチング素子Ｗのソースは、ソース線Ｘに接続されている（あるいはソース線Ｘと一体的に形成されている）。スイッチング素子Ｗのドレインは、画素電極ＰＥに接続されている（あるいは画素電極ＰＥと一体的に形成されている）。
【００１８】
このようなスイッチング素子Ｗにおいては、対応するゲート線Ｙを介して駆動されたときに対応するソース線Ｘと対応する画素電極ＰＥとの間が導通し、画素電極ＰＥにソース線Ｘを介してから供給された画素電圧が印加される。
【００１９】
各画素電極ＰＥは、アルミニウム（Ａｌ）などの光反射性を有する導電材料や、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されている。この画素電極ＰＥは、スイッチング素子Ｗと電気的に接続されている。このような構成の画素電極ＰＥは、配向膜ＡＬによって覆われている。
【００２０】
対向基板２は、ガラスなどの光透過性を有する絶縁基板ＧＬを用いて形成されている。すなわち、この対向基板２は、絶縁基板ＧＬの上に形成された共通電極ＣＥや、この共通電極ＣＥ上に形成される配向膜ＡＬなどを含んでいる。共通電極ＣＥは、複数の画素ＰＸに共通に配置され、例えばＩＴＯ等の光透過性を有する導電材料によって形成されている。
【００２１】
カラー表示タイプの液晶表示装置は、各画素ＰＸに対応して液晶表示パネルＤＰに設けられたカラーフィルタ層を備えている。カラーフィルタ層は、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された着色樹脂によって形成されている。赤色着色樹脂、青色着色樹脂、及び緑色着色樹脂は、それぞれ赤色画素、青色画素、及び緑色画素に対応して配置されている。このようなカラーフィルタ層は、アレイ基板１側に配置しても良いし、対向基板２側に配置しても良い。
【００２２】
また、対向基板２は、画素間を遮光するブラックマトリクスや、アクティブエリアＡＣＴの周辺を遮光する遮光層を含んでいる。
【００２３】
上述したような構成のアレイ基板１と対向基板２とは、図示しないスペーサ（例えば一方の基板に一体的に形成された柱状スペーサ）を介して互いに所定のギャップを維持した状態で配置され、アクティブエリアＡＣＴの外側でシール材によって貼り合わせられている。
【００２４】
液晶層３は、これらのアレイ基板１と対向基板２との間のギャップに封入された液晶組成物によって構成されている。この実施の形態では、液晶表示パネルＤＰは、例えば、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｅｎｄ）モードを適用した構成であり、液晶層３は、正の誘電率異方性を有するとともに光学的に正の一軸性を有する液晶分子３１を含む材料によって構成されている。
【００２５】
この液晶分子３１は、例えばノーマリホワイトの表示動作のために、予めスプレイ配向からベンド配向に転移されるとともに、ベンド配向からスプレイ配向への逆転移が、比較的高い電圧、例えば周期的に印加され黒表示となる黒電圧の印加により阻止される。図２に示した例では、画素ＰＸにおいて、液晶層３に電圧を印加した所定の表示状態において、液晶分子３１は、アレイ基板１と対向基板２との間でベンド配列している。
【００２６】
各画素ＰＸは、画素電極ＰＥ及び共通電極ＣＥ間に液晶容量ＣＬＣを有している。補助容量線Ｃは、各々対応行の画素ＰＸの画素電極ＰＥに容量結合して補助容量Ｃｓを構成している。補助容量Ｃｓは、スイッチング素子Ｗの寄生容量に対して十分大きな容量値を有している。
【００２７】
液晶表示装置は、さらに、液晶層３に電圧を印加した所定の表示状態において、図２に示したようにベンド配列した液晶分子３１を含む液晶層３のリタデーションを光学的に補償する光学補償素子４０を備えている。透過型の液晶表示パネルＤＰに対しては、光学補償素子４０は、例えば一対で構成されている。
【００２８】
すなわち、一方の光学補償素子４０は、液晶表示パネルＤＰとバックライトＢＬとの間（すなわちアレイ基板１０の外面）に配置され、また、他方の光学補償素子４０は、液晶表示パネルＤＰの観察面側（すなわち対向基板２０の外面）に配置されている。これらの光学補償素子４０は、それぞれ偏光板や位相差板などを含んで構成されている。
【００２９】
表示制御回路ＣＮＴは、液晶表示パネルＤＰの各画素ＰＸに対して映像信号を出力する信号出力部として機能する。これにより、アレイ基板１及び対向基板２から映像信号に基づいた液晶駆動電圧が液晶層３に印加され、液晶表示パネルＤＰの透過率が制御される。
【００３０】
すなわち、この表示制御回路ＣＮＴは、複数のスイッチング素子Ｗを行単位に導通させるように複数のゲート線Ｙ（Ｙ１〜Ｙｍ）を順次駆動するゲートドライバＹＤ、各画素行のスイッチング素子Ｗが対応するゲート線Ｙの駆動によって導通する期間において画素電圧Ｖｓを複数のソース線Ｘ（Ｘ１〜Ｘｎ）にそれぞれ出力するソースドライバＸＤ、及び、コントローラ回路５を備えている。
【００３１】
コントローラ回路５は、液晶表示パネルＤＰの駆動用電圧を発生するとともに、バックライトＢＬ、ゲートドライバＹＤ及びソースドライバＸＤを制御する。すなわち、コントローラ回路５は、ゲートドライバＹＤを介して補助容量線Ｃに印加される補償電圧Ｖeを発生する補償電圧発生回路６、ソースドライバＸＤによって用いられる所定数の階調基準電圧ＶＲＥＦを発生する階調基準電圧発生回路７、共通電極ＣＥに印加されるコモン電圧Ｖｃｏｍを発生するコモン電圧発生回路８、バックライトＢＬの光源の駆動を制御する光源駆動回路１０などを含んでいる。
【００３２】
また、コントローラ回路５は、外部信号源ＳＳから入力される同期信号ＳＹＮＣに基づいてゲートドライバＹＤに対する制御信号ＣＴＹを発生する垂直タイミング制御回路１１、外部信号源ＳＳから入力される同期信号ＳＹＮＣに基づいてソースドライバＸＤに対する制御信号ＣＴＸを発生する水平タイミング制御回路１２、複数の画素ＰＸに対して外部信号源ＳＳからデジタル形式で入力される映像信号を処理する映像信号処理回路１３などを含んでいる。
【００３３】
制御信号ＣＴＹは、ゲートドライバＹＤに供給され、複数のゲート線Ｙを順次駆動する動作をゲートドライバＹＤに行わせるために用いられる。制御信号ＣＴＸは、映像信号処理回路１３の処理結果と共にソースドライバＸＤに供給され、映像信号処理回路１３の処理結果として１行分の画素ＰＸ単位（画素行単位）に得られ直列に出力される映像信号ＤＯを複数のソース線Ｘにそれぞれ割り当てると共に出力極性を指定する動作をソースドライバＸＤに行わせるために用いられる。
【００３４】
ゲートドライバＹＤは、制御信号ＣＴＹの制御により複数のゲート線Ｙ１〜Ｙｍを順次選択し、各画素行のスイッチング素子Ｗを導通させる駆動信号としてオン電圧を選択ゲート線Ｙに供給する。ソースドライバＸＤは、上述の階調基準電圧発生回路７から供給される所定数の階調基準電圧ＶＲＥＦを参照して映像信号ＤＯをそれぞれ階調に応じた画素電圧Ｖｓに変換し、複数のソース線Ｘ１〜Ｘｎに並列的に出力する。
【００３５】
画素電圧Ｖｓは、共通電極ＣＥのコモン電圧Ｖｃｏｍを基準として画素電極ＰＥに印加される電圧であり、例えばフレーム反転駆動およびライン反転駆動を行うようコモン電圧Ｖｃｏｍに対して極性反転される。
【００３６】
ところで、この実施の形態においては、バックライトＢＬは、複数のブロックから構成される導光板を備えている。すなわち、図３に示すように、導光板ＬＧは、液晶表示パネルＤＰに対向する面内で行方向に長辺を有するとともに列方向に短辺を有する長方形状の複数のブロックＬＧ１…によって構成されている。
【００３７】
ここに示した例では、導光板ＬＧは、５個のブロックＬＧ１〜ＬＧ５によって構成されている。各ブロックは、例えば、アクリル系樹脂やポリカーボネート系樹脂などの光透過性を有する樹脂材料によって形成されている。これらの各ブロックは、略同一形状であって、列方向に並列に配置されている。
【００３８】
バックライトＢＬは、各ブロックに対応して配置された光源を備えている。この光源は、各ブロックの端面に配置されても良いし、各ブロックの背面側（つまり液晶表示パネルＤＰと対向する面とは反対側）に配置されても良く、発光ダイオードや冷陰極管などで構成されている。
【００３９】
また、バックライトＢＬは、導光板ＬＧと液晶表示パネルＤＰとの間に、集光機能を有する光学シートや、拡散機能を有する光学シート、複数の機能を兼ね備えたシートなど１枚以上の光学シートを備えている。また、バックライトＢＬは、必要に応じて導光板ＬＧの背面側に反射機能を有する光学シートや反射体を備えている。
【００４０】
このような構成のバックライトＢＬは、液晶表示パネルＤＰに重ねて配置されている。すなわち、図４に示すように、バックライトＢＬは、その導光板ＬＧを構成するブロックの長辺が液晶表示パネルＤＰの行方向に平行となるように配置されている。このため、２つのブロック間の境界は、液晶表示パネルＤＰの画素行を構成する各画素ＰＸａと対向する。
【００４１】
液晶表示パネルＤＰは、アクティブエリアＡＣＴにおいて、例えば、４８０本の画素行を有している。このとき、バックライトＢＬのブロックＬＧ１−ＬＧ２間の境界は、例えば、液晶表示パネルＤＰの１００行目の画素行Ｌ（１００）の各画素ＰＸａと対向する。また、ブロックＬＧ２−ＬＧ３間の境界は、例えば、液晶表示パネルＤＰの２００行目の画素行Ｌ（２００）の各画素ＰＸａと対向し、同様に、ブロックＬＧ３−ＬＧ４間の境界は、例えば、液晶表示パネルＤＰの３００行目の画素行Ｌ（３００）の各画素ＰＸａと対向し、ブロックＬＧ４−ＬＧ５間の境界は、例えば、液晶表示パネルＤＰの４００行目の画素行Ｌ（４００）の各画素ＰＸａと対向する。
【００４２】
バックライトＢＬの各ブロックＬＧ１〜ＬＧ５に対向する画素ＰＸと、ブロック間の境界に対向する画素ＰＸａとでは、同一階調の映像信号が供給された（つまり、全ての画素電極ＰＥに同一の画素電圧Ｖｓが印加された）にも拘わらず、輝度差を生ずる場合がある。例えば、各ブロックＬＧ１〜ＬＧ５に対向する画素ＰＸについては、光源からの照明光が十分に導かれるのに対して、ブロック間の境界に対向する画素ＰＸａについては、光源からの照明光が十分に導かれない場合、後者の画素ＰＸａは前者の画素ＰＸより低輝度となる。
【００４３】
このような課題に対して、本実施形態においては、表示制御回路ＣＮＴは、アクティブエリアＡＣＴの各画素ＰＸに対して映像信号を出力するとともに、ブロック間の境界に対向する画素ＰＸａに対しては階調に応じて補正した映像信号を出力するように構成されている。これにより、ブロック間の境界に対向する画素ＰＸａに対して、輝度差を打ち消すように補正した映像信号に基づいた電圧が印加される。このため、全体としてブロック間の境界が認識されにくくなり、表示品位を改善することが可能となる。
【００４４】
より具体的には、表示制御回路ＣＮＴは、信号補正部として機能する映像信号処理回路１３に加えて、画素ＰＸａに対して出力される映像信号の補正に必要な補正値を階調毎に設定したテーブルを記憶したメモリ部Ｍを備えている。
【００４５】
図５に示すように、映像信号処理回路１３は、ブロック間の境界に対向する画素ＰＸａに対応した映像信号ＤＩの入力に基づいて、メモリ部Ｍに記憶したテーブルを参照し、入力された映像信号の階調に応じた補正値を取得する。そして、映像信号処理回路１３は、入力された映像信号ＤＩを、その階調に応じて補正値に基づき補正する。つまり、映像信号の階調値が補正される。そして、映像信号処理回路１３は、補正した映像信号ＤＯをソースドライバＸＤに出力する。
【００４６】
ソースドライバＸＤは、ブロック間の境界に対向する画素行Ｌ（１００、２００、３００、４００）が選択されたタイミングで、選択された画素行の各画素ＰＸａに対して補正した映像信号を出力する。
【００４７】
すなわち、ゲートドライバＹＤが各ゲート線Ｙを順次選択する信号を出力し、画素行Ｌ（１００、２００、３００、４００）に対応したゲート線Ｙ１００、Ｙ２００、Ｙ３００、Ｙ４００を選択する信号を出力したタイミングでは、各画素行のスイッチング素子Ｗがオンしてソース−ドレイン間が導通状態となる。このとき、ソースドライバＸＤは、映像信号処理回路１３から入力された映像信号ＤＯに基づき、階調基準電圧発生回路７から供給される所定数の階調基準電圧ＶＲＥＦを参照して補正後の映像信号ＤＯを階調に応じた画素電圧Ｖｓに変換し、複数のソース線Ｘ１〜Ｘｎに並列的に出力する。これにより、画素行Ｌ（１００、２００、３００、４００）の各画素ＰＸａの画素電極ＰＥには、補正した映像信号に基づく画素電圧が印加される。
【００４８】
このような駆動により、実質的に同一階調の全画面表示を行うとき、均一輝度での表示が可能となる。
【００４９】
より具体的な例として、階調数が２５６であり、階調値「０」は黒表示に対応し、また、階調値「２５５」は白表示に対応する場合を例に挙げる。メモリ部Ｍに記憶されるテーブルには、映像信号処理回路１３に入力される映像信号ＤＩの階調値「３２」に対して、補正値として「５」が設定されているものとする。
【００５０】
図６に示すように、全画面において、階調値「３２」の映像信号ＤＩが映像信号処理回路１３に入力された場合、画素行Ｌ（１〜９９）（つまり、ゲート線Ｙ１〜Ｙ９９）が選択されたタイミングでは、映像信号処理回路１３は、階調値「３２」に対応した映像信号ＤＯを出力する。そして、画素行Ｌ（１００）（つまり、ゲート線Ｙ１００）が選択されたタイミングでは、映像信号処理回路１３は、階調値「３２」に対してテーブルの補正値「５」を加算してより高輝度な階調値「３７」に補正した後、対応する映像信号ＤＯとして出力する。
【００５１】
同様にして、画素行Ｌ（１０１〜１９９）（つまり、ゲート線Ｙ１０１〜Ｙ１９９）が選択されたタイミングでは、階調値「３２」に対応した映像信号ＤＯを出力する。そして、画素行Ｌ（２００）（つまり、ゲート線Ｙ２００）が選択されたタイミングでは、映像信号ＤＩを補正して階調値「３７」に対応した映像信号ＤＯを出力する。
【００５２】
同様にして、画素行Ｌ（２０１〜２９９）に対しては階調値「３２」に対応した映像信号ＤＯを出力し、画素行Ｌ（３００）に対しては階調値「３７」に対応した映像信号ＤＯを出力する。そして、画素行Ｌ（３０１〜３９９）に対しては階調値「３２」に対応した映像信号ＤＯを出力し、画素行Ｌ（４００）に対しては階調値「３７」に対応した映像信号ＤＯを出力する。画素行Ｌ（４０１〜４８０）に対しては階調値「３２」に対応した映像信号ＤＯを出力する。
【００５３】
このように、同一階調の映像信号が入力されたにも拘らず、ブロック間の境界に対向する画素行Ｌの画素ＰＸａの輝度がブロックに対向する画素ＰＸより低輝度となるような課題に対しては、補正後の映像信号ＤＯの階調での輝度が補正前の映像信号ＤＩの階調での輝度より高くなるように補正することで対応可能となる。これにより、画素ＰＸａが暗線となって認識されにくくなり、表示品位を向上することが可能となる。
【００５４】
黒表示（階調値ゼロ）に近い階調よりも、白表示（階調値２５５）に近い階調で表示を行った場合の方が、画素ＰＸａと画素ＰＸとの輝度差が認識されやすい。このため、特に、中間調においては、低輝度の階調（第１階調）での補正値は、高輝度の階調（第１階調より高輝度の第２階調）での補正値より小さく設定されることが望ましい。
【００５５】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【００５６】
上述した実施の形態では、ブロック間の境界に対向する画素行が１行である場合について説明したが、複数の画素行と対向していてもよい。例えば、画素行Ｌ（１００）を中心として９９行目から１０１行目など、３行の画素行がブロック間の境界に対向していてもよい。
【００５７】
また、ブロック間の境界に対向する複数の画素行が不均一な輝度となる場合、例えば、中心の画素行が最も低輝度となるような場合には、輝度分布にあわせて補正値を設定しても良い。
【図面の簡単な説明】
【００５８】
【図１】図１は、この発明の実施形態に係る液晶表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示装置における液晶表示パネルの断面を概略的に示す図である。
【図３】図３は、図１に示した液晶表示装置に適用されるバックライトの導光板の構成を概略的に示す斜視図である。
【図４】図４は、図３に示した導光板を備えたバックライトと図１に示した液晶表示パネルとを重ねて配置したときのブロック間の境界と対向する画素を説明するための図である。
【図５】図５は、ブロック間の境界と対向する画素に出力する映像信号を補正するための構成を概略的に示す図である。
【図６】図６は、補正前の映像信号と、補正後の映像信号と、補正値との関係の一例を示す図である。
【符号の説明】
【００５９】
ＤＰ…液晶表示パネル
１…アレイ基板  ２…対向基板
３…液晶層  ３１…液晶分子
ＡＣＴ…アクティブエリア  ＰＸ…画素
ＰＸａ…画素（バックライトのブロック間の境界に対向する画素）
Ｙ（１〜ｍ）…ゲート線  Ｘ（１〜ｎ）…ソース線
Ｃ…補助容量線  Ｗ…スイッチング素子
ＰＥ…画素電極  ＣＥ…共通電極
ＹＤ…ゲートドライバ  ＸＤ…ソースドライバ
ＢＬ…バックライト
ＬＧ…導光板  ＬＧ１〜ＬＧ５…ブロック
ＣＮＴ…表示制御回路
５…コントローラ回路
６…補償電圧発生回路  ７…階調基準電圧発生回路
８…コモン電圧発生回路  １０…光源駆動回路
１１…垂直タイミング制御回路  １２…水平タイミング制御回路
１３…映像信号処理回路  Ｍ…メモリ部
【図１】
0005093891.tif 000002
【図２】
0005093891.tif 000003
【図３】
0005093891.tif 000004
【図４】
0005093891.tif 000005
【図５】
0005093891.tif 000006
【図６】
0005093891.tif 000007