(57)【特許請求の範囲】
【請求項１】
（ａ）第１主面、前記第１主面に形成された複数の第１主面電極、前記複数の第１主面電極を露出するように前記第１主面上に形成された絶縁膜、前記第１主面とは反対側の第１裏面、及び前記第１裏面に形成された複数の第１裏面電極を有する配線基板を準備する工程；
（ｂ）前記（ａ）工程の後、前記配線基板の前記絶縁膜におけるチップ搭載領域の一部に、ペースト状の接着材を配置する工程；
（ｃ）前記（ｂ）工程の後、第２主面、前記第２主面に形成された複数の第２主面電極、前記第２主面とは反対側の第２裏面、及び前記第２主面と前記第２裏面との間の側面を有する半導体チップを、前記複数の第１主面電極の内側に位置するように、前記配線基板の前記絶縁膜上に配置し、前記接着材を介して前記半導体チップを前記配線基板の前記絶縁膜におけるチップ搭載領域に固定する工程；
（ｄ）前記（ｃ）工程の後、トランスファモールディングにより前記半導体チップを樹脂で封止する工程；
を含み、
前記絶縁膜は、前記複数の第１主面電極のそれぞれと前記半導体チップとの間に溝を有しており、
前記（ｃ）工程では前記半導体チップを前記配線基板に押し付け、前記配線基板の前記絶縁膜から前記半導体チップの前記側面に向かって傾斜するように前記接着材を這い上がらせていることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記（a）工程では、前記配線基板の前記第１主面の一部が前記絶縁膜に形成された前記溝の底から露出している前記配線基板を準備することを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法において、
前記配線基板の前記第１主面には、複数の第１主面配線が形成され、
前記複数の第１主面電極は、前記複数の第１主面配線を介して前記複数の第１裏面電極とそれぞれ電気的に接続されており、
前記配線基板の前記複数の第１主面配線のそれぞれの一部は、前記絶縁膜に形成された前記溝の前記底から露出していることを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記半導体チップの前記第２裏面が前記配線基板の前記第１主面と対向するように、前記接着材を介して前記半導体チップを前記配線基板の前記絶縁膜上に固定し、
前記半導体チップを前記配線基板の前記絶縁膜上に固定した後、前記配線基板の前記複数の第１主面電極と前記半導体チップの前記複数の第２主面電極とを、複数のワイヤを介してそれぞれ電気的に接続し、
前記（ｄ）工程では、前記半導体チップ及び前記複数のワイヤを樹脂で封止することを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記（ｃ）工程の後で、かつ前記配線基板の前記複数の第１主面電極と前記半導体チップの前記複数の第２主面電極とを前記複数のワイヤを介してそれぞれ電気的に接続する前に、前記接着材をベーキングすることを特徴とする半導体装置の製造方法。
【請求項６】
請求項４に記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記半導体チップを真空吸着保持するボンディングツールで、前記半導体チップを前記配線基板に押し付けることを特徴とする半導体装置の製造方法。
【請求項７】
請求項４に記載の半導体装置の製造方法において、
前記封止体の一部は、前記配線基板の前記第１主面に形成された前記絶縁膜と接触していることを特徴とする半導体装置の製造方法。
【請求項８】
請求項４に記載の半導体装置の製造方法において、
前記配線基板の前記第１裏面電極には、複数のバンプ電極が形成されていることを特徴とする半導体装置の製造方法。
【請求項９】
請求項４に記載の半導体装置の製造方法において、
前記半導体チップの平面形状は四角形から成り、
前記配線基板の前記複数の第１主面電極は、前記半導体チップの各辺に沿って配置され、
前記絶縁膜に形成された溝は、前記半導体チップの各辺に沿って、複数個形成されていることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１に記載の半導体装置の製造方法において、
前記（ｃ）工程後の前記半導体チップと前記配線基板の間における前記接着材の厚さは、前記（ｃ）工程前の前記接着材の厚さよりも小さいことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関し、特に、主面に縦横に複数の半導体チップ（半導体素子）を整列搭載した配線基板（基板）の主面側を、絶縁性の樹脂で一括モールド（block molding）して封止体で覆い、その後相互に重なる基板及び封止体を縦横に分割して複数の半導体装置を製造する技術（ＭＡＰ：Matrix Array Packaging method）に適用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話、携帯型情報処理端末機器、携帯型パーソナルコンピュータ等の小型電子機器に組み込まれる半導体装置においては、薄型化、小型化及び多ピン化が要求されている。このような多機能・高密度化に適応する半導体装置のパッケージ形態として、ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Saiz Package）等のパッケージ構造が知られている。
【０００３】
これらＢＧＡやＣＳＰ等の製造における一手法として、配線基板（基板）を用意した後、配線基板の主面の所定箇所に半導体チップ（半導体素子）を搭載するとともに、この半導体チップの電極と配線基板の主面の配線を導電性のワイヤで接続し、その後配線基板の主面側を絶縁性の封止樹脂で被い、さらに配線基板の裏面に各配線に接続される突起電極（バンプ電極）を設けて半導体装置を製造する方法が知られている。
【０００４】
また、配線基板上に接着材を用いて半導体チップを固定する工程を有する半導体装置の製造方法において、前記接着材の流出によって配線基板上の電極を汚染し、前記電極との電気的な接続を形成することが困難になるなどの問題が認識されている。
【０００５】
図３４や図３５は本発明に先立って本発明者が検討した従来構造（第１の従来の製品）における配線基板（基板）１と、この配線基板上に接着材２を介して固定される半導体チップ３との関係を示す図である。配線基板１の主面（上面）及び裏面にはそれぞれ所定パターンに絶縁膜（ソルダーレジスト）４，５が形成され、配線基板１の主面上の絶縁膜４上に接着材２を介して半導体チップ３が固定されている。
【０００６】
また、半導体チップの図示しない電極と配線基板１の主面に設けられる電極７ｂは導電性のワイヤで接続される。このため、配線基板１の主面に前記電極７ｂを露出させる必要がある。電極７ｂを露出させる構造として、一般に図３４や図３５で示す構造が採用されている。図３４に示す構造は、配線基板１の主面上の絶縁膜４を所定幅取り除いて開口溝９を設け、この開口溝９内に電極７ｂを位置させる構造であり、図３５に示す構造は電極７ｂを被う絶縁膜部分を除去させて電極７ｂを露出させる構造である。なお、接着材２は、エポキシ樹脂（ペースト材）が用いられる。
【０００７】
このような構造において、半導体チップ３を配線基板１に固定する接着材２がチップ端から流出したとしても配線基板１上の電極７ｂを汚染しないように、図３４及び図３５に示すように、チップ端と電極７ｂとの間の距離を十分に確保して対処していた。例えば一例を挙げるならば、図３４の開口溝９を有する構造では、チップ端と開口溝９の縁との距離ａを、０．５０ｍｍと長くし、図３５の構造ではチップ端と電極５の縁との距離ｂを、０．５２５ｍｍと長くしている。これらの構造では、チップ端と配線基板１の端との距離ｍは１．１０ｍｍとなる。
【０００８】
なお、配線基板１の厚さｆは０．２１０ｍｍ、絶縁膜４の厚さｈは０．３０ｍｍ、絶縁膜５の厚さｇは０．３０ｍｍ、半導体チップ３の厚さｊは０．２２ｍｍ、半導体チップ３を配線基板１に接着する接着材部分の厚さｋは０．０２５ｍｍ程度である。
【０００９】
また、接着材の流出による基板上の電極の汚染を防止する他の技術として、図３６に示す構造が知られている。図３６は本発明に先立って本発明者が検討した第２の従来の製品である。この第２の従来の製品においては、接着材２による配線基板１面上の電極７ｂの汚染を防止するために、配線基板１の主面に設ける絶縁膜４の開口溝９の内周縁上に縁に沿って一定幅にさらに絶縁膜４ａを積層形成し、この絶縁膜４ａを接着材２が開口溝９内に流入させないダムとして使用している。
【００１０】
さらに、前記チップボンディング用接着材の流出による基板主面上電極の汚染防止という観点から独自に公知例調査を行った結果、特開平８−１８１１６６号公報、特開平７−４５６４１号公報、特開平８−１６７６７８号公報、特開２０００−２８６２７１号公報といった公知例が抽出された。
【００１１】
一方、半導体装置の製造方法において、一括モールド法(block molding method)が知られている。一括モールド法とは、複数の製品形成領域を有する配線基板の各製品形成領域上に半導体チップを実装した後に、前記複数の製品形成領域を覆う大きなキャビティを有するモールド金型（成形型）内に前記配線基板を配置して、前記複数の製品形成領域を封止樹脂によって一括で封止した後に、ダイシング装置によって封止体と配線基板を一括に切断し個片化する工程を有する半導体装置の製造方法である。前記一括モールド法については例えば特開平２０００−１２５７８号公報（U.S. Patent No.6,200,121）に記載されている。
【００１２】
前記一括モールド法においては、封止後に、封止体を基板と共に切断して個片化するためにダイシング装置によって切断をするが、前記ダイシング装置によって切断する結果、封止体が垂直に切断され、テーパー部の無い封止体になる。また、封止体と基板を一括に切断するため、基板の切り代が不要になるという特徴を持つ。従って、チップ端と基板端の距離を小さくすることができ、製品（半導体装置）を小型化することが可能となる。前記チップ端と基板端の距離は、例えば実施例中では８００μｍである。
【００１３】
【発明が解決しようとする課題】
前記一括封止法（一括モールド法）を採用する半導体装置の製造方法においては、チップ側面と基板主面でできる角の部分にボイドを形成しやすいという問題があり、この問題を回避するためには、チップ裏面と基板主面の間はチップボンディング用接着材によってより確実に充填する必要があり、そのために例えばチップ端の７０％以上の部分で接着材がはみ出るように接着材の量をコントロールする必要がある。
【００１４】
また、一括モールド後の個片化工程時に基板主面と封止体との界面にダイシングによるダメージが入るが、前記界面から基板はがれなどの不良を発生しないために、封止体との接着力の弱い基板側配線がチップ主面上に露出する部分は、基板端部からなるべく遠ざける必要があり、例えば基板端部に沿って配線を覆う絶縁膜（ソルダーレジスト）の幅を２００μｍ以上確保するのが好ましい。
【００１５】
前記一括モールド法によって半導体装置を形成する場合に、従来採用されていた接着材の流出による配線基板上の電極の汚染防止の手段を適用しようとすると、様々な問題が生じることが新たに見出された。
【００１６】
前記第１の従来の製品において採用されていた手段は、チップ端と電極の間の距離が大きくなるが故に、一括モールド法を採用することによって目指す製品（半導体装置）の小型化のためには不利である。そして、前記の手段に基づいて一層の小型化を目指す場合には、配線基板上の電極の端部から、配線基板端部までの距離を小さくすることによって対処する必要があるが、前記のようにダイシングダメージによる基板剥がれへの対策を考慮する場合には、前記電極の端部から配線基板端部までの距離を小さくするということは非常に不利である。
【００１７】
また、第２の従来の製品においては、ダム状に形成された絶縁膜（ソルダーレジスト）によって、接着材が流出する距離を制限することができるが、特に一括モールド法において、ボイドの形成を防ぐために、チップ端から十分にはみ出る程度までの量の接着材の流出を確実に食い止めるためには、チップ端とダムとの間の領域を十分に確保しなければならず、やはり小型化のためには不利であった。一括モールド法を採用することによって目指す程度の小型化を実現するために、チップ端とダムとの間の領域を狭くしすぎると、チップ側壁とダムの間の狭い領域に閉じ込められて行き場を失った接着材が、ダムの上部や、チップ主面上に這い上がるなどの現象を生じ、図３７に示すように、チップボンディング時、半導体チップ３を真空吸着保持するボンディングツール（コレット：角錐コレット）１０に接着材２が接触してボンディングツール１０を接着材によって汚染してしまうなどの問題を生じる。
【００１８】
本発明の目的は、一括モールド法を採用する半導体装置の製造において、好適な接着材の流出防止法を提供することにある。
【００１９】
本発明の他の目的は、半導体装置の製造コストの低減が図れる半導体装置の製造方法を提供することにある。
【００２０】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００２１】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２２】
（１）第１主面、前記第１主面に形成された複数の第１主面電極、前記複数の第１主面電極を露出するように、前記第１主面上に形成された絶縁膜、前記第１主面とは反対側の第１裏面、及び前記第１裏面に形成された複数の第１裏面電極を有する配線基板と、
前記配線基板の前記絶縁膜上に配置されたペースト状の接着材と、
第２主面、前記第２主面に形成された複数の第２主面電極、前記第２主面とは反対側の第２裏面、及び前記第２主面と前記第２裏面との間の側面を有し、前記接着材を介して前記配線基板の前記絶縁膜上に固定された半導体チップと、
前記半導体チップを封止する封止体と、
を含む半導体装置であって、
前記複数の第１主面電極は、前記半導体チップの周囲に配置され、前記接着材は、前記半導体チップの前記側面を覆っており、前記絶縁膜は、前記複数の第１主面電極のそれぞれと前記半導体チップとの間に溝を有することを特徴とする。
【００２３】
このような半導体装置は以下の方法によって製造される。
【００２４】
（ａ）第１主面、前記第１主面に形成された複数の第１主面電極、前記複数の第１主面電極を露出するように、前記第１主面上に形成された絶縁膜、前記第１主面とは反対側の第１裏面、及び前記第１裏面に形成された複数の第１裏面電極を有する配線基板を準備する工程；
（ｂ）前記配線基板の前記絶縁膜上に、ペースト状の接着材を配置する工程；
（ｃ）第２主面、前記第２主面に形成された複数の第２主面電極、前記第２主面とは反対側の第２裏面、及び前記第２主面と前記第２裏面との間の側面を有する半導体チップを、前記複数の第１主面電極の内側に位置するように、前記配線基板の前記絶縁膜上に配置し、前記接着材を介して前記半導体チップを前記配線基板の前記絶縁膜上に固定する工程；
（ｄ）前記半導体チップを樹脂で封止する工程；
を含む半導体装置の製造方法であって、
前記絶縁膜は、前記複数の第１主面電極のそれぞれと前記半導体チップとの間に溝を有しており、前記（ｃ）工程では、前記接着材が前記半導体チップの側面を這い上がるように、前記半導体チップを前記配線基板に押し付けることを特徴とする。
【００２５】
前記（１）の手段によれば、（ａ）封止体及び配線基板はダイシングによって切断された側面を有する一括モールド方式採用の半導体装置であり、配線基板に接着材を介して固定される半導体チップと、配線基板主面の電極との間には絶縁膜を除去した溝が設けられているため、流出した前記接着材は前記溝内に溜まり前記配線基板主面の電極には到達していないので、この電極に接続されるワイヤの接続の信頼性が高くなる。従って、半導体装置の製造における歩留りも向上する。
【００２６】
（ｂ）溝を設け、この溝内に接着材の流出分を溜める構成にすることによって従来に比較して溝の内周と半導体チップとの距離を短くできることから一括モールド法を採用する半導体装置の製造方法においても半導体装置の小型化が達成できる。
【００２７】
（ｃ）溝の外周と配線基板端までの距離を所定長さ確保することによって、配線基板と封止体との接着力を確保でき、配線基板と封止体との剥離に伴う耐湿性低下不良を防止することができる。即ち、前記溝による接着材流出防止の構成を採用することによって、チップ端と基板上電極との距離を小さくすることができ、一括モールド法によって形成する半導体装置の限られた大きさの中でも、基板端部に沿って配線を覆う絶縁膜（ソルダーレジスト）の幅を基板剥がれ防止のために十分な程度、例えば２００μｍ以上確保することが可能となる。また、配線基板及び封止体の端面から半導体チップのチップ端面までの距離は０．８ｍｍ程度と小さくなり、半導体装置の小型化が達成できる。
【００２８】
（ｄ）前記絶縁膜への溝の形成は、チップ裏面と基板上配線間の絶縁を目的として前記チップ裏面と基板上配線との間に配置される絶縁膜（ソルダーレジスト膜）に、基板上電極を露出させるための開口を形成する工程で同時に形成することができるために、絶縁膜を一部重ねて用いてダム状の構造を形成する場合に比較して、より単純な工程によって形成することができる。
【００２９】
（ｅ）基板の両面（主面及びその裏面）に絶縁膜（ソルダーレジスト）を形成してあることから、ソルダーレジストにおいて内部応力を有することがあっても基板の両面で絶縁膜の内部応力同士が相殺されるため基板の反りが防止でき、品質の優れた半導体装置となる。
【００３０】
（ｆ）溝部内にはみ出た接着材を溜めることによって、チップ側面への接着材の必要以上の這い上がりを防止できる。従って、チップボンディング時角錐コレットを使用して半導体チップを保持する際、コレットが接着材によって汚れ難くなり、コレットの汚れに起因するチップボンディングの歩留り低下等が抑止でき、歩留り低下に伴う半導体装置の製造コストの低減を抑止することができる。
【００３１】
（ｇ）半導体チップと配線基板との間に延在する絶縁膜は複数の配線がショートするのを防ぐことができる。
【００３２】
（ｈ）半導体チップを前記配線基板に接着する接着材は半導体チップのチップ端面をも被い、例えば、接着材はチップ端面の７０％前後を被うことから、封止時の樹脂の流れにおいてチップ端面に空気を巻き込み難くなり、ボイドが発生し難くなる。
【００３３】
（ｉ）半導体装置の製造方法においては、製品形成領域を縦横に複数整列配置する配線基板が使用され、各製品形成領域に半導体チップを接着材を介して固定するが、この固定時、流出した接着材は溝内に入り、溝を越えて流出することがないことから、配線基板主面の電極は接着材によって汚染されることがない。従って、配線基板主面の電極にワイヤを確実に固定することができ、ワイヤボンディングの信頼性の高い半導体装置を高歩留りで製造することができ、半導体装置のコスト低減が達成できる。
【００３４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３５】
（実施形態１）
図１乃至図２５は本発明の一実施形態（実施形態１）であるＭＡＰ方式の半導体装置及びその製造方法に関わる図である。本実施形態１は特に限定はされるものではないが、例えば、６４ＭＤＲＡＭを構成する半導体チップを並列に２個搭載したメモリー半導体装置に本発明を適用したものである。図１乃至図７は半導体装置の構造に関わる図であり、図８乃至図２５は半導体装置の製造方法に関わる図である。
【００３６】
本実施形態１の半導体装置２０は、図２乃至図７に示すような構造となっている。図２は半導体装置の正面図、図３は平面図、図４は側面図、図５は底面図である。また、図６は図３のＡ−Ａ線に沿う拡大断面図であり、図７は図３のＢ−Ｂ線に沿う拡大断面図である。
【００３７】
半導体装置２０は図２乃至図５に示すように、外観的には、四角形状の配線基板１と、この配線基板１の主面（図２では上面）上に重なる配線基板１と同一外形寸法の封止体２１と、配線基板１の主面とは反対面となる裏面（図２では下面）に設けられた複数の突起電極２２とからなっている。
【００３８】
配線基板１は、図７に示すように、所定パターンの配線７が配線基板１の主面、裏面、１乃至複数の中層に設けられ、かつ上下の配線７は貫通孔（スルーホール）に充填された導体７ａ（配線）によって電気的に接続される多層構造からなり、例えば、ガラスエポキシ樹脂基板構成になっている。また、配線７は配線基板１の主面においてはワイヤ２４を接続するための電極７ｂを構成するとともに、裏面においては突起電極２２を固定するための台座となる電極７ｃが設けられている。
【００３９】
ワイヤを接続するための電極７ｂは、配線基板１の主面に２個の半導体チップ３が搭載されるため、これら半導体チップ３を搭載するためのチップ搭載領域の周囲に配置される。また、突起電極２２を固定するための台座となる電極７ｃの配列パターンは、図５に示す突起電極２２の配列パターンとなる。
【００４０】
図８は図７の一部を示す拡大断面図であり、半導体装置２０の一端、即ち、配線基板１の一端から半導体チップ３の端部分に至る部分の拡大断面図である。この図では封止体２１、ワイヤ２４、導体７ａ、電極７ｃ及び突起電極２２は省略してある。
【００４１】
配線基板１の主面（上面）及び裏面には配線等を被うようにそれぞれ所定パターンに絶縁膜（ソルダーレジスト）４，５が形成されている。配線基板主面の電極７ｂはワイヤボンディングが可能となるように露出し、配線基板裏面の電極７ｃは突起電極２２を固定するため露出する構造になっている。
【００４２】
図８及び図９はいずれもワイヤボンディングが可能になるように電極７ｂを露出させる構造である。図８は電極７ｂを露出させるために、一定幅絶縁膜４を除去するような開口溝９を形成し、この開口溝９の中央に沿って電極７ｂが配列構造となっている。図９は各電極毎に絶縁膜の開口を設けて、絶縁膜４で電極７ｂの側面部分をも被う構造となっている。以下の説明では、図８に示す開口溝を有する例で本発明を説明するが、本発明の効果においては図９の構造の配線基板１を使用しても同様な効果を有するようになる。
【００４３】
図７に示すように、配線基板１の主面上の絶縁膜４上に接着材２を介して四角形の半導体チップ３が固定されている。この接着材２は、例えば、絶縁性のエポキシ樹脂（ペースト材）が用いられ、半導体チップ３を接着材２を介して固定した後、１５０℃程度の温度で接着材２の硬化処理が行われる。配線基板主面の絶縁膜４は半導体チップ３の裏面を介して複数の配線がショートするのを防止する役割を果たしている。
【００４４】
一方、これが本発明の特徴の一つであるが、開口溝９と半導体チップ３の固定部分間の絶縁膜４は部分的にその深さ方向一杯（全域）に除去されて前記絶縁膜を貫通する溝２５が設けられている。この溝２５は半導体チップ３を固定する接着材２の流出を抑止する溝となる。また、溝２５の底部には、配線基板１の配線が露出している（図１２参照）。さらに詳述するならば、溝２５は半導体チップ３の裏面と配線基板１の主面の間に跨がっている。
【００４５】
半導体チップ３を固定する接着材２は、半導体チップ３の周面にもある程度までは盛り上がって付着することが、封止体２１を形成するトランスファモールディング時に半導体チップ３の周縁部分に気泡（ボイド）を発生し難くすることから望ましい。即ち、半導体チップ３の周面を接着材２の盛り上がりによってゆるやかなスロープ面としておくことによって、樹脂の流れの陰になる半導体チップの周面に空気を巻き込み難くなり、ボイド発生が防止できる。このため、半導体チップ３の周囲の７０％以上の部分で接着材がはみ出しているようにすることが望ましい。
【００４６】
しかし、このように接着材２をチップ端面で盛り上がるようにすると、接着材の流出分２ａは電極７ｂにまで到達するおそれがある。特にチップ端面から開口溝９を形成する絶縁膜４の縁（内壁）までの距離ａ（図８参照）が短いと、容易に接着材の流出分２ａは電極７ｂにまで到達し、電極７ｂ面を接着材の流出分２ａで被うため、ワイヤボンディングが確実にできなくなる。
【００４７】
そこで、本実施形態１では溝２５を設けて、接着材の流出分２ａが溝２５内に溜まり、溝２５を乗り越えないようにしている。この構造にすることによって、チップ端面から開口溝９の内壁までの距離ａを、図３４の０．５０ｍｍから０．３５ｍｍと短くすることができる。さらに、開口溝９の外壁と配線基板１の端までの距離を短くすることによって、チップ端面から配線基板１の端までの距離ｍを、図３４の１．１０ｍｍから０．８ｍｍと短くすることができる。これによって、半導体装置２０を０．６ｍｍ小さくすることができる。これら数値は絶対的なものではないが、本実施形態１の構造の採用によって、図３４に示す半導体装置に比較して半導体装置の小型化が図れる。
【００４８】
開口溝９の外壁から配線基板１の端までの距離ｕは、配線基板１に密着する封止体２１の接着強度に大きく係わり、距離ｕが長い程接着強度は高くなる。この場合、溝２５と開口溝９との間の絶縁膜４も接着強度を高めることになる。
【００４９】
このようなことから、封止体２１と配線基板１の剥離を防止して半導体装置２０の耐湿性を向上させるためには前記距離ｕは長い程よいが、それでは半導体装置２０の小型化ができなくなる。そこで、本実施形態１では半導体装置２０の耐湿性を低下させない接着強度を得るべく実験を繰り返し、距離ｕを、例えば、０．２ｍｍとしても問題がないことを検証し、これを使用することにした。
【００５０】
一方、半導体チップ３の周面の接着材２のはみ出し部分を７０％程度としておくことによって、チップボンディング時半導体チップ３を保持するコレット面に接着材が付着せず、コレットの汚染が防止できることも確認してある。
【００５１】
後述するように、半導体チップ３を固定する接着材２は配線基板１の主面にディスペンサで高精度な量供給される。従って、接着材２の流出分も正確に想定できる。そこで、溝２５の断面積（容積）を所定の容積になるように設定すれば、接着材の流出分２ａが溝２５を乗り越えなくさせることができ、溝２５内に溜めることができる。
【００５２】
このような条件を満足する寸法の一例が、図８に示す寸法である。即ち、配線基板１の厚さｆは０．２１０ｍｍ、絶縁膜４の厚さｈは０．３０ｍｍ、絶縁膜５の厚さｇは０．３０ｍｍ、半導体チップ３の厚さｊは０．２２ｍｍ、半導体チップ３を配線基板１に接着する接着材部分の厚さｋは０．０２５ｍｍ程度、チップ端面から配線基板１の端までの距離ｍは０．８ｍｍ、チップ端面から開口溝９の内壁までの距離ａは０．３５ｍｍ、開口溝９の幅ｄは０．２５ｍｍ、最外周の絶縁膜４の長さｕは０．２ｍｍである。また、半導体チップ３の大きさは特に限定はされないが、縦８．２ｍｍ、横４．６ｍｍである。
【００５３】
半導体チップ３は、図７に示すように並んで２個搭載されている。従って、中央においては両方の半導体チップ３の電極からワイヤ２４が延在する。このため、電極７ｂは２列に配置されている。これら２列の電極７ｂは前記説明の開口溝９よりも幅広の開口溝９ａとなる。この開口溝９ａの幅は０．２５ｍｍとなっている。各列間の電極７ｂ同士の間隔は電気的ショートが起きない間隔、例えば、０．１ｍｍ以上となっている。
【００５４】
半導体チップ３の上面の電極は、図示しないが半導体チップ３の長辺方向に沿いかつ中央に沿って１列に配置されている。従って、本実施形態１では、溝２５は２個の半導体チップ３の長辺方向に沿って延在し、半導体チップ３と半導体チップ３の間に平行に２本設けられるとともに、各半導体チップ３の外側の長辺に沿って各１本設けられている。そして、各溝２５に沿って配線基板主面の電極７ｂが配列されている。従って、これら電極７ｂと半導体チップ３の電極は導電性のワイヤ２４で接続されている。ワイヤ２４としては、例えば、金線が使用されている。
【００５５】
また、これら２個の半導体チップ３は、配線基板主面全体に形成された封止体２１で被われている。封止体２１は絶縁性樹脂で形成されている。また、本実施形態１の半導体装置の製造方法では、一枚の大きい配線基板の各製品形成領域に２個の半導体チップをそれぞれ搭載し、その後、トランスファモールディング装置によって配線基板の主面側に一定の厚さに絶縁性樹脂による一括封止体を形成し、最終的に配線基板と一括封止体を各製品形成領域の界面で切断（ダイシング）して形成することから、封止体２１の側面は配線基板１の主面に垂直な面となっている。
【００５６】
他方、配線基板１の主面と反対の面となる裏面（図２では下面）には突起電極２２が複数形成されている。突起電極２２は半田ボールによって形成される半田バンプ電極である。半田ボールとしては、例えば、直径０．３５ｍｍの半田ボールが使用され、突起電極２２は配線基板１の裏面から約０．２５ｍｍ突出するようになる。前記突起電極２２は配線基板１の長辺方向に沿って並ぶ６列の電極列となっている。電極列を対称配置とするため、電極列は３列ごとに分けられ、両側に寄って配置され中央領域には配列されないパターンになっている。
【００５７】
つぎに、本実施形態１のＢＧＡ型の半導体装置２０の製造方法について、図１０乃至図２５を参照しながら説明する。半導体装置２０は図１０のフローチャートに示すように、作業開始後、チップボンディング（Ｓ１０１）、ワイヤボンディング（Ｓ１０２）、プラズマクリーニング（Ｓ１０３）、一括モールド（Ｓ１０４）、半田バンプ形成（突起電極形成：Ｓ１０５）、洗浄（Ｓ１０６）、切断（Ｓ１０７）の各工程を経て製造される。
【００５８】
図１１乃至図１４は本実施形態１の半導体装置２０の製造に用いる基板（配線基板）３０ａに関わる図であり、図１１は基板３０ａの平面図、図１２は基板３０ａの製品形成領域の主面側を示す平面図、図１３は基板３０ａの製品形成領域の主面に対面する裏面側の配線パターンの透視図、図１４は基板３０ａの一部を示す拡大断面図である。
【００５９】
図１１に示すように、基板３０ａは例えば長方形からなるとともに、基板３０ａの半導体チップを搭載する面となる主面には、複数の製品形成領域３１が所定の間隔を置いて行列状に配置されている。例えば、製品形成領域３１は、基板３０ａの長辺方向に沿って１４個配列され、短辺方向に沿って４個配列され、１４列４行配置になっている。製品形成領域３１には精緻な配線パターンが形成されているが、図１１ではその配線パターンは微細であることから明瞭には目視できない状態にある。
【００６０】
また、図１１において基板３０ａの上側長辺に所定間隔で示される矩形部分３２は、封止体２１を形成する際のトランスファモールディング装置における樹脂を注入するゲート位置を示すものである。ゲート位置を密に配置することにより、一括封止時、封止樹脂の未充填部の発生を防止することができる。また、基板３０ａの両側、即ち、長辺縁には円形あるいは長孔となるガイド孔３３ａ〜３３ｇが設けられ、半導体装置２０の製造時、搬送や位置決時に使用される。
【００６１】
図１２乃至図１４は製品形成領域３１に関わる図である。図１２は製品形成領域３１の主面側の配線パターンを透視的に示す平面図、図１３は製品形成領域３１の裏面側の配線パターンを透視的に示す平面図、図１４は長辺方向に沿う断面図である。基板３０ａの表裏面（主面及び裏面）は、図１４に示すように、絶縁膜（ソルダーレジスト）４，５で被われているが、図１２及び図１３では絶縁膜４，５は省略されている。
【００６２】
基板３０ａは、図１４に示すように、所定パターンの配線７が配線基板１の主面、裏面、１乃至複数の中層に設けられ、かつ上下の配線７は貫通孔（スルーホール）に充填された導体７ａ（配線）によって電気的に接続される多層構造からなり、例えば、ガラスエポキシ樹脂基板構成になっている。また、配線７は配線基板１の主面においてはワイヤ２４を接続するための電極７ｂを構成するとともに、裏面においては突起電極２２を固定するための台座となる電極７ｃが設けられている。配線７は隣接する製品形成領域３１の配線７に繋がっている。
【００６３】
図１２に示すように、基板３０ａの各製品形成領域３１には、長辺方向に沿って２つのチップ搭載領域３４が並んで配置されている。そして、これらチップ搭載領域３４の長辺側の両側には、それぞれ開口溝９が設けられている。この開口溝９は絶縁膜を一定の幅除去した溝であり、この開口溝９内には配線７の一部である電極７ｂが露出される（図１４参照）。
【００６４】
チップ搭載領域３４とチップ搭載領域３４との間の開口溝９ａは左右２つのチップ搭載領域３４に搭載される半導体チップとの間で接続されるワイヤボンディング用の電極７ｂが共に位置するように幅広の１本の開口溝９ａとなる。即ち、開口溝９ａ内にはその延在方向に沿って２列に電極７ｂが配列される。電極７ｂは細い配線７を一定長さ太くし、この太い箇所を電極７ｂとしている。
【００６５】
また、細い配線７を一部で円形状に太くした部分はスルーホールが設けられた箇所であり、導体７ａが設けられた箇所である（図１４参照）。これは、図１３においても同様である。図１３においては小さい円形の箇所がスルーホールが設けられた箇所であり、大きい円形の部分で製品形成領域３１の長辺方向に沿って並んで配置される部分が突起電極を形成する際の台座となる電極７ｃである。これら電極７ｃは製品形成領域３１の短辺の中央部分を除いて３列ずつ配列され、合計６列配列されている。
【００６６】
一方、これが本発明の特徴の一つであるが、チップ搭載領域３４と開口溝９（開口溝９ａ）との間には絶縁膜を一定幅除去した溝２５（図８，図１４参照）が設けられている。この絶縁膜の除去は絶縁膜の厚さ方向全域に亘って除去されている。従って、溝２５の底には配線７が露出することになる。なお、絶縁膜４、開口溝９、電極７ｂ、溝２５及び搭載される半導体チップ３の位置寸法関係は、図８を用いて説明してある通りである。
【００６７】
このような基板３０ａに対して、各チップ搭載領域３４に半導体チップ３を接着材２を介して接続する（チップボンディング：Ｓ１０１）。図１５は半導体チップ３が搭載された状態を示す基板３０ａの平面図である。半導体チップ３としては、同種の半導体チップ、例えば、６４ＭＤＲＡＭチップが搭載される。このチップは四角形となっている。
【００６８】
図１６（ａ）乃至図１６（ｄ）はチップボンディングの各作業ステップを示す模式図である。図１６では基板３０ａにおける単一の製品形成領域３１の一チップ搭載領域部分を示す。図１６（ａ）に示すように、複数のノズル４０を下面に有するディスペンサヘッド４１を基板３０ａ上に降下させ、図１６（ｂ）に示すように、チップ搭載領域に、例えば、エポキシ樹脂系のペースト状接着材２ｃを塗布させる。この塗布量は高精度に制御される。
【００６９】
つぎに、図１６（ｃ）に示すように、下面に半導体チップ３を真空吸着保持したボンディングツール（コレット：角錐コレット）１０をチップ搭載領域に降下させ、かつ所定の加圧力を加えて図１６（ｄ）に示すように、ペースト状接着材２ｃで半導体チップ３を基板３０ａの主面に固定する。その後、ペースト状接着材２ｃをベーキングして硬化処理して半導体チップ３を基板３０ａに固定する。前記ベーキングは例えば１５０℃程度の温度で行われる。
【００７０】
このチップボンディングにおいて、半導体チップ３はペースト状接着材２ｃに対して押し付けられるが、ペースト状接着材２ｃはその粘性によってチップ端面を這い上がる（盛り上がる）とともに、外方に向かって流れだす。しかし、塗布されるペースト状接着材２ｃの総量は高精度に制御されていることと、この総量に対応するように溝２５の容積が形成されていることから、図１に示すように、接着材の流出分２ａは溝２５内に溜まり、溝２５を乗り越えて電極７ｂに到達しなくなる。この結果、後工程で電極７ｂにワイヤが接続されるが、電極７ｂの表面は接着材２で汚染されていないことから確実なワイヤボンディングが可能になり、製品の品質向上を図ることができる。
【００７１】
また、ペースト状接着材２ｃの総量は高精度に制御されていることから、チップ端面に盛り上がる接着材の流出分２ａは半導体チップ３の高さ（厚さ）の途中までを這い上がる。そして、その表面はゆるやかな傾斜を有するスロープとなる。このスロープの存在によって、後工程で行う一括封止においてボイドの発生を防ぐことができる。即ち、封止において半導体チップ３の表面を流れる樹脂は、チップ端面が前記接着材の流出分２ａで被われ、かつ接着材の流出分２ａの表面がスロープとなっていることから、空気を巻き込み難くなり、ボイドの発生を防ぐことができる。従って、製品品質の向上を図ることができる。また、少なくとも半導体チップ３の裏面と、配線基板の主面との間を確実に充填し、封止樹脂中のボイドの発生を防ぐためには、チップ端面の７０％以上の部分で、接着材の流出が形成されるように接着材の量を制御することが好ましい。
【００７２】
また、チップ端面に盛り上がる接着材の流出分２ａを半導体チップ３の高さ（厚さ）の７０％程度の高さとすることによって、コレット１０に接着材２が付着しなくなり、接着材の付着によるトラブルが発生しなくなる。これは製品の品質向上は勿論のこととして作業性向上を図ることができ、製品コストの低減が図れる。
【００７３】
なお、図１においてチップ端面から距離ｍの外側のｗが一括封止体及び基板３０ａを切断するダイシングによる切断代であり、除去される幅である。本実施形態１では前記ｍは０．８ｍｍとなる。
【００７４】
図１７は半導体チップ３が固定された基板３０ａの製品形成領域３１を示す平面図である。６４ＭＤＲＡＭチップは、図１７に示すようにチップの長辺方向の中心線に沿って１列に電極４５を配列した構造になっている。図１７及び以降の図１８においても絶縁膜は省略してある。
【００７５】
つぎに、図１８に示すように、各半導体チップ３の電極４５と、その両側に配置される電極７ｂを導電性のワイヤ２４で電気的に接続する（ワイヤボンディング：Ｓ１０２）。ワイヤ２４は例えば、金線である。このワイヤボンディングにおいて、基板３０ａは例えば１２５℃程度に加熱されボンディング性能を良好とさせる。図１９はワイヤボンディングされた基板３０ａの一部を示す拡大断面図である。
【００７６】
つぎに、図２０に示すように、後工程の封止において、一括封止体と基板３０ａの主面側の表面との密着性を高めるため、プラズマクリーニングが基板３０ａの主面全域に亘って行われる（Ｓ１０３）。即ち、矢印に示すようにプラズマクリーニングを行って基板３０ａの主面側を清浄にする。これにより、基板３０ａの主面の絶縁膜４を始めとする表面、半導体チップ３や接着材２の表面、さらにはワイヤ２４の表面が清浄化されることになる。
【００７７】
つぎに、トランスファモールディング装置によって一括封止（一括モールド）を行って基板３０ａの主面側に単一の一括封止体４６を形成する（Ｓ１０４）。この一括封止体４６は、図２１乃至図２３に示すように、基板３０ａの製品形成領域３１から外れた周縁を除いて一体に形成される。即ち、１４列４行の製品形成領域３１は完全に一括封止体４６で被われる。この一括封止体４６は半導体チップ３及びワイヤ２４を完全に被う様な厚さとなるとともに、一定の厚さになっている。一括封止体４６は絶縁性のエポキシ樹脂によって形成される。
【００７８】
本実施形態１ではゲート位置を密に配置することによって、成形金型のキャビティ（モールド空間）全域に均一に充填される。また、半導体チップ３のチップ端面は接着材の流出分で埋められ、基板３０ａの主面と半導体チップ３の段差部分は接着材によって埋められ、かつ埋め込み部分の表面は半導体チップ３の主面側から基板３０ａの主面側に亘ってゆるやかなスロープを形作るため、樹脂の流れを乱さなくなり、半導体チップ３の手前のチップ端面は勿論のこと樹脂が流れ去る後方や両側のチップ端面でも空気を巻き込まなくなり、ボイドの発生を防ぐことができる。
【００７９】
つぎに、図２４に示すように、基板３０ａの裏面に配置された電極７ｃ（図示せず：図７参照）の表面上に突起電極２２を例えばボール供給法で形成する。例えば、半田ボールを供給して半田バンプ電極を形成する（Ｓ１０５）。
【００８０】
つぎに、一括封止体４６が形成された基板３０ａを洗浄する（Ｓ１０６）。
【００８１】
つぎに、図２５に示すように、一括封止方式で形成した一括封止体４６がダイシングシート４７と向い合う状態でダイシングシート４７に基板３０ａを接着固定し、その後、図示しないダイシング装置で一括封止体４６及び基板３０ａを各製品形成領域３１毎に切断して分割する（Ｓ１０７）。この分割によって基板３０ａは基板１となり、一括封止体４６は封止体２１となる。ついで、ダイシングシート４７と一括封止体４６（封止体２１等）を分離することによって、図２乃至図７に示すような半導体装置２０を多数製造することができる。半導体装置２０の側面、即ち、周面はダイシングによって切断された面となる。この面は配線基板１の主面に対して略垂直な面になる。
【００８２】
本実施形態１によれば以下の効果を有する。（１）封止体２１及び配線基板（基板）１はダイシングによって切断された側面を有する一括モールド方式採用の半導体装置２０であり、配線基板１に接着材２を介して固定される半導体チップ３と、配線基板主面の電極７ｂとの間には絶縁膜４を除去した溝２５が設けられているため、接着材の流出分２ａは溝２５内に溜まり配線基板主面の電極７ｂには到達していないので、この電極７ｂに接続されるワイヤ２４の接続の信頼性が高くなる。従って、半導体装置２０の品質向上が図れるとともに、半導体装置２０の製造歩留り向上から製造コストの低減を図ることができる。
【００８３】
（２）溝２５を設け、この溝２５内に接着材の流出分２ａを溜める構成にすることによって従来に比較して開口溝９の内壁と半導体チップ３との距離を短くできることから一括モールド法を採用する半導体装置の製造方法においても半導体装置２０の小型化が達成できる。
【００８４】
（３）開口溝９の外壁と配線基板端までの距離を所定長さ確保することによって、配線基板１と封止体２１との接着力を確保でき、配線基板１と封止体２１との剥離に伴う耐湿性低下不良を防止することができる。即ち、前記溝２５による接着材流出防止の構成を採用することによって、チップ端と基板上電極７ｂとの距離を小さくすることができ、一括モールド法によって形成する半導体装置の限られた大きさの中でも、基板端部に沿って配線を覆う絶縁膜（ソルダーレジスト）の幅を基板剥がれ防止のために十分な程度、例えば２００μｍ 以上確保することが可能となる。また、配線基板１及び封止体２１の端面から半導体チップ３のチップ端面までの距離は０．８ｍｍ程度と小さくなり、半導体装置２０の小型化が達成できる。
【００８５】
（４）絶縁膜４への溝２５の形成は、チップ裏面と基板上配線間の絶縁を目的として前記チップ裏面と基板上配線７との間に配置される絶縁膜（ソルダーレジスト膜）４に、基板上電極を露出させるための開口溝９を形成する工程で同時に形成することができるために、絶縁膜４を一部重ねて用いてダム状の構造を形成する場合に比較して、より単純な工程によって形成することができる。
【００８６】
（５）基板１の両面（主面及びその裏面）に絶縁膜（ソルダーレジスト）４，５を形成してあることから、ソルダーレジストにおいて内部応力を有することがあっても基板１の両面で絶縁膜４，５の内部応力同士が相殺されるため基板１の反りが防止でき、品質の優れた半導体装置２０となる。
【００８７】
（６）溝２５部内にはみ出た接着材２を溜めることによって、チップ側面への接着材２の必要以上の這い上がりを防止できる。従って、チップボンディング時角錐コレット１０を使用して半導体チップを保持する際、コレット１０が接着材によって汚れ難くなり、コレット１０の汚れに起因するチップボンディングの歩留り低下等が抑止でき、歩留り低下に伴う半導体装置２０の製造コストの低減を抑止することができる。
【００８８】
（７）半導体チップ３と配線基板１との間に延在する絶縁膜４は複数の配線７がショートするのを防ぐことができる。
【００８９】
（８）半導体チップ３を前記配線基板１に接着する接着材２は半導体チップ３のチップ端面をも被い、例えば、接着材２はチップ端面の７０％前後を被うことから、封止時の樹脂の流れにおいてチップ端面に空気を巻き込み難くなり、ボイドが発生し難くなる。従って、品質の優れた半導体装置２０を安価に製造することができる。
【００９０】
（９）半導体装置の製造方法においては、製品形成領域３１を縦横に複数整列配置する基板（配線基板）３０ａが使用され、各製品形成領域３１に半導体チップ３を接着材２を介して固定するが、この固定時、流出した接着材（接着材の流出分２ａ）は溝２５内に入り、溝２５を越えて流出することがないことから、配線基板主面の電極７ｂは接着材２によって汚染されることがない。従って、配線基板主面の電極７ｂにワイヤ２４を確実に固定することができ、ワイヤボンディングの信頼性の高い半導体装置２０を高歩留りで製造することができ、半導体装置２０のコスト低減が達成できる。
【００９１】
（実施形態２）
図２６及び図２７は本発明の他の実施形態（実施形態２）である半導体装置の製造方法に関わる図であり、図２６は半導体装置の製造で使用する基板の製品形成領域主面を示す平面図、図２７は半導体チップを搭載した製品形成領域主面を示す平面図である。
【００９２】
本実施形態２の半導体装置の製造方法においては、実施形態１の製品形成領域３１において、溝２５を製品形成領域３１の長辺方向に沿って設けられている。即ち、実施形態１ではチップ搭載領域３４の外側の長辺方向に沿って設けているが、本実施形態２ではチップ搭載領域３４の外側の短辺方向に沿っても設けている。これら長辺側及び短辺側の溝２５は直接接触はしていない。
【００９３】
即ち、半導体チップ３は四角形となり（図２７参照）、この半導体チップ３を固定するチップ搭載領域３４も半導体チップ３と相似形の四角形となっている。そして、半導体チップ３（チップ搭載領域３４）の４辺に沿って溝２５が配置されている。また、前記四角形の角部側で溝２５の内部の絶縁膜と前記溝２５の外部の絶縁膜が繋がっている。
【００９４】
本実施形態２においては、電極７ｂが無い部分のチップ端部と基板端部の間にも溝２５を配置することにより、接着材２がダイシング切断面に露出することを防止することができ、絶縁膜４と封止体２１の接着力と比較して接着力の低い接着材２と封止体２１の界面が露出することによる剥がれ不良の発生や、封止体２１と比較して、水分を吸収しやすい接着材２が露出することによる封止体（パッケージ）内部への水分の侵入を防ぐことができる。
【００９５】
また、絶縁膜（ソルダーレジスト）４，５が内部応力を有する場合には、基板１の両面にソルダーレジスト４，５を形成して、基板１の両面で絶縁膜４，５の内部応力同士を相殺して基板１の反りを防止する場合がある。このような場合には、基板表／裏面での応力のバランスが崩れないように、基板主面上のソルダーレジスト４は内部応力を保持できる形状にすることが好ましい。このような観点に基づいて、図２６に示すように例えば四角形のチップの４辺に沿って絶縁膜に溝２５を形成する場合でも、チップの角部では溝２５の内側と外側の絶縁膜が繋がった形状にするのが良い。
【００９６】
（実施形態３）
図２８及び図２９は本発明の他の実施形態（実施形態３）である半導体装置の製造方法に関わる図であり、図２８は半導体装置の製造で使用する基板の製品形成領域主面を示す平面図、図２９は半導体チップを搭載した製品形成領域主面を示す平面図である。
【００９７】
本実施形態３は実施形態１の製品形成領域３１のパターンにおいて、チップ搭載領域３４の全周を囲むように溝２５を設けた例である。この例では、チップ全周において、チップボンディングの際ペースト材がチップ周辺の溝に入り込み、チップ上へのペースト材這い上がりや、チップ側面からのペースト突出を制御する効果がある。
【００９８】
（実施形態４）
図３０乃至図３２は本発明の他の実施形態（実施形態４）である半導体装置の製造方法に関わる図であり、図３０は半導体チップを搭載した製品形成領域主面を示す平面図、図３１は半導体チップと溝との関係を示す一部の拡大断面図、図３２は半導体チップと溝との関係を示す他の基板の一部の拡大断面図である。
【００９９】
本実施形態４の製品形成領域３１は実施形態１の製品形成領域３１において、図３０及び図３１に示すように、半導体チップ３の長辺方向に沿って設けられる溝２５を半導体チップ３の下側にまで延在させたものである。
【０１００】
このような構造にすることで、接着材２の溜める空間を大きくできる。接着材２を溜める空間を同じにする場合、接着材２を溜める溝２５を半導体チップ３側に動かすことも可能である。この結果、溝２５と開口溝９との間の絶縁膜４の幅が広くなり、絶縁膜と封止体２１との接着面積が増大し、封止体２１と配線基板１との接着力が増大し、耐湿性が高い半導体装置２０となる。
【０１０１】
図３２は開口溝９を設けることなく電極７ｂのワイヤボンディング面を露出させる構造であり、絶縁膜４は電極７ｂの周縁をも被うようになっている。この構造では、絶縁膜と封止体２１との接着面積が増大し、封止体２１と配線基板１との接着力が増大し、耐湿性が高い半導体装置２０となる。
【０１０２】
（実施形態５）
図３３は本発明の他の実施形態（実施形態５）である半導体装置の製造方法における半導体チップを搭載した基板の一部を示す平面図である。
【０１０３】
本実施形態５は、実施形態１の製品形成領域３１のパターンにおいて、チップ搭載領域３４の全周を囲むように溝２５を設け、この溝２５は実施形態４と同様に半導体チップ３の下側にまで延在させたものである。本実施形態５によれば、実施形態４と同様な効果を得ることができるとともに、チップ搭載領域３４の全周を囲むように溝２５を設けることから、チップ全周において、チップ上面へのペースト材這い上がりやチップ側面からのペースト突出を防ぐ効果がある。
【０１０４】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない、たとえば、実施形態では基板３０ａとしてガラエポ基板を用いた例について説明したが、本発明は基板３０ａとしてＢＴ樹脂からなる基板を用いた場合においても有効である。
【０１０５】
絶縁膜４に設ける溝２５は、接着材２を外にあふれさせないようにするために十分な幅を設けることが好ましいが、仮に溝２５の外の絶縁膜４まであふれ出たとしても、電極とボンディングワイヤが接続する部分に到達しない程度であれば良い。
【０１０６】
また、その場合、溝２５と配線基板上の電極７ｂとの間の絶縁膜４の高さが、チップが搭載される領域の絶縁膜４の高さと同じかそれよりも低いため、図３７のようにダム状に形成された絶縁膜４ａの上に接着材２があふれた場合と比較して、接着材２によってボンディングツールを汚染する惧れは小さい。
【０１０７】
本発明は少なくとも一括封止を採用する半導体装置の製造技術には適用できる。
【０１０８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【０１０９】
（１）一括モールド法を採用し、かつ配線基板に接着材を介して半導体チップを固定する半導体装置の製造方法において、好適な接着材の流出防止法を提供することができる。
【０１１０】
（２）一括モールド法の採用と接着材の流出に伴う不良発生を抑止できることから、半導体装置の製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導体装置の製造方法における接着材流出が防止できたチップ固定状態を示す模式図である。
【図２】本実施形態１の半導体装置の製造方法によって製造された半導体装置の正面図である。
【図３】本実施形態１による半導体装置の平面図である。
【図４】本実施形態１による半導体装置の側面図である。
【図５】本実施形態１による半導体装置の底面図である。
【図６】図３のＡ−Ａ線に沿う拡大断面図である。
【図７】図３のＢ−Ｂ線に沿う拡大断面図である。
【図８】本実施形態１の半導体装置における半導体チップの端部分と溝等の寸法関係を示す模式的断面図である。
【図９】本実施形態１の半導体装置における半導体チップの端部分と溝等の寸法関係を示す他の基板の模式的断面図である。
【図１０】本実施形態１の半導体装置の製造方法を示すフローチャートである。
【図１１】本実施形態１の半導体装置の製造方法で使用する配線基板（基板）の平面図である。
【図１２】前記基板の製品形成領域の主面側を示す平面図である。
【図１３】前記基板の製品形成領域の主面に対面する裏面側の配線パターンの透視図である。
【図１４】前記基板の一部を示す拡大断面図である。
【図１５】本実施形態１の半導体装置の製造方法において半導体チップを搭載した基板の平面図である。
【図１６】本実施形態１の半導体装置の製造方法において基板に半導体チップを固定する状態を示す模式図である。
【図１７】前記基板の製品形成領域上に並んで２つの半導体チップを搭載した状態を示す模式的平面図である。
【図１８】本実施形態１の半導体装置の製造方法において半導体チップの電極と基板の電極をワイヤで接続した状態を示す模式的平面図である。
【図１９】本実施形態１の半導体装置の製造方法において半導体チップの電極と基板の電極をワイヤで接続した状態を示す模式的断面図である。
【図２０】本実施形態１の半導体装置の製造方法において半導体チップ及び基板の表面をプラズマクリーニングする状態を示す模式的断面図である。
【図２１】前記一括モールドされた基板の正面図である。
【図２２】前記一括モールドされた基板の平面図である。
【図２３】前記一括モールドされた基板の側面図である。
【図２４】本実施形態１の半導体装置の製造方法において半田バンプ電極を形成した基板を示す断面図である。
【図２５】本実施形態１の半導体装置の製造方法においてダイシングシートに一括モールド体側を貼り付けた基板を一括モールド体共々分割した状態を示す模式的断面図である。
【図２６】本発明の他の実施形態（実施形態２）である半導体装置の製造方法で使用する基板の一部を示す平面図である。
【図２７】本実施形態２の半導体装置の製造方法における半導体チップを搭載した基板の一部を示す平面図である。
【図２８】本発明の他の実施形態（実施形態３）である半導体装置の製造方法で使用する基板の一部を示す平面図である。
【図２９】本実施形態３の半導体装置の製造方法における半導体チップを搭載した基板の一部を示す平面図である。
【図３０】本発明の他の実施形態（実施形態４）である半導体装置の製造方法における半導体チップを搭載した基板の一部を示す平面図である。
【図３１】本実施形態４の半導体装置の製造方法における半導体チップと溝との関係を示す一部の拡大断面図である。
【図３２】本実施形態４の半導体装置の製造方法における半導体チップと溝との関係を示す他の基板の一部の拡大断面図である。
【図３３】本発明の他の実施形態（実施形態５）である半導体装置の製造方法における半導体チップを搭載した基板の一部を示す平面図である。
【図３４】従来の半導体装置の製造方法における半導体チップを搭載した基板の一部を示す平面図である。
【図３５】従来の半導体装置の製造方法における半導体チップを搭載した他の基板の一部を示す平面図である。
【図３６】従来の半導体装置の製造方法における半導体チップを搭載した他の基板の一部を示す平面図である。
【図３７】従来の半導体装置の製造方法における半導体チップの搭載時にコレットに接着材が接触した状態を示す模式図である。
【符号の説明】
１…基板（配線基板）、２…接着材、２ａ…接着材の流出分、２ｃ…ペースト状接着材、３…半導体チップ、４，５…絶縁膜（ソルダーレジスト）、４ａ…絶縁膜、７…配線、７ａ…導体、７ｂ，７ｃ…電極、９，９ａ…開口溝、１０…ボンディングツール（コレット）、２０…半導体装置、２１…封止体、２２…突起電極（半田バンプ電極）、２４…ワイヤ、２５…溝、３０ａ…基板（配線基板）、３１…製品形成領域、３２…矩形部分、３３ａ〜３３ｇ…ガイド孔、３４…チップ搭載領域、４０…ノズル、４１…ディスペンサヘッド、４５…電極、４６…一括封止体、４７…ダイシングシート。
【図１】
0004963148.tif 000002
【図２】
0004963148.tif 000003
【図３】
0004963148.tif 000004
【図４】
0004963148.tif 000005
【図５】
0004963148.tif 000006
【図６】
0004963148.tif 000007
【図７】
0004963148.tif 000008
【図８】
0004963148.tif 000009
【図９】
0004963148.tif 000010
【図１０】
0004963148.tif 000011
【図１１】
0004963148.tif 000012
【図１２】
0004963148.tif 000013
【図１３】
0004963148.tif 000014
【図１４】
0004963148.tif 000015
【図１５】
0004963148.tif 000016
【図１６】
0004963148.tif 000017
【図１７】
0004963148.tif 000018
【図１８】
0004963148.tif 000019
【図１９】
0004963148.tif 000020
【図２０】
0004963148.tif 000021
【図２１】
0004963148.tif 000022
【図２２】
0004963148.tif 000023
【図２３】
0004963148.tif 000024
【図２４】
0004963148.tif 000025
【図２５】
0004963148.tif 000026
【図２６】
0004963148.tif 000027
【図２７】
0004963148.tif 000028
【図２８】
0004963148.tif 000029
【図２９】
0004963148.tif 000030
【図３０】
0004963148.tif 000031
【図３１】
0004963148.tif 000032
【図３２】
0004963148.tif 000033
【図３３】
0004963148.tif 000034
【図３４】
0004963148.tif 000035
【図３５】
0004963148.tif 000036
【図３６】
0004963148.tif 000037
【図３７】
0004963148.tif 000038