(57)【特許請求の範囲】
【請求項１】
入力される多値位相変調方式の光信号を２つに分岐する分岐部と、
前記分岐部で分岐された一方の光信号が伝搬する第１経路と、
前記分岐部で分岐された他方の光信号が伝搬する第２経路と、
前記第１経路上に配置された第１遅延干渉計と、
前記第２経路上に配置された第２遅延干渉計と、
前記第１遅延干渉計から出力される光信号を受光して電気信号に変換する第１光電変換部と、
前記第２遅延干渉計から出力される光信号を受光して電気信号に変換する第２光電変換部と、
前記第１光電変換部から出力される信号および前記第２光電変換部から出力される信号を多重化する多重部と、
前記多重部から出力される信号についてエラー訂正処理を行うエラー訂正部と、を備えた光受信装置であって、
前記第１光電変換部から出力される信号についてのエラーの発生数を検出する第１エラー数検出部と、
前記第２光電変換部から出力される信号についてのエラーの発生数を検出する第２エラー数検出部と、
前記第１エラー数検出部で検出されたエラー発生数および前記第２エラー数検出部で検出されたエラー発生数の差を求めるエラー数比較部と、
前記エラー数比較部で求められたエラー発生数の差が予め設定した許容値以内となるように、前記第１および第２遅延干渉計における位相シフト量、または、前記第１および第２光電変換部の信号出力レベルを制御する制御部と、を備えて構成されたことを特徴とする光受信装置。
【請求項２】
入力される多値位相変調方式の光信号を２つに分岐する分岐部と、
前記分岐部で分岐された一方の光信号が伝搬する第１経路と、
前記分岐部で分岐された他方の光信号が伝搬する第２経路と、
前記第１経路上に配置された第１遅延干渉計と、
前記第２経路上に配置された第２遅延干渉計と、
前記第１遅延干渉計から出力される光信号を受光して電気信号に変換する第１光電変換部と、
前記第２遅延干渉計から出力される光信号を受光して電気信号に変換する第２光電変換部と、
前記第１光電変換部から出力される信号および前記第２光電変換部から出力される信号を多重化する多重部と、
前記多重部から出力される信号についてエラー訂正処理を行うエラー訂正部と、を備えた光受信装置であって、
前記第１経路側を伝搬する信号および前記第２経路側を伝搬する信号のうちの一方を選択的に遮断することが可能な信号遮断部と、
前記多重部から出力される信号についてのエラーの発生数を検出するエラー数検出部と、
前記信号遮断部により前記第２経路側を伝搬する信号が遮断されているときに前記エラー数検出部で検出されるエラー発生数と、前記信号遮断部により前記第１経路側を伝搬する信号が遮断されているときに前記エラー数検出部で検出されるエラー発生数との差を求めるエラー数比較部と、
前記エラー数比較部で求められたエラー発生数の差が予め設定した許容値以内となるように前記第１および第２遅延干渉計における位相シフト量、または、前記第１および第２光電変換部の信号出力レベルを制御する制御部と、を備えて構成されたことを特徴とする光受信装置。
【請求項３】
入力される多値位相変調方式の光信号を２つに分岐する分岐部と、
前記分岐部で分岐された一方の光信号が伝搬する第１経路と、
前記分岐部で分岐された他方の光信号が伝搬する第２経路と、
前記第１経路上に配置された第１遅延干渉計と、
前記第２経路上に配置された第２遅延干渉計と、
前記第１遅延干渉計から出力される光信号を受光して電気信号に変換する第１光電変換部と、
前記第２遅延干渉計から出力される光信号を受光して電気信号に変換する第２光電変換部と、
前記第１光電変換部から出力される信号および前記第２光電変換部から出力される信号を多重化する多重部と、
前記多重部から出力される信号についてエラー訂正処理を行うエラー訂正部と、を備えた光受信装置の制御方法であって、
前記第１光電変換部から出力される信号についてのエラーの発生数を検出すると共に、前記第２光電変換部から出力される信号についてのエラーの発生数を検出し、
該検出した前記第１光電変換部からの出力信号についてのエラー発生数および前記第２光電変換部からの出力信号についてのエラー発生数の差を求め、
該求めたエラー発生数の差が予め設定した許容値以内となるように、前記第１および第２遅延干渉計における位相シフト量、または、前記第１および第２光電変換部の信号出力レベルを制御することを特徴とする制御方法。
【請求項４】
入力される多値位相変調方式の光信号を２つに分岐する分岐部と、
前記分岐部で分岐された一方の光信号が伝搬する第１経路と、
前記分岐部で分岐された他方の光信号が伝搬する第２経路と、
前記第１経路上に配置された第１遅延干渉計と、
前記第２経路上に配置された第２遅延干渉計と、
前記第１遅延干渉計から出力される光信号を受光して電気信号に変換する第１光電変換部と、
前記第２遅延干渉計から出力される光信号を受光して電気信号に変換する第２光電変換部と、
前記第１光電変換部から出力される信号および前記第２光電変換部から出力される信号を多重化する多重部と、
前記多重部から出力される信号についてエラー訂正処理を行うエラー訂正部と、を備えた光受信装置の制御方法であって、
前記第１経路側を伝搬する信号および前記第２経路側を伝搬する信号のうちの一方を選択的に遮断しながら、前記多重部から出力される信号についてのエラーの発生数を検出し、
前記第２経路側を伝搬する信号を遮断しているときに検出したエラー発生数と、前記第１経路側を伝搬する信号を遮断しているときに検出したエラー発生数との差を求め、
該求めたエラー発生数の差が予め設定した許容値以内となるように、前記第１および第２遅延干渉計における位相シフト量、または、前記第１および第２光電変換部の信号出力レベルを制御することを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光伝送システムに利用される多値位相変調方式の光信号を受信する光受信装置およびその制御方法に関する。
【背景技術】
【０００２】
近年、次世代の４０ギガビット毎秒（Ｇｂｐｓ）に対応した光伝送システム導入の要求が高まっており、しかも、１０Ｇｂｐｓ対応の既存システムと同等の伝送距離と周波数利用率とが求められている。その実現手段として、例えば、従来の１０Ｇｂｐｓ以下のシステムで適用されてきたＮＲＺ（Non Return to Zero）変調方式に比べて光信号対雑音比（Optical Signal Noise Ratio：ＯＳＮＲ）耐力および非線形性耐力に優れた、ＲＺ−ＤＱＰＳＫ（Return to Zero-Differential Quadrature Phase Shift Keying）等の多値位相変調方式を適用した光伝送システムが開発されている。また、上記のような多値位相変調方式の適用に加えて、旧来のリードソロモン符号によるエラー訂正方式や新たなエラー訂正符号方式により、伝送劣化後のエラーの発生した状態の光信号を光電変換した後に電気段にてエラー訂正を行い、長距離伝送および高ノイズ耐力などといった性能を向上させる技術も採用されている。
【０００３】
図６は、公知の４０Ｇｂｐｓ光伝送システムの構成例を示した図である。この光伝送システムでは、光伝送路１００を介して複数の基地局１１０間が互いに接続され、各基地局１１０内には、図示しないクライアントが接続する４０Ｇｂｐｓ対応のルータ１１１と、光伝送路１００に接続する光伝送装置１１２とが備えられている。各基地局１１０内のルータ１１１および光伝送装置１１２の間では、光スペクトラム幅の比較的広い４０Ｇｂｐｓの光信号が双方向に伝送される。また、対向する基地局１１０の光伝送装置１１２間では、エラー訂正符号付きで光スペクトラム幅の狭い４３Ｇｂｐｓの光信号が双方向に長距離伝送される。
【０００４】
図７は、図６の光伝送装置１１２の構成例を示した図である。この構成例では、クライアント側のルータ１１１との間で光信号を送受信する４０Ｇｂｐｓ広帯域モジュール１２１で光電変換された信号に対して、フレーマーＬＳＩ１２２で公知のフレーム化処理およびエラー訂正符号の付加処理が実行される。そして、フレーマーＬＳＩ１２２で処理された信号に従ってＲＺ−ＤＱＰＳＫ変調処理を行う４３ＧｂｐｓＲＺ−ＤＱＰＳＫモジュール１２３で生成された長距離伝送用の狭帯域光信号が光アンプ１２４で所要のレベルまで増幅された後に光伝送路１００に送信される。また、光伝送路１００を伝搬して光伝送装置１１２で受信された狭帯域光信号は、光アンプ１２４で所要のレベルまで増幅された後に４３ＧｂｐｓＲＺ−ＤＱＰＳＫモジュール１２３に入力されて復調処理され、当該受信信号のエラー訂正処理がフレーマーＬＳＩ１２２で行われ、該フレーマーＬＳＩ１２２で処理された信号に従って４０Ｇｂｐｓ広帯域モジュール１２１で生成された広帯域光信号がクライアント側のルータ１１１に出力される。
【０００５】
図８は、図７のＲＺ−ＤＱＰＳＫモジュール１２３の送信部の構成例を示した図である。この送信部では、光源１３１から出力される連続光（ＣＷ）が位相変調器１３２および強度変調器１３３に与えられ、フレーマーＬＳＩ１２２から出力される電気信号に基づいて位相変調器１３２および強度変調器１３３が駆動されることにより、ＲＺ−ＤＱＰＳＫ変調方式の光信号が出力される。具体的には、フレーマーＬＳＩ１２２から出力されるパラレルの電気信号がシリアライザー１３４でシリアル信号処理された後に分離回路１３５で２系統のデータ信号ＤA，ＤBに分離され、該各データ信号ＤA，ＤBに従って各駆動回路１３６Ａ，１３６Ｂで生成される駆動信号により位相変調器１３２が駆動されることで、該位相変調器１３２からＤＱＰＳＫ変調された光信号が出力される。また、データ信号ＤA，ＤBに対応した周波数を有するクロック信号ＣＬＫがシリアライザー１３４から出力され、該クロック信号ＣＬＫに従って駆動回路１３７で生成される駆動信号により強度変調器１３３が駆動されることで、該強度変調器１３３からＲＺ−ＤＱＰＳＫ変調された光信号が出力される。
【０００６】
図９は、図７のＲＺ−ＤＱＰＳＫモジュール１２３の受信部の構成例を示した図である。この受信部では、光伝送路１００から光アンプ１２４を介して受信したＲＺ−ＤＱＰＳＫ光信号が２つに分岐され、遅延干渉計１４１Ａが形成されたアームＡおよび遅延干渉計１４１Ｂが形成されたアームＢにそれぞれ送られる。遅延干渉計１４１Ａは、１ビット時間の遅延成分とπ／４ｒａｄの位相制御がなされた成分とを干渉（遅延干渉）させて、その干渉結果を２つの出力としている。また、遅延干渉計１４１Ｂは、１ビット時間の遅延成分と−π／４ｒａｄの位相制御がなされた成分（遅延干渉計１４１Ａの同成分とは位相がπ／２ｒａｄずれている）とを干渉（遅延干渉）させて、その干渉結果を２つの出力としている。各遅延干渉計１４１Ａ，１４１Ｂからの各々の出力光は、一対のフォトダイオードおよびアンプを有する光電変換回路１４２Ａ，１４２Ｂでそれぞれ受光されて差動光電変換検出が行われる。そして、各光電変換回路１４２Ａ，１４２Ｂの出力信号が多重回路１４３に与えられて多重化された後、デシリアライザー１４４に与えられてパラレル信号処理されて後段のフレーマーＬＳＩ１２２に送られる。また、各光電変換回路１４２Ａ，１４２Ｂの出力信号はミキサー１４５Ａ，１４５Ｂにもそれぞれ与えられ、各ミキサー１４５Ａ，１４５Ｂの出力波形のアイパターン（eye pattern）の開きが最適な状態になるように、各遅延干渉計１４１Ａ，１４１Ｂにおける位相シフト量が制御回路１４６Ａ，１４６Ｂによって制御される。
【０００７】
上記の図９に示した受信部に相当するような光受信装置に関連する技術としては、例えば下記の特許文献１などが公知である。この特許文献１には、遅延干渉計での相対的遅延を調整する１つの方法として、遅延干渉計で生成される干渉信号を基に信号のビットエラーレート（Bit Error Rate：ＢＥＲ）をモニタし、該ＢＥＲに基づいて相対的遅延を調整することが提案されている。
【特許文献１】特開２００５−８０３０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記のようなＲＺ−ＤＱＰＳＫ等の多値位相変調された光信号を受信するための従来の技術については、ＲＺ−ＤＱＰＳＫモジュール１２３の受信部で発生するバーストエラーにより、後段のフレーマーＬＳＩ１２２において正しくエラー訂正を行うことが困難になるという問題点がある。
【０００９】
すなわち、ＲＺ−ＤＱＰＳＫモジュール１２３の受信部で受信される光信号は、長距離伝送によって生じた損失を補償するために光アンプ１２４（図７）で光増幅されるため、該光アンプ１２４で発生するＡＳＥ（Amplified Spontaneous Emission）が広帯域の光ノイズとして付加されている。この光ノイズが付加されたＲＺ−ＤＱＰＳＫ信号は、例えば図１０の概念図に示すように、「１」レベルに対応した発光側にノイズが乗ることになり、信号波形が大きく崩れてしまう。
【００１０】
上記の図９に示した構成例のようにミキサー１４５Ａ，１４５Ｂを使用して遅延干渉計１４１Ａ，１４１Ｂの位相シフト量を制御する場合、その制御は信号波形に依存する部分が非常に多く、また、各遅延干渉計１４１Ａ，１４１Ｂの製造ばらつきの影響も受けるため、アームＡおよびアームＢを伝搬する各光信号の間に付与される相対的遅延が最適な状態ではなくなる。これにより、例えば図１１の概念図に示すように、アームＡ側の光信号に対応したエラー訂正前の信号のエラーレートと、アームＢ側の光信号に対応したエラー訂正前の信号のエラーレートとが大きく異なるようになる。なお、図１１中の破線は、相対的遅延が最適な状態に制御されている場合のエラーレート（理想値）を示しており、アームＡ側およびアームＢ側のエラーレートは一致している。
【００１１】
アームＡ側およびアームＢ側のエラーレートが異なることにより、多重回路１４３（図９）で多重化された信号には、間欠的に頻度の激しいエラーが起きるバーストエラーが発生するようになる。一般的なエラー訂正方式では、上記のようなバーストエラーに対応することは難しく、その結果、例えば図１２の実線に示すように後段のフレーマーＬＳＩ１２２においてエラー訂正が正しく行われなくなり、受信性能の低下を招いてしまうことになる。
【００１２】
本発明は上記の点に着目してなされたもので、バーストエラーの発生を抑えて良好な受信性能を実現することが可能な多値位相変調方式に対応した光受信装置およびその制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の目的を達成するため本発明の光受信装置は、入力される多値位相変調方式の光信号を２つに分岐する分岐部と、前記分岐部で分岐された一方の光信号が伝搬する第１経路と、前記分岐部で分岐された他方の光信号が伝搬する第２経路と、前記第１経路上に配置された第１遅延干渉計と、前記第２経路上に配置された第２遅延干渉計と、前記第１遅延干渉計から出力される光信号を受光して電気信号に変換する第１光電変換部と、前記第２遅延干渉計から出力される光信号を受光して電気信号に変換する第２光電変換部と、前記第１光電変換部から出力される信号および前記第２光電変換部から出力される信号を多重化する多重部と、前記多重部から出力される信号についてエラー訂正処理を行うエラー訂正部と、を備えた装置であって、前記第１光電変換部から出力される信号についてのエラーの発生数を検出する第１エラー数検出部と、前記第２光電変換部から出力される信号についてのエラーの発生数を検出する第２エラー数検出部と、前記第１エラー数検出部で検出されたエラー発生数および前記第２エラー数検出部で検出されたエラー発生数の差を求めるエラー数比較部と、前記エラー数比較部で求められたエラー発生数の差が予め設定した許容値以内となるように、前記第１および第２遅延干渉計における位相シフト量、または、前記第１および第２光電変換部の信号出力レベルを制御する制御部と、を備えて構成されるものである。
【００１４】
上記のような構成の光受信装置では、第１経路側を伝搬した信号のエラー発生数と第２経路を伝搬した信号のエラー発生数とが第１、２エラー数検出部によりそれぞれ個別に検出され、各々のエラー発生数の差が許容値以内となるように第１および第２経路上のデバイスの制御が行われることにより、第１および第２経路間でのエラー発生状態のアンバランスが低減され、バーストエラーの発生が抑えられるようになる。
【発明の効果】
【００１５】
よって、本発明の光受信装置によれば、多重部で多重化された信号に対してエラー訂正部で正しくエラー訂正を行うことができるため、多値位相変調方式の光信号の受信特性を向上させることができる。このような光受信装置を適用して光伝送システムを構築することにより、例えば４０Ｇｂｐｓ等の超高速な光信号を高いノイズ耐力を実現しながら長距離伝送することが可能になる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の形態について添付図面を参照しながら説明する。なお、全図を通して同一の符号は同一または相当部分を示すものとする。
【００１７】
図１は、本発明の第１実施形態による光受信装置の構成を示すブロック図である。
【００１８】
図１において、本実施形態の光受信装置は、例えば、光伝送路１００を伝送されたＲＺ−ＤＱＰＳＫ変調方式の光信号が入力され、該光信号を所要のレベルまで増幅する光アンプ１０と、光アンプ１０から出力されるＲＺ−ＤＱＰＳＫ光信号の受信処理を行うＲＺ−ＤＱＰＳＫ受信部２０と、ＲＺ−ＤＱＰＳＫ受信部２０から出力される受信信号のエラー訂正処理を行うエラー訂正部３０と、を備えて構成される。
【００１９】
ＲＺ−ＤＱＰＳＫ受信部２０は、光アンプ１０を介して受信したＲＺ−ＤＱＰＳＫ光信号を２つに分岐し、一方の光信号を第１経路であるアームＡに送り、他方の光信号を第２経路であるアームＢに送る。各アームＡ，Ｂ上には、遅延干渉計２１Ａ，２１Ｂがそれぞれ設けられている。遅延干渉計２１Ａは、１ビット時間の遅延成分とπ／４ｒａｄの位相制御がなされた成分とを干渉（遅延干渉）させて、その干渉結果を２つの出力としている。また、遅延干渉計２１Ｂは、１ビット時間の遅延成分と−π／４ｒａｄの位相制御がなされた成分（遅延干渉計２１Ａの同成分とは位相がπ／２ｒａｄずれている）とを干渉（遅延干渉）させて、その干渉結果を２つの出力としている。ここでは、上記の各遅延干渉計２１Ａ，２１Ｂがそれぞれマッハツェンダ干渉計により構成され、各々のマッハツェンダ干渉計は、一方のアームが他方のアームよりも１ビット時間に相当する伝搬長だけ長くなるように形成されていると共に、他方のアームを伝搬する光信号を位相シフトさせるための電極が形成されている。各遅延干渉計２１Ａ，２１Ｂの電極に印加される位相シフト用のバイアス電圧は、制御回路２５Ａ，２５Ｂによって制御される。
【００２０】
各遅延干渉計２１Ａ，２１Ｂからの各々の出力光は、第１および第２光電変換部としての光電変換回路２２Ａ，２２Ｂにそれぞれ入力される。各光電変換回路２２Ａ，２２Ｂは、例えば、一対のフォトダイオードおよびアンプを有し、対応する遅延干渉計２１Ａ，２１Ｂからの出力光を受光して差動光電変換検出を行う。各光電変換回路２２Ａ，２２Ｂの出力信号は、多重回路２３に送られると共に、各々の一部がエラー訂正部３０にも送られる。多重回路２３は、各光電変換回路２２Ａ，２２Ｂの出力信号を多重化してデシリアライザー２４に出力する。デシリアライザー２４は、多重回路２３からの出力信号のパラレル信号処理を行う。
【００２１】
エラー訂正部３０は、例えば、デシリアライザー２４からの出力信号がエラー数検出回路３１を介して入力されるエラー訂正回路３２を備えると共に、アームＡ側の光電変換回路２２Ａからの出力信号が入力されるエラー数検出回路３３Ａ、アームＢ側の光電変換回路２２Ｂからの出力信号が入力されるエラー数検出回路３３Ｂ、および、各エラー数検出回路３３Ａ，３３Ｂで検出されたエラー発生数を比較し、その差分を求めるエラー数比較回路３４を備える。
【００２２】
各エラー数検出回路３１，３３Ａ，３３Ｂは、受信光信号に付与されたエラー訂正符号に基づいて、各々に入力される信号のエラーの発生数をカウントする回路である。エラー訂正回路３２は、エラー数検出回路３１を通過した受信信号についてのエラー訂正処理を行う公知の回路である。エラー数比較回路３４は、各アームＡ，Ｂに対応したエラー数検出回路３３Ａ，３３Ｂで検出されたエラー発生数の差を求め、そのエラー発生数の差が減少するように（理想的にはエラー数差が零となるように）ＲＺ−ＤＱＰＳＫ受信部２０の各遅延干渉計２１Ａ，２１Ｂをフィードバック制御するのに必要な情報を生成し、それを各制御回路２５Ａ，２５Ｂに伝える。エラー数比較回路３４からの情報を受けた各制御回路２５Ａ，２５Ｂは、ここでは例えば位相シフト用の電極に印加するバイアス電圧を制御することで、各アームＡ，Ｂ間でのエラー発生状態のアンバランスを低減する。
【００２３】
ここで、エラー数比較回路３４では、エラー数検出回路３３Ａ，３３Ｂで検出されたエラー発生数から単位時間当たりのエラー発生数を算出して、これらのエラー発生数の差を算出する。
【００２４】
なお、エラー数検出回路３１およびエラー訂正回路３２によって実現される機能は、上述の図７に示した従来の光伝送装置に用いられるフレーマーＬＳＩに具備されたＦＥＣ機能と同様のものである。一方、エラー数検出回路３３Ａ，３３Ｂおよびエラー数比較回路３４によって実現される機能は、従来のＦＥＣ機能付きフレーマーＬＳＩには具備されておらず、本実施形態で新たに追加される機能である。当該機能は従来のフレーマーＬＳＩに設計変更を施すことで組み込みが可能である。
【００２５】
次に、第１実施形態の動作を図２のフローチャートを参照しながら説明する。
【００２６】
上記のような構成の光受信装置では、まず、光伝送路１００から光アンプ１０に光信号が送られてこない入力断の受信状態にあるとき、ＲＺ−ＤＱＰＳＫ受信部２０の各アームＡ，Ｂに対応した遅延干渉計２１Ａ，２１Ｂの制御は、各々の位相シフト用バイアス電圧を可変範囲の中心値に設定して、光信号の入力を待つスタンバイ状態とする。
【００２７】
次に、光伝送路１００を伝搬したＲＺ−ＤＱＰＳＫ光信号が光アンプ１０に入力され、該光アンプ１０で増幅された光信号（ＡＳＥノイズを含む）がＲＺ−ＤＱＰＳＫ受信部２０で２分岐されて各アームＡ，Ｂ上の遅延干渉計２１Ａ，２１Ｂに入力されるようになると、図２のステップ１１（図中Ｓ１１で示し以下同様とする）で、アームＡ側の遅延干渉計２１Ａについて、位相シフト用バイアス電圧が可変範囲内で掃引され、予め設定した複数の位相ポイントにおけるアームＡ側の信号のエラー発生数がエラー数検出回路３３Ａで検出され、その検出結果がエラー数比較回路３４に記録される。そして、ステップ１２では、アームＡ側の全ての位相ポイントについてエラー発生数の検出が完了したか否かが判定され、完了が判定されるとステップ１３Ａ，１３Ｂに進む。
【００２８】
このとき、ある位相ポイントでのエラー発生数の検出は、たとえば予め定められた所定の時間の経過によって完了し、次の位相ポイントとなるように位相シフト用バイアス電圧が制御される。
【００２９】
ステップ１３Ａでは、アームＡ側の位相シフト用バイアス電圧が中心値に設定されてスタンバイ状態に戻される。そしてステップ１３Ｂで、アームＢ側の遅延干渉計２１Ｂについて、位相シフト用バイアス電圧が可変範囲内で掃引され、予め設定した複数の位相ポイントにおけるアームＢ側の信号のエラー発生数がエラー数検出回路３３Ｂで検出され、その検出結果がエラー数比較回路３４に記録される。そして、ステップ１４では、アームＢ側の全ての位相ポイントについてエラー発生数の検出が完了したか否かが判定され、完了が判定されるとステップ１５Ａ，１５Ｂに進む。
【００３０】
ステップ１５Ａ，１５Ｂでは、エラー数比較回路３４において、上記のステップ１１，１４で検出したアームＡ側およびアームＢ側の各エラー発生数の比較が行われ、アームＡ，Ｂ間のエラー発生数の差が予め設定した許容値α以内となる、各アームＡ，Ｂに対応した位相ポイントが判断され、当該位相ポイントに関する情報が各制御回路２５Ａ，２５Ｂに伝えられる。
【００３１】
ここで、エラー発生数の差がα以内となる各アームＡ，Ｂに対応した位相ポイントの組が複数存在する場合が想定される。このような場合には、例えばエラー発生数の差が最小である位相ポイントの組を判断結果としたり、アームＡに対応した位相ポイントのエラー発生数が最小である位相ポイントの組を判断結果とすることができる。
【００３２】
そして、各制御回路２５Ａ，２５Ｂでは、エラー数比較回路３４からの情報に従って、各遅延干渉計２１Ａ，２１Ｂに印加する位相シフト用バイアス電圧が調整される。そして、調整後の位相ポイントにおける各アームＡ，Ｂ側の信号のエラー発生数が、各エラー数検出回路３３Ａ，３３Ｂでそれぞれ検出され、各々の検出結果がエラー数比較回路３４に伝えられる。
【００３３】
ステップ１６では、エラー数比較回路３４において、上記のステップ１５Ａ，１５Ｂで検出されたアームＡ側およびアームＢ側の各エラー発生数の比較が行われ、アームＡ，Ｂ間のエラー発生数の差が許容値α以内になっているか否かが判別され、許容値α以内になっている場合には、遅延干渉計２１Ａ，２１Ｂの制御を終了する。一方、アームＡ，Ｂ間の熱干渉等の影響によって、エラー発生数の差が許容値αよりも大きくなった場合には、ステップ１７に進む。
【００３４】
ステップ１７では、アームＡ側またはアームＢ側の位相シフト用バイアス電圧が微調整され、微調整後の各アームＡ，Ｂに対応したエラー発生数がエラー数検出回路３３Ａ，３３Ｂで再度検出される。そして、ステップ１８では、エラー数比較回路３４において、上記のステップ１７で検出された各アームＡ，Ｂのエラー発生数の比較が行われ、アームＡ，Ｂ間のエラー発生数の差が許容値α以内になるまでステップ１７の微調整が繰り返される。
【００３５】
上記のようにして各アームＡ，Ｂに対応した信号のエラー発生数を個別に検出し、各々の検出結果を基にアームＡ，Ｂ間のエラー発生数の差が許容値以内となるように各遅延干渉計２１Ａ，２１Ｂにおける位相シフト量をフィードバック制御したことで、入力段の光アンプ１０で広帯域のＡＳＥノイズが光信号に付加されていても、バーストエラーの発生が効果的に抑えられるようになる。よって、各アームＡ，Ｂに対応した光電変換回路２２Ａ，２２Ｂから出力された後に多重回路２３で多重化され、さらにデシリアライザー２４でパラレル信号処理された受信信号について、エラー訂正回路３２で正しくエラー訂正を行うことができるため、ＲＺ−ＤＱＰＳＫ光信号の受信特性を向上させることが可能になる。このような光受信装置の構成を、上述の図７に示したＲＺ−ＤＱＰＳＫモジュールの受信部およびフレーマーＬＳＩのＦＥＣ機能に応用すれば、長距離伝送が可能で高いノイズ耐力を有する次世代の４０Ｇｂｐｓに対応した光伝送システムを実現することが可能になる。
【００３６】
次に、本発明の第２実施形態について説明する。
【００３７】
図３は、本発明の第２実施形態による光受信装置の構成を示すブロック図である。
【００３８】
図３において、本実施形態の光受信装置は、上述の図１に示した第１実施形態の構成について、ＲＺ−ＤＱＰＳＫ受信部２０の各アームＡ，Ｂ上に信号遮断部としての光スイッチ（ＳＷ）２６Ａ，２６Ｂを配置し、光アンプ１０から出力される光信号を遅延干渉計２１Ａ，２１Ｂのいずれか一方に選択的に入力させることが可能な構成とすることで、エラー訂正部３０の構成の簡略化を図った応用例である。ここでは、エラー訂正部３０が、エラー数検出回路３１およびエラー訂正回路３２から構成されており、また、エラー数検出回路３１で検出されるエラー数に基づいて各遅延干渉計２１Ａ，２１Ｂのフィードバック制御を行うための構成として受信制御部４０を別途設けるようにしている。上記エラー訂正部３０の機能は、上述の図７に示した従来の光伝送装置に用いられるフレーマーＬＳＩのＦＥＣ機能と同様ものである。
【００３９】
受信制御部４０は、例えば、エラー数比較回路４１および制御回路４２を有する。エラー数比較回路４１は第１実施形態におけるエラー数比較回路３４と同様の機能を持つ。制御回路４２は、エラー数比較回路４１から出力される信号に従って、ＲＺ−ＤＱＰＳＫ受信部２０の光スイッチ２６Ａ，２６Ｂのオン／オフを制御すると共に、各遅延干渉計２１Ａ，２１Ｂに印加される位相シフト用バイアス電圧を制御する。
【００４０】
次に、第２実施形態の動作を図４および図５のフローチャートを参照しながら説明する。
【００４１】
上記のような構成の光受信装置では、まず、光伝送路１００から光アンプ１０に光信号が送られてこない入力断の受信状態にあるとき、ＲＺ−ＤＱＰＳＫ受信部２０の各アームＡ，Ｂに対応した遅延干渉計２１Ａ，２１Ｂの制御は、各々の位相シフト用バイアス電圧を可変範囲の中心値に設定すると共に、ここではアームＡ側の光スイッチ２６Ａをオン、アームＢ側の光スイッチ２６Ｂをオフとして、光信号の入力を待つスタンバイ状態とする。
【００４２】
次に、光伝送路１００を伝搬したＲＺ−ＤＱＰＳＫ光信号が光アンプ１０に入力され、該光アンプ１０で増幅された光信号（ＡＳＥノイズを含む）がＲＺ−ＤＱＰＳＫ受信部２０で２分岐され、アームＡ側に送られた光信号がオン状態の光スイッチ２６Ａを通過して遅延干渉計２１Ａに入力される一方、アームＢ側に送られた光信号がオフ状態の光スイッチ２６Ｂで遮断されるようになると、図４のステップ２１で、アームＡ側の遅延干渉計２１Ａについて、制御回路４２により位相シフト用バイアス電圧が可変範囲内で掃引され、予め設定した複数の位相ポイントにおけるアームＡ側の信号のエラー発生数がエラー数検出回路３１で検出され、その検出結果がエラー数比較回路４１に記録される。そして、ステップ２２では、アームＡ側の全ての位相ポイントについてエラー発生数の検出が完了したか否かが判定される。完了が判定されると、ステップ２３に進んで、制御回路４２によりアームＡ側の位相シフト用バイアス電圧が中心値に設定された後に、ステップ２４ＡでアームＡ側の光スイッチ２６Ａがオンからオフに切り替えられると共に、ステップ２４ＢでアームＢ側の光スイッチ２６Ｂがオフからオンに切り替えられる。
【００４３】
ステップ２５では、アームＢ側の遅延干渉計２１Ｂについて、位相シフト用バイアス電圧が可変範囲内で掃引され、予め設定した複数の位相ポイントにおけるアームＢ側の信号のエラー発生数がエラー数検出回路３１で検出され、その検出結果がエラー数比較回路４１に記録される。そして、ステップ２６では、アームＢ側の全ての位相ポイントについてエラー発生数の検出が完了したか否かが判定され、完了が判定されるとステップ２７Ａ，２７Ｂに進む。
【００４４】
ステップ２７Ａ，２７Ｂでは、エラー数比較回路４１において、上記のステップ２１，２５で検出したアームＡ側およびアームＢ側の各エラー発生数の比較が行われ、アームＡ，Ｂ間のエラー発生数の差が予め設定した許容値α以内となる、各アームＡ，Ｂに対応した位相ポイントが判断され、当該位相ポイントに関する情報が制御回路４２に伝えられる。制御回路４２では、エラー数比較回路４１からの情報に従って、各遅延干渉計２１Ａ，２１Ｂに印加する位相シフト用バイアス電圧が調整される。
【００４５】
図５のステップ２８では、調整後の位相ポイントにおけるアームＢ側の信号のエラー発生数がエラー数検出回路３１で検出され、その検出結果がエラー数比較回路４１に伝えられる。そして、ステップ２９ＢでアームＢ側の光スイッチ２６Ｂがオンからオフに切り替えられると共に、ステップ２９ＡでアームＡ側の光スイッチ２６Ａがオフからオンに切り替えられる。ステップ３０では、調整後の位相ポイントにおけるアームＡ側の信号のエラー発生数がエラー数検出回路３１で検出され、その検出結果がエラー数比較回路４１に伝えられる。
【００４６】
ステップ３１では、エラー数比較回路４１において、上記のステップ２８，３０で検出されたアームＡ側およびアームＢ側の各エラー発生数の比較が行われ、アームＡ，Ｂ間のエラー発生数の差が許容値α以内になっているか否かが判別され、許容値α以内になっている場合には、ステップ３４に移る。一方、アームＡ，Ｂ間の熱干渉等の影響によって、エラー発生数の差が許容値αよりも大きくなった場合には、ステップ３２に進む。
【００４７】
ステップ３２では、制御回路４２により、アームＡ側の光スイッチ２６ＡまたはアームＢ側の光スイッチ２６Ｂがオンにされて位相シフト用バイアス電圧の微調整が行われ、微調整後の各アームＡ，Ｂに対応したエラー発生数がエラー数検出回路３１で再度検出される。そして、ステップ３３では、エラー数比較回路４１において、上記のステップ３２で検出された各アームＡ，Ｂのエラー発生数の比較が行われ、アームＡ，Ｂ間のエラー発生数の差が許容値α以内になるまで、ステップ３２の微調整が繰り返される。エラー発生数の差が許容値α以内になると、ステップ３４において、制御回路４２により、各アームＡ，Ｂの光スイッチ２６Ａ，２６Ｂをそれぞれオンにして、遅延干渉計２１Ａ，２１Ｂの制御を終了する。
【００４８】
上記のようにして各アームＡ，Ｂ上に設けた光スイッチ２６Ａ，２６Ｂのオン／オフ状態を選択的に切り替えることにより、各アームＡ，Ｂに対応した信号のエラー発生数を共通のエラー検出回路３１において時分割で検出し、その検出結果を基にアームＡ，Ｂ間のエラー発生数の差が許容値以内となるように各遅延干渉計２１Ａ，２１Ｂにおける位相シフト量をフィードバック制御するようにしても、上述した第１実施形態の場合と同様の効果を得ることができる。また、本実施形態のエラー訂正部３０の機能は、従来のフレーマーＬＳＩのＦＥＣ機能と同様であり、既存のＬＳＩをそのまま利用することができるため、より低コストの光受信装置を実現することが可能である。
【００４９】
なお、上記の第２実施形態では、各アームＡ，Ｂ上に光スイッチ２６Ａ，２６Ｂを設けて、遅延干渉計２１Ａ，２１Ｂに対して選択的に光信号が入力される一例を示したが、本発明はこれに限らず、例えば、制御回路４２により光電変換回路２２Ａ，２２Ｂを選択的に駆動することにより、アームＡ，Ｂの一方に対応した信号がエラー数検出回路３１に導かれるようにしてもよい。また、ＲＺ−ＤＱＰＳＫ受信部２０およびエラー訂正部３０とは別に受信制御部４０を設けた構成例を示したが、第１実施形態の場合と同様に、ＲＺ−ＤＱＰＳＫ受信部２０内に制御回路を設け、エラー訂正部内にエラー数比較回路を設けるようにしても構わない。
【００５０】
さらに、上述した第１および第２実施形態では、ＲＺ−ＤＱＰＳＫ変調方式に対応した光受信装置について説明したが、本発明はこれに限らず、受信光信号を複数のアームに分岐して復調処理を行う多値位相変調方式について本発明の構成は有効であり、強度変調（ＲＺパルス化）されているか否かは問わない。加えて、各遅延干渉計２１Ａ，２１Ｂに印加される位相シフト用バイアス電圧をエラー発生数の差に応じてフィードバック制御するようにしたが、例えば、各光電変換回路２２Ａ，２２Ｂの出力信号レベルをエラー発生数の差に応じてフィードバック制御するようにしても、各アームＡ，Ｂ間でのエラー発生状態のアンバランスを低減させることは可能である。
【００５１】
以上、本明細書で開示した主な発明について以下にまとめる。
【００５２】
（付記１）入力される多値位相変調方式の光信号を２つに分岐する分岐部と、
前記分岐部で分岐された一方の光信号が伝搬する第１経路と、
前記分岐部で分岐された他方の光信号が伝搬する第２経路と、
前記第１経路上に配置された第１遅延干渉計と、
前記第２経路上に配置された第２遅延干渉計と、
前記第１遅延干渉計から出力される光信号を受光して電気信号に変換する第１光電変換部と、
前記第２遅延干渉計から出力される光信号を受光して電気信号に変換する第２光電変換部と、
前記第１光電変換部から出力される信号および前記第２光電変換部から出力される信号を多重化する多重部と、
前記多重部から出力される信号についてエラー訂正処理を行うエラー訂正部と、を備えた光受信装置であって、
前記第１経路側を伝搬した信号についてのエラーの発生数を検出すると共に、前記第２経路側を伝搬した信号についてのエラーの発生数を検出するエラー数検出部と、
前記エラー数検出部で検出された前記第１および第２経路側のエラー発生数の差を求めるエラー数比較部と、
前記エラー数比較部で求められたエラー発生数の差が予め設定した許容値以内となるように前記第１および第２遅延干渉計並びに前記第１および第２光電変換部のうちの少なくとも１つを制御する制御部と、を備えて構成されたことを特徴とする光受信装置。
【００５３】
（付記２）付記１に記載の光受信装置であって、
前記エラー数検出部は、前記第１光電変換部から出力される信号についてのエラーの発生数を検出する第１エラー数検出回路と、前記第２光電変換部から出力される信号についてのエラーの発生数を検出する第２エラー数検出回路と、を有することを特徴とする光受信装置。
【００５４】
（付記３）付記１に記載の光受信装置であって、
前記第１経路側を伝搬する信号および前記第２経路側を伝搬する信号のうちの一方を選択的に遮断することが可能な信号遮断部を備え、
前記エラー数検出部は、前記多重部から出力される信号についてのエラーの発生数を検出し、
前記エラー数比較部は、前記信号遮断部により前記第２経路側を伝搬する信号が遮断されているときに前記エラー数検出部で検出されるエラー発生数と、前記信号遮断部により前記第１経路側を伝搬する信号が遮断されているときに前記エラー数検出部で検出されるエラー発生数との差を求めることを特徴とする光受信装置。
【００５５】
（付記４）付記３に記載の光受信装置であって、
前記信号遮断部は、前記第１経路上に配置した第１光スイッチと、前記第２経路上に配置した第２光スイッチと、前記第１および第２光スイッチを連動させて切り替える制御回路と、を有することを特徴とする光受信装置。
【００５６】
（付記５）付記３に記載の光受信装置であって、
前記信号遮断部は、前記第１および第２光電変換部を選択的に駆動することを特徴とする光受信装置。
【００５７】
（付記６）付記１に記載の光受信装置であって、
入力される光信号を増幅して前記分岐部に出力する光アンプを備えたことを特徴とする光受信装置。
【００５８】
（付記７）付記１に記載の光受信装置であって、
前記制御部は、前記第１および第２遅延干渉計における位相シフト量を制御することを特徴とする光受信装置。
【００５９】
（付記８）付記１に記載の光受信装置であって、
前記制御部は、前記第１および第２光電変換部の出力信号レベルを制御することを特徴とする光受信装置。
【００６０】
（付記９）入力される多値位相変調方式の光信号を２つに分岐する分岐部と、
前記分岐部で分岐された一方の光信号が伝搬する第１経路と、
前記分岐部で分岐された他方の光信号が伝搬する第２経路と、
前記第１経路上に配置された第１遅延干渉計と、
前記第２経路上に配置された第２遅延干渉計と、
前記第１遅延干渉計から出力される光信号を受光して電気信号に変換する第１光電変換部と、
前記第２遅延干渉計から出力される光信号を受光して電気信号に変換する第２光電変換部と、
前記第１光電変換部から出力される信号および前記第２光電変換部から出力される信号を多重化する多重部と、
前記多重部から出力される信号についてエラー訂正処理を行うエラー訂正部と、を備えた光受信装置の制御方法であって、
前記第１経路側を伝搬した信号についてのエラーの発生数を検出すると共に、前記第２経路側を伝搬した信号についてのエラーの発生数を検出し、
該検出した前記第１および第２経路側のエラー発生数の差を求め、
該求めたエラー発生数の差が予め設定した許容値以内となるように前記第１および第２遅延干渉計並びに前記第１および第２光電変換部のうちの少なくとも１つを制御することを特徴とする制御方法。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１実施形態による光受信装置の構成を示すブロック図である。
【図２】上記第１実施形態の動作を説明するフローチャートである。
【図３】本発明の第２実施形態による光受信装置の構成を示すブロック図である。
【図４】上記第２実施形態の動作を説明するフローチャート（１）である。
【図５】上記第２実施形態の動作を説明するフローチャート（２）である。
【図６】公知の４０Ｇｂｐｓ光伝送システムの構成例を示す図である。
【図７】図６の光伝送装置の構成例を示す図である。
【図８】図７のＲＺ−ＤＱＰＳＫモジュールの送信部の構成例を示す図である。
【図９】図７のＲＺ−ＤＱＰＳＫモジュールの受信部の構成例を示す図である。
【図１０】図９の受信部に入力される光信号波形の概念図である。
【図１１】図９の受信部の各アームに対応した光信号のエラーレートの概念図である。
【図１２】バーストエラーの発生によるエラーレートの劣化を示す図である。
【符号の説明】
【００６２】
１０…光アンプ
２０…ＲＺ−ＤＱＰＳＫ受信部
２１Ａ，２１Ｂ…遅延干渉計
２２Ａ，２２Ｂ…光電変換回路
２３…多重回路
２４…デシリアライザー
２５Ａ，２５Ｂ…制御回路
２６Ａ，２６Ｂ…光スイッチ
３０…エラー訂正部
３１，３３Ａ，３３Ｂ…エラー数検出回路
３２…エラー訂正回路
３４…エラー数比較回路
４０…受信制御部
４１…エラー数比較回路
４２…制御回路
１００…光伝送路
Ａ，Ｂ…アーム
【図１】
0004973362.tif 000002
【図２】
0004973362.tif 000003
【図３】
0004973362.tif 000004
【図４】
0004973362.tif 000005
【図５】
0004973362.tif 000006
【図６】
0004973362.tif 000007
【図７】
0004973362.tif 000008
【図８】
0004973362.tif 000009
【図９】
0004973362.tif 000010
【図１０】
0004973362.tif 000011
【図１１】
0004973362.tif 000012
【図１２】
0004973362.tif 000013