(57)【特許請求の範囲】
【請求項１】
直流入力電源の両端子間に第１および第２のスイッチング素子から成る直列回路が接続され、前記第１および第２のスイッチング素子の接続点と前記直流入力電源の一方の端子との間に、インダクタ、コンデンサおよびトランスの１次巻線から成る直列回路が接続され、前記第１および第２のスイッチング素子のスイッチングにより得られたトランスの２次側誘起電流をダイオードおよび平滑コンデンサによって整流・平滑化して出力し、第１および第２の制御回路が前記トランスの第１および第２の補助巻線に誘起された電圧で前記第１および第２のスイッチング素子をそれぞれＯＮ／ＯＦＦすることでスイッチングを継続するようにした電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、
前記第１および第２の制御回路は、
前記第１および第２のスイッチング素子をそれぞれＯＦＦさせるための第３および第４のスイッチング素子と、
前記第１および第２の補助巻線に生じる誘起電圧をピークホールドするピークホールド回路と、
前記誘起電圧が前記ピークホールド回路によるホールド電圧より予め定めるレベル以上低下したときに前記第３および第４のスイッチング素子をＯＮして前記第１および第２のスイッチング素子をそれぞれＯＦＦさせる比較器とを備えて構成されることを特徴とするスイッチング電源装置。
【請求項２】
前記第３および第４のスイッチング素子は、バイポーラトランジスタから成ることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記ピークホールド回路は、前記第１および第２の補助巻線に生じる前記第１および第２のスイッチング素子をＯＮする方向の誘起電圧をピークホールドするダイオードとコンデンサとの直列回路から成り、
前記第１および第２の制御回路は、前記比較器が第３および第４のスイッチング素子をＯＮさせた後、前記コンデンサの電荷を放出するためのスイッチ手段をさらに備えることを特徴とする請求項１または２記載のスイッチング電源装置。
【請求項４】
前記トランスの第１および第２の補助巻線は、ゲート抵抗を介して前記第１および第２のスイッチング素子に接続されるとともに、前記第１および第２の制御回路のピークホールド回路および比較器に接続されることを特徴とする請求項１〜３のいずれか１項に記載のスイッチング電源装置。
【請求項５】
前記比較器は、ＭＯＳＦＥＴから成ることを特徴とする請求項１〜４のいずれか１項に記載のスイッチング電源装置。
【請求項６】
前記平滑コンデンサの端子間に接続される負荷が、ＬＥＤであることを特徴とする請求項１〜５のいずれか１項に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電源側と絶縁された直流安定化電圧・電流を出力するスイッチング電源装置に関し、特にスイッチング素子の損失低減、および小型・低コスト化を図るものに関する。
【背景技術】
【０００２】
従来、上述のような小型高効率のスイッチング電源として、複合共振型の直列コンバータ回路が知られ、特許文献１など多くの公知技術が示されている。図１０にその従来技術による主回路構成を、図１１に主な部位の波形を示す。
【０００３】
このスイッチング電源装置では、直流入力電源Ｅの両端子間に、スイッチング素子Ｑ１とＱ２（以下、パワーＭＯＳＦＥＴで記述）との直列回路が接続されるとともに、コンデンサＣ０が接続される。そして、前記パワーＭＯＳＦＥＴＱ１，Ｑ２の接続点と前記直流入力電源Ｅの一端との間に、インダクタＬと出力トランスＴの１次巻線Ｌ１１とコンデンサＣ１との直列共振回路を形成し、前記パワーＭＯＳＦＥＴＱ１またはＱ２の何れかと並列にコンデンサＣ２が接続される（図１０では、直流入力電源Ｅの一端は低圧側に、コンデンサＣ２はパワーＭＯＳＦＥＴＱ２に並列に接続した例を示している）。また、パワーＭＯＳＦＥＴＱ１，Ｑ２には、それぞれ逆並列にダイオードＤ１，Ｄ２が接続される（パワーＭＯＳＦＥＴＱ１，Ｑ２のボデイダイオードで兼用される場合が多い）。
【０００４】
さらに前記出力トランスＴの出力巻線に中間タップを設けて２分割（Ｌ２１，Ｌ２２）し、それらの出力を整流するダイオードＤ３，Ｄ４で全波整流回路を形成し、前記中間タップとの間に平滑コンデンサＣ３および直流負荷Ｌｏａｄが接続される。前記のパワーＭＯＳＦＥＴＱ１，Ｑ２は、ブロックで示した制御部１によって、複合共振条件を加味して予め設定された周波数で交互にＯＮ／ＯＦＦされる。したがって、制御部１には、高周波発振機能、２つのパワーＭＯＳＦＥＴＱ１，Ｑ２を交互に駆動する機能、および２つのパワーＭＯＳＦＥＴＱ１，Ｑ２を共にＯＦＦするデットタイム期間を設定する機能、必要に応じて入出力電圧や電流、電力を制御する為のフィードフォワードやフィードバック制御機能ならびに出力可変機能などが備えられる。
【０００５】
図１１を参照して、Ｖｇ１，Ｖｇ２は制御部１によって予め設定されたパワーＭＯＳＦＥＴＱ１，Ｑ２の駆動信号を示す。交互にＯＮ／ＯＦＦさせるとともに、両方共にＯＦＦするデットタイム期間が設定されている。ＶＱ１，ＩＱ１およびＶＱ２，ＩＱ２は、パワーＭＯＳＦＥＴＱ１，Ｑ２のドレイン−ソース間電圧およびドレイン電流を示す。駆動信号Ｖｇ１がＨｉｇｈの時、パワーＭＯＳＦＥＴＱ１にはドレイン電流ＩＱ１が流れ、Ｌｏｗの時は略直流入力電源Ｅに等しい電圧ＶＱ１が印加される（パワーＭＯＳＦＥＴＱ２の場合も同様）。なお、デットタイム期間においては、コンデンサＣ２とインダクタＬおよび出力トランスＴの励磁インダクタンスとによる効果から、ドレイン−ソース間電圧ＶＱ１，ＶＱ２は任意の傾斜を持った立上がり、立下り波形となる。また、ドレイン電流ＩＱ１，ＩＱ２は、略インダクタＬとコンデンサＣ１とで設定される直列共振電流波形となり、これらの合成電流がインダクタＬと出力トランスＴの１次巻線Ｌ１１とコンデンサＣ１との直列共振回路の電流となる。ＶＣ１はコンデンサＣ１の電圧波形を表しており、前記の直列共振回路の電流より位相の遅れた波形となる。ＩＤ３，ＩＤ４は出力整流のダイオードＤ３，Ｄ４の電流波形を示すもので、前記のパワーＭＯＳＦＥＴＱ１，Ｑ２の駆動周波数と、インダクタＬおよびコンデンサＣ１の直列共振周波数との関係を、「共振周波数＞駆動周波数」の条件を満足させることによって、ダイオードＤ３，Ｄ４の一方の電流が流れ終わった後に他方の電流が流れ始めるように設定が可能で、両方のダイオード電流が流れない期間は出力側へ電力が伝達されない。すなわち、前記ダイオードＤ３，Ｄ４の電流が流れない期間では、出力トランスＴの２次側は無負荷と考えられ、１次側の直列共振回路にトランスＴの１次側励磁インダクタンスＬが直列に挿入されて直列共振条件が切り替わる結果、ドレイン電流ＩＱ１およびＩＱ２の波形にも変曲点が見られる。
【０００６】
このような複合共振型直列コンバータでは、ＺＶＳ（ゼロ電圧スイッチング）、すなわちスイッチング素子Ｑ１，Ｑ２の印加電圧が低下した後に電流が流れ始めるような条件設定が可能とされ、スイッチング損失が極めて少ないこと、および２次側整流ダイオードＤ３，Ｄ４のリカバリ損失を回避できることから、高効率で高周波化が可能となる。また、スイッチング時の電圧・電流波形が安定しているとともに、２次側整流ダイオードＤ３，Ｄ４のリンギングも抑制できることから、雑音面でも優れている。
【０００７】
上述の従来技術は、このような数々の特徴を有しながらも、周波数を予め発振器で設定し、２つのスイッチング素子Ｑ１，Ｑ２を駆動する所謂他励式のスイッチング電源装置であり、その場合、高電位側のスイッチング素子Ｑ１，Ｑ２へのレベルシフタが必要で、その周波数追従性や損失の観点から、高周波化に対する技術課題を有し、またコスト面での課題などから、たとえば特許文献２〜４で示すような自励式の検討もなされている。
【０００８】
図１２は、電流帰還型の自励式複合共振直列コンバータの公知例を示す電気回路図であり、前記特許文献２に示されたものである。主回路構成は概ね図１０と同様であるが、入力電源は商用電源を全波整流にて用いるとともに、出力トランスＴ０２の２次側は整流ブリッジＤＢによる全波整流回路としている。スイッチング素子ＴＲ１，ＴＲ２はバイポーラトランジスタで構成し、その駆動は電流帰還トランスＴ０１の２次巻線ＬＢ１およびＬＢ２を利用し、逆バイアス手段によるデットタイムの確保や駆動条件の改善がなされている。
【０００９】
一方、図１３は、電圧帰還型の自励式複合共振直列コンバータの公知例を示す電気回路図であり、前記特許文献３に示されたものである。スイッチング素子であるバイポーラトランジスタＴＲ１，ＴＲ２への帰還信号を出力トランスＰＩＴに帰還巻線ＮＢ２を設けて得るものとし、負荷変動対策や出力安定化の為のフィードバック制御を付加している。
【００１０】
これら図１２および図１３で示す自励式複合共振直列コンバータの従来例は、駆動回路の簡易化の可能性を示唆するものであるが、図１０を基に説明した他励式複合共振直列コンバータの数々の特徴を同様に実現するのは、下記の点から難しいと考えられる。先ず、駆動周波数を決定するのは帰還回路の時定数や遅延要素であり、負荷変動など外部要因の変動に対して、前記ＺＶＳなど最適なスイッチング条件の維持が難しいと思われる。次に、スイッチング素子としてバイポーラトランジスタが想定され、高周波化には適しないと思われる。
【００１１】
そこで、図１４はパワーＭＯＳＦＥＴを用いた電圧帰還型の自励他励式複合共振直列コンバータの公知例を示すブロック図であり、前記特許文献４に示されたものである。この従来技術では、スイッチング素子としてパワーＭＯＳＦＥＴＱ１，Ｑ２を使用し、出力トランスＴ’の補助巻線Ｌ１２から主制御回路４および副制御回路５の電源を確保するとともに、この巻線電圧を信号源として、負荷Ｌｏａｄへの供給電圧が一定になるように主制御回路４は低圧側のパワーＭＯＳＦＥＴＱ２のＯＮ／ＯＦＦを制御し、副制御回路５は高圧側のパワーＭＯＳＦＥＴＱ１の端子間電圧が基準電圧より低下したときにＯＮさせ、該高圧側パワーＭＯＳＦＥＴＱ１のＺＶＳを維持するものである。
【特許文献１】特許第２７３４２９６号公報
【特許文献２】特許第３３７１５９５号公報
【特許文献３】特開２００２−２６２５６８号公報
【特許文献４】特開２００６−１２９５４８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述の従来技術では、副制御回路５には、図１５に示すような具体例が示され、前記パワーＭＯＳＦＥＴＱ１のドレイン−ソース間電圧を抵抗ｒ０１とｒ０２とで分圧し、コンパレータ７にて基準電圧８と比較して、積分回路のコンデンサｃ１の充放電によってパワーＭＯＳＦＥＴＱ１をＯＮさせている。このような構成では、高圧側のパワーＭＯＳＦＥＴＱ１のドレイン−ソース間電圧を直接判別しながらＯＮのタイミングを決定するので、前記ＺＶＳが実現される可能性はあるが、下記のような課題を有すると考えられる。先ず、パワーＭＯＳＦＥＴＱ１のドレイン−ソース間電圧を分圧する必要があり、前記抵抗ｒ０１，ｒ０２による損失が懸念される。一方、これらの抵抗ｒ０１，ｒ０２を高抵抗で構成する場合は、コンパレータ７の入力容量による遅延時間が想定され、高周波化が難しいと思われる。次に、駆動制御回路４，５が複雑化し、他励方式に対する優位性が認められない。
【００１３】
本発明の目的は、電圧帰還型の自励式複合共振直列コンバータにおいて、本来の特徴である低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を実現することができるスイッチング電源装置を提供することである。
【課題を解決するための手段】
【００１４】
本発明のスイッチング電源装置は、直流入力電源の両端子間に第１および第２のスイッチング素子から成る直列回路が接続され、前記第１および第２のスイッチング素子の接続点と前記直流入力電源の一方の端子との間に、インダクタ、コンデンサおよびトランスの１次巻線から成る直列回路が接続され、前記第１および第２のスイッチング素子のスイッチングにより得られたトランスの２次側誘起電流をダイオードおよび平滑コンデンサによって整流・平滑化して出力し、第１および第２の制御回路が前記トランスの第１および第２の補助巻線に誘起された電圧で前記第１および第２のスイッチング素子をそれぞれＯＮ／ＯＦＦすることでスイッチングを継続するようにした電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、前記第１および第２の制御回路は、前記第１および第２のスイッチング素子をそれぞれＯＦＦさせるための第３および第４のスイッチング素子と、前記第１および第２の補助巻線に生じる誘起電圧をピークホールドするピークホールド回路と、前記誘起電圧が前記ピークホールド回路によるホールド電圧より予め定めるレベル以上低下したときに前記第３および第４のスイッチング素子をＯＮして前記第１および第２のスイッチング素子をそれぞれＯＦＦさせる比較器とを備えて構成されることを特徴とする。
【００１５】
上記の構成によれば、直流入力電源の両端子間に第１および第２のスイッチング素子から成る直列回路が接続され、前記第１および第２のスイッチング素子の接続点と前記直流入力電源の一方の端子との間に、インダクタ、コンデンサおよびトランスの１次巻線から成る直列回路が接続され、第１および第２の補助巻線の誘起電圧を前記スイッチング素子のＯＮ／ＯＦＦ駆動に用いる電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、その補助巻線の誘起電圧からスイッチング素子のＯＮ／ＯＦＦ駆動を行う第１および第２の制御回路を、前記第１および第２のスイッチング素子をそれぞれＯＦＦさせるための第３および第４のスイッチング素子と、前記第１および第２の補助巻線に生じる誘起電圧をピークホールドするピークホールド回路と、前記誘起電圧が前記ピークホールド回路によるホールド電圧より予め定めるレベル以上低下したときに前記第３および第４のスイッチング素子をＯＮして前記第１および第２のスイッチング素子をそれぞれＯＦＦさせる比較器とを備えて構成する。
【００１６】
したがって、前記第１および第２の制御回路は、２次側平滑コンデンサの充電完了によって２次側誘起電流が流れなくなったことを、前記第１および第２の補助巻線の内、一方の電圧低下から検知して前記第１および第２のスイッチング素子の内のＯＮしていた側をＯＦＦ駆動するとともに、他方の電圧上昇で検知して前記第１および第２のスイッチング素子の内のＯＦＦしていた側をＯＮさせることで前記スイッチングを継続させる。こうして、電圧帰還型の自励式複合共振直列コンバータにおいて、適切なスイッチング条件を簡易な構成で実現でき、本来の特徴である低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を実現することができる。また、より高周波化し、小型・高効率化にも適応できる。
【００１７】
また、本発明のスイッチング電源装置では、前記第３および第４のスイッチング素子は、バイポーラトランジスタから成ることを特徴とする。
【００１８】
上記の構成によれば、前記第３および第４のスイッチング素子としてバイポーラトランジスタを用いることで、該バイポーラトランジスタのベース電流によって前記ピークホールド回路のホールド電荷を放電することができ、別途に放電手段が必要とならず、また前記第３および第４のスイッチング素子が一瞬ＯＮしても、少数キャリアの消滅時間を適度の遅延時間に利用することができ、デッドタイム調整用の遅延回路として機能させることもできる。
【００１９】
好ましくは、前記ピークホールド回路は、前記第１および第２の補助巻線に生じる前記第１および第２のスイッチング素子をＯＮする方向の誘起電圧をピークホールドするダイオードとコンデンサとの直列回路から成り、前記第１および第２の制御回路は、前記比較器が第３および第４のスイッチング素子をＯＮさせた後、前記コンデンサの電荷を放出するためのスイッチ手段をさらに備えることを特徴とする。
【００２０】
さらにまた、本発明のスイッチング電源装置では、前記トランスの第１および第２の補助巻線は、ゲート抵抗を介して前記第１および第２のスイッチング素子に接続されるとともに、前記第１および第２の制御回路のピークホールド回路および比較器に接続されることを特徴とする。
【００２１】
上記の構成によれば、前記トランスの第１および第２の補助巻線に誘起された電圧は、ゲート抵抗を介して前記第１および第２のスイッチング素子に与えられてそれらをＯＮさせ、前記第１および第２の制御回路のピークホールド回路および比較器にも前記トランスの第１および第２の補助巻線に誘起された電圧が前記ゲート抵抗を介して与えられる。
【００２２】
したがって、第１および第２のスイッチング素子のゲート電圧の立上がりを緩やかにすることができ、該第１および第２のスイッチング素子が共にＯＦＦするデットオフタイムを形成するのに好適である。
【００２３】
また、本発明のスイッチング電源装置では、前記比較器は、ＭＯＳＦＥＴから成ることを特徴とする。
【００２４】
上記の構成によれば、前記第１および第２の補助巻線に生じた誘起電圧がピークホールド回路によるホールド電圧より予め定めるレベル以上低下したことを、ＭＯＳＦＥＴのゲートスレシホールド電圧を利用して検知することができる。
【００２５】
さらにまた、本発明のスイッチング電源装置では、前記平滑コンデンサの端子間に接続される負荷が、ＬＥＤであることを特徴とする。
【００２６】
上記の構成によれば、ＬＥＤの順方向電圧以上の電圧が印加されるまでは電流が流れず、起動時はいわゆる無負荷状態にあるため、電圧帰還型の自励式複合共振直列コンバータの起動性を改善するとともに、ＬＥＤ負荷着脱時などに発生するＬＥＤへのラッシュ電流を抑制する効果がある。
【発明の効果】
【００２７】
本発明のスイッチング電源装置は、以上のように、補助巻線の誘起電圧をスイッチング素子のＯＮ／ＯＦＦ駆動に用いる電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、第１および第２の補助巻線の誘起電圧からスイッチング素子のＯＮ／ＯＦＦ駆動を行う第１および第２の制御回路を、第１および第２のスイッチング素子をそれぞれＯＦＦさせるための第３および第４のスイッチング素子と、前記第１および第２の補助巻線に生じる誘起電圧をピークホールドするピークホールド回路と、前記誘起電圧が前記ピークホールド回路によるホールド電圧より予め定めるレベル以上低下したときに前記第３および第４のスイッチング素子をＯＮして前記第１および第２のスイッチング素子をそれぞれＯＦＦさせる比較器とを備えて構成する。
【００２８】
それゆえ、前記第１および第２の制御回路は、２次側平滑コンデンサの充電完了によって２次側誘起電流が流れなくなったことを、前記第１および第２の補助巻線の内、一方の電圧低下から検知して前記第１および第２のスイッチング素子の内のＯＮしていた側をＯＦＦ駆動するとともに、他方の電圧上昇で検知して前記第１および第２のスイッチング素子の内のＯＦＦしていた側をＯＮさせることで前記スイッチングを継続させる。こうして、電圧帰還型の自励式複合共振直列コンバータにおいて、適切なスイッチング条件を簡易な構成で実現でき、本来の特徴である低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を実現することができる。また、より高周波化し、小型・高効率化にも適応できる。
【００２９】
また、本発明のスイッチング電源装置は、前記第３および第４のスイッチング素子を、バイポーラトランジスタとする。
【００３０】
それゆえ、該バイポーラトランジスタのベース電流によって前記ピークホールド回路のホールド電荷を放電することができ、別途に放電手段が必要とならず、また前記第３および第４のスイッチング素子が一瞬ＯＮしても、少数キャリアの消滅時間を適度の遅延時間に利用することができ、デッドタイム調整用の遅延回路として機能させることもできる。
【００３１】
さらにまた、本発明のスイッチング電源装置は、以上のように、前記トランスの第１および第２の補助巻線に誘起された電圧は、ゲート抵抗を介して前記第１および第２のスイッチング素子に与えられてそれらをＯＮさせ、前記第１および第２の制御回路のピークホールド回路および比較器にも前記トランスの第１および第２の補助巻線に誘起された電圧が前記ゲート抵抗を介して与えられる。
【００３２】
それゆえ、第１および第２のスイッチング素子のゲート電圧の立上がりを緩やかにすることができ、該第１および第２のスイッチング素子が共にＯＦＦするデットオフタイムを形成するのに好適である。
【００３３】
また、本発明のスイッチング電源装置は、以上のように、前記比較器は、ＭＯＳＦＥＴから成る。
【００３４】
それゆえ、前記第１および第２の補助巻線に生じた誘起電圧がピークホールド回路によるホールド電圧より予め定めるレベル以上低下したことを、ＭＯＳＦＥＴのゲートスレシホールド電圧を利用して検知することができる。
【００３５】
さらにまた、本発明のスイッチング電源装置は、以上のように、負荷をＬＥＤとする。
【００３６】
それゆえ、ＬＥＤの順方向電圧以上の電圧が印加されるまでは電流が流れず、起動時はいわゆる無負荷状態にあるため、電圧帰還型の自励式複合共振直列コンバータの起動性を改善するとともに、ＬＥＤ負荷着脱時などに発生するＬＥＤへのラッシュ電流を抑制する効果がある。
【発明を実施するための最良の形態】
【００３７】
図１は、本発明の実施の一形態に係るスイッチング電源装置１１の電気的構成を示すブロック図である。このスイッチング電源装置１１は、改良された電圧帰還型の自励式複合共振直列コンバータであり、本来の特徴であるスイッチング素子Ｑ１，Ｑ２の低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を図り、さらに動作の高周波化を可能とするものである。
【００３８】
図１において、直流入力電源Ｅの両端子間に、第１および第２の前記スイッチング素子Ｑ１とＱ２（以下、パワーＭＯＳＦＥＴで記述）との直列回路が接続されるとともに、コンデンサＣ０が接続される。そして、前記パワーＭＯＳＦＥＴＱ１，Ｑ２の接続点と前記直流入力電源Ｅの一端との間に、インダクタＬと出力トランスＴ１の１次巻線Ｌ１１とコンデンサＣ１との直列共振回路を形成し、前記パワーＭＯＳＦＥＴＱ１，Ｑ２の何れかと並列にコンデンサＣ２が接続される（図１では、直流入力電源Ｅの一端は低圧側に、コンデンサＣ２はパワーＭＯＳＦＥＴＱ２に並列に接続した例を示している）。また、パワーＭＯＳＦＥＴＱ１，Ｑ２には、それぞれ逆並列にダイオードＤ１，Ｄ２が接続される。なお、コンデンサＣ２は、パワーＭＯＳＦＥＴＱ１，Ｑ２の接合容量で代用される場合もあり、ダイオードＤ１，Ｄ２も、前記パワーＭＯＳＦＥＴＱ１，Ｑ２のボデイダイオードで兼用される場合もある。
【００３９】
さらに前記出力トランスＴ１の出力巻線に中間タップを設けて２分割（Ｌ２１，Ｌ２２）し、それらの出力を整流するダイオードＤ３，Ｄ４で全波整流回路を形成し、前記中間タップとの間に平滑コンデンサＣ３および直流負荷Ｌｏａｄが接続される。また、前記出力トランスＴ１に補助巻線Ｌ１２を設け、１次の主巻線Ｌ１１と逆極性側をゲート抵抗Ｒ１２を介してパワーＭＯＳＦＥＴＱ２のゲートに接続し、補助巻線Ｌ１２に生じる電圧でパワーＭＯＳＦＥＴＱ２を駆動できるように構成する。高圧側のパワーＭＯＳＦＥＴＱ１のゲート駆動についても同様に、出力トランスＴ１に第２の補助巻線Ｌ１３を設け、１次の主巻線Ｌ１１と同一極性側をゲート抵抗Ｒ１１を介して前記パワーＭＯＳＦＥＴＱ１のゲートに接続し、第２の補助巻線Ｌ１３に生じる電圧でパワーＭＯＳＦＥＴＱ１を駆動できるように構成する。こうして、２つの補助巻線Ｌ１３，Ｌ１２からの帰還電圧によって、パワーＭＯＳＦＥＴＱ１，Ｑ２が交互にＯＮ／ＯＦＦして自励発振する。
【００４０】
ここで、注目すべきは、本発明では、各パワーＭＯＳＦＥＴＱ１，Ｑ２には、そのＯＦＦタイミングを設定するための制御回路Ｃｏｎｔ１，Ｃｏｎｔ２が設けられることである。なお、これらの制御回路Ｃｏｎｔ１，Ｃｏｎｔ２は同一構成であり、図面の簡略化のために、図１では制御回路Ｃｏｎｔ２についてのみ、具体的構成を示している。これらの制御回路Ｃｏｎｔ１，Ｃｏｎｔ２は、前記パワーＭＯＳＦＥＴＱ１，Ｑ２のゲート−ソース間を短絡し、該パワーＭＯＳＦＥＴＱ１，Ｑ２をＯＦＦさせるための第３および第４のスイッチング素子であるスイッチ素子ＳＷ１と、ダイオードＤ５とコンデンサＣ４とで構成したピークホールド回路と、前記ダイオードＤ５の逆電圧を検出し、前記スイッチ素子ＳＷ１をＯＮさせるための比較器Ｃｏｍｐと、次のサイクルに備えてコンデンサＣ４の電荷を放電するための遅延回路１２およびスイッチＳＷ２とを備えて構成される。これらの制御回路Ｃｏｎｔ１，Ｃｏｎｔ２は、以下のような自励動作を行う。
【００４１】
図２および図３に基づいて回路動作を説明する。図中ＶＱ１，ＶＱ２はパワーＭＯＳＦＥＴＱ１，Ｑ２のドレイン−ソース間電圧、ＩＱ１，ＩＱ２はパワーＭＯＳＦＥＴＱ１，Ｑ２のドレイン電流、ＶＣ１はコンデンサＣ１の電圧、ＩＤ３，ＩＤ４は出力整流ダイオードＤ３，Ｄ４のダイオード電流、ＶＬ１１は出力トランスＴ１の１次巻線Ｌ１１の電圧、ＶＬ１２，ＶＬ１３は出力トランスＴ１の補助巻線Ｌ１２，Ｌ１３の電圧、ｃｏｎｔ１，ｃｏｎｔ２は制御回路Ｃｏｎｔ１，Ｃｏｎｔ２内で前記スイッチ素子ＳＷ１を駆動するための信号をそれぞれ表している。ただし、図２は、図１で示す本実施の形態の自励式複合共振直列コンバータの動作波形図ではなく、前述の図１０で示す他励式複合共振直列コンバータの図１１で示す動作波形図に、前記巻線Ｌ１１，Ｌ１２の電圧ＶＬ１１，ＶＬ１２を詳しく示すものである。
【００４２】
図２を参照して、出力トランスＴ１の１次巻線Ｌ１１に印加される電圧波形は、ＶＬ１１のような波形となり、その相似した波形が補助巻線Ｌ１２，Ｌ１３に発生する。電流帰還の場合は正弦波状の共振電流が帰還されるのに対して、出力トランスＴ１からの電圧帰還においては前記ＶＬ１１のような矩形波の電圧が帰還されるので、パワーＭＯＳＦＥＴＱ１，Ｑ２の駆動に適することが理解される。しかしながら、ＶＬ１１には２次側ダイオードＤ３，Ｄ４の電流ＩＤ３，ＩＤ４が途切れる区間に対応して、参照符号Ｐで示すような段差が存在する。本発明はこの段差Ｐに着目したものであり、スイッチング素子Ｑ１，Ｑ２をＯＦＦさせるタイミングをこの段差Ｐの発生時とすることによって、下記の効果を狙ったものである。
【００４３】
すなわち、段差Ｐの発生までの期間はインダクタＬとコンデンサＣ１との直列共振周波数に依存し、安定した動作周波数設計が可能である。また、段差Ｐの発生は、出力側のダイオード電流ＩＤ３，ＩＤ４が途切れた結果であり、まさに他励式において理想とされるスイッチングＯＦＦの動作ポイントで、出力ダイオードＤ３，Ｄ４のリカバリを抑制することが可能である。さらにまた、段差Ｐを検出する検出手段として用いる整流平滑回路によって、適度のデットオフタイムが生成可能で、ＺＶＳ動作実現に利用できる。これらの効果を以下に詳しく説明する。
【００４４】
図３は、本実施の形態に係る電圧帰還型の自励式複合共振直列コンバータの動作波形図である。図３を参照して、ＶＬ１２は補助巻線Ｌ１２に生じる帰還電圧波形を示し、ＶＣ４はピークホールド用のコンデンサＣ４の電圧を示しており、帰還電圧ＶＬ１２が正の間にコンデンサＣ４はダイオードＤ５のＯＮ電圧だけ低い電圧まで充電・保持される。ＶＬ１２に段差が発生した瞬間、ＶＣ４＞ＶＬ１２の状態が発生してダイオードＤ５に逆電圧が印加される。時刻ｔ１において、比較器Ｃｏｍｐでこの逆電圧をある閾値δで検出し、該比較器Ｃｏｍｐの出力でパワーＭＯＳＦＥＴＱ２のゲート−ソース間に接続されたスイッチ素子ＳＷ１をＯＮさせることで、前記パワーＭＯＳＦＥＴＱ２がＯＦＦする。その後、次のＯＮサイクルに備えて遅延回路１２で時間ｔ３だけ遅延した後、コンデンサＣ４の電荷をスイッチ素子ＳＷ２によって放電させる結果、ＶＣ４はゼロにリセットされる。
【００４５】
こうして、補助巻線電圧ＶＬ１２に段差が発生した時点（前記時刻ｔ１）でパワーＭＯＳＦＥＴＱ２のゲート−ソース間に設けたスイッチ素子ＳＷ１をＯＮさせて該パワーＭＯＳＦＥＴＱ２をＯＦＦさせる結果、補助巻線電圧ＶＬ１２は、時刻ｔ２から速やかに低下し、適度なデットオフタイムを経て補助巻線Ｌ１３の電圧ＶＬ１３が立上がり、ゲート抵抗Ｒ１１を介してパワーＭＯＳＦＥＴＱ１をＯＮさせ、インダクタＬとコンデンサＣ１との共振周波数で決まる一定期間後に段差を生じて、同様な動作を繰返すことによって、自励式であっても、パワーＭＯＳＦＥＴＱ１のドレイン−ソース間電圧ＶＱ１、ドレイン電流ＩＱ１およびパワーＭＯＳＦＥＴＱ２のドレイン−ソース間電圧ＶＱ２、ドレイン電流ＩＱ２、ならびにダイオード電流ＩＤ３，ＩＤ４は、前記図１１で示す他励式と極めて近似した波形が得られることが理解される。これによって、前述のように、スイッチング素子Ｑ１，Ｑ２の低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を図り、さらに動作の高周波化（たとえば５００ｋＨｚ）を可能とすることができる。
【００４６】
以下、順次本発明の具体的な展開例を示す。図１の構成に対応する部分には同一の参照符号を付して示す。図４のスイッチング電源装置１１ａの制御回路Ｃｏｎｔ１ａ，Ｃｏｎｔ２ａは、図１におけるパワーＭＯＳＦＥＴＱ１，Ｑ２のゲート−ソース間を短絡するスイッチＳＷ１として、ｎｐｎ型のトランジスタＱ１１を用いた具体回路である。このトランジスタＱ１１と直列に逆電流阻止用のダイオードＤ１１が接続され、またトランジスタＱ１１のベース−エミッタ間には、前記比較器Ｃｏｍｐからの駆動信号ｃｏｎｔ１，ｃｏｎｔ２による該トランジスタＱ１１の誤動作を防止するコンデンサＣ１１が接続されている。
【００４７】
このように構成されるスイッチング電源装置１１ａの動作は、前述の図１で示すスイッチング電源装置１１とほぼ同様であるが、段差発生時にスイッチＳＷ１となるトランジスタＱ１１をコンデンサＣ４の電荷でＯＮさせたときに、同時に該コンデンサＣ４の電荷を放出するように構成した例である。
【００４８】
これに対して、図５のスイッチング電源装置１１ｂの制御回路Ｃｏｎｔ１ｂ，Ｃｏｎｔ２ｂは、図１におけるパワーＭＯＳＦＥＴＱ１，Ｑ２のゲート−ソース間を短絡するスイッチＳＷ１として、ｐｎｐ型のトランジスタＱ１２を用いた具体回路である。このトランジスタＱ１２と直列に逆電流阻止用の前記ダイオードＤ１１が接続され、トランジスタＱ１２のベース−エミッタ間には、前記比較器Ｃｏｍｐからの駆動信号ｃｏｎｔ１，ｃｏｎｔ２による該トランジスタＱ１２の誤動作を防止する前記コンデンサＣ１１が接続されている。
【００４９】
また、前記スイッチＳＷ１がｐｎｐ型のトランジスタＱ１２であることから、ピークホールド回路を構成するダイオードＤ５とコンデンサＣ４とが相互に入換えられている。これによってもまた、段差発生時にスイッチＳＷ１となるトランジスタＱ１２をコンデンサＣ４の電荷でＯＮさせたときに、同時に該コンデンサＣ４の電荷を放出することができる。
【００５０】
図６のスイッチング電源装置１１ｃは、制御回路Ｃｏｎｔ１，Ｃｏｎｔ２にゲート抵抗Ｒ１１，Ｒ１２を介して補助巻線Ｌ１３，Ｌ１２の電圧を与えるようにした例であり、そのゲート抵抗Ｒ１１，Ｒ１２とピークホールド回路のコンデンサＣ４による積分回路の効果により、パワーＭＯＳＦＥＴＱ１，Ｑ２のゲート電圧の立上がりを緩やかにすることができ、該パワーＭＯＳＦＥＴＱ１，Ｑ２が共にＯＦＦするデットオフタイムを形成するのに適している。主な動作は、図４および図５と略同様である。
【００５１】
図７のスイッチング電源装置１１ｄは、図６における制御回路Ｃｏｎｔ１ｄ，Ｃｏｎｔ２ｄにおいて、パワーＭＯＳＦＥＴＱ１，Ｑ２のゲート−ソース間を短絡するスイッチＳＷ１として、ＭＯＳＦＥＴＱ２１を用いた例であり、概ね、前述の図４および図５と同様な動作となるが、ＭＯＳＦＥＴは電圧駆動型の素子であるために、前記比較器Ｃｏｍｐからの駆動信号ｃｏｎｔ１，ｃｏｎｔ２によってこのＭＯＳＦＥＴＱ２１が直接駆動されるとともに、前記スイッチＳＷ２でコンデンサＣ４の電荷が直接放電されている。
【００５２】
図８のスイッチング電源装置１１ｅは、図４におけるパワーＭＯＳＦＥＴＱ１，Ｑ２のゲート駆動を、前記ゲート抵抗Ｒ１１，Ｒ１２と、制御回路Ｃｏｎｔ１ｅ，Ｃｏｎｔ２ｅ内のダイオードＤ５とを介して行うもので、高周波化に伴ってコンデンサＣ４をパワーＭＯＳＦＥＴＱ１，Ｑ２のゲート容量Ｃｉｓｓで代用できる可能性を含んでいる。
【００５３】
図９は、前記図１の制御回路Ｃｏｎｔ１，Ｃｏｎｔ２の具体的な他の構成例である制御回路Ｃｏｎｔａ，Ｃｏｎｔｂの回路図である。図９（ａ）で示す制御回路Ｃｏｎｔａでは、端子Ｐ１１−Ｐ１３；Ｐ２１−Ｐ２３間に入力される電圧帰還信号を、抵抗ｒ１，ｒ２で分圧し、その分圧された電圧をコンパレータＩＣの−端子へ供給している。またこの分圧電圧で、ダイオードｄ５およびツエナーダイオードｚｄを介してコンデンサｃ２を充電するとともに、その充電電圧を前記コンパレータＩＣの＋端子に供給している。このような構成によって、帰還電圧が所定値以下に低下した場合、前記分圧点の電位も低下し、−端子の電位が＋端子の電位以下となってコンパレータＩＣの出力がハイレベルとなり、これによってＭＯＳＦＥＴｑ１がＯＮし、端子Ｐ１２−Ｐ１３；Ｐ２２−Ｐ２３間を短絡、すなわちパワーＭＯＳＦＥＴＱ１，Ｑ２をＯＦＦさせることができる。図中、ダイオードｄ２とコンデンサｃ１とは、コンパレータＩＣの電源を形成し、またダイオードｄ３，ｄ４および抵抗ｒ３は、コンデンサｃ２の電荷を引き抜く回路を形成している。このようなダイオードｄ５およびツエナーダイオードｚｄによって、前記コンパレータＩＣの閾値設定の自由度が高くなっている。
【００５４】
また、図９（ｂ）で示す制御回路Ｃｏｎｔｂでは、前記端子Ｐ１１−Ｐ１３；Ｐ２１−Ｐ２３間に入力される電圧帰還信号を、抵抗ｒ１１とダイオードｄ１１とを介してコンデンサｃ１１に蓄積し、前記帰還電圧がＭＯＳＦＥＴｑ１１のゲートスレシホールド電圧以上に低下した場合に前記ＭＯＳＦＥＴｑ１１をＯＮさせて、該コンデンサｃ１１の電荷を放出させるとともに、その放電電流でｐｎｐ型のバイポーラトランジスタから成るスイッチ素子ｑ１２をＯＮさせ、端子Ｐ１２−Ｐ１３；Ｐ２２−Ｐ２３間を短絡、すなわちパワーＭＯＳＦＥＴＱ１，Ｑ２をＯＦＦさせている。なお、各端子Ｐ１１〜Ｐ１３；Ｐ２１〜Ｐ２３の対応関係は、図１に示す。
【００５５】
以上の説明において入力電源を直流電源Ｅとして説明したが、商用電源を整流・平滑化して用いてもよい。また出力トランスＴ１の２次側はセンタータップを設けて整流回路を構成する例で説明したが、整流ブリッジによる方法でも動作などは同じである。さらに、複合共振回路を形成するキャパシタＣ２については、第１および第２のスイッチング素子Ｑ１，Ｑ２の少なくとも一方に設けるものとするが、動作周波数が高い場合は、パワーＭＯＳＦＥＴＱ１，Ｑ２の寄生容量（Ｃｒｓｓ）で代用することが可能である。
【００５６】
前記負荷Ｌｏａｄは、ＬＥＤであることが好ましい。それは、ＬＥＤの順方向電圧Ｖｆ以上の電圧（直列構成の場合はそのｎ倍）が印加されるまでは電流が流れず、起動時はいわゆる無負荷状態にあるため、電圧帰還型の自励式複合共振直列コンバータの起動性を改善するとともに、ＬＥＤ負荷着脱時などに発生するＬＥＤへのラッシュ電流を抑制する効果があるためである。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の一形態に係るスイッチング電源装置の電気的構成を示すブロック図である。
【図２】図１０で示す従来の他励式複合共振直列コンバータの動作波形を詳しく示す図である。
【図３】図１で示す本発明の実施の一形態に係る電圧帰還型の自励式複合共振直列コンバータの動作波形図である。
【図４】図１で示すコンバータの具体的な回路例を示す図である。
【図５】図１で示すコンバータの具体的な回路例を示す図である。
【図６】図１で示すコンバータの具体的な回路例を示す図である。
【図７】図１で示すコンバータの具体的な回路例を示す図である。
【図８】図１で示すコンバータの具体的な回路例を示す図である。
【図９】図１で示すコンバータの具体的な回路例を示す図である。
【図１０】他励式複合共振直列コンバータの基本構成を示す回路図である。
【図１１】図１０の動作波形図である。
【図１２】従来の自励（電流帰還）式複合共振直列コンバータの例を示す回路図である。
【図１３】従来の自励（電圧帰還）式複合共振直列コンバータの例を示す回路図である。
【図１４】従来の自励（電圧帰還）式複合共振直列コンバータの他の例を示す回路図である。
【図１５】図１４で示すコンバータの制御回路の具体例を示すブロック図である。
【符号の説明】
【００５８】
１１；１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ    スイッチング電源装置
１２    遅延回路
Ｃ０，Ｃ１，Ｃ２，Ｃ４，Ｃ１１    コンデンサ
Ｃ３    平滑コンデンサ
Ｃｏｍｐ    比較器
Ｃｏｎｔ１，Ｃｏｎｔ２；Ｃｏｎｔ１ａ，Ｃｏｎｔ２ａ    制御回路
Ｃｏｎｔ１ｂ，Ｃｏｎｔ２ｂ；Ｃｏｎｔ１ｄ，Ｃｏｎｔ２ｄ    制御回路
Ｃｏｎｔ１ｅ，Ｃｏｎｔ２ｅ；Ｃｏｎｔａ，Ｃｏｎｔｂ    制御回路
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ１１    ダイオード
Ｅ    直流入力電源
Ｌ    インダクタ
Ｌｏａｄ    直流負荷
Ｑ１，Ｑ２    スイッチング素子（パワーＭＯＳＦＥＴ）
Ｑ１１，Ｑ１２    トランジスタ
Ｑ２１    ＭＯＳＦＥＴ
ＳＷ１，ＳＷ２    スイッチ素子
Ｔ１    出力トランス
【図１】
0005042880.tif 000002
【図２】
0005042880.tif 000003
【図３】
0005042880.tif 000004
【図４】
0005042880.tif 000005
【図５】
0005042880.tif 000006
【図６】
0005042880.tif 000007
【図７】
0005042880.tif 000008
【図８】
0005042880.tif 000009
【図９】
0005042880.tif 000010
【図１０】
0005042880.tif 000011
【図１１】
0005042880.tif 000012
【図１２】
0005042880.tif 000013
【図１３】
0005042880.tif 000014
【図１４】
0005042880.tif 000015
【図１５】
0005042880.tif 000016