(57)【特許請求の範囲】
【請求項１】
赤外線の吸収による温度変化に応じたアナログ量の出力値を発生するサーモパイルの出力を増幅して読み出す信号読み出し回路であって、サーモパイルに直列に接続されサーモパイルの出力を読み出すか否かを選択する選択用スイッチング素子と、演算増幅器の反転入力端が第１のコンデンサを介して選択用スイッチング素子に直列接続されるとともに非反転入力端が仮想グラウンドと接続され且つ反転入力端と出力端との間に第２のコンデンサと第１のリセット用スイッチング素子との並列回路が接続され、選択用スイッチング素子と第１のコンデンサとの接続点と仮想グラウンドとの間に第２のリセット用スイッチング素子が接続されてなりサーモパイルの出力を増幅する積分器と、積分器の出力端と仮想グラウンドとの間にサンプリング用スイッチング素子を介して接続されたホールド用コンデンサと、各スイッチング素子をオンオフ制御する制御手段とを備え、演算増幅器のトランスコンダクタンスがサンプリング時間を満足できるトランスコンダクタンスの最小値に設定されてなることを特徴とする信号読み出し回路。
【請求項２】
前記各スイッチング素子は、ＭＯＳトランジスタからなり、前記制御手段は、前記選択用スイッチング素子、前記第１のリセット用スイッチング素子、前記第２のリセット用スイッチング素子および前記サンプリング用スイッチング素子それぞれをオンとして前記第１のコンデンサ、前記第２のコンデンサおよび前記ホールド用コンデンサそれぞれの残留電荷を放電させるリセットモードと、前記第１のリセット用スイッチング素子および前記第２のリセット用スイッチング素子をオフとして前記ホールド用コンデンサに電荷を蓄積させるサンプリングモードと、前記サンプリング用スイッチング素子をオフとして前記ホールド用コンデンサの電圧を読み出し可能とする読み出しモードとを有し、リセットモードからサンプリングモードへ移行するにあたって前記第１のリセット用スイッチング素子、前記第２のリセット用スイッチング素子をオフさせる際、前記第１のリセット用スイッチング素子の制御電圧を連続的に低下させてオフさせた後に前記第２のリセット用スイッチング素子をオフさせることを特徴とする請求項１記載の信号読み出し回路。
【請求項３】
前記積分器の出力端と前記仮想グラウンドとの間にオフセットサンプリング用スイッチング素子を介して接続されたオフセットホールド用コンデンサを備え、前記制御手段は、前記選択用スイッチング素子、前記第１のリセット用スイッチング素子、前記第２のリセット用スイッチング素子、前記サンプリング用スイッチング素子およびオフセットサンプリング用スイッチング素子それぞれをオンとして前記第１のコンデンサ、前記第２のコンデンサ、前記ホールド用コンデンサおよびオフセットホールド用コンデンサそれぞれの残留電荷を放電させるリセットモードと、前記第１のリセット用スイッチング素子、前記第２のリセット用スイッチング素子およびオフセットサンプリング用スイッチング素子をオフとして前記ホールド用コンデンサに電荷を蓄積させるサンプリングモードと、前記サンプリング用スイッチング素子をオフとして前記ホールド用コンデンサの電圧を読み出し可能とする読み出しモードとを有し、リセットモードでは、前記選択用スイッチング素子、前記第１のリセット用スイッチング素子、前記第２のリセット用スイッチング素子、前記サンプリング用スイッチング素子およびオフセットサンプリング用スイッチング素子をオンとしたリセット期間と、リセット期間の次に前記第１のリセット用スイッチング素子をオフとしてオフセットホールド用コンデンサおよび前記ホールド用コンデンサに電荷を蓄積させるオフセット蓄積期間と、オフセット蓄積期間の次にオフセットサンプリング用スイッチング素子をオフとしてオフセットホールド用コンデンサの電圧を読み出し可能とするオフセット読み出し期間とが設けられていることを特徴とする請求項１記載の信号読み出し回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、熱型赤外線イメージセンサなどに用いる信号読み出し回路に関するものである。
【背景技術】
【０００２】
従来から、熱型赤外線イメージセンサとして、各画素におけるサーモパイルにコンデンサを並列接続し、サーモパイルの抵抗とコンデンサとで構成されるローパスフィルタを設けることにより、サーモパイルを雑音源とする熱雑音電圧の周波数帯域幅を制限することが提案されている（例えば、特許文献１）。ここにおいて、熱雑音電圧をＥｎ〔Ｖrms〕、ボルツマン定数をｋ（＝１．３８×１０-23〔Ｊ／Ｋ〕）、絶対温度をＴ〔Ｋ〕、サーモパイルの抵抗をＲ〔Ω〕、周波数帯域幅をΔｆとすれば、熱雑音電圧Ｅｎは、下記数１で表される。
【０００３】
【数１】
0005093768.tif 000002
【０００４】
なお、上記特許文献１に記載された熱型赤外線イメージセンサでは、半導体基板の主表面側においてサーモパイルの下方にキャパシタを形成してある。
【０００５】
また、従来から、センサの出力の信号対雑音比（Ｓ／Ｎ比）を向上させるための構成として、センサの出力を増幅する増幅器であるチャージアンプと、チャージアンプの後段に設けられたノイズ除去用フィルタとを備えたものが提案されており（例えば、特許文献２）、このようなＳ／Ｎ比を向上させるための構成をサーモパイルの信号読み出し回路に適用することが考えられる。
【特許文献１】特許第３３８５７６２号公報
【特許文献２】特開平９−１５９５６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に開示された熱型赤外線イメージセンサでは、半導体基板の主表面側においてサーモパイルの下方にキャパシタを形成する必要があるので、製造プロセスが複雑になり、しかも、製造ばらつきによるキャパシタの容量のばらつきや温度による容量の変動などに起因してフィルタ特性がばらついてしまう。また、上記特許文献１に開示された熱型赤外線イメージセンサでは、フィルタの後段に増幅器やサンプルホールド回路を含む信号読み出し回路を設ける必要があり、Ｓ／Ｎ比が低下してしまう。
【０００７】
また、上記特許文献２に開示されたＳ／Ｎ比を向上させるための構成では、増幅器とノイズ除去用フィルタとを設ける必要があり、コスト増につながるという問題が生じる。
【０００８】
本発明は上記事由に鑑みて為されたものであり、その目的は、低コストでＳ／Ｎ比を向上させることが可能な信号読み出し回路を提供することにある。
【課題を解決するための手段】
【０００９】
請求項１の発明は、赤外線の吸収による温度変化に応じたアナログ量の出力値を発生するサーモパイルの出力を増幅して読み出す信号読み出し回路であって、サーモパイルに直列に接続されサーモパイルの出力を読み出すか否かを選択する選択用スイッチング素子と、演算増幅器の反転入力端が第１のコンデンサを介して選択用スイッチング素子に直列接続されるとともに非反転入力端が仮想グラウンドと接続され且つ反転入力端と出力端との間に第２のコンデンサと第１のリセット用スイッチング素子との並列回路が接続され、選択用スイッチング素子と第１のコンデンサとの接続点と仮想グラウンドとの間に第２のリセット用スイッチング素子が接続されてなりサーモパイルの出力を増幅する積分器と、積分器の出力端と仮想グラウンドとの間にサンプリング用スイッチング素子を介して接続されたホールド用コンデンサと、各スイッチング素子をオンオフ制御する制御手段とを備え、演算増幅器のトランスコンダクタンスがサンプリング時間を満足できるトランスコンダクタンスの最小値に設定されてなることを特徴とする。
【００１０】
この発明によれば、増幅器として機能する積分器は、第１のコンデンサと第２のコンデンサとの容量比によってゲインが決まるので、ゲインの精度を高めることができ、演算増幅器のトランスコンダクタンスがサンプリング時間を満足できるトランスコンダクタンスの最小値に設定されているので、サーモパイルの微小な出力を増幅しながらもサーモパイルを雑音源とする熱雑音に起因した雑音を低減することができ、低コストでＳ／Ｎ比を向上させることが可能となる。
【００１１】
請求項２の発明は、請求項１の発明において、前記各スイッチング素子は、ＭＯＳトランジスタからなり、前記制御手段は、前記選択用スイッチング素子、前記第１のリセット用スイッチング素子、前記第２のリセット用スイッチング素子および前記サンプリング用スイッチング素子それぞれをオンとして前記第１のコンデンサ、前記第２のコンデンサおよび前記ホールド用コンデンサそれぞれの残留電荷を放電させるリセットモードと、前記第１のリセット用スイッチング素子および前記第２のリセット用スイッチング素子をオフとして前記ホールド用コンデンサに電荷を蓄積させるサンプリングモードと、前記サンプリング用スイッチング素子をオフとして前記ホールド用コンデンサの電圧を読み出し可能とする読み出しモードとを有し、リセットモードからサンプリングモードへ移行するにあたって前記第１のリセット用スイッチング素子、前記第２のリセット用スイッチング素子をオフさせる際、前記第１のリセット用スイッチング素子の制御電圧を連続的に低下させてオフさせた後に前記第２のリセット用スイッチング素子をオフさせることを特徴とする。
【００１２】
この発明によれば、前記制御手段が、リセットモードからサンプリングモードへ移行するにあたって前記第１のリセット用スイッチング素子、前記第２のリセット用スイッチング素子をオフさせる際、前記第１のリセット用スイッチング素子の制御電圧を連続的に低下させてオフさせた後に前記第２のリセット用スイッチング素子をオフさせるので、前記第１のリセット用スイッチング素子を構成するＭＯＳトランジスタのチャネルから前記積分器へ注入される電荷を低減でき、リセット雑音を低減できる。
【００１３】
請求項３の発明は、請求項１の発明において、前記積分器の出力端と前記仮想グラウンドとの間にオフセットサンプリング用スイッチング素子を介して接続されたオフセットホールド用コンデンサを備え、前記制御手段は、前記選択用スイッチング素子、前記第１のリセット用スイッチング素子、前記第２のリセット用スイッチング素子、前記サンプリング用スイッチング素子およびオフセットサンプリング用スイッチング素子それぞれをオンとして前記第１のコンデンサ、前記第２のコンデンサ、前記ホールド用コンデンサおよびオフセットホールド用コンデンサそれぞれの残留電荷を放電させるリセットモードと、前記第１のリセット用スイッチング素子、前記第２のリセット用スイッチング素子およびオフセットサンプリング用スイッチング素子をオフとして前記ホールド用コンデンサに電荷を蓄積させるサンプリングモードと、前記サンプリング用スイッチング素子をオフとして前記ホールド用コンデンサの電圧を読み出し可能とする読み出しモードとを有し、リセットモードでは、前記選択用スイッチング素子、前記第１のリセット用スイッチング素子、前記第２のリセット用スイッチング素子、前記サンプリング用スイッチング素子およびオフセットサンプリング用スイッチング素子をオンとしたリセット期間と、リセット期間の次に前記第１のリセット用スイッチング素子をオフとしてオフセットホールド用コンデンサおよび前記ホールド用コンデンサに電荷を蓄積させるオフセット蓄積期間と、オフセット蓄積期間の次にオフセットサンプリング用スイッチング素子をオフとしてオフセットホールド用コンデンサの電圧を読み出し可能とするオフセット読み出し期間とが設けられていることを特徴とする。
【００１４】
この発明によれば、前記積分器の出力端と前記仮想グラウンドとの間にオフセットサンプリング用スイッチング素子を介して接続されたオフセットホールド用コンデンサを備え、前記制御手段のリセットモードでは、前記選択用スイッチング素子、前記第１のリセット用スイッチング素子、前記第２のリセット用スイッチング素子、前記サンプリング用スイッチング素子およびオフセットサンプリング用スイッチング素子をオンとしたリセット期間と、リセット期間の次に前記第１のリセット用スイッチング素子をオフとしてオフセットホールド用コンデンサおよび前記ホールド用コンデンサに電荷を蓄積させるオフセット蓄積期間と、オフセット蓄積期間の次にオフセットサンプリング用スイッチング素子をオフとしてオフセットホールド用コンデンサの電圧を読み出し可能とするオフセット読み出し期間とが設けられているので、読み出しモードにより読み出した前記ホールド用コンデンサの電圧とオフセット読み出し期間に読み出したオフセットホールド用コンデンサの電圧との差分をとることによりオフセットの影響をキャンセルすることができ、固定パターン雑音を低減できる。
【発明の効果】
【００１５】
請求項１の発明は、サーモパイルの微小な出力を増幅しながらもサーモパイルを雑音源とする熱雑音に起因した雑音を低減することができ、低コストでＳ／Ｎ比を向上させることが可能となるという効果がある。
【発明を実施するための最良の形態】
【００１６】
（実施形態１）
本実施形態では、赤外線の吸収による温度変化に応じたアナログ量の出力値を発生するサーモパイルの出力を増幅して読み出す信号読み出し回路を備えた熱型赤外線イメージセンサを例示する。
【００１７】
熱型赤外線イメージセンサは、図６に示すように、各画素のサーモパイル１が２次元アレイ状（マトリクス状）に配列されたサーモパイルアレイＡと、各列の複数個のサーモパイル１がＭＯＳトランジスタからなる選択用スイッチング素子ＱＳを介して各列ごとに共通接続された複数の垂直読み出し線２と、各行のサーモパイル１に対応する選択用スイッチング素子ＱＳが各行ごとに共通接続された複数の水平信号線３と、各垂直信号線２ごとに設けられサーモパイル１の出力を増幅する複数の積分器４と、各積分器４の後段側に設けられたサンプルホールド（Ｓ／Ｈ）回路５と、各水平信号線３に接続されたｎ個ずつの選択用スイッチング素子ＱＳをオンオフ制御する水平走査回路６と、サンプルホールド回路５の出力を択一的にＡ／Ｄコンバータに入力するマルチプレクサ７とを備えており、全てのサーモパイル１の出力を時系列的に読み出すことができるようになっている。ここにおいて、サーモパイル１は、等価回路として、熱起電力に対応する電圧源Ｖｓと抵抗Ｒｐとの直列回路で表してある。なお、上述の熱型赤外線イメージセンサは、１枚の半導体基板（例えば、シリコン基板）にｍ×ｎ個（例えば、１２８×１２８個）のサーモパイル１が形成されている。
【００１８】
上述の熱型赤外線イメージセンサにおいて、１つの画素に着目すれば、信号読み出し回路は、図１に示すような回路構成を備えている。
【００１９】
図１に示した構成は、サーモパイル１に直列に接続されサーモパイル１の出力を読み出すか否かを選択する上述の選択用スイッチング素子ＱＳと、上述の積分器４と、積分器４の後段側に設けられた上述のサンプルホールド回路５とを備えている。
【００２０】
ここで、積分器４は、演算増幅器ＯＰの反転入力端が第１のコンデンサＣ１を介して選択用スイッチング素子ＱＳに直列接続されるとともに非反転入力端が仮想グラウンドと接続され、演算増幅器ＯＰの反転入力端と出力端との間に第２のコンデンサＣ２が接続され、第２のコンデンサＣ２に第１のリセット用スイッチング素子ＱＲが並列接続され、選択用スイッチング素子ＱＳと第１のコンデンサＣ１との接続点と仮想グラウンドとの間に第２のリセット用スイッチング素子ＱＲ１が接続されている。ここにおいて、積分器４は、スイッチトキャパシタ積分器を構成しており、第１のコンデンサＣ１と第２のコンデンサＣ２との容量比（Ｃ１／Ｃ２）によりゲインが決まるので、製造ばらつきや温度による変動の影響を抑制でき、ゲインの精度を高めることができる。
【００２１】
また、サンプルホールド回路５は、積分器４の出力端と仮想グラウンドとの間に接続されたサンプリング用スイッチング素子ＱＳＳとホールド用コンデンサＣＬＳとの直列回路により構成されており、サンプリング用スイッチング素子ＱＳＳがオフのときにホールド用コンデンサＣＬＳの両端電圧を読み出し可能となる。
【００２２】
また、本実施形態の信号読み出し回路は、各スイッチング素子ＱＳ，ＱＲ，ＱＳＳ，ＱＲ１をオンオフ制御する制御回路からなる制御手段（図示せず）を備えており、上述の水平走査回路６による選択用スイッチング素子ＱＳのオンオフのタイミングは、上記制御手段から指示される。また、上述のＡ／Ｄコンバータでは、上記制御手段で制御された読み出しタイミングに同期して各サーモパイル１の出力を順にデジタル値に変換する。ここで、各スイッチング素子ＱＳ，ＱＲ，ＱＳＳ，ＱＲ１は、ＭＯＳトランジスタにより構成され、積分器４の各コンデンサＣ１，Ｃ２はＭＩＭコンデンサにより構成され、サンプルホールド回路５のホールド用コンデンサＣＬＳはＭＯＳコンデンサにより構成されている。
【００２３】
以下、信号読み出し回路の動作例について図２に基づいて説明する。
【００２４】
図２において、（ａ）は上記制御手段から選択用スイッチング素子ＱＳに与えられる制御信号（制御電圧）φｓを、（ｂ）は上記制御手段から第２のリセット用スイッチング素子ＱＲ１に与えられる制御信号（制御電圧）φＲ１を、（ｃ）は上記制御手段から第１のリセット用スイッチング素子ＱＲへ与えられる制御信号（制御電圧）φＲを、（ｄ）は上記制御手段からサンプリング用スイッチング素子ＱＳＳへ与えられる制御信号（制御電圧）φＳＳを、（ｅ）はホールド用コンデンサＣＬＳの両端電圧Ｖoutを、それぞれ示している。
【００２５】
上記制御手段は、選択用スイッチング素子ＱＳ、第１のリセット用スイッチング素子ＱＲ、第２のリセット用スイッチング素子ＱＲ１およびサンプリング用スイッチング素子ＱＳＳそれぞれをオンとして第１のコンデンサＣ１、第２のコンデンサＣ２およびホールド用コンデンサＣＬＳそれぞれの残留電荷を放電させるリセットモードと、第１のリセット用スイッチング素子ＱＲおよび第２のリセット用スイッチング素子ＱＲ１をオフとしてホールド用コンデンサＣＬＳに電荷を蓄積させるサンプリングモードと、サンプリング用スイッチング素子ＱＳＳをオフとしてホールド用コンデンサＣＬＳの電圧を読み出し可能とする読み出しモードとを有し、リセットモードからサンプリングモードへ移行するにあたって第１のリセット用スイッチング素子ＱＲ、第２のリセット用スイッチング素子ＱＲ１をオフさせる際、第１のリセット用スイッチング素子ＱＲの制御電圧φＲを連続的に低下させてオフさせた後に第２のリセット用スイッチング素子ＱＲ１をオフさせる。
【００２６】
したがって、リセットモードでは、第１のコンデンサＣ１、第２のコンデンサＣ２およびホールド用コンデンサＣＬＳそれぞれの残留電荷が放電されるので、ホールド用コンデンサＣＬＳの両端電圧Ｖoutが低下し、サンプリングモードでは、サーモパイル１の出力が積分器４で増幅されてホールド用コンデンサＣＬＳに蓄積されるので、ホールド用コンデンサＣＬＳの両端電圧Ｖoutが徐々に増加し、読み出しモードでは、サンプリング用スイッチング素子ＱＳＳがオフとなるので、ホールド用コンデンサＣＬＳの両端電圧Ｖoutを読み出すことができる。ここにおいて、本実施形態では、上記制御手段が、リセットモードからサンプリングモードへ移行するにあたって第１のリセット用スイッチング素子ＱＲ、第２のリセット用スイッチング素子ＱＲ１をオフさせる際、図２（ｃ）に示すように第１のリセット用スイッチング素子ＱＲの制御電圧φＲを連続的に低下させてオフさせた後に図２（ｂ）に示すように第２のリセット用スイッチング素子ＱＲ１をオフさせるので、第１のリセット用スイッチング素子ＱＲを構成するＭＯＳトランジスタが弱反転状態になるまではソース・ドレイン間が導通状態にあるから、当該ＭＯＳトランジスタのチャネルから積分器４へ注入される電荷を低減でき、リセット雑音を低減でき、Ｓ／Ｎ比を向上できる。
【００２７】
ところで、サーモパイル１の熱起電力を大きくするためには、熱抵抗を大きくする必要があるが、熱抵抗を大きくすると電気抵抗が大きくなり、熱雑音が増大する。
【００２８】
ここにおいて、本実施形態の信号読み出し回路に関して、サーモパイル１を雑音源とする雑音成分の入力換算雑音をＶni1、演算増幅器ＯＰを雑音源とする雑音成分の入力換算雑音をＶni2、リセットモードでの第１のリセット用スイッチング素子ＱＲおよび第２のリセット用スイッチング素子ＱＲ１を雑音源とする雑音成分の入力換算雑音をＶni3、全入力換算雑音をＶniとすると、全入力換算雑音Ｖniは、下記数２で表される。
【００２９】
【数２】
0005093768.tif 000003
【００３０】
ここで、サーモパイル１を雑音源とする雑音成分の入力換算雑音Ｖni1は、図３に示す等価回路、つまり、サンプリングモードでの等価回路に基づいて求められる。図３に示す等価回路では、サーモパイル１の抵抗をＲp、サーモパイル１を雑音源とする雑音成分の熱雑音電圧をＶni、演算増幅器ＯＰのトランスコンダクタンスをｇm、積分器４のゲインをＧ、ホールド用コンデンサＣＬＳの両端電圧Ｖoとすると、伝達関数Ｈ(s)は、下記数３で表される。
【００３１】
【数３】
0005093768.tif 000004
【００３２】
ここで、上述の数３を整理すると、下記数４のようになる。
【００３３】
【数４】
0005093768.tif 000005
【００３４】
ここで、Ｇ≫１であると仮定すると、p１が支配的な極（ドミナントポール）であり、零点およびp２はp１の周波数に比べてはるかに高いと考えられる。さらに、Ｇ＝Ｃ１／Ｃ２であるから、数４におけるＺ，p１，p２は、下記数５の通りとなる。
【００３５】
【数５】
0005093768.tif 000006
【００３６】
このとき、角周波数をω、角周波数ωに対する伝達関数をＨ(jω)とすると、下記数６のような１次のシステムとみなすことができる。
【００３７】
【数６】
0005093768.tif 000007
【００３８】
ここにおいて、サーモパイル１を雑音源とする雑音成分の出力換算雑音Ｖno1は下記数７で表される。
【００３９】
【数７】
0005093768.tif 000008
【００４０】
ここで、数７に数５のp１を代入すれば、サーモパイル１を雑音源とする雑音成分の出力換算雑音Ｖno1は、下記数８のようになる。
【００４１】
【数８】
0005093768.tif 000009
【００４２】
数８において、ＧＣＬＳ≫Ｃ１（１＋Ｒpｇm）であれば、サーモパイル１を雑音源とする雑音成分の出力換算雑音Ｖno1は、下記数９のようになる。
【００４３】
【数９】
0005093768.tif 000010
【００４４】
したがって、サーモパイル１を雑音源とする雑音成分の入力換算雑音Ｖni1は、下記数１０のようになる。
【００４５】
【数１０】
0005093768.tif 000011
【００４６】
また、演算増幅器ＯＰを雑音源とする雑音成分の入力換算雑音Ｖni2については、演算増幅器ＯＰの過剰雑音係数をξとし、ＧＣＬＳ≫（１＋Ｒpｇm）であれば、演算増幅器ＯＰを雑音源とする雑音成分の出力換算雑音Ｖno2が下記数１１で表されるので、下記数１２で表される。
【００４７】
【数１１】
0005093768.tif 000012
【００４８】
【数１２】
0005093768.tif 000013
【００４９】
また、リセットモードで仮想グラウンドにサンプリングされる熱雑音の入力換算雑音Ｖni3については、第１のリセット用スイッチング素子ＱＲと第２のリセット用スイッチング素子ＱＲ１を雑音源とし、仮想グラウンドの正味の熱雑音を計算する必要があるが、ここではＧ≫１として、雑音成分の出力換算雑音Ｖno3を考える。Ｇ≫１の場合、第１のコンデンサＣ１の容量が第２のコンデンサＣ２の容量に対して非常に大きいので、第１のコンデンサＣ１にサンプリングされる成分が支配的である。したがって、仮想グラウンドの正味の電荷をＱnetとすると、電荷Ｑnetについては下記数１３で表される。
【００５０】
【数１３】
0005093768.tif 000014
【００５１】
この電荷Ｑnetは、第１のリセット用スイッチング素子ＱＲをオンさせたとき、すべて第２のコンデンサＣ２に転送されて出力に現われるので、第１のリセット用スイッチング素子ＱＲを雑音源とする雑音成分の出力換算雑音Ｖno3が下記数１４で表されるので、第１のリセット用スイッチング素子ＱＲを雑音源とする雑音成分の入力換算雑音Ｖni3は下記数１５で表される。
【００５２】
【数１４】
0005093768.tif 000015
【００５３】
【数１５】
0005093768.tif 000016
【００５４】
ところで、上述の数１０から、演算増幅器ＯＰのトランスコンダクタンスｇmを小さくすることによって、周波数帯域幅を狭くすることができ、サーモパイル１を雑音源とする雑音成分の入力換算雑音Ｖni1を低減できることが分かる。ここで、例えば、Ｃ１＝１０ｐＦ、Ｃ２＝１０ｆＦ、ＣＬＳ＝１０ｐＦ、Ｒp＝２５０ｋΩ、ｇm＝４×１０-6〔Ｓ〕とすれば、上記数９、数１０から、Ｖno1≒６４０μＶrms、Ｖni1≒０．６４μＶrmsとなる。また、数１２から、演算増幅器ＯＰを雑音源とする雑音成分の入力換算雑音Ｖni2は、例えばξ＝１とすれば、Ｖni2≒０．６４μＶrmsとなる。また、数１５から、リセットモードにおける入力換算雑音Ｖni3は、Ｖni3≒２０．３４μＶrmsとなり、サーモパイル１を雑音源とする雑音成分の入力換算雑音Ｖni1および演算増幅器ＯＰを雑音源とする雑音成分の入力換算雑音Ｖni2に比べて十分大きくなる。そこで、リセットモードからサンプリングモードへ移行するにあたって第１のリセット用スイッチング素子ＱＲ、第２のリセット用スイッチング素子ＱＲ１をオフさせる際、図２（ｃ）に示すように第１のリセット用スイッチング素子ＱＲの制御電圧φＲを連続的に低下させてオフさせた後に図２（ｂ）に示すように第２のリセット用スイッチング素子ＱＲ１をオフさせることによって、第１のリセット用スイッチング素子ＱＲを構成するＭＯＳトランジスタが弱反転状態になるまではソース・ドレイン間を導通状態として、当該ＭＯＳトランジスタのチャネルから積分器４へ注入される電荷を低減し、リセット雑音を低減している。
【００５５】
ここで、図４に、ホールド用コンデンサＣＬＳの容量を種々変化させた場合のゲインＧとサーモパイル１を雑音源とする雑音成分の入力換算雑音Ｖni1との関係について、回路シミュレーションにより得られた結果と上述の数１０に示した近似式により得られる値とを合わせて示す。また、図５に、Ｒｐ・ｇm（ただし、Ｒp＝２５０ｋΩ）を変化させた場合のゲインＧとサーモパイル１を雑音源とする雑音成分の入力換算雑音Ｖni1との関係について、回路シミュレーションにより得られた結果と上述の数１０に示した近似式により得られる値とを合わせて示す。
【００５６】
図４，５から、ゲインＧが大きい領域（Ｇ＞２０の領域）では回路シミュレーションにより得られた結果と数１０の近似式により得られる値とが良く一致していることが分かり、図５からも、演算増幅器ＯＰのトランスコンダクタンスｇmを小さくすることによって、サーモパイル１を雑音源とする雑音成分の入力換算雑音Ｖni1を低減できることが分かる。
【００５７】
次に、本実施形態の信号読み出し回路について、サンプリングモードでの応答速度について説明する。
【００５８】
ステップ応答として考えることができるから、積分器４への入力電圧をＶi0とすれば、ホールド用コンデンサＣＬＳの両端電圧ＶO(s)，vO(t)は、それぞれ下記数１６，数１７で表すことができる。
【００５９】
【数１６】
0005093768.tif 000017
【００６０】
【数１７】
0005093768.tif 000018
【００６１】
また、時定数τは、下記数１８で表すことができる。
【００６２】
【数１８】
0005093768.tif 000019
【００６３】
ここで、数１８から、演算増幅器ＯＰのトランスコンダクタンスｇmを小さくすると時定数τが大きくなり、応答速度が遅くなることが分かる。
【００６４】
そこで、本実施形態の信号読み出し回路では、演算増幅器ＯＰのトランスコンダクタンスｇmが所定の読み出しレートに応じて規定されるサンプリングモードの時間であるサンプリング時間を満足できるトランスコンダクタンスｇmの最小値に設定してある。ここで、サンプリング時間を満足できるとは、応答時間ｔr＝３τがサンプリング時間未満であることを意味している。なお、ＣＬＳ＝１０ｐＦ、Ｇ＝１０００、Ｒp＝２５０ｋΩ、Ｒpｇm＝１とすれば、ｔr＝７．５ｍｓとなる。
【００６５】
以上説明した本実施形態の信号読み出し回路では、増幅器として機能する積分器４のゲインＧが第１のコンデンサＣ１と第２のコンデンサＣ２との容量比によって決まるので、ゲインの精度を高めることができ、演算増幅器ＯＰのトランスコンダクタンスｇmがサンプリング時間を満足できるトランスコンダクタンスｇmの最小値に設定されているので、サーモパイル１の微小な出力を増幅しながらもサーモパイル１を雑音源とする雑音成分の熱雑音に起因した雑音を低減することができ、低コストでＳ／Ｎ比を向上させることが可能となる。
【００６６】
（実施形態２）
本実施形態の信号読み出し回路の基本構成は実施形態１と略同じであって、図７に示すように、サンプルホールド回路５が、積分器４の出力端と仮想グラウンドとの間にオフセットサンプリング用スイッチング素子ＱＳＲを介して接続されたオフセットホールド用コンデンサＣＬＲを備えている点などが相違する。ここにおいて、オフセットサンプリング用スイッチング素子ＱＳＲは、サンプリング用スイッチング素子ＱSSと同じ仕様のＭＯＳトランジスタにより構成されており、実施形態１にて説明した上記制御手段によりオンオフ制御される。また、オフセットホールド用コンデンサＣＬＲは、ホールド用コンデンサＣＬＳと同じ仕様のＭＯＳコンデンサにより構成されている。なお、実施形態１と同様の構成要素には同一の符号を付して説明を適宜省略する。
【００６７】
以下、信号読み出し回路の動作例について図８に基づいて説明する。
【００６８】
図８において、（ａ）は上記制御手段から選択用スイッチング素子ＱＳに与えられる制御信号（制御電圧）φＳを、（ｂ）は上記制御手段から第２のリセット用スイッチング素子ＱＲ１に与えられる制御信号（制御電圧）φＲ１を、（ｃ）は上記制御手段から第１のリセット用スイッチング素子ＱＲへ与えられる制御信号（制御電圧）φＲを、（ｄ）は上記制御手段からサンプリング用スイッチング素子ＱＳＲへ与えられる制御信号（制御電圧）φＳＲを、（ｅ）は上記制御手段からサンプリング用スイッチング素子ＱＳＳへ与えられる制御信号（制御電圧）φＳＳを、（ｆ）はホールド用コンデンサＣＬＳの両端電圧Ｖoutを、それぞれ示している。
【００６９】
上記制御手段は、選択用スイッチング素子ＱＳ、第１のリセット用スイッチング素子ＱＲ、第２のリセット用スイッチング素子ＱＲ１、サンプリング用スイッチング素子ＱＳＳおよびオフセットサンプリング用スイッチング素子ＱＳＲそれぞれをオンとして第１のコンデンサＣ１、第２のコンデンサＣ２、ホールド用コンデンサＣＬＳおよびオフセットホールド用コンデンサＣＬＲそれぞれの残留電荷を放電させるリセットモードと、第１のリセット用スイッチング素子ＱＲ、第２のリセット用スイッチング素子ＱＲ１およびオフセットサンプリング用スイッチング素子ＱＳＲをオフとしてホールド用コンデンサＣＬＳに電荷を蓄積させるサンプリングモードと、サンプリング用スイッチング素子ＱＳＳをオフとしてホールド用コンデンサＣＬＳの電圧を読み出し可能とする読み出しモードとを有している。
【００７０】
ここにおいて、リセットモードでは、選択用スイッチング素子ＱＳ、第１のリセット用スイッチング素子ＱＲ、第２のリセット用スイッチング素子ＱＲ１、サンプリング用スイッチング素子ＱＳＳおよびオフセットサンプリング用スイッチング素子ＱＳＲをオンとしたリセット期間Ｔ１と、リセット期間Ｔ１の次に第１のリセット用スイッチング素子ＱＲをオフとしてオフセットホールド用コンデンサＣＬＲおよびホールド用コンデンサＣＬＳに電荷を蓄積させるオフセット蓄積期間Ｔ２と、オフセット蓄積期間Ｔ２の次にオフセットサンプリング用スイッチング素子ＱＳＲをオフとしてオフセットホールド用コンデンサＣＬＲの電圧を読み出し可能とするオフセット読み出し期間Ｔ３とが設けられている。
【００７１】
しかして、本実施形態の信号読み出し回路では、読み出しモードにより読み出したホールド用コンデンサＣＬＳの電圧とオフセット読み出し期間Ｔ２に読み出したオフセットホールド用コンデンサＣＬＲの電圧との差分をとることにより、リセットモードにおける雑音成分は固定電荷として振舞うため、オフセットの影響をキャンセルすることができ、固定パターン雑音を低減でき、Ｓ／Ｎ比を向上させることができる。
【００７２】
この場合の読み出しモードにおける雑音については、サンプルホールド回路５におけるオフセットホールド用コンデンサＣＬＲに、演算増幅器ＯＰや第２のリセット用スイッチング素子ＱＲ１による雑音成分がサンプリングされる。それらの雑音成分は演算増幅器ＯＰを雑音源とする雑音成分の入力換算雑音Ｖni4と、第２のリセット用スイッチング素子ＱＲ１のオン抵抗Ｒsによる入力換算雑音Ｖni5とがあり、それぞれ下記数１９、数２０で表される。
【００７３】
【数１９】
0005093768.tif 000020
【００７４】
【数２０】
0005093768.tif 000021
【００７５】
ここで、例えば、ＣＬＳ＝１０ｐＦ、Ｒs＝１０ｋΩ、ξ＝１、ｇm＝４×１０-6〔Ｓ〕とすれば、上記数１９、数２０から、Ｖni4≒０．６４μＶrms、Ｖni5≒０．１３μＶrmsとなる。このときの全入力換算雑音Ｖniは下記数２１で表される。
【００７６】
【数２１】
0005093768.tif 000022
【００７７】
したがって、Ｖni≒１．１２μＶrmsとなり、オフセットのキャンセル効果を得られる。
【図面の簡単な説明】
【００７８】
【図１】実施形態１における信号読み出し回路の回路図である。
【図２】同上の動作説明図である。
【図３】同上の信号読み出し回路の等価回路図である。
【図４】同上の信号読み出し回路の雑音解析結果の説明図である。
【図５】同上の信号読み出し回路の雑音解析結果の説明図である。
【図６】同上における熱型赤外線イメージセンサの回路図である。
【図７】実施形態２における信号読み出し回路の回路図である。
【図８】同上の動作説明図である。
【符号の説明】
【００７９】
１  サーモパイル
４  積分器
５  サンプルホールド回路
Ｒｐ  抵抗
Ｖｓ  電圧源
ＱＳ  選択用スイッチング素子
ＯＰ  演算増幅器
Ｃ１  第１のコンデンサ
Ｃ２  第２のコンデンサ
ＱＲ  第１のリセット用スイッチング素子
ＱＲ１  第２のリセット用スイッチング素子
ＱＳＳ  サンプリング用スイッチング素子
ＱＳＲ  オフセットサンプリング用スイッチング素子
ＣＬＳ  ホールド用コンデンサ
ＣＬＲ  オフセットホールド用コンデンサ
【図１】
0005093768.tif 000023
【図２】
0005093768.tif 000024
【図３】
0005093768.tif 000025
【図４】
0005093768.tif 000026
【図５】
0005093768.tif 000027
【図６】
0005093768.tif 000028
【図７】
0005093768.tif 000029
【図８】
0005093768.tif 000030