(57)【特許請求の範囲】
【請求項１】
複数の入出力部により伝送情報を入出力する伝送情報転送装置であって、
予め設定されたネットワークを示す識別子である第１識別子と、該第１識別子に対して予め設定され、前記複数の入出力部のうち前記予め設定されたネットワークに属する入出力部を示す入出力部情報とを対応付けてメモリに格納する第１格納部と、
所定のインデックスと、前記第１格納部により前記メモリに格納される入出力部情報とを対応付け、キャッシュメモリに格納する第２格納部と、
所定のネットワークを示す識別子である第２識別子と、前記伝送情報の宛先としての物理アドレスである宛先アドレスと、前記伝送情報の出力先として前記複数の入出力部のいずれかを示す情報である出力先情報とを対応付けて管理する第１管理部と、
前記第２識別子と、前記伝送情報の送信元としての物理アドレスである送信元アドレスと、前記所定のインデックスとを対応付けて管理する第２管理部と、
前記複数の入出力部のいずれかに入力された伝送情報である入力伝送情報に含まれる第２識別子、宛先アドレス、送信元アドレスを抽出する抽出部と、
前記抽出部により抽出された第２識別子及び宛先アドレスと前記第１管理部により対応付けられている出力先情報を取得するとともに、前記抽出部により抽出された第２識別子及び送信元アドレスと前記第２管理部により対応付けられている所定のインデックスを取得する第１取得部と、
前記第１取得部により取得された所定のインデックスと前記第２格納部により対応付けられた入出力部情報を取得する第２取得部と、
前記１取得部により取得された出力先情報と、前記２取得部により取得された入出力部情報とに基づいて前記入力伝送情報の出力先を前記複数の入出力部のいずれかより決定する出力先決定部とを備える伝送情報転送装置。
【請求項２】
請求項１に記載の伝送情報転送装置において、
前記第２格納部は、前記所定のインデックス及び前記入出力部情報に対して、前記第１格納部により前記入出力部情報と対応付けられている第１識別子をさらに対応付けることを特徴とし、
前記第１格納部により第前記１識別子に対応付けられた入出力部情報が更新された場合、前記第２格納部により前記第１識別子と対応付けられた入出力部情報を前記第１格納部により更新された入出力部情報に変更する入出力情報更新部をさらに備える伝送情報転送装置。
【請求項３】
請求項１または請求項２に記載の伝送情報転送装置において、
前記第２格納部は、対応付けて前記キャッシュメモリに格納した情報に対して、さらに属性情報を付加することを特徴とする伝送情報転送装置。
【請求項４】
請求項２または請求項３に記載の伝送情報転送装置において、
前記第１取得部により取得された所定のインデックスと前記第２格納部により対応付けられた第１識別子を取得する第３取得部をさらに備え、
前記第１管理部は、前記第３取得部により取得された第１識別子と、前記抽出部により抽出された送信元アドレスとを対応付けて管理することを特徴とする伝送情報転送装置。
【請求項５】
複数の入出力部により伝送情報を入出力する伝送情報転送方法であって、
予め設定されたネットワークを示す識別子である第１識別子と、該第１識別子に対して予め設定され、前記複数の入出力部のうち前記予め設定されたネットワークに属する入出力部を示す入出力部情報とを対応付けてメモリに格納する第１格納ステップと、
所定のインデックスと、前記第１格納ステップにより前記メモリに格納される入出力部情報とを対応付け、キャッシュメモリに格納する第２格納ステップと、
所定のネットワークを示す識別子である第２識別子と、前記伝送情報の宛先としての物理アドレスである宛先アドレスと、前記伝送情報の出力先として前記複数の入出力部のいずれかを示す情報である出力先情報とを対応付けて管理する第１管理ステップと、
前記第２識別子と、前記伝送情報の送信元としての物理アドレスである送信元アドレスと、前記所定のインデックスとを対応付けて管理する第２管理ステップと、
前記複数の入出力部のいずれかに入力された伝送情報である入力伝送情報に含まれる第２識別子、宛先アドレス、送信元アドレスを抽出する抽出ステップと、
前記抽出ステップにより抽出された第２識別子及び宛先アドレスと前記第１管理ステップにより対応付けられている出力先情報を取得するとともに、前記抽出ステップにより抽出された第２識別子及び送信元アドレスと前記第２管理ステップにより対応付けられている所定のインデックスを取得する第１取得ステップと、
前記第１取得ステップにより取得された所定のインデックスと前記第２格納ステップにより対応付けられた入出力部情報を取得する第２取得ステップと、
前記１取得ステップにより取得された出力先情報と、前記２取得ステップにより取得された入出力ステップ情報とに基づいて前記入力伝送情報の出力先を前記複数の入出力部のいずれかより決定する出力先決定ステップとを備える伝送情報転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ネットワークにおいて、物理アドレスに基づいてＶＬＡＮを割り当てる技術に関するものである。
【背景技術】
【０００２】
従来、Ｌａｙｅｒ２のイーサネット（登録商標）スイッチにおいてネットワーク（ブロードキャストドメイン）を分割する技術として、ＶＬＡＮ（Ｖｉｒｔｕａｌ  ＬＡＮ）が知られている。このＶＬＡＮによれば、ネットワークを論理的に分割することで、同一スイッチ上のネットワークを分割することができる。また、端末の物理アドレス（ＭＡＣアドレス）に基づいてＶＬＡＮを割り当てる機能として、ＭＡＣ  ＶＬＡＮが知られている。このＭＡＣ  ＶＬＡＮは、特定の物理アドレスを持つ端末から構成される端末グループに対して同じＶＬＡＮ、即ち特定のＶＬＡＮを示す識別子であるＶＬＡＮ  ＩＤを割り当てる機能である。また、ＭＡＣ  ＶＬＡＮは、認証を受けていない端末、つまりイーサネットスイッチに登録されていないＭＡＣアドレスを持つ端末に対して、上述のＶＬＡＮ  ＩＤとは異なるＶＬＡＮ  ＩＤを割り当てる機能を持つ。
【０００３】
以下、図を用いてＭＡＣ  ＶＬＡＮ機能を持つ従来のＬ２（Ｌａｙｅｒ２）スイッチの構成について説明する。図９は、ＭＡＣ  ＶＬＡＮ機能を持つ従来のＬ２スイッチの構成を示すブロック図である。また、図１０は、ＭＡＣ  ＶＬＡＮ機能を持つ従来のＬ２スイッチにおけるＭＡＣ  ＶＬＡＮテーブルメモリを示す図である。また、図１１は、ＭＡＣ  ＶＬＡＮ機能を持つ従来のＬ２スイッチにおけるＦＤＢを示す図である。また、図１２は、ＭＡＣ  ＶＬＡＮ機能を持つ従来のＬ２スイッチにおけるＶＬＡＮテーブルメモリを示す図である。
【０００４】
図９に示すようにＭＡＣ  ＶＬＡＮ機能を持つ従来のＬ２スイッチ７は、スイッチＬＳＩ５１、入力ポート５２、出力ポート５３、ＣＰＵ５４、外部Ｉ／Ｆ５５を備えるものである。また、スイッチＬＳＩ５１は、ＭＡＣ  ＶＬＡＮテーブル検索部５１１、ＭＡＣ  ＶＬＡＮテーブルメモリ５１２、ＶＬＡＮテーブルメモリ５１３、ＶＬＡＮテーブル検索部５１４、ＦＤＢ（Ｆｏｒｗａｒｄｉｎｇ  ＤａｔａＢａｓｅ）５１５、ＦＤＢ検索部５１６、出力ポート決定部５１７を備えるものである。また、入力ポート５２は、パケットが入力されるポートである。また、出力ポート５３は、入力ポートから入力されたパケットを出力するポートである。また、ＣＰＵ５４は、ＶＬＡＮテーブル検索部５１４に対して、イーサネットスイッチ５とコンソールとのインターフェイスである外部Ｉ／Ｆ５５を介してコンソールより送信された情報をＶＬＡＮテーブル検索部５１４へ渡すものである。
【０００５】
また、ＭＡＣ  ＶＬＡＮテーブルメモリ５１２は、図１０に示すように、４８ｂｉｔの符号による物理アドレスであるＭＡＣアドレスによるＳＡ（Ｓｏｕｒｃｅ  ａｄｄｒｅｓｓ、パケットの送信元を示すアドレス）と１２ｂｉｔの識別子であるＶＬＡＮ  ＩＤとを対応付けて格納するメモリである。なお、このＭＡＣ  ＶＬＡＮテーブルメモリ５１２は、ＣＡＭまたはハッシュテーブルにより構成される。また、ＭＡＣ  ＶＬＡＮテーブル検索部５１１は、ＭＡＣアドレスによるＳＡをテーブル検索キーとしてＭＡＣ  ＶＬＡＮテーブルメモリ５１２を検索し、ＭＡＣアドレスと対応付けられたＶＬＡＮ  ＩＤをデータとして得るものである。
【０００６】
また、ＦＤＢ５１５は、図１１に示すように、ＶＬＡＮ  ＩＤ、ＭＡＣアドレスによるＤＡ（Ｄｅｓｔｉｎａｔｉｏｎ  Ａｄｄｒｅｓｓ、パケットの宛先を示すアドレス）、特定の出力ポートを示す出力ポート情報を対応付けて管理するデータベースである。なお、このＦＤＢ５１５は、エントリ数が大きく（〜３２Ｋ）、検索キーの幅も大きい（ｂｉｔ）為、一般的にハッシュテーブルとして構成される。また、ＦＤＢ検索部５１６は、ＭＡＣアドレスによるＤＡをテーブル検索キーとしてＦＤＢ５１５を検索し、ＭＡＣアドレスに対応付けられた出力ポート情報をデータとして得るものである。
【０００７】
また、ＶＬＡＮテーブルメモリ５１３は、図１２に示すように、ＶＬＡＮ  ＩＤとＶＬＡＮメンバシップを示すＶＬＡＮメンバ情報を対応付けて管理するメモリである。なお、このＶＬＡＮテーブルメモリ５１３は、４０９６エントリを必要とする為、ＳＲＡＭにより構成される。また、テーブル制御部５１４は、ＶＬＡＮ  ＩＤをテーブル検索キーとしてＶＬＡＮテーブルメモリ５１３を検索し、ＶＬＡＮメンバ情報をデータとして得るものである。
【０００８】
次に、ＭＡＣ  ＶＬＡＮ機能を持つ従来のＬ２スイッチの動作について説明する。図１３は、ＭＡＣ  ＶＬＡＮ機能を持つ従来のＬ２スイッチの動作を示すフローチャートである。
【０００９】
まず、入力ポートにパケットが入力されると、ＭＡＣ  ＶＬＡＮテーブル検索部５１１は、入力されたパケット（以下、入力パケット）から、ＤＡ、ＳＡ及びＶＬＡＮ  ＩＤ（以下、ＶＩＤ）を抽出する（Ｓ５０１）。なお、ＤＡ及びＳＡはＭＡＣアドレスとする。次にＭＡＣ  ＶＬＡＮテーブル検索部５１１は、入力パケットが入力されたポートがＭＡＣ  ＶＬＡＮ対象ポートかどうかを判断する（Ｓ５０２）。
【００１０】
入力パケットが入力されたポートがＭＡＣ  ＶＬＡＮ対象ポートである場合（Ｓ５０２，ＹＥＳ）、ＭＡＣ  ＶＬＡＮテーブル検索部５１１は、ＳＡとしてのＭＡＣアドレスをテーブル検索キーとし、ＭＡＣ  ＶＬＡＮテーブルメモリ５１２を検索し、ＶＩＤをデータとして得る（Ｓ５０３）。さらにＭＡＣ  ＶＬＡＮテーブル検索部５１１は、データとして得られたＶＩＤをＶＩＤ’として、変数ＶＩＤ１に代入する（Ｓ５０４）。
【００１１】
次に、ＦＤＢ検索部５１６は、ＶＩＤ１とＤＡとしてのＭＡＣアドレスをテーブル検索キーとし、ＦＤＢ５１５を検索し、出力ポート情報をデータとして得る（Ｓ５０５ａ）。また、テーブル制御部５１４は、ＶＩＤ１をテーブル検索キーとし、ＶＬＡＮメンバ情報をデータとして得る（Ｓ５０５ｂ）。なお、ステップＳ５０５ａとステップＳ５０５ｂは同じタイミングで実行されるものとする。
【００１２】
ＦＤＢ検索部５１６及びＶＬＡＮテーブル検索部５１４により出力ポート情報とＶＬＡＮメンバ情報が得られると、出力ポート決定部５０６は、出力ポート情報及びＶＬＡＮメンバ情報に基づいて、入力パケットの出力ポートを決定する（Ｓ５０６）。
【００１３】
また、ステップＳ５０２において、入力パケットが入力されたポートがＭＡＣ  ＶＬＡＮ対象ポートではない場合（Ｓ５０２，ＮＯ）、ＭＡＣ  ＶＬＡＮテーブル検索部５１１は、変数ＶＩＤ１に入力パケットに含まれるＶＩＤを代入する（Ｓ５０７）。
【００１４】
以上説明したように、ＭＡＣ  ＶＬＡＮ機能を持つ従来のＬ２スイッチは、まず、ＳＡを引数として、予め設定されたＶＩＤであるＶＩＤ’を得て、このＶＩＤ’とＤＡに基づいて出力ポート情報とＶＬＡＮメンバ情報を得る。さらに、ＭＡＣ  ＶＬＡＮ機能を持つ従来のＬ２スイッチは、これらの出力ポート情報とＶＬＡＮメンバ情報に基づいて出力ポートを決定する。
【００１５】
また、本発明の関連ある従来技術として、メインルータのトラフィックを軽減してコストダウンを図るネットワークスイッチング方式が知られている（例えば、特許文献１参照）。
【００１６】
【特許文献１】特開平１０−１９０７１５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、従来のＬ２スイッチは、ＭＡＣ  ＶＬＡＮ機能を使用しない場合、入力パケットに含まれるＶＩＤとＤＡをテーブル検索キーとして出力ポート情報とＶＬＡＮ情報を得ることができる。これに対して、ＭＡＣ  ＶＬＡＮ機能を使用する場合、従来のＬ２スイッチは、出力ポート情報とＶＬＡＮ情報を得るためにＳＡを引数としてＶＩＤ’を得るプロセスが必要である。従って、ＭＡＣ  ＶＬＡＮ機能を使用しない場合に比べ、ＶＩＤ’を得るプロセスがパケット転送におけるレイテンシを増加させる要因となってしまうという問題がある。
【００１８】
本発明は、上述した問題点を解決するためになされたものであり、ＭＡＣ  ＶＬＡＮ機能を低レイテンシで実現することができる伝送情報転送装置及び方法を提供することを目的としている。
【課題を解決するための手段】
【００１９】
上述した課題を解決するため、伝送情報転送装置は、複数の入出力部により伝送情報を入出力する装置であって、予め設定されたネットワークを示す識別子である第１識別子と、該第１識別子に対して予め設定され、前記複数の入出力部のうち前記予め設定されたネットワークに属する入出力部を示す入出力部情報とを対応付けてメモリに格納する第１格納部と、所定のインデックスと、前記第１格納部により前記メモリに格納される入出力部情報とを対応付け、キャッシュメモリに格納する第２格納部と、所定のネットワークを示す識別子である第２識別子と、前記伝送情報の宛先としての物理アドレスである宛先アドレスと、前記伝送情報の出力先として前記複数の入出力部のいずれかを示す情報である出力先情報とを対応付けて管理する第１管理部と、前記第２識別子と、前記伝送情報の送信元としての物理アドレスである送信元アドレスと、前記所定のインデックスとを対応付けて管理する第２管理部と、前記複数の入出力部のいずれかに入力された伝送情報である入力伝送情報に含まれる第２識別子、宛先アドレス、送信元アドレスを抽出する抽出部と、前記抽出部により抽出された第２識別子及び宛先アドレスと前記第１管理部により対応付けられている出力先情報を取得するとともに、前記抽出部により抽出された第２識別子及び送信元アドレスと前記第２管理部により対応付けられている所定のインデックスを取得する第１取得部と、前記第１取得部により取得された所定のインデックスと前記第２格納部により対応付けられた入出力部情報を取得する第２取得部と、前記１取得部により取得された出力先情報と、前記２取得部により取得された入出力部情報とに基づいて前記入力伝送情報の出力先を前記複数の入出力部のいずれかより決定する出力先決定部とを備える。
【００２０】
また、伝送情報転送方法は、複数の入出力部により伝送情報を入出力する方法であって、予め設定されたネットワークを示す識別子である第１識別子と、該第１識別子に対して予め設定され、前記複数の入出力部のうち前記予め設定されたネットワークに属する入出力部を示す入出力部情報とを対応付けてメモリに格納する第１格納ステップと、所定のインデックスと、前記第１格納ステップにより前記メモリに格納される入出力部情報とを対応付け、キャッシュメモリに格納する第２格納ステップと、所定のネットワークを示す識別子である第２識別子と、前記伝送情報の宛先としての物理アドレスである宛先アドレスと、前記伝送情報の出力先として前記複数の入出力部のいずれかを示す情報である出力先情報とを対応付けて管理する第１管理ステップと、前記第２識別子と、前記伝送情報の送信元としての物理アドレスである送信元アドレスと、前記所定のインデックスとを対応付けて管理する第２管理ステップと、前記複数の入出力部のいずれかに入力された伝送情報である入力伝送情報に含まれる第２識別子、宛先アドレス、送信元アドレスを抽出する抽出ステップと、前記抽出ステップにより抽出された第２識別子及び宛先アドレスと前記第１管理ステップにより対応付けられている出力先情報を取得するとともに、前記抽出ステップにより抽出された第２識別子及び送信元アドレスと前記第２管理ステップにより対応付けられている所定のインデックスを取得する第１取得ステップと、前記第１取得ステップにより取得された所定のインデックスと前記第２格納ステップにより対応付けられた入出力部情報を取得する第２取得ステップと、前記１取得ステップにより取得された出力先情報と、前記２取得ステップにより取得された入出力ステップ情報とに基づいて前記入力伝送情報の出力先を前記複数の入出力部のいずれかより決定する出力先決定ステップとを備える。
【発明の効果】
【００２１】
本発明によれば、ＭＡＣ  ＶＬＡＮ機能を低レイテンシで実現することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２２】
本発明は、ＶＬＡＮ情報を高速アクセス可能なキャッシュエントリ（ＶＬＡＮ  Ｃａｃｈｅ）として保持することによりＭＡＣ  ＶＬＡＮ機能使用時のテーブルアクセスの並列実行を可能とするものである。以下、本発明の実施の形態について図を用いて説明する。
【００２３】
まず、本実施の形態の全体構成について説明する。図１は、本実施の形態の全体構成を示す図である。
【００２４】
図１に示すように、本実施の形態は、Ｌ２スイッチ１、Ｌ２スイッチ１の設定を行うためのノードである管理ノード２、ネットワークＡに接続されたパケットの送出元としてのノード３及びノード４、ネットワークＢに接続されたパケットの送出先としてのノード５、ネットワークＣに接続されたパケットの送出先としてのノード６から構成される。また、Ｌ２スイッチ１は、スイッチＬＳＩ１１とスイッチＬＳＩ１１の設定を管理するＣＰＵ１２からなり、ネットワークＡ〜Ｃとは後述する入力ポート、出力ポートにより接続されている。なお、ＣＰＵ１２は、後述する外部Ｉ／Ｆを介して管理ノード２による設定の指示を受けるものとする。
【００２５】
次に、本実施の形態に係るＬ２スイッチの構成について説明する。図２は、本実施の形態に係るＬ２スイッチの構成を示すブロック図である。また、図３は、ＦＤＢを示す図である。また、図４は、ＶＬＡＮテーブルメモリを示す図である。また、図５は、ＶＬＡＮキャッシュを示す図である。
【００２６】
本実施の形態に係るＬ２スイッチ１は、図２に示すように、スイッチＬＳＩ１１、ＣＰＵ１２、入力ポート１３（入出力部）、出力ポート１４（入出力部）、外部Ｉ／Ｆ１５により構成される。また、スイッチＬＳＩ１１は、ＦＤＢ検索部１１１（抽出部、第１取得部）、ＦＤＢ１１２（第１管理部、第２管理部）、テーブル制御部１１３（第２取得部、第３取得部、入出力情報更新部）、ＶＬＡＮテーブルメモリ１１４（第１格納部）、ＶＬＡＮキャッシュ１１５（第２格納部）、出力ポート決定部１１６（出力先決定部）を備えるものである。
【００２７】
入力ポート１３は、複数の入力ポートからなり、ネットワークＡと接続され、ノード３またはノード４から送出されたパケットをＬ２スイッチ１に入力するポートである。なお、入力ポート１３には、それぞれＭＡＣ  ＶＬＡＮ機能を使用するかどうかが設定されている。また、出力ポート１４は、複数の出力ポートからなり、入力ポート１３に入力されたパケット（以下、入力パケット）をネットワークＢに接続されたノード５、またはネットワークＣに接続されたノード６に出力するポートである。なお、ネットワークＡとネットワークＢは異なるＶＬＡＮに属する出力ポートにそれぞれ接続されているものとする。また、入力ポート１３及び出力ポート１４は入出力が可能なポートであるが、説明上、入力ポート１３は入力専用のポートとし、出力ポート１４は出力専用のポートとする。
【００２８】
また、ＦＤＢ１１２は、図３に示すように、テーブル検索キー（以下、キー）としてのＶＬＡＮ  ＩＤ（以下、ＶＩＤ、第２識別子）、ＭＡＣアドレスと、キーに対するデータとしての出力ポート情報（出力先情報）、ＶＬＡＮ  Ｃａｃｈｅ  Ｉｎｄｅｘとを対応付けて管理するデータベースである。なお、ＦＤＢ１１２において管理されているＭＡＣアドレスには、ＳＡとしてのＭＡＣアドレス（送信元アドレス）とＤＡとしてのＭＡＣアドレス（宛先アドレス）がある。なお、ＦＤＢ１１２は、ハッシュテーブルにより構成されるものである。また、ＦＤＢ検索部１１１は、入力パケット（入力伝送情報）に含まれるＶＩＤ及びＤＡをキーとしてＦＤＢ１１２を検索し、出力ポート情報をデータとして得るものである。また、ＦＤＢ検索部１１１は、同様のタイミングで入力パケットに含まれるＶＩＤ及びＳＡをキーとしてＦＤＢ１１２を検索し、ＶＬＡＮ  Ｃａｃｈｅ  ＩＮＤＥＸをデータとして得るものである。
【００２９】
また、ＶＬＡＮテーブルメモリ１１４は、図４に示すように、キーとしてのＶＩＤ（第２識別子）と、データとしてのＶＬＡＮメンバシップ（ＶＩＤに属するポート、入出力部情報）を示すＶＬＡＮメンバ情報とを対応付けて格納するメモリである。なお、このＶＬＡＮテーブルメモリ１１４は、４０９６エントリを必要とする為、ＳＲＡＭにより構成されているものである。なお、ＶＬＡＮテーブルにおけるＶＩＤ及びＶＬＡＮメンバシップは管理ノード２により設定されるものである。
【００３０】
また、ＶＬＡＮキャッシュ１１５は、図５に示すように、ＶＬＡＮテーブルメモリ１１４に対するキャッシュメモリであり、キーとしてのＶＬＡＮ  Ｃａｃｈｅ  Ｉｎｄｅｘと、データとしてのＶＩＤ、ＶＬＡＮメンバ情報、優先度（属性情報）とを対応付けて管理するものである。なお、この優先度は、数値が低いほど優先度が高いことを意味するものである。また、ＶＬＡＮキャッシュ１１５は、ＶＬＡＮテーブルメモリ１１４を構成するＳＲＡＭよりもアクセス速度が速いメモリからなり、具体的にはフリップフロップである。また、ＶＬＡＮキャッシュ１１５は、ＶＬＡＮテーブルメモリ１１４に対するＦｕｌｌ  Ａｓｓｏｃｉａｔｉｖｅメモリとする。これにより、ＶＬＡＮテーブルメモリ１１４とＶＬＡＮキャッシュとのコヒーレンスの保持における管理を容易にすることができる。
【００３１】
また、テーブル制御部１１３は、ＣＰＵ１２の指示によりＶＬＡＮテーブルメモリ１１４の内容を設定するものである。また、テーブル制御部１１３は、ＶＬＡＮテーブルメモリ１１４におけるＶＩＤとＶＬＡＮメンバ情報をＶＬＡＮテーブルメモリ１１５にコピーし、両者のコヒーレンスを保つものである。また、テーブル制御部１１３は、ＶＬＡＮ  ＩＤをキーとしてＶＬＡＮキャッシュ１１５を検索し、ＶＬＡＮメンバ情報とその優先度を得るものである。
【００３２】
また、出力ポート決定部１１６は、出力ポート情報とＶＬＡＮメンバ情報に基づいて、複数の出力ポート１４から入力パケットを転送する出力ポートを決定するものである。
【００３３】
次に、本実施の形態に係るＬ２スイッチ１の出力ポート決定処理について説明する。図６は、出力ポート決定処理の動作を示すフローチャートである。なお、図６において、ＶＬＡＮテーブルメモリとＶＬＡＮキャッシュのコヒーレンスは後述するＶＬＡＮキャッシュ更新処理により保たれているものとする。また、ＦＤＢ１１２には入力されるパケットの情報が登録されているものとする。
【００３４】
まず、ＦＤＢ検索部１１１は、入力ポート１３より入力された入力パケットを認識し、この入力パケットからＤＡとしてのＭＡＣアドレス、ＳＡとしてのＭＡＣアドレス、ＶＩＤを抽出する（Ｓ１０１、抽出ステップ）。さらに、ＦＤＢ検索部１１１は、入力パケットが入力された入力ポート１３がＭＡＣ  ＶＬＡＮ対象ポートかどうか、つまり、ＭＡＣ  ＶＬＡＮ機能を使用する入力ポート１３かどうかを判断する（Ｓ１０２）。
【００３５】
入力パケットが入力された入力ポート１３が、ＭＡＣ  ＶＬＡＮ対象ポートである場合（Ｓ１０２，ＹＥＳ）、ＦＤＢ検索部１１１は、入力パケットに含まれるＶＩＤとＤＡをキーとして、出力ポート情報をデータとして得る（Ｓ１０３ａ、第１取得ステップ）。また、ＦＤＢ検索部１１１は、出力ポート情報を得ると同時に、入力パケットに含まれるＶＩＤとＳＡをキーとして、ＶＬＡＮ  Ｃａｃｈｅ  Ｉｎｄｅｘをデータとして得る（Ｓ１０３ｂ、第１取得ステップ）。
【００３６】
次に、テーブル制御部１１３は、ＦＤＢ検索部１１１により得られたＶＬＡＮ  Ｃａｃｈｅ  ＩｎｄｅｘをキーとしてＶＬＡＮキャッシュ１１５を検索し、データとしてＶＬＡＮメンバ情報と優先度を得る（Ｓ１０４、第２取得ステップ）。
【００３７】
ＶＬＡＮメンバ情報が得られると、出力ポート決定部１１６は、出力ポート情報とＶＬＡＮメンバ情報に基づいて、入力パケットを送出すべき出力ポート１４を決定する（Ｓ１１６、出力先決定ステップ）。
【００３８】
また、ステップＳ１０２において、入力パケットが入力された入力ポート１３が、ＭＡＣ  ＶＬＡＮ対象ポートではない場合（Ｓ１０２，ＮＯ）、ＦＤＢ検索部１１１は、入力パケットに含まれるＶＩＤとＤＡをキーとして、出力ポート情報をデータとして得る（Ｓ１０６ａ）。また、出力ポート情報が得られるのと同様のタイミングにおいて、ＶＬＡＮテーブル制御部１１１は、入力パケットに含まれるＶＩＤをキーとして、ＶＬＡＮメンバ情報をデータとして得る（Ｓ１０６ｂ）。
【００３９】
出力ポート情報とＶＬＡＮメンバ情報とが得られると、出力ポート決定部１１６は、出力ポート情報とＶＬＡＮメンバ情報とに基づいて、入力パケットを送出すべき出力ポート１４を決定する（Ｓ１１６）。
【００４０】
なお、ステップＳ１０４において得られた優先度は、パケット転送における所定のＶＬＡＮに対する優先度であり、優先度が高いＶＬＡＮほど優先的にパケットが転送されるものとする。
【００４１】
上述したように、本実施の形態に係るＬ２スイッチ１は、入力パケットを送出すべき出力ポート１４を決定するため、まず、ＶＩＤとＤＡから出力ポート情報を得ると同時にＶＩＤとＳＡからＶＬＡＮ  Ｃａｃｈｅ  Ｉｎｄｅｘを得る。次に、本実施の形態に係るＬ２スイッチ１は、ＶＬＡＮ  Ｃａｃｈｅ  ＩｎｄｅｘからＶＬＡＮメンバ情報を得る。このように、本実施の形態に係るＬ２スイッチ１は、出力ポート１４を決定するための情報（出力ポート情報、ＶＬＡＮメンバ情報）を得るために、２ステップ必要とする。しかし、ＶＬＡＮキャッシュ１１５は、高速アクセス可能なフリップフロップにより構成されるため、ＶＬＡＮ  Ｃａｃｈｅ  ＩｎｄｅｘからＶＬＡＮメンバ情報を得るのに掛かる処理時間は無視することができ、ＭＡＣ  ＶＬＡＮ機能に掛かるレイテンシを軽減することができる。また、ＳＡ及びＤＡによるＦＤＢ検索が並列に行われることによって、従来のＭＡＣ  ＶＬＡＮ機能の順序制限（ＳＡをキーとして得られたＶＩＤを得て、さらに得られたＶＩＤとＤＡにより検索をしなくてはならないという制約）を回避することができる。また、ＶＬＡＮキャッシュにＶＬＡＮテーブルメモリには含まれない属性（本実施の形態においては優先度）を加えることにより、ＶＬＡＮテーブルメモリを拡張することができる。例えば、本実施の形態に示すように、ＶＬＡＮに対して優先度を設定することにより、特定のＶＬＡＮのパケットを優先的に転送することが可能となる。
【００４２】
次に、ＶＬＡＮキャッシュ更新処理について説明する。図７は、ＶＬＡＮキャッシュ更新処理の動作を示すフローチャートである。このＶＬＡＮキャッシュ処理は、ＶＬＡＮテーブルメモリ１１４とＶＬＡＮキャッシュ１１５とのコヒーレンスを保つための処理である。なお、図７において、Ｌ２スイッチ１は、管理ノード２から外部Ｉ／Ｆ１５を介してＶＬＡＮテーブルメモリの設定変更要求を受けており、ＣＰＵ１２は、ＶＬＡＮテーブル制御部１１３に対してＶＬＡＮテーブルメモリへの書き込み要求をしているものとする。
【００４３】
まず、ＶＬＡＮテーブル制御部１１３は、ＣＰＵ１２からの書き込み要求を検出すると（Ｓ２０１）、ＶＬＡＮテーブルメモリ１１４における書き込み対象のＶＩＤをキーとしてＶＬＡＮキャッシュ１１５を参照し、ＶＬＡＮ  Ｃａｃｈｅ  Ｉｎｄｅｘをデータとして得る（Ｓ２０２、入出力情報更新ステップ）。
【００４４】
次に、ＶＬＡＮテーブル制御部１１３は、得られたＶＬＡＮ  Ｃａｃｈｅ  Ｉｎｄｅｘのエントリに対してＶＬＡＮテーブルメモリへの書き込みデータを複製し格納する（ＳＳ２０３、入出力情報更新ステップ）。
【００４５】
上述したように、このＶＬＡＮキャッシュ更新処理により、ＶＬＡＮテーブルメモリ１１４とＶＬＡＮキャッシュ１１５のコヒーレンスを保つことができる。
【００４６】
次に、アドレス登録処理について説明する。図８は、アドレス登録処理の動作を示すフローチャートである。このアドレス登録処理は、登録されていないノードから送出されたパケットに含まれるＳＡとしてのＭＡＣアドレスをＦＤＢ１１２に登録する処理である。
【００４７】
まず、ＦＤＢ検索部１１１が入力パケットを認識すると、入力パケットからＶＩＤとＳＡを抽出し（Ｓ３０１）、ＶＩＤとＳＡをキーとしてＦＤＢ１１２を検索し（Ｓ３０２）、ＦＤＢ１１２にＶＩＤとＳＡに該当するエントリが存在するかどうかを判断する（Ｓ３０３）。
【００４８】
ＦＤＢ１１２にＶＩＤとＳＡに該当するエントリが存在する場合（Ｓ３０３，ＹＥＳ）、ＦＤＢ検索部１１１は、ＶＩＤとＳＡをキーとしてＶＬＡＮ  Ｃａｃｈｅ  Ｉｎｄｅｘを得る（Ｓ３０４）。
【００４９】
ＦＤＢ検索部１１１によりＶＬＡＮ  Ｃａｃｈｅ  Ｉｎｄｅｘが得られると、テーブル制御部１１３は、ＶＬＡＮ  Ｃａｃｈｅ  ＩｎｄｅｘをキーとしてＶＩＤをＶＩＤ’（第１識別子）として得る（Ｓ３０６、第３取得ステップ）。
【００５０】
テーブル制御部１１３によりＶＩＤ’が得られると、ＦＤＢ検索部１１１は、ＶＩＤ’とＳＡをキーとしてＦＤＢ１１２を検索し（Ｓ３０６）、ＦＤＢ１１２にＶＩＤ’とＳＡに該当するエントリが存在するかどうかを判断する（Ｓ３０７）。
【００５１】
ＦＤＢ１１２にＶＩＤ’とＳＡに該当するエントリが存在する場合（Ｓ３０７，ＹＥＳ）、ＦＤＢ検索部１１１は処理を終了する。
【００５２】
一方、ＦＤＢ１１２にＶＩＤ’とＳＡに該当するエントリが存在しない場合（Ｓ３０７，ＮＯ）、ＦＤＢ検索部１１１は、ＶＩＤ’とＳＡをＦＤＢ１１２に登録する（Ｓ３０８、第１管理ステップ）。
【００５３】
また、ステップＳ３０３において、ＦＤＢ１１２にＶＩＤとＳＡに該当するエントリが存在しない場合（Ｓ３０３，ＮＯ）、ＦＤＢ検索部１１１は、ＶＩＤとＳＡをＦＤＢに登録する（Ｓ３０９、第１管理ステップ）。
【００５４】
なお、ＶＬＡＮキャッシュ１１５は、キャッシュメモリであり、容量よりもアクセス速度を優先するキャッシュメモリは一般的にメモリよりも低容量であるため、特定のエントリに関してコヒーレンスを保つようにしても構わない。例えば、ＦＤＢ検索部１１１によりパケットが認識され、ＤＡ、ＳＡ、ＶＩＤが抽出されるタイミングにおいて、これらの情報から検索される可能性があるエントリに関してのみコヒーレンスが保たれるようにしても良い。
【００５５】
上述したように、ＶＬＡＮ  ＩＤと物理アドレスをＬ２スイッチ１内で自動的に登録することにより、アドレスの登録に要していた管理ソフトウェア（管理ノード２において動作するＭＡＣアドレスをＶＬＡＮテーブルメモリ１１４に登録するためのソフトウェア）のオーバーヘッドを削減することができる。また、このことによりスイッチＬＳＩ１１とＣＰＵ１２との間の通信データ量を削減することができる。
【００５６】
本発明は、その要旨または主要な特徴から逸脱することなく、他の様々な形で実施することができる。そのため、前述の実施の形態は、あらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明の範囲は、特許請求の範囲によって示すものであって、明細書本文には、何ら拘束されない。更に、特許請求の範囲の均等範囲に属する全ての変形、様々な改良、代替および改質は、全て本発明の範囲内のものである。
【００５７】
以上、本実施の形態によれば、以下の付記で示す技術的思想が開示されている。
（付記１）  複数の入出力部により伝送情報を入出力する伝送情報転送装置であって、
予め設定されたネットワークを示す識別子である第１識別子と、該第１識別子に対して予め設定され、前記複数の入出力部のうち前記予め設定されたネットワークに属する入出力部を示す入出力部情報とを対応付けてメモリに格納する第１格納部と、
所定のインデックスと、前記第１格納部により前記メモリに格納される入出力部情報とを対応付け、キャッシュメモリに格納する第２格納部と、
所定のネットワークを示す識別子である第２識別子と、前記伝送情報の宛先としての物理アドレスである宛先アドレスと、前記伝送情報の出力先として前記複数の入出力部のいずれかを示す情報である出力先情報とを対応付けて管理する第１管理部と、
前記第２識別子と、前記伝送情報の送信元としての物理アドレスである送信元アドレスと、前記所定のインデックスとを対応付けて管理する第２管理部と、
前記複数の入出力部のいずれかに入力された伝送情報である入力伝送情報に含まれる第２識別子、宛先アドレス、送信元アドレスを抽出する抽出部と、
前記抽出部により抽出された第２識別子及び宛先アドレスと前記第１管理部により対応付けられている出力先情報を取得するとともに、前記抽出部により抽出された第２識別子及び送信元アドレスと前記第２管理部により対応付けられている所定のインデックスを取得する第１取得部と、
前記第１取得部により取得された所定のインデックスと前記第２格納部により対応付けられた入出力部情報を取得する第２取得部と、
前記１取得部により取得された出力先情報と、前記２取得部により取得された入出力部情報とに基づいて前記入力伝送情報の出力先を前記複数の入出力部のいずれかより決定する出力先決定部とを備える伝送情報転送装置。
（付記２）  付記１に記載の伝送情報転送装置において、
前記第２格納部は、前記所定のインデックス及び前記入出力部情報に対して、前記第１格納部により前記入出力部情報と対応付けられている第１識別子をさらに対応付けることを特徴とし、
前記第１格納部により第前記１識別子に対応付けられた入出力部情報が更新された場合、前記第２格納部により前記第１識別子と対応付けられた入出力部情報を前記第１格納部により更新された入出力部情報に変更する入出力情報更新部をさらに備える伝送情報転送装置。
（付記３）  付記１または付記２に記載の伝送情報転送装置において、
前記第２格納部は、対応付けて前記キャッシュメモリに格納した情報に対して、さらに属性情報を付加することを特徴とする伝送情報転送装置。
（付記４）  付記２または付記３に記載の伝送情報転送装置において、
前記第１取得部により取得された所定のインデックスと前記第２格納部により対応付けられた第１識別子を取得する第３取得部をさらに備え、
前記第１管理部は、前記第３取得部により取得された第１識別子と、前記抽出部により抽出された送信元アドレスとを対応付けて管理することを特徴とする伝送情報転送装置。
（付記５）  付記１乃至付記４のいずれかに記載の伝送情報転送装置において、
前記抽出部により抽出された第２識別子と送信元アドレスが前記第１管理部により対応付けられて管理されていない場合、前記第１管理部は、前記抽出部により抽出された第２識別子と送信元アドレスとを対応付けて管理することを特徴とする伝送情報転送装置。
（付記６）  複数の入出力部により伝送情報を入出力する伝送情報転送方法であって、
予め設定されたネットワークを示す識別子である第１識別子と、該第１識別子に対して予め設定され、前記複数の入出力部のうち前記予め設定されたネットワークに属する入出力部を示す入出力部情報とを対応付けてメモリに格納する第１格納ステップと、
所定のインデックスと、前記第１格納ステップにより前記メモリに格納される入出力部情報とを対応付け、キャッシュメモリに格納する第２格納ステップと、
所定のネットワークを示す識別子である第２識別子と、前記伝送情報の宛先としての物理アドレスである宛先アドレスと、前記伝送情報の出力先として前記複数の入出力部のいずれかを示す情報である出力先情報とを対応付けて管理する第１管理ステップと、
前記第２識別子と、前記伝送情報の送信元としての物理アドレスである送信元アドレスと、前記所定のインデックスとを対応付けて管理する第２管理ステップと、
前記複数の入出力部のいずれかに入力された伝送情報である入力伝送情報に含まれる第２識別子、宛先アドレス、送信元アドレスを抽出する抽出ステップと、
前記抽出ステップにより抽出された第２識別子及び宛先アドレスと前記第１管理ステップにより対応付けられている出力先情報を取得するとともに、前記抽出ステップにより抽出された第２識別子及び送信元アドレスと前記第２管理ステップにより対応付けられている所定のインデックスを取得する第１取得ステップと、
前記第１取得ステップにより取得された所定のインデックスと前記第２格納ステップにより対応付けられた入出力部情報を取得する第２取得ステップと、
前記１取得ステップにより取得された出力先情報と、前記２取得ステップにより取得された入出力ステップ情報とに基づいて前記入力伝送情報の出力先を前記複数の入出力部のいずれかより決定する出力先決定ステップとを備える伝送情報転送方法。
（付記７）  付記６に記載の伝送情報転送方法において、
前記第２格納ステップは、前記所定のインデックス及び前記入出力部情報に対して、前記第１格納ステップにより前記入出力部情報と対応付けられている第１識別子をさらに対応付けることを特徴とし、
前記第１格納ステップにより第前記１識別子に対応付けられた入出力部情報が更新された場合、前記第２格納ステップにより前記第１識別子と対応付けられた入出力部情報を前記第１格納ステップにより更新された入出力部情報に変更する入出力情報更新ステップをさらに備える伝送情報転送方法。
（付記８）  付記６または付記７に記載の伝送情報転送方法において、
前記第２格納ステップは、対応付けて前記キャッシュメモリに格納した情報に対して、さらに属性情報を付加することを特徴とする伝送情報転送方法。
（付記９）  付記７または付記８に記載の伝送情報転送方法において、
前記第１取得ステップにより取得された所定のインデックスと前記第２格納ステップにより対応付けられた第１識別子を取得する第３取得ステップをさらに備え、
前記第１管理ステップは、前記第３取得ステップにより取得された第１識別子と、前記抽出ステップにより抽出された送信元アドレスとを対応付けて管理することを特徴とする伝送情報転送方法。
（付記１０）  付記６乃至付記９のいずれかに記載の伝送情報転送方法において、
前記抽出ステップにより抽出された第２識別子と送信元アドレスが前記第１管理ステップにより対応付けられて管理されていない場合、前記第１管理ステップは、前記抽出ステップにより抽出された第２識別子と送信元アドレスとを対応付けて管理することを特徴とする伝送情報転送方法。
【図面の簡単な説明】
【００５８】
【図１】本実施の形態の全体構成を示す図である。
【図２】本実施の形態に係るＬ２スイッチの構成を示すブロック図である。
【図３】ＦＤＢを示す図である。
【図４】ＶＬＡＮテーブルメモリを示す図である。
【図５】ＶＬＡＮキャッシュを示す図である。
【図６】出力ポート決定処理の動作を示すフローチャートである。
【図７】ＶＬＡＮキャッシュ更新処理の動作を示すフローチャートである。
【図８】アドレス登録処理の動作を示すフローチャートである。
【図９】ＭＡＣ  ＶＬＡＮ機能を持つ従来のＬ２スイッチの構成を示すブロック図である。
【図１０】ＭＡＣ  ＶＬＡＮ機能を持つ従来のＬ２スイッチにおけるＭＡＣ  ＶＬＡＮテーブルメモリを示す図である。
【図１１】ＭＡＣ  ＶＬＡＮ機能を持つ従来のＬ２スイッチにおけるＦＤＢを示す図である。
【図１２】ＭＡＣ  ＶＬＡＮ機能を持つ従来のＬ２スイッチにおけるＶＬＡＮテーブルメモリを示す図である。
【図１３】ＭＡＣ  ＶＬＡＮ機能を持つ従来のＬ２スイッチの動作を示すフローチャートである。
【符号の説明】
【００５９】
１  Ｌ２スイッチ、２  管理ノード、３〜６  ノード、７  Ｌ２スイッチ、１１  スイッチＬＳＩ、１２  ＣＰＵ、１３  入力ポート、１４  出力ポート、１５  外部Ｉ／Ｆ、１１１  ＦＤＢ検索部、１１２  ＦＤＢ、１１３  テーブル制御部、１１４  ＶＬＡＮテーブルメモリ、１１５  ＶＬＡＮキャッシュ、１１６  出力ポート決定部。
【図１】
0004983712.tif 000002
【図２】
0004983712.tif 000003
【図３】
0004983712.tif 000004
【図４】
0004983712.tif 000005
【図５】
0004983712.tif 000006
【図６】
0004983712.tif 000007
【図７】
0004983712.tif 000008
【図８】
0004983712.tif 000009
【図９】
0004983712.tif 000010
【図１０】
0004983712.tif 000011
【図１１】
0004983712.tif 000012
【図１２】
0004983712.tif 000013
【図１３】
0004983712.tif 000014