(57)【特許請求の範囲】
【請求項１】
トランジスタのゲートに入力信号が入力される受信回路であって、
前記入力信号を反転して反転信号を出力する反転回路と、
第１のダイオードのカソードと第２のダイオードのアノードが接続される第１の端子と、前記第１のダイオードのアノードと前記第２のダイオードのカソードが接続されて構成される第２の端子を備える、前記入力信号と前記反転信号の電圧差が前記トランジスタのゲート酸化膜の耐圧範囲内に収まるように制御する保護回路と、
前記保護回路の前記第１の端子に前記入力信号が入力され、前記反転回路の出力端子とコンデンサの一方の端子が接続され、前記保護回路の前記第１の端子と前記トランジスタのゲートと第１の給電抵抗の一方の端子が接続され、前記保護回路の前記第２の端子と第２の給電抵抗の一方の端子と前記コンデンサの他方の端子が接続され、前記第１の給電抵抗の他方の端子と前記第２の給電抵抗の他方の端子とバイアス電源のプラス側の端子が接続される回路と、を備え、
前記保護回路の両端にバイアス電圧源から前記第１の給電抵抗と前記第２の給電抵抗を介してバイアス電圧源から直流電圧を供給し、前記保護回路の両端の直流電圧を同じにする、
ことを特徴とする受信回路。
【請求項２】
前記反転回路は、
トランジスタで構成されるインバータを奇数段直列接続し、入力側からスケールの小さい前記インバータを配置することを特徴とする請求項１または２に記載の受信回路。
【請求項３】
第１のトランジスタと第２のトランジスタのそれぞれのゲートに入力信号が入力されるシングル差動変換回路であって、
前記入力信号を反転して反転信号を出力する反転回路と、
第１のダイオードのカソードと第２のダイオードのアノードが接続される第１の端子と、前記第１のダイオードのアノードと前記第２のダイオードのカソードが接続されて構成される第２の端子を備える、前記入力信号と前記反転信号の電圧差が前記第１のトランジスタおよび前記第２のトランジスタのゲート酸化膜の耐圧範囲内に収まるように制御する保護回路と、
前記保護回路の前記第１の端子に前記入力信号が入力され、前記反転回路の出力端子とコンデンサの一方の端子が接続され、前記保護回路の前記第１の端子と前記第１のトランジスタのゲートと第１の給電抵抗の一方の端子とが接続され、前記第１の給電抵抗の他方の端子と第１のバイアス電源のプラス側の端子が接続され、前記コンデンサの他方の端子と前記保護回路の前記第２の端子と前記第２のトランジスタのゲートと第２の給電抵抗の一方の端子とが接続され、前記第２の給電抵抗の他方の端子と第２のバイアス電源のプラス側の端子が接続される回路と、を備え、
前記保護回路の両端にバイアス電圧源から前記第１の給電抵抗と前記第２の給電抵抗を介してバイアス電圧源から直流電圧を供給し、前記保護回路の両端の直流電圧を同じにする、
ことを特徴とするシングル差動変換回路。
【請求項４】
前記反転回路は、０ｄＢ反転アンプであることを特徴とする請求項４に記載のシングル差動変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電圧の入力信号からトランジスタを保護する技術に関連する。
【背景技術】
【０００２】
近年、トランジスタを用いた回路において、その回路に供給する電源電圧より低い電源電圧のトランジスタを使用することがある。例えば、電源電圧３．３ＶのＣＭＯＳ（Metal-Oxide-Semiconductor）回路に、１．２Ｖ用トランジスタを使用することがある。理由として、低い電源電圧のトランジスタは相互コンダクタンス（ｇｍ）が大きいためである。
【０００３】
通常、３．３Ｖを供給する電源電圧の回路では３．３Ｖ用トランジスタを使用する、また１．２Ｖを供給する電源電圧の回路では１．２Ｖ用トランジスタを使用する。また、電源電圧３．３Ｖの回路内の信号が３．３Ｖ以上になるようなことは通常避ける。同じように電源電圧１．２Ｖの回路内の信号においても、回路内の信号が１．２Ｖ以上にならないようにしている。さらに、３．３Ｖ用トランジスタのゲート酸化膜は３．３Ｖ程度の入力信号が入ってきても破壊されないし、１．２Ｖ用トランジスタのゲート酸化膜は１．２Ｖ程度の入力信号が入ってきても破壊されない。図５にＣＭＯＳトランジスタの電源電圧における「耐圧」「ｇｍ」「酸化膜厚」の分類を示す。
【０００４】
しかしながら、ｇｍが大きいトランジスタはゲート酸化膜の耐圧が低いため次のような問題がある。
例えば、図６に示す受信回路のように、初段アンプＯＰ１が高利得モードで動作している時にＶｉｎから大信号入力Ｖｉｎ＿ｓｉｇが入ってくると、その大信号入力Ｖｉｎ＿ｓｉｇが初段アンプＯＰ１で増幅される。増幅された信号が次段アンプの１．２Ｖ用トランジスタＴｒ１（Ｖｄｄ３．３Ｖに接続）のゲートに入力されるとゲート酸化膜に大電圧がかかりゲート酸化膜が破壊されてしまう。
【０００５】
図７は、図６の受信回路に示した矢印の各ポイントの波形を（Ｖｉｎ＿ｓｉｇ、Ｖｌｎａ＿ｏｕｔ、Ｖｍｉｘ＿ｉｎ）示す図（電圧−時間）である。図７では０ｄＢｍ信号が入力され、バイアス電圧源Ｖｄｃ１により直流電圧Ｖｄｃ分プラス側にＶｉｎ＿ｓｉｇがある。Ｖｉｎ＿ｓｉｇが初段アンプＯＰ１（インダクタ負荷型）で増幅されＶｌｎａ＿ｏｕｔの電圧振幅が最大で電源電圧の２倍に達して出力される。そして、Ｖｌａｎ＿ｏｕｔはコンデンサＣ１により直流分がカットされＶｍｉｘ＿ｉｎになり、トランジスタＴｒ１のゲートにＶｍｉｘ＿ｉｎが入力される。つまり、図６に示す回路構成ではトランジスタＴｒ１に規格以上の電圧が入力され破壊されることが分かる。
【０００６】
そこで、図８に示すようにダイオードＤ１とＤ２を抵抗Ｒ１と並列に、ダイオードＤ１とダイオードＤ２の接続が逆向きになるように接続する。このダイオードＤ１、Ｄ２は、閾値Ｖｔの信号クリッピングダイオードであり、初段アンプＯＰ１で増幅されるＶｌｎａ＿ｏｕｔを閾値Ｖｔでクリッピングする。
【０００７】
図９は、図８の受信回路に示した矢印の各ポイントの波形（Ｖｉｎ＿ｓｉｇ、Ｖｌｎａ＿ｏｕｔ、Ｖｍｉｘ＿ｉｎ）を示す図（電圧−時間）である。図８では０ｄＢｍの信号が入力され、バイアス電圧源Ｖｄｃ１により直流電圧Ｖｄｃ分プラス側にＶｉｎ＿ｓｉｇがある。Ｖｉｎ＿ｓｉｇは初段アンプＯＰ１で増幅され、Ｖｌｎａ＿ｏｕｔの電圧振幅がダイオードＤ１、Ｄ２により２Ｖｔ幅でクリップされる。このＶｌａｎ＿ｏｕｔはコンデンサＣ１により直流分がカットされＶｍｉｘ＿ｉｎになり、トランジスタＴｒ１のゲートに
Ｖｍｉｘ＿ｉｎが入力される。つまり、トランジスタＴｒ１にかかる電圧はＶｄｃ±Ｖｔの範囲となるが、それでもゲート酸化膜耐圧を超えている場合があり、トランジスタＴｒ１に規格以上の電圧が入力され破壊または劣化することが分かる。
【０００８】
また、特許文献１〜４などが提案されている。
特許文献１では、演算増幅器を用いた電圧増幅回路の出力短絡回復時に大きなスパイク電圧を発生させない電圧増幅回路が提案されている。
【０００９】
特許文献２では、印加された高周波電力の増大に伴いインピーダンスが低下する回路として、ダイオードの逆並列接続によるダイオード対(ＡＰＤＰ)を半導体装置の入力部とＧＮＤ間に接続する提案がされている。
【００１０】
特許文献３では、伝送信号が直流分の変動を伴わない時は，クランプＰダイオ−ドに並列に抵抗を接続することにより、クランプ回路を排除し、受信ダイナミツクレンジを広くする提案がされている。
【００１１】
特許文献４では、信号入力端子に接続するダイオ−ドと同特性の第２のダイオ−ドを、前記のダイオ−ドと過電圧吸収回路の間に直列に挿入し、この第２のダイオ−ドの両端の電圧を過電圧吸収回路の基準電圧から減算することにより、ダイオ−ド特性に起因する誤差を補償する提案がされている。
【特許文献１】特開平１１−１５４８３１号広報
【特許文献２】特開２００３−２９７９３４号公報
【特許文献３】特開昭６２−６２４７１８号公報
【特許文献４】特開昭６３−１２４７２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
トランジスタに高電圧の入力信号が入力されてもゲート酸化膜の破壊および劣化を防止することを目的とする。
【課題を解決するための手段】
【００１３】
第１の態様では、トランジスタのゲートにゲート酸化膜の耐圧範囲を超える入力信号が入力される受信回路であって、前記入力信号を反転して反転信号を出力する反転回路と、前記トランジスタのゲートと前記反転回路の出力との間に設けられ、前記入力信号と前記反転信号の電圧差が前記ゲート酸化膜の耐圧範囲内に収まるように制御する保護回路と、を備える受信回路を用いる。
【００１４】
第２の態様では、トランジスタのゲートにゲート酸化膜の耐圧範囲を超える入力信号が入力されるシングル差動変換回路は、前記入力信号を反転して反転信号を出力する反転回路と、前記トランジスタのゲートと前記反転回路の出力との間に設けられ、前記入力信号と前記反転信号の電圧差が前記ゲート酸化膜の耐圧範囲内に収まるように制御する保護回路と、前記保護回路の両端にそれぞれ前記トランジスタと同等のトランジスタを配置し、前記保護回路の両端それぞれにゲートを接続したシングル差動変換回路を用いる。
【発明の効果】
【００１５】
トランジスタに高電圧の入力信号が入力されてもゲート酸化膜の破壊および劣化を防止することができる。
【発明を実施するための最良の形態】
【００１６】
以下図面に基づいて、本発明の実施形態について詳細を説明する。
（実施例１）
図１は、無線装置などの受信部に使用されるＣＭＯＳ（Metal-Oxide-Semiconductor）受信回路の一部を示す図である。図１に示す回路はトランジスタのゲート酸化膜の破壊または劣化を防止するための保護回路が示されている。
【００１７】
図１の受信回路は、初段アンプＯＰ１、コンデンサＣ１、コンデンサＣ２、インバータＩＮＶ１（反転回路）、コンデンサＣ３、ダイオードＤ１、ダイオードＤ２、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、トランジスタＴｒ１、バイアス電圧源Ｖｄｃ１などから構成される。
【００１８】
初段アンプＯＰ１の入力端子は例えば、アンテナ（不図示）などから入力された信号を入力する回路に接続されている。初段アンプＯＰ１の出力はコンデンサＣ１、Ｃ２に接続されている。ここで、コンデンサＣ１とコンデンサＣ２は別々に設けているが、コンデンサＣ１だけを用いコンデンサＣ１の出力信号をインバータＩＮＶ１に入力してもよい。
【００１９】
保護回路は、トランジスタＴｒ１のゲートと反転回路であるインバータＩＮＶ１の出力との間に設けられ、入力信号と反転信号の電圧差がゲート酸化膜の耐圧範囲内に収まるように制御する。そして、保護回路は、２つのダイオードから構成され、ダイオードは逆向きに並列に接続し、ダイオードの両端にバイアス電圧源から給電抵抗を介して直流電圧を供給し、ダイオードの両端の直流電圧を同じにする。
【００２０】
実施例１では、コンデンサＣ１の出力には、ダイオードＤ１のカソードと、ダイオードＤ２のアノードと、抵抗Ｒ１の一方と、トランジスタＴｒ１のゲートが接続されている。コンデンサＣ３には、ダイオードＤ１のアノードと、ダイオードＤ２のカソードと、抵抗Ｒ３の一方とが接続されている。
【００２１】
コンデンサＣ２とコンデンサＣ３の間にはインバータＩＮＶ１が接続されている。
バイアス電圧源Ｖｄｃ１のプラス側には、抵抗Ｒ１と抵抗Ｒ２の他端が接続されている。バイアス電圧源Ｖｄｃ１のマイナス側はＧＮＤ（グランド）に接続されている。抵抗Ｒ２の一端はＶｄｄ（電源電圧）に接続され、他端はトランジスタＴｒ１のソースに接続されている。トランジスタＴｒ１のドレインはＧＮＤ（グランド）に接続されている。
【００２２】
初段アンプＯＰ１は、例えばＲＦ（Radio Frequency）部に設けられたローノイズアンプなどの増幅器であり、高負荷利得モードで動作している。受信した信号（Ｖｉｎ＿ｓｉｇ）を増幅する。
【００２３】
コンデンサＣ１、コンデンサＣ２は、初段アンプＯＰ１の出力信号（Ｖｌｎａ＿ｏｕｔ）の直流成分を除去するコンデンサである。
インバータＩＮＶ１は、入力端子から入力された信号を反転して出力する。例えば、ＣＭＯＳインバータ回路である。
【００２４】
コンデンサＣ３は、インバータＩＮＶ１の出力の直流成分を除去するコンデンサである。
ダイオードＤ１、ダイオードＤ２は、コンデンサＣ１とコンデンサＣ３の出力信号を、各ダイオードの有する閾値でクリップする。
【００２５】
トランジスタＴｒ１は、例えば、初段アンプＯＰ１の次段に接続されるミキサ回路の入力回路の一部を構成するＮＭＯＳトランジスタである。
バイアス電圧源Ｖｄｃ１は、直流電源であり抵抗Ｒ１、Ｒ３（給電抵抗）を介してダイオードＤ１、ダイオードＤ２の両端に直流電圧を供給する。また、ダイオードＤ１、Ｄ２
の両端にバイアス電圧源から給電抵抗Ｒ１、Ｒ３を介して直流電圧を供給し、ダイオードの両端の直流電圧を同じにする。
【００２６】
図２は、図１の受信回路に示した矢印の各ポイントの波形（Ｖｉｎ＿ｓｉｇ、Ｖｌｎａ＿ｏｕｔ、Ｖｍｉｘ＿ｉｎ）を示す図（電圧−時間）である。図１のＶｉｎ＿ｓｉｇは、Ｖｉｎ端子に入力された０ｄＢｍの信号がバイアス電圧源Ｖｄｃ１から供給抵抗Ｒ１を介して供給される直流電圧Ｖｄｃ分プラス側に上昇した波形である。次に、Ｖｉｎ＿ｓｉｇは初段アンプＯＰ１で増幅されＶｌｎａ＿ｏｕｔが出力される。ダイオードＤ１、Ｄ２の一方の端子に信号電圧、他方の端子に反転信号が加わるため、ダイオードＤ１、Ｄ２の閾値（一般的なダイオードでは約０．７Ｖ〜１．０Ｖ）が半分になる。次に、このＶｌａｎ＿ｏｕｔはコンデンサＣ１により直流分がカットされＶｍｉｘ＿ｉｎになり、トランジスタＴｒ１のゲートにＶｍｉｘ＿ｉｎが入力される。
【００２７】
つまり、トランジスタＴｒ１にかかる電圧はＶｄｃ±Ｖｔ／２となり、振幅が０．８Ｖ程度の電圧がかかるだけになりトランジスタＴｒ１が破壊されたり特性劣化したりすることを防止できる。
【００２８】
（実施例２）
図２は、無線装置などの受信部に使用されるＣＭＯＳ（Metal-Oxide-Semiconductor）受信回路の一部を示す図である。図２に示す回路は図１に示すインバータＩＮＶ１を奇数個のインバータにより構成した場合のトランジスタのゲート酸化膜の破壊または劣化を防止するための保護回路を示す図である。
【００２９】
図２の受信回路は、初段アンプＯＰ１、コンデンサＣ１、コンデンサＣ２、インバータＩＮＶ２、インバータＩＮＶ３、インバータＩＮＶ４、コンデンサＣ３、ダイオードＤ１、ダイオードＤ２、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、トランジスタＴｒ１、バイアス電圧源Ｖｄｃ１などから構成される。
【００３０】
図３の構成は、図１に示したインバータＩＮＶ１の代わりにインバータＩＮＶ２、インバータＩＮＶ３、インバータＩＮＶ４に置き換えたものである。
インバータＩＮＶ２の入力はコンデンサＣ２に接続され、インバータＩＮＶ２の出力はインバータＩＮＶ３の入力に接続され、インバータＩＮＶ３の出力はインバータＩＮＶ４の入力に接続され、インバータＩＮＶ４の出力はコンデンサＣ３に接続される。
【００３１】
このように奇数個のインバータを直列に接続することにより反転信号が実施例１と同様に生成することができる。
また、初段アンプＯＰ１の負荷容量を小さくするためにインバータを複数段にする。そして、初段のインバータＩＮＶ２から順にインバータのサイズを大きくしていく。つまり、インバータサイズをインバータＩＮＶ２＜インバータＩＮＶ３＜インバータＩＮＶ４になるように構成する。ここで、インバータのサイズとはインバータを構成するトランジスタのスケールサイズのことである。
なお、インバータＩＮＶ２、３、４は１．２Ｖ用インバータを使用することが望ましい。
【００３２】
（実施例３）
図４は、無線装置などの受信部に使用されるＣＭＯＳ（Metal-Oxide-Semiconductor）受信回路の一部を示す図である。図４に示す回路はトランジスタのゲート酸化膜の破壊または劣化を防止するための保護回路を用いたシングル差動変換回路を示す。
【００３３】
図４の回路は、初段アンプＯＰ１、コンデンサＣ１、コンデンサＣ２、反転回路ＯＰ２（例えば、高耐圧の０ｄＢ反転アンプ）、コンデンサＣ３、ダイオードＤ１、ダイオード
Ｄ２、抵抗Ｒ４、抵抗Ｒ５、抵抗Ｒ６、抵抗Ｒ７、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ４、バイアス電圧源Ｖｄｃ３、バイアス電圧源Ｖｄｃ４などから構成される。
【００３４】
初段アンプＯＰ１の入力端子はアンテナ（不図示）などから入力された信号を入力する回路に接続されている。初段アンプＯＰ１の出力はコンデンサＣ１、Ｃ２に接続されている。ここで、コンデンサＣ１とコンデンサＣ２は別々に設けているが、コンデンサＣ１だけを用いコンデンサＣ１の出力信号を反転回路ＯＰ１に入力してもよい。
【００３５】
保護回路は、トランジスタＴｒ１のゲートと反転回路であるインバータＩＮＶ１の出力との間に設けられ、入力信号と反転信号の電圧差がゲート酸化膜の耐圧範囲内に収まるように制御する。そして、保護回路は、２つのダイオードから構成され、ダイオードは逆向きに並列に接続し、ダイオードの両端にバイアス電圧源から給電抵抗を介して直流電圧を供給し、ダイオードの両端の直流電圧を同じにする。
【００３６】
実施例３では、コンデンサＣ１の出力には、ダイオードＤ１のカソードと、ダイオードＤ２のアノードと、抵抗Ｒ４の一方と、トランジスタＴｒ１のゲートが接続されている。コンデンサＣ３の出力には、ダイオードＤ１のアノードと、ダイオードＤ２のカソードと、抵抗Ｒ５の一方と、トランジスタＴｒ３のゲートが接続されている。
【００３７】
バイアス電圧源Ｖｄｃ３のプラス側には、抵抗Ｒ４の他端が接続されている。バイアス電圧源Ｖｄｃ３のマイナス側はＧＮＤ（グランド）に接続されている。
コンデンサＣ２とコンデンサＣ３の間には反転回路ＯＰ２が接続されている。
【００３８】
バイアス電圧源Ｖｄｃ４のプラス側には、抵抗Ｒ５の他端が接続されている。バイアス電圧源Ｖｄｃ４のマイナス側はＧＮＤ（グランド）に接続されている。
抵抗Ｒ６の一端はＶｄｄ（電源電圧）に接続され、他端はトランジスタＴｒ２のソースに接続されている。また、トランジスタＴｒ２のドレインはトランジスタＴｒ１のソースに接続されている。トランジスタＴｒ１のドレインはＧＮＤ（グランド）に接続されている。
【００３９】
抵抗Ｒ７の一端はＶｄｄ（電源電圧）に接続され、他端はトランジスタＴｒ４のソースに接続されている。また、トランジスタＴｒ４のドレインはトランジスタＴｒ３のソースに接続されている。トランジスタＴｒ３のドレインはＧＮＤ（グランド）に接続されている。
【００４０】
トランジスタＴｒ２、Ｔｒ４のゲートは直流電圧源に接続されている。例えば、Ｖｄｄと接続してもよいし、Ｖｄｄ×３／２程度の電圧でもよい。なお、トランジスタＴｒ２、Ｔｒ４を用いず直接抵抗Ｒ６、Ｒ７と接続してもよい。
【００４１】
初段アンプＯＰ１は、例えばＲＦ（Radio Frequency）部に設けられたローノイズアンプなどの増幅器であり、高負荷利得モードで動作している。受信した信号（Ｖｉｎ＿ｓｉｇ）を増幅する。
【００４２】
コンデンサＣ１、コンデンサＣ２は、初段アンプＯＰ１の出力信号（Ｖｌｎａ＿ｏｕｔ）の直流成分を除去するコンデンサである。
コンデンサＣ３は、インバータＩＮＶ１の出力の直流成分を除去するコンデンサである。
【００４３】
ダイオードＤ１、ダイオードＤ２は、コンデンサＣ１とコンデンサＣ３の出力信号を、
各ダイオードの有する閾値でクリップする。
トランジスタＴｒ１は、例えば、初段アンプＯＰ１の次段に接続される回路の入力回路の一部を構成するＮＭＯＳトランジスタである。トランジスタＴｒ２とトランジスタＴｒ１はカスケード接続されたＮＭＯＳトランジスタである。
【００４４】
同様に、トランジスタＴｒ３は、例えば、次段に接続される回路の入力回路の一部を構成するＮＭＯＳトランジスタである。なお、トランジスタＴｒ４とトランジスタＴｒ３はカスケード接続されたＮＭＯＳトランジスタである。
【００４５】
バイアス電圧源Ｖｄｃ３、Ｖｄｃ４は、直流電源であり抵抗Ｒ４、Ｒ５（給電抵抗）を介してダイオードＤ１、ダイオードＤ２に直流電圧を供給し、ダイオードの両端の直流電圧を同じにする。
【００４６】
反転回路ＯＰ２は、線形性が高く高耐圧な反転アンプであることが望ましい。
上記のように保護回路を用いたシングル差動変換回路を構成することにより、トランジスタＴｒ１、Ｔｒ３にかかる電圧はＶｄｃ±Ｖｔ／２を越えることがなくなる。本例では振幅が０．８Ｖ程度の電圧がかかるだけになりトランジスタＴｒ１、Ｔｒ３が破壊されたり特性劣化したりすることを防止することもできる。
【００４７】
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【図面の簡単な説明】
【００４８】
【図１】実施例１のトランジスタ保護回路を示す図である。
【図２】実施例１のトランジスタ保護回路の動作を示す波形図である。
【図３】実施例２のトランジスタ保護回路を示す図である。
【図４】実施例３のトランジスタ保護回路を備えたシングル差動変換回路を示す図である。
【図５】ＣＭＯＳトランジスタの電源電圧における「耐圧」「ｇｍ」「酸化膜厚」の分類を示す表である。
【図６】従来の受信回路を示す図である。
【図７】従来の受信回路の動作を示す波形図である。
【図８】従来のトランジスタ保護回路を示す図である。
【図９】従来のトランジスタ保護回路の動作を示す波形図である。
【符号の説明】
【００４９】
ＯＰ１      初段アンプ
ＯＰ２      反転回路
Ｃ１、Ｃ２、Ｃ３      コンデンサ
Ｄ１、Ｄ２      ダイオード
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７      抵抗
Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４      トランジスタ
Ｖｄｃ１、Ｖｄｃ３、Ｖｄｃ４      バイアス電圧源
【図１】
0004983665.tif 000002
【図３】
0004983665.tif 000003
【図４】
0004983665.tif 000004
【図５】
0004983665.tif 000005
【図６】
0004983665.tif 000006
【図８】
0004983665.tif 000007
【図２】
0004983665.tif 000008
【図７】
0004983665.tif 000009
【図９】
0004983665.tif 000010