(57)【特許請求の範囲】
【請求項１】
第１導電型半導体基板の第１主面の表面層に、選択的に形成された第２導電型ベース領域と、該第２導電型ベース領域の表面層に選択的に形成された第１導電型エミッタ領域と、該第１導電型エミッタ領域と前記第１導電型半導体基板に挟まれた前記第２導電型ベース領域上にゲート絶縁膜を介して形成されたゲート電極と、前記第１導電型エミッタ領域上と前記第２導電型ベース領域上に形成されたエミッタ電極と、前記第１導電型半導体基板を１５０μｍ以下に薄くした第２主面の表面層に形成された厚さが１μｍ以下の第２導電型コレクタ領域と、該第２導電型コレクタ領域上に形成されたコレクタ電極とを具備する半導体装置であって、
前記第２導電型コレクタ領域と離して前記第１導電型半導体基板の不純物濃度より高い不純物濃度で、第１導電型半導体基板内に形成された第１導電型フィールドストップ領域とを有し、該第１導電型フィールドストップ領域と前記第２導電型コレクタ領域との間が前記第１導電型半導体基板の不純物濃度の領域で分離されていることを特徴とする半導体装置。
【請求項２】
第１導電型半導体基板の第１主面の表面層に、選択的に形成された第２導電型ベース領域と、該第２導電型ベース領域の表面層に選択的に形成された第１導電型エミッタ領域と、該第１導電型エミッタ領域と前記第１導電型半導体基板に挟まれた前記第２導電型ベース領域上にゲート絶縁膜を介して形成されたゲート電極と、前記第１導電型エミッタ領域上と前記第２導電型ベース領域上に形成されたエミッタ電極と、前記第１導電型半導体基板を１５０μｍ以下に薄くした第２主面の表面層に形成された厚さが１μｍ以下の第２導電型コレクタ領域と、該第２導電型コレクタ領域上に形成されたコレクタ電極とを具備する半導体装置であって、
前記第２導電型コレクタ領域と離して前記第１導電型半導体基板の不純物濃度より高い不純物濃度で、第１導電型半導体基板内に形成された第１導電型フィールドストップ領域とを有し、該第１導電型フィールドストップ領域の不純物ピーク濃度が１０１５〜１０１７ｃｍ−３であり、該第１導電型フィールドストップ領域と前記第２導電型コレクタ領域との間が前記第１導電型半導体基板の不純物濃度より1桁以内の不純物濃度高さの領域で分離されていることを特徴とする半導体装置。
【請求項３】
前記第１導電型フィールドストップ領域が離れて複数個形成されることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第２導電型コレクタ領域の表面から前記第１導電型半導体基板内に到達するように形成された複数個の溝と、該溝内を充填する絶縁膜と、該溝の各先端部に個別に形成された前記第１導電型フィールドストップ領域とを有することを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１導電型フィールドストップ領域の前記第２主面に投影した平面形状が、格子状であることを特徴とする請求項１または２に記載の半導体装置。
【請求項６】
前記第１導電型フィールドストップ領域の前記第２主面に投影した平面形状が、セル状もしくはストライプ状であることを特徴とする請求項３または４に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電力変換装置などに用いられる絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと称す。ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｉｔｏｒ）などの半導体装置に関する。
【０００２】
【従来の技術】
近年、６００〜１２００Ｖ耐圧のＩＧＢＴなどのＭＯＳ制御型の電力用半導体デバイスでは、動作時のエネルギー損失の低減と、ウェハコストの削減のために、エピタキシャル基板よりも安価なＦＺ（Ｆｌｏｔｉｎｇ  Ｚｏｎｅ）基板を用いて、そのＦＺ基板の厚さを１５０μｍ以下と極めて薄く加工し、デバイスを作り込む技術が脚光を浴びている。特に、耐圧が１２００ＶクラスのＩＧＢＴでは、オン電圧や順阻止耐圧などで、良好な電気的特性が得られるフィールドストップ（Ｆｉｅｌｄ  Ｓｔｏｐ）型ＩＧＢＴ（以下、ＦＳ−ＩＧＢＴと称す）と呼ばれるＩＧＢＴが注目されている。
【０００３】
図７は、従来のＦＳ−ＩＧＢＴであり、同図（ａ）は要部断面図、同図（ｂ）は同図（ａ）のＹ−Ｙ線上での不純物濃度分布図である。
同図（ａ）において、ｎ- 半導体基板２００の第１主面側の表面層にｐベース領域５２を形成し、ｐベース領域５２の表面層にｎ+ エミッタ領域５３を形成し、ｎ- 半導体基板２００とｎ+ エミッタ領域５３に挟まれたｐベース領域５２上にゲート絶縁膜５４を介してゲート電極５５を形成し、その上に層間絶縁膜５６を形成し、ｎ+ エミッタ領域５３上とｐベース領域５２上にエミッタ電極６０を形成する。その上に図示しないパッシベーション膜を被覆する。
【０００４】
一方、ｎ- 半導体基板２００の第２主面側の表面層にｎ型ＦＳ領域５９を形成し、このｎ型ＦＳ領域５９の表面層にｐ+ コレクタ領域５７を形成し、ｐ+ コレクタ領域５７上にコレクタ電極６１を形成する。ｎ- 半導体基板２００の各領域が形成されない領域が、ｎ- ベース領域５１となる。
この従来のＦＳ−ＩＧＢＴでは、前記したように、エミッタ電極６０が形成される前に、コレクタ側のウエハ表面に、リンイオンなどのｎ型不純物とボロンイオンなどのｐ型不純物をイオン注入により打ち込み、４００℃程度の低温で熱処理して電気的に活性化して、ｎ型ＦＳ領域５９とｐ+ コレクタ領域５７を形成する。以下に説明するこれらの領域の不純物濃度は、活性化した不純物濃度のことである。
【０００５】
この従来のＦＳ−ＩＧＢＴは、エピタキシャル基板を用いて形成した従来のパンチスルー型ＩＧＢＴ（ＰＴ−ＩＧＢＴ）の数百μｍの厚いコレクタ領域を１μｍ以下と極めて薄くした構造であり、従って、全体の半導体基板２００の厚さも１５０μｍ以下と極めて薄くなっている。
同図（ｂ）において、空乏層の伸びを抑えるフィールドストップ領域となるｎ型ＦＳ領域５９を形成する。このｎ型ＦＳ領域５９は、従来のエピタキシャル基板を用いたパンチスルー型ＩＧＢＴ（以下、ＰＴ−ＩＧＢＴという）のｎバッファ領域よりも不純物濃度が低いことが特徴である。その理由をつぎに説明する。
【０００６】
図８は、従来のエピタキシャル基板を用いたパンチスルー型ＩＧＢＴ（ＰＴ−ＩＧＢＴ）であり、同図（ａ）は要部断面図、同図（ｂ）はＹ−Ｙ線上での不純物濃度分布図である。
図８に示すように、従来のエピタキシャル基板３００を用いたＰＴ−ＩＧＢＴでは、数百μｍと厚い高濃度のｐ+ コレクタ領域７７となるｐ+ 半導体基材上に、比較的高濃度の空乏層をストップさせるｎバッファ領域７９をエピタキシャル成長で形成する。このｎバッファ領域７９上に低濃度のｎ- 半導体領域８０を形成し、このｎ- 半導体領域８０の表面層にｐベース領域５２やｎ+ エミッタ領域５３などを形成する。このｎ- 半導体領域８０のｐベース領域５２を形成しない領域がｎ- ベース領域７１となる。
【０００７】
このｎバッファ領域７９の不純物濃度を比較的高い値にするのは、不純物濃度が極めて高いｐ+ コレクタ領域７７からの正孔の注入を抑え、空乏層の伸びを完全に止めるためである。
また、ｐ+ コレクタ領域７７の不純物濃度を極めて高い値にするのは、ｐ+ コレクタ領域７７の厚さが数百μｍと厚いために、小さなオン電圧（ＶCE(sat))を得るためには、このｐ+ コレクタ領域７７の抵抗を極めて小さな値にしなければならないからである。
【０００８】
一方、従来のＦＳ−ＩＧＢＴでは、順阻止状態では空乏層の伸びを、ｐ+ コレクタ領域５７に接して形成されるｎ型ＦＳ領域５９で、ストップするために、ＰＴ−ＩＧＢＴと同様にｎ- ベース領域５１の厚さを薄くできる。また、前記したように、ｐ+ コレクタ領域５７の厚さをＰＴ−ＩＧＢＴより大幅に薄くできるために、ｐ+ コレクタ領域５７の不純物濃度を、ＰＴ−ＩＧＢＴに比べて低くできる。このｐ+ コレクタ領域５７の不純物濃度を低くすることで、オン状態でｐ+ コレクタ領域５７からのｎ- ベース領域５１に蓄積されるキャリア量を、ＰＴ−ＩＧＢＴと比べて小さくできる。
【０００９】
ｎ- ベース領域５１に蓄積されるキャリア量を少なくすることで、ライフタイムキラーの導入なしでターンオフ時間を短縮できる。また、ライフタイムキラーの導入がないことで、オン電圧を小さくできる。
また、ｐ+ コレクタ領域５７からの正孔の注入効率を所定の値にするために、ｎ型ＦＳ領域５９の不純物濃度をｐ+ コレクタ領域５７の不純物濃度より小さくする必要がある。その結果、ｎ型ＦＳ領域５９の不純物濃度は、ＰＴ−ＩＧＢＴのｎバッファ領域７９の不純物濃度に比べて低い値となる。このことがＦＳ−ＩＧＢＴの特徴である。
【００１０】
【発明が解決しようとする課題】
しかし、この従来のＦＳ−ＩＧＢＴのｐ+ コレクタ領域５７は、前記したように、ＰＴ−ＩＧＢＴのｐ+ コレクタ領域７７と比べて不純物濃度が低く、厚さが大幅に薄く、また、ｎバッファ領域７９に相当するｎ型ＦＳ領域５９の不純物濃度も低いために、ｐ+ コレクタ領域５７やｎ型ＦＳ領域５９に部分的な欠損（欠落箇所）が生じ易い。
【００１１】
イオン注入前に、コレクタ側のウエハの表面に付着したごみ・ほこりなどによりｎ型ＦＳ領域５９の一部分でも形成されない箇所（欠損箇所）があると、ｐベース領域５２側からから伸びてきた空乏層が容易にｐ+ コレクタ領域５７にパンチスルーして、ＩＧＢＴの耐圧が劣化する。
また、ｐ+ コレクタ領域５７が形成されない箇所があると、ｎ型ＦＳ領域５９の不純物濃度が通常のｐｎダイオードのｎ領域と比べて大幅に高くなっているために、ｐ+ コレクタ領域５７とｎ型ＦＳ領域５９からなるｐ／ｎ接合が順バイアスされ難くなり、その結果、ｐ+ コレクタ領域５７からｎ型ＦＳ領域５９への正孔の注入が起こり難くなり、オン電圧が上昇する。
【００１２】
この発明の目的は、前記の課題を解決して、ｐ+ コレクタ領域とｎ型ＦＳ領域の部分的な欠損が、オン電圧特性や耐圧特性に及ぼす影響を小さくできる半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
前記の目的を達成するために、第１導電型半導体基板の第１主面の表面層に、選択的に形成された第２導電型ベース領域と、該第２導電型ベース領域の表面層に選択的に形成された第１導電型エミッタ領域と、該第１導電型エミッタ領域と前記第１導電型半導体基板に挟まれた前記第２導電型ベース領域上にゲート絶縁膜を介して形成されたゲート電極と、前記第１導電型エミッタ領域上と前記第２導電型ベース領域上に形成されたエミッタ電極と、前記第１導電型半導体基板を１５０μｍ以下に薄くした第２主面の表面層に形成された厚さが１μｍ以下の第２導電型コレクタ領域と、該第２導電型コレクタ領域上に形成されたコレクタ電極とを具備する半導体装置であって、
前記第２導電型コレクタ領域と離して前記第１導電型半導体基板の不純物濃度より高い不純物濃度で、第１導電型半導体基板内に形成された第１導電型フィールドストップ領域とを有し、該第１導電型フィールドストップ領域と前記第２導電型コレクタ領域との間が前記第１導電型半導体基板の不純物濃度の領域で分離されている構成とする。
【００１４】
また、第１導電型半導体基板の第１主面の表面層に、選択的に形成された第２導電型ベース領域と、該第２導電型ベース領域の表面層に選択的に形成された第１導電型エミッタ領域と、該第１導電型エミッタ領域と前記第１導電型半導体基板に挟まれた前記第２導電型ベース領域上にゲート絶縁膜を介して形成されたゲート電極と、前記第１導電型エミッタ領域上と前記第２導電型ベース領域上に形成されたエミッタ電極と、前記第１導電型半導体基板を１５０μｍ以下に薄くした第２主面の表面層に形成された厚さが１μｍ以下の第２導電型コレクタ領域と、該第２導電型コレクタ領域上に形成されたコレクタ電極とを具備する半導体装置であって、
前記第２導電型コレクタ領域と離して前記第１導電型半導体基板の不純物濃度より高い不純物濃度で、第１導電型半導体基板内に形成された第１導電型フィールドストップ領域とを有し、該第１導電型フィールドストップ領域の不純物ピーク濃度が１０１５〜１０１７ｃｍ−３であり、該第１導電型フィールドストップ領域と前記第２導電型コレクタ領域との間が前記第１導電型半導体基板の不純物濃度より1桁以内の不純物濃度高さの領域で分離されている構成とする。
【００１５】
また、前記第１導電型フィールドストップ領域が離れて複数個形成されるとよい。
また、前記第２導電型コレクタ領域の表面から前記第１導電型半導体基板内に到達するように形成された複数個の溝と、該溝内を充填する絶縁膜と、該溝の各先端部に個別に形成された前記第１導電型フィールドストップ領域とを有するとよい。
【００１６】
【００１７】
また、前記第１導電型フィールドストップ領域の前記第２主面に投影した平面形状が、格子状であるとよい。
また、前記第１導電型フィールドストップ領域の前記第２主面に投影した平面形状が、セル状もしくはストライプ状であるとよい。
【００１８】
【発明の実施の形態】
図１は、この発明の第１実施例の半導体装置であり、同図（ａ）は要部断面図、同図（ｂ）は同図（ａ）のＹ−Ｙ線上での不純物濃度分布（拡散プロフィル）図である。従来のＦＳ−ＩＧＢＴとの違いは、ｐ+ コレクタ領域７とｎ型ＦＳ領域９が接していない点である。また、以下の実施例では、ゲート部分がトレンチ構造であっても同様の効果がある。
【００１９】
同図（ａ）において、ｎ- 半導体基板１００の第１主面側の表面層にｐベース領域２を形成し、このｐベース領域２の表面層にｎ+ エミッタ領域３を形成する。ｎ- 半導体基板１００（ｎ- ベース領域１）とｎ+ エミッタ領域３に挟まれたｐベース領域２上にゲート絶縁膜４を介してゲート電極５を形成し、その上に層間絶縁膜６を形成し、層間絶縁膜にコンタクトホールを開けて、前記のｎ+ エミッタ領域３上とｐベース領域２上にエミッタ電極１０を形成する。その後、表面に図示しないパッシベーション膜を被覆する。
【００２０】
一方、ｎ- 半導体基板１００の第２主面から所定の深さに、空乏層の伸びを抑える働きがあるｎ型ＦＳ領域９を形成し、このｎ型ＦＳ領域９より低い不純物濃度で、ｎ型ＦＳ領域９と第２主面の間にｎ領域８を形成し、このｎ領域８の表面層に、ｎ型ＦＳ領域９と離してｐ+ コレクタ領域７を形成し、ｐ+ コレクタ領域７上にコレクタ電極１１を形成する。ｎ- 半導体基板１００の各領域が形成されない領域がｎ- ベース領域１となる。
【００２１】
前記のｎ型ＦＳ領域９とｐ+ コレクタ領域７およびｎ領域８は、リンイオンなどのｎ型不純物およびボロンイオンなどのｐ型不純物をイオン注入し、４００℃程度の低温で熱処理してイオン注入された不純物を活性化する。以下の説明で、これらの領域の不純物濃度は、熱処理した後の活性化した不純物濃度のことである。
【００２２】
尚、図１（ａ）のｎ型ＦＳ領域９のｐ+ コレクタ領域表面１２に投影した平面形状は、全面がｎ型ＦＳ領域９であるが、図６（ａ）に示すような格子状をしていてもよい。
同図（ｂ）において、ｎ型ＦＳ領域９がｐ+ コレクタ領域７に接しないようにするためには、ｎ型ＦＳ領域９の不純物濃度ピーク位置１５（不純物濃度がピークとなる位置のこと）からｎ- ベース領域と同等の不純物濃度になる位置まで（ｎ- ベース領域１とｎ型ＦＳ領域９とのｐｎ接合の位置）の距離ａよりも、ｎ型ＦＳ領域の不純物濃度ピーク位置１５からｐ+ コレクタ領域７とｎ領域８とのｐ／ｎ接合（以下、コレクタｐ／ｎ接合１３と称す）までの距離ｂを大きくする。つまり距離ｂ＜距離ａとする。
【００２３】
通常の工程では、ｐ+ コレクタ領域表面１２からコレクタｐ／ｎ接合１３までの距離（ｐ+ コレクタ領域の厚さ）は０．２〜０．３μｍ、ｐ+ コレクタ領域表面１２からｎ型ＦＳ領域９の不純物濃度ピーク位置１５は０．８〜１μｍ程度である。コレクタｐ／ｎ接合１３とｎ型ＦＳ領域９が接する場合には、ｎ型ＦＳ領域の半分の厚み（距離ａに相当する）は、０．５〜０．８μｍとなる。従って、距離ｂが０．８μｍより大きい値（ｂ＞０．８μｍ）であれば、ｐ+ コレクタ領域１３とｎ型ＦＳ領域９とは接することはない。
【００２４】
ｎ型ＦＳ領域９がｐベース領域２に近すぎると、ｎ型ＦＳ領域９内が空乏化してしまう可能性があるため、ｐベース領域２のボトム（ｐベース領域２とｎ- ベース領域１のｐ／ｎ接合（以下、ベースｐ／ｎ接合１４と称す））からｎ型ＦＳ領域９の不純物濃度ピーク位置１５までの距離ｃに対して、距離ｂを２０％程度以下にすることが必要がある。
【００２５】
また、前記のｎ型ＦＳ領域９の不純物ピーク濃度が高すぎると、オン電圧の上昇を招くので、ｐ+ コレクタ領域７の不純物ピーク濃度よりｎ型ＦＳ領域９の不純物ピーク濃度を２桁程度以上小さくなるように、設定するのが好ましい。しかし、このｎ型ＦＳ領域９の不純物ピーク濃度の高さ（図中、番号１５の位置での濃度の高さ）は、ｎ型ＦＳ領域９が完全に空乏化しない程度にすることが望ましい。
【００２６】
また、前記のｐ+ コレクタ領域７を形成するために、イオン注入した不純物原子は、４００℃程度以下の低温で熱処理（アニール）し、活性化させるが、通常、この活性化した不純物ピーク濃度を１０17ｃｍ-3〜１０19ｃｍ-3程度にすることができる。従って、ｎ型ＦＳ領域９の不純物ピーク濃度は１０15〜１０17ｃｍ-3程度とすることが好ましい。
【００２７】
また、ｐ+ コレクタ領域７とｎ型ＦＳ領域９のそれぞれに接して、これらの領域の間に形成されるｎ領域８の不純物ピーク濃度は、ｎ- 半導体基板１００（ｎ- ベース領域１）の不純物濃度より多少高く（１桁以内の高さ）、ｎ型ＦＳ領域９の不純物ピーク濃度より低く設定する。
このｎ領域８は、空乏層がｎ型ＦＳ領域９を突き抜けた場合やｎ型ＦＳ領域９に部分的な欠損があった場合に、ｐ+ コレクタ領域７に空乏層が到達しないようにする働きと、ｐ+ コレクタ領域７からの正孔の注入を抑制する働きがある。従って、ｎ型ＦＳ領域９により、空乏層がｐ+ コレクタ領域７に達せず、且つ、ｐ+ コレクタ領域７からの正孔の注入を抑制する必要がなければ、このｎ領域８は形成しなくても構わない。また、図１では、ｎ領域８がｎ型ＦＳ領域９に接しているが、接しなくても構わない。
【００２８】
前記のｐ+ コレクタ領域７と離してｎ型ＦＳ領域９を形成するには、ｎ型不純物を高エネルギーで加速して、深くイオン注入し、低温の熱処理で活性化させる方法と、エピタキシャル成長による方法がある。イオン注入法では１μｍ程度の深さ程度であるが、エピタキシャル成長による方法では、ｐ+ コレクタ領域表面１２から任意の深さに、ｎ型ＦＳ領域９を形成することができる。しかし、ｎ型ＦＳ領域９を深くし過ぎると、前記のように、ｎ- ベース領域１の幅が狭くなる。その結果、前記のように、ｎ型ＦＳ領域内が空乏化してしまう可能性が生じるため、ｐ+ コレクタ領域表面からの深さを１０μｍ程度以下にすることが望ましい。
【００２９】
本発明のＦＳ−ＩＧＢＴでは、ｐ+ コレクタ領域７と離してｎ型ＦＳ領域９を形成し、これらに挟まれた箇所に低濃度のｎ領域８を形成することで、順阻止状態においては、従来のＦＳ−ＩＧＢＴと同様に、空乏層をｎ型ＦＳ領域９でストップさせて、耐圧を確保し、一方、オン状態では、ｐ+ コレクタ領域７に低濃度のｎ領域８が接しているために、この箇所はノンパンチスルー型ＩＧＢＴ（ＮＰＴ−ＩＧＢＴ）のコレクタ側と類似しており、ｐ+ コレクタ領域７からの正孔の注入効率が低下せず、オン電圧を小さくできる。
【００３０】
また、この構造では、ｐ+ コレクタ領域７の部分的な欠損が、オン電圧に与える影響を小さくできる。それは、ｐ+ コレクタ領域７と接するｎ領域８の不純物濃度が低いために、部分的にｐ+ コレクタ領域７が欠損しても、容易にｐ+ コレクタ領域７とｎ領域８のｐ／ｎ接合が順バイアスされて、ｐ+ コレクタ領域７からｎ領域８へ正孔が注入されるためである。
【００３１】
図２は、この発明の第２実施例の半導体装置の要部断面図である。図１との違いはｎ型ＦＳ領域９ａが複数個に分割されている点である。
ｐ+ コレクタ領域７と離して、部分的にｎ- 半導体基板１００の不純物濃度よりも大きい不純物濃度ピークを持つｎ型ＦＳ領域９ａが複数個、離して、ｎ- ベース領域１に埋め込まれるように形成され、このｎ型ＦＳ領域９ａとｐ+ コレクタ領域７の間に、ｎ型ＦＳ領域と離して、ｎ型ＦＳ領域９ａの不純物濃度より低いｎ領域８を形成する。この埋め込まれたｎ型ＦＳ領域９ａとｎ型領域８は、空乏層の伸びを抑える働きをして、ｎ型ＦＳ領域９ａのない領域でのｐ+ コレクタ領域７へ、空乏層が達する電圧（パンチスルー電圧）を高めることができる。また、前記したように、コレクタｐ／ｎ接合１３からｎ型ＦＳ領域９ａの不純物濃度ピーク位置１５までの距離ｂは０．８μｍ以上であることが望ましい。
【００３２】
また、ベースｐ／ｎ接合１４からｎ型ＦＳ領域９ａの不純物濃度ピーク位置１５までの距離ｃに対して、ｎ型ＦＳ領域９ａの不純物濃度ピーク位置１５からコレクタｐ／ｎ接合１３までの距離ｂが、２０％程度以下で、十分空乏層の伸びを抑制する効果がある。
また、ｎ型ＦＳ領域９ａのｐ+ コレクタ領域表面１２に垂直投影した平面形状（以下、単に平面形状という）は、図６（ｂ）に示すように、セル状（円形、楕円形、多角形など）、図６（ｃ）に示すように、ストライプ状のいずれでもよい。また、セル状のｎ型ＦＳ領域９ａの立体的な形状が、たとえば、球形や、ウェハ面に平行な方向に長く垂直な方向に短い楕円形およびウェハ面に垂直な方向に長く平行な方向に短い楕円形のいずれかの場合には、図６（ｄ）に示すような、ｎ型ＦＳ領域９ａがウェハ面に垂直な方向に長い楕円形のものが空乏層の伸びを抑える効果が高く、またチップの総面積（チップ面の総面積）に対するｎ型ＦＳ領域９ａの面積割合が小さいのでオン電圧の上昇も小さい。尚、図６（ｄ）の垂直の方向と水平の方向は、図２の垂直の方向と水平の方向のことである。
【００３３】
また、ｎ型ＦＳ領域９ａの面積割合が小さい場合には、オン電圧の上昇の割合が小さくなるため、ｎ型ＦＳ領域９ａの不純物ピーク濃度を高くして順阻止耐圧を向上させることができる。
また、この構造では、前記したように、ｎ領域８が低濃度であるため、コレクタ側の構造は、ＮＰＴ−ＩＧＢＴに近い構造となり、従来のＦＳ−ＩＧＢＴより、ｐ+ コレクタ領域の一部分が欠損しても、オン電圧に及ぼす影響は小さい。尚、前記したように、ｎ型ＦＳ領域９ａにより、空乏層がｐ+ コレクタ領域７に達せず、且つ、ｐ+ コレクタ領域７からの正孔の注入を抑制する必要がなければ、このｎ領域８は形成しなくても構わない。
【００３４】
図３は、この発明の第３実施例の半導体装置の要部断面図である。コレクタ側からｎ- 半導体基板１００に形成された複数個の溝１６に絶縁材１７が埋め込まれ、その先端にｎ型ＦＳ領域９ｂが形成されている。ｎ型ＦＳ領域９ｂの不純物濃度は順阻止状態で空乏化しない程度の濃度とすることが望ましい。前記したように、コレクタｐ／ｎ接合１３からｎ型ＦＳ領域９ｂのもっともｐベース領域２側に近い不純物濃度ピーク位置１５までの距離ｂが０．８μｍ程度以上であることが望ましい。
【００３５】
また、前記したように、空乏層の伸びを抑るためには、ベースｐ／ｎ接合１４からｎ型ＦＳ層９ｂの不純物濃度ピーク位置１５までの距離ｃに対して、ｎ型ＦＳ層９ｂの不純物ピーク位置１５からコレクタｐ／ｎ接合１３までの距離ｂが、２０％程度以下で十分である。また、前記したように、ｎ型ＦＳ領域９ｂの面積割合が十分小さい場合には、オン電圧が上昇する割合が小さいため、ｎ型ＦＳ領域９ｂの不純物濃度ピーク濃度を高くすることで、順阻止耐圧を向上させることができる。
【００３６】
この構造は、溝１６を形成した後、イオン注入、または、ｎ型不純物を含有した材料を埋め込み、拡散によってｎ型ＦＳ領域９ｂとｎ領域８を形成し、最後に溝１６を絶縁材１７で埋めることにより形成できる。ｎ型ＦＳ領域９ｂの平面形状は、セル状、ストライプ状のいずれでも良い。また、ｎ領域８の働きは前記した通りであり、空乏層の伸びがｎ型ＦＳ領域９ｂによりｐ+ コレクタ領域７に達せず、また、ｐ+ コレクタ領域７からの正孔の注入を抑制する必要がなければ、形成しなくても構わない。
【００３７】
図４は、この発明の第１参考例の半導体装置の要部断面図である。図１から図３までとの違いは、複数個形成されたｎ型ＦＳ領域９ｃがｐ+ コレクタ領域７に接している点である。このｎ型ＦＳ領域９ｃの不純物濃度は、前記したように、順阻止状態で完全に空乏化しない程度の濃度とすることが望ましい。ｎ型ＦＳ領域９ｃの面積割合が十分小さい場合にはオン電圧が上昇する割合が小さいため、ｎ型ＦＳ領域９ｃの不純物ピーク濃度を、高くすることで、順阻止耐圧を向上させることができる。
【００３８】
また、ｎ型ＦＳ領域９ｃの平面形状は、セル状およびストライプ状のいずれでも良い。この構造においても、順阻止状態では、ｎ型ＦＳ領域９ｃにより、ｎ型ＦＳ領域９ｃがない箇所の空乏層の伸びが抑制され、空乏層がｐ+ コレクタ領域７に到達し難くなり、耐圧が確保しやすい。この空乏層の伸びは、前記のｎ領域８を形成することで、さらに抑えられて、耐圧の確保が容易になる。しかし、空乏層の伸びがｎ型ＦＳ領域９ｃによりｐ+ コレクタ領域７へ達せず、且つ、ｐ+ コレクタ領域７からの正孔の注入を抑制する必要がないならば、このｎ領域８は形成しなくても構わない。
【００３９】
また、ｎ型ＦＳ領域９ｃがない箇所では、ｐ+ コレクタ領域７からの正孔の注入効率が低下しないため、オン電圧を低く保つことができる。このｎ型ＦＳ領域９ｃがない箇所の断面構造は、ｎ領域８の不純物濃度が十分低いために、ＮＰＴ−ＩＧＢＴに近い構造となり、前記したように、従来のＦＳ−ＩＧＢＴほどには、ｐ+ コレクタ領域７の一部分の欠損が、オン電圧の上昇を招かない。
【００４０】
図５は、この発明の第２参考例の半導体装置の要部断面図である。コレクタ側からｎ- 半導体基板１００に形成された溝１６に絶縁材１７が埋め込まれ、それを囲むようにｎ型ＦＳ領域９ｄが形成されている。またｐ+ コレクタ領域７と接するように、ｎ型ＦＳ領域９ｄより不純物濃度が低いｎ領域８が形成されている。ｎ型ＦＳ領域９ｄの不純物濃度は、順阻止状態で空乏化しない程度の濃度が望ましい。
【００４１】
また、溝１６の深さを深くすることにより、ｎ型ＦＳ領域９ｄのｐ+ コレクタ領域表面１２からの深さを深くすることが可能であるが、空乏層の伸びを効果的に抑えるためには、ベースｐ／ｎ接合１４からｎ型ＦＳ層９ｄの不純物濃度ピーク位置１５までの距離ｃに対して、先端箇所１８のｎ型ＦＳ層９ｄの不純物ピーク位置１５からコレクタｐ／ｎ接合１３までの距離ｂが、２０％程度以下で十分である。
【００４２】
前記したように、ｎ型ＦＳ領域９ｄの面積割合が十分小さい場合には、オン電圧が上昇する割合が小さいため、ｎ型ＦＳ領域９ｄの不純物濃度のピーク濃度を高くすることで、順阻止耐圧を向上させることができる。
また、ｎ型ＦＳ領域９ｄの平面形状は、セル状およびストライプ状のいずれでも良い。また、前記したように、ｎ領域８は、空乏層の伸びがｎ型ＦＳ領域９ｄによりｐ+ コレクタ領域７に達せず、且つ、ｐ+ コレクタ領域９ｄからの正孔の注入を抑制する必要がなければ、形成しなくても構わない。
【００４３】
【発明の効果】
この発明によれば、ｐ+ コレクタ領域に、ｎ型ＦＳ領域を接しないように形成し、ｐ+ コレクタ領域とｎ型ＦＳ領域の間に低濃度のｎ領域を形成することで、ｐ+ コレクタ領域、ｎ型ＦＳ領域の部分的な欠損が、オン電圧および順阻止耐圧に及ぼす影響を小さくできる。
【００４４】
【図面の簡単な説明】
【図１】  この発明の第１実施例の半導体装置であり、（ａ）は要部断面図、（ｂ）は（ａ）のＹ−Ｙ線上での不純物濃度分布図
【図２】  この発明の第２実施例の半導体装置の要部断面図
【図３】  この発明の第３実施例の半導体装置の要部断面図
【図４】  この発明の第１参考例の半導体装置の要部断面図
【図５】  この発明の第２参考例の半導体装置の要部断面図
【図６】  ｎ型ＦＳ領域の形状で、（ａ）は格子状の図、（ｂ）はセル状の図、（ｃ）はストライプ状の図、（ｄ）は楕円状の図
【図７】  従来のＦＳ−ＩＧＢＴであり、（ａ）は要部断面図、（ｂ）は（ａ）のＹ−Ｙ線上での不純物濃度分布図
【図８】  従来のエピタキシャル基板を用いたパンチスルー型ＩＧＢＴ（ＰＴ−ＩＧＢＴ）であり、（ａ）は要部断面図、（ｂ）はＹ−Ｙ線上での不純物濃度分布図
【符号の説明】
１    ｎ- ベース領域
２    ｐベース領域
３    ｎ+ エミッタ領域
４    ゲート絶縁膜
５    ゲート電極
６    層間絶縁膜
７    ｐ+ コレクタ領域
８    ｎ領域
９、９ａ、９ｂ、９ｃ、９ｄ  ｎ型ＦＳ領域
１０    エミッタ電極
１１    コレクタ電極
１２    ｐ+ コレクタ領域表面
１３    コレクタｐ／ｎ接合
１４    ベースｐ／ｎ接合
１５    不純物濃度ピーク位置
１６    溝
１７    絶縁材
１８    先端箇所
２１    ｐ+ コレクタ領域表面に投影した形状
１００    ｎ- 半導体基板
【図１】
0004904625.tif 000002
【図２】
0004904625.tif 000003
【図３】
0004904625.tif 000004
【図４】
0004904625.tif 000005
【図５】
0004904625.tif 000006
【図６】
0004904625.tif 000007
【図７】
0004904625.tif 000008
【図８】
0004904625.tif 000009