(57)【特許請求の範囲】
【請求項１】
電界発光表示素子のマトリックスアレイを有し、前記電界発光表示素子の各々が、印加される駆動信号電流に従って前記電界発光表示素子を流れる電流を制御する関連するスイッチ手段を有し、前記スイッチ手段は駆動トランジスタを有し、前記駆動トランジスタの第１電流搬送端子は第１給電ラインに接続され、前記駆動トランジスタの第２電流搬送端子は、前記電界発光表示素子を介して第２給電ラインに接続され、前記駆動トランジスタのゲートは、キャパシタンスを介して前記第１電流搬送端子に接続されている、アクティブマトリックス電界発光表示装置であって、
前記駆動トランジスタの前記第２電流搬送端子は前記駆動信号電流用入力端子に接続され、駆動信号電流により決定される前記キャパシタンスにおけるゲート電圧を格納するよう前記駆動信号電流の適用中、動作可能である前記駆動トランジスタの前記ゲートと前記第２電流搬送端子との間にスイッチ装置が直列に接続され、
前記電界発光表示素子は行列状に配置され、
前記第１給電ラインは、同じ行における電界発光表示素子すべてにより共有され、それぞれの前記第１給電ラインは、電界発光表示素子の各々の行について設けられ、
前記電界発光表示素子の１行の表示素子についてのスイッチ手段のスイッチ装置は、それぞれの共通の行アドレス導体に接続され、前記行アドレス導体を介して、前記１行における前記スイッチ装置を動作する選択信号が供給され、各々の行アドレス導体は、選択信号を順次に受けるように配置され、それによって、前記表示素子の行が一つずつ順次にアドレス指定され、
前記電界発光表示素子の第Ｎ行に関係付けられ且つ前記電界発光表示素子の前記第Ｎ行により共有される前記第１給電ラインは、前記電界発光表示素子の第Ｎ＋１行に関係付けられた行アドレス導体としての役割も果たし、前記第Ｎ＋１行の前記電界発光表示素子のスイッチ手段のスイッチ装置に前記選択信号を供給する、
ことを特徴とするアクティブマトリックス電界発光表示装置。
【請求項２】
請求項１に記載のアクティブマトリックス電界発光表示装置であって、１列における電界発光表示素子についての前記駆動信号電流は、前記１列における前記電界発光表示素子に共通のそれぞれの列アドレス導体を介して供給され、電界発光表示素子のスイッチ手段の入力端子と、前記スイッチ装置が閉じた場合に前記列アドレス導体における駆動信号電流を前記入力端子に伝送するように動作可能である関係付けられた列アドレス導体との間に接続された他のスイッチ装置が設けられる、ことを特徴とするアクティブマトリックス電界発光表示装置。
【請求項３】
請求項２に記載のアクティブマトリックス電界発光表示装置であって、前記他のスイッチ装置は、前記スイッチ装置と同じ行アドレス導体に接続され、前記行アドレス導体に印加される選択信号によって、前記スイッチ装置と同時に動作可能である、ことを特徴とするアクティブマトリックス電界発光表示装置。
【請求項４】
請求項１ないし３のいずれか１項に記載のアクティブマトリックス電界発光表示装置であって、前記駆動トランジスタの前記第２電流搬送端子と前記電界発光表示素子との間にスイッチ装置が接続され、前記電界発光表示素子は、前記第２電流搬送端子と前記駆動トランジスタの前記ゲートとの間に接続されている前記スイッチ装置が閉じた場合に、前記駆動トランジスタから前記電界発光表示素子を絶縁するように動作可能である、ことを特徴とするアクティブマトリックス電界発光表示装置。
【請求項５】
請求項１ないし３のいずれか１項に記載のアクティブマトリックス電界発光表示装置であって、前記第１給電ラインには、前記駆動信号電流の印加中に、前記電界発光表示素子を逆バイアスするためのパルス信号が供給される、ことを特徴とするアクティブマトリックス電界発光表示装置。
【請求項６】
請求項１ないし５のいずれか１項に記載のアクティブマトリックス電界発光表示装置であって、前記駆動トランジスタおよび前記スイッチ装置は、絶縁基板上に装着された薄膜トランジスタを有する、ことを特徴とするアクティブマトリックス電界発光表示装置。
【発明の詳細な説明】
【０００１】
本発明は、電界発光表示素子のマトリックスアレイを具え、前記電界発光表示素子の各々が、前記表示素子を流れる電流を印可される駆動信号に従って制御する関連するスイッチ手段を有する、アクティブマトリックス表示装置に関する。
【０００２】
電界発光表示素子を用いるマトリックス表示装置はよく知られている。前記表示素子に関しては、慣例的なＩＩＩ−Ｖ半導体混合物を具える有機薄膜電界発光素子および発光ダイオード（ＬＥＤ）が使用されていた。主に、これらのような表示装置は、前記電界発光表示素子を行および列アドレスラインの交差する組間に接続し、多重式に配置した、パッシブ型のものであった。（有機）ポリマ電界発光材料における最近の発展は、特にビデオ表示目的等に使用するこれらの能力を証明してきた。これらのような材料を使用する電界発光素子は、代表的に、１対の（アノードおよびカソード）電極間に挟まれた半導体接合されたポリマの層を１つ以上具え、前記電極のうち一方は透明であり、前記電極のうち他方は、ホールまたは電子を前記ポリマ層に注入するのに好適な材料のものである。このような例は、Applied Physics Letters 58(18)１９８２−１９８４ページ（１９９１年５月６日）におけるD. Braun およびA. J. Heegerによる論文において記載されている。前記接合されたポリマ鎖および側鎖の適切な選択によって、前記ポリマのバンドギャップ、電子親和力およびイオン化ポテンシャルを調節することができる。このような材料のアクティブ層を、ＣＶＤプロセスを使用して、または単に可溶性共役ポリマの溶液を使用するスピンコーティング技術によって製造することができる。これらのプロセスにより、大きい発光表面を有するＬＥＤおよびディスプレイを製造することができる。
【０００３】
有機電界発光材料は、これらがきわめて能率的であり、比較的低い（ＤＣ）駆動電圧を必要とするという利点がある。さらに、慣例的なＬＣＤと相違して、バックライトが必要ない。簡単なマトリックス表示装置において、前記材料を、行および列アドレス導体の組間に設け、前記導体の交点において、これらによって電界発光表示素子の行および列アレイを形成する。前記有機電界発光表示素子のダイオード様Ｉ−Ｖ特性によって、各々の素子は、多重化駆動動作を実現する表示およびスイッチ機能の双方を行うことができる。しかしながら、この簡単なマトリックス装置を、慣例的な一度に１行の走査を基礎として駆動する場合、各々の表示素子は、全体のフィールド時間のうち行アドレス周期に対応する短い間にのみ駆動され、発光する。例えば、Ｎ行を有するアレイの場合において、各々の表示素子は、ｆをフィールド周期として、最大ｆ／Ｎに等しい周期発光することができる。このとき、このディスプレイから所望の平均輝度を得るために、各々の素子によって発生されるピーク輝度を前記必要な平均輝度の少なくともＮ倍にしなければならず、ピーク表示素子電流を平均電流の少なくともＮ倍にする必要がある。結果として生じる高いピーク電流は、特に、前記表示素子の寿命のより急激な劣化と、前記行アドレス導体に沿って生じる電圧低下による問題を生じる。
【０００４】
これらの問題に対する一つの解決法は、前記表示素子をアクティブマトリックスに収容し、それによって、各々の表示素子が関連するスイッチ手段を有し、このスイッチ手段が、その光出力を前記行アドレス周期よりわずかに長い周期の間保持するために、駆動電流を前記表示素子に供給するように動作できるようにすることである。このようにして、例えば、各々の表示素子回路に、アナログ（表示データ）駆動信号を、各々の行アドレス周期においてフィールド周期あたり一回ロードし、この駆動信号は格納され、関係している表示素子の行が次にアドレスされるまで、１フィールド周期の間、前記表示素子を流れる必要な駆動電流を保持するように作用する。これは、各々の表示素子によって必要な前記ピーク輝度およびピーク電流を、Ｎ行を有するディスプレイに関して、約Ｎの因数によって減少させる。このようなアクティブマトリックスアドレス電界発光表示装置は、欧州特許出願公開明細書第０７１７４４６号に記載されている。電界発光表示素子は、光を発生させるために連続的に電流を通過させる必要があるが、ＬＣ表示素子は容量性であり、したがって、実質的に電流を受けず、駆動信号電圧をキャパシタンスに全フィールド周期中格納させるため、ＬＣＤに使用されている慣例的な種類のアクティブマトリックス回路を、電界発光表示素子と共に使用することはできない。上述した文献において、おのおの２個のＴＦＴ（薄膜トランジスタ）および１個の格納キャパシタを具える。前記表示素子のアノードを第２ＴＦＴのドレインに接続し、第１ＴＦＴを前記第２ＴＦＴのゲートに接続し、前記第２ＴＦＴのゲートを前記キャパシタの一方の側にも接続する。行アドレス周期中、前記第１ＴＦＴは、行選択（ゲート）信号によってターンオンし、駆動（データ）信号が、このＴＦＴを経て前記キャパシタに転送される。前記選択信号の除去後、前記第１ＴＦＴはターンオフし、前記第２ＴＦＴに関するゲート電圧を構成する前記キャパシタに格納された電圧は、電流を前記表示素子に伝達するように配置された前記第２ＴＦＴの動作の原因となる。前記第１ＴＦＴのゲートを、同じ行におけるすべての表示素子に共通のゲートライン（行導体）に接続し、前記第１ＴＦＴのソースを、同じ列におけるすべての表示素子に共通のソースライン（列導体）に接続する。前記第２ＴＦＴのドレインおよびソース電極を、前記表示素子のアノードおよび接地ラインに接続し、前記接地ラインは、前記ソースラインと並列に延在し、同じ列におけるすべての表示素子に共通である。前記キャパシタの他方の側もこの接地ラインに接続する。前記アクティブマトリックス構造を、適切な、例えばガラスの、透明絶縁支持体上に、ＡＭＬＣＤの製造において使用されるのと同様の薄膜堆積およびプロセス技術を使用して製造する。
【０００５】
この配置によって、前記発光ダイオード表示素子に関する駆動電流は、前記第２ＴＦＴのゲートに供給される電流によって決定される。したがってこの電流は、このＴＦＴの特性に強く依存する。前記ＴＦＴのしきい値電圧、移動度および寸法における変化は、前記表示素子電流と、したがってその光出力とにおいて、望ましくない変化を生じるであろう。例えば製造プロセスによる、前記アレイの領域に渡っての、または、異なったアレイ間の、表示素子に関係する前記第２ＴＦＴにおけるこれらの変化は、前記表示素子からの光出力の不均一を招く。
【０００６】
本発明の目的は、改善されたアクティブマトリックス電界発光表示装置を提供することである。
【０００７】
本発明の他の目的は、前記表示素子の光出力における、トランジスタ特性における変化の影響を低減し、したがって、前記表示の不均一を改善する、アクティブマトリックス電界発光表示装置用表示素子回路を提供することである。
【０００８】
この目的は、本発明において、同じトランジスタを前記表示素子に必要な駆動電流の感知およびその後の発生の両方に使用する前記スイッチ手段用電流ミラー回路を使用することによって達成される。これは、トランジスタ特性におけるすべての変化を補償させる。
【０００９】
本発明によれば、前記スイッチ手段が駆動トランジスタを具え、前記駆動トランジスタの第１電流搬送端子を第１給電ラインに接続し、前記駆動トランジスタの第２電流搬送端子を、前記表示素子を経て第２給電ラインに接続し、前記駆動トランジスタのゲートを、その第１電流搬送端子を経てキャパシタンスに接続した、序章において記載した種類のアクティブマトリックス電界発光表示装置において、前記駆動トランジスタの第２電流搬送端子を前記駆動信号用入力端子に接続し、駆動信号の供給中に、前記キャパシタンスにおいて前記駆動信号によって決定されるゲート電圧を格納するように動作できるスイッチ装置を、前記トランジスタの第２電流搬送端子と、前記トランジスタのゲートとの間に接続したことを特徴とする、アクティブマトリックス電界発光表示装置が提供される。
【００１０】
前記スイッチ手段の配置を、前記同じトランジスタが電流供給および電流出力機能を行う単一トランジスタ電流ミラー回路のように効率的に動作するような配置とする。前記スイッチ装置が閉じた場合、前記トランジスタはダイオード接続され、前記入力装置信号は、前記トランジスタを通って流れる電流と、前記キャパシタンスにおいて格納される結果としてのゲート電圧とを決定する。前記スイッチ装置が開いた後、前記トランジスタは、前記表示素子の電流源として働き、前記ゲート電圧は、前記表示素子を流れる電流と、したがってその輝度とを決定し、そのレベルは、その後、設定値にしたがって、例えば、前記表示素子が次にアドレスされるまで保持される。このように、第１動作段階、実際には表示素子アドレス周期において、入力電流は標本化され、前記トランジスタゲート電圧がそれに応じて設定され、その後の出力段階において、前記トランジスタは動作し、前記標本化された電流に対応する前記表示素子を流れる電流を吸い込む。この配置において、前記同じトランジスタを、標本化段階中の前記入力電流の標本化と、前記出力段階中の前記表示素子用駆動電流の発生との両方に使用するため、前記表示素子電流は、前記トランジスタのしきい値電圧、移動度または正確な寸法に依存しない。前記アレイに渡る表示素子からの光出力の不均一の上述した問題は、したがって回避される。
【００１１】
好適には、前記表示素子を行および列に配置し、１行の表示素子に関する前記スイッチ手段のスイッチ装置を、各々共通の行アドレス導体に接続し、この行アドレス導体を経て、その行における前記スイッチ装置を動作する選択（走査）信号を供給し、各々の行アドレス導体を、選択信号を受けるように配置し、この選択信号によって、前記表示素子の行を一度に一つ順次に選択する。１列における前記表示素子に関する前記駆動信号（表示データ）を、好適には、この列における前記表示素子に共通の個々の列アドレス導体を経て供給し、表示素子のスイッチ手段の入力端子と、その関係する列アドレス導体との間に接続され、最初に言及したスイッチ装置が閉じた場合、前記列アドレス導体における駆動信号を前記入力端子に伝送する他のスイッチ装置を設ける。この目的のため、前記他のスイッチ装置を、好適には、前記最初に言及したスイッチ装置と同じ行アドレス導体に接続し、前記行アドレス導体に印可された選択信号によって、このスイッチ装置と同時に動作可能にする。前記表示素子がアドレスされていない間、すなわち、前記出力段階において、この他のスイッチ装置は、前記入力端子を前記列アドレス導体から絶縁させる。
【００１２】
好適には、前記第１給電ラインを、同じ行または列におけるすべての表示素子によって共有させる。個々の給電ラインを、表示素子の各々の行または列に設けてもよい。代わりに、給電ラインを、例えば、列または行方向に延在し、末端において一緒に接続されたラインを使用するか、列および行の双方の方向において延在し、グリッドの形状において一緒に接続されたラインを使用して、前記アレイにおけるすべての表示素子によって有効に共有させることができる。選択されたアプローチは、所定の設計および製造プロセスに関する技術的詳細に依存する。
【００１３】
簡単にするため、表示素子の行に関係し、共有される第１給電ラインは、表示素子の異なった、好適には隣接する行に関係する行アドレス導体を具え、この行アドレス導体を経て、選択信号をこの異なった行のスイッチ手段のスイッチ装置に供給してもよい。
【００１４】
前記スイッチ装置は、好適には、トランジスタを具え、すべてのトランジスタを、ガラスまたは他の絶縁材料の基板上にＴＦＴとして、前記アドレス導体と一緒に、アクティブマトリックス表示装置および他の大面積電子装置の分野において使用されるような標準的な薄膜堆積およびパターニングプロセスを使用して便利に形成してもよい。しかしながら、前記装置のアクティブマトリックス回路網を、半導体基板と共にＩＣ技術を使用して製造してもよいことが予測される。
【００１５】
前記標本化段階中に前記表示素子を通って電流が流れるのを防ぐために、前記標本化段階中に前記表示素子を前記駆動トランジスタから絶縁させるさらに他のスイッチ装置を、前記駆動トランジスタの第２電流搬送端子と、前記表示素子との間に接続してもよい。このスイッチ装置は、同様に、しかし前記他のスイッチ装置を構成するトランジスタと逆の導電型のトランジスタを具えてもよく、前記同じ行アドレス導体に接続されたそのゲートによって、相補式に動作するようにしてもよい。したがって、前記最初に言及したトランジスタおよび他のトランジスタは、ｎチャネル装置を具えるが、このトランジスタは、ｐチャネル装置を具えてもよい。もちろん、前記表示素子の極性と、前記行アドレス導体に印可される波形の極性とを反転させることによって、上述したトランジスタ形式を逆にすることができる。
【００１６】
このような相補的に動作するスイッチ装置の必要性を回避することができる。好適な実施形態において、前記表示素子を逆バイアスする前記標本化段階中、パルス信号を前記第１給電ラインと、したがって、前記駆動トランジスタの前記第１電流搬送電極とに印可するように配置し、それによって、前記表示素子を通って電流が流れるのを防止し、前記駆動トランジスタを流れるドレイン電流が前記入力信号電流に対応することを保証し、適切なゲート−ソース電圧が前記キャパシタンスにおいて標本化されることを保証する。表示素子の隣接する行に関係する行アドレス導体を具える前記第１給電ラインの場合において、このパルスを、その行アドレス導体における前記選択信号に対して別々に、関係する前記表示素子に関係する前記行アドレス導体における前記選択信号と時間において一致して与える。必要な前記パルスの振幅は、前記選択信号の振幅より小さい。必要なトランジスタの総数を減少させるほかに、前記駆動トランジスタの第２電流供給端子と、前記表示素子との間に接続されたスイッチトランジスタがないことは、このとき必要なトランジスタがすべて同じ極性形式のものになるため、製造が簡単になる。
【００１７】
本発明によるアクティブマトリックス電界発光表示装置の実施形態を、添付した図面の参照と共に、例として説明する。
【００１８】
前記図面は、単に図式的なものであり、一定の比率で描かれていない。同じ参照符を、前記図面を通じて、同じまたは同様の部分を示すために使用した。
【００１９】
図１を参照すると、アクティブマトリックスアドレス電界発光表示装置は、ブロック１０によって示す、一定の間隔を置いたがその行および列マトリックスアレイを有し、行（選択）および列（データ）アドレス導体またはラインの交差する組１２および１４間の交点に配置された電界発光表示素子を関連するスイッチ手段と共に具えるパネルを有する。この図において、簡単にするために数個の画素のみを具える。実際には、数百の画素の行および列があってもよい。画素１０を、前記行および列アドレス導体を経て、前記導体の個々の組の末端に接続された行走査駆動回路１６および列データ駆動回路１８を具える周辺駆動回路によってアドレスする。
【００２０】
図２は、前記アレイにおける代表的な画素ブロック１０の回路を単純化した図式的形態において示し、その動作の基本的な方法を示すことを目的とする。図２の画素回路の実際の実装を、図３に示す。２０において参照される前記電界発光表示素子は、ここではダイオード素子（ＬＥＤ）として表され、有機電界発光材料の１つ以上の層を間に挟んだ１対の電極を具える有機発光ダイオードを具える。前記アレイの表示素子を、関係するアクティブマトリックス回路網と共に、絶縁支持物の一方の側に装着する。前記表示素子のカソードまたはアノードを、透明導電材料によって形成する。前記支持物の他方の側における見る人に見えるようにするために、前記支持物をガラスのような透明材料とし、前記基板に最も近い表示素子２０の電極をＩＴＯのような透明導電材料によって構成し、前記電界発光層によって発生された光がこれらの電極および支持物を透過するようにしてもよい。しかしながら、この特定の実施形態において、前記光出力は、前記パネル上から見られることを目的とし、電源に接続され、前記アレイにおけるすべての表示素子に共通の第２給電ラインを構成する連続的なＩＴＯ層２２の部分を具える。前記表示素子のカソードは、カルシウムまたはマグネシウム銀合金のような低い仕事関数を有する金属を具える。代表的に、前記有機電界発光材料層の厚さを、１００ｎｍないし２００ｎｍの間とする。素子２０に使用することができる好適な有機電界発光材料の代表的な例は、欧州特許出願公開明細書第０７１７４４６号に記載されており、その参照は他の情報をもたらし、これに関するその開示はここに含まれる。ＷＯ９６／３６９５９に記載の複合ポリマのような電界発光材料を使用することもできる。
【００２１】
各々の表示素子２０は、該表示素子に隣接する行および列導体１２および１４に接続された関係するスイッチ手段を有し、このスイッチ手段を、該表示素子を、該素子の駆動電流と、したがって光出力（グレイスケール）とを決定する印可されたアナログ駆動（データ）信号レベルにしたがって動作させるように配置する。前記表示データ信号を、電流源として作動する列駆動回路１８によって供給する。適切に処理されたビデオ信号をこの回路に供給し、この回路は、前記ビデオ信号を標本化し、ビデオ情報に関係するデータ信号を構成する電流を、前記列導体の各々に、前記アレイのアドレス時において行に適切なように、前記列駆動回路の動作と前記行駆動回路の走査とを同期させて供給する。
【００２２】
図２を参照すると、前記スイッチ手段は、駆動トランジスタ３０、さらに特にｎチャネルＦＥＴを具え、このトランジスタの第１電流搬送（ソース）端子を給電ライン３１に接続し、このトランジスタの第２電流搬送（ドレイン）端子を、スイッチ３３を経て表示素子２０のカソードに接続する。前記表示素子のアノードを第２給電ライン３４に接続し、この第２給電ラインを、実際には、固定された基準電位に保持された前記連続的電極層によって構成する。トランジスタ３０のゲートを給電ライン３１と、したがって前記ソース電極とに、格納キャパシタンス３８を経て接続し、この格納キャパシタンスを、別個に形成したキャパシタンスとしてもよく、または、前記トランジスタの内在するゲート−ソースキャパシタンスとしてもよい。トランジスタ３０のゲートを、スイッチ３２を経てそのドレイン端子にも接続する。
【００２３】
前記トランジスタ回路は、単一トランジスタ電流ミラーのように動作し、同じトランジスタが、電流供給および電流出力機能の双方を行い、表示素子２０が負荷として作動する。この電流ミラー回路への入力を、入力ライン３５によって供給し、この入力ラインは、入力端子を構成するスイッチ３２および３３間のノード３６に、他のスイッチ３７を経て接続し、スイッチ３７は、入力信号の前記ノードへの供給を制御する。
【００２４】
前記回路の動作は、２段階において行われる。時間においてアドレス周期に対応する最初の標本化段階において、前記表示素子からの必要な出力を決定する入力信号を前記回路に供給し、トランジスタ３０における結果として生じるゲート−ソース電圧を標本化し、キャパシタンス３８に格納する。次の出力段階において、トランジスタ３０は、前記入力信号によって決定されるような前記必要な出力を前記表示素子から発生するために、前記格納された電圧のレベルにしたがって電流を表示素子２０に流すように動作し、前記出力を、例えば、前記表示素子がその後の新たな標本化段階において次にアドレスされるまで保持する。双方の段階中に、給電ライン３１および３４を、適切な予め設定された電位レベルＶ１およびＶ２におけるとする。給電ライン３１を、通常は、接地電位（Ｖ１）とし、給電ライン３４を正電位（Ｖ２）とする。
【００２５】
前記標本化段階中、スイッチ３２および３７を閉じ、これはトランジスタ３０をダイオード接続し、スイッチ３３を開き、これは前記表示素子負荷を絶縁する。前記必要な表示素子電流に対応し、ここではＩｉｎとして示す入力信号を、トランジスタ３０を通じて、外部ソース、例えば、図１における列駆動回路１８から、入力ライン３５、閉じたスイッチ３７および入力端子３６を経て駆動する。トランジスタ３０が閉じたスイッチ３２によってダイオード接続されるため、定常状態におけるキャパシタンス３８の両端間の電圧は、トランジスタ３０のチャネルを流れる電流ｌｉｎを駆動するのに必要なゲート−ソース電圧になる。この電流を安定させるのに十分な時間を与えてから、前記標本化段階を、スイッチ３２および３７を開いて、入力端子３６を入力ライン３５から絶縁すると共にキャパシタンス３８を絶縁し、その結果、入力信号ｌｉｎにしたがって決定されるゲート−ソース電圧をキャパシタンス３８に格納することに応じて終了する。次に、前記出力段階を、スイッチ３３を閉じ、前記表示素子のカソードをトランジスタ３０のドレインに接続することに応じて開始する。次に、トランジスタ３０は、電流源として動作し、ｌｉｎにほぼ等しい電流が、表示素子２０を流れる。スイッチ３２がターンオフし、キャパシタンス３８における電圧に変化が生じる場合、電荷注入効果による容量結合のため、そして、トランジスタ３０が、実際には有限の出力抵抗を有すると考えられ、完全な電流源として作動しないかもしれないため、前記表示素子の駆動電流は、入力電流ｌｉｎときわめてわずかに異なるかもしれない。しかしながら、同じトランジスタを、前記標本化段階中のｌｉｎの標本化と、前記出力段階中の前記電流の発生とに使用するため、前記表示素子電流は、トランジスタ３０のしきい値電圧または移動度に依存しない。
【００２６】
図３は、図１の表示装置において使用される図２の画素回路の実際的な実施形態を示す。この図において、スイッチ３２、３３および３７を、各々、トランジスタによって構成し、これらのスイッチトランジスタを、駆動トランジスタ３０と共に、すべて、薄膜電界効果トランジスタ、ＴＦＴとして形成する。入力ライン３５と、同じ列におけるすべての画素回路の対応する入力ラインとを、列アドレス導体１４と、これを経て行駆動回路１８とに接続する。トランジスタ３２、３３および３７のゲートと、同様に、同じ行における画素回路における対応するトランジスタのゲートとを、すべて、同じ行アドレス導体１２に接続する。トランジスタ３２および３７は、ｎチャネル装置を具え、行駆動回路１６によって行アドレス導体１２に印可される電圧パルスの形態における選択（走査）信号によってターンオンする（閉じる）。トランジスタ３３は、Ｐチャネル装置を具える逆の導電型のものであり、トランジスタ３２および３７に対して相補的に動作し、トランジスタ３２および３７が導体１２における選択信号に応じて閉じた場合にターンオンし（開き）、開いた場合にターンオフする。
【００２７】
給電ライン３１は、行導体１２と並列の電極として延在し、同じ行におけるすべての画素回路によって共有される。すべての行の給電ライン３１を、これらの末端において一緒に接続することができる。前記給電ラインは、代わりに、列方向において延在してもよく、このとき各々のラインは、個々の列における表示素子によって共有されている。代わりに、給電ラインを、行および列方向の双方において延在するように設け、相互接続し、グリッド構造を形成してもよい。
【００２８】
前記アレイを、一度に１行、順番に駆動し、選択信号を各々の行導体１２に順次に供給する。前記選択信号の持続時間は、行アドレス周期を決定し、上述した標本化段階の周期に対応する。選択された行におけるすべての表示素子を、これらの必要な駆動レベルに、前記表示素子からの必要な表示出力を決定する個々の入力信号によって、行アドレス周期において同時に設定するために、一度に１行のアドレスが必要なため、前記選択信号と同期して、データ信号を構成する適切な入力電流駆動信号を、行導体１２に列駆動回路１８によって供給する。このようなある行のアドレスに続いて、表示素子の次の行を同様にアドレスする。１フィールド周期において表示画素のすべての行をアドレスした後、前記一連のアドレスを、順次のフィールド周期において繰り返し、所定の表示素子に関する駆動電流と、したがって、前記出力とは、前記個々のアドレス周期において設定され、１フィールド周期中、関係する前記表示素子の行が次にアドレスされるまで保持される。
【００２９】
前記ＴＦＴ、アドレスラインの組、格納キャパシタンス（別個の構成要素として設ける場合）、表示素子電極およびこれらの相互接続部を具えるアレイのマトリックス構造を、基本的に、ガラスまたはプラスチック材料のような絶縁支持体の表面上への、導電性材料、絶縁性材料および半導体材料の種々の薄膜層の、ＣＶＤ堆積およびフォトリソグラフィックパターニング技術による、堆積およびパターニングを含む、アクティブマトリックスＬＣＤにおいて使用されるのと同様の標準的な薄膜処理技術を使用して形成する。このような例は、上述した欧州特許出願公開明細書第０７１７４４６号に記載されている。前記ＴＦＴは、アモルファスシリコンまたは多結晶シリコンＴＦＴを具えてもよい。前記表示素子の有機電界発光材料層を、蒸着によって、または、スピンコーティングのような他の適切な既知の技術によって形成してもよい。
【００３０】
図３の画素回路は、前記製造プロセスを複雑にする恐れがある、ｎおよびｐチャネルトランジスタの双方の使用を必要とする。さらに、この特定の回路は、４個のトランジスタと、１つの共通電極とを必要とし、これらの設備は、画素の実際の間隙を減少させるかもしれない。
【００３１】
図４は、反対の極性形式のトランジスタを使用する必要性を回避する、画素回路の代わりの改善された形式を示す。この回路において、トランジスタ３３を除去し、入力端子３６を表示素子２０に直接接続する。上述した回路と同様に、前記電流ミラーの動作において、２つの段階、標本化および出力が存在する。前記標本化段階中、関係する行導体１２における選択信号によってスイッチトランジスタ３２および３７を閉じ、トランジスタ３０をダイオード接続する。同時に、給電ライン３１に、上述したように一定の基準電位に留まるのではなく、正電圧パルスを供給し、表示素子２０が逆バイアスされるようにする。この状態において、（小さい逆の漏れ電流を無視して）電流は表示素子２０を流れることができず、トランジスタ３０のドレイン電流は、入力電流ｌｉｎに等しい。このように、トランジスタ３０の適切なゲート−ソース電圧は、キャパシタンス３８において再び標本化される。前記標本化段階の終了時に、スイッチトランジスタ３２および３７は、上述したようにターンオフし、給電ライン３１は、その通常レベル、代表的に０Ｖに戻る。その後の出力段階において、トランジスタ３０は、上述したように、キャパシタ３８に格納された電圧によって決定されるレベルにおいて前記表示素子に電流を流す電流源として動作する。
【００３２】
図４の実施形態において、電源に別々に接続された給電ライン３１を、画素の各々の行に関して設けてもよい。標本化段階中、アドレスされている行における表示素子は（給電ライン３１をパルス化する結果として）ターンオフし、前記アレイにおいてすべての画素回路に共通の給電ラインが実際に１つのみ存在する場合、すなわち、１行の給電ライン３１が画素回路のすべての行を相互接続する連続的なラインの一部である場合、すべての前記表示素子は、どの行がアドレスされているかに関係なく、各々の標本化サイクル中にターンオフする。これは、表示素子に関するデューティサイクル（オン対オフ時間の比）を減少させる。このように、ある行に関係する給電ライン３１を他の行に関係する給電ラインから分離させつづけることが望ましい。
【００３３】
行方向におけるラインの総数を減少する画素回路の他の代わりの形態を、この実施形態において用いられる代表的な駆動波形と共に、図５において図式的に示す。図示した画素回路は、前記アレイのＮ番目の行におけるものであり、この配置において、トランジスタ３０のソースと、キャパシタンス３８のゲートから離れた側とを、別々の専用の給電ライン３１にではなく、（Ｎ＋１）番目の行に関係する次の隣接する行導体１４に双方とも接続する。この画素回路の動作は、上述したものと基本的に同じである。Ｎ番目および（Ｎ＋１）番目の行導体１２（およびすべての他の行導体）に供給される必要な行駆動波形は、上述した実施形態における波形と異なる。これらの導体に接続された画素回路のトランジスタ３２および３７をこれらのオフ（開）状態において保持する低い保持レベルＶｈと、これらのトランジスタをターンオンし（閉じ）、個々の行アドレス周期（標本化段階）Ｔｒを規定する選択（ゲート）パルスＶｓとを具えるのに加え、各々の行導体に供給される波形は、図４の実施形態における給電ライン３１のパルス化と同様に前記表示素子を逆バイアスするように配置された中間レベルパルスをさらに含む。図５において、Ｖｓ（Ｎ）は、Ｎ番目の行導体に供給され、その行における画素回路のトランジスタ３２および３７を動作させる前記選択パルスを示し、Ｖｓ（Ｎ＋１）は、前記行が順次にアドレスされるため、信号Ｖｓ（Ｎ）後に生じる、次の（Ｎ＋１）番目の行導体に供給させる前記選択信号を示す。各々の行導体に関する波形は、前記選択信号に先行し、先行する行導体１２に供給される選択信号と時間において一致する正パルスを含み、その結果、先行する行、すなわちＮ番目の行における画素回路が、これらに対するＶｓ（Ｎ）の供給に応じてアドレスされる場合、（Ｎ＋１）番目行導体において現れる正パルスＶｒが、行Ｎにおける画素回路における表示素子を、これらの標本化段階中、逆バイアスするようにする。Ｖｒのレベルを、前記所望の逆バイアスを与えるように、同時に、トランジスタ３２および３７と、次の（Ｎ＋１）番目の行における画素回路とがターンオンしないことを保証するために、選択信号Ｖｓより低くなるように選択する。
【００３４】
上述した実施形態のすべてに関して、前記画素回路がｎチャネルトランジスタを基礎としているとしても、同じ動作モデルが、これらのトランジスタの極性を逆にし、前記表示素子極性を逆にし、給電ライン３１に供給されるパルスの極性を逆にしても可能であることは理解されるであろう。ｐ形トランジスタ３３を使用する場合、これらはｎ形になる。
【００３５】
ｐチャネルトランジスタを使用する表示素子が望ましいため、前記ダイオード表示素子を一方または他方に向けるのが好適である技術的な理由が存在する。例えば、有機電界発光材料を使用する表示素子のカソードに必要な材料は、通常、低い仕事関数を有し、代表的に、マグネシウムを基礎とする合金またはカルシウムを具える。これらのような材料は、フォトリソグラフ式にパターン化するのが困難である傾向があり、したがって、前記アレイにおけるすべての表示素子に共通するこのような材料の連続層が望ましいかもしれない。
【００３６】
薄膜技術を使用して絶縁基板上に前記ＴＦＴおよびキャパシタを形成する代わりに、前記アクティブマトリックス回路網を、ＩＣ技術を使用して半導体、例えば、シリコン基板上に形成することができることが予測される。このとき、この基板上に設けられた前記ＬＥＤ表示素子の上側電極を、透明導電材料、例えば、ＩＴＯによって形成し、前記素子の光出力は、これらの上部電極を通じて見られる。
【００３７】
スイッチ３２、３３および３７が、トランジスタを具える必要はなく、他の形式のスイッチ、例えば、マイクロリレーまたはマイクロスイッチを具えてもよいことも予想される。
【００３８】
上述した実施形態を、特に有機電界発光表示素子に関して説明したが、光を通過させ、光出力を発生させる電界発光材料を具える他の種類の電界発光表示素子を代わりに使用してもよいことは理解されるであろう。
【００３９】
前記表示素子を、単色または多色表示装置としてもよい。カラー表示装置を、異なるカラー発光表示素子を前記アレイにおいて使用することによって与えてもよいことは明らかであろう。前記異なるカラー発光表示素子を、代表的に、例えば、赤色、緑色および青色発光表示素子の規則的に繰り返すパターンにおいて設けてもよい。
【００４０】
要約において、アクティブマトリックス電界発光表示装置は、例えば、有機電界発光材料を具える電流駆動電界発光表示素子のアレイを有し、これらの表示素子の動作を、各々、関係するスイッチ手段によって制御し、前記スイッチ手段に、所望の光出力を決定する駆動信号を個々のアドレス周期において供給し、前記スイッチ手段を、前記アドレス周期に続いて前記駆動信号にしたがって前記表示素子を駆動するように配置する。各々のスイッチ手段は、電流ミラー回路を具え、この電流ミラー回路において、同じトランジスタを使用して、前記表示素子に必要な駆動電流を検知および発生し、前記トランジスタのゲートを、前記駆動信号によって決定された電圧を格納する格納キャパシタンスに接続する。これは、前記アレイを通じてのトランジスタ特性における変動を補償させ、得るべき前記表示素子からの光出力の均一性を改善させる。
【００４１】
本開示を読むことによって、他の変形が当業者には明らかになるであろう。これらのような変形は、マトリックス電界発光ディスプレイおよびその構成部品の分野において既知であり、すでにここに記載した特徴の代わりまたはこれらに加えて使用できる他の特徴を含むことができる。
【図面の簡単な説明】
【図１】  図１は、本発明による表示装置の一実施形態の一部の簡単な図式的な図である。
【図２】  図２は、図１の表示装置における代表的な表示素子と、その関係する制御回路網とを備える代表的な画素回路の等価回路を簡単な形態において示す。
【図３】  図３は、図２の画素回路の実際の現実化を説明する。
【図４】  図４は、画素回路の変形例を示す。
【図５】  図５は、画素回路の他の変形例を、これらにおいて使用する関係する駆動波形と共に示す。
【図１】
0004965023.tif 000002
【図２】
0004965023.tif 000003
【図３】
0004965023.tif 000004
【図４】
0004965023.tif 000005
【図５】
0004965023.tif 000006