(57)【特許請求の範囲】
【請求項１】
主制御モジュールおよび前記主制御モジュールの制御下で所定の動作を実行する複数の機能モジュールが通信線路を介して接続された自動販売機であって、
前記複数の機能モジュールは、
自動販売機の外部との間で有線通信または無線通信を用いて外部からコンテンツデータの取得を行う通信モジュールと、
前記通信モジュールで取得した前記コンテンツデータを用いて所定の処理を行うコンテンツ処理モジュールと、
ユーザからの金銭投入や商品購入に伴う処理を行う基本モジュールと、を含み、
前記通信線路は、前記主制御モジュールと前記機能モジュールのそれぞれとの間でコマンド信号またはデータ信号を伝送するシリアルバス信号線および制御線を含み、
前記主制御モジュールおよび必要に応じて前記機能モジュールのそれぞれは、
前記シリアルバス信号線を用いてコマンド信号またはデータ信号の送受信を行う入出力バッファ回路と、
前記制御線の電位を「Ｌ」または「Ｈ」の論理レベルに駆動するスイッチ回路と、
前記制御線の論理レベルを取り込む入力バッファ回路と、を有し、
前記主制御モジュールによって前記制御線の電位が「Ｌ」または「Ｈ」の所定の論理レベルに一定時間以上維持されたとき、前記通信線路に接続されている前記機能モジュールの全てがリセットされる機能と、
初期設定時、機能モジュールの追加あるいは変更後、もしくは前記リセット後等において、前記主制御モジュールが、前記機能モジュールのそれぞれから前記制御線に出力される、前記機能モジュールのそれぞれに固有の識別番号における論理レベルのＡＮＤ論理あるいはＯＲ論理の演算結果が反映された前記制御線から得られる論理レベルに基づき、前記機能モジュールの前記固有の識別番号を特定し、この特定された前記固有の識別番号の前記機能モジュールに対してアドレスを割り当てることを順次行うことで前記機能モジュールのそれぞれに対して順次アドレスを自動的に割り当てる機能と、を実行するように構成されてなることを特徴とする自動販売機。
【請求項２】
請求項１記載の自動販売機において、
前記信号線は、差動対となる第１信号線および第２信号線と、前記第１および前記第２信号線を電磁的に遮蔽し接地電圧に接続されるシールド線とによって構成され、
前記信号線と前記制御線とは電磁的に互いに異なる環境に配置されていることを特徴とする自動販売機。
【請求項３】
請求項１記載の自動販売機において、
前記複数の機能モジュールは、それぞれＮビットの識別番号を固有に備えており、
前記主制御モジュールは、前記複数の機能モジュールに向けて、Ｍビット目（Ｎ≧Ｍ）の識別番号の論理レベルを出力させる第１命令を前記信号線を介して発行する第１機能を備え、
前記複数の機能モジュールは、
前記第１命令を受けて、自身の前記Ｍビット目の識別番号の論理レベルを前記制御線に出力する第２機能と、
自身が出力した前記Ｍビット目の識別番号の論理レベルと前記複数の機能モジュールによって駆動される前記制御線の論理レベルとを比較し、不一致のとき、以降に発行される前記第１命令を受け付けないように制御する第３機能と、を備えることを特徴とする自動販売機。
【請求項４】
請求項１または２記載の自動販売機において、
前記複数の機能モジュールのそれぞれは、前記制御線の電位レベルを常時監視し、前記制御線の電位が一定時間以上の間前記所定の論理レベルであった場合に自身のリセット動作を行うことを特徴とする自動販売機。
【請求項５】
請求項１記載の自動販売機において、
前記主制御モジュールおよび前記複数の機能モジュールのそれぞれは、自身のモジュール内部で互いに接続される第１ポートおよび第２ポートを備え、
前記主制御モジュールおよび前記複数の機能モジュールの内のいずれか３つをモジュールＡ、モジュールＢ、モジュールＣとした場合に、前記通信線路によって、前記モジュールＡの前記第２ポートが前記モジュールＢの前記第１ポートに接続され、前記モジュールＢの前記第２ポートが前記モジュールＣの前記第１ポートに接続されることを特徴とする自動販売機。
【請求項６】
請求項１記載の自動販売機において、
互いに電気的に接続されていない前記通信線路を複数備え、
前記複数の通信線路のいずれかに、前記通信モジュールと前記コンテンツ処理モジュールと前記主制御モジュールとが電気的に接続され、
前記複数の通信線路の他のいずれかに、前記基本モジュールと前記主制御モジュールとが電気的に接続されることを特徴とする自動販売機。
【請求項７】
自動販売機のような電子機器内に設置されたシリアルバス構成の通信線路に対し電気的に接続して使用される、主制御モジュールおよび前記主制御モジュールの制御下で所定の動作を実行する複数の機能モジュールによって構成されるシリアルバスシステムであって、
前記通信線路は、前記主制御モジュールと前記機能モジュールのそれぞれとの間でコマンド信号またはデータ信号を伝送するシリアルバス信号線および制御線を含み、
前記主制御モジュールは、
前記通信線路を介して前記複数の機能モジュールと電気的に接続可能に構成された第１ポートと、
前記第１ポートを介して前記通信線路に接続されている前記複数の機能モジュールとの間で信号の送受信を行うインタフェース回路と、
前記インタフェース回路との間で信号の入出力を行う制御回路と、を備え、
前記インタフェース回路は、
前記シリアルバス信号線を介して、前記通信線路に接続されている前記複数の機能モジュールとの間でコマンド信号またはデータ信号の送受信を行う入出力バッファ回路と、
前記制御線の電位を「Ｌ」または「Ｈ」の論理レベルに駆動するスイッチ回路と、
前記制御線の論理レベルを前記制御回路に伝達する入力バッファ回路と、を有し、
前記スイッチ回路を駆動して前記制御線の電位を「Ｌ」または「Ｈ」の所定の論理レベルに一定時間以上維持することにより、前記制御線の電位レベルを監視している前記通信線路に接続されている全ての前記機能モジュールをリセットする機能と、
前記電子機器の初期設定時、機能モジュールの追加あるいは変更後、もしくは前記リセット後等において、前記主制御モジュールが、前記機能モジュールのそれぞれから前記制御線に出力される、前記機能モジュールのそれぞれに固有の識別番号における論理レベルのＡＮＤ論理あるいはＯＲ論理の演算結果が反映された前記制御線から得られる論理レベルに基づき、前記機能モジュールの前記固有の識別番号を特定し、この特定された前記固有の識別番号の前記機能モジュールに対してアドレスを割り当てることを順次行うことで前記機能モジュールのそれぞれに対して順次アドレスを自動的に割り当てる機能と、を実行するように構成されてなることを特徴とするシリアルバスシステム。
【請求項８】
請求項７記載のシリアルバスシステムにおいて、
前記信号線は、差動対となる第１信号線および第２信号線と、前記第１および前記第２信号線を電磁的に遮蔽し接地電圧に接続されるシールド線とによって構成され、
前記信号線と前記制御線とは電磁的に互いに異なる環境に配置されていることを特徴とするシリアルバスシステム。
【請求項９】
請求項７記載のシリアルバスシステムにおいて、
前記複数の機能モジュールは、それぞれＮビットの識別番号を固有に備えており、
前記主制御モジュールは、前記順次アドレスを自動的に割り当てる際に、
前記複数の機能モジュールに向けて、Ｍビット目（Ｎ≧Ｍ）の識別番号の論理レベルを出力させる第１命令を前記信号線を介して発行する第１処理と、
前記第１命令を受けた前記複数の機能モジュールのそれぞれから前記制御線を介して出力された前記Ｍビット目の識別番号の論理レベルを前記入力バッファ回路を介して取り込み、前記制御回路でＡＮＤ演算結果またはＯＲ演算結果を検出する第２処理と、を実行することを特徴とするシリアルバスシステム。
【請求項１０】
請求項７または９記載のシリアルバスシステムにおいて、
前記複数の機能モジュールのそれぞれは、前記スイッチ回路によって前記制御線の電位レベルが一定時間以上の間前記所定の論理レベルに駆動されたことを検出した場合に、リセット動作を実行することを特徴とするシリアルバスシステム。
【請求項１１】
請求項７記載のシリアルバスシステムにおいて、
前記主制御モジュールは、更に、第２ポートを備え、
前記第１および前記第２ポートと前記インタフェース回路は、分岐配線によって互いに接続されることを特徴とするシリアルバスシステム。
【請求項１２】
請求項７記載のシリアルバスシステムにおいて、
前記制御線の電位レベルはＡＮＤ論理に従って制御され、
前記所定の論理レベルは「Ｌ」レベルであることを特徴とするシリアルバスシステム。
【請求項１３】
信号線および制御線を含んだ通信線路と、
前記通信線路に電気的に接続される第１モジュールと、
前記通信線路に電気的に接続され、前記第１モジュールから前記信号線を介したコマンド信号を受けて所定の動作を行う複数の第２モジュールと、を備え、
前記制御線は、ＡＮＤ論理またはＯＲ論理のバス構造を備え、
前記第１モジュールおよび前記複数の第２モジュールのそれぞれは、
前記信号線を用いてコマンド信号またはデータ信号の送受信を行う入出力バッファ回路と、
前記制御線を第１論理レベルに駆動するスイッチ回路と、
前記制御線の論理レベルを取り込む入力バッファ回路とを有することを特徴とするシリアルバスシステム。
【請求項１４】
請求項１３記載のシリアルバスシステムにおいて、
前記信号線は、差動対となる第１信号線および第２信号線と、前記第１および前記第２信号線に対する接地電圧となるシールド線とによって構成され、
前記制御線は、１本の第１制御線と、前記第１制御線に対する接地電圧となる接地線とによって構成されることを特徴とするシリアルバスシステム。
【請求項１５】
請求項１３記載のシリアルバスシステムにおいて、
前記複数の第２モジュールは、それぞれＮビットの識別番号を固有に備えており、
前記第１モジュールは、前記複数の第２モジュールに向けて、Ｍビット目（Ｎ≧Ｍ）の識別番号の論理レベルを出力させる第１命令を前記信号線を介して発行する第１機能を備え、
前記複数の第２モジュールは、
前記第１命令を受けて、自身の前記Ｍビット目の識別番号の論理レベルを前記制御線に出力する第２機能と、
前記第２機能に伴って前記制御線でＡＮＤ演算またはＯＲ演算が行われた結果と、自身が出力した前記Ｍビット目の識別番号の論理レベルとを比較し、この比較結果に応じて、以降に発行される前記第１命令を受け付けるか否かを制御する第３機能と、を備えることを特徴とするシリアルバスシステム。
【請求項１６】
請求項１３または１４記載のシリアルバスシステムにおいて、
前記第１モジュールは、前記制御線を一定時間以上の間前記第１論理レベルに駆動する第４機能を備え、
前記複数の第２モジュールは、前記制御線を常時監視し、前記制御線が一定時間以上の間前記第１論理レベルであった場合に自身のリセット動作を行うことを特徴とするシリアルバスシステム。
【請求項１７】
請求項１３記載のシリアルバスシステムにおいて、
前記主制御モジュールおよび前記複数の機能モジュールのそれぞれは、自身のモジュール内部で互いに接続される第１ポートおよび第２ポートを備え、
前記主制御モジュールおよび前記複数の機能モジュールの内のいずれか３つをモジュールＡ、モジュールＢ、モジュールＣとした場合に、前記通信線路によって、前記モジュールＡの前記第２ポートが前記モジュールＢの前記第１ポートに接続され、前記モジュールＢの前記第２ポートが前記モジュールＣの前記第１ポートに接続されることを特徴とするシリアルバスシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動販売機およびこれに適したシリアルバスシステムに関し、特に、シリアルバスシステムの入出力インタフェース技術に関するものである。
【背景技術】
【０００２】
例えば、特許文献１には、自動販売機の各種設定や売上の各データをオンラインで収集するため、ユニット本体にＲＳ−２３２Ｃに基づく複数の汎用インタフェースを備え、各汎用インタフェースにＤｏＰａモジュール（登録商標）、ＰＨＳモジュール、モデム装置、又はパーソナルコンピュータ等がそれぞれ接続された構成が示されている。特許文献２には、主制御部に対して、メンテナンスで用いるリモコンや、商品の金額を表示する金額表示機や、商品を選択するためのボタンがシリアルバスで接続された自動販売機が示されている。なお、特許文献２では、シリアル通信処理における割り込み回数の低減を図ることで高機能化を図っている。
【０００３】
また、特許文献３には、配線作業の簡単化に伴うコストの低減を実現し、売切れ表示機能が誤動作する事態を防止した自動販売機の制御装置が示されている。具体的には、ベンド機構内で電磁ソレノイドのための交流配線と売切れ検出スイッチのための直流配線とを独立に設けた場合に、配線の複雑化やノイズの重畳が問題となっていたが、これをベンド機構内の回路構成の工夫によって解決したものとなっている。特許文献４には、ネットワークコントローラと複数のノードを、シリアルデータ伝送路に加えてハードウェアリセットラインで互いに接続したネットワークシステムが示されている。これによって、ネットワークコントローラから複数のノードに対する一斉リセットが可能となり、また、リセット信号に対するノイズ耐性も向上する。
【特許文献１】特開２００１−２６６２３１号公報
【特許文献２】特開２００６−１８４９６４号公報
【特許文献３】特開平７−２１４５２号公報
【特許文献４】特開平１−２６１９４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、自動販売機の高機能化に伴い、自動販売機内には、多種多様なモジュールが実装されるようになってきた。この際に、特許文献１に示されるように、各モジュールをユニット本体（主制御部）に対してパラレルに接続する構成を用いると、コネクタや配線が煩雑化すると共に、コネクタの数によってはモジュールの増設が困難となる恐れがある。そこで、特許文献２に示されるように、各モジュールをシリアルバスで接続する構成が考えられる。
【０００５】
シリアルバスを用いる場合において、モジュールを増設または交換する際には、当該モジュールをシリアルバスに接続すると共に、通常、ディップスイッチ等を用いて当該モジュールのアドレス設定を手動で行う必要がある。しかしながら、この場合にはある程度のスキルを備えた人材を十分に確保する必要があると共に、人為的なミスの可能性等もあることから、人手に頼らないメンテナンス（保守）を実現することが望ましい。
【０００６】
一方、自動販売機では、特許文献３にも記載されているように、ノイズ環境が劣悪であることが知られている。自動販売機内のシリアルバスは、配線長が例えば数十メートルにも及ぶことがあり、その分外来ノイズを受けやすくなる。例えば、ノイズの影響によってシリアルバス上に接続されたモジュールがフリーズした場合や、暴走した場合などでは、シリアルバス上のコマンド入力によって当該モジュールに対してリセット動作を試みることができる。しかしながら、例えばあるモジュールが暴走し、当該モジュールがシリアルバスに対して独占的に出力し続けるような状況では、もはやシリアルバスによるリセット動作は困難となる。
【０００７】
また、近年における自動販売機では、例えば顧客の注意を引き、購入機会を増大させるマルチメディア表示機能の重要性が高まり、自動販売機の主制御部においてコンテンツ処理等の大量なデータ処理や、コンテンツを表示するコンテンツ表示部と主制御部との高速なデータ転送が必要となってきている。データ転送が高速化されると、その分、前述したようなノイズの影響も大きくなるため、フェイルセーフといった信頼性の確保が益々重要となる。更に、このような高速データ転送を行う各種モジュールは、今後増加していくことが予想され、前述した信頼性の確保は勿論のこと、このような各種モジュールの増設を考慮して、そのメンテナンス性（保守性）などにも十分配慮する必要がある。
【０００８】
図１６は、本発明の前提として検討した自動販売機において、その構成例を示すブロック図である。図１６に示す自動販売機は、例えば、特許文献１と特許文献２の技術を組み合わせたような構成となっており、主制御部ＭＣＴＬが、シリアルバスＳＢのポートとＲＳ−２３２Ｃのポートを備え、これらのポートに各種周辺モジュール（機能モジュール）ＭＤが接続された構成となっている。例えば、シリアルバスＳＢには、金銭識別部ＭＤｂ、金額表示部ＭＤｃ、ベンド部ＭＤｄおよびユーザ入力部ＭＤｅが接続され、ＲＳ−２３２Ｃにはコンテンツ表示部ＭＤａおよび通信部ＭＤｆが接続されている。
【０００９】
シリアスバスＳＢは、一般的には例えば数十Ｋ〜数百Ｋ（ｂｐｓ）の転送速度であり、加えて複数の周辺モジュールＭＤが接続されているため、各周辺モジュールＭＤの実効的な処理速度は、転送速度よりも更に遅くなる。したがって、このようなＳＢに速い処理速度を必要とするコンテンツ表示部ＭＤａ等を接続することは困難であるため、その対策として別途ＲＳ−２３２Ｃに接続することが考えられる。
【００１０】
しかしながら、このような構成では、前述したように、速い処理速度を必要とする周辺モジュールＭＤを後々増設したい場合に、ＲＳ−２３２Ｃのポート数がネックとなってしまう。そこで、例えば、シリアルバスＳＢの転送速度を速め、そこにコンテンツ表示部ＭＤａや通信部ＭＤｆ等を接続することも考えられる。ただし、この場合でも、前述したように、リセット動作に伴う信頼性や、人手に頼らないメンテナンス性といった問題は解決されない。
【００１１】
本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、自動販売機およびこれに適したシリアルバスシステムの信頼性を向上させることにある。また、本発明の他の目的は、自動販売機およびこれに適したシリアルバスシステムの保守性を向上させることにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。
【００１３】
本発明のシリアルバスシステムは、通信線路からバス構造によって複数のモジュールが接続された構成において、通信線路が、信号線と制御線を含み、この制御線がＡＮＤ論理またはＯＲ論理のバス構造となっていることが特徴となっている。信号線は、例えば差動対によって高速データ転送が可能なものであり、例えば主制御モジュールから周辺モジュールに向けて、この信号線を介したコマンド信号の送信やデータ信号の送受信などが行われる。一方、制御線は、データ転送速度は遅いものでもよく、主制御モジュールが周辺モジュールに対して自動アドレス割付を行う際や、主制御モジュールが周辺モジュールに対して一定時間以上‘Ｈ’または‘Ｌ’レベルに固定することによるハードリセットを発行する際に使用される。
【００１４】
自動アドレス割付は、制御線のＡＮＤ論理またはＯＲ論理を利用することで、ノイズ等がある場合にも高信頼性を保って当該処理を行うことが可能となり、また、この自動アドレス割付を行うことで、通信線路に対して周辺モジュールを増設した場合等でそのメンテナンス性（保守性）を向上させることができる。また、ハードリセットは、例えば信号線を介してリセットコマンドを送信することによるソフトリセットが効かない場合などで、主制御モジュールが制御線を一定時間以上の間‘Ｈ’または‘Ｌ’レベルに駆動し、それを周辺モジュールが検知することで実現される。したがって、ノイズ等のある場合にも確実にリセット動作を実現でき、フェイルセーフといった信頼性を向上させることが可能となる。
【００１５】
なお、このようなシリアルバスシステムは、近年、高速データ転送が要求され、更に外部ノイズが大きい環境で用いられる自動販売機などに適用して特に有益なものである。
【発明の効果】
【００１６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、信頼性が高い自動販売機およびシリアルバスシステムを実現可能となる。また、保守性が高い自動販売機およびシリアルバスシステムを実現可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。以下の実施の形態においては、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１８】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１９】
なお、以下の実施の形態に示すシリアルバスシステムは、その一例として自動販売機を例に説明を行うが、勿論、これに限定されるものではなく、自動販売機と同様にノイズが大きい環境で用いられるシステムや、周辺モジュールの増設に伴うメンテナンス性が求められるシステムなどに適用して有益なものである。
【００２０】
（実施の形態１）
図１は、本発明の実施の形態１による自動販売機において、その構成の一例を示すブロック図である。図１に示す自動販売機は、通信線路ＬＮ上に、主制御部ＭＣＴＬと複数の周辺モジュールＭＤが接続された構成となっている。そして、このＬＮに接続された周辺モジュールＭＤの中には、例えば、金銭識別部ＭＤｂ、金額表示部ＭＤｃ、ベンド部ＭＤｄ、ユーザ入力部ＭＤｅ等が含まれることに加えて、コンテンツ表示部ＭＤａや通信部ＭＤｆも含まれることが特徴となっている。
【００２１】
金銭識別部ＭＤｂは、自動販売機に投入された金銭を識別する機能を備え、金額表示部ＭＤｃは、この識別された金銭を表示する機能を備える。ユーザ入力部ＭＤｅは、自動販売機のボタンを代表とするユーザインタフェースを制御する機能を備え、ベンド部ＭＤｄは、この押されたボタンに対応する商品を排出する機能を備える。通信部ＭＤｆは、例えば有線ＬＡＮ（Local Area Network）や無線ＬＡＮ等によって、外部からデータを取得し、又は外部に対してデータを送信する機能を担い、コンテンツ表示部ＭＤａは、この取得したコンテンツデータ（例えば宣伝広告、ニュース等）を表示する機能を担う。主制御部ＭＣＴＬは、例えば通信線路ＬＮの占有権の管理や周辺モジュールＭＤの管理などを含めて自動販売機全体を制御する。
【００２２】
図２は、本発明の実施の形態１によるシリアルバスシステムにおいて、その構成の一例を示すブロック図である。図２のシリアルバスシステムは、図１の自動販売機の配線トポロジーを一般化かつ具体化したものとなっている。図２に示すシリアルバスシステムは、図１と同様に、通信線路ＬＮ上に、主制御部ＭＣＴＬと複数（ここでは８個）の周辺モジュールＭＤ１〜ＭＤ８が接続され、通信線路ＬＮの両端に終端回路ＴＮａ，ＴＮｂが設けられた構成となっている。通信線路ＬＮは、例えば、数メートルから数十メートルといった配線長を備えている。
【００２３】
図３は、図２のシリアルバスシステムにおいて、その通信線路ＬＮの構成例を示す概略図である。図３に示す通信線路ＬＮは、例えば所謂ツイストペア構造（逆相かつ撚り構造）で、差動対となる信号線ＤＰ，ＤＮと、このＤＰ，ＤＮに対するシールド線ＳＬＤに加えて、制御線ＣＬと、この制御線ＣＬに対する接地線ＧＮＤを備えたことが特徴となっている。信号線ＤＰ，ＤＮは、例えば、数Ｍ〜数十Ｍ（ｂｐｓ）といったように従来の自動販売機（例えば数十Ｋ〜数百Ｋ）よりも高速な転送速度に対応しており、ノイズの低減等の観点からツイストペア構造を用いている。制御線ＣＬは、詳細は後述するが、例えばＡＮＤ論理のバス構造となっており、速度が求められるようなデータ転送は行われないため、転送速度には特に制限はない。但し、ノイズの観点からは、少なくとも信号線ＤＰ，ＤＮよりは低速のバスとした方がよい。
【００２４】
図４は、図２のシリアルバスシステムにおいて、その終端回路ＴＮの構成例を示す回路図である。図２の終端回路ＴＮａ，ＴＮｂは、図４に示すように、信号線ＤＰと信号線ＤＮの間に接続された終端抵抗Ｒｔによって構成される。これによって、通信線路ＬＮの両端での波形反射が抑制され、信号線ＤＰ，ＤＮにおける高速データ転送が可能となる。
【００２５】
図５は、図２のシリアルバスシステムにおいて、そのインタフェース回路の構成例を示すものであり、（ａ）は主制御部ＭＣＴＬの構成例を示す回路図、（ｂ）は周辺モジュールＭＤの構成例を示す回路図である。図５（ａ）に示す主制御部ＭＣＴＬは、前述した通信線路ＬＮが接続されるポートＰＴと、このポートＰＴを介してデータの送受信を行うインタフェース回路ＩＦＣ１と、このＩＦＣ１との間でデータの入出力を行い、この入出力データを用いて所定の機能を実現する内部回路５０ａによって構成される。
【００２６】
インタフェース回路ＩＦＣ１は、通信線路ＬＮに含まれる制御線ＣＬを電源電圧ＶＤＤにプルアップする抵抗Ｒ１と、内部回路５０ａの制御を受けてＣＬを接地電圧ＧＮＤにプルダウンするトランジスタ（スイッチ回路）Ｑ１と、ＣＬの信号を内部回路５０ａに取り込む入力バッファＩＢＦなどを含んでいる。このＣＬに対する接地電圧ＧＮＤは、通信線路ＬＮに含まれる接地線ＧＮＤに接続される。更に、ＩＦＣ１は、通信線路ＬＮに含まれる信号線ＤＰ，ＤＮに向けて内部回路５０ａからのデータを送信し、信号線ＤＰ，ＤＮからのデータを内部回路５０ａに向けて受信する入出力バッファＩＯＢを含み、このＩＯＢの接地電圧ＧＮＤは通信線路ＬＮに含まれるシールド線ＳＬＤに接続される。ＩＯＢは、特に限定はされないが、例えば、ＲＳ−４８５規格に基づくものなどである。なお、ここでは、ＩＦＣ１内のＣＬ−ＶＤＤ間およびＣＬ−ＧＮＤ間に、クランプ用のダイオードも備えている。
【００２７】
また、図５（ｂ）に示す周辺モジュールＭＤは、通信線路ＬＮが接続されるポートＰＴと、このポートＰＴを介してデータの送受信を行うインタフェース回路ＩＦＣ２と、このＩＦＣ２との間でデータの入出力を行い、この入出力データを用いて所定の機能を実現する内部回路５０ｂによって構成される。インタフェース回路ＩＦＣ２は、主制御部ＭＣＴＬのインタフェース回路ＩＦＣ１と比べて制御線ＣＬに対するプルアップ用の抵抗Ｒ１を省いた構成となっており、それ以外はＩＦＣ１と同様である。
【００２８】
図６は、図５の主制御部ＭＣＴＬおよび周辺モジュールＭＤを図３の通信線路ＬＮで接続した構成例を示す回路図である。図６では、通信線路ＬＮ上に、主制御部ＭＣＴＬと複数の周辺モジュールＭＤ１〜ＭＤｎがそれぞれ接続されている。シリアルバスとなる信号線ＤＰ，ＤＮでは、例えば、主制御部ＭＣＴＬから送出された信号が、複数の周辺モジュールＭＤ１〜ＭＤｎによって受信可能であり、またＭＤ１〜ＭＤｎのいずれかによって送出された信号が主制御部ＭＣＴＬや他の周辺モジュールＭＤによって受信可能である。信号線ＤＰ，ＤＮには、差動対のクロック制御された信号が通り、コマンドまたはデータ信号が伝送される。
【００２９】
一方、制御線ＣＬにおいても同様に、例えば、主制御部ＭＣＴＬから送出された信号が、複数の周辺モジュールＭＤ１〜ＭＤｎによって受信可能であり、またＭＤ１〜ＭＤｎのいずれかによって送出された信号が主制御部ＭＣＴＬや他の周辺モジュールＭＤによって受信可能である。ここで、制御線ＣＬは、図６から判るように、ＡＮＤ論理のバス構造となっていることが特徴となっている。すなわち、制御線ＣＬは、初期状態では主制御部ＭＣＴＬのインタフェース回路ＩＦＣ１内のプルアップ抵抗Ｒ１によって電源電圧ＶＤＤのレベル（‘Ｈ’レベル）となっている。そして、この状態から、主制御部ＭＣＴＬや周辺モジュールＭＤ１〜ＭＤｎの内の一つ以上が、内部回路５０ａ，５０ｂを介してインタフェース回路ＩＦＣ１，ＩＦＣ２内のトランジスタＱ１をオンに駆動した場合に、ＣＬは接地電圧ＧＮＤに近いレベル（‘Ｌ’レベル）となる。
【００３０】
以上に示したようなシリアルバスシステムにおいて、その主要な特徴は、前述したように通信線路ＬＮの一部として制御線ＣＬを設けたことと、この制御線ＣＬを利用して周辺モジュールＭＤに対する自動アドレス割付やハードリセットを行うことにある。以下、この自動アドレス割付やハードリセットについて説明を行う。
【００３１】
図７は、本発明の実施の形態１によるシリアルバスシステムにおいて、その自動アドレス割付機能の動作例を示すフロー図である。図８は、図７の動作例の補足図であり、（ａ）は通信線路ＬＮ上の波形シーケンスを示す図、（ｂ）は周辺モジュールのアドレス割付が行われる過程の具体例を示す図である。まずは、図８（ｂ）を用いて、アドレス割付シーケンスの概要を説明する。
【００３２】
図８（ｂ）に示すように、各周辺モジュールＭＤ（ここでは周辺モジュールＡ〜Ｄ）には予めユニークな製品識別番号（ＩＤ）が備わっている。ここではＩＤは１６ビットとする。本実施の形態で用いるアドレス割付シーケンスは、このＩＤが備わった複数の周辺モジュールＡ〜Ｄの中から最もＩＤ値が小さいものを特定し、この特定した周辺モジュール（ここでは周辺モジュールＣ）に対して所定の論理アドレスを割り付ける方式となっている。そして、周辺モジュールＣに論理アドレスが割り付けられると、これを除外した周辺モジュールＡ，Ｂ，Ｄを対象に同様な処理を行うといった操作を繰り返すことで、最終的に全ての周辺モジュールに対して論理アドレスを割り当てる方式となっている。
【００３３】
このようなアドレス割付シーケンスを実現するため、各周辺モジュールＡ〜Ｄでは、それぞれのＩＤの最上位ビット（１６ビット目）から順番にＡＮＤ演算が行われ、このＡＮＤ演算結果と自身の当該ビットの値とが比較される。ここで、図８（ｂ）の１５ビット目のようにＡＮＤ演算結果が‘０’で、自身（周辺モジュールＤ）の当該ビットが‘１’であった場合、周辺モジュールＤは、自身よりも小さいＩＤ値を持った周辺モジュールが他に存在するということが判る。したがって、周辺モジュールＤは、この時点で、以降の下位ビットに対するＡＮＤ演算の対象モジュールから外れる。以降、同様にして、１３ビット目で周辺モジュールＡが外れ、１１ビット目で周辺モジュールＢが外れる。その結果、最終的に周辺モジュールＣが残ると共に、各ビットのＡＮＤ演算結果がこの周辺モジュールＣのＩＤ値と一致することになる。したがって、主制御部ＭＣＴＬは、このＩＤ値を用いて周辺モジュールを特定し、この周辺モジュールに所定の論理アドレスを割り当てればよい。
【００３４】
図８（ｂ）のアドレス割付シーケンスを実現する具体的な処理内容として、まず、図７のＳ７０１においては、例えば、シリアルバスシステムに対する電源投入が行われる。この際には、例えば周辺モジュールＭＤが交換または増設された後（通信線路ＬＮ上に接続された後）に、電源投入が行われた場合も含む。また、Ｓ７０１では、シリアルバスシステムが電源投入された状態で、主制御部ＭＣＴＬや周辺モジュールＭＤに対してリセット動作が行われる。すなわち、Ｓ７０１は、主制御部ＭＣＴＬが周辺モジュールＭＤを認識できていない状態が生じた場合を示している。
【００３５】
このような場合、まず、主制御ＭＣＴＬが、処理プログラム等を用いて、Ｎビットを定義し（Ｓ７０２）、このＮビット目の出力要求コマンドを信号線ＤＰ，ＤＮを介して通信線路ＬＮ上に接続される全ての周辺モジュールＭＤに対して発行する（Ｓ７０３）。このＮビットは、周辺モジュールＭＤがそれぞれ備えるＩＤのビット数に該当し、予め固定値として定められるものである（図８（ｂ）の例ではＮ＝１６）。
【００３６】
そして、各周辺モジュールＭＤは、図８（ａ）に示すように、このような出力要求コマンドを信号線ＤＰ，ＤＮから受信すると、自身のＩＤのＮビット目が‘０’であった場合には、トランジスタＱ１をオンにして制御線ＣＬを‘Ｌ’レベルに駆動し、‘１’であった場合にはＱ１のオフを維持する（Ｓ７０４）。すなわち、ＡＮＤ演算が行われ、自身のＩＤのＮビット目が‘０’である周辺モジュールが１個以上あった場合、制御線ＣＬは‘Ｌ’（＝‘０’）レベルに駆動され、そうでない場合、ＣＬは‘Ｈ’（＝‘１’）レベルを維持する。
【００３７】
その後、主制御部ＭＣＴＬは、制御線ＣＬのレベルを検出し（Ｓ７０５）、ＩＤｍｉｎのＮビット目としてこの制御線ＣＬのレベル（‘１’又は‘０’）を設定する（Ｓ７０６）。このＩＤｍｉｎは、図８（ｂ）におけるＡＮＤ演算結果に該当するものである。一方、周辺モジュールＭＤは、制御線ＣＬのレベルを検出し（Ｓ７１２）、ＣＬが‘０’レベルで自身のＩＤのＮビット目が‘１’の場合（Ｓ７１３）には、以降に主制御部ＭＣＴＬから発行される出力要求コマンドを、後述するＳ７０８においてＮ＝０となるまで無視する（Ｓ７１５）。また、Ｓ７１３において、ＣＬが‘０’で自身のＩＤのＮビット目が‘０’、またはＣＬが‘１’で自身のＩＤのＮビット目が‘１’の場合には、次に主制御部ＭＣＴＬから発行される出力要求コマンドを受け付ける状態を保つ（Ｓ７１４）。
【００３８】
続いて、主制御部ＭＣＴＬは、Ｓ７０６の後にＮ＝Ｎ−１とし（Ｓ７０７）、Ｎ＝０か否かを判定する（Ｓ７０８）。Ｎ＝０でない場合には、Ｓ７０３に移行して、再び主制御部ＭＣＴＬが、前回より１ビット下位側にシフトしたＮビット目を対象とする出力要求コマンドを全ての周辺モジュールＭＤに対して発行することになる。その後、Ｓ７０４においては、この出力要求コマンドに対して、前述したＳ７１５の状態の周辺モジュールＭＤは、当該出力要求コマンドを無視し、Ｓ７１４の状態の周辺モジュールＭＤのみが、当該出力要求コマンドを受け付けて、制御線ＣＬに対して出力を行う（すなわちＡＮＤ演算を行う）ことになる。
【００３９】
次いで、ＩＤｍｉｎの各ビットが全て‘１’か否かを確認し（Ｓ７０９）、そうであった場合は終了となる。すなわち、この場合は、応答する周辺モジュールＭＤが存在せず、全ての周辺モジュールＭＤに論理アドレスの割付が完了した場合に該当する。一方、Ｓ７０９において、全て‘１’で無かった場合は、主制御部ＭＣＴＬが、ＩＤｍｉｎが示す周辺モジュールＭＤに対して、例えば、信号線ＤＰ，ＤＮから当該モジュールのレジスタ等に書き込みを行うなどで所定の論理アドレスを設定する（Ｓ７１０）。その後、この論理アドレスが設定された周辺モジュールは、以降の出力要求コマンドを無視するように設定され（Ｓ７１１）、Ｓ７０２に移行して、残りの周辺モジュールＭＤを対象に同様の処理が繰り返される。
【００４０】
以上のような処理を用いることで、周辺モジュールＭＤに対して人手を介さずに自動でアドレス割付が可能となり、シリアルバスシステム（自動販売機）のメンテナンス性（保守性）を向上させることが可能となる。さらに、周辺モジュールＭＤからのＩＤ値の応答をＡＮＤ論理の制御線ＣＬを用いて行うため、信頼性が高い、確実なアドレス割付が実現できる。
【００４１】
すなわち、場合によっては、信号線ＤＰ，ＤＮを用いて自動アドレス割付を行うことも考えられる。この場合、信号線ＤＰ，ＤＮではＡＮＤ演算等を実現できないため、例えば、主制御部ＭＣＴＬがＮビット目を指定し、これに応じて周辺モジュールは、自身のＩＤのＮビット目が‘０’の場合に信号線ＤＰに対して応答信号‘０’を出力し、‘１’の場合は応答信号を出力しないといった方式を用いればよい。そうすると、周辺モジュールは、自身のＩＤのＮビット目が‘１’であり、信号線ＤＰが‘０’であった場合に自身よりも小さいＩＤ値を備えた周辺モジュールがあることを識別することができる。
【００４２】
しかしながら、この場合、例えば、全ての周辺モジュールのＮビット目が‘１’であった場合などでは、信号線ＤＰはハイインピーダンスレベルとなるため、各周辺モジュールや主制御部は、このハイインピーダンスレベルも含めて判定しなければならない。更に、信号線ＤＰは、データ転送速度が速いため、その判定するタイミングにも注意が必要となる。前述したように、自動販売機などでは、外来ノイズが大きいため、このような論理判定レベルや判定タイミングに信頼性を持たせることは容易ではない。そこで、前述したようなＡＮＤ論理を備えた制御線ＣＬを用いると、論理レベルは必ず‘１’か‘０’となり、更に、データ転送速度の制限がないため周辺モジュールからの応答出力期間も十分に確保でき、その判定タイミングも問題とならない。よって、高信頼性を実現可能となる。
【００４３】
図９は、本発明の実施の形態１によるシリアルバスシステムにおいて、そのハードリセット機能を含めた動作例を示すフロー図である。図１０は、図９の動作例の補足図であり、通信線路ＬＮ上の波形シーケンスを示す図である。まずは、図１０を用いて、ハードリセット機能の概要を説明する。
【００４４】
本実施の形態のシリアルバスシステムは、ソフトリセット機能とハードリセット機能を備えている。ソフトリセット機能は、図１０に示すように、信号線ＤＰ，ＤＮを用いて、周辺モジュールＭＤを論理アドレスによって特定した上で、当該周辺モジュールＭＤにリセットコマンドを発行するものである。この場合、当該周辺モジュールＭＤは、このリセットコマンドを解釈して、自身のリセット動作を行う。しかしながら、前述したように、例えば当該周辺モジュールＭＤがフリーズした場合や、通信線路ＬＮの信号線ＤＰ，ＤＮが誤動作によって占有されているような場合には、このようなソフトリセット機能が無効となる恐れがある。
【００４５】
そこで、このような場合に、主制御部ＭＣＴＬは、ハードリセット機能を用いる。ハードリセット機能では、主制御部ＭＣＴＬが、制御線ＣＬを一定時間（例えば数秒）以上の間‘Ｌ’レベルに駆動する。これを受けて、全ての周辺モジュールＭＤは、この一定時間以上の‘Ｌ’レベルを検出してハードウェア的に自身をリセットする。具体的には、ハードウェアが、例えばタイマ回路を利用して制御線ＣＬを常時監視し、それが一定時間以上に及んだ場合に最優先の割り込み処理でリセットを実行する。
【００４６】
このようなリセット動作を実現するため、図９のＳ９０１では、まず、主制御部ＭＣＴＬから特定の周辺モジュールＭＤに対して通信を行う。次いで、主制御部ＭＣＴＬは、この通信対象となる周辺モジュールＭＤから一定時間以内に応答があるか否かを監視する（Ｓ９０２）。ここで応答があった場合には、一定時間待った後（Ｓ９１０）、再びＳ９０１に移行して周辺モジュールＭＤとの通信を継続する。一方、応答が無かった場合には、その回数を数えながら、Ｓ９１０およびＳ９０１を介して主制御部ＭＣＴＬから当該周辺モジュールＭＤへの通信を数回試みる。
【００４７】
ここで、連続してＮ回応答が無かった場合（Ｓ９０３）、この応答が無い周辺モジュールＭＤを指定した上で信号線ＤＰ，ＤＮを用いてリセットコマンドを送信する（Ｓ９０４）。すなわち、ソフトリセットを行う。ここで言うソフトリセットとは、ソフトウェアの状態を初期状態にすることを言う。その後、主制御部ＭＣＴＬは、当該周辺モジュールＭＤに対して図７および図８で説明したような自動アドレス割付を行う（Ｓ９０５）。仮にソフトリセットが成功した場合、図７の自動アドレス割付処理で応答するのは、このソフトリセットが行われた周辺モジュールＭＤのみとなるため、即座にＩＤの取得ならびに論理アドレスの割付が可能となる。
【００４８】
そして、主制御部ＭＣＴＬは、このソフトリセットが行われた周辺モジュールＭＤに対する論理アドレスの割付が成功したか否かを判別し（Ｓ９０６）、成功した場合には、通常動作に戻る（Ｓ９１１）。一方、失敗した場合には、主制御部ＭＣＴＬが、制御線ＣＬを一定時間（例えば数秒）以上の間‘Ｌ’レベルに固定する（Ｓ９０７）。これを受けて、通信線路ＬＮに接続される全ての周辺モジュールＭＤは、リセット動作を実行する（Ｓ９０８）。すなわち、ハードリセットが行われる。ハードリセットが完了した後は、図７および図８で説明したような自動アドレス割付を行う（Ｓ９０９）。
【００４９】
このように、制御線ＣＬによってハードリセットが可能なシリアルバスシステムを用いることで、ソフトリセットが効かない場合にも別経路でリセット動作を行うことが可能になるため、フェイルセーフといった信頼性の向上が図れる。更に、この際に、制御線ＣＬの一定時間以上の‘Ｌ’レベルといったノイズの影響が殆ど問題とならないような信号によってリセットが可能であるため、信頼性が高い確実なリセット動作を実現できる。
【００５０】
以上、本実施の形態１のシリアルバスシステム（自動販売機）を用いることで、信頼性および／または保守性の向上が実現可能となる。なお、本実施の形態１のシリアルバスシステムでは、制御線としてＡＮＤ論理のバスを使用したが、これをＯＲ論理のバスに変更することも可能である。この場合は、例えば、図５（ａ），（ｂ）において、プルアップ用の抵抗Ｒ１をプルダウン用の抵抗とし、プルダウン用のトランジスタＱ１をプルアップ用のトランジスタとすればよい。更に、図７および図８の自動アドレス割付においては、前述したシーケンスを、ＩＤの最下位ビットから上位ビットに向けて最もＩＤ値が大きい周辺モジュールＭＤを特定するようなシーケンスに変更すればよく、図９および図１０のハードリセット機能においては、前述した仕様を一定時間以上の‘Ｈ’レベルに変更すればよい。
【００５１】
ただし、ＡＮＤ論理においては、トランジスタＱ１としてＮＭＯＳトランジスタ又はＮＰＮバイポーラトランジスタ等が使用されるのに対して、ＯＲ論理においては、トランジスタＱ１としてＰＭＯＳトランジスタ又はＰＮＰバイポーラトランジスタ等が使用される。一般的には、ＮＭＯＳトランジスタ等の方がＰＭＯＳトランジスタ等よりも駆動能力が高いため、実現容易性の観点からは、ＡＮＤ論理を用いた方が望ましい。
【００５２】
（実施の形態２）
本実施の形態２では、実施の形態１で説明した図２の配線トポロジーを変形した構成例について説明する。また、主制御部や周辺モジュールにおける内部回路を含めた詳細な構成例についても説明を行う。
【００５３】
図１１は、本発明の実施の形態２によるシリアルバスシステムにおいて、その構成の一例を示すブロック図である。図１１に示すシリアルバスシステムは、図２と同様に、通信線路ＬＮ上に、主制御部ＭＣＴＬ＿Ｗと複数の周辺モジュールＭＤ＿Ｗ１〜ＭＤ＿Ｗ８が電気的に接続され、通信線路ＬＮの両端に終端回路ＴＮａ，ＴＮｂが備わった構成となっている。
【００５４】
図２との違いは、通信線路ＬＮが、各周辺モジュールＭＤ＿Ｗの内部に一旦引き込まれ、そこから外部に引き出した先が、更に他の周辺モジュールＭＤ＿Ｗ等の内部に引き込まれるような配線トポロジーとなっていることである。したがって、正確には、複数の物理的な通信線路ＬＮが、主制御部ＮＣＴＬ＿Ｗおよび複数の周辺モジュールＭＤ＿Ｗを介してそれぞれ電気的に接続され、実質的に１本の通信線路ＬＮが形成されることになる。すなわち、言い換えれば、図１１の構成例は、通信線路ＬＮ上に主制御部および複数の周辺モジュールが少なくとも電気的に接続された構成と言える。
【００５５】
図１２は、図１１のシリアルバスシステムにおいて、そのインタフェース回路の構成例を示すものであり、（ａ）は主制御部ＭＣＴＬ＿Ｗの構成例を示す回路図、（ｂ）は周辺モジュールＭＤ＿Ｗの構成例を示す回路図である。図１２（ａ）に示す主制御部ＭＣＴＬ＿Ｗは、図５（ａ）の主制御部ＭＣＴＬと同様に、インタフェース回路ＩＦＣ＿Ｗ１と、このＩＦＣ＿Ｗ１との間でデータの入出力を行い、この入出力データを用いて所定の機能を実現する内部回路５０ａを備えている。
【００５６】
ただし、図１２（ａ）の主制御部ＭＣＴＬ＿Ｗは、図５（ａ）の主制御部ＭＣＴＬと異なり、通信線路ＬＮの信号群（ＣＬ，ＧＮＤ，ＤＰ，ＤＮ，ＳＬＤ）からなるポートを２系統（ポートＰＴａ，ＰＴｂ）備えていることが特徴となっている。そして、この２系統のポートＰＴａ，ＰＴｂは、ＩＦＣ＿Ｗ１内部で分岐配線を行った先にそれぞれ接続され、この分岐点を介して互いに接続されている。これ以外の構成は図５（ａ）のインタフェース回路ＩＦＣ１と同様であるため詳細な説明は省略する。
【００５７】
一方、図１２（ｂ）に示す周辺モジュールＭＤ＿Ｗも、図５（ｂ）の周辺モジュールＭＤと同様に、インタフェース回路ＩＦＣ＿Ｗ２と、このＩＦＣ＿Ｗ２との間でデータの入出力を行い、この入出力データを用いて所定の機能を実現する内部回路５０ｂを備えている。この周辺モジュールＭＤ＿Ｗも、図１２（ａ）の主制御部ＭＣＴＬ＿Ｗの場合と同様に、図５（ｂ）の周辺モジュールＭＤと異なり通信線路ＬＮの信号群（ＣＬ，ＧＮＤ，ＤＰ，ＤＮ，ＳＬＤ）からなるポートを２系統（ポートＰＴａ，ＰＴｂ）備えていることが特徴となっている。これ以外の構成は図５（ｂ）の周辺モジュールＭＤと同様であるため詳細な説明は省略する。
【００５８】
このように、２系統のポートＰＴａ，ＰＴｂを備え、それらを主制御部ＭＣＴＬ＿Ｗおよび周辺モジュールＭＤ＿Ｗの内部の分岐点で互いに接続することで、波形反射によるノイズを低減できるため、特に信号線ＤＰ，ＤＮにおいて高速なデータ転送が実現可能となる。すなわち、図２の配線トポロジーでは、通信配線ＬＮ上の分岐点（例えばノードＮＤ１）から周辺モジュール（例えばＭＤ１）のインタフェース回路ＩＦＣ２に至るまでの配線長によって、波形反射の影響が無視できないものとなる。一方、図１１の配線トポロジーでは、この分岐点が、例えば、図１２（ａ）に示すノードＮＤ２となり、ＩＦＣ＿Ｗ１内の入出力バッファＩＯＢ等に至るまでの配線長は極めて短いため、波形反射の問題は特に生じない。
【００５９】
図１３は、図１１のシリアルバスシステムにおいて、その主制御部ＭＣＴＬ＿Ｗおよび周辺モジュールＭＤ＿Ｗのより詳細な構成例を示すブロック図である。図１３では、主制御部ＭＣＴＬ＿Ｗおよび周辺モジュールＭＤ＿Ｗにおいて共通化される回路部分の構成例を示している。すなわち、主制御部ＭＣＴＬ＿Ｗおよび周辺モジュールＭＤ＿Ｗに、例えば図１３に示すようなインタフェース回路ＩＦＣ＿Ｗおよび内部回路５０を設ければ、本実施の形態のシリアルバスシステムが実現可能となる。
【００６０】
インタフェース回路ＩＦＣ＿Ｗは、図１２（ａ），（ｂ）に示したＩＦＣ＿Ｗ１またはＩＦＣ＿Ｗ２に該当するものである。ＩＦＣ＿Ｗは、内部回路５０の制御を受けて制御線ＣＬを接地電圧ＧＮＤにプルダウンするトランジスタＱ１と、ＣＬの信号を内部回路５０に取り込む入力バッファＩＢＦなどを含み、主制御部ＭＣＴＬ＿Ｗの場合には、加えてＣＬを電源電圧ＶＤＤにプルアップする抵抗Ｒ１を含む。このＣＬに対する接地電圧ＧＮＤは、通信線路ＬＮに含まれる接地線ＧＮＤに接続される。また、ＩＦＣ＿Ｗは、信号線ＤＰ，ＤＮに向けて内部回路５０からのデータを送信し、信号線ＤＰ，ＤＮからのデータを内部回路５０に向けて受信する入出力バッファＩＯＢを含み、このＩＯＢの接地電圧ＧＮＤは通信線路ＬＮに含まれるシールド線ＳＬＤに接続される。更に、ＩＦＣ＿Ｗ内のＣＬ−ＶＤＤ間およびＣＬ−ＧＮＤ間には、それぞれ、クランプ用のダイオードＤＤ１およびＤＤ２が備わっている。
【００６１】
内部回路５０は、図１２（ａ），（ｂ）に示した内部回路５０ａの一部または内部回路５０ｂの一部に該当するものである。まずは、内部回路５０における制御線ＣＬ関連の回路ブロックについて説明する。制御信号出力部ＣＬＯは、制御レジスタ群ＲＥＧａによる制御を受けてトランジスタＱ１のオン／オフを制御する。この際に、Ｑ１のオン時間は、出力タイマＴＭ１によって規定される。出力タイマＴＭ１は、制御レジスタ群ＲＥＧａによって制御され、例えば、主制御部ＭＣＴＬ＿Ｗにおけるハードリセット命令発行時の‘Ｌ’レベル期間や周辺モジュールＭＤ＿Ｗにおける自動アドレス割付時の出力応答期間などを定める。
【００６２】
また、制御信号検出部ＣＬＩは、入力バッファＩＢＦからの信号を受けて、ステイタスレジスタＲＥＧｓに書き込みを行う。この際に、ＣＬＩは、制御レジスタ群ＲＥＧａによって制御される検出タイマＴＭ２を用いてＩＢＦからの信号（すなわち制御線ＣＬの状態）を監視する。したがって、例えば、周辺モジュールＭＤ＿Ｗにおいて、ＴＭ２にハードリセット時の‘Ｌ’レベル期間を設定しておくと、ＣＬＩは、ハードリセット命令が発行されたことを検出可能となる。なお、制御レジスタ群ＲＥＧａやステイタスレジスタＲＥＧｓは、ＣＰＵバスＢＵＳを介して図示しないＣＰＵからの制御を受ける。
【００６３】
次に、内部回路５０における信号線ＤＰ，ＤＮ関連の回路ブロックについて説明する。データ送信時は、図示しないＣＰＵからＣＰＵバスＢＵＳを介して送信ＦＩＦＯ（ＴＸＦ）に送信データが書き込まれ、この送信データが、符号部ＥＣＤおよび送信データ生成部ＴＸを介して入出力バッファＩＯＢに伝送される。符号部ＥＣＤおよび送信データ生成部ＴＸは、例えば、送信データに対してマンチェスタ符号化やエラー符号（ＣＲＣ（Cyclic Redundancy Check）コード等）の付加を行い、これに対してパラレル−シリアル変換を行ったものをＩＯＢに伝送する。
【００６４】
一方、データ受信時は、ＩＯＢからの受信データを受信データ検出部ＲＸおよびタイミング検出部ＲＸＴＧを用いて取り込み、この受信データが復号部ＤＣＤを介して受信ＦＩＦＯ（ＲＸＦ）に書き込まれる。タイミング検出部ＲＸＴＧは、所謂クロックリカバリ回路である。受信データ検出部ＲＸおよび復号部ＤＣＤは、シリアル−パラレル変換や、エラー符号の確認によるエラー検出またはエラー訂正や、マンチェスタ符号の復号化などを行う。そして、ＲＸＦに書き込まれた受信データがＣＰＵバスＢＵＳを介して図示しないＣＰＵに伝送される。なお、ＣＰＵバスＢＵＳには、更にＣＰＵによって制御される制御レジスタ群ＲＥＧｂが接続され、送受信制御部ＴＲＸＣが、このＲＥＧｂによる制御を受けてＩＯＢに対する入出力の切り替えを行う。
【００６５】
以上、本実施の形態２のシリアルバスシステムを用いることで、実施の形態１で述べた各種効果に加えて、波形反射の影響を低減し、データ転送の信頼性を向上させることが可能となる。
【００６６】
（実施の形態３）
本実施の形態３では、実施の形態２で説明した図１１の配線トポロジーを適用して、自動販売機を構成した例について説明する。図１４は、本発明の実施の形態３による自動販売機において、その構成の一例を示すブロック図である。
【００６７】
図１４に示す自動販売機は、図１１と同様に、通信線路ＬＮ上に、主制御部ＭＣＴＬ＿Ｗと複数の周辺モジュールＭＤ＿Ｗａ〜ＭＤ＿Ｗｊとが電気的に接続され、通信線路ＬＮの両端に終端回路ＴＮａ，ＴＮｂが接続された構成となっている。ＭＤ＿Ｗａは、無線モデムであり、アンテナＡＮＴを介して外部との間で無線データの送受信を行う機能を備える。ＭＤ＿Ｗｂは、金額表示部であり、ユーザによって投入された金銭を表示する機能を備える。
【００６８】
ＭＤ＿Ｗｃは、所謂コインメックであり、ユーザによって投入されたコインを識別する機能を備える。ＭＤ＿Ｗｄは、所謂ビルバリであり、ユーザによって投入されたお札を識別する機能を備える。ＭＤ＿Ｗｅは、電子マネーリーダ／ライタであり、ＩＣカード等を用いた金銭の支払いを処理する機能を備える。ＭＤ＿Ｗｆは、パネル制御部であり、商品表示パネル１４０を制御する機能を備える。商品表示パネル１４０は、例えば、ＭＤ＿Ｗｆによって制御される、従来より用いられる一般的なシリアルバスＳＢ上に、商品を選択する複数のボタンや商品の表示部が接続された構成となっている。ＭＤ＿Ｗｆは、商品表示パネル１４０を介してユーザからの商品の購入情報を管理する。
【００６９】
ＭＤ＿Ｗｇは、ベンド制御部であり、商品排出部１４１を制御する機能を備える。商品排出部１４１は、例えば、ＭＤ＿Ｗｇによって制御される、従来より用いられる一般的なシリアルバスＳＢ上に、それぞれ異なる商品が格納された複数のベンドが接続された構成となっている。ベンド制御部ＭＤ＿Ｗｇは、パネル制御部ＭＤ＿Ｗｆでのユーザの商品購入情報を得て商品排出部１４１を制御し、対応する商品を排出する。
【００７０】
ＭＤ＿Ｗｈは、コンテンツ表示部であり、液晶パネル１４２を制御する。ＭＤ＿Ｗｈは、例えば無線モデムＭＤ＿Ｗａを介して取得したコンテンツデータ（広告やニュース等）を液晶パネル１４２に表示する。ＭＤ＿ＷｉおよびＭＤ＿Ｗｊは、それぞれハンディターミナルおよびプリンタであり、これらは、自動販売機の保守・点検等で使用される。
【００７１】
このように、信号線ＤＰ，ＤＮおよび制御線ＣＬを含む通信線路ＬＮ上に、主制御部ＭＣＴＬ＿Ｗ並びに全ての周辺モジュールＭＤ＿Ｗａ〜ＭＤ＿Ｗｊをシリアルバス形式で接続した構成を用いることで、前述したように保守性および信頼性に優れた簡潔な自動販売機を実現可能となる。特に、無線モデムＭＤ＿Ｗａやコンテンツ表示部ＭＤ＿Ｗｈは、高速データ転送が必要とされるため、従来のシリアルバスを用いる場合には、例えば図１６に示したような構成を採らざるを得なかったが、本実施の形態においては、信号線ＤＰ，ＤＮを高速化することで全てをシリアルバスで接続可能となる。ただし、この高速化に伴いノイズの影響がより顕在化する恐れがあるため、フェイルセーフ手段としてハードリセットが可能な制御線ＣＬを設けると共に、更に、この制御線ＣＬを用いて自動アドレス割付を行うことで、保守性を高めている。
【００７２】
（実施の形態４）
本実施の形態４では、実施の形態３で説明した図１４の自動販売機を変形した構成例について説明する。図１５は、本発明の実施の形態４による自動販売機において、その構成の一例を示すブロック図である。
【００７３】
図１５に示す自動販売機は、図１４と同様に、主制御部ＭＣＴＬ＿Ｗ２と複数の周辺モジュールＭＤ＿Ｗａ〜ＭＤ＿Ｗｊを含んでいる。ただし、図１４と異なり、２系統の通信線路ＬＮａ，ＬＮｂを備え、このＬＮａ，ＬＮｂに複数の周辺モジュールＭＤ＿Ｗａ〜ＭＤ＿Ｗｊをそれぞれ振り分けたことが特徴となっている。
【００７４】
主制御部ＭＣＴＬ＿Ｗ２は、図１２（ａ）に示したインタフェース回路ＩＦＣ＿Ｗ１を２個（ＩＦＣ＿Ｗ１ａ，ＩＦＣ＿Ｗ１ｂ）備え、ＩＦＣ＿Ｗ１ａには通信線路ＬＮａが接続され、ＩＦＣ＿Ｗ１ｂには通信線路ＬＮｂが接続される。通信線路ＬＮａの両端には、終端回路ＴＮａ１，ＴＮａ２が接続され、通信線路ＬＮｂの両端には、終端回路ＴＮｂ１，ＴＮｂ２が接続される。
【００７５】
そして、通信線路ＬＮａには、前述した無線モデムＭＤ＿Ｗａ、プリンタＭＤ＿Ｗｊ、コンテンツ表示部ＭＤ＿Ｗｈ、ハンディターミナルＭＤ＿Ｗｉ、および電子マネーリーダ／ライタＭＤ＿Ｗｅが接続される。一方、通信線路ＬＮｂには、前述したパネル制御部ＭＤ＿Ｗｆ、ベンド制御部ＭＤ＿Ｗｇ、コインメックＭＤ＿Ｗｃ、ビルバリＭＤ＿Ｗｄ、および金額表示部ＭＤ＿Ｗｂが接続される。すなわち、通信線路ＬＮｂには、自動販売機の基礎的な機能を担う周辺モジュール（機能モジュール）が接続され、通信線路ＬＮａには、それ以外の通信系の周辺モジュールやオプション的な周辺モジュールが接続される。
【００７６】
このような構成を用いると、前述したようなフェイルセーフ機能を更に高めることが可能となる。すなわち、ハードリセットを行う際に、通信線路ＬＮａとＬＮｂを個別に分離して行うことが可能となるため、例えば、通信系の不具合等で通信線路ＬＮａにハードリセットの必要性が生じても、通信線路ＬＮｂは良好な通信状態を維持でき、自動販売機の基本機能は損なわれずに済む。また、通信線路ＬＮａと通信線路ＬＮｂとでは、本質的に必要とされるデータ転送速度が異なるため、低速なデータ転送速度でもよい通信線路ＬＮｂ側をできるだけ低ノイズに維持できる。この意味において、通信線路ＬＮａと通信線路ＬＮｂのデータ転送速度を異なる仕様とすることも可能である。また、通信線路を２系統に分離することで、各通信線路の配線長を短縮でき、また各通信線路に接続される周辺モジュールの数も少なくなるため、低ノイズ化または高速化を図ることも可能となる。
【００７７】
以上、本発明者よりなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【００７８】
本発明のシリアルバスシステムは、特に自動販売機に適用して有益な技術であり、これに限らず、ネットワーク系なども含めてシリアルバスシステム全般に対して広く適用可能である。
【図面の簡単な説明】
【００７９】
【図１】本発明の実施の形態１による自動販売機において、その構成の一例を示すブロック図である。
【図２】本発明の実施の形態１によるシリアルバスシステムにおいて、その構成の一例を示すブロック図である。
【図３】図２のシリアルバスシステムにおいて、その通信線路の構成例を示す概略図である。
【図４】図２のシリアルバスシステムにおいて、その終端回路の構成例を示す回路図である。
【図５】図２のシリアルバスシステムにおいて、そのインタフェース回路の構成例を示すものであり、（ａ）は主制御部の構成例を示す回路図、（ｂ）は周辺モジュールの構成例を示す回路図である。
【図６】図５の主制御部および周辺モジュールを図３の通信線路で接続した構成例を示す回路図である。
【図７】本発明の実施の形態１によるシリアルバスシステムにおいて、その自動アドレス割付機能の動作例を示すフロー図である。
【図８】図７の動作例の補足図であり、（ａ）は通信線路上の波形シーケンスを示す図、（ｂ）は周辺モジュールのアドレス割付が行われる過程の具体例を示す図である。
【図９】本発明の実施の形態１によるシリアルバスシステムにおいて、そのハードリセット機能を含めた動作例を示すフロー図である。
【図１０】図９の動作例の補足図であり、通信線路上の波形シーケンスを示す図である。
【図１１】本発明の実施の形態２によるシリアルバスシステムにおいて、その構成の一例を示すブロック図である。
【図１２】図１１のシリアルバスシステムにおいて、そのインタフェース回路の構成例を示すものであり、（ａ）は主制御部の構成例を示す回路図、（ｂ）は周辺モジュールの構成例を示す回路図である。
【図１３】図１１のシリアルバスシステムにおいて、その主制御部および周辺モジュールのより詳細な構成例を示すブロック図である。
【図１４】本発明の実施の形態３による自動販売機において、その構成の一例を示すブロック図である。
【図１５】本発明の実施の形態４による自動販売機において、その構成の一例を示すブロック図である。
【図１６】本発明の前提として検討した自動販売機において、その構成例を示すブロック図である。
【符号の説明】
【００８０】
ＭＣＴＬ  主制御部
ＬＮ  通信線路
ＭＤ  周辺モジュール
ＴＮ  終端回路
ＤＰ，ＤＮ  信号線
ＣＬ  制御線
ＧＮＤ  接地線（接地電圧）
ＶＤＤ  電源電圧
ＰＴ  ポート
Ｒ  抵抗
Ｑ  トランジスタ
ＩＢＦ  入力バッファ
ＩＯＢ  入出力バッファ
ＩＦＣ  インタフェース回路
ＢＵＳ  ＣＰＵバス
ＲＥＧａ，ＲＥＧｂ  レジスタ群
ＲＥＧｓ  ステイタスレジスタ
ＣＬＯ  制御信号出力部
ＴＭ  タイマ
ＣＬＩ  制御信号検出部
ＤＤ  ダイオード
ＴＸＦ  送信ＦＩＦＯ
ＥＣＤ  符号部
ＴＸ  送信データ生成部
ＴＲＸＣ  送受信制御部
ＲＸ  受信データ検出部
ＲＸＴＧ  タイミング検出部
ＤＣＤ  復号部
ＲＸＦ  受信ＦＩＦＯ
ＡＮＴ  アンテナ
ＳＢ  シリアルバス
５０，５０ａ，５０ｂ  内部回路
１４０  商品表示パネル
１４１  商品排出部
【図１】
0005055046.tif 000002
【図２】
0005055046.tif 000003
【図３】
0005055046.tif 000004
【図４】
0005055046.tif 000005
【図５】
0005055046.tif 000006
【図６】
0005055046.tif 000007
【図７】
0005055046.tif 000008
【図８】
0005055046.tif 000009
【図９】
0005055046.tif 000010
【図１０】
0005055046.tif 000011
【図１１】
0005055046.tif 000012
【図１２】
0005055046.tif 000013
【図１３】
0005055046.tif 000014
【図１４】
0005055046.tif 000015
【図１５】
0005055046.tif 000016
【図１６】
0005055046.tif 000017