(57)【特許請求の範囲】
【請求項１】
液晶ディスプレイ装置において、
多数の画素を備えた液晶パネルと、
ゲートクロック信号及び多数の制御信号を発生させるためのタイミング制御回路と、
前記ゲートクロック信号に同期したゲートオン信号により前記液晶パネルにディスプレイされるデータに対応する多数の階調電圧であって、前記ゲートクロック信号のハイレベル区間とローレベル区間毎に各々異なる前記階調電圧を発生させるための階調電圧発生回路と、
前記ゲートクロック信号に応じて前記液晶パネルの前記画素を１列ずつ順次にスキャニングするためのゲート駆動回路と、
前記階調電圧を入力し、前記制御信号に応じて前記液晶パネルにディスプレイされるデータに対応する前記階調電圧を液晶駆動電圧として発生させ、発生された前記液晶駆動電圧をスキャニング毎に前記液晶パネルに印加するためのソース駆動回路とを含み、 前記階調電圧発生回路は、
前記ゲートクロック信号に応じて前記ゲートクロック信号と同一な周期を有する多数のクロック信号を発生させるためのクロック発生部と、
前記ソース駆動回路の電源電圧を所定比率で分圧して、前記階調電圧を発生させるのに基準になる多数の電圧を発生させるための電圧発生部と、
前記クロック発生部及び前記電圧発生部から発生された前記クロック信号と前記電圧の和もしくは差をとって増幅することによって多数の前記階調電圧を発生させるための階調電圧発生部とを含む、
液晶ディスプレイ装置。
【請求項２】
前記階調電圧発生回路は、
前記液晶パネルの正極性駆動の時、前記ゲートクロック信号のハイレベル区間の間、前記ソース駆動回路が前記液晶パネルに印加する第１電圧レベルの液晶駆動電圧に対応する前記階調電圧を発生させ、前記ゲートクロック信号のローレベル区間の間、前記ソース駆動回路が前記液晶パネルに印加する前記第１電圧よりも低電位である第２電圧レベルの液晶駆動電圧に対応する前記階調電圧を発生させる、
請求項１に記載の液晶ディスプレイ装置。
【請求項３】
前記階調電圧発生回路は、
前記液晶パネルの負極性駆動の時、前記ゲートクロック信号のハイレベル区間の間、前記ソース駆動回路が前記液晶パネルに印加する第３電圧レベルの液晶駆動電圧に対応する前記階調電圧を発生させ、前記ゲートクロック信号のローレベル区間の間、前記ソース駆動回路が前記液晶パネルに印加する前記第３電圧よりも高電位の第４電圧レベルの液晶駆動電圧に対応する前記階調電圧を発生させる、
請求項２に記載の液晶ディスプレイ装置。
【請求項４】
前記クロック発生部は、
前記ゲートクロック信号を取る込むための入力端子と、
前記入力端子に並列に連結されたｎ個のクロック発生ユニットと、
前記ｎ個のクロック発生ユニット各々に連結されたｎ個の出力端子とを含む、
請求項１に記載の液晶ディスプレイ装置。
【請求項５】
前記電圧発生部は、
前記電源電圧を所定比率で分圧して各々異なる電圧レベルのｎ個の前記電圧を発生させるためのｎ個の電圧発生ユニットを含み、
前記各々の電圧発生ユニットは、前記電源電圧と接地電圧の間に連結された少なくとも２つ以上の抵抗と、前記抵抗の間の接点のうちいずれか１つに連結された出力端子を含む
請求項１に記載の液晶ディスプレイ装置。
【請求項６】
前記階調電圧発生部は、
前記液晶パネルの正極性駆動のために、前記ゲートクロック信号と同一な極性及び各々異なるレベルのｍ／２個の階調電圧を発生させる第１階調電圧発生ユニットと、
前記液晶パネルの負極性駆動のために、前記ゲートクロック信号と反対の極性及び各々異なるレベルのｍ／２個の階調電圧を発生させる第２階調電圧発生ユニットを含む、
請求項１に記載の液晶ディスプレイ装置。
【請求項７】
前記第１階調電圧発生ユニットは、
前記クロック発生部から入力される前記ｎ個のクロック信号のうちいずれか１つと、前記電圧発生部から入力される前記ｎ個の基準電圧のうちいずれか１つとを取り込むための第１入力端子と、
抵抗を通じて接地された第２入力端子と、
フィードバック抵抗を通じて前記第２入力端子と接続された出力端子と、
を備えた少なくとも１つ以上の増幅回路を含む、請求項６に記載の液晶ディスプレイ装置。
【請求項８】
前記増幅回路は、前記クロック信号と前記基準電圧を加算した後、これを所定比率で増幅して前記階調電圧を発生させる、
請求項７に記載の液晶ディスプレイ装置。
【請求項９】
前記増幅回路は、
前記階調電圧を分圧するための少なくとも１つ以上の抵抗と、
前記抵抗の接点に連結されて前記分圧された階調電圧を出力するための少なくとも１つ以上の出力端子と、
を含む、請求項７に記載の液晶ディスプレイ装置。
【請求項１０】
前記第２階調電圧発生ユニットは、
前記電圧発生部から入力される前記ｎ個の基準電圧のうちいずれか１つを取り込むための第１入力端子と、
抵抗を通じて前記クロック発生部から入力される前記ｎ個のクロック信号のうちいずれか１つを取り込むための第２入力端子と、
フィードバック抵抗を通じて前記第２入力端子に接続された出力端子と、
を備えた少なくとも１つ以上の増幅回路を含む、請求項６に記載の液晶ディスプレイ装置。
【請求項１１】
前記増幅回路は、前記基準電圧から前記クロック信号を減算した後、これを所定比率で増幅して前記階調電圧を発生させる、
請求項１０に記載の液晶ディスプレイ装置。
【請求項１２】
前記増幅回路は、前記階調電圧を分圧するための少なくとも１つ以上の抵抗と、前記抵抗の接点に連結されて前記分圧された階調電圧を出力するための少なくとも１つ以上の出力端子を含む、
請求項１０に記載の液晶ディスプレイ装置。
【請求項１３】
多数の画素を備えた液晶パネルと、ゲートクロック信号及び多数の制御信号を発生させるためのタイミング制御回路と、前記液晶パネルにディスプレイされるデータに対応する多数の階調電圧であって、前記ゲートクロック信号のハイレベル区間とローレベル区間毎に各々異なる前記階調電圧を発生させるための階調電圧発生回路と、前記ゲートクロック信号に応じて前記液晶パネルの前記画素を１列ずつ順次にスキャニングするためのゲート駆動回路と、前記階調電圧を入力し、前記制御信号に応じて前記液晶パネルにディスプレイされるデータに対応する前記階調電圧を液晶駆動電圧として発生させ、発生された前記液晶駆動電圧をスキャニング毎に前記液晶パネルに印加するためのソース駆動回路とを備えた液晶ディスプレイ装置の階調電圧発生回路において、
前記ゲートクロック信号に応じて前記ゲートクロック信号と同一な周期を有する多数のクロック信号を発生させるためのクロック信号発生部と、
前記ソース駆動回路の電源電圧を所定比率で分圧して、前記階調電圧を発生させるのに基準になる多数の電圧を発生させるための電圧発生部と、
前記クロック発生部及び前記電圧発生部から発生された前記クロック信号及び前記電圧の和もしくは差をとって増幅することによって多数の前記階調電圧を発生させるための階調電圧発生部とを含む、
液晶ディスプレイ装置のための階調電圧発生回路。
【請求項１４】
前記クロック発生部は、
前記ゲートクロック信号を取り込むための入力端子と、
前記入力端子に並列に連結されたｎ個のクロック発生ユニットと、
前記ｎ個のクロック発生ユニット各々に連結されたｎ個の出力端子とを含む、
請求項１３に記載の液晶ディスプレイ装置のための階調電圧発生回路。
【請求項１５】
前記電圧発生部は、
前記電源電圧を所定比率で分圧して、各々異なる電圧レベルのｎ個の前記電圧を発生させるためのｎ個の電圧発生ユニットを含み、
前記各々の電圧発生ユニットは、前記電源電圧と接地電圧の間に連結された少なくとも２つ以上の抵抗と、前記抵抗の間の接点のうちいずれか１つに連結された出力端子を含む、
請求項１３に記載の液晶ディスプレイ装置のための階調電圧発生回路。
【請求項１６】
前記階調電圧発生部は、
前記液晶パネルの正極性駆動のために、前記ゲートクロック信号と同一な極性及び各々異なるレベルのｍ／２個の階調電圧を発生させる第１階調電圧発生ユニットと、
前記液晶パネルの負極性駆動のために、前記ゲートクロック信号と反対される極性及び各々異なるレベルのｍ／２個の階調電圧を発生させる第２階調電圧発生ユニットを含む、
請求項１３に記載の液晶ディスプレイ装置のための階調電圧発生回路。
【請求項１７】
前記第１階調電圧発生ユニットは、
前記クロック発生部から入力される前記ｎ個のクロック信号のうちいずれか１つと、前記電圧発生部から入力される前記ｎ個の基準電圧のうちいずれか１つとを取り込むための第１入力端子と、
抵抗を通じて接地された第２入力端子と、
フィードバック抵抗を通じて前記第２入力端子に接続された出力端子と、
を備えた少なくとも１つ以上の増幅回路とを含む、請求項１６に記載の液晶ディスプレイ装置のための階調電圧発生回路。
【請求項１８】
前記増幅回路は、前記クロック信号と前記基準電圧を加算した後、これを所定比率で増幅して前記階調電圧を発生させる、
請求項１７に記載の液晶ディスプレイ装置のための階調電圧発生回路。
【請求項１９】
前記増幅回路は、
前記階調電圧を分圧するための少なくとも１つ以上の抵抗と、
前記抵抗の接点に連結されて前記分圧された階調電圧を出力するための少なくとも１つ以上の出力端子と、
を含む請求項１７に記載の液晶ディスプレイ装置のための階調電圧発生回路。
【請求項２０】
前記第２階調電圧発生ユニットは、
前記電圧発生部から入力される前記基準電圧のうちいずれか１つを取り込むための第１入力端子と、
抵抗を通じて前記クロック発生部から入力される前記ｎ個のクロック信号のうちいずれか１つを取り込むための第２入力端子と、
フィードバック抵抗を通じて前記第２入力端子と接続された出力端子と、
を備えた少なくとも１つ以上の増幅回路とを含む請求項１６に記載の液晶ディスプレイ装置のための階調電圧発生回路。
【請求項２１】
前記増幅回路は、前記基準電圧から前記クロック信号を減加算した後、これを所定比率で増幅して前記階調電圧を発生させる、
請求項２０に記載の液晶ディスプレイ装置のための階調電圧発生回路。
【請求項２２】
前記増幅回路は、前記階調電圧を分圧するための少なくとも１つ以上の抵抗と、前記抵抗の接点に連結されて前記分圧された階調電圧を出力するための少なくとも１つ以上の出力端子を含む、
請求項２０記載の液晶ディスプレイ装置のための階調電圧発生回路。
【請求項２３】
前記階調電圧発生回路が、前記液晶パネルの正極性駆動の時、前記ゲートクロック信号のハイレベル区間の間、前記ソース駆動回路が前記液晶パネルに印加する第１電圧レベルの液晶駆動電圧に対応する前記階調電圧を発生させ、前記ゲートクロック信号のローレベル区間の間、前記ソース駆動回路が前記液晶パネルに印加する前記第１電圧よりも低電位である第２電圧レベルの液晶駆動電圧に対応する前記階調電圧を発生させる、
請求項１３に記載の液晶ディスプレイ装置のための階調電圧発生回路。
【請求項２４】
前記階調電圧発生回路が、前記液晶パネルの負極性駆動の時、前記ゲートクロック信号のハイレベル区間の間、前記ソース駆動回路が前記液晶パネルに印加する第３電圧レベルの液晶駆動電圧に対応する前記階調電圧を発生させ、前記ゲートクロック信号のローレベル区間の間、前記ソース駆動回路が前記液晶パネルに印加する前記第３電圧よりも高電位の第４電圧レベルの液晶駆動電圧に対応する前記階調電圧を発生させる、
請求項１３に記載の液晶ディスプレイ装置のための階調電圧発生回路。
【請求項２５】
前記各々のクロック発生ユニットは、
前記入力端子と前記出力端子の間に直列に連結されたキャパシタと抵抗を備え、前記ゲートクロック信号と同一な周期を有するクロック信号を発生させる、
請求項１に記載の液晶ディスプレイ装置。
【請求項２６】
前記各々のクロック発生ユニットは、
前記入力端子と前記出力端子の間に直列に連結されたキャパシタと抵抗を備え、前記ゲートクロック信号と同一な周期を有するクロック信号を発生させる、
請求項１３に記載の液晶ディスプレイ装置のための階調電圧発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶ディスプレイ装置に関し、さらには高速に駆動される液晶ディスプレイ装置に関する。
【０００２】
また本発明は、その液晶ディスプレイ装置のための階調電圧発生回路に関する。
【０００３】
【従来の技術】
一般的に、液晶（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）は或る温度の範囲で液体と結晶の中間性質を有する有機化合物であり、電圧又は温度に従って色又は透明度が変わる。液晶を利用して情報を表現するＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）は従来のディスプレイ装置に比べて、小型で、小電力であるので新たなディスプレイ装置として脚光を浴びている。
【０００４】
図１は一般的な液晶ディスプレイ装置１０の構成を示すための構成図である。図１を参照すると、液晶ディスプレイ装置１０は、液晶パネル１、液晶パネル１に連結されたゲート駆動回路２、ソース駆動回路３、タイミング制御回路４、そして、階調電圧発生回路（ｇｒａｙ  ｖｏｌｔａｇｅ  ｇｅｎｅｒａｔｉｎｇ  ｃｉｒｃｕｉｔ）又はガンマ基準電圧発生器（ｇａｍｍａ  ｒｅｆｅｒｅｎｃｅｇｅｎｅｒａｔｉｎｇ  ｃｉｒｃｕｉｔ）５を含む。
【０００５】
液晶パネル１は、多数のゲートライン（Ｇ０−Ｇｎ）とゲートライン（Ｇ０−Ｇｎ）各々に垂直に交差する多数のデータライン（Ｄ１−Ｄｍ）で構成される。各々のゲートライン（Ｇ０−Ｇｎ）にはゲート駆動回路２が連結され、各々のデータライン（Ｄ１−Ｄｍ）にはソース駆動回路３が連結される。液晶パネル１の各ゲートラインとデータラインが交差する各々の領域には１つの画素（ｐｉｘｅｌ）が構成され、各々の画素は１つの薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）、１つの維持キャパシタ（ｓｔｏｒｉｎｇ  ｃａｐａｃｉｔｏｒ：Ｃｓｔ）、そして１つの液晶キャパシタ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｃａｐａｃｉｔｏｒ：Ｃｐ）で構成される。液晶パネル１を構成する各々の画素は、赤（ｒｅｄ：Ｒ）、緑（ｇｒｅｅｎ：Ｇ）、青（ｂｌｕｅ：Ｂ）に対応する３つの付属画素（ｓｕｂｐｉｘｅｌｓ）をさらに含む。液晶パネル１を通じてディスプレイされる画像は、Ｒ，Ｇ，Ｂ３種類の色フィルタの組合によって得られ、これらの組合によって液晶ディスプレイ装置１０は色画像だけでなく純粋な赤、緑、青と、グレースケール（ｇｒａｙ  ｓｃａｌｅｓ）をディスプレイできる。
【０００６】
タイミング制御信号４は、色信号（Ｒ，Ｇ，Ｂ）、水平及び垂直同期信号（ＨＳｙｎｃ，ＶＳｙｎｃ）、そして、クロック信号（ＣＬＫ））に応じてゲート駆動回路２及びソース駆動回路３に必要な制御信号（例えば、ゲートクロック（Ｇａｔｅ  Ｃｌｏｃｋ），ゲートオン信号（Ｇａｔｅ  Ｏｎ  Ｓｉｇｎａｌ）等）を発生させる。そして、階調電圧発生回路５はソース駆動回路３に連結されて、液晶駆動電圧（Ｖｄｒｉｖｅ）を発生させるのに基準になる電圧（階調電圧（ｇｒａｙ  ｖｏｌｔａｇｅ：Ｖｇｒａｙ）又はガンマ基準電圧（ｇａｍｍａ  ｒｅｆｅｒｅｎｃｅ  ｖｏｌｔａｇｅ））を発生させる。階調電圧発生回路５の一例は２０００年５月２３日、Ｋｉｍ等による米国特許第６，０６７，０６３号に“ＬＩＱＵＩＤ  ＣＲＹＳＴＡＬ  ＤＩＳＰＬＡＹ  ＨＡＶＩＮＧ  Ａ  ＷＩＤＥＶＩＥＷ  ＡＮＧＬＥ  ＡＮＤ  ＭＥＴＨＯＤ  ＦＯＲ  ＤＲＩＶＩＮＧ  ＴＨＥ  ＳＡＭＥ”の名称で開示されている。ここに開示されている階調電圧発生回路５は、電源電圧（ＶＣＣ）と接地（ＧＮＤ）の間に直列連結された多数の抵抗（Ｒ１〜Ｒｎ＋１）を含み、各抵抗（Ｒ１〜Ｒｎ＋１）は電源電圧（ＶＣＣ）を所定比率で分配して、ｎ個の階調電圧（ＶＧ１〜ＶＧｎ）を発生させる。
【０００７】
前記のような構造を有する液晶ディスプレイ装置１０の動作は次のとおりである。先ず、ゲート駆動回路２が液晶パネル１の画素を１列ずつ順次にスキャニングすると、ソース駆動回路３は、階調電圧発生回路５から出力される基準電圧（Ｖｇｒａｙ）に応じてタイミング制御回路４を通じて入力される色信号（Ｒ，Ｇ，Ｂ）による液晶駆動電圧（Ｖｄｒｉｖｅ）を発生させ、発生された液晶駆動電圧（Ｖｄｒｉｖｅ）をスキャニング毎に液晶パネル１に印加する動作を遂行する。
【０００８】
このような動作を遂行することにおいて、薄膜トランジスタ（ＴＦＴ）はスイッチとして作用する。例えば、トランジスタがターンオンである場合、ソース駆動回路３から発生された液晶駆動電圧（Ｖｄｒｉｖｅ）によって液晶キャパシタ（Ｃｐ）が充填され、トランジスタがターンオフである場合、液晶キャパシタ（Ｃｐ）に充填された電圧が漏洩されるのを防止する。従って、液晶パネル１を構成する各々の薄膜トランジスタ（ＴＦＴ）を駆動させるのに、ソース駆動回路３から印加される液晶駆動電圧（Ｖｄｒｉｖｅ）が重要な影響を与える。
【０００９】
産業の発達に従って、高速化されつつある液晶ディスプレイ装置の技術分野の特性において、液晶キャパシタ（Ｃｐ）の充填の時、ソース駆動回路３から印加される液晶駆動電圧（Ｖｄｒｉｖｅ）が高い値を有すると、液晶キャパシタ（Ｃｐ）は低い液晶駆動電圧（Ｖｄｒｉｖｅ）が印加される時に比べて、より速く充填され、液晶キャパシタ（Ｃｐ）の速い充填は液晶ディスプレイ装置の全体駆動速度を向上させ得るので、液晶キャパシタ（Ｃｐ）の充填速度の改善は液晶ディスプレイ装置の駆動速度を改善させ得る。
【００１０】
液晶ディスプレイ装置の駆動速度を向上させるためにソース駆動回路３から印加される液晶駆動電圧（Ｖｄｒｉｖｅ）を高める方法は様々である。例えば、高レベルの液晶駆動電圧（Ｖｄｒｉｖｅ）を発生させるようにゲート駆動回路２又はソース駆動回路３自体の設計を変更したり、この駆動回路２，３に制御信号を発生させるタイミング制御回路４の設計を変更させたりする方法がある。しかし、このような比較的に高価の回路に対する設計の変更は、液晶ディスプレイ装置の生産単価を高める問題点がある。そして、液晶駆動電圧（Ｖｄｒｉｖｅ）の電位を一律的に高めると、高い液晶駆動電圧（Ｖｄｒｉｖｅ）ほど液晶ディスプレイ装置の電力消耗が増加する問題点がある。従って、少費用かつ低電力の液晶ディスプレイ装置の駆動速度を向上させ得る方法が要求される。
【００１１】
【発明が解決しようとする課題】
本発明の目的は、少費用かつ低電力の液晶ディスプレイ装置の駆動速度を向上させ得る階調電圧発生回路を提供することである。
【００１２】
【課題を解決するための手段】
前述の目的を達成するための本発明に係る液晶ディスプレイ装置は、多数の画素を備えた液晶パネルと、ゲートクロック信号及び多数の制御信号を発生させるためのタイミング制御回路と、液晶パネルにディスプレイされるデータに対応する多数の階調電圧であって、ゲートクロック信号のハイレベル区間とローレベル区間毎に各々異なる階調電圧を発生させる階調電圧発生回路と、ゲートクロック信号に応じて液晶パネルの画素を１列ずつ順次にスキャニングするためのゲート駆動回路と、階調電圧を入力し、制御信号に応じて液晶パネルにディスプレイされるデータに対応する階調電圧を液晶駆動電圧として発生させ、発生された液晶駆動電圧をスキャニング毎に液晶パネルに印加するためのソース駆動回路とを含む。
【００１３】
ここで、階調電圧発生回路は、以下のように階調電圧を発生させる。液晶パネルは、ソース電極からドレイン電極を介して液晶駆動電圧を受ける画素電極と、画素電極に対向するように形成され共通電圧が印加される共通電極と、画素電極と共通電極との間に配置される液晶とを備えている。そして、共通電極に印加される共通電圧と画素電極に印加される液晶駆動電圧との電位差により、液晶が駆動される。
・液晶パネルの正極性駆動の時
（ａ）ゲートクロック信号のハイレベル区間の間、ソース駆動回路が前記液晶パネルに印加する第１電圧レベルの液晶駆動電圧に対応する階調電圧を発生させる。
（ｂ）ゲートクロック信号のローレベル区間の間、ソース駆動回路が前記液晶パネルに印加する第１電圧よりも低電位である第２電圧レベルの液晶駆動電圧に対応する階調電圧を発生させる。
・液晶パネルの負極性駆動の時
（ｃ）ゲートクロック信号のハイレベル区間の間、ソース駆動回路が前記液晶パネルに印加する第３電圧レベルに対応する階調電圧を発生させる。
（ｄ）ゲートクロック信号のローレベル区間の間、ソース駆動回路が前記液晶パネルに印加する第３電圧よりも高電位の第４電圧レベルに対応する階調電圧の液晶駆動電圧を発生させる。
【００１４】
階調電圧発生回路は、クロック発生部と電圧発生部とソース駆動回路部とを備えている。ここで、クロック発生部は、ゲートクロック信号に応じてゲートクロック信号と同一な周期を有する多数のクロック信号を発生させる。電圧発生部は、ソース駆動回路の電源電圧を所定比率で分圧して、階調電圧を発生させるのに基準になる多数の電圧を発生させる。階調電圧発生部は、クロック発生部及び電圧発生部から発生されたクロック信号と電圧の和もしくは差をとって増幅することによって多数の前記階調電圧を発生させる。
【００１５】
クロック発生部は、ゲートクロック信号を取る込むための入力端子と、入力端子に並列に連結されたｎ個のクロック発生ユニットと、ｎ個のクロック発生ユニット各々に連結されたｎ個の出力端子とを含んでいる。そして、クロック発生ユニットは、入力端子と出力端子の間に直列に連結されたキャパシタと抵抗を備えており、ゲートクロック信号と同一な周期を有するクロック信号を発生させる。
【００１６】
電圧発生部は、電源電圧を所定比率で分圧して各々異なる電圧レベルのｎ個の電圧を発生させるためのｎ個の電圧発生ユニットを含んでいる。そして、各々の電圧発生ユニットは、電源電圧と接地電圧の間に連結された少なくとも２つ以上の抵抗と、抵抗の間の接点のうちいずれか１つに連結された出力端子を含んでいる。
【００１７】
階調電圧発生部は、第１階調電圧発生ユニットと第２階調電圧発生ユニットとを備えている。ここで、第１階調電圧発生ユニットは、液晶パネルの正極性駆動のために、ゲートクロック信号と同一な極性及び各々異なるレベルのｍ／２個の階調電圧を発生させる。一方、第２階調電圧発生ユニットは、液晶パネルの負極性駆動のために、ゲートクロック信号と反対の極性及び各々異なるレベルのｍ／２個の階調電圧を発生させる。
【００１８】
第１階調電圧発生ユニットは、第１入力端子と第２入力端子出力端子を備えた少なくとも１つ以上の増幅回路を有している。第１入力端子は、クロック発生部から入力されるｎ個のクロック信号のうちいずれか１つと、電圧発生部から入力されるｎ個の基準電圧のうちいずれか１つとを取り込む。第２入力端子は、抵抗を通じて接地されている。出力端子は、フィードバック抵抗を通じて第２入力端子と接続されている。第１階調電圧発生ユニットの増幅回路は、クロック信号と基準電圧を加算した後、これを所定比率で増幅して、階調電圧を発生させる。
【００１９】
第２階調電圧発生ユニットも、第１階調電圧発生ユニットと同様に、第１入力端子と第２入力端子と出力端子とを備えている。但し、第２入力端子は、抵抗を通じてクロック発生部から入力されるｎ個のクロック信号のうちいずれか１つを取り込む点において、第１階調電圧発生ユニットと異なる。第２階調電圧発生ユニットの増幅回路は、基準電圧からクロック信号を減算した後、これを所定比率で増幅して階調電圧を発生させる。
【００２０】
また第１及び第２階調電圧発生ユニット増幅回路は、階調電圧を分圧するための少なくとも１つ以上の抵抗と、抵抗の接点に連結されて分圧された階調電圧を出力するための少なくとも１つ以上の出力端子とを含んでいる。
【００２１】
【発明の実施の形態】
以下、本発明による実施形態を添付した図２乃至図１３を参照して詳細に説明する。
【００２２】
本発明の新規な液晶ディスプレイ装置の階調電圧発生回路は、ソース駆動回路が液晶キャパシタを短時間に充填させ得るように、所定区間の間、高電位の液晶駆動電圧を発生させ、前記区間の以降には一般的な液晶駆動電圧を発生させるように、階調電圧を変形させて出力する。その結果、低電力消耗で液晶ディスプレイ装置の駆動速度が向上される。
【００２３】
図２は本発明による液晶ディスプレイ装置１００の構成を概略的に示す構成図である。図２を参照すると、液晶ディスプレイ装置１００は液晶パネル１、液晶パネル１に連結された多数のゲート駆動回路２、多数のソース駆動回路３、タイミング制御回路４、そして、階調電圧発生回路５０を含む。このような構成は、図１に示された一般的な液晶ディスプレイ装置１０の構成と比較すると、タイミング制御回路４から発生されるゲートクロック信号（Ｇａｔｅ  Ｃｌｏｃｋ）に応じて階調電圧（Ｖｇｒａｙ’）を発生させる階調電圧発生回路５０を除くと、図１に示された液晶ディスプレイ装置１０と同一な構成を有する。従って、同一な構成を有し、同一な動作を遂行する機能ブロックに対しては、図１で使用された参照番号を使用し、これに関する詳細な説明は省略する。
【００２４】
周知のように、色信号（Ｒ，Ｇ，Ｂ）に従って多数の階調電圧のうち１つを選択し、これに応じて液晶駆動電圧（Ｖｄｒｉｖｅ）を液晶パネルに印加するソース駆動回路３の機能は、液晶パネル１に備えられた液晶キャパシタ（Ｃｐ）の充填速度と密接な関係である。ところで、液晶キャパシタ（Ｃｐ）を充填させる液晶駆動電圧（Ｖｄｒｉｖｅ）は、階調電圧発生回路５０から発生される階調電圧（Ｖｇｒａｙ’）に依存する。従って、本発明による液晶ディスプレイ装置１００は、、ゲート駆動回路２、ソース駆動回路３及びタイミング制御回路４のように高価で、複雑な回路的な構成を有する回路に対する設計変更なしに、液晶パネル１に備えられた液晶キャパシタ（Ｃｐ）の充填速度が速まるようにソース駆動回路３から発生される液晶駆動電圧（Ｖｄｒｉｖｅ）を変化させる。ゲート駆動回路２、ソース駆動回路３及びタイミング制御回路４を設計変更する場合に比べて、より低価の階調電圧発生回路５０の開発によって、液晶ディスプレイ装置１００の駆動速度を向上させる。
【００２５】
図３は、本発明による階調電圧発生回路５０の構成を概略的に示す構成図である。図３を参照すると、本発明による階調電圧発生回路５０は、クロック発生部５２、電圧発生部５４、そして、階調電圧発生部５６で構成される。クロック発生部５２は、タイミング制御回路４から発生されるゲートクロック信号（Ｇａｔｅ  Ｃｌｏｃｋ）に応じて互いに重ならないｎ個のクロック信号（Ｇ＿ＣＬＫ１，…Ｇ＿ＣＬＫｎ）を発生させる。電圧発生部５４は、電源電圧（ＶDD）に応じて電圧レベルが各々異なるｎ個の基準電圧（Ｖｒｅｆ１，…Ｖｒｅｆｎ）を発生させる。ここで、電源電圧（ＶDD）はアナログ電圧であり、ソース駆動回路３の電源電圧として使用される。
【００２６】
クロック発生部５２及び電圧発生部５４から発生されたｎ個のクロック信号（Ｇ＿ＣＬＫ１，…Ｇ＿ＣＬＫｎ）とｎ個の基準電圧（Ｖｒｅｆ１，…Ｖｒｅｆｎ）が階調電圧発生部５６に入力されると、階調電圧発生部５６はクロック信号（Ｇ＿ＣＬＫ１，…Ｇ＿ＣＬＫｎ）に同期されて基準電圧（Ｖｒｅｆ１，…Ｖｒｅｆｎ）のレベルに従って各々異なる電位を有するｍ個の階調電圧（Ｖｇｒａｙ１’，…Ｖｇｒａｙｍ’）を発生させる。階調電圧（Ｖｇｒａｙ１’，…Ｖｇｒａｙｍ’）はソース駆動回路３が１つのゲートクロック（Ｇａｔｅ  Ｃｌｏｃｋ）周期（ｃｌｏｃｋ  ｐｅｒｉｏｄ）の間、ゲートクロック信号のハイ区間とロー区間毎に各々異なる値を有する液晶駆動電圧（Ｖｄｒｉｖｅ’）を発生させるようにする。このような特性を有するソース駆動回路３の液晶駆動電圧（Ｖｄｒｉｖｅ’）によって液晶パネル１に備えられた液晶キャパシタ（Ｃｐ）の充填速度が速まり、液晶ディスプレイ装置１００の駆動速度が向上される。
【００２７】
図４は、図３に示されたクロック発生部５２の回路図であり、図５は、図３に示された電圧発生部５４の回路図である。そして、図６は、図３に示された階調電圧発生部５６の回路図である。図４及び図５に示されたクロック発生部５２及び電圧発生部５４は各々６つのクロック信号（Ｇ＿ＣＬＫ１，…Ｇ＿ＣＬＫ６）と６つの基準電圧（Ｖｒｅｆ１，…Ｖｒｅｆ６）を発生させる。図６に示された階調電圧発生部５６は６つのクロック信号（Ｇ＿ＣＬＫ１，…Ｇ＿ＣＬＫ６）と６つの基準電圧（Ｖｒｅｆ１，…Ｖｒｅｆ６）に応じて１０つの階調電圧（Ｖｇｒａｙ１’，…Ｖｇｒａｙ１０’）を発生させる。ここで、回路によって発生される信号の個数は回路の構成によって様々であり、図に示された回路は回路構成の一例にすぎない。
【００２８】
図４を参照すると、クロック発生部５２はタイミング制御回路４から発生されるゲートクロック信号を取り込むための入力端子と、入力端子に並列に連結された第１乃至第６クロック発生ユニット（５２ａ−５２ｆ）、そして、クロック発生ユニット（５２ａ−５２ｆ）各々に連結された第１乃至第６出力端子で構成される。各々のクロック発生ユニット（５２ａ−５２ｆ）は入力端子と出力端子の間に直列に連結されたキャパシタ（Ｃ１，…，又はＣ６）と抵抗（Ｒ１，…，又はＲ６）を備えて、タイミング制御回路４から発生されるゲートクロック信号と同一な周期を有する第１乃至第６クロック信号（Ｇ＿ＣＬＫ１，…Ｇ＿ＣＬＫ６）を出力端子を通じて互いに重ならないように出力する。
【００２９】
図５を参照すると、電圧発生部５４は電源電圧（ＶDD）を所定比率で分けて各々異なる電圧レベルの６つの基準電圧（Ｖｒｅｆ１，  …Ｖｒｅｆ６）を発生させるための第１乃至第６電圧発生ユニット（５４ａ−５４ｆ）で構成される。第１乃至第６電圧発生ユニット（５４ａ−５４ｆ）は電源電圧（ＶDD）と接地電圧（ＧＮＤ）の間に並列に連結されている。電圧発生ユニット（５４ａ−５４ｆ）は各々、電源電圧（ＶDD）と接地電圧（ＧＮＤ）の間に直列に連結された２つの抵抗と、これらの抵抗の間の接点に連結された出力端子を含む。
【００３０】
図６を参照すると、階調電圧発生部５６は液晶の正極性駆動に使用するための第１乃至第５階調電圧（Ｖｇｒａｙ１’，…Ｖｇｒａｙ５’）を発生させる第１階調電圧発生ユニット（５６ａ）と液晶の負極性駆動に使用するための第６乃至第１０階調電圧（Ｖｇｒａｙ６’，…Ｖｇｒａｙ１０’）を発生させる第２階調電圧発生ユニット（５６ｂ）で構成される。
【００３１】
第１階調電圧発生ユニット（５６ａ）はクロック発生部５２から発生されるクロック信号（Ｇ＿ＣＬＫ１，Ｇ＿ＣＬＫ４，Ｇ＿ＣＬＫ５）と電圧発生部５４から発生される基準電圧（Ｖｒｅｆ１，Ｖｒｅｆ４，Ｖｒｅｆ５）を取り込むための第１乃至第６入力端子と、入力端子を通じて入力されるクロック信号（Ｇ＿ＣＬＫ１，Ｇ＿ＣＬＫ４，Ｇ＿ＣＬＫ５）と基準電圧（Ｖｒｅｆ１，Ｖｒｅｆ４，Ｖｒｅｆ５）を加算した後、これを所定比率で増幅して階調電圧（Ｖｇｒａｙ１’，Ｖｇｒａｙ４’，Ｖｇｒａｙ５’）を発生させるための第１乃至第３増幅回路（ＡＭＰ１−ＡＭＰ３）と、増幅回路（ＡＭＰ１−ＡＭＰ３）から発生される階調電圧（Ｖｇｒａｙ１’，Ｖｇｒａｙ４’，Ｖｇｒａｙ５’）を出力するための出力端子とを含む。ここで、第１増幅回路（ＡＭＰ１）は、第１クロック信号（Ｇ＿ＣＬＫ１）と第１基準電圧（Ｖｒｅｆ１）を加算した後、これを所定比率で増幅して第１階調電圧（Ｖｇｒａｙ１’）を発生させ、第２増幅回路（ＡＭＰ２）は、第４クロック信号（Ｇ＿ＣＬＫ４）と第４基準電圧（Ｖｒｅｆ４）を加算した後、これを所定比率で増幅して第４階調電圧（Ｖｇｒａｙ４’）を発生させる。そして、第３増幅回路（ＡＭＰ３）は、第５クロック信号（Ｇ＿ＣＬＫ５）と第５基準電圧（Ｖｒｅｆ５）を加算した後、これを所定比率で増幅して第５階調電圧（Ｖｇｒａｙ５’）を発生させる。ここで、第１階調電圧発生ユニット（５６ａ）に備えられた第１乃至第３増幅回路（ＡＭＰ１−ＡＭＰ３）から発生される階調電圧（Ｖｇｒａｙ１’，Ｖｇｒａｙ４’，Ｖｇｒａｙ５’）を数学式で表すと、次のとおりである。
（数１）Ｖｇｒａｙ１’＝（Ｒ１９＋Ｒ２０）／Ｒ１９［Ｖｒｅｆ１＋Ｒ１／（Ｒ１＋Ｒ１９）ＶG＿CLK］
（数２）Ｖｇｒａｙ４’＝（Ｒ２５＋Ｒ２６）／Ｒ２５［Ｖｒｅｆ１＋Ｒ４／（Ｒ４＋Ｒ２５）ＶG＿CLK］
（数３）Ｖｇｒａｙ５’＝（Ｒ２７＋Ｒ２８）／Ｒ２７［Ｖｒｅｆ５＋Ｒ５／（Ｒ５＋Ｒ２７）ＶG＿CLK］
ここで、ＶG＿CLKはゲートクロック信号の交流成分を示す。
【００３２】
第１階調電圧発生ユニット（５６ａ）は、このような階調電圧（Ｖｇｒａｙ１’，Ｖｇｒａｙ４’，Ｖｇｒａｙ５’）の他にも第２及び第３階調電圧（Ｖｇｒａｙ２’，Ｖｇｒａｙ３’）をさらに発生させる。この階調電圧（Ｖｇｒａｙ２’，Ｖｇｒａｙ３’）は、第１及び第２増幅回路（ＡＭＰ１，ＡＭＰ２）の出力端の間に直列に連結された抵抗（Ｒ３１，Ｒ３２，Ｒ３３）によって、Ｖｇｒａｙ１’とＶｇｒａｙ４’とが分圧された電圧レベルを有する。
【００３３】
第２階調電圧発生ユニット（５６ｂ）は、クロック発生部５２から発生されるクロック信号（Ｇ＿ＣＬＫ２，Ｇ＿ＣＬＫ３，Ｇ＿ＣＬＫ６）と電圧発生部５４から発生される基準電圧（Ｖｒｅｆ２，Ｖｒｅｆ３，Ｖｒｅｆ６）を取り込むための第７乃至第１２入力端子と、入力端子を通じて入力される基準電圧（Ｖｒｅｆ２，Ｖｒｅｆ４３，Ｖｒｅｆ６）からクロック信号（Ｇ＿ＣＬＫ２，Ｇ＿ＣＬＫ３，Ｇ＿ＣＬＫ６）を減算して、階調電圧（Ｖｇｒａｙ６’，Ｖｇｒａｙ７’，Ｖｇｒａｙ１０’）を発生させるための第４乃至第６増幅回路（ＡＭＰ４−ＡＭＰ６）と、増幅回路（ＡＭＰ４−ＡＭＰ６）から発生される階調電圧（Ｖｇｒａｙ６’，Ｖｇｒａｙ８’，Ｖｇｒａｙ１０’）を出力するための出力端子とを含む。ここで、第４増幅回路（ＡＭＰ４）は、第２基準電圧（Ｖｒｅｆ２）から第２クロック信号（Ｇ＿ＣＬＫ２）を減算した後、これを所定比率で増幅して第６階調電圧（Ｖｇｒａｙ６’）を発生させ、第５増幅回路（ＡＭＰ５）は、第３基準電圧（Ｖｒｅｆ３）から第３クロック信号（Ｇ＿ＣＬＫ３）を減算した後、これを所定比率で増幅して第８階調電圧（Ｖｇｒａｙ８’）を発生させる。そして、第６増幅回路（ＡＭＰ６）は、第６基準電圧（Ｖｒｅｆ６）から第６クロック信号（Ｇ＿ＣＬＫ６）を減算した後、これを所定比率で増幅して第１０階調電圧（Ｖｇｒａｙ１０’）を発生させる。ここで、第２階調電圧発生ユニット（５６ｂ）に備えられた第４乃至第６増幅回路（ＡＭＰ４−ＡＭＰ６）から発生される階調電圧（Ｖｇｒａｙ６’，Ｖｇｒａｙ８’，Ｖｇｒａｙ１０’）を数学式で表すと、次のとおりである。
（数４）
Ｖｇｒａｙ６’＝（Ｒ２＋Ｒ２１＋Ｒ２２）／Ｒ２２×［Ｖｒｅｆ２−Ｒ２２／（Ｒ２＋Ｒ２１）ＶG＿CLK］
（数５）
Ｖｇｒａｙ８’＝（Ｒ３＋Ｒ２３＋Ｒ２４）／Ｒ２４×［Ｖｒｅｆ３−Ｒ２４／（Ｒ３＋Ｒ２３）ＶG＿CLK］
（数６）
Ｖｇｒａｙ１０’＝（Ｒ６＋Ｒ２９＋Ｒ３０）／Ｒ３０×［Ｖｒｅｆ６−Ｒ３０／（Ｒ６＋Ｒ２９）ＶG＿CLK］
ここで、ＶG＿CLKはゲートクロック信号の交流成分を示す。
【００３４】
第２階調電圧発生ユニット（５６ｂ）は、このような階調電圧（Ｖｇｒａｙ６’，Ｖｇｒａｙ８’，Ｖｇｒａｙ１０’）の他にも第７及び第９調電圧（Ｖｇｒａｙ７’，Ｖｇｒａｙ９’）をさらに発生させる。第７階調電圧Ｖｇｒａｙ７’は、第４び第５増幅回路（ＡＭＰ４，ＡＭＰ５）の出力端の間に直列に連結された抵抗（Ｒ３６，Ｒ３７，Ｒ３８）によって、Ｖｇｒａｙ６’とＶｇｒａｙ８’とが分圧された電圧レベルを有する。第９階調電圧Ｖｇｒａｙ９’は、第５及び第６幅回路（ＡＭＰ５，ＡＭＰ６）の出力端の間に直列に連結された抵抗（Ｒ３９，Ｒ４０）によって、Ｖｇｒａｙ８’とＶｇｒａｙ１０’とが分圧された電圧レベルを有する。
【００３５】
図６で、第４階調電圧（Ｖｇｒａｙ４’）と第７階調電圧（Ｖｇｒａｙ７’）は１つ又は２つの出力端子を通じて出力できる。
例えば、４番目出力端子を通じて出力される第４階調電圧（Ｖｇｒａｙ４’）は第２増幅回路（ＡＭＰ２）の出力をそのままに使用することを示し、５番目出力端子を通じて出力される第４階調電圧（Ｖｇｒａｙ４’）は第２増幅回路（ＡＭＰ２）の出力を抵抗を通じて所定比率で分圧して出力することを示す。このように、階調電圧発生部５６から発生される階調電圧（Ｖｒｅｆ１’，…，Ｖｒｅｆ１０’）は、回路の構成によって増幅回路の出力をそのままに使用することもできるし、所定比率で分圧して使用することもできる。
【００３６】
図６では、第４及び第７階調電圧（Ｖｇｒａｙ４’，Ｖｇｒａｙ７’）に関して示しているが、第４及び第７階調電圧（Ｖｇｒａｙ４’，Ｖｇｒａｙ７’）を除いた他の階調電圧にも同様に適用され得る。
【００３７】
図７Ａ及び図７Ｂは、本発明による階調電圧発生回路から発生される階調電圧波形の一例を示すための波形図である。図７Ａは正極性の階調電圧を示し、図７Ｂは負極性の階調電圧を示す。
【００３８】
図７で、▲１▼及び▲１▼’で示された波形は、タイミング制御回路４から発生されたゲートクロック信号を、▲２▼及び▲２▼’で示された波形は４８階調の階調電圧を、▲３▼及び▲３▼’で示された波形は６４階調の階調電圧を各々示す。
【００３９】
図８及び図９は、図７Ａ及び図７Ｂに示された階調電圧（Ｖｒｅｆ１’，…，Ｖｒｅｆ１０’）が印加されて、出力されるソース駆動回路３の出力波形の一例を示すための波形図である。図８はドット反転（ｄｏｔ  ｉｎｖｅｒｓｉｏｎ）駆動の時の波形であり、図９は２−ライン反転（２−ｌｉｎｅ  ｉｎｖｅｒｓｉｏｎ）駆動の時の波形として、電源が印加されない時、白色を表す白色モード（Ｎｏｒｍａｌｌｙ  Ｗｈｉｔｅ  Ｍｏｄｅ）時の波形を示す。
【００４０】
図８及び図９には、タイミング制御回路４から出力されるゲートクロック信号と、従来技術による液晶ディスプレイ装置のソース駆動回路の出力信号（Ｖｄｒｉｖｅ）と、本発明による液晶ディスプレイ装置１００のソース駆動回路３の出力信号（Ｖｄｒｉｖｅ’）と、ｎ乃至ｎ＋３番目ラインを駆動させるためにタイミング制御回路４から出力されるゲートオン信号（Ｇａｔｅ  Ｏｎ（ｎ）−Ｇａｔｅ  Ｏｎ（ｎ＋３））とが示されている。
【００４１】
図８及び図９を参照すると、従来技術による液晶ディスプレイ装置のソース駆動回路はゲートクロック信号の周期毎にＶF+及びＶF-の電圧レベルを有する液晶駆動電圧（Ｖｄｒｉｖｅ）を発生させる。液晶駆動電圧は駆動電圧（Ｖｃｏｍ）を基準にして、プラス方向とマイナス方向に対称をなす。
【００４２】
しかし、本発明による液晶ディスプレイ装置１００のソース駆動回路３はゲートクロック信号の周期毎に階調電圧に従って変わる液晶駆動電圧（Ｖｄｒｉｖｅ’＝Ｖｇｒａｙ（ｔ））を発生させる。この液晶駆動電圧（Ｖｄｒｉｖｅ’）はゲートクロック信号の周期におけるハイレベル区間とローレベル区間毎に、各々異なるレベルの液晶駆動電圧（Ｖｄｒｉｖｅ’）を発生させる。即ち、液晶駆動電圧（Ｖｄｒｉｖｅ’＝Ｖｇｒａｙ（ｔ））は、液晶パネル１に備えられた液晶キャパシタ（Ｃｐ）を高速で充填させるのに十分なプラス高電圧及びマイナス高電圧を発生させる。しかし、持続的に高電圧を発生させないで、所定区間だけで高電圧を発生させて、高電圧発生に従う電力消耗を防止する。
【００４３】
図８を参照すると、例えば、ドット反転駆動の時、ｎ番目ラインを駆動させるためのゲートオン信号（Ｇａｔｅ  Ｏｎ（ｎ））が印加される場合の正極性駆動をみると、ソース駆動回路３はゲートクロック信号がハイレベルの時、既存の液晶駆動電圧（Ｖｄｒｉｖｅ）に比べて高電圧の第１電圧レベルの液晶駆動電圧（Ｖｄｒｉｖｅ’）を発生させ、ゲートクロック信号がローレベルの時、既存の液晶駆動電圧（Ｖｄｒｉｖｅ）と同一なＶF+の電圧レベルの第２電圧レベルの液晶駆動電圧（Ｖｄｒｉｖｅ’）を発生させる。ここで、液晶駆動電圧（Ｖｄｒｉｖｅ’）が有する第１及び第２電圧レベルは両方とも共通電圧（Ｖｃｏｍ）より高い値を有し、第１電圧レベルは第２電圧レベルに比べてより高い値を有する。
【００４４】
ｎ＋１番目ラインを駆動させるためのゲートオン信号（Ｇａｔｅ  Ｏｎ（ｎ））が印加される場合の負極性駆動をみると、ソース駆動回路３はゲートクロック信号がハイレベルの時、既存の液晶駆動電圧（Ｖｄｒｉｖｅ）に比べて低電圧（より大きな負の電圧）の第３電圧レベルの液晶駆動電圧（Ｖｄｒｉｖｅ’）を発生させ、ゲートクロック信号がローレベルの時、既存の液晶駆動電圧（Ｖｄｒｉｖｅ）と同一なＶF-の電圧レベルの第４電圧レベルの液晶駆動電圧（Ｖｄｒｉｖｅ’）を発生させる。ここで、液晶駆動電圧（Ｖｄｒｉｖｅ’）が有する第３及び第４電圧レベルは両方とも共通電圧（Ｖｃｏｍ）より低い値を有し、第３電圧レベルは第４電圧レベルに比べてより低い値を有する。
【００４５】
図９を参照すると、例えば、２−ライン反転（２−ｌｉｎｅ  ｉｎｖｅｒｓｉｏｎ）駆動の時、ｎ及びｎ＋１番目ラインを駆動させるためのゲートオン信号（Ｇａｔｅ  Ｏｎ（ｎ））が印加される場合の正極性駆動をみると、ソース駆動回路３はゲートクロック信号がハイレベルの時、既存の液晶駆動電圧（Ｖｄｒｉｖｅ）に比べて高電圧の液晶駆動電圧（Ｖｄｒｉｖｅ’）を発生させ、ゲートクロック信号がローレベルの時、既存の液晶駆動電圧（Ｖｄｒｉｖｅ）と同一なＶF+の電圧レベルの液晶駆動電圧（Ｖｄｒｉｖｅ’）を発生させる。そして、ｎ＋２及びｎ＋３番目ラインを駆動させるゲートオン信号（Ｇａｔｅ  Ｏｎ（ｎ））が印加される場合の負極性駆動をみると、ソース駆動回路３はゲートクロック信号がハイレベルの時、既存の液晶駆動電圧（Ｖｄｒｉｖｅ）に比べて低電圧の液晶駆動電圧（Ｖｄｒｉｖｅ’）を発生させ、ゲートクロック信号がローレベルの時、既存の液晶駆動電圧（Ｖｄｒｉｖｅ）と同一なＶF-の電圧レベルの液晶駆動電圧（Ｖｄｒｉｖｅ’）を発生させる。図７及び図８に示されたソース駆動回路３の出力波形はライン駆動方法の種類に従って変わり、様々な種類のライン駆動方法（例えば、ｎ−ライン反転（ｎ−ｌｉｎｅ  ｉｎｖｅｒｓｉｏｎ）駆動方法）にも適用できる。
【００４６】
図１０Ａ乃至図１３Ｂは、図７Ａ及び図７Ｂに示された階調電圧によるソース駆動回路３の０−３２，０−４８，０−６４，そして３２−６４階調の応答速度の測定結果を示すための図である。
【００４７】
詳細には、図１０Ａは従来技術によるソース駆動回路の０−３２階調の応答速度を、図１０Ｂは本発明によるソース駆動回路の０−３２階調の応答速度を示している。また、図１１Ａは従来技術によるソース駆動回路の０−４８階調の応答速度を、図１１Ｂは本発明によるソース駆動回路の０−４８階調の応答速度を示している。また、図１２Ａは従来技術によるソース駆動回路の０−６４階調の応答速度を、図１２Ｂは本発明によるソース駆動回路の０−６４階調の応答速度を示している。また、図１３Ａは従来技術によるソース駆動回路の３２−６４階調の応答速度を、図１３Ｂは本発明によるソース駆動回路の３２−６４階調の応答速度を示している。
【００４８】
測定結果は、各々正極性と負極性を有する５つのソース駆動回路に対して図７Ａ及び図７Ｂに示された４８階調の階調電圧（▲２▼及び▲２▼’）及び６４階調の階調電圧（▲３▼及び▲３▼’）を変更して印加して測定したものを示す。ここで、各波形のライジングタイム（ｒｉｓｉｎｇ  ｔｉｍｅ）は輝度基準である。この輝度基準のライジングタイムは、液晶の動きを基準にする時、液晶のフォーリングタイム（ｆａｌｌｉｎｇ  ｔｉｍｅ）に該当する。
【００４９】
図１０Ａ及び図１０Ｂを参照すると、０−３２階調に対するソース駆動回路の応答速度において、従来技術によるライジングタイム（即ち、液晶のフォーリングタイム）は２６．０ｍｓであり、フォーリングタイム（即ち、液晶のライジングタイム）は３．６ｍｓである。しかし、本発明によるライジングタイム（即ち、液晶のフォーリングタイム）は２４．２ｍｓであり、フォーリングタイム（即ち、液晶のライジングタイム）は３．６ｍｓである。このような場合、輝度基準のフォーリングタイムには変化がないが、輝度基準のライジングタイムは２６ｍｓから２４．２ｍｓに１．８ｍｓ減少される。
【００５０】
図１１Ａ及び図１１Ｂを参照すると、０−４８階調に対するソース駆動回路の応答速度において、従来技術によるライジングタイム（即ち、液晶のフォーリングタイム）は３６．８ｍｓであり、フォーリングタイム（即ち、液晶のライジングタイム）は３．６ｍｓである。しかし、本発明によるライジングタイム（即ち、液晶のフォーリングタイム）は２６．２ｍｓであり、フォーリングタイム（即ち、液晶のライジングタイム）は４．４ｍｓである。このような場合、輝度基準のフォーリングタイムは０．８ｍｓ増加されるが、輝度基準のライジングタイムは３６．８ｍｓから２６．２ｍｓに１０．６ｍｓ減少される。
【００５１】
図１２Ａ及び図１２Ｂを参照すると、０−６４階調に対するソース駆動回路の応答速度において、従来技術によるライジングタイム（即ち、液晶のフォーリングタイム）は２２．６ｍｓであり、フォーリングタイム（即ち、液晶のライジングタイム）は４．７ｍｓである。しかし、本発明によるライジングタイム（即ち、液晶のフォーリングタイム）は１５．１ｍｓであり、フォーリングタイム（即ち、液晶のライジングタイム）は４．６ｍｓである。このような場合、輝度基準のフォーリングタイムは０．１ｍｓ減少されるが、輝度基準のライジングタイムは２２．６ｍｓから１５．１ｍｓに７．５ｍｓ減少される。
【００５２】
図１３Ａ及び図１３Ｂを参照すると、３２−６４階調に対するソース駆動回路の応答速度において、従来技術によるライジングタイム（即ち、液晶のフォーリングタイム）は２０．８ｍｓであり、フォーリングタイム（即ち、液晶のライジングタイム）は３．４ｍｓである。しかし、本発明によるライジングタイム（即ち、液晶のフォーリングタイム）は１５．０ｍｓであり、フォーリングタイム（即ち、液晶のライジングタイム）は３．４ｍｓである。このような場合、輝度基準のフォーリングタイムには変化がないが、輝度基準のライジングタイムは２０．８ｍｓから１５．０ｍｓに５．８ｍｓ減少される。
【００５３】
図１０Ａ乃至図１３Ｂを参照すると、本発明によるソース駆動回路３の応答速度は、０−３２階調の場合、２６ｍｓから２４．２ｍｓに１．８ｍｓ減少され、０−４８階調の場合、３６．８ｍｓから２６．２ｍｓに１０．６ｍｓ減少され、０−６４階調の場合、２２．６ｍｓから１５．１ｍｓに７．５ｍｓ減少され、３２−６４階調の場合、２０．８ｍｓから１５．０ｍｓに５．８ｍｓ減少される。これを表で示すと次のとおりである。
【００５４】
【表１】
0004963758.tif 000002
前記表１で、示している液晶のフォーリングタイムは同一な条件で遂行された模擬実験の結果であり、（  ）内に表示された数は従来技術による液晶のフォーリングタイムを基準にして、定規化（ｎｏｒｍａｌｉｚａｔｉｏｎ）した結果を各々示す。
【００５５】
表１を参照すると、液晶のフォーリングタイムは０−３２階調の場合、２６．０ｍｓから２４．２ｍｓに１．８ｍｓ減少され、０−４８階調の場合、３６．８ｍｓから２６．２ｍｓに１０．６ｍｓ減少され、０−６４階調の場合、２２．６ｍｓから１５．１ｍｓに７．５ｍｓ減少され、３２−６４階調の場合、２０．８ｍｓから１５．０ｍｓに５．８ｍｓ減少された。これを定規化した結果で比較すると、液晶のフォーリングタイムは０−３２階調の場合、７％改善され、０−４８階調の場合、２９％改善され、０−６４階調の場合、３３％改善され、３２−６４階調の場合、２７％改善された。表１から分かるように、液晶のフォーリングタイムの速度、即ち、液晶ディスプレイ装置の駆動速度は、表示しようとする階調値が多くなるほど、改善される。
【００５６】
前述のように、本発明による階調電圧発生回路５０は、ソース駆動回路３が図７及び図８に示されたような電圧レベルの液晶駆動電圧（Ｖｄｒｉｖｅ’）を発生させるように階調電圧（Ｖｇｒａｙ’）を変形させて出力する。その結果、ソース駆動回路３はゲートクロック信号の周期毎に階調電圧に従って変わる液晶駆動電圧（Ｖｄｒｉｖｅ’＝Ｖｇｒａｙ’（ｔ））を発生させる。そして、液晶パネル１に備えられた液晶キャパシタ（Ｃｐ）は、ソース駆動回路３から印加される液晶駆動電圧（Ｖｄｒｉｖｅ’）によって高速で充填される。その結果、液晶のフォーリングタイムは短縮され、液晶ディスプレイ装置の駆動速度が向上される。
【００５７】
以上、本発明による回路の構成及び動作を説明したが、これは一例に過ぎない。本発明の思想の範囲内で様々な変化及び変更が可能である。
〔まとめ〕
本実施形態による階調電圧発生回路５０は、ゲートクロック信号が高電位の区間には大きい階調電圧を出力し、ソース駆動回路３から大きい液晶駆動電圧Ｖｄｒｉｖｅを出力させ、ゲートクロック信号が低電位の区間にはより小さい階調電圧を出力し、ソース駆動回路３から小さい液晶駆動電圧Ｖｄｒｉｖｅを出力させることにより、液晶キャパシタＣｐを短時間に充填させることができるようになる。
【００５８】
ゲートクロック信号が低電位の区間では、液晶駆動電圧Ｖｄｒｉｖｅを従来と同程度の小さい電位にするため、液晶ディスプレイ装置を低消耗電力で駆動することができる。
【００５９】
また、ゲートクロック信号の周期に合わせて、液晶駆動電圧Ｖｄｒｉｖｅの大きさを変化させることのみで良いので、液晶ディスプレイ装置の高価格化を防止できる。
【００６０】
【発明の効果】
本発明による階調電圧発生回路はソース駆動回路が液晶キャパシタを短時間に充填させ得るように、所定区間の間、高電位の液晶駆動電圧を発生させ、前記区間の以降には一般的な液晶駆動電圧を発生させるように階調駆動電圧を変形させて出力する。これにより、低電力消耗で液晶ディスプレイ装置の駆動速度を向上させ得る。
【図面の簡単な説明】
【図１】一般的な液晶ディスプレイ装置の構成を概略的に示す構成図。
【図２】本発明の一実施形態による液晶ディスプレイ装置の構成を概略的に示す構成図。
【図３】本発明の一実施形態による階調電圧発生回路の構成を概略的に示す構成図。
【図４】図３に示されたクロック発生部のより詳細な構成を示す回路図。
【図５】図３に示された電圧発生部のより詳細な構成を示す回路図。
【図６】図３に示された階調電圧発生部のより詳細な構成を示す回路図。
【図７Ａ】本発明の一実施形態による階調電圧発生部から発生される正極性の階調電圧波形の一例を示す図。
【図７Ｂ】本発明の一実施形態による階調電圧発生部から発生される負極性の階調電圧波形の一例を示す図。
【図８】図７に示された階調電圧が印加されて出力されるソース駆動回路の出力波形の一例を示す図（ドット反転駆動時）。
【図９】図７に示された階調電圧が印加されて出力されるソース駆動回路の出力波形の一例を示す図（ライン反転駆動時）。
【図１０Ａ】図７に示された階調電圧によるソース駆動回路の０−３２階調の応答速度の測定結果を示す図（従来）。
【図１０Ｂ】図７に示された階調電圧によるソース駆動回路の０−３２階調の応答速度の測定結果を示す図（本実施形態）。
【図１１Ａ】図７に示された階調電圧によるソース駆動回路の０−４８階調の応答速度の測定結果を示す図（従来）。
【図１１Ｂ】図７に示された階調電圧によるソース駆動回路の０−４８階調の応答速度の測定結果を示す図（本実施形態）。
【図１２Ａ】図７に示された階調電圧によるソース駆動回路の０−６４階調の応答速度の測定結果を示す図（従来）。
【図１２Ｂ】図７に示された階調電圧によるソース駆動回路の０−６４階調の応答速度の測定結果を示す図（本実施形態）。
【図１３Ａ】図７に示された階調電圧によるソース駆動回路の３２−６４階調の応答速度の測定結果を示す図（従来）。
【図１３Ｂ】図７に示された階調電圧によるソース駆動回路の３２−６４階調の応答速度の測定結果を示す図（本実施形態）。
【符号の説明】
１  液晶パネル
２  ゲート駆動回路
３  ソース駆動回路
４  タイミング制御回路
５，５０  階調電圧発生回路
５３  クロック発生部
５４  電圧発生部
５６  階調電圧発生部
１００  液晶ディスプレイ装置
【図１】
0004963758.tif 000003
【図２】
0004963758.tif 000004
【図３】
0004963758.tif 000005
【図４】
0004963758.tif 000006
【図５】
0004963758.tif 000007
【図６】
0004963758.tif 000008
【図７Ａ】
0004963758.tif 000009
【図７Ｂ】
0004963758.tif 000010
【図８】
0004963758.tif 000011
【図９】
0004963758.tif 000012
【図１０Ａ】
0004963758.tif 000013
【図１０Ｂ】
0004963758.tif 000014
【図１１Ａ】
0004963758.tif 000015
【図１１Ｂ】
0004963758.tif 000016
【図１２Ａ】
0004963758.tif 000017
【図１２Ｂ】
0004963758.tif 000018
【図１３Ａ】
0004963758.tif 000019
【図１３Ｂ】
0004963758.tif 000020