(57)【特許請求の範囲】
【請求項１】
演算増幅器とキャパシタとスイッチとを備え、前記スイッチを制御することによりサンプリング動作を２回行い、１回目と２回目のサンプリング信号の差を取ることでノイズ成分を除去し、信号成分のみの出力データを抽出する相関二重サンプリング回路であって、
前記演算増幅器の反転入力端子と前記演算増幅器の出力端子との間に直列に接続される第１のスイッチ及びホールドキャパシタと、
前記１回目のサンプリング動作を行う第１のサンプリング期間と、前記２回目のサンプリング動作を行い、前記出力データが確定する第２のサンプリング期間とを生成する制御部と、を備え、
前記制御部は、
前記第１のサンプリング期間に前記第１のスイッチを非導通状態とし、前記第２のサンプリング期間に前記第１のスイッチを導通状態とすることで、前記ホールドキャパシタに、前記第２のサンプリング期間の電荷のみを保持させるように制御することを特徴とする相関二重サンプリング回路。
【請求項２】
入力端子を備え、
前記キャパシタ及び前記スイッチは、
前記入力端子と前記演算増幅器の反転入力端子との間に接続されるサンプリングキャパシタと、
前記反転入力端子と前記演算増幅器の出力端子との間に接続されるフィードバックキャパシタと、
前記反転入力端子と前記出力端子との間に接続される第２のスイッチと、
から構成されていることを特徴とする請求項１に記載の相関二重サンプリング回路。
【請求項３】
入力端子を備え、
前記キャパシタ及び前記スイッチは、
前記入力端子と前記演算増幅器の反転入力端子との間に接続されるサンプリングキャパシタと、
前記反転入力端子と前記演算増幅器の出力端子との間に接続される第２のスイッチと、
前記出力端子に一端が接続される第３のスイッチと、
前記反転入力端子と前記第３のスイッチの他端との間に接続されるフィードバックキャパシタと、
前記第３のスイッチと前記フィードバックキャパシタとの間のノードと、基準電位との間に接続される第４のスイッチと、
から構成されていることを特徴とする請求項１に記載の相関二重サンプリング回路。
【請求項４】
演算増幅器とキャパシタとスイッチとを備え、前記スイッチを制御することによりサンプリング動作を２回行い、１回目と２回目のサンプリング信号の差を取ることでノイズ成分を除去し、信号成分のみの出力データを抽出する相関二重サンプリング回路であって、
前記演算増幅器の反転入力端子と前記演算増幅器の出力端子との間に直列に接続される第１のスイッチ及びホールドキャパシタと、
入力端子と、を備え、
前記キャパシタ及び前記スイッチは、
前記入力端子と前記演算増幅器の反転入力端子との間に接続されるサンプリングキャパシタと、
前記演算増幅器の出力端子に一端が接続される第３のスイッチと、
前記反転入力端子と前記第３のスイッチの他端との間に接続される第１のフィードバックキャパシタと、
前記第３のスイッチと前記第１のフィードバックキャパシタとの間のノードと、基準電位との間に接続される第４のスイッチと、
前記反転入力端子に一端が接続される第６のスイッチと、
前記出力端子と前記第６のスイッチの他端との間に接続される第２のフィードバックキャパシタと、
前記第６のスイッチと前記第２のフィードバックキャパシタとの間のノードと、基準電位との間に接続される第５のスイッチと、
から構成されていることを特徴とする相関二重サンプリング回路。
【請求項５】
前記１回目のサンプリング動作を行う第１のサンプリング期間と、前記２回目のサンプリング動作を行い、前記出力データが確定する第２のサンプリング期間とを生成する制御部を備えることを特徴とする請求項４に記載の相関二重サンプリング回路。
【請求項６】
前記制御部は、
前記第１のサンプリング期間に前記第１のスイッチを非導通状態とし、前記第２のサンプリング期間に前記第１のスイッチを導通状態とすることで、前記ホールドキャパシタに、前記第２のサンプリング期間の電荷のみを保持させるように制御することを特徴とする請求項５に記載の相関二重サンプリング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号に含まれるノイズ成分を除去し、信号成分のみを抽出する相関二重サンプリング回路に関する。
【背景技術】
【０００２】
従来の相関二重サンプリング回路としては、第１，第２の入力端子から信号が入ってくる直前までの一定の期間に、演算増幅器の非反転入力端子と反転入力端子との間に接続された第３のスイッチを導通させて、非反転入力端子と反転入力端子との間を強制的にショート（短絡）させることで、演算増幅器がセトリングする必要を無くし、セトリング時間に起因して消費電力が増大することを回避するというものが知られている（例えば、特許文献１参照）。
【０００３】
また、一般に知られている相関二重サンプリング回路としては、図１０に示すものがある。図１１は、そのタイミングチャートである。
この図１０に示す回路は、スイッチＳ２がオンとなるフェーズ１の期間にフィードバックキャパシタＣｆの電荷を放電し、且つサンプリングキャパシタＣｓに１回目のサンプリングを行う。次に、スイッチＳ２がオフとなるフェーズ２の期間に２回目のサンプリングを行い、このとき、信号成分の抽出がなされ、出力電圧が確定する。確定した信号成分の電圧値Ｖｏｕｔは、スイッチＳ２がオンの期間の入力電圧をＶ１、スイッチＳ２がオフの期間の入力電圧をＶ２とすると、Ｖｏｕｔ＝Ｃｓ／Ｃｆ×（Ｖ１−Ｖ２）で算出され、Ｖ１およびＶ２に含まれる共通のノイズ成分を除去する効果がある。
【０００４】
図１０に示す回路の入出力間の周波数特性を図１２に示す。この図１２では、直流から２ｆｓまでの範囲を記載しているが、伝達関数は周期関数であるので、同様の波形が高域まで繰り返される。
相関二重サンプリング回路では、信号成分はサンプリング周波数ｆｓで変調されることになるので、サンプリング周波数ｆｓが信号成分の搬送波周波数となる。図１２からわかるように、サンプリング周波数ｆｓでの回路利得は、Ｖ２＝−Ｖ１となるため、２×Ｃｓ／Ｃｆとなる。また、周波数スペクトラムはバンドパスフィルタを形成するため、サンプリング周波数ｆｓよりも離れた周波数、つまり、信号成分より離れた周波数に分布するノイズ成分を除去する効果が確認できる。また、回路利得が−３ｄＢとなる周波数は、ｆｓ±ｆｓ／２であるので、特に、直流からナイキスト周波数ｆｓ／２までの周波数に分布するノイズ成分を除去する効果がある。
【特許文献１】特開２００６−１２９２２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の相関二重サンプリング回路にあっては、更なる低ノイズ特性を実現する場合に、次のような問題がある。
第一に、サンプリングによる折り返しノイズが発生するため、これを低減させるためには、前段回路から相関二重サンプリング回路に入力されるノイズ成分のうち、ナイキスト周波数ｆｓ／２以上のノイズ成分を低減させる必要があるが、相関二重サンプリング回路においては、サンプリング周波数が信号成分のキャリア周波数となるので、周波数ｆｓを十分に通過させる必要があり、相関二重サンプリング回路の前段に十分な折り返し防止フィルタを入れることができず、ナイキスト周波数ｆｓ／２からサンプリング周波数ｆｓの間に分布するノイズ成分を落とすことができない。そのため、折り返しノイズの発生を抑制できず、低ノイズ化が難しい。
【０００６】
第二に、前段回路のノイズを低減するために、熱ノイズやトランジスタが発生するフリッカノイズ等を低減する対策をとる場合、消費電力の増大および集積回路の面積増大を伴う。
第三に、後段回路にてノイズを低減させるためには、別途フィルタ回路が必要となり、やはり消費電力の増大および回路規模の増大を伴う。
【０００７】
そこで、本発明は、回路規模および消費電力の増大を伴わずに低ノイズ特性を実現し、Ｓ／Ｎ比の高い信号成分を抽出可能な相関二重サンプリング回路を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る相関二重サンプリング回路は、演算増幅器とキャパシタとスイッチとを備え、前記スイッチを制御することによりサンプリング動作を２回行い、１回目と２回目のサンプリング信号の差を取ることでノイズ成分を除去し、信号成分のみの出力データを抽出する相関二重サンプリング回路であって、前記演算増幅器の反転入力端子と前記演算増幅器の出力端子との間に直列に接続される第１のスイッチ及びホールドキャパシタと、を備えることを特徴としている。
【０００９】
また、上記において、前記１回目のサンプリング動作を行う第１のサンプリング期間と、前記２回目のサンプリング動作を行い、前記出力データが確定する第２のサンプリング期間とを生成する制御部を備え、該制御部は、前記第１のサンプリング期間に前記第１のスイッチを非導通状態とし、前記第２のサンプリング期間に前記第１のスイッチを導通状態とすることで、前記ホールドキャパシタに、前記第２のサンプリング期間の電荷のみを保持させるように制御することが望ましい。
【００１０】
これにより、急峻なバンドパスフィルタ特性を持つことができるので、直流からサンプリング周波数ｆｓまでのノイズ成分を大幅に除去することができ、特に折り返しノイズの低減を大幅に行うことができる。その結果、Ｓ／Ｎ比の高い信号成分を抽出できるという効果がある。
さらに、急峻なバンドパスフィルタ特性を比較的小さい容量のキャパシタとスイッチのみで実現することができるため、回路規模の増大および消費電力の増大を伴わずに、低ノイズ化を実現することができる。
【００１１】
また、本発明に係る相関二重サンプリング回路は、上記において、入力端子を備え、前記キャパシタ及び前記スイッチは、前記入力端子と前記演算増幅器の反転入力端子との間に接続されるサンプリングキャパシタと、前記反転入力端子と前記演算増幅器の出力端子との間に接続されるフィードバックキャパシタと、前記反転入力端子と前記出力端子との間に接続される第２のスイッチと、から構成されていることを特徴としている。
【００１２】
このとき、第１のサンプリング期間に第２のスイッチを導通状態とし、第２のサンプリング期間に第２のスイッチを非導通状態とすることで、第１のサンプリング期間の入力電圧と第２のサンプリング期間の入力電圧との差分を、サンプリングキャパシタ及びフィードバックキャパシタの容量比に応じた利得で増幅することができる。このように、簡易な回路構成でノイズ成分の除去機能および増幅機能を果たすことができる。
【００１３】
また、本発明に係る相関二重サンプリング回路は、上記において、入力端子を備え、前記キャパシタ及び前記スイッチは、前記入力端子と前記演算増幅器の反転入力端子との間に接続されるサンプリングキャパシタと、前記反転入力端子と前記演算増幅器の出力端子との間に接続される第２のスイッチと、前記出力端子に一端が接続される第３のスイッチと、前記反転入力端子と前記第３のスイッチの他端との間に接続されるフィードバックキャパシタと、前記第３のスイッチと前記フィードバックキャパシタとの間のノードと、基準電位との間に接続される第４のスイッチと、から構成されていることを特徴としている。
【００１４】
これにより、演算増幅器が持つオフセットをキャンセルするオートゼロ機能を備える相関二重サンプリング回路とすることができる。
さらに、本発明に係る相関二重サンプリング回路は、上記において、入力端子を備え、前記キャパシタ及び前記スイッチは、前記入力端子と前記演算増幅器の反転入力端子との間に接続されるサンプリングキャパシタと、前記演算増幅器の出力端子に一端が接続される第３のスイッチと、前記反転入力端子と前記第３のスイッチの他端との間に接続される第１のフィードバックキャパシタと、前記第３のスイッチと前記第１のフィードバックキャパシタとの間のノードと、基準電位との間に接続される第４のスイッチと、前記反転入力端子に一端が接続される第６のスイッチと、前記出力端子と前記第６のスイッチの他端との間に接続される第２のフィードバックキャパシタと、前記第６のスイッチと前記第２のフィードバックキャパシタとの間のノードと、基準電位との間に接続される第５のスイッチと、から構成されていることを特徴としている。
【００１５】
これにより、演算増幅器が持つオフセットをキャンセルするオートゼロ機能を備えると共に、演算増幅器の出力電圧の変動量を少なくし、演算増幅器の高いスルーレートを要求しない相関二重サンプリング回路とすることができる。
【発明の効果】
【００１６】
以上説明したように、本発明の相関二重サンプリング回路は、回路規模および消費電力の増大を伴わずに、サンプリングにより発生する折り返しノイズを効果的に低減することができ、Ｓ／Ｎ比の高い信号成分を抽出することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を、図面を参照して説明する。
図１は、本発明の第１の実施形態に係る相関二重サンプリング回路の回路図である。
この相関二重サンプリング回路は、演算増幅器Ａ１と、入力端子Ｖｉｎと、演算増幅器Ａ１の出力端子に接続された出力端子Ｖｏｕｔとを有する。演算増幅器Ａ１の反転入力端子と入力端子Ｖｉｎとの間には、サンプリングキャパシタＣｓが接続され、演算増幅器Ａ１の非反転入力端子は基準電位に接続されている。
【００１８】
また、演算増幅器Ａ１の反転入力端子と演算増幅器Ａ１の出力端子との間には、第１のスイッチＳ１及びホールドキャパシタＣｈが直列に接続されている。具体的には、第１のスイッチＳ１の一端が演算増幅器Ａ１の反転入力端子に接続され、ホールドキャパシタＣｈの一端が演算増幅器Ａ１の出力端子に接続され、第１のスイッチＳ１の他端とホールドキャパシタＣｈの他端とが接続された状態となっている。
【００１９】
さらに、演算増幅器Ａ１の反転入力端子と演算増幅器Ａ１の出力端子との間には、フィードバックキャパシタＣｆが接続されていると共に、演算増幅器Ａ１の反転入力端子と演算増幅器Ａ１の出力端子との間には、第２のスイッチＳ２が接続されている。
このように、本実施形態における相関二重サンプリング回路は、演算増幅器Ａ１とキャパシタとスイッチとを備えている。そして、後述する図２に示すスイッチ制御によりサンプリング動作を２回行い、１回目と２回目のサンプリング信号の差を取ることで入力信号のノイズ成分を除去して信号成分のみを抽出し、これを出力信号として得るものである。
【００２０】
図２は、第１のスイッチＳ１及び第２のスイッチＳ２を制御する制御信号のタイミングチャートである。
この図２において、制御信号がハイレベルとなる区間は各スイッチがオン状態（導通状態）となる区間を示し、制御信号がローレベルとなる区間は各スイッチがオフ状態（非導通状態）となる区間を示している。また、図中Δｔは、第１のスイッチＳ１と第２のスイッチＳ２とを同時にオンさせないようにするためのノーオーバーラップ区間であり、０ｎ秒より長い時間に設定する。
【００２１】
すなわち、この相関二重サンプリング回路では、第１のスイッチＳ１がオフで第２のスイッチＳ２がオンとなっている状態から、第１のスイッチＳ１がオンで第２のスイッチＳ２がオフとなる状態へ移行する際には、先ず、オン状態である第２のスイッチＳ２をオフし、そのΔｔ経過後に第１のスイッチＳ１をオンするようにする。
一方、第１のスイッチＳ１がオンで第２のスイッチＳ２がオフとなっている状態から、第１のスイッチＳ１がオフで第２のスイッチＳ２がオンとなる状態へ移行する際には、先ず、オン状態である第１のスイッチＳ１をオフし、そのΔｔ経過後に第２のスイッチＳ２をオンするようにする。
【００２２】
ここでは、第１のスイッチＳ１がオフで第２のスイッチＳ２がオンとなる、１回目のサンプリング期間（第１のサンプリング期間）をフェーズ１とし、第１のスイッチＳ１がオンで第２のスイッチＳ２がオフとなる、２回目のサンプリング期間（第２のサンプリング期間）をフェーズ２とする。
本実施形態では、第２のスイッチＳ２がオンとなるフェーズ１の期間にフィードバックキャパシタＣｆの電荷を放電し、且つサンプリングキャパシタＣｓに１回目のサンプリングを行う。次に、第２のスイッチＳ２がオフとなるフェーズ２の期間に２回目のサンプリングを行い、このとき信号成分の抽出がなされて出力電圧が確定する。確定した信号成分の電圧値は、第２のスイッチＳ２がオンとなる期間の入力電圧および第２のスイッチＳ２がオフとなる期間の入力電圧に含まれる共通のノイズ成分が除去されたものとなる。
【００２３】
加えて、フェーズ１で、ホールドキャパシタＣｈが前回のフェーズ２の電荷のみを保持できるよう、第１のスイッチＳ１をオフとし、フェーズ２で、ホールドキャパシタＣｈが新たな電荷を保持するために、第１のスイッチＳ１をオンとするようにしている。
この動作により、キャパシタＣｆおよびＣｈと、サンプリング周波数ｆｓにより回路の時定数が制限され、急峻なバンドパスフィルタの効果が得られる。この点について以下に詳述する。
【００２４】
フェーズ２が完了する時刻をｔとし、サンプリング周期をＴ（＝１／ｆｓ）とすると、フェーズ１が完了する時刻は（ｔ−Ｔ／２）と表される。そして、時刻ｔにおける入力電圧をＶｉｎ（ｔ）、出力電圧をＶｏｕｔ（ｔ）とすると、フェーズ２におけるキャパシタＣｓ、Ｃｆ、Ｃｈの電荷Ｑｓ2、Ｑｆ2、Ｑｈ2はそれぞれ（１）〜（３）式に示すようになる。
【００２５】
Ｑｓ2＝Ｃｓ×Ｖｉｎ（ｔ）  ………（１）
Ｑｆ2＝Ｃｆ×Ｖｏｕｔ（ｔ）  ………（２）
Ｑｈ2＝Ｃｈ×Ｖｏｕｔ（ｔ）  ………（３）
【００２６】
また、フェーズ１におけるキャパシタＣｓ、Ｃｆ、Ｃｈの電荷Ｑｓ1、Ｑｆ1、Ｑｈ1はそれぞれ（４）〜（６）式に示すようになる。
Ｑｓ1＝Ｃｓ×Ｖｉｎ（ｔ−Ｔ／２）  ………（４）
Ｑｆ1＝Ｃｆ×０  ………（５）
Ｑｈ1＝Ｃｈ×Ｖｏｕｔ（ｔ−Ｔ／２）  ………（６）
【００２７】
ここで、フェーズ１におけるキャパシタＣｈの電荷は、前回のフェーズ２が完了する時刻（ｔ−Ｔ）の電荷を保持するよう、第１のスイッチＳ１により制御しているので、キャパシタＣｈの電荷量は、時刻（ｔ−Ｔ／２）と時刻（ｔ−Ｔ）とで等しい。
【００２８】
よって、前記（６）式は、
Ｑｈ1＝Ｃｈ×Ｖｏｕｔ（ｔ−Ｔ）  ………（７）
と置き換えることができる。
【００２９】
ここで、フェーズ１とフェーズ２との間に電荷保存則を適用し、ｚをｚ平面のパラメータとし、ｚ-1を１サンプリング遅延すると、相関二重サンプリングが完了するフェーズ２の伝達関数Ｈ（ｚ）は、
Ｈ（ｚ）＝〔Ｃｓ／｛Ｃｆ＋Ｃｈ（１−Ｚ-1）｝〕×（Ｚ-1/2−１）  ………  （８）
によって算出される。
【００３０】
前記（８）式から、相関二重サンプリング回路のサンプリング周波数ｆｓにおける利得は２×Ｃｓ／Ｃｆとなり、キャパシタＣｈはサンプリング周波数ｆｓにおける回路利得に影響を与えないことがわかる。また、キャパシタＣｆとＣｈとの比が回路の周波数応答の減衰特性に関与していることがわかる。
【００３１】
図３は、前記（８）式で示される伝達関数を周波数軸に表したものである。この図３では直流から２ｆｓまでの範囲を記載しているが、伝達関数は周期関数であるので、同様の波形が高域まで繰り返される。
【００３２】
ところで、図１０に示すような、一般に知られている相関二重サンプリング回路の伝達関数Ｈ（ｚ）は、前述と同様に電荷保存則を適用して算出すると、次式で表される。
Ｈ（ｚ）＝Ｃｓ／Ｃｆ×（Ｚ-1/2−１）  ………  （９）
上記（９）式から、この相関二重サンプリング回路のサンプリング周波数ｆｓにおける利得は２×Ｃｓ／Ｃｆとなることがわかる。
上記（９）式で示される伝達関数を周波数軸に表すと図１２のようになる。図３と図１２との比較からも明らかなように、図１に示す本実施形態による回路では、非常に急峻なバンドパスフィルタを形成できることがわかる。
【００３３】
図１０に示す一般的な相関二重サンプリング回路では、キャパシタの値によらず、ナイキスト周波数ｆｓ／２でのノイズ減衰量は３ｄＢであるのに対し、図１に示す本実施形態の相関二重サンプリング回路では、例えば、キャパシタＣｆとＣｈの比をＣｆ：Ｃｈ＝１：５に選ぶと、ナイキスト周波数ｆｓ／２でのノイズ減衰量は２３．８ｄＢと非常に大きな減衰量を実現できる。また、キャパシタＣｆとＣｈの比として、この例よりも大きい比を選択すれば、更に減衰量を増やすことができる。
【００３４】
このように、上記第１の実施形態では、サンプリング周波数ｆｓでの回路利得、つまり信号成分に対する回路利得を変えずに、直流からサンプリング周波数ｆｓまでのノイズ成分を大幅に減衰させることができ、特に折り返しノイズの発生を大幅に抑制し、Ｓ／Ｎ比の高い信号成分を抽出することが可能である。
また、急峻なバンドパスフィルタ特性を比較的小さい容量のキャパシタとスイッチのみで実現することができるため、回路規模の増大および消費電力の増大を伴わずに、低ノイズ化を実現することができる。
【００３５】
次に、本発明における第２の実施形態について説明する。
この第２の実施形態は、演算増幅器Ａ１が持つオフセットをキャンセルすることができるオートゼロ機能を備えたものである。
図４は、第２の実施形態における相関二重サンプリング回路の回路図である。
この図４に示す相関二重サンプリング回路は、前述した図１に示す相関二重サンプリング回路において、第３のスイッチＳ３及び第４のスイッチＳ４が追加されていることを除いては図１と同様の構成を有するため、図１と同様の構成を有する部分には図１と同一符号を付し、構成の異なる部分を中心に説明する。
【００３６】
フィードバックキャパシタＣｆの一端は演算増幅器Ａ１の反転入力端子に接続されており、このフィードバックキャパシタＣｆの他端と演算増幅器Ａ１の出力端子との間には、第３のスイッチＳ３が接続されている。また、フィードバックキャパシタＣｆと第３のスイッチＳ３との間のノードと、基準電位との間には、第４のスイッチＳ４が接続されている。
【００３７】
図５は、第１〜第４のスイッチＳ１〜Ｓ４を制御する制御信号のタイミングチャートである。
この図５において、制御信号がハイレベルとなる区間は各スイッチがオン状態（導通状態）となる区間を示し、制御信号がローレベルとなる区間は各スイッチがオフ状態（非導通状態）となる区間を示している。また、図中Δｔは、第１及び第３のスイッチＳ１及びＳ３と、第２及び第４のスイッチＳ２及びＳ４とを同時にオンさせないようにするためのノーオーバーラップ区間であり、０ｎ秒より長い時間に設定する。
【００３８】
すなわち、この相関二重サンプリング回路では、第１及び第３のスイッチＳ１及びＳ３がオフで第２及び第４のスイッチＳ２及びＳ４がオンとなっている状態から、第１及び第３のスイッチＳ１及びＳ３がオンで第２及び第４のスイッチＳ２及びＳ４がオフとなる状態へ移行する際には、先ず、オン状態である第２及び第４のスイッチＳ２及びＳ４をオフし、そのΔｔ経過後に第１及び第３のスイッチＳ１及びＳ３をオンするようにする。
【００３９】
一方、第１及び第３のスイッチＳ１及びＳ３がオンで第２及び第４のスイッチＳ２及びＳ４がオフとなっている状態から、第１及び第３のスイッチＳ１及びＳ３がオフで第２及び第４のスイッチＳ２及びＳ４がオンとなる状態へ移行する際には、先ず、オン状態である第１及び第３のスイッチＳ１及びＳ３をオフし、そのΔｔ経過後に第２及び第４のスイッチＳ２及びＳ４をオンするようにする。
【００４０】
ここでは、第１及び第３のスイッチＳ１及びＳ３がオフで第２及び第４のスイッチＳ２及びＳ４がオンとなる、１回目のサンプリング期間（第１のサンプリング期間）をフェーズ１とし、第１及び第３のスイッチＳ１及びＳ３がオンで第２及び第４のスイッチＳ２及びＳ４がオフとなる、２回目のサンプリング期間（第２のサンプリング期間）をフェーズ２とする。
【００４１】
本実施形態では、前述した第１の実施形態と同様に、フェーズ１で、ホールドキャパシタＣｈが前回のフェーズ２の電荷のみを保持できるよう、第１のスイッチＳ１をオフとし、フェーズ２で、ホールドキャパシタＣｈが新たな電荷を保持するために、第１のスイッチＳ１をオンとするようにしている。
この動作により、キャパシタＣｆおよびＣｈと、サンプリング周波数ｆｓにより回路の時定数が制限され、急峻なバンドパスフィルタの効果が得られる。
【００４２】
ここで、フェーズ２が完了する時刻をtとし、サンプリング周期をＴ（＝１／ｆｓ）とすると、フェーズ１が完了する時刻は、ｔ−Ｔ／２と表現される。時刻ｔにおける入力電圧をＶｉｎ（ｔ）、出力電圧をＶｏｕｔ（ｔ）とすると、図４に示す回路の伝達関数は前記（８）式で表され、第１の実施形態と同様の効果を得ることができる。
さらに、第３のスイッチＳ３および第４のスイッチＳ４を設け、第１のスイッチＳ１をオフするフェーズ１で、第３のスイッチＳ３をオフ、第４のスイッチＳ４をオンとし、第１のスイッチＳ１をオンするフェーズ２で、第３のスイッチＳ３をオン、第４のスイッチＳ４をオフする構成とするので、演算増幅器Ａ１が持つオフセットをキャンセルすることができ、安定した動作が可能となる。
【００４３】
次に、本発明における第３の実施形態について説明する。
この第３の実施形態は、演算増幅器Ａ１が持つオフセットをキャンセルすることができるオートゼロ機能を備え、また、演算増幅器の出力電圧Ｖｏｕｔの変動量を少なくし、演算増幅器の高いスルーレートを要求しないようにするものである。
【００４４】
図６は、第３の実施形態における相関二重サンプリング回路の回路図である。
この図６に示す相関二重サンプリング回路は、前述した図４に示す相関二重サンプリング回路において、第２のスイッチＳ２を削除し、フィードバックキャパシタＣｆを第１のフィードバックキャパシタＣｆ１に置換し、第２のフィードバックキャパシタＣｆ２、第５のスイッチＳ５及び第６のスイッチＳ６が追加されていることを除いては図４と同様の構成を有するため、図４と同様の構成を有する部分には図４と同一符号を付し、構成の異なる部分を中心に説明する。
【００４５】
演算増幅器Ａ１の反転入力端子には、第６のスイッチＳ６の一端が接続されており、この第６のスイッチＳ６の他端と演算増幅器Ａ１の出力端子との間には、第２のフィードバックキャパシタＣｆ２が接続されている。また、第６のスイッチＳ６と第２のフィードバックキャパシタＣｆ２との間のノードと、基準電位との間には、第５のスイッチＳ５が接続されている。
【００４６】
図７は、第１〜第６のスイッチＳ１〜Ｓ６を制御する制御信号のタイミングチャートである。
この図７において、制御信号がハイレベルとなる区間は各スイッチがオン状態（導通状態）となる区間を示し、制御信号がローレベルとなる区間は各スイッチがオフ状態（非導通状態）となる区間を示している。また、図中Δｔは、第１、第３及び第５のスイッチＳ１、Ｓ３及びＳ５と、第４及び第６のスイッチＳ４及びＳ６とを同時にオンさせないようにするためのノーオーバーラップ区間であり、０ｎ秒より長い時間に設定する。
【００４７】
すなわち、この相関二重サンプリング回路では、第１、第３及び第５のスイッチＳ１、Ｓ３及びＳ５がオフで第４及び第６のスイッチＳ４及びＳ６がオンとなっている状態から、第１、第３及び第５のスイッチＳ１、Ｓ３及びＳ５がオンで第４及び第６のスイッチＳ４及びＳ６がオフとなる状態へ移行する際には、先ず、オン状態である第４及び第６のスイッチＳ４及びＳ６をオフし、そのΔｔ経過後に第１、第３及び第５のスイッチＳ１、Ｓ３及びＳ５をオンするようにする。
【００４８】
一方、第１、第３及び第５のスイッチＳ１、Ｓ３及びＳ５がオンで第４及び第６のスイッチＳ４及びＳ６がオフとなっている状態から、第１、第３及び第５のスイッチＳ１、Ｓ３及びＳ５がオフで第４及び第６のスイッチＳ４及びＳ６がオンとなる状態へ移行する際には、先ず、オン状態である第１、第３及び第５のスイッチＳ１、Ｓ３及びＳ５をオフし、そのΔｔ経過後に第４及び第６のスイッチＳ４及びＳ６をオンするようにする。
【００４９】
ここでは、第１、第３及び第５のスイッチＳ１、Ｓ３及びＳ５がオフで第４及び第６のスイッチＳ４及びＳ６がオンとなる、１回目のサンプリング期間（第１のサンプリング期間）をフェーズ１とし、第１、第３及び第５のスイッチＳ１、Ｓ３及びＳ５がオンで第４及び第６のスイッチＳ４及びＳ６がオフとなる、２回目のサンプリング期間（第２のサンプリング期間）をフェーズ２とする。
【００５０】
本実施形態では、前述した第１及び第２の実施形態と同様に、フェーズ１で、ホールドキャパシタＣｈが前回のフェーズ２の電荷のみを保持できるよう、第１のスイッチＳ１をオフとし、フェーズ２で、ホールドキャパシタＣｈが新たな電荷を保持するために、第１のスイッチＳ１をオンとするようにしている。
この動作により、キャパシタＣｆ１およびＣｈと、サンプリング周波数ｆｓにより回路の時定数が制限され、急峻なバンドパスフィルタの効果が得られる。
【００５１】
ここで、フェーズ２が完了する時刻をtとし、サンプリング周期をＴ（＝１／ｆｓ）とすると、フェーズ１が完了する時刻は、ｔ−Ｔ／２と表現される。時刻ｔにおける入力電圧をＶｉｎ（ｔ）、出力電圧をＶｏｕｔ（ｔ）とすると、図６に示す回路の伝達関数は、下記（１０）式で表され、第１の実施形態と同様の効果を得ることができる。
Ｈ（ｚ）＝〔Ｃｓ／｛Ｃｆ１＋Ｃｈ（１−Ｚ-1）｝〕×（Ｚ-1/2−１）  ………  （１０）
【００５２】
さらに、第２のフィードバックキャパシタＣｆ２、第５のスイッチＳ５および第６のスイッチＳ６を設け、第１のスイッチＳ１をオフするフェーズ１で、第５のスイッチＳ５をオフ、第６のスイッチＳ６をオンとし、第１のスイッチＳ１をオンするフェーズ２で、第５のスイッチＳ５をオン、第６のスイッチＳ６をオフする構成とするので、演算増幅器Ａ１の出力電圧Ｖｏｕｔの変動量を少なくし、演算増幅器Ａ１の高いスルーレートを要求しない回路とすることができる。
【００５３】
次に、本発明における第４の実施形態について説明する。
この第４の実施形態は、前述した第１の実施形態において、演算増幅器を全差動型にしたものである。
図８は、第４の実施形態における相関二重サンプリング回路の回路図である。
この相関二重サンプリング回路は、全差動演算増幅器Ａ２と、第１の入力端子Ｖｉｎａと、第２の入力端子Ｖｉｎｂと、全差動演算増幅器Ａ２の非反転出力端子に接続された第１の出力端子Ｖｏｕｔａと、全差動演算増幅器Ａ２の反転出力端子に接続された第２の出力端子Ｖｏｕｔｂとを有する。
【００５４】
全差動演算増幅器Ａ２の反転入力端子と第１の入力端子Ｖｉｎａとの間には、サンプリングキャパシタＣｓａが接続されている。
また、全差動演算増幅器Ａ２の反転入力端子と全差動演算増幅器Ａ２の非反転出力端子との間には、第１のスイッチＳ１ａ及びホールドキャパシタＣｈａが直列に接続されている。具体的には、第１のスイッチＳ１ａの一端が全差動演算増幅器Ａ２の反転入力端子に接続され、ホールドキャパシタＣｈａの一端が全差動演算増幅器Ａ２の非反転出力端子に接続され、第１のスイッチＳ１ａの他端とホールドキャパシタＣｈａの他端とが接続された状態となっている。
【００５５】
さらに、全差動演算増幅器Ａ２の反転入力端子と全差動演算増幅器Ａ２の非反転出力端子との間には、フィードバックキャパシタＣｆａが接続されていると共に、全差動演算増幅器Ａ２の反転入力端子と全差動演算増幅器Ａ２の非反転出力端子との間には、第２のスイッチＳ２ａが接続されている。
また、全差動演算増幅器Ａ２の非反転入力端子と第２の入力端子Ｖｉｎｂとの間には、サンプリングキャパシタＣｓｂが接続されている。
【００５６】
そして、全差動演算増幅器Ａ２の非反転入力端子と全差動演算増幅器Ａ２の反転出力端子との間には、第１のスイッチＳ１ｂ及びホールドキャパシタＣｈｂが直列に接続されている。具体的には、第１のスイッチＳ１ｂの一端が全差動演算増幅器Ａ２の非反転入力端子に接続され、ホールドキャパシタＣｈｂの一端が全差動演算増幅器Ａ２の反転出力端子に接続され、第１のスイッチＳ１ｂの他端とホールドキャパシタＣｈｂの他端とが接続された状態となっている。
【００５７】
さらに、全差動演算増幅器Ａ２の非反転入力端子と全差動演算増幅器Ａ２の反転出力端子との間には、フィードバックキャパシタＣｆｂが接続されていると共に、全差動演算増幅器Ａ２の非反転入力端子と全差動演算増幅器Ａ２の反転出力端子との間には、第２のスイッチＳ２ｂが接続されている。
【００５８】
図９は、第１のスイッチＳ１ａ，Ｓ１ｂ及び第２のスイッチＳ２ａ，Ｓ２ｂを制御する制御信号のタイミングチャートである。
この図９において、制御信号がハイレベルとなる区間は各スイッチがオン状態（導通状態）となる区間を示し、制御信号がローレベルとなる区間は各スイッチがオフ状態（非導通状態）となる区間を示している。また、図中Δｔは、第１のスイッチＳ１ａ，Ｓ１ｂと第２のスイッチＳ２ａ，Ｓ２ｂとを同時にオンさせないようにするためのノーオーバーラップ区間であり、０ｎ秒より長い時間に設定する。
【００５９】
すなわち、この相関二重サンプリング回路では、第１のスイッチＳ１ａ，Ｓ１ｂがオフで第２のスイッチＳ２ａ，Ｓ２ｂがオンとなっている状態から、第１のスイッチＳ１ａ，Ｓ１ｂがオンで第２のスイッチＳ２ａ，Ｓ２ｂがオフとなる状態へ移行する際には、先ず、オン状態である第２のスイッチＳ２ａ，Ｓ２ｂをオフし、そのΔｔ経過後に第１のスイッチＳ１ａ，Ｓ１ｂをオンするようにする。
【００６０】
一方、第１のスイッチＳ１ａ，Ｓ１ｂがオンで第２のスイッチＳ２ａ，Ｓ２ｂがオフとなっている状態から、第１のスイッチＳ１ａ，Ｓ１ｂがオフで第２のスイッチＳ２ａ，Ｓ２ｂがオンとなる状態へ移行する際には、先ず、オン状態である第１のスイッチＳ１ａ，Ｓ１ｂをオフし、そのΔｔ経過後に第２のスイッチＳ２ａ，Ｓ２ｂをオンするようにする。
【００６１】
ここでは、第１のスイッチＳ１ａ，Ｓ１ｂがオフで第２のスイッチＳ２ａ，Ｓ２ｂがオンとなる、１回目のサンプリング期間（第１のサンプリング期間）をフェーズ１とし、第１のスイッチＳ１ａ，Ｓ１ｂがオンで第２のスイッチＳ２ａ，Ｓ２ｂがオフとなる、２回目のサンプリング期間（第２のサンプリング期間）をフェーズ２とする。
本実施形態では、フェーズ１で、ホールドキャパシタＣｈａ，Ｃｈｂが前回のフェーズ２の電荷のみを保持できるよう、第１のスイッチＳ１ａ，Ｓ１ｂをオフとし、フェーズ２で、ホールドキャパシタＣｈａ，Ｃｈｂが新たな電荷を保持するために、第１のスイッチＳ１ａ，Ｓ１ｂをオンとするようにしている。
【００６２】
この動作により、キャパシタＣｆａ，ＣｆｂおよびＣｈａ，Ｃｈｂと、サンプリング周波数ｆｓにより回路の時定数が制限され、急峻なバンドパスフィルタの効果が得られる。
ここで、フェーズ２が完了する時刻をtとし、サンプリング周期をＴ（＝１／ｆｓ）とすると、フェーズ１が完了する時刻は、ｔ−Ｔ／２と表現される。時刻ｔにおける入力電圧をＶｉｎａ（ｔ），Ｖｉｎｂ（ｔ）、出力電圧をＶｏｕｔａ（ｔ），Ｖｏｕｔｂ（ｔ）とすると、図８に示す回路の伝達関数は、Ｖｉｎａ−Ｖｏｕｔａ間の伝達関数をＨａ（ｚ）、Ｖｉｎｂ−Ｖｏｕｔｂ間の伝達関数をＨｂ（ｚ）とすると、下記（１１）式および（１２）式で表され、第１の実施形態と同様の効果を得ることができる。
【００６３】
Ｈａ（ｚ）＝〔Ｃｓａ／｛Ｃｆａ＋Ｃｈａ（１−Ｚ-1）｝〕×（Ｚ-1/2−１）  ………  （１１）
Ｈｂ（ｚ）＝〔Ｃｓｂ／｛Ｃｆｂ＋Ｃｈｂ（１−Ｚ-1）｝〕×（Ｚ-1/2−１）  ………  （１２）
なお、上記第４の実施形態においては、前述した第１の実施形態の回路を全差動回路化する場合について説明したが、第２及び第３の実施形態についても同様に全差動回路化を実施することができる。
【００６４】
また、上記各実施形態においては、第１のスイッチとホールドキャパシタとの接続関係を、演算増幅器の入力端子→第１のスイッチ→ホールドキャパシタ→演算増幅器の出力端子、という順に直列に接続する場合について説明したが、演算増幅器の入力端子→ホールドキャパシタ→第１のスイッチ→演算増幅器の出力端子、という順に接続しても同様の効果が得られる。
【図面の簡単な説明】
【００６５】
【図１】第１の実施形態における相関二重サンプリング回路の回路図である。
【図２】図１に示す回路のタイミングチャートである。
【図３】本実施形態における回路の伝達関数を表す図である。
【図４】第２の実施形態における相関二重サンプリング回路の回路図である。
【図５】図４に示す回路のタイミングチャートである。
【図６】第３の実施形態における相関二重サンプリング回路の回路図である。
【図７】図６に示す回路のタイミングチャートである。
【図８】第４の実施形態における相関二重サンプリング回路の回路図である。
【図９】図８に示す回路のタイミングチャートである。
【図１０】従来の相関二重サンプリング回路の回路図である。
【図１１】図１０に示す回路のタイミングチャートである。
【図１２】図１０に示す回路の伝達関数を表す図である。
【符号の説明】
【００６６】
Ｓ１〜Ｓ６  スイッチ
Ｓ１ａ、Ｓ２ａ、Ｓ１ｂ、Ｓ２ｂ  スイッチ
Ｃｓ、Ｃｓａ、Ｃｓｂ  サンプリングキャパシタ
Ｃｆ、Ｃｆ１、Ｃｆ２、Ｃｆａ、Ｃｆｂ  フィードバックキャパシタ
Ｃｈ、Ｃｈａ、Ｃｈｂ  ホールドキャパシタ
Ａ１  演算増幅器
Ａ２  全差動演算増幅器
Ｖｉｎ、Ｖｉｎａ、Ｖｉｎｂ  入力端子
Ｖｏｕｔ、Ｖｏｕｔａ、Ｖｏｕｔｂ  出力端子
【図１】
0004965511.tif 000002
【図２】
0004965511.tif 000003
【図３】
0004965511.tif 000004
【図４】
0004965511.tif 000005
【図５】
0004965511.tif 000006
【図６】
0004965511.tif 000007
【図７】
0004965511.tif 000008
【図８】
0004965511.tif 000009
【図９】
0004965511.tif 000010
【図１０】
0004965511.tif 000011
【図１１】
0004965511.tif 000012
【図１２】
0004965511.tif 000013