(57)【特許請求の範囲】
【請求項１】
信号源を有する入力側と、負荷を有する出力側とを備える電子回路において単方向性を達成するための方法であって、
該出力側において該負荷内を流れる電流を検出するステップと、
該出力側において該負荷内を流れる該電流の一部をバイパスするステップと、
単方向性を達成するために、該出力側の該電流の該バイパスされた部分を該入力側に供給するステップとを有する方法。
【請求項２】
該単方向性の程度は、該出力側において該負荷内を流れる該電流の該パイパスされた部分の量を制御することによって変動する請求項１に記載の方法。
【請求項３】
該入力側にフィードバックされる、該出力側において該負荷内を流れる該電流のうちの該バイパスされた部分の量は、より高い単方向性を達成するために、該回路の入力電流が０に近接するまで増加される請求項１に記載の方法。
【請求項４】
該入力側にフィードバックされる、該出力側において該負荷内を流れる該電流のうちの該バイパスされた部分の量は、該回路を専用に設計することにより設定される請求項１に記載の方法。
【請求項５】
該回路内の単方向性の程度は、該出力側のインピーダンスと比較して、該入力側のインピーダンスの大きさを変化させることにより変動する請求項１に記載の方法。
【請求項６】
該回路内の単方向性の程度は、該出力側のインピーダンスと比較して、固定量だけ該入力側のインピーダンスの大きさを低減することにより、安定レベルに設定される請求項１に記載の方法。
【請求項７】
該電子回路は負性抵抗増幅器である請求項１に記載の方法。
【請求項８】
信号源を有する入力側と、負荷を有する出力側とを備える電子回路において単方向性を達成するための方法であって、
該出力側において該負荷内を流れる電流を検出するステップと、
該出力側において該負荷内を流れる該電流の一部をバイパスするステップと、
該出力側の該電流の該バイパスされた部分を該入力側に供給するステップと、
単方向性を達成するために、該入力側から見た該回路のインピーダンスを増加させるステップとを有する方法。
【請求項９】
該単方向性の程度は、該出力側において該負荷内を流れる該電流の該バイパスされた部分の量を制御することにより変動する請求項８に記載の方法。
【請求項１０】
該入力側にフィードバックされる、該出力側において該負荷内を流れる該電流のうちの該バイパスされた部分の量は、より高い単方向性を達成するために、該回路の入力電流が０に近接するまで増加される請求項８に記載の方法。
【請求項１１】
該入力側にフィードバックされる、該出力側において該負荷内を流れる該電流のうちの該バイパスされた部分の量は、該回路を専用に設計することにより設定される請求項８に記載の方法。
【請求項１２】
該回路内の単方向性の程度は、該出力側のインピーダンスと比較して、該入力側のインピーダンスの大きさを変化させることにより変動する請求項８に記載の方法。
【請求項１３】
該回路内の単方向性の程度は、該出力側のインピーダンスと比較して、固定量だけ該入力側のインピーダンスの大きさを低減することにより、安定レベルに設定される請求項８に記載の方法。
【請求項１４】
該電子回路は負性抵抗増幅器である請求項８に記載の方法。
【請求項１５】
信号源を有する入力側と、負荷を有する出力側とを備える単方向性電子回路であって、
該出力側において該負荷内を流れる電流を決定するための検出器と、
該出力側において該負荷内を流れる電流の一部を分流するためのバイパス回路と、
単方向性を達成するために、該出力側の該電流のうちの該バイパスされた部分を、該入力側にフィードバックするための回路とを備える単方向性電子回路。
【請求項１６】
該単方向性の程度は、該出力側において該負荷内を流れる該電流の該バイパスされた部分の量を制御することにより変動することができる請求項１５に記載の回路。
【請求項１７】
該入力側にフィードバックされる、該出力側において該負荷内を流れる該電流のうちの該バイパスされた部分の量は、より高い単方向性を達成するために、該回路の入力電流が０に近接するまで増加される請求項１５に記載の回路。
【請求項１８】
該入力側にフィードバックされる、該出力側において該負荷内を流れる該電流のうちの該バイパスされた部分の量は、該回路を専用に設計することにより設定される請求項１５に記載の回路。
【請求項１９】
該回路内の単方向性の程度は、該出力側のインピーダンスと比較して、該入力側のインピーダンスの大きさを変化させることにより変動する請求項１５に記載の回路。
【請求項２０】
該回路内の単方向性の程度は、該出力側のインピーダンスと比較して、固定量だけ該入力側のインピーダンスの大きさを低減することにより、安定レベルに設定される請求項１５に記載の回路。
【請求項２１】
該電子回路は負性抵抗増幅器である請求項１５に記載の回路。
【請求項２２】
信号源を有する入力側と、負荷を有する出力側とを備える単方向性電子回路であって、
該出力側において該負荷内を流れる電流を決定するための検出器と、
該出力側において該負荷内を流れる該電流の一部を分流するためのバイパス回路と、
方向性を達成するために、該出力側の該電流のうちの該バイパスされた部分を、該入力側にフィードバックし、それにより、単方向性を達成するために、該入力側から見た該回路のインピーダンスを増加させるための回路とを備える単方向性電子回路。
【請求項２３】
該単方向性の程度は、該出力側において該負荷内を流れる該電流の該バイパスされた部分の量を制御することにより変動することができる請求項２２に記載の回路。
【請求項２４】
該入力側にフィードバックされる、該出力側において該負荷内を流れる該電流のうちの該バイパスされた部分の量は、該回路内の素子を専用に設計することにより設定される請求項２２に記載の回路。
【請求項２５】
該回路内の単方向性の程度は、該出力側のインピーダンスと比較して、該入力側のインピーダンスの大きさを変化させることにより変動する請求項２２に記載の回路。
【請求項２６】
該回路内の単方向性の程度は、該出力側のインピーダンスと比較して、固定量だけ該入力側のインピーダンスの大きさを低減することにより、安定レベルに設定される請求２２に記載の回路。
【請求項２７】
該電子回路は負性抵抗増幅器である請求項２２に記載の回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電子回路の設計に関し、より詳細には、フィードバック技術を用いる負性抵抗増幅器のような電子回路に関する。
【０００２】
【従来の技術】
真空管、バイポーラトランジスタおよびＭＯＳＦＥＴのような電子三極増幅素子（triode）は信号を増幅することができるが、増幅とともに、回路内の信号の方向性も与えることがよく知られている。グリッド、ベースあるいはゲートのような入力端子にかけられる信号電圧は、アノード、コレクタおよびドレインのような出力端子において、振幅が増幅されて再現される。三極増幅素子が理想的な場合には、増幅器の出力にかけられた電圧によって、入力側に電圧が発生することはない。これは、全てのタイプの三極増幅素子に共通し、電子回路において有用な固有の特性である。
【０００３】
電子三極増幅素子の単方向性は、三極増幅素子内部の情報搬送に関する変換機構に基づいている。入力電圧信号は三極増幅素子電流に変換され、その電流を出力キャパシタに蓄積することにより、その電流は出力端子において出力電圧に変換され、電圧に戻される。電圧／電流変換機構は単方向性である。出力端子から三極増幅素子内に強制的に電流を入力しても、入力電極において電圧が生成されることはない。この電圧／電流／電圧変換は、増幅器の利得とともに、信号の方向性を生み出す。利得および単方向性の機構は三極増幅素子内に、巧みに一体に組み込まれているので、単方向性の重要性は、それ自体としては、あまり認識されていない。
【０００４】
根本的な問題として、増幅および方向性については２つの異なる概念がある。Ｓ型負性抵抗ダイオード（例えば、ＰＮＰＮダイオード）およびＮ型負性抵抗ダイオード（例えば、トンネルダイオード）のような方向性を持たない増幅用素子が存在する。さらに、方向性を持つが、増幅作用のないマイクロ波アイソレータあるいマイクロ波ジャイレータのような素子が存在する。さらに増幅および方向性は、特別な状況においてのみ生じるという共通の特徴を持っている。これは、増幅あるいは方向性を生じさせるあらゆる概念が重要であることの理由である。
【０００５】
増幅は利得によって特徴付けられる。理想的な増幅の場合、利得は１より高くなければならない。方向性に関しては、明確な指標は存在しないものと考えられる。実際に方向性は、相対的にのみ測定することができ、三極増幅回路では部分的な方向性しかわからない。
【０００６】
当業者には広く知られているが、電子素子内に存在し、等価回路モデルが動的な現象を記述することができる、関連する領域（そのような領域の例は、流体力学ロジックおよびニューロンからなる生物学的データ処理系である）内に存在する方向性の機構には、（１）情報搬送体による変換（例えば、電子三極増幅素子）によるもの、（２）バーンアウト機構（例えば、ニューロン内の活動電位の伝搬）によるもの、（３）有向性を持つ移送（例えば、電荷結合素子（ＣＣＤ）、およびパラメトロンロジック）によるものがある。それにもかかわらず、これらの少数の例から単方向性の機構を包括的に分類することはできていない。
【０００７】
単方向性を有する素子として従来技術においてよく知られている１つの素子に、今日では使用されていないが、１９２０年代以前には使われていた磁気増幅器がある。可飽和コア１００を有するトランスからなる磁気増幅器が図１（ａ）に示される。一次巻線はＤＣ制御電流Ｉ1によって駆動され、Ｉ1およびＩ2の両方によって磁束Φが形成される。ただしΦはその両方の線形関数である。一次巻線１０５は、多数の巻数を有する。Ｉ1が増加すると、磁気コアが一次電流の起磁力のみによって飽和し、Φは、図１（ｂ）に概略的に示される最大値以上に増加することはできない。二次巻線１１０は、ＡＣによって駆動される。二次巻線側を見たインピーダンスは誘導性である。Ｉ1が小さい場合には、二次巻線側のインダクタンスは高い。しかしながら、Ｉ1を増加させていくと、コアが一次起磁力のみによって飽和し、そして二次巻線のＡＣ駆動が、二次側のＡＣ電流の任意の位相において、コアを飽和状態から解放できない場合には、インダクタンスは理想的には０になる。従って、一次側の電流が小さければ、大きな二次側の電流を制御することができる。理想的な動作を得るために、二次巻線の直列抵抗を小さい値に保持する必要がある。ここでは、当業者にはよく知られている銅損は、無視できるものと仮定する。
【０００８】
磁気増幅器を用いて、以下のように信号を増幅する。二次巻線１１０は、ＡＣ電流源によって駆動され、二次巻線１１０間に現れるＡＣ電圧は整流され、その信号を表す低周波数の成分が再生される。その信号はＤＣに近く、ＡＣ電源と比べて低周波数で変動している。
【０００９】
図１に示されるような磁気増幅器は単方向性ではない。二次巻線１１０を駆動するＡＣ電流が、一次側の端子にＡＣ電圧を発生させる。磁気増幅器の利得が高い場合には、一次側の電流が小さくても、コア内に大きな磁束を生成することができるはずである。これは、一次巻線１０５の巻数が多くなければならず、二次巻線１１０の巻数が少ないことを意味する。二次巻線のＡＣ電圧が一次巻線の電圧まで徐々に上昇するので、ＡＣ電圧は、電気的な非線形性を介して一次側の制御回路に影響を与える。これが、磁気増幅器内を流れる逆方向信号流である。その信号は二次巻線１１０に反射して戻るので、一次巻線１０５はキャパシタによってバイパスされることはできない。この逆方向信号流は以下のようにして防ぐことができる。図２に示されるように、２つの同一の非線形トランスが一次側において直列に接続され、二次側ではその極性を反転して直列に接続される場合には、２つの一次側において誘導されるＡＣ電圧は相殺され、逆方向信号流は発生しない。この回路は、巧みなフィードバック補償による単方向性回路である。
【００１０】
磁気増幅器を用いて単方向性を達成するための方法は当分野においてよく知られているが、従来の電子回路においてそのような単方向性を達成するための方法は従来技術において知られていない。例えば、負性抵抗増幅器回路では、入力信号源および増幅器負荷は、２端子の負性抵抗素子を介して直接に接続され、直接に相互作用する。信号はどちらか一方の方向に流れるので、増幅器回路に方向性はない。
【００１１】
【発明が解決しようとする課題】
従って本発明の目的は、負性抵抗増幅器のような従来の電子回路において単方向性を達成するための方法および回路を提供することである。
【００１２】
【課題を解決するための手段】
全体として、電子回路において信号の方向性を生成するための方法が開示される。以下に記載する方法は、入力信号源をその回路の残りの部分から分離することにより、電子回路において方向性を達成する。
【００１３】
信号源を有する入力側と、負荷を有する出力側とを備える電子回路において方向性を達成するための方法は、出力側において負荷内を流れる電流の一部をバイパスするステップと、方向性を達成するために、出力側においてバイパスされた電流の部分を入力側に供給するステップとを含む。具体的には、電子回路の単方向性は、増幅器の入力を見たインピーダンスが増加するようにフィードバックをかけることにより達成される。これらの方法は特に、負性抵抗増幅器回路に適用することができる。
【００１４】
方向性の全体量は、出力側において負荷内を流れる電流のバイパスされる部分の量を制御することにより変動する。フィードバック電流の量は、その回路のその素子に関して特別に設計することにより制御することができる。例えば、その回路内の方向性の量は、出力側のインピーダンスと比較して、固定量だけ入力側のインピーダンスの大きさを低減することにより、安定したレベルに設定することができる。
【００１５】
【発明の実施の形態】
以下に記載される詳細な説明および図面を参照することにより、本発明、および本発明の特徴および利点への理解が、より進むであろう。
【００１６】
図３（ａ）は、負性抵抗増幅器回路において、入力信号源および増幅器負荷が如何に相互作用するかを示す。図３（ａ）では、信号源Ｖ1は、負性抵抗−Ｒおよび増幅器負荷Ｒ0からなる直列接続を駆動する。−ＲおよびＲ0は、入力電圧Ｖ1の分圧器を形成する。信号電圧は、抵抗の１つが負の値を持つので、減衰せずに増加する。電圧源は電流Ｉ0を生成し、出力電圧Ｖ0は以下の式によって与えられる。
Ｉ0＝Ｖ1／（Ｒ0−Ｒ）；Ｖ0＝［Ｒ0／（Ｒ0−Ｒ）］Ｖ1
ただしＶ0＞Ｖ1である。電流Ｉ0は、Ｒ0および信号源の両方の中を流れ、この回路の入力および出力に対して可変の共通の情報搬送信号である。同じ電流が流れるので、入力および出力は完全に結合する。これは、増幅器の望ましくない属性である。
【００１７】
回路の入出力間の結合を低減するために、出力回路の電流を保持しながら、信号源の中を流れる電流が低減される。その極限状態では、図３（ｂ）に概略的に示されるように、入力電流が０まで低下するときに、完全な入出力間分離、すなわち単方向性が達成される。図３（ｂ）に示される回路では、増幅器のシンボルを有し、小さなループによって示される電流検出器３０５が存在する。その増幅器は、Ｉ0に比例する電流発生器ＩCを駆動する。電流発生器ＩCは、ノードＸおよびＹで接続される。ＩC＝αＩ0の場合（ただし０＜α＜１）には、
Ｉ1＝Ｉ0−ＩC＝（１−α）Ｉ0
が成り立ち、信号源Ｉ1によって供給される電流は減少する。極限状態α→１では、Ｉ1＝０である。極限状態では、単方向性および電圧利得の両方が達成される。αが増加すると、増幅器内を見たインピーダンスは、低周波数において信号源から発散する。しかしながら、この極限状態は稀にしか起こらない極限状態である。その極限状態に達するとＩ1＝０であるので、増幅器内に信号源からの情報搬送電流は流れず、出力側に現れるのは雑音である。それゆえ実際の問題として、α＝１の厳密な極限状態は達成することはできない。
【００１８】
図４（ａ）は、単方向性の負性抵抗増幅器を示す。この回路では、固有の寄生キャパシタンスのみが保持される。負性抵抗増幅器自体は寄生キャパシタンスを持たず、電流検出−再生回路の遅延は、容量性負荷ＣAを有する一段の増幅器によってモデル化される。この回路モデルは、基本的な回路動作を観測するには十分であるが、回路の安定性のような、詳細を解析するのに適していない。図４（ａ）の回路は、以下に記載する一組の式によって表される。
【数１】
0004982761.tif 000002
ただし、Ｎ型およびＰ型三極増幅素子は、ゼロ伝導閾値電圧（zero conduction threshold voltage）と、それぞれ相互コンダクタンスｇmNおよびｇmPとを有する、一纏めにすることができる電流発生器モデルを用いてモデル化される。入力波形Ｖ1に対する式は以下の通りである。
Ｖ1（ｔ）＝０（ｔ＜０）およびＶ1（ｔ）＝ΔＶ1（ｔ≧０）
その一組の式を組み合わせて、以下の式が生成される。
【数２】
0004982761.tif 000003
この式は、初期条件ＶA（＋０）＝ＶDDを用いて、以下のように解かれる。
【数３】
0004982761.tif 000004
注入される電流ＩA（ｔ）は以下の式によって与えられる。
【数４】
0004982761.tif 000005
その回路は、以下の条件を満足するように設計されるものとして記載される。
【数５】
0004982761.tif 000006
これは、低速の入力信号遷移の場合に、完全に電流補償がなされるという要件である。その際、以下の式が成り立つ。
【数６】
0004982761.tif 000007
式（１）は、理想的な状態では、遅延時間ＣAＲAの後にのみ、電流補償が完全になることを示す。図４（ａ）の回路は、入力信号の遷移が、補償回路の応答時間より遅い場合にのみ単方向性増幅器である。
【００１９】
次に、信号源から増幅器回路内を見た場合のインピーダンスを計算することができる。一組の回路式の中からＶAを消去することにより、以下の式が得られる。
【数７】
0004982761.tif 000008
ｄ／ｄｔ→ｊωを代入することにより、以下の式が得られる。
【数８】
0004982761.tif 000009
それゆえ、
【数９】
0004982761.tif 000010
が得られ、低周波数では、増幅器はキャパシタンスＣA［ＲA／（Ｒ0−Ｒ）］に等価である。周波数が高くなるのに応じて、容量性インピーダンスは減少し、増幅器の単方向性は失われる。ここで、三極増幅素子内を見たインピーダンスも容量性であることに留意されたい。その回路では、電子三極増幅素子は、負性抵抗ダイオードと三極増幅素子とを用いて合成された。
【００２０】
回路の安定性は、図４（ａ）より精巧な回路モデルによって解析することができ、そのモデルでは、図４（ａ）において破線の左側の回路が、図４（ｂ）に置き換えられる。この回路は、回路の三極増幅素子部分の全ての寄生キャパシタンスを含み、負性抵抗増幅器では遅延が生じない（それは、高速の三極増幅素子を用いて、低速の負性抵抗増幅器を単方向化するための実用上の意味はない）。その回路は、安定性解析のために必要とされる、信号源Ｒ1の内部抵抗を含む。Ｃ1によってモデル化される、ＰＦＥＴのドレインキャパシタンスは、そのキャパシタンス間に現れる新しいノード電圧ＶXを定義する。回路式は以下のようになる。
【数１０】
0004982761.tif 000011
ＶAおよびＶXを除く全ての変数をその中から消去すると、以下の式が得られる。
【数１１】
0004982761.tif 000012
その式の組の同次の部分は右辺を０に設定することにより得られる。その同次方程式では、ＶAおよびＶXがｅｘｐ（Ｓｔ）のような時間に依存する場合には、Ｓは以下の固有方程式を満足する。
Ｆ（Ｓ）＝（ＣAＲA）（Ｃ1ＲP）Ｓ2＋［（ＣAＲA）＋（Ｃ1ＲP）］Ｓ＋１
＝ＧNＧP［Ｒ0／（Ｒ0−Ｒ）］
ただし（１／ＲP）＝［１／（Ｒ0−Ｒ）］＋（１／Ｒ1）は、キャパシタンスＣ1と並列な抵抗である。ＧN＝ｇmNＲAおよびＧP＝ｇmPＲPは、Ｎ型およびＰ型三極増幅素子増幅器段の利得である。（ＣAＲA）および（Ｃ1ＲP）は、カスケード接続された増幅段の時定数である。図５は、Ｆ（Ｓ）がＳに対してプロットされた、固有方程式のプロットを示す。指数関数項、Ｓ+およびＳ-の上昇および減衰の割合が、固有方程式の解である。ＧNあるいはＧPのうちの任意のものが０であるなら、以下の式が成り立つ。
【数１２】
0004982761.tif 000013
ＧNＧP＝０であるなら、その解はＦ（Ｓ）曲線、すなわち放物線と水平線との交点によって与えられる。ただし、水平線の高さは［Ｒ0／（Ｒ0−Ｒ）］ＧNＧPである。Ｆ（０）＝１であるので、
［Ｒ0／（Ｒ0−Ｒ）］ＧNＧP＞１
あるなら、Ｓ+は正の値になり、回路はラッチとして動作する。この式Ｒ0／（Ｒ0−Ｒ）は負性抵抗増幅器の利得である。左辺は、３つのカスケード接続された増幅段の閉ループ利得であり、その段のうちの２つは反転しており、残りの１つは反転していない。ループ利得が１より小さい場合には、その回路は安定しており、部分的に入力の分離が達成される。
【００２１】
上記の解析から、負性抵抗増幅器の単方向性は、増幅器の入力を見たインピーダンスが増加するようにフィードバックをかけることにより達成することができる。
【００２２】
この概念と類似であると見なされる概念は、エミッタフォロワ回路である。エミッタフォロワ回路では、ベースおよびエミッタ電圧が実質的に一定に保持され、それゆえ、三極増幅素子の実効入力キャパシタンスは低減される。しかしながら、エミッタフォロワは既に方向性があり、フィードバックの影響によって、出力−入力結合は低減されることになる。本発明は、元々方向性のない増幅器に方向性を持たせる概念を記載する。２つの回路は同じように見えるが、根本的に異なるものである。
【００２３】
方向性を作り出す方式では、完全に補償する極限状態に到達できず、その近くまで補償される回路は不安定で、信頼性がない。補償の度合いは、回路構造によって正確に設定されなければならない。図６は、本発明の単方向性負性抵抗増幅器の実用的な実装形態を示す。図６に示される回路では、ＮＦＥＴカレントミラー回路によって電流が検出され、その補償は、ＭＮ１、ＭＮ２、ＭＰ１およびＭＰ２のＦＥＴのサイズを拡大／縮小することにより調整することができる。ＦＥＴ、ＭＮ１およびＭＮ２が同一であり、ＦＥＴ、ＭＰ１およびＭＰ２も同一であるなら、クリティカルな補償に到達する。その際、ＭＰ１のサイズを１０％だけ低減することにより、増幅器は安定動作状態に設定される。整合したカレントミラー回路は厳密に動作し、この目的の場合には理想的である。さらに、ＭＯＳＦＥＴ、ＭＮ１−ＭＰ２が高速のバイポーラトランジスタに置き換えられる場合には、カレントミラー回路の応答が速くなる。これは、負性抵抗増幅器の速度が高められるために理想的である。
【００２４】
ここに図示され、記載された実施形態は本発明の原理の例示にずぎず、本発明の範囲および精神から逸脱することなく、種々の変更形態が当業者によって実施されうることを理解されたい。
【００２５】
【発明の効果】
上記のように本発明によれば、負性抵抗増幅器のような従来の電子回路において単方向性を達成するための方法および回路を実現することができる。
【図面の簡単な説明】
【図１】ａおよびｂよりなり、それぞれ従来技術においてよく知られている磁気増幅器の動作原理を示す図である。
【図２】従来技術においてよく知られている磁気増幅器において単方向性を達成するためのフィードバック機構を示す図である。
【図３】ａおよびｂよりなり、それぞれ電子回路における単方向性増幅の原理を示す図である。
【図４】ａおよびｂよりなり、それぞれ本発明による単方向性負性抵抗増幅器を示す図である。
【図５】固有方程式に対する図式的な解およびＳの関数としてのプロットＦ（Ｓ）を示す図である。
【図６】本発明による単方向性負性抵抗増幅器の実用的な実装形態を示す図である。
【符号の説明】
１００  可飽和コア
１０５  一次巻線
１１０  二次巻線
３０５  電流検出器
【図１】
0004982761.tif 000014
【図２】
0004982761.tif 000015
【図３】
0004982761.tif 000016
【図４】
0004982761.tif 000017
【図５】
0004982761.tif 000018
【図６】
0004982761.tif 000019