(57)【特許請求の範囲】
【請求項１】
入力された制御信号に応じてスイッチングを行い、入力端子に入力された入力電圧でインダクタを充電するスイッチング素子に対して、出力端子から出力された出力電圧が所定の定電圧になるように生成したＰＷＭパルス信号を使用してＰＷＭ制御を行うスイッチングレギュレータにおいて、
前記スイッチング素子がオンする時間が所定の最小値以上になるように前記ＰＷＭパルス信号のデューティサイクルを制限するパルス幅制限回路を備え、
該パルス幅制限回路は、
所定の基準電流を生成して出力する基準電流源と、
該基準電流から所定の定電流を生成して出力する定電流源と、
該定電流で充電が行われるコンデンサと、
前記ＰＷＭパルス信号の信号レベルに応じて、該コンデンサに前記定電流を供給する第１スイッチ回路と、
前記第１スイッチ回路が前記定電流の供給を停止すると、該コンデンサを所定の電圧に放電する第２スイッチ回路と、
前記コンデンサの電圧が所定値以上になったか否かの判定を行う判定回路部と、
前記ＰＷＭパルス信号が前記スイッチング素子をオンさせる信号レベルになってから、前記コンデンサの電圧の電圧が所定値以上になるまでの時間、該信号レベルを保持させてＰＷＭパルス信号のパルス幅制限を行う制限回路部と、
テスト時に、外部からのテスト信号に応じて前記定電流源からの定電流を前記所定の電圧に流れるように接続する第３スイッチ回路と、
を備えることを特徴とするスイッチングレギュレータ。
【請求項２】
前記第３スイッチ回路は、外部からのテスト信号に応じて、前記第１スイッチ回路の電流出力端を前記所定の電圧に接続することを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
前記第３スイッチ回路は、外部からのテスト信号に応じて、前記定電流源の電流出力端を前記所定の電圧に接続することを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項４】
前記テスト時は、前記第１スイッチ回路が前記コンデンサに定電流の供給を行うように、前記ＰＷＭパルス信号が所定の信号レベルに固定されること特徴とする請求項２記載のスイッチングレギュレータ。
【請求項５】
前記テスト時は、前記第１スイッチ回路が前記コンデンサへの定電流の供給を停止するように、前記ＰＷＭパルス信号が所定の信号レベルに固定されること特徴とする請求項３記載のスイッチングレギュレータ。
【請求項６】
入力された制御信号に応じてスイッチングを行い、入力端子に入力された入力電圧でインダクタを充電するスイッチング素子に対して、出力端子から出力された出力電圧が所定の定電圧になるように生成したＰＷＭパルス信号を使用してＰＷＭ制御を行うスイッチングレギュレータにおいて、
前記スイッチング素子がオンする時間が所定の最小値以上になるように前記ＰＷＭパルス信号のデューティサイクルを制限するパルス幅制限回路を備え、
該パルス幅制限回路は、
所定の基準電流を生成して出力する基準電流源と、
該基準電流から所定の定電流を生成して出力する定電流源と、
該定電流で充電が行われるコンデンサと、
前記ＰＷＭパルス信号の信号レベルに応じて、該コンデンサに前記定電流を供給する第１スイッチ回路と、
前記第１スイッチ回路が前記定電流の供給を停止すると、該コンデンサを所定の電圧に放電する第２スイッチ回路と、
前記コンデンサの電圧が所定値以上になったか否かの判定を行う判定回路部と、
前記ＰＷＭパルス信号が前記スイッチング素子をオンさせる信号レベルになってから、前記コンデンサの電圧の電圧が所定値以上になるまでの時間、該信号レベルを保持させてＰＷＭパルス信号のパルス幅制限を行う制限回路部と、
テスト時に、前記ＰＷＭパルス信号に関係なく外部からのテスト信号に応じて、前記定電流が前記所定の電圧に流れるように前記第１スイッチ回路及び第２スイッチ回路の動作制御を行うスイッチ制御回路部と、
を備えることを特徴とするスイッチングレギュレータ。
【請求項７】
前記定電流源が、前記基準電流を入力電流とし、該基準電流に比例した前記定電流を生成して出力するカレントミラー回路で形成された、前記請求項１から請求項５のいずれかのスイッチングレギュレータにおけるパルス幅制限値調整方法において、
前記テスト時に、
前記第３スイッチ回路に対して、前記定電流源からの定電流の前記所定の電圧への接続を遮断させ、
前記定電流源に流れる電源電流の測定を行い、
前記第３スイッチ回路に対して、前記定電流源からの定電流を前記所定の電圧に流れるように接続させ、
前記定電流源に流れる電源電流の測定を行い、
前記測定した各電源電流値の差が所望の値になるように前記基準電流の電流値の調整を行うことを特徴とするスイッチングレギュレータにおけるパルス幅制限値調整方法。
【請求項８】
前記定電流源が、前記基準電流を入力電流とし、該基準電流に比例した前記定電流を生成して出力するカレントミラー回路で形成された、前記請求項６のスイッチングレギュレータにおけるパルス幅制限値調整方法において、
前記テスト時に、
前記第１スイッチ回路及び第２スイッチ回路に対して、前記定電流源からの定電流の前記所定の電圧への流れを遮断させ、
前記定電流源に流れる電源電流の測定を行い、
前記第１スイッチ回路及び第２スイッチ回路に対して、前記定電流源からの定電流を前記所定の電圧に流れるように動作させ、
前記定電流源に流れる電源電流の測定を行い、
前記測定した各電源電流値の差が所望の値になるように前記基準電流の電流値の調整を行うことを特徴とするスイッチングレギュレータにおけるパルス幅制限値調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅制限機能を有するＰＷＭ制御方式のスイッチングレギュレータに関し、特に、軽負荷時におけるＰＷＭパルス信号のパルス幅のばらつきを低減させて、効率や出力電圧のリプルのばらつきを低減させることができるスイッチングレギュレータ及びそのパルス幅制限値調整方法に関する。
【背景技術】
【０００２】
図５は、パルス幅制限機能を有する降圧型スイッチングレギュレータの従来例を示した図である（例えば、特許文献１参照。）。
パルス変調制御型のスイッチングレギュレータは、入力電力と出力電力が釣り合うようにパルス幅を調整して動作するため、負荷電流が小さくなるにつれてパルス幅が小さくなる。パルス幅が小さくなるほど、入力電力に対するスイッチング損失電力の割合が増加して著しい効率の低下を招くため、スイッチング素子ＳＷ１をオンさせるためのパルス幅があるしきい値以下にならないように、図５のようにパルス幅制限回路が設けられている。
【０００３】
図５では、軽い負荷のときに、広い固定のパルス幅でスイッチング素子ＳＷ１をオンさせることでリプル電圧を大きくして発振周波数を低下させ、スイッチング損失電力を低減させることで効率を向上させている。
しかし、パルス幅を大きくしすぎると効率は向上するがリプル電圧が必要以上に大きくなり、パルス幅を小さくしすぎるとリプル電圧は小さくなるが、効率が低下してしまう。したがって、パルス幅は効率が低下しない程度に大きく出力電圧のリプルが必要以上に増大しない程度に小さく設定する必要がある。
【０００４】
図６は、図５で使用したパルス幅制限回路１０５の回路例を示した図である。
図６において、定電流源１２１は、基準電流源１１３からの所定の基準電流に比例した定電流ｉａを生成して出力するカレントミラー回路で構成されている。パルススタート回路１１２は、ＰＷＭ比較回路１０４からのＰＷＭパルス信号Ｓｐｗがハイレベルに立ち上がるとスイッチＳＷａをオンさせて導通状態にすると共にスイッチＳＷｂをオフさせて遮断状態にし、コンデンサＣａを定電流源１２１からの定電流ｉａで充電する。
【０００５】
コンパレータ１２２の非反転入力端の電圧は次第に上昇し、所定の基準電圧Ｖｒｅｆ以上になると、コンパレータ１２２は、ハイレベルの信号を、判定回路１１４に出力すると共にパルススタート回路１１２に出力し、パルススタート回路１１２をリセットして、スイッチＳＷａをオフさせて遮断状態にすると共にスイッチＳＷｂをオンさせて導通状態にしてコンデンサＣａを放電させる。判定回路１１４は、コンパレータ１２２から入力された信号とパルススタート回路１１２から出力された信号から、ＰＷＭパルス信号Ｓｐｗのパルス幅を制限したパルス信号Ｓｐｄを生成して出力する。このようなことから、パルス信号Ｓｐｄのパルス幅は、定電流ｉａの電流値と、コンデンサＣａの容量と、基準電圧Ｖｒｅｆによって決定される。
【特許文献１】特開２００６−３３３６３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
基準電流や基準電圧Ｖｒｅｆはプロセスのばらつきの影響を受けやすいことから、サンプルによってパルス信号Ｓｐｄのパルス幅がばらつき、効率が低下するサンプルや、出力電圧のリプルが大きいサンプルが生じるという問題があった。このため、従来は、パルス信号Ｓｐｄのパルス幅の精度を向上させるために、基準電流と基準電圧Ｖｒｅｆを測定するテストを実施して、該基準電流と基準電圧Ｖｒｅｆを測定結果に応じて調整することで所望のパルス幅が得られるようにしてきた。
【０００７】
しかし、定電流源１２１はカレントミラー回路で構成されているため、該カレントミラー回路を構成するトランジスタのしきい値電圧Ｖｔｈ、トランジスタサイズ、移動度等はランダムなプロセスばらつきを有しており、基準電流源１１３と定電流源１２１での電流比がばらつくため、基準電流を精度よく調整することができたとしても、パルス信号Ｓｐｄのパルス幅のばらつきは依然として大きいままであるという問題があった。
【０００８】
本発明は、このような問題を解決するためになされたものであり、パルス幅制限回路における、基準電流が入力されたカレントミラー回路からなる定電流源の出力電流を測定し、該測定結果に応じて前記基準電流の調整を行うようにしてパルス幅制限回路から出力されるパルス信号のパルス幅のばらつきを低減させることができ、軽負荷時の効率のばらつきや出力電圧のリプルのばらつきを低減させることができるスイッチングレギュレータ及びそのパルス幅制限値調整方法を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係るスイッチングレギュレータは、入力された制御信号に応じてスイッチングを行い、入力端子に入力された入力電圧でインダクタを充電するスイッチング素子に対して、出力端子から出力された出力電圧が所定の定電圧になるように生成したＰＷＭパルス信号を使用してＰＷＭ制御を行うスイッチングレギュレータにおいて、
前記スイッチング素子がオンする時間が所定の最小値以上になるように前記ＰＷＭパルス信号のデューティサイクルを制限するパルス幅制限回路を備え、
該パルス幅制限回路は、
所定の基準電流を生成して出力する基準電流源と、
該基準電流から所定の定電流を生成して出力する定電流源と、
該定電流で充電が行われるコンデンサと、
前記ＰＷＭパルス信号の信号レベルに応じて、該コンデンサに前記定電流を供給する第１スイッチ回路と、
前記第１スイッチ回路が前記定電流の供給を停止すると、該コンデンサを所定の電圧に放電する第２スイッチ回路と、
前記コンデンサの電圧が所定値以上になったか否かの判定を行う判定回路部と、
前記ＰＷＭパルス信号が前記スイッチング素子をオンさせる信号レベルになってから、前記コンデンサの電圧の電圧が所定値以上になるまでの時間、該信号レベルを保持させてＰＷＭパルス信号のパルス幅制限を行う制限回路部と、
テスト時に、外部からのテスト信号に応じて前記定電流源からの定電流を前記所定の電圧に流れるように接続する第３スイッチ回路と、
を備えるものである。
【００１０】
具体的には、前記第３スイッチ回路は、外部からのテスト信号に応じて、前記第１スイッチ回路の電流出力端を前記所定の電圧に接続するようにした。
【００１１】
この場合、前記テスト時は、前記第１スイッチ回路が前記コンデンサに定電流の供給を行うように、前記ＰＷＭパルス信号が所定の信号レベルに固定されるようにした。
【００１２】
また、前記第３スイッチ回路は、外部からのテスト信号に応じて、前記定電流源の電流出力端を前記所定の電圧に接続するようにしてもよい。
【００１３】
この場合、前記テスト時は、前記第１スイッチ回路が前記コンデンサへの定電流の供給を停止するように、前記ＰＷＭパルス信号が所定の信号レベルに固定されるようにした。
【００１４】
また、この発明に係るスイッチングレギュレータのパルス幅制限値調整方法は、前記定電流源が、前記基準電流を入力電流とし、該基準電流に比例した前記定電流を生成して出力するカレントミラー回路で形成された、前記のようなスイッチングレギュレータにおけるパルス幅制限値調整方法において、
前記テスト時に、
前記第３スイッチ回路に対して、前記定電流源からの定電流の前記所定の電圧への接続を遮断させ、
前記定電流源に流れる電源電流の測定を行い、
前記第３スイッチ回路に対して、前記定電流源からの定電流を前記所定の電圧に流れるように接続させ、
前記定電流源に流れる電源電流の測定を行い、
前記測定した各電源電流値の差が所望の値になるように前記基準電流の電流値の調整を行うようにした。
【００１５】
また、この発明に係るスイッチングレギュレータは、入力された制御信号に応じてスイッチングを行い、入力端子に入力された入力電圧でインダクタを充電するスイッチング素子に対して、出力端子から出力された出力電圧が所定の定電圧になるように生成したＰＷＭパルス信号を使用してＰＷＭ制御を行うスイッチングレギュレータにおいて、
前記スイッチング素子がオンする時間が所定の最小値以上になるように前記ＰＷＭパルス信号のデューティサイクルを制限するパルス幅制限回路を備え、
該パルス幅制限回路は、
所定の基準電流を生成して出力する基準電流源と、
該基準電流から所定の定電流を生成して出力する定電流源と、
該定電流で充電が行われるコンデンサと、
前記ＰＷＭパルス信号の信号レベルに応じて、該コンデンサに前記定電流を供給する第１スイッチ回路と、
前記第１スイッチ回路が前記定電流の供給を停止すると、該コンデンサを所定の電圧に放電する第２スイッチ回路と、
前記コンデンサの電圧が所定値以上になったか否かの判定を行う判定回路部と、
前記ＰＷＭパルス信号が前記スイッチング素子をオンさせる信号レベルになってから、前記コンデンサの電圧の電圧が所定値以上になるまでの時間、該信号レベルを保持させてＰＷＭパルス信号のパルス幅制限を行う制限回路部と、
テスト時に、前記ＰＷＭパルス信号に関係なく外部からのテスト信号に応じて、前記定電流が前記所定の電圧に流れるように前記第１スイッチ回路及び第２スイッチ回路の動作制御を行うスイッチ制御回路部と、
を備えるものである。
【００１６】
また、この発明に係るスイッチングレギュレータのパルス幅制限値調整方法は、前記定電流源が、前記基準電流を入力電流とし、該基準電流に比例した前記定電流を生成して出力するカレントミラー回路で形成された、前記のようなスイッチングレギュレータにおけるパルス幅制限値調整方法において、
前記テスト時に、
前記第１スイッチ回路及び第２スイッチ回路に対して、前記定電流源からの定電流の前記所定の電圧への流れを遮断させ、
前記定電流源に流れる電源電流の測定を行い、
前記第１スイッチ回路及び第２スイッチ回路に対して、前記定電流源からの定電流を前記所定の電圧に流れるように動作させ、
前記定電流源に流れる電源電流の測定を行い、
前記測定した各電源電流値の差が所望の値になるように前記基準電流の電流値の調整を行うようにした。
【発明の効果】
【００１７】
本発明のスイッチングレギュレータ及びそのパルス幅制限値調整方法によれば、パルス幅制限回路を構成する定電流源が、基準電流が入力されたカレントミラー回路からなるような場合に、定電流源からの定電流が、所定の電圧に流れたときと該流れが遮断されたときの、該定電流源に流れる電源電流をそれぞれ測定し、該測定値の差が所望の値になるように基準電流の調整を行うようにしてパルス幅制限回路から出力されるパルス信号のパルス幅のばらつきを低減させることができ、軽負荷時の効率のばらつきや出力電圧のリプルのばらつきを低減させることができる。
【発明を実施するための最良の形態】
【００１８】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
図１において、スイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する同期整流型スイッチングレギュレータである。
スイッチングレギュレータ１は、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２とを備えている。
【００１９】
更に、スイッチングレギュレータ１は、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、誤差増幅回路３と、三角波発生回路４と、ＰＷＭコンパレータ５と、パルス幅制限回路６と、制御ロジック回路７と、逆流状態検出回路８とを備えている。なお、スイッチングレギュレータ１において、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及び／又は同期整流用トランジスタＭ２、インダクタＬ１並びにコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
【００２０】
入力端子ＩＮと接地電圧との間にはスイッチングトランジスタＭ１と同期整流用トランジスタＭ２が直列に接続され、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部をＬｘとする。接続部ＬＸと出力端子ＯＵＴとの間にはインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧との間には、抵抗Ｒ１及びＲ２が直列に接続されると共にコンデンサＣ１が接続され、抵抗Ｒ１とＲ２との接続部から、出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｆｂが出力される。また、基準電圧発生回路２は、所定の第１基準電圧Ｖｒｅｆ１を生成して出力し、誤差増幅回路３において、反転入力端には分圧電圧Ｖｆｂが、非反転入力端には第１基準電圧Ｖｒｅｆ１がそれぞれ入力されている。誤差増幅回路３は、入力された分圧電圧Ｖｆｂと第１基準電圧Ｖｒｅｆ１との電圧差を増幅して出力信号ＥＡｏを生成してＰＷＭコンパレータ５の反転入力端に出力する。
【００２１】
また、三角波発生回路４は、所定の三角波信号ＴＷを生成してＰＷＭコンパレータ５の非反転入力端に出力し、ＰＷＭコンパレータ５は、誤差増幅回路３の出力信号ＥＡｏを該三角波信号ＴＷを使用してＰＷＭ変調し、ＰＷＭ制御を行うためのＰＷＭパルス信号Ｓｐｗを生成してパルス幅制限回路６に出力する。ＰＷＭパルス信号Ｓｐｗは、パルス幅制限回路６でパルス幅が制限され、パルス信号Ｓｐｄとして制御ロジック回路７に出力される。
【００２２】
制御ロジック回路７は、入力されたパルス信号Ｓｐｄに応じて生成した制御信号ＰＨＳをスイッチングトランジスタＭ１のゲートに出力すると共に、入力されたパルス信号Ｓｐｄに応じて生成した制御信号ＮＬＳを同期整流用トランジスタＭ２のゲートに出力する。逆流状態検出回路８は、同期整流用トランジスタＭ２のドレインからソースに電流が流れる逆流が発生する兆候の検出を行い、該逆流発生の兆候を検出すると所定の信号を制御ロジック回路７に出力し、制御ロジック回路７は、パルス信号Ｓｐｄに関係なく同期整流用トランジスタＭ２をオフさせて遮断状態にさせ、逆流の発生を防止する。
【００２３】
このような構成において、接続部ＬＸの電圧が接地電圧未満であり、接続部ＬＸから接地電圧に電流が流れる逆流が発生する兆候がない場合は、逆流状態検出回路８は、逆流が発生する兆候がないことを示す信号を制御ロジック回路７に出力する。このような状態において、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが大きくなると、誤差増幅回路３の出力信号ＥＡｏの電圧が低下し、ＰＷＭコンパレータ５からのＰＷＭパルス信号Ｓｐｗのデューティサイクルは小さくなる。この結果、スイッチングトランジスタＭ１がオンする時間が短くなり、それに応じて同期整流用トランジスタＭ２がオンする時間が長くなって、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが低下するように制御される。
【００２４】
また、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが小さくなると、誤差増幅回路３の出力信号ＥＡｏの電圧が上昇し、ＰＷＭコンパレータ５からのＰＷＭパルス信号Ｓｐｗのデューティサイクルは大きくなる。この結果、スイッチングトランジスタＭ１がオンする時間が長くなり、それに応じて同期整流用トランジスタＭ２がオンする時間が短くなって、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが上昇するように制御される。このような動作を繰り返して、出力電圧Ｖｏｕｔを所定の電圧で一定になるように制御される。
【００２５】
ここで、パルス幅制限回路６は、スイッチングトランジスタＭ１がオンする時間が所定の最小値よりも長くなるようにＰＷＭパルス信号のデューティサイクルを制限して制御ロジック回路７に出力する。
図２は、図１のパルス幅制限回路６の回路例を示した図である。
図２において、パルス幅制限回路６は、所定の基準電流ｉ１を生成して出力する基準電流源１１と、該基準電流ｉ１から所定の定電流ｉ２を生成して出力する定電流源１２と、定電流源１２からの定電流ｉ２の供給を受けるインバータ１３と、ＲＳラッチ回路１４と、コンパレータ１５と、コンデンサＣ１１と、外部から入力されるテスト信号ＴＥＳＴに応じてスイッチングするテスト用のスイッチＳＷ１１で構成されている。また、定電流源１２は、ＰＭＯＳトランジスタＭ１１及びＭ１２で形成されたカレントミラー回路からなり、インバータ１３は、ＰＭＯＳトランジスタＭ１３及びＮＭＯＳトランジスタＭ１４からなる。なお、ＰＭＯＳトランジスタＭ１３は第１スイッチ回路を、ＮＭＯＳトランジスタＭ１４は第２スイッチ回路を、スイッチＳＷ１１は第３スイッチ回路をそれぞれなし、ＲＳラッチ回路１４は制限回路部を、コンパレータ１５は判定回路部をそれぞれなす。
【００２６】
ＰＭＯＳトランジスタＭ１１とＭ１２において、各ソースは入力電圧Ｖｉｎにそれぞれ接続され、各ゲートは接続されてＰＭＯＳトランジスタＭ１１のドレインに接続されている。定電流源１２の入力端をなすＰＭＯＳトランジスタＭ１１のドレインと接地電圧との間には基準電流源１１が接続されている。定電流源１２の出力端をなすＰＭＯＳトランジスタＭ１２のドレインと接地電圧との間には、ＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１４が直列に接続されている。ＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１４の接続部は、インバータ１３の出力端をなし、コンパレータ１５の非反転入力端に接続されている。また、ＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１４の各ゲートは接続され、該接続部は、インバータ１３の入力端をなし、ＲＳラッチ回路１４の反転出力端ＱＢに接続されている。
【００２７】
コンパレータ１５の反転入力端には、所定の第２基準電圧Ｖｒｅｆ２が入力されており、コンパレータ１５の出力端はＲＳラッチ回路１４のリセット入力端Ｒに接続されている。インバータ１３の出力端とコンパレータ１５の非反転入力端との接続部をＡとすると、接続部Ａと接地電圧との間には、スイッチＳＷ１１とコンデンサＣ１１が並列に接続されている。ＲＳラッチ回路１４のセット入力端Ｓは、パルス幅制限回路６の入力端をなしており、ＰＷＭパルス信号Ｓｐｗが入力されている。また、ＲＳラッチ回路１４の非反転出力端Ｑは、パルス幅制限回路６の出力端をなしており、パルス信号Ｓｐｄが出力される。
【００２８】
ＰＷＭパルス信号Ｓｐｗがハイレベルになると、ＲＳラッチ回路１４は、非反転出力端Ｑをハイレベルに、反転出力端ＱＢをローレベルにそれぞれ保持して、ハイレベルのパルス信号Ｓｐｄが出力され、スイッチングトランジスタＭ１がオンして導通状態になる。また、反転出力端ＱＢがローレベルになることにより、ＰＭＯＳトランジスタＭ１３がオンして導通状態になると共にＮＭＯＳトランジスタＭ１４がオフして遮断状態になり、コンデンサＣ１１が定電流源１２からの定電流ｉ２で充電される。このため、接続部Ａの電圧ＶＡは次第に上昇し、電圧ＶＡが第２基準電圧Ｖｒｅｆ２以上になると、コンパレータ１５の出力端はハイレベルになり、ＲＳラッチ回路１４をリセットする。
【００２９】
このとき、ＰＷＭパルス信号Ｓｐｗがハイレベルを保持しているとＲＳラッチ回路１４の非反転出力端Ｑはハイレベルであるが、リセット入力端Ｒがハイレベルになっていることから、非反転出力端Ｑの信号レベルはＰＷＭパルス信号Ｓｐｗに同期して変化し、ＰＷＭパルス信号Ｓｐｗがローレベルになると直ちに非反転入力端Ｑはローレベルになる。
また、ＰＷＭパルス信号Ｓｐｗがハイレベルになってから電圧ＶＡが第２基準電圧Ｖｒｅｆ２になるまでに、ＰＷＭパルス信号Ｓｐｗがローレベルになった場合、ＲＳラッチ回路１４のリセット入力端Ｒにはローレベルの信号が入力されているため、ＲＳラッチ回路１４の反転出力端ＱＢはハイレベルになり、コンパレータ１５は出力端をローレベルに保持する。この後、コンパレータ１５の出力端がローレベルからハイレベルに立ち上がり、ＲＳラッチ回路１４はリセット状態になる。
【００３０】
このとき、ＲＳラッチ回路１４から出力されたパルス信号Ｓｐｄのパルス幅は、ＰＷＭパルス信号Ｓｐｗのパルス幅よりも長くなり、パルス幅制限回路６は、ＰＷＭパルス信号Ｓｐｗの最小パルス幅を制限して出力することになる。
パルス信号Ｓｐｄのパルス幅は、長すぎると軽負荷時にリプル電圧が増大する原因になり、短すぎると効率が低下する原因になる。そこで、テスト時に、ＰＷＭパルス信号Ｓｐｗがハイレベルになるように誤差増幅回路３の反転入力端に電圧を入力してＲＳラッチ回路１４の反転出力端ＱＢからローレベルの信号が出力されるようにして、スイッチＳＷ１１をオン／オフさせて定電流ｉ２の測定を行う。例えば、抵抗Ｒ１とＲ２はＩＣに外付けされており、誤差増幅回路３の反転入力端には該ＩＣの端子を介して分圧電圧Ｖｆｂが入力されていることから、該ＩＣに抵抗Ｒ１とＲ２を接続していない状態で、該ＩＣの端子を介して誤差増幅回路３の反転入力端に所望の電圧を入力することができる。
【００３１】
具体的には、ＲＳラッチ回路１４の反転出力端ＱＢからローレベルの信号が出力されるようにした状態で、次のような測定動作を行う。まず、テスト信号ＴＥＳＴによってスイッチＳＷ１１をオフさせて遮断状態にし、このときの定電流源１２に流れる電源電流を測定して基準電流ｉ１の電流値の測定を行う。次に、テスト信号ＴＥＳＴによってスイッチＳＷ１１をオンさせて導通状態にし、このときの定電流源１２に流れる電源電流を測定して基準電流ｉ１と定電流ｉ２を加算した電流値の測定を行う。スイッチＳＷ１１をオンさせたときの電流測定値から、スイッチＳＷ１１をオフさせたときの電流測定値を減算した値が定電流ｉ２の測定値となり、該定電流ｉ２の測定値が所望の値になるように、トリミング等を行って基準電流ｉ１の電流値の調整を行う。
【００３２】
ここで、図２では、スイッチＳＷ１１を接続部Ａと接地電圧との間に接続するようにしたが、このようにすると、ＩＣ面積の縮小等のために、ＭＯＳトランジスタのゲート容量が無視できないくらいコンデンサＣ１１の容量を小さくした場合、接続部ＡにスイッチＳＷ１１を接続すると、該スイッチＳＷ１１が意図しない負荷容量になる可能性がある。このような場合は、図３で示すように、定電流源１２の出力端であるＰＭＯＳトランジスタＭ１２のドレインと接地電圧との間にスイッチＳＷ１１を接続すればよい。この場合、テスト時に、ＰＷＭパルス信号Ｓｐｗがローレベルになるように誤差増幅回路３の反転入力端に電圧が入力されるようにして、ＰＭＯＳトランジスタＭ１３がオフして遮断状態になるようにする。これ以外のテスト時の動作は、図２の場合と同様であるのでその説明を省略する。
【００３３】
このように、本第１の実施の形態におけるスイッチングレギュレータは、パルス幅制限回路６において、インバータ１３の出力端と接地電圧との間、又は定電流源１２の出力端と接地電圧との間に、外部から入力されるテスト信号ＴＥＳＴに応じてスイッチングするスイッチＳＷ１１を設け、テスト時に、スイッチＳＷ１１をオフさせたときの定電流源１２に流れる電源電流と、スイッチＳＷ１１をオフさせたときの定電流源１２に流れる電源電流を測定することにより、定電流ｉ２を正確に測定することができ、定電流ｉ２を正確に所望の値に設定することができるため、パルス信号Ｓｐｄのパルス幅のばらつきを低減させることができ、軽負荷時の効率のばらつきや出力電圧のリプルのばらつきを低減させることができる。
【００３４】
第２の実施の形態．
前記第１の実施の形態におけるスイッチＳＷ１１の代わりに、インバータ１３を構成するＮＭＯＳトランジスタＭ１４を使用するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
なお、本発明の第２の実施の形態におけるスイッチングレギュレータの構成例を示した図は、図１のパルス幅制限回路６の符号を６ａに変える以外は図１と同様であるので省略する。
図４は、本発明の第２の実施の形態におけるスイッチングレギュレータのパルス幅制限回路の回路例を示した図であり、図４では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
【００３５】
図４における図２との相違点は、図２のスイッチＳＷ１１をなくし、図２のインバータ１３の回路構成を変えたことにあり、これに伴って図２のインバータ１３をインバータ１３ａにし、図２のパルス幅制限回路６をパルス幅制限回路６ａにした。
図４において、パルス幅制限回路６ａは、基準電流源１１と、定電流源１２と、定電流源１２からの定電流ｉ２の供給を受けるインバータ１３ａと、ＲＳラッチ回路１４と、コンパレータ１５と、コンデンサＣ１１で構成されている。また、インバータ１３ａは、ＰＭＯＳトランジスタＭ１３、ＮＭＯＳトランジスタＭ１４、インバータ１７，ＡＮＤ回路１８及びＯＲ回路１９からなる。なお、インバータ１７，ＡＮＤ回路１８及びＯＲ回路１９はスイッチ制御回路部をなす。
【００３６】
ＡＮＤ回路１８の一方の入力端とＯＲ回路１９の一方の入力端は接続され、該接続部はＲＳラッチ回路１４の反転出力端ＱＢに接続されている。ＡＮＤ回路１８の他方の入力端には、外部からのテスト信号ＴＥＳＴがインバータ１７を介して入力されており、ＯＲ回路１９の他方の入力端にはテスト信号ＴＥＳＴが入力されている。ＡＮＤ回路１８の出力端はＰＭＯＳトランジスタＭ１３のゲートに接続され、ＯＲ回路１９の出力端はＮＭＯＳトランジスタＭ１４のゲートに接続されている。
【００３７】
このような構成において、通常動作時は、テスト信号ＴＥＳＴがローレベルになるため、ＲＳラッチ回路１４の反転出力端ＱＢから出力された信号が、ＡＮＤ回路１８を介してＰＭＯＳトランジスタＭ１３のゲートに入力されると共にＯＲ回路１９を介してＮＭＯＳトランジスタＭ１４のゲートに入力される。このため、通常動作時のパルス幅制限回路６ａの動作は図２の場合と同様である。
次に、テスト時に、ＰＷＭパルス信号Ｓｐｗがローレベルになるように誤差増幅回路３の反転入力端に電圧を入力してＲＳラッチ回路１４の反転出力端ＱＢからハイレベルの信号が出力されるようにして、テスト信号ＴＥＳＴの信号レベルを変えることにより定電流ｉ２の測定を行う。
【００３８】
具体的には、ＲＳラッチ回路１４の反転出力端ＱＢからハイレベルの信号が出力されるようにした状態で、次のような測定動作を行う。ＯＲ回路１９の一方の入力端にはハイレベルの信号が入力されることから、テスト信号ＴＥＳＴに関係なくＯＲ回路１９の出力端はハイレベルになり、ＮＭＯＳトランジスタＭ１４はオンして導通状態になっている。一方、ＡＮＤ回路１８は、テスト信号ＴＥＳＴがハイレベルになるとローレベルの信号を出力し、テスト信号ＴＥＳＴがローレベルになるとハイレベルの信号を出力する。
【００３９】
まず、テスト信号ＴＥＳＴによってＰＭＯＳトランジスタＭ１３をオフさせて遮断状態にし、このときの定電流源１２に流れる電源電流を測定して基準電流ｉ１の電流値の測定を行う。次に、テスト信号ＴＥＳＴによってＰＭＯＳトランジスタＭ１３をオンさせて導通状態にし、このときの定電流源１２に流れる電源電流を測定して基準電流ｉ１と定電流ｉ２を加算した電流値の測定を行う。ＰＭＯＳトランジスタＭ１３をオンさせたときの電流測定値から、ＰＭＯＳトランジスタＭ１３をオフさせたときの電流測定値を減算した値が定電流ｉ２の測定値となり、該定電流ｉ２の測定値が所望の値になるように、トリミング等を行って基準電流ｉ１の電流値の調整を行う。
【００４０】
このように、本第２の実施の形態におけるスイッチングレギュレータは、前記第１の実施の形態と同様の効果を得ることができると共に、例えば、図３の場合のように、定電流源１２とインバータ１３ａとの接続部にスイッチＳＷ１１を接続することによってインバータ１３ａのスタートアップタイムが変化してパルス幅の精度を悪化させることがないようにすることができ、ゲート数は増加するが、定電流源１２とインバータ１３ａとの接続部の容量成分を減らすことができるため、ＰＭＯＳトランジスタＭ１３がオンしてから定電流ｉ２が安定するまでに要する時間を短縮することができる。
【００４１】
なお、前記第１及び第２の各実施の形態では、同期整流方式の降圧型スイッチングレギュレータを例にして説明したが、本発明はこれに限定するものではなく、非同期整流方式の降圧型スイッチングレギュレータや、昇圧型のスイッチングレギュレータにも適用することができる。但し、非同期整流方式の場合、逆流状態検出回路８のような回路は不要になる。非同期整流方式の降圧型スイッチングレギュレータの場合、図１の同期整流用トランジスタＭ２を、アノードが接地電圧に、カソードが接続部ＬＸにそれぞれ接続されたダイオードに置き換えるようにすればよい。
【００４２】
また、同期整流方式の昇圧型スイッチングレギュレータの場合、入力電圧Ｖｉｎと接地電圧との間に、インダクタＬ１とＮＭＯＳトランジスタからなるスイッチングトランジスタＭ１が直列に接続され、インダクタＬ１とスイッチングトランジスタＭ１との接続部ＬＸと出力端子ＯＵＴとの間にＰＭＯＳトランジスタからなる同期整流用トランジスタＭ２が接続される。スイッチングトランジスタＭ１のゲートには制御信号ＮＬＳが入力され、同期整流用トランジスタＭ２のゲートには制御信号ＰＨＳが入力される。また、非同期整流方式の昇圧型スイッチングレギュレータの場合、同期整流用トランジスタＭ２を、アノードが接続部ＬＸに接続され、カソードが出力端子ＯＵＴに接続されたダイオードに置き換えるようにすればよい。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
【図２】図１のパルス幅制限回路６の回路例を示した図である。
【図３】図１のパルス幅制限回路６の他の回路例を示した図である。
【図４】本発明の第２の実施の形態におけるスイッチングレギュレータのパルス幅制限回路６ａの回路例を示した図である。
【図５】パルス幅制限機能を有する降圧型スイッチングレギュレータの従来例を示した図である。
【図６】図５のパルス幅制限回路１０５の回路例を示した図である。
【符号の説明】
【００４４】
１  スイッチングレギュレータ
２  基準電圧発生回路
３  誤差増幅回路
４  三角波発生回路
５  ＰＷＭコンパレータ
６，６ａ  パルス幅制限回路
７  制御ロジック回路
８  逆流検出回路
１１  基準電流源
１２  定電流源
１３，１３ａ  インバータ
１４  ＲＳラッチ回路
１５  コンパレータ
Ｍ１  スイッチングトランジスタ
Ｍ２  同期整流用トランジスタ
Ｌ１  インダクタ
Ｃ１，Ｃ１１  コンデンサ
Ｒ１，Ｒ２  抵抗
ＳＷ１１  スイッチ
【図１】
0004971086.tif 000002
【図２】
0004971086.tif 000003
【図３】
0004971086.tif 000004
【図４】
0004971086.tif 000005
【図５】
0004971086.tif 000006
【図６】
0004971086.tif 000007