(57)【特許請求の範囲】
【請求項１】
所定の電源電圧を送信信号に応じてスイッチング素子がスイッチングし、発振回路に設けられた可変容量コンデンサに与えることで、前記送信信号による可変容量コンデンサの容量変化によって周波数変調を行うようにしたＦＳＫ変調回路において、
ＰＷＭ信号を発生するＰＷＭ回路と、前記ＰＷＭ信号をＤＣ電圧に平滑化して前記電源電圧として前記スイッチング素子に与えるＬＰＦと、前記電源電圧での前記可変容量コンデンサによる周波数偏移幅が予め定める値になるように前記ＰＷＭ回路のパルス周期および幅を調整する調整手段とを備えて構成されるＤＣ電圧発生手段を含むことを特徴とするＦＳＫ変調回路。
【請求項２】
前記ＰＷＭ信号をＬＰＦ処理して得られるＤＣ電圧値と、その電圧値を実現する前記ＰＷＭ信号の周期およびパルス幅との関係を予め格納しているテーブルを有し、
前記調整手段は、前記周波数偏移幅が予め定める値になるＤＣ電圧値に対応した周期およびパルス幅を前記テーブルから読出し、前記ＰＷＭ回路に設定することを特徴とする請求項１記載のＦＳＫ変調回路。
【請求項３】
複数チャネルに対応するにあたって、それぞれのチャネルに対応した前記テーブルを備えることを特徴とする請求項２記載のＦＳＫ変調回路。
【請求項４】
前記調整手段は、対となる受信機の受信結果から、前記ＰＷＭ回路のパルス周期および幅を調整することを特徴とする請求項１または２記載のＦＳＫ変調回路。
【請求項５】
前記送信信号として１，０交番テスト信号を用い、前記調整手段は、対となる受信機に予め定められた受信信号値からのズレより調整絶対値を検出し、前記ＰＷＭ回路のパルス周期および幅を調整することを特徴とする請求項１〜３のいずれか１項に記載のＦＳＫ変調回路。
【請求項６】
前記対となる受信機からの調整値のフィードバックに応答して、前記調整手段は、前記ＰＷＭ回路のパルス周期および幅を調整することを特徴とする請求項４または５記載のＦＳＫ変調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＳＫ（Frequency Shift Keying）変調回路に関し、特にその周波数偏移幅の調整に関するものである。
【背景技術】
【０００２】
ワイヤレスで、呼出しなどのための簡単なデータを通信する機器や、特定小電力などの無線通信装置に用いられるＦＳＫ変調回路には、電波法で、占有周波数帯幅、隣接チャネル漏洩電力等が定められており、それを満たすためにＦＳＫの変調度が調整される。図６は典型的な従来技術のＦＳＫ変調回路１の電気的構成を示すブロック図である。このＦＳＫ変調回路１では、ＣＰＵ２などの出力ポートＴＸからの送信信号はトランジスタ３で増幅され、ベースバンドフィルタ（ＬＰＦ）４において高調波成分やノイズを除去する波形整形が行われた後、発振回路５に与えられる。そして、その発振回路５におけるＬＣ並列共振回路６内の可変容量コンデンサ７の容量変化によって変調をかけ、結合コンデンサ８を経て、出力回路９の出力端１０からアンテナへ出力される。前記ＬＣ並列共振回路６は、前記可変容量コンデンサ７と並列に、コンデンサ１１およびインダクタ１２を備えて構成される。前記出力回路９は、トランジスタ１３に、共振用のコンデンサ１４，１５を備えて構成される。
【０００３】
このように発振回路５の容量変化により変調をかける方式では、前述のように占有周波数帯幅や隣接チャネル漏洩電力などの無線規格を満たすように、前記トランジスタ３に与える電圧値を可変抵抗１６で調整することで、前記可変容量コンデンサ７に与える電圧を変化させている。すなわち、
ｆ＝１／２π√ＬＣ
のＣを変えることで周波数偏移を所定の幅内に抑えている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前記図６で示すような従来技術では、前記可変抵抗１６の機械的な調整が必要であり、画像認識で前記可変抵抗１６となる半固定抵抗器の位置を認識し、その半固定抵抗器に調整用のビットを差込んで回転させるという作業が行われている。したがって、時間がかかるとともに、或る程度の台数の調整を行うと、前記ビットの突出量等の調整装置自体の調整も必要になり、作業が非常に煩雑であるという問題がある。
【０００５】
本発明の目的は、簡易な構成で精度の良いＦＳＫ変調を行うことができるＦＳＫ変調回路を提供することである。
【課題を解決するための手段】
【０００６】
本発明のＦＳＫ変調回路は、所定の電源電圧を送信信号に応じてスイッチング素子がスイッチングし、発振回路に設けられた可変容量コンデンサに与えることで、前記送信信号による可変容量コンデンサの容量変化によって周波数変調を行うようにしたＦＳＫ変調回路において、ＰＷＭ信号を発生するＰＷＭ回路と、前記ＰＷＭ信号をＤＣ電圧に平滑化して前記電源電圧として前記スイッチング素子に与えるＬＰＦと、前記電源電圧での前記可変容量コンデンサによる周波数偏移幅が予め定める値になるように前記ＰＷＭ回路のパルス周期および幅を調整する調整手段とを備えて構成されるＤＣ電圧発生手段を含むことを特徴とする。
【０００７】
上記の構成によれば、ＦＳＫ変調における周波数偏移幅を決定するスイッチング素子の電源電圧を変化するにあたって、ＤＣ電圧発生手段を設け、それに設けられるＰＷＭ（Pulse Width Modulation）回路でＰＷＭ信号を発生し、そのＰＷＭ信号をＬＰＦ（Low Pass Filter）でＤＣ電圧に平滑化することで前記電源電圧を作成する。そして、外部または内部（自機）で送信信号の周波数偏移幅をモニタし、その結果、規格で予め定められた周波数偏移幅内に収まるような電源電圧となるように、調整手段が前記ＰＷＭ信号のパルス周期および幅を調整する。
【０００８】
したがって、出荷時などの調整では、前記パルスのＯＦＦタイミングの調整など、電気的な調整で、周波数偏移幅を調整することができる。これによって、機械的な調整のような作業の煩雑さが無くなるとともに、経年劣化などに対する信頼性の向上が可能となる。また、ＰＷＭ回路とＬＰＦというような簡易な構成で、精度の良いＦＳＫ変調を行うことができる。
【０００９】
また、本発明のＦＳＫ変調回路では、前記ＰＷＭ信号をＬＰＦ処理して得られるＤＣ電圧値と、その電圧値を実現する前記ＰＷＭ信号の周期およびパルス幅との関係を予め格納しているテーブルを有し、前記調整手段は、前記周波数偏移幅が予め定める値になるＤＣ電圧値に対応した周期およびパルス幅を前記テーブルから読出し、前記ＰＷＭ回路に設定することを特徴とする。
【００１０】
上記の構成によれば、前記調整手段は、たとえばＣＰＵのＲＯＭに予め各ＤＣ電圧値に対応した周期およびパルス幅のテーブルを書込んでおき、前記調整手段が所望のＤＣ電圧値に対応した周期およびパルス幅を前記テーブルから読出し、前記ＰＷＭ回路に設定するだけで、前記周波数偏移幅が規格で予め定められた幅内に収まるように設定することができる。
【００１１】
したがって、前記周期およびパルス幅を決定するにあたって、複雑な演算を不要にすることができる。
【００１２】
さらにまた、本発明のＦＳＫ変調回路は、複数チャネルに対応するにあたって、それぞれのチャネルに対応した前記テーブルを備えることを特徴とする。
【００１３】
上記の構成によれば、複数チャネルに対応するにあたって、たとえば予めそれぞれのチャネルに対応したテーブルをＥＥＰＲＯＭなどの外部記憶装置に保持しておき、チャネルの変更指示をＣＰＵが検知すると、該ＣＰＵのＲＯＭ内のテーブルに、対応するチャネルのテーブルを読出し、該テーブルを変更することでチャネル変更に対応する。
【００１４】
したがって、前記チャネル変更に容易に対応することができる。
【００１５】
また、本発明のＦＳＫ変調回路では、前記調整手段は、対となる受信機の受信結果から、前記ＰＷＭ回路のパルス周期および幅を調整することを特徴とする。
【００１６】
上記の構成によれば、工程での調整時に測定器を用いるのではなく、対となる受信機を用い、その受信信号のズレから調整方向および量を検出し、前記周波数偏移幅が予め定める値になるように前記ＰＷＭ回路のパルス周期および幅を調整する。
【００１７】
したがって、対となる受信機の周波数弁別器のバラツキも同時にキャリブレーションすることが可能となる。
【００１８】
さらにまた、本発明のＦＳＫ変調回路では、前記送信信号として１，０交番テスト信号を用い、前記調整手段は、対となる受信機に予め定められた受信信号値からのズレより調整絶対値を検出し、前記ＰＷＭ回路のパルス周期および幅を調整することを特徴とする。
【００１９】
上記の構成によれば、前記送信信号として１，０交番テスト信号を用い、前記対となる受信機の周波数弁別器の電圧出力の絶対値を測定することで、前記周波数偏移幅の調整が必要な場合、そのおおよその値を知ることができる。
【００２０】
したがって、調整を１度から数度の少ない回数で終えることができる。
【００２１】
また、本発明のＦＳＫ変調回路では、前記対となる受信機からの調整値のフィードバックに応答して、前記調整手段は、前記ＰＷＭ回路のパルス周期および幅を調整することを特徴とする。
【００２２】
上記の構成によれば、前記対となる受信機からの通信が可能な場合、その通信によって、受信機側から調整方向や調整値をフィードバックすることで、前記ＰＷＭ回路のパルス周期および幅を調整する。なお、調整の為に特に通信をしてもよいし、普段の通信フォーマットに、前記調整方向や調整値のデータを付加してもよい。
【００２３】
したがって、簡易な構成で、計測器も必要とせず、またフィールドでリアルタイムでのキャリブレーションも可能となる。
【発明の効果】
【００２４】
本発明のＦＳＫ変調回路は、以上のように、所定の電源電圧を送信信号に応じてスイッチング素子がスイッチングし、発振回路に設けられた可変容量コンデンサに与えることで、前記送信信号による可変容量コンデンサの容量変化によって周波数変調を行うようにしたＦＳＫ変調回路において、その周波数偏移幅を決定するスイッチング素子の電源電圧を変化するにあたって、ＤＣ電圧発生手段を設け、それに設けられるＰＷＭ回路でＰＷＭ信号を発生し、そのＰＷＭ信号をＬＰＦでＤＣ電圧に平滑化することで前記電源電圧を作成するようにし、外部または内部（自機）で送信信号の周波数偏移幅をモニタし、その結果、規格で予め定められた周波数偏移幅内に収まるような電源電圧となるように、調整手段が前記ＰＷＭ信号のパルス周期および幅を調整する。
【００２５】
それゆえ、出荷時などの調整では、前記パルスのＯＦＦタイミングの調整など、電気的な調整で、周波数偏移幅を調整することができる。これによって、機械的な調整のような作業の煩雑さが無くなるとともに、経年劣化などに対する信頼性の向上が可能となる。また、ＰＷＭ回路とＬＰＦというような簡易な構成で、精度の良いＦＳＫ変調を行うことができる。
【００２６】
また、本発明のＦＳＫ変調回路は、以上のように、前記ＰＷＭ信号をＬＰＦ処理して得られるＤＣ電圧値と、その電圧値を実現する前記ＰＷＭ信号の周期およびパルス幅との関係を予め格納しているテーブルを有し、前記調整手段が、前記周波数偏移幅が予め定める値になるＤＣ電圧値に対応した周期およびパルス幅を前記テーブルから読出し、前記ＰＷＭ回路に設定するだけで、前記周波数偏移幅が規格で予め定められた幅内に収まるようにする。
【００２７】
それゆえ、前記周期およびパルス幅を決定するにあたって、複雑な演算を不要にすることができる。
【００２８】
さらにまた、本発明のＦＳＫ変調回路は、以上のように、複数チャネルに対応するにあたって、それぞれのチャネルに対応した前記テーブルを備え、チャネルの変更指示があると、使用するテーブルを変更する。
【００２９】
それゆえ、前記チャネル変更に容易に対応することができる。
【００３０】
また、本発明のＦＳＫ変調回路は、以上のように、工程での調整時に測定器を用いるのではなく、対となる受信機を用い、その受信信号のズレから調整方向および量を検出し、前記周波数偏移幅が予め定める値になるように前記ＰＷＭ回路のパルス周期および幅を調整する。
【００３１】
それゆえ、対となる受信機の周波数弁別器のバラツキも同時にキャリブレーションすることが可能となる。
【００３２】
さらにまた、本発明のＦＳＫ変調回路は、以上のように、前記送信信号として１，０交番テスト信号を用い、対となる受信機に予め定められた受信信号値からのズレより調整絶対値を検出し、前記ＰＷＭ回路のパルス周期および幅を調整する。
【００３３】
それゆえ、前記対となる受信機の周波数弁別器の電圧出力の絶対値を測定することで、前記周波数偏移幅の調整が必要な場合、そのおおよその値を知ることができ、調整を１度から数度の少ない回数で終えることができる。
【００３４】
また、本発明のＦＳＫ変調回路は、以上のように、前記対となる受信機からの通信が可能な場合、その通信によって、受信機側から調整方向や調整値をフィードバックすることで、前記ＰＷＭ回路のパルス周期および幅を調整する。
【００３５】
それゆえ、簡易な構成で、計測器も必要とせず、またフィールドでリアルタイムでのキャリブレーションも可能となる。
【発明を実施するための最良の形態】
【００３６】
［実施の形態１］
図１は、本発明の実施の第１の形態に係るＦＳＫ変調回路２１の電気的構成を示すブロック図である。このＦＳＫ変調回路２１において、前述のＦＳＫ変調回路１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。このＦＳＫ変調回路２１では、所定の電源電圧を送信信号に応じてスイッチングするスイッチング素子である増幅用のトランジスタ３、波形整形用のＬＰＦ４、および容量変化によって周波数変調を行う可変容量コンデンサ７をＬＣ並列共振回路６内に備える発振回路５は、前記ＦＳＫ変調回路１と同一である。
【００３７】
注目すべきは、このＦＳＫ変調回路２１では、ＣＰＵ２２のＰＷＭポートＰＷＭを使用して、ＰＷＭ信号を出力し、そのＬＰＦ２３によるＤＣ平滑化出力を前記トランジスタ３の電源電圧とすることである。したがって、前記トランジスタ３の電源側は、固定抵抗２４である。ＣＰＵ２２は、その出力ポートＴＸから前記トランジスタ３へ送信信号を出力する。前記電源電圧を低くするときにはＰＷＭ信号のパルス幅が短く、すなわち低デューティとされ、高くするときにはパルス幅が長く、すなわち高デューティとされる。
【００３８】
図２は、前記ＦＳＫ変調回路２１の出荷調整時における調整方法を説明するための図である。前記出力端１０にはアンテナ２５が接続される。ＦＳＫ変調回路２１は、ＣＰＵ２２に内蔵されているＲＯＭ２６に格納されているパルス周期およびパルス幅で前記ＰＷＭポートＰＷＭからＰＷＭ信号を出力する。それをＬＰＦ２３でＤＣに平滑化した出力を電源電圧として、トランジスタ３が、前記ＣＰＵ２２の出力ポートＴＸからの送信信号に応答してスイッチングし、前記可変容量コンデンサ７の容量を変化させることで周波数変調されてＦＳＫ信号が作成され、アンテナ２５から送信される。
【００３９】
スペクトルアナライザなどから成る図示しない計測器では、そのＦＳＫ信号を受信し、周波数偏移幅が規格から外れている場合には、作業者は、その規格内の値になるように、前記ＰＷＭ信号のパルス周期および幅の調整値を求め、パーソナルコンピュータ２７から前記ＣＰＵ２２内のＲＯＭ２６に記憶されている値を書替える。同様の作業を繰返し、前記周波数偏移幅が規格内となると、前記ＲＯＭ２６の値を、外部に設けられた不揮発性のＥＥＰＲＯＭ２８に格納し、調整作業を終了する。ＣＰＵ２２は、電源投入されると、前記ＥＥＰＲＯＭ２８の内容をＲＯＭ２６にコピーし、前記トランジスタ３の電源電圧を調整する。したがって、ＰＷＭ回路であるＣＰＵ２２と、ＬＰＦ２３とは、ＤＣ電圧発生手段を構成し、ＣＰＵ２２およびパーソナルコンピュータ２７は調整手段を構成する。
【００４０】
このように構成することで、ＦＳＫ変調における周波数偏移幅を決定するトランジスタ３の電源電圧を、前記ＰＷＭ信号におけるパルスのＯＦＦタイミングの調整など、電気的な調整で、調整することができる。これによって、機械的な調整のような作業の煩雑さが無くなるとともに、経年劣化などに対する信頼性の向上が可能となる。また、ＣＰＵ２２に搭載されているＰＷＭポートＰＷＭとＬＰＦ２３というような簡易な構成で、精度の良いＦＳＫ変調を行うことができる。
【００４１】
［実施の形態２］
図３は、本発明の実施の第２の形態に係るＦＳＫ変調回路におけるＲＯＭの格納内容を示すである。本実施の形態には、前述の図１で示すＦＳＫ変調回路２１の構成を用いることができ、注目すべきは、本実施の形態では、前記ＥＥＰＲＯＭ２８の格納内容が、この図３で示すようになっていることである。すなわち、前記ＥＥＰＲＯＭ２８には、ＰＷＭ信号をＬＰＦ処理して得られるＤＣ電圧値と、その電圧値を実現する前記ＰＷＭ信号の周期およびパルス幅との関係を示すテーブルが予め格納されており、パーソナルコンピュータ２７からＣＰＵ２６には、測定された周波数偏移幅に応じて、電源電圧としてトランジスタ３に与えるＤＣ電圧値が入力される。ＣＰＵ２６は、その電圧値に対応した周期およびパルス幅を前記ＥＥＰＲＯＭ２８のテーブルから読出し、前記ＲＯＭ２６に設定する。
【００４２】
したがって、前記周期およびパルス幅を決定するにあたって、複雑な演算を行うことなく、前記周波数偏移幅を規格で予め定められた幅内に収まるように設定することができる。
【００４３】
また、前記テーブルが、使用される複数のチャネル毎に予め格納されており、実使用時には、ディップスイッチなどによるチャネルの変更指示をＣＰＵ３２が検知すると、ＥＥＰＲＯＭ３８から使用するチャネルに対応したテーブルを選択し、その内容をＲＯＭ３６にコピーするようにしてもよい。このように構成することで、複雑な演算を不要とすることに加え、前記チャネル変更に容易に対応することができる。
【００４４】
［実施の形態３］
図４は、本発明の実施の第３の形態に係るＦＳＫ変調回路の調整方法を説明するためのＦＳＫ受信機のブロック図である。本実施の形態にも、前述の図１で示すＦＳＫ変調回路２１を用いることができる。注目すべきは、本実施の形態では、工程での調整時に前述のスペクトルアナライザのような測定器を用いるのではなく、対となる受信機を用い、その受信信号のズレから調整方向および量を検出し、前記パーソナルコンピュータ２７が前記ＣＰＵ３１のＰＷＭポートＰＷＭからのＰＷＭ信号のパルス周期および幅を調整することである。
【００４５】
具体的には、ＦＳＫの受信機は、簡単には、図４で示すように、アンテナ４１からの受信信号と局部発振回路４２からの信号とを混合器４３で混合し、得られた差分の信号を周波数弁別器４４で弁別することで、１，０の信号の周波数の違いを、電圧の違いとして出力する。そこで、その周波数弁別器４４の電圧出力を測定し、送信側に１，０が均等な前記１，０交番信号を印加した結果、電圧が、高い側に偏っている場合、電源電圧が高い側に偏っているということであるので、前記電源電圧を下げるようにデューティを低くし、低い側に偏っている場合、電源電圧が低い側に偏っているということであるので、電源電圧を上げるようにデューティを高くする。
【００４６】
このように構成することで、対となる受信機の周波数弁別器４４のバラツキも同時にキャリブレーションすることが可能となる。
【００４７】
また、送信信号として前記１，０交番テスト信号を用いると、対となる受信機では、予め定められた受信信号値からのズレより調整絶対値を検出することができ、前記パーソナルコンピュータ２７は、その調整絶対値から、前記ＰＷＭ信号のパルス周期および幅を調整する。具体的には、前記１，０交番テスト信号を用い、前記周波数弁別器４４の電圧出力の絶対値を測定すると、調整が必要な場合は、その調整方向および調整値のおおよその値を知ることができる。これは、測定された電圧の絶対値を、図５に示す周波数弁別器４４の特性カーブに照らし合わせることで周波数に読替えすることができ、基準値よりどのくらい周波数がズレているのかを知ることが可能であるからである。また、その周波数ズレ幅は、送信側の発振回路５の電圧感度（ＭＨｚ／ＶやｋＨｚ／Ｖ）に当てはめて、再度電圧値ではどのくらいに相当するのかというように変換可能であるからである。
【００４８】
このようにして、どの方向にどのくらいズレているのかを知ることができ、たとえば図３に示すようなテーブルに当てはめて、前記調整値を知ることができる。これによって、調整を１度から数度の少ない回数で終えることができる。
【００４９】
さらにまた、前記対となる受信機からの通信が可能な場合、その通信によって調整値をフィードバックし、調整手段として、ＣＰＵ２２が調整を行うようにして、前記ＰＷＭポートＰＷＭからのＰＷＭ信号のパルス周期および幅を調整することで、簡易な構成で、計測器も必要とせず、またフィールドでリアルタイムでのキャリブレーションも可能となる。その場合、調整の為に特に通信をしてもよいし、普段の通信フォーマットに、前記調整方向や調整値のデータを付加してもよい。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の第１の形態に係るＦＳＫ変調回路の電気的構成を示すブロック図である。
【図２】前記ＦＳＫ変調回路の出荷調整時における調整方法を説明するための図である。
【図３】本発明の実施の第２の形態に係るＦＳＫ変調回路におけるＲＯＭの格納内容を示す図である。
【図４】ＦＳＫ受信機の簡略化した構成例を示すブロック図である。
【図５】ＦＳＫ受信機の周波数弁別器の特性カーブを示すグラフである。
【図６】典型的な従来技術のＦＳＫ変調回路の電気的構成を示すブロック図である。
【符号の説明】
【００５１】
３    トランジスタ
４    ベースバンドフィルタ（ＬＰＦ）
５    発振回路
６    ＬＣ並列共振回路
７    可変容量コンデンサ
９    出力回路
２１    ＦＳＫ変調回路
２２    ＣＰＵ
２３    ＬＰＦ
２４    固定抵抗
２５，４１    アンテナ
２６    ＲＯＭ
２７    パーソナルコンピュータ
２８    ＥＥＰＲＯＭ
４２    局部発振回路
４３    混合器
４４    周波数弁別器
【図１】
0005042773.tif 000002
【図２】
0005042773.tif 000003
【図３】
0005042773.tif 000004
【図４】
0005042773.tif 000005
【図５】
0005042773.tif 000006
【図６】
0005042773.tif 000007