(57)【特許請求の範囲】
【請求項１】
基板上のマイクロ構造あるいはナノ構造の製造方法であって、
−結晶材料から成る第一のウェーハ（１）の一方の表面（３）を結晶材料から成る第二のウェーハ（２）の一方の表面（４）に接触して配置することによって前記第一のウェーハを前記第二のウェーハに結合する段階であって、前記第一のウェーハの結晶材料、前記第二のウェーハの結晶材料、及び、前記表面を配置することが、前記表面に存在する結晶格子が、前記結合された２つのウェーハによって形成されるユニットの結晶層であって前記結合された２つのウェーハの間の界面に配置される結晶層内に結晶欠陥格子及び／又は歪み格子の形成を可能にするように少なくとも一つの不整合パラメーターを提供するように、かつ、少なくとも一つの前記格子がマイクロ構造あるいはナノ構造を形成するようにする段階と、
−前記の２つのウェーハのうちの一方を薄板化して、他方のウェーハによって形成された基板（１０）上の結晶欠陥格子及び／又は歪み格子を露出する段階と、
−前記結晶欠陥格子及び／又は歪み格子を表面処理する段階であって、前記表面処理が、前記結晶層に対して結晶欠陥格子及び／又は歪み格子の物理的／電子的又は光電子的振る舞いにおける差を強調するものである段階と、
を備えていることを特徴とするマイクロ構造あるいはナノ構造の製造方法。
【請求項２】
前記不整合パラメーターが、前記基板に存在する結晶格子における所定の回転シフト（β）によって決められることを特徴とする請求項１に記載のマイクロ構造あるいはナノ構造の製造方法。
【請求項３】
前記不整合パラメーターが、前記ウェーハの接触面の結晶材料間での結晶格子定数の差によって決められることを特徴とする請求項１に記載のマイクロ構造あるいはナノ構造の製造方法。
【請求項４】
前記不整合パラメーターが、少なくとも一方のウェーハの表面に対応する通常の結晶面方向に対してシフトするような所定の角度（α）によって決められることを特徴とする請求項１に記載のマイクロ構造あるいはナノ構造の製造方法。
【請求項５】
前記接触が疎水性タイプのものであることを特徴とする請求項１から請求項４のいずれか一項に記載のマイクロ構造あるいはナノ構造の製造方法。
【請求項６】
前記接触の段階の間に、前記第一のウェーハ及び前記第二のウェーハが熱処理を受けることを特徴とする請求項１から請求項５のいずれか一項に記載のマイクロ構造あるいはナノ構造の製造方法。
【請求項７】
さらに、結晶欠陥格子及び／又は歪み格子の形成を完成することを目的とした少なくとも一つの熱処理段階を含むことを特徴とする請求項１から請求項６のいずれか一項に記載のマイクロ構造あるいはナノ構造の製造方法。
【請求項８】
前記薄板化段階は、研削、機械的研磨あるいは化学的研磨の中から選択した方法によって実施することを特徴とする請求項１から請求項７のいずれか一項に記載のマイクロ構造あるいはナノ構造の製造方法。
【請求項９】
前記薄板化段階は、前記接触段階前に、所望の薄膜化段階に対応する所定の深さにおいてその接触表面を介して後続の熱処理段階中に劈開平面を生成することができるマイクロキャビティの層を生成するためのイオン注入段階にさらされる前記ウェーハの一方の劈開によって行われることを特徴とする請求項１から請求項７のいずれか一項に記載のマイクロ構造あるいはナノ構造の製造方法。
【請求項１０】
前記イオン注入は水素イオンによって行われることを特徴とする請求項９に記載のマイクロ構造あるいはナノ構造の製造方法。
【請求項１１】
劈開平面を生成する前記後続の熱処理段階は、結晶欠陥格子及び／又は歪み格子の形成を完成するための熱処理段階と同時に行われることを特徴とする請求項９あるいは請求項１０のいずれか一項に記載のマイクロ構造あるいはナノ構造の製造方法。
【請求項１２】
請求項１から請求項１１のいずれか一項に記載の製造方法によって、接触面（３，４）が半導体材料であるウェーハ（１，２）から得られることを特徴とする、基板上のマイクロ構造あるいはナノ構造。
【請求項１３】
前記接触面がＳｉＣから成ることを特徴とする請求項１２に記載の基板上のマイクロ構造あるいはナノ構造。
【請求項１４】
前記接触面の少なくとも一つの面が、ＧａＡｓあるいはＧａＡｌＡｓから成ることを特徴とする請求項１２に記載の基板上のマイクロ構造あるいはナノ構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上のマイクロ構造あるいはナノ構造の製造に関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】
より小さいサイズに縮小しマイクロ構造及びナノ構造は、基板の表面上に形成された微小ボリュームの格子の形をしている。微小ボリュームによって、例えば、好ましくは１ミクロンより小さいサイズの平行六面体形状のボリュームを意味している。
【０００３】
一般には、半導体材料、特にシリコン、AsGa、III-V化合物、及びSiCで形成されたマイクロ構造に関心が集まっている。しかしながら、金属のような導体、及びSiO2のような誘電体材料にも関心が集まっている。
【０００４】
これらのマイクロ構造あるいはナノ構造は、電子素子、光学素子、あるいは光電子素子を対象にしたものである。特に、これらの構造を用いて、量子ドット、あるいは単電子素子と呼ばれる電子素子、あるいは、クーロン閉塞電子素子、あるいは発光素子のネットワークを製造することも可能である。
【０００５】
マイクロ構造を製造することを望むならば、技術は、今日マイクロ電子工学の領域における従来型のものを用いることが可能である。特に、乾式エッチングあるいは湿式エッチングを併せたリソグラフィ、イオン注入、蒸着、あるいは熱処理の原理を用いる。例えば、単結晶シリコンから成る平行六面体形状の複数のマイクロボリューム（microvolumes）（各ボリュームが側面長さ１μｍで厚さ０．２μｍを有し、ボリュームは０．５μｍの距離で離間している）スクウェアネットワーク（square network）を形成することが望むならば、０．２μｍの膜厚の単結晶シリコン層を有するＳＯＩ(Silicon-on-Insulator)を有することが可能である。感光性樹脂層がウェーハシリコン層に適用され、その感光性樹脂層は、マイクロボリューム間の間隔を表す０．５μｍ幅の行及び列のマトリックスを用いてその樹脂をパターン化するために電子ビームパターン発生器を用いて分離される。露出部を現像するため、樹脂現像は行列マトリックスに対応するシリコン層を被覆しない。次に、ウェーハに、樹脂に関係するシリコンの選択的除去のためのプラズマエッチングを施す。にエッチング操作は、下位のシリコン層に達したら完了である。樹脂を除去した後、１μｍ×１μｍ×０．２μｍのサイズでかつ０．５μｍ間隔を有するマイクロボリュームのネットワークが得られる。必要なら、マイクロボリューム間のスペースを、熱酸化処理あるいはＣＶＤ型の蒸着処理のいずれかを用いて、ＳｉＯ２のような誘電体層で充填する。
【０００６】
マイクロボリュームのネットワークも、以下の論文によって開示されてようなリソグラフィによって形成してもよい：その論文は、S.H.ZAIDIらによる“Scalable Fabrication and Optical Characterization of nm Si Structures”（Mat.Res.Soc.Symp.Proc.Vol.358, 957-968頁,Material Research Society）である。
【０００７】
これらの技術を用いると、1μｍのオーダーあるいは10分の数μｍのオーダーのサイズのマイクロ構造を形成することが可能である。リソグラフィにおいて最高の分解能を得るために、電子ビームパターン発生器、あるいは248nmあるいは193nmの波長で使用するフォトリピーター（Photo Repeater）を使用する。
【０００８】
経済的に許容される方法でかつ大きな表面上において、所定の配列プランでマイクロ構造を得ることを所望ならば、非常に小さいサイズ（例えば、10分の数nm）のマイクロボリュームを使ってマイクロ構造を形成する方法は知られていない。
【０００９】
しかしながら、例えば、前記マトリックスにおける最初の材料の原子を挿入するイオン注入を用いて、第二の材料から成るマトリックス内に第一の材料から成るマイクロボリュームを形成すること（ここで、それらの原子がマトリックス内に集まって凝結するような濃度とし、かつ熱処理を行う）が可能であることに注目するべきである。この方法においては、10nmオーダーのSiO2マトリックスにおいて凝結したシリコンを得ることは可能である。前記技術は、例えば、T.KOMADAらによる“Control of and Mechanizm for Room Temperature Visible Light Emission from Silicon Nanostructure in SiO2, formed by Si+ Ion Implantation”（Mat.Res.Soc.Symp.Proc.Vol.358, 163-168頁,1995,Material Research Society）に記載されている。しかしながら、得られた凝結物はマトリックスにランダムに分散している。
【００１０】
同様に、表面上で堆積を行うことによって（例えば、蒸発によって）、表面上にランダムに分散した凝縮の核を得ることは可能である。PING LI及びK.SATTLERによる論文“Generation and Structural Analysis of Silicon Nanoparticles”（Mat.Res.Soc.Symp.Proc.Vol.358, 123-126頁,1995,Material Research Society）では、シリコンあるいはグラファイト表面上へのシリコンの蒸着について開示している。
【００１１】
これらのマイクロ構造の応用は多数あり、各構造の特定の特性に依存する。これらの特性は、これらの材料におけるキャリアーの電子状態におけるサイズ効果、表面及び界面効果、及び粒界層の存在あるいは不在に関わるものである。特別な応用は、特に、光発生しない固体結晶状態でのシリコンのような材料からの光エミッターの製造である。別な応用は、マイクロボリュームの構造における電子導体の量子閉じ込め、あるいはクーロン閉塞効果を基礎にした電子素子の製造である。この応用については、D.W.Boeringer及びによる論文“Modelling the Multiplicity of Conductance Structures in Clusters of Silicon Quantum Dots”（Mat.Res.Soc.Symp.Proc.Vol.358, 569-574頁,1995,Material Research Society）に記載されている。
【００１２】
【課題を解決するための手段】
本発明は、経済的な方法でかつ大きな表面上に、現在製造可能なマイクロボリュームよりはるかに小さいサイズ、例えば１０分の数ｎｍのマイクロボリュームを収容することができるマイクロ構造を製造することを可能にするために設計したものである。さらに、これらのマイクロ構造は、ランダムに分散するのではなく、所定のプランに従って配置する。
【００１３】
本発明は、半導体、導体、あるいは誘電体のいずれかの結晶材料に適用可能なマイクロ構造あるいはナノ構造を形成する方法を提唱する。
【００１４】
従って、本発明の主な内容は、基板上のマイクロ構造あるいはナノ構造の製造方法であって、
−結晶材料から成る第一のウェーハ（１）の一方の表面（３）を結晶材料から成る第二のウェーハ（２）の一方の表面（４）に接触して配置することによって結合する段階であって、その配置は、前記表面に存在する結晶格子が、前記の２つのウェーハの界面の一方の側を拡張する、結晶ゾーン（８）内の結晶欠陥格子及び／又は歪み格子の形成を可能にするように少なくとも一つの不整合パラメーターを提供するように、かつ、少なくとも一つの前記格子がマイクロ構造あるいはナノ構造を画定するようにする段階と、
−前記の２つのウェーハのうちの一方を薄板化して、他方のウェーハによって形成された基板（１０）上の格子欠陥及び／又は格子歪みを露出する段階と、
を備えていることを特徴とするマイクロ構造あるいはナノ構造の製造方法を提供することである。
【００１５】
不整合パラメーターは、前記表面の結晶格子における回転シフトの所定の角度から決めてもよい。得られる欠陥の格子、いわゆる“ねじれ(twist)”格子は、らせん転位の格子である。
【００１６】
不整合パラメーターは、接触されたウェーハの表面の結晶材料の間の結晶単位胞パラメーターにおける差から決めてもよい。得られる格子変形は“ミスフィット（misfit）”である。
【００１７】
不整合パラメーターは、少なくともウェーハのひとつの面が、この面に対応する方向の通常の結晶面に関連してシフトしている、所定の角度から決めてもよい。通常の結晶面に関連する、方向が決められない結晶面（一つだけあるいは両方）は、微傾斜と呼ばれる。このとき、格子変形は“ミスカット”と呼ばれる。
【００１８】
不整合パラメーターの全組み合わせは、例えば、シフトした回転を有する２つの異なる材料を結合することによって可能になる。それから、複数の格子が形成される。
【００１９】
接触は疎水性タイプのもの、すなわち、前記ウェーハの表面に直接結合することによるものであることが好ましい。しかし、親水性タイプのもの、すなわち、例えば、一方のウェーハの片面上、あるいは両ウェーハの面上に形成された酸化層のような中間層を含むものでもよい。
【００２０】
方法も、接触が格子欠陥及び／又は格子歪みの形成に対して不十分ならば、その形成を完全にするためか、言い換えると、その形成を完了するための熱処理段階を少なくとも一つ含んでいるが好都合である。また、この処理は接触ウェーハの表面の原子間結合の強化を促進するものである。この熱処理は、薄板化段階の前、あるいはその後に実施する。
【００２１】
薄板化段階は、研削、機械的研磨あるいは化学的研磨の方法から選択することによって実施してもよい。
【００２２】
薄板化段階は、続く熱処理段階の間の劈開平面を生成することが可能なマイクロキャビティを作るために、接触段階の前に、接触表面を介して所望の薄板化に対応する所定の深さにイオン注入を行う段階を実施する必要があるウェーハの一方を劈開することによって行われる。薄板化段階がこのように実施されるならば、少なくとも一つの熱処理段階は、格子欠陥及び／又は格子歪みの形成を同時に完成あるいは完了すること、接触ウェーハの表面間の原子間結合を強化すること、及び劈開面を生成することを可能にするように設計されている。
【００２３】
薄板化段階の後のマイクロ構造あるいはナノ構造の使用に依存して、段階は、結晶ゾーンに関連した格子欠陥及び／又は格子歪みの選択的な処理を含むように設計されている。これは、特に、前記結晶ゾーンに関係した前記結晶欠陥の物理的／電子的あるいは光電子的振る舞いにおける差を強調すること、あるいはもっと一般的に、結晶ゾーン内あるいは結晶ゾーン上のマイクロボリュームあるいはナノボリュームの境界を定めることにつながる。この選択処理段階は、前記結晶ゾーンが互いに電気的に接続する結晶コンタクトパッドを形成するように、格子欠陥及び／又は格子歪みを導電性にすることをふくんでいてもよい。この場合には、結晶欠陥での拡散が好ましいリンの拡散が生ずるだろう。また、選択処理段階は電気的絶縁化を含んでおり、そのため、前記結晶ゾーンは電気的に絶縁されている結晶パッドを形成する。この場合には、格子欠陥及び／又は格子歪みへ攻撃（これにより、電気的絶縁体の堆積につながる）のために、化学研磨を用いてもよい。化学研磨は、金属不純物あるいはドープしている不純物堆積することに起因した格子欠陥及び／又は格子歪みの修飾相の形成の前に行ってもよい。
【００２４】
上記方法により形成される格子欠陥は、２つのウェーハの結合面のいずれかのサイドに薄く広がる。他方、これらの欠陥に誘起される歪みは、転位周期のオーダーの距離を超えた、ウェーハ内での界面のいずれかの面を広げる。従って、ウェーハの一方の薄板化は、同じオーダーである界面からの距離で処理を停止してもよい。このように露出された表面では、結晶欠陥に達する前に、表面歪みの領域は均一ではなく、かつ内部の格子欠陥を反映している。選択処理段階は、例えば、薄板化段階によって露出した結晶材料との結晶単位胞の不整合を有する材料のエピタキシーによる堆積を含んでもよく、このとき、この蒸着された結晶材料は、格子欠陥の基礎格子に対応した整列した一連のアイランド（island)を形成する。
【００２５】
選択処理の電気的絶縁は、電気伝導がトンネル効果あるいはファウラー−ノルドハイム効果のような物理的効果によって生ずることが可能なタイプのものである。
【００２６】
選択処理の段階はまた、結晶ゾーンが、半導体ゾーンによって互いに接続された、あるいはポテンシャル障壁を有する結晶パッドを形成するような格子欠陥及び／又は歪みを処理することを含んでいてもよい。
【００２７】
本発明の他の目的は、上記の方法に従い、その接触領域が半導体材料から成るウェーハを用いて得られたことを特徴とする、基板上のマイクロ構造あるいはナノ構造を提供することである。接触する表面の少なくとも一方の面は、SiC、又は、AsGaあるいはGaAlAsのようなIII-V半導体材料から成るものであってもよい。
【００２８】
本発明の他の目的は、マイクロ構造あるいはナノ構造は上記の方法を用いて形成する方法であって、一方のウェーハはシリコンから成り、かつ薄板化されたウェーハであり、その方法は、マイクロ構造あるいはナノ構造を絶縁層上にマイクロボリュームのシリコンによって形成するを可能にするものである。
【００２９】
【発明の実施の形態】
本発明は、添付図面を用いて非限定的例として与えられる以下の記載を読むことによって、本発明はさらによく理解され、他の利点及び特徴も明らかになるだろう。
【００３０】
図１（Ａ）、図１（Ｂ）及び図１（Ｃ）は、本発明の方法の３つの実施形態を示している。X1,X2及びX3は結晶軸を示している。図１（Ａ）で示した場合には、欠陥密度（あるいは欠陥間の平均距離）を制御するパラメーターは、ウェーハ１とウェーハ２との接触面に表した結晶ネットワーク間に存在する回転角βである。図１（Ｂ）で示した場合には、欠陥密度（あるいは欠陥間の平均距離）を制御するパラメーターは、ウェーハ１０１とウェーハ１０２との接触した結晶面間に存在する回転角αである。図１（Ｃ）で示した場合には、欠陥密度（あるいは欠陥間の平均距離）を制御するパラメーターは、ウェーハ２０１とウェーハ２０２との接触した２つの結晶材料間の単位胞の不整合f1である。
【００３１】
以下の表は、（シリコン１００についての）界面欠陥格子の周期pに対する、回転角βの値、傾斜角（angle of orientation）αの値、および、単位胞の不整合f1の値を示したものである。
【表１】
0004920131.tif 000002
【００３２】
例によると、図１（Ａ）で示した方法の実施形態に対して、回転角βで結合したシリコン(100)の２つのウェーハは、その界面上に、19.2の周期を有するらせん転位の矩形格子を形成する。ウェーハをp/2=9.6nmにまで薄板化した後で、かつ上記の技術の一つを用いて現像した後、9.6nmより小さいサイズを有する2.7×1015/m2のナノ構造の密度を得る。
【００３３】
図１（Ｂ）で示した方法の実施形態で19.2nmの周期を得るために、一方のウェーハは、は、<100>方向に0.8°のシフトを有する微傾斜面を有し、かつ、シリコンウェーハの非微傾斜面に結合したものを準備する。このとき、得られたナノ構造密度2.7×1015/m2である。
【００３４】
図１（Ｃ）で示した方法の実施形態に対しては、シリコン(100)ウェーハは、表面上にSiGeの層を有する第二のウェーハに結合している。不整合f1は2.1％であり、19.2nmの周期を有するコーナー転位の界面格子が形成される。SiGeを有するウェーハを約10nmまで薄板化した後には、前述のものと同じオーダーのナノ構造密度を得る。ゲルマニウムウェーハの結合は、２倍の不整合、従って４倍のナノ構造密度を生成する。
【００３５】
(100)以外の面を使用してもよい。例えば、(111)面は界面に六角形あるいは三角形の転位格子を生成する。(110)面は長方形格子を生成する。異なる方向を有し、互いに結合した２つの面も、周期的あるいはほぼ周期的な格子を生成する。
【００３６】
図１（Ａ）で示した方法の実施形態を以下に詳細に説明する。説明を簡単にするために、結晶欠陥格子は、それが通常格子歪みに関連し、かつ選択処理もその格子歪みにおいて行われ得るという条件で検討される。
【００３７】
図１（Ａ）は、(100)結晶面を有し、かつそれぞれ符号３及び４の対面する平面を有する、２つのシリコンウェーハ１及び２を接触する段階を示している。平面３及び４は、それらを疎水性にするように表面処理をしている。これが、表面３と表面４との密接な付着を保証する。前記表面処理は、例えば、親水性の酸による研磨段階で完了する化学洗浄段階を含んでいる。より詳細は、文献、“Handbook of Semiconductor Wafer Cleaning Technology”（Werner KERN監修、Noyes Publication,Park Ridge, New York）の中の一つの章である、Gregg S, HIGASHI及びYves J.CHABALによる“Silicon Surface Chemical Composition and Morphology”（433頁など）を参考にするべきである。
【００３８】
面３及び４の接触は、２つの表面に現れた結晶格子が、所定の角度β、例えば0.6°だけ互いに回転してずれていることを保証するように、例えば、室温で分子結合によって行われる。
【００３９】
これら結合されたウェーハによって形成されたユニットは、約30分間950℃程度の温度で熱処理を実施しなければならない。この熱処理の間、２つのウェーハの間により強力な原子間結合が形成される。２つの結晶格子の間に形成された捻れ角が与えられると、結晶欠陥の格子、例えば、転位の格子が２つのウェーハ間の界面に近接して、その界面の中央部に狭い厚さの層（10分の数nmあるいは100分の数nm）内に形成される。これは図２に示しており、符号５がこの界面を表し、結晶欠陥（あるいは転位）は符号６で示している。
【００４０】
これらの転位が、約40nmの階段を有する規則的な２次元格子（図では四角形）を形成する例を示している。これらの事実は、H.Foll及びD.ASTによる、文献“TEM observations on Grain Boundaries in Sintered Silicon”（Philosophical Magazine A, 1979, vol.40, N°5, 589-610頁）において、理論的に説明されている。この文献の596頁には、このタイプの転位の格子の写真が掲載されている。
【００４１】
２つの隣接する転位間の間隔は、両方のウェーハの結晶格子間の回転角βに依存する。この間隔の値は、sin(β/2）に対して逆に変化する。β=5°に対しては、隣接転位間の間隔は4.4nmと得られている。
【００４２】
図２で示したユニットからマイクロ構造を得るために、必要なことは（研削、機械的研磨、あるいは化学的研磨によって）２つのウェーハの一方を研磨して、転位ゾーンに届くときに研磨操作を停止することだけである。これは、マイクロ構造を符号３で示した図３に示した。マイクロ構造は、ウェーハ２の最大の部分で形成された基板１０上に配置している
【００４３】
さらに特別なやり方で、結晶ゾーン８を囲繞する結晶欠陥を区別するために、表面処理を行ってもよい。
【００４４】
例えば、隣接する結晶ゾーン８を除去することなく、化学浴によって、結晶欠陥６を選択的に除去することが可能である。ここで示した実施形態においては、SECCO（登録商標）あるいはWRIGHT（登録商標）の化学浴を用いることができる。この場合には、シリコンマイクロボリュームの格子は、スペースによって互いに絶縁される40nmの格子ステップサイズを有する矩形形状で形成されている。
【００４５】
マイクロボリューム９の面方向誘電体絶縁を作ってもよい。この目的にために、例えば、マイクロ構造を酸化する、あるいはCVD蒸着を行うことは可能である。複数の応用に対して、マイクロ構造を堆積した酸化層は、マイクロボリューム９間の絶縁堆積層１１だけを維持するために、図４で示したように、高さを下げてもよい。この場合には、絶縁材料の格子を転位の格子の代わりに用いることによって得られる。
【００４６】
表面処理はまた、導電性、あるいは絶縁性、あるいは本発明に関連して半導体の転位の格子を与えるために行うものである。この方法では、マイクロボリュームあるいは結晶パッドは、導電性結合によって互いに電気的に接続され、又は、半導体ゾーンによって電気的に絶縁されあるい電気的に接続されるかのいずれかであり、また、ポテンシャル障壁を有する。電気的絶縁の観点からは、これも、絶縁部の一部を介して電気伝導がトンネル効果あるいはファウラー−ノルドハイム効果あるいは他の物理的効果によって生じるように、絶縁膜を含んでいる。転位の格子を導電性にするために、転位部で好適に拡散するリンの拡散を行ってもよい。
【００４７】
薄くする段階を行う別の可能な方法は、仏国特許第2,681,4721号公開公報に記載されているような、処理中のウェーハの劈開を行うような方法を行うことを含んでいる。この目的のためには、例えば、接触する表面の所定の深さでマイクロキャビティを得るように、このウェーハに陽子を注入することである。この表面を清浄化処理及び結合処理を行う。それから熱処理を行う。これによって、マイクロキャビティ層によって、転位が発生し、それと同時に劈開が可能になる。
【００４８】
一方のウェーハ（基板を形成することになる方）は、SOIと呼ばれるSOIウェーハ（Silicon-On-Insulator）であってもよく、また、他方のウェーハは固体シリコン基板であってもよい。本発明の方法は、絶縁膜上にシリコンのマイクロボリュームの格子を供給する。
【００４９】
結晶材料から成る２つのウェーハは、例えば、シリコンウェーハとガリウムウェーハ、あるいは、シリコンウェーハとゲルマニウムウェーハのように、異なるタイプであってもよい。さらに、ウェーハは均一であることは必要とされない。接触することになる表面は、単純には結晶材料から成り、ウェーハの残りは他の構造を提供することも可能である。
【００５０】
上記のように、マイクロ構造あるいはナノ構造も、歪みの格子から得てもよい。この歪み格子は、様々な方法によって形成してもよい。
【００５１】
歪み格子は、結晶単位胞の不整合を有する結晶材料の薄板化したウェーハ上に、エピタキシー法（MOCVD, MBE, 液晶層エピタキシー)を用いて堆積することによって、形成してもよい。島状成長モードを用いて、圧縮（引張り（順不同））が必要となるゾーンによって得られた好適な核形成サイトが博板化したウェーハより小さい（大きい（順不同））メッシュ（mesh）を形成するのを促進する。このように、下の格子に対応するサイズである、整列した一群の島を形成する。
【００５２】
この堆積は、図１（Ｃ）で示した本発明の実施形態を用いて実施できる。ユニットは、上記のように、(100)方向を有するシリコンウェーハとSiGe層を有するウェーハとを用いて、この実施形態に対応して準備した。薄板化の後、符号２０２がシリコンウェーハを示し、かつ符号２０１’がSiGe層の残留部を示している図５に示したユニットを得る；純粋ゲルマニウムの堆積は、ストランスキー−クラスタノフ型の成長条件の下で行った。ゲルマニウムのナノアイランド２１０が、張力の下での歪みゾーンにおける転位格子の節（node)の真下で核形成する。
【図面の簡単な説明】
【図１】   （Ａ）本発明の製造方法の第一の実施形態によって、２つのウェーハの結晶材料を接触する段階を示すための概略斜視図である。（Ｂ）本発明の製造方法の第二の実施形態によって、２つのウェーハの結晶材料を接触する段階を示すための概略斜視図である。（Ｃ）本発明の製造方法の第三の実施形態によって、２つのウェーハの結晶材料を接触する段階を示すための概略斜視図である。
【図２】   図１における２つのウェーハを接触させた後にその２つのウェーハで形成されたユニットの概略側面図である。
【図３】   本発明の方法の薄板化段階の後の図２で示したユニットの概略側面図である。
【図４】   本発明を用いて得られたマイクロ構造のユニットの概略側断面図である。
【図５】   本発明を用いて得られた他のマイクロ構造のユニットの概略側断面図である。
【符号の説明】
１、２、１０１、１０２、２０１，２０２  ウェーハ
３、４  平坦な表面
５  界面
６  結晶欠陥
７  マイクロ構造
８  結晶ゾーン
９  マイクロボリューム
１０  基板
１１  絶縁堆積層
２０１’残留部
２１０  ゲルマニウムのナノアイランド
【図１Ａ】
0004920131.tif 000003
【図１Ｂ】
0004920131.tif 000004
【図１Ｃ】
0004920131.tif 000005
【図２】
0004920131.tif 000006
【図３】
0004920131.tif 000007
【図４】
0004920131.tif 000008
【図５】
0004920131.tif 000009