(57)【特許請求の範囲】
【請求項１】
第１コンタクト電極と、
前記第１コンタクト電極に向かって延出する突起部を含んで前記第１コンタクト電極に対向する部位、を有する第２コンタクト電極と、を備え、
前記第１および第２コンタクト電極が当接可能に設けられているスイッチング素子を製造するための方法であって、
基板上に第１コンタクト電極を形成する工程と、
前記第１コンタクト電極を覆う犠牲層を形成する工程と、
前記犠牲層をパターニングして、少なくとも、前記第１コンタクト電極を部分的に露出させる開口部、を形成するパターニング工程と、
前記パターニング工程にて露出した箇所上および前記犠牲層上にわたって、少なくとも２層からなるシード層を形成する工程と、
前記犠牲層を介して前記第１コンタクト電極に対向し且つ前記開口部を充たす突起部を含む部位、を有する第２コンタクト電極を形成する工程と、
前記犠牲層を除去する工程と、
少なくとも、前記突起部における第１コンタクト電極側表面のシード層の最も第１コンタクト電極側の層、を除去する工程と、を含むスイッチング素子製造方法。
【請求項２】
前記第１コンタクト電極上に保護膜を形成する工程を含み、前記開口部を形成する前記工程では、前記犠牲層をパターニングして、少なくとも前記第１コンタクト電極上の前記保護膜の一部を露出させ、前記犠牲層を除去する前記工程より後に、前記保護膜を除去する工程を含む、請求項１に記載のスイッチング素子製造方法。
【請求項３】
固定部と、
前記固定部に固定された固定端を有して延びる可動部と、
前記可動部上に設けられた第１コンタクト電極と、
前記第１コンタクト電極に向かって延出する突起部を含んで前記第１コンタクト電極に対向する部位、を有する第２コンタクト電極と、を備えるスイッチング素子を製造するための方法であって、
第１層、第２層、並びに当該第１および第２層の間の中間層よりなる積層構造を有する材料基板における前記第１層上に、第１コンタクト電極を形成する第１工程と、
前記第１層において可動部を成形する第２工程と、
前記可動部および前記第１コンタクト電極を覆う犠牲層を形成する第３工程と、
前記犠牲層をパターニングして、少なくとも、前記第１コンタクト電極を部分的に露出させる開口部、を形成する第４工程と、
前記第４工程にて露出した箇所上および前記犠牲層上にわたって、少なくとも２層からなるシード層を形成する第５工程と、
前記犠牲層を介して前記第１コンタクト電極に対向し且つ前記開口部を充たす突起部を含む部位、を有する第２コンタクト電極を形成する第６工程と、
前記犠牲層を除去する第７工程と、
前記第２層および前記可動部の間に介在する中間層を除去する第８工程と、
少なくとも、前記突起部における第１コンタクト電極側表面のシード層の最も第１コンタクト電極側の層、を除去する第９工程と、を含むスイッチング素子製造方法。
【請求項４】
前記第１コンタクト電極上に保護膜を形成する工程を含み、前記第４工程では、前記犠牲層をパターニングして、少なくとも前記第１コンタクト電極上の前記保護膜の一部を露出させ、前記第７工程より後に、前記保護膜を除去する工程を含む、請求項３に記載のスイッチング素子製造方法。
【請求項５】
固定部と、
前記固定部に固定された固定端を有して延びる可動部と、
前記可動部上に設けられた第１コンタクト電極と、
前記第１コンタクト電極に向かって延出する第１突起部を含んで前記第１コンタクト電極に対向する部位、を有する第２コンタクト電極と、
前記第１コンタクト電極に向かって延出する第２突起部を含んで前記第１コンタクト電極に対向する部位、を有する第３コンタクト電極と、を備えるスイッチング素子を製造するための方法であって、
第１層、第２層、並びに当該第１および第２層の間の中間層よりなる積層構造を有する材料基板における前記第１層上に、第１コンタクト電極を形成する第１工程と、
前記第１コンタクト電極上に保護膜を形成する保護膜形成工程と、
前記第１層において可動部を成形する第２工程と、
前記可動部および前記第１コンタクト電極を覆う犠牲層を形成する第３工程と、
前記犠牲層をパターニングして、少なくとも、前記第１コンタクト電極上の前記保護膜を部分的に露出させる第１開口部および第２開口部、を形成する第４工程と、
前記保護膜において前記第１開口部に露出する領域を除去する保護膜部分除去工程と、
前記第４工程および前記保護膜部分除去工程にて露出した箇所上および前記犠牲層上にわたって、少なくとも２層からなるシード層を形成する第５工程と、
前記犠牲層を介して前記第１コンタクト電極に対向し且つ前記第１開口部を充たす第１突起部を含む部位、を有する第２コンタクト電極を形成し、また、前記犠牲層を介して前記第１コンタクト電極に対向し且つ前記第２開口部を充たす第２突起部を含む部位、を有する第３コンタクト電極を形成する、第６工程と、
前記犠牲層を除去する第７工程と、
前記第２層および前記可動部の間に介在する中間層を除去する第８工程と、
少なくとも、前記第１および第２突起部における第１コンタクト電極側表面のシード層の最も第１コンタクト電極側の層、を除去する第９工程と、
前記保護膜を除去する工程と、を含むスイッチング素子製造方法。
【請求項６】
前記第２工程を前記第１工程より前に行い、前記第８工程を前記第２工程より後であって前記第１工程より前に行う、請求項３から５のいずれか一つに記載のスイッチング素子製造方法。
【請求項７】
前記シード層における最下端の層は、クロム、モリブデン、チタンもしくはニッケル、またはこれらを含む合金よりなる、請求項１から６のいずれか一つに記載のスイッチング素子製造方法。
【請求項８】
請求項１から７のいずれか一つに記載の方法によって製造されたスイッチング素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ技術を利用したスイッチング素子製造方法、スイッチング素子、および、スイッチング素子を備える各種装置に関する。
【背景技術】
【０００２】
携帯電話など無線通信機器の技術分野では、高機能を実現するために搭載される部品の増加などに伴い、ＲＦ回路の小型化に対する要求が高まっている。このような要求に応えるべく、回路を構成する様々な部品について、ＭＥＭＳ（micro-electromechanical systems）技術の利用による微小化が進められている。
【０００３】
そのような部品の一つとして、ＭＥＭＳスイッチが知られている。ＭＥＭＳスイッチは、ＭＥＭＳ技術により各部位が微小に形成されたスイッチング素子であり、機械的に開閉してスイッチングを実行するための少なくとも一対のコンタクトや、当該コンタクト対の機械的開閉動作を達成するための駆動機構などを有する。ＭＥＭＳスイッチは、特にＧＨｚオーダーの高周波信号のスイッチングにおいて、ＰＩＮダイオードやＭＥＳＦＥＴなどよりなるスイッチング素子よりも、開状態にて高いアイソレーションを示し且つ閉状態にて低い挿入損失を示す傾向にある。これは、コンタクト対間の機械的開離により開状態が達成されることや、機械的スイッチであるために寄生容量が少ないことに、起因する。ＭＥＭＳスイッチについては、例えば下記の特許文献１〜４に記載されている。
【０００４】
【特許文献１】特開２００４‐１１８６号公報
【特許文献２】特開２００４‐３１１３９４号公報
【特許文献３】特開２００５‐２９３９１８号公報
【特許文献４】特表２００５‐５２８７５１号公報
【０００５】
図３９は、ＭＥＭＳスイッチたる従来のスイッチング素子Ｘ３の部分構造を表す。スイッチング素子Ｘ３は、基材９１上に設けられたコンタクト電極９２と、コンタクト電極９２に対向する部位を有するコンタクト電極９３とを備える。コンタクト電極９３は、コンタクト電極９２に向かって延出する突起部９３ａを有する。コンタクト電極９２，９３は、接近離反動可能に設けられており、コンタクト電極９２とコンタクト電極９３の突起部９３ａとが当接することによって、スイッチング素子Ｘ３は閉状態となり、コンタクト電極９２，９３間を電流ないし高周波信号が通過可能となる。
【０００６】
図４０は、スイッチング素子Ｘ３の製造方法における一部の工程を表す。図４１は、この製造方法における突起部形成箇所近傍のプロセスを拡大して表す。
【０００７】
スイッチング素子Ｘ３の製造においては、まず、図４０（ａ）に示すように、基材９１上にコンタクト電極９２が形成される。次に、図４０（ｂ）に示すように、コンタクト電極９２を覆うようにして基材９１上に犠牲層９４が形成される。次に、図４０（ｃ）および図４１（ａ）に示すように、いわゆるハーフエッチングにより、犠牲層９４におけるコンタクト電極９２に対応する位置に凹部９４ａが形成される。凹部９４ａは、コンタクト電極９３の突起部９３ａを形成するためのものである。本工程では、犠牲層９４上に所定レジストパターンが形成された後、当該レジストパターンをマスクとして利用して、犠牲層９４に対してその厚さ方向の途中までエッチング処理が施される。
【０００８】
次に、図４１（ｂ）に示すように、電気めっき法を実行する際に使用する通電用のシード層９５（図４０では図示略）が犠牲層９４表面に形成される。
【０００９】
次に、犠牲層９４上に所定の開口部を有するレジストパターンが形成された後、当該レジストパターンの開口部において、図４０（ｄ）および図４１（ｃ）に示すように、突起部９３ａを有するコンタクト電極９３が形成される。具体的には、レジストパターンの開口部にて露出するシード層９５上に、電気めっき法により例えばＡｕが成長される。この後、電気めっき用の上述のレジストパターンをウエットエッチングにより除去し、続いて、電気めっき用の上述のシード層９５において露出している部分をウエットエッチングにより除去する。
【００１０】
次に、図４０（ｅ）および図４１（ｄ）に示すように、ウエットエッチングにより犠牲層９４を除去する。以上の工程を経ることによって、上述のスイッチング素子Ｘ３が製造される。
【００１１】
このような従来の方法においては、コンタクト電極９２とコンタクト電極９３ないし突起部９３ａとの間の開状態でのエアギャップは、図４０（ｃ）および図４１（ａ）を参照して上述した工程でのエッチング処理により形成される凹部９４ａの深さを制御することによって、即ち、ハーフエッチングの制御をすることによって、実質的に決定される。
【００１２】
しかしながら、図４０（ｃ）および図４１（ａ）の工程では、ハーフエッチングを正確に制御することができず、深さについて高精度に凹部９４ａを形成することが困難である。そのため、従来の方法は、コンタクト電極９２，９３間に形成すべきエアギャップの寸法について高精度に制御することに困難性を伴う。エアギャップ形成の制御性が低いと、コンタクト電極９２，９３間の開状態でのエアギャップは、製造されるスイッチング素子ごとに比較的大きく異なる（即ち、ばらつく）こととなる。このばらつきが大きいと、スイッチング素子Ｘ３において閉状態を達成するための駆動電圧は大きくなる傾向にある。コンタクト電極９２，９３間のエアギャップが比較的大きい場合であってもスイッチング素子Ｘ３が動作できるように、駆動電圧を充分に大きく設定する必要があるからである。そのため、エアギャップ形成の制御性が低いことは、素子の低駆動電圧化の観点から好ましくない。
【００１３】
また、図４０（ｃ）および図４１（ａ）の工程でエッチング処理によって犠牲層９４に形成される凹部９４ａの底面は、比較的粗い。当該底面には高低差０.２μｍ程度の凹凸が生じてしまう。従来の方法では、この凹部９４ａの底面の表面粗さが、図４１（ｃ）および図４１（ｄ）に表れているように、形成されるコンタクト電極９３の突起部９３ａの先端表面に実質的に転写される。すなわち、従来の方法によると、形成されるコンタクト電極９３の突起部９３ａの先端表面も、比較的粗く、高低差０.２μｍ程度の凹凸を伴う。突起部９３ａの先端表面はコンタクト電極９２と接触する箇所であるところ、突起部９３ａの先端表面が粗いほど、当該接触の面積は小さくなり、コンタクト電極９２，９３間の接触抵抗（即ち、コンタクト電極９２，９３の接触時における接触界面の抵抗）は大きくなる傾向にある。コンタクト電極対間の接触抵抗が大きいことは、素子の挿入損失を低減するうえで好ましくない。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、以上のような事情の下で考え出されたものであり、コンタクト電極対間におけるエアギャップ形成を制御しやすく且つ接触抵抗を低減するのに適したスイッチング素子製造方法、スイッチング素子、および、スイッチング素子を備える通信機器を提供することを、目的とする。
【課題を解決するための手段】
【００１５】
本発明の第１の側面によると、第１コンタクト電極と、第１コンタクト電極に向かって延出する突起部を含んで第１コンタクト電極に対向する部位、を有する第２コンタクト電極とを備え、第１および第２コンタクト電極が接近離反動可能であって当接可能に設けられているスイッチング素子を製造するための方法が提供される。この製造方法は、第１〜第７工程を含む。第１工程では、基板上に第１コンタクト電極を形成する。第２工程では、第１コンタクト電極を覆う犠牲層を形成する。第３工程では、犠牲層をパターニングして、少なくとも、第１コンタクト電極を部分的に露出させる開口部、を形成する。この開口部は、第２コンタクト電極の突起部を形成するためのものである。第４工程では、第３工程（パターニング工程）にて露出した箇所上および犠牲層上にわたって、少なくとも２層からなるシード層を形成する。第５工程では、犠牲層を介して第１コンタクト電極に対向し且つ開口部を充たす突起部を含む部位、を有する第２コンタクト電極を形成する。第６工程では犠牲層を除去する。第７工程では、少なくとも、突起部における第１コンタクト電極側表面のシード層の最も第１コンタクト電極側の層（除去対象層）を除去する。
【００１６】
本方法により製造されるスイッチング素子における第１コンタクト電極と第２コンタクト電極（ないしその突起部）と間のエアギャップは、上記の第７工程にて除去対象層を除去することによって形成される。除去対象層は、多層構造のシード層の最下端層において第１コンタクト電極に接する領域であり、上記の第４工程にて成膜されたものである。そのため、本方法における第１および第２コンタクト電極間のエアギャップ形成の制御精度ないし制御性には、除去対象層の成膜（第４工程に含まれる）における厚さの制御精度ないし制御性が直接に反映される。成膜の厚さ制御は、従来の方法に関して上述したハーフエッチングの制御よりも高精度に行うことができるので、そのような成膜の厚さ制御が直接に反映される、本方法におけるエアギャップ形成の制御は、従来の方法に関して上述したハーフエッチングの制御（即ち、エアギャップ形成における従来の制御手法）よりも高精度に行うことができる。このように、本方法は、第１および第２コンタクト電極間のエアギャップ形成を制御しやすい。エアギャップ形成の制御性が高いことは、素子の低駆動電圧化の観点から好ましい。
【００１７】
また、本方法においては、上述の第４工程にて第１コンタクト電極上に成膜される上記除去対象層の表面は、平滑性が高く、従来の方法に関して上述したハーフエッチングによって形成される凹部９４ａの底面よりも表面凹凸は相当程度に小さい。そして、本方法により形成される第２コンタクト電極の突起部の先端表面には、当該除去対象層表面の平滑性が反映される。上述の従来の方法では、凹部９４ａの底面の比較的大きな凹凸が、コンタクト電極９３の突起部９３ａの先端表面に転写されるのに対し、本方法では、除去対象層表面の平滑性が反映されることによって、第２コンタクト電極の突起部の先端表面も平滑性高く形成されるのである。第２コンタクト電極の突起部の先端表面は第１コンタクト電極と接触する箇所であるところ、突起部の先端表面の平滑性が高いほど、当該接触の面積は大きくなり、第１および第２コンタクト電極間の接触抵抗は小さくなる傾向にある。したがって、本方法は、第１および第２コンタクト電極間の接触抵抗を低減するのに適する。第１および第２コンタクト電極間の接触抵抗が小さいことは、素子の挿入損失を低減するうえで好ましい。
【００１８】
以上のように、本発明の第１の側面に係るスイッチング素子製造方法は、第１および第２コンタクト電極間のエアギャップ形成を制御しやすく、且つ、第１および第２コンタクト電極間の接触抵抗を低減するのに適するのである。
【００１９】
本発明の第１の側面に係るスイッチング素子製造方法は、好ましくは、第１コンタクト電極上に保護膜を形成する工程を含み、第３工程（開口部を形成する工程）では、犠牲層をパターニングすることによって少なくとも第１コンタクト電極上の保護膜の一部を露出させ、第６工程（犠牲層を除去する工程）より後に、第１コンタクト電極上から保護膜を除去する工程を更に含む。この保護膜除去工程および第７工程は、別々に行ってもよいし、単一のプロセスで行なってもよい。
【００２０】
本方法により製造されるスイッチング素子における第１コンタクト電極と第２コンタクト電極（ないしその突起部）のエアギャップは、第１コンタクト電極上の保護膜を除去し且つ上記の第７工程にて除去対象層を除去することによって形成される。保護膜は第１コンタクト電極上に成膜されたものであり、且つ、除去対象層は、多層構造のシード層の最下端層において保護膜に接する領域であって上記の第４工程にて成膜されたものである。そのため、本方法における第１および第２コンタクト電極間のエアギャップ形成の制御精度ないし制御性には、保護膜および除去対象層の各成膜における厚さの制御精度ないし制御性が直接に反映される。成膜の厚さ制御は、従来の方法に関して上述したハーフエッチングの制御よりも高精度に行うことができるので、そのような成膜の厚さ制御が直接に反映される、本方法におけるエアギャップ形成の制御は、従来の方法に関して上述したハーフエッチングの制御（即ち、エアギャップ形成における従来の制御手法）よりも高精度に行うことができる。このように、本方法は、第１および第２コンタクト電極間のエアギャップ形成を制御しやすい。
【００２１】
また、本方法において、第１コンタクト電極上に成膜される保護膜の表面は平滑性が高い。したがって、保護膜上に成膜される上記除去対象層の表面も、平滑性が高く、従来の方法に関して上述したハーフエッチングによって形成される凹部９４ａの底面よりも表面凹凸は相当程度に小さい。そして、本方法により形成される第２コンタクト電極の突起部の先端表面には、当該除去対象層表面の平滑性が反映される。したがって、本方法は、第１および第２コンタクト電極間の接触抵抗を低減するのに適する。
【００２２】
加えて、第１コンタクト電極上の保護膜を利用する本方法によると、第１コンタクト電極にレジスト等の所定の残渣が付着するのを防止することができる。これは、第１および第２コンタクト電極間の接触抵抗を低減するのに資する。
【００２３】
本発明の第２の側面によると、固定部と、固定部に固定された固定端を有して延びる可動部と、可動部上に設けられた第１コンタクト電極と、第１コンタクト電極に向かって延出する突起部を含んで第１コンタクト電極に対向する部位、を有する第２コンタクト電極と、を備えるスイッチング素子を製造するための方法が提供される。このスイッチング素子製造方法は、第１〜第９工程を含む。第１工程では、第１層、第２層、並びに当該第１および第２層の間の中間層よりなる積層構造を有する材料基板における第１層上に、第１コンタクト電極を形成する。第２工程では、第１層において可動部を成形する。第３工程では、可動部および第１コンタクト電極を覆う犠牲層を形成する。第４工程では、犠牲層をパターニングして、少なくとも、第１コンタクト電極を部分的に露出させる開口部、を形成する。第５工程では、第４工程にて露出した箇所上および犠牲層上にわたって、少なくとも２層からなるシード層を形成する。第６工程では、犠牲層を介して第１コンタクト電極に対向し且つ開口部を充たす突起部を含む部位、を有する第２コンタクト電極を形成する。第７工程では犠牲層を除去する。第８工程では、第２層および可動部の間に介在する中間層を除去する。第７および第８工程は、別々に行なってもよいし、単一のプロセスで行なってもよい。第９工程では、少なくとも、突起部における第１コンタクト電極側表面のシード層の最も第１コンタクト電極側の層（除去対象層）を除去する。
【００２４】
本方法により製造されるスイッチング素子における第１コンタクト電極と第２コンタクト電極（ないしその突起部）のエアギャップは、上記の第９工程にて除去対象層を除去することによって形成される。除去対象層は、多層構造のシード層の最下端層において第１コンタクト電極に接する領域であり、上記の第５工程にて成膜されたものである。そのため、本方法における第１および第２コンタクト電極間のエアギャップ形成の制御精度ないし制御性には、除去対象層の成膜（第５工程に含まれる）における厚さの制御精度ないし制御性が直接に反映される。成膜の厚さ制御は、従来の方法に関して上述したハーフエッチングの制御よりも高精度に行うことができるので、そのような成膜の厚さ制御が直接に反映される、本方法におけるエアギャップ形成の制御は、従来の方法に関して上述したハーフエッチングの制御（即ち、エアギャップ形成における従来の制御手法）よりも高精度に行うことができる。このように、本方法は、第１および第２コンタクト電極間のエアギャップ形成を制御しやすい。
【００２５】
また、本方法において、上述の第５工程にて第１コンタクト電極上に成膜される上記除去対象層の表面は、平滑性が高く、従来の方法に関して上述したハーフエッチングによって形成される凹部９４ａの底面よりも表面凹凸は相当程度に小さい。そして、本方法により形成される第２コンタクト電極の突起部の先端表面には、当該除去対象層表面の平滑性が反映される。したがって、本方法は、第１および第２コンタクト電極間の接触抵抗を低減するのに適する。
【００２６】
以上のように、本発明の第２の側面に係るスイッチング素子製造方法は、第１および第２コンタクト電極間のエアギャップ形成を制御しやすく、且つ、第１および第２コンタクト電極間の接触抵抗を低減するのに適するのである。
【００２７】
本発明の第２の側面に係るスイッチング素子製造方法は、好ましくは、第１コンタクト電極上に保護膜を形成する工程を含み、第４工程では、犠牲層をパターニングすることによって少なくとも第１コンタクト電極上の保護膜の一部を露出させ、第７工程より後に、第１コンタクト電極上から保護膜を除去する工程を更に含む。この保護膜除去工程および第９工程は、別々に行ってもよいし、単一のプロセスで行なってもよい。
【００２８】
本方法により製造されるスイッチング素子における第１コンタクト電極と第２コンタクト電極（ないしその突起部）のエアギャップは、第１コンタクト電極上の保護膜を除去し且つ上記の第９工程にて除去対象層を除去することによって形成される。保護膜は第１コンタクト電極上に成膜されたものであり、且つ、除去対象層は、多層構造のシード層の最下端層において保護膜に接する領域であって上記の第５工程にて成膜されたものである。そのため、本方法における第１および第２コンタクト電極間のエアギャップ形成の制御精度ないし制御性には、保護膜および除去対象層の各成膜における厚さの制御精度ないし制御性が直接に反映される。成膜の厚さ制御は、従来の方法に関して上述したハーフエッチングの制御よりも高精度に行うことができるので、そのような成膜の厚さ制御が直接に反映される、本方法におけるエアギャップ形成の制御は、従来の方法に関して上述したハーフエッチングの制御（即ち、エアギャップ形成における従来の制御手法）よりも高精度に行うことができる。このように、本方法は、第１および第２コンタクト電極間のエアギャップ形成を制御しやすい。
【００２９】
また、本方法において、第１コンタクト電極上に成膜される保護膜の表面は平滑性が高い。したがって、保護膜上に成膜される上記除去対象層の表面も、平滑性が高く、従来の方法に関して上述したハーフエッチングによって形成される凹部９４ａの底面よりも表面凹凸は相当程度に小さい。そして、本方法により形成される第２コンタクト電極の突起部の先端表面には、当該除去対象層表面の平滑性が反映される。したがって、本方法は、第１および第２コンタクト電極間の接触抵抗を低減するのに適する。
【００３０】
加えて、第１コンタクト電極上の保護膜を利用する本方法によると、第１コンタクト電極にレジスト等の所定の残渣が付着するのを防止することができる。これは、第１および第２コンタクト電極間の接触抵抗を低減するのに資する。
【００３１】
本発明の第３の側面によると、固定部と、固定部に固定された固定端を有して延びる可動部と、可動部上に設けられた第１コンタクト電極と、第１コンタクト電極に向かって延出する第１突起部を含んで第１コンタクト電極に対向する部位、を有する第２コンタクト電極と、第１コンタクト電極に向かって延出する第２突起部を含んで第１コンタクト電極に対向する部位、を有する第３コンタクト電極と、を備えるスイッチング素子を製造するための方法が提供される。この方法は、第１〜第９工程、保護膜形成、保護膜部分除去工程、および保護膜除去工程を含む。第１工程では、第１層、第２層、並びに当該第１および第２層の間の中間層よりなる積層構造を有する材料基板における第１層上に、第１コンタクト電極を形成する。保護膜形成工程では、第１コンタクト電極上に保護膜を形成する。第２工程では、第１層において可動部を成形する。第３工程では、可動部および第１コンタクト電極を覆う犠牲層を形成する。第４工程では、犠牲層をパターニングして、少なくとも、第１コンタクト電極上の保護膜を部分的に露出させる第１開口部および第２開口部、を形成する。保護膜部分除去工程では、保護膜において第１開口部に露出する領域を除去する。第５工程では、第４工程および保護膜部分除去工程にて露出した箇所上および犠牲層上にわたって、少なくとも２層からなるシード層を形成する。第６工程では、犠牲層を介して第１コンタクト電極に対向し且つ第１開口部を充たす第１突起部を含む部位、を有する第２コンタクト電極を形成し、また、犠牲層を介して第１コンタクト電極に対向し且つ第２開口部を充たす第２突起部を含む部位、を有する第３コンタクト電極を形成する。第７工程では犠牲層を除去する。第８工程では、第２層および可動部の間に介在する中間層を除去する。第７および第８工程は、別々に行なってもよいし、単一のプロセスで行なってもよい。第９工程では、少なくとも、第１および第２突起部における第１コンタクト電極側表面のシード層の最も第１コンタクト電極側の層（除去対象層）を除去する。保護膜除去工程では第１コンタクト電極上から保護膜を除去する。第９工程および保護膜除去工程は、別々に行ってもよいし、単一のプロセスで行なってもよい。
【００３２】
本方法により製造されるスイッチング素子における第１コンタクト電極と第２コンタクト電極（ないしその第１突起部）のエアギャップは、上記の第９工程にて第１突起部側の除去対象層を除去することによって形成される。当該除去対象層は、多層構造のシード層の最下端層において第１コンタクト電極に接する領域であり、上記の第５工程にて成膜されたものである。そのため、本方法における第１および第２コンタクト電極間のエアギャップ形成の制御精度ないし制御性には、当該除去対象層の成膜（第５工程に含まれる）における厚さの制御精度ないし制御性が直接に反映される。成膜の厚さ制御は、従来の方法に関して上述したハーフエッチングの制御よりも高精度に行うことができるので、そのような成膜の厚さ制御が直接に反映される、本方法における第１および第２コンタクト電極間のエアギャップ形成の制御は、従来の方法に関して上述したハーフエッチングの制御（即ち、エアギャップ形成における従来の制御手法）よりも高精度に行うことができる。このように、本方法は、第１および第２コンタクト電極間のエアギャップ形成を制御しやすい。
【００３３】
また、本方法において、上述の第５工程にて第１コンタクト電極上に成膜される上記除去対象層の表面は、平滑性が高く、従来の方法に関して上述したハーフエッチングによって形成される凹部９４ａの底面よりも表面凹凸は相当程度に小さい。そして、本方法により形成される第２コンタクト電極の第１突起部の先端表面には、当該除去対象層表面の平滑性が反映される。第２コンタクト電極の第１突起部の先端表面は第１コンタクト電極と接触する箇所であるところ、第１突起部の先端表面の平滑性が高いほど、当該接触の面積は大きくなり、第１および第２コンタクト電極間の接触抵抗は小さくなる傾向にある。したがって、本方法は、第１および第２コンタクト電極対間の接触抵抗を低減するのに適する。
【００３４】
一方、本方法により製造されるスイッチング素子における第１コンタクト電極と第３コンタクト電極（ないしその第２突起部）のエアギャップは、第１コンタクト電極上の保護膜を除去し且つ上記の第９工程にて第２突起部側の除去対象層を除去することによって形成される。保護膜は第１コンタクト電極上に成膜されたものであり、且つ、当該除去対象層は、多層構造のシード層の最下端層において保護膜に接する領域であって上記の第５工程にて成膜されたものである。そのため、本方法における第１および第３コンタクト電極間のエアギャップ形成の制御精度ないし制御性には、保護膜および当該除去対象層の各成膜における厚さの制御精度ないし制御性が直接に反映される。成膜の厚さ制御は、従来の方法に関して上述したハーフエッチングの制御よりも高精度に行うことができるので、そのような成膜の厚さ制御が直接に反映される、本方法における第１および第３コンタクト電極間のエアギャップ形成の制御は、従来の方法に関して上述したハーフエッチングの制御（即ち、エアギャップ形成における従来の制御手法）よりも高精度に行うことができる。このように、本方法は、第１および第３コンタクト電極間のエアギャップ形成を制御しやすい。
【００３５】
また、本方法において、第１コンタクト電極上に成膜される保護膜の表面は平滑性が高い。したがって、保護膜上に成膜される上記除去対象層の表面も、平滑性が高く、従来の方法に関して上述したハーフエッチングによって形成される凹部９４ａの底面よりも表面凹凸は相当程度に小さい。そして、本方法により形成される第３コンタクト電極の第２突起部の先端表面には、当該除去対象層表面の平滑性が反映される。第３コンタクト電極の第２突起部の先端表面は第１コンタクト電極と接触する箇所であるところ、第２突起部の先端表面の平滑性が高いほど、当該接触の面積は大きくなり、第１および第３コンタクト電極間の接触抵抗は小さくなる傾向にある。したがって、本方法は、第１および第３コンタクト電極間の接触抵抗を低減するのに適する。
【００３６】
以上のように、本発明の第３の側面に係るスイッチング素子製造方法は、第１および第２コンタクト電極対間のエアギャップ形成を制御しやすく且つ第１および第２コンタクト電極対間の接触抵抗を低減するのに適するとともに、第１および第３コンタクト電極対間のエアギャップ形成を制御しやすく且つ第１および第３コンタクト電極対間の接触抵抗を低減するのに適するのである。
【００３７】
加えて、第１コンタクト電極上の保護膜を利用する本方法によると、第１コンタクト電極にレジスト等の所定の残渣が付着するのを防止することができる。これは、第１および第２コンタクト電極間の接触抵抗や、第１および第３コンタクト電極間の接触抵抗を、低減するのに資する。
【００３８】
本発明の第３の側面に係る方法では、好ましくは、第２工程を第１工程より前に行い、第８工程を第２工程より後であって第１工程より前に行う。第８工程を第１工程より前に行うことによって、第８工程での例えばエッチング法による除去処理に対して第１コンタクト電極（第１工程にて形成される）が曝されるのを回避することができる。
【００３９】
本発明の第１から第３の側面において、好ましくは、シード層における最下端層は、クロム、モリブデン、チタンもしくはニッケル、またはこれらを含む合金よりなる。
【００４０】
好ましくは、第１から第３の側面における犠牲層はポリイミドよりなる。ポリイミドは、酸素プラズマを作用させることによって除去することができる。そのため、ポリイミドからなる犠牲層を採用する場合、犠牲層除去工程において除去手法としてウエットエッチング法を採用することを回避することができ、従って、当該工程にて第１〜第３コンタクト電極がエッチング液に曝されるのを回避することができる。
【００４１】
本発明の第４の側面によるとスイッチング素子が提供される。このスイッチング素子は、上述の第１から第３の側面に係る方法のいずれか一つに記載の方法によって製造されたものである。
【００４２】
本発明の第５の側面によると、第４の側面に係るスイッチング素子を備える通信機器が提供される。この通信機器は、例えば、当該スイッチング素子に加え、複数のＲＦ回路と、これに対応した複数のアンテナとを備える。
【発明を実施するための最良の形態】
【００４３】
図１から図５は、本発明の第１の実施形態に係るスイッチング素子Ｘ１を表す。図１は、スイッチング素子Ｘ１の平面図であり、図２は、スイッチング素子Ｘ１の一部省略平面図である。図３から図５は、各々、図１の線III−III、線IV−IV、および線V−Vに沿った断面図である。
【００４４】
スイッチング素子Ｘ１は、ベース基板Ｓ１と、固定部１１と、可動部１２と、コンタクト電極１３と、一対のコンタクト電極１４（図２では仮想線で表す）と、駆動電極１５と、駆動電極１６（図２では仮想線で表す）とを備える。
【００４５】
固定部１１は、図３から図５に示すように、境界層１７を介してベース基板Ｓ１に接合している。また、固定部１１は、単結晶シリコンなどのシリコン材料よりなる。固定部１１を構成するシリコン材料は、１０００Ω・ｃｍ以上の抵抗率を有するのが好ましい。境界層１７は例えば二酸化シリコンよりなる。
【００４６】
可動部１２は、例えば図１、図２、または図５に表れているように、固定部１１に固定された固定端１２ａと自由端１２ｂとを有してベース基板Ｓ１に沿って延び、スリット１８を介して固定部１１に囲まれている。可動部１２について図３および図４に示す厚さＴは例えば１５μｍ以下である。また、可動部１２について、図２に示す長さＬ1は例えば６５０〜１０００μｍであり、長さＬ2は例えば２００〜４００μｍである。スリット１８の幅は例えば１.５〜２.５μｍである。可動部１２は、例えば単結晶シリコンよりなる。
【００４７】
コンタクト電極１３は、図２によく表れているように、可動部１２上にて自由端１２ｂ近くに設けられている。コンタクト電極１３の厚さは例えば０.５〜２μｍである。コンタクト電極１３は、所定の導電材料よりなり、例えば、Ｍｏ下地膜とその上のＡｕ膜とからなる積層構造を有する。
【００４８】
コンタクト電極１４は、図３または図５に示すように、固定部１１上に立設されており、且つ、コンタクト電極１３に向かって延出する突起部１４ａを有する。突起部１４ａはコンタクト電極１３に当接するための部位である（図２では、コンタクト電極１３において突起部１４ａが当接可能な箇所を黒ベタで示す）。突起部１４ａの突出長さは０.８〜４μｍである。また、各コンタクト電極１４は、所定の配線（図示略）を介してスイッチング対象の所定の回路に接続されている。コンタクト電極１４の構成材料としては、Ａｕを採用することができる。
【００４９】
駆動電極１５は、図２によく表れているように可動部１２上および固定部１１上にわたって設けられている。駆動電極１５の厚さは例えば０.５〜２μｍである。駆動電極１５の構成材料としては、コンタクト電極１３の構成材料と同一のものを採用することができる。
【００５０】
駆動電極１６は、駆動電極１５との間に静電引力（駆動力）を発生させるためのものであり、図４によく表れているように、その両端が固定部１１に接合して駆動電極１５の上方を跨ぐように立設されている。駆動電極１６の厚さは例えば１０μｍ以上である。また、駆動電極１６は、所定の配線（図示略）を介してグラウンド接続されている。駆動電極１６の構成材料としては、コンタクト電極１４の構成材料と同一のものを採用することができる。
【００５１】
以上のような構造を有するスイッチング素子Ｘ１において、駆動電極１５に電位を付与すると、駆動電極１５，１６間には静電引力が発生する。付与電位が充分に高い場合、可動部１２は、コンタクト電極１３がコンタクト電極１４の突起部１４ａに当接するまで動作ないし弾性変形する。このようにして、スイッチング素子Ｘ１の閉状態が達成される。閉状態においては、コンタクト電極１３により一対のコンタクト電極１４が電気的に橋渡しされ、電流が一対のコンタクト電極１４間を通過することが許容される。このようなスイッチオン動作により、例えば高周波信号のオン状態を達成することができる。
【００５２】
一方、閉状態にあるスイッチング素子Ｘ１において、駆動電極１５に対する電位付与を停止することによって駆動電極１５，１６の間に作用する静電引力を消滅させると、可動部１２はその自然状態に復帰し、コンタクト電極１３は、コンタクト電極１４の突起部１４ａから離隔する。このようにして、図３および図５に示すような、スイッチング素子Ｘ１の開状態が達成される。開状態では、一対のコンタクト電極１４が電気的に分離され、電流が一対のコンタクト電極１４間を通過することは阻まれる。このようなスイッチオフ動作により、例えば高周波信号のオフ状態を達成することができる。また、このような開状態にあるスイッチング素子Ｘ１については、上述したスイッチオン動作によって再び閉状態ないしオン状態に切り替えることが可能である。
【００５３】
図６から図９は、スイッチング素子Ｘ１の第１の製造方法を、図３および図４に相当する断面の変化として表す。また、図１０から図１２は、当該製造方法における突起部形成箇所近傍のプロセスを拡大して表す。
【００５４】
本方法においては、まず、図６（ａ）に示すような材料基板Ｓ１’を用意する。材料基板Ｓ１’は、ＳＯＩ（silicon on insulator）基板であり、第１層１０１、第２層１０２、および、これらの間の中間層１０３よりなる積層構造を有する。本実施形態では、例えば、第１層１０１の厚さは１５μｍであり、第２層１０２の厚さは５２５μｍであり、中間層１０３の厚さは４μｍである。第１層１０１は、例えば単結晶シリコンよりなり、上述の固定部１１および可動部１２へと加工される。第２層１０２は、例えば単結晶シリコンよりなり、上述のベース基板Ｓ１へと加工される。中間層１０３は、例えば二酸化シリコンよりなり、上述の境界層１７へと加工される。
【００５５】
次に、図６（ｂ）に示すように、第１層１０１上に導体膜１０４を形成する。例えば、スパッタリング法により、第１層１０１上にＭｏを成膜し、続いてその上にＡｕを成膜する。Ｍｏ膜の厚さは例えば５０ｎｍであり、Ａｕ膜の厚さは例えば５００ｎｍである。
【００５６】
次に、図６（ｃ）に示すように、フォトリソ法により導体膜１０４上にレジストパターン１０５，１０６を形成する。レジストパターン１０５は、コンタクト電極１３に対応するパターン形状を有する。レジストパターン１０６は、駆動電極１５に対応するパターン形状を有する。
【００５７】
次に、図７（ａ）に示すように、レジストパターン１０５，１０６をマスクとして利用して導体膜１０４に対してエッチング処理を施すことにより、第１層１０１上に、コンタクト電極１３および駆動電極１５を形成する。本工程におけるエッチング手法としては、イオンミリング（例えばＡｒイオンによる物理的エッチング）を採用することができる。後出の金属材料に対するエッチング手法としてもイオンミリングを採用することができる。
【００５８】
次に、レジストパターン１０５，１０６を除去した後、図７（ｂ）に示すように、第１層１０１にエッチング処理を施すことによってスリット１８を形成する。具体的には、フォトリソ法により第１層１０１上に所定のレジストパターンを形成した後、当該レジストパターンをマスクとして利用して、第１層１０１に対して異方性エッチング処理を施す。異方性エッチングとしては、ＤＲＩＥ（deep reactive ion etching）を採用することができる。ＤＲＩＥでは、ＳＦ6ガスを用いて行うエッチングとＣ4Ｆ8ガスを用いて行う側壁保護とを交互に繰り返すＢｏｓｃｈプロセスにおいて、良好な異方性エッチング加工を行うことができる。後出のＤＲＩＥについても、このようなＤＲＩＥのＢｏｓｃｈプロセスを採用することができる。本工程にて、固定部１１および可動部１２が成形されることとなる。
【００５９】
次に、図７（ｃ）に示すように、可動部１２、コンタクト電極１３、および駆動電極１５を覆いつつ、スリット１８を塞ぐようにして材料基板Ｓ１’の第１層１０１側に犠牲層１０７を形成する。犠牲層材料としては例えば二酸化シリコンを採用することができる。犠牲層１０７を形成するための手法としては、例えばプラズマＣＶＤ法やスパッタリング法を採用することができる。形成される犠牲層１０７の厚さは例えば５μｍである。また、犠牲層材料としてはポリイミドを採用してもよい。
【００６０】
次に、犠牲層１０７をパターニングすることによって、図８（ａ）および図１０（ａ）に示すように開口部１０７ａを形成してコンタクト電極１３を部分的に露出させ、且つ、図８（ａ）に示すように開口部１０７ｂ，１０７ｃを形成する。具体的には、フォトリソ法により犠牲層１０７上に所定のレジストパターンを形成した後、当該レジストパターンをマスクとして利用して犠牲層１０７に対してエッチング処理を施す。エッチング手法としては、ウエットエッチングを採用することができる。ウエットエッチングのためのエッチング液としては、例えばバッファードフッ酸（ＢＨＦ）を採用することができる。犠牲層１０７に対する後出のウエットエッチングにおいてもＢＨＦを採用することができる。開口部１０７ａは、各々、コンタクト電極１４の突起部１４ａを形成するためのものである。開口部１０７ｂは、各々、固定部１１においてコンタクト電極１４が接合する領域を露出させるためのものである。開口部１０７ｃは、固定部１１において駆動電極１６が接合する領域を露出させるためのものである。
【００６１】
次に、前工程（犠牲層１０７のパターニング工程）にて露出した箇所上および犠牲層１０７上にわたって、例えば図１０（ｂ）に示すように第１シード層１０８ａを形成する（図の簡潔化のため図８および図９では省略）。第１シード層１０８ａは、材料基板Ｓ１’の第１層１０１と密着性のよい材料よりなり、例えば、Ｃｒ、Ｍｏ、ＴｉもしくはＮｉ、またはこれらを含む合金よりなる。このような第１シード層１０８ａは、例えば、スパッタリング法によって厚さ１μｍに形成される。
【００６２】
次に、上述のようにして形成された第１シード層１０８ａ上に、例えば図１０（ｃ）に示すように第２シード層１０８ｂを形成する（図の簡潔化のため図８および図９では省略）。第２シード層１０８ｂは、後出のめっき形成部と密着性のよい材料よりなる。このような第２シード層１０８ｂは、例えば、スパッタリング法によって厚さ３００ｎｍのＡｕを成膜することによって形成することができる。この第２シード層１０８ｂおよび上述の第１シード層１０８ａは、後出の電気めっき法を実行する際に使用する通電用のシード層１０８をなす。
【００６３】
次に、図８（ｂ）および図１１（ａ）に示すようにレジストパターン１０９を形成する。レジストパターン１０９は、各コンタクト電極１４に対応する開口部１０９ａおよび駆動電極１６に対応する開口部１０９ｂを有する。
【００６４】
次に、図８（ｃ）および図１１（ｂ）に示すように、開口部１０７ａを充たす突起部１４ａを有する各コンタクト電極１４および駆動電極１６を形成する。具体的には、レジストパターン１０９によって覆われずに露出する上述のシード層１０８上に、電気めっき法により例えばＡｕを成長させる。成長させるめっき材料の厚さは例えば２０μｍである。
【００６５】
次に、図９（ａ）に示すように、例えばウエットエッチングにより、レジストパターン１０９を除去する。
【００６６】
次に、第２シード層１０８ｂにおいて露出している部分を、例えば図１１（ｃ）に示すように除去する。第２シード層１０８ｂが例えば金よりなる場合には、本工程での除去手法としてイオンミリングを採用するのが好ましい。
【００６７】
次に、第１シード層１０８ａにおいて露出している部分を、例えば図１２（ａ）に示すように除去する。第１シード層１０８ａが例えばＭｏよりなる場合には、本工程での除去手法として反応性イオンエッチングを採用するのが好ましい。
【００６８】
次に、図９（ｂ）および図１２（ｂ）に示すように、犠牲層１０７および中間層１０３の一部を除去する。具体的には、犠牲層１０７および中間層１０３に対してウエットエッチング処理を施す。本エッチング処理では、まず犠牲層１０７が除去され、その後、スリット１８に臨む箇所から中間層１０３の一部が除去される。このエッチング処理は、可動部１２の全体と第２層１０２との間に適切に空隙が形成された後に停止する。このようにして、中間層１０３において境界層１７が残存形成される。また、第２層１０２は、ベース基板Ｓ１を構成することとなる。
【００６９】
次に、図１２（ｃ）に示すように、ウエットエッチングによって、少なくとも、コンタクト電極１４の突起部１４ａにおけるコンタクト電極１３側表面のシード層１０８の最もコンタクト電極１３側の第１シード層１０８ａ（除去対象層Ｒ１）を除去する。これによって、図９（ｃ）および図１２（ｃ）に示すように、コンタクト電極１３とコンタクト電極１４の突起部１４ａとの間にエアギャップＧ１が形成されることとなる。本工程でのエッチング液としては、第１シード層１０８ａがＣｒよりなる場合には、例えば硝酸第２セリウムアンモニウム水溶液を使用することができ、第１シード層１０８ａがＭｏよりなる場合には、例えば硝酸およびリン酸を含む水溶液を使用することができ、第１シード層１０８ａがＴｉよりなる場合には、例えばＢＨＦを使用することができ、第１シード層１０８ａがＮｉよりなる場合には、例えばリン酸と硝酸と酢酸を含む水溶液を使用することができる。また、本工程では、第１シード層１０８ａの一部である除去対象層Ｒ１が適切に除去されたうえで、材料基板Ｓ１’の第１層１０１上に立設するコンタクト電極１４および駆動電極１６の基端をなす第１シード層１０８ａが過度に侵食されないように、エッチング時間を調整する。第１層１０１に対するコンタクト電極１４および駆動電極１６の接合面積は、突起部１４ａのサイズと比較して相当程度に大きいので、そのような調整が可能である。
【００７０】
本工程を経ると、可動部１２に僅かな反りが生じ、可動部１２がコンタクト電極１４側に僅かに変位する（図示略）。上述のようにして形成された駆動電極１５には、その形成過程において内部応力が生じており、この内部応力の作用により、当該駆動電極１５とこれが接合する可動部１２とが反るのである。具体的には、可動部１２の自由端１２ｂがコンタクト電極１４に僅かに接近するように、可動部１２に変形ないし反りが生じる。この反りに起因する自由端１２ｂやコンタクト電極１３の変位量については、可動部１２上に上述のようにして成膜形成される駆動電極１５の厚さを制御することによって高精度に制御することができる。
【００７１】
この後、必要に応じて、超臨界乾燥法により素子全体を乾燥する。超臨界乾燥法によると、可動部１２がベース基板Ｓ１等に張り付いてしまうスティッキング現象を適切に回避することができる。以上のようにして、スイッチング素子Ｘ１を製造することができる。
【００７２】
本方法により製造されるスイッチング素子Ｘ１におけるコンタクト電極１３とコンタクト電極１４（ないしその突起部１４ａ）のエアギャップＧ１は、図１２（ｃ）を参照して上述した工程にて除去対象層Ｒ１を除去することによって形成される。除去対象層Ｒ１は、多層構造のシード層１０８の最下端の第１シード層１０８ａにおいてコンタクト電極１３に接する領域であり、図１０（ｂ）を参照して上述した工程にて成膜されたものである。そのため、本方法におけるコンタクト電極１３，１４間のエアギャップ形成の制御精度ないし制御性には、除去対象層Ｒ１の成膜における厚さの制御精度ないし制御性が直接に反映される。成膜の厚さ制御は、従来の方法に関して上述したハーフエッチングの制御よりも高精度に行うことができるので、そのような成膜の厚さ制御が直接に反映される、本方法におけるエアギャップ形成の制御は、従来の方法に関して上述したハーフエッチングの制御（即ち、エアギャップ形成における従来の制御手法）よりも高精度に行うことができる。このように、本方法は、コンタクト電極１３，１４間のエアギャップ形成を制御しやすい。エアギャップ形成の制御性が高いことは、スイッチング素子Ｘ１の低駆動電圧化の観点から好ましい。
【００７３】
また、本方法においては、図１０（ｂ）を参照して上述した工程にてコンタクト電極１３上に成膜される除去対象層Ｒ１の表面は、平滑性が高く、従来の方法に関して上述したハーフエッチングによって形成される凹部９４ａの底面よりも表面凹凸は相当程度に小さい。そして、本方法により形成されるコンタクト電極１４の突起部１４ａの先端表面には、当該除去対象層Ｒ１の表面の平滑性が反映される。上述の従来の方法では、凹部９４ａの底面の比較的大きな凹凸が、コンタクト電極９３の突起部９３ａの先端表面に転写されるのに対し、本方法では、除去対象層Ｒ１の表面の平滑性が反映されることによって、コンタクト電極１４の突起部１４ａの先端表面も平滑性高く形成されるのである。コンタクト電極１４の突起部１４ａの先端表面はコンタクト電極１３と接触する箇所であるところ、突起部１４ａの先端表面の平滑性が高いほど、当該接触の面積は大きくなり、コンタクト電極１３，１４間の接触抵抗は小さくなる傾向にある。したがって、本方法は、コンタクト電極１３，１４間の接触抵抗を低減するのに適する。コンタクト電極１３，１４間の接触抵抗が小さいことは、スイッチング素子Ｘ１の挿入損失を低減するうえで好ましい。
【００７４】
以上のように、スイッチング素子Ｘ１の第１の製造方法は、コンタクト電極１３，１４間のエアギャップ形成を制御しやすく、且つ、コンタクト電極１３，１４間の接触抵抗を低減するのに適する。
【００７５】
加えて、本方法では、コンタクト電極１３に対向する部位を有するコンタクト電極１４について、めっき法によって厚く形成することができる。そのため、一対のコンタクト電極１４については、所望の低抵抗を実現するための充分な厚さを設定することが可能である。厚いコンタクト電極１４は、スイッチング素子Ｘ１の挿入損失を低減するうえで好ましい。
【００７６】
図１３から図１６は、スイッチング素子Ｘ１の第２の製造方法を、図３および図４に相当する断面の変化として表す。また、図１７から図１９は、当該製造方法における突起部形成箇所近傍のプロセスを拡大して表す。
【００７７】
本方法においては、まず、図１３（ａ）に示すように、上述の材料基板Ｓ１’の第１層１０１上に導体膜１０４および保護膜１１０を形成する。導体膜１０４の形成については、具体的には、第１の製造方法に関して図６（ｂ）を参照して上述したのと同様である。保護膜１１０は、例えばスパッタリング法によって形成され、例えば、Ｃｒ、Ｍｏ、ＴｉもしくはＮｉ、またはこれらを含む合金よりなる。保護膜１１０の厚さは例えば５００ｎｍである。
【００７８】
次に、図１３（ｂ）に示すように、フォトリソ法により保護膜１１０上にレジストパターン１０５，１０６を形成する。レジストパターン１０５は、コンタクト電極１３に対応するパターン形状を有する。レジストパターン１０６は、駆動電極１５に対応するパターン形状を有する。
【００７９】
次に、図１３（ｃ）に示すように、レジストパターン１０５，１０６をマスクとして利用して保護膜１１０に対してエッチング処理を施すことにより、保護膜１１０ａ，１１０ｂを形成する。本工程におけるエッチング手法としては、反応性イオンエッチングを採用することができる。
【００８０】
次に、図１４（ａ）に示すように、レジストパターン１０５，１０６をマスクとして利用して導体膜１０４に対してエッチング処理を施すことにより、コンタクト電極１３および駆動電極１５を形成する。本工程におけるエッチング手法としては、イオンミリングを採用することができる。
【００８１】
次に、レジストパターン１０５，１０６を除去した後、図１４（ｂ）に示すように、第１層１０１にエッチング処理を施すことによってスリット１８を形成する。具体的には、第１の製造方法に関して図７（ｂ）を参照して上述したのと同様である。本工程にて、固定部１１および可動部１２が成形されることとなる。
【００８２】
次に、図１４（ｃ）に示すように、スリット１８を塞ぐようにして材料基板Ｓ１’の第１層１０１側に犠牲層１０７を形成する。具体的には、第１の製造方法に関して図７（ｃ）を参照して上述したのと同様である。
【００８３】
次に、犠牲層１０７をパターニングすることによって、図１５（ａ）および図１７（ａ）に示すように開口部１０７ａを形成して保護膜１１０ａを部分的に露出させ、且つ、図１５（ａ）に示すように開口部１０７ｂ，１０７ｃを形成する。具体的には、第１の製造方法に関して図８（ａ）および図１０（ａ）を参照して上述したのと同様である。
【００８４】
次に、前工程（犠牲層１０７のパターニング工程）にて露出した箇所上および犠牲層１０７上にわたって、例えば図１７（ｂ）に示すように第１シード層１０８ａを形成する（図の簡潔化のため図１５および図１６では省略）。第１シード層１０８ａは、材料基板Ｓ１’の第１層１０１と密着性のよい材料よりなり、例えば、Ｃｒ、Ｍｏ、ＴｉもしくはＮｉ、またはこれらを含む合金よりなる。このような第１シード層１０８ａは、例えば、スパッタリング法によって厚さ１μｍに形成される。
【００８５】
次に、上述のようにして形成された第１シード層１０８ａ上に、例えば図１７（ｃ）に示すように第２シード層１０８ｂを形成する（図の簡潔化のため図１５および図１６では省略）。第２シード層１０８ｂは、後出のめっき形成部と密着性のよい材料よりなる。このような第２シード層１０８ｂは、例えば、スパッタリング法によって厚さ３００ｎｍのＡｕを成膜することによって形成することができる。この第２シード層１０８ｂおよび上述の第１シード層１０８ａは、後出の電気めっき法を実行する際に使用する通電用のシード層１０８をなす。
【００８６】
次に、図１５（ｂ）および図１８（ａ）に示すようにレジストパターン１０９を形成する。レジストパターン１０９は、各コンタクト電極１４に対応する開口部１０９ａおよび駆動電極１６に対応する開口部１０９ｂを有する。
【００８７】
次に、図１５（ｃ）および図１８（ｂ）に示すように、開口部１０７ａを充たす突起部１４ａを有する各コンタクト電極１４および駆動電極１６を形成する。具体的には、第１の製造方法に関して図８（ｃ）および図１１（ｂ）を参照して上述したのと同様である。
【００８８】
次に、図１６（ａ）に示すように、例えばウエットエッチングにより、レジストパターン１０９を除去する。
【００８９】
次に、第２シード層１０８ｂにおいて露出している部分を、例えば図１８（ｃ）に示すように除去する。続いて、第１シード層１０８ａにおいて露出している部分を、例えば図１９（ａ）に示すように除去する。
【００９０】
次に、図１６（ｂ）および図１９（ｂ）に示すように、犠牲層１０７および中間層１０３の一部を除去する。具体的には、第１の製造方法に関して図９（ｂ）および図１２（ｂ）を参照して上述したのと同様である。
【００９１】
次に、図１９（ｃ）に示すように、ウエットエッチングによって、保護膜１１０ａ，１１０ｂ、および、コンタクト電極１４の突起部１４ａにおけるコンタクト電極１３側表面のシード層１０８の最もコンタクト電極１３側の第１シード層１０８ａ（除去対象層Ｒ２）を除去する。これによって、図１６（ｃ）および図１９（ｃ）に示すように、コンタクト電極１３とコンタクト電極１４の突起部１４ａとの間にエアギャップＧ２が形成されることとなる。保護膜１１０ａ，１１０ｂおよび第１シード層１０８ａないし除去対象層Ｒ２が異なる材料よりなる場合には、保護膜１１０ａ，１１０ｂに対するウエットエッチングと第１シード層１０８ａに対するウエットエッチングは異なるプロセスで行い、同一材料よりなる場合には、保護膜１１０ａ，１１０ｂに対するウエットエッチングと第１シード層１０８ａに対するウエットエッチングは単一のプロセスで行う。エッチング液としては、保護膜１１０ａ，１１０ｂや第１シード層１０８ａがＣｒよりなる場合には、例えば硝酸第２セリウムアンモニウム水溶液を使用することができ、保護膜１１０ａ，１１０ｂや第１シード層１０８ａがＭｏよりなる場合には、例えば硝酸およびリン酸を含む水溶液を使用することができ、保護膜１１０ａ，１１０ｂや第１シード層１０８ａがＴｉよりなる場合には、例えばＢＨＦを使用することができ、保護膜１１０ａ，１１０ｂや第１シード層１０８ａがＮｉよりなる場合には、例えばリン酸と硝酸と酢酸を含む水溶液を使用することができる。また、本工程では、第１シード層１０８ａの一部である除去対象層Ｒ２が適切に除去されたうえで、材料基板Ｓ１’の第１層１０１上に立設するコンタクト電極１４および駆動電極１６の基端をなす第１シード層１０８ａが過度に侵食されないように、エッチング時間を調整する。第１層１０１に対するコンタクト電極１４および駆動電極１６の接合面積は、突起部１４ａのサイズと比較して相当程度に大きいので、そのような調整が可能である。
【００９２】
本工程を経ると、可動部１２に僅かな反りが生じ、可動部１２がコンタクト電極１４側に僅かに変位する（図示略）。可動部１２の反りに起因する自由端１２ｂやコンタクト電極１３の変位量については、可動部１２上に上述のようにして成膜形成される駆動電極１５の厚さを制御することによって高精度に制御することができる。具体的には、第１の製造方法に関して図１２（ｃ）を参照して上述したとおりである。
【００９３】
この後、必要に応じて、超臨界乾燥法により素子全体を乾燥する。以上のようにして、スイッチング素子Ｘ１を製造することができる。
【００９４】
本方法により製造されるスイッチング素子Ｘ１におけるコンタクト電極１３とコンタクト電極１４（ないしその突起部１４ａ）のエアギャップＧ２は、図１６（ｃ）および図１９（ｃ）を参照して上述したように保護膜１１０ａおよび除去対象層Ｒ２を除去することによって形成される。保護膜１１０ａはコンタクト電極１３上に成膜形成されたものであり、且つ、除去対象層Ｒ２は、多層構造のシード層１０８の最下端の第１シード層１０８ａにおいて保護膜１１０ａに接する領域であって図１７（ｂ）を参照して上述した工程にて成膜されたものである。そのため、本方法におけるコンタクト電極１３，１４間のエアギャップ形成の制御精度ないし制御性には、保護膜１１０ａおよび除去対象層Ｒ２の各成膜における厚さの制御精度ないし制御性が直接に反映される。成膜の厚さ制御は、従来の方法に関して上述したハーフエッチングの制御よりも高精度に行うことができるので、そのような成膜の厚さ制御が直接に反映される、本方法におけるエアギャップ形成の制御は、従来の方法に関して上述したハーフエッチングの制御（即ち、エアギャップ形成における従来の制御手法）よりも高精度に行うことができる。このように、本方法は、コンタクト電極１３，１４間のエアギャップ形成を制御しやすい。エアギャップ形成の制御性が高いことは、スイッチング素子Ｘ１の低駆動電圧化の観点から好ましい。
【００９５】
また、本方法において、コンタクト電極１３上に成膜形成される保護膜１１０ａの表面は平滑性が高い。したがって、保護膜１１０ａ上に成膜される除去対象層Ｒ２の表面も、平滑性が高く、従来の方法に関して上述したハーフエッチングによって形成される凹部９４ａの底面よりも表面凹凸は相当程度に小さい。そして、本方法により形成されるコンタクト電極１４の突起部１４ａの先端表面には、除去対象層Ｒ２の表面の平滑性が反映される。したがって、本方法は、コンタクト電極１３，１４間の接触抵抗を低減するのに適する。コンタクト電極１３，１４間の接触抵抗が小さいことは、スイッチング素子Ｘ１の挿入損失を低減するうえで好ましい。
【００９６】
以上のように、スイッチング素子Ｘ１の第２の製造方法は、コンタクト電極１３，１４間のエアギャップ形成を制御しやすく、且つ、コンタクト電極１３，１４間の接触抵抗を低減するのに適する。
【００９７】
本方法においては、コンタクト電極１３をパターニング形成する際にマスクとして機能するレジストパターン１０５は、例えば図１４（ａ）に示すように、コンタクト電極１３上に直接に積層形成されず、保護膜１１０ａを介してコンタクト電極１３上に形成される。したがって、本方法では、レジストパターン１０５を除去するための工程を経た後において、レジスト残渣がコンタクト電極１３に直接に付着することはない。レジストパターン１０５に由来するレジスト残渣が存在するとしても、それは保護膜１１０ａに付着している。当該レジスト残渣は、図１６（ｃ）および図１９（ｃ）を参照して上述した工程にて保護膜１１０ａを除去する際に、保護膜１１０ａに伴って除去される。また、犠牲層１０７に由来する残渣が保護膜１１０ａに付着するとしても、当該残渣も保護膜１１０ａに伴って除去される。このような本方法は、コンタクト電極１３，１４間の接触抵抗を低減するうえで好ましい。製造されたスイッチング素子Ｘ１のコンタクト電極１３に仮にレジスト残渣が付着していると、コンタクト電極１３，１４間の接触抵抗が上昇してしまう場合がある。
【００９８】
図２０から図２２は、スイッチング素子Ｘ１の第３の製造方法を、図３および図４に相当する断面の変化として表す。また、図２３から図２５は、当該製造方法における突起部形成箇所近傍のプロセスを拡大して表す。
【００９９】
本方法においては、まず、図２０（ａ）に示すように、上述の材料基板Ｓ１’の第１層１０１にエッチング処理を施すことによってスリット１８を形成する。具体的には、第１の製造方法に関して図７（ｂ）を参照して上述したのと同様である。本工程にて、固定部１１および可動部１２が成形されることとなる。
【０１００】
次に、図２０（ｂ）に示すように、中間層１０３の一部を除去する。具体的には、中間層１０３に対し、エッチング液として例えばＢＨＦを用いるウエットエッチング処理を施す。本エッチング処理では、スリット１８に臨む箇所から中間層１０３の一部が除去される。このエッチング処理は、可動部１２の全体と第２層１０２との間に適切に空隙が形成された後に停止する。このようにして、中間層１０３において境界層１７が残存形成される。また、第２層１０２は、ベース基板Ｓ１を構成することとなる。
【０１０１】
次に、図２０（ｃ）に示すように、コンタクト電極１３およびその上の保護膜１１０ａ、並びに、駆動電極１５およびその上の保護膜１１０ｂを形成する。コンタクト電極１３および駆動電極１５の形成手法は、第１の製造方法において上述したのと同様である。保護膜１１０ａ，１１０ｂの形成手法は、第２の製造方法において上述したのと同様である。
【０１０２】
次に、図２１（ａ）に示すように、可動部１２、コンタクト電極１３、駆動電極１５、および保護膜１１０ａ，１１０ｂを覆いつつ、スリット１８を塞ぐようにして材料基板Ｓ１’の第１層１０１側に犠牲層１１１を形成する。犠牲層材料としては例えばポリイミドを採用することができる。犠牲層１１１は、例えばスピンコーティング法によって形成される。形成される犠牲層１１１の厚さは例えば５μｍである。
【０１０３】
次に、犠牲層１１１をパターニングすることによって、図２１（ｂ）および図２３（ａ）に示すように開口部１１１ａを形成して保護膜１１０ａを部分的に露出させ、且つ、図２１（ｂ）に示すように開口部１１１ｂ，１１１ｃを形成する。具体的には、フォトリソ法により犠牲層１１１上に所定のレジストパターンを形成した後、当該レジストパターンをマスクとして利用して犠牲層１１１に対してエッチング処理を施す。エッチング手法としては、ウエットエッチングを採用することができる。ウエットエッチングのためのエッチング液としては、例えばＢＨＦを採用することができる。或は、犠牲層材料として感光性を有するものを用いる場合には、露光および現像によって犠牲層１１１をパターニングすることができる。開口部１１１ａは、各々、コンタクト電極１４の突起部１４ａを形成するためのものである。開口部１１１ｂは、各々、固定部１１においてコンタクト電極１４が接合する領域を露出させるためのものである。開口部１１１ｃは、固定部１１において駆動電極１６が接合する領域を露出させるためのものである。
【０１０４】
次に、前工程（犠牲層１１１のパターニング工程）にて露出した箇所上および犠牲層１１１上にわたって、例えば図２３（ｂ）に示すように第１シード層１０８ａを形成する（図の簡潔化のため図２１および図２２では省略）。第１シード層１０８ａは、材料基板Ｓ１’の第１層１０１と密着性のよい材料よりなり、例えば、Ｃｒ、Ｍｏ、ＴｉもしくはＮｉ、またはこれらを含む合金よりなる。このような第１シード層１０８ａは、例えば、スパッタリング法によって厚さ１μｍに形成される。
【０１０５】
次に、上述のようにして形成された第１シード層１０８ａ上に、例えば図２３（ｃ）に示すように第２シード層１０８ｂを形成する（図の簡潔化のため図２１および図２２では省略）。第２シード層１０８ｂは、後出のめっき形成部と密着性のよい材料よりなる。このような第２シード層１０８ｂは、例えば、スパッタリング法によって厚さ３００ｎｍのＡｕを成膜することによって形成することができる。この第２シード層１０８ｂおよび上述の第１シード層１０８ａは、後出の電気めっき法を実行する際に使用する通電用のシード層１０８をなす。
【０１０６】
次に、図２１（ｃ）および図２４（ａ）に示すようにレジストパターン１０９を形成する。レジストパターン１０９は、各コンタクト電極１４に対応する開口部１０９ａおよび駆動電極１６に対応する開口部１０９ｂを有する。
【０１０７】
次に、図２２（ａ）および図２４（ｂ）に示すように、開口部１１１ａを充たす突起部１４ａを有する各コンタクト電極１４および駆動電極１６を形成する。具体的には、レジストパターン１０９によって覆われずに露出する上述のシード層１０８上に、電気めっき法により例えばＡｕを成長させる。成長させるめっき材料の厚さは例えば２０μｍである。
【０１０８】
次に、例えばウエットエッチングによってレジストパターン１０９を除去した後、第２シード層１０８ｂにおいて露出している部分を、例えば図２４（ｃ）に示すように除去する。続いて、第１シード層１０８ａにおいて露出している部分を、例えば図２５（ａ）に示すように除去する。
【０１０９】
次に、図２２（ｂ）および図２５（ｂ）に示すように、犠牲層１１１を除去する。除去手法としては、例えば、酸素プラズマを作用させて除去する手法を採用することができる。
【０１１０】
次に、図２５（ｃ）に示すように、ウエットエッチングによって、保護膜１１０ａ，１１０ｂ、および、コンタクト電極１４の突起部１４ａにおけるコンタクト電極１３側表面のシード層１０８の最もコンタクト電極１３側の第１シード層１０８ａ（除去対象層Ｒ２）を除去する。これによって、図２２（ｃ）および図２５（ｃ）に示すように、コンタクト電極１３とコンタクト電極１４の突起部１４ａとの間にエアギャップＧ２が形成されることとなる。本工程について、具体的には、第２の製造方法に関して図１６（ｃ）および図１９（ｃ）を参照して上述したのと同様である。
【０１１１】
本工程を経ると、可動部１２に僅かな反りが生じ、可動部１２がコンタクト電極１４側に僅かに変位する（図示略）。可動部１２の反りに起因する自由端１２ｂやコンタクト電極１３の変位量については、可動部１２上に上述のようにして成膜形成される駆動電極１５の厚さを制御することによって高精度に制御することができる。具体的には、第１の製造方法に関して図１２（ｃ）を参照して上述したとおりである。
【０１１２】
この後、必要に応じて、超臨界乾燥法により素子全体を乾燥する。以上のようにして、スイッチング素子Ｘ１を製造することができる。
【０１１３】
スイッチング素子Ｘ１の第３の製造方法は、第２の製造方法と同様の理由で、コンタクト電極１３，１４間のエアギャップ形成を制御しやすく、且つ、コンタクト電極１３，１４間の接触抵抗を低減するのに適する。
【０１１４】
本方法においては、コンタクト電極１３および駆動電極１５を形成するよりも前に、図２０（ｂ）を参照して上述したように、エッチング液として例えばＢＨＦを用いるウエットエッチング処理によって中間層１０３の一部を除去する（これによって可動部１２は第２層１０２からリリースされる）。そして、図２１（ａ）を参照して上述した工程にてコンタクト電極１３および駆動電極１５を覆うようにして形成した犠牲層１１１については、図２２（ｂ）を参照して上述した工程にて、エッチング液としてＢＨＦを用いたウエットエッチング処理を行わずに除去することが可能である。したがって、本方法によると、コンタクト電極１３や駆動電極１５がＢＨＦなどの強いエッチング液に曝されるのを回避することができる。コンタクト電極１３や駆動電極１５がＢＨＦなどの強いエッチング液に曝されると、第１層１０１ないし可動部１２からコンタクト電極１３や駆動電極１５は剥離しやすくなる。
【０１１５】
加えて、コンタクト電極１３上の保護膜１１０ａを利用する本方法によると、コンタクト電極１３に所定の残渣（例えば、レジストパターン１０５に由来する残渣や、犠牲層１１１に由来する残渣）が付着するのを防止することができる。これは、コンタクト電極１３，１４間の接触抵抗を低減するのに資する。
【０１１６】
図２６から図３０は、本発明の第２の実施形態に係るスイッチング素子Ｘ２を表す。図２６は、スイッチング素子Ｘ２の平面図であり、図２７は、スイッチング素子Ｘ２の一部省略平面図である。図２８から図３０は、図２６の線XXVIII−XXVIII、線XXIX−XXIX、および線XXX-XXXに沿った断面図である。
【０１１７】
スイッチング素子Ｘ２は、ベース基板Ｓ２と、固定部２１と、可動部２２と、コンタクト電極２３と、一対のコンタクト電極２４Ａ，２４Ｂ（図２７において省略）と、駆動電極２５と、駆動電極２６（図２７において省略）とを備える。
【０１１８】
固定部２１は、図２８から図３０に示すように、境界層２７を介してベース基板Ｓ２に接合している。また、固定部２１は、単結晶シリコンなどのシリコン材料よりなる。固定部２１を構成するシリコン材料は、１０００Ω・ｃｍ以上の抵抗率を有するのが好ましい。境界層２７は例えば二酸化シリコンよりなる。
【０１１９】
可動部２２は、例えば図２６、図２７、または図３０に表れているように、固定部２１に固定された固定端２２ａと自由端２２ｂとを有してベース基板Ｓ２に沿って延び、スリット２８を介して固定部２１に囲まれている。また、可動部２２は非対称な形状を有する。このような可動部２２は、例えば単結晶シリコンよりなる。
【０１２０】
コンタクト電極２３は、図２７によく表れているように、可動部２２上にて自由端２２ｂ近くに設けられている。コンタクト電極２３は、所定の導電材料よりなり、例えば、Ｍｏ下地膜とその上のＡｕ膜とからなる積層構造を有する。
【０１２１】
コンタクト電極２４Ａ，２４Ｂは、図２８または図３０に示すように、固定部２１上に立設されており、且つ、コンタクト電極１３に向かって延出する突起部２４ａ，２４ｂを有する。突起部２４ａの先端はコンタクト電極２３に当接している。また、各コンタクト電極２４Ａ，２４Ｂは、所定の配線（図示略）を介してスイッチング対象の所定の回路に接続されている。コンタクト電極２４Ａ，２５Ｂの構成材料としては、Ａｕを採用することができる。
【０１２２】
駆動電極２５は、図２７によく表れているように可動部２２上および固定部２１上にわたって設けられている。駆動電極２５の構成材料としては、コンタクト電極２３の構成材料と同一のものを採用することができる。
【０１２３】
駆動電極２６は、駆動電極２５との間に静電引力（駆動力）を発生させるためのものであり、図２９によく表れているように、その両端が固定部２１に接合して駆動電極２５の上方を跨ぐように立設されている。また、駆動電極２６は、所定の配線（図示略）を介してグラウンド接続されている。駆動電極２６の構成材料としては、コンタクト電極２４Ａ，２４Ｂの構成材料と同一のものを採用することができる。
【０１２４】
駆動電極２５，２６は、スイッチング素子Ｘ２における静電型駆動機構をなし、図２９に示すように、可動部２２上に駆動力発生領域Ｄを有する。この駆動力発生領域Ｄは、図３０によく表れているように、駆動電極２５において駆動電極２６に対向する領域である。
【０１２５】
スイッチング素子Ｘ２は、図２７によく表れているように、可動部２２の形状について非対称性を有する。具体的には、仮想線Ｆ1（可動部２２の固定端２２ａの長さを２等分する点Ｐ1と、コンタクト電極２３おいてコンタクト電極２４Ａの突起部２４ａに当接する箇所Ｃ１とを通る）から、可動部２２の重心位置が比較的大きく外れるように、可動部２２は非対称な形状を有するのである。これとともに、スイッチング素子Ｘ２は、駆動電極２５，２６により構成される駆動機構における駆動力発生領域Ｄの配置について、非対称性を有する。具体的には、仮想線Ｆ2（可動部２２の固定端２２ａの長さを２等分する点Ｐ1と、コンタクト電極２３おいてコンタクト電極２４Ｂの突起部２４ｂに対向する箇所Ｃ２および前記箇所Ｃ１の間を２等分する点Ｐ2とを通る）から、駆動力発生領域Ｄの重心位置Ｏが比較的大きく外れるように、駆動力発生領域Ｄは非対称な形状を有するのである。
【０１２６】
このようなスイッチング素子Ｘ２において、駆動電極２５に電位を付与すると、駆動電極２５，２６間には静電引力が発生する。付与電位が充分に高い場合、可動部２２は、コンタクト電極２３が、コンタクト電極２４Ａの突起部２４ａと当接した状態で、コンタクト電極２４Ｂの突起部２４ｂに当接するまで動作ないし弾性変形する。このようにして、スイッチング素子Ｘ２の閉状態が達成される。閉状態においては、コンタクト電極２３により一対のコンタクト電極２４Ａ，２４Ｂが電気的に橋渡しされ、電流がコンタクト電極２４Ａ，２４Ｂ間を通過することが許容される。このようなスイッチオン動作により、例えば高周波信号のオン状態を達成することができる。
【０１２７】
一方、閉状態にあるスイッチング素子Ｘ２において、駆動電極２５に対する電位付与を停止することによって駆動電極２５，２６の間に作用する静電引力を消滅させると、可動部２２はその自然状態に復帰し、コンタクト電極２３は、コンタクト電極２４Ａの突起部２４ａと当接した状態で、コンタクト電極２４Ｂの突起部２４ｂから離隔する。このようにして、図２８に示すような、スイッチング素子Ｘ２の開状態が達成される。開状態では、一対のコンタクト電極２４Ａ，２４Ｂが電気的に分離され、電流がコンタクト電極２４Ａ，２４Ｂ間を通過することは阻まれる。このようなスイッチオフ動作により、例えば高周波信号のオフ状態を達成することができる。また、このような開状態にあるスイッチング素子Ｘ２については、上述したスイッチオン動作によって再び閉状態ないしオン状態に切り替えることが可能である。
【０１２８】
このようにして実質的に一接点型の動作をするスイッチング素子Ｘ２では、コンタクト電極２３とコンタクト電極２４Ａの突起部２４ａとが常時的に当接しているため、コンタクト電極２４Ａ，２４Ｂ（固定コンタクト電極）に対するコンタクト電極２３（可動コンタクト電極）の配向ばらつきを抑制することが可能なのである。コンタクト電極２４Ａ，２４Ｂに対するコンタクト電極２３の配向ばらつきが小さいことは、スイッチング素子Ｘ２の駆動電圧を低減するのに資する。
【０１２９】
図３１から図３４は、スイッチング素子Ｘ２の製造方法を、図２８および図２９に相当する断面の変化として表す。また、図３５から図３７は、当該製造方法における突起部形成箇所近傍のプロセスを拡大して表す。
【０１３０】
本方法においては、まず、図３１（ａ）に示すような材料基板Ｓ２’を用意する。材料基板Ｓ２’は、ＳＯＩ（silicon on insulator）基板であり、第１層２０１、第２層２０２、および、これらの間の中間層２０３よりなる積層構造を有する。材料基板Ｓ２’の構成は、例えば上述の材料基板Ｓ１’の構成と同一である。第１層２０１は、上述の固定部２１および可動部２２へと加工される。第２層２０２は、上述のベース基板Ｓ２へと加工される。中間層２０３は、上述の境界層２７へと加工される。
【０１３１】
次に、図３１（ｂ）に示すように、第１層２０１上に導体膜２０４および保護膜２０５を形成する。導体膜２０４の形成においては、例えば、スパッタリング法により、第１層２０１上にＣｒを成膜し、続いてその上にＡｕを成膜する。Ｃｒ膜の厚さは例えば５０ｎｍであり、Ａｕ膜の厚さは例えば５００ｎｍである。保護膜２０５は、例えばスパッタリング法によって形成され、例えば、Ｃｒ、Ｍｏ、ＴｉもしくはＮｉ、またはこれらを含む合金よりなる。保護膜２０５の厚さは例えば５００ｎｍである。
【０１３２】
次に、図３１（ｃ）に示すように、フォトリソ法により導体膜２０４上にレジストパターン２０６，２０７を形成する。レジストパターン２０６は、コンタクト電極２３に対応するパターン形状を有する。レジストパターン２０７は、駆動電極２５に対応するパターン形状を有する。
【０１３３】
次に、図３２（ａ）に示すように、レジストパターン２０６，２０７をマスクとして利用して導体膜２０４および保護膜２０５の各々に対してエッチング処理を施すことにより、第１層２０１上に、コンタクト電極２３およびその上の保護膜２０５ａ、並びに、駆動電極２５およびその上の保護膜２０５ｂを形成する。
【０１３４】
次に、レジストパターン２０６，２０７を除去した後、図３２（ｂ）に示すように、第１層２０１にエッチング処理を施すことによってスリット２８を形成する。具体的には、具体的には、スイッチング素子Ｘ１の第１の製造方法に関して図７（ｂ）を参照して上述したスリット形成手法と同様である。本工程にて、固定部２１および可動部２２が成形されることとなる。
【０１３５】
次に、図３２（ｃ）に示すように、可動部２２、コンタクト電極２３、駆動電極２５、および保護膜２０５ａ，２０５ｂを覆いつつ、スリット２８を塞ぐようにして材料基板Ｓ２’の第１層２０１側に犠牲層２０８を形成する。犠牲層材料としては例えば二酸化シリコンを採用することができる。犠牲層２０８を形成するための手法としては、例えばプラズマＣＶＤ法やスパッタリング法を採用することができる。形成される犠牲層２０８の厚さは例えば５μｍである。また、犠牲層材料としてはポリイミドを採用してもよい。
【０１３６】
次に、犠牲層２０８をパターニングすることによって、図３３（ａ）および図３５（ａ）に示すように開口部２０８ａ，２０８ｂを形成してコンタクト電極２３を部分的に露出させ、且つ、図３３（ａ）に示すように開口部２０８ｃ，２０８ｄ，２０８ｅを形成する。具体的には、フォトリソ法により犠牲層２０８上に所定のレジストパターンを形成した後、当該レジストパターンをマスクとして利用して犠牲層２０８に対してエッチング処理を施す。エッチング手法としては、ウエットエッチングを採用することができる。ウエットエッチングのためのエッチング液としては、例えばバッファードフッ酸（ＢＨＦ）を採用することができる。開口部２０８ａ，２０８ｂは、各々、コンタクト電極２４Ａ，２４Ｂの突起部２４ａ，２４ｂを形成するためのものである。開口部２０８ｃ，２０８ｄは、各々、固定部２１においてコンタクト電極２４Ａ，２４Ｂが接合する領域を露出させるためのものである。開口部２０８ｅは、固定部２１において駆動電極２６が接合する領域を露出させるためのものである。
【０１３７】
次に、図３３（ｂ）および図３５（ｂ）に示すように、保護膜２０５ａにおいて犠牲層２０８の開口部２０８ａに露出する領域をウエットエッチングにより除去する。本工程でのエッチング液としては、保護膜２０５ａがＣｒよりなる場合には、例えば硝酸第２セリウムアンモニウム水溶液を使用することができ、保護膜２０５ａがＭｏよりなる場合には、例えば硝酸およびリン酸を含む水溶液を使用することができ、保護膜２０５ａがＴｉよりなる場合には、例えばＢＨＦを使用することができ、保護膜２０５ａがＮｉよりなる場合には、例えばリン酸と硝酸と酢酸を含む水溶液を使用することができる。
【０１３８】
次に、犠牲層２０８のパターニング工程にて露出した箇所上および犠牲層２０８上にわたって、例えば図３５（ｃ）に示すように第１シード層２０９ａを形成する（図の簡潔化のため図３３および図３４では省略）。第１シード層２０９ａは、材料基板Ｓ２’の第１層２０１と密着性のよい材料よりなり、例えば、Ｃｒ、Ｍｏ、ＴｉもしくはＮｉ、またはこれらを含む合金よりなる。このような第１シード層２０９ａは、例えば、スパッタリング法によって厚さ１μｍに形成される。
【０１３９】
次に、上述のようにして形成された第１シード層２０９ａ上に、例えば図３６（ａ）に示すように第２シード層２０９ｂを形成する（図の簡潔化のため図３３および図３４では省略）。第２シード層２０９ｂは、後出のめっき形成部と密着性のよい材料よりなる。このような第２シード層２０９ｂは、例えば、スパッタリング法によって厚さ３００ｎｍのＡｕを成膜することによって形成することができる。この第２シード層２０９ｂおよび上述の第１シード層２０９ａは、後出の電気めっき法を実行する際に使用する通電用のシード層２０９をなす。
【０１４０】
次に、図３３（ｃ）および図３６（ｂ）に示すようにレジストパターン２１０を形成する。レジストパターン２１０は、コンタクト電極２４Ａ，２４Ｂに対応する開口部２１０ａ，２１０ｂおよび駆動電極２６に対応する開口部２１０ｃを有する。
【０１４１】
次に、図３４（ａ）および図３６（ｃ）に示すように、開口部２０８ａを充たす突起部２４ａを有するコンタクト電極２４Ａ、開口部２０８ｂを充たす突起部２４ｂを有するコンタクト電極２４Ｂ、および駆動電極２６を形成する。具体的には、レジストパターン２１０によって覆われずに露出する上述のシード層２０９上に、電気めっき法により例えばＡｕを成長させる。成長させるめっき材料の厚さは例えば２０μｍである。
【０１４２】
次に、図３４（ｂ）に示すように、例えばウエットエッチングによってレジストパターン２１０を除去した後、シード層２０９（第１シード層２０９ａ，第２シード層２０９ｂ）において露出している部分を、例えば図３７（ａ）に示すようにエッチング除去する。
【０１４３】
次に、図３４（ｃ）または図３７（ｂ）に示すように、犠牲層２０８および中間層２０３の一部を除去する。具体的には、犠牲層２０８および中間層２０３に対してウエットエッチング処理を施す。本エッチング処理では、まず犠牲層２０８が除去され、その後、スリット２８に臨む箇所から中間層２０３の一部が除去される。このエッチング処理は、可動部２２の全体と第２層２０２との間に適切に空隙が形成された後に停止する。このようにして、中間層２０３において境界層２７が残存形成される。また、第２層２０２は、ベース基板Ｓ２を構成することとなる。
【０１４４】
次に、図３７（ｃ）に示すように、ウエットエッチングによって、保護膜２０５ａ，２０５ｂ、および、少なくとも、コンタクト電極２４Ａ，２４Ｂの突起部２４ａ，２４Ｂにおけるコンタクト電極２３側表面のシード層２０９の最もコンタクト電極２３側の第１シード層２０９ａ（除去対象層Ｒ３，Ｒ４）を除去する。これによって、図３７（ｃ）に示すように、コンタクト電極２３とコンタクト電極２４Ａの突起部２４ａとの間にエアギャップＧ３が形成されるとともに、コンタクト電極２３とコンタクト電極２４Ｂの突起部２４ｂとの間にエアギャップＧ４が形成される。保護膜２０５ａ，２０５ｂおよび第１シード層２０９ａないし除去対象層Ｒ３，Ｒ４が異なる材料よりなる場合には、保護膜２０５ａ，２０５ｂに対するウエットエッチングと第１シード層２０９ａに対するウエットエッチングは異なるプロセスで行い、同一材料よりなる場合には、保護膜２０５ａ，２０５ｂに対するウエットエッチングと第１シード層２０９ａに対するウエットエッチングは単一のプロセスで行う。エッチング液としては、保護膜２０５ａ，２０５ｂや第１シード層２０９ａがＣｒよりなる場合には、例えば硝酸第２セリウムアンモニウム水溶液を使用することができ、保護膜２０５ａ，２０５ｂや第１シード層２０９ａがＭｏよりなる場合には、例えば硝酸およびリン酸を含む水溶液を使用することができ、保護膜２０５ａ，２０５ｂや第１シード層２０９ａがＴｉよりなる場合には、例えばＢＨＦを使用することができ、保護膜２０５ａ，２０５ｂや第１シード層２０９ａがＮｉよりなる場合には、例えばリン酸と硝酸と酢酸を含む水溶液を使用することができる。また、本工程では、第１シード層２０９ａの一部である除去対象層Ｒ３，Ｒ４が適切に除去されたうえで、材料基板Ｓ２’の第１層２０１上に立設するコンタクト電極２４Ａ，２４Ｂおよび駆動電極２６の基端をなす第１シード層２０９ａが過度に侵食されないように、エッチング時間を調整する。第１層２０１に対するコンタクト電極２４Ａ，２４Ｂおよび駆動電極２６の接合面積は、突起部２４ａ，２４ｂのサイズと比較して相当程度に大きいので、そのような調整が可能である。
【０１４５】
本工程を経ると、可動部２２に僅かな反りが生じ、可動部２２がコンタクト電極２４側に僅かに変位する（図示略）。上述のようにして形成された駆動電極２５には、その形成過程において内部応力が生じており、この内部応力の作用により、当該駆動電極２５とこれが接合する可動部２２とが反るのである。具体的には、可動部２２の自由端２２ｂがコンタクト電極２４に僅かに接近するように、可動部２２に変形ないし反りが生じる。この反りに起因する自由端２２ｂやコンタクト電極２３の変位量については、可動部２２上に上述のようにして成膜形成される駆動電極２５の厚さを制御することによって高精度に制御することができる。
【０１４６】
この後、必要に応じて、超臨界乾燥法により素子全体を乾燥する。以上のようにして、スイッチング素子Ｘ２を製造することができる。
【０１４７】
本方法は、実質的に、スイッチング素子Ｘ１の第１の製造方法および第２の製造方法を含む。本方法は、当該第１の製造方法が上述のようにコンタクト電極１３，１４間のエアギャップ形成を制御しやすく且つ接触抵抗を低減するのに適するのと同様の理由で、コンタクト電極２３とコンタクト電極２４Ａ（突起部２４ａ）の間のエアギャップ形成を制御しやすく（本実施形態では当該エアギャップが最終的になくなるように制御する）且つ接触抵抗を低減するのに適するとともに、当該第２の製造方法が上述のようにコンタクト電極１３，１４間のエアギャップ形成を制御しやすく且つ接触抵抗を低減するのに適するのと同様の理由で、コンタクト電極２３とコンタクト電極２４Ｂ（突起部２４ｂ）の間のエアギャップ形成を制御しやすく且つ接触抵抗を低減するのに適する。
【０１４８】
加えて、コンタクト電極２３上の保護膜２０５ａを利用する本方法によると、コンタクト電極２３に所定の残渣（例えば、レジストパターン２０６に由来する残渣や、犠牲層２０８に由来する残渣）が付着するのを防止することができる。これは、コンタクト電極２３，２４間の接触抵抗を低減するのに資する。
【０１４９】
本方法においては、スイッチング素子Ｘ１の第３の製造方法と実質的に同様に、コンタクト電極２３および駆動電極２５を形成する前に、図３２（ｂ）を参照して上述したようにスリット２８を形成して固定部２１および可動部２２を成形したうえで、図３４（ｃ）を参照して上述したように、ウエットエッチングによって中間層２０３の一部を除去して、可動部２２の全体と第２層２０２との間に空隙を形成してもよい。このような手法を採用すると、スイッチング素子Ｘ１の第３の製造方法に関して上述したのと実質的に同様に、コンタクト電極２３や駆動電極２５がＢＨＦなどの強いエッチング液に曝されるのを回避することができる。
【０１５０】
図３８は、本発明の第３の実施形態に係る通信機器３００の部分構成を表す。通信機器３００は、複数のＲＦ回路Ｃ１〜Ｃｍと、複数のアンテナＡ１〜Ａｍと、これらの間の合計ｍ個のスイッチング素子３０１を備え、例えば携帯電話として構成されている。
【０１５１】
複数のＲＦ回路Ｃ１〜Ｃｍは、各々、本実施形態ではデュプレクサであり、ＬＮＡやＰＡなどを含んで構成され、ベースバンドに接続されている。ＲＦ回路Ｃ１〜Ｃｍの各々は、通信機器３００が送受信に使用する周波数帯ごとに設けられたものである。複数のアンテナＡ１〜Ａｍは、各々、通信機器３００が送受信に使用する周波数帯ごとに設けられたものである。
【０１５２】
各スイッチング素子３０１は、複数のＲＦ回路Ｃ１〜Ｃｍと複数のアンテナＡ１〜Ａｍとの間の接続関係を通信周波数に応じて切り替えるためのものであり、選択された一のスイッチング素子３０１が必要に応じて閉状態ないしオン状態となるように制御される。このようなスイッチング素子３０１は、上述の第１〜第３の製造方法のいずれかにより得られたスイッチング素子Ｘ１、または、上述のようにして製造されたスイッチング素子Ｘ２によって、構成されている。
【０１５３】
以上のような複数のＲＦ回路Ｃ１〜Ｃｍ、複数のアンテナＡ１〜Ａｍ、および複数のスイッチング素子３０１を具備することによって、通信機器３００は、一台で複数の異なる周波数帯のシステムに対応可能なマルチバンド通信機器として稼働することができる。
【０１５４】
以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。
【０１５５】
(付記１)第１コンタクト電極と、
前記第１コンタクト電極に向かって延出する突起部を含んで前記第１コンタクト電極に対向する部位、を有する第２コンタクト電極と、を備え、
前記第１および第２コンタクト電極が当接可能に設けられているスイッチング素子を製造するための方法であって、
基板上に第１コンタクト電極を形成する工程と、
前記第１コンタクト電極を覆う犠牲層を形成する工程と、
前記犠牲層をパターニングして、少なくとも、前記第１コンタクト電極を部分的に露出させる開口部、を形成するパターニング工程と、
前記パターニング工程にて露出した箇所上および前記犠牲層上にわたって、少なくとも２層からなるシード層を形成する工程と、
前記犠牲層を介して前記第１コンタクト電極に対向し且つ前記開口部を充たす突起部を含む部位、を有する第２コンタクト電極を形成する工程と、
前記犠牲層を除去する工程と、
少なくとも、前記突起部における第１コンタクト電極側表面のシード層の最も第１コンタクト電極側の層、を除去する工程と、を含むスイッチング素子製造方法。
（付記２）前記第１コンタクト電極上に保護膜を形成する工程を含み、前記開口部を形成する前記工程では、前記犠牲層をパターニングして、少なくとも前記第１コンタクト電極上の前記保護膜の一部を露出させ、前記犠牲層を除去する前記工程より後に、前記保護膜を除去する工程を含む、付記１に記載のスイッチング素子製造方法。
（付記３）固定部と、
前記固定部に固定された固定端を有して延びる可動部と、
前記可動部上に設けられた第１コンタクト電極と、
前記第１コンタクト電極に向かって延出する突起部を含んで前記第１コンタクト電極に対向する部位、を有する第２コンタクト電極と、を備えるスイッチング素子を製造するための方法であって、
第１層、第２層、並びに当該第１および第２層の間の中間層よりなる積層構造を有する材料基板における前記第１層上に、第１コンタクト電極を形成する第１工程と、
前記第１層において可動部を成形する第２工程と、
前記可動部および前記第１コンタクト電極を覆う犠牲層を形成する第３工程と、
前記犠牲層をパターニングして、少なくとも、前記第１コンタクト電極を部分的に露出させる開口部、を形成する第４工程と、
前記第４工程にて露出した箇所上および前記犠牲層上にわたって、少なくとも２層からなるシード層を形成する第５工程と、
前記犠牲層を介して前記第１コンタクト電極に対向し且つ前記開口部を充たす突起部を含む部位、を有する第２コンタクト電極を形成する第６工程と、
前記犠牲層を除去する第７工程と、
前記第２層および前記可動部の間に介在する中間層を除去する第８工程と、
少なくとも、前記突起部における第１コンタクト電極側表面のシード層の最も第１コンタクト電極側の層、を除去する第９工程と、を含むスイッチング素子製造方法。
（付記４）前記第１コンタクト電極上に保護膜を形成する工程を含み、前記第４工程では、前記犠牲層をパターニングして、少なくとも前記第１コンタクト電極上の前記保護膜の一部を露出させ、前記第７工程より後に、前記保護膜を除去する工程を含む、付記３に記載のスイッチング素子製造方法。
（付記５）固定部と、
前記固定部に固定された固定端を有して延びる可動部と、
前記可動部上に設けられた第１コンタクト電極と、
前記第１コンタクト電極に向かって延出する第１突起部を含んで前記第１コンタクト電極に対向する部位、を有する第２コンタクト電極と、
前記第１コンタクト電極に向かって延出する第２突起部を含んで前記第１コンタクト電極に対向する部位、を有する第３コンタクト電極と、を備えるスイッチング素子を製造するための方法であって、
第１層、第２層、並びに当該第１および第２層の間の中間層よりなる積層構造を有する材料基板における前記第１層上に、第１コンタクト電極を形成する第１工程と、
前記第１コンタクト電極上に保護膜を形成する保護膜形成工程と、
前記第１層において可動部を成形する第２工程と、
前記可動部および前記第１コンタクト電極を覆う犠牲層を形成する第３工程と、
前記犠牲層をパターニングして、少なくとも、前記第１コンタクト電極上の前記保護膜を部分的に露出させる第１開口部および第２開口部、を形成する第４工程と、
前記保護膜において前記第１開口部に露出する領域を除去する保護膜部分除去工程と、
前記第４工程および前記保護膜部分除去工程にて露出した箇所上および前記犠牲層上にわたって、少なくとも２層からなるシード層を形成する第５工程と、
前記犠牲層を介して前記第１コンタクト電極に対向し且つ前記第１開口部を充たす第１突起部を含む部位、を有する第２コンタクト電極を形成し、また、前記犠牲層を介して前記第１コンタクト電極に対向し且つ前記第２開口部を充たす第２突起部を含む部位、を有する第３コンタクト電極を形成する、第６工程と、
前記犠牲層を除去する第７工程と、
前記第２層および前記可動部の間に介在する中間層を除去する第８工程と、
少なくとも、前記第１および第２突起部における第１コンタクト電極側表面のシード層の最も第１コンタクト電極側の層、を除去する第９工程と、
前記保護膜を除去する工程と、を含むスイッチング素子製造方法。
（付記６）前記第２工程を前記第１工程より前に行い、前記第８工程を前記第２工程より後であって前記第１工程より前に行う、付記３から５のいずれか一つに記載のスイッチング素子製造方法。
（付記７）前記シード層における最下端の層および／または前記保護膜は、クロム、モリブデン、チタンもしくはニッケル、またはこれらを含む合金よりなる、付記１から６のいずれか一つに記載のスイッチング素子製造方法。
（付記８）前記犠牲層はポリイミドよりなる、付記１から７のいずれか一つに記載のスイッチング素子製造方法。
（付記９）付記１から８のいずれか一つに記載の方法によって製造されたスイッチング素子。
（付記１０）付記９に記載のスイッチング素子を備える通信機器。
【図面の簡単な説明】
【０１５６】
【図１】本発明の第１の実施形態に係るスイッチング素子の平面図である。
【図２】図１に示すスイッチング素子の一部省略平面図である。
【図３】図１の線III−IIIに沿った断面図である。
【図４】図１の線IV−IVに沿った断面図である。
【図５】図１の線V−Vに沿った断面図である。
【図６】図１に示すスイッチング素子の第１の製造方法における一部の工程を表す。
【図７】図６の後に続く工程を表す。
【図８】図７の後に続く工程を表す。
【図９】図８の後に続く工程を表す。
【図１０】第１の製造方法における突起部形成箇所近傍のプロセスの一部を拡大して表す。
【図１１】図１０に示すプロセスより後のプロセスを拡大して表す。
【図１２】図１１に示すプロセスより後のプロセスを拡大して表す。
【図１３】図１に示すスイッチング素子の第２の製造方法における一部の工程を表す。
【図１４】図１３の後に続く工程を表す。
【図１５】図１４の後に続く工程を表す。
【図１６】図１５の後に続く工程を表す。
【図１７】第２の製造方法における突起部形成箇所近傍のプロセスの一部を拡大して表す。
【図１８】図１７に示すプロセスより後のプロセスを拡大して表す。
【図１９】図１８に示すプロセスより後のプロセスを拡大して表す。
【図２０】図１に示すスイッチング素子の第３の製造方法における一部の工程を表す。
【図２１】図２０の後に続く工程を表す。
【図２２】図２１の後に続く工程を表す。
【図２３】第３の製造方法における突起部形成箇所近傍のプロセスの一部を拡大して表す。
【図２４】図２３に示すプロセスより後のプロセスを拡大して表す。
【図２５】図２４に示すプロセスより後のプロセスを拡大して表す。
【図２６】本発明の第２の実施形態に係るスイッチング素子の平面図である。
【図２７】図２６に示すスイッチング素子の一部省略平面図である。
【図２８】図２６の線XXVIII−XXVIIIに沿った断面図である。
【図２９】図２６の線XXIX−XXIXに沿った断面図である。
【図３０】図２６の線XXX-XXXに沿った断面図である。
【図３１】図２６に示すスイッチング素子の製造方法における一部の工程を表す。
【図３２】図３１の後に続く工程を表す。
【図３３】図３２の後に続く工程を表す。
【図３４】図３３の後に続く工程を表す。
【図３５】図２６に示すスイッチング素子の製造方法における両突起部形成箇所近傍のプロセスを表す。
【図３６】図３５に示すプロセスより後のプロセスを拡大して表す。
【図３７】図３６に示すプロセスより後のプロセスを拡大して表す。
【図３８】本発明の第３の実施形態に係る通信機器の部分構成を表す。
【図３９】従来のスイッチング素子の部分構造を表す。
【図４０】図３９に示すスイッチング素子の製造方法における一部の工程を表す。
【図４１】図４０に示す製造方法における突起部形成箇所近傍のプロセスを拡大して表す。
【符号の説明】
【０１５７】
Ｘ１，Ｘ２，Ｘ３      スイッチング素子
Ｓ１，Ｓ２      ベース基板
１１，２１      固定部
１２，２２      可動部
１３，１４，２３，２４Ａ，２４Ｂ，９２，９３      コンタクト電極
１４ａ，２４ａ，２４ｂ      突起部
１５，１６，２５，２６      駆動電極
１７，２７      境界層
１８，２８      スリット
Ｓ１’，Ｓ２’      材料基板
１０１，２０１      第１層
１０２，２０２      第２層
１０３，２０３      中間層
１０４，２０４      導体膜
１０７，１１１，２０８      犠牲層
１１０，１１０ａ，１１０ｂ，２０５，２０５ａ，２０５ｂ      保護膜                                                                                
【図１】
0005098770.tif 000002
【図２】
0005098770.tif 000003
【図３】
0005098770.tif 000004
【図４】
0005098770.tif 000005
【図５】
0005098770.tif 000006
【図６】
0005098770.tif 000007
【図７】
0005098770.tif 000008
【図８】
0005098770.tif 000009
【図９】
0005098770.tif 000010
【図１０】
0005098770.tif 000011
【図１１】
0005098770.tif 000012
【図１２】
0005098770.tif 000013
【図１３】
0005098770.tif 000014
【図１４】
0005098770.tif 000015
【図１５】
0005098770.tif 000016
【図１６】
0005098770.tif 000017
【図１７】
0005098770.tif 000018
【図１８】
0005098770.tif 000019
【図１９】
0005098770.tif 000020
【図２０】
0005098770.tif 000021
【図２１】
0005098770.tif 000022
【図２２】
0005098770.tif 000023
【図２３】
0005098770.tif 000024
【図２４】
0005098770.tif 000025
【図２５】
0005098770.tif 000026
【図２６】
0005098770.tif 000027
【図２７】
0005098770.tif 000028
【図２８】
0005098770.tif 000029
【図２９】
0005098770.tif 000030
【図３０】
0005098770.tif 000031
【図３１】
0005098770.tif 000032
【図３２】
0005098770.tif 000033
【図３３】
0005098770.tif 000034
【図３４】
0005098770.tif 000035
【図３５】
0005098770.tif 000036
【図３６】
0005098770.tif 000037
【図３７】
0005098770.tif 000038
【図３８】
0005098770.tif 000039
【図３９】
0005098770.tif 000040
【図４０】
0005098770.tif 000041
【図４１】
0005098770.tif 000042