(57)【特許請求の範囲】
【請求項１】
少なくとも１つのクロックトラックをその上に有する記憶媒体にサーボトラックを書き込む方法であり、前記クロックトラックは前記記憶媒体に書き込まれたサーボトラックの位相を制御するために使用されるところの方法であって、
記憶媒体を、基準周波数から得られる回転数で回転させるステップと、
パターン周波数を有するサーボパターン信号を前記基準周波数から得るステップと、
クロックトラックを前記記憶媒体から読み取って、クロック周波数を有するクロック信号を得るステップと、
前記クロック信号に対するサーボパターン信号の位相を調整して、サーボパターン信号をクロック信号と同位相にするステップと、そして、
サーボトラックを前記サーボパターン信号に従って記憶媒体に書き込むステップと
を含む方法。
【請求項２】
前記サーボパターン信号の位相をクロック信号に対してデジタル的に調整して、前記サーボパターン信号を前記クロック信号と同位相にする、請求項１に記載の方法。
【請求項３】
前記パターン周波数を複数の離散値のうちの１つとの間で切り換え、かくして、前記クロック信号に対する前記サーボパターン信号の位相を調整するステップを含む、請求項２に記載の方法。
【請求項４】
デジタル位相ロックループを使用して、前記クロック信号に対する前記サーボパターン信号の位相を調整する、請求項２または３に記載の方法。
【請求項５】
前記デジタル位相ロックループがデュアルモジュラスプリスカラーを含み、そして、前記デュアルモジュラスプリスカラーを演算して、前記クロック信号に対する前記サーボパターン信号の位相を調整するステップを含む、請求項４に記載の方法。
【請求項６】
前記サーボパターン信号を得る前記ステップは、その出力が位相において互いに相対的に分離またはシフトされるところの２つの増幅器に基準周波数を渡すステップと、前記出力を加算するステップとを含み、加算された前記出力を用いて、前記サーボパターン信号を生成し、前記サーボパターン信号の位相を調整する前記ステップは、前記増幅器のうちの少なくとも１つの増幅器のゲインを調整することを含む、請求項１ないし４のいずれか１つに記載の方法。
【請求項７】
少なくとも１つのクロックトラックをその上に有する記憶媒体にサーボトラックを書き込む方法であり、前記クロックトラックは前記記憶媒体に書き込まれたサーボトラックの位相を制御するために使用されるところの方法であって、
パターン周波数を有するサーボパターン信号を生成するステップと、
クロックトラックを前記記憶媒体から読み取って、クロック周波数を有するクロック信号を得るステップと、
前記クロック信号に対する前記サーボパターン信号の位相をデジタル的に調整して、前記サーボパターン信号を前記クロック信号と同位相にするステップと、そして、
サーボトラックを前記サーボパターン信号に従って前記記憶媒体に書き込むステップとを含む方法。
【請求項８】
前記パターン周波数を複数の離散値のうちの１つとの間で切り換え、かくして、前記クロック信号に対する前記サーボパターン信号の位相を調整するステップを含む、請求項７に記載の方法。
【請求項９】
デジタル位相ロックループを使用して、前記クロック信号に対する前記サーボパターン信号の位相を調整する、請求項７または８に記載の方法。
【請求項１０】
前記デジタル位相ロックループがデュアルモジュラスプリスカラーを含み、そして、前記デュアルモジュラスプリスカラーを演算して、前記クロック信号に対する前記サーボパターン信号の位相を調整するステップを含む、請求項９に記載の方法。
【請求項１１】
前記サーボパターン信号を得る前記ステップは、その出力が位相において互いに相対的に分離あるいはシフトされるところの２つの増幅器に基準周波数を渡すステップと、位相分離された前記出力を加算するステップとを含み、加算された前記出力を用いて、前記サーボパターン信号を生成し、前記サーボパターン信号の位相を調整する前記ステップは、前記増幅器のうちの少なくとも１つの増幅器のゲインを調整することを含む、請求項７ないし９のいずれか１つに記載の方法。
【請求項１２】
少なくとも１つのクロックトラックをその上に有する記憶媒体にサーボトラックを書き込む方法であり、前記クロックトラックは前記記憶媒体に書き込まれたサーボトラックの位相を制御するために使用されるところの方法であって、
パターン周波数を有するサーボパターン信号を基準信号から生成するステップであって、その出力が位相において互いに相対的に分離あるいはシフトされるところの２つの増幅器に基準信号を渡すステップと、前記出力を加算するステップとを含み、前記加算された出力を用いて、前記サーボパターン信号を生成するところのステップと、
クロックトラックを前記記憶媒体から読み取って、クロック周波数を有するクロック信号を得るステップと、
前記クロック信号に対する前記サーボパターン信号の位相を調整し、もって、前記増幅器のうちの少なくとも１つの増幅器のゲインを調整することによって、前記サーボパターン信号を前記クロック信号と同位相にするステップと、そして、
サーボトラックを前記サーボパターン信号に従って前記記憶媒体に書き込むステップとを含む方法。
【請求項１３】
前記増幅器のゲインがデジタル的に制御可能である、請求項１２に記載の方法。
【請求項１４】
前記増幅器の出力が互いに相対的に分離あるいはシフトされるところの位相が９０°である、請求項１２または１３に記載の方法。
【請求項１５】
少なくとも１つのクロックトラックをその上に有する記憶媒体にサーボトラックを書き込むための装置であり、前記クロックトラックは前記記憶媒体に書き込まれたサーボトラックの位相を制御するために使用されるところの装置であって、
基準周波数を有する基準信号のソースと、
前記基準周波数から得られる回転数で前記記憶媒体を回転させるように構成された駆動回路と、
前記記憶媒体上へのサーボトラックの書き込みに使用するために、前記基準周波数を受信し、そして、前記基準周波数から得られたパターン周波数を有するサーボパターン信号を出力するように構成されたサーボパターン信号ジェネレータであって、前記サーボパターン信号の位相を、前記記憶媒体上でクロックトラックから得られたクロック信号と同位相になるように調整するための位相調整器を含むところのサーボパターン信号ジェネレータと
を含む装置。
【請求項１６】
前記位相調整器がデジタル位相調整器である、請求項１５に記載の装置。
【請求項１７】
前記デジタル位相調整器が、前記パターン周波数を複数の離散値のうちの１つとの間で切り換えることによって、前記クロック信号に対する前記サーボパターン信号の位相を調整するように構成される、請求項１６に記載の装置。
【請求項１８】
前記位相調整器がデジタル位相ロックループである、請求項１６または１７に記載の装置。
【請求項１９】
前記デジタル位相ロックループがデュアルモジュラスプリスカラーを含む、請求項１８に記載の装置。
【請求項２０】
前記デュアルモジュラスプリスカラーがサーボパターン信号ジェネレータの一部も形成する、請求項１９に記載の装置。
【請求項２１】
位相調整器が、各々基準周波数を受信するように構成された２つの増幅器と、前記増幅器の出力を位相において互いに相対的に分離あるいはシフトするための位相セパレータまたは移相器と、前記位相分離された出力を加算するための加算器であって、加算された前記出力が前記サーボパターン信号を生成するために用いられるところの加算器と、そして、前記増幅器のうちの少なくとも１つの増幅器のゲインを調整し、かくして、前記サーボパターン信号の位相を調整するためのゲインコントローラとを含む、請求項１５または１６に記載の装置。
【請求項２２】
少なくとも１つのクロックトラックをその上に有する記憶媒体にサーボトラックを書き込むための装置であり、前記クロックトラックは前記記憶媒体に書き込まれたサーボトラックの位相を制御するために使用されるところの装置であって、
パターン周波数を有するサーボパターン信号を生成するためのサーボパターン信号ジェネレータを含み、前記サーボパターン信号ジェネレータは、
クロックトラックを記憶媒体から読み取って、クロック周波数を有するクロック信号を得るためのクロックトラックリーダと、そして、
前記クロック信号に対する前記サーボパターン信号の位相をデジタル的に調整して、前記サーボパターン信号を前記クロック信号と同位相にするためのデジタル位相調整器と
を含む装置。
【請求項２３】
前記位相調整器が、前記パターン周波数を複数の離散値のうちの１つとの間で切り換え、かくして、前記クロック信号に対する前記サーボパターン信号の位相を調整するように構成される、請求項２２に記載の装置。
【請求項２４】
前記クロック信号に対する前記サーボパターンの位相を調整するためのデジタル位相ロックループを含む、請求項２２または２３に記載の装置。
【請求項２５】
前記デジタル位相ロックループがデュアルモジュラスプリスカラーを含む、請求項２４に記載の装置。
【請求項２６】
前記デジタル位相調整器が、前記サーボパターン信号ジェネレータが、各々基準周波数を受信するように構成された２つの増幅器と、前記増幅器の出力を位相において互いに相対的に分離あるいはシフトするための位相セパレータまたは移相器と、前記位相分離された出力を加算するための加算器であって、加算された前記出力が前記サーボパターン信号を生成するために用いられるところの加算器と、そして、前記増幅器のうちの少なくとも１つの増幅器のゲインを調整し、かくして、前記サーボパターン信号の位相を調整するためのゲインコントローラとを含む、請求項２２に記載の装置。
【請求項２７】
少なくとも１つのクロックトラックをその上に有する記憶媒体にサーボトラックを書き込むための装置であり、前記クロックトラックは前記記憶媒体に書き込まれたサーボトラックの位相を制御するために使用されるところの装置であって、
各々基準周波数を受信するように構成された２つの増幅器、前記増幅器の出力を位相において互いに相対的に分離あるいはシフトするための位相セパレータまたは移相器、および、位相分離された前記出力を加算するための加算器であって、加算された前記出力が前記サーボパターン信号を生成するために用いられるところの加算器を含むサーボパターン信号ジェネレータと、
クロックトラックを前記記憶媒体から読み取って、クロック周波数を有するクロック信号を得るためのクロックトラックリーダと、
前記増幅器のうちの少なくとも１つの増幅器のゲインを調整し、かくして、前記クロック信号に対する前記サーボパターン信号の位相を調整して、前記サーボパターン信号を前記クロック信号と同位相にするためのゲインコントローラと
を含む装置。
【請求項２８】
前記増幅器のゲインがデジタル的に制御可能である、請求項２７に記載の装置。
【請求項２９】
前記位相セパレータまたは移相器の出力が互いに相対的に分離あるいはシフトされるところの位相が９０°である、請求項２７または２８に記載の装置。
【発明の詳細な説明】
【０００１】
本発明は、記憶媒体上にサーボトラックを書き込むための方法および装置に関する。
【０００２】
データ処理システムなどのシステムのための情報は通常、記憶媒体に格納される。特定の用途に関して、磁気ディスク、光磁気ディスクなどの記憶ディスクに使用される。あるタイプの磁気ディスク構成はいわゆる「ヘッドディスクアセンブリ」であり、通常はデータ処理システム内に永続的に保持されるように意図されるものである。ヘッドディスクアセンブリは磁気ディスク媒体自体および関連付けられた読み取りおよび書き込みヘッドを含み、これはデータをディスクに書き込み、かつデータをディスクから読み取るものである。他の１つのタイプの磁気ディスクは、「取外し可能媒体」として知られるタイプのものであり、通常は保護用プラスティックケースに入った磁気ディスク媒体からなり、これを使用してデータをデータ処理システムの間で、ディスク自体をあるマシンから別のマシンへ物理的に転送することによって転送することができる。
【０００３】
ハードディスクドライブなどの記憶媒体を製造するための公知の方法では、ハードディスクアセンブリがヘッド、ディスク、モータおよびアーム電子部品からなり、これはサーボライタとして知られるマスタリングステーションに取り付けられる。サーボライタは、磁気情報のパターン（「サーボトラックパターン」）をディスク上に書き込む。サーボトラックパターンはマスタ基準となり、これをディスクドライブが通常のオペレーション中に、データ格納および検索のためにトラックおよびセクタをディスク上に位置決めするために使用する。
【０００４】
サーボトラックをディスクの製造中にディスク上の正しい位置に書き込むことができるようにするため、一般に使用されているあるプロセスでは、（通常は一時的な）クロックトラックがディスク上に書き込まれて、サーボパターンの書き込み中のタイミング基準としての機能を果たす。従来、分離したクロックヘッドを使用して、クロックトラックをディスク上に書き込み、かつクロックトラックをディスクから読み取り、サーボトラックを互いに関して位相合せできるようにする。しかし、専用のクロックトラック書き込みヘッドの使用により、製造プロセスに追加で費用がかかり、さらにサーボトラックをクリーンルームで書き込むことが必要となる。これは、クロックトラック書き込みヘッドを、開いている（封止されていない）ハードディスクアセンブリに挿入しなければならないからである。さらに実際には、クロックヘッドを毎日取り替えなければならず、これは使用中に生じるダメージのためである。
【０００５】
ＵＳ−Ａ−５４８５３２２号は、クロックトラックを記憶媒体上に、ハードディスクドライブの内部記録ヘッドを使用して書き込むための方法およびシステムを開示している。タイミングパターンが記憶媒体上に、内部記録ヘッドにより生成され、内部記録ヘッドを半径方向に位置決めする際に使用される半径方向位置決め値が決定される。サーボパターンが、生成されたタイミングパターンおよび半径方向位置決め値によって決定された位置に書き込まれる。実際には、この従来技術のシステムでは、クロックパターンが反復的な方法でディスク全体に書き込まれる。しかし、この方法により、位相および周波数の差がディスク上の各トラックの間のクロックパターンに導入される可能性があるという問題がある。ディスクはしばしば数千ものクロックトラックをディスク全体で必要とするので、クロックトラックにある極めて微小な位相および周波数の誤差でさえも、漸増的にとても大きくなる可能性がある。
【０００６】
ＵＳ−Ａ−５４４８４２９号は、ディスク全体にクロックトラックを書き込むためのシステムの他の１つの実施例を開示しており、ここでは書き込まれたクロック信号が読み出されて、クロック信号を後続のトラックに書き込むための基準が提供される。
【０００７】
ＵＳ−Ａ−５６６８６７９号は、ディスクドライブをセルフサーボライトする方法の他の１つの実施例を開示しており、ここではクロックトラックが書き込まれ、その後にディスク全体にスパイラルトラックが続く。クロックトラックおよびスパイラルトラックはミッシングパルスまたはビットを有しており、これを使用して、サーボ情報が書き込まれるときにディスクドライブのアームを位置決めする。
【０００８】
我々のＷＯ−Ａ−９８／３１０１５号では、その開示全体が言及により本明細書に組み込まれ、クロックデータをディスクなどの記憶媒体に書き込むための方法および装置が開示されている。記憶媒体は、その上にデータを格納することができるトラックを有する。クロックデータが記憶媒体上の現行トラックに書き込まれる。書き込まれたクロックデータがそのトラックから読み出される。記憶媒体上の後続のトラック用のクロックデータが、前記現行トラックから読み出されたクロックデータから生成される。後続のトラック用に生成されたクロックデータの位相が基準タイミング信号と比較され、後続のトラック用に生成されたクロックデータの位相が前記比較に従って調整される。次いで、後続のトラック用の位相調整されたクロックデータが、前記後続のトラックに書き込まれる。この方法および装置では、再度専用のクロック読み取り／書き込みヘッドを設ける必要がない。このタイプの他の提案のように、サーボ情報がディスクに、クロックトラックデータを使用して書き込まれて、サーボ情報が非常に正確に位置決めされる。時間を節約するため、トラックにおけるサーボ情報が交互にそのトラックにおけるクロックデータと共に書き込まれ、すなわち、いずれかのトラックにおいて、クロックデータの一部が書き込まれ、このクロックデータが先のトラックにおけるクロックデータと位相合せされ、次いで、サーボデータのバーストが書き込まれ、再度適切に先のトラックと位相合せされ、その後に、クロックデータの次の部分が続くようにすることが好ましい。
【０００９】
しかし、アナログ位相ロックループをサーボトラックライタで使用することに関連していくつかの問題がある。たとえば、アナログ位相ロックループは極度にノイズに敏感であり、周波数および位相固定の品質を厳密に決定することが困難である。ディスク上でクロックトラックが書き込まれるところに欠陥があった場合、アナログ位相ロックループは妨害に対して好ましくない反応をする。クロックヘッドを通じて検出されたアナログ信号がノイズによって妨害された場合、再度、好ましくない反応が位相ロックループ回路に存在する。従来のアナログ位相ロックループは時としてサーボトラックライタにおいて使用され、これはサーボトラックを、それらが位相固定されていないが最後に検出された周波数および位相で固定されたまま残るモードにおいて実際に書き込む間であるが、これは必然的にループがこの最後の周波数および位相で固定されることを意味する。アナログ位相ロックループはまた、このホールドモードにおいてドリフトおよび他の不正確性をもたらす傾向がある。また、アナログ位相ロックループ回路は誤差を位相にのみ誘導するのではなく、この固定モードで使用されるときには周波数にも誘導し、これは最後に検出された周波数が原則として未知だからである。これは、アナログ位相ロックループを、１つのクロックトラックが先のクロックトラックから生成されるシステムにおいて使用することが困難であることを意味する。最後に、アナログ位相ロックループを異なる動作周波数に同調させる必要があり、これはこのようなデバイスの安定性および制御の問題による。
【００１０】
従来技術のさらなる問題は、サーボトラックの２つの状態、周波数および位相の間の結合のみが書き込まれ、位相合せが達成されるクロックトラックの周波数および位相が、アナログ位相ロックループによるものであるが、位相および周波数はアナログ位相ロックループにおいて解決不能にリンクされることである。これにより、位相合せおよび周波数コヒーレンスを、特に高周波において達成することが困難となる。
【００１１】
本発明の第１の態様によれば、サーボトラックを、少なくとも１つのクロックトラックをその上に有する記憶媒体に書き込む方法が提供され、このクロックトラックは記憶媒体に書き込まれたサーボトラックの位相を制御するために使用され、この方法は、記憶媒体を、基準周波数から得られる回転数で回転させるステップと、パターン周波数を有するサーボパターン信号を前記基準周波数から得るステップと、クロックトラックを前記記憶媒体から読み取り、クロック周波数を有するクロック信号を得るステップと、サーボパターン信号の位相をクロック信号に対して調整し、サーボパターン信号がクロック信号と同位相になるようにするステップと、サーボトラックをサーボパターン信号に従って記憶媒体に書き込むステップとを含む。
【００１２】
モータ周波数およびパターン周波数は同じ基準周波数から得られる。これにより、記憶媒体上のクロックトラックとサーボトラックの間の周波数コヒーレンスの達成が、特に高周波において大幅に容易になる。好ましい実施形態では、パターン周波数は基準周波数に非常に近く、あるいはそれに等しい境界を有する。モータ周波数は基準周波数を可能な限り正確に、通常は１パーセントの何分の１の範囲内で追跡する。周波数コヒーレンスおよび位相コヒーレンスの維持は、本発明のこの態様では分離される。好ましい実施形態では、位相コヒーレンスが位相ロックループおよび基準周波数によって維持され、周波数コヒーレンスがモータ速度によって維持される。基準周波数は水晶発振器から得られることが好ましい。
【００１３】
サーボパターン信号の位相はクロック信号に対してデジタル的に調整され、サーボパターン信号がクロック信号と同位相になるようにすることが好ましい。デジタル調整の使用により、従来技術で経験されたアナログ位相ロックループの特定の使用に関連した問題のすべてが克服される。２つの特定の利点は、パターン周波数が明確であること、および基準周波数に相対的なサーボパターン信号の絶対位相が明確であることである。
【００１４】
この方法は、パターン周波数を複数の離散値のうちの１つとの間で切り換え、それによりサーボパターン信号の位相をクロック信号に対して調整するステップを含んでもよい。したがって、パターンの周波数は十分に境界を有することができ、所期のものに非常に近くすることができ、クロックコピースキームでは、書き込まれるトラックの周波数は先のトラックによって決定されず、したがって先のトラックに依拠しない。
【００１５】
デジタル位相ロックループは、サーボパターン信号の位相をクロック信号に対して調整するために使用されることが好ましい。デジタル位相ロックループはデュアルモジュラスプリスカラーを含むことができ、この方法は、デュアルモジュラスプリスカラーを演算して、サーボパターン信号の位相をクロック信号に対して調整するステップを含むことができる。
【００１６】
サーボパターン信号は別法として、その出力が位相において互いに相対的に分離あるいはシフトされる２つの増幅器に基準信号を渡すステップ、および前記出力を加算するステップによって得ることができ、この方法は、前記サーボパターン信号の位相を、少なくとも１つの増幅器のゲインを調整することによって調整するステップを含むことができる。以下でさらに論ずるように、一実施例では、これにより、極度に小さい位相調整ステップを達成することができ、非常に高い周波数でのこの方法の動作が可能となる。
【００１７】
本発明の第２の態様によれば、サーボトラックを、少なくとも１つのクロックトラックをその上に有する記憶媒体に書き込む方法が提供され、このクロックトラックは記憶媒体に書き込まれたサーボトラックの位相を制御するために使用され、この方法は、パターン周波数を有するサーボパターン信号を生成するステップと、クロックトラックを前記記憶媒体から読み取り、クロック周波数を有するクロック信号を得るステップと、サーボパターン信号の位相をクロック信号に対してデジタル的に調整し、サーボパターン信号がクロック信号と同位相になるようにするステップと、サーボトラックをサーボパターン信号に従って記憶媒体に書き込むステップとを含む。
【００１８】
上述のように、デジタル調整の使用により、従来技術で経験されたアナログ位相ロックループの特定の使用に関連した問題のすべてが克服される。周波数コヒーレンスおよび位相コヒーレンスの維持は、本発明のこの実施態様では分離される。好ましい実施形態では、位相コヒーレンスが位相ロックループおよび基準周波数によって維持され、周波数コヒーレンスがモータ速度によって維持される。
【００１９】
この方法は、パターン周波数を複数の離散値のうちの１つとの間で切り換え、それによりサーボパターン信号の位相をクロック信号に対して調整するステップを含むことができる。
【００２０】
デジタル位相ロックループは、サーボパターン信号の位相をクロック信号に対して調整するために使用することができる。デジタル位相ロックループはデュアルモジュラスプリスカラーを含むことができ、この方法は、デュアルモジュラスプリスカラーを演算して、サーボパターン信号の位相をクロック信号に対して調整するステップを含むことができる。
【００２１】
サーボパターン信号は、その出力が位相において互いに相対的に分離あるいはシフトされる２つの増幅器に基準信号を渡すステップ、および前記位相分離された出力を加算するステップによって得ることができ、この方法は、前記サーボパターン信号の位相を、少なくとも１つの増幅器のゲインを調整することによって調整するステップを含むことができる。
【００２２】
本発明の第３の態様によれば、サーボトラックを、少なくとも１つのクロックトラックをその上に有する記憶媒体に書き込む方法が提供され、このクロックトラックは記憶媒体に書き込まれたサーボトラックの位相を制御するために使用され、この方法は、パターン周波数を有するサーボパターン信号を基準信号から生成するステップを含み、これは基準信号を、その出力が位相において互いに相対的に分離あるいはシフトされる２つの増幅器に渡し、かつ前記出力を加算することによって行い、加算された出力はサーボパターン信号を生成するために使用され、さらに、クロックトラックを前記記憶媒体から読み取り、クロック周波数を有するクロック信号を得るステップと、サーボパターン信号の位相をクロック信号に対して調整し、サーボパターン信号がクロック信号と同位相になるようにするステップとを含み、これは少なくとも１つの増幅器のゲインを調整することによって行い、さらに、サーボトラックをサーボパターン信号に従って記憶媒体に書き込むステップを含む。
【００２３】
上述し、そして、以下により詳細に論ずるように、これにより、極度に小さい位相調整ステップを達成することができ、非常に高い周波数でのこの方法の動作が可能となる。
【００２４】
増幅器のゲインはデジタル的に制御可能であることが好ましい。
【００２５】
増幅器の出力が互いに相対的に分離あるいはシフトされるところの位相は９０°であることが好ましい。
【００２６】
本発明の第４の態様によれば、サーボトラックを、少なくとも１つのクロックトラックをその上に有する記憶媒体に書き込むための装置が提供され、このクロックトラックは記憶媒体に書き込まれたサーボトラックの位相を制御するために使用され、この装置は、基準周波数を有する基準信号のソースと、記憶媒体の回転を、基準周波数から得られる回転数で引き起こすように構成された駆動回路と、基準周波数を受信し、かつ基準周波数から得られたパターン周波数を有するサーボパターン信号を、サーボトラックを前記記憶媒体上に書き込むことにおいて使用するために出力するように構成されたサーボパターン信号ジェネレータと、サーボパターン信号の位相を、前記記憶媒体上でクロックトラックから得られたクロック信号と同位相になるように調整するための位相調整器とを含む。
【００２７】
前記位相調整器はデジタル位相調整器であることが好ましい。デジタル位相調整器は、パターン周波数を複数の離散値のうちの１つとの間で切り換えることによって、サーボパターン信号の位相をクロック信号に対して調整するように構成することができる。
【００２８】
前記位相調整器をデジタル位相ロックループにすることができる。デジタル位相ロックループは、デュアルモジュラスプリスカラーを含むことができる。前記デュアルモジュラスプリスカラーはまた、サーボパターン信号ジェネレータの一部を形成することもできる。
【００２９】
別法として、位相調整器は、２つの増幅器、増幅器の出力を位相において互いに相対的に分離あるいはシフトするための位相セパレータまたは移相器、前記位相分離された出力を加算するための加算器、および少なくとも１つの増幅器のゲインを調整し、それにより前記サーボパターン信号の位相を調整するためのゲインコントローラを含むことができる。
【００３０】
第１の周波数コンバータはデュアルモジュラスプリスカラーを含むことができる。
【００３１】
本発明の第５の態様によれば、サーボトラックを、少なくとも１つのクロックトラックをその上に有する記憶媒体に書き込むための装置が提供され、このクロックトラックは記憶媒体に書き込まれたサーボトラックの位相を制御するために使用され、この装置は、パターン周波数を有するサーボパターン信号を生成するためのサーボパターン信号ジェネレータと、クロックトラックを記憶媒体から読み取り、クロック周波数を有するクロック信号を得るためのクロックトラックリーダと、前記サーボパターン信号の位相を前記クロック信号に対してデジタル的に調整し、前記サーボパターン信号が前記クロック信号と同位相になるようにするためのデジタル位相調整器とを含む。
【００３２】
位相調整器は、前記パターン周波数を複数の離散値のうちの１つとの間で切り換え、それにより、前記サーボパターン信号の位相を前記クロック信号に対して調整するように構成することができる。
【００３３】
この装置は、サーボパターン信号の位相をクロック信号に対して調整するためのデジタル位相ロックループを含むことができる。デジタル位相ロックループは、デュアルモジュラスプリスカラーを含むことができる。
【００３４】
サーボパターン信号ジェネレータは、２つの増幅器、増幅器の出力を位相において互いに相対的に分離あるいはシフトするための位相セパレータまたは移相器、前記位相分離された出力を加算するための加算器、および少なくとも１つの増幅器のゲインを調整し、それにより前記サーボパターン信号の位相を調整するためのゲインコントローラを含む。
【００３５】
本発明の第６の態様によれば、サーボトラックを、少なくとも１つのクロックトラックをその上に有する記憶媒体に書き込むための装置が提供され、このクロックトラックは記憶媒体に書き込まれたサーボトラックの位相を制御するために使用され、この装置は、２つの増幅器、増幅器の出力を位相において互いに相対的に分離あるいはシフトするための位相セパレータまたは移相器、および前記位相分離された出力を加算するための加算器を含むサーボパターン信号ジェネレータと、クロックトラックを前記記憶媒体から読み取り、クロック周波数を有するクロック信号を得るためのクロックトラックリーダと、少なくとも１つの増幅器のゲインを調整し、それにより前記サーボパターン信号の位相を前記クロック信号に対して調整して、前記サーボパターン信号が前記クロック信号と同位相になるようにするためのゲインコントローラとを含む。
【００３６】
増幅器のゲインはデジタル的に制御可能であることが好ましい。
【００３７】
移相器または位相スプリッタの出力が互いに相対的に分離あるいはシフトされる位相は、９０°であることが好ましい。
【００３８】
本発明の実施形態を以下で、例として添付の図面を参照して記載する。
【００３９】
図１を参照して、本発明による、本発明を実行するための装置１の一実施形態の汎用ブロック図を示す。スピンドルモータ２は、サーボ情報が書き込まれる磁気ハードディスク（図示せず）の回転を引き起こすために設けられる。サーボ情報は、ハードディスクが実際に、書き込み／読み取りヘッドがデータセグメントをディスク上で正確に位置決めし、かつトラック上に残ることができるようにするために使用されるときに、使用される。スピンドルモータ２はハードディスクアセンブリの一部にすることができ、あるいは、サーボトラック書き込み中にハードディスクが取り付けられるサーボトラックライタの一部にすることができ、あるいはハードディスクおよびサーボトラックライタとは別々に設けることができる。
【００４０】
スピンドルモータ２は周波数ｆmで駆動される。モータ周波数ｆmは、非常に高い基準周波数ｆ0から、分周器３によって基準周波数ｆ0を係数ｍによって分周することによって得られる。以下でさらに論ずるように、周波数ｆ0／ｍは非常にわずかに量εだけ低減されることが好ましく、これは、周波数コンバータ４を通じてｆ0／ｍを渡すことによって行われ、周波数コンバータ４がｆ0／ｍを係数（１−ε）によって逓倍する。したがって、ｆｍ＝（ｆ0／ｍ）（１−ε）である。基準周波数ｆ0は水晶発振器から、周知の方法でそれ自体において得ることができる。
【００４１】
クロックトラックはハードディスクへ、いずれかの適切な構成によって書き込まれる。たとえば、クロックトラックを上述の従来のタイプにすることができ、ここでは分離したクロックヘッドが、クロックトラックをディスク上に書き込むために使用され、次いで、分離したクロックヘッドによってリードバックされる。別法として、クロックトラックを、ハードディスクに関連付けられた内部の読み取り／書き込みヘッド（いわゆる「プロダクトヘッド」）によって書き込むことができ、これは上述の従来技術の構成のいずれか、または本明細書で特に述べていない他の構成において行われ、このとき専用クロックヘッドは設けられない。
【００４２】
ハードディスク上に書き込まれたクロックトラックは、ディスクが回転されるときにリードバックされて（専用のクロックヘッドによるかプロダクトヘッドによるかに関わらず）、リードバッククロック周波数信号ｆc1が提供される。クロック周波数ｆc1が位相誤差プロセッサ５に渡され、これについては以下により詳細に説明する。
【００４３】
パターン周波数ｆPを有するサーボパターンが生成されて、サーボパターンが提供され、これがサーボトラック書き込みプロセス中にハードディスク全体に書き込まれる。パターン周波数ｆpは、モータ周波数ｆmが得られる元の同じ基準周波数ｆ0から得られる。周知のように、パターン周波数ｆpがリードバッククロック信号ｆc1と同じ周波数および位相を有することが必要である。これを達成するため、基準周波数ｆ0が周波数コンバータまたは位相調整器６に渡され、これが入力基準周波数ｆ0の位相を、位相誤差プロセッサ５の出力に従って調整して、正しく位相調整されたパターン周波数ｆpを提供し、これが、サーボ情報がハードディスクに書き込まれる間の期間を通じて保持される。実際には、信号の位相を、信号を進行させることによって調整することは困難である。したがって、上述のように、最初にスピンドルモータ周波数を提供するために得られた周波数ｆ0／ｍが、係数（１−ε）だけ低減され、すなわちモータ２が非常にわずかに低速にされる。相応じて、位相調整器６で基準周波数ｆ0が、パターン周波数ｆpの位相を保持するために必要とされるように、１、（１−ε）または（１−２ε）のいずれかによって逓倍されて、クロック周波数ｆc1の位相が得られ、これはパターン周波数を進行させること（すなわち、パターン周波数を加速させること）によって、あるいはクロック周波数ｆc1の位相を、パターン周波数ｆpの位相を遅延させることによって（すなわち、パターン周波数ｆpを一時的に低速にすることによって）得ることによって行われ、これを図１において概略的に示す。
【００４４】
図２を参照して、装置１の一実施形態の汎用グロック図を示し、基準周波数ｆ0を修正するための回路の実施例を概略的に示す。
【００４５】
最初にモータ周波数ｆmの生成を参照すると、この実施例では、基準周波数ｆ0が分周器３’に渡され、これが基準周波数を係数ｍmによって分周する。分周器３’の出力が分割され、第１の部分がデジタルダウンコンバータ４０に送信され、第２の部分がスチール回路４１に送信される。スチール回路４１の出力がダウンコンバータ４０のスチールポートまたは入力に渡される。好ましい実施形態では、ダウンコンバータ４０がデジタルデュアルモジュラスプリスカラーであり、これが入力周波数を、デュアルモジュラスプリスカラー４０のスチール入力への信号入力に従って、係数ｎまたはｎ＋１によって分周する。一実施例では、ｎを８または１２にすることができ、ｎ＋１は相応じて９または１３となる。スチール回路４１のスチール率Ｓが、一実施例では、ダウンコンバータ４０への周波数入力の１／１０２４がダウンコンバータ４０のスチール入力に渡されるように設定される。ダウンコンバータ４０が入力周波数を係数ｎだけ低減し、これは信号がスチール入力に渡されるときを除くすべてのときであり、このとき入力周波数が係数ｎ＋１だけ低減される。したがって、ダウンコンバータへの信号入力の周波数が入力値の（約）１０２３／１０２４に低減される。再度図１を簡単に参照すると、モータ周波数がこのように係数（１−ε）だけ低減され、ただし、図２を参照して論じた実施例では、ε＝１／１０２４である。デュアルモジュラスプリスカラーは以前にこの応用例について使用されていないと思われるが、デュアルモジュラスプリスカラーはそれら自体で他の分野（たとえば、衛星放送受信器および移動（携帯）電話における同調回路を含む）において周知であり、したがって本明細書でさらに詳細には記載しない。
【００４６】
再度図２を参照すると、類似のプロセスが使用されて、入力基準周波数ｆ0が調整されてパターン周波数ｆpが生成される。デジタルダウンコンバータ６０は、同じくデジタルデュアルモジュラスプリスカラーであり、かつｎがモータ周波数ｆm用のデジタルデュアルモジュラスプリスカラー４０のものと同じであることが好ましく、基準周波数ｆ0を入力として受信する。基準周波数ｆ0の一部がスチール回路６１に渡され、これが、モータ周波数ｆmについて使用された対応する回路４１と同じスチールサイクルＳを有する。スチール回路６１の出力を選択的に、デジタルスイッチ６２を介してパターン周波数ダウンコンバータ６０のスチール入力に渡すことができる。
【００４７】
パターン周波数ｆpの位相が、磁気ディスクからリードバックされたクロック周波数ｆc1の位相と合致する瞬間について仮定すると、ダウンコンバータ６０を保持することのみが必要であり、すなわち、クロック信号に相対的な順方向あるいは逆方向の位相調整が必要ではなく、その代わりに位相を保持することができる、この場合、位相調整回路６が「ＨＯＬＤ」モードで動作される。詳細には、デジタルスイッチ６２がスチール回路６１の出力をダウンコンバータ６０に渡すように動作される。スチール回路６１のスチール率Ｓは、モータ部のスチール回路４１のものと同じに設定され、すなわち、上述の実施例では１／１０２４である。パターン周波数ｆpを生成するためのダウンコンバータ６０への周波数入力は、それにより（さらに）モータ周波数ｆmを生成する回路の一部におけるものと厳密に同じ比により、すなわち上述の特定の実施例ではε＝１／１０２４の係数だけ低減され、１０２３／１０２４になる。
【００４８】
このとき、位相誤差プロセッサ５が、パターン周波数ｆpとリードバッククロック周波数ｆc1の間の位相差を検出すると仮定すると、デジタルスイッチ６２が、回路が「ＡＣＱＵＩＲＥ」モードに移行することができるように動作される。ＡＣＱＵＩＲＥモードでは、位相誤差プロセッサ５が信号をパターン周波数ダウンコンバータ６０のスチール入力に渡し、ダウンコンバータ６０への周波数入力を一時的に、本明細書に記載した実施例では、０または１／５１２のいずれかの係数によって調整できるようにする。このように、ＡＣＱＵＩＲＥモードにおけるパターン周波数ｆpを、１０２２／１０２４または１０２４／１０２４のいずれかの追加の係数によって、すなわち、スピンドルモータ周波数ｆm×ｍmより上の値からその下の値までの係数によって、逓倍することができる。
【００４９】
すなわち、パターン周波数ｆpを以下のようにすることができる。
【００５０】
（ｉ）ＡＣＱＵＩＲＥモードでは、クロック周波数ｆc1に相対的に進行される（位相調整器６における係数１）、
（ｉｉ）ＨＯＬＤモードでは、クロック周波数ｆc1に相対的に保持される（位相調整器６における係数（１−ε））、あるいは
（ｉｉｉ）ＡＣＱＵＩＲＥモードでは、クロック周波数ｆc1に相対的に遅延される（位相調整器６における係数（１−２ε））。
【００５１】
同じ周波数ｆ0が、モータ周波数ｆmおよびパターン周波数ｆpを生成するための基礎として使用され、これはモータ周波数ｆmおよびパターン周波数ｆpが互いに同期化される（異なる値がｆmおよびｆpについて使用されるにも関わらず）ことを意味することは理解されよう。この実施例では、基準周波数ｆ0に高い値が使用され、モータ周波数ｆmおよびパターン周波数ｆpをそれぞれ分周プロセスのみによって生成することができるようにする。モータ周波数ｆmおよびパターン周波数ｆpを作成するために使用される主要な分周比に加えて、モータ周波数ｆmがさらにわずかに下げられ、パターン周波数ｆpに対するすべての位相調整を遅延のみによるものにすることができるようになる。上述の好ましい実施形態では、位相シフトは、生成されたパターン周波数を、３つの離散した、しかし緊密に合致された値のうちの１つとの間で切り換えることによって、効果的に達成される。アナログ位相ロックループを使用する上述の従来技術のシステムにおける難点は、本発明により完全に克服され、これは、位相誤差プロセッサ５およびデュアルモジュラスプリスカラー６０の組み合わせがデジタル位相ロックループとして動作するからである。例として、通常、ｆ0を０．８ＧＨｚ程度にすることができ、ｆmを１００Ｈｚ程度にすることができ、ｆpおよびｆc1を１００ＭＨｚ程度にすることができる。
【００５２】
ダウンコンバータの実施例として上述したデュアルモジュラスプリスカラーは、いかなる適切な形式にすることもでき、たとえばディスクリート論理回路から、あるいはＡＳＩＣ（特定用途向け集積回路）として、オプショナルで装置の他のデジタルコンポーネントと組み合わせて構成することができる。デュアルモジュラスプリスカラーの実施はこのようなデバイスの当業者には簡単であり、したがってこれらの構成およびオペレーションを本明細書ではさらに詳細には記載しない。
【００５３】
パターン周波数ｆpおよびモータ周波数ｆmを基準周波数ｆ0から得るための代替構成を、概略的に図３に示す。この実施例では、相対的に低い値が、基準周波数ｆ0の周波数について使用され、この基準周波数が、モータ周波数ｆmを提供するための周波数コンバータ４として動作する第１のフラクショナル−ｎ分周器４に渡され、またパターン周波数ｆpを提供するための周波数コンバータ６として動作する第２のフラクショナル−ｎ分周器６にも渡される。図３に概略的に示す回路の詳細なオペレーションは、このような回路の当業者にはよく理解され、このような回路はそれら自体で他の分野（たとえば、衛星放送受信器および移動（携帯）電話における同調回路を含む）から理解されるものであり、詳細には記載しない。
【００５４】
簡潔に述べると、デジタルミキサ６５が位相誤差信号を位相誤差プロセッサ５から受信し、反転された出力をデジタル加算器６６に渡し、反転された出力は、パターン周波数ｆpの位相をクロック周波数ｆc1の位相に相対的に進行させるか、保持するか、あるいは遅延させる必要があるかどうかに従って、単位元（１−１／ｓ）または（１−２／ｓ）に比例する。デジタル加算器６６は出力および反転された出力をＤレジスタ６７に提供し、これは基準周波数ｆ0も入力クロック信号として受信する。Ｄレジスタ６７の第１の出力がアナログ位相ロックループ６８に渡され、これは、パターン周波数ｆpについて必要とされた値まで受信された周波数を逓倍するために、その一定の位相固定モードにおいて動作される。第２の、Ｄレジスタ６７の反転された出力がデジタル加算器６６に戻すように渡される。したがって、Ｄレジスタ６７の出力は基準周波数ｆ0であるが、必要とされた場合、位相において遅延あるいは進行される。
【００５５】
類似の方法で、モータ周波数ｆmが類似の構成から得られ、この構成では、フラクショナル−ｎ分周器４が（１−１／ｓ）に比例した信号を入力として受信し、図２を参照して記載した実施例のように、基準周波数ｆ0がわずかな量だけ低減されるようにする。周波数分周器３０、３１がモータ周波数ｆm用の回路に存在し、これはモータ周波数についての適切なレベルを得るためであることはわかるであろう。さらに、パターン周波数ｆp用のアナログ位相ロックループ６８がフラクショナル−ｎタイプのものであった場合、類似であるがより低周波のアナログ位相ロックループ４７が、モータ周波数ｆmを得るために設けられることが好ましい。
【００５６】
要約すると、図３に示す実施例では、同じ周波数ｆ0が、モータ周波数ｆmおよびパターン周波数ｆpを生成するための基礎として使用される。モータ周波数ｆmはわずかに下げられ、パターン周波数ｆpに対するすべての位相調整を遅延のみによるものにすることができるようにする。完全にデジタルのデバイスが、パターン周波数の位相を調整するために使用される（アナログ位相ロックループ６７、４７が周波数逓倍器としてのみ設けられることは理解されるであろう）。
【００５７】
フラクショナル−ｎ分周器４、６を図面においてディスクリート論理回路として示すが、これらをその代わりにＡＳＩＣにおいて設けることができる。
【００５８】
常に専用のクロックトラックをサーボトラック書き込み中に読み取る、分離したクロックヘッドが設けられる従来技術のシステムでは、また、先に書き込まれたサーボトラックからサーボトラックが生成される従来技術のシステムでは、時として、従来技術のアナログ位相ロックループが、サーボトラックが実際に書き込まれるときに固定モードで保持される例があり、これはディスク上に、書き込まれているサーボトラックの位相を比較かつ合わせることができるクロック信号が他にないか、あるいはサーボトラックが書き込まれているときに周波数が限度まで変化するからである。すなわち、いくつかのシステムでは実際のサーボトラックの書き込み中に、位相ロックループが必然的に、最後に検出された周波数および位相で固定されるときがある。これはまた、本発明のある応用例にも当てはまる。たとえば図２を参照すると、デュアルモジュラスプリスカラー６０および位相誤差プロセッサ５によって効果的に設けられたデジタル位相ロックループ６を、実際のサーボパターンの書き込み中に固定モードで保持することができる。これは、図２においてデジタルスイッチ６２が「ＨＯＬＤ」に切り換えられることに対応する。しかしこの状態では、デュアルモジュラスプリスカラー６０がなお、瞬間周波数が周期的に（たとえば、１０２４サイクルにつき１サイクル）低減され、それにより通常はディスク速度１×ｍmに等しくなるように、動作される。これは、サーボパターンにおいて、デュアルモジュラスプリスカラー６０によって達成されたステップサイズに等しい量（たとえば、０．５ｎｓにすることができる）だけ他のものより長いパルスが時折発生することを意味する。これは実際上、信号におけるジッタのソースであり、これはそうでない場合に非常に安定しており、かつこれは高周波で問題を引き起こす可能性がある。したがって、いくつかの環境では、パターン周波数ｆpを基準周波数ｆ0からデジタル的に、ＨＯＬＤモードでさえ瞬間的にあるいは一時的に周波数を変化させるデバイス（上記のデュアルモジュラスプリスカラー６０など）による以外の方法において得ることが望ましい。
【００５９】
ジッタフリーあるいは実質的にジッタフリーのパターン周波数が必要とされたとき（たとえば、位相調整器６が、サーボトラック書き込み中にＨＯＬＤモードに固定されるときの間）にこれを生成することができる位相調整器６用の代替回路の一実施例を、概略的に図４に示す。この実施例では、基準周波数ｆ0が４ビットのパラレルシリアルコンバータ７０に入力され、これが４ビットのバレルシフタ７１によって供給される。このパラレルシリアルコンバータ７０およびバレルシフタ７１の組み合わせが効果的に４分周回路として動作し、パラレルシリアルコンバータ７０からの出力周波数ｆ1が、入力基準周波数ｆ0の１／４となるようにする。しかし、位相誤差プロセッサ５からバレルシフタ７１への進行または遅延コマンドに応答して、パラレルシリアルコンバータ７０およびバレルシフタ７１の組み合わせが、単一の３分周または５分周サイクルをそれぞれ実施することができる。すなわち、図４に示す回路６は選択的に信号位相を前進かつ遅延させることができ、これはパターン周波数ｆpの位相を、ディスクからリードバックされたクロック信号と合わせるように調整できるようにするためである。図４の位相調整器６がそのＨＯＬＤモードで固定されるとき、バレルシフタ７１への進行または遅延コマンドを禁止し、最終的に生成されたパターン周波数ｆpが完全にジッタフリーとなるようにすることができる。バレルシフタ７１によって（３分周または５分周を実施するため、あるいは４分周に戻るために）実施されたいかなるシフトも、パラレルシリアルコンバータ７０においてロードイベントの間に行われ、パラレルシリアルコンバータ７０による周波数出力ｆ1において急な遷移またはグリッチが起こらないようにすることに留意されたい。
【００６０】
パラレルシリアルコンバータ７０によって出力される周波数ｆ1を、離散的間隔において、使用された特定のコンポーネントおよび基準周波数ｆ0の値について固定される量だけ高めるかあるいは下げることができる。達成することができる最小ステップサイズを低減するため、第２のパラレルシリアルコンバータ７２を追加することができ、これが反転された基準周波数ｆ0をそのクロック入力として受信し、かつその周波数を２で分周する。第２のパラレルシリアルコンバータ７２の出力ｆ2が第１のパラレルシリアルコンバータ７０からの出力ｆ1と共に、排他的論理和ゲート７３に渡される。これにより、達成することができる最小ステップサイズが低減される。
【００６１】
排他的論理和ゲート７３からの出力ｆ3を平滑化するために、アナログ帯域フィルタ７４を排他的論理和ゲート７３の後に設けて、特に望ましくない調波をフィルタリングして取り除き、かつしたがっていかなるピーク−ピーク出力ジッタをも最小化して非常に平滑なパターン周波数ｆpを提供することができる。実際的な実施例では、０．３ｎｓの最小ステップサイズを達成することができる。
【００６２】
図４の回路をＡＳＩＣにおいて、ならびに図４に示すディスクリート論理回路７０〜７２、排他的論理和ゲート７３および帯域フィルタ７４によって実施できることは理解されよう。
【００６３】
ジッタフリーあるいは実質的にジッタフリーのパターン周波数が必要とされたときにこれを生成するための代替回路のさらなる実施例を、概略的に図５および６に示す。
【００６４】
図５を参照すると、信号源８０が基準周波数ｆ0を提供する。この説明を簡潔にするため、基準周波数ｆ0が正弦波ａ．ｓｉｎ（ωｔ）であると見なされる。この信号が位相スプリッタ８１に渡され、これが位相において９０°で分離された２つの出力を提供する。したがって、これらの２つの出力がｂ．ｓｉｎ（ωｔ）およびｃ．ｃｏｓ（ωｔ）であり、一般にｂおよびｃは異なる可能性がある。これらの２つの出力がそれぞれ制御デジタル増幅器８２、８３に渡される。第１の制御増幅器８２からの出力はｘｂ．ｓｉｎ（ωｔ）であり、ただしｘは第１の制御増幅器８２のゲインであり、第２の制御増幅器８３からの出力はｙｃ．ｃｏｓ（ωｔ）であり、ただしｙは第２の制御増幅器８３のゲインである。これらの２つの出力が加算ジャンクション８４において加算される。したがって、加算ジャンクション８４の出力はｆp＝ｘｂ．ｓｉｎ（ωｔ）＋ｙｃ．ｃｏｓ（ωｔ）であり、これをｆp＝ｇ．ｓｉｎ（ωｔ＋φ）として書き換えることができ、ただし振幅ｇ＝（（ｘｂ）2＋（ｙｃ）2）1/2であり、位相角φ＝ｔａｎ-1（ｙｃ／ｘｂ）である。したがって、図５の回路は、基準周波数ｆ0と同じ周波数ωを有するが、単に第１および第２の制御増幅器８２、８３のゲインｂ、ｃを変化させることによって実際にいかなる所望の値の間でも随意に変化させることのできる位相を有する、パターン周波数ｆpを提供できることがわかる。振幅ｇ＝（（ｘｂ）2＋（ｙｃ）2）1/2を一定に保つことが望ましいことは理解されよう。さらに、加算ジャンクションによって出力された周波数を必要に応じて逓倍あるいは分周できることは理解されよう。フィルタを追加して、回路において生じる可能性のあるいかなる望ましくない調波をも除去することができる。位相スプリッタ８１において生じる可能性のある周波数依存の誤差を、第１および第２の制御増幅器８２、８３の適切な制御によって補償することができる。
【００６５】
図６に示す回路は、図５に示す回路の代替物である。信号源９０からの出力信号ｆ0が２つの制御増幅器９１、９２に送信される。制御増幅器の出力がそれぞれ移相器９３、９４に送信される。移相器９３、９４が９０°の差をそれらの出力で与えるように設定され、出力は再度加算ジャンクション９５において加算される。図５に示す実施例のように、制御増幅器９１、９２のゲインの適切な制御により、加算ジャンクション９５によって出力された信号の位相ｆｐを随意に変化させることができる。
【００６６】
図５および６に示す各実施例では、位相シフトについて達成することができる最小ステップサイズにおける唯一の制限が、制御増幅器８２、８３、９１、９２のゲインを変化させることができる度合いである。たとえば４０ｐｓの非常に小さい時間ステップを達成することができ、これにより、サーボパターンについて使用された周波数を、従来技術において使用された値と比較して増大させることができる。
【００６７】
要約すると、もっとも好ましい実施形態では、回転する記憶媒体のためのクロッキング方法および装置は、サーボパターン信号のパターン周波数および記憶媒体の回転数が導出される元の単一の基準周波数を使用する。サーボトラック書き込みプロセス中に、クロックトラックが、クロック周波数を有するクロック信号を得るために記憶媒体から読み出され、サーボパターン信号の位相がクロック信号に対してデジタル的に調整されて、サーボパターン信号がクロック信号と同位相になるようにする。サーボパターン信号ジェネレータは、２つの増幅器、増幅器の出力を位相において互いに相対的に分離あるいはシフトするための位相セパレータまたは移相器、および前記位相分離された出力を加算するための加算器を含むことが好ましい。少なくとも１つの増幅器のゲインが調整されて、サーボパターン信号の位相がクロック信号に対して調整される。
【００６８】
本発明の実施形態を、例示した実施例を特に参照して記載した。しかし、変形形態および変更を、本発明の範囲内で、記載された実施例に行うことができることは理解されよう。
【００６９】
それぞれ「ＭＥＴＨＯＤ  ＡＮＤ  ＡＰＰＡＲＡＴＵＳ  ＦＯＲ  ＷＲＩＴＩＮＧ  ＣＬＯＣＫ  ＤＡＴＡ  ＴＯ  Ａ  ＳＴＯＲＡＧＥ  ＭＥＤＩＵＭ」という発明の名称の同一日の同時係属の特許出願番号（１）および（２）を参照し、これらは本願の所有者によって所有され、その全体の内容が言及により本明細書に組み込まれる。
【図面の簡単な説明】
【図１】  本発明による、本発明を実行するための装置の一実施形態の汎用ブロック図である。
【図２】  本発明による、本発明を実行するための装置の特定の実施形態のブロック図である。
【図３】  本発明による、本発明を実行するための装置の第２の特定の実施形態のブロック図である。
【図４】  図１の装置において、パターン周波数の位相を生成かつ調整するための代替回路のブロック図である。
【図５】  図１の装置において、パターン周波数の位相を生成かつ調整するためのさらなる代替回路のブロック図である。
【図６】  図１の装置において、パターン周波数の位相を生成かつ調整するためのさらに他の１つの代替回路のブロック図である。
【図１】
0004920848.tif 000002
【図２】
0004920848.tif 000003
【図３】
0004920848.tif 000004
【図４】
0004920848.tif 000005
【図５】
0004920848.tif 000006
【図６】
0004920848.tif 000007