(57)【特許請求の範囲】
【請求項１】
画素電極と、該画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に充填された液晶と、を有してなる表示画素を、表示データに基づいて所定の選択期間毎に表示駆動する表示駆動装置において、
前記表示データの階調数に応じた複数の階調電圧を発生する階調電圧発生回路と、
前記選択期間内に、前記表示データの階調値に応じて前記階調電圧発生回路で発生された前記複数の階調電圧の何れかを選択して出力し、前記画素電極に印加して、前記表示画素に前記画素電極と前記対向電極との間の電位差による表示信号電圧を書き込む書き込み回路と、
を具備し、
前記選択期間のうちの初期の期間からなる補正期間において、前記書き込み回路から出力される前記階調電圧を、前記表示信号電圧の絶対値が大きくなる方向に、前記表示データの階調値に応じたシフト量だけシフトした補正階調電圧とする補正手段を有し、
前記階調電圧発生回路は、上限電圧と下限電圧との間に直列接続された複数の分圧抵抗によって、前記上限電圧と前記下限電圧との間の電位差を分圧して前記複数の階調電圧を発生する分圧回路と、前記補正期間において、前記上限電圧又は前記下限電圧の何れか一方の電圧を、前記表示信号電圧の絶対値が大きくなる方向にシフトした電圧値を有するシフト電圧に切り替える手段と、を有する、
ことを特徴とする表示駆動装置。
【請求項２】
前記表示信号電圧は前記選択期間毎に極性が反転されるように制御され、
前記階調電圧発生回路は、前記選択期間のうちの前記補正期間中であるか否かを示す補正制御信号及び前記表示信号電圧の極性を示す極性制御信号が供給され、前記補正制御信号及び前記極性制御信号に応じて、前記上限電圧又は前記下限電圧の何れか一方を前記シフト電圧にするか否かを切り替える切替回路を備えることを特徴とする請求項１に記載の表示駆動装置。
【請求項３】
前記階調電圧発生回路は、更に、前記分圧回路における前記複数の分圧抵抗に並列に設けられる、前記複数の分圧抵抗の抵抗値より小さい抵抗値を有する、直列接続された複数の補助抵抗と、遅延制御信号が供給され、該遅延制御信号に応じて、前記補正期間及び該補正期間終了直後の期間において、前記複数の補助抵抗を前記複数の分圧抵抗に並列に接続する手段と、を有することを特徴とする請求項２に記載の表示駆動装置。
【請求項４】
前記補正階調電圧は階調毎に異なる値を有し、
前記シフト量は、前記表示データの階調値が前記表示信号電圧の絶対値が最も大きくなる値であるときに最も大きい値に設定されることを特徴とする請求項１に記載の表示駆動装置。
【請求項５】
前記階調電圧発生回路は、前記表示データの階調に対応した階調電圧に加えて、前記階調電圧の最大の電圧よりも高い電圧及び前記階調電圧の最小の電圧より低い電圧を有するシフト階調電圧を発生する手段を有し、
前記書き込み回路は、前記補正期間においては、前記複数の階調電圧から前記表示データの階調値より前記表示信号電圧の絶対値が大きくなる側の階調に対応した前記階調電圧又は前記表示信号電圧の絶対値が大きくなる側の前記シフト階調電圧を選択して、前記補正階調電圧として出力する手段を有することを特徴とする請求項１又は４に記載の表示駆動装置。
【請求項６】
前記表示信号電圧は前記選択期間毎に極性が反転されるように制御され、
前記書き込み回路は、前記選択期間のうちの前記補正期間中であるか否かを示す補正制御信号及び前記表示信号電圧の極性を示す極性制御信号が供給され、該補正制御信号及び前記極性制御信号に応じて、出力する電圧を、前記補正階調電圧とするか否かを切り替える選択回路を備えることを特徴とする請求項５に記載の表示駆動装置。
【請求項７】
前記選択回路は、前記表示データの階調値が少なくとも中間調より前記表示信号電圧の絶対値が大きくなる側の階調であるときに、前記補正期間において、前記補正階調電圧を選択して出力することを特徴とする請求項６に記載の表示駆動装置。
【請求項８】
複数の走査ライン及び複数の信号ラインの各交点に対応してマトリクス状に配列され前記走査ライン及び前記信号ラインに電気的に接続された画素電極と、該画素電極に対向する対向電極と、前記画素電極と対向電極との間に充填された液晶と、を有してなる複数の表示画素を有する表示パネルと、
前記複数の走査ラインを所定の選択期間毎に順次選択する走査線駆動回路と、
表示データの階調数に応じた複数の階調電圧を発生する階調電圧発生回路と、前記走査線駆動回路による前記各走査ラインの前記選択期間内に、前記表示データの階調値に応じて前記階調電圧発生回路で発生された前記複数の階調電圧の何れかを選択して前記複数の信号ラインに出力して、当該選択された走査ラインの前記各表示画素に前記画素電極と前記対向電極との間の電位差による表示信号電圧を書き込む書き込み回路と、を有する信号線駆動回路と、
を備え、
前記信号線駆動回路は、前記選択期間のうちの初期の期間からなる補正期間において、前記書き込み回路から出力される前記階調電圧を、前記表示信号電圧の絶対値が大きくなる方向に、前記表示データの階調値に応じたシフト量だけシフトした補正階調電圧とする補正手段を有し、
前記階調電圧発生回路は、上限電圧と下限電圧との間に直列接続された複数の分圧抵抗によって、上記上限電圧と下限電圧との間の電位差を分圧して前記複数の階調電圧を発生する分圧回路と、前記補正期間において、前記上限電圧又は前記下限電圧の何れか一方の電圧を、前記表示信号電圧の絶対値が大きくなる方向にシフトした電圧値を有するシフト電圧に切り替える手段と、を有する、
ことを特徴とする表示装置。
【請求項９】
前記表示装置は、更に、前記選択期間のうちの前記補正期間中であるか否かを示す補正制御信号及び前記表示信号電圧の極性を示す極性制御信号を出力する制御回路を備え、
前記表示信号電圧は前記選択期間毎に極性が反転されるように制御され、
前記階調電圧発生回路は、前記制御回路から前記補正制御信号及び前記極性制御信号が供給され、前記補正制御信号及び前記極性制御信号に応じて、前記上限電圧又は前記下限電圧の何れか一方を前記シフト電圧にするか否かを切り替える切替回路を備えることを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記階調電圧発生回路は、更に、前記分圧回路における前記複数の分圧抵抗に並列に設けられる、前記複数の分圧抵抗の抵抗値より小さい抵抗値を有する、直列接続された複数の補助抵抗と、遅延制御信号が供給され、該遅延制御信号に応じて、前記補正期間及び該補正期間終了直後の期間において、前記複数の補助抵抗を前記複数の分圧抵抗に並列に接続する手段と、を有することを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記補正階調電圧は階調毎に異なる値を有し、
前記シフト量は、前記表示データの階調値が前記表示信号電圧の絶対値が最も大きくなる値であるときに最も大きい値に設定されることを特徴とする請求項８に記載の表示装置。
【請求項１２】
前記階調電圧発生回路は、前記表示データの階調に対応した階調電圧に加えて、前記階調電圧の最大の電圧よりも高い電圧及び前記階調電圧の最小の電圧より低い電圧を有するシフト階調電圧を発生する手段を有し、
前記書き込み回路は、前記補正期間においては、前記複数の階調電圧から前記表示データの階調値より前記表示信号電圧の絶対値が大きくなる側の階調に対応した前記階調電圧又は前記表示信号電圧の絶対値が大きくなる側の前記シフト階調電圧を選択して、前記補正階調電圧として出力する手段を有することを特徴とする請求項８又は１１に記載の表示装置。
【請求項１３】
前記表示装置は、更に、前記選択期間のうちの前記補正期間中であるか否かを示す補正制御信号及び前記表示信号電圧の極性を示す極性制御信号を出力する制御回路を備え、
前記表示信号電圧は前記選択期間毎に極性が反転されるように制御され、
前記書き込み回路は、前記制御回路から前記補正制御信号及び前記極性制御信号が供給され、前記補正制御信号及び前記極性制御信号に応じて、出力する電圧を、前記補正階調電圧とするか否かを切り替える選択回路を備えることを特徴とする請求項１２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばアクティブマトリクス型の駆動方式に対応した表示パネルを駆動する表示駆動装置、及び、そのような表示駆動装置を備えた表示装置に関する。
【背景技術】
【０００２】
近年、コンピュータや携帯電話、携帯情報端末等の情報機器や、デジタルビデオカメラやデジタルスチルカメラ、スキャナ等の画像処理関連機器の普及が著しい。このような機器においては、表示手段として液晶表示装置（Liquid Crystal Display；ＬＣＤ）が多用されるようになっている。
【０００３】
例えば、アクティブマトリクス液晶表示装置においては、薄膜トランジスタ等の画素トランジスタを備えた表示画素（液晶画素）がマトリクス状に配列され、各表示画素を行方向に接続する走査ラインと列方向に接続する信号ラインとを備えた液晶表示パネルに対して、ゲートドライバにより各走査ラインを順次選択状態とし、ソースドライバにより各信号ラインに所定の信号電圧を印加して、選択状態にある表示画素に対して画像情報に応じた信号電圧を書き込むことにより、各表示画素における液晶の配向状態を制御して所望の画像情報を所定のコントラストで表示するように構成されている。
【０００４】
このようなアクティブマトリクス液晶表示装置の液晶駆動方法としては、例えば特許文献１に開示されているように、１水平期間のある時間だけ信号ラインを表示画素に書き込む一番高い電圧にプリチャージし、残りの時間で目的の電圧に書き込むようにする駆動方法がある。
【特許文献１】特開平７−１２１１３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、液晶表示装置の高精細化が進んでおり、それにつれて１水平期間の時間が短くなってきている。
【０００６】
前記特許文献１に開示されているような駆動方法では、常に最大電圧にプリチャージしているため、目的の電圧が高ければ良いが、低い場合には、そのプリチャージされた最大電圧から目的の電圧に書き込むための書き込み時間が足りなくなるおそれがある。
【０００７】
本発明は、前記の点に鑑みてなされたもので、表示データの各階調において、書き込み時間を短縮して、高精細化を可能とする表示駆動装置及びそれを備えた表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した目的を達成するため、この発明の表示駆動装置の一様態は、画素電極と、該画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に充填された液晶と、を有してなる表示画素を、表示データに基づいて所定の選択期間毎に表示駆動する表示駆動装置において、前記表示データの階調数に応じた複数の階調電圧を発生する階調電圧発生回路と、前記選択期間内に、前記表示データの階調値に応じて前記階調電圧発生回路で発生された前記複数の階調電圧の何れかを選択して出力し、前記画素電極に印加して、前記表示画素に前記画素電極と前記対向電極との間の電位差による表示信号電圧を書き込む書き込み回路と、を具備し、前記選択期間のうちの初期の期間からなる補正期間において、前記書き込み回路から出力される前記階調電圧を、前記表示信号電圧の絶対値が大きくなる方向に、前記表示データの階調値に応じたシフト量だけシフトした補正階調電圧とする補正手段を有し、前記階調電圧発生回路は、上限電圧と下限電圧との間に直列接続された複数の分圧抵抗によって、前記上限電圧と前記下限電圧との間の電位差を分圧して前記複数の階調電圧を発生する分圧回路と、前記補正期間において、前記上限電圧又は前記下限電圧の何れか一方の電圧を、前記表示信号電圧の絶対値が大きくなる方向にシフトした電圧値を有するシフト電圧に切り替える手段と、を有する、ことを特徴とする。
【０００９】
また、上述した目的を達成するため、この発明の表示装置の一様態は、複数の走査ライン及び複数の信号ラインの各交点に対応してマトリクス状に配列され前記走査ライン及び前記信号ラインに電気的に接続された画素電極と、該画素電極に対向する対向電極と、前記画素電極と対向電極との間に充填された液晶と、を有してなる複数の表示画素を有する表示パネルと、前記複数の走査ラインを所定の選択期間毎に順次選択する走査線駆動回路と、表示データの階調数に応じた複数の階調電圧を発生する階調電圧発生回路と、前記走査線駆動回路による前記各走査ラインの前記選択期間内に、前記表示データの階調値に応じて前記階調電圧発生回路で発生された前記複数の階調電圧の何れかを選択して前記複数の信号ラインに出力して、当該選択された走査ラインの前記各表示画素に前記画素電極と前記対向電極との間の電位差による表示信号電圧を書き込む書き込み回路と、を有する信号線駆動回路と、を備え、前記信号線駆動回路は、前記選択期間のうちの初期の期間からなる補正期間において、前記書き込み回路から出力される前記階調電圧を、前記表示信号電圧の絶対値が大きくなる方向に、前記表示データの階調値に応じたシフト量だけシフトした補正階調電圧とする補正手段を有し、前記階調電圧発生回路は、上限電圧と下限電圧との間に直列接続された複数の分圧抵抗によって、上記上限電圧と下限電圧との間の電位差を分圧して前記複数の階調電圧を発生する分圧回路と、前記補正期間において、前記上限電圧又は前記下限電圧の何れか一方の電圧を、前記表示信号電圧の絶対値が大きくなる方向にシフトした電圧値を有するシフト電圧に切り替える手段と、を有する、ことを特徴とする。
【発明の効果】
【００２３】
本発明によれば、選択期間のうちの初期の補正期間中には、表示データの階調値に応じた正規の階調電圧より液晶印加電圧の絶対値が大きくなる側に、表示データの階調値に応じたシフト量だけシフトした補正階調電圧を表示画素に印加し、選択期間の残りの期間で表示データの階調値に応じた正規の階調電圧を表示画素に印加するようにしているので、表示画素への書き込みを表示データの各階調において良好に行うことができる。従って、書き込み時間を短縮して、高精細化を可能とする表示駆動装置及びそれを備えた表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明を実施するための最良の形態を、図面を参照して説明する。
【００２５】
［第１実施形態］
図１は、本発明の第１実施形態に係る液晶表示装置の全体構成を示す概略構成図である。なお、ここでは、液晶表示装置として、アクティブマトリックス型の液晶表示パネルを用いた液晶表示装置について説明する。
【００２６】
本実施形態に係る液晶表示装置は、大別して、液晶表示パネル１０と、ソースドライバ（表示駆動装置：信号線駆動回路）２０と、ゲートドライバ（走査線駆動回路）３０と、ＬＣＤコントローラ（コントロール回路）４０と、システムコントロール回路（制御回路）５０と、を有して構成されている。
【００２７】
以下、各構成について説明する。液晶表示パネル１０は、マトリクス状に配置された画素電極、及び、画素電極に対向して配置された共通電極（コモン電極；コモン電圧Ｖｃｏｍ）、画素電極と共通電極の間に充填された液晶からなる液晶容量Ｃｌｃと、画素電極にソースが接続されたＴＦＴ（以下、「画素トランジスタＩＴＦＴ」と記す）と、マトリクスの行方向に延伸し、複数の画素トランジスタＩＴＦＴのゲートに接続された複数の走査ラインＬｇと、マトリクスの列方向に延伸し、複数の画素トランジスタＩＴＦＴのドレインに接続された複数（ｎ本）の信号ラインＬｄと、を有して構成され、後述するソースドライバ２０及びゲートドライバ３０により選択される画素電極に表示信号電圧を印加することにより、画素電極と共通電極間の電界（液晶印加電圧ＶＬＣＤ）によって液晶の配列を制御して所定の画像情報を表示出力する。ここで、Ｃｓは、蓄積容量であり、前記液晶容量Ｃｌｃ、蓄積容量Ｃｓ及び画素トランジスタＩＴＦＴは、表示画素（液晶画素）１１を構成する。
【００２８】
ソースドライバ２０は、後述するＬＣＤコントローラ４０から供給される水平制御信号に基づいて、システムコントロール回路５０から与えられる表示データ（画像信号Ｒ、Ｇ、Ｂ）に対応する表示信号電圧を、信号ラインＬｄを介して各画素電極に供給する。
【００２９】
一方、ゲートドライバ３０は、ＬＣＤコントローラ４０から供給される垂直制御信号に基づいて、水平走査期間（１Ｈ）毎に各走査ラインＬｇに走査信号を順次印加して選択状態とし、前記信号ラインＬｄと交差する位置に配置された画素電極（表示画素）に対して、前記ソースドライバ２０により信号ラインＬｄに供給された表示信号電圧を印加する（書き込む）線順次駆動が行われる。即ち、走査信号を液晶表示パネル１０の１走査ラインＬｇに印加することにより、当該走査ラインＬｇの各画素トランジスタＩＴＦＴが駆動制御され、前記ソースドライバ２０により各信号ラインＬｄに印加された表示信号電圧が、画素トランジスタＩＴＦＴを介して、各画素電極に印加される。
【００３０】
ＬＣＤコントローラ４０は、システムコントロール回路５０から供給される水平同期信号ＨＤ、垂直同期信号ＶＤ及びシステムクロックＳＹＳＣＫに基づいて水平制御信号や垂直制御信号を生成し、ソースドライバ２０及びゲートドライバ３０に各々供給することにより、所定のタイミングで画素電極に表示信号電圧を印加して、液晶表示パネル１０に所望の画像情報を表示させる制御を行う。
【００３１】
システムコントロール回路５０は、システムクロックＳＹＳＣＫをソースドライバ２０、ＬＣＤコントローラ４０等に供給するとともに、このシステムクロックＳＹＳＣＫに同期した水平同期信号ＨＤ、垂直同期信号ＶＤをＬＣＤコントローラ４０に供給する。また、デジタルＲＧＢ信号からなる表示データをソースドライバ２０に出力する。
【００３２】
即ち、ＬＣＤコントローラ４０とシステムコントロール回路５０とは、図示を省略したインターフェースを介して、外部から供給される映像信号に基づいて、液晶表示パネル１０に所望の画像情報を表示させるための種々の制御信号を生成して、ソースドライバ２０及びゲートドライバ３０に出力する。
【００３３】
一般的に、液晶表示装置では、液晶が充填される画素電極−共通電極間の電界（液晶印加電圧ＶＬＣＤ）の極性を所定周期で反転させる反転駆動が行われている。液晶表示パネル１０では、上述のように、画素電極−共通電極間の電界に応じて液晶の配列が決定されるが、かかる画素電極−共通電極間に直流を印加すると、焼き付きが発生したり、液晶の劣化や破壊を引き起こしたりする原因となる。このため、画素電極−共通電極間の電界の極性を周期的に反転させることで、これを防止している。
【００３４】
反転駆動方法としてはライン反転駆動やフレーム反転駆動が一般的である。ライン反転駆動とは、液晶印加電圧ＶＬＣＤの極性を走査ライン毎に反転させるとともに、フレーム期間毎にも反転させる方法である。また、フレーム反転駆動とは、各表示画素の極性をフレーム期間毎に反転させる方法である。ここで、「フレーム」とは、各液晶表示パネルの全表示画素１１に表示信号電圧を供給して、１つの画像を表示させる期間の単位のことを言う。
【００３５】
図２は、前記ソースドライバ２０の構成を示すブロック構成図である。ここで、本実施形態における表示データは８ｂｉｔのデジタルＲＧＢ信号からなるものとする。このソースドライバ２０は、同図に示すように、ｎ段のシフトレジスタ２１、レベルシフタ２２、ｎ×８ｂｉｔのデータレジスタ２３、ｎ×８ｂｉｔのデータラッチ２４、ｎ個のＤＡＣ２５（２５１〜２５ｎ）、ガンマ回路（階調電圧発生回路）２６、及びｎ個の出力ＡＭＰ２７（２７１〜２７ｎ）によって構成されている。ここで、ＤＡＣ２５と出力ＡＭＰ２７によって書き込み回路が構成される。
【００３６】
シフトレジスタ２１はｎ個の出力端子を有し、前記ＬＣＤコントローラ４０から水平制御信号として供給されるシフトレジスタスタート信号によりスタートし、同じく水平制御信号として供給されるクロックで順次シフト動作を行って、各出力端子から出力信号を順次出力する。
【００３７】
レベルシフタ２２は、シフトレジスタ２１からの出力信号の信号レベルを、ロジック電圧レベルからソースドライバの電源電圧レベルにレベルシフトするものである。データレジスタ２３は、前記システムコントロール回路５０から供給される表示データを、前記シフトレジスタ２１から出力される各出力信号のタイミングで取り込むものである。データラッチ２４は、該データレジスタ２３に取り込まれた表示データを一斉に取り込み、保持する。
【００３８】
ＤＡＣ２５（２５１〜２５ｎ）は、前記ＬＣＤコントローラ４０から水平制御信号として供給される後述する極性制御信号ＰＯＬと補正制御信号ＣＮＴとに基づいて、データラッチ２４に保持されたデジタルＲＧＢ信号からなる表示データをアナログＲＧＢ信号（画像信号Ｒ、Ｇ、Ｂ）に変換して出力するためのデジタル／アナログ（Ｄ／Ａ）コンバータである。詳細は後述する。
【００３９】
ガンマ回路２６は、ＤＡＣ２５に供給する複数の階調電圧を生成してＤＡＣ２５に供給するものであり、従来は、表示データが８ｂｉｔである場合、８ビットデータ（０〜２５５）に対応する階調電圧Ｖ０〜Ｖ２５５（Ｖ２５５はＶ０に対して高電位）を生成するものであるが、本実施形態におけるガンマ回路２６は、階調電圧Ｖ０〜Ｖ２５５に加えて、更に、最小階調電圧Ｖ０を、より低い電位にシフトした、複数段階（本実施形態においては、２段階）のシフト階調電圧Ｖ０−α２，Ｖ０−α１、及び最高階調電圧Ｖ２５５を、より高い電位にシフトした、複数段階（本実施形態においては、２段階）のシフト階調電圧Ｖ２５５＋α１，Ｖ２５５＋α２も生成するものである。ＤＡＣ２５は、データラッチ２４に保持された表示データに応じて、このようなガンマ回路２６で生成されたＶ０−α２〜Ｖ２５５＋α２のシフト階調電圧及び階調電圧を選択することで、Ｄ／Ａ変換を行う。このように、本実施形態では、ガンマ回路２６が生成する電圧を、表示データが８ｂｉｔである場合に本来ならＶ０〜Ｖ２５５の２５６段階であるところを拡張して、例えばＶ０−α２〜Ｖ２５５＋α２の２６０段階としたことにより、ＤＡＣ２５の出力電圧範囲を従来の構成の場合より広くすることができる。出力ＡＭＰ２７（２７１〜２７ｎ）は、対応するＤＡＣ２５（２５１〜２５ｎ）の出力を増幅して、ｎ本の信号ラインＬｄに表示信号電圧Ｙ１〜Ｙｎとして出力する。
【００４０】
図３は、前記ＤＡＣ２５（２５１〜２５ｎ）の構成を示す図であり、図４は、前記極性制御信号ＰＯＬと前記補正制御信号ＣＮＴのタイミングチャートである。
【００４１】
各ＤＡＣ２５は、ガンマ回路２６で生成された階調電圧Ｖ０−α２〜Ｖ２５５＋α２が供給されるとともに、データラッチ２４に保持された表示データのうちの対応する８ビットデータをデコードして、表示データの階調値０〜２５５に応じたＶ０セレクト信号〜Ｖ２５５セレクト信号を出力するデコーダ（図示略）と、このデコーダからのＶ０セレクト信号〜Ｖ２５５セレクト信号と前記極性制御信号ＰＯＬ及び前記補正制御信号ＣＮＴが供給され、これらの信号の状態によって、シフト階調電圧及び階調電圧Ｖ０−α２〜Ｖ２５５＋α２の何れかを選択する選択回路と、を備えて、選択回路によって選択された階調電圧を対応する出力ＡＭＰ２７に出力するように構成されている。
【００４２】
即ち、図３に示すように、デコーダからのＶ０セレクト信号は、ＡＮＤゲート２５０１とＡＮＤゲート２５０２に入力される。前記ＡＮＤゲート２５０１には、更に、前記極性制御信号ＰＯＬと前記補正制御信号ＣＮＴが入力される。また、前記ＡＮＤゲート２５０２には、インバータ２５０３を介して、前記補正制御信号ＣＮＴが入力される。前記ＡＮＤゲート２５０１の出力は、前記ガンマ回路２６で発生されたシフト階調電圧Ｖ０−α２を前記出力ＡＭＰ２７へ切り替え供給するためのスイッチ２５０４へ切替制御信号として与えられる。また、前記ＡＮＤゲート２５０２の出力は、ＯＲゲート２５０５を介して、前記ガンマ回路２６で発生された階調電圧Ｖ０を前記出力ＡＭＰ２７へ切り替え供給するためのスイッチ２５０６へ切替制御信号として与えられるように構成されている。
【００４３】
ここで、本液晶表示装置においては、表示信号電圧Ｙ１〜Ｙｎ及びコモン電圧ＶＣＯＭの極性が、１走査ライン毎に反転されるライン反転駆動を行うものである。本実施形態における反転駆動においては、反転する毎に表示データが反転され、液晶印加電圧ＶＬＣＤの絶対値が大きくなる側の電圧がＶ０側であるフレームと、Ｖ２５５側であるフレームが交互に設けられる。前記極性制御信号ＰＯＬは、液晶印加電圧ＶＬＣＤの絶対値が大きくなる電圧が、Ｖ０側か、Ｖ２５５側かを示すものであり、図４に示すように、１水平走査期間（１Ｈ）毎にハイレベル／ローレベルが反転される。また、前記補正制御信号ＣＮＴは、１Ｈ期間の初期の期間に設定される補正期間（ＴCNT）ハイレベルとなる信号である。本実施形態においては、極性制御信号ＰＯＬがハイレベルのときに液晶印加電圧ＶＬＣＤの絶対値が大きくなる電圧がＶ０側であり、極性制御信号ＰＯＬがローレベルのときに液晶印加電圧ＶＬＣＤの絶対値が大きくなる電圧がＶ２５５側であるとする。
【００４４】
本実施形態における動作は、前記極性制御信号ＰＯＬがハイレベルの場合、つまり液晶印加電圧ＶＬＣＤの絶対値が大きくなる電圧がＶ０側である場合に、表示データの階調値が最高階調２５５で、Ｖ０セレクト信号がＤＡＣ２５に供給されるとき、前記補正制御信号ＣＮＴがハイレベルの期間中は、前記Ｖ０セレクト信号は、ＡＮＤゲート２５０１側からのみ出力されて、前記スイッチ２５０４はオン、前記スイッチ２５０６はオフとなり、結果として、前記出力ＡＭＰ２７へは、表示データの階調値に応じた正規の階調電圧であるＶ０よりも低い（液晶印加電圧ＶＬＣＤの絶対値がＶ０のときよりα２だけ大きい）Ｖ０−α２のシフト階調電圧が選択されて、補正階調電圧として出力ＡＭＰ２７に出力される。そして、前記補正制御信号ＣＮＴがローレベルとなると、前記Ｖ０セレクト信号は、ＡＮＤゲート２５０２側からのみ出力されて、前記スイッチ２５０４はオフ、前記スイッチ２５０６はオンとなり、結果として、前記出力ＡＭＰ２７へは、正規の階調電圧であるＶ０が選択されて出力される。
【００４５】
このように、ＡＮＤゲート２５０１，２５０２及びスイッチ２５０４，２５０６でなる選択回路により、前記補正制御信号ＣＮＴがハイレベル期間つまり表示画素の液晶への書き込みの初期の補正期間に正規の階調電圧Ｖ０よりも液晶印加電圧ＶＬＣＤの絶対値がα２だけ大きいシフト階調電圧Ｖ０−α２を出力し、その後の書き込み期間で補正制御信号ＣＮＴをローレベルとして正規の階調電圧Ｖ０を出力することができる。
【００４６】
なお、表示データの階調値に応じてＶ０セレクト信号がＤＡＣ２５に供給されるときに、前記極性制御信号ＰＯＬがローレベルに反転したとき、つまり液晶印加電圧ＶＬＣＤの絶対値が大きくなる電圧がＶ２５５側である場合には、前記補正制御信号ＣＮＴの状態にかかわらずＡＮＤゲート２５０１からは前記Ｖ０セレクト信号は出力されず、前記補正制御信号ＣＮＴがローレベルの期間に前記Ｖ０セレクト信号がＡＮＤゲート２５０２側から出力されて、前記スイッチ２５０６がオンして、正規の階調電圧であるＶ０が選択されて、前記出力ＡＭＰ２７へ出力される。このとき、正規の階調電圧であるＶ０は低い電圧であるので、プリチャージを行う必要がなく、また、出力ＡＭＰ２７から出力する期間が１Ｈよりも短い前記補正制御信号ＣＮＴがローレベルの期間しかなくても表示データの階調値に応じた正規の表示信号電圧を書き込むことが可能である。
【００４７】
次に、表示データの階調値が最高階調より１階調低い２５４で、Ｖ１セレクト信号がＤＡＣ２５に供給されるとき、Ｖ１セレクト信号はＡＮＤゲート２５０７とＡＮＤゲート２５０８に入力される。前記ＡＮＤゲート２５０７には、更に、前記極性制御信号ＰＯＬと前記補正制御信号ＣＮＴが入力され、また、前記ＡＮＤゲート２５０８には、インバータ２５０９を介して、前記補正制御信号ＣＮＴが入力される。前記ＡＮＤゲート２５０７の出力は、前記ガンマ回路２６で発生されたシフト階調電圧Ｖ０−α１を前記出力ＡＭＰ２７へ切り替え供給するためのスイッチ２５１０へ切替制御信号として与えられ、また、前記ＡＮＤゲート２５０８の出力は、ＯＲゲート２５１１を介して、前記ガンマ回路２６で発生された階調電圧Ｖ１を前記出力ＡＭＰ２７へ切り替え供給するためのスイッチ２５１２へ切替制御信号として与えられるように構成されている。
【００４８】
従って、前記極性制御信号ＰＯＬがハイレベルの場合、つまり液晶印加電圧ＶＬＣＤの絶対値が大きくなる電圧がＶ０側である場合には、前記補正制御信号ＣＮＴがハイレベルの期間中は、前記Ｖ１セレクト信号は、ＡＮＤゲート２５０７側からのみ出力されて、前記スイッチ２５１０はオン、前記スイッチ２５１２はオフとなり、結果として、前記出力ＡＭＰ２７へは、表示データの階調値に応じた正規の階調電圧であるＶ１よりも低い（液晶印加電圧ＶＬＣＤの絶対値がＶ１のときよりα１＋１階調差（２５５階調と２５４階調の差）分だけ大きい）Ｖ０−α１のシフト階調電圧が選択されて、補正階調電圧として前記出力ＡＭＰ２７に出力される。そして、前記補正制御信号ＣＮＴがローレベルとなると、前記Ｖ１セレクト信号は、ＡＮＤゲート２５０８側からのみ出力されて、前記スイッチ２５１０はオフ、前記スイッチ２５１２はオンとなり、結果として、前記出力ＡＭＰ２７へは、正規の階調電圧であるＶ１が選択されて出力される。
【００４９】
このように、ＡＮＤゲート２５０７，２５０８及びスイッチ２５１０，２５１２でなる選択回路により、前記補正制御信号ＣＮＴがハイレベルの補正期間に正規の階調電圧Ｖ１よりも液晶印加電圧ＶＬＣＤの絶対値がα１＋１階調分だけ大きいシフト階調電圧Ｖ０−α１を出力し、その後の書き込み期間で補正制御信号ＣＮＴをローレベルとして正規の階調電圧Ｖ１を出力することができる。
【００５０】
なお、表示データの階調値に応じてＶ１セレクト信号がＤＡＣ２５に供給されるときに、前記極性制御信号ＰＯＬがローレベルに反転したとき、つまり液晶印加電圧ＶＬＣＤの絶対値が大きくなる電圧がＶ２５５側である場合には、前記補正制御信号ＣＮＴの状態にかかわらずＡＮＤゲート２５０７からは前記Ｖ１セレクト信号は出力されず、前記補正制御信号ＣＮＴがローレベルの期間に、前記Ｖ１セレクト信号がＡＮＤゲート２５０８側から出力されて、前記スイッチ２５１２がオンして、正規の階調電圧であるＶ１が選択されて、前記出力ＡＭＰ２７へ出力される。このとき、正規の階調電圧であるＶ１は低い電圧であるので、プリチャージを行う必要がなく、また、出力ＡＭＰ２７から出力する期間が１Ｈよりも短い前記補正制御信号ＣＮＴがローレベルの期間しかなくても表示データの階調値に応じた正規の表示信号電圧を書き込むことが可能である。
【００５１】
また、表示データの階調値が最高階調より２階調低い２５３で、Ｖ２セレクト信号がＤＡＣ２５に供給されるとき、Ｖ２セレクト信号はＡＮＤゲート２５１３と、出力が、ＯＲゲートを介して、階調電圧Ｖ２を前記出力ＡＭＰ２７へ切り替え供給するためのスイッチ（Ｖ２スイッチとする：図示略）へ切替制御信号として与えられるＡＮＤゲート（Ｖ２ＡＮＤゲートとする：図示略）に入力される。前記ＡＮＤゲート２５１３には、更に、前記極性制御信号ＰＯＬと前記補正制御信号ＣＮＴが入力され、また、前記Ｖ２ＡＮＤゲートには、図示しないインバータを介して、前記補正制御信号ＣＮＴが入力される。前記ＡＮＤゲート２５１３の出力は、前記ＯＲゲート２５０５を介して、前記ガンマ回路２６で発生された階調電圧Ｖ０を前記出力ＡＭＰ２７へ切り替え供給するための前記スイッチ２５０６へ切替制御信号として与えられる。
【００５２】
従って、前記極性制御信号ＰＯＬがハイレベルの場合、つまり液晶印加電圧ＶＬＣＤの絶対値が大きくなる電圧がＶ０側である場合には、前記補正制御信号ＣＮＴがハイレベルの期間中は、前記Ｖ２セレクト信号は、ＡＮＤゲート２５１３側からのみ出力されて、前記スイッチ２５０６はオン、前記Ｖ２スイッチはオフとなり、結果として、前記出力ＡＭＰ２７へは、表示データの階調値に応じた正規の階調電圧であるＶ２よりも低い（液晶印加電圧ＶＬＣＤの絶対値がＶ２のときより２階調差（２５５階調と２５３階調の差）分だけ大きい）Ｖ０の階調電圧が選択されて、補正階調電圧として前記出力ＡＭＰ２７に出力される。そして、前記補正制御信号ＣＮＴがローレベルとなると、前記Ｖ２セレクト信号は、前記Ｖ２ＡＮＤゲート側からのみ出力されて、前記スイッチ２５０６はオフ、前記Ｖ２スイッチはオンとなり、結果として、前記出力ＡＭＰ２７へは、正規の表示信号電圧であるＶ２が選択されて出力される。
【００５３】
このように、ＡＮＤゲート２５１３と図示しないＡＮＤゲート及びスイッチ２５０６とＶ２スイッチでなる選択回路により、前記補正制御信号ＣＮＴがハイレベルの補正期間に正規の階調電圧Ｖ２よりも液晶印加電圧ＶＬＣＤの絶対値が２階調分大きいシフト階調電圧Ｖ０を出力し、その後の書き込み期間で補正制御信号ＣＮＴをローレベルとして正規の階調電圧Ｖ２を出力することができる。
【００５４】
なお、表示データの階調値に応じてＶ２セレクト信号がＤＡＣ２５に供給されるときに、前記極性制御信号ＰＯＬがローレベルに反転したとき、つまり液晶印加電圧ＶＬＣＤの絶対値が大きくなる電圧がＶ２５５側である場合には、前記補正制御信号ＣＮＴの状態にかかわらずＡＮＤゲート２５１３からは前記Ｖ２セレクト信号は出力されず、前記補正制御信号ＣＮＴがローレベルの期間に、前記Ｖ２セレクト信号が前記図示しないＡＮＤゲート側から出力されて、前記図示しないスイッチがオンして、正規の表示信号電圧であるＶ２が選択されて、前記出力ＡＭＰ２７へ出力される。このとき、正規の階調電圧であるＶ２は比較的低い電圧であるので、プリチャージを行う必要がなく、また、出力ＡＭＰ２７から出力する期間が１Ｈよりも短い前記補正制御信号ＣＮＴがローレベルの期間しかなくても表示データの階調値に応じた正規の表示信号電圧を書き込むことが可能である。
【００５５】
以下、Ｖ３から中間のＶ１２７セレクト信号についても上記と同様に構成され、前記補正制御信号ＣＮＴがハイレベル期間において、デコーダからの各セレクト信号と極性制御信号ＰＯＬ及び補正制御信号ＣＮＴに応じて、書き込みの初期の補正期間にのみ、表示データの階調値に応じた正規の階調電圧よりも液晶印加電圧ＶＬＣＤの絶対値が２階調差（自身の階調より２階調高い階調と自身の階調との差）分だけ大きくなる階調電圧が補正階調電圧として出力ＡＭＰ２７へ出力される。
【００５６】
一方、Ｖ２５５から中間のＶ１２８セレクト信号側に関しては、前述したＶ０〜Ｖ１２７セレクト信号側における構成を、前記Ｖ１２７セレクト信号に関して対称にし、前記極性制御信号ＰＯＬをインバータで反転させてＡＮＤゲートに入力するようにした構成を備えている。
【００５７】
即ち、デコーダからのＶ２５５セレクト信号は、ＡＮＤゲート２５１５とＡＮＤゲート２５１６に入力される。前記ＡＮＤゲート２５１５には、更に、前記補正制御信号ＣＮＴと、インバータ２５１７を介して前記極性制御信号ＰＯＬとが入力される。また、前記ＡＮＤゲート２５１６には、インバータ２５１８を介して前記補正制御信号ＣＮＴが入力される。前記ＡＮＤゲート２５１５の出力は、前記ガンマ回路２６で発生されたシフト階調電圧Ｖ２５５＋α２を前記出力ＡＭＰ２７へ切り替え供給するためのスイッチ２５１９へ切替補正制御信号として与えられる。また、前記ＡＮＤゲート２５１６の出力は、ＯＲゲート２５２０を介して、前記ガンマ回路２６で発生された階調電圧Ｖ２５５を前記出力ＡＭＰ２７へ切り替え供給するためのスイッチ２５２１へ切替制御信号として与えられるように構成されている。
【００５８】
従って、前記極性制御信号ＰＯＬがローレベルの場合、つまり液晶印加電圧ＶＬＣＤの絶対値が大きくなる電圧がＶ２５５側である場合に、表示データの階調値が最高階調２５５で、Ｖ２５５セレクト信号がＤＡＣ２５に供給されるとき、前記補正制御信号ＣＮＴがハイレベルの期間中は、前記Ｖ２５５セレクト信号は、ＡＮＤゲート２５１５側からのみ出力されて、前記スイッチ２５１９はオン、前記スイッチ２５２１はオフとなり、結果として、前記出力ＡＭＰ２７へは、表示データの階調値に応じた正規の階調電圧であるＶ２５５よりも高い（液晶印加電圧ＶＬＣＤの絶対値がＶ２５５のときよりα２だけ大きい）Ｖ２５５＋α２のシフト階調電圧が選択されて、補正階調電圧として前記出力ＡＭＰ２７へ出力される。そして、前記補正制御信号ＣＮＴがローレベルとなると、前記２５５０セレクト信号は、ＡＮＤゲート２５１６側からのみ出力されて、前記スイッチ２５１９はオフ、前記スイッチ２５２１はオンとなり、結果として、前記出力ＡＭＰ２７へは、正規の階調電圧であるＶ２５５が選択されて出力される。
【００５９】
このように、ＡＮＤゲート２５１５，２５１６及びスイッチ２５１９，２５２１でなる選択回路により、前記補正制御信号ＣＮＴがハイレベルの補正期間に正規の階調電圧Ｖ２５５よりも液晶印加電圧ＶＬＣＤの絶対値がα２だけ大きいシフト階調電圧Ｖ２５５＋α２を出力し、その後の書き込み期間で補正制御信号ＣＮＴをローレベルとして正規の階調電圧Ｖ２５５を出力することができる。
【００６０】
なお、表示データの階調値に応じてＶ２５５セレクト信号がＤＡＣ２５に供給されるときに、前記極性制御信号ＰＯＬがハイレベルに反転したとき、つまり液晶印加電圧ＶＬＣＤの絶対値が大きくなる電圧がＶ０側である場合には、前記補正制御信号ＣＮＴの状態にかかわらずＡＮＤゲート２５１５からは前記Ｖ２５５セレクト信号は出力されず、前記補正制御信号ＣＮＴがローレベルの期間中に前記Ｖ２５５セレクト信号がＡＮＤゲート２５１６側から出力されて、前記スイッチ２５２１がオンして、正規の階調電圧であるＶ２５５が選択されて、前記出力ＡＭＰ２７へ出力される。このとき、正規の階調電圧であるＶ２５５は低い電圧であるので、プリチャージを行う必要がなく、また、出力ＡＭＰ２７から出力する期間が１Ｈよりも短い前記補正制御信号ＣＮＴがローレベルの期間しかなくても表示データの階調値に応じた正規の表示信号電圧を書き込むことが可能である。
【００６１】
次に、表示データの階調値が最高階調より１階調低い２５４で、Ｖ２５４セレクト信号がＤＡＣ２５に供給されるとき、Ｖ２５４セレクト信号はＡＮＤゲート２５２２とＡＮＤゲート２５２３に入力される。前記ＡＮＤゲート２５２２には、更に、前記補正制御信号ＣＮＴと、インバータ２５２４を介して前記極性制御信号ＰＯＬとが入力され、また、前記ＡＮＤゲート２５２３には、インバータ２５２５を介して前記補正制御信号ＣＮＴが入力される。前記ＡＮＤゲート２５２２の出力は、前記ガンマ回路２６で発生されたシフト階調電圧Ｖ２５５＋α１を前記出力ＡＭＰ２７へ切り替え供給するためのスイッチ２５２６へ切替補正制御信号として与えられ、また、前記ＡＮＤゲート２５２３の出力は、ＯＲゲート２５２７を介して、前記ガンマ回路２６で発生された階調電圧Ｖ２５４を前記出力ＡＭＰ２７へ切り替え供給するためのスイッチ２５２８へ切替制御信号として与えられるように構成されている。
【００６２】
従って、前記極性制御信号ＰＯＬがローレベルの場合、つまり液晶印加電圧ＶＬＣＤの絶対値が大きくなる電圧がＶ２５５側である場合には、前記補正制御信号ＣＮＴがハイレベルの期間中は、前記Ｖ２５４セレクト信号は、ＡＮＤゲート２５２２側からのみ出力されて、前記スイッチ２５２６はオン、前記スイッチ２５２８はオフとなり、結果として、前記出力ＡＭＰ２７へは、表示データの階調値に応じた正規の階調電圧であるＶ２５４よりも高い（液晶印加電圧ＶＬＣＤの絶対値がＶ２５４のときよりα１＋１階調差（２５５階調と２５４階調の差）分だけ大きい）Ｖ２５５＋α１のシフト階調電圧が選択されて、補正階調電圧として前記出力ＡＭＰ２７に出力される。そして、前記補正制御信号ＣＮＴがローレベルとなると、前記Ｖ２５４セレクト信号は、ＡＮＤゲート２５２３側からのみ出力されて、前記スイッチ２５２６はオフ、前記スイッチ２５２８はオンとなり、結果として、前記出力ＡＭＰ２７へは、正規の階調電圧であるＶ２５４が選択されて出力される。
【００６３】
このように、ＡＮＤゲート２５２２，２５２３及びスイッチ２５２６，２５２８でなる選択回路により、前記補正制御信号ＣＮＴがハイレベルの補正期間に正規の階調電圧Ｖ２５４よりも液晶印加電圧ＶＬＣＤの絶対値がα１＋１階調分だけ大きいシフト階調電圧Ｖ２５５＋α１を出力し、その後の書き込み期間で補正制御信号ＣＮＴをローレベルとして正規の階調電圧Ｖ２５４を出力することができる。
【００６４】
なお、表示データの階調値に応じてＶ２５４セレクト信号がＤＡＣ２５に供給されるときに、前記極性制御信号ＰＯＬがハイレベルに反転したとき、つまり液晶印加電圧ＶＬＣＤが高くなる電圧がＶ０側である場合には、前記補正制御信号ＣＮＴの状態にかかわらずＡＮＤゲート２５２２からは前記Ｖ２５４セレクト信号は出力されず、前記補正制御信号ＣＮＴがローレベルの期間中に、前記Ｖ２５４セレクト信号がＡＮＤゲート２５２３側から出力されて、前記スイッチ２５２８がオンして、正規の階調電圧であるＶ２５４が選択されて、前記出力ＡＭＰ２７へ出力される。このとき、正規の階調電圧であるＶ２５４は低い電圧であるので、プリチャージを行う必要がなく、また、出力ＡＭＰ２７から出力する期間が１Ｈよりも短い前記補正制御信号ＣＮＴがローレベルの期間しかなくても表示データの階調値に応じた正規の表示信号電圧を書き込むことが可能である。
【００６５】
また、表示データの階調値が最高階調より２階調低い２５３で、Ｖ２５３セレクト信号がＤＡＣ２５に供給されるとき、Ｖ２５３セレクト信号はＡＮＤゲート２５２９と、出力が、ＯＲゲートを介して、階調電圧Ｖ２５３を前記出力ＡＭＰ２７へ切り替え供給するためのスイッチ（Ｖ２５３スイッチとする：図示略）へ切替制御信号として与えられるＡＮＤゲート（Ｖ２５３ＡＮＤゲートとする：図示略）に入力される。前記ＡＮＤゲート２５２９には、更に、前記補正制御信号ＣＮＴと、インバータ２５３０を介して前記極性制御信号ＰＯＬとが入力され、また、前記Ｖ２５３ＡＮＤゲートには、図示しないインバータを介して、前記補正制御信号ＣＮＴが入力される。前記ＡＮＤゲート２５２９の出力は、前記ＯＲゲート２５２０を介して、前記ガンマ回路２６で発生された階調電圧Ｖ２５５を前記出力ＡＭＰ２７へ切り替え供給するための前記スイッチ２５２１へ切替制御信号として与えられる。
【００６６】
従って、前記極性制御信号ＰＯＬがローレベルの場合、つまり液晶印加電圧ＶＬＣＤの絶対値が大きくなる電圧がＶ２５５側である場合には、前記補正制御信号ＣＮＴがハイレベルの期間中は、前記Ｖ２５３セレクト信号は、ＡＮＤゲート２５２９側からのみ出力されて、前記スイッチ２５２１はオン、前記図示しないスイッチはオフとなり、結果として、前記出力ＡＭＰ２７へは、表示データの階調値に応じた正規の階調電圧であるＶ２５３よりも高い（液晶印加電圧ＶＬＣＤの絶対値がＶ２５３のときより２階調差（２５５階調と２５３階調の差）分だけ大きい）Ｖ２５５の階調電圧が選択されて、補正階調電圧として前記出力ＡＭＰ２７に出力される。そして、前記補正制御信号ＣＮＴがローレベルとなると、前記Ｖ２５３セレクト信号は、前記Ｖ２５３ＡＮＤゲート側からのみ出力されて、前記スイッチ２５２１はオフ、前記Ｖ２５３スイッチはオンとなり、結果として、前記出力ＡＭＰ２７へは、正規の階調電圧であるＶ２５３が選択されて出力される。
【００６７】
このように、ＡＮＤゲート２５２９と図示しないＡＮＤゲート及びスイッチ２５２１とＶ２５３スイッチでなる選択回路により、前記補正制御信号ＣＮＴがハイレベルの補正期間に正規の階調電圧Ｖ２５３よりも液晶印加電圧ＶＬＣＤの絶対値が２階調差分だけ大きい階調電圧Ｖ２５５を出力し、その後の書き込み期間で補正制御信号ＣＮＴをローレベルとして正規の階調電圧Ｖ２５３を出力することができる。
【００６８】
なお、表示データの階調値が２５３で、Ｖ２５３セレクト信号がＤＡＣ２５に供給されるときに、前記極性制御信号ＰＯＬがハイレベルに反転したとき、つまり液晶印加電圧ＶＬＣＤが高くなる電圧がＶ０側である場合には、前記補正制御信号ＣＮＴの状態にかかわらずＡＮＤゲート２５２９からは前記Ｖ２５３セレクト信号は出力されず、前記補正制御信号ＣＮＴがローレベルの期間中に、前記Ｖ２５３セレクト信号が前記図示しないＡＮＤゲート側から出力されて、前記図示しないスイッチがオンして、正規の階調電圧であるＶ２５３が選択されて、前記出力ＡＭＰ２７へ出力される。このとき、正規の階調電圧であるＶ２５３は比較的低い電圧であるので、プリチャージを行う必要がなく、また、出力ＡＭＰ２７から出力する期間が１Ｈよりも短い前記補正制御信号ＣＮＴがローレベルの期間しかなくても目的の電圧を書き込むことが可能である。
【００６９】
以下、Ｖ２５２から中間のＶ１２８セレクト信号についても上記と同様に構成されて、前記補正制御信号ＣＮＴがハイレベル期間において、デコーダからの各セレクト信号と極性制御信号ＰＯＬ及び補正制御信号ＣＮＴに応じて、書き込みの初期の補正期間にのみ、表示データの階調値に応じた正規の階調電圧よりも高く、液晶印加電圧ＶＬＣＤの絶対値が２階調差（自身の階調より２階調高い階調と自身の階調との差）分だけ大きい階調電圧が補正階調電圧として出力ＡＭＰ２７へ出力される。
【００７０】
以上のように、本第１実施形態によれば、補正制御信号ＣＮＴをハイレベルとした書き込みの初期の補正期間、表示データの階調値に応じた正規の階調電圧よりも液晶印加電圧ＶＬＣＤの絶対値が大きい補正階調電圧を出力ＡＭＰ２７に出力し、その後の補正制御信号ＣＮＴがローレベルの期間は正規の階調電圧を出力することで、表示画素の液晶を正規の表示信号電圧に早く到達させることができるようになる。ここで、書き込みの初期の補正期間に出力する補正階調電圧の正規の階調電圧に対する差分の絶対値（シフト量）は、表示データの階調値が最高階調であるときα２であり、階調値が最高階調より１階調低いときα１＋１階調差（最高階調と最高階調―１階調との差）であり、階調値が最高階調より２階調以上低いとき２階調差（自身の階調より２階調高い階調と自身の階調との差）に設定される。すなわち、本実施形態においては、表示画素への書き込みを表示データの各階調において良好に行うことができるように、従来技術にあるように常に最大電圧にプリチャージするのではなく、補正階調電圧の値を表示データの階調値に応じて異なる値とし、シフト量の大きさを表示データの階調値に応じて適宜変えるようにしている。ここで、最高階調時に液晶印加電圧ＶＬＣＤの絶対値が最も大きくなる構成である場合、最高階調時に出力ＡＭＰ２７に対する負荷が最も大きいために、シフト量を最も大きくし、最高階調より低くなるにつれて負荷が小さくなるため、補正電圧と目標電圧との差分を最高階調より低くなるにつれて小さくするように設定して、α２＞α１＋１階調差＞２階調差とすることが好ましい。また、階調値が最高階調より２階調以上低いときに、補正電圧の目標電圧に対する差分を２階調差としたが、これに限定するものではない。
【００７１】
なお、書き込みの初期の補正期間に補正階調電圧を出力ＡＭＰ２７に出力したとき、信号ラインＬｄを介した表示画素への書き込みを短時間で行えるようにするために、この期間に出力ＡＭＰ２７の駆動能力を増加させることが好ましい。そこで、前記補正制御信号ＣＮＴに応じて前記出力ＡＭＰ２７のバイアス電流の制御を行うようにして、補正制御信号ＣＮＴがハイレベルの期間は出力ＡＭＰ２７に供給するバイアス電流を補正制御信号ＣＮＴがローレベル期間のときの数倍にするように制御してもよい。
【００７２】
また、前記補正制御信号ＣＮＴをハイレベルとして補正電圧を出力する期間は、１Ｈの半分未満であれば良く、好ましくは１／３程度である。
【００７３】
以上のような第１実施形態によれば、ＤＡＣ２５に供給する複数の階調電圧の電圧範囲を表示データのビット数に応じた電圧範囲より広くして設定し、１Ｈの書き込み期間において、書き込み初期の補正期間に、表示データの階調値に応じた正規の階調電圧よりも液晶印加電圧の絶対値が大きくなる側にシフトした補正階調電圧を出力し、その後、正規の階調電圧を出力するような書き込み回路を備えることで、各階調において液晶の書き込み時間を短縮することができる。これにより、例えば高精細化により１Ｈの期間が短くなったとしても、書き込み時間が足りずに書き込み不足が生じることを抑制して、正規の表示信号電圧を表示画素の液晶に良好に書き込むことが可能となる。
【００７４】
［第２実施形態］
次に、本発明の第２実施形態に係る液晶表示装置を説明する。
【００７５】
その全体構成は、前述した第１実施形態に係る液晶表示装置のそれと同様であるので、その説明は省略する。
【００７６】
そして、ソースドライバ２０は、前述した第１実施形態における図２に示すように、シフトレジスタ２１、レベルシフタ２２、データレジスタ２３、データラッチ２４、ｎ個のＤＡＣ２５（２５１〜２５ｎ）、ガンマ回路２６、及びｎ個の出力ＡＭＰ２７（２７１〜２７ｎ）によって構成されるものであるが、本第２実施形態におけるソースドライバ２０では、ガンマ回路２６が前記第１実施形態のようなＶ０−α２〜Ｖ２５５＋α２の２６０段階ではなくて、従来と同様に、Ｖ０〜Ｖ２５５の２５６段階の階調電圧を発生するものとしている。また、ＤＡＣ２５（２５１〜２５ｎ）は、各セレクト信号に応じて階調電圧を選択して出力するスイッチを備えるだけの構成となっている。
【００７７】
但し、本実施形態においては、ガンマ回路２６が発生する２５６段階の階調電圧を常に一定とするのではなく、その書き込みの初期の補正期間において、階調電圧の液晶印加電圧ＶＬＣＤの絶対値が大きくなる側の電圧を、液晶印加電圧ＶＬＣＤの絶対値が大きくなる方向にシフトしたシフト電圧に切り替えて、各階調電圧の値を表示データの階調値に応じた正規の階調電圧より液晶印加電圧ＶＬＣＤの絶対値が大きくなる側にシフトした、補正階調電圧を発生するように構成している。
【００７８】
図５は、本第２実施形態におけるガンマ回路２６の構成を示す図であり、図６は、前記極性制御信号ＰＯＬと前記補正制御信号ＣＮＴと遅延制御信号ＣＮＴＤのタイミングチャートである。ここで、補正制御信号ＣＮＴ、遅延制御信号ＣＮＴＤは、前記ＬＣＤコントローラ４０から水平制御信号として供給されるものである。図６に示すように、前記補正制御信号ＣＮＴは、上記第１実施形態と同じく、１Ｈ期間の初期の補正期間に所定期間（ＴCNT）ハイレベルとなる信号であり、前記遅延制御信号ＣＮＴＤは、前記補正制御信号ＣＮＴと同時にハイレベルとなり、前記補正制御信号ＣＮＴがローレベルとなった後、例えば数μ秒の遅延期間Ｄｅｌａｙを持った期間（ＴCNTD）までハイレベルとなり、その後ローレベルとなる信号である。
【００７９】
ガンマ回路２６は、通常、図５に示すように、表示データの階調数（２５６階調）に応じた複数の抵抗（分圧抵抗）Ｒ１，Ｒ２，…，Ｒ２５４でなる分圧器（分圧回路）２６０１と、この分圧器２６０１の両端に、図示しない電圧発生回路からの電圧（上限電圧）ＶＨ，電圧（下限電圧）ＶＬを増幅した電圧を印加するためのアンプ２６０２及び２６０３とを備え、前記アンプ２６０２，２６０３からの電圧を前記分圧器２６０１の両端に印加し、上限電圧ＶＨと下限電圧ＶＬ間の電位差を抵抗Ｒ１，Ｒ２，…，Ｒ２５４で分圧した電圧を、階調電圧Ｖ０，Ｖ１，…，Ｖ２５５としてＤＡＣ２５（２５１〜２５ｎ）に印加するように構成されている。
【００８０】
そして、本実施形態では、更に、前記分圧器２６０１の抵抗Ｒ１〜Ｒ２５４に並列に、抵抗（補助抵抗）Ｒｓ，Ｒｔ，Ｒｕ，Ｒｖの直列接続を、前記遅延制御信号ＣＮＴＤに応じて切り替えられるスイッチ２６０４，２６０５を介して接続するように構成している。また、抵抗Ｒｓと抵抗Ｒｔとの接続点を前記遅延制御信号ＣＮＴＤに応じて切り替えられるスイッチ２６０６を介して前記分圧器２６０１の抵抗Ｒ６２とＲ６３との接続点に接続し、抵抗Ｒｔと抵抗Ｒｕとの接続点を前記遅延制御信号ＣＮＴＤに応じて切り替えられるスイッチ２６０７を介して前記分圧器２６０１の抵抗Ｒ１２６とＲ１２７との接続点に接続し、抵抗Ｒｕと抵抗Ｒｖとの接続点を前記遅延制御信号ＣＮＴＤに応じて切り替えられるスイッチ２６０８を介して前記分圧器２６０１の抵抗Ｒ１９０とＲ１９１との接続点に接続するようにしている。
【００８１】
なお、前記抵抗Ｒｓは（Ｒ０＋Ｒ１＋…＋Ｒ６２）／１０、前記抵抗Ｒｔは（Ｒ６３＋Ｒ６４＋…＋Ｒ１２６）／１０、前記抵抗Ｒｕは（Ｒ１２７＋Ｒ１２８＋…＋Ｒ１９０）／１０、前記抵抗Ｒｖは（Ｒ１９１＋Ｒ１９２＋…＋Ｒ２５４）／１０の抵抗値とする。
【００８２】
また、前記アンプ２６０２の入力端は、前記極性信号ＰＯＬに応じてＳ１端子とＳ２端子を切り替えるスイッチ２６０９に接続されている。ここで、該スイッチ２６０９のＳ１端子は、前記補正制御信号ＣＮＴに応じて、図示しない電圧発生回路からローレベル電圧（下限電圧）ＶＬが印加されるＳ３端子とＶＬを負電圧側にシフトした電圧（シフト電圧）ＶＬ―α３が印加されるＳ４端子とを切り替えるスイッチ２６１０に接続されている。また、前記スイッチ２６０９のＳ２端子には、図示しない電圧発生回路からローレベル電圧ＶＬが印加されている。
【００８３】
同様に、前記アンプ２６０３の入力端は、前記極性信号ＰＯＬに応じてＳ５端子とＳ６端子を切り替えるスイッチ２６１２に接続されている。ここで、前記スイッチ２６１２のＳ５端子は、前記補正制御信号ＣＮＴに応じて、図示しない電圧発生回路からハイレベル電圧（上限電圧）ＶＨが印加されるＳ７端子とＶＨを正電圧側にシフトした電圧（シフト電圧）ＶＨ＋α３が印加されるＳ８端子とを切り替えるスイッチ２６１３に接続されている。また、前記スイッチ２６１２のＳ６端子には、図示しない電圧発生回路からハイベル電圧ＶＨが印加されている。ここで、スイッチ２６０９、２６１０、２６１２、２６１３は、本発明における切替回路を構成する。
【００８４】
従って、このような構成のガンマ回路２６では、前記極性信号ＰＯＬがハイベルの場合、つまり液晶印加電圧ＶＬＣＤが高くなる電圧がＶ０側である場合には、前記スイッチ２６０９はＳ１端子側に切り替えられ、前記スイッチ２６１２はＳ６端子側に切り替えられる。この状態で、前記補正制御信号ＣＮＴがハイレベルの補正期間中は、前記スイッチ２６１０はＳ４端子側に切り替えられるので、アンプ２６０２には電圧ＶＬ―α３が、アンプ２６０３には電圧ＶＨが、それぞれ入力される。結果として、補正期間中は、前記分圧器２６０１に印加する下限電圧を、液晶印加電圧ＶＬＣＤの絶対値が大きくなる負電圧側に電圧α３分シフトして、各階調電圧を液晶印加電圧ＶＬＣＤの絶対値が大きくなる側にシフトした補正階調電圧とする。そして、前記補正制御信号ＣＮＴがローレベルとなると、前記スイッチ２６１０はＳ３端子側に切り替えられるので、アンプ２６０２には電圧ＶＬが、アンプ２６０３には電圧ＶＨが、それぞれ入力されて、各階調電圧は正規の階調電圧となる。
【００８５】
逆に、前記極性信号ＰＯＬがローベルの場合、つまり液晶印加電圧ＶＬＣＤが高くなる電圧がＶ２５５側である場合には、前記スイッチ２６０９はＳ２端子側に切り換えられ、前記スイッチ２６１２はＳ５端子側に切り替えられ、この状態で、前記補正制御信号ＣＮＴがハイレベルの期間中は、前記スイッチ２６１３はＳ８端子側に切り替えられるので、アンプ２６０２には電圧ＶＬが、アンプ２６０３には電圧ＶＨ＋α３が、それぞれ入力される。結果として、補正期間中は、前記分圧器２６０１に印加する上限電圧を正電圧側に電圧α３分シフトして、各階調電圧を液晶印加電圧ＶＬＣＤの絶対値が大きくなる側にシフトした補正階調電圧とする。そして、前記補正制御信号ＣＮＴがローレベルとなると、前記スイッチ２６１３はＳ７端子側に切り替えられるので、アンプ２６０２には電圧ＶＬが、アンプ２６０３には電圧ＶＨが、それぞれ入力されて、各階調電圧は正規の階調電圧となる。
【００８６】
このようにして、ガンマ回路２６において、前記補正制御信号ＣＮＴがハイレベルの補正期間に、液晶印加電圧ＶＬＣＤの絶対値が大きくなる側の電圧を、液晶印加電圧ＶＬＣＤの絶対値が大きくなる側に電圧α３分、電圧をシフトした補正階調電圧を発生する。このとき、液晶印加電圧ＶＬＣＤの絶対値が小さくなる側の電圧はシフトしないため、補正期間における各階調電圧は、液晶印加電圧ＶＬＣＤの絶対値が大きくなる側にシフトし、各階調毎のシフト量は階調によって異なり、液晶印加電圧ＶＬＣＤの絶対値が大きくなる側の階調電圧のシフト量が大きくなる。ここで、最高階調時に液晶印加電圧ＶＬＣＤの絶対値が最も大きくなる構成である場合、液晶印加電圧ＶＬＣＤの絶対値が最も大きく出力ＡＭＰ２７に対する負荷が最も大きい最高階調時時に、階調電圧のシフト量を最も大きくし、最高階調より低下し、負荷が次第に小さくなるのに合わせて階調電圧のシフト量を次第に小さくすることができて、各階調において液晶の書き込み時間を短縮して、書き込みを良好に行うようにすることができる。
【００８７】
このガンマ回路２６の分圧器２６０１において、階調電圧Ｖ０〜Ｖ２５５は直列接続された複数の抵抗Ｒ０〜Ｒ２５４によってＶ０とＶ２５５間の電圧を分割することによって生成されるが、抵抗Ｒ０〜Ｒ２５４のみを有している場合に、抵抗Ｒ０〜Ｒ２５４に流れる電流を比較的小さくして消費電力の増加を抑制するために、各抵抗の抵抗値を比較的大きい値に設定していると、各抵抗とＤＡＣ２５の入力までの寄生容量による時定数によって、前記補正制御信号ＣＮＴがハイレベル又はローレベルに切り替わってから階調電圧Ｖ０〜Ｖ２５５の値が安定するまでに有る程度の遅延を生じる。
【００８８】
そこで、本実施形態では、更に、分圧器２６０１の前記抵抗Ｒ０〜Ｒ２５４と並列に前記抵抗Ｒｓ，Ｒｔ，Ｒｕ，Ｒｖの直列接続を設けて、これを前記遅延制御信号ＣＮＴＤがハイレベルの期間に接続する構成を備える。前記スイッチ２６０４〜２６０８を介して、前記抵抗Ｒｓは前記抵抗Ｒ０〜Ｒ６２に並列に接続され、前記抵抗Ｒｔは前記抵抗Ｒ６３〜Ｒ１２６に並列に接続され、前記抵抗Ｒｕは前記抵抗Ｒ１２７〜Ｒ１９０に並列に接続され、前記抵抗Ｒｖは前記抵抗Ｒ１９１〜Ｒ２５４に並列に接続される。ここで、例えば、前記抵抗Ｒｓは（Ｒ０＋Ｒ１＋…＋Ｒ６２）／１０の抵抗値を有し、前記抵抗Ｒｔは（Ｒ６３＋Ｒ６４＋…＋Ｒ１２６）／１０の抵抗値を有し、前記抵抗Ｒｕは（Ｒ１２７＋Ｒ１２８＋…＋Ｒ１９０）／１０の抵抗値を有し、前記抵抗Ｒｖは（Ｒ１９１＋Ｒ１９２＋…＋Ｒ２５４）／１０の抵抗値を有する。これにより、前記遅延制御信号ＣＮＴＤがハイレベルの期間に前記スイッチ２６０４〜２６０８を介して前記抵抗Ｒｓ，Ｒｔ，Ｒｕ，Ｒｖが前記抵抗Ｒ０〜Ｒ２５４に並列に接続されたとき、階調電圧Ｖ６３，Ｖ１２７，Ｖ１９１，Ｖ２５５に関しては、時定数が、前記抵抗Ｒｓ，Ｒｔ，Ｒｕ，Ｒｖを接続しないときの概ね１／１０にすることができるため、階調電圧Ｖ０〜Ｖ２５５の値が安定するまでの遅延時間を減らすことができる。但し、前記遅延制御信号ＣＮＴＤをハイレベルとして抵抗Ｒｓ，Ｒｔ，Ｒｕ，Ｒｖを接続した状態では、Ｖ０とＶ２５５間の抵抗が前記抵抗Ｒｓ，Ｒｔ，Ｒｕ，Ｒｖを接続しないとき概ね１／１０になるため、Ｖ０とＶ２５５間に流れる電流が増加してしまう。これによる消費電力の増加を抑制するために、図６に示すように、前記遅延制御信号ＣＮＴＤを、前記補正制御信号ＣＮＴがローレベルになった後、階調電圧Ｖ０〜Ｖ２５５の安定時間に相当する遅延期間Ｄｅｌａｙを待ってローレベルにする。
【００８９】
また、例えば、アンプ２６０２及び２０６３のバイアス電流を、前記遅延制御信号ＣＮＴＤがハイレベルの期間に増やして、階調電圧をシフトしたときの信号ラインＬｄを介した表示画素への書き込みを短時間で行えるようにしてもよい。
【００９０】
以上のように、本発明の第２実施形態によれば、ガンマ回路２６において、書き込みの初期の補正期間に、階調電圧を液晶印加電圧の絶対値が大きくなる側にシフトさせ、その後、階調電圧を正規の値にすることで、出力ＡＭＰ２７から、書き込みの初期の補正期間において、正規の表示信号電圧を液晶印加電圧の絶対値が大きくなる側にシフトさせた電圧を出力し、その後、正規の表示信号電圧を出力するようにすることができるので、前述の第１実施形態と同様に、書き込み時間を短縮することができる。
【００９１】
また、ガンマ回路２６が発生する階調電圧の液晶印加電圧ＶＬＣＤの絶対値が大きくなる側の電圧をシフトするように構成したことにより、回路規模を前記第１実施形態における構成よりも小さくすることができる。
【００９２】
更に、前記抵抗Ｒｓ，Ｒｔ，Ｒｕ，Ｒｖを分圧器２６０１の前記抵抗Ｒ０〜Ｒ２５４に並列に接続して、時定数を小さくする構成を備えることにより、階調電圧を切り替えた際に階調電圧が安定するまでに要する遅延時間を短縮することができる。
【００９３】
なお、本第２実施形態では、Ｒｘ＝Ｒ０＋Ｒ１＋・・・＋Ｒ２５３＋Ｒ２５４としたときに、Ｒｓ＋Ｒｔ＋Ｒｕ＋Ｒｖ＝Ｒｘ／１０としたが、これに限るものではなく、Ｒｘ／２０、あるいは、Ｒｘ／３０としても良い。
【００９４】
また、抵抗Ｒ０〜Ｒ２５４を４ブロックに分けて、各ブロックに抵抗Ｒｓ，Ｒｔ，Ｒｕ，Ｒｖを並列にスイッチで接続するものとしたが、これに限るものではなく、ブロック数は２ブロックから２５４ブロックまでなら何ブロックに分けても良い。
【００９５】
以上、実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００９６】
例えば、前記実施形態は、表示データを８ビット、２５６階調数とした場合を例に説明したが、他のビット数、階調数であっても本発明は同様に適用可能である。
【図面の簡単な説明】
【００９７】
【図１】図１は、本発明の第１実施形態に係る液晶表示装置の全体構成を示す概略構成図である。
【図２】図２は、図１中のソースドライバの構成を示すブロック構成図である。
【図３】図３は、図２中の各ＤＡＣの構成を示す図である。
【図４】図４は、極性信号ＰＯＬと補正制御信号ＣＮＴのタイミングチャートを示す図である。
【図５】図５は、本発明の第２実施形態に係る液晶表示装置におけるガンマ回路の構成を示す図である。
【図６】図６は、第２実施形態における極性信号ＰＯＬと補正制御信号ＣＮＴと遅延制御信号ＣＮＴＤのタイミングチャートを示す図である。
【符号の説明】
【００９８】
１０…液晶表示パネル
１１…液晶画素
２０…ソースドライバ
２１…シフトレジスタ
２２…レベルシフタ
２３…データレジスタ
２４…データラッチ
２５（２５１〜２５ｎ）…ＤＡＣ
２６…ガンマ回路
２７（２７１〜２７ｎ）…出力ＡＭＰ
３０…ゲートドライバ
４０…ＬＣＤコントローラ
５０…システムコントロール回路
２５０１，２５０２，２５０７，２５０８，２５１３，２５１５，２５１６，２５２２，２５２３，２５２９…ＡＮＤゲート
２５０３，２５０９，２５１７，２５１８，２５２４，２５２５，２５３０…インバータ
２５０４，２５０６，２５１０，２５１２，２５１４，２５１９，２５２１，２５２６，２５２８，２６０４〜２６１４…スイッチ
２５０５，２５１１，２５２０，２５２７…ＯＲゲート
２６０１…分圧器
２６０２，２６０３…アンプ
【図１】
0005098619.tif 000002
【図２】
0005098619.tif 000003
【図３】
0005098619.tif 000004
【図４】
0005098619.tif 000005
【図５】
0005098619.tif 000006
【図６】
0005098619.tif 000007