(57)【特許請求の範囲】
【請求項１】
直流電源に直列に接続された第１のスイッチング素子及び第２のスイッチング素子と、第１の変圧器の一次巻線と該一次巻線に接続された第１の共振用コンデンサとを備え前記第１のスイッチング素子または前記第２のスイッチング素子に並列に接続された第１の直列共振回路と、前記第１の変圧器の二次巻線に接続された第１の整流素子とを備える第１の半波整流回路と、
前記直流電源に直列に接続された第３のスイッチング素子及び第４のスイッチング素子と、第２の変圧器の一次巻線と該一次巻線に接続された第２の共振用コンデンサとを備え前記第３のスイッチング素子または前記第４のスイッチング素子に並列に接続された第２の直列共振回路と、前記第２の変圧器の二次巻線に接続された第２の整流素子とを備える第２の半波整流回路と、
前記第１のスイッチング素子及び前記第２のスイッチング素子を交互にオン、オフさせ、前記第３のスイッチング素子及び前記第４のスイッチング素子を交互にオン、オフさせる制御回路と、
前記第１の整流素子及び前記第２の整流素子に接続され、これらの第１の整流素子及び第２の整流素子から与えられたエネルギを充電して直流出力電圧を出力する平滑コンデンサと、を備える共振型スイッチング電源装置であって、
前記制御回路は、
前記第１の共振用コンデンサの充電電圧と前記第２の共振用コンデンサの充電電圧の差を求める電圧比較手段を備え、前記第１のスイッチング素子及び前記第２のスイッチング素子を前記直流出力電圧に基づいて交互にオン、オフし、前記第３のスイッチング素子及び前記第４のスイッチング素子を前記直流出力電圧と前記電圧比較手段で求めた差とに基づいて交互にオン、オフし、前記第１の共振用コンデンサの充電電圧と前記第２の共振用コンデンサの充電電圧が略等しくなるように制御する、
ことを特徴とする共振型スイッチング電源装置。
【請求項２】
前記制御回路は、
前記第３のスイッチング素子及び前記第４のスイッチング素子を交互にオン、オフさせる周期を前記第１のスイッチング素子及び前記第２のスイッチング素子をオン、オフさせる周期に対して位相をずらすことを特徴とする請求項１に記載の共振型スイッチング電源装置。
【請求項３】
前記制御回路は、
前記第３のスイッチング素子及び前記第４のスイッチング素子を交互にオン、オフさせる周期を前記第１のスイッチング素子及び前記第２のスイッチング素子をオン、オフさせる周期に対して１８０°位相をずらすことを特徴とする請求項２に記載の共振型スイッチング電源装置。
【請求項４】
前記制御回路は、
前記電圧比較手段と、
前記直流出力電圧に基づいた周波数を持つ周波数信号を発生する発振器と、
第１の所定幅のパルスを発生するパルス発生手段と、
前記周波数信号を分周し同じ周波数の第１の分周信号及び第２の分周信号を生成する分周手段と、
前記第１の分周信号と前記パルス発生手段の発生するパルスとの積をとり、前記第１の所定幅を持つパルスが該第１の分周信号に同期して顕れる第１のパルス列信号を生成する第１のパルス信号生成手段と、
前記第２の分周信号と前記パルス発生手段の発生するパルスとの積をとり、前記第１の所定幅を持つパルスが該第２の分周信号に同期して顕れる第２のパルス列信号を生成する第２のパルス信号生成手段と、
前記第１のパルス列信号から、前記直流出力電圧に対応した周波数で第２の所定幅を持つパルスが形成された第１の駆動信号を生成する第１の駆動信号生成手段と、
前記第２のパルス列信号から、前記直流出力電圧に対応した周波数でかつ前記第１の共振用コンデンサの充電電圧と前記第２の共振用コンデンサの充電電圧の差に応じて前記第２の所定幅から幅が変化するパルスが形成された第２の駆動信号を生成する第２の駆動信号生成手段と、
前記第１の駆動信号により、前記第１のスイッチング素子及び前記第２のスイッチング素子を交互にオン、オフする第１の駆動手段と、
前記第２の駆動信号により、前記第３のスイッチング素子及び前記第４のスイッチング素子を交互にオン、オフする第２の駆動手段と、
を備えることを特徴とする請求項１に記載の共振型スイッチング電源装置。
【請求項５】
前記分周手段は、前記周波数信号を分周し、同じ周波数でかつ位相のずれた第１の分周信号及び第２の分周信号を生成し、
前記第２の駆動信号生成手段は、前記第２のパルス列信号から、前記直流出力電圧に対応した周波数で、前記第１の駆動信号に対して位相がずれかつ前記第１の共振用コンデンサの充電電圧と前記第２の共振用コンデンサの充電電圧の差に応じて幅の変化するパルスが形成された第２の駆動信号を生成する、
ことを特徴とする請求項４に記載の共振型スイッチング電源装置。
【請求項６】
前記分周手段は、前記周波数信号を分周し、同じ周波数でかつ１８０°位相のずれた第１の分周信号及び第２の分周信号を生成し、
前記第２の駆動信号生成手段は、前記第２のパルス列信号から、前記直流出力電圧に対応した周波数で、前記第１の駆動信号に対して位相が１８０°ずれかつ前記第１の共振用コンデンサの充電電圧と前記第２の共振用コンデンサの充電電圧の差に応じて幅の変化するパルスが形成された第２の駆動信号を生成する、
ことを特徴とする請求項４に記載の共振型スイッチング電源装置。
【請求項７】
前記制御回路は、
前記電圧比較手段と、
前記直流出力電圧に基づいた周波数を持つ周波数信号を発生する発振器と、
前記周波数信号を分周し同じ周波数の第１の分周信号及び第２の分周信号を生成する分周手段と、
前記周波数信号と前記第１の分周信号との積をとり、該第１の分周信号に同期してパルスの顕れる第１のパルス列信号を生成する第１のパルス信号生成手段と、
前記周波数信号と前記第２の分周信号との積をとり、該第２の分周信号に同期してパルスの顕れる第２のパルス列信号を生成する第２のパルス信号生成手段と、
前記第１のパルス列信号から、前記直流出力電圧に対応した周波数で所定幅を持つパルスが形成された第１の駆動信号を生成する第１の駆動信号生成手段と、
前記第２のパルス列信号から、前記直流出力電圧に対応した周波数で前記第１の共振用コンデンサの充電電圧と前記第２の共振用コンデンサの充電電圧の差に応じて幅が前記所定幅から変化するパルスが形成された第２の駆動信号を生成する第２の駆動信号生成手段と、
前記第１の駆動信号により、前記第１のスイッチング素子及び前記第２のスイッチング素子を交互にオン、オフする第１の駆動手段と、
前記第２の駆動信号により、前記第３のスイッチング素子及び前記第４のスイッチング素子を交互にオン、オフする第２の駆動手段と、
を備えることを特徴とする請求項１に記載の共振型スイッチング電源装置。
【請求項８】
前記分周手段は、前記周波数信号を分周し、同じ周波数でかつ位相のずれた前記第１の分周信号及び前記第２の分周信号を生成し、
前記第２の駆動信号生成手段は、前記第２のパルス列信号から、前記直流出力電圧に対応した周波数で、前記第１の駆動信号に対して位相がずれかつ前記第１の共振用コンデンサの充電電圧と前記第２の共振用コンデンサの充電電圧の差に応じて幅の変化するパルスが形成された第２の駆動信号を生成する、
ことを特徴とする請求項７に記載の共振型スイッチング電源装置。
【請求項９】
前記分周手段は、前記周波数信号を分周し、同じ周波数でかつ１８０°位相のずれた前記第１の分周信号及び前記第２の分周信号を生成し、
前記第２の駆動信号生成手段は、前記第２のパルス列信号から、前記直流出力電圧に対応した周波数で、前記第１の駆動信号に対して位相が１８０°ずれかつ前記第１の共振用コンデンサの充電電圧と前記第２の共振用コンデンサの充電電圧の差に応じて幅の変化するパルスが形成された第２の駆動信号を生成する、
ことを特徴とする請求項７に記載の共振型スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共振型スイッチング電源装置に関する。
【背景技術】
【０００２】
図９は、従来の半波整流型の共振型スイッチング電源装置を示す構成図である。
図１０は、図９の動作を示す波形図である。
この半波整流型の共振型スイッチング電源装置は、直流電源Ｖｉの正極と負極との間に直列に接続されたスイッチング素子２，３と、変圧器（以下、トランスという）４とを備えている。
【０００３】
スイッチング素子２及びスイッチング素子３の接続点とトランス４の一次巻線４ａのコールド側との間には、リアクトル５が接続され、トランス４の一次巻線４ａのホット側と直流電源Ｖｉの負極との間には、電流共振用コンデンサ６が接続されている。つまり、リアクトル５、一次巻線４ａ及び電流共振用コンデンサ６からなる直列回路がスイッチング素子３の両端に並列に接続されている。スイッチング素子３の両端には、さらに、電圧共振用コンデンサ７が並列に接続されている。
【０００４】
トランス４の二次巻線４ｂのホット側には、整流回路を構成するダイオード８のアノードが接続され、ダイオード８のカソードが平滑コンデンサ９の正極に接続されている。平滑コンデンサ９の正極から、負荷としての例えば抵抗Ｒｏに直流出力電圧を与える構成である。
【０００５】
この共振型スイッチング電源装置は、スイッチング素子２，３が交互にオン、オフする。スイッチング素子２がオンし、スイッチング素子３がオフした状態で、リアクトル５、一次巻線４ａの励磁インダクタンスＬｐ及び電流共振用コンデンサ６が共振し、共振電流が直流電源Ｖｉの正極からリアクトル５、一次巻線４ａ、電流共振用コンデンサ６へ流れ、電流共振用コンデンサ６が充電される。
次に、スイッチング素子２がオフし、スイッチング素子３がオンすると、トランス４の一次巻線４ａには、電流共振用コンデンサ６の充電電圧が印加され、一次巻線４ａの両端の電圧が逆になり、トランス４の二次巻線４ｂに接続されたダイオード８がオンする。
【０００６】
このため、リアクトル５及び電流共振用コンデンサ６とが共振する。共振電流は、電流共振用コンデンサ６の放電によって減少し、やがて逆方向に流れ、二次巻線４ｂ側にエネルギを伝達する。二次巻線４ｂ側に伝達されたエネルギは、ダイオード８を介して整流され、平滑コンデンサ９に充電される。平滑コンデンサ９が抵抗Ｒｏに直流電力を供給する。
尚、スイッチング素子２，３は、同時にオンすることがないように、デッドタイムを持って交互にオン、オフする。電圧共振用コンデンサ７は、スイッチング素子２，３がオン、オフするときに、電圧共振するものである。
【０００７】
トランス４の二次側へ伝達されるエネルギは、電流共振用コンデンサ６の充電容量によって決まるので、スイッチング素子２のオン期間を変化させることで、トランス４の二次側へ伝達されるエネルギを変化させることができる。また、二次側へ伝達されるエネルギは、電流共振用コンデンサ６とリアクトル５とで共振した共振電流に対応するので、二次側へエネルギが伝達される期間は一定であり、スイッチング素子３のオン期間の長さには、依存しない。そのため、二次側へ伝達するエネルギを制御するために、スイッチング周波数を一定とし、スイッチング素子２のオン期間を可変とするＰＷＭ制御、或は、スイッチング素子２のオン期間を可変とし、スイッチング素子３のオン期間を固定とする周波数制御が行われる。
【０００８】
一般に、スイッチング電源装置のスイッチング素子をオン、オフする周波数を高周波化すると、装置を小型化できる。図９の半波整流型の共振型スイッチング電源装置では、スイッチング素子２，３のスイッチング周波数の高周波化のために、リアクトル５と電流共振用コンデンサ６による共振周波数を高くする必要がある。しかしながら、装置の部品点数の削減などのために、一般的にはリアクトル５には、トランス４の漏れインダクタンスが利用され、リアクトル５のインダクタンスを細かく調整することが困難である。そこで、電流共振用コンデンサ６の容量を変えて共振周波数を調整する。ところが、電流共振用コンデンサ６の容量を小さくすると、電流共振用コンデンサ６に流せる電流も制限されるので、大きなエネルギを二次側に伝達することができなかった。
【０００９】
そこで、スイッチング電源装置を特許文献１のように並列に接続して大きな電力を取り出すことが考えられる。
【特許文献１】特開平１０−２２９６７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図９の半波整流型の共振型スイッチング電源装置は、例えば特許文献１のスイッチング電源装置のように、平滑コンデンサ９を共用する形で並列に接続することが可能であるが、並列に接続された各共振型スイッチング電源装置から平滑コンデンサ９に供給するエネルギのバランスがとれないという問題があった。
【００１１】
本発明は、並列に接続した共振型スイッチング電源装置から平滑コンデンサに供給するエネルギを均等化することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の第１の観点に係る共振型スイッチング電源装置は、
直流電源に直列に接続された第１のスイッチング素子及び第２のスイッチング素子と、第１の変圧器の一次巻線と該一次巻線に接続された第１の共振用コンデンサとを備え前記第１のスイッチング素子または前記第２のスイッチング素子に並列に接続された第１の直列共振回路と、前記第１の変圧器の二次巻線に接続された第１の整流素子とを備える第１の半波整流回路と、
前記直流電源に直列に接続された第３のスイッチング素子及び第４のスイッチング素子と、第２の変圧器の一次巻線と該一次巻線に接続された第２の共振用コンデンサとを備え前記第３のスイッチング素子または前記第４のスイッチング素子に並列に接続された第２の直列共振回路と、前記第２の変圧器の二次巻線に接続された第２の整流素子とを備える第２の半波整流回路と、
前記第１のスイッチング素子及び前記第２のスイッチング素子を交互にオン、オフさせ、前記第３のスイッチング素子及び前記第４のスイッチング素子を交互にオン、オフさせる制御回路と、
前記第１の整流素子及び前記第２の整流素子に接続され、これらの第１の整流素子及び第２の整流素子から与えられたエネルギを充電して直流出力電圧を出力する平滑コンデンサと、を備える共振型スイッチング電源装置であって、
前記制御回路は、
前記第１の共振用コンデンサの充電電圧と前記第２の共振用コンデンサの充電電圧の差を求める電圧比較手段を備え、前記第１のスイッチング素子及び前記第２のスイッチング素子を前記直流出力電圧に基づいて交互にオン、オフし、前記第３のスイッチング素子及び前記第４のスイッチング素子を前記直流出力電圧と前記電圧比較手段で求めた差とに基づいて交互にオン、オフし、前記第１の共振用コンデンサの充電電圧と前記第２の共振用コンデンサの充電電圧が略等しくなるように制御する、
ことを特徴とする。
【００１３】
なお、前記制御回路は、
前記第３のスイッチング素子及び前記第４のスイッチング素子を交互にオン、オフさせる周期を前記第１のスイッチング素子及び前記第２のスイッチング素子をオン、オフさせる周期に対して位相をずらしてもよい。
【００１４】
また、前記制御回路は、
前記第３のスイッチング素子及び前記第４のスイッチング素子を交互にオン、オフさせる周期を前記第１のスイッチング素子及び前記第２のスイッチング素子をオン、オフさせる周期に対して１８０°位相をずらしてもよい。
【００１５】
また、前記制御回路は、
前記電圧比較手段と、
前記直流出力電圧に基づいた周波数を持つ周波数信号を発生する発振器と、
第１の所定幅のパルスを発生するパルス発生手段と、
前記周波数信号を分周し同じ周波数の第１の分周信号及び第２の分周信号を生成する分周手段と、
前記第１の分周信号と前記パルス発生手段の発生するパルスとの積をとり、前記第１の所定幅を持つパルスが該第１の分周信号に同期して顕れる第１のパルス列信号を生成する第１のパルス信号生成手段と、
前記第２の分周信号と前記パルス発生手段の発生するパルスとの積をとり、前記第１の所定幅を持つパルスが該第２の分周信号に同期して顕れる第２のパルス列信号を生成する第２のパルス信号生成手段と、
前記第１のパルス列信号から、前記直流出力電圧に対応した周波数で第２の所定幅を持つパルスが形成された第１の駆動信号を生成する第１の駆動信号生成手段と、
前記第２のパルス列信号から、前記直流出力電圧に対応した周波数でかつ前記第１の共振用コンデンサの充電電圧と前記第２の共振用コンデンサの充電電圧の差に応じて前記第２の所定幅から幅が変化するパルスが形成された第２の駆動信号を生成する第２の駆動信号生成手段と、
前記第１の駆動信号により、前記第１のスイッチング素子及び前記第２のスイッチング素子を交互にオン、オフする第１の駆動手段と、
前記第２の駆動信号により、前記第３のスイッチング素子及び前記第４のスイッチング素子を交互にオン、オフする第２の駆動手段と、
を備えてもよい。
【００１６】
この場合、前記分周手段は、前記周波数信号を分周し、同じ周波数でかつ位相のずれた第１の分周信号及び第２の分周信号を生成し、
前記第２の駆動信号生成手段は、前記第２のパルス列信号から、前記直流出力電圧に対応した周波数で、前記第１の駆動信号に対して位相がずれかつ前記第１の共振用コンデンサの充電電圧と前記第２の共振用コンデンサの充電電圧の差に応じて幅の変化するパルスが形成された第２の駆動信号を生成してもよい。
【００１７】
或は、前記分周手段は、前記周波数信号を分周し、同じ周波数でかつ１８０°位相のずれた第１の分周信号及び第２の分周信号を生成し、
前記第２の駆動信号生成手段は、前記第２のパルス列信号から、前記直流出力電圧に対応した周波数で、前記第１の駆動信号に対して位相が１８０°ずれかつ前記第１の共振用コンデンサの充電電圧と前記第２の共振用コンデンサの充電電圧の差に応じて幅の変化するパルスが形成された第２の駆動信号を生成してもよい。
【００１８】
一方、前記制御回路は、
前記電圧比較手段と、
前記直流出力電圧に基づいた周波数を持つ周波数信号を発生する発振器と、
前記周波数信号を分周し同じ周波数の第１の分周信号及び第２の分周信号を生成する分周手段と、
前記周波数信号と前記第１の分周信号との積をとり、該第１の分周信号に同期してパルスの顕れる第１のパルス列信号を生成する第１のパルス信号生成手段と、
前記周波数信号と前記第２の分周信号との積をとり、該第２の分周信号に同期してパルスの顕れる第２のパルス列信号を生成する第２のパルス信号生成手段と、
前記第１のパルス列信号から、前記直流出力電圧に対応した周波数で所定幅を持つパルスが形成された第１の駆動信号を生成する第１の駆動信号生成手段と、
前記第２のパルス列信号から、前記直流出力電圧に対応した周波数で前記第１の共振用コンデンサの充電電圧と前記第２の共振用コンデンサの充電電圧の差に応じて幅が前記所定幅から変化するパルスが形成された第２の駆動信号を生成する第２の駆動信号生成手段と、
前記第１の駆動信号により、前記第１のスイッチング素子及び前記第２のスイッチング素子を交互にオン、オフする第１の駆動手段と、
前記第２の駆動信号により、前記第３のスイッチング素子及び前記第４のスイッチング素子を交互にオン、オフする第２の駆動手段と、
を備えてもよい。
【００１９】
この場合、前記分周手段は、前記周波数信号を分周し、同じ周波数でかつ位相のずれた前記第１の分周信号及び前記第２の分周信号を生成し、
前記第２の駆動信号生成手段は、前記第２のパルス列信号から、前記直流出力電圧に対応した周波数で、前記第１の駆動信号に対して位相がずれかつ前記第１の共振用コンデンサの充電電圧と前記第２の共振用コンデンサの充電電圧の差に応じて幅の変化するパルスが形成された第２の駆動信号を生成してもよい。
【００２０】
或は、前記分周手段は、前記周波数信号を分周し、同じ周波数でかつ１８０°位相のずれた前記第１の分周信号及び前記第２の分周信号を生成し、
前記第２の駆動信号生成手段は、前記第２のパルス列信号から、前記直流出力電圧に対応した周波数で、前記第１の駆動信号に対して位相が１８０°ずれかつ前記第１の共振用コンデンサの充電電圧と前記第２の共振用コンデンサの充電電圧の差に応じて幅の変化するパルスが形成された第２の駆動信号を生成してもよい。
【発明の効果】
【００２１】
本発明によれば、並列に接続した共振型スイッチング電源装置から平滑コンデンサに供給するエネルギーのバランスをとり、かつ平滑コンデンサに流れる電流の実効値を抑えることができる共振型スイッチング電源装置を実現できる。
【発明を実施するための最良の形態】
【００２２】
以下、図面に基づき、本発明の実施の形態について詳細に説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態に係る共振型スイッチング電源装置を示す構成図である。
図２は、図１の共振型スイッチング電源装置の制御回路を示す構成図である。
【００２３】
この共振型スイッチング電源装置は、第１の半波整流回路１０と、第２の半波整流回路２０と、半波整流回路１０，２０で共有して使用される平滑コンデンサ３０とを備えている。
半波整流回路１０は、直流電源Ｖｉの正極と負極との間に直列に接続された第１のスイッチング素子１１及び第２のスイッチング素子１２と、第１の変圧器であるトランス１３とを備えている。スイッチング素子１１及びスイッチング素子１２は、例えば、電界効果トランジスタでそれぞれ構成されている。
【００２４】
スイッチング素子１１とスイッチング素子１２の接続点とトランス１３の一次巻線１３ａのコールド側との間には、リアクトル１４が接続され、トランス１３の一次巻線１３ａのホット側と直流電源Ｖｉの負極との間には、電流共振用コンデンサ１５が接続されている。リアクトル１４、一次巻線１３ａ及び電流共振用コンデンサ１５は、第１の直列共振回路を構成し、スイッチング素子１２の両端に並列に接続されている。スイッチング素子１２の両端には、さらに、電圧共振用コンデンサ１６が並列に接続されている。リアクトル１４は、トランス１３の漏れインダクタンスであってもよい。
トランス１３の二次巻線１３ｂのホット側には、第１の整流素子であるダイオード１７のアノードが接続されている。
【００２５】
半波整流回路２０は、直流電源Ｖｉの正極と負極との間に直列に接続された第３のスイッチング素子２１及び第４のスイッチング素子２２と、第２の変圧器であるトランス２３とを備えている。スイッチング素子２１及びスイッチング素子２２は、例えば、電界効果トランジスタでそれぞれ構成されている。
【００２６】
スイッチング素子２１とスイッチング素子２２の接続点とトランス２３の一次巻線２３ａのコールド側との間には、リアクトル２４が接続され、トランス２３の一次巻線２３ａのホット側と直流電源Ｖｉの負極との間には、電流共振用コンデンサ２５が接続されている。リアクトル２４、一次巻線２３ａ及び電流共振用コンデンサ２５は、第２の直列共振回路であり、スイッチング素子２２の両端に並列に接続されている。スイッチング素子２２の両端には、さらに、電圧共振用コンデンサ２６が並列に接続されている。リアクトル２４は、トランス２３の漏れインダクタンスであってもよい。
トランス２３の二次巻線２３ｂのホット側には、第２の整流素子であるダイオード２７のアノードが接続されている。
【００２７】
半波整流回路１０のダイオード１７のカソードと、半波整流回路２０のダイオード２７のカソードとが、平滑コンデンサ３０の一方の電極に共通に接続されている。平滑コンデンサ３０の他方の電極は、二次巻線１３ｂのコールド側及び二次巻線２３ｂのコールド側に接続されている。この平滑コンデンサ３０の両端に負荷となる例えば抵抗Ｒｏが接続される。
【００２８】
図１の半波整流型の共振型スイッチング電源装置の動作を制御する制御回路４０は、図２のように、差動増幅器４１，４２，４３と、三角波発振器４４と、比較器４５，４６と、レベルシフト回路４７，４９と、インバータ４８，５０とを備えている。
【００２９】
差動増幅器４１の非反転入力端子（＋）には、平滑コンデンサ３０の充電電圧つまり、負荷の抵抗Ｒｏに供給する直流出力電圧Ｖｏｕｔが入力され、差動増幅器４１の反転入力端子（−）には、参照電圧Ｖｒｅｆが入力される。差動増幅器４１は直流出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆとの誤差を出力する。
【００３０】
差動増幅器４２の非反転入力端子（＋）には、電流共振用コンデンサ１５の充電電圧が入力される。差動増幅器４２の反転入力端子（−）には、電流共振用コンデンサ２５の充電電圧が入力される。差動増幅器４２は、電流共振用コンデンサ１５の充電電圧と電流共振用コンデンサ２５の充電電圧の誤差を出力する。
【００３１】
差動増幅器４１の出力端子は、差動増幅器４３の非反転入力端子（＋）に接続されると共に、比較器４５の反転入力端子（−）に接続されている。
差動増幅器４２の出力端子は、差動増幅器４３の反転入力端子（−）に接続されている。差動増幅器４３は、差動増幅器４１，４２の出力する誤差を合成する。差動増幅器４３の出力端子が、比較器４６の反転入力端子（−）に接続されている。
【００３２】
比較器４５の非反転入力端子（＋）は、三角波発振器４４の出力端子（Ｑ）と接続されている。比較器４６の非反転入力端子（＋）は、三角波発振器４４の出力端子（バーＱ）と接続されている。三角波発振器４４は、出力端子（Ｑ）から所定の周波数の三角波を出力し、その三角波に対して逆相の、つまり、位相が１８０°ずれた三角波を出力端子（バーＱ）から出力する。
【００３３】
比較器４５の出力端子に、レベルシフト回路４７とインバータ４８とが接続されている。比較器４６の出力端子に、レベルシフト回路４９とインバータ５０とが接続されている。
【００３４】
レベルシフト回路４７は、比較器４５の出力信号のレベルに対応する論理レベルの駆動信号を生成し、スイッチング素子１１の図示しないゲートに与える。インバータ４８は、レベルシフト回路４７の駆動信号の論理レベルを反転させた論理レベルの駆動信号をスイッチング素子１２の図示しないゲートに与える。レベルシフト回路４９は、比較器４６の出力信号に対応する論理レベルの駆動信号を生成し、スイッチング素子２１の図示しないゲートに与える。インバータ５０は、レベルシフト回路４９の駆動信号の論理レベルを反転させた論理レベルの駆動信号をスイッチング素子２２の図示しないゲートに与える。
【００３５】
次に、図１の半波整流型の共振型スイッチング電源装置と図２の制御回路４０の動作を説明する。
図３は、制御回路４０の動作を示す波形図である。
図４は、半波整流型の共振型スイッチング電源装置の動作を説明するための波形図である。
【００３６】
差動増幅器４１は、その時点の直流出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆとの誤差を求める。直流出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆよりも高くなると、差動増幅器４１の出力する信号のレベルが高くなる。比較器４５は、三角波発振器４４の出力端子（Ｑ）から出力される三角波（図３（ａ））と、差動増幅器４１の出力信号とを比較し、三角波が差動増幅器４１の出力信号よりも高い期間に高レベルを出力し、三角波が差動増幅器４１の出力信号よりも低い期間に低レベルを出力する（図３（ｃ））。
【００３７】
レベルシフト回路４７及びインバータ４８は、比較器４５の出力に応じて、スイッチング素子１１，１２を相補的にオン、オフする駆動信号を、スイッチング素子１１，１２のゲートにそれぞれ与える。即ち、比較器４５の出力信号が高レベルであれば、レベルシフト回路４７が高レベルの信号をスイッチング素子１１のゲートに与え、インバータ４８が低レベルの信号をスイッチング素子１２のゲートに与える。比較器４５の出力信号が低レベルであれば、レベルシフト回路４７が低レベルの信号をスイッチング素子１１のゲートに与え、インバータ４８が高レベルの信号をスイッチング素子１２のゲートに与える。これらの駆動信号には、スイッチング素子１１，１２が同時にオンしないように、デッドタイムが設定される。
【００３８】
一方、差動増幅器４２は、その時点の電流共振用コンデンサ１５の充電電圧と電流共振用コンデンサ２５の充電電圧との誤差を出力する。差動増幅器４３は、差動増幅器４１から与えられた誤差と、差動増幅器４２から与えられた誤差とを合成する。電流共振用コンデンサ２５の充電電圧が、電流共振用コンデンサ１５の充電電圧よりも高いときには、差動増幅器４２の出力信号のレベルが下がり、差動増幅器４３の出力信号のレベルが高くなる。
【００３９】
比較器４６は、三角波発振器４４の出力端子（バーＱ）から与えられる三角波と、差動増幅器４３の出力信号のレベルを比較し（図３（ｂ））、三角波が差動増幅器４３の出力信号よりも高い期間に高レベルを出力し、三角波が差動増幅器４３の出力信号よりも低い期間に低レベルを出力する（図３（ｄ））。比較器４６の出力信号の高レベルの期間は、比較器４５の出力信号の低レベルの期間に含まれ、比較器４５の出力信号の高レベルの期間は、比較器４６の出力信号の低レベルの期間に含まれるようになる（図３（ｃ），（ｄ））。
【００４０】
レベルシフト回路４９及びインバータ５０は、比較器４６の出力信号に基づき、スイッチング素子２１，２２を相補的にオン、オフする駆動信号を、スイッチング素子２１，２２のゲートにそれぞれ与える。即ち、比較器４６の出力信号が高レベルであれば、レベルシフト回路４９が高レベルの信号をスイッチング素子２１のゲートに与え、インバータ５０が低レベルの信号をスイッチング素子２２のゲートに与える。比較器４６出力信号が低レベルであれば、レベルシフト回路４９が低レベルの信号をスイッチング素子２１のゲートに与え、インバータ５０が高レベルの信号をスイッチング素子２２のゲートに与える。
尚、これらの駆動信号には、スイッチング素子２１，２２が同時にオンしないように、デッドタイムが設定される。
【００４１】
以上の制御回路４０の動作により、スイッチング素子１１と、スイッチング素子１２とは交互にオン、オフする。スイッチング素子１１とスイッチング素子２１とは位相が１８０°ずれた状態で交互にオン、オフする。スイッチング素子２１とスイッチング素子２２も位相が１８０°ずれた状態で交互にオン、オフする。
【００４２】
半波整流回路１０では、スイッチング素子１１がオンしてスイッチング素子１２がオフしている期間には、リアクトル１４、一次巻線１３ａの励磁インダクタンスＬｐ１及び電流共振用コンデンサ１５が共振し、共振電流が直流電源Ｖｉの正極からリアクトル１４、一次巻線１３ａ、電流共振用コンデンサ１５へ流れ、電流共振用コンデンサ１５が充電される。
【００４３】
次に、スイッチング素子１２がオンし、スイッチング素子１１がオフすると、スイッチング素子１２の両端の電圧が低下して０ボルトになる（図４（ａ））。スイッチング素子１１がオフし、スイッチング素子１２がオンの状態では、トランス１３の一次巻線１３ａには、電流共振用コンデンサ１５の充電電圧が印加され、一次巻線１３ａの両端の電圧が逆になり、トランス１３の二次巻線１３ｂに接続されたダイオード１７がオンする。
【００４４】
このため、リアクトル１４及び電流共振用コンデンサ１５とが共振し、共振電流を流す。共振電流は、電流共振用コンデンサ１５の放電によって減少し、やがて逆方向に流れ、二次巻線１３ｂ側にエネルギを伝達する。二次巻線１３ｂ側に伝達されたエネルギは、ダイオード１７を介して整流され、平滑コンデンサ３０に充電される。
【００４５】
半波整流回路２０のスイッチング素子２１，２２のオン、オフを設定する駆動信号が、スイッチング素子１１，１２をオン、オフする駆動信号から位相が１８０°ずれている。そのため、スイッチング素子１１がオン、スイッチング素子１２がオフのときに、基本的にスイッチング素子２１がオフ、スイッチング素子２２がオンする。
【００４６】
スイッチング素子２１がオフし、スイッチング素子２２がオンすると、スイッチング素子２２の両端の電圧が低下して０ボルトになる。スイッチング素子２１がオフし、スイッチング素子２２がオンの状態では、トランス２３の一次巻線２３ａには、それまでに充電された電流共振用コンデンサ２５の充電電圧が印加され、一次巻線２３ａの両端の電圧が逆になり、トランス２３の二次巻線２３ｂに接続されたダイオード２７がオンする。
【００４７】
次に、スイッチング素子２１がオンし、スイッチング素子２２がオフすると、スイッチング素子２１の両端の電圧が低下して０ボルトになる。スイッチング素子２１がオンしてスイッチング素子２２がオフしている期間には、リアクトル２４、一次巻線２３ａの励磁インダクタンスＬｐ２及び電流共振用コンデンサ２５が共振し、共振電流が直流電源Ｖｉの正極からリアクトル２４、一次巻線２３ａ、電流共振用コンデンサ２５へ流れ、電流共振用コンデンサ２５が充電される（図４（ｂ））。
【００４８】
ここで、直流出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆより高くなると、差動増幅器４１の出力信号のレベルが高くなり、比較器４５が高レベルを出力する期間が短くなる。この場合、スイッチング素子１１のオンしている期間が短くなるので、トランス１３の二次側へ伝達されるエネルギが減少して直流出力電圧Ｖｏｕｔが下がる。
【００４９】
同様に、差動増幅器４１の出力信号のレベルが高くなると、差動増幅器４３の反転入力端子（＋）の電圧が高くなるので、差動増幅器４３の出力信号のレベルが高くなり、比較器４６が高レベルを出力している期間が短くなり、スイッチング素子２１のオンしている期間が短くなる。
【００５０】
また、電流共振用コンデンサ２５の充電電圧が電流共振用コンデンサ１５の充電電圧よりも高くなると、差動増幅器４２の出力信号のレベルが低下し、差動増幅器４３の出力信号のレベルが上昇する。これにより、比較器４６が高レベルを出力する期間が短くなり、スイッチング素子２１がオンしている期間が短くなるので、電流共振用コンデンサ２５の充電電圧が低下する。つまり、電流共振用コンデンサ１５と電流共振用コンデンサ２５の充電電圧が等しくなるように制御される。
【００５１】
上記の動作を繰り返すことにより、平滑コンデンサ３０の充電電圧を安定化させ、負荷の抵抗Ｒｏに電力を供給する（図４（ｃ））。
【００５２】
以上のように、本実施形態の共振型スイッチング電源装置は、半波整流型であるにもかかわらず、一方のトランス１３，２３から平滑コンデンサ３０にエネルギを伝達していない期間でも、他方のトランス２３，１３から平滑コンデンサ３０にエネルギを伝達するので、平滑コンデンサ３０に流す電流のリップルが抑制される。また、平滑コンデンサ３０にトランス１３側から流す電流と、トランス２３側から流す電流の位相が１８０°ずれることにより、平滑コンデンサ３０に流す電流る電流の実効値も低くなる。また、各トランス１３，２３で二次側へ伝達するエネルギは、電流共振用コンデンサ１５，２５の充電量で決まるので、電流共振用コンデンサ１５，２５の充電電圧が等しくなることにより、共振型半波整流回路１０，２０が出力するエネルギがバランスすることになる。
【００５３】
［第２の実施形態］
図５は、本発明の第２の実施形態に係る制御回路５０を示す構成図である。
この制御回路５０は、図１の半波整流型の共振型スイッチング電源装置に、制御回路４０の代わりに設けられるものである。
【００５４】
制御回路５０は、差動増幅器５１と差動増幅器５２とを備えている。
差動増幅器５１の非反転入力端子（＋）には、図１の共振型スイッチング電源装置の抵抗Ｒｏに供給する平滑コンデンサ３０の直流出力電圧Ｖｏｕｔが入力され、差動増幅器５１の反転入力端子（−）には、参照電圧Ｖｒｅｆ１が入力される。差動増幅器５１は、直流出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆ１との誤差を出力する。
差動増幅器５２の非反転入力端子（＋）には、電流共振用コンデンサ１５の充電電圧が入力される。差動増幅器５２の反転入力端子（−）には、電流共振用コンデンサ２５の充電電圧が入力される。差動増幅器５２は電圧比較手段であり、電流共振用コンデンサ１５の充電電圧と電流共振用コンデンサ２５の充電電圧とを比較し、その誤差を出力する。
【００５５】
差動増幅器５１の出力端子は、発振器（ＯＳＣ）５３に接続されている。発振器５３は、差動増幅器５１から与えられた誤差に基づいて決定される周波数のパルスを発生する。
【００５６】
発振器５３の出力端子は、分周手段であるトグルフリップフロップ（以下、Ｔ−ＦＦという）５４の入力端子Ｔと、リセットセットフリップフロップ（以下、ＲＳ−ＦＦという）５５のセット端子（Ｓ）に接続されている。Ｔ−ＦＦ５４は、入力端子（Ｔ）からパルスが入力されるごとに、高レベルと低レベルを交互に繰り返す出力信号を正相出力端子（Ｑ）から出力し、その出力信号とは逆相の出力信号を逆相出力端子（バーＱ）から出力する。
【００５７】
ＲＳ−ＦＦ５５は、セット端子（Ｓ）に高レベルが入力されると高レベルになり、リセット端子（Ｒ）に高レベルが入力されると低レベルとなる出力信号を正相出力端子（Ｑ）から出力し、その出力信号と逆相の出力信号を逆相出力端子（バーＱ）から出力する。
【００５８】
Ｔ−ＦＦ５４の正相出力端子（Ｑ）は、第１のパルス信号生成手段であるＡＮＤゲート５６の一方の入力端子に接続されている。Ｔ−ＦＦ５４の逆相出力端子（バーＱ）は、第２のパルス信号生成手段であるＡＮＤゲート５７の一方の入力端子に接続されている。
【００５９】
ＲＳ−ＦＦ５５の正相出力端子（Ｑ）は、ＡＮＤゲート５６の他方の出力端子及びＡＮＤゲート５７の他方の入力端子に接続されている。
ＡＮＤゲート５６の出力端子は、積分器５８に接続され、積分器５８の出力端子が、比較器５９の非反転入力端子（＋）に接続されている。比較器５９の反転入力端子（−）には、参照電圧Ｖｒｅｆ２が入力されている。比較器５９の出力端子がドライバ６０を介して、トランス６１の一次巻線６１ａに接続されている。トランス６１の一次巻線６１ａには、巻線６１ｂ及び巻線６１ｃが電磁結合する。巻線６１ｂがスイッチング素子１１のゲートに接続され。巻線６１ｃがスイッチング素子１２のゲートに接続されている。
【００６０】
ＡＮＤゲート５７の出力端子は、積分器６２に接続され、積分器６２の出力端子が、比較器６３の非反転入力端子（＋）に接続されている。比較器６３の反転入力端子（−）には、差動増幅器５２の出力信号と参照電圧Ｖｒｅｆ３とが入力されている。比較器６３の出力端子がドライバ６４を介して、トランス６５の一次巻線６５ａに接続されている。トランス６５の一次巻線６５ａには、巻線６５ｂ及び巻線６５ｃが電磁結合する。巻線６５ｂがスイッチング素子２１のゲートに接続され。巻線６５ｃがスイッチング素子２２のゲートに接続されている。
【００６１】
この制御回路５０には、さらに、電源Ｖｃｃに接続された定電流源６６と、コンデンサ６７と、電界効果トランジスタ（以下、ＦＥＴという）６８と、比較器６９とが設けられている。これらはＲＳ−ＦＦ５５と相まって、所定幅のパルスを発生するパルス発生手段を構成する。
【００６２】
コンデンサ６７は、定電流源６６とグランドとの間に接続されている。コンデンサ６７と定電流源６６との接続点には、ＦＥＴ６８のドレインと、比較器６９の非反転入力端子（＋）とが接続されている。ＦＥＴ６８のソースがグランドに接続され、比較器６９の反転入力端子（−）には参照電圧Ｖｒｅｆ４が入力されている。ＦＥＴ６８のゲートは、ＲＳ−ＦＦ５５の逆相出力端子（バーＱ）と接続されている。
【００６３】
次に、この制御回路５０の動作を説明する。
図６は、制御回路５０の動作を説明するための波形図である。
差動増幅器５１は、その時点の平滑コンデンサ３０の充電電圧である直流出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆとの誤差を求める。直流出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆよりも高くなると、差動増幅器５１の出力する信号のレベルが高くなる。発振器５３は、差動増幅器５１から与えられた誤差に基づいた周波数のパルスを出力する（図６（ａ））。
【００６４】
Ｔ−ＦＦ５４は、発振器５３からのパルスが立ち上がるごとに、高レベルと低レベルとが切り替わる出力信号を正相出力端子（Ｑ）から出力し（図６（ｂ））、その出力信号の逆相の出力信号を逆相出力端子（バーＱ）から出力する（図６（ｃ））。つまり、Ｔ−ＦＦ５４は、発振器５３の出力する周波数を分周する。
【００６５】
ＲＳ−ＦＦ５５は、発振器５３からのパルスが入力されるごとにセットされて高レベルとなり、リセット端子（Ｒ）に高レベルが入力されるごとにリセットされて低レベルとなる出力信号を、正相出力端子（Ｑ）から出力し（図６（ｄ））、その出力信号とは逆相の出力信号を逆相出力端子（バーＱ）から出力する。
【００６６】
ＲＳ−ＦＦ５５の逆相出力端子（バーＱ）からの出力信号が低レベルになると、ＦＥＴ６８がオフする。ＦＥＴ６８がオフすると、定電流源６６によってコンデンサ６７が充電され、コンデンサ６７の充電電圧が上昇する（図６（ｅ））。コンデンサ６７の充電電圧が参照電圧Ｖｒｅｆ４と等しくなると、比較器６９の出力信号が低レベルから高レベルに遷移し、この高レベルの比較器６９の出力信号がＲＳ−ＦＦ５５のリセット端子（Ｒ）に入力される。これにより、ＲＳ−ＦＦ５５がリセットされ、ＲＳ−ＦＦ５５の逆相出力端子（バーＱ）からの出力信号が高レベルになり、ＦＥＴ６８がオンする。ＦＥＴ６８がオンすることにより、コンデンサ６７が放電し、比較器６９の出力信号が低レベルに戻る。
【００６７】
つまり、ＲＳ−ＦＦ５５の正相出力端子（Ｑ）から出力される出力信号は、発振器５３から高レベルが出力されてから、コンデンサ６７の充電電圧が参照電圧Ｖｒｅｆ４になるまでの期間、高レベルに維持される。この高レベルの期間は、電流共振用コンデンサ１５または２５とリアクトル１４または２４による共振周波数の周期の１／２或はそれより僅かに大きく設定されることが望ましい。
【００６８】
ＲＳ−ＦＦ５５がリセットされると、ＲＳ−ＦＦ５５の正相出力端子（Ｑ）から出力される出力信号は低レベルになり、次に発振器５３がパルスを発生するまで、低レベルが維持される。即ち、直流出力電圧Ｖｏｕｔに基づいて設定される発振器５３の周波数から、コンデンサ６７の充電時間で決定される所定の時間を引いた期間、ＲＳ−ＦＦ５５の正相出力端子（Ｑ）から出力される出力信号は低レベルに維持される。
【００６９】
ＡＮＤゲート５６は、ＲＳ−ＦＦ５５の正相出力端子（Ｑ）から出力される出力信号とＴ−ＦＦ５４の正相出力端子（Ｑ）から出力される出力信号との論理積をとる（図６（g））。ＡＮＤゲート５７は、ＲＳ−ＦＦ５５の正相出力端子（Ｑ）から出力される出力信号とＴ−ＦＦ５４の逆相出力端子（バーＱ）から出力される出力信号との論理積をとる（図６（ｈ））。
【００７０】
Ｔ−ＦＦ５４は、発振器５３からのパルスが与えられるごとに出力信号の論理レベルが反転するので、ＡＮＤゲート５６，ＡＮＤゲート５７の出力信号には、交互に高レベルが顕れる。
【００７１】
ＡＮＤゲート５６の出力信号は、コンデンサ６７の充電時間で決定される期間に高レベルとなり、発振器５３が発生するパルスの周期から高レベルの期間を引いた期間と発振器５３のパルスの１周期分の期間とを加算した期間には低レベルとなる。
【００７２】
ＡＮＤゲート５６の出力信号は、積分器５８で積分され（図６（ｉ））、比較器５９に入力される。比較器５９は、積分器５８の出力信号が参照電圧Ｖｒｅｆ２よりも高い期間に高レベルを出力し、ドライバ６０がその期間にトランス６１の一次巻線６１ａに電流を流し（図６（ｋ））、巻線６１ｂに駆動信号を発生させ、スイッチング素子１１のゲートを駆動する。
【００７３】
比較器５９は、積分器５８の出力信号が参照電圧Ｖｒｅｆ２よりも低い期間に低レベルを出力し、ドライバ６０がその期間にトランス６１の一次巻線６１ａに電流を流し（図６（ｋ））、巻線６１ｃに駆動信号を発生させ、スイッチング素子１２のゲートを駆動する。
【００７４】
ＡＮＤゲート５７の出力信号は、ＡＮＤゲート５６の出力信号の位相を１８０°ずらせた信号になる。ＡＮＤゲート５７の出力信号は、積分器６２で積分され（図６（ｊ））、比較器６３に入力される。比較器６３は、積分器６２の出力信号が参照電圧Ｖｒｅｆ３に差動増幅器５２からの誤差を加算した電圧よりも高い期間に高レベルを出力し、ドライバ６４がその期間にトランス６５の一次巻線６５ａに電流を流し（図６（ｍ））、巻線６５ｂに駆動信号を発生させ、スイッチング素子２１のゲートを駆動する。
【００７５】
比較器６３は、積分器６２の出力信号が参照電圧Ｖｒｅｆ３に差動増幅器５２からの誤差を加算した電圧よりも低い期間に低レベルを出力し、ドライバ６４がその期間にトランス６５の一次巻線６５ａに電流を流し（図６（ｍ））、巻線６５ｃに駆動信号を発生させ、スイッチング素子２２のゲートを駆動する。
【００７６】
ここで、図１の例えば電流共振用コンデンサ１５の充電電圧が、電流共振用コンデンサ２５の充電電圧よりも高くなると、差動増幅器５２の出力電圧が高くなる。これにより、比較器６３が出力するパルス幅が狭くなり、スイッチング素子２２のオン期間が短くなり、スイッチング素子２１のオン期間が長くなる。このため、電流共振用コンデンサ２５の充電時間が増加し、電流共振用コンデンサ２５の充電電圧が上昇する。
【００７７】
このようにして、制御回路５０は、電流共振用コンデンサ１５，２５の充電電圧が等しくなるように制御する。よって、半波整流型であるにもかかわらず、一方のトランス１３，２３から平滑コンデンサ３０にエネルギを伝達していない期間でも、他方のトランス２３，１３から平滑コンデンサ３０にエネルギを伝達するので、平滑コンデンサ３０に流す電流のリップルが抑制される。また、平滑コンデンサ３０にトランス１３側から流す電流と、トランス２３側から流す電流の位相が１８０°ずれることにより、平滑コンデンサ３０に流す電流の実効値も低くなる。また、各トランス１３，２３で二次側へ伝達するエネルギは、電流共振用コンデンサ１５，２５の充電量で決まるので、電流共振用コンデンサ１５，２５の充電電圧が等しくなることにより、共振型の半波整流回路１０，２０が出力するエネルギがバランスすることになる。
【００７８】
［第３の実施形態］
図７は、本発明の第３の実施形態に係る制御回路７０を示す構成図である。
この制御回路７０は、図１の半波整流型の共振型スイッチング電源装置に、制御回路４０の代わりに設けられるものである。
【００７９】
制御回路７０は、差動増幅器７１と差動増幅器７２とを備えている。
差動増幅器７１の非反転入力端子（＋）には、図１の共振型スイッチング電源装置の抵抗Ｒｏに供給する平滑コンデンサ３０の充電電圧Ｖｏｕｔが入力され、差動増幅器７１の反転入力端子（−）には、参照電圧Ｖｒｅｆ1が入力される。差動増幅器７１は、充電電圧Ｖｏｕｔと参照電圧Ｖｒｅｆ1との誤差を出力する。
【００８０】
差動増幅器７２の非反転入力端子（＋）には、電流共振用コンデンサ２５の充電電圧が入力される。差動増幅器７２の反転入力端子（−）には、電流共振用コンデンサ１５の充電電圧が入力される。差動増幅器７２は、電圧比較手段であり、電流共振用コンデンサ１５の充電電圧と電流共振用コンデンサ２５の充電電圧を比較し、その誤差を出力する。
【００８１】
差動増幅器７１の出力端子は、発振器（ＯＳＣ）７３に接続されている。発振器７３は、差動増幅器７１から与えられた誤差に基づいて決定される周波数のパルスを発生する。
【００８２】
発振器７３の出力端子は、分周手段としてのＴ−ＦＦ７４の入力端子Ｔと、第１のパルス信号生成手段としてのＡＮＤゲート７５の一方の入力端子と、第２のパルス信号生成手段としてのＡＮＤゲート７６の一方の入力端子に接続されている。
Ｔ−ＦＦ７４は、入力端子（Ｔ）からパルスが入力されるごとに、高レベルと低レベルを交互に繰り返す出力信号を正相出力端子（Ｑ）から出力し、その出力信号とは逆相の出力信号を逆相出力端子（バーＱ）から出力する。
Ｔ−ＦＦ７４の正相出力端子（Ｑ）は、ＡＮＤゲート７５の他方の入力端子に接続されている。Ｔ−ＦＦ７４の逆相出力端子（バーＱ）は、ＡＮＤゲート７６の他方の入力端子に接続されている。
【００８３】
ＡＮＤゲート７５の出力端子は、第１の駆動信号生成手段であるＲＳ−ＦＦ７７のセット端子（Ｓ）に接続されいる。ＡＮＤゲート７６の出力端子は、第２のの駆動信号生成手段であるＲＳ−ＦＦ７８のセット端子（Ｓ）に接続されている。
【００８４】
ＲＳ−ＦＦ７７の正相出力端子（Ｑ）は、ドライバ７９に接続されている。ドライバ７９の出力端子が、トランス８０の一次巻線８０ａに接続されている。トランス８０の一次巻線８０ａには、巻線８０ｂ及び巻線８０ｃが電磁結合されている。巻線８０ｂが図１のスイッチング素子１２のゲートに接続されている。巻線８０ｃがスイッチング素子１１のゲートに接続されている。
【００８５】
ＲＳ−ＦＦ７８の正相出力端子（Ｑ）は、ドライバ８１に接続され、ドライバ８１の出力端子が、トランス８２の一次巻線８２ａに接続されている。一次巻線８２ａは、巻線８２ｂ及び巻線８２ｃに電磁結合されている。巻線８２ｂがスイッチング素子のゲート２２のゲートに接続されている。巻線８２ｃがスイッチング素子２１のゲートに接続されている。
【００８６】
この制御回路７０には、さらに、ＲＳ−ＦＦ７７のリセットタイミングを設定する手段としての定電流源８３、コンデンサ８４、ＦＥＴ８５及び比較器８６と、ＲＳ−ＦＦ７８のリセットタイミングを設定する手段としての定電流源８７、コンデンサ８８、ＦＥＴ８９及び比較器９０とが設けられている。
【００８７】
定電流源８３は、直流電源Ｖｃｃに接続され、定電流源８３とグランドとの間にコンデンサ８４が接続されている。定電流源８３とコンデンサ８４の接続点が、比較器８６の非反転入力端子（＋）に接続されると共に、ＦＥＴ８５のドレインに接続されている。ＦＥＴ８５のソースはグランドに接続されている。
【００８８】
比較器８６の反転入力端子（−）には、参照電圧Ｖｒｅｆ５が入力されている。比較器８６の出力端子がＲＳ−ＦＦ７７のリセット端子（Ｒ）に接続されている。ＲＳ−ＦＦ７７の逆相出力端子（バーＱ）がＦＥＴ８５のゲートに接続されている。
【００８９】
定電流源８７は、直流電源Ｖｃｃに接続され、定電流源８７とグランドとの間にコンデンサ８８が接続されている。定電流源８７とコンデンサ８８の接続点は、比較器９０の非反転入力端子（＋）に接続されると共に、ＦＥＴ８９のドレインに接続されている。ＦＥＴ８９のソースはグランドに接続されている。
【００９０】
比較器９０の反転入力端子（−）には、差動増幅器７２の出力する誤差が、参照電圧Ｖｒｅｆ６と共に入力されている。比較器９０の出力端子が、ＲＳ−ＦＦ７８のリセット端子（Ｒ）に接続されている。ＲＳ−ＦＦ７８の逆相出力端子（バーＱ）が、ＦＥＴ８９のゲートに接続されている。
【００９１】
次に、制御回路７０の動作を説明する。
図８は、制御回路７０の動作を説明するための波形図である。
差動増幅器７１は、図１の半波整流型の共振型スイッチング電源装置におけるその時点の平滑コンデンサ３０の直流出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆ１との誤差を求める。直流出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆ１よりも高くなると、差動増幅器７１の出力する信号のレベルが高くなる。発振器７３は、差動増幅器７１から与えられた誤差に基づいた周波数のパルスを出力する（図８（ａ））。
【００９２】
Ｔ−ＦＦ７４は、発振器７３からのパルスが立ち上がるごとに、高レベルと低レベルとが切り替わる出力信号を正相出力端子（Ｑ）から出力し（図８（ｂ））、その出力信号の逆相の出力信号を逆相出力端子（バーＱ）から出力する（図８（ｃ））。
【００９３】
ＡＮＤゲート７５は、Ｔ−ＦＦ７４の正相出力端子（Ｑ）から出力される信号と、発振器７３の出力信号との論理積を求めてＲＳ−ＦＦ７７のセット端子（Ｓ）に与える（図８（ｄ））。ＡＮＤゲート７６は、Ｔ−ＦＦ７４の逆相出力端子（バーＱ）から出力される信号と発振器７３の出力信号との論理積を求めてＲＳ−ＦＦ７８のセット端子（Ｓ）に与える（図８（ｅ））。ＡＮＤゲート７５，７６の出力信号には、高レベルの期間が交互に顕れ、ＲＳ−ＦＦ７７とＲＳ−ＦＦ７８とが交互にセットされる。
【００９４】
セットされたＲＳ−ＦＦ７７は、正相出力端子（Ｑ）から高レベルを出力する。ＲＳ−ＦＦ７７の正相出力端子（Ｑ）が高レベルに遷移することにより、ドライバ７９がトランス８０の一次巻線８０ａに電流を流し、巻線８０ｂに発生した電圧で図１のスイッチング素子１２のゲートを駆動する。
【００９５】
セットされたＲＳ−ＦＦ７７の逆相出力端子（バーＱ）は、低レベルになる。これにより、ＦＥＴ８５がオフし、コンデンサ８４が定電流源８３によって充電され、コンデンサ８４の充電電圧が上昇する（図８（ｆ））。コンデンサ８４の充電電圧が参照電圧Ｖｒｅｆ５になると、比較器８６の出力信号は、低レベルから高レベルに遷移し（図８（ｈ））、ＲＳ−ＦＦ７７がリセットされる。ＲＳ−ＦＦ７７がリセットされると、ＲＳ−ＦＦ７７の正相出力端子（Ｑ）のレベルが低レベルとなる。ＲＳ−ＦＦ７７の正相出力端子（Ｑ）のレベルが低レベルに遷移したことにより、トランス８０の巻線８０ｃに発生した電圧で図１のスイッチング素子１１のゲートを駆動する。
【００９６】
つまり、コンデンサ８４が充電された充電電圧が参照電圧Ｖｒｅｆ５になるまでの所定の期間、スイッチング素子１２がオンし、発振器７３から発生するパルスの周期の２倍からその所定の期間を引いた時間、スイッチング素子１１がオンする。
【００９７】
ＲＳ−ＦＦ７８も、ＲＳ−ＦＦ７７と同様に動作し、ＡＮＤゲート７６の出力信号が高レベルになることによりセットされ、ドライバ８１及びトランス８２の巻線８２ｂを介してスイッチング素子２２のゲートを駆動する。また、コンデンサ８８の充電電圧が参照電圧Ｖｒｅｆ６になると、比較器９０の出力が高レベルになり、ＲＳ−ＦＦ７８がリセットされ、ドライバ８１及びトランス８２の巻線８２ｃを介してスイッチング素子２１のゲートを駆動する。
【００９８】
ＲＳ−ＦＦ７８のリセットタイミングは、定電流源８７、コンデンサ８８、ＦＥＴ８９及び比較器９０で設定される。これらの定電流源８７、コンデンサ８８、ＦＥＴ８９及び比較器９０は、ＲＳ−ＦＦ７７のリセットタイミングを設定する定電流源８３、コンデンサ８４、ＦＥＴ８５及び比較器８６と同様に動作する。
【００９９】
ただし、比較器９０の反転入力端子（−）には、参照電圧Ｖｒｅｆ６と共に、差動増幅器７２の出力端子が接続されている。差動増幅器７２の非反転入力端子（＋）には、電流共振用コンデンサ２５の充電電圧が入力され、反転入力端子（−）には、電流共振用コンデンサ１５の充電電圧が入力される。差動増幅器７２は、電流共振用コンデンサ１５の充電電圧と電流共振用コンデンサ２５の充電電圧の誤差を出力する。
【０１００】
このため、参照電圧Ｖｒｅｆ５と参照電圧Ｖｒｅｆ６とを同じ電圧にすると、差動増幅器７２の出力する誤差の分だけ、比較器９０の反転入力端子（−）の電圧が変化し、比較器９１の出力信号が高レベルに変化するタイミングがずれ、ＲＳ−ＦＦ７８がリセットされるタイミングがずれる。
【０１０１】
例えば、電流共振用コンデンサ２５の充電電圧が電流共振用コンデンサ１５の充電電圧よりも高い場合、差動増幅器７２の出力電圧が高くなり、比較器９０の反転入力端子（−）の電圧がその分高くなる（図８（ｇ）の一点鎖線）。よって、比較器９０の出力信号が高レベルに遷移するタイミングが遅れ、ＲＳ−ＦＦ７８がリセットされるタイミングが遅れる。これにより、スイッチング素子２２のオンしている期間が長くなる。スイッチング素子２１は、発振器７３の出力するパルスの周期の２倍から、スイッチング素子２２のオンする期間を引いた期間だけオンするので、スイッチング素子２１のオン期間は短くなる。
【０１０２】
スイッチング素子２２がオンしている期間は、トランス２３の二次側にエネルギを伝達する期間なので、スイッチング素子２２のオンしている期間の長さが、長くなっても、平滑コンデンサ３０に充電されるエネルギに何ら作用をしない。これに対し、スイッチング素子２１のオンしている期間が短くなると、電流共振用コンデンサ２５の充電時間が減り、電流共振用コンデンサ２５の充電電圧が低下し、二次側へ供給するエネルギが減少する。
【０１０３】
このようにして、制御回路７０は、電流共振用コンデンサ１５，２５の充電電圧が等しくなるように制御する。よって、半波整流型であるにもかかわらず、一方のトランス１３，２３から平滑コンデンサ３０にエネルギを伝達していない期間でも、他方のトランス２３，１３から平滑コンデンサ３０にエネルギを伝達するので、平滑コンデンサ３０に流す電流のリップルが抑制される。また、平滑コンデンサ３０にトランス１３側から流す電流と、トランス２３側から流す電流の位相が１８０°ずれることにより、平滑コンデンサ３０に流す電流る電流の実効値も低くなる。また、各トランス１３，２３で二次側へ伝達するエネルギは、電流共振用コンデンサ１５，２５の充電量で決まるので、電流共振用コンデンサ１５，２５の充電電圧が等しくなることにより、共振型の半波整流回路１０，２０が出力するエネルギがバランスすることになる。
【図面の簡単な説明】
【０１０４】
【図１】本発明の第１の実施形態に係る共振型スイッチング電源装置を示す構成図である。
【図２】図１の共振型スイッチング電源装置の制御回路を示す構成図である。
【図３】図２の制御回路の動作を示す波形図である。
【図４】半波整流型の共振型スイッチング電源装置の動作を説明するための波形図である。
【図５】本発明の第２の実施形態に係る制御回路を示す構成図である。
【図６】図５の制御回路の動作を説明するための波形図である。
【図７】本発明の第３の実施形態に係る制御回路を示す構成図である。
【図８】図７の制御回路の動作を説明するための波形図である。
【図９】従来の半波整流型の共振型スイッチング電源装置を示す構成図である。
【図１０】図１０は、図９の動作を示す波形図である。
【符号の説明】
【０１０５】
１０，２０              半波整流回路
１１，１２，２１，２２  スイッチング素子
１３，２３              トランス
１４，２４              リアクトル
１５，２５              電流共振用コンデンサ
１６，２６              電圧共振用コンデンサ
１７，２７              ダイオード
３０                    平滑コンデンサ
４４                    三角波発振器
４１〜４３，５１，５２，７１，７２        差動増幅器
４５，４６，５９，６３，６９，８６，９０  比較器
５３，７３              発振器
５６，５７，７５，７６  ＡＮＤゲート
５４，７４              Ｔ−ＦＦ
５５，７７，７８        ＲＳ−ＦＦ
６７，８４，８８        コンデンサ
【図１】
0005104058.tif 000002
【図２】
0005104058.tif 000003
【図３】
0005104058.tif 000004
【図４】
0005104058.tif 000005
【図５】
0005104058.tif 000006
【図６】
0005104058.tif 000007
【図７】
0005104058.tif 000008
【図８】
0005104058.tif 000009
【図９】
0005104058.tif 000010
【図１０】
0005104058.tif 000011