(57)【特許請求の範囲】
【請求項１】
上面と、下面と、前記上面側と前記下面側とを分断するように配置された転位集中領域とを含む基板の上面上に半導体素子層を形成する工程と、
前記基板の下面側を前記転位集中領域の少なくとも一部とともに除去することにより、前記基板の下面に、上方に前記転位集中領域が存在しない部分を露出させる工程と、
前記基板の下面のうち、少なくとも、前記上方に転位集中領域が存在しない部分が露出された領域上に電極を形成する工程とを備え、
前記転位集中領域は、前記基板の上面に対して斜めに延びるように配置されており、
前記上方に転位集中領域が存在しない部分を露出させる工程は、前記基板の上面に対して斜めに延びるように配置された前記転位集中領域を少なくとも一部除去するように前記基板の下面側を除去することにより、前記基板の下面に、前記上方に転位集中領域が存在しない部分を露出させる工程を含み、
前記基板の上面は、（ｌｍｎ０）面（ｌ、ｍ、ｎは整数）と実質的に等しい面である、半導体素子の製造方法。
【請求項２】
前記基板の上面は、（１０−１０）面、（−２１１０）面、またはこれらの面に等価な面と実質的に等しい面である、請求項１に記載の半導体素子の製造方法。
【請求項３】
（０００１）面と平行な共振器面を形成する工程をさらに備える、請求項１または２に記載の半導体素子の製造方法。
【請求項４】
上面と、下面と、前記上面に対して斜めに延びるとともに、前記上面側と前記下面側とを分断するように配置された転位集中領域とを含む基板と、
前記基板の上面上に形成された半導体素子層と、
前記基板の下面のうち、少なくとも、上方に前記転位集中領域が存在しない部分が露出された領域上に形成された電極とを備え、
前記基板の上面は、（ｌｍｎ０）面（ｌ、ｍ、ｎは整数）と実質的に等しい面である、半導体素子。
【請求項５】
（０００１）面と平行な共振器面をさらに備える、請求項４に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体素子の製造方法および半導体素子に関し、特に、転位集中領域を含む基板を形成する工程を備えた半導体素子の製造方法および転位集中領域を含む基板を備えた半導体素子に関する。
【背景技術】
【０００２】
従来、転位集中領域を含む基板の製造方法が知られている（たとえば、特許文献１および２参照）。
【０００３】
上記特許文献１には、線状の貫通転位が延びる方向と平行な方向にインゴットをスライスして基板を形成することにより、主表面（上面）における転位密度を減少させることが可能な基板の製造方法が開示されている。
【０００４】
また、上記特許文献２には、基板を成長させる際に、所定の領域に転位を集中させることにより、転位密度が高い転位集中領域と、転位集中領域に転位が集中された分、転位密度が低い低転位領域とを有するインゴットの製造方法が開示されている。また、この特許文献２には、上記インゴットをインゴットの成長方向と垂直にスライスすることにより、主表面（上面）に対して垂直な方向に延びる転位集中領域を含む基板を形成するとともに、その基板の上面上に半導体素子層を設け、かつ、基板の下面上に電極を設ける半導体素子の製造方法が開示されている。また、上記特許文献２に記載されているように、この転位集中領域は、低転位領域に対して極性が反転する場合がある。この場合には、転位集中領域と低転位領域との境界において結晶が連続しない。このため、転位集中領域において電流の流れが阻害されるので、転位集中領域の抵抗は高くなると考えられる。
【０００５】
【特許文献１】特開２００２−２９８９７号公報
【特許文献２】特開２００３−１３３６４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１の基板では、基板の全体に貫通転位が分散しているため、貫通転位が延びる方向と平行な方向にインゴットをスライスして基板を形成したとしても、基板の主表面（上面）の転位密度が十分に低くならないという不都合がある。
【０００７】
また、上記特許文献２のような半導体素子の製造方法では、転位集中領域が基板の主表面（上面）に対して垂直な方向に延びており、基板の主表面（上面）に転位集中領域が表れてしまうので、基板の主表面（上面）の転位密度が高くなるという不都合がある。
【０００８】
ここで、上記特許文献２に記載のインゴットを、上記特許文献１のように、転位集中領域の延びる方向と平行にスライスすることにより基板を形成することが考えられる。この場合、基板の主表面（上面）の転位密度を十分に低くすることが可能である。しかしながら、この基板では、基板の上面側と下面側とが転位集中領域により分断されてしまう。半導体素子を駆動する場合、基板の上面上に形成された半導体素子層と、基板の下面上に形成された電極との間に基板を介して通電する必要がある。上記上面側と下面側とが転位集中領域により分断された基板に通電する場合、電流は転位集中領域を通過せざるを得ない。この場合、上記のように転位集中領域は高い抵抗を有するので、この基板を用いた半導体素子では、基板の電流通路の抵抗が増加するという問題点がある。
【０００９】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、基板の上面の転位密度を低くするとともに、基板の電流通路の抵抗が増加するのを抑制することが可能な半導体素子の製造方法および半導体素子を提供することである。
【課題を解決するための手段】
【００１０】
この発明の第１の局面による半導体素子の製造方法は、上面と、下面と、上面側と下面側とを分断するように配置された転位集中領域とを含む基板の上面上に半導体素子層を形成する工程と、基板の下面側を転位集中領域の少なくとも一部とともに除去することにより、基板の下面に、上方に転位集中領域が存在しない部分を露出させる工程と、基板の下面のうち、少なくとも、上方に転位集中領域が存在しない部分が露出された領域上に電極を形成する工程とを備える。
【００１１】
この第１の局面による半導体素子の製造方法では、上記のように、上面と、下面と、上面側と下面側とを分断するように配置された転位集中領域とを含む基板を形成することによって、上面に対して転位集中領域が垂直に延びるように形成された基板と比較して、基板の上面に転位集中領域が露出するのを抑制することができるので、基板の上面の転位密度を低くすることができる。また、基板の下面側を転位集中領域の少なくとも一部とともに除去することにより、下面に、上方に転位集中領域が存在しない部分を露出させることによって、上面と下面との間に転位集中領域を介さずに電流を流すことが可能な電流通路を設けることができる。この電流通路は、転位集中領域を介して電流を流す場合と比較して抵抗が低いので、基板の電流通路の抵抗が増加するのを抑制することができる。
【００１２】
【００１３】
上記第１の局面による半導体素子の製造方法において、好ましくは、転位集中領域は、基板の上面に対して斜めに延びるように配置されており、下面に、上方に転位集中領域が存在しない部分を露出させる工程は、基板の上面に対して斜めに延びるように配置された転位集中領域を少なくとも一部除去するように基板の下面側を除去することにより、基板の下面に、上方に転位集中領域が存在しない部分を露出させる工程を含む。このように構成すれば、転位集中領域が上面に対して斜めに延びるように配置された基板を形成することによって、転位集中領域が上面に対して垂直に延びるように配置された基板と比較して、基板の上面に転位集中領域が露出する面積を低減することができる。また、転位集中領域の少なくとも一部を除去するように基板の下面側を除去することにより、下面に、上方に転位集中領域が存在しない部分を露出させることによって、上面と下面（上方に転位集中領域が存在しない部分が露出した領域）との間に、転位集中領域を介さずに電流を流すことが可能な電流通路を設けることができる。
【００１４】
上記第１の局面による半導体素子の製造方法において、好ましくは、基板の上面は、（ｌｍｎ０）面（ｌ、ｍ、ｎは整数）と実質的に等しい面である。このように構成すれば、基板の上面上に半導体素子層を形成する際に、（０００１）面に対して約９０度傾いた非極性面としての（ｌｍｎ０）面（ｌ、ｍ、ｎは整数）上に半導体素子層を形成することができる。この非極性面を上面とした基板を用いた半導体素子では、ピエゾ電界が発生するのを抑制することができる。
【００１５】
【００１６】
上記基板を形成する工程が、転位集中領域が上面に対して斜めに延びるように配置された基板を形成する工程を含む構成において、好ましくは、基板の上面は、（１０−１０）面、（−２１１０）面、またはこれらの面に等価な面と実質的に等しい面である。このように構成すれば、（１１−２０）面、（１−１００）面、またはこの面に等価な面に転位集中領域が形成されている場合に、（１１−２０）面または（１−１００）面から所定の角度傾いた面（（１０−１０）面、（−２１１０）面、またはこれらの面に等価な面）を上面とすることができるので、上面に対して転位集中領域を斜めに延びるように配置することができる。また、上記第１の局面による半導体素子の製造方法において、好ましくは、（０００１）面と平行な共振器面を形成する工程をさらに備える。
【００１７】
この発明の第２の局面による半導体素子は、上面と、下面と、上面に対して斜めに延びるとともに、上面側と下面側とを分断するように配置された転位集中領域とを含む基板と、基板の上面上に形成された半導体素子層と、基板の下面のうち、少なくとも、上方に転位集中領域が存在しない部分が露出された領域上に形成された電極とを備え、基板の上面は、（ｌｍｎ０）面（ｌ、ｍ、ｎは整数）と実質的に等しい面である。
【００１８】
この第２の局面による半導体素子では、上記のように、上面と、下面と、上面に対して斜めに延びるとともに、上面側と下面側とを分断するように配置された転位集中領域とを含む基板を設けることによって、上面に対して転位集中領域が垂直に延びるように配置された基板と比較して、基板の上面に転位集中領域が露出する面積を軽減することができるので、基板の上面の転位密度を低くすることができる。また、基板の上面上に形成された半導体素子層と、下面のうち、少なくとも、上方に転位集中領域が存在しない部分が露出した領域上に形成された電極とを設けることによって、上面上に形成された半導体素子層と下面上に形成された電極との間に転位集中領域を介さずに電流を流すことが可能な電流通路を設けることができる。この電流通路は、転位集中領域を介して電流を流す場合と比較して抵抗が低いので、この電流通路に電流を流すことにより、基板の電流通路の抵抗が増加するのを抑制することができる。また、上記第２の局面による半導体素子において、好ましくは、（０００１）面と平行な共振器面をさらに備える。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００２０】
（第１参考例）
図１は、第１参考例による半導体レーザ素子の構造を説明するための断面図である。まず、図１を参照して、第１参考例による半導体レーザ素子１の構造を説明する。
【００２１】
図１に示すように、第１参考例による半導体レーザ素子１は、４０５ｎｍの青紫色レーザを出射するレーザ素子であり、基板１０と、半導体層２０と、ｐ側オーミック電極２９と、電流ブロック層３０と、ｐ側パッド電極３１と、ｎ側オーミック電極４１と、ｎ側パッド電極４２とを備えている。
【００２２】
基板１０は、ｎ型窒化ガリウム（ＧａＮ）からなり、約１００μｍの厚みを有する。第１参考例では、基板１０の主表面１１（上面１１ａおよび下面１１ｂ）は（１１−２０）面と実質的に等しい。
【００２３】
また、半導体層２０は、Ａｌ０．０１Ｇａ０．９９Ｎからなる約１．０μｍの厚みを有するバッファ層２１と、バッファ層２１上に形成され、Ｇｅがドープされたｎ型Ａｌ０．０７Ｇａ０．９３Ｎからなる約１．９μｍの厚みを有するｎ側クラッド層２２と、ｎ側クラッド層２２上に形成され、Ａｌ０．２Ｇａ０．８Ｎからなる約２０ｎｍの厚みを有するｎ側キャリアブロック層２３と、ｎ側キャリアブロック層２３上に形成された発光層２４とを含んでいる。
【００２４】
発光層２４は、多重量子井戸（ＭＱＷ：Ｍｕｌｔｉｐｌｅ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ）構造を有する。また、発光層２４は、約２．５ｎｍの厚みを有するとともに、ＩｎｘＧａ１−ｘＮからなる３つの量子井戸層と約２０ｎｍの厚みを有するＩｎｙＧａ１−ｙＮからなる３つの量子障壁層とが交互に積層されたＭＱＷ活性層からなる。ここで、ｘ＞ｙであり、ｘ＝０．１５、ｙ＝０．０２である。
【００２５】
また、半導体層２０は、発光層２４上に形成され、Ｉｎ０．０１Ｇａ０．９９Ｎからなる約８０ｎｍの厚みを有するｐ側光ガイド層２５と、ｐ側光ガイド層２５上に形成され、Ａｌ０．２Ｇａ０．８Ｎからなる約２０ｎｍの厚みを有するｐ側キャリアブロック層２６と、ｐ側キャリアブロック層２６上に形成され、ＭｇがドープされたＡｌ０．０７Ｇａ０．９３Ｎからなる約０．５μｍの厚みを有するｐ側クラッド層２７と、ｐ側クラッド層２７上に形成され、Ｉｎ０．０７Ｇａ０．９３Ｎからなる約３ｎｍの厚みを有するｐ側コンタクト層２８とをさらに含んでいる。ｐ側クラッド層２７には、約０．４μｍの厚みを有する凸部２７ａが設けられている。また、ｐ側コンタクト層２８は、ｐ側クラッド層２７の凸部２７ａ上に形成されている。このｐ側クラッド層２７の凸部２７ａとｐ側コンタクト層２８とによって、光導波路としてのリッジ部５０が形成されている。このリッジ部５０は、［１−１００］方向（紙面垂直方向）に延びるように形成されている。
【００２６】
また、ｐ側コンタクト層２８上には、ｐ側オーミック電極２９が形成されている。また、ｐ側クラッド層２７の上面上と、リッジ部５０およびｐ側オーミック電極２９の側面を覆うように、ＳｉＯ２からなる約０．２μｍの厚みを有する電流ブロック層３０が形成されている。また、ｐ側オーミック電極２９の上面および電流ブロック層３０の上面を覆うように、ｐ側パッド電極３１が形成されている。また、基板１０の裏面上には、基板１０側から順に、ｎ側オーミック電極４１と、ｎ側パッド電極４２とが形成されている。
【００２７】
図２は、第１参考例の半導体レーザ素子に用いられる基板の製造プロセスを説明するための図である。図３〜図６は、第１参考例の半導体レーザ素子の製造プロセスを説明するための図である。次に、図１〜図６を参照して、第１参考例の半導体レーザ素子１の製造プロセスを説明する。
【００２８】
基板１０の製造プロセスとしては、図２に示すように、まず、（１１１）面を主表面とするＧａＡｓ基板６０上に、非晶質または多結晶からなる転位形成種７０を、［１−１００］方向（図２の紙面垂直方向）に延びるように、［１１−２０］方向に約２００μｍの間隔を隔てて形成する。この後、ＨＶＰＥ（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｉｙ）法により、ＧａＡｓ基板６０の主表面上に［０００１］方向にＧａＮ層８０を成長させる。
【００２９】
このようにしてＧａＮ層８０を成長させた場合、図２に示すように、転位形成種７０上に転位が形成されるとともに、転位形成種７０上の領域を谷とした鋸刃状の凹凸を有する断面形状のＧａＮ層８０が形成される。このＧａＮ層８０の凹凸の斜面（ファセット面８０ａ）は、（１１−２２）面である。そして、この断面形状を維持しながら［０００１］方向に成長を進めた場合、ファセット面８０ａに存在する転位がファセットの谷間８０ｂに移動する。これにより、転位形成種７０上には、転位集中領域１２が、［１１−２０］方向に約２００μｍの間隔を隔てて（１１−２０）面と平行に形成される。このようにして、転位集中領域１２を有するＧａＮ層８０が形成される。
【００３０】
この後、ＧａＡｓ基板６０を除去するとともに、ＧａＮ層８０を（１１−２０）面と平行なスライス面８１に沿ってスライスする。これにより、図３に示すように、主表面１１が（１１−２０）面と実質的に等しく、転位集中領域１２が上面１１ａと実質的に平行に延びるように配置されたＧａＮからなる基板１０が形成される。なお、この時の基板１０の厚みは約３５０μｍである。
【００３１】
次に、図４に示すように、ＭＯＣＶＤ法により、基板１０上にバッファ層２１（図１参照）、ｎ側クラッド層２２、ｎ側キャリアブロック層２３、発光層２４、ｐ側光ガイド層２５、ｐ側キャリアブロック層２６、ｐ側クラッド層２７およびｐ側コンタクト層２８からなる半導体層２０を形成する。具体的には、まず、基板１０を水素および窒素雰囲気中の反応炉の中に挿入し、半導体層２０の窒素の原料であるＮＨ３ガスを供給した状態において、基板１０を約１０００℃付近まで加熱する。基板１０の温度が１０００℃付近にまで達した時点で、Ｇａの原料であるトリメチルガリウム（ＴＭＧａ）およびＡｌの原料であるトリメチルアルミニウム（ＴＭＡｌ）を含んだ水素ガスを反応炉内に供給することにより、基板１０上にＡｌ０．０１Ｇａ０．９９Ｎからなるバッファ層２１（図１参照）を約１．０μｍの厚みで成長させる。
【００３２】
次に、ＴＭＧａ、ＴＭＡｌおよびｎ型導電性を得るためのＧｅ不純物の原料であるモノゲルマン（ＧｅＨ４）を含んだ水素ガスを反応炉内に供給することにより、Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ側クラッド層２２（図１参照）を約１．９μｍの厚みで成長させる。その後、ＴＭＧａおよびＴＭＡｌを含んだ水素ガスを反応炉内に供給することにより、Ａｌ０．２Ｇａ０．８Ｎからなるｎ側キャリアブロック層２３（図１参照）を約２０ｎｍの厚みで成長させる。
【００３３】
そして、基板温度を約８５０℃付近まで下げるとともに、ＮＨ３ガスを供給した窒素雰囲気中において、Ｇａの原料であるトリエチルガリウム（ＴＥＧａ）およびＩｎの原料であるトリメチルインジウム（ＴＭＩｎ）を流量比を変化させながら供給する。これにより、ＩｎｘＧａ１−ｘＮからなる３つの量子井戸層とＩｎｙＧａ１−ｙＮからなる３つの量子障壁層とが交互に積層された多重量子井戸構造を有するＭＱＷ活性層からなる発光層２４（図１参照）を形成する。その後、ＴＭＧａおよびＴＭＡｌを反応炉内に供給することによって、発光層２４の上面上に、Ｉｎ０．０１Ｇａ０．９９Ｎからなる約８０ｎｍの厚みを有するｐ側光ガイド層２５およびＡｌ０．２５Ｇａ０．７５Ｎからなる約２０ｎｍの厚みを有するｐ側キャリアブロック層２６（図１参照）を順次成長させる。
【００３４】
次に、ＮＨ３ガスを供給した水素および窒素雰囲気において、基板温度を約１０００℃付近にまで加熱し、ｐ型不純物であるＭｇの原料であるシクロペンタジエニルマグネシウム（Ｍｇ（Ｃ５Ｈ５）２）、ＴＭＧａおよびＴＭＡｌを反応炉に供給し、Ａｌ０．０７Ｇａ０．９３Ｎからなるｐ側クラッド層２７（図１参照）を約０．４５μｍの厚みで成長させる。そして、基板温度を約８５０℃付近にまで下げ、ＮＨ３ガスを供給した窒素雰囲気においてＴＥＧａおよびＴＭＩｎを供給して、Ｉｎ０．０７Ｇａ０．９３Ｎからなるｐ側コンタクト層２８（図１参照）を形成する。以上のようにして、ＭＯＣＶＤ法によりＧａＮからなる基板１０上に半導体層２０を成長させる。
【００３５】
その後、基板温度を室温付近にまで下げるとともに、半導体層２０を積層した基板１０を反応炉から取り出す。
【００３６】
そして、図５に示すように、半導体層２０（ｐ側コンタクト層２８）の上面上に、［１−１００］方向に延びるようにＳｉＯ２からなるマスク９０を形成する。そして、Ｃｌ２ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法により、ＳｉＯ２をマスクとして、ｐ側コンタクト層２８およびｐ側クラッド層２７の一部をパターニングすることにより、図６に示すように、光導波路としてのリッジ部５０を形成する。このエッチングでは、ｐ側コンタクト層２８をパターニングするとともに、約０．４５μｍの厚みを有するｐ側クラッド層２７（図１参照）のうち、約０．０５μｍを残してｐ側クラッド層２７の凸部２７ａを形成する。これにより、ｐ側クラッド層２７の凸部２７ａとｐ側コンタクト層２８とからなるリッジ部５０が形成される。また、リッジ部５０は、［１−１００］方向（紙面垂直方向）に平行に延びるように形成される。
【００３７】
その後、マスク９０を除去するとともに、リッジ部５０の上面に位置するｐ側コンタクト層２８上にｐ側オーミック電極２９を形成する。そして、図７に示すように、ｐ側クラッド層２７の上面上と、リッジ部５０およびｐ側オーミック電極２９の側面を覆うように、ＳｉＯ２からなる電流ブロック層３０（図１参照）を形成する。その後、図８に示すように、ｐ側オーミック電極２９の上面および電流ブロック層３０の上面を覆うように、ｐ側パッド電極３１（図１参照）を形成する。
【００３８】
その後、図９に示すように、基板１０の下面１１ｂ側を劈開し易い厚み（約１００μｍ）まで（図８の点線１３まで）研磨する。これにより、転位集中領域１２が全部除去されるとともに、下面１１ｂに、上方に転位集中領域１２が存在しない部分が露出される。この後、図１に示したように、基板１０の下面１１ｂ上にｎ側オーミック電極４１およびｎ側パッド電極４２（図１参照）を順次形成する。
【００３９】
そして、図示はしないが、（１−１００）面と平行に劈開することにより共振器面を形成し、端面保護膜（図示せず）を両端面（両共振器面）に形成する。その後、リッジ部５０からリッジ部５０が延びる方向（紙面垂直方向）と直交する方向に所定の距離離れた位置において、（１１−２０）面に平行にチップ化する。第１参考例では、このようにして半導体レーザ素子１（図１参照）が製造される。
【００４０】
第１参考例では、上記のように、転位集中領域１２が上面１１ａおよび下面１１ｂと実質的に平行に延びるように配置された基板１０を形成することによって、基板１０の上面１１ａに転位集中領域１２が露出するのを抑制することができる。また、転位集中領域１２を全部除去するように基板１０の下面１１ｂ側を除去することにより、下面１１ｂに、上方に転位集中領域１２が存在しない部分を露出させることによって、基板１０から転位集中領域１２を全部除去することができるので、上面１１ａと下面１１ｂとの間に転位集中領域１２を介さずに電流を流すことが可能な電流通路を設けることができる。この電流通路は、転位集中領域１２を介して電流を流す場合と比較して抵抗が低いので、基板１０の電流通路の抵抗が増加するのを抑制することができる。
【００４１】
また、第１参考例では、上記のように、基板１０の上面１１ａを、（１１−２０）面と実質的に等しい面とすることによって、基板１０の上面１１ａ上に半導体層２０を形成する際に、（０００１）面に対して約９０度傾いた非極性面としての（１１−２０）面上に半導体層２０を形成することができる。この非極性面を上面１１ａとした基板１０を用いた半導体レーザ素子１では、ピエゾ電界が発生するのを抑制することができる。
【００４２】
（第１実施形態）
図１０は、本発明の第１実施形態による半導体レーザ素子の構造を説明するための断面図である。まず、図１０を参照して、この第１実施形態では、上記第１参考例と異なり、上面１１１ａに対して斜めに延びるように形成された転位集中領域１１２を有する基板１１０を用いて半導体レーザ素子１００を製造した例について説明する。
【００４３】
図１０に示すように、第１実施形態による半導体レーザ素子１００は、基板１１０と、半導体層２０と、ｐ側オーミック電極２９と、電流ブロック層３０と、ｐ側パッド電極３１と、ｎ側オーミック電極４１と、ｎ側パッド電極４２とを備えている。
【００４４】
基板１１０は、ｎ型窒化ガリウム（ＧａＮ）からなり、約１００μｍの厚みを有する。また、第１実施形態では、基板１１０の主表面１１１（上面１１１ａおよび下面１１１ｂ）は（１１−２０）面に対して３０度傾いた（１０−１０）面を有する。また、基板１１０には、（１１−２０）面と平行に延びるように面状の転位集中領域１１２が配置されている。この転位集中領域１１２は、基板１１０の上面１１１ａに対して約３０度傾いている。また、転位集中領域１１２は、結晶構造の欠陥が多く、周りの結晶部分と結晶構造が連続していないため、高い抵抗値を有する。また、この基板１１０では、転位集中領域１１２と比較して抵抗値が低い低抵抗領域からなる電流通路（転位集中領域１１２以外の領域）に沿って、高い抵抗を有する転位集中領域１１２を避けて上面１１１ａから下面１１１ｂに電流を流すことが可能である。
【００４５】
また、ｎ側オーミック電極４１は、基板１１０の下面１１１ｂのうち、上方に転位集中領域１１２が存在しない部分が露出した領域１１３を含む略全域に渡る領域上に設けられている。
【００４６】
図１１は、第１実施形態の半導体レーザ素子に用いられる基板の製造プロセスを説明するための図である。図１２〜図１５は、第１実施形態の半導体レーザ素子の製造プロセスを説明するための図である。次に、図２、図１１〜図１５を参照して、第１実施形態の半導体レーザ素子１００の製造プロセスを説明する。
【００４７】
基板１１０の製造プロセスとしては、まず、上記第１参考例と同様に、転位集中領域１２を有するＧａＮ層８０（図２参照）が形成される。
【００４８】
この後、ＧａＡｓ基板６０（図２参照）を除去するとともに、図１１に示すように、ＧａＮ層８０を（１１−２０）面から［１−１００］方向に約３０度の角度で傾斜させた（１０−１０）面と平行なスライス面８２に沿ってスライスする。これにより、図１２に示すように、主表面１１１（上面１１１ａおよび下面１１１ｂ）が（１０−１０）面と実質的に等しく、転位集中領域１１２が主表面１１１に対して斜めに延びるように配置された基板１１０が形成される。なお、この時の基板１１０の厚みは、約３５０μｍである。
【００４９】
次に、図１３に示すように、ＭＯＣＶＤ法により、上記第１参考例と同様の製造プロセスにより、基板１１０の上面１１１ａ上に、バッファ層２１、ｎ側クラッド層２２、ｎ側キャリアブロック層２３、発光層２４、ｐ側光ガイド層２５、ｐ側キャリアブロック層２６、ｐ側クラッド層２７およびｐ側コンタクト層２８からなる半導体層２０を形成する。そして、リッジ部５０を形成した後、ｐ側オーミック電極２９、電流ブロック層３０およびｐ側パッド電極３１を形成する。
【００５０】
その後、図１４に示すように、基板１１０の下面１１１ｂ側を劈開し易い厚み（約１００μｍ）まで（図１３の点線１１４まで）研磨する。これにより、転位集中領域１１２の一部が除去されるとともに、下面１１１ｂに、上方に転位集中領域１１２が存在しない部分が露出される。
【００５１】
この後、図１５に示すように、基板１１０の下面１１１ｂのうち、上方に転位集中領域１１２が存在しない部分が露出している領域１１３を含む略全域に渡る領域上に、ｎ側オーミック電極４１およびｎ側パッド電極４２を順次形成する。
【００５２】
そして、図示はしないが、（０００１）面と平行に劈開することにより共振器面を形成し、端面保護膜（図示せず）を両端面（両共振器面）に形成する。その後、図１５に示すように、リッジ部５０からリッジ部５０が延びる方向（紙面垂直方向）と直交する方向に所定の距離離れた位置（図１５の点線）においてチップ化する。第１実施形態では、このようにして半導体レーザ素子１００が製造される。
【００５３】
第１実施形態では、上記のように、転位集中領域１１２が上面１１１ａに対して３０度傾いた方向に延びるように配置された基板１１０を形成することによって、転位集中領域が上面に対して垂直に延びるように配置された基板（図示せず）と比較して、基板１１０の上面１１１ａに転位集中領域１１２が露出する面積を軽減することができる。また、基板１１０の下面１１１ｂ側を除去することにより、下面１１１ｂに、上方に転位集中領域１１２が存在しない部分を露出させることによって、上面１１１ａと下面１１１ｂ（上方に転位集中領域１１２が存在しない部分が露出した領域１１３）との間に、転位集中領域１１２を介さずに電流を流すことが可能な電流通路を設けることができる。この電流通路は、転位集中領域１１２を介して電流を流す場合と比較して抵抗が低いので、基板１１０の電流通路の抵抗が増加するのを抑制することができる。
【００５４】
また、第１実施形態では、上記のように、基板１１０の上面１１１ａを、（１０−１０）面と実質的に等しい面とすることによって、基板１１０の上面１１１ａ上に半導体層２０を形成する際に、（０００１）面に対して約９０度傾いた非極性面としての（１０−１０）面上に半導体層２０を形成することができる。この非極性面を上面１１１ａとした基板１１０を用いた半導体レーザ素子１００では、ピエゾ電界が発生するのを抑制することができる。
【００５５】
（第２参考例）
図１６は、第２参考例による半導体レーザ素子の構造を示す断面図である。次に、図１６を参照して、この第２参考例では、４０５ｎｍの波長（青紫色）のレーザを発振する半導体レーザ素子１を製造した上記第１参考例と異なり、緑色のレーザを発振する半導体レーザ素子２００を製造する例について説明する。
【００５６】
図１６に示すように、第２参考例による半導体レーザ素子２００は、基板１０と、半導体層２２０と、ｐ側オーミック電極２９と、電流ブロック層３０と、ｐ側パッド電極３１と、ｎ側オーミック電極４１と、ｎ側パッド電極４２とを備えている。
【００５７】
また、第２参考例の半導体層２２０は、上記第１参考例および第１実施形態の半導体層２０とは組成が異なるとともに、ｎ側光ガイド層２２４が別途設けられる。具体的には、半導体層２２０は、基板１０の上面１１ａ上に形成され、Ａｌ０．０１Ｇａ０．９９Ｎからなるバッファ層２２１と、バッファ層２２１上に形成され、Ｇｅがドープされたｎ側Ａｌ０．０３Ｇａ０．９７Ｎからなるｎ側クラッド層２２２と、ｎ側クラッド層２２２上に形成され、Ａｌ０．１Ｇａ０．９Ｎからなるｎ側キャリアブロック層２２３と、ｎ側キャリアブロック層２２３上に形成され、Ｉｎ０．０５Ｇａ０．９５Ｎからなるｎ側光ガイド層２２４と、ｎ側光ガイド層２２４上に形成されている発光層２２５とを含んでいる。また、半導体層２２０は、発光層２２５上に形成され、Ｉｎ０．０５Ｇａ０．９５Ｎからなるｐ側光ガイド層２２６と、ｐ側光ガイド層２２６上に形成され、Ａｌ０．１Ｇａ０．９Ｎからなるｐ側キャリアブロック層２２７と、ｐ側キャリアブロック層２２７上に形成され、Ａｌ０．０３Ｇａ０．９７Ｎからなるｐ側クラッド層２２８と、ｐ側クラッド層２２８上に形成され、Ｉｎ０．０７Ｇａ０．９３Ｎからなるｐ側コンタクト層２２９とをさらに含んでいる。また、発光層２２５は、約２．５ｎｍの厚みを有するとともに、ＩｎｘＧａ１−ｘＮからなる２つの量子井戸層と約２０ｎｍの厚みを有するＩｎｙＧａ１−ｙＮからなる３つの量子障壁層とが交互に積層されたＭＱＷ活性層からなる。ここで、ｘ＞ｙであり、ｘ＝０．５５、ｙ＝０．２５である。このような構成により、半導体層２２０から緑色のレーザが出射される。
【００５８】
また、ｐ側クラッド層２２８には、約０．４μｍの厚みを有する凸部２２８ａが設けられている。また、ｐ側コンタクト層２２９は、ｐ側クラッド層２２８の凸部２２８ａ上に形成されている。このｐ側クラッド層２２８の凸部２２８ａとｐ側コンタクト層２２９とによって、光導波路としてのリッジ部２５０が形成されている。このリッジ部２５０は、［１−１００］方向（紙面垂直方向）に延びるように形成されている。
【００５９】
この半導体レーザ素子２００の製造プロセスは、半導体層２０に替えて半導体層２２０を形成する以外は上記第１参考例の半導体レーザ素子１の製造プロセスと同様であるので、詳細な説明を省略する。
【００６０】
この第２参考例の効果は、上記第１参考例の効果と同様である。
【００６１】
（第２実施形態）
図１７は、第２実施形態による半導体レーザ素子の構造を示す断面図である。次に、図１７を参照して、この第２実施形態では、４０５ｎｍの波長（青紫色）のレーザを発振する半導体レーザ素子１００を製造した上記第１実施形態と異なり、緑色のレーザを発振する半導体レーザ素子３００を製造する例について説明する。
【００６２】
図１７に示すように、第２実施形態による半導体レーザ素子３００は、基板１１０と、半導体層２２０と、ｐ側オーミック電極２９と、電流ブロック層３０と、ｐ側パッド電極３１と、ｎ側オーミック電極４１と、ｎ側パッド電極４２とを備えている。すなわち、上記第１実施形態の基板１１０上に上記第２参考例の半導体層２２０を形成した構造となっている。
【００６３】
この半導体レーザ素子４００の製造プロセスは、半導体層２０に替えて半導体層２２０を形成する以外は上記第１実施形態の半導体レーザ素子１００の製造プロセスと同様であるので、詳細な説明を省略する。
【００６４】
この第２実施形態の効果は、上記第１実施形態の効果と同様である。
【００６５】
（第３参考例）
図１８は、本発明の第３参考例によるＬＥＤ素子の構造を示す断面図である。次に、図１８を参照して、この第３参考例では、４０５ｎｍの波長（青紫色）のレーザを発振する半導体レーザ素子１を製造した上記第１参考例と異なり、青紫色の光を発光するＬＥＤ素子４００を製造する例について説明する。
【００６６】
図１８に示すように、第３参考例によるＬＥＤ素子４００は、青紫色の光を発光する発光素子であり、上記第１参考例の基板１０と、半導体層４２０と、ＮｉＡｕからなるｐ側電極４３０と、ＮｉＡｌからなるｎ側電極４４０とを備えている。
【００６７】
また、半導体層４２０は、基板１０の上面１１ａ上に形成され、Ｓｉがドープされたｎ型ＧａＮからなる約０．５μｍの厚みを有するバッファ層４２１と、バッファ層４２１上に形成され、ＳｉがドープされたＡｌ０．０７Ｇａ０．９３Ｎからなる０．１５μｍの厚みを有するｎ側クラッド層４２２と、ｎ側クラッド層４２２上に形成される活性層４２３と、活性層４２３上に形成され、ＭｇがドープされたＡｌ０．２Ｇａ０．８Ｎからなる約２０ｎｍの厚みを有するキャップ層４２４と、キャップ層４２４上に形成され、ＭｇがドープされたＡｌ０．０７Ｇａ０．９３Ｎからなる約０．２μｍの厚みを有するｐ側クラッド層４２５と、ｐ側クラッド層４２５上に形成され、ＭｇがドープされたＩｎ０．０５Ｇａ０．９５Ｎからなる約５ｎｍの厚みを有するコンタクト層４２６とを含んでいる。
【００６８】
また、活性層４２３は、多重量子井戸（ＭＱＷ：Ｍｕｌｔｉｐｌｅ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ）構造を有する。また、活性層４２３は、約３ｎｍの厚みを有するとともに、Ｉｎ０．１Ｇａ０．９Ｎからなる３つの量子井戸層と、約２０ｎｍの厚みを有するＧａＮからなる３つの量子障壁層とが交互に積層されたＭＱＷ活性層からなる。
【００６９】
また、ｐ側電極４３０は、コンタクト層４２６上に形成されている。また、ｎ側電極４４０は、基板１０の下面１１ｂ上に形成されている。
【００７０】
図１９は、第３参考例によるＬＥＤ素子４００の製造プロセスを説明するための断面図である。次に、図２、図３、図１８および図１９を参照して、第３参考例によるＬＥＤ素子４００の製造プロセスを説明する。
【００７１】
まず、図２に示したＧａＮ層８０をスライス面８１によりスライスすることにより、図３に示す基板１０を形成する。
【００７２】
次に、図１９に示すように、ＭＯＣＶＤ法により、基板１０上にバッファ層４２１（図１参照）、ｎ側クラッド層４２２、活性層４２３、ｐ側キャップ層４２４、ｐ側クラッド層４２５およびコンタクト層４２６からなる半導体層４２０を形成する。
【００７３】
具体的には、まず、基板１０を約１０００℃〜１２００℃（たとえば、１１５０℃）の成長温度に加熱した状態で、ＮＨ３およびＴＭＧａからなる原料ガスと、ＳｉＨ４からなるドーパントガスを用いて、基板１０上に約０．５μｍの厚みを有するＳｉがドープされた単結晶のＧａＮからなるバッファ層４２１を成長させる。
【００７４】
次に、ＮＨ３、ＴＭＧａおよびＴＭＡｌからなる原料ガスと、ＳｉＨ４からなるドーパントガスとを用いて、バッファ層４２１上に、約０．１５μｍの厚みを有するＳｉがドープされた単結晶のＡｌ０．０７Ｇａ０．９３Ｎからなるｎ側クラッド層４２２を成長させる。
【００７５】
次に、基板１０を約７００℃〜約１０００℃（たとえば、約８５０℃）の成長温度に保持した状態で、ＮＨ３、ＴＭＧａおよびＴＭＩｎからなる原料ガスを用いて、ｎ側クラッド層４２２上に、約３ｎｍの厚みを有する単結晶のＩｎ０．１Ｇａ０．９Ｎからなる量子井戸層と、約２０ｎｍの厚みを有する単結晶のＧａＮからなる量子障壁層とを交互に成長させる。これにより、３つの量子井戸層を含むＭＱＷ構造の活性層４２３を成長させる。
【００７６】
続いて、原料ガスをＮＨ３、ＴＭＧａおよびＴＭＡｌに変えるとともに、ＣＰ２Ｍｇからなるドーパントガスを加えて、約２０ｎｍの厚みを有するＭｇがドープされた単結晶のＡｌ０．２Ｇａ０．８Ｎからなるキャップ層４２４を成長させる。
【００７７】
次に、基板１０を約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に加熱した状態で、ＮＨ３、ＴＭＧａおよびＴＭＡｌからなる原料ガスと、ＣＰ２Ｍｇからなるドーパントガスを用いて、キャップ層４２４上に約０．２μｍの厚みを有するＭｇがドープされた単結晶のＡｌ０．０７Ｇａ０．９３Ｎからなるｐ側クラッド層４２５を成長させる。
【００７８】
そして、基板１０を約７００℃〜約１０００℃（たとえば、約８５０℃）の成長温度に保持した状態で、ＮＨ３、ＴＭＧａおよびＴＭＩｎからなる原料ガスと、ＣＰ２Ｍｇからなるドーパントガスとを用いて、ｐ側クラッド層４２５上に、約５ｎｍの厚みを有するＭｇがドープされた単結晶のＩｎ０．０５Ｇａ０．９５Ｎからなるコンタクト層４２６を成長させる。
【００７９】
このようにして、半導体層４２０が形成される。
【００８０】
この後、ＮｉＡｕからなるｐ側電極４３０を、真空蒸着法によりコンタクト層４２６上に形成する。次に、図１９に示すように、基板１０の下面１１ｂを図１９の点線１４まで研磨する。これにより、転位集中領域１２が略全部除去されるとともに、下面１１ｂに、上方に転位集中領域１２が存在しない部分が露出される。その後、下面１１ｂ上に、ＮｉＡｌからなるｎ側電極４４０を形成する。そして、最後にダイシングにより素子分離を行うことによって、図１８に示すＬＥＤ素子４００が製造される。
【００８１】
第３参考例の効果は、上記第１参考例と同様である。
【００８２】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００８３】
たとえば、上記実施形態では、青紫色および緑色の半導体レーザ素子および青紫色のＬＥＤ素子の製造方法に本発明を適用した例を示したが、本発明はこれに限らず、紫外線や青色の半導体レーザ素子およびＬＥＤ素子の製造方法に適用してもよい。
【００８４】
また、上記実施形態では、ＡｌＧａＮ、ＧａＮおよびＩｎＧａＮからなる３−５族窒化物半導体層を基板上に形成した例を示したが、本発明はこれに限らず、ＢＮ、ＡｌＮ、ＩｎＮ、ＴｌＮ、またはこれらの混晶などの他の３−５族窒化物半導体層を形成してもよい。
【００８５】
また、上記実施形態では、光導波路としてリッジ部を設けた例を示したが、本発明はこれに限らず、埋め込み型、メサ型、スラブ型などの光導波路を設けてもよい。
【００８６】
また、上記第１参考例では、図８に示したように、上面１１ａと平行に延びるように配置された転位集中領域１２により上面１１ａ側の領域と下面１１ｂ側の領域とに分離されている基板１０を用いて半導体レーザ素子１を形成した例を示したが、これに限らず、図２０に示す第４参考例の基板５１０を用いて半導体レーザ素子を製造してもよい。この基板５１０は、上面５１１ａと下面５１１ｂと、上面５１１ａと平行に延びるように配置された転位集中領域５１２とを含んでいる。また、転位集中領域５１２は、下面５１１ｂを含むように配置されている。この第４参考例では、図２０に示した状態において、下面５１１ｂ側から点線５１３まで研磨することにより、転位集中領域５１２を全部除去することができる。
【００８７】
また、上記第１実施形態では、図１３に示したように、上面１１１ａに対して斜めに延びるように配置された転位集中領域１１２により上面１１１ａ側の領域と下面１１１ｂ側の領域とに分離されている基板１１０を用いて半導体レーザ素子１００を形成した例を示したが、本発明はこれに限らず、図２１に示す第１変形例の基板６１０を用いて半導体レーザ素子を製造してもよい。この基板６１０は、上面６１１ａと、下面６１１ｂと、上面６１１ａに対して斜めに延びるように配置された転位集中領域６１２とを含んでいる。また、転位集中領域６１２は、下面６１１ｂを含むように配置されている。この第１変形例では、図２１に示した状態において、下面６１１ｂ側から点線６１３まで研磨することにより、転位集中領域６１２を全部除去する。また、下面６１１ｂ側から点線６１４まで研磨することにより、転位集中領域６１２の一部を除去するとともに、下面６１１ｂに、上方に転位集中領域６１２が存在しない部分を露出させるようにしてもよい。
【００８８】
また、上記第１実施形態では、図１１に示したように、ＧａＮ層８０を（１１−２０）面から［１−１００］方向に約３０度の角度で傾斜させた（１０−１０）面と平行なスライス面８２に沿ってスライスして形成した基板１１０を用いた例を示したが、本発明はこれに限らず、図２２に示すように、ＧａＮ層８０を（１１−２０）面から［１−１００］方向に約６０度の角度で傾斜させた（−２１１０）面と平行なスライス面８３に沿ってスライスして形成した基板を用いてもよい。また、基板の上面に対する転位集中領域の傾斜角度は３０度および６０度に限らず、何度であってもよい。
【００８９】
また、上記第１参考例では、転位集中領域１２を（１１−２０）面と平行に形成したＧａＮ層８０を、（１１−２０）面と平行なスライス面８１でスライスすることにより、上面１１ａと実質的に平行に延びるように配置された転位集中領域１２を含む基板１０を形成した例を示したが、これに限らず、転位集中領域を（１−１００）面と平行に形成したＧａＮ層を、（１−１００）面と平行なスライス面によりスライスすることにより、上面と実質的に平行に延びるように配置された転位集中領域を含む基板を形成してもよい。
【図面の簡単な説明】
【００９０】
【図１】第１参考例による半導体レーザ素子の構造を示す［１−１００］方向から見た断面図である。
【図２】第１参考例による半導体レーザ素子の基板の製造プロセスを説明するための［１−１００］方向から見た断面図である。
【図３】第１参考例による半導体レーザ素子の製造プロセスを説明するための［１−１００］方向から見た断面図である。
【図４】第１参考例による半導体レーザ素子の製造プロセスを説明するための［１−１００］方向から見た断面図である。
【図５】第１参考例による半導体レーザ素子の製造プロセスを説明するための［１−１００］方向から見た断面図である。
【図６】第１参考例による半導体レーザ素子の製造プロセスを説明するための［１−１００］方向から見た断面図である。
【図７】第１参考例による半導体レーザ素子の製造プロセスを説明するための［１−１００］方向から見た断面図である。
【図８】第１参考例による半導体レーザ素子の製造プロセスを説明するための［１−１００］方向から見た断面図である。
【図９】第１参考例による半導体レーザ素子の製造プロセスを説明するための［１−１００］方向から見た断面図である。
【図１０】本発明の第１実施形態による半導体レーザ素子の構造を示す［０００１］方向から見た断面図である。
【図１１】第１実施形態による半導体レーザ素子の基板の製造プロセスを説明するための［０００１］方向から見た平面図である。
【図１２】第１実施形態による半導体レーザ素子の製造プロセスを説明するための［０００１］方向から見た断面図である。
【図１３】第１実施形態による半導体レーザ素子の製造プロセスを説明するための［０００１］方向から見た断面図である。
【図１４】第１実施形態による半導体レーザ素子の製造プロセスを説明するための［０００１］方向から見た断面図である。
【図１５】第１実施形態による半導体レーザ素子の製造プロセスを説明するための［０００１］方向から見た断面図である。
【図１６】第２参考例による半導体レーザ素子の構造を示す［１−１００］方向から見た断面図である。
【図１７】第２実施形態による半導体レーザ素子の構造を示す［０００１］方向から見た断面図である。
【図１８】第３参考例によるＬＥＤ素子の構造を示す［１−１００］方向から見た断面図である。
【図１９】第３参考例によるＬＥＤ素子の製造プロセスを説明するための［１−１００］方向から見た断面図である。
【図２０】第４参考例による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２１】第１実施形態の第１変形例による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２２】第１実施形態の第２変形例による基板の製造プロセスの説明するための［０００１］方向から見た平面図である。
【符号の説明】
【００９１】
１、１００、２００、３００  半導体レーザ素子（半導体素子）
１０、１１０、５１０、６１０  基板
１１ａ、１１１ａ、５１１ａ、６１１ａ  上面
１１ｂ、１１１ｂ、５１１ｂ、６１１ｂ  下面
１２、１１２、５１２、６１２  転位集中領域
２０、２２０、４２０  半導体層（半導体素子層）
４１  ｎ側オーミック電極（電極）
４４０  ｎ側電極（電極）  
４００  ＬＥＤ素子（半導体素子）
【図１】
0005022136.tif 000002
【図２】
0005022136.tif 000003
【図３】
0005022136.tif 000004
【図４】
0005022136.tif 000005
【図５】
0005022136.tif 000006
【図６】
0005022136.tif 000007
【図７】
0005022136.tif 000008
【図８】
0005022136.tif 000009
【図９】
0005022136.tif 000010
【図１０】
0005022136.tif 000011
【図１１】
0005022136.tif 000012
【図１２】
0005022136.tif 000013
【図１３】
0005022136.tif 000014
【図１４】
0005022136.tif 000015
【図１５】
0005022136.tif 000016
【図１６】
0005022136.tif 000017
【図１７】
0005022136.tif 000018
【図１８】
0005022136.tif 000019
【図１９】
0005022136.tif 000020
【図２０】
0005022136.tif 000021
【図２１】
0005022136.tif 000022
【図２２】
0005022136.tif 000023