(57)【特許請求の範囲】
【請求項１】
スルホン酸基を有する基材樹脂、光酸発生剤、及び溶剤を含み、
前記スルホン酸基を有する基材樹脂が、スルホン酸基を有するポリスチレン樹脂、及びスルホン酸基を有するフェノール樹脂の少なくともいずれかであり、
前記光酸発生剤が、ヨードニウム塩、スルホニウム塩、スルホン酸エステル化合物、イミド化合物、及びジスルフォンの少なくともいずれかであることを特徴とするレジストパターン形状制御材料。
【請求項２】
前記基材樹脂が、硫黄含有量で前記基材樹脂に対して１重量％以上のスルホン酸基を有する請求項１に記載のレジストパターン形状制御材料。
【請求項３】
前記光酸発生剤の含有量が、前記基材樹脂に対して１〜３０質量％である請求項１乃至２のいずれか１項に記載のレジストパターン形状制御材料。
【請求項４】
基板上にレジスト膜を形成する工程と、前記レジスト膜上に請求項１乃至３のいずれか１項に記載のレジストパターン形状制御材料からなるレジストパターン形状制御膜を形成する工程と、次いで、前記基板を加熱する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記レジスト膜及び前記レジストパターン形状制御膜を形成する工程と、前記レジスト膜及び前記レジストパターン形状制御膜に対し露光光を照射する工程と、前記レジストパターン形状制御膜を除去する工程と、前記露光されたパターンを現像してレジストパターンを形成する工程とを含む請求項４に記載の半導体装置の製造方法。
【請求項６】
基板上にレジスト膜を形成する工程と、前記レジスト膜上に請求項１乃至３のいずれか１項に記載のレジストパターン形状制御材料からなるレジストパターン形状制御膜を形成する工程と、次いで、前記基板を加熱する工程とを含むことを特徴とする磁気ヘッドの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レジストパターン形状制御材料、半導体装置の製造方法、及び磁気ヘッドの製造方法に関する。
【背景技術】
【０００２】
現在では、半導体集積回路の高集積化が進み、それに伴って配線パターンは、０．１μｍ以下のサイズに、最小のものでは０．０５μｍ以下のサイズにまで微細化されている。前記配線パターンを微細に形成するには、被処理基板上をレジスト膜で被覆し、該レジスト膜に対して選択露光を行った後に現像することによりレジストパターンを形成し、該レジストパターンをマスクとして前記被処理基板に対してドライエッチングを行い、その後に該レジストパターンを除去することにより所望のパターン（例えば配線パターンなど）を得るリソグラフィ技術が非常に重要である。このリソグラフィ技術においては、露光光（露光に用いる光）の短波長化により、更には、電子線やＸ線等を使用することで、より微細なパターン形成が検討されるに至っている。
【０００３】
短波長光源（ＫｒＦ、ＡｒＦ、Ｆ２エキシマレーザ）、電子線、軟Ｘ線リソグラフィに対応するレジスト材料としては、酸発生剤を含有する化学増幅レジストが有望視されている。この化学増幅型レジストは、例えば、紫外線、電子線、軟Ｘ線、集束イオンビーム等を照射して露光することによって、光酸発生剤から酸が生じ、該露光後にベーク処理を行うことによる触媒反応を利用し、露光領域をアルカリ可溶（ポジ型）又はアルカリ不溶（ネガ型）物質に変化させる。このため、見かけの量子収率を向上させて、高感度化を図ることができる。このような化学増幅型レジストは、一般に基材樹脂、光酸発生剤、各種添加剤、溶剤からなり、ネガ型レジストでは、更に架橋剤が添加されている。
【０００４】
しかしながら、前記短波長光源を用いたフォトリソグラフィでは、露光の際にレジスト膜自体が露光光を吸収し、照射面積がレジスト膜表面よりも底部の方で小さくなり、現像後に得られるパターン形状はポジ型レジストの場合で順テーパ形状（図２９）となり、ネガ型レジストの場合では逆テーパ形状（図３０）となる。
【０００５】
また、電子線リソグラフィにおいては、レジストに入射する電子が電荷を持つことから、露光の際にレジストを構成する物質の原子核や電子との相互作用が生じる。このため電子線がレジスト膜に入射すれば必ず散乱が起こる（前方散乱）。そのため電子線照射部においては、照射面積がレジスト膜表面よりも底部の方で大きくなり、現像後に得られるパターン形状はポジ型レジストの場合で逆テーパ形状（図３０）となり、ネガ型レジストの場合では順テーパ形状（図２９）となる。
【０００６】
このようなレジストパターンの形状異常、特に逆テーパ形状が生じると、パターン上面からの観察において寸法の正確な測定ができず、半導体デバイスの微細加工を困難なものとする。
【０００７】
従来のフォトリソグラフィにおいては、露光光源の波長付近に吸収帯をもたない材料を採択することで上記問題を回避してきたが、波長が２００ｎｍ以下の領域に及ぶと有機化合物自体の吸収が顕著となり、材料の選択が困難となる。
【０００８】
また、電子線リソグラフィにおけるパターンの形状異常は電子線散乱のプロファイルが反映されたものであり、レジストの解像性が向上するほどプロファイルを忠実に再現し、形状がより悪化する。このため、従来は、レジスト材料のアルカリ溶解性を調節し、解像性を下げることでテーパ角が約９０°の（垂直な）パターンを形成していた。しかしながら、この方法では照射する電子線のサイズに対して、現像後に得られるパターンサイズが大幅に広がり、微細パターンの形成は困難であった。
【０００９】
なお、特許文献１乃至３には、ポリビニルスルホン酸化合物を含有するフォトレジストの反射防止膜用組成物が開示されている。
【特許文献１】特開平１０−１２０９６８号公報
【特許文献２】特開２００６−３３６０１７号公報
【特許文献３】特開２００６−２５９３８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、従来における前記問題を解決し、以下の目的を達成することを課題とする。
即ち、本発明は、解像性を損なうことなく、レジストパターン形状が逆テーパ形状となることを回避可能なレジストパターン形状制御材料、半導体装置の製造方法、及び磁気ヘッドの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記課題を解決するための手段としては、後述する付記に列挙した通りである。即ち、
本発明のレジストパターン形状制御材料は、スルホン基を有する基材樹脂、光酸発生剤、及び溶剤を含むことを特徴とする。
【００１２】
該レジストパターン形状制御材料においては、図１Ａに示すように、基板２００上に形成されたレジスト膜２０１上に前記レジストパターン形状制御材料からなるレジスト形状制御膜２０２を形成し、図１Ｂに示すように、露光光（例えば、電子線）２０４を照射することにより、前記レジストパターン形状制御材料の露光部２０３において光酸発生剤から酸が発生し、図１Ｃに示すように、酸発生の後の加熱による光酸発生剤から発生した酸の触媒反応によりスルホン酸が遊離してレジスト膜２０１中に拡散し、スルホン酸とレジスト膜２０１が反応し、図１Ｄに示すように、レジスト膜２０１の表層付近の反応が促進し順テーパ形状を有するパターンが形成される。その結果、解像性を損なうことなく、レジストパターン形状がテーパ形状、特に逆テーパ形状となることを回避することができる。
【００１３】
本発明の半導体装置の製造方法は、基板上にレジスト膜を形成する工程と、前記レジスト膜上に前記レジストパターン形状制御材料からなるレジストパターン形状制御膜を形成する工程と、次いで、前記基板を加熱する工程とを備えることを特徴とする。
【００１４】
該半導体装置の製造方法では、前記基板上に前記レジスト膜が形成され、前記形成されたレジスト膜上に前記レジストパターン形状制御材料からなるレジストパターン形状制御膜が形成され、前記基板が加熱される。
【００１５】
本発明の半導体装置の製造方法は、レジスト膜及びレジストパターン形状制御膜を形成する工程と、前記形成されたレジスト膜及び前記レジストパターン形状制御膜に対し露光光を照射する工程と、前記レジストパターン形状制御膜を除去する工程と、前記露光されたパターンを現像してレジストパターンを形成する工程とを含むことを特徴とする。
【００１６】
該半導体装置の製造方法では、前記レジスト膜及び前記レジストパターン形状制御膜が形成され、前記形成されたレジスト膜及び前記レジストパターン形状制御膜に対し露光光が照射され、前記レジストパターン形状制御膜が除去され、前記露光されたパターンが現像されてレジストパターンが形成される。
【発明の効果】
【００１７】
本発明によると、解像性を損なうことなく、レジストパターン形状が逆テーパ形状となることを回避可能なレジストパターン形状制御材料、半導体装置の製造方法、及び、磁気ヘッドの製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１８】
（レジストパターン形状制御材料）
本発明のレジストパターン形状制御材料は、スルホン基を有する基材樹脂、光酸発生剤、及び溶剤を含み、更に必要に応じて適宜選択した、その他の成分を含む。
【００１９】
＜基材樹脂＞
前記基材樹脂としては、スルホン基を有するものであれば、特に制限はなく、目的に応じて適宜選択することができる。
前記スルホン基を有する基材樹脂としては、酸性雰囲気中で加熱することによりスルホン酸が遊離しやすい、ベンゼンスルホン酸からなるモノマー単位を含むポリマーが好ましい。ベンゼンスルホン酸からなるモノマー単位を含むポリマーの例としては、スルホン置換基を有するポリスチレン樹脂、スルホン置換基を有するフェノール樹脂等が挙げられる。
また、前記レジストパターン形状制御材料は、硫黄含有量で１重量％以上のスルホン基を有することが好ましい。
前記スルホン基を有する基材樹脂の含有量としては、レジスト上への塗布性を考慮すると、全固形分に対して０．１〜５０質量％であることが好ましい。
【００２０】
＜光酸発生剤＞
前記光酸発生剤としては、特に制限はなく、目的に応じて適宜選択することができる。
本発明に用いられる、光酸発生剤としては、下記「化１」に示すようなヨードニウム塩のグループ、下記「化２」に示すようなスルホニウム塩のグループ、下記「化３」及び「化４」に示すようなハロゲン化合物のグループ、下記「化５」に示すようなスルホン酸エステル化合物（例えば、トリフェニルスルフォニウムノナワルオロブタンスルホネート）のグループ、下記「化６」に示すようなイミド化合物のグループ、下記「化７」に示すようなカルボニル化合物のグループ、下記「化８」に示すようなジスルフォン、下記「化９」に示すようなα，α−ビスアリルスルフォニルジアゾメタンのグループ、下記「化１０」に示すようなジアゾニウム塩のグループを用いることができる。
【００２１】
【化１】
0005098592.tif 000002
【００２２】
【化２】
0005098592.tif 000003
【００２３】
【化３】
0005098592.tif 000004
【化４】
0005098592.tif 000005
【００２４】
【化５】
0005098592.tif 000006
【００２５】
【化６】
0005098592.tif 000007
【００２６】
【化７】
0005098592.tif 000008
【００２７】
【化８】
0005098592.tif 000009
【００２８】
【化９】
0005098592.tif 000010
【００２９】
【化１０】
0005098592.tif 000011
【００３０】
前記光発生剤の含有量としては、基材樹脂に対して１〜３０重量％であることが好ましい。前記含有量が、１重量％未満であると、前記スルホン酸の遊離が十分に進行しないことがあり、３０重量％を超えると、スルホン酸の遊離が未露光部にまで及ぶことがある。
【００３１】
＜溶剤＞
前記溶剤としては、レジストパターン形状制御材料の各成分を溶解可能で、かつ適当な乾燥速度を有し、該有機溶剤が蒸発した後に均一で平滑な塗膜を形成可能であれば、特に制限はなく、当該技術分野で通常用いられているものを使用することができる。
【００３２】
このような溶剤の例としては、グリコールエーテルエステル類、グリコールエーテル類、エステル類、ケトン類、環状エステル類、アルコール類及び水等が挙げられる。
【００３３】
前記グリコールエーテルエステル類としては、エチルセロソルブアセテート、メチルセロソルブアセテート、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノエチルエーテルアセテート、などが挙げられる。
【００３４】
前記エーテル類としては、エチルセロソルブ、メチルセロソルブ、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、などが挙げられる。
【００３５】
前記エステル類としては、乳酸エチル、酢酸ブチル、酢酸アミル、ピルビン酸エチル、などが挙げられる。
【００３６】
前記ケトン類としては、２−ヘプタノン、シクロヘキサノン、などが挙げられる。
【００３７】
前記環状エステル類としては、γ−ブチロラクトン、などが挙げられる。
【００３８】
前記アルコール類としては、メターノール、エタノール、プロパノール、イソプロパノール、ブタノール、などが挙げられる。
【００３９】
これらの溶剤は、１種単独で使用してもよいし、２種以上を併用してもよい。
【００４０】
＜その他の成分＞
また、その他の成分として、本発明の効果を害しない限り特に制限はなく、目的に応じて適宜選択することができ、公知の各種添加剤が挙げられ、例えば、前記組成物の溶解性や塗布性の向上を目的とした場合には、イソプロピルアルコール、界面活性剤などを添加することができる。
【００４１】
前記界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができるが、非イオン性界面活性剤、カチオン性界面活性剤、アニオン性界面活性剤、両性界面活性剤などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、金属イオンを含有しない点で非イオン性界面活性剤が好ましい。
【００４２】
前記非イオン性界面活性剤としては、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、及びエチレンジアミン系界面活性剤から選択されるものが好適に挙げられる。なお、これらの具体例としては、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第１級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート系、オクチルフェノールエトキシレート系、ラウリルアルコールエトキシレート系、オレイルアルコールエトキシレート系、脂肪酸エステル系、アミド系、天然アルコール系、エチレンジアミン系、第２級アルコールエトキシレート系、などが挙げられる。
【００４３】
前記カチオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルキルカチオン系界面活性剤、アミド型４級カチオン系界面活性剤、エステル型４級カチオン系界面活性剤などが挙げられる。
【００４４】
前記両性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミンオキサイド系界面活性剤、ベタイン系界面活性剤などが挙げられる。
【００４５】
前記界面活性剤の形状制御材料における含有量としては、各成分の種類や含有量などに応じて適宜決定することができる。
【００４６】
（半導体装置の製造方法（レジストパターン形状制御膜形成方法））
本発明の半導体装置の製造方法（レジストパターン形状制御膜形成方法）は、レジスト膜形成工程と、レジストパターン形状制御膜形成工程と、加熱工程とを少なくとも含み、更に必要に応じて適宜選択した、その他の工程を含む。
【００４７】
＜レジスト膜形成工程＞
前記レジスト膜形成工程は、基板上にレジスト膜を形成する工程である。
前記レジスト膜としては、スルホン酸の作用により反応が生じる化学増幅型ポジレジストが好ましい。
【００４８】
＜レジストパターン形状制御膜形成工程＞
前記レジストパターン形状制御膜形成工程は、前記形成されたレジスト膜上に前記レジストパターン形状制御膜を形成する工程である。
前記レジストパターン形状制御膜は、公知の方法、例えば塗布等により形成することができる。該塗布の方法としては、特に制限はなく、目的に応じて公知の塗布方法の中から適宜選択することができ、例えば、スピンコート法などが好適に挙げられる。該スピンコート法の場合、その条件としては、例えば、回転数が１００〜１０，０００ｒｐｍ程度であり、８００〜５，０００ｒｐｍが好ましく、時間が１秒〜１０分間程度であり、１秒〜９０秒間が好ましい。
前記塗布の際の厚みとしては、特に制限はなく、目的に応じて適宜選択することができる。
【００４９】
＜加熱工程＞
前記加熱工程は、前記基板を加熱する工程である。
前記塗布の際乃至その後で、塗布した前記レジスト組成物に対して溶剤を乾燥させる上で加熱を行うことが好ましく、その条件、方法などとしては、前記レジストパターン形状制御膜を軟化、光酸発生剤を分解させない限り特に制限はなく、目的に応じて適宜選択することができ、例えば、その温度としては、５０〜１８０℃程度が好ましく、８０〜１６０℃がより好ましく、また、その時間としては、１０秒間〜５分間程度が好ましく、３０秒間〜９０秒間がより好ましい。
【００５０】
＜その他の工程＞
前記その他の工程としては、特に制限はなく、目的に応じて適宜選択することができる。
【００５１】
（半導体装置の製造方法（レジストパターン形成方法））
本発明の半導体装置の製造方法（レジストパターン形成方法）は、膜形成工程と、露光工程と、レジストパターン形状制御膜除去工程と、レジストパターン形成工程とを少なくとも含み、更に必要に応じて適宜選択した、その他の工程を含む。
【００５２】
＜膜形成工程＞
前記膜形成工程は、前記レジストパターン形状制御膜形成方法により、前記レジスト膜及び前記レジストパターン形状制御膜を形成する工程である。
【００５３】
＜露光工程＞
前記露光工程は、前記形成されたレジスト膜及びレジストパターン形状制御膜に対し露光光を照射する工程である。
前記露光は、公知の露光装置により好適に行うことができ、前記レジスト膜及び前記レジストパターン形状制御膜に対し前記露光光が照射されることにより行われる。該露光光の照射により、露光領域における前記レジスト膜及び前記レジストパターン形状制御膜の組成物中の光酸発生剤が分解されて酸を発生することにより、パターン潜像が形成される。
前記露光光の照射は、前記レジスト膜の一部の領域に対して行われることにより、該一部の領域において、前記該一部の領域の極性が変化し、後述の現像工程において、該極性変化させた一部の領域以外の未反応領域が残存（ポジレジストの場合）されてレジストパターンが形成される。
前記露光光としては、特に制限はなく、目的に応じて適宜選択することができ、電離放射線（電子線、収束イオンビーム、陽電子線、α線、β線、μ粒子線、π粒子線、陽子線、重陽子線、及び重イオン線から選択される少なくとも１種の電荷粒子線）を用いることが好ましく、Ｘ線、電子線、収束イオンビーム等の活性エネルギー線を用いることがさらに好ましい。
また、露光後に第二の加熱工程を行うことが、前記露光領域での前記レジスト膜及び前記レジストパターン形状制御膜の極性変化反応を促進させる上で好ましい。
【００５４】
前記第二の加熱工程における加熱温度としては、５０〜２００℃が好ましく、７０〜１８０℃がより好ましい。該温度が、５０℃未満であると、反応が十分に進行しないことがあり、２００℃を超えると、構成材料の熱分解が生じることがある。
【００５５】
＜レジストパターン形状制御膜除去工程＞
前記レジストパターン形状制御膜除去工程は、前記レジストパターン形状制御膜を除去する工程であるが、前記レジスト膜を溶解せず、前記レジストパターン形状制御膜のみを溶解するものであれば、方法、材料に制限はなく、目的に応じて適宜選択することができる。また、後述するレジストパターン形成工程において、レジストの現像とレジストパターン形状制御膜の溶解とを現像液にて同時に達成することがより好ましい。
【００５６】
前記現像液としては、特に制限はなく、目的に応じて適宜選択することができるが、水又はアルカリ水溶液であるのが好ましく、環境への負荷を低減することができる。
前記アルカリとしては、水酸化ナトリウム、水酸化カリウム、ケイ酸ナトリウム、アンモニアなどの無機アルカリ；エチルアミン、プロピルアミンなどの第一級アミン；ジエチルアミン、ジプロピルアミンなどの第二級アミン；トリメチルアミン、トリエチルアミンなどの第三級アミン；ジエチルエタノールアミン、トリエタノールアミンなどのアルコールアミン；テトラメチルアンモニウムヒドロキシド、テトラエチルアンモニウムヒドロキシド、トリエチルヒドロキシメチルアンモニウムヒドロキシド、トリメチルヒドロキシエチルアンモニウムなどの第四級アンモニウムヒドロキシド；などが挙げられる。
また必要に応じて、前記アルカリ水溶液には、メチルアルコール、エチルアルコール、プロピルアルコール、エチレングリコールなどの水溶性有機溶剤、界面活性剤、樹脂の溶解抑止剤、などを添加することができる。
前記界面活性剤としては、本発明の前記レジストパターン形状制御材料で述べたものを用いることができる。
【００５７】
＜レジストパターン形成工程＞
前記レジストパターン形成工程は、前記露光されたパターンを現像してレジストパターンを形成する工程である。
前記現像は、未硬化領域を除去することにより行われるものである。前記未硬化領域の除去方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記現像液を用いて除去する方法などが挙げられる。
【００５８】
＜その他の工程＞
前記その他の工程としては、特に制限はなく、目的に応じて適宜選択することができる。
【００５９】
また、本発明のレジストパターンの形成方法は、パターン欠落や位置ずれ等がなく、高解像度で微細なレジストパターンを低コストで簡便に効率よく形成可能であり、各種のレジストパターン、例えば、ライン＆スペースパターン、ホールパターン（コンタクトホール用など）、ピラー（柱）パターン、トレンチ（溝）パターン、ラインパターンなどの形成に好適であり、該レジストパターンの形成方法により形成されたレジストパターンは、例えば、マスクパターン、レチクルパターンなどとして使用することができ、金属プラグ、各種配線、磁気ヘッド、ＬＣＤ（液晶ディスプレイ）、ＰＤＰ（プラズマディスプレイパネル）、ＳＡＷフィルタ（弾性表面波フィルタ）等の機能部品、光配線の接続に利用される光部品、マイクロアクチュエータ等の微細部品、半導体装置の製造に好適に使用することができ、後述する本発明の半導体装置の製造方法に好適に使用することができる。
【００６０】
（半導体装置）
前記半導体装置は、前記レジストパターン形状制御膜形成方法によりレジストパターン形状制御膜が形成され、前記レジストパターン形成方法によりレジストパターンが形成される。
【００６１】
（磁気ヘッド）
前記磁気ヘッドは、前記レジストパターン形状制御膜形成方法によりレジストパターン形状制御膜が形成され、前記レジストパターン形成方法によりレジストパターンが形成される。
【００６２】
（マスク）
前記マスクは、前記レジストパターン形成方法により形成されたレジストパターンである。
【実施例】
【００６３】
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
【００６４】
（調製例１）
下記組成のレジスト（化学増幅型ポジレジスト）材料を調製し、調製したものをレジスト１とした。
（１）基材樹脂  ：３０％ｔ−ブトキシカルボニル（ｔ−Ｂｏｃ）化ポリｐ−ヒドロキシスチレン（丸善石油化学（株）製、Ｍｗ＝１１，０００)／１００重量部
（２）光酸発生剤：ジフェニルヨードニウムノナフルオロブタンスルホネート（みどり化学（株）製）／５重量部
（３）溶剤      ：プロピレングリコールモノメチルエーテルアセテート（関東化学（株）製）／６００重量部
（４）添加剤    ：ヘキシルアミン（関東化学（株）製）／０．２重量部
【００６５】
（調製例２）
下記組成のレジストパターン形状制御材料を調製した。
（１）基材樹脂  ：ポリスチレンスルホン酸  （シグマアルドリッチジャパン（株）製、Ｍｗ＝１０,０００)／１００重量部
（２）光酸発生剤：トリフェニルスルフォニウムノナフルオロブタンスルホネート（みどり化学（株））／５重量部
（３）溶剤      ：イソプロピルアルコール（関東化学（株））／１００重量部、水／７００重量部
【００６６】
（実施例１）
−レジストパターンの形成−
前記調製例１で調製されたレジスト材料（前記レジスト１）をＳｉ基板上にスピンコート法（条件：２５００ｒｐｍ、６０秒間）により塗布し、塗布されたレジスト１に対して、１２０℃で９０秒間ベークした（レジスト膜形成工程）。
前記レジスト材料をスピンコートした基板上に前記調製例２で調製されたレジストパターン形状制御材料をスピンコート法（条件：２５００ｒｐｍ、６０秒間）により塗布し、１２０℃で９０秒間ベークした（レジストパターン形状制御膜形成工程）。
【００６７】
次に、加速電圧５０ｋｅＶの電子線露光機を用いて、０．０８μｍ幅のラインを描画した(露光工程)。
【００６８】
露光した後、１２０℃で９０秒間ベーク（ポストエクスポージャーベーク、ＰＥＢ）した。
【００６９】
２．３８％水酸化テトラメチルアンモニウム（ＴＭＡＨ）（東京応化工業（株）、製品名：ＮＭＤ−３）水溶液で６０秒間現像した（レジストパターン形状制御膜除去工程、レジストパターン形成工程）。
【００７０】
以上により得られたレジストパターンの断面を走査電子顕微鏡で観察し、テーパ角（図２におけるθ）を測定した。結果を表１に示す。
【００７１】
（実施例２）
−レジストパターンの形成−
レジストパターン形状制御膜形成工程において、前記調製例２で調製されたレジストパターン形状制御材料を用いる代わりに、前記調製例２における光酸発生剤の基材樹脂に対する質量％を０．５％としたレジストパターン形状制御材料を用いた以外は、実施例１と同様にしてレジストパターンの形成を形成した。
【００７２】
以上により得られたレジストパターンの断面を走査電子顕微鏡で観察し、テーパ角（図２におけるθ）を測定した。結果を表1に示す。
【００７３】
（実施例３）
−レジストパターンの形成−
レジストパターン形状制御膜形成工程において、前記調製例２で調製されたレジストパターン形状制御材料を用いる代わりに、前記調製例２における光酸発生剤の基材樹脂に対する質量％を１％としたレジストパターン形状制御材料を用いた以外は、実施例１と同様にしてレジストパターンの形成を形成した。
【００７４】
以上により得られたレジストパターンの断面を走査電子顕微鏡で観察し、テーパ角（図２におけるθ）を測定した。結果を表1に示す。
【００７５】
（実施例４）
−レジストパターンの形成−
レジストパターン形状制御膜形成工程において、前記調製例２で調製されたレジストパターン形状制御材料を用いる代わりに、前記調製例２における光酸発生剤の基材樹脂に対する質量％を３０％としたレジストパターン形状制御材料を用いた以外は、実施例１と同様にしてレジストパターンの形成を形成した。
【００７６】
以上により得られたレジストパターンの断面を走査電子顕微鏡で観察し、テーパ角（図２におけるθ）を測定した。結果を表1に示す。
【００７７】
（実施例５）
−レジストパターンの形成−
レジストパターン形状制御膜形成工程において、前記調製例２で調製されたレジストパターン形状制御材料を用いる代わりに、前記調製例２における基材樹脂のレジストパターン形状制御材料の全固形分に対する質量％を０．１％としたレジストパターン形状制御材料を用いた以外は、実施例１と同様にしてレジストパターンの形成を形成した。
【００７８】
以上により得られたレジストパターンの断面を走査電子顕微鏡で観察し、テーパ角（図２におけるθ）を測定した。結果を表1に示す。
【００７９】
（実施例６）
−レジストパターンの形成−
レジストパターン形状制御膜形成工程において、前記調製例２で調製されたレジストパターン形状制御材料を用いる代わりに、前記調製例２における基材樹脂のレジストパターン形状制御材料の全固形分に対する質量％を５０％としたレジストパターン形状制御材料を用いた以外は、実施例１と同様にしてレジストパターンの形成を形成した。
【００８０】
以上により得られたレジストパターンの断面を走査電子顕微鏡で観察し、テーパ角（図２におけるθ）を測定した。結果を表1に示す。
【００８１】
（比較例１）
−レジストパターンの形成−
レジストパターン形状制御膜形成工程を行わない以外は、実施例１と同様にしてレジストパターンの形成を形成した。
【００８２】
以上により得られたレジストパターンの断面を走査電子顕微鏡で観察し、テーパ角（図２におけるθ）を測定した。結果を表1に示す。
【００８３】
（比較例２）
−レジストパターンの形成−
レジストパターン形状制御膜形成工程において、前記調製例２で調製されたレジストパターン形状制御材料を用いる代わりに、前記調製例２における光酸発生剤を添加しないレジストパターン形状制御材料を用いた以外は、実施例１と同様にしてレジストパターンの形成を形成した。
【００８４】
以上により得られたレジストパターンの断面を走査電子顕微鏡で観察し、テーパ角（図２におけるθ）を測定した。結果を表1に示す。
【００８５】
（比較例３）
−レジストパターンの形成−
レジストパターン形状制御膜形成工程において、前記調製例２で調製されたレジストパターン形状制御材料を用いる代わりに、前記調製例２における基材樹脂（ポリスチレンスルホン酸）をポリアクリル酸（シグマアルドリッチジャパン（株）、Ｍｗ＝４５０，０００）にレジストパターン形状制御材料を用いた以外は、実施例１と同様にしてレジストパターンの形成を形成した。
【００８６】
以上により得られたレジストパターンの断面を走査電子顕微鏡で観察し、テーパ角（図２におけるθ）を測定した。結果を表1に示す。
【００８７】
【表１】
0005098592.tif 000012
【００８８】
以上の結果から明らかなように、本発明のレジストパターン形状制御材料を用いることで、逆テーパ形状の改善（テーパー角の増大）が実現された。
また、光酸発生剤の含有量が基材樹脂に対して１〜３０質量％であると、テーパー角を９０°以上にする（順テーパ形状にする）ことができることが分かった。
なお、レジストパターン形状制御材料の基材樹脂をカルボキシル基含有樹脂（ポリアクリル酸）に変更した場合（比較例３）は形状改善の効果がみられなかった。
【００８９】
（実施例７）
−フラッシュメモリ及びその製造−
実施例７は、本発明のレジストパターン形状制御材料を用いた本発明の半導体装置及びその製造方法の一例である。なお、この実施例７では、以下のレジスト膜２６、２７、２９及び３２が、実施例１〜６で用いたレジスト組成物を用いて、実施例１〜６と同様の方法で形成されたものである。
【００９０】
図３及び図４は、ＦＬＯＴＯＸ型又はＥＴＯＸ型と呼ばれるＦＬＡＳＨ  ＥＰＲＯＭの上面図（平面図）であり、図５〜図１３は、該ＦＬＡＳＨ  ＥＰＲＯＭの製造方法に関する一例を説明するための断面概略図であり、これらにおける、左図はメモリセル部（第１素子領域）であって、フローティングゲート電極を有するＭＯＳトランジスタの形成される部分のゲート幅方向（図３及び図４におけるＸ方向）の断面（Ａ方向断面）概略図であり、中央図は前記左図と同部分のメモリセル部であって、前記Ｘ方向と直交するゲート長方向（図３及び図４におけるＹ方向）の断面（Ｂ方向断面）概略図であり、右図は周辺回路部（第２素子領域）のＭＯＳトランジスタの形成される部分の断面（図３及び図４におけるＡ方向断面）概略図である。
【００９１】
まず、図５に示すように、ｐ型のＳｉ基板（半導体基板）２２上の素子分離領域に選択的にＳｉＯ２膜によるフィールド酸化膜２３を形成した。その後、メモリセル部（第１素子領域）のＭＯＳトランジスタにおける第１ゲート絶縁膜２４ａを厚みが１００〜３００Å（１０〜３０ｎｍ）となるように熱酸化にてＳｉＯ２膜により形成し、また別の工程で、周辺回路部（第２素子領域）のＭＯＳトランジスタにおける第２ゲート絶縁膜２４ｂを厚みが１００〜５００Å（１０〜５０ｎｍ）となるように熱酸化にてＳｉＯ２膜により形成した。なお、第１ゲート絶縁膜２４ａ及び第２ゲート絶縁膜２４ｂを同一厚みにする場合には、同一の工程で同時に酸化膜を形成してもよい。
【００９２】
次に、前記メモリセル部（図５の左図及び中央図）にｎ型ディプレションタイプのチャネルを有するＭＯＳトランジスタを形成するため、閾値電圧を制御する目的で前記周辺回路部（図５の右図）をレジスト膜２６によりマスクした。そして、フローティングゲート電極直下のチャネル領域となる領域に、ｎ型不純物としてドーズ量１×１０１１〜１×１０１４ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、第１閾値制御層２５ａを形成した。なお、このときのドーズ量及び不純物の導電型は、ディプレッションタイプにするかアキュミレーションタイプにするかにより適宜選択することができる。
【００９３】
次に、前記周辺回路部（図６の右図）にｎ型ディプレションタイプのチャネルを有するＭＯＳトランジスタを形成するため、閾値電圧を制御する目的でメモリセル部（図６の左図及び中央図）をレジスト膜２７によりマスクした。そして、ゲート電極直下のチャネル領域となる領域に、ｎ型不純物としてドーズ量１×１０１１〜１×１０１４ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、第２閾値制御層２５ｂを形成した。
【００９４】
次に、前記メモリセル部（図７の左図及び中央図）のＭＯＳトランジスタのフローティングゲート電極、及び前記周辺回路部（図７の右図）のＭＯＳトランジスタのゲート電極として、厚みが５００〜２，０００Å（５０〜２００ｎｍ）である第１ポリシリコン膜（第１導電体膜）２８を全面に形成した。
【００９５】
その後、図８に示すように、マスクとして形成したレジスト膜２９により第１ポリシリコン膜２８をパターニングして前記メモリセル部（図８の左図及び中央図）のＭＯＳトランジスタにおけるフローティングゲート電極２８ａを形成した。このとき、図８に示すように、最終的な寸法幅になるようにＸ方向を規定するパターニングをし、Ｙ方向を規定するパターニングをせず、Ｓ／Ｄ領域層となる領域はレジスト膜２９により被覆されたままにした。
【００９６】
次に、（図９の左図及び中央図）に示すように、レジスト膜２９を除去した後、フローティングゲート電極２８ａを被覆するようにして、ＳｉＯ２膜からなるキャパシタ絶縁膜３０ａを厚みが約２００〜５００Å（２０〜５０ｎｍ）となるように熱酸化にて形成した。このとき、前記周辺回路部（図９の右図）の第１ポリシリコン膜２８上にもＳｉＯ２膜からなるキャパシタ絶縁膜３０ｂが形成される。なお、ここでは、キャパシタ絶縁膜３０ａ及び３０ｂはＳｉＯ２膜のみで形成されているが、ＳｉＯ２膜及びＳｉ３Ｎ４膜が２〜３積層された複合膜で形成されていてもよい。
【００９７】
次に、図９に示すように、フローティングゲート電極２８ａ及びキャパシタ絶縁膜３０ａを被覆するようにして、コントロールゲート電極となる第２ポリシリコン膜（第２導電体膜）３１を厚みが５００〜２，０００Å（５０〜２００ｎｍ）となるように形成した。
【００９８】
次に、図１０に示すように、前記メモリセル部（図１０の左図及び中央図）をレジスト膜３２によりマスクし、前記周辺回路部（図１０の右図）の第２ポリシリコン膜３１及びキャパシタ絶縁膜３０ｂを順次、エッチングにより除去し、第１ポリシリコン膜２８を表出させた。
【００９９】
次に、図１１に示すように、前記メモリセル部（図１１の左図及び中央図）の第２ポリシリコン膜３１、キャパシタ絶縁膜３０ａ及びＸ方向を規定するパターニングのみされている第１ポリシリコン膜２８ａに対し、レジスト膜３２をマスクとして、第１ゲート部３３ａの最終的な寸法となるようにＹ方向を規定するパターニングを行い、Ｙ方向に幅約１μｍのコントロールゲート電極３１ａ／キャパシタ絶縁膜３０ｃ／フローティングゲート電極２８ｃによる積層を形成すると共に、前記周辺回路部（図１１の右図）の第１ポリシリコン膜２８に対し、レジスト膜３２をマスクとして、第２ゲート部３３ｂの最終的な寸法となるようにパターニングを行い、幅約１μｍのゲート電極２８ｂを形成した。
【０１００】
次に、前記メモリセル部（図１２の左図及び中央図）のコントロールゲート電極３１ａ／キャパシタ絶縁膜３０ｃ／フローティングゲート電極２８ｃによる積層をマスクとして、素子形成領域のＳｉ基板２２にドーズ量１×１０１４〜１×１０１６ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、ｎ型のＳ／Ｄ（ソース・ドレイン）領域層３５ａ及び３５ｂを形成すると共に、前記周辺回路部（図１２の右図）のゲート電極２８ｂをマスクとして、素子形成領域のＳｉ基板２２にｎ型不純物としてドーズ量１×１０１４〜１×１０１６ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、Ｓ／Ｄ領域層３６ａ及び３６ｂを形成した。
【０１０１】
次に、前記メモリセル部（図１３の左図及び中央図）の第１ゲート部３３ａ及び前記周辺回路部（図１１の右図）の第２ゲート部３３ｂを、ＰＳＧ膜による層間絶縁膜３７を厚みが約５，０００Å（５００ｎｍ）となるようにして被覆形成した。
【０１０２】
その後、Ｓ／Ｄ領域層３５ａ及び３５ｂ並びにＳ／Ｄ領域層３６ａ及び３６ｂ上に形成した層間絶縁膜３７に、コンタクトホール３８ａ及び３８ｂ並びにコンタクトホール３９ａ及び３９ｂを形成した後、Ｓ／Ｄ電極４０ａ及び４０ｂ並びにＳ／Ｄ電極４１ａ及び４１ｂを形成した。
以上により、図１３に示すように、半導体装置としてＦＬＡＳＨ  ＥＰＲＯＭを製造した。
【０１０３】
このＦＬＡＳＨ  ＥＰＲＯＭにおいては、前記周辺回路部（図５〜図１３における右図）の第２ゲート絶縁膜２４ｂが形成後から終始、第１ポリシリコン膜２８又はゲート電極２８ｂにより被覆されている（図５〜図１３における右図）ので、第２ゲート絶縁膜２４ｂは最初に形成された時の厚みを保持したままである。このため、第２ゲート絶縁膜２４ｂの厚みの制御を容易に行うことができると共に、閾値電圧の制御のための導電型不純物濃度の調整も容易に行うことができる。
【０１０４】
なお、本実施例では、第１ゲート部３３ａを形成するのに、まずゲート幅方向（図３及び図４におけるＸ方向）に所定幅でパターニングした後、ゲート長方向（図３及び図４におけるＹ方向）にパターニングして最終的な所定幅としているが、逆に、ゲート長方向（図３及び図４におけるＹ方向）に所定幅でパターニングした後、ゲート幅方向（図３及び図４におけるＸ方向）にパターニングして最終的な所定幅としてもよい。
【０１０５】
図１４〜図１６に示すＦＬＡＳＨ  ＥＰＲＯＭの製造例は、上記実施例７において図９で示した工程の後が図１４〜図１６に示すように変更した以外は上記実施例と同様である。即ち、図１４に示すように、前記メモリセル部（図１４における左図及び中央図）の第２ポリシリコン膜３１及び前記周辺回路部（図１４の右図）の第１ポリシリコン膜２８上に、タングステン（Ｗ）膜又はチタン（Ｔｉ）膜からなる高融点金属膜（第４導電体膜）４２を厚みが約２，０００Å（２００ｎｍ）となるようにして形成しポリサイド膜を設けた点でのみ上記実施例と異なる。図１４の後の工程、即ち図１５〜図１６に示す工程は、図１１〜図１３と同様に行った。図１１〜図１３と同様の工程については説明を省略し、図１４〜図１６においては図１１〜図１３と同じものは同記号で表示した。
以上により、図１６に示すように、半導体装置としてＦＬＡＳＨ  ＥＰＲＯＭを製造した。
なお、図１５において、４４ａは第１ゲート部を示し、４４ｂは第２ゲート部を示す。さらに、図１６において、４５ａ、４５ｂ、４６ａ、４６ｂはＳ／Ｄ（ソース・ドレイン）領域層を示し、４７は層間絶縁膜を示し、４８ａ、４８ｂ、４９ａ、４９ｂはコンタクトホールを示し、５０ａ、５０ｂ、５１ａ、５１ｂはＳ／Ｄ（ソース・ドレイン）電極を示す。
【０１０６】
このＦＬＡＳＨ  ＥＰＲＯＭにおいては、コントロールゲート電極３１ａ及びゲート電極２８ｂ上に、高融点金属膜（第４導電体膜）４２ａ及び４２ｂを有するので、電気抵抗値を一層低減することができる。
なお、ここでは、高融点金属膜（第４導電体膜）として高融点金属膜（第４導電体膜）４２ａ及び４２ｂを用いているが、チタンシリサイド（ＴｉＳｉ）膜等の高融点金属シリサイド膜を用いてもよい。
【０１０７】
図１７〜図１９に示すＦＬＡＳＨ  ＥＰＲＯＭの製造例は、上記実施例７において、前記周辺回路部（第２素子領域）（図１７における右図）の第２ゲート部３３ｃも、前記メモリセル部（第１素子領域）（図１７における左図及び中央図）の第１ゲート部３３ａと同様に、第１ポリシリコン膜２８ｂ（第１導電体膜）／ＳｉＯ２膜３０ｄ（キャパシタ絶縁膜）／第２ポリシリコン膜３１ｂ（第２導電体膜）という構成にし、図１８又は図１９に示すように、第１ポリシリコン膜２８ｂ及び第２ポリシリコン膜３１ｂをショートさせてゲート電極を形成している点で異なること以外は上記実施例と同様である。
【０１０８】
ここでは、図１８に示すように、第１ポリシリコン膜２８ｂ（第１導電体膜）／ＳｉＯ２膜３０ｄ（キャパシタ絶縁膜）／第２ポリシリコン膜３１ｂ（第２導電体膜）を貫通する開口部５２ａを、例えば図１７に示す第２ゲート部３３ｃとは別の箇所、例えば絶縁膜５４上に形成し、開口部５２ａ内に第３導電体膜、例えばＷ膜又はＴｉ膜等の高融点金属膜５３ａを埋め込むことにより、第１ポリシリコン膜２８ｂ及び第２ポリシリコン膜３１ｂをショートさせている。また、図１９に示すように、ＳｉＯ２膜３０ｄ（キャパシタ絶縁膜）／第２ポリシリコン膜３１ｂ（第２導電体膜）を貫通する開口部５２ｂを形成して開口部５２ｂの底部に下層の第１ポリシリコン膜２８ｂを表出させた後、開口部５２ｂ内に第３導電体膜、例えばＷ膜又はＴｉ膜等の高融点金属膜５３ｂを埋め込むことにより、第１ポリシリコン膜２８ｂ及び第２ポリシリコン膜３１ｂをショートさせている。
【０１０９】
このＦＬＡＳＨ  ＥＰＲＯＭにおいては、前記周辺回路部の第２ゲート部３３ｃは、前記メモリセル部の第１ゲート部３３ａと同構造であるので、前記メモリセル部を形成する際に同時に前記周辺回路部を形成することができ、製造工程を簡単にすることができ効率的である。
なお、ここでは、第３導電体膜５３ａ又は５３ｂと、高融点金属膜（第４導電体膜）４２とをそれぞれ別々に形成しているが、共通の高融点金属膜として同時に形成してもよい。
【０１１０】
（実施例８）
−磁気ヘッドの製造−
実施例８は、本発明のレジストパターン形成方法によって形成されたレジストパターンの応用例としての磁気ヘッドの製造に関する。なお、この実施例８では、以下のレジストパターンＲ２Ａが、実施例１〜６で用いたレジスト材料を用いて形成したレジスト膜に、電子線を照射して形成したレジストパターンである。
【０１１１】
図２０〜図２６を参照しながら、本発明の微細パターン形成材料ならびに微細パターン形成方法を用いた薄膜磁気ヘッドの製造工程を説明する。
図２０を参照するに、まずＡｌ２Ｏ３−ＴｉＣ基板（図示せず）上にＡｌ２Ｏ３膜（図示せず）を介してＮｉＦｅ合金からなる下部磁気シールド層１３１を電解メッキ法により形成し、Ａｌ２Ｏ３のギャップスペーサ層１３１Ａを介してスピンバルブ構造膜１１５Ｌをスパッタリング法により形成する。
【０１１２】
次に図２１の工程において、レジトパターンＲ１をマスクとして前記スピンバルブ構造膜１１５Ｌを、例えば、幅３００ｎｍの所定形状にパターニングし、磁気抵抗効果素子１１５を形成する。さらに図２１の工程では、前記レジストパターンＲ１をマスクに、ＣｏＣｒＰｔよりなるハードバイアス膜１１６をスパッタリング法によって形成し、前記磁気抵抗効果素子１１５の両側にハードバイアスパターン１１６Ａ、１１６Ｂを形成する。
【０１１３】
次に図２２の工程で前記レジストパターンＲ１を除去し、前記レジストパターンＲ１の頂部に堆積したＣｏＣｒＰｔ膜１１６を除去し、さらに前記磁気抵抗効果素子１１５の全面に、その両側のハードバイアスパターン１１６Ａ、１１６Ｂも含むように、有機ポリマー膜１１７を形成する。
【０１１４】
図２２の工程では、さらに前記有機ポリマー膜１１７上に市販のＫｒＦ用レジスト、例えばシプレイ社製ＵＶ−６を用いて、レジスト膜Ｒ２を、例えば５００ｎｍの厚さに塗布する。
【０１１５】
次に図２３の工程において、加速電圧５０ＫｅＶの電子線および波長２４８ｎｍのＫｒＦエキシマレーザーを露光用光源として、磁気抵抗効果素子部分を電子線で、その他の露光面積が広い部分をＫｒＦでそれぞれ露光し、ＴＭＡＨ溶液を用いて現像することによって、レジストパターンＲ２Ａを、幅が例えば１５０ｎｍになるように形成する。
【０１１６】
次に図２４の工程において、スリミング処理を行うことにより、前記磁気抵抗素子１１５上に前記レジストパターンＲ２Ａ及び有機ポリマー膜１１７Ａからなるリフトオフマスクパターン１２０を形成する。
【０１１７】
図２４のスリミング処理の際、レジスト膜よりなる前記レジストパターンＲ２Ａと前記有機ポリマー膜パターン１１７Ａとの間のエッチングレート比は１：１．３の値を有し、その結果、アンダーカット１１７Ｂが形成される。
【０１１８】
前記レジストパターンＲ２Ａが１００ｎｍの幅を有し、前記有機ポリマー膜パターン１１７Ａが９０ｎｍの幅を有する場合、前記パターン１１７Ａの両側には約５ｎｍのアンダーカット１１７Ｂが形成される。
【０１１９】
さらに図２５の工程において、前記有機ポリマー膜パターン１１７ＡおよびレジストパターンＲ２Ａとより構成されるリフトオフマスクパターン１２０をマスクに、スパッタリング法により、Ｔａ膜１３３ａとＡｕ膜１３３ｂとＴａ膜１３３ｃとをそれぞれ２ｎｍ、２０ｎｍおよび２ｎｍの膜厚に順次堆積し、Ｔａ／Ａｕ／Ｔａ積層構造を有する読出し電極層１３３を堆積する。前記読出し電極層１３３の堆積に伴い、前記ハードバイアスパターン１１６Ａおよび１１６Ｂ上、前記リフトオフパターン１２０の両側には、各々前記Ｔａ／Ａｕ／Ｔａ積層構造を有する読出し電極パターン１３３Ａ、１３３Ｂがそれぞれ形成される。
【０１２０】
次に、図２６の工程において前記レジストパターンＲ２Ａを、アセトンを使って除去し、同時に前記レジストパターンＲ２Ａ上に堆積した電極層１３３を除去する。さらにＮＭＰ（Ｎ−メチルピロリドン）を用いて有機ポリマー膜パターン１１７Ａを除去する。
【０１２１】
以降は、従来と同様に、Ａｌ２Ｏ３からなるギャップスペーサ層を介して上部磁気シールド層および下部磁極層を構成するＮｉＦｅ合金層１３４（図２７参照）を電解メッキ法によって形成し、さらにＡｌ２Ｏ３からなる書き込みギャップ層を形成する。
【０１２２】
次いで、レジスト膜よりなる第１の層間絶縁膜を形成し、さらに電解メッキ法により前記第１の層間絶縁膜上にＣｕ層を水平スパイラルパターン形状に形成して図２７の書き込みコイル１３５を形成する。さらに前記書き込みコイルの両端に書き込み電極１３６Ａ、１３６Ｂを設け、さらに前記書き込みコイルを覆うようにレジスト膜を堆積し、第２の層間絶縁膜を形成する。
【０１２３】
さらに前記第２の層間絶縁膜の全面にＴｉ膜よりなるメッキベース層を設け、その上に形成したレジストマスクをメッキフレームとして、前記第２の層間絶縁膜上に選択的にＮｉＦｅ膜を電解メッキすることによって上部磁極層１３７及び先端部の書き込み磁極１３８を形成する。
次いで、レジストマスクを除去したのち、Ａｒイオンを用いたイオンミリングを施すことによってメッキベース層の露出部を除去し、次いで、全面にＡｌ２Ｏ３保護膜を形成した後、基板を切断し、磁気抵抗効果素子１１５を含む読出ヘッドと書き込み用の誘導型の薄膜磁気ヘッドとを集積化した磁気ヘッドスライダが得られる。
なお、図２７において、１３２は磁気抵抗効果素子を示す。
【０１２４】
以上、説明したように、本実施例においては、導電性のレジストを用いることで微細なコア幅を有する磁気抵抗センサを、簡単な工程で且つ精度良く、また歩留まり良く製造することができる。
【０１２５】
（実施例９）
−フォトマスクの製造−
【０１２６】
図２８Ａ〜図２８Ｆに順を追って示す工程（Ａ）〜（Ｆ）に従って、レチクルを製造した。
【０１２７】
工程（Ａ）：石英ガラスからなる基板１とクロムからなるレチクル形成性金属層２からなるクロムマスクブランクス５を用意し、これに本発明の実施例で用いたレジスト1をスピンコート、乾燥し、レジスト層３が得られた（図２８Ａ）。
【０１２８】
工程（Ｂ）：レジスト層３の表面に本発明のレジストパターン形状制御材料を実施例１と同様に塗布、乾燥し、レジストパターン形状制御用材料層４が得られた。このようにして、フォトプレート１０が得られた（図２８Ｂ）。
【０１２９】
工程（Ｃ）：得られたフォトプレート１０において、レチクルパターンの形成に必要なレジスト層３のパターンを得るため、レジスト層３に対する電子線描画を行った。ここで使用したものは可変成形ベクタスキャン方式の電子線描画装置であり、加速電圧は５０ＫｅＶであった（図２８Ｃ）。
【０１３０】
工程（Ｄ）：電子線描画の完了後、実施例１と同様にポストエクスポージャーベーク（ＰＥＢ）を実施したのち、レジスト層３を現像した。現像液としては、２．３８％ＴＭＡＨ水溶液を使用した。なお、レジストパターン形状制御用材料層４は上記現像工程においてすべて溶解除去せしめられた。この結果、レジスト層３の電子線照射部分（露光域）が溶解除去せしめられ、図示のようなレジストパターン１３が得られた（図２８Ｄ）。
【０１３１】
工程（Ｅ）：得られたレジストパターン１３をマスクとして、下地の金属材料（クロム）層２をドライエッチングした。エッチングの条件は、塩素の装入速度が５０ml／分、酸素の装入速度が５０ml／分、圧力が０．１トル、そしてＲＦパワーが３００Ｗであった。エッチングの結果、レジストパターン１３によって覆われていないクロム層２が剥離除去せしめられた。図示のようなレチクルパターン１２が得られた（図２８Ｅ）。
得られたレチクルパターン１３は、電子線描画パターンに正確に対応するものであった。
【０１３２】
工程（Ｆ）：先のエッチング工程でマスクとして使用したレジストパターン１３を剥離除去した。
図示のように、クロムパターンが石英ガラス基板に被着せしめられてなる目的とするレチクル２０が得られた（図２８Ｆ）。
【０１３３】
得られたレジストには位置ずれがなく、また、パターンの形状も正確で、なんらの欠陥も有しなかった。
【図面の簡単な説明】
【０１３４】
【図１Ａ】図１Ａは、本発明のレジストパターン形成方法を説明する断面図である（その１）。
【図１Ｂ】図１Ｂは、本発明のレジストパターン形成方法を説明する断面図である（その２）。
【図１Ｃ】図１Ｃは、本発明のレジストパターン形成方法を説明する断面図である（その３）。
【図１Ｄ】図１Ｄは、本発明のレジストパターン形成方法を説明する断面図である（その４）。
【図２】図２は、テーパー角を説明するための断面図である。
【図３】図３は、本発明の半導体装置の製造方法により製造されるＦＬＡＳＨ  ＥＰＲＯＭの第一の例を示す平面図である。
【図４】図４は、本発明の半導体装置の製造方法により製造されるＦＬＡＳＨ  ＥＰＲＯＭの第一の例を示す平面図である。
【図５】図５は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図である。
【図６】図６は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図であり、図５の次のステップを表す。
【図７】図７は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図であり、図６の次のステップを表す。
【図８】図８は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図であり、図７の次のステップを表す。
【図９】図９は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図であり、図８の次のステップを表す。
【図１０】図１０は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図であり、図９の次のステップを表す。
【図１１】図１１は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図であり、図１０の次のステップを表す。
【図１２】図１２は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図であり、図１１の次のステップを表す。
【図１３】図１３は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第一の例の概略説明図であり、図１２の次のステップを表す。
【図１４】図１４は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第二の例の概略説明図である。
【図１５】図１５は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第二の例の概略説明図であり、図１４の次のステップを表す。
【図１６】図１６は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第二の例の概略説明図であり、図１５の次のステップを表す。
【図１７】図１７は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第三の例の概略説明図である。
【図１８】図１８は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第三の例の概略説明図であり、図１７の次のステップを表す。
【図１９】図１９は、本発明の半導体装置の製造方法によるＦＬＡＳＨ  ＥＰＲＯＭの製造の第三の例の概略説明図であり、図１８の次のステップを表す。
【図２０】図２０は、本発明のレジストパターン形成方法により形成されたレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図である。
【図２１】図２１は、本発明のレジストパターン形成方法により形成されたレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図２０の次のステップを表す。
【図２２】図２２は、本発明のレジストパターン形成方法により形成されたレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図２１の次のステップを表す。
【図２３】図２３は、本発明のレジストパターン形成方法により形成されたレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図２２の次のステップを表す。
【図２４】図２４は、本発明のレジストパターン形成方法により形成されたレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図２３の次のステップを表す。
【図２５】図２５は、本発明のレジストパターン形成方法により形成されたレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図２４の次のステップを表す。
【図２６】図２６は、本発明のレジストパターン形成方法により形成されたレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図２５の次のステップを表す。
【図２７】図２７は、図２０〜図２６のステップを経て製造された磁気ヘッドの一例を示す斜視図である。
【図２８Ａ】図２８Ａは、本発明のマスクを説明するための断面図である（その１）。
【図２８Ｂ】図２８Ｂは、本発明のマスクを説明するための断面図である（その２）。
【図２８Ｃ】図２８Ｃは、本発明のマスクを説明するための断面図である（その３）。
【図２８Ｄ】図２８Ｄは、本発明のマスクを説明するための断面図である（その４）。
【図２８Ｅ】図２８Ｅは、本発明のマスクを説明するための断面図である（その５）。
【図２８Ｆ】図２８Ｆは、本発明のマスクを説明するための断面図である（その６）。
【図２９】図２９は、順テーパー形状を説明するための断面図である。
【図３０】図３０は、逆テーパー形状を説明するための断面図である。
【符号の説明】
【０１３５】
１        基板
２        レクチル形成性金属層（クロム層）
３        レジスト層
４        レジストパターン形状制御用材料層
１０        フォトプレート
１２      レチクルパターン
１３      レジストパターン
２０      レチクル
２２      Ｓｉ基板（半導体基板）
２３      フィールド酸化膜
２４ａ    第１ゲート絶縁膜
２４ｂ    第２ゲート絶縁膜
２５ａ    第１閾値制御層
２５ｂ    第２閾値制御層
２６      レジスト膜
２７      レジスト膜
２８      第１ポリシリコン層（第１導電体膜）
２８ａ    フローティングゲート電極
２８ｂ    ゲート電極（第１ポリシリコン膜）
２８ｃ    フローティングゲート電極
２９      レジスト膜
３０ａ    キャパシタ絶縁膜
３０ｂ    キャパシタ絶縁膜
３０ｃ    キャパシタ絶縁膜
３０ｄ    ＳｉＯ２膜
３１      第２ポリシリコン層（第２導電体膜）
３１ａ    コントロールゲート電極
３１ｂ    第２ポリシリコン膜
３２      レジスト膜
３３ａ    第１ゲート部
３３ｂ    第２ゲート部
３３ｃ    第２ゲート部
３５ａ    Ｓ／Ｄ（ソース・ドレイン）領域層
３５ｂ    Ｓ／Ｄ（ソース・ドレイン）領域層
３６ａ    Ｓ／Ｄ（ソース・ドレイン）領域層
３６ｂ    Ｓ／Ｄ（ソース・ドレイン）領域層
３７      層間絶縁膜
３８ａ    コンタクトホール
３８ｂ    コンタクトホール
３９ａ    コンタクトホール
３９ｂ    コンタクトホール
４０ａ    Ｓ／Ｄ（ソース・ドレイン）電極
４０ｂ    Ｓ／Ｄ（ソース・ドレイン）電極
４１ａ    Ｓ／Ｄ（ソース・ドレイン）電極
４１ｂ    Ｓ／Ｄ（ソース・ドレイン）電極
４２      高融点金属膜（第４導電体膜）
４２ａ    高融点金属膜（第４導電体膜）
４２ｂ    高融点金属膜（第４導電体膜）
４４ａ    第１ゲート部
４４ｂ    第２ゲート部
４５ａ    Ｓ／Ｄ（ソース・ドレイン）領域層
４５ｂ    Ｓ／Ｄ（ソース・ドレイン）領域層
４６ａ    Ｓ／Ｄ（ソース・ドレイン）領域層
４６ｂ    Ｓ／Ｄ（ソース・ドレイン）領域層
４７      層間絶縁膜
４８ａ    コンタクトホール
４８ｂ    コンタクトホール
４９ａ    コンタクトホール
４９ｂ    コンタクトホール
５０ａ    Ｓ／Ｄ（ソース・ドレイン）電極
５０ｂ    Ｓ／Ｄ（ソース・ドレイン）電極
５１ａ    Ｓ／Ｄ（ソース・ドレイン）電極
５１ｂ    Ｓ／Ｄ（ソース・ドレイン）電極
５２ａ    開口部
５２ｂ    開口部
５３ａ    高融点金属膜（第３導電体膜）
５３ｂ    高融点金属膜（第３導電体膜）
５４      絶縁膜
１１５      磁気抵抗効果素子
１１５Ｌ    スピンバルブ構造膜
１１６      ハードバイアス膜
１１６Ａ    ハードバイアスパターン
１１６Ｂ    ハードバイアスパターン
１１７      有機ポリマー膜
１１７Ａ    有機ポリマー膜パターン
１１７Ｂ    アンダーカット
１２０      リフトオフマスクパターン
１３１      下部磁気シールド層
１３１Ａ    ギャップスペーサ層
１３２      磁気抵抗効果素子
１３３      読出し電極層
１３３Ａ    読出し電極パターン
１３３ａ    Ｔａ膜
１３３ｂ    Ａｕ膜
１３３ｃ    Ｔａ膜
１３３Ｂ    読出し電極パターン
１３４      ＮｉＦｅ合金層
１３５      書き込みコイル
１３６Ａ    書き込み電極
１３６Ｂ    書き込み電極
１３７      上部磁極層
１３８      書き込み磁極
２００      基板
２０１      レジスト膜
２０２      レジスト形状制御膜
２０３      露光部
２０４      露光光
【図１Ａ】
0005098592.tif 000013
【図１Ｂ】
0005098592.tif 000014
【図１Ｃ】
0005098592.tif 000015
【図１Ｄ】
0005098592.tif 000016
【図２】
0005098592.tif 000017
【図３】
0005098592.tif 000018
【図４】
0005098592.tif 000019
【図５】
0005098592.tif 000020
【図６】
0005098592.tif 000021
【図７】
0005098592.tif 000022
【図８】
0005098592.tif 000023
【図９】
0005098592.tif 000024
【図１０】
0005098592.tif 000025
【図１１】
0005098592.tif 000026
【図１２】
0005098592.tif 000027
【図１３】
0005098592.tif 000028
【図１４】
0005098592.tif 000029
【図１５】
0005098592.tif 000030
【図１６】
0005098592.tif 000031
【図１７】
0005098592.tif 000032
【図１８】
0005098592.tif 000033
【図１９】
0005098592.tif 000034
【図２０】
0005098592.tif 000035
【図２１】
0005098592.tif 000036
【図２２】
0005098592.tif 000037
【図２３】
0005098592.tif 000038
【図２４】
0005098592.tif 000039
【図２５】
0005098592.tif 000040
【図２６】
0005098592.tif 000041
【図２７】
0005098592.tif 000042
【図２８Ａ】
0005098592.tif 000043
【図２８Ｂ】
0005098592.tif 000044
【図２８Ｃ】
0005098592.tif 000045
【図２８Ｄ】
0005098592.tif 000046
【図２８Ｅ】
0005098592.tif 000047
【図２８Ｆ】
0005098592.tif 000048
【図２９】
0005098592.tif 000049
【図３０】
0005098592.tif 000050