(57)【特許請求の範囲】
【請求項１】
オペアンプを用いた増幅器であって、
前記オペアンプの正入力端子の電圧と負入力端子の電圧との差分を、あらかじめ任意に定めた所定値と比較するオフセット設定機能付コンパレータを含み、前記差分が前記所定値以上となったことを検出して検出信号を出力する検出手段を備え、
前記所定値は、前記オフセット設定機能付コンパレータのオフセット設定値であり、前記増幅器の出力信号に発生するクリップの度合いに応じて定められ、
前記検出信号は、定められた度合いのクリップが発生したことを示す、
ことを特徴とする増幅器。
【請求項２】
請求項１に記載の増幅器であって、
前記オペアンプの正出力端子から前記負入力端子に至る第１の経路に第１の回路が形成され、前記オペアンプの負出力端子から前記正入力端子に至る第２の経路に第２の回路が形成されており、
前記第１の回路の出力信号を前記増幅器の正出力信号として取り出し、前記第２の回路の出力信号を前記増幅器の負出力信号として取り出す、
ことを特徴とする増幅器。
【請求項３】
請求項２に記載の増幅器であって、
前記第１および第２の回路の各々は、信号レベルをシフトするレベルシフト回路であることを特徴とする増幅器。
【請求項４】
前記オペアンプは差動出力オペアンプであることを特徴とする請求項１乃至３のうちいずれか１項に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器に係り、特に、所望の度合いのクリップが発生したことを検出可能とする増幅器に関する。
【背景技術】
【０００２】
従来、増幅器では、出力電圧が所定の電圧値、例えば、電源電圧値を超えたことを検出した場合に、入力信号を減衰させることで、過大入力によるクリップを防ぐようにしている。また、特許文献１には、出力電圧の検出では実際にクリップが発生しているかどうかの正確な判断ができないことから、確実にクリップが発生したことを検出して、入力信号を減衰させる技術が開示されている。
【特許文献１】特開平１０−１６３７６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記の技術は、クリップの発生を防ぐことを主眼においている。このため、クリップが発生すると、あるいは、発生する可能性があると即座にクリップを検出して入力信号を減衰させるようにしている。しかしながら、このような制御が望ましくない場合もある。例えば、音響装置に適用した場合に減衰動作が早すぎて、音量感に欠ける等である。このような場合は、音量感を優先させてある程度のクリップを許容することが好ましい。
【０００４】
本発明は、このような状況を鑑みたものであり、増幅器において所望の度合いのクリップの発生を検出可能とすることを解決課題とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明に係る増幅器は、オペアンプを用いたものであって、前記オペアンプの正入力端子の電圧と負入力端子の電圧との差分を、あらかじめ任意に定めた所定値と比較するオフセット設定機能付コンパレータを含み、前記差分が前記所定値以上となったことを検出して検出信号を出力する検出手段を備え、前記所定値は、前記オフセット設定機能付コンパレータのオフセット設定値であり、前記増幅器の出力信号に発生するクリップの度合いに応じて定められ、前記検出信号は、定められた度合いのクリップが発生したことを示す、ことを特徴とする。
【０００６】
増幅器でクリップが生じるとオペアンプの正入力端子と負入力端子との間にクリップの度合いに応じた電圧差が生じる。この電圧差をあらかじめ定めた所定値と比較することで所望の度合いのクリップを検出することが可能となる。
この場合、前記所定値は、前記増幅器の出力信号に発生するクリップの度合いに応じて定められ、前記検出信号は、定められた度合いのクリップが発生したことを示す。クリップによる出力信号の歪と音量感とはトレードオフの関係にあるが、所定値を適宜設定することによって、両者のバランスを取ることが可能となる。
【０００７】
具体的な構成として、前記オペアンプの正出力端子から前記負入力端子に至る第１の経路に第１の回路（例えば、実施形態のアナログ回路３０ｂ）が形成され、前記オペアンプの負出力端子から前記正入力端子に至る第２の経路に第２の回路（例えば、実施形態のアナログ回路３０ａ）が形成されており、前記第１の回路の出力信号を前記増幅器の正出力信号として取り出し、前記第２の回路の出力信号を前記増幅器の負出力信号として取り出すことが好ましい。第１の経路と第２の経路は負帰還の経路として機能する。正出力信号および負出力信号にクリップが発生すると、オペアンプのイマジナリーショートが崩れ、オペアンプの正入力端子の電圧とオペアンプの負入力端子の電圧とが不一致となり電圧差が発生する。クリップの度合いが大きくなる程、電圧差は大きくなる。検出手段は、この電圧差を所定値と比較するので、クリップの度合いを検出することが可能となる。
【０００８】
このとき、前記第１および第２の回路の各々は、信号レベルをシフトするレベルシフト回路であることが好ましい。また、前記オペアンプは差動出力オペアンプであることが好ましい。
【発明を実施するための最良の形態】
【０００９】
本発明の実施の形態について図面を参照して説明する。図１は、本実施形態の増幅器１００の構成を示す回路図である。本図に示すように、増幅器１００は、差動出力オペアンプ１０を含んで構成される。また、正負の入力信号端子と負正の出力信号端子を備えており、正入力信号Vi1と負入力信号Vi2とを入力して、負出力信号Vo1と正出力信号Vo2とを出力する。
【００１０】
差動出力オペアンプ１０は基準電圧端子を備える。この差動出力アンプ１０は基準電圧端子に供給される電圧を振幅中心とする第１出力信号Va1（負）と第２出力信号Va2（正）とを出力する。この例では、基準電圧端子に基準電圧Vrefが供給されるので、正出力端子Vout+から出力される第２出力信号Va2と、負出力端子Vout-から出力される第１出力信号Va1は、基準電圧Vrefを中心に上下に振れる。正入力信号Vi1と負入力信号Vi2との電圧差が０のとき、第１出力信号Va1と第２出力信号Va2とはともに基準電圧Vrefと同一電圧となる。なお、この例において電源電圧Vddと基準電圧Vrefとの関係は、Vref＝Vdd／２となる。
【００１１】
正入力信号Vi1および負入力信号Vi2の振幅中心の電圧と、基準電圧端子に供給する電圧とは個別に設定することができるが、本実施例では、正入力信号Vi1および負入力信号Vi2の振幅中心の電圧を基準電圧Vrefとする。したがって、交流の入力信号電圧をViとすると、正入力信号Vi1はVref+Viとなり、負入力信号Vi1はVref-Viとなる。
【００１２】
増幅器１００の正負入力信号端子と、差動出力オペアンプ１０の正負入力端子Vin+,Vin-との間にはそれぞれ抵抗R1が接続され、増幅器１００の負正出力信号端子と差動出力オペアンプ１０の正負入力端子Vin+,Vin-との間にはそれぞれ抵抗R2が接続される。また、差動出力オペアンプ１０の負正出力端子Vout-, Vout+と増幅器１００の負正出力信号端子との間にはそれぞれアナログ回路３０ａ、３０ｂが接続される。差動出力オペアンプ１０は、正側の電源電圧としてVddが供給され、負側は接地される。このため、差動出力オペアンプ１０の出力電圧は０V〜Vddの間の値をとり、正入力信号Vi1および負入力信号Vi2の値によっては０VまたはVddでクリップされることになる。
【００１３】
また、差動出力オペアンプ１０の正負入力端子Vin+,Vin-には、それぞれの電圧V1、V2の大小を比較して、比較結果を出力する比較回路２０が接続される。比較回路２０は、オフセット設定機能付コンパレータ２１ａ、２１ｂと、それぞれのコンパレータの出力信号の論理和を演算するＯＲ回路２２とを備えて構成される。オフセット設定機能付コンパレータ２１ａは、差動出力オペアンプ１０の正入力端子Vin+の電圧V1が、差動出力オペアンプ１０の負入力端子Vin-の電圧V2よりもオフセット電圧Vofs以上になった場合に真信号（ハイレベル）を出力する。オフセット設定機能付コンパレータ２１ｂは、差動出力オペアンプ１０の負入力端子Vin-の電圧V2が、差動出力オペアンプ１０の正入力端子Vin+の電圧V1がよりもオフセット電圧Vofs以上になった場合に真信号（ハイレベル）を出力する。この結果、比較回路２０は、差動出力オペアンプ１０の正入力端子Vin+の電圧V1と負入力端子Vin-の電圧V2との差がオフセット電圧Vofs以上になった場合に真（ハイレベル）となる検出信号Vdetを出力する。オフセット電圧Vofsは、外部から任意の値を設定できるものとする。
【００１４】
増幅器１００が通常動作のとき、即ち、正出力信号Vo2と負出力信号Vo1とにクリップが発生していない場合、差動出力オペアンプ１０の正入力端子Vin+の電圧V1と負入力端子Vin-の電圧V2とは、イマジナリショートが成り立っているため、V1＝V2となり、検出信号Vdetは偽（ローレベル）となる。ところが、増幅器１００の出力がクリップすると、イマジナリショートは成り立たなくなる。このため、V1＝V2の関係が保てなくなり、電圧差が生じる。この程度がオフセット電圧Vofs以上になると比較回路２０の検出信号Vdetは真となる。すなわち、比較回路２０は、オペアンプの正入力端子Vin+の電圧V1と負入力端子Vin-の電圧V2との差があらかじめ定めたオフセット電圧Vofs（所定値）以上となったことを検出して検出信号Vdetを出力する手段として機能する。
なお、本図において、比較回路２０は、２つのコンパレータを用いているが、いずれか一方でもよい。この場合ＯＲ回路２２は不要となる。２つのコンパレータを用いた場合は正入力信号Vi1および負入力信号Vi2の半周期単位でV1とV2との比較を行ない、１つのコンパレータを用いた場合は正入力信号Vi1および負入力信号Vi2の１周期単位でV1とV2との比較を行なうことになる。
【００１５】
まず、アナログ回路３０ａ、３０ｂがレベルシフトを行なわない回路の場合について説明する。この場合、増幅器１００の出力電圧は、基準電圧Vrefを中心に振れて、０V〜Vddの間の値をとり、クリップが発生した場合は、０VまたはVddが出力される。また、アナログ回路３０ａ、３０ｂのゲインは１であると仮定する。
【００１６】
図２は、通常動作時とクリップ発生時における電圧波形を示す図である。図２（ａ）は、増幅器１００の正入力信号Vi1（実線）、負入力信号Vi2（破線）を示し、図２（ｂ）は、差動出力オペアンプ１０の正入力端子Vin+の電圧V1（実線）と負入力端子Vin-の電圧V2（破線）とを示し、図２（ｃ）は、増幅器１００の負出力信号端子の電圧Vo1（実線）と正出力信号端子の電圧Vo2（破線）とを示している。なお、実線と破線とが重なっている箇所は実線で表わされている。
【００１７】
通常動作時においては、増幅器１００のゲインは-R2/R1であり、出力電圧は基準電圧Vrefを中心に上下に振れることから、負出力信号Vo1は、
【数１】
0005098548.tif 000002
となる。また、正入力信号Vi1は、
【数２】
0005098548.tif 000003
となる。さらに、差動出力オペアンプ１０の正入力端子Vin+には電流は流れ込まないため、電圧V1は、電圧Vo1と電圧Vi1とを抵抗R1と抵抗R2とで分割した値となり、
【数３】
0005098548.tif 000004
が成り立つ。以上から、
【数４】
0005098548.tif 000005
が得られる。また、V2についても同様に、
【数５】
0005098548.tif 000006
が得られるため、図２（ｂ）に示すように、通常動作時においては、
【数６】
0005098548.tif 000007
が成り立ち、実線と破線とが重なっている。
【００１８】
一方、図２（ａ）に示すように、正入力信号Vi1および負入力信号Vi2の振幅が大きくなると、図２（ｃ）に示すように、期間TC1および期間TC2で負出力信号Vo1および正出力信号Vo2にクリップが発生し、出力信号波形は、Vddと０Vとで切り取られた形状になる。クリップ発生時において、電圧V1は、［数３］において負出力信号Vo1が０またはVddとなるため、図２（ｂ）に示すように、期間TC1および期間TC2でイマジナリショートが成立しなくなり、基準電圧Vrefを中心とした山型の波形が出現する。この波形は電圧V1と電圧V2とで対称に表れる。すなわち、電圧V1と電圧V2との間に電圧差が生じる。電圧V1と電圧V2との電圧差は、［数３］から導かれるように、正入力信号Vi1および負入力信号Vi2の大きさに応じたものとなる。そして、これらの入力信号の振幅が大きくなる程、クリップの度合いは大きくなる。したがって、電圧V1と電圧V2との電圧差は、クリップの度合いを示すことになる。
【００１９】
比較回路２０は、差動出力オペアンプ１０の正負入力端子の電圧V1および電圧V2の差がオフセット電圧Vofs以上になったことを検知する回路であるから、オフセット電圧Vofsの大きさを調整することで、任意の度合いのクリップが発生したことを検出することができる。例えば、オフセット電圧Vofsを０より若干大きい電圧にすると、クリップが少しでも発生すると即座に検出することができる。一方、オフセット電圧Vofsを大きくするに従って、検出するクリップの度合いを大きくすることができる。
【００２０】
次に、アナログ回路３０ａ、３０ｂが信号レベルのシフトを行なうレベルシフト回路の場合について説明する。本例では、アナログ回路３０ａ、３０ｂは、いずれも-Vref分のレベルシフトを行なう。また、アナログ回路３０ａ、３０ｂは、差動出力オペアンプ１０と同様に、正側の電源電圧としてVddが供給され、負側は接地されるものとする。このため、アナログ回路３０ａ、３０ｂの出力電圧は０V〜Vddの間の値をとり、正入力信号Vi1および負入力信号Vi2の値によっては０VまたはVddでクリップされることになる。
【００２１】
この場合、アナログ回路３０ａ、３０ｂの出力は０V〜Vddの間の値をとるため、０Ｖ以下がカットされる。また、正方向でクリップが発生した場合は、Vddが出力される。
図３は、通常動作時とクリップ発生時における電圧波形を示す図である。図３（ａ）は、増幅器１００の正入力信号Vi1（実線）、負入力信号Vi2（破線）を示し、図３（ｂ）は、差動出力オペアンプ１０の正入力端子Vin+の電圧V1（実線）と負入力端子Vin-の電圧V2（破線）とを示し、図３（ｃ）は、増幅器１００の負出力信号Vo1（実線）と正出力信号Vo2（破線）とを示している。なお、実線と破線とが重なっている箇所は実線で表わされている。
【００２２】
通常動作時において、正入力信号Vi1は、
【数７】
0005098548.tif 000008
であり、電圧V1は、電圧Vo1と電圧Vi1とを抵抗R1と抵抗R2とで分割した値となり、
【数８】
0005098548.tif 000009
が成り立つ。また、アナログ回路３０ａによりVo1の０V以下の部分はカットされるため、Vi1が正の期間（周期の前半部分）では、Vo1は０Vとなる（なお、Vi2が正となる周期の後半部分ではVo2が０Vとなる）。これらから、
【数９】
0005098548.tif 000010
が得られる。V2も同様に考え、また、イマジナリショートが成り立っているため、
【数１０】
0005098548.tif 000011
となって、図３（ｂ）に示すように実線と破線とが重なり、２つの山型波形が表れる。
【００２３】
一方、図３（ａ）に示すように、正入力信号Vi1および負入力信号Vi2の振幅が大きくなると、図３（ｃ）に示すように期間TC1、TC2で負出力信号Vo1および正出力信号Vo2にクリップが発生し、出力電圧信号波形は、Vddと０Vとで切り取られた形状になる。
【００２４】
まず電圧V1に注目すると、１周期の後半の期間TC2で負出力信号Vo1にクリップが発生すると、電圧V1は、［数８］において負出力信号Vo1が一定値のVddとなるため、図３（ｂ）に示すように、基準電圧Vrefを中心として山型が折り返された波形となる。ただし、１周期の前半では負出力信号Vo1にクリップは生じないため、山型の波形が表れる。
一方、電圧V2は、１周期の前半の期間TC1で正出力信号Vo2にクリップが生じるため、山型が折り返された波形は１周期の前半に表れ、１周期の後半は山型の波形が表れる。クリップが生じると、電圧V1と電圧V2との間にイマジナリショートが成立しなくなり、電圧V1と電圧V2とに電圧差が生じる。この電圧の差は、［数８］から導かれるように、正入力信号Vi1および負入力信号Vi2の大きさに応じた大きさとなるため、クリップの度合いを示すことになる。
【００２５】
比較回路２０は、差動出力オペアンプ１０の電圧V1および電圧V2の差がオフセット電圧Vofs以上になったことを検知する回路であるから、オフセット電圧Vofsの大きさを調整することで、任意の度合いのクリップが発生したことを検出することができるようになる。例えば、オフセット電圧Vofsを０より若干大きい電圧にすると、クリップが少しでも発生すると即座に検出することができるようになる。一方、オフセット電圧Vofsを大きくするに従って、検出するクリップの度合いを大きくすることができる。
【００２６】
さらに、電圧V1および電圧V2の電圧差に基づいてクリップの程度を検知する方式では、実際の回路構成において以下の利点がある。
図１に示す増幅器１００において、アナログ回路３０ａ及び３０ｂの出力素子は、トランジスタで構成される。トランジスタには等価的に出力抵抗Roa，Robが存在する。
ここで、負出力信号Vo1が振幅中心を基準として負極性で正出力信号Vo2が振幅中心を基準として正極性の場合を想定する。
【００２７】
まず、通常動作時において、
【数１１】
0005098548.tif 000012
が成立する。
【００２８】
上式より、
【数１２】
0005098548.tif 000013
【００２９】
通常動作時では、イマジナリーショートが成立し、V1＝V2であるから、
【数１３】
0005098548.tif 000014
となる。
【００３０】
ここで、クリップ時に流れる電流Ioと出力抵抗Roa，Robによる電圧降下とを考慮すると、負出力信号Vo1の上限は、Vddではなく、Vo1＝Vdd−RoaIoになり、下限はVo1＝RoaIoになる。正出力信号Vo2についても同様に、上限はVo2＝Vdd−RobIoになり、下限はVo2＝RobIoになる。これらを[数１３]に代入して、クリップする電圧V1及び電圧V2を求めると、
【数１４】
0005098548.tif 000015
【００３１】
[数１４]から明らかなように、アナログ回路３０a，３０bの出力抵抗Roa，Robが同じ場合は、クリップする時の電圧V1と電圧V2とは、Vref＝Vdd／２に固定される。
しかしながら、実際の回路では製造ばらつき等によりアナログ回路３０a，３０bの出力抵抗Roa，Robは同じにならないことが多い。アナログ回路３０a，３０bの出力抵抗Roa，Robが違う場合には、クリップする時の電圧V1及び電圧V2が基準電圧Vrefにならない。このため、仮に、電圧V1又は電圧V2の一方の絶対値によるクリップ検出では誤差を生じる。また同様に、負荷抵抗ＲＬの値を変えた場合には、クリップ時の出力電流Ioが変化するためクリップ時の電圧V1及び電圧V2は基準電圧Vrefにならないので、電圧V1又は電圧V2の一方の絶対値によるクリップ検出では誤差を生じる。
これに対して本方式では、電圧V1と電圧V2の電圧差に基づいてクリップ検出を行うため、前述のアナログ回路３０a，３０bの出力抵抗Roa，Robの違いによる誤差及び負荷抵抗ＲＬの値を変えた場合のクリップ時の出力電流Ioの変化による誤差が打ち消され、精度の高いクリップ検出が可能になる。
【００３２】
なお、上述した実施形態において、アナログ回路３０ａ、３０ｂは、ゲインを付与してもよいし、あるいはパルス幅変調やＤ級アンプの機能を含んでもよい。この場合、フィードバック経路に形成される抵抗Ｒ２に替えて、抵抗やコンデンサなどで構成されるローパスフィルタを用いてもよい。
【図面の簡単な説明】
【００３３】
【図１】本実施形態の増幅器の構成を示す回路構成図である。
【図２】レベルシフトを行なわない場合の通常動作時とクリップ発生時における電圧波形を示す図である。
【図３】レベルシフトを行なう場合の通常動作時とクリップ発生時における電圧波形を示す図である。
【符号の説明】
【００３４】
１０…差動出力オペアンプ、２０…比較回路、２１ａ,２１ｂ…オフセット設定機能付コンパレータ、２２…ＯＲ回路、３０ａ,３０ｂ…アナログ回路、１００…増幅器。
【図１】
0005098548.tif 000016
【図２】
0005098548.tif 000017
【図３】
0005098548.tif 000018