(57)【特許請求の範囲】
【請求項１】
スイッチング素子をオン／オフすることにより負荷に出力電圧を供給するスイッチング電源回路であって、
前記スイッチング素子と、
前記出力電圧に基づく電圧と基準電圧と比較し、その比較結果に応じた信号を出力するエラーアンプと、
前記エラーアンプの出力に応じて前記スイッチング素子のオン／オフを制御する制御部と、
前記スイッチング電源回路の出力電流が過電流であることを検出する過電流検出回路と、
位相補償コンデンサと、
前記出力電圧が設定電圧より小さい状態から前記設定電圧に復帰したことを検出する出力電圧復帰検出回路と、
前記過電流検出回路が過電流を検出すると、前記エラーアンプと前記位相補償コンデンサとの電気的接続を切り離し、前記位相補償コンデンサの電荷を放電し、前記出力電圧復帰検出回路によって前記出力電圧が前記設定電圧に復帰したことが検出されると、前記エラーアンプと前記位相補償コンデンサを電気的に接続する手段とを備えることを特徴とするスイッチング電源回路。
【請求項２】
前記出力電圧復帰検出回路が、前記エラーアンプの出力と前記設定電圧に対応する電圧とを比較するコンパレータを有することを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
前記出力電圧復帰検出回路が、前記エラーアンプの出力を反転するインバータゲートを有し、前記インバータゲートの閾値電圧が前記設定電圧に対応していることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項４】
前記出力電圧復帰検出回路がヒステリシス特性を有することを特徴とする請求項１〜３のいずれか１項に記載のスイッチング電源回路。
【請求項５】
前記出力電圧復帰検出回路が、抵抗を有し、前記抵抗の抵抗値により前記設定電圧の値が調整可能であることを特徴とする請求項１〜４のいずれか１項に記載のスイッチング電源回路。
【請求項６】
前記位相補償コンデンサの電荷の放電が、前記位相補償コンデンサの両端電圧に基づく電圧が所定値以下になることにより停止することを特徴とする請求項１〜５のいずれか１項に記載のスイッチング電源回路。
【請求項７】
前記位相補償コンデンサの電荷の放電を停止するときの前記位相補償コンデンサの両端電圧がＭＯＳトランジスタまたはバイポーラトランジスタのオン／オフにより調整可能であることを特徴とする請求項６に記載のスイッチング電源回路。
【請求項８】
前記位相補償コンデンサの電荷の放電を停止するときの前記位相補償コンデンサの両端電圧が前記エラーアンプの駆動電流と負の相関を持つ定電流を出力する定電流源により調整可能であることを特徴とする請求項６に記載のスイッチング電源回路。
【請求項９】
請求項１〜８のいずれか１項に記載のスイッチング電源回路を用いたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧源やＬＥＤドライバなどに利用することができるスイッチング電源回路に関する。
【背景技術】
【０００２】
過電流保護機能を有する電源回路において、過電流状態から通常の動作状態に変動するとき、出力電圧のオーバーシュートが発生する。この出力電圧のオーバーシュートは、負荷の変動に対する電源回路の応答遅延又は出力電圧若しくは出力電圧の分圧と基準電圧との差に応じたエラー信号を生成するエラーアンプの能力の限界によって発生するが、出力電圧の低電圧化（例えば、１．２Ｖ出力、２．５Ｖ出力）や出力コンデンサの低容量化（例えば、１０μＦ、２２μＦ）に伴い特に発生しやすくなっている。
【０００３】
過電流保護機能を有する電源回路では、出力電圧のオーバーシュートを検出するためのエラーランプとは別に、出力電圧を安定化させるためのエラーアンプ又はコンパレータを設ける構成が一般的である（例えば特許文献１参照）。
【０００４】
ここで、過電流保護機能を有する従来のチョッパレギュレータの一般的な構成を図１０に示す。図１０に示すチョッパレギュレータは、出力電圧ＶOを安定化させるための第１エラーアンプ１０１とは別のエラーアンプである第２エラーアンプ１０２を備えている。第２エラーアンプ１０２が出力電圧ＶOのオーバーシュートを検出したときに、すなわち、出力電圧ＶOの分圧ＶADJが第２基準電圧ＶREF2より大きいときに、ドライブ回路１０３がスイッチング素子１０４の駆動を停止している。
【０００５】
【特許文献１】特開平９−１１７１３１号公報（段落０１０１、段落０１０２、第１図、及び第２図）
【特許文献２】特開２０００−２１７３４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図１０に示すチョッパレギュレータでは、出力電圧ＶOのオーバーシュートを検出するために、出力電圧ＶOを安定化させるための基準電圧である第１基準電圧ＶREF1と出力電圧ＶOのオーバーシュートを検出するための基準電圧である第２基準電圧REF2とに電圧差を持たし、かつ、第１エラーアンプ１０１のオフセット電圧と第２エラーアンプ１０２のオフセット電圧とのミスマッチを小さくするため、第１エラーアンプ１０１及び第２エラーアンプ１０２のサイズをともに大きくする必要がある。
【０００７】
第１基準電圧ＶREF1と第２基準電圧ＶREF2とに微小な電圧差を持たすことは難しいため、出力電圧ＶOの微小なオーバーシュートを検出することは困難となっている。また、第１エラーアンプ１０１に対してオフセット電圧のミスマッチの少ない第２エラーアンプ１０２を設けると、チップサイズが増大しコスト的なデメリットが大きい。また、通常動作の負荷変動に影響を与えないように第１基準電圧ＶREF1と第２基準電圧ＶREF2との電圧差を大きくすると、その分出力電圧ＶOのオーバーシュートが増加することになる。
【０００８】
本発明は、上記の状況に鑑み、低コストな構成により出力電圧のオーバーシュートを低減することができるスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明に係るスイッチング電源回路は、スイッチング素子をオン／オフすることにより負荷に出力電圧を供給するスイッチング電源回路であって、前記スイッチング素子と、前記出力電圧に基づく電圧と基準電圧と比較し、その比較結果に応じた信号を出力するエラーアンプと、前記エラーアンプの出力に応じて前記スイッチング素子のオン／オフを制御する制御部と、前記スイッチング電源回路の出力電流が過電流であることを検出する過電流検出回路と、位相補償コンデンサと、前記出力電圧が設定電圧より小さい状態から前記設定電圧に復帰したことを検出する出力電圧復帰検出回路と、前記過電流検出回路が過電流を検出すると、前記エラーアンプと前記位相補償コンデンサとの電気的接続を切り離し、前記位相補償コンデンサの電荷を放電し、前記出力電圧復帰検出回路によって前記出力電圧が前記設定電圧に復帰したことが検出されると、前記エラーアンプと前記位相補償コンデンサを電気的に接続する手段とを備えている。
【００１０】
このような構成によると、過電流検出時にエラーアンプと位相補償コンデンサとの電気的接続を切り離し、位相補償コンデンサの電荷を放電しているので、過電流保護からの復帰時に位相補償コンデンサからの電荷の引き抜き量を低減できる。これにより、出力電圧のオーバーシュートを低減するためにエラーアンプの能力を必要以上に大きくする必要が無くなり、低コストな構成になる。
【００１１】
また、前記出力電圧復帰検出回路が、前記エラーアンプの出力と前記設定電圧に対応する電圧とを比較するコンパレータを有するようにしてもよい。
【００１２】
また、前記出力電圧復帰検出回路が、前記エラーアンプの出力を反転するインバータゲートを有し、前記インバータゲートの閾値電圧が前記設定電圧に対応しているようにしてもよい。
【００１３】
また、前記出力電圧復帰検出回路の出力が不安定な状態になることを防止する観点から、前記出力電圧復帰検出回路がヒステリシス特性を有するようにしてもよい。
【００１４】
また、前記出力電圧復帰検出回路が、抵抗を有し、前記抵抗の抵抗値により前記設定電圧の値が調整可能であるようにしてもよい。
【００１５】
また、再度負荷を引くために前記位相補償コンデンサを再充電するための遅延時間を低減する観点から、前記位相補償コンデンサの電荷の放電が、前記位相補償コンデンサの両端電圧に基づく電圧が所定値以下になることにより停止するようにしてもよい。
【００１６】
また、前記位相補償コンデンサの電荷の放電を停止するときの前記位相補償コンデンサの両端電圧がＭＯＳトランジスタまたはバイポーラトランジスタのオン／オフにより調整可能であるようにしてもよい。
【００１７】
また、前記位相補償コンデンサの電荷の放電を停止するときの前記位相補償コンデンサの両端電圧が前記エラーアンプの駆動電流と負の相関を持つ定電流を出力する定電流源により調整可能であるようにしてもよい。
【００１８】
また、本発明に係る電子機器は、上記いずれかの構成のスイッチング電源回路を用いるようにする。
【発明の効果】
【００１９】
本発明に係るスイッチング電源回路によると、過電流保護からの復帰時に位相補償コンデンサからの電荷の引き抜き量を低減できるため、出力電圧のオーバーシュートを低減するためにエラーアンプの能力を必要以上に大きくする必要が無くなり、低コストな構成になる。また、本発明に係るスイッチング電源回路によると、出力電圧を安定化させるための回路の閾値と出力電圧ＶOのオーバーシュートを検出する回路の閾値との差を小さくして出力電圧のオーバーシュートの低減を図るのではなく、過電流検出時にエラーアンプと位相補償コンデンサとの電気的接続を切り離し、位相補償コンデンサの電荷を放電することで出力電圧のオーバーシュートを低減しているので、出力電圧のオーバーシュートを確実に低減することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の実施形態について図面を参照して以下に説明する。本発明に係るスイッチング電源回路の一構成例を図１に示す。
【００２１】
図１に示す本発明に係るスイッチング電源回路は、スイッチング電源集積回路ＩＣ１と、その外付け部品であるコイルＬ１、ショットキーバリアダイオードＳＢＤ１、抵抗Ｒ１、抵抗Ｒ２、出力コンデンサＣ１、抵抗Ｒ３、及び位相補償コンデンサＣ２と、出力端子ＴOとを備えており、電圧源ＶＳ１からの入力電圧ＶINを出力電圧ＶOに変換して負荷ＬＤ１に供給している。
【００２２】
スイッチング電源集積回路ＩＣ１の内部構成について以下に説明する。スイッチング電源集積回路ＩＣ１は、端子Ｔ１〜Ｔ４と、エラーアンプ１と、基準電圧源２と、ドライブ回路３と、スイッチング素子４と、電流検出用抵抗５及び電流検出用エラーアンプ６からなるカレントアンプと、発振器７と、インバータゲート８と、コンパレータ９と、ＳＲフリップフロップ１０と、ＮＡＮＤゲート１１と、過電流保護回路１２と、出力電圧復帰検出回路１３と、ＳＲフリップフロップ１４と、インバータゲート１５と、スイッチＳＷ１及びＳＷ２とを備えている。
【００２３】
端子Ｔ１はカレントアンプを介してＮチャネルＭＯＳ電界効果トランジスタであるスイッチング素子４のドレインに接続され、スイッチング素子４のソースが端子Ｔ２に接続されている。
【００２４】
端子Ｔ３はエラーアンプ１の反転入力端子に接続され、エラーアンプ１の非反転入力端子は基準電圧源２の正極側に接続され、基準電圧源２の負極側はグランド電位に接続されている。エラーアンプ１の出力端子は、コンパレータ９の反転入力端子と、スイッチＳＷ２を介して端子Ｔ４とに接続されている。また、スイッチＳＷ２と端子Ｔ４との接続ノードにスイッチＳＷ１の一端が接続され、スイッチＳＷ１の他端がグランド電位に接続されている。
【００２５】
端子Ｔ１とスイッチング素子４との間に設けられているカレントアンプの出力端子がコンパレータ９の非反転入力端子及び過電流保護回路１２に接続され、コンパレータ９の出力端子がＳＲフリップフロップ１０のＲ入力端子に接続されている。また、発振器７が、インバータゲート８の入力端子及びＮＡＮＤゲート１１の第１入力端子に接続されている。インバータゲート８の出力端子はＳＲフリップフロップ１０のバーＳ入力端子に接続され、ＳＲフリップフロップ１０のバーＱ出力端子はＮＡＮＤゲート１１の第２入力端子に接続され、ＮＡＮＤゲート１１の出力端子はドライブ回路３に接続されている。ドライブ回路３は、スイッチング素子４のゲートにも接続される。
【００２６】
また、過電流保護回路１２はドライブ回路３及びＳＲフリップフロップ１４のＳ入力端子にも接続され、出力電圧復帰検出回路１３はＳＲフリップフロップ１４のＲ入力端子に接続されている。ＳＲフリップフロップ１４のＱ出力端子は、スイッチＳＷ１の制御端子と、インバータゲート１５を介してスイッチＳＷ２の制御端子とに接続されている。
【００２７】
続いて、外付け部品の構成について以下に説明する。コイルＬ１の一端及びショットキーバリアダイオードＳＢＤ１のカソードが端子Ｔ２に接続される。ショットキーバリアダイオードＳＢＤ１のアノードがグランド電位に接続される。コイルＬ１の他端は、抵抗Ｒ１の一端、及び出力コンデンサＣ２の一端、及び出力電圧ＶOを出力する出力端子ＴOに接続される。抵抗Ｒ１の他端は、端子Ｔ３及び抵抗Ｒ２の一端に接続される。抵抗Ｒ２の他端及び出力コンデンサＣ２の他端はグランド電位に接続される。また、抵抗Ｒ３の一端が端子Ｔ４に接続され、抵抗Ｒ３の他端が位相補償コンデンサＣ２の一端に接続され、位相補償コンデンサＣ２の他端がグランド電位に接続される。
【００２８】
次に、上述した構成の図１に示す本発明に係るスイッチング電源回路の概略動作について説明する。
【００２９】
過電流保護回路１２は、カレントアンプの出力ＶCRRに基づいて過電流を検出し、過電流を検出しているときにＨＩＧＨレベルの信号をドライブ回路３及びＳＲフリップフロップ１４のＳ入力端子に出力する。なお、カレントアンプの出力ＶCRRが予め設定した閾値を越えると、直ちに過電流保護回路１２が過電流を検出するようにしてもよく、カレントアンプの出力ＶCRRが予め設定した閾値を越えた状態が所定期間継続して初めて過電流保護回路１２が過電流を検出するようにしてもよい。
【００３０】
出力電圧復帰検出回路１３は、出力電圧ＶOの検出信号を入力し（図１及び後述する図７において出力電圧ＶOの検出信号を出力電圧復帰検出回路１３に入力するための入力線の図示は省略）、設定電圧より小さかった出力電圧ＶOが設定電圧に復帰したときに、ＨＩＧＨレベルの信号をＳＲフリップフロップ１４のＲ入力端子に出力する。制御信号Ｓ１及びＳ２はＳＲフリップフロップ１４の出力に応じてレベルが変動する信号である。スイッチＳＷ１は、その制御端子に供給される制御信号Ｓ１がＨＩＧＨレベルであるときに閉成状態になり、その制御端子に供給される制御信号Ｓ１がＬＯＷレベルであるときに開成状態になるスイッチである。同様に、スイッチＳＷ２は、その制御端子に供給される制御信号Ｓ２がＨＩＧＨレベルであるときに閉成状態になり、その制御端子に供給される制御信号Ｓ２がＬＯＷレベルであるときに開成状態になるスイッチである。
【００３１】
エラーアンプ１の出力ＥOUTは、出力電圧ＶOの分圧ＶADJと基準電圧ＶREFとの差を増幅したものであり、ドライブ回路３はそのエラーアンプ１の出力ＥOUTに応じてスイッチング素子４のＯＮ／ＯＦＦを制御している。ドライブ回路３は、ＮＡＮＤゲート１１の出力が「１」のときにスイッチング素子４をオフにし、ＮＡＮＤゲート１１の出力が「０」のときにスイッチング素子４をオンにしている。これにより、発振器７の出力ＶOSCが立ち下がるとスイッチング素子４がオンになり、カレントアンプの出力ＶCRRがエラーアンプ１の出力ＥOUTを越えるとスイッチング素子４がオフになる。また、発振器７の発振周波数としては１００ｋＨｚ〜４ＭＨｚ程度が一般的によく用いられる。
【００３２】
また、抵抗Ｒ３を介して端子Ｔ４に接続されている位相補償コンデンサＣ２は、帰還部の安定を確保するためのものである。通常、抵抗Ｒ３は１ｋΩ〜５０ｋΩ、位相補償コンデンサＣ２は１ｎＦ〜１００ｎＦ程度の定数が一般的によく用いられる。
【００３３】
図２は、電源の出力が短絡してから復帰するときのタイミングチャートであって、コイルＬ１を流れる電流ＩL、端子Ｔ４の電圧ＶCOMP、出力電圧ＶOの波形を示している。図２の実線は図１０に示す従来のチョッパレギュレータのものであり、図２の破線は図１に示す本発明に係るスイッチング電源回路のものである。
【００３４】
図１０に示す従来のチョッパレギュレータの場合、コイル電流ＩLが過電流レベルに達した時（ｔ１時点）にコイル電流ＩLが過電流レベルで制限されるが、出力電圧ＶOが低下するため、第１エラーアンプ１０１の出力は第１エラーアンプ１０１の電源電圧まで達する。また、チョッパレギュレータの出力が短絡状態から復帰し（ｔ２時点）、設定電圧より小さかった出力電圧ＶOが設定電圧に復帰した時（ｔ３時点）以後も、出力電圧ＶOが設定電圧より高い閾値電圧に達する時（ｔ４時点）まで位相補償コンデンサＣ２に蓄えられている電荷を引き抜くことができず、位相補償コンデンサＣ２の電荷の引き抜きに時間がかかり、余分なコイル電流ＩLにより負荷ＬＤ１に電流が供給されるため、出力電圧ＶOのオーバーシュートが起こる。このオーバーシュートの量は第１エラーアンプ１０１の能力に大きく依存する。また、通常動作に影響を与えないためには、出力電圧ＶOを安定化させるための回路の閾値（図１０の１基準電圧ＶREF1）と出力電圧ＶOのオーバーシュートを検出する回路の閾値（図１０の第２基準電圧ＶREF2）との差をある程度大きく設定しなければならないため、出力電圧ＶOのオーバーシュートを検出する回路が出力電圧ＶOのオーバーシュートを検出するには、上記閾値の差のオーバーシュートが必ず起こることになる。
【００３５】
一方、図１に示す本発明に係るスイッチング電源回路の場合、コイル電流ＩLが過電流レベルに達した時（ｔ１時点）に、スイッチＳＷ２が開成状態になり位相補償コンデンサＣ２とエラーアンプ１とが電気的に切り離され、同時にスイッチＳＷ１が閉成状態になり位相補償コンデンサＣ２の電荷が引き抜かれる。また、スイッチング電源回路の出力が短絡状態から復帰し（ｔ２時点）、その後、設定電圧より小さかった出力電圧ＶOが設定電圧に復帰した時（ｔ３時点）に、スイッチＳＷ１が開成状態になり位相補償コンデンサＣ２の電荷引き抜きが停止され、同時にスイッチＳＷ２が閉成状態になり位相補償コンデンサＣ２とエラーアンプ１とが電気的に接続され、通常動作に戻る。このとき、すでに位相補償コンデンサＣ２の電荷は引き抜かれている状態であり、余分なコイル電流ＩLによる負荷への電流の供給が低減されるため、出力電圧ＶOのオーバーシュートは低減される。このような動作により、図１に示す本発明に係るスイッチング電源回路は、エラーアンプ１の能力に依存せずに、出力電圧ＶOのオーバーシュートを低減することができるので、低コストな構成により出力電圧ＶOのオーバーシュートを低減することができる。
【００３６】
次に、図１に示す本発明に係るスイッチング電源回路の一例を図３に示す。図３に示す例では、出力電圧復帰検出回路１３をコンパレータ１３Ａ及び電圧源１３Ｂによって構成している。設定電圧より小さかった出力電圧ＶOが設定電圧に復帰すると、エラーアンプ１の出力ＥOUTが電圧源１３Ｂから出力される閾値電圧より小さくなり、コンパレータ１３ＡがＨＩＧＨレベルの信号を出力する。過電流保護がかかった状態から出力電圧ＶOが設定電圧に復帰するまでの期間、エラーアンプ１と位相補償コンデンサＣ２とが電気的に切り離されていることからエラーアンプ１の出力ＥOUTの高周波特性が良好であるため、コンパレータ１３Ａの精度は低くできる。そのため、コンパレータ１３Ａのサイズを小さくすることができる。
【００３７】
続いて、図１に示す本発明に係るスイッチング電源回路の他の例を図４に示す。図４に示す例では、出力電圧復帰検出回路１３をインバータゲート１３Ｃによって構成している。設定電圧より小さかった出力電圧ＶOが設定電圧に復帰すると、エラーアンプ１の出力ＥOUTがインバータゲート１３Ｃの閾値電圧より小さくなり、インバータゲート１３ＣがＨＩＧＨレベルの信号を出力する。図４に示す例では、出力電圧復帰検出回路１３を実現するためにコンパレータが必要無いためコストを低減することができる。
【００３８】
図３や図４に示す例では、エラーアンプ１の出力ＥOUTが出力電圧復帰検出回路１３の閾値電圧付近で変動する場合、出力電圧復帰検出回路１３の出力ＯＶＰがＨＩＧＨレベルとＬＯＷレベルとを繰り返して不安定な状態になる可能性がある。このような不安定な状態を防止する観点から、出力電圧復帰検出回路１３がヒステリシス特性を有するようにしてもよい。例えば、図３でのコンパレータ１３Ａ及び電圧源１３Ｂによって構成される出力電圧復帰検出回路に代えて、図５（ａ）に示す構成のヒステリシス特性を有する出力電圧復帰検出回路を用いることができ、図４でのインバータゲート１３Ｃによって構成される出力電圧復帰検出回路に代えて、図５（ｂ）に示す構成のヒステリシス特性を有する出力電圧復帰検出回路を用いることができる。なお、図５中のＶCCはスイッチング電源集積回路ＩＣ１内部で生成される定電圧である。図５（ａ）、図５（ｂ）に示すヒステリシス特性を有する出力電圧復帰検出回路はともに、出力電圧復帰検出回路１３の出力ＯＶＰがＨＩＧＨレベルとなったときに、ＰチャネルＭＯＳ電界効果トランジスタＭ１がオンになり、出力電圧復帰検出回路の閾値電圧が増大する。この閾値電圧の増大によりヒステリシス特性が得られる。
【００３９】
また、図３や図４に示す例において、出力電圧復帰検出回路の閾値電圧の設定を容易にするために、例えば、図３でのコンパレータ１３Ａ及び電圧源１３Ｂによって構成される出力電圧復帰検出回路を図６（ａ）に示す構成にしてもよく、図４でのインバータゲート１３Ｃによって構成される出力電圧復帰検出回路を図６（ｂ）に示す構成にしてもよい。なお、図６中のＶCCはスイッチング電源集積回路ＩＣ１内部で生成される定電圧である。図６（ａ）に示す構成では、分圧抵抗ｒ１及びｒ２と分圧抵抗ｒ３との比を変更することにより出力電圧復帰検出回路の閾値電圧の設定を容易に変更することができる。図６（ｂ）に示す構成では、ＰチャネルＭＯＳ電界効果トランジスタＭ２及びＮチャネルＭＯＳ電界効果トランジスタＭ３からなるインバータゲートと、そのインバータゲートの駆動電圧である定電圧ＶCCが印加されている端子との間に設けられる抵抗ｒ４の定数を変更することにより出力電圧復帰検出回路の閾値電圧の設定を容易に変更することができる。
【００４０】
次に、本発明に係るスイッチング電源回路の図１とは異なる構成例を図７に示す。
【００４１】
負荷電流を大きくするためには位相補償コンデンサＣ２を充電し、端子Ｔ４の電圧ＶCOMPを上昇させる必要がある。しかしながら、図１に示す本発明に係るスイッチング電源回路では、出力電圧の電圧ＶOが過電圧になっている状態において、スイッチＳＷ１を閉成状態にして位相補償コンデンサＣ２を放電しすぎると、再度負荷を引くために位相補償コンデンサＣ２を再充電するための遅延時間が生じる。
【００４２】
このような遅延時間を低減する観点から、図７に示すスイッチング電源回路は、図１中のスイッチング電源集積回路ＩＣ１にインバータゲート１６及びＮＡＮＤゲート１７を追加した構成であるスイッチング電源集積回路ＩＣ２を備えている。図７に示すスイッチング電源回路では、端子Ｔ４の電圧ＶCOMPがインバータゲート１６の閾値電圧以下になったときに制御信号Ｓ１がＬＯＷレベルになりスイッチＳＷ１が開成状態になり、位相補償コンデンサＣ２の電荷放電を防ぐことができる。
【００４３】
図７に示すスイッチング電源回路が具備するインバータゲート１６の一例を図８に示す。なお、図８において、Ｖ16はインバータゲート１６の出力電圧である。電圧ＶCONTをＬＯＷレベルにしてＰチャネルＭＯＳ電界効果トランジスタＭ１をオンすることにより、位相補償コンデンサＣ２の電荷引き抜き停止電圧を上げることができる。出力電圧ＶOが小さい場合は出力電圧ＶOのオーバーシュート許容範囲が小さいが、出力電圧ＶOが大きい場合は出力電圧ＶOのオーバーシュート許容範囲を大きくすることができる。例えば、出力電圧ＶOが大きい場合に電圧ＶCONTをＬＯＷレベルにしてＰチャネルＭＯＳ電界効果トランジスタＭ１をオンすることによって、位相補償コンデンサＣ２の電荷引き抜き停止電圧を上げることができる。
【００４４】
図７に示すスイッチング電源回路が具備するインバータゲート１６の他の例を図９に示す。なお、図９において、Ｖ16はインバータゲート１６の出力電圧である。ここでは、定電流源が出力する定電流Ｉ１をエラーアンプ１の駆動電流と負の相関を持つ構成としている。位相補償コンデンサＣ２の充電電流はエラーアンプ１の駆動電流と正の相関がある。エラーアンプ１の駆動電流が大きいときは位相補償コンデンサＣ２の充電電流が確保でき、端子Ｔ４の電圧ＶCOMPを小さくできる。定電流源が出力する定電流Ｉ１を小さくすることで位相補償コンデンサＣ２の電荷引き抜き停止電圧を下げることができる。
【００４５】
本発明に係るスイッチング電源回路は電子機器全般に搭載可能であるが、特に低コスト、小型化が必要な次に示す電子機器に用いると好適である。
・カーオーディオなどの車戴機器
・液晶テレビ等各種テレビ、ＤＶＤビデオなどのＡＶ機器
・ＣＤ−ＲＯＭ装置、ＣＤ−Ｒ装置、ＤＶＤ装置などのパソコン周辺機器
・携帯電話機の液晶画面バックライト用ＬＥＤドライバ
上記好適例の中でも、光ストレージ装置、液晶テレビなどの電子機器が特に好適である。
【図面の簡単な説明】
【００４６】
【図１】は、本発明に係るスイッチング電源回路の一構成例を示す図である。
【図２】は、電源回路の各部電流・電圧のタイミングチャートである。
【図３】は、図１に示す本発明に係るスイッチング電源回路の一例を示す図である。
【図４】は、図１に示す本発明に係るスイッチング電源回路の他の例を示す図である。
【図５】は、ヒステリシス特性を有する出力電圧復帰検出回路の構成例を示す図である。
【図６】は、図３及び図４に示すスイッチング電源回路が具備する出力電圧復帰検出回路の一例をそれぞれ示す図である。
【図７】は、本発明に係るスイッチング電源回路の他の構成例を示す図である。
【図８】は、図７に示すスイッチング電源回路が具備し、位相補償コンデンサの電荷引き抜き停止電圧を設定するインバータゲートの一例を示す図である。
【図９】は、図７に示すスイッチング電源回路が具備し、位相補償コンデンサの電荷引き抜き停止電圧を設定するインバータゲートの他の例を示す図である。
【図１０】は、過電流保護機能を有する従来のチョッパレギュレータの一般的な構成を示す図である。
【符号の説明】
【００４７】
１    エラーアンプ
２    基準電圧源
３    ドライブ回路
４    スイッチング素子
５    電流検出用抵抗
６    電流検出用エラーアンプ
７    発振器
８、１５、１６    インバータゲート
９    コンパレータ
１０、１４    ＳＲフリップフロップ
１１、１７    ＮＡＮＤゲート
１２    過電流保護回路
１３    出力電圧復帰検出回路
Ｃ１    出力コンデンサ
Ｃ２    位相補償コンデンサ
ＩＣ１、ＩＣ２    スイッチング電源集積回路
Ｌ１    コイル
ＬＤ１    負荷
Ｍ１、Ｍ２    ＰチャネルＭＯＳ電界効果トランジスタ
Ｍ３    ＮチャネルＭＯＳ電界効果トランジスタ
Ｒ１〜Ｒ３、ｒ４    抵抗
ｒ１〜ｒ３    分割抵抗
ＳＢＤ１    ショットキーバリアダイオード
ＳＷ１、ＳＷ２    スイッチ
Ｔ１〜Ｔ４    端子
ＴO    出力端子
ＶＳ１    電圧源
【図１】
0005089462.tif 000002
【図２】
0005089462.tif 000003
【図３】
0005089462.tif 000004
【図４】
0005089462.tif 000005
【図５】
0005089462.tif 000006
【図６】
0005089462.tif 000007
【図７】
0005089462.tif 000008
【図８】
0005089462.tif 000009
【図９】
0005089462.tif 000010
【図１０】
0005089462.tif 000011