(57)【特許請求の範囲】
【請求項１】
キャリア濃度が１０22個／ｃｍ3以下である半導体Ａと、
前記半導体Ａ内に生じた温度勾配に応じて起電力を取り出し、又は、通電によって前記半導体Ａ内に温度勾配を生じさせるための一対のソース電極Ｓ及びドレイン電極Ｄと、
前記ソース電極Ｓ−前記ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加するためのゲート電極Ｇと、
前記半導体Ａと前記ゲート電極Ｇの間に形成された、絶縁破壊電界が１００ｋＶ／ｃｍ以上である絶縁材料からなるゲート絶縁膜Ｂとを備え、
前記半導体Ａは、ＳｒＴｉＯ3であり、
前記ゲート絶縁膜Ｂは、ＬａＡｌＯ3である
熱電素子。
【請求項２】
前記ゲート電極Ｇは、前記ソース電極Ｓ−前記ドレイン電極Ｄ間の通電方向に沿って複数に分割されている請求項１に記載の熱電素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、熱電素子に関する。
【背景技術】
【０００２】
熱電変換とは、ゼーベック効果やペルチェ効果を利用して、電気エネルギーを冷却や加熱のための熱エネルギーに、また逆に熱エネルギーを電気エネルギーに直接変換することをいう。熱電変換は、
（１）エネルギー変換の際に余分な老廃物を排出しない、
（２）排熱の有効利用が可能である、
（３）材料が劣化するまで継続的に発電を行うことができる、
（４）モータやタービンのような可動装置が不要であり、メンテナンスの必要がない、
等の特徴を有していることから、エネルギーの高効率利用技術として注目されている。
【０００３】
熱エネルギと電気エネルギとを相互に変換できる材料、すなわち、熱電材料の特性を評価する指標としては、一般に、性能指数Ｚ（＝Ｓ2σ／κ、但し、Ｓ：ゼーベック係数、σ：電気伝導度、κ：熱伝導度）、又は、性能指数Ｚと、その値を示す絶対温度Ｔの積として表される無次元性能指数ＺＴが用いられる。ゼーベック係数は、１Ｋの温度差によって生じる起電力の大きさを表す。熱電材料は、それぞれ固有のゼーベック係数を持っており、ゼーベック係数が正であるもの（ｐ型）と、負であるもの（ｎ型）に大別される。また、出力因子ＰＦ（＝σＳ2）も指標として用いられる。
【０００４】
また、熱電材料は、通常、ｐ型の熱電材料とｎ型の熱電材料とを接合した状態で使用される。このような接合対は、一般に、「熱電素子」と呼ばれている。熱電素子の性能指数は、ｐ型熱電材料の性能指数Ｚｐ、ｎ型熱電材料の性能指数Ｚｎ、並びに、ｐ型及びｎ型熱電材料の形状に依存し、また、形状が最適化されている場合には、Ｚｐ及び／又はＺｎが大きくなるほど、熱電素子の性能指数が大きくなることが知られている。従って、性能指数の高い熱電素子を得るためには、性能指数Ｚｐ、Ｚｎの高い熱電材料を用いることが重要である。
【０００５】
このような熱電材料としては、
（１）Ｂｉ−Ｔｅ系、Ｐｂ−Ｔｅ系、Ｓｉ−Ｇｅ系等の化合物半導体、
（２）ＮａxＣｏＯ2（０．３≦ｘ≦０．８）、(ＺｎＯ)mＩｎ2Ｏ3（１≦ｍ≦１９）、Ｃａ3Ｃｏ4Ｏ9等のＣｏ系酸化物セラミックス、
（３）Ｚｎ−Ｓｂ系、Ｃｏ−Ｓｂ系、Ｆｅ−Ｓｂ系等のスクッテルダイト化合物、
（４）ＺｒＮｉＳｎ等のハーフホイスラー化合物、などが知られている。
【０００６】
しかしながら、従来の熱電材料は、熱起電力が３００μＶ／Ｋ以下であり、無次元性能指数ＺＴは１程度である。特に、近年、熱的及び化学的に高い安定性を有する酸化物材料が多数報告されているが、これらの熱電変換性能は、一般に用いられる合金材料より性能が低く、バルク材料のＺＴは０．５程度である。実用レベルの廃熱回収や冷却を行うためには、ＺＴが１以上、より好ましくは２以上の材料が望まれている。
【０００７】
そこでこの問題を解決するために、従来から種々の提案がなされている。
例えば、非特許文献１には、パルスレーザーデポジション法を用いて、ＬａＡｌＯ3単結晶基板の（００１）面上に、絶縁層ＳｒＴｉＯ3（ドープなし、ｎe≪１０15ｃｍ-3）と高伝導層ＳｒＴｉ0.8Ｎｂ0.2Ｏ3（２０％Ｎｂドープ、ｎe＝２．４×１０21ｃｍ-3）とを交互に積層した超格子が開示されている。
同文献には、
（１）  ＳｒＴｉ0.8Ｎｂ0.2Ｏ3層の厚さが１．５６ｎｍ以下（４ユニットセル厚さに相当）になると、室温におけるゼーベック係数が劇的に増加する点、及び、
（２）  ＳｒＴｉ0.8Ｎｂ0.2Ｏ3の厚さが、１ユニットセル厚さになると、室温におけるゼーベック係数がバルクの４．４倍になる点、
が記載されている。
【０００８】
また、非特許文献２には、熱電素子ではないが、厚さ１ｍｍのＳｒＴｉＯ3基板上にＬａＡｌＯ3薄膜を形成し、ＳｒＴｉＯ3−ＬａＡｌＯ3薄膜界面に電界を印加するためのゲート電極を備えたデバイスが開示されている。
同文献には、ＳｒＴｉＯ3−ＬａＡｌＯ3薄膜界面に形成された擬２次元電子ガスによって大きな電界効果応答性が得られること、及び、界面にゲート電圧を印加することによって界面での電子キャリア数及び電気伝導率が大きく変化することが報告されている。
【０００９】
さらに、非特許文献３には、不均一ドーピングや分割を用いて、熱電材料内の温度分布Ｔ(ｒ)に対応して、位置に依存した電気化学ポテンシャルμ(ｒ)を調節し、[Ｅ−μ(ｒ)]／ｅＴ(ｒ)が熱電材料内で一定になるようにすると、熱電変換効率がカルノー効率に近づくことが示唆されている。
【００１０】
【非特許文献１】H.Ohta et al., Nature Materials 6(2007)129
【非特許文献２】S.Thiel et al., Science 313(2006)1942
【非特許文献３】T.E.Humphrey and H.Linke, Phy.Rev.Lett.94(2005)096601
【発明の開示】
【発明が解決しようとする課題】
【００１１】
一般に、熱電性能は、キャリア数によって変化し、熱電性能を最大にするキャリア数が存在する。キャリア数を最適にするためには、材料にドーピングを施す。通常のバルク熱電材料では、混合、焼結、アニール等のプロセスにより材料を作製する。しかしながら、この方法では、材料を均一かつ最適なキャリア数に調整することは困難である。
一方、非特許文献３に記載されているように、キャリアを局所的又は不均一にドーピングすることにより、熱電特性の向上が期待される。しかしながら、従来の製造方法では、材料内に不均一にドーピングを施し、しかも、熱電変換効率が最大となるようにドーピング量を制御するのは困難である。
さらに、非特許文献２には、ＳｒＴｉＯ3−ＬａＡｌＯ3薄膜からなる電界効果応答性に優れた電子デバイスが開示されている。しかしながら、このような電子デバイスを熱電素子に応用した例は、従来にはない。
【００１２】
本発明が解決しようとする課題は、従来の熱電素子とは構造が全く異なり、熱電変換効率が高い新規な熱電素子を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するために本発明に係る熱電素子は、
キャリア濃度が１０22個／ｃｍ3以下である半導体Ａと、
前記半導体Ａ内に生じた温度勾配に応じて起電力を取り出し、又は、通電によって前記半導体Ａ内に温度勾配を生じさせるための一対のソース電極Ｓ及びドレイン電極Ｄと、
前記ソース電極Ｓ−前記ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加するためのゲート電極Ｇと、
前記半導体Ａと前記ゲート電極Ｇの間に形成された、絶縁破壊電界が１００ｋＶ／ｃｍ以上である絶縁材料からなるゲート絶縁膜Ｂとを備え、
前記半導体Ａは、ＳｒＴｉＯ3であり、
前記ゲート絶縁膜Ｂは、ＬａＡｌＯ3である
ことを要旨とする。
【発明の効果】
【００１４】
キャリア濃度は、電気伝導度σとは正の相関があり、ゼーベック係数の絶対値|Ｓ|とは負の相関がある。そのため、キャリア濃度の単なる増加は、電気伝導度σの増加とゼーベック係数の絶対値|Ｓ|の減少を招き、到達可能な出力因子には限界がある。
これに対し、半導体Ａの表面にソース電極Ｓ、ドレイン電極及びゲート電極Ｇを設け、ゲート電極Ｇに電圧を印加すると、ゲート電極Ｇ直下の半導体Ａの表面において、キャリア濃度が変化する。しかも、ゲート電圧がある一定値以上になると、ゲート電極Ｇ直下の半導体Ａの表面においてキャリアが２次元的に閉じこめられ、その量子効果によって巨大な熱起電力が発生する。そのため、電気伝導度σとゼーベック係数の絶対値|Ｓ|を同時に増加させることができ、出力因子を最大にすることができる。
【発明を実施するための最良の形態】
【００１５】
以下に本発明の一実施の形態につて詳細に説明する。
［１．  熱電素子（１）］
図１に、本発明の第１の実施の形態に係る熱電素子の概略構成図を示す。図１において、熱電素子１０は、半導体Ａと、ゲート絶縁膜Ｂと、ソース電極Ｓと、ドレイン電極Ｄと、ゲート電極Ｇとを備えている。
【００１６】
［１．１  半導体Ａ］
半導体Ａは、キャリア濃度が１０22個／ｃｍ3以下である材料からなる。キャリアは、電子又はホールのいずれであっても良い。
半導体Ａは、キャリア濃度が所定の条件を満たすものであれば良く、その組成や結晶構造等は特に限定されるものではない。例えば、半導体Ａは、金属、金属間化合物、半金属、酸化物、炭化物、窒化物、酸窒化物などのいずれであっても良い。また、半導体Ａは、単結晶、多結晶、あるいは、非晶質であっても良い。
【００１７】
これらの中でも、酸化物は、耐熱性に優れた熱電素子が得られるので、半導体Ａの材料として特に好適である。また、酸化物の中でも、遷移金属を含む酸化物は、高い熱電特性を示すので、半導体Ａとして特に好適である。特に、チャネル部には、遷移金属を有し、ｄバンドを介して伝導する材料（例えば、ＳｒＴｉＯ3）を用いるのが好ましい。これは、遷移金属を含む酸化物は、ｄバンドを介して伝導するものが多く、ｄ電子キャリアの電子雲が比較的局在しており、二次元的な閉じこめ効果が顕著であるためである。
半導体Ａとして好適な酸化物としては、具体的には、
（１）  ＳｎＯ2、Ｉｎ2Ｏ3、ＩＴＯ、Ｇａ2Ｏ3などの遷移金属を含まない酸化物、
（２）  ＳｒＴｉ1-xＭxＯ3（Ｍ＝Ｎｂ、Ｖ、Ｔａ。０≦ｘ≦０．５。）、Ｚｎ1-xＭxＯ（Ｍ＝Ａｌ、Ｇａ、Ｉｎ。０≦ｘ≦０．５）、ＮｉＯ、ＴｉＯ2-x（０≦ｘ≦０．５）、Ｃａ3Ｃｏ4Ｏ9、ＮａyＣｏＯ2（０．７≦ｙ≦１．０）、Ｉｎ2-zＲzＯ3(ＺｎＯ)m（Ｒ＝Ａｌ、Ｇａ。ｍ＝１〜１９。０≦ｚ≦１．０）などの遷移金属を含む酸化物、
などがある。半導体Ａは、これらのいずれか１種の材料からなるものでも良く、あるいは、２種以上の材料からなるものでも良い。また、半導体Ａは、上述した材料のみからなるものでも良く、あるいは、上述した材料を主な組成として含む複合体であっても良い。いずれの材料を用いる場合であっても、適切なドーピングを行うことにより、キャリア濃度を調節することができる。
【００１８】
また、半導体Ａは、図１に示すように、バルク材料であっても良く、あるいは、適当な基板(例えば、ガラス基板、表面に絶縁被膜を有するＳｉ基板など)の表面に形成された薄膜であっても良い。さらに、半導体Ａが薄膜からなる場合、半導体Ａは、１種類の材料からなるものでも良く、あるいは、２種以上の異なる材料からなる積層薄膜材料であっても良い。
特に、２種以上の異なる材料からなる積層薄膜材料は、材料の組み合わせ及び薄膜の厚さを最適化することによって、巨大な熱起電力が得られるので、半導体Ａとして好適である。これは、異なる材料を接触させることによって、界面に２次元的に閉じこめられたキャリアが生じるためである。
このような材料の組み合わせとしては、具体的には、ＳｒＴｉＯ3／ＳｒＴｉ1-xＮｂxＯ3、ＴｉＯ2／ＳｒＴｉＯ3、ＢａＴｉＯ3／ＳｒＴｉ1-xＮｂxＯ3、ＳｒＴｉＯ3／Ｌａ1-xＳｒxＴｉＯ3、ＺｎＯ／Ｚｎ1-xＡｌxＯ3（但し、０≦ｘ≦０．５）などがある。
【００１９】
［１．２  ゲート絶縁膜Ｂ］
ゲート絶縁膜Ｂは、半導体Ａ−ゲート電極Ｇ間のキャリアの移動を抑制するためのものであり、半導体Ａとゲート電極Ｇの間に形成される。ゲート絶縁膜Ｂは、絶縁破壊電界が１００ｋＶ／ｃｍ以上である絶縁材料からなる。
ゲート絶縁膜Ｂは、上述の条件を満たす限り、その組成や結晶構造等は特に限定されるものではない。例えば、ゲート絶縁膜Ｂは、上述の条件を満たす限り、金属、金属間化合物、半金属、酸化物、炭化物、窒化物、酸窒化物などのいずれであっても良い。また、ゲート絶縁膜Ｂは、単結晶、多結晶、あるいは、非晶質であっても良い。
さらに、ゲート絶縁膜Ｂは、欠陥のない均一な膜が好ましい。また、絶縁性を向上させるために、２種類以上の多層膜としても良い。また、ＢａＴｉＯ3、ＳｒＴｉＯ3、Ｐｂ(Ｚｒ、Ｔｉ)Ｏ3、Ｔａ2Ｏ5のような強誘電体材料は、誘電率が大きく、伝導キャリアを誘起させやすいので、ゲート絶縁膜Ｂとして好ましい。
【００２０】
これらの中でも、ある種の酸化物は、絶縁破壊電界が高いので、ゲート絶縁膜Ｂとして特に好適である。
ゲート絶縁膜Ｂとして好適な酸化物としては、具体的には、ＴｉＯ2、Ｐｂ(Ｚｒ、Ｔｉ)Ｏ3、Ｔａ2Ｏ5、ＳｒＴｉＯ3、ＬａＡｌＯ3、ＺｒＯ2、ＳｒＺｒＯ3、ＭｇＯ、ＳｉＯ2、Ｓｉ3Ｎ4、ＢａＴｉＯ3、Ａｌ2Ｏ3、ＩｎＧａＯ3(ＺｎＯ)m（ｍ＝１〜１９）、ＨｆＯ2などがある。ゲート絶縁膜Ｂは、これらのいずれか１種の材料からなるものでも良く、あるいは、２種以上の材料からなるものでも良い。また、ゲート絶縁膜Ｂは、上述した材料のみからなるものでも良く、あるいは、上述した材料を主な組成として含む複合体であっても良い。
【００２１】
半導体Ａとゲート絶縁膜Ｂとの組み合わせは、特に限定されるものではないが、材料の組み合わせを最適化すると、界面に２次元的な伝導キャリアを誘起させることができる。その結果、量子効果により巨大な熱起電力が得られる。
このような効果が得られる半導体Ａ／ゲート絶縁膜Ｂ組み合わせとしては、具体的には、ＳｒＴｉＯ3／ＬａＡｌＯ3、ＳｒＴｉＯ3／ＴｉＯ2、ＬａＡｌＯ3／ＭｇＯ、ＳｒＴｉＯ3／Ａｌ2Ｏ3、ＴｉＯ2／ＬａＡｌＯ3、ＴｉＯ2／Ａｌ2Ｏ3、ＺｎＯ／Ａｌ2Ｏ3などがある。
【００２２】
なお、半導体Ａ−ゲート電極Ｇ間のキャリアの移動を他の方法により実質的に抑制できる場合には、ゲート絶縁膜Ｂを省略することができる。
ゲート絶縁膜Ｂを省略できる場合としては、具体的には、
（１）  半導体Ａとゲート電極Ｇとを直接、接触させたときに、界面にショットキーバリアーが形成される場合、
（２）  半導体Ａのキャリア濃度が極端に低い場合（例えば、キャリア濃度が１０13個／ｃｍ3以下である場合）、
などがある。
【００２３】
［１．３  ソース電極Ｓ及びドレイン電極Ｄ］
ソース電極Ｓ及びドレイン電極Ｄは、半導体Ａ内に生じた温度勾配に応じて起電力を取り出し、又は、通電によって半導体Ａ内に温度勾配を生じさせるための一対の電極である。
半導体Ａ内に温度勾配が生じた場合において、ソース電極Ｓ−ドレイン電極Ｄの通電方向が温度勾配の方向（熱流束の方向）に対して垂直であるとき（すなわち、ソース電極Ｓとドレイン電極Ｄとの間に温度差が生じないとき）には、ソース電極Ｓ−ドレイン電極Ｄ間に起電力は発生しない。一方、ソース電極Ｓ−ドレイン電極Ｄの通電方向が温度勾配の方向に対して非垂直であるとき（すなわち、ソース電極Ｓとドレイン電極Ｄとの間に温度差が生じたとき）には、ソース電極Ｓ−ドレイン電極Ｄ間に起電力が発生する。
また、ソース電極Ｓ−ドレイン電極Ｄ間に電流を流すと、半導体Ａに含まれる優勢キャリアの種類及び通電方向に応じて、いずれか一方が冷接点となり、他方が温接点となる。
【００２４】
ソース電極Ｓ及びドレイン電極Ｄの材料は、半導体Ａとの間で通電が可能なものであればよい。ソース電極Ｓ及びドレイン電極Ｄの材料としては、具体的には、Ｔｉ、ＩＴＯ、Ａｌ、ＺｎＯ、Ｃｕ、Ｎｉ、Ａｕ、Ａｇ、Ｓｉ、又は、これらの少なくとも１種以上を含む多層膜などがある。
また、ソース電極Ｓ及びドレイン電極Ｄの形状、配置等は、特に限定されるものではなく、目的に応じて任意に選択することができる。
【００２５】
［１．４  ゲート電極Ｇ］
ゲート電極Ｇは、ソース電極Ｓ−ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加するための電極である。
ゲート電極Ｇの材料は、半導体Ａに所定の電界を印加することが可能なものであればよい。ゲート電極Ｇの材料としては、具体的には、Ｔｉ、Ｓｉ、ＩＴＯ、ＺｎＯ、Ａｌ、Ｃｕ、Ｎｉ、Ａｕ、Ａｇ、又は、これらの少なくとも１種以上を含む多層膜などがある。
【００２６】
ゲート電極Ｇの形状、配置等は、特に限定されるものではなく、ソース電極Ｓ−ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加することができるものであればよい。
例えば、図１に示すように、ソース電極Ｓとドレイン電極Ｄが形成された面と同一面上に、必要に応じてゲート絶縁膜Ｂを形成し、半導体Ａの表面又はゲート絶縁膜Ｂの表面にゲート電極Ｇを形成しても良い。
あるいは、図示はしないが、ソース電極Ｓとドレイン電極Ｄが形成された面とは反対側の面に、必要に応じてゲート絶縁膜Ｂを形成し、半導体Ａの裏面又はゲート絶縁膜Ｂの表面にゲート電極Ｇを形成しても良い。
あるいは、図示はしないが、半導体Ａが薄膜である場合、基板（例えば、ガラス基板）の表面にゲート電極Ｇを形成し、その上に必要に応じてゲート絶縁膜Ｂを形成し、その上に半導体Ａからなる薄膜、並びに、ソース電極Ｓ及びドレイン電極Ｄを形成しても良い。
あるいは、図示はしないが、ゲート電極Ｇを兼ねた基板（例えば、シリコン基板）表面に、必要に応じてゲート絶縁膜Ｂを形成し、その上に半導体Ａからなる薄膜、並びに、ソース電極Ｓ及びドレイン電極Ｄを形成しても良い。
【００２７】
さらに、図１に示す例において、ゲート電極Ｇは、ソース電極Ｓとドレイン電極Ｄの間に形成されているが、ゲート電極Ｇの配置は、これに限定されるものではなく、ソース電極Ｓ−ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加することができる配置であればよい
また、ゲート電極Ｇは、ソース電極Ｓ−ドレイン電極Ｄ間のチャネル内にキャリアを引き寄せるためのものであるので、半導体Ａのいずれか一方の面に形成されていればよいが、ゲート電極Ｇと対になる電極（バックゲート）をゲート電極Ｇが形成された面とは反対の面に形成し、ゲート電極Ｇ−バックゲート間で電界を発生させても良い。
【００２８】
［２．  熱電素子（２）］
図２に、本発明の第２の実施の形態に係る熱電素子の概略構成図を示す。図２において、熱電素子２０は、半導体Ａ（図示せず）と、ゲート絶縁膜Ｂ（図示せず）と、ソース電極Ｓと、ドレイン電極Ｄと、ゲート電極Ｇ1〜Ｇ6とを備えている。これらの内、半導体Ａ、ゲート絶縁膜Ｂ、ソース電極Ｓ、及び、ドレイン電極Ｄの詳細については、第１の実施の形態と同様であるので、説明を省略する。
【００２９】
本実施の形態において、ゲート電極Ｇ1〜Ｇ6は、ソース電極Ｓ−ドレイン電極Ｄ間の通電方向に沿って（又は、温度勾配の方向に沿って）、複数に分割されている。この点が、第１の実施の形態と異なる。
図２に示す例においては、ゲート電極ＧをＧ1〜Ｇ6の６個に分割し、ソース電極Ｓ−ドレイン電極Ｄ間に均等に配置しているが、ゲート電極Ｇ1〜Ｇ6の分割数、配置等は、特に限定されるものではなく、通電方向に沿って、独立にゲート電圧を加えることが可能なものであればよい。ゲート電極Ｇ1〜Ｇ6に関するその他の点については、第１の実施の形態と同様であるので、説明を省略する。
【００３０】
［３．  動作条件］
最適な動作温度は、チャネル部の材料特性に依存する。動作雰囲気も材料特性を顕著に変化させない条件である必要がある。例えば、高温大気中でチャネル部のキャリアが減少するようであれば、低温又は不活性雰囲気中で作動させることが望ましい。
【００３１】
［４．  熱電素子の作用］
一般に、熱電材料において、キャリア濃度は、電気伝導度σとは正の相関があり、ゼーベック係数の絶対値|Ｓ|とは負の相関がある。そのため、ドーピングによりキャリア濃度を増加させる従来の方法では、電気伝導度σの増加とゼーベック係数の絶対値|Ｓ|の減少を招き、到達可能な出力因子には限界がある。
【００３２】
これに対し、半導体Ａの表面にソース電極Ｓ、ドレイン電極Ｄ及びゲート電極Ｇを設け、ゲート電極Ｇに電圧を印加すると、ゲート電極Ｇ直下の半導体Ａの表面において、キャリア濃度が変化する。例えば、ｎ型伝導を有するＳｒＴｉＯ3の表面にゲート電極Ｇを形成し、正のゲート電圧を印加すると、伝導電子をチャネル部に局在させることができる。一方、ｐ型伝導を有するＣｏ3Ｃｏ4Ｏ9の表面にゲート電極Ｇを形成し、負のゲート電圧を印加すると、伝導ホールをチャネル部に局在させることができる。
さらに、キャリアは半導体Ａの表面に局在しているので、ゲート電圧がある一定値以上になると、ゲート電極Ｇ直下の半導体Ａの表面又は半導体Ａとゲート絶縁膜Ｂの界面においてキャリアが２次元的に閉じこめられる。その結果、その量子効果によって巨大な熱起電力が発生する。そのため、電気伝導度σとゼーベック係数の絶対値|Ｓ|とを同時に増加させることができ、出力因子を最大にすることができる。
【００３３】
また、例えば、ＳｒＴｉＯ3とＴｉＯ2とを接触させると、これらの界面において２次元的に閉じこめられた電子キャリアが生じ、その量子効果により巨大な熱起電力が生ずる。このＳｒＴｉＯ3及びＴｉＯ2を、それぞれ、半導体Ａ及びゲート絶縁膜Ｂに用いて本発明に係る熱電素子を構成すると、界面に２次元的に閉じこめられた電子キャリアが生ずるだけでなく、界面の電子キャリア数をゲート電圧により制御することができる。この点は、このような材料の組み合わせからなる積層薄膜を半導体Ａとして用いた場合も同様である。そのため、ゲート電圧を制御することによって、出力因子を最大にすることができる。
【００３４】
さらに、ゲート電極Ｇをソース電極Ｓ−ドレイン電極Ｄ間の通電方向に沿って複数に分割すると、位置に応じてチャネル内のキャリア濃度を変化させることができる。そのため、半導体Ａ内の温度分布に応じて、半導体Ａ内のキャリア分布が一定となるように、独立にゲート電圧を制御すると、熱電変換効率をカルノー効率に近づけることができる。
【実施例】
【００３５】
（実施例１）
［１．  熱電素子の作製］
ＳｒＴｉＯ3単結晶（結晶方位（１００）、１０ｍｍ×１０ｍｍ×０．５ｍｍ、新光社製）を大気中１２００℃、３０ｍｉｎ加熱することにより、表面をＳｒＴｉＯ3  １単位格子（約０．４ｎｍ）のステップとテラスのみからなる超平坦化した。この超平坦基板表面上にパルスレーザー堆積法（ＫｒＦエキシマレーザー、基板加熱なし）により、図１に示す熱電素子（トップゲート型ＳｒＴｉＯ3電界効果トランジスタ）を作製した。ソース電極Ｓ、ドレイン電極ＤはＴｉ蒸着膜であり、厚さは２０ｎｍとした。ゲート絶縁膜ＢとしてアモルファスＬａＡｌＯ3を１５０ｎｍ堆積させた後、ゲート電極Ｇ（Ｔｉ、２０ｎｍ）を蒸着した。
【００３６】
［２．  試験方法及び結果］
［２．１  熱電素子のトランジスタ動作特性］
作製した熱電素子のチャネルはｎ型であり、ゲート電極Ｇに正の電界を印加することにより、チャネルに伝導電子が蓄積され、Ｓ−Ｄ電極間が低抵抗化する。図３に、熱電素子の出力特性（室温）を示す。Ｉ−Ｖカーブには明瞭なピンチオフが見られ、ゲート電圧の増加に伴い電流が増加する典型的なｎ型電界効果トランジスタ特性が得られた。また、ＯＮ／ＯＦＦ比は１０6オーダーであり、ゲート電圧によってチャネルの伝導電子濃度が広範囲で制御できることがわかった。
【００３７】
［２．２  熱電素子の熱電特性］
上述のトランジスタ動作特性測定におけるＳ電極及びＤ電極上に、それぞれ、１本ずつ熱電対（Ｋタイプ）を接触させ、温度をモニターした。ヒーターとペルチェクーラーを用いてＳ−Ｄ電極間に２〜１０Ｋの温度差を付与することにより、熱起電力−温度差の関係を測定した。得られた直線の傾きから、ゼーベック係数Ｓを算出した。この際、測定された電極間の温度差を実際のチャネルの温度差に換算するための校正値を予め評価した。
【００３８】
図４（Ａ）に、ゲート電圧を０〜３８Ｖと変化させた時のゼーベック係数|Ｓ|、及びシート電気伝導度σxxを示す。トランジスタのチャネル部は、２００μｍ×２００μｍである。ゼーベック係数Ｓの符号は、すべて負であった。これは、ゲート電圧によって誘起されたキャリアが電子であることを示す。
ゲート電圧が１６Ｖ以下の領域では、ゼーベック係数Ｓの絶対値は減少し、ゲート電圧によってゼーベック係数Ｓの制御が可能であることが示された。これは、ゲート電圧増加に伴い、チャネルの伝導電子濃度が増加したためと考えられる。
【００３９】
実際、この領域において、予め測定されたＳｒＴｉＯ3バルクのゼーベック係数Ｓとキャリア濃度の関係から伝導電子濃度ｎeを見積もると、図４（Ｂ）に示すように、ゲート電圧とＬｏｇ(ｎe)が比例していることがわかる。一方、シート電気伝導度σxxは、ゲート電圧に伴い増加した。ゲート電圧が小さい領域では、ゼーベック係数Ｓの絶対値は大きいが、電気伝導度σが小さいため、熱電素子としての性能は低い。
シート電気伝導度σxxは、ｅｎeμeｔで表される。ここで、ｅは電荷素量、μeは電子移動度、ｔはチャネルの深さである。すなわち、σxx／(ｅ・ｎe)＝μeｔである。この量を図４（Ｂ）にプロットしたところ、ゲート電圧が１６Ｖ以下の領域でほぼ一定であった。これは、電子移動度μe及びチャネルの深さｔがゲート電圧によらず一定であることを示唆する。
【００４０】
さらにゲート電圧を上げていくと、図４（Ａ）に示すように、ゼーベック係数Ｓの絶対値が増大し、ゲート電圧が３０Ｖ以上でゼーベック係数Ｓは、−４５０μＶ／Ｋであった。この領域では、シート電気伝導度σxxが１００μＳ・sq.-1以上であり、熱電素子として優れた性能であることがわかる。ＶG＝３０Ｖにおいて、出力因子ＰＦ（＝σＳ2）を評価すると、ＰＦ（Ｗ／ｍＫ2）＝３×１０11／ｔ（ｍ）を得た。ここで、チャネル深さｔ＝１〜１０ｎｍとすると、ＰＦ（Ｗ／ｍＫ2）＝３×１０-2〜３×１０-3となり、バルクＳｒＴｉＯ3の値の１０〜１００倍である。
【００４１】
ゲート電圧が高い領域でゼーベック係数Ｓが増大する理由は、チャネル深さｔがゲート電圧の電界効果によって小さくなり、キャリアがゲート絶縁膜Ｂとチャネル部の界面に局在することによって、２次元的な閉じこめ効果が生じたと考えられる。キャリア濃度は、ゲート電圧によって単調に増加すると仮定し、σxx／（ｅｎe）＝μeｔをプロットした（図４（Ｂ））。
バンド構造の変化がないため、電子移動度μeは、ゲート電圧に対してほぼ一定と考えられる。従って、この結果より、ゲート電圧が１６Ｖ以上の領域で、チャネル深さが１桁以上小さくなっていることがわかる。ＶG＝３０Ｖにおいて、推定される伝導電子密度から見積もったバルクＳｒＴｉＯ3のゼーベック係数Ｓは−６３μＶ／Ｋであり、本素子では２次元的な閉じこめ効果によって、その７倍の値（−４５０μＶ／Ｋ）を得ている。
以上の結果より、本発明の素子構造によって、優れた熱電性能を有することがわかった。
【００４２】
［２．３  熱電素子のメモリー特性］
図５に、ゲート電圧（Ｖ）を−１０→＋５→−１０→＋８→−１０→＋１０→−１０とスイープさせた時のドレイン電流（ＩDS）を示す。このように正のゲート電圧を印加すると、チャネルに伝導電子が引き寄せられるが、その伝導電子はゲート電圧をゼロにしても消えないため、トランジスタがオンになった状態を維持する。ゲート電圧をしきい値以下にすると、ドレイン電流は再びオフ状態まで下がり、初期状態に復帰する。このようなメモリー機能は、非特許文献２でも報告されているが、詳細なメカニズムはまだ不明である。おそらく、ＳｒＴｉＯ3基板とＬａＡｌＯ3ゲート絶縁膜の界面に正に帯電したトラップ準位が存在するためと考えられる。
【００４３】
このメモリー特性を利用することにより、次のような動作が可能である。すなわち、本発明の熱電素子のゲート電圧を一度、ＰＦの高い状態になるように一定時間印加させると、その後ゲート電圧をゼロにしても熱電素子として高い性能を維持することができる。これは、ゲート電圧を印加し続けるための電源や配線が不要なため、低コスト化や信頼性の向上が実現できる。また、ゲート電圧に熱電素子をオンにする正のパルス又はオフにする負のパルスを印加することにより、発電又は冷却が必要なときのみに動作させることができる。
なお、図５には、ゲートリーク電流ＩGSも示した。ＩGSは１０-9Ａ以下であり、ゲート絶縁膜のリークがほとんど無いことがわかる。
【００４４】
（実施例２）
［１．  熱電素子の作製］
図２に示す多ゲート電極型熱電素子を作製した。多ゲート電極型熱電素子の製造方法は、ゲート電極を６個に分割した以外は、実施例１と同一とした。
［２．  試験方法及び結果］
ソース電極Ｓをドレイン電極Ｄより高い温度に保持し、ゲート電極Ｇ1〜Ｇ6に、それぞれ電圧を印加した。Ｇ1〜Ｇ6すべてに同じ電圧を印加した場合に比べて、ＶG1＜ＶG2＜ＶG3＜ＶG4＜ＶG5＜ＶG6とした場合の方が、出力因子ＰＦの向上が顕著であった。
【００４５】
以上、本発明の実施の形態について詳細に説明したが、本発明は上記実施の形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の改変が可能である。
【産業上の利用可能性】
【００４６】
本発明に係る熱電素子は、
（１）太陽熱発電器、海水温度差熱電発電器、化石燃料熱電発電器、工場排熱や自動車排熱の回生発電器等の各種の熱電発電器、
（２）光検出素子、レーザーダイオード、電界効果トランジスタ、光電子増倍管、分光光度計のセル、クロマトグラフィーのカラム等の精密温度制御装置、
（３）恒温装置、冷暖房装置、冷蔵庫、時計用電源
などに使用することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施の形態に係る熱電素子の概略構成図である。
【図２】本発明の第２の実施の形態に係る熱電素子の概略構成図である。
【図３】熱電素子のトランジスタ動作特性を示す図である。
【図４】図４（Ａ）は、ゲート電圧ＶGとゼーベック係数|Ｓ|及びシート電気伝導度σxxとの関係を示す図であり、図４（Ｂ）は、ゲート電圧ＶGとキャリア濃度ｎe及びσxx／(ｅ・ｎe）との関係を示す図である。
【図５】熱電素子のメモリー特性を示す図である。
【符号の説明】
【００４８】
１０    熱電素子
Ａ      半導体
Ｂ      ゲート絶縁膜
Ｓ      ソース電極
Ｄ      ドレイン電極
Ｇ      ゲート電極
【図１】
0004872050.tif 000002
【図２】
0004872050.tif 000003
【図３】
0004872050.tif 000004
【図４】
0004872050.tif 000005
【図５】
0004872050.tif 000006