(57)【特許請求の範囲】
【請求項１】
第１のコンデンサと、該第１のコンデンサと並列に接続または切断することができる第２のコンデンサと、前記第１のコンデンサの両端電圧と等しい電圧となるよう前記第２のコンデンサを充放電する充放電回路、とを有し、
前記第２のコンデンサを前記第１のコンデンサに並列に接続する前に、前記充放電回路により前記第２のコンデンサの両端電圧を前記第１のコンデンサの両端電圧と等しくしてから、前記第２のコンデンサを前記第１のコンデンサに並列に接続し、
前記充放電回路は、前記第１のコンデンサの両端がそれぞれ入力に接続された２つのボルテージフォロワを有することを特徴とする可変容量回路。
【請求項２】
請求項１に記載の可変容量回路を備えることを特徴とする誤差増幅回路。
【請求項３】
請求項２に記載の誤差増幅回路を備えることを特徴とするスイッチング電源。

【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチング電源およびその制御回路に用いる誤差増幅器に関し、特にスイッチング電源が電流連続モードと不連続モードのどちらにも適切な応答ができるよう、位相補償のためのコンデンサを切り換えることのできる誤差増幅回路およびそれに用いることのできる可変容量回路に関する。
【背景技術】
【０００２】
図６は、スイッチング電源の一般的な構成を示すブロック図である。スイッチング電源には、インバータやコンバータなど様々なものがあるが、ここではその一例としてＤＣ−ＤＣコンバータを示している。
図６に示すＤＣ−ＤＣコンバータは、スイッチング素子としてのＰチャネルＭＯＳトンランジスタＰ１，同期整流素子としてのＮチャネルＭＯＳトンランジスタＮ１，インダクタＬ，出力コンデンサＣｏ，出力電圧Ｖｏｕｔを検出するための分圧用抵抗Ｒ１，Ｒ２，基準電圧Ｖｒｅｆを出力する基準電圧源１０，抵抗Ｒ１，Ｒ２で分圧した出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆと比較して誤差信号Error Signalを出力する誤差増幅回路２０，出力電圧Ｖｏｕｔの分圧と誤差増幅回路２０を結ぶ抵抗Ｒ３，誤差増幅回路２０の出力である誤差信号Error Signalをこれに対応したデューティ比をもつスイッチングパルスに変換するデューティ変換回路３０，スイッチングパルスに従いＰチャネルＭＯＳトンランジスタＰ１およびＮチャネルＭＯＳトンランジスタＮ１を駆動するドライブ回路４０および出力端子ＯＵＴを有している。出力端子には負荷５０が接続されている。また、ＶｉｎはＤＣ−ＤＣコンバータへの入力電圧である。ＤＣ−ＤＣコンバータはこの構成により、出力電圧Ｖｏｕｔの抵抗Ｒ１，Ｒ２による分圧が基準電圧Ｖｒｅｆに等しくなるようＰチャネルＭＯＳトンランジスタＰ１とＮチャネルＭＯＳトンランジスタＮ１のオン・オフを制御する。なお、ＮチャネルＭＯＳトンランジスタＮ１はＰチャネルＭＯＳトンランジスタＰ１に対し相補的にオン・オフするもので、転流ダイオードに置き換える場合もある。
【０００３】
ここで、誤差増幅回路２０には抵抗およびコンデンサ（容量）からなる位相補償素子が接続されている。位相補償素子は、誤差増幅回路２０がＤＣ−ＤＣコンバータを安定に動作させること、および外乱に対し高速に応答させるという機能を果たすよう、誤差増幅回路２０の特性を調整するものである。
図７は、図６のＤＣ−ＤＣコンバータにおいて、演算増幅回路２１を用いて誤差増幅回路２０を構成した例を示す図である。演算増幅回路２１の反転入力端子には抵抗Ｒ３の一端が接続され、非反転入力端子には基準電圧Ｖｒｅｆが入力されている。抵抗Ｒ１とＲ３の直列回路の両端にコンデンサＣ１からなる第１の位相補償素子が並列に接続されるとともに、演算増幅回路２１の出力端子と反転入力端子の間に抵抗Ｒ４とコンデンサＣ２の直列回路からなる第２の位相補償素子が接続されている。この構成により、演算増幅回路２１は抵抗Ｒ１，Ｒ２による分圧と基準電圧Ｖｒｅｆの差を増幅した電圧である誤差信号Error Signalを出力する。デューティ変換回路３０はＰＷＭコンパレータ３１と発振回路３２から構成される。発振回路３２から出力される信号Ｖｏｓｃは、定周期・定振幅の三角波や鋸波などである。ＰＷＭコンパレータ３１の反転入力端子および非反転入力端子には、それぞれ誤差信号Error Signalおよび信号Ｖｏｓｃが入力される。ＰＷＭコンパレータ３１は誤差信号Error Signalおよび信号Ｖｏｓｃを比較し、その大小関係に基づきスイッチングパルスを生成する。
【０００４】
図８は、図６のＤＣ−ＤＣコンバータにおいて、トランスコンダクタンスアンプ（Ｇｍアンプ）２２を用いて誤差増幅回路２０を構成した例を示す図である。トランスコンダクタンスアンプ２２のマイナス（−）入力端子には抵抗Ｒ３の一端が接続され、プラス（＋）入力端子には基準電圧Ｖｒｅｆが入力されている。トランスコンダクタンスアンプ２２の出力端子と接地電位の間に抵抗Ｒ５とコンデンサＣ３の直列回路からなる位相補償素子兼電流／電圧変化素子が接続されている。この構成により、トランスコンダクタンスアンプ２２は抵抗Ｒ１，Ｒ２による分圧と基準電圧Ｖｒｅｆの差に応じた電流を出力し、その電流を抵抗Ｒ５とコンデンサＣ３の直列回路に流すことにより、電圧信号である誤差信号Error Signalを発生させる。なお、デューティ変換回路３０の構成は図７と同じである。
スイッチング電源では、インダクタＬに電流が常に流れ続けている電流連続モードと、そうではない電流不連続モードの２つの状態がある。（インダクタＬをトランスの巻線に置き換えれば、フライバック型やフォワード型のコンバータも同じである。）電流連続モードは負荷がある程度以上重い場合で、常にインダクタＬに電流が流れていないと負荷電流を賄えない状態である。電流不連続モードは負荷が軽い状態に相当し、常にインダクタＬに電流を流すと負荷が消費する電流以上の電流を供給することになるので、スイッチング周期の一部はインダクタ電流をゼロとして、供給電流と消費電流のバランスをとっている状態である。電流不連続モードでは一部非線形な状態が存在するので、スイッチング電源のループ特性は電流連続モードと電流不連続モードとで異なってくる。従い、スイッチング電源のループ特性を適切なものに保つためには、誤差増幅回路２０の特性を電流連続モードと電流不連続モードとで切り換える必要がる。上述のように、誤差増幅回路２０の特性を調整するのが位相補償素子であるから、この位相補償素子を電流連続モードと電流不連続モードとで切り換える必要がある。
【０００５】
スイッチング電源の誤差増幅回路に関しては、特許文献１に、位相補償回路を複数設けて入出力条件により切り換えるようにした昇降圧スイッチングレギュレータが開示されている。特許文献１の昇降圧スイッチングレギュレータは、入力電圧が低く昇圧動作となるときと、入力電圧が高く降圧動作となるときとで位相補償回路を切り換えるものである。特許文献１では、具体的な位相補償素子として抵抗しか示されていないが、位相補償素子を含む誤差増幅回路やスイッチング電源の制御回路を半導体集積回路で実現するとき、抵抗は半導体集積回路の中では大きな面積を占めることや、温度特性などの特性値の精度を上げることが難しいことなどから、位相補償素子の切換をコンデンサの切り換えで行いたいという要求がある。
コンデンサの切り換えについては、例えば特許文献２に、演算増幅器とコンデンサ（特許文献２ではキャパシタンス）を組み合わせたゲイン可変演算増幅器において、ゲインの増大にともない位相補償用コンデンサの値が小さくなるよう位相補償用コンデンサを切り換えるものが開示されている。このようなコンデンサの切り換えは図９に示すように、スイッチのオン・オフで行われる。図９において、ＣＡは回路に常時接続されているコンデンサ、ＣＢは状況によりコンデンサＣＡに並列に接続または切り離されるコンデンサ、端子Ｎ１，Ｎ２はコンデンサＣＡが接続されている回路の節点、ＳＷ１，ＳＷ２はトランジスタなどのスイッチ、端子ＣＮＴはスイッチのオン・オフを制御する信号が外部から入力される端子である。端子Ｎ１，Ｎ２は、例えば、図７の抵抗Ｒ４とコンデンサＣ２の接続点および演算増幅回路２１の出力端子に相当する。端子ＣＮＴからの制御信号に従いＳＷ１，ＳＷ２が同時にオンまたは同時にオフすることにより、コンデンサの切り換え（すなわち容量値の切り換え）を行う。
【特許文献１】特開２００５−１１０４６８号公報
【特許文献２】特開２０００−２０１０３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
コンデンサの切り替えはスイッチング電源の動作中に行うので、コンデンサＣＡの両端電圧はゼロでない。図９のような回路で、容量値を増加させる場合、すなわちコンデンサＣＡにコンデンサＣＢを並列接続させる場合、コンデンサＣＡの電荷の一部がコンデンサＣＢに分配されてしまい、コンデンサＣＡの両端電圧が変化してしまう。これは、誤差増幅回路２０の出力である誤差信号Error Signalが急変することを意味する。このため、スイッチング電源の出力が変動してしまうなど、スイッチング電源の安定性に悪影響を与えてしまうという問題が生じてしまう。
この発明は上記の課題を解決し、スイッチング電源の安定性に悪影響を与えない可変容量回路、誤差増幅回路、およびスイッチング電源を提供することを目的とする。
【課題を解決するための手段】
【０００７】
そこで、上記課題を解決するために、請求項１に係る発明は、第１のコンデンサと、該第１のコンデンサと並列に接続または切断することができる第２のコン デンサと、前記第１のコンデンサの両端電圧と等しい電圧となるよう前記第２のコンデンサを充放電する充放電回路、とを有する可変容量回路であって、前記第 ２のコンデンサを前記第１のコンデンサに並列に接続する前に、前記充放電回路により前記第２のコンデンサの両端電圧を前記第１のコンデンサの両端電圧と等しくしてから、前記第２のコンデンサを前記第１のコンデンサに並列に接続し、前記充放電回路は、前記第１のコンデンサの両端がそれぞれ入力に接続された２つのボルテージフォロワを有することを特徴とする。
請求項２に係る発明は、請求項１の発明に係る可変容量回路を備えることを特徴とする誤差増幅回路に係るものである。
【０００８】
請求項３に係る発明は、請求項２の発明に係る誤差増幅回路を備えることを特徴とするスイッチング電源に係るものである。
【発明の効果】
【０００９】
この発明の可変容量回路、誤差増幅回路、およびスイッチング電源は、第２のコンデンサを第１のコンデンサに並列に接続する前に、充放電回路により第２のコンデンサの両端電圧を第１のコンデンサの両端電圧と等しくしてから第１のコンデンサに並列に接続するので、第１および第２のコンデンサ間で電荷の再分配が生じない。このため、位相補償用コンデンサを切り換えても誤差信号Error Signalが変化せず、スイッチング電源の安定性に悪影響を与えない。
【発明を実施するための最良の形態】
【００１０】
以下、図面を用いて本発明の可変容量回路、誤差増幅回路、およびスイッチング電源について説明する。
図１は本発明に係る可変容量回路に係る第１の実施例である。図９と共通する部位には同じ符号を付し、詳細な説明は省略する。図１に示す可変容量回路は図９の可変容量回路に対し、ボルテージフォロワＶＦ１，ＶＦ２，スイッチＳＷ３，ＳＷ４およびインバータＩＮＶ１が付加されたものになっている。この可変容量回路の動作は以下のとおりである。まず、コンデンサＣＢがコンデンサＣＡから切り離されている状態では、端子ＣＮＴからの制御信号（これもＣＮＴとする）はＬ（Ｌｏｗ）となっていて、これによりスイッチＳＷ１，ＳＷ２はオフ（遮断）となっている。一方、スイッチＳＷ３，ＳＷ４にはインバータＩＮＶ１により制御信号ＣＮＴの反転信号Ｈ（Ｈｉｇｈ）が与えられてオン（導通）している（スイッチＳＷ１〜ＳＷ４は制御信号がＨのときオン、Ｌのときオフするものとする。以下同様。）。このとき、ボルテージフォロワＶＦ１，ＶＦ２によりコンデンサＣＢの両端電圧はコンデンサＣＡの両端電圧に等しいものになっている。すなわち、ボルテージフォロワＶＦ１，ＶＦ２はコンデンサＣＢに対する充放電回路になっている。また、この動作、すなわちコンデンサＣＡの両端電圧に追従してコンデンサＣＢを充放電する動作はボルテージフォロワＶＦ１，ＶＦ２を介して行っているので、コンデンサＣＡの端子に影響を与えない。コンデンサＣＢをコンデンサＣＡに接続する場合は、制御信号ＣＮＴをＨにする。これにより、スイッチＳＷ３，ＳＷ４がオフし、スイッチＳＷ１，ＳＷ２がオンしてコンデンサＣＢがコンデンサＣＡに直接接続される。このとき、両端電圧が等しいコンデンサを並列接続されるので電荷の再分配が起こらず、従い両端電圧も変化せず、コンデンサＣＡ，ＣＢが接続されている回路に余計な擾乱を与えることがない。再度、コンデンサＣＢを切断する場合は、制御信号をＬにする。なお、ボルテージフォロワＶＦ１，ＶＦ２は図２に示すように、演算増幅回路ＯＰＡを用いて構成される入力電圧ＩＮと出力電圧ＯＵＴが等しいインピーダンス変換素子であり、本発明はこのインピーダンス変換特性を用いたものである。以下に示す実施例のボルテージフォロワの構成も同様である。
【００１１】
図１の端子Ｎ１またはＮ２の出力インピーダンスが充分低い場合は、すなわち当該端子からコンデンサＣＢに端子に電荷を供給しても当該端子の電位が変動しない場合は、ボルテージフォロワＶＦ１とスイッチＳＷ１，ＳＷ３、またはボルテージフォロワＶＦ２とスイッチＳＷ２，ＳＷ４を省略して、端子Ｎ１またはＮ２とコンデンサＣＢの端子を直接接続してもよい。この場合、端子Ｎ１またはＮ２とコンデンサＣＢの端子を接続する結線はコンデンサＣＢに対する充放電回路の一部となる。ボルテージフォロワを１つとした実施例２を図３に示す。図３は、端子Ｎ２の出力インピーダンスが低い場合であり、図１のボルテージフォロワＶＦ２とスイッチＳＷ２，ＳＷ４が省略され、端子Ｎ２とコンデンサＣＢの端子が直接接続されている。この場合、端子Ｎ２はコンデンサＣＡ,ＣＢの一端に対し、コンデンサＣＡ,ＣＢを充放電する電荷の供給または引き抜きを常時行っている。
図４は、本発明に係る演算増幅回路を用いた誤差増幅回路の実施例である。この誤差増幅回路は、図６，７のＤＣ−ＤＣコンバータにおいて演算増幅回路２０に替わり適用されて、本発明のスイッチング電源を構成するものである。図４の誤差増幅回路について以下説明を行うが、図７と共通する部位には同じ符号を付して、詳細な説明は省略する。
図４の誤差増幅回路は、図７の演算回路２０における位相補償素子を構成するコンデンサＣ１，Ｃ２にそれぞれコンデンサＣ１１，Ｃ２１を接続または切断して、位相補償素子の容量値を切り換えられるようにしたものである。すなわち、図４の誤差増幅回路は、図７の演算回路２０に対し、コンデンサＣ１１，Ｃ２１，スイッチＳＷ１１，ＳＷ３１，ＳＷ１２，ＳＷ３２，ボルテージフォロワＶＦ１１，ＶＦ１２およびインバータＩＮＶ１１，ＩＮＶ１２が付加され、インバータＩＮＶ１１，ＩＮＶ１２にそれぞれ入力される制御信号ＣＯＮＴ１，ＣＯＮＴ２により容量値の切り替えを行っている。スイッチＳＷ３１は制御信号ＣＯＮＴ１により、スイッチＳＷ１１はインバータＩＮＶ１１による制御信号ＣＯＮＴ１の反転信号によりオン・オフを制御されていて、コンデンサＣ１１をコンデンサＣ１に並列に接続するときは制御信号ＣＯＮＴ１をＬにしてスイッチＳＷ１１をオン、スイッチＳＷ３１をオフにする。また、コンデンサＣ１１をコンデンサＣ１から切断するときは制御信号ＣＯＮＴ１をＨにしてスイッチＳＷ１１をオフ、スイッチＳＷ３１をオンにする。そして、御信号ＣＯＮＴ１がＨのときコンデンサＣ１１は、ＤＣ−ＤＣコンバータの出力ＶｏｕｔおよびボルテージフォロワＶＦ１１から電荷を供給されて、その両端電圧は常にコンデンサＣ１の両端電圧に等しいものになっている。
【００１２】
スイッチＳＷ３２は制御信号ＣＯＮＴ２により、スイッチＳＷ１２はインバータＩＮＶ１２による制御信号ＣＯＮＴ２の反転信号によりオン・オフを制御されていて、コンデンサＣ２１をコンデンサＣ２に並列に接続するときは制御信号ＣＯＮＴ２をＬにしてスイッチＳＷ１２をオン、スイッチＳＷ３２をオフにする。また、コンデンサＣ２１をコンデンサＣ２から切断するときは制御信号ＣＯＮＴ２をＨにしてスイッチＳＷ１２をオフ、スイッチＳＷ３２をオンにする。そして、御信号ＣＯＮＴ２がＨのときコンデンサＣ１２は、演算増幅回路２１の出力およびボルテージフォロワＶＦ１２から電荷を供給されて、その両端電圧は常にコンデンサＣ２の両端電圧に等しいものになっている。ここで、ＤＣ−ＤＣコンバータの出力Ｖｏｕｔおよび演算増幅回路２１の出力の出力インピーダンスが低いことから、これらとコンデンサＣ１１，Ｃ２１の間にはボルテージフォロワを設けず、直接接続させている（図３の構成）。もちろん、ボルテージフォロワを設けて図１の構成としてもよい。また、制御信号ＣＯＮＴ１とＣＯＮＴ２は同じ信号を使ってもよい。
図５は、本発明に係る演算増幅回路を用いた別の誤差増幅回路の実施例である。この誤差増幅回路は、図６，８のＤＣ−ＤＣコンバータにおいて演算増幅回路２０に替わり適用されて、本発明のスイッチング電源を構成するものである。図５の誤差増幅回路について以下説明を行うが、図８と共通する部位には同じ符号を付して、詳細な説明は省略する。
【００１３】
図５の誤差増幅回路は、図８の演算回路２０における位相補償素子を構成するコンデンサＣ３にコンデンサＣ３１を接続または切断して、位相補償素子の容量値を切り換えられるようにしたものである。すなわち、図５の誤差増幅回路は、図８の演算回路２０に対し、コンデンサＣ３１，スイッチＳＷ１３，ＳＷ３３，ボルテージフォロワＶＦ１３およびインバータＩＮＶ１３が付加され、インバータＩＮＶ１３に入力される制御信号ＣＯＮＴ３により容量値の切り替えを行っている。スイッチＳＷ１３は制御信号ＣＯＮＴ３により、スイッチＳＷ３３はインバータＩＮＶ１３による制御信号ＣＯＮＴ３の反転信号によりオン・オフを制御されていて、コンデンサＣ３１をコンデンサＣ３に並列に接続するときは制御信号ＣＯＮＴ１をＨにしてスイッチＳＷ１３をオン、スイッチＳＷ３３をオフにする。また、コンデンサＣ３１をコンデンサＣ３から切断するときは制御信号ＣＯＮＴ３をＬにしてスイッチＳＷ１３をオフ、スイッチＳＷ３３をオンにする。そして、御信号ＣＯＮＴ３がＬのときコンデンサＣ３１は接地電位およびボルテージフォロワＶＦ１３から電荷を供給されて、その両端電圧は常にコンデンサＣ１の両端電圧に等しいものになっている。ここで、接地電位はインピーダンスが低いことから、接地電位とコンデンサＣ３２の間にはボルテージフォロワを設けず、直接接続させている（図３の構成）。もちろん、ボルテージフォロワを設けて図１の構成としてもよい。
【００１４】
なお、図５において、トランスコンダクタンスアンプ（Ｇｍアンプ）２２のマイナス（−）入力端子に接続されているＩＮは、図８に示す抵抗Ｒ３の一端に相当する部位である。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る可変容量回路に係る第１の実施例である。
【図２】ボルテージフォロワの構成を示す図である。
【図３】本発明に係る可変容量回路に係る第２の実施例である。
【図４】本発明に係る演算増幅回路を用いた誤差増幅回路の第１の実施例である。
【図５】本発明に係る演算増幅回路を用いた誤差増幅回路の第２の実施例である。
【図６】スイッチング電源の一般的な構成の例として示すＤＣ−ＤＣコンバータのブロック図である。
【図７】図６のＤＣ−ＤＣコンバータにおいて、演算増幅回路２１を用いて誤差増幅回路２０を構成した例を示す図である。
【図８】図６のＤＣ−ＤＣコンバータにおいて、トランスコンダクタンスアンプ（Ｇｍアンプ）を用いて誤差増幅回路２０を構成した例を示す図である。
【図９】従来の可変容量回路の構成を示す図である。
【符号の説明】
【００１６】
１０      基準電圧源
２０      誤差増幅回路
２１      演算増幅回路
２２      トランスコンダクタンスアンプ（Ｇｍアンプ）
３０      デューティ変換回路３０
３１      ＰＷＭコンパレータ
３２      発振回路
４０      ドライブ回路
ＣＡ，ＣＢ，Ｃ１，Ｃ１１，Ｃ２，Ｃ２１，Ｃ３，Ｃ３１  コンデンサ
Ｃｏ        出力コンデンサ
Error Signal  誤差増幅回路２０の出力（誤差信号）
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３  インバータ
Ｌ          インダクタンス
Ｎ１        ＮチャネルＭＯＳトランジスタ
Ｐ１        ＰチャネルＭＯＳトランジスタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５  抵抗
ＳＷ１，ＳＷ１２，ＳＷ１２，ＳＷ２，ＳＷ３，ＳＷ３１，ＳＷ３２，ＳＷ３３，ＳＷ４  スイッチ
ＶＦ１，ＶＦ１１，ＶＦ１２，ＶＦ１３，ＶＦ３  ボルテージフォロワ
Ｖｏｕｔ      スイッチング電源の出力電圧
【図１】
0005104336.tif 000002
【図２】
0005104336.tif 000003
【図３】
0005104336.tif 000004
【図４】
0005104336.tif 000005
【図５】
0005104336.tif 000006
【図６】
0005104336.tif 000007
【図７】
0005104336.tif 000008
【図８】
0005104336.tif 000009
【図９】
0005104336.tif 000010