(57)【特許請求の範囲】
【請求項１】
絶縁性基材中に、導電性部材からなる複数の導通路が、互いに絶縁された状態で前記絶縁性基材を厚み方向に貫通し、かつ、前記各導通路の一端が前記絶縁性基材の一方の面において露出または突出し、前記各導通路の他端が前記絶縁性基材の他方の面において露出または突出した状態で２００万個／ｍｍ2以上の密度で設けられる異方導電性部材を製造する異方導電性部材の製造方法であって、少なくとも、
絶縁性部材に貫通孔を形成する貫通化処理工程、および、
前記貫通化処理工程の後に、得られた前記絶縁性部材における貫通化した孔の内部に導電性部材を充填して前記異方導電性部材を得る金属充填工程、を具備し、
前記貫通化処理工程が、高分子材料からなり、深さ方向に林立した相分離構造を有する絶縁性部材に対して、前記林立した相分離構造に係る部分を除去する処理を施す工程である異方導電性部材の製造方法。
【請求項２】
前記絶縁性基材の厚みに対する前記導通路の中心線の長さ（長さ／厚み）が、１．０〜１．２である、請求項１に記載の異方導電性部材の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異方導電性部材およびその製造方法に関する。
【背景技術】
【０００２】
異方導電性部材は、半導体素子等の電子部品と回路基板との間に挿入し、加圧するだけで電子部品と回路基板間の電気的接続が得られるため、半導体素子等の電子部品等の電気的接続部材や機能検査を行う際の検査用コネクタ等として広く使用されている。
【０００３】
特に、半導体素子等の電子接続部材は、そのダウンサイジング化が顕著であり、従来のワイヤーボンディングのような直接配線基板を接続するような方式では、ワイヤーの径をこれ以上小さくすることが困難となってきており、接続の安定性を十分に保証することが困難となってきている。
そこで、近年になり、絶縁素材の皮膜中に導電部材が貫通林立したタイプや金属球を配置したタイプの異方導電部材が注目されてきている。
【０００４】
また、半導体素子等の検査用コネクタは、半導体素子等の電子部品を回路基板に実装した後に機能検査を行うと、電子部品が不良であった場合に、回路基板もともに処分されることとなり、金額的な損失が大きくなってしまうという問題を回避するために使用される。
即ち、半導体素子等の電子部品を、実装時と同様のポジションで回路基板に異方導電性部材を介して接触させて機能検査を行うことで、電子部品を回路基板上に実装せずに、機能検査を実施でき、上記の問題を回避することができる。
【０００５】
このような異方導電性部材として、特許文献１には、「接着性絶縁材料からなるフィルム基板中に、導電性材料からなる複数の導通路が、互いに絶縁された状態で、かつ該フィルム基板を厚み方向に貫通した状態で配置され、フィルム基板の長手方向と平行な導通路の断面における形状の外周上の２点間の最大長の平均が１０〜３０μｍであり、隣接する導通路の間隔が、上記最大長の平均の０．５〜３倍であることを特徴とする異方導電性フィルム。」が開示されている。
【０００６】
また、特許文献２には、「絶縁性樹脂よりなるフィルム基材中に、複数の導通路が、互いに絶縁されて、該フィルム基材を厚み方向に貫通し、かつ、千鳥配列で配置されている、異方導電性フィルムであって、導通路列内の導通路間距離よりも、隣り合う導通路列間での導通路間距離が小さいことを特徴とする、異方導電性フィルム。」が開示されている。
【０００７】
このような異方導電性フイルムの製造方法として、特許文献１および２には、異方導電性材料の細線を絶縁性フィルム上に挟み込んだ後、加熱及び加圧により一体化し、厚み方向にスクライブする方法が開示されている。
また、特許文献３には、レジストとマスクを用いて導電性の柱を電鋳で作製し、これに絶縁性素材を流し込み硬化させることで異方導電性フイルムを製造する方法が検討されている。
【０００８】
一方、特許文献４には、「電気的絶縁材からなる保持体と、該保持体中に互いに絶縁状態にて備えられた複数の導電部材とを有し、前記各導電部材の一端が前記保持体の一方の面において露出しており、前記各導電部材の他端が前記保持体の他方の面において露出している電気的接続部材を製造する方法において、
基体と、該基体に積層されて設けられるところの前記保持体となる絶縁層とを有する母材に対し前記絶縁層側から高エネルギビームを照射して、複数の領域において前記絶縁層の全部と前記基体の一部とを除去し、前記母材に複数の穴を形成する第１の工程と、
形成された複数の穴に、前記絶縁層の面と面一またはこの面より突出させて、前記導電部材となる導電材料を充填する第２の工程と、前記基体を除去する第３の工程と、を有することを特徴とする電気的接続部材の製造方法。」が開示されており、絶縁層として、ポリイミド樹脂、エポキシ樹脂、シリコン樹脂等の種々の材質に関する検討も行なわれている。
【０００９】
ところで、近年、半導体素子等の電子部品は、高集積化が一層進むことに伴い、電極（端子）サイズはより小さくなり、電極（端子）数はより増加し、端子間の距離もより狭くなってきている。また、狭ピッチで多数配置されている各端子の表面が本体表面よりも奥まった位置にある表面構造の電子部品も現れてきている。
そのため、このような電子部品に対応できるよう、異方導電性部材における導通路もその外径（太さ）をより小さくし、かつ、狭ピッチで配列させる必要が生じている。
しかしながら、上記特許文献１〜４等に記載されている異方導電性フイルムや電気的接続部材を製造する方法では、導通路のサイズを小さくすることは非常に困難であった。
【００１０】
【特許文献１】特開２０００−０１２６１９号公報
【特許文献２】特開２００５−０８５６３４号公報
【特許文献３】特開２００２−１３４５７０号公報
【特許文献３】特開平０３−１８２０８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
したがって、本発明は、導通路の設置密度を飛躍的に向上させ、高集積化が一層進んだ現在においても半導体素子等の電子部品の電気的接続部材や検査用コネクタ等として使用することができる異方導電性部材、および、その製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明者は、上記目的を達成すべく鋭意研究した結果、高分子材料からなり、深さ方向に林立した相分離構造を有する絶縁性基材等を用いることにより、導通路の密度を飛躍的に向上できることを見出し、本発明を完成させた。
すなわち、本発明は、以下の（１）〜（４）を提供する。
【００１３】
（１）絶縁性基材中に、導電性部材からなる複数の導通路が、互いに絶縁された状態で上記絶縁性基材を厚み方向に貫通し、かつ、上記各導通路の一端が上記絶縁性基材の一方の面において露出または突出し、上記各導通路の他端が上記絶縁性基材の他方の面において露出または突出した状態で設けられる異方導電性部材であって、
上記導通路の密度が２００万個／ｍｍ2以上である、異方導電性部材。
【００１４】
（２）上記絶縁性基材の厚みに対する上記導通路の中心線の長さ（長さ／厚み）が、１．０〜１．２である、上記（１）に記載の異方導電性部材。
【００１５】
（３）上記（１）または（２）に記載の異方導電性部材を製造する異方導電性部材の製造方法であって、少なくとも、
絶縁性部材に貫通孔を形成する貫通化処理工程、および、
上記貫通化処理工程の後に、得られた上記絶縁性部材における貫通化した孔の内部に導電性部材を充填して上記異方導電性部材を得る金属充填工程、を具備する異方導電性部材の製造方法。
【００１６】
（４）上記貫通化処理工程が、高分子材料からなり、深さ方向に林立した相分離構造を有する絶縁性部材に対して、上記林立した相分離構造に係る部分を除去する処理を施す工程である上記（３）に記載の異方導電性部材の製造方法。
【発明の効果】
【００１７】
以下に示すように、本発明によれば、導通路の設置密度を飛躍的に向上させ、高集積化が一層進んだ現在においても半導体素子等の電子部品の電気的接続部材や検査用コネクタ等として使用することができる異方導電性部材、および、その製造方法を提供することができる。
【００１８】
また、本発明の異方導電性部材は、電子部品の電極(パッド）部分に接合される導通路の数が多く、圧力が分散されるため、電極へのダメージを軽減することが可能である。また、単一の電極に多くの導通路が接合（接触）しているので、導通路の一部分に異常が起きても全体の導電性確認への影響は極めて小さくなる。更に、評価用の回路基板の位置決めに対する負荷を大幅に低減することができる。
更に、本発明の異方導電性部材の製造方法は、本発明の異方導電性部材を効率的に製造することができるため非常に有用である。
【発明を実施するための最良の形態】
【００１９】
以下に、本発明の異方導電性部材およびその製造方法を詳細に説明する。
本発明の異方導電性部材は、絶縁性基材中に、導電性部材からなる複数の導通路が、互いに絶縁された状態で上記絶縁性基材を厚み方向に貫通し、かつ、上記各導通路の一端が上記絶縁性基材の一方の面において露出または突出し、上記各導通路の他端が上記絶縁性基材の他方の面において露出または突出した状態で設けられる異方導電性部材であって、
上記導通路の密度が２００万個／ｍｍ2以上である、異方導電性部材である。
次に、本発明の異方導電性部材について、図１を用いて説明する。
【００２０】
図１は、本発明の異方導電性部材の好適な実施態様の一例を示す簡略図であり、図１（Ａ）は正面図、図１（Ｂ）は図１（Ａ）の切断面線Ｉｂ−Ｉｂからみた断面図である。
本発明の異方導電性部材１は、絶縁性基材２および導電性部材からなる複数の導通路３を具備するものである。
この導通路３は、軸線方向の長さが絶縁性基材２の厚み方向Ｚの長さ（厚み）以上で、かつ、密度が２００万個／ｍｍ2以上となるよう互いに絶縁された状態で絶縁性基材２を貫通して設けられる。
また、この導通路３は、各導通路３の一端が絶縁性基材２の一方の面において露出し、各導通路３の他端が絶縁性基材２の他方の面において露出した状態で設けられるが、図１（ｂ）に示すように、各導通路３の一端が絶縁性基材２の一方の面２ａから突出し、各導通路３の他端が絶縁性基材２の他方の面２ｂから突出してた状態で設けられるのが好ましい。即ち、各導通路３の両端は、絶縁性基材の主面である２ａおよび２ｂから突出する各突出部４ａおよび４ｂを有するのが好ましい。
更に、この導通路３は、少なくとも絶縁性基材２内の部分（以下、「基材内導通部５」ともいう。）が、該フィルム基材２の厚み方向Ｚと略平行（図１においては平行）となるように設けられるのが好ましい。具体的には、上記絶縁性基材の厚みに対する上記導通路の中心線の長さ（長さ／厚み）が、１．０〜１．２であるのが好ましく、１．０〜１．１であるのがより好ましい。
次に、絶縁性基材および導通路のぞれぞれについて、材料、寸法、形成方法等について説明する。
【００２１】
［絶縁性基材］
本発明の異方導電性部材を構成する上記絶縁性基材は、有機物および無機物のいずれであってもよいが、電気抵抗率が１×１０3Ω・ｃｍ以上の材料であるのが好ましく、１×１０5Ω・ｃｍ以上の材料であるのがより好ましく、１×１０7Ω・ｃｍ以上の材料であるのが特に好ましい。
また、上記絶縁性基材は、後述する本発明の異方導電性部材の製造方法において絶縁性部材に貫通化処理を施しやすい理由から、高分子材料等の有機素材であるのが好ましく、相分離構造を形成しうるブロック共重合ポリマー素材であるのが特に好ましい。
以下に、上記絶縁性基材として好適な素材であるブロック共重合ポリマーについて詳述する。
【００２２】
本発明においては、上記ブロック共重合ポリマーは、親水性ポリマー成分（Ａ）と疎水性ポリマー成分（Ｂ）とが共有結合で連結されているブロック共重合体をいう。
ここで、ポリマー成分（Ａ）とポリマー成分（Ｂ）とは、相反する化学的および物理的性質を有し、互いに非相溶である。
【００２３】
また、本発明においては、上記ブロック共重合ポリマーは、ポリマー成分（Ａ）からなる親水性高分子鎖Ａとポリマー成分（Ｂ）からなる疎水性高分子鎖Ｂとの結合順序は限定されず、分子量分布は１．３以下であるのが好ましい。
【００２４】
ここで、上記ポリマー成分（Ａ）としては、例えば、ポリ（エチレンオキシド）、ポリ（プロピレンオキシド）、ポリ（ビニルアルコール）、ポリ（アクリル酸）、ポリ（メタクリル酸）、ポリ（アクリルアミド）、オリゴ（エチレンオキシド）；クラウンエーテル、クリプタンド；糖鎖を側鎖に有する、ポリ（メタクリレート）やポリ（アクリレート）；等が挙げられ、具体的には、ポリ（エチレンオキシド）メチルエーテルが好適に挙げられる。
【００２５】
一方、上記ポリマー成分（Ｂ）としては、例えば、メソゲン側鎖、長鎖アルキル側鎖または疎水性側鎖を有する、ポリ（メタクリレート）、ポリ（アクリレート）、ポリ（スチレン）、ビニルポリマー等が挙げられる。
【００２６】
上記メソゲン側鎖としては、例えば、下記式で表される構造単位を１つ以上有するものが挙げられる。
Ｅ−（Ｙ1−Ｆ）n−Ｙ2−Ｇ
【００２７】
式中、Ｅ、ＦおよびＧは、同一であっても異なっていてもよく、それぞれ、１，４−フェニレン、１，４−シクロヘキシレン、１，４−シクロヘキセニレン、ナフタレン−２，６−ジイル、デカヒドロナフタレン−２，６−ジイル、１，２，３，４−テトラヒドロナフタレン−２，６−ジイル、１，４−ビシクロ［２．２．２］オクチレン、１，３−ジオキサン−２，５−ジイル、ピリジン−２，５−ジイル、ピラジン−２，５−ジイル、ピリダジン−３，６−ジイルまたはピリミジン−２，５−ジイルを表す。
また、Ｙ1およびＹ2は、同一であっても異なっていてもよく、それぞれ、単結合、−ＣＨ2ＣＨ2−、−ＣＨ2Ｏ−、−ＯＣＨ2−、−Ｃ（＝Ｏ）Ｏ−、−ＯＣ（＝Ｏ）−、−Ｃ≡Ｃ−、−ＣＨ＝ＣＨ−、−ＣＦ＝ＣＦ−、−（ＣＨ2）4−、−ＣＨ2ＣＨ2ＣＨ2Ｏ−、−ＯＣＨ2ＣＨ2ＣＨ2−、−ＣＨ＝ＣＨ−ＣＨ2ＣＨ2−、−ＣＨ2ＣＨ2−ＣＨ＝ＣＨ−、−Ｎ＝Ｎ−、−ＣＨ＝ＣＨ−Ｃ（＝Ｏ）Ｏ−または−ＯＣ（＝Ｏ）−ＣＨ＝ＣＨ−を表す。
また、ｎは、０〜３の整数を表す。
【００２８】
上記長鎖アルキル側鎖とは、好ましい炭素数が６〜２２個のアルキル側鎖をいう。
上記疎水性側鎖としては、例えば、脂肪族側鎖等が挙げられる。
【００２９】
更に、本発明においては、上記ブロック共重合体の分子量は、５０００〜１０００００であるのが好ましく、１００００〜５００００であるのがより好ましい。
【００３０】
このようなブロック共重合体としては、具体的には、下記化学式で表されるものが好適に例示される。
【００３１】
【化１】
0005043620.tif 000002
（式中、ｍおよびｎは同一であっても異なっていてもよく、それぞれ５〜５００の整数を表し、ａは１〜２２の整数を表し、Ｒは水素原子または炭素数１〜２２のアルキル基を表す。）
【００３２】
また、このようなブロック共重合体を溶媒に溶解させ膜を形成させると、親水性高分子鎖Ａと疎水性高分子鎖Ｂとの間の斥力的相互作用に基づいてミクロ相分離構造が形成される。
そのため、後述する本発明の異方導電性部材の製造方法において用いる、高分子材料からなり、深さ方向に林立した相分離構造を有する絶縁性部材は、例えば、基板上に上記ブロック共重合体を塗布し、乾燥して得られる膜に対して、加熱処理または電解印加を施すことにより得ることができる。
【００３３】
上記基板としては、疎水性物質からなる基板や表面を疎水化処理した基板が好適に用いられる。具体的には、ポリエステル、ポリイミド、雲母板、シリコンウエハ、石英板、ガラス板等の基板や、これらの基板表面をカーボン蒸着処理やシリル化処理等の疎水化処理を施した基板が好適に用いられる。
【００３４】
上記基板上に上記ブロック共重合体を塗布する方法としては、例えば、上記ブロック共重合体を適当な溶媒に溶解させた溶液をスピンコート、キャスト、ディップ、バーコート等により塗布する方法が挙げられる。
上記溶媒としては、具体的には、例えば、ベンゼン、トルエン、キシレン、クロロホルム、ジクロロメタン、テトラヒドロフラン、ジオキサン、四塩化炭素、エチルベンゼン、プロピルベンゼン、二塩化エチレン、塩化メチル等が挙げられる。
また、上記溶媒に溶解させる上記ブロック共重合体の濃度は、０．１〜５質量％程度であるのが好ましい。
更に、上記基板上に上記ブロック共重合体を塗布し、乾燥して得られる膜の膜厚は、約３０ｎｍ〜約１０μｍが好ましい。
【００３５】
上記加熱処理は、通常以下の手順で行うことができる。
上記ブロック共重合体を基板上に塗布して得られる膜を融点以上の温度で加熱すると、親水性ポリマー（Ａ）からなる親水性高分子鎖Ａが、膜表面に対して略垂直方向に配向した構造をとる。
ここで、融点は、ＤＳＣ（示差走査熱量測定）で測定することができ、上記ブロック共重合体の融点は、通常１２０〜１４０℃である。
【００３６】
一方、上記電界印加は、通常以下の手順で行うことができる。
成膜の最中または成膜した膜を基板上に置き、上記ブロック共重合体の融点より１０〜１００℃低い温度、好ましくは５０〜８０℃で加熱し、それと同時にこの膜に１×１０5〜３×１０7Ｖ／ｍ、好ましくは１×１０5〜３×１０6Ｖ／ｍの電界を印加することにより、親水性高分子鎖Ａをその電界方向に配向させることができる。
【００３７】
また、上記電界印加は、例えば、微小な櫛形電極や、高分子被覆した微小な電極を近づけることにより行うことができ、その態様により領域選択的に相分離構造の配向制御することができる。
そのため、深さ方向に林立した相分離構造を有する絶縁性部材を得るためには、基板にほぼ垂直に電界を印加するのが好ましい。
【００３８】
また、電界は１×１０5〜３×１０7Ｖ／ｍの間の一定の電界をかけてもよく、その電界の方向（+/-）もいずれでもよい。
更に、電界の最高値を１×１０5〜３×１０7Ｖ／ｍとして、電界をその＋方向もしくは−方向またはその両方向に交互に掃引（具体的には、印加する電位を掃引）させてもよい。このように電界の方向を切り替えて印加するとより配向が明瞭になるため好ましい。
【００３９】
また、電界の印加方法は特に限定されず、例えば、基板を電極として膜を形成し、その膜の上に電解液を塗布し、電極基板と電解液との間に所望の電圧を印加する方法等が挙げられる。
電極基板としては、電気伝導性のある電極材料であればよく、例えば、白金、ステンレス、金などの金属板；グラファイト；インジウムスズ酸化物（ＩＴＯ）を被覆した、ガラス、プラスティックフィルム、シリコンウエハ；等が挙げられ、ＩＴＯガラス電極基板を用いるのがが好ましい。
電解液としては、溶媒に水またはテトラヒドロフラン、クロロホルム、ジメチルスルホキシド、ジメチルホルムアミド等の有機溶媒を用い、これに溶質として塩化カリウム、塩化ナトリウム、臭化カリウム、臭化ナトリウム、硫酸ナトリウム、過塩素酸ナトリウム、硝酸ナトリウム等の電解質を溶解させたものを用いることができる。
更に、一般的な電気化学セルだけでなく、走査型プローブ顕微鏡のチップなどの微小電極を用いた微小な領域に選択的に電界を印加できる特殊な電気化学セルを用いることができる。
【００４０】
なお、上記加熱処理および上記電解印加は、それぞれ、一旦塗布した上記ブロック共重合体を加熱して固化した後に行ってもよいし、基板上に上記ブロック共重合体を塗布すると同時に行ってもよい。
【００４１】
本発明においては、上記ブロック共重合体を基板上に塗布する際に、無機セラミックス微粒子、有機遷移金属錯体結晶、貴金属微粒子、金属酸化物微粒子等を上記ブロック共重合体と共存させておき、配向処理と共に固化すると、微粒子の性質により、ブロック共重合体の層構造の親水性部分または疎水性部分にこの微粒子を集合させることができ、特徴ある層構造を有する膜を形成することができる。
例えば、親水性表面をもつ磁性酸化鉄微粒子を共重合体の溶液に分散させ、この分散液をスライドガラスやＰＥＴフィルム等に塗布し、室温で乾燥させることにより、この共重合体の層構造の親水性部分にこの微粒子が集合した層構造を有する膜を得ることができる。
【００４２】
このようにして形成された上記ブロック共重合体のミクロ相分離構造は、六方格子型のシリンダー、球構造またはラメラ構造を採る。
また、その構造因子となる格子定数は、親水性高分子鎖Ａおよび疎水性高分子鎖Ｂの各分子量に依存する。即ち、上記式中のｍおよびｎが、ｍ／（ｍ＋ｎ）＝０．１〜０．９を満たす。
【００４３】
以下に、本発明の異方導電性部材を構成する上記絶縁性基材の製造例を示すが、本発明はこの製造例に限定されない。
〔製造例１〕
ポリ（エチレンオキシド）メチルエーテル（分子量５０００）を親水性高分子鎖Ａとし、含アゾベンゼン液晶性側鎖を有するポリメタクリレート（重合度１１４）を疎水性高分子鎖Ｂとするブロック共重合体を合成した。
ここで、合成は、銅錯体を触媒とする原子移動ラジカル重合法により行った。
得られたブロック共重合体の数平均分子量は２８１００、Ｍｗ／Ｍｎ＝１．０８、ポリメタクリレート（ＭＡ）含量は８２重量％、融点は１２０℃であった。
得られたブロック共重合体を下記化学式に示す。
【００４４】
【化２】
0005043620.tif 000003
（式中、ａは９、Ｒはｎ−ブチル基、ｍは１１４、ｎは４７を表す。）
【００４５】
次いで、上記で得られたブロック共重合体をトルエンに３質量％となるように溶解して共重合体溶液を調製した。
この共重合体溶液を高配向性グラファイト、ＩＴＯガラス電極基板、ＩＴＯポリエチレンテレフタレラートフィルムに１ｃｍ2当たり０．１ｍｌ滴下した。
滴下直後、３０ｍｌのトルエンが入ったサンプル瓶が設置された内容量２Ｌのデシケーターに移し、５時間静置した。
次いで、得られたキャスト膜を５０〜８０の温度で５〜４８時間加熱し、ミクロ相分離したブロック共重合体薄膜（膜厚１５μｍ）を得た。
【００４６】
得られたミクロ相分離したブロック共重合体薄膜の林立部は、適宜溶剤によって林立部のみが除去され、これにより絶縁性基材が形成される（図２参照。）。
ここで、図２（Ａ）は、ミクロ相分離したブロック共重合体薄膜の模式図（符号１０１：ブロック共重合体薄膜（絶縁性部材）、符号１０２：疎水性高分子鎖Ｂ、符号１０３：親水性高分子鎖Ａ）であり、図２（Ｂ）は、絶縁性基材の模式図（符号１０４：絶縁性基材、符号１０５：貫通孔）である。
上記溶剤としては、具体的には、例えば、エチレンジクロライド、シクロヘキサノン、メチルエチルケトン、メタノール、エタノール、プロパノール、エチレングリコールモノメチルエーテル、１−メトキシ−２−プロパノール、２−メトキシエチルアセテート、１−メトキシ−２−プロピルアセテート、ジメトキシエタン、乳酸メチル、乳酸エチル、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−ジメチルホルムアミド、テトラメチルウレア、Ｎ−メチルピロリドン、ジメチルスルホキシド、スルホラン、γ−ブチロラクトン、トルエン等が挙げられる。
【００４７】
［導通路］
本発明の異方導電性部材を構成する上記導通路は導電性部材からなるものである。
上記導電性部材は、電気抵抗率が１０3Ω・ｃｍ以下の材料であれば特に限定されず、その具体例としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ニッケル（Ｎｉ）、インジウムがドープされたスズ酸化物（ＩＴＯ）等が好適に例示される。
中でも、電気伝導性の観点から、銅、金、アルミニウム、ニッケルが好ましく、銅、金がより好ましい。
また、コストの観点から、導通路の上記絶縁性基材の両面から露出した面や突出した面（以下、「端面」ともいう。）の表面だけが金で形成されるのがより好ましい。
【００４８】
本発明においては、上記導通路は柱状であり、その直径（図１（Ｂ）においては符号８で表される部分）は５〜５００ｎｍであるのが好ましく、２０〜４００ｎｍであるのがより好ましく、４０〜２００ｎｍであるのが更に好ましく、５０〜１００ｎｍであるのが特に好ましい。導通路の直径がこの範囲であると、電気信号を流した際に十分な応答が得ることができるため、本発明の異方導電性部材を電子部品の電気的接続部材や検査用コネクタとして、より好適に用いることができる。
また、上述したように、上記絶縁性基材の厚みに対する上記導通路の中心線の長さ（長さ／厚み）は１．０〜１．２であるのが好ましく、１．０〜１．１であるのがより好ましい。上記絶縁性基材の厚みに対する上記導通路の中心線の長さがこの範囲であると、上記導通路が直管構造であると評価でき、電気信号を流した際に１対１の応答を確実に得ることができるため、本発明の異方導電性部材を電子部品の検査用コネクタや電気的接続部材として、より好適に用いることができる。
【００４９】
また、本発明においては、上記導通路の両端が上記絶縁性基材の両面から突出している場合、その突出した部分（図１（Ｂ）においては符号４ａおよび４ｂで表される部分。以下、「バンプ」ともいう。）の高さは、１０〜１００ｎｍであるのが好ましく、１０〜５０ｎｍであるのがより好ましい。バンブの高さがこの範囲であると、電子部品の電極(パッド）部分との接合性が向上する。
【００５０】
本発明においては、上記導通路は上記絶縁性基材によって互いに絶縁された状態で存在するものであるが、その密度は２００万個／ｍｍ2以上であり、１０００万個／ｍｍ2以上であるのが好ましく、５０００万個／ｍｍ2以上であるのがより好ましく、１億個／ｍｍ2以上であるのが更に好ましい。
上記導通路の密度がこの範囲にあることにより、本発明の異方導電性部材は高集積化が一層進んだ現在においても半導体素子等の電子部品の検査用コネクタや電気的接続部材等として使用することができる。
【００５１】
本発明においては、隣接する各導通路の中心間距離（図１においては符号９で表される部分。以下、「ピッチ」ともいう。）は、２０〜５００ｎｍであるのが好ましく、４０〜２００ｎｍであるのがより好ましく、５０〜１４０ｎｍであるのが更に好ましい。ピッチがこの範囲であると、導通路直径と導通路間の幅（絶縁性の隔壁厚）とのバランスがとりやすい。
【００５２】
本発明においては、上記導通路は、例えば、絶縁性部材における貫通化した孔の内部に導電性部材である金属を充填することにより製造することができる。
ここで、金属を充填する処理工程については、後述する本発明の異方導電性部材の製造方法において詳述する。
【００５３】
本発明の異方導電性部材は、上述したように、上記絶縁性基材の厚みが１〜１０００μｍ、好ましくは３０〜３００μｍであり、かつ、上記導通路の直径が５〜５００ｎｍ、好ましくは２０〜４００ｎｍであるのが、高い絶縁性を維持しつつ、かつ、高密度で導通が確認できる理由から好ましい。
【００５４】
本発明の異方導電性部材の製造方法（以下、単に「本発明の製造方法」ともいう。）は、上述した本発明の異方導電性部材を製造する異方導電性部材の製造方法であって、少なくとも、
絶縁性部材に貫通孔を形成する貫通化処理工程、および、
上記貫通化処理工程の後に、得られた上記絶縁性部材における貫通化した孔の内部に導電性部材を充填して上記異方導電性部材を得る金属充填工程、を具備する異方導電性部材の製造方法である。
次に、本発明の製造方法における各処理工程について詳述する。
【００５５】
［貫通化処理工程］
上記貫通化処理工程は、絶縁性部材に貫通孔を形成する工程である。
ここで、絶縁性部材とは、本発明の異方導電性部材において導通路に相当する部分を含む状態の部材であるが、その素材としては、上記絶縁性基材と同様、高分子材料等の有機素材であるのが好ましく、相分離構造を形成しうるブロック共重合ポリマー素材であるのが特に好ましい。
【００５６】
上記絶縁性部材に貫通孔を空ける方法は、絶縁性部材により異なるため特に限定されないが、相分離構造を形成するブロック共重合ポリマー素材である場合には、上述したように林立した相分離構造に係る部分を除去する方法（図２参照。）が挙げられ、他の有機材料や無機材料である絶縁性基材の場合にはイオンミリングやリソグラフィー等の切削技術を用いることができる。
【００５７】
この貫通化処理工程により、図３（Ａ）に示される絶縁性基材２０が得られる。
【００５８】
［金属充填工程］
上記金属充填工程は、上記貫通化処理工程の後に、得られた上記絶縁性基材における貫通化した孔の内部に導電性部材である金属を充填して上記異方導電性部材を得る工程である。
ここで、充填する金属は、異方導電性部材の導通路を構成するものであり、本発明の異方導電性部材において説明したものと同様である。
【００５９】
本発明の製造方法においては、金属の充填方法として、電解メッキ法または無電解メッキ法を用いることができる。
ここで、着色などに用いられる従来公知の電解メッキ法では、選択的に孔中に金属を高アスペクトで析出（成長）させることは困難である。これは、析出金属が孔内で消費され一定時間以上電解を行なってもメッキが成長しないためと考えられる。
【００６０】
そのため、本発明の製造方法においては、電解メッキ法により金属を充填する場合は、パルス電解または定電位電解の際に休止時間をもうける必要がある。休止時間は、１０秒以上必要で、３０〜６０秒あるの好ましい。
また、電解液のかくはんを促進するため、超音波を加えることも望ましい。
更に、電解電圧は、通常２０Ｖ以下であって望ましくは１０Ｖ以下であるが、使用する電解液における目的金属の析出電位を予め測定し、その電位＋１Ｖ以内で定電位電解を行なうことが好ましい。なお、定電位電解を行なう際には、サイクリックボルタンメトリを併用できるものが望ましく、Ｓｏｌａｒｔｒｏｎ社、ＢＡＳ社、北斗電工社、ＩＶＩＵＭ社等のポテンショスタット装置を用いることができる。
【００６１】
メッキ液は、従来公知のメッキ液を用いることができる。
具体的には、銅を析出させる場合には硫酸銅水溶液が一般的に用いられるが、硫酸銅の濃度は、１〜３００ｇ／Ｌであるのが好ましく、１００〜２００ｇ／Ｌであるのがより好ましい。また、電解液中に塩酸を添加すると析出を促進することができる。この場合、塩酸濃度は１０〜２０ｇ／Ｌであるのが好ましい。
また、金を析出させる場合、テトラクロロ金の硫酸溶液を用い、交流電解でメッキを行なうのが望ましい。
【００６２】
なお、無電解メッキ法では、アスペクトの高い貫通孔に金属を完全に充填には長時間を要するので、本発明の製造方法においては、電解メッキ法により金属を充填するのが望ましい。
【００６３】
この金属充填工程により、図３（Ｂ）に示される異方導電性部材２１が得られる。
【００６４】
［表面平滑化処理］
本発明の製造方法においては、上記金属充填工程の後に、化学機械研磨処理によって表面および裏面を平滑化する表面平滑処理工程を具備するのが好ましい。
化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）処理を行うことにより、金属を充填させた後の表面および裏面の平滑化と表面に付着した余分な金属を除去することができる。
ＣＭＰ処理には、フジミインコーポレイテッド社製のＰＮＡＮＥＲＬＩＴＥ−７０００、日立化成社製のＧＰＸ ＨＳＣ８００、旭硝子（セイミケミカル）社製のＣＬ−１０００等のＣＭＰスラリーを用いることができる。
【００６５】
［トリミング処理］
本発明の製造方法においては、上記金属充填工程または上記ＣＭＰ処理を施した場合は上記表面平滑処理工程の後に、トリミング処理工程を具備するのが好ましい。
上記トリミング処理工程は、上記金属充填工程または上記ＣＭＰ処理を施した場合は上記表面平滑処理工程の後に、異方導電性部材表面の絶縁性基材のみを一部除去し、導通路を突出させる工程である。
ここで、トリミング処理は、導通路を構成する金属を溶解しない条件であれば、上述した酸化皮膜溶解処理（Ｅ）と同様の処理条件で施すことができる。特に、溶解速度を管理しやすいリン酸を用いるのが好ましい。
このトリミング工程により、図３（Ｃ）に示される異方導電性部材２１が得られる。
【００６６】
［電着処理］
本発明の製造方法においては、上記トリミング処理工程に代えてまたは上記トリミング処理工程の後に、図３（Ｂ）に示される導通路３の表面にのみ、更に同一のまたは異なる導電性金属を析出させる電着処理工程を具備するものであってもよい（図３（Ｄ））。
電着処理としては、具体的には、例えば、無電解メッキ処理が挙げられる。
ここで、無電解メッキ処理は、無電解メッキ処理液（例えば、ｐＨが１〜９の貴金属含有処理液に、ｐＨが６〜１３の還元剤処理液を適宜混合した液）に浸漬させる工程である。
【００６７】
本発明の製造方法においては、上記トリミング処理および上記電着処理は、異方導電性部材の使用直前に施すのが好ましい。これらの処理を使用直前に施すことにより、バンプ部分を構成する導通路の金属が使用直前まで酸化しないため好ましい。
【実施例】
【００６８】
（実施例１）
（Ａ）貫通化処理工程
上述した製造例１に示す方法で製造したミクロ相分離したブロック共重合体薄膜をエチレンジクロライドに１５分浸漬させ、林立部のみを除去することにより、絶縁性基材を作製した。
【００６９】
（Ｂ）金属充填処理工程
次いで、上記加熱処理後の構造体の一方の表面に銅電極を密着させ、該銅電極を陰極にし、白金を正極にして電解メッキを行なった。
硫酸銅／硫酸／塩酸＝２００／５０／１５（ｇ／Ｌ）の混合溶液を２５℃に保った状態で電解液として使用し、定電圧パルス電解を実施することにより、貫通孔に銅が充填された構造体（異方導電性部材）を製造した。
ここで、定電圧パルス電解は、山本鍍金社製のメッキ装置を用い、北斗電工社製の電源（ＨＺ−３０００）を用い、メッキ液中でサイクリックボルタンメトリを行なって析出電位を確認した後、皮膜側の電位を−２Ｖに設定して行った。また、定電圧パルス電解のパルス波形は矩形波であった。具体的には、電解の総処理時間が３００秒になるように、１回の電解時間が６０秒の電解処理を、各電解処理の間に４０秒の休止時間を設けて５回施した。
銅を充填した後の表面をＦＥ−ＳＥＭで観察すると、絶縁性基材の表面から一部あふれるような形になっていた。
【００７０】
（Ｃ）表面平滑化処理工程
次いで、銅が充填された構造体の表面および裏面に、ＣＭＰ処理を施した。
ＣＭＰスラリーとしては、フジミインコーポレイテッド社製のＰＮＡＮＥＲＬＩＴＥ−７０００を用いた。
【００７１】
（Ｄ）トリミング処理
次いで、ＣＭＰ処理後の構造体をトルエンに１時間浸漬し、絶縁性基材のー部を選択的に溶解することで、導通路である銅の円柱を突出させた。
【００７２】
次いで、水洗し、乾燥した後に、ＦＥ−ＳＥＭで観察した。
その結果、下記第１表にも示すように、導通路の突出部の高さ（バンプ高さ）が１０ｎｍであり、電極部サイズである導通路の直径が６０ｎｍであり、部材の厚みが１５μｍであることを確認した。また、部材の厚みに対する導通路の中心線の長さ（長さ／厚み）は１．０２であることを確認した。
【００７３】
（比較例１）
比較例１として、特許文献３（特開２００２−１３４５７０号公報）に記載された実施例に相当する例を行った。
【００７４】
具体的には、まず、図４（Ａ）に示すように、厚み０．５ｍｍ×幅３０ｍｍ×長さ３０ｍｍの方形の銅基板４１に、厚み１５０μｍの均一な厚みのレジスト層（膜）４２を形成した。
レジスト材料は、ポリメチルメタアクリレート樹脂（ＰＭＭＡ樹脂）を用い、塗膜形成後、常温で４時間の乾燥を行った。
【００７５】
次いで、図４（Ｂ）に示すように、直径２０μｍの円形同士がピッチ４０μｍで細密充填状に配列されたマスク（ドイツ国カールスルーエ社製）４３を銅基板４１上に重ねて、垂直方向上方よりＸ線４４を照射し、マスク４３によって遮蔽されていないレジスト膜部分をＸ線に露光させた。
ここでは、レジスト側壁面の形状精度が優れているシンクロトロン放射Ｘ線を用いた。
【００７６】
次いで、図４（Ｃ）に示すように、レジスト膜のＸ線露光部分を現像により溶解除去することにより、アスペクト比（（長さ／直径）の値）が１０であるポーラスな構造が形成された微細構造レジスト膜４５を有してなる母型Ｍを形成した。
【００７７】
次いで、図４（Ｄ）に示すように、上記溶解除去部分に、電鋳法により、ニッケル導電性極細線群４６を形成した。メッキ液４７としてスルファミン酸浴を用い、ニッケル電極をプラス側の電極とし、銅基板をマイナス側の電極として電鋳を行った。
【００７８】
電鋳工程後、図４（Ｅ）に示すように、形成されたニッケル導電性極細線群４６の周りの残存レジスト膜（微細構造レジスト膜）４５を溶解除去し、銅基板４１上にニッケル導電性極細線群４６が形成された基体Ｖを得た。
【００７９】
次いで、この基体Ｖを型枠内に収容し、図４（Ｆ）に示すように、ニッケル導電性極細線群４６の周りにシート状基材材料４８（本例ではシリコーン樹脂）を充填し、これを硬化させることにより、銅基板上に、シリコーン樹脂製のシート状基材を作製した。
【００８０】
次いで、上記作製したものから銅基板を取り外し、更に表面・裏面をエキシマレーザーにてトリミング処理することにより、図４（Ｇ）に示すような異方性導電フィルム４９を作製した。本例ではシリコーン樹脂層の厚みは約１００μｍ、導電性部の突出部の高さ（バンプ高さ）は平均１０μｍであった。なお、得られた異方性導電フィルム４９において各導電性極細線の露出している端部は研磨して尖らせ、更に電気抵抗を下げるため端部に金メッキを施した。
【００８１】
また、ＦＥ−ＳＥＭで観察した結果、下記第１表にも示すように、導通路の突出部の高さ（バンプ高さ）が１０μｍであり、電極部サイズである導通路の直径が２０μｍであることを確認した。更に、異方導電性フィルムの厚みに対する導通路の中心線の長さ（長さ／厚み）は１．０５であることを確認した。
【００８２】
実施例１および比較例１で得られた異方導電性部材（フィルム）の形状を下記第１表に示す。
ここで、周期とは、導通路の中心間距離（ピッチ）をいい、得られた異方銅導電性部材（フィルム）についてＦＥ−ＳＥＭにより表面写真（倍率５００００倍）を撮影し、５０点測定した平均値である。
また、密度は、図５に示すように、配列する貫通孔の単位格子５１中に１／２個の導電性電極部５２があるとして、下記式により計算した。ここで、下記式中、Ｐｐは周期を表す。
【００８３】
密度（個/μｍ2）＝（１/２個）／｛Ｐｐ（μｍ）×Ｐｐ（μｍ）×√３×（１/２）｝
【００８４】
【表１】
0005043620.tif 000004
【００８５】
実施例１および比較例１で得られた異方導電性部材（フィルム）を用いて、その異方導通性を評価した。
深さ方向の導電性（導電部抵抗）については、図６に示すように、実施例１および比較例１で得られた異方導電性部材（フィルム）を１．５ｍｍ×６．０ｍｍの大きさにカットしたデバイス６１を、Ａｕより構成される同サイズの電極６２（ピッチ：１０μｍ）に挟み込み、２００℃、０．５ＭＰａ、１分の条件で加圧圧着させ、Ｇ1とＧ2の間の電気抵抗を測定した。抵抗値が小さいほど、異方導通性が良好であることを表す。その結果を第２表に示す。
また、面方向の絶縁性（絶縁部抵抗）に関しては、Ｇ1とＳ1の間の電気抵抗を測定した。抵抗値が大きいほど、異方導通性が良好であることを表す。その結果を第２表に示す。
【００８６】
【表２】
0005043620.tif 000005
【産業上の利用可能性】
【００８７】
本発明の異方導電性部材は、半導体素子等の電子部品等の機能検査を行う際の検査用コネクタとして用いることができるが、実施例でも示すように、従来公知の半導体検査装置であるプローブカードと組み合わせたり、一体化させて用いることもできる。
【００８８】
また、本発明の異方導電性部材は、ＣＰＵなどのマザーボードとインターポーザーの間の電気的接点（電子接続部材）として用いることもでき、インターポーザーとＳｉウェハとの間の電気的接点として用いることもできる。
このような場合には、プローブではなく、信号取り出し用パッドを配線した基板上に本発明の膜を組み合わせることで、検査プローブとしても用いることが可能である。
なお、Ｓｉウェハの信号取り出し面に本発明の異方導電性部材を一体化させておくことにより、配線構造へのダメージを与えることなく、また製法上も非常に精密なアライメントを必要とすることなく電気信号の取り出しが可能となる。
【００８９】
本発明の異方導電性部材は、特に、電子接続部材として使用する場合、ラベル貼付機で使用される、商品に価格表示や日付表示などを表示する表示ラベルのように、所定径および所定幅の巻き芯７１に巻き取られたテープ（台紙）７２の外側面に、所定寸法の異方導電性部材７３を貼り付けた状態で供給することができる（図7参照。）。
ここで、異方導電性部材の寸法は、例えば、これを使用する半導体チップの寸法と略同一寸法とし、テープの幅は、異方導電性部材の幅に応じて適宜決定することができる。
また、異方導電性部材の基板の素材によって、後から切ったり、折り曲げたりすることが困難である場合は、異方導電性部材の寸法に応じて巻き芯の径および幅を適宜決定することが望ましい。具体的には、テープ長さ方向の異方導電性部材の寸法が大きくなるほど、巻き芯の径を大きくすることが望ましい。
また、異方導電性部材はテープに貼り付けられているが、テープの材質は、異方導電性部材を剥した際に接着剤が異方導電性部材表面に残らないものであるのが好ましい。
この供給形態では、ユーザは、テープに貼り付けられた異方性導電膜を１枚ずつ剥がして使用することができる。
【００９０】
また、本発明の異方導電性部材は、特に、電子接続部材として使用する場合、引き出し型の収納箱８１の中に、所定寸法の異方導電性部材８２を立てて並べて収納した状態で供給することができる（図８参照。）。
ここで、収納箱の寸法は、異方導電性部材の寸法に応じて適宜変更することができる。
また、収納箱の内部では、隣接する異方導電性部材同士が接触するため、両者の間に緩衝材を挿入したり、個々の異方性導電膜を袋詰めするなど、隣接する異方性導電膜同士が接触しないように収納することが望ましい。
この供給形態では、ユーザは、収納箱に収納された異方性導電膜を１枚ずつ取り出して使用することができる。
【００９１】
また、本発明の異方導電性部材は、特に、電子接続部材として使用する場合、半導体ウェハのように、略円形の所定径の樹脂板９１の一方の面の全面に異方導電性部材９２を貼り付けた状態で供給することができる（図９参照。）。
ここで、樹脂板の直径は、例えば、この異方性導電膜を使用する半導体ウェハの直径と略同一の５インチや８インチとすることができる。
また、異方導電性部材は、例えば、半導体チップのウェハレベルチップサイズパッケージ（Wafer Level Chip Size Package）と同様、これを使用する半導体チップの寸法と略同一寸法に切断して使用できるように、あらかじめ樹脂板とともに切れ目９３を入れておくのが望ましい。
この供給形態では、ユーザは、樹脂板の一方の面の全面に貼り付けられた異方性導電膜を、切れ目に沿って樹脂板とともに切断して個々に分割した後、樹脂板を取り除いてから異方性導電膜を使用することができる。
【００９２】
また、個々の半導体チップとインターポーザとの接続部材として本発明の異方導電性部材を使用する場合、あらかじめ半導体ウェハとインターポーザとを、異方性導電膜で接続した状態で供給することもできる。
【００９３】
更に、本発明の異方導電性部材は、光伝送素材の用途としても応用が期待できる。
【図面の簡単な説明】
【００９４】
【図１】図１は、本発明の異方導電性部材の好適な実施態様の一例を示す簡略図である。
【図２】図２は、ミクロ相分離したブロック共重合体薄膜および絶縁性基材の模式図である。
【図３】図３は、本発明の製造方法における金属充填工程等の一例を説明する模式的な端面図である。
【図４】図４は、比較例１の異方性導電部材の製造方法の手順を説明する模式的な断面図である。
【図５】図５は、導電性部材（フィルム）の導通路の密度を計算するための説明図である。
【図６】図６は、実施例１および比較例１で得られた異方導電性部材（フィルム）の面方向の絶縁性（電気抵抗）を測定する装置の模式図である。
【図７】図７は、本発明の異方導電性部材の供給形態の一例を説明する模式図である。
【図８】図８は、本発明の異方導電性部材の供給形態の一例を説明する模式図である。
【図９】図９は、本発明の異方導電性部材の供給形態の一例を説明する模式図である。
【符号の説明】
【００９５】
１  異方導電性部材
２  絶縁性基材
３  導通路
４ａ，４ｂ  突出部
５  基材内導通部
６  絶縁性基材の厚み
７  導通路間の幅
８  導通路の直径
９  導通路の中心間距離（ピッチ）
２０  絶縁性基材
２１  異方導電性部材
４１  銅基板
４２  レジスト層
４３  マスク
４４  Ｘ線
Ｍ  母型
４５  微細構造レジスト膜（残存レジスト膜）
４６  ニッケル導電性極細線群
４７  メッキ浴
Ｖ  基体
４８  シート状基材材料
４９  異方性導電フィルム
５１  貫通孔の単位格子
５２  導電性電極部
６１  デバイス
６２  電極
７１  巻き芯
７２  テープ（台紙）
７３、８２、９２  異方導電性部材
８１  収納箱
９１  樹脂板
９３  切れ目
１０１  ブロック共重合体薄膜（絶縁性部材）
１０２  疎水性高分子鎖Ｂ
１０３  親水性高分子鎖Ａ
１０４  絶縁性基材
１０５  貫通孔
【図１】
0005043620.tif 000006
【図２】
0005043620.tif 000007
【図３】
0005043620.tif 000008
【図４】
0005043620.tif 000009
【図５】
0005043620.tif 000010
【図６】
0005043620.tif 000011
【図７】
0005043620.tif 000012
【図８】
0005043620.tif 000013
【図９】
0005043620.tif 000014