(57)【特許請求の範囲】
【請求項１】
被試験品に高電圧のインパルス信号を印加するインパルス発生部と、前記インパルス信号の印加により前記被試験品内の放電により発生する電磁波信号を受信するアンテナと、前記電磁波信号を増幅する低雑音増幅器と、前記インパルス信号の印加に同期させて前記低雑音増幅器へ電源を供給するスイッチ回路と、前記増幅器から出力された電磁波信号を検波する検波器と、この検波信号の大きさに基づき被試験品の合否を判断する信号処理部とを備えたことを特徴とする部分放電検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ等の巻き線を利用した機器の不良品を検出する装置に関するものであり、特に、巻き線を利用した機器の固定子の部分放電試験による絶縁不良を検査する部分放電検査装置に関するものである。
【背景技術】
【０００２】
モータ等の巻き線を利用した機器で発生した部分放電信号を検出する手段の一つとして、例えば特許文献１に記載された方法を説明する。図１０は特許文献１で示された、モータの検査装置並びに検査方法を示す図である。ここでは、電圧制御部４６からの信号で高電圧電源４５が電圧をコイル４２、４３、４４に印加する。この時発生する部分放電による信号をアンテナ４７および電流センサー４９で検出する。各検出信号は絶縁試験装置６３へ出力される。絶縁試験装置６３では、前記検出信号の波形をＦＦＴ解析部５０ａ、５０ｂで解析の後、ノイズ判定部６１でモータが健全であるかどうかの判定を行い、判定結果を表示部６２に表示する。その際、アンテナ４７および電流センサー４９で受信した信号のいずれもが、基準値より大きい場合に不合格と判定する。
【０００３】
【特許文献１】特開２００５−２７４４４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献１の方法では、電圧制御部４６と高電圧電源４５とからなる高電圧発生部、アンテナ４７、電流センサー４９及びそれに続き検出信号の解析・判定を行う絶縁試験装置６３との間の細部の連携機能が提示されていない。つまり、ノイズ判定部６１は、正規の検出信号のみでなく不要に受信した信号をも解析・判定する状態にある。
【０００５】
この場合、高電圧電源４５が印加開始する時に発生するスイッチングノイズ、あるいは試験のための高電圧が印加される前の何らかの外来ノイズがアンテナ４７、電流センサー４９に入力された場合も、誤って放電ありと判断し、不良品と判定してしまうという問題点があった。
【課題を解決するための手段】
【０００９】
請求項１に係る部分放電検査装置は、被試験品に高電圧のインパルス信号を印加するインパルス発生部と、前記インパルス信号の印加により前記被試験品内の放電により発生する電磁波信号を受信するアンテナと、前記電磁波信号を増幅する低雑音増幅器と、前記インパルス信号の印加に同期させて前記低雑音増幅器へ電源を供給するスイッチ回路と、前記増幅器から出力された電磁波信号を検波する検波器と、この検波信号の大きさに基づき被試験品の合否を判断する信号処理部とを備えたことを特徴とするものである。
【発明の効果】
【００１０】
以上のようにこの発明の部分放電検査装置によれば、スイッチングノイズと部分放電による電磁波信号を区別することができ、誤った判断をなくすことができるため、信頼性が向上するという効果を奏する。また、過大な外来ノイズに対して、検出器内部の素子を保護することが可能となり、信頼性が向上するという効果を奏する。
【発明を実施するための最良の形態】
【００１１】
実施例１．
図１は本発明の実施例１に係る部分放電検査装置を示すブロック図である。図１において、１は電磁波を捕捉するアンテナ、２は電磁波の振幅に応じたアナログ信号を出力する検出器、３はアンテナ１と検出器２とから成るマイクロ波センサー、４はインパルス発生を制御する制御部、５はインパルスを発生するインパルス発生部、６はモータ内部のコイル巻き線などの被試験品、７は被試験品から放出される電磁波、８は検出器２から得られる信号を処理する信号処理部、９は信号処理結果を表示するための表示部、１０は制御部４から検出器２へ受け渡される同期信号、１１は少なくとも制御部４、インパルス発生部５、信号処理部８及び表示部９から成るインパルス試験装置である。
【００１２】
また、図２は図１に示された検出器２の内部構成を示すブロック図である。図２において、２１はアンテナ１で検出された信号の入力時間を制限するゲート回路、２２は過大信号を遮断するリミッタ、２３は所望の周波数帯域の信号だけを通過させるフィルタ、２４は信号を増幅させる低雑音増幅器（ＬＮＡ:Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）、２５は電磁波信号を直流信号に変換する検波器、２６は検波器２５の出力を増幅させる増幅器（ＡＭＰ）である。なお、ゲート回路としては図３に示すような高速動作のＩＣ（動作時間は５ナノ秒以下）が市販されており、こういったものを利用すればよい。
【００１３】
次に動作について説明する。制御部４からインパルス発生部５に対し、インパルス出力信号が出力される。インパルス発生部５では予めコンデンサに電荷が蓄えられ、制御部４からの前記インパルス出力信号に従い、例えばサイリスタなどの半導体スイッチを閉じてコンデンサの電荷を放電し、非試験品６に高電圧を印加する。被試験品６は、例えばモータに使用されるコイル巻き線などである。この巻き線間の絶縁が不十分である場合、部分放電が発生することがある。その時、この部分放電により電磁波７が放出される。この場合の電磁波は広い周波数成分を含んでいる。アンテナ１は例えば１ＧＨｚから３ＧＨｚの間のいずれかの周波数に共振周波数ｆ０を設定してあり、電磁波７のうちから共振周波数ｆ０の信号を検出器２に送る。
【００１４】
また、制御部４はインパルス発生部５に対しインパルス出力信号を出力した時点から、遅延時間ｔ１の後、検出器２に対し同期信号１０を出力する。検出器２での動作については図２を用いて説明する。検出器２は制御部４からの同期信号１０を受信すると同時にゲート回路２１を開き、アンテナ１からの信号を受け入れる。リミッタ２２は、入力信号が過大である場合に信号をアースに流すことにより、以後の回路を保護する。フィルタ２３はアンテナ１で絞った周波数帯域をさらに絞込み、必要最小限の入力信号をＬＮＡ２４に出力する。ＬＮＡ２４は信号を増幅させる。検波器２５は入力されて来たＧＨｚ帯の信号の包絡線（エンベロープ）に比例した信号を出力する。ＡＭＰ２６は検波器２５の信号を増幅し、信号処理部８へ出力する。
【００１５】
したがって、検出器２からの出力信号の周波数成分は、アンテナ１からの入力信号に比較してその周波数が何桁も小さいものとなる。このため、後述の信号処理部８のＡ／Ｄ変換素子は低ビット・低速のものが使用できる。
【００１６】
信号処理部８では、検出器２からの信号をＡ／Ｄ変換した後、信号の大きさをもとにして被試験品６が試験合格か不合格かを判断する。表示部９は例えばインパルス波形や電磁波信号の包絡線波形、合否を表示し、試験実施者に知らせる。
【００１７】
被試験品６に印加されるインパルス波形は、例えば図４の上のグラフようなものである。印加開始から数１０ナノ秒で最大値に達し、その後振幅が減衰しながら振動する。被試験品６で部分放電が発生する場合、図４の下のグラフに示すように、印加電圧の最大値付近で部分放電が発生するため、先に述べた制御部４から検出器２に送られる同期信号の遅延時間ｔ１を数１０ナノ秒に設定し、部分放電による電磁波を受信できるようにゲート回路２１を開く。その後、一定時間の後にゲート回路２１を閉じる。
【００１８】
インパルス電圧を印加開始する際、サイリスタなどの半導体スイッチを閉じるのであるが、多くの場合この時にスイッチングノイズと呼ばれるノイズが放出される。本発明のように部分放電を、放出される電磁波で検出しようとする装置においては、スイッチングノイズがアンテナ１で受信され、部分放電による電磁波が検出されたと誤認し、健全な被試験品６を誤って不合格と判断してしまうことがある。これに対し、本実施例のようにインパルス信号の印加にある遅延時間をもって同期させてゲート回路を開閉することによって、スイッチングノイズと部分放電による電磁波信号を区別することができ、誤った判断をなくすことができるため、信頼性が向上する。
【００１９】
また、試験実施中でなくても、検出器２にアンテナ１が接続されていれば、外界から何らかの電磁波やノイズをアンテナが受信すれば、その信号が検出器２に送られ、仮に受信信号が大きい場合、内部の素子を損傷させる恐れがある。本実施の形態のようにすることによって、試験実施中以外の時はゲート回路が閉じているので、内部の素子を保護することが可能となり、信頼性が向上する。
【００２０】
なお、上記説明では遅延時間ｔ１を数１０ナノ秒としたが、この時間に限るものではないことは言うまでもない。この遅延時間ｔ１の最適値は、被試験品６やインパルス発生部５や試験系に合わせて選択すればよい。
【００２１】
また、制御部４の内部に遅延時間ｔ１を設ける回路を設置することができない場合は、図５のように遅延回路３０を別に設置してもよい。このような構成にすることによって、上記実施例と同等の効果が得られると同時に、制御部４あるいはインパルス試験装置１１が小型になるという利点がある。
【００２２】
また、図６に示すように、遅延回路３０を検出器２の内部に設置する方法でもよい。このような構成にすれば、前記図１、５の回路構成のものと電気性能的に同じ効果が得られると同時に、インパルス試験装置１１の系が簡単になるという効果がある。
【００２３】
実施例２．
実施例２について、図７、図８を用いて説明する。図７において、３１は被試験品６に印加されている電圧の、例えば１／１０００の電圧値を出力する分圧器、３２は分圧器から出力される電圧信号である。また、図８において、３３は前記分圧器３１からの電圧信号を測定し、その電圧値に応じてゲート開放の信号をゲート回路２１に出力する電圧測定回路である。
【００２４】
次に動作について説明する。図４に示した通り、部分放電による電磁波パルスは、高い電圧が被試験品６に印加されているタイミングで発生することが分かっている。よって、電圧測定回路３３は、例えばインパルス電圧の最大値の７０％を越える電圧が印加された時点でゲート開放信号を出力するようにする。
【００２５】
このような構成とすることによって、上記実施例１と同様にインパルス発生部で発生するスイッチングノイズによる誤判定を防止することができる。また、試験実施中以外の時はゲート回路が閉じているので、内部の素子を保護することが可能となり、信頼性が向上する。
【００２６】
実施例３．
実施例３について、図９を用いて説明する。１０は実施例１で説明した同期信号である。本実施例では、インパルス電圧印加に同期して、検出器２内部のＬＮＡ２４に電源供給しようとするものである。すなわち、同期信号１０が入力されると、スイッチ回路３３を閉じ、電源線３４に供給されている電源をＬＮＡ２４に供給する。
【００２７】
このような構成にすれば、ＬＮＡ２４は同期信号１０が入力された時にだけアンテナ１からの信号を増幅し、検波器２５に出力するため、上記実施例１と同様に、スイッチングノイズによる誤判定を防止することが可能となり、信頼性の高い試験装置を提供できる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施例１に係る部分放電検査装置の全体構成を示すブロック図である。
【図２】本発明の実施例１に係る部分放電検査装置の検出器内部の構成を示すブロック図である。
【図３】ゲート回路の例を示す図である。
【図４】インパルス試験時の被試験品に印加されるインパルス波形、部分放電により発生する電磁波パルス波形及びこれらの時間関係を示すグラフである。
【図５】本発明の実施例１に係る他の部分放電検査装置の主要部分を示すブロック図である。
【図６】本発明の実施例１に係る他の部分放電検査装置の主要部分を示すブロック図である。
【図７】本発明の実施例２に係る部分放電検査装置の全体構成を示すブロック図である。
【図８】本発明の実施例２に係る部分放電検査装置の検出器内部の構成を示すブロック図である。
【図９】本発明の実施例３に係る部分放電検査装置の検出器内部の構成を示すブロック図である。
【図１０】従来の部分放電検査装置の構成を示すブロック図である。
【符号の説明】
【００２９】
１  アンテナ、  ２  検出器、  ３  マイクロ波センサ、  ４  制御部、
５  インパルス発生部、  ６  被試験品、  ７  電磁波、  ８  信号処理部、
９  表示部、  １０  同期信号、  １１  インパルス試験装置、
２１  ゲート回路、  ２２  リミッタ、  ２３  フィルタ、  ２４  低雑音増幅器、
２５  検波器、  ２６  増幅器、  ３０  遅延回路、  ４１  モータ、
４２、４３、４４  コイル、  ４５  高電圧電源、  ４６  電圧制御部、
４７  アンテナ、  ４８ａ、４８ｂ  Ａ／Ｄ変換部、  ４９  電流センサ、
５０ａ、５０ｂ  ＦＦＴ解析部、  ６１  ノイズ判定部、  ６２  表示部、
６３  絶縁試験装置。
【図１】
0004877218.tif 000002
【図２】
0004877218.tif 000003
【図３】
0004877218.tif 000004
【図４】
0004877218.tif 000005
【図５】
0004877218.tif 000006
【図６】
0004877218.tif 000007
【図７】
0004877218.tif 000008
【図８】
0004877218.tif 000009
【図９】
0004877218.tif 000010
【図１０】
0004877218.tif 000011