(57)【特許請求の範囲】
【請求項１】
光子を電子に変換する光電変換面と、
前記光電変換面から入射した電子の数を増大するマトリックス状に配置した複数の電子増幅部と、
これら複数の電子増幅部に対応して設けられ、電子増幅部からの電子が入射する電極部と、
これらの電極部のそれぞれに対応して設けられて行および列ごとに相互に接続されるとともに、相互に接続された行または列ごとにオン・オフされる複数のスイッチ部と、
これら各スイッチ部が接続され、スイッチ部がオンしたときに前記電極部に入射した電子による電流を電圧に変換する電流・電圧変換部と、
前記各スイッチ部の同時にオン・オフされる列または行である第１ラインに直交する行または列である第２ラインごとに対応して設けられ、オンしたときに対応する前記第２ラインを構成する前記スイッチ部を前記電流・電圧変換部に接続し、オフしたときに対応する前記第２ラインを構成する前記スイッチ部を接地する複数のスイッチ回路と、
前記複数の各スイッチ部と前記複数の各スイッチ回路とに接続され、前記第１ラインそれぞれと、前記スイッチ回路それぞれとを直交変調パターンに基づいてオン・オフする動作切替部と
を有することを特徴とする電子パルス検出装置。
【請求項２】
前記動作切替部は、前記スイッチ部と前記スイッチ回路との動作を直交変調パターンであるアダマール行列に基づいた切替パターンで切り替えることを特徴とする請求項１に記載の電子パルス検出装置。
【請求項３】
光子を電子に変換する光電変換面と、前記光電変換面から入射した電子の数を増大するマトリックス状に配置した複数の電子増幅部とを備えたマイクロチャンネルプレートから出力される電子パルスを検出する電子パルス検出チップであって、
上面に前記電子増幅部と対応してマトリックス状に配置され、前記電子増幅部からの電子パルスが入射する複数の検出電極と、
これらの検出電極の下方に絶縁層を介して、前記検出電極に対応して設けた複数の電界効果トランジスタと、
これら各電界効果トランジスタのドレインまたはソースのいずれかと前記検出電極とを電気的に接続する導電部と、
前記各電界効果トランジスタの同時にオン・オフされる行または列である第１ラインごとのゲートを相互に接続したゲート制御線と、
前記各電界効果トランジスタの前記第１ラインに直交する列または行である第２ラインごとの、前記検出電極が接続されていないソースまたはドレインを相互に接続した信号読み出し線と、
これら各信号読み出し線のそれぞれに設けたスイッチ回路と、
これらのスイッチ回路を介して前記各信号読み出し線を並列に接続した電流・電圧変換回路と、
前記複数の各電界効果トランジスタと前記複数の各スイッチ回路とに接続され、前記第１ラインそれぞれと、前記スイッチ回路それぞれとを直交変調パターンに基づいてオン・オフする動作切替部と
を有することを特徴とする電子パルス検出チップ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子パルス検出装置に係り、特に極めて微弱な光を光電変換させて得た二次元的な電子パルスを検出するのに好適な電子パルス検出装置に関する。
【０００２】
【従来の技術】
極めて微弱な光や放射線を高精度、高速で検出できれば便利である。例えば、遺伝子の一部を多数配置したいわゆるＤＮＡチップは、人から採取されて蛍光物質を添加した検体中の遺伝子と、ＤＮＡチップ上の遺伝子とを結合（ハイブリダイゼーション）させ、ＤＮＡチップ上のどの遺伝子がハイブリダイゼーションしたかを調べて病気の治療や予防に役立てることが考えられている。そして、ＤＮＡチップ上のハイブリダイゼーションした遺伝子は、検体中に添加した蛍光物質による蛍光を検出して特定するようになっている。
【０００３】
また、物質に照射した後方散乱Ｘ線を検出して映像化する、いわゆる反射Ｘ線映像装置が実現できれば、飛行機の翼などの大型構造物に対する表層部分の、Ｘ線を用いた非破壊検査を容易に行なうことができ、検査装置の小型化を図ることができる。
さらに、より高感度の暗視カメラを作ることができれば、光の影響によって困難であった種々の観察や、光の影響などの観察も容易に行なうことができる。
【０００４】
従来、微弱な光を検出する場合、光電子増倍管などの二次電子増倍器を用いて光（光子）を電子に変換し、この電子を増幅して検出するようにしていた。また、微弱なＸ線やγ線などの放射線は、放射線をシンチレータに入射させて光に変換し、この光をさらに光電子増倍管などによって電子に変換して検出していた。
【０００５】
また、微弱な光を二次元的に検出する場合、マイクロチャンネルプレートと呼ばれる装置がある。これは、直径が６〜２５μｍ程度、長さ０．２４〜１．０ｍｍ程度の非常に細いガラスの細管（キャピラリー）を数百万本束ね、薄い板状に仕上げたものであって、厚さ方向に並べられた１本１本のキャピラリー（チャンネル）が独立した二次電子増倍器として働き、全体として二次元電子増倍器を形成している。このマイクロチャンネルプレート（以下、ＭＣＰという）は、高速性、高利得性を有するとともに、光の強さに応じたすぐれた波高分布特性が得られ、二次元検出機能を有する。
【０００６】
このＭＣＰを利用する場合、光の入射部に光電変換面を配置し、光子を電子に変換してＭＣＰのキャピラリーに入射させる。キャピラリーに入射した電子は、キャピラリーの両端に印加した２０００Ｖ程度の直流電圧によって加速され、キャピラリーの管壁に衝突することで１０4 〜１０12 倍程度に数が増倍される。このようにして増幅されて出てくる電子パルス群をどのように読み出すかによってＭＣＰを用いた装置の性能が決まってくる。
【０００７】
従来、ＭＣＰから出力される電子パルス（数が増大された電子）を読み出す場合、ＭＣＰの出力側にシンチレータを配置し、一旦電子パルスを光に変換したのち、この光をＣＣＤカメラによって撮影する方法が一般的であった。
【０００８】
【発明が解決しようとする課題】
しかし、上記した従来のＭＣＰによって増幅した電子パルスを光に変換し、これをＣＣＤカメラで撮影する方法は、ＤＮＡチップの発する蛍光のように非常に微弱な光や、後方散乱Ｘ線のような微弱な放射線を検出する場合、ＭＣＰの各キャピラリーに入射する電子が希であるとともに、ＭＣＰから出力される電子パルスのパルス幅がナノ秒未満と極めて短いため、ノイズ成分が検出成分より大きくなって実質的に検出することが難しい。
【０００９】
本発明は、前記従来技術の欠点を解消するためになされたもので、微弱な光や放射線を二次元的に検出できるようにすることを目的としている。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る電子パルス検出装置は、光子を電子に変換する光電変換面と、前記光電変換面から入射した電子の数を増大するマトリックス状に配置した複数の電子増幅部と、これら複数の電子増幅部に対応して設けられ、電子増幅部からの電子が入射する電極部と、これらの電極部のそれぞれに対応して設けられて行および列ごとに相互に接続されるとともに、相互に接続された行または列ごとにオン・オフされる複数のスイッチ部と、これら各スイッチ部が接続され、スイッチ部がオンしたときに前記電極部に入射した電子による電流を電圧に変換する電流・電圧変換部と、前記各スイッチ部の同時にオン・オフされる列または行である第１ラインに直交する行または列である第２ラインごとに対応して設けられ、オンしたときに対応する前記第２ラインを構成する前記スイッチ部を前記電流・電圧変換部に接続し、オフしたときに対応する前記第２ラインを構成する前記スイッチ部を接地する複数のスイッチ回路と、前記複数の各スイッチ部と前記複数の各スイッチ回路とに接続され、前記第１ラインそれぞれと、前記スイッチ回路それぞれとを直交変調パターンに基づいてオン・オフする動作切替部、を有することを特徴としている。
【００１１】
そして、本発明に係る電子パルス検出チップは、光子を電子に変換する光電変換面と、前記光電変換面から入射した電子の数を増大するマトリックス状に配置した複数の電子増幅部とを備えたマイクロチャンネルプレートから出力される電子パルスを検出する電子パルス検出チップであって、上面に前記電子増幅部と対応してマトリックス状に配置され、前記電子増幅部からの電子パルスが入射する複数の検出電極と、これらの検出電極の下方に絶縁層を介して、前記検出電極に対応して設けた複数の電界効果トランジスタと、これら各電界効果トランジスタのドレインまたはソースのいずれかと前記検出電極とを電気的に接続する導電部と、前記各電界効果トランジスタの同時にオン・オフされる行または列である第１ラインごとのゲートを相互に接続したゲート制御線と、前記各電界効果トランジスタの前記第１ラインに直交する列または行である第２ラインごとの、前記検出電極が接続されていないソースまたはドレインを相互に接続した信号読み出し線と、これら各信号読み出し線のそれぞれに設けたスイッチ回路と、これらのスイッチ回路を介して前記各信号読み出し線を並列に接続した電流・電圧変換回路と、前記複数の各電界効果トランジスタと前記複数の各スイッチ回路とに接続され、前記第１ラインそれぞれと、前記スイッチ回路それぞれとを直交変調パターンに基づいてオン・オフする動作切替部とを有することを特徴としている。
【００１２】
【作用】
上記のようになっている本発明は、マトリックス状に配置したスイッチ部を行ごとまたは列ごとに、例えば直交変調パターンに基づいて動作させることにより、同時に複数の電極部に入射した電子パルスを電圧に変換して読み取ることが可能で、これを復調することにより、二次元画像を容易に得ることができる。直交変調パターンは、アダマール行列に基づいたパターンがよい。
【００１３】
そして、本発明に係る電子パルス検出チップによれば、ＶＬＳＩ（Ｖｅｒｙ  Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）の製造技術によって容易に形成することができ、電子パルス検出装置の小型化を図ることができるとともに、高速動作を可能にする。
【００１４】
【発明の実施の形態】
本発明に係る電子パルス検出装置の好ましい実施の形態を、添付図面に従って詳細に説明する。
図２は、本発明の実施の形態に係る電子パルス検出装置の概略説明図である。本実施形態の電子パルス検出装置１０は、マイクロチャンネルプレート（ＭＣＰ）１２を有している。ＭＣＰ１２は、前記したように直径が６〜２５μｍ程度、長さが０．２４〜１．０ｍｍ程度のガラスからなるキャピラリー１４の多数を束ねて板状にしたものである。そして、実施形態の場合、ＭＣＰ１２は、２５６×２５６本の直径が約６μｍのキャピラリー１４を相互に密接するように配置して一体化してある。
【００１５】
電子パルス検出装置１０は、ＭＣＰ１２の上部、すなわち光の入射側に光電変換面１６が配設してあって、微弱な光（光子）１８を電子に変換してＭＣＰ１２に入射させるようにしてある。また、ＭＣＰ１２を構成している各キャピラリー１４は、光電変換面１６に対面した上端側が、図示しない電極を介して直流電源ＶD のマイナス側に接続してあり、反対側の下端側が電極を介して直流電源ＶD のプラス側に接続してあって、光電変換面１６から入射してきた電子２２の個数を１０4 〜１０12倍程度に増大することができるようになっている。
【００１６】
ＭＣＰ１２の下部には、電子パルス読み出しチップ３０が配置してある。この電子パルス読み出しチップ３０は、図１に示したようになっていて、アルミニウム（Ａｌ）などの金属からなる複数の検出電極（電極部）であるアノード３２（３２ij：ｉ＝１，２，３，………ｎ、ｊ＝１，２，３，………ｎ）を備えている。これらのアノード３２は、ＭＣＰ１２のキャピラリー１４に対応して設けてあって、マトリックス状に配置してある。そして、アノード３２は、大きさがキャピラリー１４の直径に対応していて、実施形態の場合、６μｍ×６μｍ程度の大きさに形成してある。また、アノード３２は、このアノード３２に対応して設けたスイッチ部である検出トランジスタ３４（３４ij：ｉ＝１，２，３，………ｎ、ｊ＝１，２，３，………ｎ）に接続してある。この検出トランジスタ３４は、実施形態の場合、ｎチャンネル型のＭＯＳＦＥＴであって、図３に示したように、絶縁層を介してアノード（検出電極）３２の下方に形成してある。
【００１７】
すなわち、ｐ導電型の半導体基板４０の上部には、ＬＯＣＯＳ法などによって設けた素子分離領域４２によって、複数の素子形成領域がマトリックス状に区画されており、この素子形成領域に検出トランジスタ３４が設けてある。検出トランジスタ３４は、ｎ導電型不純物を拡散させたｎ+ 拡散層からなるソース領域４４とドレイン領域４６とを有する。そして、ソース領域４４とドレイン領域４６との間がチャンネル領域４８となっている。
【００１８】
チャンネル領域４８の上部には、二酸化ケイ素膜（シリコン酸化膜）５０などからなるゲート酸化膜５０が設けてある。このゲート酸化膜５０の上には、Ａｌなどの金属や多結晶シリコンなどからなるゲート電極５２が形成してある。そして、ドレイン領域４６とゲート電極５２との上方には、信号出力配線５４とゲート入力配線５６とが配置してある。これらの信号出力配線５４とゲート入力配線５６とは、ドレイン領域４６とゲート電極５２とを覆って設けたシリコン酸化膜などからなる絶縁層５８に形成したスルーホール６０を介してドレイン領域４６とゲート電極５２とに電気的に接続してある。
【００１９】
また、信号出力配線５４とゲート入力配線５６とは、シリコン酸化膜などからなる上部絶縁層６２によって覆ってある。そして、上部絶縁層６２の上には、検出電極であるアノード３２が形成してある。このアノード３２は、ソース領域４４に電気的に接続してある。すなわち、ソース領域４４を覆っている絶縁層５８と上部絶縁層６２とには、ビアホール６４が貫通して形成してあり、このビアホール６４にＡｌや銅（Ｃｕ）などの導電材からなるプラグ（導電部）６６が充填してあって、このプラグ６６を介してソース領域４４とアノード３２とが電気的に接続されている。
【００２０】
マトリックス状に配置してある検出トランジスタ３４は、図１に示したように、行を構成している各検出トランジスタ３４のゲートが相互に接続してあって、同時にオン・オフされるようになっている。すなわち、同一の行に配置してある検出トランジスタ３４は、ゲート入力配線５６が行に対応して設けたゲート制御線７０（７０ａ、７０ｂ、………７０ｎ）に接続してあり、このゲート制御線７０によって同じ行の検出トランジスタ３４を同時にオンさせるゲート電圧が入力するようになっている。そして、これらのゲート制御線７０は、バッファ７２を介して作用の詳細を後述する動作切替部７４に接続してある。
【００２１】
また、マトリックス状に配置された各検出トランジスタ３４は、列を構成している検出トランジスタ３４のソースが相互に接続してある。すなわち、同一の列に配置されている検出トランジスタ３４は、ドレイン領域４６に電気的に接続された信号出力配線５４が列に対応して設けた信号読み出し線７６（７６ａ、７６ｂ、………７６ｎ）に接続してある。これらの信号読み出し線７６は、対応するスイッチ回路８０（８０ａ、８０ｂ、………８０ｎ）を介して電流・電圧変換部である電流・電圧変換抵抗ＲL に接続してある。この電流・電圧変換抵抗ＲL は、抵抗値がスイッチ回路８０側より十分に小さな値となっていて、入射信号である電流パルス信号が反射されないようにしてある。
【００２２】
スイッチ回路８０は、図６に詳細が示されているように、実施形態の場合、一対のエンハンスメント型ｎＭＯＳトランジスタ（トランジスタ）８２、８４とインバータ８６とから構成してある。第１トランジスタ８２は、ゲートが各列に対応して設けた第２ゲート制御線８８（８８ａ、８８ｂ、………８８ｎ）に接続してある。また、他方の第２トランジスタ８４は、ゲートがインバータ８６を介して第２ゲート制御線８８に接続してある。そして、第２トランジスタ８４は、ドレインが接地してあるとともに、ソースが信号読み出し線７６を介して第１トランジスタ８２のソースに接続してある。この第１トランジスタ８２のドレインは、信号読み出し線７６を介して電流・電圧変換抵抗ＲL に接続してある。
【００２３】
電流・電圧変換抵抗ＲL は、一端に信号読み出し線７６と増幅器であるオペアンプ９０の非反転入力端子が接続してある。そして、電流・電圧変換抵抗ＲL の他端は、接地してある。また、オペアンプ９０は、反転入力端子が抵抗９２を介して接地してあるとともに、帰還抵抗９４を介してオペアンプ９０の出力側に接続してある。そして、オペアンプ９０の出力は、出力端子を介して電子パルス読み出しチップ３０の外部に設けたパルス波高分布処理回路１１０に入力され、図示しない画像生成部によって二次元画像データにされる。
【００２４】
なお、スイッチ回路８０を接続した第２ゲート制御線８８は、図１に示してあるように、バッファ９６を介して動作切替部７４に接続してある。この動作切替部７４は、アダマールロジック発生用エンコーダを有していて、アダマール行列に対応した動作パターンを発生させる複数のステート番号入力端子９８とイネーブル入力端子１００とが接続してある。
【００２５】
そして、電子パルス読み出しチップ３０は、半導体装置であるＶＬＳＩを作成する周知の製造技術を用いて形成される。そして、電子パルス読み出しチップ３０は、図４に示したように、マトリックス状に設けたアノード３２が露出された状態で、または電子を透過可能な保護部材によって覆われた状態でパッケージ１０２の上部に配置される。
【００２６】
このようになっている実施形態の電子パルス検出装置１０は、図２に示したように、光電変換面１６が微弱な光（光子）１８を電子２２に変換する。この電子２２は、光電変換面２６に入射した光の強さに応じた運動量を有しており、ＭＣＰ１２を構成しているキャピラリー１４に入射し、個数が入射した電子２２の運動量に応じて１０4 〜１０12倍程度に増幅され、電子パルスとなって電子パルス読み出しチップ３０のアノード３２に入射する。
【００２７】
電子パルス読み出しチップ３０は、検出トランジスタ３４とスイッチ回路８０との動作が動作切替部７４によって直交変調パターンであるアダマール行列に基づいた切替パターンで切り替えられる。このアダマール行列に基づいた切替パターン（変調モード）は、動作切替部７４に接続したステート番号入力端子９８を選択することにより、動作切替部７４内のアダマールロジック発生用エンコーダが生成する。
【００２８】
例えば、検出トランジスタ３４が８×８個である場合、検出トランジスタ３４を動作させるためのステート番号入力端子９８が３本、スイッチ回路８０を切り替えるためのステート番号入力端子９８が３本となっていて、これらを選択することにより、図５に示したようなそれぞれ８通りの切替パターンが生成される。そして、動作切替部７４は、アダマール行列に基づいて図５の下部に示した８つの変調モードを生成し、図５の下部右側に示した０次の動作信号（切替信号）に基づいて、すべてのゲート制御線７０をゲート電源に接続し、バッファ７２を介してすべての検出トランジスタ３４のゲートにゲート電圧を印加するとともに、第２ゲート制御線８８を、図５下部左側の０次から７次の切替信号に基づいて順次切り替え、バッファ９６を介してスイッチ回路８０を順次切り替えてオン・オフさせる。ゲート制御線７０、８８の切替に同期してイネーブル入力端子にイネーブル信号が入力し、選択されたトランジスタがオンとなる。
【００２９】
スイッチ回路８０に対して、第２ゲート制御線８８を介して０次から７次までの切り替えが終了したならば、図示しない制御装置によって図５右下の１次の切替信号を発生させるステート番号入力端子９８が選択され、動作切替部７４は、第１行、第３行、第５行、第７行のゲート制御線７０に接続した検出トランジスタ３４のゲートに電圧を印加し、この状態でスイッチ回路８０を０次から７次まで切り替える。このようにして、動作切替部７４は、検出トランジスタ３４のゲートに対して印加する電圧を、０次から７次まで順に切り替えるごとに、スイッチ回路８０を０次から７次まで切り替える。これにより、検出トランジスタ３４は、常に半分がゲート電圧を印加され、半分のスイッチ回路８０がオン状態となり、全体の１／４の検出トランジスタ３４から信号（電流パルス）が電流・電圧変換抵抗ＲL を流れる。
【００３０】
なお、図５においては、斜線の部分が検出トランジスタ３４またはスイッチ回路８０をオンする電圧レベルが「Ｈ」であり、アダマール行列の「１」に対応している。また、白抜きの部分は、電圧レベルが「Ｌ」であって、検出トランジスタ３４、スイッチ回路８０がオフされ、アダマール行列の「−１」に対応している。
【００３１】
図６は、電子読み出しチップ３０における電子パルスの検出方法を説明する図である。同図（１）は、ゲート制御線７０を介して検出トランジスタ３４のゲートにゲート電圧が印加され、検出トランジスタ３４がオンとなってり、第２ゲート制御線８８の電圧レベルが「Ｈ」レベルとなっていて、スイッチ回路８０がオンの状態となっている場合を示している。
【００３２】
この図６（１）においては、第２ゲート制御線８８が「Ｈ」であるため、スイッチ回路８０の第１トランジスタ８２のゲートに「Ｈ」が入力し、このトランジスタ８２がオンとなる。一方、スイッチ回路８０の第２トランジスタ８４は、ゲートがインバータ８６を介して第２ゲート制御線８８に接続してあるため、ゲート電圧が「Ｌ」であってオフとなる。従って、アノード３２に電子パルスが入射すると、検出トランジスタ３４がオンであるため、矢印１２０のように検出トランジスタ３４、スイッチ回路８０の第１トランジスタ８２を介して電流・電圧変換抵抗ＲL に電流が流れる。この電流は、アノード３２に入射した電子パルスの大きさ（電子数の大きさ）に比例しており、電流・電圧変換抵抗ＲL によって電流量に応じた電圧パルスに変換される。この電圧パルスは、オペアンプ９０によって増幅されて、パルス波高分布処理回路１１０に入力される。
【００３３】
図６（２）は、検出トランジスタ３４がオフの状態の場合を示している。この場合、アノード３２に電子パルスが入射したとしても、検出トランジスタ３４がオフであるため、検出トランジスタ３４に電流が流れず、スイッチ回路８０がオン（トランジスタ８２がオン）であったとしても、電流・電圧変換抵抗ＲL に電流が流れない。従って、オペアンプ９０に電圧パルスが入力しない。
【００３４】
図６（３）は、検出トランジスタ３４がオンで、スイッチ回路８０がオフの場合を示している。すなわち、第２ゲート制御線８８の電圧が「Ｌ」レベルとなっており、スイッチ回路８０の第１トランジスタ８２がオフ、第２トランジスタ８４がオンとなっている。このため、アノード３２に電子パルスが入射して検出トランジスタ３４に電流が流れると、スイッチ回路８０の第２トランジスタ８４は、ゲートが接地してあるため、オンになると検出トランジスタ３４からの電流を矢印１２２のようにグランドに落とす。このため、電流・電圧変換抵抗ＲL には電流が流れない。しかも、スイッチ回路８０がオフの場合、すなわち第２トランジスタ８４がオンの場合は、このトランジスタ８４のドレインが接地されるため、電流・電圧変換抵抗ＲL に電流が流れるのを完全に防ぐことができ、電子パルスの検出精度を高めることができる。
【００３５】
すなわち、アノード３２に電子パルスが入射したとしても、図７に示したように、ゲート制御線７０と第２ゲート制御線８８とのいずれもが「Ｈ」のときにだけ、増幅部であるオペアンプ９０の出力側には出力信号（電圧パルス）が現れる。そして、ゲート制御線７０と第２ゲート制御線８８とのいずれか、または両方が「Ｌ」である場合、電流・電圧変換抵抗ＲL に電流が流れず、オペアンプ９０の出力側には出力信号が現れない。
【００３６】
図８は、実施形態の電子パルス読み出しチップ３０におけるパルスの合成を説明する図である。なお、この発明において、パルスの合成とは、電子パルス読み出しチップ３０のどのアノード３２ijに電子パルスが入射した場合でも、それを電圧信号として検出できることを意味している。そして、図８は、（１）、（２）のいずれにおいても、検出トランジスタ３４（３４ａ〜３４ｄ）がオンであり、スイッチ回路８０（８０ａ、８０ｂ）の第１トランジスタ８２（８２ａ、８２ｂ）がオン、スイッチ回路８０の第２トランジスタ８４（８４ａ、８４ｂ）がオフの場合を示している。
【００３７】
同図（１）は、アノード３２ｂに電子パルスが入射した場合であって、このとき電流が矢印１１４のように、検出トランジスタ３４ｂ、スイッチ回路８０ｂの第１トランジスタ８２ｂを介して電流・電圧変換抵抗ＲL に電流が流れ、オペアンプ９０からパルスが出力される。そして、図８（２）は、電流・電圧変換抵抗ＲL の抵抗値が高く、アノード３２ｂに入射した電子パルスによる電流が電流・電圧変換抵抗ＲL によって検出トランジスタ３４ａ、３４ｃ、３４ｄ側に反射される状態を示したものである。
【００３８】
また、実施形態においては、極めて微弱な光を検出するため、電子パルス検出装置１０に到来する光子（光１８）の頻度が低いと仮定しており、すべてのアノード３２に同時に電子パルスが入射することはない。すなわち、アノード３２に入射する電子パルスは、パルス幅が４００ピコ秒程度であるとともに、微弱光による電子パルスであるために、複数のアノード３２に同時に電子パルスが入射する確率が小さく、各アノード３２に入射した電子パルスのそれぞれに対応した電圧パルスを得ることができる。
【００３９】
オペアンプ９０の出力する電圧パルスは、パルス波高分布処理回路１１０においてカウンティングされる。そして、パルス波高分布処理回路１１０の波高別の係数値は、コンピュータからなる画像生成装置に送られ、逆アダマール変換されて二次元画像にされる。
【００４０】
このように、実施形態においては、マトリックス状に配置した検出トランジスタ３４を、行ごとに相互に接続するとともに、列ごとに相互に接続し、直交変調パターンであるアダマール行列に基づいて駆動と信号の読み出しとを行なうようにしてあるため、ＭＣＰ１２のキャピラリー１４の数が非常に多数であっても、アノード３２に入射した電子パルスを高速に読み出すことが可能で、極めて微弱な光による二次元映像を得ることができる。
なお、微弱な散乱Ｘ線やガンマ線などの放射線を検出する場合、放射線をシンチレータに入射させて光に変換し、その光を電子パルス検出装置３０の光電変換面１６に入射させる。
【００４１】
前記した実施形態は、本発明の一態様の説明であって、これに限定されるものではない。例えば、前記実施形態においては、検出トランジスタ３４を行ごとに動作させる場合について説明したが、列ごとの検出トランジスタ３４のゲートを相互に接続して列ごとにオン・オフし、行ごとの検出トランジスタ３４をスイッチ回路８０に接続してもよい。また、電子パルス３０にＡ／Ｄ変換回路を設け、オペアンプ９０の出力をディジタル信号に変換し、ディジタル信号として出力するようにしてもよい。
【００４２】
【発明の効果】
以上に説明したように、本発明によれば、マトリックス状に配置したスイッチ部を行ごとまたは列ごとに、例えば直交変調パターンに基づいて動作させることにより、同時に複数の電極部に入射した電子パルスを電圧に変換して読み取ることが可能で、これを復調することにより、二次元画像を容易に得ることができる。直交変調パターンは、アダマール行列に基づいてパターンであってよい。
【００４３】
そして、本発明に係る電子パルス検出チップによれば、ＶＬＳＩの製造技術によって容易に形成することができ、電子パルス検出装置の小型化を図ることができるとともに、高速動作を可能にする。
【図面の簡単な説明】
【図１】  本発明の実施形態に係る電子パルス検出チップの詳細説明図である。
【図２】  本発明の実施形態に係る電子パルス検出装置の概略構成を示す断面図である。
【図３】  本発明の実施形態に係る検出トランジスタの詳細を模式的に示した図であって、（１）は断面図、（２）は絶縁層を省略した平面図である。
【図４】  本発明の実施の形態に係る電子パルス検出チップの斜視図である。
【図５】  本発明の実施形態に係る電子パルス検出チップの動作方法の一例を示す説明図である。
【図６】  本発明の実施形態に係る検出トランジスタとスイッチ回路との切替動作の説明図である。
【図７】  本発明の実施形態に係る電子パルス検出装置によるパルス検出動作を説明するタイムチャートである。
【図８】  本発明の実施形態に係る電子パルス検出チップによるパルスの合成を説明する図である。
【符号の説明】
１０………電子パルス検出装置、１２………マイクロチャンネルプレート（ＭＣＰ）、１４………電子増幅部（キャピラリー）、１６………光電変換面、１８………光、２２………電子、３０………電子パルス検出チップ、３２………検出電極（アノード）、３４………スイッチ部（検出トランジスタ）、４０………半導体基板、４４………ソース領域、４６………ドレイン領域、５２………ゲート電極、７０………ゲート制御線、７４………動作切替部、７６………信号読み出し線、８０………スイッチ回路、９０………オペアンプ、１１０………パルス波高分布処理回路。
【図１】
0004897164.tif 000002
【図２】
0004897164.tif 000003
【図３】
0004897164.tif 000004
【図４】
0004897164.tif 000005
【図５】
0004897164.tif 000006
【図６】
0004897164.tif 000007
【図７】
0004897164.tif 000008
【図８】
0004897164.tif 000009