(57)【特許請求の範囲】
【請求項１】
電子的に書き込み可能な書込対象メモリを具備する書込対象演算装置がネットワーク上に複数存在するときに、前記書込対象メモリへの書き込みを行うメモリ書込装置であって、
演算装置を通常通信停止状態にする信号であるｒｅａｄｙ信号をすべての前記書込対象演算装置に同時に送信して前記書込対象演算装置のすべてを通常通信停止状態にする通常通信停止手段と、
この通常通信停止手段により送信された前記ｒｅａｄｙ信号によって、前記書込対象演算装置のすべてが通常通信停止状態であるか否かを確認する通信状態確認手段と、
この通信状態確認手段によりすべての前記書込対象演算装置が通常通信停止状態であると確認されたときには、前記書込対象演算装置の通信速度を変更させる信号であるｃｈａｎｇｅ信号をすべての前記書込対象演算装置に同時に送信してすべての前記書込対象演算装置の通信速度を同一の速度に変更させる通信速度変更手段と、
この通信速度変更手段により送信された前記ｃｈａｎｇｅ信号の返送信号をすべての前記書込対象演算装置から受信したときには、前記書込対象メモリに対して書き込み処理を行うメモリ書込手段と
を含むことを特徴とするメモリ書込装置。
【請求項２】
電子的に書き込み可能な書込対象メモリを具備する書込対象演算装置がネットワーク上に複数存在するときに、前記書込対象メモリへの書き込みを行うメモリ書込方法であって、
演算装置を通常通信停止状態にする信号であるｒｅａｄｙ信号をすべての前記書込対象演算装置に同時に送信して前記書込対象演算装置のすべてを通常通信停止状態にする通常通信停止ステップと、
この通常通信停止ステップにより送信された前記ｒｅａｄｙ信号によって、前記書込対象演算装置のすべてが通常通信停止状態であるか否かを確認する通信状態確認ステップと、
この通信状態確認ステップによりすべての前記書込対象演算装置が通常通信停止状態であると確認されたときには、前記書込対象演算装置の通信速度を変更させる信号であるｃｈａｎｇｅ信号をすべての前記書込対象演算装置に同時に送信してすべての前記書込対象演算装置の通信速度を同一の速度に変更させる通信速度変更ステップと、
この通信速度変更ステップにより送信された前記ｃｈａｎｇｅ信号の返送信号をすべての前記書込対象演算装置から受信したときには、前記書込対象メモリに対して書き込み処理を行うメモリ書込ステップと
を含むことを特徴とするメモリ書込方法。
【請求項３】
電子的に書き込み可能な書込対象メモリを具備する書込対象演算装置がネットワーク上に複数存在するときに、前記書込対象メモリへの書き込みを行うメモリ書込プログラムを記録した記録媒体であって、
演算装置を通常通信停止状態にする信号であるｒｅａｄｙ信号をすべての前記書込対象演算装置に同時に送信して前記書込対象演算装置のすべてを通常通信停止状態にする通常通信停止処理と、
この通常通信停止処理により送信された前記ｒｅａｄｙ信号によって、前記書込対象演算装置のすべてが通常通信停止状態であるか否かを確認する通信状態確認処理と、
この通信状態確認処理によりすべての前記書込対象演算装置が通常通信停止状態であると確認されたときには、前記書込対象演算装置の通信速度を変更させる信号であるｃｈａｎｇｅ信号をすべての前記書込対象演算装置に同時に送信してすべての前記書込対象演算装置の通信速度を同一の速度に変更させる通信速度変更処理と、
この通信速度変更処理により送信された前記ｃｈａｎｇｅ信号の返送信号をすべての前記書込対象演算装置から受信したときには、前記書込対象メモリに対して書き込み処理を行うメモリ書込処理と
を含むことを特徴とするメモリ書込プログラムを記録した記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ネットワーク上にある演算装置のメモリに対して書き込みを行うメモリ書込装置に係り、特に演算装置の通信速度を予め変更してからメモリへ書き込み処理を行うことによって、通信エラーを減らすとともに高速な書込処理を行うことのできるメモリ書込装置に関する。
【０００２】
【従来の技術】
従来のメモリへの書込装置としては、例えば特開平１０−１１１８６３号公報に開示されているメモリ書換システムがある。
【０００３】
図３に示すように、従来のメモリ書換システム１０１は、自動車に搭載されて内燃機関型エンジンの制御を行うエンジン制御装置（以下、ＥＣＵという）１０２と、このＥＣＵ１０２に内蔵されたエンジン制御用のプログラムやデータを書き換えたり、新規に書き込む際にＥＣＵ１０２に接続されるメモリ書換装置１０３とから構成されている。
【０００４】
さらに、ＥＣＵ１０２は、エンジンの運転状態を検出する様々なセンサからの信号を入力して波形処理する入力回路１０６と、入力回路１０６からのセンサ信号に基づき、エンジンを制御するための様々な処理を実行するシングルチップマイクロコンピュータ（以下、マイコンという）１０８と、マイコン１０８からの制御信号に基づき、エンジンに取り付けられたインジェクタ（燃料噴射弁）やイグナイタ等のアクチュエータへ駆動信号を出力する出力回路１１０とを備えている。
【０００５】
そして、マイコン１０８には、プログラムに従い動作するＣＰＵ１１８と、ＣＰＵ１１８を動作させるために必要なプログラム及びデータを格納する不揮発性のＲＯＭ１２０と、ＣＰＵ１１８の演算結果等を一時格納するＲＡＭ１２２と、前記入力回路１０６等からの信号を受けると共に、出力回路１１０に制御信号を出力するためのＩ／Ｏ１２４と、メモリ書換装置１０３との間でシリアルデータ通信を行うための通信回路１２５とが備えられている。
【０００６】
ここで、ＲＯＭ１２０としては、電気的にデータの書き換え（詳しくは消去及び書き込み）が可能なフラッシュＲＯＭ１２０ａと、データの書き換えが不能なマスクＲＯＭ１２０ｂとを備えている。
【０００７】
一方、メモリ書換装置１０３は、ＥＣＵ１０２側のマイコン１０８にフラッシュＲＯＭ１２０ａの書き換えを行わせるための処理を実行するＣＰＵ，ＲＯＭ，ＲＡＭ等を内蔵したマイコン１３０と、ＥＣＵ１０２へ送信する書換制御プログラム（詳しくは、書換制御プログラムを構成するプログラムコード及び書換制御プログラムの実行時に参照されるデータ）が格納された第１のＲＯＭ１３４と、ＥＣＵ１０２へ送信すべき書込データ（即ち、フラッシュＲＯＭ１２０ａに書き込むべき新たな制御プログラム及び制御データを構成するデータ）が格納された第２のＲＯＭ１３６と、作業者が当該メモリ書換装置１０３に様々な指示入力を行うための入力装置１３７とを備えている。
【０００８】
そして、このように構成されたメモリ書換システム１０１において、ＥＣＵ１０２のマイコン１０８（ＣＰＵ１１８）は、リセット直後に、マスクＲＯＭ１２０ｂ内のブートプログラムを起動し、メモリ書換装置１０３が接続されていない通常時には、そのブートプログラムによってフラッシュＲＯＭ１２０ａ内のエンジン制御プログラム（エンジン制御用の制御プログラム）をコールして、エンジンの制御を行う。
【０００９】
また、マイコン１０８は、ブートプログラムを起動した際に、書換モードであると判定すると、フラッシュＲＯＭ１２０ａ内の制御プログラムをコールすることなく、メモリ書換装置１０３から送信されて来る書換制御プログラムを受信してＲＡＭ１２２に格納し、その書換制御プログラムをコールしてＲＡＭ１２２上で実行することにより、フラッシュＲＯＭ１２０ａ内に格納されている現在の制御プログラム及び制御データを、その後メモリ書換装置１０３から送信されて来る書込データ（新たな制御プログラム及び制御データを構成するデータ）に書き換える処理を行う。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述したメモリ書換システム１０１では、書き込み制御プログラム（ブートプログラム）内に通信速度の変更処理が含まれていたので、ネットワーク上に複数のＥＣＵが存在する場合でも書込対象となったＥＣＵの通信速度が変更されるだけであった。
【００１１】
したがって、ネットワーク上に複数のＥＣＵが存在する場合には、ネットワーク上の他のＥＣＵの通信速度が変更されないために通信エラーが生じるという問題点があった。
【００１２】
また、高速通信ネットワークのＥＣＵと、低速通信ネットワークのＥＣＵとが同時に存在する場合に、従来のメモリ書換システム１０１では、高速通信ネットワーク上のＥＣＵに対して書き込み処理を行った後に、通信速度を低速に変更してから低速通信ネットワーク上のＥＣＵに対して書き込みを行っていた。
【００１３】
したがって、通信速度が異なるネットワーク上にあるＥＣＵのメモリを書き換えるためには、長時間を要するという問題点があった。
【００１４】
本発明は上記事情に鑑みてなされたものであり、その目的は、ネットワーク上に複数の書込対象メモリが存在する場合でも、通信エラーがなく、高速な書き込み処理を行うことのできるメモリ書込装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明であるメモリ書込装置は、電子的に書き込み可能な書込対象メモリを具備する書込対象演算装置がネットワーク上に複数存在するときに、前記書込対象メモリへの書き込みを行うメモリ書込装置であって、演算装置を通常通信停止状態にする信号であるｒｅａｄｙ信号をすべての前記書込対象演算装置に同時に送信して前記書込対象演算装置のすべてを通常通信停止状態にする通常通信停止手段と、この通常通信停止手段により送信された前記ｒｅａｄｙ信号によって、前記書込対象演算装置のすべてが通常通信停止状態であるか否かを確認する通信状態確認手段と、この通信状態確認手段によりすべての前記書込対象演算装置が通常通信停止状態であると確認されたときには、前記書込対象演算装置の通信速度を変更させる信号であるｃｈａｎｇｅ信号をすべての前記書込対象演算装置に同時に送信してすべての前記書込対象演算装置の通信速度を同一の速度に変更させる通信速度変更手段と、この通信速度変更手段により送信された前記ｃｈａｎｇｅ信号の返送信号をすべての前記書込対象演算装置から受信したときには、前記書込対象メモリに対して書き込み処理を行うメモリ書込手段とを含むことを特徴とする。
【００１６】
この請求項１の発明によれば、ネットワーク上に複数の書込対象演算装置が存在する場合でも、通信エラーがなく、高速に書込対象メモリへの書き込み処理を行うことができる。
【００１７】
請求項２に記載の発明であるメモリ書込方法は、電子的に書き込み可能な書込対象メモリを具備する書込対象演算装置がネットワーク上に複数存在するときに、前記書込対象メモリへの書き込みを行うメモリ書込方法であって、演算装置を通常通信停止状態にする信号であるｒｅａｄｙ信号をすべての前記書込対象演算装置に同時に送信して前記書込対象演算装置のすべてを通常通信停止状態にする通常通信停止ステップと、この通常通信停止ステップにより送信された前記ｒｅａｄｙ信号によって、前記書込対象演算装置のすべてが通常通信停止状態であるか否かを確認する通信状態確認ステップと、この通信状態確認ステップによりすべての前記書込対象演算装置が通常通信停止状態であると確認されたときには、前記書込対象演算装置の通信速度を変更させる信号であるｃｈａｎｇｅ信号をすべての前記書込対象演算装置に同時に送信してすべての前記書込対象演算装置の通信速度を同一の速度に変更させる通信速度変更ステップと、この通信速度変更ステップにより送信された前記ｃｈａｎｇｅ信号の返送信号をすべての前記書込対象演算装置から受信したときには、前記書込対象メモリに対して書き込み処理を行うメモリ書込ステップとを含むことを特徴とする。
【００１８】
この請求項２の発明によれば、ネットワーク上に複数の書込対象演算装置が存在する場合でも、通信エラーがなく、高速に書込対象メモリへの書き込み処理を行うことができる。
【００１９】
請求項３に記載の発明であるメモリ書込プログラムを記録した記録媒体は、電子的に書き込み可能な書込対象メモリを具備する書込対象演算装置がネットワーク上に複数存在するときに、前記書込対象メモリへの書き込みを行うメモリ書込プログラムを記録した記録媒体であって、演算装置を通常通信停止状態にする信号であるｒｅａｄｙ信号をすべての前記書込対象演算装置に同時に送信して前記書込対象演算装置のすべてを通常通信停止状態にする通常通信停止処理と、この通常通信停止処理により送信された前記ｒｅａｄｙ信号によって、前記書込対象演算装置のすべてが通常通信停止状態であるか否かを確認する通信状態確認処理と、この通信状態確認処理によりすべての前記書込対象演算装置が通常通信停止状態であると確認されたときには、前記書込対象演算装置の通信速度を変更させる信号であるｃｈａｎｇｅ信号をすべての前記書込対象演算装置に同時に送信してすべての前記書込対象演算装置の通信速度を同一の速度に変更させる通信速度変更処理と、この通信速度変更処理により送信された前記ｃｈａｎｇｅ信号の返送信号をすべての前記書込対象演算装置から受信したときには、前記書込対象メモリに対して書き込み処理を行うメモリ書込処理とを含むことを特徴とする。
【００２０】
この請求項３の発明によれば、ネットワーク上に複数の書込対象演算装置が存在する場合でも、通信エラーがなく、高速に書込対象メモリへの書き込み処理を行うことができる。
【００２１】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。
【００２２】
まず、図１は本実施形態のメモリ書込装置によってメモリへの書き込みが行われるメモリ書込システムのブロック図である。ここでは、書き込みの対象である書込対象メモリとしてフラッシュメモリを例として説明し、さらにそのフラッシュメモリを具備する書込対象演算装置の一例としてエンジン制御装置（以下ＥＣＵと略す）を例にして説明する。
【００２３】
図１に示すように、メモリへの書き込み処理を行うメモリ書込装置１は、書き込み処理が行われる際にネットワークであるバス２に接続され、このバス２には複数のＥＣＵ３Ａ、３Ｂ、・・・、３Ｎが接続されている。
【００２４】
ここで、メモリ書込装置１は、ＥＣＵを通常通信停止状態にする信号であるｒｅａｄｙ信号をすべてのＥＣＵ３Ａ、３Ｂ、・・・、３Ｎに送信する通常通信停止手段１１と、この通常通信停止手段１１により送信されたｒｅａｄｙ信号によって、ＥＣＵのすべてが通常通信停止状態であるか否かを確認する通信状態確認手段１２と、この通信状態確認手段１２によりすべてのＥＣＵ３Ａ、３Ｂ、・・・、３Ｎが通常通信停止状態であると確認されたときには、ＥＣＵの通信速度を変更させる信号であるｃｈａｎｇｅ信号をすべてのＥＣＵ３Ａ、３Ｂ、・・・、３Ｎに送信する通信速度変更手段１３と、この通信速度変更手段１３により送信されたｃｈａｎｇｅ信号の返送信号をすべてのＥＣＵ３Ａ、３Ｂ、・・・、３Ｎから受信したときには、フラッシュメモリ１７Ａ、１７Ｂ、・・・、１７Ｎに対して書き込み処理を行うメモリ書込手段１４とを含んでいる。
【００２５】
なお、メモリ書込装置１は、各種の処理を行うためのＣＰＵと、この処理の命令を記憶する記憶手段とを含む通常のコンピュータシステムによって構成され、メモリ書込装置１で行われる各処理の命令やタイミング制約は記憶手段に保持されており、必要に応じてＣＰＵにロードされ、実行がなされる。
【００２６】
また、ＥＣＵ３Ａ、３Ｂ、・・・、３Ｎは、エンジンの運転状態を検出するさまざまなセンサからの信号が入力されて波形処理を行う入力回路や、エンジンに取り付けられたインジェクタ等のアクチュエータへ駆動信号を出力する出力回路などをそれぞれ具備しており、さらにエンジンを制御するためのさまざまな処理を実行するためのマイクロコンピュータ（以下、マイコンという）１５Ａ、１５Ｂ、・・・、１５Ｎをそれぞれ具備している。
【００２７】
そして、マイコン１５Ａ、１５Ｂ、・・・、１５Ｎは、プログラムに従い動作する通常のＣＰＵ１６Ａ、１６Ｂ、・・・、１６Ｎと、ＣＰＵ１６がそれぞれ動作するために必要なプログラム及びデータを格納するフラッシュメモリ１７Ａ、１７Ｂ、・・・、１７Ｎと、ＣＰＵ１６の演算結果等を一時格納するＲＡＭ１８Ａ、１８Ｂ、・・・、１８Ｎとをそれぞれ含んでおり、フラッシュメモリ１７Ａ、１７Ｂ、・・・、１７Ｎに対してメモリ書込装置１による書き込みが行われる。
【００２８】
ただし、メモリ書込装置１の書き込みの対象となる書込対象メモリは、フラッシュメモリに限られるものではなく、電子的に書き込み可能なメモリであればよい。
【００２９】
次に、図２に基づいて本実施形態のメモリ書込装置１による書込対象メモリへの書き込み処理を説明する。
【００３０】
まず、メモリ書込装置１がバス２に接続されて初期設定が行われると（Ｓ２０１）、メモリ書込装置１は通常モードで動作している各ＥＣＵ３Ａ、３Ｂ、・・・、３Ｎに対して、通常モードを停止させるための信号であるｒｅａｄｙ信号をブロードキャスト方式で送信する（Ｓ２０２）。
【００３１】
このｒｅａｄｙ信号を受信した各ＥＣＵ３Ａ、３Ｂ、・・・、３Ｎは速やかに通常モードを終了して通常通信停止状態となる（Ｓ２０３）。
【００３２】
一方、メモリ書込装置１ではｒｅａｄｙ信号を送信すると、バスモニタ状態に移行して割り込み処理等によるバスラインのチェックを所定時間実行する（Ｓ２０４）。このとき、まだ通常モードで動作しているＥＣＵがあるか否かを判断し（Ｓ２０５）、通常モードで動作しているＥＣＵがあるときにはステップＳ２０２に戻って再度ｒｅａｄｙ信号を送信する（Ｓ２０２）。
【００３３】
また、すべてのＥＣＵが通常通信停止状態であることが確認されたら、メモリ書込装置１は通信速度を変更するための信号であるｃｈａｎｇｅ信号を各ＥＣＵ３Ａ、３Ｂ、・・・、３Ｎに対してブロードキャスト方式で送信するとともに（Ｓ２０６）、メモリ書込装置１の通信速度もｃｈａｎｇｅ信号で送信した通信速度に変更して高速化する（Ｓ２０７）。例えば、２０ｋｂｐｓの通信速度を１００ｋｂｐｓに高速化する。
【００３４】
そして、各ＥＣＵ３Ａ、３Ｂ、・・・、３Ｎはｃｈａｎｇｅ信号を受信すると、ｃｈａｎｇｅ信号に記録された通信速度に変更して高速化し（Ｓ２０８）、さらにｃｈａｎｇｅ信号のレスポンスとなるｃｈａｎｇｅ  ｒｅｓｐｏｎｓｅ信号を返送するとともに（Ｓ２０９）、書き込み処理が行われる状態に遷移する（Ｓ２１０）。ただし、ｃｈａｎｇｅ  ｒｅｓｐｏｎｓｅ信号は同期を合わせるために１００ｍｓなどの設定時間経過後に送信する。
【００３５】
そして、メモリ書込装置１はすべてのＥＣＵ３Ａ、３Ｂ、・・・、３Ｎからｃｈａｎｇｅ  ｒｅｓｐｏｎｓｅ信号を受信したか否かを判断し（Ｓ２１１）、ｃｈａｎｇｅ  ｒｅｓｐｏｎｓｅ信号をすべてのＥＣＵから受信することができずに、メモリ書込装置１を含め通信速度が高速化されないＥＣＵがある場合には書込対象であるフラッシュメモリ１７への書き込みに関する処理は行われず、パワーオンリセット（Ｓ２１２）後に、ステップＳ２０１に戻って同様の処理を再び行うことになる。
【００３６】
また、メモリ書込装置１がすべてのＥＣＵ３Ａ、３Ｂ、・・・、３Ｎからｃｈａｎｇｅ  ｒｅｓｐｏｎｓｅ信号を受信しているときには、各ＥＣＵのフラッシュメモリに対して書き込みに関する処理を行い（Ｓ２１３）、本実施形態のメモリ書込装置１によるメモリへの書き込み処理は終了する。
【００３７】
このように、本実施形態のメモリ書込装置１は、通信速度の変更処理をブートプログラム内の書き込み処理に含めて制御するのではなく、書き込み処理を行う前にすべてのＥＣＵの通信速度を予め高速化してしまうので、メモリ書込装置１と各ＥＣＵとの通信速度が一致せずに通信エラーが発生することを防止できる。
【００３８】
さらに、本実施形態のメモリ書込装置１は、異なる通信速度のネットワーク上にあるＥＣＵに対して書き込みを行う場合でも、予めすべてのＥＣＵの通信速度を高速化しておくので、高速ネットワークに書込処理を行った後に通信速度を切り換えて低速ネットワークに書込処理を行う必要がなくなり、高速な書き込み処理を行うことができる。
【００３９】
なお、上述したメモリ書込装置１の各処理を実現するためのプログラムは記録媒体に保存することができ、この記録媒体をコンピュータシステムによって読み込ませることにより、前記プログラムを実行してコンピュータを制御しながら上述したメモリ書込装置１の各処理を実現することができる。ここで、前記記録媒体とは、メモリ装置、磁気ディスク装置、光ディスク装置等、プログラムを記録することができるような装置が含まれる。
【００４０】
【発明の効果】
以上説明したように、本発明のメモリ書込装置によれば、ネットワーク上に複数の演算装置が存在する場合でも、通信エラーがなく、高速にメモリへの書き込み処理を行うことができる。
【図面の簡単な説明】
【図１】本発明のメモリ書込システムの一実施形態の構成を示すブロック図である。
【図２】図１に示すメモリ書込システムによる書込対象メモリへの書き込み処理を説明するためのフローチャートである。
【図３】従来のメモリ書換システムの構成を示すブロック図である。
【符号の説明】
１  メモリ書込装置
２  バス
３Ａ、３Ｂ、・・・、３Ｎ  ＥＣＵ
１１  通常通信停止手段
１２  通信状態確認手段
１３  通信速度変更手段
１４  メモリ書込手段
１５Ａ、１５Ｂ、・・・、１５Ｎ  マイコン
１６Ａ、１６Ｂ、・・・、１６Ｎ  ＣＰＵ
１７Ａ、１７Ｂ、・・・、１７Ｎ  フラッシュメモリ
【図１】
0004960545.tif 000002
【図２】
0004960545.tif 000003
【図３】
0004960545.tif 000004