(57)【特許請求の範囲】
【請求項１】
第１周波数を有する入力信号を、前記第１周波数とは異なる第２周波数を有する出力信号に周波数変換する周波数変換器であって、
ローカル発振電圧信号が入力され、前記ローカル発振電圧信号を一定のバイアス電流と交流の電流成分とを含むローカル発振電流に変換するローカル発振信号入力手段と、
入力電圧信号が入力され、前記入力電圧信号を一定のバイアス電流と交流の電流成分とを含む入力電流に変換する信号入力手段と、
前記入力電流と前記ローカル発振電流とを加算して、前記入力電流と前記ローカル発振電流との加算結果である加算電流を出力する電流加算手段と、
前記入力電流に含まれるバイアス電流と、前記ローカル発振電流に含まれるバイアス電流と、を加算した値であるしきい値電流を境にして、前記加算電流の波形の一方のみを前記出力信号として出力するようにスイッチングするスイッチング手段と、を備え、
前記ローカル発振電流と前記入力電流は、交流の電流成分を含み、
前記スイッチング手段は、ゲート端子が高周波的に接地された電界効果トランジスタを含み、前記電界効果トランジスタのソース端子に前記加算電流が入力され、前記電界効果トランジスタのドレイン端子から前記出力信号を出力するものであって、
前記ゲート端子が高周波的に接地された電界効果トランジスタとは、前記ゲート端子がグランド電位あるいは電源電位と接続された電界効果トランジスタであり、
前記スイッチング手段は、前記加算電流が前記しきい値電流以下の場合には前記加算電流を前記出力信号として出力せず、前記加算電流が前記しきい値電流より大きい場合には前記加算電流を前記出力信号として出力することを特徴とする周波数変換器。
【請求項２】
前記電界効果トランジスタのソース端子に接続され、前記しきい値電流と同じ大きさの電流を流す定電流源をさらに備え、
前記ローカル発振信号入力手段は、ゲート端子に前記ローカル発振電圧信号が入力され、ソース端子が接地され、ドレイン端子が前記電界効果トランジスタのソース端子に接続された第２電界効果トランジスタであり、
前記信号入力手段は、ゲート端子に前記入力電圧信号が入力され、ソース端子が接地され、ドレイン端子が前記電界効果トランジスタのソース端子に接続された第３電界効果トランジスタである請求項１記載の周波数変換器。
【請求項３】
第１周波数を有する入力信号を、前記第１周波数とは異なる第２周波数を有する出力信号に周波数変換する周波数変換器であって、
ローカル発振電圧信号が入力され、前記ローカル発振電圧信号を一定のバイアス電流と交流の電流成分とを含むローカル発振電流に変換するローカル発振信号入力手段と、
入力電圧信号が入力され、前記入力電圧信号を一定のバイアス電流と交流の電流成分とを含む入力電流に変換する信号入力手段と、
前記入力電流と前記ローカル発振電流とを加算して、前記入力電流と前記ローカル発振電流との加算結果である加算電流を出力する電流加算手段と、
前記入力電流に含まれるバイアス電流と、前記ローカル発振電流に含まれるバイアス電流と、を加算した値であるしきい値電流を境にして、前記加算電流の波形の一方のみを前記出力信号として出力するようにスイッチングするスイッチング手段と、を備え、
前記ローカル発振電流と前記入力電流は、交流の電流成分を含み、
前記スイッチング手段は、ベース端子が高周波的に接地されたバイポーラトランジスタを含み、前記バイポーラトランジスタのエミッタ端子に前記加算電流が入力され、前記バイポーラトランジスタのコレクタ端子から前記出力信号を出力するものであって、
前記ベース端子が高周波的に接地されたバイポーラトランジスタとは、前記ベース端子がグランド電位あるいは電源電位と接続されたバイポーラトランジスタであり、
前記スイッチング手段は、前記加算電流が前記しきい値電流以下の場合には前記加算電流を前記出力信号として出力せず、前記加算電流が前記しきい値電流より大きい場合には前記加算電流を前記出力信号として出力することを特徴とする周波数変換器。
【請求項４】
前記バイポーラトランジスタのエミッタ端子に接続され、前記しきい値電流と同じ大きさの電流を流すように構成された定電流源をさらに備え、
前記ローカル発振信号入力手段は、ベース端子に前記ローカル発振電圧信号が入力され、エミッタ端子が接地され、コレクタ端子が前記バイポーラトランジスタのエミッタ端子に接続された第２バイポーラトランジスタであり、
前記信号入力手段は、ベース端子に前記入力電圧信号が入力され、エミッタ端子が接地され、コレクタ端子が前記バイポーラトランジスタのエミッタ端子に接続された第３バイポーラトランジスタである請求項３記載の周波数変換器。
【請求項５】
前記出力信号に含まれる不要波成分を除去する出力手段をさらに備え、
前記出力手段は、前記出力信号から、所定の周波数帯域の信号を取り出すフィルタである請求項１または請求項３記載の周波数変換器。
【請求項６】
第１周波数を有する入力信号と、この入力信号の逆相となる逆相入力信号とによって差動入力された信号を、前記第１周波数とは異なる第２周波数を有する出力信号へ周波数変換する周波数変換器であって、
ローカル発振電圧信号及びこのローカル発振電圧信号の逆相となる逆相ローカル発振電圧信号が入力され、前記ローカル発振電圧信号を一定のバイアス電流と交流の電流成分とを含むローカル発振電流に変換し、前記逆相ローカル発振電圧信号を一定のバイアス電流と交流の電流成分とを含む逆相ローカル発振電流に変換するローカル発振信号入力手段と、
入力電圧信号及びこの入力電圧信号の逆相となる逆相入力電圧信号が入力され、前記入力電圧信号を一定のバイアス電流と交流の電流成分とを含む入力電流に変換し、前記逆相入力電圧信号を一定のバイアス電流と交流の電流成分とを含む逆相入力電流に変換する信号入力手段と、
前記入力電流と前記ローカル発振電流とを加算して、前記入力電流と前記ローカル発振電流との加算結果である第１加算電流を出力する第１の電流加算手段と、
前記逆相入力電流と前記逆相ローカル発振電流とを加算して、前記逆相入力電流と前記逆相ローカル発振電流との加算結果である第２加算電流を出力する第２の電流加算手段と、
前記入力電流に含まれるバイアス電流と、前記ローカル発振電流に含まれるバイアス電流と、を加算した値であるしきい値電流を境にして、前記第１の電流加算手段による加算電流の波形の一方のみを通過させる第１の電流出力手段と、
前記しきい値電流を境にして、前記第２の電流加算手段による加算電流の波形の一方のみを通過させる第２の電流出力手段と、
前記第１の電流出力手段により通過された第１の通過電流と前記第２の電流出力手段により通過された第２の通過電流とを加算し、この加算結果を前記出力信号として出力する第３の電流加算手段と、を備え、
前記ローカル発振電流、前記逆相ローカル発振電流、前記入力電流、および前記逆相入力電流は、交流の電流成分を含み、
前記第１の電流出力手段は、前記第１の電流加算手段による加算電流が前記しきい値電流以下の場合には前記第１の電流加算手段による加算電流を前記出力信号として出力せず、前記第１の電流加算手段による加算電流が前記しきい値電流より大きい場合には前記第１の電流加算手段による加算電流を前記出力信号として出力し、
前記第２の電流出力手段は、前記第２の電流加算手段による加算電流が前記しきい値電流以下の場合には前記第２の電流加算手段による加算電流を前記出力信号として出力せず、前記第２の電流加算手段による加算電流が前記しきい値電流より大きい場合には前記第２の電流加算手段による加算電流を前記出力信号として出力し、
前記第１及び第２の電流出力手段の双方は、ゲート端子が高周波的に接地された電界効果トランジスタを含み、前記電界効果トランジスタのソース端子に前記第１の電流加算手段又は前記第２の電流加算手段による加算電流が入力され、前記電界効果トランジスタのドレイン端子から前記第１または第２の通過電流を出力するものであって、
前記ゲート端子が高周波的に接地された電界効果トランジスタとは、前記ゲート端子がグランド電位あるいは電源電位と接続された電界効果トランジスタであることを特徴とすることを特徴とする周波数変換器。
【請求項７】
第１周波数を有する入力信号と、この入力信号の逆相となる逆相入力信号とによって差動入力された信号を、前記第１周波数とは異なる第２周波数を有する出力信号へ周波数変換する周波数変換器であって、
ローカル発振電圧信号及びこのローカル発振電圧信号の逆相となる逆相ローカル発振電圧信号が入力され、前記ローカル発振電圧信号を一定のバイアス電流と交流の電流成分とを含むローカル発振電流に変換し、前記逆相ローカル発振電圧信号を一定のバイアス電流と交流の電流成分とを含む逆相ローカル発振電流に変換するローカル発振信号入力手段と、
入力電圧信号及びこの入力電圧信号の逆相となる逆相入力電圧信号が入力され、前記入力電圧信号を一定のバイアス電流と交流の電流成分とを含む入力電流に変換し、前記逆相入力電圧信号を一定のバイアス電流と交流の電流成分とを含む逆相入力電流に変換する信号入力手段と、
前記入力電流と前記ローカル発振電流とを加算して、前記入力電流と前記ローカル発振電流との加算結果である第１加算電流を出力する第１の電流加算手段と、
前記逆相入力電流と前記逆相ローカル発振電流とを加算して、前記逆相入力電流と前記逆相ローカル発振電流との加算結果である第２加算電流を出力する第２の電流加算手段と、
前記入力電流に含まれるバイアス電流と、前記ローカル発振電流に含まれるバイアス電流と、を加算した値であるしきい値電流を境にして、前記第１の電流加算手段による加算電流の波形の一方のみを通過させる第１の電流出力手段と、
前記しきい値電流を境にして、前記第２の電流加算手段による加算電流の波形の一方のみを通過させる第２の電流出力手段と、
前記第１の電流出力手段により通過された第１の通過電流と前記第２の電流出力手段により通過された第２の通過電流とを加算し、この加算結果を前記出力信号として出力する第３の電流加算手段と、を備え、
前記ローカル発振電流、前記逆相ローカル発振電流、前記入力電流、および前記逆相入力電流は、交流の電流成分を含み、
前記第１の電流出力手段は、前記第１の電流加算手段による加算電流が前記しきい値電流以下の場合には前記第１の電流加算手段による加算電流を前記出力信号として出力せず、前記第１の電流加算手段による加算電流が前記しきい値電流より大きい場合には前記第１の電流加算手段による加算電流を前記出力信号として出力し、
前記第２の電流出力手段は、前記第２の電流加算手段による加算電流が前記しきい値電流以下の場合には前記第２の電流加算手段による加算電流を前記出力信号として出力せず、前記第２の電流加算手段による加算電流が前記しきい値電流より大きい場合には前記第２の電流加算手段による加算電流を前記出力信号として出力し、
前記第１及び第２の電流出力手段の双方は、ベース端子が高周波的に接地されたバイポーラトランジスタを含み、前記バイポーラトランジスタのエミッタ端子に前記第１の電流加算手段又は前記第２の電流加算手段による加算電流が入力され、前記バイポーラトランジスタのコレクタ端子から前記第１または第２の通過電流を出力するものであって、
前記ベース端子が高周波的に接地されたバイポーラトランジスタとは、前記ベース端子がグランド電位または電源電位と接続されたバイポーラトランジスタであることを特徴とする周波数変換器。
【請求項８】
前記入力電流と前記逆相ローカル発振電流とを加算して、前記入力電流と前記逆相ローカル発振電流との加算結果である加算電流を出力する第４の電流加算手段と、
前記逆相入力電流と前記ローカル発振電流とを加算して、前記逆相入力電流と前記ローカル発振電流との加算結果である加算電流を出力する第５の電流加算手段と、
前記しきい値電流を境にして、前記第４の電流加算手段による加算電流の波形の一方のみを通過させる第３の電流出力手段と、
前記しきい値電流を境にして、前記５の電流加算手段による加算電流の波形の一方のみを通過させる第４の電流出力手段と、
前記第３の電流出力手段により通過された第３の通過電流と前記第４の電流出力手段により通過された第４の通過電流とを加算し、この加算結果を前記出力信号に対して逆相の逆相出力信号として出力する第６の電流加算手段と、をさらに備え、
前記第３の電流出力手段は、前記第４の電流加算手段による加算電流が前記しきい値電流以下の場合には前記第４の電流加算手段による加算電流を前記出力信号として出力せず、前記第４の電流加算手段による加算電流が前記しきい値電流より大きい場合には前記第４の電流加算手段による加算電流を前記出力信号として出力し、
前記第４の電流出力手段は、前記第５の電流加算手段による加算電流が前記しきい値電流以下の場合には前記第５の電流加算手段による加算電流を前記出力信号として出力せず、前記第５の電流加算手段による加算電流が前記しきい値電流より大きい場合には前記第５の電流加算手段による加算電流を前記出力信号として出力することを特徴とする請求項６または請求項７記載の周波数変換器。
【請求項９】
請求項１乃至８の少なくとも１つに記載の周波数変換器を備えたことを特徴とする通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は高周波無線回路に関し、特に、低電源電圧用の周波数変換器及びこの周波数変換器を使用した通信装置に関する。
【０００２】
【従来の技術】
従来からトランジスタ等デバイスの微細化は飛躍的に向上している。特にＣＭＯＳ（complementary metal oxide semiconductor）デバイスのトランジスタのゲート長の微細化は著しく、０．１μｍ以下に至っている。このクラスのゲート長を持つＭＯＳトランジスタは、非常に高速性に優れた周波数特性を示し、今後始まる次世代高周波通信システムを実現するために有用なデバイスである。
【０００３】
一方、バイポーラトランジスタとしては高速性と高駆動能力を有するＳｉＧｅヘテロ系のトランジスタが開発され、これも次世代高周波通信システムに有用である。
【０００４】
しかし、これらの高速デバイスは、高速性能を得る代償として耐圧特性を犠牲にしている。例えば、ＭＯＳトランジスタはゲート長を短くすることによって高速性は向上するが、これに伴いゲート酸化膜が薄くなるため、耐圧は劣化する。バイポーラトランジスタはベース領域を薄くすることで高速性が向上するが、ベース領域を薄くすると耐圧は劣化する。ＭＯＳトランジスタ及びＳｉＧｅバイポーラトランジスタともに、高周波特性を実現できるデバイスの耐圧は１Ｖ〜２Ｖ程度に下がってしまい、無線通信システムで従来から用いられている電源電圧３Ｖの回路形式では、デバイスの耐圧が不足することが起こり得る。このため、これらのデバイスを用いる消費電力も大きくならざるを得ない。特に携帯無線端末に使用する回路は携帯無線端末の通話時間に大きく影響を与えるため、できる限り低消費電力であることが望ましい。
【０００５】
【発明が解決しようとする課題】
上述のように、耐圧の低い高速トランジスタを用いる場合、そのトランジスタの持つ耐圧以下に回路の電源電圧を抑える必要があり、従来からの回路方式とは異なる低電源電圧で動作する回路方式を新たに考案する必要がある。また、携帯無線端末等に適応するためには低消費電力化が必要である。
【０００６】
本発明の目的は、高速トランジスタの耐圧以下に回路の電源電圧を抑えることができ、しかも低消費電力化を図り得る周波数変換器及びこの周波数変換器を使用した通信装置を提供することにある。
【０００７】
本発明の一実施形態に係る周波数変換器は、第１周波数を有する入力信号を、前記第１周波数とは異なる第２周波数を有する出力信号に周波数変換する周波数変換器であって、ローカル発振電圧信号が入力され、前記ローカル発振電圧信号を一定のバイアス電流を含むローカル発振電流に変換するローカル発振信号入力手段と、入力電圧信号が入力され、前記入力電圧信号を一定のバイアス電流を含む入力電流に変換する信号入力手段と、前記入力電流と前記ローカル発振電流とを加算して、前記入力電流と前記ローカル発振電流との加算結果である加算電流を出力する電流加算手段と、前記入力電流に含まれるバイアス電流と、前記ローカル発振電流に含まれるバイアス電流と、を加算した値であるしきい値電流を境にして、前記加算電流の波形の一方のみを前記出力信号として出力するようにスイッチングするスイッチング手段と、を備え、前記ローカル発振電流と前記入力電流は、交流の電流成分を含み、前記スイッチング手段は、前記加算電流が前記しきい値電流以下の場合には前記加算電流を前記出力信号として出力せず、前記加算電流が前記しきい値電流より大きい場合には前記加算電流を前記出力信号として出力することを特徴とする。
【０００８】
本発明の一実施形態に係る周波数変換器は、第１周波数を有する入力信号と、この入力信号の逆相となる逆相入力信号とによって差動入力された信号を、前記第１周波数とは異なる第２周波数を有する出力信号へ周波数変換する周波数変換器であって、ローカル発振電圧信号及びこのローカル発振電圧信号の逆相となる逆相ローカル発振電圧信号が入力され、前記ローカル発振電圧信号を一定のバイアス電流を含むローカル発振電流に変換し、前記逆相ローカル発振電圧信号を一定のバイアス電流を含む逆相ローカル発振電流に変換するローカル発振信号入力手段と、入力電圧信号及びこの入力電圧信号の逆相となる逆相入力電圧信号が入力され、前記入力電圧信号を一定のバイアス電流を含む入力電流に変換し、前記逆相入力電圧信号を一定のバイアス電流を含む逆相入力電流に変換する信号入力手段と、前記入力電流と前記ローカル発振電流とを加算して、前記入力電流と前記ローカル発振電流との加算結果である第１加算電流を出力する第１の電流加算手段と、前記逆相入力電流と前記逆相ローカル発振電流とを加算して、前記逆相入力電流と前記逆相ローカル発振電流との加算結果である第２加算電流を出力する第２の電流加算手段と、前記入力電流に含まれるバイアス電流と、前記ローカル発振電流に含まれるバイアス電流と、を加算した値であるしきい値電流を境にして、前記第１の電流加算手段による加算電流の波形の一方のみを通過させる第１の電流出力手段と、前記しきい値電流を境にして、前記第２の電流加算手段による加算電流の波形の一方のみを通過させる第２の電流出力手段と、前記第１の電流出力手段により通過された第１の通過電流と前記第２の電流出力手段により通過された第２の通過電流とを加算し、この加算結果を前記出力信号として出力する第３の電流加算手段と、を備え、前記ローカル発振電流、前記逆相ローカル発振電流、前記入力電流、および前記逆相入力電流は、交流の電流成分を含み、前記第１の電流出力手段は、前記第１の電流加算手段による加算電流が前記しきい値電流以下の場合には前記加算電流を前記出力信号として出力せず、前記第１の電流加算手段による加算電流が前記しきい値電流より大きい場合には前記加算電流を前記出力信号として出力し、前記第２の電流出力手段は、前記第２の電流加算手段による加算電流が前記しきい値電流以下の場合には前記加算電流を前記出力信号として出力せず、前記第２の電流加算手段による加算電流が前記しきい値電流より大きい場合には前記加算電流を前記出力信号として出力することを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係り、例えば携帯無線端末等の通信装置に適用される周波数変換器の構成を示すブロック図である。
【００１２】
図１の周波数変換器を参照すると、信号入力部１０１は、アップコンバートの場合にはＩＦ（intermediate frequency）信号を、また、ダウンコンバートの場合にＲＦ（radio frequency）信号を入力する。ローカル信号入力部１０２は、ローカル発振器を用いて構成され、ローカル（ＬＯ）信号を入力する。信号入力部１０１及びローカル信号入力部１０２は、例えばＭＯＳトランジスタによるトランスコンダクタ、すなわち電圧−電流変換器によって構成される。信号加算部１０３は、信号入力部１０１で入力された信号とローカル信号入力部１０２で入力されたＬＯ信号を加算し、その加算信号をスイッチング部１０４に出力する。
【００１３】
スイッチング部１０４は、しきい値電流を境にして、加算信号の電流波形の一方は通し、他方は絶つようにスイッチング動作を行う。スイッチング部１０４からの出力信号には、ＩＦ電流信号がＬＯ電流信号によって周波数変換された信号が含まれている。信号出力部１０５は、フィルタを含み、スイッチング部１０４の出力信号から不要波を除去し、アップコンバートの場合には主としてＲＦ帯の信号を、また、ダウンコンバートの場合には主としてＩＦ帯の信号を取り出す。
【００１４】
図２を用いてアップコンバート（ＩＦ信号をＬＯ信号を用いて周波数変換しＲＦ信号を取り出す）を行う周波数変換器を例にとり、図１のスイッチング部１０４の具体的構成について説明する。スイッチング部１０４には、ゲート端子を高周波的に接地したｎチャネルＭＯＳトランジスタＭ１を用いている。ここで、高周波的に接地とは、接地点がインピーダンスが０のところに接続していることをいい、グランド電位に接続している他に、電源電位（Ｖdd）に接続している場合も含む。
【００１５】
トランジスタＭ１のソース端子には、信号加算部１０３からの加算信号（ＩＦ電流信号とＬＯ電流信号を加算した信号）が入力される。また、トランジスタＭ１のソース端子には、定電流源１０６が接続されている。この定電流源１０６から発生される定電流Ｉ1の値はしきい値電流Ｉthとほぼ同じ値である。ここで、しきい値電流Ｉthの値は、ＩＦ電流信号のバイアス電流とＬＯ電流信号のバイアス電流とを加算した電流に設定される。トランジスタＭ１は、しきい値電流Ｉthを境にして、加算電流信号の信号波形の一部のみを通すことによって変調信号（ＲＦ信号）を生成し、この変調信号をドレイン端子を介して信号出力部１０５へ出力する。
【００１６】
以下、しきい値電流Ｉthの役割について説明する。ＩＦ電流信号（ＩS）とＬＯ電流信号（ＩL）の加算電流信号（ＩS＋ＩL）は、トランジスタＭ１のソース端子にしきい値電流Ｉthを決定する定電流源１０６が接続されているので、ＩS＋ＩL ≦Ｉthの場合、ＩS＋ＩL はＩthによって打ち消され、トランジスタＭ１のソース端子には流れない。一方、ＩS＋ＩL ＞Ｉthの場合には、ＩS＋ＩL からＩthを引いた分の電流（ＩS＋ＩL −Ｉth）が流れる。
【００１７】
このことを電流波形で表すと同図中に示すようになる。すなわち、トランジスタＭ１のソース端子には、ＩＦ電流信号（ＩS）とＬＯ電流信号（ＩL）の加算電流信号（ＩS＋ＩL）が入力される。トランジスタＭ１は、しきい値電流Ｉthを境にして、入力信号のうちしきい値信号よりも大きい成分を通し、小さい成分を絶つようにスイッチング動作を行う。従って、トランジスタＭ１のドレイン端子から出力される電流信号（ＩO）の波形は入力電流信号（ＩS＋ＩL）の波形の上側半分だけになる。ここで、出力電流信号（ＩO）には、周波数変換されたＲＦ信号成分が含まれている。信号出力部１０５によって、この出力電流信号（ＩO）のうちの不要波成分が除去され、ＲＦ信号成分のみが取り出される。なお、上記ＩＦ電流信号ＩSには、交流の信号電流成分のほかに一定のバイアス電流が含まれる。同じくＬＯ電流信号ＩLにも、交流の信号電流成分のほかに一定のバイアス電流が含まれる。
【００１８】
以下では、出力電流信号（ＩO）にＲＦ信号成分が現れる理由を数式を用いて説明する。ＩＦ電流信号の信号電流成分をｉs ，ＬＯ電流信号の信号電流成分をｉL とすると、一般的にｉL はｉs と比較して振幅が充分に大きいので、トランジスタＭ１の断続周波数はｉL の角周波数によって決まる。したがって、
ｉs ＝Ａ sin ωsｔ                  （１−１）
ｉL ＝Ｂ sin ωLｔ                  （１−２）
とおくと、変調信号電流ｉoは
ｉo ＝（ｉs＋ｉL）×Ｃ（sin ωLｔ＋ 1/3 sin ３ωLｔ＋…）    （２）
と表すことができる。ここでＡ，Ｂ，Ｃは定数、ωS，ωLは信号電流成分ｉs，ｉLの角周波数、ｔは時間を表す。数式（２）を高次項を無視してから変形すると
ｉo ＝ＡＣ sin ωsｔ sin ωLｔ ＋ＢＣ sin2 ωLｔ            （３）
となり、第１項が変調項となることがわかる。したがって、トランジスタＭ１がＬＯ電流信号によってＯＮ，ＯＦＦのスイッチ動作することによって周波数変換器が実現されることがわかる。
【００１９】
（第２の実施形態）
図３を用いて第２の実施形態に従う、アップコンバートを行う周波数変換器について説明する。尚、図３中のトランジスタは全てｎＭＯＳ（ｎチャネルＭＯＳ）トランジスタである。トランジスタＭ３は信号入力部１０１に相当する。ＩＦ信号は、トランジスタＭ３のゲート端子より入力され、Ｍ３によって電圧−電流変換されてＩＦ電流信号となる。トランジスタＭ４はローカル信号入力部１０２に相当する。ＬＯ信号は、トランジスタＭ４のゲート端子に入力され、Ｍ４によって電圧−電流変換されてＬＯ電流信号となる。トランジスタＭ３，Ｍ４ともに適切なバイアス電流が供給されるように、各々のゲート端子にバイアス電圧が印加されている（不図示）。このバイアス電流とほぼ等しい電流を定電流源１０６よりトランジスタＭ３，Ｍ４のドレイン端子へ供給する。トランジスタＭ３のドレイン端子とトランジスタＭ４のドレイン端子との交点が信号加算部１０３に相当し、電流加算された信号がトランジスタＭ２のソース端子へ入力される。トランジスタＭ２は図１中のスイッチング部１０４に相当し、インダクタＬ１及びキャパシタンスＣ１は信号出力部１０５に相当するフィルタを形成している。
【００２０】
次に、図３の回路に必要な電源電圧Ｖddについて説明する。トランジシタＭ１のゲート端子は高周波的に接地され、ＤＣ的には電源電圧Ｖddに接続される。ここで、電源電圧Ｖddを１Ｖとすると、トランジスタＭ２のゲート−ソース間電圧Ｖgsはほぼしきい値電圧Ｖthとなる。しきい値電圧Ｖthは０．５Ｖ〜０．７Ｖ程度である。定電流源１０６の電流値は、例えば１０ｍＡである。したがって、トランジスタＭ２のソース電位、すなわちトランジスタＭ３，Ｍ４のドレイン電位は０．５Ｖ〜０．３Ｖとなる。トランジスタＭ３，Ｍ４は、ゲート電位がＶth＋０．２Ｖ程度でバイアスされることによって、飽和領域、すなわちＶds＞Ｖgs−Ｖth（但しＶdsはドレイン−ソース間電圧）の領域で動作する。したがって図３の回路方式で周波数変換器を構成すると、トランジスタＭ２とＭ４からなる縦積み段は、電源電圧Ｖdd＝１Ｖで動作可能となる。従って、この周波数変換器は従来の電源電圧（＝３Ｖ）よりも低電源電圧にでき、トランジスタの耐圧に影響を与えることがなくなると共に、低消費電力化が達成される。
【００２１】
（第３の実施形態）
図４を用いて本発明の第３の実施形態に従う、アップコンバートを行う周波数変換器について説明する。図３に示した周波数変換器と異なるところは、ＩＦ電圧信号をＩＦ電流信号に変換するトランジスタがＮＭＯＳトランジスタＭ３からＰＭＯＳ（ｐチャネルＭＯＳ）トランジスタに変更されたことと、定電流源１０６が除去されていることである。この場合、トランジスタＭ６のドレイン端子からＩ1 −ＩIFに相当する電流信号が流れる。図４のトランジスタＭ７，Ｍ５，インダクタＬ２及びキャパシタＣ２はそれぞれ図３中のＭ４，Ｍ２，Ｌ１，Ｃ１に相当する。トランジスタＭ６のゲート端子に入力されるＩＦ信号（電圧信号）は、Ｍ６によって電圧−電流変換されて電流信号（ＩＦ電流信号）とされる。トランジスタＭ６，Ｍ７は、適切なバイアス電流が供給されるように、ゲート端子のバイアス電位が設定される。トランジスタＭ６はＰＭＯＳトランジスタであり、トランジスタＭ７はＮＭＯＳトランジスタであるため、トランジスタＭ６のバイアス電流値とトランジスタＭ７のバイアス電流値をほぼ同一とすることで定電流源１０６は不要となる。
【００２２】
次に、図４の回路に必要な電源電圧Ｖddについて説明する。ここで、電源電圧Ｖddを１Ｖとした場合、トランジスタＭ５のゲート−ソース間電圧ＶgsはほぼＶthであり、Ｖthは０．５Ｖ〜０．７Ｖ程度である。したがって、トランジスタＭ５のソース電位、すなわちトランジスタＭ６，Ｍ７のドレイン電位は０．３Ｖ〜０．５Ｖとなる。トランジスタＭ６のゲート電位はＶth−０．２Ｖ，トランジスタＭ４のゲート電位はＶth＋０．２Ｖ程度でバイアスさせることによって、トランジスタＭ６，Ｍ７は飽和領域で動作する。したがって、図４の回路方式で周波数変換器を構成すると、トランジスタＭ５とＭ７からなる縦積み段は電源電圧Ｖdd＝１Ｖで動作可能となる。従って、この周波数変換器は従来の電源電圧（＝３Ｖ）よりも低電源電圧にでき、トランジスタの耐圧に影響を与えることがなくなる。また、図４の回路方式は定電流源が不要なため、図３の回路方式よりもさらに顕著に低消費電力化が達成される。
【００２３】
（第４の実施形態）
図５を用いて、本発明の第４の実施形態に従う、アップコンバートを行う周波数変換器について説明する。図５は、ＩＦ信号（ＩＦ，ＩＦ／）およびＬＯ信号（ＬＯ，ＬＯ／）時の図４に対応する回路構成を示す図である。図中トランジスタＭ１２，Ｍ１０，Ｍ９はそれぞれ図４のトランジスタＭ７，Ｍ５，Ｍ６に相当し、逆相信号に対してはトランジスタＭ１３，Ｍ１１，Ｍ８がトランジスタＭ７，Ｍ５，Ｍ６に相当する。インダクタＬ３はインダクタＬ２に相当し、キャパシタＣ３はキャパシタＣ２に対応する。
【００２４】
図５の構成によって、信号出力部（Ｌ３，Ｃ３）に出力される変調信号は２倍に増加する。変調信号のうちＬＯ信号は出力信号加算部（トランジスタＭ１０及びＭ１１のドレイン端子が交わる交点）で打ち消しあうため原理的に０となる。
【００２５】
（第５の実施形態）
図６を用いて、本発明の第５の実施形態に従う周波数変換器について説明する。図６はＩＦ信号およびＬＯ信号入力時の回路構成および、バイアス供給手法の一例を示したものである。信号入力部１１１−１には差動ＩＦ信号および差動ＬＯ信号が入力される。これら差動ＩＦ信号および差動ＬＯ信号は、信号加算部１０３−１により加算され、この加算信号がスイッチング部１０４−１に入力される。スイッチング部１０４−１は、しきい値電流を境に、入力された加算信号の信号波形のうちの一方のみを通して変調信号加算部１１０の一方の入力端に出力する。
【００２６】
一方、信号入力部１１１−２には、ＩＦの逆相信号（ＩＦ／信号）およびＬＯの逆相信号（ＬＯ／信号）が入力される。これらＩＦ／信号およびＬＯ／信号は、信号加算部１０３−２により加算され、この加算信号がスイッチング部１０４−２に入力される。スイッチング部１０４−２は、しきい値電流を境に、入力された加算信号の信号波形のうちの一方のみを通して変調信号加算部１１０の他方の入力端に出力する。
【００２７】
変調信号加算部１１０は、スイッチング部１０４−１，１０４−２の各出力を加算し、この加算信号を信号出力部１０５に出力する。
【００２８】
バイアスレベル調整部１２０は、ＤＣレベル検知部１１２−１，１１２−２と、レベル比較部１１３と、バイアス発生部１１４−１，１１４−２とを備えている。ＤＣレベル検知部１１２−１は信号加算部１０３−１の出力からＤＣ（直流）レベルを検知し、ＤＣレベル検知部１１２−２は信号加算部１０３−２の出力からＤＣレベルを検知する。レベル比較部１１３は、ＤＣレベル検知部１１２−１，１１２−２でそれぞれ検知されたＤＣレベルを比較する。バイアス発生部１１４−１は、上記レベル比較部１１３による比較結果に基づいて、信号入力部１１１−１に供給すべきバイアスレベルを決定する。同じくバイアス発生部１１４−２は、上記レベル比較部１１３による比較結果に基づいて、信号入力部１１１−２に供給すべきバイアスレベルを決定する。
【００２９】
以上のように上記第５の実施形態によれば、トランジスタの素子バラツキが発生した場合、バラツキによる差動間のレベル変動を検知して、レベル変動の収まる方向へバイアスが発生する。したがって、素子バラツキによるＬＯ信号のリークなどの不要信号の出力を回避することが可能となる。
【００３０】
（第６の実施形態）
図７を用いて、本発明の第６の実施形態に従う周波数変換器について説明する。
【００３１】
すなわち、トランジスタＭ１０，Ｍ１１のソース端子にはそれぞれバイアスレベル調整部１２０への信号経路が接続されており、また、トランジスタＭ１２，Ｍ１３のゲート端子にはそれぞれバイアスレベル調整部１２０より発生したバイアスを供給する信号経路が接続されている。尚、キャパシタＣ４，Ｃ５はバイアスレベル調整部１２０から供給されるバイアスがＬＯ，ＬＯ／端子へ流れるのを遮断するために設けたものである。
【００３２】
（第７の実施形態）
図８を用いて、本発明の第７の実施形態に従う周波数変換器について説明する。なお、図８は、バイアスレベル調整部１２０の具体的な回路構成を示す図であり、バイアスレベル調整部１２０以外は図５の回路図と同様である。トランジスタＭ１０，Ｍ１１のソース端子は、抵抗Ｒ１，Ｒ２をそれぞれ介してトランジスタＭ２７，Ｍ２８のゲート端子へ接続される。抵抗Ｒ１，Ｒ２は、高周波信号を遮断するためのもので、トランジスタＭ１０，Ｍ１１への入力信号のＤＣバイアスレベルを検知する。トランジスタＭ２７，Ｍ２８は差動対を構成する。差動対のバイアス電流値は定電流源１０７の定電流Ｉ2 によって決められている。
【００３３】
また、トランジスタＭ２７，Ｍ２８は、抵抗Ｒ１，Ｒ２で検知されるＤＣバイアスレベルを比較し（レベル比較部１１３）、その比較結果をＭ２５，Ｍ２６にそれぞれ出力する。トランジスタＭ２５，Ｍ２３およびトランジスタＭ２６，Ｍ２１はそれぞれカレントミラーを形成する（バイアス発生部１１４）。従って、トランジスタＭ２３の出力電流はトランジスタＭ２４へ、トランジスタＭ２１の出力電流はトランジスタＭ２２へそれぞれ伝わる。また、トランジスタＭ２４，Ｍ１２およびトランジスタＭ２２，Ｍ１３も、上記トランジスタＭ２５，Ｍ２３およびトランジスタＭ２６，Ｍ２１と同様にカレントミラーを形成している。
【００３４】
したがって、トランジスタＭ１２，Ｍ１３にそれぞれ流れる電流は、トランジスタＭ２７，Ｍ２８により定電流源１０７で決定される電流値の１／２の値を基準に配分されることになる。抵抗Ｒ３，Ｒ４は、高周波信号を遮断するための抵抗である。トランジスタＭ２１，Ｍ２２，Ｍ２５，Ｍ２６，Ｍ２７，Ｍ２８それぞれのゲート電圧には基準電位を用いる。このため、他のトランジスタよりもゲート長の長いトランジスタを使用でき、ゲート製造誤差によるバラツキを抑えることができる。
【００３５】
また、図８のようなバイアス供給回路方式を用いると、回路の電源電圧によらず一定バイアスを供給することが可能となり、電源系の安定化につながる。
【００３６】
図９は図８の回路の特性図を示す。なお、回路はＲＦ周波数帯２ＧＨｚの送信系周波数変換器である。また、上記特性は、変換利得とローカルリーク電力を回路電源電圧を変化させた状態で測定した結果を示している。電源電圧Ｖddは０．８Ｖ〜１．２Ｖまで変化する。入力ＩＦ信号パワーは−２０ｄＢｍである。変換利得はほとんど変化無く、＋６ｄＢほど得られている。ローカルリーク電力は６ｄＢ程度変化するが、−４０ｄＢｍ以下に抑えられている。この特性図から図８の周波数変換器が１Ｖ程度の低電源電圧でも問題なく動作することがわかる。
【００３７】
（第８の実施形態）
図１０を用いて、本発明の第８の実施形態に従う周波数変換器について説明する。
【００３８】
差動信号入力部１３１には、ＩＦ電流信号、ＩＦ／電流信号が入力される。差動ローカル信号入力部１３２には、ローカル（ＬＯ）電流信号、ローカル電流信号の逆相信号（ＬＯ／電流信号）が入力される。このうちＩＦ電流信号は、信号加算部１３３−１及び信号加算部１３４−１にそれぞれ出力される。また、ＩＦ／電流信号は、信号加算部１３３−２及び信号加算部１３２−３にそれぞれ出力される。
【００３９】
また、ＬＯ電流信号は、信号加算部１３３−１及び信号加算部１３３−３にそれぞれ出力される。さらに、ＬＯ／電流信号は、信号加算部１３３−２及び信号加算部１３３−４にそれぞれ出力される。
【００４０】
信号加算部１３３−１は、ＩＦ電流信号とＬＯ電流信号とを加算し、この加算信号をスイッチング部１３４−１に出力する。スイッチング部１３４−１は、しきい値電流を境に、入力された加算信号の信号波形のうちの一方のみを通して変調信号加算部１３５−１の一方の入力端に出力する。
【００４１】
信号加算部１３３−２は、ＩＦ／電流信号とＬＯ／電流信号とを加算し、この加算信号をスイッチング部１３４−２に出力する。スイッチング部１３４−２は、しきい値電流を境に、入力された加算信号の信号波形のうちの一方のみを通して変調信号加算部１３５−１の他方の入力端に出力する。
【００４２】
変調信号加算部１３５−１は、スイッチング部１３４−１，１３４−２の各出力を加算する。
【００４３】
信号加算部１３３−３は、ＩＦ／電流信号とＬＯ電流信号とを加算し、この加算信号をスイッチング部１３４−３に出力する。スイッチング部１３４−３は、しきい値電流を境に、入力された加算信号の信号波形のうちの一方のみを通して変調信号加算部１３５−２の一方の入力端に出力する。
【００４４】
信号加算部１３３−４は、ＩＦ電流信号とＬＯ／電流信号とを加算し、この加算信号をスイッチング部１３４−４に出力する。スイッチング部１３４−４は、しきい値電流を境に、入力された加算信号の信号波形のうちの一方のみを通して変調信号加算部１３５−２の他方の入力端に出力する。
【００４５】
変調信号加算部１３５−２は、スイッチング部１３４−３，１３４−４の各出力を加算する。なお、しきい値電流の値は、差動電流信号のバイアス電流とローカル電流信号のバイアス電流とを加算した電流に設定されることはもちろんのことである。
【００４６】
図１１は、図１０の具体的回路構成を示している。すなわち、トランジスタＭ２，Ｍ４には＋のＩＦ電流信号が入力され、トランジスタＭ１，Ｍ３にはＩＦ／電流信号が入力される。また、トランジスタＭ７，Ｍ１１にはＬＯ電流信号が入力され、トランジスタＭ８，Ｍ１２にはＬＯ／電流信号が入力される。
【００４７】
ＩＦ電流信号とＬＯ電流信号とを加算したことによる加算電流信号はトランジスタＭ５に入力され、ＩＦ／電流信号とＬＯ／電流信号とを加算したことによる加算電流信号はトランジスタＭ６に入力される。また、ＩＦ／電流信号とＬＯ電流信号とを加算したことによる加算電流信号はトランジスタＭ９に入力され、ＩＦ電流信号とＬＯ／電流信号との加算電流信号はトランジスタＭ１０に入力される。
【００４８】
トランジスタＭ５，Ｍ６の各出力は、加算されて第１の出力信号としてキャパシタＣ１を介して取り出される。また、トランジスタＭ９，Ｍ１０の各出力は、加算されて第２の出力信号としてキャパシタＣ２を介して取り出される。
【００４９】
このように第８の実施形態によれば、ローカル信号増幅回路で発生する雑音や電源系で発生する雑音に対して、回路は差動構成となっているために影響を受けることが無くなり、低雑音、すなわちＮＦ（noise factor）の小さな周波数変換器を実現できる。シミュレーションではシングル型の周波数変換器がＮＦ＝２０ｄＢであったのに対し、差動型の周波数変換器ではＮＦ＝６ｄＢにまで改善されている。
【００５０】
図１２は図１０の他の具体的回路構成を示している。これは、図３と同様にトランジスタＭ１３，Ｍ１４，Ｍ１５，Ｍ１６を折り返して定電流源とともに用いた回路構成であり、ＮＭＯＳの高周波特性の利点を生かして、ダウンコンバータとして用いた例である。
【００５１】
（第９の実施形態）
図１３を用いて、本発明の第９の実施形態に従う周波数変換器について説明する。ここでは、ＩＦ電流信号からＲＦ電流信号へアップコンバートを行う場合について説明する。
【００５２】
差動信号入力部１４１には、ＩＦ電流信号、ＩＦ／電流信号が入力される。ローカル信号入力部１４２には、ＬＯ電流信号、ＬＯ／電流信号が入力される。このうちＩＦ電流信号は、信号加算部１４３−１に出力される。また、ＩＦ／電流信号は、信号加算部１４３−２に出力される。
【００５３】
また、ＬＯ電流信号は、信号加算部１４３−１に出力される。さらに、ＬＯ／電流信号は、信号加算部１４３−２に出力される。
【００５４】
信号加算部１４３−１は、ＩＦ電流信号とＬＯ電流信号とを加算し、この加算信号をスイッチング部１４４−１に出力する。スイッチング部１４４−１は、しきい値電流を境に、入力された加算信号の信号波形のうちの一方のみを通して変調信号加算部１４５に出力する。
【００５５】
信号加算部１４３−２は、ＩＦ／電流信号とＬＯ／電流信号とを加算し、この加算信号をスイッチング部１４４−２に出力する。スイッチング部１４４−２は、しきい値電流を境に、入力された加算信号の信号波形のうちの一方のみを通して変調信号加算部１４５に出力する。
【００５６】
９０°移相差動信号入力部１４６には、ＩＦ電流信号を９０°移相した９０°ＩＦ電流信号、及びＩＦ／電流信号を９０°移相した９０°ＩＦ／電流信号が入力される。９０°移相ローカル信号入力部１４７には、ＬＯ電流信号を９０°移相した９０°ＬＯ電流信号、及びＬＯ／電流信号を９０°移相した９０°ＬＯ／電流信号が入力される。このうち９０°ＩＦ電流信号は、信号加算部１４８−１に出力される。また、９０°ＩＦ／電流信号は、信号加算部１４８−２に出力される。
【００５７】
また、９０°ＬＯ電流信号は、信号加算部１４８−１に出力される。さらに、９０°ＬＯ／電流信号は、信号加算部１４８−２に出力される。
【００５８】
信号加算部１４８−１は、９０°ＩＦ電流信号と９０°ＬＯ電流信号とを加算し、この加算信号をスイッチング部１４９−１に出力する。スイッチング部１４９−１は、しきい値電流を境に、入力された加算信号の信号波形のうちの一方のみを通して変調信号加算部１４５に出力する。
【００５９】
信号加算部１４８−２は、９０°ＩＦ／電流信号と９０°ＬＯ／電流信号とを加算し、この加算信号をスイッチング部１４９−２に出力する。スイッチング部１４９−２は、しきい値電流を境に、入力された加算信号の信号波形のうちの一方のみを通して変調信号加算部１４５に出力する。
【００６０】
変調信号加算部１４５は、スイッチング部１４４−１，１４４−２，１４９−１，１４９−２それぞれの出力を加算し、出力電流信号を得る。なお、しきい値電流の値は、ＩＦ電流信号のバイアス電流とＬＯ電流信号のバイアス電流とを加算した電流に設定されることはもちろんのことである。
【００６１】
図１４は、具体的な回路構成を示している。すなわち、トランジスタＭ２６にはＩＦ電流信号が入力され、トランジスタＭ２５にはＩＦ／電流信号が入力される。トランジスタＭ２８には９０゜移相された９０°ＩＦ電流信号が入力され、トランジスタＭ２７には９０゜移相された９０°ＩＦ／電流信号が入力される。
【００６２】
一方、トランジスタＭ３１にはＬＯ電流信号が入力され、トランジスタＭ３２にはＬＯ／電流信号が入力される。また、トランジスタＭ３５には９０゜移相されたＬＯ電流信号が入力され、トランジスタＭ３６には９０゜移相されたＬＯ／電流信号が入力される。そして、トランジスタＭ２６，Ｍ３１それぞれの電流信号、トランジスタＭ２５，Ｍ３２それぞれの電流信号が加算され、トランジスタＭ２９，Ｍ３０でそれぞれの加算信号がスイッチングされる。また、トランジスタＭ２８，Ｍ３５の電流信号、トランジスタＭ２７，Ｍ３６の電流信号がそれぞれ加算され、トランジスタＭ３３，Ｍ３４でそれぞれの加算信号がスイッチングされる。トランジスタＭ２９，Ｍ３０，Ｍ３３，Ｍ３４それぞれの各出力は、加算されて出力信号となる。
【００６３】
ここで、上記構成における動作について説明する。
【００６４】
差動信号入力部１４１に入力されるＩＦ電流信号をｉs1 ＝Ａ sin ωsｔとし、差動ローカル信号入力部１４２に入力されるＬＯ電流信号をｉL1 ＝Ｂ sin ωLｔとすると、信号加算部１４３−１の加算電流信号ｉo1は次のようになる。
ｉo1＝Ｄｃｏｓ（ωS＋ωL）ｔ−Ｄｃｏｓ（ωS−ωL）ｔ
ここでＤは定数、（ωS−ωL）はイメージ周波数。
【００６５】
また、信号加算部１４３−２の加算電流信号ｉo2は次のようになる。
ｉo2＝−Ｄｃｏｓ（ωS＋ωL）ｔ＋Ｄｃｏｓ（ωS−ωL）ｔ
９０°移相差動信号入力部１４６に入力される９０°ＩＦ電流信号をｉs3 ＝Ａ ｃｏｓ ωsｔとし、９０°移相ローカル信号入力部１４７に入力される９０°ＬＯ電流信号をｉL3 ＝Ｂ ｃｏｓ ωLｔとすると、信号加算部１４８−１の加算電流信号ｉo3は次のようになる。
ｉo3＝Ｄｃｏｓ（ωS＋ωL）ｔ＋Ｄｃｏｓ（ωS−ωL）ｔ
また、信号加算部１４８−２の加算電流信号ｉo4は次のようになる。
ｉo4＝−Ｄｃｏｓ（ωS＋ωL）ｔ−Ｄｃｏｓ（ωS−ωL）ｔ
これら加算電流信号ｉo1，ｉo2，ｉo3，ｉo4を加算すると、Ｅｃｏｓ（ωS＋ωL）ｔとなる。これにより、イメージ周波数（ωS−ωL）は除去されることになる。
【００６６】
以上のように上記第９の実施形態によれば、入力信号と当該入力信号を９０゜移相させた入力信号を周波数変換後に加算するため、周波数変換に伴って生じるイメージ信号を除去することが可能となる。
【００６７】
（第１０の実施形態）
図１５を用いて、本発明の第１０の実施形態に従う周波数変換器について説明する。図１６は第１０の実施形態に従う周波数変換器の具体的構成を示す回路構成図である。なお、図１５において、上記図１０及び図１３と同一部分には同一符号を付して詳細な説明を省略する。
【００６８】
９０°ＩＦ電流信号は、信号加算部１５１−１，１５１−３にそれぞれ出力される。また、９０°ＩＦ／電流信号は、信号加算部１５１−２，１５１−４にそれぞれ出力される。
【００６９】
また、９０°ＬＯ電流信号は、信号加算部１５１−１，１５１−３にそれぞれ出力される。さらに、９０°ＬＯ電流信号は、信号加算部１５１−２，１５１―４にそれぞれ出力される。
【００７０】
信号加算部１５１−１は、９０°ＩＦ電流信号と９０°ＬＯ電流信号を加算し、この加算信号をスイッチング部１５２−１に出力する。スイッチング部１５２−１は、しきい値電流を境に、入力された加算信号の信号波形のうちの一方のみを通して変調信号加算部１３５−１に出力する。
【００７１】
信号加算部１５１−２は、９０°ＩＦ／電流信号と９０°ＬＯ／電流信号を加算し、この加算信号をスイッチング部１５２−２に出力する。スイッチング部１５２−２は、しきい値電流を境に、入力された加算信号の信号波形のうちの一方のみを通して変調信号加算部１３５−１に出力する。
【００７２】
変調信号加算部１３５−１は、スイッチング部１３４−１，１３４−２，１５２−１，１５２−２それぞれの出力を加算し、第１の出力電流信号を得る。
【００７３】
信号加算部１５１−３は、９０°ＩＦ／電流信号と９０°ＬＯ電流信号を加算し、この加算信号をスイッチング部１５２−３に出力する。スイッチング部１５２−３は、しきい値電流を境に、入力された加算信号の信号波形のうちの一方のみを通して変調信号加算部１３５−２に出力する。
【００７４】
信号加算部１５１−４は、９０°ＩＦ電流信号及び９０°ＬＯ／電流信号を加算し、この加算信号をスイッチング部１５２−４に出力する。スイッチング部１５２−４は、しきい値電流を境に、入力された加算信号の信号波形のうちの一方のみを通して変調信号加算部１３５−２に出力する。
【００７５】
変調信号加算部１３５−２は、スイッチング部１３４−３，１３４−４，１５２−３，１５２−４それぞれの出力を加算し、第２の出力電流信号を得る。この第２の出力電流信号は、上記第１の出力電流信号の逆相信号である。なお、しきい値電流の値は、ＩＦ電流信号のバイアス電流とＬＯ電流信号のバイアス電流とを加算した電流に設定されることはもちろんのことである。
【００７６】
従って、上記第１０の実施形態によれば、差動構成で信号と９０゜移相信号を同時に処理しているため、ローカル信号増幅回路で発生する雑音や電源系で発生する雑音に対して、回路は差動構成となっているために影響を受けることが無くなり低雑音の周波数変換器として用いることができると同時に、入力信号と当該入力信号を９０゜移相させた入力信号を周波数変換後に加算するため、周波数変換に伴って生じるイメージ信号を除去することが可能となる。
【００７７】
（その他の実施形態）
本発明の実施形態は、上述した実施形態に限られず、適宜変更可能である。
【００７８】
例えば、ＭＯＳトランジスタの代わりに、バイポーラトランジスタを適用することも可能である。バイポーラトランジスタをスイッチング部１０４に適用する場合は、ベース端子を高周波的に接地し、エミッタ端子を信号加算部１０３に接続し、コレクタ端子を信号出力部１０５に接続すればよい。また、ベース−エミッタ間電圧がＯＮ電圧とほぼ等しい値に設定しておけばよい。
【００７９】
また、ローカル電流信号以外の基準となる電流信号を用いるようにしてもよい。
【００８０】
【発明の効果】
以上説明したように本発明によれば、高速トランジスタの耐圧以下に回路の電源電圧を抑えることができ、しかも低消費電力化を図り得る周波数変換器及びこの周波数変換器を使用した通信装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に従う周波数変換器のブロック図。
【図２】図１のスイッチング部の具体例を示す図。
【図３】本発明の第２の実施形態に従う周波数変換器の回路図。
【図４】本発明の第３の実施形態に従う周波数変換器の回路図。
【図５】本発明の第４の実施形態に従う周波数変換器の回路図。
【図６】本発明の第５の実施形態に従う周波数変換器のブロック図。
【図７】本発明の第６の実施形態に従う周波数変換器の回路図。
【図８】本発明の第７の実施形態に従う周波数変換器の回路図。
【図９】図８の回路の電源電圧変動時の利得特性と隣接チャネル漏洩電力を示す図。
【図１０】本発明の第８の実施形態に従う周波数変換器のブロック図。
【図１１】図１０に示した周波数変換器の具体的な回路構成の一例を示す図。
【図１２】図１０に示した周波数変換器の具体的な回路構成の他の例を示す図。
【図１３】本発明の第９の実施形態に従う周波数変換器のブロック図。
【図１４】図１３に示した周波数変換器の具体的な回路構成を示す図。
【図１５】本発明の第１０の実施形態に従う周波数変換器のブロック図。
【図１６】図１５に示した具体的な回路構成を示す図。
【符号の説明】
１０１…信号入力部
１０２…ローカル信号入力部
１０３，１３３…信号加算部
１０４，１３４…スイッチング部
１０５…信号出力部
１０６…定電流源
１１０，１３５…変調信号加算部
１１２…ＤＣレベル検知部
１１３…レベル比較部
１１４…バイアス発生部
１２０…バイアスレベル調整部
１３１…差動信号入力部
１３２…差動ローカル信号入力部
１４６…９０°移相差動信号入力部
１４７…９０°移相ローカル信号入力部
Ｍ…ＭＯＳトランジスタ
Ｒ…抵抗
Ｌ…インダクタ
ＬＯ…局部発振信号
ＩＦ…中間周波数信号
ＲＦ…高周波信号
／…逆相信号
Ｖdd…電源電圧
Ｃ…コンデンサ
ＢＩＡＳ…バイアス供給端子
【図１】
0004920162.tif 000002
【図２】
0004920162.tif 000003
【図３】
0004920162.tif 000004
【図４】
0004920162.tif 000005
【図５】
0004920162.tif 000006
【図６】
0004920162.tif 000007
【図７】
0004920162.tif 000008
【図８】
0004920162.tif 000009
【図９】
0004920162.tif 000010
【図１０】
0004920162.tif 000011
【図１１】
0004920162.tif 000012
【図１２】
0004920162.tif 000013
【図１３】
0004920162.tif 000014
【図１４】
0004920162.tif 000015
【図１５】
0004920162.tif 000016
【図１６】
0004920162.tif 000017