(57)【特許請求の範囲】
【請求項１】
第１制御信号及び第２制御信号に基づいて複数のアンテナを切り替えるためのアンテナスイッチ回路に接続され、送受信部を備えると共にＩＣタグの読み取り及びＩＣタグへの書き込みを行うリーダライタであって、
前記アンテナスイッチ回路は、前記送受信部に接続された第１スイッチと、該第１スイッチに接続された複数の第２スイッチを備えており、
前記第１スイッチは、前記第１制御信号に応じて、前記第２スイッチのうちのいずれか一つを前記送受信部と接続するものであり、
該第２スイッチの夫々には、複数のアンテナが接続されており、
前記第２スイッチの夫々は、前記第２制御信号に応じて、前記アンテナのいずれか一つを前記第１スイッチと接続するものであり、
前記リーダライタは、前記送受信部に加えて、汎用Ｉ／Ｏポートと、該汎用Ｉ／Ｏポートに接続され前記汎用Ｉ／Ｏポートを介して前記第１制御信号を前記第１スイッチに出力する制御部と、信号出力ポートと、前記送受信回路に接続されると共に該信号出力ポートに接続された変復調機能を有する論理回路であって前記信号出力ポートを介して前記第２制御信号を前記第２スイッチに出力する論理回路とを備えている
リーダライタ。
【請求項２】
第１制御信号及び第２制御信号に基づいて複数のアンテナを切り替えるためのアンテナスイッチ回路に接続され、送受信部を備えると共にＩＣタグの読み取り及びＩＣタグへの書き込みを行うリーダライタであって、
前記アンテナスイッチ回路は、前記送受信部に接続された第１スイッチと、該第１スイッチに接続された複数の第２スイッチを備えており、
前記第１スイッチは、前記第２制御信号に応じて、前記第２スイッチのうちのいずれか一つを前記送受信部と接続するものであり、
該第２スイッチの夫々には、複数のアンテナが接続されており、
前記第２スイッチの夫々は、前記第１制御信号に応じて、前記アンテナのいずれか一つを前記第１スイッチと接続するものであり、
前記リーダライタは、前記送受信部に加えて、汎用Ｉ／Ｏポートと、該汎用Ｉ／Ｏポートに接続され前記汎用Ｉ／Ｏポートを介して前記第１制御信号を前記第２スイッチに出力する制御部と、信号出力ポートと、前記送受信回路に接続されると共に該信号出力ポートに接続された変復調機能を有する論理回路であって前記信号出力ポートを介して前記第２制御信号を前記第１スイッチに出力する論理回路とを備えている
リーダライタ。
【請求項３】
請求項１又は請求項２記載のリーダライタと、前記複数のアンテナと、前記アンテナスイッチ回路を備えたＩＣタグシステム。
【請求項４】
第１制御信号及び第２制御信号に基づいて複数のアンテナを切り替えるためのアンテナスイッチ回路に接続され、送受信部を備えると共にＩＣタグの読み取り及びＩＣタグへの書き込みを行うリーダライタであって、
前記アンテナスイッチ回路は、前記送受信部に接続された第１スイッチと、該第１スイッチに接続された複数の第２スイッチと、前記第１制御信号を生成する信号生成回路とを備えており、
前記第１スイッチは、前記信号生成回路から入力される前記第１制御信号に応じて、前記第２スイッチのうちのいずれか一つを前記送受信部と接続するものであり、
該第２スイッチの夫々には、複数のアンテナが接続されており、
前記第２スイッチの夫々は、前記第２制御信号に応じて、前記アンテナのいずれか一つを前記第１スイッチと接続するものであり、
前記リーダライタは、前記送受信部に加えて、汎用Ｉ／Ｏポートと、該汎用Ｉ／Ｏポートに接続された制御部と、信号出力ポートと、前記送受信回路に接続されると共に該信号出力ポートに接続された変復調機能を有する論理回路であって前記信号出力ポートを介して前記第２制御信号を前記第２スイッチに出力する論理回路とを備えており、
前記制御部は、前記汎用Ｉ／Ｏポートを介して、いずれの前記第２スイッチが選択されているかを示す信号として前記信号生成回路から前記第１制御信号を入力されている
リーダライタ。
【請求項５】
第１制御信号及び第２制御信号に基づいて複数のアンテナを切り替えるためのアンテナスイッチ回路に接続され、送受信部を備えると共にＩＣタグの読み取り及びＩＣタグへの書き込みを行うリーダライタであって、
前記アンテナスイッチ回路は、前記送受信部に接続された第１スイッチと、該第１スイッチに接続された複数の第２スイッチと、前記第１制御信号を生成する信号生成回路とを備えており、
前記第１スイッチは、前記第２制御信号に応じて、前記第２スイッチのうちのいずれか一つを前記送受信部と接続するものであり、
該第２スイッチの夫々には、複数のアンテナが接続されており、
前記第２スイッチの夫々は、前記信号生成回路から入力される前記第１制御信号に応じて、前記アンテナのいずれか一つを前記第１スイッチと接続するものであり、
前記リーダライタは、前記送受信部に加えて、汎用Ｉ／Ｏポートと、該汎用Ｉ／Ｏポートに接続された制御部と、信号出力ポートと、前記送受信回路に接続されると共に該信号出力ポートに接続された変復調機能を有する論理回路であって前記信号出力ポートを介して前記第２制御信号を前記第１スイッチに出力する論理回路とを備えており、
前記制御部は、前記汎用Ｉ／Ｏポートを介して、いずれの前記アンテナが選択されているかを示す信号として前記信号生成回路から前記第１制御信号を入力されている
リーダライタ。
【請求項６】
請求項４又は請求項５記載のリーダライタと、前記複数のアンテナと、前記アンテナスイッチ回路を備えたＩＣタグシステム。
【請求項７】
請求項６記載のＩＣタグシステムであって、
前記信号生成回路は、前記第２制御信号を受けて、該第２制御信号に同期した前記第１制御信号を生成する
ＩＣタグシステム。
【請求項８】
請求項６又は請求項７記載のＩＣタグシステムであって、
前記信号生成回路は、前記第２制御信号を受けて、該第２制御信号をカウントして前記第１制御信号を生成する
ＩＣタグシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣタグのリーダライタ及びそれを備えたＩＣタグシステムに関する。
【背景技術】
【０００２】
一台のリーダライタによりカバーできるエリアを拡大するためには、そのリーダライタに接続されるアンテナの数を増やすことが有効である。複数のアンテナを切り替えてＩＣタグの読み取り若しくはＩＣタグへの書き込みを行うシステムとしては、例えば、特許文献１又は特許文献２に開示されたものがある。
【０００３】
なお、リーダライタとしては、例えば、ＣＰＵなどからなる制御部と、変復調機能を有しベースバンド信号処理を行う論理回路と、高周波信号処理を行う送受信部とを備えているものが知られている（例えば、非特許文献１の図５参照）。
【０００４】
【特許文献１】特開２００３−０７２９１９号公報
【特許文献２】特開２００１−１１８０３７号公報
【非特許文献１】http://www2.nict.go.jp/pub/whatsnew/press/h17/060217/060217.html
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述したように、アンテナの数が多くなればなるほどカバーしうるエリアを拡大することが可能となるが、アンテナの数が一定数より多くなると、アンテナを切り替えるためのアンテナスイッチ回路の大型化に起因してリーダライタのサイズが大きくなってしまうという問題がある。
【０００６】
従って、アンテナの数が一定数を超える場合には、リーダライタの大型化を避けるため、アンテナスイッチ回路をリーダライタの外部に設けることが好ましい。
【０００７】
本発明は、アンテナスイッチ回路をリーダライタの外部に設ける場合を考慮し、比較的多くのアンテナを制御可能なリーダライタ及びそれを利用したＩＣタグシステムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
リーダライタには、種々の目的に使用可能なポートであって、ＣＰＵなどの制御部に接続された汎用Ｉ／Ｏポート（ＧＰＩＯポート）が設けられているものがある。本発明は、その汎用Ｉ／Ｏポートをアンテナ切替制御に利用することにより、アンテナ切替制御の自由度の向上を図ることとする。
【０００９】
即ち、本発明によれば、第１のリーダライタとして、ＩＣタグの読み取り及びＩＣタグへの書き込みを行うリーダライタであって、制御信号に基づいて複数のアンテナを切り替えるためのアンテナスイッチ回路に接続されるリーダライタにおいて、汎用Ｉ／Ｏポート及び該汎用Ｉ／Ｏポートに接続された制御部を備えており、前記汎用Ｉ／Ｏポートを前記制御信号の入力及び／又は出力に使用するように前記制御部が構成されている、リーダライタが得られる。
【００１０】
また、本発明によれば、第１のＩＣタグシステムとして、前記第１のリーダライタと、前記複数のアンテナと、前記アンテナスイッチ回路を備えたＩＣタグシステムが得られる。
【００１１】
更に、本発明によれば、第２のリーダライタとして、前記第１のリーダライタにおいて、信号出力ポートと、該信号出力ポートに接続された変復調機能を有する論理回路を更に備えており、前記制御信号は、第１制御信号及び第２制御信号からなり、前記汎用Ｉ／Ｏポートは、前記第１制御信号の入力及び／又は出力に使用され、前記論理回路は、前記信号出力ポートを介して、前記第２制御信号を出力する、リーダライタが得られる。
【００１２】
また、本発明によれば、第２のＩＣタグシステムとして、前記第２のリーダライタと、前記複数のアンテナと、前記アンテナスイッチ回路を備えたＩＣタグシステムが得られる。
【００１３】
本発明によれば、第３のＩＣタグシステムとして、前記第２のＩＣタグシステムにおいて、前記リーダライタは、前記論理回路に接続された送受信部を備えており、前記アンテナスイッチ回路は、前記送受信部に接続された第１スイッチと、該第１スイッチに接続された複数の第２スイッチを備えており、前記第１スイッチは、前記制御部から入力される前記第１制御信号に応じて、前記第２スイッチのうちのいずれか一つを前記送受信部と接続するものであり、該第２スイッチの夫々には、複数のアンテナが接続されており、前記第２スイッチの夫々は、前記論理回路から入力される前記第２制御信号に応じて、前記アンテナのいずれか一つを前記第１スイッチと接続するものである、ＩＣタグシステムが得られる。
【００１４】
本発明によれば、第４のＩＣタグシステムとして、前記第２のＩＣタグシステムにおいて、前記リーダライタは、前記論理回路に接続された送受信部を備えており、前記アンテナスイッチ回路は、前記送受信部に接続された第１スイッチと、該第１スイッチに接続された複数の第２スイッチを備えており、前記第１スイッチは、前記論理回路から入力される前記第２制御信号に応じて、前記第２スイッチのうちのいずれか一つを前記送受信部と接続するものであり、該第２スイッチの夫々には、複数のアンテナが接続されており、前記第２スイッチの夫々は、前記制御部から入力される前記第１制御信号に応じて、前記アンテナのいずれか一つを前記第１スイッチと接続するものである、ＩＣタグシステムが得られる。
【００１５】
また、本発明によれば、第５のＩＣタグシステムとして、前記第２のＩＣタグシステムにおいて、前記リーダライタは、前記論理回路に接続された送受信部を備えており、前記アンテナスイッチ回路は、前記送受信部に接続された第１スイッチと、該第１スイッチに接続された複数の第２スイッチと、前記第１制御信号を生成する信号生成回路を備えており、前記第１スイッチは、前記信号生成回路から入力される前記第１制御信号に応じて、前記第２スイッチのうちのいずれか一つを前記送受信部と接続するものであり、前記第１制御信号は、前記汎用Ｉ／Ｏポートを介して、いずれの前記第２スイッチが選択されているかを示す信号として前記制御部にも入力されており、該第２スイッチの夫々には、複数のアンテナが接続されており、前記第２スイッチの夫々は、前記論理回路から入力される前記第２制御信号に応じて、前記アンテナのいずれか一つを前記第１スイッチと接続するものである、ＩＣタグシステムが得られる。
【００１６】
また、本発明によれば、第６のＩＣタグシステムとして、前記第２のＩＣタグシステムにおいて、前記リーダライタは、前記論理回路に接続された送受信部を備えており、前記アンテナスイッチ回路は、前記送受信部に接続された第１スイッチと、該第１スイッチに接続された複数の第２スイッチと、前記第１制御信号を生成する信号生成回路を備えており、前記第１スイッチは、前記論理回路から入力される前記第２制御信号に応じて、前記第２スイッチのうちのいずれか一つを前記送受信部と接続するものであり、該第２スイッチの夫々には、複数のアンテナが接続されており、前記第２スイッチの夫々は、前記信号生成回路から入力される前記第１制御信号に応じて、前記アンテナのいずれか一つを前記第１スイッチと接続するものであり、前記第１制御信号は、前記汎用Ｉ／Ｏポートを介して、いずれの前記アンテナが選択されているかを示す信号として前記制御部にも入力される、ＩＣタグシステムが得られる。
【００１７】
また、本発明によれば、第７のＩＣタグシステムとして、前記第５又は前記第６のＩＣタグシステムにおいて、前記信号生成回路は、前記第２制御信号を受けて、該第２制御信号に同期した前記第１制御信号を生成する、ＩＣタグシステムが得られる。
【００１８】
更に、本発明によれば、第８のＩＣタグシステムとして、前記第５乃至前記第７のＩＣタグシステムのいずれかにおいて、前記信号生成回路は、前記第２制御信号を受けて、該第２制御信号をカウントして前記第１制御信号を生成する、ＩＣタグシステムが得られる。
【発明の効果】
【００１９】
本発明によれば、リーダライタに設けられている汎用Ｉ／Ｏポートをアンテナ切替制御に利用することにより、アンテナ切替制御の自由度の向上を図ることができる。例えば、論路回路に接続されたポートのみをアンテナ切替制御に利用することとすると、制御可能なアンテナ数がポート数による制限を受けることとなるが、汎用Ｉ／Ｏポートをも利用することとすれば、制御可能なアンテナ数を大幅に増やすことが可能となる。また、棚に置いてある物品に付されたＩＣタグをゆっくりと数時間に一回読み取るといった場合、切替タイミングに厳しい時間的制限はないことから、汎用Ｉ／Ｏのみで対応することも可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態によるＩＣタグシステムについて図面を参照して詳細に説明する。
【００２１】
（第１の実施の形態）
本発明の第１の実施の形態によるＩＣタグシステムは、図１に示されるように、リーダライタ１と、リーダライタ１とは別筐体としたアンテナスイッチ回路２と、アンテナスイッチ回路２に接続された１６個のアンテナ１００〜１１５を備えている。
【００２２】
リーダライタ１は、ＣＰＵなどを有する制御部３と、制御部３に接続された論理回路４と、論理回路４に接続された送受信部５を備えている。論理回路４は、制御部３の指示に基づき、符号化及び複合化などの変復調処理を行う。送受信部５は、ＤＡ／ＡＤ変換器や、増幅等の高周波アナログ信号処理を行う信号処理部、及び送受信信号の分離を行うサーキュレータなどで構成されるものであり、アナログ信号用端子８及びアナログ信号線１４を介して、アナログ信号を送受信するものである。
【００２３】
制御部３には、汎用Ｉ／Ｏポート６が接続されている。本実施の形態において、汎用Ｉ／Ｏポート６は、アンテナ切り替えに用いられる信号を構成する第１制御信号を出力するために用いられる。第１制御信号は、第１制御信号線１５を介して、アンテナスイッチ回路２へ伝達される。論理回路４には、信号出力ポート７が接続されている。この信号出力ポート７は、アンテナ切り替えに用いられる信号を構成する第２制御信号を出力するために用いられる。第２制御信号は、第２制御信号線１６を介して、アンテナスイッチ回路２へ伝達される。
【００２４】
アンテナスイッチ回路２は、アナログ信号用端子８及びアナログ信号線１４を介して送受信部５に接続された第１スイッチ９と、第１スイッチ９に接続された４つの第２スイッチ１０〜１３を備えている。第１スイッチ９は、制御部３から入力される第１制御信号に応じて、第２スイッチ１０〜１３のうちのいずれか一つを送受信部５と接続する。第２スイッチ１０〜１３の夫々には、４つのアンテナ１００−１０３，１０４−１０７，１０８−１１１，１１２−１１５が接続されている。第２スイッチ１０は、論理回路４から入力される第２制御信号に応じて、アンテナ１００−１０３のいずれか一つを第１スイッチ９と接続する。同様に、第２スイッチ１１〜１３は、夫々、アンテナ１０４−１０７，１０８−１１１，１１２−１１５のいずれか一つを第１スイッチ９に接続する。
【００２５】
本実施の形態における第１制御信号は２ビットの信号であり、第１スイッチの４つのポート＃０〜＃３のうちの一つを指定するものである。また、第２制御信号も２ビットの信号であり、各第２スイッチのポート＃０〜＃３のうちの一つを指定するものである。
【００２６】
図２において、第１制御信号が第１スイッチ９のポート＃０を選択している間はアンテナ１００〜１０３しか選択できないが、次に第１スイッチ９のポート＃１を選択することによりアンテナ１０４〜１０７を選択することが可能となる。例えば、第１制御信号がポート＃２（即ち、第２スイッチ１２）を指定しており、且つ、第２制御信号が第２スイッチ１２のポート＃３を指定している場合、アンテナ１１１が送受信アンテナとして選択される。同様にして１６個のアンテナを選択することが可能となる。
【００２７】
リーダライタ１の汎用Ｉ／Ｏポート６をアンテナ制御に流用しない場合、アンテナ制御に用いられる信号は論理回路４から出力される第２制御信号のみとなり、制御可能なアンテナの数は論理回路４から出力可能なビット数のみによって決まってしまうこととなるが、本実施の形態のように、汎用Ｉ／Ｏポート６をもアンテナ制御に流用することとすると、制御可能なアンテナの数を増やすことが可能となる。
【００２８】
なお、第２制御信号が論理回路４から出力されるのに対して第１制御信号は制御部３から送出されることから、第１制御信号は第２制御信号とは非同期である。従って、第１スイッチにおける第２スイッチ１０〜１３の選択切替タイミングによっては、あるアンテナに対する読み取り動作を行っている間に、別のアンテナに切り替わってしまい、読み取りエラーが発生することがある。しかし、図２では第２制御信号の約１周期毎に第１制御信号が変化することとなっているが、実際には第２制御信号の切り替え間隔に比べて第１制御信号の切り替え間隔がかなり大きい（例えば、第２制御信号の切替間隔が数ｍｓであるのに対して汎用Ｉ／Ｏポート６を介した第１制御信号の切替間隔は数十ｍｓ〜数百ｍｓ程度）ことから、第１制御信号を切り替える前に何回も同じアンテナで重複してＩＣタグの読み取り動作を行うことができる。ＩＣタグの読み取りは少なくとも一度行えればよいので、第１制御信号と第２制御信号との非同期は実用上問題にはならない。制御部３は第１制御信号の値を把握しており、また論理回路４から出力される第２制御信号の値も把握していることから、送受信に用いられるアンテナを特定することが可能となる。
【００２９】
（第２の実施の形態）
本発明の第２の実施の形態によるＩＣタグシステムは、図３に示されるように、リーダライタ１と、リーダライタ１とは別筐体としたアンテナスイッチ回路２と、アンテナスイッチ回路２に接続された１６個のアンテナ１００〜１１５を備えている。
【００３０】
リーダライタ１は、第１の実施の形態と同様、制御部３と、論理回路４と、送受信部５を備えており、制御部３には汎用Ｉ／Ｏポート６が接続され、論理回路４には信号出力ポート７が接続されている。また、送受信部５は、アナログ信号用端子８を介してアナログ信号線１４に接続されている。更に、論理回路４は信号出力ポート７を介して第２制御信号が出力される。しかし、本実施の形態における制御部３は、第１制御信号を出力しない。本実施の形態においては、後述するようにアンテナスイッチ回路２内に設けられた手段により、第１制御信号が生成され、その生成された第１制御信号が第１制御信号線１５及び汎用Ｉ／Ｏポート６を介して制御部３に入力されることとなっている。
【００３１】
アンテナスイッチ回路２は、第１の実施の形態と同様、第１スイッチ９と、アンテナ１００〜１１５に接続された第２スイッチ１０〜１３を備えていると共に、第２制御信号線１６を介して伝達されてきた第２制御信号から第１制御信号を生成する信号生成回路１７を更に備えている。第１スイッチ９は、信号生成回路１７から入力される第１制御信号に応じて、第２スイッチ１０〜１３のうちのいずれか一つを送受信部５と接続する。第２スイッチ１０は、論理回路４から入力される第２制御信号に応じて、アンテナ１００−１０３のいずれか一つを第１スイッチ９と接続する。同様に、第２スイッチ１１〜１３は、夫々、アンテナ１０４−１０７，１０８−１１１，１１２−１１５のいずれか一つを第１スイッチ９に接続する。
【００３２】
本実施の形態における信号生成回路１７は、図４に示されるように、２ビットの第２制御信号ａ，ｂのアンド演算を行うアンド回路１８と、アンド回路１８の出力ｃをカウントするカウンタ１９からなる。特に、本実施の形態におけるカウンタ１９は、４ビットカウンタであり、その下位２ビットの出力ｄ，ｅを第１制御信号とすることとする。このように、本実施の形態による信号生成回路１７は、論理回路４から出力される第２制御信号に同期した第１制御信号を生成する。この第１制御信号は、前述の通り、第１スイッチ９に入力される。従って、本実施の形態においても、第１制御信号及び第２制御信号の組み合わせにより、１６個のアンテナ１００〜１１５のうち１個を選択することが可能となる。本実施の形態によるアンテナ選択動作を図５に示す。図５に示されるように、本実施の形態によるカウンタ１９はアンド回路１８の出力ｃの立ち下がりをカウントアップし、第２制御信号に同期した第１制御信号が生成される。本実施の形態においては、カウンタ１９の下位２ビットの出力ｄ，ｅを第１制御信号としていることから、第１制御信号は、第２制御信号の変化の１周期毎に変化することとなっている。
【００３３】
本実施の形態における第１制御信号は、第１制御信号線１５及び汎用Ｉ／Ｏポート６を介して制御部３に入力される。これにより、制御部は、第１制御信号の値を知ることができ、これと論理回路４から通知される第２制御信号の値とを用いることにより、送受信に用いられるアンテナを特定することが可能となる。
【００３４】
前述のように、図４に示される信号生成回路では、第２制御信号の１周期毎に第１制御信号が変化することとなっているため、各アンテナで読み取り落としが生じた場合、他のすべてのアンテナの読み取りを終えるまで、読み取りの機会が回ってこないこととなる。このような事態を避け一定期間に複数回読み取り可能とするためには、カウンタ１９の出力のうち上位ビットを用いることとすれば良い。例えば、図６に示されるように、４ビットカウンタ１９の上位２ビットの出力ｆ，ｇを第１制御信号とすることとすると、図７に示されるように、第１制御信号は、第２制御信号の変化の４周期毎に変化することとなっている。即ち、第１制御信号が変化するまでの間、同じアンテナで４回読みとれる機会があることとなる。従って、読み取り落しを減らし認識率を上げることが可能となる。
【００３５】
以上説明した実施の形態において、リーダライタ１からみて前段のスイッチを第１制御信号にて切り替えることとし、後段のスイッチを第２制御信号にて切り替えることとしたが、前段のスイッチを第２制御信号にて切り替えることとし、後段のスイッチを第１制御信号にて切り替えることとしても良い。また、上述した実施の形態では、アンテナスイッチ回路２が１個の場合について説明してきたが、リーダライタ１のアナログ信号端子８が複数個の場合はそれに応じてアンテナスイッチ回路２を複数個設けることとしても良い。この場合、更なるアンテナ数の拡張のため、複数のアンテナスイッチ回路２とリーダライタの間に、第１又は第２制御信号で制御可能なスイッチを設け、アンテナスイッチ回路の切り替えを行うこととしても良い。また、上述した実施の形態においては、汎用Ｉ／Ｏポート６や信号出力ポート７の各ピンとビットとを対応付けることとしたが、例えば、特定のピンがオンの場合には特定のアンテナ（又はスイッチ）を選択するといったように、各スイッチを構成することとしても良い。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施の形態によるＩＣタグシステムを概略的に示す図である。
【図２】図１に示されるＩＣタグシステムにおけるアンテナ切替制御を示す図である。
【図３】本発明の第２の実施の形態によるＩＣタグシステムを概略的に示す図である。
【図４】図３に示されるＩＣタグシステムにおける信号生成回路の構成の一例を示す図である。
【図５】図４に示される信号生成回路を備えたＩＣタグシステムにおけるアンテナ切替制御を示す図である。
【図６】図３に示されるＩＣタグシステムにおける信号生成回路の構成の他の例を示す図である。
【図７】図６に示される信号生成回路を備えたＩＣタグシステムにおけるアンテナ切替制御を示す図である。
【符号の説明】
【００３７】
１        リーダライタ
２        アンテナスイッチ回路
３        制御部
４        論理回路
５        送受信部
６        汎用Ｉ／Ｏポート
７        信号出力ポート
８        アナログ信号用端子
９        第１スイッチ
１０，１１，１２，１３        スイッチ
１４        アナログ信号線
１５        第１制御信号線
１６        第２制御信号線
１７        信号生成回路
１８        アンド回路
１９        カウンタ
１００−１１５        アンテナ
ａ，ｂ        第２制御信号
ｄ，ｅ，ｆ，ｇ        第１制御信号
【図１】
0004979012.tif 000002
【図２】
0004979012.tif 000003
【図３】
0004979012.tif 000004
【図４】
0004979012.tif 000005
【図５】
0004979012.tif 000006
【図６】
0004979012.tif 000007
【図７】
0004979012.tif 000008