(57)【特許請求の範囲】
【請求項１】
ｐ型不純物を含む第１窒化物半導体の表面に、第２窒化物半導体を結晶成長させる工程を備えている半導体装置の製造方法であり、
第２窒化物半導体を結晶成長させる工程が、前半工程と後半工程を有しており、
前半工程では、第１温度範囲内で、第１窒化物半導体の表面に、第２窒化物半導体を結晶成長させ、
後半工程では、前記第１温度範囲よりも高温の第２温度範囲内で、第２窒化物半導体の表面に、第２窒化物半導体をさらに結晶成長させる、
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記前半工程では、前記第１窒化物半導体を、前記第１温度範囲内の第１温度に維持することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記後半工程では、前記第１窒化物半導体と前記第２窒化物半導体を、前記第２温度範囲内の第２温度に維持することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記前半工程に先立って、前記第１窒化物半導体を第１温度に昇温する第１昇温工程を実施することを特徴とする請求項２又は３に記載の半導体装置の製造方法。
【請求項５】
前記前半工程で、ｐ型不純物の移動を抑制する厚みの前記第２窒化物半導体が結晶成長した後に、前記第１温度から前記第２温度に昇温する第２昇温工程を実施することを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【請求項６】
前記前半工程を、前記第１温度範囲を通過して第２温度範囲に昇温するまでの時間が、前記前半工程でｐ型不純物の移動を抑制する厚みの前記第２窒化物半導体が結晶成長するのに要する時間よりも長い、という関係で実施することを特徴とする請求項１又は３に記載の半導体装置の製造方法。
【請求項７】
前記第１温度範囲が、６００℃〜１０００℃であることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記第１温度範囲が、８００℃〜９００℃であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記前半工程と前記後半工程で、有機金属気相法を用いて第２窒化物半導体を結晶成長させることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記第１窒化物半導体と前記第２窒化物半導体を構成する不純物以外の材料が、同一材料であることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記第１窒化物半導体を構成する不純物以外の材料が、ＧａＮであることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記第１窒化物半導体に含まれているｐ型不純物が、Ｍｇであることを特徴とする請求項１〜１１のいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
前記第２窒化物半導体が、ｐ型以外の窒化物半導体であることを特徴とする請求項１〜１２のいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
ｐ型不純物を含む第１窒化物半導体と、
第１窒化物半導体の表面に接する第２窒化物半導体を備えている半導体装置であり、
第２窒化物半導体は、低温で結晶成長した低温結晶成長層と、高温で結晶成長した高温結晶成長層を含んでおり、
第１窒化物半導体と低温結晶成長層と高温結晶成長層の順に積層されていることを特徴とする半導体装置。
【請求項１５】
前記第１窒化物半導体と前記第２窒化物半導体の接合面から５０ｎｍ以上離間した範囲の前記第２窒化物半導体内でのｐ型不純物濃度が、前記第１窒化物半導体内でのｐ型不純物濃度の１パーセント以下であることを特徴とする請求項１４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体を用いた半導体装置と、その製造方法に関する。
【背景技術】
【０００２】
窒化物半導体を利用する半導体装置が知られている。窒化物半導体を利用する半導体装置では、一般的に、ｐ型の不純物であるＭｇをドープすることによって、ｐ型の窒化物半導体領域を形成する。
ｐ型不純物を含む窒化物半導体基板の表面に、ｐ型不純物を含まない窒化物半導体を結晶成長させることにより、半導体構造を形成することがある。その際には、本明細書に添付した図１０に示すように、ｐ型不純物を含む窒化物半導体基板を１０５０℃程度に加熱してからｐ型不純物を含まない窒化物半導体を結晶成長させる。図１０では、時刻ｓ１１でｐ型不純物を含む窒化物半導体基板の温度Ｔが１０５０℃に達している。その後、時刻ｓ１２から時刻ｓ１３までの期間Ｌに、ｐ型不純物を含まない窒化物半導体を構成する材料を含むガスを供給する。これにより、ｐ型不純物を含む窒化物半導体基板の表面から、ｐ型不純物を含まない窒化物半導体を結晶成長させる。なお、キャリアガスには、一般的に水素が用いられる。
【０００３】
窒化物半導体（特に、ＧａＮ）では、注入するｐ型不純物（特に、Ｍｇ）の量に対する活性化率が低い。このため、ｐ型の窒化物半導体領域を得ようとする場合には、注入したｐ型不純物を活性化するために大きいエネルギーが必要となる。また、ｐ型不純物を多量に注入することが必要となる。
そのために、このようなｐ型不純物を多量に含む窒化物半導体基板の表面に、ｐ型不純物を含まない窒化物半導体を構成する材料を含む原料ガスを供給しても、意図した結果が得られない。すなわち、ｐ型不純物を含まない原料ガスを供給しても、ｐ型不純物を含む基板からｐ型不純物が抜け出し、基板表面に成長する窒化物半導体内に侵入してしまう。ｐ型不純物を含む窒化物半導体の表面に、ｐ型不純物を含まない窒化物半導体を結晶成長させることは困難である。
【０００４】
上記問題を解決するために、特許文献１に、キャリアガスに窒素を用いる技術が開示されている。キャリアガスに窒素を用いると、キャリアガスに水素を用いる場合と比較して基板の表面に結晶成長する窒化物半導体の結晶性が悪くなる。特許文献１では、結晶性が悪くなることを利用して、窒化物半導体基板に含まれていたＭｇが、基板表面に成長する窒化物半導体に侵入することを抑制する。
【特許文献１】特開２００３−８６８４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながらキャリアガスに窒素を用いても、窒化物半導体基板に含まれていたｐ型不純物が、基板表面に成長する窒化物半導体に侵入することを充分に抑制することはできない。従来の技術では、ｐ型不純物が結晶成長層に移動することを抑制する効果が不充分であった。更に効果的に、ｐ型不純物が結晶成長層に移動することを抑制できる技術が必要とされている。
本発明は、上記の問題点を解決するために創案された。
【課題を解決するための手段】
【０００６】
本発明で創作された方法は、ｐ型不純物を含む第１窒化物半導体の表面に、第２窒化物半導体を結晶成長させる工程を備えている半導体装置の製造方法に関する。本発明の製造方法では、第２窒化物半導体を結晶成長させる工程が、前半工程と後半工程に分割されている。前半工程では、第１温度範囲内で、第１窒化物半導体の表面に、第２窒化物半導体を結晶成長させる。後半工程では、第２温度範囲内で、前半工程で形成された第２窒化物半導体の表面に、第２窒化物半導体をさらに結晶成長させる。上記において、第２温度範囲は第１温度範囲よりも高温である。
【０００７】
第２窒化物半導体が結晶成長する際の温度は、結晶成長した第２窒化物半導体の物性に大きな影響を与える。また、第２窒化物半導体が結晶成長する際の温度は、第２窒化物半導体の結晶成長速度に大きな影響を与える。従来の技術では、ｐ型不純物を含む窒化物半導体基板を１０５０℃程度の温度にまで加熱し、１０５０℃程度にまで昇温したらその温度に維持し、１０５０℃程度に維持している状態で、窒化物半導体を構成する材料を含むとともにｐ型不純物を含まない原料ガスを供給し始める。一定温度に維持している状態で原料ガスを供給し始めるために、結晶成長する第２窒化物半導体の物性が安定する。また１０５０℃程度で結晶成長させるために、実用的な結晶成長速度を得ることができる。しかしながらこの方法によると、第２窒化物半導体にｐ型不純物が導入されてしまう。キャリアガスに窒素を用いても、第２窒化物半導体にｐ型不純物が導入されてしまうことを充分に抑制することができない。
【０００８】
本発明者らの研究によって、従来の結晶成長温度よりも低温な環境温度でも、窒化物半導体が結晶成長することが判ってきた。ただし、低温な環境温度で高品質な窒化物半導体を結晶成長させるためには、結晶成長速度を遅くする必要があり、半導体構造を実現するのに必要な厚みを得ようとすると現実的に許容される時間内では結晶成長させることができない。そのために、従来の研究では、低温で窒化物半導体を結晶成長させることを研究対象としてこなかった。
しかしながら本発明者らの研究によって、低温で窒化物半導体を結晶成長させると、ｐ型不純物を含む窒化物半導体基板の表面に結晶成長する窒化物半導体にｐ型不純物が導入されることを充分に抑制ができることが判明した。さらに、ｐ型不純物を含む窒化物半導体の表面が、薄いとはいえｐ型不純物の導入量が少ない窒化物半導体で覆われると、その後は結晶成長温度を上昇させ、結晶成長速度を増大しても、実用的な速度で成長する窒化物半導体にｐ型不純物が導入されることを充分に抑制できることが判明した。
【０００９】
本発明の方法は上記知見に基づいて創作された。本発明の方法では、結晶成長速度は遅いもののｐ型不純物が導入されることを充分に抑制ができる温度で、第１窒化物半導体の表面に第２窒化物半導体を結晶成長させる。こうして形成される低温結晶成長層は、薄いもののｐ型不純物の導入量が少なく、ｐ型不純物の移動を効果的に抑制する。本発明の方法では、その後に結晶成長温度を高めて結晶成長速度を速める。結晶成長速度が速められるので、必要な厚み窒化物半導体を許容時間内に結晶成長させることができる。ｐ型不純物の導入量が少ない低温結晶成長層の表面に高温結晶成長層を成長させることから、高温結晶成長層にｐ型不純物が導入されることを充分に抑制することできる。
【００１０】
低温結晶成長層を成長する前半工程では、第１窒化物半導体を一定温度に維持することが好ましい。すなわち第１窒化物半導体を第１温度範囲内にある第１温度に維持しながら第２窒化物半導体を結晶成長させることが好ましい。
この場合、物性が安定した低温結晶成長層を得ることができる。また、前半工程で、安定した厚みの低温結晶成長層を得ることができる。
【００１１】
一定温度で結晶成長した低温結晶成長層を得るためには、第１窒化物半導体を第１温度に昇温する第１昇温工程を前半工程に先立って実施することが好ましい。一定温度で結晶成長した低温結晶成長層を得ることができる。
また、前半工程でｐ型不純物の移動を抑制する厚みを有する低温結晶成長層が結晶成長した後に、第１温度から第２温度に昇温する第２昇温工程を実施することも好ましい。低温結晶成長層が一定の厚みに達するまで、低温結晶成長層の結晶成長温度を一定に維持することができる。
【００１２】
高温結晶成長層を成長する後半工程でも、第１窒化物半導体と第２窒化物半導体（前半工程で形成されている）を一定温度に維持することが好ましい。すなわち第１窒化物半導体と第２窒化物半導体を第２温度範囲内にある第２温度に維持しながら第２窒化物半導体をさらに結晶成長させることが好ましい。
この場合、物性が安定した高温結晶成長層を得ることができる。また、後半工程で、安定した厚みの高温結晶成長層を得ることができる。
【００１３】
一定温度で結晶成長した高温結晶成長層を得るためには、低温結晶成長層が結晶成長した後に、第１温度から第２温度に昇温する第２昇温工程を実施し、第２昇温工程の間は原料ガスの供給を一時停止することが好ましい。
一定温度で結晶成長したために物性が安定した高温結晶成長層を得ることができる。
【００１４】
低温結晶成長層を成長する前半工程で、結晶成長温度を一定に維持することは、好ましいことではあっても、不可欠ではない。一定温度に維持する代わりに、第１温度範囲を通過して第２温度範囲に昇温するまでの時間が、前半工程でｐ型不純物の移動を抑制する厚みの第２窒化物半導体が結晶成長するのに要する時間よりも長い、という関係で、前半工程での昇温パターン（温度と時間の関係）を設定してもよい。
すなわち、低温結晶成長層がｐ型不純物の移動を抑制する厚みに成長した後に第２温度範囲に昇温するのであれば、低温結晶成長層の結晶成長温度が緩やかに変化してもよい。
【００１５】
上記第１温度範囲は、６００℃〜１０００℃であることが好ましい。６００℃以上であれば、窒化物半導体が結晶成長し、１０００℃以下であれば、結晶成長する窒化物半導体にｐ型不純物が導入されることを効果的に抑制する。
特に、８００℃〜９００℃であることが、さらに好ましい。８００℃以上であれば、低温結晶成長層の結晶品質が向上し、９００℃以下であれば、結晶成長する窒化物半導体にｐ型不純物が導入されることを顕著に抑制する。
【００１６】
前半工程でも後半工程でも、有機金属気相法を用いて第２窒化物半導体を結晶成長させることが好ましい。
第１窒化物半導体と第２窒化物半導体を構成する不純物以外の材料は、同一材料で構成されていてもよいし、組成が異なっていてもよい。
第１窒化物半導体を構成する不純物以外の材料が、ＧａＮで構成されている場合に、本発明は特に有用である。この場合、第２窒化物半導体もＧａＮであってもよいが、ＧａＮでなくてもよい。ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎであってもよい。ここで、０≦ｘ≦１であり、０≦ｙ≦１であり、０≦１−ｘ−ｙ≦１である。
【００１７】
第２窒化物半導体は、ｐ型以外の窒化物半導体でありえる。例えば、ｐ型の第１窒化物半導体の表面に接するｎ型またはｉ型（アンドープ）の窒化物半導体を形成することができる。あるいは第１窒化物半導体よりも低濃度のｐ型不純物を含んでいる第２窒化物半導体を積層するために適用することもできる。
【００１８】
本発明は、新規な半導体装置をも実現する。本発明で実現された半導体装置は、ｐ型不純物を含む第１窒化物半導体と、第１窒化物半導体の表面に接する第２窒化物半導体を備えている。第２窒化物半導体は、低温で結晶成長した低温結晶成長層と、高温で結晶成長した高温結晶成長層を含んでおり、第１窒化物半導体と低温結晶成長層と高温結晶成長層の順に積層されていることを特徴とする。
この半導体装置では、第１窒化物半導体と第２窒化物半導体の接合面から５０ｎｍ以上離間した範囲の第２窒化物半導体内でのｐ型不純物濃度が、第１窒化物半導体内でのｐ型不純物濃度の１パーセント以下とすることができる。
【発明の効果】
【００１９】
本発明によると、第１窒化物半導体に含まれるｐ型不純物が、第１窒化物半導体の表面に結晶成長する第２窒化物半導体に移動する現象を効果的に抑制することができる。第１窒化物半導体と第２窒化物半導体の接合面に所望の特性を実現し、特性のすぐれた半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００２０】
以下に説明する実施例の主要な特徴を列記しておく。
（第１特徴）  第１温度範囲の下限温度は、ｐ型不純物を含む第１窒化物半導体の表面にｐ型不純物を含まない第２窒化物半導体が結晶成長可能な下限温度である。
（第２特徴）  第１温度範囲の上限温度は、ｐ型不純物を含む第１窒化物半導体の表面から、ｐ型不純物を離脱させる現象が生じる下限温度よりも低い。
（第３特徴）  第１温度範囲内の第１窒化物半導体の表面に、原料ガスを提供する。原料ガスは、第１窒化物半導体の表面からｐ型不純物を離脱させる現象を発生させない。
（第４特徴）  第２温度範囲の下限温度は、ｐ型不純物を含む第１窒化物半導体の表面から、ｐ型不純物を離脱させる現象が生じる下限温度である。
（第５特徴）  仮に低温結晶成長層がなければ、すなわち第１窒化物半導体の表面に直接に高温結晶成長層を成長させれば、第１窒化物半導体に含まれていたｐ型不純物が高温結晶成長層に導入されてしまう温度で高温結晶成長層を成長させる。
（第６特徴）  窒化物半導体を利用して縦型のＨＥＭＴが形成されている。ＨＥＭＴは、ｎ型のＧａＮ基板の裏面に形成されているドレイン電極と、そのＧａＮ基板の表面に形成されているとともにｎ―型のＧａＮを主材料とする層と、そのｎ―型のＧａＮ層の表面の一部に臨んで形成されているとともにｐ型のＧａＮを主材料とする第１窒化物半導体領域と、前記したｎ―型のＧａＮ層と第１窒化物半導体領域の表面を覆っているとともにｎ型のＧａＮを主材料とする第２窒化物半導体と、第２窒化物半導体上に形成されているとともにＡｌＧａＮを主材料とする層を備えている。
（第７特徴）  ｐ型不純物は、マグネシウム、亜鉛、ベリリウム、またはカルシウムである。これらは、窒化物半導体が結晶成長する際に窒化物半導体中に導入されやすく、本発明の効果が高い。
【実施例】
【００２１】
以下に、本実施例の半導体装置１の製造方法を、図１〜図９を参照して説明する。本実施例は、本発明を、ＧａＮ基板を利用して縦型のＨＥＭＴである半導体装置１を製造する方法に適用したものである。
図１は、本実施例の半導体装置１の断面図を示す。図２〜図７は、半導体装置１の製造過程を示す。図８は、後記するｐ型のＧａＮ層４０の表面にｎ型のＧａＮ層５０を形成するために半導体基板２を加熱するときの、半導体基板２の温度と時間の関係を示す。図９は、本実施例の製造方法によってｐ型のＧａＮ層４０の表面に結晶成長したｎ型のＧａＮ層５０には、ｐ型のＧａＮ層４０から移動したｐ型不純物（Ｍｇ）の導入量が少ないことを説明する図である。
【００２２】
図１に示すように、半導体装置１は、ｎ＋型のＧａＮ基板２０を利用して製造されている。ｎ＋型のＧａＮ基板２０の裏面にドレイン電極１０が形成されている。ドレイン電極１０は、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層で形成されている。ｎ＋型のＧａＮ基板２０の表面には、ｎ−型のＧａＮを主材料とするｎ−型のＧａＮ層３０が形成されている。ｎ−型のＧａＮ層３０の表面３１の一部に臨む範囲に、ｐ型のＧａＮ層４０（本発明のｐ型不純物を含む第１窒化物半導体の実施例）が形成されている。図１では、ｎ−型のＧａＮ層３０の両端にｐ型のＧａＮ層４０が形成されている。ｐ型のＧａＮ層４０は、ｎ−型のＧａＮ層３０内において深さ方向に伸びているが、ｎ＋型のＧａＮ基板２０には達していない。ｐ型のＧａＮ層４０，４０のｐ型不純物にはマグネシウム（Ｍｇ）が用いられている。Ｍｇの濃度は、約１×１０１９／ｃｍ3以上に調整されている。
ｎ−型のＧａＮ層３０とｐ型のＧａＮ層４０，４０の表面には、ｎ型のＧａＮ層５０が形成されている（本発明の第２窒化物半導体の実施例）。ｎ型のＧａＮ層５０は、ｐ型のＧａＮ層４０の表面４１と、ｎ−型のＧａＮ層３０の表面３１の両者に亘って形成されている。ｎ型のＧａＮ層５０は、低温結晶成長層５２と高温結晶成長層５１を備えている。低温結晶成長層５２と高温結晶成長層５１については、それら詳細を後述する。
ｎ型のＧａＮ層５０の上に、ｉ型のＡｌＧａＮ層６０が形成されている。ｎ型のＧａＮ層５０とｉ型のＡｌＧａＮ層６０によってヘテロ接合が構成されている。ＡｌＧａＮ層６０の結晶構造にはアルミニウムが含まれているので、ＡｌＧａＮ層６０のバンドギャップはｎ型のＧａＮ層５０のバンドギャップよりも広い。ｎ型のＧａＮ層５０とｉ型のＡｌＧａＮ層６０の間のヘテロ接合面に、量子井戸が形成される。
【００２３】
ＡｌＧａＮ層６０とｎ型のＧａＮ層５０とｐ型のＧａＮ層４０の両端に、ソース電極７０が形成されている。ソース電極７０は、ＡｌＧａＮ層６０とｎ型のＧａＮ層５０を貫通してｐ型のＧａＮ層４０内の深さ方向に伸びており、ｎ−型のＧａＮ層３０には達していない。ソース電極７０は、ＡｌＧａＮ層６０の表面から突出している。ソース電極７０はチタンとアルミニウムが積層されて形成されている。
ｉ型のＡｌＧａＮ層６０の上に、ニッケル（Ｎｉ）を主材料とするゲート電極８０が形成されている。ゲート電極８０は、ｉ型のＡｌＧａＮ層６０の表面の一部であり、ソース電極７０に接しない範囲に形成される。ゲート電極８０は、少なくとも、ｐ型のＧａＮ層４０，４０間にあるｎ−型のＧａＮ層３０の上方を覆う範囲に形成されている。
【００２４】
このように構成された半導体装置１の動作を簡単に説明する。
ゲート電極８０に閾値以上のゲート電圧を印加すると、ｎ型のＧａＮ層５０とｉ型のＡｌＧａＮ層６０のヘテロ接合のうち、ｎ型のＧａＮ層５０側に２次元電子ガス層が発生する。２次元電子ガス層は、ソース電極７０，７０間に伸びる。その電子が、ｎ−型のＧａＮ層３０を介してドレイン電極１０側に移動することで、ソース電極７０とドレイン電極１０間に電流が流れ、半導体装置１がオン状態となる。ゲート電極８０に閾値以下の電圧を印加すると、上記した２次元電子ガス層のうち、その上方にゲート電極８０が形成されている範囲の２次元電子ガス層が消失する。図１のｐ型のＧａＮ層４０，４０とｎ−型のＧａＮ層３０との間の界面から空乏層が広がる。これによって半導体装置１がオフ状態となる。
【００２５】
半導体装置１の製造方法を、図２〜図８を用いて説明する。
まず、図２に示すように、ｎ＋型のＧａＮ基板２０の表面に、厚さ５μｍのｎ−型のＧａＮ層３０を結晶成長させる。ｎ−型のＧａＮ層３０に含めるｎ型不純物にはＳｉを用いる。
次に、図３に示すように、ｎ−型のＧａＮ層３０の両端をエッチングして凸部３２を形成する。凸部３２は、幅が１μｍとなり、深さが１．６μｍとなるように形成する。エッチングして窪んだ部分を凹部３４という。
次に、１０５０℃の温度下で、凸部３２と凹部３４が形成されているｎ−型のＧａＮ層３０の表面に、厚さ２μｍのｐ型のＧａＮ層４０を結晶成長させる。この結果、凹部３４をｐ型のＧａＮ層４０で完全に充填する。ｐ型不純物にはＭｇを用いる。ｐ型不純物の濃度は、約１×１０１９ｃｍ−３に調整する。
次に、図４に示すように、凸部３２の表面３１が露出するまでエッチングを行なう。ｎ＋型のＧａＮ基板２０と、ｎ−型のＧａＮ層３０と、ｐ型のＧａＮ層４０，４０を備えている半導体基板２が形成される。
【００２６】
次に、図５に示すように、半導体基板２の表面２ａ（ｐ型のＧａＮ層４０の表面４１と、ｎ−型のＧａＮ層３０の表面３１）に、有機金属気相エピタキシャル法（ＭＯＣＶＤ法）を用いて、ｎ型のＧａＮ層５０を結晶成長させる工程を実施する。ｎ型のＧａＮ層５０を結晶成長させる工程は、ｐ型のＧａＮ層４０，４０の表面４１とｎ−型のＧａＮ層３０の表面３１に、ｎ型のＧａＮ層で形成される低温結晶成長層５２を結晶成長させる低温結晶成長段階（前半工程）と、前半工程で形成された低温結晶成長層５２の表面に、ｎ型のＧａＮ層で形成される高温結晶成長層５１を結晶成長させる高温結晶成長段階（後半工程）を備えている。
【００２７】
ＧａＮ層５０を形成する工程の詳細を、図５と図８を参照して説明する。図８は、ＧａＮ層５０を形成するときの半導体基板２の温度Ｔと時間Ｓの関係を示している。
まず、半導体基板２を、その温度が８００℃に達するまで、ＮＨ３を含むキャリアガス中で加熱する。
図８の時刻ｓ１で、ＧａＮ層５０の材料（Ｇａを含むＴＭＧａと、ｎ型不純物であるＳｉを含むＳｉＨ４等）を含む原料ガスを供給し始める。なお、キャリアガスは、Ｈ２であってもよいし、Ｎ２であってもよい。これにより、半導体基板２の表面２ａに、ｎ型のＧａＮで形成される低温結晶成長層５２が結晶成長する。結晶成長した低温結晶成長層５２の厚みが、ｐ型のＧａＮ層４０，４０に含まれるｐ型不純物であるＭｇが原料ガスに取り込まれることを抑制できる厚み（本実施例では５０ｎｍ）にまで成長した段階（図８の時刻ｓ２）で原料ガスの供給を停止する。低温結晶成長層５２のｎ型不純物の濃度は、１×１０１６ｃｍ−３に調整する。
低温結晶成長段階では、８００℃の低温下で低温結晶成長層５２を結晶成長させるので、結晶成長する過程で、ｐ型のＧａＮ層４０の表面４１がエッチングされ難い。ｐ型のＧａＮ層４０に含まれているＭｇが離脱し難い。これにより、低温結晶成長層５２に導入されるＭｇの量は非常に少ない。
【００２８】
次に、半導体基板２の温度が１０５０℃に達するまで加熱する。１０５０℃に達した後に、図８の時刻ｓ３で、ｎ型のＧａＮ層５０の材料を含む原料ガスの供給を再開する。原料ガスは、低温結晶成長段階で供給した原料ガスと同じでよい。これにより、低温結晶成長層５２の上に、ｎ型のＧａＮで形成される高温結晶成長層５１が結晶成長する。高温結晶成長層５１が半導体装置１に必要とされる厚みにまで成長したら（図８の時刻ｓ４）で、原料ガスの供給を停止する。高温結晶成長段階では、１０５０℃という高温の一定温度で高温結晶成長層５１を結晶成長させるので、高温結晶成長層５１の結晶性が良好となり、物性が安定し、必要な厚みを短時間で結晶成長させることができる。
【００２９】
その後、ｎ型のＧａＮ層５０の材料を含む原料ガスを排気し、図６に示すように、ｉ型のＡｌＧａＮ層６０の材料を含む原料ガスを供給して、高温結晶成長層５１の上に、ｉ型のＡｌＧａＮ層６０を成長させる。
次に、ソース電極７０とゲート電極８０とドレイン電極１０（図１参照）を既知の方法で形成する。
【００３０】
図９を用いて、本実施例によると、ｐ型のＧａＮ層４０に含まれているｐ型不純物（Ｍｇ）が、隣接するｎ型のＧａＮ層５０へ移動することが抑制されていることを説明する。
図９の横軸は、ｐ型のＧａＮ層４０とｎ型のＧａＮ層５０の深さを示しており、ｐ型のＧａＮ層４０とｎ型のＧａＮ層５０との界面（ｐ型のＧａＮ層４０の表面４１）の位置が基準位置とされ、基準位置が略中間位置に示されている。横軸は、基準位置からの距離を示している。基準位置よりも右側がｐ型のＧａＮ層４０であり、基準よりも左側がｎ型のＧａＮ層５０である。図９の縦軸は、Ｍｇの濃度を示している。Ｍｇの濃度は、上記界面での濃度を１００パーセントとして割合で示している。
グラフＭ１は、本実施例の製造方法で形成したｐ型のＧａＮ層４０とｎ型のＧａＮ層５０中のＭｇの濃度プロファイルを示している。グラフＭ２は、従来技術の製造方法で形成したｐ型のＧａＮ層とｎ型のＧａＮ層中のＭｇの濃度プロファイルを示している。
グラフＭ２は、グラフＭ１よりも、ｎ型のＧａＮ層５０中でのＭｇの濃度が高いことを示している。グラフＭ２では、界面から約１５０ｎｍの位置で、Ｍｇ濃度が界面でのＭｇ濃度の１パーセント程度であるのに対し、グラフＭ１では、上記界面から約５０ｎｍの位置で、Ｍｇ濃度が界面でのＭｇ濃度の１パーセント未満に抑制されている。
【００３１】
従来のように、半導体基板の温度を１０５０度に上げてからＧａＮ層５０を結晶成長させると、原料ガスによってｐ型のＧａＮ層４０の表面がエッチングされ、原料ガスにｐ型不純物が混入していた。その結果、ｐ型のＧａＮ層４０の表面に結晶成長するｎ型のＧａＮ層５０に相当量のＭｇが混入していた。
本実施例で説明した方法では、低温結晶成長層５２と高温結晶成長層５１でＧａＮ層５０を形成する。低温結晶成長層５２は低温で成長させるために、低温結晶成長層５２の原料ガスによってｐ型のＧａＮ層４０の表面４１がエッチングされる程度が抑制される。低温結晶成長層５２に導入されるＭｇの量は、図９のグラフＭ１に示すように、従来技術の場合のグラフＭ２と比較して非常に少ない。低温結晶成長層５２が、Ｍｇの導入を抑制する。低温結晶成長層５２が、ＧａＮ層５０にＭｇが導入される現象を効果的に抑制することができる。
また本実施例では、低温結晶成長層５２の上に高温結晶成長層５１を形成している。高温結晶成長層５１の方が、低温結晶成長層５２と比較して欠陥が少なく、結晶性がよい。しかも、迅速に結晶成長させることができる。低温結晶成長層５２を形成してから高温結晶成長層５１を形成するので、高温結晶成長層５１にＭｇが混入することも抑制できる。
【００３２】
また、本実施例では、低温結晶成長段階で、半導体基板２の温度を８００℃の温度に維持している。一定の温度に維持している間は、結晶成長のスピードがほぼ同じスピードに維持される。安定した厚みの低温結晶成長層５２を得ることができる。また、安定した物性の低温結晶成長層５２を得ることができる。
低温結晶成長段階での半導体基板２の温度は、６００℃から１０００℃の間であることが好ましい。この温度は、８００℃から９００℃の間であることが、さらに好ましい。
また、本実施例では、高温結晶成長段階で、半導体基板２の温度を１０５０℃の温度に維持している。安定した厚みの高温結晶成長層５１を得ることができる。また、安定した物性の高温結晶成長層５１を得ることができる。
【００３３】
本実施例では、低温結晶成長層５２を結晶成長させる際に、半導体基板２の温度が６００℃に達した後に、時刻ｓ１で、半導体基板２にｎ型のＧａＮ層５０の原料ガスを供給し始めている。また、高温結晶成長層５１を結晶成長させる際に、半導体基板２の温度が１０５０℃に達した後に、時刻ｓ３で、半導体基板２にｎ型のＧａＮ層５０の原料ガスを供給し始めている。すなわち、半導体基板２を加熱している段階では、原料ガスを供給しない。低温結晶成長層５２と高温結晶成長層５１がそれぞれ所望の厚みに至るまで、結晶成長を実施する時間をコントロールすることが容易である。
【００３４】
本実施例の方法では、ｐ型のＧａＮ層４０の表面に、最初はｎ型のＧａＮの低温結晶成長層５２を形成する低温結晶成長段階を行ない、その後に、低温結晶成長層５２の表面にｎ型のＧａＮの高温結晶成長層５１を形成する高温結晶成長段階を実施する。低温結晶成長層５２と高温結晶成長層５１の導電型はｎ型に限られない。ｉ型であってもよい。あるいはｐ−型であることもある。
【００３５】
本実施例の方法では、低温結晶成長段階で、半導体基板２の温度を８００℃に維持して低温結晶成長層５２を結晶成長させている。本発明のこの段階での温度は、一定の温度に維持していなくてもよく、例えば、徐々に上昇していてもよい。
また、本実施例の方法では、高温結晶成長段階で、半導体基板２の温度を１０５０℃に維持して高温結晶成長層５１を結晶成長させている。本発明のこの段階での温度は、一定の温度に維持していなくてもよく、例えば、徐々に上昇していてもよい。
【００３６】
本実施例の方法では、ｐ型のＧａＮ層４０の表面４１に低温結晶成長層５２を結晶成長する場合について説明した。本発明の低温結晶成長層５２は、ｐ型のＧａＮ層４０の表面４１と高温結晶成長層５１との間にあればよく、ｐ型のＧａＮ層４０の表面４１に接していなくても良い。
【００３７】
本実施例の方法では、Ｍｇを含むｐ型のＧａＮ層４０の表面から、ｎ型のＧａＮ層５０を結晶成長させる場合について説明した。ｐ型のＧａＮ層４０に含まれているｐ型不純物は、Ｍｇに限定されるものではない。例えば、ｐ型不純物が、ベリリウムやカルシウムであってもよい。
また、本実施例では、ｐ型のＧａＮ層４０の表面からｎ型のＧａＮ層５０を形成する場合について説明したが、双方が同じ材料の層ではなくてもよい。また、双方の層の材料はＧａＮに限定されるものではない。
また、本実施例では、本発明をＨＥＭＴ型の半導体装置１に適用する場合について説明したが、本発明の方法は、移動し易いｐ型不純物を含んでいるｐ型窒化物半導体の表面に、ｎ型やｉ型やｐ−型の窒化物半導体を結晶成長させる際に広く適用することができる。本発明の方法で製造する半導体装置は、ＨＥＭＴ型の半導体装置に限定されるものではない。
【００３８】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３９】
【図１】半導体装置１の断面図を示す。
【図２】半導体装置１を製造する工程を説明する図である。
【図３】半導体装置１を製造する工程を説明する図である。
【図４】半導体装置１を製造する工程を説明する図である。
【図５】半導体装置１を製造する工程を説明する図である。
【図６】半導体装置１を製造する工程を説明する図である。
【図７】半導体装置１を製造する工程を説明する図である。
【図８】半導体基板２の表面２ａにｎ型のＧａＮ層５０を結晶成長させる際に、半導体基板２を加熱するときの温度Ｔと時間Ｓの関係を説明する図である。
【図９】ｐ型のＧａＮ層４０の表面に結晶成長したｎ型のＧａＮ層５０には、ｐ型のＧａＮ層４０から移動したｐ型不純物（Ｍｇ）の導入量が少ないことを説明する図である。
【図１０】ｐ型のＧａＮ層の表面にｎ型のＧａＮ層を結晶成長させる際に、半導体基板を加熱するときの温度Ｔと時間Ｓの関係について、従来技術を説明する図である。
【符号の説明】
【００４０】
１；半導体装置
２；半導体基板
２ａ；表面
１０；ドレイン電極
２０；ｎ＋型のＧａＮ層
３０；ｎ−型のＧａＮ層
３１；表面（ｎ−型のＧａＮ層の表面）
４０；ｐ型のＧａＮ層
４１；ｐ型のＧａＮ層の表面
５０；ｎ型のＧａＮ層
５１；高温結晶成長層
５２；低温結晶成長層
６０；ｉ型のＡｌＧａＮ層
７０；ソース電極
８０；ゲート電極
【図１】
0004920519.tif 000002
【図２】
0004920519.tif 000003
【図３】
0004920519.tif 000004
【図４】
0004920519.tif 000005
【図５】
0004920519.tif 000006
【図６】
0004920519.tif 000007
【図７】
0004920519.tif 000008
【図８】
0004920519.tif 000009
【図９】
0004920519.tif 000010
【図１０】
0004920519.tif 000011