(57)【特許請求の範囲】
【請求項１】
電圧変換用のインダクタに電流を流す駆動用スイッチング素子の駆動信号を生成するスイッチング制御回路を有する電源制御用半導体集積回路であって、
前記スイッチング制御回路は、
出力側からのフィードバック電圧と参照電圧との電位差に応じた電圧を出力する誤差増幅回路と、
前記誤差増幅回路の出力と所定の周波数の波形信号を入力とし一定周期で可変パルス幅のパルスを生成するＰＷＭパルス生成回路と、
前記誤差増幅回路の出力電圧と所定の参照電圧とを比較して可変周期のパルスを生成するＰＦＭパルス生成回路と、
前記ＰＷＭパルス生成回路と前記ＰＦＭパルス生成回路の出力に応じて前記駆動用スイッチング素子の駆動信号を生成して出力する出力回路と、
を備え、前記フィードバック電圧に応じて前記ＰＷＭパルス生成回路または前記ＰＦＭパルス生成回路のいずれか一方からパルスが出力されるとともに、前記ＰＦＭパルス生成回路からパルスが出力される際には該ＰＦＭパルス生成回路の出力に基づいて前記ＰＷＭパルス生成回路が非活性化されるように構成されていることを特徴とする電源制御用半導体集積回路。
【請求項２】
前記スイッチング制御回路は、
前記ＰＷＭパルス生成回路の出力に応じて前記出力回路が前記駆動用スイッチング素子の駆動信号を生成する際に並行して動作されるＰＷＭ制御時動作回路を備え、該ＰＷＭ制御時動作回路は、前記ＰＦＭパルス生成回路の出力に基づいて前記ＰＷＭパルス生成回路が非活性化される際に同時に非活性化されるように構成されていることを特徴とする請求項１に記載の電源制御用半導体集積回路。
【請求項３】
前記ＰＷＭ制御時動作回路として、前記所定の周波数の波形信号を生成する波形生成回路を備えることを特徴とする請求項２に記載の電源制御用半導体集積回路。
【請求項４】
前記ＰＷＭ制御時動作回路として、出力電圧のゼロボルト検出回路をさらに備え、
前記出力回路は、前記駆動用スイッチング素子と相補的にオン、オフされる整流用スイッチング素子の駆動信号を生成して出力する機能を有し、前記ゼロボルト検出回路からの検出信号に応じて前記駆動信号を制御するように構成されていることを特徴とする請求項３に記載の電源制御用半導体集積回路。
【請求項５】
外部から制御モードを設定するための信号もしくは電圧が入力される制御端子を備え、前記スイッチング制御回路は、前記制御端子への入力と前記ＰＦＭパルス生成回路の出力とに基いて前記ＰＷＭパルス生成回路を非活性化させる信号を生成する制御論理回路を備えることを特徴とする請求項１〜４のいずれかに記載の電源制御用半導体集積回路。
【請求項６】
前記制御モードを設定するための信号は、前記出力回路が前記ＰＦＭパルス生成回路の出力パルスに基づいて駆動用スイッチング素子を駆動する制御モードを指定する信号と、前記出力回路が前記ＰＷＭパルス生成回路の出力パルスに基づいて駆動用スイッチング素子を駆動する制御モードを指定する信号と、前記出力回路が前記ＰＦＭパルス生成回路の出力パルスおよび前記ＰＷＭパルス生成回路の出力パルスに基づいて前記駆動用スイッチング素子を駆動する制御モードを指定する信号であることを特徴とする請求項５に記載の電源制御用半導体集積回路。
【請求項７】
請求項１〜６のいずれかに記載の電源制御用半導体集積回路と、電圧変換用のインダクタと、直流電源から供給される直流入力電圧を前記インダクタに印加して電流を流しインダクタにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にインダクタの電流を整流する整流素子とを備えることを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を変換するスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータおよびその電源制御用半導体集積回路に関し、例えばＰＷＭ（パルス幅変調）コンパレータとＰＦＭ（パルス周波数変調）コンパレータとを備え負荷に流れる電流が少なくなった場合にＰＦＭ制御を行なうＤＣ−ＤＣコンバータに適用して有効な技術に関する。
【背景技術】
【０００２】
入力直流電圧を変換して異なる電位の直流電圧を出力する回路としてスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータがある。かかるＤＣ−ＤＣコンバータには、電池などの直流電源から供給される直流電源電圧をインダクタ（コイル）に印加して電流を流しコイルにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にコイルの電流を整流する整流用スイッチング素子を備え、駆動用スイッチング素子と整流用スイッチング素子を相補的にオン、オフさせることで、ダイオード整流型のＤＣ−ＤＣコンバータに比べて電力効率を高めた同期整流型のＤＣ−ＤＣコンバータがある。
【０００３】
同期整流型のＤＣ−ＤＣコンバータにおいては、出力電圧を誤差アンプで検出してＰＷＭ（パルス幅変調）コンパレータまたはＰＦＭ（パルス周波数変調）コンパレータにフィードバックして、出力電圧が下がるとスイッチング素子のオン時間を長くし、出力電圧が上がるとスイッチング素子のオン時間を短くする制御が一般に行われている。
【０００４】
さらに、ＰＷＭ制御では、駆動パルスの周期（周波数）を一定にして負荷に応じてパルス幅を変化させるが、負荷が非常に軽くなった場合にも回路の特性から決まる最小パルス幅のパルスが出力される。また、負荷の変動幅が非常に大きい場合には、最小パルス幅のパルスで駆動しても出力電流が多すぎる場合が生じることがある。そこで、ＰＷＭコンパレータとＰＦＭコンパレータとを設け、負荷に流れる電流が少なくなった場合にＰＦＭ制御へ移行するようにしたＤＣ−ＤＣコンバータもある。このようなＤＣ／ＤＣコンバータに関する発明としては、例えば特許文献１や特許文献２に記載されているものがある。
【特許文献１】特開２００６−１４９０６７号公報
【特許文献２】特開平１１−８９２２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＰＷＭ制御とＰＦＭ制御を切り替えて行なう従来のＤＣ−ＤＣコンバータにあっては、いずれの制御モードの場合においても大部分の回路を動作させ続けるものであったため、消費電流が大きく特に入力電源として電池を使用するものにおいては電池の寿命が短くなるという課題があった。
【０００６】
本発明は上記のような課題に着目してなされたもので、その目的とするところは、ＰＷＭ制御とＰＦＭ制御の併用型のＤＣ−ＤＣコンバータにおいて、制御回路の消費電流を減らすことができ、入力電源として電池を使用する場合には電池の寿命を長くすることができるような制御技術を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、上記目的を達成するため、電圧変換用のインダクタに電流を流す駆動用スイッチング素子の駆動信号を生成するスイッチング制御回路を有する電源制御用半導体集積回路において、前記スイッチング制御回路は、出力側からのフィードバック電圧と参照電圧との電位差に応じた電圧を出力する誤差増幅回路と、前記誤差増幅回路の出力と所定の周波数の波形信号を入力とし一定周期で可変パルス幅のパルスを生成するＰＷＭパルス生成回路と、前記誤差増幅回路の出力電圧と所定の参照電圧とを比較して可変周期のパルスを生成するＰＦＭパルス生成回路と、前記ＰＷＭパルス生成回路と前記ＰＦＭパルス生成回路の出力に応じて前記駆動用スイッチング素子の駆動信号を生成して出力する出力回路と、を備え、前記フィードバック電圧に応じて前記ＰＷＭパルス生成回路または前記ＰＦＭパルス生成回路のいずれか一方からパルスが出力されるとともに、前記ＰＦＭパルス生成回路からパルスが出力される際には該ＰＦＭパルス生成回路の出力に基づいて前記ＰＷＭパルス生成回路が非活性化されるように構成したものである。
【０００８】
上記のような手段によれば、負荷の大小に応じて自動的にＰＷＭパルス生成回路の出力パルスとＰＦＭパルス生成回路の出力パルスを切り替えてスイッチング素子を駆動することができるとともに、ＰＦＭパルス生成回路の出力パルスが選択される際に自動的にＰＷＭパルス生成回路が非活性化されるため、消費電流を低減することができるようになる。
【０００９】
ここで、望ましくは、前記スイッチング制御回路は、前記ＰＷＭパルス生成回路の出力に応じて前記出力回路が前記駆動用スイッチング素子の駆動信号を生成する際に並行して動作されるＰＷＭ制御時動作回路を備え、該ＰＷＭ制御時動作回路は、前記ＰＦＭパルス生成回路の出力に基いて前記ＰＷＭパルス生成回路が非活性化される際に同時に非活性化されるように構成する。
【００１０】
これにより、ＰＷＭパルス生成回路が非活性化される際に関連する他の回路も非活性化されるようになるため、さらに消費電流を低減することができる。ここで、前記ＰＷＭ制御時動作回路の代表的な例として、前記所定の周波数の波形信号を生成する波形生成回路がある。
【００１１】
また、望ましくは、前記ＰＷＭ制御時動作回路として、出力電圧のゼロボルト検出回路をさらに備え、前記出力回路は、前記駆動用スイッチング素子と相補的にオン、オフされる整流用スイッチング素子の駆動信号を生成して出力する機能を有し、前記ゼロボルト検出回路からの検出信号に応じて前記駆動信号を制御するように構成する。
【００１２】
これにより、整流用スイッチング素子をオンさせると負荷側から整流用スイッチング素子を通して接地点へ電流が流れ出すような状態で整流用スイッチング素子をオフさせることで無駄な損失を回避することができる。
【００１３】
さらに、望ましくは、外部から制御モードを設定するための信号もしくは電圧が入力される制御端子を備え、前記スイッチング制御回路は、前記制御端子への入力と前記ＰＦＭパルス生成回路の出力とに基いて前記ＰＷＭパルス生成回路を非活性化させる信号を生成する制御論理回路を備えるように構成する。これにより、電源制御用半導体集積回路を複数の制御モードのいずれかで動作させることができ、ユーザの使い勝手が向上しかつ各モードでの消費電流を低減できる。
【００１４】
ここで、前記制御モードを設定するための信号としては、前記出力回路が前記ＰＦＭパルス生成回路の出力パルスに基づいて駆動用スイッチング素子を駆動する制御モードを指定する信号と、前記出力回路が前記ＰＷＭパルス生成回路の出力パルスに基づいて駆動用スイッチング素子を駆動する制御モードを指定する信号と、前記出力回路が前記ＰＦＭパルス生成回路の出力パルスおよび前記ＰＷＭパルス生成回路の出力パルスに基づいて駆動用スイッチング素子を駆動する制御モードを指定する信号がある。
【発明の効果】
【００１５】
本発明に従うと、ＰＷＭ制御とＰＦＭ制御の併用型のＤＣ−ＤＣコンバータにおいて、制御回路の消費電流を減らすことができ、入力電源として電池を使用する場合には電池の寿命を長くすることができるという効果がある。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００１７】
図１は、本発明を適用したスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータの一実施形態を示す。
【００１８】
この実施形態のＤＣ−ＤＣコンバータは、インダクタとしてのコイルＬ１、直流入力電圧Ｖｉｎが印加される電圧入力端子ＩＮと上記コイルＬ１の一方の端子との間に接続されコイルＬ１に向かって駆動電流を流し込むＰチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）からなる駆動用スイッチングトランジスタＳＷ１、コイルＬ１の一方の端子と接地点の間に接続されたＮチャネルＭＯＳＦＥＴからなる整流用スイッチングトランジスタＳＷ２、これらのスイッチングトランジスタＳＷ１，ＳＷ２をオン、オフ制御するスイッチング制御回路２０、上記コイルＬ１の他方の端子と接地点との間に接続された平滑用コンデンサＣ１を備える。
【００１９】
特に限定されるものではないが、ＤＣ−ＤＣコンバータを構成する素子のうち、スイッチング制御回路２０は半導体チップ上に形成されて半導体集積回路（ＩＣ）として構成され、コイルＬ１とコンデンサＣ１およびスイッチング素子ＳＷ１，ＳＷ２はこのＩＣに設けられている外部端子に外付け素子として接続されるようになっている。
【００２０】
この実施形態のＤＣ−ＤＣコンバータにおいては、トランジスタＳＷ１とＳＷ２を相補的にオン、オフさせるような駆動パルスがスイッチング制御回路２０により生成されるようになっており、定常状態では、駆動用トランジスタＳＷ１がオンされるとコイルＬ１に直流入力電圧Ｖｉｎが印加されて出力端子へ向かう電流が流されて平滑用コンデンサＣ１が充電される。
【００２１】
また、駆動用トランジスタＳＷ１がオフされると代わって整流用トランジスタＳＷ２がオンされ、このオンされた整流用トランジスタＳＷ２を通してコイルＬ１に電流が流される。そして、ＳＷ１の制御端子（ゲート端子）に入力される駆動パルスのパルス幅が出力電圧Ｖｏｕｔに応じて制御されることで、直流入力電圧Ｖｉｎを変換した直流出力電圧Ｖoutが発生される。
【００２２】
スイッチング制御回路２０は、出力端子と接地点との間に直列に接続され抵抗比で出力電圧Ｖoutを分圧するブリーダ抵抗Ｒ１，Ｒ２によって分圧された電圧ＶFBと参照電圧Ｖref1とを比較して電位差に応じた電圧を出力する誤差アンプ２１と、該誤差アンプ２１の出力が一方の入力端子に入力されるＰＷＭパルス生成回路としてのＰＷＭコンパレータ２２とを有し、該ＰＷＭコンパレータ２２の出力が出力制御回路（ドライバ）２３に供給され、出力制御回路２３がスイッチングトランジスタＳＷ１，ＳＷ２のゲート駆動信号を生成して出力するように構成されている。
【００２３】
上記ＰＷＭコンパレータ２２の他方の入力端子には、発振器を内蔵し所定の周波数の三角波もしくは鋸波のような波形信号（ＲＡＭＰ信号）を生成する波形生成回路２４からの波形信号が入力され、フィードバック電圧ＶFBに応じて出力電圧が高いときは出力駆動パルスのパルス幅を狭くしフィードバック電圧ＶFBが低いときはパルス幅を広くするような制御を行なう。
【００２４】
また、上記誤差アンプ２１の出力が一方の入力端子に入力され参照電圧Ｖref2とを比較するＰＦＭパルス生成回路としてのＰＦＭコンパレータ２５が設けられ、負荷が軽くなったときは該ＰＦＭコンパレータ２５の出力に従って出力制御回路（ドライバ）２３がスイッチングトランジスタＳＷ１，ＳＷ２を駆動するように構成されている。
【００２５】
さらに、特に限定されるものではないが、この実施形態では、ＰＷＭ制御時に負荷が軽くなってトランジスタＳＷ１のオフ中にコイル接続ノードＮ１の電位が高くなり、トランジスタＳＷ２をオンさせたときに接地点へ向かって電流が流れて損失が増大するのを回避するためノードＮ１の電位を検出するゼロボルト検出回路のようなＰＷＭ制御時動作回路２６が設けられている。ゼロボルト検出回路の出力は出力制御回路２３へ供給され、ＳＷ１のオフ中にノードＮ１の電位がゼロボルト以上になった場合には出力制御回路によってＳＷ２もオフされる。
【００２６】
この実施形態のスイッチング制御回路２０を構成する上記各回路ブロック２１〜２６には、それぞれロウアクティブのオン／オフ制御端子ＣＴが設けられており、該制御端子ＣＴをハイレベルにすると回路の動作が停止され、制御端子をロウレベルにすると回路が活性化されるように構成されている。具体的には、例えば上記オン／オフ制御端子ＣＴに各回路ブロック内の電流源が接続され、制御端子ＣＴをハイレベルにすると電流源が遮断され、制御端子ＣＴをロウレベルにすると電流源が電流を流すように構成される。
【００２７】
また、回路ブロック内にフローティングになると貫通電流が流れてしまうようなノードがある場合には、当該ノードを電源電圧または接地電位に固定するようなプルアップ手段またはプルダウン手段が設けられ、上記オン／オフ制御端子ＣＴの状態に応じて動作されるように構成される。
【００２８】
さらに、この実施形態のスイッチング制御回路２０には、外部から活性化制御信号ＡＣ，ＦＯ，ＷＯを入力することが可能な端子と、これらの端子に入力された活性化制御信号ＡＣ〜ＷＯに応じて上記ＰＷＭコンパレータ２２と波形生成回路２４とＰＷＭ制御時動作回路２６のオン／オフ制御端子ＣＴにそれぞれ印加すべき信号を生成する制御ロジック２７ａ、２７ｂ、２７ｃが設けられている。
【００２９】
上記活性化制御信号ＡＣ，ＦＯ，ＷＯのうちＡＣはＰＷＭ制御とＰＦＭ制御を自動的に切り替えるモードを選択するための信号、ＦＯはＰＦＭ制御を選択する信号、ＷＯはＰＷＭ制御を選択する信号である。図２に、各モードに設定する際における制御信号ＡＣ，ＦＯ，ＷＯの状態と、各回路ブロックの動作状態（ｏｎまたはｏｆｆ）との関係の一例を示す。図２において、ＡＭＰは誤差アンプ２１、ＲＡＭＰは波形生成回路２４、ＰＷＭはＰＷＭコンパレータ２２、ＰＦＭはＰＦＭコンパレータ２５、ＤＲＶは出力制御回路、ＺＤＣはＰＷＭ制御時動作回路（ゼロボルト検出回路）を意味する。
【００３０】
この実施形態においては、上記制御ロジック２７ａ、２７ｂ、２７ｃに、ＰＦＭコンパレータ２５の出力信号が入力され、外部からの活性化制御信号ＡＣ，ＦＯとＰＦＭコンパレータ２５の出力信号とに応じて各回路のオン／オフ制御端子ＣＴに入力すべき制御信号が形成される。特に限定されるものではないが、この実施形態における制御ロジック２７ａ、２７ｂ、２７ｃは、ＰＦＭコンパレータ２５の出力信号と活性化制御信号ＡＣとを入力とするＡＮＤゲートＧ１と、該ゲートＧ１の出力と活性化制御信号ＦＯとを入力とするＯＲゲートＧ２とから構成されている。
【００３１】
なお、図１の実施形態では、制御ロジック２７ａ、２７ｂ、２７ｃはすべて同一の信号を入力とし同一の論理であるので、共通化して１つの回路とすることも可能である。さらに、チップ全体のオン／オフを指令する制御信号ＣＥの入力端子を設け、この信号が入力されると誤差アンプ回路２１および出力制御回路２３の動作も停止されるように構成してもよい。
【００３２】
この実施形態のスイッチング制御回路においては、ＰＦＭコンパレータ２５の参照電圧Ｖref2をＰＷＭコンパレータ２２に入力される三角波のピーク電圧近傍もしくは若干高めに設定しておくことで、負荷が軽くなってフィードバック電圧ＶFBが上がり誤差アンプ２１の出力が高くなってＰＷＭコンパレータ２２が最小パルス幅のパルスを出力するようになってから、さらに負荷が軽くなるとＰＦＭコンパレータ２５の出力によって出力制御回路２３がスイッチングトランジスタＳＷ１，ＳＷ２を駆動するようになる。
【００３３】
なお、ＰＦＭコンパレータ２５の出力が有効になる低負荷時においては、ＰＦＭコンパレータ２５から有為なパルスが出力されることで一時的にＰＷＭコンパレータ２２が活性化されるが、例えば波形生成回路２４内の発振器からの信号をＰＦＭコンパレータ２５が監視するなどして、ＰＷＭコンパレータ２２からパルス（最小パルス幅）が出力されないタイミングでＰＦＭコンパレータ２５の出力を変化させる（ＰＷＭのパルスが出力される前にＰＦＭコンパレータ２５の出力が反転する）ように、コンパレータのタイミングを設計しておくようにするとよい。
【００３４】
これにより、ＰＦＭ制御中にＰＷＭコンパレータ２２からパルスが出力されこのパルスで出力制御回路２３がスイッチングトランジスタＳＷ１，ＳＷ２を駆動するのを回避することができる。出力制御回路２３は例えばＡＮＤゲートやインバータなどで構成することができる。出力制御回路２３の最終段は、サイズの大きなスイッチングトランジスタＳＷ１，ＳＷ２を駆動できるように、駆動力の大きな回路とされる。
【００３５】
この実施形態のスイッチング制御回路においては、ＰＦＭコンパレータ２５の出力がハイレベルに変化することによって、ＰＷＭコンパレータ２２と波形生成回路２４とＰＷＭ制御時動作回路２６の動作が停止される。図３に、そのときの状態を示す。図３において、ハッチングが付されている回路ブロックが、ＰＦＭコンパレータ２５が動作してＰＦＭ制御でコイルに電流を流す期間に動作停止される回路である。このように半数近い回路の動作が停止されるため、スイッチング制御回路２０全体の消費電流が大幅に低減されるようになる。
【００３６】
さらに、ＰＦＭ制御中に負荷が重くなってフィードバック電圧ＶFBが下がり誤差アンプ２１の出力が低くなると、ＰＦＭコンパレータ２５の出力が連続してロウレベルに変化してＰＷＭコンパレータ２２が再びパルスを出力するようになり、それによって、ＰＷＭ制御による駆動が再開されるようになる。このように、本実施形態のスイッチング制御回路では、負荷の状態に応じて自動的にＰＷＭ制御とＰＦＭ制御の切替えが行なわれるとともに、ＰＦＭ制御に入ったときにＰＷＭコンパレータ２２の動作停止も自動的に行なわれる。その結果、動作モード制御回路のような回路が不要となり、チップ面積の増大を抑制することができる。
【００３７】
なお、上記実施形態においては、ＰＷＭ制御時動作回路２６の例としてゼロボルト検出回路を上げたが、波形生成回路２４もＰＷＭ制御時動作回路のひとつとみなすことができる。
【００３８】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、前記実施形態では、スイッチング素子ＳＷ１，ＳＷ２として制御回路と別個に形成された外付け素子を使用するとしたが、同一の半導体チップ上に形成されたオンチップの素子を使用するようにしても良い。
【００３９】
また、前記実施形態では、ＰＷＭ制御時動作回路２６としてゼロボルト検出回路を備えるものを示したが、このような回路がないスイッチング制御回路であっても良い。また、ＰＷＭコンパレータ２２に入力される波形信号（三角波）を生成する回路をチップに内蔵したスイッチング制御回路を示したが、波形信号もしくはその元になる発振信号はチップ外部から与えるように構成することができる。
【００４０】
さらに、前記実施形態では、駆動用スイッチングトランジスタＳＷ１と直列に整流用スイッチングトランジスタＳＷ２を接続してＳＷ１と相補的にオン、オフさせる同期整流型のＤＣ−ＤＣコンバータを示したが、整流用スイッチングトランジスタＳＷ２の代わりにダイオードを使用したダイオード整流型のＤＣ−ＤＣコンバータに適用することも可能である。
【産業上の利用可能性】
【００４１】
以上の説明では、本発明を降圧型のＤＣ−ＤＣコンバータに適用した例を説明したが、本発明はそれに限定されるものではなく、昇圧型のＤＣ−ＤＣコンバータや負電圧を発生する反転型のＤＣ−ＤＣコンバータにも適用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明を適用したＤＣ−ＤＣコンバータの一実施形態を示す回路構成図である。
【図２】実施形態のＤＣ−ＤＣコンバータにおける外部からの制御信号の状態と各回路ブロックの動作状態との関係の一例を示すモード説明図である。
【図３】実施形態のＤＣ−ＤＣコンバータにおいてＰＦＭ制御でコイルに電流を流す期間における各回路ブロックの状態を示す状態説明図である。
【符号の説明】
【００４３】
２０  スイッチング制御回路
２１  誤差アンプ
２２  ＰＷＭコンパレータ（ＰＷＭパルス生成回路）
２３  出力制御回路（出力回路）
２４  波形生成回路
２５  ＰＦＭコンパレータ（ＰＦＭパルス生成回路）
２６  ＰＷＭ制御時動作回路（ゼロボルト検出回路）
２７ａ，２７ｂ，２７ｃ  制御ロジック（制御論理回路）
Ｌ１  コイル（インダクタ）
Ｃ１  平滑容量
ＳＷ１  コイル駆動用スイッチングトランジスタ（駆動用スイッチング素子）
ＳＷ２  同期整流用スイッチングトランジスタ（整流用スイッチング素子）
【図１】
0005098760.tif 000002
【図２】
0005098760.tif 000003
【図３】
0005098760.tif 000004