(57)【特許請求の範囲】
【請求項１】
陽極と、導電性高分子層を含む陰極との間において、該導電性高分子層と接して設けられた誘電体層を備え、
前記導電性高分子層と前記誘電体層との界面に空孔が形成され、
前記空孔は前記導電性高分子層の表面に形成される凹部により構成されていることを特徴とした固体電解コンデンサ。
【請求項２】
前記空孔の孔径は、平均孔径で１ｎｍ〜５０ｎｍの範囲であることを特徴とした請求項１に記載の固体電解コンデンサ。
【請求項３】
前記空孔は、隣接する空孔間の平均間隔が平均孔径の２倍〜１０倍の範囲で分布していることを特徴とした請求項１または２のいずれか一項に記載の固体電解コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体電解コンデンサに関する。
【背景技術】
【０００２】
一般に固体電解コンデンサは、ニオブ（Ｎｂ）やタンタル（Ｔａ）などの弁作用金属からなる陽極を陽極酸化することによりその表面に主に酸化物からなる誘電体層を形成し、この誘電体層の上に電解質層を形成し、その上に陰極層を形成することにより構成されている。電解質層としては、たとえば、化学重合法により形成したポリピロールからなる第１導電性高分子層と、電解重合法により形成したポリピロールからなる第２導電性高分子層とを積層した構造のものが提案されている（たとえば、特許文献１参照）。
【特許文献１】特開平４−４８７１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、このような従来の固体電解コンデンサでは、誘電体層と電解質層との界面で剥離が生じ、静電容量が低下するという問題があった。特に高温試験や部品実装時のリフロー工程などで熱処理が施された場合には、界面での剥離がさらに顕著となり、静電容量がさらに低下（劣化）する。このため、近年の固体電解コンデンサには、こうした特性の改善が強く求められている。
【０００４】
本発明はこうした課題に鑑みてなされたものであり、その目的は、静電容量の劣化を抑制することが可能な固体電解コンデンサを提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る固体電解コンデンサは、陽極と、導電性高分子層を含む陰極との間において、該導電性高分子層と接して設けられた誘電体層を備え、導電性高分子層と誘電体層との界面に空孔が形成されていることを特徴とする。
【発明の効果】
【０００６】
本発明によれば、静電容量の劣化を抑制することが可能な固体電解コンデンサが提供される。
【発明を実施するための最良の形態】
【０００７】
以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、この実施の形態によって本発明が限定されるものではない。図１は本実施形態に係る固体電解コンデンサの構成を示す概略断面図である。図２は図１の固体電解コンデンサにおける陽極体近傍の拡大図であり、陽極体を構成する金属粒子１つ分の断面構造に相当する。
【０００８】
本実施形態の固体電解コンデンサは、図１に示すように、陽極体１と、この陽極体１の表面に形成された誘電体層２と、誘電体層２の上に形成された導電性高分子層３と、この導電性高分子層３の上に形成された陰極層４と、を備えている。そして、図２に示すように、導電性高分子層３と誘電体層２との界面には空孔３ａが形成されている。こうした空孔３ａは、その内面に誘電体層２が露出した状態で、導電性高分子層３と誘電体層２との界面に沿って点在している。ここで、本実施形態の「空孔」とは、導電性高分子層３と誘電体層２との界面において、誘電体層２側の導電性高分子層３の表面の凹部に対して、該凹部の内部が空洞となっている状態を示す。
【０００９】
具体的な固体電解コンデンサの構成は以下の通りである。
【００１０】
陽極体１は、弁作用金属からなる金属粒子の多孔質焼結体で構成され、その内部に弁作用金属からなる陽極リード１ａの一部が埋め込まれている。ここで、陽極リード１ａおよび陽極体１を構成する弁作用金属としては、絶縁性の酸化膜を形成できる金属材料であり、たとえば、ニオブ、タンタル、チタン（Ｔｉ）などが採用される。また、上述の弁作用金属同士の合金を採用してもよい。
【００１１】
誘電体層２は、弁作用金属の酸化物からなる誘電体で構成され、陽極リード１ａおよび陽極体１の表面上に設けられている。たとえば、弁作用金属がニオブ金属から構成される場合には、誘電体層２は酸化ニオブ（Ｎｂ２Ｏ５）となる。また、本実施形態では、誘電体層２内にはフッ素（Ｆ）が含まれ、フッ素は誘電体層２の陽極側に偏在している。具体的には、フッ素は誘電体層２の厚さ方向（誘電体層２の陰極側から陽極側に向う方向）に濃度分布を有し、フッ素の濃度は誘電体層２と陽極体１との界面で最大となっている。
【００１２】
導電性高分子層３は、電解質層として機能し、誘電体層２の表面上に設けられている。この導電性高分子層３は、化学重合法により形成された第１導電性高分子層と、電解重合法により形成された第２導電性高分子層との積層膜となっている。そして、第１導電性高分子層には誘電体層２側の表面に複数の凹部が設けられ、該凹部の内部が空洞となることにより、第１導電性高分子層と誘電体層２との界面には複数の空孔３ａが形成されている。こうした空孔３ａは、図２に示すように、その内面に誘電体層２が露出した状態で、第１導電性高分子層と誘電体層２との界面に沿って点在して分布している。また、空孔３ａは所定の孔径Ｄおよび所定の間隔Ｌを有して分布している。なお、導電性高分子層３（第１導電性高分子層および第２導電性高分子層）の材料としては、導電性を有する高分子材料であれば特に限定されないが、導電性に優れたポリピロール、ポリチオフェン、ポリアニリン、ポリフランなどの材料が採用される。
【００１３】
陰極層４は、カーボン粒子を含む層からなるカーボン層４ａと、銀粒子を含む層からなる銀ペースト層４ｂとの積層膜で構成され、導電性高分子層３の上に設けられている。こうした陰極層４および導電性高分子層３により陰極が構成される。
【００１４】
本実施形態では、さらに陰極層４の上に導電性接着材５を介して平板状の陰極端子６が接続され、陽極リード１ａに平板状の陽極端子７が接続されている。そして、陽極端子７および陰極端子６の一部が、図１のように外部に引き出される形で、エポキシ樹脂などからなるモールド外装体８が形成されている。陽極端子７および陰極端子６の材料としては、ニッケル（Ｎｉ）などの導電性材料を用いることができ、モールド外装体８から露出した陽極端子７および陰極端子６の端部は、折り曲げて本固体電解コンデンサの端子として機能させる。
【００１５】
なお、陽極体１は本発明の「陽極」、誘電体層２は本発明の「誘電体層」、導電性高分子層３は本発明の「導電性高分子層」、及び空孔３ａは本発明の「空孔」の一例である。
【００１６】
（製造方法）
次に、図１に示す本実施形態の固体電解コンデンサの製造方法について説明する。
【００１７】
（工程１）陽極リード１ａの周囲に、陽極リード１ａの一部を埋め込むように成形された弁作用を有する金属粒子からなる成形体を真空中で焼結することにより、多孔質焼結体からなる陽極体１を形成する。この際、金属粒子間は溶着される。
【００１８】
（工程２）陽極体１をフッ化アンモニウム水溶液中において陽極酸化を行うことにより、陽極体１の周囲を覆うように弁作用金属の酸化物からなる誘電体層２を形成する。この際、誘電体層２にはフッ素が取り込まれ、フッ素は誘電体層２の陽極側（誘電体層２と陽
極体１との界面）に偏在して分布する。
【００１９】
（工程３）誘電体層２の表面上に、化学重合法を用いて第１導電性高分子層を形成する（第１ステップ）。具体的には、化学重合法では、酸化剤を用いてモノマーを酸化重合することにより第１導電性高分子層を形成する。本実施形態では、化学重合の設定温度を所定の振幅で、且つ、所定の周期で変動させて行うことにより、誘電体層２と第１導電性高分子層との界面に沿って複数の空孔３ａを発生させている。
【００２０】
引き続き、第１導電性高分子層の表面上に、電解重合法を用いて第２導電性高分子層を形成する（第２ステップ）。具体的には、電解重合法では、第１導電性高分子層を陽極とし、モノマーおよび電解質を含む電解液中において外部陰極との間で電解重合することにより第２導電性高分子層を形成する。
【００２１】
このようにして、誘電体層２上に第１導電性高分子層と第２導電性高分子層との積層膜からなる導電性高分子層３を形成し、誘電体層２と導電性高分子層３との界面に沿って複数の空孔３ａを点在させる。
【００２２】
（工程４）導電性高分子層３上にカーボンペーストを塗布、乾燥することによりカーボン層４ａを形成する。さらに、このカーボン層４ａ上に銀ペーストを塗布、乾燥することにより銀ペースト層４ｂを形成する。これにより、導電性高分子層３上にカーボン層４ａと銀ペースト層４ｂとの積層膜からなる陰極層４が形成される。
【００２３】
（工程５）平板状の陰極端子６上に導電性接着材５を塗布した後、この導電性接着材５を介して陰極層４と陰極端子６とを接触させた状態で乾燥させることにより、陰極層４と陰極端子６とを接続する。また、陽極リード１ａ上に平板状の陽極端子７をスポット溶接により接続する。
【００２４】
（工程６）トランスファーモールド法を用いてエポキシ樹脂からなるモールド外装体８を周囲に形成する。この際、陽極リード１ａ、陽極体１、誘電体層２、導電性高分子層３、及び陰極層４を内部に収納するとともに、陽極端子７および陰極端子６の端部を外部（相反する方向）に引き出すように形成する。
【００２５】
（工程７）モールド外装体８から露出した陽極端子７および陰極端子６の先端部を下方に折り曲げ、モールド外装体８の下面に沿って配置する。この両端子の先端部は、固体電解コンデンサの端子として機能し、実装基板に固体電解コンデンサを電気的に接続するために使用される。
【００２６】
以上の工程を経て、本実施形態の固体電解コンデンサが製造される。
【実施例】
【００２７】
以下の実施例および比較例では、陰極層まで形成した固体電解コンデンサを作製し、その特性評価を行った。
【００２８】
（実施例１）
実施例１では、上述実施形態の製造方法における各工程（工程１〜工程４）に対応した工程を経て固体電解コンデンサＡ１を作製した。
【００２９】
（工程１Ａ）電解酸化被膜（誘電体層）形成後のニオブ多孔質焼結体の容量と電解電圧の積であるＣＶ値が１５０，０００μＦ・Ｖ／ｇとなるニオブ金属粉末を用意する。このニオブ金属粉末を用いて陽極リード１ａの一部を埋め込むようにして成型し、真空中において１２００℃程度で焼結する。これにより、ニオブ多孔質焼結体からなる陽極体１を形
成する。この際、ニオブ金属粒子間は溶着される。以下、特に断らない限り、各実施例および比較例におけるＣＶ値は１５０，０００μＦ・Ｖ／ｇである。
【００３０】
（工程２Ａ）焼結された陽極体１に対して、約６０℃に保持した約０．１重量％のフッ化アンモニウム水溶液中において約１０Ｖの定電圧で約１０時間陽極酸化を行う。これにより、陽極体１の周囲を覆うようにフッ素を含む酸化ニオブからなる誘電体層２を形成する。この際、フッ素は誘電体層２の厚さ方向に濃度分布を有し、フッ素の濃度は誘電体層２と陽極体１との界面で最大となる。
【００３１】
（工程３Ａ）誘電体層２が形成された陽極体１を、酸化剤溶液に浸漬して誘電体層２上に酸化剤を付着させる。そして、恒温槽内において温度制御された状態で、酸化剤が付着した誘電体層２をピロールモノマー蒸気中に保持し、誘電体層２上でピロールモノマーを中心温度２５℃（振幅２．０℃、周期１０分）で４０分間重合させる（第１ステップ）。このようにして、誘電体層２上にポリピロールからなる第１導電性高分子層を形成する。この際、誘電体層２と第１導電性高分子層との界面に沿って複数の空孔３ａが点在して形成される。上述の温度制御では、こうした空孔３ａは、その内面に誘電体層２が露出した状態で界面に発生し、平均孔径１０ｎｍおよび隣接する空孔間の平均間隔５０ｎｍ（平均孔径の５倍）の状態に仕上がる。これは、上述のような温度制御を行うことで、反応初期段階で誘電体層表面に発生する気泡が導電性高分子層内に取り込まれやすくなるとともに、取り込まれた気泡が成長あるいは互いに集結するようになったためと推察される。なお、本発明における孔径Ｄとしては、陽極体近傍の断面ＳＥＭ（走査電子顕微鏡）像などから１００個程度の空孔を抽出し、空孔断面の内径の最大値を孔径として、その孔径の平均値より求める平均孔径を採用している。また、隣接する空孔間の間隔Ｌは、同様にして１００箇所程度の隣接空孔間における空孔端から空孔端までの間隔を抽出し、その間隔の平均値より求める平均間隔を採用している。
【００３２】
引き続き、第１導電性高分子層を陽極とし、ピロールモノマーおよび電解質を含む電解液中において外部陰極との間で電解重合することにより、第１導電性高分子層上にさらに第２導電性高分子層を所定の厚さで形成する（第２ステップ）。
【００３３】
このようにして、誘電体層２上に第１導電性高分子層と第２導電性高分子層との積層膜からなる導電性高分子層３を形成するとともに、誘電体層２と導電性高分子層３との界面に沿って複数の空孔３ａを点在させる。
【００３４】
（工程４Ａ）導電性高分子層３上にカーボンペーストを塗布、乾燥することによりカーボン粒子を含む層からなるカーボン層４ａを形成し、このカーボン層４ａ上に銀ペーストを塗布、乾燥することにより銀粒子を含む層からなる銀ペースト層４ｂを形成する。これにより、導電性高分子層３上にカーボン層４ａと銀ペースト層４ｂとの積層膜からなる陰極層４を形成する。
【００３５】
このようにして、実施例１における固体電解コンデンサＡ１が作製される。
【００３６】
（実施例２）
実施例２では、工程３Ａの第１ステップにおける温度制御条件を、周期１０分（中心温度２５℃、振幅２．０℃）から周期５分（中心温度２５℃、振幅２．０℃）に代えて空孔を形成する以外は、実施例１と同様にして固体電解コンデンサＡ２を作製した。なお、この条件による空孔は、平均孔径１ｎｍおよび平均間隔５ｎｍ（平均孔径の５倍）の状態で形成される。
【００３７】
（実施例３〜９）
実施例３〜９では、工程３Ａの第１ステップにおける温度制御を、周期１０分（中心温
度２５℃、振幅２．０℃）から周期１０秒、７分、８分、１３分、１７分、２０分、６０分（中心温度２５℃、振幅２．０℃）に代えて空孔を形成する以外は、実施例１と同様にして固体電解コンデンサＡ３〜Ａ９を作製した。なお、こうした条件による空孔は、表１に示す平均孔径および平均間隔（対平均孔径比）の状態で形成される。
【００３８】
（実施例１０）
実施例１０では、工程３Ａの第１ステップにおける温度制御条件を、振幅２．０℃（中心温度２５℃、周期１０分）から振幅５．０℃（中心温度２５℃、周期１０分）に代えて空孔を形成する以外は、実施例１と同様にして固体電解コンデンサＡ１０を作製した。なお、この条件による空孔は、平均孔径１０ｎｍおよび平均間隔２０ｎｍ（平均孔径の２倍）の状態で形成される。
【００３９】
（実施例１１〜１８）
実施例１１〜１８では、工程３Ａの第１ステップにおける温度制御を、振幅２．０℃（中心温度２５℃、周期１０分）から振幅１０．０℃、４．０℃、３．０℃、１．７℃、１．５℃、１．３℃、１．０℃、０．２℃（中心温度２５℃、周期１０分）に代えて空孔を形成する以外は、実施例１と同様にして固体電解コンデンサＡ１１〜Ａ１８を作製した。なお、こうした条件による空孔は、表２に示す平均孔径および平均間隔（対平均孔径比）の状態で形成される。
【００４０】
（比較例）
比較例では、工程３Ａの第１ステップにおける温度制御条件を、従来条件と同じ温度一定（温度２５℃）にして第１導電性高分子層を形成する以外は、実施例１と同様にして固体電解コンデンサＸを作製した。なお、この条件では誘電体層との界面に空孔が発生することなく第１導電性高分子層が形成される。
【００４１】
（評価）
まず、実施例１の固体電解コンデンサＡ１における陽極体近傍の断面観察を行った。図３（Ａ）は陽極体を構成する多孔質焼結体の断面ＳＥＭ像であり、図３（Ｂ）はこの断面ＳＥＭ像に対応した陽極体近傍の模式図である。図３より明らかなように、複数の空孔３ａが誘電体層２と導電性高分子層３との界面に沿って点在して形成されているとともに、その内面に誘電体層２と導電性高分子層３が露出して形成されていることが分かる。
【００４２】
次に、固体電解コンデンサについて静電容量維持率を評価した。表１は各種固体電解コンデンサの静電容量維持率の評価結果（平均孔径依存）を示し、表２は各種固体電解コンデンサの静電容量維持率の評価結果（平均間隔依存）を示す。
【００４３】
静電容量維持率は、高温放置試験前後での静電容量を用いて、以下の式（１）により算出される。なお、この値が１００に近い程、静電容量の劣化が少ないことを表している。
【００４４】
静電容量維持率（％）＝（高温放置試験後の静電容量／高温放置試験前の静電容量）×１００  ・・・（１）
静電容量の測定条件は以下の通りである。
【００４５】
静電容量（固体電解コンデンサの周波数１２０Ｈｚでの静電容量）は、各種固体電解コンデンサに対して、高温放置試験前と、高温放置試験として固体電解コンデンサを１０５℃に保持した恒温槽中で２０００時間経過した後とにＬＣＲメータを用いて測定した。
【００４６】
【表１】
0004877820.tif 000002
【００４７】
表１に示すように、従来の比較例（固体電解コンデンサＸ）に対し、誘電体層と導電性高分子層との界面に各平均孔径を有する空孔を設けた実施例１〜９（固体電解コンデンサＡ１〜Ａ９）では静電容量維持率の劣化が低減され、空孔の介在により静電容量の劣化が抑制されていることが分かる。これは、熱負荷が加えられた場合に誘電体層と導電性高分子層との熱膨張率の差に起因して発生する応力が、界面に介在する空孔が変形（膨張・収縮）することにより緩和され、これに伴い誘電体層と導電性高分子層との間での剥離が抑制されるためであると推察される。
【００４８】
また、こうした実施例の中で空孔の平均孔径が１ｎｍ〜５０ｎｍの範囲では、静電容量維持率の劣化をさらに低減させることができる。特に空孔の平均孔径が１０ｎｍの場合には上記効果がもっとも顕著となる。なお、空孔の平均孔径が０．５ｎｍの場合に静電容量維持率の劣化抑制効果が小さいのは、界面に介在する空孔が小さいためにその変形による応力緩和効果が十分得られていないためと推察される。また、空孔の平均孔径が７０ｎｍの場合には、界面に介在する空孔により誘電体層と導電性高分子層との接触面積が小さくなり、誘電体層と導電性高分子層との間で剥離した場合と同じ状態となっているためと推察される。
【００４９】
【表２】
0004877820.tif 000003
【００５０】
表２に示すように、従来の比較例（固体電解コンデンサＸ）に対し、誘電体層と導電性高分子層との界面に各平均間隔で分布する空孔を設けた実施例１、実施例１０〜１８（固体電解コンデンサＡ１、Ａ１０〜Ａ１８）では静電容量維持率の劣化が低減され、空孔の介在により静電容量の劣化が抑制されていることが分かる。また、こうした実施例の中で隣接する空孔間の平均間隔が平均孔径の２倍〜１０倍の範囲で分布する場合には、静電容量維持率の劣化をさらに低減させることができる。特に空孔間の平均間隔が平均孔径の５倍の場合には上記効果がもっとも顕著となる。なお、空孔間の平均間隔が平均孔径の１．５倍の場合に静電容量維持率の劣化抑制効果が小さいのは、高密に分布する空孔の存在により誘電体層と導電性高分子層との接触面積が小さくなり、誘電体層と導電性高分子層との間で剥離した場合と同じ状態となっているためと推察される。また、空孔間の平均間隔が平均孔径の１２倍の場合には、界面に介在する空孔が少ないためにその変形による応力緩和効果が十分得られていないためと推察される。
【００５１】
本実施形態の固体電解コンデンサによれば、以下の効果を得ることができる。
【００５２】
（１）誘電体層２と導電性高分子層３との界面に空孔３ａを点在して設けたことで、熱負荷が加えられた場合に誘電体層２と導電性高分子層３との熱膨張率の差に起因して発生する応力が、界面に介在する空孔３ａが変形（膨張・収縮）することにより緩和され、これに伴い誘電体層２と導電性高分子層３との間での剥離を抑制することができる。この結果、静電容量の劣化が抑制された固体電解コンデンサを得ることができる。
【００５３】
（２）空孔３ａを、その内面に誘電体層２が露出した状態で、導電性高分子層３と誘電体層２との界面に設けたことで、界面近傍における導電性高分子層３の膨張あるいは収縮が、空孔３ａ内に露出する誘電体層２の露出面に沿って生じやすくなり、より効果的に空孔３ａを変形させることができる。このため、界面で生じる誘電体層２と導電性高分子層３との間での剥がれをより確実に抑制することができ、静電容量維持率の劣化をさらに低減することができる。
【００５４】
（３）導電性高分子層３の表面凹部内を空洞とした空孔３ａを設けたことで、誘電体層
２よりも可塑性を有する導電性高分子層３によって空孔３ａがより変形しやすくなるので、上記（１）および（２）の効果をより顕著に享受することができるようになる。
【００５５】
（４）誘電体層２と導電性高分子層３との界面に介在させる空孔３ａの孔径を、平均孔径で１ｎｍ〜５０ｎｍの範囲としたことで、上記（１）〜（３）の効果をより顕著に得ることができる。
【００５６】
（５）誘電体層２と導電性高分子層３との界面に介在させる空孔３ａを、隣接する空孔間の平均間隔が平均孔径の２倍〜１０倍の範囲となるように分布したことで、少なくとも上記（１）〜（３）の効果をより顕著に得ることができる。
【００５７】
なお、本発明は、上記した実施形態（実施例）に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施形態（実施例）も本発明の範囲に含まれうるものである。
【００５８】
上記実施例では、ニオブ金属を採用した例を示したが、本発明はこれに限らない。たとえば、タンタルやチタンなどの弁作用金属あるいはその合金であれば、その表面に形成される誘電体層と導電性高分子層との界面に空孔を導入することで、対応する上記効果を享受することができる。
【００５９】
上記実施例では、ポリピロールからなる導電性高分子層を採用した例を示したが、本発明はこれに限らない。たとえば、ポリチオフェン、ポリアニリン、ポリフランなどの導電性高分子層であれば、上述のような温度制御を施すにより誘電体層との界面に空孔を導入することがき、対応する上記効果を享受することができる。
【００６０】
上記実施形態では、誘電体層上に導電性高分子層を形成する際に、所定の温度制御を行うことにより導電性高分子層と導電体層との界面に空孔を生じさせた例を示したが、本発明はこれに限らない。たとえば、陽極体の表面に誘電体層を形成する際に、誘電体層の表面近傍にマイクロピット（微細な凹部）を生じさせた後、従来の温度制御で導電性高分子層を形成することによりマイクロピットに対応して空孔を設けるようにしてもよい。この方法では、誘電体層の形成後に、酸系の薬液処理により誘電体層のマイクロピットを顕在化させることで、導電性高分子層の形成後に生じる空孔の大きさを制御することが可能である。このように製造された固体電解コンデンサにおいても、導電性高分子層と誘電体層との界面に空孔を介在させることができ、少なくとも上記（１）および（２）の効果を享受することができる。
【００６１】
次に、本件発明の上記実施の形態から把握できる請求項以外の技術思想を、その効果とともに記載する。
【００６２】
陽極の表面を酸化することにより誘電体層を形成する第１の工程と、前記誘電体層上に導電性高分子層を形成する第２の工程と、を備える固体電解コンデンサの製造方法において、前記第２の工程は、化学重合法により前記誘電体層上に第１導電性高分子層を形成する第１ステップと、電解重合法により前記第１導電性高分子層上に第２導電性高分子層を形成する第２ステップと、を含み、前記第１ステップでは、化学重合時の処理温度を所定の振幅で、且つ、所定の周期で変動させて行い、前記誘電体層との界面に空孔を形成していることを特徴とした固体電解コンデンサの製造方法。
【００６３】
（６）本製造方法によれば、上記（１）〜（５）に記載のような好適な固体電解コンデンサを製造することができる。
【００６４】
（７）本製造方法によれば、化学重合法における温度制御条件の変更で、導電性高分子層を構成する第１導電性高分子層と誘電体層との界面に空孔が導入された固体電解コンデ
ンサを製造することができ、静電容量の劣化が抑制された固体電解コンデンサを容易に実現することができる。
【図面の簡単な説明】
【００６５】
【図１】本実施形態に係る固体電解コンデンサの構成を示す概略断面図。
【図２】図１の固体電解コンデンサにおける陽極体近傍の拡大図。
【図３】（Ａ），（Ｂ）実施例１の固体電解コンデンサにおける陽極体近傍の断面ＳＥＭ像およびこの断面ＳＥＭ像に対応した陽極体近傍の模式図。
【符号の説明】
【００６６】
１  陽極体、１ａ  陽極リード、２  誘電体層、３  導電性高分子層、３ａ  空孔、４
陰極層、４ａ  カーボン層、４ｂ  銀ペースト層、５  導電性接着材、６  陽極端子、７  陰極端子、８  モールド外装体。
【図１】
0004877820.tif 000004
【図２】
0004877820.tif 000005
【図３】
0004877820.tif 000006