(57)【特許請求の範囲】
【請求項１】
絶縁ゲートを有する半導体素子を駆動する駆動回路を備える電力変換装置において、
ゲート電圧検知回路及びコレクタ電圧検知回路を設け、
ターンオン時、オン信号が入力され、前記ゲート電圧検知回路により検知されたゲート電圧が、コレクタ電流の電流量が上昇しはじめるゲート電圧である第１しきい値よりも小さい第１設定電圧よりも小さい時は、第１ゲート抵抗値となり、
前記コレクタ電圧検知回路により検知されたコレクタ電圧が、コレクタ電流がピーク値を過ぎて定常状態となりはじめる時のコレクタ電圧である第２しきい値よりも小さい第２設定電圧よりも大きい時は、前記第１ゲート抵抗値よりも抵抗値が大きい第２ゲート抵抗値となり、
前記コレクタ電圧検知回路により検知されたコレクタ電圧が、前記第２設定電圧よりも小さい時は、前記第１ゲート抵抗値となる電力変換装置。
【請求項２】
請求項１に記載の電力変換装置であって、
前記第２設定電圧は、前記駆動回路を駆動する電源電圧の１／３以下であることを特徴とする電力変換装置。
【請求項３】
絶縁ゲートを有する半導体素子を駆動する駆動回路を備える電力変換装置において、
ゲート電圧検知回路及びコレクタ電圧検知回路を設け、
ターンオフ時、オフ信号が入力され、前記コレクタ電圧検知回路により検知されたコレクタ電圧が、コレクタ電圧の電圧値が上昇しはじめるコレクタ電圧である第１しきい値よりも大きい第１設定電圧よりも小さいときは、第１ゲート抵抗値となり、
前記ゲート電圧検知回路により検知されたゲート電圧が、コレクタ電流の電流量が減少しはじめるゲート電圧である第２しきい値よりも小さい第２設定電圧よりも大きい時は、前記第１ゲート抵抗値よりも抵抗値が大きい第２ゲート抵抗値となり、
前記ゲート電圧検知回路により検知されたゲート電圧が、前記第２設定電圧よりも小さい時は、前記第１ゲート抵抗値となる電力変換装置。
【請求項４】
請求項３に記載の電力変換装置であって、
前記第１設定電圧は、前記駆動回路を駆動する電源電圧の１／３以下であることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲートを有する半導体素子により電力変換を行う装置に関する。さらに詳しくは、絶縁ゲートを有する半導体素子の駆動回路に関する。
【背景技術】
【０００２】
省エネルギーのため、モータをＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体素子で制御することは、近年、半導体素子、特にＩＧＢＴの低価格化により広く利用されている。ＩＧＢＴは電圧駆動型のスイッチング素子であり、ゲートに電圧をオン，オフすることで、電流をオン，オフすることができ、バイポーラトランジスタに比べて制御が簡単なため、急速に普及した。
【０００３】
図１はＩＧＢＴの駆動回路を示す。ＩＧＢＴ１００のゲートにはオン用ゲート抵抗Ｒｇ（ｏｎ）及びオフ用ゲート抵抗Ｒｇ（ｏｆｆ）が接続されている。また、ＩＧＢＴ１００には、ダイオード１０４が並列に接続されている。ｐ型ＭＯＳＦＥＴ１０１のドレインにはオン用ゲート抵抗Ｒｇ（ｏｎ）が接続され、ソースには電源１０３が接続されている。ｎ型ＭＯＳＦＥＴのドレイン１０２にはオフ用ゲート抵抗Ｒｇ（ｏｆｆ）が接続され、ソースは接地されている。ｐ型ＭＯＳＦＥＴ１０１及びｎ型ＭＯＳＦＥＴ１０２のそれぞれのゲートは接続されているため、相補的に動作する。
【０００４】
【特許文献１】特開２００４−２５３５８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図２に、図１に示したＩＧＢＴ１００のターンオン及びターンオフ時のコレクタ電圧波形，コレクタ電流波形，ゲート電圧波形を示す。
【０００６】
図１（ａ）に示されるようにターンオン時では、時間ｔ０においてＩＧＢＴ１００のゲートにオン信号が入力されると、ゲート電圧がしきい値電圧Ｖｔｈに達する時間ｔ１からＩＧＢＴ１００にコレクタ電流が流れ始める。ゲート電圧はその後ほぼ一定電圧なり、その後さらに上昇する。コレクタ電圧は、コレクタ電流の時間変化ｄｉ／ｄｔが発生している間に配線インダクタンスＬ×ｄｉ／ｄｔ分だけ、電圧が下がる。また、コレクタ電流にダイオード１０４のリカバリ電流成分が重畳して、コレクタ電流はピーク２００を持ち、その後コレクタ電圧は低下する。
【０００７】
従来は、ターンオンにおいて、ゲート抵抗が全期間に渡って一定であった。ところで、ゲート抵抗が大きいとコレクタ電流の時間変化ｄｉ／ｄｔは小さくなる。ｄｉ／ｄｔが小さいと対アームのダイオードのリカバリ電流も小さくなり、リカバリ電流によるノイズは小さくなる。ただし、オン信号が加わってからコレクタ電流が流れ出すまでの時間が長くなる。すなわち、デッドタイムを長く取る必要があり、インバータの制御性が悪くなる。さらに、コレクタ電圧の低下する時間が長くなる。すなわちコレクタ電圧×コレクタ電流で発生する発熱が増加するという問題が発生していた。
【０００８】
ターンオフでは時間ｔ１でオフ信号が入力されたとすると、ゲート電圧は低下し、ほぼ電圧が一定となるミラー期間を経て再度減少する。コレクタ電流はミラー期間が終わった後に急激に減少し、その後微小な電流（テール電流）が短時間流れる。コレクタ電圧はミラー期間の途中から上昇し始め、コレクタ電流の時間変化ｄｉ／ｄｔと配線インダクタンスＬの積で発生する電圧分跳ね上がり、その後電源圧に落ち着く。
【０００９】
従来はターンオンと同様にゲート抵抗が全期間に渡って一定であった。ところで、ゲート抵抗が大きいとコレクタ電流の時間変化ｄｉ／ｄｔは小さくなる。ただし、コレクタ電流が減少し始める時間が長くなる。すなわち、デッドタイムを長く取る必要があり、インバータの制御性が悪くなる。さらに、コレクタ電圧の増加する時間が長くなる。すなわち、コレクタ電圧×コレクタ電流で発生する発熱が増加するという問題が発生した。
【００１０】
このため、リカバリ時のノイズやターンオフ時の跳ね上がり電圧を抑制するため、ゲート抵抗を小さくすることができず、スイッチング損失が大きいという問題があった。
【課題を解決するための手段】
【００１１】
本発明は、上記課題を解決するため、ターンオンについては、ゲート電圧検知回路及びコレクタ電圧検知回路を設け、オン信号が入力され、ゲート電圧がある設定電圧以下の時及びコレクタ電圧がある設定電圧以下になった時にゲート抵抗をそれ以外のターンオン期間より小さくする手段を設ける。
【００１２】
また、ターンオフについては、ゲート電圧検知回路及びコレクタ電圧検知回路を設け、オン信号が入力され、ゲート電圧がある設定電圧以下の時及びコレクタ電圧がある設定電圧以上になった時にゲート抵抗をそれ以外のターンオフ期間より小さくする手段を設ける。
【発明の効果】
【００１３】
本発明によれば、リカバリ時のノイズやターンオフ時の跳ね上がり電圧を抑制しながら、スイッチングの遅延時間及びスイッチング損失を低減できる。
【発明を実施するための最良の形態】
【００１４】
図３に本発明の第１の実施例を示す。ＩＧＢＴ１には並列に還流用ダイオード２が接続されている。各駆動回路部Ｐ３，Ｐ４はｐＭＯＳトランジスタで構成され、駆動回路部Ｎ５はｎＭＯＳトランジスタで構成される。ＩＧＢＴ１のゲートにはオン用のゲート抵抗６（Ｒｇ（ｏｎ）１）及びオン用のゲート抵抗７（Ｒｇ（ｏｎ）２）が接続されている。また、オフ用のゲート抵抗８（Ｒｇ（ｏｆｆ））がＩＧＢＴ１のゲートに接続している。ゲート抵抗６（Ｒｇ（ｏｎ）１）のもう一方の端子にはｐＭＯＳ３のドレインが接続されている。ｐＭＯＳ３及びｐＭＯＳ４のソースには電源９の高電位側が接続されている。ゲート抵抗７（Ｒｇ（ｏｎ）２）のもう一方の端子にはｐＭＯＳ４のドレインが接続されている。ゲート抵抗８（Ｒｇ（ｏｆｆ））のもう一方の端子にはｎＭＯＳ５のドレインが接続されている。また、ｎＭＯＳ５のソースは接地されている。ｐＭＯＳ３，ｎＭＯＳ５のゲートにはインバータ２０を介して駆動信号が入力される。
【００１５】
以下、駆動回路部Ｐ３，Ｐ４，Ｎ５の動作タイミングを制御するための制御部３００について説明する。
【００１６】
ＩＧＢＴ１のコレクタ電位は抵抗１０及び抵抗１１（コレクタ電圧検知回路）で分割され、その電圧はコンパレータ１２の正側の端子に入力されている。コンパレータ１２の負側の端子には基準電位１３Ｓを与える基準電源１３が接続されている。コンパレータ１２の出力はインバータ２１で反転され、ＡＮＤ１６により駆動信号との論理積が出力される。
【００１７】
コンパレータ１４の正側の端子は、ＩＧＢＴ１のゲート電圧が入力されるようにＩＧＢＴ１のゲートと接続される（ゲート電圧検知回路）。コンパレータ１４の負側の端子には基準電位１５Ｓを与える基準電源１５が接続されている。コンパレータ１４の出力はインバータ１７で反転され、ＡＮＤ１８により駆動信号との論理積が出力される。ＡＮＤ１６とＡＮＤ１８の出力はＯＲ１９で論理和が出力され、インバータ２２で反転されｐＭＯＳ４のゲートに入力される。
【００１８】
本実施例は以下のように動作する。駆動信号がオンすなわち“Ｈ”になるとインバータ２０で反転されｐＭＯＳ３がオンする。このとき、基準電位１５Ｓよりゲート電圧は低いため、コンパレータ１４の出力は“Ｌ”となり、ＡＮＤ１８出力は“Ｈ”となり、インバータ２２で反転され、ｐＭＯＳ４のゲートは“Ｌ”となり、ｐＭＯＳ４もオンする。すなわち、ＩＧＢＴ１のゲートにはゲート抵抗６及び７の並列抵抗で電源９よりゲート電流が供給される。ゲート電圧が増加し、基準電位１５Ｓより高くなるとコンパレータ１４の出力は“Ｈ”となり、ＡＮＤ１８出力は“Ｌ”となりインバータ２１で反転されｐＭＯＳ４はオフする。この時、ＩＧＢＴ１のゲートにはゲート抵抗６で電源９よりゲート電流が供給される。さらにゲート電圧が上昇し、ＩＧＢＴ１のコレクタ電圧が低下し、抵抗１０及び抵抗１１で分割された電位が基準電位１３Ｓより低くなると、コンパレータ１２の出力が“Ｌ”となり、ＡＮＤ１６の出力は“Ｈ”となり、インバータ２２で反転され再度ｐＭＯＳ４がオンする。これにより、ＩＧＢＴ１のゲートにはゲート抵抗６及び７の並列抵抗で電源９よりゲート電流が供給される。
【００１９】
図４に実施例１を用いてＩＧＢＴを駆動した時のコレクタ電圧，電流，ゲート電圧波形を示す。基準電位１５ＳをＩＧＢＴ１のしきい値電圧Ｖｔｈ１以下とすることで、ＩＧＢＴ１のコレクタ電流が流れるまでの期間のゲート抵抗はゲート抵抗６及び７の並列抵抗となり、全期間に亘ってゲート抵抗７でオンするよりゲート電圧の上昇期間を速くできる。また、抵抗１０及び抵抗１１で分割された電位が基準電位１３Ｓより低くなるとゲート抵抗はゲート抵抗６及び７の並列抵抗となり、コレクタ電圧の減少率を増加させることができコレクタ電圧×コレクタ電流で発生する発熱を抑制することができる。ところで、ｄｉ／ｄｔが発生している領域では、ｄｉ／ｄｔと配線のインダクタンスにより発生するサージ電圧の影響を受ける。この領域で、ゲート電圧を変化させるとサージ電圧の影響でゲート電圧が持ち上がりｄｉ／ｄｔが大きくなってさらにサージ電圧が大きくなる可能性がある。従って、基準電位１５ＳをＩＧＢＴ１のしきい値電圧Ｖｔｈ１以下とすることが望ましい。また、コレクタ電圧が変化している領域ではｄＶ／ｄｔとゲート容量によりＩＧＢＴのゲートにｄＶ／ｄｔ×Ｃの電流がコレクタから流れ込み、これがゲート電圧を変動させる。このゲート電圧の変動でコレクタ電流が影響を受けない領域に再度ゲート抵抗がゲート抵抗６及び７の並列抵抗にコレクタ電圧の切り替える電圧を設定すればよい。好ましくは、この電圧は電源電圧の１／３である。すなわち、ゲート抵抗を切り替えるコレクタ電圧は電源電圧の１／３以下とすることが望ましい。
【００２０】
図５は本発明の第２の実施例であり、図３で示された図面番号と同一のものは同一の構成及び機能を有する。第１の実施例ではコレクタ電圧をコンパレータ１２に入力するのに抵抗で分割していた。この場合、電流が抵抗に流れ発熱が大きいという問題があった。
【００２１】
本実施例ではコレクタ電圧が設定電圧以下になったかを検知するため、ダイオード２３のカソードをＩＧＢＴ１のコレクタに接続、カソードは抵抗２４及び１１の接点に接続、さらにコンパレータ１２の正側に接続されている（コレクタ電圧検知回路）。抵抗１１のもう一方は接地され、抵抗２４のもう一方は電源９の高電位側に接続されている。コレクタ電位が電源９より高い場合、コンパレータ１２の正側には電源９の電位を抵抗１０と抵抗１１で分割した電圧が入力される。コレクタ電位が電源９より低くなると、電源９から抵抗２４を通り、ダイオード２３からコレクタに電流が流れる。するとコンパレータ１２の正側の入力は（コレクタ電位＋ダイオードＶＦ）となる。基準電位１３Ｓを電源９の電位を抵抗２４と抵抗１１で分割した電圧より低くすることで、コレクタ電圧が電源電圧９Ｖより低くなったことを検知できる。コンパレータ１２の出力をインバータ２１で反転した信号と駆動信号の論理積をＡＮＤ１６で得ることで、コレクタ電圧が設定値（電源電圧９Ｖの電位）より低くなった時にｐＭＯＳ４をオンできる。本実施例は実施例１に比べ、高電圧が加わった時は電流が流れないため、駆動回路の損失を小さくできる。
【００２２】
図６に本発明の第３の実施例であり、図３で示された図面番号と同一のものは同一の構成及び機能を有する。ＩＧＢＴ１には並列に還流用ダイオード２が接続されている。駆動回路部Ｎ３１は、ｎＭＯＳトランジスタで構成される。ＩＧＢＴ１のゲートにはオフ用のゲート抵抗８（Ｒｇ（ｏｆｆ）１）及びオフ用のゲート抵抗３０（Ｒｇ（ｏｆｆ）２）が接続されている。また、オン用のゲート抵抗６（Ｒｇ（ｏｎ））がＩＧＢＴ１のゲートに接続している。ゲート抵抗８（Ｒｇ（ｏｆｆ）１）のもう一方の端子にはｎＭＯＳ５のドレインが接続されている。ｎＭＯＳ５及びｎＭＯＳ３１のソースは接地されている。ゲート抵抗３０（Ｒｇ（ｏｆｆ）２）のもう一方の端子にはｎＭＯＳ３１のドレインが接続されている。ゲート抵抗６（Ｒｇ（ｏｎ））のもう一方の端子にはｐＭＯＳ６のドレインが接続されている。また、ｐＭＯＳ３のソースには電源９の高電位側が接続されている。ｐＭＯＳ３，ｎＭＯＳ５のゲートにはインバータ２０を通して駆動信号が入力される。
【００２３】
以下、駆動回路部Ｐ３，Ｎ５，Ｎ３１の動作タイミングを制御するための制御部６００について説明する。
【００２４】
ＩＧＢＴ１のコレクタ電位は抵抗３２及び抵抗３３（コレクタ電圧検知回路）で分割され、その電圧はコンパレータ３４の正側の端子に入力されている。コンパレータ３４の負側の端子には基準電源３５が接続されている。コンパレータ３４と駆動信号がインバータ３９で反転された信号の論理積が出力される。
【００２５】
コンパレータ３６の正側の端子は、ＩＧＢＴ１のゲート電圧が入力されるように、ＩＧＢＴ１のゲートと接続される（ゲート電圧検知回路）。コンパレータ３６の負側の端子には基準電位３７Ｓを与える基準電源３７が接続されている。コンパレータ３６の出力と駆動信号がインバータ３８で反転された信号ＡＮＤ１８により論理積が出力される。ＡＮＤ４０と４１の出力はＯＲ１９で論理和が出力され、ｐＭＯＳ４のゲートに入力される。
【００２６】
本実施例を用いたターンオフ時の動作を示す。駆動信号が“Ｌ”になるとインバータ２０の出力は“Ｈ”となり、ｐＭＯＳ３はオフ、ｎＭＯＳ５はオンする。オン時には、コレクタ電圧はＩＧＢＴのオン電圧で低い電圧となっているから、ＩＧＢＴ１のコレクタ電圧を抵抗３２と抵抗３３で分圧した電圧は基準電位３５Ｓより低い。これによりコンパレータ３４の出力は“Ｌ”となり、その出力はインバータ４０により反転され、さらにＡＮＤ４１で駆動信号をインバータ３９で反転した信号との論理積が出力される。ＡＮＤ４１の出力は“Ｈ”となり、ｎＭＯＳ３１がオンする。このとき、ＩＧＢＴ１のゲートはゲート抵抗８とゲート抵抗３０の並列接続で接地される。ゲート電圧が上昇し、コレクタ電圧を抵抗３２と抵抗３３で分圧した電圧が基準電位３５Ｓより高くなるとコンパレータ３４の出力は“Ｈ”となり、その出力はインバータ４０により反転され、ＡＮＤ４１が“Ｌ”となり、ｎＭＯＳ３１はオフする。この時、ＩＧＢＴ１のゲートはゲート抵抗８のみで接地される。さらにゲート電圧が下がり、基準電位３７Ｓより低くなるとコンパレータ３６の出力が“Ｌ”となり、さらにインバータ４２で反転され、駆動信号がインバータ３８で反転された信号との論理積、ＡＮＤ４３の出力は“Ｈ”となり再度ｎＭＯＳ３１がオンする。このとき、ＩＧＢＴ１のゲートはゲート抵抗８とゲート抵抗３０の並列接続で接地される。
【００２７】
図７に実施例３を用いてＩＧＢＴを駆動した時のコレクタ電圧，電流，ゲート電圧波形を示す。抵抗３２及び抵抗３３で分割された電位が基準電位３５Ｓより低くなるとゲート抵抗はゲート抵抗８及び３０の並列抵抗となり、全期間に亘ってゲート抵抗８でオフするよりゲート電圧の下降期間を速くできる。また、ゲート電位が基準電位３７Ｓより低くなるとゲート抵抗はゲート抵抗６及び７の並列抵抗となり、ゲート抵抗を全期間抵抗８でオフするよりゲート電圧の下降期間を速くできる。なおターンオンと同様にターンオフでも、コレクタ電圧が変化している領域ではｄＶ／ｄｔとゲート容量によりＩＧＢＴのゲートにｄＶ／ｄｔ×Ｃの電流がコレクタから流れ込み、これがゲート電圧を変動させる。このゲート電圧の変動でコレクタ電流が影響を受けない領域にゲート抵抗がゲート抵抗８及び３０の並列抵抗から抵抗８のみにコレクタ電圧の切り替える電圧を設定すればよい。この電圧は、好ましくは電源電圧の１／３である。すなわち、ゲート抵抗を切り替えるコレクタ電圧は電源電圧の１／３以下とすることが望ましい。また、再度ゲート抵抗８及び３０の並列抵抗に切り替えるゲート電圧は、コレクタ電流にゲート電圧が影響を与えないしきい値電圧Ｖｔｈ２以下に設定することが望ましい。
【００２８】
図８は本発明の第４の実施例であり、図３及び図６で示された図面番号と同一のものは同一の構成及び機能を有する。第３の実施例ではコレクタ電圧をコンパレータに入力するのに抵抗で分割していた。この場合、電流が抵抗に流れ発熱が大きいという問題があった。本実施例ではコレクタ電圧が設定電圧以下になったかを検知するため、ダイオード４５のカソードをＩＧＢＴ１のコレクタに接続、カソードは抵抗３３及び４７の接点に接続、さらにコンパレータ３４の正側に接続されている。抵抗３３のもう一方は接地され、抵抗４６のもう一方は電源９の高電位側に接続されている。コレクタ電位が電源９より高い場合、コンパレータ３４の正側には電源９の電位を抵抗４６と抵抗３３で分割した電圧が入力される。コレクタ電位が電源９より低くなると、電源９から抵抗４６を通り、ダイオード４５からコレクタに電流が流れる。するとコンパレータ３４の正側の入力は（コレクタ電位＋ダイオードＶＦ）となる。基準電位を電源９の電位を抵抗４６と抵抗３３で分割した電圧より低くすることで、コレクタ電圧が電源９の電圧より低くなったことを検知できる。コンパレータ３４の出力をインバータ４０で反転した信号と駆動信号をインバータ３９で反転した信号をＡＮＤ１６で論理積を得ることで、コレクタ電圧が設定値（電源９の電位）より低い時にｎＭＯＳ３０をオンできる。本実施例は実施例３に比べ、高電圧が加わった時は電流が流れないため、駆動回路の損失を小さくできる。
【００２９】
なお、第１と第３の実施例，第１と第４の実施例，第２と第３の実施例，第２と第４の実施例の組み合わせて回路を構成し、ＩＢＧＴ１のターンオン時及びターンオフ時の両方で上述の効果を発揮できるものとすることができる。
【図面の簡単な説明】
【００３０】
【図１】従来例の回路構成を示す図である。
【図２】従来のターンオン，オフ時のコレクタ電圧，電流，ゲート電圧波形を示す図である。
【図３】本発明第１の実施例の回路構成を示す図である。
【図４】本発明第１の実施例でのターンオン時のコレクタ電圧，電流，ゲート電圧波形を示す図である。
【図５】本発明第２の実施例の回路構成を示す図である。
【図６】本発明第３の実施例の回路構成を示す図である。
【図７】本発明第３の実施例でのターンオフ時のコレクタ電圧，電流，ゲート電圧波形を示す図である。
【図８】本発明第２の実施例の回路構成を示す図である。
【符号の説明】
【００３１】
１  ＩＧＢＴ
２  還流用ダイオード
３，４  ｐＭＯＳ
５，３１  ｎＭＯＳ
６，７  （オン用）ゲート抵抗
８，３０  （オフ用）ゲート抵抗
９  電源
１０，１１，２４，３２，３３，４６  抵抗
１２，１４，３４，３６  コンパレータ
１３，１５，３５，３７  基準電位用基準電源
１６，１８，４１，４３  ＡＮＤ
１７，２０，２１，２２，３８，３９，４０，４２  インバータ
１９，４４  ＯＲ
２３，４５  ダイオード
【図１】
0004991446.tif 000002
【図２】
0004991446.tif 000003
【図３】
0004991446.tif 000004
【図５】
0004991446.tif 000005
【図６】
0004991446.tif 000006
【図８】
0004991446.tif 000007
【図４】
0004991446.tif 000008
【図７】
0004991446.tif 000009