(57)【特許請求の範囲】
【請求項１】
高密度にドープされたシリコン基板と前記基板上に配置された第一の導電タイプを有するドープされたシリコンからなる上部層とを含んで成り、前記上部層はエッジ終端帯域および前記エッジ終端帯域に接触する、第二の反対の導電タイプの井戸領域を含んで成り、前記井戸領域および前記隣接するエッジ終端帯域の両者が前記上部層の上面において配置されるシリコン半導体ダイにおいて、
酸化物層が、前記上部層および前記エッジ終端帯域の上に横たわり、
前記エッジ終端帯域は、前記上部層の上面から、前記上部層の中に、前記井戸領域の深さを超えた深さまで延伸するシリコンより高い臨界電界を有する物質である炭化ケイ素からなる層から構成され、
前面金属層が、前記井戸領域の上に電気的接触状態で横たわり、また
裏面金属層が、前記基板の底面上に配置されていることを特徴とするダイ。
【請求項２】
前記上部層はエピタキシャル層であり、前記第一導電タイプがＮであり、かつ前記第二導電タイプはＰであり、又は前記第一導電タイプがＰであり、かつ前記第二導電タイプはＮである請求項１記載のダイ。
【請求項３】
前記炭化ケイ素層が炭素の前記上部シリコン層への打ち込み、活性化および拡散によって形成されるか、又は前記炭化ケイ素から成る層は堆積により形成され、また前記炭化ケイ素から成る層がヘテロエピタキシャル成長により形成される請求項１記載のダイ。
【請求項４】
フィールドプレートが前記前面金属層と電気的接触状態にある請求項１記載のダイ。
【請求項５】
前記エッジ終端帯域は前記上部層の上面に対して相対的な選択された厚さを有し、そして前記エッジ終端帯域は前記上部層に埋め込まれた請求項１記載のダイ。
【請求項６】
エッジ終端特性として、フィールド・リミティング・リングを含み、また可変横方向ドーピング濃度を有し、そして更に接合終端延長部を含む請求項１記載のダイ。
【請求項７】
改良されたエッジ終端部を有するシリコンダイを形成するための方法において、
高密度にドープされたシリコン基板上に第一の導電タイプを有するドープされたシリコンからなる上部層を形成し、
前記上部層の上面に、シリコンより高い臨界電界を有する物質である炭化ケイ素からなる層から構成されたエッジ終端帯域を形成し、
前記エッジ終端帯域に接触する、前記上部層内に第二の、反対の導電タイプを有する井戸領域を、前記エッジ終端帯域が前記上部層の上面から、前記上部層の中に、前記井戸領域の深さを超えた深さまで延伸するように、形成し、かつ
酸化物層を前記上部層および前記エッジ終端帯域を覆うように形成することを特徴とする方法。
【請求項８】
前記上部層はエピタキシャル層であり、前記第一導電タイプがＮであり、かつ前記第二導電タイプはＰであり、又は前記第一導電タイプがＰであり、かつ前記第二導電タイプはＮである請求項７記載の方法。
【請求項９】
前記エッジ終端帯域を、前記上部層の上面に対して相対的な選択された厚さを有するように形成するとともに、炭素の前記上部シリコン層への打ち込み、活性化および拡散によって生成される炭化ケイ素の層から形成する請求項７記載の方法。
【請求項１０】
前記エッジ終端帯域の形成は、前記炭化ケイ素層の形成に先立って前記上部層の前記上面をエッチングし、それによって前記上面層に埋め込まれたエッジ終端帯域を提供する請求項７記載の方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はシリコン・パワ半導体デバイスに関し、より詳細には効率的で、信頼性あるエッジ終端帯域を有するダイに関する。半導体デバイス内のPN接合は無限ではなく、ダイのエッジ帯域において終端している。このエッジ効果は、無限の平行な平面接合によって設定される理想値Vbrpp未満のデバイス降伏電圧を制限するものである。ダイのエッジにおける接合の適切かつ効率的な終端を確実にするために注意が払われねばならない。もし、接合が不完全に終端されていると、デバイスの降伏電圧は理想的な場合の１０−２０％ほど低くなる可能性がある。降伏電圧における、このような激しい性能低下はデバイスの設計を深刻に損ない、その上減少した電流定格を導くものである。更に、不適当なエッジの終端は、もしそのデバイスが苛酷な環境において、あるいは長時間に亘って作動される場合、そのデバイスを不安定かつ信頼性に乏しいものとする。
【０００２】
【従来の技術】
たとえば、Solid State Electronics, Vol.15, 第93-105頁、F.ContiおよびM. Contiの"Surface breakdown in silicon planar diodes equipped withfield plate"「フィールドプレート(FP)を備えたシリコン・プレーナダイオードにおける表面降伏電圧」中に開示されたフィールドプレートを初めとする様々なエッジ終端技術が開発されて来た。他のエッジ終端アプローチはProc.IEEE, 1965年, Vol.55, 第1409-1414頁、KaoおよびWolleyの"High voltage planar p-njunctions"中に開示されたフィールド・リミティング・リング(FLR)である。別のエッジ終端構造はIEEE Trans.Electron Devices, 1986年, Vol. ED-33, No.3, 第 426-428頁、R. Stengel et al.の"Variationof lateral doping as a field terminator for high-voltage power devices"中に記載されたvariablelateral doping concentration (VLD)およびIEEE International Electron DevicesMeeting Digest, 1977年 Abstract 20.4, 第423-426頁、V.A.K. Templeの"Junctiontermination extension, a new technique for increasing avalanche breakdownvoltage and controlling surface electric field in p-n junction"中に記載されたjunctiontermination extension (JTE)「接合終端延長部」を利用していた。
【０００３】
あらゆるこれら各種の技法の目的は、半導体表面に沿うピーク電界の強さを低下させることにより正孔電子なだれの生成を減少させ、それによって電子なだれ破壊位置をそのデバイスのバルク内へ移動させることである。このゴールを達成するため、エッジ終端帯域(Ledge)はPN接合の平行平面部の空乏幅(Wpp)より数倍高くなければならない。SolidState Electronics, 1996年、Vol.3, No.3, 第323-328頁、DrabeおよびSittigの"Theoreticalinvestigation of plane junction termination"中に記載される（そしてこの開示はここに参考として引用するものとする）ような「理想的なエッジ終端部」が使用される場合、たとえば、もしLedge= 2.98Wppであれば、Vbrppの98.7％を達成することが出来る。実際に、理論値より長いLedgeを用いてデバイスの信頼性を保証すべきである。しかしながら、非常に効率的なエッジ終端部によってさえ、約１ｘ1018pairs/cm3.sの速度において正孔衝突の発生が半導体表面に沿って依然として存在することを指摘するのは非常に重要である。
【０００４】
【課題を解決するための手段】
本発明は、高密度にドープされたシリコン基板と前記基板上に配置された第一の導電タイプを有するドープされたシリコンからなる上部層とを含んで成り、前記上部層はエッジ終端帯域および前記エッジ終端帯域に接触する、第二の反対の導電タイプの井戸領域を含んで成り、前記井戸領域および前記隣接するエッジ終端帯域の両者が前記上部層の上面において配置されるシリコン半導体ダイにおいて、酸化物層が、前記上部層および前記エッジ終端帯域の上に横たわり、前記エッジ終端帯域は、前記上部層の上面から、前記上部層の中に、前記井戸領域の深さを超えた深さまで延伸するシリコンより高い臨界電界を有する物質である炭化ケイ素からなる層から構成され、前面金属層が、前記井戸領域の上に電気的接触状態で横たわり、また裏面金属層が、前記基板の底面上に配置されていることを特徴とするダイを包含する。
【０００５】
本発明はまた、改良されたエッジ終端部を有するシリコンダイを形成するための方法において、高密度にドープされたシリコン基板上に第一の導電タイプを有するドープされたシリコンからなる上部層を形成し、前記上部層の上面に、シリコンより高い臨界電界を有する物質である炭化ケイ素からなる層から構成されたエッジ終端帯域を形成し、前記エッジ終端帯域に接触する、前記上部層内に第二の、反対の導電タイプを有する井戸領域を、前記エッジ終端帯域が前記上部層の上面から、前記上部層の中に、前記井戸領域の深さを超えた深さまで延伸するように、形成し、かつ酸化物層を前記上部層および前記エッジ終端帯域を覆うように形成することを特徴とする方法をも包含する。
【０００６】
好都合なのは、シリコン半導体ダイが高密度にドープされたシリコン基板および基板上に配置された第一の導電タイプを有するドープされたシリコンを含む上部層を含んで成ることである。この上部層は、シリコンより高い臨界電界を有する物質の層を含んで成るエッジ終端帯域に接触する、第二の反対の導電タイプの井戸領域を含んで構成される。この井戸領域および接触するエッジ終端帯域の両者は上部層の上面において配置され、そして酸化物層がその上部層およびエッジ終端帯域の上に横たわっている。
【０００７】
有利なのは、より良好なエッジ終端部を有するシリコンダイを形成するための方法である。この方法は高密度にドープされたシリコン基板上に第一の導電タイプを有するドープされたシリコンを含んで成る上部層を形成する工程と、上部層の上面においてシリコンより高い臨界電界を有する物質の層を含んで成るエッジ終端帯域を形成する工程とを含んで構成される。第二の、反対の導電タイプの井戸領域はエッジ終端帯域に接触する上部層の上面において形成され、そして酸化物層が上部層およびエッジ終端帯域を覆って形成される。
【０００８】
【実施例】
次に、本発明を添付図面を参照しながら、実施例により説明する。本発明は現在知られた技術と比較してより効率的かつ信頼性のある、シリコン・パワ半導体デバイスのためのエッジ終端部を提供する。シリコン・ダイのエッジ帯域内のシリコンは、より高い臨界電界(Ecrit)であって、破壊条件下で最大の電界であるものならびにより低い衝突イオン化生成速度であって、移動した単位距離当たりの電子または正孔によって生成される電子空孔対の数であるものを有する材料によって置換される。
【０００９】
この目的のための適切な材料によるシリコンの置換は、たとえば、打ち込みまたは堆積を初めとする、あるいはたとえば、"Journal of the Electrochemical Society, 1999年、Vol. 46, No. 3, 第1197-1202頁、Madapuraet al.の"Heteroepitaxial Growth of SiC on Si (100) and (111) by ChemicalVpor Deposition Using Trimethylsilane"中に記載される（そしてこの開示はここに参考として引用するものとする）ようなヘテロエピタキシャル成長によるものを含む数種類の方法において達成することが出来る。その高いEcrit（Siより〜１２倍高い）およびシリコンによる適合性のある熱酸化法の故でSiCはダイ・エッジ帯域におけるシリコンにとって有用な置換材料である。シリコン基板中で制御された深さにSiC部材エッジを生成するための実行可能な方法は図１−４中に示されている。
【００１０】
図１は酸化物マスク１０２を用いるN-エピタキシャル層として示されるダイ１００のエッジ帯域１０１への炭素、すなわちＣの打ち込みを例示している。レーザ助長局所アニーリング(laser-promotedlocal annealing)のような高温法がＣ打ち込みをアクティブとし、そして拡散し、シリコンダイ１００のエッジ表面層１０３のSiCへの変換をもたらす。
【００１１】
図２−４はSiCダイ・エッジ帯域を作成するための他の可能な方法を例示している。先ず、乾式または湿式エッチング法によって陥凹エッジ帯域２０１が、酸化物マスク２０２を用いてN-エピタキシャル層として表されるシリコンダイ２００中で特定の深さにエッチされて、図２に示すように、活性領域２０３からのシリコンの離脱を阻止する。エピタキシャル層と同一の導電タイプを有するSiC層２０４が、図３に示すように、ヘテロエピタキシャル成長または堆積技法を利用して陥凹エッジ帯域２０１上に形成される。次いで、酸化物マスク２０２を除去し、そして化学−機械研磨(CMP)を行って完全に平坦化したダイ２０５であって、図４に示すように、選択した厚さを有するSiCエッジ帯域２０４ａを含むものを生成する。
【００１２】
広範囲に及ぶ降伏電圧６００Ｖ乃至３０Ｖについての概念を検証するためにコンピュータシミュレーションを行った。フィールドプレート・エッジ終端部を備えた従来技術によるダイ５００についてのエッジ破壊の到来に際してシミュレートされた漏れ電流および電子空孔衝突イオン化発生の等高線５１１および５０８がそれぞれ図５および図６中に示されている。ダイ５００はＮ−エピタキシャル層５０２であって、Ｐ−井戸５０３が打ち込まれているものを支える基板５０１を含んでいる。エピタキシャル層５０２の表面５０４上には、酸化物層５０５が堆積され、そしてＰ−井戸５０３と接して前面金属層５０６であって、更にフィールドプレート５０７と接するものが堆積される。裏面金属層（図示せず）は基板５０１の底部に形成される。
【００１３】
図６に示すように、最高の電子空孔発生サイト５０８がP-井戸およびN-エピタキシャル層５０２間のPN接合とシリコン上面５０４との交差部分に近接して確認される。これはPN接合５０９の終端が有限曲率(finitecurvature)を有する平坦拡散接合を形成し、これが上面５０４近傍に押し寄せる電界を生じ、そしてダイエッジで大きな衝突イオン化値へと導くことに起因する。その結果、破壊は平行な平面部５１０よりむしろ、接合終端エッジ５０８において生ずる。
【００１４】
Ｃ打ち込みおよび拡散によって生成されたフィールドプレート・エッジおよびSiCエッジ帯域を有する本発明のダイ７００の破壊特性もまたシミュレートした。図７および図８中に概略的に示されたダイ７００はN-エピタキシャル層７０２であって、P-井戸７０３が打ち込まれているものを載せる基板７０１を含んでいる。エピタキシャル層７０２の表面７０４において、SiCエッジ帯域７０５が形成される。酸化物層７０６はSiCエッジ帯域７０５上に形成され、そして前面金属層７０７はP-井戸７０３をフィールドプレート７０８と相互接続する。裏面金属層（図示せず）は基板７０１の底部に生成される。図７および図８はダイ７００についてシミュレートした電子なだれ漏れ電流および衝突イオン化輪郭７０９および７１０をそれぞれ示している。破壊位置７１０はSiCエッジ帯域７０５により酸化物層７０６から完全に遮蔽されており、そして上面７０４に沿ってごく僅かに電子空孔発生が存在する。ダイ７００についての降伏電圧はダイ５００に関して観察されたものより高い。
【００１５】
Ｓｉ／酸化物インターフェースに沿う電子空孔電子なだれ発生率を減少させ、そしてデバイスの信頼性を改良するために、従来技術によるダイ９００はより深いＰＮ接合およびより薄い酸化物を利用して、曲率効果を低下させている。フィールドプレート・エッジ終端部を備えたダイ９００はＮ−エピタキシャル層９０２を載せる基板９０１であって、深いＰ−井戸９０３が打ち込まれているものを含んでいる。エピタキシャル層９０２の表面９０４上には薄い酸化物層９０５が堆積されており、そしてＰ−井戸９０３と接して前面金属層９０６が堆積され、これは更にフィールドプレート９０７と接している。裏面金属層（図示せず）は基板９０１の底部に形成される。
【００１６】
図９および図１０は従来技術によるダイ９００について、シミュレートされた電子なだれ漏れ電流および衝突イオン化輪郭９０８および９１１をそれぞれ例示している。PN接合９０９の深さおよび酸化物層９０５の厚さを適切に選択することによって、破壊位置はPN接合９０９の平行な平面部９１０に移動する。その結果、ダイ９００のデバイス信頼性を実質的に改良することが出来る。しかし、電子なだれ破壊位置はバルク・シリコン中に移行するけれども、そこにはエピタキシャル層９０２および酸化物層９０５間のインターフェース９０４に沿う、或るレベルの電子空孔発生が依然として存在する。シミュレーションは、破壊位置９１１における衝突イオン化発生率が約１ｘ１０21pairs／ｃｍ3．ｓおよび表面９０４において同一電圧における発生率が約１ｘ１０18pairs／ｃｍ3／・ｓであることを示している。
【００１７】
本発明は接合深さおよび酸化物厚さを変更する必要なく、従来技術によるダイ９００によって得られる結果を超えて、更なる改良を提供するものである。図１１および図１２中に概略的に示されるダイ１１００はN-エピタキシャル層１１０２であって、P-井戸１１０３が打ち込まれているものを載せる基板１１０１を含んでいる。エピタキシャル層１１０２の表面１１０４において、SiCエッジ帯域１１０５であって、N-エピタキシャル層１１０２内にP-井戸１１０３のそれ以下の深さに延びるものが形成される。酸化物層１１０６はSiCエッジ帯域１１０５上に形成され、そして前面金属層１１０７はP-井戸１１０３を相互連結する。先に記載したダイとは異なり、ダイ１１００はフィールドプレートを全く含まない。裏面金属層（図示せず）は基板１１０１の底部に形成される。
【００１８】
SiCエッジ層を平坦PN接合より深くすることによって、理想的な降伏電圧を伴ったエッジ終端部が成就される。更に、デバイスの破壊特性を劣化させることなくフィールドプレートを切り捨てることが可能となる。図１１および図１２は本発明のダイ１１００についてのシミュレーションした電子なだれ漏れ電流および衝突イオン化輪郭１１１０および１１１１をそれぞれ示している。破壊位置１１０８は最も適切であるようにP-N接合平行面部１１０９に位置を定められる。更に、上面１１０４における電子空孔生成は非常に少ない。
【００１９】
図１３、すなわちSi/SiO2インターフェースに沿う衝突イオン化対インターフェースにおけるP-N接合からの距離のプロットは本発明のダイ１１００（図１１および１２参照）と共に従来技術によるダイ５００（図５および６参照）ならびに図５および９中に示されるダイ９００（図９および１０参照）を包含するフィールドプレートの表面キャリア発生特性を示している。ダイ１１００中に包含されるSiCエッジ終端部は従来技術によるダイ５００と比較してマグニチュード２０桁以上、そして従来技術によるダイ９００と比較してマグニチュード１６桁以上電子空孔なだれ発生率を低下させる。更に、ダイ１１００の降伏電圧は、より厚いネットエピタキシャル層であって、PN接合平行平面部１１０９および高度にドープされた基板１１０１間の距離によって限定された結果、望ましいことに向上される。
【００２０】
本発明によりもたらされる他の改良は、エッジ終端領域における減縮であり、これは表面空乏層の幅によって制御される。本発明によるエッジ終端部はエッジ平面接合の曲率および等電位輪郭分布を変化させることがない。従って、表面空乏層の幅であって、平行平面部の空乏層より狭いものは変化する。先に述べたDrabeおよびSittigの論文中に記載された分析によれば、ダイ１１００中のエッジ端縁の面積はSiエッジ端縁部のそれの約半分であることが期待される。如何なる終端構造も存在しない場合、シリコンよりも高い臨界電界を有する物質を含むエッジ帯域の幅を選択して、エッジ平坦接合の表面空乏層の幅を均等にすることが出来る。これを検証するために、ダイ１１００中のSiCエッジ帯域１１０５（図１２参照）の幅を減少して、PN接合１１０９の表面空乏層境界１１１２に相当させる。シミュレーションした破壊特性は変化せず、また降伏電圧も同じ儘である。電子なだれ破壊の始まりにおけるダイ１１００の空乏層境界１１１２が図１４Ａ中に示されている。ダイ９００を備えるフィールドプレート（図１０参照）の空乏層境界９１２は図１４Ｂに示される。従来技術によるダイ９００中の空乏層の幅は本発明のダイ１１００のそれより少なくとも２倍は大きい。
【００２１】
説明したフィールドプレート（ＦＰ）の他に、本発明のエッジ終端部は半導体ダイであって、その他のエッジ終端特性、たとえばフィールド・リミティング・リング(FLR)、可変横方向ドーピング濃度(VLD)および接合終端延長部(JTE)を有するものに有利に適用することが出来る。
【００２２】
シリコン半導体ダイは高密度にドープされたシリコン基板および上部層を含んで成り、この上部層は基板上に配置された第一導電タイプを有するドープされたシリコンを含んで成っている。上部層は、シリコンより高い臨界電界を有する物質の層を含んで成るエッジ終端帯域に接触する、第二の反対の導電タイプの井戸領域を含んで成る。井戸領域および接触するエッジ終端帯域の両者は上部層の上面において配置され、そして酸化物層がその上部層およびエッジ終端帯域の上に横たわっている。エッジ終端部を有するシリコンダイを形成するための方法。この方法は高密度にドープされたシリコン基板上に第一の導電タイプを有するドープされたシリコンを含んで成る上部層を形成する工程と、上部層の上面にシリコンより高い臨界電界を有する物質の層を含んで成るエッジ終端帯域を形成する工程とを含んで構成される。第二の、反対の導電タイプの井戸領域はエッジ終端帯域に接触する上部層の上面において形成され、そして酸化物層が上部層およびエッジ終端帯域を覆って形成される。
【図面の簡単な説明】
【図１】打ち込みおよび拡散によるシリコン・ダイ中のエッジ帯域の生成を概略的に示す図である。
【図２】選択された厚さの炭化ケイ素エッジ帯域を有するシリコン・ダイの生成を概略的に示す図である。
【図３】選択された厚さの炭化ケイ素エッジ帯域を有するシリコン・ダイの生成を概略的に示す図である。
【図４】選択された厚さの炭化ケイ素エッジ帯域を有するシリコン・ダイの生成を概略的に示す図である。
【図５】フィールドプレートを有する従来技術のダイに関するエッジ破壊の出始めにおける漏れ電流および正孔衝突イオン化発生の等高線を示す図である。
【図６】フィールドプレートを有する従来技術のダイに関するエッジ破壊の出始めにおける漏れ電流および正孔衝突イオン化発生の等高線を示す図である。
【図７】フィールドプレートを有する本発明のダイに関するエッジ破壊の出始めにおける漏れ電流および正孔衝突イオン化発生の等高線を示す図である。
【図８】フィールドプレートを有する本発明のダイに関するエッジ破壊の出始めにおける漏れ電流および正孔衝突イオン化発生の等高線を示す図である。
【図９】フィールドプレート、薄い酸化物層および深いP-井戸を有する第二の従来技術ダイに関するエッジ破壊の出始めにおける漏れ電流および正孔衝突イオン化発生の等高線を示す図である。
【図１０】フィールドプレート、薄い酸化物層および深いP-井戸を有する第二の従来技術ダイに関するエッジ破壊の出始めにおける漏れ電流および正孔衝突イオン化発生の等高線を示す図である。
【図１１】ダイがフィールドプレートを含まない本発明の第二の実施態様に関するエッジ破壊の出始めにおける漏れ電流および正孔衝突イオン化発生の等高線を示す図である。
【図１２】ダイがフィールドプレートを含まない本発明の第二の実施態様に関するエッジ破壊の出始めにおける漏れ電流および正孔衝突イオン化発生の等高線を示す図である。
【図１３】従来技術および本発明によるシリコン・ダイに関して正孔電子なだれ発生速度を比較するプロットである。
【図１４】ＡおよびＢ  従来技術および本発明によるダイにおける表面空乏層の境界線を比較する図である。
【符号の説明】
１１００  ダイ
１１０１  基板
１１０２  N-エピタキシャル層
１１０３  P-井戸
１１０４  表面
１１０５  SiCエッジ帯域
１１０６  酸化物層
１１０７  前面金属層
１１０９  PN接合平行平面部
１１１０  電子なだれ漏れ電流
【図１】
0004955139.tif 000002
【図２】
0004955139.tif 000003
【図３】
0004955139.tif 000004
【図４】
0004955139.tif 000005
【図５】
0004955139.tif 000006
【図６】
0004955139.tif 000007
【図７】
0004955139.tif 000008
【図８】
0004955139.tif 000009
【図９】
0004955139.tif 000010
【図１０】
0004955139.tif 000011
【図１１】
0004955139.tif 000012
【図１２】
0004955139.tif 000013
【図１３】
0004955139.tif 000014
【図１４】
0004955139.tif 000015