(57)【特許請求の範囲】
【請求項１】
コンピュータを、
設計対象回路内のセルを構成するトランジスタのゲート長に関する前記各セル固有のばらつき成分をあらわす確率密度分布と、前記ゲート長に関する前記全セル共通のばらつき成分をあらわす離散化された確率密度分布と、を取得する取得手段、
前記取得手段によって取得された確率密度分布と、前記各セル固有のばらつき成分と前記全セル共通のばらつき成分との積によって前記セルのリーク電流ばらつきを表現する関数モデルとに基づいて、前記各セルのリーク電流ばらつきが累積された累積リーク電流ばらつきを累積正規分布によって近似することにより、前記設計対象回路のリーク電流値が任意に与えられたリーク電流値以下となる累積確率密度を算出する算出手段、
前記算出手段によって算出された累積確率密度を前記任意に与えられたリーク電流値ごとに出力する出力手段、
として機能させることを特徴とするリーク電流解析プログラム。
【請求項２】
前記コンピュータを、
前記全セル共通のばらつき成分をあらわす確率密度分布の分布区間を分割する分割点を決定する決定手段として機能させ、
前記取得手段は、
前記各セル固有のばらつき成分をあらわす確率密度分布と、前記全セル共通のばらつき成分をあらわす確率密度分布のうち前記決定手段によって決定された分割点ごとの確率密度と、を取得することを特徴とする請求項１に記載のリーク電流解析プログラム。
【請求項３】
前記決定手段は、
前記全セル共通のばらつき成分をあらわす確率密度分布の勾配に基づいて、当該確率密度分布の分布区間を分割する分割点を決定することを特徴とする請求項２に記載のリーク電流解析プログラム。
【請求項４】
設計対象回路内のセルを構成するトランジスタのゲート長に関する前記各セル固有のばらつき成分をあらわす確率密度分布と、前記ゲート長に関する前記全セル共通のばらつき成分をあらわす離散化された確率密度分布と、を取得する取得手段と、
前記取得手段によって取得された確率密度分布と、前記各セル固有のばらつき成分と前記全セル共通のばらつき成分との積によって前記セルのリーク電流ばらつきを表現する関数モデルとに基づいて、前記各セルのリーク電流ばらつきが累積された累積リーク電流ばらつきを累積正規分布によって近似することにより、前記設計対象回路のリーク電流値が任意に与えられたリーク電流値以下となる累積確率密度を算出する算出手段と、
前記算出手段によって算出された累積確率密度を前記任意に与えられたリーク電流値ごとに出力する出力手段と、
を備えることを特徴とするリーク電流解析装置。
【請求項５】
コンピュータを用いたリーク電流解析方法であって、
取得手段が、設計対象回路内のセルを構成するトランジスタのゲート長に関する前記各セル固有のばらつき成分をあらわす確率密度分布と、前記ゲート長に関する前記全セル共通のばらつき成分をあらわす離散化された確率密度分布と、を取得する取得工程と、
算出手段が、前記取得工程によって取得された確率密度分布と、前記各セル固有のばらつき成分と前記全セル共通のばらつき成分との積によって前記セルのリーク電流ばらつきを表現する関数モデルとに基づいて、前記各セルのリーク電流ばらつきが累積された累積リーク電流ばらつきを累積正規分布によって近似することにより、前記設計対象回路のリーク電流値が任意に与えられたリーク電流値以下となる累積確率密度を算出する算出工程と、
出力手段が、前記算出工程によって算出された累積確率密度を前記任意に与えられたリーク電流値ごとに出力する出力工程と、
を含んだことを特徴とするリーク電流解析方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路のリーク電流を統計的に見積もるリーク電流解析プログラム、該プログラムを記録した記録媒体、リーク電流解析装置、およびリーク電流解析方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化にともなってリーク電流が増大する傾向にある。リーク電流とは、電子回路において本来流れるはずのない箇所で流れ出る電流である。このリーク電流は、半導体集積回路の消費電力・発熱を増大させ、回路性能を低下させる原因となる。
【０００３】
したがって、回路設計時にリーク電流を正確に見積もり、その対策をおこなうことが重要となる。一方で、プロセスの微細化により、プロセスに起因するリーク電流のばらつきが増大している。このため、従来の統計的解析では、回路の最大リーク電流値を悲観的に見積もる傾向にあり、より正確にリーク電流を見積もる技術が要求されている。
【０００４】
一般に、統計的解析で扱う素子・配線のばらつきは、各素子・配線で独立なチップ内ばらつき成分と、素子／配線間で相関を有するチップ間ばらつき成分とを持つことが知られている。従来、リーク電流を統計的に見積もる手法として、数百万素子の確定的なリーク電流解析を数万回反復させるモンテカルロ法や、各素子の確率分布を用いて数百万変数の多重（数値）積分をおこなう手法がある。
【０００５】
また、チップ内ばらつき成分のみを考慮してリーク電流を統計的に見積もる手法や、チップ間ばらつき成分のリーク分布関数を正規、対数正規などに固定してリーク電流を統計的に見積もる手法がある（たとえば、下記特許文献１、非特許文献１参照。）。
【０００６】
【特許文献１】特開２００３−３１６８４９号公報
【非特許文献１】Ｒａｊｅｅｖ  Ｒａｏ，Ａｓｈｉｓｈ  Ｓｒｉｖａｓｔａｖａ，Ｄａｖｉｄ  Ｂｌａａｕｗ，Ｄｅｎｎｉｓ  Ｓｙｌｖｅｓｔｅｒ，“Ｓｔａｔｉｓｔｉｃａｌ  Ａｎａｌｙｓｉｓ  ｏｆ  Ｓｕｂｔｈｒｅｓｈｏｌｄ  Ｌｅａｋａｇｅ  Ｃｕｒｒｅｎｔ  ｆｏｒ  ＶＬＳＩ  Ｃｉｒｃｕｉｔｓ”ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＶＥＲＹ  ＬＡＲＧＥ  ＳＣＡＬＥ  ＩＮＴＥＧＲＡＴＩＯＮ（ＶＬＳＩ）ＳＹＳＴＥＭＳ，ＶＯＬ．１２，ＮＯ．２，ＦＥＢＲＵＡＲＹ  ２００４  ｐ．１３１〜１３９
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述したモンテカルロ法や各素子の確率分布を用いた多重積分によってリーク電流を統計的に見積もる手法によれば、リーク電流を正確に見積もることができる反面、その計算に膨大な計算時間がかかり事実上不可能であるという問題がある。
【０００８】
また、上述した特許文献１または非特許文献１に記載の従来技術によれば、チップ間ばらつき成分を正確に扱うことができず、リーク電流解析の精度を低下させるという問題がある。具体的には、チップ間分布による各素子／配線間の相関が強い場合、リーク分布形状は正規または対数正規とは限らない。このため、最大リーク電流値の誤差（たとえば、１７％程度）が増大してしまい、結果的に回路設計の手戻りが生じ、設計者の作業負担が増大するとともに、設計期間の長期化を招くという問題がある。
【０００９】
そこで、上述した従来技術による問題点を解消するため、リーク歩留まりをその分布形状を限定することなく効率的かつ正確に求めることにより、作業負担の軽減化および設計期間の短縮化を図ることを目的とする。
【課題を解決するための手段】
【００１０】
設計対象回路内のセルを構成するトランジスタのゲート長に関する前記各セル固有のばらつき成分をあらわす確率密度分布と、前記ゲート長に関する前記全セル共通のばらつき成分をあらわす離散化された確率密度分布と、を取得し、取得された確率密度分布と、前記各セル固有のばらつき成分と前記全セル共通のばらつき成分との積によって前記セルのリーク電流ばらつきを表現する関数モデルとに基づいて、前記設計対象回路のリーク電流値が任意に与えられたリーク電流値以下となる累積確率密度を算出し、算出された累積確率密度を前記任意に与えられたリーク電流値ごとに出力する。
【発明の効果】
【００１１】
リーク歩留まりをその分布形状を限定することなく効率的かつ正確に求めることにより、作業負担の軽減化および設計期間の短縮化を図ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１２】
以下に添付図面を参照して、好適な実施の形態を詳細に説明する。本実施の形態では、設計対象回路のリーク歩留まりを、その分布形状を限定することなく求めることにより、チップ内ばらつきとチップ間ばらつきとを考慮した統計的なリーク電流解析を効率的かつ高精度におこなう手法を提案する。
【００１３】
（本実施の形態の概要）
まず、本実施の形態の概要について説明する。図１は、本実施の形態の概要を示す説明図である。本実施の形態では、設計対象回路のリーク電流値が、任意に与えられたリーク電流値（図１では、Ｉ1，…，Ｉj-1，Ｉj，…，ＩJ）以下となる累積確率密度（ＣＤＦ値）をリーク電流値Ｉ1〜ＩJごとに求める。
【００１４】
図１において、リーク電流解析装置１００は、設計対象回路の統計的なリーク電流解析をおこなうコンピュータ装置である。このリーク電流解析装置１００に、設計対象回路の設計データ１１０と解析用データ１２０，１３０とを入力することで、設計対象回路のリーク電流解析をおこなう。
【００１５】
解析用データ１２０，１３０は、設計対象回路内のセルを構成するトランジスタのゲート長ばらつきをあらわす情報である。解析用データ１２０には、ゲート長に関する各セル固有のばらつき成分（以下、「チップ内ばらつき成分」という）をあらわす情報が含まれている。解析用データ１２０についての詳細な説明は図４を用いて後述する。
【００１６】
さらに、解析用データ１２０には、設計者により任意に与えられたリーク電流値Ｉ1〜ＩJを特定する情報が含まれている。リーク電流値Ｉ1〜ＩJを特定する情報についての詳細な説明は図６を用いて後述する。
【００１７】
また、解析用データ１３０には、ゲート長に関する全セル共通のばらつき成分（以下、「チップ間ばらつき成分」という）をあらわす情報が含まれている。ここでは、チップ間ばらつきをあらわす確率密度分布Ｒの分布区間を分割した各分割点（ここでは、Ｌ1〜ＬK）の確率密度をチップ間ばらつき成分（離散値）として用いる。解析用データ１３０についての詳細な説明は図５を用いて後述する。
【００１８】
ここで、セルのリーク電流ばらつきは、該セルを構成するトランジスタのゲート長ばらつきと関連しており、下記式（１）を用いて表現されることが経験的に知られている。ただし、ΔＩはセルのリーク電流ばらつき、Ｌはトランジスタのゲート長ばらつき、ｑ1およびｑ2はリーク・ゲート長係数である。
【００１９】
【数１】
0005056478.tif 000002
【００２０】
また、トランジスタのゲート長ばらつきは、チップ内ばらつき成分とチップ間ばらつき成分との和となり、下記式（２）を用いて表現することができる。ただし、Ｌtypは平均値、ΔＬintraはチップ内ばらつき成分、ΔＬinterはチップ間ばらつき成分である。
【００２１】
【数２】
0005056478.tif 000003
【００２２】
このことから、セルのリーク電流ばらつきは、上記式（２）を上記式（１）に代入することで得られる下記式（３）を用いて表現することができる。ただし、Ａは定数、ｕ（）およびｖ（）は関数である。
【００２３】
【数３】
0005056478.tif 000004
【００２４】
このように、セルのリーク電流ばらつき『ΔＩ』は、トランジスタのゲート長ばらつきを構成するチップ内ばらつき成分『ΔＬintra』とチップ間ばらつき成分『ΔＬinter』との積により表現することができる。
【００２５】
本実施の形態では、この関係（上記式（３））を利用して、設計対象回路のリーク電流値が、あるリーク電流値（リーク電流値Ｉ1〜ＩJ）以下となる累積確率密度を求める。このとき、リーク電流値Ｉ1〜ＩJをその分布形状を限定することなく任意に与える。
【００２６】
この結果、設計対象回路のチップ内ばらつきとチップ間ばらつきとを考慮した回路全体の累積リーク電流分布Ｑ（リーク歩留まり）を、その分布形状を限定することなく正確に求めることができる。
【００２７】
（リーク電流解析装置のハードウェア構成）
つぎに、本実施の形態にかかるリーク電流解析装置１００のハードウェア構成について説明する。図２は、リーク電流解析装置のハードウェア構成を示すブロック図である。
【００２８】
図２において、リーク電流解析装置１００は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）２０１と、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）２０２と、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）２０３と、磁気ディスクドライブ２０４と、磁気ディスク２０５と、光ディスクドライブ２０６と、光ディスク２０７と、ディスプレイ２０８と、Ｉ／Ｆ（インターフェース）２０９と、キーボード２１０と、マウス２１１と、スキャナ２１２と、プリンタ２１３と、を備えている。また、各構成部はバス２００によってそれぞれ接続されている。
【００２９】
ここで、ＣＰＵ２０１は、リーク電流解析装置１００の全体の制御を司る。ＲＯＭ２０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ２０３は、ＣＰＵ２０１のワークエリアとして使用される。磁気ディスクドライブ２０４は、ＣＰＵ２０１の制御にしたがって磁気ディスク２０５に対するデータのリード／ライトを制御する。磁気ディスク２０５は、磁気ディスクドライブ２０４の制御で書き込まれたデータを記憶する。また、磁気ディスク２０５として、ハードディスク、フレキシブルディスクなどを採用することができる。
【００３０】
光ディスクドライブ２０６は、ＣＰＵ２０１の制御にしたがって光ディスク２０７に対するデータのリード／ライトを制御する。光ディスク２０７は、光ディスクドライブ２０６の制御で書き込まれたデータを記憶したり、光ディスク２０７に記憶されたデータをリーク電流解析装置１００に読み取らせたりする。
【００３１】
また、光ディスク２０７として、ＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｋ）、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）、ＭＯ（Ｍａｇｎｅｔｏ  Ｏｐｔｉｃａｌ）、メモリーカードなどを採用することができる。ディスプレイ２０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ２０８は、たとえば、ＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
【００３２】
Ｉ／Ｆ２０９は、通信回線を通じてインターネットなどのネットワーク２１４に接続され、このネットワーク２１４を介して他の装置に接続される。そして、Ｉ／Ｆ２０９は、ネットワーク２１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ２０９には、たとえば、モデムやＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）アダプタなどを採用することができる。
【００３３】
キーボード２１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス２１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
【００３４】
スキャナ２１２は、画像を光学的に読み取りリーク電流解析装置１００内に画像データを取り込む。なお、スキャナ２１２は、ＯＣＲ（Ｏｐｔｉｃａｌ  Ｃｈａｒａｃｔｅｒ  Ｒｅａｄｅｒ）機能を持たせてもよい。また、プリンタ２１３は、画像データや文書データを印刷する。プリンタ２１３には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。
【００３５】
（リーク電流解析装置の機能的構成）
つぎに、リーク電流解析装置１００の機能的構成について説明する。図３は、リーク電流解析装置の機能的構成を示すブロック図である。図３において、リーク電流解析装置１００は、入力部３０１と、取得部３０２と、算出部３０３と、出力部３０４と、決定部３０５と、を備えている。
【００３６】
これら各機能３０１〜３０５は、リーク電流解析装置１００の記憶部に記憶された当該機能３０１〜３０５に関するプログラムをＣＰＵに実行させることにより、または、入出力Ｉ／Ｆにより、当該機能を実現することができる。また、各機能３０１〜３０５からの出力データは上記記憶部に保持される。また、図３中矢印で示した接続先の機能は、接続元の機能からの出力データを記憶部から読み込んで、当該機能に関するプログラムをＣＰＵに実行させるものとする。
【００３７】
まず、入力部３０１は、設計対象回路に関する設計データの入力を受け付ける機能を有する。設計データとは、たとえば、論理合成後における設計対象回路のネットリストである。ネットリストには、設計対象回路内のセルの配置情報やセル間の接続関係が記述されている。セルとは、インバータ、フリップフロップ、バッファ、配線などである。
【００３８】
取得部３０２は、設計対象回路内のセルを構成するトランジスタのゲート長に関する各セル固有のばらつき成分（チップ内ばらつき成分）をあらわす確率密度分布と、ゲート長に関する全セル共通のばらつき成分（チップ間ばらつき成分）をあらわす離散化された確率密度分布と、を取得する機能を有する。
【００３９】
これら確率密度分布は、図１に示した解析用データ１２０，１３０としてリーク電流解析装置１００に直接入力することとしてもよく、また、不図示の外部装置からの取得、不図示のデータベースやライブラリからの抽出によって取得することとしてもよい。たとえば、入力部３０１によって入力された設計データに記述されているセルの名称を手掛かりとして、セルを特定し、該当する情報を市販の設計ツールのライブラリから抽出する。
【００４０】
ここで、解析用データ１２０，１３０の具体例について説明する。図４は、解析用データの具体例を示す説明図（その１）である。図４において、解析用データ１２０は、設計対象回路内のセルＣ１〜Ｃｎごとに、各セルＣ１〜Ｃｎ固有のチップ内ばらつき成分をあらわす確率密度分布の平均値Ｍintra、標準偏差σintraと、リーク・ゲート長係数ｑ1，ｑ2とを有している。
【００４１】
リーク・ゲート長係数ｑ1，ｑ2は、上記式（１）で示した、セルのリーク電流ばらつきをトランジスタのゲート長ばらつきで表現する場合の係数である。ここで、セルＣｉを例に挙げると、チップ内ばらつき成分をあらわす確率密度分布の平均値はｍintra（ｉ）、標準偏差はσintra（ｉ）、リーク・ゲート長係数はｑ1（ｉ）およびｑ2（ｉ）である。
【００４２】
図５は、解析用データの具体例を示す説明図（その２）である。図５において、解析用データ１３０は、チップ間ばらつきをあらわす確率密度分布Ｒの分布区間を分割した分割点Ｌ1〜ＬKごとのＰＤＦ値（確率密度分布値）を有している。チップ間ばらつき成分は、設計対象回路内で共通の分布のため、各分割点Ｌ1〜ＬKのＰＤＦ値は全セル共通の値となる。
【００４３】
図３の説明に戻り、算出部３０３は、取得部３０２によって取得された確率密度分布と、各セル固有のばらつき成分と全セル共通のばらつき成分との積によってセルのリーク電流ばらつきを表現する関数モデルとに基づいて、設計対象回路のリーク電流値が任意に与えられたリーク電流値以下となる累積確率密度を算出する機能を有する。
【００４４】
具体的には、たとえば、図４および図５に示した解析用データ１２０，１３０と、上記式（３）とに基づいて、設計対象回路のリーク電流値が任意に与えられたリーク電流値以下となる累積確率密度を算出する。任意に与えられたリーク電流値とは、たとえば、設計者により設計対象回路の機能や回路規模に応じて任意に設定されたリーク電流値である。
【００４５】
図６は、任意に設定されたリーク電流値を示すテーブル表である。図６において、テーブル表６００には、リーク電流Ｉ1〜ＩJごとのリーク電流値（ＰＤＦ値）が記憶されている。各リーク電流Ｉ1〜ＩJのリーク電流値Ｐ（Ｉ1）〜Ｐ（ＩJ）をグラフ上にプロットすると、設計対象回路のリーク電流をあらわす確率密度分布が形成される。
【００４６】
このように、本実施の形態では、リーク歩留まりを求める際の基準となるリーク電流値（このリーク電流値以下となる累積確率密度を求める）を、その分布形状を限定することなく離散化された分布値として与える。このテーブル表６００は、リーク電流解析装置１００に直接入力することとしてもよく、また、解析用データ１２０，１３０に含まれていてもよい。
【００４７】
そして、算出部３０３は、解析用データ１２０，１３０と、上記式（３）とに基づいて、設計対象回路のリーク電流値がリーク電流Ｉ1〜ＩJ以下となる累積確率密度ＣＤＦ（Ｉj）値を、リーク電流Ｉ1〜ＩJごとに算出する。より具体的には、リーク電流Ｉj以下となる累積確率密度ＣＤＦ（Ｉj）値を、下記式（４）を用いて求めることができる。
【００４８】
【数４】
0005056478.tif 000005
【００４９】
また、上記式（４）内のｍi（ｋ）は下記式（５）、σi（ｋ）は下記式（６）を用いて求めることができる。
【００５０】
【数５】
0005056478.tif 000006
【００５１】
【数６】
0005056478.tif 000007
【００５２】
上記式（４）は、設計対象回路全体のリーク電流値が、該設計対象回路内の各セルのリーク電流値の和であることを利用して得られる関数モデルである。具体的には、設計対象回路のリーク電流ばらつきは、各セルのリーク電流ばらつきの和となる。
【００５３】
ここで、設計対象回路内のセルＣｉのリーク電流ばらつきを『Ｘi＝ｈi（ｂi＋ｂ）』と仮定する。ただし、ｂiはリーク電流ばらつきのチップ内ばらつき成分、ｂはリーク電流ばらつきのチップ間ばらつき成分である。
【００５４】
そして、設計対象回路のリーク電流ばらつきが、各セルＣ１〜Ｃｎのリーク電流ばらつきの和となることを数学的な定理を用いてあらわすと下記式（７）となる。ただし、ｐ1（ｂ1），…，ｐn（ｂn）は、各セル固有のゲート長に関するチップ内ばらつきをあらわす確率密度分布のＰＤＦ値である。また、ｐ（ｂ）は、全セル共通のゲート長に関するチップ間ばらつきをあらわす確率密度分布のＰＤＦ値である。
【００５５】
【数７】
0005056478.tif 000008
【００５６】
具体的には、上記式（３）で示した、セルのリーク電流ばらつきが、トランジスタのゲート長のチップ内ばらつき成分とチップ間ばらつき成分との積により表現されることを利用して得られる。これは、設計対象回路のリーク電流値が、あるリーク電流値Ｉ以下となる累積確率密度（ＣＤＦ（Ｉj））を求める数式である。
【００５７】
さらに、全セル共通のゲート長に関するチップ間ばらつきをあらわす確率密度分布Ｒ（図１参照）を離散化して扱うと、上記式（７）は下記式（８）に変換される。ただし、ΔＬはチップ間ばらつきをあらわす確率密度分布Ｒの分割区間の連続する分割点間の距離である。
【００５８】
【数８】
0005056478.tif 000009
【００５９】
そして、上記式（８）内の各セルＣ１〜Ｃｎのリーク電流ばらつきｈi（ｂi＋ｂ）を、上記式（３）を利用して変数変換すると、設計対象回路のリーク電流値が、リーク電流Ｉj以下となる累積確率密度ＣＤＦ（Ｉj）値は下記式（９）を用いてあらわすことができる。ただし、ｒ1，…，ｒnは各セルＣ１〜Ｃｎのリーク電流のチップ内ばらつきをあらわすＰＤＦ値である。
【００６０】
【数９】
0005056478.tif 000010
【００６１】
上記式（９）の積分内は独立変数の和（ｎ個）のＣＤＦ値となるため、ｎが大きい場合には中心極限定理を用いて累積正規分布で近似することができる。これにより、総セル数（ｎ）次元の多重積分をオーダー（ｎ）で計算可能となり、計算処理の効率化を図ることができる。具体的には、積分内が各セルのリーク電流ばらつきの平均値ｍi（ｋ）、標準偏差σi（ｋ）によって計算することができる。この結果、上記式（４）で示した数式を得ることができる。
【００６２】
このようにして得られた上記式（４）を用いて、各セルのリーク電流ばらつきが累積された累積リーク電流ばらつきを累積正規分布によって近似することにより、リーク電流Ｉ1〜ＩJ以下となる累積確率密度ＣＤＦ（Ｉj）を、リーク電流Ｉ1〜ＩJごとに算出することができる。
【００６３】
なお、上記式（８）において、チップ間ばらつきをあらわす確率密度分布Ｒの分割区間を分割する連続する分割点間の距離ΔＬは一定（すなわち、離散化が一様）であることとしたが、これに限らない。たとえば、ΔＬ＝０．５×（Ｌk+1−Ｌk-1）としてもよく、また、ΔＬ＝Ｌk+1−Ｌk、あるいは、ΔＬ＝Ｌk−Ｌk-1としてもよい。
【００６４】
具体的には、これらすべてのΔＬを分割点間の距離ΔＬとして採用し、それぞれのΔＬについて設計対象回路のリーク電流解析をおこなうこととしてもよい。また、上述した複数のΔＬのうち、いずれかのΔＬを採用して、設計対象回路のリーク電流解析をおこなうこととしてもよい。
【００６５】
出力部３０４は、算出部３０３によって算出された累積確率密度を任意に与えられたリーク電流値ごとに出力する機能を有する。上述した例では、出力部３０４は、算出部３０３によって算出された累積確率密度値ＣＤＦ（Ｉ1）〜ＣＤＦ（ＩJ）をリーク電流Ｉ1〜ＩJごとに出力することとなる。
【００６６】
出力部３０４による出力形式は、図２に示したディスプレイ２０８での画面表示、プリンタ２１３での印刷出力、メモリへのデータ出力（保存）、外部のコンピュータ装置への送信のいずれであってもよい。ここで、出力部３０４によって出力されるリーク電流解析の解析結果の具体例について説明する。
【００６７】
図７は、解析結果の具体例を示す説明図である。図７において、解析結果７００には、任意に与えられたリーク電流Ｉ1〜ＩJごとに、設計対象回路のリーク電流がリーク電流Ｉ1〜ＩJ以下となるＣＤＦ値Ｃ（Ｉ1）〜Ｃ（ＩJ）が示されている。
【００６８】
このように、設計対象回路のリーク電流値が、任意に与えたリーク電流Ｉ1〜ＩJ以下となるリーク歩留まり（ＣＤＦ値Ｃ（Ｉ1）〜Ｃ（ＩJ））を、その分布形状に限定することなく得ることができる。
【００６９】
図３の説明に戻り、決定部３０５は、全セル共通のばらつき成分をあらわす確率密度分布の分布区間を分割する分割点を決定する機能を有する。図１に示したチップ間ばらつきをあらわす確率密度分布Ｒを例に挙げると、確率密度分布Ｒの分布区間を分割する分割点Ｌ1〜ＬKを決定する。
【００７０】
この場合、取得部３０２は、決定部３０５による決定結果が反映された解析用データ１３０を取得することとなる。具体的には、たとえば、入力部３０１により入力されたチップ間ばらつきをあらわす確率密度分布Ｒと決定部３０５による決定結果とを用いて解析用データ１３０を生成し、取得部３０２によりその解析用データ１３０を取得する。
【００７１】
決定部３０５による具体的な決定手法としては、たとえば、設計者により任意に設定された分割点を分割点Ｌ1〜ＬKに決定することとしてもよく、また、確率密度分布Ｒの勾配に基づいて、確率密度分布Ｒの分布区間を分割する分割点Ｌ1〜ＬKを決定することとしてもよい。
【００７２】
より具体的には、確率密度分布Ｒの勾配（傾き）が大きい分布区間における連続する分割点の間隔が狭くなるように分割点を決定する。これにより、分布値の変化が激しい分布区間の分割点が密となり、より多くのＰＤＦ値をチップ間ばらつき成分として取得することができる。この結果、リーク電流解析の高精度化を図ることができる。
【００７３】
また、確率密度分布Ｒの勾配（傾き）が小さい分布区間における連続する分割点の間隔が広くなるように分割点を決定する。これにより、分布値の変化が緩やかな分布区間の分割点が粗となり、チップ間ばらつき成分として取得するＰＤＦ値を少なくすることができる。
【００７４】
この結果、リーク電流解析にかかる解析時間の短縮化を図ることができる。なお、分布値の変化が緩やかな分布区間では、分割点の間隔を広くとっても解析精度に与える影響が少ないため、多くのＰＤＦ値を取得する必要性が低い。
【００７５】
（リーク電流解析装置のリーク電流解析処理手順）
つぎに、本実施の形態にかかるリーク電流解析装置１００のリーク電流解析処理手順について説明する。図８は、本実施の形態にかかるリーク電流解析装置のリーク電流解析処理手順を示すフローチャートである。
【００７６】
図８のフローチャートにおいて、まず、入力部３０１により、設計対象回路の設計データの入力を受け付けたか否かを判断する（ステップＳ８０１）。ここで、設計データの入力を待って（ステップＳ８０１：Ｎｏ）、入力された場合（ステップＳ８０１：Ｙｅｓ）、取得部３０２により、リーク電流解析の解析用データ１２０（テーブル表６００を含む），１３０を取得したか否かを判断する（ステップＳ８０２）。
【００７７】
ここで、解析用データ１２０，１３０を取得するのを待って（ステップＳ８０２：Ｎｏ）、取得した場合（ステップＳ８０２：Ｙｅｓ）、算出部３０３により、解析用データ１２０のデータ内容を上記式（５）および（６）に代入することにより、平均値ｍi（ｋ）、標準偏差σi（ｋ）を算出する（ステップＳ８０３）。
【００７８】
このあと、算出された平均値ｍi（ｋ）、標準偏差σi（ｋ）を上記式（４）に代入し（ステップＳ８０４）、その上記式（４）の変数ｊを「０」で初期化する（ステップＳ８０５）。つぎに、変数ｊをインクリメントして（ステップＳ８０６）、ＣＤＦ値（Ｉj）を算出する（ステップＳ８０７）。
【００７９】
そして、ｊ＝Ｊ？を判断し（ステップＳ８０８）、ｊ≠Ｊと判断された場合（ステップＳ８０８：Ｎｏ）、ステップＳ８０６に戻り一連の処理を繰り返す。一方、ｊ＝Ｊと判断された場合（ステップＳ８０８：Ｙｅｓ）、最後に、出力部３０４により、解析結果７００（｛Ｉj，ＣＤＦ（Ｉj）｝j=1,…,J）を出力して（ステップＳ８０９）、本フローチャートによる一連の処理を終了する。
【００８０】
以上説明したように、本実施の形態によれば、設計対象回路のリーク電流を離散化して扱うことにより、チップ内ばらつきとチップ間ばらつきとを考慮した回路全体のリーク歩留まりを、その分布形状を限定することなく正確に求めることができる。具体的には、チップ間分布によるセル間の相関が強い場合であっても、リーク分布形状を正規または対数正規に限定する必要がなく、最大リーク電流値の誤差を従来の１７％から５〜６％程度に低減することができる。
【００８１】
さらに、歩留まり計算を、各セルのリーク電流ばらつきをゲート長に関するチップ内ばらつきとチップ間ばらつきとの積によって表現する関数モデルを用いておこなうことにより、計算処理の効率化を図ることができる。具体的には、歩留まり計算における、設計対象回路内の総セル数（ｎ）次元の多重積分をオーダー（ｎ）で計算可能となり、大幅な計算時間の削減を実現することができる。
【００８２】
このように、このリーク電流解析プログラム、該プログラムを記録した記録媒体、リーク電流解析装置、およびリーク電流解析方法によれば、リーク歩留まりをその分布形状を限定することなく効率的かつ正確に求めることにより、リーク電流解析の高精度化および高速化を図ることができる。このことから、設計者によるリーク電流解析にかかる作業負担を軽減し、設計対象回路の設計期間の短縮化を図ることができる。
【００８３】
なお、本実施の形態で説明したリーク電流解析方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネットなどのネットワークを介して配布することが可能な伝送媒体であってもよい。
【００８４】
また、本実施の形態で説明したリーク電流解析装置１００は、スタンダードセルやストラクチャードＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などの特定用途向けＩＣ（以下、単に「ＡＳＩＣ」と称す。）やＦＰＧＡなどのＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）によっても実現することができる。具体的には、たとえば、上述したリーク電流解析装置１００の機能３０１〜３０５をＨＤＬ記述によって機能定義し、そのＨＤＬ記述を論理合成してＡＳＩＣやＰＬＤに与えることにより、リーク電流解析装置１００を製造することができる。
【図面の簡単な説明】
【００８５】
【図１】本実施の形態の概要を示す説明図である。
【図２】リーク電流解析装置のハードウェア構成を示すブロック図である。
【図３】リーク電流解析装置の機能的構成を示すブロック図である。
【図４】解析用データの具体例を示す説明図（その１）である。
【図５】解析用データの具体例を示す説明図（その２）である。
【図６】任意に設定されたリーク電流値を示すテーブル表である。
【図７】解析結果の具体例を示す説明図である。
【図８】本実施の形態にかかるリーク電流解析装置のリーク電流解析処理手順を示すフローチャートである。
【符号の説明】
【００８６】
１００  リーク電流解析装置
１２０，１３０  解析用データ
３０１  入力部
３０２  取得部
３０３  算出部
３０４  出力部
３０５  決定部
６００  テーブル表
７００  解析結果
【図１】
0005056478.tif 000011
【図２】
0005056478.tif 000012
【図３】
0005056478.tif 000013
【図４】
0005056478.tif 000014
【図５】
0005056478.tif 000015
【図６】
0005056478.tif 000016
【図７】
0005056478.tif 000017
【図８】
0005056478.tif 000018