(57)【特許請求の範囲】
【請求項１】
{Ａ1}及び{Ａ2}が、Ｍｇ，Ａｌ，Ｃｒ，Ｍｎ，Ｃｏ，Ｖ，Ｆｅ，Ｎｉ，Ｃｕ，Ｚｎ，Ａｇ，Ｈｏ，Ｌａ，Ｙ，Ｅｒ，Ｎｂからなる群より選ばれた元素であるとし、
{Ｒ1}x{Ｍ1}ｙＯｚの組成を有し、微量添加物元素{Ａ1}を１０モル％以下の割合で含むペロブスカイト構造相を基本とし、{Ｒ1}をＳr，Ｂａ，Ｃａより選ばれる少なくとも１種の元素とし、{Ｍ1}をＴｉとする第１の誘電体層と、
該第１の誘電体層と電極との間に挿入され、第１の誘電体層と異なる{Ｒ2}ｐ{Ｍ2}ｑＯｒの組成を有し、微量添加物元素{Ａ2}を１モル％以下の割合で含むペロブスカイト構造相を基本とし、{Ｒ2}をＳｒ，{Ｍ2}をＺｒ，{Ａ2}をＭｎとする第２の誘電体層とを積層するとともに、
前記第２の誘電体層の厚みを、トンネル電流が生じない厚さであって、ショットキーバリアが有効に機能する最小厚みに設定したことを特徴とする誘電体積層薄膜。
【請求項２】
前記第２の誘電体層の誘電率温度係数が、前記第１の誘電体層の誘電率温度係数と逆符号であることを特徴とする請求項１記載の誘電体積層薄膜。
【請求項３】
請求項１又は２記載の誘電体積層薄膜を含むことを特徴とする電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、誘電体積層薄膜，それを利用した薄膜キャパシタ及び電子部品に関し、具体的には、リーク電流の低減に関するものである。
【０００２】
【背景技術】
ペロブスカイト型の結晶構造をもつ酸化物誘電体薄膜は優れた種々の誘電特性を示し、高誘電性を利用した高集積化に対応したDRAM用キャパシタ，強誘電性を利用した不揮発性メモリ用キャパシタ，優れた高周波特性や直流バイアスに対する誘電率の非線形性を利用した高周波バイパスキャパシタ，各種フィルタ，フェイズシフタなどのデバイスに対する応用が検討されている。特に、ペロブスカイト酸化物系であるＳｒＴｉＯ３，ＢａＴｉＯ３，ＣａＴｉＯ３，及びそれら固溶体は、高誘電率や高絶縁性を有することから、キャパシタデバイスに好適な材料として注目されている。
【０００３】
一般に、これらペロブスカイト酸化物系やそれらの複合系においては、化学量論組成は一般的にＲＭＯ３で表される。このうち、陽イオン元素Ｒ及びＭは、単一元素で構成されることは希であり、各デバイスで要求される特性を満足するため、Ｒ及びＭの一部の他の元素による置換，他の元素のドーピング，更には非化学量論組成Ｒ／Ｍ比の制御による特性変調が行われ、各用途の所望特性に対する最適化が行われている。特に、キャパシタに関する応用においては、電圧印可時におけるリーク電流の低減や抵抗劣化現象の低減は重要な課題である。例えば特開平６−１１２０８２号の薄膜容量素子や特開平７−１７７１３号の高誘電率薄膜では、母相を構成する陽イオンとは価数の異なるアクセプタタイプないしドナータイプの微量陽イオン元素を添加する手法が試みられている。また、特開平７−１７７１３号の高誘電率薄膜では、化学量論組成を故意にずらす手法が試みられている。
【０００４】
ところで、ペロブスカイト型誘電体薄膜のリーク特性は、主に電極−誘電体界面に形成されるショットキーバリアの高さと誘電体バルクの絶縁性によって支配されることが知られている。上述した微量不純物添加の例は、バルクの絶縁性向上を主目的にしたもので、例えばＭｎ，Ｃｏなどのアクセプタ添加によって外因性の酸素空孔を導入することによりキャリア密度を低減し、絶縁性の向上を狙ったものである。これによれば、不純物のある程度のドープ量までは、ドープ量の増加とともにリーク電流は低減される。
【０００５】
【発明が解決しようとする課題】
しかしながら、更にドープ量を増大して更なるリーク電流の低減を図ったとしても、高電界でのリーク電流は低減されるものの、酸素空孔量の増大により低電界でのリーク電流は増大してしまう。また、界面ショットキーバリアの障壁高さは、不純物のドープ量がある一定量を超えると、極端に低下してしまう。
【０００６】
一方、ショットキーバリア高さに基づく界面制御によるリーク電流の低減は、電極金属として仕事関数の大きいＰｔなどの金属を選択することによって実現できるが、その選択肢は少なく、制御幅も小さい。更に、ショットキーバリアの障壁高さは、誘電体のバンドギャップを大きくすることによって著しく改善されるが、バンドギャップの大きい材料は誘電率が小さいという基本的な問題が存在する。
【０００７】
本発明は、以上の点に着目したもので、電極と誘電体薄膜との界面バリアによるリーク電流低減と、誘電体薄膜バルクの絶縁性向上によるリーク電流低減という２つのメカニズムを有効に利用して最適化されたリーク電流特性を得ることで、従来の単層構造のペロブスカイト誘電体薄膜では得られない、優れた高誘電性，高絶縁性を備えた誘電体積層薄膜，それを利用した薄膜キャパシタ及び電子部品を提供することを目的とする。
【０００８】
【課題を解決するための手段】
前記目的を達成するため、本発明は、{Ａ1}及び{Ａ2}が、Ｍｇ，Ａｌ，Ｃｒ，Ｍｎ，Ｃｏ，Ｖ，Ｆｅ，Ｎｉ，Ｃｕ，Ｚｎ，Ａｇ，Ｈｏ，Ｌａ，Ｙ，Ｅｒ，Ｎｂからなる群より選ばれた元素であるとし、{Ｒ1}x{Ｍ1}ｙＯｚの組成を有し、微量添加物元素{Ａ1}を１０モル％以下の割合で含むペロブスカイト構造相を基本とし、{Ｒ1}をＳr，Ｂａ，Ｃａより選ばれる少なくとも１種の元素とし、{Ｍ1}をＴｉとする第１の誘電体層と、該第１の誘電体層と電極との間に挿入され、第１の誘電体層と異なる{Ｒ2}ｐ{Ｍ2}ｑＯｒの組成を有し、微量添加物元素{Ａ2}を１モル％以下の割合で含むペロブスカイト構造相を基本とし、{Ｒ2}をＳｒ，{Ｍ2}をＺｒ，{Ａ2}をＭｎとする第２の誘電体層とを積層するとともに、前記第２の誘電体層の厚みを、トンネル電流が生じない厚さであって、ショットキーバリアが有効に機能する最小厚みに設定したことを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
【０００９】
【発明の実施の形態】
＜基本的な形態＞……最初に、本発明の誘電体積層薄膜の基本的な形態を説明する。図１（Ａ）には基本形態が示されており、誘電体積層薄膜１０は、第１の誘電体層（以下「バルク誘電体層」という）１２と、第２の誘電体層（以下「中間誘電体層」という）１４による積層構造となっている。電極１６は、前記中間誘電体層１４側に設けられている。すなわち、バルク誘電体層１２と電極１６との間に中間誘電体層１４が挟まれた構造となっている。なお、誘電体積層薄膜１０は、例えば酸化マグネシウムなどの低誘電率基板上に形成される。
【００１０】
バルク誘電体層１２は、微量添加物元素{Ａ1}を１０モル％以下の割合で含むとともに、ペロブスカイト構造相を基本とする{Ｒ1}x{Ｍ1}ｙＯｚ（ただしｙ＝１）の組成をもつ。中間誘電体層１４は、微量添加物元素{Ａ2}を１モル％以下の割合で含むとともに、ペロブスカイト構造相を基本とする{Ｒ2}ｐ{Ｍ2}ｑＯｒ（ただしｑ＝１）の組成をもつ。ただし、{Ｒ1}，{Ｒ2}は、Ｃａ，Ｍｇ，Ｓｒ，Ｂａ，Ｐｂ及びＣｄからなる群より選ばれた少なくとも１種の元素であり、{Ｍ1}，{Ｍ2}は、Ｔｉ及びＺｒからなる群より選ばれた少なくとも１種の元素である。また、{Ａ1}及び{Ａ2}は、Ｍｇ，Ａｌ，Ｃｒ，Ｍｎ，Ｃｏ，Ｖ，Ｆｅ，Ｎｉ，Ｃｕ，Ｚｎ，Ａｇ，Ｈｏ，Ｌａ，Ｙ，Ｅｒ，Ｎｂからなる群より選ばれる元素であり、必ずしも添加する必要はない。
【００１１】
バルク誘電体層１２は、{Ｒ1}と{Ｍ1}の比ｘ／ｙを１．０〜１．３とすることにより高い誘電率が得られ、｛Ｒ1｝と{Ｍ1}の比ｘ／ｙを０．８〜１．０とすることにより、リーク電流の低減、並びに誘電緩和電流の低減が図られる。また、高周波デバイスの一つである高容量キャパシタに適用する場合においては、{Ｒ1}元素としてＳｒ，Ｂａ、{Ｍ1}元素としてＴｉがそれぞれ好ましい。次に、微量添加物元素{Ａ1}としては、各用途の要求特性に従って選択され、例えば疲労特性（耐圧特性）向上のためには、ドナーとして寄与すると考えられるＨｏ，Ｌａ，Ｙ，Ｎｂからなる群より選ばれた少なくとも１種の元素であることが好ましい。一方、高電圧印加時におけるリーク電流の低減のためには、アクセプタとして寄与すると考えられるＣｒ，Ｍｎ，Ｃｏ，Ｖ，Ｍｇ，Ａｌからなる群より選ばれた少なくとも１種の元素であることが好ましい。
【００１２】
中間誘電体層１４は、ショットキーバリアの障壁高さを高くするため、{Ｒ2}元素としてＳｒが好ましく、{Ｍ2}元素としてバンドギャップを増大させるＺｒを主体とした組成が好ましい。また、中間誘電体層１４の微量添加物元素{Ａ2}としては、アクセプタとして寄与すると考えられるＣｒ，Ｍｎ，Ｃｏ，Ｖ，Ｍｇ，Ａｌからなる群より選ばれた少なくとも１種の元素であることが好ましい。そして、その添加量は、誘電緩和電流の増加及びショットキーバリアの低下を抑制するため、１モル％以下であることが好ましい。
【００１３】
このように、本形態の誘電体積層薄膜１０は、電極１６とバルク誘電体層１２の間にリーク特性を制御するペロブスカイト構造層である中間誘電体層１４を形成することによって、電極−誘電体界面に形成されるショットキーバリアの障壁高さが増大し、電界が印加された場合のリーク電流が著しく低減される。特に、中間誘電体層１４としてバンドギャップの大きな材料を用いた場合、中間誘電体層１４の厚みを、トンネル電流が生じず、ショットキーバリアが有効に機能する最小厚みに設定することにより、低誘電率をもつ中間誘電体層１４の挿入に伴う容量低下を最小限に抑え、バルク誘電体層１２の誘電特性を大幅に損なうことなく、優れたリーク電流特性を付与することが可能となる。
【００１４】
図２には、中間誘電体層１４としてバンドギャップの大きな材料を用いた場合の中間誘電体層１４付近のバンド構造モデルが示されている。同図（Ａ）に示すように、中間誘電体層１４によって、電極１６とバルク誘電体層１２との間に形成されるショットキーバリアＳＢが高くなる。このため、矢印ＦＬで示す電子の移動によるリーク電流が著しく低減されるようになる。同図（Ｂ）は、バルク誘電体層１２と中間誘電体層１４の等価回路で、コンデンサＣ１２とＣ１４が直列に接続された回路となるが、中間誘電体層１４のバンドギャップが広い場合、誘電率は著しく低下するため、全体の容量はバルク誘電体層単層構造のものに比べて小さくなる。ここで、バルク誘電体層１２の厚さをｄ１２，中間誘電体層１４の厚さをｄ１４とし、直接接続全体のコンデンサ容量をＣｓ、同じ厚みをもつバルク誘電体層単層構造のコンデンサ容量をＣｍとする。このときの厚さ比ｄ１２／ｄ１４と、容量比Ｃｍ／Ｃｓの関係を示すと、図２（Ｃ）のようになり、中間誘電体層１４の厚さｄ１４を薄くするほど、全体容量がバルク誘電体層単層構造の容量に近づいていくことが分かる。従って、中間誘電体層１４の厚みを、トンネル電流が生じない厚さであって、ショットキーバリアが有効に機能する最小厚みに設定することで、バルク誘電体層１２の誘電特性を大幅に損なうことなく、優れたリーク電流特性が得られる。
【００１５】
また、中間誘電体層１４として、バルク誘電体層１２の誘電率温度係数と逆符号の誘電率温度計数を有するものを選択することにより、デバイスの熱的安定性を制限する誘電率の温度安定性を著しく向上することが可能となる。更に、中間誘電体層１４は、ペロブスカイト構造を基本とした結晶性薄膜であるため、同様の構造を有するバルク誘電体層１２と格子整合性が良好である。従って、単層構造の誘電体薄膜と比較しても配向制御性が損なわれることはない。また、バルク誘電体層１２上に中間誘電体層１４をエピタキシャル成長させることも可能である。
【００１６】
以上の図１（Ａ）のような電極／中間誘電体層／バルク誘電体層／低誘電率基板の積層構造をもつ形態は、高周波回路で用いられるインターディジットキャパシタやコプレーナ型フェイズシフタなどに適用される。
【００１７】
図１（Ｂ）には、他の基本形態が示されている。この例は、電極１６，１８間に誘電体積層薄膜２０が挟まれた一般的なキャパシタ構造となっている。誘電体積層薄膜２０は、バルク誘電体層１２と電極１６，１８との間に中間誘電体層１４，１５がそれぞれ設けられた積層構造となっている。このため、電極１６，１８のいずれに正負の電圧を印加しても、優れたリーク電流特性が得られる。なお、中間誘電体層１４，１５は、同じ組成の膜である必要はなく、リーク電流の正負電圧印加時における非対称性に応じて、各々の組成を最適化する方法も有効である。
【００１８】
以上の図１（Ｂ）のような電極／中間誘電体層／バルク誘電体層／中間誘電体層／電極の積層構造をもつ形態は、ＭＩＭ（Metal Insulator Metal）キャパシタなどに適用される。
【００１９】
上述した各基本形態における誘電体積層薄膜の各誘電体層は、レーザアブレーション法，ＭＢＥ（Molecular Beam Epitaxy）法，ＣＶＤ（Chemical Vapor Deposition）法，ゾルゲル法，スパッタリング法などの薄膜作製手法によって形成することができる。バルク誘電体層と中間誘電体層の膜厚比率は、気相成長法における成膜時間やゾルゲル溶液の塗布量などを変えることによって任意に設定できる。
【００２０】
＜実施例１＞……次に、本発明の実施例１について、図３（Ａ）及び図４（Ａ）を参照しながら説明する。この実施例１は、誘電体積層薄膜及びそれを用いた薄膜キャパシタの例で、図３（Ａ）には断面が示されている。
【００２１】
まず、製造手順から説明すると、表面にＳｉＯ２層３２が形成された６インチのＳｉ基板３０を用意する。そして、このＳｉ基板３０のＳｉＯ２層３２上に、ＲＦスパッタ法により基板温度２５０℃でＴａ層３４を１０nmの厚さに形成する。このＴａ層３４は、ＳｉＯ２層３２と後述するＰｔ層３６との反応を防ぐバリアとして作用するとともに、それらの接着層としても作用する。次に、下部電極として、Ｐｔ層３６を、基板温度２５０℃で、スパッタ法により２５０nmの膜厚に積層する。
【００２２】
続いて、２種類の誘電体ターゲットを備えたＲＦスパッタ装置に基板を導入し、中間誘電体層３８として、１モル％のＭｎを含むとともに、組成をＳｒｍＴｉｎＯ３で表したときｍ／ｎ＝１．２のＳｒ過剰組成（２０％Ｓｒ過剰）の誘電体薄膜を５０nm成膜する。次に、バルク誘電体層４０として、５モル％のＭｎを含むとともに、ｍ/ｎ＝１．２のＳｒ過剰組成の誘電体薄膜を５０nm成膜する。次に、前記中間誘電体層３８と同様の誘電体薄膜によって中間誘電体層４２を成膜し、３層の誘電体積層薄膜４４を積層形成する。その後、上部電極として、Ｐｔ層４６を、基板温度１２０℃でＥＢ真空蒸着法により１００nmの膜厚に成膜する。
【００２３】
以上のようにして、電極３６，４６に誘電体積層薄膜４４が挟まれたキャパシタ（容量素子）構造を得る。そして、該薄膜キャパシタの電気特性を調べるために、上部電極であるＰｔ層４６をリソグラフィ法によりエッチングし、１００μm×１００μmの大きさに加工する。一方、特性比較のため、前記実施例とまったく同様の方法で、不純物を含まない２０％Ｓｒ過剰のＳｒＴｉＯ３焼結体ターゲットを使用して、同様の積層構造の薄膜キャパシタを作製した。
【００２４】
以上のようにして得た実施例及び比較例の上部電極に負電圧を印加した場合の電流−電圧特性を、図４（Ａ）に示す。同図には、２０％Ｓｒ過剰のＳｒＴｉＯ３（図中にはＳＴＯと表示）を電極で挟んだ比較例１（実施例の中間誘電体層のみに相当），これに５モル％のＭｎを加えた比較例２（実施例のバルク誘電体層のみに相当），積層構造の本実施例の特性がそれぞれ示されている。
【００２５】
まず、比較例１は、電圧の高いところでリーク電流が大きいのに対し、比較例２は、電圧の低いところでリーク電流が大きい。これに対し、本実施例は、電圧の低いところでは比較例１とほぼ同様にリーク電流が小さく、電圧の高いところでは、比較例１，２のいずれに対してもリーク電流は小さくなっており、全体としてリーク電流が低く抑えられた良好な特性となっている。すなわち、中間誘電体層による低電圧領域におけるリーク電流低減と、バルク誘電体層による高電圧領域におけるリーク電流低減という２つのメカニズムの相乗効果によって良好なリーク電流特性を得ている。なお本例では、中間誘電体層はバルク誘電体層とほぼ同等の誘電率をもつため、容量低下の問題は生じない。
【００２６】
＜実施例２＞……次に、本発明の実施例２について、図３（Ｂ）及び図４（Ｂ）を参照しながら説明する。なお、上述した実施例１と対応する構成要素には、同一の符号を用いる。この実施例２も、同様に誘電体積層薄膜及びそれを用いた薄膜キャパシタの例で、図３（Ｂ）には断面が示されている。
【００２７】
まず、製造手順から説明すると、前記Ｓｉ基板３０のＳｉＯ２層３２上に、ＲＦスパッタ法により基板温度２５０℃でＴｉＯｘ層５４を１０nmの厚さに形成する。このＴｉＯｘ層５４は、ＳｉＯ２層３２と後述するＰｔ層３６との反応を防ぐバリアとして作用するとともに、それらの接着層としても作用する。次に、下部電極として、Ｐｔ層３６を２５０nmの膜厚に積層する。
【００２８】
続いて、２種類の誘電体ターゲットを備えたＰＬＤ装置に基板を導入し、中間誘電体層５８として、ＳｒＺｒＯ３による誘電体薄膜を６nm又は１０nm成膜する。次に、バルク誘電体層６０として、ＳｒＴｉＯ３による誘電体薄膜をそれぞれ１４８nm又は１４０nm成膜する。次に、前記中間誘電体層５８と同様の誘電体薄膜によって中間誘電体層６２を成膜し、３層の誘電体積層薄膜６４を積層形成する。その後、上部電極として、Ｐｔ層４６を、基板温度１２０℃でＥＢ真空蒸着法により１００nmの膜厚に成膜する。
【００２９】
以上のようにして、電極３６，４６に誘電体積層薄膜６４が挟まれたキャパシタ（容量素子）構造を得る。そして、該薄膜キャパシタの電気特性を調べるために、上部電極であるＰｔ層４６をリソグラフィ法によりエッチングし、１００μm×１００μmの大きさに加工する。一方、特性比較のため、前記実施例と同様に比較例を作製する。
【００３０】
以上のようにして得た実施例及び比較例の上部電極に負電圧を印加した場合の電流−電圧特性を、図４（Ｂ）に示す。同図には、ＳｒＴｉＯ３（図中にはＳＴＯと表示）を電極で挟んだ比較例１（実施例のバルク誘電体層のみに相当），ＳｒＺｒＯ３（図中にはＳＺＯと表示）を電極で挟んだ比較例２（実施例の中間誘電体層のみに相当），膜厚をＳＺＯ６nm／ＳＴＯ１４４nmとした実施例２，膜厚をＳＺＯ１０nm／ＳＴＯ１４０nmとした実施例２の特性がそれぞれ示されている。
【００３１】
これらを比較すると、ＳｒＴｉＯ３単層と比較して、本実施例は高電界領域においてＳｒＺｒＯ３単層に匹敵する低いリーク電流値となっている。高電界におけるリーク電流は、ＳｒＺｒＯ３である中間誘電体層５８，６２の膜厚を大きくするほど減少する。これは、ＳｒＺｒＯ３のほうがＳｒＴｉＯ３よりもバンドギャップが広いことに起因する。しかし、ＳｒＴｉＯ３は、誘電率がε＝３００であるのに対し、ＳｒＺｒＯ３の誘電率はε＝２６と低い。従って、誘電率も考慮すると、本実施例の誘電体積層薄膜の方が優れていることになる。また、ＳｒＺｒＯ３とＳｒＴｉＯ３は正負逆の誘電率温度係数をもつため、これら膜厚比を適切に設計することにより誘電率温度係数が小さく、温度安定性に優れる誘電体積層膜が得られる。
【００３２】
本発明には数多くの実施形態があり、以上の開示に基づいて多様に改変することが可能である。例えば、次のようなものも含まれる。
（１）上述した製造方法や製造条件は一例であり、何ら前記実施例に限定されるものではない。
（２）本発明は、上述した薄膜キャパシタの他、ＤＲＡＭ(Dynamic Random Access Memory)やＭＭＩＣ(Microwave Monolithic Integrated Circuit)用のキャパシタ，高周波デバイスのフェイズシフタ，レゾネータ，チューナブルキャパシタなどにも適用可能である。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、{Ａ1}及び{Ａ2}が、Ｍｇ，Ａｌ，Ｃｒ，Ｍｎ，Ｃｏ，Ｖ，Ｆｅ，Ｎｉ，Ｃｕ，Ｚｎ，Ａｇ，Ｈｏ，Ｌａ，Ｙ，Ｅｒ，Ｎｂからなる群より選ばれた元素であるとし、{Ｒ1}x{Ｍ1}ｙＯｚの組成を有し、微量添加物元素{Ａ1}を１０モル％以下の割合で含むペロブスカイト構造相を基本とし、{Ｒ1}をＳr，Ｂａ，Ｃａより選ばれる少なくとも１種の元素とし、{Ｍ1}をＴｉとする第１の誘電体層と、該第１の誘電体層と電極との間に挿入され、第１の誘電体層と異なる{Ｒ2}ｐ{Ｍ2}ｑＯｒの組成を有し、微量添加物元素{Ａ2}を１モル％以下の割合で含むペロブスカイト構造相を基本とし、{Ｒ2}をＳｒ，{Ｍ2}をＺｒ，{Ａ2}をＭｎとする第２の誘電体層とを積層するとともに、前記第２の誘電体層の厚みを、トンネル電流が生じない厚さであって、ショットキーバリアが有効に機能する最小厚みに設定することで、第１の誘電体層によるリーク電流低減と、電極と第２の誘電体層との界面バリアによるリーク電流低減とを図ることとしたので、全体として良好にリーク電流が低減されるようになり、高誘電性，高絶縁性の誘電体積層薄膜を得ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の基本形態にかかる薄膜キャパシタの積層構造を示す断面図である。
【図２】前記基本形態の作用を示す図である。（Ａ）は電極−誘電体積層薄膜界面におけるバンドモデル，（Ｂ）は誘電体積層薄膜の等価回路，（Ｃ）は膜厚比とキャパシタ比の関係を示すグラフである。
【図３】本発明の実施例の積層構造を示す断面図である。
【図４】前記実施例の電流−電圧特性を、比較例とともに示すグラフである。
【符号の説明】
１０…誘電体積層薄膜
１２…バルク誘電体層
１４，１５…中間誘電体層
１６，１８…電極
２０…誘電体積層薄膜
３０…Ｓｉ基板
３２…ＳｉＯ２層
３４…Ｔａ層
３６，４６…電極（Ｐｔ層）
３８…中間誘電体層
４０…バルク誘電体層
４２…中間誘電体層
４４…誘電体積層薄膜
５４…ＴｉＯｘ層
５８，６２…中間誘電体層
６０…バルク誘電体層
６４…誘電体積層薄膜
ＳＢ…ショットキーバリア
Ｃ１２，Ｃ１４…コンデンサ
Ｃｍ，Ｃｓ…コンデンサ容量
【図１】
0005087189.tif 000002
【図２】
0005087189.tif 000003
【図３】
0005087189.tif 000004
【図４】
0005087189.tif 000005