(57)【特許請求の範囲】
【請求項１】
印加されるオーディオストリームに対するビットプロセッシングを行い、デジタル信号プロセッシングに応答されたフォーマットにデコーディングするビットストリームプロセッシングユニットと、
前記ビットストリームプロセッシングユニットから出力されるデジタル信号プロセッシングフォーマットにデコーディングされたデータが入力されて、デジタル信号プロセッシングアルゴリズムを介してデジタル信号プロセッシングを行うデジタル信号プロセッシングユニットと、
前記デジタル信号プロセッシングユニットから出力されるオーディオデータが入力され、追加のポストプロセッシングを行ってオーディオデータを最終出力するポストプロセッシングユニットと、
外部デバイスとのインターフェースを担当し、外部から入力されるオーディオ並列ストリームを前記ビットストリームプロセッシングユニットに提供するホストインターフェースユニットと、
外部からのパワーダウン信号に応答して前記ビットストリームプロセッシングユニット、前記デジタル信号プロセッシングユニット、及び前記ポストプロセッシングユニット間の要請及び認知信号に基づいて、各プロセッシングユニットのパワー状態を決定し、決定されたパワー状態をパワーモード信号で出力するパワー制御ユニットと、
前記パワーモード信号に応答して前記三つのプロセッシングユニットの中で一つのプロセッシングユニットが駆動されるように、各プロセッシングユニットのクロック信号を分離生成した後、各プロセッシングユニットに出力する内部クロック信号生成手段と、を含んでなることを特徴とする低電力オーディオプロセッサ。
【請求項２】
前記各プロセッシングユニットで処理されたデータを一時的に格納するメモリをさらに含んでなることを特徴とする請求項１に記載の低電力オーディオプロセッサ。
【請求項３】
前記内部クロック信号生成手段は、前記パワーダウン信号に応答してＤＣレベル、またはソースクロックを選択的に出力する第１選択手段と、
前記パワーモード信号に応答して前記第１選択手段の出力を所定の数に分周する分周手段と、
前記各プロセッシングユニットのパワー状態に応答して前記分周手段から出力されるクロック信号、またはＤＣレベルを選択し、選択された信号を前記各プロセッシングユニットのクロック信号に出力する第２乃至第４選択手段と、を含んでなることを特徴とする請求項１に記載の低電力オーディオプロセッサ。
【請求項４】
前記内部クロック信号生成手段は、前記第２乃至第４選択手段から各々出力される信号を論理和してメモリを駆動するメモリ駆動クロックに出力する論理和手段をさらに含んでなることを特徴とする請求項３に記載の低電力オーディオプロセッサ。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、オーディオ信号プロセッサに関し、特に、オーディオ信号プロセッサのプロセッシングユニットを多数の細部プロセッシングユニットに分けて、駆動時プロセッシングに関与するユニットのみを駆動させるオーディオ信号プロセッサに関する。
【０００２】
【従来の技術】
従来のオーディオプロセッサ、または信号プロセッサは、デジタル信号プロセッシングユニットを用いてアプリケーションプログラム（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｇｒａｍ）を処理することにより、信号プロセッシングユニット全体がプログラムの全てのフローで駆動されるため、プロセッサの消費電力が大きく、特に高い周波数で動作する高性能の複雑なプログラムを処理する場合には、本来、駆動が不必要なハードウェアが高い周波数で駆動されることから、電力消耗がさらに大きくなるという問題点がある。
【０００３】
【発明が解決しようとする課題】
本発明は上記従来のオーディオプロセッサにおける問題点に鑑みてなされたものであって、処理ユニットをビットストリームプロセッシングユニット、デジタル信号プロセッシングユニット、ポストプロセッシングユニット、ホストインターフェースユニットに細分化し、プロセッシング時において、プロセッシングに直接関与する該当ユニットのみを駆動して電力消耗を低減した低電力オーディオプロセッサを提供することにその目的がある。
【０００４】
【課題を解決するための手段】
上記のような目的を達成するためになされた本発明による低電力オーディオプロセッサは、印加されるオーディオストリームに対するビットプロセッシングを行い、デジタル信号プロセッシングに応答されたフォーマットにデコーディングするビットストリームプロセッシングユニットと、前記ビットストリームプロセッシングユニットから出力されるデジタル信号プロセッシングフォーマットにデコーディングされたデータが入力されデジタル信号プロセッシングアルゴリズムを介してデジタル信号プロセッシングを行うデジタル信号プロセッシングユニットと、前記デジタル信号プロセッシングユニットから出力されるオーディオデータが入力され追加のポストプロセッシングを行ってオーディオデータを最終出力するポストプロセッシングユニットと、外部デバイスとのインターフェースを担当し、外部から入力されるオーディオ並列ストリームを前記ビットストリームプロセッシングユニットに提供するホストインターフェースユニットと、外部からのパワーダウン信号及びソースクロックに応答して前記ビットストリームプロセッシングユニット、前記デジタル信号プロセッシングユニット、及び前記ポストプロセッシングユニット間の要請及び認知信号を介して各ユニットのアイドル状態を決定し、決定されたパワー状態をパワーモード信号で出力するパワー制御ユニットと、前記パワーモード信号に応答して各プロセッシングユニットのクロックを分離生成した後、各プロセッシングユニットに出力する内部クロック信号生成手段とを含んでなる。
【０００５】
【発明の実施の形態】
次に、本発明にかかる低電力オーディオプロセッサの実施の形態を図面を参照して説明する。
【０００６】
図１は、本発明の一実施例による低電力オーディオプロセッサのブロック図である。図１に示したように、本発明のオーディオプロセッサは、オーディオストリームに対するビットプロセッシングを行って圧縮されたデータをデジタル信号プロセッシングに応答したフォーマットにデコーディングするビットストリームプロセッシングユニット（ＢＳＰユニット）１００、ＢＳＰユニット１００から出力されるＤＳＰプロセッシングフォーマットにデコーディングされたデータが入力され、ＤＳＰアルゴリズムを介してデジタル信号プロセッシングを行うデジタル信号プロセッシングユニット（ＤＳＰユニット）１１０、ＤＳＰユニット１１０から出力されるオーディオデータが入力され、等化プロセッシングのようなポストプロセッシングを行ってオーディオデータを最終出力するポストプロセッシングユニット１２０、並列（ｐａｒａｌｌｅｌ）及び直列（ｓｅｒｉａｌ）バスを介して外部デバイスとオーディオプロセッサとをインターフェースし、並列バスを介して入力されるオーディオストリームをＢＳＰユニット１００に提供するホストインターフェースユニット１３０、外部からのパワーダウン信号ＰＷＲＤＮ及びソースクロックＳＯＵＲＣＥ＿ＣＬＯＣＫに応答して、ＢＳＰユニット１００、ＤＳＰユニット１１０及びポストプロセッシングユニット１２０間の要請信号及び認知信号ＲＥＱ／ＡＣＫを介して各ユニットのアイドル（ｉｄｌｅ）状態を決定し、決定されたパワー状態をパワーモード信号ＭＯＤＥに出力するパワー制御ユニット（ＰＭＵ）１４０、ＰＭＵ１４０から出力されるパワーモード信号ＭＯＤＥに応答して各ユニットのクロックを分離生成した後、各ユニットに出力する内部クロック信号生成部１５０、及び、ＢＳＰユニット１００、ＤＳＰユニット１１０、ポストプロセッシングユニット１２０のプログラムメモリ１６０とから構成されるが、プログラムメモリ１６０は、内部クロック信号生成部１５０から出力されるメモリクロックＭＥＭ＿ＣＬＫに応答して駆動され、このメモリクロックＭＥＭ＿ＣＬＫは、ＢＳＰユニット１００、ＤＳＰユニット１１０、ポストプロセッシングユニット１２０がプロセッシング動作する時、駆動される。
【０００７】
図１を参照し、以下に本発明の上記実施例に示した構成の低電力オーディオプロセッサを詳細に説明する。
【０００８】
まず、ＢＳＰユニット１００は、オーディオストリームに対するビットプロセッシングを専ら担当し、圧縮されたデータを分析してＤＳＰプロセッシングのためのフォーマットに転換する。
また、ＤＳＰユニット１１０は、一般的なオーディオアルゴリズムプロセッシングを行う。ポストプロセッシングユニット１２０は、リアルタイムオーディオデータを出力する。この場合、このようにオーディオプロセッシングがＢＳＰユニット１００、ＤＳＰユニット１１０、ポストプロセッシングユニット１２０の順に順次的に行われるように、ＢＳＰユニット１００とＤＳＰユニット１１０、そしてＤＳＰユニット１１０とポストプロセッシングユニット１２０間に要請信号ＲＥＱ及び認知信号ＡＣＫをやり取りしながら各ユニットのプロセッシングスタート、及びエンドを確認する。この場合、要請信号ＲＥＱ、及び認知信号ＡＣＫは、ＰＭＵ１４０の入力部に印加される。
【０００９】
このような要請、及び認知信号ＲＥＱ／ＡＣＫから各ユニットのアイドル状態を認識できるため、ＰＭＵ１４０は、要請、及び認知信号ＲＥＱ／ＡＣＫを入力としてパワー状態を規定し、規定されたパワー状態をモード信号ＭＯＤＥで出力する。
【００１０】
そして、内部クロック信号生成部１５０は、ＰＭＵ１４０から出力されるモード信号ＭＯＤＥに応じて各ユニットに入力されるクロック信号ＢＳＰ＿ＣＬＫ、ＤＳＰ＿ＣＬＫ、ＰＯＳＴ＿ＣＬＫを生成して各ユニットに出力し、各ユニットに入力されるクロック信号ＢＳＰ＿ＣＬＫ、ＤＳＰ＿ＣＬＫ、ＰＯＳＴ＿ＣＬＫに応答していずれか一つのユニットがプロセッシング動作をする場合に、イネーブルできるようにメモリクロックＭＥＭ＿ＣＬＫを出力する。
【００１１】
図２は、ＰＭＵの内部状態図として、入力された情報に基づいてＰＭＵの内部状態遷移を示す。
【００１２】
図２に示したように、ＰＭＵは、待機（ｓｔａｎｄｂｙ）状態、実行状態及び電源オフ状態を有する。
【００１３】
待機状態は、リセット以後のデフォルト（ｄｅｆａｕｌｔ）状態として、図１の内部クロック信号生成部１５０とホストインターフェースユニット１３０のみがソースクロックＳＯＵＲＣＥ＿ＣＬＯＣＫの１／２であるプログラム可能なクロックに動作し、各プロセッシングユニットは、スタティック状態に保持される状態である。
【００１４】
実行状態は、図１のホストインターフェースユニット１３０での実行コマンド（ｒｕｎ  ｃｏｍｍａｎｄ）発生時ホストインターフェースユニット１３０が実行コマンド以前にパラメーターセットアップを行い、各ユニットの状態をモニタリングしてクロックマスキングを行う状態である。この場合、基本クロックは、ソースクロックＳＯＵＲＣＥ＿ＣＬＯＣＫの１／２を保持し、パワー状態に応じて１分周、２分周及び４分周を行う状態である。
【００１５】
最後に、電源オフ状態は、待機モードで外部のパワーダウンピン（ｐｉｎ）を活性化させることによって遷移される状態であり、ソースクロックＳＯＵＲＣＥ＿ＣＬＯＣＫをＤＣにする。言い換えれば、待機、すなわちアイドル状態からプロセッシングが必要な場合に実行コマンドが発生して実行状態に遷移し、以後、プロセッシングが終了すれば、待機コマンドが発生して再び待機状態に遷移する。そして、待機状態が長く保持されれば、外部のパワーダウンピンを介してパワーを全部切ってしまう電源オフ状態に遷移し得る。以上の過程を経ることにより電力消耗を画期的に低減することができる。
【００１６】
図３は、本発明の一実施例による図１の内部クロック信号生成部１５０の内部ブロック図であり、パワーダウン信号ＰＷＲＤＮに応答してＤＣまたはソースクロックＳＯＵＲＣＥ＿ＣＬＯＣＫを選択的に出力するマルチプレクサ２００、ＰＭＵ１４０から出力されるモード信号ＭＯＤＥに応答してマルチプレクサ２００の出力を１倍または２倍または４倍に分周する分周器２１０、及び各プロセッシングユニットのアイドル状態に応答して分周器２１０から出力されるクロック信号、またはＤＣを選択的に各プロセッシングユニットに出力する３個のマルチプレクサ２２０、２３０、２４０及び論理和２５０からなる。
【００１７】
図３及び図１を参照すると、ＰＭＵ１４０で規定されたパワー状態にしたがって内部クロック信号生成部１５０は、各ユニットのクロックを分離させて供給する。
【００１８】
まず、マルチプレクサ２００は、パワーダウン信号ＰＷＲＤＮに応じて電源オフ状態（パワーダウン状態）である時、ソースクロックＳＯＵＲＣＥ＿ＣＬＯＣＫの代わりにＤＣを選択して出力することによって、クロック入力を切り、他の場合には、ソースクロックＳＯＵＲＣＥ＿ＣＬＯＣＫを出力して分周器２１０でモードに応じてこのソースクロックＳＯＵＲＣＥ＿ＣＬＯＣＫを分周して各ユニットに印加されるクロック信号を生成する。
【００１９】
次いで、各プロセッシングユニットのアイドル状態に応じて分周器２１０から分周されたクロック信号をＢＳＰユニット１００、ＤＳＰユニット１１０、及びポストプロセッシングユニット１２０に印加する。
【００２０】
一方、各プロセッシングユニットで処理されたデータは、一時的にメモリ１６０に格納されるが、順次的に進行するフローで、ＢＳＰユニット１００で処理されたデータは、ＤＳＰユニット１１０の入力となり、ＤＳＰユニット１１０でデジタル信号プロセッシングされたデータは、ポストプロセッシングユニット１２０の入力となる。したがって、メモリ１６０は、一つのプロセッシングユニットのみによって駆動されるのではなく、二つのプロセッシングユニットによって駆動され、このメモリ１６０を駆動するクロック信号ＭＥＭ＿ＣＬＫは、各プロセッシングユニットのクロックと共通に使用することができないため、図３に示したように、図１の内部クロック信号生成部１５０でＢＳＰユニット１００のクロック信号ＢＳＰ＿ＣＬＫとＤＳＰユニット１１０のクロック信号ＤＳＰ＿ＣＬＫとポストプロセッシングユニット１２０のクロック信号ＰＯＳＴ−ＣＬＫとを論理和２５０で論理和したメモリクロックＭＥＭ＿ＣＬＫを別途に生成する。
【００２１】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更して実施することが可能である。
【００２２】
【発明の効果】
上述したように本発明によれば、オーディオ信号プロセッシングのためにオーディオプロセッサを機能別にＢＳＰユニット、ＤＳＰユニット、及びポストプロセッシングユニットに分離し、パワー制御ユニットにて各ユニットの状態を分析してパワー状態を決定し、この決定されたパワー状態に応じて内部クロック信号生成部で３個のプロセッシングユニットのいずれか一つのプロセッシングユニットのみを動作できるようにクロック信号を生成することによって、従来の１／２〜１／３程度となる駆動周波数で同じアプリケーションプログラムを行うことができるため、全体的に、オーディオプロセッサの電力消耗を低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施例による低電力オーディオプロセッサのブロック図である。
【図２】ＰＭＵの内部状態を示す図である。
【図３】本発明の一実施例による低電力オーディオプロセッサの内部クロック信号生成部の内部ブロック図である。
【符号の説明】
１００      ＢＳＰ（ビットストリームプロセッシング）ユニット
１１０      ＤＳＰ（デジタル信号プロセッシング）ユニット
１２０      ポストプロセッシングユニット
１３０      ホストインターフェースユニット
１４０      ＰＭＵ（パワー制御ユニット）
１５０      内部クロック信号生成部
１６０      プログラムメモリ
２００、２２０、２３０、２４０  マルチプレクサ
２１０      分周器
２５０      論理和
【図１】
0004991058.tif 000002
【図２】
0004991058.tif 000003
【図３】
0004991058.tif 000004