(57)【特許請求の範囲】
【請求項１】
複数の画素がマトリクス状に配置された液晶表示装置であって、
複数の画素の各々に対応して画素電極が形成された駆動基板と、
前記駆動基板に対向配置された対向基板と、
前記駆動基板および前記対向基板の間の、垂直配向モードの液晶層と、
前記駆動基板および前記対向基板の各々に設けられた偏光板とを備え、
前記画素電極の外形が、左右辺は前記偏光板の光学軸に対して平行であり、上下辺は前記偏光板の光学軸に対して４５度，１３５度，２２５度または３１５度のいずれかに傾斜した台形であり、
前記画素電極は第１のサブ画素電極および第２のサブ画素電極を有し、
前記第１のサブ画素電極および前記第２のサブ画素電極は同一フレーム内において逆極性に電圧印加され、
前記第１のサブ画素電極は、前記台形の左辺または右辺のうち長い方の中央部を底辺とする二等辺三角形の内側部分と、前記台形の上下辺を含む外側部分とを有し、
前記第２のサブ画素電極は、前記内側部分と前記外側部分との間に挟まれていると共に前記二等辺三角形の二つの等辺に沿っている
液晶表示装置。
【請求項２】
前記第１のサブ画素電極および前記第２のサブ画素電極の各々は非線形素子に接続されている
請求項１記載の液晶表示装置。
【請求項３】
前記画素電極は、上下に隣接する画素電極とは、点対称に配置されると共に前記第１のサブ画素電極および前記第２のサブ画素電極どうしの極性の関係が逆であり、
前記画素電極の上下辺と当該画素電極の上下に隣接する画素電極の上下辺とが互いに平行である
請求項１または請求項２記載の液晶表示装置。
【請求項４】
前記画素電極は、左右に隣接する画素電極とは、垂直軸に対して線対称であると共に前記第１のサブ画素電極および前記第２のサブ画素電極どうしの極性の関係が逆である
請求項１ないし請求項３のいずれか１項に記載の液晶表示装置。
【請求項５】
複数の画素がマトリクス状に配置された液晶表示装置であって、
複数の画素の各々に対応して画素電極が形成された駆動基板と、
前記駆動基板に対向配置された対向基板と、
前記駆動基板および前記対向基板の間の、垂直配向モードの液晶層と、
前記駆動基板および前記対向基板の各々に設けられた偏光板とを備え、
前記画素電極は偶数個の単位画素電極を有し、
前記単位画素電極の外形が、左右辺は前記偏光板の光学軸に対して平行であり、上下辺は前記偏光板の光学軸に対して４５度，１３５度，２２５度または３１５度のいずれかに傾斜した台形であり、
前記単位画素電極は第１のサブ単位画素電極および第２のサブ単位画素電極を有し、
前記第１のサブ単位画素電極および前記第２のサブ単位画素電極は同一フレーム内において逆極性に電圧印加され、
前記第１のサブ単位画素電極は、前記台形の左辺または右辺のうち長い方の中央部を底辺とする二等辺三角形の内側部分と、前記台形の上下辺を含む外側部分とを有し、
前記第２のサブ単位画素電極は、前記内側部分と前記外側部分との間に挟まれていると共に前記二等辺三角形の二つの等辺に沿っている
液晶表示装置。
【請求項６】
前記第１のサブ単位画素電極および前記第２のサブ単位画素電極の各々は非線形素子に接続されている
請求項５記載の液晶表示装置。
【請求項７】
前記画素電極は、上下または左右に隣接する画素電極とは、前記第１のサブ画素電極および前記第２のサブ画素電極どうしの極性の関係が逆であり、
前記単位画素電極の上下辺と当該単位画素電極の上下に隣接する単位画素電極の上下辺とが互いに平行である
請求項６記載の液晶表示装置。
【請求項８】
前記偶数個の単位画素電極は、上下に隣接すると共に点対称に配置されている
請求項５ないし請求項７のいずれか１項に記載の液晶表示装置。
【請求項９】
前記画素電極は、左右に隣接する画素電極とは、垂直軸に対して線対称である
請求項５ないし請求項８のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にＶＡ（Vertical Alignment；垂直配向）モードに好適な液晶表示装置に関する。
【背景技術】
【０００２】
近年、液晶テレビ等に用いられるＶＡモード用液晶表示装置には、中間調における視野角特性を改善するため、マルチ画素といわれる新技術が導入されている。各画素は、図８に示したように、複数のサブ画素Ａ，Ｂに分けられ、入力階調に対してサブ画素Ａが先に輝度を上げ、サブ画素Ｂは後から輝度を上げる。より優れた視野角特性を得るには、サブ画素Ａ，Ｂの面積比が１：１よりも１：２程度となるようにサブ画素Ａを小さくすることが望ましい。
【０００３】
図９（Ａ），図９（Ｂ）は、各サブ画素Ａ，Ｂの画素電極および共通電極の構成をそれぞれ表したものであり、図９（Ｃ）はその等価回路を表したものである。サブ画素Ａ，Ｂに電位差をつける方法はいくつか存在するが、図９（Ａ）〜図９（Ｃ）では、例えば、各サブ画素Ａ，Ｂに専用の薄膜トランジスタ（Thin Film Transistor）ＴＦＴ１，ＴＦＴ２をそれぞれ配置し、同じゲートバスラインＧＬに二本のソースバスラインＳＬ１，ＳＬ２を配置してＴＦＴ１，ＴＦＴ２を駆動するようにした場合を表している。
【０００４】
このマルチ画素は、ＴＦＴ１，ＴＦＴ２と、サブ画素Ａを構成する液晶素子Ｃｌｃ１と、サブ画素Ｂを構成する液晶素子Ｃｌｃ２と、容量素子Ｃｓｔ１，Ｃｓｔ２とを有している。ＴＦＴ１，ＴＦＴ２のゲートはゲートバスラインＧＬに接続されている。ＴＦＴ１のソースはソースバスラインＳＬ１に接続され、ドレインは液晶素子Ｃｌｃ１の一端および容量素子Ｃｓｔ１の一端に接続されている。ＴＦＴ２のソースはソースバスラインＳＬ２に接続され、ドレインは液晶素子Ｃｌｃ２の一端および容量素子Ｃｓｔ２の一端に接続されている。容量素子Ｃｓｔ１の他端および容量素子Ｃｓｔ２の他端は、容量素子バスラインＣＬに接続されている。
【０００５】
サブ画素Ａ用の画素電極Ｐｘ１はＴＦＴ１に接続され、サブ画素Ｂ用の画素電極Ｐｘ２はＴＦＴ２に接続されている。図９（Ｃ）の等価回路図に示したように、サブ画素Ａ用の画素電極Ｐｘ１と、サブ画素Ｂ用の画素電極Ｐｘ２とは電気的に独立しており、画素電極Ｐｘ１，Ｐｘ２にそれぞれどのような電圧を書き込むかは制御回路によって決定される。
【０００６】
画素電極Ｐｘ１，Ｐｘ２には、ＶＡモード特有の構成として、液晶分子を４５度方向に傾斜させるためのスリット１１２が設けられている。これらのスリット１１２の一部は、画素電極Ｐｘ１，Ｐｘ２を分離するスリットと共用になっている。一方、対向基板に配置される共通電極１２１にも、液晶配向規制のためのスリット１２２が必要である。なお、対向基板側の液晶配向規制手段としては、共通電極１２１上に絶縁突起（図示せず）を形成する場合もある。図９（Ａ）では、共通電極１２１のスリット１２２を破線で表している。
【０００７】
図１０および図１１は、スリット１１２の幅を説明するためのものである。液晶表示装置のセル厚ｄ、すなわちＴＦＴ基板１１０と対向基板１２０との間の間隔は、通常は約４μｍである。セル厚ｄに対してスリット１１２の幅が十分に広い場合、図１０（Ａ）に示したように、スリット１１２の等電位面はＴＦＴ基板１１０のガラスの中に深く入り、スリット１１２では縦方向の電界が弱まる。そのため、図１０（Ｂ）に示したように、スリット１１２の液晶分子１３１の垂直配向が保たれる一方、スリット１１２近傍の画素電極Ｐｘ１，Ｐｘ２上では十分に斜め方向の電界が発生し、液晶配向方向が安定する。
【０００８】
スリット１１２では液晶分子１３１が倒れず透過率には寄与しないので、スリット１１２の幅を広げると実質的な開口率が低下して透過率が落ちる。一方、スリット１１２の幅を狭くすると開口率は大きくなるが、図１１（Ａ）に示したように、スリット１１２近傍の電界が徐々に斜めではなくなり、図１１（Ｂ）に示したように、液晶分子１３１の配向安定性が悪くなる。液晶分子１３１の方位角が４５度からずれると、偏光に対する液晶分子１３１の効果が変化するので単位面積当たりの透過率が減少し、開口率は増加しても総合的な透過率は低下する。
【０００９】
すなわち、図１２に示したように、透過率に対するスリット１１２の幅には、最適値が存在し、通常は４μｍのセル厚ｄに対してスリット１１２の幅は１０μｍ程度で設計されている。
【００１０】
図１３は、二つの画素電極Ｐｘ１，Ｐｘ２に逆極性の電圧が印加された場合の、スリット１１２における液晶分子１３１の配向を表したものである。この場合、等電位面は図１０（Ａ）および図１１（Ａ）とは大きく異なり、画素電極Ｐｘ１，Ｐｘ２間にスリット１１２に垂直に等電位面が入ることになる。また、スリット１１２には、共通電極１２１と同電位の場所が必ず形成される。この同電位の場所では液晶分子１３１が倒れず垂直に極めて安定する。一方、斜め電界も強く、この結果、液晶分子１３１の配向は極めて安定する。しかも、この効果は、スリット１１２の幅が狭いほど高まることになる。
【００１１】
図１４は、この効果を考慮して図９のマルチ画素において二つの画素電極Ｐｘ１，Ｐｘ２に逆極性の電圧を印加することを前提に、画素電極Ｐｘ１，Ｐｘ２の間のスリット１１２Ａを狭くしたものである。また、図１５は、図１４に示した画素を２×２のマトリクスで配置した例を表したものである。実際の表示装置はこれが繰り返されているものと考えてよい。
【００１２】
図１６は、図１４および図１５のようにスリット１１２Ａの間隔を狭くした場合の透過率を表したものである。二つの画素電極Ｐｘ１，Ｐｘ２に同極性の電圧を印加した場合（同極駆動）には、スリット１１２の間隔が１０μｍ以下になると液晶配向悪化のため透過率が低下していたが、二つの画素電極Ｐｘ１，Ｐｘ２に逆極性の電圧を印加した場合（逆極駆動）には、スリット１１２Ａを狭くすることで透過率を改善できることがわかる（例えば、特許文献１参照。）。
【特許文献１】特開２００５−３１６２１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、このような狭スリット化は、二つのサブ画素Ａ，Ｂの間のスリット１１２Ａにしか適用することができなかった。図１４の場合、ＴＦＴ基板１１０側の６本のスリット１１２のうち、４本が該当する。それ以外の２本のスリット１１２Ｂ、および対向基板１２０の共通電極１２１のスリット１２２については従来どおりの設計とせざるを得なかった。
【００１４】
更に、図１４に示したような狭スリット化を適用した画素にも、いまだに液晶分子の配向が悪く光の利用効率が低い箇所が残ってしまっていた。図１７（Ａ）は、図１４に示した画素と同じものを表し、図１７（Ｂ）は、図１７（Ａ）に示した画素の透過率をシミュレーションした結果を表したものであり、図１７（Ａ）に示した画素の左下コーナーの点線で囲まれた部分を拡大して表している。左上コーナーについては特に図示しないが、方位角が異なるだけで、結果はほぼ同様と考えてよい。
【００１５】
図１７（Ｂ）から分かるように、特に画素のコーナーでは透過率が非常に悪くなっている。その原因として、画素の基本形状と液晶分子の配向方向との不一致が挙げられる。液晶分子は偏光板の光学軸との関係から４５度方向に傾斜することで透過率が最大となる。そのためにスリット１１２は４５度に配置されている。しかし、画素の基本形状は長方形であるので、画素のコーナーでは、縦横に切られた画素電極Ｐｘ１，Ｐｘ２のパターンの影響により液晶分子の方位角がずれてしまう。このことを以下φ（方位角）ブレと呼ぶ。特に画素のコーナーでは、左右端と上下端のφブレが集中するので、透過率の悪化が著しくなる。
【００１６】
本発明はかかる問題点に鑑みてなされたもので、その目的は、画素のコーナーのφブレを低減し透過率を改善すると共に、画素のコーナーでも逆極駆動によりスリットを狭くして透過率を改善することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１７】
本発明による第１の液晶表示装置は、複数の画素がマトリクス状に配置されたものであって、複数の画素の各々に対応して画素電極が形成された駆動基板と、駆動基板に対向配置された対向基板と、駆動基板および対向基板の間の、垂直配向モードの液晶層と、駆動基板および対向基板の各々に設けられた偏光板とを備え、画素電極の外形が、左右辺は偏光板の光学軸に対して平行であり、上下辺は偏光板の光学軸に対して４５度，１３５度，２２５度または３１５度のいずれかに傾斜した台形であるものである。画素電極は第１のサブ画素電極および第２のサブ画素電極を有し、第１のサブ画素電極および第２のサブ画素電極は同一フレーム内において逆極性に電圧印加される。第１のサブ画素電極は、台形の左辺または右辺のうち長い方の中央部を底辺とする二等辺三角形の内側部分と、台形の上下辺を含む外側部分とを有し、第２のサブ画素電極は、内側部分と外側部分との間に挟まれていると共に二等辺三角形の二つの等辺に沿っている。
【００１８】
本発明による第２の液晶表示装置は、複数の画素がマトリクス状に配置されたものであって、複数の画素の各々に対応して画素電極が形成された駆動基板と、駆動基板に対向配置された対向基板と、駆動基板および対向基板の間の、垂直配向モードの液晶層と、駆動基板および対向基板の各々に設けられた偏光板とを備え、画素電極は偶数個の単位画素電極を有し、単位画素電極の外形が、左右辺は偏光板の光学軸に対して平行であり、上下辺は偏光板の光学軸に対して４５度，１３５度，２２５度または３１５度のいずれかに傾斜した台形であるものである。単位画素電極は第１のサブ単位画素電極および第２のサブ単位画素電極を有し、第１のサブ単位画素電極および第２のサブ単位画素電極は同一フレーム内において逆極性に電圧印加される。第１のサブ単位画素電極は、台形の左辺または右辺のうち長い方の中央部を底辺とする二等辺三角形の内側部分と、台形の上下辺を含む外側部分とを有し、第２のサブ単位画素電極は、内側部分と外側部分との間に挟まれていると共に二等辺三角形の二つの等辺に沿っている。
【００２０】
本発明による第１の液晶表示装置では、画素電極の外形が、左右辺は偏光板の光学軸に対して平行であり、上下辺は偏光板の光学軸に対して４５度，１３５度，２２５度または３１５度のいずれかに傾斜した台形であるので、画素のコーナーのφブレが低減され、透過率が向上する。また、画素電極は、同一フレーム内において逆極性に電圧印加される第１のサブ画素電極および第２のサブ画素電極を有している。第１のサブ画素電極は、台形の左辺または右辺のうち長い方の中央部を底辺とする二等辺三角形の内側部分と、台形の上下辺を含む外側部分とを有し、第２のサブ画素電極は、内側部分と外側部分との間に挟まれていると共に二等辺三角形の二つの等辺に沿っている。よって、従来のように長方形の画素のコーナーにおいて同極駆動の画素電極間のスリットを設ける必要がなくなり、画素のコーナーでも逆極駆動によりスリットを狭くして透過率を改善することが可能となる。
【００２１】
本発明による第２の液晶表示装置では、画素電極が偶数個の単位画素電極を有しており、この単位画素電極の外形が、左右辺は偏光板の光学軸に対して平行であり、上下辺は偏光板の光学軸に対して４５度，１３５度，２２５度または３１５度のいずれかに傾斜した台形であるので、画素のコーナーのφブレが低減され、透過率が向上する。また、単位画素電極は、同一フレーム内において逆極性に電圧印加される第１のサブ単位画素電極および第２のサブ単位画素電極を有している。第１のサブ単位画素電極は、台形の左辺または右辺のうち長い方の中央部を底辺とする二等辺三角形の内側部分と、台形の上下辺を含む外側部分とを有し、第２のサブ単位画素電極は、内側部分と外側部分との間に挟まれていると共に二等辺三角形の二つの等辺に沿っている。よって、従来のように長方形の画素のコーナーにおいて同極駆動の画素電極間のスリットを設ける必要がなくなり、画素のコーナーでも逆極駆動によりスリットを狭くして透過率を改善することが可能となる。
【発明の効果】
【００２３】
本発明の第１の液晶表示装置によれば、画素電極の外形を、左右辺は偏光板の光学軸に
対して平行であり、上下辺は偏光板の光学軸に対して４５度，１３５度，２２５度または３１５度のいずれかに傾斜した台形としたので、また、本発明の第２の液晶表示装置によれば、画素電極を偶数個の単位画素電極を有するものとし、この単位画素電極の外形を、左右辺は偏光板の光学軸に対して平行であり、上下辺は偏光板の光学軸に対して４５度，１３５度，２２５度または３１５度のいずれかに傾斜した台形としたので、画素のコーナーのφブレを低減し、透過率を改善することができる。また、本発明の第１の液晶表示装置によれば、画素電極として同一フレーム内において逆極性に電圧印加される第１のサブ画素電極および第２のサブ画素電極を設け、第１のサブ画素電極は、台形の左辺または右辺のうち長い方の中央部を底辺とする二等辺三角形の内側部分と、台形の上下辺を含む外側部分とを有し、第２のサブ画素電極は、内側部分と外側部分との間に挟まれていると共に二等辺三角形の二つの等辺に沿うようにしたので、また、本発明の第２の液晶表示装置によれば、単位画素電極として同一フレーム内において逆極性に電圧印加される第１のサブ単位画素電極および第２のサブ単位画素電極を設け、第１のサブ単位画素電極は、台形の左辺または右辺のうち長い方の中央部を底辺とする二等辺三角形の内側部分と、台形の上下辺を含む外側部分とを有し、第２のサブ単位画素電極は、内側部分と外側部分との間に挟まれていると共に二等辺三角形の二つの等辺に沿うようにしたので、画素のコーナーでも逆極駆動によりスリットを狭くして透過率を改善することが可能となる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２５】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る液晶表示装置の構成を表したものである。この液晶表示装置は、液晶テレビ等に用いられるＶＡモード用液晶表示装置であり、例えば、液晶表示パネル１と、バックライト部２と、画像処理部３と、フレームメモリ４と、ゲートドライバ５と、データドライバ６と、タイミング制御部７と、バックライト駆動部８とを備えている。
【００２６】
液晶表示パネル１は、ゲートドライバ５から供給される駆動信号によって、データドライバ６から伝達される映像信号Ｄｉに基づいて映像表示を行うものであり、マトリクス状に配置された複数の画素Ｐ１を有し、これらの画素Ｐ１ごとに駆動が行われるアクティブマトリクス方式の液晶表示パネルである。この画素Ｐ１の具体的な構成については後述する。
【００２７】
バックライト部２は、液晶表示パネル１に光を照射する光源であり、例えば、ＣＣＦＬ（Cold Cathode Fluorescent Lamp ：冷陰極傾向ランプ）や、ＬＥＤ（Light Emitting Diode：発光ダイオード）などを含んで構成されている。
【００２８】
画像処理部３は、外部からの映像信号Ｓ１に対して所定の画像処理を施すことにより、ＲＧＢ信号である映像信号Ｓ２を生成するものである。
【００２９】
フレームメモリ４は、画像処理部３から供給される映像信号Ｓ２をフレーム単位で画素Ｐごとに記憶するものである。
【００３０】
タイミング制御部７は、ゲートドライバ５、データドライバ６およびバックライト駆動部８の駆動タイミングを制御するものである。また、バックライト駆動部８は、タイミング制御部７のタイミング制御に従って、バックライト部２の点灯動作を制御するものである。
【００３１】
以下、図２ないし図４を参照して、液晶表示パネル１の各画素Ｐ１の具体的な構成について説明する。各画素Ｐ１は、二つのサブ画素からなるマルチ画素構造を有するものであり、例えば、赤（Ｒ；Red ）、緑（Ｇ；Green ）、青（Ｂ；Blue）の基本色のいずれかを表示するようになっている。
【００３２】
図２は、画素Ｐ１の等価回路を表したものである。画素Ｐ１は、ＴＦＴ１，ＴＦＴ２と、一つのサブ画素（以下、サブ画素Ａという。）を構成する液晶素子Ｃｌｃ１と、もう一つのサブ画素（以下、サブ画素Ｂという。）を構成する液晶素子Ｃｌｃ２と、容量素子Ｃｓｔ１，Ｃｓｔ２とを有している。
【００３３】
ＴＦＴ１，ＴＦＴ２は、サブ画素Ａ，Ｂに対して、映像信号Ｓ３を供給するためのスイッチング素子としての機能を有するものであり、例えばＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor ）により構成され、３つの電極、ゲート、ソースおよびドレインを有している。ＴＦＴ１，ＴＦＴ２のゲートは、左右方向に延在するゲートバスラインＧＬに接続されている。このゲートバスラインＧＬには、上下方向に延在する二本のソースバスラインＳＬ１，ＳＬ２が直交している。ＴＦＴ１のソースはソースバスラインＳＬ１に接続され、ドレインは液晶素子Ｃｌｃ１の一端および容量素子Ｃｓｔ１の一端に接続されている。ＴＦＴ２のソースはソースバスラインＳＬ２に接続され、ドレインは液晶素子Ｃｌｃ２の一端および容量素子Ｃｓｔ２の一端に接続されている。
【００３４】
液晶素子Ｃｌｃ１，Ｃｌｃ２は、ＴＦＴ１，２を介して供給される信号電圧に応じて表示のための動作を行う表示素子としての機能を有するものである。液晶素子Ｃｌｃ１の他端および液晶素子Ｃｌｃ２の他端は接地されている。
【００３５】
容量素子Ｃｓｔ１，Ｃｓｔ２は、両端間に電位差を発生させるものであり、具体的には電荷を蓄積させる誘電体を含んで構成されている。容量素子Ｃｓｔ１の他端および容量素子Ｃｓｔ２の他端は、ゲートバスラインＧＬに平行すなわち左右方向に延在する容量素子バスラインＣＬに接続されている。
【００３６】
図３は液晶表示パネル１の断面構造を表したものである。液晶表示パネル１は、ＴＦＴ基板（駆動基板）１０と対向基板２０との間に液晶層３０を有している。ＴＦＴ基板１０および対向基板２０の各々には、偏光板４１，４２が、それらの光学軸（図示せず）を直交させるように設けられている。
【００３７】
ＴＦＴ基板１０は、ガラス基板１０Ａに、複数の画素Ｐ１の各々に対応して画素電極１１が設けられたものである。ガラス基板１０Ａには、図示しないが、図２に示したＴＦＴ１，ＴＦＴ２、容量素子Ｃｌｃ１，Ｃｌｃ２等が設けられている。画素電極１１には、液晶配向制御のためのスリット１２が設けられている。
【００３８】
対向基板２０は、ガラス基板２０Ａに共通電極（コモン電極）２１が形成されたものである。ガラス基板２０Ａには、図示しないが、カラーフィルターおよびブラックマトリクス等が形成されている。共通電極２１には、液晶配向制御のためのスリット２１が、画素電極１１のスリット１２とは重ならない位置に設けられている。
【００３９】
液晶層３０は、ＶＡモードの液晶層であり、液晶分子３１により構成されている。
【００４０】
図４は、四つの画素Ｐ１の画素電極１１を並べて表したものであり、図５は図４に示した四つの画素電極１１をばらばらに表したものである。画素電極１１の外形は、９０度縦になった台形である。画素電極１１の左右辺は、台形の平行な辺であり、偏光板４１，４２の光学軸に対して平行である。画素電極１１の上下辺は、台形の傾斜する辺であり、偏光板４１，４２の光学軸に対して４５度，１３５度，２２５度または３１５度のいずれかに傾斜している。これにより、この液晶表示装置では、画素Ｐ１のコーナーの透過率を改善することができるようになっている。
【００４１】
画素電極１１は、左右に隣接する画素電極１１とは、垂直軸に対して線対称に配置されている。また、画素電極１１は、上下に隣接する画素電極１１とは点対称に配置されていると共に、画素電極１１の上下辺と当該画素電極１１の上下に隣接する画素電極の上下辺とが互いに平行である。これにより、無駄なスペースをなくすことができる。
【００４２】
画素電極１１は、サブ画素電極Ｐｘ１，Ｐｘ２を有している。サブ画素電極Ｐｘ１はサブ画素Ａを構成するものであり、ＴＦＴ１（図４には図示せず、図２参照。）に接続されている。画素電極Ｐｘ２はサブ画素Ｂを構成するものであり、ＴＦＴ２（図４には図示せず、図２参照。）に接続されている。なお、図２の等価回路図に示したように、サブ画素電極Ｐｘ１と、サブ画素電極Ｐｘ２とは電気的に独立しており、サブ画素電極Ｐｘ１，Ｐｘ２は同一フレーム内において逆極性に電圧印加されている。これにより、画素Ｐ１内のスリット１２の幅を狭くし、透過率を改善することができる。
【００４３】
画素電極１１は、上下または左右に隣接する画素電極１１とは、複数のサブ画素電極Ｐｘ１，Ｐｘ２どうしの極性の関係が逆であることが好ましい。隣接する画素電極１１間のスリット１２を狭くすることが可能となり、透過率をより改善することができるからである。
【００４４】
すなわち、従来のような長方形の画素電極では、デザイン的に逆極駆動されるサブ画素電極Ｐｘ１，Ｐｘ２どうしを効率よく隣接させることが困難であった。図１２でも、コーナーの２本のスリット１１２Ｂは、同極駆動の画素電極Ｐｘ２間なので、１０μｍの幅広仕様でなければならなかった。そのため、画素のコーナーでは、狭スリット化による透過率改善という利点を享受することができなくなってしまっていた。
【００４５】
この液晶表示装置は、画素電極１１を図４に示したような外形で形成することを除いては、通常の製造方法により製造することができる。
【００４６】
この液晶表示パネル１では、図１に示したように、外部から供給された映像信号Ｓ１が画像処理部３により画像処理され、各画素Ｐ１用の映像信号Ｓ２が生成される。この映像信号Ｓ２は、フレームメモリ４において記憶され、映像信号Ｓ３として、データドライバ６へ供給される。このようにして供給された映像信号Ｓ３に基づいて、ゲートドライバ５およびデータドライバ６から出力される各画素Ｐ１内への駆動電圧によって、各画素Ｐ１ごとに線順次表示駆動動作がなされる。具体的には、ゲートドライバ５からゲートバスラインＧＬを介して供給される選択信号に応じて、ＴＦＴ１，ＴＦＴ２のオンオフが切り替えられ、ソースバスラインＳＬと画素Ｐ１を選択的に導通するようになっている。これにより、バックライト部２からの照明光が液晶表示パネル１により変調され、表示光として出力される。
【００４７】
ここでは、画素電極１１の外形が、左右辺は偏光板４１，４２の光学軸に対して平行であり、上下辺は偏光板４１，４２の光学軸に対して４５度，１３５度，２２５度または３１５度のいずれかに傾斜した台形であるので、液晶分子３１の配向方向と画素電極１１の外形形状との矛盾が改善されている。よって、画素Ｐ１のコーナーのφブレが低減され、透過率が向上する。
【００４８】
このように本実施の形態では、画素電極の外形を、左右辺は偏光板の光学軸に対して平行であり、上下辺は偏光板の光学軸に対して４５度，１３５度，２２５度または３１５度のいずれかに傾斜した台形としたので、画素のコーナーのφブレを低減することができ、透過率を向上させることができる。
【００４９】
（第２の実施の形態）
図６は、本発明の第２の実施の形態に係る液晶表示パネル１の四つの画素Ｐ１の画素電極１１を並べて表したものであり、図７は図６に示した四つの画素電極１１をばらばらに表したものである。なお、本実施の形態では、液晶表示パネル１の画素Ｐ１以外は、上記実施の形態と同様の構成を有しているため、上記と同様の構成要素については同一の符号を付して説明する。
【００５０】
画素電極１１は偶数個（例えば、二個）の単位画素電極１３を有している。単位画素電極１３の外形は、９０度縦になった台形である。単位画素電極１３の左右辺は、台形の平行な辺であり、偏光板４１，４２の光学軸に対して平行である。単位画素電極１３の上下辺は、台形の傾斜する辺であり、偏光板４１，４２の光学軸に対して４５度，１３５度，２２５度または３１５度のいずれかに傾斜している。これにより、この液晶表示装置では、画素Ｐ１のコーナーの透過率を改善することができるようになっている。
【００５１】
二個の単位画素電極１３は、画素Ｐ１内において、上下に隣接すると共に点対称に配置されている。すなわち、単位画素電極１３の上下辺と当該単位画素電極１３の上下に隣接する単位画素電極１３の上下辺とが互いに平行である。これにより、無駄なスペースをなくすことができる。
【００５２】
なお、画素電極１１は、左右に隣接する画素電極１１とは、垂直軸に対して線対称に配置されていてもよいし、線対称に配置されていなくてもよい。
【００５３】
二個の単位画素電極１３は、それぞれ、サブ単位画素電極Ｐｘ１，Ｐｘ２を有している。サブ単位画素電極Ｐｘ１はサブ画素Ａを構成するものであり、ＴＦＴ１（図６には図示せず、図２参照。）に接続されている。サブ単位画素電極Ｐｘ２はサブ画素Ｂを構成するものであり、ＴＦＴ２（図６には図示せず、図２参照。）に接続されている。ＴＦＴ１は、二個の単位画素電極１３のサブ単位画素電極Ｐｘ１に共通であり、ＴＦＴ２は、二個の単位画素電極１３のサブ単位画素電極Ｐｘ２に共通である。なお、図２の等価回路図に示したように、サブ単位画素電極Ｐｘ１と、サブ単位画素電極Ｐｘ２とは電気的に独立しており、サブ単位画素電極Ｐｘ１，Ｐｘ２は同一フレーム内において逆極性に電圧印加されている。これにより、画素Ｐ１内のスリット１２の幅を狭くし、透過率を改善することができる。
【００５４】
画素電極１１は、上下または左右に隣接する画素電極１１とは、複数のサブ単位画素電極Ｐｘ１，Ｐｘ２どうしの極性の関係が逆であることが好ましい。隣接する画素電極１１間のスリット１２を狭くすることが可能となり、透過率をより改善することができるからである。
【００５５】
この液晶表示装置は、単位画素電極１３を図６に示したような外形で形成することを除いては、通常の製造方法により製造することができる。
【００５６】
この液晶表示パネル１では、図１に示したように、第１の実施の形態と同様にして各画素Ｐ１ごとに線順次表示駆動動作がなされ、バックライト部２からの照明光が液晶表示パネル１により変調され、表示光として出力される。
【００５７】
ここでは、画素電極１１が二個の単位画素電極１３を有しており、この単位画素電極１３の外形が、左右辺は偏光板４１，４２の光学軸に対して平行であり、上下辺は偏光板４１，４２の光学軸に対して４５度，１３５度，２２５度または３１５度のいずれかに傾斜した台形であるので、液晶分子３１の配向方向と画素電極１１の外形形状との矛盾が改善されている。よって、画素Ｐ１のコーナーのφブレが低減され、透過率が向上する。
【００５８】
また、第２の実施の形態では、画素Ｐ１が左に屈曲した形状と右に屈曲した形状の２種類となっている。視角特性は画素Ｐ１の形状に影響を受けるので、厳密には両者の視角特性は若干異なることになる。２種類の画素Ｐ１を千鳥配列で細かく配置しているので、通常の画像では違和感を感じることはないが、もともとの画像が千鳥パターンである場合には若干の違和感を感じさせてしまうおそれもある。これに対して、本実施の形態では、画素電極１１が二個の単位画素電極１３を含むようにしたので、一つの画素Ｐ１の中で二つの視角特性が平均化され、どのようなパターンを表示しても視角特性の差に起因する違和感が生じるおそれはなくなる。
【００５９】
このように本実施の形態では、画素電極１１が二個の単位画素電極１３を有しており、この単位画素電極１３の外形が、左右辺は偏光板４１，４２の光学軸に対して平行であり、上下辺は偏光板４１，４２の光学軸に対して４５度，１３５度，２２５度または３１５度のいずれかに傾斜した台形であるので、画素Ｐ１のコーナーのφブレを低減することができ、透過率を向上させることができる。
【００６０】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されず、種々の変形が可能である。例えば、上記実施の形態では、画素電極１１または単位画素電極１３の外形が台形である場合について説明したが、本発明は、画素電極１１または単位画素電極１３の外形が台形である場合に限られず、平行四辺形など、上下辺が偏光板の光学軸に対して４５度，１３５度，２２５度または３１５度のいずれかに傾斜した形状である場合に適用可能である。
【００６１】
また、例えば、上記実施の形態では、各画素が２つのサブ画素に分割される例について説明したが、本発明は、各画素が３つ以上のサブ画素に分割されるようにした場合にも適用可能である。
【００６２】
更に、サブ画素の形状は上記実施の形態に限定されず、他の形状、例えば正方形や長方形などでもよく、実質的に画素の平面積が分割されるような構成であればよい。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１の実施の形態に係る液晶表示パネルを備えた液晶表示装置の全体構成を示す図である。
【図２】図１に示した液晶表示パネルの画素の等価回路図である。
【図３】図１に示した液晶表示パネルの一部の構造を表す断面図である。
【図４】図３に示した画素電極の平面図である。
【図５】図４に示した画素電極をばらばらに表した平面図である。
【図６】本発明の第２の実施の形態に係る画素電極の平面図である。
【図７】図６に示した画素電極をばらばらに表した平面図である。
【図８】従来のマルチ画素による階調表示の一例を表した図である。
【図９】図８に示した各サブ画素の画素電極および共通電極の構成、並びにその等価回路図である。
【図１０】図９に示したスリットの幅を説明するための図である。
【図１１】図９に示したスリットの幅を説明するための図である。
【図１２】スリットの幅と透過率との関係を表した図である。
【図１３】図９に示した二つの画素電極に逆極性の電圧を印加した場合の、スリットにおける液晶分子の配向を説明するための図である。
【図１４】逆極駆動の画素の構成を表す平面図である。
【図１５】図１４に示した画素を２×２のマトリクスで配置した例を表す平面図である。
【図１６】スリットの幅を狭くした場合の透過率を表す図である。
【図１７】従来の画素の透過率のシミュレーション結果を表す図である。
【符号の説明】
【００６４】
１…液晶表示パネル、１０…ＴＦＴ基板（駆動基板）、１１…画素電極、１２，２２…スリット、１３…単位画素電極、２０…対向基板、２１…共通電極、４１，４２…偏光板、Ｐ１…画素。
【図１】
0004978786.tif 000002
【図２】
0004978786.tif 000003
【図３】
0004978786.tif 000004
【図４】
0004978786.tif 000005
【図５】
0004978786.tif 000006
【図６】
0004978786.tif 000007
【図７】
0004978786.tif 000008
【図８】
0004978786.tif 000009
【図９】
0004978786.tif 000010
【図１０】
0004978786.tif 000011
【図１１】
0004978786.tif 000012
【図１２】
0004978786.tif 000013
【図１３】
0004978786.tif 000014
【図１４】
0004978786.tif 000015
【図１５】
0004978786.tif 000016
【図１６】
0004978786.tif 000017
【図１７】
0004978786.tif 000018