(57)【特許請求の範囲】
【請求項１】
少なくとも一つのパワースイッチと、該パワースイッチのオン・オフタイミングを制御するためのパルス幅変調手段と、前記パワースイッチに一端を接続されたインダクタと、前記インダクタの他端に接続され、平滑された直流出力電圧を出力する平滑手段と、前記出力電圧を検出するための出力電圧検出手段と、前記出力電圧検出信号と基準電圧を比較し、その誤差信号を前記パルス幅変調手段に対して出力するための誤差増幅手段とを備え、前記出力電圧検出手段の出力に接続され、前記出力電圧に応じて前記パワースイッチのスイッチング周波数を制御するための発振手段と、前記誤差増幅手段の出力に接続され、前記誤差増幅信号に応じて前記パワースイッチのスイッチング周波数を制御するための前記発振手段と、を一つの発振手段で兼ね備えたことを特徴とするスイッチング方式DCDCコンバータ。
【請求項２】
前記発振手段は、前記誤差増幅信号に応じて、負荷が少なくなるにつれて周波数を低下させることを特徴とする請求項１のスイッチング方式DCDCコンバータ。
【請求項３】
前記発振手段は、前記出力電圧が低下するのに応じて、周波数を低下させることを特徴とする請求項１のスイッチング方式DCDCコンバータ。
【請求項４】
前記発振手段は、前記誤差増幅信号と、前記出力電圧の低下か、どちらか一方を選択して、周波数を変化させることを特徴とする請求項１のスイッチング方式DCDCコンバータ。
【請求項５】
前記発振手段は、前記誤差増幅信号と、前記出力電圧とが接続された入力切替手段と、前記入力切替手段に接続する周波数可変手段と、前記周波数可変手段に接続され、過電流/軽負荷基準電流設定手段と、前記周波数可変手段に接続する発振手段とで構成され、その前記発振手段は、スイッチング周波数を決定するクロックを出力することを特徴とする請求項１のスイッチング方式DCDCコンバータ。
【請求項６】
前記周波数可変手段は、演算回路を具備することで、温度特性およびばらつきを持たない周波数可変動作を実現することを特徴とする請求項5の発振手段。
【請求項７】
前記誤差増幅器手段の出力を所定の電圧にクランプすることにより、パワースイッチに流れる電流を制限することを特徴とする請求項1のスイッチング方式DCDCコンバータ。
【請求項８】
前記パワースイッチに流れる電流を検知し、前記電流が所定のしきい値を越えたとき、前記パワースイッチをオフさせるトリガー信号を前記パルス幅変調手段へ出力する電流制限回路を具備することを特徴とする請求項1のスイッチング方式DCDCコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流保護機能付で、かつ負荷の状態によって周波数を変更する定電圧制御された出力電圧を発生するスイッチング方式DCDCコンバータ(以下、DCDCコンバータと記載する)に関する。
【背景技術】
【０００２】
従来技術のDCDCコンバータは、負荷の電流が増大し過電流動作に入った場合、出力電圧を下げる。その出力電圧が非常に下がってきた時は、スイッチング周波数を低くして、過電流値が伸びてしまうのを防いでいる。この従来技術としては、特開平10-229674号公報がある。
【０００３】
また、それ以外には、負荷が少ない時の効率改善を行うために、スイッチング周波数を下げることで、スイッチングすることによるパワースイッチの損失を少なくしている。この従来技術としては、特開平9-98571号公報がある。このように、従来のDCDCコンバータは、上記の２つの項目を、各々別回路の機能として制御している。しかし上述の記載した手段で前者と後者の組合せを実現するには、両者の手段に対して各々の制御回路が必要になり、制御回路の出力として一つにまとめる必要がある。これは、2つの発振周波数のうちどちらか低い周波数を選択する回路が必要となるため複雑になる。
また、発振器を一つにして上述の各々の手段を取り持つには、両者の発振周波数を変動させる方法が異なるのでそのまま組み合わせることは困難であることから、両者を足し合わせたものより回路は複雑になる。また、従来のDCDCコンバータは、上記の２つの機能を両方とも兼ね備えていない。また、半導体素子として集積回路化すると、前記回路が複雑になるためチップ面積は大きくなり、コストが高くなってしまうという問題点がある。
【特許文献１】特開平10-229674号公報
【特許文献２】特開平9-98571号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のDCDCコンバータは、過電流制御時に周波数を低下させる機能と、軽負荷時に周波数を低下させる機能の２つの項目は、機能毎に別回路で制御している。このため、２つの機能を両立するためには、各々に個別の制御回路が必要になるので、制御回路規模は大きくなり、複雑化する。また、半導体素子として集積回路化すると、チップ面積が大きくなり高価なものになる。そこで、本発明は、過電流制御時に周波数を低下させる機能と、軽負荷時に周波数を低下させる機能との共通する動作を、一つの回路に集約して制御することで、制御回路の規模を小さく実現し、さらに、半導体素子として集積回路化してもチップ面積を小さく実現し、前記２つの機能を両立するDCDCコンバータを簡単な構成にして低コストで提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明のDCDCコンバータは、下記記載の手段を採用する。本発明のDCDCコンバータは、スイッチングトランジスタと、このスイッチングトランジスタの出力にインダクタが接続され、前記インダクタの他端に接続された平滑された出力電圧を出力する平滑回路とを備え、前記出力電圧に応じた電圧を検出する手段と、その手段からの電圧と基準電圧とを比較し、その電圧間の差に応じた信号を出力する誤差増幅手段と、前記誤差増幅器手段の出力を所定の電圧でクランプする手段と、前記誤差増幅手段の出力に接続する電圧・電流変換手段と、前記電圧・電流変換手段に接続する軽負荷検出手段と、前記スイッチングトランジスタに流れる電流を検知する手段と、それに接続する電圧・電流変換手段と、前記スイッチングトランジスタに流れる電流の値に応じた信号を出力する電流検出手段と、その前記電流検出手段に接続する前記スイッチングトランジスタをオン・オフするパルス幅変調手段と、前記パルス幅変調手段に接続する発振手段とを具備し、前記発振手段は、前記軽負荷検出手段の出力と、前記出力電圧に応じた電圧を検出する手段の信号とが入力され、前記発振手段の周波数でスイッチングすることを特徴とする。
【０００６】
本発明のDCDCコンバータの前記発振手段は、前記平滑回路に接続された負荷が少なくなることを検出する前記軽負荷検出手段の出力に応じて周波数を低下させることを特徴とする。
【０００７】
本発明のDCDCコンバータの前記発振手段は、前記出力電圧に応じた電圧を検出する手段の信号に応じて、周波数を低下させることを特徴とする。
【０００８】
本発明のDCDCコンバータの前記発振手段は、前記平滑回路に接続された負荷が少なくなることを検出する前記の軽負荷検出手段の出力と、前記出力電圧に応じた電圧を検出する手段の出力のどちらか検出された出力に応じて、周波数を低下させることを特徴とする。
【０００９】
本発明のDCDCコンバータの前記発振手段は、前記平滑回路に接続された負荷が少なくなったことを検出する前記軽負荷検出手段の出力と、前記出力電圧に応じた電圧を検出する手段の信号とが接続された入力切替手段と、前記入力切替手段に接続する周波数可変手段と、前記周波数可変手段に接続する過電流/軽負荷基準電流設定手段と、前記周波数可変手段に接続する発振手段とで構成され、その前記発振手段は、スイッチング周波数を決定するクロックを出力することを特徴とする。
【００１０】
本発明のDCDCコンバータの前記周波数可変手段は、乗除算回路を具備することで、温度特性およびばらつきを持たない周波数可変動作にすることを特徴とする。
【発明の効果】
【００１１】
本発明のDCDCコンバータの発振器は、入力切替ブロックと、周波数可変ブロックと、過電流/軽負荷時基準設定ブロックと、発振ブロックとを有している。軽負荷時の状態と、過電流時の状態を選択して、過電流/軽負荷時基準設定ブロックの基準と比較することで、発振周波数を低下させる。これにより同一の制御回路で、軽負荷時には効率アップし、過電流時には、負荷電流の増加を防ぐことができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明のDCDCコンバータの最も好ましい実施の形態について、図面を用いて具体的に説明する。
【００１３】
図1は、本発明の第一実施形態に係わるDCDCコンバータの構成を示す図である。図2は、発振器内部を示した回路ブロック図である。図3は、発振器内部の具体的な回路構成を示した図である。図4は、本発明を説明するためのタイミングチャートを示した図である。初めに図1を用いて本発明のDCDCコンバータの構成を説明する。図1は、DCDCコンバータ用の制御半導体集積回路12に、直流入力電圧である電源電圧Vcc（以下、電源電圧と記載する。）が第一の端子P1を介して入力される。電源電圧Vccは、スイッチングトランジスタQ1でベース制御電流Ibに応じてオン・オフされ、第二端子P2から出力される。スイッチングトランジスタQ1は、スイッチング回路を構成するNPN形バイポーラトランジスタである。なお、本発明において、電圧は、特に断らない限り、グランド電位に対する電圧である。第二端子P2の出力は、エネルギー蓄積用コイルL1、平滑用コンデンサC1、ショットキーバリアダイオードD1により平滑され、出力電圧Voおよび出力電流Ioを図示しない外部負荷に供給する。出力電圧Voは、分圧抵抗Ro1、Ro2で分圧され、その分圧された信号＝検出信号FBは第三端子P3を介して制御半導体集積回路12に供給される。制御半導体集積回路12は、スイッチングトランジスタQ1以外に、大別して、誤差増幅器11、誤差増幅器11の出力である誤差信号Vcompを電流に変換する電圧・電流変換回路8、発振器1を含む電圧制御回路と、電流検出用スイッチングトランジスタQ2を有する。さらに、比較器6、R-Sフリップ・フロップ3とNOR回路4を含むパルス幅変調回路2、駆動回路5を有している。さらに制御半導体集積回路12の中には、過電流保護を行うための電流の上限値を設定するOCPクランプ回路10と、電圧・電流変換回路8の出力信号Icomp2を電圧に変換する軽負荷検出信号生成回路7を有する。OCPクランプ回路10には誤差信号Vcompが接続されている。また、軽負荷検出信号生成回路7はVi1信号を出力する。誤差増幅器11は出力基準電圧Vref1と検出信号FBが入力され、その2入力の差に応じて誤差信号Vcompを出力する。発振器1は、所定周期のパルス信号CLKを出力する。発振器1には検出信号FBと、軽負荷検出信号生成回路7からVi1信号が入力される。これらの検出信号FBとVi1信号のどちらか低い電圧と、この発振器1の内部における周期変更用基準電圧（以下、所定電圧）Vref2と比較を行う。通常動作時においては、所定電圧Vref2は、Vi1信号および検出信号FBの値よりも低い電圧に設定する。検出信号FBとVi1信号のどちらか一方が所定電圧Vref2より低いときにクロック信号CLKの周期を所定周期からより長い周期に変更する。パルス幅変調回路2を構成する R-Sフリップ・フロップ3のセット入力Sには、発振器1で生成された所定周期のパルス信号CLKが入力され、R-Sフリップ・フロップ3のQbar出力信号がNOR回路4を介してスイッチング制御信号PWMを出力する。このスイッチング制御信号PWMは、駆動回路5を介してベース電流制御信号Ibとなり、スイッチングトランジスタQ1および電流検出用スイッチングトランジスタQ2のベースに入力される。またR-Sフリップ・フロップ3のリセット入力Rには、比較器6の出力（リセット信号RST）が接続される。誤差信号Vcompは、電圧・電流変換回路8の入力に接続される。さらに、電圧・電流変換回路8で誤差信号Vcompは電圧から電流に変換され、信号Icomp1および信号Icomp2が生���される。信号Icomp1と信号Icomp2は同様に変化する。電流検出用スイッチングトランジスタQ2は、NPN形バイポーラトランジスタであり、スイッチングトランジスタQ1のコレクタ、すなわち第二端子P2と比較器6の非反転入力端子間に接続されている。電流検出用スイッチングトランジスタQ2のベースは、スイッチングトランジスタQ1のベースと共通になっており、ベース電流制御信号Ibが入力され、スイッチングトランジスタQ1と同期してオン・オフし、スイッチングトランジスタQ1を流れる電流Ic1の値の増加に対して比例して電流検出用スイッチングトランジスタQ2を流れる電流Ic2も増加する。電流検出抵抗Rs3は、電流検出用スイッチングトランジスタQ2を流れる電流の値を電圧変換した電圧信号Vs3を、比較器6の非反転入力端子に入力される。信号Icomp1を抵抗Rs2で電圧変換された電圧信号Vs2とが比較器6の反転入力端子に入力される。比較器6は、電圧信号Vs3≧電圧信号Vs2のとき、リセット信号RSTがR-Sフリップ・フロップ3をリセットし、このとき、スイッチングトランジスタQ1および電流検出用スイッチングトランジスタQ2をオフさせる。次に、図1を用いて説明したDCDCコンバータの動作について説明する。まず、過電流保護状態について説明する。通常DCDCコンバータは、過電流保護動作時にはスイッチングのオン時間を強制的に狭くし、オンデューティを小さくして、出力電圧Voを下げて、出力電流Ioを制限する。ただし、検出速度に限界があるため、オン時間はある一定値以下に下げることができないため、出力電圧Voが低下していくと出力電流Ioを制限することができなくなる。 従って、スイッチング周波数を下げることによってオンデューティを小さくし出力電流Ioを制限する。これによりスイッチングトランジスタQ1の破壊を防止する。OCPクランプ回路10は、過電流保護を行うため、電流の上限値を設定している。このOCPクランプ回路10のクランプ電圧値が過電流検出点となり、定電圧制御が行われている間、誤差増幅器11の出力である誤差信号VcompがOCPクランプ回路10のクランプ電圧値よりも低い値となっている。また負荷電流Ioの増加と伴に誤差信号Vcompは線形に変化する。このとき、外部負荷が重負荷となり、負荷電流Ioが増加して、誤差信号Vcompがクランプ電圧値に達したとき過電流保護動作に入る。リセット信号RST生成され、スイッチングトランジスタQ1および電流検出用スイッチングトランジスタQ2をオフさせ、強制的にオン時間を短くし、出力電圧Voを低下させ、出力電流Ioを一定値以上にしないように制御する。出力電圧Voが低下するため、検出信号FBも同様に低下する。検出信号FB≦所定電圧Vref2となると、発振器1がクロック信号CLKの周期を所定周期からより長い周期に変更することによりスイッチング周波数が低下する。それにより、出力電圧Voが低いときに出力電流Ioを確実に制限し、スイッチングトランジスタQ1の破壊を防止する。次に、軽負荷時の動作について説明する。一般的に軽負荷時にはスイッチング周波数を下げたほうがスイッチング損失が減るため効率が上がる。軽負荷時に入ると、検出信号FBが上昇するので誤差信号Vcompは低下する。これにより、信号Icomp2も同様に低下する。それにより、軽負荷検出信号生成回路7の出力Vi1信号は低下する。Vi1信号≦所定電圧Vref2となると、発振器1がクロック信号CLKの周期を所定周期からより長い周期に変更することによりスイッチング周波数が低下する。スイッチング周波数が低下することによってスイッチング損失が減るため効率が上がる。このように、過電流時に周波数を低下させる発振器と、軽負荷時に周波数を低下させる発振器を別々に設ける必要がなく、一つの発振器1で、過電流時の周波数低下と、軽負荷時の周波数低下を併用することができる効果を有する。従って、回路規模も小さくする効果を有する。
【００１４】
ここで、図2を用いて、本発明のDCDCコンバータの発振器1の構成を説明する。
図2は、本発明の実施形態におけるDCDCコンバータの発振器1の構成を示すブロック図である。図2に示すように、本発明のDCDCコンバータの発振器1は、入力切替ブロック21に検出信号FBと、信号Vi1とが入力される。検出信号FBは図1で説明した第三端子P3を介して入力される検出信号FBと同一である。信号Vi1は、図1で説明した軽負荷検出信号生成回路7から出力される信号Vi1と同一である。入力切替ブロック21は、選択信号200を出力し周波数可変ブロック23にその選択信号200が接続される。さらに周波数可変ブロック23は、過電流/軽負荷時基準電流設定ブロック22からの所定電圧Vref2が接続されている。周波数可変ブロック23から周波数設定信号201が発振ブロック24に接続している。発振ブロック24からは、クロック信号CLKが出力される。次に図2を用いて、DCDCコンバータの発振器1の動作について説明する。検出信号FBが低下し、信号Vi1よりも相対的に低くと、このとき入力切替ブロック21は、選択信号200に検出信号FBに相当する信号を出力する。周波数可変ブロック23は、選択信号200と、所定電圧Vref2とを比較し、検出信号FB≦所定電圧Vref2となると、周波数可変ブロック23内部の演算回路が動作し、周波数設定信号201がスイッチング周波数を下げるように発振ブロック24へ出力される。発振ブロック24は、所定周期からより長い周期がクロック信号CLKを発生させる。信号Vi1が低下して、検出信号FBよりも相対的に低くなると、それ以後の動作は、検出信号FBが低下したときと同様に、信号Vi1≦所定電圧Vref2となると、周波数可変ブロック23内部の演算回路が動作し、周波数設定信号201がスイッチング周波数を下げるように発振ブロック24へ出力される。また、通常動作として、過電流は重負荷時であるので、検出信号FBと、信号Vi1とが同時にさがることはないので、干渉しあうことはない。ただし、誤動作で同時に検出信号FBと、信号Vi1とが同時に下がった場合でも周波数を下げる方向に動作するので、出力電流Ioが増大して破壊されることはない。
【００１５】
次に、図3を用いて、本発明のDCDCコンバータの発振器1のスイッチング周波数低下させる手段を具体的に説明する。図３は、バイポーラトランジスタで構成した一実施例である。  図3に示すように、入力切替ブロック21に検出信号FBと、信号Vi1とが入力され、トランジスタQ3のベース端子（以後、ベース端子はBと記載する。）に検出信号FBが接続され、トランジスタQ4のBに信号Vi1が接続される。トランジスタQ3のエミッタ端子（以後、エミッタ端子はEと記載する。）と、トランジスタQ4のEとが接続され、さらに内部レギュレータ出力Vregからの定電流回路に接続された選択信号200が周波数可変ブロック23のトランジスタQ5のBに接続される。トランジスタQ3のコレクタ（以後、コレクタ端子はCと記載する。）と、トランジスタQ4のCはそれぞれグランド電位に接続されている。周波数可変ブロック23には、内部レギュレータ出力Vregが接続されている。内部レギュレータ出力Vregには、トランジスタQ7のE、トランジスタQ8のE、トランジスタQ10のE、トランジスタQ11のE、トランジスタQ12のC、トランジスタQ13のC、トランジスタQ17のE、トランジスタQ18のE、トランジスタQ25のE、トランジスタQ26のEとが接続されている。  トランジスタQ7 のCとBは接続され、トランジスタQ5のCとトランジスタQ8 のBとに接続されている。トランジスタQ5のEは、電圧/電流変換抵抗R1の一端子に接続され、電圧/電流変換抵抗R1の別端子はグランド電位に接続されている。  トランジスタQ8 のCには、トランジスタQ6 のCと、トランジスタQ10 のCとBと、トランジスタQ11のBとが接続されている。  トランジスタQ6のEは、電圧/電流変換抵抗R2の一端子に接続され、電圧/電流変換抵抗R2の別端子はグランド電位に接続されている。  トランジスタQ6のBと、トランジスタQ9 のEとが接続され、さらに、内部レギュレータ出力Vregからの定電流回路が接続されている。  トランジスタQ9のCは、グランド電位に接続されている。トランジスタQ9のBと、トランジスタQ20のBとが接続され、所定電圧Vref2に接続されている。  トランジスタQ20のCは、グランドに接続されている。  トランジスタQ11のCには、トランジスタQ12のBと、トランジスタQ13のBと、トランジスタQ14のCとが接続されている。トランジスタQ14のEは、グランド電位に接続されている。  トランジスタQ14のBは、トランジスタQ12のEと接続され、さらに、定電流回路100を通してグランド電位に接続されている。  トランジスタQ13のEには、トランジスタQ15のCと、トランジスタQ21のBとが接続されている。  トランジスタQ15のBには、トランジスタQ16のBとCと、トランジスタQ17のCとBと、トランジスタQ18のBとが接続されている。  トランジスタQ15のEと、トランジスタQ16のEとがグランド電位に接続されている。  トランジスタQ18のCには、トランジスタQ19のCが接続されている。  トランジスタQ19のEには、電圧/電流変換抵抗R3の一端子に接続され、電圧/電流変換抵抗R3の別端子はグランド電位に接続されている。  トランジスタQ19のBには、トランジスタQ20のEとが接続され、さらに、内部レギュレータ出力Vregからの定電流回路が接続されている。  トランジスタQ21のCには、トランジスタQ22のCとBとに接続され、さらに、内部レギュレータ出力Vregからの定電流回路が接続されている。  トランジスタQ21のEは、グランド電位に接続されている。  トランジスタQ22のEは、トラ��ジスタQ23のCとBと、トランジスタQ24のBとが接続され、さらに、内部レギュレータ出力Vregからの定電流回路が接続されている。  トランジスタQ23のEと、トランジスタQ24のEとは、グランド電位に接続されている。トランジスタQ24のCは、トランジスタQ25のCとBと、トランジスタQ26のBとが接続されている。  周波数設定信号201であるトランジスタQ26のCは、発振ブロック24に接続される。  周波数設定信号201は、周波数設定コンデンサCoscの一端子に接続され、さらに、トランジスタQ27のCと、比較器30の非反転入力端子とに接続されている。周波数設定コンデンサCoscの別端子は、グランド電位に接続されている。  比較器30の反転入力端子には、抵抗Rosc3の一端子と、内部レギュレータ出力Vregに接続される抵抗Rosc1の一端子と、グランド電位に接続される抵抗Rosc2の一端子とに接続されている。トランジスタQ28のCは、抵抗Rosc3の別端子に接続されている。  比較器30の出力には、トランジスタQ28のBと、トランジスタQ29のBとが接続されている。  トランジスタQ29のCは、トランジスタQ31のBと、インバータ32の入力とが接続され、さらに、内部レギュレータ出力Vregからの定電流回路が接続されている。インバータ32の出力は、クロック信号CLKである。  トランジスタQ31のCは、トランジスタQ30のCとBと、トランジスタQ27のBとに接続され、さらに、内部レギュレータ出力Vregからの定電流回路31が接続されている。  トランジスタQ27のEと、トランジスタQ28のEと、トランジスタQ29のEと、トランジスタQ30のEと、トランジスタQ31のEには、グランド電位に接続されている。
【００１６】
次に、図1、図2、図3および図4を用いて、本発明のスイッチング周波数を低下させる動作について説明する。  図4の左半分のタイミングチャート(1)は、軽負荷時の動作を示す。  図4の右半分のタイミングチャート(2)は、過電流時の動作を示す。  さらに、図4に示すAは、信号Vi1と、検出信号FBと、所定電圧Vref2とが、軽負荷時、通常動作時および過電流時における波形変化を示す図である。図４に示すBは、誤差信号Vcompの軽負荷時、通常動作時および過電流時における波形変化を示す図である。図４に示すCは、周波数設定信号201の充電電流Ioscの軽負荷時、通常動作時および過電流時における波形変化を示す図である。図４に示すDは、周波数設定信号201の軽負荷時、通常動作時および過電流時における充電電圧（Vosc）の変化を示す波形図である。図４に示すEは、比較器6の非反転入力端子の入力である電圧信号Vs2と、反転入力端子の入力である電圧信号Vs3とが、軽負荷時、通常動作時および過電流時における波形変化を示す図である。図４に示すFは、クロック信号CLKの軽負荷時、通常動作時および過電流時における波形変化を示す図である。図４に示すGは、図1におけるスイッチング制御信号PWMの軽負荷時、通常動作時および過電流時における波形変化を示す図である。
【００１７】
まず、軽負荷時における動作の説明を行う。
通常動作時から軽負荷時に移行すると、誤差信号Vcompが低下していく（図4(1)のB）。  これにより信号Vi1も低下を始め、そして、検出信号FBと所定電圧Vref2よりも低下する（図4(1)のAの点線400）。  トランジスタQ4が動作して選択信号200には、信号Vi1にトランジスタQ4のベース・エミッタ間電圧VBE（以後、VBEと記載する。）が足された電圧が印加される。従って、信号Vi1が選択される。  これにより、電圧/電流変換抵抗R1には選択信号200からトランジスタQ5のVBEだけ下がった電圧が印加される。トランジスタQ4のVBEと、トランジスタQ5のVBEはほぼ等しいため、電圧/電流変換抵抗R1には、信号Vi1と同じ値の電圧が印加される。  よって、トランジスタQ5のCに流れる電流I1は、トランジスタQ5のベース電流がほぼ無視できるので、
I1=Vi1/ R1  ―――――  (1)
トランジスタQ7のCにはI1が流れ、トランジスタQ7とトランジスタQ8は、カレントミラーを構成しているため、トランジスタQ8のCにはI1と同じ電流が流れる。  一方、トランジスタQ9のBには、所定電圧Vref2が印加されているため、トランジスタQ6のB（信号202）には、所定電圧Vref2にトランジスタQ9のVBEが足された電圧が印加される。これにより、電圧/電流変換抵抗R2には信号202からトランジスタQ6のVBEだけ下がった電圧が印加される。トランジスタQ6のVBEと、トランジスタQ9のVBEはほぼ等しいため、電圧/電流変換抵抗R2には、所定電圧Vref2と同じ値の電圧が印加される。よって、トランジスタQ6のCに流れる電流I2は、トランジスタQ6のベース電流がほぼ無視できるので、
I2=Vref2/ R2  ―――――  (2)
従って、トランジスタQ10のCには、I2からI1を引いた電流が流れる。さらに、トランジスタQ10と、トランジスタQ11はカレントミラーを構成しているため、トランジスタQ11のCに流れるI3は、
I3=I2-I1  ―――――  (3)
なお、R1とR2とは、抵抗値を等しくする必要がある。  これにより、(1)式、(2)式を(3)式に代入するとI3=（Vref2-Vi1）/R1となり、上述したように、所定電圧Vref2と信号Vi1との電圧比較を直接行うことと同等となる。 また、I4はIconstと等しい。
I4=Iconst  ―――――  (4)
さらに、トランジスタQ20のBには、所定電圧Vref2が印加されている。  トランジスタQ19のBは、所定電圧Vref2にトランジスタQ20のVBEが足された電圧が印加される。
これにより、電圧/電流変換抵抗R3にはトランジスタQ19のBの電圧からトランジスタQ20のVBEだけ下がった電圧が印加される。トランジスタQ19のVBEと、トランジスタQ20のVBEはほぼ等しいため、電圧/電流変換抵抗R3には、所定電圧Vref2と同じ値の電圧が印加される。  また、トランジスタQ17と、トランジスタQ18とがカレントミラーを構成しているため、トランジスタQ17のCを流れる電流と、トランジスタQ18のCを流れる電流は等しい。  さらに、トランジスタQ15と、トランジスタQ16とがカレントミラーを構成しているため、トランジスタQ16のCを流れる電流と、トランジスタQ15のCを流れる電流I6は等しい。  従って、トランジスタQ18のCに流れる電流がI6と等しくなる。  また、図3から明らかなように、トランジスタQ18のCに流れる電流と、トランジスタQ19に流れる電流は等しい。  ゆえに、トランジスタQ19のCに流れる電流がI6と等しくなる。  従って、
I6=Vref2/R3  ―――――  (5)
トランジスタQ21のBの電流は無視できるので、
I5=I6  ―――――  (6)
図3のブロック33は、電流の乗除算演算回路を構成しているため、トランジスタQ21のCに流れる電流Ifdnは、次の関係式が成立する。
Ifdn=I3*I4/I5  ―――――  (7)
次に、充電電流Ioscを求める計算式を示す。  まず、トランジスタQ22のCにはI11からIfdnを引いた電流が流れる。  さらに、トランジスタQ23のCには、I12とトランジスタQ22のCに流れる電流とを足した電流が流れる。  そして、トランジスタQ23と、トランジスタQ24とがカレントミラーを構成しているため、トランジスタQ23のCを流れる電流と、トランジスタQ24のCを流れる電流が等しくなる。またさらに、トランジスタQ25のCと、トランジスタQ26とがカレントミラーを構成しているため、トランジスタQ25のCを流れる電流と、トランジスタQ26のCを流れる電流Ioscが等しくなる。  図3から明らかなように、トランジスタQ24のCを流れる電流と、トランジスタQ25のCを流れる電流が等しい。  ゆえに、
Iosc=I12+（I11-Ifdn）―――――  (8)
従って、Ifdnが大きくなれば、I11-Ifdnは小さくなるので、Ioscは、小さくなる。また、もしIfdnがI11よりも大きくなった場合でもトランジスタQ22はダイオード構成であるため、I12から引き抜くことがないため、Ioscの最小値はI12であり、図4(1)のCの区間Qのように一定となり、発振周波数の下限値を設定できる。
(8)式に(7)式を代入すると、
Iosc=I12+（I11- I3*I4/I5）―――――  (9)
さらに、(9)式に(3)式を代入すると、
Iosc=I12+{I11-（I2-I1）*I4/I5} ―――――  (10)
ここで、通常動作時においては、信号Vi1＞所定電圧Vref2であるので、I1がI2よりも大きくなる。（R1=R2に設定している。）  I1≧I2のときは、回路動作上、トランジスタQ8のCが内部レギュレータ出力Vregとほぼ同じ電圧となってしまうため、I3≒0となる。このとき、Iosc=I12+I11となる。軽負荷時になると、I1＜I2となり、I3が流れ出す。従って、(10)式の｛I11-（I2-I1）*I4/I5｝がI11よりも小さくなるので、周波数設定信号201の充電電流Ioscは、減少に転じる（図4(1)のCの区間R）。
これにより、図3の発振ブロック24の周波数設定コンデンサCoscの充電電圧Voscの登り時間（以下、ライズタイムと記載する。）が長くなる。  そして、充電電圧Voscが、上限のしきい値（Vr1）に達するとクロック信号CLKがHigh電圧となる（以後、H電圧と記載する。）（図4(1)のF）。このとき、トランジスタQ31のBには、Low電圧が入力されるため、トランジスタQ31はオフするため、トランジスタQ30とトランジスタQ27からなるカレントミラー回路が動作する。そのため、定電流回路31と同じ電流値の電流を周波数設定信号201からトランジスタQ27のCを通してグランド端子に流す。このとき、充電電圧Voscを下げる必要があるので定電流回路31の電流値は、充電電流Ioscの電流値よりも大きくする必要がある。この充電電圧Voscの下り時間（以後、フォールタイムと記載する。）が、クロック信号CLKのH電圧の長さとなるからである。さらに、クロック信号CLKは、次段のパルス幅変調回路2のR-Sフリップ・フロップに入力されるので、クロック信号CLKのH電圧の長さを長くする必要はない。従って、通常、定電流回路31の電流値は、充電電流Ioscの電流値の10倍程度に設定する。充電電圧Voscが下限のしきい値（Vr2）に達するとクロック信号CLKがLow電圧となる（以後、L電圧と記載する。）（図4(1)のF）。これにより、比較器30の出力はLowレベルとなるため、トランジスタQ28はオフし、さらにトランジスタQ31がオンし、トランジスタQ27とトランジスタQ30からなるカレントミラーは動作しなくなるため、周波数設定コンデンサCoscは充電電流Ioscで充電し始める。従って、充電電流Ioscが小さくなれば、充電電圧Voscのライズタイムが長くなり、次のクロック信号CLKがL電圧からH電圧になる時間（L電圧を保持している時間）が長くなるので、周波数が低下する。
【００１８】
次に、過電流時における動作の説明を行う。通常動作時から過電流時に移行すると、出力電圧Voが低下するため、検出信号FBが低下していく（図4(2)のA）。検出信号FBが所定電圧Vref2よりも低下する（図4(2)のAの点線401）。トランジスタQ4が動作して選択信号200には、検出信号FBにトランジスタQ4のVBEが足された電圧が印加される。従って、検出信号FBが選択される。これにより、電圧/電流変換抵抗R1には選択信号200からトランジスタQ5のVBEだけ下がった電圧が印加される。トランジスタQ3のVBEと、トランジスタQ5のVBEはほぼ等しいため、電圧/電流変換抵抗R1には、検出信号FBと同じ値の電圧が印加される。よって、トランジスタQ5のCに流れる電流I1は、トランジスタQ5のベース電流がほぼ無視できるので、
I1=FB/ R1  ―――――  (11)
これ以後の動作は、上述した軽負荷時の動作と同様である。従って、(10)式より、過電流時になり検出信号FBが低下すると、I1＜I2となり、I3が流れ出す。よって、(10)式の｛I11-（I2-I1）*I4/I5｝がI11よりも小さくなるので、周波数設定信号201の充電電流Ioscは、減少に転じる（図4(2)のCの区間T）。
また、もしIfdnがI11よりも大きくなった場合でもトランジスタQ22はダイオード構成であるため、I12から引き抜くことがないため、Ioscの最小値はI12であり、図4(2)のCの区間Uのように一定となり、発振周波数の下限値となる。これによって、図2のように入力切替ブロック21を設けることにより、一つの周波数可変ブロック23で、軽負荷時および過電流時の二つの異なった周波数可変動作を可能にする。当然ことながら、軽負荷時用の周波数可変ブロックと、過電流時用の周波数可変ブロックとを別々に設ける必要がなく、回路構成が簡単になる効果を有する。さらに、半導体集積回路化をすれば、回路規模の縮小ができるため、チップサイズを縮小でき、DCDCコンバータのコストダウン及び軽負荷時の省電力化に貢献できる。また、(10)式に、(1)式、(2)式、(4)式、(5)式および(6)式を代入すると、
Iosc=I12+{I11-（Vref2/R1-Vi1/R2）*Iconst/(Vref2/R3)}  ―――――  (12)
さらに、上述したようにR1=R2であり、(12)式を整理すると、
Iosc=I12+{I11-（Vref2-Vi1）*Iconst/Vref2} *R3/R1  ―――――  (13)
(13)式からわかるように、I11、I12およびIconstは定数であり、R1が分母で、R3が分子にある比の関係となるので、電流変換抵抗R1、電流変換抵抗R2および電流変換抵抗R3を同じ種類の抵抗で構成することで、温度特性およびばらつきは打消し合う。従って、充電電流Ioscは、温度特性およびばらつきを持たない。よって、温度特性およびばらつきを持たない周波数可変動作を実現する特徴も有している。
【００１９】
以上の説明で明らかなように、本発明のスイッチング方式DCDCコンバータは、一つの発振器で、軽負荷時および過電流時の二つの異なった周波数可変動作を実現することができ、DCDCコンバータのコストダウン及び軽負荷時の省電力化に貢献できる。さらに、温度特性およびばらつきを持たない周波数可変動作を実現できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第一実施形態に係わるスイッチング方式DCDCコンバータの構成を示す図。
【図２】発振器内部を示した回路ブロック図。
【図３】発振器内部の具体的な回路構成を示した図。
【図４】本発明の実施形態を説明するためのタイミングチャートを示した図。
【符号の説明】
【００２１】
1 発振器
2 パルス幅変調回路
3  R-Sフリップ・フロップ
4  NOR回路
5  駆動回路
6  比較器
7  軽負荷検出信号生成回路
8  電圧・電流変換回路
10  OCPクランプ回路
11  誤差増幅器
12  スイッチング方式DCDCコンバータ用制御半導体集積回路
21  入力切替ブロック
22  過電流/軽負荷時基準電流設定ブロック
23  周波数可変ブロック
24  発振ブロック
Vcc  電源電圧
P1  第一の端子
P2  第二の端子
P3  第三の端子
Ib  ベース制御電流
L1  エネルギー蓄積用コイル
C1  平滑用コンデンサ
D1  ショットキーバリアダイオード
Vo  出力電圧
Io  出力電流
FB  検出信号
Q1  スイッチングトランジスタ
Q2  電流検出用スイッチングトランジスタ
【図１】
0004952936.tif 000002
【図２】
0004952936.tif 000003
【図３】
0004952936.tif 000004
【図４】
0004952936.tif 000005