(57)【特許請求の範囲】
【請求項１】
直交変調信号が入力され、入力された前記直交変調信号から同相あるいは直交信号を検波することによって、第１コンバージョン信号を生成する第１信号処理ユニットと、
直交変調信号が入力され、入力された前記直交変調信号から前記第１コンバージョン信号と略９０度の位相差を持つ信号を検波することによって、第２コンバージョン信号を生成する第２信号処理ユニットと、
前記第１コンバージョン信号が供給されることにより、受信開始信号を生成する信号レベル検出ユニットと、を備え、
前記直交変調信号の入力の以前に、前記第１信号処理ユニットは活性状態に制御される一方、前記第２信号処理ユニットは低消費電力状態に制御され、
前記直交変調信号の入力の後に、前記信号レベル検出ユニットから生成される前記受信開始信号に応答して、前記第２信号処理ユニットは前記低消費電力状態から活性状態に制御されることを特徴とする受信装置。
【請求項２】
前記直交変調信号はペイロードデータと前記ペイロードデータに先行するプリアンブルとヘッダーとを含むパケット・データであり、
前記信号レベル検出ユニットは前記プリアンブルの信号を検出することにより、前記受信開始信号を生成することを特徴とする請求項１に記載の受信装置。
【請求項３】
前記パケット・データは無線ＬＡＮによる転送データであることを特徴とする請求項２に記載の受信装置。
【請求項４】
前記無線ＬＡＮはＩＥＥＥ８０２．１１ａとＩＥＥＥ８０２．１１ｂ、１１ｇ、１１ｎとのいずれかの規格に基づくものであることを特徴とする請求項３に記載の受信装置。
【請求項５】
前記受信開始信号はロジック信号であり、前記第２信号処理ユニットの前記活性状態と前記低消費電力状態とは、前記受信開始信号の前記ロジック信号のレベルによって制御されることを特徴とする請求項１記載の受信装置。
【請求項６】
前記第１信号処理ユニットの前記活性状態は前記第１信号処理ユニットへの電源電圧の供給によりなされ、前記第２信号処理ユニットの前記低消費電力状態は前記第２信号処理ユニットへの電源電圧の遮断によりなされ、前記受信開始信号に応答する前記第２信号処理ユニットの前記低消費電力状態から前記活性状態への制御は前記第２信号処理ユニットへの電源電圧の供給によりなされることを特徴とする請求項１に記載の受信装置。
【請求項７】
前記第１信号処理ユニットは、第１受信ミキサと、第１チャネルフィルタと、第１可変利得増幅器と、から構成され、
前記第２信号処理ユニットは、第２受信ミキサと、第２チャネルフィルタと、第２可変利得増幅器と、から構成されることを特徴とする請求項１記載の受信装置。
【請求項８】
前記第１信号処理ユニットは、第１受信ミキサと、第１チャネルフィルタと、第１可変利得増幅器と、第１Ａ／Ｄ変換器と、から構成され、
前記第２信号処理ユニットは、第２受信ミキサと、第２チャネルフィルタと、第２可変利得増幅器と、第２Ａ／Ｄ変換器と、から構成されることを特徴とする請求項１記載の受信装置。
【請求項９】
前記信号レベル検出ユニットは、前記第1信号処理ユニットの前記第１Ａ／Ｄ変換器から供給される前記第１コンバージョン信号のレベルを測定し、その測定結果に基づき、前記第１可変利得増幅器と前記第２可変利得増幅器の増幅率を制御することを特徴とする請求項８に記載の受信装置。
【請求項１０】
直交変調信号が入力され、入力された前記直交変調信号から同相あるいは直交信号を検波することによって、第１コンバージョン信号を生成する第１信号処理ユニットから入力される第１アナログ信号をＡ／Ｄ変換する第１Ａ／Ｄ変換器と、
直交変調信号が入力され、入力された前記直交変調信号から前記第１コンバージョン信号と略９０度の位相差を持つ信号を検波することによって、第２コンバージョン信号を生成する第２信号処理ユニットから入力される第２アナログ信号をＡ／Ｄ変換する第２Ａ／Ｄ変換器と、
前記第１コンバージョン信号が供給されることにより、受信開始信号を生成する信号レベル検出ユニットと、を備え、
前記第1アナログ信号の入力の以前に、前記第１Ａ／Ｄ変換器は活性状態に制御される一方、前記第２Ａ／Ｄ変換器は低消費電力状態に制御され、
前記第１アナログ信号の入力の後に、前記信号レベル検出ユニットから生成される前記受信開始信号に応答して、前記第２Ａ／Ｄ変換器は前記低消費電力状態から活性状態に制御されることを特徴とする受信装置。
【請求項１１】
前記直交変調信号はペイロードデータと前記ペイロードデータに先行するプリアンブルとヘッダーとを含むパケット・データであり、
前記信号レベル検出ユニットは前記プリアンブルの信号を検出することにより、前記受信開始信号を生成することを特徴とする請求項１０に記載の受信装置。
【請求項１２】
前記パケット・データは無線ＬＡＮによる転送データであることを特徴とする請求項１１に記載の受信装置。
【請求項１３】
前記無線ＬＡＮはＩＥＥＥ８０２．１１ａとＩＥＥＥ８０２．１１ｂ、１１ｇ、１１ｎとのいずれかの規格に基づくものであることを特徴とする請求項１２に記載の受信装置。
【請求項１４】
前記受信開始信号はロジック信号であり、前記第２Ａ／Ｄ変換機の前記活性状態と前記低消費電力状態とは、前記受信開始信号の前記ロジック信号のレベルによって制御されることを特徴とする請求項１０記載の受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は受信装置およびその動作方法に関し、特に受信待機時の低消費電力化を実現するのに有益な技術に関するものである。
【背景技術】
【０００２】
広帯域無線通信への要求のため、現行のＩＥＥＥ８０２．１１ｂの無線ＬＡＮシステムと比較して、直交周波数分割多重(ＯＦＤＭ)に基づく新規な無線ＬＡＮの規格としてＩＥＥＥ８０２．１１ａは略５倍のデータレートと少なくとも２０倍のオーバーオールシステム容量とを提供するものである。尚、ＯＦＤＭは、Orthogonal Frequency Division Multiplexの略である。また、ＬＡＮは、Local Area Networkの略である。
【０００３】
下記非特許文献１には、ＩＥＥＥ８０２．１１ａの無線ＬＡＮシステムが物理層(ＰＨＹ)とメディアアクセス層(ＭＡＣ)とで構成され、この物理層は直交周波数分割多重(ＯＦＤＭ)に基づいていることが記載されている。多重キャリアを使用した変調技術はマルチパスの効果を緩和して、ＯＦＤＭは正確な周波数で分離された多重キャリアにデータを分散するものである。
【０００４】
この下記非特許文献１には、８０２．１１ａ無線ＬＡＮシステムをＣＭＯＳ・ＲＦトランシーバーチップとディジタルベースバンドチップとで構成することが記載されている。このＲＦトランシーバーのレシーバーとトランスミッターのアーキテクチャーとでは、ダイレクトコンバージョンではなく、デュアルコンバージョンが採用されている。レシーバーでダウンコンバートされた受信ベースバンド信号Ｉ、Ｑは、オフチップ受動ＬＣチャンネル選択フィルタを介して、プログラマブルゲインアンプ(ＰＧＡ)で増幅される。２個のプログラマブルゲインアンプの出力のＤＣオフセットは、２個の６ビットＤ／Ａ変換器によってキャンセルされる。ＤＣオフセットのキャンセル、自動利得制御(ＡＧＣ)、周波数オフセットのキャンセル、タイミングオフセットのキャンセル、受信信号強度表示器(ＲＳＳＩ)は、ベースバンドチップのディジタルアルゴリズムによって実現される。
【０００５】
ディジタルベースバンドチップでは、ＲＦトランシーバーのレシーバーからの受信ベースバンド信号Ｉ、ＱはＡ／Ｄ変換器に供給され、Ａ／Ｄ変換器の出力のディジタル信号は２個のＦＩＲフィルタを介して自動相関器に供給される。Ａ／Ｄ変換器の出力と自動相関器の出力とは信号検出・ＡＧＣユニットに供給され、このユニットの出力によってアナログレシーバーのＤＣオフセットとゲインとのキャリブレーションが実行される。自動利得制御(ＡＧＣ)は隣接チャンネル妨害と受信ＯＦＤＭシンボルのピーク値、およびフェージングによる振幅変動に対し、Ａ／Ｄ変換器入力が飽和しない範囲内で受信信号が最大となるように受信器の利得を制御する。８０２．１１ａでの自動利得制御(ＡＧＣ)のための略４マイクロ秒と比較的短い時間は、ディジタル電力測定からアナログゲイン調整への高速ループを要求する。信号検出と周波数オフセット評価とシンボルタイミングとは、プリアンブルに供給される周期トレーニングシンボルの自動相関に全て依存している。各周期が０．８マイクロ秒の１０周期のショートプリアンブルシンボルは、フレーム(バースト)の存在を検出して、周波数ローテータに供給されるキャリア周波数を計算して、シンボルタイミングを評価するために、使用される。各周期が４マイクロ秒と長いトレーニングＯＦＤＭシンボルの２周期であるロングプリアンブルシンボルは、平均化され、高速フーリェ変換(ＦＦＴ)され、フィルタリングされる。Ａ／Ｄ変換器の出力でのディジタル信号は、１個のＦＩＲフィルタ、ＤＣオフセット除去ユニット、周波数ローテータ、高速フーリェ変換器(ＦＦＴ)、チャンネル選択フィルタ、ビダビデコーダに供給されて、ビダビデコーダの出力からはメディアアクセス層(ＭＡＣ)への受信データが生成される。また、高速フーリェ変換器(ＦＦＴ)は、トランスミッターのための逆高速フーリェ変換器(ＩＦＦＴ)とハードウェアを共有している。
【０００６】
また、下記非特許文献２には、ＩＥＥＥ８０２．１１ｂ／ｇの規格に対応する２．４１２〜２．４８４ＧＨｚの第１周波数帯域とＩＥＥＥ８０２．１１ａの規格に対応する４．９２〜５．８０５ＭＨｚの第２周波数帯域とをカバーする無線ＬＡＮトランシーバーが記載されている。低コスト、低消費電力、設計複雑性、高集積密度の好適性、大量生産性の理由から、このトランシーバーは、ＣＭＯＳプロセスのシングルチップ・デュアルバンドダイレクトコンバージョン・アーキテクチャーを採用している。
【０００７】
一方、下記特許文献１には、無線周波数信号の受信信号強度を検知する検知回路と、信号強度の検知結果に応答してアナログ部の中間周波信号処理部の通電を制御する通電制御回路とディジタル復調ユニットとへの動作クロックの供給を制御する動作クロック制御回路とを具備して受信待機時の消費電力を削減した無線ＬＡＮ装置が記載されている。
【０００８】
【非特許文献１】Ｔｅｒｅｓａ  Ｈ．  Ｍｅｎｇ  ｅｔ  ａｌ，  “Ｄｅｓｉｇｎ  ａｎｄ  Ｉｍｐｌｅｍｅｎｔａｉｏｎ  ｏｆ  ａｎ  Ａｌｌ−ＣＭＯＳ  ８０２．１１ａ  Ｗｉｒｅｌｅｓｓ  ＬＡＮ  Ｃｈｉｐｓｅｔｓ”，  ＩＥＥＥ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｍａｇａｚｉｎｅ，  Ａｕｇｕｓｔ  ２００３，  ＰＰ．１６０−１６８．
【非特許文献２】Ｐｅｎｇｆｅｉ  Ｚｈａｎｇ  ｅｔ  ａｌ，  “Ａ  Ｓｉｎｇｌｅ−Ｃｈｉｐ  Ｄｕａｌ−Ｂａｎｄ  Ｄｉｒｅｃｔ−Ｃｏｎｖｅｒｓｉｏｎ  ＩＥＥＥ  ８０２．１１ａ／ｂ／ｇ  ＷＬＡＮ  Ｔｒａｎｓｃｅｉｖｅｒ  ｉｎ  ０．１８−μｍ  ＣＭＯＳ”，  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．４０，  ＮＯ．９，  ＳＥＰＴＥＭＢＥＲ  ２００５，  ＰＰ．１９３２−１９３９．
【特許文献１】特開２００６−０２０２５４号  公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
無線ＬＡＮは、現在、ノート型ＰＣ等の様々なバッテリー動作のモバイル機器に搭載されている。従って、バッテリー動作のモバイル機器を長時間動作させるためには、モバイル機器の低消費電力化が必要となる。
【００１０】
また、例えば無線ＬＡＮのＩＥＥＥ８０２．１１ａは、データ・パケットの通信に特化した規格である。従って、いつ到来するか予測できないパケットを受信するためには、受信装置は常に受信可能な状態に設定されるのが一般的である。通常、無線ＬＡＮでは、送受信状態よりもパケットが到来しない待機期間の方が長いので、待機期間の受信装置の消費電力低減が重要である。
【００１１】
従って、上記特許文献１に記載された無線ＬＡＮ装置によれば、受信信号強度検知回路と通電制御回路と動作クロック制御回路とを具備することによって受信待機時での中間周波信号処理部とディジタル復調ユニットの受信待機時での消費電力を削減することができる。しかし、より長い動作時間を得るためには、更なる消費電力削減が必要である。
【００１２】
従って、本発明の目的とするところは、受信装置の受信待機時の低消費電力化を可能とすることにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本発明の実施の形態による受信装置では、直交変調信号が入力され、入力された前記直交変調信号から同相あるいは直交信号を検波することによって、第１コンバージョン信号を生成する第１信号処理ユニットと、直交変調信号が入力され、入力された前記直交変調信号から前記第１コンバージョン信号と略９０度の位相差を持つ信号を検波することによって、第２コンバージョン信号を生成する第２信号処理ユニットと、前記第１コンバージョン信号が供給されることにより、受信開始信号を生成する信号レベル検出ユニットと、を備え、前記直交変調信号の入力の以前に、前記第１信号処理ユニットは活性状態に制御される一方、前記第２信号処理ユニットは低消費電力状態に制御され、前記直交変調信号の入力の後に、前記信号レベル検出ユニットから生成される前記受信開始信号に応答して、前記第２信号処理ユニットは前記低消費電力状態から活性状態に制御される(図１参照)。
【００１５】
また、別の実施の形態による受信装置では、直交変調信号が入力され、入力された前記直交変調信号から同相あるいは直交信号を検波することによって、第１コンバージョン信号を生成する第１信号処理ユニットから入力される第１アナログ信号をＡ／Ｄ変換する第１Ａ／Ｄ変換器と、直交変調信号が入力され、入力された前記直交変調信号から前記第１コンバージョン信号と略９０度の位相差を持つ信号を検波することによって、第２コンバージョン信号を生成する第２信号処理ユニットから入力される第２アナログ信号をＡ／Ｄ変換する第２Ａ／Ｄ変換器と、前記第１コンバージョン信号が供給されることにより、受信開始信号を生成する信号レベル検出ユニットと、を備え、前記第1アナログ信号の入力の以前に、前記第１Ａ／Ｄ変換器は活性状態に制御される一方、前記第２Ａ／Ｄ変換器は低消費電力状態に制御され、前記第１アナログ信号の入力の後に、前記信号レベル検出ユニットから生成される前記受信開始信号に応答して、前記第２Ａ／Ｄ変換器は前記低消費電力状態から活性状態に制御される(図１参照)。
【発明の効果】
【００１９】
本発明によれば、受信装置の受信待機時の低消費電力化を可能とすることができる。
【発明を実施するための最良の形態】
【００２０】
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２１】
〔１〕本発明の代表的な実施の形態による受信装置は、低雑音増幅器(３)と、ローカル信号生成器(５)と、第１受信ミキサ(８)と、第２受信ミキサ(９)と、第１可変利得増幅器(１２)と、第２可変利得増幅器(１３)と、第１Ａ／Ｄ変換器(１４)と、第２Ａ／Ｄ変換器(１５)と、信号レベル検出ユニット(１６)とを具備する。
【００２２】
前記低雑音増幅器(３)は、アンテナ(１)によって受信されたＲＦ受信信号を増幅することによってＲＦ増幅信号を生成する。
【００２３】
前記ローカル信号生成器(５)は、互いに略９０度の位相差を持つ第１ローカル信号と第２ローカル信号とを生成する。
【００２４】
前記第１受信ミキサ(８)は、前記低雑音増幅器からの前記ＲＦ増幅信号と前記ローカル信号生成器からの前記第１ローカル信号とから、第１コンバージョン信号を生成する。
【００２５】
前記第２受信ミキサ(９)は、前記低雑音増幅器からの前記ＲＦ増幅信号と前記ローカル信号生成器からの前記第２ローカル信号とから、前記第１コンバージョン信号と略９０度の位相差を持つ第２コンバージョン信号を生成する。
【００２６】
前記第１受信ミキサからの前記第１コンバージョン信号は、前記第１可変利得増幅器(１２)を介して前記第１Ａ／Ｄ変換器(１４)の入力端子に供給される。
【００２７】
前記第２受信ミキサからの前記第２コンバージョン信号は、前記第２可変利得増幅器(１３)を介して前記第２Ａ／Ｄ変換器(１５)の入力端子に供給される。
【００２８】
前記第１Ａ／Ｄ変換器の出力端子から第１ディジタル変換信号が生成され、前記第２Ａ／Ｄ変換器の出力端子から第２ディジタル変換信号が生成される。
【００２９】
前記信号レベル検出ユニット(１６)の入力端子に少なくとも前記第１Ａ／Ｄ変換器(１４)の前記入力端子および前記出力端子のいずれか一方の検出信号が供給されることによって、前記信号レベル検出ユニットの出力端子より受信開始信号(２１)が生成される。
【００３０】
前記アンテナによる前記ＲＦ受信信号の受信の以前に、前記第１受信ミキサと前記第１可変利得増幅器と前記第１Ａ／Ｄ変換器とを含む第１信号処理ユニット(２２)は活性状態に制御される一方、前記第２受信ミキサと前記第２可変利得増幅器と前記第２Ａ／Ｄ変換器とを含む第２信号処理ユニット(２３)は低消費電力状態に制御される。
【００３１】
前記アンテナによる前記ＲＦ受信信号の受信の後に、前記信号レベル検出ユニット(１６)から生成される前記受信開始信号(２１)に応答して前記第２信号処理ユニット(２３)は前記低消費電力状態から活性状態に制御されることを特徴とするものである(図１参照)。
【００３２】
前記実施の形態によれば、受信待機状態で前記第２信号処理ユニット(２３)は低消費電力の非活性状態に制御されるので、受信装置の受信待機時の低消費電力化を可能とすることができる。
【００３３】
好適な実施の形態では、前記低雑音増幅器(３)により増幅される前記ＲＦ受信信号はペイロードデータと前記ペイロードデータに先行するプリアンブルとヘッダーとを含むパケット・データ(３０)である(図２参照)。
【００３４】
前記信号レベル検出ユニット(１６)は前記検出信号として前記プリアンブルの信号を検出することにより、前記受信開始信号(２１)を生成する。
【００３５】
より好適な実施の形態では、前記第１受信ミキサ(８)から生成される前記第１コンバージョン信号と前記第２受信ミキサ(９)から生成される前記第２コンバージョン信号とはそれぞれベースハンド信号であって、前記第１受信ミキサと前記第２受信ミキサとはダイレクトダウンコンバージョンミキサを構成する。
【００３６】
更により好適な実施の形態では、前記パケット・データ(３０)は無線ＬＡＮによる転送データである(図２参照)。
【００３７】
具体的な一つの実施の形態では、前記無線ＬＡＮはＩＥＥＥ８０２．１１ａとＩＥＥＥ８０２．１１ｂとＩＥＥＥ８０２．１１ｇとＩＥＥＥ８０２．１１ｎとのいずれかの規格に基づくものである。
【００３８】
他の具体的な一つの実施の形態では、前記信号レベル検出ユニット(１６)には前記第１Ａ／Ｄ変換器(１４)の前記出力端子の信号のみが前記検出信号として供給される。
【００３９】
更に他の具体的な一つの実施の形態では、前記信号レベル検出ユニット(１６)は前記第１Ａ／Ｄ変換器(１４)の前記出力端子の信号レベルを測定して、当該測定結果に基づき前記低雑音増幅器(３)と前記第１可変利得増幅器(１２)と前記第２可変利得増幅器(１３)との増幅率を制御するものである。
【００４０】
また更に他の具体的な一つの実施の形態では、前記受信開始信号(２１)はロジック信号であり、前記第２信号処理ユニット(２３)の前記活性状態と前記低消費電力状態とは、前記受信開始信号(２１)の前記ロジック信号のレベルによって制御されるものである。
【００４１】
最も具体的な一つの実施の形態では、前記第１信号処理ユニット(２２)の前記活性状態は前記第１信号処理ユニットへの電源電圧の供給によりなされ、前記第２信号処理ユニット(２３)の前記低消費電力状態は前記第２信号処理ユニットへの電源電圧の遮断によりなされ、前記受信開始信号(２１)に応答する前記第２信号処理ユニット(２３)の前記低消費電力状態から前記活性状態への制御は前記第２信号処理ユニットへの電源電圧の供給によりなされるものである。
【００４２】
〔２〕本発明の別の観点の代表的な実施の形態による受信装置は、低雑音増幅器(３)と、ローカル信号生成器(５)と、第１受信ミキサ(８)と、第２受信ミキサ(９)と、第１可変利得増幅器(１２)と、第２可変利得増幅器(１３)と、第１Ａ／Ｄ変換器(１４)と、第２Ａ／Ｄ変換器(１５)と、信号処理ユニット(１７、１８)と、信号レベル検出ユニット(１６)とを具備する。
【００４３】
前記受信装置の動作方法では、下記の動作が実行される。
【００４４】
前記低雑音増幅器(３)は、アンテナ(１)によって受信されたＲＦ受信信号を増幅することによってＲＦ増幅信号を生成する。
【００４５】
前記ローカル信号生成器(５)は、互いに略９０度の位相差を持つ第１ローカル信号と第２ローカル信号とを生成する。
【００４６】
前記第１受信ミキサ(８)は、前記低雑音増幅器からの前記ＲＦ増幅信号と前記ローカル信号生成器からの前記第１ローカル信号とから、第１コンバージョン信号を生成する。
【００４７】
前記第２受信ミキサ(９)は、前記低雑音増幅器からの前記ＲＦ増幅信号と前記ローカル信号生成器からの前記第２ローカル信号とから、前記第１コンバージョン信号と略９０度の位相差を持つ第２コンバージョン信号を生成する。
【００４８】
前記第１受信ミキサからの前記第１コンバージョン信号は、前記第１可変利得増幅器(１２)を介して前記第１Ａ／Ｄ変換器(１４)の入力端子に供給される。
【００４９】
前記第２受信ミキサからの前記第２コンバージョン信号は、前記第２可変利得増幅器(１３)を介して前記第２Ａ／Ｄ変換器(１５)の入力端子に供給される。
【００５０】
前記第１Ａ／Ｄ変換器の出力端子からの第１ディジタル変換信号と前記第２Ａ／Ｄ変換器の出力端子からの第２ディジタル変換信号とは、前記信号処理ユニット(１７、１８)に供給される。
【００５１】
前記信号レベル検出ユニット(１６)の入力端子に少なくとも前記第１Ａ／Ｄ変換器(１４)の前記入力端子および前記出力端子のいずれか一方の検出信号が供給されることによって、前記信号レベル検出ユニットの出力端子より受信開始信号(２１)が生成される。
【００５２】
前記アンテナによる前記ＲＦ受信信号の受信の以前に、前記第１受信ミキサと前記第１可変利得増幅器と前記第１Ａ／Ｄ変換器とを含む第１信号処理ユニット(２２)は活性状態に制御される一方、前記第２受信ミキサと前記第２可変利得増幅器と前記第２Ａ／Ｄ変換器とを含む第２信号処理ユニット(２３)は低消費電力状態に制御される。
【００５３】
前記アンテナによる前記ＲＦ受信信号の受信の後に、前記信号レベル検出ユニット(１６)から生成される前記受信開始信号(２１)に応答して前記第２信号処理ユニット(２３)は前記低消費電力状態から活性状態に制御されることを特徴とするものである(図１参照)。
【００５４】
前記実施の形態によれば、受信待機状態で前記第２信号処理ユニット(２３)は低消費電力の非活性状態に制御されるので、受信装置の低消費電力化を可能とすることができる。
【００５５】
《実施の形態の説明》
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【００５６】
《無線ＬＡＮの受信装置の構成》
以下に、本発明の第１の実施の形態を、図１および図２を用いて説明する。
【００５７】
図１は、本発明の原理的を説明するための本発明の第１の実施の形態による無線ＬＡＮの受信装置(レシーバー)の構成を示す図である。
【００５８】
図１に示す無線ＬＡＮの受信装置は、アンテナ１と、フロントエンドモジュール(ＦＥＭ：Front End Module)２と、低雑音増幅器(ＬＮＡ：Low Noise Amplifier)３と、ローカル発振器４と、９０度移相器５と、Ｉ(In Phase)信号処理ユニット２２と、Ｑ(Quadrature Phase)信号処理ユニット２３と、信号レベル検出ユニット１６と、同期ユニット１７と、復調ユニット１８とを具備している。図１の無線ＬＡＮの受信装置で、ローカル発振器４から生成されるローカル発振信号に応答して９０度移相器５は互いに９０度の位相差を持ったＩローカル信号とＱローカル信号とをＩ信号処理ユニット２２のＩ信号受信ミキサ８とＱ信号処理ユニット２３のＱ信号ミキサ９とにそれぞれ供給する。アンテナ１で受信されて、フロントエンドモジュール２と低雑音増幅器３とを介してＩ信号受信ミキサ８の一方の入力端子とＱ信号ミキサ９の一方の入力端子に供給される無線ＬＡＮの８０２．１１ａのＲＦ信号周波数は、略５ＧＨｚのＲＦ周波数に設定されている。９０度移相器５からＩ信号受信ミキサ８の他方の入力端子とＱ信号ミキサ９の他方の入力端子とにそれぞれ供給されるＩローカル信号とＱローカル信号の周波数も、無線ＬＡＮの８０２．１１ａのＲＦ信号周波数と同一の略５ＧＨｚのＲＦ周波数に設定されている。従って、Ｉ信号処理ユニット２２のＩ信号受信ミキサ８とＱ信号処理ユニット２３のＱ信号ミキサ９とは、互いに９０度の位相差を持ったＩベースバンド信号とＱベースバンド信号とを生成する直交ダイレクトダウンコンバージョンを行うものである。
【００５９】
Ｉ信号処理ユニット２２は、Ｉ信号ローカルバッファ６と、Ｉ信号受信ミキサ８と、Ｉ信号低域通過フィルタ１０と、Ｉ信号可変利得増幅器(ＰＧＡ：Programmable Gain Amplifier)１２と、Ｉ信号Ａ／Ｄ変換器１４とによって、構成されている。Ｉ信号処理ユニット２２と同様に、Ｑ信号処理ユニット２３は、Ｑ信号ローカルバッファ７と、Ｑ信号ミキサ９と、Ｑ信号低域通過フィルタ１１と、Ｑ信号可変利得増幅器(ＰＧＡ：Programmable Gain Amplifier)１３と、Ｑ信号Ａ／Ｄ変換器１５とよって、構成されている。
【００６０】
図２は、図１に示す無線ＬＡＮの受信装置に供給される無線ＬＡＮの８０２．１１ａの規格によるＯＦＤＭパケットの構造を示す図である。図２に示すように、ＯＦＤＭパケット３０はユーザーデータ(ペイロードデータ)に先行するプリアンブルとヘッダーとを含んでいる。
【００６１】
図１に示す無線ＬＡＮの受信装置が、図２に示すようなＯＦＤＭパケット３０を受信する場合には、時間Ｔ0において、アンテナ１から入力された無線ＬＡＮの８０２．１１ａのＲＦ受信信号はフロントエンドモジュール２内部のフィルタで不要帯域が除去され低雑音増幅器３に入力される。低雑音増幅器３のＲＦ増幅出力信号は、Ｉ信号受信ミキサ８の一方の入力端子とＱ信号受信ミキサ９の一方の入力端子とに供給される。
【００６２】
ローカル発振器４の出力は９０度移相器５に入力されて、９０度移相器５は同相成分(In Phase)であるＩローカル信号と直交成分(Quadrature)であるＱローカル信号とを生成する。９０度移相器５から出力されたＩローカル信号は、Ｉ信号ローカルバッファ６を介してＩ信号受信ミキサ８の他方の入力端子に入力される。Ｉ信号受信ミキサ８は低雑音増幅器３から一方の入力端子に入力されたＲＦ増幅出力信号とＩ信号ローカルバッファ６を介して他方の入力端子に入力されるＩローカル信号とを混合することにより、Ｉベースバンド信号を出力する。
【００６３】
Ｉ信号低域通過フィルタ１０によりＩベースバンド信号の希望周波数帯域以外の周波数成分は抑圧される一方、Ｉベースバンド信号の希望周波数成分はＩ信号可変利得増幅器１２によって増幅された後に、Ｉ信号Ａ／Ｄ変換器１４に入力される。Ｉ信号Ａ／Ｄ変換器１４の出力からのＩベースバンド・ディジタル信号は、Ａ／Ｄ変換後に信号レベル検出ユニット１６と同期ユニット１７とに入力される。
【００６４】
信号レベル検出ユニット１６はＩ信号Ａ／Ｄ変換器１４の出力のＩベースバンド・ディジタル信号およびＱ信号Ａ／Ｄ変換器１５の出力Ｑベースバンド・ディジタル信号を２乗平均することによって受信入力信号レベルを算出する。この入力信号レベルが所定のしきい値よりも高レベルであった場合には、無線ＬＡＮの８０２．１１ａのＲＦ受信信号パケットが受信されたと信号レベル検出ユニット１６は判断する。その判断結果に応答して信号レベル検出ユニット１６は、ハイレベルの受信開始信号２１をＱ信号処理ユニット２３に供給する。受信開始信号２１のローレベルからハイレベルへの変化に応答してＱ信号処理ユニット２３の内部では、Ｑ信号ローカルバッファ７、Ｑ信号受信ミキサ９、Ｑ信号低域通過フィルタ１１、Ｑ信号可変利得増幅器１３、Ｑ信号Ａ／Ｄ変換器１５の各回路の電源電圧の供給が開始されて、各回路の回路動作が開始される。
【００６５】
従って、９０度移相器５から出力されたＱローカル信号は、Ｑ信号ローカルバッファ７を介してＱ信号受信ミキサ９の他方の入力端子に入力される。Ｑ信号受信ミキサ９はＱ信号ローカルバッファ７を介して他方の入力端子に入力されたＱ信号と、低雑音増幅器３から一方の入力端子に入力されたＲＦ増幅出力信号とを混合することにより、Ｑベースバンド信号を出力する。
【００６６】
Ｑ信号低域通過フィルタ１１によりＱベースバンド信号の希望周波数帯域以外の周波数成分は抑圧される一方、Ｑベースバンド信号の希望周波数成分はＱ信号可変利得増幅器１３によって増幅された後に、Ｑ信号Ａ／Ｄ変換器１５に入力される。Ｑ信号Ａ／Ｄ変換器１５の出力からのＱベースバンド・ディジタル信号は、Ａ／Ｄ変換後に信号レベル検出ユニット１６と同期ユニット１７とに入力される。
【００６７】
信号レベル検出ユニット１６は自動利得制御(ＡＧＣ)を実行することによって、Ｉベースバンド信号とＱ側ベースバンド信号とがそれぞれＩ信号Ａ／Ｄ変換器１４とＱ信号Ａ／Ｄ変換器１５に最適な入力レベルで供給されるように動作する。すなわち、信号レベル検出ユニット１６は、図２の時間Ｔ0から時間Ｔ１までのプリアンブルに含まれるシンボルに応答して、ＬＮＡ利得調整用信号１９により低雑音増幅器３の利得を調整して、ＰＧＡ利得調整用信号２０によってＩ信号可変利得増幅器１２の利得とＱ信号可変利得増幅器１３の利得とを調整する。信号レベル検出ユニット１６による自動利得制御(ＡＧＣ)の終了後では、同期ユニット１７は図２の時間Ｔ0から時間Ｔ１までのプリアンブルに含まれる他のシンボルに応答して、キャリア周波数同期とシンボルタイミング同期等を実行する。その後、復調ユニット１８は、図２の時間Ｔ１以降のヘッダーのデータと時間Ｔ2以降のユーザーデータとから復調によって必要なデータ情報を抽出する。
【００６８】
図２の時間Ｔ3でＯＦＤＭパケット３０が終了すると、信号レベル検出ユニット１６からの受信開始信号２１がハイレベルからローレベルに変化する。その変化に応答して、Ｑ信号処理ユニット２３を構成するＱ信号ローカルバッファ７、Ｑ信号受信ミキサ９、Ｑ信号低域通過フィルタ１１、Ｑ信号可変利得増幅器１３、Ｑ信号Ａ／Ｄ変換器１５の各回路の電源電圧の供給が停止されて、各回路の回路動作が終了される。
【００６９】
以上の構成によって、受信待機時におけるＱ信号処理ユニット２３を構成するＱ信号ローカルバッファ７、Ｑ信号受信ミキサ９、Ｑ信号低域通過フィルタ１１、Ｑ信号可変利得増幅器１３、Ｑ信号Ａ／Ｄ変換器１５の各回路の電源電圧の供給が停止されて、受信待機時の消費電力を低減することが可能となる。
【００７０】
図１の無線ＬＡＮシステムで、低雑音増幅器３、ローカル発振器４、９０度移相器５、ローカルバッファ６、７、受信ミキサ８、９、低域通過フィルタ１０、１１、可変利得増幅器１２、１３、Ａ／Ｄ変換器１４、１５、信号レベル検出ユニット１６、同期ユニット１７、復調ユニット１８は一つのチップ内部に集積化することができる。また、Ａ／Ｄ変換器１４、１５、信号レベル検出ユニット１６は、同期ユニット１７、復調ユニット１８は別のチップに設けることもできる。
【００７１】
《ＯＦＤＭパケットの受信動作の開始から受信動作の終了》
図３は、図１に示す無線ＬＡＮの受信装置が、図２に示すようなＯＦＤＭパケット３０の受信動作を開始してから受信動作を終了するまでの動作を説明する図である。
【００７２】
受信待機状態(ステップＳ１)において、信号レベル検出ユニット１６は、図２の時間Ｔ0から時間Ｔ１までのプリアンブルに含まれるシンボルに応答する。すなわち、信号レベル検出ユニット１６は、プリアンブルに含まれるシンボルの検出信号レベルが所定のしきい値よりも高レベルであることを検出する。すると信号レベル検出ユニット１６は、無線ＬＡＮの８０２．１１ａのＲＦ受信信号パケットが受信されたとして判断する(ステップＳ２)。この判断結果に応答して信号レベル検出ユニット１６は受信開始信号２１をオンして、Ｑ信号処理ユニット２３の各回路への電源電圧の供給の開始する(ステップＳ３)。しかし、信号レベル検出ユニット１６の検出信号レベルが所定のしきい値未満の場合は、Ｑ信号処理ユニット２３の各回路への電源電圧の供給は開始されずに、Ｑ信号処理ユニット２３は受信待機状態を維持する。ステップＳ３でのＱ信号処理ユニット２３の各回路への電源電圧の供給の開始の後、信号レベル検出ユニット１６は、低雑音増幅器３の利得調整とＩ信号可変利得増幅器１２およびＱ信号可変利得増幅器１３の利得調整とによる自動利得制御(ＡＧＣ)を実行する(ステップＳ４)。ステップＳ４での自動利得制御利得の終了後には、同期ユニット１７はサブキャリア周波数同期およびシンボルタイミング同期を実行する(ステップＳ５)。その後に、復調ユニット１８は、ベースバンド処理によってＯＦＤＭシンボルを高速フーリェ変換(ＦＦＴ)することよって受信信号の復調を実行する(ステップＳ６)。その後に、ステップＳ７で信号レベル検出ユニット１６の検出信号レベルが所定のしきい値より低レベルと検出されると、無線ＬＡＮの８０２．１１ａのＲＦ受信信号パケットの受信が完了したものと信号レベル検出ユニット１６は判断する。この判断結果に応答して信号レベル検出ユニット１６は受信開始信号２１をオフして、Ｑ信号処理ユニット２３の各回路への電源電圧の供給の停止する(ステップＳ８)。従って、Ｑ信号処理ユニット２３は、低消費電力の受信待機状態に復帰する(ステップＳ１)。
【００７３】
《ＯＦＤＭパケットの詳細な構造》
図４は、図１に示す無線ＬＡＮの受信装置に供給される無線ＬＡＮの８０２．１１ａの規格によるＯＦＤＭパケットの構造を更に詳細に示す図である。
【００７４】
図４に示すように、８０２．１１ａの無線ＬＡＮシステムのＯＦＤＭ物理層収束手続(ＰＬＣＰ)によれば、時間Ｔ0から時間Ｔ１までのＰＬＣＰプリアンブルは、１０個のショートシンボルと２個のロングシンボルとを含む１２個のシンボルによって構成されている。ＰＬＣＰプリアンブルの１個目から７個目のショートシンボルは信号検出、自動利得制御(ＡＧＣ)、ダイバーシティー選択に使用されて、８個目から１０個目のショートシンボルは粗い周波数オフセット評価とタイミング同期とに使用される。また、ＰＬＣＰプリアンブルの２個のロングシンボルは、周波数とチャンネル評価とをファインチューニングするために使用される。尚、ＰＬＣＰは、Physical Layer Convergence Procedureの略である。
【００７５】
図４の時間Ｔ１から時間Ｔ2迄のＰＬＣＰヘッダーは、レート、予約、長さ、パリティー、テール、サービスの１つのＯＦＤＭシンボルの情報を含んでいる。４ビットのレートは、６Ｍｂｉｔｓ／ｓｅｃから５４Ｍｂｉｔｓ／ｓｅｃ迄のデータ転送レートを示している。１２ビットのＰＬＣＰ長は、メディアアクセス層(ＭＡＣ)が現在物理層(ＰＨＹ)に転送を要求しているＰＳＤＵデータのデータ長を示している。６個の“０”レベルで構成されるテールは、送信機のエンコーダをゼロ状態に復帰させるために必要なものである。１６ビットのサービス・フィールドの最初の７ビットは全て“０”レベルで、受信機のデスクランブラーを同期するために使用される。サービス・フィールドの最後の９ビットは、将来の使用のために予約されている。
【００７６】
図４の時間Ｔ2から時間Ｔ3までのユーザーデータは、可変長のＯＦＤＭシンボルの情報を含むＰＳＤＵデータを含んでいる。尚、ＰＳＤＵは、PHY(Physical Layer) Sub-layer Service Data Unitsの略である。
【００７７】
また図４の時間Ｔ0から時間Ｔ１までのＰＬＣＰプリアンブルの１０個のショートシンボルのそれぞれは、０．８マイクロ秒のシンボル期間を有している。従って、図１に示す無線ＬＡＮの受信装置において、ステップＳ２での信号レベル検出ユニット１６による無線ＬＡＮ８０２．１１ａのＲＦ受信信号パケットの受信開始の検出からステップＳ３でのＱ信号処理ユニット２３への電源電圧の供給が開始されてからＱ信号Ａ／Ｄ変換器１５に信号が入力されるまでの時間が、略０．８マイクロ秒のシンボル期間もしくはそれ以下に設定されている。従って、図１に示す無線ＬＡＮの受信装置では、図４の時間Ｔ0から時間Ｔ１までのＰＬＣＰプリアンブルの最初の第１番目のショートシンボルｔ１から第２番目のショートシンボルｔ２までの間に、ステップＳ２の受信開始の検出とステップＳ３のＱ信号処理ユニット２３への電源電圧の供給開始とを完了することができる。その結果、図１に示す無線ＬＡＮの受信装置では、信号レベル検出ユニット１６は、図４の時間Ｔ0から時間Ｔ１までのＰＬＣＰプリアンブルの第２番目のショートシンボルｔ２の時刻からステップＳ４の自動利得制御(ＡＧＣ)の実行を開始することができる。ステップＳ４での自動利得制御利得の終了後には、同期ユニット１７は図４のＰＬＣＰプリアンブルの８個目のショートシンボルｔ8から１０個目のショートシンボルｔ１0と２個のロングシンボルＴ１、Ｔ2とを使用することによって、ステップＳ５のサブキャリア周波数同期およびシンボルタイミング同期を実行する。その後に、復調ユニット１８は、ベースバンド処理によってＯＦＤＭシンボルを高速フーリェ変換(ＦＦＴ)することよってステップＳ６の受信信号の復調を実行する。このようにして、図４の時間Ｔ１以降のＰＬＣＰヘッダーのデータと時間Ｔ2以降のＰＳＤＵユーザーデータとから必要なデータ情報を抽出することができる。
【００７８】
以上説明したように、図１に示す本発明の実施の形態による無線ＬＡＮ装置によれば、図４の無線ＬＡＮの８０２．１１ａの規格によるＯＦＤＭパケットのＰＬＣＰヘッダーに含まれる１０個のショートシンボルｔ0〜ｔ１0の期間中にＯＦＤＭパケットの受信開始を検知して、自動利得制御(ＡＧＣ)を実行して、サブキャリア周波数同期およびシンボルタイミング同期を完了することができる。その後、ＰＬＣＰヘッダーに含まれる２個のロングシンボルＴ１、Ｔ2を使用して、サブキャリア周波数同期およびシンボルタイミング同期のファインチューニングが完了する。このファインチューニングの完了により、図４の時間Ｔ１以降のＰＬＣＰヘッダーのデータと時間Ｔ2以降のＰＳＤＵユーザーデータとから必要なデータ情報を正確に抽出することができる。
【００７９】
《他の実施の形態による無線ＬＡＮの受信装置の構成》
図５は、本発明の他の実施の形態である第２の実施の形態による無線ＬＡＮの受信装置の構成を示す図である。
【００８０】
図１に示す本発明の実施の形態による無線ＬＡＮ装置では、信号レベル検出ユニット１６にＩ信号Ａ／Ｄ変換器１４の出力のＩベースバンド・ディジタル信号とＱ信号Ａ／Ｄ変換器１５の出力のＱベースバンド・ディジタル信号とが供給されている。それに対して、図５の本発明の他の実施の形態による無線ＬＡＮ装置では、信号レベル検出ユニット１６にはＩ信号Ａ／Ｄ変換器１４の出力からのＩベースバンド・ディジタル信号のみが供給されている。
【００８１】
図５の無線ＬＡＮの受信装置が、図２に示すようなプリアンブルとデータからなる無線ＬＡＮ規格の８０２．１１ａで定義されるパケット信号３０を受信する場合には、時間Ｔ０において、アンテナ１から入力されたＲＦ信号はフロントエンドモジュール２を通し、不要帯域の除去を行い低雑音増幅器３に入力される。ローカル発振器４の出力は９０度移相器５に入力され、９０度移相器５は同相成分であるＩ信号と、直交成分であるＱ信号を出力する。９０度移相器５から出力されたＩ信号は、Ｉ信号用ローカルバッファ６を通して、Ｉ信号受信ミキサ８に入力される。Ｉ信号受信ミキサ8はＩ信号用ローカルバッファ６を通して入力されたＩ信号と、低雑音増幅器３から入力されるＲＦ信号とをミキシングして、Ｉ側ベースバンド信号を出力する。Ｉ側ベースバンド信号は、Ｉ信号低域通過フィルタ１０を通すことにより希望周波数帯域以外の周波数成分を抑圧し、Ｉ信号可変利得増幅器１２で増幅した後、Ｉ信号Ａ／Ｄ変換器１４に入力される。
【００８２】
Ｉ信号Ａ／Ｄ変換器１４に入力されたＩ側ベースバンド信号は、ＡＤ変換後に信号レベル検出ユニット１６と同期ユニット１７に入力される。信号レベル検出ユニット１６はＩ側ベースバンド信号を２乗平均し、入力信号レベルを求める。入力信号レベルがしきい値以上であった場合には、信号レベル検出ユニット１６はパケットが到来したと判断する。信号レベル検出ユニット１６は、受信開始信号２１をＱ信号処理部２３に出力する。Ｑ信号用ローカルバッファ７、Ｑ信号受信ミキサ９、Ｑ信号低域通過フィルタ１１、Ｑ信号可変利得増幅器１３、Ｑ信号Ａ／Ｄ変換器１５のそれぞれの回路は、低消費電力の受信待機モードから通常動作モードとされる。通常動作モードとなったＱ側信号処理部２３では、９０度移相器５から出力されたＱ信号は、Ｑ信号用ローカルバッファ７を通して、Ｑ信号受信ミキサ９に入力される。Ｑ信号受信ミキサ９はＱ信号用ローカルバッファ７を通して入力されたＱ信号と、低雑音増幅器３から入力されるＲＦ信号とをミキシングして、Ｑ側ベースバンド信号を出力する。Ｑ側ベースバンド信号は、Ｑ信号低域通過フィルタ１１を通すことにより希望周波数帯域以外の周波数成分を抑圧し、Ｑ信号可変利得増幅器１３で増幅した後、Ｑ信号Ａ／Ｄ変換器１５に入力される。Ｑ信号Ａ／Ｄ変換器１５に入力されたＱ側ベースバンド信号は、ＡＤ変換後に同期ユニット１７に入力される。
【００８３】
信号レベル検出ユニット１６は、Ｉ側ベースバンド信号のみ入力されるため、Ｉ側ベースバンド信号がＩ信号Ａ／Ｄ変換器１４に最適なレベルで入力されるように、ＬＮＡ利得調整用信号１９によって低雑音増幅器３の利得を調整し、ＰＧＡ利得調整用信号２０によってＩ信号可変利得増幅器１２とＱ信号可変利得増幅器１３の利得を調整する。パケット信号３０のプリアンブル部は固定パターンであり、Ｉ側ベースバンド信号の２乗平均とＱ側ベースバンド信号の２乗平均は等しくなるため、かつ、Ｑ信号可変利得増幅器１３はＩ信号可変利得増幅器１２と同様の利得に調整されるため、Ｉ側ベースバンド信号がＩ信号Ａ／Ｄ変換器１４に最適なレベルで入力されるようになれば、Ｑ側ベースバンド信号もＱ信号Ａ／Ｄ変換器１５に最適なレベルで入力される。
【００８４】
利得調整終了後は、同期ユニット１７によってキャリア周波数同期とシンボルタイミング同期および同期検波が行われた後、時間Ｔ１以降のデータに対し復調ユニット１８によって情報が復調される。
【００８５】
図４に示すように、８０２．１１ａの無線ＬＡＮシステムのＯＦＤＭ物理層収束手続(ＰＬＣＰ)によれば、時間Ｔ0から時間Ｔ１までのＰＬＣＰプリアンブルは、１０個のショートシンボルと２個のロングシンボルとを含む１２個のシンボルによって構成されている。一般的にＰＬＣＰプリアンブルの１個目のショートシンボルは信号検出、２個目から７個目は自動利得制御(ＡＧＣ)、ダイバーシティー選択に使用されて、８個目から１０個目のショートシンボルは粗い周波数オフセット評価とタイミング同期とに使用される。また、ＰＬＣＰプリアンブルの２個のロングシンボルは、周波数とチャンネル評価とをファインチューニングするために使用される。ＰＬＣＰプリアンブルの１個目から７個目のショートシンボル期間中に信号検出、自動利得制御(ＡＧＣ)、ダイバーシティー選択が完了しなければ、その後の粗い周波数オフセット評価とタイミング同期、周波数とチャンネル評価のファインチューニングが正常に機能しなくなり、受信不可能となる。
【００８６】
図１で説明した実施の形態では、無線ＬＡＮ８０２．１１ａのＲＦ受信信号パケットの受信開始の検出から、Ｑ信号処理ユニット２３への電源電圧の供給が開始されてからＱ信号Ａ／Ｄ変換器１５に信号が入力されるまでの時間が、略０．８マイクロ秒のシンボル期間もしくはそれ以下に設定されているとした。しかし、Ｑ信号処理ユニット２３への電源電圧の供給が開始されてからＱ信号Ａ／Ｄ変換器１５に信号が入力されるまでの時間が略４マイクロ秒と長い場合、信号検出、自動利得制御(ＡＧＣ)、ダイバーシティー選択がＰＬＣＰプリアンブルの１個目から７個目までに完了せず、受信不可能になる可能性がある。
【００８７】
図５に示す実施の形態では、信号レベル検出ユニット１６にはＩ側ベースバンド信号しか入力されず、受信信号レベルの検出はＩ側ベースバンド信号のみで行うため、利得調整にはＩ信号処理部２２が動作していれば良い。Ｑ信号処理部２３の立ち上がりは、Ｉ信号処理部２２の利得調整と平行して行われるため、Ｑ信号処理部２３の立ち上がり時間が利得制御時間内であれば良い。利得制御時間は略４．８マイクロ秒と十分長いため、同期信号検出、自動利得制御(ＡＧＣ)、ダイバーシティー選択がＰＬＣＰプリアンブルの１個目から７個目までに完了することが可能となる。
【００８８】
時間Ｔ3においてパケットが終了すると、受信開始信号２１によってＱ側信号処理部２３を構成するＱ信号用ローカルバッファ７、Ｑ信号受信ミキサ９、Ｑ信号低域通過フィルタ１１、Ｑ信号可変利得増幅器１３、Ｑ信号Ａ／Ｄ変換器１５、それぞれの回路を通常動作モードから低消費電力の受信待機モードにし、時間Ｔ０以前と同様の待ち受け状態となる。
【００８９】
以上の構成により、Ｑ信号処理部２３の立ち上がり時間が遅い場合であっても、待ち受け時におけるＱ信号処理部２３を構成するＱ信号用ローカルバッファ７、Ｑ信号受信ミキサ９、Ｑ信号低域通過フィルタ１１、Ｑ信号可変利得増幅器１３、Ｑ信号Ａ／Ｄ変換器１５、それぞれの回路を低消費電力の受信待機モードにできるため、消費電力を低減することが可能となる。
【００９０】
《具体的な実施の形態による無線ＬＡＮ》
《ワイヤレスＬＡＮに使用されるＲＦアナログ半導体集積回路とベースバンド処理ＬＳＩ》
図６は、本発明の具体的な実施の形態による無線ＬＡＮシステムの構成を示す図である。
【００９１】
図６の無線ＬＡＮシステムは、ＲＦアナログ回路４００である半導体集積回路とベースバンド処理ユニットＬＳＩ５００とを含んでいる。また図６の無線ＬＡＮシステムは、ワイヤレスＬＡＮの子機(ＬＡＮ端末)と親機(アクセスポイントハブ)とに共通に使用可能である。アンテナスイッチ２Ａがアンテナ１に接続され、アンテナ１からレシーバーシステムへのＲＦ受信入力信号の供給とトランスミッターシステムからアンテナ１へのＲＦ送信出力信号の供給とを時分割多重アクセス方式(ＴＤＭＡ)で行う。
【００９２】
《ＲＦアナログ半導体集積回路》
図６のＲＦアナログ半導体集積回路４００の第１ダイレクト・ダウンコンバージョン・レシーバー・システムＲＦ  Ｒｘ／ＢＢ  Ｒｘ＿１は、ＩＥＥＥ８０２．１１ｂ／ｇの規格の２．４ＧＨｚの周波数帯域に対応するため、低雑音増幅器３Ａ、受信ミキサ８Ａ、９Ａ、可変利得増幅器１２Ｂ、１３Ｂ、１２Ｄ、１３Ｄ、低域通過フィルタ１０Ｂ、１１Ｂで構成されている。ＲＦアナログ半導体集積回路４００の第２ダイレクト・ダウンコンバージョン・レシーバー・システムＲＦ  Ｒｘ／ＢＢ  Ｒｘ＿２は、ＩＥＥＥ８０２．１１ａ規格の約５ＧＨｚ(５．１５ＧＨｚ〜５．３５ＧＨｚ)の周波数帯域に対応するため、低雑音増幅器３Ｂ、受信ミキサ８Ｂ、９Ｂ、可変利得増幅器１２Ｂ、１３Ｂ、１２Ｄ、１３Ｄ、低域通過フィルタ１０Ｂ、１１Ｂで構成されている。第１および第２ダイレクト・ダウンコンバージョン・レシーバー・システムＲＦ  Ｒｘ／ＢＢ  Ｒｘ＿１、２で生成されたアナログ受信ベースバンド信号Ｉ、Ｑは、Ａ／Ｄ変換器１４、１５によりディジタル受信ベースバンド信号Ｒx＿Ｉ、Ｒｘ＿Ｑに変換されて、ベースバンド処理ユニット５００であるＬＳＩに供給される。
【００９３】
また図６には図示されていないが、図６のＲＦアナログ半導体集積回路４００のＩ信号Ａ／Ｄ変換器１４のＩベースバンド・ディジタル信号とＱ信号Ａ／Ｄ変換器１５のＱベースバンド・ディジタル信号とは図６のＲＦアナログ半導体集積回路４００に集積化された信号レベル検出ユニット１６に供給され、信号レベル検出ユニットはＬＮＡ利得調整用信号１９とＰＧＡ利得調整用信号２０を出力する。この信号レベル検出ユニット１６からのＬＮＡ利得調整用信号１９によって、第１と第２のダイレクト・ダウンコンバージョン・レシーバー・システムＲＦ  Ｒｘ／ＢＢ  Ｒｘ＿１、  Ｒｘ＿２の低雑音増幅器３Ａ、３Ｂの利得が調整される。また更に、この信号レベル検出ユニット１６からのＰＧＡ利得調整用信号２０によって、第１と第２のダイレクト・ダウンコンバージョン・レシーバー・システムＲＦ  Ｒｘ／ＢＢ  Ｒｘ＿１、  Ｒｘ＿２の可変利得増幅器１２Ｂ、１３Ｂ、１２Ｄ、１３Ｄの利得が調整される。また信号レベル検出ユニット１６からの受信開始信号２１は、ＩＥＥＥ８０２．１１ａ規格の約５ＧＨｚの周波数帯域に対応する第２ダイレクト・ダウンコンバージョン・レシーバー・システムＲＦ  Ｒｘ／ＢＢ  Ｒｘ＿２のＱ信号処理ユニットに供給される。
【００９４】
図１と同様に図６の無線ＬＡＮシステムでも、信号レベル検出ユニット１６が無線ＬＡＮシステムの８０２．１１ａのＲＦ受信信号パケットを受信したと判断すると、ハイレベルの受信開始信号２１を第２ダイレクト・ダウンコンバージョン・レシーバー・システムＲＦ  Ｒｘ／ＢＢ  Ｒｘ＿２のＱ信号処理ユニットに供給する。受信開始信号２１のローレベルからハイレベルへの変化に応答して、Ｑ信号処理ユニットの内部のＱ信号ローカルバッファ７、Ｑ信号受信ミキサ９Ｂ、Ｑ信号低域通過フィルタ１１Ｂ、Ｑ信号可変利得増幅器１３Ｂ、１３Ｄ、Ｑ信号Ａ／Ｄ変換器１５の各回路の電源電圧の供給が開始されて、各回路の回路動作が開始される。
【００９５】
その後に、図６の無線ＬＡＮシステムで、信号レベル検出ユニット１６が無線ＬＡＮシステムの８０２．１１ａのＲＦ受信信号パケットの受信を終了したと判断すると、ローレベルの受信開始信号２１を第２ダイレクト・ダウンコンバージョン・レシーバー・システムＲＦ  Ｒｘ／ＢＢ  Ｒｘ＿２のＱ信号処理ユニットに供給する。受信開始信号２１のハイレベルからローレベルへの変化に応答して、Ｑ信号処理ユニットの内部のＱ信号ローカルバッファ７、Ｑ信号受信ミキサ９Ｂ、Ｑ信号低域通過フィルタ１１Ｂ、Ｑ信号可変利得増幅器１３Ｂ、１３Ｄ、Ｑ信号Ａ／Ｄ変換器１５の各回路の電源電圧の供給が停止されて各回路の回路動作が終了される。従って、ＩＥＥＥ８０２．１１ａ規格の約５ＧＨｚの周波数帯域に対応する第２ダイレクト・ダウンコンバージョン・レシーバー・システムＲＦ  Ｒｘ／ＢＢ  Ｒｘ＿２のＱ信号処理ユニットの受信待機時の消費電力を低減することができる。
【００９６】
また図６の無線ＬＡＮシステムでは、信号レベル検出ユニット１６からの受信開始信号２１は、ＩＥＥＥ８０２．１１ｂ／ｇ規格の約２．４ＧＨｚの周波数帯域に対応する第１ダイレクト・ダウンコンバージョン・レシーバー・システムＲＦ  Ｒｘ／ＢＢ  Ｒｘ＿１のＱ信号処理ユニットに供給される。８０２．１１ｂ規格には、必須規格のロングフォーマットのプリアンブルおよびヘッダーとオプショナルなショートフォーマットのプリアンブルおよびヘッダーとがＰＳＤＵユーザーデータに先行して存在している。必須規格のロングフォーマットでは、４８ビットのＰＬＣＰヘッダーに先行して１４４ビットのＰＬＣＰプリアンブルが存在している。また、オプショナルなショートフォーマットでは、２Ｍｂｉｔｓ／ｓｅｃの４８ビットのショートＰＬＣＰヘッダーに先行して１Ｍｂｉｔｓ／ｓｅｃの７２ビットのショートＰＬＣＰプリアンブルが存在している。
【００９７】
この場合に、上述した２種類のＰＬＣＰプリアンブルのいずれか一方から信号レベル検出ユニット１６が無線ＬＡＮシステムの８０２．１１ｂのＲＦ受信信号パケットを受信したと判断すると、ハイレベルの受信開始信号２１を第１ダイレクト・ダウンコンバージョン・レシーバー・システムＲＦ  Ｒｘ／ＢＢ  Ｒｘ＿１のＱ信号処理ユニットに供給する。受信開始信号２１のローレベルからハイレベルへの変化に応答して、Ｑ信号処理ユニットの内部のＱ信号ローカルバッファ７、Ｑ信号受信ミキサ９Ａ、Ｑ信号低域通過フィルタ１１Ｂ、Ｑ信号可変利得増幅器１３Ｂ、１３Ｄ、Ｑ信号Ａ／Ｄ変換器１５の各回路の電源電圧、あるいはバイアス電流の供給が開始されて、各回路の回路動作が開始される。
【００９８】
その後に、図６の無線ＬＡＮシステムで、信号レベル検出ユニット１６が無線ＬＡＮシステムの８０２．１１ｂのＲＦ受信信号パケットの受信を終了したと判断すると、ローレベルの受信開始信号２１を第１ダイレクト・ダウンコンバージョン・レシーバー・システムＲＦ  Ｒｘ／ＢＢ  Ｒｘ＿１のＱ信号処理ユニットに供給する。受信開始信号２１のハイレベルからローレベルへの変化に応答して、Ｑ信号処理ユニットの内部のＱ信号ローカルバッファ７、Ｑ信号受信ミキサ９Ａ、Ｑ信号低域通過フィルタ１１Ｂ、Ｑ信号可変利得増幅器１３Ｂ、１３Ｄ、Ｑ信号Ａ／Ｄ変換器１５の各回路の電源電圧の供給が停止されて各回路の回路動作が終了される。従って、ＩＥＥＥ８０２．１１ｂ／ｇ規格の約２．４ＧＨｚの周波数帯域に対応する第１ダイレクト・ダウンコンバージョン・レシーバー・システムＲＦ  Ｒｘ／ＢＢ  Ｒｘ＿１のＱ信号処理ユニットの受信待機時の消費電力を低減することができる。
【００９９】
更に本発明の他の実施の形態によれば、Ａ／Ｄ変換器１４、１５は、ＲＦアナログ半導体集積回路４００ではなく、ベースバンド処理ユニットＬＳＩ５００のチップに形成されることもできる。また、ＲＦアナログ半導体集積回路４００は、ベースバンド処理ユニットＬＳＩ５００のディジタルＲＦインターフェースユニット５０と３線外部配線を介して接続されたインターフェースユニット(ＩＮＴ)１９を含んでいる。インターフェースユニット１９には、ディジタルＲＦインターフェースユニット５０からイネーブル信号ＥＮ、クロック信号ＣＬＫ、データＤａｔａ(制御コマンド、制御データ)が供給される。
【０１００】
ベースバンド処理ユニットＬＳＩ５００から生成されるディジタル送信ベースバンド信号Ｔx＿Ｉ、Ｔｘ＿Ｑは、Ｄ／Ａ変換器３１によりアナログ送信ベースバンド信号に変換される。尚、Ｄ／Ａ変換器３１は、ＲＦアナログ半導体集積回路４００ではなく、ベースバンド処理ユニットＬＳＩ５００のチップに形成されることもできる。図６のＲＦアナログ半導体集積回路４００の第１ダイレクト・アップコンバージョン・トランスミッター・システムＲＦ  Ｔｘ／ＢＢ  Ｔｘ＿１は、ＩＥＥＥ８０２．１１ｂ／ｇの規格の２．４ＧＨｚの周波数帯域に対応するため、低域通過フィルタ３２、送信ミキサ３３Ａ、ドライバアンプ３５Ａで構成されている。図６のＲＦアナログ半導体集積回路４００の第２ダイレクト・アップコンバージョン・トランスミッター・システムＲＦ  Ｔｘ／ＢＢ  Ｔｘ＿２は、ＩＥＥＥ８０２．１１ａ規格の約５ＧＨｚの周波数帯域に対応するため、低域通過フィルタ３２、送信ミキサ３３Ｂ、ドライバアンプ３５Ｂで構成されている。ＲＦアナログ半導体集積回路４００の外部では、ドライバアンプ３５Ａの出力にはＲＦパワー増幅器３６Ａと帯域通過フィルタＢＰＦ４Ａとが接続され、ドライバアンプ３５Ｂの出力にはＲＦパワー増幅器３６Ｂと帯域通過フィルタＢＰＦ４Ｂとが接続されている。また、ＲＦアナログ半導体集積回路４００の外部では、低雑音増幅器３Ａの入力に表面弾性波フィルタ２Ｂが接続され、低雑音増幅器３Ｂの入力に表面弾性波フィルタ２Ｃが接続されている。
【０１０１】
ＲＦアナログ半導体集積回路４００の受信ミキサ８Ａ、９Ａ、８Ｂ、９Ｂに供給される受信用ローカル信号と送信ミキサ３３Ａ、Ｂに供給される送信用ローカル信号とは、ΣΔフラクショナルＰＬＬ周波数シンセサイザー３０から生成される。ΣΔフラクショナルＰＬＬ周波数シンセサイザー３０には、システム基準周波数発振器(ＴＣＸＯ)３９が接続され、ＲＦアナログ半導体集積回路４００の外部でシステム基準周波数発振器３９には水晶振動子４０が接続されている。
【０１０２】
尚、システム基準周波数発振器(ＴＣＸＯ)３９をＲＦアナログ半導体集積回路４００の外部に形成して、ＲＦアナログ半導体集積回路４００の内部にクロックバッファを形成してもよい。集積回路内部のクロックバッファは、外部のシステム基準周波数発振器(ＴＣＸＯ)３９から形成されたシステム基準周波数クロック信号を受信して、集積回路内部のΣΔフラクショナルＰＬＬ周波数シンセサイザー３０にクロック信号を供給する。
【０１０３】
《ベースバンド処理ＬＳＩ》
ＲＦアナログ半導体集積回路４００には、ベースバンド処理ユニットＬＳＩ５００が接続されている。ベースバンド処理ユニットＬＳＩ５００は、ディジタルＲＦインターフェースユニット５０、送受信ベースバンド処理ユニット５１、ＤＭＡ転送ユニット５６、ＨＩＵ(Host Interface Unit)ユニット５７、バスＢＵＳ、ＣＰＵ５８、ＲＡＭ５９を含んでいる。送受信ベースバンド処理ユニット５１は、同期・復調器(Ｄｅｍｏｄ)５２、高速フーリェ変換器(ＦＦＴ)・逆高速フーリェ変換器(ＩＦＦＴ)５３、変調器(Ｍｏｄ)５４、ビタビ復調器５５を含んでいる。同期・復調器(Ｄｅｍｏｄ)５２にはＲＦアナログ半導体集積回路４００からのディジタル受信ベースバンド信号Ｒx＿Ｉ、Ｒｘ＿Ｑが供給され、変調器(Ｍｏｄ)５４からＲＦアナログ半導体集積回路４００へのディジタル送信ベースバンド信号Ｔx＿Ｉ、Ｔｘ＿Ｑが生成される。パーソナルコンピュータ(ＰＣ)のようなホスト６００には、ＰＣＩバスを介してホストインターフェースユニット５７が接続される。ホスト６００は、ＣＰＵ６１、メモリコントローラ／ＰＣＩバスフリッジ６２、ＲＡＭ６３を含んでいる。ホストインターフェースユニット５７と送受信ベースバンド処理ユニット５１との間の送受信データは、ＤＭＡ転送ユニット５６により転送される。尚、ＰＣＩはPeripheral Component Interconnectの略であり、ＤＭＡはDirect Memory Accessの略である。また、ベースバンド処理ユニットＬＳＩ５００のバスには、外部のフラッシュ不揮発性メモリ７００が接続される。外部のフラッシュ不揮発性メモリ７００には、ＲＦアナログ半導体集積回路４００とベースバンド処理ユニットＬＳＩ５００とのための制御プログラムが格納されることができる。ベースバンド処理ユニットＬＳＩ５００からＲＦアナログ半導体集積回路４００への制御は、ディジタルＲＦインターフェースユニット５０とインターフェースユニット１９との間の３線外部配線を介して行われる。
【０１０４】
《ＯＦＤＭ送受信のための高速フーリェ変換・逆高速フーリェ変換》
無線ＬＡＮのＯＦＤＭに基づくデータ受信信号処理は、主としてＲＦアナログ半導体集積回路４００のダイレクトダウンコンバージョンレシーバー、Ａ／Ｄ変換器１４、１５、ベースバンド処理ユニットＬＳＩ５００の同期・復調器５２と、高速フーリェ変換器５３、ビタビ復調器５５によって制御される。無線ＬＡＮのＯＦＤＭに基づくデータ送信信号処理は、主としてベースバンド処理ユニットＬＳＩ５００の変調器５４、逆高速フーリェ変換器５３、ＲＦアナログ半導体集積回路４００のＤ／Ａ変換器３１、ダイレクトアップコンバージョントランスミッターによって制御される。
【０１０５】
以上、本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１０６】
例えば、以上で説明した本発明のいくつかの実施の形態では、受信待機時では信号レベル検出ユニットがＩ信号処理部でのプリアンブルの信号強度を監視してＲＦ受信信号パケットの受信開始と受信終了とを判断して、Ｑ信号処理部の電源電圧の供給の開始と終了とを制御する構成であった。しかし本発明はこれに限定されるものではなく、受信待機時では信号レベル検出ユニットがＱ信号処理部でのプリアンブルの信号強度を監視してＲＦ受信信号パケットの受信開始と受信終了とを判断して、Ｉ信号処理部の電源電圧の供給の開始と終了とを制御する構成とすることもできる。
【０１０７】
また、以上で説明した本発明のいくつかの実施形態では、無線ＬＡＮのパケット・データを受信を具体例として記載したが、これに限定されるものではない。すなわち、直交信号を利用してパケット通信を行う受信装置において利用可能であり、いつでもパケットが受信可能なようにするために、アンテナによるＲＦ受信信号の受信の以前に、第１受信ミキサと第１可変利得増幅器と第１Ａ／Ｄ変換器とを含む第１信号処理ユニット(２２)は活性状態に制御される。一方、第２受信ミキサと第２可変利得増幅器と第２Ａ／Ｄ変換器とを含む第２信号処理ユニット(２３)は低消費電力状態に制御されるため、受信待機時の消費電力を削減することが可能となる。
【０１０８】
またＩ信号処理部とＱ信号処理部とのいずれか一方を受信待機時に低消費電力とする方法としては、電源電圧の供給を停止する以外にも、受信待機時に供給される電源電圧レベルを通常動作モードの半分程度に低く設定する方法を採用することができる。この方法によれば、受信待機モードから通常動作モードへの遷移を高速化することが可能となる。
【０１０９】
またその他のＩ信号処理部とＱ信号処理部とのいずれか一方を受信待機時に低消費電力とする方法としては、Ｉ信号処理部とＱ信号処理部の一方の各内部回路と接地配線との間にスイッチを接続して、受信待機時にはスイッチを開放することで受信待機時の消費電力を削減することが可能となる。この方法もまた、受信待機モードから通常動作モードへの遷移を高速化することが可能となる。
【０１１０】
また例えば、信号レベル検出ユニット１６にはＩ信号Ａ／Ｄ変換器１４とＱ信号Ａ／Ｄ変換器１５とからのＩ、Ｑ両ベースバンド・ディジタル出力信号を供給する以外に、Ｉ信号Ａ／Ｄ変換器１４とＱ信号Ａ／Ｄ変換器１５のＩ、Ｑ両ベースバンド・アナログ入力信号を供給することもできる。また、これ以外にもＩ、Q信号受信ミキサの直後の信号を供給して、受信開始信号２１を出力することもできる。またＩ、Q信号受信ミキサの前の信号を信号レベル検出ユニット１６に供給し、受信開始信号２１を出力することもできる。
【０１１１】
このように、信号レベル検出ユニット１６はパケットの到来を検出することによって受信開始信号２１を出力する。受信開始信号２１によって、Ｉ信号処理部とＱ信号処理部とのいずれか一方を低消費電力の受信待機モードから通常動作モードへ遷移する構成によって、受信待機時の消費電力の削減が可能となる。
【０１１２】
また、また本発明の受信装置によって受信されるパケット・データ３０は無線ＬＡＮによる転送データに限定されるものではない。例えば、最大１０メートルの距離で最大４８０Ｍｂｐｓの無線データ転送を実現する超広帯域無線通信(ＵＷＢ)を利用する無線ＰＡＮのＷｉＭｅｄｉａ規格にも、本発明を適用することができる。尚、ＵＷＢはUltra Wide Bandの略であり、ＰＡＮはPersonal Area Networkの略である。
【０１１３】
更に、図６の無線ＬＡＮシステムでは、ＲＦアナログ半導体集積回路４００とベースバンド処理ユニットＬＳＩ５００とは統合ＬＳＩチップにワンチップで集積化することも可能である。
【図面の簡単な説明】
【０１１４】
【図１】図１は、本発明の原理的を説明するための本発明の第１の実施の形態による無線ＬＡＮの受信装置の構成を示す図である。
【図２】図２は、図１に示す無線ＬＡＮの受信装置に供給される無線ＬＡＮの８０２．１１ａの規格によるＯＦＤＭパケットの構造を示す図である。
【図３】図３は、図１に示す無線ＬＡＮの受信装置が、図２に示すようなＯＦＤＭパケットの受信動作を開始してから受信動作を終了するまでの動作を説明する図である。
【図４】図４は、図１に示す無線ＬＡＮの受信装置に供給される無線ＬＡＮの８０２．１１ａの規格によるＯＦＤＭパケットの構造を更に詳細に示す図である。
【図５】図５は、本発明の他の実施の形態である第２の実施の形態による無線ＬＡＮの受信装置の構成を示す図である。
【図６】図６は、本発明の具体的な実施の形態による無線ＬＡＮシステムの構成を示す図である。
【符号の説明】
【０１１５】
１…アンテナ、
２…フロントエンドモジュール、
３…低雑音増幅器、
４…ローカル発振器、
５…９０度移相器、
６…Ｉ信号用ローカルバッファ、
７…Ｑ信号ローカルバッファ、
８…Ｉ信号受信ミキサ、
９…Ｑ信号受信ミキサ、
１０…Ｉ信号低域通過フィルタ、
１１…Ｑ信号低域通過フィルタ、
１２…Ｉ信号可変利得増幅器、
１３…Ｑ信号可変利得増幅器、
１４…Ｉ信号Ａ／Ｄ変換器、
１５…Ｑ信号Ａ／Ｄ変換器、
１６…信号レベル検出ユニット、
１７…同期ユニット、
１８…復調ユニット、
１９…ＬＮＡ利得調整用信号、
２０…ＰＧＡ利得調整用信号、
２１…受信開始信号、
３０…パケット信号。
【図１】
0005087476.tif 000002
【図２】
0005087476.tif 000003
【図３】
0005087476.tif 000004
【図４】
0005087476.tif 000005
【図５】
0005087476.tif 000006
【図６】
0005087476.tif 000007