(57)【特許請求の範囲】
【請求項１】
所定の配線をシールドするシールド回路を設計するシールド回路設計装置において、
前記所定の配線を駆動するセルを複製し、前記所定の配線を駆動するセルに前記複製したセルを並列に接続して、配置するセル複製／配置手段と、
前記セル複製／配置手段により複製されたセルに接続されたシールド配線を前記所定の配線に沿って生成するシールド生成手段と
を備えることを特徴とするシールド回路設計装置。
【請求項２】
セル複製／配置手段は、シールド配線を駆動するセルを、駆動能力の低いセルとする
ことを特徴とする請求項１記載のシールド回路設計装置。
【請求項３】
所定の配線をシールドするシールド回路を設計するシールド回路設計装置において、
前記所定の配線を駆動するセルの入力のうちの一部の論理値に対応する論理値でシールド配線を駆動するセルをセルの情報を有するライブラリより選択し、前記所定の配線を駆動するセルに前記ライブラリより選択されたセルを並列に接続するセル選択／接続手段と、
前記セル選択／接続手段により選択されたセルを配置する追加セル配置手段と、
前記セル選択／接続手段により選択されたセルに接続されたシールド配線を前記所定の配線に沿って生成するシールド生成手段と
を備え、
前記所定の配線を駆動するセルの入力のうちの一部を示す情報は記憶手段より読み出され、前記セル選択／接続手段により選択されたセルの入力の数と前記所定の配線を駆動するセルの入力のうちの一部の入力の数と等しいことを特徴とするシールド回路設計装置。
【請求項４】
セル選択／接続手段は、セルとして、インバータおよびバッファのいずれかを選択する
ことを特徴とする請求項３記載のシールド回路設計装置。
【請求項５】
セル選択／接続手段は、第１のシールド配線を駆動する第１のセルと、第２のシールド配線を駆動する第２のセルとを直列に接続し、
シールド生成手段は、前記第１のシールド配線と前記第２のシールド配線とを前記所定の配線に沿って生成する
ことを特徴とする請求項３記載のシールド回路設計装置。
【請求項６】
セル選択／接続手段は、第１の配線を駆動するセルと、第２の配線を駆動するセルとを並列に接続し、
シールド生成手段は、前記第１の配線および前記第２の配線を、シールド配線として前記所定の配線に沿って縦列に生成する
ことを特徴とする請求項３記載のシールド回路設計装置。
【請求項７】
セル選択／接続手段は、シールド配線を駆動するセルとして、駆動能力の低いセルを選択する
ことを特徴とする請求項３記載のシールド回路設計装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、集積回路における所定の配線をシールドするシールド回路を設計するシールド回路設計装置およびシールド回路設計方法に関するものである。
【０００２】
【従来の技術】
例えば特開平６−３１４７４１号公報に記載の従来のシールド回路設計方法では、電子回路中の配線のうち、シールドの対象になる配線として回路設計者が選択した配線を指定し、そのシールド対象配線と定電位部位に接続されたシールド配線とを１組のシールド線として、そのシールド線を生成する。
【０００３】
【発明が解決しようとする課題】
従来のシールド回路設計方法は以上のように構成されているので、定電位部位に接続されたシールド配線の設計は可能であるが、シールド線をセルで駆動するシールド回路を簡単に設計することが困難であるなどの課題があった。
【０００４】
この発明は上記のような課題を解決するためになされたもので、所定の配線を駆動するセルを複製して配置し、複製したセルに接続されたシールド配線をその所定の配線に沿って生成するようにして、シールド配線をセルで駆動するシールド回路を簡単に設計することができるシールド回路設計装置およびシールド回路設計方法を得ることを目的とする。
【０００５】
また、この発明は上記のような課題を解決するためになされたもので、所定の配線を駆動するセルの入力のうちの一部の論理値に対応する論理値でシールド配線を駆動するセルを選択して所定の配線を駆動するセルに接続し、選択したセルを配置し、選択したセルに接続されたシールド配線を所定の配線に沿って生成するようにして、シールド配線をセルで駆動するシールド回路を簡単に設計することができるシールド回路設計装置およびシールド回路設計方法を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係るシールド回路設計装置は、所定の配線を駆動するセルを複製し、配置するセル複製／配置手段と、セル複製／配置手段により複製されたセルに接続されたシールド配線を所定の配線に沿って生成するシールド生成手段とを備えるものである。
【０００７】
この発明に係るシールド回路設計装置は、セル複製／配置手段が、シールド配線を駆動するセルを、駆動能力の低いセルとするようにしたものである。
【０００８】
この発明に係るシールド回路設計装置は、所定の配線を駆動するセルの入力のうちの一部の論理値に対応する論理値でシールド配線を駆動するセルを選択し、所定の配線を駆動するセルに接続するセル選択／接続手段と、セル選択／接続手段により選択されたセルを配置する追加セル配置手段と、セル選択／接続手段により選択されたセルに接続されたシールド配線を所定の配線に沿って生成するシールド生成手段とを備えるものである。
【０００９】
この発明に係るシールド回路設計装置は、セル選択／接続手段が、セルとして、インバータおよびバッファのいずれかを選択するようにしたものである。
【００１０】
この発明に係るシールド回路設計装置は、セル選択／接続手段が、第１のシールド配線を駆動する第１のセルと、第２のシールド配線を駆動する第２のセルとを直列に接続し、シールド生成手段が、第１のシールド配線と第２のシールド配線とを所定の配線に沿って生成するようにしたものである。
【００１１】
この発明に係るシールド回路設計装置は、セル選択／接続手段が、第１の配線を駆動するセルと、第２の配線を駆動するセルとを並列に接続し、シールド生成手段が、第１の配線および第２の配線を、シールド配線として所定の配線に沿って縦列に生成するようにしたものである。
【００１２】
この発明に係るシールド回路設計装置は、セル選択／接続手段が、シールド配線を駆動するセルとして、駆動能力の低いセルを選択するようにしたものである。
【００１３】
この発明に係るシールド回路設計方法は、所定の配線を駆動するセルを複製し、配置するステップと、複製したセルに接続されたシールド配線を所定の配線に沿って生成するステップとを備えるものである。
【００１４】
この発明に係るシールド回路設計方法は、シールド配線を駆動するセルを、駆動能力の低いセルとするようにしたものである。
【００１５】
この発明に係るシールド回路設計方法は、所定の配線を駆動するセルの入力のうちの一部の論理値に対応する論理値でシールド配線を駆動するセルを選択し、所定の配線を駆動するセルに接続するステップと、選択したセルを配置するステップと、選択したセルに接続されたシールド配線を所定の配線に沿って生成するステップとを備えるものである。
【００１６】
この発明に係るシールド回路設計方法は、シールド配線を駆動するセルとして、インバータおよびバッファのいずれかを選択するようにしたものである。
【００１７】
この発明に係るシールド回路設計方法は、シールド配線を駆動するセルとして、第１のシールド配線を駆動する第１のセルと、第２のシールド配線を駆動する第２のセルとを選択し、第１および第２のセルを直列に接続し、第１のシールド配線と第２のシールド配線とを所定の配線に沿って生成するようにしたものである。
【００１８】
この発明に係るシールド回路設計方法は、シールド配線を駆動するセルとして、シールド配線を構成する第１の配線および第２の配線に対応して、第１の配線を駆動するセルと、第２の配線を駆動するセルとを並列に接続し、第１の配線および第２の配線をシールド配線として所定の配線に沿って縦列に生成するようにしたものである。
【００１９】
この発明に係るシールド回路設計方法は、シールド配線を駆動するセルを、駆動能力の低いセルとするようにしたものである。
【００２０】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１によるシールド回路設計装置の構成を示すブロック図である。図１において、１はネットリスト１１およびライブラリ１２に基づいて所定の電子回路のレイアウトを決定する配置手段であり、２はシールド対象配線リスト１３により指定された配線を駆動するセルを複製し、配置するセル複製／配置手段であり、３はセル複製／配置手段２により複製されたセルに接続されたシールド配線を所定の配線に沿って生成するシールド生成手段であり、４はメモリや磁気記録媒体などの記憶手段である。
【００２１】
１１はＣＡＤ（Computer Assisted Design）などで予め設計された電子回路の接続関係のデータであるネットリストであり、１２はセルのレイアウト情報を有するライブラリであり、１３はユーザにより指定されたシールド対象配線を列挙したシールド対象配線リストであり、１４は元の電子回路にシールド回路を追加したもののレイアウトデータである。
【００２２】
なお、配置手段１、セル複製／配置手段２およびシールド生成手段３は、例えばＣＰＵ（Central Processing Unit)と各手段の処理を記述したプログラムとで実現することが可能である。
【００２３】
次に動作について説明する。
図２はこの発明の実施の形態１によるシールド回路設計装置の動作について説明するフローチャートである。図３は実施の形態１によるシールド回路設計装置により設計されたシールド回路の一例を示す回路図である。
【００２４】
まず、ステップＳＴ１において、配置手段１は、ネットリスト１１およびライブラリ１２を記憶手段４から読み出し、ネットリスト１１およびライブラリ１２に基づいて電子回路のレイアウトを決定し、そのデータをセル複製／配置手段２に供給する。例えば図３においては、２入力１０４，１０５のＡＮＤ回路１０１、配線１０２、バッファ１０３などの電子回路のレイアウトが決定される。
【００２５】
次に、ステップＳＴ２において、セル複製／配置手段２は、電子回路のレイアウトのデータを受け取ると、シールド対象配線リスト１３を記憶手段４から読み出し、その電子回路のうち、そのシールド対象配線リスト１３により指定された配線を駆動するセルを複製し、複製したセルを複製元のセルに並列に接続し、複製したセルを配置する。セル複製／配置手段２は、処理後のレイアウトデータをシールド生成手段３に供給する。例えば図３においては、ＡＮＤ回路１０１から複製されたＡＮＤ回路１１１−１，１１１−２がＡＮＤ回路１０１に並列に接続され、適宜配置される。
【００２６】
そして、ステップＳＴ３において、シールド生成手段３は、処理後のレイアウトデータを受け取ると、セル複製／配置手段２により複製されたセルにシールド配線を接続し、接続したシールド配線を、シールドの対象である配線に沿って生成する。シールド生成手段３は、処理後のレイアウトデータ１４を記憶手段４に記憶させる。例えば図３においては、複製されたＡＮＤ回路１１１−１，１１１−２にシールド配線１１２−１，１１２−２が接続され、配線１０２に沿って生成される。
【００２７】
以上のように、この実施の形態１によれば、セル複製／配置手段２が所定の配線を駆動するセルを複製して配置し、シールド生成手段３がセル複製／配置手段２により複製されたセルに接続されたシールド配線を所定の配線に沿って生成するようにしたので、所定の配線を駆動するセルの入力の論理値の変化に伴う所定の配線の論理値変化の遅延を抑制したシールド回路を簡単に設計することができるという効果が得られる。
【００２８】
実施の形態２．
図４はこの発明の実施の形態２によるシールド回路設計装置の構成を示すブロック図である。図４において、２１は所定の配線を駆動するセルの入力のうちの一部の入力の論理値に対応する論理値でシールド配線を駆動するセルを選択し、その所定の配線を駆動するセルに接続するセル選択／接続手段であり、２２はセル選択／接続手段２１により選択されたセルを配置する追加セル配置手段である。
【００２９】
３１はシールド対象配線に関連づけて、そのシールド対象配線を駆動するセルに対する入力のうちの、論理値変化を考慮する入力をシールド対象配線毎に列挙した注目入力リストである。
【００３０】
なお、図４におけるその他の構成要素については実施の形態１によるものと同様であるので、その説明を省略する。
【００３１】
次に動作について説明する。
図５はこの発明の実施の形態２によるシールド回路設計装置の動作について説明するフローチャートである。図６は実施の形態２によるシールド回路設計装置により設計されたシールド回路の一例を示す回路図であり、図７は実施の形態２によるシールド回路設計装置により設計されたシールド回路の他の例を示す回路図である。
【００３２】
まず、ステップＳＴ１１において、配置手段１は、ネットリスト１１およびライブラリ１２を記憶手段４から読み出し、ネットリスト１１およびライブラリ１２に基づいて電子回路のレイアウトを決定し、そのデータをセル複製／配置手段２に供給する。例えば、図６においては、２入力１０４，１０５のＡＮＤ回路１０１、配線１０２、バッファ１０３などの電子回路のレイアウトが決定され、図７においては、３入力１０４，１０５，１０６のＡＮＤ回路１０１Ａ、配線１０２、バッファ１０３などの電子回路のレイアウトが決定される。
【００３３】
次にステップＳＴ１２において、セル選択／接続手段２１は、電子回路のレイアウトのデータを受け取ると、シールド対象配線リスト１３および注目入力リスト３１を記憶手段４から読み出し、その電子回路において、そのシールド対象配線リスト１３により指定された配線を駆動するセルに対する入力のうち、注目入力リスト３１により指定された入力の論理値に対応する論理値でシールド配線を駆動するセルを選択し、そのシールド対象配線リスト１３により指定された配線を駆動するセルに並列に接続する。セル選択／接続手段２１は、処理後のレイアウトデータを追加セル配置手段２２に供給する。
【００３４】
例えば図６において、シールド対象の配線１０２を駆動するセルが２入力１０４，１０５のＡＮＤ回路１０１であり、注目入力が入力１０４である場合、ＡＮＤ回路１０１の出力論理値は、入力１０４の論理値が０から１に変化すると、０から１に変化するか、０のままであるかのいずれかであり、入力１０４の論理値が１から０に変化すると、１から０に変化するか、０のままであるかのいずれかである。したがって、この場合、入力１０４の論理値の変化に伴う配線１０２の論理値の変化に追従してシールド配線１１２−１，１１２−２を駆動するために、バッファ１２１−１，１２１−２が選択され、ＡＮＤ回路１０１の入力１０４に接続される。
【００３５】
一方、例えば、シールドの対象の配線１０２を駆動するセルが２入力のＮＡＮＤ回路であり、注目入力がその一方の入力である場合、ＮＡＮＤ回路の出力論理値は、その入力の論理値が０から１に変化すると、１から０に変化するか、１のままであるかのいずれかであり、その入力の論理値が１から０に変化したとき、０から１に変化するか、１のままであるかのいずれかである。そこで、その場合、入力１０４の論理値の変化に伴う配線１０２の論理値の変化に追従してシールド配線１１２−１，１１２−２を駆動するために、インバータが選択され、そのＮＡＮＤ回路の一方の入力に接続される。
【００３６】
このように、注目入力の数が１である場合には、バッファまたはインバータが選択される。
【００３７】
また、例えば図７において、シールドの対象の配線１０２を駆動するセルが３入力のＡＮＤ回路１０１Ａであり、注目入力が入力１０４および入力１０５である場合、ＡＮＤ回路１０１Ａの出力論理値は、入力１０４または入力１０５の論理値が０から１に変化すると、０から１に変化するか、０のままであるかのいずれかであり、入力１０４または入力１０５の論理値が１から０に変化すると、１から０に変化するか、０のままであるかのいずれかである。
【００３８】
したがって、この場合、入力１０４，１０５の論理値の変化に伴う配線１０２の論理値の変化に追従してシールド配線１１２−１，１１２−２を駆動するために、２入力のＡＮＤ回路１３１−１，１３１−２が選択され、ＡＮＤ回路１０１Ａの入力１０４および入力１０５に接続される。
【００３９】
このように、注目入力の数が２である場合には、２入力のＡＮＤ回路などのセルが選択され、同様に、注目入力の数がｎ（ｎ＞２）である場合には、ｎ入力のセルが選択される。
【００４０】
そしてステップＳＴ１３において、追加セル配置手段２２は、セル選択／接続手段２１により選択されたセルを配置し、処理後のレイアウトデータをシールド生成手段３に供給する。
【００４１】
最後にステップＳＴ１４において、シールド生成手段３は、処理後のレイアウトデータから受け取ると、追加セル配置手段２２により配置されたセルにシールド配線を接続し、接続したシールド配線を、シールドの対象である配線に沿って生成する。シールド生成手段３は、処理後のレイアウトデータ１４を記憶手段４に記憶させる。例えば、図６においては、追加されたバッファ１２１−１，１２１−２にシールド配線１１２−１，１１２−２が接続され、配線１０２に沿って生成され、図７においては、追加されたＡＮＤ回路１３１−１，１３１−２にシールド配線１１２−１，１１２−２が接続され、配線１０２に沿って生成される。
【００４２】
以上のように、この実施の形態２によれば、セル選択／接続手段２１が所定の配線を駆動するセルの入力のうちの一部の論理値に対応する論理値でシールド配線を駆動するセルを選択して、所定の配線を駆動するセルに接続し、追加セル配置手段２２がセル選択／接続手段２１により選択されたセルを配置し、シールド生成手段３がセル選択／接続手段２１により選択されたセルに接続されたシールド配線を所定の配線に沿って生成するようにしたので、所定の配線を駆動するセルの入力のうちの一部の入力の論理値の変化に伴う所定の配線の論理値変化の遅延を抑制した回路規模の小さいシールド回路を簡単に設計することができるという効果が得られる。
【００４３】
実施の形態３．
この発明の実施の形態３によるシールド回路設計装置は、セル選択／接続手段２１が第１のシールド配線を駆動する第１のセルと、第２のシールド配線を駆動する第２のセルとを直列に接続し、シールド生成手段３が第１のシールド配線と第２のシールド配線とを所定の配線に沿って生成するようにしたものである。なお、実施の形態３によるシールド回路設計装置におけるその他の構成要素については実施の形態２によるものと同様であるので、その説明を省略する。
【００４４】
次に動作について説明する。
図８は実施の形態３によるシールド回路設計装置により設計されたシールド回路の一例を示す回路図である。
【００４５】
この実施の形態３では、セル選択／接続手段２１は、まず、電子回路のレイアウトのデータを受け取ると、シールド対象配線リスト１３および注目入力リスト３１を記憶手段４から読み出し、その電子回路において、そのシールド対象配線リスト１３により指定された配線を駆動するセルの入力のうち、注目入力リスト３１により指定された入力の論理値に対応する論理値で２本の第１および第２のシールド配線を駆動する第１および第２のセルを選択する。次に、セル選択／接続手段２１は、その第１のセルと第２のセルとを直列に接続する。
【００４６】
例えば図８において、シールドの対象の配線１０２を駆動するセルが２入力１０４，１０５のＡＮＤ回路１０１であり、注目入力が入力１０４である場合、図６（実施の形態２）の場合と同様に、シールド配線１１２−１，１１２−２を駆動するセルとしてバッファ１４１−１，１４２−１が選択される。そして、そのバッファ１４１−１が入力１０４に接続され、バッファ１４２−１がバッファ１４１−１に直列に接続される。
【００４７】
そして、追加セル配置手段２２がそれらのセルを配置し、シールド生成手段３が第１のシールド配線と第２のシールド配線をシールド対象の配線に沿って生成する。
【００４８】
なお、その他の動作については実施の形態２によるものと同様であるので、その説明を省略する。
【００４９】
以上のように、この実施の形態３によれば、セル選択／接続手段２１が、第１のシールド配線を駆動する第１のセルと、第２のシールド配線を駆動する第２のセルとを直列に接続し、シールド生成手段３が、第１のシールド配線と第２のシールド配線を所定の配線に沿って生成するようにしたので、注目入力に対する端子静電容量を低減して、より信号伝播の遅延を低減させたシールド回路を簡単に設計することができるという効果が得られる。
【００５０】
実施の形態４．
この発明の実施の形態４によるシールド回路設計装置は、セル選択／接続手段２１が第１の配線を駆動するセルと、第２の配線を駆動するセルとを並列に接続し、シールド生成手段３が第１の配線および第２の配線をシールド配線として所定の配線に沿って生成するようにしたものである。なお、実施の形態４によるシールド回路設計装置におけるその他の構成要素については実施の形態２または実施の形態３によるものと同様であるので、その説明を省略する。
【００５１】
次に動作について説明する。
図９は実施の形態４によるシールド回路設計装置により設計されたシールド回路の一例を示す回路図である。
【００５２】
この実施の形態４では、セル選択／接続手段２１が、シールド配線を分割した第１および第２の配線をそれぞれ駆動するセルを選択し、それらのセルを並列に接続する。そして、追加セル配置手段２２がそれらのセルを配置し、シールド生成手段３が第１の配線および第２の配線をそれらのセルに接続し、所定の配線に沿って縦列に生成する。
【００５３】
例えば図９において、シールド対象の配線１０２を駆動するセルが２入力１０４，１０５のＡＮＤ回路１０１であり、注目入力が入力１０４である場合、シールド配線を構成する２つの配線１５２−１，１５２−２を駆動するセルとして２つのバッファ１５１−１，１５１−２が選択される。そして、それらのバッファ１５１−１，１５１−２がバッファ１４１−１に直列に接続され、配線１５２−１と配線１５２−２がシールド配線として縦列に、かつ配線１０２に沿って生成される。
【００５４】
なお、その他の動作については実施の形態２または実施の形態３によるものと同様であるので、その説明を省略する。
【００５５】
以上のように、この実施の形態４によれば、セル選択／接続手段２１が第１の配線を駆動するセルと第２の配線を駆動するセルとを並列に接続し、シールド生成手段３が第１の配線および第２の配線を、シールド配線として所定の配線に沿って生成するようにしたので、シールド配線を駆動する各セル（図９ではバッファ１５１−１，１５１−２）あたりのシールド配線の静電容量を低減させたシールド回路を簡単に設計することができるという効果が得られる。
【００５６】
実施の形態５．
この発明の実施の形態５によるシールド回路設計装置は、セル複製／配置手段２がシールド配線を駆動するセルに駆動能力の低いセルとするようにしたものである。なお、駆動能力が低いとは、セルを構成するトランジスタのチャネル幅が狭いまたはチャネル長が長いまたは（チャネル長）／（チャネル幅）比が大きいということである。
【００５７】
なお、実施の形態５によるシールド回路設計装置におけるその他の構成要素については実施の形態１によるものと同様であるので、その説明を省略する。
【００５８】
次に動作について説明する。
図１０は実施の形態５によるシールド回路設計装置により設計されたシールド回路の一例を示す回路図である。
【００５９】
この実施の形態５では、セル複製／配置手段２が、複製したセルとして、同種の、駆動能力の低いセルとする。例えば図１０において、シールド配線１１２−１，１１２−２を駆動するＡＮＤ回路１６１−１，１６１−２として、駆動能力の低いＡＮＤ回路が選択される。
【００６０】
なお、実施の形態５では、セル複製／配置手段２が、複製したセルを、同種の、駆動能力の低いセルとするようにしているが、実施の形態２〜４のセル選択／接続手段２１が、駆動能力の低いセルを選択するようにしてもよい。
【００６１】
以上のように、この実施の形態５によれば、シールド配線を駆動するセルを駆動能力の低いセルとしたので、消費電力が小さく、シールド配線に起因する他の配線への影響を低減したシールド回路を簡単に設計することができるという効果が得られる。
【００６２】
【発明の効果】
以上のように、この発明によれば、所定の配線を駆動するセルを複製して配置し、複製したセルに接続されたシールド配線を所定の配線に沿って生成するようにしたので、所定の配線を駆動するセルの入力の論理値の変化に伴う所定の配線の論理値変化の遅延を抑制したシールド回路を簡単に設計することができるという効果がある。
【００６３】
この発明によれば、所定の配線を駆動するセルの入力のうちの一部の論理値に対応する論理値でシールド配線を駆動するセルを選択して、所定の配線を駆動するセルに接続し、選択したセルを配置し、選択したセルに接続されたシールド配線を所定の配線に沿って生成するようにしたので、所定の配線を駆動するセルの入力のうちの一部の論理値の変化に伴う所定の配線の論理値変化の遅延を抑制した回路規模の小さいシールド回路を簡単に設計することができるという効果がある。
【００６４】
この発明によれば、シールド配線を駆動するセルとして、第１のシールド配線を駆動する第１のセルと、第２のシールド配線を駆動する第２のセルとを選択し、第１および第２のセルを直列に接続し、第１のシールド配線と第２のシールド配線とを所定の配線に沿って生成するようにしたので、注目した入力に対する端子静電容量を低減して、より信号伝播の遅延を低減させたシールド回路を簡単に設計することができるという効果がある。
【００６５】
この発明によれば、シールド配線を駆動するセルとして、シールド配線を構成する第１の配線および第２の配線に対応して、第１の配線を駆動するセルと、第２の配線を駆動するセルとを並列に接続し、第１の配線および第２の配線をシールド配線として所定の配線に沿って縦列に生成するようにしたので、シールド配線を駆動する各セルあたりのシールド配線の静電容量を低減させたシールド回路を簡単に設計することができるという効果がある。
【００６６】
この発明によれば、シールド配線を駆動するセルを駆動能力の低いセルとするようにしたので、消費電力が小さく、シールド配線に起因する他の配線への影響を低減したシールド回路を簡単に設計することができるという効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１によるシールド回路設計装置の構成を示すブロック図である。
【図２】  この発明の実施の形態１によるシールド回路設計装置の動作について説明するフローチャートである。
【図３】  実施の形態１によるシールド回路設計装置により設計されたシールド回路の一例を示す回路図である。
【図４】  この発明の実施の形態２によるシールド回路設計装置の構成を示すブロック図である。
【図５】  この発明の実施の形態２によるシールド回路設計装置の動作について説明するフローチャートである。
【図６】  実施の形態２によるシールド回路設計装置により設計されたシールド回路の一例を示す回路図である。
【図７】  実施の形態２によるシールド回路設計装置により設計されたシールド回路の他の例を示す回路図である。
【図８】  実施の形態３によるシールド回路設計装置により設計されたシールド回路の一例を示す回路図である。
【図９】  実施の形態４によるシールド回路設計装置により設計されたシールド回路の一例を示す回路図である。
【図１０】  実施の形態５によるシールド回路設計装置により設計されたシールド回路の一例を示す回路図である。
【符号の説明】
２  セル複製／配置手段、３  シールド生成手段、２１  セル選択／接続手段、２２  追加セル配置手段。
【図１】
0004942239.tif 000002
【図２】
0004942239.tif 000003
【図３】
0004942239.tif 000004
【図４】
0004942239.tif 000005
【図５】
0004942239.tif 000006
【図６】
0004942239.tif 000007
【図７】
0004942239.tif 000008
【図８】
0004942239.tif 000009
【図９】
0004942239.tif 000010
【図１０】
0004942239.tif 000011