(57)【特許請求の範囲】
【請求項１】
入力信号の交流中心レベルを求める交流中心算出部と、
前記入力信号の直流中心レベルを求める直流中心算出部と、
後段に接続される信号処理部の基準レベルが０レベルであるとして、前記入力信号の直流中心レベルと前記入力信号の交流中心レベルとに対する一定比の外分点のレベルが前記信号処理部の基準レベルと一致するように、前記入力信号に対して直流レベルの補正を加える直流レベル補正部と、
前記入力信号の最大値および前記入力信号の最小値を検出するレベル検出部と、
を備え、
前記直流中心算出部は、前記レベル検出部で検出された前記入力信号の最大値および最小値に基づき、前記入力信号の直流中心レベルを求め、
前記直流レベル補正部は、前記入力信号の交流中心レベルをＶｍ、前記入力信号の直流中心レベルをＶｃとしたとき、前記外分点のレベルを（１＋κ）・Ｖｍ−κ・Ｖｃ（κは所定の値の係数）に基づき求めるレベル制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レベル制御装置および情報記録再生装置に関する。たとえば、光ディスク再生装置において、ＰＲＭＬ（Partial Response Maximum Likelihood ）回路を用いて信号再生する仕組みに適用されるレベル制御装置と、当該レベル制御装置を利用した情報記録再生装置に関する。
【背景技術】
【０００２】
入力信号を信号処理回路で処理し、処理済みの信号を後段の信号処理回路に送り、さらにその後段の信号処理回路にて処理するということを順次行なう場合、各信号処理回路で取り扱う入力信号の交流的中心（いわゆるＡＣ中心や平均レベル）、入力信号の最大値（ピークレベル）、入力信号の最小値（ボトムレベル）、入力信号の基準ＤＣレベル（たとえばＤＣ中心、各信号処理回路にとっての入力基準レベル、などの関係（いわゆるレベルインタフェース）を如何様に管理するかが、信号処理性能上問題となる。
【０００３】
このような信号のレベルを管理するために、直流成分（ＤＣオフセット）を調整するレベル制御装置が用いられる。因みに、ＡＣ中心を取り扱う処理では、容量結合などによって入力信号に含まれる直流成分を削除するので、前段側の信号処理回路自身で発生するオフセットを自動的に補正できる利点がある。
【０００４】
たとえば、入力信号の最大値や最小値が信号処理回路の許容入力範囲（ダイナミックレンジ）を超えてしまっては適正な信号処理ができない。また、ＡＣ中心や基準ＤＣレベルが信号処理回路の入力基準レベルからずれると適正な信号処理ができなくなることもある。これらの関係は、信号処理回路の処理内容や当該信号処理回路が取り扱う入力信号が上下対称性があるのか上下非対称性（アシンメトリ）があるのか、などにも左右される。因みに、上下対称性がある場合はＡＣ中心とＤＣ中心（最大値と最小値の中間レベル）は一致するが、上下非対称性がある場合にはＡＣ中心とＤＣ中心は一致しなくなる。
【０００５】
たとえば、入力信号の基準ＤＣレベルが入力基準レベルと一致していることが要求される第１の処理系統、入力信号に上下対称性があることを前提にＡＣ中心が入力基準レベルと一致していることが要求される第２の処理系統、などが考えられる。
【０００６】
第１の処理系統の一例としては、たとえば映像信号処理（チューナの検波処理を含む）において、映像信号の同期信号先端（映像信号が正極性時のボトムや映像信号が負極性時のピークレベルに相当）やペデスタルのＤＣレベルを入力基準レベルと一致させる仕組みが該当する。
【０００７】
第２の処理系統の一例としては、結合容量を介することで直流成分を排除して入力基準レベルと交流中心とが一致するようにしておき、入力信号と入力基準レベル（交流中心）との大小を比較することで２値化を行なう単純２値化処理が該当する。
【０００８】
たとえば、光ディスク装置では、情報記録方式として、記録符号にそのまま対応する２値記録方式が採用されると、再生系では、光ディスクから得られる再生信号（ＲＦ信号）を所定のスライスレベル（入力基準レベルの一例）とコンパレータにより比較して２値化し、次段のデジタル処理回路に２値化信号を渡す。たとえば、ＲＦ信号の値が信号スライスレベルよりも大きいときは“１”、小さいときは“０”と判定する符号化方式である。
【０００９】
この際、入力信号にアシンメトリがあると、単なる容量結合とは信号レベルがずれてくるので、正確な２値化結果が得られない。そこで、入力信号にアシンメトリがあっても、できるだけ正確に２値化するために、たとえば、信号の０／１の出現頻度が同じであることを前提に、ハイ／ローのデューティサイクルを５０％にするのが、アシンメトリに関わらず最適信号レベルだろうとする規範に基づくアシンメトリ補正が考えられている。さらに、このようなデューティ５０％規範の限界を超えるための仕組みも提案されている（特許文献１，２を参照）。
【００１０】
【特許文献１】特開平１０−０５５６２１号公報
【特許文献２】特開平０３−１２０６７３号公報
【００１１】
一方、近年、記録密度が高密度化している。記録媒体である光ディスクや光ピックアップなど記録再生装置の性能が決まると、それに応じて記録可能な最短波長も決まる。そして、与えられた最短波長を変えないまま記録密度を上げていくと、隣接する符号の再生波形が重畳して読み出される、いわゆる符号間干渉が発生し、従来の２値化方式では適正な再生処理ができないことが起ってきている。このような高密度化における問題を解消する一手法として、たとえば、ＰＲＭＬ（Partial Response Maximum Likelihood ）がある。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
入力信号に上下対称性があれば、ＡＣ中心が入力基準レベルと一致するようにレベルインタフェースを採ることで、信号振幅の最大範囲（最大振幅：ピークレベルとボトムレベルの差）と信号処理回路の入力ダイナミックレンジを一致させることができる。ところが、入力信号にアシンメトリがある場合、入力信号はＡＣ中心から片側の振幅が大きくなるため、その片側の高レベル（ピークレベル近傍あるいはボトムレベル近傍）は信号処理回路の許容入力レンジを超えてしまい、適正な信号処理が行なえない。
【００１３】
このような入力信号でも適正に信号処理できるためには、信号振幅より大きな入力ダイナミックレンジが必要となる。アシンメトリはＡＣ中心に対しどちらに出るか分からないため、信号処理回路は実際に処理する振幅に対し、上下のアシンメトリ分だけのダイナミックレンジマージンが必要になる。たとえば、アナログ信号をデジタル信号に変換するＡＤ変換の入力でこのような信号を受けられるためには、システムから決まる必要なＳ／Ｎ比（Signal (to) Noise ratio ：信号対雑音比比）に対して、ＡＤ変換のビット幅を大きくすることで対応する。
【００１４】
また、光ディスクでは、記録時のレーザのパワーと記録媒体の特定のバラツキによって、書き込みによって生成したマークの長さが基準値よりずれることがあり、このような記録情報を読み出すと、再生波形にアシンメトリが発生する。
【００１５】
この問題を解消する一手法が特許文献３に開示されている。特許文献３に記載の仕組みでは、容量結合によりＤＣカットした再生信号に対し、信号全体のピークレベルとボトムレベルからフィードフォワードの演算で最適レベルに再生信号をシフトするオフセット調整を行なう。
【００１６】
【特許文献３】特開２００１−８４７０２号公報
【００１７】
しかしながら、特許文献３に記載の仕組みでは、再生信号をＤＣカットしてオフセット調整を行ないＡＤ変換を行なう仕組みであるので、アシンメトリがあると、前述の入力ダイナミックレンジの問題を回避できない。また、アシンメトリやＡＤ変換部そのものに起因するオフセットを後段のデジタル信号処理で緩和する必要性も出てきている。
【００１８】
本発明は、上記事情に鑑みてなされたものであり、アシンメトリの影響が入力ダイナミックレンジに与える影響を緩和することのできる新規な仕組みを提供することを第１の目的とする。また、本発明は、アシンメトリなどを起因するオフセットが信号処理性能に与える影響を緩和することのできる新規な仕組みを提供することを第２の目的とする。
【課題を解決するための手段】
【００１９】
本発明に係る第１の態様は、入力信号の交流中心レベルを求める交流中心算出部および入力信号の直流中心レベルを求める直流中心算出部の内の少なくとも一方と、入力信号の直流中心レベルと入力信号の交流中心レベルとに対する一定比の外分点のレベルが、後段に接続される信号処理部の基準レベルと一致するように、入力信号に対して直流レベルの補正を加える直流レベル補正部とを備えた。
【００２０】
直流レベル補正部は、入力信号の直流中心レベルや交流中心レベルを０レベルとして取り扱うことができなければ、外分点のレベルを（１＋κ）・Ｖｍ−κ・Ｖｃ（κは所定の値の係数）に基づき求めるのがよい。入力信号の直流中心レベルを０レベルとして取り扱うことができれば、外分点のレベルを（１＋κ）・Ｖｍ（κは所定の値の係数）に基づき求めるのがよい。入力信号の交流中心レベルを０レベルとして取り扱うことができれば、外分点のレベルを−κ・Ｖｃ（κは所定の値の係数）に基づき求めるのがよい。
【００２１】
第１の態様では、信号を後段の信号処理部に渡す前に、信号の直流中心レベルと交流中心レベルから規定される外分点レベルが信号処理の基準レベルと一致するように調整する。よって、直流カットされた信号でなくても、また、アシンメトリなどを起因とする直流オフセットがあっても、信号処理に適した動作点が設定される。
【００２２】
本発明に係る第２の態様は、入力信号と直流レベル制御信号を加算することで入力信号の直流レベルを調整する直流レベル調整部と、直流レベル調整部から出力された出力信号の最大値や最小値を検出するレベル検出部と、レベル検出部で検出された出力信号の最大値および最小値に基づき出力信号の直流中心レベルを求める直流中心算出部を備えた。さらに、直流中心算出部で算出された直流中心レベルに基づき、出力信号の直流中心レベルが直流レベル調整部の後段に接続される信号処理部（たとえばＡＤ変換部など）の入力ダイナミックレンジの中央レベルと一致するように直流レベル制御信号を生成して直流レベル調整部に供給する直流レベル制御部を備えた。
【００２３】
第２の態様では、ＡＤ変換部などの信号処理部の入力側において、信号の直流中心レベルが信号処理部の入力ダイナミックレンジの中央レベルとなるように調整する。よって、信号の最大振幅とダイナミックレンジをほぼ一致させた処理系統の場合において、直流カットされた信号でなくても、またアシンメトリがあっても、信号が入力レンジをオーバーする現象が回避される。
【００２４】
本発明に係る第３の態様は、第１の態様と第２の態様を組み合わせたもので、ＡＤ変換の基準レベルに対する入力信号の直流中心を管理する仕組み（第２の形態）を採った場合において、その後段に第１の態様を組み合わせたものであり、前述の双方の特質を持つ。よって、信号の最大振幅とダイナミックレンジをほぼ一致させた処理系統の場合において、直流カットされた信号でなくても、またアシンメトリがあっても、信号が入力レンジをオーバーする現象が回避されるし、信号処理に適した動作点が設定される。なお、入力信号のＤＣレベルを管理する第２の態様を適用しているので、第１の態様の仕組みにおいて、入力信号の直流中心を０レベルとできる。よって、直流レベル補正部は、入力信号の直流中心レベルを０レベルとして取り扱うことができ、外分点のレベルを（１＋κ）・Ｖｍに基づき求めればよい。
【００２５】
本発明に係る第４の態様は、ＡＤ変換の基準レベルに対する入力信号の交流中心を管理する仕組みを採った場合において、第１の態様を組み合わせたものである。よって、直流カットされた信号であっても、またアシンメトリがあっても、信号処理に適した動作点が設定される。なお、ＡＤ変換の基準レベルに対する入力信号の交流中心を管理する仕組みは、ＡＤ変換部の入力中心レベルに対して、アナログの入力信号の交流中心レベルを所定レベル（好ましくは量子化中心レベル）に設定するバイアス部により構成する。ＡＤ変換の基準レベル（量子化中心レベル）を０レベルとしたときには、理想的には、直流レベル補正部は、入力信号の交流中心レベルを０レベルとして取り扱うことができ、外分点のレベルをκ・Ｖｃに基づき求めればよい。理想から外れるときには、交流中心レベルＶｍも考慮して、外分点のレベルを（１＋κ）・Ｖｍ−κ・Ｖｃに基づき求めるのがよい。
【発明の効果】
【００２６】
本発明の第１の態様によれば、信号を後段の信号処理部に渡す前に、信号の直流中心レベルと交流中心レベルから規定される外分点レベルが信号処理の基準レベルと一致するように直流レベル補正を行なうので、アシンメトリなどを起因するオフセットが信号処理性能に与える影響を緩和できる。
【００２７】
本発明の第２の態様によれば、ＡＤ変換部などの信号処理部の入力側において信号の直流中心レベルが信号処理部の入力ダイナミックレンジの中央レベルとなるように調整するので、直流オフセットやアシンメトリの影響が入力ダイナミックレンジに与える影響を緩和できる。
【００２８】
本発明の第３の態様によれば、第１と第２の態様を組み合わせているので、直流オフセットやアシンメトリの影響がＡＤ変換部の入力ダイナミックレンジに与える影響を緩和できるし、アシンメトリなどを起因するオフセットが信号処理性能に与える影響を緩和できる。
【００２９】
本発明の第４の態様によれば、ＡＤ変換部に入力される入力信号の交流中心を管理する仕組みと第１の形態を組み合わせているので、直流カットされた信号であっても、また、アシンメトリがあっても、アシンメトリを起因するオフセットが信号処理性能に与える影響を緩和できる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下では、交流をＡＣ（Alternating Current ）と表記し、直流をＤＣ（Direct Current）と表記することがある。
【００３１】
＜第１実施形態：第１例＞
図１および図１Ａは、レベル制御装置の第１実施形態（第１例）を説明する図である。ここで、図１は、レベル制御装置の第１実施形態（第１例）の構成を示す図である。図１Ａは、第１実施形態（第１例）のレベル制御装置１Ａによる作用（動作）を説明する波形図である。第１実施形態（第１例）のレベル制御装置１Ａは、一般的な信号処理回路について示したもので、後述する第１実施形態（第２例）のレベル制御装置１Ｂは、信号処理回路としてＡＤ変換回路を使用した場合に好適な構成例について示している。
【００３２】
第１実施形態のレベル制御装置１Ａ，１Ｂは、信号処理回路に入力される入力信号のＤＣレベルを管理（監視）することで、入力信号の最大振幅に信号処理回路の入力ダイナミックレンジを合わせておいた場合に、ＤＣ成分やアシンメトリのある入力信号が信号処理回路に入力される場合でも、入力ダイナミックレンジを超えることがないようにするものである。この方式をＤＣセンタ方式とも称し、その対比として、入力信号のＡＣセンタを管理する方式をＡＣセンタ方式とも称する。
【００３３】
なお、ここでは、入力信号にアシンメトリがある場合で、そのアシンメトリ量が変動する場合でも、入力信号の最大振幅は一定であるとする。実際には、アシンメトリによって信号振幅の変動が生じその最大振幅も変動し得るが、取り扱う入力信号のアシンメトリ量がどのようなものであってもそのアシンメトリ量での最大振幅に合わせた入力ダイナミックレンジを設定しておくことで、入力ダイナミックレンジとの関係においては、実質上は、このように考えて差し支えない。たとえば、その最大振幅よりも少し大きい入力ダイナミックレンジを設定しておけばよい。
【００３４】
なお、振幅変動に関しては、レベル制御装置１Ａ，１Ｂの前段に自動利得制御回路（後述する第４実施形態を参照）を設けることで、その影響は解消される。オフセット調整でＤＣセンタがＡＤ変換のセンタレベル（ＡＤＣセンタと称する）と合っていると、自動利得制御回路のターゲットレベルをＡＤ変換のフルスケール（ＡＤＣフルスケールと称する）近傍まで大きくすることができる。他方、単なる容量結合では、ＡＣセンタがＡＤＣセンタと一致するため、ＡＤＣフルスケールにぶつからないためには、最大アシンメトリ分がレンジ内になるように、ターゲット振幅を小さくしておく必要がある。ここで、容量結合方式を採用するとアシンメトリの影響を考慮する必要があるのでその限界は小さくならざるを得ないが（たとえばＡＤＣフルスケールの６５％程度など）、本実施形態のように、ＤＣセンタ方式を採用すればその限界が拡大される（たとえばＡＤＣフルスケールの８０％位まで）。
【００３５】
ここで、第１実施形態において、信号のＤＣレベルの管理に当たっては、ピークレベル（最大値）やボトムレベル（最小値）やその中間点（いわゆるＤＣ中心）を、信号の基準ＤＣレベルとして取り扱う。これは、本実施形態において取り扱う信号そのものは、本来的には（設計基準としては）対称性があり、かつ信号そのものには、映像信号のペデスタルレベルなどのような絶対的なＤＣレベルの基準が無いことを考慮したものである。
【００３６】
そして、第１実施形態においては、信号のピークレベルやボトムレベルやそのＤＣ中心に基づいて、信号処理回路の入力ダイナミックレンジの中央に、信号のＤＣ中心が来るように調整する。このような仕組みを実現するために、第１実施形態（第１例）のレベル制御装置１Ａは、ＤＣレベル調整部１０（オフセット調整部）と、ピークレベル検出部２０と、ボトムレベル検出部３０と、ＤＣ中心算出部４０と、ＤＣレベル制御部５０（オフセット制御部：Offset Controller ）を備える。ＤＣレベル調整部１０の後段には、図示を割愛した信号処理回路が接続される。
【００３７】
ＤＣレベル調整部１０は、入力信号Ｓ１を取り込み、ＤＣレベル制御部５０からのＤＣレベル制御信号Ｓdrc に基づき入力信号Ｓ１のＤＣレベルをシフトさせるもので、一例として、オフセット加算器１２を有する。本実施形態では、信号処理回路の入力基準レベルに対する入力信号のＤＣレベルを管理する仕組みであり、結合容量を設けてＤＣカットしてインタフェースを採るか否かは不問である。ここで、入力信号Ｓ１は、たとえば、情報記録再生装置（記録単独や再生単独の装置も含む）の一例である光ディスク装置に備えられる光ピックアップ回路から出力された光ディスクの記録情報に応じた再生信号が該当する。
【００３８】
ピークレベル検出部２０は、ＤＣレベル調整部１０から出力された出力信号Ｓ２のピークレベルＶｐ（最大レベル）を検出して当該ピークレベルＶｐを示すピーク信号Ｓｐを出力するもので、一例として、ピークホールド回路２２（ＰＨ）を有する。ボトムレベル検出部３０は、ＤＣレベル調整部１０から出力された出力信号Ｓ２のボトムレベルＶｂ（最小レベル）を検出して当該ボトムレベルＶｂを示すボトム信号Ｓｂを出力するもので、一例として、ボトムホールド回路３２（ＢＨ）を有する。ピークレベル検出部２０とボトムレベル検出部３０で、レベル検出部LDETが構成される。
【００３９】
ピークレベル検出部２０（ピークホールド回路２２）やボトムレベル検出部３０（ボトムホールド回路３２）は、それぞれ周知の技術に基づき構成されている回路であってもよい。ただし、高密度記録の入力信号Ｓ１を取り扱う場合などのように高速応答が求められるケースでは、入力信号Ｓ１に対する応答性を向上しつつ、実際の入力信号Ｓ１のピークレベルやボトムレベルと、ピークレベル検出部２０やボトムレベル検出部３０が検知（保持）するレベル（ピーク信号Ｓｐやボトム信号Ｓｂ）の差分を極力減少させることができる好適な回路を採用するのがよい。
【００４０】
ＤＣ中心算出部４０は、ピークレベル検出部２０で検出されたピーク信号Ｓｐとボトムレベル検出部３０で検出されたボトム信号Ｓｂに基づき入力信号Ｓ１に対応する出力信号Ｓ２のＤＣ中心レベルＶｃを示すＤＣ中心信号Ｓdcを生成し、ＤＣレベル制御部５０に供給する。なお、ＤＣ中心信号Ｓdcを直接にＤＣレベル制御部５０に供給するのではなく、所定の周波数以上の信号成分を減衰し、その周波数以下の信号成分をほぼそのまま通過させるローパスフィルタ（ＬＰＦ：Low Pass Filter ）を具備する高域成分抑止回路を介在させてもよい。こうすることで、ＤＣ中心算出部４０から出力されるＤＣ中心信号Ｓdcに含まれている高周波成分を抑止（減衰）し、この高周波成分を減衰したＤＣ中心信号ＳdcをＤＣレベル制御部５０に供給する。
【００４１】
ＤＣ中心算出部４０におけるＤＣ中心信号Ｓdcの算出式としては、その定義に従えば、（Ｓｐ＋Ｓｂ）／２となる。ただし、この定義式の分母（＝２）はゲイン要素と考えることができる。全体のオフセット補正負帰還ループ中にはＤＣレベル制御部５０が存在し、このＤＣレベル制御部５０に負帰還要素やゲイン要素を集中させることができる。よって、本実施形態のＤＣ中心算出部４０では、ＤＣ中心信号Ｓdcの算出式として（Ｓｐ＋Ｓｂ）を採用し、定義式の“／２”の分を含まないものとする。
【００４２】
ＤＣレベル制御部５０は、ＤＣ中心算出部４０から供給されたＤＣ中心信号Ｓdcに基づき、入力信号Ｓ１のＤＣ中心レベルが、信号処理回路の入力ダイナミックレンジの中央に来るようにフィードバック制御（調整）する。このため、信号処理回路の入力ダイナミックレンジの中央レベルを０レベルとして扱うものとし、図示を割愛するが、ＤＣレベル制御部５０は、一例として、積分回路（特に真の積分を実行する完全積分回路が好ましい）を具備する。積分回路に入力されるＤＣ中心信号Ｓdcが０にならない限り、ＤＣレベル制御信号Ｓdrc はどこまでも大きくなり、ＤＣ中心信号Ｓdcが０になるまで安定状態に入らない。因みに、積分回路の代わりに比較器を使用することも考えられるが、この場合、比較器ゲインが有限なのでループゲインも有限になり、入力にＤＣオフセットがある場合、それがループゲイン分の１になるだけで残留誤差が０にはならない。これに対して、完全積分回路はＤＣゲインが無限大なので残留誤差を０にできる利点がある。
【００４３】
ＤＣレベル調整部１０は、ＤＣレベル制御部５０からのＤＣレベル制御信号Ｓdrc を入力信号Ｓ１に加算することで入力信号Ｓ１の直流レベルを調整し、調整済みの出力信号Ｓ２を出力する。つまり、レベル制御装置１Ａは、ピークレベル検出部２０およびボトムレベル検出部３０により入力信号Ｓ１に対応する出力信号Ｓ２に基づきピーク信号Ｓｐおよびボトム信号Ｓｂを検出する。これらからＤＣ中心信号ＳdcをＤＣ中心算出部４０により算出して、ＤＣ中心信号Ｓdcに基づくＤＣレベル制御信号Ｓdrc をＤＣレベル制御部５０により生成して入力信号Ｓ１に加える。入力信号Ｓ１（出力信号Ｓ２）のピークレベルＶｐとボトムレベルＶｂから、こうすることで、入力信号Ｓ１におけるＤＣ成分（直流成分）やアシンメトリの影響を抑制するオフセット調整を行なう。入力ダイナミックレンジの中央レベルＶｄに信号レベルが来るように調整するのである。
【００４４】
ＤＣレベル制御信号Ｓdrc は、出力信号Ｓ２のＤＣ中心レベルＶｃが信号処理回路の入力ダイナミックレンジの中央レベルＶｄと一致するようにＤＣレベル制御部５０により制御されている。よって、図１Ａに示すように、入力信号Ｓ１にＤＣ成分が含まれていてそのＤＣレベルが如何様な状態であっても、ＤＣレベル調整部１０から出力された出力信号Ｓ２は、そのＤＣ中心レベルＶｃが、信号処理回路の入力ダイナミックレンジの中央レベルＶｄと一致する。また、入力信号Ｓ１にアシンメトリがあってＡＣ中心に対して上下非対称となりＤＣ中心レベルＶｃとＡＣ中心レベルＶｍにずれがある場合であっても、ＤＣレベル調整部１０から出力された出力信号Ｓ２は、そのＤＣ中心レベルＶｃが、信号処理回路の入力ダイナミックレンジの中央レベルＶｄと一致する。
【００４５】
また、ＤＣ中心レベルＶｃは出力信号Ｓ２のピークレベルＶｐとボトムレベルＶｂの中間点であるから、出力信号Ｓ２のピークレベルＶｐは入力ダイナミックレンジの最大点に、出力信号Ｓ２のボトムレベルＶｂは入力ダイナミックレンジの最小点に一致する。ＤＣレベルの相違によるダイナミックレンジに与える影響を抑制できるし、アシンメトリによるダイナミックレンジに与える影響を抑制できる。
【００４６】
これにより、入力信号Ｓ１にＤＣ成分が含まれていてそのＤＣレベルが如何様な状態であっても、また、入力信号Ｓ１にアシンメトリがある場合でも、入力信号Ｓ１の最大振幅と信号処理回路の入力ダイナミックレンジを一致させることができる。ＤＣ直結でインタフェースを採る場合であっても、信号処理回路の入力レンジぎりぎりの信号振幅を、アシンメトリがあったとしても扱うことが可能になる。ダイナミックレンジが厳しい信号処理系統にとって、当該第１実施形態の仕組みが果たす効果は大きい。
【００４７】
＜第１実施形態：第２例＞
図１Ｂは、レベル制御装置の第１実施形態（第２例）の構成を示す図である。前述のように、第１実施形態（第２例）のレベル制御装置１Ｂは、第１実施形態（第１例）のレベル制御装置１Ａを、信号処理回路としてＡＤ変換回路を使用することに最適化させて変形したものである。ＡＤ変換回路を信号処理回路として使用する場合、ＡＤ変換されたデジタル信号を取り扱う別の信号処理回路（デジタル信号処理回路）がさらに設けられる。以下、第１実施形態（第１例）のレベル制御装置１Ａとの相違点について説明する。
【００４８】
図示のように、第１実施形態（第２例）のレベル制御装置１Ｂは、ＤＣレベル調整部１０の後段に信号処理回路の一例であるＡＤ変換部６０（ＡＤＣ）が接続されている。ＤＣレベル調整部１０から出力された出力信号Ｓ２がＡＤ変換部６０に供給され、ＡＤ変換された入力信号Ｓ１（出力信号Ｓ２）に対応する出力データＤ２がＡＤ変換部６０から出力される。図示を割愛するが、ＡＤ変換部６０の後段には、さらにデジタル信号処理回路が接続される。
【００４９】
ピークレベル検出部２０やボトムレベル検出部３０は、ＤＣレベル調整部１０から出力された出力信号Ｓ２ではなく、ＡＤ変換部６０から出力された出力データＤ２のピークレベルＶｐを検出して当該ピークレベルＶｐを示すピークデータＤｐを出力する。ボトムレベル検出部３０は、ＤＣレベル調整部１０から出力された出力信号Ｓ２ではなくＡＤ変換部６０から出力された出力データＤ２のボトムレベルＶｂを検出して当該ボトムレベルＶｂを示すボトムデータＤｂを出力する。
【００５０】
つまり、第２実施形態（第２例）のピークレベル検出部２０およびボトムレベル検出部３０は、第１実施形態（第１例）に対して、アナログ信号処理ではなくデジタル信号処理によりピークデータＤｐやボトムデータＤｂを検出する点が異なるだけである。これに対応して、ＤＣ中心算出部４０やＤＣレベル制御部５０も、デジタル信号処理により、それぞれが担当する処理を行なう。ＤＣ中心算出部４０は、デジタル信号処理でＤＣ中心レベルＶｃを示すＤＣ中心データＤdcを生成してＤＣレベル制御部５０に供給するように変形すればよい。そして、ＤＣレベル制御部５０は、デジタルのＤＣレベル制御データＤdrc を生成し、これをＤＡ変換してアナログのＤＣレベル制御信号Ｓdrc としてＤＣレベル調整部１０に供給する。その他の点は第１実施形態（第１例）と同様である。
【００５１】
ＤＣ成分やアシンメトリのある入力信号Ｓ１がＡＤ変換部６０に入力される場合でも、入力ダイナミックレンジを超えないようにするためには、ＡＤ変換部６０に入力される場合でも、入力ダイナミックレンジを超えないようにするべく、ＡＤ変換部６０の出力コードが表現範囲を超えないようにする必要がある。
【００５２】
このため、本実施形態では、デジタル信号処理によりピークデータＤｐやボトムデータＤｂを検出するに当たっては、ＡＤ変換部６０の出力コードを使用する。つまり、入力がＡＤ変換部６０のダイナミックレンジに入っているかを判断するのは、ＡＤ変換部６０の出力コード自体とするのである。入力ダイナミックレンジに信号レベルを合わせると言うときの入力ダイナミックレンジは、考え方としてはＡＤ変換部６０の出力レベルで判断されるものであるというのが原点にある発想である。
【００５３】
ＡＤ変換部６０の入力側に基準電圧として最大値ＶRTや最小値ＶRBがあるが、これが入力ダイナミックレンジの定義であるという訳ではない。ＡＤ変換部６０の特性（オフセットやリニアリティなど）がＡＤＣ変換結果に表れるので、その分の修正を加えることで入力ダイナミックレンジが決まる。たとえば、極端な例として、ＡＤ変換部６０に内蔵されているコンパレータに１Ｖのオフセットがあるとき、その入力レンジは最大値ＶRT〜最小値ＶRB間から１Ｖずれた所に存在することになる。このようなズレを全て含めてＡＤ変換部６０の入力レンジを規定するなら、入力レンジの最大は出力コードが最大になるときの入力電圧であり、入力レンジの最小は出力コードが最小になるときの入力電圧となる。ＡＤ変換部６０の入力ダイナミックレンジは、本来的に出力コードで測るべきものとなる。
【００５４】
第１実施形態（第２例）の動作においては、この点が第１実施形態（第１例）と異なるだけで、その本質的な動作には相違がなく、第１実施形態（第１例）と同様の作用効果を享受できる。
【００５５】
＜第２実施形態＞
図２〜図２Ｃは、レベル制御装置の第２実施形態を説明する図である。ここで、図２は、レベル制御装置の第２実施形態（第１例）の構成を示す図である。図２Ａは、レベル制御装置の第２実施形態（第２例）の構成を示す図である。図２Ｂは、レベル制御装置の第２実施形態（第３例）の構成を示す図である。図２Ｃは、第２実施形態のレベル制御装置１Ｃ，１Ｄ，１Ｅによる作用（動作）を説明する波形図である。
【００５６】
光ディスク装置などの情報記録再生装置において、再生信号にアシンメトリがあると、全体のＡＣ中心と短波長信号のＤＣ中心や長波長信号のＤＣ中心とが異なる。ここで、本願発明者は、ＰＲＭＬ用の最適基準レベルが、短波長信号のＤＣ中心付近にあることを見出している。適正な信号処理を行なうには、非線形処理によりアシンメトリを補正する場合でも、短波長信号のＤＣ中心付近を中心に補正をかけることになる。
【００５７】
アシンメトリを起因として再生信号における短波長信号のＡＣ中心にオフセットが生じると、その影響が信号処理精度に影響を与えてしまう。しかしながら実際には、短波長信号は、長波長信号に埋もれ検出するのが難しい信号であるし、符号間干渉により短波長信号のＡＣ中心は相当に変動するので、短波長信号そのものに基づいたアシンメトリ補正は困難である。
【００５８】
そこで、第２実施形態のレベル制御装置１Ｃ，１Ｄは、信号処理回路に入力される入力信号のＤＣレベルを管理（監視）することで、入力信号の所定レベルが信号処理回路にとっての都合の良い基準レベルと一致するようにする。
【００５９】
たとえば、詳細は第４実施形態で説明するが、光ディスク装置の再生系では、図２Ｂに示すように、再生された入力信号Ｓ３にアシンメトリがあり、長波長信号Ｓ３lgのＤＣ中心レベルＶｃlgと短波長信号Ｓ３shのＤＣ中心レベルＶｃShとに差がある。通常は、再生信号全体のＤＣ中心レベルＶｃは、長波長信号のＤＣ中心レベルＶｃlgとほぼ一致するが、短波長信号のＤＣ中心レベルＶｃShとは一致せず、この差に基づく指標値をアシンメトリ量としている。一方、再生信号処理用の最適基準レベルは、短波長信号のＤＣ中心レベルＶｃsh付近にあり、アシンメトリを補正する場合でも、短波長信号のＤＣ中心レベルＶｃsh付近を中心に補正をかけることになる。
【００６０】
考え方としては、第１実施形態と同様の仕組みを採ればよいが、再生された入力信号Ｓ３においては、短波長信号Ｓ３shは長波長信号Ｓ３lgに埋まっており、短波長信号のＤＣ中心レベルＶｃShを直ちに求めることが困難であるので、その対処が必要になる。
【００６１】
具体的には、図２に示すように、第２実施形態（第１例）のレベル制御装置１Ｃは、ピークレベル検出部２０と、ボトムレベル検出部３０と、ＤＣ中心算出部４０と、ＡＣ中心算出部７０と、ＤＣレベル補正部８０（オフセット補正部：Offset Compensator）を備える。ＤＣレベル補正部８０の後段には、図示を割愛したデジタル信号処理回路が接続される。ピークレベル検出部２０やボトムレベル検出部３０は、第１実施形態と同様のものであればよい。
【００６２】
ＡＣ中心算出部７０は、入力信号Ｓ３の交流的な中間値であるＡＣ中心レベルＶｍを求めるもので、一例として、平均値検出回路７２（Average Detector）を備える。ＡＣ中心算出部７０（平均値検出回路７２）は、周知の技術に基づき構成されている回路であってよい。なお、ＡＣ中心レベルＶｍは、入力信号Ｓ３の平均レベルであり、ＤＣカットのインタフェースを採った場合は０レベルとなる。
【００６３】
ＤＣ中心算出部４０は、ピークレベル検出部２０で検出されたピーク信号Ｓｐとボトムレベル検出部３０で検出されたボトム信号Ｓｂに基づき入力信号Ｓ３に対応する出力信号Ｓ２のＤＣ中心レベルＶｃを示すＤＣ中心信号Ｓdcを生成し、ＤＣレベル補正部８０に供給する。なお、ＤＣ中心信号Ｓdcを直接にＤＣレベル補正部８０に供給するのではなく、所定の周波数以上の信号成分を減衰し、その周波数以下の信号成分をほぼそのまま通過させるローパスフィルタを具備する高域成分抑止回路を介在させてもよい。こうすることで、ＤＣ中心算出部４０から出力されるＤＣ中心信号Ｓdcに含まれている高周波成分を抑止（減衰）し、この高周波成分を減衰したＤＣ中心信号ＳdcをＤＣレベル補正部８０に供給する。
【００６４】
ＡＣ中心算出部７０は、入力信号Ｓ３を平均化処理し、入力信号Ｓ３のＡＣ中心レベルＶｍを示すＡＣ中心信号Ｓacを生成し、ＤＣレベル補正部８０に供給する。たとえば、所定の周波数以上の信号成分を減衰し、その周波数以下の信号成分をほぼそのまま通過させるローパスフィルタを具備する高域成分抑止回路を有する。
【００６５】
ＤＣレベル補正部８０は、ＤＣ中心算出部４０からのＤＣ中心信号Ｓdc（ＤＣ中心レベルＶｃの情報）とＡＣ中心算出部７０からのＡＣ中心信号Ｓac（ＡＣ中心レベルＶｍの情報）に基づき、短波長信号のＤＣ中心レベルＶｃshを求める。そして、求めた短波長信号のＤＣ中心レベルＶｃshが信号処理の最適基準レベルＶｘと一致するようにデータ補正を行なう。
【００６６】
短波長信号のＤＣ中心レベルＶｃshを求める際には、ＤＣ中心レベルＶｃとＡＣ中心レベルＶｍを１＋κ：κに外分する外分点が短波長信号のＤＣ中心レベルＶｃshとなるように算出する。デジタル信号処理回路の取扱いとしては、信号処理の仮想的な最適基準レベルＶｘが０レベルであると都合がよい。
【００６７】
そこで、ＤＣレベル補正部８０は、短波長信号のＤＣ中心レベルＶｃshを信号処理の最適基準レベルＶｘに一致させる際には、短波長信号のＤＣ中心レベルＶｃsh（＝信号処理の最適基準レベルＶｘ）が０レベルになるよう調整する。これは、特開平２００１−８４７０２の考え方を自然に拡張したものである。つまり、係数κを適切な定数に設定し、式（１−１）に基づき短波長信号のＤＣ中心レベルＶｃshを特定する。
【００６８】
【数１】
0005056569.tif 000002
【００６９】
このような第２実施形態の仕組みを採ることで、入力信号Ｓ３にＤＣオフセットやアシンメトリがあっても、入力信号Ｓ３に対して最適基準レベルＶｘ（≠ＤＣ中心レベルＶｃ、ＡＣ中心レベルＶｍ）に基づき信号処理を行なう信号処理回路では、不都合のない処理ができる。入力信号Ｓ３として、ＤＣカットされた信号でなくても、またアシンメトリがあっても、短波長信号のＤＣ中心レベルＶｃshを動作点として、これを最適基準レベルＶｘ（≠ＤＣ中心レベルＶｃ、ＡＣ中心レベルＶｍ）に設定することができる。ＤＣカットされた信号でなくても、信号処理に適した動作点を設定することができる。
【００７０】
なお、式（１−１）から明らかなように、ＤＣ中心レベルＶｃをゼロ（０）として取り扱うことのできる信号処理系統の場合、式（１−１）は式（１−２）のように簡略でき、ＤＣ中心レベルＶｃをＤＣレベル補正部８０に供給することは不要となる。この場合、図２Ａに示す第２実施形態（第２例）のレベル制御装置１Ｄのように、ピークレベル検出部２０、ボトムレベル検出部３０、およびＤＣ中心算出部４０は不要となる。
【００７１】
また、式（１−１）から明らかなように、ＡＣ中心レベルＶｍをゼロ（０）として取り扱うことのできる信号処理系統の場合、式（１−１）は式（１−３）のように簡略でき、ＡＣ中心レベルＶｍをＤＣレベル補正部８０に供給することは不要となる。この場合、図２Ｂに示す第２実施形態（第３例）のレベル制御装置１Ｅのように、ＡＣ中心算出部７０は不要となる。
【００７２】
＜第３実施形態：第１例＞
図３は、レベル制御装置の第３実施形態を説明する図である。図３に示す第３実施形態のレベル制御装置１Ｆは、第１実施形態（第２例）の仕組みと、第２実施形態（第２例）の仕組みを組合せたものである。つまり、ＡＤ変換の基準レベルに対する入力信号の直流中心を管理する仕組みを採った場合において、その後段に第２実施形態を組み合わせたものであり、前述の双方の特質を持つ。
【００７３】
入力信号のＤＣレベルを管理する第１実施形態を適用するので、第２実施形態における入力信号のＤＣ中心を０レベルとできる。よって、ＤＣレベル補正部８０は、入力信号のＤＣ中心レベルを０レベルとして取り扱うことができ、外分点のレベルを（１＋κ）・Ｖｍに基づき求める第２実施形態（第２例）との組合せとなり、第２実施形態（第１例）との組合せはない。
【００７４】
第３実施形態（第１例）のレベル制御装置１Ｆでは、第２実施形態（第２例）のレベル制御装置１Ｄに入力される入力信号Ｓ３を、前述の第１実施形態（第２例）のＡＤ変換部６０から出力された出力データＤ２に置き換える。これに対応して、ＡＣ中心算出部７０やＤＣレベル補正部８０は、第２実施形態（第２例）に対して、アナログ信号処理ではなくデジタル信号処理により各処理を行なうようにする点が異なるだけである。たとえば、ＡＣ中心算出部７０は、デジタル信号処理でＡＣ中心レベルＶｍを示すＡＣ中心データＤacを生成するように変形すればよい。
【００７５】
第３実施形態（第１例）のレベル制御装置１Ｆにおいて、ＤＣレベル補正部８０は、ＡＣ中心算出部７０からのＡＣ中心データＤac（ＡＣ中心レベルＶｍの情報）に基づき、デジタル信号処理により短波長信号のＤＣ中心レベルＶｃshを求める。そして、求めた短波長信号のＤＣ中心レベルＶｃshが信号処理の最適基準レベルＶｘと一致するようにデータ補正を行なう。
【００７６】
つまり、第３実施形態（第１例）のレベル制御装置１Ｆは、先ず、ＡＤ変換部６０の出力側に、ピークデータＤｐ、ボトムデータＤｂ、およびＡＣ中心データＤacの検出回路を備える。さらに、ＡＤ変換部６０の入力には信号のＤＣ中心レベルＶｃがＡＤ変換部６０の入力ダイナミックレンジの中央レベルＶｄとなるようにＤＣレベル制御部５０の制御の元で動作するＤＣレベル調整部１０を備える。加えて、ＡＤ変換部６０の後段側には、データをデジタル信号処理部（たとえばＰＲＭＬ処理ブロック）に渡す前に、信号処理の最適基準レベルが、データのＤＣ中心レベルＶｃとＡＣ中心レベルＶｍの外分点と一致するよう調整するＤＣレベル補正部８０を備える。なお、外分点の演算式は、デジタル信号処理部（ＰＲＭＬ処理）以前の処理系と異なる。第１実施形態（第２例）のレベル制御装置１Ｂによって、ＤＣ中心が０レベルとなるように制御されているので、ＤＣレベル補正部８０は、ＤＣ中心データＤdc（ＤＣ中心レベルＶｃの情報）を参照する必要はない。
【００７７】
このような仕組みを採ることで、第３実施形態（第１例）のレベル制御装置１Ｆは、第１実施形態の作用効果と第２実施形態の作用効果を同時に享受できる。信号の最大振幅とダイナミックレンジをほぼ一致させた処理系統の場合において、ＤＣカットされた信号でなくても、またアシンメトリがあっても、信号が入力レンジをオーバーする現象が回避されるし、信号処理に適した動作点が設定される。
【００７８】
＜第３実施形態：第２例＆第３例＞
図３Ａは、レベル制御装置の第３実施形態（第２例）を説明する図である。図３Ｂは、レベル制御装置の第３実施形態（第３例）を説明する図である。第３実施形態（第２例）のレベル制御装置１Ｇおよび第３実施形態（第３例）のレベル制御装置１Ｈは、ＡＤ変換の基準レベルに対する入力信号の交流中心を管理する仕組みと、前述の第２実施形態（第１例や第３例）の仕組みを組合せたものである。このような方式においても、直流カットされた信号であっても、またアシンメトリがあっても、信号処理に適した動作点が設定される。
【００７９】
ＡＤ変換の基準レベルに対する入力信号の交流中心を管理する仕組みとするために、第３実施形態の第２例および第３例のレベル制御装置１Ｇ，１Ｈの何れも、ＡＤ変換部６０の入力中心レベル（本例の場合は量子化中心レベル）に対して、アナログの入力信号の交流中心レベルを所定レベルに設定するバイアス部９０を備える。本例では、バイアス部９０は、アナログの入力信号Ｓ１の交流中心レベルがＡＤ変換部６０の量子化中心レベルと一致するようにバイアス設定する。
【００８０】
バイアス部９０は、前段側と直流カットするための結合容量９２、バッファアンプ９４、およびＡＤ変換部６０の入力側にバイアス電圧を付与するための抵抗素子９６を有する。ＡＤ変換部６０からは、当該ＡＤ変換部６０の入力レンジの最大値ＶRTと最小値ＶRBの間の中間値ＶRM｛＝（ＶRT＋ＶRB）／２｝の情報（量子化中心レベルの情報）が出力されており、この中間値ＶRMがバッファアンプ９４に入力されている。これにより、ＡＤ変換部６０の入力端においては、結合容量９２でＤＣカットされた入力信号Ｓ２は、そのＡＣ中心が中間値ＶRMと一致するようになる。
【００８１】
レベル制御装置の第３実施形態の第２例および第３例では、入力信号のＡＣレベルを管理する仕組みを適用するので、入力信号のＤＣ中心を０レベルに管理することは保証されない。よって、ＤＣレベル補正部８０は、入力信号のＤＣ中心レベルを０レベルとして取り扱うことができないので、外分点のレベルを（１＋κ）・Ｖｍに基づき求める第２実施形態（第２例）との組合せはなく、第２実施形態の第１例や第３例との組合せとなる。
【００８２】
ここで、ＡＤ変換の基準レベルを０レベルとしたときには、理想的には、ＤＣレベル補正部８０は、入力信号の交流中心レベルを略０レベルとして取り扱うことができ、式（１−３）に示したように、外分点のレベルを−κ・Ｖｃに基づき求めればよい。よって、この場合、図３Ａに示す第３実施形態（第２例）のレベル制御装置１Ｇのように、ＡＣ中心算出部７０は不要となり、第２実施形態（第３例）との組合せとなる。
【００８３】
ただし、実際には、ＤＣレベル補正部８０の入力において入力信号の交流中心レベルは０レベル近傍とはなるが、出力側においてはほぼ完全な０レベルとして取り扱うことができないことが多い。この場合、交流中心レベルＶｍも考慮する必要があり、ＤＣレベル補正部８０は、式（１−１）に示したように、基本に従って、外分点のレベルを（１＋κ）・Ｖｍ−κ・Ｖｃに基づき求めるのがよい。よって、この場合、図３Ｂに示す第３実施形態（第３例）のレベル制御装置１Ｈのように、ＡＣ中心算出部７０も必要となり、第２実施形態（第１例）との組合せとなる。
【００８４】
ここで、第１〜第３実施形態のレベル制御装置１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｆ，１Ｇ，１Ｈは、光ディスク装置などのように、所定の記録媒体（たとえば光ディスクや光磁気ディスクや磁気ディスクなど）への情報の記録や再生を行なう情報記録再生装置（記録単独や再生単独の装置も含む）への適用に好適なものである。記録単独の情報記録装置への適用に当たっては、記録状態の監視を行なう際に利用するのが好適である。次に、特に、第３実施形態のレベル制御装置１Ｆ，１Ｇ，１Ｈを、光ディスク装置などの情報記録再生装置に適用する事例について説明する。
【００８５】
＜第４実施形態＞
〔回路構成〕
図４〜図４Ｃは、本実施形態のレベル制御装置１の情報記録再生装置への適用例を説明する図である。この適用例を第４実施形態として説明する。ここで、図４は、比較例の光ディスク装置３Ｚの構成を示す図である。図４Ａは、第３実施形態（第１例）のレベル制御装置１Ｆを搭載した情報記録再生装置２Ａの一例である第４実施形態（第１例）の光ディスク装置３Ａの構成を示す図である。図４Ｂは、第３実施形態（第２例）のレベル制御装置１Ｇを搭載した情報記録再生装置２Ｂの一例である第４実施形態（第２例）の光ディスク装置３Ｂの構成を示す図である。図４Ｃは、第３実施形態（第３例）のレベル制御装置１Ｈを搭載した情報記録再生装置２Ｃの一例である第４実施形態（第３例）の光ディスク装置３Ｃの構成を示す図である。図示を割愛するが、第１・第２実施形態のレベル制御装置１Ａ，１Ｂ，１Ｃ，１Ｄの何れかのみを、光ディスク装置などの情報記録再生装置に適用する構成を採ることもできる。
【００８６】
近年、大容量のデータ蓄積手段として光ディスクが多用されるようになってきている。初期に実用化されたＣＤ（Compact Disc：コンパクト・ディスク）やＤＶＤ（Digital Versatile Disk）では信号品質もよく、再生系として単純な２値化が用いられていた。ところが、たとえば波長４０７ｎｍ程度の青色レーザを利用する光ディスクシステムでは、記録密度を上げるため、信号品質としては厳しくなっており、ＰＲＭＬが必須の信号処理技術となっている。
【００８７】
図４には、ＰＲＭＬ方式を用いた光ディスク再生系について、比較例の光ディスク装置３Ｚの典型的なブロック図を簡略化して示す。光ディスク装置３Ｚは、スピンドルモータ１００と、光ピックアップ１１０と、可変ゲインアンプ構成の電圧ゲインアンプ１２０（ＶＧＡ）と、ゲイン制御部１３０と、イコライザ部１４０（Equalizer ）を備える。また、光ディスク装置３Ｚは、ＡＤ変換部１５０（ＡＤＣ）と、ビタビ処理部１６０（Viterbi ）と、デコーダ部１７０（Decoder ）を備える。光ピックアップ１１０は、情報を記録した記録媒体の一例である光ディスク１０２から情報を読み取り、該情報を再生信号Ｓ４として出力する読取部の一例である。電圧ゲインアンプ１２０とゲイン制御部１３０により自動利得制御回路が構成される。
【００８８】
盤面にデータが記録された光ディスク１０２が光ディスク装置３Ｚに装着される。スピンドルモータ１００は、光ディスク装置３Ｚに装着された光ディスク１０２を回転駆動する。回転されている光ディスク１０２の記録面から得られる光信号を光ピックアップ１１０が電気信号に変換することで再生信号を抽出する。電圧ゲインアンプ１２０は、ゲイン制御部１３０からのゲイン制御信号Ｓagc に基づいて再生信号の振幅を調整する。
【００８９】
その後、再生信号はイコライザ部１４０において適切なＰＲ波形に等化（波形等化）された後に再生信号Ｓ４としてＡＤ変換部１５０に供給される。ＡＤ変換部１５０は、再生信号Ｓ４をアナログ形式からデジタル形式に変換する。そして、ＡＤ変換部１５０によりＡＤ変換された再生データＤ４が、ビタビ処理部１６０により２値化された後にデコーダ部１７０に送られる。ＰＲ波形はビタビ処理部１６０によって２値化されデコーダ部１７０以降の処理に送られるのであるが、ビタビ処理部１６０はデジタルデジタルで処理されるので、その前にＡＤ変換部１５０が必要である。
【００９０】
なお、図示を割愛しているが、ビタビ処理部１６０によるビタビ処理では、再生信号に概略一定間隔で存在するデータ点での信号値が必要である。そのため、ＡＤ変換部１５０によるＡＤ変換のサンプリングタイミングがデータ点に一致するようＰＬＬ（Phase-locked loop ：位相同期）を掛けておくか、あるいはＡＤ変換を固定クロックでサンプリングしデジタル信号処理でデータ点の値を求めるか、などの機構が必要である。
【００９１】
一方、第４実施形態の光ディスク装置３Ａ，３Ｂ，３Ｃは、ＤＣレベル調整部１０の入力側に、比較例の光ディスク装置３Ｚと同様に、スピンドルモータ１００と、光ピックアップ１１０と、可変ゲインアンプ構成の電圧ゲインアンプ１２０（ＶＧＡ）と、イコライザ部１４０（Equalizer ）を備える。電圧ゲインアンプ１２０は、比較例と同様に、ゲイン制御部１３０からのゲイン制御信号Ｓagc に基づいて再生信号の振幅を調整するようになっている。
【００９２】
また、第４実施形態（第１例）の光ディスク装置３Ａは、イコライザ部１４０の後段側に、第３実施形態（第１例）のレベル制御装置１Ｆと同様の構成を持つ。第４実施形態（第２例）の光ディスク装置３Ｂは、イコライザ部１４０の後段側に、第３実施形態（第２例）のレベル制御装置１Ｇと同様の構成を持つ。第４実施形態（第３例）の光ディスク装置３Ｃは、イコライザ部１４０の後段側に、第３実施形態（第３例）のレベル制御装置１Ｈと同様の構成を持つ。
【００９３】
さらに、第４実施形態の光ディスク装置３Ａ，３Ｂ，３Ｃは、ＤＣレベル補正部８０の後段に、ＰＲＭＬ処理やビタビ処理などを行なうデジタル信号処理部１８０が設けられる。デジタル信号処理部１８０の機能は、比較例のビタビ処理部１６０やデコーダ部１７０の機能と同様のものである。因みに、デジタル信号処理部１８０における処理を「ＰＲＭＬ処理やビタビ処理などを行なう」と記載したのは、必ずしも直ちにビタビ処理部１６０には行かないことを考慮したものである。たとえば、アシンメトリを非線形信号処理で抑圧したり、ＰＲ等化の不足分を適応等化で補ったりと、実用上有用な信号処理が挿入されることが多いという事情を考慮したためである。第４実施形態の光ディスク装置３Ａ，３Ｂ，３Ｃの適用に当たっては、これらの状況があっても、本質的な差はない。
【００９４】
さらに、第４実施形態の光ディスク装置３Ａ，３Ｂ，３Ｃは、信号振幅を調整するＡＧＣループ（自動利得制御回路）を備える。このＡＧＣループでは、レベル検出部LDET（ピークレベル検出部２０およびボトムレベル検出部３０）をレベル制御装置１Ｆ，１Ｇ，１Ｇと共用する構成を採っている。具体的には、光ディスク装置３Ａ，３Ｂ，３Ｃは、ゲイン制御部１３０とレベル検出部LDETとの間に信号振幅算出部１９０を備える。
【００９５】
信号振幅算出部１９０は、ピークレベル検出部２０で検出されたピークデータＤｐとボトムレベル検出部３０で検出されたボトムデータＤｂに基づき再生信号Ｓ４に対応する出力データＤ２の振幅を算出し、その振幅を示す振幅データＤsig をゲイン制御部１３０に供給する。たとえば、ピークレベル検出部２０（ピークホールド回路２２）で検知・保持されるピークデータＤｐおよびボトムレベル検出部３０（ボトムホールド回路３２）で検知・保持されるボトムデータＤｂの差分が信号の振幅値として扱われる。なお、振幅データＤsig を直接にゲイン制御部１３０に供給するのではなく、所定の周波数以上の信号成分を減衰し、その周波数以下の信号成分をほぼそのまま通過させるローパスフィルタを具備する高域成分抑止回路を介在させてもよい。
【００９６】
信号振幅算出部１９０における振幅データＤsig の算出式としては、その定義に従えば、（Ｄｐ−Ｄｂ）となる。ただし、全体のＡＧＣループ中にはゲイン制御部１３０が存在し、このゲイン制御部１３０に負帰還要素やゲイン要素を集中させることができる。よって、本実施形態の信号振幅算出部１９０では、振幅データＤsig の算出式として（Ｄｂ−Ｄｐ）を採用し、定義式の負号“−”の分を含まないものとする。
【００９７】
〔本実施形態に至る経緯〕
図５および図５Ａは、第４実施形態の光ディスク装置３Ａ，３Ｂを創作するに至るまでの経緯について説明する図である。ここで、図５は、青色レーザを利用する光ディスクシステムにおける再生信号のアイパターン例を示す図である。図５Ａは、青色レーザを利用する光ディスクシステムにおける実際の再生信号の一例を示すイメージ図であり、図１Ａと対応するものである。
【００９８】
図４〜図４Ｂに示した光ディスク装置３Ｚ，３Ａ，３Ｂにおける光ディスク１０２の再生系においては、入力信号にある程度のアシンメトリを許容することが要求される。アシンメトリは、現象としては、再生信号中の短周期の信号と長周期の信号のレベル差として認識される。たとえば、図５に示すように、青色レーザを利用する光ディスクシステムにおける信号では、データ最短が２Ｔパターンであり、データ最長が８Ｔパターンである。両者の中心を８Ｔパターンの幅で正規化したものをアシンメトリと定義する。
【００９９】
もう少し厳密に、図５のアイパターンに示した信号レベルを用いて数式化すると、アシンメトリは、式（２）で定義される。
【０１００】
【数２】
0005056569.tif 000003
【０１０１】
信号処理が単純な２値化のときは、コンパレータに比較電圧として、コンパレータ出力のＨｉｇｈ／Ｌｏｗの時間比が５０％ずつになるようにフィードバックする構成が良く用いられた。この方式の原典は明らかでないが色々な改良が考案されている（特開平３−１２０６７３号公報を参照）。また、特開平１０−５５６２１号公報に記載の仕組みも、信号レベル調整に同じ規範を用いている。
【０１０２】
ところが、ビタビ処理部１６０に入力する信号の基準レベルとしては、この基準は最適ではない。種々の検討や実験によりＰＲＭＬ用の最適基準レベルは、短波長（２Ｔや３Ｔなど）信号のＤＣ中心レベルＶｃ付近にあることを見出した。非線形処理によりアシンメトリを補正する場合でも、短波長信号のＤＣ中心レベルＶｃ付近を中心に補正をかけることになる。
【０１０３】
しかしながら、図５のアイパターンから分るように、短波長信号shが長波長信号lgに埋まってしまうため、再生信号の短波長信号のＤＣ中心レベルＶｃshは、そもそも検出するのが難しい信号の特徴値である。さらに、符号間干渉により、短波長信号のＤＣ中心レベルＶｃshは相当に変動するものだという困難もある。
【０１０４】
ＰＲＭＬに適した基準レベルを求める実用的な構成として、本出願人は、特開２００１−８４７０２号公報に記載の仕組みを提案している。この仕組みは、容量結合によりＤＣカットした再生信号に対して、信号全体のピークレベルＶｐとボトムレベルＶｂからフィードフォワードの演算で最適レベルに信号をシフトするというものである。短波長信号のＤＣ中心レベルＶｃshを直接求める代わりに、光ディスクの世界でβ（ベータ）と呼ばれる指標を利用する手法だと言ってもよい。
【０１０５】
βは規格書外の概念のため、公式な定義がないが、たとえば、平均値レベルをＩｍと置いて、式（３）で表わされる指標とする。アシンメトリとβはよく比例する。
【０１０６】
【数３】
0005056569.tif 000004
【０１０７】
ところで、特開２００１−８４７０２号公報に記載の仕組みにおいて、最初にＤＣカットを行なうと、再生信号のＡＣ中心レベルＶｍとＡＤ変換部１５０の入力ダイナミックレンジの中央レベルＶｄが一致する。入力ダイナミックレンジの下限を０レベルとした場合、入力ダイナミックレンジの中央レベルＶｄは入力ダイナミックレンジのＤＣセンターとなる。ところが、再生信号にアシンメトリが大きい場合、ＤＣセンターから片側の振幅が大きくなる。
【０１０８】
このような状況の信号について、不都合のない信号処理をできるためには、信号振幅の最大値（信号の最大振幅）より大きなダイナミックレンジが必要となる。特に、ＡＤ変換部１５０の間口でこのような信号を受けられるためには、システムから決まる必要Ｓ／Ｎ比に対し、ＡＤ変換のビット幅を大きくすることで対応する必要がある。
【０１０９】
しかしながら、ＡＤ変換のビット幅を大きくすることは、ＡＤ変換部１５０の構成が高度・高コストとなってしまう。このような背景から、ＤＣカットの代わりに信号処理の間口に合わせた信号レベルを用いる要求が出てきた。たとえば、入力ダイナミックレンジと信号の最大振幅とがほぼ一致した信号処理回路が求められる。また、同時に、ＡＤ変換のオフセットに対する要求も、デジタル信号処理で緩和する必要性も出てきている。
【０１１０】
これらの要求を一着眼点にすれば、前述の第１実施形態や第２実施形態の仕組みが好適であることが理解されるであろう。たとえば、第１実施形態のレベル制御装置１Ａ，Ｂの仕組みを適用すると、ＤＣ直結であるかＤＣカットであるかに関わらず、信号処理回路の入力レンジぎりぎりの信号振幅を、アシンメトリがあったとしても扱うことができる。また、第２実施形態のレベル制御装置１Ｃ，１Ｄ，１Ｅの仕組みを適用すると、入力信号にアシンメトリがあったとしても、それを起因とするオフセットの影響を受けることなく、信号処理に適した動作点を設定することができる。
【０１１１】
次に、図５、図５Ａを参照して、これらの要求に応えることのできる第４実施形態の光ディスク装置３Ａ，３Ｂ，３Ｃについて説明する。
【０１１２】
〔本実施形態の光ディスク装置の動作〕
図６および図６Ａは、第４実施形態の光ディスク装置３Ａ，３Ｂ，３Ｃの動作を説明する図である。ここで、図６はＡＤ変換部６０の入力端での出力信号Ｓ２のＤＣレベルのイメージ図である。図６Ａは第４実施形態の光ディスク装置３Ａ，３Ｂ，３Ｃによる作用（動作）を説明する波形図である。
【０１１３】
光ディスク１０２からの再生信号は、電圧ゲインアンプ１２０やイコライザ部１４０（等化器）などの信号処理を経て、再生信号Ｓ４（入力信号Ｓ１に相当）として、ＤＣレベル調整部１０に供給される。ここまでの信号処理において、処理系のダイナミックレンジを有効に活用するため、何度かＨＰＦ（High Pass Filter：高域通過フィルタ）を通してオフセットを抑止するのが好ましい。
【０１１４】
最適な信号レベルは回路設計によって決まり、殆どの場合０Ｖとは異なるが、概念的に０レベルと考えることにする。ＡＤ変換部６０によるＡＤ変換後のデジタルデータでも同様な状況がある。
【０１１５】
再生信号Ｓ４にはオフセットが載っていてもよいが、ＡＤ変換前のオフセット加算器１２を具備したＤＣレベル調整部１０の入力はオフセット込みの再生信号Ｓ４に対応できるだけのダイナミックレンジが必要である。第１実施形態（第２例）のレベル制御装置１Ｂでの説明から理解されるように、ＡＤ変換部６０の入力部では、フィードバックループの働きにより、ＡＤ変換部６０の入力ダイナミックレンジの中央レベルＶｄに信号が来るようにレベル調整される。
【０１１６】
ＡＤ変換部６０の入力端での出力信号Ｓ２のＤＣレベルのイメージが図６に示されている。上下のラインが、ＡＤ変換部６０の入力レンジのトップレベルＶRTとボトムレベルＶRBである。センターライン（入力ダイナミックレンジの中央レベルＶｄ）が信号の０レベル（ＤＣ中心レベルＶｃ）と一致している。再生信号Ｓ４が最大振幅の状態のものであれば、出力信号Ｓ２のピークレベルＶｐと入力レンジのトップレベルＶＲＰが一致し、出力信号Ｓ２のボトムレベルＶｂと入力レンジのボトムレベルＶRBが一致することが最適な状態である。
【０１１７】
構成によっては、ＤＣレベル調整部１０とＡＤ変換部６０の入力端の間に、所定のアナログ信号処理を行なうアナログ信号処理部が入ってもよい。ここに入るアナログ信号処理部はダイナミックレンジの中央に信号が来るという利点がある。
【０１１８】
第４実施形態（第１例）の光ディスク装置３Ａでは、ＡＤ変換部６０に入力される出力信号Ｓ２のセンターレベルを入力ダイナミックレンジの中央レベルＶｄに合わせるため、第１実施形態（第２例）で説明したように、ＡＤ変換部６０の後段にピークレベル検出部２０（ピークホールド回路２２）およびボトムレベル検出部３０（ボトムホールド回路３２）を設けている。ＡＤ変換後に、ピークレベル検出部２０により出力信号Ｓ２のピークレベルＶｐを示すピークデータＤｐを求め、ボトムレベル検出部３０により出力信号Ｓ２のボトムレベルＶｂを示すボトムデータＤｂを求める。そして、ＤＣ中心算出部４０によりＤＣ中心レベルＶｃを示すＤＣ中心データＤdcを求めている。
【０１１９】
ＤＣレベル制御部５０は、出力信号Ｓ２のＤＣ中心レベルＶｃを示すＤＣ中心データＤdcに基づき、ＤＣレベル調整部１０への加算信号であるＤＣレベル制御信号Ｓdrc を生成する機能部である。たとえば、ＤＣレベル制御部５０は、主に、入力（ＤＣ中心データＤdc）の真の積分を実行する完全積分回路とＤＡ変換部を備える。ただし高速で安定な応答性を得るために、色々な工夫をするのが好ましい。
【０１２０】
ＤＣレベル補正部８０の機能を説明するのに先立ち、ここまでに出てきた信号レベルを、図６Ａに纏めて示す。図６Ａは、図２Ａに対応するものである。
【０１２１】
ピークレベルＶｐはピークレベル検出部２０（ピークホールド回路２２）の出力で得られるレベルである。青色レーザを利用する光ディスクシステムの場合、Ｉ８Ｈと大体一致する。ボトムレベルＶｂはボトムレベル検出部３０（ボトムホールド回路３２）の出力で得られるレベルである。青色レーザを利用する光ディスクシステムの場合、Ｉ８Ｌと大体一致する。Ｖｃ＝（Ｖｐ＋Ｖｂ）／２で、本例では、これが０レベルであるとして取り扱う。ＡＣ中心レベルＶｍは再生信号Ｓ４や出力信号Ｓ２の平均レベルである。第４実施形態の第２例や第３例の光ディスク装置３Ｂ，３Ｃでは、バイアス部９０を備えており、結合容量９２によるＤＣカット後の信号は、これが０レベルとなる。
【０１２２】
後段のＰＲＭＬ処理には、仮想的な信号処理の最適基準レベルＶｘが０レベルであることが望ましい。これは、特開２００１−８４７０２号公報の考えた方を自然に拡張して、前述の式（１−１）に従って短波長信号のＤＣ中心レベルＶｃshを求め、これを信号処理の最適基準レベルＶｘに一致させることで対応がとれる。
【０１２３】
係数κは、ＣＤ、ＤＶＤ、あるいは青色レーザを利用する光ディスクシステムなどのメディアによって若干最適値が異なるが、メディアを固定すれば広いアシンメトリ範囲に亘って一定の定数でよい。実験的に求まった最適値は大体０．３前後である。
【０１２４】
ＡＣ中心レベルＶｍを求めるのがＡＣ中心算出部７０の機能である。また、信号処理の最適基準レベルＶｘが０レベルになるよう調整するのがＤＣレベル補正部８０の機能である。
【０１２５】
第３実施形態のレベル制御装置１Ｆに適用される第１実施形態（第２例）のレベル制御装置１Ｂが原理通りに働いている場合にはＶｃ＝０なので、ＤＣレベル補正部８０は直流中心レベルＶｃを参照した補正が不要であり、つまりＤＣ中心算出部４０からのＤＣ中心データＤdcが不要であり、図５Ａに示す第４実施形態（第１例）の光ディスク装置３Ａのように、ＤＣレベル補正部８０への制御入力用の信号を生成する機能部としては、ＡＣ中心算出部７０のみを備える構成でよい。
【０１２６】
このように、第４実施形態（第１例）の光ディスク装置３Ａは、第３実施形態のレベル制御装置１Ｆ、つまり第１実施形態（第２例）のレベル制御装置１Ｂと第２実施形態（第２例）のレベル制御装置１Ｄを適用しているので、第１実施形態の作用効果と第２実施形態の作用効果を同時に享受できる。ＤＣカットされているか否かを問わず、再生信号にアシンメトリがあったとしても、ＡＤ変換の入力レンジぎりぎりの信号振幅を扱うことができるし、ＰＲＭＬに適した動作点を設定することができる。
【０１２７】
一方、アシンメトリとＡＤ変換部６０の入力ダイナミックレンジとの関係を考慮しないときには、ＡＤ変換部６０の入力側に関しては、ＡＤ変換の基準レベルに対する入力信号の交流中心を管理するようにすればよい。この場合、図５Ｂや図５Ｃに示す第４実施形態の第２例や第３例の光ディスク装置３Ｂ，３Ｃのように、ＤＣレベル補正部８０への制御入力用の信号を生成する機能部としては、第２実施形態の第１例や第３例の構成を採ればよい。
【０１２８】
第４実施形態の第２例および第３例の光ディスク装置３Ｂ，３Ｃは、アシンメトリとの関係におけるＡＤ変換部６０の入力ダイナミックレンジ対策を採ってはいないけれども、第２実施形態の第１例や第３例を適用しているので、第２実施形態の作用効果を享受できる。再生信号にアシンメトリがあったとしても、ＰＲＭＬに適した動作点を設定することができる。
【０１２９】
なお、ＤＣレベル補正部８０の出力は、アシンメトリがある場合０レベルに対し片側に寄っているので、その分のビット幅を増やす必要がある。このため、デジタル信号処理部１８０のデータ幅はＡＤ変換のビット幅より増やす必要が生じる。ただし、これは元々アシンメトリを含む信号処理のために必要だったデータ幅であり、本方式の欠点という訳けではない。
【０１３０】
＜レベル検出部＞
図７および図７Ａは、本実施形態のレベル制御装置１、情報記録再生装置２、光ディスク装置３に用いて好適なレベル検出部LDETを説明する図である。ここで、図７はピークレベル検出部２０のピークホールド回路２２の構成例を示し、図７Ａは、ボトムレベル検出部３０のボトムホールド回路３２の構成例を示す。
【０１３１】
ここで示すレベル検出部LDETは、入力信号Ｓ１に対する応答性を向上しつつ、実際の入力信号Ｓ１のピークレベルＶｐやボトムレベルＶｂと、ピークレベル検出部２０やボトムレベル検出部３０が検知（保持）するレベル（ピーク信号Ｓｐやボトム信号Ｓｂ）の差分を極力減少させることができる。
【０１３２】
先ず図７に示すピークホールド回路２２について説明する。ピークホールド回路２２は、ピーク比較部２１０と、セレクタ２２０と、フリップフロップ２３０（FF:Flip-flop）と、減算部２４０と、フリップフロップ２５２および論理演算部２５４を具備する立下り検出部２５０と、セレクタ２５６と、フリップフロップ２６０と、ローパスフィルタ２７０を備える。なお、当該ピークホールド回路２２の基本機能としては、入力信号Ｓ１に対する応答性を向上しつつ、実際の入力信号Ｓ１のピークレベルＶｐと検知（保持）するレベル（ピーク信号Ｓｐ）の差分を極力減少させることができるものであればよく、論理演算部２５４やセレクタ２５６を備えることは必須ではない。
【０１３３】
ピーク比較部２１０は、入力信号と減算部２４０からの帰還信号を比較するもので、減算部２４０から出力される帰還信号が入力されるａ端子と、入力信号が入力されるｂ端子を備える。また、ピーク比較部２１０は、ａ端子へ入力される信号値とｂ端子に入力される信号値を比較し、比較結果に応じた制御信号をセレクタ２２０へ出力する判断部としての機能を有する。たとえば、ピーク比較部２１０は、ａ端子へ入力される信号値がｂ端子に入力される信号値以上のときにＬ信号を出力し、ａ端子へ入力される信号値がｂ端子に入力される信号値より小さいとき（ａ＜ｂのとき）にはＨ信号を出力する。
【０１３４】
セレクタ２２０は、減算部２４０から出力される帰還信号がＬ入力端に入力され、外部からの入力信号がＨ入力端に入力され、ピーク比較部２１０から出力される制御信号が制御入力端に入力される。セレクタ２２０は、ピーク比較部２１０から出力される制御信号に従い、帰還信号と入力信号の何れか一方を選択して出力する。たとえば、セレクタ２２０は、ピーク比較部２１０からＬ信号が入力されている間は帰還信号を出力し、ピーク比較部２１０からＨ信号が入力されている間は入力信号を出力する。
【０１３５】
フリップフロップ２３０は、ピーク比較部２１０により大きいと判断された方の信号値を保持する第１の保持部（１次ピーク値保持部）の一例であり、セレクタ２２０から出力される信号の信号値を１次ピーク値として保持する。また、フリップフロップ２３０は、保持する信号値を基準クロックに同期して更新する。
【０１３６】
立下り検出部２５０は、入力信号の立下り、すなわち遷移点を検出する検出部の一例である。フリップフロップ２５２は、ピーク比較部２１０から出力される制御信号を１クロックに亘って保持する。論理演算部２５４は、フリップフロップ２５２に保持されている制御信号と、ピーク比較部２１０から出力される制御信号の反転信号の論理積を演算し、演算結果をフリップフロップ２６０へ入力する。ここで、論理演算部２５４から演算結果としてＨ信号が出力されると、入力信号の立下りが検出されたこととなる。
【０１３７】
セレクタ２５６は、一方の入力端に所定の減算値（ドループレート）が入力され、他方の入力端に、減算値を指示しないことを示す０（ゼロ）が入力され、制御入力端にフリップフロップ２５２に保持されている制御信号が入力されている。なお、ドループレートは可変であり、ドループレートを変更することによりピークホールド回路２２から得られるピーク値の特性を調整することができる。
【０１３８】
因みに、セレクタ２５６を備えない構成の場合、減算値が減算部２４０の一方の入力端（−）に入力される。セレクタ２５６は、制御信号がＨ信号であるかＬ信号であるかに応じ、減算部２４０に減算値の減算を行なわせるか否かを制御する制御部としての機能を有する。この機能については後で説明する。
【０１３９】
減算部２４０は、一方の入力端（−）にセレクタ２５６の出力が入力され、他方の入力端（＋）にフリップフロップ２３０の出力（１次ピーク値）が入力されている。減算部２４０は、セレクタ２５６から減算値が指示されているときは、フリップフロップ２３０に保持されている信号（１次ピーク値）から該減算値を減算し、帰還信号として出力する。帰還信号は、ピーク比較部２１０およびセレクタ２２０へ入力される。一方、減算部２４０は、セレクタ２５６から減算値が指示されていないときや減算値が０であるときは、フリップフロップ２３０に保持されている信号（１次ピーク値）をそのまま帰還信号として出力する。
【０１４０】
フリップフロップ２６０は、ピーク比較部２１０による比較結果に基づき、入力信号の信号値の方が帰還信号の信号値より小さくなる際にフリップフロップ２３０（第１の保持部）から入力された信号値を保持する第２の保持部（２次ピーク値保持部）の一例である。フリップフロップ２６０は、フリップフロップ２３０に保持されている信号値（１次ピーク値）をデータ入力端に取り込む。また、フリップフロップ２６０は、立下り検出部２５０の論理演算部２５４から出力される信号をイネーブル入力端enに取り込む。因みに、論理演算部２５４を備えない構成の場合、フリップフロップ２６０は、フリップフロップ２５２の出力をイネーブル入力端enに取り込む。
【０１４１】
ここで、フリップフロップ２６０は、立下り検出部２５０からＨ信号がイネーブル入力端enに入力されたことをトリガーにし、フリップフロップ２３０に保持されている信号値を２次ピーク値として保持、更新する。すなわち、フリップフロップ２６０は、基本的には、入力信号の値が帰還信号の値を上回っている間、保持する信号値の更新を繰り返す。一方、フリップフロップ２６０は、入力信号の値が帰還信号の値より低い間は、保持する信号値を維持する。したがって、入力信号の実際のピーク値に近い値を継続的に保持することができる。
【０１４２】
論理演算部２５４を備えない構成の場合、入力信号の値ｂが帰還信号の値ａより大きくなる際に、急激にフリップフロップ２６０に保持される信号値が減少し、リップルが発生してしまう場合がある。これに対し、論理演算部２５４を備えていることで、フリップフロップ２６０は、入力信号の立下りの度に保持する信号値を更新するので、入力信号の値が帰還信号の値より大きくなる際にリップルが発生する現象を防止できる。
【０１４３】
入力信号が固定パターンである場合は、２次ピーク値はほぼ一定であり、１次ピーク値にあるようなリップルが抑制される。さらに、ドループレートによりピーク値が平均的に実際の入力信号のピーク値より小さくなってしまうという問題も解消される。
ただし、入力信号がランダムに変動する場合には２次ピーク値も変動してしまうため、本構成のピークホールド回路２２は、フリップフロップ２６０の後段にローパスフィルタ２７０を備えている。ローパスフィルタ２７０は、フリップフロップ２６０に保持されている２次ピーク値の変動を平滑化してピーク値として出力する平滑フィルタとして機能する。なお、ローパスフィルタ２７０の時定数は、目的や必要に応じて決定される。
【０１４４】
ピーク値は、２次ピーク値が平滑化され、かつ実際のピーク値に沿うような信号値となる。また、入力信号にピーク状のノイズが混入している場合であっても、ドループレートを大きく設定しておけば、ローパスフィルタ２７０の機能により十分に弊害を除去することができる。加えて、フリップフロップ２５２だけでなく論理演算部２５４を有する立下り検出部２５０を設けることで、急峻な立ち上がりや、急峻な立下りに対しても応答することができる。信号振幅が急激に減少する場合、および信号振幅が急激に増加した場合の双方においても入力信号に対する良好な追従特性が得られる。入力信号に対する応答性を向上しつつ、実際の入力信号のピーク値と保持する信号値の差分を減少させることができる点で有効な回路となっている。
【０１４５】
加えて、セレクタ２５６を備えない構成の場合は、入力信号がピークを持たない固定値になった場合に出力が更新されなくなるが、セレクタ２５６を備えることで、この問題も解消される。たとえば、セレクタ２５６は、フリップフロップ２５２に保持されている制御信号がＬ信号であるとき、すなわち入力信号が帰還信号以下であるときには減算部２４０に減算値の減算を行なわせる。一方、セレクタ２５６は、フリップフロップ２５２に保持されている制御信号がＨ信号であるとき、すなわち入力信号が帰還信号より大きいときには減算部２４０に減算値の減算を行なわせない。
【０１４６】
たとえば、入力信号の信号値が一定になったとき、ピーク比較部２１０によりＬ信号が出力され、セレクタ２５６からの指示に基づき、減算部２４０がフリップフロップ２３０に保持されている信号値から減算値を減算し、帰還信号として出力する。次に、この帰還信号の信号値は、一定になった入力信号の値より小さいため、ピーク比較部２１０によりＨ信号が出力され、減算部２４０はフリップフロップ２３０に保持されている入力信号の信号値からの減算を行なうことなくそのまま帰還信号として出力する。
【０１４７】
これにより、ピーク比較部２１０に同一の信号値を有する帰還信号および入力信号が入力されるため、ピーク比較部２１０から出力される制御信号がＨ信号からＬ信号に切替えられる。立下り検出部２５０は、制御信号の切り替えを立ち下がりとして検出するため、フリップフロップ２６０は保持する信号値をフリップフロップ２３０に保持されている信号値に更新する。その後、このような処理が繰り返され、立下り検出部２５０の出力が１クロックごとに切り替えられるため２次ピーク値を適切に保持することができる。
【０１４８】
つまり、セレクタ２５６を備えずに、減算値が減算部２４０の一方の入力端（−）に入力する構成を採ると、入力信号がピークを持たないときや減算値やノイズの大きさによってはフリップフロップ２６０が保持する２次ピーク値が更新されなくなってしまう。これに対し、セレクタ２５６を備えることで、入力信号が突然固定値になっても、出力を更新し続けることができる。入力信号がピークを持たなくなった場合であっても、保持する信号値を入力信号の信号値に追従させることができる。
【０１４９】
なお、この例では、セレクタ２５６を設けることにより入力信号がピークを持たなくなった場合に対する対策を採っているが、この問題点の解消方法はセレクタ２５６を備える仕組みに限定されない。たとえば、立下り検出部２５０により所定期間に亘って立ち下がりが検出されなかったときには、フリップフロップ２６０に保持する信号値を更新させる構成を設けてもよい。
【０１５０】
また、１次ピーク値と後述のボトムホールド回路３２における１次ボトム値とが逆転したときにフリップフロップ２６０に保持する信号値を更新させる構成を設けてもよい。さらに、２次ピーク値と後述のボトムホールド回路３２における２次ボトム値とが逆転したときにフリップフロップ２６０に保持する信号値を更新させる制御部を設けてもよい。また、入力信号の方が帰還信号より大きい間に減算部２４０による減算が行なわれない事象を説明したが、セレクタ２５６は、０近辺の正もしくは負の値が減算されるようにしてもよい。つまり、ピーク比較部２１０により入力信号の信号値の方が帰還信号の信号値より大きいと判断されている間、減算値をゼロもしくはゼロ近辺に変化させる減算値制御部としてセレクタ２５６を機能させてもよい。
【０１５１】
次に、図７Ａに示すボトムホールド回路３２について説明する。なお、図７に示したピークホールド回路２２との対比のため、各機能部には、３００番台の符号を使用し、ピークホールド回路２２と同様・類似・対応の機能部には、ピークホールド回路２２と同一の１０番台・１番台の符号を使用する。
【０１５２】
ボトムホールド回路３２は、ボトム比較部３１０と、セレクタ３２０と、フリップフロップ３３０と、加算部３４０と、フリップフロップ３５２および論理演算部３５４を具備する立上がり検出部３５０と、セレクタ３５６と、フリップフロップ３６０と、ローパスフィルタ３７０を備える。なお、当該ボトムホールド回路３２の基本機能としては、入力信号Ｓ１に対する応答性を向上しつつ、実際の入力信号Ｓ１のボトムレベルＶｂと検知（保持）するレベル（ボトム信号Ｓｂ）の差分を極力減少させることができるものであればよく、論理演算部３５４やセレクタ３５６を備えることは必須ではない。
【０１５３】
ピークホールド回路２２との対応では、ボトム比較部３１０における比較処理はピーク値検出対応からボトム値検出対応に変更する。また、減算部２４０を加算部３４０に変更するとともに、立下り検出部２５０を立上がり検出部３５０に変更している。
【０１５４】
たとえば、ボトム比較部３１０は、入力信号と加算部３４０からの帰還信号を比較するものである。ボトム比較部３１０は、ボトム値検出のために、ａ端子へ入力される信号値がｂ端子に入力される信号値以下のときにＬ信号を出力し、ａ端子へ入力される信号値がｂ端子に入力される信号値より大きいとき（ａ＞ｂのとき）にはＨ信号を出力する点がピーク比較部２１０と異なる。
【０１５５】
セレクタ３２０は、加算部３４０から出力される帰還信号がＬ入力端に入力され、外部からの入力信号がＨ入力端に入力され、ボトム比較部３１０から出力される制御信号が制御入力端に入力される。セレクタ３２０は、ボトム比較部３１０から出力される制御信号に従い、帰還信号と入力信号の何れか一方を選択して出力する。たとえば、セレクタ３２０は、ボトム比較部３１０からＬ信号が入力されている間は帰還信号を出力し、ボトム比較部３１０からＨ信号が入力されている間は入力信号を出力する。
【０１５６】
フリップフロップ３３０は、ボトム比較部３１０により小さいと判断された方の信号値を保持する第１の保持部（１次ボトム値保持部）の一例であり、セレクタ３２０から出力される信号の信号値を１次ボトム値として保持する。また、フリップフロップ３３０は、保持する信号値を基準クロックに同期して更新する。
【０１５７】
立上がり検出部３５０は、入力信号の立上がり、すなわち遷移点を検出する検出部の一例である。フリップフロップ３５２は、ボトム比較部３１０から出力される制御信号を１クロックに亘って保持する。論理演算部３５４は、フリップフロップ３５２に保持されている制御信号と、ボトム比較部３１０から出力される制御信号の反転信号の論理積を演算し、演算結果をフリップフロップ３６０へ出力する。ここで、ボトム比較部３１０から演算結果としてＨ信号が出力されると立上がりが検出されたこととなる。
【０１５８】
セレクタ３５６は、一方の入力端に所定の加算値（アタックレート）が入力され、他方の入力端に、加算値を指示しないことを示す０（ゼロ）が入力され、制御入力端にフリップフロップ３５２に保持されている制御信号が入力されている。なお、アタックレートは可変であり、アタックレートを変更することによりボトムホールド回路３２から得られるボトム値の特性を調整することができる。
【０１５９】
因みに、セレクタ３５６を備えない構成の場合、加算値が加算部３４０の一方の入力端（＋）に入力される。セレクタ３５６は、制御信号がＨ信号であるかＬ信号であるかに応じ、加算部３４０に加算値の加算を行なわせるか否かを制御する制御部としての機能を有する。この機能は、ピークホールド回路２２のセレクタ２５６の機能と同等である。
【０１６０】
加算部３４０は、一方の入力端（＋）にセレクタ３５６の出力が入力され、他方の入力端（＋）にフリップフロップ３３０の出力（１次ボトム値）が入力されている。加算部３４０は、セレクタ３５６から加算値が指示されているときは、フリップフロップ３３０に保持されている信号（１次ボトム値）と該加算値を加算し、帰還信号として出力する。帰還信号は、ボトム比較部３１０およびセレクタ３２０へ入力される。一方、加算部３４０は、セレクタ３５６から加算値が指示されていないときや加算値が０であるときは、フリップフロップ３３０に保持されている信号（１次ボトム値）をそのまま帰還信号として出力する。
【０１６１】
フリップフロップ３６０は、ボトム比較部３１０による比較結果に基づき、入力信号の信号値の方が帰還信号の信号値より大きくなる際にフリップフロップ３３０（第１の保持部）から入力された信号値を保持する第２の保持部（２次ボトム値保持部）の一例である。フリップフロップ３６０は、フリップフロップ３３０に保持されている信号値（１次ボトム値）をデータ入力端に取り込む。また、フリップフロップ３６０は、立上がり検出部３５０の論理演算部３５４から出力される信号をイネーブル入力端enに取り込む。因みに、論理演算部３５４を備えない構成の場合、フリップフロップ３６０は、フリップフロップ３５２の出力をイネーブル入力端enに取り込む。
【０１６２】
ここで、フリップフロップ３６０は、立上がり検出部３５０からＨ信号がイネーブル入力端enに入力されたことをトリガーにし、フリップフロップ３３０に保持されている信号値を２次ボトム値として保持、更新する。すなわち、フリップフロップ３６０は、基本的には、入力信号の値が帰還信号の値を下回っている間、保持する信号値の更新を繰り返す。一方、フリップフロップ３６０は、入力信号の値が帰還信号の値より高い間は、保持する信号値を維持する。したがって、入力信号の実際のボトム値に近い値を継続的に保持することができる。
【０１６３】
論理演算部３５４を備えない構成の場合、入力信号の値ｂが帰還信号の値ａより小さくなる際に、急激にフリップフロップ３６０に保持される信号値が増加し、リップルが発生してしまう場合がある。これに対し、論理演算部３５４を備えていることで、フリップフロップ３６０は、入力信号の立上がりの度に保持する信号値を更新するので、入力信号の値が帰還信号の値より小さくなる際にリップルが発生する現象を防止できる。
【０１６４】
入力信号がランダムに変動する場合には２次ボトム値も変動してしまうが、フリップフロップ３６０の後段にローパスフィルタ３７０を備えていることで、その現象は回避される。ボトム値は、２次ボトム値が平滑化され、かつ実際のボトム値に沿うような信号値となる。また、入力信号にノイズが混入している場合であっても、アタックレートを大きく設定しておけば、ローパスフィルタ３７０の機能により十分に弊害を除去することができる。加えて、フリップフロップ３５２だけでなく論理演算部３５４を有する立上がり検出部３５０を設けることで、急峻な立ち下がりや、急峻な立上がりに対しても応答することができる。信号振幅が急激に減少する場合、および信号振幅が急激に増加した場合の双方においても入力信号に対する良好な追従特性が得られる。入力信号に対する応答性を向上しつつ、実際の入力信号のボトム値と保持する信号値の差分を減少させることができる点で有効な回路となっている。
【０１６５】
加えて、セレクタ３５６を備えない構成の場合は、入力信号がボトムを持たない固定値になった場合に出力が更新されなくなるが、セレクタ３５６を備えることで、この問題も解消される。たとえば、セレクタ３５６は、フリップフロップ３５２に保持されている制御信号がＬ信号であるとき、すなわち入力信号が帰還信号以上であるときには加算部３４０に加算値の加算を行なわせる。一方、セレクタ３５６は、フリップフロップ３５２に保持されている制御信号がＨ信号であるとき、すなわち入力信号が帰還信号より小さいいときには加算部３４０に加算値の加算を行なわせない。
【０１６６】
たとえば、入力信号の信号値が一定になったとき、ボトム比較部３１０によりＬ信号が出力され、セレクタ３５６からの指示に基づき、加算部３４０がフリップフロップ３３０に保持されている信号値に加算値を加算し、帰還信号として出力する。次に、この帰還信号の信号値は、一定になった入力信号の値より大きいため、ボトム比較部３１０によりＨ信号が出力され、加算部３４０はフリップフロップ３３０に保持されている入力信号の信号値への加算を行なうことなくそのまま帰還信号として出力する。
【０１６７】
これにより、ボトム比較部３１０に同一の信号値を有する帰還信号および入力信号が入力されるため、ボトム比較部３１０から出力される制御信号がＨ信号からＬ信号に切替えられる。立上がり検出部３５０は、制御信号の切り替えを立ち上がりとして検出するため、フリップフロップ３６０は保持する信号値をフリップフロップ３３０に保持されている信号値に更新する。その後、このような処理が繰り返され、立上がり検出部３５０の出力が１クロックごとに切り替えられるため２次ボトム値を適切に保持することができる。
【０１６８】
なお、この例では、セレクタ３５６を設けることにより入力信号がボトムを持たなくなった場合に対する対策を採っているが、この問題点の解消方法はセレクタ３５６を備える仕組みに限定されない。たとえば、立上がり検出部３５０により所定期間に亘って立ち上がりが検出されなかったときには、フリップフロップ３６０に保持する信号値を更新させる構成を設けてもよい。
【０１６９】
また、１次ボトム値と前述のピークホールド回路２２における１次ピーク値とが逆転したときにフリップフロップ３６０に保持する信号値を更新させる構成を設けてもよい。さらに、２次ボトム値と前述のピークホールド回路２２における２次ピーク値とが逆転したときにフリップフロップ３６０に保持する信号値を更新させる制御部を設けてもよい。また、入力信号の方が帰還信号より小さい間に加算部３４０による加算が行なわれない事象を説明したが、セレクタ３５６は、０近辺の正もしくは負の値が加算されるようにしてもよい。つまり、ボトム比較部３１０により入力信号の信号値の方が帰還信号の信号値より小さいと判断されている間、加算値をゼロもしくはゼロ近辺に変化させる加算値制御部としてセレクタ３５６を機能させてもよい。
【０１７０】
前記説明から明らかなように、以下の構成を発明として提案することができる。以下列記する。
【０１７１】
＜付記１＞
前記レベル検出部は、
入力信号と所定の帰還信号を比較するピーク比較部と、
前記ピーク比較部により大きいと判断された方の信号値を保持する１次ピーク値保持部と、
前記１次ピーク値保持部に保持されている信号値から所定の減算値を減じて前記帰還信号として出力する減算部と、
前記１次ピーク値保持部に保持されている信号値が入力され、前記ピーク比較部による比較結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなる際に前記１次ピーク値保持部から入力された信号値を保持する２次ピーク値保持部と、
を有する請求項２，４，５，６，９，１０，１２，１３，１４の内の何れか１項に記載のレベル制御装置。
【０１７２】
＜付記２＞
前記ピーク比較部による比較結果に基づいて、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなった遷移点を検出する立下り検出部をさらに備え、
前記２次ピーク値保持部は、前記立下り検出部により前記遷移点が検出された際に保持する信号値を更新し、更新した信号値を次の遷移点が検出されるまで保持する
付記１に記載のレベル制御装置。
【０１７３】
＜付記３＞
前記ピーク比較部による比較結果に基づいて、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなった遷移点を検出する立下り検出部と、
前記ピーク比較部により前記入力信号の信号値の方が前記帰還信号の信号値より大きいと判断されている間、前記減算値をゼロもしくはゼロ近辺に変化させる減算値制御部と、
をさらに備え、
前記２次ピーク値保持部は、前記減算値制御部の制御に従って、前記立下り検出部により前記遷移点が検出された際に保持する信号値を更新し、更新した信号値を次の遷移点が検出されるまで保持する
付記１に記載のレベル制御装置。
【０１７４】
＜付記４＞
前記レベル検出部は、
入力信号と所定の帰還信号を比較するボトム比較部と、
前記ボトム比較部により小さいと判断された方の信号値を保持する１次ボトム値保持部と、
前記１次ボトム値保持部に保持されている信号値に所定の加算値を加算して前記帰還信号として出力する加算部と、
前記１次ボトム値保持部に保持されている信号値が入力され、前記ボトム比較部による比較結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より大きくなる際に前記１次ボトム値保持部から入力された信号値を保持する２次ボトム値保持部と、
を有する請求項２，４，５，６，９，１０，１２，１３，１４の内の何れか１項に記載のレベル制御装置。
【０１７５】
＜付記５＞
前記ボトム比較部による比較結果に基づいて、前記入力信号の信号値の方が前記帰還信号の信号値より大きくなった遷移点を検出する立上がり検出部をさらに備え、
前記２次ボトム値保持部は、前記立上がり検出部により前記遷移点が検出された際に保持する信号値を更新し、更新した信号値を次の遷移点が検出されるまで保持する
付記４に記載のレベル制御装置。
【０１７６】
＜付記６＞
前記ボトム比較部による比較結果に基づいて、前記入力信号の信号値の方が前記帰還信号の信号値より大きくなった遷移点を検出する立上がり検出部と、
前記ボトム比較部により前記入力信号の信号値の方が前記帰還信号の信号値より小さいと判断されている間、前記加算値をゼロもしくはゼロ近辺に変化させる加算値制御部と、
をさらに備え、
前記２次ボトム値保持部は、前記加算値制御部の制御に従って、前記立上がり検出部により前記遷移点が検出された際に保持する信号値を更新し、更新した信号値を次の遷移点が検出されるまで保持する
付記４に記載のレベル制御装置。
【図面の簡単な説明】
【０１７７】
【図１】レベル制御装置の第１実施形態（第１例）の構成を示す図である。
【図１Ａ】第１実施形態（第１例）のレベル制御装置による作用（動作）を説明する波形図である。
【図１Ｂ】レベル制御装置の第１実施形態（第２例）の構成を示す図である。
【図２】レベル制御装置の第２実施形態（第１例）の構成を示す図である。
【図２Ａ】レベル制御装置の第２実施形態（第２例）の構成を示す図である。
【図２Ｂ】レベル制御装置の第２実施形態（第３例）の構成を示す図である。
【図２Ｃ】第２実施形態のレベル制御装置による作用（動作）を説明する波形図である。
【図３】レベル制御装置の第３実施形態（第１例）の構成を示す図である。
【図３Ａ】レベル制御装置の第３実施形態（第２例）の構成を示す図である。
【図３Ｂ】レベル制御装置の第３実施形態（第３例）の構成を示す図である。
【図４】比較例の光ディスク装置の構成を示す図である。
【図４Ａ】第３実施形態（第１例）のレベル制御装置を搭載した第４実施形態（第１例）の光ディスク装置の構成を示す図である。
【図４Ｂ】第３実施形態（第２例）のレベル制御装置を搭載した第４実施形態（第２例）の光ディスク装置の構成を示す図である。
【図４Ｃ】第３実施形態（第３例）のレベル制御装置を搭載した第４実施形態（第３例）の光ディスク装置の構成を示す図である。
【図５】青色レーザを利用する光ディスクシステムにおける再生信号のアイパターン例を示す図である。
【図５Ａ】青色レーザを利用する光ディスクシステムにおける実際の再生信号の一例を示すイメージ図である。
【図６】ＡＤ変換部の入力端での出力信号のＤＣレベルのイメージ図である。
【図６Ａ】第４実施形態の光ディスク装置による作用（動作）を説明する波形図である。
【図７】ピークホールド回路の構成例を示す図である。
【図７Ａ】ボトムホールド回路の構成例を示す図である。
【符号の説明】
【０１７８】
１…レベル制御装置、１０…ＤＣレベル調整部、１２…オフセット加算器、１２０…電圧ゲインアンプ、１３０…ゲイン制御部１３０、１８０…デジタル信号処理部、１９０…信号振幅算出部、２…情報記録再生装置、２０…ピークレベル検出部、２１０…ピーク比較部、２２…ピークホールド回路、２３０…フリップフロップ（１次ピーク値保持部）、２４０…減算部、２５０…立下り検出部、２５６…セレクタ（減算値制御部）、２６０…フリップフロップ（２次ピーク値保持部）、３…光ディスク装置、３０…ボトムレベル検出部、３１０…ボトム比較部、３２…ボトムホールド回路、３３０…フリップフロップ（１次ボトム値保持部）、３４０…加算部、３５０…立上がり検出部、３５６…セレクタ（加算値制御部）、３６０…フリップフロップ（２次ボトム値保持部）、４０…ＤＣ中心算出部、５０…ＤＣレベル制御部、６０…ＡＤ変換部、７０…ＡＣ中心算出部、７２…平均値検出回路、８０…ＤＣレベル補正部、９０…バイアス部、LDET…レベル検出部
【図１】
0005056569.tif 000005
【図１Ａ】
0005056569.tif 000006
【図１Ｂ】
0005056569.tif 000007
【図２】
0005056569.tif 000008
【図２Ａ】
0005056569.tif 000009
【図２Ｂ】
0005056569.tif 000010
【図２Ｃ】
0005056569.tif 000011
【図３】
0005056569.tif 000012
【図３Ａ】
0005056569.tif 000013
【図３Ｂ】
0005056569.tif 000014
【図４】
0005056569.tif 000015
【図４Ａ】
0005056569.tif 000016
【図４Ｂ】
0005056569.tif 000017
【図４Ｃ】
0005056569.tif 000018
【図５】
0005056569.tif 000019
【図５Ａ】
0005056569.tif 000020
【図６】
0005056569.tif 000021
【図６Ａ】
0005056569.tif 000022
【図７】
0005056569.tif 000023
【図７Ａ】
0005056569.tif 000024