(57)【特許請求の範囲】
【請求項１】
受光部として用いられるｉ型領域を挟む状態でｐ型領域およびｎ型領域が設けられた半導体層と、ゲート絶縁膜を介して前記ｉ型領域を挟む位置に互いに対向配置されると共に、少なくとも一方が光透過性を有する２つの制御電極とを備えた光センサ素子の駆動方法であって、
前記ｉ型領域から電気信号を読み出す際には、前記２つの制御電極に互いに逆極性の電位を印加する
光センサ素子の駆動方法。
【請求項２】
前記２つの制御電極に印加する電圧により、前記ｉ型領域から読み出す電気信号量を制御する
請求項１に記載の光センサ素子の駆動方法。
【請求項３】
前記２つの制御電極に印加する電圧により、前記ｉ型領域から電気信号を読み出す際に前記ｐ型領域とｎ型領域との間に印加する読出電圧を制御する
請求項１に記載の光センサ素子の駆動方法。
【請求項４】
基板上に画素部と共に光センサ素子とが設けられた表示装置において、
前記光センサ素子は、
受光部として用いられるｉ型領域を挟む状態でｐ型領域およびｎ型領域が設けられた半導体層と、
ゲート絶縁膜を介して前記ｉ型領域を挟む位置に互いに対向配置されると共に、少なくとも一方が光透過性を有する２つの制御電極と、
前記２つの制御電極に互いに逆極性の電位を印加することにより、前記ｉ型領域から電気信号を読み出す回路部と
を備えた表示装置。
【請求項５】
前記２つの制御電極のうち前記半導体層の上面側に設けられた制御電極は、前記画素部に設けられた画素電極と同一層で構成されている
請求項４に記載の表示装置。
【請求項６】
前記画素電極は、前記基板の上方を覆う平坦化絶縁膜上に形成され、
前記画素電極と同一層で構成された前記制御電極は、前記平坦化絶縁膜に形成された開口窓内において前記半導体層上に配置されている
請求項５に記載の表示装置。
【請求項７】
前記基板上には、前記画素電極を駆動するための薄膜トランジスタが設けられ、
前記半導体層は、前記画素電極を駆動するための薄膜トランジスタの半導体層と同一層で構成され、
前記２つの制御電極のうちの一方は、前記薄膜トランジスタのゲート電極と同一層で構成されている
請求項５に記載の表示装置。
【請求項８】
前記光センサ素子は、前記画素部が配置された表示領域内に複数配列されている
請求項４に記載の表示装置。
【請求項９】
前記基板の裏面側にバックライトが設けられている
請求項４に記載の表示装置。
【請求項１０】
画素部が設けられた基板上に、受光部として用いられるｉ型領域を挟む状態でｐ型領域およびｎ型領域が設けられた半導体層と、ゲート絶縁膜を介して前記ｉ型領域を挟む位置に互いに対向配置されると共に、少なくとも一方が光透過性を有する２つの制御電極とを含む光センサ素子を備えた表示装置の駆動方法であって、
前記光センサ素子に設けた２つの制御電極に互いに逆極性の電位を印加することによって当該光センサ素子における前記ｉ型領域から電気信号を読み出す
表示装置の駆動方法。
【請求項１１】
前記基板の裏面側に設けたバックライトの光強度を、前記ｉ型領域から読み出した電気信号の大きさに基づいて制御する
請求項１０に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＩＮ型半導体構造の光センサ素子、この光センサ素子の駆動方法、さらにはこの光センサ素子を備えた表示装置、およびその駆動方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置や有機ＥＬ表示装置のような平面型の表示装置においては、表示画面やその近傍に光センサ素子を設けることにより、タッチパネルやペン入力などの画面入力や、バックライトの輝度制御を実現するなどの多機能化が進んでいる。このような表示装置に設けられる光センサ素子としては、製造工程の簡便さからシリコン（Ｓｉ）薄膜を用いたＰＩＮ型薄膜ダイオードが多く用いられている。
【０００３】
ＰＩＮ型薄膜ダイオード構造の光センサ素子は、ｉ型領域に隣接してこれを挟む状態でｐ型領域およびｎ型領域を半導体層（シリコン薄膜）に設けた構成であり、ｉ型領域を受光部として用いている。またこのような構成の光センサ素子においては、リーク電流の防止を目的として、ｉ型領域に絶縁膜を介して制御電極を設ける構成が提案されている。
【０００４】
このような構成により、ＰＩＮ型ダイオードに電流が流れ始めるときのバイアス電圧のしきい値を、制御電極に印加するゲート電圧によって制御可能としている。またこれにより、光が照射された状態で、ゲート電圧よりも高いバイアス電圧が印加されていない光センサ素子に、リーク電流が発生することを防止している。
（例えば、下記特許文献１参照）。
【０００５】
【特許文献１】特開２００４−１１９７１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、以上のような構成の光センサ素子が設けられる表示装置においては、高品位な画質を得るために、画素開口間の狭ピッチ化や画素開口率の向上が求められている。このため、画素開口間や表示領域の外側に設けられる光センサ素子には、占有面積の縮小化が求められており、より微細な素子での光感度な受光が求められている。
【０００７】
そこで本発明は、受光感度の向上を図ることが可能な光センサ素子およびその駆動方法を提供すること、さらにはこの光センサ素子を用いることで光センサ素子の占有面積の縮小化によって画素開口率の向上を図ることが可能な表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の光センサ素子の駆動方法は、受光部として用いられるｉ型領域を挟む状態でｐ型領域およびｎ型領域が設けられた半導体層と、ゲート絶縁膜を介してｉ型領域を挟む位置に互いに対向配置されると共に、少なくとも一方が光透過性を有する２つの制御電極とを備えた光センサ素子の駆動方法であって、ｉ型領域から電気信号を読み出す際には、２つの制御電極に互いに逆極性の電位を印加するものである。
【００１０】
このような構成の光センサ素子では、ｉ型領域の上下に設けた２つの制御電極に異なる電位を与えることにより、ｉ型領域での受光によって発生した正孔−電子対を、ｉ型領域の膜厚方向に分離させることができる。これにより、ｉ型領域内の膜厚方向に正孔と電子とを分離させた状態で、正孔をアノード（ｐ型領域）方向に、電子をカソード（ｎ型領域）方向に移動させることができる。このため、受光によって発生した電子／正孔対が、ｉ型領域内を移動する際に再結合する確率が小さくなり、電流の取出効率が向上する。
【００１１】
本発明の表示装置は、基板上に画素部と共に光センサ素子とが設けられた表示装置において、光センサ素子は、受光部として用いられるｉ型領域を挟む状態でｐ型領域およびｎ型領域が設けられた半導体層と、半導体層の両側面におけるｉ型領域を挟む位置にゲート絶縁膜を介してそれぞれ電気的に独立して設けられると共に、少なくとも一方が光透過性を有する２つの制御電極と、２つの制御電極に互いに異なる電位を印加することにより、ｉ型領域から電気信号を読み出す回路部とを備えたものである。
【００１２】
このような構成の表示装置では、上述したような電流の取出効率の向上が図られる光センサ素子を設けることにより、光センサ素子の占有面積を縮小して画素開口の拡大が図られる。
【発明の効果】
【００１３】
以上説明したように本発明によれば、電流の取出効率の向上により光センサ素子における受光感度の向上を図ることが可能になる。そして、このような光センサ素子を設けたことにより、表示装置においての光センサ素子の占有面積を縮小化し、画素開口率の向上による画質の高品位化を図ることが可能になる。
【発明を実施するための最良の形態】
【００１４】
以下本発明の実施の形態を、光センサ素子、光センサ素子の駆動方法、表示装置、表示装置の駆動方法の順に図面に基づいて詳細に説明する。
【００１５】
＜光センサ素子の構成＞
図１は、本発明を適用した光センサ素子の構成を示す概略断面図である。この図に示す光センサ素子Ｓは、いわゆるＰＩＮ型薄膜ダイオード構造の光センサ素子Ｓであり、以下のように構成さている。
【００１６】
すなわち、基板１上には、例えばアルミニウムのような光反射性材料からなる第１制御電極Ｇ１が配線され、これを覆う状態でゲート絶縁膜５が設けられている。このゲート絶縁膜５は光透過性であることが好ましい。ゲート絶縁膜５上には、第１制御電極Ｇ１を跨ぐ状態でポリシリコンや酸化物半導体などからなる半導体層７がパターン形成されている。この半導体層７は、第１制御電極Ｇ１脇の一方側がｐ型領域７ｐとなり、第１制御電極Ｇ１脇の他方側がｎ型領域７ｎとなっている。また、第１制御電極Ｇ１と重なる位置のシリコン薄膜７部分は、不純物濃度が低く抑えられた受光部（ｉ型領域）７iが設けられている。つまり、半導体層７は、受光部（ｉ型領域）７ｉに隣接してこれを挟む状態で、ｐ型領域７ｐとｎ型領域７ｎとが設けられた構成となっているのである。
【００１７】
さらに、このような半導体層７を覆う状態で光透過性材料からなる層間絶縁膜９が設けられ、この層間絶縁膜９上には、接続孔を介してｐ型領域７ｐやｎ型領域７ｎに接続された各配線１１が設けられている。またこれらの配線１１を覆う状態で、層間絶縁膜９上には光透過性材料からなる平坦化絶縁膜１３が設けられている。この平坦化絶縁膜１３には、受光部７ｉ上を広く開口して層間絶縁膜９を底面とした開口窓１３ａが設けられている。
【００１８】
このような平坦化絶縁膜１３上には、第２制御電極Ｇ２が設けられている。この第２制御電極Ｇ２は、開口窓１３の底部において、層間絶縁膜９をゲート絶縁膜として受光部７ｉに対向配置されている。これにより、半導体層７の両側面には、ゲート絶縁膜５および層間絶縁膜９からなるゲート絶縁膜を介して、ｉ型領域７ｉを挟む状態で第１制御電極Ｇ１および第２制御電極Ｇ２が配置された状態となっている。これらの第１制御電極Ｇ１および第２制御電極Ｇ２は、電気的に独立して配線されていることとする。
【００１９】
またここでは、第２制御電極Ｇ２は、受光部７ｉで受光する光に対する光透過性を有する材料で構成され、例えばＩＴＯのような透明導電性材料からなることとする。このような材料からなる第２制御電極Ｇ２は、光透過性を確保するために薄膜で設けられることが好ましい。またこのような第２制御電極Ｇ２の導電性を確保するために、平坦化絶縁膜１３の下層の配線１１に第２制御電極Ｇ２を接続させても良い。
【００２０】
以上のような構成の光センサ素子Ｓでは、第２制御電極Ｇ２側から照射された光ｈは、第２制御電極Ｇ２および層間絶縁膜(ゲート絶縁膜）９を透過して受光部７ｉで受光されて光電変換される。そして、ｐ型領域７ｐをアノードとし、ｎ型領域７ｎをカソードとしたＰＩＮ型薄膜ダイオード構造に逆バイアスを印加することにより、受光部（ｉ型領域７ｉ）で光電変換されて蓄積された電荷を電気信号として読み出すことができる。
【００２１】
以上のように受光部（ｉ型領域）７ｉから電気信号を読み出す際には、次に説明するように２つの制御電極Ｇ１，Ｇ２を独立して制御する駆動を行うこととする。
【００２２】
尚、この光センサ素子Ｓは、第２制御電極Ｇ２側からの光だけではなく、第２制御電極Ｇ１側からの光を受光する構成であっても良い。この場合、基板１、第１制御電極Ｇ１、およびゲート絶縁膜５の全てを光透過性材料で構成することにより、基板１側から照射された光が受光部７ｉで光電変換されて読み出される。さらに、第１制御電極Ｇ１と第２制御電極Ｇ２の両方から照射された光を受光部７ｉで光電変換させて読み出す構成であっても良い。
【００２３】
＜光センサ素子の駆動方法−１＞
次に、先の図１の構成図、および図２のバンド構造の模式図に基づいて、光センサ素子Ｓの駆動方法を説明する。尚、図２Ａ−Ａ’は半導体層におけるｐ型領域７ｐ−ｎ型領域７ｎ方向のバンド構造であり、図２Ｂ−Ｂ’は半導体層における第２制御電極２Ｇ−第１制御電極Ｇ１方向のバンド構造である。
【００２４】
先に説明したように、光センサ素子Ｓの受光部（ｉ型領域）７ｉから電気信号を読み出す際には、ｐ型領域７ｐをアノードとしｎ型領域７ｎをカソードとしたＰＩＮ型薄膜ダイオード構造に逆バイアスを印加する。つまりｐ型領域７ｐ−ｎ型領域７ｎ間に印加する読出電圧として、ｐ型領域７ｐにマイナスのアノード電位Ｖａｃを印加し、ｎ型領域７ｎにプラスのカソード電位Ｖｃを印加する。そして、ある程度の大きさの逆バイアスが読出電圧(しきい値電圧）として印加されることにより、ｐ型領域７ｐ(アノード）−ｎ型領域７ｎ（カソード）間に急激に電流が流れるオン状態となり、電気信号が取り出される。
【００２５】
この際、図３に示すように、（１）第１制御電極Ｇ１および第２制御電極Ｇ２を制御せずに電圧印加をしない状態では、上記オン状態になるよりも小さいアノード電位Ｖａｃ（逆バイアス）においても漏れ電流が流れる。これに対して、（２）第１制御電極Ｇ１（または第２制御電極Ｇ２）のみに電圧を印加する制御を行うことにより、オン状態(しきい値電圧）になるよりも小さいアノード電位Ｖａｃの範囲での漏れ電流を防止することができる。
【００２６】
そしてさらに（３）第１制御電極Ｇ１および第２制御電極Ｇ２の両方に電圧を印加する制御を行うことにより、オン状態とした状態での電流値を制御する。この場合の制御は、例えば第１制御電極Ｇ１と第２制御電極Ｇ２とに、逆極性の電圧を印加すれば良い。一例としては、ｐ型領域７ｐのアノード電位Ｖａｃ＝−７Ｖ、ｎ型領域７ｎのカソード電位Ｖｃ＝０Ｖの場合、第１制御電極Ｇ１の電位Ｖｇ１＝−５Ｖ、第２制御電極Ｇ２の電位Ｖｇ２＝＋５Ｖとする。
【００２７】
このように、例えば第１制御電極Ｇ１と第２制御電極Ｇ２とに、逆極性の電圧を印加することにより、受光部（ｉ型領域)７ｉ内に膜厚方向の電界が形成される。このような電界により、受光部（ｉ型領域)７ｉにおいて光電変換によって発生した正孔／電子対が、受光部７ｉ内において膜厚方向に分離される。そして、受光部７ｉ内において再結合して消費されることを防止できる。これにより、電気信号の取り出し効率の向上、すなわち感度の向上を図ることが可能になる。
【００２８】
また、受光部（ｉ型領域)７ｉ内に形成された電界により、半導体層７内の不純物濃度によらずに、受光部７ｉ内のバンドギャップＥｃ−Ｅｖ間におけるフェルミ準位ＥFを制御することができる。これにより、エネルギーの低い長波長の光照射によっても、光電変換によって正孔電子対を発生させ易くすることが可能になり、これによる感度向上も期待できる。
【００２９】
＜光センサ素子の駆動方法−２＞
光センサ素子Ｓの駆動方法の他の例を説明する。
【００３０】
ここでは、上述したようにｐ型領域７ｐ(アノード）とｎ型領域７ｎ（カソード）とに逆バイアスを印加して電気信号が取り出す際、図４に示すように、（３）’第１制御電極Ｇ１および第２制御電極Ｇ２の両方に電圧を印加する制御を行うことにより、ｉ型領域７ｉから電気信号を読み出す際に、ｐ型領域とｎ型領域とに印加する読出電圧(しきい値電圧）を制御する。この制御の一例としては、ｐ型領域７ｐのアノード電位Ｖａｃ＝−７Ｖ、ｎ型領域７ｎのカソード電位Ｖｃ＝０Ｖの場合、第１制御電極Ｇ１の電位Ｖｇ１＝−１０Ｖ、第２制御電極Ｇ２の電位Ｖｇ２＝＋５Ｖとする。
【００３１】
ここで、（１）第１制御電極Ｇ１および第２制御電極Ｇ２を制御せずに電圧印加をしない状態では、上記オン状態になるよりも小さいアノード電位Ｖａｃ（逆バイアス）においても漏れ電流が流れる。これに対して、（２）第１制御電極Ｇ１（または第２制御電極Ｇ２）のみに電圧を印加する制御を行うことにより、オン状態(しきい値電圧）になるよりも小さいアノード電位Ｖａｃの範囲での漏れ電流を防止することができる。
【００３２】
そしてさらに上述したように、（３）’第１制御電極Ｇ１および第２制御電極Ｇ２の両方に電圧を印加する制御を行うことにより、オン状態(しきい値電圧）になるよりも小さいアノード電位Ｖａｃの範囲での漏れ電流を防止しつつも、さらに小さい読出電圧(しきい値電圧）での電気信号の読出が可能になる。
【００３３】
＜表示装置の構成＞
次に、上述した光センサ素子Ｓを用いた表示装置の構成を説明する。図５は、本発明に係る表示装置２０の全体構成を表す図であり、上述した光センサ素子を用いて構成されているところが特徴的である。この表示装置２０は、表示パネル２１と、バックライト２２と、表示ドライブ回路２３と、受光ドライブ回路２４と、画像処理部２５と、アプリケーションプログラム実行部２６とを備えている。
【００３４】
表示パネル２１は、中央の表示領域２１ａに複数の画素が全面に渡ってマトリクス状に配置された液晶パネル（ＬＣＤ（Liquid Crystal Display））からなり、線順次動作をしながら表示データに基づく所定の図形や文字などの画像を表示する機能（表示機能）を有する。また、後述するように、表示領域２１ａには、光センサ素子が配置され、表示パネル２１の表示面に接触または近接する物体を検知するセンサー機能（撮像機能）が設けられている。
【００３５】
また、バックライト２２は、表示パネル２１の光源であり、例えば複数の発光ダイオードを面内に配列してなる。このバックライト２２は、後述するように表示パネル２１の動作タイミングに同期した所定のタイミングで、高速に発光ダイオードのオン・オフ動作を行うようになっている。特に本発明においては、後述するようにバックライト２２が、画像表示のための可視光と共に、紫外光を射出するものであることが第１の特徴である。
【００３６】
表示ドライブ回路２３は、表示パネル２１において表示データに基づく画像が表示されるように（表示動作を行うように）、この表示パネル２１の駆動を行う（線順次動作の駆動を行う）回路である。
【００３７】
受光ドライブ回路２４は、表示パネル２１において受光データが得られるように（物体を撮像するように）、この表示パネル２１の駆動を行う（線順次動作の駆動を行う）回路である。なお、各画素での受光データは、例えばフレーム単位でフレームメモリ２３ａに蓄積され、撮像画像として画像処理部２５へ出力されるようになっている。
【００３８】
画像処理部２５は、受光ドライブ回路２４から出力される撮像画像に基づいて所定の画像処理（演算処理）を行い、表示パネル２１に接触または近接する物体に関する情報（位置座標データ、物体の形状や大きさに関するデータなど）を検出し、取得するものである。
【００３９】
アプリケーションプログラム実行部２６は、画像処理部２５による検知結果に基づいて所定のアプリケーションソフトに応じた処理を実行するものであり、例えば検知した物体の位置座標を表示データに含むようにし、表示パネル２１上に表示させるものなどが挙げられる。なお、このアプリケーションプログラム実行部２６で生成される表示データは表示ドライブ回路２３へ供給されるようになっている。
【００４０】
＜表示領域の回路構成＞
図６は、表示パネル２１の表示領域２１ａにおける回路構成を示す図である。
【００４１】
この図５に示すように、表示領域２１ａには、複数の画素部３１と、複数のセンサー部３２とが配列形成されている。
【００４２】
画素部３１は、表示領域２１ａ内において、水平方向に配線された複数の走査線３１ａと垂直方向に配線された複数の信号線３１ｂとの各交差部に配置される。各画素部３１には、例えばスイッチング素子としての薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）Ｔｒが設けられている。
【００４３】
薄膜トランジスタＴｒは、ゲートが走査線３１ａに接続され、ソース／ドレインの一方が信号線３１ｂに接続され、ソース／ドレインの他方が画素電極３１ｃに接続されている。また、各画素部３１には、全ての画素部３１に共通電位Ｖcomを与える共通電極３１ｄが設けられており、これらの各画素電極３１ｃと共通電極３１ｄとの間に液晶層ＬＣが挟持される。
【００４４】
そして、走査線３１ａを介して供給される駆動信号に基づいて薄膜トランジスタＴｒがオン・オフ動作し、オン状態のときに信号線３１ｂから供給される表示信号に基づいて画素電極３１ｃに画素電圧が印加され、画素電極３１ｃと共通電極３１ｄとの間の電界によって液晶層ＬＣが駆動される構成となっている。
【００４５】
一方、センサー部３２は、表示領域２１ａ内における所定部に配置され、各画素部３１に対応して設けられていても良く、複数の画素部３１に対して１つの割合で設けられても良い。このセンサー部３２には、図１を用いて説明した構成の２つの制御電極を備えたＰＩＮ型薄膜ダイオード構造の光センサ素子Ｓが設けられている。そしてこの光センサ素子Ｓが、次に詳細に説明するように画素部３１の薄膜トランジスタＴｒと同一層を用いて構成されているところが特徴的である。尚、光センサ素子Ｓの構成要素には図１と同様の符号を付して説明する。
【００４６】
各光センサ素子Ｓは、ｎ型領域（カソード）７ｎが電源線（Ｖｄｄ）３２ａに接続され、ｐ型領域（アノード）７ｐが容量素子Ｃｓに接続されている。そして各光センサ素子Ｓの両面に設けた２つの制御電極Ｇ１，Ｇ２のうちの一方は走査線３１ａに接続され、他方は制御線３２ｂに接続されている。
【００４７】
またこのセンサー部３２には、ソース／ドレインで接続された２つのトランジスタＴｒ１，Ｔｒ２が設けられている。一方のトランジスタＴｒ１は、ゲートが光センサ素子Ｓのｐ型領域（アノード）７ｐと容量素子Ｃｓに接続され、ソース／ドレインが電源線（Ｖｄｄ）３２ａに接続されている。またもう一方のトランジスタＴｒ２はゲートが読出制御電極３２ｃに接続され、ソース／ドレインが信号出力用電極３２ｄに接続されている。尚、容量素子Ｃｓのもう一方の電極は、電源線（Ｖｓｓ）３２ｅに接続されている。
【００４８】
そして、光センサ素子Ｓには、ここでの図示を省略したリセットスイッチによってリセットされながら、容量素子Ｃｓにおいて受光量に対応した電荷が蓄積されるようになっている。容量素子Ｃｓに蓄積された電荷は、読出制御電極３２ｃにより供給される信号により信号出力用電極３２ｄに供給され、外部へ出力される構成となっている。
【００４９】
＜表示パネルの構成＞
図７は、画素部３１に配置される薄膜トランジスタＴｒの構成と、センサー部３２に配置される光センサ素子Ｓの構成を説明するための表示パネル２１の概略断面図である。尚、図１および図５で説明したと同様の構成要素には同一の符号を付している。
【００５０】
この図に示すように、画素部３１には、画素駆動用のスイッチング素子としてボトムゲート型の薄膜トランジスタＴｒが設けられ、一方、センサー部３２には、図１を用いて説明した２つの制御電極を備えたＰＩＮ型薄膜ダイオード構造の光センサ素子Ｓや、ここでの図示を省略した薄膜トランジスタ（Ｔｒ１，Ｔｒ２）および容量素子（Ｃｓ）が設けられている。そして、特にこれらの薄膜トランジスタＴｒと光センサ素子Ｓとは、同一工程で形成されたポリシリコンや酸化物半導体などからなる半導体層７を用いて次のように構成されていることが特徴的である。
【００５１】
すなわち、薄膜トランジスタＴｒは、光透過性材料からなる基板１を第１基板１とし、この第１基板１上に、光センサ素子Ｓの第１制御電極Ｇ１と同一層からなるゲート電極３ｇを備え、これを覆う状態でゲート絶縁膜５が設けられている。ゲート絶縁膜５上には、ゲート電極３ｇ上からその両脇に掛けてを覆う状態で、光センサ素子Ｓの半導体層７と同一層からなる半導体層７がパターン形成されている。この半導体層７には、ゲート電極３ｇの両脇に不純物を導入したソース／ドレイン７ｓｄが設けられている。また、半導体層７において、ゲート電極３ｇと重なる部分は、チャネル部が形成される活性層７ｃｈとして用いられる。また、ソース／ドレイン７ｓｄと活性層７ｃｈとの間には、低濃度で不純物が導入されたＬＤＤが設けられている。
【００５２】
このような構成の薄膜トランジスタＴｒおよび光センサ素子Ｓにおいて、ゲート電極３ｇおよび第１制御電極Ｇ１は同一層からなり、半導体層７は同一工程で形成された同一層からなる。尚、第１基板１上における表示領域２１ａの周辺領域には、表示領域２１ａの薄膜トランジスタＴｒと同一層にｐチャンネル型およびｎチャンネル型の薄膜トランジスタＴｒからなるＣＭＯＳ構成の駆動回路構成が設けられており、これらのソース／ドレイン７ｓｄを形成するための不純物導入において、光センサ素子Ｓのｐ型領域７ｐおよびｎ型領域７ｎが形成される。
【００５３】
以上のような薄膜トランジスタＴｒおよび光センサ素子Ｓを覆う状態で、光透過性材料からなる層間絶縁膜９が設けられている。この層間絶縁膜９上には、薄膜トランジスタＴｒのソース／ドレイン７ｓｄや光センサ素子Ｓのｐ型領域７ｐおよびｎ型領域７ｎに接続された複数の配線１１が設けられている。尚、図６に示した回路は、第１制御線Ｇ１およびゲート電極３ｇ、半導体層７、さらには配線１１などの導電層と同一層を用いた配線を用いて構成されていることとする。
【００５４】
また以上の配線１１を覆う状態で、平坦化絶縁膜１３が設けられ、この平坦化絶縁膜１３上に第２制御電極Ｇ２と同一層からなる画素電極３１ｃが設けられている。この画素電極３１ｃは、透明導電性材料からなり、平坦化絶縁膜１３に設けられた接続孔を介して薄膜トランジスタＴｒのソース／ドレイン７ｓｄから引き出された配線１１に接続されている。
【００５５】
また、この画素電極３１ｃを覆う状態で、配向膜（図示省略）が設けられ、第１基板１の上部が構成されている。
【００５６】
一方、以上のような第１基板１における画素電極３１ｃの形成面側には、第２基板４１が対向配置されている。この第２基板４１は、光透過性材料からなり画素電極３１ｃに向かう面上には、必要に応じて各色カラーフィルタが画素毎にパターン形成されたカラーフィルタ層４２が設けられている。そして、このカラーフィルタ層４２を覆う状態で、透明導電性材料からなる共通電極３１ｄ、および配向膜（図示省略）が設けられている。そして、二つの基板１−４１の配向膜間に、スペーサ（図示省略）と共に液晶層ＬＣが挟持されている。
【００５７】
また、基板１−４１の外側には、偏向板４３，４４を配置して表示パネル２１が構成されている。
【００５８】
＜表示装置の駆動方法＞
以上の図５〜図７を用いて説明した構成の表示装置２０の駆動は、第１基板１側のバックライト２２から照射された光のうち、偏光板４３を通過して液晶層ＬＣに達した光を、画素電極３１ｃの駆動による液晶層ＬＣのスイッチングにより所定状態に偏光させる。そして、第２基板４１側の偏光板４４と同一方向に偏光させた光のみを、偏光板４４を通過させて表示光として表示させる。
【００５９】
また、表示画面側となる第２基板４１の外側から指やスタイラペン等の物体が接近した場合には、この物体による外光の影を光センサ素子Ｓで検知するか、またはバックライトからの光を物体で反射させて光センサ素子Ｓで検知する。そして光センサ素子Ｓで検知した光を電気信号として読み出すことにより、表示画面における指やスタイラペンの接近位置を検出して撮像を行う。
【００６０】
そして特に、光センサ素子Ｓで検知した光を電気信号として取り出す際には、上述したように、光センサ素子Ｓの第１制御電極Ｇ１と第２制御電極Ｇ２との両方に印加する電圧により、光線センサ素子Ｓから読み出す電気信号量を制御して電気信号の取り出し効率の向上を図り、また光センサ素子Ｓから電気信号を読み出す際に当該光センサ素子Ｓのｐ型領域(アノード）７ｐとｎ型領域(カソード）７ｎとの間に印加する読出電圧(しきい値電圧）を制御する。
【００６１】
以上説明した構成の表示装置２０では、光センサ素子Ｓとして上述した構成の感度の向上が図られた光センサ素子Ｓを用いたことにより、表示領域２１ａ内における光センサ素子Ｓの微細化を図ることができる。
【００６２】
これにより、光センサ素子Ｓが設けられたセンサー部３１の占有面積を縮小し、画素部３２の拡大による画素開口率の向上を図ることができる。したがって、センサー機能（撮像機能）付きの表示装置２０における画質の高品位化を達成することが可能になる。
【００６３】
また、光センサ素子Ｓは、第１制御電極Ｇ１と第２制御電極Ｇ２との両方に印加する電圧の制御により、受光部（ｉ型領域)７ｉ内に電界を形成し、半導体層７内の不純物濃度によらずに、受光部７ｉ内のバンドギャップＥｃ−Ｅｖ間におけるフェルミ準位ＥFを制御することができるものである。このため、薄膜トランジスタＴｒの特性に合わせて半導体層７内の不純物濃度を設計した場合であっても、第１制御電極Ｇ１と第２制御電極Ｇ２とに印加する電圧によって、光センサ素子Ｓを所望の特性に制御することが可能である。したがって、光センサ素子Ｓと同一層を用いた薄膜トランジスタの特性によらずに、光センサ素子Ｓの感度を維持することができる。これによっても、光センサ素子Ｓが設けられたセンサー部３１の占有面積の縮小と、センサー機能（撮像機能）付きの表示装置２０における画質の高品位化を達成することが可能になる。
【００６４】
尚、以上の実施形態においては、センサ機能(撮像機能）を有する表示装置として液晶表示装置を例示したが、表示領域内に光センサ素子が配置された表示装置であれば液晶表示装置に限定されることはなく、本発明構成の光センサ素子Ｓを用いることにより同様の効果を得ることが可能である。
【００６５】
＜表示装置の他の例＞
上述した構成の光センサ素子Ｓを用いた表示装置の他の例としては、光センサ素子Ｓを備えたセンサー部を表示領域２１ａの周辺に設け、受光した外光の強度によってバックライトを調整する機能を備えた構成への適用も可能である。この場合、光センサ素子Ｓを備えたセンサー部の回路構成は、例えば図８に示すような構成とすることができる。
【００６６】
すなわち、センサ素子Ｓは、ｎ型領域（カソード）７ｎが電源線（Ｖｄｄ）に接続され、ｐ型領域（アノード）７ｐが容量素子Ｃｓとリセット回路と読出回路とに接続されている。そして各光センサ素子Ｓの両面に設けた２つの制御電極Ｇ１，Ｇ２は、それぞれが独立した制御線５１，５２に接続されている。尚、容量素子Ｃｓのもう一方の電極は、電源線（Ｖｓｓ）に接続されている。
【００６７】
そして、光センサ素子Ｓには、リセット回路からの信号によってリセットされながら、容量素子Ｃｓにおいて受光量に対応した電荷が蓄積されるようになっている。容量素子Ｃｓに蓄積された電荷は、読出回路からの信号によって外部へ出力される構成となっている。
【００６８】
またこのような表示装置においては、図５に示した表示装置２０が備えている受光ドライブ回路２４、画像処理部２５、およびアプリケーションプログラム実行部２６に換えて、光センサ素子Ｓから出力された電気信号に基づいて、バックライトの光強度を制御する回路を備えていることとする。
【００６９】
このような構成の表示装置であっても、受光感度の向上した光センサ素子Ｓを用いたことにより、光センサ素子Ｓの占有面積を微細化して表示領域の面積拡大を図ることが可能になる。
【００７０】
尚、以上の実施形態においては、センサ機能(撮像機能）を有する表示装置として液晶表示装置を例示したが、バックライトを備えた表示装置であれば液晶表示装置に限定されることはなく、本発明構成の光センサ素子Ｓを用いることにより同様の効果を得ることが可能である。また、バックライトの構成では、通常の白色光を用いることも出来るが、表示に影響しない非可視光（赤外光や紫外光）でアシストしたものを用いてもよい。特に赤外光を組み合わせる場合には、本発明の方式で長波長領域での感度が向上することとあいまって、効果が大きい。また、他にも、バックライトを用いず有機ＬＥＤ（ＯＬＥＤ）を回路面に形成する自発光ディスプレイにおいても、本発明の光センサ素子を設けた構成とすることにより、同様の効果を得ることができる。
【００７１】
また以上の実施形態においては、画素部または周辺領域の薄膜トランジスタを構成する層と同一層を用いて光センサ素子Ｓの各層を構成した例を説明した。しかしながら本発明の表示装置は、図１を用いて説明した光センサ素子Ｓを備えた構成であれば良く、光センサ素子Ｓの占有面積を微細化して表示領域の面積拡大を図る効果を得ることが可能である。
【００７２】
＜適用例＞
以上説明した本発明に係る表示装置は、図９〜図１３に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
【００７３】
図９は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。
【００７４】
図１０は、本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。
【００７５】
図１１は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。 
【００７６】
図１２は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。
【００７７】
図１３は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。
【図面の簡単な説明】
【００７８】
【図１】実施形態の光センサ素子の構成を説明するための概略断面図である。
【図２】実施形態の光センサ素子における半導体層のバンド構造の模式図である。
【図３】実施形態の光センサ素子の駆動例と、この駆動によって得られる素子特性を示す図である。
【図４】実施形態の光センサ素子の駆動の他の例と、この駆動によって得られる素子特性を示す図である。
【図５】本発明に係る表示装置の全体構成を表す図である。
【図６】実施形態における表示パネルの表示領域における回路構成を示す図である。
【図７】実施形態の表示装置における画素部の構成とセンサー部の構成を説明するための概略断面図である。
【図８】実施形態の表示装置におけるセンサー部の回路構成の他の例を示す図である。
【図９】本発明が適用されるテレビを示す斜視図である。
【図１０】本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１１】本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。
【図１２】本発明が適用されるビデオカメラを示す斜視図である。
【図１３】本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【符号の説明】
【００７９】
１…基板（第１基板）、５…ゲート絶縁膜、７…半導体層、７ｉ…受光部（ｉ型領域）、７ｎ…ｎ型領域、７ｐ…ｐ型領域、９…層間絶縁膜（ゲート絶縁膜）、１３…平坦化絶縁膜、１３ａ…開口窓、２０…表示装置、２１ａ…表示領域、３１…画素部、３１ｃ…画素電極、Ｇ１…第１制御電極、Ｇ２…第２制御電極、Ｓ…光センサ素子、Ｔｒ…薄膜トランジスタ
【図１】
0005068149.tif 000002
【図２】
0005068149.tif 000003
【図３】
0005068149.tif 000004
【図４】
0005068149.tif 000005
【図５】
0005068149.tif 000006
【図６】
0005068149.tif 000007
【図７】
0005068149.tif 000008
【図８】
0005068149.tif 000009
【図９】
0005068149.tif 000010
【図１０】
0005068149.tif 000011
【図１１】
0005068149.tif 000012
【図１２】
0005068149.tif 000013
【図１３】
0005068149.tif 000014