(57)【特許請求の範囲】
【請求項１】
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と基準電位とを選択的に出力する信号出力回路と、
前記信号出力回路から前記信号線に出力された前記基準電位を書き込むときと、前記映像信号を書き込むときに前記書込みトランジスタのゲート電極に書込みパルスを供給する書込み走査回路とを備え、
前記書込みトランジスタによる前記基準電位の書込みによって前記駆動トランジスタのゲート電極の電位の初期化を行った後、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を実行する表示装置であって、
前記書込み走査回路は、前記書込みトランジスタによる前記基準電位の書込み時に前記映像信号の書込み時よりも波高値が高い書込みパルスを出力する
ことを特徴とする表示装置。
【請求項２】
前記信号出力回路から前記信号線に出力された前記映像信号を前記書込みトランジスタによって前記駆動トランジスタのゲート電極に書き込む信号書込み処理を行う１水平走査期間に先立つ複数の水平走査期間に分割して前記閾値補正処理を複数回実行する場合において、
前記書込み走査回路は、前記複数回の閾値補正処理の各補正期間では前記基準電位の書込み時の書込みパルスの波高値を前記映像信号の書込み時の書込みパルスの波形値よりも高くする
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記書込み走査回路は、前記複数回の閾値補正処理の各補正期間では前記基準電位の書込み時の書込みパルスの波高値を、閾値補正処理の回数が増すにしたがって前記映像信号の書込み時の書込みパルスの波形値に向けて徐々に低くする
ことを特徴とする請求項２記載の表示装置。
【請求項４】
前記信号出力回路から前記信号線に出力された前記映像信号を前記書込みトランジスタによって前記駆動トランジスタのゲート電極に書き込む信号書込み処理を行う１水平走査期間に先立つ複数の水平走査期間に分割して前記閾値補正処理を複数回実行する場合において、
前記書込み走査回路は、前記複数回の閾値補正処理のうち、最終回の閾値補正処理の補正期間では前記基準電位の書込み時の書込みパルスの波高値を前記映像信号の書込み時の書込みパルスの波形値と同程度とし、最終回の閾値補正処理を除く各補正期間では前記基準電位の書込み時の書込みパルスの波高値を前記映像信号の書込み時の書込みパルスの波形値よりも高くする
ことを特徴とする請求項１記載の表示装置。
【請求項５】
前記書込みトランジスタによって前記映像信号を前記駆動トランジスタのゲート電極に書き込むときに、前記駆動トランジスタに流れる電流を当該駆動トランジスタのゲート電極側に負帰還させる移動度補正処理を並行して実行する
ことを特徴とする請求項１記載の表示装置。
【請求項６】
前記書込み走査回路は、前段側のバッファと電源ラインが分離された最終段バッファを有し、
前記最終段バッファの電源ラインに供給する電源電圧を切り替えることによって前記映像信号の書込み時と前記基準電位の書込み時とで異なる波高値の書込みパルスを出力する
ことを特徴とする請求項１記載の表示装置。
【請求項７】
前記書込み走査回路は、第１波高値の書込みパルスを生成する回路部分と、第２波高値の書込みパルスを生成する回路部分とを有し、前記映像信号の書込み時と前記基準電位の書込み時とで前記第１波高値の書込みパルスと前記第２波高値の書込みパルスとを選択的に出力する
ことを特徴とする請求項１記載の表示装置。
【請求項８】
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と基準電位とを選択的に出力する信号出力回路とを備え、
前記信号出力回路から前記信号線に出力された前記基準電位を書き込むときと、前記映像信号を書き込むときに前記書込みトランジスタのゲート電極に書込みパルスを供給し、
前記書込みトランジスタによる前記基準電位の書込みによって前記駆動トランジスタのゲート電極の電位の初期化を行った後、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を実行する表示装置の駆動方法であって、
前記書込みトランジスタによる前記基準電位の書込み時に前記映像信号の書込み時よりも波高値が高い書込みパルスを前記書込みトランジスタのゲート電極に供給する
ことを特徴とする表示装置の駆動方法。
【請求項９】
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と基準電位とを選択的に出力する信号出力回路と、
前記信号出力回路から前記信号線に出力された前記基準電位を書き込むときと、前記映像信号を書き込むときに前記書込みトランジスタのゲート電極に書込みパルスを供給する書込み走査回路とを備え、
前記書込みトランジスタによる前記基準電位の書込みによって前記駆動トランジスタのゲート電極の電位の初期化を行った後、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を実行する表示装置を有する電子機器であって、
前記書込み走査回路は、前記書込みトランジスタによる前記基準電位の書込み時に前記映像信号の書込み時よりも波高値が高い書込みパルスを出力する
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に２次元配置された平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。
【０００７】
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。
【０００８】
また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度（以下、「駆動トランジスタの移動度」と記述する）μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μが画素ごとに異なったりする（個々のトランジスタ特性にばらつきがある）。
【０００９】
駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じ、その結果、画面のユニフォーミティ（一様性）が損なわれる。
【００１０】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正（以下、「閾値補正」と記述する）や、駆動トランジスタの移動度μの変動に対する補正（以下、「移動度補正」と記述する）の各補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。
【００１１】
このように、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができるために、有機ＥＬ表示装置の表示品質を改善できる。
【００１２】
【特許文献１】特開２００６−１３３５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
特許文献１記載の従来技術では、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができるが、その反面、画素回路を構成する素子数が多く、画素サイズの微細化、ひいては表示装置の高精細化の妨げとなる。
【００１４】
これに対して、画素回路を構成する素子数や配線数の削減を図るために、例えば、画素回路の駆動トランジスタに供給する電源電位を切り替え可能な構成とし、当該電源電位の切り替えによって有機ＥＬ素子の発光／非発光を制御するトランジスタと、駆動トランジスタのソース電位を初期化するトランジスタを省略し、さらに、駆動トランジスタのゲート電位に与える基準電位を映像信号と同じ信号線から供給する構成を採ることで、駆動トランジスタのゲート電位を初期化するトランジスタを省略した画素回路が本願出願人によって提案されている（特願２００６−１４１８３６号明細書参照）。
【００１５】
この提案に係る画素構成を採ることにより、必要最小限の構成素子数、具体的には、輝度情報に応じた映像信号の信号電圧を画素内に書き込む書込みトランジスタと、この書込みトランジスタによって書き込まれた映像信号の信号電圧を保持する保持容量と、この保持容量に保持された映像信号の信号電圧に基づいて有機ＥＬ素子を駆動する駆動トランジスタとによって画素回路を構成できる。
【００１６】
この画素回路の場合は、書込みトランジスタが導通状態になることにより、信号線を通して供給される基準電位Ｖｏｆｓを駆動トランジスタのゲート電極に印加することによって閾値補正処理が行われるのであるが、閾値補正期間が終わって書込みトランジスタが非導通状態になると、駆動トランジスタのゲート電極が信号線から電気的に切り離されるために、閾値補正後から映像信号を書き込むまでの期間に駆動トランジスタのゲート電極がフローティング状態となる期間ができる。
【００１７】
このように、駆動トランジスタのゲート電極がフローティング状態になると、駆動トランジスタの電流リークに起因して、駆動トランジスタのゲート電位、ソース電位が共に上昇する（その詳細については後述する）。すると、映像信号を書き込む際に、特に低電圧の映像信号を書き込む際に、駆動トランジスタのゲート電位よりも低い電位を書き込むことになるために、映像信号を正常に書き込めないという問題が生ずる懸念がある。
【００１８】
そこで、本発明は、駆動トランジスタのゲート電極がフローティング状態になった場合であっても、映像信号の書込みを正常に行なえるようにした表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明による表示装置は、
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と基準電位とを選択的に出力する信号出力回路とを備え、
前記信号出力回路から前記信号線に出力された前記基準電位を書き込むときと、前記映像信号を書き込むときに前記書込みトランジスタのゲート電極に書込みパルスを供給し、
前記書込みトランジスタによる前記基準電位の書込みによって前記駆動トランジスタのゲート電極の電位の初期化を行った後、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を実行する表示装置において、
前記書込みトランジスタによる前記基準電位の書込み時に前記映像信号の書込み時よりも波高値が高い書込みパルスを前記書込みトランジスタのゲート電極に供給する
構成となっている。
【００２０】
上記構成の表示装置および当該表示装置を有する電子機器において、書込みパルスがゲート電極に印加されることによって書込みトランジスタが導通状態になり、信号線を通して供給される基準電位を駆動トランジスタのゲート電極に書き込むことによって駆動トランジスタのゲート電位の初期化が行われ、しかる後、駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から駆動トランジスタの閾値電圧を減じた電位に向かって、駆動トランジスタの他方の電極の電位を変化させる閾値補正処理が行われる。そして、閾値補正期間が終わって書込みパルスがアクティブ状態から非アクティブ状態に遷移し、書込みトランジスタが非導通状態になると、駆動トランジスタのゲート電極が信号線から電気的に切り離されて、閾値補正後から映像信号を書き込むまでの期間に駆動トランジスタのゲート電極がフローティング状態となる。
【００２１】
ここで、書込みパルスがアクティブ状態から非アクティブ状態に遷移するときに、当該書込みパルスの瞬間的な電位変化が書込みトランジスタのゲート−ドレイン間の寄生容量によるカップリングによって駆動トランジスタのゲート電極に飛び込むことで、駆動トランジスタのゲート電位が変動する。このとき、基準電位の書込み時の書込みパルスの波高値が映像信号の書込み時の書込みパルスの波高値よりも高いことで、基準電位の書込み時の容量カップリングによる駆動トランジスタのゲート電位の変動分が映像信号の書込み時よりも大きくなり、その分だけ駆動トランジスタのゲート−ソース間電圧が小さくなるため、駆動トランジスタがカットオフし、リーク電流が流れることはなくなる。その結果、駆動トランジスタのゲート電極がフローティング状態となる期間において、駆動トランジスタのゲート電位の上昇を抑えることができる。
【発明の効果】
【００２２】
本発明によれば、駆動トランジスタのゲート電極がフローティング状態となる期間において、駆動トランジスタの電流リークに起因する駆動トランジスタのゲート電位の上昇を抑えることができるために、特に低電圧の映像信号を書き込む場合であっても映像信号の書込みを正常に行うことができ、表示品質を向上できる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２４】
［システム構成］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
【００２５】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子（有機電界発光素子）を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００２６】
図１に示すように、有機ＥＬ表示装置１０は、発光素子を含む複数の画素（ＰＸＬＣ）２０と、当該画素２０が行列状（マトリクス状）に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部とを有する構成となっている。画素２０を駆動する駆動部としては、例えば、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０が設けられている。
【００２７】
ここで、有機ＥＬ表示装置１０がカラー表示用の場合は、１つの画素は複数の副画素から構成され、この副画素が画素２０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。
【００２８】
ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２９】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、第１の方向（図１では、左右方向／水平方向）に沿って走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線され、第１の方向と直交する第２の方向（図１では、上下方向／垂直方向）にそって信号線３３−１〜３３−ｎが画素列ごとに配線されている。
【００３０】
走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００３１】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００３２】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに順次書込みパルス（走査信号）ＷＳ１〜ＷＳｍを供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００３３】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成され、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃｐと当該第１電源電位Ｖｃｃｐよりも低い第２電源電位Ｖｉｎｉで切り替わる電源供給線電位ＤＳ１〜ＤＳｍを電源供給線３２−１〜３２−ｍに供給することにより、画素２０の発光／非発光の制御を行なうとともに、発光素子である有機ＥＬ素子に駆動電流を供給する。
【００３４】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓのいずれか一方を適宜選択し、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して例えば行単位で書き込む。すなわち、信号出力回路６０は、映像信号の信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。
【００３５】
ここで、基準電位Ｖｏｆｓは、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、黒レベルに相当する電位）である。また、第２電源電位Ｖｉｎｉは、基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。
【００３６】
（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。
【００３７】
図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００３８】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２と、書込みトランジスタ２３と、保持容量２４と、補助容量２５とから構成されている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３９】
なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるため低コスト化に寄与できる。
【００４０】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。
【００４１】
書込みトランジスタ２３は、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。
【００４２】
駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００４３】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。
【００４４】
補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が共通電源供給線３４にそれぞれ接続されている。この補助容量２５は、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の容量が十分である場合は省略可能である。
【００４５】
ここでは、補助容量２５の他方の電極を共通電源供給線３４に接続するとしたが、他方の電極の接続先としては、共通電源供給線３４に限られるものではなく、固定電位のノードであれば、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。
【００４６】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加される高レベルの走査信号ＷＳに応答して導通状態となることにより、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００４７】
駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作することで、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００４８】
駆動トランジスタ２２はさらに、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐから第２電源電位Ｖｉｎｉに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作することで、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００４９】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御するデューティ制御を行なうことにより、１フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００５０】
（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２等を含む駆動回路が形成されたガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ２２のみを図示し、他の構成素子については省略して示している。
【００５１】
有機ＥＬ素子２１は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。
【００５２】
この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。
【００５３】
駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２の一方側に設けられたソース／ドレイン領域２２３と、半導体層２２２の他方側に設けられたドレイン／ソース領域２２４と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。
【００５４】
そして、図３に示すように、駆動トランジスタ２２を含む駆動回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることにより、表示パネル７０が形成される。
【００５５】
（有機ＥＬ表示装置の理想的な動作状態での回路動作）
次に、上記構成の画素２０が行列状に２次元配置されてなる有機ＥＬ表示装置１０における理想的な動作状態での回路動作について、図４のタイミング波形図を基に図５および図６の動作説明図を用いて説明する。
【００５６】
なお、図５および図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１は容量成分を持っており、当該容量成分と補助容量２５との合成容量をＣｓｕｂとして図示している。
【００５７】
図４のタイミング波形図においては、走査線３１（３１−１〜３１−ｍ）の電位（走査信号／書込みパルス）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。また、ゲート電位Ｖｇの波形を一点鎖線で示し、ソース電位Ｖｓの波形を点線で示すことで、両者を識別できるようにしている。
【００５８】
＜前フレームの発光期間＞
図４のタイミング波形図において、時刻ｔ１以前は、前のフレームにおける有機ＥＬ素子２１の発光期間となる。この発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃｐにあり、また、書込みトランジスタ２３が非導通状態にある。
【００５９】
このとき、駆動トランジスタ２２は飽和領域で動作するように設定されているために、図５（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。
【００６０】
＜閾値補正準備期間＞
そして、時刻ｔ１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから、信号線３３の基準電位Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖｉｎｉに切り替わる。
【００６１】
ここで、有機ＥＬ素子２１の閾値電圧をＶｅｌ、共通電源供給線３４の電位をＶｃａｔｈとするとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００６２】
次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。
【００６３】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。
【００６４】
このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前の準備（閾値補正準備）の処理である。
【００６５】
＜閾値補正期間＞
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のゲート電位Ｖｇが保たれた状態で、当該ゲート電位Ｖｇから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束し、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。
【００６６】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖｇを保った状態で、駆動トランジスタ２２のゲート電極の初期化電位Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓ（＝ゲート電位Ｖｇ）から駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって駆動トランジスタ２２のソース電位Ｖｓを変化、具体的には上昇させ、最終的に収束した駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタ２２の閾値電圧Ｖｔｈとして検出して当該閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持する処理を行なう期間を閾値補正期間と呼んでいる。
【００６７】
なお、この閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。
【００６８】
次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。
【００６９】
＜書込み期間／移動度補正期間＞
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。
【００７０】
この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理の詳細については後述する。
【００７１】
このとき、有機ＥＬ素子２１は始めカットオフ状態（ハイインピーダンス状態）にあるために、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１に並列に接続された合成容量Ｃｓｕｂに流れ込む。よって、合成容量Ｃｓｕｂの充電が開始される。
【００７２】
この合成容量Ｃｓｕｂの充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきは補正されており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。
【００７３】
ここで、書込みゲイン（映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率）が１（理想値）であると仮定すると、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。
【００７４】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。
【００７５】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
【００７６】
より具体的には、映像信号の信号電圧Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。
【００７７】
また、映像信号の信号電圧Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。移動度補正の原理の詳細については後述する。
【００７８】
＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００７９】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓが変動すると、当該ソース電位Ｖｓの変動に連動して(追従して）駆動トランジスタ２２のゲート電位Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。
【００８０】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位は、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じて上昇する。
【００８１】
そして、有機ＥＬ素子２１のアノード電位がＶｅｌ＋Ｖｃａｔｈを越えることで、有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。
【００８２】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇからオフセット電圧Ｖｏｆｓに切り替わる。
【００８３】
（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2     ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。
【００８４】
図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。
【００８５】
この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。
【００８６】
これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。
【００８７】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）2 
……（２）
で表される。
【００８８】
すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００８９】
（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００９０】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、例えば両画素Ａ，Ｂに同レベルの映像信号の信号電圧Ｖｓｉｇを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。
【００９１】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｖの帰還量ΔＶ２に比べて大きい。
【００９２】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを映像信号の信号電圧Ｖｓｉｇ側に負帰還させることにより、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μの画素ごとのばらつきを抑制することができる。
【００９３】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。
【００９４】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。
【００９５】
したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを、映像信号の信号電圧Ｖｓｉｇが印加される駆動トランジスタ２２のゲート電極側に負帰還させることにより、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）を、駆動トランジスタ２２のゲート電極側に負帰還させる処理が移動度補正処理となる。
【００９６】
ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。
【００９７】
図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン・ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。
【００９８】
これに対して、閾値補正のみを行った場合は、図９（Ｂ）に示すように、当該閾値補正によってドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。
【００９９】
そして、閾値補正および移動度補正を共に行うことにより、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができるために、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
【０１００】
また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
【０１０１】
すなわち、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができるために、有機ＥＬ素子２１に流れる電流は変化せず一定となる。したがって、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
【０１０２】
（実動作状態での問題点）
次に、有機ＥＬ表示装置１０における実動作状態での回路動作について、図１０のタイミング波形図を用いて説明する。
【０１０３】
なお、以下に説明する実動作状態での回路動作では、駆動トランジスタ２２のゲート電極の初期化電位（基準電位Ｖｏｆｓ）を基準として当該初期化電位から駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって、駆動トランジスタのソース電位Ｖｓを変化させる閾値補正処理を、移動度補正および信号書込みを行う１水平走査期間（１Ｈ）に加えて、当該１Ｈに先行する複数の水平走査期間（本例では、先行する１Ｈとの計２Ｈ）に分割して複数回実行する（以下、「分割Ｖｔｈ補正」と記述する場合もある）場合を例に挙げて説明するものとする。
【０１０４】
具体的には、２Ｈに亘って閾値補正処理を２回実行する場合において、図１０のタイミング波形図に示すように、１回目の閾値補正処理は、移動度補正および信号書込みを行う１Ｈ期間よりも１Ｈ前、即ち１行前の画素行の１Ｈ期間におけるｔ１２−ｔ１４の期間で行われる。また、２回目の閾値補正処理は、移動度補正および信号書込みを行う１Ｈ期間におけるｔ１５−ｔ１６の期間で行われる。
【０１０５】
このように、移動度補正および信号書込みを行う１Ｈ期間と、当該１Ｈ期間に先行する複数Ｈ期間に分割して閾値補正期間を設け、閾値補正処理を複数回実行することにより、高精細化に伴う多画素化によって１Ｈ期間に割り当てられる時間が短くなったとしても、閾値補正期間として十分な時間を確保することができるために、駆動トランジスタ２２の閾値電圧Ｖｔｈを確実に検出して保持容量２４に保持することができ、よって閾値補正処理を確実に行うことができる。
【０１０６】
回路動作的には、図１０のタイミング波形図における時刻ｔ１１，ｔ１３，ｔ１７〜ｔ２０は、図４のタイミング波形図における時刻ｔ１，ｔ３，ｔ５〜ｔ８に対応しており、図１０のタイミング波形図における時刻ｔ１２とｔ１５、ｔ１４とｔ１６は、図４のタイミング波形図における時刻ｔ２とｔ４に対応している。
【０１０７】
ところで、先述した理想的な動作状態において、時刻ｔ４で走査線３１の電位（書込みパルス）ＷＳが低電位側に遷移し、書込みトランジスタ２３が非導通状態となると、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２がカットオフ状態にあり、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。
【０１０８】
ただし、これはあくまでも先述した理想状態での動作である。実動作では、１回目、２回目の閾値補正処理が終わり、時刻ｔ１４，ｔ１６で走査線３１の電位ＷＳが低電位側に遷移することによって書込みトランジスタ２３が非導通状態となり、駆動トランジスタ２２のゲート電極がフローティング状態になったときに、実際には駆動トランジスタ２２に電流リークがあるため、駆動トランジスタ２２には僅かではあるがリーク電流が流れる。これにより、駆動トランジスタ２２のソース電位Ｖｓが徐々に上昇し、ブートストラップ動作によってゲート電位Ｖｇも連動して徐々に上昇する。
【０１０９】
加えて、画素２０個々の駆動トランジスタ２２の特性にばらつきがあり、駆動トランジスタ２２に流れるリーク電流も駆動トランジスタ２２個々で異なるために、駆動トランジスタ２２にリーク電流が流れることによって変動するソース電位Ｖｓ，Ｖｇの変動量が画素２０個々で異なる。
【０１１０】
閾値補正処理の終了後、リーク電流によって駆動トランジスタ２２のゲート電位Ｖｇがソース電位Ｖｓに連動して上昇すると、映像信号の信号電圧Ｖｓｉｇを書き込む際に、特に低電圧の信号電圧Ｖｓｉｇを書き込む際に、駆動トランジスタ２２のゲート電位Ｖｇよりも低い電位を書き込むことになるために、の映像信号の信号電圧Ｖｓｉｇを正常に書き込めないという問題が生ずる懸念がある。
【０１１１】
また、分割Ｖｔｈ補正を行っている途中、特に分割Ｖｔｈ補正の初期の段階では、図１０のタイミング波形図から明らかなように、駆動トランジスタ２２のゲート電極の初期化電位（基準電位Ｖｏｆｓ）から駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって、駆動トランジスタのソース電位Ｖｓが変化している途中であり、閾値電圧Ｖｔｈに対する駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓの差が大きい。
【０１１２】
このように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに収束していない状態でブートストラップ動作が行われると、閾値電圧Ｖｔｈの画素ごとのばらつきが残ってしまい、結果として、閾値電圧Ｖｔｈの画素ごとのばらつきをキャンセルする閾値補正処理を確実に実行できなくなるために、閾値補正処理に伴う表示品質の改善効果を十分に得ることができないことになる。
【０１１３】
［本実施形態の特徴部分］
本実施形態では、信号出力回路６０から信号線３３（３３−１〜３３−ｎ）に出力された基準電位Ｖｏｆｓを書き込むときと、映像信号の信号電圧Ｖｓｉｇを書き込むときに書込みトランジスタ２３のゲート電極に書込みパルスＷＳを供給するに当たって、基準電位Ｖｏｆｓの書込み時の書込みパルスＷＳの波高値（電圧値）を、信号電圧Ｖｓｉｇの書込み時の書込みパルスＷＳの波高値よりも高く設定することを特徴としている。
【０１１４】
ここで、書込みパルスＷＳがアクティブ状態から非アクティブ状態に遷移するときに、当該書込みパルスＷＳの瞬間的な電位変化が書込みトランジスタ２３のゲート−ドレイン間に存在する寄生容量Ｃ（図２参照）によるカップリングによって駆動トランジスタ２２のゲート電極に飛び込むことで、駆動トランジスタ２２のゲート電位Ｖｇが変動する。本例の場合、書込みパルスＷＳがハイレベルからローレベルへ遷移するときの容量カップリングによって駆動トランジスタ２２のゲート電位Ｖｇが低下する。
【０１１５】
そして、基準電位Ｖｏｆｓの書込み時の書込みパルスの波高値ＷＳが信号電圧Ｖｓｉｇの書込み時の書込みパルスＷＳの波高値よりも高いことで、基準電位Ｖｏｆｓの書込み時の容量カップリングによる駆動トランジスタ２２のゲート電位Ｖｇの電位低下分が信号電圧Ｖｓｉｇの書込み時の電位低下分よりも大きくなり、その差分だけ基準電位Ｖｏｆｓの書込み時の駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが小さくなる。
【０１１６】
一例として、分割Ｖｔｈ補正に適用した場合のタイミング波形図を図１１に示す。ここでは、先述した実動作状態での回路動作の場合と同様に、移動度補正および信号書込みを行う１Ｈに加えて、当該１Ｈに先行する１Ｈとの計２Ｈに分割して閾値補正処理を２回実行する分割Ｖｔｈ補正の場合を例に挙げている。タイミング関係については、先述した実動作状態での回路動作の場合と同じである。
【０１１７】
図１１のタイミング波形図に示すように、計２回の閾値補正処理を実行するに当たり、書込みトランジスタ２３によって信号線３３から駆動トランジスタ２２のゲート電極に基準電位Ｖｏｆｓを書き込む際にアクティブ（ハイレベル）になる書込みパルス（走査線電位）ＷＳ１，ＷＳ２の波高値を、映像信号の信号電圧Ｖｓｉｇを書き込む際にアクティブになる書込みパルスＷＳ０の波高値よりも高くなるように設定する。
【０１１８】
このように、基準電位Ｖｏｆｓを書き込むときの書込みパルスＷＳ１，ＷＳ２の波高値を、映像信号の信号電圧Ｖｓｉｇを書き込むときの書込みパルスＷＳ０の波高値よりも高く設定することにより、次のような作用効果を得ることができる。
【０１１９】
図２に示すように、書込みトランジスタ２３のゲート−ドレイン間には寄生容量Ｃが存在する。したがって、書込みパルスＷＳ１，ＷＳ２の波高値が書込みパルスＷＳ０の波高値よりも高いことで、書込みパルスＷＳ１，ＷＳ２がハイレベルからローレベルへ遷移する立下がり時の急激な電位変化が、書込みトランジスタ２３のゲート−ドレイン間の寄生容量Ｃのカップリングによって駆動トランジスタ２２のゲート電極に飛び込む。
【０１２０】
すると、図１１のタイミング波形図に示すように、駆動トランジスタ２２のゲート電位Ｖｇが低下し、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが小さくなるため、駆動トランジスタ２２がカットオフし、当該駆動トランジスタ２２にリーク電流が流れることはなくなる。
【０１２１】
これにより、駆動トランジスタ２２のソース電位Ｖｓが上昇せず一定に維持されるために、書込みトランジスタ２３が非導通状態になり、信号線３３から電気的に切り離されることによって駆動トランジスタ２２のゲート電極がフローティング状態となる期間において、駆動トランジスタ２２のゲート電位Ｖｇの上昇を抑えることができる。
【０１２２】
このように、駆動トランジスタ２２のゲート電極がフローティング状態となる期間において、駆動トランジスタ２２の電流リークに起因する駆動トランジスタ２２のゲート電位Ｖｇの上昇を抑えることにより、書込みパルスＷＳ０によって特に低電圧の信号電圧Ｖｓｉｇを書き込む際に、駆動トランジスタ２２のゲート電位Ｖｇよりも低い電位を書き込むという状況を回避して、信号電圧Ｖｓｉｇの書込み処理と移動度補正処理を正常に行うことができるために表示品質を向上できる。
【０１２３】
特に、分割Ｖｔｈ補正においては、先述したように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに収束していない状態でブートストラップ動作が行われると、閾値電圧Ｖｔｈの画素ごとのばらつきが残ってしまい、所望の閾値補正処理を実行できないことになる。
【０１２４】
これに対して、駆動トランジスタ２２のゲート電極がフローティング状態となる期間で駆動トランジスタ２２のゲート電位Ｖｇの上昇を抑えることで、閾値電圧Ｖｔｈの画素ごとのばらつきをキャンセルする閾値補正処理を確実に実行でき、閾値補正処理に伴う表示品質の改善効果を十分に得ることができるために表示品質をより向上できる。
【０１２５】
ここで、信号電圧Ｖｓｉｇの書込み時の書込みパルスＷＳ０の立下がりときにも容量カップリングによって駆動トランジスタ２２のゲート電位Ｖｇが若干低下するが、この電位低下分が以降の発光動作に影響を及ぼさない程度に抑えられるように、書込みパルスＷＳ０の波高値が決定されている。
【０１２６】
この書込みパルスＷＳ０の波高値については、寄生容量Ｃの容量値などを考慮して決定することになる。このようにして決定された書込みパルスＷＳ０の波高値を基準に、それよりも高くなるように、寄生容量Ｃの容量値などを考慮して書込みパルスＷＳ１，ＷＳ２の各波形値を決定すれば良いことになる。ここでは、一例として、書込みパルスＷＳ１の波形値と書込みパルスＷＳ２の波形値は等しいとしている。
【０１２７】
ところで、分割Ｖｔｈ補正において、最終回（本例では、２回目）の書込みパルスＷＳ２についてもその波高値を、信号電圧Ｖｓｉｇを書き込むときの書込みパルスＷＳ０の波高値よりも高く設定するものとすると、当該書込みパルスＷＳ０の立下がり時の容量カップリングによって駆動トランジスタ２２のゲート電位Ｖｇが低下した後、その低下したゲート電位Ｖｇから信号電圧Ｖｓｉｇを書き込むことになり、信号電圧Ｖｓｉｇを書き込むときの電圧振幅が広がる。
【０１２８】
信号電圧Ｖｓｉｇを書き込むときの電圧振幅が広がると、書込みトランジスタ２３による信号電圧Ｖｓｉｇの書込みが完了するまでの時間が長くなる。この信号電圧Ｖｓｉｇの書込み処理では移動度補正処理も同時に行われ、移動度補正期間が長すぎると、信号書込みが終了しないうちに移動度補正が必要以上に行われ、補正過剰となってしまうために、信号電圧Ｖｓｉｇの書込み処理は自体はできるだけ高速に行うことが望ましい。
【０１２９】
（分割Ｖｔｈ補正の場合の変形例１）
そこで、分割Ｖｔｈ補正に適用する場合において、図１２（Ａ）のタイミング波形図に示すように、閾値補正処理の回数が１回目、２回目、…、ｎ回目と増すにしたがって、基準電位Ｖｏｆｓの書込み時の書込みパルスＷＳ１，ＷＳ２，…，ＷＳｎの波高値Ｖ１，Ｖ２，…，Ｖｎを、信号電圧Ｖｓｉｇの書込み時の書込みパルスの波形値Ｖ０に向けて徐々に低くする。具体的には、Ｖ１＞Ｖ２＞，…，＞Ｖｎとし、Ｖｎ＝Ｖ０とする。
【０１３０】
このように、複数回の閾値補正処理の各補正期間において、基準電位Ｖｏｆｓの書込み時の書込みパルスＷＳ１，ＷＳ２，…，ＷＳｎの波高値Ｖ１，Ｖ２，…，Ｖｎを、閾値補正処理の回数が増すにしたがって信号電圧Ｖｓｉｇの書込み時の書込みパルスＷＳ０の波形値Ｖ０に向けて徐々に低くすることで、書込みパルスＷＳ１，ＷＳ２，…，ＷＳｎの立下がり時の容量カップリングによる駆動トランジスタ２２のゲート電位Ｖｇの低下を徐々に抑えつつ、最終回では信号電圧Ｖｓｉｇの書込み時と同程度にでき、これにより信号電圧Ｖｓｉｇを書き込むときの電圧振幅の広がりを抑えることができるために、信号電圧Ｖｓｉｇの書込み処理を迅速に行うことができるとともに、信号電圧Ｖｓｉｇの書込みおよび移動度補正の各処理をより安定して行うことができる。
【０１３１】
（分割Ｖｔｈ補正の場合の変形例２）
また、分割Ｖｔｈ補正に適用する場合において、図１２（Ｂ）のタイミング波形図に示すように、複数回の閾値補正処理のうち、最終回（ｎ回目）の閾値補正処理の補正期間では基準電位Ｖｏｆｓの書込み時の書込みパルスＷＳｎの波高値Ｖｎを信号電圧Ｖｓｉｇの書込み時の書込みパルスの波形値Ｖ０と同程度とし、最終回の閾値補正処理を除く１回目〜ｎ−１回目の各補正期間では基準電位Ｖｏｆｓの書込み時の書込みパルスＷＳ１，ＷＳ２，…，ＷＳｎ−１の各波高値Ｖ１，Ｖ２，…，Ｖｎ−１（Ｖ１＝Ｖ２＝，…，＝Ｖｎ−１）を信号電圧Ｖｓｉｇの書込み時の書込みパルスの波形値Ｖ０よりも高くする。
【０１３２】
このように、複数回の閾値補正処理の各補正期間において、最終回（ｎ回目）の書込みパルスＷＳｎについてはその波高値Ｖｎを、信号電圧Ｖｓｉｇの書込み時の書込みパルスの波形値Ｖ０と同程度に設定することで、最終回の書込みパルスＷＳｎの立下がり時の容量カップリングによる駆動トランジスタ２２のゲート電位Ｖｇの低下を信号電圧Ｖｓｉｇの書込み時と同程度にでき、これにより信号電圧Ｖｓｉｇを書き込むときの電圧振幅の広がりを抑えることができるために、信号電圧Ｖｓｉｇの書込み処理を迅速に行うことができるとともに、信号電圧Ｖｓｉｇの書込みおよび移動度補正の各処理をより安定して行うことができる。
【０１３３】
また、最終回以外の書込みパルスＷＳ１，ＷＳ２，…，ＷＳｎ−１の各波高値Ｖ１，Ｖ２，…，Ｖｎ−１については同電位（Ｖ１＝Ｖ２＝，…，＝Ｖｎ−１）に設定していることで、書込みパルスＷＳとしては２種類の波高値の書込みパルスを用意するだけで良いために、さらに多種類の波高値の書込みパルスを用意する必要がある変形例１の場合に比べて、書込み走査回路４０の回路構成を簡略化できる利点がある。
【０１３４】
なお、本実施形態に係る回路動作では、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきを補正する閾値補正期間を、移動度補正および信号書込みを行う１Ｈ期間に先行する複数の水平走査期間に亘って設けて、閾値補正処理を複数回に分割して実行する場合を例に挙げて説明したが、本発明はこれに限られるものではなく、閾値補正期間を移動度補正および信号書込みの各処理を行う１Ｈ期間で１回だけ実行する場合にも同様に適用可能である。
【０１３５】
［書込み走査回路］
続いて、図１１のタイミング波形図に対応した、基準電位Ｖｏｆｓの書込み時の書込みパルスＷＳ１，ＷＳ２と、映像信号の信号電圧Ｖｓｉｇの書込み時の書込みパルスＷＳ０とを出力する書込み走査回路４０の具体的な回路構成例について説明する。
【０１３６】
（実施例１）
図１３は、実施例１に係る書込み走査回路４０Ａの回路構成例を示す回路図である。ここでは、図面の簡略化のために、ある画素行に対応する回路部分の構成についてのみ示しているが、他の画素行に対応する回路部分についても同様の回路構成となっている。
【０１３７】
本実施例１に係る書込み走査回路４０Ａは、シフトレジスタ４１、ロジック回路４２、レベル変換回路４３および出力回路４４を有する回路構成となっている。
【０１３８】
この書込み走査回路４０Ａにおいて、シフトレジスタ４１の対応するシフト段（従属接続されてシフトレジスタ４１を構成する単位回路）から出力されるシフトパルスは、ロジック回路４２で所定のタイミングの走査パルスとなり、レベル変換回路４３でロジックレベル（例えば、３．３Ｖ程度）からそれよりも高いレベル（例えば、１５Ｖ程度）にレベル変換された後、出力回路４４を経由して書込みパルスＷＳとして、対応する画素行の各画素に供給される。
【０１３９】
出力回路４４は、例えば、３段のバッファ４４１，４４２，４４３からなり、前段側の２段のバッファ４４１，４４２の電源ラインＬ１と、最終段のバッファ４４３の電源ラインＬ２とが分離された構成となっている。
【０１４０】
１段目のバッファ４４１は、ゲート電極同士およびドレイ電極ン同士がそれぞれ共通に接続されたＰチャネルＭＯＳトランジスタＰ１１およびＮチャネルＭＯＳトランジスタＮ１１からなるＣＭＯＳインバータ構成となっている。そして、ＭＯＳトランジスタＰ１１のソース電極が電源電圧Ｖｄｄの電源ラインＬ１に接続され、ＭＯＳトランジスタＮ１１のソース電極が電源電圧Ｖｓｓの電源ラインＬ３に接続されている。
【０１４１】
２段目のバッファ４４２は、ゲート電極同士およびドレイ電極ン同士がそれぞれ共通に接続されたＰチャネルＭＯＳトランジスタＰ１２およびＮチャネルＭＯＳトランジスタＮ１２からなるＣＭＯＳインバータ構成となっている。そして、ＭＯＳトランジスタＰ１２のソース電極が電源ラインＬ１に接続され、ＭＯＳトランジスタＮ１２のソース電極が電源ラインＬ３に接続されている。
【０１４２】
最終段のバッファ４４３は、ゲート電極同士およびドレイ電極ン同士がそれぞれ共通に接続されたＰチャネルＭＯＳトランジスタＰ１３およびＮチャネルＭＯＳトランジスタＮ１３からなるＣＭＯＳインバータ構成となっている。そして、ＭＯＳトランジスタＰ１３のソース電極が電源ラインＬ２に接続され、ＭＯＳトランジスタＮ１３のソース電極が電源電圧Ｖｓｓの電源ラインＬ３に接続されている。
【０１４３】
ここで、電源ラインＬ２には、信号電圧Ｖｓｉｇの書込み期間（移動度補正を含む）を含むその前後の期間で低電圧Ｖｌ（例えば、１５Ｖ程度）となり、それ以外の期間で高電圧Ｖｈ（例えば、２５Ｖ程度）となる電源電圧（Ａ）が供給される。
【０１４４】
図１４に、電源ラインＬ２の電源電圧（Ａ）、ロジック回路４２から出力される走査パルス（Ｂ）、最終段のバッファ４４３の入力パルス（Ｃ）および出力回路４４の出力パルスである書込みパルスＷＳ（Ｄ）のタイミング関係を示す。
【０１４５】
上述したように、書込み走査回路４０Ａの出力回路４４を構成する最終段バッファ４４３の電源ラインＬ２を前段側のバッファ４４１，４４２の電源ラインＬ１と分離し、電源ラインＬ２の供給する電源電圧（Ａ）を高電圧Ｖｈと低電圧Ｖｌとに適宜切り替えることにより、電源ラインＬ２の電源電圧（Ａ）を切り替えるという極めて簡単な構成で、基準電位Ｖｏｆｓの書込み時と映像信号の信号電圧Ｖｓｉｇの書込み時とで異なる波高値の書込みパルスＷＳを生成することができる。
【０１４６】
（実施例２）
図１５は、実施例２に係る書込み走査回路４０Ｂの回路構成例を示す回路図である。ここでは、図面の簡略化のために、ある画素行に対応する回路部分の構成についてのみ示しているが、他の画素行に対応する回路部分についても同様の回路構成となっている。
【０１４７】
本実施例２に係る書込み走査回路４０Ｂは、映像信号の信号電圧Ｖｓｉｇの書込み時の波高値（第１波高値）の書込みパルスを生成する回路部分と、基準電位Ｖｏｆｓの書込み時の波高値（第２波高値）の書込みパルスを生成する回路部分とを有し、映像信号の信号電圧Ｖｓｉｇ書込み時と基準電位Ｖｏｆｓの書込み時とで第１波高値の書込みパルスと第２波高値の書込みパルスとを選択的に出力する構成となっている。
【０１４８】
そのために、書込み走査回路４０Ｂは、シフトレジスタ４１、ロジック回路４２およびレベル変換回路４３を２系統、即ち第１波高値の書込みパルス生成用のシフトレジスタ４１Ａ、ロジック回路４２Ａおよびレベル変換回路４３Ａと、第２波高値の書込みパルス生成用のシフトレジスタ４１Ｂ、ロジック回路４２Ｂおよびレベル変換回路４３Ｂとを有している。
【０１４９】
シフトレジスタ４１Ａは、対応する画素行のシフト段から映像信号の信号電圧Ｖｓｉｇの書込みに対応したタイミングでシフトパルスを出力する。このシフトパルスは、ロジック回路４２Ａで号電圧Ｖｓｉｇの書込みタイミングの走査パルスとなり、レベル変換回路４３でロジックレベルから信号電圧Ｖｓｉｇの書込み時の波高値である小振幅レベル（例えば、１５Ｖ程度）に変換され、バッファ４５を経てマルチプレク４６に入力される。
【０１５０】
シフトレジスタ４１Ｂは、対応する画素行のシフト段から基準電位Ｖｏｆｓの書込みに対応したタイミングでシフトパルスを出力する。このシフトパルスは、ロジック回路４２Ｂで基準電位Ｖｏｆｓの書込みタイミングの走査パルスとなり、レベル変換回路４３でロジックレベルから基準電位Ｖｏｆｓの書込み時の波高値である大振幅レベル（例えば、２５Ｖ程度）に変換され、バッファ４７を経てマルチプレク４６に入力される。
【０１５１】
マルチプレクサ４６は、例えばＣＭＯＳスイッチからなる２つのアナログスイッチ４６１，４６２と、ロジック回路４２Ａ，４２Ｂからバッファ４８を経由して供給されるスイッチ制御パルスの極性を反転する２つのインバータ４６３，４６４とから構成され、スイッチ制御パルスに基づいてバッファ４５の出力パルスまたはバッファ４７の出力パルスを選択し、書込みパルスＷＳとして対応する画素行の各画素に供給する。
【０１５２】
図１６に、ロジック回路４２Ａ，４２Ｂから出力される各走査パルス（Ａ），（Ｂ）、バッファ４８の出力パルス（Ｃ）、バッファ４５，４７の各出力パルス（Ｄ），（Ｅ）およびマルチプレクサ４６の出力パルスである書込みパルスＷＳ（Ｄ）のタイミング関係を示す。
【０１５３】
上述したように、映像信号の信号電圧Ｖｓｉｇの書込み時の波高値（第１波高値）の書込みパルスを生成する回路部分と、基準電位Ｖｏｆｓの書込み時の波高値（第２波高値）の書込みパルスを生成する回路部分とを有し、映像信号の信号電圧Ｖｓｉｇ書込み時と基準電位Ｖｏｆｓの書込み時とで第１波高値の書込みパルスと第２波高値の書込みパルスとを選択的に出力する構成を採ることで、基準電位Ｖｏｆｓの書込み時と映像信号の信号電圧Ｖｓｉｇの書込み時とで異なる波高値の書込みパルスＷＳを生成することができる。
【０１５４】
以上、書込み走査回路４０の具体的な回路構成例について２つの実施例を挙げて説明したが、書込み走査回路４０の具体的な回路構成例としてはこれら実施例の構成に限られるものではない。
【０１５５】
［変形例］
上記実施形態では、画素回路２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１５６】
［適用例］
以上説明した本発明による表示装置は、一例として、図１７〜図２１に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【０１５７】
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、信号電圧Ｖｓｉｇの書込み処理と移動度補正処理を正常に行うことができるために、各種の電子機器において、高品位な画像表示を行うことができる。
【０１５８】
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１５９】
以下に、本発明が適用される電子機器の具体例について説明する。
【０１６０】
図１７は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。
【０１６１】
図１８は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０１６２】
図１９は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０１６３】
図２０は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０１６４】
図２１は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより作製される。
【図面の簡単な説明】
【０１６５】
【図１】本発明が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な構成例を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】本発明が適用される有機ＥＬ表示装置における理想的な状態での動作説明に供するタイミング波形図である。
【図５】理想的な状態での回路動作の説明図（その１）である。
【図６】理想的な状態での回路動作の説明図（その２）である。
【図７】駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。
【図８】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図９】閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。
【図１０】本発明が適用される有機ＥＬ表示装置における実動作での動作説明に供するタイミング波形図である。
【図１１】本発明の一実施形態に係る有機ＥＬ表示装置の動作説明に供するタイミング波形図である。
【図１２】分割Ｖｔｈ補正の場合の変形例１，２に係る書込みパルスＷＳの波形を示すタイミング波形図である。
【図１３】実施例１に係る書込み走査回路の回路構成例を示す回路図である。
【図１４】実施例１に係る書込み走査回路の各部の波形のタイミング関係を示すタイミング波形図である。
【図１５】実施例２に係る書込み走査回路の回路構成例を示す回路図である。
【図１６】実施例２に係る書込み走査回路の各部の波形のタイミング関係を示すタイミング波形図である。
【図１７】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図１８】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１９】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図２０】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図２１】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【符号の説明】
【０１６６】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０，４０Ａ，４０Ｂ…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル
【図１】
0004978435.tif 000002
【図２】
0004978435.tif 000003
【図３】
0004978435.tif 000004
【図４】
0004978435.tif 000005
【図５】
0004978435.tif 000006
【図６】
0004978435.tif 000007
【図７】
0004978435.tif 000008
【図８】
0004978435.tif 000009
【図９】
0004978435.tif 000010
【図１０】
0004978435.tif 000011
【図１１】
0004978435.tif 000012
【図１２】
0004978435.tif 000013
【図１３】
0004978435.tif 000014
【図１４】
0004978435.tif 000015
【図１５】
0004978435.tif 000016
【図１６】
0004978435.tif 000017
【図１７】
0004978435.tif 000018
【図１８】
0004978435.tif 000019
【図１９】
0004978435.tif 000020
【図２０】
0004978435.tif 000021
【図２１】
0004978435.tif 000022