(57)【特許請求の範囲】
【請求項１】
負帰還ループ内に電流制限機能手段を有する負帰還増幅器において、
メインアンプとして機能する演算増幅器と、
前記電流制限機能手段の電流制限機能が作動しているか否かを検知する電流制限検知回路と、
非反転入力端子には第１のスイッチを介して前記メインアンプとして機能する演算増幅器の出力端子が接続されるとともに、第２のスイッチを介して前記電流制限機能手段の出力側が接続されるセンスアンプとして機能する演算増幅器と、
前記センスアンプとして機能する演算増幅器の入力を選択するように前記電流制限機能手段の出力信号に基づきこれら第１および第２のスイッチを相補的にオン・オフ駆動するスイッチ制御回路、
を設けたことを特徴とする負帰還増幅器。
【請求項２】
前記メインアンプとして機能する演算増幅器の出力端子と反転入力端子間にコンデンサが接続されていることを特徴とする請求項１記載の負帰還増幅器。
【請求項３】
前記負帰還増幅器は、Ｄ／Ａ変換器で設定される電圧を増幅して被検査デバイス（ＤＵＴ）へ供給することを特徴とする請求項１または請求項２記載の負帰還増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は負帰還増幅器に関し、詳しくは、負帰還ループ内に電流制限機能を有する負帰還増幅器における異常出力の防止に関するものである。
【背景技術】
【０００２】
たとえば半導体検査装置におけるデバイス電源ユニットやＤＣテストユニットの出力系統では、主に被検査デバイス（ＤＵＴ）の不良に起因する過大電流を抑制するために、電流制限機能が設けられている。
【０００３】
図３は、従来の半導体検査装置で用いられている出力段に電流制限機能を備えた負帰還増幅器の一例を示す回路図である。図３において、Ｄ／Ａ変換器１の出力端子は、抵抗Ｒ１とＲ２の直列回路を介してセンスアンプとして機能する演算増幅器２の出力端子に接続されている。抵抗Ｒ１とＲ２の直列回路の接続中点は、反転増幅を行うメインアンプとして機能する演算増幅器３の反転入力端子に接続されている。
【０００４】
演算増幅器３の非反転入力端子は共通電位点に接続されていて、出力端子はバッファアンプ４と抵抗Ｒｓの直列回路を介して図示しないＤＵＴに接続されている。抵抗Ｒｓは、電流測定用の検出抵抗である。抵抗ＲｓのＤＵＴとの接続端子は演算増幅器２の非反転入力端子に接続され、演算増幅器２の反転入力端子は出力端子に接続されている。
【０００５】
このような構成において、通常動作時は、Ｄ／Ａ変換器１で設定される電圧を演算増幅器３で反転増幅してＤＵＴへ供給する。なお、演算増幅器３で構成される反転増幅器の利得は、抵抗Ｒ１とＲ２の比で設定される。
【０００６】
特許文献１には、負帰還増幅器で構成された電圧・電流発生装置が記載されている。
【０００７】
【特許文献１】実公平６−７３６７号公報
【０００８】
ところで、バッファアンプ４は、抵抗Ｒｓを介してＤＵＴに出力する電流値を制限する機能を有している。これにより、ＤＵＴへ供給する電流が設定された制限値を超過した場合、バッファアンプ４の電流制限機能が作動し、たとえば垂下特性により出力電圧を低下させて電流を所定の設定制限値に制限する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、図３の負帰還ループ内部で電流制限機能が作動すると、適切な帰還量が確保されなくなり、メインアンプとして機能する演算増幅器３の出力は電源電圧付近で飽和してしまう。
【００１０】
電流制限機能が作動中は出力電圧が低下しているので問題ないが、飽和レベルに達した状態の演算増幅器３の出力はバッファアンプ４の入力として継続的に印加されている。この状態で電流制限がかかる要因が解消されると、バッファアンプ４はその入力電圧を出力することから、過度な異常電圧を出力することになる。
【００１１】
このような異常電圧出力状態は、負帰還ループの応答によって正常な出力電圧となるまでの間継続することになり、ＤＵＴに対してダメージまたは動作不良を生じさせるおそれがある。
【００１２】
本発明は、このような問題点を解決するものであり、その目的は、電流制限要因が解消されて正常状態に戻るときでも、過度な異常出力とならずに所定の設定電圧に収束する負帰還増幅器を実現することにある。
【課題を解決するための手段】
【００１３】
請求項１記載の発明は、
負帰還ループ内に電流制限機能手段を有する負帰還増幅器において、
メインアンプとして機能する演算増幅器と、
前記電流制限機能手段の電流制限機能が作動しているか否かを検知する電流制限検知回路と、
非反転入力端子には第１のスイッチを介して前記メインアンプとして機能する演算増幅器の出力端子が接続されるとともに、第２のスイッチを介して前記電流制限機能手段の出力側が接続されるセンスアンプとして機能する演算増幅器と、
前記センスアンプとして機能する演算増幅器の入力を選択するように前記電流制限機能手段の出力信号に基づきこれら第１および第２のスイッチを相補的にオン・オフ駆動するスイッチ制御回路、
を設けたことを特徴とする。
【００１４】
請求項２記載の発明は、請求項１記載の発明において、
前記メインアンプとして機能する演算増幅器の出力端子と反転入力端子間にコンデンサが接続されていることを特徴とする。
【００１５】
請求項３記載の発明は、請求項１または請求項２記載の負帰還増幅器において、
前記負帰還増幅器は、Ｄ／Ａ変換器で設定される電圧を増幅して被検査デバイス（ＤＵＴ）へ供給することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、電流制限要因が解消されて正常状態に戻るときでも、過度な異常出力とならずに所定の設定電圧に収束する。
【発明を実施するための最良の形態】
【００１７】
以下図面を用いて本発明の実施の形態を説明する。
図１は、本発明の実施例を示す回路図であり、図３と同一のものには同一符号を付し、それらの説明を省略する。図１において、電流制限検知回路５は、バッファアンプ４の電流制限機能が作動しているか否かを検知するものであり、たとえばバッファアンプ４から電流制限機能作動時に出力されるフラグのレベルに基づき作動状態を判断してスイッチ制御回路６に出力する。
【００１８】
センスアンプとして機能する演算増幅器２の非反転入力端子には、スイッチＳ１を介してメインアンプとして機能する演算増幅器３の出力端子が接続されるとともに、スイッチＳ２を介して抵抗ＲｓのＤＵＴとの接続端子が接続されている。これらスイッチＳ１とＳ２は、センスアンプとして機能する演算増幅器２の入力を選択するように機能する。
【００１９】
スイッチ制御回路６は、スイッチＳ１とＳ２を相補的にオン・オフ駆動する。具体的には、バッファアンプ４の電流制限機能が作動していない状態におけるスイッチＳ１はオフでＳ２はオンになり、バッファアンプ４の電流制限機能が作動している状態におけるスイッチＳ１はオンでＳ２はオフとなるように駆動制御される。
【００２０】
バッファアンプ４の電流制限機能が作動すると、図３に示した従来回路では帰還経路が遮断されるために、メインアンプとして機能する演算増幅器３の出力が飽和レベルに達してしまうが、図１の実施例回路では電流制限検知回路５で電流制限機能が作動したことを検知してメインアンプとして機能する演算増幅器３の出力をスイッチＳ２を経由して帰還させる経路を追加したことにより、メインアンプとして機能する演算増幅器３の出力はＤ／Ａ変換器１によって設定される無負荷時の設定電圧に安定させることが可能となる。そして、バッファアンプ４の電流制限機能が解除されると、バッファアンプ４はこの無負荷時の設定電圧を出力するので、過度な異常電圧を出力することがなくなる。
【００２１】
図２は、本発明の他の実施例を示す回路図であり、メインアンプとして機能する演算増幅器３の出力端子と反転入力端子間にコンデンサＣが接続されている。このコンデンサＣは帯域制限用素子として機能するもので、たとえばスイッチＳ１およびＳ２の切替動作に伴って発生するスパイクノイズが負帰還ループに与える影響を軽減する。
【００２２】
なお、上記実施例では、バッファアンプ４として電流制限機能作動時にフラグを出力する機能を有するものを用いる例について説明したが、バッファアンプ４として電流制限機能作動時にフラグを出力する機能を有しないものを用いる場合には、バッファアンプ４の出力電流をたとえば過電流発生を検出するコンパレータでモニタし、その検出信号に基づいてスイッチＳ１とＳ２を相補的にオン・オフ駆動するようにしてもよい。
【００２３】
また、バッファアンプの入出力間電位差をモニタし、一定以上の電位差が生じたことで過電流機能が作動したと判定してもよいし、電流測定抵抗Ｒｓに生じる出力電流に比例した電圧をモニタし、一定以上の電位差が生じたことで過電流機能が作動したと判定してもよい。これらによれば、バッファアンプとして使用できるデバイスの幅が広がることになり、部品コストを下げることができる。
【００２４】
また、スイッチＳ２はＳ１のオン抵抗に比べて十分大きい固定抵抗で代用してもよく、回路構成を簡略化できるとともに部品コストを下げることができる。
【００２５】
また、スイッチＳ１およびＳ２は、センスアンプとして機能する演算増幅器２の非反転入力端子に代えて出力端子と抵抗Ｒ２との接続点に接続するようにしてもよい。これにより、スイッチＳ１経由の帰還が演算増幅器２を経由しないことにより、スイッチ切替時の負帰還回路の応答速度を若干早くすることができる。
【００２６】
以上説明したように、本発明によれば、電流制限要因が解消されて正常状態に戻るときでも、過度な異常出力とならずに所定の設定電圧に収束する負帰還増幅器を実現することができ、半導体検査装置の出力段などに好適である。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施例を示す回路図である。
【図２】本発明の他の実施例を示す回路図である。
【図３】従来の負帰還増幅器の一例を示す回路図である。
【符号の説明】
【００２８】
１  Ｄ／Ａ変換器
２  演算増幅器（センスアンプ）
３  演算増幅器（メインアンプ）
４  バッファアンプ
５  電流制限検知回路
６  スイッチ制御回路
Ｓ１，Ｓ２  スイッチ
Ｃ  コンデンサ
【図１】
0005056581.tif 000002
【図２】
0005056581.tif 000003
【図３】
0005056581.tif 000004