(57)【特許請求の範囲】
【請求項１】
一辺の長さが１０μｍ以上であって、面積が１００μｍ2以上である大面積トレンチ分離領域と、
前記大面積トレンチ分離領域の各辺に沿って形成されるアクティブ領域であるリング状アクティブ領域と、
前記リング状アクティブ領域の外周部に、島状に配置された複数の矩形形状のダミーアクティブ領域と、
前記リング状アクティブ領域の外周部に配置され、前記リング状アクティブ領域及び前記ダミーアクティブ領域とトレンチ分離領域によって分離された矩形形状のＭＯＳトランジスタ用アクティブ領域と、を有し、
前記リング状アクティブ領域の上面の形状は、
前記大面積トレンチ分離領域の上面の各辺に沿う内周線と、当該内周線と一定の距離を有する外周線とによって形成される平面であり、
矩形形状の前記ＭＯＳトランジスタ用アクティブ領域の外周線は、
前記リング状アクティブ領域の外周の一辺と対向する一辺と、
複数の前記ダミーアクティブ領域のいずれかの外周の一辺と対向する三辺と、を含むことを特徴とする半導体装置。
【請求項２】
前記内周線と前記外周線との距離が２μｍ以上であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記大面積トレンチ分離領域に、シリコンを含む部材を電極とするキャパシタ、シリコンを含む部材を用いた抵抗素子の少なくとも１つが形成されることを特徴とする請求項１または２のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特にＣＭＰ(化学的・機械的研磨)法に関する技術である。
【背景技術】
【０００２】
現在、半導体の製造プロセスにおいて、ＣＭＰ（Chemical Mechanical Polishing）法と呼ばれる研磨方法が普及している。ＣＭＰ法は、化学的・機械的研磨法ともいい、シャロートレンチアイソレーション（ＳＴＩ）によって素子分離をする場合にも使用されている。ＣＭＰ法によるＳＴＩ形成の従来技術を、以下、図面を参照しながら説明する。図５（ａ）〜（ｇ）は、一般的なＳＴＩの形成工程を説明するための図である。図５（ａ）に示したように、従来技術では、先ず、Ｓｉ基板１を熱酸化してＳｉ酸化膜２が形成される。そして、Ｓｉ酸化膜２上にＳｉ窒化膜３が形成される。
【０００３】
次に、Ｓｉ基板１には、図５（ｂ）に示したように、トレンチ（溝）４が形成される。トレンチ４の形成は、素子分離領域となる部分のＳｉ窒化膜３をフォトリソグラフィおよびドライエッチングを用いて除去する。その後、Ｓｉ窒化膜３をハードマスクとして、素子分離領域のＳｉ酸化膜２およびＳｉ基板１をドライエッチングすることによって実現される。
【０００４】
トレンチ４の内壁には、図５（ｃ）に示すように、熱酸化によって酸化膜７が形成される。酸化膜７の形成後、ＣＶＤ（Chemical Vapor Deposition）等によって酸化膜が堆積されて酸化膜層５が形成される。酸化膜層５には、フォトレジストの塗布、パターニングによって図５（ｄ）に示すレジストパターン６が形成される。レジストパターン６は、Ｓｉ基板１上のアクティブ領域上を開口したパターンである。レジストパターン６をマスクにして酸化膜層５をエッチングすることにより、酸化膜層５は図５（ｅ）に示したように薄くなる。
【０００５】
従来技術の発明では、次に、図５（ｆ）に示すように、Ｓｉ窒化膜３上の酸化膜層５をＣＭＰ法によって研磨し、除去する。そして、アクティブ領域1の上面に出ていたＳｉ窒化膜３を熱リン酸を用いたウェットエッチングによって除去する。その後、図５（ｇ）に示すように、Ｓｉ窒化膜３下の酸化膜２をフッ酸（ＨＦ）を使って除去する。以上の工程により、従来技術では、Ｓｉ酸化膜層５が埋め込まれたトレンチ分離領域とアクティブ領域とが形成される。
【０００６】
ところで、ＣＭＰ法による研磨の工程では、Ｓｉ窒化膜がストッパーとして使用される。Ｓｉ窒化膜の研磨レートは、Ｓｉ酸化膜の１／３である。このため、Ｓｉ窒化膜はＳｉ酸化膜が削られる間にわずかながら削られて完全なストッパー膜にはなり得ない。
また、研磨される対象の表面は、アクティブ領域の疎密によってＳｉ酸化膜が占める面積とＳｉ窒化膜が占める面積の割合が相違する。このとき、アクティブ領域（非トレンチ領域）が研磨される程度が、周辺にあるＳｉ酸化膜によって相違することが知られている。
【０００７】
図６は、周辺にあるＳｉ酸化膜とアクティブ領域の研磨状態との関係を説明するための模式図である。図６では、アクティブ領域が疎の場合、アクティブ領域が過剰に研磨されている。このような現象は、一般的にエロージョンとも呼ばれている。アクティブ領域にエロージョンが生じているＭＯＳトランジスタは、サブスレッショルド特性に異常が生じることが知られている。
【０００８】
図７は、上記したサブスレッショルド特性の異常を説明するための図である。図示したサブスレッショルド特性の異常は、ハンプ現象とも呼ばれている。図７中に示した曲線ｈはハンプ現象が生じているサブスレッショルド特性を示している。曲線ｎは、正常なサブスレッショルド特性を示している。
このような従来技術の課題を解消するための技術としては、例えば、特許文献１に記載された技術が知られている。特許文献１に記載された技術は、トレンチ分離領域にダミーアクティブ領域(設計上では本来必要でない擬似的なアクティブ領域)を形成することによってアクティブ領域の密度をチップ内において均一にするものである。
【０００９】
ただし、大面積のトレンチ分離領域が必要な素子は、トレンチ分離領域上にダミーアクティブを形成することができない。エロージョンは、大面積のトレンチ分離領域において顕著になるから、ダミーアクティブの形成は決定的なエロージョン対策にはならない。特許文献１に記載された技術では、大面積トレンチ分離領域がある素子では、例えば大面積トレンチ分離領域の周囲数十μmの範囲にはＭＯＳトランジスタの配置を禁止する等の設計ルールを定めることによってエロージョンを防いでいた。
【特許文献１】特開２００３−３４７４０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、図８に例示したように、比較的大きい面積を占めるＩＰＯキャパシタ(上部電極と下部電極がポリＳｉで形成されているキャパシタ)８やポリＳｉの抵抗９を配置する場合がある。ＩＰＯキャパシタ８やポリＳｉ抵抗９は、大面積のトレンチ分離領域上に設けられる。ＩＰＯキャパシタ８やポリＳｉ抵抗９が形成された素子分離領域には、設計上ダミーアクティブを形成することができない。
したがって、ダミーアクティブを形成することができない大面積のトレンチ素子領域を有する素子には、特許文献１の技術を適用することはできないことになる。
本発明は、このような点に鑑みてなされたものであり、比較的大きな面積のトレンチ分離領域がある素子において、ＣＭＰ法によって発生するエロージョンを抑制できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
以上の課題を解決するため、本発明の請求項１に記載の半導体装置は、一辺の長さが１０μｍ以上であって、面積が１００μｍ2以上である大面積トレンチ分離領域と、前記大面積トレンチ分離領域の各辺に沿って形成されるアクティブ領域であるリング状アクティブ領域と、前記リング状アクティブ領域の外周部に、島状に配置された複数の矩形形状のダミーアクティブ領域と、前記リング状アクティブ領域の外周部に配置され、前記リング状アクティブ領域及び前記ダミーアクティブ領域とトレンチ分離領域によって分離された矩形形状のＭＯＳトランジスタ用アクティブ領域と、を有し、前記リング状アクティブ領域の上面の形状は、前記大面積トレンチ分離領域の上面の各辺に沿う内周線と、当該内周線と一定の距離を有する外周線とによって形成される平面であり、矩形形状の前記ＭＯＳトランジスタ用アクティブ領域の外周線は、前記リング状アクティブ領域の外周の一辺と対向する一辺と、複数の前記ダミーアクティブ領域のいずれかの外周の一辺と対向する三辺と、を含むことを特徴とする。
【００１２】
請求項２に記載の半導体装置は、請求項１に記載の発明において、前記内周線と前記外周線との距離が２μｍ以上であることを特徴とする。
請求項３に記載の半導体装置は、請求項１または２に記載の発明において、前記大面積トレンチ分離領域に、シリコンを含む部材を電極とするキャパシタ、シリコンを含む部材を用いた抵抗素子の少なくとも１つが形成されることを特徴とする。
【発明の効果】
【００１４】
請求項１に記載の発明は、トレンチ分離領域の外周に面積が大きなアクティブ領域を形成することができる。ＣＭＰ研磨のレートは、トレンチ分離領域が大きいと高く、アクティブ領域が大きいと低くなることが知られているから、トレンチ分離領域があることによってトレンチ分離領域周辺のアクティブ領域表面までもが削りとられてしまう、いわゆるエロージョンの発生を抑止することができる。また、比較的大きな面積を有する大面積のトレンチ分離領域を有する素子に本発明を適用することができる。このため、本発明の作用効果を充分に発揮させることができる。また、比較的大きな面積を有し、しかもその面積がトレンチ分離領域の面積に応じて設定できるリング状アクティブ領域を形成することができる。
【００１５】
請求項２に記載の半導体装置は、一辺の長さが１０μｍ以上であって、面積が１００μｍ2以上のトレンチ分離領域に適したリング状アクティブ領域を形成することができる。
請求項３に記載の半導体装置は、素子分離領域上にダミーのアクティブ領域を形成することができない素子に本発明の半導体装置を適用することができる。このため、本発明の作用効果を充分に発揮させることができる。
【発明を実施するための最良の形態】
【００１７】
（半導体装置）
図１は、本発明の一実施形態の半導体装置が適用される理想的な構成を例示する断面図である。図示した構成は、Ｓｉ基板１０２上に面積が１００μｍ2以上のトレンチ分離領域（本実施形態では大面積トレンチ分離領域と記す）１０１を備えている。なお、本実施形態では、大面積トレンチ分離領域１０１に、１００００μｍ2の面積のトレンチ分離領域を用いるものとした。
大面積トレンチ分離領域１０１の上にはＩＰＯキャパシタが形成されている。また、大面積トレンチ分離領域１０１から２０μｍ以内の距離にある範囲には、ＭＯＳトランジスタＭが形成されている。
【００１８】
また、大面積トレンチ分離領域１０１の周囲には、研磨時にエロージョンが発生することを防ぐためのダミーアクティブ領域１０４が複数形成されている。ＭＯＳトランジスタＭのアクティブ領域１０６及びダミーアクティブ領域１０４の周囲にはトレンチ分離領域１０５が形成されている。
ここで、図１に示した構成を形成するための従来の課題について、簡単に説明する。すなわち、ＩＰＯキャパシタは、シリコンを含む部材を電極とするキャパシタであって、本実施形態では上部電極１０３ａと下部電極１０３ｂとがポリＳｉであるものとする。このような構成では、設計上の観点からダミーアクティブ領域を大面積トレンチ分離領域１０１上に形成することができない。
【００１９】
図２は、本発明のリング状アクティブ領域を形成せずに大面積トレンチ分離領域１０１を含む領域をＣＭＰ法によって研磨した場合に発生するエロージョンを説明するための図である。ＣＭＰ法の研磨は、Ｓｉ窒化膜２０１をストッパー膜として用いられる。この際、単位時間に研磨によって減少するＳｉ窒化膜の厚さ（研磨レート）は、酸化膜層２０２の面積がＳｉ窒化膜２０１の面積に対して大きいほど大きくなる。
【００２０】
このため、大面積トレンチ分離領域１０１の周囲ではアクティブ領域の研磨レートが他の部分よりも高くなり、図示したように、ＭＯＳトランジスタＭのアクティブ領域１０６においてもエロージョンが発生する。
なお、このような問題は、大面積トレンチ分離領域１０１上にＩＰＯキャパシタ１０３を設ける構成に限らず、大面積トレンチ分離領域１０１上にＳｉを含むポリＳｉ等の部材を用いた抵抗素子が形成される場合にも発生する。
【００２１】
図３は、本実施形態の半導体装置の上面図である。半導体装置は、大面積トレンチ分離領域１０１と、リング状アクティブ領域４０１とを示している。リング状アクティブ領域４０１の外周部には、大面積トレンチ分離領域１０１よりも面積が小さいダミーアクティブ領域１０４が複数形成されている。
本実施形態では、大面積トレンチ分離領域１０１の上面が矩形形状を有していて、矩形を有する上面の辺Ｌ１〜Ｌ４の各々が全て１０μｍ以上、上面の面積が１００００μｍ2以上であるものとする。
【００２２】
リング状アクティブ領域４０１は、大面積トレンチ分離領域１０１の矩形形状を有する上面の辺Ｌ１〜Ｌ４の各々に沿って形成されるアクティブ領域である。リング状アクティブ領域４０１の上面の形状は、矩形形状を有するトレンチ分離領域の辺Ｌ１〜Ｌ４に沿う内周線４０２と、この内周線４０２と一定の距離ｄを有する外周線４０３とによって形成される平面である。図示した例では、一定の距離ｄを４μｍとする。
【００２３】
図４は、図３に示した本実施形態の半導体装置によって得られる効果を説明するための図であって、図３に示した半導体装置の断面図である。
前述のように、ＣＭＰの研磨レートは酸化膜層の面積がアクティブ領域（ストッパー膜としてのＳｉ窒化膜２０１の領域）の面積に対して大きいほど大きくなるから、大面積トレンチ分離領域１０１の存在によって生じる過剰研磨を防ぐには、比較的大きな面積のダミーアクティブ領域が必要となる。また、大面積トレンチ分離領域１０１を囲む形状は、島状に小さく配置されているダミーアクティブ領域１０４やアクティブ領域１０６よりも面積を大きくすることに適している。
【００２４】
本実施形態は、この２点に着目し、大面積トレンチ分離領域１０１の周囲を囲む形状のリング状アクティブ領域４０１を形成した。本実施形態によれば、図４に示したように、リング状アクティブ領域４０１の周辺でアクティブ領域の過剰研磨が生じていない。つまり、リング状アクティブ領域４０１によって大面積トレンチ分離領域１０１を囲むことにより、アクティブ領域１０６の過剰研磨を防ぎ、ひいてはハンプ現象を防いで半導体装置の特性劣化を防ぐことができる。
【００２５】
なお、アクティブ領域１０６の過剰研磨を防ぐことができるリング状アクティブ領域４０１の面積は、大面積トレンチ分離領域１０１の規模によって相違する。本実施形態で述べた距離（幅）ｄが４μｍのリング状アクティブ領域４０１は、面積１００００μｍ2以上の大面積トレンチ分離領域１０１に対応するものである。なお、この対応を、本実施形態では、面積１００μｍ2以上の大面積トレンチ分離領域１０１に対して幅２μｍ以上と定めている。
【産業上の利用可能性】
【００２６】
本発明は、素子分離領域上にポリＳｉ等のＳｉ部材を含む電極を有するキャパシタや抵抗素子が形成されることによって素子分離領域上にダミーのアクティブ領域を設けることが適さない構造の半導体装置に適用される。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態の半導体装置が適用される理想的な構成を例示する断面図である。
【図２】ダミーアクティブ領域を形成せずに大面積トレンチ分離領域を含む領域をＣＭＰ法によって研磨した場合に発生するエロージョンを説明するための図である。
【図３】本発明の一実施形態の半導体装置の上面図である。
【図４】図３に示した半導体装置の断面図である。
【図５】一般的なＳＴＩの形成工程を説明するための図である。
【図６】周辺にあるＳｉ酸化膜とアクティブ領域の研磨状態との関係を説明するための模式図である。
【図７】エロージョンによって生じるサブスレッショルド特性の異常を説明するための図である。
【図８】ＩＰＯキャパシタやポリＳｉの抵抗を素子分離領域上に配置する構成を例示した図である。
【符号の説明】
【００２８】
１０１  大面積トレンチ分離領域
１０２  Ｓｉ基板
１０３  ＩＰＯキャパシタ
１０３ｂ  下部電極
１０３ａ  上部電極
１０４  ダミーアクティブ領域
１０５  トレンチ分離領域
１０６  アクティブ領域
２０１  Ｓｉ窒化膜
２０２  酸化膜層
４０１  リング状アクティブ領域
４０２  内周線
４０３  外周線
ｄ  距離
Ｌ１，Ｌ２，Ｌ３，Ｌ４  辺
【図１】
0004977052.tif 000002
【図２】
0004977052.tif 000003
【図３】
0004977052.tif 000004
【図４】
0004977052.tif 000005
【図５】
0004977052.tif 000006
【図６】
0004977052.tif 000007
【図７】
0004977052.tif 000008
【図８】
0004977052.tif 000009