(57)【特許請求の範囲】
【請求項１】
複数の信号線と、
前記複数の信号線と交差する第１ゲートライン、第２ゲートラインおよび複数の第３ゲートラインと、
前記複数の信号線と前記第１ゲートライン、前記第２ゲートラインおよび前記第３ゲートラインとが交差する位置に対応して配置される液晶を含む画素とを備え、
前記画素は、前記信号線にソースおよびドレインの一方が接続されるとともに、前記第１ゲートラインにゲートが接続される複数の第１トランジスタと、前記複数の第１トランジスタのそれぞれのソースおよびドレインの他方に一方電極が接続される第１信号記憶容量と、前記第１信号記憶容量の一方電極にソースおよびドレインの一方が接続されるとともに、前記第２ゲートラインにゲートが接続される複数の第２トランジスタと、前記複数の第２トランジスタのそれぞれのソースおよびドレインの他方に一方電極が接続される第２信号記憶容量と、前記第２信号記憶容量の一方電極にソースおよびドレインの一方が接続されるとともに、前記複数の第３ゲートラインのそれぞれにゲートが接続される複数の第３トランジスタと、前記複数の第３トランジスタのソースおよびドレインの他方に接続される表示画素容量とを含み、
前記複数の信号線は、赤色、緑色および青色に対応する３つの信号線を含むとともに、前記複数の第１トランジスタ、前記複数の第２トランジスタおよび前記複数の第３トランジスタは、それぞれ、赤色、緑色および青色に対応する３つの第１トランジスタ、３つの第２トランジスタおよび３つの第３トランジスタを含み、前記複数の第３ゲートラインは、ＲＧＢに対応する３つの第３ゲートラインを含み、
前記第１トランジスタをオン状態にすることにより、前記画素の前記第１信号記憶容量に、ＲＧＢに対応する電荷を書き込んだ後、前記第２トランジスタをオン状態にすることにより、前記第１信号記憶容量に書き込まれた電荷を前記第２信号記憶容量に移動させるように構成されており、
前記３つの第３トランジスタを順番にオン状態にすることにより、前記第２信号記憶容量に書き込まれるＲＧＢに対応する電荷を、色毎に順番に前記表示画素容量に移動させるように構成されており、
前記第１信号記憶容量の容量値は、前記第２信号記憶容量の容量値よりも大きくなるように構成されている、液晶表示装置。
【請求項２】
前記第１信号記憶容量の容量値は、前記第２信号記憶容量の容量値の２倍以上になるように構成されている、請求項１に記載の液晶表示装置。
【請求項３】
前記複数の信号線と交差する第４ゲートラインと、
前記第４ゲートラインにゲートが接続されるとともに、ソースおよびドレインの一方が前記表示画素容量に接続され、ソースおよびドレインの他方が所定の電位に接続される前記表示画素容量を初期化するためのリセットトランジスタをさらに備える、請求項１または２に記載の液晶表示装置。
【請求項４】
光源としてのバックライトをさらに備え、
前記表示画素容量に蓄積される電荷により前記画素に含まれる液晶が応答する間と、前記液晶の応答後前記バックライトを一定の時間点灯している間とに、前記第１信号記憶容量に画像信号に対応する電荷が書き込まれるように構成されている、請求項１〜３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記バックライトは、赤色、緑色および青色からなる発光ダイオード素子により構成されており、前記バックライトは色毎に順番に点灯するフィールドシーケンシャル駆動により制御されるように構成されている、請求項４に記載の液晶表示装置。
【請求項６】
前記表示画素容量に印加される、直前のサブフレームの画像信号の電圧に基づいて、前記複数の信号線のそれぞれに印加される電圧が補正されるように構成されている、請求項１〜５のいずれか１項に記載の液晶表示装置。
【請求項７】
前記画素に含まれる液晶は、相転移電圧を印加した後に構成分子が弓なり状に配列されるベンド配向となる、請求項１〜６のいずれか１項に記載の液晶表示装置。
【請求項８】
前記第１信号記憶容量の他方電極および前記第２信号記憶容量の他方電極と、前記表示画素容量の他方電極とは、同じ電位になるように構成されている、請求項１〜７のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
従来、種々の液晶表示装置が知られている（たとえば、特許文献１参照）。上記特許文献１には、１つのカラー画像を形成する１フレームが、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の３色の単位色の画像を表示する連続した３つのサブフレームで構成されているフィールドシーケンシャル駆動を行う液晶表示装置が開示されている。フィールドシーケンシャル駆動の液晶表示装置では、それぞれのサブフレームにおいて、画素への単位色の画像データの書込みと、単位色に対応する光源の発光とが、順次行われることにより、赤、緑および青の単位色の画像が重なって見えることによって、カラー画像を表示することが可能となる。
【０００３】
【特許文献１】特開２００２−２２１７０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に記載の液晶表示装置では、赤、緑および青の単位色の画像が重なって見えるカラー画像を表示するために、サブフレームの切り替えを高速に行う必要がある。このために、液晶表示装置の消費電力が大きくなるという問題点がある。
【０００５】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、装置の消費電力が大きくなるのを抑制することが可能な液晶表示装置を提供することである。
【課題を解決するための手段および発明の効果】
【０００６】
この発明の一の局面による液晶表示装置は、複数の信号線と、複数の信号線と交差する第１ゲートライン、第２ゲートラインおよび複数の第３ゲートラインと、複数の信号線と第１ゲートライン、第２ゲートラインおよび第３ゲートラインとが交差する位置に対応して配置される液晶を含む画素とを備え、画素は、信号線にソースおよびドレインの一方が接続されるとともに、第１ゲートラインにゲートが接続される複数の第１トランジスタと、複数の第１トランジスタのそれぞれのソースおよびドレインの他方に一方電極が接続される第１信号記憶容量と、第１信号記憶容量の一方電極にソースおよびドレインの一方が接続されるとともに、第２ゲートラインにゲートが接続される複数の第２トランジスタと、複数の第２トランジスタのそれぞれのソースおよびドレインの他方に一方電極が接続される第２信号記憶容量と、第２信号記憶容量の一方電極にソースおよびドレインの一方が接続されるとともに、複数の第３ゲートラインのそれぞれにゲートが接続される複数の第３トランジスタと、複数の第３トランジスタのソースおよびドレインの他方に接続される表示画素容量とを含み、複数の信号線は、赤色、緑色および青色に対応する３つの信号線を含むとともに、複数の第１トランジスタ、複数の第２トランジスタおよび複数の第３トランジスタは、それぞれ、赤色、緑色および青色に対応する３つの第１トランジスタ、３つの第２トランジスタおよび３つの第３トランジスタを含み、複数の第３ゲートラインは、ＲＧＢに対応する３つの第３ゲートラインを含み、第１トランジスタをオン状態にすることにより、画素の第１信号記憶容量に、ＲＧＢに対応する電荷を書き込んだ後、第２トランジスタをオン状態にすることにより、第１信号記憶容量に書き込まれた電荷を第２信号記憶容量に移動させるように構成されており、３つの第３トランジスタを順番にオン状態にすることにより、第２信号記憶容量に書き込まれるＲＧＢに対応する電荷を、色毎に順番に表示画素容量に移動させるように構成されており、第１信号記憶容量の容量値は、第２信号記憶容量の容量値よりも大きくなるように構成されている。
【０００７】
この一の局面による液晶表示装置では、上記のように、画素が、複数の第１トランジスタのそれぞれに接続される第１信号記憶容量と、複数の第２トランジスタのそれぞれに接続される第２信号記憶容量と、表示画素容量とを含むことによって、複数の第２信号記憶容量に、それぞれ、現在表示するサブフレームのたとえばＲＧＢの画像信号を同時に蓄積するとともに、ＲＧＢの画像信号を順次表示画素容量に書き込み、表示することができるので、ＲＧＢパラレル信号をＲＧＢシリアル信号に変換することなくフィールドシーケンシャル駆動を行うことができる。これにより、従来のフィールドシーケンシャル駆動と異なり、信号の周波数（Ｈｚ）を大きくする必要がない。その結果、消費電力が大きくなるのを抑制することができる。また、ＲＧＢパラレル信号をＲＧＢシリアル信号に変換する必要がないので、ＲＧＢのカラーフィルターを備えた従来の駆動で用いられるドライバを使用することができる。また、ＲＧＢの画像信号を順次表示画素容量に書き込むとともに表示しながら、並行して、次に表示するサブフレームのＲＧＢの画像信号を第１信号記憶容量に書き込むことができるので、１つのサブフレームの期間を短くすることができる。
【０００８】
また、複数の信号線は、ＲＧＢに対応する３つの信号線を含むとともに、複数の第１トランジスタ、複数の第２トランジスタおよび複数の第３トランジスタは、それぞれ、赤色、緑色および青色に対応する３つの第１トランジスタ、３つの第２トランジスタおよび３つの第３トランジスタを含み、複数の第３ゲートラインは、赤色、緑色および青色に対応する３つの第３ゲートラインを含む。このように構成すれば、ＲＧＢに対応する画像信号を３つの第１トランジスタに接続される第１信号記憶容量に同時に書き込むとともに、第２信号記憶容量に移動させ、順次表示画素容量に書き込み、表示することができるので、容易に、ＲＧＢパラレル信号をＲＧＢシリアル信号に変換することなくフィールドシーケンシャル駆動を行うことができる。
【０００９】
また、第１トランジスタをオン状態にすることにより、画素の第１信号記憶容量に、ＲＧＢに対応する電荷を書き込んだ後、第２トランジスタをオン状態にすることにより、第１信号記憶容量に書き込まれた電荷を第２信号記憶容量に移動させるように構成されている。このように構成すれば、第１信号記憶容量に書き込まれる画像信号に対応する電荷を第２信号記憶容量に移動させた後、容易に、次に表示するサブフレームの画像信号を第１信号記憶容量に書き込むことができる。
【００１０】
また、３つの第３トランジスタを順番にオン状態にすることにより、第２信号記憶容量に書き込まれるＲＧＢに対応する電荷を、色毎に順次表示画素容量に移動させるように構成されている。このように構成すれば、ＲＧＢパラレル信号をＲＧＢシリアル信号に変換しなくても、３つの第３トランジスタを順次オン状態にすることにより、容易に、フィールドシーケンシャル駆動を行うことができる。これにより、ＲＧＢパラレル信号をＲＧＢシリアル信号に変換してフィールドシーケンシャル駆動する場合に比べて、第３トランジスタを順番にオン／オフによって駆動する方が消費電力が小さいので、液晶表示装置の消費電力が大きくなるのを抑制することができる。
また、第１信号記憶容量の容量値は、第２信号記憶容量の容量値よりも大きくなるように構成されている。このように構成すれば、たとえば、第１信号記憶容量の容量値を第２信号記憶容量の容量値の２倍にすることにより、第２信号記憶容量に蓄積された直前に表示された画像の信号の影響が大きくなるのを抑制することができるので、信号線に印加される電圧の補正の量が大きくなるのを抑制することができる。
第１信号記憶容量の容量値は、第２信号記憶容量の容量値の２倍以上になるように構成されている。
【００１１】
上記一の局面による液晶表示装置において、好ましくは、複数の信号線と交差する第４ゲートラインと、第４ゲートラインにゲートが接続されるとともに、ソースおよびドレインの一方が表示画素容量に接続され、ソースおよびドレインの他方が所定の電位に接続される表示画素容量を初期化するためのリセットトランジスタをさらに備える。このように構成すれば、リセットトランジスタにより表示画素容量が初期化されるので、表示画素容量に蓄積される直前のサブフレームの画像信号が直後のサブフレームの画像信号に影響を及ぼすのを抑制することができる。
【００１２】
上記一の局面による液晶表示装置において、好ましくは、光源としてのバックライトをさらに備え、表示画素容量に蓄積される電荷により画素に含まれる液晶が応答する間と、液晶の応答後バックライトを一定の時間点灯している間とに、第１信号記憶容量に画像信号に対応する電荷が書き込まれるように構成されている。このように構成すれば、直前に表示するサブフレームの画像信号の表示画素容量への書込みおよび表示と、直後に表示するサブフレームの画像信号の第１信号記憶容量への書込みとを並行して行うことができるので、１つのサブフレームの期間を容易に短くすることができる。
【００１３】
この場合、好ましくは、バックライトは、赤色、緑色および青色からなる発光ダイオード素子により構成されており、バックライトは色毎に順番に点灯するフィールドシーケンシャル駆動により制御されるように構成されている。このように構成すれば、ＲＧＢのそれぞれに対応する画素が必要でなくなるので、画素数を１／３に減らすことができる。
【００１４】
上記一の局面による液晶表示装置において、好ましくは、表示画素容量に印加される、直前のサブフレームの画像信号の電圧に基づいて、複数の信号線のそれぞれに印加される電圧が補正されるように構成されている。このように構成すれば、表示画素容量に印加される直前のサブフレームの画像信号の電圧が、直後に表示するサブフレームの画像信号の電圧に影響を及ぼす場合でも、信号線に印加される電圧を補正することができるので、適切な画像を表示することができる。
【００１６】
上記一の局面による液晶表示装置において、好ましくは、画素に含まれる液晶は、相転移電圧を印加した後に構成分子が弓なり状に配列されるベンド配向となる。このように構成すれば、弓のしなりによって液晶分子の配向の変化が加速されるので、応答速度の速い液晶表示装置を構成することができる。
【００１７】
上記一の局面による液晶表示装置において、好ましくは、第１信号記憶容量の他方電極および第２信号記憶容量の他方電極と、表示画素容量の他方電極とは、同じ電位になるように構成されている。このように構成すれば、第１信号記憶容量に蓄積される電荷を第２信号記憶容量に移動させた場合、および、第２信号記憶容量に蓄積される電荷を表示画素容量に移動させた場合に、移動する前の電位と移動した後の電位とを同じにすることができるので、電荷の移動により画像信号が変化するのを抑制することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を図面に基づいて説明する。
【００１９】
（第１実施形態）
図１は、本発明の第１実施形態による液晶表示装置の全体構成を示すブロック図である。図２は、本発明の第１実施形態による画素の構成を示す図である。まず、図１および図２を参照して、第１実施形態による液晶表示装置１００の構成について説明する。なお、第１実施形態では、液晶表示装置の一例であるフィールドシーケンシャル駆動の液晶表示装置１００に本発明を適用した場合について説明する。
【００２０】
第１実施形態によるフィールドシーケンシャル駆動の液晶表示装置１００は、図１に示すように、ドライバＩＣ１と液晶モジュール２とから構成されている。以下、詳細に説明する。
【００２１】
図１に示すように、ドライバＩＣ１は、フィールドメモリ１１、第１ラッチ（メモリ）１２、第２ラッチ（メモリ）１３、デジタルアナログコンバータ（ＤＡＣ）１４、タイミングコントローラ（ＴＣ）１５、ＤＣ／ＤＣコンバータ（ＤＣ／ＤＣ）１６、ＶＣＯＭドライバ１７およびＤＳＤ（ドレインストレージデータ）ドライバ１８から構成されている。
【００２２】
また、フィールドメモリ１１は、ＲＧＢパラレル信号が入力されるように構成される。ここで、第１実施形態では、フィールドメモリ１１は、後述する信号線３１〜３３に印加される画像信号の電圧を補正する機能を有する。また、フィールドメモリ１１は、第１ラッチ１２に接続されており、フィールドメモリ１１から出力されるＲＧＢパラレル信号は、第１ラッチ１２、第２ラッチ１３、デジタルアナログコンバータ１４を介して、後述するＨスイッチ２４に入力されるように構成されている。
【００２３】
また、タイミングコントローラ１５には、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣおよびクロック信号ＤＣＬＫが入力されるように構成されている。また、タイミングコントローラ１５は、後述する信号線スイッチ２２、Ｖドライバ２３およびＨシフトレジスタ２５に接続されている。
【００２４】
また、ＤＣ／ＤＣコンバータ１６には、＋５Ｖの電源が接続されているとともに、−４Ｖの負側電位ＶＢＢおよび＋６．５Ｖの正側電位ＶＤＤを出力するように構成されている。また、ＤＣ／ＤＣコンバータ１６は、ＶＣＯＭドライバ１７およびＤＳＤドライバ１８に接続されている。ＶＣＯＭドライバ１７は、共通電極ＶＣＯＭの電位を生成する機能を有する。また、ＤＳＤドライバ１８は、ＤＳＤ（ドレインストレージデータ）信号を生成する機能を有するとともに、信号線スイッチ２２に接続されている。
【００２５】
また、図１に示すように、液晶モジュール２は、液晶パネル２１、信号線スイッチ２２、Ｖドライバ２３、Ｈスイッチ２４、Ｈシフトレジスタ２５およびバックライト２６から構成されている。
【００２６】
信号線スイッチ２２は、液晶パネル２１に接続されており、後述する信号線３１〜３３をプリチャージする機能を有するとともに、共通電極ＶＣＯＭと信号線３１〜３３とをショートさせる機能を有する。また、信号線スイッチ２２は、タイミングコントローラ１５に接続されるとともに、タイミングコントローラ１５からドレインストレージゲート信号ＤＳＧが入力されるように構成されている。
【００２７】
また、Ｖドライバ２３は、液晶パネル２１に接続されている。また、Ｖドライバ２３は、タイミングコントローラ１５に接続されるとともに、タイミングコントローラ１５からスタート信号ＳＴＶおよびクロック信号ＣＫＶが入力されるように構成されている。
【００２８】
また、Ｈスイッチ２４は、液晶パネル２１に接続されており、後述する信号線３１〜３３に接続されている。また、Ｈスイッチ２４は、デジタルアナログコンバータ１４に接続される。
【００２９】
また、Ｈシフトレジスタ２５は、Ｈスイッチ２４に接続されるとともに、タイミングコントローラ１５に接続されており、タイミングコントローラ１５からスタート信号ＳＴＨおよびクロック信号ＣＫＨが入力されるように構成されている。
【００３０】
ここで、第１実施形態では、バックライト２６は、ＲＧＢに対応する３つの発光ダイオード素子により構成されている。
【００３１】
また、図２に示すように、液晶パネル２１には、赤（Ｒ）に対応する信号線３１、緑（Ｇ）に対応する信号線３２および青（Ｂ）に対応する信号線３３が備えられている。また、信号線３１〜３３に交差するようにゲートライン３４およびゲートライン３５が備えられている。なお、ゲートライン３４および３５は、それぞれ、本発明の「第１ゲートライン」および「第２ゲートライン」の一例である。
【００３２】
また、液晶パネル２１には、後述するトランジスタ４５ａ〜４５ｃのそれぞれのゲートに接続され、ＲＧＢに対応するゲートライン３６〜３８が備えられている。なお、ゲートライン３６〜３８は、本発明の「第３ゲートライン」の一例である。また、後述するリセットトランジスタ４８のゲートに接続される、ゲートライン３９が備えられている。なお、ゲートライン３９は、本発明の「第４ゲートライン」の一例である。また、信号線３１〜３３とゲートライン３４〜３９が交差する位置に後述する液晶４６を含む画素４０が備えられている。
【００３３】
ここで、第１実施形態では、画素４０は、信号線３１（３２、３３）にソースおよびドレインの一方に接続されるとともに、ゲートライン３４にゲートが接続されるトランジスタ４１ａ（４１ｂ、４１ｃ）を含んでいる。なお、トランジスタ４１ａ（４１ｂ、４１ｃ）は、本発明の「第１トランジスタ」の一例である。
【００３４】
また、画素４０は、トランジスタ４１ａ（４１ｂ、４１ｃ）のソースおよびドレインの他方に一方電極４２１ａ（４２１ｂ、４２１ｃ）が接続される信号記憶容量４２ａ（４２ｂ、４２ｃ）を含んでいる。なお、信号記憶容量４２ａ（４２ｂ、４２ｃ）は、本発明の「第１信号記憶容量」の一例である。
【００３５】
また、画素４０は、信号記憶容量４２ａ（４２ｂ、４２ｃ）の一方電極４２１ａ（４２１ｂ、４２１ｃ）にソースおよびドレインの一方が接続されるとともに、ゲートライン３５にゲートが接続されるトランジスタ４３ａ（４３ｂ、４３ｃ）を含んでいる。なお、トランジスタ４３ａ（４３ｂ、４３ｃ）は、本発明の「第２トランジスタ」の一例である。
【００３６】
また、画素４０は、トランジスタ４３ａ（４３ｂ、４３ｃ）のソースおよびドレインの他方に一方電極４４１ａ（４４１ｂ、４４１ｃ）が接続される信号記憶容量４４ａ（４４ｂ、４４ｃ）を含んでいる。なお、４４ａ（４４ｂ、４４ｃ）は、本発明の「第２信号記憶容量」の一例である。ここで、第１実施形態では、信号記憶容量４２ａ〜４２ｃの容量を信号記憶容量４４ａ〜４４ｃの容量の２倍〜５倍にするように構成されている。
【００３７】
また、画素４０は、信号記憶容量４４ａ（４４ｂ、４４ｃ）の一方電極４４１ａ（４４１ｂ、４４１ｃ）にソースおよびドレインの一方が接続されるとともに、ゲートライン３６（３７、３８）にゲートが接続されるトランジスタ４５ａ（４５ｂ、４５ｃ）を含んでいる。なお、トランジスタ４５ａ（４５ｂ、４５ｃ）は、本発明の「第３トランジスタ」の一例である。
【００３８】
なお、トランジスタ４１ａ〜４１ｃ、４３ａ〜４３ｃおよび４５ａ〜４５ｃは、約６００℃以下の比較的低温で形成される低温ポリシリコンＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）により構成されている。
【００３９】
また、トランジスタ４５ａ〜４５ｃのソースおよびドレインの他方には、液晶４６に含まれる表示画素容量４７の一方電極４７ａが接続されている。
【００４０】
ここで、第１実施形態では、液晶４６は、相転移電圧を印加した後に構成分子が弓なり状に配列されるベンド配向となる。また、液晶４６の厚み（セルギャップ）は、約３．８μｍであるとともに、液晶４６の屈折率の異方性は、約０．２である。また、ラビングの方向は、上下の基板でラビングの方向が同じであるパラレルラビングである。また、液晶４６は、電圧がかからない状態で表示が白になる、ノーマリーホワイトモードである。また、透過率最小電圧は、約６Ｖに設定されている。
【００４１】
また、液晶４６の応答速度は、白から黒へ変化する場合は、約０．１ｍｓｅｃであるとともに、白から白以外の階調に変化する場合も、約０．１ｍｓｅｃである。また、黒から白へ変化する場合は、約１ｍｓｅｃであり、これは階調間で最も遅い応答時間となっている。また、液晶４６への画像信号の書込み時間は、約２ｍｓｅｃである。
【００４２】
ここで、第１実施形態では、信号記憶容量４２ａ（４２ｂ、４２ｃ）の他方電極４２２ａ（４２２ｂ、４２２ｃ）と、信号記憶容量４４ａ（４４ｂ、４４ｃ）の他方電極４４２ａ（４４２ｂ、４４２ｃ）と、表示画素容量４７の他方電極４７ｂとは、共通電極ＶＣＯＭに接続されている。
【００４３】
また、第１実施形態では、ゲートライン３９にゲートが接続されるとともに、ソースおよびドレインの一方が表示画素容量４７の一方電極４７ａに接続され、ソースおよびドレインの他方が共通電極ＶＣＯＭに接続されているリセットトランジスタ４８が備えられている。
【００４４】
図３は、本発明の第１実施形態による液晶表示装置の動作を説明するための図である。次に、図１〜図３を用いて、本発明の第１実施形態による液晶表示装置１００の動作について説明する。
【００４５】
まず、図１に示すように、ＲＧＢパラレル信号がフィールドメモリ１１に入力される。次に、フィールドメモリ１１から出力されるＲＧＢパラレル信号は、第１ラッチ１２、第２ラッチ１３およびデジタルアナログコンバータ１４を介して、Ｈスイッチ２４に入力される。
【００４６】
また、タイミングコントローラ１５には、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣおよびクロック信号ＤＣＬＫが入力される。また、タイミングコントローラ１５は、Ｈシフトレジスタ２５にスタート信号ＳＴＨおよびクロック信号ＣＫＨを出力するとともに、Ｖドライバ２３にスタート信号ＳＴＶおよびクロック信号ＣＫＶを出力する。また、タイミングコントローラ１５は、信号線スイッチ２２にドレインストレージゲート信号ＤＳＧを出力する。
【００４７】
また、ＤＣ／ＤＣコンバータ１６は、＋５Ｖの電圧が電源より印加されるとともに、−４Ｖの負側電位ＶＢＢおよび＋６．５Ｖの正側電位ＶＤＤを生成する。
【００４８】
また、ＶＣＯＭドライバ１７は、ＤＣ／ＤＣコンバータ１６から供給される電圧より、共通電極ＶＣＯＭの電位を生成するととともに、ＤＳＤドライバ１８は、ＤＳＤ信号を生成する。また、ＤＳＤ信号は、信号線スイッチ２２に供給される。信号線スイッチ２２は、ＤＳＤ信号およびＤＳＧ信号に基づいて、信号線３１〜３３（図２参照）をプリチャージするとともに、共通電極ＶＣＯＭと信号線３１〜３３とをショートさせる。
【００４９】
次に、Ｖドライバ２３とＨシフトレジスタ２５とにより画素４０が選択されることによって、図２に示すように、ゲートライン３４が走査されるとともに、トランジスタ４１ａ〜４１ｃがオン状態となる。これにより、信号記憶容量４２ａ〜４２ｃには、それぞれ、信号線３１〜３３から赤（Ｒ）、緑（Ｇ）および青（Ｂ）の画像信号に対応する電荷が同時に書き込まれる。なお、信号記憶容量４２ａ〜４２ｃへの画像信号に対応する電荷の書込みの動作は、ＲＧＢのカラーフィルターが備えられる、従来の液晶表示装置の駆動と同様である。つまり、従来のフィールドシーケンシャル駆動では、ＲＧＢパラレル信号がＲＧＢシリアル信号に変換されて、ＲＧＢの画像信号に対応する電荷が順番に画素４０に書き込まれるが、第１実施形態では、フィールドシーケンシャル駆動でありながら、ＲＧＢパラレル信号が画素４０に同時に並列的に書き込まれる。また、図３に示すように、フィールドシーケンシャル駆動の１フレームは、６０Ｈｚで駆動されており、１フレーム内に１２０ＨｚのＲＧＢの表示のサイクルが２つ含まれている。これにより、視線移動した場合や、高速で動く映像の場合に、ＲＧＢの各画像の表示に時間差があることに起因する、本来の画像とは異なる表示色が認識される、カラーブレイクアップ現象を抑制することが可能となる。
【００５０】
ここで、第１実施形態では、全ての画素４０にＲＧＢの画像信号に対応する電荷が書き込まれた後、ゲートライン３５が走査されるとともに、トランジスタ４３ａ〜４３ｃがオン状態となることにより、信号記憶容量４２ａ〜４２ｃに書き込まれた電荷が信号記憶容量４４ａ〜４４ｃに一斉に移動される。この移動に要する時間は、約０．１ｍｓｅｃである。
【００５１】
次に、ゲートライン３６が走査されるとともに、トランジスタ４５ａがオン状態となることにより、信号記憶容量４４ａに書き込まれた電荷が表示画素容量４７に移動される。この移動に要する時間は、約０．１ｍｓｅｃである。この後、液晶４６の応答時間約０．６ｍｓｅｃ経過後、赤（Ｒ）のバックライト２６が約２．２ｍｓｅｃの間点灯される。
【００５２】
次に、ゲートライン３９が走査されるとともに、リセットトランジスタ４８がオン状態となることにより、表示画素容量４７に書き込まれた電荷が共通電極ＶＣＯＭに排出される。
【００５３】
次に、ゲートライン３７が走査されるとともに、トランジスタ４５ｂがオン状態となることにより、信号記憶容量４４ｂに書き込まれた電荷が表示画素容量４７に移動される。この移動に要する時間は、約０．１ｍｓｅｃである。この後、液晶４６の応答時間約０．６ｍｓｅｃ経過後、緑（Ｇ）のバックライト２６が約２．２ｍｓｅｃの間点灯される。
【００５４】
次に、ゲートライン３９が走査されるとともに、リセットトランジスタ４８がオン状態となることにより、表示画素容量４７に書き込まれた電荷が共通電極ＶＣＯＭに排出される。
【００５５】
次に、ゲートライン３８が走査されるとともに、トランジスタ４５ｃがオン状態となることにより、信号記憶容量４４ｃに書き込まれた電荷が表示画素容量４７に移動される。この移動に要する時間は、約０．１ｍｓｅｃである。この後、液晶４６の応答時間約０．６ｍｓｅｃ経過後、青（Ｂ）のバックライト２６が約２．２ｍｓｅｃの間点灯される。
【００５６】
このように、第１実施形態では、トランジスタ４５ａ〜４５ｃを順番にオン状態とすることにより、信号記憶容量４４ａ〜４４ｃに書き込まれたＲＧＢに対応する電荷を順番に表示画素容量４７に移動する。
【００５７】
次に、ゲートライン３９が走査されるとともに、リセットトランジスタ４８がオン状態となることにより、表示画素容量４７に書き込まれた電荷が共通電極ＶＣＯＭに排出される。なお、表示画素容量４７に蓄積される電荷を排出するリセットトランジスタ４８と、図示はしないが、信号記憶容量４４ａ〜４４ｃに蓄積される電荷を排出するリッセットトランジスタとを備えることにより、直前のサブフレームの画像信号の電荷を排出することが可能になるので、直前のサブフレームの画像信号が直後のサブフレームの画像信号に影響を及ぼすことを抑制することが可能となる。これにより、信号線３１〜３３に印加される直後のサブフレームの画像信号の電圧を補正する必要がなくなる。
【００５８】
ここで、第１実施形態では、ＲＧＢの画像信号の表示画素容量４７への書込みと、バックライト２６の発光とが行われるのと並行して、次のフレームのＲＧＢの画像信号が信号記憶容量４２ａ〜４２ｃへ書き込まれる。これにより、フィールドシーケンシャル駆動が行われる。
【００５９】
第１実施形態では、上記のように、画素４０が、トランジスタ４１ａ〜４１ｃのそれぞれに接続される信号記憶容量４２ａ〜４２ｃと、トランジスタ４３ａ〜４３ｃのそれぞれに接続される信号記憶容量４４ａ〜４４ｃと、表示画素容量４７とを含むことによって、複数の信号記憶容量４４ａ〜４４ｃに、それぞれ、現在表示するサブフレームのＲＧＢの画像信号を同時に蓄積するとともに、ＲＧＢの画像信号を順次表示画素容量４７に書き込み、表示することができるので、ＲＧＢパラレル信号をＲＧＢシリアル信号に変換することなくフィールドシーケンシャル駆動を行うことができる。これにより、従来のフィールドシーケンシャル駆動と異なり、信号の周波数（Ｈｚ）を大きくする必要がない。その結果、消費電力が大きくなるのを抑制することができる。また、ＲＧＢパラレル信号をＲＧＢシリアル信号に変換する必要がないので、ＲＧＢのカラーフィルターを備えた従来の駆動で用いられるドライバを使用することができる。また、ＲＧＢの画像信号を順次表示画素容量４７に書き込むとともに表示しながら、並行して、次に表示するサブフレームのＲＧＢの画像信号を信号記憶容量４２ａ〜４２ｃに書き込むことができるので、１つのサブフレームの期間を短くすることができる。
【００６０】
また、第１実施形態では、上記のように、ＲＧＢに対応する信号線３１〜３３と、ＲＧＢに対応するトランジスタ４１ａ〜４１ｃ、トランジスタ４３ａ〜４３ｃおよびトランジスタ４５ａ〜４５ｃと、ＲＧＢに対応するゲートライン３６〜３８と備えることによって、ＲＧＢに対応する画像信号をトランジスタ４１ａ〜４１ｃに接続される信号記憶容量４２ａ〜４２ｃに同時に書き込むとともに、信号記憶容量４４ａ〜４４ｃに移動させ、順次表示画素容量４７に書き込み、表示することができるので、容易に、ＲＧＢパラレル信号をＲＧＢシリアル信号に変換することなくフィールドシーケンシャル駆動を行うことができる。
【００６１】
また、第１実施形態では、上記のように、トランジスタ４１ａ〜４１ｃをオン状態にすることにより、画素４０の信号記憶容量４２ａ〜４２ｃに、ＲＧＢに対応する電荷を書き込んだ後、トランジスタ４３ａ〜４３ｃをオン状態にすることにより、信号記憶容量４２ａ〜４２ｃに書き込まれた電荷を信号記憶容量４４ａ〜４４ｃに移動させるように構成することによって、信号記憶容量４２ａ〜４２ｃに書き込まれる画像信号に対応する電荷を信号記憶容量４４ａ〜４４ｃに移動させた後、容易に、次に表示するサブフレームの画像信号を信号記憶容量４２ａ〜４２ｃに書き込むことができる。
【００６２】
また、第１実施形態では、上記のように、３つのトランジスタ４５ａ〜４５ｃを順番にオン状態にすることにより、信号記憶容量４４ａ〜４４ｃに書き込まれるＲＧＢに対応する電荷を、色毎に順次表示画素容量４７に移動させるように構成することによって、ＲＧＢパラレル信号をＲＧＢシリアル信号に変換しなくても、３つのトランジスタ４５ａ〜４５ｃを順次オン状態にすることにより、容易に、フィールドシーケンシャル駆動を行うことができる。これにより、ＲＧＢパラレル信号をＲＧＢシリアル信号に変換してフィールドシーケンシャル駆動する場合に比べて、トランジスタ４５ａ〜４５ｃのオン／オフによって駆動する方が消費電力が小さいので、液晶表示装置１００の消費電力が大きくなるのを抑制することができる。
【００６３】
また、第１実施形態では、上記のように、信号線３１〜３３と交差するゲートライン３９と、ゲートライン３９にゲートが接続されるとともに、ソースおよびドレインの一方が表示画素容量４７に接続され、ソースおよびドレインの他方が所定の電位に接続される表示画素容量４７を初期化するためのリセットトランジスタ４８を備えることによって、リセットトランジスタ４８により表示画素容量４７を初期化することができるので、表示画素容量４７に蓄積される直前のサブフレームの画像信号が直後のサブフレームの画像信号に影響を及ぼすのを抑制することができる。
【００６４】
また、第１実施形態では、上記のように、光源としてのバックライト２６を備え、表示画素容量４７に蓄積される電荷により画素４０に含まれる液晶４６が応答する間と、液晶４６の応答後バックライト２６を一定の時間点灯している間とに、信号記憶容量４２ａ〜４２ｃに画像信号に対応する電荷が書き込まれるように構成することによって、直前に表示するサブフレームの画像信号の表示画素容量４７への書込みおよび表示と、直後に表示するサブフレームの画像信号の信号記憶容量４２ａ〜４２ｃへの書込みとを並行して行うことができるので、１つのサブフレームの期間を容易に短くすることができる。
【００６５】
また、第１実施形態では、上記のように、バックライト２６は、ＲＧＢからなる発光ダイオード素子により構成されており、バックライト２６は色毎に順番に点灯するフィールドシーケンシャル駆動により制御することによって、ＲＧＢのそれぞれに対応する画素４０が必要でなくなるので、画素数を１／３に減らすことができる。
【００６６】
また、第１実施形態では、上記のように、信号記憶容量４２ａ〜４２ｃの容量値は、信号記憶容量４４ａ〜４４ｃの容量値よりも大きくなるように構成することによって、信号記憶容量４２ａ〜４２ｃの容量値を信号記憶容量４４ａ〜４４ｃの容量値の２倍にすることにより、信号記憶容量４４ａ〜４４ｃに蓄積された直前に表示された画像の信号の影響が大きくなるのを抑制することができるので、たとえば信号線３１〜３３に印加される電圧を補正する場合でも、補正の量が大きくなるのを抑制することができる。
【００６７】
また、第１実施形態では、上記のように、画素４０に含まれる液晶４６は、電圧を印加した状態で構成分子が弓なり状に配列されるベンド配向であることによって、弓のしなりによって液晶分子の配向の変化が加速されるので、応答速度の速い液晶表示装置１００を構成することができる。
【００６８】
また、第１実施形態では、上記のように、信号記憶容量４２ａ〜４２ｃの他方電極４２２ａ〜４２２ｃと、信号記憶容量４４ａ〜４４ｃの他方電極４４２ａ〜４４２ｃと、表示画素容量４７の他方電極４７ｂとを、共通電極ＶＣＯＭに接続することによって、信号記憶容量４２ａ〜４２ｃに蓄積される電荷を信号記憶容量４４ａ〜４４ｃに移動させた場合、および、信号記憶容量４４ａ〜４４ｃに蓄積される電荷を表示画素容量４７に移動させた場合に、移動する前の電位と移動した後の電位とを同じにすることができるので、電荷の移動により画像信号が変化するのを抑制することができる。
【００６９】
（第２実施形態）
図４は、本発明の第２実施形態による画素の構成を示す図である。次に、図４を参照して、この第２実施形態では、上記第１実施形態と異なり、信号線３１〜３３に印加される電圧が補正される液晶表示装置１０１について説明する。
【００７０】
図４に示すように、画素４０ａには、第１実施形態の画素４０と異なり、ゲートライン３９および、リセットトランジスタ４８が設けられていない。これにより、表示画素容量４７に蓄積される、直前のサブフレームの画像信号の電圧が、直後のサブフレームの画像信号の電圧に影響を及ぼす。このため、信号線３１〜３３に印加される電圧を補正する必要がある。
【００７１】
なお、第２実施形態のその他の構成は、上記第１実施形態と同様である。また、第２実施形態の動作は、第２実施形態で必要となる画像信号の補正の動作以外は、上記第１実施形態と同様である。
【００７２】
次に、図４を用いて、本発明の第２実施形態による画像信号の補正の動作について説明する。
【００７３】
図４に示す、信号記憶容量４４ａ〜４４ｃの容量は、以下の式（１）により表される。
【００７４】
ＣＲ２＝ＣＧ２＝ＣＢ２＝Ｃ２      ・・・・・（１）
次に、トランジスタ４５ａがオフ状態のときの、信号記憶容量４４ａに印加される補正前の赤（Ｒ）に対応する電圧Ｖ１Ｒと、補正後の電圧Ｖ１Ｒ２と、表示画素容量４７に印加される直前のサブフレームの青（Ｂ）に対応する電圧Ｖ２Ｂとは、信号記憶容量４４ａの容量Ｃ２および表示画素容量４７の容量ＣＬＣを用いて、次の式（２）のように表される。
【００７５】
Ｖ１Ｒ＝（Ｃ２Ｖ１Ｒ２＋ＣＬＣＶ２Ｂ）／（Ｃ２＋ＣＬＣ）・・・・・（２）
同様に、信号記憶容量４４ｂに印加される補正前の緑（Ｇ）に対応する電圧Ｖ１Ｇと、信号記憶容量４４ｃに印加される補正前の青（Ｂ）に対応する電圧Ｖ１Ｂとは、以下の式（３）および式（４）のように表される。
【００７６】
Ｖ１Ｇ＝（Ｃ２Ｖ１Ｇ２＋ＣＬＣＶ１Ｒ）／（Ｃ２＋ＣＬＣ）・・・・・（３）
Ｖ１Ｂ＝（Ｃ２Ｖ１Ｂ２＋ＣＬＣＶ１Ｇ）／（Ｃ２＋ＣＬＣ）・・・・・（４）
また、トランジスタ４５ａ〜４５ｃがオン状態になった後の、信号記憶容量４４ａ〜４４ｃに印加される電圧Ｖ２Ｒ、Ｖ２ＧおよびＶ２Ｂは、以下の式（５）〜式（７）式のように表される。
【００７７】
Ｖ２Ｒ＝（Ｃ２Ｖ１Ｒ＋ＣＬＣＶ１Ｂ）／（Ｃ２＋ＣＬＣ）・・・・・（５）
Ｖ２Ｇ＝（Ｃ２Ｖ１Ｇ＋ＣＬＣＶ２Ｒ）／（Ｃ２＋ＣＬＣ）・・・・・（６）
Ｖ２Ｂ＝（Ｃ２Ｖ１Ｂ＋ＣＬＣＶ２Ｇ）／（Ｃ２＋ＣＬＣ）・・・・・（７）
次に、上記式（２）と式（５）から式（８）が導かれる。ただし、Ｖ１Ｒ＝Ｖ２Ｒ＝ＶＲ、Ｖ１Ｂ＝Ｖ２Ｂとする。
【００７８】
Ｖ１Ｒ２＝（２ＶＲ（Ｃ２＋ＣＬＣ）−Ｃ２Ｖ１Ｒ−２ＣＬＣＶ１Ｂ）／Ｃ２・・・・・（８）
同様に、上記式（３）と式（６）、および、式（４）と式（７）から、それぞれ、以下の式（９）および式（１０）が導かれる。
【００７９】
Ｖ１Ｇ２＝（２ＶＧ（Ｃ２＋ＣＬＣ）−Ｃ２Ｖ１Ｇ−２ＣＬＣＶ１Ｒ）／Ｃ２・・・・・（９）
Ｖ１Ｂ２＝（２ＶＢ（Ｃ２＋ＣＬＣ）−Ｃ２Ｖ１Ｂ−２ＣＬＣＶ１Ｇ）／Ｃ２・・・・・（１０）
次に、上記式（２）〜式（１０）を解くことにより、以下の式（１１）〜式（１３）が得られる。
【００８０】
Ｖ１Ｒ２＝ｆ１（ＶＲ，ＶＧ，ＶＢ，Ｃ２，ＣＬＣ）      ・・・・・（１１）
Ｖ１Ｇ２＝ｆ２（ＶＲ，ＶＧ，ＶＢ，Ｃ２，ＣＬＣ）      ・・・・・（１２）
Ｖ１Ｂ２＝ｆ３（ＶＲ，ＶＧ，ＶＢ，Ｃ２，ＣＬＣ）      ・・・・・（１３）
ここで、ｆ１、ｆ２およびｆ３は、ＶＲ，ＶＧ，ＶＢ，Ｃ２およびＣＬＣを変数とする関数を表す。
【００８１】
また、図４に示す、信号記憶容量４２ａ〜４２ｃの容量は、次の式（１４）により表される。
【００８２】
ＣＲ１＝ＣＧ１＝ＣＢ１＝Ｃ１      ・・・・・（１４）
また、図４に示すように、トランジスタ４３ａ〜４３ｃがオフ状態のときの信号記憶容量４２ａ〜４２ｃおよび信号記憶容量４４ａ〜４４ｃに印加される電圧の関係は、静止画像では、次の式（１５）〜式（１７）により表される。
【００８３】
Ｖ１Ｒ１＝Ｖ１Ｒ２      ・・・・・（１５）
Ｖ１Ｇ１＝Ｖ１Ｇ２      ・・・・・（１６）
Ｖ１Ｂ１＝Ｖ１Ｂ２      ・・・・・（１７）
また、トランジスタ４１ａ〜４１ｃのオン抵抗が十分に小さいときには、信号線３１〜３３に印加される赤（Ｒ）、緑（Ｇ）および青（Ｂ）に対応する補正後の電圧ＶＲＲ、ＶＲＧおよびＶＲＢは、それぞれ、式（１８）〜式（２０）により表される。
【００８４】
ＶＲＲ＝Ｖ１Ｒ１＝Ｖ１Ｒ２      ・・・・・（１８）
ＶＲＧ＝Ｖ１Ｇ１＝Ｖ１Ｇ２      ・・・・・（１９）
ＶＲＢ＝Ｖ１Ｂ１＝Ｖ１Ｂ２      ・・・・・（２０）
また、式（１１）〜式（１３）と、式（１８）〜式（２０）とにより、補正後の電圧ＶＲＲ、ＶＲＧおよびＶＲＢは、それぞれ、式（２１）〜式（２３）により表される。
【００８５】
ＶＲＲ＝ｆ１（ＶＲ，ＶＧ，ＶＢ，Ｃ２，ＣＬＣ）      ・・・・・（２１）
ＶＲＧ＝ｆ２（ＶＲ，ＶＧ，ＶＢ，Ｃ２，ＣＬＣ）      ・・・・・（２２）
ＶＲＢ＝ｆ３（ＶＲ，ＶＧ，ＶＢ，Ｃ２，ＣＬＣ）      ・・・・・（２３）
式（２１）〜式（２３）式に基づいて補正された電圧が信号線３１〜３３に印加される。
【００８６】
第２実施形態では、上記のように、表示画素容量４７に印加される、直前のサブフレームの画像信号の電圧に基づいて、信号線３１〜３３のそれぞれに印加される電圧を補正するように構成することによって、表示画素容量４７に印加される直前のサブフレームの画像信号の電圧が、直後に表示するサブフレームの画像信号の電圧に影響を及ぼす場合でも、信号線３１〜３３に印加される電圧を補正することができるので、適切な画像を表示することができる。
【００８７】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００８８】
たとえば、上記第１実施形態および第２実施形態では、バックライト用の光源として発光ダイオード素子（ＬＥＤ）を用いる例を示したが、本発明はこれに限らず、ＬＥＤ以外のバックライト用の光源を用いてもよい。
【００８９】
また、上記第１実施形態および第２実施形態では、信号記憶容量４２ａ〜４２ｃの他方電極４２２ａ〜４２２ｃと、信号記憶容量４４ａ〜４４ｃの他方電極４４２ａ〜４４２ｃと、表示画素容量４７の他方電極４７ｂとを共通電極ＶＣＯＭに接続する例を示したが、本発明はこれに限らず、電位が同じであれば、信号記憶容量４２ａ〜４２ｃの他方電極４２２ａ〜４２２ｃと、信号記憶容量４４ａ〜４４ｃの他方電極４４２ａ〜４４２ｃと、表示画素容量４７の他方電極４７ｂとを共通電極ＶＣＯＭ以外の電極に接続してもよい。
【００９０】
また、上記第１実施形態および第２実施形態では、フィールドシーケンシャル駆動の１フレームを６０Ｈｚで駆動させる例を示したが、本発明はこれに限らず、１フレームを３０Ｈｚで駆動させてもよい。これにより、液晶表示装置の消費電力を小さくすることができる。なお、この場合、トランジスタ４５ａ〜４５ｃにより、ＲＧＢの画像の表示を６０Ｈｚにする。
【図面の簡単な説明】
【００９１】
【図１】本発明の第１実施形態による液晶表示装置の全体構成を示すブロック図である。
【図２】本発明の第１実施形態による画素の構成を示す図である。
【図３】本発明の第１実施形態による液晶表示装置の動作を説明するための図である。
【図４】本発明の第２実施形態による画素の構成を示す図である。
【符号の説明】
【００９２】
２６  バックライト
３１〜３３  信号線
３４  ゲートライン（第１ゲートライン）
３５  ゲートライン（第２ゲートライン）
３６〜３８  ゲートライン（第３ゲートライン）
３９  ゲートライン（第４ゲートライン）
４０、４０ａ  画素
４１ａ〜４１ｃ  トランジスタ（第１トランジスタ）
４２ａ〜４２ｃ  信号記憶容量（第１信号記憶容量）
４３ａ〜４３ｃ  トランジスタ（第２トランジスタ）
４４ａ〜４４ｃ  信号記憶容量（第２信号記憶容量）
４５ａ〜４５ｃ  トランジスタ（第３トランジスタ）
４６  液晶
４７  表示画素容量
４７ａ  一方電極
４７ｂ  他方電極
４８  リセットトランジスタ
４２１ａ〜４２１ｃ  一方電極
４２２ａ〜４２２ｃ  他方電極
４４１ａ〜４４１ｃ  一方電極
４４２ａ〜４４２ｃ  他方電極
【図１】
0005075533.tif 000002
【図２】
0005075533.tif 000003
【図３】
0005075533.tif 000004
【図４】
0005075533.tif 000005