(57)【特許請求の範囲】
【請求項１】
搬送波に変調信号を載せて伝送する被変調波を前記搬送波の搬送周波数の４倍のサンプリング周波数でサンプリングをすることによって第１の多値信号を生成するサンプリング手段と、
前記搬送周波数と同じ周波数の周期関数から前記サンプリングのサンプリング周期毎に標本化された標本値を前記第１の多値信号の振幅値に順番に乗算をすることによって第２の多値信号を生成する乗算手段とを備え、
前記サンプリング手段と前記乗算手段は、
前記被変調波が入力される入力端に少なくとも接続可能な第１の電極と前記第２の多値信号が出力される出力端に少なくとも接続可能な第２の電極とを有するキャパシタを構成要素とし、
前記第１の電極の接続先を前記入力端とし前記第２の電極の接続先を前記出力端と基準電位とする状態を第１の状態とし、
前記第１の電極の接続先を前記出力端とし前記第２の電極の接続先を前記基準電位とする状態を第２の状態とし、
前記第１の電極の接続先を前記基準電位とし前記第２の電極の接続先を前記出力端とする状態を第３の状態とした場合、
前記第１の状態、前記第２の状態、前記第１の状態、前記第３の状態の順に前記サンプリング周期毎に状態を切り替えて、前記第１の状態、前記第２の状態、前記第１の状態、前記第３の状態を１サイクルとした切り替え動作を繰り返す、ミキサ。
【請求項２】
搬送波に変調信号を載せて伝送する被変調波が入力される入力端に少なくとも接続可能な第１の電極と出力端に少なくとも接続可能な第２の電極とを有するキャパシタを備え、
前記第１の電極の接続先を前記入力端とし前記第２の電極の接続先を前記出力端と基準電位とする状態を第１の状態とし、
前記第１の電極の接続先を前記出力端とし前記第２の電極の接続先を前記基準電位とする状態を第２の状態とし、
前記第１の電極の接続先を前記基準電位とし前記第２の電極の接続先を前記出力端とする状態を第３の状態とした場合、
前記第１の状態、前記第２の状態、前記第１の状態、前記第３の状態の順に前記搬送波の搬送周波数の４倍の切替周波数で状態を切り替えて、前記第１の状態、前記第２の状態、前記第１の状態、前記第３の状態を１サイクルとした切り替え動作を繰り返す、ミキサ。
【請求項３】
積分器と、
搬送波に変調信号を載せて伝送する被変調波が入力される入力端に少なくとも接続可能な第１の電極と前記積分器の入力部に少なくとも接続可能な第２の電極とを有するキャパシタと、
基準電位を基準に前記積分器の入力部の電圧を積分した前記積分器の出力信号を所定の閾値と比較したものを出力する量子化器と、
前記量子化器の出力信号をアナログ信号に変換して出力するＤＡ変換器とを備え、
前記第１の電極の接続先を前記基準電位とし前記第２の電極の接続先を前記基準電位とする状態を第１の状態とし、
前記第１の電極の接続先を前記ＤＡ変換器の出力側とし前記第２の電極の接続先を前記積分器の入力部とする状態を第２の状態とし、
前記第１の電極の接続先を前記入力端とし前記第２の電極の接続先を前記基準電位とする状態を第３の状態とし、
前記第１の電極の接続先を前記積分器の入力部とし前記第２の電極の接続先を前記ＤＡ変換器の出力側とする状態を第４の状態とし、
前記第１の状態から前記第２の状態に切り替わる状態を第１の遷移状態とし、
前記第３の状態から前記第２の状態に切り替わる状態を第２の遷移状態とし、
前記第３の状態から前記第４の状態に切り替わる状態を第３の遷移状態とした場合、
前記第１の遷移状態、前記第２の遷移状態、前記第１の遷移状態、前記第３の遷移状態の順に前記搬送波の搬送周波数の４倍の遷移周波数で遷移状態を遷移して、前記第１の遷移状態、前記第２の遷移状態、前記第１の遷移状態、前記第３の遷移状態を１サイクルとした遷移動作を繰り返す、ΔΣ変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ミキサ及びデルタシグマ（ΔΣ）変調器に関し、より詳細には、搬送波に変調信号を載せて伝送する被変調波が入力される場合のミキサ及びΔΣ変調器に関する。
【背景技術】
【０００２】
従来、比較的小型で高精度なＡＤ変換器を実現できる回路として、ΔΣ変調器が知られている。このΔΣ変調器にはいくつかのタイプがあって、一般に、ローパスΔΣ変調器はＡＤ変換したい信号に含まれる最大周波数が低い場合（例えば、その最大周波数がΔΣ変調回路内のスイッチトキャパシタ回路の動作速度の数十分の一以下の場合など）に使用され、バンドパスΔΣ変調器はある程度高い搬送波に載った信号をＡＤ変換するような場合に使用されていた。特許文献１には、バンドパスΔΣ変調器をトランシーバに使用した例が開示されている。
【特許文献１】特表２００２−５２１９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ある搬送波Ｂ（周波数ｆＢ）に信号Ｃ（周波数ｆＣ）を載せて伝送するアナログ入力信号Ａがあるとする（ｆＢ＞ｆＣ）。アナログ入力信号Ａに含まれる信号ＣをバンドパスΔΣ変調器によってＡＤ変換する場合、アナログ入力信号ＡはバンドパスΔΣ変調器によってデジタルデータに変換され、この変換後のデジタルデータはデジタルミキサによって周波数変換される。しかしながら、バンドパスΔΣ変調器は、同じ次数を持つローパスΔΣ変調器に比べて、一般に回路規模が大きい。
【０００４】
一方、上記信号ＣをローパスΔΣ変調器によってＡＤ変換する場合、信号Ａの最大周波数はｆＢであるため、高精度なＡＤ変換をかけるためにオーバーサンプリング比（＝サンプリング周波数／（２×アナログ入力信号の最大周波数））を上げようとすると、その最大周波数より高いサンプリング周波数（例えば、数十倍から数百倍）でサンプリングする必要がある。これを避けるために、アナログ入力信号Ａの周波数をアナログのミキサで下げてからローパスΔΣ変調器に入力されてＡＤ変換が行われることが多い。
【０００５】
しかしながら、従来のアナログミキサは、一般に、ダイオードやトランスなどのアナログ部品で構成されるため、デジタルミキサに比べ回路規模などが増大してしまう。
【０００６】
その結果、ローパスΔΣ変調器は同じ次数のバンドパスΔΣ変調器に比べ回路規模が小さいものの、「従来のアナログミキサとローパスΔΣ変調器」との組み合わせは、「バンドパスΔΣ変調器とデジタルミキサ」との組み合わせに比べ、回路規模が大きくなる場合がある。
【０００７】
そこで、本発明は、搬送波に載った信号をＡＤ変換するための回路を小型化できる、ミキサ及びΔΣ変調器の提供を目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係るミキサは、
搬送波に変調信号を載せて伝送する被変調波を前記搬送波の搬送周波数の少なくとも２を超える倍数のサンプリング周波数でサンプリングをすることによって第１の多値信号を生成するサンプリング手段と、
前記搬送周波数と同じ周波数の周期関数から前記サンプリングのサンプリング周期毎に標本化された標本値を前記第１の多値信号の振幅値に順番に乗算をすることによって第２の多値信号を生成する乗算手段とを備えるものである。
【０００９】
ここで、前記倍数を４とすると好適であり、前記倍数を４とした場合では、前記標本値は、正弦波の変位１，０，−１，０であるとよい。
【００１０】
また、前記倍数を４とした場合において、
前記サンプリング手段と前記乗算手段は、
前記被変調波が入力される入力端に少なくとも接続可能な第１の電極と前記第２の多値信号が出力される出力端に少なくとも接続可能な第２の電極とを有するキャパシタを構成要素とし、
前記第１の電極の接続先を前記入力端とし前記第２の電極の接続先を前記出力端と基準電位とする状態を第１の状態とし、
前記第１の電極の接続先を前記出力端とし前記第２の電極の接続先を前記基準電位とする状態を第２の状態とし、
前記第１の電極の接続先を前記基準電位とし前記第２の電極の接続先を前記出力端とする状態を第３の状態とした場合、
前記第１の状態、前記第２の状態、前記第１の状態、前記第３の状態の順に前記サンプリング周期毎に状態を切り替えて、前記第１の状態、前記第２の状態、前記第１の状態、前記第３の状態を１サイクルとした切り替え動作を繰り返すと好適である。
【００１１】
また、本発明に係るミキサは、
搬送波に変調信号を載せて伝送する被変調波が入力される入力端に少なくとも接続可能な第１の電極と出力端に少なくとも接続可能な第２の電極とを有するキャパシタを備え、
前記第１の電極の接続先を前記入力端とし前記第２の電極の接続先を前記出力端と基準電位とする状態を第１の状態とし、
前記第１の電極の接続先を前記出力端とし前記第２の電極の接続先を前記基準電位とする状態を第２の状態とし、
前記第１の電極の接続先を前記基準電位とし前記第２の電極の接続先を前記出力端とする状態を第３の状態とした場合、
前記第１の状態、前記第２の状態、前記第１の状態、前記第３の状態の順に前記搬送波の搬送周波数の４倍の切替周波数で状態を切り替えて、前記第１の状態、前記第２の状態、前記第１の状態、前記第３の状態を１サイクルとした切り替え動作を繰り返すものでもよい。
【００１２】
また、上記目的を達成するため、本発明に係るΔΣ変調器は、
積分器と、
搬送波に変調信号を載せて伝送する被変調波が入力される入力端に少なくとも接続可能な第１の電極と前記積分器の入力部に少なくとも接続可能な第２の電極とを有するキャパシタと、
基準電位を基準に前記積分器の入力部の電圧を積分した前記積分器の出力信号を所定の閾値と比較したものを出力する量子化器と、
前記量子化器の出力信号をアナログ信号に変換して出力するＤＡ変換器とを備え、
前記第１の電極の接続先を前記基準電位とし前記第２の電極の接続先を前記基準電位とする状態を第１の状態とし、
前記第１の電極の接続先を前記ＤＡ変換器の出力側とし前記第２の電極の接続先を前記積分器の入力部とする状態を第２の状態とし、
前記第１の電極の接続先を前記入力端とし前記第２の電極の接続先を前記基準電位とする状態を第３の状態とし、
前記第１の電極の接続先を前記積分器の入力部とし前記第２の電極の接続先を前記ＤＡ変換器の出力側とする状態を第４の状態とし、
前記第１の状態から前記第２の状態に切り替わる状態を第１の遷移状態とし、
前記第３の状態から前記第２の状態に切り替わる状態を第２の遷移状態とし、
前記第３の状態から前記第４の状態に切り替わる状態を第３の遷移状態とした場合、
前記第１の遷移状態、前記第２の遷移状態、前記第１の遷移状態、前記第３の遷移状態の順に前記搬送波の搬送周波数の４倍の遷移周波数で遷移状態を遷移して、前記第１の遷移状態、前記第２の遷移状態、前記第１の遷移状態、前記第３の遷移状態を１サイクルとした遷移動作を繰り返すと好適である。
【発明の効果】
【００１３】
本発明によれば、搬送波に載った信号をＡＤ変換するための回路を小型化できる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しながら、本発明を実施するための最良の形態の説明を行う。
【００１５】
図１は、本発明の実施例であるΔΣ型ＡＤ変換器２０のブロック図である。ＡＤ変換器２０は、アナログ入力信号Ａを所定の周波数でミキシングするアナログミキサ１０と、アナログミキサ１０によってミキシングされたミキシング後信号が入力されるローパスフィルタ２１と、ローパスフィルタ２１によってフィルタリングされたアナログ信号が入力されるΔΣ変調器２２と、ΔΣ変調器２２によってＡＤ変換されたデジタルデータについてフィルタ処理を行って出力するデジタルフィルタ２３とを備える。ローパスフィルタ２１は、必要に応じて設けられる。ローパスフィルタ２１によって、ΔΣ変調器２２に入力される入力信号の雑音を適正に除去できる。
【００１６】
アナログミキサ１０は、アナログ入力信号Ａをサンプリング周波数ｆＳでサンプリングするサンプリング部１１と、被変調波であるアナログ入力信号Ａに含まれる変調信号を搬送する搬送波Ｂの周波数ｆＢと同一の周波数の周期関数で表される基準信号として正弦波の基準信号を生成可能な正弦波生成器１２と、サンプリング部１１によってサンプリングされたサンプリング信号と正弦波生成器１２によって生成された正弦波とを乗算したミキシング後信号を出力する乗算器１３とを備える。
【００１７】
ΔΣ変調器２２は、例えば１４ビット以上の高分解能を実現するＡＤ変換器アーキテクチャである。入力信号をΔΣ変調器２２で１ビットデジタル信号に変換し、これにデジタルフィルタ処理を施すことにより、高精度なＡＤ変換出力が得られる。例えば、２次ΔΣ型ＡＤ変換器において、オーバサンプリングレシオを５００以上とれば、１６ビット超、数十μＶ以下の分解能は十分に実現可能となる。
【００１８】
ΔΣ変調器２２とデジタルフィルタ２３との間に固定のフィルタ特性を有する固定特性デジタルフィルタを備えてよい。また、固定特性デジタルフィルタでのフィルタ後に一定のデータ間隔の間引き処理（デシメーション）を行ってもよい。特に、固定特性デジタルフィルタとして移動平均フィルタを適用すると、回路規模を抑えた効率的なデシメーション処理を行うことができる。例えば、４ＭＨｚの１ビットデータを全て処理するのは負荷が高いとして、６４分の１の６２．５ｋＨｚにデシメーション処理を行う。
【００１９】
ΔΣ変調器２２は、１ビットのデジタルデータ列を出力する。このデジタルデータ列にデジタルフィルタ２３が移動平均フィルタ処理を行ってマルチビットデータに変換した後に間引き（デシメーション）処理を行うことによって、これ以降の演算の内部処理周波数を下げる。また、これ以降のデジタルフィルタ演算処理量を下げてその後の回路規模を簡単化することができる。この後、デジタルフィルタ２３の出力データに基づいて、不図示の検出ロジック部において、入力信号Ａに含まれる変調信号の値などが検出される。
【００２０】
図２は、アナログミキサ１０の動作を説明するための波形である。サンプリング部１１に入力されるアナログ入力信号Ａは、周波数ｆＢの搬送波に載せて周波数ｆＣの信号Ｃを伝送する信号であるとする（ｆＢ＞ｆＣ）。すなわち、信号Ａは被変調波に相当し、信号Ｃは変調信号に相当する。サンプリング部１１は、アナログ入力信号Ａをサンプリング周波数ｆＳでサンプリングする。サンプリング周波数ｆＳは、搬送波Ｂの周波数ｆＢの４倍に設定されている（ｆＳ＝４ｆＢ）。サンプリング部１１から出力されたサンプリング後の多値信号（multi-level  signal）をＡＳＡＭＰＬＥとする。多値信号ＡＳＡＭＰＬＥは、その振幅値が離散的な値である。
【００２１】
乗算器１３は、正弦波生成器１２によって生成された正弦波の周波数ｆＢ（搬送波Ｂと同じ周波数）で、多値信号ＡＳＡＭＰＬＥをミキシングする。多値信号ＡＳＡＭＰＬＥは周波数ｆＳでサンプリングされているので、多値信号ＡＳＡＭＰＬＥの振幅値は、アナログ入力信号Ａの変位に応じて時間（１／ｆＳ）秒毎に変化する。そこで、乗算器１３において多値信号ＡＳＡＭＰＬＥとミキシングする周波数ｆＢの信号を、連続時間信号ではなく、多値信号ＡＳＡＭＰＬＥに対応するだけの離散時間信号（標本値系列（sampled-data  sequence））に設定する。すなわち、その離散時間信号の標本値と多値信号ＡＳＡＭＰＬＥとを掛け合わせることによって、ミキシングすることが可能になる。
【００２２】
ここで、「ｆＳ＝４ｆＢ」に設定されているので、多値信号ＡＳＡＭＰＬＥには時間（１／ｆＢ）の間に周波数ｆＳでサンプリングした４つのサンプルがあることになる。つまり、周波数ｆＢの基準信号から１／４周期毎に標本化された標本値を多値信号ＡＳＡＭＰＬＥの振幅値に順番に乗算することによって、ミキシングできることになる。これを一般化すれば、サンプリング周波数ｆＳが基準信号の周波数ｆＢのｘ倍に設定されている場合、周波数ｆＢの基準信号から（１／ｘ）周期毎に標本化された標本値を多値信号ＡＳＡＭＰＬＥの振幅値に順番に乗算することによって、ミキシングできることになる。
【００２３】
ここで、４点の標本値の選び方は、１／４周期毎の値であれば任意に選べるが、回路規模を簡易化するため、周波数ｆＢの正弦波の変位で時間的に等間隔な４点として、「１」，「０」，「−１」，「０」の４点を標本値として選択する。すなわち、「１」，「０」，「−１」，「０」の標本値の場合、「１」，「０」，「−１」，「０」以外の標本値の場合に比べ、抵抗分圧などによってその標本値を正確に作り込む必要がない分、回路規模が小さくなるなどの点で有利である。
【００２４】
乗算器１３は、多値信号ＡＳＡＭＰＬＥに、
（１）「１」をかける：多値信号ＡＳＡＭＰＬＥをそのまま出力
（２）「０」をかける：グランド等の基準電位（例えば、０）を出力
（３）「−１」をかける：多値信号ＡＳＡＭＰＬＥの符号を反転した反転信号を出力
（もしくは、基準電位に対して対称な電位を出力）
（４）「０」をかける：グランド等の基準電位（例えば、０）を出力
という順番で４つの出力動作を１サイクルとして繰り返す（周期：１／ｆＢ）。各出力動作は、時間（１／ｆＳ）毎に切り替わる。
【００２５】
乗算器１３の出力は、時間（１／ｆＳ）毎に値が変化するアナログデータ（多値信号）である。乗算器１３の出力されるアナログデータは、必要であれば、ローパスフィルタ（ＬＰＦ）などのフィルタ２１で余分な周波数帯をカットした後に、ΔΣ変調器２２に入力される。ΔΣ変調器２２は、１ビットストリームに変換し、移動平均フィルタなどのデジタルフィルタ２３によるフィルタ処理の後のデジタルデータがＡＤ変換器２０の出力データとして出力される。
【００２６】
図３は、アナログミキサ１０の回路図である。図３の回路によれば、上述のアナログミキサ１０で行われるサンプリングとミキシングの演算を同時に行うことができる。アナログミキサ１０は、入力端から入力されるアナログ入力信号をミキシングしたミキシング後信号を出力端から出力する。アナログミキサ１０は、アナログミキサ１０の入力信号としてアナログ入力信号Ａが入力される入力端子ＩＮと、アナログミキサ１０の出力信号としてミキシング後信号が出力される出力端子ＯＵＴと、入力端子ＩＮと出力端子ＯＵＴとの間にキャパシタ３５とを備える。また、入力端子ＩＮ（入力端子３０ａ）とハイインピーダンスのＺ端子３０ｂと基準電位に接続される基準電位端子３０ｃとにキャパシタ３５の第１の電極を選択的に切り替え接続する切替手段としてのスイッチ３０と、基準電位にキャパシタ３５の第２の電極を接続又は非接続にする切替手段としてのスイッチ３１と、キャパシタ３５の第１の電極とキャパシタ３５の第２の電極とに出力端子ＯＵＴを選択的に切り替え接続する切替手段としてのスイッチ３２とを有する。出力端子ＯＵＴは、ＣＭＯＳ入力オペアンプなどのハイインピーダンスな素子に接続される。
【００２７】
図４は、アナログミキサ１０のスイッチング動作を説明するための図である。図４の（１）（２）（３）（４）（１）（２）（３）（４）・・・の順番に各スイッチのスイッチ動作を繰り返すことによって、乗算器１３における「０，１，０，−１，０，１，０，−１・・・」の上述の乗算を実現できると同時にサンプリング部１１における上述のサンプリング動作も実現することができる。なお、図４の（１）と（３）は同じ回路接続のため、繰り返されるスイッチ動作の状態数は３である。
【００２８】
図４（１）では、基準電位に出力端子ＯＵＴとキャパシタ３５の出力端子ＯＵＴ側電極である第２の電極とを共に接続するとともに、キャパシタ３５を入力信号（入力電圧）で充電する。この状態は、多値信号ＡＳＡＭＰＬＥに「０」をかけることに相当する。
【００２９】
図４（２）では、入力信号とキャパシタ３５との接続を切り離すことによって、キャパシタ３５には切り離した時の入力端子ＩＮの電圧が保存される（サンプリング）。また、キャパシタ３５の入力端子ＩＮ側電極である第１の電極を出力端子ＯＵＴに接続することによって、キャパシタ３５の充電電圧を出力端子ＯＵＴ端子に伝達することができる。この状態は、多値信号ＡＳＡＭＰＬＥに「１」をかけることに相当する。
【００３０】
図４（３）では、再び、基準電位に出力端子ＯＵＴとキャパシタ３５の第２の電極とを共に接続するとともに、キャパシタ３５を入力信号（入力電圧）で充電する。この状態は、図４（１）の接続状態と同じであり、多値信号ＡＳＡＭＰＬＥに「０」をかけることに相当する。
【００３１】
図４（４）では、キャパシタ３５の第１の電極を基準電位に接続し第２の電極を出力端子ＯＵＴに接続することによって、キャパシタ３５の極性を図４（２）と逆にして充電電圧を出力端子ＯＵＴに伝達する。この状態は、多値信号ＡＳＡＭＰＬＥに「−１」をかけることに相当する。
【００３２】
なお、図４の動作を行うことによって、多値信号ＡＳＡＭＰＬＥはキャパシタ３５の第１の電極の電圧変化を表す信号に相当することになり、乗算器１３から出力されるアナログデータの多値信号は出力端子ＯＵＴの電圧変化を表す信号に相当することになる。このようなアナログミキサ１０のスイッチング動作によって、アナログミキサ１０の出力信号は、図１に示したように、必要に応じてローパスフィルタ２１を介して、ΔΣ変調器２２に入力される。
【００３３】
ΔΣ変調器２２の一例を図５に示す。図５は、１次ΔΣ変調器４０のブロック図である。１次ΔΣ変調器４０は、アナログ入力信号から帰還信号を減算したものを出力する減算器４１と、減算器４１の出力信号を積分して出力する積分器４２と、積分器４２の出力信号を所定の閾値と比較したものを出力する比較器（量子化器）４３と、比較器１５の出力信号を単位時間遅延させる遅延素子である遅延器（例えば、Ｄフリップフロップ）４４と、遅延器４４のデジタル出力信号を前記帰還信号としてアナログ信号に変換して出力する１ビットデジタルアナログ変換器（ＤＡＣ）４５とを備える。
【００３４】
図６は、１次ΔΣ変調器４０の回路図である。１次ΔΣ変調器４０は、アナログ入力信号が入力されるスイッチトキャパシタ（キャパシタ５７とその両端に備えられた切替スイッチ５１と切替スイッチ５２とを構成）と、スイッチトキャパシタの出力信号を増幅するオペアンプ５３と積分コンデンサ５４とを備えた積分器と、積分器の出力信号が入力される比較器５５と、比較器５５から出力されるデジタル信号をスイッチトキャパシタの切替スイッチ５１，５２の切替信号に帰還信号として変換する１ビットＤＡ変換器５６とを備える。切替信号ΦＡとΦＢに応じて各切替スイッチはオン／オフすることによって、キャパシタ５７の入力側電極と出力側電極の接続先が選択的に変更する。ΦＡがオンのときΦＢはオフし、ΦＡがオフのときΦＢはオンする。サンプリング用のキャパシタ５７は、切替信号ΦＡのときに、アナログ入力信号をサンプリングし、クロック信号ΦＡの反転信号であるクロック信号ΦＢのときに、１ビットＤＡ変換器５６の出力との差分をとりつつＣＭＯＳオペアンプ５３側と接続される積分器の入力側容量として構成されている。
【００３５】
ところで、上述の図３，４で例示したようなアナログミキサ１０の後段に図５，６に例示したような１次ΔΣ変調器４０を配置することも可能であるが、アナログミキサ１０のキャパシタ３５と１次ΔΣ変調器４０のスイッチトキャパシタ回路のキャパシタ５７を兼用することによって、回路の更なる小規模化を図ることができる。また、その兼用したキャパシタの前後段に配置された切替スイッチのスイッチング制御を後述のように行うことによって、乗算器１３における「０，１，０，−１，０，１，０，−１・・・」の上述の乗算動作とサンプリング部１１における上述のサンプリング動作を同時に実現することができるとともに、その乗算機能とそのサンプリング機能と更にはΔΣ変調器内の入力信号と帰還信号との減算機能との３つの機能を一つのその兼用キャパシタで実現することができる。すなわち、図１で言えば、アナログミキサ１０の機能とΔΣ変調器２２の機能とをまとめた機能を備えた小型の回路を実現できる。
【００３６】
図７は、アナログミキサ１０のキャパシタ３５と１次ΔΣ変調器４０のスイッチトキャパシタ回路のキャパシタ５７とを兼用するキャパシタ６７を備える１次ΔΣ変調器６０の回路図である。１次ΔΣ変調器６０は、１次ΔΣ変調器６０の入力信号としてアナログ入力信号Ａが入力される入力端子ＩＮと、１次ΔΣ変調器６０の出力信号として１ビットデジタル出力信号が出力される出力端子ＯＵＴとを備える。また、１次ΔΣ変調器６０は、アナログ入力信号Ａが入力されるスイッチトキャパシタ（キャパシタ６７とその両端に備えられた切替スイッチ６１と切替スイッチ６２とを構成）と、スイッチトキャパシタの出力信号を増幅するオペアンプ６３と積分コンデンサ６４とを備えた積分器と、積分器の出力信号が入力される比較器６５と、比較器６５から出力されるデジタル信号を帰還信号として変換したアナログ信号をスイッチトキャパシタの切替スイッチ６１，６２の接続端子に供給する１ビットＤＡ変換器６６とを備える。
【００３７】
１次ΔΣ変調器６０の積分器は、オペアンプ６３と、オペアンプ６３の反転入力端子と出力端子との間に挿入された積分コンデンサ６４とを備える。オペアンプ６３の非反転入力端子は、基準電位に接続される。基準電位は、グランドでも、所定の正電位（例えば、オペアンプ６３の電源電圧の２分の１の電圧）でもよい。
【００３８】
切替スイッチ６１は、オペアンプ６３の反転入力端子に接続される端子６１ａと、入力端子ＩＮ（入力端子６１ｂ）と、オペアンプ６３の非反転入力端子と同じ電位の基準電位に接続される端子６１ｃと、１ビットＤＡ変換器６６の出力側に接続される端子６１ｄとの４つの端子に、キャパシタ６７の第１の電極を選択的に切り替え接続する切替手段である。また、切替スイッチ６２は、オペアンプ６３の反転入力端子に接続される端子６２ａと、オペアンプ６３の非反転入力端子と同じ電位の基準電位に接続される端子６２ｂと、１ビットＤＡ変換器６６の出力側に接続される端子６２ｃとの３つの端子に、キャパシタ６７の第２の電極を選択的に切り替え接続する切替手段である。
【００３９】
図８は、１次ΔΣ変調器６０の動作を説明するための図である。図８に示した奇数番号（１）（３）（５）（７）の回路接続状態によって、アナログ入力信号の上述のサンプリング動作を実現し、図８に示した偶数番号（２）（４）（６）（８）の回路接続状態によって、アナログ入力信号の上述の乗算動作を実現しつつアナログ入力信号と１ビットＤＡ変換器６６の出力との差分をとって積分する動作を実現している。なお、図８の（２）と（４）と（６）は同じ回路接続のため、また、図８の（３）と（７）は同じ回路接続のため、繰り返さるスイッチ動作の状態数は４である。
【００４０】
図８（１）（５）では、キャパシタ６７の入力端子ＩＮ側電極である第１の電極を基準電位に接続するとともにキャパシタ６７のオペアンプ６３の反転入力端子側の電極である第２の電極を基準電位に接続することによって、基準電位をサンプリングする。そして、図８（２）（６）では、第１の電極を端子６１ｄに接続するとともに第２の電極を端子６２ａに接続することによって、図８（１）（５）においてサンプリングされたサンプリング値と１ビットＤＡ変換器６６の出力値との差分を積分する。（１）から（２）への遷移状態（ａ）及び（５）から（６）への遷移状態（ａ）は、多値信号ＡＳＡＭＰＬＥに「０」の乗算をした後に積分を行うことに相当する。
【００４１】
図８（３）では、第１の電極を入力端子ＩＮに接続するとともに第２の電極を端子６２ｂに接続することによって、アナログ入力信号の入力電位をサンプリングする。そして、図８（４）では、第１の電極を端子６１ｄに接続するとともに第２の電極を６２ａに接続することによって、図８（３）においてサンプリングされたサンプリング値と１ビットＤＡ変換器６６の出力値との差分を積分する。（３）から（４）への遷移状態（ｂ）は、多値信号ＡＳＡＭＰＬＥに「１」の乗算をした後に積分を行うことに相当する。
【００４２】
図８（７）では、第１の電極を入力端子ＩＮに接続するとともに第２の電極を端子６２ｂに接続することによって、アナログ入力信号の入力電位をサンプリングする。そして、図８（８）では、第１の電極を端子６１ａに接続するとともに第２の電極を６２ｃに接続することによって、キャパシタ６７を図８（４）と逆の極性で接続し、図８（７）においてサンプリングされたサンプリング値と１ビットＤＡ変換器６６の出力値との差分を積分する。（７）から（８）への遷移状態（ｃ）は、多値信号ＡＳＡＭＰＬＥに「−１」の乗算をした後に積分を行うことに相当する。
【００４３】
したがって、図８の遷移状態（ａ）（ｂ）（ａ）（ｃ）（ａ）（ｂ）（ａ）（ｃ）・・・の順番に各スイッチのスイッチ動作を繰り返すことによって、サンプリング部１１における上述のサンプリング動作と乗算器１３における「０，１，０，−１，０，１，０，−１・・・」の上述の乗算を実現できるとともに、ΔΣ変調器の動作も実現することができる。なお、各遷移状態は、時間（１／ｆＳ）毎に遷移する（ｆＳ＝４ｆＢ）。
【００４４】
なお、上述したように、ΔΣ変調器６０から出力される１ビットのデジタルデータ列は、デジタルフィルタ２３によってフィルタ処理されて、デジタルフィルタ２３の出力データに基づいて検出ロジック部において、入力信号Ａに含まれる変調信号Ｃの値がＡＤ変換されて検出され得る。
【００４５】
したがって、図６に示す１次ΔΣ変調器４０のスイッチトキャパシタの電極の接続先を追加するとともに、図８に示す繰り返し動作をさせることによって、図７に示す１次ΔΣ変調器６０は、アナログミキサ１０の機能とΔΣ変調器２２の機能とを融合させた機能を持たせることができる。また、アナログミキサ１０の機能をΔΣ変調器２２の機能とを融合させたローパスΔΣ変調器６０は、「ダイオードやトランスなどが使用される従来のアナログミキサとローパスΔΣ変調器とを組み合わせた構成」や「バンドパスΔΣ変調器とデジタルミキサとを組み合わせた構成」に比べ、回路規模を小型化することができる。特に、サンプリング周波数ｆＳと搬送波の搬送周波数ｆＢの比を４：１にすることによって、スイッチトキャパシタ回路の簡単な動作でアナログミキサを構成できる結果、回路規模を大幅に小さくできるとともに、ΔΣ変調器と組み合わせることでアナログミキサとΔΣ変調器を一体化して回路規模を小型化できる。
【００４６】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【００４７】
例えば、回路規模を簡単化するため「ｆＳ＝４ｆＢ」に設定した実施例を詳細に示したが、倍数は４に限らず２を超える倍数でもよい。この場合、抵抗分圧や他の演算回路などによって上述の標本値を正確に作り込む必要があるものの、「ｆＳ＝４ｆＢ」に設定した場合と同様の効果が得られる。
【００４８】
また、周期関数で表される基準信号として正弦波を例示したが、方形波、三角波、ノコギリ波又はこれらの類似の波形でもよい。
【００４９】
また、１次ΔΣ変調器を例示したが、２次又はそれ以上の高次のデルタシグマ変調器でも同様の構成で同様の制御を行うことによって同様の効果が得られる。
【００５０】
図９は、２次ΔΣ変調器７０の動作を説明するための図である。２次ΔΣ変調器７０は、図７，８の１次ΔΣ変調器６０の構成に加え、１段目の積分器のオペアンプ６３の出力信号が入力されるスイッチトキャパシタ（キャパシタ７７とその両端に備えられた切替スイッチ７１と切替スイッチ７２とを構成）と、スイッチトキャパシタの出力信号を増幅するオペアンプ７３と積分コンデンサ７４とを備えた積分器と、１ビットＤＡ変換器６６の出力信号から出力される帰還信号としてのアナログ信号を所定の乗数で乗算して切替スイッチ７１の接続端子に供給する乗算器７８とを、オペアンプ６３と比較器６５との間に備える。
【００５１】
切替スイッチ７１は、オペアンプ６３の出力端子に接続される端子７１ａと、乗算器７８の出力側に接続される端子７１ｂとの２つの端子に、キャパシタ７７の第１の電極を選択的に切り替え接続する切替手段である。また、切替スイッチ７２は、オペアンプ７３の反転入力端子に接続される端子７２ａと、オペアンプ６３，７３の非反転入力端子と同じ電位の基準電位に接続される端子７２ｂとの２つの端子に、キャパシタ７７の第２の電極を選択的に切り替え接続する切替手段である。
【００５２】
１次ΔΣ変調器７０の動作については、図８と同様であるためその説明を簡略するが、図９の遷移状態（ａ）（ｂ）（ａ）（ｃ）（ａ）（ｂ）（ａ）（ｃ）・・・の順番に各スイッチのスイッチ動作を繰り返すことによって、サンプリング部１１における上述のサンプリング動作と乗算器１３における「０，１，０，−１，０，１，０，−１・・・」の上述の乗算を実現できるとともに、ΔΣ変調器の動作も実現することができる。なお、各遷移状態は、時間（１／ｆＳ）毎に遷移する（ｆＳ＝４ｆＢ）。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施例であるΔΣ型ＡＤ変換器２０のブロック図である。
【図２】アナログミキサ１０の動作を説明するための波形である。
【図３】アナログミキサ１０の回路図である。
【図４】アナログミキサ１０のスイッチング動作を説明するための図である。
【図５】１次ΔΣ変調器４０のブロック図である。
【図６】１次ΔΣ変調器４０の回路図である。
【図７】アナログミキサ１０のキャパシタ３５と１次ΔΣ変調器４０のスイッチトキャパシタ回路のキャパシタ５７とを兼用するキャパシタ６７を備える１次ΔΣ変調器６０の回路図である。
【図８】１次ΔΣ変調器６０の動作を説明するための図である。
【図９】２次ΔΣ変調器７０の動作を説明するための図である。
【符号の説明】
【００５４】
１０  アナログミキサ
１１  サンプリング部
１２  正弦波生成器
１３  乗算器
２０  ΔΣ型ＡＤ変換器
２２  ΔΣ変調器
３０，３１，３２，５１，５２，６１，６２，７１，７２  切替スイッチ
３５，５７，６７、７７  キャパシタ
４０，６０，７０  ΔΣ変調器
【図１】
0004978549.tif 000002
【図２】
0004978549.tif 000003
【図３】
0004978549.tif 000004
【図４】
0004978549.tif 000005
【図５】
0004978549.tif 000006
【図６】
0004978549.tif 000007
【図７】
0004978549.tif 000008
【図８】
0004978549.tif 000009
【図９】
0004978549.tif 000010