(57)【特許請求の範囲】
【請求項１】
所要周波数で４分の１波長の電気長を有しており、一端が第１の入出力端子と接続されている第１の高周波線路と、一端が上記第１の高周波線路の他端と接続されており、高周波において等価的に抵抗とみなされるオン状態又は等価的に容量とみなされるオフ状態に遷移する第１のスイッチング素子と、一端が上記第１のスイッチング素子の他端と接続され、他端がグランドと接続されており、上記オン状態又は上記オフ状態に遷移する第２のスイッチング素子と、所要周波数で４分の１波長の電気長を有しており、一端が上記第１のスイッチング素子の他端と接続され、他端が第２の入出力端子と接続されている第２の高周波線路と、所要周波数で４分の１波長の電気長を有しており、一端が上記第１の高周波線路の他端と接続され、他端が第３の入出力端子と接続されている第３の高周波線路と、一端が上記第３の高周波線路の他端と接続され、他端がグランドと接続されており、上記オン状態又は上記オフ状態に遷移する第３のスイッチング素子とを備えた高周波スイッチ。
【請求項２】
第１のスイッチング素子、第２のスイッチング素子及び第３のスイッチング素子のうちの少なくとも１つは、２つ以上のスイッチング素子の多段直列接続構成であることを特徴とする請求項１記載の高周波スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、広帯域で、高耐電力、かつ、低損失な特性を有する高周波スイッチに関するものである。
【背景技術】
【０００２】
例えば、以下の特許文献１に開示されている高周波スイッチは、入力端子と第１の出力端子との間にシリーズ及びシャントに接続された２つの電界効果トランジスタ（ＦＥＴ）と、入力端子と第２の出力端子との間に所要周波数で４分の１波長の電気長を有する高周波線路及びシャント接続されたＦＥＴとを備えた１極２投のスイッチである。
従来の高周波スイッチでは、第２の出力端子を通過端子とするとき、ＦＥＴに殆ど電流が流れないため、スイッチの耐電力を増加させることができる。
しかしながら、上記のような構成で高周波スイッチを構成すると、第１の出力端子を通過端子とするときに、４分の１波長線路が持つ周波数選択性のために、その通過帯域が制限されることになる。
【０００３】
【特許文献１】特開２００７−１６６５９６号公報（段落番号［０００７］から［００１７］、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の高周波スイッチは以上のように構成されているので、スイッチの耐電力を増加させることができるが、第１の出力端子を通過端子とするときに、４分の１波長線路が持つ周波数選択性のために、その通過帯域が制限されることになる。このため、広帯域に亘って低損失な特性を実現することが困難であるなどの課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、広帯域に亘って低損失な特性を実現することができる高周波スイッチを得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る高周波スイッチは、所要周波数で４分の１波長の電気長を有しており、一端が第１の入出力端子と接続されている第１の高周波線路と、一端が第１の高周波線路の他端と接続されている第１のスイッチング素子と、一端が第１のスイッチング素子の他端と接続され、他端がグランドと接続されている第２のスイッチング素子と、所要周波数で４分の１波長の電気長を有しており、一端が第１のスイッチング素子の他端と接続され、他端が第２の入出力端子と接続されている第２の高周波線路と、所要周波数で４分の１波長の電気長を有しており、一端が第１の高周波線路の他端と接続され、他端が第３の入出力端子と接続されている第３の高周波線路と、一端が第３の高周波線路の他端と接続され、他端がグランドと接続されている第３のスイッチング素子とを備えるようにしたものである。
【発明の効果】
【０００７】
この発明によれば、広帯域に亘って低損失な特性を実現することができる効果がある。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１はこの発明の実施の形態１による高周波スイッチを示す構成図である。
図において、高周波スイッチは高周波信号の入出力端子として、入出力端子１ａ（第１の入出力端子）、入出力端子１ｂ（第２の入出力端子）及び入出力端子１ｃ（第３の入出力端子）を備えている。
第１の高周波線路である高周波線路２ａは所要周波数で４分の１波長の電気長を有しており、一端が入出力端子１ａと接続されている。
第１のスイッチング素子であるＦＥＴ３ａ（電界効果トランジスタ）は一端（ドレイン端子又はソース端子）が高周波線路２ａの他端と接続されており、ドレイン電圧及びソース電圧と同電位の電圧が制御信号端子に印加されると、高周波において等価的に抵抗（以下、「オン抵抗」と称する）とみなすことが可能なオン状態になり、ピンチオフ電圧以下の直流信号が制御信号端子に印加されると、高周波において等価的に容量（以下、「オフ容量」と称する）とみなすことが可能なオフ状態に遷移する。
【０００９】
第２のスイッチング素子であるＦＥＴ３ｂは一端（ドレイン端子又はソース端子）がＦＥＴ３ａの他端と接続され、他端（ソース端子又はドレイン端子）がグランド４ａと接続されており、ＦＥＴ３ａと同様なオン状態又はオフ状態に遷移する。
第２の高周波線路である高周波線路２ｂは所要周波数で４分の１波長の電気長を有しており、一端がＦＥＴ３ａの他端と接続され、他端が入出力端子１ｂと接続されている。
【００１０】
第３の高周波線路である高周波線路２ｃは所要周波数で４分の１波長の電気長を有しており、一端が高周波線路２ａの他端と接続され、他端が入出力端子１ｃと接続されている。
第３のスイッチング素子であるＦＥＴ３ｃは一端が高周波線路２ｃの他端と接続され、他端がグランド４ｂと接続されており、ＦＥＴ３ａと同様なオン状態又はオフ状態に遷移する。
【００１１】
次に動作について説明する。
ＦＥＴ３ａ，３ｂ，３ｃは、ドレイン電圧及びソース電圧と同電位の電圧が制御信号端子に印加されるとオン状態になり、ピンチオフ電圧以下の直流信号が制御信号端子に印加されると、オフ状態に遷移になる。
図２はＦＥＴ３ａ，３ｃがオン状態であり、ＦＥＴ３ｂがオフ状態であるときの等価回路（第１の状態の等価回路）を示している。
図２において、オン抵抗５ａはＦＥＴ３ａのオン抵抗、オン抵抗５ｃはＦＥＴ３ｃのオン抵抗、オフ容量６ｂはＦＥＴ３ｂのオフ容量である。
このとき、入出力端子１ａと入出力端子１ｂが通過状態となり、入出力端子１ａと入出力端子１ｃが遮断状態となる。
【００１２】
図３はＦＥＴ３ａ，３ｃがオフ状態であり、ＦＥＴ３ｂがオン状態であるときの等価回路（第２の状態の等価回路）を示している。
図３において、オフ容量６ａはＦＥＴ３ａのオフ容量、オフ容量６ｃはＦＥＴ３ｃのオフ容量、オン抵抗５ｂはＦＥＴ３ｂのオン抵抗である。
このとき、入出力端子１ａと入出力端子１ｂが遮断状態となり、入出力端子１ａと入出力端子１ｃが通過状態となる。
【００１３】
図４は高周波線路２ａ及び高周波線路２ｃの特性インピーダンスを系のインピーダンスの１／２とし、高周波線路２ｂの特性インピーダンスを系のインピーダンスと同じとしたときの実施の形態１による高周波スイッチの第１の状態における規格化周波数と通過振幅の関係を示している。また、従来の高周波スイッチの規格化周波数と通過振幅の関係も併せて示している。
図４から明らかなように、この実施の形態１による高周波スイッチは、従来の高周波スイッチと比べて、広帯域に亘って低損失な特性を実現することができる条件があることが分かる。
例えば、所要帯域が規格化周波数で０．３〜１．７に設定された場合、従来の高周波スイッチでは、最大で約３ｄＢの損失になるのに対して、この実施の形態１による高周波スイッチでは、約１ｄＢまで損失が軽減されている。
【００１４】
以上で明らかなように、この実施の形態１によれば、一端が入出力端子１ａと接続されている高周波線路２ａと、一端が高周波線路２ａの他端と接続されているＦＥＴ３ａと、一端がＦＥＴ３ａの他端と接続され、他端がグランド４ａと接続されているＦＥＴ３ｂと、一端がＦＥＴ３ａの他端と接続され、他端が入出力端子１ｂと接続されている高周波線路２ｂと、一端が高周波線路２ａの他端と接続され、他端が入出力端子１ｃと接続されている高周波線路２ｃと、一端が高周波線路２ｃの他端と接続され、他端がグランド４ｂと接続されているＦＥＴ３ｃとを備えるように構成したので、広帯域に亘って低損失な特性を実現することができる効果を奏する。
即ち、高周波線路１ａ及び高周波線路１ｃを備えることで、高周波線路１ｂが持つ周波数選択性を軽減することができるので、高周波スイッチの低損失化と広帯域化を図ることができる。
【００１５】
なお、この実施の形態１では、高周波線路２ａ及び高周波線路２ｃの特性インピーダンスを系のインピーダンスの１／２とし、高周波線路２ｂの特性インピーダンスを系のインピーダンスと同じとしているものについて示したが、高周波線路２ａ，２ｂ，２ｃの特性インピーダンスを任意に選ぶことによっても同様の効果を得ることが可能である。
【００１６】
実施の形態２．
図５はこの発明の実施の形態２による高周波スイッチを示す構成図である。
図において、高周波スイッチは高周波信号の入出力端子として、入出力端子１１ａ（第１の入出力端子）、入出力端子１１ｂ（第２の入出力端子）及び入出力端子１１ｃ（第３の入出力端子）を備えている。
第１の高周波線路である高周波線路１２ａは所要周波数で４分の１波長の電気長を有しており、一端が入出力端子１１ａと接続されている。
第１のスイッチング素子であるＦＥＴ１３ａは一端（ドレイン端子又はソース端子）が高周波線路１２ａの他端と接続されており、ドレイン電圧及びソース電圧と同電位の電圧が制御信号端子に印加されるとオン状態になり、ピンチオフ電圧以下の直流信号が制御信号端子に印加されるとオフ状態に遷移する。
【００１７】
第２の高周波線路である高周波線路１２ｂは所要周波数で４分の１波長の電気長を有しており、一端がＦＥＴ１３ａの他端と接続され、他端が入出力端子１１ｂと接続されている。
第３の高周波線路である高周波線路１２ｃは所要周波数で４分の１波長の電気長を有しており、一端が高周波線路１２ａの他端と接続され、他端が入出力端子１１ｃと接続されている。
第２のスイッチング素子であるＦＥＴ１３ｂは一端が高周波線路１２ｃの他端と接続され、他端がグランド１４と接続されており、ＦＥＴ１３ａと同様なオン状態又はオフ状態に遷移する。
【００１８】
次に動作について説明する。
ＦＥＴ１３ａ，１３ｂは、ドレイン電圧及びソース電圧と同電位の電圧が制御信号端子に印加されるとオン状態になり、ピンチオフ電圧以下の直流信号が制御信号端子に印加されると、オフ状態に遷移になる。
図６はＦＥＴ１３ａ，１３ｂがオン状態であるときの等価回路（第１の状態の等価回路）を示している。
図６において、オン抵抗１５ａはＦＥＴ１３ａのオン抵抗、オン抵抗１５ｂはＦＥＴ１３ｂのオン抵抗である。
このとき、入出力端子１１ａと入出力端子１１ｂが通過状態となり、入出力端子１１ａと入出力端子１１ｃが遮断状態となる。
【００１９】
図７はＦＥＴ１３ａ，１３ｂがオフ状態であるときの等価回路（第２の状態の等価回路）を示している。
図７において、オフ容量１６ａはＦＥＴ１３ａのオフ容量、オフ容量１６ｂはＦＥＴ１３ｂのオフ容量である。
このとき、入出力端子１１ａと入出力端子１１ｂが遮断状態となり、入出力端子１１ａと入出力端子１１ｃが通過状態となる。
【００２０】
この実施の形態２によれば、上記実施の形態１と同様の効果が得られるほかに、使用されるＦＥＴ１３ａ，１３ｂが、常に同じ状態（第１の状態では共にオン状態、第２の状態では共にオフ状態）であるので、ＦＥＴ１３ａ，１３ｂの制御回路を単一にして、回路の簡易化を図ることができる効果が得られる。
【００２１】
実施の形態３．
上記実施の形態１では、ＦＥＴ３ａ，３ｂ，３ｃが実装されているものについて示したが、ＦＥＴ３ａ，３ｂ，３ｃのうちの少なくとも１つが、２つ以上のＦＥＴの多段直列接続構成であるようにしてもよい。
図８は、ＦＥＴ３ａ，３ｃを２つのＦＥＴを直列に接続して構成している例を示している。
この場合、ＦＥＴ３ａとＦＥＴ３ｃを通過状態としたときに、ＦＥＴ３ａ，３ｃを構成する各ＦＥＴ（１つのＦＥＴ）に印加される電圧が、図１のように、ＦＥＴ３ａ，３ｃが１つのＦＥＴだけで構成される場合の印加電圧の１／２になるため、スイッチの高耐電力化に有利である。
【００２２】
ここでは、図１のＦＥＴ３ａ，３ｃが２つ以上のＦＥＴの多段直列接続構成であるものについて示したが、図５のＦＥＴ１３ａ，１３ｂの少なくとも１つが、２つ以上のＦＥＴの多段直列接続構成であってもよい。
【００２３】
実施の形態４．
上記実施の形態１〜３では、スイッチング素子がＦＥＴである例を示したが、スイッチング素子がＦＥＴであるものに限るものではなく、例えば、スイッチング素子がＰＩＮダイオード、バラクタダイオードやＭＥＭＳスイッチであってもよい。
【図面の簡単な説明】
【００２４】
【図１】この発明の実施の形態１による高周波スイッチを示す構成図である。
【図２】ＦＥＴ３ａ，３ｃがオン状態であり、ＦＥＴ３ｂがオフ状態であるときの等価回路を示す説明図である。
【図３】ＦＥＴ３ａ，３ｃがオフ状態であり、ＦＥＴ３ｂがオン状態であるときの等価回路を示す説明図である。
【図４】高周波スイッチの第１の状態における規格化周波数と通過振幅の関係を示す説明図である。
【図５】この発明の実施の形態２による高周波スイッチを示す構成図である。
【図６】ＦＥＴ１３ａ，１３ｂがオン状態であるときの等価回路を示す説明図である。
【図７】ＦＥＴ１３ａ，１３ｂがオフ状態であるときの等価回路を示す説明図である。
【図８】ＦＥＴの多段直列接続構成例を示す説明図である。
【符号の説明】
【００２５】
１ａ  入出力端子（第１の入出力端子）、１ｂ  入出力端子（第２の入出力端子）、１ｃ  入出力端子（第３の入出力端子）、２ａ  高周波線路（第１の高周波線路）、２ｂ  高周波線路（第２の高周波線路）、２ｃ  高周波線路（第３の高周波線路）、３ａ  ＦＥＴ（第１のスイッチング素子）、３ｂ  ＦＥＴ（第２のスイッチング素子）、３ｃ  ＦＥＴ（第３のスイッチング素子）、４ａ，４ｂ  グランド、５ａ，５ｂ，５ｃ  オン抵抗、６ａ，６ｂ，６ｃ  オフ容量、１１ａ  入出力端子（第１の入出力端子）、１１ｂ  入出力端子（第２の入出力端子）、１１ｃ  入出力端子（第３の入出力端子）、１２ａ  高周波線路（第１の高周波線路）、１２ｂ  高周波線路（第２の高周波線路）、１２ｃ  高周波線路（第３の高周波線路）、１３ａ  ＦＥＴ（第１のスイッチング素子）、１３ｂ  ＦＥＴ（第２のスイッチング素子）、１４  グランド、１５ａ，１５ｂ  オン抵抗、１６ａ，１６ｂ  オフ容量。
【図１】
0004942628.tif 000002
【図２】
0004942628.tif 000003
【図３】
0004942628.tif 000004
【図４】
0004942628.tif 000005
【図５】
0004942628.tif 000006
【図６】
0004942628.tif 000007
【図７】
0004942628.tif 000008
【図８】
0004942628.tif 000009