(57)【特許請求の範囲】
【請求項１】
複数の画素からなる表示領域を有し、当該表示領域に対する１回の画像書き込み工程において各画素の色が一方の色から他方の色にのみ書き換えられる表示手段と、
前記表示領域において指定手段により指定された始点から終点に至るまでの軌跡の位置を検出する検出手段と、
前記表示領域において始点が指定されてから終点が指定されるまでの期間にわたっては、前記検出手段によって検出された軌跡の位置から第１の距離の範囲内にある第１の色の画素群の色を、当該第１の色とは異なる第２の色に書き換える第１の書き換え手段と、
前記指定手段により終点が指定された後に、前記検出手段によって検出された軌跡の位置から、前記第１の距離と同じ又は異なる第２の距離の範囲内にあり、当該軌跡が検出されたときに前記第２の色であった画素群のうち少なくとも一部の画素の色を、前記軌跡が延びる方向に沿って前記第１の色に書き換える第２の書き換え手段と
を備えることを特徴とする表示装置。
【請求項２】
複数の画素からなる表示領域を有し、当該表示領域に対する１回の画像書き込み工程において各画素の色が一方の色から他方の色にのみ書き換えられる表示手段と、
前記表示領域において指定された始点から終点に至るまでの軌跡の位置を検出する検出手段と、
前記表示領域において始点が指定されてから終点が指定されるまでの期間にわたっては、前記検出手段によって検出された軌跡の位置に対応する画素のうち、第１の色の画素の色を、当該第１の色とは異なる第２の色に書き換える第１の書き換え手段と、
前記表示領域において終点が指定された後に、前記検出手段によって検出された軌跡の位置に対応する画素群のうち、当該画素群の外縁に接しており、当該軌跡が検出されたときに前記第２の色であった画素の色を前記第１の色に書き換えるか、または、前記検出手段によって検出された軌跡の位置に対応する画素群に接する画素のうち、前記第２の色の画素の色を前記第１の色に書き換える第２の書き換え手段と
を備えることを特徴とする表示装置。
【請求項３】
複数の画素からなる表示領域を有し、当該表示領域に対する１回の画像書き込み工程において各画素の色が一方の色から他方の色にのみ書き換えられる表示手段と、
前記表示領域において指定された始点から終点に至るまでの軌跡の位置を検出する検出手段と、
前記表示領域において始点が指定されてから終点が指定されるまでの期間にわたっては、前記検出手段によって検出された軌跡の位置に対応する画素群のうち、第１の色の画素の色を、当該第１の色とは異なる第２の色に書き換える第１の書き換え手段と、
前記表示領域において終点が指定された後に、前記検出手段によって検出された軌跡の位置に対応する画素群のうち、当該軌跡が検出されたときに前記第２の色であった画素の色を前記第１の色に書き換える第２の書き換え手段と
を備えることを特徴とする表示装置。
【請求項４】
前記表示領域には、背景に対して当該背景の色とは異なる色で画が描かれており、
前記第１の書き換え手段及び第２の書き換え手段は、前記背景の色を前記第１の色とし、前記画の色を前記第２の色として、画素の色を書き換える
ことを特徴とする請求項１〜３のいずれか１に記載の表示装置。
【請求項５】
前記第１の書き換え手段及び第２の書き換え手段は、前記表示領域において指定された始点の位置に対応する画素の色を前記第１の色とし、当該第１の色とは異なる色を前記第２の色として、画素の色を書き換える
ことを特徴とする請求項１〜３のいずれか１に記載の表示装置。
【請求項６】
複数の画素からなる表示領域を有し、当該表示領域に対する１回の画像書き込み工程において各画素の色が一方の色から他方の色にのみ書き換えられる表示手段を備えるコンピュータを、
前記表示領域において指定手段により指定された始点から終点に至るまでの軌跡の位置を検出する検出手段と、
前記表示領域において始点が指定されてから終点が指定されるまでの期間にわたっては、前記検出手段によって検出された軌跡の位置から第１の距離の範囲内にある第１の色の画素群の色を、当該第１の色とは異なる第２の色に書き換える第１の書き換え手段と、
前記指定手段により終点が指定された後に、前記検出手段によって検出された軌跡の位置から、前記第１の距離と同じ又は異なる第２の距離の範囲内にあり、当該軌跡が検出されたときに前記第２の色であった画素群のうち少なくとも一部の画素の色を、前記軌跡が延びる方向に沿って前記第１の色に書き換える第２の書き換え手段と
して機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素の色を書き換えて画像を表示する技術に関する。
【背景技術】
【０００２】
電気泳動ディスプレイ（Electrophoresis Display：以下、ＥＰＤという）と呼ばれる表示装置の開発が行われている。ＥＰＤにおいては、格子状に配列された画素電極と共通電極の間に複数のマイクロカプセルが配置されている。このマイクロカプセルは、着色した帯電粒子を分散させた有機溶媒等の液体が内部に封入されたものであり、電気泳動素子として機能する。ＥＰＤは、上述の画素電極と共通電極とで形成される電界を変化させることにより、帯電粒子をマイクロカプセル内で移動させて表示を行うというものである。
【０００３】
ＥＰＤの駆動方式として、アクティブマトリックス方式が知られている。アクティブマトリックス方式とは、それぞれの画素毎に用意されたトランジスタを使用して画素を制御する方式である。アクティブマトリックス型のＥＰＤとしては、低温ポリシリコン膜を用いたＴＦＴ（thin film transistor：薄膜トランジスタ）などで形成されたアクティブマトリックス型素子のアレイを多数の電気泳動素子で覆ったものなどがある。このようなアクティブマトリックス型ＥＰＤにおいて、画像の一部を書き換えようとする場合、各画素にトランジスタを備えているため、理論的には、部分書き換えを画素単位で行うことができる。しかし、電気泳動素子を駆動するために要する電圧とトランジスタが耐え得る電圧とが近いということや、一つの表示面につき一つの共通電極を用いているという事情から、アクティブマトリックス型ＥＰＤには、１回の画像書き込み工程において、ある画素を白から黒へ書き換えると同時に他の画素を黒から白へ書き換えることができないという制約がある。
【０００４】
ところで、ＥＰＤに表示された画像の上に、更に別の画像を書き加えていくというような利用形態がある。例えば、ＥＰＤをタッチパネルとして構成しておき、ＥＰＤの表示領域を利用者がペンでなぞると、既にＥＰＤに表示されていた画像の上に、そのペン先の軌跡を重ねて表示するというような、いわゆる手書きの画像を表示するような形態である。特許文献１〜５には、このような手書きの画像を表示するための技術が開示されている。
【特許文献１】特開２０００−４７２６６号公報
【特許文献２】特開２００４−４５５１８号公報
【特許文献３】特開２００５−２０８３１０号公報
【特許文献４】特開２００７−３２２６１７号公報
【特許文献５】特開平８−１６１１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
例えば図１７（ａ）に示すように、ＥＰＤの表示領域において、白色の背景に対して黒色の図形の画Ｇ１，Ｇ２が表示されているときに、図１７（ｂ）に示すような形状の軌跡Ｇ３を手書きした場合を想定する。この場合、軌跡Ｇ３を図形の画と同じ黒色で表示すると、図形の画Ｇ１，Ｇ２と軌跡Ｇ３とが重なっている部分については、その軌跡の形状を判別することができなくなる。また、このような軌跡を表示する場合には、ユーザの手書き動作により表示領域上の位置が指定されると、直ちにその軌跡を表示することが望ましい。
【０００６】
本発明は、上述した背景に鑑みてなされたものであり、表示領域に対する１回の画像書き込み工程において各画素の色が一方の色から他方の色にのみ書き換えられるという制約の下で、表示領域において指定された位置の軌跡とその軌跡以外の画像とを利用者が判別しやすくするとともに、表示領域に対する位置の指定に応じて直ちにその軌跡を表示することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するため、本発明に係る表示装置は、複数の画素からなる表示領域を有し、当該表示領域に対する１回の画像書き込み工程において各画素の色が一方の色から他方の色にのみ書き換えられる表示手段と、前記表示領域において指定手段により指定された始点から終点に至るまでの軌跡の位置を検出する検出手段と、前記表示領域において始点が指定されてから終点が指定されるまでの期間にわたっては、前記検出手段によって検出された軌跡の位置から第１の距離の範囲内にある第１の色の画素群の色を、当該第１の色とは異なる第２の色に書き換える第１の書き換え手段と、前記指定手段により終点が指定された後に、前記検出手段によって検出された軌跡の位置から、前記第１の距離と同じ又は異なる第２の距離の範囲内にあり、当該軌跡が検出されたときに前記第２の色であった画素群のうち少なくとも一部の画素の色を、前記軌跡が延びる方向に沿って前記第１の色に書き換える第２の書き換え手段とを備えることを特徴とする。
【０００８】
また、本発明に係る表示装置は、複数の画素からなる表示領域を有し、当該表示領域に対する１回の画像書き込み工程において各画素の色が一方の色から他方の色にのみ書き換えられる表示手段と、前記表示領域において指定された始点から終点に至るまでの軌跡の位置を検出する検出手段と、前記表示領域において始点が指定されてから終点が指定されるまでの期間にわたっては、前記検出手段によって検出された軌跡の位置に対応する画素のうち、第１の色の画素の色を、当該第１の色とは異なる第２の色に書き換える第１の書き換え手段と、前記表示領域において終点が指定された後に、前記検出手段によって検出された軌跡の位置に対応する画素群のうち、当該画素群の外縁に接しており、当該軌跡が検出されたときに前記第２の色であった画素の色を前記第１の色に書き換えるか、または、前記検出手段によって検出された軌跡の位置に対応する画素群に接する画素のうち、前記第２の色の画素の色を前記第１の色に書き換える第２の書き換え手段とを備えることを特徴とする。
【０００９】
また、本発明に係る表示装置は、複数の画素からなる表示領域を有し、当該表示領域に対する１回の画像書き込み工程において各画素の色が一方の色から他方の色にのみ書き換えられる表示手段と、前記表示領域において指定された始点から終点に至るまでの軌跡の位置を検出する検出手段と、前記表示領域において始点が指定されてから終点が指定されるまでの期間にわたっては、前記検出手段によって検出された軌跡の位置に対応する画素群のうち、第１の色の画素の色を、当該第１の色とは異なる第２の色に書き換える第１の書き換え手段と、前記表示領域において終点が指定された後に、前記検出手段によって検出された軌跡の位置に対応する画素群のうち、当該軌跡が検出されたときに前記第２の色であった画素の色を前記第１の色に書き換える第２の書き換え手段とを備えることを特徴とする。
【００１０】
好ましくは、前記表示領域には、背景に対して当該背景の色とは異なる色で画が描かれており、前記第１の書き換え手段及び第２の書き換え手段は、前記背景の色を前記第１の色とし、前記画の色を前記第２の色として、画素の色を書き換えるとよい。
また、好ましくは、前記第１の書き換え手段及び第２の書き換え手段は、前記表示領域において指定された始点の位置に対応する画素の色を前記第１の色とし、当該第１の色とは異なる色を前記第２の色として、画素の色を書き換えるとよい。
【００１１】
また、本発明に係るプログラムは、複数の画素からなる表示領域を有し、当該表示領域に対する１回の画像書き込み工程において各画素の色が一方の色から他方の色にのみ書き換えられる表示手段を備えるコンピュータを、前記表示領域において指定手段により指定された始点から終点に至るまでの軌跡の位置を検出する検出手段と、前記表示領域において始点が指定されてから終点が指定されるまでの期間にわたっては、前記検出手段によって検出された軌跡の位置から第１の距離の範囲内にある第１の色の画素群の色を、当該第１の色とは異なる第２の色に書き換える第１の書き換え手段と、前記指定手段により終点が指定された後に、前記検出手段によって検出された軌跡の位置から、前記第１の距離と同じ又は異なる第２の距離の範囲内にあり、当該軌跡が検出されたときに前記第２の色であった画素群のうち少なくとも一部の画素の色を、前記軌跡が延びる方向に沿って前記第１の色に書き換える第２の書き換え手段として機能させるためのプログラムである。
【発明の効果】
【００１２】
本発明に係る表示装置によれば、表示領域に対する１回の画像書き込み工程において各画素の色が一方の色から他方の色にのみ書き換えられるという制約の下で、表示領域において指定された位置の軌跡とその軌跡以外の画像とを利用者が判別しやすくするとともに、表示領域に対する位置の指定に応じて直ちにその軌跡を表示することができる。
【発明を実施するための最良の形態】
【００１３】
本発明を実施するための最良の形態について説明する。なお、以下に説明する実施形態において、「画（え）」とは、文字や記号、図形、線、点、写真画、絵画等のように、人間がその内容を認識し得るように、背景とは異なる色で描かれた画像のことをいう。そして、背景の色は、第１の色である白であり、画の色は、第２の色である黒である。
【００１４】
（Ａ：第一実施形態）
以下、図面を参照して本発明の第一実施形態を説明する。
（Ａ−１：構成）
（Ａ−１−１：表示端末の全体構成）
図１は、表示端末１の外観の一例を示す外観図である。また、図２は、表示端末１の機能構成の一例を示すブロック図である。
図１に示すように、表示端末１の前面には、操作部１６、表示体１５２および座標取得部１７が設けられている。座標取得部１７は、表示体１５２の表示領域の前面側に配置されている。座標取得部１７はほぼ透明であるため、利用者は、この座標取得部１７に邪魔されることなく、座標取得部１７の後面側にある表示体１５２の表示内容を見ることができる。そして、利用者が、スタイラスペン２のペン先を表示体１５２の上に設けられた座標取得部１７の表面に沿って動かすと、ペン先の軌跡に応じた線が表示体１５２によって表示されるようになっている。
【００１５】
図２に示すように、表示端末１は、ＣＰＵ（Central Processing Unit）１１、ＲＯＭ（Read Only Memory）１２、ＲＡＭ（Random Access Memory）１３、記憶部１４、表示部１５、操作部１６および座標取得部１７を備えている。これらの各構成１１〜１７は、バス１９に接続されているとともに、図示しない電力線により図示しない電源部に接続されている。ＣＰＵ１１は、ＲＯＭ１２に記憶されているコンピュータプログラムを読み出して実行することにより、表示端末１の各部を制御する。また、ＣＰＵ１１に内蔵されたタイマは水晶振動子を有する発振回路を備えており、その発振回路から出力される発信信号に基づいて時間を計測する。ＲＯＭ１２は、読み出し専用の不揮発性記憶装置であり、上述のコンピュータプログラムが記憶されている。ＲＡＭ１３は、ＣＰＵ１１がプログラムを実行する際のワークエリアとして利用される。記憶部１４は、例えばフラッシュメモリなどの書き換え可能な不揮発性記憶装置であり、表示部１５に画像を表示させるための文書データや、表示体１５２の表示領域にペン先の軌跡に応じた線を表示するときのその線幅などを記憶する。操作部１６は、方向ボタンやスイッチなどを備えており、ユーザによる操作を受け付けてその操作内容に応じた信号（以下、操作信号という）をＣＰＵ１１に供給する。
【００１６】
表示部１５は、表示体１５２の表示領域に対する１回の画像書き込み工程において各画素の色が一方の色から他方の色にのみ書き換えられる表示手段であり、駆動部１５１、表示体１５２、ＶＲＡＭ１５３および画像合成部１５４を備える。駆動部１５１は、ＣＰＵ１１から供給される描画命令を駆動信号に変換し、この駆動信号により各電気泳動素子を駆動する。表示体１５２は、複数の電気泳動素子や電極を備えた反射型の表示デバイスであり、複数の画素からなる表示領域を有する。この表示領域は、例えば横方向に７６８列で縦方向に１０２４行の画素を有する。ＶＲＡＭ１５３は、表示体１５２に表示させる画像の画像データと、その画像データの形成に必要な情報を記憶するメモリである。画像合成部１５４は、ＶＲＡＭ１５３の記憶内容に基づいて、表示体１５２に表示させる画像の画像データを合成するＭＰＵ（Micro Processing Unit）等の演算装置であり、表示体１５２の画素の色を書き換える第１の書き換え手段及び第２の書き換え手段として機能する。座標取得部１７は、表示体１５２の上に設けられた透明なタッチパネルであり、スタイラスペン２のペン先が指し示す座標を取得する。つまり、座標取得部１７は、表示体１５２の表示領域において指定された始点から終点に至るまでの軌跡の位置を検出する検出手段である。この座標の１単位は、１画素の大きさよりも小さい。例えば画素の大きさを１としたときに、座標はその０．１の大きさを１単位として検出される。また、この座標は、横方向をｘとし、縦方向をｙとすると、（ｘ，ｙ）のように表される。これらｘ、ｙの値は、表示体１５２の表示領域内にある点を表すときには、いずれも正の数値となる。例えば、表示領域の左上隅の画素は横方向に1列目で縦方向に１行目にある画素であるが、この画素に含まれる点の座標は、例えば（０．５，０．５）のように表されるといった具合である。なお、この座標は、静電容量式、電磁誘導式或いは抵抗膜式などの種々の方式によって検出されるが、本実施形態ではいずれでもよい。
【００１７】
（Ａ−１−２：表示端末の表示体の構成）
ここで、図３は、表示端末１の表示体１５２の構造を模式的に示した図である。
図３に示すように、表示体１５２は、第１基板１５２１、第２基板１５２２、電気泳動素子Ｐおよびバインダ１５２３により構成されている。図３においては、上方向が表示面の表面側であり、下方向が裏面側である。表示体１５２は、利用者によって上方向から、例えば矢線Ｖの方向から視認される。第１基板１５２１は、ガラス基板であり、その上方の表面には複数の画素電極ＰＥが規則的な格子状に配列されている。この画素電極ＰＥは、全て略同一の大きさ（数十ミクロン程度）の正方形であり、具体的には、低温ポリシリコン膜を用いたＴＦＴで形成されたアクティブマトリックス型素子である。また、第１基板１５２１に対向する第２基板１５２２は、ポリエチレンテレフタラート（Polyethylene terephthalate）などの透明な樹脂基板であり、その下方には酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）などの透明な共通電極ＣＥが設けられている。複数の画素電極ＰＥと共通電極ＣＥの間には、複数の電気泳動素子Ｐが、光透過性を有するバインダ１５２３により固定されている。この電気泳動素子Ｐは、約数十ミクロン程度の大きさで略球状ではあるが、それぞれの大きさおよび形状は完全に同一ではなく、互いに近接して並べられている。第２基板１５２２の上には、図中に破線で示すように、座標取得部１７としてタッチパネルが設けられている。
【００１８】
図４は、電気泳動素子Ｐの構造および状態を模式的に示す断面図である。より詳細には、図４（ａ）は、黒色を表示するときの電気泳動素子Ｐの状態を示し、図４（ｂ）は、白色を表示するときの電気泳動素子Ｐの状態を示すものである。また、図４（ｃ）は、図中左側部分に黒色を、右側部分に白色をそれぞれ表示するときの電気泳動素子Ｐの状態を示すものである。
電気泳動素子Ｐは、図４（ａ）〜（ｃ）に示すように、マイクロカプセル化されている。カプセル壁ＣＷとしてのポリマー膜内には、プラス（＋）に帯電した黒色顔料粒子ＢＧおよびマイナス（−）に帯電した白色顔料粒子ＷＧを含む、液体の分散媒ＤＭが封入されている。黒色顔料粒子ＢＧおよび白色顔料粒子ＷＧの位置は、外部から与えられる電界により規定され、さらに分散媒ＤＭにより安定的に維持される。なお、実際の黒色顔料粒子ＢＧおよび白色顔料粒子ＷＧの粒径は、図に示すよりも小さく、数ナノメートル程度である。上述したように、この電気泳動素子Ｐは、大きさおよび形状が完全に同一ではなく、いわば不規則に並べられた状態でバインダ１５２３により固定されているから、必ずしも画素電極ＰＥと一対一の対応関係にはない。図４においては、簡略に説明するため、電気泳動素子Ｐの裏面側には、２つの画素電極ＰＥ１およびＰＥ２が配置されている場合を図示したが、画素電極の大きさによっては、１つの画素電極と複数の電気泳動素子Ｐとが対応する場合も３つ以上の画素電極と複数の電気泳動素子Ｐとが対応する場合もある。
【００１９】
電気泳動素子Ｐによって黒色を表示しようとするときには、図４（ａ）に示すように、画素電極ＰＥ１と共通電極ＣＥとの間および画素電極ＰＥ２と共通電極ＣＥとの間に図中矢印Ｅ１方向の向きを持つ電界を生じさせるような電圧が駆動部１５１により印加される。これにより、プラス（＋）に帯電している黒色顔料粒子ＢＧは、上記の電界によってマイナス（−）に帯電している表面側に近付くようにカプセル壁ＣＷ内を移動する。同様に、マイナス（−）に帯電している白色顔料粒子ＷＧは、上記の電界によってプラス（＋）に帯電している裏面側に近付くようにカプセル壁ＣＷ内を移動する。このようにして、電気泳動素子Ｐの表面側に黒色顔料粒子ＢＧが集められるので、ユーザが表面側から矢線Ｖに沿ってこの電気泳動素子Ｐを観察したときには、黒色を認識する。他方で、電気泳動素子Ｐは、白色を表示しようとするときには、図４（ｂ）に示すように、画素電極ＰＥ１と共通電極ＣＥとの間および画素電極ＰＥ２と共通電極ＣＥとの間に図中矢印Ｅ２方向の向きを持つ電界を生じさせるような電圧が駆動部１５１により印加される。これにより、白色顔料粒子ＷＧは、表面側に近付くように移動すると共に、黒色顔料粒子ＢＧは、裏面側に近付くように移動する。このようにして、電気泳動素子Ｐの表面側に白色顔料粒子ＷＧが集められるので、ユーザが表面側から矢線Ｖに沿ってこの電気泳動素子Ｐを観察したときには、白色を認識する。
【００２０】
また、一つの電気泳動素子Ｐが同時に表示することができる色は一色ではなく、図４（ｃ）に示すように、一つの電気泳動素子Ｐが同時に白色と黒色の両方を表示する状態もある。この場合、電気泳動素子Ｐの図中右側においては、画素電極ＰＥ１と共通電極ＣＥとの間に図中矢印Ｅ２方向の向きを持つ電界を生じさせるような電圧が駆動部１５１により印加され、電気泳動素子Ｐの図中左側においては、画素電極ＰＥ２と共通電極ＣＥとの間に図中矢印Ｅ１方向の向きを持つ電界を生じさせるような電圧が駆動部１５１により印加される。これにより、電気泳動素子Ｐの図中左側においては、黒色顔料粒子ＢＧが表面側に近付くように移動すると共に、白色顔料粒子ＷＧが裏面側に近付くように移動する。また、電気泳動素子Ｐの図中右側においては、白色顔料粒子ＷＧが表面側に近付くように移動すると共に、黒色顔料粒子ＢＧが裏面側に近付くように移動する。
【００２１】
ここで、表示端末１の表示体１５２が、１回の画像書き込み工程において、ある画素を白から黒へ書き換えると同時に他の画素を黒から白へ書き換えることができない理由について説明する。
図５（ａ）は、この理由を説明するための模式図である。また、図５（ｂ）〜（ｄ）は、共通電極ＣＥおよび画素電極ＰＥ１〜ＰＥ４の電荷、電界の向きおよび表面から認識される画素の色を示した図である。表示体１５２の内部において、４つの電気泳動素子Ｐ１〜Ｐ４と、この電気泳動素子Ｐ１〜Ｐ４の下方にそれぞれ備えられた画素電極ＰＥ１〜ＰＥ４と、この電気泳動素子Ｐ１〜Ｐ４の上方に備えられた共通電極ＣＥとが、図５（ａ）に示すように、配置されている場合を想定する。この表示体１５２は矢線Ｖに沿った方向、すなわち図中の上方からユーザにより視認される。なお、上述したように、電気泳動素子Ｐと画素電極ＰＥとは一対一の対応関係になくてもよいが、ここでは説明の便宜のため、電気泳動素子Ｐ１〜Ｐ４のそれぞれに対応して画素電極ＰＥ１〜ＰＥ４があるとする。また、電気泳動素子Ｐ１〜Ｐ４の内部には、複数の黒色顔料粒子ＢＧおよび白色顔料粒子ＷＧが存在しているが、図５（ａ）においては、各粒子を描画することを省略し、黒色または白色の複数の粒子が表面または裏面に移動している様子を半円で表現する。
【００２２】
図５（ａ）に示す電気泳動素子Ｐ１〜Ｐ４は、初期状態であり、電気泳動素子Ｐ１、Ｐ２が黒を表示しており、電気泳動素子Ｐ３、Ｐ４が白を表示している。この初期状態をＣＡＳＥIと呼ぶ。ここで、仮に画素電極ＰＥのＴＦＴが３０Ｖの電圧に耐えられると仮定するＣＡＳＥIIを説明する。ＣＡＳＥIIにおいては、共通電極ＣＥに１５Ｖ電圧を、画素電極ＰＥ１およびＰＥ３に３０Ｖ電圧を印加し、画素電極ＰＥ２およびＰＥ４を０Ｖにする（図５（ｂ）参照）。このようにすると、画素電極ＰＥ１およびＰＥ３の電荷は共通電極ＣＥの電荷を上回り、上向きに＋１５Ｖの電位差が発生する。したがって、画素電極ＰＥ１およびＰＥ３に対向して配置されている電気泳動素子Ｐ１およびＰ３は、いずれも黒を表示する。一方、画素電極ＰＥ２およびＰＥ４の電荷は共通電極ＣＥの電荷を下回り、上向きに−１５Ｖの電位差が発生する。したがって、画素電極ＰＥ２およびＰＥ４に対向して配置されている電気泳動素子Ｐ２およびＰ４は、いずれも白を表示する。このように、画素電極ＰＥのＴＦＴが３０Ｖの電圧に耐えられるのであれば、共通電極ＣＥの電荷を０Ｖと３０Ｖの中間である１５Ｖに固定しても、画素電極を０Ｖと３０Ｖに切り替えることで、ある画素を白から黒へ書き換えることと他の画素を黒から白へ書き換えることを同時に行うことができ、ＥＰＤの直前の状態によらず任意の画素状態に書き換えることが可能である。しかし、実際には、一般的なＴＦＴは３０Ｖの電圧に耐えられず、かつ、一般的な大きさの電気泳動素子を書き換えるためには共通電極と画素電極との間に１５Ｖ程度の電位差が必要であるため、このような構成をとることはできない。
【００２３】
このような制約があるため、表示端末１の表示体１５２は以下のような構成をとっている。すなわち、表示端末１は、表示体１５２に黒を上書きするためにはＣＡＳＥIIIのように、白を上書きするためにはＣＡＳＥIVのように、各電極に印加する電圧を制御する。以下にその詳細を説明する。
ＣＡＳＥIIIにおいては、共通電極ＣＥと画素電極ＰＥ２およびＰＥ４を０Ｖにし、画素電極ＰＥ１およびＰＥ３に１５Ｖ電圧を印加する（図５（ｂ）参照）。こうすると、電気泳動素子Ｐ２およびＰ４には上下方向に電位差がなく、電界が発生しないので、電気泳動素子Ｐ２およびＰ４は直前の状態（ＣＡＳＥI）を保ったままになる。つまり、電気泳動素子Ｐ２は黒を、電気泳動素子Ｐ４は白をそれぞれ表示したままになる。一方、電気泳動素子Ｐ１およびＰ３には上向きの電界が発生するので（図５（ｃ）参照）、黒が表示される。つまり、電気泳動素子Ｐ１は直前の状態と変わらず黒を表示し続け、電気泳動素子Ｐ３は、白から黒に表示状態が変わる（図５（ｄ）参照）。
ＣＡＳＥIVにおいては、画素電極ＰＥ１〜ＰＥ４は上述と同様にし、共通電極ＣＥを１５Ｖに印加する。このようにすると、電気泳動素子Ｐ１およびＰ３が直前の状態（ＣＡＳＥI）を保ったままになる一方、電気泳動素子Ｐ２およびＰ４には下向きの電界が発生するので（図５（ｃ）参照）、白が表示される。つまり、電気泳動素子Ｐ４は直前の状態と変わらず白を表示し続け、電気泳動素子Ｐ２は、黒から白に表示状態が変わる（図５（ｄ）参照）。
以上のようにＣＡＳＥIIIにおいては、白から黒への書き換えのみが行われ、黒から白への書き換えは行われない。逆にＣＡＳＥIVにおいては、黒から白への書き換えのみが行われ、白から黒への書き換えは行われない。ＣＡＳＥIIIとＣＡＳＥIVは、共通電極ＣＥの電荷が異なっているから、表示端末１の表示体１５２は、ある画素を白から黒へ書き換えると同時に他の画素を黒から白へ書き換えることができないのである。
【００２４】
（Ａ−１−３：ＶＲＡＭの構成）
次に、ＶＲＡＭ１５３の構成を説明する。
図６は、ＶＲＡＭ１５３に記憶されているデータの構造を概念的に説明するための図である。図に示すように、ＶＲＡＭ１５３は、表示体１５２の表示領域の全画素についてそれぞれ、３つのレイヤＬ１，Ｌ２，Ｌ３（以下、これらを区別しないときには単にレイヤＬという）に分けて、各画素のデータを記憶する。１画素に対応する各レイヤＬは、それぞれ１ビット分の情報量を記憶する。すなわち、これらはそれぞれ「０」または「１」のいずれかの値をとるように構成されている。
例えば、ＣＰＵ１１が、記憶部１４から画像データを読み出して、この画像データに応じた画を描くように、表示部１５の駆動部１５１へ描画命令を出力すると、画像合成部１５４は、この描画命令に含まれる各画素の画素値に従って、レイヤＬ１の画素値を書き換え、駆動部１５１は、この描画命令を駆動信号に変換する。この駆動信号により、共通電極ＣＥと画素電極ＰＥに所定の電圧がかけられ、表示体１５２の各電気泳動素子が駆動させられて、画像データに応じた画が表示される。つまり、レイヤＬ１は、記憶部１４から読み出された画像データに含まれる画素値を記憶するための記憶領域である。これに対し、レイヤ２は、ペン先の軌跡の位置に応じた画素を記憶するための記憶領域であり、レイヤ３は、後述するようにその軌跡を縁取りして表示するためのデータを記憶する記憶領域である。
【００２５】
図７は、利用者がスタイラスペン２を使って表示端末１の表示体１５２上に図形を描く様子の一例を示す図である。ＣＰＵ１１に内蔵されたタイマは、周期的に座標取得部１７に座標を要求する。図に示すように、利用者がスタイラスペン２のペン先を表示体１５２の表示領域の前面側に配置された座標取得部１７の表面に沿って移動させると、上述したタイマによる周期毎にペン先の位置する座標がサンプリングされる。そして、表示端末１が、各座標を順次結ぶ画像を表示することで、利用者の描画する線が画として描かれる。この座標要求の際に、スタイラスペン２のペン先が座標取得部１７の表面上に置かれていない場合、座標取得部１７は「ペンの指示座標が表示体１５２の表示領域内にない」と判断し、座標値として（−１，−１）を出力する。前述したように、ペンの指示座標が表示体１５２の表示領域内にある場合には、その座標値ｘ，ｙは正の数値となるから、上記のように座標値ｘ，ｙが負の値をとるということは、ペンの指示座標が表示体１５２の表示領域内にないことを意味している。一方、スタイラスペン２のペン先が座標取得部１７の表面上に置かれていると、座標取得部１７は「ペンの指示座標が表示体１５２の表示領域内にある」と判断し、ペン先が置かれている座標を検出する。
【００２６】
図８は、ＣＰＵ１１が座標取得部１７から取得した座標に基づいて、ＶＲＡＭ１５３の記憶内容を更新する様子を示す図である。図８（ａ）は、表示体１５２の表示領域の一部を表している。この表示領域の一部を構成する７×６の画素群において、ここでは便宜上、列を１〜６列、行をＱ〜Ｗ行と表現し、Ｑ行１列に配置された画素を「画素Ｑ１」と表現する。図８（ａ）に示すように、利用者はまず、画素Ｓ３内の点Ｐｔ１に対応する座標取得部１７上の点にスタイラスペン２のペン先を置いたとする。すると、ＣＰＵ１１は、記憶部１４に予め記憶されている線幅ｄ１を参照し、図８（ｂ）に示すように、点Ｐｔ１を中心として線幅ｄ１を直径とする円Ｃｒ１０を算出する。そして、ＣＰＵ１１は、この円Ｃｒ１０と重なる、レイヤＬ２の画素の画素値を「０」から「１」に書き換える。このとき、画素値が「１」に書き換えられた画素が、ペン先の軌跡の位置に応じた画素に相当する。また、ＣＰＵ１１は、記憶部１４に予め記憶されている縁取り画像の幅ｄ２（ｄ２＞ｄ１）を参照し、点Ｐｔ１を中心として縁取り画像の幅ｄ２を直径とする円Ｃｒ１１を算出し、この円Ｃｒ１１と重なる、レイヤＬ３の画素値を「０」から「１」に書き換える。このとき、レイヤ３において画素値が「１」に書き換えられた画素のうち、レイヤ２において画素値「１」の画素以外の画素は、軌跡の外縁に接する画素、つまり軌跡の縁取り部分に相当する画素である。
以上の処理を「点周辺画素の書き換え」と呼ぶ。
【００２７】
次に、利用者が点Ｐｔ１から、画素Ｖ５内の点Ｐｔ２に対応する座標取得部１７上の点へ向けてスタイラスペン２のペン先を移動させたとする。すると、ＣＰＵ１１は、次のサンプリング位置である点Ｐｔ２について、点Ｐｔ１と同様に点周辺画素の書き換えを行う。すなわち、点Ｐｔ２を中心として線幅ｄ１を直径とする円Ｃｒ２０を算出し、この円Ｃｒ２０と重なる、レイヤＬ２の画素値を「０」から「１」に書き換えるとともに、点Ｐｔ２を中心として縁取り画像の幅ｄ２を直径とする円Ｃｒ２１を算出し、この円Ｃｒ２１と重なる、レイヤＬ３の画素値を「０」から「１」に書き換える。その後、円Ｃｒ１０と円Ｃｒ２０を結んだ領域と重なる、レイヤＬ２の画素値を「０」から「１」に書き換え、円Ｃｒ１１と円Ｃｒ２１を結んだ領域と重なる、レイヤＬ３の画素値を「０」から「１」に書き換える。
以上の処理を「軌跡周辺画素の書き換え」と呼ぶ。
【００２８】
このような処理を経ると、図８（ｃ）に示すように、各画素のレイヤＬ２が書き換えられ、図８（ｄ）に示すように、各画素のレイヤＬ３が書き換えられる。具体的には、画素Ｒ１〜Ｒ４などはレイヤＬ３が「１」でレイヤＬ２が「０」の画素となり、画素Ｓ２〜Ｓ４や画素Ｔ２〜Ｔ４などは、レイヤＬ３もレイヤＬ２も「１」の画素となる。なお、図８（ｃ）および図８（ｄ）において、画素値が「０」である画素については「０」の表記を省略し、画素値が「１」である画素についてのみ「１」の表記をしている。
【００２９】
（Ａ−２：動作）
次に、表示端末１の動作を説明する。
以下の説明においては、表示端末１の表示体１５２の上に設けられた座標取得部１７に対してスタイラスペン２のペン先が最初に置かれた点を始点とし、このペン先が座標取得部１７の表面上に沿って移動した後で座標取得部１７の表面から離れた点を終点とする。そして、上述のペン先を始点から終点まで移動する一連の動作をストロークと呼ぶ。
なお、初期状態において、共通電極ＣＥには電圧がかけられていないため、その電荷は０Ｖとなっている。したがって、画素電極ＰＥに１５Ｖの電荷をかけると、共通電極ＣＥを負、画素電極ＰＥを正とする電界が生じ、その結果、プラス（＋）に帯電している黒色顔料粒子ＢＧは、共通電極ＣＥがある表面側に近付くようにカプセル壁ＣＷ内を移動する。すなわち、初期状態においては、表示体１５２は白（つまり背景の色）から黒（つまり画の色）にのみ書き換えることができる状態になっている。
【００３０】
（Ａ−２−１：ＶＲＡＭ書き換えの動作）
図９は、表示端末１が、利用者の操作に応じた線画に縁取りをつけて表示体１５２に表示する動作の流れを説明するフロー図である。まず、ＣＰＵ１１は、座標取得部１７に対し、スタイラスペン２が指し示す座標を要求する（ステップＳＡ００１）。そして、ＣＰＵ１１は、座標取得部１７から座標を取得すると、ＲＡＭ１３に、現在ペン先がある位置の座標（以下、現座標という）として記憶しておいたものを、過去にペン先があった位置の座標を示す前座標として記憶し（ステップＳＡ００２）、新たな現座標として、座標取得部１７から取得した座標（以下、取得座標という）を記憶する（ステップＳＡ００３）。次に、ＣＰＵ１１は、現座標が表示体１５２の表示領域内にあるか否かを判断する（ステップＳＡ００４）。
【００３１】
現座標が表示体１５２の表示領域内にあると判断した場合（ステップＳＡ００４；ＹＥＳ）、ＣＰＵ１１は、現座標が示す点の周辺画素について、点周辺画素の書き換えを行う（ステップＳＡ００５）。そして、ＣＰＵ１１は、前座標が表示体１５２の表示領域内にあるか否かを判断し（ステップＳＡ００６）、ないと判断した場合には（ステップＳＡ００６；ＮＯ）、後述する黒上書処理を行い（ステップＳＡ００８）、ステップＳＡ００９に進む。一方、前座標が表示体１５２の表示領域内にあると判断した場合には（ステップＳＡ００６；ＹＥＳ）、ＣＰＵ１１は、前座標から現座標までを結ぶ軌跡の周辺画素について、軌跡周辺画素の書き換えを行い（ステップＳＡ００７）、黒上書処理を行った後（ステップＳＡ００８）、ステップＳＡ００９に進む。
【００３２】
ステップＳＡ００４において、現座標が表示体１５２の表示領域内にないと判断した場合（ステップＳＡ００４；ＮＯ）、ＣＰＵ１１は、前座標が表示体１５２の表示領域内にあるか否かを判断する（ステップＳＡ０１０）。前座標が表示体１５２の表示領域内にないと判断した場合には（ステップＳＡ０１０；ＮＯ）、ＣＰＵ１１は、直接ステップＳＡ００９に進む。一方、前座標が表示体１５２の表示領域内にあると判断した場合には（ステップＳＡ０１０；ＹＥＳ）、共通電極ＣＥの電荷を切り替える（ステップＳＡ０１１）。具体的には、１５Ｖの電圧を加える。これにより、表示体１５２は黒から白へのみ書き換えられる状態となる。その後、ＣＰＵ１１は、後述する白上書処理を行ってから（ステップＳＡ０１２）、共通電極ＣＥの電荷を元に戻して（ステップＳＡ０１３）、ステップＳＡ００９に進む。
【００３３】
ＣＰＵ１１は、ステップＳＡ００９において、操作部１６から出力される操作信号を受け取り、操作終了の指示がされているか否かを判断する（ステップＳＡ００９）。ここで、操作終了の指示がされていると判断した場合には（ステップＳＡ００９；ＹＥＳ）、ＣＰＵ１１は、操作を終了する。一方、操作終了の指示がされていないと判断した場合には、ＣＰＵ１１は、ステップＳＡ００１に戻って、座標取得部１７に対し、座標要求を行う。
【００３４】
したがって、現座標が表示領域内にあり（ステップＳＡ００４；ＹＥＳ）、前座標が表示領域内にない（ステップＳＡ００６；ＮＯ）という場合は、現座標が示す点は始点であり、ストロークの開始がＣＰＵ１１により認識される。また、現座標が表示領域内になく（ステップＳＡ００４；ＮＯ）、前座標が表示領域内にある（ステップＳＡ０１０；ＹＥＳ）という場合は、前座標が示す点は終点であり、ストロークの終了がＣＰＵ１１により認識される。そして、黒上書処理（ステップＳＡ００８）は、現座標が表示領域内にある場合に限り、座標が取得されるたびに行われるので、即時に黒い線画像の描画が行われる。一方、白上書処理（ステップＳＡ０１２）は、即時に行われるものではないが、ストロークが終了する度に直ちに行われるので、利用者がスタイラスペン２のペン先を表示端末１から離すと、すぐに黒い線画像の周囲を白く縁取った画像が描画される。
【００３５】
（Ａ−２−２：黒上書処理の動作）
図１０は、黒上書処理の動作を説明するフロー図である。
まず、画像合成部１５４は、ＶＲＡＭ１５３に画素値が記憶されている各画素のうち注目する画素（以下、注目画素という）を、初期化すなわち、図６における表示体１５２の最も左上の画素に設定する（ステップＳＡ１０１）。この注目画素の位置は、表示領域を右方向に１画素ずつ移動させられ、その行の右端の画素まで移動させられると、その行の一行分下にある行の左端に移動させられる。これにより、図６における表示体１５２の最も左上の画素から最も右下の画素までが全て走査される。画像合成部１５４は、注目画素のレイヤＬ２の画素値が「１」であるか否かを判断する（ステップＳＡ１０２）。レイヤＬ２の画素値が「１」でないと判断した場合（ステップＳＡ１０２；ＮＯ）、画像合成部１５４は、ステップＳＡ１０６に処理を進める。一方、注目画素のレイヤＬ２の画素値が「１」であると判断した場合（ステップＳＡ１０２；ＹＥＳ）、画像合成部１５４は、注目画素のレイヤＬ２の画素値に「０」を記憶するとともに、注目画素のレイヤＬ３の画素値に「０」を記憶する（ステップＳＡ１０３）。そして、その後、画像合成部１５４は、注目画素のレイヤＬ１の画素値が「０」であるか否かを判断する（ステップＳＡ１０４）。注目画素のレイヤＬ１の画素値が「０」でないと判断した場合（ステップＳＡ１０４；ＮＯ）、画像合成部１５４は、ステップＳＡ１０６に処理を進める。一方、注目画素のレイヤＬ１の画素値が「０」であると判断した場合（ステップＳＡ１０４；ＹＥＳ）、画像合成部１５４は、注目画素のレイヤＬ１の画素値に「１」を記憶する。その結果、ＣＰＵ１１は、駆動部１５１に注目画素を駆動させるので（ステップＳＡ１０５）、注目画素は白から黒へ書き換わる。その後、画像合成部１５４は、注目画素が最後の画素、すなわち、図６における表示体１５２の最も右下の画素であるか否かを判断する（ステップＳＡ１０６）。注目画素が最後の画素である場合には、画像合成部１５４は、黒上書処理を終了して、この黒上書処理の呼び出し先に処理を戻す。一方、注目画素が最後の画素でない場合には、画像合成部１５４は、次の画素へ注目画素を移動させてから（ステップＳＡ１０７）、上述したステップＳＡ１０２〜ステップＳＡ１０６の処理を繰り返す。
【００３６】
以上の黒上書処理により、画像合成部１５４は、表示体１５２の表示領域において始点が指定されてから終点が指定されるまでの期間にわたっては、ペン先の軌跡の位置に対応する画素のうち、背景色である白画素の色を、その白色とは異なる色である黒色に書き換える第１の書き換え手段として機能することになる。
【００３７】
（Ａ−２−３：白上書処理の動作）
図１１は、白上書処理の動作を説明するフロー図である。
この白上書処理は、上述の黒上書処理とほぼ同じであり、図１１のステップＳＡ２０１、ＳＡ２０６、ＳＡ２０７はそれぞれ図１０のステップＳＡ１０１、ＳＡ１０６、ＳＡ１０７と共通している。異なっている点は、ステップＳＡ１０２〜ステップＳＡ１０５に替えて、ステップＳＡ２０２〜ステップＳＡ２０５を行う点である。以下、白上書処理について、上述の黒上書処理と異なる点を主に説明する。
【００３８】
画像合成部１５４は、注目画素のレイヤＬ３の画素が「１」であるか否かを判断する（ステップＳＡ２０２）。注目画素のレイヤＬ３の画素が「１」でないと判断した場合（ステップＳＡ２０２；ＮＯ）、画像合成部１５４は、ステップＳＡ２０６に処理を進める。一方、注目画素のレイヤＬ３の画素が「１」であると判断した場合（ステップＳＡ２０２；ＹＥＳ）、画像合成部１５４は、注目画素のレイヤＬ３の画素に「０」を記憶し（ステップＳＡ２０３）、その後、注目画素のレイヤＬ１の画素が「１」であるか否かを判断する（ステップＳＡ２０４）。注目画素のレイヤＬ１の画素が「１」でないと判断した場合（ステップＳＡ２０４；ＮＯ）、画像合成部１５４は、ステップＳＡ２０６に処理を進める。一方、注目画素のレイヤＬ１の画素が「１」であると判断した場合（ステップＳＡ２０４；ＹＥＳ）、画像合成部１５４は、注目画素のレイヤＬ１の画素に「０」を記憶する。その結果、ＣＰＵ１１は、駆動部１５１に注目画素を駆動させるので（ステップＳＡ２０５）、注目画素は黒から白へ書き換わる。
【００３９】
（Ａ−２−４：動作例）
以下、図１２および図１３を用いて、上述した動作の一例を説明する。図１２は、前掲の図８と同様、表示体１５２の表示領域の一部を現す図である。図１２に示すように、点Ｐｔ３と点Ｐｔ４は、ともに３列目と４列目の境界線上にある。そして、画素Ｕ１，Ｕ２，Ｕ３，Ｕ４，Ｕ５，Ｕ６には、初期状態において、この順に黒、白、黒、白、黒、白が表示されている。図１３（ｂ）は、初期状態におけるこのＵ行の６つの画素を示した図であり、図１３（ａ）は、この６つの画素の初期状態におけるＶＲＡＭ１５３の状態を示した図である。初期状態において、これらの画素に対応するレイヤＬ２、Ｌ３の画素値はすべて「０」になっており、レイヤＬ１の画素値は、画素の表示状態に一致するように、「１」、「０」、「１」、「０」、「１」、「０」が記憶されている。ここで、現座標には点Ｐｔ３の座標がすでに記憶されている。ステップＳＡ００１において、座標取得部１７から点Ｐｔ４の座標が取得されると、ＣＰＵ１１は、現座標である点Ｐｔ３の座標を前座標に記憶し（ステップＳＡ００２）、現座標に取得座標である点Ｐｔ４の座標を記憶する（ステップＳＡ００３）。現座標となった点Ｐｔ４は表示領域内にあるので（ステップＳＡ００４；ＹＥＳ）、点Ｐｔ４の周辺画素について、点周辺画素の書き換えがなされる（ステップＳＡ００５）。そして、前座標となった点Ｐｔ３も表示領域内にあるので（ステップＳＡ００６；ＹＥＳ）、点Ｐｔ３から点Ｐｔ４までを結ぶ軌跡の周辺画素について、軌跡周辺画素の書き換えがなされる（ステップＳＡ００７）。図１２に示すように、画素Ｕ３と画素Ｕ４はこの軌跡を中心とする線幅ｄ１の範囲内にあるため、ステップＳＡ００７の処理によって、画素Ｕ３と画素Ｕ４のそれぞれに対応するレイヤＬ２およびレイヤＬ３の画素値がともに「１」に書き換わる。また、画素Ｕ２と画素Ｕ５はこの軌跡を中心とする縁取り画像の幅ｄ２の範囲内にあるため、ステップＳＡ００７の処理によって、画素Ｕ２と画素Ｕ５のそれぞれに対応するレイヤＬ３の画素値のみが「１」に書き換わる。この結果、Ｕ行におけるＶＲＡＭ１５３は、図１３（ｃ）のように書き換えられる。この時点では、まだ黒上書処理が行われていないため、表示状態は図１３（ｄ）に示すように、変化していない。
【００４０】
次に、ステップＳＡ００８によって黒上書処理が行われると、図１０におけるステップＳＡ１０２でレイヤＬ２の画素値が「１」となる画素は、画素Ｕ３と画素Ｕ４であるから、これら２つの画素に対応するレイヤＬ２およびレイヤＬ３の画素値に「０」が記憶されるとともに（ステップＳＡ１０３）、レイヤＬ１の画素値が「０」である画素に対しては（ステップＳＡ１０４；ＹＥＳ）、白から黒への書き換えが行われ、その画素のレイヤＬ１の画素値には「１」が記憶される（ステップＳＡ１０５）。ここで、図１０におけるステップＳＡ１０４で、レイヤＬ１の画素値を判断しているのは、レイヤＬ１の画素値が「１」である場合には、その画素はすでに黒色であるから、さらに黒で上書きする必要がないからである。この場合には、画素Ｕ３のレイヤＬ１の画素値は初期状態から「１」であるため、画素は駆動されない。一方、画素Ｕ４のレイヤＬ１の画素値は「０」であるため、画素が駆動される。以上の処理の結果、Ｕ行におけるＶＲＡＭ１５３は、図１３（ｅ）のように書き換えられ、その表示状態は図１３（ｆ）のようになる。
【００４１】
次に、利用者がスタイラスペン２のペン先をいずれかの位置で座標取得部１７から離すと、ステップＳＡ００１の座標要求において、ＣＰＵ１１は、座標取得部１７からスタイラスペン２のペン先が表示体１５２の表示領域外にあることを示す座標（−１，−１）を受け取る。そのため、現座標は表示領域内にないと判断され（ステップＳＡ００４）、前座標には、直前に表示体１５２の表示領域内にあった座標が記憶されているから、ＣＰＵ１１は、ステップＳＡ０１１〜ステップＳＡ０１３の処理を行う。すなわち、共通電極ＣＥに１５Ｖの電圧をかけて、表示端末１を黒から白へ書き換える状態にさせ（ステップＳＡ０１１）、白上書処理を行って（ステップＳＡ０１２）、再び共通電極ＣＥを復帰させる（ステップＳＡ０１３）。
【００４２】
ＶＲＡＭ１５３が、図１３（ｅ）に示す状態で、白上書処理が行われると、レイヤＬ３の画素値が「１」であるのは（ステップＳＡ２０２；ＹＥＳ）、画素Ｕ２と画素Ｕ５のみであるから、これら２つの画素について、レイヤＬ３の画素値に「０」が記憶された後（ステップＳＡ２０３）、レイヤＬ１の画素値が「１」であるか否かが判断される（ステップＳＡ２０４）。この理由は、レイヤＬ１の画素値が「１」でない画素、すなわち「０」である画素は、すでに白色であるから、さらに白で上書きする必要がないからである。レイヤＬ１の画素値が「１」であると判断されると（ステップＳＡ２０４；ＹＥＳ）、画像合成部１５４は、レイヤＬ１の画素値に「０」を記憶させるので、ＣＰＵ１１は、駆動部１５１を介して注目画素を駆動させる（ステップＳＡ２０５）。この場合には、画素Ｕ２のレイヤＬ１の画素値は初期状態から「０」であるため、画素は駆動されない。一方、画素Ｕ５のレイヤＬ１の画素値は「１」であるため、画素が駆動される。その結果、Ｕ行におけるＶＲＡＭ１５３は、図１３（ｇ）のように書き換えられ、その表示状態は図１３（ｈ）のようになる。
【００４３】
なお、白上書処理に先行して黒上書処理が行われているため、白上書処理を行う段階においては、全てのレイヤＬ２の画素値は「０」になっている。したがって、図１１に示したように、白上書処理では、レイヤＬ２の画素値は参照されない。
以上の白上書処理により、画像合成部１５４は、表示体１５２の表示領域において終点が指定された後に、ペン先の軌跡の位置に対応する画素群のうち、当該画素群の外縁に接しており、当該軌跡が検出されたときに画の色（黒）であった画素の色を、背景色である白色に書き換える第２の書き換え手段として機能することになる。
【００４４】
以上説明した実施形態によれば、表示領域に対する１回の画像書き込み工程において各画素の色が一方の色から他方の色にのみ書き換えられるという制約があっても、１ストローク毎に縁取りが行われるために、手書き入力の軌跡を判別できるように表示される。
図１７は、すでに画が描かれている、表示体１５２の表示領域に対して、手書き入力を行う場合を説明するための図である。図１７（ａ）のように、表示体１５２の表示領域には、白色の背景に対して、画として図形Ｇ１、Ｇ２予め描かれている。この図形Ｇ１、Ｇ２の内部は黒で描かれるが、便宜上、図では斜線で表現する。ここで、利用者がスタイラスペン２によって表示体１５２の前面側に配置された座標取得部１７の表面上に曲線Ｇ３を描くと、図１７（ｂ）に示すように、表示体１５２には曲線Ｇ３が黒色で描かれる。次に、利用者がスタイラスペン２のペン先を座標取得部１７から離すと、図１７（ｃ）に示すように、図形Ｇ１、Ｇ２の内部であって、曲線Ｇ３の周囲に接する部分である領域Ｇ４は白色で描かれる。
【００４５】
（Ｂ：第二実施形態）
次に、本発明の第二実施形態を説明する。本発明の第二実施形態は、多くの部分が第一実施形態と共通しているので、以下、第二実施形態のうち第一実施形態と異なる部分について説明する。
（Ｂ−１：構成）
第二実施形態では、ＣＰＵ１１は、ＶＲＡＭ１５３のレイヤＬのうち、レイヤＬ１とレイヤＬ２のみを用い、レイヤＬ３を用いない。また、ＣＰＵ１１は、記憶部１４に予め記憶された縁取り画像の幅ｄ２は参照せず、手書き入力があった際には、線幅ｄ１のみを参照する。例えば、第二実施形態において、図８（ａ）に示すような手書き入力がされた場合、ＣＰＵ１１は、図８（ｂ）に示す円Ｃｒ１０と円Ｃｒ２０を算出し、「点周辺画素の書き換え」としてこれらの円と重なるレイヤＬ２の画素値を「０」から「１」に書き換える。そして、ＣＰＵ１１は、「軌跡周辺画素の書き換え」として、円Ｃｒ１０と円Ｃｒ２０を結んだ領域と重なる、レイヤＬ２の画素値を「０」から「１」に書き換える。その結果、レイヤＬ２の画素値は図８（ｃ）に示すように書き換えられる。
【００４６】
（Ｂ−２：動作）
第二実施形態では、ＶＲＡＭ書き換えの動作については、上述した「点周辺画素の書き換え」および「軌跡周辺画素の書き換え」の処理内容が異なるが、動作の流れは共通している。したがって、ＶＲＡＭ書き換えの動作については、図９に示すフロー図を用いて説明する。一方、第二実施形態では、黒上書処理および白上書処理の動作が異なっている。以下、第二実施形態における黒上書処理および白上書処理の動作について説明する。
【００４７】
図１４は、第二実施形態における黒上書処理の動作を説明するフロー図である。第二実施形態における黒上書処理は、第一実施形態における黒上書処理とほぼ同じであり、図１４のステップＳＢ１０１、ＳＢ１０６、ＳＢ１０７はそれぞれ図１０のステップＳＡ１０１、ＳＡ１０６、ＳＡ１０７と共通している。異なっている点は、ステップＳＡ１０２〜ステップＳＡ１０５に替えて、ステップＳＢ１０２〜ステップＳＢ１０５を行う点である。以下、第二実施形態における黒上書処理について、第一実施形態における黒上書処理と異なる点を主に説明する。
【００４８】
画像合成部１５４は、注目画素のレイヤＬ２の画素が「１」であるか否かを判断する（ステップＳＢ１０２）。注目画素のレイヤＬ２の画素が「１」でないと判断した場合（ステップＳＢ１０２；ＮＯ）、画像合成部１５４は、ステップＳＢ１０６に処理を進める。一方、注目画素のレイヤＬ２の画素が「１」であると判断した場合（ステップＳＢ１０２；ＹＥＳ）、画像合成部１５４は、注目画素のレイヤＬ１の画素が「０」であるか否かを判断する（ステップＳＢ１０３）。注目画素のレイヤＬ１の画素が「０」でないと判断した場合（ステップＳＢ１０３；ＮＯ）、画像合成部１５４は、ステップＳＢ１０６に処理を進める。一方、注目画素のレイヤＬ１の画素が「０」であると判断した場合（ステップＳＢ１０３；ＹＥＳ）、画像合成部１５４は、注目画素のレイヤＬ２の画素に「０」を記憶し（ステップＳＢ１０４）、その後、注目画素のレイヤＬ１の画素に「１」を記憶する。その結果、ＣＰＵ１１は、駆動部１５１に注目画素を駆動させるので（ステップＳＢ１０５）、注目画素は白から黒へ書き換わる。
以上の黒上書処理により、画像合成部１５４は、表示体１５２の表示領域において始点が指定されてから終点が指定されるまでの期間にわたっては、ペン先の軌跡の位置に対応する画素群のうち、背景色である白画素の色を、その白色とは異なる色である黒色に書き換える第１の書き換え手段として機能することになる。
【００４９】
図１５は、第二実施形態における白上書処理の動作を説明するフロー図である。第二実施形態における白上書処理は、第一実施形態における白上書処理とほぼ同じであり、図１５のステップＳＢ２０１、ＳＢ２０６、ＳＢ２０７はそれぞれ図１１のステップＳＡ２０１、ＳＡ２０６、ＳＡ２０７と共通している。異なっている点は、ステップＳＡ２０２〜ステップＳＡ２０５に替えて、ステップＳＢ２０２〜ステップＳＢ２０５を行う点である。以下、第二実施形態における白上書処理について、第一実施形態における白上書処理と異なる点を主に説明する。
【００５０】
画像合成部１５４は、注目画素のレイヤＬ２の画素が「１」であるか否かを判断する（ステップＳＢ２０２）。注目画素のレイヤＬ２の画素が「１」でないと判断した場合（ステップＳＢ２０２；ＮＯ）、画像合成部１５４は、ステップＳＢ２０６に処理を進める。一方、注目画素のレイヤＬ２の画素が「１」であると判断した場合（ステップＳＢ２０２；ＹＥＳ）、画像合成部１５４は、注目画素のレイヤＬ２の画素に「０」を記憶し（ステップＳＢ２０３）、その後、注目画素のレイヤＬ１の画素に「０」を記憶する。その結果、ＣＰＵ１１は、駆動部１５１に注目画素を駆動させるので（ステップＳＢ２０５）、注目画素は黒から白へ書き換わる。
以上の白上書処理により、画像合成部１５４は、表示体１５２の表示領域において終点が指定された後に、ペン先の軌跡の位置に対応する画素群のうち、当該軌跡が検出されたときに画の色（黒）であった画素の色を、背景色である白色に書き換える第２の書き換え手段として機能することになる。
【００５１】
以下、図１６と、前掲した図９および図１２を用いて、上述した動作の一例を説明する。
図１６（ｂ）は、初期状態におけるこのＵ行のうち、画素Ｕ２から画素Ｕ５までの４つの画素について表示状態を示した図であり、図１６（ａ）は、この４つの画素の初期状態におけるＶＲＡＭ１５３の状態を示した図である。初期状態において、これらの画素に対応するレイヤＬ２の画素値はすべて「０」になっており、レイヤＬ１の画素値は、画素の表示状態に一致するように、「０」、「１」、「０」、「１」が記憶されている。ここで、現座標には図１２に示す点Ｐｔ３の座標がすでに記憶されている。図９のステップＳＡ００１において、座標取得部１７から点Ｐｔ４の座標が取得されると、ＣＰＵ１１は、現座標である点Ｐｔ３の座標を前座標に記憶し（ステップＳＡ００２）、現座標に取得座標である点Ｐｔ４の座標を記憶する（ステップＳＡ００３）。現座標となった点Ｐｔ４は表示領域内にあるので（ステップＳＡ００４；ＹＥＳ）、点Ｐｔ４の周辺画素について、点周辺画素の書き換えがなされる（ステップＳＡ００５）。そして、前座標となった点Ｐｔ３も表示領域内にあるので（ステップＳＡ００６；ＹＥＳ）、点Ｐｔ３から点Ｐｔ４までを結ぶ軌跡の周辺画素について、軌跡周辺画素の書き換えがなされる（ステップＳＡ００７）。図１２に示すように、画素Ｕ３と画素Ｕ４はこの軌跡を中心とする線幅ｄ１の範囲内にあるため、ステップＳＡ００７の処理によって、画素Ｕ３と画素Ｕ４のそれぞれに対応するレイヤＬ２の画素値がともに「１」に書き換わる。この結果、Ｕ行におけるＶＲＡＭ１５３は、図１６（ｃ）のように書き換えられる。この時点では、まだ黒上書処理が行われていないため、表示状態は図１６（ｄ）に示すように、変化していない。
【００５２】
次に、ステップＳＡ００８によって黒上書処理が行われると、図１４におけるステップＳＢ１０２でレイヤＬ２の画素値が「１」であり、かつ、ステップＳＢ１０３でレイヤＬ１の画素値が「０」である画素は、画素Ｕ４のみであるから、ＣＰＵ１１は、画素Ｕ４のレイヤＬ２の画素値に「０」を記憶するとともに（ステップＳＢ１０４）、画素Ｕ４のレイヤＬ１の画素値に「１」を記憶するので、駆動部１５１により画素Ｕ４は白から黒へ書き換わる（ステップＳＢ１０５）。以上の処理の結果、Ｕ行におけるＶＲＡＭ１５３は、図１６（ｅ）のように書き換えられ、その表示状態は図１６（ｆ）のようになる。
【００５３】
次に、利用者がスタイラスペン２のペン先をいずれかの位置で座標取得部１７から離すと、ステップＳＡ００１の座標要求において、ＣＰＵ１１は、座標取得部１７からスタイラスペン２のペン先が表示体１５２の表示領域外にあることを示す座標（−１，−１）を受け取る。そのため、現座標は表示領域内にないと判断され（ステップＳＡ００４）、前座標には、直前に表示体１５２の表示領域内にあった座標が記憶されているから、ＣＰＵ１１は、ステップＳＡ０１１〜ステップＳＡ０１３の処理を行う。すなわち、共通電極ＣＥに１５Ｖの電圧をかけて、表示端末１を黒から白へ書き換える状態にさせ（ステップＳＡ０１１）、白上書処理を行って（ステップＳＡ０１２）、再び共通電極ＣＥを復帰させる（ステップＳＡ０１３）。
【００５４】
ＶＲＡＭ１５３が、図１６（ｅ）に示す状態で、白上書処理が行われると、レイヤＬ２の画素値が「１」であるのは（ステップＳＢ２０２；ＹＥＳ）、画素Ｕ３のみであるから、画像合成部１５４は、画素Ｕ３のレイヤＬ２の画素値に「０」を記憶させるとともに（ステップＳＢ２０３）、画素Ｕ３のレイヤＬ１の画素値に「０」を記憶させる。その結果、駆動部１５１により画素Ｕ３は黒から白へ書き換わる（ステップＳＢ２０５）。以上の処理の結果、Ｕ行におけるＶＲＡＭ１５３は、図１６（ｇ）のように書き換えられ、その表示状態は図１６（ｈ）のようになる。
【００５５】
以上説明した実施形態によれば、表示領域に対する１回の画像書き込み工程において各画素の色が一方の色から他方の色にのみ書き換えられるという制約があっても、１ストローク毎に元の画の色が反転するために、手書き入力の軌跡を判別できるように表示される。
前掲した図１７（ａ）〜（ｂ）と同様に手書き入力を行うと、第二実施形態においては、図１７（ｄ）に示すように、図形Ｇ１、Ｇ２の内部であり、かつ、曲線Ｇ３の内部である領域Ｇ５が白色で描かれる。
【００５６】
（Ｃ：変形例）
上述の実施形態を以下のように変形してもよい。
（変形例１）上述の実施形態においては、座標取得部１７は、表示体１５２の表示領域の前面側に配置されていたが、座標取得部１７の配置はこれに限られない。例えば、表示領域の背面側に配置されていてもよい。また、座標取得部１７は、表示体１５２の上に設けられた透明なタッチパネルであったが、利用者が指し示す点の座標を取得することができれば、タッチパネル以外の装置で構成してもよい。例えば、座標取得部１７を、表示体１５２を撮像するカメラとカメラから出力される画像データを解析するＭＰＵなどで構成し、解析の結果、スタイラスペン２のペン先が指し示す点を、表示体１５２の表示領域における座標として出力すればよい。また、表示体１５２の表示領域に予め特殊な顔料によってパターン画像を印刷しておき、スタイラスペン２のペン先に備えたカメラによって、このパターン画像を読み取って座標を出力してもよい。この場合、例えば、この顔料は赤外線等の反射率に影響を及ぼすものであり、スタイラスペン２のペン先に備えた光源から赤外線を表示領域に放射することで、ペン先が指し示す点のパターン画像を読み取らせてもよい。なお、パターン画像は予め座標と対応付けられて記憶部１４に記憶されており、ペン先のカメラが読み取ったパターン画像を基に、ＣＰＵ１１が、記憶部１４を参照して座標を特定すればよい。
【００５７】
（変形例２）上述の実施形態においては、利用者が表示体１５２の表示領域上の位置を指定するためにスタイラスペン２を用いていたが、表示領域上の位置指定手段はこれに限られない。例えば、利用者は、操作部１６を操作して、表示領域に表示されているカーソルなどの画像を移動させるようにしてもよい。この場合、操作部１６が、表示領域上の位置を指定する位置指定手段として機能する。
【００５８】
（変形例３）上述の第１実施形態と第２実施形態とは相互に切り替え可能としてもよい。例えば、操作部１６を用いて「縁取りモード」が選択された場合には、第１実施形態が行われ、「反転モード」が選択された場合には、第２実施形態が行われるようにしてもよい。これらのモードは、ＣＰＵ１１によってＲＡＭ１３に記憶されるようにすればよい。
【００５９】
（変形例４）上述の第１実施形態においては、縁取り画像は、手書きされた線の外側、つまりペン先の軌跡の位置に対応する画素群の外側に描かれていたが、線の内側に描かれてもよい。この場合、黒上書処理と白上書処理を以下のようにすればよい。つまり、画像合成部１５４は、第１実施形態のようにペン先の軌跡の位置に対応する画素群の外縁に接している、画の画素の色を書き換えるのではなく、ペン先の軌跡の位置に対応する画素群に接する画素のうち、画と同じ色の画素の色を書き換えるのである。
【００６０】
図１８は、この変形例４における黒上書処理の動作を説明するフロー図である。この動作は、第一実施形態の黒上書処理の動作とほとんど共通しているので、以下、異なる点を説明する。変形例４においては、画像合成部１５４は、注目画素のレイヤＬ２の画素値が「１」であるか否かを判断するステップＳＡ１０２に替えて、注目画素のレイヤＬ３の画素値が「１」であるか否かを判断するステップＳＣ１０２を行う。そして、このレイヤＬ３の画素値が「１」であると判断した場合には（ステップＳＣ１０２；ＹＥＳ）、画像合成部１５４は、注目画素のレイヤＬ２の画素値に「０」を記憶するとともに注目画素のレイヤＬ３の画素値に「０」を記憶するステップＳＡ１０３の処理を行わずに、直接ステップＳＡ１０４の判断処理を行う。これにより、軌跡から幅ｄ２の範囲にある画素のうち、白色の画素は全て黒色に上書される。
【００６１】
図１９は、この変形例４における白上書処理の動作を説明するフロー図である。この動作は、第一実施形態の白上書処理の動作とほとんど共通しているので、以下、異なる点を説明する。変形例４においては、画像合成部１５４は、注目画素のレイヤＬ１の画素が「１」であるか否かを判断するステップＳＡ２０４に替えて、注目画素のレイヤＬ２の画素が「０」であるか否かを判断するステップＳＣ２０４を行う。これは、変形例４における白上書処理が行われる段階においてレイヤＬ３の画素値が「１」である場合には、必ず先に行われている黒上書処理によりレイヤＬ１の画素値も「１」になっており、レイヤＬ１の画素を判断する必要がないからである。そして、注目画素のレイヤＬ２の画素値が「０」である場合には（ステップＳＣ２０４；ＹＥＳ）、ステップＳＡ２０５に処理を進める一方、レイヤＬ２の画素値が「０」でない場合には（ステップＳＣ２０４；ＮＯ）、当該画素値に「０」を記憶するステップＳＣ２０５を行う。これにより、軌跡から幅ｄ２の範囲にあり、かつ、軌跡から幅ｄ１の範囲内にない画素は全て、白色に上書される。その結果、元の表示内容で黒色に描かれていた部分に手書き入力の線が描かれると、その部分における手書き入力の線の内側に沿って白色の縁取りが描かれる。
このように、画像合成部１５４は、ペン先の軌跡の位置に対応する画素群に接する画素のうち、画の色である黒色の画素の色を、背景色である白色に書き換える第２の書き換え手段として機能する。
【００６２】
（変形例５）上述の実施形態においては、画を示す色として黒が、背景や縁取りを示す色として白が用いられていたが、画を示す色として白を、背景等を示す色として黒を用いてもよい。この場合、初期状態において共通電極ＣＥに印加する電圧を１５Ｖとし、ストロークが終了する度に、共通電極ＣＥに印加する電圧を０Ｖとして、縁取りや反転として、画素を白から黒へ上書きすればよい。
また、実施形態では、画像合成部１５４によって実現される第１書き換え手段が第１の色を第２の色に、画像合成部１５４によって実現される第２書き換え手段が第２の色を第１の色にそれぞれ書き換えるように予め決まっていたが、第１書き換え手段及び第２書き換え手段がどの色の画素をどの色に書き換えるかを利用者によって設定可能としてもよい。この場合、ＣＰＵ１１は、操作部１６から利用者の操作に応じた操作信号を受け取り、これに基づいてＲＡＭ１３に第１の色および第２の色を記憶すればよい。そして、ＣＰＵ１１は、このＲＡＭ１３の記憶内容に応じて、共通電極ＣＥに印加する電圧を切り替えるようにすればよい。例えば、実施形態とは逆に、第１の色が黒色で第２の色が白色の場合、図１７（ａ）のような軌跡を描いたとき、始点から終点に至までの期間にわたっては、背景と重なる軌跡部分は描かれずに、図形画像と重なる軌跡部分だけが描かれる。そして、終点が指定された後に背景と重なる軌跡部分は描かれることになる。
【００６３】
また、利用者が設定するのではなく、ＣＰＵ１１がストロークの開始を認識する度に自動的に設定するようにしてもよい。この場合、ＣＰＵ１１は、現座標が表示領域内にあり（図９に示すステップＳＡ００４；ＹＥＳ）、前座標が表示領域内にない（ステップＳＡ００６；ＮＯ）ことを判断したときに、現座標を含む画素に対応するレイヤＬ１の画素値を参照する。そして、ＣＰＵ１１は、このレイヤＬ１の画素値が「０」である場合には、第１の色として「０」に対応する白を、第２の色として第１の色と異なる色である黒を記憶し、「１」である場合には、第１の色として「１」に対応する黒を、第２の色として白を記憶するようにすればよい。このようにすると、始点に白が描かれていた場合には、自動的に黒色の線が描画され、始点に黒が描かれていた場合には、自動的に白色の線が描画される。つまり、ストロークの開始時には必ずその軌跡が描かれることになる。この場合、画像合成１５４によって実現される第１の書き換え手段及び第２の書き換え手段は、表示領域において指定された始点の位置に対応する画素の色を第１の色とし、第１の色とは異なる色を第２の色として、画素の色を書き換える。
【００６４】
（変形例６）上述の第一実施形態において、記憶部１４に記憶した線幅等の数値であるｄ１およびｄ２は、ｄ２＞ｄ１の関係にあったが、ｄ２＝ｄ１の関係であってもよい。この場合、図１０に示す「Ｌ３の画素値に「０」を記憶する」という処理を、ステップＳＡ１０３では行わず、ステップＳＡ１０５で行うようにすれば、表示端末１に第二実施形態と同一の動作を行わせることができる。また、ｄ１およびｄ２は、ｄ２＜ｄ１の関係であってもよい。この場合も同様に「Ｌ３の画素値に「０」を記憶する」という処理を、ステップＳＡ１０３では行わず、ステップＳＡ１０５で行うようにすれば、手書き入力の際に背景色である白色が描かれていた部分には、ペン先の軌跡に沿ってｄ１の幅で黒色の線が描かれ、画の色である黒色が描かれていた部分には、ペン先の軌跡に沿ってｄ１よりも細いｄ２の幅で白色の線が描かれることとなる。
すなわち、画像合成部１５４が黒上書処理を行う場合、上述した軌跡の位置から第１の距離（ｄ１）の範囲内にある第１の色（白）の画素の色を、第１の色とは異なる第２の色（黒）に書き換える第１の書き換え手段となる。これにより、例えば図２０（ａ）に示すように、軌跡の位置から距離ｄ１の範囲内にある白色画素は、図２０（ｂ）に示す如く、黒色に書き換えられる。
一方、画像合成部１５４が白上書処理を行う場合、上述した軌跡の位置から、第１の距離と同じ又は異なる第２の距離（ｄ２）の範囲内にあり、軌跡が検出されたときに第２の色（黒）であった画素の色を、軌跡が延びる方向に沿って第１の色（白）に書き換える第２の書き換え手段となる。これにより、例えば図２０（ｃ）に示す軌跡の位置から距離ｄ２の範囲内にある黒色画素が全て白色に書き換えられた場合には、図２０（ｄ）に示す如く、第二実施形態と同じように、黒色の画素が全て白色に反転させられる。このときに白色に反転させられた画素は、軌跡が延びる方向に沿った画素と言える。また、軌跡の位置から距離ｄ２の範囲内にある黒色画素のうちの一部が、軌跡が延びる方向に沿って、白色に書き換えられた場合には、図２０（ｅ）に示す如く、第１実施形態と同様に、縁取り部分に相当する黒色の画素が白色に反転させられる。
なお、画像合成部１５４が第１書き換え手段及び第２書き換え手段を実現するのではなく、ＣＰＵ１１が実現してもよい。
【００６５】
（変形例７）本発明を上述したＣＰＵ１１が実行するプログラムとして実現してもよい。また、これらプログラムは、磁気テープ、磁気ディスク、フレキシブルディスク、光記録媒体、光磁気記録媒体、ＣＤ（Compact Disk）、ＤＶＤ（Digital Versatile Disk）、フラッシュメモリなどの記録媒体に記録した状態で提供し得る。
【図面の簡単な説明】
【００６６】
【図１】表示端末の外観の一例を示す外観図である。
【図２】表示端末の機能構成の一例を示すブロック図である。
【図３】表示端末の表示体の構造を模式的に示した図である。
【図４】電気泳動素子の構造および状態を模式的に示す断面図である。
【図５】表示端末の表示体が、ある画素を白から黒へ書き換えると同時に他の画素を黒から白へ書き換えることができない理由について説明するための模式図である。
【図６】ＶＲＡＭの構成を概念的に説明するための図である。
【図７】利用者がスタイラスペンを使って表示端末の表示体上に図形を描く様子の一例を示す図である。
【図８】ＣＰＵが座標取得部から取得した座標に基づいて、ＶＲＡＭの記憶内容を更新する様子を示す図である。
【図９】表示端末が、利用者の操作に応じた線画に縁取りをつけて表示体に表示する動作の流れを説明するフロー図である。
【図１０】第一実施形態における黒上書処理の動作を説明するフロー図である。
【図１１】第一実施形態における白上書処理の動作を説明するフロー図である。
【図１２】表示体の表示領域の一部を現す図である。
【図１３】第一実施形態におけるＶＲＡＭの状態と対応する画素の表示状態を示した図である。
【図１４】第二実施形態における黒上書処理の動作を説明するフロー図である。
【図１５】第二実施形態における白上書処理の動作を説明するフロー図である。
【図１６】第二実施形態におけるＶＲＡＭの状態と対応する画素の表示状態を示した図である。
【図１７】すでに画が描かれている、表示体の表示領域に対して、手書き入力を行う場合を説明するための図である。
【図１８】変形例４における黒上書処理の動作を説明するフロー図である。
【図１９】変形例４における白上書処理の動作を説明するフロー図である。
【図２０】変形例６における黒上書処理および白上書処理を経た表示端末の表示状態を示した図である。
【符号の説明】
【００６７】
１…表示端末、１１…ＣＰＵ、１２…ＲＯＭ、１３…ＲＡＭ、１４…記憶部、１５…表示部、１５１…駆動部、１５２…表示体、１５２１…第１基板、１５２２…第２基板、１５２３…バインダ、１５３…ＶＲＡＭ、１５４…画像合成部、１６…操作部、１７…座標取得部、１９…バス、２…スタイラスペン、ＢＧ…黒色顔料粒子、ＣＥ…共通電極、Ｃｒ１０，Ｃｒ１１，Ｃｒ２０，Ｃｒ２１…円、ＣＷ…カプセル壁、ＤＭ…分散媒、Ｇ１，Ｇ２…図形、Ｇ３…曲線、Ｇ４…領域、Ｌ，Ｌ１，Ｌ２，Ｌ３…レイヤ、Ｐ，Ｐ１，Ｐ２，Ｐ３，Ｐ４…電気泳動素子、ＰＥ，ＰＥ１，ＰＥ２，ＰＥ３，ＰＥ４…画素電極、Ｐｔ１，Ｐｔ２，Ｐｔ３，Ｐｔ４…点、ＷＧ…白色顔料粒子。
【図１】
0004952639.tif 000002
【図２】
0004952639.tif 000003
【図３】
0004952639.tif 000004
【図４】
0004952639.tif 000005
【図５】
0004952639.tif 000006
【図６】
0004952639.tif 000007
【図７】
0004952639.tif 000008
【図８】
0004952639.tif 000009
【図９】
0004952639.tif 000010
【図１０】
0004952639.tif 000011
【図１１】
0004952639.tif 000012
【図１２】
0004952639.tif 000013
【図１３】
0004952639.tif 000014
【図１４】
0004952639.tif 000015
【図１５】
0004952639.tif 000016
【図１６】
0004952639.tif 000017
【図１７】
0004952639.tif 000018
【図１８】
0004952639.tif 000019
【図１９】
0004952639.tif 000020
【図２０】
0004952639.tif 000021