(57)【特許請求の範囲】
【請求項１】
半導体と、
基板と、
前記半導体に形成された半導体電極と、
前記半導体電極に接合された前記基板上の基板電極と、
前記半導体と前記基板との間に位置する接着・封止材と、
前記基板の前記半導体が位置する面と異なる面に位置するシール層とを有し、
前記基板のシール層がない部分を傾斜させ、前記傾斜させた傾斜面にて、前記基板電極と前記半導体電極とを接合したことを特徴とする半導体装置。
【請求項２】
前記半導体を前記傾斜面で屈曲させた請求項１記載の半導体装置。
【請求項３】
前記傾斜面は、前記基板の端である一辺の部分である請求項１または２に記載の半導体装置。
【請求項４】
前記一辺の部分に外部電極を設けた請求項３に記載の半導体装置。
【請求項５】
前記シール層は、レジストである請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記半導体は、メモリチップであり、さらに、前記基板のシール層がない部分にコントロールチップが前記基板に接合されている請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
半導体装置は、ＳＤメモリカードである請求項１から６のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路用プリント基板（特許請求の範囲および本明細書において、代表例として「基板」と称しているが、この「基板」にはインタポーザや電子部品が装着される他の部品などの被装着体を意味する。）に電子部品例えばＩＣチップで代表される半導体や表面弾性波（ＳＡＷ）デバイスなどを単体（ＩＣの場合にはベアＩＣ）状態で基板に実装した半導体装置に関するものである。
【背景技術】
【０００２】
今日、電子回路基板は、多様な製品に使用されるようになり、日増しにその性能が向上し、回路基板上で用いられる周波数も高くなっている。これに対応してＩＣをパッケージのない裸のままのフリップチップとして実装することによりインピーダンスが低くなるフリップチップ実装は、高周波を使用する近時の電子機器に適した実装方式となっている。また、このフリップチップ実装は携帯機器が増加するのに併せ日進月歩する薄型化、小型化からも強く求められている。しかし、このような裸での実装方式により、回路基板に搭載したＩＣや、電子機器、フラットパネルディスプレイへ実装したＩＣはダメージを受けやすく、実装後のＩＣには不良品が混在している。
【０００３】
このため、薄型化、小型化して提供されるようになったＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ    Ｐａｃｋａｇｅ）や薄型化、小型化、高密度集積化されるようになったＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）がフリップチップに代わって用いられるようにもなっている。
【０００４】
図１７は従来例１を示し、それらの半導体８６を基板としての液晶ディスプレイ８４に接合するのに異方性導電接着剤層８１を用いる方法（例えば、特許文献１参照。）を採用している。異方性導電接着剤層８１は、絶縁性樹脂８３の中に導電性微片８２を加え厚さ方向にだけ導電性を持たせたものである。これを用いた実装方法は、図１７（Ａ）に示すようにセパレータ８５に貼り合わせてある異方性導電接着剤層８１をセパレータ８５から剥して、図１７（Ｂ）に示すように液晶ディスプレイ８４のガラスに貼り付けた上から、半導体８６を加熱しながら加圧して、異方性導電接着剤層８１を半導体８６および液晶ディスプレイ８４の両表面に馴染ませて硬化させることにより行われる。これにより、半導体８６は、異方性導電接着剤層８１を介し液晶ディスプレイ８４上への接着固定と、液晶ディスプレイ８４との間の封止がなされ、かつ、対向し合うＡｕなどよりなる突起状の半導体電極８７と基板電極８８とは、異方性導電接着剤層８１の厚さ方向の導電性によって電気的に接続され、半導体電極８７と基板電極８８が対向し合わない領域では、半導体８６側と液晶ディスプレイ８４側とが電気的に接続されることはない。
【０００５】
また、従来例２として、主として導電性微片を含まないＵＶ硬化樹脂を用いて実装することも行われている。このような実装は、ＵＶ硬化樹脂を基板の上に塗布し、その上に半導体を加熱しながら加圧して、ＵＶ硬化樹脂を一旦軟化ないしは溶融させて、半導体および基板間に馴染ませるのに併せ、対向し合う突起状の半導体電極を基板電極に圧接した電気的な接合状態に保って、ＵＶ照射によりＵＶ硬化樹脂を硬化させて行われる。これにより、ＵＶ樹脂の硬化時の収縮による引き付けにて半導体電極および基板電極間の接合状態をより強めて半導体および基板が接着されると共に両者間の封止がなされる。
【０００６】
また、従来例３として、導電性微片を含まない接着フィルムを用いて実装することも行われている。このような実装は、基板に接着フィルムを貼った上から、突起状の電極がレベリングされていない半導体を加熱しながら加圧して行われる。これによって、半導体はレベリングされていない突起状の半導体電極が接着フィルムを突き破って基板電極に圧接することでレベリングされると共に電気的な接合状態となり、このレベリング接合状態にて接着フィルムにより基板に接着されるのと同時に両者間が封止される。
【特許文献１】特公昭６２−６６５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、本発明者は上記いずれの実装方式によっても接合不良が発生することを経験しており、特に半導体８６は所定の電気的特性が得られないこともある。これは、図１６に模式的に示すように、半導体１０１を加圧ヘッド１１１によって接合ステージ１１２上の基板１０２に圧接しながら実装するのに、半導体１０１および基板１０２の半導体電極１０３および基板電極１０５の圧接位置に半導体１０１および基板１０２に垂直な圧接力Ｆ（半導体１０１に働く状態で図示している。）が半導体１０１や基板１０２に対し働くことによる。このような圧接力Ｆは、半導体電極８７、基板電極８８相互の接合部、半導体１０１および基板１０２の一方または双方に残留応力σが発生し、接合不良を引き起こす要因となる。
【０００８】
また、今日の微細化が進んだＩＣチップにあっては前記残留応力σによって結晶構造に歪みが生じるので、ＩＣチップ内のトランジスタを動作させる電流が変動し、これがトランジスタ特性変動を引き起こし所定の電気特性を得ることができないことがある。
【０００９】
本発明の目的は、十分な電気的接合の基に実装した半導体に所定の電気特性が得られる信頼性の高い半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明の半導体装置は、半導体と、基板と、前記半導体に形成された半導体電極と、前記半導体電極に接合された前記基板上の基板電極と、前記半導体と前記基板との間に位置する接着・封止材と、前記基板の前記半導体が位置する面と異なる面に位置するシール層とを有し、前記基板のシール層がない部分を傾斜させ、前記傾斜させた傾斜面にて、前記基板電極と前記半導体電極とを接合したことを特徴としている。
【００１１】
このような構成では、半導体および基板の半導体電極および基板電極は、基板の前記傾斜させている傾斜面にて、互いが接合されていることにより、半導体および基板が接着・封止材による接合過程での接着・封止を受けている間、半導体電極および基板電極間に働く力を、接合方向分力と、基板の傾斜面に平行な傾斜方向分力とに分解して所定の接合状態に保たれ、傾斜方向分力は半導体および基板に接合方向の内部応力を生じさせる働きはしないので、その分半導体および基板の接合による内部残留応力が低減する。
【００１２】
上記において、さらに、前記半導体を前記傾斜面で屈曲させたものとすることができる。
【００１３】
このような構成では、半導体および基板間で圧接状態に保持して互いが電気的に接合されている半導体電極および基板電極の互いに対向し合う組は、その圧接面の一方または双方が前記対向し合う方向において圧接の方向に直角な向きに対して傾斜していることにより、圧接状態での半導体および基板が接着・封止材による接合状態での接着・封止を受けている間、半導体電極および基板電極の圧接面に垂直に働く圧接力を、半導体および基板に垂直な圧接方向分力と、半導体および基板に平行で圧接方向に直角な圧接方向直角分力とに分解するが、接合している半導体電極と基板電極との組の互いが対向し合う組間で、前記対向し合う方向において互いに逆向きな圧接方向直角分力を生じさせて半導体や基板を介し釣り合わせ半導体や基板を移動させないので、半導体や基板の移動を阻止する特別な措置なしにも、前記所定の接合状態をよく保ち、これが緩むことはない。また、圧接方向直角分力は半導体電極、基板電極の接合状態維持に貢献はするが、半導体および基板に圧接方向の内部応力を生じさせる働きはしないので、その分半導体および基板の圧接による内部残留応力が低減する。
【００１４】
上記において、さらに、前記傾斜面は、前記基板の端である一辺の部分であるものとすることができる。
【００１５】
上記において、さらに、前記一辺の部分に外部電極を設けたものとすることができる。
【００１６】
上記において、さらに、前記シール層は、レジストであるものとすることができる。
【００１７】
上記において、さらに、前記半導体は、メモリチップであり、さらに、前記基板のシール層がない部分にコントロールチップが前記基板に接合されているものとすることができる。
【００１８】
上記において、さらに、半導体装置は、ＳＤメモリカードであるものとすることができる。
【発明の効果】
【００３２】
本発明の半導体装置によれば、基板の前記傾斜させている傾斜面にて接合されている半導体電極および基板電極の組による接合位置では、半導体および基板が接合過程で接着・封止を受けている間、互いの接合面間に働く圧接力を、接合方向分力と、基板の傾斜面に平行な傾斜方向分力とに分解して所定の接合状態を保ち、傾斜方向分力が半導体および基板に接合方向の内部応力を生じさせる働きをしない分、半導体および基板の接合による内部残留応力を低減するので、半導体や基板の内部残留応力に弱い部分に適用して、接合不良が生じたり、半導体に所定の電気特性が得られなくなるようなことを防止することができ、信頼性の高い実装が実現する。
【発明を実施するための最良の形態】
【００３７】
以下、本発明の実施の形態に係る半導体装置につき、図を参照しながら詳細に説明し、本発明の理解に供する。なお、以下に示す実施の形態は本発明の具体例であって、本発明の技術的範囲の記載事項を限定するものではない。
【００３８】
本実施の形態の半導体装置は、場合別に代表的に例示した、図１に示す例、図２に示す例、図３に示す例、図４に示す例、図５に示す例、図６に示す例、図７に示す例、図８に示す例、図９に示す例、図１０に示す例、図１１に示す例、図１２に示す例、図１３に示す例、図１４に示す例、図１５に示す例、図１６に示す例のように、半導体１、１Ｂ、１Ｃ、１Ｄと、基板２と、半導体１に形成された複数の半導体電極３と、この半導体電極３に図１（ｂ）の模式図のようにステージ１１および加圧ヘッド１２間でのアクチュエータ１３などによる加圧力にてＶ方向の圧接を伴い電気的に接合された基板２上の複数の基板電極２Ａと、半導体１と基板２との間に位置する接着・封止材４と、を備えている。半導体１は既述したベアＩＣ、ＣＳＰ、ＢＧＡのいずれでも使用できる。しかし、これに限られることはなく表面弾性波デバイスなどを単体で取り扱い実装対象とする場合を含む。また、基板２は電子回路用プリント基板であるが、既述したようにインタポーザや各種電子部品が装着される他の部品などの被装着体を意味する。接着・封止材４は、既述した異方性導電接着剤、ＵＶ硬化樹脂、導電性微片を含まない接着フィルムを用いてよいが、これに限られることはない。多くの場合、半導体電極３はワイヤボンディングなどにより形成した１段ないしは２段形態の突起状電極、いわゆるバンプとされ、基板電極４はプリント配線の一部として平坦に形成される。
【００３９】
しかし、本実施の形態は、上記例示の各半導体装置において、基板電極２Ａと半導体電極３との少なくとも１つの組は、それら基板電極２Ａおよび半導体電極３の一方または双方が圧接の方向Ｖに直角な向きＨに対して角度θ傾斜した圧接面２Ａ−１（図１〜図５、図７〜図１５）または圧接面３−Ａ（図３、図６）を有して接合されていることを特徴としている。従って、例えば図３、図６に示す例のように半導体電極３に傾斜した圧接面３−Ａを形成するには、ワイヤボンディングによって形成したバンプと称される突起状の半導体電極３に対し、切断や傾斜面の押し付けによる加工によって傾斜した圧接面３−Ａとすればよいが、傾斜した圧接面３−Ａとしない場合は特に突起電極としなくてよくなる。また、図１〜図５に示す各例のように、基板電極２Ａに基板２の面から傾斜した圧接面２Ａ−１を形成するには突起電極として加工するのが好適となるが、プリント配線によっては形成が困難であるため、平坦なプリント配線、電極上にワイヤボンディングなどによって突起状電極を形成した後、傾斜した圧接面２Ａ−１を加工により形成することになる。
【００４０】
以上のように、互いの圧接面の一方または双方が図１（ｂ）に基板電極２Ａにて代表して示すように圧接方向Ｖに直角な向きＨに対して傾斜した圧接面２Ａ−１（またはおよび３Ａ）とされていると、半導体１および基板２間で圧接状態に保持して互いが電気的に接合されている半導体電極３および基板電極２Ａは、その圧接面２Ａ−１（またはおよび３Ａ）が圧接方向Ｖに直角な向きＨに対して傾斜していることにより、圧接状態での半導体１および基板２が接着・封止材４による接合状態での接着・封止を受けている間、半導体電極３および基板電極２Ａの傾斜した圧接面２Ａ−１（またはおよび３Ａ）に垂直に働く圧接力Ｆを、半導体１および基板２に垂直な圧接方向分力Ｆ１と、半導体１および基板２に平行で圧接方向Ｖに直角な圧接方向直角分力Ｆ２とに分解して所定の接合状態に保たれ、圧接方向直角分力Ｆ２は半導体１および基板２に圧接方向の内部応力を生じさせる働きはしないので、その分半導体１および基板２の圧接による内部残留応力が低減する。
【００４１】
この結果、圧接面２Ａ−１（またはおよび３Ａ双方）が、接合時の圧接の方向Ｖに直角な向きＨに対して傾斜して電気的に接合されている半導体電極３および基板電極２Ａの組がある接合位置では、半導体１および基板２が圧接状態で接着・封止を受けている間、互いの圧接面２Ａ−１（またはおよび３Ａ）に垂直に働く圧接力Ｆを、半導体１および基板２に垂直な圧接方向分力Ｆ１と、半導体１および基板２に平行で圧接方向Ｖに直角な圧接方向直角分力Ｆ２とに分解して所定の接合状態を保ち、圧接方向直角分力Ｆ２が半導体１および基板２に圧接方向の内部応力を生じさせる働きをしない分、半導体１および基板２の圧接による内部残留応力を低減するので、半導体１や基板２の内部残留応力に弱い部分に適用して、接合不良が生じたり、半導体１などに所定の電気特性が得られなくなるようなことを防止することができ、信頼性の高い実装が実現する。また、半導体１や基板２の残留内部応力に弱い箇所に限って適用することにより、圧接面２Ａ−１（またはおよび３Ａ）を形成する不要な手間が省けるし、圧接方向直角分力Ｆ２が不要に働いて加圧ヘッド１２に吸着などして保持されているだけの半導体１が移動して位置ずれする、具体的には基板電極２Ａに対する半導体電極３の位置がずれる電極ずれなどの原因になるのを防止しやすい。基板２は位置固定しやすく特に問題とはならない。
【００４２】
図１（ａ）、図２に示す例では、特に、傾斜した圧接面２Ａ−１（またはおよび３Ａ）を有して互いに接合されている基板電極２Ａ、半導体電極３の組が複数あって、互いに対向し合う組どうしにおいて、圧接面２Ａ−１（またはおよび３Ａ）が前記対向し合う方向に同じ側、図では右側に向いて傾斜したものとしている。このため、圧接方向直角分力Ｆ２は同じ側に向いて生じ、半導体１を図の右側に移動させやすくなるが、向きＨに対する傾斜の角度θを小さ目に調整することによって移動を防止することができる。しかし、角度θが小さすぎると圧接方向直角分力Ｆ２が小さくなり圧接方向分力Ｆ１がより大きくなり過ぎるので、半導体１や基板２の圧接時の残留内部応力による接合不良や所定の電気特性が得られない原因になる。
【００４３】
そこで、本発明者は、傾斜の角度θに対する、接合ピッチが８０μｍにおいて問題となる位置ずれ、半導体（ＩＣ）の特性不良の関係につき実験したところ、下記表１のようになった。
【００４４】
【表１】
0004943959.tif 000002
【００４５】
表１は、傾斜角θを１°、５°、１０°、３０°、４５°、６０°、８０°の７通りに設定して、各角度で半導体１を１００個ずつ実装したときの位置ずれや特性不良に該当した個数を示している。位置ずれは１０°から１個が発生し、３０°では５個となり、４５°では７個となり、６０°では１０個とやや多いが採算内である。これに対し８０°では３０個と実用に耐えない結果となった。また、特性不良は１°では１０個発生し実用に耐えないが、５°では１個となり十分実用でき、１０°以上では発生しなかった。これを総合評価すると、本発明の実施例とする有効範囲は５°〜６０°であるが、外観できず検査しにくい内部欠陥を重要欠陥とする立場からは、１０°〜６０°の範囲がよく、採算性も十分に配慮すると１０°〜３０°とするのがさらに好適である。しかし、これに限られることはない。他の実施例においても上記と同様の結果が得られる。
【００４６】
図２に示す例は、特に、図１に示す例の接着・封止材４に無機フィラー９を３０〜７０％含有したものを採用している。これにより、接着・封止材４は温度変化によって生じる応力が軽減して半導体１への応力影響を小さくするので、半導体１の内部応力による特性変化を抑えられ、寿命の増大が図れる。
【００４７】
図３に示す例では、基板電極２Ａおよび半導体電極３が共に当初から傾斜した圧接面２Ａ−１、３Ａを有して互いに接合されている。これにより、圧接による図１（ｂ）に示すような半導体電極３側などの変形なしに十分な広さの接合面積が得られるので、圧接力Ｆを小さくしても接合不良が生じにくく、前記５°でも前記さらに好適な範囲となり得る。
【００４８】
図３に示す例では、さらに、基板電極２Ａおよび半導体電極３の当初から傾斜した圧接面２Ａ−１、３Ａ間に導電性微片５を介在させて電気的な接合を行っている。これによって、圧接力Ｆをさらに小さくしても電気的な接合効率を高められる分だけ、傾斜した圧接面２Ａ−１またはおよび３Ａの傾斜の角度θをさらに小さくしやすく、図１に示す場合の接合の高信頼性を損なわない半導体１の位置ずれ防止に好適となる。従って、前記５°より小さい角度θでも前記さらに好適な範囲に入り得る。
【００４９】
図４に示す例、図５に示す例、図６に示す例では、傾斜した圧接面２Ａ−１またはおよび３Ａを有して接合されている半導体電極３と基板電極２Ａとの組の互いが対向し合う組間において、半導体１および基板２間の空間において前記対向し合う方向に互いに逆向きな内向きまたは外向きとなり圧接方向Ｖに直角で互いに逆向きな圧接方向直角分力Ｆ２を生じさせる向きに傾斜している。これにより、接合している半導体電極３と基板電極２Ａとの組の互いが対向し合う組間において、互いに逆向き生じる圧接方向直角分力Ｆ２が半導体１や基板２を介し釣り合い半導体１や基板２を移動させない。従って、半導体１や基板２の移動を阻止する特別な措置なしにも、所定の接合状態をよく保ち、これが接着・封止の間緩むことはない。圧接面２Ａ−１またはおよび３Ａの傾斜の角度θを大きくして圧接時の残留応力による接合不良や所定の電気特性が得られなくなるのを確実に防止しながら、半導体１の基板２に対する位置ずれも防止し、半導体装置製造上の歩留まりを高められる。従って、位置ずれが生じにくく、前記６０°やそれ以上の角度θでも前記さらに好適な範囲に入り得る。しかし、圧接される基板電極２Ａや半導体電極３の一方または双方に圧接方向Ｖと直角な向きに変形して逃げ接合不良の原因になるような大きな角度θは外す必要がある。
【００５０】
このような互いに逆向きな接合方向直角分力Ｆ２の釣り合いによる位置ずれ防止効果は、それら互いに逆な接合方向直角分力Ｆ２が生じる基板電極２Ａ、半導体電極３の各組の内側域や外側位置に、向きＨに平行な圧接面を有して接合された基板電極２Ａおよび半導体電極３の組みがあっても発揮される。
【００５１】
特に、図４に示す例では、前記互いに逆向きな圧接方向直角分力Ｆ２は、その釣り合い上、半導体１に圧縮を与える向き、つまり半導体１および基板２間に形成される空間における内向きとなっており、圧接方向Ｖに直角な向きの耐圧縮性が高い半導体１に好適となり、基板２には引っ張り力が働くことになるので、圧接方向Ｖに直角な向きの耐引っ張り性が高い基板２に好適となる。
【００５２】
また、反対に、図５に示す例、図６に示す例では、互いに逆向きな圧接方向直角分力Ｆ２は、その釣り合い上半導体１に引っ張りを与える向き、つまり半導体１および基板２間に形成される空間における外向きとなっており、圧接方向Ｖに直角な向きの耐引っ張り性が高い半導体１に好適となり、基板２には圧縮力が働くことになるので、圧接方向Ｖに直角な向きの耐圧縮性が高い基板２に好適となる。
【００５３】
これら互いに逆向きな接合方向直角分力Ｆ２の圧縮と引っ張りの釣り合い方式の選択は、半導体１や基板２の位置や向きで耐圧縮性、耐引っ張り性が異なる場合、その位置や向きでの耐圧縮性、耐引っ張り性に合せた部分的に異なった選択をすることもできる。
【００５４】
図７に示す例では、基板電極２Ａは、基板２の一面側に凸他面側に凹の反り形状による圧接方向Ｖに直角な向きに対し半導体１と前記基板２との間に形成される空間において外向きまたはおよび内向き、図示例では凸の反り形状にて外向きとなる圧接方向Ｖに直角な向きに対する傾斜により、傾斜した圧接面２Ａ−１を有して対向し合うように位置し、半導体電極３と接合されている。これにより、基板２の互いに対向して位置する複数の基板電極２Ａは、基板２の凸（またはおよび凹）の反り形状にて半導体１と基板２との間に形成される空間において外向き（またはおよび内向き）となる圧接方向Ｖに直角な向きに対する傾斜により、傾斜した圧接面２Ａ−１を有して半導体電極３と接合されていて、半導体１および基板２が圧接状態を保って接着・封止材４による接着・封止を受けている間、その圧接面２Ａ−１に垂直に働く圧接力Ｆを、半導体１に垂直な圧接方向分力Ｆ１と、半導体１に平行で前記空間に対し外向き（またはおよび内向き）に対向し合う互いに逆向きで釣り合う圧接方向直角分力Ｆ２と、に分解して、半導体電極３と所定の接合状態によく保たれ、これが緩むことはない。また、圧接方向直角分力Ｆ２は半導体１および基板２に圧接方向Ｖの内部応力を生じさせる働きはしないので、その分半導体１および基板２の圧接による内部残留応力が低減する。特に、基板電極２Ａの圧接面２Ａ−１の傾斜は基板２の反り形状によるもので、半導体電極３や基板電極２Ａに半導体１や基板２の面に対して傾斜を持たせた特殊な形態に形成しなくてもよい上、予め反らせた基板２を採用して実現するが、基板２の反り形状も図示したように凸の支持面１１ａで基板２を支持して半導体１を圧接したときの反り変形によるものとすることにより、基板２を予め反らせておく手間も省略できる。なお、基板２の反り形状は接着・封止材４による接着・封止によって固定される。
【００５５】
図８に示す例では、反り形状の基板２の凸面側、凹面側の双方に半導体１、１Ｂを実装してあり、凸面で対向し合う基板電極２Ａは半導体１と基板２との間に形成される空間において外向きに傾斜して半導体電極３と接合されて、接合時半導体１に引っ張りを与える圧接方向直角分力Ｆ２を生じさせるが、凹面で対向し合う基板電極２Ａは半導体１Ｂと基板２との間に形成される空間において内向きに傾斜して半導体電極３Ｂと接合されて、接合時半導体１に圧縮を与える圧接方向直角分力Ｆ２を生じさせる。従って、半導体１は耐引っ張り性の高いものに適用し、半導体１Ｂは耐圧縮性に高いものに適したものとなる。この場合も、予め反らせた基板２を採用して実現するが、基板２の反り形状も図７に示す例のように上に凸の支持面基板２を支持して半導体１を圧接したときの反り変形によるものとすることにより、基板２を予め反らせておく手間が省略でき、半導体１の実装後に半導体１Ｂを実装すればよい。
【００５６】
図９に示す例では、図８に示す例のように反り形状の基板２の両面に第１、第２の半導体１Ｃ、１を実装しているが、特に、互いに接合される第１半導体電極３ｃ、３ｃどうしと基板電極２Ａ、２Ａどうしは同一の第１対向距離Ｌ１を有して対向配置され、互いに接合される半導体電極３、３どうしおよび基板電極２Ａ、２Ａどうしは互いに同一で第１対向距離Ｌ１より大きな第２対向距離Ｌ２を有して対向配置され、第１対向距離Ｌ１域は基板２上で第２対向距離Ｌ２域内に位置し、対向し合う第１対向距離Ｌ１を有して対向し合う基板電極２Ａ、２Ａどうしおよび第２対向距離Ｌ２を有して対向し合う基板電極２Ａ、２Ａどうしは、基板２の半導体１Ｃ側に凹で半導体１側に凸の反り形状により、凹側では、圧接方向Ｖに直角な向きに対し対向し合う方向に互いに逆向きな半導体１Ｃおよび基板２間の空間において内向きとなるように傾斜した圧接面２Ａ−１を有して半導体電極Ｃと接合されている。凸側では、圧接方向Ｖに直角な向きに対し対向し合う方向に互いに逆向きな半導体１Ｃおよび基板２間の空間において外向きとなるように傾斜した圧接面２Ａ−１を有して半導体電極３と接合されている。これにより、図８の例の場合同様に、予め反り形状を持たせた基板２により実現するが、基板２の第１、第２半導体１、１Ｃのいずれかを実装したときの、あるいはそれらを同時に圧接したときの第１、第２対向距離Ｌ１、Ｌ２の大小の違いを利用した反り変形によるものとすることにより、基板２の反り形状を予め付与しておく手間も省略できる。
【００５７】
図１０に示す例では、基板２は、基板電極２Ａを有した互いに対向し合う各辺部２ａ、２ｂがそれらの間の中央部よりも耐屈曲性が小さく、両辺部２ａ、２ｂにある基板電極２Ａどうしは、基板２の各辺部２ａ、２ｂの半導体１と基板２との間に形成される空間において前記対向する方向にて外向きとなる圧接方向Ｖに直角な向きに対する互いに逆向きな傾斜により、傾斜した圧接面２Ａ−１を有して半導体電極３と接合されている。これにより、基板電極２Ａの圧接面２Ａ−１の傾斜は基板２の両辺部２ａ、２ｂの傾斜によるもので、半導体電極３や基板電極２Ａに半導体１や基板２の面に対して傾斜を持たせた特殊な形態に形成しなくてもよい上、基板２の両辺部２ａ、２ｂの傾斜も中央部よりも耐屈曲性が小さく屈曲しやすいことを利用した予めの変形によっても実現するが、半導体１の圧接による変形によるものとすることにより、基板２の両辺部２ａ、２ｂを予め傾斜させておく手間も省略できる。図示例では基板２の両辺部２ａ、２ｂが中央部よりも厚さが小さくなる段差１４を有したものであることにより、中央部よりも耐屈曲性が小さくなるものとなっている。また、段差１４は基板２を平坦な支持面で支持したときに両辺部２ａ、２ｂを浮かせて半導体１の圧接により傾斜させやすくもする。しかし、これに限られることはなく、材質や内部構造など他の要因の違いを利用したものとしてよいし、また段差１４は支持面側に設けて両辺部２ａ、２ｂを浮かせ圧接時に傾斜させやすくなっている。
【００５８】
図１１に示す例は、基板２は、半導体１の一辺部１ａに有した半導体電極３と接合された基板電極２Ａを有した一辺部２ａが他辺部２ｂ側よりも耐屈曲性が小さく、基板２の一辺部２ａにある基板電極２Ａは、基板２の一辺部２ａの半導体１と基板２との間に形成される空間において外向きとなる圧接方向Ｖに直角な向きに対する傾斜により、傾斜した圧接面２Ａ−１を有して半導体電極３と接合されている。この場合も、基板電極２Ａの圧接面２Ａ−１の傾斜は基板２の一辺部２ａの傾斜によるもので、半導体電極３や基板電極２Ａに半導体１や基板２の面に対して傾斜を持たせた特殊な形態に形成しなくてもよい上、基板２の一辺部２ａの傾斜も予め成形しておいても実現するが、他辺部２ｂ側よりも耐屈曲性が小さく屈曲しやすいことを利用した半導体１の一辺１ａ側での圧接による変形によるものとすることにより、基板２の一辺部２ａを予め傾斜させておく手間も省略できる。図示例では基板２の一辺部２ａが他辺部２ｂ側の裏面に形成したフォトレジスト層６の厚さ分だけ厚さが小さくなる段差１４を有したものであることと、かつフォトレジスト層６を有しないことにより、他辺部２ｂ側よりも耐屈曲性が小さくなるものとなっている。また、段差１４は基板２を平坦な支持面で支持したときに両辺部２ａ、２ｂを浮かせて半導体１の圧接により傾斜させやすくもする。しかし、これに限られることはなく、材質や内部構造など他の要因の違いを利用したものとしてよいし、また段差１４は支持面側に設けて一辺部２ａを浮かせられる。本例では、別の半導体１Ｄをも組み合わせ実装してメモリカード、特に小型なＳＤメモリカード（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ  ｍｅｍｏｒｙ  ｃａｒｄ）、さらに小さいミニＳＤメモリカードを形成しており、半導体１の特に残留内部応力に対して弱い一辺部１ａ側での半導体電極３、基板電極２Ａ間の接合位置にて、傾斜した圧接面２Ａ−１による残留内部応力を軽減するようにしている。ちなみに、ＳＤメモリカードは通常、図の左右方向寸法である長さが１４．９ｍｍ以上１５．１ｍｍ以下、図の奥行方向寸法である幅が１０．９ｍｍ以上１１．１ｍｍ以下、図の上下方向寸法である厚さが０．９ｍｍ以上１.１ｍｍ以下である。基板２の厚さはＦＲ−４相当のガラスエポキシ樹脂基板の場合、０．１ｍｍ、半導体１はメモリチップ、半導体１Ｄはコントロールチップであり、いずれも厚さは０．０５ｍｍ以上０．３ｍｍ以下である。しかし、これらの寸法データは本実施の形態で示す各基板２や半導体１〜１Ｄにも対応する。
【００５９】
図１２に示す例では、基板２の裏面に、図１１に示すフォトレジスト層６に代えてシール層８を設け段差１４を形成した点が相違している。
【００６０】
図１０、図１１、図１２の各例において、段差１４によって基板２に生じるデッドスペースを利用して一辺部２ａの裏面に図１３に示す例で代表しているように外部電極７を設けることによりメモリカードなどのさらなる薄型化が図れる。
【００６１】
図１４に示す例では、基板２を支持する支持面１１ａの、傾斜した圧接面２Ａ−１を持った基板電極２Ａに対応する位置に、基板２の変形を許容する凹部１５を形成しておき、半導体１の圧接を伴い半導体電極３が電気的に接合されたとき、基板電極２Ａを介し基板２が凹部１５に沿って窪むように変形されたとき、基板電極２Ａが基板２の一部と共に傾き傾斜した圧接面２Ａ−１となって接合され、半導体１の基板電極２Ａ、半導体電極３間の接合位置での残留内部応力が軽減されるようにしている。この場合も、予め変形させておけるが、半導体１の圧接時に変形されるようにすることで、予め変形させておく手間を省略することができる。
【００６２】
図１５に示す例でも、基板２のフォトレジスト層６やシール層８による段差１４を利用して半導体１の圧接を伴う接合時に基板２の一辺部２ａを傾斜させて、基板電極２Ａに傾斜した圧接面２Ａ−１を持たせて半導体１の一辺部の半導体電極３と接合させているが、本例では他の場合とは異なり、前記圧接のための加圧ヘッド１０に半導体１の一辺１ａ側を傾斜させる傾斜凸部１０ａを設けておき、半導体１を加圧ヘッド１０により加圧して基板２側に圧接させる過程で、傾斜凸部１０ａが半導体１の一辺側を図示のように傾斜するように屈曲変形させることで、半導体１の他の部分よりも基板２への押し付け量を高め、基板２の一辺部２ａを、基板電極２Ａを介し押動し傾斜させたものとしている。このような半導体１の屈曲変形は近時の薄型化によって可能となっており、例えばシリコン材で５°程度の傾斜への屈曲変形による内部応力は、半導体１の圧接により問題となる残留内部応力に比し軽微である。従って、半導体１の一部を屈曲させることにより基板２に屈曲変形をもたらし、基板電極２Ａの基板２に平行な電極面を傾斜した圧接面２Ａ−１として圧接力Ｆの圧接方向分力Ｆ１と圧接方向直角分力Ｆ２とに分解することは、半導体１を圧接による残留内部応力軽減に有効である。
【産業上の利用可能性】
【００６３】
本発明は。基板に半導体を圧接を伴い電気的に接合して接着・封止材により接着・封止して実装する技術に実用でき、十分な接合の基に実装した半導体に所定の電気特性を保証でき、信頼性の高いものとなる。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施の形態に係る半導体装置の第１の例で、複数の基板電極の接合用の圧接面を同じ側に傾斜させた場合を示す断面図およびその一部の模式説明図である。
【図２】同半導体装置の第１の例の接着・封止材を変えた変形例に当たる第２の例を示す断面図である。
【図３】同半導体装置の第３の例で、基板電極、半導体電極の双方を傾斜させて導電性微片を介し接合する場合を示す一部の断面図である。
【図４】同半導体装置の第４の例で、複数の対向し合う基板電極の接合用の圧接面を前記対向し合う側に傾斜させた場合を示す断面図である。
【図５】同半導体装置の第５の例で、第４の例とは反対に複数の対向し合う基板電極の圧接面を前記対向し合う側とは反対の向きに傾斜させた場合を示す断面図である。
【図６】同半導体装置の第６の例で、複数の対向し合う半導体電極の接合用の圧接面を傾斜させ、かつその傾斜が前記対向し合う側に向くようにした場合を示した断面図である。
【図７】同半導体装置の第７の例で、複数の対向し合う基板電極の接合用の圧接面を基板の反り形状によって前記対向し合う側と反対の向きに傾斜させた場合を示す断面図である。
【図８】同半導体装置の第８の例で、基板の表裏に半導体を実装してあり、基板の反り形状によって基板面が凸の側では複数の対向し合う基板電極の接合用の圧接面が前記対向し合う側と反対の向きに傾斜させ、基板面が凹の側では複数の対向し合う基板電極の接合用の圧接面が前記対向し合う側と反対の向きに傾斜させた場合を示す断面図である。
【図９】同半導体装置の第９の例で、基板の表裏に大きさの違う半導体を実装したときの基板の反り形状によって、基板面が凸の側では複数の対向し合う基板電極の接合用の圧接面が前記対向し合う側と反対の向きに傾斜させ、基板面が凹の側では複数の対向し合う基板電極の接合用の圧接面が前記対向し合う側と反対の向きに傾斜させた場合を示す断面図である。
【図１０】同半導体装置の第１０の例で、半導体との接合を行う基板の両辺部が中央部よりも耐屈曲性が小さいのを利用した半導体接合時などの屈曲変形によって、両辺部上で中央部を挟んで対向し合う複数の基板電極の接合用の圧接面を前記対向し合う側と反対の向きに傾斜させた場合を示す断面図である。
【図１１】同半導体装置の第１１の例で、半導体のメモリチップと半導体のコントロールチップとを基板に実装してメモリカードとしており、メモリチップの一辺部と接合を行う基板の一辺部がそれより増圧する段差を有してフォトレジスト層を設けた他辺部側よりも耐屈曲性が小さいことを利用したメモリチップ接合時などの屈曲変形によって、一辺部上の基板電極の接合用の圧接面をメモリチップおよび基板間の空間において外向きに傾斜させた場合を示す断面図である。
【図１２】同半導体装置の第１２の例で、第１１の例のフォトレジスト層に代えてシール層を設けた変形例とした場合を示す断面図である。
【図１３】同半導体装置の第１３の例で、第１１、１２の例の段差によりできるデッドスペースを利用して外部電極を設けた変形例とした場合を示す断面図である。
【図１４】同半導体装置の第１４の例で、基板の半導体実装時における複数の対向する基板電極と半導体電極との各接合位置で生じる局部変形によって、各接合位置における基板電極の接合用の圧接面を前記対向する側の反対の側に傾斜させた場合を示す断面図である。
【図１５】同半導体装置の第１５の例で、第１１〜第１３の例の基板の一辺部の屈曲変形に対する変形例であって、半導体を基板に圧接させる際に基板の一辺部に対応する一辺部を屈曲変形させて半導体電極、基板電極を介し基板の一辺部を積極的に押圧して屈曲変形させた場合を示す断面図である。
【図１６】基板に半導体を圧接して基板電極および半導体電極を電気的に接合させてそれを保持し、基板および半導体間を接着・封止材により接着・封止した従来の半導体装置とその圧接時に圧接力によって半導体に生じる残留内部応力の発生状態を模式的に示す断面図である。
【図１７】半導体装置の接着・封止フィルムを用いた従来方式を説明する同フィルムの断面図、それを用いた実装の途中工程を示す断面図である。
【符号の説明】
【００６５】
１、１Ｂ、１Ｃ、１Ｄ  半導体
１ａ  一辺部
２  基板
２ａ  一辺部
２ｂ  他辺部
２Ａ  基板電極
２Ａ−１  傾斜した圧接面
３  半導体電極
３Ａ  傾斜した圧接面
４  接着・封止材
Ｌ１  第１対向距離
Ｌ２  第２対向距離
【図１】
0004943959.tif 000003
【図２】
0004943959.tif 000004
【図３】
0004943959.tif 000005
【図４】
0004943959.tif 000006
【図５】
0004943959.tif 000007
【図６】
0004943959.tif 000008
【図７】
0004943959.tif 000009
【図８】
0004943959.tif 000010
【図９】
0004943959.tif 000011
【図１０】
0004943959.tif 000012
【図１１】
0004943959.tif 000013
【図１２】
0004943959.tif 000014
【図１３】
0004943959.tif 000015
【図１４】
0004943959.tif 000016
【図１５】
0004943959.tif 000017
【図１６】
0004943959.tif 000018
【図１７】
0004943959.tif 000019