(57)【特許請求の範囲】
【請求項１】
シリコン表面上に形成された誘電体膜であって、
前記誘電体膜は窒素を、窒素濃度が誘電体膜表面において、誘電体膜の深さ方向における中央部におけるよりも増大するような濃度分布で含み、かつ前記誘電体膜は、誘電体膜表面において実質的に窒化ケイ素膜の組成を有することを特徴とする誘電体膜。
【請求項２】
シリコン表面上に形成された誘電体膜であって、
前記誘電体膜は窒素を、窒素濃度が誘電体膜表面において、誘電体膜の深さ方向における中央部におけるよりも増大するような濃度分布で含み、かつ前記誘電体膜は、前記中央部において実質的に酸化ケイ素膜の組成を有することを特徴とする誘電体膜。
【請求項３】
シリコン基板と、
前記シリコン基板上に形成された絶縁膜と、
前記絶縁膜上に形成された電極とを備えた半導体装置において、
前記絶縁膜は、窒素濃度が絶縁膜の深さ方向における中央部よりも前記絶縁膜の表面において増大するような濃度分布を有し、かつ前記絶縁膜は、絶縁膜表面において実質的に窒化ケイ素膜の組成を有することを特徴とする半導体装置。
【請求項４】
シリコン基板と、
前記シリコン基板上に形成された絶縁膜と、
前記絶縁膜上に形成された電極とを備えた半導体装置において、
前記絶縁膜は、窒素濃度が絶縁膜の深さ方向における中央部よりも前記絶縁膜の表面において増大するような濃度分布を有し、かつ前記中央部において実質的に酸化ケイ素膜の組成を有することを特徴とする半導体装置。
【請求項５】
前記電極上には電極間絶縁膜を介して他の電極が形成されていることを特徴とする請求項３または４に記載の半導体装置。
【請求項６】
シリコン基板と、
前記シリコン基板上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成されたフローティングゲート電極と、
前記フローティングゲート電極上に、電極間絶縁膜を介して設けられたコントロールゲート電極とよりなる不揮発性半導体メモリ装置において、
前記絶縁膜のいずれか一方は、窒素濃度が膜の深さ方向における中央部よりも前記電極と接する膜表面において増大するような窒素濃度分布を有し、
前記トンネル絶縁膜は、前記電極と接する膜表面において実質的に窒化ケイ素膜の組成を有することを特徴とする不揮発性半導体メモリ装置。
【請求項７】
シリコン基板と、
前記シリコン基板上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成されたフローティングゲート電極と、
前記フローティングゲート電極上に、電極間絶縁膜を介して設けられたコントロールゲート電極とよりなる不揮発性半導体メモリ装置において、
前記絶縁膜のいずれか一方は、窒素濃度が膜の深さ方向における中央部よりも前記電極と接する膜表面において増大するような窒素濃度分布を有し、
前記トンネル絶縁膜は、前記膜中央部において実質的に酸化ケイ素膜の組成を有することを特徴とする不揮発性半導体メモリ装置。
【請求項８】
表面上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜の表面を、窒化水素ラジカルＮＨ*に曝露し、改変する工程とを含み、
前記窒化水素ラジカルＮＨ*は、ＡｒまたはＫｒより選ばれる不活性ガスと、窒素および水素を構成成分元素として含むガスとの混合ガス中に形成されたマイクロ波プラズマにより形成されることを特徴とする誘電体膜の形成方法。
【請求項９】
前記マイクロ波プラズマは、前記表面上において１０12ｃｍ-3以上の電子密度を有することを特徴とする請求項８記載の誘電体膜の形成方法。
【請求項１０】
前記マイクロ波プラズマは、前記表面上において１０Ｖ以下のプラズマ電位を有することを特徴とする請求項８または９記載の誘電体膜の形成方法。
【請求項１１】
前記窒素および水素を構成成分元素として含むガスは、ＮＨ3ガスであることを特徴とする請求項８〜１０のうち、いずれか一項記載の誘電体膜の形成方法。
【請求項１２】
前記窒素および水素を構成成分元素として含むガスは、Ｎ2ガスとＨ2ガスの混合ガスよりなることを特徴とする請求項８〜１０のうち、いずれか一項記載の誘電体膜の形成方法。
【請求項１３】
前記表面はシリコン表面よりなり、前記酸化膜は前記シリコン表面の酸化により形成されることを特徴とする請求項８〜１２のうち、いずれか一項記載の誘電体膜の形成方法。
【請求項１４】
前記シリコン表面の酸化は、前記シリコン表面を、Ｋｒを主とする不活性ガスと酸素を構成元素として含むガスとの混合ガス中に形成されたマイクロ波プラズマに曝露する工程により実行されることを特徴とする請求項１３記載の誘電体膜の形成方法。
【請求項１５】
前記シリコン酸化膜は、前記表面の熱酸化により形成されることを特徴とする請求項１３記載の誘電体膜の形成方法。
【請求項１６】
表面上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜の表面を、ＡｒまたはＫｒより選ばれる不活性ガスと窒素および水素を構成成分元素として含むガスとの混合ガス中に形成されたマイクロ波プラズマに曝露し、前記シリコン酸化膜の表面を改変する工程とよりなることを特徴とする誘電体膜の形成方法。
【請求項１７】
前記マイクロ波プラズマは、前記表面上において１０12ｃｍ-3以上の電子密度を有することを特徴とする請求項１６記載の誘電体膜の形成方法。
【請求項１８】
前記マイクロ波プラズマは、前記表面上において１０Ｖ以下のプラズマ電位を有することを特徴とする請求項１６または１７記載の誘電体膜の形成方法。
【請求項１９】
前記窒素および水素を構成成分元素として含むガスは、ＮＨ3ガスであることを特徴とする請求項１６〜１８のうち、いずれか一項記載の誘電体膜の形成方法。
【請求項２０】
前記窒素および水素を構成成分元素として含むガスは、Ｎ2ガスとＨ2ガスの混合ガスよりなることを特徴とする請求項１６〜１８のうち、いずれか一項記載の誘電体膜の形成方法。
【請求項２１】
前記表面はシリコン表面よりなり、前記酸化膜は前記シリコン表面の酸化により形成されることを特徴とする請求項１６〜２０のうち、いずれか一項記載の誘電体膜の形成方法。
【請求項２２】
前記シリコン表面の酸化は、前記シリコン表面を、Ｋｒを主とする不活性ガスと酸素を構成元素として含むガスとの混合ガス中に形成されたマイクロ波プラズマに曝露する工程により実行されることを特徴とする請求項２１記載の誘電体膜の形成方法。
【請求項２３】
前記シリコン酸化膜は、前記シリコン表面の熱酸化により形成されることを特徴とする請求項２１記載の誘電体膜の形成方法。
【請求項２４】
シリコン表面を、Ｋｒを主とする不活性ガスと窒素を構成元素として含むガスと酸素を構成成分元素として含むガスとの混合ガス中に形成されたマイクロ波プラズマに曝露し、前記シリコン表面に酸窒化膜を形成する工程を特徴とする誘電体膜の形成方法であって、
前記マイクロ波プラズマは、前記シリコン表面上において１０12ｃｍ-3以上の電子密度を有することを特徴とする誘電体膜の形成方法。
【請求項２５】
前記マイクロ波プラズマは、前記シリコン表面上において１０Ｖ以下のプラズマ電位を有することを特徴とする請求項２４記載の誘電体膜の形成方法。
【請求項２６】
前記窒素を構成成分元素として含むガスは、ＮＨ3ガスであり、前記酸素を構成成分元素として含むガスはＯ2ガスであることを特徴とする請求項２４または２５記載の誘電体膜の形成方法。
【請求項２７】
前記不活性ガスと前記Ｏ2ガスと前記ＮＨ3ガスとは、９６．５：３：０．５の分圧比で供給されることを特徴とする請求項２６記載の誘電体膜の形成方法。
【請求項２８】
前記シリコン表面をマイクロ波プラズマに曝露する工程では、前記シリコン表面が原子状酸素Ｏ*および窒化水素ラジカルＮＨ*に曝露されることを特徴とする請求項２４〜２７のうち、いずれか一項記載の誘電体膜の形成方法。
【請求項２９】
シリコン基板上に、酸化処理によりシリコン酸化膜を形成する工程と、
前記シリコン酸化膜の表面を、窒化水素ラジカルＮＨ*に曝露し、改変する工程と、
前記改変されたシリコン酸化膜上にゲート電極を形成する工程とを含み、
前記窒化水素ラジカルＮＨ*は、ＡｒまたはＫｒより選ばれる不活性ガスと、窒素および水素を構成成分元素として含むガスとの混合ガス中に形成されたマイクロ波プラズマにより形成されることを特徴とする半導体装置の製造方法。
【請求項３０】
前記マイクロ波プラズマは、前記シリコン基板の表面において１０12ｃｍ-3以上の電子密度を有することを特徴とする請求項２９記載の半導体装置の製造方法。
【請求項３１】
前記マイクロ波プラズマは、前記シリコン基板の表面において１０Ｖ以下のプラズマ電位を有することを特徴とする請求項２９または３０記載の半導体装置の製造方法。
【請求項３２】
前記窒素および水素を構成成分元素として含むガスは、ＮＨ3ガスであることを特徴とする請求項２９〜３１のうち、いずれか一項記載の半導体装置の製造方法。
【請求項３３】
前記窒素および水素を構成成分元素として含むガスは、Ｎ2ガスとＨ2ガスの混合ガスよりなることを特徴とする請求項２９〜３１のうち、いずれか一項記載の半導体装置の製造方法。
【請求項３４】
前記シリコン酸化膜は、前記シリコン表面を、Ｋｒを主とする不活性ガスと酸素を構成元素として含むガスとの混合ガス中に形成されたマイクロ波プラズマに曝露する工程により形成されることを特徴とする請求項２９〜３３のうち、いずれか一項記載の半導体装置の製造方法。
【請求項３５】
シリコン基板上に、酸化処理によりシリコン酸化膜を形成する工程と、
前記シリコン酸化膜の表面を、ＡｒまたはＫｒより選ばれる不活性ガスと窒素および水素を構成成分元素として含むガスとの混合ガス中に形成されたマイクロ波プラズマに曝露し、前記シリコン酸化膜表面を改変する工程と、
前記改変されたシリコン酸化膜上にゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項３６】
前記マイクロ波プラズマは、前記シリコン基板の表面において１０12ｃｍ-3以上の電子密度を有することを特徴とする請求項３５記載の半導体装置の製造方法。
【請求項３７】
前記マイクロ波プラズマは、前記シリコン基板の表面において１０Ｖ以下のプラズマ電位を有することを特徴とする請求項３５または３６記載の半導体装置の製造方法。
【請求項３８】
前記窒素および水素を構成成分元素として含むガスは、ＮＨ3ガスであることを特徴とする請求項３５〜３７のうち、いずれか一項記載の半導体装置の製造方法。
【請求項３９】
前記窒素および水素を構成成分元素として含むガスは、Ｎ2ガスとＨ2ガスの混合ガスよりなることを特徴とする請求項３５〜３７のうち、いずれか一項記載の半導体装置の製造方法。
【請求項４０】
前記シリコン表面の酸化は、前記シリコン表面を、Ｋｒを主とする不活性ガスと酸素を構成元素として含むガスとの混合ガス中に形成されたマイクロ波プラズマに曝露する工程により実行されることを特徴とする請求項３５〜３９のうち、いずれか一項記載の半導体装置の製造方法。
【請求項４１】
前記シリコン酸化膜は、熱酸化により形成されることを特徴とする請求項３５〜３９のうち、いずれか一項記載の半導体装置の製造方法。
【請求項４２】
シリコン基板表面を、Ｋｒを主とする不活性ガスと窒素を構成元素として含むガスと酸素を構成成分元素として含むガスとの混合ガス中に形成されたマイクロ波プラズマに曝露し、前記シリコン表面に酸窒化膜を形成する工程と、
前記酸窒化膜上にゲート電極を形成する工程とを特徴とする半導体装置の製造方法であって、
前記マイクロ波プラズマは、前記シリコン基板上において１０12ｃｍ-3以上の電子密度を有することを特徴とする半導体装置の製造方法。
【請求項４３】
前記マイクロ波プラズマは、前記シリコン基板上において１０Ｖ以下のプラズマ電位を有することを特徴とする請求項４２記載の半導体装置の製造方法。
【請求項４４】
前記窒素を構成成分元素として含むガスは、ＮＨ3ガスであり、前記酸素を構成成分元素として含むガスはＯ2ガスであることを特徴とする請求項４２または４３記載の半導体装置の製造方法。
【請求項４５】
前記不活性ガスと前記Ｏ2ガスと前記ＮＨ3ガスとは、９６．５：３：０．５の分圧比で供給されることを特徴とする請求項４４記載の半導体装置の製造方法。
【請求項４６】
前記シリコン表面をマイクロ波プラズマに曝露する工程では、前記シリコン表面が原子状酸素Ｏ*および窒化水素ラジカルＮＨ*に曝露されることを特徴とする請求項４２〜４５のうち、いずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリコン半導体上に酸化膜、窒化膜、酸窒化膜等が形成された半導体装置及びその形成方法に関する。
【０００２】
【従来の技術】
ＭＩＳ（金属／絶縁膜／シリコン）トランジスタのゲート絶縁膜には、低リーク電流特性、低界面準位密度、高耐圧性、高ホットキャリア耐性、均一なしきい値電圧特性など、様々な高性能電気特性および高信頼性特性が要求される。
【０００３】
これらの要求を満たすゲート絶縁膜形成技術として、従来は、酸素分子や水分子を使用した約８００°Ｃ程度以上の熱酸化技術が用いられてきた。
【０００４】
熱酸化工程は、従来、その前工程として有機物、金属、パ−ティクルなどの表面付着汚染物を洗浄工程によって除去を施してから行われる。こうした従来の洗浄工程では、その最後に希フッ酸や水素添加水等を用いた洗浄を行い、シリコン表面のシリコン未結合手を水素で終端して、シリコン表面への自然酸化膜形成を抑制し、清浄な表面を有するシリコン基板を、次に続く熱酸化工程へと導入している。熱酸化工程では、この表面終端水素はアルゴン（Ａｒ）などの不活性ガス雰囲気でシリコン基体を昇温していく過程で約６００°Ｃ程度以上の温度で脱離する。シリコン表面の酸化は、その後約８００°Ｃ以上で酸素分子ないしは水分子を導入した雰囲気で行われていた。
【０００５】
従来、このような熱酸化技術を使用してシリコン表面にシリコン酸化膜を形成した場合、良好な酸化膜／シリコン界面特性、酸化膜の耐圧特性、リーク電流特性などが得られるのは、表面が（１００）面方位に配向したシリコンを用いた時に限られていた。また、従来の熱酸化技術で作成されたシリコン酸化膜ではその膜厚を約２ｎｍ程度以下にすると著しいリーク電流の悪化が起こり、ゲート絶縁膜の薄膜化を要求する高性能微細トランジスタの実現が阻害されていた。
【０００６】
また、（１００）面以外の他の面方位に配向した結晶シリコンや、絶縁膜上において主として（１１１）面に配向する多結晶シリコン等では、熱酸化技術を使用してシリコン酸化膜を形成しても、（１００）面方位に配向したシリコンのシリコン酸化膜に比べて酸化膜／シリコン界面の界面準位密度が著しく高く、このため膜厚が薄いシリコン酸化膜では耐圧特性、リーク電流特性などの電気的特性が劣悪であり、使用する場合にシリコン酸化膜の膜厚を増大させる必要があった。
【０００７】
一方、近年においては半導体装置の生産性の効率を向上させるために大口径のシリコンウェ−ハ基板の使用、あるいは大面積のガラス基板の使用が進んでいる。こうした大型基板の全面で均一な特性のトランジスタを高いスループットで生産するためには、昇温降温の温度変化幅の少ない低温での、しかも温度依存性の少ない絶縁膜形成工程が求められる。従来の熱酸化工程では酸化反応速度の温度ゆらぎに対する変化が大きく、大面積基板を使って高いスループットで半導体装置の生産性を行うことは困難であった。
【０００８】
こうした、従来の熱酸化工程における課題を解決しようとして、数多くの低温成膜プロセスが試みられている。なかでも、特開平１１−２７９７７３公報記載の技術や、テクニカル・ダイジェスト・オブ・インターナショナル・エレクトロン・デバイセズ・ミーティング，１９９９（Technical Digest of International Electron Devices Meeting 1999）、ｐｐ．２４９−２５２記載の技術、あるいは２０００シンポジウム・オン・ブイエルエスアイ・テクノロジ・ダイジェスト・オブ・テクニカル・ぺ一パ−ズ（2000 Symposium on VLSI Technology Digest of Technical Papers）、ｐｐ．７６−１７７に記載の技術では、プラズマ中に不活性ガスと酸素気体分子を導入して、大きな準安定準位を有する不活性ガスに酸素分子の原子状化を効率的に行わせることで、原子状酸素Ｏ*によるシリコン表面の酸化を行い比較的良好な電気特性を得ている。
【０００９】
これらの技術においては、不活性ガスのクリプトン（Ｋｒ）と酸素（Ｏ2）混合ガスにマイクロ波を照射し、ＫｒとＯ2混合プラズマを発生させ原子状酸素Ｏ*を大量に生成して４００°Ｃ程度の温度でシリコンの酸化を行い、従来の熱酸化に匹敵する低リーク電流特性、低界面準位密度、高耐圧性を実現している。また、この酸化技術によれば（１００）面以外の他の面方位を有すシリコン表面にも高品質な酸化膜が得られる。
【００１０】
【発明が解決しようとする課題】
しかしながら、こうした従来のマイクロ波励起プラズマによるシリコン酸化膜形成技術では、原子状酸素Ｏ*を使用した酸化を行っているにもかかわらず、従来の酸素分子あるいは水分子を使用した熱酸化工程と同等程度の電気的特性を有するシリコン酸化膜しか得られていない。特にシリコン基板表面において約２ｎｍ程度以下の酸化膜厚を有するシリコン酸化膜では良好な低いリーク電流特性を得ることが出来ず、ゲート絶縁膜のさらなる薄膜化を要求する高性能微細トランジスタの実現は、従来の熱酸化膜技術と同様に困難であった。
【００１１】
また、トランジスタの酸化膜へのホットキャリア注入の影響によるコンダクタンスの劣化や、フラッシュメモリなど、シリコン酸化膜中に電子をトンネル伝導させる素子において、リーク電流の増加など電気特性の経時的劣化が、シリコン酸化膜を従来の熱工程により形成した場合よりも顕著に起こってしまうという課題を有していた。
【００１２】
図１は従来のフラッシュメモリ素子１０の概略的構造を示す。
【００１３】
図１を参照するに、フラッシュメモリ素子１０はｐ型あるいはｎ型にドープされたシリコン基板１１上に形成されており、前記シリコン基板１１上にはトンネル酸化膜１２を介してフローティングゲート電極１３が形成されている。前記フローティングゲート電極１３は電極間絶縁膜１４により覆われ、さらに前記フローティングゲート電極１３上には、前記電極間絶縁膜１４を介してコントロールゲート電極１５が形成されている。また前記シリコン基板１１中には、前記フローティングゲート電極１３直下のチャネル領域１１Ａ両側に、ｎ型あるいはｐ型のソース領域１１Ｂおよびドレイン領域１１Ｃが形成されている。
【００１４】
図１のフラッシュメモリ素子１０では、前記コントロールゲート電極１５は前記電極間絶縁膜１４を介して前記フローティングゲート電極と容量性結合を生じ、その結果、前記コントロールゲート電極１５に印加される制御電圧により、前記フローティングゲート電極の電位を制御することが可能である。
【００１５】
そこで、図１のフラッシュメモリ素子１０において前記フローティングゲート電極に情報を書き込む場合には、前記ドレイン領域１１Ｃとソース領域１１Ｂとの間に所定の駆動電圧を印加し、さらに前記コントロールゲート電極１５に所定の正の書き込み電圧を印加することにより、前記ドレイン領域１１Ｃ近傍における加速の結果形成されたホットエレクトロンを、前記トンネル酸化膜１２を介して前記フローティングゲート電極１３中に注入する。
【００１６】
また書き込まれた情報を消去する場合には、前記シリコン基板１１あるいはソース領域１１Ｂに所定の消去電圧を印加して、前記フローティングゲート電極１３中の電子を引き抜く。さらに前記書き込まれた情報を読み出す場合には、前記コントロールゲート電極１５に所定の読み出し電圧を印加し、前記チャネル領域１１Ａ中を前記ソース領域１１Ｂからドレイン領域１１Ｃへの電子流を検出する。
【００１７】
図２（Ａ）は、図１のフラッシュメモリ素子１０において、前記フローティングゲート電極１３、前記トンネル酸化膜１２およびシリコン基板１１を含む断面のバンド構造図を、前記コントロールゲート電極１５に制御電圧を印加しない状態について示す図である。
【００１８】
図２（Ａ）を参照するに、前記トンネル絶縁膜１２はポテンシャルバリアを形成し、前記シリコン基板１１中の伝導帯Ｅｃ上の電子が前記フローティングゲート電極１３に注入されるのを効果的に阻止するのがわかる。
【００１９】
これに対し、図２（Ｂ）は前記コントロールゲート電極１５に書き込み電圧を印加した状態のバンド構造図を示す。
【００２０】
図２（Ｂ）を参照するに、前記書き込み電圧の印加により前記トンネル絶縁膜１２のバンド構造は変形し、伝導帯Ｅｃは三角ポテンシャルを形成する。そこで、前記チャネル領域Ａにおいて形成されたホットエレクトロンがかかる三角ポテンシャルバリアを、ファウラー・ノルトハイム型トンネル電流を形成して通過し、前記フローティングゲート電極１３に注入される。
【００２１】
ところで、このようなフラッシュメモリ素子１０において書き込み速度を向上させるためには、図２（Ｂ）の状態において前記三角ポテンシャルを通過するトンネル電流のトンネル確率を増大させる必要がある。このためには前記トンネル酸化膜１２の膜厚を減少させればよいが、前記トンネル酸化膜１２の膜厚を減少させた場合には、図２（Ａ）に示す非書き込み状態においても前記チャネル中の電子が前記トンネル酸化膜１２をトンネリングにより通過してリーク電流を形成するおそれがある。
【００２２】
図３は、前記トンネル酸化膜１２に印加される電界と、前記トンネル酸化膜１２を通過するトンネル電流の電流密度との関係を示す。
【００２３】
図３を参照するに、前記フラッシュメモリ素子１０において１〜１０μ秒の書き込み時間を実現しようとすると、図２（Ｂ）の書き込み状態において前記トンネル酸化膜１２に約１０ＭＶ／ｃｍの電界を印加した場合に、約１Ａ／ｃｍ2のトンネル電流が前記トンネル酸化膜１２中を流れることが要求される。一方、図２（Ａ）の非書き込み状態では、前記トンネル酸化膜１２を流れるリーク電流の大きさが、印加電界が１ＭＶ／ｃｍ2の場合に１０-15Ａ／ｃｍ2以下であることが要求される。このため、従来のフラッシュメモリ素子１０では、前記トンネル酸化膜１２として膜厚が数ｎｍの熱酸化膜を使い、図３に直線で示した電界−電流特性を実現している。
【００２４】
これに対し、書き込み時間を短縮しようとして前記トンネル酸化膜１２の膜厚を減少させた場合、トンネル酸化膜１２の電界−電流特性は図３中に曲線で示したように変化し、１０ＭＶ／ｃｍの電界を印加した場合のトンネル電流の大きさは大幅に増大するものの、またより低印加電界において従来の１Ａ／ｃｍ2のトンネル電流密度を実現することが可能になるものの、非書き込み状態におけるリーク電流が大きく増加してしまい、前記フローティングゲート電極１３中に電荷の形で書き込まれた情報を保持することができなくなってしまう。
【００２５】
そこで本発明は、以上述べた課題を解決した新規で有用な半導体装置およびその製造方法を提供することを概括的課題とする。
【００２６】
本発明の他の課題は、リーク電流が小さく、しかも電界印加時に大きな電流密度のトンネル電流が得られる誘電体膜およびその形成方法を提供することにある。
【００２７】
本発明のさらに他の課題は、前記誘電体膜を使った半導体装置および不揮発性半導体装置、およびかかる半導体装置の製造方法を提供することにある。
【００２８】
【課題を解決するための手段】
一の側面によれば本発明は、シリコン表面上に形成された誘電体膜であって、
前記誘電体膜は窒素を、窒素濃度が誘電体膜表面において、誘電体膜の深さ方向における中央部におけるよりも増大するような濃度分布で含み、かつ前記誘電体膜は、誘電体膜表面において実質的に窒化ケイ素膜の組成を有することを特徴とする誘電体膜を提供する。
他の側面によれば本発明は、シリコン表面上に形成された誘電体膜であって、
前記誘電体膜は窒素を、窒素濃度が誘電体膜表面において、誘電体膜の深さ方向における中央部におけるよりも増大するような濃度分布で含み、かつ前記誘電体膜は、前記中央部において実質的に酸化ケイ素膜の組成を有することを特徴とする誘電体膜を提供する。
他の側面によれば本発明は、シリコン基板と、前記シリコン基板上に形成された絶縁膜と、前記絶縁膜上に形成された電極とを備えた半導体装置において、前記絶縁膜は、窒素濃度が絶縁膜の深さ方向における中央部よりも前記絶縁膜の表面において増大するような濃度分布を有し、かつ前記絶縁膜は、絶縁膜表面において実質的に窒化ケイ素膜の組成を有することを特徴とする半導体装置を提供する。
他の側面によれば本発明は、シリコン基板と、前記シリコン基板上に形成された絶縁膜と、前記絶縁膜上に形成された電極とを備えた半導体装置において、前記絶縁膜は、窒素濃度が絶縁膜の深さ方向における中央部よりも前記絶縁膜の表面において増大するような濃度分布を有し、かつ前記中央部において実質的に酸化ケイ素膜の組成を有することを特徴とする半導体装置を提供する。
他の側面によれば本発明は、シリコン基板と、前記シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成されたフローティングゲート電極と、前記フローティングゲート電極上に、電極間絶縁膜を介して設けられたコントロールゲート電極とよりなる不揮発性半導体メモリ装置において、前記絶縁膜のいずれか一方は、窒素濃度が膜の深さ方向における中央部よりも前記電極と接する膜表面において増大するような窒素濃度分布を有し、前記トンネル絶縁膜は、前記電極と接する膜表面において実質的に窒化ケイ素膜の組成を有することを特徴とする不揮発性半導体メモリ装置を提供する。
他の側面によれば本発明は、シリコン基板と、前記シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成されたフローティングゲート電極と、前記フローティングゲート電極上に、電極間絶縁膜を介して設けられたコントロールゲート電極とよりなる不揮発性半導体メモリ装置において、前記絶縁膜のいずれか一方は、窒素濃度が膜の深さ方向における中央部よりも前記電極と接する膜表面において増大するような窒素濃度分布を有し、前記トンネル絶縁膜は、前記膜中央部において実質的に酸化ケイ素膜の組成を有することを特徴とする不揮発性半導体メモリ装置を提供する。
他の側面によれば本発明は、表面上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜の表面を、窒化水素ラジカルＮＨ*に曝露し、改変する工程とを含むことを特徴とする誘電体膜の形成方法を提供する。
［作用］
本発明によれば、シリコン基板などの表面上に形成された酸化膜の表面をＡｒやＫｒを主とする不活性ガスと窒素と水素を含むガスとの混合ガス中に形成したマイクロ波プラズマに曝露することにより、前記酸化膜の表面が改質され、前記酸化膜の表面数ナノメートルの範囲に窒素が濃集する。かかる酸化膜表面に濃集した窒素は前記酸化膜表面において実質的に層状窒化領域を形成し、その結果前記酸化膜は構造が変化し、近似的にはシリコン酸化膜の表面に窒化膜を積層したのと同様な誘電体膜構造が得られる。
【００２９】
かかる誘電体膜構造では、シリコン酸化膜領域に対応する大きなバンドギャップ領域に隣接して前記窒化領域に対応してより小さなバンドギャップ領域が形成されているため、また前記窒化領域はシリコン酸化膜よりも大きな比誘電率を有するため、図１のフラッシュメモリ１０において前記コントロールゲート電極１５に制御電圧が印加されていない状態では、前記誘電体膜構造はチャネル領域１１Ａ中の電子に対して実効的に大きな膜厚を示し、前記電子のトンネリングが効果的に阻止される。
【００３０】
これに対し、前記コントロールゲート電極１５に書き込み電圧を印加した場合には前記誘電体膜構造を構成する酸化膜領域および窒化領域のバンド構造が変形するが、その際、前記窒化領域の形成に伴い前記酸化膜領域の実効的な厚さが減少しており、その結果、チャネル領域１１Ａ中のホットエレクトロンは、前記誘電体膜構造中を効率的にトンネリングすることが可能になる。前記酸化膜領域表面に形成された窒化領域はバンドギャップが小さいため、注入されるホットエレクトロンに対してはポテンシャル障壁として作用しない。
【００３１】
その結果、かかる誘電体膜構造をフラッシュメモリをはじめとする不揮発性半導体メモリ装置のトンネル絶縁膜として使うことにより、リーク電流を低減しつつ、同時に書き込み速度を向上させる、あるいは動作電圧を低減させることが可能になる。
【００３２】
また、かかる表面に窒素の濃集した構成の酸化膜は、シリコン表面をＫｒを主とする不活性ガスと、窒素を構成元素として含むガスと酸素を構成元素として含むガスとの混合ガス中に形成したマイクロ波プラズマに曝露することによっても形成できる。このようにして形成された酸化膜は全体としては酸窒化膜の組成を有するが、一部の窒素が前記酸窒化膜とシリコン表面との界面に濃集して応力を緩和し、残りの窒素が膜表面に濃集して所望の窒化物層領域を形成する。かかる構成の酸窒化膜ではシリコン表面との界面に濃集した窒素により応力が緩和され、これに伴い膜中にトラップされた電荷や界面準位の密度が低減され、トンネリング以外の機構によるリーク電流の経路が効果的に遮断される。すなわち、このような方法で形成された酸窒化膜は、非常に優れた膜質を有する。また、かかる酸窒化膜は、膜中に含まれる水素の濃度が、表面密度換算にして１０12ｃｍ-2以下、好ましくは１０11ｃｍ-2以下であるのが好ましい。
【００３３】
本発明の誘電体膜の形成方法は、５５０℃以下の低温でできるので、酸化膜中のダングリングボンドを終端している水素を脱離させることなく、膜中の酸素欠損を回復させることができる。これは、後で説明する窒化膜あるいは酸窒化膜の形成においても同じである。
【発明の実施の形態】
以下、本発明を適用した好適な諸実施形態について、図面を参照しながら詳細に説明する。
（第１の実施形態）
図４（Ａ）〜（Ｃ）は、本発明の第１の実施形態による、プラズマを用いた低温での酸化膜形成工程、およびかかる酸化膜を使った半導体装置の製造工程を示す。また図５は、本発明で使われるラジアルラインスロットアンテナを用いたプラズマ処理装置の一例を示す断面図である。
【００３４】
本実施形態においては、最初に図４（Ａ）の工程においてシリコン表面の未結合手を終端している水素を除去する。より具体的に説明すると、本実施形態では、次の酸化膜形成工程でプラズマ励起ガスとして使われるＫｒを使用し、同一処理室内で連続して表面終端水素除去処理と酸化処理とを行う。
【００３５】
まず、図５のプラズマ処理装置において真空容器（処理室）１０１内を真空にし、次にシャワープレート１０２から最初にＡｒガスを導入し、それをＫｒガスに切替える。さらに、前記処理室１０１内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に設定する。
【００３６】
次にシリコン基板１０３を、加熱機構を持つ試料台１０４に置き、試料の温度を４００℃程度に設定する。前記シリコン基板１０３の温度が２００−５５０°Ｃの範囲内であれば、以下に述べる結果はほとんど同様のものとなる。前記シリコン基板１０３は、直前の前処理工程において希フッ酸洗浄が施され、その結果表面のシリコン未結合手が水素で終端されている。
【００３７】
次に同軸導波管１０５からラジアルラインスロットアンテナ１０６に周波数が２．４５ＧＨｚのマイクロ波を供給し、前記マイクロ波を前記ラジアルラインスロットアンテナ１０６から処理室１０１の壁面の一部に設けられた誘電体板１０７を通して、前記処理室１０１内に導入する。導入されたマイクロ波は前記シャワープレート１０２から前記処理室１０１内に導入されたＫｒガスを励起し、その結果前記シャワープレート１０２の直下に高密度のＫｒプラズマが形成される。供給するマイクロ波の周波数が９００ＭＨｚ程度以上約１０ＧＨｚ程度以下の範囲にあれば、以下に述べる結果はほとんど同様のものとなる。
【００３８】
図５の構成においてシャワープレート１０２と基板１０３の間隔は、本実施形態では６ｃｍに設定する。この間隔は狭いほうがより高速な成膜が可能となる。本実施形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示しているが、他の方法を用いてマイクロ波を処理室内に導入してプラズマを励起してもよい。
【００３９】
前記シリコン基板１０３をＫｒガスで励起されたプラズマに曝すことにより、前記シリコン基板１０３の表面は低エネルギのＫｒイオン照射を受け、その表面終端水素が除去される。
【００４０】
図６は前記シリコン基板１０３表面におけるシリコン−水素結合を赤外分光器により分析した結果であり、前記処理室１０１中にマイクロ波を１３３Ｐａ（１Ｔｏｒｒ）の圧力下、１．２Ｗ／ｃｍ2のパワーで導入することで励起したＫｒプラズマによる、シリコン表面終端水素の除去効果を示す。
【００４１】
図６を参照するに、わずか１秒程度のＫｒプラズマ照射でシリコン−水素結合に特徴的な波数２１００ｃｍ-1付近の光吸収がほとんど消滅し、約３０秒の照射ではほぼ完全に消滅するのがわかる。すなわち、約３０秒のＫｒプラズマ照射により、シリコン表面を終端していた水素が除去できることがわかる。本実施形態では、１分間のＫｒプラズマ照射を施して、表面終端水素を完全に除去する。
【００４２】
次に、図４（Ｂ）の工程において、前記シャワープレート１０２から９７／３の分圧比のＫｒ／Ｏ2混合ガスを導入する。この際、処理室内の圧力は１３３Ｐａ（１Ｔｏｒｒ）程度に維持しておく。ＫｒガスとＯ2ガスが混合された高密度励起プラズマ中では、中間励起状態にあるＫｒ*とＯ2分子が衝突し、原子状酸素Ｏ*を効率よく大量に発生できる。
【００４３】
本実施例では、この原子状酸素Ｏ*により前記シリコン基板１０３の表面を酸化し、酸化膜１０３Ａを形成する。従来のシリコン表面の熱酸化法では、Ｏ2分子やＨ2Ｏ分子により酸化が行われ、８００°Ｃ以上の極めて高い処理温度が必要であったが、本発明の原子状酸素Ｏ*による酸化処理では、４００°Ｃ程度の非常に低い温度で酸化が可能である。Ｋｒ*とＯ2の衝突機会を大きくするには、処理室圧力は高い方が望ましいが、あまり高くすると、発生したＯ*同志が衝突し、Ｏ2分子に戻ってしまう。当然、最適ガス圧力が存在する。
【００４４】
図７に、処理室内のＫｒ／Ｏ2の圧力比を９７／３に保持しつつ、前記処理室１０１内のガス圧力を変化させた場合の、形成される酸化膜１０３Ａの厚さと処理室内圧力との関係を示す。ただし図７では、シリコン基板１０３の温度を４００°Ｃに設定し、１０分間の酸化処理を行っている。
【００４５】
図７を参照するに、前記処理室１０１内の圧力が約１３３Ｐａ（１Ｔｏｒｒ）の時に最も酸化速度は速くなり、この圧力ないしはその近傍の圧力条件が最適であることがわかる。この最適圧力は、前記シリコン基板１０３の面方位が（１００）面である場合に限らず、どの面方位のシリコン表面であっても同じである。
【００４６】
所望の膜厚のシリコン酸化膜１０３Ａが形成されたところでマイクロ波パワーの導入を止めプラズマ励起を終了し、さらにＫｒ／Ｏ2混合ガスをＡｒガスに置換して酸化工程を終了する。本工程の前後にＡｒガスを使用するのはＫｒより安価なガスをパージガスに使用するためである。本工程に使用されたＫｒガスは回収再利用する。
【００４７】
上記の酸化膜形成工程に続いて図４（Ｃ）の工程において前記酸化膜１０３Ａ上にゲート電極１０３Ｂを形成し、パターニング工程、イオン注入工程、保護膜形成工程、水素シンタ処理工程等を施すことにより、トランジスタやキャパシタを含む半導体集積回路装置を形成することができる。
【００４８】
上記の手順で形成されたシリコン酸化膜中の水素含有量を昇温放出により測定したところ、３ｎｍの膜厚のシリコン酸化膜において面密度換算で１０12／ｃｍ2程度以下であった。特にリーク電流が少ない酸化膜においてはシリコン酸化膜内の水素含有量は、面密度換算で１０11／ｃｍ2程度以下であることが確認された。一方、酸化膜形成前にＫｒプラズマの暴露を行わなかった酸化膜は面密度換算で１０12／ｃｍ2を超える水素を含んでいた。
【００４９】
また、上記の手順で形成されたシリコン酸化膜を剥離した後のシリコン表面と酸化膜形成前のシリコン表面の粗さを原子間力顕微鏡で測定して比較したところ、シリコン表面の荒さが変化していないのが確認された。すなわち、終端水素を除去して酸化した後でもシリコン表面が荒れることはない。
【００５０】
図８は、上記の手順で形成されたシリコン酸化膜中のＫｒ密度の深さ方向分布を、全反射蛍光Ｘ線分光装置を用いて調べたものである。ただし図７の結果はシリコンの（１００）面についてのものであるが、（１００）面に限らず他の方位でも同様の結果が得られる。
【００５１】
図８の実験では、Ｋｒ中の酸素の分圧を３％に、また処理室内の圧力を１３３Ｐａ（１Ｔｏｒｒ）に設定し、プラズマ酸化処理を基板温度４００°Ｃで行っている。
【００５２】
図８を参照するに、シリコン酸化膜中のＫｒ密度は下地のシリコン表面から遠ざかるにつれて増大し、シリコン酸化膜表面では２×１０11／ｃｍ2程度の密度に達する。このことから、上記の手順で得られるシリコン酸化膜は、下地のシリコン表面からの距離が４ｎｍ以上の領域において膜中のＫｒ濃度が一定で、一方シリコン表面からの距離が４ｎｍ以下の領域においてはシリコン／シリコン酸化膜の界面に向かって減少している膜であることがわかる。
【００５３】
図９は、上記の手順で得られたシリコン酸化膜について、リーク電流の印加電界依存性を示す。ただし図９の結果は、シリコン酸化膜の膜厚が４．４ｎｍの場合についてのものである。比較のため、図９中には酸化膜形成前にＫｒプラズマの暴露を行わなかった場合について、同一膜厚の酸化膜のリーク電流特性を示している。
【００５４】
図９を参照するに、Ｋｒプラズマへの暴露を行わなかった場合のシリコン酸化膜のリーク電流特性は、従来の熱酸化膜のリーク電流特性と同等であり、Ｋｒ／Ｏ2マイクロ波プラズマによる酸化処理を行っても、得られる酸化膜のリーク電流特性を余り改善することができないことがわかる。これに対し、Ｋｒプラズマ照射により終端水素除去を施してからＫｒ／Ｏ２ガスを導入して酸化を行う本実施形態の方法により形成されたシリコン酸化膜は、従来のマイクロ波プラズマ酸化により形成されたシリコン酸化膜よりも同一電界におけるリーク電流が２〜３桁も減少し、非常に良好な低リーク特性を示していることがわかる。同様のリーク電流特性の改善は、さらに薄い１．７ｎｍ程度までの膜厚のシリコン酸化膜でも実現できることが確認されている。
【００５５】
図１０は、本実施形態によるシリコン酸化膜のリーク電流特性を、前記シリコン酸化膜の膜厚を変化させて測定した結果を示す。ただし図１０中、△は従来の熱酸化膜のリーク電流特性を、また○はＫｒプラズマへの曝露を省略してＫｒ／Ｏ2プラズマによる酸化を行った場合のシリコン酸化膜のリーク電流特性を、さらに●は、前記Ｋｒプラズマへの曝露の後、前記Ｋｒ／Ｏ2プラズマによる酸化を行った本実施例形態によるシリコン酸化膜のリーク電流特性を示す。なお図９中、■で示すデータは、後で説明する酸窒化膜についてのリーク電流特性を示す。
【００５６】
図１０を参照するに、○で示す、Ｋｒプラズマへの曝露工程を省略してプラズマ酸化工程で形成したシリコン酸化膜のリーク電流特性は、△で示す熱酸化膜のリーク電流特性と一致するのに対し、●で示す、本実施形態によるシリコン酸化膜のリーク電流特性は、○で示すリーク電流特性に対して２〜３桁も減少しているのがわかる。また、本実施形態によるシリコン酸化膜では、膜厚が約１．５ｎｍであっても、厚さが２ｎｍの熱酸化膜のリーク電流に匹敵する、１×１０-2Ａ／ｃｍ2のリーク電流を実現できることがわかる。
【００５７】
また、本実施形態により得られたシリコン酸化膜について、シリコン／シリコン酸化膜界面準位密度の面方位依存性を測定してみると、どの面方位のシリコン表面においても、約１×１０10ｃｍ-2ｅＶ-1の非常に低い界面準位密度が得られることを見出した。
【００５８】
この他、耐圧特性、ホットキャリア耐性、ストレス電流を流したときのシリコン酸化膜が破壊に至るまでの電荷量ＱＢＤ（Ｃｈａｒｇｅ−ｔｏ−Ｂｒｅａｋｄｏｗｎ）などの電気的特性、信頼性的特性に関して、本実施形態により形成した酸化膜は、従来の熱酸化膜と同等ないしはそれ以上の良好な特性を示す。
【００５９】
上述したように、表面終端水素を除去してからＫｒ／Ｏ2高密度プラズマによりシリコン酸化工程を行うことで、４００°Ｃという低温においても、あらゆる面方位のシリコンに優れたシリコン酸化膜を形成することができる。こうした効果が得られるのは、終端水素除去により酸化膜中の水素含有量が少なくなり、かつ、酸化膜中にＫｒが含有されることに起因していると考えられる。酸化膜中の水素が少ないことでシリコン酸化膜内の元素の弱い結合が少なくなり、またＫｒが含有されることにより、膜中やＳｉ／ＳｉＯ2界面でのストレスが緩和され、膜中電荷や界面準位密度が低減され、シリコン酸化膜の電気的特性が大幅に改善されているためと考えられる。
【００６０】
特に、表面密度換算において水素濃度を１０12／ｃｍ2以下、望ましくは１０11／ｃｍ2程度以下にすることと、５×１０11／ｃｍ2以下程度のＫｒを含むこととが、シリコン酸化膜の電気的特性、信頼性的特性の改善に寄与しているものと考えられる。
【００６１】
本発明の酸化膜を実現するためには、図５の装置の他に、プラズマを用いた低温の酸化膜形成を可能とする別のプラズマプロセス用装置を使用してもかまわない。たとえば、マイクロ波によりプラズマを励起するためにＫｒガスを放出する第１のガス放出構造と、酸素ガスを放出する、前記第１のガス放出構造とは異なる第２のガス放出構造とを備えた２段シャワープレート型プラズマプロセス装置を使うことも可能である。
【００６２】
なお、本実施形態では、所望の膜厚のシリコン酸化膜が形成されたところでマイクロ波パワーの導入を止めプラズマ励起を終了し、さらにＫｒ／Ｏ2混合ガスをＡｒガスに置換して酸化工程を終えているが、前記マイクロ波パワーを止める前に、圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に保ったままシャワープレート１０２から分圧比９８／２のＫｒ／ＮＨ3混合ガスを導入し、シリコン酸化膜の表面に約Ｏ．７ｎｍのシリコン窒化膜を形成して処理を終えても良い。この方法によれば表面にシリコン窒化膜が形成されたシリコン酸窒化膜が得られ、より高い比誘電率を有する絶縁膜を形成することが可能になる。
（第２の実施形態）
図１１（Ａ）〜（Ｃ）は、本発明の第２の実施形態によるプラズマを用いた低温での窒化膜の形成方法、およびかかる窒化膜を使った半導体装置の製造方法を示す。
【００６３】
本実施形態でも、窒化膜形成には図５と同様の装置を用いる。また本実施形態においては、終端水素除去及び窒化膜形成時のためにＡｒまたはＫｒをプラズマ励起ガスとして使用することが良質な窒化膜を形成する上で望ましい。
【００６４】
以下Ａｒを使用した際の一例を示す。
【００６５】
まず、図１１（Ａ）の工程において図５の真空容器（処理室）１０１内を真空に排気し、次にシャワープレート１０２からＡｒガスを導入して処理室内の圧力を１３．３Ｐａ（１００ｍＴｏｒｒ）程度に設定する。
【００６６】
次に、直前の前処理工程において水素添加水洗浄により表面のシリコン未結合手が水素で終端されたシリコン基板１０３を処理室１０１中に導入し、加熱機構を持つ試料台１０４に載置する。さらに試料の温度を５００°Ｃに設定する。この温度が３００−５５０°Ｃの範囲内であるならば、以下に述べる結果とはほとんど変わらない。
【００６７】
次に、同軸導波管１０５から、ラジアルラインスロットアンテナ１０６および誘電体板１０７を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度のＡｒプラズマを生成する。供給するマイクロ波の周波数が９００ＭＨｚ程度以上１０ＧＨｚ程度以下の範囲にあれば、以下に述べる結果はほとんど変わらない。シャワープレート１０２と基板１０３の間隔は、本実施形態では６ｃｍに設定している。この間隔は狭いほうがより高速な成膜が可能となる。なお本実施形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示しているが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
【００６８】
このようにＡｒガスで励起されたプラズマに曝されたシリコン表面は低エネルギのＡｒイオン照射を受け、その表面終端水素が除去される。本実施形態では１分間のＡｒプラズマ暴露を施す。
【００６９】
次に図１１（Ｂ）の工程において、シャワープレート１０２からＡｒガスに分圧比で２％のＮＨ3ガスを混合して導入する。この際、処理室内の圧力は１３．３Ｐａ（１００ｍＴｏｒｒ）程度に保つ。ＡｒガスとＮＨ3ガスが混合された高密度励起プラズマ中では、中間励起状態にあるＡｒ*とＮＨ3分子が衝突し、ＮＨ*ラジカルが効率よく発生する。このＮＨ*ラジカルがシリコン基板表面を窒化し、前記シリコン基板１０３の表面にシリコン窒化膜１０３Ｃが形成される。
【００７０】
次に、所望の膜厚のシリコン窒化膜１０３Ｃが形成されたところでマイクロ波パワーの導入を止めプラズマ励起を終了し、さらにＡｒ／ＮＨ3混合ガスをＡｒガスに置換して窒化工程を終了する。
【００７１】
さらに図１１（Ｃ）の工程において上記の窒化膜形成工程により形成されたシリコン窒化膜１０３Ｃをゲート絶縁膜として使い、かかるゲート絶縁膜１０３Ｃ上にゲート電極１０３Ｄを形成する。さらにパターニング工程、イオン注入工程、保護膜形成工程、水素シンク処理等を行うことにより、トランジスタやキャパシタなどを含む半導体集積装置が形成される。
【００７２】
本実施形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて窒化膜を成膜した例を示したが、他の方法を用いてマイクロ波を処理室内に導入してもよい。また本実施形態では、プラズマ励起ガスにＡｒを使用しているが、Ｋｒを用いても同様の結果を得ることができる。また、本実施形態では、プラズマプロセスガスにＮＨ3を用いているが、Ｎ2とＨ2などの混合ガスを用いても良い。
【００７３】
本発明のシリコン窒化膜形成においては、表面終端水素を除去した後においても、プラズマ中に水素が存在することがひとつの重要な要件である。プラズマ中に水素が存在することにより、シリコン窒化膜中及び界面のダングリングボンドがＳｉ−Ｈ、Ｎ−Ｈ結合を形成して終端され、その結果シリコン窒化膜及び界面の電子トラップが無くなると考えられる。
【００７４】
Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が本発明の窒化膜に存在することは、それぞれ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを測定することで確認されている。水素が存在することで、ＣＶ特性のヒステリシスも無くなり、シリコン／シリコン窒化膜界面準位密度も２×１０10ｃｍ-2と低く抑えられる。希ガス（ＡｒまたはＫｒ）とＮ2／Ｈ2の混合ガスを使用してシリコン窒化膜を形成する場合には水素ガスの分圧を０．５％以上とすることで、膜中の電子や正孔のトラップを著しくに減少させることができる。
【００７５】
図１２は、上述の手順で作成したシリコン窒化膜厚の圧力依存性を示す。ただし図１２の実験においてＡｒ／ＮＨ3の分圧比は９８／２に設定されており、成膜時間は３０分である。
【００７６】
図１２を参照するに、窒化膜の成長速度は、処理室内の圧力を下げて希ガス（ＡｒまたはＫｒ）がＮＨ3（またはＮ2／Ｈ2）に与えるエネルギ−を増やした方が速くなることがわかる。窒化膜形成効率の観点からは、ガス圧力は６．６５〜１３．３Ｐａ（５０〜１００ｍＴｏｒｒ）の範囲が好ましいが、他の実施形態で述べるように、酸化と窒化を連続する工程では酸化に適した圧力、例えば１３３Ｐａ（１Ｔｏｒｒ）程度に統一して窒化を行うことも、生産性の観点からは好ましい条件である。また、希ガス中のＮＨ3（またはＮ2／Ｈ2）の分圧は１〜１０％の範囲が良く、さらに好ましくは２〜６％が良い。
【００７７】
本実施形態により得られたシリコン窒化膜１０３Ｃの比誘電率は７．９であったが、この値はシリコン酸化膜の比誘電率の約２倍に相当する。
【００７８】
本実施形態により得られたシリコン窒化膜１０３Ｃの電流電圧特性を測定したところ、膜厚が３．０ｎｍ（誘電率換算酸化膜１．５ｎｍに相当）のときに、１Ｖの電圧印加時において、膜厚が１．５ｎｍの熱酸化膜よりも５−６桁以上も低いリーク電流特性が得られることが見出された。これは、本実施例によるシリコン窒化膜を使うことにより、ゲート絶縁膜にシリコン酸化膜を使用した従来のトランジスタにおいて問題となっている微細化限界を突破できることが可能であることを意味する。
【００７９】
上述した窒化膜の成膜条件、および物性的、電気的特性は、（１００）面方位のシリコン表面上に限定されるものではなく、（１１１）面を含むあらゆる面方位のシリコンにおいて、同様に成立する。
【００８０】
本実施形態により得られた好ましい結果は、終端水素が除去されたことによることだけが原因ではなく、窒化膜中にＡｒまたはＫｒが含有されることにも関係すると考えられる。すなわち、本実施例形態による窒化膜では窒化膜中やシリコン／窒化膜界面でのストレスが、窒化膜中に含有されるＡｒあるいはＫｒにより緩和され、その結果シリコン窒化膜中の固定電荷や界面準位密度が低減され、電気的特性、信頼性的特性が大幅に改善されたものと考えられる。
【００８１】
特に、シリコン酸化膜の場合と同様に、表面密度において５×１０11／ｃｍ2以下のＡｒまたはＫｒを含むことがシリコン窒化膜の電気的特性、信頼性的特性の改善に寄与していると考えられる。
【００８２】
本発明の窒化膜１０３Ｃを実現するためには、図５の装置の他に、プラズマを用いた低温の酸化膜形成を可能とする別のプラズマプロセス用装置を使用してもかまわない。たとえば、マイクロ波によりプラズマを励起するためのＡｒまたはＫｒガスを放出する第１のガス放出構造と、ＮＨ3（またはＮ2／Ｈ2ガス）ガスを放出する、前記第１のガス放出構造とは異なる第２のガス放出構造とをもつ２段シャワープレート型プラズマプロセス装置で形成することも可能である。
（第３の実施形態）
図１３（Ａ）〜（Ｄ）は、本発明の第３の実施形態による、プラズマを用いた低温での酸化膜と窒化膜を積層した２層積層誘電体構造の形成方法、およびかかる2層積層誘電体構造を使った半導体装置の製造方法を示す。
【００８３】
本実施形態で使われる酸化膜および窒化膜の形成装置は図５と同じである。本実施形態においては、酸化膜及び窒化膜形成のためにＫｒをプラズマ励起ガスとして使用する。
【００８４】
まず図１３（Ａ）の工程において、図５の真空容器（処理室）１０１内を真空に排気し、シャワープレート１０２からＡｒガスを前記処理室１０１中に導入する。次に導入されるガスを当初のＡｒからＫｒガスに切り替え、前記処理室１０１内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に設定する。
【００８５】
次に、直前の前処理工程で希フッ酸洗浄が施され表面のシリコン未結合手が水素で終端されているシリコン基板１０３を前記処理室１０１内に導入し、加熱機構を備えた試料台１０４に載置する。さらに試料の温度を４００℃に設定する。
【００８６】
次に前記同軸導波管１０５からラジアルラインスロットアンテナ１０６に周波数が２．４５ＧＨｚのマイクロ波を１分間供給し、前記マイクロ波を前記誘電体板１０７を介して前記処理室１０１内に導入する。このようにして前記処理室１０１内に生成した高密度のＫｒプラズマに、前記シリコン基板１０３の表面を曝すことにより、表面終端水素を除去する。
【００８７】
次に図１３（Ｂ）の工程において、前記処理室１０１内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に保持したまま、シャワープレート１０２から９７／３の分圧比のＫｒ／Ｏ2混合ガスを導入し、前記シリコン基板１０３の表面に厚さが１．５ｎｍのシリコン酸化膜１０３Ａを形成する。
【００８８】
次に図１３（Ｃ）の工程において、マイクロ波の供給を一時停止し、Ｏ2ガスの導入を停止する。さらに真空容器（処理室）１Ｏ１内をＫｒでパージした後、シャワープレート１０２から分圧比９８／２のＫｒ／ＮＨ3混合ガスを導入し、処理室内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に設定したまま、再び周波数が２．５６ＧＨｚのマイクロ波を供給し、前記処理室１０１内に高密度のプラズマを生成して、前記シリコン酸化膜１０３Ａの表面に１ｎｍのシリコン窒化膜１０３Ｎを形成する。
【００８９】
次に、所望の膜厚のシリコン窒化膜１０３Ａが形成されたところでマイクロ波パワーの導入を停止してプラズマ励起を終了し、さらにＫｒ／ＮＨ3混合ガスをＡｒガスに置換して酸化窒化工程を終了する。
【００９０】
次に図１３（Ｄ）の工程において、以上の工程で得られた酸化窒化膜をゲート絶縁膜としてその上にゲート電極１０３Ｂを形成し、さらにパターニング工程、イオン注入工程、保護膜形成、水素シンタ処理等を施すことにより、トランジスタやキャパシタを有する半導体集積回路装置が形成される。
【００９１】
このようにして形成した積層ゲート絶縁膜の実効的な誘電率を測定したところ、約６の値が得られた。その他、リーク電流特性、耐圧特性、ホットキャリア耐性などの電気的特性、信頼性的特性も先の実施形態１の場合と同様に、優れたものであった。得られたゲート絶縁膜にはシリコン基板１０３の面方位に対する依存性も見られず、（１００）面以外のどの面方位のシリコンにも優れた特性のゲート絶縁膜を形成できた。このようにして、酸化膜の低界面準位特性と窒化膜の高誘電率特性を兼ね備えたゲート絶縁膜を実現できた。
【００９２】
本実施形態では、シリコン側に酸化膜を形成する酸化膜、窒化膜の２層構成を示したが、目的に応じて酸化膜、窒化膜の順序を入れ替えること、また酸化膜／窒化膜／酸化膜、窒化膜／酸化膜／窒化膜などのさらに複数の積層膜を形成することも可能である。
【００９３】
図１４は、本実施例により得られた２層積層構造の誘電体膜中における窒素濃度分布を概略的に示す。
【００９４】
図１４を参照するに、窒素は、前記窒化膜１０３Ｎに対応して誘電体膜表面の深さが２〜３ｎｍの領域に濃集しており、それ以上の深さには侵入しない。すなわち、本実施の形態による方法によれば、酸化膜表面に厚さが２〜３ｎｍの窒化領域を、安定して形成することが可能である。
【００９５】
図１５は、図１３（Ｄ）の半導体装置の断面Ａ−Ａ’に沿ったバンド構造図を、熱平衡状態について示す。
【００９６】
図１５を参照するに、バンドギャップの大きいシリコン酸化膜層１０３Ａに隣接してバンドギャップのより小さい窒化物層１０３Ｎが形成されており、前記窒化物層１０３Ｎに隣接してゲート電極１０３Ｂが、また前記シリコン酸化膜層１０３Ａに隣接してシリコン基板１０３が形成されているのがわかる。
【００９７】
かかるバンド構造では、前記シリコン基板１０３中の伝導電子は、前記半導体装置がゲート電極１０３Ｂに電圧が印加されない非駆動状態にある場合、前記シリコン酸化膜層１０３Ａおよび窒化物層１０３Ｎよりなる厚い誘電体膜によりトンネリングを阻止され、ゲート電極１０３Ｂにリークすることはない。後でフラッシュメモリ素子について説明するように、図１５のバンド構造は、リーク電流を抑制し、しかもトンネル電流の電流密度を増大させるのに非常に有効である。
（第４の実施形態）
図１６（Ａ）〜（Ｃ）は、本発明の第４の実施形態による、プラズマを用いて低温で行う酸窒化膜の形成方法、およびかかる酸窒化膜を使った半導体装置の製造方法を示す。ただし本実施形態で使う酸窒化膜形成装置は、図５と同じである。本実施形態においては、Ｋｒをプラズマ励起ガスとして使用する。
【００９８】
まず、図１６（Ａ）の工程において図５の真空容器（処理室）１０１内を真空に排気し、シャワープレート１０２から前記処理室１０１中にＡｒガスを導入する。次に前記処理室１０１中に導入されるガスをＡｒからＫｒガスに切り替え、処理室内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に設定する。
【００９９】
さらに直前の前処理工程で希フッ酸洗浄が施され表面のシリコン未結合手が水素で終端されているシリコン基板１０３を前記処理室１０１中に導入し、加熱機構を備えた試料台１０４に載置する。さらに試料の温度を４００℃に設定する。
【０１００】
次に、同軸導波管１０５からラジアルラインスロットアンテナ１０６に周波数が２．４５ＧＨｚのマイクロ波を１分間供給し、前記ラジアルラインスロットアンテナ１０６から誘電体板１０７を通して処理室１０１内に前記マイクロ波を導入し、前記処理室１０１内に高密度のＫｒプラズマを生成する。このようにしてＫｒガスで励起されたプラズマに前記シリコン基板１０３の表面を曝すことにより、その表面終端水素を除去する。
【０１０１】
次に図１６（Ｂ）の工程において、前記処理室１０１の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に維持し、前記シャワープレート１０２から分圧比９６．５／３／０．５のＫｒ／Ｏ2／ＮＨ3混合ガスを導入し、シリコン表面に３．５ｎｍのシリコン酸窒化膜１０３Ｅを形成する。所望の膜厚のシリコン酸窒化膜１０３Ｅが形成されたところでマイクロ波パワーの導入を止めプラズマ励起を終了し、さらにＫｒ／Ｏ2／ＮＨ3混合ガスをＡｒガスに置換して酸窒化工程を終える。
【０１０２】
次に図１６（Ｃ）の工程において形成された酸窒化膜１０３Ｅをゲート絶縁膜として、前記ゲート絶縁膜１０３Ｅ上にゲート電極１０３Ｆを形成する。さらにパターニング工程、イオン注入工程、保護膜形成工程、水素シンタ処理工程などを施し、トランジスタやキャパシタを含む半導体集積回路装置を形成する。
【０１０３】
図１７は、発光分析により測定した図５の処理装置中における原子状酸素Ｏ*の発生密度とＫｒ／Ｏ2／ＮＨ3ガス中のＮＨ3ガスの混合比の関係を示す。
【０１０４】
図１７を参照するに、発光分析により測定した原子状酸素Ｏ*の発生密度はＫｒ／Ｏ2／ＮＨ3ガスの混合比が９７／３／０〜９５／３／２の範囲では実質的に変化しないが、それ以上ＮＨ3の比率を増大させると原子状酸素Ｏ*の発生量が減り、代わりに原子状水素の量が増加するのがわかる。特にＫｒ／Ｏ2／ＮＨ3ガスの混合比が９６．５／３／０．５程度の場合に得られる酸窒化膜においてリーク電流が最も減少し、絶縁耐圧、電荷注入耐圧も向上する。
【０１０５】
図１８は、２次イオン質量分析器で測定した、本実施の形態による酸窒化膜内のシリコン、酸素、窒素の濃度分布を示す。ただし図１８中、横軸は酸窒化膜の表面からの深さを示す。図１８中、シリコン、酸素、窒素の分布が膜内でなだらかに変化しているように見えるが、これは酸窒化膜の膜厚が不均一なわけではなく、エッチング均一性が悪いことに起因する。
【０１０６】
図１８を参照するに、前記酸窒化膜中における窒素の濃度は、シリコン／シリコン酸窒化膜界面とシリコン酸窒化膜表面において高く、酸窒化膜中央部では減少するのがわかる。この酸窒化膜中に取り込まれている窒素の量はシリコンや酸素の比べて数割以下である。後で説明するように、図１８のシリコン酸窒化膜においてシリコン／シリコン酸窒化膜界面に濃集している窒素は、かかる界面においける応力を緩和しているものと考えられ、その結果、図１８のシリコン酸窒化膜においては、応力に起因する膜中電荷のトラップや界面準位の密度が低減され、リーク電流が減少する。
【０１０７】
図１９は本実施形態による酸窒化膜のリーク電流の印加電界依存性を示す。ただし図１９中、比較のためにマイクロ波プラズマによる酸化膜形成の前にＫｒプラズマへの暴露処理を行わなかった同一膜厚の酸化膜のリーク電流特性と、熱酸化により形成された酸化膜のリーク電流特性も示している。
【０１０８】
図１９を参照するに、Ｋｒプラズマ照射により終端水素除去を施してからＫｒ／Ｏ2／ＮＨ3ガスを導入して酸窒化を行った本実施形態による酸窒化膜では、従来の手法で形成された酸化膜より、同一電界で比較したリーク電流の値が２〜４桁も減少して、良好な低リーク特性が得られていることがわかる。
【０１０９】
なお、先に説明した図１０中には、このようにして形成された酸窒化膜のリーク電流特性と膜厚の関係が、■により示されている。
【０１１０】
図１０を再び参照するに、本実施の形態によりＫｒ照射を行った後で形成された酸窒化膜は、同様な工程で形成された酸化膜と同様なリーク電流特性を有し、特に膜厚が約１．６ｎｍの場合においてもリーク電流の値が１×１０-2Ａ／ｃｍ2に過ぎないことがわかる。
【０１１１】
本実施形態による酸窒化膜では、その他、耐圧特性、ホットキャリア耐性などの電気的特性、信頼性的特性も、先の実施形態１の酸化膜以上に優れたものであった。またシリコン基板の面方位に対する依存も見られず、シリコンの（１００）面のみならず、どの面方位のシリコン表面上にも、優れた特性のゲート絶縁膜を形成することができる。
【０１１２】
上述したように、表面終端水素を除去してからＫｒ／Ｏ2／ＮＨ3高密度プラズマによりシリコン酸窒化工程を行うことで、４００°Ｃという低温においても、あらゆる面方位のシリコン表面上に、優れた特性および膜質のシリコン酸窒化膜を形成することができる。
【０１１３】
本実施の形態においてこのような好ましい効果が得られるのは、終端水素除去により酸窒化膜中の水素含有量が減少していることだけでなく、酸窒化膜中に数割以下の窒素が含有されることにも起因しているものと考えられる。本実施形態の酸窒化膜ではＫｒの含有量は実施形態１の酸化膜に比べ約１／１０以下であり、Ｋｒの代わりに窒素が多く含有されている。すなわち本実施の形態では、酸窒化膜中の酸窒化膜中の水素が少ないため、シリコン酸窒化膜中において弱い結合の割合が減少し、また窒素が含有されることにより、膜中やＳｉ／ＳｉＯ2界面でのストレスが緩和され、その結果膜中電荷や界面準位の密度が低減し、よって前記酸窒化膜の電気的特性が大幅に改善されていると考えられる。特に前記酸窒化膜中の水素濃度が、表面密度換算において１０12ｃｍ-2以下、望ましくは１０11ｃｍ-2程度以下に減少していること、および膜中にシリコンあるいは酸素の数割以下濃度の窒素を含むことが、シリコン酸窒化膜の電気的特性、信頼性的特性の改善に寄与していると考えられる。
【０１１４】
なお、本実施形態では、所望の膜厚のシリコン酸窒化膜が形成された時点でマイクロ波パワーの導入を止めプラズマ励起を終了し、さらにＫｒ／０2／ＮＨ3混合ガスをＡｒガスに置換して酸窒化工程を終えているが、このマイクロ波パワーを止める前に、圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に保持したまま、前記シャワープレート１０２から分圧比９８／２のＫｒ／ＮＨ3混合ガスを導入し、シリコン酸窒化膜の表面に約０．７ｎｍのシリコン窒化膜を形成してから酸窒化工程を終了してもよい。この方法によればシリコン酸窒化膜の表面にシリコン窒化膜が形成され、より高誘電率な絶縁膜が形成できる。
【０１１５】
本実施形態による酸窒化膜では、先に図１８で説明した膜中におけるシリコン／酸窒化膜界面および酸窒化膜表面への窒素の濃集は、前記酸窒化膜の成長の間も維持される。
【０１１６】
図２０は、前記酸窒化膜の成長に伴う窒素分布プロファイルの変化を概略的に示す。
【０１１７】
図２０を参照するに、窒素は前記酸窒化膜の表面と、前記酸窒化膜と下地のシリコン基板との界面に濃集し、この傾向は前記酸窒化膜が成長しても維持される。その結果、前記酸窒化膜は全体としては酸窒化膜の組成を有していても、膜厚方向上の中心部は酸化膜に近い組成を有し、一方表面および、前記酸窒化膜とシリコン基板との界面は窒化膜に近い組成を有することになる。また、酸窒化膜表面の窒素が侵入する深さはせいぜい２〜３ｎｍに限られており、従って前記酸窒化膜の表面に形成される窒化膜の厚さも２〜３ｎｍに限られる。
（第５の実施形態）
次に、シャロートレンチアイソレーションを構成する素子分離側壁部の角部分や、凹凸を有する表面形状をもつシリコン表面に高品質なシリコン酸化膜を形成した、本発明の第５の実施の形態による半導体装置の形成方法を示す。
【０１１８】
図２１（ａ）はシャロートレンチアイソレーションの概念図を示す。
【０１１９】
図２１（ａ）を参照するに、図示のシャロートレンチアイソレーションはシリコン基板１００３表面にプラズマエッチングによりアイソレーショントレンチを形成し、形成されたトレンチをＣＶＤ法により形成されたシリコン酸化膜１００２により充填し、さらに、前記シリコン酸化膜１００２を例えばＣＭＰ法などにより平坦化することにより形成される。
【０１２０】
本実施の形態では、ＣＭＰ法による前記シリコン酸化膜１００２の研磨工程の後、シリコン基板を８００−９００°Ｃの酸化性の雰囲気に曝すことにより犠牲酸化を行い、犠牲酸化により形成されたシリコン酸化膜をフッ酸を含む薬液中でエッチングし、水素終端されたシリコン表面を得る。本実施形態では、実施形態１と同様の手順で、Ｋｒプラズマにより表面終端水素を除去し、その後Ｋｒ／０2ガスを導入してシリコン酸化膜を約２．５ｎｍ形成する。
【０１２１】
本実施の形態によれば、図２１（ｃ）に示すように、シャロートレンチアイソレーションの角部においても、シリコン酸化膜は一様な厚さで形成され、シリコン酸化膜の膜厚の減少が生じることはない。このＫｒプラズマを用いたプラズマ酸化法により形成されたシャロートレンチアイソレーション部分を含めた全体のシリコン酸化膜のＱＢＤ（Ｃｈａｒｇｅ  ｔｏ  Ｂｒｅａｋｄｏｗｎ）特性は、非常に良好で、注入電荷量１０2Ｃ／ｃｍ2でもリーク電流上昇が起きず、デバイスの信頼性が大幅に改善される。
【０１２２】
前記シリコン酸化膜を従来の熱酸化法によって形成した場合には、図２１（ｂ）に示すように、シャロートレンチアイソレーションのテーパ角が大きくなるに従って、シャロートレンチアイソレーション角部での薄膜化が激しくなるが、本発明のプラズマ酸化によれば、テーパ角が大きくなっても、シャロートレンチアイソレーション角部でのシリコン酸化膜の薄膜化は起こらない。そこで本実施例ではシャロートレンチアイソレーション構造において、トレンチのテーパ角を直角に近づけることで素子分離領域の面積を減少でき。半導体素子のさらなる集積度向上が可能となる。従来の熱酸化などの技術では、図１４（ｂ）に示したトレンチ角部での熱酸化膜の薄膜化に起因する制約により、素子分離部に約７０度程度のテーパ角が用いられていたが、本発明によれば、９０度の角度を使うことが可能である。
【０１２３】
図２２は、シリコン基板を約９０度にエッチングした凹凸表面形状を持つシリコン基板に実施形態１の手順に従って３ｎｍの厚さに形成したシリコン酸化膜の断面を示す。
【０１２４】
図２２を参照するに、どの面上にも均一な膜厚のシリコン酸化膜が形成できていることが確認できる。
【０１２５】
このようにして形成された酸化膜ではリーク電流や耐圧などの電気的特性は良好であり、従って本発明により縦型構造などの複数の面方位をもつシリコン立体的構造を持つ高密度な半導体集積化装置を実現することが可能となる。
（第６の実施形態）
図２３は、本発明の第６の実施形態によるフラッシュメモリ素子２０の構成を示す。ただし図２３中、先に図１で説明した部分には同一の参照符号を付し、説明を省略する。
【０１２６】
図２３を参照するに、本実施例のフラッシュメモリ素子２０は、トンネル絶縁膜１２として、先の第３の実施形態または第４の実施形態による誘電体膜１２Ａを使う。
【０１２７】
図２４は、図２３のフラッシュメモリ素子２０において前記コントロールゲート電極１５に書き込み電圧が印加された状態を示す。
【０１２８】
図２４を参照するに、前記誘電体膜１２Ａを構成するシリコン酸化膜および窒化膜のバンド構造は前記コントロールゲート電極１５への書き込み電圧の印加に伴うフローティングゲート電極１３の電位の変化により大きく変形し、前記チャネル領域１１Ａ中に形成されたホットエレクトロンは、前記シリコン酸化膜の伝導帯Ｅｃが形成する三角ポテンシャル中をファウラー・ノルトハイム型トンネル電流として通過し、フローティングゲート電極１３中に注入される。
【０１２９】
一方、先に図１５で説明したように、このような誘電体膜は、前記フラッシュメモリ素子２０の非書き込み状態においては、チャネル領域１１Ａ中の伝導電子に対して厚いポテンシャルバリアを形成するため、トンネル電流は効果的に阻止される。
【０１３０】
図２５は、図２３のフラッシュメモリ素子２０における前記トンネル絶縁膜１２Ａの印加電界−電流密度特性を、図３のグラフに重ねて示す。
【０１３１】
図２５を参照するに、前記トンネル絶縁膜１２Ａは印加電界が小さい場合には非常に低いリーク電流を与えるのに対し、印加電界が増大し、所定の書き込み電界が印加された場合にはトンネル電流が急増し、短時間で効率的に情報の書き込みを行うことが可能になる。また従来の注入電流レベルで書き込みを行う場合には、書き込みに要する時間が短縮されるのがわかる。
【０１３２】
図２３のフラッシュメモリ素子２０において、図１６（Ａ）〜（Ｃ）の工程で形成される酸窒化膜１０３Ｅを前記トンネル絶縁膜１２Ａとして使った場合には、前記Ｓｉ基板１１とトンネル絶縁膜１２Ａとの界面における応力が緩和され、前記トンネル絶縁膜１２Ａの膜質が向上するため、リーク電流値をさらに低減させることができる。このことは、前記トンネル絶縁膜１２Ａの膜厚を減少させることができることを意味しており、低電圧動作するフラッシュメモリ素子を実現することが可能になる。
（第７の実施形態）
次に、上述したプラズマを用いた低温での酸化膜および窒化膜、あるいは酸窒化膜の形成技術を使用した本発明の第７の実施の形態によるフラッシュメモリ素子について説明する。なお以下の説明では、フラッシュメモリ素子を一例として開示するが、本発明は同様の積層構造を有するＥＰＲＯＭ、ＥＥＰＲＯＭ等にも適用可能である。
【０１３３】
図２６は、本実施の形態によるフラッシュメモリ素子の概略断面構造図を示す。
【０１３４】
図２６を参照するに、前記フラッシュメモリ素子はシリコン基板１２０１上に形成されており、前記シリコン基板１２０１上に形成されたトンネル酸化膜１２０２と、前記トンネル酸化膜１２０２上に形成されたフローティングゲート電極となる第１の多結晶シリコンゲート電極１２０３と、前記多結晶シリコンゲート電極１２０３上に順次形成されたシリコン酸化膜１２０４およびシリコン窒化膜１２０５と、前記シリコン窒化膜１２０５上に形成されコントロールゲート電極を構成する第２の多結晶シリコンゲート電極１２０６とから構成されている。また図２６中、ソース領域、ドレイン領域、コンタクトホール、配線パターンなどの図示は省略して記載している。前記シリコン酸化膜１２０２は第１の実施形態で説明したシリコン酸化膜形成方法により、また、シリコン酸化膜１２０４および窒化膜１２０５の積層構造は、実施形態３で説明したシリコン窒化膜の形成方法により形成する。
【０１３５】
図２７〜図３０は本実施形態のフラッシュメモリ素子の製造方法を段階的に説明するための概略断面図である。
【０１３６】
図２７を参照するに、シリコン基板１３０１上にはフィールド酸化膜１３０２によりフラッシュメモリセル領域Ａ、高電圧用トランジスタ領域Ｂ及び低電圧用トランジスタ領域Ｃが画成されており、前記領域Ａ〜Ｃの各々において前記シリコン基板３０１の表面にシリコン酸化膜１３０３が形成されている。前記フィールド酸化膜１３０２は選択酸化法（ＬＯＣＯＳ法）やシャロートレンチアイソレーション法などで形成すればよい。
【０１３７】
本実施形態においては、表面終端水素除去、酸化膜及び窒化膜形成のためにＫｒをプラズマ励起ガスとして使用する。酸化膜、窒化膜形成装置は図５と同じである。
【０１３８】
次に図２８の工程において、メモリセル領域Ａから前記シリコン酸化膜１３０３を除去し、希フッ酸洗浄によりシリコン表面を水素終端する。さらに先の実施の形態１と同様にして、トンネル酸化膜１３０４を形成する。
【０１３９】
すなわち、先の実施形態１と同様に、前記真空容器（処理室）１０１内を真空に排気し、前記処理室１０１中にシャワープレート１０２からＡｒガスを導入する。次に前記ＡｒガスをＫｒガスに切替え、処理室１０１中の圧力を１Ｔｏｒｒ程度に設定する。
【０１４０】
次に、前記シリコン酸化膜１３０３を除去しシリコン表面を希フッ酸処理した前記シリコン基板１３０１を、図５のシリコン基板１０３として前記処理室１０１内に導入し、加熱機構を備えた試料台１０４に載置する。さらに試料の温度を４００℃に設定する。
【０１４１】
さらに前記同軸導波管１０５からラジアルラインスロットアンテナ１０６に周波数が２．４５ＧＨｚのマイクロ波を1分間供給し、前記マイクロ波を前記ラジアルラインスロットアンテナ１０６から前記誘電体板１０７を通して前記処理室１０１内に導入する。前記シリコン基板１３０１の表面を、このようにして前記処理室１０１中に形成される高密度Ｋｒプラズマに曝露することにより、前記基板１３０１のシリコン表面から終端水素が除去される。
【０１４２】
次に、次に前記シャワープレート１０２からＫｒガス、０2ガスを導入して前記領域Ａに前記トンネル絶縁膜となるシリコン酸化膜１３０４を、３．５ｎｍの厚さに形成し、続いて第１の多結晶シリコン層１３０５を、前記シリコン酸化膜１３０４を覆うように堆積する。
【０１４３】
次に、高電圧用及び低電圧用トランジスタ形成領域Ｂ、Ｃにおいて前記第１の多結晶シリコン層１３０５パターニングにより除去し、メモリセル領域Ａのトンネル酸化膜１３０４上にのみ、第１の多結晶シリコンパターン１３０５を残す。
【０１４４】
このエッチング後、洗浄を行い、多結晶シリコンパターン１３０５の表面は水素終端される。
【０１４５】
次に図２９の工程において、先の第３の実施形態と同様にして、下部酸化膜１３０６Ａ及び上部窒化膜１３０６ＢのＯＮ構造を有する絶縁膜１３０６を、前記多結晶シリコンパターン１３０５の表面を覆うように形成する。
【０１４６】
このＯＮ膜は、次のようにして形成する。
【０１４７】
真空容器（処理室）１０１内を真空に排気し、シャワープレート１０２から導入されていたＡｒガスをＫｒガスに切替えて導入し、処理室内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に設定する。次に、前記水素終端された多結晶シリコンパターン１３０５を有するシリコン基板１３０１を前記処理室１０１内に導入し、加熱機構を持つ試料台１０４に載置する。さらに試料の温度を４００℃に設定する。
【０１４８】
次に、同軸導波管１０５から周波数が２．４５ＧＨｚのマイクロ波を前記ラジアルラインスロットアンテナ１０６に1分間ほど供給し、前記マイクロ波を前記ラジアルラインスロットアンテナ１０６から前記誘電体板１０７を介して前記処理室１０１内に導入し、高密度のＫｒプラズマを生成する。その結果、前記多結晶シリコンパターン１３０５の表面はＫｒガスに曝露され、表面終端水素が除去される。
【０１４９】
次に前記処理室１０１内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に維持したまま、前記シャワープレート１０２から前記処理室１０１内にＫｒ／Ｏ2混合ガスを導入し、多結晶シリコン表面に３ｎｍのシリコン酸化膜を形成する。
【０１５０】
次に、マイクロ波の供給を一時停止した後、Ｋｒガス、Ｏ2ガスの導入を停止し、真空容器（処理室）１０１内を排気してから、シャワープレート１０２からＫｒガスおよびＮＨ3ガスを導入する。前記処理室１０１内の圧力を１３．３Ｐａ（１００ｍＴｏｒｒ）程度に設定し、再び２．４５ＧＨｚのマイクロ波を前記処理室１０１内に前記ラジアルラインスロットアンテナ１０６から供給し、処理室内に高密度のプラズマを生成して、シリコン酸化膜表面に６ｎｍのシリコン窒化膜を形成する。
【０１５１】
このようにしてＯＮ膜を９ｎｍ形成したところ、得られたＯＮ膜の膜厚は一様で、多結晶シリコンの面方位に対する依存性も見られず、極めて均一な膜が得られるのがわかった。
【０１５２】
このようにして前記ＯＮ膜を形成した後、図３０の工程において高電圧用及び低電圧用トランジスタ領域Ｂ，Ｃにから絶縁膜１３０６をパターニングにより除去し、次に高電圧用及び低電圧用トランジスタ領域Ｂ，Ｃ上に閾値電圧制御用のイオン注入を行う。さらに前記領域Ｂ、Ｃ上に形成された酸化膜１３０３を除去し、前記領域Ｂにはゲート酸化膜１３０７を５ｎｍの厚さに形成し、その後、前記領域Ｃにゲート酸化膜１３０８を３ｎｍの厚さに形成する。
【０１５３】
その後、フィールド酸化膜１３０２を包含する全体構造上に第２の多結晶シリコン層１３０９及びシリサイド層１３１０を順次に形成し、さらに前記第２の多結晶シリコン層１３０９及びシリサイド層１３１０をパターニングして前記高電圧用トランジスタ領域Ｂおよび低電圧用トランジスタ領域Ｃにゲート電極１３１１Ｂおよび１３１１Ｃをそれぞれ形成する。さらに前記メモリセル領域Ａに対応してゲート電極１３１１Ａを形成する。
【０１５４】
図３０の工程の後、標準的な半導体工程に準拠して、ソ−ス領域およびドレイン領域を形成し、層間絶縁膜およびコンタクトホールの形成や配線パターンの形成などを行って素子を完成させる。
【０１５５】
本発明では、これらの絶縁膜１３０６Ａ，１３０６Ｂは、その膜厚を従来の酸化膜や窒化膜の約半分に減少させても良好な電気的特性を維持する。すなわち、これらのシリコン酸化膜１３０６Ａ及びシリコン窒化膜１３０６Ｂは薄膜化しても良好な電気的特性を有し、緻密で高品質である。なお本発明では前記シリコン酸化膜１３０６Ａ及びシリコン窒化膜１３０６Ｂは低温で形成されるのでゲート多結晶シリコンと酸化膜との界面でサーマルバジェット等が発生することはなく、良好な界面が得られている。
【０１５６】
本発明のフラッシュメモリ素子は、情報の書き込み及び消去動作が低電圧で行え、基板電流の発生を抑制することができ、トンネル絶縁膜の劣化が抑えられる。このため、本発明のフラッシュメモリ素子を二次元配列して形成された不揮発性半導体メモリ装置は、高い歩留りで製造でき、安定した特性を示す。
【０１５７】
本発明によるフラッシュメモリ素子は前記絶縁膜１３０６Ａ，１３０６Ｂが優れた膜質を有することに対応してリーク電流が小さく、またリーク電流を増やすことなく膜厚を減少させることができるため、書き込みあるいは消去動作が５Ｖ程度の動作電圧で可能になる。その結果、フラッシュメモリ素子のメモリ保持時間が従来よりも２桁以上増大し、書き換え可能回数も約２桁以上増大する。
【０１５８】
なお、絶縁膜１３０６の膜構成は上記ＯＮ構造に限ったものでなく、実施形態１と同様の酸化膜からなるＯ構造、実施形態２と同様の窒化膜からなるＮ構造、あるいは実施形態４と同様な酸窒化膜であってもよい。また、前記絶縁膜１３０６は、窒化膜および酸化膜からなるＮＯ構造、酸化膜、窒化膜および酸化膜を順次積層したＯＮＯ構造、窒化膜、酸化膜、窒化膜、酸化膜を順次積層したＮＯＮＯ構造などであってもよい。前記絶縁膜１３０６としていずれの構造を選ぶかは、周辺回路の高電圧トランジスタ及び低電圧トランジスタのゲート酸化膜との整合性や共用可能性などを考慮して、目的に応じて選択することができる。
（第８の実施形態）
図１の装置を用いた、Ｋｒ／Ｏ2マイクロ波励起高密度プラズマによるゲート酸化膜の形成、あるいはＡｒ（またはＫｒ）／ＮＨ3（またはＮ2／Ｈ2）マイクロ波励起高密度プラズマによるゲート窒化膜の形成は、従来のような高温工程を用いることができない金属層が下地シリコン内に存在するシリコン・オン・シンシュレータ（金属基板ＳＯＩ）ウエハ上の半導体集積回路装置の形成に適用可能である。特に、シリコンの膜厚が薄い完全空乏化動作を行うＳＯＩ構造において、本発明による終端水素除去の効果が顕著である。
【０１５９】
図３１は、金属基板ＳＯＩ構造を有するＭＯＳトランジスタの断面図を示す。
【０１６０】
図３１を参照するに、１７０１は、ｎ+型あるいはｐ+型の低抵抗半導体層、１７０２は、ＮｉＳｉなどのシリサイド層、１７０３は、ＴａＮ、ＴｉＮなどの導電性窒化物層、１７０４はＣｕ等の金属層、１７０５はＴａＮ，ＴｉＮなどの導電性窒化物層、１７０６はｎ+型あるいはｐ+型の低抵抗半導体層、１７０７は、ＡｌＮ、Ｓｉ3Ｎ4等の窒化物絶縁膜、１７０８はＳｉ０2膜、１７０９は、ＳｉＯ2層、ＢＰＳＧ層、もしくはそれらを組み合わせた絶縁膜層、１７１０はｎ+型ドレイン領域、１７１１は、ｎ+型ソース領域、１７１２はｐ+型ドレイン領域、１７１３は、ｐ+型ソース領域、１７１４、１７１５は＜１１１＞方向に配向したシリコン半導体層、１７１６は本発明の実施形態１の手順によりＫｒプラズマ照射で表面終端水素が除去された後Ｋｒ／Ｏ2マイクロ波励起高密度プラズマで形成されたＳｉＯ2膜、１７１７および１７１８は、それぞれＴａ，Ｔｉ，ＴａＮ／Ｔａ，ＴｉＮ／Ｔｉ等で形成されるｎＭＯＳトランジスタおよびｐＭＯＳトランジスタのゲート電極、１７１９はｎＭＯＳトランジスタのソース電極、１７２０はｎＭＯＳトランジスタ及びｐＭＯＳトランジスタのドレイン電極である。１７２１はｐＭＯＳトランジスタのソース電極である。１７２２は基板表面電極である。
【０１６１】
このようなＴａＮやＴｉＮで保護された、Ｃｕ層を含む基板では、Ｃｕの拡散を押さえるために、熱処理温度は、約７００°Ｃ以下でなければならない。ｎ+型あるいはｐ+型のソースあるいはドレイン領域は、Ａｓ+，ＡｓＦ2+あるいはＢＦ2+のイオン注入後、５５０°Ｃの熱処理で形成する。
【０１６２】
図３１のデバイス構造を有する半導体装置において、ゲート絶縁膜に熱酸化膜を用いた場合と、Ｋｒプラズマ照射で表面終端水素が除去された後でＫｒ／Ｏ2マイクロ波励起高密度プラズマ処理で形成されたゲート絶縁膜を用いた場合でトランジスタのサブスレッショールド特性の比較を行うと、ゲート絶縁膜を熱酸化により形成した場合にはサブスレッショールド特性にはキンクやリークが観察されるが、本発明によりゲート絶縁膜を形成した場合にはサブスレッショールド特性は極めて良好である。
【０１６３】
また、メサ型素子分離構造をもちいると、メサ素子分離構造の側壁部にはシリコン平面部とは別の面方位のシリコン表面が現れるが、Ｋｒを用いたプラズマ酸化によりゲート絶縁膜を形成することで、メサ素子分離側壁部の酸化も平面部と同様にほぼ均一に行うことができ、良好な電気的特性、高い信頼性を得ることができる。
【０１６４】
また、第２の実施形態の手順により、Ａｒ／ＮＨ3を用いて形成したシリコン窒化膜をゲート絶縁膜に使用した場合にも、非常に良好な電気的特性、高い信頼性を持った金属基板ＳＯＩ集積回路装置を作成することができる。
【０１６５】
本実施形態においても、シリコン窒化膜の厚さを３ｎｍ（シリコン酸化膜厚誘電率換算１．５ｎｍ）としても良好な電気的特性を得ることができ、３ｎｍのシリコン酸化膜を使用したときよりもトランジスタの駆動能力を約２倍上げることができた。
（第９の実施形態）
図３２は、液晶表示素子や有機エレクトロルミネッセンス素子などが形成されるガラス基板やプラスチック基板などの大型長方形基板上に形成された多結晶シリコンやアモルファスシリコン層に対して酸化処理、窒化処理、あるいは酸窒化処理を行うための、本発明第８の実施形態による製造装置の一例を示す概念図を示す。
【０１６６】
図３２を参照するに、真空容器（処理室）１８０７内を減圧状態にし、次に前記処理室１８０７内に設けられたシャワープレート１８０１からＫｒ／Ｏ2混合ガスを導入し、さらに前記処理室１８０７内をネジ溝ポンプ１８０２によって排気することにより、前記処理室１８０７内の圧力を１３３Ｐａ（１Ｔｏｒｒ）に設定する。さらにガラス基板１８０３を、加熱機構を持つ試料台１８０４に置き、ガラス基板の温度を３００°Ｃに設定する。
【０１６７】
前記処理室１８０７には多数の方形導波管１８０５が設けられており、次に前記多数の方形導波管１８０５の各々のスリット部から、誘電体板１８０６を通して前記処理室内１８０７内にマイクロ波を導入し、前記処理室１８０７内に高密度のプラズマを生成する。その際、前記処理室１８０７中に設けられたシャワープレート１８０１は導波管から放射されたマイクロ波を、左右に表面波として伝搬させる導波路の役割をも果たす。
【０１６８】
図３３は、図３２の装置を使用して本発明のゲート酸化膜またはゲート窒化膜を作成し、液晶表示素子、有機ＥＬ発光素子等の駆動、あるいは処理回路用の多結晶シリコン薄膜トランジスタ（ＴＦＴ）を形成した例を示す。
【０１６９】
まず、シリコン酸化膜を形成し使用した例を述べる。
【０１７０】
図３３を参照するに、１９０１はガラス基板、１９０２はＳｉ3Ｎ4膜、１９０３は（１１１）面に主に配向した多結晶シリコンｎＭＯＳのチャネル層、１９０５、１９０６はそれぞれ多結晶シリコンのｎＭＯＳのソース領域、ドレイン領域、１９０４は（１１１）面に主に配向した多結晶シリコンｐＭＯＳのチャネル層、１９０７、１９０８はそれぞれ多結晶シリコンｐＭＯＳのソース領域、ドレイン領域である。１９１０は多結晶シリコンｎＭＯＳのゲート電極、１９１１は多結晶シリコンｐＭＯＳのゲート電極、１９１２はＳｉＯ2、ＢＳＧ、ＢＰＳＧ等の絶縁膜、１９１３、１９１４は多結晶シリコンｎＭＯＳのソース電極（同時に多結晶シリコンｐ−ＭＯＳのドレイン電極）、１９１５は多結晶シリコンｐ−ＭＯＳのソース電極である。
【０１７１】
絶縁膜上に形成される多結晶シリコンは絶縁膜に対して垂直方向に（１１１）面方位を向くときが安定であり、かつ緻密で結晶性が良く高品質なものとなる。本実施形態では、１９０９は図３２の装置を使用して実施形態１と同様の手順で作成した厚さ０．２μｍの本発明のシリコン酸化膜層であり、（１１１）面を向いた多結晶シリコン上に４００°Ｃで厚さ３ｎｍで形成している。
【０１７２】
本実施形態によれば、トランジスタ間の素子分離領域の鋭い角部においても酸化膜は薄くならず、平坦部、エッジ部ともに均一な膜厚のシリコン酸化膜が多結晶シリコン上に形成されるのが確認された。ソース、ドレイン領域を形成するためのイオン注入はゲート酸化膜を通さずに行い、４００°Ｃで電気的活性化して形成した。この結果、全工程を４００°Ｃ以下の温度で実行でき、ガラス基板上にトランジスタを形成できた。このトランジスタの移動度は、電子で約３００ｃｍ2／Ｖｓｅｃ以上、正孔で約１５０ｃｍ2／Ｖｓｅｃ以上、ソース、ドレイン耐圧及びゲート耐圧は１２Ｖ以上あった。チャネル長１．５−２．０ｎｍ程度のトランジスタでは、１００ＭＨｚを越える高速動作が可能となった。シリコン酸化膜のリーク特性、多結晶シリコン／酸化膜の界面準位特性も良好であった。
【０１７３】
本実施形態のトランジスタを使用することで液晶表示素子、有機ＥＬ発光素子は大画面、低価格、高速動作、高信頼性を持つことができる。
【０１７４】
本実施形態は本発明のゲート酸化膜またはゲート窒化膜を多結晶シリコンに適応した実施形態であるが、液晶表示素子等に使用されるアモルファスシリコン薄膜トランジスタ（ＴＦＴ）、特にスタガー型の薄膜トランジスタ（ＴＦＴ）のゲート酸化膜またはゲート窒化膜にも同様に適用できる。
（第１０の実施形態）
次に、金属層を有するＳＯＩ素子、多結晶シリコン素子、アモルファスシリコン素子を積層した３次元積層ＬＳＩの実施形態を説明する。
【０１７５】
図３４は本発明の３次元ＬＳＩの断面構造の概念図である。
【０１７６】
図３４において、２００１は第１のＳＯＩ及び配線層、２００２は第２のＳＯＩ及び配線層、２００３は第１の多結晶シリコン素子及び配線層、２００４は第２の多結晶シリコン素子及び配線層、２００５はアモルファス半導体素子及び機能材料素子及び配線層である。
【０１７７】
前記第１のＳＯＩ及び配線層２００１、および前記第２のＳＯＩ及び配線層２００２には、実施形態７で説明したＳＯＩトランジスタを用いてデジタル演算処理部、高精度高速アナログ部、シンクロナスＤＲＡＭ部、電源部、インターフェース回路部などが作成される。
【０１７８】
前記第１の多結晶シリコン素子及び配線層２００３には、先の実施形態６、８で説明した多結晶シリコントランジスタ、フラッシュメモリなどを用いて並列デジタル演算部、機能ブロック間リピータ部、記憶素子部などが作成される。
【０１７９】
一方前記第２の多結晶シリコン素子及び配線層２００４には前記実施形態８で説明した多結晶シリコントランジスタを用いてアンプ、ＡＤ変換器などの並列アナログ演算部が作成される。アモルファス半導体素子及び機能材料素子及び配線層２００５には光センサ、音センサ、触覚センサ、電波送信受信部などが作成される。
【０１８０】
前記アモルファス半導体素子及び機能材料素子及び配線層２００５内に設けられた光センサ、音センサ、触覚センサ、電波送信受信部の信号は、前記第２の多結晶シリコン素子及び配線層２００４に設けられた多結晶シリコントランジスタを用いたアンプ、ＡＤ変換などの並列アナログ演算部で処理され、さらに前記第１の多結晶シリコン素子及び配線層２００３あるいは前記第２の多結晶シリコン素子及び配線層２００４に設けられた多結晶シリコントランジスタ、フラッシュメモリを用いた並列デジタル演算部、記憶素子部にその処理が引き継がれ、さらに前記第１のＳＯＩ及び配線層２００１あるいは前記第２のＳＯＩ及び配線層２００２に設けられたＳＯＩトランジスタを用いたデジタル演算処理部、高精度高速アナログ部、シンクロナスＤＲＡＭで処理される。
【０１８１】
また、前記第１の多結晶シリコン素子及び配線層２００３に設けられた機能ブロック間リピータ部は、複数設けても大きなチップ面積を占有することなくＬＳＩ全体の信号同期を調整することができる。
【０１８２】
こうした３次元ＬＳＩが作成可能になったのは、上記の実施形態に詳細に説明した本発明の技術によることは明らかである。
【０１８３】
【発明の効果】
本発明によれば、シリコン基板などのシリコン表面上に、酸化膜と窒化膜とを積層した、あるいは窒化膜と酸化膜と窒化膜とを順次積層した、全体としては酸窒化膜の組成を有するトンネル絶縁膜を形成することが可能になり、リーク電流を大きく低減すると同時に膜厚を減少させることが可能になり、あるいは書き込み時のトンネル電流密度を大きく増大させることが可能になり、フラッシュメモリ素子の動作速度を向上させることが可能になり、また動作電圧を低減することが可能になる。
【図面の簡単な説明】
【図１】従来のフラッシュメモリ素子の構成を示す図である。
【図２】フラッシュメモリ素子の動作を説明する図である。
【図３】従来のフラッシュメモリ素子の課題を説明する図である。
【図４】（Ａ）〜（Ｃ）は、本発明の第１の実施形態による酸化膜の形成方法および半導体装置の製造方法を示す図である。
【図５】本発明で使われるラジアルラインスロットアンテナを用いたプラズマ装置の概略的構成を示す図である。
【図６】赤外分光器で測定したシリコン表面終端水素とシリコンの結合のＫｒプラズマ暴露依存性を示す特性図である。
【図７】シリコン酸化膜厚の処理室ガス圧力依存性を示す特性図である。
【図８】シリコン酸化膜中のＫｒ密度の深さ方向分布を示す特性図である。
【図９】シリコン酸化膜の電流電圧特性を示す特性図である。
【図１０】シリコン酸化膜およびシリコン酸窒化膜のリーク電流特性と膜厚の関係を示す図である。
【図１１】（Ａ）〜（Ｃ）は、本発明の第２の実施形態による窒化膜の形成方法および半導体装置の製造方法を示す図である。
【図１２】シリコン窒化膜厚の処理室内ガス圧力依存性を示す特性図である。
【図１３】（Ａ）〜（Ｄ）は、本発明の第３の実施形態による酸化膜／窒化膜積層誘電体膜の形成工程および半導体装置の製造方法を示す図である。
【図１４】酸化膜／窒化膜積層誘電体膜中における窒素の分布を示す図である。
【図１５】酸化膜／窒化膜積層誘電体膜のバンド構造図である。
【図１６】（Ａ）〜（Ｃ）は、本発明の第４の実施形態による酸窒化膜の形成方法および半導体装置の製造方法を示す図である。
【図１７】シリコン酸窒化膜形成時の原子状酸素と原子状水素の発光強度を示す図である。
【図１８】シリコン酸窒化膜中の元素分布を示す図である。
【図１９】シリコン酸窒化膜の電流電圧特性を示す特性図である。
【図２０】シリコン窒化膜中における窒素分布の時間変化を示す概略図である。
【図２１】本発明の第５の実施の形態による、シャロートレンチアイソレーションの概念的断面図である。
【図２２】本発明の第５の実施の形態による、凹凸のあるシリコン表面に形成した立体的トランジスタの断面構造図である。
【図２３】本発明の第６の実施の形態によるフラッシュメモリ素子の構成を示す図である。
【図２４】図２３のフラッシュメモリ素子の書き込み動作を示すバンド構造図である。
【図２５】図２３のフラッシュメモリ素子におけるトンネル絶縁膜のリーク電流特性を示す図である。
【図２６】本発明の第７の実施形態によるフラッシュメモリ素子の断面構造の概略図である。
【図２７】図２６のフラッシュメモリ素子の形成方法を段階的に説明する概略断面構造図（その１）である。
【図２８】図２６のフラッシュメモリ素子の形成方法を段階的に説明する概略断面構造図（その２）である。
【図２９】図２６のフラッシュメモリ素子の形成方法を段階的に説明する概略断面構造図（その３）である。
【図３０】図２６のフラッシュメモリ素子の形成方法を段階的に説明する概略断面構造図（その４）である。
【図３１】金属基板ＳＯＩ上に作製された本発明の第８の実施形態によるＭＯＳトランジスタの断面構造の概略図である。
【図３２】ガラス基板やプラスチック基板などに適応される本発明の第９の実施形態におよるプラズマ処理装置の概念図である
【図３３】図３２のプラズマ処理装置により形成された絶縁膜状の多結晶シリコントランジスタの断面構造の概略図である。
【図３４】本発明の第１０の実施形態による３次元ＬＳＩの断面構造の概念図である。
【符号の説明】
１０，２０  フラッシュメモリ素子
１１  シリコン基板
１１Ａ  チャネル領域
１１Ｂ  ソース拡散領域
１１Ｃ  ドレイン拡散領域
１２  トンネル酸化膜
１２Ａ  トンネル絶縁膜
１３  フローティングゲート電極
１４  電極間絶縁膜
１５  コントロールゲート電極
１０１  処理室
１０２  シャワープレート
１０３  シリコンウェーハ
１０３Ａ  シリコン酸化膜
１０３Ｂ，１０３Ｄ，１０３Ｆ  ゲート電極
１０３Ｃ，１０３Ｎ  シリコン窒化膜
１０３Ｅ  酸窒化膜
１０４  加熱機構を持つ試料台
１０５  同軸導波管
１０６  ラジアルラインスロットアンテナ
１０７  マイクロ波導入窓
１００１  ゲート絶縁膜
１００２  シリコン酸化膜
１００３  シリコン基板
１００４  従来のシャロートレンチアイソレーションの角部
１００５  本発明のシャロートレンチアイソレーションの角部
１２０１  シリコン基板
１２０２  トンネル酸化膜
１２０３  多結晶シリコンゲート電極
１２０４  シリコン窒化膜
１２０５  シリコン酸化膜
１２０６  第２多結晶シリコンゲート電極
１３０１  シリコン基板
１３０２  フィ−ルド酸化膜
１３０３  シリコン酸化膜
１３０４  シリコン酸化膜
１３０５  多結晶シリコン電極
１３０６  ＯＮ膜
１３０７  シリコン酸化膜
１３０８  シリコン酸化膜
１３０９  多結晶シリコン電極
１３１０  シリサイド電極
１３１１Ａ  フラッシュメモリセル
１３１１Ｂ  高電圧用トランジスタ電極
１３１１Ｃ  低電圧用トランジスタ電極
１７０１  ｎ+型、ｐ+型低抵抗半導体
１７０２  シリサイド層
１７０３  導電性窒化物層
１７０４  金属層
１７０５  導電性窒化物層
１７０６  ｎ+型、ｐ+型低抵抗半導体層
１７０７  窒化物絶縁膜
１７０８  ＳｉＯ2膜
１７０９  ＳｉＯ2膜、ＢＰＳＧもしくはそれらを組み合わせた絶縁膜層
１７１０  ｎ+型ドレイン領域
１７１１  ｎ+型ソース領域
１７１２  ｐ+型ドレイン領域
１７１３  ｐ+型ソース領域
１７１４，１３１５  （１１１）面に配向したシリコン半導体層
１７１６  ＳｉＯ2膜
１７１７，１３１８  ｎＭＯＳゲート電極ならびに、ｐＭＯＳのゲート電極
１７１９  ｎＭＯＳソース電極
１７２０  ｎＭＯＳ及びｐＭＯＳのドレイン電極
１７２１  ＭＯＳのソース電極
１７２２  基板表面電極
１８０１  シャワープレート
１８０２  ネジ溝ポンプ
１８０３  ガラス基板
１８０４  加熱機構を持つ試料台
１８０５  方形導波管
１８０６  マイクロ波導入窓
１８０７  真空容器
１９０１  ガラス基板
１９０２  ＳｉＯ2膜
１９０３  多結晶シリコンｎＭＯＳのチャネル層
１９０４  多結晶シリコンｐＭＯＳのチャネル層
１９０５  多結晶シリコンｎＭＯＳのソース領域
１９０６  多結晶シリコンｎＭＯＳのドレイン領域
１９０７  多結晶シリコンｐＭＯＳのソース領域
１９０８  多結晶シリコンｐＭＯＳのソース領域
１９０９  ＳｉＯ2膜層
１９１０  多結晶シリコンｎＭＯＳのゲート電極
１９１１  多結晶シリコンｐＭＯＳのゲート電極
１９１２  ＳｉＯ2、ＢＰＳＧ、ＢＰＳＧ等の絶縁膜
１９１３  多結晶シリコンｎＭＯＳのソース電極
１９１４  多結晶シリコンｎＭＯＳのドレイン電極
１９１５  多結晶シリコンｐＭＯＳのソース電極
２００１  第１のＳＯＩ及び配線層
２００２  第２のＳＯＩ及び配線層
２００３  第１の多結晶シリコン素子及び配線層
２００４  第２の多結晶シリコン素子及び配線層
２００５  アモルファス半導体素子及び機能材料素子及び配線層
【図１】
0005068402.tif 000002
【図２】
0005068402.tif 000003
【図３】
0005068402.tif 000004
【図４】
0005068402.tif 000005
【図５】
0005068402.tif 000006
【図６】
0005068402.tif 000007
【図７】
0005068402.tif 000008
【図８】
0005068402.tif 000009
【図９】
0005068402.tif 000010
【図１０】
0005068402.tif 000011
【図１１】
0005068402.tif 000012
【図１２】
0005068402.tif 000013
【図１３】
0005068402.tif 000014
【図１４】
0005068402.tif 000015
【図１５】
0005068402.tif 000016
【図１６】
0005068402.tif 000017
【図１７】
0005068402.tif 000018
【図１８】
0005068402.tif 000019
【図１９】
0005068402.tif 000020
【図２０】
0005068402.tif 000021
【図２１】
0005068402.tif 000022
【図２２】
0005068402.tif 000023
【図２３】
0005068402.tif 000024
【図２４】
0005068402.tif 000025
【図２５】
0005068402.tif 000026
【図２６】
0005068402.tif 000027
【図２７】
0005068402.tif 000028
【図２８】
0005068402.tif 000029
【図２９】
0005068402.tif 000030
【図３０】
0005068402.tif 000031
【図３１】
0005068402.tif 000032
【図３２】
0005068402.tif 000033
【図３３】
0005068402.tif 000034
【図３４】
0005068402.tif 000035