(57)【特許請求の範囲】
【請求項１】
アナログ信号を入力する差動入力端子と、前記アナログ信号をデジタル信号に変換して電力増幅するデジタル増幅部と、前記デジタル増幅部からのデジタル信号を出力するための差動出力端子と、この差動出力端子から前記差動入力端子へ帰還させる第１のローパスフィルタを付加した第１の帰還回路と、前記差動出力端子からのデジタル信号を積分する第２のローパスフィルタと、この第２のローパスフィルタからの信号をスピーカに接続するための負荷出力端子とからなり、前記第２のローパスフィルタの後の負荷出力端子から前記差動入力端子に帰還させる第２の帰還回路に第３のローパスフィルタを付加して、この第３のローパスフィルタのカットオフ周波数以下の信号を帰還する構成としたデジタル増幅装置において、前記スピーカは約８ＫＨｚ以上の周波数において少なくともエッジ共振または分割共振による２次あるいは３次歪が大きくなる周波数特性を有し、前記第２のローパスフィルタの通過帯域には、前記エッジ共振または分割共振によって２次あるいは３次歪が大きくなる周波数を含み、前記第３のローパスフィルタのカットオフ周波数は、前記第２のローパスフィルタのカットオフ周波数以下であり、かつ約８ＫＨｚ以下の周波数とし、前記第３のローパスフィルタの通過帯域に前記スピーカのエッジ共振または分割共振によって２次あるいは３次歪が大きくなる周波数帯域の大部分を含まないスピーカ用のデジタル増幅装置。
【請求項２】
前記スピーカは、エッジ共振または分割共振において２次あるいは３次歪が大きくなるとともに、可聴範囲以下の周波数でも２次や３次歪が大きくなる請求項１に記載のスピーカ用のデジタル増幅装置。
【請求項３】
前記差動出力端子と前記差動入力端子との間には、前記第１のローパスフィルタに代えて、バンドパスフィルタを設け、前記デジタル増幅部への帰還量が略一定となるように前記他のローパスフィルタのカットオフ周波数および前記バンドパスフィルタのカットオフ周波数を設定した請求項１に記載のスピーカ用のデジタル増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスピーカに接続されるデジタル増幅装置の低歪率化に関するものであり、特にカーオーディオで用いられるデジタル増幅装置に関するものである。
【背景技術】
【０００２】
従来のデジタル増幅装置を図７、図８の回路ブロック図により説明する。なお、図７はローパスフィルタのコイル歪の低減を考慮していない従来のデジタル増幅装置の回路ブロック図であり、図８は、ローパスフィルタのコイル歪の低減を考慮した従来のデジタル増幅装置の回路ブロック図である。
【０００３】
まず、図７により従来のデジタル増幅装置の構成を動作と共に説明する。
【０００４】
１はアナログ信号が入力されるアナログ入力端子であり、入力されたアナログ信号は入力インピーダンス素子２を経て、ＰＷＭ増幅器３に入力される。入力されたアナログ信号は、ＰＷＭ増幅器３でＰＷＭ信号に変調されて増幅される。ＰＷＭ増幅器３で増幅された前記ＰＷＭ信号はローパスフィルタ４に入力され、積分されて、ＰＷＭのキャリア信号がカットされた音声信号としてスピーカ５に出力され、音として出力される。
【０００５】
なお、６はＰＷＭ増幅器３の基本特性の改善（周波数特性の安定性や歪改善）やダンピングファクターの向上等）を行う補正を行うための入力への帰還回路である。
【０００６】
しかしながら、この帰還回路６は、ローパスフィルタ４の前段で帰還させるため、デジタル増幅装置７としては、ローパスフィルタ４に起因する歪は帰還されずにスピーカに出力されることになる。
【０００７】
図８は、従来のローパスフィルタのコイル歪の低減を考慮したデルタシグマ変調方式のデジタル増幅装置の回路ブロック図である。同図により従来のデジタル増幅装置１５の構成を動作と共に説明する。
【０００８】
８はアナログ信号が入力されるアナログ入力端子であり、入力されたアナログ信号は、入力インピーダンス素子９を経て、デルタシグマ変調回路１０に入力される。入力されたアナログ信号は、デルタシグマ変調回路１０でデジタル信号に変調され、デジタル増幅部１１で増幅される。
【０００９】
増幅されたデジタル信号は、コイルとコンデンサで構成されたローパスフィルタ１２で積分され、音声信号がスピーカ１３に入力されて、音として出力される。
【００１０】
なお、１４はローパスフィルタ１２の出力からデルタシグマ変調回路１０の入力への帰還用の位相補償回路である。この帰還によりローパスフィルタ１２で発生した歪を逆相成分としてデジタル増幅部１１へ入力して歪率を改善している。
【００１１】
なお、ローパスフィルタ１２のコイルの歪に関しては、特にカーオーディオの場合は自動車用の電源である１２Ｖ系で動作させる場合が多く、低い電源電圧で高出力を得るためには、負荷となるスピーカのインピーダンスを低くする方法などがあるが、負荷のインピーダンスが低くなると負荷の電流が大きくなるために、デジタル増幅装置１５におけるローパスフィルタ１２のコイル歪がさらに大きくなり音質が劣化するので、この位相補償回路１４を持つデジタル増幅装置１５は有用である。
【００１２】
このような、デジタル増幅器の公知文献としては、特許文献１がみられる。
【特許文献１】特開２０００−３０７３５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
以上のように、従来の技術でデジタル増幅器でローパスフィルタ１２の歪を低減するためには、図８で示したように負荷出力端子から差動入力端子に帰還する構成が有効である。
【００１４】
しかしながら、ローパスフィルタ１２はコイルとコンデンサを用いた２次フィルタを構成するのが一般的であり、その場合このローパスフィルタ１２の出力は最大で位相が１８０度遅れる。このためローパスフィルタ１２のカットオフ周波数の帯域をローパスフィルタ１２の負荷出力端子からデルタシグマ変調回路１０の差動入力端子ｂへ位相をそのままで帰還すると、ループゲイン１以上、位相０度になり、発振条件が成立してデジタル増幅部１１が発振して成立しない。
【００１５】
その対策として、帰還回路を位相補償機能を設けた位相補償回路１４として発振しないようにしているが、部品のばらつきやスピーカ１３のインピーダンスの違い、電源電圧のばらつき、デジタル増幅部１１のオープンループゲインのばらつきなどにより影響を受けて設計が非常に困難なものとなっている。
【００１６】
また、カーオーディオで、スピーカのインピーダンスを低く設定した場合や、スピーカを接続しない無負荷の場合に発振しないようにするには、さらに設計は困難になる。また困難な設計を実現するために、高価な能動素子を用いると、設計の原価が上がることが多かった。
【００１７】
また、不要輻射対策でデジタル増幅器１１のサンプリング周波数を下げ、ローパスフィルタ１２のカットオフ周波数を下げて使用する場合には、低い周波数で位相補償をしなければならず、設計は更に困難になるなどの課題を有するものであった。
【課題を解決するための手段】
【００１８】
上記の課題を解決するために、本発明のデジタル増幅装置におけるスピーカは約８ＫＨｚ以上の周波数において少なくともエッジ共振または分割共振による２次あるいは３次歪が大きくなる周波数特性を有し、前記第２のローパスフィルタの通過帯域には、前記エッジ共振または分割共振によって２次あるいは３次歪が大きくなる周波数を含み、前記第３のローパスフィルタのカットオフ周波数は、前記第２のローパスフィルタのカットオフ周波数以下であり、かつ約８ＫＨｚ以下の周波数とし、前記第３のローパスフィルタの通過帯域に前記スピーカのエッジ共振または分割共振によって２次あるいは３次歪が大きくなる周波数帯域の大部分を含まないようにすることで、負荷出力端子から差動入力端子への帰還をかけながら、負荷出力端子に接続するスピーカの歪が少ない周波数帯域であるスピーカの最低共振周波数からエッジ共振と分割共振の一部を含む低い周波数帯域を中心に負荷出力端子から差動入力端子への帰還をかける構成にしたものである。
【発明の効果】
【００１９】
以上のように本発明によるデジタル増幅装置におけるスピーカは約８ＫＨｚ以上の周波数において少なくともエッジ共振または分割共振による２次あるいは３次歪が大きくなる周波数特性を有し、前記第２のローパスフィルタの通過帯域には、前記エッジ共振または分割共振によって２次あるいは３次歪が大きくなる周波数を含み、前記第３のローパスフィルタのカットオフ周波数は、前記第２のローパスフィルタのカットオフ周波数以下であり、かつ約８ＫＨｚ以下の周波数とし、前記第３のローパスフィルタの通過帯域に前記スピーカのエッジ共振または分割共振によって２次あるいは３次歪が大きくなる周波数帯域の大部分を含まないようにすることにより、スピーカの歪が少ない周波数帯域であるスピーカの最低共振周波数からエッジ共振と分割共振の一部を含む低い周波数帯域において帰還をかける構成とすることで、困難な位相補償などを行うことなく、ローパスフィルタの歪を低減することができるものである。
【００２０】
これは、スピーカの歪がエッジ共振周波数以上で大きくなりはじめ、デジタル増幅器の歪よりも大きいことに着目し、上記共振周波数や分割共振を含む低い周波数帯域において帰還をかける構成とし、それ以上の中・高域の周波数領域における歪の低減はスピーカの歪低減を主体として行うことで、スピーカも含めたデジタル増幅装置のシステムトータルとしての歪低減を効率的に行うものである。
【発明を実施するための最良の形態】
【００２１】
以下、本発明のデジタル増幅装置の一実施形態を図１〜図５により説明する。
【００２２】
（実施の形態１）
本発明のデジタル増幅装置の一実施の形態を図１の回路ブロック図、図２の同デジタル増幅器とスピーカの歪特性図、図３の同要部であるデジタル増幅器の周波数に対する高調波歪率の特性図、図４の一般的なスピーカの周波数に対する歪の特性図より説明する。
【００２３】
まず、図１により、デジタル増幅装置２０の一実施の形態の構成を説明する。
【００２４】
同図によると、２１はアナログ入力端子であり、両端が入力インピーダンス素子２２にそれぞれ接続されている。２３はデジタル増幅部であり、前記入力インピーダンス素子２２間に前記デジタル増幅部２３の差動入力端子３０が接続されるとともに、前記入力インピーダンス素子２２は前記デジタル増幅部２３のそれぞれの入力端子に接続されている。
【００２５】
そしてデジタル増幅部２３の差動出力端子３１はローパスフィルタ２４を通して負荷出力端子３２に接続されている。
【００２６】
なお、このローパスフィルタ２４は前記差動出力端子３１の両端にそれぞれ一端が接続され、他端がそれぞれ負荷出力端子３２に接続されるコイル２５と、負荷出力端子３２との間に接続されたコンデンサ２６と、一端がそれぞれ負荷出力端子３２に接続され、他端がグランドに接地されるバイパスコンデンサ２７から構成されている。
【００２７】
２８は一端が負荷出力端子３２にそれぞれ接続され、他端がそれぞれ差動入力端子３０へ接続されたローパスフィルタである。
【００２８】
なお、２９はデジタル増幅器２３の差動出力端子３１から差動入力端子３０への帰還回路に設けられたローパスフィルタであり、この帰還回路のＰＷＭ信号の増幅器である前記デジタル増幅器２３のキャリアを出力から除去するために前記ローパスフィルタ２９は付加されている。付加された前記ローパスフィルタ２９は、キャリア周波数（２０ＫＨｚ〜４０ＫＨｚ程度）以下に設定されている。
【００２９】
以下、動作について説明する。
【００３０】
アナログ入力端子２１から一対の入力インピーダンス素子２２を通して音声のアナログ信号がデジタル増幅部２３の差動入力端子３０に入力される。このアナログ信号はデジタル増幅部２３によりアナログ信号の周波数より十分に高いデジタル信号のＰＷＭ信号に変換され電力増幅される。この電力増幅されたＰＷＭ信号は差動出力端子３１からローパスフィルタ２４に入力される。そしてこのローパスフィルタ２４によりＰＷＭ信号は積分され負荷出力端子３２を通してスピーカ３３に出力されて音として再生される。
【００３１】
また、ローパスフィルタ２４の後段の負荷出力端子３２からローパスフィルタ２８を通してローパスフィルタ２４のカットオフ周波数より十分低い周波数だけをフィードバックする。
【００３２】
このローパスフィルタ２８のカットオフ周波数の設定は、スピーカ３３の特性によって適宜決定される。即ち、スピーカ３３のエッジ共振周波数や分割共振による歪の発生が顕著となる周波数帯域以下（当然ながら、この周波数帯域の下限域はスピーカ特性のばらつきやローパスフィルタ２８の特性のばらつきおよびデジタル増幅部２３に影響のない範囲の周波数帯域であれば含まれる。）に周波数を設定している。本実施の形態においては使用するスピーカを１４ＣＭの中高音域再生用スピーカとし、カットオフ周波数を８ＫＨｚに設定した。
【００３３】
図２はスピーカ３３の出力の２次歪特性と３次歪特性を示すものであり、４３は２次歪特性、４４は３次歪特性を示している。なお、４１は従来のデジタル増幅器を用いた場合のスピーカの出力の２次歪特性、４２は同３次歪特性を示している。
【００３４】
同図により、本実施の形態のデジタル増幅器を用いることで、１ＫＨｚ〜８ＫＨｚの周波数帯域における２次、３次歪特性が改善されたことが確認された。
【００３５】
なお、８ＫＨｚを超える周波数領域においては、本実施形態のデジタル増幅器のローパスフィルタ２８のカットオフ周波数を８ＫＨｚと設定したので、従来のものと実施形態のものの歪特性が大差のないものとなっている。
【００３６】
図３は本実施の形態のデジタル増幅器だけの歪特性３１を示すものであり、３２は従来のデジタル増幅器だけの歪特性を示している。同図によると、負荷出力端子から帰還した周波数（８ＫＨｚ以下）までは十分歪が改善されている。
【００３７】
また、図４はスピーカ単独の歪特性図であり、５１は２次歪特性であり、５２は３次歪特性である。
【００３８】
同図によると、本実施の形態のスピーカは１００Ｈｚ〜８ＫＨｚ近傍では２次、３次歪は低レベルであり、８ＫＨｚを超えるとエッジ共振、分割共振によって２次、３次歪が大きくなる。なお、１００Ｈｚ未満は可聴範囲ではないので概ね無視できる。
【００３９】
以上のことから、図２に示したごとく、ローパスフィルタ２８のカットオフ周波数を８ＫＨｚと設定して、スピーカのエッジ共振、分割共振による周波数帯域を帰還回路から外して歪補正を行った本実施の形態のデジタル増幅装置は、デジタル増幅装置側が歪のウエイトの大きい帯域のみに限定して歪を低減するので、簡単で安価な設計で充分な歪の改善が図れるものである。
【００４０】
なお、ローパスフィルタ２８のカットオフ周波数（８ＫＨｚ）は、ローパスフィルタ２４のカットオフ周波数（通常２０ＫＨｚ以上でキャリア周波数より充分に低い周波数である。）より著しく低い周波数であるので、これを介してデジタル増幅部２３に帰還させても発振することはなく、位相補償回路を不要とすることができた。
【００４１】
従って、８ＫＨｚ以上の高帯域においては、スピーカのエッジ共振、分割共振の低減を図ることで、デジタル増幅器とスピーカのトータルシステムとしての歪の低減が、従来の位相補償回路による帰還回路でなくローパスフィルタ２８による帰還回路という容易に安価な設計で行えるものである。
【００４２】
（実施の形態２）
図５および図６により本発明の他の実施の形態のデジタル増幅装置について説明する。
【００４３】
図５は、本発明の他の実施の形態のデジタル増幅装置の回路ブロック図であり、図６は、要部であるデジタル増幅器の帰還回路の帰還量を説明する説明図である。
【００４４】
なお、説明にあたっては、実施の形態１と同一部分は同一番号を附して説明を省略して説明する。
【００４５】
本実施の形態のデジタル増幅装置と実施の形態１との相違点は、デジタル増幅器２３の帰還回路にあり、帰還回路として、デジタル増幅器２３の差動出力端子３１から１次のハイパスフィルタとローパスフィルタからなるバンドパスフィルタ２９ａを介して差動入力端子３０に帰還する帰還回路を設けたものである（実施の形態１のデジタル増幅器２３の帰還回路はローパスフィルタ２９を付加したもの。）。
【００４６】
なお、実施の形態１で説明しているように、ローパスフィルタ２４の負荷出力端子３２からローパスフィルタ２８を介して差動入力端子３０に帰還する帰還回路とで２つの帰還回路が設けられているとともに、一方がローパスフィルタ２９を付加したものであり、他方がハイパスフィルタも有するバンドパスフィルタ２９ａを付加したものである点が実施の形態１と相違している。
【００４７】
前記ハイパスフィルタを有するバンドパスフィルタ２９ａと前記ローパスフィルタ２８のそれぞれのカットオフ周波数を調整した時のオーディオ帯域の帰還量を図５に示す。
【００４８】
５１は前記バンドパスフィルタ２９ａの帰還回路の帰還量であり、５２は前記ローパスフィルタ２８の帰還回路の帰還量であり、５３は総合の帰還量である。同図から明らかなように、前記バンドパスフィルタ２９ａとローパスフィルタ２８のカットオフ周波数を適宜設定することで、オーディオの全周波数帯域の総合の帰還量５３を周波数に対して一定にしてデジタル増幅器２３への負荷を安定させたデジタル増幅装置とすることを可能とするとともに、ローパスフィルタ２８のカットオフ周波数以上の周波数帯域もある程度帰還させて、デジタル増幅器２３の出力の増大の抑制も行うものである。
【産業上の利用可能性】
【００４９】
本発明によるデジタル増幅器は、スピーカとデジタル増幅器のトータルの歪を従来の困難な設計である位相補償を用いることなく、簡単で安価な設計で十分な歪を改善することができて、低インピーダンスのスピーカから、高インピーダンスのスピーカを接続しても安定して発振しない音質の良いオーディオ機器として使うことができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施の形態のデジタル増幅装置とスピーカのシステムの回路ブロック図
【図２】同デジタル増幅装置とスピーカのシステムの周波数に対する歪の特性図
【図３】同デジタル増幅装置の周波数に対する高調波歪率の特性図
【図４】スピーカの周波数に対する歪特性図
【図５】同他の実施の形態のデジタル増幅装置とスピーカのシステムの回路ブロック図
【図６】同他の実施の形態の要部であるデジタル増幅器への各帰還回路の帰還量と周波数特性図
【図７】従来のデジタル増幅装置とスピーカのシステムの回路ブロック図
【図８】同他のデジタル増幅装置とスピーカのシステムの回路ブロック図
【符号の説明】
【００５１】
２１  アナログ入力端子
２２  入力インピーダンス素子
２３  デジタル増幅部
２４  ローパスフィルタ
２５  コイル
２６  コンデンサ
２７  バイパスコンデンサ
２８  ローパスフィルタ
２９  ローパスフィルタ
２９ａ  バンドパスフィルタ
３０  差動入力端子
３１  差動出力端子
３２  負荷出力端子
３３  スピーカ
【図１】
0004978409.tif 000002
【図２】
0004978409.tif 000003
【図３】
0004978409.tif 000004
【図４】
0004978409.tif 000005
【図５】
0004978409.tif 000006
【図６】
0004978409.tif 000007
【図７】
0004978409.tif 000008
【図８】
0004978409.tif 000009