(57)【特許請求の範囲】
【請求項１】
入力信号の帯域を制限するフィルタ部と、
複数のパルスを、互いに該フィルタ部の透過帯域の中心周波数の逆数の時間（τ）だけ遅延させて発生し、該複数のパルスを該フィルタ部に透過させるパルス発生部と、
を備え、
前記パルス発生部は、
クロック信号と、クロック信号をτだけ遅延させ、論理を反転した信号との論理積をとる論理積回路と、
該論理積回路の出力と、該論理積回路の出力を所定時間遅延させた信号との排他的論理和をとる排他的論理和回路と、
からなることを特徴とするパルス発生装置。
【請求項２】
入力信号の帯域を制限するフィルタ部と、
複数のパルスを、互いに該フィルタ部の透過帯域の中心周波数の逆数の時間（τ）だけ遅延させて発生し、該複数のパルスを該フィルタ部に透過させるパルス発生部と、
を備え
前記パルス発生部は、
クロック信号と、自身の出力の論理を反転し、τだけ遅延させた信号の論理積をとる論理積回路と、
該論理積回路の出力と、該論理積回路の出力を所定時間遅延させた信号との排他的論理和をとる排他的論理和回路と、
からなることを特徴とするパルス発生装置。
【請求項３】
前記フィルタ部は、バンドパスフィルタであることを特徴とする請求項１〜２のいずれか１項に記載のパルス発生装置。
【請求項４】
入力信号の帯域を制限するフィルタ部と、
複数のパルスを、互いに該フィルタ部の透過帯域の中心周波数の逆数の時間（τ）だけ遅延させて発生し、該複数のパルスを該フィルタ部に透過させるパルス発生部と
を含み、
前記パルス発生部は、
クロック信号と、クロック信号をτだけ遅延させ、論理を反転した信号との論理積をとる論理積回路と、
該論理積回路の出力と、該論理積回路の出力を所定時間遅延させた信号との排他的論理和をとる排他的論理和回路と、
からなることを特徴とするレーダシステム。
【請求項５】
入力信号の帯域を制限するフィルタ部と、
複数のパルスを、互いに該フィルタ部の透過帯域の中心周波数の逆数の時間（τ）だけ遅延させて発生し、該複数のパルスを該フィルタ部に透過させるパルス発生部と
を含み、
前記パルス発生部は、
クロック信号と、自身の出力の論理を反転し、τだけ遅延させた信号の論理積をとる論理積回路と、
該論理積回路の出力と、該論理積回路の出力を所定時間遅延させた信号との排他的論理和をとる排他的論理和回路と、
からなることを特徴とするレーダシステム。
【請求項６】
前記パルス発生部に接続され、該パルス発生部の出力を増幅させる増幅器とを更に含むことを特徴とする請求項４あるいは５に記載のレーダシステム。
【請求項７】
前記フィルタ部は、バンドパスフィルタであることを特徴とする請求項４〜６のいずれか１項に記載のレーダシステム。
【請求項８】
入力信号の帯域を制限するフィルタ部を備えたパルス発生装置のパルス発生方法であって、
複数のパルスを、互いに該フィルタ部の透過帯域の中心周波数の逆数の時間（τ）だけ遅延させて発生し、
該複数のパルスを該フィルタ部に透過させ、
前記複数のパルスをフィルタ部に透過させるステップでは、
クロック信号と、クロック信号をτだけ遅延させ、論理を反転した信号との論理積をとり、
該論理積ステップの出力と、該論理積ステップの出力を所定時間遅延させた信号との排他的論理和をとる、
ことを特徴とするパルス発生方法。
【請求項９】
入力信号の帯域を制限するフィルタ部を備えたパルス発生装置のパルス発生方法であって、
複数のパルスを、互いに該フィルタ部の透過帯域の中心周波数の逆数の時間（τ）だけ遅延させて発生し、
該複数のパルスを該フィルタ部に透過させ、
前記複数のパルスをフィルタ部に透過させるステップでは、
クロック信号と、自身の出力の論理を反転し、τだけ遅延させた信号の論理積をとり、
該論理積ステップの出力と、該論理積ステップの出力を所定時間遅延させた信号との排他的論理和をとる、
ことを特徴とするパルス発生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウルトラワイドバンド（ＵＷＢ）インパルス方式に基づいた近距離レーダ、通信等に使用されるパルス生成装置に関する。
【背景技術】
【０００２】
図８は、従来のＵＷＢパルス生成装置を用いたレーダシステムのブロック構成図である。
インパルス発生器１０は、ベースバンド信号から、幅の狭いインパルスを生成する。生成されたインパルスは、バンドパスフィルタ１１によって所望の帯域に制限される。バンドパスフィルタ１１を通過したパルスは、アンプ１２によって増幅され、スイッチ１３を通って、アンテナ１４から送出される。また、アンテナ１４で受信された信号は、スイッチ１３を通って、アンプ１５によって増幅され、バンドパスフィルタ１６を通過した後、ベースバンド信号として処理される。
【０００３】
図９は、従来の技術のＵＷＢパルス発生装置を説明する図である。
図９（ａ）は、図８からＵＷＢパルス発生装置のみを取り出した図である。インパルス発生器で１発のインパルスを生成し、バンドパスフィルタ１１で帯域制限して、１つのＵＷＢパルスを生成する。バンドパスフィルタ１１は、図９（ｂ）に示されるように、インパルスのパワースペクトルから、中心周波数がｆｃで、帯域が、ｆ０からｆ１までの部分を切り取る動作をする。生成されたＵＷＢパルスの波束は、図９（ａ）の右の波形のようになっており、振幅はインパルスの出力振幅に依存し、波束内の振動のピーク間の幅は、バンドパスフィルタのパスバンドの中心周波数の逆数τである。すなわち、波束は、ほぼ、バンドパスフィルタの中心周波数と同じ周波数で振動する。
【０００４】
装置は基本的には、インパルス発生器と所望のＵＷＢ帯域を通過させるバンドパスフィルタ（ＢＰＦ）からなる。インパルスとは理想的にはパルス時間幅が０に限りなく近いパルスであり、その周波数スペクトルは図９（ｂ）中に示されるように、直流から超高周波（時間幅０ならば無限大の周波数）まで伸びる。このインパルス信号を、ＵＷＢ帯域のスペクトルマスクを満たすよう設計されたＢＰＦに入力することで、所望の周波数帯域を持ったＵＷＢパルスが得られる。このとき、ＵＷＢパルスはＢＰＦの中心周波数ｆｃで振動するような波束となる（図９（ａ）右）。その振幅は、ＢＰＦの通過損失、および入力するインパルス信号の振幅に依存する。
【０００５】
図９に記載するとおり、従来技術では１発のインパルスから１発のＵＷＢ送信パルスを生成しているため、その振幅を増幅させるには、インパルス自体の振幅を増大させることが必要であった。インパルスの生成方法は様々あるが、例えば、デジタル回路（ＥＸＯＲやＡＮＤ）を利用する場合、インパルスの周波数特性（帯域）を劣化させることなく出力振幅を高めるには、電源電圧を増大させるほかなかった。仮に、２倍のインパルス振幅を出力するならば、単純には電源電圧を倍化することが必要である。これは消費電力の増大を招く。
【０００６】
従来の技術として、特許文献１には、信号とその遅延信号で合成波形を生成することが記載されている。特許文献２には、バンドパスフィルタの入力に与えられたインパルスを、バンドパスフィルタを通過させて波束とする技術が開示されている。
【特許文献１】特開２００４−１４６９７４号公報
【特許文献２】特開２００２−３３５１８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来技術では、超広帯域インパルス信号をフィルタにかけるため、フィルタから出力される信号振幅は小さくなる。また、十分な出力パワーを得るためには、インパルスの出力振幅を高めるか、もしくは、出力アンプによって増幅してやる必要がある。しかし、これは、消費電力の増大を招く。
【０００８】
本発明の課題は、より高出力な送信パルス信号を、消費電力を抑えて生成するパルス生成装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明のパルス発生装置は、入力信号の帯域を制限するフィルタ手段と、複数のパルスを、互いに該フィルタ手段の透過帯域の中心周波数の逆数の時間（τ）だけ遅延させて発生し、該複数のパルスを該フィルタ手段に透過させるパルス発生手段とを備える。
【００１０】
τだけ互いに遅延したパルスをフィルタ手段に通すことにより、各パルスは、フィルタ手段内で互いに強めあう干渉を起こし、より振幅の大きいパルスを生成する。これにより、より高出力のパルスを、増幅器を使うことなく生成することが出来る。
【発明の効果】
【００１１】
本発明によれば、より高出力で、消費電力の少ないパルス生成装置を提供することが出来る。
【発明を実施するための最良の形態】
【００１２】
以下の実施形態では、従来においてＵＷＢ送信パルスの振幅の増加に従って生じる消費電力の増大（振幅２倍で消費電力２倍）を解決する手段を与える。
従来、送信信号の振幅を増加させるためには、電源電圧の増加や増幅器の使用など、振幅そのものを扱う手法を取っていた。そのため、上記のように消費電力の増加といった問題が生じていた。本実施形態では、従来のように信号振幅を直接扱うのではなく、一定の時間間隔で並ぶインパルス列を合成する。つまり、複数のインパルスを合成することで、最終的なＵＷＢ送信パルスの振幅を高めるものである。
【００１３】
図１は、本発明の実施形態によるパルス生成装置を示す図である。
図２は、本発明の実施形態の原理を説明する図である。
そのブロック構成（図１（ａ））は従来と同様に、インパルス発生器１０ａとバンドパスフィルタ（ＢＰＦ）１１よりなる。このとき、ＢＰＦ１１に入力するインパルスは、従来のように１発でなく、ＢＰＦ１１の中心周波数の逆数（１／ｆｃ）だけ互いに遅延させた２発（あるいは、順次１／ｆｃだけ遅延させた複数発）のインパルスとする。これにより、まず、１発目のインパルスがＢＰＦ１１に入力され、中心周波数ｆｃで振動する波束が生成される（図１（ｂ））。続いてそこから１／ｆｃだけ遅延して同様の波束が生成される（図２）。このとき、１／ｆｃは波束の振動周期であるため、図２に示すように、１／ｆｃ互いにずれた波束は、振動の周期に一致した分だけ互いにずれているので、互いの波の山と山、谷と谷が一致する。したがって、２つの波束は、ＢＰＦ１１内で互いに強めあう干渉によって、互いに強めあい、ＢＰＦから出力されるＵＷＢパルスは１発のみで生成する場合と比べて２倍の振幅（3 dB）となる。同様に、互いの間隔を１／ｆｃだけずらした４発のインパルスを用いれば、従来の4倍の振幅（6 dB）のＵＷＢパルスが得られる。このように、本実施形態では、信号の出力パワーを高めるために、従来のように振幅方向で対処（増幅器などで振幅を増大）するのではなく、時間方向に関する操作（単位時間内でのインパルス密度を増大）する方法によって、ＵＷＢパルスの振幅を大きくする。パルスのエネルギーは、振幅の２乗に比例するので、これにより、ＵＷＢパルスのエネルギーを増大したことになる。
【００１４】
図３及び図４は、本発明の実施形態に従ったパルス生成装置の構成とその動作を示す（インパルス２発を用いる例）図である。
本実施形態の回路は、図３に示されるように、インパルス発生部２３と遅延生成部２２からなる。図４のチャートに示すように、矩形のクロック信号（１）が遅延生成部２２に入力されると、ＵＷＢ帯域の中心周波数の逆数の時間だけ信号を遅らせる可変遅延生成器１７と、論理反転器１８と、論理積（ＡＮＤ）回路１９によって、パルス幅τ＝１／ｆｃの矩形パルスが出力される。すなわち、元のクロック入力（１）と、可変遅延器１７と論理反転器１８を通ったクロック信号（２）とが論理積回路１９に入力されることにより、クロック（１）と（２）が共に、「１」のときのみ「１」となるパルスが生成される。これを、排他論理和（ＥＸＯＲ）回路２１に入力する。このとき、ＥＸＯＲ回路２１の入力部の片側にインパルス生成用の遅延量がφ１の固定遅延器２０を挿入しておく。この固定遅延回路２０によって、ＥＸＯＲ回路２１は、遅延生成部２２で生成された矩形パルスの両エッジでインパルスを生成することができる。固定遅延器２０の遅延量φ１は、生成されるインパルスの幅となる。ここで、可変遅延器１７の遅延量τを可変にすることで、様々なＵＷＢ帯域に対して、パルスを生成することが可能となる（例えば、3-10 GHz, 24-29 GHzなど）。
【００１５】
図５及び図６は、Ｎ発（Ｎは任意の自然数）のインパルスを生成する場合の本発明の別の実施形態を説明する図である。
インパルス発生部２３は前述回路と同じ構成であり、説明を省略する。遅延生成部２２ａには、新たにセレクタ回路２５を挿入する。図６のチャートに示しているように、セレクタ回路２５へ“Enable”信号を入力し、それがＯＮ状態にある場合のみ遅延により矩形パルス（パルス幅はＴｏｎ）が出力される。このとき、Enable信号のＯＮ時間Ｔｏｎが下記不等式を満たすとき、k発の矩形パルスが出力される。さらに、それらは後段のインパルス発生部２３へと入力される。
2(・k-1) < Ton < 2k, k= 1, 2, 3,,,,integer
【００１６】
すなわち、Enableがｏｆｆのときは、セレクタ回路２５は、論理がHIGHの端子を選択する。すると、セレクタ回路２５の出力には、論理反転器１８があるので、可変遅延器１７を介して、論理積回路１９に入力される信号は、LOWとなり、論理積回路１９の出力もLOWとなる。EnableがＯＮになると、セレクタ回路２５は、論理積回路１９の出力を選択する。今は、論理積回路１９の出力はLOWであるので、論理反転器１８によって論理反転され、HIGHが論理積回路１９に入力される。これにより、論理積回路１９の出力がHIGHになる。論理積回路１９の出力がHIGHになると、これが、論理反転器１８によって論理反転され、可変遅延器１７によって時間τだけ遅延されて、論理積回路１９に入力される。したがって、論理積回路１９の出力は、時間τ後に、LOWになる。以上の動作が、セレクタ回路２５が論理積回路１９の出力を選択し続けている間続く。すなわち、幅τの矩形波が繰り返し、生成される。そして、インパルス発生回部（EXOR型）２３は、入力パルスの立ち上がり/下がりの両エッジでインパルスを生成する。従って、ｋ発の矩形パルスに対して、2k発のインパルスを出力する。
【００１７】
図７は、本発明の実施形態に従ったインパルス生成装置３０を使用したＵＷＢレーダシステムのブロック構成図である。
インパルス生成装置３０は、上記実施形態で述べた装置である。図７においては、Ｎ発のパルスを合成してＵＷＢインパルスを生成する構成が記載されているが、２発のパルスのみを合成してＵＷＢインパルスを生成する構成でも良い。インパルス生成装置３０で生成されたインパルスは、アンプ３１で増幅され、スイッチ３２を介してアンテナ３３から送信される。アンテナ３３で受け取った信号は、スイッチ３２を介して、アンプに入力される。アンプで受信信号は増幅され、その後、バンドパスフィルタ３５を通過される。ス
プリッタ３６では、受信信号から、Ｉチャネルの信号とＱチャネルの信号を分離する。そして、それぞれのチャネルの信号は、サンプルホールド回路３７−１、３７−２でサンプリングされ、Ａ／Ｄ変換器３８−１、３８−２でデジタル信号に変換されて、後段の信号処理部（不図示）へ渡される。サンプルホールド回路３７−１、３７−２と、Ａ／Ｄ変換器３８−１、３８−２は、受信用のクロックにしたがって動作する。
【００１８】
なお、本実施形態のインパルス生成装置は、レーダシステムのみではなく、一般にパルスを使う通信装置などにも同様に使用が可能である。
本実施形態では、電源電圧増加や増幅器の付加に伴う電力増加はない。しかしながら、インパルス列を生成するための“遅延生成部”が新たに必要になるため、この部分で消費する電力は生じる。ＵＷＢパルス生成装置で主に電力を消費するのは装置内で最も高速特性が必要となる“インパルス発生部”である。次いで遅延生成部の論理積回路となるが、遅延出力の矩形パルスは後段のインパルスに比べてパルス幅は太く、その周波数帯域は狭い。ここで、遅延部のＡＮＤ回路とインパルス発生部のＥＸＯＲ回路の消費電力の比を1：2と仮定すると、本実施形態のパルス生成装置による消費電力は従来構成の場合（インパルス発生部のみ）の３／２＝１．５倍となる。一方、出力振幅は２発のインパルスを使用することで2倍となる。その効果は、振幅増幅率/消費電力増加率 = 2/1.5で約1.4となる。一方、従来技術では、増幅器でインパルスの振幅を２倍にする場合、増幅器の消費電力も2倍となるので、２／２＝１となり、振幅増幅率/消費電力増加率が本実施形態のほうが、大きくなり、効率が良いことがわかる。
【００１９】
以上説明した本発明の実施形態に関して、更に以下の付記を開示する。
（付記１）
入力信号の帯域を制限するフィルタ部と、
複数のパルスを、互いに該フィルタ手段の透過帯域の中心周波数の逆数の時間（τ）だけ遅延させて発生し、該複数のパルスを該フィルタ手段に透過させるパルス発生部と、
を備えることを特徴とするパルス発生装置。
（付記２）
付記１のパルス発生装置で生成されるパルスは、レーダに使用されるパルスであることを特徴とするパルス発生装置。
（付記３）
付記１のパルス発生装置で生成されるパルスは、パルスを用いた通信に使用されるパルスであることを特徴とするパルス発生装置。
（付記４）
前記パルスは、ＵＷＢパルスであることを特徴とする付記２または３に記載のパルス発生装置。
（付記５）
前記パルス発生部は、
クロック信号と、クロック信号をτだけ遅延させ、論理を反転した信号との論理積をとる論理積回路と、
該論理積回路の出力と、該論理積回路の出力を所定時間遅延させた信号との排他的論理和をとる排他的論理和回路と、
からなることを特徴とする付記１に記載のパルス発生装置。
（付記６）
前記パルス発生部は、
クロック信号と、自身の出力の論理を反転し、τだけ遅延させた信号の論理積をとる論理積回路と、
該論理積回路の出力と、該論理積回路の出力を所定時間遅延させた信号との排他的論理和をとる排他的論理和回路と、
からなることを特徴とする付記１に記載のパルス発生装置。
（付記７）
前記フィルタ部は、バンドパスフィルタであることを特徴とする付記１〜６のいずれか１つに記載のパルス発生装置。
（付記８）
入力信号の帯域を制限するフィルタ部と、
複数のパルスを、互いに該フィルタ手段の透過帯域の中心周波数の逆数の時間（τ）だけ遅延させて発生し、該複数のパルスを該フィルタ手段に透過させるパルス発生部と
を含むことを特徴とするレーダシステム。
（付記９）
前記パルス発生部に接続され、該パルス発生部の出力を増幅させる増幅器とを更に含むことを特徴とする付記８に記載のレーダシステム。
（付記１０）
前記増幅器の出力を外部に送出するアンテナを更に含むことを特徴とする付記９に記載のレーダシステム。
（付記１１）
前記パルス発生部は、
クロック信号と、クロック信号をτだけ遅延させ、論理を反転した信号との論理積をとる論理積回路と、
該論理積回路の出力と、該論理積回路の出力を所定時間遅延させた信号との排他的論理和をとる排他的論理和回路と、
からなることを特徴とする付記８〜１０のいずれか１つに記載のレーダシステム。
（付記１２）
前記パルス発生部は、
クロック信号と、自身の出力の論理を反転し、τだけ遅延させた信号の論理積をとる論理積回路と、
該論理積回路の出力と、該論理積回路の出力を所定時間遅延させた信号との排他的論理和をとる排他的論理和回路と、
からなることを特徴とする付記８〜１０のいずれか１つに記載のレーダシステム。
（付記１３）
前記フィルタ部は、バンドパスフィルタであることを特徴とする付記８〜１２のいずれか１つに記載のレーダシステム。
（付記１４）
入力信号の帯域を制限するフィルタ部を備えたパルス発生装置のパルス発生方法であって、
複数のパルスを、互いに該フィルタ部の透過帯域の中心周波数の逆数の時間（τ）だけ遅延させて発生し、
該複数のパルスを該フィルタ部に透過させる、
ことを特徴とするパルス発生方法。
（付記１５）
前記フィルタ部は、バンドパスフィルタであることを特徴とする付記１４に記載のパルス発生方法。
（付記１６）
前記フィルタ部に透過させたパルスを、増幅させることを特徴とする付記１４又は１５に記載のパルス発生方法。
（付記１７）
前記複数のパルスは、
クロック信号と、クロック信号をτだけ遅延させ、論理を反転した信号との論理積をとる論理積回路の出力と該論理積回路の出力とを所定時間遅延させた信号との排他的論理和をとる排他的論理和回路の出力であることを特徴とする付記１４〜１６のいずれか１つに記載のパルス発生方法。
（付記１８）
前記複数のパルスは、
クロック信号と、自身の出力の論理を反転し、τだけ遅延させた信号の論理積をとる論理積回路の出力と、該論理積回路の出力を所定時間遅延させた信号との排他的論理和をとる排他的論理和回路の出力であることを特徴とする付記１４〜１６のいずれか１項に記載のパルス発生方法。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態によるパルス生成装置を示す図である。
【図２】本発明の実施形態の原理を説明する図である。
【図３】本発明の実施形態に従ったパルス生成装置の構成とその動作を示す（インパルス２発を用いる例）図（その１）である。
【図４】本発明の実施形態に従ったパルス生成装置の構成とその動作を示す（インパルス２発を用いる例）図（その２）である。
【図５】Ｎ発（Ｎは任意の自然数）のインパルスを生成する場合の本発明の別の実施形態を説明する図（その１）である。
【図６】Ｎ発（Ｎは任意の自然数）のインパルスを生成する場合の本発明の別の実施形態を説明する図（その２）である。
【図７】本発明の実施形態に従ったインパルス生成装置３０を使用したＵＷＢレーダシステムのブロック構成図である。
【図８】従来のＵＷＢパルス生成装置を用いたレーダシステムのブロック構成図である。
【図９】従来の技術のＵＷＢパルス発生装置を説明する図である。
【符号の説明】
【００２１】
１０、１０ａ      インパルス発生器
１１      バンドパスフィルタ
１２、１５      アンプ
１３      スイッチ
１４      アンテナ
１６      バンドパスフィルタ
１７      可変遅延器
１８      論理反転器
１９      論理積回路
２０      固定遅延器
２１      排他的論理和回路
２２、２２ａ      遅延生成部
２３      インパルス発生部
２５      セレクタ回路
３０      インパルス生成装置
３１、３４      アンプ
３２      スイッチ
３３      アンテナ
３５      バンドパスフィルタ
３６      スプリッタ
３７−１、３７−２      サンプルホールド回路
３８−１、３８−２      Ａ／Ｄ変換器
【図１】
0004952559.tif 000002
【図２】
0004952559.tif 000003
【図３】
0004952559.tif 000004
【図４】
0004952559.tif 000005
【図５】
0004952559.tif 000006
【図６】
0004952559.tif 000007
【図７】
0004952559.tif 000008
【図８】
0004952559.tif 000009
【図９】
0004952559.tif 000010