(57)【特許請求の範囲】
【請求項１】
ＳｉＯ２層のソース／ドレインプロセス依存性に関するデータを設定する第１工程と，
前記ＳｉＯ２層に接して形成されたＳｉ層のソース／ドレインプロセス依存性に関するデータ及びＳｉ層濃度依存性に関するデータを設定する第２工程と，
前記Ｓｉ層内に複数のセルを設定し，それぞれの前記セルに含まれる不純物の量を設定する第３工程と，
それぞれの前記セルに含まれる前記不純物が，他の前記セルへ移動する単位時間あたりの量を設定する第４工程と，
前記ＳｉＯ２層と前記Ｓｉ層との界面付近の前記セルを，不純物パイルアップ部とするデータを設定する第５工程と，
前記Ｓｉ層内に，ソースまたはドレインの位置のデータを設定する第６工程と，
前記第１工程，前記第２工程，前記第３工程，前記第４工程，前記第５工程，前記第６工程が全て終了した後，単位時間に各々の前記セルから前記不純物パイルアップ部に移動する前記不純物の移動量を計算して前記不純物を移動させた後，各々の前記セルに対して一本の拡散方程式を解くことで単位時間経過ごとの前記セルに含まれる前記不純物の量を計算し，当該計算を過渡増速拡散持続時間を超えるまで繰り返し行うことによって前記セルに含まれる前記不純物の量を計算する第７工程とを含み，
前記第７工程における，単位時間にそれぞれの前記セルから前記不純物パイルアップ部に移動する前記不純物の移動量は，それぞれの前記セルから前記不純物パイルアップ部までの距離（以下距離ｒ１とする）と，それぞれの前記セルから最も近い前記ソースまたは前記ドレインまでの距離（以下距離ｒ２とする）の関数とすることを特徴とする半導体プロセスデバイスモデリング方法。
【請求項２】
前記ソースまたは前記ドレインの位置のデータは，前記Ｓｉ層内において前記ソースまたは前記ドレインが所定の領域に分布するように設定し，前記距離ｒ２は，それぞれの前記セルと前記所定の領域との距離とすることを特徴とする請求項１に記載の半導体プロセスデバイスモデリング方法。
【請求項３】
前記不純物の移動量は，それぞれの前記セルから前記不純物パイルアップ部とされたそれぞれの前記セルを見込む立体角の関数とすることを特徴とする請求項１に記載の半導体プロセスデバイスモデリング方法。
【請求項４】
前記第７工程において，前記一本の拡散方程式を解くに先立って，単位時間ごとに前記不純物が一部生成または消滅するデータを設定する工程をさらに含むことを特徴とする請求項１に記載の半導体プロセスデバイスモデリング方法。
【請求項５】
前記第６工程において，前記ソースまたは前記ドレインは前記Ｓｉ層内に複数存在するとし，
前記第７工程において，単位時間にそれぞれの前記セルから前記不純物パイルアップ部に移動する前記不純物の移動量を計算するに先立って，特定の前記ソースの位置のデータまたは特定の前記ドレインの位置のデータを無視するデータを設定する工程をさらに含むことを特徴とする請求項１に記載の半導体プロセスデバイスモデリング方法。
【請求項６】
前記第７工程に先立って行われ，逆短チャネル効果の大きさのデータを表すパラメータ及び前記パラメータに対応する変数を設定し，前記変数に前記逆短チャネル効果の大きさのデータを格納する第８工程と，
前記第７工程で計算された不純物量を用いてしきい電圧を計算する第９工程と，を有することを特徴とする請求項１，２，３，４，または５のいずれかに記載の半導体プロセスデバイスモデリング方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体プロセスデバイスモデリング方法にかかり，特に半導体中の不純物拡散，及びＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）のしきい電圧の逆短チャネル効果のモデリング方法に関するものである。
【０００２】
【従来の技術】
過剰な点欠陥が半導体中に存在した場合の不純物拡散のメカニズムを図９に示す。過剰な点欠陥は主に高ドーズのイオン注入工程で発生する。特に，ＭＯＳＦＥＴのソース／ドレイン（Ｓ／Ｄ）イオン注入工程で発生した過剰な点欠陥がその直後の熱処理によって不純物とペアを組み，不純物／点欠陥ペアの分離と結合を繰り返しながら拡散し，その後，Ｓｉ／ＳｉＯ２界面にたどり着いたペアのうち，点欠陥は消滅し，ペアを組んでいた不純物がそこで堆積（パイルアップ）する。
【０００３】
図１０は，ゲート長が２．０３μｍ，０．５２μｍ，０．２１μｍとした場合のチャネル方向の距離Ｄｉｓｔａｎｃｅと，不純物濃度Ｃｏｎｃ．との関係を示している。図中，不純物濃度が低い部分はチャネルに対応しており，その両側のドレインおよびソースに対応する部分に，不純物パイルアップによる不純物濃度の上昇が見られる。
【０００４】
このパイルアップ量はＳ／Ｄインプラ位置に近いゲート端でもっとも大きく，チャネルに向かって減衰する。ＭＯＳＦＥＴのしきい電圧の逆短チャネル効果（ゲート長が短くなるに連れてしきい電圧が増加する現象）はこのパイルアップが主要因で起こるとされている。
【０００５】
図１１は，基板バイアスＶＢが，０Ｖ，−３Ｖ，−５Ｖのときのゲート長Ｌｇとしきい電圧Ｖｔｈの関係を示している。半導体デバイスにおいて，応答速度や集積度を高めようとしてデバイス寸法を小さくすると，一般的にこれに応じてゲート長も短くなる。
【０００６】
一方，しきい電圧Ｖｔｈは，ゲート長Ｌｇに関係なく一定であることが回路設計上望ましいが，ゲート長Ｌｇが短くなると（図１１においては約１μｍ以下），しきい電圧Ｖｔｈが上下に変動する逆短チャネル効果が見られる。
【０００７】
従来の半導体中の不純物拡散を記述するモデルは大きく分けて三つある。一つは，解析対象領域を設定し，各々の不純物に対して１本の拡散方程式を解き，半導体中の不純物分布を計算する方法,（以下Ｆａｉｒモデルと呼ぶ）と，二つめは，解析対象領域を設定し，点欠陥と不純物がペアを形成して拡散することを想定して，点欠陥自身と不純物／点欠陥ペアに対するそれぞれの拡散方程式を解き，半導体中の不純物分布を計算する方法（以下ペア拡散モデルと呼ぶ）と，三つめは，解析領域を設定し，Ｆａｉｒモデルの枠組みで，点欠陥に関連した拡散方程式を解かずに簡便にその効果を取り込む簡易モデルである。
【０００８】
図１２は，Ｆａｉｒモデルおよびペア拡散モデルを説明する図である。図１２に示すようにーつめのＦａｉｒモデルは，解くべき方程式の数が少ないため，計算時間が早く，手軽に扱える利点がある反面，不純物拡散に対する点欠陥の影響を扱っていないため，Ｓｉ／ＳｉＯ２界面での不純物パイルアップを再現できない欠点がある。
【０００９】
二つめのペア拡散モデルは，不純物拡散に対する点欠陥の影響を厳密に扱っているので，高精度にシミュレーションできる利点がある反面，不純物の数が増えれば，解くべき方程式の数も増えるので，計算時間が増大する欠点がある。
【００１０】
三つめの簡易モデルは，計算時間とシミュレーション精度のトレードオフをうまく吸収できる利点があるが，モデルの適用範囲とプロセス依存性をどこまで再現できるかが鍵になる。
【００１１】
簡易モデルには，たとえば特願平１２−０８４７１６の簡易モデルが挙げられる。図１３は，上記簡易モデルを説明する図，図１４は，半導体基板中の不純物パイルアップの横方向分布を表す図，図１５は上記簡易モデルを説明するフローチャートである。
【００１２】
図１３，１４および１５に示すように，まず，Ｓｉ層を複数のセルに分割する。Ｆａｉｒモデルで再現できないＳｉ／ＳｉＯ２界面での不純物パイルアップを，点欠陥に関連した拡散方程式を解かずに，基板領域の不純物量の一部分をＳｉ／ＳｉＯ２界面に移動させてパイルアップを構成する。その不純物移動量は注目している界面位置と基板領域のセルまでの距離の関数とする方法を用いている。
【００１３】
このような拡散モデルを用いて，しきい電圧の逆短チャネル効果をモデリングする場合は，
（１）ペア拡散モデルを用いて不純物分布を計算し，そのまま電気特性を計算する方法
（２）簡易モデルを用いて不純物分布を計算し，そのまま電気特性を計算する方法などがある。
【００１４】
【発明が解決しようとする課題】
しかしながら，上記方法ではいくつかの問題点がある。
１．ペア拡散モデルは計算時間が増大するため，プロセス・デバイス・回路間での感度解析，プロセス最適化，プロセスバラツキ解析，モデルパラメータのキャリブレーションなど複数回のシミュレーションを実行する必要がある場合は，ぺア拡散モデルの利用は困難である。
【００１５】
２．従来の簡易モデルでは，Ｓｉ／ＳｉＯ２界面への不純物移動量計算を界面位置と基板領域のセルまでの距離だけの関数で表現しているため，不純物濃度再分布に対するＳ／Ｄプロセス依存性を再現できない。
【００１６】
３．また，従来の簡易モデルでは，界面での不純物パイルアップの形を先に決めてしまうので，パイルアップの形状に対するプロセス依存性の予測ができない。
という問題点がある。
【００１７】
本発明は，従来の半導体プロセスデバイスモデリング方法が有する上記問題点に鑑みてなされたものであり，
・Ｆａｉｒモデルの枠組みで，Ｓｉ／ＳｉＯ２界面での不純物パイルアップのＳ／Ｄプロセス依存性を再現でき，
・不純物パイルアップの形状を予測でき，
・その不純物プロファイルを利用して，しきい電圧の逆短チャネル効果を再現でき，
・高速計算可能な方法を
提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記課題を解決するため，本発明によれば，ＳｉＯ２層のソース／ドレインプロセス依存性に関するデータを設定する第１工程と，ＳｉＯ２層に接して形成されたＳｉ層のソース／ドレインプロセス依存性に関するデータ及びＳｉ層濃度依存性に関するデータを設定する第２工程と，Ｓｉ層内に複数のセルを設定し，それぞれのセルに含まれる不純物の量を設定する第３工程と，それぞれのセルに含まれる不純物が，他のセルへ移動する単位時間あたりの量を設定する第４工程と，ＳｉＯ２層とＳｉ層との界面付近の前記セルを，不純物パイルアップ部とするデータを設定する第５工程と，Ｓｉ層内に，ソースまたはドレインの位置のデータを設定する第６工程と，第１工程，第２工程，第３工程，第４工程，第５工程，第６工程が全て終了した後，単位時間に各々の前記セルから前記不純物パイルアップ部に移動する前記不純物の移動量を計算して前記不純物を移動させた後，各々の前記セルに対して一本の拡散方程式を解くことで単位時間経過ごとの前記セルに含まれる前記不純物の量を計算し，当該計算を過渡増速拡散持続時間を超えるまで繰り返し行うことによって前記セルに含まれる前記不純物の量を計算する第７工程とを含み，第７工程における，単位時間にそれぞれのセルから不純物パイルアップ部に移動する不純物の移動量は，それぞれのセルから不純物パイルアップ部までの距離（以下距離ｒ１とする）と，それぞれのセルから最も近いソースまたはドレインまでの距離（以下距離ｒ２とする）の関数とする半導体プロセスデバイスモデリング方法が提供される。
【００１９】
ソースまたはドレインの位置のデータは，Ｓｉ層内においてソースまたはドレインが所定の領域に分布するように設定し，距離ｒ２は，それぞれのセルと前記所定の領域との距離とすることができる。
【００２０】
不純物の移動量は，それぞれのセルから不純物パイルアップ部とされたそれぞれのセルを見込む立体角の関数としてもよい。また，第７工程において，一本の拡散方程式を解くに先立って，単位時間ごとに不純物が一部生成または消滅するデータを設定する工程を有する半導体プロセスデバイスモデリング方法でもよい。
【００２１】
第６工程において，ソースまたはドレインはＳｉ層内に複数存在するとし，第７工程において，単位時間にそれぞれのセルから不純物パイルアップ部に移動する不純物の移動量を計算するに先立って，特定のソースの位置のデータまたは特定のドレインの位置のデータを無視するデータを設定する工程を有することもできる。

【００２２】
また，第７工程に先立って行われ，逆短チャネル効果の大きさのデータを表すパラメータ及び前記パラメータに対応する変数を設定し，前記変数に逆短チャネル効果の大きさのデータを格納する第８工程と，第７工程で計算された不純物量（不純物分布）を用いてしきい電圧を計算する第９工程とを有するようにしてもよい。
【００２３】
かかる構成によれば，Ｆａｉｒモデルの枠組みで，Ｓｉ／ＳｉＯ２界面での不純物パイルアップのＳ／Ｄプロセス依存性を再現し，不純物パイルアップの形状を予測でき，さらにその不純物プロファイルを利用して，しきい電圧の逆短チャネル効果を再現できる，高速計算可能な半導体プロセスデバイスモデリング方法が提供できる。
【００２４】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかる半導体プロセスデバイスモデリング方法の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２５】
（第１の実施の形態）
本実施の形態にかかる半導体プロセスデバイスモデリング方法は，Ｓ／Ｄプロセス依存性を再現できない従来の簡易モデルに関して，点欠陥に関連した拡散方程式を解かずに，基板領域の不純物量の一部分をＳｉ／ＳｉＯ２界面に移動させて不純物パイルアップを構成するが，その不純物移動量をパイルアップ位置からの距離ｒ１と，最も近い界面のＳ／Ｄプロファイル位置までの距離ｒ２の関数として決定する方法である。
【００２６】
従来の簡易モデルでは，たとえば，Ｓ／Ｄインプラドーズ量を変更した場合，Ｓｉ層内の各セルからＳｉ／ＳｉＯ２界面への不純物移動量計算に対して，Ｓ／Ｄプロセスに関する情報が反映されていないため，界面での不純物パイルアップに対するＳ／Ｄプロセス依存性が再現できなかった。
【００２７】
図１は，本発明にかかるシミュレーション用コンピュータおよびこれに入力されるデータを示すブロック図，図２は，第１の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。図１に示すように，半導体素子１００は，Ｓｉ／ＳｉＯ２界面１３０をはさんで，上部ＳｉＯ２層１１０上にゲート１１２，下部のＳｉ層１２０にドレイン１２６が形成されている。Ｓ／Ｄプロファイル位置１３２は，インプランテーション等の条件によって変化する。
【００２８】
いま，Ｓｉ層１２０を複数のセルに分割し，界面のセル１２２における不純物パイルアップ量Ｃｉｎｔ（ｘ）を計算することとする（式１）。面積ΔＳ（ｘｉ，ｙｉ）の任意のセル１２４から，元の不純物量Ｃ（ｘｉ，ｙｉ）が移動してセル１２２に不純物量ΔＣ（ｘｉ，ｙｉ）がパイルアップすると考える。図１に示すように，まず，ＳｉＯ２層とＳｉ層のデータをコンピュータに入力する工程が行われる。これらはすなわち，Ｓ／Ｄプロセス依存性およびＳｉ層濃度依存性に関するデータ等である。
【００２９】
不純物移動量ΔＣ（ｘｉ，ｙｉ）をパイルアップ位置からの距離ｒ１と，最も近い界面のＳ／Ｄプロファイル位置１３２からの距離ｒ２の関数として決定することにより，界面１３０に到達する不純物移動量のＳ／Ｄプロセス依存性を再現できる（式２，３および４）。ここで，パラメータＡは，逆短チャネル効果の大きさ，αおよびλ１は，Ｓ／Ｄプロセス依存性，βおよびλ２は，Ｓｉ層濃度依存性に関するパラメータである。一例として，セルの大きさΔＳを１０−４μｍ２，元の不純物量Ｃを１０１７ｃｍ−３，不純物移動量ΔＣを２×１０１６ｃｍ−３（元の不純物量Ｃの２０％）として計算することができる。また，パラメータＡ，Ｓ／Ｄプロセス依存性α，λ１，Ｓｉ濃度依存性に関するパラメータβ，λ２はそれぞれ３．７×１０−３，１．０，２．０μｍ，１．０，０．５μｍとすることができる。
【００３０】
例えば，Ｓ／Ｄインプラドーズ量が増えた場合は，界面のＳ／Ｄ接合位置１３２がチャネル側にシフトするので，チャネル近傍のセルに対して，距離ｒ２は近くなり，界面１３０への不純物移動量が増加し，結果として，界面の不純物パイルアップへのＳ／Ｄプロセス依存性を反映できる。
【００３１】
上記方法により，界面での不純物パイルアップへのＳ／Ｄプロファイル依存性を簡便に取り込むことができ，しかもプロセス条件に対するパイルアップ形状の予測が可能になる。
【００３２】
（第２の実施の形態）
本実施の形態にかかる半導体プロセスデバイスモデリング方法は，第１の実施の形態において，距離ｒ２のＳ／Ｄプロファイル参照位置を，Ｓ／Ｄプロファイルの等濃度線１２７からの距離として決定する方法である。
【００３３】
図３は，第２の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。界面１３０での不純物パイルアップの大きさや形状は，Ｓ／Ｄインプラダメージによって発生した過剰な点欠陥濃度に依存するが，初期点欠陥分布にも影響する。
【００３４】
初期点欠陥分布をＳ／Ｄ形状に見立てて，不純物移動量をパイルアップ位置からの距離ｒ１と，最も近いＳ／Ｄプロファイルの等濃度線１２７からの距離を距離ｒ２とし，その距離ｒ２との関数として決定することにより，界面に到達する不純物移動量のＳ／Ｄプロセス依存性を再現できる。
【００３５】
このような方法によることにより，Ｓ／Ｄのエネルギーやドーズ量によって変化するＳ／Ｄ形状の効果を，界面１３０での不純物パイルアップ計算に反映できる利点がある。
【００３６】
（第３の実施の形態）
本実施の形態にかかる半導体プロセスデバイスモデリング方法は，第１および第２の実施の形態において，基板などＳｉ層内の任意のセル１２２から界面１３０に到達する不純物移動量計算に立体角を考慮する方法である。
【００３７】
図４は，第３の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。Ｓｉ層内の任意のセル１２２から界面１３０に到達する不純物移動量計算において，任意のＳｉ層内のセル１２２から界面のセル１２４までの距離ｒ１が同じであっても，界面のセル１２４と任意のＳｉ層内のセル１２２を結んだ時の断面積が異なれば，界面に到達する不純物移動量も異なるはずである。そこで，Ｓｉ層内の任意のセル１２２から界面に到達する不純物移動量計算に立体角Δθを考慮する。
【００３８】
立体角Δθの計算方法としては，たとえば，以下の方法を用いる。まず，界面セル１２４の界面における辺（ａ），辺（ａ）の２端の１つとセル１２２の代表点を結ぶ辺（ｂ），辺（ａ）の２端のもう一方の点と，セル１２２の代表点を結ぶ辺（ｃ）を計算する。
【００３９】
次に，辺（ａ），（ｂ），（ｃ）を利用して以下の計算式により立体角Δθを計算する。
Δθ＝ＡＴＡＮ（ｒ／（ｐ−ａ））
ｐ＝０．５＊（ａ＋ｂ＋ｃ）
ｒ=ｒ１＾（１／２）
ｒｌ=（ｐ−ａ）＊（ｐ−ｂ）＊（ｐ−ｃ）／ｐ
（※宮本他，”基礎数学ハンドブック，”森北出版，p.１７４，１９９０引用）このΔθを式７に代入し，式１，３，４，および６を用いて不純物パイルアップ量Ｃｉｎｔ（ｘ）を計算する。
【００４０】
本実施の形態にかかる半導体プロセスデバイスモデリング方法によれば，Ｓｉ層内の任意のセルから界面に到達する不純物移動量計算において，立体角を考慮する事により，２つのセル間の位置依存性が界面での不純物パイルアップ形成に反映できる利点がある。
【００４１】
（第４の実施の形態）
本実施の形態にかかる半導体プロセスデバイスモデリング方法は，第１，２および３の実施の形態において，Ｓｉ層内の任意のセルから界面への不純物移動を，拡散方程式の生成および消滅項の利用を併用して行う方法である。
【００４２】
図５は，第４の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。従来の簡易モデルでは，Ｓｉ層内の任意のセル１２２から界面に到達する不純物移動は，点欠陥の拡散が非常に速いので，瞬時にＳｉ層内部から界面に移動することを前提にしている。ただし，実際には，移動途中で不純物の幾らかは，基板に残り，この影響は，低温熱処理になるほど顕在化してくる。
【００４３】
そこで，不純物移動量の幾らかを拡散方程式の不純物生成および消滅項に割り当て，界面のセルに直接加算する方法と併用することにより，移動途中のセル上の不純物に間接的に影響を与えるようにするのが，本実施の形態にかかる半導体プロセスデバイスモデリング方法の特長である。ここで，不純物総量は解析領域で保存されなければならないので，不純物の発生量と消滅量は等しく設定しなければならない。
【００４４】
図５に示すように，Ｓｉ層内の任意のセルで不純物量の幾らかを消滅させ（−ΔＣ＊），界面のセル上で生成（＋ΔC＊）させる。これらの影響は矢印で示すような不純物ＦＬＡＸ（Ｊ）の流れを通じて各セルへ間接的に影響を与える。一例として，−ΔC＊を２×１０１６ｃｍ−３，＋ΔC＊を２×１０１６ｃｍ−３として計算することができる。
【００４５】
本実施の形態にかかる半導体プロセスデバイスモデリング方法によれば，Ｓｉ層内の各セルから界面へ移動する不純物量の幾らかが，移動途中で残る効果を間接的に取り入れる事ができ，これらの効果が顕在化する低温熱処理にも適用範囲を広げられる利点がある。
【００４６】
（第５の実施の形態）
本実施の形態にかかる半導体プロセスデバイスモデリング方法においては，第１および２の実施の形態において，Ｓ／Ｄ領域や孤立した同種の不純物で形成された領域が複数存在する場合の例外処理で，対象とするインプラで形成された領域と，それ以前に既に形成された領域を切り分ける方法としてマスクを利用する方法である。
【００４７】
図６は，第５の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図，図７は，第５の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明するフローチャートである。
【００４８】
図６に示すように，界面への不純物移動量計算で扱うＳｉ層内の各セルからＳ／Ｄ領域位置までの距離ｒ２において，界面での不純物パイルアップに寄与するインプラ領域以外にも，それ以前に既に形成されている同種の不純物で形成される孤立領域５３２等が存在する半導体素子５００の場合には，マスク５０５を利用して，検索対象から外す。ただし，ここで言うＳ／Ｄ領域とは，インプラによって過剰な点欠陥が発生する領域を差し，必ずしもＳ／Ｄ領域を意図しない。
【００４９】
図６の例では，まず，マスク指定した範囲を除いた解析領域内で，孤立した同種の不純物で形成されるインプラ領域を検索し，たとえば，セル５２２は最も近い領域５３０を参照し，セル５２４は最も近い領域５２８を参照する。セル５２６は最も近い領域５３２がマスク５０５指定範囲で検索対象外なので，領域５２８が参照される。
【００５０】
図７に示すように，上記方法に基づき，まず，マスク指定範囲外の解析領域で，孤立インプラ領域を検索し（ステップ６０１），例えばセル５２２，５２４および５２６など各セルから，界面への不純物移動量を計算および移動させる（ステップ６０２）。
【００５１】
続いてＦａｉｒモデルによる拡散方程式を解き（ステップ６０３），熱処理時間が，時間ｔＴＥＤ（過渡増速拡散持続時間）を超えない場合は（ステップ６０４），ステップ６０１に戻り，超えた場合は通常の拡散処理に進む。
【００５２】
本実施の形態にかかる半導体プロセスデバイスモデリング方法によれば，通常，ソフトウェアに既に搭載されているマスク指定機能を利用することにより，少ない開発コストで，対象とするインプラで形成された領域と，それ以外の領域の切り分けを容易にできる利点がある。
【００５３】
（第６の実施の形態）
本実施の形態にかかる半導体プロセスデバイスモデリング方法は，第1から第５の実施の形態において構成された不純物プロファイルを用いて，しきい電圧の逆短チャネル効果のモデリングに利用する方法である。
【００５４】
一般に，しきい電圧の逆短チャネル効果のプロセス依存性を再現するために，各プロセスに対応したパラメータを導入する。界面への不純物移動量を計算する際の，Ｓｉ層内の任意のセルから界面セルまでの距離ｒ１とＳ／Ｄ領域までの距離ｒ２に関連したλ１とλ２を，点欠陥の拡散長の関数としてそれぞれ次式として表す。
【００５５】
λ１=α×（Ｄｉ×ｔＴＥＤ）  （式8）
λ２=β×（Ｄｉ×ｔＴＥＤ）  （式９）
ここで，αとβはパラメータであり，αはＳ／Ｄプロセス依存性を表すパラメータに相当し，Ｓ／Ｄ形成におけるプロセス依存性を吸収する。βはＳｉ層濃度依存性を表すパラメータに相当し，しきい電圧制御インプラ条件の依存性などのプロセス依存性を吸収する。また，しきい電圧の逆短チャネル効果の大きさを調節するパラメータＡを導入する。
【００５６】
このようにプロセス条件に対応したパラメータを導入することにより，しきい電圧の逆短チャネル効果のプロセス条件依存性を再現でき，少ない計算コストで，実測値との合わせ込みが容易になる。
【００５７】
図８は，上記計算方法により，しきい電圧のゲート長依存性をシミュレーションした結果を，実測値とともに示したものである。ここでは，3つのプロセス条件Ｎｏ．１，２，３についての特性曲線が示されているが，いずれも実測値に極めて近似した結果が得られている。
【００５８】
以上，添付図面を参照しながら本発明にかかる半導体プロセスデバイスモデリング方法の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００５９】
例えば，本発明にかかる半導体プロセスデバイスモデリング方法は，ＳＯＩプロセスによって製造されるものでもよい。この場合は，ゲート酸化膜とＢＯＸ層に挟まれるＳｉ層と，基板であるＳｉ層が存在することになる。
【００６０】
それらのＳｉ層のうち，基板であるＳｉ層は熱処理による不純物パイルアップが発生しない。これは，不純物パイルアップが，外気（ガスおよび空気）と，各層の位置関係によって決まるためである。よってこの場合には，ゲート酸化膜およびＢＯＸ層と，それらに挟まれるＳｉ層との2つの界面について，選択的にパラメータを調節することで，本発明の方法を適用できる。
【００６１】
また，プロセス条件を入力して電気特性を出力するまでのシミュレーションする部分を装置として置き換えることも可能である。
【００６２】
【発明の効果】
以上説明したように，本発明によれば，Ｆａｉｒモデルの枠組みで，Ｓｉ／ＳｉＯ２界面での不純物パイルアップのＳ／Ｄプロセス依存性および不純物パイルアップの形状を再現でき，その不純物プロファイルを利用して，しきい電圧の逆短チャネル効果を再現できる高速計算可能な半導体プロセスデバイスモデリング方法を提供できる。
【図面の簡単な説明】
【図１】シミュレーション用コンピュータおよびこれに入力されるデータを示すブロック図である。
【図２】第１の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。
【図３】第２の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。
【図４】第３の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。
【図５】第４の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。
【図６】第５の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。
【図７】第５の実施の形態にかかる半導体プロセスデバイスモデリング方法の工程を説明するフローチャートである。
【図８】第６の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。
【図９】不純物拡散のメカニズムを説明する図である。
【図１０】チャネル長手方向距離と不純物濃度との関係を示す特性曲線図である。
【図１１】ゲート長としきい電圧との関係を示す特性曲線図である。
【図１２】従来の2種類の不純物拡散モデルの説明図である。
【図１３】従来の簡易モデルの説明図である。
【図１４】Ｓｉ／ＳｉＯ２界面におけるパイルアップ量の分布を示す図である。
【図１５】従来の簡易モデルにおける半導体プロセスデバイスモデリング方法の工程を示すフローチャートである。
【符号の説明】
１００  半導体素子
１１２  ゲート
１２０  Ｓｉ層
１２２  界面のセル
１２４  任意のセル
１２６  ドレイン
１３０  Ｓｉ／ＳｉＯ２界面
１３２  Ｓ／Ｄプロファイル位置
Ｃｉｎｔ  不純物パイルアップ量
ΔＣ（ｘｉ，ｙｊ）  不純物移動量
ΔＳ（ｘｉ，ｙｊ）  セルの面積
Ｃ（ｘｉ，ｙｊ）  不純物濃度
【図１】
0004991062.tif 000002
【図２】
0004991062.tif 000003
【図３】
0004991062.tif 000004
【図４】
0004991062.tif 000005
【図５】
0004991062.tif 000006
【図６】
0004991062.tif 000007
【図７】
0004991062.tif 000008
【図８】
0004991062.tif 000009
【図９】
0004991062.tif 000010
【図１０】
0004991062.tif 000011
【図１１】
0004991062.tif 000012
【図１２】
0004991062.tif 000013
【図１３】
0004991062.tif 000014
【図１４】
0004991062.tif 000015
【図１５】
0004991062.tif 000016