(57)【特許請求の範囲】
【請求項１】
集積回路中にキャパシタを形成する方法であって、半球形粒子（ＨＳＧ）形態を有するテクスチャ加工されたシリコン層を含む、ボトム電極を構築すること；およびテクスチャ加工されたシリコン層上、又は当該シリコン層上に形成された他の誘電体層上に、１０を越える誘電率を有する誘電体層を堆積すること、を包含し、ここで、堆積は、第１反応物種への暴露により、テクスチャ加工されたシリコン層上、又は当該シリコン層上に形成された他の誘電体層上に、第１材料の１以下の単層を形成すること；第２材料の１以下の単層を残すために、第２反応物種を第１材料と反応させること；および第３材料の１以下の単層を残すために、第２材料を第３反応物種へ暴露すること、を包含し、当該誘電体層は２つの異なる金属及び酸素を含む、方法。
【請求項２】
１以下の単層を形成することが第１反応物種を含み且つ第２反応物種を含まない第１成分を供給することを包含し、反応させることが第２反応物種を含み且つ第１反応物種を含まない第２成分を供給することを包含し、暴露することが第３反応物種を含み且つ第２反応物種を含まない第３成分を供給することを包含する、請求項１に記載の方法。
【請求項３】
第１成分を供給すること、第２成分を供給すること、および第３成分を供給することを、誘電体層が１０Å〜２００Åの厚さを有するように形成するまで交互に繰返すことを更に包含する、請求項２に記載の方法。
【請求項４】
第１成分を供給すること、第２成分を供給すること、および第３成分を供給することを交互に繰返しながら、キャリアガスを供給することを更に包含する、請求項２に記載の方法。
【請求項５】
第１成分を供給することと第２成分を供給することとの間、および第２成分を供給することと第３成分を供給することとの間に、キャリアガスが反応物をパージする、請求項４に記載の方法。
【請求項６】
第１成分を供給することが終結され、第２成分を供給する前に反応チャンバーが２倍を越えるチャンバー体積のパージガスを用いてパージされる、請求項５に記載の方法。
【請求項７】
誘電体層が金属、シリコンおよび酸素を含む、請求項１に記載の方法。
【請求項８】
誘電体層が２０と等しいか又はそれを越える誘電率を有する、請求項１に記載の方法。
【請求項９】
第１材料が自己終結式（ｓｅｌｆ−ｔｅｒｍｉｎａｔｅｄ）である、請求項１に記載の方法。
【請求項１０】
第１材料がハロゲン化物リガンドで終結（ｔｅｒｍｉｎａｔｅｄ）される、請求項９に記載の方法。
【請求項１１】
集積回路中にキャパシタを形成する方法であって、半球形粒子（ＨＳＧ）形態を有するテクスチャ加工されたシリコン層を含む、ボトム電極を構築すること；およびテクスチャ加工されたシリコン層上に直接に１０を越える誘電率を有する誘電体層を堆積すること、を包含し、ここで、堆積は、第１反応物種への暴露により、テクスチャ加工されたシリコン層上に、ハロゲン配位子（ｈａｌｉｄｅ  ｌｉｇａｎｄｓ）により自己終結される第１材料の１以下の単層を形成すること；および
第２材料の１以下の単層を残すために、第２反応物種を第１材料と反応させること、を包含し、ここで前記第１反応物種がハロゲン化ジルコニウムを含み、第２反応物種が酸素含有源ガス（ｓｏｕｒｃｅ  ｇａｓ）を含む、方法。
【請求項１２】
第１材料が有機リガンドで終結（ｔｅｒｍｉｎａｔｅｄ）される、請求項９に記載の方法。
【請求項１３】
集積回路中にキャパシタを形成する方法であって、半球形粒子（ＨＳＧ）形態を有するテクスチャ加工されたシリコン層を含む、ボトム電極を構築すること；およびテクスチャ加工されたシリコン層上に直接に１０を越える誘電率を有する誘電体層を堆積すること、を包含し、ここで、堆積は、第１反応物種への暴露により、テクスチャ加工されたシリコン層上に、ハロゲン配位子（ｈａｌｉｄｅ  ｌｉｇａｎｄｓ）により自己終結される第１材料の１以下の単層を形成すること；および
第２材料の１以下の単層を残すために、第２反応物種を第１材料と反応させること、を包含し、ここで前記第１材料がエトキシド終結タンタルを含み、第２反応物種が酸素含有源ガスを含む、方法。
【請求項１４】
前記第１材料の１以下の単層を形成する前に、テクスチャ加工されたシリコン表面上に直接、前記他の誘電体層であるバリヤー層を形成することを包含する、請求項１に記載の方法。
【請求項１５】
バリヤー層の形成がテクスチャ加工されたシリコン表面を窒素化することを包含する、請求項１４に記載の方法。
【請求項１６】
バリヤー層の形成が、テクスチャ加工されたシリコン表面を酸化して酸化ケイ素（ｓｉｌｉｃｏｎｅ  ｏｘｉｄｅ）を形成すること、および酸化ケイ素を窒素化することを包含する、請求項１４に記載の方法。
【請求項１７】
ボトム電極が三次元折り畳み構造に適合（ｃｏｎｆｏｒｍ）する、請求項１に記載の方法。
【請求項１８】
ボトム電極が半導体基板内でトレンチに適合（ｃｏｎｆｏｒｍ）する、請求項１７に記載の方法。
【請求項１９】
三次元折り畳み形状が半導体基板上に形成される、請求項１７に記載の方法。
【請求項２０】
三次元形状が内部容積を規定する、請求項１９に記載の方法。
【請求項２１】
三次元形状がシリンダーに適合する、請求項２０に記載の方法。
【請求項２２】
誘電体層上に導電層を堆積することを更に包含し、ここで、導電層を堆積することは、第４反応物種にさらすことによって、誘電体層上に第４材料の１以下の単層を形成すること、第５反応物種を第４材料と反応させて、第５材料の１以下の単層を残すこと、を包含する、請求項１に記載の方法。
【請求項２３】
第４反応物種が金属複合体を含み、第５反応物種が窒素含有源ガスを含み、導電層が金属窒化物を含む、請求項２２に記載の方法。
【請求項２４】
２０以上の誘電率を有する誘電体層を、集積回路中のテクスチャ加工された半球形粒子（ＨＳＧ）形態を有するシリコンボトム電極上に直接に形成する方法であって、金属含有種の１以下の単層を、テクスチャ加工されたシリコンボトム電極上で直接に自己制限型（ｓｅｌｆ−ｌｉｍｉｔｅｄ）反応中で形成すること；および酸素含有種を単層と反応させること、を包含する、方法。
【請求項２５】
自己制限型反応がハロゲン終結式金属フィルムを形成することを包含する、請求項２４に記載の方法。
【請求項２６】
酸素含有種を反応させることがリガンド交換反応を含む、請求項２５に記載の方法。
【請求項２７】
１以下の単層を形成すること、および少なくとも１０回酸素含有種を反応させることを、誘電体層が所望の厚さを有するまで繰返すことを更に包含する、請求項２４に記載の方法。
【請求項２８】
集積回路中のキャパシタ構造であって、マクロ構造の三次元折り畳み形状に適合し、テクスチャ加工されたシリコン表面を有するボトム電極；及び、金属ケイ酸塩を含み且つ１０を越える誘電率を有するＡＬＤ堆積されたキャパシタ誘電体であって、該キャパシタ誘電体は前記テクスチャ加工されたシリコン表面、又は当該シリコン表面上に形成された他の誘電体層に適合し、直に隣接しており、該キャパシタ誘電体はＸの最大厚を有し、ここでＸは１００Å未満の単一数値（ｓｉｎｇｌｅ  ｎｕｍｅｒｉｃａｌ  ｖａｌｕｅ）であり、前記ボトム電極上の全ての点において前記キャパシタ誘電体が少なくともＸの０．９５倍の最小厚を有し、ここで該キャパシタ誘電体は遷移金属を含有する化合物を含む、キャパシタ構造。
【請求項２９】
キャパシタ誘電体に適合する上部電極（ｔｏｐ  ｅｌｅｃｔｒｏｄｅ）を更に含み、該上部電極が、テクスチャ加工された表面全体上でキャパシタ誘電体と連続的に接触する、請求項２８に記載の構造。
【請求項３０】
上部電極が、テクスチャ加工された表面全体上でキャパシタ誘電体と連続的に接触する導電バリヤー層と、導電バリヤー層上に形成されたより導電性の材料を含む、請求項２９に記載の構造。
【請求項３１】
上部電極が、テクスチャ加工された表面全体にわたりキャパシタ誘電体と連続的に接触する元素金属層を含む、請求項２９に記載の構造。
【請求項３２】
キャパシタ誘電体がさらに金属酸化物を含む、請求項２８に記載の構造。
【請求項３３】
金属酸化物が酸化アルミニウムを含む、請求項３２に記載の構造。
【請求項３４】
金属酸化物が遷移金属の酸化物を含む、請求項３２に記載の構造。
【請求項３５】
前記他の誘電体層として、テクスチャ加工されたシリコン層とキャパシタ誘電体との間に形成されるコンフォーマルバリヤー層を含む、請求項３４に記載の構造。
【請求項３６】
金属酸化物層がＩＶ族遷移金属の酸化物を含む、請求項３４に記載の構造。
【請求項３７】
キャパシタ誘電体が２５Å〜１００Åの厚さを有する、請求項２８に記載の構造。
【請求項３８】
ボトム電極上の全ての点においてキャパシタ誘電体が少なくともＸの０．９８倍の最小厚を有する、請求項２８に記載の構造。
【請求項３９】
複数のメモリーセルを有する集積回路であって、各メモリーセルは、半球状粒子形態に適合する表面を有する第１電極；第１電極に隣接し半球状粒子形態に適合するＡＬＤ堆積されたキャパシタ誘電体層、キャパシタ誘電体は酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ニオブ、酸化ハフニウム、酸化ケイ素および混合物およびそれらのコンパウンドからなる群から選択される材料を含み且つ１０を越える誘電率を有する；および半球状粒子形態に隣接しそれに適合する第２電極、該第２電極は誘電体層に直に隣接するＡＬＤ堆積層を含み、ここで前記キャパシタ誘電体層が第１電極上の全ての点においてＸの最大厚を有し、かつ第１電極上のどの点においても前記キャパシタ誘電体がＸの０．９５倍より小さい厚さを有さない、集積回路。
【請求項４０】
キャパシタ誘電体層が１０Å〜２００Åの厚を有する、請求項３９に記載の集積回路。
【請求項４１】
キャパシタ誘電体層が複数の下部層（ｓｕｂｌａｙｅｒ）を更に含む、請求項３９に記載の集積回路。
【請求項４２】
下部層が、他の金属酸化物の下部層と交互にする第１金属酸化物の複数の下部層を含む、請求項４１に記載の集積回路。
【請求項４３】
半球状粒子シリコン表面上に２０以上の誘電率を有するキャパシタ誘電体を形成する方法であって、第１フェーズにおいて、半球状粒子シリコン表面をリガンド終結式金属複合体の１以下の単層で直接コーティングすること；第１フェーズと異なる第２フェーズにおいて、リガンド終結式金属のリガンドを酸素で置き換えること；および第１および第２フェーズを少なくとも１０サイクル繰返すこと、を包含する、方法。
【請求項４４】
各サイクルが第３フェーズを含み、第３フェーズが第２フェーズの後に第２リガンド終結式金属の１以下の単層を吸着することを包含する、請求項４３に記載の方法。
【請求項４５】
各サイクルがさらに第４フェーズを含み、第４フェーズが第２リガンド終結式金属のリガンドを酸素で置き換えることを包含する、請求項４４に記載の方法。
【請求項４６】
第１フェーズが、第１酸素含有種をパルスすることを包含する、請求項４５に記載の方法。
【請求項４７】
第４フェーズが、第１酸素含有種とは異なる第２酸素含有種をパルスすることを包含する、請求項４６に記載の方法。
【請求項４８】
集積回路中に高い表面積を有するキャパシタを形成する方法であって、ボトム電極を三次元折り畳み形状に形成すること；三次元折り畳み形状上に半球形粒子シリコン層を重ねること；および少なくとも３つの交互の自己終結式成分を周期的に供給することによりテクスチャ加工形態上に直接に、シリコン、酸素及び金属を含み、且つ１０を越える誘電率を有する誘電体層をコンフォーマルに堆積することを包含する、サイクルごとに１以下の単層を形成する方法。
【請求項４９】
集積回路中にキャパシタを形成する方法であって、半球形粒子（ＨＳＧ）形態を有するテクスチャ加工されたシリコン層を含む、ボトム電極を構築すること；およびテクスチャ加工されたシリコン層上に直接に、酸化タンタル、酸化チタン、酸化ジルコニウム、酸化ニオブ、酸化ハフニウムならびにその混合物およびコンパウンドからなる群より選択され、且つ１０を越える誘電率を有する誘電体層を堆積すること、を包含し、ここで、堆積は、第１反応物種への暴露により、テクスチャ加工されたシリコン層上に第１材料の１以下の単層を形成すること；および第２材料の１以下の単層を残すために、第２反応物種を第１材料と反応させることを含む、方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般にテクスチャ加工されたボトム電極上に薄膜を形成すること、並びに、より詳しくは、高誘電率誘電体及び上部電極材料に、半球状粒子(hemispherical grain)(HSG)シリコンを含むメモリーセルボトム電極上のほぼ完璧なコンフォーマリティ(conformality)を提供することに関する。
【０００２】
【従来の技術及びその課題】
集積回路を加工する時、絶縁材料、導体材料及び半導体材料の層は、一層ずつ堆積され、パターン化されて、所望の回路を作り上げる。多くのタイプの回路はキャパシタを組み込み、そのキャパシタはそれぞれ二つのプレート又は電極にはさまれた誘電体層を含む。ダイナミックランダムアクセスメモリ(DRAM)のようなメモリーチップは特に、メモリーセルに電荷を蓄えるためにキャパシタを使う。それぞれのメモリー用セルはデータ1ビットを表すことができ、そこでキャパシタは論理的な状態を表すために充電されたり放電されたりする。
【０００３】
半導体産業における一般的な傾向に従って、集積回路は、より速いプロセッシングスピード及びより低い電力消費を追及して、だんだん縮小してきている。メモリーチップのパッキング密度が増加し続けるにつれて、より密になったメモリーセル中のそれぞれのキャパシタは、過剰なリフレッシュサイクリングなしにメモリーセルの信頼できる作動を確実にするために、ある最小限電荷蓄積を、まだ維持しなければならない。回路デザインの進歩的生成で、キャパシタデザインは、それぞれのセルに割り当てられたチップ（又はフットプリント）の収縮する面積に対して、よりいっそう高い蓄積された電荷を達成することはこのように重要である。それゆえ技術は、所定のフットプリント割り当てに対するセルキャパシタの総電荷容量を増加させるために、開発されてきた。
【０００４】
キャパシタ上に蓄えられた電荷量は静電容量、C = kk0A/d、に比例しており、ここでkは2つの電極間のキャパシタ誘電体の誘電率；k0は真空誘電率；Aは電極表面積；及びdは電極間の間隔であり、また電極間誘電体の厚さも表している。早期の技術はスタック型キャパシタ又はトレンチキャパシタのために折りたたみの構造を作ることで、電極の有効な表面積を増加させることに焦点を当てていた。トレンチキャパシタは、そこでトランジスタが一般に形成されている半導体基板内で形成される一方、スタック型キャパシタはトランジスタ上で形成される。その様な構造は、導電性電極及びキャパシタ誘電体が適合する3次元の形を作ることで、利用可能なチップ面積をよりよく利用する。
【０００５】
図1は、半導体基板12上の典型的なスタック型キャパシタに組み込んでいるメモリーセル10を例示している。例示されたキャパシタデザインは該産業で、“スタッド(stud)”キャパシタとして知られている。トランジスタが最初に形成され、基板12上に形成されたゲートスタック14、及び基板12中に多量にドープされた活性領域16を含む。コンタクト18は、トランジスタ上にある絶縁層20を通って伸びている。このコンタクト18は、キャパシタ11の、絶縁層20上に形成される下部(lower)または記憶電極22を電気的に接続している。そのスタッド形は、下部(lower)電極22が上に形成される基板のフットプリントに比べ、下部電極22のためのより広い表面積を与えている。薄いキャパシタ誘電体層24は下部またはボトム電極22をコートし、より上のまたは上部電極26はキャパシタ誘電体24上に形成される。
【０００６】
図2は、例えば、異なるスタック型キャパシタデザインを有するメモリーセル10aを例示し、ここで類似の部分は類似の参照数字により参照される。図2中のように、キャパシタ11aは基板12上に示されており、絶縁層20で覆われたトランジスターを含む。しかしながら、キャパシタ11aは一般に円筒形に適合する。特に、コンタクト18によって、下にあるトランジスターに電気的に接続する、下部またはボトム電極22aは、円筒形に合い、それが上に形成される基板のフットプリントに比べ、より広い表面積を与えている。示されているように、露出した内側及び外側両方の表面で、ボトム電極22aは、図1中のスタッドキャパシタ11の対応するボトム電極22より、いっそう広い有効表面積を有する。薄いキャパシタ誘電体層24aはボトム電極22aをコートし、上部電極26aはキャパシタ誘電体24a上に形成される。“クラウン(crown)”構造は、例示されている図2の円筒形キャパシタ11aに似ているが、さらに複数の同心円筒を含む。他のスタック型キャパシタデザインはマッシュルームの形、ひれを持った構造、ピン及び半導体基板の上に形成される様々な他の複雑な構造に似ている。
【０００７】
図3は、図1及び図2のスタック型キャパシタと対照的に、大部分は半導体基板32内に形成された、典型的なトレンチキャパシタ31を組み込んだメモリーセル30を例示している。以前の図のスタック型キャパシタと同様に、トランジスターは基板32上のゲートスタック34、及び基板32内の多量にドープされた活性領域36を含む。ドレイン領域（活性領域36の1つ）は、キャパシタ31の下部または記憶電極42に電気的に接続されている。ドーピング、又は他の半導体基板32中のトレンチの壁を導電性にすることが、この下部電極42を形成する。トレンチの壁に適合することで、それが中に形成される基板32のフットプリントに比べて、より広い表面積がより低い電極42に提供される。薄いキャパシタ誘電体層44はボトム電極42をコートし、上部または照合電極46はキャパシタ誘電体44上に形成される。
【０００８】
しかしながら、メモリーセルの静電容量を増加させるためのその様な構造だけに頼ることは、メモリーチップ集積デザインの進歩的な生成で、非実用的となる。スタッドキャパシタの表面積は、理論上、単にボトム電極の高さを増すことによって無限に増加されることができる。同様に、トレンチキャパシタの深さは、ほぼ、それが中で形成される基板の厚さまで増加されることができる。運悪く、集積回路における形の高さ又は深さには制限がある。該技術で公知のように、従来の堆積技術を使用する高度なステップで、適合するように形をコートし、皺をつけ又は塗り込むことは困難であり得る。さらに、チップ上の増加したトポグラフィーは後のフォトリソグラフィープロセスの分解能に悪影響し得る。
【０００９】
それゆえ、セルキャパシタの高さ又は深さだけに頼るよりむしろ、テクスチャ加工された表面又は粗表面を下部電極のマクロ構造折り畳み(fold)に提供することで、キャパシタ電極の表面積をさらに増加させるために、マイクロ構造が加えられ得る。例えばHanらに発行された、U. S. Patent No. 3,405,801で開示されているように、多結晶導電性材料は、例えば、好ましくは粒界に沿ってエッチングすることで、粗面にすることができる。もう1つの方法として、Hirotaらに発行されたU. S. Patent No. 5,372,962は、ポリシリコン層に穴をあけるための様々な選択的エッチプロセスを記載している。
【００１０】
電極テクスチャリング技術のもう1つの種類は、半球状粒子(HSG)シリコンの形成に関する。堆積したポリシリコンは選択的に核形成部位上に成長する直接堆積、及び、熱エネルギーがシリコン原子を表面あたりで移動させ、核形成部位あたりで団塊状に凝集させる、アモルファスシリコンの再分配アニール化を含む、HSGシリコンを形成するためのいくつかの方法が知られている。図1及び図2は、基礎スタッドつまり円筒形配置上に形成されたHSGシリコンマイクロ構造28、28aを含む、下部電極22、22aを示し、それによって有効な電極表面積を増加させている。同様に、図3のボトム電極42は、さらに電極表面積を増加させる、基礎トレンチ配置上のHSGシリコン層48を含む。
【００１１】
テクスチャ加工されたボトム電極の増加した表面積の利点を完全に実現するために、キャパシタ誘電体層はボトム電極の表面に密に適合すべきである。誘電体厚さ（上述の静電容量式の“d”）は、静電容量を最大にするために、最小にされるべきである一方、あまりにも薄いキャパシタ誘電体は、キャパシタ電極の両端の漏電電流のリスクがある。漏電電流は誘電体中のピンホール、及び量子トンネル効果(quantum tunneling effect)の結果として起こり得、その現象両方とも、より薄い誘電体でより起こりやすい。薄いキャパシタ誘電体層はこのように低い絶縁破壊電圧により特徴付けられ、絶縁破壊漏電が起こる前にボトム電極上に蓄えられ得る電荷を制限する。従って、キャパシタ誘電体層は、選択される誘電体材料に依存した、絶縁破壊を避けるために必要なある最小限の厚さによって特徴付けられ得る。
【００１２】
図4を参照して、HSGシリコン層50の拡大図が描かれている。層50は、導電性基板54上の、導電的にドープされた多結晶シリコン（ポリシリコン、又は単にポリ）の半球状粒子52を含む。粒子52は約50Å〜約750Åの範囲の粒子サイズを有する。CVDにより堆積された誘電体層56は、HSG層50上に示されている。図示された誘電体は、酸化ケイ素(SiO2)及び/又は窒化ケイ素(Si3N4)のような従来の誘電体材料を含み、それらはよく理解されており、容易に従来の加工プロセスフローに組み込まれる。例えば、これらの材料のCVDプロセスは、よく開発されている。
【００１３】
示されているように、CVDによって堆積された誘電体層56は、HSGシリコン層50の表面上に比較的適合している。しかしながら、従来のCVDプロセスは、様々な要因のため、HSGシリコンのような高い表面積テクスチャ上に、完全に適合した誘電体を製造することはできない。CVDは本来、加工物のトポグラフィーの異なるポイントにおいて、異なる速度で堆積する結果となる。加工物中、特に300-mmウェーハのような大きな加工物中の温度の不均一性は、CVD層の厚さ均一性に強く影響することができる。リアクターデザイン、ガスフロー力学及び枯渇効果(depletion effect)による反応物濃度におけるバリエーションは、同様に、大きい加工物中の厚さの均一性に影響する。これら及び他の問題により、成長速度及び適合は、従来のCVDを使用して、きっちりと正確にコントロールされることはできない。
【００１４】
加工物にわたるバリエーションに依存せず、不均一性はまた結果として、でこぼこの表面上のマイクロレベルになる。特に、互いに接近し又は交差する隣接粒子52間のネック領域60で、誘電体層は隣接する粒子52を橋架けし、粒子の上面61上より、より大きい誘電体厚さを効率良く作り出す。いくつかの場合において、凹角の側面62が、開花している又はマッシュルーム形の粒子52間にできる。そのような構造のネック領域60上の誘電体のCVDは、誘電体がピンチオフする間、粒子52間のネック領域を完全に満たすか、又は粒子52間の空洞64を残すかのどちらかである。どちらの場合も、上部電極は粒子52の表面に適合することはできず、その結果、粒子52のより低い部分は事実上失われ、静電容量に貢献しない。
【００１５】
もし誘電体56が、HSGシリコン粒子間のネック領域60に最小限の厚さに堆積されるなら、トップ表面上の誘電体はあまりにも薄く、漏電及びその結果としてのデータエラーにつながり得る。従って、誘電体56は、粒子52の上面61上の漏電を避けるために必要とされる最小限の厚さに堆積されなければならない。粒子52のネック領域60にある誘電体56は、この様に、静電容量の減少につながる理論的に必要なのよりも厚い。もう1つの観点から、ネック領域60に渡る誘電体橋架け(bridging)は、HSG粒子52のより低い部分からの表面積の事実上のロスになり、その結果、HSGシリコンの完全な利点は実現されていない。
【００１６】
部分的に、電極表面積増加により高められる静電容量におけるそのような制限により、より最近の注目は、その代わりに、キャパシタ誘電体の誘電率(k)を増加させる方法に焦点が当てられている。多くの努力が、より高いk値を有する新しい誘電体材料を組み込む事に向けられている。高k材料は酸化アルミニウム(Al2O3)、酸化タンタル(Ta2O5)、バリウムストロンチウムチタネート(BST)、ストロンチウムチタネート(ST)、バリウムチタネート(BT)、鉛ジルコニウムチタネート(PZT)、及びストロンチウムビスマスタンタレート(SBT)を含む。これらの材料は、従来の誘電体(例えば、酸化及び窒化ケイ素)よりもかなり高い、効果的な誘電率により特徴付けられる。二酸化ケイ素に対してkは3.9である一方、これらの新しい材料の誘電率はおよそ10(酸化アルミニウム)から300(BST)を範囲にとることができ、いくつかはさらに高い(600〜800)。そのような材料を使用することで、セル静電容量/フットプリントをずっと大きく増加させることができる。
【００１７】
さらに、キャパシタ誘電体のk値を劇的に増加させると、所定の記憶電荷要件のための、より小さい及びより単純なキャパシタデザインを使用することができる。セルキャパシタの表面積を減らすニーズは、将来の回路デザインに対して、集積プロセスを単純化し、より大きいパッキング密度を可能にできる。
【００１８】
しかしながら、高k材料を従来のプロセスフローに組み込むことは、困難であることが分かっている。Ta2O5、BST及び他の“変わった”材料のようないくつかの材料は、非常に酸化性、高温堆積及び堆積後アニール化条件に関係する傾向があり、伝統的な電極材料の酸化、及び、より低い回路素子への酸素の拡散さえも起こってしまう。ZrO2及びTiO2のような他の材料は、プロセス条件の多様性に依存した、非常に一貫性のない特性を有する。
【００１９】
従って、組み込まれたメモリーセルの記憶静電容量を増加させる、より効果的な方法への需要がある。
【００２０】
【課題を解決するための手段】
発明の要約
この必要性を満たすため、本明細書では、テクスチャ加工されたボトム電極表面上に誘電体および上部電極材料を堆積する方法が提供される。有利には、該方法は、高いコンフォーマリティ(conformality)を達成し、その結果、ライニング層に必要な最小要求厚が全表面上で形成されることを必要とする。該方法は、シリコン電極を維持するのに好ましい条件下で、半球状粒子(HSG)シリコン上に高い誘電率(高k)材料の堆積を可能にする。
【００２１】
一般に、該方法は、反応物フェーズを交互に行なうサイクルを含み、そこでは、各フェーズは、自己制限的(self-limiting)効果を有する。約10超の誘電率を有する金属酸化物および三元材料が、リガンド交換反応により、自己終結式金属またはシリコン複合体単層を交互に吸着することによって、形成され得る。吸着された金属またはシリコン複合体上に存在するリガンドは、続いて、酸素含有種の存在によって除去され、ハロゲン化物または有機単層の代わりにOH基および酸素架橋を残す。本明細書では、単純な二元金属酸化物、金属シリケートのような三元材料および異なる組成の交互の超薄型誘電体層を交互に含むナノラミネートに関する例を示す。
【００２２】
有利には、該方法は、HSGシリコン上に均一に厚い誘電体層を、望ましくは、そのように形成されるキャパシタ誘電体による漏れ電流を誘発することなく、できるだけ薄く形成することを可能にする。さらに、該方法は、高k材料と高い表面積のテクスチャ加工された電極の組合せを容易にする。こうして、静電容量は最大にされ、セル信頼度の損失なしに、臨界次元の更なるスケーリングを容易にする。
【００２３】
類似の交互成分は、好ましくは、コンフォーマルな(conformal)誘電体層上に上部電極材料を形成するために使用される。本明細書には、金属窒化物バリヤーならびに元素金属層の例が示される。好ましい方法による薄いコンフォーマルな導電層の形成に続いて、減少したコンフォーマリティを有する慣用されている堆積が、静電容量を犠牲にすることなく、上部電極の所望の厚さを完全にし得る。好ましい方法により形成されたコンフォーマルなキャパシタ誘電体および上部電極は、こうして、テクスチャ加工されたボトム電極によって生じる増大した表面積の利点を十分に利用可能にする。
【００２４】
【発明の実施の形態】
特定の好ましい材料に関連して記載するけれども、本明細書の開示に照らして記載された方法および構造は、凹凸表面上のキャパシタ誘電体に関して好適な様々な他の材料に適用されることが理解される。さらに、メモリーセル記憶キャパシタ(memory cell storage capacitors)に関して例示すると同時に、当業者は、電気的消去書込み可能な読み出し専用メモリー(EEPROM)デバイスのフローティングゲート電極のような他の粗面電極への、記載された方法の適用が容易に認識される。
【００２５】
先の従来の技術の項で議論されたように、慣用されている化学気相成長法(CVD)によるキャパシタ電極、および詳しくは半球状粒子(HSG)シリコンを有する電極構造物のコーティングは、完全に満たないコンフォーマリティを生み出す。多くの研究が、一般に半導体のステップ特徴のよりコンフォーマルなステップカバレージ(step coverage)を獲得することに寄与してきたが、同じ濃度の堆積種をそのような構造の全表面に供給するのは非常に困難である。特に、粒子間のネック領域に供給されるように、HSG粒子の上面で、同じ濃度の堆積種を供給するのは困難である。この問題は、テクスチャ加工された電極が図１〜３のスタック型およびトレンチ型デザインのような三次元折り畳み構造に適合する場合に特に悪化し、図２のもののような内部容積を有する構造ではさらに悪化する。従って、HSGシリコンの増大した表面積の充分な利点は、実現されない。
【００２６】
殆ど完全なステップカバレージを提供することによって、好ましい実施態様は、HSG粒子の全表面にわたり所望のキャパシタ誘電体層のための最小必要厚を有利に得る。望ましくは、好ましい実施態様の方法は、制限された粒子インターセクションと比較して、粒子上の反応物種の相対的濃度に余り依存しない。
【００２７】
さらに、好ましい実施態様は、高い表面積のテクスチャ加工表面及びシリコン電極の集積を可能にするように、高k材料の堆積方法を提供し、それはHSG形態のようなミクロ構造的粗面を生じるのに最もしばしば使用される。三次元折り畳み構造上の高い表面積テクスチャと、高k誘電体との間の選択を提示するよりもむしろ、好ましい実施態様は、反復可能な生産価値の高い方法において、非常に高い静電容量／フットプリントを達成するために、両方の技術を使用可能にする。
【００２８】
好ましい実施態様は、Al２O３(k〜10)、ZrO２(k〜12-20)、TiO２(k〜20-50)、混合ジルコニウムシリコンオキサイド(k〜8-13)、および上記の組合せにより形成されるナノラミネート誘電体を堆積するための例示的方法を提供する。同様に、誘電体およびHSGシリコン上に電極材料を堆積する方法が提供される。これらの材料は、HSGシリコンに適合する方法によって全て形成され、さらに殆ど完全なコンフォーマリティを生じる。従って、好ましい実施態様は、高k誘電体材料によるのみでなく、HSGシリコンによって生じる増大した表面積の十分な活用によっても、増大した静電容量を可能にする。そのようなコンフォーマリティは、スタック型およびトレンチ型キャパシタデザインのような、高アスペクト比構造上でさえ獲得する。
【００２９】
好ましい方法の更なる利点は、以下の考察から明らかになる。
【００３０】
コンフォーマルなキャパシタ誘電体を形成する方法
図５は、一般に、高いステップカバレージを有するキャパシタ誘電体層を形成する方法を例示する。好ましい方法は、原子層堆積(atomic layer deposition: ALD)の形態であり、それによって、反応物は、サイクル中のパルス交換において加工品に供給される。好ましくは、各サイクルは、吸着によって、より好ましくは化学吸着によって、材料の約１以下の単層を形成する。基板温度は、化学吸着を促進するウィンドウ内に維持される。特に、基板温度は、吸着複合体とその下層表面との間の無傷の結合を維持するのに、および前駆体の分解を防止するのに、充分に低い温度で維持される。他方、基板温度は、反応物の縮合を回避し、各フェーズ中の所望の表面反応のための活性化エネルギーを提供するために、充分に高いレベルに維持される。勿論、任意の所与のALD反応に関する好適な温度ウィンドウは、関与する表面末端および反応物種に依存する。
【００３１】
各サイクルの各パルスまたはフェーズは、好ましくは、効果において自己制限的である。下記の例において、フェーズのそれぞれは、自己終結式(self-terminated)である(即ち、吸着された及び好ましくは化学吸着された単層は、そのフェーズの成分と非反応性の表面と共に残される)。過剰の反応物前駆体が、構造表面を飽和するために、それぞれのフェーズで供給される。表面飽和は、全ての利用可能な反応部位(下記でより詳細に議論されるように、物理的サイズ制限に従う)を反応物で占めることを確実にするが、自己終結は、反応物へのより長い暴露に供された位置では、過剰なフィルム成長を妨げる。化学吸着による飽和の全体的活用、即ち、自己終結式成分は、優れたステップカバレージを確実にする。
【００３２】
誘電体層を形成する前に、キャパシタを下部またはボトム電極に構築する点に、先ず集積回路を部分的に加工する。代表的には、ボトム電極は、メモリーセル中の記憶電極(storage electrode)として機能する。しかしながら、本説明の目的のために、ボトム電極は、それが完全な集積回路中の記憶(storage)またはリファレンス(reference)プレートとして機能するかどうかに関わらず、最初に形成されたキャパシタ電極またはプレートを示す。
【００３３】
図５に示されるように、好ましい二元材料の実施態様に従う方法は、集積回路中におけるボトム電極構造の形成１００で始まる。基本的なボトム電極構造は、EEPROMデバイス中でフローティングゲートのような平面であり得る。しかしながら、好ましくはボトム電極は、メモリーセルで占められる基板フットプリントよりも大きい表面積を有する三次元折り畳み構造に適合する。より好ましくは、キャパシタボトム電極は、図１に例示されるスタッド型コンフィギュレーションまたは図２に例示される円筒型コンフィギュレーションのようなスタック型キャパシタの形態を採る。当業者は、本明細書に開示される方法が、王冠、ひれ付構造、櫛、ピンなどのような他のスタック型キャパシタデザインにも適用されることを容易に認識する。他のアレンジメントでは、キャパシタボトム電極は、図３に例示されるように、半導体基板内に形成されるトレンチの壁を、導電性にドープする及び／又は導電性にライニング(lining)することによって形成される。
【００３４】
ボトム電極マクロ構造の形成後、スタック型またはトレンチ型アレンジメントのいずれかにおいて、ボトム電極は、続いて、三次元折り畳み形状上に重ねられたテクスチャ加工または粗面ミクロ構造を設けられ１０１、好ましくはHSGシリコンの層の形態でボトム電極の表面積をさらに増強する。
【００３５】
ASM, International, Inc.の商品名A600 UHVTMで販売されているバッチシステム中で行なわれる例示的加工では、アモルファスシリコン堆積、シーディング(seeding)および再分布アニールによってHSGシリコンが形成される。三次元折り畳み構造が、アモルファスシリコンで形成されるか又はコートされる。幾つかの方法では、アモルファスシリコン堆積は、例示される実施態様では、in situで同じ反応チャンバー内で後続の工程のように行なわれ得るけれども、折り畳みアモルファスシリコン構造は、A600 UHVTMシステムにウェーハを移送する前に、形成される。
【００３６】
好ましい反応器内で、アモルファスシリコン表面がシードされる。例示される実施態様では、温度を、約550℃〜575℃(例えば、約560℃)の範囲内のレベルに上昇させるが、反応器圧力を、好ましくは約10−５Torrのオーダーに減少する。好ましい実施態様でのシーディングガスは、約4×10−６Torrのシラン分圧で供給される、モノシランである。シーディング後、その密度がデザインにより変化し得、所望の温度での持続的熱処理は、可動性アモルファスシリコンの再分布をもたらす。ケイ素原子は、シランにより形成されたシードまたは核形成部位の周囲に凝集する傾向がある。方法全体は、温度ランプ、シーディングおよびアニールを含むバッチシステムに関しては、約10分および120分のオーダーで起こる。当業者は、HSGシリコンを形成するための多くの他の技術を容易に認識する。
【００３７】
好ましい方法で作製されたHSG粒子は、約50Å〜750Åのサイズ、より代表的には約300Å〜500Åの範囲であり得る。核形成密度およびHSGシリコン粒子サイズに影響するプロセス条件は、代表的には、互いに大きく離れた粒子を残すように選択される。そのようなアレンジメントは、後続の誘電体および上部電極層の殆どを粒子間にフィットさせる制限内で、電極表面積を最大にする。しかしながら、図９〜１２の拡大図から認識されるように、粒子は、固有のランダムシーディングプロセスにより、幾つかの位置でランダムに集中する。さらに、好ましい誘電体および上部電極層は、より密で、より離れていない粒子の使用を可能にし、こうして使用可能な表面積を増加させる。
【００３８】
当業者に認識されるように、ボトム電極は、好ましくは、ダイナミックランダムアクセスメモリー(DRAM)アレー中で、メモリーセルの記憶ノード(storage node)として機能する。加工後、ボトム電極は代表的には、図１A、１Ｂおよび２に示されるように、アレーを横切って他のセルのボトム電極から隔離される。
【００３９】
そのように形成されたボトム電極構造は、その後、高いステップカバレージでコートされる。好ましい実施態様に従うと、誘電体層は、周期的方法で形成され、そこでは、各サイクルは、自己制限的様式で加工品上に、約１以下の単層の誘電体材料を形成する。好ましくは、各サイクルは、少なくとも２つの異なるフェーズを含み、そこでは、各フェーズは、飽和反応、即ち、所望の誘電体材料の約１以下の原子単層を自己制限的に残す。
【００４０】
必要なら、ボトム電極(例えば、好ましい実施態様のHSGシリコン)の露出された表面は、終結して１０２、ALD方法の第１フェーズと反応する。好ましい金属酸化物の実施態様(表I〜Vを参照)の第１フェーズは、例えば、ヒドロキシル(OH)またはアンモニア(NH３)終結部(termination)と反応性である。下記の実施例では、HSGシリコンのシリコン表面は、一般に、別の終結部を要求しない。清浄な室内環境にさらされると、自然にOH終結部１０２を提供する天然の酸化物形成を生じる。HSGがin situで又は誘電体形成前にクラスターツールで形成される場合、HSGを、例えば、表面調製または終結部１０２処理としてH ２O蒸気にさらすことが望ましいかもしれない。他のアレンジメント(下記の表IIおよびIIIの考察ならびに図10を参照)では、金属酸化物は、別の終結工程なしに、窒化ケイ素上に直接形成もされ得る。換言すれば、HSGシリコンの窒化は、終結部１０２として機能し得る。
【００４１】
最初の表面終結部１０２後、必要ならば、第１成分は、続いて、加工品に供給される１０４。図7を参照して下記でより詳細に議論されるように、好ましい金属酸化物の実施態様に従うと、第１成分は、先の工程１０２によって残された終結表面と反応性である金属含有化合物を含む。従って、金属複合体は、リガンド交換により、表面終結部と交換する。得られた金属含有単層は、望ましくは自己終結的であり、その結果、第１成分の任意の過剰な構成要素は、この方法で形成された単層と更に反応することはない。好ましくは、ハロゲン化物または有機リガンドは、金属含有単層を終結させる。
【００４２】
金属含有反応性種は、好ましくは、ガス状形態で供給され、従って、以下で金属源ガスと称される。第１成分は、続いて、反応チャンバーから除去される１０６。例示される実施態様では、工程１０６は、キャリアガスを充分な時間流し続けながら、単に第１成分の流動を停止させることを必要とし、好ましくは反応チャンバー体積の約２倍以上、より好ましくは、チャンバー体積の約３倍以上のパージガスを用いて反応チャンバーから過剰な反応物および反応物副生成物を拡散しまたはパージする。例示される実施態様では、除去１０６は、第１成分の流動を停止後、約0.1秒〜20秒の間、パージガスの流動を持続させることを包含する。パルス内パージは、1999年9月8日に出願されたSerial No.09/392,371の、IMPROVED APPARATUS AND METHOD FOR GROWTH OF A THIN FILMという発明の名称を有する、同時係属中の米国特許出願に記載され、その開示は本明細書中に参考として援用される。他のアレンジメントでは、チャンバーは、成分を交換する間に、完全に排気され得る。例えば、1996年6月6日に公開されたPCT国際公開WO96/17107の、METHOD AND APPARATUS FOR GROWING THIN FILMSという発明の名称を有する出願を参照のこと、その開示は本明細書中に参考として援用される。同時に、過剰の反応物および副生成物の吸着１０４および除去１０６は、ALDサイクル中で第１フェーズを示す。
【００４３】
第１成分の未反応(または過剰の)反応物がチャンバーから除去１０６されたとき、第２成分は加工品に供給１０８される。第２成分は、望ましくは、工程１０４で形成される自己終結式単層と反応する。図7を参照して下記でより詳細に説明される、例示される金属酸化物の実施態様では、この反応は、酸素源ガスを加工品(workpiece)に供給することを包含する。酸素源ガスからの酸素または酸素含有複合体は、好ましくは、先に吸着された金属複合体上で反応し、金属複合体単層の代わりに、金属酸化物単層を残す。
【００４４】
他のアレンジメントでは、第２成分は、工程１０４で形成された、吸着された金属複合体単層のリガンド終結を単純に除去し(例えば、昇華または還元による)、或いは、更なる成分の酸化または化学吸着のための単層を調製し得る。
【００４５】
望ましくは、反応１０８も、自己制限的である。反応物は、工程１０４で残された制限された数の反応部位を飽和する。温度および圧力条件は、好ましくは、単層から下層の材料までの第２成分からの反応物の拡散を回避するようにアレンジされる。第２成分は、第２成分中で過剰な反応物と反応性でない表面終結部も残し、こうして、飽和反応フェーズにおける堆積を制限するように作動する。下記の表I〜Vの例示された実施態様では、金属酸化物単層上のヒドロキシル(OH)テイル(tail)および酸素架橋終結部は、第２成分の過剰な酸素源ガスと非反応性である。
【００４６】
第２成分の化学吸着(または自己制限的反応)により金属複合体単層の表面を完全に飽和するのに充分な時間後、過剰な第２成分は、加工品から除去される１１０。第１成分の除去１０６の場合と同様に、この工程１１０は、好ましくは、第２成分の流動を終結すること、および第２成分の過剰な反応物および反応副産物を反応チャンバーからパージするのに充分な時間、キャリアガスの流動を持続させることを包含する。例えば、反応物および反応副産物は、好ましくはパージガスの少なくとも約２倍のチャンバー体積を用いて、より好ましくは、少なくとも約３倍のチャンバー体積を用いて、第１成分の流動を停止した後、パージガスを流動させることによって除去され得る。例示される実施態様では、除去１１０は、第１成分の流動を停止後、約0.1秒〜20秒間、パージガスの流動を持続させることを包含する。同時に、反応１０８および除去１１０は、ALDサイクル中の第２フェーズ１１１を示す。
【００４７】
例示される実施態様では、一旦、第２成分の過剰な反応物および副産物が反応チャンバーからパージされたら、ALDプロセスの第１フェーズが繰返されるように２つのフェーズが交代する。従って、再び加工品への第１成分の供給１０４は、他の自己終結式単層を形成する。
【００４８】
２つのフェーズ１０７、１１１は、従って、ALDプロセス中で単層を形成するために繰返されるサイクル１１５を示す。第１成分は、一般に、先のサイクル中の第２成分によって残された終結部と反応(リガンド交換において)または化学吸着する。必要なら、サイクル１１５は、図5,6中の点線で示されるように、工程１０２に類似する異なる表面調製を含むように、拡大され得る。サイクル１１５は、次に、工程１０４〜１１０を続ける。このサイクル１１５は、回路作動の間、電流漏れを回避するのに充分な厚さのHSGシリコン上の誘電体層を作製するだけの充分な回数、繰返される。或いは、より薄い層の後には、下記の図11の考察からよりよく理解されるように、誘電体下層(dielectric sublayer)のスタックを形成するために、類似のALDプロセスによって堆積された更なる誘電体層が従い得る。
【００４９】
図6を参照して、更なる成分も、各サイクル中に含まれ得る。図6では、図5のものに対応する工程は、図5の１００シリーズよりも、２００シリーズ中の同じ最後の２桁を有する数で参照される。従って、工程２００−２１０は、図5の対応する工程１００−１１０と類似している。
【００５０】
しかしながら、図6の例示されるサイクル２１５は、２つの更なるフェーズを含むように拡大する。第１フェーズ２０７および第２フェーズ２１１は、自己終結式金属酸化物またはシリコン酸化物単層を形成する。第３フェーズ２１９および第４フェーズ２２３は、別の自己終結式金属酸化物またはシリコン酸化物単層を形成する。第２単層の組成は、好ましくは、レシピデザイナーの裁量により、第１単層の組成と異なる。例えば、下記の表VIの金属ケイ酸塩の例を参照。
【００５１】
特に、第１金属／シリコンフェーズ２０７および第１酸素フェーズ２１１が第１金属酸化物またはシリコン酸化物単層を形成した後、第２金属またはシリコン源ガスが供給され２１６、先に形成された金属／シリコン酸化物上に、自己制限的(self-limiting)もしくは自己終結式(self-terminating)金属またはシリコン複合体単層を形成する。第１金属／シリコンフェーズ２０７と同様に、金属／シリコンガス源は、先に形成された金属／シリコン酸化物上で、リガンド交換(化学吸着)によって反応し得る。反応物の別の除去(排気または好ましくはパージによる)２１８の後、第２酸素ガス源が供給され２２０、続いて、除去される２２２。第２酸素工程２２０(または酸素フェーズ２２３)も、自己制限的である。第１酸素工程２０８の場合のように、酸素ガス源は、リガンド交換(化学吸着)によって反応し得る。
【００５２】
例示される方法は、各サイクル２１５中の４フェーズを含むけれども、サイクル２１５は、それが三元誘電体を生じるので、本明細書中で「三元サイクル２１５」と称される。これは、第２フェーズ２１１および第４フェーズ２２３が共に、成長する誘電体層に同じ元素(酸素)を寄与するという事実による。他のアレンジメントでは、誘電体層中の所望の酸素含量に依存して、第２フェーズまたは第４フェーズのいずれかが省かれ得ることに注目。そのような場合、連続的成分は、充分小さいリガンドで表面終結をもたらし、後続の成分の或る拡散を可能にするために、および／または省かれた酸素フェーズの代わりに中間リダクションフェーズ(intermediate reduction phase) を有するために、リガンド交換反応を生じさせるように選択されるであろう。
【００５３】
第３フェーズ２１９における第２金属／シリコン源ガスは、第２金属／シリコン源ガスと非反応性であるハロゲン化物または有機リガンドで自己終結式である金属複合体単層を生じる、金属ハロゲン化物または金属有機前駆体であり得る。しかしながら、表VIの例の中では、第２金属／シリコン源ガスは、自己制限的化学吸着に伝導性のシリコン源ガス、例えば、3-アミノプロピルトリエトキシシラン(NH２CH２CH２CH２-Si(O-CH２CH３) ３またはAMTES)あるいは3-アミノプロピルトリメトキシシラン(NH２CH２CH２CH２-Si(O-CH３)３またはAMTMS)化合物、或いはハロシランを含む。金属源およびシリコン源フェーズの順序は、逆にされ得ることに注目。
【００５４】
第４フェーズ２２０の酸素源ガスは、第２フェーズ２１１のものと同じでも異なっていても良い。本発明者は、有機リガンドを有する金属またはシリコン複合体単層を酸化するのに有利である特定のオキシダント(例えば、オゾン)を見い出したが、他のオキシダント(例えば、水)は、ハロゲン化物終結式金属またはシリコン複合体単層にとってより有利である。従って、下記の表VIの例中では、第４フェーズ２２３のオキシダントは、第３フェーズ２１９のオキシダントとは、少なくともそれらのサイクルに関して異なり、そこでは、第３フェーズ２１９の金属／シリコン源は、第１フェーズ２０７の金属／シリコン源と異なる。
【００５５】
得られる誘電体中の異なる金属または金属：シリコンのおおよそ１対１比率のために、示されるように、サイクル２１５を繰返す。下記の表VIの例中では、例えば、金属、酸素、シリコンおよび酸素フェーズによる繰返しサイクルは、この順序では、金属ケイ酸塩層を生じる。或いは、三元誘電体に関して例示されるサイクル２１５は、一連の二元サイクル１１５(図5)の後に、得られた三元誘電体中の異なる金属の所望の比率に依存して、行なわれ得る。逆に、二元サイクル１１５(図5)は、一連の三元サイクル２１５の後に、行なわれ得る。ガスフローバルブをコントロールするソフトウェアは、例えば、全ての３つの二元サイクル１１５後に１つの三元サイクル２１５を行なうように、プログラムされ得る(図5)。そのような方法は、誘電体層中の第１金属対第２金属(またはシリコン)のおおよそ３：１比を生じるであろう。当業者は、本明細書中の開示に照らして、第２金属がプロセス中で置換される頻度に、および化学吸着された分子の相対的物理的サイズに、実際の比率が依存することを認識する。
【００５６】
二元および三元方法の両方とも、下記の実施例中で当初の金属／シリコンフェーズおよび後続の酸素フェーズにより、図５および６で例示されるけれども、サイクルは、より低い表面およびフェーズ成分に依存して、酸素フェーズで始まり得ることが理解される。
【００５７】
【実施例】
金属酸化物誘電体を形成する方法
下記の図7及び表I〜Vは、ボトム電極のHSGシリコン上の金属酸化物誘電体を形成するための例示的プロセスを説明している。表Iは非遷移金属(例えば、アルミニウム)の酸化物の形成を例示している；表II及びIIIはV族遷移金属(例えば、バナジウム、ニオビウム、タンタル)の酸化物形成を例示している；表IV及びVはIV族遷移金属(例えば、チタン、ジルコニウム、ハフニウム)の酸化物形成を例示している。単純化のため、類似の参照数字が、図5の一般記載に対応する、金属酸化物例のフェーズ及びステップ（図7）を参照するために使われている。
【００５８】
図7を参照すると、ガスフロー手順は特別な実施例と一致して表される。説明された実施例において、高k誘電体、及びより詳細には高k金属酸化物は、製造工程にある製品(workpiece)に金属源ガスを、酸素源ガスと交互に供給することにより形成される。それぞれのサイクルの第一のまたは金属フェーズ107は、望ましくは酸素源ガスなしで、金属含有材料の層を化学吸着する。それぞれのサイクルの第二のまたは酸素フェーズ111は、望ましくは金属源ガスなしで、堆積された金属含有層上の酸素含有材料と反応又は吸着する。他のアレンジメントにおいて、フェーズの順番は逆にされることができ、反応物の除去またはパージ工程は前の又は後の反応物パルスの一部であると考えられ得ることは、理解されるだろう。
【００５９】
誘電体材料がその上で形成される表面は、金属源ガスと反応する表面を提供するために、最初に終結(terminate)される。好ましい実施態様において、その上で堆積が望まれる露出した表面は、OH末端（図9参照）及び窒化ケイ素（図10)参照）を有するHSGシリコンを含む。
【００６０】
最も好ましくは、金属フェーズ107は自己制御式であるので、その結果第一フェーズの間、約1以上の原子単層は堆積されない。望ましくは、揮発性金属源ガスはパルス104中に提供される。例示的な金属源ガスは：トリメチルアルミニウム(TMAまたは(CH3)3Al)；アルミニウムクロライド(AlCl3)；アルミニウムベータジケトネート(例えば、Al(acac)3)；タンタルエトキシド(Ta(OCH2CH3)5)；タンタルペンタクロライド(TaCl5)；ペンタキス（ジメチルアミノ）タンタル(Ta [N(CH3)2]5)；ジルコニウムテトラクロライド(ZrCl4)；ジルコニウムブトキシド(Zr(OCH2CH2CH2CH3)4)；チタンテトラクロライド(TiCl4)；チタンイソプロポキシド(Ti[OCH(CH3)2]4)；テトラキス（ジメチルアミノ）チタン(Ti[N(CH3)2]4)；テトラキス（ジエチルアミノ）チタン(Ti[N(C2H5)2]4)；タングステンヘキサフルオライド(WF6)；3-アミノプロピルトリエトキシシラン(NH2CH2CH2CH2-Si(O-CH2CH3)3つまりAMTES)；3-アミノプロピルトリメトキシシラン(NH2CH2CH2CH2-Si(O-CH3)3つまりAMTMS)；ジクロロシラン(DCS)；トリクロロシラン(TCS)；バナジウムトリクロライド(VCl3)；バナジウムアセチルアセトネート(V(acac)3)；ニオビウムペンタクロライド(NbCl5)；ニオビウムエトキシド(Nb(OCH2CH3)5)；ハフニウムテトラクロライド(HfCl4)等を含む。
【００６１】
金属源ガスがボトム電極の表面を飽和するのに十分な時間が経った後、金属源ガスのフローを止めることが、金属パルス104を止める。好ましくは、金属源ガスがチャンバーから取り除かれるまで、キャリアガスはパージ工程106中、フローし続ける。
【００６２】
パルス104の間、金属源ガスは製造工程にある製品の露出した表面と反応し、金属複合体の“単層”を堆積または化学吸着させる。理論的に、反応物は製造工程にある製品の露出した層上のそれぞれの利用できる部位で化学吸着する一方で、吸着された（特に大きい末端リガンドを有する）複合体(complex)の物理的サイズは一般に、それぞれのサイクルでのカバレージ(coverage)を単層の一部に制限するだろう。表Iの例で、ALDプロセスは、およそ1Å/サイクルで金属酸化物層を成長させ、その結果、十分な単層が効果的に、Al2O3に対して約3サイクルおきに堆積された材料から形成し、それは約3Åのバルク格子パラメータ(bulk lattice parameter)を有する。それぞれのサイクルは金属源ガス及び酸素源ガスパルスの対により表される。それゆえ、本明細書で使用されているような“単層”は、堆積の間の単層の一部を表し、主にパルス104の自己制限式効果を示す。
【００６３】
特に、製造工程にある製品に提供される金属含有種は自己終結式であり、その結果吸着された複合体表面は、金属源ガスとそれ以上反応しないであろう。以下で述べられる例において、TMA(表I)はメチル終結式アルミニウム(methyl-terminated aluminum)の単層を示す。タンタルエトキシド(表II)はエトキシドタンタルの単層を残す。同様に、他の揮発性金属ハライドはハライド終結式表面(halide-terminated surface)を残し、有機金属前駆体は有機リガンドで終結化(terminated)された表面を残すだろう。その様な表面は、金属源ガスパルス104の間、金属源又は他の反応物フローの成分とそれ以上反応しない。反応物に過剰にさらすことが過剰堆積にならないので、該プロセスの金属フェーズ107の間の成分は飽和的、又は自己制限式(self-limiting)であると言われる。より大きい濃度の反応物への、より長時間の露出にも関わらず、HSGシリコン粒子の上部表面上の堆積は、粒子間のネック領域における堆積を越えない。
【００６４】
サイクル115の第二のフェーズ111において、それから、酸素源ガスのパルス108は、製造工程にある製品に提供される。説明された実施例において、酸素源ガスは水蒸気(H2O)又はオゾンを含む。他の好適なオキシダントは：過酸化水素(H2O2)；メタノール(CH3OH)；エタノール(CH3CH2OH)；酸化窒素(N2O、NO2)；Oラジカル等を含む。ラジカルは、反応チャンバーにつながっている遠隔プラズマ源により提供されることができ、オゾン発生器は同様にオゾン(O3)を提供することができる。好ましくは、第二フェーズ111は、第一フェーズ107で残った金属複合体の単層を、酸素源ガスに十分にさらすため、十分な時間保持される。酸素源ガスがHSGシリコン層上の金属含有単層を飽和するのに十分な時間がたった後、酸素源ガスのフローを止めることで、酸素パルス108を停止する。好ましくは、キャリアガスは、パージ工程110中、酸素源ガスがチャンバーから取り除かれるまで、フローし続ける。
【００６５】
酸素パルス108の間、酸素源ガスは第一フェーズ107により残った、自己終結式の金属複合体単層と反応する、もしくは、その上に化学吸着する。説明された実施例において、この化学吸着は飽和的リガンド交換反応を含み、金属含有単層の有機リガンド又はハライド末端(termination)を、酸素又は酸素複合体で置換する。金属酸化物はそれによって、好ましくは1つの単層中に形成される。望ましくは、該プロセスは、ハイドロキシ及び酸素ブリッジ末端(termination)を有する、化学量論量の金属酸化物を残す。金属フェーズ107に関して述べたように、吸着複合体の物理的サイズのため、単層はすべての利用できる部位を占める必要はない。しかしながら、第二フェーズ111もまた、自己制限式効果を有する。
【００６６】
特に、酸素源ガスは、金属源ガスの前のパルスの間、製造工程にある製品の表面上に化学吸着した金属複合体のリガンドと反応する。その反応も表面制限又は終結式である。なぜなら、パルス108間のオキシダントは、金属酸化物単層のヒドロキシル及び酸素ブリッジ末端と反応しないからである。さらに、温度及び圧力の条件は、オキシダントの、金属単層を通って下にある材料への拡散を避けるようにアレンジされる。この飽和的、自己制限式の反応フェーズ111において、反応物のより大きい濃度への、より長時間の露出にも関わらず、HSGシリコン粒子の上部表面上に形成される金属酸化物の厚さは、粒子間のネック領域に形成される金属酸化物の厚さを越えない。
【００６７】
(金属源パルス104及びパージ106を含む)金属フェーズ107及び(酸素源パルス108及びパージ110を含む)酸素フェーズ108は一緒に、ALDプロセス中繰り返されるサイクル115を定義する。最初のサイクル115の後、第二のサイクル115aが行われ、ここで金属源ガスパルス104aは再び供給される。金属源ガスは、前のサイクル115中に形成された金属酸化物の表面上で、金属複合体を化学吸着する。金属含有種はすぐに露出した表面と反応し、もう1つの金属複合体の単層又は単層の一部を堆積し、金属源ガスとそれ以上反応しない自己終結式表面を再び残す。金属源ガスフロー104aは止められ、チャンバーから取り除き106a、第二サイクル115aの第二フェーズ111aは、第２の金属単層を酸化するために酸素源ガスを提供する。
【００６８】
サイクル115aは少なくとも約10回、より好ましくは少なくとも約20回、メモリーセルオペレーション中の漏電を避けるために、十分に厚い金属酸化物が形成されるまで、繰り返される。有利なことに、約10Å〜200Å、及びより好ましくは約25Å〜100Åの均一な厚さを有する層は、好ましい実施態様の方法により、ほぼ完璧なステップカバレージで、形成されることができる。
【００６９】
下記の表は、超大スケールの集積プロセッシングのためのDRAMメモリーセルにおけるキャパシタ誘電体応用に適した、金属酸化物及び三元誘電体層を形成するための模範的なプロセス手法を提供する。誘電体は特にHSGシリコン上の堆積に適している。それぞれのプロセス手法は、単一ウェーハプロセスモジュールにおいて、1つのサイクルを表す。特に、説明されたパラメーターは、フィンランドのASM Microchemistry Ltd.から商業的に入手可能である商品名Pulsar 2000TMの下で、商業的に入手可能である単一ウェーハALDモジュールにおける使用のため開発された。
【００７０】
下記の表におけるパラメーターはただ例示的のみであることに注意すること。それぞれのプロセスフェーズは望ましくはボトム電極表面を飽和するためにアレンジメントされている。パージステップは、反応チャンバーから反応性フェーズ間の反応物を取り除くためにアレンジメントされている。説明的なALDプロセスは、約400Åの平均粒子サイズを有するHSG粒子上に、約95％以上の厚さ均一性、及びより好ましくは約98％以上の厚さ均一性を達成する。厚さ均一性は、本明細書で使用されているように、厚さ最大値のパーセントとしての、厚さ最小値のパーセントとして定義されている。本明細書での開示の点から見て、許容の堆積速度で飽和された、自己終結式フェーズを達成するために、当業者はすぐに堆積条件を、異なる反応チャンバー及び異なる選択される条件に修飾し、代用し、又はそうでなければ変えることができる。
【００７１】
有利なことに、本明細書で記載されているALDプロセスは、反応物の供給がテクスチャ加工表面を飽和するのに十分である限り、圧力及び反応物濃度に対して比較的敏感でない。さらに、該プロセスは低温で行うことができる。製造工程にある製品の温度は好ましくは、熱的予算を維持する一方で、比較的速い堆積速度を達成するために、該プロセスの間中、約150℃〜350℃に維持される。より好ましくは、該温度は反応物に依存して約220℃〜300℃に維持される。チャンバー内の圧力は、ミリTorr(milliTorr)値域から過圧(super-atmospheric)の範囲をとることができるが、好ましくは約1 Torr〜500 Torr、より好ましくは約1 Torr〜10 Torrで維持される。
【００７２】
【表１】
0005079183.tif 000002
上記の表Iは、HSGシリコン上の酸化アルミニウム(Al2O3)誘電体のALDに対するパラメーターを示している。例示的金属源ガスはトリメチルアルミニウム(TMA)を含み、キャリアガスは窒素(N2)を含み、及び酸素源ガスは好ましくは水蒸気(H2O)を含む。該プロセスの間の温度は好ましくは約150℃〜350℃、及びより好ましくは約300℃に維持される。
【００７３】
第一サイクルの第一フェーズにおいて、TMAはボトム電極のHSGシリコン表面上に化学吸着する。金属源ガスは好ましくは、ボトム電極表面を飽和するために、その他のプロセスパラメーターを与えられた、十分なキャリアフローの割合を含む。アルミニウム複合体の単層はHSGシリコン表面上に残され、この単層はメチル末端で自己終結式である。
【００７４】
TMAフローが停止され、続けられたキャリアガスのフローによりパージされた後、H2Oのパルスが製造工程にある製品に供給される。その水は、リガンド交換反応で、金属単層のメチル末端表面とすぐに反応し、酸化アルミニウム(Al2O3)の単層を形成する。該反応は、前もって化学吸着された利用できる金属複合体の数により制限される。さらに該反応は、水もキャリアガスも、結果として生じる酸化アルミニウム単層のヒドロキシル及び酸素ブリッジ末端とそれ以上反応しないという点で、自己制限式である。さらに、好適な温度及び圧力パラメーターは、金属単層にわたる水又は反応副生成物の拡散を抑制する。
【００７５】
次のサイクルにおいて、第一フェーズはTMAを導入し、そのTMAはすぐに酸化アルミニウム単層の表面と反応し、一番目の金属酸化物層の上に、再びメチル終結式(methyl-terminated)アルミニウム層を残す。次に、第二サイクルの第二フェーズは、第一サイクルに関して記載されたようなものである。これらのサイクルは酸化アルミニウムの所望の厚さが形成されるまで繰り返される。
【００７６】
例示された実施態様において、キャリアガスはそれぞれのサイクルの両方のフェーズの間、一定の速度でフローし続ける。しかしながら、反応物は交互のガスパルス間のチャンバーの排気により取り除くことができることは理解されるであろう。ひとつのアレンジメントにおいて、パルス堆積の間、一定の圧力を維持するために、好ましいリアクターはハードウェア及びソフトウェアを組み込んでいる。Posaへの1988年5月31日発行のU. S. Patent No. 4,747,367、及びCongerらへの1988年8月2日発行のU. S. Patent No. 4,761,269の公開は本明細書に、参考として援用される。
【００７７】
プラズマ生成器により提供されるラジカルにより、ALDプロセスの低温で、金属含有層の堆積を容易にすることができる。ラジカル増進での層堆積の構造及び方法は、1999年9月8日提出の、薄膜成長のための改良された装置及び方法（IMPROVED  APPARATUS  AND  METHOD FOR GROWTH OF A THIN FILM）という発明の名称で、Serial No. 09/392,371を有する特許出願で提供されており、その開示は上記で参考として援用される。もう1つの例示的ALDプロセスフローは、1999年6月29日発行の、ShermanへのU. S. Patent No. 5,916,365中に提供されており、その開示は本明細書に参考として援用される。
【００７８】
【表２】
0005079183.tif 000003
上記の表IIは、キャパシタボトム電極のHSGシリコン上の酸化タンタル(Ta2O5)のALDに対するパラメーターを示している。好ましくは、例示された誘電体堆積は、酸化からHSGシリコンを保護するためのバリヤー層の形成が先に起こる。説明された実施態様において、特に窒化ケイ素(Si3N4)を含む誘電体バリヤーが形成される。有利なことに、窒化ケイ素は、熱的にシリコン表面を窒化することで、ほぼ完璧なコンフォーマリティ(conformality)でHSGシリコン上に形成されることができる。他のアレンジメントにおいて、薄い酸化物層が最初に、（例えば、熱的酸化によって）HSGシリコン上に形成され、続いて該技術で公知であるように、酸化物表面の熱的窒化を行い得る。
【００７９】
バリヤー層形成の後、Ta2O5がALDプロセスで形成される。表IIに示したように、説明された金属源ガスはタンタルエトキシド(Ta(OCH2CH3)5) を含む；キャリアガスは窒素(N2)を含む；及び酸素源ガスは好ましくはオゾン(O3)を含む。該プロセス中の温度は、好ましくは約150℃〜300℃、より好ましくは約220℃に保たれる。
【００８０】
第一サイクルの第一フェーズにおいて、タンタルエトキシド(tantalum ethoxide)はHSGシリコンの窒化された表面上に化学吸着する。金属源ガスは好ましくは、窒化コートされたHSGシリコン表面を飽和するために、その他のプロセスパラメーターを与えられた、キャリアフローの十分な割合を含む。タンタル複合体の単層はテクスチャ加工表面上に残され、この単層はエトキシド末端で自己終結式である。
【００８１】
金属源ガスフローが停止され、キャリアガスの連続的フローにより取り除かれた後、オゾンのパルスが製造工程にある製品に供給される。オゾンは好ましくは、金属含有単層表面を飽和するために、その他のプロセスパラメーターに与えられた、キャリアフローの十分な割合を含む。オゾンは、リガンド交換反応で、金属含有単層のエトキシド終結化表面(ethoxide-terminated surface)とすぐに反応し、酸化タンタル(Ta2O5)の単層を形成する。該反応は、前もって化学吸着された利用できる金属複合体の数によって制限される。オゾンもキャリアガスも、結果として生成した酸化タンタル単層とそれ以上反応しない。オゾンは有機リガンドを燃焼させ、CO2及びH2Oを放出し、該単層はヒドロキシル及び酸素ブリッジ末端をあとに残す。さらに、好適な温度及び圧力パラメーターは、金属単層を通るオゾン及び反応副生成物の拡散を抑制する。
【００８２】
次のサイクルにおいて、第一フェーズはタンタルエトキシドを導入し、そのタンタルエトキシドはすぐに酸化タンタル単層の表面と反応し、再びエトキシド終結化タンタル層を残す。次に第二サイクルの第二フェーズは、第一サイクルに関して記載されたようなものである。これらのサイクルは、酸化タンタルの所望の厚さが形成されるまで繰り返される。好ましくは、約40Å〜100ÅのTa2O5を形成するために、約80〜200サイクルが行われる。より好ましくは、約40Å〜50Åを形成するために、約80〜100サイクルが行われる。
【００８３】
説明された実施態様において、それぞれのサイクルの両方のフェーズの間、キャリアガスは一定速度でフローし続ける。しかしながら、交互のガスパルス間のチャンバーの排気により、反応物は取り除かれることができることは理解されるであろう。ひとつのアレンジメントにおいて、パルス堆積の間、一定圧力を維持するために、好ましいリアクターはハードウェア及びソフトウェアを組み込んでいる。Posaへの1988年5月31日発行のU. S. Patent No. 4,747,367、及びCongerらへの1988年8月2日発行のU. S. Patent No. 4,761,269の開示は本明細書に参考として援用される。
【００８４】
アモルファスTa2O5誘電体層は、ほんの微量の炭素とともに残される。この層は、所望なら、結晶化誘電体に対してアニーリングすることができる。該層の誘電率は約20〜25である。
【００８５】
【表３】
0005079183.tif 000004
上記の表IIIは、キャパシタボトム電極のHSGシリコン上の酸化タンタル(Ta2O5)を堆積させるための、もう１つのALDプロセスに対するパラメーターを示している。窒化ケイ素バリヤー層の形成の次に、上述のように、Ta2O5はALDプロセス中に形成される。表IIIに示されているように、好ましい金属源ガスは塩化タンタル(TaCl5)を含む；キャリアガスはまた窒素(N2)を含む；及び酸素源ガスは好ましくは水蒸気(H2O)を含む。該プロセス中の温度は、好ましくは約150℃〜300℃、より好ましくは約300℃である。
【００８６】
第一サイクルの第一フェーズにおいて、塩化タンタルはHSGのシリコン窒化表面上に化学吸着する。金属源ガスは好ましくは、窒化コートされたHSGシリコン表面を飽和するために、その他のプロセスパラメーターに与えられた、キャリアフローの十分な割合を含む。タンタル複合体の単層はテクスチャ加工表面上に残され、この単層はクロライド末端で自己終結式である。
【００８７】
TaCl5フローが停止され、キャリアガスの連続的フローにより取り除かれた後、水蒸気のパルスが製造工程にある製品(workpiece)に供給される。水蒸気は好ましくは、金属含有単層表面を飽和するために、その他のプロセスパラメーターに与えられた、キャリアフローの十分な割合を含む。水は、リガンド交換反応で、金属含有単層のクロライド終結式表面とすぐに反応し、酸化タンタル(Ta2O5)の単層を形成する。該反応は前もって化学吸着された、利用できる金属クロライド複合体の数によって制限される。水もキャリアガスも、結果として生成した酸化タンタル単層のヒドロキシル及び酸素ブリッジ末端とそれ以上反応しない。さらに、好適な温度及び圧力パラメーターは、金属単層を通る水及び反応副生成物の拡散を抑制する。
【００８８】
次のサイクルにおいて、第一フェーズは塩化タンタルを導入し、その塩化タンタルはすぐに酸化タンタル単層の表面と反応し、再びクロライド終結式タンタル層を残す。それから第二サイクルの第二フェーズは、第一サイクルに関して記載されたようなものである。これらのサイクルは、前述の実施例に関して記載されたように、酸化タンタルの所望の厚さが形成されるまで繰り返される。
【００８９】
前述のように、パルス間にパージすることが好ましいが、示されたように安定なキャリアガスフローにより取り除かれるよりもむしろ、チャンバーはパルス間に反応物を取り除くために排気されることができる。
【００９０】
アモルファスTa2O5誘電体層は、ほんの微量の塩素のみとともに残される。この層は、所望なら、結晶化誘電体に対してアニーリングされることができる。該層の誘電率は約20〜25である。
【００９１】
【表４】
0005079183.tif 000005
上記の表IVは酸化ジルコニウム(ZrO2)のALDに対するパラメーターを示している。記載のように、金属源は塩化ジルコニウム(ZrCl4)を含む；キャリアガスは窒素(N2)を含む；及び酸素源ガスは好ましくは水蒸気(H2O)を含む。それぞれの反応フェーズの間、表面を飽和するために、反応物は所定の他のパラメーターに対して十分な量で供給される。
【００９２】
該プロセス間の温度は、好ましくは約200℃〜500℃間に入る。アモルファスZrO2層にとって、温度はより好ましくはこの範囲の下方で、約200℃〜250℃、最も好ましくは約225℃である。結晶フィルムにとって、温度はより好ましくはこの範囲の上方で、約250℃〜500℃間、最も好ましくは約300℃である。しかしながら、当業者により認識されるように、アモルファス及び結晶組成物の混合物は、これら二つの領域の境界にある。説明されたプロセスは主に結晶ZrO2フィルムを生成する。
【００９３】
この場合、金属フェーズ中に形成される金属単層はクロライドで自己終結式であり、好ましい条件下で過剰のZrCl4とすぐに反応しない。しかしながら、好ましい酸素源ガスは、酸素フェーズ中、前もって吸着された塩化ジルコニウム複合体の供給により制限されるリガンド交換反応で、クロライド末端表面と反応、又はその上に吸着する。さらに、酸化は、飽和的フェーズにおいて過剰なオキシダントとそれ以上反応しない、ヒドロキシル及び酸素ブリッジ末端を残す。
【００９４】
好ましくは、約20Å〜60ÅのZrO2を成長するために、約30〜80サイクルが行われる。より好ましくは、約20Å〜40Åを成長するために、約30〜50サイクルが行われる。該層の誘電率は約18〜24である。
【００９５】
【表５】
0005079183.tif 000006
上記の表Vは、酸化チタン(TiO2)のALDに対するパラメーターを示している。記載のように、金属源は四塩化チタン(TiCl4)を含む；キャリアガスは窒素(N2)を含む；及び酸素源ガスは好ましくは水蒸気(H2O)を含む。それぞれの反応フェーズの間、反応物は、表面を飽和するために所定の他のパラメーターに対して十分な量で供給される。
【００９６】
前記の実施例におけるZrO2に関して記載のように、温度は好ましくは約200℃〜500℃のレベルに保たれる。しかしながら、説明された実施態様において、説明された実施態様は、約250℃〜500℃間、及び最も好ましくは約300℃の温度をとっている。
【００９７】
この場合、金属フェーズ中に形成される金属単層は、クロライドで自己終結式であり、好ましい条件下でTiCl4とすぐに反応しない。しかしながら、好ましい酸素源ガスは、前もって吸着された塩化チタン複合体の供給により制限される反応で、酸素フェーズの間、クロライド終結化末端表面と反応、又はその上で吸着する。さらに、酸化は、飽和的フェーズで過剰なオキシダントとそれ以上反応しない、ヒドロキシル及び酸素ブリッジおよび末端を残す。
【００９８】
好ましくは、約20Å〜60ÅのTiO2を成長するために、約30〜80サイクルが行われる。より好ましくは、約20Å〜40Åを成長するために、約30〜50サイクルが行われる。該層の誘電率は15〜25である。
三元誘電体層を形成する方法
図6に関して論じたように、金属酸化物キャパシタ誘電体に関する上記ＡＬＤの原理は、三元材料及びより複雑な材料の堆積にも拡張され得る。
【００９９】
図8に関して、ガスフロー構成図は、三元構造を形成する一般的なプロセス、特に混合又はコンパウンド金属酸化物或いは金属シリケートの形成について示す。金属シリケートに関連する下記表VIの例は、金属／酸素１／シリコン／酸素２フェーズの順番で形成されているが、開示された順序がシリケート材料（例えば、シリコン／酸素／金属／酸素）に変更され、又は複合金属酸化物（例えば、第一金属／酸素／第二金属／酸素）に適応されうることは当業者が容易に理解するであろう。さらに、図示された順序は、複数の元素を組み入れたより複合的な材料を包含するよう拡張され得る。便宜的に、図6中の参照数字は、同様なプロセス工程、フェーズ及び順序の参照に利用される。
【０１００】
図示されるように、プロセスは各サイクル毎に四つのフェーズを含み、各フェーズは反応物フェーズ及びパージフェーズを含む。第一金属又はシリコンフェーズ207、続いて、第一酸素フェーズ211、第二金属又はシリコンフェーズ219、及び第二酸素フェーズ223の順番である。次いでサイクルを繰り返す。既に述べたように、他のアレンジメントにおいて、第一又は第四フェーズは、低酸素含有量が望まれる場合には、サイクル毎又はいくつかのサイクル毎に省略され得る。そのような場合には、成分は、堆積した単層とその次の成分との間の反応を許容するように選択すべきである。下記表VIの考察から一層よく理解されるように、第一酸素源（第二フェーズ211中）は、第二酸素源（第四フェーズ223中）と同じで、必ずしも必要ではない。４つのフェーズ207、211、219、223が第一サイクル215を完了した後、第二の、類似のサイクル215aが三元成長を継続するために実行され得る。これらサイクル215、215aは、関心のある三元材料が漏れ電流を回避するに十分な厚さであるが、高静電容量を示すに十分な薄さになるまで継続する。
【０１０１】
一般的に、該プロセスは、混合金属酸化物、三元金属酸化物コンパウンド、金属シリケート又はより複合的な誘電性材料を有する誘電体層を可能にする。例えば、TiO2は、代替サイクルによってTa2O5と混合されうる。大部分の二元サイクルは、わずかなドーピング効果のみを望む場合には、三元サイクルの間で数回繰り返され得る。しかしながら、下記表VIの例では、ジルコニウムシリコン酸化物又は“ジルコニウムシリケート”層が示される。
【０１０２】
【表６】
0005079183.tif 000007
上記表VIは、ジルコニウムシリコン酸化物又はジルコニウムシリケート（ZrSixOy）のＡＬＤについてのパラメータを示す。表VIに記載されるように、第一反応物源は、形成されるコンパウンドのための金属源を含む。特に、塩化ジルコニウム（ZrCl4）が金属を供給する。他のプロセスガスは、説明された実施態様における窒素（Ｎ2）を含むキャリアガス及び、好ましくは3-アミノプロピルトリメトキシシラン（NH2CH2CH2CH2-Si(O-CH3)3又はAMTMS）を含むシリコン源ガスを含む。他の好適なシリコンガス源は、各種のオルガノシラン及びハロシランガスを含む。各反応フェーズの間に、反応物は、表面を飽和するために与えられた他のパラメータに十分な量を供給される。
【０１０３】
説明された順序において、金属フェーズの次は酸素フェーズで、次に、シリコンフェーズ及び第二酸素フェーズと続く。次いでサイクルを繰り返す。説明された実施例では、各サイクルの第一及び第二酸素フェーズ（第二及び第四フェーズ）に二つの異なる酸素源ガスを使用するが、これに代えて、同一の酸素源を両フェーズに使用し得る。
【０１０４】
金属フェーズの間に、ジルコニウム含有単層は、クロライド末端で自己終結式である。この単層の末端は、望ましい条件下でZrCl4と容易に反応しない。次のフェーズにおいて、水蒸気が、単層を含む金属を酸化し、クロライド末端はヒドロキシル及び酸素ブリッジ末端に置き換わる。次いで、先に吸着された金属酸化物複合体の供給によって制限されたリガンド交換反応におけるシリコンフェーズの間に、好適なシリコン源ガスをヒドロキシル及び酸素ブリッジ末端に反応させるか又は吸着させる。さらに、好適なシリコン源ガスは、飽和フェーズで過剰なシリコンエトキシドとそれ以上反応することのない有機（エトキシド）又はハライド（クロライド）末端を残す。最後に、オゾンが先に吸着されたシリコン含有単層を酸化して、三元酸化物を残す。
【０１０５】
当業者が理解するように、説明されたジルコニウムシリケート（ZrSixOy）層のような三元構造は、より高い誘電率、より低い演算漏れ(operational leakage)及びシリコンとインターフェースするより安定な構造を有利に示す。Zr：Siの比は、同じプロセスにおける、二フェーズ（単純金属）と比較すると、行った４フェーズサイクルの相対的な数に依存して最適な特性に制御し得る。従って、ジルコニウムシリケートは、必ずしも化学量論的でない。
【０１０６】
好適には、約20から100サイクルが、約20Åから100ÅのZrSixOyの成長を導く。さらに好ましくは、約20から40サイクルが、約20Åから40Åの成長を導く。該層の誘電率は、約10から15である。
【０１０７】
誘電体スタックを形成する方法
図6及び8のプロセスによって製造された混合又はコンパウンド構造と対照的に、キャパシタ誘電体は、異なる誘電体下部層(dielectric sublayer)のスタックも包含し得る。例示的なスタックは、約5から40、より好ましくは約10のTa2O5及びTiO2の交互の層を含む。
【０１０８】
好ましくは下部層の少なくとも１種、より好ましくは下部層の全部を、上記と同じＡＬＤによって形成する。図11は、このプロセスにより形成され、以下により詳細に論ずる例示的なキャパシタを示す。
【０１０９】
説明された実施態様において、上記のプロセスは、好ましくは約10から100サイクル行われ、約5Åから50Å（約0.5Å／サイクルと仮定して）の厚さを有する高k誘電体層を製造する。好ましくはもう一つの誘電材料も堆積し、約5Åから50Åの厚さを形成する。例示的なプロセスフローにおいて、上記表IIのプロセスは、約5ÅのTa2O5を形成した後に、表Vのプロセスに交代し、これにより約5ÅのTiO2が形成され、メモリーセルキャパシタアプリケーションに適切な厚さに達するまで続けられる。
【０１１０】
表VIに記載された混合又はコンパウンド層のように、そのようにして形成された誘電体スタック又は“ナノラミネート”は、増強された誘電体特性及びシリコンとの接触により安定な構造を示す傾向がある。
【０１１１】
上部電極材料を形成する方法
誘電体層の形成後、上部電極をキャパシタ誘電体上に形成する。上部電極が誘電体に完全には適合(conform)しない場合には、テクスチャ加工されたボトム電極及びコンフォーマル誘電体の完全な利点は実現されない。従って、キャパシタ誘電体上に形成された上部電極は、好適には、ＡＬＤプロセスによって完全に近いコンフォーマリティで堆積された少なくとも１種の導電性薄膜を含む。
【０１１２】
上部電極は、好適には、メモリーアレーを横断する高い側方誘電率のため、及び／又はキャパシタ誘電体を貫くスパイクのリスクを伴わずにその上にコンタクトを位置させるために望ましくは比較的厚いものである。しかしながら、好適な交互の堆積プロセスは、上部電極の全厚を形成しなくてもよい。むしろ、１又はそれ以上の初期の薄い導電層は、好適な交互プロセス、次いで上部電極の厚さの大部分のための従来の堆積によってコンフォーマルに形成され得る。交互プロセスは、キャパシタ誘電体と連続的に直接接触する導電性コーティングを供給し、これにより下にあるテクスチャ加工されたボトム電極のうねりに適合する。従来の手法によって堆積された上部電極の残部は、コンフォーマルでなくてもよい。さらに、間隙(void)は、初期薄膜が集積回路の回路と適切に接続される限り、初期のコンフォーマルな薄膜と上部電極厚の残部との間で許容されうる。
【０１１３】
初期導電薄膜は、シリコン、金属窒化物及び元素金属（elemental metals）、これらの複合体並びにこれらのナノラミネートを含む、すべての適切な導電材料を含有しうる。誘電体キャパシタの材料によっては、誘電体上にバリアー層が望まれ得る。特にTa2O5使用を使用する場合、その上のバリアーは、上部電極の残部の酸化を防ぐ。その後、上部電極の残部は、シリコン又は金属のような導電膜の従来の堆積法によって完成され得る。
【０１１４】
下記表VIIの例において、上部電極は、導電性の金属窒化物を含有する。該金属窒化物は、キャパシタ誘電体をコンフォーマルに及び連続的にコートするＡＬＤプロセスによって堆積したTa2O5の上にバリアー層として働き得る。下記表VIIIの例では、上部電極が元素金属層を含有し、表VIIのバリアー上に置かれるか置換され得、ＡＬＤプロセスによっても形成される。
【０１１５】
【表７】
0005079183.tif 000008
上記表VIIは、キャパシタ誘電体上のコンフォーマルな金属窒化物バリアーのＡＬＤのためのパラメータを示す。プロセスは、酸素源ガスが窒素源ガスに置き換えられたことを除いて、図5及び7のそれと同様である。従って、反応物種の１つは、有機又はハライドリガンドを伴った金属含有種を好適に含み、一方で、第二反応物種は、窒素含有種を含む。例示された実施態様において、金属膜は、パージステップにより分離される自己制限式金属及び窒素フェーズを交互に行うＡＬＤによって形成された窒化チタン（TiN）膜を含有する。表VIIの例において、例示的な金属源ガスは、四塩化チタン（TiCl4）を含有し、キャリアガスは窒素（N2）を含有し、窒素源ガスはアンモニア（NH3）を好適に含有する。
【０１１６】
第１サイクルの第一フェーズにおいて、TiCl4が、堆積した高ｋ誘電体のヒドロキシル及び酸素ブリッジ末端に化学吸着する。金属源ガスは、好適には、誘電体表面を飽和させるために、他のプロセスパラメータを与えられた、キャリアフローの十分な割合を含む。チタニウム複合体の単層が誘電体上に残り、該単層はハライド末端テールで自己終結式である。
【０１１７】
好ましくは、リアクターは、金属源ガスをより小さな及び／又はより反応性の種に変換させる触媒を含む。説明された実施態様において、好ましい反応チャンバは、TiCl4をTiCl3+に有利に変換させるチタニウム壁を包含する。より小さな種は、制限されたスペース中に容易に拡散し、サイクル毎により反応性の部位を占め、より容易に活性部位に化学吸着する。従って、触媒がより速い堆積速度を可能にする。当業者は、他の触媒が他の成分に使用可能であることを容易に理解するであろう。
【０１１８】
TiCl4フローを停止し、キャリアガスの継続的フローによりパージを行った後、NH3のパルスが加工物(workpiece)に供給される。アンモニアは、好適には、金属含有単層の表面を飽和させるために、他のプロセスパラメータを与えられたキャリアフローを十分な割合で含む。NH3は、リガンド交換反応中で金属単層のクロライド終結式の表面と容易に反応し、窒化チタン（TiN）の単層を形成する。反応は、先に化学吸着した利用可能な金属クロライド複合体の数によって制限される。アンモニア及びキャリアガスはともに、生成した窒化チタン単層とそれ以上反応しない。さらに、好ましい温度及び圧力パラメータは、アンモニアが金属単層に拡散することを抑制する。
【０１１９】
次のサイクルにおいて、第１フェーズは、窒化チタン単層の表面と容易に反応するTiCl4を導入し、再度クロライド終結式のチタン層を残す。次いで、第二サイクルの第二フェーズは第一サイクルに関する記載と同様である。これらサイクルを、バリアー機能を発揮するに十分な窒化チタンの厚さになるまで繰り返す。好ましくは、約5nmから50nm、より好ましくは約10nmから30nmの金属窒化物が本手法で形成される。
【０１２０】
例示された実施態様において、キャリアガスを、各サイクルの両フェーズの間、一定速度で継続してフローする。しかしながら、交互のガスパルスの間のチャンバの排気によって反応物を除去しうることは理解されるであろう。一つのアレンジメントにおいて、好ましいリアクターは、パルス堆積の間、一定の圧力を維持するためのハードウェア及びソフトウェアを組み込まれている。1988年5月31日に発行されたポサ（Posa）の米国特許第4747367号及び1988年8月2日に発行されたコンガーら（Conger et al.）の米国特許第4761269号の開示が参考文献として本明細書に援用される。
【０１２１】
【表８】
0005079183.tif 000009
上記表VIIIは、キャパシタ誘電体上のコンフォーマルな元素金属層のＡＬＤのパラメータを示す。本プロセスは、バリアー層（表VII参照）の形成後直ちに、又はキャパシタ誘電体上に直接的に行われ得る。プロセスは、酸素源ガスに代えて還元剤を使用する以外は図５及び７のプロセスと同様である。従って、反応物種の１種は、好ましくは、有機又はハライドリガンドとともに金属含有種を包含し、一方で第二反応物種が強力な還元剤を含む。例示された実施態様において、金属膜は、パージ工程によって分離される金属及び還元フェーズを交互に行うＡＬＤによって形成されたタングステン（W）層を含有する。表VIIIの例において、金属源ガスは、タングステンヘキサフルオリド（WF6）を含有し、キャリアガスは窒素ガス（N2）を含有し、還元剤はトリエチルボロン（(CH3CH2)3B）又はTEBを含有する。
【０１２２】
第一サイクルの第一フェーズにおいて、WF6は、堆積した高ｋ誘電体のヒドロキシル及び酸素ブリッジ末端上、又は先に形成されたバリアー層の末端上に化学吸着する。金属源ガスは、好ましくは、誘電体表面を飽和させために、他のプロセスパラメータを与えられたキャリアフローを十分な割合で含む。タングステン複合体の単層が誘電体上に残され、該単層は残ったハライド末端で自己終結式である。
【０１２３】
WF6フローを停止し、キャリアガスの継続的なフローによってパージした後、TEBのパルスを加工物に供給する。TEBは、好ましくは、金属含有単層の表面を飽和するために、他のプロセスパラメータを与えられたキャリアフローを十分な割合で含む。TEBは、金属含有単層のハライド終結式の表面を容易に還元し、タングステン単層を残す。先に化学吸着した利用可能な金属ハライド複合体の数が反応を制限する。TEB及びキャリアガスはともに、生成したタングステン単層とそれ以上反応しない。さらに、好ましい温度及び圧力パラメータは、TEBが金属単層に拡散することを抑制する。
【０１２４】
次のサイクルにおいて、第一フェーズは、タングステン単層の表面と容易に反応するWF6を導入し、再度ハライド終結式のタングステン層を形成する。次いで、第二サイクルの第二フェーズは第一サイクルに関する記載と同様に行う。これらサイクルを、所望の厚さのタングステンが形成されるまで繰り返す。好ましくは、約5nmから50nm、より好ましくは約10nmから30nmのタングステンは、基礎をなすボトム電極及びキャパシタ誘電体層の高表面積を十分に活用するための連続した及びコンフォーマルな(conformal)カバレージを保証する。
【０１２５】
説明された実施態様において、キャリアガスを、各サイクルの両フェーズの間、一定速度で継続してフローする。しかしながら、交互のガスパルスの間のチャンバーの排気によって反応物が除去しうることは理解されるであろう。一つのアレンジメントとして、好ましいリアクターは、パルス堆積の間、一定圧力を維持するためのハードウェア及びソフトウェアを組み込まれている。1988年5月31日に発行されたポサ（Posa）の米国特許第4747367号及び1988年8月2日に発行されたコンガーら（Conger et al.）の米国特許第4761269号の開示が参考文献として本明細書に援用される。
【０１２６】
初期導電薄膜の、好ましくは表VII及び／又は表VIIIのプロセスと同様なプロセスによる、ＡＬＤ形成後に、従来の堆積プロセスが上部電極の残部を形成しうる。ＣＶＤ及びＰＶＤでさえ、さらに100nmから500nmの導電材料の堆積に利用されうる。従来の堆積法は、一般的に初期薄膜を高いステップカバレージでコートしないであろうし、そのために、ボトム電極によって与えられ、高度にコンフォーマルな誘電体及び初期導電薄膜によって拡大された、基礎をなすテクスチャに対して正確に適合(conform)しないであろう。しかしながら、バルク堆積による不完全なステップカバレージは、初期導電薄膜が上部電極の一部によってキャパシタ誘電体の連続的及びコンフォーマルなカバレージを保証することから、静電容量の損失を生じないであろう。
【０１２７】
製造したキャパシタの構造
図9を参照すると、ボトム電極300が、ＨＳＧ層304上に拡がる超薄型で適合した誘電体層302とともに示される。ＤＲＡＭキャパシタの要求に従って、誘電体層が電流漏れ及びその結果としてのデータエラーの過大なリスクを回避するのに必要な最小の厚さで形成される。特に、ボトム電極300をコートする誘電体層302は、使用される材料に依存して、好ましくは約10Åから200Å、より好ましくは約25Åから100Åの厚みを有する。、
同時に、本明細書に開示の方法によって提供される高いステップカバレージは、上端、側壁、凹部及びネック領域表面を含むＨＳＧ層の全表面上に所望の厚さの均一な形成を可能にする。従って、ＨＳＧシリコン層304上の誘電体層302は、構造の任意の点及びプロセスの間の任意の点においてその最大厚さの好ましくは約95％以下、より好ましくは約98％以下の最小厚さを有する。
【０１２８】
全ての利用可能な部位の占有を抑制する化学吸着した複合体の物理的な大きさが原因で、とりわけ吸着した複合体が有機リガンドを含有する場合に、好ましい条件下で、単層のフラクションに十分な材料がサイクル毎に堆積する。表IVの例において、ZrO2は約0.75Å／サイクルで成長し、演算の電流漏れ及びデータエラーを回避するのに適切な厚さの誘電体層を製造するために、好ましくは約30から80サイクル、より好ましくは30から50サイクルが行われる。
【０１２９】
示していないが、次に上部電極層が誘電体層302上に形成され、加工が完成することは、当業者が容易に認識するところであろう。
【０１３０】
図10では、同じ参照数字は同じ部品に対して使用されており、同様なボトム電極300が、ＨＳＧシリコン層304上の同様な適合した(conformal)誘電体層302とともに示される。加えて、バリアー層306が、誘電体302とＨＳＧシリコン表面304との間に形成される。例えば、上記表II及びIIIの例に従って、熱的に成長したシリコン窒化物層が、酸化タンタル誘電体302の下でバリアー層306として役目を果たす。このように、容易に酸化されるＨＳＧシリコン304は酸化から幾分保護される。シリコン窒化物は、有効にキャパシタ誘電体の一部になり、有効な誘電率を低下させるが、下部電極300を酸化から一層よく保護する。
【０１３１】
図11では、ボトム電極300は、ＨＳＧシリコン層304上に適合的に拡がる進行中のナノラミネート誘電体302を概略的に示す。部分的に加工された誘電体スタック302は、好ましくは、約3Åから10Åの第一誘電体下部層(first dielectric sublayer)302a（例えば、5Å TiO2）；約3Åから10Åの第二誘電体下部層（例えば、5Å Ta2O5）；約3Åから10Åの第三誘電体下部層（例えば、5Å TiO2）；などを含む。同様な又は異なる構造のいくつか付加的な層を、漏れのないメモリーセルキャパシタを完成するために加えうることは、理解されるであろう。
【０１３２】
図12では、ＨＳＧシリコン304を含むキャパシタボトム電極300は、図9に関する記載のように、その上に適合する超薄型の高ｋ誘電体302を有する。加えて、図12は、高k誘電体302上に形成された上部電極を示す。上部電極は、有利には、高k誘電体上にＡＬＤによって直接的に形成された初期導電薄膜308を含む。導電薄膜308は表VII及び／又は表VIIIに記載のＡＬＤプロセスによって堆積するので、導電層308はキャパシタ誘電体を適合的にコートし、このようにして高表面キャパシタの十分な上部電極カバレージを保証する。同時に、上部電極の残部310は、ＣＶＤ又はＰＶＤのような従来の方法によって、静電容量を損失することなく形成されうる。
【０１３３】
一例において、キャパシタ誘電体はTa2O5のような揮発性物質を含み、初期導電薄膜308は薄い（例えば、約10nmから30nm）バリアー層を含み、表VIIのプロセスによって形成されるTiNにより例示される。本ケースにおいて、上部電極の残部310は、好ましくは、バリアー機能に有効な厚さを残すためにさらに約100nmの金属窒化物を含む。上部電極の残部310は、好ましくは、その上に堆積した、例えば元素金属のようなより導電性の材料を含む
別の例において、初期導電薄膜308は、表VIIIのプロセスによって形成されたWによって例示される薄い（例えば、約10nmから30nm）元素金属層を含む。本ケースにおいて、上部電極の残部310は、好適には、上部電極に有用な厚みを残すために、さらに約100-500nmの導電性材料及び好ましくは元素金属を含む。
【０１３４】
前述の発明はある好ましい具体例として記載されたものであるが、他の具体例は当業者にとって明白であろう。例えば、プロセスが特定の誘電体材料に対して特別に供給される一方で、当業者はＡＬＤ法が他の材料でキャパシタを形成することに適用されうることを容易に理解するであろう。さらに、メモリーセルキャパシタの特定のプロセスフロー及び構造に関して示されたにもかかわらず、当業者は、本明細書に開示された方法が有用であるであろうスキームの変更を理解するであろう。加えて、本明細書の開示を考慮して、他の組み合わせ、省略、置換及び改良は、当業者にとって理解されるであろう。従って、本発明は、好ましい例の詳述によって制限されることを意図しないし、そのかわりに添付の請求項の参照によって定義される。
【図面の簡単な説明】
【図１】図１は、半球状粒子(HSG)シリコンを組込む、集積されたスタック型(スタッド)キャパシタメモリーセルの概略断面図である。
【図２】図２は、HSGシリコンを組込む、他の集積されたスタック型(円筒型)キャパシタメモリーセルの概略断面図である。
【図３】図３は、HSGシリコンを組込む、集積されたトレンチキャパシタメモリーセルの概略断面図である。
【図４】図４は、ＨＳＧに慣用されている化学気相成長(CVD)で形成された誘電体を組込んだキャパシタの一部の拡大図である。
【図５】図５は、HSGシリコン上にコンフォーマルな誘電体層とともにメモリーセルを形成する方法を一般に例示するフローチャートである。
【図６】図６は、HSGシリコン上にコンフォーマルな三元誘電体材料とともにメモリーセルを形成する方法をより詳しく例示するフローチャートである。
【図７】図７は、本発明の好ましい実施態様に従い、二元誘電体層を堆積するための、例示的ガスフローダイヤグラムである。
【図８】図８は、好ましい実施態様に従い、三元誘電体層を堆積するための、例示的ガスフローダイヤグラムである。
【図９】図９は、HSGシリコン上にコンフォーマルな超薄型の誘電体を含む、メモリーセルキャパシタの部分的な概略断面図である。
【図１０】図１０は、バリアー層およびHSGシリコン上にコンフォーマルな超薄型の誘電体を含む、一部加工されたメモリーセルキャパシタの部分的な概略断面図である。
【図１１】図１１は、HSGシリコン上にナノラミネート誘電体を含む、一部加工されたメモリーセルキャパシタの部分的な概略断面図である。
【図１２】図１２は、コンフォーマルな超薄型の誘電体およびコンフォーマルなバリアー層の両方をその上に含む、HSGシリコンボトム電極を有するメモリーセルキャパシタの部分的な概略断面図である。
【符号の説明】
10：メモリー用セル
11：キャパシタ
12：基板
14：ゲートスタック
16：ドープされた活性な領域
18：コンタクト(contact)
20：絶縁層
22：ボトム電極
24：キャパシタ誘電体層
26：上部電極
28：HSGシリコンマイクロ構造
10a：メモリー用セル
11a：キャパシタ
12：基板
22a：ボトム電極
24a：キャパシタ誘電体層
26a：上部電極
28a：HSGシリコンマイクロ構造
30：メモリー用セル
31：トレンチキャパシタ
32：基板
34：ゲートスタック
36：ドープされた活性な領域
42：ボトム電極
44：キャパシタ誘電体層
46：上部電極
48：HSGシリコン層
50：HSGシリコン層
52：半球状粒子
54：基板
56：誘電体層
60：ネック領域
61：粒子のトップ表面
62：凹角の側面
64：空洞(void)
300：ボトム電極
302：誘電体層
304：HSG層
306：絶縁層
302a：第１誘電体部分層
302b：第２誘電体部分層
302c：第３誘電体部分層
308：初期誘電薄膜
310：上部電極の残部
【図１】
0005079183.tif 000010
【図２】
0005079183.tif 000011
【図３】
0005079183.tif 000012
【図４】
0005079183.tif 000013
【図５】
0005079183.tif 000014
【図６】
0005079183.tif 000015
【図７】
0005079183.tif 000016
【図８】
0005079183.tif 000017
【図９】
0005079183.tif 000018
【図１０】
0005079183.tif 000019
【図１１】
0005079183.tif 000020
【図１２】
0005079183.tif 000021