(57)【特許請求の範囲】
【請求項１】
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には集積回路が形成され、主面上において前記集積回路と電気的に接続する複数の電極と前記複数の電極を覆う保護絶縁膜とが形成され、前記保護絶縁膜に前記複数の電極の各々に達する複数の第１の開口部が形成された半導体ウエハを用意する工程、
（ｂ）前記複数の電極と電気的に接続させるための複数の接触端子と、前記複数の接触端子およびテスタと電気的に接続する回路とを有するプローブカードを用意する工程、
（ｃ）前記複数の第１の開口部の各々に導電性流体を充填する工程、
（ｄ）前記複数の第１の開口部の各々に前記導電性流体が充填された状況下において、前記複数の接触端子の各々を前記複数の第１の開口部内へ挿入して前記導電性流体と接触させ、前記複数の接触端子の各々を対応する前記複数の電極と電気的に接続する工程、
（ｅ）前記複数の接触端子の各々が対応する前記複数の電極と電気的に接続した状況下において、前記集積回路の電気的検査を行う工程、
を含み、
前記複数の第１の開口部の各々は、第２の開口部と、前記第２の開口部の底部の一部から前記電極に達する第３の開口部とから形成されていることを特徴とするプローブ検査方法。
【請求項２】
請求項１記載のプローブ検査方法において、
前記複数の電極の下部には、前記集積回路を形成する配線または半導体素子が形成されていることを特徴とするプローブ検査方法。
【請求項３】
請求項１または請求項２に記載のプローブ検査方法において、
前記テスタは、前記複数の接触端子に各々対応する複数の検知回路を有し、
前記（ｄ）工程および前記（ｅ）工程は、前記半導体ウエハをウエハステージに載置および吸着した状況下で行い、
前記（ｄ）工程は、前記ウエハステージに前記半導体ウエハを吸着した状況下で前記ウエハステージを上昇させることで行い、すべての前記複数の検知回路が各々対応する前記接触端子と前記導電性流体とが接触したことを検知した時点で前記ウエハステージの上昇を停止することを特徴とするプローブ検査方法。
【請求項４】
請求項１〜３のいずれか１項に記載のプローブ検査方法において、
１つの前記チップ領域に対して、前記（ｄ）工程および前記（ｅ）工程を複数回実施することを特徴とするプローブ検査方法。
【請求項５】
請求項１〜４のいずれか１項に記載のプローブ検査方法において、
前記導電性流体は、水銀あるいは導電性インクであることを特徴とするプローブ検査方法。
【請求項６】
請求項１〜５のいずれか１項に記載のプローブ検査方法において、
前記接触端子の各々は、前記（ｄ）工程において前記導電性流体と接触する接触針と、前記接触針に弾性を供給する弾性体と、前記接触針および前記弾性体を保持する保持部材とから形成されていることを特徴とするプローブ検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プローブ検査技術に関し、特に、電極パッドにプローブカードの探針を押し当てて半導体ウエハ上に形成された集積回路を検査する工程に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体集積回路装置の検査技術としてプローブ検査がある。このプローブ検査は、所定の機能どおりに動作するか否かを確認する機能テストや、ＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するテスト等を含む。プローブ検査においては、ウエハ出荷対応（品質の差別化）、ＫＧＤ（Known Good Die）対応（ＭＣＰ（Multi-Chip Package）の歩留り向上）、およびトータルコスト低減などの要求から、ウエハ状態でプローブ検査を行う技術が用いられている。
【０００３】
（社）日本半導体製造装置協会編「半導体製造装置用語辞典」、第６版、日刊工業新聞社、２００６年９月２７日、ｐ．３２２−３７０（非特許文献１）は、プローブ検査工程の概略およびプローブ検査工程で用いられる種々の部材について開示している。
【非特許文献１】（社）日本半導体製造装置協会編「半導体製造装置用語辞典」、第６版、日刊工業新聞社、２００６年９月２７日、ｐ．３２２−３７０
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、半導体集積回路装置の多機能化が進行し、１個の半導体チップ（以下、単にチップと記す）に複数の回路を作りこむことが進められている。また、半導体集積回路装置の製造コストを低減するために、半導体素子および配線を微細化して、半導体チップ（以下、単にチップと記す）の面積を小さくし、半導体ウエハ（以下、単にウエハと記す）１枚当たりの取得チップ数を増加することが進められている。そのため、テストパッド（ボンディングパッド）数が増加するだけでなく、テストパッドの配置が狭ピッチ化し、テストパッド１個当たりの面積も縮小されてきている。このような状況下において、カンチレバー状をはじめとする種々の探針を有するプローブカードを用いてプローブ検査を行うには、以下のような課題が存在することを本発明者は見出した。
【０００５】
すなわち、テストパッドに探針が接触したことにより、テストパッドの表面には、探針が接触した痕、いわゆるプローブ痕が残る。このプローブ痕が存在することにより、後にチップ実装用のボンディングワイヤをそのテストパッドへ接続した際に、ボンディングワイヤとテストパッドとの間に空隙が生じてしまい、ボンディングワイヤが接続不良となってしまうことが懸念される。
【０００６】
また、カンチレバー状の探針は、テストパッドと接触した後で、接触した状態でテストパッドの表面で先端を所定量滑らせること（以降、オーバードライブと記す）で、テストパッドの表面の自然酸化膜を破り、テストパッドと確実に電気的に接続させることが求められる。しかしながら、テストパッド自体が小面積化したことにより、オーバードライブした探針の先端がテストパッドの周囲の表面保護膜に引っ掛かり、引っ掛かった表面保護膜を破損したり剥離したりしてしまう不具合が懸念される。パッドの膜厚自体が薄い場合には、オーバードライブにより探針がパッドを突き破ってしまうことも懸念される。
【０００７】
また、探針がテストパッドに接触したことによる針圧は、テストパッドだけでなく探針が設けられたプローブカードにも負荷となって作用する。テストパッド数の増加に伴って探針の数も増加（多ピン化）するが、個々の探針からの針圧の総和は、このような多ピン化の進行に伴って増大する。この個々の探針からの針圧の総和がプローブカードに負荷となって作用するため、針圧の総和が増大することによってプローブカードに作用する負荷が増大し、プローブカードに反りが生じてしまう不具合が懸念される。プローブカードに反りが生じてしまった場合には、その後のプローブ検査工程において、探針の先端とテストパッドとの位置合わせが困難になってしまうことが懸念される。また、同様の針圧は、ウエハが載置されたウエハステージにも作用することから、ウエハステージに対しては、その針圧に耐え得る剛性と、針圧に対抗してウエハステージを上昇させるための十分なトルクが求められることになる。
【０００８】
本発明の目的は、探針を有するプローブカードを用いてプローブ検査を行う際に、テストパッドの表面にプローブ痕が残ってしまうことを防止できる技術を提供することにある。
【０００９】
また、本発明の他の目的は、探針を有するプローブカードを用いてプローブ検査を行う際に、テストパッドおよびテストパッドの周囲の表面保護膜を破損したり剥離したりしてしまう不具合を防ぐことのできる技術を提供することにある。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明によるプローブ検査方法は、
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には集積回路が形成され、主面上において前記集積回路と電気的に接続する複数の電極と前記複数の電極を覆う保護絶縁膜とが形成され、前記保護絶縁膜に前記複数の電極の各々に達する複数の第１の開口部が形成された半導体ウエハを用意する工程、
（ｂ）前記複数の電極と電気的に接続させるための複数の接触端子と、前記複数の接触端子およびテスタと電気的に接続する回路とを有するプローブカードを用意する工程、
（ｃ）前記複数の第１の開口部の各々に導電性流体を充填する工程、
（ｄ）前記複数の第１の開口部の各々に前記導電性流体が注入された状況下において、前記複数の接触端子の各々を前記複数の第１の開口部内へ挿入して前記導電性流体と接触させ、前記複数の接触端子の各々を対応する前記複数の電極と電気的に接続する工程、
（ｅ）前記複数の接触端子の各々が対応する前記複数の電極と電気的に接続した状況下において、前記集積回路の電気的検査を行う工程、
を含む。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１３】
（１）探針を有するプローブカードを用いてプローブ検査を行う際に、探針とテストパッドとが直接接触することを防止できるので、テストパッドの表面にプローブ痕が残ってしまうことを防止することができる。
【００１４】
（２）探針を有するプローブカードを用いてプローブ検査を行う際に、探針とテストパッドとが直接接触することを防止できるので、テストパッドおよびテストパッドの周囲の表面保護膜を破損したり剥離したりしてしまう不具合を防ぐことができる。
【００１５】
（３）探針を有するプローブカードを用いてプローブ検査を行う際に、探針とテストパッドとが直接接触することを防止できるので、個々の探針からの針圧の総和が負荷となってプローブカードに作用することを防止できる。従って、プローブカードに反りが生じてしまうことを防止できる。
【発明を実施するための最良の形態】
【００１６】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００１７】
プローブ針、探針または単に針とは、その先端が伝統的なプローブ針状のものの他、先端が細くなった針状の接触端子、先端がピラミッド形状の接触端子、その他の形状のバンプ電極などを含むものとする。
【００１８】
プローブ検査とは、ウエハ工程が完了したウエハに対してプローバを用いて行われる電気的試験であって、チップ領域の主面上に形成された電極に上記プローブ針の先端を当てて半導体集積回路の電気的検査を行うことをいい、所定の機能通りに動作するか否かを確認する機能テストやＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するものである。各チップに分割してから（またはパッケージング完了後）行われる選別テスト（最終テスト）とは区別される。
【００１９】
テスタ（Test System）とは、半導体集積回路を電気的に検査するものであり、所定の電圧および基準となるタイミング等の信号を発生するものをいう。また、プローブ針がチップ領域の主面上に形成された電極に接触したことを抵抗値測定により検出する検出回路を備え、その検出回路はダイオードが組み込まれることにより、逆方向電流の発生を防止している。
【００２０】
テストヘッドとは、テスタと電気的に接続し、テスタより送信された電圧および信号を受け、電圧および詳細なタイミング等の信号を半導体集積回路に対して発生し、ポゴピンなどを介して後述するプローブカードへ信号を送るものをいう。
【００２１】
ＯＳＣ（Oscillator System Clock）回路とは、ＣＰＵ（Central Processing Unit）および周辺機能を動作させるための基準クロックを発生するシステムクロック発生回路をいう。デバイスにシステムクロックを入力すると、デバイス内で数１０ビットのカウンターで分周し、分周されたクロックは、内蔵周辺モジュールの内部クロックとなる。
【００２２】
Ｘ’ｔａｌ回路とは、主に時計用タイマーのクロック発生回路をいう。デバイスに時計用タイマークロック（たとえば、３２．７６８ｋＨｚおよび３８．４ｋＨｚ）が入力されると、デバイス内で数ビットのカウンターで分周し、分周されたクロックは、タイマーの時計用タイムベース動作に使用するクロックとなる。
【００２３】
バイパス回路とは、電源ノイズの除去を行う回路をいい、電解コンデンサおよびセラミックコンデンサにより高周波ノイズおよび低周波ノイズの除去を行う。
【００２４】
ＡＤ／ＤＡ回路とは、アナログ信号をデジタル信号に変換し、デジタル信号をアナログ信号に変換する回路をいう。
【００２５】
コンタクトリングとは、ポゴピンなどを介して後述するプローブカードと電気的に接続し、テストヘッドより送られてきた信号をプローブカードへ送るものをいう。
【００２６】
プローブカードとは、ポゴピンなどを介してコンタクトリングと電気的に接続し、検査対象となるウエハと接触するプローブ針および多層配線基板などを有する構造体であり、コンタクトリングより送られてきた信号を対象となるウエハへ送るものをいう。また、ＯＳＣ回路、Ｘ’ｔａｌ回路、バイパス回路およびＡＤ／ＤＡ回路等が設けられ、テスタでは発生できない信号を生成し、その信号を検査対象となるウエハへ送る場合もある。
【００２７】
プローバとは、コンタクトリング、プローブカードおよび検査対象となるウエハを載せるウエハステージを含む試料支持系を有する検査装置をいう。
【００２８】
ポゴピン（POGO pin）とは、接触ピン（プランジャ（接触針））をばね（コイルスプリング）の弾性力で電極（端子）に押し当てることにより、その電極への電気的接続を行うようにした接触針をいい、金属製の管内に配置されたばねが金属ボールを介して接触ピンへ弾性力を伝える構成となっている。
【００２９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００３０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００３１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
【００３２】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００３３】
また、材料等について言及するときは、特にそうでない旨を明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
【００３４】
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３５】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【００３６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００３７】
（実施の形態１）
図１は、本実施の形態におけるプローブ検査工程で用いるテスタ１および治具の構成と、テスト信号の流れとを示す説明図である。図１に示すように、その治具は、テストヘッド２、コンタクトリング４、プローブカード５およびウエハステージ６などから形成されており、プローブカード５およびウエハステージ６はプローバ７内に収容されている。また、コンタクトリング４は、テストヘッド２に含まれている。
【００３８】
内部に種々の回路が設けられたテストヘッド２は、テスタ１と電気的に接続している。
【００３９】
コンタクトリング４には、その内部に設けられた回路と電気的に接続する複数のポゴピン１１が設けられている。コンタクトリング４内の回路は、テストヘッド２内の回路およびテスタ１と電気的に接続している。また、ポゴピン１１の先端はプローバ７内のプローブカード５側に向けられている。また、複数のポゴピン１１の先端が、プローブカード５に設けられたコネクトパッドと接続することにより、コンタクトリング４とプローブカード５とを電気的に接続することができる。
【００４０】
プローブカード５には、ウエハステージ６上に載置された検査対象となるウエハ１４と対向するように複数のプローブ針（接触端子）１５が設けられている。これら複数のプローブ針１５は、プローブカード５に含まれる所定の回路を介してコンタクトリング４と電気的に接続している。ウエハ１４は、その主面が複数のチップ領域に区画され、各チップ領域には、半導体集積回路およびその半導体集積回路と電気的に接続する複数のパッドが形成されている。ウエハステージ６は、ウエハ１４を吸着および固定し、ステージベースＳＴＢ上に設けられたＸステージＸＳＧ、ＹステージＹＳＧおよびＺステージＺＳＧによって水平方向および高さ方向の動作を行う。ＺステージＺＳＧの動作によってウエハステージ６が上昇し、複数のプローブ針１５がそれらパッドと接触することにより、テスタ１、テストヘッド２、コンタクトリング４、プローブカード５およびウエハ１４内に形成された半導体集積回路が電気的に接続し、その半導体集積回路に検査信号を送ることによってプローブ検査を行うことができる。
【００４１】
図２は上記プローブカード５の平面図であり、図３は図２中のＡ−Ａ線に沿った断面を示したものである。また、図４は、プローブカード５を形成する配線基板１８の平面図である。
【００４２】
図２〜図４に示すように、配線基板１８の主面には、たとえば外周からコネクトパッド１７が配置された外周パッド領域２０、配線基板１８の裏面に取り付けられたプローブ針１５と電気的に接続するパッド２１が配置された内周パッド領域２２、および電子部品が搭載される電子部品搭載領域２３が設けられている。コネクトパッド１７とパッド２１とは、配線基板１８の内部に設けられた配線を介して所定のもの同士が電気的に接続されている。
【００４３】
本実施の形態において、プローブカード５には、ＯＳＣ回路、Ｘ’ｔａｌ回路、バイパス回路およびＡＤ／ＤＡ回路等の検査用回路が設けられている。これら検査用回路は、配線基板１８の上面（主面）に取り付けられたリレー２６、２７、コンデンサ２８、水晶発振子２９、およびＩＣ３０などの電子部品と、これら電子部品と電気的に接続された配線基板１８の内部に設けられた配線等から形成されている。
【００４４】
リレー２６、２７は、電子部品搭載領域２３の外周に沿って１列で配列されている。また、リレー２６、２７として、検査用回路を形成する上で必要な特性を満たすもののうち外形寸法が可能な限り小さいものを選択することにより、リレー２６、２７の密集を避けることができるようになるので、リレー２６、２７から発生する熱を逃がしやすくすることができる。すなわち、温度上昇によるリレー２６、２７の動作不良を防ぐことが可能となる。また、リレー２６、２７から発生した熱を逃がしやすくできることにより、リレー２６、２７を含む電子部品にかかる熱的負荷を低減できるので、それら電子部品を長寿命化することが可能となる。
【００４５】
上記検査用回路がプローブカード５より上部の部材に設けられている場合には、ウエハ１４に形成された半導体集積回路の微細化および回路動作の高速化に伴って以下のような不具合の発生が懸念される。すなわち、ＯＳＣ回路およびＸ’ｔａｌ回路のようなクロック発生器の近くを、たとえばテストヘッド２より送られてきた信号が通過すると、クロストーク等に起因するノイズが発生し、正常なクロック（信号波形）を発生できなくなる。ノイズの混じった信号を受信した検査対象の半導体集積回路については、誤動作を起こすことが懸念され、正確なプローブ検査を行えなくなる不具合が懸念される。このような理由から、上記の検査用回路は検査対象のウエハ１４にできるだけ近い位置、すなわちプローブカード５に設けることが好ましい。
【００４６】
図５は、複数のチップ３１が区画されたウエハ１４の平面図である。なお、本実施の形態のプローブ検査は、これら複数のチップ３１が区画されたウエハ１４に対して行うものである。また、図６は、そのチップ３１の平面と、その一部を拡大したものを図示している。このチップ３１は、たとえば単結晶シリコン基板からなる。また、チップ３１の主面の周辺部には、チップ３１内に形成されている半導体集積回路と電気的に接続する多数のパッド（電極）３２が配置されている。
【００４７】
また、上記チップ３１は、ウエハ１４の主面に区画された多数のチップ領域に半導体製造技術を使って種々の半導体集積回路や入出力端子（パッド３２）を形成した後、ウエハ１４をダイシングしてチップ領域を個片化することにより製造することができる。また、本実施の形態において、上記プローブ検査は、ウエハ１４をダイシングする前に各チップ領域に対して実施するものである。なお、以後プローブ検査（パッド３２とプローブ針１５とが接触する工程）を説明する際に、特に明記しない場合には、チップ３１はウエハ１４をダイシングする前の各チップ領域を示すものとする。
【００４８】
図７および図８は、チップ３１におけるパッド３２付近の要部断面を示したものである。
【００４９】
パッド３２上の開口部（第１の開口部）は、チップ３１の表面に開口する開口部（第２の開口部）３３と、開口部３３の底部の一部で開口し、パッド３２に達する開口部（第３の開口部）３４とからなり、開口部３３は、開口部３４に比べて大きな平面サイズを有している。パッド３２は、チップ３１の四辺に沿って配列されていることから、相対的に平面でチップ３１の内側の方向では、パッド３２が配置されておらず、平面サイズの大きな開口部３３を形成することができる。
【００５０】
ここで、図９〜図１１は、これら開口部３３、３４の種々の平面パターンを示したものである。このような構造の開口部３３、３４は、たとえばフォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとしてパッド３２上の表面保護膜３５をエッチングすることで開口部３３のパターンを形成した後に、新たにフォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとして開口部３３下の表面保護膜（保護絶縁膜）３５をエッチングすることで開口部３４のパターンを形成することで実現できる。なお、表面保護膜３５は、酸化シリコン膜、窒化シリコン膜あるいはこれらの積層膜等から形成されている。
【００５１】
本実施の形態では、上記のような開口部３３、３４にのみ所定量の導電性流体３６を充填した状況下でプローブ検査を実施する。その導電性流体３６としては、プローブ検査後にウエハ１４の洗浄によりから除去できるものが好ましく、水銀あるいは導電性インク等を例示することができる。
【００５２】
本実施の形態のプローブ検査は、開口部３３、３４に導電性流体３６が充填された状況下において、プローブ針１５の先端をその導電性流体３６と接触させて、パッド３２とプローブ針１５との電気的導通を取ることで実施する。前述のように、開口部３３は、開口部３４より大きな平面サイズで形成されており、開口部３３の平面パターン次第では、開口部３３、３４に導電性流体３６を充填することで、パッド３２が小型化している場合でも、パッド３２の平面サイズを擬似的に大型化することができる。それにより、パッド３２が小型化している場合でも、プローブ針１５とパッド３２とを電気的に接触させやすくすることができる。
【００５３】
開口部３３の平面パターンとしては、開口部３４の平面パターンをそのままチップ３１の平面内側方向へ拡大したパターン（図９参照）、および開口部３４の平面パターンをチップ３１の平面内側方向へ拡大し、さらにパッド３２の配列方向へも拡大したパターン（図１０参照）等を例示できる。また、特定の開口部３３の平面パターンについては、チップ３１の主面上の特定位置まで長く引き回してもよい（図１１参照）。その理由については後述する。
【００５４】
前述したように、パッド３２が特に平面サイズで小型化している場合には、図１０に示したように、開口部３３の平面パターンをパッド３２の配列方向へも拡大することで、パッド３２の平面サイズを擬似的に可能な限り大型化することができる。しかしながら、隣接するパッド３２の間隔が近接している場合には、開口部３３の平面パターンをパッド３２の配列方向へも拡大することが困難となる場合がある。そのような場合には、図１１に示したように、チップ３１の主面上の所望の位置まで開口部３３の平面パターンを引き回すことができるので、チップ３１の主面上の所望の位置にて所望のサイズで開口部３３を設けることが可能となる。また、チップ３１の主面上の所望の位置にて所望のサイズで開口部３３を設けることが可能となることから、パッド３２の多ピン化が進んだ場合でも、プローブカード５においては、余裕を持ってプローブ針１５の針立てを行うことが可能となる。
【００５５】
本実施の形態では、プローブ針１５の先端が導電性流体３６に接触した時点で、パッド３２と電気的に接続されたチップ３１内の半導体集積回路とプローブ針１５とが電気的に導通し、プローブ針１５の抵抗値に顕著な変化が現れる。テスタ１内には、プローブ針１５の各々に対応する検知回路が個別に設けられており、このプローブ針１５の抵抗値の変化をその検知回路により監視することにより、プローブ針１５の先端と導電性流体３６との接触を検出できるようになる。すなわち、テスタ１がすべてのプローブ針１５の先端と導電性流体３６との接触を検出した時点で、ウエハ１４を搭載したウエハステージ６の上昇を停止することにより、プローブ針１５の先端がパッド３２もしくは開口部３３下の表面保護膜３５と接触してしまうことを防止できるようになる。その結果、プローブ検査後において、パッド３２の表面にプローブ針１５によるプローブ痕が残ってしまうことを防ぐことができる。すなわち、後の工程でパッド３２に接続するチップ３１実装用のボンディングワイヤが接続不良を起こしてしまうことを防ぐことができる。
【００５６】
特に、１つのパッド３２に対し、目的別にプローブ針１５を複数回電気的に接触させて複数回の検査を実施する場合には、プローブ針１５が直接パッド３２と接触させてしまうと、パッド３２に与えるダメージの増加が懸念されるが、プローブ針１５とパッド３２とが直接接触しない本実施の形態によれば、そのような不具合を防ぐことができる。
【００５７】
また、本実施の形態によれば、プローブ針１５の先端とパッド３２とを接触させることなくプローブ検査を実施できるようになるので、プローブ針１５のオーバードライブが不要となる。その結果、プローブ針１５が接触することによるパッド３２の破損を防止できるようになる。さらに、プローブ針１５の先端は、平面サイズの大きな開口部３３で導電性流体３６と接触するので、プローブ針１５の先端が開口部３３の側壁に引っ掛かってしまうことを防止できる。すなわち、プローブ針１５の先端が開口部３３の側壁に引っ掛かってしまうことによる表面保護膜３５の剥離を防止できるようになる。
【００５８】
また、本実施の形態によれば、プローブ針１５の先端とパッド３２とは直接接触しないので、プローブ針１５の先端にオーバードライブに起因するパッド３２の削り屑が付着してしまうことを防止できる。このようなパッド３２の削り屑は、プローブ針１５の先端での導通不良の原因となることから、定期的にクリーニングによる除去が必要となるが、本実施の形態によれば、そのクリーニング自体を省略することができる。
【００５９】
ところで、本実施の形態のプローブ検査時には、プローブ針１５の先端は、パッド３２とは直接接触せずに導電性流体３６と接触することでパッド３２と電気的に接続することから、プローブ針１５の先端と導電性流体３６との接触位置は、開口部３３内のどこであってもよいが、好ましくは開口部３３のうち下部に開口部３４が開口していない位置がよい。これは、プローブカード５とウエハ１４とを近づけた際に、万が一、プローブ針１５の先端がパッド３２と接触してしまうことを避けるためである。また、プローブカード５に設けるプローブ針は、図７〜図９に示したようなカンチレバー状のプローブ針１５の代わりに、図１２に示すようなポゴピン状のプローブ針（接触端子）１５Ａとしてもよい。図１２に示すポゴピン状のプローブ針１５Ａは、金属製の管（保持部材）ＴＵＢ内に配置されたばね（弾性体）ＳＰＲが金属ボールＭＢＬを介して接触ピン（接触針）ＰＬＧへ弾性力を伝える構成となっており、万が一、接触ピンＰＬＧがパッド３２と接触してしまった場合でも、接触時の衝撃をばねＳＰＲが吸収し、パッド３２へのダメージを防ぐことを可能としている。
【００６０】
また、本実施の形態のプローブ検査時には、プローブ針１５の先端とパッド３２とは直接接触しないことから、パッド３２の下部に設けられた配線および半導体素子にダメージを与えてしまうことを防止できる。すなわち、図７および図８に示すように、チップ３１を形成する半導体基板４１（ウエハ１４）の主面（素子形成面）において、パッド３２の下部に半導体素子となるｐ型半導体領域４２、ｎ型半導体領域４３および配線４４、４５を形成することが可能となる。
【００６１】
ところで、パッド３２が増加した場合には、プローブ針１５も多ピン化することになる。プローブ針１５がパッド３２に直接接触する場合には、プローブ針１５による針圧がパッド３２だけでなくプローブ針１５が設けられたプローブカード５にも負荷となって作用する。そのため、個々のプローブ針１５からの針圧の総和は、このような多ピン化の進行に伴って増大することになる。このような場合には、この個々のプローブ針１５からの針圧の総和がプローブカード５に負荷となって作用するため、針圧の総和が増大することによってプローブカード５に作用する負荷が増大し、プローブカード５に反りが生じてしまう不具合が懸念される。プローブカード５に反りが生じてしまった場合には、その後のプローブ検査工程において、プローブ針１５の先端とパッド３２との位置合わせが困難になってしまうことが懸念される。また、同様の針圧は、ウエハ１４が載置されたウエハステージ６にも作用することから、ウエハステージ６に対しては、その針圧に耐え得る剛性が求められ、ウエハステージ６を上昇させるＺステージＺＳＧは対しては、針圧に対抗してウエハステージ６を上昇させるための十分なトルクが求められることになる。
【００６２】
一方、本実施の形態によれば、前述したように、プローブ針１５の先端は、パッド３２とは直接接触せず、導電性流体３６と接触するので、プローブ検査時におけるプローブ針１５による針圧が発生しない、もしくはそれに近い状態となる。そのため、プローブ針１５の多ピン化が進んだ場合でも、プローブカード５にはプローブ針１５からの負荷が作用しなくなるので、プローブカード５の反りを防止できるようになる。また、ウエハステージ６については、プローブ針１５からの針圧に耐え得る剛性は不要とすることができるので、ウエハステージ６の構造設計を容易にすることができる。さらに、ＺステージＺＳＧについても、針圧に対抗してウエハステージ６を上昇させるためのトルクは不要とすることができるので、ＺステージＺＳＧ構造設計についても容易にすることができる。
【００６３】
なお、プローブ針１５が導電性流体３６と接触しても、プローブ針１５とパッド３２との電気的導通が取れない場合には、パッド３２の表面に自然酸化膜が形成されていることが考えられる。そのような場合には、プローブ検査を実施する前に、予めアルミニウム酸化物を溶かす溶剤を用いたウエハ１４の処理で、パッド３２の表面に形成されてしまった自然酸化膜を除去する工程を加えてもよい。
【００６４】
（実施の形態２）
前記実施の形態１にて、図１に示したプローブ検査工程で用いる治具においては、コンタクトリング４とプローブカード５とが、複数のポゴピン１１を介して接続されている。
【００６５】
ところで、ポゴピン１１の本数は、たとえばプローブカード５に設けられたプローブ針１５の数に対応するものである。プローブ針１５の多ピン化に伴ってポゴピン１１の本数が増えるに従って、ポゴピン１１からプローブカード５に作用する負荷が増加することになり、プローブカード５がポゴピン１１からの負荷によって反ってしまったり破損してしまったりする不具合が懸念される。
【００６６】
そこで、本実施の形態２では、プローブカード５において、複数のポゴピン１１を前記実施の形態１で説明した導電性流体３６（図７および図８参照）と同様の導電性流体で受けることを例示する。
【００６７】
すなわち、図１３および図１４に示すように、プローブカード５の上面に、複数のポゴピン１１の各々に対応するカップ状の受け部５Ａを複数設け、受け部５Ａ内に所定量の導電性流体５Ｂを充填する。ポゴピン１１は、プローブカード５と電気的に接続する時に、導電性流体５Ｂとのみ接触し、カップ５Ａとは接触しないようにする。それにより、ポゴピン１１（コンタクトリング４）とプローブカード５とは、電気的に接続しつつも、ポゴピン１１からの負荷がプローブカード５には加わらないようにすることができる。その結果、プローブカード５がポゴピン１１からの負荷によって反ってしまったり破損してしまったりする不具合を防ぐことが可能となる。
【産業上の利用可能性】
【００６８】
本発明のプローブ検査方法は、プローブ針をチップ表面のパッドに接触させて行うプローブ検査工程に適用することができる。
【図面の簡単な説明】
【００６９】
【図１】本発明の一実施の形態であるプローブ検査工程で用いるテスタおよび治具の構成を示す説明図である。
【図２】図１中に示したプローブカードの平面図である。
【図３】図２中のＡ−Ａ線に沿った断面図である。
【図４】図１中に示したプローブカードを形成する配線基板の平面図である。
【図５】本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップ領域が形成された半導体ウエハの平面図である。
【図６】本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップの平面図である。
【図７】本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップの要部断面図である。
【図８】本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップの要部断面図である。
【図９】本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップの要部平面図である。
【図１０】本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップの要部平面図である。
【図１１】本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップの要部平面図である。
【図１２】本発明の一実施の形態であるプローブカードに設けられたポゴピン状のプローブ針の一例を示す断面図である。
【図１３】本発明の一実施の形態であるプローブ検査工程で用いる治具におけるコンタクトリングとプローブカードとの接続状態を説明する要部断面図である。
【図１４】本発明の一実施の形態であるプローブ検査工程で用いる治具におけるコンタクトリングとプローブカードとの接続部を示す要部断面図である。
【符号の説明】
【００７０】
１  テスタ
２  テストヘッド
４  コンタクトリング
５  プローブカード
５Ａ  受け部
５Ｂ  導電性流体
６  ウエハステージ
７  プローバ
１１  ポゴピン
１４  ウエハ
１５、１５Ａ  プローブ針（接触端子）
１８  配線基板
２０  外周パッド領域
２１  パッド
２２  内周パッド領域
２３  電子部品搭載領域
２６、２７  リレー
２８  コンデンサ
２９  水晶発振子
３０  ＩＣ
３１  チップ
３２  パッド（電極）
３３  開口部（第２の開口部）
３４  開口部（第３の開口部）
３５  表面保護膜（保護絶縁膜）
３６  導電性流体
４１  半導体基板
４２  ｐ型半導体領域
４３  ｎ型半導体領域
４４、４５  配線
ＭＢＬ  金属ボール
ＰＬＧ  接触ピン（接触針）
ＳＰＲ  ばね（弾性体）
ＳＴＢ  ステージベース
ＴＵＢ  管（保持部材）
ＸＳＧ  Ｘステージ
ＹＳＧ  Ｙステージ
ＺＳＧ  Ｚステージ
【図１】
0004850872.tif 000002
【図２】
0004850872.tif 000003
【図３】
0004850872.tif 000004
【図４】
0004850872.tif 000005
【図５】
0004850872.tif 000006
【図６】
0004850872.tif 000007
【図７】
0004850872.tif 000008
【図８】
0004850872.tif 000009
【図９】
0004850872.tif 000010
【図１０】
0004850872.tif 000011
【図１１】
0004850872.tif 000012
【図１２】
0004850872.tif 000013
【図１３】
0004850872.tif 000014
【図１４】
0004850872.tif 000015