(57)【特許請求の範囲】
【請求項１】
入力電圧と温度の検出を行い、該検出結果を示す検出信号を生成して出力する検出回路において、
１つの反転入力端及び２つの非反転入力端を有し、反転入力端に所定の基準電圧が、一方の非反転入力端に前記入力電圧に比例した入力検出電圧が、他方の非反転入力端に前記温度に応じた温度検出電圧がそれぞれ入力されるコンパレータを備え、
該コンパレータは、前記温度が所定値を超えると、前記入力電圧が入力された時点で、温度が高いことを示す前記検出信号を生成して出力することを特徴とする検出回路。
【請求項２】
前記コンパレータは、
制御電極が前記反転入力端をなす第１の入力トランジスタと、
制御電極が前記一方の非反転入力端をなす第２の入力トランジスタと、
制御電極が前記他方の非反転入力端をなす第３の入力トランジスタと、
前記第１から第３の各入力トランジスタに所定の定電流を供給する定電流源と、
前記第１から第３の各入力トランジスタの負荷をなすカレントミラー回路と、
で構成された差動増幅回路を備え、
前記カレントミラー回路は、前記第１の入力トランジスタに流れた電流に比例した電流が前記第２及び第３の各入力トランジスタにそれぞれ流れるようにし、前記第２及び第３の各入力トランジスタと前記カレントミラー回路との接続部が前記差動増幅回路の出力端をなすことを特徴とする請求項１記載の検出回路。
【請求項３】
入力電圧と温度の検出を行い、該検出結果を示す検出信号を生成して出力する検出回路において、
１つの非反転入力端及び２つの反転入力端を有し、非反転入力端に所定の基準電圧が、一方の反転入力端に前記入力電圧に比例した入力検出電圧が、他方の反転入力端に前記温度に応じた温度検出電圧がそれぞれ入力されるコンパレータを備え、
該コンパレータは、前記温度が所定値を超えると、前記入力電圧が入力された時点で、温度が高いことを示す前記検出信号を生成して出力することを特徴とする検出回路。
【請求項４】
前記コンパレータは、
制御電極が前記非反転入力端をなす第１の入力トランジスタと、
制御電極が前記一方の反転入力端をなす第２の入力トランジスタと、
制御電極が前記他方の反転入力端をなす第３の入力トランジスタと、
前記第１から第３の各入力トランジスタに所定の定電流を供給する定電流源と、
前記第１から第３の各入力トランジスタの負荷をなすカレントミラー回路と、
で構成された差動増幅回路を備え、
前記カレントミラー回路は、前記第１及び第２の各入力トランジスタに流れた各電流の和に比例した電流が前記第１の入力トランジスタに流れるようにし、前記第１の入力トランジスタと前記カレントミラー回路との接続部が前記差動増幅回路の出力端をなすことを特徴とする請求項３記載の検出回路。
【請求項５】
前記入力電圧を所定の分圧比で分圧して前記入力検出電圧を生成し出力する入力検出電圧生成回路と、
前記温度の検出を行い、該検出した温度に応じた電圧である前記温度検出電圧を生成して出力する温度検出電圧生成回路と、
を備えることを特徴とする請求項１、２、３又は４記載の検出回路。
【請求項６】
前記温度検出電圧生成回路は、
所定の定電流を生成して出力する定電流源と、
該定電流源から定電流の供給を受けるバイポーラダイオードと、
で構成され、
前記バイポーラダイオードの順方向電圧が前記温度検出電圧をなすことを特徴とする請求項５記載の検出回路。
【請求項７】
入力電圧と温度の検出を行い、該検出結果を示す検出信号を生成して出力する検出回路を備えると共に、該検出信号に応じて作動する、所定の機能を有した少なくとも１つ以上の機能回路を備えた電子機器において、
前記検出回路は、
１つの反転入力端及び２つの非反転入力端を有し、反転入力端に所定の基準電圧が、一方の非反転入力端に前記入力電圧に比例した入力検出電圧が、他方の非反転入力端に前記温度に応じた温度検出電圧がそれぞれ入力されるコンパレータを備え、
該コンパレータは、前記温度が所定値を超えると、前記入力電圧が入力された時点で、温度が高いことを示す前記検出信号を生成して出力することを特徴とする電子機器。
【請求項８】
前記コンパレータは、
制御電極が前記反転入力端をなす第１の入力トランジスタと、
制御電極が前記一方の非反転入力端をなす第２の入力トランジスタと、
制御電極が前記他方の非反転入力端をなす第３の入力トランジスタと、
前記第１から第３の各入力トランジスタに所定の定電流を供給する定電流源と、
前記第１から第３の各入力トランジスタの負荷をなすカレントミラー回路と、
で構成された差動増幅回路を備え、
前記カレントミラー回路は、前記第１の入力トランジスタに流れた電流に比例した電流が前記第２及び第３の各入力トランジスタにそれぞれ流れるようにし、前記第２及び第３の各入力トランジスタと前記カレントミラー回路との接続部が前記差動増幅回路の出力端をなすことを特徴とする請求項７記載の電子機器。
【請求項９】
入力電圧と温度の検出を行い、該検出結果を示す検出信号を生成して出力する検出回路を備えると共に、該検出信号に応じて作動する、所定の機能を有した少なくとも１つ以上の機能回路を備えた電子機器において、
前記検出回路は、
１つの非反転入力端及び２つの反転入力端を有し、非反転入力端に所定の基準電圧が、一方の反転入力端に前記入力電圧に比例した入力検出電圧が、他方の反転入力端に前記温度に応じた温度検出電圧がそれぞれ入力されるコンパレータを備え、
該コンパレータは、前記温度が所定値を超えると、前記入力電圧が入力された時点で、温度が高いことを示す前記検出信号を生成して出力することを特徴とする電子機器。
【請求項１０】
前記コンパレータは、
制御電極が前記非反転入力端をなす第１の入力トランジスタと、
制御電極が前記一方の反転入力端をなす第２の入力トランジスタと、
制御電極が前記他方の反転入力端をなす第３の入力トランジスタと、
前記第１から第３の各入力トランジスタに所定の定電流を供給する定電流源と、
前記第１から第３の各入力トランジスタの負荷をなすカレントミラー回路と、
で構成された差動増幅回路を備え、
前記カレントミラー回路は、前記第１及び第２の各入力トランジスタに流れた各電流の和に比例した電流が前記第１の入力トランジスタに流れるようにし、前記第１の入力トランジスタと前記カレントミラー回路との接続部が前記差動増幅回路の出力端をなすことを特徴とする請求項９記載の電子機器。
【請求項１１】
前記検出回路は、
前記入力電圧を所定の分圧比で分圧して前記入力検出電圧を生成し出力する入力検出電圧生成回路と、
前記温度の検出を行い、該検出した温度に応じた電圧である前記温度検出電圧を生成して出力する温度検出電圧生成回路と、
を備えることを特徴とする請求項７、８、９又は１０記載の電子機器。
【請求項１２】
前記温度検出電圧生成回路は、
所定の定電流を生成して出力する定電流源と、
該定電流源から定電流の供給を受けるバイポーラダイオードと、
で構成され、
前記バイポーラダイオードの順方向電圧が前記温度検出電圧をなすことを特徴とする請求項１１記載の電子機器。
【請求項１３】
前記検出回路からの検出信号及び外部から入力された外部入力信号に応じて、前記機能回路の動作制御を行う制御回路を備えることを特徴とする請求項７、８、９、１０、１１又は１２記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧及び温度の検出を行い、該検出結果を示す信号を生成して出力する検出回路及びその検出回路を使用した電子機器に関する。
【背景技術】
【０００２】
通常、電子機器の動作開始は、入力電圧が所定の電圧まで上昇したことを検出して行われているが、場合によっては該入力電圧以外の条件が追加される場合がある。特に、電子機器を構成している半導体装置は高温に対しては弱いため、所定の温度以上である場合は、動作を行わないようにしたものや、動作方式を変えるようにしたものがあった。
図７は、前記のような用途のために使用されていた検出回路の従来例を示した図である。
図７の検出回路１００は、入力電圧Ｖｉｎの電圧検出を行う入力電圧検出回路１０１と、温度の検出を行う温度検出回路１０２と、入力電圧検出回路１０１と温度検出回路１０２の各検出結果を示す検出信号ＳＮＳを生成して出力するＡＮＤ回路１０３とで構成されている。
【０００３】
入力電圧検出回路１０１は、所定の基準電圧Ｖｒ１を生成して出力する第１基準電圧発生回路１１１、抵抗Ｒ１１１，Ｒ１１２及びコンパレータ１１２で構成され、温度検出回路１０２は、所定の基準電圧Ｖｒ２を生成して出力する第２基準電圧発生回路１２１、所定の定電流ｉａを生成して出力する定電流源１２２、ＰＮＰトランジスタＱａ及びコンパレータ１２３で構成されている。
入力電圧Ｖｉｎが上昇して、抵抗Ｒ１１１とＲ１１２の接続部の電圧が基準電圧Ｖｒ１以上になるとコンパレータ１１２はハイレベルの信号を出力し、温度が所定値以下の場合は、ＰＮＰトランジスタＱａのエミッタ‐ベース間電圧が基準電圧Ｖｒ２以上になり、コンパレータ１２３はハイレベルの信号を出力する。コンパレータ１１２及び１２３の各出力信号が共にハイレベルになると、ＡＮＤ回路１０３から出力される検出信号ＳＮＳはハイレベルになる。
【０００４】
なお、本発明とはまったく異なるが、ＭＯＳ技術を用いて基準電圧回路を形成することにより従来のプロセスを用いて占有面積が小さく消費電力の小さい温度検知回路及び加熱保護回路並びにこれらの回路を組み込んだ各種電子機器があった（例えば、特許文献１参照。）。
【特許文献１】特開２００５−１２２７５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、図７のような検出回路では、検出項目ごとに基準電圧とコンパレータが必要であるため、ＩＣのチップ面積が大きく、消費電流も大きいという問題があった。
【０００６】
本発明は、このような問題を解決するためになされたものであり、ＩＣのチップ面積を削減することができ、しかも消費電流を小さくすることができる検出回路及びその検出回路を使用した電子機器を得ることを目的とする。
を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る検出回路は、入力電圧と温度の検出を行い、該検出結果を示す検出信号を生成して出力する検出回路において、
１つの反転入力端及び２つの非反転入力端を有し、反転入力端に所定の基準電圧が、一方の非反転入力端に前記入力電圧に比例した入力検出電圧が、他方の非反転入力端に前記温度に応じた温度検出電圧がそれぞれ入力されるコンパレータを備え、
該コンパレータは、前記温度が所定値を超えると、前記入力電圧が入力された時点で、温度が高いことを示す前記検出信号を生成して出力するものである。
【０００９】
この場合、前記コンパレータは、
制御電極が前記反転入力端をなす第１の入力トランジスタと、
制御電極が前記一方の非反転入力端をなす第２の入力トランジスタと、
制御電極が前記他方の非反転入力端をなす第３の入力トランジスタと、
前記第１から第３の各入力トランジスタに所定の定電流を供給する定電流源と、
前記第１から第３の各入力トランジスタの負荷をなすカレントミラー回路と、
で構成された差動増幅回路を備え、
前記カレントミラー回路は、前記第１の入力トランジスタに流れた電流に比例した電流が前記第２及び第３の各入力トランジスタにそれぞれ流れるようにし、前記第２及び第３の各入力トランジスタと前記カレントミラー回路との接続部が前記差動増幅回路の出力端をなすようにした。
【００１０】
また、この発明に係る検出回路は、入力電圧と温度の検出を行い、該検出結果を示す検出信号を生成して出力する検出回路において、
１つの非反転入力端及び２つの反転入力端を有し、非反転入力端に所定の基準電圧が、一方の反転入力端に前記入力電圧に比例した入力検出電圧が、他方の反転入力端に前記温度に応じた温度検出電圧がそれぞれ入力されるコンパレータを備え、
該コンパレータは、前記温度が所定値を超えると、前記入力電圧が入力された時点で、温度が高いことを示す前記検出信号を生成して出力するものである。
【００１２】
この場合、前記コンパレータは、
制御電極が前記非反転入力端をなす第１の入力トランジスタと、
制御電極が前記一方の反転入力端をなす第２の入力トランジスタと、
制御電極が前記他方の反転入力端をなす第３の入力トランジスタと、
前記第１から第３の各入力トランジスタに所定の定電流を供給する定電流源と、
前記第１から第３の各入力トランジスタの負荷をなすカレントミラー回路と、
で構成された差動増幅回路を備え、
前記カレントミラー回路は、前記第１及び第２の各入力トランジスタに流れた各電流の和に比例した電流が前記第１の入力トランジスタに流れるようにし、前記第１の入力トランジスタと前記カレントミラー回路との接続部が前記差動増幅回路の出力端をなすようにした。
【００１３】
また、前記入力電圧を所定の分圧比で分圧して前記入力検出電圧を生成し出力する入力検出電圧生成回路と、
前記温度の検出を行い、該検出した温度に応じた電圧である前記温度検出電圧を生成して出力する温度検出電圧生成回路と、
を備えるようにした。
【００１４】
この場合、前記温度検出電圧生成回路は、
所定の定電流を生成して出力する定電流源と、
該定電流源から定電流の供給を受けるバイポーラダイオードと、
で構成され、
前記バイポーラダイオードの順方向電圧が前記温度検出電圧をなすようにした。
【００１５】
また、この発明に係る電子機器は、入力電圧と温度の検出を行い、該検出結果を示す検出信号を生成して出力する検出回路を備えると共に、該検出信号に応じて作動する、所定の機能を有した少なくとも１つ以上の機能回路を備えた電子機器において、
前記検出回路は、
１つの反転入力端及び２つの非反転入力端を有し、反転入力端に所定の基準電圧が、一方の非反転入力端に前記入力電圧に比例した入力検出電圧が、他方の非反転入力端に前記温度に応じた温度検出電圧がそれぞれ入力されるコンパレータを備え、
該コンパレータは、前記温度が所定値を超えると、前記入力電圧が入力された時点で、温度が高いことを示す前記検出信号を生成して出力するものである。
【００１７】
この場合、前記コンパレータは、
制御電極が前記反転入力端をなす第１の入力トランジスタと、
制御電極が前記一方の非反転入力端をなす第２の入力トランジスタと、
制御電極が前記他方の非反転入力端をなす第３の入力トランジスタと、
前記第１から第３の各入力トランジスタに所定の定電流を供給する定電流源と、
前記第１から第３の各入力トランジスタの負荷をなすカレントミラー回路と、
で構成された差動増幅回路を備え、
前記カレントミラー回路は、前記第１の入力トランジスタに流れた電流に比例した電流が前記第２及び第３の各入力トランジスタにそれぞれ流れるようにし、前記第２及び第３の各入力トランジスタと前記カレントミラー回路との接続部が前記差動増幅回路の出力端をなすようにした。
【００１８】
また、この発明に係る電子機器は、入力電圧と温度の検出を行い、該検出結果を示す検出信号を生成して出力する検出回路を備えると共に、該検出信号に応じて作動する、所定の機能を有した少なくとも１つ以上の機能回路を備えた電子機器において、
前記検出回路は、
１つの非反転入力端及び２つの反転入力端を有し、非反転入力端に所定の基準電圧が、一方の反転入力端に前記入力電圧に比例した入力検出電圧が、他方の反転入力端に前記温度に応じた温度検出電圧がそれぞれ入力されるコンパレータを備え、
該コンパレータは、前記温度が所定値を超えると、前記入力電圧が入力された時点で、温度が高いことを示す前記検出信号を生成して出力するものである。
【００２０】
この場合、前記コンパレータは、
制御電極が前記非反転入力端をなす第１の入力トランジスタと、
制御電極が前記一方の反転入力端をなす第２の入力トランジスタと、
制御電極が前記他方の反転入力端をなす第３の入力トランジスタと、
前記第１から第３の各入力トランジスタに所定の定電流を供給する定電流源と、
前記第１から第３の各入力トランジスタの負荷をなすカレントミラー回路と、
で構成された差動増幅回路を備え、
前記カレントミラー回路は、前記第１及び第２の各入力トランジスタに流れた各電流の和に比例した電流が前記第１の入力トランジスタに流れるようにし、前記第１の入力トランジスタと前記カレントミラー回路との接続部が前記差動増幅回路の出力端をなすようにした。
【００２１】
また、前記検出回路は、前記入力電圧を所定の分圧比で分圧して前記入力検出電圧を生成し出力する入力検出電圧生成回路と、
前記温度の検出を行い、該検出した温度に応じた電圧である前記温度検出電圧を生成して出力する温度検出電圧生成回路と、
を備えるようにした。
【００２２】
この場合、前記温度検出電圧生成回路は、
所定の定電流を生成して出力する定電流源と、
該定電流源から定電流の供給を受けるバイポーラダイオードと、
で構成され、
前記バイポーラダイオードの順方向電圧が前記温度検出電圧をなすようにした。
【００２３】
また、前記検出回路からの検出信号及び外部から入力された外部入力信号に応じて、前記機能回路の動作制御を行う制御回路を備えるようにした。
【発明の効果】
【００２４】
本発明の検出回路及びその検出回路を使用した電子機器によれば、１つの基準電圧に対する、前記各所定の条件を検出するためのそれぞれの電圧の各電圧比較、例えば入力検出電圧と温度検出電圧の各電圧比較を１つのコンパレータで行うようにしたことから、回路の簡素化を図ることができるため、回路面積の縮小、すなわちＩＣチップ面積の縮小を図ることができると共に消費電流の低減を図ることができる。
【発明を実施するための最良の形態】
【００２５】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における検出回路の回路例を示した図である。
図１において、検出回路１は、入力電圧Ｖｉｎと温度の検出を行い、入力電圧Ｖｉｎが所定値Ｖ１以上であり、かつ温度Ｔが所定値Ｔ１以下である場合に所定の検出信号ＳＮＳを生成して出力する。
検出回路１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、２つの非反転入力端と１つの反転入力端を備えた３入力のコンパレータ３と、所定の定電流ｉ１を生成して出力する定電流源４と、ＰＮＰトランジスタＱ１と、抵抗Ｒ１，Ｒ２とで構成されている。なお、定電流源４及びＰＮＰトランジスタＱ１は温度検出電圧生成回路を、抵抗Ｒ１，Ｒ２は入力検出電圧生成回路をそれぞれなし、所定値Ｖ１は第１所定値を、所定値Ｔ１は第２所定値をそれぞれなす。
【００２６】
電源電圧ＶｄｄとＰＮＰトランジスタＱ１のエミッタとの間には定電流源４が接続され、ＰＮＰトランジスタＱ１のコレクタ及びベースはそれぞれ接地電圧ＧＮＤに接続されており、ＰＮＰトランジスタＱ１のエミッタはコンパレータ３における一方の非反転入力端に接続されている。すなわち、ＰＮＰトランジスタＱ１はエミッタとコレクタが接続されてバイポーラダイオードを形成している。また、入力電圧Ｖｉｎと接地電圧ＧＮＤとの間には抵抗Ｒ１及びＲ２が直列に接続され、抵抗Ｒ１とＲ２との接続部はコンパレータ３における他方の非反転入力端に接続されている。コンパレータ３の反転入力端には基準電圧Ｖｒｅｆが入力されており、コンパレータ３の出力端から検出信号ＳＮＳが出力される。
【００２７】
このような構成において、コンパレータ３は、２つの非反転入力端に入力された各電圧が共に反転入力端に入力された電圧以上になるとハイレベルの検出信号ＳＮＳを出力し、各非反転入力端に入力されたそれぞれの電圧の内、少なくとも一方の電圧が反転入力端に入力された電圧未満になるとローレベルの検出信号ＳＮＳを出力する。ＰＮＰトランジスタＱ１には定電流源４から所定の定電流ｉ１が供給されており、ＰＮＰトランジスタＱ１のエミッタ‐ベース間電圧は温度の関数になっている。すなわち、ＰＮＰトランジスタＱ１において、温度が高くなるとエミッタ‐ベース間電圧は低下し、温度が低くなるとエミッタ‐ベース間電圧は上昇する。このようなことから、ＰＮＰトランジスタＱ１のエミッタ‐ベース間電圧は温度検出電圧Ｔｓｎｓをなし、所望の検出温度における温度検出電圧Ｔｓｎｓが基準電圧Ｖｒｅｆに等しくなるように、基準電圧Ｖｒｅｆ又は定電流ｉ１を設定する。なお、ＰＮＰトランジスタＱ１のエミッタ‐ベース間電圧は、ＰＮＰトランジスタＱ１が形成するバイポーラダイオードの順方向電圧に相当する。
【００２８】
また、入力電圧Ｖｉｎが入力され、抵抗Ｒ１及びＲ２で入力電圧Ｖｉｎを分圧した分圧電圧である入力検出電圧Ｖｓｎｓが基準電圧Ｖｒｅｆ以上になり、かつこの時点の検出温度が低く温度検出電圧Ｔｓｎｓも基準電圧Ｖｒｅｆ以上であれば、コンパレータ３の出力信号である検出信号ＳＮＳはハイレベルになる。逆に、入力検出電圧Ｖｓｎｓが基準電圧Ｖｒｅｆ未満であるか、及び／又はこの時点の検出温度が高く温度検出電圧Ｔｓｎｓが基準電圧Ｖｒｅｆ未満であれば、検出信号ＳＮＳはローレベルになる。
【００２９】
図２は、図１のコンパレータ３の内部回路例を示した図である。
図２において、コンパレータ３は、入力トランジスタをなすＰＭＯＳトランジスタＭ１１〜Ｍ１３、ＮＭＯＳトランジスタＭ１４〜Ｍ１６、所定の定電流ｉ１１を生成して出力する定電流源１１、及び所定の定電流ｉ１２を生成して出力する定電流源１２で構成されている。なお、ＰＭＯＳトランジスタＭ１１〜Ｍ１３、ＮＭＯＳトランジスタＭ１４，Ｍ１５及び定電流源１１は差動増幅回路をなし、ＰＭＯＳトランジスタＭ１１は第１の入力トランジスタを、ＰＭＯＳトランジスタＭ１２は第２の入力トランジスタを、ＰＭＯＳトランジスタＭ１３は第３の入力トランジスタをそれぞれなす。
【００３０】
ＰＭＯＳトランジスタＭ１１〜Ｍ１３の各ソースは接続され、電源電圧Ｖｄｄと該接続部との間に定電流源１１が接続されている。ＰＭＯＳトランジスタＭ１１のゲートは反転入力端をなし基準電圧Ｖｒｅｆが入力されている。ＰＭＯＳトランジスタＭ１２のゲートは一方の非反転入力端をなして温度検出電圧Ｔｓｎｓが入力され、ＰＭＯＳトランジスタＭ１３のゲートは他方の非反転入力端をなして入力検出電圧Ｖｓｎｓが入力されている。
ＰＭＯＳトランジスタＭ１１〜Ｍ１３の負荷をなすＮＭＯＳトランジスタＭ１４及びＭ１５はカレントミラー回路を形成しており、ＮＭＯＳトランジスタＭ１４及びＭ１５の各ソースはそれぞれ接地電圧ＧＮＤに接続され、ＮＭＯＳトランジスタＭ１４及びＭ１５の各ゲートは接続されて該接続部はＮＭＯＳトランジスタＭ１４のドレインに接続されている。
【００３１】
ＰＭＯＳトランジスタＭ１１のドレインはＮＭＯＳトランジスタＭ１４のドレインに接続され、ＰＭＯＳトランジスタＭ１２及びＭ１３の各ドレインは接続され、該接続部はＮＭＯＳトランジスタＭ１５のドレインとＮＭＯＳトランジスタＭ１６のゲートにそれぞれ接続されている。また、電源電圧ＶｄｄとＮＭＯＳトランジスタＭ１６のドレインとの間には定電流源１２が接続され、ＮＭＯＳトランジスタＭ１６のソースは接地電圧ＧＮＤに接続されている。定電流源１２とＮＭＯＳトランジスタＭ１６のドレインとの接続部から検出信号ＳＮＳが出力される。
【００３２】
図２のコンパレータ３の動作について説明する。
ＰＭＯＳトランジスタＭ１２及びＭ１３の各ゲート電圧の内、少なくとも一方が基準電圧Ｖｒｅｆよりも小さいとすると、ゲート電圧が基準電圧Ｖｒｅｆよりも小さい方のＰＭＯＳトランジスタにおけるドレイン電流が、ＰＭＯＳトランジスタＭ１１のドレイン電流より大きくなる。このため、ＮＭＯＳトランジスタＭ１５のドレイン電圧が上昇し、その結果、ＮＭＯＳトランジスタＭ１６のゲート電圧が上昇してＮＭＯＳトランジスタＭ１６はオンし、検出信号ＳＮＳはローレベルになる。
【００３３】
一方、ＰＭＯＳトランジスタＭ１２とＭ１３の各ゲート電圧が、共に基準電圧Ｖｒｅｆ以上であると、ＮＭＯＳトランジスタＭ１５に供給されるドレイン電流は、ＰＭＯＳトランジスタＭ１１によってＮＭＯＳトランジスタＭ１４に供給されるドレイン電流より小さくなる。このため、ＮＭＯＳトランジスタＭ１５のドレイン電圧は低下してＮＭＯＳトランジスタＭ１６をオフさせ、検出信号ＳＮＳはハイレベルになる。
【００３４】
次に、図３は、図１及び図２で示した検出回路１を使用した電子機器の例を示したブロック図である。
図３において、電子機器２０は、検出回路１の他に回路ブロック２１を備えており、回路ブロック２１は、それぞれ所定の機能を有する複数の回路Ｃ１〜Ｃｎ（ｎは２以上の整数）で構成されている。なお、回路Ｃ１〜Ｃｎはそれぞれ機能回路をなす。
図３では、例えば回路Ｃ１及びＣ２が、高温時に動作させることのできない回路であり、回路Ｃ１及びＣ２には検出回路１からの検出信号ＳＮＳがそれぞれ入力されている。回路Ｃ１及びＣ２は、検出信号ＳＮＳがローレベルである場合、動作を停止した状態になり、検出信号ＳＮＳがハイレベルである場合は、作動状態になる。
【００３５】
このように、高温時に動作を行うと問題のある回路Ｃ１及びＣ２にそれぞれ検出信号ＳＮＳを入力し、高温時には入力電圧Ｖｉｎが入力された直後から回路Ｃ１及びＣ２の各動作を禁止するようにしたため、高温時に回路が作動して起きるトラブルを未然に防ぐことができる。
次に、図４は、図１及び図２で示した検出回路１を使用した電子機器の他の例を示したブロック図である。なお、図４では、図３と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図３との相違点のみ説明する。
【００３６】
図４における図３との相違点は、制御回路３０を追加したことにあり、これに伴って図３の電子機器２０を電子機器２０ａにした。
図４において、電子機器２０ａは、検出回路１の他に回路ブロック２１と制御回路３０とを備えており、制御回路３０には、検出信号ＳＮＳと外部からの外部入力信号ＥＸＴがそれぞれ入力されている。また、制御回路３０の出力信号Ｓｃは、回路Ｃ１及びＣ２にそれぞれ入力されている。
例えば、検出信号ＳＮＳがハイレベルである場合、制御回路３０の出力信号Ｓｃは外部入力信号ＥＸＴの状態に応じて変化し、検出信号ＳＮＳがローレベルである場合は、制御回路３０の出力信号Ｓｃは外部入力信号ＥＸＴの状態に関係なくローレベルになる。
【００３７】
すなわち、制御回路３０の出力信号Ｓｃと回路Ｃ１，Ｃ２の動作との関係例は以下のようになる。なお、Ｈはハイレベルを、Ｌはローレベルをそれぞれ示している。
0005059515.tif 000002
【００３８】
このように、本第１の実施の形態における検出回路は、３入力のコンパレータ３を使用して、温度Ｔと入力電圧Ｖｉｎの所定の条件、すなわち入力電圧Ｖｉｎが所定値Ｖ１以上で、かつ温度Ｔが所定値Ｔ１以下であるという条件が成立したか否かを検出するようにしたことから、回路の簡素化を図ることができるため、ＩＣのチップ面積を減少させることができると共に消費電流の低減を図ることができる。
【００３９】
第２の実施の形態．
前記第１の実施の形態では、２つの非反転入力端を有する３入力のコンパレータを使用したが、２つの反転入力端を有する３入力のコンパレータを使用してもよく、このようにしたものを本発明の第２の実施の形態とする。
図５は、本発明の第２の実施の形態における検出回路の回路例を示した図である。なお、図５では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図５における図１との相違点は、図１のコンパレータ３を２つの反転入力端を有する３入力のコンパレータに置き換えたことにあり、これに伴って図１のコンパレータ３をコンパレータ３ａに、図１の検出回路１を検出回路１ａにそれぞれした。
【００４０】
図５において、検出回路１ａは、入力電圧Ｖｉｎと温度Ｔの検出を行い、入力電圧Ｖｉｎが所定値Ｖ１以上であり、かつ温度Ｔが所定値Ｔ１以下である場合に所定の検出信号ＳＮＳを生成して出力する。
検出回路１ａは、基準電圧発生回路２と、２つの反転入力端と１つの非反転入力端を備えた３入力のコンパレータ３ａと、定電流源４と、ＰＮＰトランジスタＱ１と、抵抗Ｒ１，Ｒ２とで構成されている。
コンパレータ３ａの非反転入力端には基準電圧Ｖｒｅｆが入力されており、コンパレータ３ａの一方の反転入力端には温度検出電圧Ｔｓｎｓが、コンパレータ３ａの他方の反転入力端には入力検出電圧Ｖｓｎｓがそれぞれ入力されている。
【００４１】
コンパレータ３ａは、温度検出電圧Ｔｓｎｓ及び入力検出電圧Ｖｓｎｓが共に基準電圧Ｖｒｅｆ以上になるとローレベルの検出信号ＳＮＳを出力し、温度検出電圧Ｔｓｎｓ及び入力検出電圧Ｖｓｎｓの少なくとも一方が基準電圧Ｖｒｅｆ未満になるとハイレベルの検出信号ＳＮＳを出力する。
図６は、図５のコンパレータ３ａの内部回路例を示した図であり、図６では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
図６における図２との相違点は、ＰＭＯＳトランジスタＭ１１〜Ｍ１３とＮＭＯＳトランジスタＭ１４，Ｍ１５との接続を変えたことにある。
【００４２】
ＰＭＯＳトランジスタＭ１１のドレインはＮＭＯＳトランジスタＭ１５のドレインに接続され、該接続部はＮＭＯＳトランジスタＭ１６のゲートに接続されている。また、ＰＭＯＳトランジスタＭ１２及びＭ１３の各ドレインはそれぞれＮＭＯＳトランジスタＭ１４のドレインに接続されている。このようなことから、ＰＭＯＳトランジスタＭ１１のゲートはコンパレータ３ａの非反転入力端をなし、ＰＭＯＳトランジスタＭ１２及びＭ１３の各ゲートはコンパレータ３ａの２つの反転入力端をなしている。
【００４３】
このような構成において、ＰＭＯＳトランジスタＭ１２及びＭ１３の各ゲート電圧の内、少なくとも一方が基準電圧Ｖｒｅｆよりも小さいとすると、ゲート電圧が基準電圧Ｖｒｅｆよりも小さい方のＰＭＯＳトランジスタにおけるドレイン電流が、ＰＭＯＳトランジスタＭ１１のドレイン電流よりも大きくなる。このため、ＮＭＯＳトランジスタＭ１４のドレイン電圧が上昇し、ＮＭＯＳトランジスタＭ１５のドレイン電圧が低下する。その結果、ＮＭＯＳトランジスタＭ１６のゲート電圧が低下してＮＭＯＳトランジスタＭ１６はオフし、検出信号ＳＮＳはハイレベルになる。
【００４４】
一方、ＰＭＯＳトランジスタＭ１２とＭ１３の各ゲート電圧が、共に基準電圧Ｖｒｅｆ以上になると、ＮＭＯＳトランジスタＭ１４に供給されるドレイン電流は、ＰＭＯＳトランジスタＭ１１によってＮＭＯＳトランジスタＭ１５に供給されるドレイン電流より小さくなる。このため、ＮＭＯＳトランジスタＭ１４のドレイン電圧が低下してＮＭＯＳトランジスタＭ１５のドレイン電圧が上昇するため、ＮＭＯＳトランジスタＭ１６がオンして、検出信号ＳＮＳはローレベルになる。
なお、図５及び図６で示した検出回路１ａを使用した電子機器の例を示したブロック図は、図３の検出回路１を図５及び図６の検出回路１ａに置き換え、回路Ｃ１及びＣ２は、検出信号ＳＮＳがローレベルのときに作動状態になり、検出信号ＳＮＳがハイレベルのときに動作を停止した状態になる以外は図３と同じであるのでその説明を省略する。また、図５及び図６で示した検出回路１ａを使用した電子機器の他の例を示したブロック図は、図４の検出回路１を図５及び図６の検出回路１ａに置き換え、回路Ｃ１及びＣ２は、検出信号ＳＮＳがローレベルのときに作動状態になり、検出信号ＳＮＳがハイレベルのときに動作を停止した状態になるようにし、検出信号ＳＮＳがローレベルである場合、制御回路３０の出力信号は外部入力信号ＥＸＴの状態に応じて変化し、検出信号ＳＮＳがハイレベルである場合は、制御回路３０の出力信号は外部入力信号ＥＸＴの状態に関係なくハイレベルになる以外は図４と同じであるのでその説明を省略する。
【００４５】
このように、本第２の実施の形態における検出回路は、前記第１の実施の形態と同様に３入力のコンパレータ３を使用して、温度Ｔと入力電圧Ｖｉｎの所定の条件、すなわち入力電圧Ｖｉｎが所定値Ｖ１以上で、かつ温度Ｔが所定値Ｔ１以下であるという条件が成立したか否かを検出するようにしたことから、前記第１の実施の形態と同様の効果を得ることができる。
【００４６】
なお、前記第１及び第２の各実施の形態では、入力電圧Ｖｉｎが所定値Ｖ１以上で、かつ温度Ｔが所定値Ｔ１以下であるという２つの条件が成立したか否かを検出する場合を例にして説明したため、３入力のコンパレータを使用したが、本発明は、それに限定するものではなく、複数個の条件が成立したか否かを検出する検出回路に適用するものであり、ｍ個の条件が成立したか否かを検出する場合、非反転入力端又は反転入力端のいずれか一方をｍ個備えたコンパレータを使用すればよい。
【００４７】
また、前記第１及び第２の各実施の形態において、電源電圧Ｖｄｄの電圧検出を行う場合は、入力電圧Ｖｉｎが電源電圧Ｖｄｄになる。また、前記第１及び第２の各実施の形態では、ＰＮＰトランジスタＱ１のベースとコレクタを接続してバイポーラダイオードを形成したが、これは一例であり、本発明はこれに限定するものではなくバイポーラダイオードを使用するようにすればよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施の形態における検出回路の回路例を示した図である。
【図２】図１のコンパレータ３の内部回路例を示した図である。
【図３】図１及び図２で示した検出回路１を使用した電子機器の例を示したブロック図である。
【図４】図１及び図２で示した検出回路１を使用した電子機器の他の例を示したブロック図である。
【図５】本発明の第２の実施の形態における検出回路の回路例を示した図である。
【図６】図５のコンパレータ３ａの内部回路例を示した図である。
【図７】従来の検出回路の回路例を示した図である。
【符号の説明】
【００４９】
１，１ａ  検出回路
２  基準電圧発生回路
３  コンパレータ
４，１１，１２  定電流源
２０，２０ａ  電子機器
２１  回路ブロック
３０制御回路
Ｑ１  ＰＮＰトランジスタ
Ｒ１，Ｒ２  抵抗
Ｍ１１〜Ｍ１３  ＰＭＯＳトランジスタ
Ｍ１４〜Ｍ１６  ＮＭＯＳトランジスタ
Ｃ１〜Ｃｎ  回路
【図１】
0005059515.tif 000003
【図２】
0005059515.tif 000004
【図３】
0005059515.tif 000005
【図４】
0005059515.tif 000006
【図５】
0005059515.tif 000007
【図６】
0005059515.tif 000008
【図７】
0005059515.tif 000009