(57)【特許請求の範囲】
【請求項１】
入射光の光電変換により信号電荷を生成する画素を２次元マトリクス状に配列してなる画素領域と、
該画素領域の各画素行を選択する行選択部であって、該行選択部により選択した画素行の各画素の画素値を順次出力する行選択部と、
該画素領域に各画素列毎に設けられた複数の列信号線と、
該各列信号線に読み出された各画素のアナログ画素信号からデジタル画素値を生成する信号処理回路と
を備える固体撮像装置であって、
該信号処理回路は、
該選択された画素行の各画素からの、長時間露光により得られた信号電荷に相当する長時間露光アナログ画素信号を同時に長時間露光デジタル画素値にＡＤ変換する第１のＡＤ変換回路と、
該選択された画素行の各画素からの、短時間露光により得られた信号電荷に相当する短時間露光アナログ画素信号を同時に短時間露光デジタル画素値にＡＤ変換する第２のＡＤ変換回路と
を備えており、
該行選択部は、
各画素行から、該アナログ画素信号として、該長時間露光アナログ画素信号と、該短時間露光アナログ画素信号とが、１フレーム期間内に、各画素に対応する列信号線に読み出されるように、かつ、
該各画素行に対応する水平期間には、第１の水平ブランキング期間内に１つの画素行の各画素から該長時間露光アナログ画素信号が、対応する列信号線に読み出され、かつ、該第１の水平ブランキング期間に続く第２の水平ブランキング期間内に、該１つの画素行に隣接する他の画素行の各画素から該短時間露光アナログ画素信号が、対応する列信号線に読み出されるように、
各画素行を選択し、
該第１のＡＤ変換回路は、該第１の水平ブランキング期間内に該列信号線に読み出された長時間露光アナログ画素信号を、該各画素行に対応する水平期間内の、該第２の水平ブランキング期間に続く残りの信号処理期間内にＡＤ変換し、
該第２のＡＤ変換回路は、該第２の水平ブランキング期間内に該列信号線に読み出された短時間露光アナログ画素信号を、該第１のＡＤ変換回路での該長時間露光アナログ画素信号のＡＤ変換と並行して、該残りの信号処理期間内にＡＤ変換する、固体撮像装置。
【請求項２】
前記信号処理回路を構成する前記第１および第２のＡＤ変換回路は、各列信号線毎に設けられ、該各列信号線に読み出された、選択された画素行の画素のアナログ画素信号をデジタル画素値に変換する複数のＡＤ変換器を有している請求項１に記載の固体撮像装置。
【請求項３】
前記行選択部は、１フレーム期間に、前記各画素行を３回以上選択するものであり、
そのうち少なくとも１回の画素行の選択時には、該選択された画素行の各画素の、露光により得られた信号電荷が廃棄され、
その他の２回の画素行の選択時のうちの一方では、前記選択された画素行の各画素で長時間露光により得られた信号電荷に相当する長時間露光アナログ画素信号が、対応する列信号線に読み出され、
その他の２回の画素行の選択時のうちの他方では、該選択された画素行の各画素で短時間露光により得られた信号電荷に相当する短時間露光アナログ画素信号が、対応する列信号線に読み出される請求項２に記載の固体撮像装置。
【請求項４】
前記行選択部は、前記各画素行を選択するタイミングを、１水平期間を単位として設定するものである請求項３に記載の固体撮像装置。
【請求項５】
前記行選択部は、前記各画素行を選択するタイミングを、１水平期間内の各画素行の各画素に割り当てられている期間である１画素期間を単位として設定するものである請求項３に記載の固体撮像装置。
【請求項６】
前記長時間露光アナログ画素信号は、実質的に１フレーム期間にわたって前記画素で蓄積された信号電荷から得られたアナログ画素信号であり、
前記短時間露光アナログ画素信号は、実質的に１水平期間にわたって該画素で蓄積された信号電荷から得られたアナログ画素信号である請求項１に記載の固体撮像装置。
【請求項７】
前記行選択部は、１フレームに相当する期間内に前記各画素行を３回選択し、第１の画素行選択時には、該選択された画素行の各画素の、露光により得られた信号電荷が廃棄され、第２の画素行選択時には、該第１の画素行選択時から該第２の画素行選択時までの間に該選択された画素行の各画素で露光により得られた信号電荷が、対応する列信号線に読み出され、該第３の画素行選択時には、該第２の画素行選択時から該第３の画素行選択時までの間に該選択された画素行の各画素で露光により得られた信号電荷が、対応する列信号線に読み出される請求項３に記載の固体撮像装置。
【請求項８】
前記第１の画素行選択時から前記第２の画素行選択時までの期間は、該第２の画素行選択時から前記第３の画素行選択時までの期間より長い期間であり、
該第２の画素行選択時には、前記選択された画素行の各画素で長時間露光により得られた信号電荷に相当する長時間露光アナログ画素信号が、対応する列信号線に読み出され、該第３の画素行選択時には、該選択された画素行の各画素で短時間露光により得られた信号電荷に相当する短時間露光アナログ画素信号が、対応する列信号線に読み出される請求項７に記載の固体撮像装置。
【請求項９】
前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、
前記制御部は、前記長時間露光デジタル画素値の所定期間の平均値に基づいて前記第１の画素行選択時を調整して、長時間露光時間をフィードバック制御する露光時間制御部を有する請求項８に記載の固体撮像装置。
【請求項１０】
前記第１の画素行選択時から前記第２の画素行選択時までの期間は、該第２の画素行選択時から前記第３の画素行選択時までの期間より短い期間であり、
該第２の画素行選択時には、前記選択された画素行の各画素で短時間露光により得られた信号電荷に相当する短時間露光アナログ画素信号が、対応する列信号線に読み出され、該第３の画素行選択時には、前記選択された画素行の各画素で長時間露光により得られた信号電荷に相当する長時間露光アナログ画素信号が、対応する列信号線に読み出される請求項７に記載の固体撮像装置。
【請求項１１】
前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、
前記制御部は、前記短時間露光デジタル画素値の所定期間の平均値に基づいて前記第１の画素行選択タイミングを調整して、短時間露光時間をフィードバック制御する露光時間制御部を有する請求項１０に記載の固体撮像装置。
【請求項１２】
前記行選択部は、１フレームに相当する期間内に前記各画素行を３回選択し、第１の画素行選択時には、その前の第３の画素行選択時から該第１の画素行選択時までの間に、該選択された画素行の各画素で露光により得られた信号電荷が、対応する列信号線に読み出され、第２の画素行選択時には、該選択された画素行の各画素の、露光により得られた信号電荷が廃棄され、該第３の画素行選択時には、該第２の画素行選択時から該第３の画素行選択時までの間に該選択された画素行の各画素で露光により得られた信号電荷が、対応する列信号線に読み出される請求項３に記載の固体撮像装置。
【請求項１３】
前記第２の画素行選択時から前記第３の画素行選択時までの期間は、該第３の画素行選択時からその次の第１の画素行選択時までの期間より短い期間であり、
該第１の画素行選択時には、前記選択された画素行の各画素で長時間露光により得られた信号電荷に相当する長時間露光アナログ画素信号が、対応する列信号線に読み出され、該第３の画素行選択時には、該選択された画素行の各画素で短時間露光により得られた信号電荷に相当する短時間露光アナログ画素信号が、対応する列信号線に読み出される請求項１２に記載の固体撮像装置。
【請求項１４】
前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、
前記制御部は、前記長時間露光デジタル画素値の所定期間の平均値に基づいて前記第２の画素行選択時を調整して、短時間露光時間をフィードバック制御する露光時間制御部を有する請求項１３に記載の固体撮像装置。
【請求項１５】
前記行選択部は、１フレームに相当する期間内に前記各画素行を４回選択し、第１の画素行選択時には、該選択された画素行の各画素の、露光により得られた信号電荷が廃棄され、第２の画素行選択時には、該第１の画素行選択時から該第２の画素行選択時までの間に該選択された画素行の各画素で露光により得られた信号電荷が、対応する列信号線に読み出され、第３の画素行選択時には、該選択された画素行の各画素の、露光により得られた信号電荷が廃棄され、第４の画素行選択時には、該第３の画素行選択時から該第４の画素行選択時までの間に該選択された画素行の各画素で露光により得られた信号電荷が、対応する列信号線に読み出される請求項３に記載の固体撮像装置。
【請求項１６】
前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、
前記制御部は、前記長時間露光デジタル画素値の所定期間の平均値に基づいて前記第１の画素行選択時を調整して、長時間露光時間をフィードバック制御し、かつ前記短時間露光デジタル画素値の所定期間の平均値に基づいて前記第３の画素行選択時を調整して、短時間露光時間をフィードバック制御する露光時間制御部を有する請求項１５に記載の固体撮像装置。
【請求項１７】
前記第１のＡＤ変換回路は、その各ＡＤ変換器の前段に設けられ、前記列信号線に暗時アナログ画素信号として読み出されたリセット信号と、該列信号線に長時間露光アナログ画素信号として出力されたデータ信号とをそれぞれサンプリングしてそれらの第１の差分アナログ画素信号を出力する第１のＣＤＳ回路を有し、
前記第２のＡＤ変換回路は、その各ＡＤ変換器の前段に設けられ、該列信号線に暗時のアナログ画素信号として読み出されたリセット信号と、該列信号線に短時間露光アナログ画素信号として出力されたデータ信号とをそれぞれサンプリングしてそれらの第２の差分アナログ画素信号を出力する第２のＣＤＳ回路を有する請求項１に記載の固体撮像装置。
【請求項１８】
前記第１のＡＤ変換回路を構成する各ＡＤ変換器は、
その前段の第１のＣＤＳ回路から出力される一定レベルの第１の差分アナログ画素信号を第１のランプ波形信号と比較し、該第１のランプ波形信号の信号レベルが該第１の差分アナログ画素信号の信号レベルを超えたとき第１のタイミング信号を出力する第１のコンパレータと、
該第１のタイミング信号が出力されたとき、該第１の差分アナログ画素信号の信号レベルに相当する第１のカウント値をラッチする第１のラッチ回路とを有し、
前記第２のＡＤ変換回路を構成する各ＡＤ変換器は、
その前段の第２のＣＤＳ回路から出力される一定レベルの第２の差分アナログ画素信号を第２のランプ波形信号と比較し、該第２のランプ波形信号の信号レベルが該第２の差分アナログ画素信号の信号レベルを超えたとき第２のタイミング信号を出力する第２のコンパレータと、
該第２のタイミング信号が出力されたとき、該第２の差分アナログ画素信号の信号レベルに相当する第２のカウント値をラッチする第２のラッチ回路とを有する請求項１７に記載の固体撮像装置。
【請求項１９】
前記信号処理回路は、
前記第１のＡＤ変換回路の前記各列信号線に対応するＡＤ変換器で得られた各画素の長時間露光デジタル画素値が順次出力されるよう、該第１のＡＤ変換回路にタイミングパルス信号を出力する第１の水平シフトレジスタと、
前記第２のＡＤ変換回路の前記各列信号線に対応するＡＤ変換器で得られた各画素の短時間露光デジタル画素値が順次出力されるよう、該第２のＡＤ変換回路にタイミングパルス信号を出力する第２の水平シフトレジスタとを有し、
前記第１のラッチ回路は、
前記第１のコンパレータからの第１のタイミング信号に基づいて、前記第１の差分アナログ画素信号の信号レベルに相当する第１のカウント値を、該長時間露光デジタル画素値としてラッチする第１の前段ラッチ部と、
該第１の前段ラッチ部のラッチ出力を保持し、該第１の水平シフトレジスタからのタイミングパルスにより、該第１の前段ラッチ部のラッチ出力を出力する第１の後段ラッチ部とを有し、
前記第２のラッチ回路は、
前記第２のコンパレータからの第２のタイミング信号に基づいて、前記第２の差分アナログ画素信号の信号レベルに相当する第２のカウント値を、該長時間露光デジタル画素値としてラッチする第２の前段ラッチ部と、
該第２の前段ラッチ部のラッチ出力を保持し、該第２の水平シフトレジスタからのタイミングパルスにより、該第２の前段ラッチ部のラッチ出力を出力する第２の後段ラッチ部とを有する請求項１８に記載の固体撮像装置。
【請求項２０】
前記第１のＡＤ変換回路が前記第１の差分アナログ画素信号をＡＤ変換する処理と、前記第２のＡＤ変換回路が前記第２の差分アナログ画素信号をＡＤ変換する処理とは、同一の処理である請求項１８に記載の固体撮像装置。
【請求項２１】
前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、
該制御部は、
該第１のＡＤ変換回路の各列信号線毎に設けられた複数のＡＤ変換器に前記第１のランプ波形信号を出力する第１のランプ波形生成部と、
該第２のＡＤ変換回路の各列信号線毎に設けられた複数のＡＤ変換器に前記第２のランプ波形信号を出力する第２のランプ波形生成部と、
該複数のＡＤ変換器に前記カウント値を供給するカウンタ回路とを有する請求項２０に記載の固体撮像装置。
【請求項２２】
前記第１のＡＤ変換回路が前記第１の差分アナログ画素信号をＡＤ変換する処理と、前記第２のＡＤ変換回路が前記第２の差分アナログ画素信号をＡＤ変換する処理とは、異なる処理である請求項１８に記載の固体撮像装置。
【請求項２３】
前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、
該制御部は、
該第１のＡＤ変換回路の各列信号線毎に設けられた複数のＡＤ変換器に前記第１のランプ波形信号を出力する第１のランプ波形生成部と、
該第２のＡＤ変換回路の各列信号線毎に設けられた複数のＡＤ変換器に、該第１のランプ波形信号に比べて最大振幅値の小さい第２のランプ波形信号を出力する第２のランプ波形生成部と、
該複数のＡＤ変換器に前記カウント信号を供給するカウンタ回路とを有する請求項２２に記載の固体撮像装置。
【請求項２４】
前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、
該制御部は、
該第１のＡＤ変換回路の各列信号線毎に設けられた複数のＡＤ変換器に、波形が固定である第１のランプ波形信号を出力する第１のランプ波形生成部と、
該第２のＡＤ変換回路の各列信号線毎に設けられた複数のＡＤ変換器に、波形が可変である第２のランプ波形信号を出力する第２のランプ波形生成部と、
該複数のＡＤ変換器に前記カウント信号を供給するカウンタ回路とを有し、
該第２のＡＤ変換回路では、各ＡＤ変換器でのＡＤ変換のダイナミックレンジが該第２のランプ波形信号の波形により調整される請求項２２に記載の固体撮像装置。
【請求項２５】
前記制御部は、外部からの設定信号に基づいて、前記第２のランプ波形生成部で生成されるランプ波形の最大振幅値を設定するランプ波形設定部を有する請求項２４に記載の固体撮像装置。
【請求項２６】
前記制御部は、前記短時間露光デジタル画素値の所定期間の平均値に基づいて、前記第２のランプ波形生成部で生成されるランプ波形の最大振幅値をフィードバック制御するランプ波形制御部を有する請求項２４に記載の固体撮像装置。
【請求項２７】
前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、
該制御部は、
該第１のＡＤ変換回路の各列信号線毎に設けられた複数のＡＤ変換器に、波形が可変である第１のランプ波形信号を出力する第１のランプ波形生成部と、
該第１のＡＤ変換回路の複数のＡＤ変換器に第１のカウント値を供給する第１のカウンタ回路と、
前記長時間露光デジタル画素値の所定期間の平均値に基づいて、該第１のランプ波形生成部で生成されるランプ波形の最大振幅値をフィードバック制御する第１のランプ波形制御部と、
該第２のＡＤ変換回路の各列信号線毎に設けられた複数のＡＤ変換器に、波形が可変である第２のランプ波形信号を出力する第２のランプ波形生成部と、
該第２のＡＤ変換回路の複数のＡＤ変換器に第２のカウント信号を供給する第２のカウンタ回路と、
前記短時間露光デジタル画素値の所定期間の平均値に基づいて、該第２のランプ波形生成部で生成されるランプ波形の最大振幅値をフィードバック制御する第２のランプ波形制御部とを有し、
該第１のＡＤ変換回路では、該各ＡＤ変換器でのＡＤ変換のダイナミックレンジが、該第１のランプ波形信号の波形により調整され、該第２のＡＤ変換回路では、該各ＡＤ変換器でのＡＤ変換のダイナミックレンジが、該第２のランプ波形信号の波形により調整される請求項２２に記載の固体撮像装置。
【請求項２８】
前記信号処理回路は、
前記第１のＡＤ変換回路の前記各列信号線に対応するＡＤ変換器で得られた各画素の長時間露光デジタル画素値が順次出力されるよう、該第１のＡＤ変換回路にタイミングパルス信号を出力する第１の水平シフトレジスタと、
前記第２のＡＤ変換回路の該各列信号線に対応するＡＤ変換器で得られた各画素の短時間露光デジタル画素値が順次出力されるよう、該第２のＡＤ変換回路にタイミングパルス信号を出力する第２の水平シフトレジスタとを有する請求項１に記載の固体撮像装置。
【請求項２９】
前記信号処理回路は、前記第１のＡＤ変換回路から順次出力される各画素の長時間露光デジタル画素値と、前記第２のＡＤ変換回路から順次出力される各画素の短時間露光デジタル画素値とを、対応する画素毎に合成する論理回路を有する請求項２８に記載の固体撮像装置。
【請求項３０】
前記信号処理回路は、前記第１のＡＤ変換回路を、前記選択された画素行の各画素の長時間露光アナログ画素信号が同時に長時間露光デジタル画素値に変換されるよう制御するとともに、前記第２のＡＤ変換回路を、前記選択された画素行の各画素の短時間露光アナログ画素信号が同時に短時間露光デジタル画素値に変換されるよう制御する制御部を備えた請求項１に記載の固体撮像装置。
【請求項３１】
入射光の光電変換により信号電荷を生成する画素を２次元マトリクス状に配列してなる画素領域と、該画素領域の各画素行を選択する行選択部と、該画素領域に各画素列毎に設けられ、該行選択部により選択された画素行の各画素からアナログ画素信号が読み出される複数の列信号線とを備えた固体撮像装置を、該行選択部により画素行が順次選択され、該選択された画素行の各画素の画素値が順次出力されるよう駆動する駆動方法であって、
選択された画素行の各画素から対応する列信号線に読み出された各画素のアナログ画素信号を同時にデジタル画素値に変換し、
第１の水平ブランキング期間内に、各画素行から、該アナログ画素信号として、長時間露光により得られた信号電荷に相当する長時間露光アナログ画素信号が、各画素に対応する列信号線に読み出され、かつ、第２の水平ブランキング期間内に、各画素行から、該アナログ画素信号として、短時間露光により得られた信号電荷に相当する短時間露光アナログ画素信号が、各画素に対応する列信号線に読み出されるように、該行選択部により１フレーム期間内に各画素行が２回選択され、
選択された画素行の各画素からの該長時間露光アナログ画素信号は、第１のＡＤ変換回路により、該フレーム期間内の残りの信号処理期間内に、同時に長時間露光デジタル画素値にＡＤ変換され、
選択された画素行の各画素からの該短時間露光アナログ画素信号は、該第１のＡＤ変換回路での該長時間露光アナログ画素信号のＡＤ変換と並行して、第２のＡＤ変換回路により、該フレーム期間内の残りの信号処理期間内に、同時に短時間露光デジタル画素値にＡＤ変換される、固体撮像装置の駆動方法。
【請求項３２】
被写体の撮像を行う撮像部を備えた電子情報機器であって、
該撮像部は、請求項１に記載の固体撮像装置である電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置およびその駆動方法、並びに電子情報機器に関し、特に、短時間露光および長時間露光によりダイナミックレンジの広い画像信号が得られるよう画素行選択動作を行う固体撮像装置、およびその駆動方法、並びにこのような固体撮像装置を用いた電子情報機器に関するものである。
【背景技術】
【０００２】
従来、被写体の撮像により画像信号を出力する撮像装置には、ＣＣＤイメージセンサやＣＭＯＳイメージセンサが用いられているが、最近では、省電力の観点からＣＣＤイメージセンサに比べて消費電力の少ないＣＭＯＳイメージセンサがモバイル機器等に使用される機会が増加しつつある。このようなイメージセンサでは、被写体の撮像により得られる画像信号のレベルが適切になるようにその露光時間を調整している。
【０００３】
ところが、被写体の輝度が場所によって大きく異なる場合、露光時間の調整では、被写体の低輝度部分と高輝度部分とで解像度に劣化の無い撮像画像を得ることは困難である。つまり、被写体の高輝度部分の信号レベルが適切になるように露光時間を合わせると、低輝度部分の信号がつぶれてしまうので、低輝度部分の解像度が出なくなる。このとき撮像素子から読み出される画像信号も微弱になるので、そのＳ／Ｎも悪化する。逆に低輝度部分の信号レベルが適切になるように露光時間を合わせると、高輝度部分の信号が飽和状態になり、その部分の画像は白一色の状態になり、被写体の判別がつかなくなってしまう。
【０００４】
そこで、特許文献１では、ＣＭＯＳイメージセンサにおいて、長時間露光と短時間露光とを行い、その一方の露光により得られた画像データをメモリに格納し、その他方の露光により得られた画像データを読み出す時にメモリ内の画像データを読み出して、それら２つの画像データを混合し、これによりダイナミックレンジの広い撮像画像を得るようにしたものが開示されている。
【０００５】
また、特許文献２には、ＣＭＯＳ光センサーにおいて、１フレーム期間を３分割し、そのうちの２つの期間の一方で得られた蓄積時間（光電変換時間）の短い画像信号と、その他方で得られた蓄積時間の長い画像信号とを用いて、ダイナミックレンジの広い撮像画像を得るようにしたものが開示されており、以下、簡単に説明する。
【０００６】
図２０は、上記特許文献２に開示のＣＭＯＳ光センサーを説明する図である。
【０００７】
このＣＭＯＳ光センサー１０は、画素をマトリクス状に配列してなる画素部１と、該画素部１の画素行を選択する垂直選択手段７と、選択された画素行の各画素からのリセット信号とデータ信号とをサンプルホールドしてその差分信号を生成する第１のサンプルホールドＣＤＳ部１１ａと、選択された画素行の各画素からのリセット信号とデータ信号とを、該第１のサンプルホールドＣＤＳ部１０ａとは異なるタイミングでサンプルホールドしてその差分信号を生成する第２のサンプルホールドＣＤＳ部１０ｂとを有している。ＣＭＯＳ光センサー１０は、第１のサンプルホールドＣＤＳ部１０ａで生成された差分信号を、例えば電荷蓄積時間の長い画素信号（長時間蓄積信号）として順次水平信号線１４ａに出力する第１の水平選択手段１２ａと、第２のサンプルホールドＣＤＳ部１０ｂで生成された差分信号を、例えば電荷蓄積時間の短い画素信号（短時間蓄積信号）として順次水平信号線１４ｂに出力する第２の水平選択手段１２ｂとを有している。ＣＭＯＳ光センサー１０は、該水平信号線１４ａに出力された差分信号である長時間蓄積信号を増幅する第１の出力部１６ａと、該水平信号線１４ｂに出力された差分信号である短時間蓄積信号を増幅する第２の出力部１６ｂと、該垂直選択手段７、第１および第２の水平選択手段１２ａおよび１２ｂ、並びに、第１および第２のサンプルホールドＣＤＳ部１０ａおよび１０ｂにタイミングパルスを供給するタイミングジェネレータ６とを有している。なお、画素部１には、各画素列毎に画素からリセット信号およびデータ信号を読み出すための垂直信号線（図示せず）が設けられており、この垂直信号線には、定電流部５により一定電流が供給されるようになっている。
【０００８】
このような構成のＣＭＯＳ光センサー１０では、画素部１における各画素行からは、蓄積時間の異なる２種類のデータ信号、つまり長時間蓄積信号および短時間蓄積信号が、対応するサンプルホールドＣＤＳ部１０ａおよび１０ｂにサンプルホールドされるよう、Ｖ選択手段７、第１および第２のサンプルホールドＣＤＳ部１０ａおよび１０ｂが、タイミングジェネレータ６からのタイミングパルスにより制御される。例えば、ここでは、選択された画素行における各画素の長時間蓄積信号が第１のサンプルホールドＣＤＳ部１０ａに供給され、該選択された画素行における各画素の短時間蓄積信号が第２のサンプルホールドＣＤＳ部１０ｂに供給される。これにより、第１および第２のサンプルホールドＣＤＳ部１０ａおよび１０ｂでは、同一画素に対する長時間蓄積信号と短時間蓄積信号とを保持することとなる。
【０００９】
そして、第１のサンプルホールドＣＤＳ部１１ａに保持されている長時間蓄積信号は、第１の水平選択手段１２ａにより順次水平信号線１４ａに読み出され、第１の出力部１６ａに供給される。この第１の出力部１６ａでは、長時間蓄積信号は増幅され、ＡＤ変換されて、蓄積時間の長いデジタル画素値として出力される。また、第２のサンプルホールドＣＤＳ部１１２ｂに保持されている短時間蓄積信号は、同様に、第２の水平選択手段１２ｂにより順次水平信号線１４ｂに読み出され、第２の出力部１６ｂに供給される。該第２の出力部１６ｂでは、該短時間蓄積信号は増幅され、ＡＤ変換されて、蓄積時間の短いデジタル画素値として出力される。
【００１０】
このような蓄積時間の長いデジタル画素値と蓄積時間の短いデジタル画素値とを合成することにより、ダイナミックレンジの広い画像を得ることができる。
【特許文献１】特開２００３−１６９２５９号公報
【特許文献２】特開２００６−１１５５４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献１に開示のＣＭＯＳイメージセンサでは、撮像画像における広ダイナミックレンジを実現するためにフィールドメモリを用いているので、チップサイズが大きくなってしまうという問題がある。
【００１２】
また、特許文献２に開示のＣＭＯＳ光センサー１０では、上記画素部１の一端側の画素列から得られるデジタル画素値と、上記画素部１の他端側の画素列から得られるデジタル画素値とでは、サンプルホールドＣＤＳ回路で保持されている時間が異なるため、リーク電流などの影響で、特に暗い画像の画質が劣化するという問題がある。
【００１３】
これは、サンプルホールドＣＤＳ回路が、スイッチトランジスタやコンデンサを含むことから、サンプルホールドされるデータ信号がトランジスタにおけるリーク電流により減衰する減衰量が、サンプルホールドされている期間によって変動するためである。
【００１４】
本発明は、上記のような問題点を解決するためになされたもので、チップサイズの増大を招くフィールドメモリを用いることなく、しかも、サンプルホールドされるデータ信号へのリーク電流の影響を回避しつつ、撮像画像のダイナミックレンジを広げることができる固体撮像装置、およびその駆動方法、並びに、このような固体撮像装置を用いた電子情報機器を得ることを目的とする。
【課題を解決するための手段】
【００１５】
本発明に係る固体撮像装置は、入射光の光電変換により信号電荷を生成する画素を２次元マトリクス状に配列してなる画素領域と、該画素領域の各画素行を選択する行選択部であって、該行選択部により選択した画素行の各画素の画素値を順次出力する行選択部と、該画素領域に各画素列毎に設けられた複数の列信号線と、該各列信号線に読み出された各画素のアナログ画素信号からデジタル画素値を生成する信号処理回路とを備え、該信号処理回路は、該選択された画素行の各画素からの、長時間露光により得られた信号電荷に相当する長時間露光アナログ画素信号を同時に長時間露光デジタル画素値にＡＤ変換する第１のＡＤ変換回路と、該選択された画素行の各画素からの、短時間露光により得られた信号電荷に相当する短時間露光アナログ画素信号を同時に短時間露光デジタル画素値にＡＤ変換する第２のＡＤ変換回路とを備えており、該行選択部は、各画素行から、該アナログ画素信号として、該長時間露光アナログ画素信号と、該短時間露光アナログ画素信号とが、１フレーム期間内に、各画素に対応する列信号線に読み出されるように、かつ、該各画素行に対応する水平期間には、第１の水平ブランキング期間内に１つの画素行の各画素から該長時間露光アナログ画素信号が、対応する列信号線に読み出され、かつ、該第１の水平ブランキング期間に続く第２の水平ブランキング期間内に、該１つの画素行に隣接する他の画素行の各画素から該短時間露光アナログ画素信号が、対応する列信号線に読み出されるように、各画素行を選択し、該第１のＡＤ変換回路は、該第１の水平ブランキング期間内に該列信号線に読み出された長時間露光アナログ画素信号を、該各画素行に対応する水平期間内の、該第２の水平ブランキング期間に続く残りの信号処理期間内にＡＤ変換し、該第２のＡＤ変換回路は、該第２の水平ブランキング期間内に該列信号線に読み出された短時間露光アナログ画素信号を、該第１のＡＤ変換回路での該長時間露光アナログ画素信号のＡＤ変換と並行して、該残りの信号処理期間内にＡＤ変換するものであり、そのことにより上記目的が達成される。
【００１６】
本発明は、上記固体撮像装置において、前記信号処理回路を構成する前記第１および第２のＡＤ変換回路は、各列信号線毎に設けられ、該各列信号に読み出された、選択された画素行の画素のアナログ画素信号をデジタル画素値に変換する複数のＡＤ変換器を有していることが好ましい。
【００１７】
本発明は、上記固体撮像装置において、前記行選択部は、１フレーム期間に、前記各画素行を３回以上選択するものであり、そのうち少なくとも１回の画素行の選択時には、該選択された画素行の各画素の、露光により得られた信号電荷が廃棄され、その他の２回の画素行の選択時のうちの一方では、前記選択された画素行の各画素で長時間露光により得られた信号電荷に相当する長時間露光アナログ画素信号が、対応する列信号線に読み出され、その他の２回の画素行の選択時のうちの他方では、該選択された画素行の各画素で短時間露光により得られた信号電荷に相当する短時間露光アナログ画素信号が、対応する列信号線に読み出されることが好ましい。
【００１８】
本発明は、上記固体撮像装置において、前記行選択部は、前記各画素行を選択するタイミングを、１水平期間を単位として設定するものであることが好ましい。
【００１９】
本発明は、上記固体撮像装置において、前記行選択部は、前記各画素行を選択するタイミングを、１水平期間内の各画素行の各画素に割り当てられている期間である１画素期間を単位として設定するものであることが好ましい。
【００２１】
本発明は、上記固体撮像装置において、前記長時間露光アナログ画素信号は、実質的に１フレーム期間にわたって前記画素で蓄積された信号電荷から得られたアナログ画素信号であり、前記短時間露光アナログ画素信号は、実質的に１水平期間にわたって該画素で蓄積された信号電荷から得られたアナログ画素信号であることが好ましい。
【００２４】
本発明は、上記固体撮像装置において、前記行選択部は、１フレームに相当する期間内に前記各画素行を３回選択し、第１の画素行選択時には、該選択された画素行の各画素の、露光により得られた信号電荷が廃棄され、第２の画素行選択時には、該第１の画素行選択時から該第２の画素行選択時までの間に該選択された画素行の各画素で露光により得られた信号電荷が、対応する列信号線に読み出され、該第３の画素行選択時には、該第２の画素行選択時から該第３の画素行選択時までの間に該選択された画素行の各画素で露光により得られた信号電荷が、対応する列信号線に読み出されることが好ましい。
【００２５】
本発明は、上記固体撮像装置において、前記第１の画素行選択時から前記第２の画素行選択時までの期間は、該第２の画素行選択時から前記第３の画素行選択時までの期間より長い期間であり、該第２の画素行選択時には、前記選択された画素行の各画素で長時間露光により得られた信号電荷に相当する長時間露光アナログ画素信号が、対応する列信号線に読み出され、該第３の画素行選択時には、該選択された画素行の各画素で短時間露光により得られた信号電荷に相当する短時間露光アナログ画素信号が、対応する列信号線に読み出されることが好ましい。
【００２６】
本発明は、上記固体撮像装置において、前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、前記制御部は、前記長時間露光デジタル画素値の所定期間の平均値に基づいて前記第１の画素行選択時を調整して、長時間露光時間をフィードバック制御する露光時間制御部を有することが好ましい。
【００２７】
本発明は、上記固体撮像装置において、前記第１の画素行選択時から前記第２の画素行選択時までの期間は、該第２の画素行選択時から前記第３の画素行選択時までの期間より短い期間であり、該第２の画素行選択時には、前記選択された画素行の各画素で短時間露光により得られた信号電荷に相当する短時間露光アナログ画素信号が、対応する列信号線に読み出され、該第３の画素行選択時には、前記選択された画素行の各画素で長時間露光により得られた信号電荷に相当する長時間露光アナログ画素信号が、対応する列信号線に読み出されることが好ましい。
【００２８】
本発明は、上記固体撮像装置において、前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、前記制御部は、前記短時間露光デジタル画素値の所定期間の平均値に基づいて前記第１の画素行選択タイミングを調整して、短時間露光時間をフィードバック制御する露光時間制御部を有することが好ましい。
【００２９】
本発明は、上記固体撮像装置において、前記行選択部は、１フレームに相当する期間内に前記各画素行を３回選択し、第１の画素行選択時には、その前の第３の画素行選択時から該第１の画素行選択時までの間に、該選択された画素行の各画素で露光により得られた信号電荷が、対応する列信号線に読み出され、第２の画素行選択時には、該選択された画素行の各画素の、露光により得られた信号電荷が廃棄され、該第３の画素行選択時には、該第２の画素行選択時から該第３の画素行選択時までの間に該選択された画素行の各画素で露光により得られた信号電荷が、対応する列信号線に読み出されることが好ましい。
【００３０】
本発明は、上記固体撮像装置において、前記第２の画素行選択時から前記第３の画素行選択時までの期間は、該第３の画素行選択時からその次の第１の画素行選択時までの期間より短い期間であり、該第１の画素行選択時には、前記選択された画素行の各画素で長時間露光により得られた信号電荷に相当する長時間露光アナログ画素信号が、対応する列信号線に読み出され、該第３の画素行選択時には、該選択された画素行の各画素で短時間露光により得られた信号電荷に相当する短時間露光アナログ画素信号が、対応する列信号線に読み出されることが好ましい。
【００３１】
本発明は、上記固体撮像装置において、前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、前記制御部は、前記長時間露光デジタル画素値の所定期間の平均値に基づいて前記第２の画素行選択時を調整して、短時間露光時間をフィードバック制御する露光時間制御部を有することが好ましい。
【００３２】
本発明は、上記固体撮像装置において、前記行選択部は、１フレームに相当する期間内に前記各画素行を４回選択し、第１の画素行選択時には、該選択された画素行の各画素の、露光により得られた信号電荷が廃棄され、第２の画素行選択時には、該第１の画素行選択時から該第２の画素行選択時までの間に該選択された画素行の各画素で露光により得られた信号電荷が、対応する列信号線に読み出され、第３の画素行選択時には、該選択された画素行の各画素の、露光により得られた信号電荷が廃棄され、第４の画素行選択時には、該第３の画素行選択時から該第４の画素行選択時までの間に該選択された画素行の各画素で露光により得られた信号電荷が、対応する列信号線に読み出されることが好ましい。
【００３３】
本発明は、上記固体撮像装置において、前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、前記制御部は、前記長時間露光デジタル画素値の所定期間の平均値に基づいて前記第１の画素行選択時を調整して、長時間露光時間をフィードバック制御し、かつ前記短時間露光デジタル画素値の所定期間の平均値に基づいて前記第３の画素行選択時を調整して、短時間露光時間をフィードバック制御する露光時間制御部を有することが好ましい。
【００３４】
本発明は、上記固体撮像装置において、前記第１のＡＤ変換回路は、その各ＡＤ変換器の前段に設けられ、前記列信号線に暗時アナログ画素信号として読み出されたリセット信号と、該列信号線に長時間露光アナログ信号として出力されたデータ信号とをそれぞれサンプリングしてそれらの第１の差分アナログ画素信号を出力する第１のＣＤＳ回路を有し、前記第２のＡＤ変換回路は、その各ＡＤ変換器の前段に設けられ、該列信号線に暗時のアナログ画素信号として読み出されたリセット信号と、該列信号線に短時間露光アナログ信号として出力されたデータ信号とをそれぞれサンプリングしてそれらの第２の差分アナログ画素信号を出力する第２のＣＤＳ回路を有することが好ましい。
【００３５】
本発明は、上記固体撮像装置において、前記第１のＡＤ変換回路を構成する各ＡＤ変換器は、その前段の第１のＣＤＳ回路から出力される一定レベルの第１の差分アナログ画素信号を第１のランプ波形信号と比較し、該第１のランプ波形信号の信号レベルが該第１の差分アナログ画素信号の信号レベルを超えたとき第１のタイミング信号を出力する第１のコンパレータと、該第１のタイミング信号が出力されたとき、該第１の差分アナログ画素信号の信号レベルに相当する第１のカウント値をラッチする第１のラッチ回路とを有し、前記第２のＡＤ変換回路を構成する各ＡＤ変換器は、その前段の第２のＣＤＳ回路から出力される一定レベルの第２の差分アナログ画素信号を第２のランプ波形信号と比較し、該第２のランプ波形信号の信号レベルが該第２の差分アナログ画素信号の信号レベルを超えたとき第２のタイミング信号を出力する第２のコンパレータと、該第２のタイミング信号が出力されたとき、該第２の差分アナログ画素信号の信号レベルに相当する第２のカウント値をラッチする第２のラッチ回路とを有することが好ましい。
【００３６】
本発明は、上記固体撮像装置において、前記信号処理回路は、前記第１のＡＤ変換回路の前記各列信号線に対応するＡＤ変換器で得られた各画素の長時間露光デジタル画素値が順次出力されるよう、該第１のＡＤ変換回路にタイミングパルス信号を出力する第１の水平シフトレジスタと、前記第２のＡＤ変換回路の前記各列信号線に対応するＡＤ変換器で得られた各画素の短時間露光デジタル画素値が順次出力されるよう、該第２のＡＤ変換回路にタイミングパルス信号を出力する第２の水平シフトレジスタとを有し、前記第１のラッチ回路は、前記第１のコンパレータからの第１のタイミング信号に基づいて、前記第１の差分アナログ画素信号の信号レベルに相当する第１のカウント値を、該長時間露光デジタル画素値としてラッチする第１の前段ラッチ部と、該第１の前段ラッチ部のラッチ出力を保持し、該第１の水平シフトレジスタからのタイミングパルスにより、該第１の前段ラッチ部のラッチ出力を出力する第１の後段ラッチ部とを有し、前記第２のラッチ回路は、前記第２のコンパレータからの第２のタイミング信号に基づいて、前記第２の差分アナログ画素信号の信号レベルに相当する第２のカウント値を、該長時間露光デジタル画素値としてラッチする第２の前段ラッチ部と、該第２の前段ラッチ部のラッチ出力を保持し、該第２の水平シフトレジスタからのタイミングパルスにより、該第２の前段ラッチ部のラッチ出力を出力する第２の後段ラッチ部とを有することが好ましい。
【００３７】
本発明は、上記固体撮像装置において、前記第１のＡＤ変換回路が前記第１の差分アナログ画素信号をＡＤ変換する処理と、前記第２のＡＤ変換回路が前記第２の差分アナログ画素信号をＡＤ変換する処理とは、同一の処理であることが好ましい。
【００３８】
本発明は、上記固体撮像装置において、前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、該制御部は、該第１のＡＤ変換回路の各列信号線毎に設けられた複数のＡＤ変換器に前記第１のランプ波形信号を出力する第１のランプ波形生成部と、該第２のＡＤ変換回路の各列信号線毎に設けられた複数のＡＤ変換器に前記第２のランプ波形信号を出力する第２のランプ波形生成部と、該複数のＡＤ変換器に前記カウント値を供給するカウンタ回路とを有することが好ましい。
【００３９】
本発明は、上記固体撮像装置において、前記第１のＡＤ変換回路が前記第１の差分アナログ画素信号をＡＤ変換する処理と、前記第２のＡＤ変換回路が前記第２の差分アナログ画素信号をＡＤ変換する処理とは、異なる処理であることが好ましい。
【００４０】
本発明は、上記固体撮像装置において、前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、該制御部は、該第１のＡＤ変換回路の各列信号線毎に設けられた複数のＡＤ変換器に前記第１のランプ波形信号を出力する第１のランプ波形生成部と、該第２のＡＤ変換回路の各列信号線毎に設けられた複数のＡＤ変換器に、該第１のランプ波形信号に比べて最大振幅値の小さい第２のランプ波形信号を出力する第２のランプ波形生成部と、該複数のＡＤ変換器に前記カウント信号を供給するカウンタ回路とを有することが好ましい。
【００４１】
本発明は、上記固体撮像装置において、前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、該制御部は、該第１のＡＤ変換回路の各列信号線毎に設けられた複数のＡＤ変換器に、波形が固定である第１のランプ波形信号を出力する第１のランプ波形生成部と、該第２のＡＤ変換回路の各列信号線毎に設けられた複数のＡＤ変換器に、波形が可変である第２のランプ波形信号を出力する第２のランプ波形生成部と、該複数のＡＤ変換器に前記カウント信号を供給するカウンタ回路とを有し、該第２のＡＤ変換回路では、各ＡＤ変換器でのＡＤ変換のダイナミックレンジが該第２のランプ波形信号の波形により調整されることが好ましい。
【００４２】
本発明は、上記固体撮像装置において、前記制御部は、外部からの設定信号に基づいて、前記第２のランプ波形生成部で生成されるランプ波形の最大振幅値を設定するランプ波形設定部を有することが好ましい。
【００４３】
本発明は、上記固体撮像装置において、前記制御部は、前記短時間露光デジタル画素値の所定期間の平均値に基づいて、前記第２のランプ波形生成部で生成されるランプ波形の最大振幅値をフィードバック制御するランプ波形制御部を有することが好ましい。
【００４４】
本発明は、上記固体撮像装置において、前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、該制御部は、前記第１のＡＤ変換回路の各列信号線毎に設けられた複数のＡＤ変換器に、波形が可変である第１のランプ波形信号を出力する第１のランプ波形生成部と、該第１のＡＤ変換回路の複数のＡＤ変換器に第１のカウント値を供給する第１のカウンタ回路と、前記長時間露光デジタル画素値の所定期間の平均値に基づいて、該第１のランプ波形生成部で生成されるランプ波形の最大振幅値をフィードバック制御する第１のランプ波形制御部と、該第２のＡＤ変換回路の各列信号線毎に設けられた複数のＡＤ変換器に、波形が可変である第２のランプ波形信号を出力する第２のランプ波形生成部と、該第２のＡＤ変換回路の複数のＡＤ変換器に第２のカウント信号を供給する第２のカウンタ回路と、前記短時間露光デジタル画素値の所定期間の平均値に基づいて、該第２のランプ波形生成部で生成されるランプ波形の最大振幅値をフィードバック制御する第２のランプ波形制御部とを有し、該第１のＡＤ変換回路では、該各ＡＤ変換器でのＡＤ変換のダイナミックレンジが該第１のランプ波形信号の波形により調整され、該第２のＡＤ変換回路では、該各ＡＤ変換器でのＡＤ変換のダイナミックレンジが該第２のランプ波形信号の波形により調整されることが好ましい。
【００４５】
本発明は、上記固体撮像装置において、前記信号処理回路は、前記第１のＡＤ変換回路の前記各列信号線に対応するＡＤ変換器で得られた各画素の長時間露光デジタル画素値が順次出力されるよう、該第１のＡＤ変換回路にタイミングパルス信号を出力する第１の水平シフトレジスタと、前記第２のＡＤ変換回路の該各列信号線に対応するＡＤ変換器で得られた各画素の短時間露光デジタル画素値が順次出力されるよう、該第２のＡＤ変換回路にタイミングパルス信号を出力する第２の水平シフトレジスタとを有することが好ましい。
【００４６】
本発明は、上記固体撮像装置において、前記信号処理回路は、前記第１のＡＤ変換回路から順次出力される各画素の長時間露光デジタル画素値と、前記第２のＡＤ変換回路から順次出力される各画素の短時間露光デジタル画素値とを、対応する画素毎に合成する論理回路を有することが好ましい。
【００４７】
本発明は、上記固体撮像装置において、前記信号処理回路は、前記第１のＡＤ変換回路を、前記選択された画素行の各画素の長時間露光アナログ画素信号が同時に長時間露光デジタル画素値に変換されるよう制御するとともに、前記第２のＡＤ変換回路を、前記選択された画素行の各画素の短時間露光アナログ画素信号が同時に短時間露光デジタル画素値に変換されるよう制御する制御部を備えていることが好ましい。
【００４８】
本発明に係る固体撮像装置の駆動方法は、入射光の光電変換により信号電荷を生成する画素を２次元マトリクス状に配列してなる画素領域と、該画素領域の各画素行を選択する行選択部と、該画素領域に各画素列毎に設けられ、該行選択部により選択された画素行の各画素からアナログ画素信号が読み出される複数の列信号線とを備えた固体撮像装置を、該行選択部により画素行が順次選択され、該選択された画素行の各画素の画素値が順次出力されるよう駆動する駆動方法であって、選択された画素行の各画素から対応する列信号線に読み出された各画素のアナログ画素信号を同時にデジタル画素値に変換し、第１の水平ブランキング期間内に、各画素行から、該アナログ画素信号として、長時間露光により得られた信号電荷に相当する長時間露光アナログ画素信号が、各画素に対応する列信号線に読み出され、かつ、第２の水平ブランキング期間内に、各画素行から、該アナログ画素信号として、短時間露光により得られた信号電荷に相当する短時間露光アナログ画素信号が、各画素に対応する列信号線に読み出されるように、該行選択部により１フレーム期間内に各画素行が２回選択され、選択された画素行の各画素からの該長時間露光アナログ画素信号は、第１のＡＤ変換回路により、該フレーム期間内の残りの信号処理期間内に、同時に長時間露光デジタル画素値にＡＤ変換され、選択された画素行の各画素からの該短時間露光アナログ画素信号は、該第１のＡＤ変換回路での該長時間露光アナログ画素信号のＡＤ変換と並行して、第２のＡＤ変換回路により、該フレーム期間内の残りの信号処理期間内に、同時に短時間露光デジタル画素値にＡＤ変換されるものであり、そのことにより上記目的が達成される。
【００５０】
本発明に係る電子情報機器は、被写体の撮像を行う撮像部を備えた電子情報機器であって、該撮像部は、上述した本発明の固体撮像装置であり、そのことにより上記目的が達成される。
【００５１】
以下、本発明の作用について説明する。
【００５２】
本発明においては、入射光の光電変換により信号電荷を生成する画素を２次元マトリクス状に配列してなる画素領域と、該画素領域の各画素行を選択する行選択部とを備えた固体撮像装置において、各画素列の列信号線に読み出された、選択された画素行の各画素のアナログ画素信号を同時にデジタル画素値に変換するＡＤ変換回路を少なくとも２以上備えたので、同一の画素行から読み出された蓄積時間の異なる各画素のアナログ画素信号を、別々のＡＤ変換回路で同時にＡＤ変換することが可能となる。つまり、選択された画素行の各画素のアナログ画素信号が列信号線に読み出されてからＡＤ変換されるまでの時間、特にＡＤ変換回路の前段でアナログ画素信号がサンプルホールドされる時間が、すべての画素列で同一となり、この間にリーク電流などの影響で、各列信号線間に読み出されたアナログ画素信号の減衰量が、列信号線の一端側と他端側とで大きく異なってしまうのを回避することができる。
【００５３】
これにより、チップサイズの増大を招くフィールドメモリを用いることなく、サンプルホールドされるデータ信号（アナログ画素信号）へのリーク電流の影響を回避しつつ、撮像画像のダイナミックレンジを広げる。
【００５４】
また、本発明においては、選択された画素行の各画素からの長時間露光アナログ画素信号を同時に長時間露光デジタル画素値にＡＤ変換する第１のＡＤ変換回路と、選択された画素行の各画素からの短時間露光アナログ画素信号を同時に短時間露光デジタル画素値にＡＤ変換する第２のＡＤ変換回路とを備えたので、同一の画素行から読み出された各画素の長時間露光アナログ画素信号と短時間露光アナログ画素信号とを、第１及び第２のＡＤ変換回路でそれぞれ、同時にＡＤ変換することが可能となる。
【００５５】
つまり、選択された画素行の各画素の長時間露光アナログ画素信号と短時間露光アナログ画素信号とのいずれのアナログ画素信号についても、列信号線に読み出されてからＡＤ変換されるまでの時間が、すべての画素列で同一となり、この間にリーク電流などの影響で、各列信号線間に読み出されたアナログ画素信号の減衰量が、列信号線の一端側と他端側とで大きく異なってしまうのを回避することができる。このため、第１のＡＤ変換回路から順次出力される各画素の長時間露光デジタル画素値と、第２のＡＤ変換回路から順次出力される各画素の短時間露光デジタル画素値とを、対応する画素毎に合成することにより、チップサイズの増大を招くフィールドメモリを用いることなく、またサンプルホールドされるデータ信号へのリーク電流の影響を回避しつつ、撮像画像のダイナミックレンジを広げることができる。
【００５６】
また、本発明においては、前記行選択部は、１フレーム期間に、前記各画素行を３回以上選択し、そのうち少なくとも１回の画素行の選択時には、該選択された画素行の各画素の、露光により得られた信号電荷が廃棄され、その他の２回の画素行の選択時のうちの一方では、前記選択された画素行の各画素で長時間露光により得られた信号電荷に相当する長時間露光アナログ画素信号が、対応する列信号線に読み出され、その他の２回の画素行の選択時のうちの他方では、該選択された画素行の各画素で短時間露光により得られた信号電荷に相当する短時間露光アナログ画素信号が、対応する列信号線に読み出されるので、選択された画素行の各画素の信号電荷を廃棄するための画素行選択のタイミングを変えることにより、長時間露光あるいは短時間露光の長さを調整することができる。また、前記各画素行を選択するタイミングを、１水平期間内の、各画素行の各画素に割り当てられている期間である１画素期間を単位として設定することで、画素行選択タイミングを１水平期間を単位として設定する場合に比べて、露光時間の微調整が可能となる。さらに、選択された画素行の各画素の信号電荷を廃棄するための画素行選択のタイミングを、長時間露光デジタル画素値あるいは短時間露光デジタル画素値の所定期間の平均値に基づいてフィードバック制御することにより、長時間露光あるいは短時間露光の時間を常に被写体の輝度レベルに応じた適切な露光時間にすることができる。
【００５７】
また、本発明においては、前記行選択部は、１フレームに相当する期間内に前記各画素行を４回選択し、第１の画素行選択時には、該選択された画素行の各画素の、露光により得られた信号電荷が廃棄され、第２の画素行選択時には、該第１の画素行選択時から該第２の画素行選択時までの間に該選択された画素行の各画素で露光により得られた信号電荷が、対応する列信号線に読み出され、第３の画素行選択時には、該選択された画素行の各画素の、露光により得られた信号電荷が廃棄され、第４の画素行選択時には、該第３の画素行選択時から該第４の画素行選択時までの間に該選択された画素行の各画素で露光により得られた信号電荷が、対応する列信号線に読み出されるので、選択された画素行の各画素の信号電荷を廃棄するための画素行選択のタイミング（第１及び第３の画素行選択時）を変えることにより、長時間露光及び短時間露光の長さをともに調整することができる。さらに、選択された画素行の各画素の信号電荷を廃棄するための画素行選択のタイミング（第１及び第３の画素行選択時）を、長時間露光デジタル画素値、及び短時間露光デジタル画素値の所定期間の平均値に基づいてフィードバック制御することにより、長時間露光及び短時間露光の時間を常に被写体の輝度レベルに応じた適切な露光時間にすることができる。
【００５８】
また、本発明においては、前記第１及び第２のＡＤ変換回路はそれぞれ、その各ＡＤ変換器の前段に設けられ、前記列信号線に暗時アナログ画素信号として読み出されたリセット信号と、該列信号線に長時間露光アナログ画素信号あるいは短時間露光アナログ画素信号として出力されたデータ信号とをそれぞれサンプリングしてそれらの差分アナログ画素信号を出力するＣＤＳ回路を有するので、差分アナログ画素信号のＡＤ変換により得られるデジタル画素値を、リセットノイズを除去したものとすることができる。
【００５９】
また、本発明においては、前記第１のＡＤ変換回路が前記第１の差分アナログ画素信号をＡＤ変換する処理と、前記第２のＡＤ変換回路が前記第２の差分アナログ画素信号をＡＤ変換する処理とを、異なる処理としているので、例えば、長時間露光アナログ画素信号のＡＤ変換と、短時間露光アナログ画素信号のＡＤ変換とで、ＡＤ変換のダイナミックレンジを変えることができる。これにより、ＡＤ変換の前にアナログ画素信号のゲインを調整する増幅回路などが不要となる。
【００６０】
また、本発明においては、前記第１および第２のＡＤ変換回路を制御する制御部は、外部からの設定信号に基づいて、短時間露光アナログ画素信号のＡＤ変換に用いるランプ波形の最大振幅値を設定するランプ波形設定部を有するので、アナログ信号レベルの小さい短時間露光アナログ画素信号に対して適切なＡＤ変換のダイナミックレンジを設定することができる。
【００６１】
また、本発明においては、前記第１および第２のＡＤ変換回路を制御する制御部は、前記短時間露光デジタル画素値の所定期間の平均値に基づいて、そのＡＤ変換に用いるランプ波形の最大振幅値をフィードバック制御するランプ波形制御部を有するので、アナログ信号レベルの小さい短時間露光アナログ画素信号に対して、被写体の輝度レベルに応じた適切なＡＤ変換のダイナミックレンジを設定することができる。
【００６２】
また、本発明においては、前記第１および第２のＡＤ変換回路を制御する制御部は、前記長時間露光デジタル画素値の所定期間の平均値に基づいて、そのＡＤ変換に用いるランプ波形の最大振幅値をフィードバック制御するランプ波形制御部と、前記短時間露光デジタル画素値の所定期間の平均値に基づいて、そのＡＤ変換に用いるランプ波形生成部で生成されるランプ波形の最大振幅値をフィードバック制御するランプ波形制御部とを有するので、アナログ信号レベルの小さい短時間露光アナログ画素信号だけでなく、アナログ信号レベルの大きい長時間露光アナログ画素信号に対して、被写体の輝度レベルに応じた適切なＡＤ変換のダイナミックレンジを設定することができる。
【発明の効果】
【００６３】
以上のように、本発明によれば、入射光の光電変換により信号電荷を生成する画素を２次元マトリクス状に配列してなる画素領域と、該画素領域の各画素行を選択する行選択部とを備え、該行選択部により選択した画素行の各画素の画素値を順次出力する固体撮像装置において、該画素領域に各画素列毎に設けられ、該行選択部により選択された画素行の各画素からアナログ画素信号が読み出される複数の列信号線と、該各列信号線に読み出された各画素のアナログ画素信号からデジタル画素値を生成する信号処理回路とを備え、該信号処理回路は、該複数の列信号線に読み出された、選択された画素行の各画素のアナログ画素信号を同時にデジタル画素値に変換するＡＤ変換回路を少なくとも２以上備えたので、前記各画素行から、長時間露光により得られた信号電荷に相当する長時間露光アナログ画素信号と、短時間露光により得られた信号電荷に相当する短時間露光アナログ画素信号とを、各画素に対応する列信号線に読み出し、該長時間露光アナログ画素信号と短時間露光アナログ画素信号とをそれぞれ同時にデジタル画素値にＡＤ変換することが可能となる。これにより、これらの長時間露光アナログ画素信号と短時間露光アナログ画素信号のデジタル画素値を合成することにより、チップサイズの増大を招くフィールドメモリを用いることなく、しかも、サンプルホールドされるデータ信号へのリーク電流の影響を回避しつつ、撮像画像のダイナミックレンジを広げることができる。
【発明を実施するための最良の形態】
【００６４】
以下、本発明の実施形態について図面を参照しながら説明する。
【００６５】
（実施形態１）
図１〜図６は本発明の実施形態１による固体撮像装置およびその駆動方法を説明する図であり、図１は、この実施形態１の固体撮像装置の構成を示すブロック図、図２は、該固体撮像装置におけるＡＤ変換回路を説明するブロック図である。また、図３および図４は、上記実施形態１の固体撮像装置の動作を説明する波形図であり、図３は、１フレーム期間内での行選択パルスの発生タイミングを示し、図４（ａ）は、１水平期間内での行選択パルスの発生タイミングを示している。図４（ｂ）および図４（ｃ）はそれぞれ、第１および第２の水平シフトレジスタから出力される列選択パルスの発生タイミングを示している。図５は、１フレーム期間内での長時間露光と短時間露光のタイミング（図５（ｂ））を、固体撮像装置の主要部の構成（図５（ａ））とともに示す図であり、図６は、連続する３水平期間での信号処理（図６（ｂ））を固体撮像装置の主要部の構成（図６（ａ））とともに示す図である。
【００６６】
本実施形態１の固体撮像装置１００は、入射光の光電変換により信号電荷を生成する画素を２次元マトリクス状（ｎ行×ｍ列）に配列してなる画素領域１０２と、該画素領域の各画素行を選択パルスΦＶ１〜ΦＶｎにより選択する垂直シフトレジスタ（行選択部）１０４とを備え、該垂直シフトレジスタ１０４により選択した画素行の各画素の画素値を順次出力するものである。
【００６７】
また、この固体撮像装置１００は、該画素領域に各画素列毎に設けられ、垂直シフトレジスタ１０４により選択された画素行の各画素からアナログ画素信号が読み出される複数の列信号線Ｌ１〜Ｌｍと、該各列信号線に読み出された各画素のアナログ画素信号からデジタル画素値を生成する信号処理回路とを備えている。
【００６８】
ここで、上記垂直シフトレジスタ１０４は、１フレーム期間内に２回の画素信号読み出し動作（つまり画素行の選択）を行うよう構成されている。具体的には、この垂直シフトレジスタ１０４は、各画素行からは、前記アナログ画素信号として、長時間露光により得られた信号電荷に相当する長時間露光アナログ画素信号と、短時間露光により得られた信号電荷に相当する短時間露光アナログ画素信号とが、１フレーム期間内に、各画素に対応する列信号線に読み出されるよう、各画素行を選択するよう構成されている。上記長時間露光アナログ画素信号は、実質的に１フレーム期間にわたって前記画素で蓄積された信号電荷から得られたアナログ画素信号であり、上記短時間露光アナログ画素信号は、実質的に１水平期間にわたって該画素で蓄積された信号電荷から得られたアナログ画素信号である。なお、ここでは、長時間露光時間及び短時間露光時間は、１水平期間を単位として設定しているが、これらの露光時間の設定は、１水平期間内の、各画素行の各画素に割り当てられている期間である１画素期間を単位として設定してもよい。
【００６９】
そして、上記信号処理回路は、選択された画素行の各画素からの長時間露光アナログ画素信号を同時に長時間露光デジタル画素値にＡＤ変換する第１のＡＤ変換回路（ＡＤＣ（Ｉ））１１０ａと、選択された画素行の各画素からの短時間露光アナログ画素信号を同時に短時間露光デジタル画素値にＡＤ変換する第２のＡＤ変換回路（ＡＤＣ（ＩＩ））１１０ｂとを有している。これらのＡＤ変換回路１１０ａおよび１１０ｂはそれぞれ、各列信号線毎に設けられ、該各列信号線に読み出された、選択された画素行の画素のアナログ画素信号をデジタル画素値に変換する複数のＡＤ変換器１２０（図２参照）を有している。
【００７０】
上記信号処理回路は、第１のＡＤ変換回路１１０ａを、前記選択された画素行の各画素の長時間露光アナログ画素信号が同時に長時間露光デジタル画素値に変換されるよう制御するとともに、第２のＡＤ変換回路１１０ｂを、前記選択された画素行の各画素の短時間露光アナログ画素信号が同時に短時間露光デジタル画素値に変換されるよう制御する制御部１０８を備えている。
【００７１】
さらに、上記信号処理回路は、上記第１のＡＤ変換回路１１０ａの各ＡＤ変換器で得られた各画素の長時間露光デジタル画素値が順次出力されるよう、該第１のＡＤ変換回路１１０ａにタイミングパルス信号ΦＨａ１〜ΦＨａｍを出力する水平シフトレジスタ（Ｉ）（第１の水平シフトレジスタ）１０９ａと、上記第２のＡＤ変換回路１１０ｂの各ＡＤ変換器で得られた各画素の短時間露光デジタル画素値が順次出力されるよう、該第２のＡＤ変換回路１１０ｂにタイミングパルス信号ΦＨｂ１〜ΦＨｂｍを出力する水平シフトレジスタ（ＩＩ）（第２の水平シフトレジスタ）１０９ｂとを有している。
【００７２】
また、上記信号処理回路は、第１のＡＤ変換回路１１０ａから順次出力される各画素の長時間露光デジタル画素値と、第２のＡＤ変換回路１１０ｂから順次出力される各画素の短時間露光デジタル画素値とを、対応する画素毎に合成する論理回路１２１を有している。
【００７３】
なお、本実施形態１の固体撮像装置も、図２０に示す従来の固体撮像装置と同様、列信号線に一定電流を供給する定電流源を有しているが、図１では図示していない。
【００７４】
以下、上記第１及び第２のＡＤ変換回路１１０ａ及び１１０ｂについて詳しく説明する。ここでは、上記第１のＡＤ変換回路１１０ａは、例えば、各画素行に対応する１水平期間Ｈ（ｋ）内の第１の水平ブランキング期間ＴＨＢ１内に列信号線に読み出された長時間露光アナログ画素信号を、各画素行に対応する水平期間Ｈ（ｋ）内の、第２の水平ブランキング期間ＴＨＢ２に続く残りの信号処理期間ＨＲ（ｋ）内にＡＤ変換するものである。上記第２のＡＤ変換回路１１０ｂは、各画素行に対応する１水平期間Ｈ（ｋ）内の第２の水平ブランキング期間ＴＨＢ２内に該列信号線に読み出された短時間露光アナログ画素信号を、該第１のＡＤ変換回路での長時間露光アナログ画素信号のＡＤ変換と並行して、該残りの信号処理期間ＨＲ（ｋ）内にＡＤ変換するものである。
【００７５】
上記第１のＡＤ変換回路１１０ａは、図２に示すように、その各ＡＤ変換器１２０の前段に設けられ、列信号線に暗時アナログ画素信号として読み出されたリセット信号と、該列信号線に長時間露光アナログ信号として出力されたデータ信号とをそれぞれサンプリングしてそれらの第１の差分アナログ画素信号を出力するＣＤＳ回路１１１を有している。また、上記第２のＡＤ変換回路１１０ｂも同様に、その各ＡＤ変換器１２０の前段に設けられ、該列信号線に暗時のアナログ画素信号として読み出されたリセット信号と、該列信号線に短時間露光アナログ信号として出力されたデータ信号とをそれぞれサンプリングしてそれらの第２の差分アナログ画素信号を出力するＣＤＳ回路１１１を有している（図２参照）。なおここでは、上記ＣＤＳ回路１１１と、その出力に接続された対応するＡＤ変換器１２０とは、各列に対応する信号処理部１１０を構成している。
【００７６】
上記第１のＡＤ変換回路を構成する各ＡＤ変換器１２０は、図２に示すように、その前段のＣＤＳ回路（第１のＣＤＳ回路）１１１から出力される一定レベルの差分アナログ画素信号（第１の差分アナログ画素信号）ＤＡｐｖをランプ波形信号（第１のランプ波形）１１６ａと比較し、該ランプ波形信号の信号レベルが該差分アナログ画素信号ＤＡｐｖの信号レベルを超えたときタイミング信号（第１のタイミング信号）Ｔｓを出力するコンパレータ（第１のコンパレータ）１１２と、該タイミング信号が出力されたとき、該差分アナログ画素信号の信号レベルに相当するカウント値（第１のカウント値）をラッチしてデジタル画素値Ｄｐｖとして出力するｎビットラッチ回路（第１のラッチ回路）１１３とを有している。この第１ＡＤ変換回路１１０ａのｎビットラッチ回路１１３は、第１のコンパレータ１１２からの第１のタイミング信号Ｔｓに基づいて、第１の差分アナログ画素信号の信号レベルに相当する第１のカウント値を、該長時間露光デジタル画素値としてラッチする前段ｎビットラッチ（第１の前段ラッチ部）１１３ａと、該第１の前段ラッチ部のラッチ出力を保持し、上記第１の水平シフトレジスタ１０９ａからのタイミングパルスΦＨａ（ｊ）により、該第１の前段ラッチ部のラッチ出力を列選択で出力する後段ｎビットラッチ（第１の後段ラッチ部）１１３ｂとを有している。そして、各列に対応する信号処理部１１０の後段ｎビットラッチ１１３ｂは、各列に対応する信号処理部１１０の前段ｎビットラッチ１１３ａのラッチ出力（デジタル画素値）を列選択で順次シフトして、一端側の列に対応する後段ｎビットラッチ１１３ｂから、長時間露光デジタル画素値として出力する回路を構成している。
【００７７】
同様に、上記第２のＡＤ変換回路１１０ｂを構成する各ＡＤ変換器１２０は、その前段のＣＤＳ回路（第２のＣＤＳ回路）１１１から出力される一定レベルの差分アナログ画素信号（第２の差分アナログ画素信号）ＤＡｐｖをランプ波形信号（第２のランプ波形信号）１１６ａと比較し、該ランプ波形信号の信号レベルが該差分アナログ画素信号ＤＡｐｖの信号レベルを超えたときタイミング信号（第２のタイミング信号）Ｔｓを出力するコンパレータ（第２のコンパレータ）１１２と、該タイミング信号が出力されたとき、該差分アナログ画素信号の信号レベルに相当するｎビットのカウント値（第２のカウント値）をラッチしてデジタル画素値Ｄｐｖとして出力するｎビットラッチ回路（第２のラッチ回路）１１３とを有している。この第２のＡＤ変換回路１１０ｂのｎビットラッチ回路１１３も、第１のＡＤ変換回路１１０ａｂにおけるものと同様の構成である。つまり、このｎビットラッチ回路１１３は、第２のコンパレータ１１２からの第２のタイミング信号Ｔｓに基づいて、第２の差分アナログ画素信号の信号レベルに相当する第２のカウント値を、該長時間露光デジタル画素値としてラッチする前段ｎビットラッチ（第２の前段ラッチ部）１１３ａと、該第２の前段ラッチ部のラッチ出力を保持し、上記第２の水平シフトレジスタ１０９ｂからのタイミングパルスΦＨｂ（ｊ）により、該第２の前段ラッチ部のラッチ出力を列選択で出力する後段ｎビットラッチ（第２の後段ラッチ部）１１３ｂとを有している。そして、各列に対応する信号処理部１１０の後段ｎビットラッチ１１３ｂは、各列に対応する信号処理部１１０の前段ｎビットラッチ１１３ａのラッチ出力（デジタル画素値）を列選択で順次シフトして、一端側の列に対応する後段ｎビットラッチ１１３ｂから、短時間露光デジタル画素値として出力する回路を構成している。
【００７８】
ここで、上記第１のＡＤ変換回路１１０ａが第１の差分アナログ画素信号（長時間露光アナログ画素信号）をＡＤ変換する処理と、上記第２のＡＤ変換回路１１０ｂが第２の差分アナログ画素信号（長時間露光アナログ画素信号）をＡＤ変換する処理とは、同一の処理としている。つまり、上記第１および第２のＡＤ変換回路１１０ａおよび１１０ｂを制御する制御部１０８は、各列信号線毎に設けられた複数のＡＤ変換器に上記ランプ波形信号１１６ａを出力するランプ波形生成部１１６と、該複数のＡＤ変換器にｎビットカウント値１１５ａを供給するｎビットカウンタ（カウンタ回路）１１５とを有している。
【００７９】
なお、上記制御部１０８におけるランプ波形生成部１１６は、第１のＡＤ変換回路の各ＡＤ変換器と第２のＡＤ変換回路の各ＡＤ変換器とに同一のランプ波形信号を供給するものであるが、第１のＡＤ変換回路の各ＡＤ変換器に供給するランプ波形信号と、第２のＡＤ変換回路の各ＡＤ変換器に供給するランプ波形信号とを、波形の異なるものとしてもよい。ただし、その場合、制御部１０８は、第１のＡＤ変換回路の各ＡＤ変換器に第１のランプ波形信号を供給する第１のランプ波形生成部と、第２のＡＤ変換回路の各ＡＤ変換器に、第１のランプ波形信号とは波形の異なる第２のランプ波形信号を供給する第２のランプ波形生成部とを有するものとする必要がある。
【００８０】
次に、動作について説明する。
【００８１】
以下の説明では、１フレーム期間及び１水平期間の２種類の蓄積時間（露光時間）の画素信号を読み出す場合について説明する。なお、図３では、画素行の選択パルスとして、画素領域１０２における第１番目〜第ｎ番目の画素行の選択パルスΦＶ１〜ΦＶｎを示し、特に、長時間露光アナログ画素信号の読み出しタイミングＬｔ及び短時間露光アナログ信号の読み出しタイミングＳｔについては、第１番目の画素行について示している。また、図４では、画素行の選択パルスとして、画素領域１０２における第ｋ−１番目、第ｋ番目、及び第ｋ＋１番目の画素行の選択パルスΦＶｋ−１、ΦＶｋ、及びΦＶｋ＋１を示し、特に、長時間露光アナログ信号の読み出しタイミングＬｔ及び短時間露光アナログ信号の読み出しタイミングＳｔについては、第ｋ番目の画素行のものを示している。
【００８２】
このような固体撮像装置１００では、垂直シフトレジスタ１０４は選択信号（選択パルス）ΦＶ１〜Ｖｎを出力すると、画素領域１０２における各画素行Ｒ（ｋ）（図５（ａ）参照）が選択される。つまり、画素（以下、画素セルともいう。）が水平１ラインごとに順次選択される。
【００８３】
このとき、各画素行Ｒ（ｋ）（ｋ＝１〜ｎ）は、図３に示すように、長時間露光アナログ画素信号と短時間露光アナログ画素信号とが上記列信号線Ｌ１〜Ｌｍに出力されるよう、タイミングＬｔとタイミングＳｔで選択される。タイミングＳｔで画素行が選択された後、タイミングＬｔで画素行が選択されるまでの時間は、ほぼ１フレーム期間であり、この間に画素セルで蓄積された信号電荷が、長時間露光アナログ画素信号として列信号線に読み出される。また、タイミングＬｔで画素行が選択された後、タイミングＳｔで画素行が選択されるまでの時間は、ほぼ１水平期間であり、この間に画素セルで蓄積された信号電荷が、短時間露光アナログ画素信号として列信号線に読み出される。
【００８４】
また、このような長時間露光アナログ画素信号と短時間露光アナログ画素信号との読み出しは、隣接する画素行の間で重ならないよう行う必要がある。ここでは、図４（ａ）に示すように、１フレームにおける１水平期間Ｈ（ｋ）の第１の水平ブランキング期間ＴＨＢ１にｋ行目の画素セルから、蓄積時間がほぼ１フレームに相当するアナログ画素信号ＶＳＩＧ１〜ＶＳＩＧｍが垂直信号線（列信号線）Ｌ１〜Ｌｍに出力されて、第１のＡＤ変換回路（ＡＤＣ（Ｉ））１１０ａにサンプル＆ホールドされる。
【００８５】
次に、１水平期間Ｈ（ｋ）の第２の水平ブランキング期間ＴＨＢ２において、ｋ−１行目の画素セルから、蓄積時間はほぼ１Ｈに相当するアナログ画素信号ＶＳＩＧ１〜ＶＳＩＧｍが垂直信号線Ｌ１〜Ｌｍに読み出されて、第２のＡＤ変換回路（ＡＤＣ（ＩＩ））１１０ｂにサンプル＆ホールドされる。
【００８６】
水平期間Ｈ（ｋ）の第１の水平ブランキング期間ＴＨＢ１で読み出された、ｋ行目の画素行の長時間露光アナログ画素信号と、水平期間Ｈ（ｋ）の第２の水平ブランキング期間ＴＨＢ２で読み出された、ｋ−１行目の画素行の短時間間露光アナログ画素信号とは、図４（ａ）に示すように、該水平期間Ｈ（ｋ）の残りの信号処理期間ＨＲ（ｋ）内で、それぞれ、第１および第２のＡＤ変換回路１１０ａおよび１１０ｂにてＡＤ変換される。
【００８７】
例えば、第１のＡＤ変換回路１１０ａでは、各列の各画素から、暗時のアナログ画素信号Ａｐｖとして読み出されたリセット信号と、長時間露光アナログ信号として読み出されたデータ信号とがＣＤＳ回路１１１にてそれぞれサンプリングされ、それらの差分アナログ画素信号がＣＤＳ回路１１１から出力される。そして、コンパレータ１１２では、この差分アナログ信号ＤＡｐｖがランプ波形発生部１１６からのランプ波形信号１１６ａと比較され、ランプ波形の信号レベルが該差分アナログ画素信号ＤＡｐｖの信号レベルを超えたとき、タイミング信号Ｔｓがｎビットラッチ回路１１３に出力される。このｎビットラッチ１１３では、ｎビットカウンタ１１５から出力されるカウント出力１１５ａが、タイミング信号Ｔｓで、前段ｎビットラッチ１１３ａにラッチされ、該前段ｎビットラッチ１１３ａのラッチ出力が後段ｎビットラッチ回路１１３ｂに上記長時間露光デジタル画素値として保持される。
【００８８】
このような選択された画素行の各画素の長時間露光アナログ画素信号のＡＤ変換は、第１のＡＤ変換回路１１０ａにおける、各列に対応するＡＤ変換器１２０とその前段のＣＤＳ回路１１１とにより、同時に行われる。
【００８９】
また、短時間露光アナログ画素信号のＡＤ変換は、第２のＡＤ変換回路１１０ｂにて、上記長時間露光アナログ画素信号のＡＤ変換と同様に行われる。
【００９０】
そして、その次の水平期間Ｈ（ｋ＋１）の信号処理期間ＨＲ（ｋ＋１）内に、第１のＡＤ変換回路１１０ａからは、第１の水平シフトレジスタ１０９ａからのパルス信号ΦＨａ１〜ΦＨａｍにより、ｋ行目の画素行の長時間露光デジタル画素値が画素毎に順次論理回路（ロジック部）１２１に出力される。また、同時に、第２のＡＤ変換回路１１０ｂからは、第２の水平シフトレジスタ１０９ｂからのパルス信号ΦＨｂ１〜ΦＨｂｍにより、（ｋ−１）行目の画素行の短時間露光デジタル画素値が画素毎に順次論理回路１２１に出力される。
【００９１】
例えば、ロジック部１２１では、ラインメモリを用いて、第１のＡＤ変換回路１１０ａから出力される、水平期間Ｈ（ｋ−１）の信号処理期間にＡＤ変換により得られたデジタル画素値を、１水平期間遅延させると、１Ｈの蓄積時間のｋ−１行の画素セルからのデジタル信号（短時間露光デジタル画素値）と、１フレームの蓄積時間のｋ−１行の画素セルからのデジタル信号（長時間露光デジタル画素値）とを得ることができ、それらを適切につなぎ合わせることにより、従来の固体撮像素子と比較してダイナミックレンジを広げた撮像画像を得ることができる。
【００９２】
以下、上記各画素行の画素から、長時間露光アナログ画素信号と短時間露光アナログ画素信号とを読み出して、それぞれ長時間露光デジタル画素値と短時間露光デジタル画素値を得る動作について、画素領域における隣接する３つの画素行Ｒ（ｋ−１）、Ｒ（ｋ）、Ｒ（ｋ＋１）を用いて説明する。
【００９３】
図５（ｂ）は、隣接する３つの画素行での電荷蓄積時間を説明する図であり、各画素行の画素にて光電変換により得られる電荷を長時間にわたって蓄積が行われる期間Ｌｅと、各画素行の画素にて光電変換により得られる電荷を短時間にわたって蓄積が行われる期間Ｓｅとを模式的に示している。なお、図５（ａ）は、図５（ｂ）の３つの画素行の、画素領域における配置を示している。
【００９４】
図５（ｂ）から分かるように、各画素行の画素での長時間露光は、フレームＶ（ｒ−１）からフレームＶ（ｒ）に跨ってほぼ１フレーム期間の間に行われる。例えば、画素行Ｒ（ｋ）では、長時間露光は、フレームＶ（ｒ−１）の（ｋ−１）番目の水平期間Ｈ（ｋ−１）から、その次のフレームＶ（ｒ）の（ｋ−２）番目の水平期間Ｈ（ｋ−２）までの間Ｌｅに行われ、短時間露光は、フレームＶ（ｒ）の（ｋ−２）番目の水平期間Ｈ（ｋ−２）の間Ｓｅに行われる。また、画素行Ｒ（ｋ）の前後の画素行Ｒ（ｋ−１）およびＲ（ｋ＋１）では、上記長時間露光および短時間露光は、画素行Ｒ（ｋ）でのものと比べて、それぞれ１水平期間だけずれたタイミングで行われる。なお、図５（ｂ）中、期間Ｖｂは垂直ブランキング期間であり、この期間Ｖｂには、いずれの画素行からのアナログ画素信号の読み出しも行われない。
【００９５】
また、各画素列の画素から、長時間露光アナログ画素信号の垂直信号線（列信号線）への読み出し（信号読取タイミング）、読み出した長時間露光アナログ画素信号のＡＤ変換（ＡＤ変換タイミング）、およびＡＤ変換により得られた長時間露光デジタル画素値の出力（データ出力タイミング）は、隣接する３つの画素行に対して一水平期間ずつタイミングをずらし行順次に行われる。また、同様に、短時間露光アナログ画素信号の垂直信号線への読み出し（信号読取タイミング）、読み出した短時間露光アナログ画素信号のＡＤ変換（ＡＤ変換タイミング）、およびＡＤ変換により得られた短時間露光デジタル画素値の出力（データ出力タイミング）は前記長時間露光の動作から一水平期間ずつタイミングをずらし行順次に行われる。
【００９６】
そこで、以下これらのタイミングについて図６を用いて説明する。
【００９７】
図６（ｂ）では、画素領域におけるｋ番目の画素行Ｒ（ｋ）について、長時間露光アナログ画素信号の処理の流れを矢印Ａ１〜Ａ５で示し、短時間露光アナログ画素信号の処理の流れを矢印Ｂ１〜Ｂ５で示している。
【００９８】
画素行Ｒ（ｋ）の長時間露光アナログ画素信号の垂直信号線への読み出しは、矢印Ａ１で示すように、水平期間Ｈ（ｋ−２）の水平ブランキング期間ＴＨＢ１で行われ、矢印Ａ２で示すように第１のＡＤ変換回路に出力される。その後、読み出した長時間露光アナログ画素信号のＡＤ変換が、矢印Ａ３で示すように、水平期間Ｈ（ｋ−２）の水平ブランキング期間ＴＨＢ２後の信号処理期間（つまり、画素行Ｒ（ｋ−１）の長時間露光アナログ画素信号のデータ出力期間）ＰＬｅ（ｋ−１）に行われる。このＡＤ変換により得られた長時間露光デジタル画素値は、矢印Ａ４で示すように、ＡＤ変換回路１１０ａの各列の前段ｎビットラッチ１１３ａにてラッチされ、そのラッチ出力が各列の後段ｎビットラッチ１１３ｂに長時間露光デジタル画素値として保持される。そして、この保持された長時間露光デジタル画素値は、矢印Ａ５で示すように、水平期間Ｈ（ｋ−１）の水平ブランキング期間ＴＨＢ２後の信号処理期間（つまり、画素行Ｒ（ｋ）の長時間露光アナログ画素信号のデータ出力期間）ＰＬｅ（ｋ）に、水平シフトレジスタ１０９ａからのタイミングパルス１１４ａ（ΦＨａｊ（ｊ＝１〜ｍ））により、第１のＡＤ変換回路１１０ａの各列の後段ｎビットラッチにより列選択でシフトされて、該第１のＡＤ変換回路１１０ａから論理回路１２０に出力される。この長時間露光Ｌｅにより得られる画素信号の処理では、一点鎖線の矢印は、画素行Ｒ（ｋ）の１行後の画素行Ｒ（ｋ＋１）の処理を示し、点線の矢印は、画素行Ｒ（ｋ）の１行前の画素行Ｒ（ｋ−１）の処理を示している。
【００９９】
また、画素行Ｒ（ｋ）の短時間露光アナログ画素信号の垂直信号線への読み出しは、矢印Ｂ１で示すように、水平期間Ｈ（ｋ−１）の水平ブランキング期間ＴＨＢ２で行われ、矢印Ｂ２で示すように第２のＡＤ変換回路に出力される。その後、読み出した短時間露光アナログ画素信号のＡＤ変換が、矢印Ｂ３で示すように、水平期間Ｈ（ｋ−１）の水平ブランキング期間ＴＨＢ２後の信号処理期間（つまり、画素行Ｒ（ｋ−１）の短時間露光アナログ画素信号のデータ出力期間）ＰＳｅ（ｋ−１）に行われる。このＡＤ変換により得られた短時間露光デジタル画素値は、矢印Ｂ４で示すように、ＡＤ変換回路１１０ｂの各列の前段ラッチ１１３ａにてラッチされ、そのラッチ出力が各列の後段ｎビットラッチ１１３ｂに短時間露光デジタル画素値として保持される。そして、この保持された短時間露光デジタル画素値は、矢印Ｂ５で示すように、水平期間Ｈ（ｋ）の水平ブランキング期間ＴＨＢ２後の信号処理期間（つまり、画素行Ｒ（ｋ）の短時間露光アナログ画素信号のデータ出力期間）ＰＳｅ（ｋ）に、水平シフトレジスタ１０９ｂからのタイミングパルス１１４ｂ（ΦＨｂｊ（ｊ＝１〜ｍ））により、第２のＡＤ変換回路１１０ｂの各列の後段ｎビットラッチ１１３ｂにより列選択でシフトされて、該第２のＡＤ変換回路１１０ｂから論理回路１２０に出力される。この短時間露光Ｓｅにより得られる画素信号の処理では、一点鎖線の矢印は、画素行Ｒ（ｋ）の１行後の画素行Ｒ（ｋ＋１）の処理を示し、点線の矢印は、画素行Ｒ（ｋ）の１行前の画素行Ｒ（ｋ−１）の処理を示している。
【０１００】
このように本実施形態１では、短時間露光および長時間露光によりダイナミックレンジの広い画像信号が得られるよう画素信号読み出し動作を行う固体撮像装置において、選択された画素行の各画素からの長時間露光アナログ画素信号を同時に長時間露光デジタル画素値にＡＤ変換する第１のＡＤ変換回路１１０ａと、選択された画素行の各画素からの短時間露光アナログ画素信号を同時に短時間露光デジタル画素値にＡＤ変換する第２のＡＤ変換回路１１０ｂとを備え、第１のＡＤ変換回路から順次出力される各画素の長時間露光デジタル画素値と、第２のＡＤ変換回路から順次出力される各画素の短時間露光デジタル画素値とを、対応する画素毎に合成するようにしたので、チップサイズの増大を招くフィールドメモリを用いることなく、しかも、サンプルホールドされるデータ信号へのリーク電流の影響を回避しつつ、撮像画像のダイナミックレンジを広げることができる。
【０１０１】
また、前記第１及び第２のＡＤ変換回路はそれぞれ、その各ＡＤ変換器の前段に設けられ、前記列信号線に暗時アナログ画素信号として読み出されたリセット信号と、該列信号線に長時間露光アナログ画素信号あるいは短時間露光アナログ画素信号として出力されたデータ信号とをそれぞれサンプリングしてそれらの差分アナログ画素信号を出力するＣＤＳ回路を有するので、差分アナログ画素信号のＡＤ変換により得られるデジタル画素値を、リセットノイズを除去したものとすることができる。
【０１０２】
なお、本実施形態１では、長時間露光期間を１フレーム期間とし、短時間露光期間を１Ｈ期間としているが、このような長さの異なる２種類の蓄積時間（露光時間）は、任意に選択可能である。
【０１０３】
また、上記実施形態１では、各画素に対して、長さの異なる２種類の蓄積時間を設定しているが、各画素に対しては、長さの異なる３種類以上の蓄積時間を設定してもよい。この場合は、上記実施形態１で示した第１および第２のＡＤ変換回路に加えてさらにＡＤ変換回路を設けて、蓄積時間の異なる各アナログ画素信号に対応するＡＤ変換処理を個別に行う必要がある。
【０１０４】
また、上記実施形態１では、上記固体撮像装置において、前記第１のＡＤ変換回路が前記第１の差分アナログ画素信号をＡＤ変換する処理と、前記第２のＡＤ変換回路が前記第２の差分アナログ画素信号をＡＤ変換する処理とは、同一のＡＤ変換処理としているが、これらは異なるＡＤ変換処理であってもよい。
【０１０５】
例えば、長時間露光アナログ画素信号のＡＤ変換と、短時間露光アナログ画素信号のＡＤ変換とを、最大振幅値の異なるランプ波形を用いて行うようにしてもよい。
【０１０６】
この場合、上記実施形態１の固体撮像装置において、前記制御部１０８は、前記第１のＡＤ変換回路１１０ａの複数のＡＤ変換器に前記第１のランプ波形信号を出力する第１のランプ波形生成部と、前記第２のＡＤ変換回路の複数のＡＤ変換器に、該第１のランプ波形信号に比べて最大振幅値の小さい第２のランプ波形信号を出力する第２のランプ波形生成部と、該複数のＡＤ変換器にカウント信号を供給するカウンタ回路とを有するものとする。
【０１０７】
このように、前記第１のＡＤ変換回路が前記第１の差分アナログ画素信号をＡＤ変換する処理と、前記第２のＡＤ変換回路が前記第２の差分アナログ画素信号をＡＤ変換する処理とを、異なる処理とすることにより、例えば、長時間露光アナログ画素信号のＡＤ変換と、短時間露光アナログ画素信号のＡＤ変換とで、ＡＤ変換のダイナミックレンジを変えることができる。これにより、ＡＤ変換の前にアナログ画素信号のゲインを調整する増幅回路などが不要となる。
【０１０８】
また、上記第２のランプ波形信号の最大振幅を可変としてもよい。
【０１０９】
この場合、例えば、上記実施形態１の固体撮像装置において、前記制御部１０８は、前記第１のＡＤ変換回路の複数のＡＤ変換器に、波形が固定である第１のランプ波形信号を出力する第１のランプ波形生成部と、前記第２のＡＤ変換回路の複数のＡＤ変換器に、波形が可変である第２のランプ波形信号を出力する第２のランプ波形生成部と、該複数のＡＤ変換器にカウント信号を供給するカウンタ回路とを有し、該第２のＡＤ変換回路では、各ＡＤ変換器でのＡＤ変換のダイナミックレンジが該第２のランプ波形信号の波形により調整されるものとする。
【０１１０】
さらに、前記制御部１０８は、外部からの設定信号に基づいて、前記第２のランプ波形生成部で生成されるランプ波形の最大振幅値を設定するランプ波形設定部を有するものでもよい。
【０１１１】
この場合、前記第２のＡＤ変換回路は、外部からの設定信号に基づいて、短時間露光アナログ画素信号のＡＤ変換に用いるランプ波形の最大振幅値を設定するランプ波形設定部を有するので、アナログ信号レベルの小さい短時間露光アナログ画素信号に対して適切なＡＤ変換のダイナミックレンジを設定することができる。
【０１１２】
また、前記制御部１０８は、前記短時間露光デジタル画素値の所定期間の平均値に基づいて、前記第２のランプ波形生成部で生成されるランプ波形の最大振幅値をフィードバック制御するランプ波形制御部を有するものでもよく、さらに、長時間露光アナログ画素信号および短時間露光デジタル画素値の所定期間の平均値に基づいて、それぞれ上記第１および第２のＡＤ変換回路に供給するランプ波形の最大振幅値を上記のようにフィードバック制御するものでもよい。
【０１１３】
このように、前記制御部が前記長時間露光デジタル画素値および短時間露光デジタル画素値の所定期間の平均値に基づいて、そのＡＤ変換に用いるランプ波形の最大振幅値をフィードバック制御するランプ波形制御部を有するものとすることで、アナログ信号レベルの小さい短時間露光アナログ画素信号に対して、さらには長時間露光アナログ画素信号に対しても被写体の輝度レベルに応じた適切なＡＤ変換のダイナミックレンジを設定することができる。
（実施形態２）
以下本発明の実施形態２による固体撮像装置として、上記第１および第２のＡＤ変換回路に供給するランプ波形の最大振幅値をフィードバック制御するものについて具体的に説明する。
【０１１４】
図７および図８は、本発明の実施形態２による固体撮像装置を説明する図であり、図７は、本実施形態２の固体撮像装置の全体構成を示し、図８は該固体撮像装置を構成するアナログ画素信号のＡＤ変換回路およびその制御部の構成を示している。
【０１１５】
この実施形態２の固体撮像装置は、上述した実施形態１の固体撮像装置１００の制御部１０８に代えて、カウント信号を出力するｎビットカウンタ１１５と、最大振幅値を変更可能なランプ波形１２６ａを生成するランプ波形生成部１２６と、第１のＡＤ変換回路１１０ａの出力Ｄｐｖに基づいて、該ランプ波形生成部１２６を、そのランプ波形１２６ａの最大振幅値が変化するよう制御するランプ波形制御部１１７を有する制御部１０８ａを備えたものである。ここで、上記ランプ波形１２６ａの最大振幅値のフィードバック制御に用いる基準値には、第１のＡＤ変換回路１１０ａの出力Ｄｐｖの所定時間内での平均値、最大値あるいは最小値、さらに中間値などを用いることができる。
【０１１６】
この制御部１０８ａからは、上記第１のＡＤ変換回路１１０ａだけでなく、第２のＡＤ変換回路１１０ｂ（図１参照）にも、上記ランプ波形１２６ａおよびカウンタ１１５からのカウント信号１１５ａが供給されるようになっている。なお、その他の構成は、上記実施形態１のものと同一である。
【０１１７】
このように、ＡＤ変換に用いるランプ波形の最大振幅を可変とすることで、アナログ信号レベルの小さい短時間露光アナログ画素信号、およびアナログ信号レベルの大きい長時間露光アナログ画素信号に対して、被写体の輝度レベルに応じた適切なＡＤ変換のダイナミックレンジを設定することができる。
【０１１８】
なお、上記実施形態２では、第１および第２のＡＤ変換回路にて、そのＡＤ変換に用いるランプ波形の最大振幅値をフィードバック制御する構成を示しているが、第１および第２のＡＤ変換回路の両方で、ＡＤ変換に用いるランプ波形の最大振幅値をフィードバック制御する構成は、前記実施形態２の構成に限定されるものではない。
【０１１９】
例えば、前記信号処理回路は、前記第１および第２のＡＤ変換回路を制御する制御部を有し、該制御部は、前記各列信号線毎に設けられた、第１のＡＤ変換回路における複数のＡＤ変換器に、波形が可変である第１のランプ波形信号を出力する第１のランプ波形生成部と、該複数のＡＤ変換器に第１のカウント値を供給する第１のカウンタ回路と、前記長時間露光デジタル画素値の所定期間の平均値に基づいて、該第１のランプ波形生成部で生成されるランプ波形の最大振幅値をフィードバック制御する第１のランプ波形制御部とを有する第１の制御部と、前記各列信号線毎に設けられた、第２のＡＤ変換回路における複数のＡＤ変換器に、波形が可変である第２のランプ波形信号を出力する第２のランプ波形生成部と、該複数のＡＤ変換器に第２のカウント信号を供給する第２のカウンタ回路と、前記短時間露光デジタル画素値の所定期間の平均値に基づいて、該第２のランプ波形生成部で生成されるランプ波形の最大振幅値をフィードバック制御する第２のランプ波形制御部とを有する第２の制御部とを有し、該第１及び第２のＡＤ変換回路で、それぞれにおける各ＡＤ変換器でのＡＤ変換のダイナミックレンジをそれぞれ、第１および第２のランプ波形信号の波形により調整するものでもよい。
（実施形態３）  
図９〜図１２は、本発明の実施形態３による固体撮像装置およびその駆動方法を説明する図である。図９は、この実施形態３の固体撮像装置の構成を示すブロック図、図１０は、この実施形態３の固体撮像装置の動作を説明する模式図である。また、図１１および図１２は、上記実施形態３の固体撮像装置の動作を説明する波形図であり、図１１は、１フレーム期間内での行選択パルスの発生タイミングを示し、図１２（ａ）は、１水平期間内での行選択パルスの発生タイミングを示している。図１２（ｂ）および図１２（ｃ）はそれぞれ、第１および第２の水平シフトレジスタから出力される列選択パルスの発生タイミングを示している。
【０１２０】
この実施形態３の固体撮像装置１００ｂは、実施形態１の固体撮像装置１００において長時間露光を行う期間の長さを任意に設定可能としたものである。
【０１２１】
すなわち、この実施形態３の固体撮像装置１００ｂは、上記実施形態１の、１フレーム期間内に各画素行の選択を２回行う垂直シフトレジスタ１０４に代わる、１フレーム期間内に各画素行の選択を３回行う垂直シフトレジスタ１０４ａを備えたものである。
【０１２２】
そして、１フレーム期間内に３回の各画素行の選択のうちの、タイミングＬｔ及びＳｔでそれぞれ行われる第１及び第２の画素行選択（タイミングＬｔ及びＳｔ）は、画素から信号電荷が読み出されるよう画素行を選択する動作（画素信号読み出し動作）である。また、タイミングＤｔで行われる第３の画素行選択は、画素に蓄積された信号電荷が廃棄されるよう画素行を選択する動作（シャッター動作）である。ここで、垂直シフトレジスタ１０４ａは、上記第１、第２、及び第３の画素行選択のタイミングＬｔ、Ｓｔ、及びＤｔをそれぞれ、１水平期間と単位として、１フレームにおける任意のタイミングに、予め設定可能な構成となっている。但し、上記第１、第２、及び第３の画素選択動作のタイミングＬｔ、Ｓｔ、及びＤｔは、１水平期間における各画素に割り当てられる１画素期間を単位として設定するようにしてもよい。
【０１２３】
なお、この実施形態３のその他の構成は、実施形態１におけるものと同一である。
【０１２４】
次に動作について説明する。
【０１２５】
この実施形態３では、１フレーム期間内に３回の各画素行の選択（画素行選択）を行い、そのうちの１回の画素行選択（シャッター動作）時（タイミングＤｔ）には、画素に蓄積された信号電荷を廃棄する点でのみ、上記実施形態１と異なっているので、以下の動作説明では、主にシャッター動作について説明する。
【０１２６】
なお、図１１では、画素行の選択パルスとして、画素領域１０２における第１番目〜第ｎ番目の画素行の選択パルスΦＶ１〜ΦＶｎを示し、特に、長時間露光アナログ信号の読み出しタイミングＬｔ、短時間露光アナログ信号の読み出しタイミングＳｔ、蓄積電荷の廃棄タイミングＤｔについては、第１番目の画素行について示している。また、図１２では、画素行の選択パルスとして、画素領域１０２における第ｋ−１番目、第ｋ番目、及び第ｋ＋１番目の画素行の選択パルスΦＶｋ−１、ΦＶｋ、及びΦＶｋ＋１を示し、特に、長時間露光アナログ信号の読み出しタイミングＬｔ、短時間露光アナログ信号の読み出しタイミングＳｔ、及び蓄積電荷の廃棄タイミングＤｔについては、第ｋ番目の画素行のものを示している。
【０１２７】
図１０に示すように、画素領域における各画素行が、１フレーム期間に選択行（つまり選択される画素行）Ｒａ〜Ｒｃとして一定の時間間隔を空けて選択される。
【０１２８】
第１および第２の選択行ＲａおよびＲｂとして選択された画素行では、選択画素行の各画素から、各画素に蓄積されている信号電荷が、対応する列信号線に読み出される。また、第３の選択行Ｒｃとして選択された画素行では、各画素に蓄積されている信号電荷は、列信号線には読み出されずに捨てられることとなる。
【０１２９】
ここで、各画素行が上記第１〜第３の選択行Ｒａ、Ｒｂ、Ｒｃとして選択されるタイミングは、例えば、以下のように設定することができる。なお、各画素行が第１の選択行Ｒａとして選択されるタイミングはタイミングＬｔであり、各画素行が選択行Ｒｂとして選択されるタイミングはタイミングＳｔであり、各画素行が選択行Ｒｃとして選択されるタイミングはタイミングＤｔである。
【０１３０】
具体的には、１フレーム前のフレームのタイミングＤｔから次のフレームのタイミングＬｔまでの期間をほぼ１フレーム期間とし、１つのフレーム内のタイミングＬｔからタイミングＳｔまでの期間をほぼ１水平期間とする。この場合、画素行が第１の選択行Ｒａとして選択されたとき（タイミングＬｔ）には、該選択された画素行の信号電荷が長時間露光アナログ画素信号として列信号線に読み出され、画素行が第２の選択行Ｒｂとして選択されたとき（タイミングＳｔ）には、該選択された画素行の信号電荷が短時間露光アナログ画素信号として列信号線に読み出される。これらの長時間露光アナログ画素信号および短時間露光アナログ画素信号として画素から読み出されたデータ信号は、それぞれ、暗時のアナログ画素信号として読み出されたリセット信号との差分として、対応する第１および第２のＡＤ変換回路１１０ａ及び１１０ｂに出力される。その後の信号処理は、実施形態１の固体撮像装置１００と同様に行われ、長時間露光アナログ画素信号および短時間露光アナログ画素信号とが論理回路１２１で合成される。
【０１３１】
このような構成の実施形態３では、１フレーム期間内に各画素行の選択を３回行う垂直シフトレジスタ１０４ａを備え、この１フレーム期間における３回の画素行選択動作時のうちの１回の画素行選択動作時（廃棄タイミングＤｔ）には、画素に蓄積された信号電荷を廃棄するようにしたので、１フレーム前のフレームの廃棄タイミングＤｔから次のフレームの第１の読み出しタイミングＬｔまでの期間を長時間露光期間とし、１つのフレーム内の第１の読み出しタイミングＬｔから第２の読み出しタイミングＳｔまでの期間を短時間露光時間とすることで、上記廃棄タイミングを調整することにより、長時間露光期間の長さを被写体の輝度などに応じた適切な長さにすることができる。
【０１３２】
なお、上記実施形態３では、１フレーム前のフレームの廃棄タイミングＤｔから次のフレームの第１の読み出しタイミングＬｔまでの期間を長時間露光期間とし、１つのフレーム内の第１の読み出しタイミングＬｔから第２の読み出しタイミングＳｔまでの期間を短時間露光時間とする場合について説明したが、１フレーム前のフレームの廃棄タイミングＤｔから次のフレームの第１の読み出しタイミングＬｔまでの期間を短時間露光期間とし、１つのフレーム内の第１の読み出しタイミングＬｔから第２の読み出しタイミングＳｔまでの期間を長時間露光時間としてもよく、この場合、上記廃棄タイミングを調整することにより、短時間露光期間の長さを被写体の輝度などに応じた適切な長さにすることができる。
【０１３３】
また、上記実施形態３では、１フレーム期間における３回の画素行選択動作のうちの３回目の画素行選択動作を、画素に蓄積された信号電荷を廃棄するシャッター動作としているが、信号電荷を廃棄するシャッター動作は、１フレーム期間における３回の画素行選択動作時のうちのいずれのタイミングで行ってもよい。
【０１３４】
例えば、１フレーム期間における３回の画素行選択動作のうちの１回目および３回目の画素行選択動作は、該選択された画素行の各画素で露光により得られた信号電荷を、対応する列信号線に読み出す画素信号読み出し動作とし、上記３回の画素行選択動作のうちの２回目の画素行選択動作を、該選択された画素行の各画素の、露光により得られた信号電荷を廃棄するシャッター動作としてもよい。
【０１３５】
この場合、１つのフレームの２回目の画素行選択時から３回目の画素行選択時までの期間を、該１つのフレームの３回目の画素行選択時から該１つのフレームの次のフレームの１回目の画素行選択時までの期間より短い期間とすることにより、各フレームの１回目の画素行選択時には、前記選択された画素行の各画素で長時間露光により得られた信号電荷に相当する長時間露光アナログ画素信号を、対応する列信号線に読み出し、各フレームの３回目の画素行選択時には、該選択された画素行の各画素で短時間露光により得られた信号電荷に相当する短時間露光アナログ画素信号を、対応する列信号線に読み出すことができる。
【０１３６】
さらに、前記長時間露光デジタル画素値の所定期間の平均値に基づいてシャッター動作のタイミング（２回目の画素行選択時）を調整して、短時間露光時間をフィードバック制御することで、短時間露光時間の長さを被写体の輝度などに応じた適切な長さにすることができる。
【０１３７】
さらには、上記実施形態３では、固体撮像装置１００ｂとして、垂直シフトレジスタ１０４ａが１フレーム期間内に各画素行の選択を３回行うものを示しているが、垂直シフトレジスタは、１フレーム期間内に各画素行の選択を４回行い、第１及び第２の読み出しタイミングＬｔ及びＳｔの所定期間前にそれぞれ、画素から信号電荷が廃棄されるよう画素行を選択する第１及び第２の廃棄タイミングを設けたものでもよい。この場合、上記第１及び第２の廃棄タイミングを調整することにより、長時間露光時間の長さと短時間露光期間の長さの両方を、被写体の輝度などに応じた適切な長さにすることができる。
【０１３８】
また、上記実施形態３では、垂直シフトレジスタ１０４ａは、画素に蓄積された信号電荷を廃棄するシャッター動作（第３の画素行選択動作）のタイミングＤｔを、１フレームにおける任意のタイミングに予め設定可能なものを示したが、このシャッター動作（第３の画素行選択）のタイミングＤｔは、長時間露光時間あるいは短時間露光時間が被写体の画像に応じた適切なものとなるよう、フィードバック制御により決定するようにしてもよい。
（実施形態４）
以下、本発明の実施形態４による固体撮像装置として、上記実施形態３の固体撮像装置におけるシャッター動作（第３の画素行選択動作）のタイミングをフィードバック制御するものについて具体的に説明する。
【０１３９】
図１３および図１４は、本発明の実施形態４による固体撮像装置を説明する図であり、図１３は、本実施形態４の固体撮像装置の全体構成を示し、図１４は該固体撮像装置を構成するアナログ画素信号のＡＤ変換回路およびその制御部の構成を示している。
【０１４０】
この実施形態４の固体撮像装置１００ｃは、上述した実施形態３の固体撮像装置１００ｂの制御部１０８に代えて、カウント信号１１５ａを出力するｎビットカウンタ１１５と、ランプ波形１１６ａを生成するランプ波形生成部１１６と、第１のＡＤ変換回路１１０ａの出力Ｄｐｖに基づいて、長時間露光時間の長さを規定するシャッター動作のタイミングが調整されるよう、上記垂直シフトレジスタ１０４ｂを露光時間制御信号Ｃｅｔ１により制御する露光時間制御部１１７ｃとを有する制御部１０８ｃを備えたものである。ここで、上記長時間露光時間のフィードバック制御に用いる基準値には、ＡＤ変換回路１１０ａの出力Ｄｐｖの所定時間内での平均値、最大値あるいは最小値、さらに中間値などを用いることができる。なお、この実施形態４のその他の構成は、上記実施形態３のものと同一である。
【０１４１】
このように本実施形態４では、第１のＡＤ変換回路１１０ａの出力Ｄｐｖに基づいて、長時間露光時間の長さを規定するシャッター動作のタイミングが調整されるよう、上記垂直シフトレジスタ１０４ｂを露光時間制御信号Ｃｅｔ１により制御するので、長時間露光時間が被写体の画像に応じて調整されることとなり、長時間露光アナログ画素信号のダイナミックレンジを最適化し、引いては、長時間露光デジタル画素値と短時間露光デジタル画素値との合成により得られるデジタル画素値のダイナミックレンジを最適なものとできる。
（実施形態５）
図１５〜図１８は、本発明の実施形態５による固体撮像装置およびその駆動方法を説明する図である。図１５は、この実施形態５の固体撮像装置の全体構成を示すブロック図、図１６は、該固体撮像装置における制御部の構成を示すブロック図である。図１７び図１８は、上記実施形態５の固体撮像装置の動作を説明する波形図であり、図１７は、１フレーム期間内での行選択パルスの発生タイミングを示し、図１８（ａ）は、１水平期間内での行選択パルスの発生タイミングを示している。図１８（ｂ）および図１８（ｃ）はそれぞれ、第１および第２の水平シフトレジスタから出力される列選択パルスの発生タイミングを示している。
【０１４２】
この実施形態５の固体撮像装置１００ｄは、実施形態１の固体撮像装置１００において、長時間露光を行う期間の長さ及び短時間露光を行う時間の長さをそれぞれ、任意に設定可能としたものである。
【０１４３】
つまり、本発明の実施形態５による固体撮像装置１００ｄは、実施形態１の固体撮像装置１００における垂直シフトレジスタ１０４に代わる、画素列を選択するタイミングを変更可能な垂直シフトレジスタ１０４ｄを備えている。この垂直シフトレジスタ１０４ｄは、１フレーム期間内に各画素行の選択動作を４回行い、画素信号読み出しタイミング（第１及び第３の画素行選択動作タイミング）Ｌｔ及びＳｔの所定期間前の信号廃棄タイミング（第２及び第４の画素行選択動作タイミング）ＤＳｔ及びＤＬｔにて、画素から信号電荷が廃棄されるよう画素行を選択するものである。
【０１４４】
また、この実施形態５の固体撮像装置１００ｄは、上述した実施形態１の固体撮像装置１００ａの制御部１０８に代えて、カウント信号１１５ａを出力するｎビットカウンタ１１５と、ランプ波形１１６ａを生成するランプ波形生成部１１６と、第１のＡＤ変換回路１１０ａの出力Ｄｐｖ１に基づいて、長時間露光時間の長さを規定する上記シャッター動作（第４の画素行選択動作）のタイミングＤＬｔが調整されるよう、上記垂直シフトレジスタ１０４ｄを露光時間制御信号Ｃｅｔ１により制御する露光時間制御部１１７ｃ１と、第２のＡＤ変換回路１１０ｂの出力Ｄｐｖ２に基づいて、短時間露光時間の長さを規定する上記シャッター動作（第３の画素行選択動作）のタイミングＤＳｔが調整されるよう、上記垂直シフトレジスタ１０４ｄを露光時間制御信号Ｃｅｔ２により制御する露光時間制御部１１７ｃ２とを有している。ここで、上記長時間露光時間及び短時間露光時間のフィードバック制御に用いる基準値には、第１及び第２のＡＤ変換回路１１０ａ及び１１０ｂの出力Ｄｐｖ１及びＤｐｖ２の所定時間内での平均値、最大値あるいは最小値、さらに中間値などを用いることができる。なお、この実施形態５のその他の構成は、上記実施形態１のものと同一である。
【０１４５】
次に動作について説明する。
【０１４６】
なお、以下の動作説明に用いる図１７では、画素行の選択パルスとして、画素領域１０２における第１番目〜第ｎ番目の画素行の選択パルスΦＶ１〜ΦＶｎを示し、特に、長時間露光アナログ信号の読み出しタイミングＬｔ、短時間露光アナログ信号の読み出しタイミングＳｔ、蓄積電荷の廃棄タイミングＤＳｔ、ＤＬｔについては、第１番目の画素行について示している。また、図１８では、画素行の選択パルスとして、画素領域１０２における第ｋ−１番目、第ｋ番目、及び第ｋ＋１番目の画素行の選択パルスΦＶｋ−１、ΦＶｋ、及びΦＶｋ＋１を示し、特に、長時間露光アナログ信号の読み出しタイミングＬｔ、短時間露光アナログ信号の読み出しタイミングＳｔ、及び蓄積電荷の廃棄タイミングＤＳｔ、ＤＬｔについては、第ｋ番目の画素行のものを示している。
【０１４７】
ここで、各画素行が上記第１〜第４の画素行選択動作により選択されるタイミングは、具体的には、以下のように設定することができる。
【０１４８】
つまり、１フレーム前のフレームのタイミングＤＬｔから次のフレームのタイミングＬｔまでの期間をほぼ１フレーム期間とし、１つのフレーム内のタイミングＬｔからタイミングＳｔまでの期間をほぼ１水平期間とし、タイミングＤＳｔからタイミングＳｔまでの期間を１水平期間より短い期間とする。
【０１４９】
この場合、画素行が画素信号読み出し動作（第１の画素行選択動作）により選択されたとき（タイミングＬｔ）には、該選択された画素行の信号電荷が、１つのフレームのタイミングＤＬｔから次のフレームのタイミングＤｔまでの長時間露光アナログ画素信号として列信号線に読み出され、画素行がシャッター動作（第２の画素行選択動作）により選択されたとき（タイミングＤＳｔ）には、該選択された画素行の信号電荷が廃棄される。さらに、画素行が画素信号読み出し動作（第３の画素行選択動作）により選択されたとき（タイミングＳｔ）には、該選択された画素行の信号電荷が短時間露光アナログ画素信号として列信号線に読み出される。その後、画素行がシャッター動作（第４の画素行選択動作）により選択されたとき（タイミングＤＬｔ）には、該選択された画素行の信号電荷が廃棄される。そして、次のフレームで画素行が第１の画素行選択動作により選択されたとき（タイミングＬｔ）には、該選択された画素行の信号電荷が列信号線に読み出される。
【０１５０】
また、この実施形態５では、制御部１０８ｄにおける第１の露光時間制御部１１７ｃ１は、第１のＡＤ変換回路１１０ａの出力Ｄｐｖ１に基づいて、長時間露光時間の長さを規定する上記シャッター動作（第４の画素行選択動作）のタイミングＤＬｔを調整する。また、制御部１０８ｄにおける第２の露光時間制御部１１７ｃ２は、第２のＡＤ変換回路１１０ｂの出力Ｄｐｖ２に基づいて、短時間露光時間の長さを規定する上記シャッター動作（第２の画素行選択動作）のタイミングＤＳｔを調整する。その後の信号処理は、実施形態１の固体撮像装置と同様に行われ、長時間露光アナログ画素信号および短時間露光アナログ画素信号とが論理回路で合成される。
【０１５１】
このような構成の実施形態５では、第１のＡＤ変換回路１１０ａの出力Ｄｐｖ１に基づいて、長時間露光時間の長さを規定する上記シャッター動作のタイミングＬＤｔが調整されるよう、上記垂直シフトレジスタ１０４ｄを露光時間制御信号Ｃｅｔ１により制御し、かつ第２のＡＤ変換回路１１０ｂの出力Ｄｐｖ２に基づいて、短時間露光時間の長さを規定する上記シャッター動作のタイミングＤＳｔが調整されるよう、上記垂直シフトレジスタ１０４ｄを露光時間制御信号Ｃｅｔ２により制御するので、長時間露光時間及び短時間露光時間が被写体の画像に応じて調整されることとなり、長時間露光アナログ画素信号のダイナミックレンジを、短時間露光アナログ画素信号のダイナミックレンジとともに最適化し、引いては、長時間露光デジタル画素値と短時間露光デジタル画素値との合成により得られるデジタル画素値のダイナミックレンジを最適なものとできる。
【０１５２】
なお、上記実施形態３〜５では特に説明していないが、信号電荷を廃棄するシャッター動作は、１水平期間Ｈ（ｋ）のブランキング期間ＨＢ（ｋ）に行っても、１水平期間Ｈ（ｋ）のブランキング期間ＨＢ（ｋ）後の水平信号処理期間ＨＲ（ｋ）に行ってもよいことは言うまでもない。
【０１５３】
さらに、上記実施形態１〜５では、特に説明しなかったが、上記実施形態１〜５の固体撮像装置の少なくともいずれかを画像入力デバイスとして撮像部に用いた電子情報機器について説明する。このような電子情報機器としては、例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などが挙げられる。
（実施形態６）
図１９は、本発明の実施形態６として、上記実施形態１〜５のいずれかの固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【０１５４】
図１９に示す本発明の実施形態３による電子情報機器９０は、本発明の上記実施形態１〜５の固体撮像装置の少なくとも１つを用いた撮像部９１と、該撮像部にて得た高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部９２と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示手段９３と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信手段９４と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力手段９５とのうちの少なくともいずれかを有している。
【０１５５】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１５６】
本発明は、短時間露光および長時間露光によりダイナミックレンジの広い画像信号が得られるよう画素行選択動作を行う固体撮像装置、およびその駆動方法、並びにこのような固体撮像装置を用いた電子情報機器の分野において、長時間露光アナログ画素信号と短時間露光アナログ画素信号とをそれぞれ同時にデジタル画素値にＡＤ変換し、これらの長時間露光アナログ画素信号と短時間露光アナログ画素信号のデジタル画素値を合成することにより、チップサイズの増大を招くフィールドメモリを用いることなく、しかも、サンプルホールドされるデータ信号へのリーク電流の影響を回避しつつ、撮像画像のダイナミックレンジを広げることができる。
【図面の簡単な説明】
【０１５７】
【図１】図１はこの発明の実施形態１による固体撮像装置およびその駆動方法を説明するブロック図である。
【図２】図２は、上記実施形態１の固体撮像装置におけるＡＤ変換回路を説明するブロック図である。
【図３】図３は、上記実施形態１の固体撮像装置の動作を説明する波形図であり、１フレーム期間内での行選択パルスの発生タイミングを示している。
【図４】図４は、上記実施形態１の固体撮像装置の動作を説明する波形図であり、図４（ａ）は、１水平期間内での行選択パルスの発生タイミングを示し、図４（ｂ）および図４（ｃ）はそれぞれ、第１および第２の水平シフトレジスタから出力される列選択パルスの発生タイミングを示している。
【図５】図５は、上記実施形態１の固体撮像装置の動作を説明する図であり、１フレーム期間内での長時間露光と短時間露光のタイミング（図５（ｂ））を、固体撮像装置の主要部の構成（図５（ａ））とともに示している。
【図６】図６は、上記実施形態１の固体撮像装置の動作を説明する図であり、連続する３水平期間での信号処理（図６（ｂ））を固体撮像装置の主要部の構成（図６（ａ））とともに示している。
【図７】図７は、本発明の実施形態２による固体撮像装置を説明する図であり、該固体撮像装置の全体構成を示している。
【図８】図８はこの実施形態２の固体撮像装置における第１のＡＤ変換回路および制御部を示すブロック図である。
【図９】図９は、本発明の実施形態３による固体撮像装置を説明する図であり、該固体撮像装置の全体構成を示している。
【図１０】図１０は、上記実施形態３における画素行選択動作のタイミングを説明する模式図である。
【図１１】図１１は、上記実施形態３の固体撮像装置の動作を説明する波形図であり、１フレーム期間内での行選択パルスの発生タイミングを示している。
【図１２】図１２は、上記実施形態３の固体撮像装置の動作を説明する波形図であり、図１２（ａ）は、１水平期間内での行選択パルスの発生タイミングを示し、図１２（ｂ）および図１２（ｃ）はそれぞれ、第１および第２の水平シフトレジスタから出力される列選択パルスの発生タイミングを示している。
【図１３】図１３は、本発明の実施形態４による固体撮像装置を説明する図であり、該固体撮像装置の全体構成を示している。
【図１４】図１４は、上記実施形態４の固体撮像装置におけるＡＤ変換回路を説明するブロック図である。
【図１５】図１５は、本発明の実施形態５による固体撮像装置を説明する図であり、該固体撮像装置の全体構成を示している。
【図１６】図１６は、上記実施形態５の固体撮像装置における制御部の構成を示すブロック図である。
【図１７】図１７は、上記実施形態５の固体撮像装置の動作を説明する波形図であり、１フレーム期間内での行選択パルスの発生タイミングを示している。
【図１８】図１８は、上記実施形態５の固体撮像装置の動作を説明する波形図であり、図１８（ａ）は、１水平期間内での行選択パルスの発生タイミングを示し、図１８（ｂ）および図１８（ｃ）はそれぞれ、第１および第２の水平シフトレジスタから出力される列選択パルスの発生タイミングを示している。
【図１９】図１９は、本発明の実施形態６として、本発明の実施形態１〜５のいずれかの固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【図２０】図２０は、従来の固体撮像装置として、特許文献２に開示のＣＭＯＳ光センサーを説明する図である。
【符号の説明】
【０１５８】
９０  電子情報機器
９１  固体撮像部
９２  メモリ部
９３  表示手段
９４  通信手段
９５  画像出力手段
１００、１００ａ、１００ｂ、１００ｃ、１００ｄ  固体撮像装置
１０２  画素領域
１０４、１０４ｂ、１０４ｄ  垂直シフトレジスタ
１０８、１０８ａ、１０８ｃ、１０８ｄ  制御部
１０９ａ  第１の水平シフトレジスタ
１０９ｂ  第２の水平シフトレジスタ
１１０ａ  第１のＡＤ変換回路
１１０ｂ  第２のＡＤ変換回路
１１１  ＣＤＳ回路
１１２  コンパレータ
１１３  ｎビットラッチ部
１１３ａ  前段ｎビットラッチ
１１３ｂ  後段ｎビットラッチ
１１５  ｎビットカウンタ
１１６  ランプ波形生成部
１１７ｃ  露光時間制御部
１２０  ＡＤ変換器
１２１  論理回路
Ｌ１〜Ｌｍ  列信号線
Ｒａ〜Ｒｃ  選択行
【図１】
0005074297.tif 000002
【図２】
0005074297.tif 000003
【図３】
0005074297.tif 000004
【図４】
0005074297.tif 000005
【図５】
0005074297.tif 000006
【図６】
0005074297.tif 000007
【図７】
0005074297.tif 000008
【図８】
0005074297.tif 000009
【図９】
0005074297.tif 000010
【図１０】
0005074297.tif 000011
【図１１】
0005074297.tif 000012
【図１２】
0005074297.tif 000013
【図１３】
0005074297.tif 000014
【図１４】
0005074297.tif 000015
【図１５】
0005074297.tif 000016
【図１６】
0005074297.tif 000017
【図１７】
0005074297.tif 000018
【図１８】
0005074297.tif 000019
【図１９】
0005074297.tif 000020
【図２０】
0005074297.tif 000021