(57)【特許請求の範囲】
【請求項１】
細線チャネルを有する第１の電界効果トランジスタと、
細線チャネルを有する第２の電界効果トランジスタと、
この第２の電界効果トランジスタの細線チャネルと接続され、かつ前記第１の電界効果トランジスタの細線チャネルと容量を介して接続された導体からなる電荷蓄積部と、
測定前に電子が前記電荷蓄積部に入らないように前記第２の電界効果トランジスタのゲート電圧を制御するゲート電圧印加手段と、
前記第１の電界効果トランジスタのドレイン電流と前記電荷蓄積部の帯電量との既知の関係を参照し、前記電荷蓄積部に注入される素電荷を電荷量の基準として、前記電荷蓄積部と電気的に接続された被検出物の電荷量を前記第１の電界効果トランジスタのドレイン電流の変化に基づいて導出する電荷量導出手段とを備えることを特徴とする電荷検出器。
【請求項２】
請求項１記載の電荷検出器において、
前記電荷蓄積部は、この電荷蓄積部の上に形成された導電性の層間膜を介して前記被検出物と電気的に接続されることを特徴とする電荷検出器。
【請求項３】
細線チャネルを有する第１の電界効果トランジスタと、細線チャネルを有する第２の電界効果トランジスタと、この第２の電界効果トランジスタの細線チャネルと接続され、かつ前記第１の電界効果トランジスタの細線チャネルと容量を介して接続された導体からなる電荷蓄積部とを備えた電荷検出器による電荷検出方法であって、
測定前に電子が前記電荷蓄積部に入らないように前記第２の電界効果トランジスタのゲート電圧を制御するゲート電圧制御手順と、
前記第１の電界効果トランジスタのドレイン電流と前記電荷蓄積部の帯電量との既知の関係を参照し、前記電荷蓄積部に注入される素電荷を電荷量の基準として、前記電荷蓄積部と電気的に接続された被検出物の電荷量を前記第１の電界効果トランジスタのドレイン電流の変化に基づいて導出する電荷量導出手順とを備えることを特徴とする電荷検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素電荷を電荷量の基準として、被検出物の電荷量を検出する電荷検出器および電荷検出方法に関するものである。
【背景技術】
【０００２】
電荷検出器は、材料の帯電状態を調べるために、様々な面で利用されている。また、他の現象と組み合わせることで、ガスや光、圧力などのセンサーにも利用できる。材料の帯電状態を正確に測定するには、電荷検出器の電荷検出感度を向上することが求められるが、電荷検出感度を向上させることは微弱な信号検出にも繋がるので、応用範囲を広げることが可能となる。例えば、単一の分子やＤＮＡの検出だけでなく、それら以外のレドックス材料といった新機能材料のミクロスコピックな分析も期待でき、応用面のみでなく学術的な観点でも重要な知見が得られる。そのため、様々な方法で電荷検出器の検出感度向上が試みられている。
【０００３】
その一例として、カーボンナノチューブなどといった微細ナノスケール構造のトランジスタを利用した電荷検出器や走査型電子顕微鏡がある（例えば非特許文献１、非特許文献２参照）。これらの電荷検出器によれば、微小構造を利用することで相対的に被検出物による影響を大きくすることで電荷検出感度を向上させることができる。これらの電荷検出器を利用することで、単一分子などの有無、あるいは密度に関する情報を得ることが可能となるが、その具体的な電荷量を知るには電荷検出器や被検出物の構造や電位状態が分かっていなくてはならず、特に微細構造となると電荷量を知ることは極めて困難となる。電荷量の評価には、被検出物の電荷変化量や位置変化量を電流としてモニタする、あるいは被検出物が粉体であれば磁場を印加するなどの方法があるが、装置が複雑になるだけでなく被検出物も限られ、また検出感度も悪くなる。
【０００４】
【非特許文献１】J.Hahm，C.Lieber，“Direct Ultrasensitive Electrical Detection of DNA and DNA Sequence Variations Using Nanowire Nanosensors”，Nano Letters，Vol.4，No.1，p.51-54，2004
【非特許文献２】X.Tang，S.Bansaruntip，N.Nakayama，E.Yenilmez，Y.Chang，Q.Wang，“Carbon Nonotube DNA Sensor and Sensing Mechanism”，Nano Letters，Vol.6，No.8，p.1632-1636，2006
【発明の開示】
【発明が解決しようとする課題】
【０００５】
以上のように、従来の電荷検出器では、微細構造を利用することにより微小電荷信号を検出することが可能となるが、電荷の定量的な評価が非常に難しいという問題点があった。
【０００６】
本発明は、このような課題を解決するためになされたものであり、その目的は、単一素電荷を基準電荷量として被検出物の電荷量を導出することができる電荷検出器および電荷検出方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の電荷検出器は、細線チャネルを有する第１の電界効果トランジスタと、細線チャネルを有する第２の電界効果トランジスタと、この第２の電界効果トランジスタの細線チャネルと接続され、かつ前記第１の電界効果トランジスタの細線チャネルと容量を介して接続された導体からなる電荷蓄積部と、測定前に電子が前記電荷蓄積部に入らないように前記第２の電界効果トランジスタのゲート電圧を制御するゲート電圧印加手段と、前記第１の電界効果トランジスタのドレイン電流と前記電荷蓄積部の帯電量との既知の関係を参照し、前記電荷蓄積部に注入される素電荷を電荷量の基準として、前記電荷蓄積部と電気的に接続された被検出物の電荷量を前記第１の電界効果トランジスタのドレイン電流の変化に基づいて導出する電荷量導出手段とを備えることを特徴とするものである。
また、本発明の電荷検出器の１構成例において、前記電荷蓄積部は、この電荷蓄積部の上に形成された導電性の層間膜を介して前記被検出物と電気的に接続されることを特徴とするものである。
【０００８】
また、本発明は、細線チャネルを有する第１の電界効果トランジスタと、細線チャネルを有する第２の電界効果トランジスタと、この第２の電界効果トランジスタの細線チャネルと接続され、かつ前記第１の電界効果トランジスタの細線チャネルと容量を介して接続された導体からなる電荷蓄積部とを備えた電荷検出器による電荷検出方法であって、測定前に電子が前記電荷蓄積部に入らないように前記第２の電界効果トランジスタのゲート電圧を制御するゲート電圧制御手順と、前記第１の電界効果トランジスタのドレイン電流と前記電荷蓄積部の帯電量との既知の関係を参照し、前記電荷蓄積部に注入される素電荷を電荷量の基準として、前記電荷蓄積部と電気的に接続された被検出物の電荷量を前記第１の電界効果トランジスタのドレイン電流の変化に基づいて導出する電荷量導出手順とを備えることを特徴とするものである。
【発明の効果】
【０００９】
本発明の電荷検出器によれば、素電荷を利用することで、被検出物の正確な電荷量を知ることができるだけでなく、他の測定方法によって得られた電荷量の正確な補正が可能となる。また、本発明では、電荷検出器の作製技術や材料などにシリコントランジスタと同じものが使えるので、作製が容易であるだけでなく、素子の縮小化、駆動素子との混載化が期待できる。
【発明を実施するための最良の形態】
【００１０】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係る電荷検出器の構成を示す等価回路図、図２（Ａ）は図１の電荷検出器の平面図、図２（Ｂ）は図２（Ａ）のＡ−Ａ’線断面図、図２（Ｃ）は図２（Ａ）のＢ−Ｂ’線断面図である。なお、図２（Ａ）では、絶縁膜の下のコントロールゲートや細線チャネル等を透視している。
【００１１】
本実施の形態の電荷検出器は、電界効果トランジスタ（以下、ＦＥＴとする）１と、ＦＥＴ２と、ＦＥＴ２のソース電極Ｓ２に接続された電子溜め部３と、ＦＥＴ２のドレイン電極Ｄ２に接続され、かつＦＥＴ１の細線チャネルＣＨ１と容量的に接続された電荷蓄積部４とを有する。本実施の形態では、電荷蓄積部４に蓄積される電荷やＦＥＴ１，２に流れる電荷を電子としているが、後述する第３の実施の形態のように印加する電圧の正負を反転させて、蓄積される電荷や流れる電荷として正孔を用いても良い。
【００１２】
図１に示した回路構成は、図２（Ａ）〜図２（Ｃ）に示すように、例えばシリコン基板８と、シリコン基板８上の酸化シリコン等からなる絶縁膜９と、絶縁膜９上のシリコン膜とからなるＳＯＩ（Silicon On Insulator）基板を利用して作製される。ＦＥＴ１の細線チャネルＣＨ１、ＦＥＴ１のドレイン電極Ｄ１、ＦＥＴ１のソース電極Ｓ１、電子溜め部３、ＦＥＴ２の細線チャネルＣＨ２、ＦＥＴ２のドレイン電極Ｄ２、ＦＥＴ２のソース電極Ｓ２および電荷蓄積部４は、絶縁膜９上のシリコン膜を加工して形成される。ＦＥＴ１の細線チャネルＣＨ１とドレイン電極Ｄ１とソース電極Ｓ１とは一体成形され、電子溜め部３とＦＥＴ２のソース電極Ｓ２と細線チャネルＣＨ２とドレイン電極Ｄ２と電荷蓄積部４とは一体成形される。
【００１３】
ＦＥＴ１，２の細線チャネルＣＨ１，ＣＨ２の下部にあるベースとなるシリコン基板８をＦＥＴ１のゲート電極（ここではコントロールゲートＣＧ１と呼ぶ）として利用する。なお、コントロールゲートＣＧ１をＦＥＴ１の下部に形成することは必須ではなく、ＦＥＴ１と同一平面内に形成してもよい。
ＦＥＴ２の細線チャネルＣＨ２の上部には、例えば酸化シリコンからなる絶縁膜１０を挟んでＦＥＴ２のゲート電極（ここではコントロールゲートＣＧ２と呼ぶ）が形成される。コントロールゲートＣＧ２は、金属、アモルファスシリコン、ポリシリコンなどの導体を用いて形成すればよい。電荷蓄積部４は、ＦＥＴ２の細線チャネルＣＨ２と一体の細線シリコンのうち、コントロールゲートＣＧ２の位置からＦＥＴ１の細線チャネルＣＨ１側に突き出た部分に形成される。電荷蓄積部４の上部は絶縁膜１０を除去しておき、電荷蓄積部４に被検出物が電気的に接触できるようにしておく。
【００１４】
電荷蓄積部４は、絶縁膜１０によって構成される容量５を介してＦＥＴ１の細線チャネルＣＨ１と接続される。また、コントロールゲートＣＧ１は、絶縁膜１０によって構成される容量６を介してＦＥＴ１の細線チャネルＣＨ１と接続され、さらに絶縁膜１０によって構成される容量７を介して電荷蓄積部４と接続される。
【００１５】
電荷蓄積部４およびＦＥＴ２の設計サイズとしては、電荷蓄積部４および細線チャネルＣＨ２の幅（図２（Ｃ）左右方向）と厚さ（図２（Ｃ）上下方向）が共に１０ｎｍ以上６０ｎｍ以下であることが望ましい。また、細線チャネルＣＨ２と一体の細線シリコンがコントロールゲートＣＧ２からＦＥＴ１の細線チャネルＣＨ１側に突き出た部分の長さ（図２（Ｂ）においてＣＧ２の右端から電荷蓄積部４の右端までの長さ）は、１０ｎｍ以上１μｍ以下である。
【００１６】
コントロールゲートＣＧ２の断面寸法は、幅（図２（Ｂ）左右方向）と厚さ（図２（Ｂ）上下方向）が共に数十ｎｍである。コントロールゲートＣＧ２は、図２（Ｃ）に示すようにＦＥＴ２の細線チャネルＣＨ２を囲むように形成されている場合もある。細線チャネルＣＨ２を囲むようにすることで、ＦＥＴ２を利用した素電荷の動きの制御を効果的に行うことができるようになる。ここで、素電荷とは、１個の電子または正孔を意味する。
【００１７】
ＦＥＴ１の設計サイズとしては、細線チャネルＣＨ１の幅（図２（Ｂ）左右方向）と厚さ（図２（Ｂ）上下方向）が共に１０ｎｍ以上６０ｎｍ以下、細線チャネルＣＨ１の長さ（図２（Ａ）上下方向）が１０ｎｍ以上５００ｎｍ以下であることが望ましい。ただし、このＦＥＴ１のサイズは必須ではない。ＦＥＴ１の細線チャネルＣＨ１と電荷蓄積部４の距離は、１ｎｍ以上１００ｎｍ以下が望ましい。細線チャネルＣＨ１を覆う絶縁膜１０は、厚いほど望ましい。
【００１８】
電荷量測定の対象となる被検出物１１は、電荷蓄積部４と同等の大きさであることが望ましいが、必須ではない。また、電荷量を測定するために、被検出物１１と電荷蓄積部４とは、図３（Ａ）のように接触していることが望ましい。しかし、電気的に接触していれば良いので、図３（Ｂ）、図３（Ｄ）に示すように導電性の層間膜１２を電荷蓄積部４上に形成し、図３（Ｃ）、図３（Ｅ）に示すように層間膜１２と被検出物１１とを接触させるようにしてもよい。
【００１９】
例えば、被検出物１１が分子膜であったりＤＮＡであったりする場合、層間膜１２に金を用いることで層間膜１２のみに被検出物１１を選択的に接触させることが可能となる。また、層間膜１２として金を利用することで被検出物１１との接触面に酸化膜や反応物が形成されるなどの問題も回避できる。また、図３（Ｄ）のように層間膜１２を絶縁膜１０の上部にも形成することで、層間膜１２に被検出物１１をより接触させ易くすることも可能となる。
【００２０】
次に、素電荷の電子を基準電荷量として利用する方法を説明する。図４（Ａ）は電荷検出器の平面図、図４（Ｂ）、図４（Ｃ）は電子が電荷蓄積部４に入る様子を示す図である。また、図５、図６は電荷蓄積部４の電荷をＦＥＴ１で検出する原理を示す図であり、図５は電荷蓄積部４内の電子数とコントロールゲートＣＧ１の電圧Ｖcg1に対するＦＥＴ１のドレイン電流Ｉｄの特性を示す図、図６は電荷蓄積部４内の電子数に対するＦＥＴ１のドレイン電流Ｉdの特性を示す図である。なお、図４（Ｂ）、図４（Ｃ）は図４（Ａ）のＡ−Ａ’線に沿った方向の電子の振る舞いを示し、縦軸はエネルギーを示している。４０は電子、４１はエネルギーバリアを示している。
【００２１】
図４（Ａ）に示すように、電荷蓄積部４は、ＦＥＴ２の細線チャネルＣＨ２に接続された構造となる。
図示しないゲート電圧印加回路からコントロールゲートＣＧ２に印加する電圧Ｖcg2によってＦＥＴ２をオフの状態にすると、コントロールゲートＣＧ２下部のＦＥＴ２の細線チャネルＣＨ２には、図４（Ｂ）に示すようにエネルギーバリア４１が形成される。これにより、電荷蓄積部４と電子溜め部３とが電気的に切断された状態となる。図４（Ｂ）では、電荷蓄積部４に電子が無い状態となっているが、電荷蓄積部４に電子があっても良い。
【００２２】
次に、ゲート電圧印加回路からコントロールゲートＣＧ２に印加する電圧Ｖcg2によって細線チャネルＣＨ２のエネルギーバリア４１を下げると、図４（Ｃ）に示すように電子溜め部３の電子４０が周りの熱エネルギーによってエネルギーバリア４１を越えて電荷蓄積部４に入る。この電荷蓄積部４への電子４０の蓄積に伴い、ＦＥＴ１のドレイン電流Ｉdの特性は、図５のようにコントロールゲートＣＧ１の電圧Ｖcg1に対して正の方向に電荷量に応じてシフトする。このとき、コントロールゲートＣＧ１の電圧Ｖcg1を固定してドレイン電流Ｉdを図示しない検出部で検出すると、単一の電子が電荷蓄積部４に蓄積される度に図６のようにドレイン電流Ｉdが階段状に変化する。図６において、１５０は細線チャネルＣＨ２のエネルギーバリア４１を高くして電子を電荷蓄積部４に入り難くしたときの特性、１５１はエネルギーバリア４１を低くして電子を電荷蓄積部４に入り易くしたときの特性を示している。また、δtは単一の電子が電荷蓄積部４に入るタイミングである。
【００２３】
したがって、図６におけるドレイン電流Ｉdの変化量および図５におけるドレイン電流Ｉdの特性のシフト量と、電荷蓄積部４の電子数、すなわち帯電量との相関を得ることができ、コントロールゲートＣＧ１に印加する電圧Ｖcg1を固定しておけば、ドレイン電流Ｉdの変化量から電荷蓄積部４の絶対的な帯電量を決定することができる。
【００２４】
図７は本実施の形態の電荷検出器で用いる電荷量導出部の構成の１例を示すブロック図である。電荷量導出部１３は、検出部１４と、記憶部１５と、電荷量決定部１６とを有する。
検出部１４は、ＦＥＴ１のソース電極Ｓ１に接続され、ＦＥＴ１のドレイン電流Ｉdを検出する。
【００２５】
記憶部１５は、ドレイン電流Ｉdと帯電量との関係を予め記憶している。電荷量決定部１６は、記憶部１５の情報を参照し、検出部１４が検出したドレイン電流Ｉdの変化量から電荷蓄積部４の帯電量を導出する。こうして、電荷蓄積部４の絶対的な帯電量を決定することができる。
【００２６】
次に、被検出物１１の電荷量導出方法を説明する。帯電した被検出物１１を電荷蓄積部４に電気的に接触させておくことにより、被検出物１１の電荷は電荷蓄積部４に蓄積されたことと同等となる。よって、被検出物１１の帯電状態が変わったとき（例えばレドックス材料の酸化、還元反応など）に、上述の方法でＦＥＴ１のドレイン電流Ｉdをモニタすることで、被検出物１１の電荷量を知ることができる。上記のように、導電性の層間膜１２を電荷蓄積部４上に形成し、層間膜１２と被検出物１１とを接触させるようにしてもよい。
【００２７】
なお、被検出物１１の電荷量を検出する場合には、予め図示しないゲート電圧印加回路からコントロールゲートＣＧ２に印加する電圧Ｖcg2によってＦＥＴ２の細線チャネルＣＨ２のエネルギーバリア４１を高くしておき、電子が電荷蓄積部４に入らないようにしておく必要がある。
【００２８】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。本実施の形態においても、電荷検出器の構成は第１の実施の形態と同じである。図８に示すように、被検出物１１と電荷蓄積部４との間に非導電性材料１７（例えば自然酸化膜や保護膜など）がある場合、第１の実施の形態のように被検出物１１の電荷が電荷蓄積部４に蓄積されたと見なすことができない。この場合、電荷蓄積部４の周辺の等価回路は、被検出物１１と電荷蓄積部４との間の容量Ｃ12とそれ以外の浮遊容量Ｃ1とを用いて図９のように表すことができる。なお、容量ＣF，Ｃ2はそれぞれ図１の容量５，７に相当するものである。
【００２９】
被検出物１１が電荷Ｑを持つとすると、電荷蓄積部４にＱ／（１＋Ｃ1／Ｃ12）の電荷が蓄積されたことと等価となる。よって、Ｃ1／Ｃ12を小さくすることで、正確にＱの電荷量を知ることができる。実際には、非導電性材料１７の厚さを薄くすることで、簡単にＣ1／Ｃ12を十分に小さくできる。この考えは、被検出物１１自体が非導電性である場合にも当てはまる。
【００３０】
電荷検出器あるいは既に存在する被検出物に対して、新たに接触させた被検出物の電荷量を知る場合にも、この新たな被検出物の浮遊容量のために考慮が必要となる。この場合、Ｃ1／Ｃ12が十分に小さいとすると、電荷蓄積部４にはＣFＱ／（Ｃ1＋Ｃ2＋ＣF）の電荷が蓄積されたことと等価なので、浮遊容量Ｃ1を（Ｃ2＋ＣF）に比べて十分小さくすることにより、新たな浮遊容量による影響は無視できる。よって、電荷蓄積部４に比べて被検出物が小さければよく、上述のような微小材料の分析には有効であると言える。
【００３１】
［第３の実施の形態］
第１、第２の実施の形態において、電荷蓄積部４に蓄積される電荷やＦＥＴ１，２に流れる電荷として正孔を用いてもよい。電荷として正孔を用いるには、ＦＥＴ１，２に印加する電圧の正負を反転させればよい。
なお、第１〜第３の実施の形態では、電荷蓄積部４に例えばシリコンからなる半導体を用いたが、金属などの導体を用いてもよい。
【産業上の利用可能性】
【００３２】
本発明は、被検出物の電荷量を定量的に評価する技術に適用することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１の実施の形態に係る電荷検出器の構成を示す等価回路図である。
【図２】本発明の第１の実施の形態に係る電荷検出器の平面図、および断面図である。
【図３】本発明の第１の実施の形態に係る電荷検出器において被検出物と電荷蓄積部との接触状態の例を示す断面図である。
【図４】本発明の第１の実施の形態に係る電荷検出器の平面図、および電子が電荷蓄積部に入る様子を示す図である。
【図５】本発明の第１の実施の形態において電荷蓄積部内の電子数とコントロールゲートの電圧に対する第１の電界効果トランジスタのドレイン電流特性を示す図である。
【図６】本発明の第１の実施の形態において電荷蓄積部内の電子数に対する第１の電界効果トランジスタのドレイン電流特性を示す図である。
【図７】本発明の第１の実施の形態に係る電荷検出器の電荷量導出部の構成の１例を示すブロック図である。
【図８】本発明の第２の実施の形態に係る電荷検出器において被検出物と電荷蓄積部との間に非導電性材料がある場合の断面図である。
【図９】図８の場合における電荷蓄積部の周辺の構成を示す等価回路図である。
【符号の説明】
【００３４】
１，２…電界効果トランジスタ、３…電子溜め部、４…電荷蓄積部、５〜７…容量、８…シリコン基板、９，１０…絶縁膜、１１…被検出物、１２…層間膜、１３…電荷量導出部、１４…検出部、１５…記憶部、１６…電荷量決定部、１７…非導電性材料、ＣＨ１，ＣＨ２…細線チャネル、ＣＧ１，ＣＧ２…コントロールゲート、Ｄ１，Ｄ２…ドレイン電極、Ｓ１，Ｓ２…ソース電極、Ｃ1，Ｃ2，Ｃ12，ＣF…容量。
【図１】
0004927777.tif 000002
【図２】
0004927777.tif 000003
【図３】
0004927777.tif 000004
【図４】
0004927777.tif 000005
【図５】
0004927777.tif 000006
【図６】
0004927777.tif 000007
【図７】
0004927777.tif 000008
【図８】
0004927777.tif 000009
【図９】
0004927777.tif 000010