(57)【特許請求の範囲】
【請求項１】
第１バイポーラトランジスタ及び第２バイポーラトランジスタと、
前記第１バイポーラトランジスタ及び第２バイポーラトランジスタに定電流を供給するカレントミラー回路と、を備え、
前記第１バイポーラトランジスタのベースは、第１抵抗を介して前記カレントミラー回路の第１電流供給側に接続され、該第１バイポーラトランジスタのコレクタは、第２抵抗を介して前記ベースに接続され、
前記第２バイポーラトランジスタのベースは前記第１バイポーラトランジスタのコレクタに接続され、該第２バイポーラトランジスタのコレクタは、前記カレントミラー回路の第２電流供給側に接続され、
前記第１抵抗と、前記カレントミラー回路の前記第１電流出力側との接続端に、基準電圧を出力する出力端子が設けられ、
前記カレントミラー回路の第３電流供給側は、前記第１バイポーラトランジスタのコレクタに接続され、前記カレントミラー回路の第３電流供給側に得られる電流によって、前記基準電圧の温度依存性を補正することを特徴とする基準電圧発生回路。
【請求項２】
請求項１に記載の基準電圧発生回路において、
前記カレントミラー回路は、ＭＯＳトランジスタによって構成され、
ゲートドレイン間が短絡接続され、前記第２バイポーラトランジスタに第２電流を流す第２ＭＯＳトランジスタと、該第２ＭＯＳトランジスタにゲートが共通接続された第１ＭＯＳトランジスタ及び第３ＭＯＳトランジスタを備え、
前記第２ＭＯＳトランジスタが流す第２電流は、前記第１ＭＯＳトランジスタが流す第１電流と等しく、
前記第３ＭＯＳトランジスタは、前記第１バイポーラトランジスタのベースエミッタ電圧の温度依存性に応じ、前記第１電流のＡ倍の第３電流（Ａは０より大きい正の実数）を前記第１バイポーラトランジスタのコレクタに流すことを特徴とする基準電圧発生回路。
【請求項３】
請求項１又は請求項２に記載の基準電圧発生回路において、
前記第２バイポーラトランジスタは、前記第１バイポーラトランジスタのＫ倍のエミッタ電流を流し、
前記第２抵抗に前記第１バイポーラトランジスタのベースエミッタ電圧と、前記第２バイポーラトランジスタのベースエミッタ電圧の差に応じた電圧を印加して前記第２抵抗に第１電流を流すことで、前記第１電流における前記第１バイポーラトランジスタのベースエミッタ電圧の温度依存性による前記基準電圧の温度依存性を補正することを特徴とする基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
温度依存性の小さいバンドギャップ電圧に基づいた基準電圧を発生する基準電圧発生回路に関する。
【背景技術】
【０００２】
多くの電子機器において定電圧電源として基準電源発生回路が採用されており、出力の温度依存性を低減し、温度によらず精度良く基準電圧を生成する試みが為されている。
【０００３】
図８は従来のバンドギャップ電圧を利用した基準電圧発生回路の構成を示す。この回路は、ＮＰＮ型バイポーラトランジスタＱ１と、該バイポーラトランジスタＱ１に対してＫ倍の電流を流すＮＰＮ型パイポーラトランジスタＱ２を備える。また、このＱ１及びＱ２に、定電流Ｉを供給するＰ型ＭＯＳのトランジスタＭ１及びＭ２より構成されるカレントミラー回路２０を有する。
【０００４】
カレントミラー回路のＭ１の電流出力側には、基準電圧出力端（ＶREF）と抵抗Ｒ１が接続され、抵抗Ｒ１の他端には抵抗Ｒ２の一端が接続され、さらにこの抵抗Ｒ２の他端にＱ１のコレクタが接続されている。また、Ｑ１のベースは、上記抵抗Ｒ１と抵抗Ｒ２との接続点に接続されており、Ｑ１のベースとコレクタとは、抵抗Ｒ２を介して互いに接続されている。さらにＱ１のコレクタはＱ２のベースに接続され、Ｑ２のコレクタは、カレントミラー回路のトランジスタＭ２の電流出力側に接続されている。
【０００５】
このような回路において、Ｑ１，Ｑ２のベース電流ＩBが無視できる場合、以下の式が成り立つ。
【０００６】
ＶREF＝ＶBE1＋Ｒ1Ｉ      ・・・（１）
ＶBE1＝（ｋＴ／ｑ）ｌｎ（ＩE1／Ｉｓ）      ・・・（２）
ＶBE2＝（ｋＴ／ｑ）ｌｎ（ＩE2／Ｉｓ）      ・・・（３）
Ｒ2Ｉ＝ＶBE1−ＶBE2＝（ｋＴ／ｑ）ｌｎ（ＩE1／ＩE2）      ・・・（４）
ＶREF：基準電圧発生回路からの出力基準電圧
ここで、ＶBE1はＱ１のベースエミッタ電圧、ＶBE2はＱ２のベースエミッタ電圧、ｋはボルツマン定数、Ｔは絶対温度、ＩEはエミッタ電流、Ｉsは回路のプロセスに依存した定数である。
【０００７】
Ｉ＝ＩE1＝Ｋ＊ＩE2であり、（１）式を（２）〜（４）式を用いて表すと、一般的な基準電圧回路の出力基準電圧ＶREFは、
ＶREF＝ＶBE1＋（Ｒ1／Ｒ2）（ｋＴ／ｑ）ｌｎ（Ｋ）      ・・・（１）’
で表される。
【０００８】
また、このとき、
Ｉ＝（１／Ｒ2）（ｋＴ／ｑ）ｌｎ（Ｋ）      ・・・（５）
となり、電流Ｉは、絶対温度Ｔに比例したＰＴＡＴ（Proportional To Absolute Temparature）電流となる。
【０００９】
バイポーラトランジスタのＶBEの温度係数は、ほぼ−２．０ｍＶ［℃］であり、式（１）’について、（Ｒ1／Ｒ2）（ｋＴ／ｑ）ｌｎ（Ｋ）の温度係数が＋２．０ｍＶ［℃］であれば、ＶREFの温度係数は０となる。そこで、
（Ｒ1／Ｒ2）（ｋＴ／ｑ）ｌｎ（Ｋ）＝＋２．０ｍＶ
となるように、Ｒ1、Ｒ2及びＫを決めることで、図８に示す基準電圧発生回路は、温度変化に対して、ほぼ一定な出力電圧を発生することができる。
【００１０】
しかし、実際には、ＶBE1は、一次直線ではなく、温度や、エミッタ電流ＩEの変化に対して非直線成分を持つ。
【００１１】
温度依存性を持つＶBE（Ｔ）は、非直線成分も含めると下式（６）で表される。
【００１２】
ＶBE（Ｔ）＝ＶG0（１−（Ｔ／Ｔ0））＋ＶBE0−σ（ｋＴ／ｑ）＊ｌｎ（Ｔ／ＴO）
＋σ（ｋＴ／ｑ）＊ｌｎ（ＩE／ＩE0）      ・・・（６）
ここで、ＶG0はバンドギャップエネルギ電圧、Ｔ0は基準温度、ＶBE0は基準温度でのバイポーラベースエミッタ電圧、σはプロセスで決まる飽和電流温度指数である。
【００１３】
上記（６）式の第１項、第２項は、温度の増加に対する線形減少を示し、第３項、第４項は非線形項であり、ＶBEの未補正温度曲率成分である。よって、従来回路よりもさらに温度変化の小さい基準電圧発生回路を実現するためには、上記第３，第４項の非線形成分の影響についても考慮してキャンセルする必要がある。
【００１４】
上記ＶBEの非直線成分については、特許文献２、特許文献３等、様々な方法でこれをキャンセルすることが提案されている。
【００１５】
【特許文献１】特開平５−２０６７５５号公報
【特許文献２】特表２００６−５１９４３３号公報
【特許文献３】特開２００６−５９００１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかし、これら従来の基準電圧発生回路では、上記非直線成分の補正のために、発生回路とは別の回路を用い、補正電流や補正バイアスを作成したり、補正用に設けた抵抗の温度特性の二次係数を利用したり、或いは環境温度によって補正回路を切り替えるなどを行っている。このような別回路等を用いると、その分回路は複雑になる。
【００１７】
また、回路中で、補正電流をコピーするためにカレントミラー回路を採用したり、補正のための電圧を得るために差動アンプを用いる。このような基準電圧発生回路の構成とは別回路のばらつきや、アンプのオフセットばらつきを無視することができず、温度補正ができても出力電圧や温度特性カーブが回路毎にばらついてしまう。
【００１８】
また、図８に示すようなバンドギャップ電圧を発生するバイポーラトランジスタと、ＭＯＳトランジスタを用いたタイプの基準電圧発生回路では、個体ばらつきが小さいことが知られている。しかし、微細化されたＭＯＳ用のプロセスで作成されたバイポーラトランジスタ（寄生バイポーラトランジスタ）は、その直流電流増幅率ＨFEを高くすることが難しく、トランジスタＱ１，Ｑ２のベース電流ＩBを無視することができず、温度特性の悪化をまねく。このように、微細化ＭＯＳプロセスではＱ１，Ｑ２のベース電流ＩBを無視した理想状態で特性を決めることができず、図８に示すタイプの回路は、多用されていなかった。
【００１９】
ここで、図８の回路においてＱ１，Ｑ２のベース電流ＩBを考慮すると、出力電圧ＶREFは、以下のように表される。
【数１】
0005074139.tif 000002
【００２０】
また、このとき、Ｑ１，Ｑ２のベース電流ＩB1、ＩB2及びカレントミラー回路に流れる電流Ｉは、以下のようになる。
【数２】
0005074139.tif 000003
【００２１】
出力電圧ＶREFは、上記式（７）で表され、回路設計に当たっては、Ｒ1，Ｒ2，Ｋに加え、ＩB1，ＩB2も決める必要がある。しかし、上述のように、このＩB1，ＩB2が温度特性を持つため、図８の基準電圧発生回路において温度変化をなくすことは難しい。図９は、この図８の回路を実際に作成した場合の温度特性の一例を示す。図９の結果において、ＶREFのピーク−ピーク間の電圧差は、１２ｍＶ程度である（ＶREFp-p≒１２ｍＶ（−２０℃〜１２５℃））。
【００２２】
本発明では、簡易な構成によって、温度特性が小さく、かつ、特性ばらつきの小さい基準電圧発生回路を実現することを目的とする。
【課題を解決するための手段】
【００２３】
本発明は基準電圧発生回路であって、第１バイポーラトランジスタ及び第２バイポーラトランジスタと、前記第１バイポーラトランジスタ及び第２バイポーラトランジスタに定電流を供給するカレントミラー回路と、を備え、前記第１バイポーラトランジスタのベースは、第１抵抗を介して前記カレントミラー回路の第１電流供給側に接続され、該第１バイポーラトランジスタのコレクタは、第２抵抗を介して前記ベースに接続され、前記第２バイポーラトランジスタのペースは前記第１バイポーラトランジスタのコレクタに接続され、該第２バイポーラトランジスタのコレクタは、前記カレントミラー回路の第２電流供給側に接続され、前記第１抵抗と、前記カレントミラー回路の前記第１電流出力側との接続端に、基準電圧を出力する出力端子が設けられ、前記カレントミラー回路の第３電流供給側は、前記第１バイポーラトランジスタのコレクタに接続され、前記カレントミラー回路の第３電流供給側に得られる電流によって、前記基準電圧の温度依存性を補正する。
【００２４】
本発明の他の態様では、上記基準電圧発生回路において、前記カレントミラー回路は、ＭＯＳトランジスタによって構成され、ゲートドレイン間が短絡接続され、前記第２バイポーラトランジスタに第１電流を流す第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタにゲートが共通接続された第２ＭＯＳトランジスタ及び第３ＭＯＳトランジスタを備え、前記第２ＭＯＳトランジスタは、前記第１ＭＯＳトランジスタと等しい前記第１電流を流し、前記第３ＭＯＳトランジスタは、前記第１バイポーラトランジスタのベースエミッタ電圧の温度依存性に応じ、前記第１電流のＡ倍の第２電流（Ａは０より大きい正の実数）を前記第１バイポーラトランジスタのコレクタに流す。
【００２５】
本発明の他の態様では、上記基準電圧発生回路において、前記第２バイポーラトランジスタは、前記第１バイポーラトランジスタのＫ倍のエミッタ電流を流し、前記第２電流によって、前記第１バイポーラトランジスタのベースエミッタ電圧の温度依存性による前記基準電圧の温度依存性を補正する。
【発明の効果】
【００２６】
本発明では、第１及び第２バイポーラトランジスタに定電流を供給するカレントミラー回路において、第１及び第２電流供給端において流す定電流に応じた電流を、第１バイポーラトランジスタのコレクタに補正用の電流として供給する。このカレントミラー回路からの補正用の電流によって定電流の温度特性カーブを変化させ、温度依存性を有する第１バイポーラトランジスタのベースエミッタ電圧の温度依存性を低減する。このような補正機能をカレントミラー回路に所定電流の電流供給端を設けるという簡易な構成によって、精度の良い温度依存性の補正が実現できる。
【００２７】
また、第１及び第２バイポーラトランジスタとして、例えば、ＭＯＳプロセスで作成されたバイポーラトランジスタを採用し、ベース電流ＩB1，ＩB2の温度依存性を無視できない場合であっても、カレントミラー回路からの補正用電流により、ベース電流の温度依存性性を考慮し、基準電圧の温度依存性を低減することができる。
【００２８】
また、この補正用の電流は、共通のカレントミラー回路を用いて作成すれば、基準電圧発生回路毎の特性ばらつきを抑制することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の好適な実施の形態について図面を参照して説明する。
【００３０】
図１は本実施形態に係るバンドギャップ電圧を利用した基準電圧発生回路の構成を示す。ＮＰＮ型バイポーラトランジスタＱ１と、該バイポーラトランジスタＱ１に対してＫ倍の電流を流すＮＰＮ型パイポーラトランジスタＱ２を備える点は図８と共通する。
【００３１】
一方、このＱ１及びＱ２に定電流を供給するためのカレントミラー回路１０は、Ｐ型ＭＯＳトランジスタＭ１及びＭ２を備えると共に、さらに同じ導電型のＰ型ＭＯＳトランジスタＭ３を備える。トランジスタＭ２はゲートドレインが短絡され、このトランジスタＭ２のゲートに、トランジスタＭ１のゲート及びトランジスタＭ３のゲートが接続され、トランジスタＭ１，Ｍ２，Ｍ３のいずれもソース側が同一の電源Ｖｄｄに接続されている。したがって、トランジスタＭ２が流す定電流Ｉ1と等しい電流Ｉ1をトランジスタＭ１が流し、また、トランジスタＭ３は、Ｉ1に対応した電流Ｉ2を流す。このＩ2の電流量は、トランジスタＭ３のトランジスタサイズ（チャネル幅）Ｗによって変更可能であり、Ｉ2＝Ａ＊Ｉ1が成り立つ。
【００３２】
トランジスタＭ１のドレイン（第１電流供給端）には、基準電圧出力端子ＶREFと、抵抗Ｒ１の一端とが接続され、この抵抗Ｒ１の他端には、抵抗２の一端が接続されている。また、Ｑ１のコレクタが該抵抗２の他端に接続され、Ｑ１のベースは、上記抵抗Ｒ１と抵抗Ｒ２との接続点に接続されており、Ｑ１のベースとコレクタとは、抵抗Ｒ２を介して互いに接続されている。なお、Ｑ１及びＱ２のエミッタは接地されている。
【００３３】
トランジスタＭ２のドレイン（第２電流供給端）はトランジスタＱ２のコレクタに接続され、このＱ２のベースは、上記Ｑ１のコレクタに接続されている。
【００３４】
一方、トランジスタＭ３のドレイン（第３電流供給端）は、上記トランジスタＱ２のベース及びトランジスタＱ１のコレクタに接続され、トランジスタＱ１のコレクタ及びトランジスタＱ２のベースに対し、補正用電流として、Ｉ1に対応した（Ａ＊Ｉ1）電流Ｉ2を供給する。なお、Ａは、０より大きい正の実数である。
【００３５】
このトランジスタＭ３を含むカレントミラー回路１０は、トランジスタＭ１，Ｍ２，Ｍ３の相対精度で動作し、１つのカレントミラー回路の流す定電流を別のカレントミラー回路によってコピーする場合と異なり、異なるカレントミラー回路同士の相対ばらつきがなく、かつゲートが共通接続されたＭ３を増設するだけという簡易な構成によって実現できる。したがって、基準電圧発生回路毎の特性のばらつきなく、基準電圧の温度依存性を低減できる。
【００３６】
以下、図１に示す基準電圧発生回路の動作原理について説明する。まず、この回路のＶREF，ＩB1，ＩB2は以下の式（７）’，（８）’，（９）’で表すことができる。
【数３】
0005074139.tif 000004
【００３７】
また、Ｉ1については、ΔＶBEから、下式（１０）’で表すことができる。
【数４】
0005074139.tif 000005
【００３８】
直流電流の増幅率ＨFEが、一般的なバイポーラ特性にしたがって低電流領域では温度の上昇に比例して増加し、また、電流ＩC1の増加に対しても増加する場合、上記式（１０）’の第１項ＩB1と温度とは、図２に示すような関係となる。図２ではＩ2をそれぞれ変更したときの温度電流特性を示しており、温度電流特性は、Ｉ2が増加するほど下に凸の二次曲線成分が増加している。
【００３９】
また、式（１０）’の第２項に関しては、抵抗Ｒ２に流れる電流ＩR2の温度特性は、図３に示すようになる。図３において、Ｉ2が増加するほど上に凸な二次曲線成分が減少している。
【００４０】
図４は、上記式（１０）’に示すような第１項と第２項の和で表される電流Ｉ1の温度特性を示している。図４において電流Ｉ1の温度特性は、電流Ｉ2が増加すると正の曲率が大きくなっており、以上のことから、電流Ｉ2を任意に選択することで、電流Ｉ1の正の二次曲率成分を変化させられることが理解できる。ここで、ＶREFは下式（１１）
ＶREF＝ＶBE1＋Ｒ1Ｉ1      ・・・（１１）
で示され、その第１項ＶBE1の負の二次曲率成分を、第２項の電流Ｉ1の正の二次曲率成分でキャンセルすることができ、結果として、温度変化に対する基準電圧ＶREFの変化を低くすることができる。なお、一次直線成分については、抵抗Ｒ１とＲ２の抵抗比によって調整することができる。
【００４１】
図５は、本実施形態に係る基準電圧発生回路の基準電圧ＶREFの温度特性の例を示す。図５の結果において、ＶREFのピーク−ピーク間の電圧差は、０．８ｍＶ程度であり（ＶREFp-p≒０．８ｍＶ（−２０℃〜１２５℃））、図９に示したような電流Ｉ2による補正を行わない場合のＶREFp-p≒１２ｍＶと比較しても、１／１０以下と、著しい温度特性の改善が実現されることが理解できる。
【００４２】
ここで、図５では、カレントミラー回路１０のトランジスタＭ３のチャネル幅Ｗの設定により、Ｉ1に対し、Ｉ2＝０．８Ｉ1にした。Ｉ1に対するＩ2の値は、基準電圧発生回路の特性に応じ、要求温度範囲内（例えば−４０℃〜１２５℃の範囲や、−２０℃〜１２５℃）で、ＶREFの温度変化に対するピーク−ピーク間（ＶREFｐ−ｐ）が最小となる値を選択することが好適である。
【００４３】
図６は、本実施形態の基準電圧発生回路において、Ｉ2を変化させたときのＶＲＥＦの変化の様子を示している。この例では、図６（ｂ）において、Ｉ2＝Ａ＊Ｉ1の条件の時が温度変化に対するＶREFのｐ−ｐが最も小さく、図６（ａ）は、Ｉ2＜Ａ＊Ｉ1の時のＶREFの温度変化、図６（ｃ）は、Ｉ2＞Ａ＊Ｉ1の時のＶREFの温度変化をそれぞれ示している。Ｉ2＞０で、Ｉ2を増加させていくと、図６（ａ）のように最適値よりも小さい電流Ｉ2値の範囲では、ＶREFの温度特性の上に凸な特性曲線の曲線が小さくなり、ＶREFｐ−ｐは小さくなっていく。さらにＩ2を増加させ、図６（ｂ）のようにＩ2＝Ａ＊Ｉ1となると、ＶREFｐ−ｐは最小となる。ここで、Ｉ2を用いた補正電流カーブによっては、完全にＶBE1の非直線成分を補正することはできないため、ＶＲＥＦ特性は図６（ｂ）に示すように変曲点を持つ曲線となる。しかし、上述のように、ＶREFｐ−ｐは一例として従来の１／１０以下であり、このようなＩ2をトランジスタＭ３からトランジスタＱ１のコレクタに供給する電流として選択することにより、温度依存性の著しい改善が図られる。Ｉ2をさらに増加させ、Ｉ2＞Ａ＊Ｉ1とするとＶREFは、下に凸の曲線となり、ＶREFｐ−ｐは大きくなっていく。
【００４４】
以上のことから、Ｉ2の選択に際しては、ＶREFｐ−ｐが最小となる条件を採用すれば温度依存性を最も小さくすることができる。但し、図６（ａ）〜図６（ｃ）のいずれのＶREFｐ−ｐについても、Ｉ2＝０、つまり補正しない従来の基準電圧発生回路の値よりも半分以上小さい。
【００４５】
したがって、バンドギャップ電圧を発生するトランジスタＱ２，Ｑ１を、ＨFEが小さくＩBが無視できない微小ＭＯＳプロセスにて作成した基準電圧発生回路においても、ＩBの温度特性を、Ｍ２にミラー接続（ベースが共通接続）されたＭ３の流す補正電流Ｉ2によって補正することができる。したがって、簡易、かつ回路毎のばらつきの小さい構成によって、基準電圧発生回路の温度依存性を著しく低減することができる。
【００４６】
図７は、本実施形態の基準電圧発生回路の他の回路構成の例を示す。図１と相違する点は、バンドギャップ電圧を発生するトランジスタＱ１，Ｑ２をＰＮＰ型トランジスタとして高圧側電源Ｖｄｄとカレントミラー回路１２との間に設け、このカレントミラー回路のトランジスタＭ１〜Ｍ３として、ソース側がグランドなどの低圧側電源に接続されたＮ型ＭＯＳトランジスタを採用する点である。また、後述する理由から、この構成の場合には、カレントミラー回路のトランジスタＭ３の流す電流Ｉ2をミラーし、トランジスタＱ１のコレクタに供給するカレントミラー回路１４を備える。このカレントミラー回路１４は、ゲートが共通接続されたｐ型ＭＯＳトランジスタＭ４，Ｍ５を備え、トランジスタＭ４は、電源Ｖｄｄにソースが接続され、ドレイン・ゲートが短絡され、ゲートがトランジスタＭ３のドレイン側に接続されている。トランジスタＭ５は、Ｍ４と同じ電流Ｉ2をＭ５のドレインに接続されたトランジスタＱ１のコレクタに供給する。
【００４７】
なお、カレントミラー回路のトランジスタＭ２が流す定電流Ｉ1が、トランジスタＱ２のコレクタに流れ、同じくトランジスタＭ１が流す定電流Ｉ1が、トランジスタＱ１のコレクタ、抵抗Ｒ２，Ｒ１を介して流れる。そして、Ｉ1に応じてトランジスタＭ３の流す電流Ｉ2をミラーした電流Ｉ2’がトランジスタＱ１のコレクタに供給される。
【００４８】
図７の回路においてＶREFは以下の式（１２）で示される。
ＶREF＝Ｖｄｄ−ＶBE1−Ｒ1Ｉ1      ・・・（１２）
【００４９】
電流Ｉ1は、上記式（１０）’で与えられるため、トランジスタＱ１のコレクタ側からＩ2を直接トランジスタＭ３によって流し出した場合、Ｉ2の増加に伴って下に凸の二次曲線成分が増加する。しかし、上記（１２）式に示すＶBE1は、このとき下に凸の二次曲線成分を持つ。したがって、トランジスタＱ１，Ｑ２の極性を逆にした回路構成の場合には、図７に示すように別途カレントミラー回路１４を設けてＩ2に応じた電流Ｉ2’をトランジスタＱ１のコレクタに供給することで温度依存性を低減することができる。但し、カレントミラー回路１２とは別のカレントミラー回路１４を必要とするため、回路毎の特性ばらつきが発生することとなるが、微細なＭＯＳプロセスを用いたバイポーラトランジスタを利用した簡易な基準電圧発生回路における温度依存性の補償は達成される。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施形態に係る基準電圧発生回路の構成を説明する回路図である。
【図２】図１に示す回路における電流ＩB1の温度特性を示す図である。
【図３】図１に示す回路におけるＩR2の温度特性を示す図である。
【図４】図１に示す回路における電流Ｉ1の温度特性のシミュレーション結果を示す図である。
【図５】本発明の実施形態に係る基準電圧発生回路で得られる基準電圧の温度特性を示す図である。
【図６】本発明の実施形態に係る基準電圧発生回路の温度特性と補正電流Ｉ2との関係を示す図である。
【図７】本発明の他の実施形態に係る基準電圧発生回路の構成例を説明する回路図である。
【図８】従来の基準電圧発生回路の構成を説明する回路図である。
【図９】図８の回路の基準電圧の温度依存性を示す図である。
【符号の説明】
【００５１】
１０，１２  カレントミラー回路。
【図１】
0005074139.tif 000006
【図２】
0005074139.tif 000007
【図３】
0005074139.tif 000008
【図４】
0005074139.tif 000009
【図５】
0005074139.tif 000010
【図６】
0005074139.tif 000011
【図７】
0005074139.tif 000012
【図８】
0005074139.tif 000013
【図９】
0005074139.tif 000014