(57)【特許請求の範囲】
【請求項１】
Ｖ族元素として窒素原子および砒素原子を含むアンドープIII−Ｖ族化合物半導体層を有する半導体デバイスを作製する方法であって、
前記III−Ｖ族化合物半導体層を基板上に成長させる成長工程と、
前記III−Ｖ族化合物半導体層の周辺を前記砒素原子を含む第１の雰囲気とし、前記成長工程における成長温度より高い第１の温度で前記III−Ｖ族化合物半導体層の熱処理を行うことにより、砒素原子の離脱を抑制しつつ点欠陥を低減する第１の熱処理工程と、
前記III−Ｖ族化合物半導体層の周辺を水素化合物を含まない第２の雰囲気または真空雰囲気とし、前記第１の温度より低い第２の温度で前記III−Ｖ族化合物半導体層の熱処理を行うことにより、前記III−Ｖ族化合物半導体層に含まれる水素原子と窒素原子との結合を解離させて水素原子を脱離させる第２の熱処理工程と
を備え、
前記第１及び第２の熱処理工程を、当該半導体デバイスの電極を形成する前に行うことを特徴とする、半導体デバイスの作製方法。
【請求項２】
前記第１の熱処理工程の際に、前記III−Ｖ族化合物半導体層の周辺にターシャリブチルアルシン及びアルシンのうち少なくとも一方を供給することにより前記第１の雰囲気とすることを特徴とする、請求項１に記載の半導体デバイスの作製方法。
【請求項３】
前記第２の雰囲気が、水素ガス、窒素ガス、および不活性ガスのうち少なくとも一種類のガスからなる雰囲気であることを特徴とする、請求項１または２に記載の半導体デバイスの作製方法。
【請求項４】
前記第１の熱処理工程における熱処理を終えて降温する際に、該降温処理を水素化合物を含まない雰囲気中で行うことを特徴とする、請求項１〜３のいずれか一項に記載の半導体デバイスの作製方法。
【請求項５】
前記第１の熱処理工程を前記成長工程に引き続いて成長炉内で行い、前記第２の熱処理工程を前記成長炉とは別の炉内で行うことを特徴とする、請求項１〜４のいずれか一項に記載の半導体デバイスの作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの作製方法に関するものである。
【背景技術】
【０００２】
基板上に化合物半導体層を形成する際には、化合物半導体結晶を基板上に成長させたのち該化合物半導体結晶に対し熱処理（アニール）を行う。これにより、化合物半導体結晶の結晶性が向上し、良好な光学的特性を有する半導体層が得られる。
【０００３】
例えば、特許文献１には、ＧａＩｎＮＡｓ層の成長後に、窒素雰囲気中でアニールを行うことが記載されている。また、特許文献２には、ＧａＡｓ基板上にＡｌＧａＡｓ層、ＧａＩｎＮＡｓ層、およびＡｌＧａＡｓ層を順次成長させたのち、窒素ガス雰囲気中で熱処理を行ったことが記載されている。また、非特許文献１には、ＧａＩｎＮＡｓ結晶の結晶性改善のため、該ＧａＩｎＮＡｓ結晶を成長させた炉内においてターシャリブチルアルシン（ＴＢＡｓ）雰囲気でアニールを行うことが記載されている。
【特許文献１】特開２００２−１１８３２９号公報
【特許文献２】特開２００２−３１９５４８号公報
【非特許文献１】T.Hakkarainen etal., “GaInNAs quantum well structures for 1.55 μm emission on GaAs byatmospheric pressure metalorganic vapor phase epitaxy”, Journal of CrystalGrowth 234 pp631-636 (2002)
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来より、化合物半導体結晶に対し熱処理を施す際には、前述した各文献に記載されているように、或る雰囲気下で一回のみ行うことが一般的である。しかしながら、本発明者は、このような従来の熱処理方法では窒素原子（Ｎ）および砒素原子（Ａｓ）を含むIII−Ｖ族化合物半導体結晶の結晶性が十分に改善され難いことを見出した。
【０００５】
本発明は、上記の問題点を鑑みてなされたものであり、窒素原子および砒素原子を含むIII−Ｖ族化合物半導体結晶の結晶性を良好にできる半導体デバイスの作製方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記した課題を解決するために、本発明による半導体デバイスの作製方法は、Ｖ族元素として窒素原子および砒素原子を含むアンドープIII−Ｖ族化合物半導体層を有する半導体デバイスを作製する方法であって、III−Ｖ族化合物半導体層を基板上に成長させる成長工程と、III−Ｖ族化合物半導体層の周辺を砒素原子を含む第１の雰囲気とし、成長工程における成長温度より高い第１の温度でIII−Ｖ族化合物半導体層の熱処理を行うことにより、砒素原子の離脱を抑制しつつ点欠陥を低減する第１の熱処理工程と、III−Ｖ族化合物半導体層の周辺を水素化合物を含まない第２の雰囲気または真空雰囲気とし、第１の温度より低い第２の温度でIII−Ｖ族化合物半導体層の熱処理を行うことにより、III−Ｖ族化合物半導体層に含まれる水素原子と窒素原子との結合を解離させて水素原子を脱離させる第２の熱処理工程とを備え、第１及び第２の熱処理工程を、当該半導体デバイスの電極を形成する前に行うことを特徴とする。
【０００７】
窒素原子および砒素原子を含むIII−Ｖ族化合物半導体結晶に熱処理を施すことによる結晶欠陥の消滅過程には次の二つのパターンがあることを、本発明者は見出した。すなわち、（一）熱エネルギーにより格子間原子が拡散し正常な格子サイトに収まる、或いは熱エネルギーにより空格子欠陥の拡散が起こりIII−Ｖ族化合物半導体結晶中から脱離するといった一般的な点欠陥の消滅過程、および（二）欠陥を誘発する水素原子と窒素原子との結合が熱エネルギーにより解離し、水素原子がIII−Ｖ族化合物半導体結晶中から脱離するという水素起因欠陥の消滅過程、の二つである。そこで、上記した半導体デバイスの作製方法においては、第１の熱処理工程として、砒素原子を含む第１の雰囲気で比較的高温の熱処理を行う。このように比較的高温の熱処理を行うことによって、上記消滅過程（一）を生じさせて一般的な点欠陥を低減できる。更に、砒素原子を含む第１の雰囲気で熱処理を行うことによって、高温の熱処理に伴う砒素原子の脱離を抑制できる。
【０００８】
しかし、この第１の雰囲気が活性水素を更に含む場合には、上記消滅過程（二）のような水素原子の脱離は期待できない。そこで、上記した半導体デバイスの作製方法においては、第２の熱処理工程として、水素化合物を含まない第２の雰囲気または真空雰囲気で比較的低温の熱処理を行う。このように水素化合物を含まない雰囲気または真空雰囲気で熱処理を行うことによって、上記消滅過程（二）を生じさせて水素起因欠陥を低減できる。また、比較的低温の熱処理を行うことによって、砒素原子の脱離を抑制できる。
【０００９】
このように、上記した半導体デバイスの作製方法によれば、前述した二つの欠陥消滅過程を十分に生じさせることができるので、窒素原子および砒素原子を含むIII−Ｖ族化合物半導体結晶の結晶性を、従来の熱処理方法と比較して極めて良好にできる。
【００１０】
また、半導体デバイスの作製方法は、第１の熱処理工程の際に、III−Ｖ族化合物半導体層の周辺にターシャリブチルアルシン及びアルシンのうち少なくとも一方を供給することにより第１の雰囲気とすることを特徴としてもよい。このように、砒素（Ａｓ）を含むIII−Ｖ族化合物半導体の成長に多く用いられるターシャリブチルアルシン（ＴＢＡｓ）やアルシン（ＡｓＨ3）を利用することにより、Ａｓを含む第１の雰囲気を容易に実現できる。
【００１１】
また、半導体デバイスの作製方法は、第２の雰囲気が、水素ガス、窒素ガス、および不活性ガスのうち少なくとも一種類のガスからなる雰囲気であることを特徴としてもよい。水素ガス、窒素ガス、および不活性ガスといった高温でも分解しない安定なガスによって第２の雰囲気が構成されることにより、第２の熱処理工程を好適に行うことができる。なお、ここでいう不活性ガスとは、アルゴン等の希ガス元素からなる気体を指すものとする。
【００１２】
また、半導体デバイスの作製方法は、第１の熱処理工程における熱処理を終えて降温する際に、該降温処理を水素化合物を含まない雰囲気中で行うことを特徴としてもよい。この降温処理の際の雰囲気に水素化合物が含まれると、この水素化合物から分離した活性水素が化合物半導体結晶内に混入し、水素起因欠陥が増加してしまう。したがって、水素化合物を含まない雰囲気中で上記降温処理を行うことにより、水素起因欠陥の増加を抑えることができる。
【００１３】
また、半導体デバイスの作製方法は、第１の熱処理工程を成長工程に引き続いて成長炉内で行い、第２の熱処理工程を成長炉とは別の炉内で行うことを特徴としてもよい。これにより、第１の熱処理工程における第１の雰囲気、および第２の熱処理工程における第２の雰囲気のそれぞれを容易に実現できる。
【発明の効果】
【００１４】
本発明による半導体デバイスの作製方法によれば、窒素原子および窒素原子を含むIII−Ｖ族化合物半導体結晶の結晶性を良好にできる。
【発明を実施するための最良の形態】
【００１５】
以下、添付図面を参照しながら本発明による半導体デバイスの作製方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１６】
（実施の形態）
図１は、本発明に係る半導体デバイスの作製方法の一実施形態を示すフローチャートである。この作製方法は、窒素原子（Ｎ）および砒素原子（Ａｓ）を含むIII−Ｖ族化合物半導体層を有する半導体デバイスを作製する方法である。図１に示すように、本実施形態による作製方法は、成長工程Ｓ１、第１の熱処理工程Ｓ２、第２の熱処理工程Ｓ３、および半導体デバイス作製の為の後工程Ｓ４を含んでいる。成長工程Ｓ１では、例えばＧａＩｎＮＡｓなどのIII−Ｖ族化合物半導体結晶からなる化合物半導体層を基板上に成長させる。第１の熱処理工程Ｓ２では、成長工程Ｓ１において成長させた化合物半導体層の周辺を、砒素原子を含む雰囲気（第１の雰囲気）とし、成長工程Ｓ１における化合物半導体層の成長温度より高い温度（第１の温度）で該化合物半導体層の熱処理を行う。第２の熱処理工程Ｓ３では、化合物半導体層の周辺を水素化合物を含まない雰囲気（第２の雰囲気）または真空雰囲気とし、第１の熱処理工程Ｓ２における熱処理温度（第１の温度）より低い温度（第２の温度）で化合物半導体層の熱処理を行う。以下、これらの工程について詳細に説明する。
【００１７】
図２は、成長工程Ｓ１によって作製される基板生産物の一例として、単一量子井戸層を有するウェハ生産物１０を示す側面断面図である。図２を参照すると、ウェハ生産物１０では、基板１１上に、ｎ型バッファ層１２、ｎ型クラッド層１３、下部バリア層兼ＳＣＨ層１４、井戸層１５、上部バリア層兼ＳＣＨ層１６、ｐ型クラッド層１７、およびｐ型コンタクト層１８が、順に積層されている。
【００１８】
基板１１は、ｎ型（第１導電型）のIII−Ｖ族化合物半導体からなるウェハであり、例えばｎ型ＧａＡｓからなる。基板１１の面方位は（１００）が好ましく、２°程度のオフ角があると更に好ましい。基板１１のｎ型不純物濃度は、例えば１×１０１８［ｃｍ−３］である。また、ｎ型バッファ層１２は、基板１１の主面１１ａ上に成長したｎ型のIII−Ｖ族化合物半導体からなる層であり、例えば基板１１と同一の組成（ｎ型ＧａＡｓ）を有している。ｎ型バッファ層１２の好適な層厚は例えば０．２［μｍ］であり、ｎ型バッファ層１２の好適なｎ型不純物濃度は例えば２×１０１８［ｃｍ−３］である。
【００１９】
ｎ型クラッド層１３は、ｎ型バッファ層１２上に成長したｎ型のIII−Ｖ族化合物半導体からなる層であり、例えばＡｌＧａＡｓからなる。ｎ型クラッド層１３の好適な層厚は例えば１．５［μｍ］であり、ｎ型クラッド層１３の好適なｎ型不純物濃度は例えば７×１０１７［ｃｍ−３］である。また、下部バリア層兼ＳＣＨ層１４は、ｎ型クラッド層１３上に成長したアンドープIII−Ｖ族化合物半導体からなる層であり、例えばＧａＡｓからなる。下部バリア層兼ＳＣＨ層１４の好適な層厚は例えば０．１４［μｍ］である。
【００２０】
井戸層１５は、下部バリア層兼ＳＣＨ層１４上に成長したアンドープIII−Ｖ族化合物半導体からなる層（特許請求の範囲における化合物半導体層）であり、窒素原子および砒素原子を含む。一実施例としては、井戸層１５はＧａＩｎＮＡｓ結晶からなる。井戸層１５の厚さは、例えば７［ｎｍ］である。
【００２１】
上部バリア層兼ＳＣＨ層１６は、井戸層１５上に成長したアンドープIII−Ｖ族化合物半導体からなる層であり、例えばＧａＡｓからなる。上部バリア層兼ＳＣＨ層１６の好適な層厚は例えば０．１４［μｍ］である。また、ｐ型クラッド層１７は、上部バリア層兼ＳＣＨ層１６上に成長したｐ型のIII−Ｖ族化合物半導体からなる層であり、例えばＡｌＧａＡｓからなる。ｐ型クラッド層１７の好適な層厚は例えば１．５［μｍ］であり、ｐ型クラッド層１７の好適なｐ型不純物濃度は例えば１×１０１８［ｃｍ−３］である。また、ｐ型コンタクト層１８は、ｐ型クラッド層１７上に成長したｐ型のIII−Ｖ族化合物半導体からなる層であり、例えばＧａＡｓからなる。ｐ型コンタクト層１８の好適な層厚は例えば０．２［μｍ］であり、ｐ型コンタクト層１８の好適なｐ型不純物濃度は例えば７×１０１８［ｃｍ−３］である。
【００２２】
成長工程Ｓ１では、上述したｎ型バッファ層１２、ｎ型クラッド層１３、下部バリア層兼ＳＣＨ層１４、井戸層１５、上部バリア層兼ＳＣＨ層１６、ｐ型クラッド層１７、およびｐ型コンタクト層１８を、例えば有機金属気相成長法（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）により成長させる。このとき、Ａｌ，Ｇａ，Ｉｎ，Ｎ，およびＡｓの各元素に対応する原料ガスとしては、例えばトリメチルアルミニウム（ＴＭＡｌ）、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、ジメチルヒドラジン（ＤＭＨｙ）、ターシャリブチルアルシン（ＴＢＡｓ）又はアルシン（ＡｓＨ3）を供給するとよい。また、ｎ型ドーパントであるＳｉの原料ガスとしては例えばテトラエチルシラン（ＴｅＥＳｉ）を、ｐ型ドーパントであるＺｎの原料ガスとしては例えばジエチル亜鉛（ＤＥＺｎ）をそれぞれ供給するとよい。
【００２３】
次に、第１の熱処理工程Ｓ２および第２の熱処理工程Ｓ３について説明する。第１の熱処理工程Ｓ２では、成長工程Ｓ１において作製されたウェハ生産物１０の周辺を、砒素原子（Ａｓ）を含む雰囲気（第１の雰囲気）とし、成長工程Ｓ１における成長温度より高い温度（第１の温度）で各半導体層１２〜１８の熱処理を行う。また、第２の熱処理工程Ｓ３では、ウェハ生産物１０の周辺を水素化合物を含まない雰囲気（第２の雰囲気）または真空雰囲気とし、第１の熱処理工程Ｓ２における処理温度より低い温度（第２の温度）で各半導体層１２〜１８（特に井戸層１５）の熱処理を行う。
【００２４】
第１の熱処理工程Ｓ２における第１の雰囲気を実現する際には、砒素原料ガスを熱処理時においても供給し続けるとよい。例えば、Ａｓの原料ガスであるターシャリブチルアルシン（ＴＢＡｓ）又はアルシン（ＡｓＨ3）を炉内に供給しながらウェハ生産物１０の熱処理を行うとよい。このため、第１の熱処理工程Ｓ２は、成長工程Ｓ１において各半導体層１２〜１８を成長させた成長炉と同じ炉内で引き続き実施することができる（いわゆるｉｎ−ｓｉｔｕアニール）。
【００２５】
また、第２の熱処理工程Ｓ３における第２の雰囲気を実現する際には、例えばアルゴンガス（Ａｒ）などの不活性ガスや、窒素ガス（Ｎ２）、及び水素ガス（Ｈ２）のうち少なくとも一種類のガスからなる雰囲気とするとよい。また、第２の熱処理工程Ｓ３においては、各半導体層１２〜１８からＶ族原子が脱離することを極力防ぐため、III−Ｖ族化合物基板（ＧａＡｓ基板など）でウェハ生産物１０を挟み込んだ状態で熱処理を行うことが好ましい。
【００２６】
ここで、図３は、成長工程Ｓ１、第１の熱処理工程Ｓ２および第２の熱処理工程Ｓ３における処理温度および供給ガスの遷移の一例を示すグラフである。
【００２７】
成長工程Ｓ１では、基板１１をＭＯＶＰＥ成長炉内に設置したのち、成長炉内へＴＢＡｓ又はＡｓＨ3といった砒素原料ガスを供給しながら、図３に示すように成長炉内の温度を所定の成長温度（図では５１０℃）まで上昇させる（図中の区間Ａ）。そして、所定の成長温度に達したらその温度を維持しつつ、ＴＥＧａ、ＴＭＡｌ、ＴＭＩｎといったIII族原料ガスやＤＭＨｙといったＶ族原料ガスを更に供給して各半導体層（ｎ型バッファ層１２、ｎ型クラッド層１３、下部バリア層兼ＳＣＨ層１４、井戸層１５、上部バリア層兼ＳＣＨ層１６、ｐ型クラッド層１７、およびｐ型コンタクト層１８）を成長させる（区間Ｂ）。例えば、次の手順により、各半導体層を成長させる。
（１）ＴＢＡｓ及びＴＥＧａを供給してｎ型バッファ層１２としてのＧａＡｓ層を成長させる。
（２）ＴＢＡｓ、ＴＥＧａ、及びＴＭＡｌを供給してｎ型クラッド層１３としてのＡｌＧａＡｓ層を成長させる。
（３）ＴＢＡｓ及びＴＥＧａを供給して下部バリア層兼ＳＣＨ層１４としてのＧａＡｓ層を成長させる。
（４）ＴＢＡｓ、ＴＥＧａ、ＴＭＩｎ、およびＤＭＨｙを供給して井戸層１５としてのＧａＩｎＮＡｓ層を成長させる。
（５）ＴＢＡｓ及びＴＥＧａを供給して上部バリア層兼ＳＣＨ層１６としてのＧａＡｓ層を成長させる。
（６）ＴＢＡｓ、ＴＥＧａ、及びＴＭＡｌを供給してｐ型クラッド層１７としてのＡｌＧａＡｓ層を成長させる。
（７）ＴＢＡｓ及びＴＥＧａを供給してｐ型コンタクト層１８としてのＧａＡｓ層を成長させる。
こうして、図２に示したウェハ生産物１０が形成される。なお、各半導体層の成長温度は４５０℃以上７００℃以下が好ましく、典型的な成長温度は５１０℃である。
【００２８】
続いて、ウェハ生産物１０をＭＯＶＰＥ成長炉内に設置した状態で、第１の熱処理工程Ｓ２に移る。第１の熱処理工程Ｓ２では、成長炉内の雰囲気を前述した第１の雰囲気とする。そして、第１の雰囲気下で成長炉内の温度を所定の第１の温度（図では６５０℃）まで更に上昇させる（区間Ｃ）。所定の第１の温度に達したらその温度を維持しつつ、ウェハ生産物１０の各半導体層の熱処理を所定時間行う（区間Ｄ）。なお、所定の第１の温度は５７５℃以上７００℃以下が好ましく、６５０℃が最も好適である。
【００２９】
第１の熱処理工程Ｓ２において所定時間の熱処理が完了すると、成長炉内を降温する（区間Ｅ）。このとき、ＴＢＡｓやＡｓＨ3などの水素化合物は、供給を停止されることが好ましい。
【００３０】
続いて、ウェハ生産物１０をＭＯＶＰＥ成長炉とは別の炉（以下、熱処理炉という）へ移し、第２の熱処理工程Ｓ３を行う。第２の熱処理工程Ｓ３では、熱処理炉内の雰囲気を前述した第２の雰囲気とする。そして、第２の雰囲気下で熱処理炉内の温度を所定の第２の温度（図では５００℃）まで上昇させる（区間Ｆ）。所定の第２の温度に達したらその温度を維持しつつ、ウェハ生産物１０の各半導体層（特に井戸層１５）の熱処理を所定時間行う（区間Ｇ）。なお、所定の第２の温度は５００℃以上６５０℃未満が好ましく、５００℃が最も好適である。
【００３１】
第２の熱処理工程Ｓ３において所定時間の熱処理が完了すると、熱処理炉内を降温する（区間Ｈ）。なお、この降温処理の際においても、上述した第２の雰囲気を維持するとよい。
【００３２】
以上の工程（成長工程Ｓ１、第１の熱処理工程Ｓ２、および第２の熱処理工程Ｓ３）の後、ウェハ生産物１０を加工することにより半導体デバイスを作製する（図１に示す工程Ｓ４）。半導体デバイスの一例として、図４に示す利得ガイド型レーザ素子３０の作製方法を説明すると、まず、通常のフォトリソグラフィー技術によりストライプ状のレジストパターンを図２に示したｐ型コンタクト層１８上に形成する。次に、ｐ型コンタクト層１８のうちレジストパターンに覆われない部分をエッチングして除去することにより、図４に示すようにｐ型コンタクト層１８をストライプ状に成形する。そして、プラズマＣＶＤ法によりウェハ生産物１０上の全面にＳｉＮ等の絶縁膜３２を形成したのち、ｐ型コンタクト層１８上の絶縁膜３２のみ除去する。続いて、ｐ型コンタクト層１８上に金属製のアノード電極３４を形成すると共に、基板１１の裏面上に金属製のカソード電極３６を形成する。最後に、当該ウェハ生産物をチップ状に分割することにより、図４に示す利得ガイド型レーザ素子３０が完成する。
【００３３】
本実施形態による半導体デバイスの作製方法の作用効果について説明する。［課題を解決する手段］欄で既に述べたように、窒素原子および砒素原子を含むIII−Ｖ族化合物半導体結晶に熱処理を施すことによる結晶欠陥の消滅過程には、次の二つのパターンがある。すなわち、（一）熱エネルギーにより格子間原子が拡散し正常な格子サイトに収まる、或いは熱エネルギーにより空格子欠陥の拡散が起こりIII−Ｖ族化合物半導体結晶中から脱離するといった一般的な点欠陥の消滅過程、および（二）欠陥を誘発する水素原子と窒素原子との結合（以下、Ｎ−Ｈ結合とする）が熱エネルギーにより解離し、水素原子がIII−Ｖ族化合物半導体結晶中から脱離するという水素起因欠陥の消滅過程、の二つである。なお、（二）のＮ−Ｈ結合は、窒素原子（Ｎ）を含むIII−Ｖ族化合物半導体結晶を成長させる際に用いられるＤＭＨｙといった原料ガスのＮ−Ｈ結合が切れずに結晶内に堆積することによって生じるものと推測される。
【００３４】
本実施形態による半導体デバイスの作製方法においては、基板上に各半導体層を成長させたのち、第１の熱処理工程Ｓ２として、Ａｓを含む第１の雰囲気下で比較的高温（第１の温度）の熱処理を行う。このように第１の熱処理工程Ｓ２において比較的高温の熱処理を行うことによって、上記消滅過程（一）を生じさせ、ＧａＩｎＮＡｓ井戸層１５等の各半導体層に含まれる一般的な点欠陥を低減できる。更に、Ａｓを含む第１の雰囲気下で熱処理を行うことによって、図５（ａ）に示すように、高温の熱処理に伴いＡｓがＧａＩｎＮＡｓ井戸層１５等から脱離することを抑制できる。
【００３５】
第１の雰囲気を実現するためには、例えば砒素原子の原料ガス（ＴＢＡｓ、ＡｓＨ3など）を供給するとよい。この場合、原料ガスから分離した活性水素（水素イオン等）が第１の雰囲気に更に含まれることとなる。例えば、ＴＢＡｓは次の化学式で表されるが、
【化１】
0004900126.tif 000002
このＴＢＡｓが熱分解すると、Ａｓ、Ｈ（活性水素）、Ｃ、およびＣＨ３が生成する。したがって、図５（ａ）に示すように炉内に水素分圧も付加されるので、上記消滅過程（二）によってＧａＩｎＮＡｓ井戸層１５から水素原子が脱離することは期待できない。
【００３６】
そこで、本実施形態による半導体デバイスの作製方法においては、第２の熱処理工程Ｓ３として、ＴＢＡｓやＡｓＨ3などの水素化合物を含まない第２の雰囲気下または真空雰囲気下で比較的低温（第２の温度）の熱処理を行う。このように、水素化合物を含まない雰囲気下または真空雰囲気下で熱処理を行うことによって、ＧａＩｎＮＡｓ井戸層１５において図５（ｂ）に示すように上記消滅過程（二）を生じさせ、水素起因欠陥を低減できる。また、比較的低温の熱処理を行うことによって、Ａｓの脱離を抑制できる。
【００３７】
以上説明したように、本実施形態による半導体デバイスの作製方法によれば、二つの欠陥消滅過程を十分に生じさせることができるので、窒素原子および砒素原子を含むIII−Ｖ族化合物半導体結晶（例えばＧａＩｎＮＡｓ井戸層１５）の結晶性を、従来の熱処理方法と比較して極めて良好にできる。
【００３８】
また、本実施形態のように、ウェハ生産物１０の各半導体層の組成に窒素以外のＶ族原子としてＡｓが含まれている場合には、第１の熱処理工程Ｓ２の際に、ウェハ生産物１０の周辺にＴＢＡｓ及びＡｓＨ3のうち少なくとも一方を供給することにより第１の雰囲気とするとよい。Ａｓを含む化合物半導体の成長に多く用いられるＴＢＡｓやＡｓＨ3を利用することにより、Ａｓを含む第１の雰囲気を容易に実現できる。なお、ＴＢＡｓやＡｓＨ3以外にも、砒素原料として、ジエチル砒素水素（（Ｃ2Ｈ5）2ＡｓＨ）、エチルアルシン（（Ｃ2Ｈ5）ＡｓＨ2）、トリエチル砒素（（Ｃ2Ｈ5）3Ａｓ）、トリメチル砒素（（ＣＨ3）3Ａｓ）、トリスジメチルアミノ砒素（（Ｃ6Ｈ18）Ｎ3Ａｓ）などの有機砒素原料ガスを用いることができる。
【００３９】
また、本実施形態のように、第２の熱処理工程Ｓ３における第２の雰囲気は、アルゴン等の不活性ガス、水素ガス、および窒素ガスのうち少なくとも一種類のガスからなる雰囲気であるとよい。これらのガスは高温でも分解しない安定な性質を有するので、第２の熱処理工程Ｓ３を好適に行うことができる。
【００４０】
また、本実施形態のように、第１の熱処理工程Ｓ２において熱処理を終えて降温する際には、ＴＢＡｓやＡｓＨ3といった水素化合物を含まない雰囲気中で該降温処理を行うとよい。この降温処理の際の雰囲気に水素化合物が含まれると、図６に示すように、この水素化合物から分離した活性水素がIII−Ｖ族化合物半導体結晶（例えばＧａＩｎＮＡｓ井戸層１５）内に混入し、水素起因欠陥が増加してしまう。したがって、第１の熱処理工程Ｓ２における降温処理を水素化合物を含まない雰囲気中で行うことにより、水素起因欠陥の増加を抑えることができる。
【００４１】
また、本実施形態のように、第１の熱処理工程Ｓ２における処理温度（第１の温度）は６５０［℃］以上であり、第２の熱処理工程Ｓ３における処理温度（第２の温度）は６５０［℃］未満であるとよい。第１の温度を６５０［℃］以上とすることにより、前述した欠陥消滅過程（一）を好適に発生させ得る。また、第２の温度を６５０［℃］未満とすることにより、Ａｓの脱離を抑えつつ欠陥消滅過程（二）を好適に発生させ得る。
【００４２】
また、本実施形態のように、第１の熱処理工程Ｓ２を成長工程Ｓ１に引き続いて成長炉内で行い、第２の熱処理工程Ｓ３を成長炉とは別の炉（熱処理炉）内で行うとよい。これにより、第１の熱処理工程Ｓ２における第１の雰囲気、および第２の熱処理工程Ｓ３における第２の雰囲気のそれぞれを容易に実現できる。
【００４３】
本発明者は、第１の熱処理工程Ｓ２および第２の熱処理工程Ｓ３による上記作用効果を、実際に半導体デバイスを作製して確認した。以下、その結果について説明する。
【００４４】
＜第１の実施例＞
図７に示すように、ｎ型ＧａＡｓウェハ５１上にアンドープＧａＡｓバッファ層５２、アンドープＧａＩｎＮＡｓ井戸層５３、およびアンドープＧａＡｓバッファ層５４を減圧ＭＯＶＰＥ法により順に成長させて、ＧａＩｎＮＡｓ／ＧａＡｓ単一量子井戸構造を有するウェハ生産物５０を２枚作製した（成長工程）。このウェハ生産物５０において、井戸層５３の厚さを７［ｎｍ］とし、その組成をＧａ0.66Ｉｎ0.34Ｎ0.01Ａｓ0.99とした。この組成により、井戸層５３のフォトルミネッセンス（ＰＬ）波長は１２５０［ｎｍ］となる。井戸層５３のＧａ、Ｉｎ、Ｎ、及びＡｓの各原料ガスとしてそれぞれＴＥＧａ、ＴＭＩｎ、ＤＭＨｙ、及びＴＢＡｓを用いた。ウェハ５１としてはＳｉドープＧａＡｓウェハであって面方位が（１００）であり２°のオフ角を有するものを用いた。井戸層５３の成長温度を５１０℃とし、井戸層５３の成長速度を０．９［μｍ／ｈ］とし、ＴＥＧａ、ＴＭＩｎ、ＤＭＨｙ、及びＴＢＡｓの流量および流量比を下の表１のようにした。また、井戸層５３の成長圧力を１０．１［ｋＰａ］（７６［Ｔｏｒｒ］）とした。
【表１】
0004900126.tif 000003
【００４５】
このようにして作製した２枚のウェハ生産物５０のうち１枚に対し、各半導体層（バッファ層５２、井戸層５３、バッファ層５４）の成長に引き続きＭＯＶＰＥ成長炉内で熱処理を行った（第１の熱処理工程）。このときの熱処理条件としては、井戸層５３のＰＬ強度が最大となるように熱処理温度（第１の温度）を６５０℃とし、熱処理時間を１０分間とした。また、熱処理中にウェハ生産物５０の表面からＡｓが脱離することを防ぐため、ＴＢＡｓ雰囲気（第１の雰囲気）で熱処理を行った。熱処理後は水素の混入を防ぐため、ＴＢＡｓ原料を流さずに水素雰囲気にて降温を行った。
【００４６】
その後、このウェハ生産物５０を成長炉から取り出したのち４つに分割し、成長炉とは別の熱処理炉を用いて熱処理を行った（第２の熱処理工程）。その際、ウェハ生産物５０の表面からＡｓが脱離することを極力防ぐため、２枚のＧａＡｓ基板でウェハ生産物５０を挟み込んだ状態で熱処理を行った。また、ウェハ生産物５０の周囲を窒素ガス雰囲気（第２の雰囲気）とし、４分割したウェハ生産物５０の熱処理温度（第２の温度）をそれぞれ５００℃、５５０℃、６００℃、及び６５０℃とした。熱処理時間は各々１５秒とした。
【００４７】
成長工程において作製した２枚のウェハ生産物５０のうち残りの１枚については、各半導体層（バッファ層５２、井戸層５３、バッファ層５４）の成長後に成長炉から取り出し、成長炉とは別の熱処理炉でのみ熱処理を行った。その際、上述した第２の熱処理工程と同様にウェハ生産物５０を４つに分割して熱処理を行った。また、２枚のＧａＡｓ基板でウェハ生産物５０を挟み込んだ状態で熱処理を行った。ウェハ生産物５０の周囲は窒素ガス雰囲気とし、４分割したウェハ生産物５０の熱処理温度をそれぞれ５００℃、５５０℃、６００℃、及び６５０℃とした。熱処理時間は各々１５秒とした。
【００４８】
以上の工程を経たのち、各ウェハ生産物５０の光学特性を室温ＰＬ測定により評価した。図８は、各熱処理方法におけるＰＬ強度と熱処理温度との相関を示すグラフである。図８において、グラフＧ１は第１及び第２の熱処理工程を経たウェハ生産物５０の特性を示しており、グラフＧ２は熱処理炉でのみ熱処理を行ったウェハ生産物５０の特性を示している。なお、図８においては、ＰＬ強度として基準強度に対する相対値を示している。また、参考のため、図８には各半導体層（バッファ層５２、井戸層５３、バッファ層５４）の成長に引き続きＴＢＡｓ雰囲気での熱処理のみ行った場合（グラフＧ３）についても示している。以下、各グラフＧ１〜Ｇ３に基づいて各熱処理方法を評価する。
【００４９】
（１）ＴＢＡｓ雰囲気中での熱処理のみ行った場合（グラフＧ３）
ＴＢＡｓ雰囲気中での熱処理のみ行った場合、Ａｓの脱離による欠陥形成を抑制しながら比較的高い温度まで昇温することが可能となり、非発光再結合中心として働く格子間原子や空格子欠陥等の点欠陥を消滅させることができる。それによりＧａＩｎＮＡｓ結晶中の発光効率が高くなり、光学特性（ＰＬ強度）が向上する。なお、その最適温度は６５０℃であり、更に高温とすると量子井戸界面における原子の相互拡散が顕著になり、結晶構造が乱れ結晶欠陥が増加し、光学特性（ＰＬ強度）は急激に悪化する。
【００５０】
しかし、ＴＢＡｓ雰囲気中で熱処理を行った場合、該処理の際にＴＢＡｓが熱分解して活性水素が発生する。従って、雰囲気中の水素分圧が高くなり、ＧａＩｎＮＡｓ結晶中の水素原子が結晶外へ離脱することが抑制される。そのため、ＴＢＡｓ雰囲気での熱処理では水素起因欠陥を減少させる効果はあまり期待できない。
【００５１】
（２）窒素ガス雰囲気での熱処理のみ行った場合（グラフＧ２）
窒素ガス雰囲気中での熱処理のみ行った場合、窒素ガス雰囲気では水素分圧が低いので、水素原子がＧａＩｎＮＡｓ結晶から脱離しやすい。ＧａＩｎＮＡｓ結晶中において水素原子はＮ−Ｈ結合として存在していると考えられており、このＮ−Ｈ結合が切れることにより水素原子がＧａＩｎＮＡｓ結晶から脱離する。なお、Ｎ−Ｈ結合を解離させ得る温度は５００℃以上である。また、水素原子は窒素原子と結合することにより結晶欠陥を形成する。したがって、５００℃以上の温度で水素原子を脱離させることによって、ＧａＩｎＮＡｓ結晶の光学特性を向上させることができる。
【００５２】
図８のグラフＧ２を参照すると、熱処理温度が５００℃から高くなるに従ってＰＬ強度が大きくなるが、これは、水素原子が脱離して水素起因欠陥が低減する効果および熱による点欠陥消滅効果によるものである。しかし、グラフＧ２では熱処理温度６００℃でＰＬ強度が最大となり、それより高い温度では光学特性は劣化している。これは、高温の熱処理によるＧａＡｓ結晶からのＡｓの脱離による新たな欠陥形成を意味しており、窒素ガス雰囲気中での熱処理を行うのみでは点欠陥を完全に消滅させることは難しい。
【００５３】
（３）第１及び第２の熱処理工程を経た場合（グラフＧ１）
ＴＢＡｓ雰囲気中での熱処理（第１の熱処理工程）においては、ウェハ生産物５０の周囲を６５０℃まで昇温させることにより、非発光再結合中心として働く格子間原子や空格子欠陥等の点欠陥を消滅させることができる。そして、窒素雰囲気中において５００℃以上で熱処理（第２の熱処理工程）を行うことにより、ＧａＩｎＮＡｓ結晶中から水素原子を脱離させることができる。これらの工程によって点欠陥および水素起因欠陥の双方を効率良く除去することが可能となり、特に第２の熱処理工程における処理温度（第２の温度）が６００℃未満の場合にはＰＬ強度が飛躍的に向上する。なお、第２の温度が６００℃より高い場合には、熱の過負荷により新たな結晶欠陥が形成されるのでＰＬ強度は低下すると考えられる。したがって、第２の熱処理工程では熱処理温度を５００℃以上であってなるべく低い温度とすることが望ましい。
【００５４】
すなわち、本実施例によれば、第１及び第２の熱処理工程を行って二つの欠陥消滅過程を十分に生じさせることにより、ＮおよびＡｓを含むIII−Ｖ族化合物半導体結晶の結晶性を極めて良好にできることがわかる。
【００５５】
＜第２の実施例＞
次に、図２に示した構造のウェハ生産物１０を減圧ＭＯＶＰＥ法により２枚作製した（成長工程）。このウェハ生産物１０において、井戸層１５の厚さを７［ｎｍ］とし、その組成をＧａ0.66Ｉｎ0.34Ｎ0.01Ａｓ0.99とした。また、バリア層兼ＳＣＨ層１４，１６はＧａＡｓにより形成し、それらの層厚を１４０［ｎｍ］とした。ｎ型クラッド層１３およびｐ型クラッド層１７はＡｌ組成３０％のＡｌＧａＡｓにより形成し、それぞれにＳｉ，Ｚｎをドープした。また、これらクラッド層１３，１７の層厚を１．５［μｍ］とした。ｐ型コンタクト層１８をＧａＡｓにより形成し、その厚さを０．２［μｍ］とした。Ｇａ、Ｉｎ、Ｎ、及びＡｓの各原料ガスとしてそれぞれＴＥＧａ、ＴＭＩｎ、ＤＭＨｙ、及びＴＢＡｓを用い、ｎ型およびｐ型のドーパント（Ｓｉ、Ｚｎ）の原料ガスとしてそれぞれＴｅＥＳｉ、ＤＥＺｎを用いた。基板１１としてはＳｉドープＧａＡｓウェハであって面方位が（１００）であり２°のオフ角を有するものを用いた。井戸層５３の成長温度を５１０℃とし、井戸層５３の成長速度を０．９［μｍ／ｈ］とし、ＴＥＧａ、ＴＭＩｎ、ＤＭＨｙ、及びＴＢＡｓの流量および流量比を先の表１のようにした。また、井戸層５３の成長圧力を１０．１［ｋＰａ］（７６［Ｔｏｒｒ］）とした。
【００５６】
このようにして作製した２枚のウェハ生産物１０に対し、各半導体層の成長に引き続きＭＯＶＰＥ成長炉内で熱処理を行った（第１の熱処理工程）。このときの熱処理条件としては、熱処理温度（第１の温度）を６５０℃とし、熱処理時間を１０分間とした。また、熱処理中にウェハ生産物１０の表面からＡｓが脱離することを防ぐため、ＴＢＡｓ雰囲気（第１の雰囲気）で熱処理を行った。熱処理後は水素の混入を防ぐため、ＴＢＡｓ原料を流さずに水素雰囲気にて降温を行った。
【００５７】
続いて、２枚のウェハ生産物１０のうち１枚に対し、成長炉とは別の熱処理炉を用いて熱処理を行った（第２の熱処理工程）。その際、ウェハ生産物１０の表面からＡｓが脱離することを極力防ぐため、２枚のＧａＡｓ基板でウェハ生産物１０を挟み込んだ状態で熱処理を行った。また、ウェハ生産物１０の周囲を窒素ガス雰囲気（第２の雰囲気）とし、熱処理温度（第２の温度）を５００℃として１５秒間の熱処理を行った。
【００５８】
その後、２枚のウェハ生産物１０を加工して図４に示した利得ガイド型レーザ素子３０を作製した。まず、フォトリソグラフィー技術によりｐ型コンタクト層１８上にレジストパターンを形成し、エッチングによりコンタクト層１８をストライプ状に加工した。このとき、コンタクト層１８のストライプ幅を５［μｍ］とした。そして、プラズマＣＶＤ法によりウェハの全面にＳｉＮ絶縁膜３２を形成し、フォトリソグラフィーおよびフッ酸エッチングによりコンタクト層１８上のＳｉＮ絶縁膜３２を除去した。その後、コンタクト層１８上にアノード電極を形成し、基板１１の裏面にカソード電極を形成したのち、当該ウェハ生産物を幅３００［μｍ］（すなわち共振器長）のバー状にへき開し、この状態でレーザの特性評価を行った。
【００５９】
こうして作製した利得ガイド型レーザ素子３０の電流−光出力特性を図９に示す。なお、図９において、グラフＧ４は第１及び第２の熱処理工程の双方を行った場合の電流−光出力特性を示しており、グラフＧ５は第１の熱処理工程のみ行った場合の電流−光出力特性を示している。図９より明らかなように、第１及び第２の熱処理工程の双方を行ったレーザ素子の閾値電流Ｉｔｈ１は、第１の熱処理工程のみ行ったレーザ素子の閾値電流Ｉｔｈ２よりも低い結果となった。また、第１及び第２の熱処理工程の双方を行ったレーザ素子のスロープ効率は、第１の熱処理工程のみ行ったレーザ素子のスロープ効率よりも高い結果となった。これらの結果から、第１及び第２の熱処理工程を行って二つの欠陥消滅過程を十分に生じさせることにより、ＮおよびＡｓを含むIII−Ｖ族化合物半導体結晶の結晶性を極めて良好にできることが示された。
【００６０】
本発明による半導体デバイスの作製方法は、上記した実施形態及び変形例に限られるものではなく、他にも様々な変形が可能である。例えば、本発明の作製方法により作製される半導体デバイスは、図４に示した利得ガイド型レーザ素子に限定されることなく、半導体光増幅器、半導体光変調器、フォトダイオード、太陽電池、センサーなど、窒素原子および砒素原子を含むIII−Ｖ族化合物半導体結晶を用いた全ての半導体デバイスに応用できる。
【図面の簡単な説明】
【００６１】
【図１】図１は、本発明に係る半導体デバイスの作製方法の一実施形態を示すフローチャートである。
【図２】図２は、成長工程によって作製される基板生産物の一例として、単一量子井戸層を有するウェハ生産物を示す側面断面図である。
【図３】図３は、成長工程、第１の熱処理工程および第２の熱処理工程における処理温度および供給ガスの遷移の一例を示すグラフである。
【図４】図４は、基板生産物から作製される半導体デバイスの一例として、利得ガイド型レーザ素子の構成を示す側面断面図である。
【図５】図５（ａ）は、高温の熱処理に伴い砒素原子がＧａＩｎＮＡｓ井戸層等から脱離することを砒素雰囲気により抑制する様子を示している。図５（ｂ）は、ＧａＩｎＮＡｓ井戸層において水素起因欠陥が消滅する様子を示している。
【図６】図６は、第１の熱処理工程における降温処理の際の雰囲気に水素化合物が含まれる場合に、この水素化合物から分離した活性水素がＧａＩｎＮＡｓ井戸層内に混入して水素起因欠陥が増加する様子を示している。
【図７】図７は、第１実施例において作製された、ＧａＩｎＮＡｓ／ＧａＡｓ単一量子井戸構造を有するウェハ生産物の構成を示す側面断面図である。
【図８】図８は、第１実施例において作製されたウェハ生産物のＰＬ強度と熱処理温度との相関を示すグラフである。
【図９】図９は、第２実施例において作製された利得ガイド型レーザ素子の電流−光出力特性を示すグラフである。
【符号の説明】
【００６２】
１０，５０…ウェハ生産物、１１…基板、１２…ｎ型バッファ層、１３…ｎ型クラッド層、１４…下部バリア層兼ＳＣＨ層、１５，５３…井戸層、１６…上部バリア層兼ＳＣＨ層、１７…ｐ型クラッド層、１８…ｐ型コンタクト層、３０…利得ガイド型レーザ素子、３２…絶縁膜、３４…アノード電極、３６…カソード電極、５１…ウェハ、５２，５４…バッファ層。
【図１】
0004900126.tif 000004
【図２】
0004900126.tif 000005
【図３】
0004900126.tif 000006
【図４】
0004900126.tif 000007
【図５】
0004900126.tif 000008
【図６】
0004900126.tif 000009
【図７】
0004900126.tif 000010
【図８】
0004900126.tif 000011
【図９】
0004900126.tif 000012