(57)【特許請求の範囲】
【請求項１】
入力信号を入力する入力端子と、
前記入力信号を増幅して出力信号を生成する増幅器と、
前記出力信号のレベルを基準値と比較する比較器と、
容量と、
前記比較器の比較結果によって、前記出力信号のレベルが基準となる範囲を外れていた場合は、前記容量に蓄積された電荷を充電または放電する充放電器と、
前記容量の電位によって流れる電流が制御される可変電流源と、
前記入力端子と前記可変電流源とに接続され、前記可変電流源と共に前記入力端子にバイアスを与える負荷回路と、
を含み、
前記充放電器が前記比較器の比較結果による充放電を行うか、行わないかを制御する比較器出力制御部をさらに備え、前記比較器出力制御部は、制御クロックに基づいて、前記比較結果による前記充放電を行う状態と、前記出力信号のレベルが基準となる範囲を外れていても充放電を行わない状態とを切り替える信号処理装置。
【請求項２】
前記比較器が、
前記出力信号の電圧レベルを第一の基準電圧と比較し前記出力信号の電圧レベルが前記第一の基準電圧より高いときに過大レベル信号を出力する第一の比較器と、
前記出力信号の電圧レベルを前記第一の基準電圧より低い第二の基準電圧と比較し前記出力信号の電圧レベルが前記第二の基準電圧より低いときに過小レベル信号を出力する第二の比較器と、を備え、
前記充放電器が、
前記過大レベル信号または過小レベル信号のうち一方の信号を受けて前記容量を充電する第一の電流源回路と、前記過大レベル信号または過小レベル信号のうち残る他方の信号を受けて前記容量を放電する第二の電流源回路とを備えた
請求項１記載の信号処理装置。
【請求項３】
前記比較器出力制御部が、前記制御クロックをカウントし、そのカウント値に基づいて、前記充放電器による充放電を行うか、行わないかを切り替える請求項１または２記載の信号処理装置。
【請求項４】
前記比較器出力制御部が、前記制御クロックの論理レベルにより、前記充放電器による充放電を行うか、行わないかを切り替える請求項請求項１または２記載の信号処理装置。
【請求項５】
前記信号処理装置が、ダイレクトコンバージョン受信機において、受信信号をローカル信号とミキシングした後のベースバンド信号の増幅に用いられる信号処理装置であって、前記入力端子には、前記ベースバンド信号が入力され、前記出力信号は、デジタル信号に変換されて前記ダイレクトコンバージョン受信機のベースバンド信号処理部に接続されている請求項１乃至４いずれか１項記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイレクトコンバージョン方式等の信号処理装置に関する。特に、ＤＣオフセットを抑制して信号を増幅する信号処理装置に関する。
【背景技術】
【０００２】
従来のダイレクトコンバージョン方式受信機の一般的な構成を図１に示す。アンテナで受信したＲＦ信号は入力端子１に入力され、低雑音増幅器（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ；以下ＬＮＡという）２で増幅された後、２経路に分岐する。それぞれの経路でダウンコンバージョンミキサ（以下ミキサという）３ａ、３ｂでダウンコンバージョンされる。この時、ローカル信号入力端子４ａ、４ｂから入力される互いに９０度の位相差を持つローカル信号（以下ＬＯ信号という）ｃｏｓωｔ、ｓｉｎωｔは、その周波数が所望ＲＦ信号のキャリア周波数と同一に選ばれている。これにより、１回のダウンコンバージョンでベースバンド信号が得られる。
【０００３】
ミキサ３ａ、３ｂから出力されるベースバンド信号は、利得可変増幅器５ａ、５ｂ、７ａ、７ｂ、チャネル選択のためのローパスフィルタ（以下ＬＰＦという）６ａ、６ｂ、アナログ／ディジタルコンバータ（以下ＡＤＣという）８ａ、８ｂを通して、ディジタル信号に変換される。変換されたディジタル信号はベースバンド信号処理部（ＢＢ）９で処理される。
【０００４】
また、利得制御部（ゲイン設定部）１０では、処理された結果のうち受信信号のタイムスロットやビットエラーレートデータ、受信強度等に基づき、適宜ＬＮＡ２、および利得可変増幅器５ａ、５ｂ、７ａ、７ｂの各段の利得を制御する。
【０００５】
以上述べたダイレクトコンバージョン方式受信装置では、チャネル信号以外の成分を濾波する前にベースバンドへのダウンコンバージョンが行われるため、妨害波の存在などを考慮すると、ミキサ３ａ、３ｂよりも前段で充分な利得を稼ぐことができない。従ってダウンコンバージョン後の所望波の強度は基本的に弱く、ミキサ３ａ、３ｂの出力におけるＤＣオフセットの影響が相対的に大きくなる。
【０００６】
ＤＣオフセットは、素子のばらつきによるミキサ３ａ、３ｂの出力におけるＤＣレベルのドリフト以外にも、幾つかの機構により発生することが知られている。主なものを図２から図５に示す。
【０００７】
図２は、ローカル信号入力端子４から入力されるＬＯ信号が、リークなどによる１１の経路を通ってミキサ３のＲＦポートに廻り込むことによって発生する、ＬＯ信号同士の自己ミキシングによるＤＣオフセットである。これは時間と共に変動しない、いわゆるスタティックオフセットである。
【０００８】
図３は、ローカル信号入力端子４から入力されるＬＯ信号が１２の経路を通って、ＬＮＡ２の入力端子１側からミキサ３のＲＦポートに廻り込むことによって発生するＤＣオフセットである。これはＬＮＡ２の利得設定によってＤＣオフセット量が変動する。従って、受信開始直後のＬＮＡ２の利得設定時には、ＤＣオフセット量が変動する。またＬＮＡ２の入力端子１に廻り込んだＬＯ信号がアンテナに逆流し、これが一旦空間に放射された後、再度アンテナからＬＮＡ２、ミキサ３へと戻ってくる場合がある。この場合は周囲環境の変化により変動するダイナミックオフセットとなる。
【０００９】
図４はアンテナで受信したＲＦ信号の一部が経路１３を通ってミキサ３のＬＯ信号ポート４に入力されることで発生する、ＲＦ信号の自己ミキシングによるＤＣオフセットである。このＤＣオフセットは、所望ＲＦ信号の近傍周波数帯に強い妨害波がある場合に顕著に現れる。妨害波の受信強度はフェージングなどの影響により変動するため、このＤＣオフセットはダイナミックオフセットとなる。
【００１０】
図５は、ＬＮＡ２で増幅されたＲＦ信号の一部が経路１４を通ってミキサ３のＬＯ信号入力端子４に廻り込むことによって発生するＤＣオフセットで、フェージングなどによるダイナミックＤＣオフセットの性質と、ＬＮＡ２の利得変化によるステップ的なＤＣオフセット変動の性質の両方を有する。このほかに、ミキサ３の２次歪みによってもＤＣオフセットは変動する。
【００１１】
上記の機構で発生したＤＣオフセットが利得可変増幅器７ａ，７ｂに入力されるとＤＣオフセット量が増幅される。一般に利得可変増幅器は数倍から数千倍の増幅作用があるためＤＣオフセット量も数倍から数千倍に増幅される。増幅されたＤＣオフセットは利得可変増幅器７ａ，７ｂの内部で設計時に想定しないバイアスレベルのＤＣ電圧となり利得可変増幅回路７ａ，７ｂが動作不可の状態となり、信号処理が不可となる。
【００１２】
ゆえにダイレクトコンバージョン方式受信装置には、ＤＣオフセットの増加を抑圧する回路が必要となる。このダイレクトコンバージョン方式受信装置等におけるＤＣオフセットを抑制する先行技術として、以下に説明する特許文献１、特許文献２が公開されている。
【００１３】
図６に特許文献１記載の利得制御回路の構成図を示す。この回路は利得制御増幅器１６の出力を、増幅器１７および積分器１８を介して入力側の減算器１９に帰還することにより直流利得を下げる構成において、利得制御増幅器１６の利得制御に応じて、直流利得が一定になるように積分器１８のｇｍ（トランスコンダクタンス）値を制御することにより、利得制御時における利得制御回路２０のＤＣオフセット変動を低減することができる。
【００１４】
図７に特許文献２記載の信号処理装置の構成図を示す。この回路の入力信号は端子２１からハイパスフィルタ（以下ＨＰＦと言う）２３に入力される。ＨＰＦ２３の出力は出力端子２２とＬＰＦ２５の入力に分岐される。ＨＰＦ２３の出力において、ＤＣオフセット電圧が判定素子２６であらかじめ設定した電圧を上回ると、スイッチ２８をＯＮにしてＨＰＦ２３の出力ノードをグランドに接続し電荷放電を行う。電荷放電を行うとＨＰＦ２３の出力ＤＣレベルは下がり、ＤＣオフセット電圧が抑制される。逆にＤＣオフセット電圧が判定素子２６であらかじめ設定した電圧を下回る場合は、スイッチ２７をＯＮにしてＨＰＦ２３の出力ノードを電源に接続し、電荷の充電を行う。電荷の充電を行うとＤＣレベルが上がり、ＤＣオフセット電圧を抑制する。
【００１５】
【特許文献１】特開２００１−１５６５６６号公報
【特許文献２】国際公開２００５／１１２２８２号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上記図６、図７記載の先行技術では、ＤＣオフセットをキャンセルするため、ＤＣオフセットが所定の範囲内に収まっている場合も、低周波数成分の欠落が生じている。
【００１７】
すなわち、図６に示す回路では、入力端子から入力し出力端子から出力されるベースバンド信号自体の帰還を行っているが、「ＤＣオフセットの抑制」と「ベースバンド信号の低域周波数成分の欠落」がトレードオフの関係にある。したがって、「ＤＣオフセットの抑制」を十分に行おうとする場合は、「ベースバンド信号の低域周波数成分の欠落」が生じてしまう。また、ベースバンド信号自体の帰還を行うことによって、増幅器１７および積分器１８による雑音が入力信号に帰還されるため、雑音指数（以下ＮＦという）の悪化することも懸念される。
【００１８】
また、図７の回路では、ＨＰＦ２３を使用しているため、入力端子２１から入力される入力信号の低域周波数成分が欠落してしまう。ＨＰＦの通過周波数帯域の下限を低周波数帯域まで伸ばすことも考えられるが、そうしようとするとチップ面積が増大し、コスト増を招いてしまう。
【００１９】
以上述べたように、低周波数成分の欠落を生じることなく、ＤＣオフセットを抑制する信号処理装置が望まれていた。
【課題を解決するための手段】
【００２０】
本発明の１つのアスペクト（側面）に係る信号処理装置は、入力信号を入力する入力端子と、前記入力信号を増幅して出力信号を生成する増幅器と、前記出力信号を出力する出力端子と、前記出力信号のレベルを基準値と比較する比較器と、容量と、前記比較器の比較結果によって、前記出力信号のレベルが基準となる範囲を外れていた場合は、前記容量に蓄積された電荷を充電または放電する充放電器と、前記容量の電位によって流れる電流が制御される可変電流源と、前記入力端子と前記可変電流源とに接続され、前記可変電流源と共に前記入力端子にバイアスを与える負荷回路と、を含んで構成され、前記充放電器が前記比較器の比較結果による充放電を行うか、行わないかを制御する比較器出力制御部をさらに備え、前記比較器出力制御部は、制御クロックに基づいて、前記比較結果による前記充放電を行う状態と、前記出力信号のレベルが基準となる範囲を外れていても充放電を行わない状態とを切り替える。
【発明の効果】
【００２１】
本発明によれば、出力信号のレベルが基準となる範囲に収まっているときは、可変電流源に流れる電流も一定であり、入力端子のバイアスは変わらず、入力信号のＤＣ成分が欠落することはない。
【発明を実施するための最良の形態】
【００２２】
本発明の実施形態について、図面を参照して説明する。
本発明の実施形態に係る信号処理装置は、入力信号を入力する入力端子（たとえば、入力端子２９）と、入力信号を増幅して出力信号を生成する増幅器（たとえば、利得増幅器３１）と、出力信号を出力する出力端子（たとえば出力端子３０）と、出力信号のレベルを基準値と比較する比較器（たとえば、比較器３２、３３）と、容量（たとえば、容量３７）と、比較器の比較結果によって前記出力信号のレベルが基準となる範囲を外れていた場合は容量に蓄積された電荷を充電または放電する充放電器（たとえば、電流源回路３４、３５）と、前記容量の電位によって流れる電流が制御される可変電流源（たとえば、可変電流源３６）と、前記入力端子と前記可変電流源とに接続され、前記可変電流源と共に前記入力端子にバイアスを与える負荷回路（たとえば、負荷回路３８、３９、４０）と、を備えて構成される。
【００２３】
上記構成によれば、出力信号のレベルが基準となる範囲を外れていたときは、出力信号のレベルが基準となる範囲に収まるように入力端子にバイアスをかけることができる。一方、出力信号のレベルが基準となる範囲に収まっているときは、充放電器による充放電は行われないので、可変電流源に流れる電流は一定であり、入力端子に与えるバイアスも一定となるので、入力信号のＤＣ成分が欠落することもない。
以下、実施例に即し、図面を参照してさらに詳しく説明する。
【実施例１】
【００２４】
図８は、本発明の第１の実施例の信号処理装置の構成を示す図である。この実施例の信号処理装置は、利得増幅器３１、比較器３２，３３、電流源回路３４，３５、可変電流源３６、容量３７、負荷回路３８を含んで構成される。信号処理装置の入力端子２９は、利得増幅器３１の入力に接続され、利得増幅器３１の出力は信号処理装置の出力端子３０に接続される。また、利得増幅器３１の出力は比較器３２、３３の比較信号入力端子にも接続される。比較器３２、３３の出力は、それぞれ電流源回路３４、３５の電流制御端子に接続される。また、電流源回路３４、３５は電源とグランドの間に直列に接続される。電流源回路３４と３５の接続点は可変電流源３６の電流制御端子と容量３７の一端とに接続される。また、容量３７の他端はグランドに接続される。可変電流源３６はグランドと負荷回路３８との間に設けられ、負荷回路３８は、入力端子２９と電源にも接続される。
【００２５】
負荷回路３８は具体的には、図９に示すような抵抗負荷３９であってもよいし、図１０のカレントミラー回路４０のようなトランジスタ負荷であってもよい。また図８の回路において、入力端子２９に接続される前段回路の出力インピーダンスが負荷回路３８のインピーダンスに対して充分低い場合には、可変電流源３６と負荷回路３８によるバイアスのコントロールが十分な効果を発揮しにくい。そのような場合には図１１に示すようなコレクタ出力回路を入力端子２９の前段に付加する事でインピーダンスを高くして動作させることもできる。この場合、ベースバンド信号は入力端子ａ４１から入力される。
【００２６】
次に、第一の実施例の動作について説明する。図８においてベースバンド信号は入力端子２９から入力され利得増幅器３１で所望のレベルにまで増幅される。増幅されたベースバンド信号は利得増幅器３１の出力端子において分岐し、一方は出力端子３０から出力され、もう一方は比較器３２，３３に入力される。あらかじめ比較器３２には閾値レベルＶｔｈ１、比較器３３には閾値レベルＶｔｈ２が設定されているので、比較器３２，３３は入力されたベースバンド信号レベルと設定された閾値レベルとを比較し、その結果に応じて「ハイレベル信号」および「ローレベル信号」を出力する。比較器３２，３３から出力された信号は電流源回路３４，３５の制御端子に入力される。図１２に示すように電流源回路３４，３５は入力された「ハイレベル信号」と「ローレベル信号」の組み合わせによって「容量３７に電荷を充電する状態」、「容量３７の電荷を放電する状態」、「ハイインピーダンスの状態」の３種類の状態になる。この時、容量３７の端子には電荷の充放電に伴う電圧変化が生じ、その電圧変化は可変電流源３６の制御電圧となる。可変電流源３６は上記の制御電圧に応じて電流を流す。可変電流源３６は電源から負荷回路３８を介して流れる。入力端子２９のＤＣ電位は電源から繋がっている負荷回路３８と可変電流源３６の電流値によって生じる電圧降下によって決定される。
【００２７】
次に利得増幅器３１から出力されたベースバンド信号レベルが比較器３２，３３で設定した閾値と比較して「閾値Ｖｔｈ１とＶｔｈ２の範囲内の場合」、「閾値レベルＶｔｈ１より高い場合」、「閾値レベルＶｔｈ２より低い場合」についての本発明の動作を説明する。
【００２８】
図１３は利得増幅器３１の出力信号のレベルが「閾値Ｖｔｈ１とＶｔｈ２の範囲内の場合」の回路動作を示す。出力信号が閾値Ｖｔｈ１とＶｔｈ２の範囲内の場合、比較器３２，３３は両方とも「ローレベル信号」を出力する。「ローレベル信号」を受けた電流源回路３４，３５は「ハイインピーダンス状態」となる。
【００２９】
このとき、容量３７には電荷を保持している為、容量３７の端子間には電圧が生じている。この電圧が可変電流源３６の制御電圧となり、負荷回路３８を介して電源から電流を引き込んでいる。この電流と負荷回路３８で生じる電圧降下の値で入力端子２９のＤＣ電位が決定する。このＤＣ電位が利得増幅器３１の出力ＤＣ電位を所望の値に安定させる。
【００３０】
次に、図１４に利得増幅器３１の出力信号のレベルが「閾値レベルＶｔｈ１より高い場合」の回路動作を示す。利得増幅器３１の出力されるベースバンド信号のＤＣオフセット量が閾値レベルＶｔｈ１より高い場合、比較器３２は「ハイレベル信号」、比較器３３は「ローレベル信号」を出力する。「ハイレベル信号」を受けた電流源回路３４は「容量３７を充電する状態」となる。また「ローレベル信号」を受けた電流源回路３５は「ハイインピーダンス状態」となる。電流源回路３４が「容量３７を充電する状態」となるため、容量３７の端子電圧は上昇し、この電圧上昇が可変電流源３６の制御電圧となり、可変電流源３６の引き込み電流量を増加させる。可変電流源３６の引き込み電流量が増加すると、負荷回路３８で生じる電圧降下が大きくなり、入力端子２９のＤＣ電位は下がる。入力端子２９のＤＣ電位が下がることによって利得増幅器３１から出力されるＤＣ電位も下がり、ＤＣオフセット量を抑制する事ができる。
【００３１】
次に、図１５に利得増幅器３１の出力信号のレベルが「閾値レベルＶｔｈ２より低い場合」の回路動作を示す。利得増幅器３１から出力されるベースバンド信号のＤＣオフセット量が閾値レベルＶｔｈ２より低い場合、比較器３２は「ローレベル信号」、比較器３３は「ハイレベル信号」を出力する。「ローレベル信号」を受けた電流源回路３４は「ハイインピーダンス状態」となる。また「ハイレベル信号」を受けた電流源回路３５は「容量３７を放電する状態」となる。電流源回路３５が「容量３７を放電する状態」となるため、容量３７の端子電圧は降下し、この電圧降下が可変電流源３６の制御電圧となり、可変電流源３６が引き込む電流量を減少させる。可変電流源３６の引き込む電流量が減少すると、負荷回路３８で生じる電圧降下が小さくなり、入力端子２９のＤＣ電位は上がる。入力端子２９のＤＣ電位が上がることによって利得増幅器３１から出力されるＤＣ電位も上がり、ＤＣオフセット量を抑制する事ができる。
【００３２】
以上の動作をまとめると、比較器３２、３３は、利得増幅器３１の出力信号のレベルが、閾値レベルＶｔｈ１を超えている場合は、比較器３２が、過大レベル信号として「ハイレベル信号」を電流源回路３４へ出力し、電流源回路３４、３５からなる充放電器は容量の充電を行う。また、利得増幅器３１の出力信号のレベルが、閾値レベルＶｔｈ２を下回っている場合は、比較器３３が、過小レベル信号として「ハイレベル信号」を電流源回路３５へ出力し、電流源回路３４、３５からなる充放電器は容量に蓄積された電荷の放電を行う。さらに、利得増幅器３１の出力信号のレベルが、閾値Ｖｔｈ１とＶｔｈ２の範囲内の場合、充放電器は充放電を行わず、容量は電荷を保持する。可変電流源３６は、容量に蓄積された電荷量（電位）に基づいた電流を流し、負荷回路と共に入力端子に一定のバイアスを与える。入力端子に与えられたバイアスによって、利得増幅器の出力信号のレベルも変化する。以上に述べた動作により、回路全体を所望のＤＣ電位に安定させ、ＤＣオフセット量を抑圧する事が可能となる。
【００３３】
また、この実施例において可変電流源３６はグランド、負荷回路３８（または３９，４０)は電源に接続されているが、可変電流源３６を電源、負荷回路３８（または３９，４０)をグランドに接続しても同様の効果を得る事ができる。
【００３４】
上記実施例によれば、ベースバンド信号成分を比較器３２，３３の閾値レベル判定のみにしか使用していないので、従来例図６で示す負帰還回路を用いた回路構成で生じるベースバンド信号成分の欠落を生じる事が無い。
【００３５】
また、上記実施例の動作はベースバンド信号が定常状態時には電流源回路３４，３５が「ハイインピーダンス状態」となり、充電も放電も行わないため、容量３７の端子に生じる電圧は保持され、電流源回路３４，３５起因の雑音が発生しない。よって信号に雑音が混ざる可能性も少ない。
【００３６】
さらに、従来例図７のようにＨＰＦ２３を使用した回路構成の場合には信号を低周波から通過させるためにはチップ面積が大きくなってしまうが、本発明の回路構成ではＨＰＦが無い為、ベースバンド信号のＤＣ付近まで通す事ができ、チップ面積も小さくすることができる。
【００３７】
すなわち、上記実施例によれば、ベースバンド信号の信号レベルを比較器で比較し、その結果に基づいてＤＣオフセットを補償する可変電流源のコンデンサで保持されている制御電圧を変化させる構成となっている。ゆえに、ベースバンド信号自体を負帰還する必要が無いことでベースバンド信号に負帰還回路起因の雑音を抑えられ、回路全体のＮＦを悪化させない。またＨＰＦを用いない回路構成であることからベースバンド信号のＤＣ成分近辺の劣化がなく、ベースバンド信号成分を欠落無く伝達することができ、チップ面積を小さくする事もできる。
【実施例２】
【００３８】
図８において入力端子２９からバースト状の外乱が入った場合、図８に示した実施例では外乱に合わせたＤＣオフセット量を補正しようと動作する。その結果、外乱が無くなった時のＤＣオフセット量が大きくなってしまい、ベースバンド信号を増幅する事が不可能となる場合があり得る。
【００３９】
そこで図１６に示した第２の実施例では、比較器３２、３３による電流源回路３４、３５の制御を比較器出力制御クロック４３の任意倍に設定した時間のみ有効とする制御を行うことで、ＤＣオフセットキャンセル回路を動作させる時間を制御する事ができる。この構成ならば外乱に対して常にＤＣオフセットキャンセル回路を追従させることなくＤＣオフセット量抑制ができ、ベースバンド信号を増幅する事が可能となる。なお、図１６において、第１の実施例と構成、動作が同一である部分については、図８と同一符号をつけ、説明を省略する。
【００４０】
この実施例では、比較器出力制御ブロック４２は、比較器出力制御クロック４３をカウントするカウンタを内部に備えており、比較器３２、３３が出力する信号をそのまま電流源回路３４、３５へ伝えＤＣオフセットの調整を行う期間と、比較器３２、３３が「ハイレベル信号」を出力しているときであっても、強制的に「ローレベル信号」を出力し出力信号のレベルの如何によらず、容量の電荷を保持しＤＣオフセットの調整を保留する期間とを、カウンタが所定の数カウントする毎に繰り返すことができる。図１７に示すタイミングチャートでは、比較器出力制御クロック４３を２クロックカウントする毎に、比較器３２、３３の出力をそのままで電流源回路３４、３５へ伝える動作と、比較器３２、３３の出力を遮断する動作を繰り返している。
【００４１】
また、この実施例では、カウンタをプリセッタブルなカウンタとして、系全体を制御するマイクロコンピュータやディジタル回路により、ＤＣオフセットの調整を行う期間と、ＤＣオフセットの調整を保留する期間とを自在に設定し、ＤＣオフセット調整に対する感度を調整することもできる。
【実施例３】
【００４２】
図１８に第３の実施例の構成図を示す。図１８において、第１の実施例と構成、動作が同一である部分については、図８と同一符号をつけ、説明を省略する。本構成は第１の実施例（図８）の利得増幅器３１を可変利得増幅器４４、電流源回路３４，３５を電流量制御型可変電流源回路４５，４６に置き換えている。可変利得増幅器４４の利得と電流量制御型可変電流源回路４５，４６の電流量は利得制御端子４７で制御され、可変利得増幅器４４の利得が大きい時には電流量制御型可変電流源回路４５，４６の電流を少なくし、可変利得増幅器４４の利得が小さい時には電流量制御型可変電流源回路４５，４６の電流を多くする動作をする。上記のような制御をすることによって、ベースバンド信号のＤＣオフセット量の抑制にかかる時間を常に一定にする事ができる。
【実施例４】
【００４３】
図１９に第４の実施例の構成図を示す。図１９において、第１の実施例と構成、動作が同一である部分については、図８と同一符号をつけ、説明を省略する。図１９は図８に示す実施例１の構成図の比較器３２，３３の出力と電流源回路３４，３５の入力の間に比較器出力制御ブロック４８を追加している。比較器出力制御ブロック４８は比較器出力制御クロック４３がハイレベルであるときは比較器３２，３３の出力を通過させ、ローレベルであるときは比較器３２，３３の出力を遮断し電流源回路３４，３５を「ハイインピーダンス状態」に設定するブロックである。
【００４４】
この構成にすることでＤＣオフセットキャンセル回路は動作状態と待機状態が存在する。ベースバンド信号が定常状態時にはＤＣオフセットキャンセル回路は動作する必要が無いので、任意時間ごとにＤＣオフセット量の抑圧を行えば、ベースバンド信号は問題なく増幅される。
【００４５】
比較器出力制御クロック４３のハイレベルとローレベルのデューティーを最適に調整することで、ＤＣオフセットの消費電力を削減しつつ、ＤＣオフセットキャンセル回路を動作させる事ができる。第２の実施例においては、比較器出力制御ブロック４２の内部にカウンタを設ける必要があったが、この第４の実施例では、比較器出力制御ブロック４８の内部には、カウンタを設ける必要はなく、比較器出力制御クロック４３の周波数とデューティー比を変えることにより、自在に信号処理装置を制御し、ＤＣオフセットを調整することができる。
【実施例５】
【００４６】
次に、本発明の信号処理装置をダイレクトコンバージョン受信機に用いた実施例について説明する。図２０は、そのブロック図である。図２０において、従来例図１と実質的に同一な部分は同一の符号をつけ、その説明も省略する。図１では、ローパスフィルタ６ａ、６ｂの後段には、利得可変増幅器７ａ、７ｂが接続されていたが、この実施例では、利得可変増幅器７ａ、７ｂに代えて、信号処理装置５０ａ、５０ｂが接続されている。信号処理装置５０ａ、５０ｂは、図１８記載の実施例３の信号処理装置をそのまま用いることができる。ローパスフィルタ６ａ、６ｂの出力は、図１８の入力端子２９に接続される。また、ＡＤコンバータ８ａ、８ｂには、図１８の出力端子３０が接続される。また、利得制御部（ゲイン設定部）１０から出力される利得制御信号は、図１８記載の信号処理装置の利得制御端子４７に接続される。
【００４７】
なお、この実施例において、ゲイン設定を信号処理装置５０ａ、５０ｂの内部で行う必要がなければ、５０ａ、５０ｂの信号処理装置に実施例１、２、４の信号処理装置を使用することも可能である。また、信号処理装置５０ａ、５０ｂを配置する位置も、ダウンコンバージョンミキサ３ａ，３ｂでダウンコンバージョンされた後であって、アナログ／ディジタルコンバータ８ａ、８ｂでディジタル信号に変換する前であるならば、どこに配置してもよい。  
【００４８】
以上、本発明を実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【００４９】
たとえば、第２、または第４の実施例と第３の実施例とを任意に組み合わせることもできる。
【００５０】
また、上記実施例では、いずれも、利得増幅器３１の入力と出力が同相の正転増幅器であり、可変電流源３６が電流制御端子に印加される電圧が上昇すれば、電流も増加する可変電流源であるが、これに限定されるものではない。要は、出力信号のレベルが基準となる範囲を外れていた場合に、出力信号を基準となる範囲に戻すように負帰還をかける制御系であればよく、利得増幅器が反転増幅器であり、可変電流源が電流制御端子に印加される電圧が下降すれば、電流が増加する様な可変電流源であっても、たとえば、比較器と充放電器との接続を入れ替えることによって、適用できる。
【００５１】
さらに、容量もグランドとの間に設けるものに限られず、たとえば、他の固定電位との間に設けたものであってもよいことは言うまでもない。  
【図面の簡単な説明】
【００５２】
【図１】従来の一般的なダイレクトコンバージョン受信機の構成を示すブロック図である。
【図２】従来の信号処理装置において、ＤＣオフセットが生じるメカニズムの一例を説明する図面である。
【図３】従来の信号処理装置において、ＤＣオフセットが生じる別なメカニズムを説明する図面である。
【図４】従来の信号処理装置において、ＤＣオフセットが生じるさらに別なメカニズムを説明する図面である。
【図５】従来の信号処理装置において、ＤＣオフセットが生じるまた別なメカニズムを説明する図面である。
【図６】特許文献１に記載の従来の信号処理装置の構成を示す図である。
【図７】特許文献２に記載の従来の信号処理装置の構成を示す図である。
【図８】本発明の一実施例の信号処理装置の構成を示す図である。
【図９】本発明の一実施例における負荷回路の一例を示す図である。
【図１０】本発明の一実施例における負荷回路の別な例を示す図である。
【図１１】本発明の一実施例における入力回路の一例を示す図である。
【図１２】本発明の一実施例における比較器の入出力特性を示す図である。
【図１３】本発明の一実施例においてＤＣオフセットがないときの動作を説明する図である。
【図１４】本発明の一実施例において正のＤＣオフセットがあるときの動作を説明する図である。
【図１５】本発明の一実施例において負のＤＣオフセットがあるときの動作を説明する図である。
【図１６】本発明の実施例２の信号処理装置の構成を示す図である。
【図１７】本発明の実施例２における動作を説明するタイミングチャートである。
【図１８】本発明の実施例３の信号処理装置の構成を示す図である。
【図１９】本発明の実施例４の信号処理装置の構成と動作を示す図である。
【図２０】本発明の信号処理装置をダイレクトコンバージョン方式の受信機に用いた実施例５のブロック図である。
【符号の説明】
【００５３】
１、２１、２９  入力端子
２  低雑音増幅器（ＬＮＡ）
３ａ、３ｂ  ダウンコンバージョンミキサ
４、４ａ、４ｂ  ローカル信号入力端子
５ａ、５ｂ、７ａ、７ｂ  利得可変増幅器
６ａ、６ｂ  ローパスフィルタ
８ａ、８ｂ  アナログ／ディジタルコンバータ
９  ベースバンド信号処理部（ＢＢ）
１０  利得制御部（ゲイン設定部）
１１、１２、１３、１４  経路
１６  利得制御増幅器
１７  増幅器
１８  積分器
１９  減算器
２０  利得制御回路
２２、３０  出力端子
２３  ハイパスフィルタ（ＨＰＦ）
２５  ローパスフィルタ（ＬＰＦ）
２６  判定素子
２７、２８  スイッチ
３１  利得増幅器
３２、３３  比較器
３４、３５  電流源回路（可変電流源）
３６  可変電流源
３７  容量
３８、３９、４０  負荷回路
４１  入力端子ａ
４２、４８  比較器出力制御ブロック
４３  比較器出力制御クロック
４４  可変利得増幅器
４５、４６  電流量制御型可変電流源回路
４７  利得制御端子
５０ａ、５０ｂ  信号処理装置
【図１】
0005074279.tif 000002
【図２】
0005074279.tif 000003
【図３】
0005074279.tif 000004
【図４】
0005074279.tif 000005
【図５】
0005074279.tif 000006
【図６】
0005074279.tif 000007
【図７】
0005074279.tif 000008
【図８】
0005074279.tif 000009
【図９】
0005074279.tif 000010
【図１０】
0005074279.tif 000011
【図１１】
0005074279.tif 000012
【図１２】
0005074279.tif 000013
【図１３】
0005074279.tif 000014
【図１４】
0005074279.tif 000015
【図１５】
0005074279.tif 000016
【図１６】
0005074279.tif 000017
【図１７】
0005074279.tif 000018
【図１８】
0005074279.tif 000019
【図１９】
0005074279.tif 000020
【図２０】
0005074279.tif 000021