(57)【特許請求の範囲】
【請求項１】
印刷データに基づいて印刷色の異なる複数の印字ヘッドを駆動し、記録媒体に印刷を行う印字ヘッド制御装置であって、
前記印字ヘッドを最適に駆動する調整または補正制御するための印字ヘッドの制御情報の送受信を行うシリアル入出力部と、前記印刷データの入出力部とを有する第１、第２の印字ヘッド制御手段と、
前記第１の印字ヘッド制御手段のシリアル入出力部のシリアル出力部を前記第２の印字ヘッド制御手段のシリアル入出力部のシリアル入力部に接続するデイジーチェーン接続手段を有し、
前記第１の印字ヘッド制御手段の処理手段は、前記デイジーチェーン接続手段を介して前記第１の印字ヘッド制御手段に設けられた記憶手段から前記印字ヘッドの制御情報を前記第２の印字ヘッド制御手段に送信し、送信された前記印字ヘッドの制御情報を該第２の印字ヘッド制御手段に設けられた記憶部に登録するとともに、前記印刷データの入出力部の印刷データの入力部から入力する前記印刷データを前記記憶部に登録された印字ヘッドの制御情報に基づいて調整または補正し前記印刷データの入出力部の印刷データの出力部から前記調整された印刷データを前記各印刷色の印字ヘッドに出力することを特徴とする印字ヘッド制御装置。
【請求項２】
印刷データに基づいて印刷色の異なる複数の印字ヘッドを駆動し、記録媒体に印刷を行う印字ヘッド制御装置であって、
前記印字ヘッドを最適に駆動する調整または補正制御するための印字ヘッドの制御情報の送受信を行うシリアル入出力部と、前記印刷データの入出力部とを有する第１の印字ヘッド制御手段、及び複数の印字ヘッド制御手段を備え、
前記第１の印字ヘッド制御手段のシリアル入出力部のシリアル出力部を前記複数の印字ヘッド制御手段の中の１つの印字ヘッド制御手段のシリアル入出力部のシリアル入力部に接続し、前記複数の印字ヘッド制御手段の中の前記１つの印字ヘッド制御手段のシリアル入出力部のシリアル出力部を前記複数の印字ヘッド制御手段の中の他の１つの印字ヘッド制御手段のシリアル入出力部のシリアル入力部に接続するデイジーチェーン接続を行い、
前記第１の印字ヘッド制御手段の処理手段は、前記デイジーチェーン接続手段を介して前記第１の印字ヘッド制御手段に設けられた記憶手段から前記印字ヘッドの制御情報を前記複数の印字ヘッド制御手段に順次送信し、送信された前記印字ヘッドの制御情報を前記複数の印字ヘッド制御手段にそれぞれ設けられた記憶部に登録するとともに、前記印刷データの入出力部の印刷データの入力部から入力する前記印刷データを前記記憶部に登録された印字ヘッドの制御情報に基づいて調整または補正し前記印刷データの入出力部の印刷データの出力部から前記調整された印刷データを前記各印刷色の印字ヘッドに出力することを特徴とする印字ヘッド制御装置。
【請求項３】
前記印字ヘッドの制御情報は、各印字ヘッドの印字色に対応した色調整のための制御情報、各印字ヘッドの特性に対応した濃度調整制御情報、または、各印字ヘッドの印字位置ずれを補正する制御情報のいずれかを含むことを特徴とする請求項１、又は２記載の印字ヘッド制御装置。
【請求項４】
前記印字ヘッドの制御情報の登録は、前記第１の印字ヘッド制御手段に設けられた処理手段から出力されるアドレス情報に基づいて、対応する第２、又は複数の印字ヘッド制御手段に登録されることを特徴とする請求項１、２、又は３記載の印字ヘッド制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプリンタ装置等の印刷装置に使用する印字ヘッド制御装置に係り、特に異なる特性の印刷ヘッドに対応可能な印字ヘッド制御装置に関する。
【背景技術】
【０００２】
従来の印刷装置は、パーソナルコンピュータ（ＰＣ）等のホスト機器から供給された印刷データを受信し、該印刷データの描画処理を行い、印字ヘッド制御部に描画データを送り、記録媒体に印刷を行っている。このような印刷装置において、従来印字ヘッド制御部は印字ヘッドの特性に従って、専用の印字ヘッド制御装置を使用し、専用の制御チップ、及びボードの設計を行っていた。
【０００３】
尚、動作環境や記録密度の変化によっても高速で、高品位な記録を行う記録装置として特許文献１の発明も提案されている。
【０００４】
【特許文献１】特開平８−１１２９０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の印字ヘッド制御装置では、例えば上位モデルをターゲットにした開発を行う場合、コストアップの原因となる。すなわち、高解像度かつ高速印字が可能な印刷装置を開発する場合、高価なヘッド制御チップを使用しなければならず、更に汎用性の無い印字ヘッド制御装置を設計することになる。
【０００６】
そこで、本発明は一つのヘッド制御チップを開発し、このヘッド制御チップを組み合わせて使用することによって、スタンダードな印刷装置から高性能な印刷装置まで対応できるチップを使用した印字ヘッド制御装置を提供するものである。
【課題を解決するための手段】
【０００７】
上記課題は第１の発明によれば、印刷データに基づいて印刷色の異なる複数の印字ヘッドを駆動し、記録媒体に印刷を行う印字ヘッド制御装置であって、前記印字ヘッドを最適に駆動する調整または補正制御するための印字ヘッドの制御情報の送受信を行うシリアル入出力部と、前記印刷データの入出力部とを有する第１、第２の印字ヘッド制御手段と、前記第１の印字ヘッド制御手段のシリアル入出力部のシリアル出力部を前記第２の印字ヘッド制御手段のシリアル入出力部のシリアル入力部に接続するデイジーチェーン接続手段を有し、前記第１の印字ヘッド制御手段の処理手段は、前記デイジーチェーン接続手段を介して前記第１の印字ヘッド制御手段に設けられた記憶手段から前記印字ヘッドの制御情報を前記第２の印字ヘッド制御手段に送信し、送信された前記印字ヘッドの制御情報を該第２の印字ヘッド制御手段に設けられた記憶部に登録するとともに、前記印刷データの入出力部の印刷データの入力部から入力する前記印刷データを前記記憶部に登録された印字ヘッドの制御情報に基づいて調整または補正し前記印刷データの入出力部の印刷データの出力部から前記調整された印刷データを前記各印刷色の印字ヘッドに出力する印字ヘッド制御装置を提供することによって達成できる。
【０００８】
上記課題は第２の発明によれば、印刷データに基づいて印刷色の異なる複数の印字ヘッドを駆動し、記録媒体に印刷を行う印字ヘッド制御装置であって、前記印字ヘッドを最適に駆動する調整または補正制御するための印字ヘッドの制御情報の送受信を行うシリアル入出力部と、前記印刷データの入出力部とを有する第１の印字ヘッド制御手段、及び複数の印字ヘッド制御手段を備え、前記第１の印字ヘッド制御手段のシリアル入出力部のシリアル出力部を前記複数の印字ヘッド制御手段の中の１つの印字ヘッド制御手段のシリアル入出力部のシリアル入力部に接続し、前記複数の印字ヘッド制御手段の中の前記１つの印字ヘッド制御手段のシリアル入出力部のシリアル出力部を前記複数の印字ヘッド制御手段の中の他の１つの印字ヘッド制御手段のシリアル入出力部のシリアル入力部に接続するデイジーチェーン接続を行い、前記第１の印字ヘッド制御手段の処理手段は、前記デイジーチェーン接続手段を介して前記第１の印字ヘッド制御手段に設けられた記憶手段から前記印字ヘッドの制御情報を前記複数の印字ヘッド制御手段に順次送信し、送信された前記印字ヘッドの制御情報を前記複数の印字ヘッド制御手段にそれぞれ設けられた記憶部に登録するとともに、前記印刷データの入出力部の印刷データの入力部から入力する前記印刷データを前記記憶部に登録された印字ヘッドの制御情報に基づいて調整または補正し前記印刷データの入出力部の印刷データの出力部から前記調整された印刷データを前記各印刷色の印字ヘッドに出力する印字ヘッド制御装置を提供することによって達成できる。
【０００９】
上記課題は第３の発明によれば、前記印字ヘッドの制御情報は、各印字ヘッドの印字色に対応した色調整のための制御情報、各印字ヘッドの特性に対応した濃度調整制御情報、または、各印字ヘッドの印字位置ずれを補正する制御情報のいずれかを含む印字ヘッド制御装置を提供することによって達成できる。
【００１０】
上記課題は第４の発明によれば、前記印字ヘッドの制御情報の登録は、前記第１の印字ヘッド制御手段に設けられた処理手段から出力されるアドレス情報に基づいて、対応する第２、又は複数の印字ヘッド制御手段に登録される印字ヘッド制御装置を提供することによって達成できる。
【発明の効果】
【００１４】
上記課題の解決手段によれば、印刷装置に要求される仕様に合わせて、使用する印字ヘッド制御手段の個数を決定し、デイジーチェーン接続によって解像度、階調値、印刷速度を希望する設定にすることができる。従って、汎用性のあるヘッド制御チップを組み合わせ、スタンダードな印刷装置から高性能な印刷装置まで対応でき、装置のコストダウンを図ることもできる。
【００１５】
また、上記デイジーチェーン接続の印字ヘッド制御手段に対するサブ構成の印字ヘッド制御手段を切り換えて使用することによって、特性の異なる印字ヘッドを含めた汎用性のある印字ヘッド制御装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面を参照しながら説明する。
（実施形態１）
【００１７】
図１は、本発明の実施形態を説明する印刷装置の全体構成を説明するシステム図である。
【００１８】
同図において、印刷装置１はインターフェイスコントローラ（以下、Ｉ／Ｆコントローラで示す）２、エンジン制御部３で構成され、Ｉ／Ｆコントローラ２は受信制御部４、ＲＯＭ５、フォント６、表示制御部７、ビデオＩ／Ｆ制御部８、メモリ９（標準ＲＡＭ９ａ、拡張ＲＡＭ９ｂ）、ＤＭＡ制御部１０、ＭＰＵ１１で構成されている。一方、エンジン制御部３は印字ヘッド制御部（以下、単にヘッド制御部で示す）１２、モータ制御部１３、ＭＰＵ１４、定着制御部１５、高圧制御部１６、印字ヘッド１７、メインモータ１８、各種負荷１９、各種センサ２０、定着サーミスタ２１、定着ヒータ２２、高圧部２３で構成されている。
【００１９】
また、上記構成の印刷装置１には、セントロニクスインターフェイス、及びＬＡＮ(local area network)を介してパーソナルコンピュータ（ＰＣ）やプリンタサーバ等のホスト機器２５から印刷データが供給される。ホスト機器２５から供給された印刷データは、上記受信制御部４に転送され、所定量の印刷データが受信制御部４に転送されると、例えばメモリ９（標準ＲＡＭ９ａ）に転送される。メモリ９に転送された印刷データは、以後ＭＰＵ１１の制御に従って解析処理が施され、ＤＭＡ制御部１０によって圧縮、伸張処理が行われた後、ビデオＩ／Ｆ制御部８からエンジン制御部３（ヘッド制御部１２）に出力される。
【００２０】
ヘッド制御部１２に出力されたビデオデータには、後述する処理が施され、印字ヘッド１７に出力される。尚、モータ制御部１３は、メインモータ１８の駆動制御を行い、ＭＰＵ１４はヘッド制御部１２やモータ制御部１３の制御を行うと共に、定着制御部１５や高圧制御部１６の駆動制御を行う。
【００２１】
図２は上記構成の印刷装置において、ヘッド制御部１２の具体的な構成を説明するブロック図である。尚、このヘッド制御部１２は、上記モータ制御部１３と共に、ＡＳＩＣ（application specific integrated circuit）に形成されている。
【００２２】
ヘッド制御部１２はビデオＩ／Ｆ制御部２６、ヘッドＩ／Ｆ制御部２７、基本タイミング生成部２８、ＣＰＵＩ／Ｆ制御部２９で構成され、ビデオＩ／Ｆ制御部２６、ヘッドＩ／Ｆ制御部２７、基本タイミング生成部２８、ＣＰＵＩ／Ｆ制御部２９はそれぞれＣＰＵバスによって接続されている。また、ビデオＩ／Ｆ制御部２６は、前述のＩ／Ｆコントローラ２との間において、後述する垂直同期信号（VHYNC）、水平同期信号（HSYNC）、ビデオデータ（Video）、及び垂直同期信号（VCLK）の授受を行う。また、ビデオＩ／Ｆ制御部２６はビデオＲＡＭ３０にも接続され、ビデオＲＡＭ３０との間でビデオデータの授受を行う。
【００２３】
ヘッドＩ／Ｆ制御部２７はドットパターン生成部３１、ヘッド別設定レジスタ部３２、ヘッドデータ送信部３３、ヘッド制御信号生成部３４、ストローブ信号生成部３５で構成され、ドットパターン生成部３１はビデオＩ／Ｆ制御部２６から供給されるビデオデータに基づいて階調数に従ったドットパターンデータを生成し、ヘッドデータ送信部３３を介してドットパターンデータを印字ヘッド１７に転送する。また、ヘッド制御信号生成部３４は上記ドットパターンデータを印字ヘッド１７に転送する際の水平同期信号（HSYNC）や同期信号（ＤＣＬＫ）を生成し、印字ヘッド１７に出力する。また、ストローブ信号生成部３５はストローブ信号を生成し、当該ストローブ信号を印字ヘッド１７に出力する。
尚、印字ヘッド１７に出力するドットパターンデータは４ビット構成（Ｄ[３：０]）であり、４色分のドットパターンデータ（例えば、イエロー（Ｙ）、マゼンダ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）のドットパターンデータ）を印字ヘッド１７に出力する。
【００２４】
一方、ＣＰＵＩ／Ｆ制御部２９は、前述のＭＰＵ１４との間で通信を行い、パラレルＩ／Ｆ３０とシリアルＩ／Ｆ３１を有する。パラレルＩ／Ｆ３０とシリアルＩ／Ｆ３１は、変換器Ｐ/Ｓ、及び変換器Ｓ/Ｐによって接続され、変換器Ｓ/Ｐを介してシリアル信号がパラレル信号に変換され、変換器Ｐ/Ｓを介してパラレル信号がシリアル信号に変換される。
【００２５】
また、ＣＰＵＩ／Ｆ制御部２９はパラレル通信ポートとシリアル通信ポートの両方を備え、各モジュールのレジスタ群、及びＩ／Ｏポートのリード／ライト処理を行う。また、シリアルＩ／Ｆ３１は後述するモード設定により、マスタ側とスレーブ側の切り替え機能を備え、所謂数珠繋ぎに接続したデイジーチェーン接続を実現する。
【００２６】
基本タイミング生成部２８は、設定された前述の階調情報に従って副走査方向をｎ分割し、それぞれのスループットに応じて基本タイミングを生成する。この各種タイミング信号に従って、前述の水平同期信号（HSYNC）や、ドットクロック（ＤＣＬＫ）等の信号が生成される。尚、前述のストローブ信号生成部３５から出力されるストローブ信号は、例えば副走査方向を３分割した場合、サブライン（１／３）、（２／３）、（３／３）の３回ストローブ信号を出力し、副走査方向を４分割した場合、サブライン（１／４）、（２／４）、（３／４）、（４／４）の４回ストローブ信号を出力する。
【００２７】
図３は、本例で使用するヘッド制御チップの基本構成を説明する図であり、本例のヘッド制御チップ２４を単独で使用する場合の例である。尚、このヘッド制御チップ２４には、ビデオＩ／Ｆ制御部２６、ヘッドＩ／Ｆ制御部２７、基本タイミング生成部２８、及びＣＰＵＩ／Ｆ制御部２９が含まれているが、同図ではその記載を省略している。
同図において、ＣＰＵＩ／Ｆ制御部２９はパラレルＩ／Ｆ３０、シリアルＩ／Ｆ３１、及び変換器Ｓ/Ｐ、変換器Ｐ/Ｓで構成され、更に各種タイミング信号発生部（ＴＩＭ）３５で構成されている。尚、同図に示すヘッドコントローラボード３６には、上記ヘッド制御チップ２４に加えて、ＣＰＵ３７、ＳＤＲＡＭ（synchronous DRAM）３８も配設されている。
【００２８】
ＣＰＵ３７は不図示のフラッシュメモリを有し、各チップを制御するためのデータや印刷前の制御データが記憶されている。例えば、各チップに設定される印字色に対応した色調整データや、印字ヘッドの特性に対応した濃度特性データ、印字位置ずれ補正データ等のデータが記憶されている。また、ＳＤＲＡＭ３８は対応する色のビデオデータを記憶すると共に、上記ＣＰＵ３７に記憶された制御データが後述する処理によって書き込まれる。
【００２９】
ヘッドコントローラボード３６には、シリアル通信コネクタＡ、シリアル通信コネクタＢ、各種信号入出力コネクタＣ、及びヘッドコネクタＤが設けられている。シリアル通信コネクタＡ及びＢは、上記構成のヘッドコントローラボード３６をデイジーチェーン接続するためのコネクタである。また、各種信号入出力コネクタＣは、前述のＩ／Ｆコントローラ２やＭＰＵ１４との通信を行う際の各種信号の授受を行うコネクタである。
【００３０】
また、ヘッドコネクタＤは４個のポートで構成され、単独で本例のヘッドコントローラボード３６を使用する場合には、イエロー（Ｙ）、マゼンダ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の印字ヘッド１７が接続される。尚、ヘッドコントローラボード３６を２個使用する場合には、４個の中の２つのポートが使用され、ヘッドコントローラボード３６を４個使用する場合には、４個の中の１つのポートが使用される。
【００３１】
図４は、上記ヘッドコントローラボード３６を使用する個数に対応したハード構成を説明する図である。同図（ａ）はヘッドコントローラボード３６を１個使用したスタンダードモデルの例であり、同図（ｂ）はヘッドコントローラボード３６を２個使用したミッドドレンジモデルの例であり、同図（ｃ）はヘッドコントローラボード３６を４個使用したハイエンドモデルの例である。尚、同図（ｄ）には、各モデルを採用した場合の階調値と印刷速度の比較例を示している。
【００３２】
次に、上記構成のヘッドコントローラボード３６を２枚使用したデイジーチェーン接続の例を図５に示す。同図において、ヘッドコントローラボード（＃１）３６ａはマスター側のボードであり、ヘッドコントローラボード（＃２）３６ｂはスレーブ側のボードであり、ヘッドコントローラボード（＃１）３６ａのシリアル通信コネクタＢがヘッドコントローラボード（＃２）３６ｂのシリアル通信コネクタＡに接続されている。
【００３３】
また、ヘッドコントローラボード（＃１）３６ａのＣＳ（チップセレクト）信号、ＴＷ（書き込み周期）信号、ＳＣＬＫ（同期信号）、ＣＭＤ（出力データ）の送受信を行う信号線群３９は、シリアル通信コネクタＡとＢを接続し、ヘッドコントローラボード（＃１）３６ａとヘッドコントローラボード（＃２）３６ｂ間で上記各信号の送受信を行う。
【００３４】
ここで、上記ＣＳ信号はヘッドコントローラボード３６を選択するための信号であり、ＴＷ（書き込み周期）信号は１ライン毎のデータ書き込み信号であり、ＣＭＤ（制御データ）はＣＰＵ３７に記憶された前述の制御データを各ヘッドコントローラボード３６に書き込む際のデータを意味し、ＳＤＩ（入力データ）及びＳＤＯ（出力データ）はＣＰＵ３７にデータを読み出す際のデータを意味する。また、ＣＰＵ３７とパラレルＩ／Ｆ３０間はバスで接続され、上記ＣＳ信号、制御データ（ＣＭＤ）、及び後述するアドレスデータが送受信される。
【００３５】
以上の構成において、以下に本例の処理動作を説明する。
【００３６】
図６は本例の処理を説明するタイムチャートであり、データリード時及びライト時におけるＣＰＵ３７とパラレルＩ／Ｆ３０間の各信号の出力タイミングを示す。先ず、ＣＰＵ３７のフラッシュメモリに記憶された制御データ（ＣＭＤ）を対応するヘッドコントローラボード３６に書き込む処理（ライト処理）を行う。尚、同図に示すＣＰＵＣＬＫはＣＰＵ３７から一定周期で出力されるクロック信号であり、このクロック信号に同期して以下の信号出力が行われる。
【００３７】
尚、本例の場合、前述の図４（ｂ）に示すミッドレンジモデルの例であり、図５に示すようにヘッドコントローラボード（＃１）３６ａ（ヘッド制御チップ２４ａ）にはモード（mode）“１Ch”の情報が入力し、ヘッドコントローラボード（＃２）３６ｂ（ヘッド制御チップ２４ｂ）にはモード（mode）“03h”の情報が入力している。このモード情報の設定は、例えば不図示のディップスイッチを操作して設定し、又は配線の切断等の方法によって設定する。
【００３８】
図７は上記モード情報の設定を説明するテーブルを示す。同図に示すシングル（single）は前述のスタンダードモデルに対応し、本例の場合ミッドドレンジモデルに対応するデュアル（Dual）であり、マスター側のヘッドコントローラボード（＃１）３６ａには前述の“１Ch”（１１１００）の情報が入力し、スレーブ側のヘッドコントローラボード（＃２）３６ｂには“03h”（０００１１）の情報が入力する。このモード情報に従ってそれぞれのＣＰＵは同図に示す色情報の設定を行う。
【００３９】
この場合、マスター側のヘッドコントローラボード（＃１）３６ａはイエロー（Ｙ）とマゼンダ（Ｍ）の印刷処理を担当し、スレーブ側のヘッドコントローラボード（＃２）３６ｂはシアン（Ｃ）とブラック（Ｋ）の印刷処理を担当する。
【００４０】
尚、図７に示す変形例は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）のそれぞれが、スレーブ側のヘッドコントローラボード３６に設定される場合のモードを示す。
【００４１】
ＣＰＵ３７は、先ずＣＳ信号を出力し、アドレスデータを出力する（図６に示すタイミングａ）。ＣＳ信号はＣＰＵ３７から出力するデータを書き込むヘッドコントローラボード３６を選択する信号であり、アドレスデータは選択されたヘッドコントローラボード３６にデータを書き込む際のアドレス情報を示す。
【００４２】
図８はこのアドレスデータのレジスタマップであり、“000h”〜“03Fh”がイエロー（Ｙ）のアドレスを示し、“040h”〜“07Fh”がマゼンタ（Ｍ）のアドレスを示し、“080h”〜“0BFh”がシアン（Ｃ）のアドレスを示し、“0C0h”〜“0FFh”がブラック（Ｋ）のアドレスを示す。尚、他のアドレス領域は共通領域として利用される。
【００４３】
したがって、本例の場合、イエロー（Ｙ）とシアン（Ｃ）に対応するアドレスデータ “000h” 〜“03Fh”及び“040h”〜“07Fh”が、ヘッドコントローラボード（＃１）３６ａ内のＣＰＵ３７からパラレルＩ／Ｆ３０に供給される。パラレルＩ／Ｆ３０に供給されたアドレスデータの中で“000h” 〜“03Fh”のアドレスデータは、ヘッドコントローラボード（＃１）３６ａ内のＳＤＲＡＭ３８ａへのデータの書き込みに使用され、“040h”〜“07Fh”のアドレスデータは、変換器Ｐ/Ｓを介してシリアルデータに変換され、シリアルＩ／Ｆ３１→シリアル通信コネクタＢ→シリアル通信コネクタＡを介してヘッドコントローラボード（＃２）３６ｂのシリアルＩ／Ｆ３１に供給される。
【００４４】
次に、ＣＰＵ３７から制御データ（ＣＭＤ）がパラレルＩ／Ｆ３０に出力される（図６に示すタイミングｂ）。尚、具体的には、上記制御データ（ＣＭＤ）とアドレスデータは、図９に示すように３バイトで構成され、１バイト目のビットｂ7にライト処理を示す“０”が記述され、１バイト目のビットｂ６〜ｂ１はリザーブ領域であり、ビットｂ０〜２バイト目にアドレスデータが記述され、３バイト目に上記制御データ（ＣＭＤ）が記述されている。したがって、上記制御データ（ＣＭＤ）が対応するヘッドコントローラボード３６に供給される直前にアドレスデータが供給されており、データは指示されたＳＤＲＡＭ３８に書き込まれる。
【００４５】
すなわち、ライト指示が行われると（図６に示すタイミングｃ）、アドレスデータ“000h” 〜“03Fh”及び“040h”〜“07Fh”によって指定されたエリアにデータ（（ＷＤＡＴＡ）（制御データ（ＣＭＤ））が書き込まれる。このデータは前述のように、各チップに対応する印刷制御データであり、その後入力するビデオデータを制御して印字ヘッド１７に適切な印刷を行うことができる。例えば、各チップに設定される印字色に対応した色調整や、印字ヘッドの特性に対応した濃度調整、印字位置ずれが補正された印刷処理を行うことができる。
【００４６】
一方、ヘッドコントローラボード（＃２）３６ｂ側のアドレスデータと制御データ（ＣＭＤ）は、前述のようにヘッドコントローラボード（＃２）３６ｂ内のシリアルＩ／Ｆ３１に供給され、ヘッドコントローラボード（＃２）３６ｂ側のＳＤＲＡＭ３８ｂに書き込まれる。すなわち、この場合、アドレスデータ“080h”〜“0BFh”及び“0C0h”〜“0FFh”によって指定されたエリアにデータ（（ＷＤＡＴＡ）制御データ（ＣＭＤ））が書き込まれる。
【００４７】
以上のようにして、ＳＤＲＡＭ３８ａ、３８ｂに制御データ（ＣＭＤ）が登録された後、イエロー（Ｙ）とマゼンタ（Ｍ）のビデオデータは、ヘッドコントローラボード（＃１）３６ａに入力し、上記制御データ（ＣＭＤ）に従って対応する階調制御、濃度調整等の処理が行われ、ヘッドコネクタＤを介して解してイエロー（Ｙ）とマゼンタ（Ｍ）の印字ヘッド１７に出力される。一方、ヘッドコントローラボード（＃２）３６ｂには、シアン（Ｃ）とブラック（Ｋ）のビデオデータが入力し、制御データ（ＣＭＤ）に従って対応する階調制御、濃度調整等の処理が行われ、ヘッドコネクタＤを介してシアン（Ｃ）とブラック（Ｋ）の印字ヘッド１７に出力される。
【００４８】
このように制御することにより、ＣＰＵＩ／Ｆ制御部２９を２個使用した、Dual構成のヘッド制御部を有する印刷装置として機能させ、対応する解像度、階調値、印刷速度に対応する印刷処理を行うことができる。従って、汎用性のあるヘッド制御チップ２９を組み合わせて印字ヘッド制御部を容易に構成でき、装置のコストダウンを図ることができる。
【００４９】
一方、ＳＤＲＡＭ３８ｂから登録データを読み出す場合には以下の処理を行う。すなわち、図６に示すリード時のタイムチャートに従って、先ずＣＳ信号を出力し、アドレスデータを出力する（図６に示すタイミングｄ）。このＣＳ信号はデータのリード処理を行う際のヘッドコントローラボード３６を選択する信号であり、このＣＳ信号と共に、アドレスデータも出力する。上記処理によって指定されたヘッドコントローラボード３６のＳＤＲＡＭ３８（ＳＤＲＡＭ３８ｂ）は、リード信号の出力に同期してＳＤＲＡＭ３８（ＳＤＲＡＭ３８ｂ）から読み出される（図６に示すタイミングｅ）。
【００５０】
この時のデータＳＤＯも３バイトのデータであり、例えば図１０に示す構成である。すなわち、１バイト目、２バイト目はダミーであり、３バイト目に上記データが記述されている。したがって、このデータＳＤＯがヘッドコントローラボード３６ｂ側のシリアルＩ／Ｆ３１から読み出され、シリアル通信コネクタＡ→通信線群３９→シリアル通信コネクタＢを介して、ヘッドコントローラボード（＃１）３６ａ側のシリアルＩ／Ｆ３１に転送され、変換器Ｓ/Ｐによってパラレルデータに変換された後、例えばＣＰＵ３７に読み込まれる。
【００５１】
以上のように、本例によれば印刷装置に要求される仕様に合わせて、使用するヘッド制御チップの個数を決め、デイジーチェーン接続によって解像度、階調値、印刷速度を希望する設定にすることができる。
（実施形態２）
【００５２】
次に、本発明の実施形態２について説明する。
図１１は本実施形態を説明するヘッドコントローラボード３６（ヘッド制御チップ２４）の接続図であり、本例はヘッドコントローラボード３６を４個デイジーチェーン接続した印字ヘッド制御装置である。尚、本例の印字ヘッド制御装置を使用する印刷装置の基本構成は前述の図１に示す通りである。
【００５３】
本例は前述の図４（ｃ）に示すハイエンドモデルであり、ヘッドコントローラボード３６を４個使用したクワッド（quad）構成の印字ヘッド制御装置である。以下、具体的に説明する。
【００５４】
本例は上記実施形態１の印字ヘッド制御装置は２個のヘッドコントローラボード３６を使用したのに対し、本例では４個のヘッドコントローラボード３６をデイジーチェーン接続した構成である。したがって、個々のヘッドコントローラボード３６の構成は前述の図３の構成と同じである。
【００５５】
すなわち、ヘッドコントローラボード３６はパラレルＩ／Ｆ３０、シリアルＩ／Ｆ３１、及び変換器Ｓ/Ｐ、変換器Ｐ/Ｓ、ＴＩＭ３５を含むヘッド制御チップ２４、及びＣＰＵ３７、ＳＤＲＡＭ３８で構成され、ＣＰＵ３７は不図示のフラッシュメモリを有し、各チップを制御するための制御データ（ＣＭＤ）やアドレスデータが記憶されている。また、ヘッドコントローラボード３６には、前述のようにシリアル通信コネクタＡ、シリアル通信コネクタＢ、各種信号入出力コネクタＣ、及びヘッドコネクタＤが設けられている。
【００５６】
また、ヘッドコネクタＤは４個のポートで構成され、単独で本例のヘッドコントローラボード３６を使用する場合には、イエロー（Ｙ）、マゼンダ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の印字ヘッド１７が接続される。尚、本例ではヘッドコントローラボード３６を４個使用するので、それぞれ１つのポートが使用される。すなわち、ヘッドコントローラボード３６ａ（ヘッド制御チップ２４ａ）がイエロー（Ｙ）の印字処理を行い、ヘッドコントローラボード３６ｂ（ヘッド制御チップ２４ｂ）がマゼンタ（Ｍ）の印字処理を行い、ヘッドコントローラボード３６ｃ（ヘッド制御チップ２４ｃ）がシアン（Ｃ）の印字処理を行い、ヘッドコントローラボード３６ｄ（ヘッド制御チップ２４ｄ）がブラック（Ｋ）の印字処理を行う。
【００５７】
具体的には、ヘッドコントローラボード（＃１）３６ａはマスターボードであり、ヘッドコントローラボード（＃２）３６ｂ〜３６ｄがスレーブボードであり、ヘッドコントローラボード（＃１）３６ａのシリアル通信コネクタＢが信号線群３９を介してヘッドコントローラボード（＃２）３６ｂのシリアル通信コネクタＡに接続され、ヘッドコントローラボード（＃２）３６ｂのシリアル通信コネクタＢがヘッドコントローラボード（＃３）３６ｃのシリアル通信コネクタＡに接続され、ヘッドコントローラボード（＃３）３６ｃのシリアル通信コネクタＢがヘッドコントローラボード（＃４）３６ｄのシリアル通信コネクタＡに接続されている。
【００５８】
また、各ヘッドコントローラボード３６へのモード設定を行うため、前述の図７に示すテーブル及び図８に示すレジスタマップに基づいて、マスター側のヘッドコントローラボード（＃１）３６ａには“18h”（１１０００）の情報が入力し、スレーブ側のヘッドコントローラボード（＃２）３６ｂには“04h”（００１００）の情報が入力し、ヘッドコントローラボード（＃３）３６ｃには“02h”（０００１０）の情報が入力し、ヘッドコントローラボード（＃４）３６ｄには“01h”（００００１）の情報が入力し、対応する制御データ（ＣＭＤ）の設定が行われる。
【００５９】
また、スレーブ側のヘッドコントローラボード３６ｂ〜３６ｄへのアドレスデータ及び制御データ（ＣＭＤ）の転送処理は前述と同様であり、前述の図６に示すタイミングａにおいて、ＣＳ信号とアドレスデータ、その後更に制御データ（ＣＭＤ）をヘッドコントローラボード３６ａ〜３６ｄのＳＤＲＡＭ３８ａ〜３８ｄ（但し、ＳＤＲＡＭ３８ｃ、３８ｄは記載を省略）に出力し、制御データ（ＣＭＤ）の書き込み処理を行う。
【００６０】
すなわち、本例の場合、図６に示すタイミングｃに同期して、アドレスデータ “000h” 〜“03Fh”に従ってヘッドコントローラボード３６ａのＳＤＲＡＭ３８ａにイエロー（Ｙ）の印字処理を行う際の制御データ（ＣＭＤ）が書き込まれ、アドレスデータ“040h”〜“07Fh” に従ってヘッドコントローラボード３６ｂのＳＤＲＡＭ３８ｂにマゼンタ（Ｍ）の印字処理を行う際の制御データ（ＣＭＤ）が書き込まれる。さらに、アドレスデータ“080h”〜“0BFh” に従ってヘッドコントローラボード３６ｃのＳＤＲＡＭ３８ｃにシアン（Ｃ）の印字処理を行う際の制御データ（ＣＭＤ）が書き込まれ、アドレスデータ“0BFh” 〜“0FFh” に従ってヘッドコントローラボード３６ｄのＳＤＲＡＭ３８ｄにブラック（Ｋ）の印字処理を行う際の制御データ（ＣＭＤ）が書き込まれる。
【００６１】
このように処理することにより、ヘッド制御チップ２４を４個使用した、quad構成のヘッド制御部を有する印刷装置として機能させ、対応する解像度、階調値、印刷速度によって印刷処理を行うことができる。従って、汎用性のあるヘッド制御チップを容易に組み合わせて装置を構成でき、装置のコストダウンを図ることもできる。
（実施形態３）
【００６２】
次に、本発明の実施形態３について説明する。
図１２及び図１３は本実施形態を説明する印字ヘッド制御装置の構成を説明する図であり、図１２は前述の実施形態１及び２と同じ印字ヘッドを接続する場合の構成を示し、図１３は前述の実施形態１及び２と異なる特性の印字ヘッドを接続する場合の構成を示す。
先ず、前述の実施形態１及び２と同じ特性の印字ヘッドを接続する場合の例について説明する。この場合、図１２に示す構成となる。尚、図１２の構成において、前述の図２と同じ回路には同じ番号を使用して説明する。
【００６３】
本例のヘッド制御部４０も前述と同様、ＡＳＩＣ内に形成され、ビデオＩ／Ｆ制御部２６、ヘッドＩ／Ｆ制御部２７、基本タイミング生成部２８、ＣＰＵＩ／Ｆ制御部２９で構成され、ビデオＩ／Ｆ制御部２６、ヘッドＩ／Ｆ制御部２７、基本タイミング生成部２８、ＣＰＵＩ／Ｆ制御部２９はそれぞれＣＰＵバスによって接続されている。また、ビデオＩ／Ｆ制御部２６は前述のＩ／Ｆコントローラ２との間で垂直同期信号（VHYNC）、水平同期信号（HSYNC）、ビデオデータ（Video）、及び垂直同期信号（VCLK）等の信号の授受を行う。
【００６４】
ヘッドＩ／Ｆ制御部２７はドットパターン生成部３１、ヘッド別設定レジスタ部３２、ヘッドデータ送信部３３、ヘッド制御信号生成部３４、ストローブ信号生成部３５で構成され、ドットパターン生成部３１はビデオＩ／Ｆ制御部２６から供給されるビデオデータに基づいてドットパターンデータを作成し、ヘッドデータ送信部３３によりドットパターンデータを印字ヘッド１７に転送する。
【００６５】
ＣＰＵＩ／Ｆ制御部２９は、前述のＭＰＵ１４との間で通信を行い、パラレルＩ／Ｆ３０とシリアルＩ／Ｆ３１を有する。パラレルＩ／Ｆ３０とシリアルＩ／Ｆ３１は、変換器Ｐ/Ｓ、及び変換器Ｓ/Ｐによって接続され、変換器Ｓ/Ｐを介してシリアル信号がパラレル信号に変換され、変換器Ｐ/Ｓを介してパラレル信号がシリアル信号に変換される。
したがって、デイジーチェーン接続を行うことによって、前述の実施形態１及び２と同様、ヘッドコントローラボード３６を単一構成、又はDual構成、又はQuad構成で使用することができる。
【００６６】
一方、本例においては前述のようにヘッドＩ／Ｆ制御部２７と印字ヘッド１７間にメイン／サブ切換回路４１が配設され、印字ヘッド１７への出力をヘッドＩ／Ｆ制御部２７とこのヘッドＩ／Ｆ制御部２７を使用しない構成に切り換えることができる。
【００６７】
例えば、前述の実施形態１及び２のようにデイジーチェーン接続を行った印字ヘッド制御装置を使用した処理を行う場合には、メイン／サブ切換回路４１をメイン側に切り換えて使用する。一方、上記構成の印字ヘッド制御装置を使用しない印刷制御を行う場合には、メイン／サブ切換回路４１をサブ側に切り換えて使用する。
【００６８】
このように構成することにより、更に広い印刷仕様に対応した印刷処理が可能となる。すなわち、仕様により詳細に適用できる印刷処理が可能となる。
【００６９】
次に、異なる特性の印字ヘッドを使用する場合について説明する。図１３は、この例を説明する図であり、ヘッドＩ／Ｆ制御部２７と印字ヘッド４２間にサブヘッド制御部４３を配設する。尚、ヘッド制御部４０の構成は前述の図１２に示す構成と同様であり、ビデオＩ／Ｆ制御部２６、ヘッドＩ／Ｆ制御部２７、基本タイミング生成部２８、ＣＰＵＩ／Ｆ制御部２９で構成され、ビデオＩ／Ｆ制御部２６、ヘッドＩ／Ｆ制御部２７、基本タイミング生成部２８、ＣＰＵＩ／Ｆ制御部２９はそれぞれＣＰＵバスによって接続されている。
【００７０】
また、デイジーチェーン接続を行うことによって、ヘッドＩ／Ｆ制御部２７は前述の実施形態１及び２と同様、ヘッドコントローラボード３６を単一構成、又はDual構成、又はQuad構成で使用することができる。
【００７１】
一方、サブヘッド制御部４３は拡張ヘッドＩ／Ｆ制御部４５とＣＰＵＩ／Ｆ制御部５１を有し、拡張ヘッドＩ／Ｆ制御部４５はドットパターン生成部４６、ヘッド設定レジスタ部４７、ヘッドデータ送信部４８、ヘッド制御信号生成部４９、ストローブ信号生成部５０で構成されている。この拡張ヘッドＩ／Ｆ制御部４５は接続する印字ヘッド４２の特性に対応した印字制御を行う構成であり、ドットパターン生成部４６は供給されるビデオデータに基づいて対応した分割数のドットパターンデータを作成し、ヘッドデータ送信部４８によりドットパターンデータを印字ヘッド４２に転送する。
【００７２】
図１４は、この場合のレジスタマップの構成を示す図である。本例の場合、メインチップ側のアドレスは前述の実施形態１、及び２と同じであり、“000h”〜“03Fh”がイエロー（Ｙ）のアドレスを示し、“040h”〜“07Fh”がマゼンタ（Ｍ）のアドレスを示し、“080h”〜“0BFh”がシアン（Ｃ）のアドレスを示し、“0C0h”〜“0FFh”がブラック（Ｋ）のアドレスを示す。
【００７３】
また、前述の実施形態において、共通領域であったアドレス領域“100h”〜“1FFh”はサブチップ側のアドレスとして使用される。すなわち、“100h”〜“13Fh”がサブ側のイエロー（Ｙ）のアドレスを示し、“140h”〜“17Fh”がサブ側のマゼンタ（Ｍ）のアドレスを示し、“180h”〜“1BFh”がサブ側のシアン（Ｃ）のアドレスを示し、“1C0h”〜“1FFh”がサブ側のブラック（Ｋ）のアドレスを示す。
【００７４】
上記のように構成することにより、サブヘッド制御部４３においてもメイン側と同様な制御を行うことによって、拡張ヘッドＩ／Ｆ制御部４５を使用した印刷処理を行うことができる。この場合、サブ側の制御データ（ＣＭＤ）は印字ヘッド４２に対応した情報であり、印字ヘッドに対応した濃度情報や印刷位置情報等である。
【００７５】
尚、図１５は実施形態３の処理を説明するタイムチャートであり、前述の図６に示すタイムチャートと同様、サブ側においても同様な制御が行われる。すなわち、サブ側においても、ライト時、同図に示すａのタイミングでCS信号とアドレスデータを出力し、ｂのタイミングで制御データ（ＣＭＤ）を出力し、ｃのタイミングで制御データ（ＣＭＤ）の書き込み処理を行う。一方、ライト時、ｄのタイミングでCS信号とアドレスデータを出力し、ｅのタイミングでデータの読み出し処理を行う。
【００７６】
また、図１６はアドレスデータ及び制御データ（ＣＭＤ）の構成を示す図であり、前述の図９に示すタイムチャートと基本的に同様であり、ＳＤＩ及びＳＤＯに対応するサブＳＤＩの出力タイミングを示す。
【００７７】
以上のように、本例によれば、更に幅広い印刷仕様に対応した印刷処理が可能となる。すなわち、特性の異なる印字ヘッドを使用する場合においても、メイン／サブ切換回路４１をサブ側に切り換え、拡張ヘッドＩ／Ｆ制御部４５を使用して特性の異なる印字ヘッド４２に対応した印字処理を行うことができる。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施形態を説明する印刷装置の全体構成を説明するシステム図である。
【図２】ヘッド制御部の具体的な構成を説明するブロック図である。
【図３】ヘッド制御チップの基本構成を説明する図である。
【図４】（ａ）〜（ｃ）は、ヘッドコントローラボードを使用する個数に対応したハード構成を説明する図であり、（ｄ）は、上記（ａ）〜（ｃ）の各場合における特性を示す図である。
【図５】ヘッドコントローラボードを２枚使用したデイジーチェーン接続の例を示す図である。
【図６】本実施形態の処理を説明するタイムチャートである。
【図７】モード情報の設定を説明する図である。
【図８】アドレスデータのレジスタマップを説明する図である。
【図９】アドレスデータ及び制御データ（ＣＭＤ）の構成を説明する図である。
【図１０】ＳＤＩ及びＳＤＯのデータ構成を説明する図である。
【図１１】実施形態２の構成を示す図である。
【図１２】実施形態３の構成を示す図であり、印字ヘッドの特性が上記実施形態１及び２と同じ場合の構成を示す図である。
【図１３】実施形態３の構成を示す図であり、印字ヘッドの特性が上記実施形態１及び２と異なる場合の構成を示す図である。
【図１４】実施形態３で使用するレジスタマップの構成を示す図である。
【図１５】実施形態３の処理を示すフローチャートである。
【図１６】アドレスデータ及び制御データ（ＣＭＤ）の構成を示す図である。
【符号の説明】
【００７９】
１・・・印刷装置
２・・・Ｉ／Ｆコントローラ
３・・・エンジン制御部
４・・・受信制御部
５・・・ＲＯＭ
６・・・フォント
７・・・表示制御部
８・・・ビデオＩ／Ｆ制御部
９・・・メモリ
１０・・ＤＭＡ制御部
１１・・ＭＰＵ
１２・・印字ヘッド制御部
１３・・モータ制御部
１４・・ＭＰＵ
１５・・定着制御部
１６・・高圧制御部
１７・・印字ヘッド
１８・・メインモータ
１９・・各種負荷
２０・・各種センサ
２１・・定着サーミスタ
２２・・定着ヒータ
２３・・高圧部
２６・・ビデオＩ／Ｆ制御部
２７・・ヘッドＩ／Ｆ制御部
２８・・基本タイミング生成部
２９・・ＣＰＵＩ／Ｆ制御部
３０・・ビデオＲＡＭ
３１・・ドットパターン生成部
３２・・ヘッド別設定レジスタ部
３３・・ヘッドデータ送信部
３４・・ヘッド制御信号生成部
３５・・ストローブ信号生成部
３６・・ヘッドコントローラボード
３７・・ＣＰＵ
３８・・ＳＤＲＡＭ
３９・・信号線群
４０・・ヘッドコントローラボード
４１・・メイン／サブ切換回路
４２・・印字ヘッド
４３・・サブヘッド制御部
４５・・拡張ヘッドＩ／Ｆ制御部
４６・・ドットパターン生成部
４７・・ヘッド設定レジスタ部
４８・・ヘッドデータ送信部
４９・・ヘッド制御信号生成部
５０・・ストローブ信号生成部
５１・・ＣＰＵＩ／Ｆ制御部
【図２】
0005082686.tif 000002
【図６】
0005082686.tif 000003
【図７】
0005082686.tif 000004
【図８】
0005082686.tif 000005
【図９】
0005082686.tif 000006
【図１０】
0005082686.tif 000007
【図１２】
0005082686.tif 000008
【図１３】
0005082686.tif 000009
【図１４】
0005082686.tif 000010
【図１５】
0005082686.tif 000011
【図１６】
0005082686.tif 000012
【図１】
0005082686.tif 000013
【図３】
0005082686.tif 000014
【図４】
0005082686.tif 000015
【図５】
0005082686.tif 000016
【図１１】
0005082686.tif 000017