(57)【特許請求の範囲】
【請求項１】
表示部に薄膜トランジスタが形成されてなるアレイ基板であって、前記薄膜トランジスタのソース及びドレインにコンタクトホールを介してＣｕメッキ層が電極として接続されており、バリアメタル層上にＣｕシード層が形成され、前記コンタクトホールのアスペクト比が１以上とされており、
前記コンタクトホール部の層間絶縁膜は、前記薄膜トランジスタのゲート絶縁膜上にはＣｕ拡散防止能を有する絶縁膜が形成された少なくとも一層以上の絶縁膜として構成されており、かつ、前記コンタクトホールにおいて、底部近傍にのみ前記バリアメタル層及びＣｕシード層が形成されて前記ゲート絶縁膜の端部が覆われていることを特徴とするアレイ基板。
【請求項２】
前記コンタクトホールにおいて、底部近傍の側壁のテーパ角度をθ１、開口部側の側壁のテーパ角度をθ２としたときに、θ１＜θ２となっており、傾斜の緩やかな前記底部近傍の、少なくとも前記Ｃｕ拡散防止能を有する絶縁膜に到達する位置までは前記バリアメタル層及びＣｕシード層が形成されており、かつ、傾斜の急峻な上部側壁には前記バリアメタル層及びＣｕシード層が形成されていないことを特徴とする請求項１記載のアレイ基板。
【請求項３】
前記コンタクトホール部の層間絶縁膜は、前記Ｃｕ拡散防止能を有する絶縁膜としてＳｉＮからなる絶縁膜が形成され、当該ＳｉＮからなる絶縁膜の上に、ＳｉＯ２からなる絶縁膜が形成されていることを特徴とする請求項１または２記載のアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネル等に用いられるアレイ基板に関するものであり、特に、コンタクトホールにおける電極の構成の改良に関する。
【背景技術】
【０００２】
例えば液晶表示パネルにおいては、アレイ基板と対向基板により液晶セルが構成され、アレイ基板上に形成されたスイッチング素子（画素駆動用の薄膜トランジスタ）及びこれを駆動する駆動回路によって液晶の駆動を行うことで、画像表示が行われる。この場合、１画素の液晶を駆動するのに１つの薄膜トランジスタが必要であり、多結晶シリコン（ポリシリコン）をチャンネル層に使用した多結晶薄膜トランジスタをガラス基板上に形成する技術が開発されている。プロセス技術の進歩により、低いプロセス温度でガラス基板上に高性能な多結晶薄膜トランジスタを形成することが可能になっている。
【０００３】
多結晶シリコン膜を用いた液晶表示パネルの製造においては、前記画素駆動用の薄膜トランジスタとともに、ドライバー回路や電源回路等、駆動回路を構成する薄膜トランジスタをアレイ基板上に作り込むことが行われており、例えば外付け集積回路（ＩＣ）として設置していた駆動回路についても、アレイ基板の周辺領域（額縁領域）に作り込むようになってきている。この場合、液晶表示パネルの周囲に配線形成等のために必要となる額縁領域の狭小化が大きな課題となる。アレイ基板において回路内蔵を行おうとすると、必要な薄膜トランジスタの個数や配線数が多くなるため、額縁領域の幅を大きくせざるを得ない。
【０００４】
そこで、前述の額縁領域の狭小化の要求に応えることを目的に、例えばプロセス技術においてはウエットエッチングからドライエッチングへの移行が進められ、エッチング変換差を小さくすることで微細化を実現している。配線の微細化を進めることができれば、額縁領域を狭小化する上で有利である。
【０００５】
ただし、配線の微細化に伴って低抵抗配線が必要になり、配線幅が微細になる代わりに配線膜厚が厚くなる傾向にあり、額縁領域のさらなる狭小化の妨げになっている。配線膜厚が厚くなると、その分、ドライエッチングにおいてもエッチング変換差が次第に大きくなるからである。
【０００６】
このような状況から、変換差の生じないメッキ法を採用し、低抵抗材料であるＣｕを用いた低抵抗配線技術が液晶表示パネルの分野においても注目されている。例えば特許文献１においては、絶縁基体内に埋め込まれることなく絶縁基体上に設けられた金属拡散防止膜と、金属拡散防止膜上に設けられた金属シード層と、金属シード層上に設けられた金属配線層とからなる３層構造を有する配線が提案されており、液晶表示装置への適用例が開示されている。
【０００７】
銅（Ｃｕ）を用いた微細配線の形成方法としては、いわゆるダマシン法が知られているが、ＣＭＰのための研磨停止膜の形成や、配線を埋め込むための溝を形成するエッチング工程等が必要である。前記特許文献１記載の発明のようにメッキ法を採用することで、これらの工程が不要となり、工程数の削減が可能である。
【特許文献１】特開２００４−１３４７７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、例えばコンタクトホール内部にソース電極やドレイン電極をメッキ法により形成する場合、いわゆるボイドの発生により抵抗値が上昇するという問題がある。特に、アスペクト比が大きなコンタクトホールにおいて顕著である。コンタクトホール内部においては、内壁全体に形成されたＣｕシード層から等方的にＣｕが析出し、それが原因でボイドが発生するものと推測される。
【０００９】
本発明は、このような従来の実情に鑑みて提案されたものであり、ボイドの発生を抑制することが可能で、抵抗値の上昇を抑えることが可能な配線構造を提供し、額縁領域の狭小化が可能で、配線の信頼性に優れたアレイ基板を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前述の目的を達成するために、本発明のアレイ基板は、表示部に薄膜トランジスタが形成されてなるアレイ基板であって、前記薄膜トランジスタのソース及びドレインにコンタクトホールを介してＣｕメッキ層が電極として接続されており、バリアメタル層上にＣｕシード層が形成され、前記コンタクトホールのアスペクト比が１以上とされており、
前記コンタクトホール部の層間絶縁膜は、前記薄膜トランジスタのゲート絶縁膜上にはＣｕ拡散防止能を有する絶縁膜が形成された少なくとも一層以上の絶縁膜として構成されており、かつ、前記コンタクトホールにおいて、底部近傍にのみ前記バリアメタル層及びＣｕシード層が形成されて前記ゲート絶縁膜の端部が覆われていることを特徴とする。
本発明は、例えば前記コンタクトホールにおいて、底部近傍の側壁のテーパ角度をθ１、開口部側の側壁のテーパ角度をθ２としたときに、θ１＜θ２となっており、傾斜の緩やかな前記底部近傍の、少なくとも前記Ｃｕ拡散防止能を有する絶縁膜に到達する位置までは前記バリアメタル層及びＣｕシード層が形成されており、かつ、傾斜の急峻な上部側壁には前記バリアメタル層及びＣｕシード層が形成されていない構成となっている。
本発明は、例えば前記コンタクトホール部の層間絶縁膜は、前記Ｃｕ拡散防止能を有する絶縁膜としてＳｉＮからなる絶縁膜が形成され、当該ＳｉＮからなる絶縁膜の上に、ＳｉＯ２からなる絶縁膜が形成されている構成となっている。
【００１１】
コンタクトホールの底部近傍にのみＣｕシード層を形成した場合、Ｃｕメッキ層の析出は、Ｃｕシード層を形成した部分（すなわちコンタクトホールの底部）から始まり、コンタクトホール内部を次第に埋めていく形で進行する。したがって、等方的に成長した場合のように析出したＣｕが互いに衝突することがなく、ボイドの発生が回避される。
【発明の効果】
【００１２】
本発明によれば、コンタクトホールに形成されるＣｕメッキ層において、ボイドの発生による抵抗値の上昇を招くことがない。したがって、本発明のアレイ基板においては、信頼性の高い配線形成が可能であり、また配線を微細化することも可能であるので、額縁領域の狭小化を実現することも可能である。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を適用したアレイ基板の実施形態について、図面を参照して詳細に説明する。
【００１４】
本実施形態のアレイ基板は、液晶表示パネルに使用されるものである。液晶表示パネルは、図１に示すように、アレイ基板１と対向基板２を備えて構成され、これらアレイ基板１と対向基板２の間の液晶層をアレイ基板１上にマトリックス状に形成された薄膜トランジスタ（画素トランジスタ）をスイッチング素子として駆動することで、画像の表示が行われる。
【００１５】
ここで、表示領域Ｈにおいては、アレイ基板１に各画素に対応して画素電極がマトリクス状に形成されるとともに、画素電極の行方向に沿って走査線が形成され、列方向に沿って信号線が形成されている。さらに、各走査線と信号線の交差位置に前記画素トランジスタが形成されている。
【００１６】
一方、アレイ基板１の周辺領域（液晶表示パネルの額縁領域）には、アレイ基板１に配列形成される信号線に駆動信号を供給する信号線駆動回路３や、走査線に駆動信号を供給する走査線駆動回路４等の駆動回路が形成されている。これら駆動回路は、複数の薄膜トランジスタ（駆動トランジスタ）と、これら薄膜トランジスタ接続される配線等から構成されている。
【００１７】
図２は、液晶表示パネルに形成された薄膜トランジスタの概略断面図である。薄膜トランジスタは、例えばポリシリコンを活性層としてアレイ基板１上に直接形成されている。すなわち、前記薄膜トランジスタは、ガラス基板１１上にアンダーコート層１２を介して多結晶半導体層（ポリシリコン層）１３を形成し、当該多結晶半導体層１３を活性層（チャネル層）として利用することにより構成されている。
【００１８】
ガラス基板１１上には、前記の通りアンダーコート層１２が形成されるが、これはガラス基板１１の表面の傷や穴等を塞いで平坦化すること、ガラス基板１１に含まれる不純物の多結晶半導体層１３への拡散を防止すること等を目的に形成されている。このアンダーコート層１２は、例えばシリコン酸化膜やシリコン窒化膜等を成膜することにより形成されるが、例えば、熱処理により流動化する流動化樹脂からなる平坦化層と、不純物の拡散を防止する被覆層とからなる積層構造とすることも可能である。あるいは、前記ガラス基板１１が平坦化に優れ、含まれる不純物も少ない場合には、前記アンダーコート層１２を省略することも可能である。
【００１９】
前記アンダーコート層１２上に形成される多結晶半導体層１３は、例えばプラズマＣＶＤ法により成膜された非晶質シリコン（ａ−Ｓｉ）をアニールした後、レーザ照射等によって多結晶化することにより形成されるものである。この多結晶半導体層１３は、エッチング等により島状に素子分離され、個々の薄膜トランジスタのチャネルとして形成されている。また、前記多結晶半導体層１３には、不純物注入によりソース領域１３Ａ，及びドレイン領域１３Ｂが形成され、さらに、前記多結晶半導体層１３のチャネル上には、ゲート絶縁膜１４を介してゲート電極１５が形成されている。
【００２０】
さらに、前記ガラス基板１１には、これら薄膜トランジスタと他の回路とを結ぶ配線が形成されている。具体的には、前記薄膜トランジスタにおいて、配線１７が、層間絶縁膜１６に形成したコンタクトホール１８を介して、薄膜トランジスタのソース領域１３Ａ，あるいはドレイン領域１３Ｂと接続されている。層間絶縁膜１６は、Ｃｕ拡散防止能を有する絶縁膜（例えばＳｉＮ膜）である。
【００２１】
ここで、前記配線１７は、Ｃｕを無電解メッキすることにより形成されたＣｕメッキ層により構成され、配線幅の狭小化と低抵抗化を実現している。以下、前記コンタクトホール１８における配線１７の層構造について説明する。
【００２２】
前述の通り、薄膜トランジスタのソース領域１３Ａ及びドレイン領域１３Ｂと接続される電極としての配線１７を形成するには、前記コンタクトホール１８を埋める形でＣｕメッキ層を形成する必要がある。また、Ｃｕメッキ層を無電解メッキ法により形成する場合、Ｃｕシード層の形成が必要である。Ｃｕメッキ層はＣｕシード層上に析出形成される。
【００２３】
本実施形態では、図３に示すように、コンタクトホール１８の底部近傍にのみＣｕシード層１７ａを形成し、これを起点にＣｕメッキ層１７ｂを析出形成している。なお、本実施形態においては、バリアメタル層１７ｃ上にＣｕシード層１７ａを形成しているが、バリアメタル層１７ｃは、多結晶半導体層１３へのＣｕの拡散を防止する機能を有するものである。多結晶半導体層１３の表面は前記ゲート絶縁膜１４により覆われているが、Ｓｉの酸化物等からなるゲート絶縁膜１４ではＣｕの拡散を防止することはできない。そこで前記バリアメタル層１７ｃを介在させることで、Ｃｕがゲート絶縁膜１４を透過して多結晶半導体層１３へ拡散することを防止している。
【００２４】
前述のようにＣｕシード層１７ａをコンタクトホール１８の底部近傍にのみ形成したのは、Ｃｕメッキ層１７ｂにおいてボイドが発生するのを防止するためである。例えば図４（ａ）に示すように、コンタクトホール１８の壁面全体にＣｕシード層１７ａを形成した場合、図中矢印で示すように、Ｃｕシード層１７ａから等方的に析出する。そして、等方的に析出したＣｕ同士が衝突し、図４（ｂ）に示すように、Ｃｕメッキ層１７ｂにボイドＶが発生する。ボイドＶの発生はＣｕメッキ層１７ｂにより形成される配線１７の抵抗値を上昇する要因となる。
【００２５】
これに対して、Ｃｕシード層１７ａをコンタクトホール１８の底部近傍にのみ形成した場合、図５に示すように、コンタクトホール１８の底部から順にＣｕメッキ層１７ｂが成長し、コンタクトホール１８を満たす形でＣｕメッキ層１７ｂが形成される。この時、析出したＣｕ同士が衝突することはなく、ボイドが発生することもない。
【００２６】
前記ボイドの発生は、コンタクトホール１８のアスペクト比が大きい場合に顕著である。アスペクト比は、図６に示すように、コンタクトホール１８の深さＤと開口径Ｒの比率Ｄ／Ｒであり、この値が１以上である場合に前記層構造（Ｃｕシード層１７ａをコンタクトホール１８の底部近傍にのみ形成した層構造）とすることが有効である。
【００２７】
以上のような層構造とされた配線１７を有するアレイ基板は、次のような工程を経て製造することができる。すなわち、先ず、ガラス基板上の多結晶半導体層（例えば膜厚１００ｎｍ）を所望のパターンにパターニングした後、ＳｉＯ２等からなるゲート絶縁膜（例えば膜厚５０ｎｍ）をＣＶＤ法等により形成する。そして、その上にゲート電極となる金属膜（例えば膜厚３００ｎｍ）をスパッタ法等により形成し、フォトリソグラフィ工程やエッチング工程等を経て、ゲート電極を所定のパターンに形成する。
【００２８】
その後、層間絶縁膜（例えば膜厚７００ｎｍ）をＣＶＤ法等により形成する。層間絶縁膜１６は、ＳｉＯ２等の酸化膜でもよいが、Ｃｕに対する拡散係数が小さなＳｉＮやＳｉＣ等を少なくとも１層形成することが好ましい。層間絶縁膜１６の形成の後、当該層間絶縁膜１６にコンタクトホール１８を形成する。コンタクトホール１８のアスペクト比は例えば１以上である（図６を参照）。
【００２９】
次いで、配線形成のためにバリアメタル層１７ｃとＣｕシード層１７ａをスパッタ法等により形成する。バリアメタル層１７ｃとしては、例えば膜厚３０ｎｍのＴａ層を形成する。Ｃｕシード層１７ａは、例えば膜厚３０ｎｍのＣｕ層を形成する。バリアメタル層１７ｃやＣｕシード層１７ａをスパッタ法により形成すると、急峻な角度で形成されたコンタクトホール１８の側壁にはＴａやＣｕが付着せず、バリアメタル層１７ｃやＣｕシード層１７ａが形成されない。一方、コンタクトホール１８の底面は飛来するＴａやＣｕと対向する形になり、バリアメタル層１７ｃやＣｕシード層１７ａが形成される。その結果、図５に示すような、バリアメタル層１７ｃ及びＣｕシード層１７ａがコンタクトホール１８の底部近傍にのみ形成された構造とすることができる。
【００３０】
層間絶縁膜１６上に形成されたバリアメタル層１７ｃ及びＣｕシード層１７ａは、配線１７の配線パターンに応じてパターニングする（図５を参照）。パターニングは、フォトリソグラフィ工程やエッチング工程等を経て行われる。
【００３１】
さらに、フォトリソ技術によってレジスト層を形成し、Ｃｕシード層１７ａ上の前記レジスト層が形成されていない箇所にメッキ法によりＣｕメッキ層１７ｂを形成する。Ｃｕメッキ層１７ｂのメッキに際しては、Ｃｕを所望の膜厚で析出させ、前記コンタクトホール１８内にも充填する形でＣｕメッキ層１７ｂを形成する（図３を参照）。その結果、レジストを剥離することで、配線層及びソース電極、ドレイン電極が形成される（図２を参照）。
【００３２】
以上により、薄膜トランジスタの形成、及び駆動回路の形成が行われ、その後、通常の手法にしたがってアレイ基板を完成し、これを対向基板と貼り合わせて液晶表示パネルを完成する。
【００３３】
本実施形態により作製されたアレイ基板１においては、コンタクトホール１８に形成されるＣｕメッキ層１７ｂにボイドＶが発生することがなく、抵抗値の低い信頼性の高い配線形成が可能である。また、低抵抗化しながら配線を微細化することも可能であるので、額縁領域の狭小化を実現することも可能である。
【００３４】
ところで、前述の実施形態においては、ゲート絶縁膜１４の膜厚が非常に薄いため、コンタクトホール１８の側壁部にバリアメタル層１７ｃが無くても、底部近傍にのみバリアメタル層１７ｃやＣｕシード層１７ａが存在すれば、多結晶半導体層１３へのＣｕの拡散を防ぐことができる。
【００３５】
これに対して、例えばゲート絶縁膜１４の膜厚がある程度厚く設定されている場合、コンタクトホール１８内にゲート絶縁膜１４の端部が臨み、ここからＣｕが拡散するおそれが生ずる。このような場合、コンタクトホール１８の形状を工夫し、前記バリアメタル層１７ｃがゲート絶縁膜１４の端部を覆うように形成することが好ましい。
【００３６】
具体的には、図７に示すように、コンタクトホール１８の側壁の傾き（テーパ）を２段階とする。すなわち、底部近傍の傾斜面（側壁）の傾斜角度をθ１、上部側壁（開口部側の側壁）の傾斜角度をθ２としたときに、θ１＜θ２とする。これにより、傾斜の緩やかな底部近傍の傾斜面にはバリアメタル層１７ｃやＣｕシード層１７ａが形成される。傾斜の急峻な上部側壁にはバリアメタル層１７ｃやＣｕシード層１７ａは形成されない。前記傾斜角度の緩やかな傾斜面をゲート絶縁膜１４上にまで到達するように形成すれば、ゲート絶縁膜１４の端部がバリアメタル層１７ｃやＣｕシード層１７ａによって覆われ、Ｃｕの拡散が確実に防止される。なお、前記コンタクトホール１８の壁面の傾きは、エッチング条件等を調整することで調整可能である。
【００３７】
また、コンタクトホール部の層間絶縁膜の一部のみがＣｕ拡散防止能を有する膜で形成されている場合には、バリアメタル層１７ｃ及びＣｕシード層１７ａが少なくとも前記Ｃｕ拡散防止能を有する膜に到達する位置まで形成されていることが好ましい。例えば層間絶縁膜１６がＣｕの拡散係数が小さなＳｉＮ膜（Ｃｕ拡散防止能を有する膜）とＣｕの拡散係数が大きいＳｉＯ２膜の２層膜により形成されている場合には、前記緩やかな傾斜面の形成高さを調整し、Ｃｕの拡散係数が小さなＳｉＮ膜に到達する高さまでバリアメタル層１７ｃやＣｕシード層１７ａを形成することが好ましい。図８は、層間絶縁膜１６がＣｕの拡散係数が小さなＳｉＮ膜１６ａとＣｕの拡散係数が大きいＳｉＯ２膜１６ｂの２層膜により形成されている場合を示すものである。本例の場合、緩やかな傾斜面がＳｉＮ膜１６ａに到達する高さまで形成されており、バリアメタル層１７ｃやＣｕシード層１７ａがＳｉＮ膜に到達する高さまで形成されている。
【図面の簡単な説明】
【００３８】
【図１】液晶表示パネルの構成例を示す概略斜視図である。
【図２】薄膜トランジスタの構造例を示す概略断面図である。
【図３】コンタクトホールにおける配線の層構造の一例を示す模式的な断面図である。
【図４】（ａ）はコンタクトホール全体にＣｕシード層を形成した場合のＣｕの等方的な成長の様子を模式的に示す図であり、（ｂ）はＣｕメッキ層にボイドが形成された様子を模式的に示す図である。
【図５】コンタクトホールの底部にのみＣｕシード層を形成した場合のＣｕの成長の様子を模式的に示す図である。
【図６】コンタクトホールのアスペクト比を説明するための模式図である。
【図７】コンタクトホールにおける配線の層構造の他の例を示す模式的な断面図である。
【図８】コンタクトホールにおける配線の層構造のさらに他の例を示す模式的な断面図である。
【符号の説明】
【００３９】
１  アレイ基板、  ２  対向基板、  ３  信号線駆動回路、  ４  走査線駆動回路、
１１  ガラス基板、  １２  アンダーコート層、  １３  多結晶半導体層、
１４  ゲート絶縁膜、  １５  ゲート電極、  １６  層間絶縁膜、１７  配線、
１７ａ  Ｃｕシード層、
１７ｂ  Ｃｕメッキ層、
１７ｃ  バリアメタル層、
１８    コンタクトホール
【図１】
0005046762.tif 000002
【図２】
0005046762.tif 000003
【図３】
0005046762.tif 000004
【図４】
0005046762.tif 000005
【図５】
0005046762.tif 000006
【図６】
0005046762.tif 000007
【図７】
0005046762.tif 000008
【図８】
0005046762.tif 000009