(57)【特許請求の範囲】
【請求項１】
直流の入力電圧を所定スイッチング周波数のパルス幅変調信号に対応したタイミングでスイッチング動作し、交流電圧を発生させるスイッチング素子を有するインバータ回路と、その交流電圧を整流平滑して出力電圧を得る整流平滑回路を備えたスイッチング電源装置において、
前記スイッチング周波数を設定しのこぎり波電圧を発生するのこぎり波発生回路と、前記出力電圧を出力電圧デジタル値に変換するアナログ／デジタル変換回路と、前記出力電圧デジタル値を基に所定の演算処理を行なうことにより前記出力電圧を制御するための制御パルス電圧を発生させる制御パルス発生手段と、その制御パルス電圧を平滑化して平滑化電圧を生成するパルス平滑化回路と、その平滑化電圧と前記のこぎり波電圧とを比較して前記スイッチング素子の駆動パルス幅を決定する比較回路とを備えたことを特徴とするスイッチング電源装置。
【請求項２】
前記整流平滑回路は、前記スイッチング素子と同期してオン・オフ動作するスイッチ素子からなる同期整流回路を備えたことを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記のこぎり波発生回路は、のこぎり波電圧の上昇部分を入力電圧に比例した傾きに生成することを特徴とする請求項1又は２記載のスイッチング電源装置。
【請求項４】
前記制御パルス発生手段は、前記出力電圧デジタル値と所定の目標値とを比較演算する演算部と、前記演算部に接続され、前記出力電圧デジタル値がその目標値よりも高いときはロウレベル電圧パルスを発生し、目標値よりも低いときはハイレベル電圧パルスを発生し、電圧パルスを発生しないとき、もしくは目標値と等しいときはその出力端を高インピーダンスに開放するパルス電圧生成部を備えたことを特徴とする請求項１，２または３記載のスイッチング電源装置。
【請求項５】
前記制御パルス発生手段は、前記出力電圧デジタル値と所定の目標値とを比較演算する演算部と、前記演算部に接続され、パルス幅変調された制御パルス電圧を出力するパルス電圧生成部を備え、前記パルス電圧生成部は、前記出力電圧デジタル値がその目標値よりも高いときはハイレベル電圧を発生する時比率を増加させ、目標値よりも低いときはハイレベル電圧を発生する時比率を減少させた前記制御パルス電圧を出力することを特徴とする請求項１，２又は３記載のスイッチング電源装置。
【請求項６】
前記パルス平滑化回路は、前記平滑化電圧を所定の設定電圧付近で変動させる平滑化電圧変動幅圧縮回路を備えたことを特徴とする請求項１乃至５のいずれか記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パルス幅変調（ＰＷＭ）信号によりスイッチング動作の制御を行って直流電圧を所望の電圧に変換して、電子機器に供給するためのスイッチング電源装置に関し、特にデジタル制御により出力電圧を制御するスイッチング電源装置に関する。
【背景技術】
【０００２】
従来のアナログ制御により出力電圧制御を行うスイッチング電源装置としては、例えば図６に示す回路のものがある。このスイッチング電源装置１０は、直流の入力電源Ｅｉｎが接続されスイッチング動作を行うインバータ回路１２と、そのスイッチング動作によって発生した交流電圧を整流平滑して出力電圧Ｖｏｕｔを得る整流平滑回路１４を有し、出力電圧Ｖｏｕｔ端子が、負荷２２に接続されている。出力電圧Ｖｏｕｔは、出力電圧Ｖｏｕｔと所定の基準電圧Ｖｒｅｆとの差分を増幅した制御電圧Ｖｃを出力するアナログ式誤差増幅回路１６に接続されている。さらに、スイッチング素子ＴＲ１のスイッチング周波数を決定するのこぎり波電圧Ｖｉを生成するのこぎり波発生回路１８を備え、制御電圧Ｖｃとのこぎり波電圧Ｖｉを比較して、スイッチング素子駆動パルスＶｇを発生する比較回路２０を備えている。比較回路２０の出力は、スイッチング素子ＴＲ１の制御端子であるゲートに接続されている。
【０００３】
インバータ回路１２は、入力電源Ｅｉｎと直列にトランスＴ１の１次側巻線Ｔ１ａとスイッチング素子ＴＲ１が接続され、スイッチング素子ＴＲ１のオン・オフ動作によってトランスＴ１の２次側巻線Ｔ１ｂに交流電圧Ｖｂを発生させる。なお、トランスＴ１の各巻線の極性等は、周知のシングルフォワード方式に構成されている。
【０００４】
トランスＴ１の２次側巻線Ｔ１ｂには、整流平滑回路１４が接続されており、スイッチング素子ＴＲ１がオンのときに導通してパルス電流を流すフォワード側整流素子ＴＲ２と、フォワード側整流素子ＴＲ２と相補的にオン・オフするフライホイール側整流素子ＴＲ３と、スイッチ素子ＴＲ１のオン・オフ動作に同期をとって各整流素子ＴＲ２，ＴＲ３を駆動する同期整流駆動回路１４ａ、およびチョークコイルＬｏとコンデンサＣｏの平滑回路により構成されている。そして、整流平滑回路１４は、２次側巻線Ｔ１ｂに誘起された電圧を整流平滑して出力電圧Ｖｏｕｔを出力する。コンデンサＣｏの両端には、負荷２２が接続され、その出力電圧Ｖｏｕｔが供給されている。
【０００５】
アナログ式誤差増幅回路１６は、反転入力端子に出力電圧アナログ信号が入力されるオペアンプＯＰ１と、その非反転入力に接続される所定の基準電圧Ｖｒｅｆと、利得調整及び位相補償のための帰還素子Ｚｆとを備え、制御電圧Ｖｃを出力する反転増幅回路である。そして、アナログ式誤差増幅回路１６により、出力電圧アナログ信号と基準電圧Ｖｒｅｆとの差分が増幅され、出力電圧アナログ信号が基準電圧Ｖｒｅｆよりも高くなった場合には、制御電圧Ｖｃがリニア（連続的）に低下し、逆の場合には制御電圧Ｖｃがリニア（連続的）に上昇する。
【０００６】
のこぎり波発生回路１８は、電圧一定の直流電源Ｖｃｃ１と、一端が直流電源Ｖｃｃ１に接続された充電抵抗Ｒ１と、その充電抵抗Ｒ１のもう一端とグランド間に接続されたタイマーコンデンサＣ１と、タイマーコンデンサＣ１の両端に接続されたリセット素子Ｓ３と、リセット素子Ｓ３を制御する発振器２４とを備えており、タイマーコンデンサＣ１の両端に発生する電圧Ｖｉが出力される。
【０００７】
発振器２４は、インパルス状のトリガパルスを発生する。このトリガパルスは周期一定の繰り返しパルスであって、スイッチング素子ＴＲ１のスイッチング周波数と、スイッチング素子ＴＲ１のターンオンのタイミングを決定するものである。また、リセット素子Ｓ３は、トリガパルスが入力されるとタイマーコンデンサＣ１の両端を短絡し、瞬時に開放状態となり、次のトリガパルスが入力されるまではその開放状態を継続する機能を有している。
【０００８】
このように構成されたのこぎり波発生回路１８は、以下ように動作する。発振器２４からトリガパルスが入力され、リセット素子Ｓ３がタイマーコンデンサＣ１の両端を短絡し、電荷が放電されてＶｉ≒０となる。さらに、リセット素子Ｓ３は瞬時に開放状態となり、充電抵抗Ｒ１を介して供給される充電電流がタイマーコンデンサＣ１に流れ込み、Ｖｉが上昇する。このとき、充電抵抗Ｒ１とタイマーコンデンサＣ１の直列回路が有する時定数はトリガパルスの周期に比べて十分大きな値に設定されているので、Ｖｉはほぼ一定の傾きをもって直線的に上昇する。その後、次のトリガパルスが入力されるとリセット素子Ｓ３が短絡し、上記の動作を繰り返す。このような動作によって、タイマーコンデンサＣ１の両端にのこぎり波電圧Ｖｉを発生させている。
【０００９】
比較回路２０は、非反転入力に制御電圧Ｖｃが入力され、反転入力にはのこぎり波電圧Ｖｉが入力され、スイッチング素子駆動パルスＶｇを出力する比較器ＣＰ１から成る。すなわち、制御電圧Ｖｃがのこぎり波電圧Ｖｉよりも高い場合にはハイ（以下、Ｈ）レベル電圧を、逆の場合にはロウ（以下、Ｌ）レベル電圧をそれぞれ出力する。これにより、比較器ＣＰ１がＨレベル電圧を出力している期間はスイッチング素子ＴＲ１をオンし、Ｌレベル電圧を出力している期間はスイッチング素子ＴＲ１をオフする駆動を行なっている。
【００１０】
次に、上記のように構成されたスイッチング電源１０が理想的に動作した場合の、出力電圧Ｖｏｕｔの電圧制御について説明する。スイッチング電源１０は、出力電圧Ｖｏｕｔがアナログ式誤差増幅回路１６内の基準電圧Ｖｒｅｆと等しくなるようスイッチング素子ＴＲ１の駆動パルスＶｇのオン・デューティを調整する制御（パルス幅変調制御）がなされ、出力電圧Ｖｏｕｔは一定に保たれる。スイッチング電源装置１０が理想的な動作をした場合、出力電圧Ｖｏｕｔは式（１）のように決定される。
【数１】
0005038841.tif 000002
【００１１】
ここで、Ｎ１：トランスＴ１の一次側巻数、Ｎ２：トランスＴ１の２次側巻数、ｄｕｔｙ：スイッチング素子ＴＲ１のオン・デューティ、である。
【００１２】
式（１）から分かるように、入力電圧Ｖｉｎが変化しても、それに応じてオン・デューティｄｕｔｙを反比例に変化させれば、出力電圧Ｖｏｕｔが一定となる。具体的には、図７のタイムチャートに示すように、入力電圧Ｖｉｎが低い期間１は、制御電圧Ｖｃを高めにしてスイッチング周期Ｔにおいて、オン・デューティを図７のｄｕｔｙ１のように大きくし、逆に、期間２のように入力電源電圧Ｖｉｎが高いときは、制御電圧Ｖｃを低めにしてオン・デューティを図７のｄｕｔｙ２のように小さくし、常にオン・デューティｄｕｔｙと入力電圧Ｖｉｎの積が一定になるように制御がなされている。
【００１３】
このように、出力電圧Ｖｏｕｔをアナログ信号処理のみを用いて制御電圧Ｖｃに変換するいわゆるアナログ制御は、リニア（連続的）に変化する信号を扱うため、出力電圧Ｖｏｕｔの分解能は、理想的には無限小となり、基本的に制御素子の出力誤差の範囲の精度で制御することができる。
【００１４】
一方、スイッチング電源のパルス幅変調制御をデジタルプロセッサ等を用いてデジタル信号処理によって行う、いわゆるデジタル制御が近年提案されている。以下に、デジタル制御を用いたスイッチング電源装置３０を、図８を基に説明する。ここで、上記スイッチング電源１０と同様の構成は、同一の符号を付して説明を省略する。スイッチング電源装置３０は、入力電源Ｅｉｎが接続されスイッチング動作を行うインバータ回路１２と、そのスイッチング動作によって発生した交流電圧を整流平滑して出力電圧Ｖｏｕｔを得る整流平滑回路１４を備えている。さらに、出力電圧Ｖｏｕｔが信号入力されるアナログ／デジタル変換回路２６（以下、Ａ／Ｄ変換回路）と、演算部２８ａとデジタルＰＷＭ手段２８ｂを備え、出力電圧デジタル値から所定のスイッチング素子駆動パルスＶｇを生成する制御パルス発生手段２８により構成されている。
【００１５】
以下、各回路ブロック毎に詳細に説明する。インバータ回路１２、整流平滑回路１４は、上記スイッチング電源１０と同様であるため説明を省略する。Ａ／Ｄ変換回路２６は、出力電圧Ｖｏｕｔが入力され、その出力電圧アナログ値を出力電圧デジタル値に変換して出力する。制御パルス発生手段２８は、例えばデジタルシグナルプロセッサ（ＤＳＰ）であって、演算部２８ａとデジタルＰＷＭ手段２８ｂを備えている。演算部２８ａは、Ａ／Ｄ変換回路２６から得た出力電圧デジタル値と所定のデジタル値の目標値Ｃとの差分を比較演算し、後述するデジタルＰＷＭ手段２８ｂに向けてセット値Ｂを出力する。
【００１６】
次に、デジタルＰＷＭ手段２８ｂについて図９を基に説明する。デジタルＰＷＭ手段２８ｂは、クロック信号を発生するクロック回路ｂ１と、カウンタｂ２，ｂ３と、出力波形生成部ｂ４で構成されている。図１０のタイムチャートに示すように、カウンタｂ２，ｂ３の初期値は共にゼロであって、クロック回路ｂ１のクロック信号に同期してカウントアップ動作を行う。カウンタｂ２は、セット値Ａが与えられ、カウント数がセット値Ａに達するとカウント数はゼロにリセットされ、再びゼロからカウントアップ動作を開始し、この一連の動作を繰り返す。カウンタｂ３は、セット値Ａよりも少ないセット値Ｂが与えられ、カウント数がセット値Ｂに達するとカウント数はゼロにリセットされカウントアップが停止する。そして、カウンタｂ２がリセットされるとそれに同期して再びゼロからカウントアップ動作を開始し、この一連の動作を繰り返す。出力波形生成部ｂ４は、カウンタｂ２，ｂ３の動作をモニタし、カウンタｂ３がカウントアップしているときはＨレベル電圧を、カウンタｂ３のカウントアップが停止しているときはＬレベル電圧を出力して、パルス幅変調された波形を出力する。例えば、クロック回路ｂ１のクロック周波数をＦｃｋ、セット値Ａ＝１０００、セット値Ｂ＝５００とすると、出力波形生成部は、周期Ｔ＝１０００／Ｆｃｋ、時比率（オン・デューティ）０．５の矩形波を出力し、デジタル的に制御されたパルス幅の設定が成され、これを制御してパルス幅変調が行われる。
【００１７】
上記の機能を備えたデジタルＰＷＭ手段２８ｂはスイッチング電源装置３０において、セット値Ａをある一定値に固定的に設定することによってスイッチング周波数を決定し、演算部２８ａから得られたセット値Ｂによって時比率を変化させることによって、所定のスイッチング素子駆動パルスＶｇを生成する役割を果たしている。そして、スイッチング素子駆動パルスＶｇがＨレベル電圧を出力している期間はスイッチング素子ＴＲ１をオンし、Ｌレベル電圧を出力している期間はスイッチング素子ＴＲ１をオフする駆動を行なっている。
【００１８】
次に、上記のように構成されたスイッチング電源装置３０が理想的に動作した場合の、出力電圧Ｖｏｕｔの電圧制御について説明する。スイッチング電源装置３０は、出力電圧デジタル値が制御パルス発生手段２８内の目標値Ｃと等しくなるようスイッチング素子ＴＲ１の駆動パルスＶｇのオン・デューティｄｕｔｙを調整する制御（ＰＷＭ制御）がなされ、出力電圧Ｖｏｕｔは一定に保たれる。スイッチング電源装置３０が理想的な動作をした場合、上記スイッチング電源１０と同様に出力電圧Ｖｏｕｔは式（１）のように決定される。
【００１９】
式（１）から分かるように、入力電圧Ｖｉｎが変化しても、オン・デューティｄｕｔｙを反比例の関係に変化させれば、出力電圧Ｖｏｕｔが一定となる。具体的には、入力電圧Ｖｉｎが低い期間は、演算部２８ａの演算処理によってセット値Ｂは大きな値が出力されてオン・デューティｄｕｔｙを大きくし、逆に、入力電源電圧Ｖｉｎが高い期間は、セット値Ｂは小さな値が出力されてオン・デューティｄｕｔｙを小さくし、常にオン・デューティｄｕｔｙと入力電圧Ｖｉｎの積が一定になるように制御がなされている。
【００２０】
このように、出力電圧Ｖｏｕｔをデジタル演算処理によってスイッチング素子駆動パルスＶｇを生成するいわゆるデジタル制御は、制御用のソフト面の変更だけで、出力電圧Ｖｏｕｔの挙動を自在に変更可能なインテリジェント性を備えているという特徴がある。例えば、制御パルス発生手段２８内の目標値Ｃの設定値を適宜変更することによって、出力電圧Ｖｏｕｔの設定値の変更、電源投入時の出力電圧Ｖｏｕｔの立ち上がり時間や立ち上がりの傾きの変更など、負荷が正常に動作するための最適な環境を容易に作り出すことができる。
【００２１】
また、特許文献１に開示されているように、従来のスイッチング電源装置３０の制御パルス発生手段２８内の演算部やデジタルＰＷＭ手段に相当する機能の一部を汎用的なデジタルプロセッサを用いて構成することで、低コスト化を図ることができる制御回路が提案されている。
【特許文献１】特開２００７−１６６８６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
しかし、従来のアナログ制御のスイッチング電源装置１０においては、前述したデジタル制御の特徴であるインテリジェント性に欠け、例えば出力電圧Ｖｏｕｔの挙動等を変更する場合には、スイッチング電源装置内部の部品変更といったハード面の変更を余儀なくされ、再評価やその他管理の面で煩雑さがある。また、種々の信号処理の回路をディスクリート部品で構成して行う場合が多く、部品点数の増大によってスイッチング電源装置の小型を妨げる要因の一つになっている。
【００２３】
また、従来のデジタル制御のスイッチング電源装置３０においては、狙いの出力電圧Ｖｏｕｔに設定するために所定の分解能を得るため、あるいは、入力電圧Ｖｉｎの変動等の外乱に対して高速応答が可能なフィードバック制御特性を得るため、高速で高価なデジタルプロセッサが必要になるという問題がある。
【００２４】
まず、出力電圧制御における分解能の問題点について、以下に説明する。ＰＷＭ制御によって出力電圧制御を行う場合、図８に示すスイッチング電源装置３０においては、スイッチング素子駆動パルスＶｇのオン・デューティｄｕｔｙの分解能が、出力電圧Ｖｏｕｔの分解能となる。例えば、式（１）の関係を充足するよう制御し、かつ出力電圧Ｖｏｕｔを出力電圧のａ％刻みで可変設定する場合、オン・デューティｄｕｔｙを式（２）に示すΔｄｕｔｙという刻みで変化させなければならず、そこに必要な分解能Ｒdutyは、式（３）で表される。
【００２５】
【数２】
0005038841.tif 000003
【数３】
0005038841.tif 000004
【００２６】
具体的な数値を例に上げると、入力電圧Ｖｉｎ＝４８Ｖ、出力電圧Ｖｏｕｔ＝３．３Ｖ、トランスＴ１の１次側巻線Ｎ１＝６ターン、トランスＴ１の２次側巻線Ｎ２＝１ターンのスイッチング電源装置３０において、出力電圧Ｖｏｕｔの刻みをアナログ制御のスイッチング電源装置に遜色の無い値としたいとすると、ａ＝０．１％が必要と考えられ、このとき、式（３）より、必要な分解能は、Ｒduty≒２４２４となる。
【００２７】
近年の汎用的なスイッチング電源装置は、磁性部品等の小型化等の観点から、スイッチング周波数５００ｋＨｚ以上に設定される場合が多い。例えばスイッチング電源装置３０のスイッチング周波数が５００ｋＨｚである場合、デジタルＰＷＭ手段２８ｂのカウンタｂ２は分解能Ｒdutyを考慮してセット値Ａを２４２４以上に設定しなければならない。また、このセット値Ａはスイッチング周波数を決定するものであるので、クロック回路ｂ１のクロック周波数Ｆｃｋは、スイッチング周波数の５００ｋＨｚにセット値Ａの２４２４を乗じた値である１．２１２ＧＨｚ以上のクロック周波数を必要とし、非常に高速で動作可能な高性能なデジタルプロセッサが必要になる。
【００２８】
次に、フィードバック制御の高速応答性に関する問題について説明する。例えば入力電圧Ｖｉｎが急激に上昇する外乱が発生した場合、出力電圧Ｖｏｕｔを一定値に保持するため、図７のタイムチャートのよう入力電圧Ｖｉｎの上昇に応じてスイッチング素子駆動パルスＶｇのオン・デューティｄｕｔｙを小さくする制御がなされるが、その応答速度が問題になる。具体的には、スイッチング電源装置３０において、デジタルプロセッサでの各種の処理を考慮すると、出力電圧ＶｏｕｔのＡ／Ｄ変換回路２６で５０クロック、制御パルス発生回路２８による演算処理及びデジタルＰＷＭ処理で２００クロック、合計２５０クロック程度の処理工数が発生する。ここで、アナログ制御のスイッチング電源装置と同等の応答性を得るべく、これらの処理をスイッチング動作の一周期内で完了させるためには、デジタルプロセッサのクロック周波数は、処理工数２５０クロックにスイッチング周波数５００ｋＨｚを乗じた値である１２５ＭＨｚ以上のクロック周波数が必要となる。また、デジタルプロセッサは、フィードバック制御以外にもいろいろな演算処理等を行うため、実際には１２５ＭＨｚを超えるクロック周波数を必要とし、高速で高性能なデジタルプロセッサが必要となる。
【００２９】
このように、アナログ制御のスイッチング電源装置と同等のスイッチング周波数、出力電圧分解能や高速応答性を得るためには、スイッチング電源回路のスイッチング周波数に対して数桁以上大きなクロック周波数を備えた高速処理が可能なデジタルプロセッサが必要である。しかし、そのような高速で高性能なデジタルプロセッサは非常に高価なものであるため、汎用的なスイッチング電源装置に採用することができず、インテリジェント性の高いデジタル制御のスイッチング電源装置が一般的に普及することを妨げる要因の一つとなっている。
【００３０】
また、特許文献１に開示されたスイッチング電源装置にあっては、ダウンカウンタ、Ｄ／Ａコンバータ、ラッチレジスタ、アップカウンタ、デジタルコンパレータなどの多くの機能ブロックあるいは周辺回路が必要であるため、高速で高性能なデジタルプロセッサを使用した場合ほどではないが比較的高価なものであり、またスイッチング電源装置の小型化を妨げるものである。
【００３１】
この発明は上記背景技術に鑑みて成されたもので、インテリジェント性が高く、比較的低コストの汎用デジタルプロセッサを用いてアナログ制御と同等レベルの出力電圧の分解能と高速応答性を実現可能なデジタル制御のスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００３２】
この発明は、直流の入力電圧を所定スイッチング周波数のパルス幅変調信号に対応したタイミングでスイッチング動作し、交流電圧を発生させるスイッチング素子を有するインバータ回路と、その交流電圧を整流平滑して出力電圧を得る整流平滑回路を備えたスイッチング電源装置であって、前記スイッチング周波数を設定しのこぎり波電圧を発生するのこぎり波発生回路と、前記出力電圧を出力電圧デジタル値に変換するアナログ／デジタル変換回路と、前記出力電圧デジタル値を基に所定の演算処理を行なうことにより前記出力電圧を制御するための制御パルス電圧を発生させる制御パルス発生手段と、その制御パルス電圧を平滑化して平滑化電圧を生成するパルス平滑化回路と、その平滑化電圧と前記のこぎり波電圧とを比較して前記スイッチング素子の駆動パルス幅を決定する比較回路とを備えたスイッチング電源装置である。
【００３３】
前記整流平滑回路は、前記スイッチング素子と同期してオン・オフ動作するスイッチ素子からなる同期整流回路を備えたものである。
【００３４】
さらに、前記のこぎり波発生回路は、のこぎり波電圧の上昇部分を入力電圧に比例した傾きに生成するものである。
【００３５】
前記制御パルス発生手段は、前記出力電圧デジタル値と所定の目標値とを比較演算する演算部と、前記演算部に接続され、前記出力電圧デジタル値がその目標値よりも高いときはロウレベル電圧パルスを発生し、目標値よりも低いときはハイレベル電圧パルスを発生し、電圧パルスを発生しないとき、もしくは目標値と等しいときはその出力端を高インピーダンスに開放するパルス電圧生成部とを備えたものである。
【００３６】
また、前記制御パルス発生手段は、前記出力電圧デジタル値と所定の目標値とを比較演算する演算部と、前記演算部に接続され、パルス幅変調された制御信号を出力するパルス電圧生成部を備え、前記パルス電圧生成部は、前記出力電圧デジタル値がその目標値よりも高いときはハイレベル電圧を発生する時比率を増加させ、目標値よりも低いときはハイレベル電圧を発生する時比率を減少させた前記制御信号を出力するパルス電圧生成部を備えたものである。
【００３７】
さらに、前記パルス平滑化回路は、前記平滑化電圧を所定の設定電圧付近で変動させる平滑化電圧変動幅圧縮回路を備えたものでも良い。
【発明の効果】
【００３８】
この発明によるスイッチング電源装置によれば、インテリジェント性の高いデジタル制御のスイッチング電源装置を、低速クロックで低コストのデジタルプロセッサで実現するものである。特に、スイッチング素子駆動パルスのデューティの分解能を悪化させず、十分な出力電圧精度を得ることができ、アナログ制御のスイッチング電源装置と同等以上の高速応答性を備え、かつ安価で小型のスイッチング電源装置を提供することができる。
【発明を実施するための最良の形態】
【００３９】
以下、この発明のスイッチング電源装置の一実施形態について、図１、図２を基に説明する。ここで、上記スイッチング電源１０，３０と同様の構成は、同一の符号を付して説明を省略する。この実施形態のスイッチング電源装置４０は、直流の入力電源Ｅｉｎが接続されスイッチング動作を行うインバータ回路１２と、そのスイッチング動作によって発生した交流電圧を整流平滑して出力電圧Ｖｏｕｔを得る整流平滑回路１４を備えている。出力電圧Ｖｏｕｔ端子には、出力電圧Ｖｏｕｔが信号入力されるアナログ／デジタル変換回路２６（以下、Ａ／Ｄ変換回路）が接続され、出力電圧Ｖｏｕｔをデジタル値化したＡ／Ｄ変換回路２６の出力が、制御パルス発生手段４２に接続されている。制御パルス発生手段４２は、演算部４２ａとパルス電圧生成部４２ｂを備え、Ａ／Ｄ変換回路２６の出力である出力電圧デジタル値から所定の制御パルス電圧Ｖａを生成する。制御パルス発生手段４２の出力である制御パルス電圧Ｖａは、制御パルス電圧Ｖａを平滑化した平滑化電圧Ｖｓを出力するパルス平滑化回路４４に接続されている。
【００４０】
さらに、スイッチング素子ＴＲ１のスイッチング周波数を決定するとともに入力電圧Ｖｉｎに応じた傾きを有するのこぎり波電圧Ｖｉを生成するのこぎり波発生回路４６が設けられている。そして、平滑化電圧Ｖｓとのこぎり波電圧Ｖｉを比較して、スイッチング素子駆動パルスＶｇを発生する比較回路２０を備え、比較回路２０の出力が、インバータ回路１２のスイッチング素子ＴＲ１のゲート等の制御端子に接続されている。
【００４１】
このスイッチング電源装置４０の各機能ブロックを、周知のシングルフォワード方式の回路構成に展開した電源回路について、図２を基に説明する。なお、インバータ回路１２、整流平滑回路１４、Ａ／Ｄ変換回路２６、比較回路２０は、上述のスイッチング電源１０，３０と同様であるため説明を省略する。
【００４２】
制御パルス発生手段４２は、上述のスイッチング電源装置３０の制御パルス発生手段２８と異なり、演算部４２ａとパルス電圧生成部４２ｂを備えている。演算部４２ａは、Ａ／Ｄ変換回路２６から得た出力電圧デジタル値と所定のデジタル値の目標値Ｃとの差分を比較演算し、パルス電圧生成部４２ｂに向けて演算結果を出力する。その演算結果を受けるパルス電圧生成部４２ｂは、直流電源Ｖｃｃ２に接続され直列に接続されたスイッチ素子Ｓ１，Ｓ２を備え、スイッチ素子Ｓ１，Ｓ２の中点が出力端子４２ｃに接続されている。
【００４３】
パルス電圧生成部４２ｂは、演算部４２ａからの制御により、スイッチ素子Ｓ１，Ｓ２がオン・オフするもので、Ａ／Ｄ変換回路２６の出力が目標値Ｃと等しい場合は、スイッチ素子Ｓ１，Ｓ２がともにオフ状態にある。また、Ａ／Ｄ変換回路２６の出力が目標値Ｃよりも低い場合は、スイッチ素子Ｓ１が一定時間オンし、スイッチ素子Ｓ２はオフ状態のままとなる。逆に、Ａ／Ｄ変換回路２６の出力が目標値Ｃよりも高い場合は、スイッチ素子Ｓ２が一定時間オンし、スイッチ素子Ｓ１はオフ状態のままとなる。これにより、パルス電圧生成部４２ｂは、その出力端子４２ｃに、出力電圧ＶｏｕｔがＡ／Ｄ変換されたデジタル値が、その目標値Ｃよりも高いときはＬレベル電圧パルスを発生させ、目標値Ｃよりも低いときはＨレベル電圧パルスを発生させ、電圧パルスを発生しないとき、もしくは目標値Ｃと等しいときはその出力端４２ｃを高インピーダンスに開放する動作を行う。従って、出力端子４２ｃの制御パルス電圧Ｖａは、Ｈレベル電圧が直流電源のＶｃｃ２電位、Ｌレベル電圧がゼロ電位、スイッチ素子Ｓ１，Ｓ２を開放した状態では、次に述べるパルス平滑化回路４４のコンデンサＣ２の充電電位となる。
【００４４】
パルス平滑化回路４４は、抵抗Ｒ２とコンデンサＣ２によりいわゆる積分回路を構成している。この積分回路は、制御パルス電圧Ｖａを平滑化し、所定の直流電圧である平滑化電圧Ｖｓを出力する。パルス平滑化回路４４は、制御パルス電圧Ｖａを長い期間Ｈレベルとすると平滑化電圧Ｖｓが上昇し、逆に長い期間Ｌレベルとすると,平滑化電圧Ｖｓが低下するように動作する。抵抗Ｒ２とコンデンサＣ２は、後述するように、出力電圧Ｖｏｕｔの分解能を決定する。
【００４５】
のこぎり波電圧Ｖｉを発生するのこぎり波発生回路４６は、上述のスイッチング電源装置１０ののこぎり波発生回路１８と異なり、充電抵抗Ｒ１のタイマーコンデンサＣ１との接続点と反対側の一端は、入力電源Ｅｉｎが供給する入力電圧Ｖｉｎに接続されている。
【００４６】
のこぎり波発生回路４６は、以下の動作を行う。発振器２４からトリガパルスが出力されると、リセット素子Ｓ３がタイマーコンデンサＣ１の両端を短絡してＶｉ≒０となる。さらに、リセット素子Ｓ３は瞬時に開放状態となり、充電抵抗Ｒ１を介して供給される充電電流がタイマーコンデンサＣ１に流れ込み、Ｖｉが上昇する。このとき、充電抵抗Ｒ１とタイマーコンデンサＣ１の直列回路が有する時定数はトリガパルスの周期に比べて十分大きな値に設定されているので、充電抵抗Ｒ１を介してタイマーコンデンサＣ１に流入する電流は、入力電圧Ｖｉｎに比例した略一定電流となるので、Ｖｉは入力電圧Ｖｉｎに比例した傾きをもって直線的に上昇する。さらに発振器２４から次のトリガパルスが出力されると、リセット素子Ｓ３が再度Ｃ１の両端を短絡し、上記の一連の動作を繰り返す。このような動作によって、タイマーコンデンサＣ１の両端に、入力電圧Ｖｉｎに比例した傾きを有するのこぎり波電圧Ｖｉを発生させている。
【００４７】
次に、上記のように構成されたスイッチング電源装置４０が理想的に動作した場合の、出力電圧Ｖｏｕｔの電圧制御について説明する。スイッチング電源装置４０は、出力電圧デジタル値が制御パルス発生手段４２内の目標値Ｃと等しくなるように、演算部４２ａが出力端子４２ｃからＬレベル電圧パルス、もしくはＨレベル電圧パルスを発生させ、平滑化電圧Ｖｓを調整する。平滑化電圧Ｖｓを調整することで、スイッチング素子ＴＲ１の駆動パルスＶｇのオン・デューティｄｕｔｙを調整する制御（パルス幅変調制御）がなされ、出力電圧Ｖｏｕｔは目標値Ｃの電圧に保たれる。スイッチング電源装置４０が理想的な動作をした場合、上記スイッチング電源１０と同様に出力電圧Ｖｏｕｔは式（１）のように決定される。
【００４８】
式（１）から分かるように、入力電源電圧Ｖｉｎが変化しても、オン・デューティｄｕｔｙを反比例の関係に変化させれば、出力電圧Ｖｏｕｔが目標値Ｃの電圧となる。具体的には、入力電圧Ｖｉｎが高くなると、それに比例してのこぎり波電圧Ｖｉの傾きが大きくなり、短時間で平滑化電圧Ｖｓに達してスイッチング素子ＴＲ１をターンオフさせるので、オン・デューティが短くなる。それでも出力電圧Ｖｏｕｔが目標値Ｃの電圧にできない場合には、制御パルス発生手段４２の働きによってオン・デューティｄｕｔｙを調整し、出力電圧Ｖｏｕｔが精度よく目標値Ｃの電圧に制御される。
【００４９】
次に、スイッチング電源装置４０の出力電圧制御の分解能について説明する。スイッチング電源装置４０では、平滑化電圧Ｖｓによってスイッチング素子ＴＲ１のターンオフのタイミングを制御していることから、抵抗Ｒ２とコンデンサＣ２によって平滑化される平滑化電圧Ｖｓの分解能がオン・デューティｄｕｔｙの分解能を決定する。
【００５０】
例えば、演算部４２ａが出力電圧Ｖｏｕｔを上昇させるべきと判断したとき、出力端４２ｃにはＨレベル電圧であるＶｃｃ２が供給される。出力端４２ｂにＶｃｃ２の供給が開始される直前の平滑化電圧ＶｓをＶｓ０、Ｖｃｃ２が供給されている時間をｔｓ１とすると、ｔｓ１経過直後の平滑化電圧Ｖｓは、式（４）で表され、ｔｓ１が小さいと仮定すると、Ｖｓは大きく変化することは無いので、近似的に式（５）で計算される。
【００５１】
【数４】
0005038841.tif 000005
【数５】
0005038841.tif 000006
【００５２】
また、演算部４２ａが出力電圧Ｖｏｕｔを低下させるべきと判断したとき、出力端４２ｃはＬレベル電圧であるゼロ電位に短絡される。出力端４２ｂがゼロ電位に短絡される直前の平滑化電圧ＶｓをＶｓ０、その短絡される時間をｔｓ２とすると、ｔｓ２経過直後の平均化電圧Ｖｓは、式（６）で表され、ｔｓ２が小さいと仮定すると、Ｖｓは大きく変化することは無いので、近似的に式（７）で計算される。
【００５３】
【数６】
0005038841.tif 000007
【数７】
0005038841.tif 000008
【００５４】
式（５）、式（７）に示されるように、平滑化電圧Ｖｓの変化量は、Ｒ２，Ｃ２，ｔｓ１，ｔｓ２の値で決定される。ｔｓ１，ｔｓ２は、使用するデジタルプロセッサの処理速度によってその最小値が決定されるが、抵抗Ｒ２，コンデンサＣ２の値を適宜設定することで平滑化電圧Ｖｓをリニア（連続的）に変化させることができ、結果、制御パルス発生手段４２に用いるデジタルプロセッサのクロック周波数が低速であっても、上記背景技術と比較して、相対的に高い分解能を得ることができる。つまり、平滑化電圧Ｖｓの分解能、すなわちオン・デューティｄｕｔｙの分解能は、従来のスイッチング電源３０のようにデジタルプロセッサのクロック周波数の影響を受けることがない。このように、低速クロックで低コストのデジタルプロセッサを使用して高い分解能を得ることを可能にしている。
【００５５】
次に、スイッチング電源装置４０のフィードバック制御の高速応答性について説明する。
スイッチング電源装置４０では、入力電圧Ｖｉｎに応答するのこぎり波発生回路４６を使用することによってさらに高速応答性の実現を図っている。のこぎり波発生回路４６のように入力電圧Ｖｉｎに比例した傾きを有するのこぎり波電圧Ｖｉを比較器２０に入力する手法は、入力電圧Ｖｉｎの急峻な変動に対して高速に応答して出力電圧Ｖｏｕｔを安定化するフィードフォワード制御方式として、例えば、本願発明者による特願２００６−３１３０８９号に記載されたアナログ制御のスイッチング電源装置に用いられるものと同様のものである。
【００５６】
特にこの手法は、負荷電流によらず式（１）に基づいてパルス幅変調制御されるスイッチング電源装置の場合に特に効果的である。例えば、整流平滑回路１４がダイオードで構成した整流回路を備えたものである場合は、所定の負荷電流以下になるとチョークコイルＬｏの電流が連続しないいわゆる電流不連続動作モードとなり、式（１）が成り立たなくなり、制御モードが非線形に変化する。一方、整流平滑回路１４がＭＯＳ型ＦＥＴからなる同期整流回路を備えたものである場合は、負荷電流によらず常にチョークコイルＬｏの電流が連続するいわゆる電流連続動作モードとなり、式（１）が成り立つ。したがって、同期整流回路を採用することによって負荷電流が変化する全範囲においてスムーズな制御動作が可能となり、出力電圧Ｖｏｕｔが一層安定なスイッチング電源装置を実現することができる。さらに、上記パルス平滑化回路４４の周波数応答特性を適宜調整することで容易に応答性の設定ができる。具体的には、抵抗Ｒ２とコンデンサＣ２の積で求められる時定数τを、所望の分解能が得られる範囲内で極力小さな値に設定すれば、従来のアナログ制御のスイッチング電源装置３０と同等の高速応答を得ることが可能である。
【００５７】
このように、周知の入力電圧Ｖｉｎの変動に応答したのこぎり波電圧Ｖｉを生成するのこぎり波電圧発生回路とＭＯＳ型ＦＥＴを用いた同期整流回路とを、デジタル制御のスイッチング電源装置に適用することによって、低速クロックで低コストのデジタルプロセッサを使用してアナログ制御のスイッチング電源装置と同等以上の高速応答性を得ることができ、引いてはデジタル制御のスイッチング電源装置の低コスト化、小型化に寄与するものである。
【００５８】
次に、この実施形態のスイッチング電源装置４０の変形例について、図３を基に説明する。スイッチング電源装置４０の入力電圧Ｖｉｎの変動に応答したのこぎり波電圧Ｖｉを生成するのこぎり波電圧発生回路４６は、入力電圧Ｖｉｎに比例した傾きを有するのこぎり波電圧を発生するものであれば良い。従って、例えば図３に示すように、発振器２４をデジタルＰＷＭ手段５４ａにより構成してもよい。デジタルＰＷＭ手段５４ａは、単に５００ｋＨｚ程度のスイッチング周波数を決定できればよいので、低速クロックで低コストの汎用デジタルプロセッサを使用すればよい。
【００５９】
また、充電抵抗Ｒ１を、入力電圧Ｖｉｎに比例した電流を供給する電流源Ｊ１に置き換え、より精度の高いのこぎり波電圧Ｖｉを生成可能にしてもよい。
【００６０】
さらに、タイマーコンデンサＣ１とのこぎり波電圧出力端５４ｂの間に、入力電圧に比例した電圧が発生する電圧発生素子Ｒｂを挿入してもよい。これによって、入力電圧Ｖｉｎに応じた直流電圧がのこぎり波電圧Ｖｉに重畳され、比較器ＣＰ１の遅れ時間分が入力電圧Ｖｉｎに応じて補正され、出力電圧制御におけるフィードフォワード制御による応答特性を改善することができる。
【００６１】
次に、この実施形態のスイッチング電源装置４０の他の変形例について、図４を基に説明する。ここでは、スイッチング電源装置４０に使用する制御パルス発生手段４２を、図４に示す制御パルス発生手段５６に置き換えたものである。すなわち、前述のパルス発生手段４２による制御パルス電圧Ｖａの生成は、デジタルプロセッサのＣＰＵの演算処理とパルス電圧生成部４２ｂによって行うものであったが、ここでは、それに代えてパルス電圧生成部としてデジタルプロセッサのデジタルＰＷＭ手段５６ｂを用いたものである。この場合、一旦デジタルＰＷＭ手段５６ｂの所定のカウンタ値をセットすれば、それに対して演算部５６ｂの出力のセット値Ｂにより、演算部５６ｂとは独立にパルス出力が行われるので、制御パルス発生手段５６に用いたデジタルプロセッサのＣＰＵの負担を軽減することができ、その分他の演算処理の処理スピードが速くなるという効果がある。
【００６２】
また、デジタルＰＷＭ手段５６ｂは、低速で低コストのデジタルプロセッサで構成すればよい。例えば、クロック周波数１０ＭＨｚの低速のデジタルプロセッサで構成するデジタルＰＷＭ手段５６ｂを用いて上述の分解能Ｒduty＝２４２４を得るためには、デジタルＰＷＭ手段５６bは４．１３ｋＨｚの周波数で動作させればよい。これは、スイッチング電源装置４０は、平滑化電圧Ｖｓを高速に変化させなくても、スイッチング電源装置が、十分な高速応答性を備えるためである。
【００６３】
ここで、図に示すスイッチング電源装置４０のパルス発生手段４２においては、出力電圧が目標値と等しいときはその出力端４２ｃを高インピーダンスに開放するため、後段のパルス平滑化回路４４のコンデンサＣ２は比較的小さな値でも平滑化可能であり小型外形のチップ部品でコンパクトに構成できるものである。一方、デジタルＰＷＭ手段５６ｂのように出力端５６ｃがＨレベル電圧またはＬレベル電圧の状態にしかなり得ないものであっても、４．１３ｋＨｚ程度の周波数のパルス電圧を平滑化するのであれば、抵抗Ｒ２、コンデンサＣ２は例えば１ｍｍ×０．５ｍｍ程度の小型外形のチップ部品を用いて十分にコンパクトに構成することができ、同時に実用性十分な応答性も得ることができる。
【００６４】
次に、この実施形態のスイッチング電源装置４０のさらに他の変形例について、図５を基に説明する。この実施形態では、スイッチング電源装置４０に使用するパルス平滑化回路４４に代えて、出力電圧Ｖｏｕｔの設定の分解能をより向上させることが可能なパルス平滑化回路５０を備えている。ここで、上記スイッチング電源４０と同様の構成は、同一の符号を付して説明を省略する。パルス平滑化回路５０は、抵抗Ｒ２とコンデンサＣ２からなるいわゆる積分回路と、直流電源電圧Ｖｃｃ２に接続された分圧抵抗Ｒ３，Ｒ４の直列回路からなる平滑化電圧変動幅圧縮回路５０ａを有し、分圧抵抗Ｒ３，Ｒ４の中点はＲ２，Ｃ２から成る積分回路の出力に接続され、分圧抵抗Ｒ３，Ｒ４による出力である平滑化電圧Ｖｓが比較回路２０に入力している。
【００６５】
通常、スイッチング電源装置は、出力電圧Ｖｏｕｔを目標電圧と一致させるように安定化制御の動作を行う。目標電圧が固定値である場合、目標電圧付近におけるオン・デューティｄｕｔｙの分解能が高ければよく、目標電圧から大きく離れた電圧においては、相対的に高い分解能を必要としない。特に、上記実施形態のスイッチング電源装置４０は、入力電圧Ｖｉｎの変動に応答したのこぎり波電圧Ｖｉを生成するのこぎり波電圧発生回路４６とＭＯＳ型ＦＥＴを用いた同期整流回路を有する整流平滑回路１４とを備えているため、平滑化電圧Ｖｓは、入力電圧Ｖｉｎや負荷電流によらずほぼ一定の値に制御すれば目標の出力電圧Ｖｏｕｔを得ることができる。したがって、その一定の電圧値付近で平滑化電圧Ｖｓを細かく変化させることができる分解能があればよい。
【００６６】
パルス平滑化回路４４では、制御パルス電圧Ｖａの変化によって平滑化電圧Ｖｓを０〜Ｖｃｃ２の範囲で変化させていた。一方、パルス平滑化回路５０は、平滑化電圧Ｖｓの変化可能な範囲を所定の電圧幅に圧縮したものであって、その変動の上限値Ｖｓｍａｘ、下限値Ｖｓｍｉｎは、それぞれ式（８）、式（９）で表される。なお、上限値Ｖsmaxは制御パルス発生手段４２の出力端４２ｃに常時Ｈレベル電圧（Ｖｃｃ２）が発生している状態であり、下限値Ｖｓｍｉｎは出力端４２ｃに常時Ｌレベル電圧（ゼロ電圧）が発生している状態である。
【００６７】
【数８】
0005038841.tif 000009
【数９】
0005038841.tif 000010
【００６８】
式（８）、式（９）に示されるように、制御パルス電圧ＶａのＨレベルとＬレベルの時比率が最小から最大に変化するとき、平滑化電圧Ｖｓは、その変化幅が小さくなり、かつ、その上限値と下限値の間をリニア（連続的）に変化する。従って、目標の出力電圧Ｖｏｕｔを得ることができる平滑化電圧Ｖｓ値付近の分解能が向上する。例えば、上限値Ｖｓｍｉｎ＝０．２５Ｖｃｃ２、下限値Ｖｓｍａｘ＝０．７５Ｖｃｃ２となるように各抵抗値を設定した場合には、分解能は２倍に向上することになる。このように構成することにより、より低速クロックで低コストのデジタルプロセッサを使用して高い分解能を得ることが可能になる。
【００６９】
即ち、このパルス平滑化回路５０は、平滑化電圧Ｖｓの変動可能範囲の上限値が、前段の制御パルス電圧ＶａのＨレベル電圧値よりも低く、その下限値は前段の制御パルスＶａのＬレベル電圧値よりも高く制限される。そして、平滑化電圧Ｖｓは、制御パルス発生手段４２の出力端の電気的状態の変化に応じて、その前記上限値と前記下限値の間を連続的に変化する構成とされている。
【００７０】
なお本発明は、上記実施形態に限定するものではなく、パルス幅変調による制御を行うインバータ回路１２であれば、プッシュプル方式、ブリッジ方式、フライバック方式、各種チョッパ方式等にも適用可能である。また、スイッチング素子ＴＲ１もＭＯＳ型ＦＥＴに限定するものではなく、バイポーラトランジスタやＩＧＢＴ等のようにパルス信号によって駆動可能な半導体素子であればよい。
【００７１】
また、パルス平滑化回路４４は、１つの抵抗Ｒ２と１つのコンデンサＣ２で構成した１次フィルターの構成に限定するものではなく、２次あるいはそれ以上の多次フィルターの構成であってもよい。また、パッシブフィルターかアクティブフィルターかも問わない。その平滑化の周波数特性は、スイッチング電源装置４０ａが使用される環境（入力条件、負荷条件等）に合わせて適宜最適なものに設定すればよい。
【図面の簡単な説明】
【００７２】
【図１】この発明のスイッチング電源装置の一実施形態を示す機能ブロック図である。
【図２】この発明のスイッチング電源装置の一実施形態の概略回路図である。
【図３】この発明のスイッチング電源装置ののこぎり波発生回路の他の実施形態を示す回路図である。
【図４】この発明のスイッチング電源装置の制御パルス発生手段の他の実施形態を示す回路図である。
【図５】この発明のスイッチング電源装置の平滑化電圧変動幅圧縮回路の一実施形態を示す回路図である。
【図６】従来のアナログ制御のスイッチング電源装置を示す概略回路図である。
【図７】この発明のスイッチング電源装置の制御パルス発生手段の他の実施形態を示すタイミングチャートである。
【図８】従来のデジタル制御のスイッチング電源装置を示す概略回路図である。
【図９】一般的なデジタルＰＷＭ手段の機能ブロック図である。
【図１０】一般的なデジタルＰＷＭ手段の実際の動作を示すタイミングチャートである。
【符号の説明】
【００７３】
１２  インバータ回路
１４  整流平滑回路
２０  比較回路
２６  アナログ／デジタル変換回路
４０  スイッチング電源装置
４２，５６  制御パルス発生手段
４６，５４  のこぎり波発生回路
４６，５４  のこぎり波発生回路
５４ａ  デジタルＰＷＭ手段
４４，５０  パルス平滑化回路
５０ａ  平滑化電圧変動幅圧縮回路
【図１】
0005038841.tif 000011
【図２】
0005038841.tif 000012
【図３】
0005038841.tif 000013
【図４】
0005038841.tif 000014
【図５】
0005038841.tif 000015
【図６】
0005038841.tif 000016
【図７】
0005038841.tif 000017
【図８】
0005038841.tif 000018
【図９】
0005038841.tif 000019
【図１０】
0005038841.tif 000020