(57)【特許請求の範囲】
【請求項１】
基板と、
該基板上の画素領域において互いに交差する複数のデータ線及び複数の走査線と、
前記複数のデータ線にデータ信号を供給するデータ線駆動回路と、
前記複数の走査線に走査信号を所定順序で供給する走査線駆動回路と、
該走査線駆動回路に前記走査信号の出力期間を制御するためのイネーブル信号を供給する複数のイネーブル信号配線と
を備え、
前記走査線駆動回路は、前記イネーブル信号に基づいて前記走査信号の出力期間を制御するＮＡＮＤ回路を含み、
前記ＮＡＮＤ回路を構成する複数のトランジスタのうち、前記走査線の延在方向に沿って配置された互いに隣り合う一のトランジスタ及び他のトランジスタ間に、前記複数のイネーブル信号配線のうちの少なくとも一のイネーブル信号配線が配置され、
前記一のイネーブル信号配線は、前記基板上で平面的に見て、前記データ線の延在方向に沿って配置された配線部分を含み、該配線部分が、前記一のトランジスタ及び前記他のトランジスタ間に配置されている
ことを特徴とする電気光学装置。
【請求項２】
前記走査線駆動回路は、前記所定順序として領域走査に対応する順序で、前記複数の走査線に走査信号を供給することを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記一のトランジスタ及び前記他のトランジスタ間に、前記複数のイネーブル信号配線が配置されていることを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記一のトランジスタは、第１導電型トランジスタであり、
前記他のトランジスタは、第２導電型トランジスタである
ことを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
【請求項５】
前記複数のトランジスタは、同一平面上に配置されていることを特徴とする請求項１乃至４のいずれか一項に記載の電気光学装置。
【請求項６】
基板と、該基板上の画素領域において互いに交差する複数のデータ線及び複数の走査線とを備える電気光学装置を駆動する電気光学装置用駆動回路であって、
前記複数のデータ線にデータ信号を供給するデータ線駆動回路と、
前記複数の走査線に走査信号を所定順序で供給する走査線駆動回路と、
該走査線駆動回路に前記走査信号の出力期間を制御するためのイネーブル信号を供給する複数のイネーブル信号配線と
を備え、
前記走査線駆動回路は、前記イネーブル信号に基づいて前記走査信号の出力期間を制御するＮＡＮＤ回路を含み、
前記ＮＡＮＤ回路を構成する複数のトランジスタのうち、前記走査線の延在方向に沿って配置された互いに隣り合う一のトランジスタ及び他のトランジスタ間に、前記複数のイネーブル信号配線のうちの少なくとも一のイネーブル信号配線が配置され、
前記一のイネーブル信号配線は、前記基板上で平面的に見て、前記データ線の延在方向に沿って配置された配線部分を含み、該配線部分が、前記一のトランジスタ及び前記他のトランジスタ間に配置されている
ことを特徴とする電気光学装置用駆動回路。
【請求項７】
請求項１乃至５のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばアクティブマトリックス型の液晶装置等の電気光学装置、該電気光学装置を駆動する電気光学装置用駆動回路、及び電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器に関し、特に、例えば走査線駆動回路等の電気光学装置の駆動回路に含まれるＮＡＮＤ回路の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置では、該電気光学装置の小型化や画素ピッチの微細化を目的として、例えば電気光学装置における駆動回路の小型化等が図られる。例えば、特許文献１には、一対のＮＭＯＳ（Ｎ−ｃｈａｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅｄ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プルダウントランジスタと一対のＰＭＯＳ（Ｐ−ｃｈａｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅｄ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プルアップトランジスタとが垂直に積層された配列を有するＮＡＮＤ回路が記載されている。
【０００３】
他方、フリッカを防止すること等を目的として、複数の画素が配列された画素領域又は画素アレイ領域（或いは画像表示領域とも呼ばれる）を、例えば上下２分割や上下４分割など、部分的な領域に分けて、それらの領域別に垂直走査を行うと共に該垂直走査を領域間で交互に又は交替で行い、好ましくは部分的な領域別に上述の倍速駆動を行うと共に該倍速駆動を領域間で交互に又は交替で行うといった、領域を跨ぐ形で画素のライン状配列を飛ばして走査する走査方式（以下単に、“領域走査”或いは“領域走査方式”と称する）も、本願出願人により提案されている。ここに倍速駆動とは、１フレーム分の画像信号をメモリに蓄え、同一フレームの画像信号を、極性のみ反転させて２度用いることにより駆動周波数を高める駆動方式であり、駆動周波数を上げると、人間の目ではフリッカが視認できなくなることを利用している（特許文献２及び３参照）。
【０００４】
【特許文献１】特開２００６−４９９１４号公報
【特許文献２】特開２００４−１７７９３０号公報
【特許文献３】特開２００５−２２７７６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の背景技術によれば、トランジスタが積層されているので、積層方向の距離（即ち、高さ）が大きくなるという技術的問題点がある。特に、領域走査のためには、複数のトランジスタを含んで夫々構成される複数の論理回路を、走査線毎に設ける必要があり、限られた基板上領域内で且つ規定の走査線ピッチに合わせて、これらの論理回路を作りこむことは困難であるという技術的問題点もある。
【０００６】
本発明は、例えば上記問題点に鑑みてなされたものであり、例えば領域走査等を可能ならしめるべく走査線駆動回路を複雑高度化させつつも、例えば高さの増加を伴うことなく、走査線ピッチを微細化することで画素ピッチを微細化することができる電気光学装置、電気光学装置用駆動回路及び電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置は、上記課題を解決するために、基板と、該基板上の画素領域において互いに交差する複数のデータ線及び複数の走査線と、前記複数のデータ線にデータ信号を供給するデータ線駆動回路と、前記複数の走査線に走査信号を所定順序で供給する走査線駆動回路と、該走査線駆動回路に前記走査信号の出力期間を制御するためのイネーブル信号を供給する複数のイネーブル信号配線とを備え、前記走査線駆動回路は、前記走査線毎に、前記供給されるイネーブル信号に基づいて前記出力期間を制御するＮＡＮＤ回路を含み、前記ＮＡＮＤ回路を構成する複数のトランジスタのうち、互いに隣り合う一のトランジスタ及び他のトランジスタ間に、少なくとも一の前記イネーブル信号配線が配置されている。
【０００８】
本発明の電気光学装置によれば、例えば石英基板等の基板上の画素領域において、複数のデータ線及び複数の走査線が互いに交差しており、該交差の夫々に対応して複数の画素電極が設けられている。ここに、本発明に係る「画素領域」とは、個々の画素の領域を意味するのではなく、複数の画素がマトリックス状に配列されてなる領域の全体を意味し、典型的には「画像表示領域」となるべき領域を意味する。
【０００９】
データ線駆動回路は、複数のデータ線各々にデータ信号を供給する。走査線駆動回路は、複数の走査線各々に走査信号を所定順序で供給する。イネーブル信号配線は、走査線駆動回路に走査信号の出力期間を制御するためのイネーブル信号を供給する。尚、「所定順序」とは、複数の走査線に走査信号が次々に供給又は出力されるという意味であり、必ずしも走査信号の時系列が各走査線の物理的な配列と対応している場合に限られない。例えば、線順次という意味に限られず、典型的には、画素領域を二分割或いは複数分割しての領域走査に対応して、走査信号を領域毎にとばして交互に或いは入れ替わりに走査線に供給するという意味である。
【００１０】
駆動時には、走査線駆動回路による水平走査で選択された画素電極列に、データ線駆動回路からデータ線を介して各画素電極にデータ信号が供給される、所謂アクティブマトリックス方式によって画像が表示される。
【００１１】
走査線駆動回路は、走査線毎に、供給されるイネーブル信号に基づいて出力期間を制御するＮＡＮＤ回路を含んでいる。該ＮＡＮＤ回路を構成する複数のトランジスタのうち、互いに隣り合う一のトランジスタ及び他のトランジスタ間に、複数のイネーブル信号配線のうち少なくとも一のイネーブル信号配線が配置されている。即ち、一のトランジスタ及び他のトランジスタ間に、少なくとも一本のイネーブル信号配線が配置されている。
【００１２】
本願発明者の研究によれば、一般に、画素ピッチの微細化に伴い、走査線駆動回路におけるＮＡＮＤ回路のレイアウト面積を小さくする必要がある。他方、ＮＡＮＤ回路を構成するトランジスタを垂直に積層することによって面積を小さくする技術が提案されているが、電気光学装置の高さが増加することが判明している。
【００１３】
しかるに本発明では、ＮＡＮＤ回路の互いに隣り合う一のトランジスタ及び他のトランジスタ間に、少なくとも一本のイネーブル信号配線を配置することによって、即ち、ＮＡＮＤ回路内にイネーブル信号配線を挿入することによって、ＮＡＮＤ回路を含む走査線駆動回路全体のレイアウト面積を小さくしている。この際、ＮＡＮＤ回路を構成しているトランジスタを同一平面上に配置すると共に、走査線が延びる方向に沿って配列すれば、当該電気光学装置の高さの増加を抑制することができると共に、走査線が延びる方向に交わる方向（即ち、データ線が延びる方向）の距離を抑制することができ、画素ピッチの微細化を実現することが可能となる。特に、領域走査の場合に、複数のトランジスタを含んでなるＮＡＮＤ回路を走査線毎に、即ち、限られた基板上領域内で規定の走査線ピッチに合わせてＮＡＮＤ回路を作りこむことが可能となる。
【００１４】
加えて、イネーブル信号配線がＮＡＮＤ回路の外部に配置されている場合と比較して、イネーブル信号配線からＮＡＮＤ回路を構成するトランジスタまでの距離を短くすることができるので、出力遅延を防止することができ、実用上非常に有利である。
【００１５】
以上のように、本発明によれば、例えば領域走査などを可能ならしめるべく走査線駆動回路を複雑高度化させつつも、例えば高さの増加を伴うことなく、走査線ピッチを微細化することで画素ピッチを微細化することができる。
【００１６】
本発明の電気光学装置の一態様では、前記一のトランジスタ及び前記他のトランジスタは、前記走査線が延びる方向に沿って配列されており、前記一のイネーブル信号配線は、前記基板上で平面的に見て、前記データ線が延びる方向に沿って延びる配線部分を含み、該配線部分が、前記一のトランジスタ及び前記他のトランジスタ間に配置されている。
【００１７】
この態様によれば、データ線が延びる方向の距離を抑制することができ、画素ピッチの微細化を実現することが可能となる。
【００１８】
本発明の電気光学装置の他の態様では、前記走査線駆動回路は、前記所定順序として領域走査に対応する順序で、前記複数の走査線に走査信号を供給する。
【００１９】
この態様によれば、領域走査を可能ならしめ、例えば高精細な画像を表示可能な電気光学装置を実現することができる。
【００２０】
本発明の電気光学装置の他の態様では、前記一のトランジスタ及び前記他のトランジスタ間に、前記複数のイネーブル信号配線が配置されている。
【００２１】
この態様によれば、例えば２本のイネーブル信号配線が配置されている場合、奇数段目の走査線は２本のイネーブル信号配線のうち一方のイネーブル信号配線を介して供給されるイネーブル信号によって制御され、偶数段目の走査線は他方のイネーブル信号配線を介して供給されるイネーブル信号によって制御される。
【００２２】
本発明の電気光学装置の他の態様では、前記一のトランジスタは、第１導電型トランジスタであり、前記他のトランジスタは、第２導電型トランジスタである。
【００２３】
この態様によれば、一のトランジスタは、例えばＰチャネルトランジスタである第１導電型トランジスタであり、他のトランジスタは、例えばＮチャネルトランジスタである第２導電型トランジスタである。
【００２４】
本発明の電気光学装置の他の態様では、前記複数のトランジスタは、同一平面上に配置されている。
【００２５】
この態様によれば、当該電気光学装置の高さの増加を抑制することができ、実用上非常に有利である。
【００２６】
本発明の電気光学装置用駆動回路は、上記課題を解決するために、基板と、該基板上の画素領域において互いに交差する複数のデータ線及び複数の走査線とを備える電気光学装置を駆動する電気光学装置用駆動回路であって、前記複数のデータ線にデータ信号を供給するデータ線駆動回路と、前記複数の走査線に走査信号を所定順序で供給する走査線駆動回路と、該走査線駆動回路に前記走査信号の出力期間を制御するためのイネーブル信号を供給する複数のイネーブル信号配線とを備え、前記走査線駆動回路は、前記走査線毎に、前記供給されるイネーブル信号に基づいて前記出力期間を制御するＮＡＮＤ回路を含み、前記ＮＡＮＤ回路を構成する複数のトランジスタのうち、互いに隣り合う一のトランジスタ及び他のトランジスタ間に、少なくとも一の前記イネーブル信号配線が配置されている。
【００２７】
本発明の電気光学装置用駆動回路によれば、例えばアクティブマトリックス方式によって画像が表示される電気光学装置を駆動可能である。当該電気光学装置用駆動回路は、電気光学装置の複数のデータ線各々にデータ信号を供給するデータ線駆動回路と、複数の走査線各々に走査信号を供給する走査線駆動回路と、該走査線駆動回路にイネーブル信号を供給するイネーブル信号配線とを備える。
【００２８】
走査線駆動回路は、走査線毎に、供給されるイネーブル信号に基づいて出力期間を制御するＮＡＮＤ回路を含んでいる。該ＮＡＮＤ回路を構成する複数のトランジスタのうち、互いに隣り合う一のトランジスタ及び他のトランジスタ間に、複数のイネーブル信号配線のうち少なくとも一のイネーブル信号配線が配置されている。これにより、ＮＡＮＤ回路を含む走査線駆動回路全体のレイアウト面積を小さくすることができる。
【００２９】
この際、ＮＡＮＤ回路を構成しているトランジスタを同一平面上に配置すると共に、走査線が延びる方向に沿って配列すれば、当該電気光学装置用駆動回路を備える電気光学装置の高さの増加を抑制することができると共に、走査線が延びる方向に交わる方向（即ち、データ線が延びる方向）の距離を抑制することができ、画素ピッチの微細化を実現することが可能となる。
【００３０】
本発明の電子機器は、上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を備える。
【００３１】
本発明の電子機器によれば、上述した本発明の電気光学装置を備えてなるので、高さの増加が抑制されつつ画素ピッチが微細化された、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。
【００３２】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００３３】
以下図１乃至図１１を参照しながら、本発明に係る電気光学装置、電気光学装置用駆動回路及び電子機器の各実施形態を説明する。尚、本実施形態では、電気光学装置の一例として、駆動回路内蔵型のＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）アクティブマトリックス駆動方式の液晶装置を例に挙げる。
【００３４】
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側からみた平面図であり、図２は、図１のＨ−Ｈ´線断面図である。
【００３５】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０及び対向基板２０が対向配置されている。ＴＦＴアレイ基板１０は、例えば、石英基板、ガラス基板、シリコン基板等の透明基板からなり、対向基板２０は、例えば、石英基板、ガラス基板等の透明基板からなる。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明に係る「画素領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３６】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂や熱硬化樹脂、又は紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材５２に混入されるものに加えて若しくは代えて、画像表示領域１０ａ又は画像表示領域１０ａの周辺に位置する周辺領域に、配置するようにしてもよい。
【００３７】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００３８】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。
【００３９】
ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。更に、外部回路接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００４０】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図２では図示を省略してあるが、この積層構造の上に、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明材料からなる画素電極９ａが、画素毎に所定のパターンで島状に形成されている。
【００４１】
画素電極９ａは、後述する対向電極２１に対向するように、ＴＦＴアレイ基板１０上の画像表示領域１０ａに形成されている。ＴＦＴアレイ基板１０における液晶層５０の面する側の表面、即ち画素電極９ａ上には、配向膜１６が画素電極９ａを覆うように形成されている。
【００４２】
対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば対向基板２０における対向面上に平面的に見て、格子状に形成されている。対向基板２０において、遮光膜２３によって非開口領域が規定され、遮光膜２３によって区切られた領域が、例えばプロジェクタ用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜２３をストライプ状に形成し、該遮光膜２３と、ＴＦＴアレイ基板１０側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。
【００４３】
遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成されている。遮光膜２３上に、画像表示領域１０ａにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図２には図示しないカラーフィルタが形成されるようにしてもよい。対向基板２０の対向面上における、対向電極２１上には、配向膜２２が形成されている。
【００４４】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路７等に加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００４５】
次に、図３を参照して、液晶パネル１００を駆動するデータ線駆動回路１０１及び走査線駆動回路１０４の構成について具体的に説明する。図３は、本実施形態に係る液晶装置の要部の概略構成を示す概略構成図である。
【００４６】
図３に示すように、ＴＦＴアレイ基板１０における画像表示領域１０ａには、マトリックス状に配置された複数の画素部１００ｃと、互いに交差して配列された複数の走査線１００ａ及び複数のデータ線１００ｂとが形成されている。尚、ここでは図示しないが、複数の画素部１００ｃの各々は、画素電極９ａと、該画素電極９ａをスイッチング制御するためのＴＦＴと、画素電極９ａに印加された電圧を維持するための蓄積容量とを備えて構成されている。
【００４７】
データ線駆動回路１０１は、入力されるスタートパルスＤＸ及びデータ転送クロックＣＬＸを、サンプリング回路駆動信号をサンプリング回路７に供給する。サンプリング回路７は、このサンプルリング回路駆動信号に応じて、入力されるデータ信号Ｄｓを、サンプリングする。これらにより、液晶パネル１００のデータ線１００ｂに対して、データ信号ｄｉ（ｉ＝１、２、３、…、ｍ）が供給される。
【００４８】
ここで、図４を参照して、走査線駆動回路１０４についてより具体的に説明する。図４は、本実施形態に係る走査線駆動回路１０４の回路構成を示す図である。
【００４９】
図４に示すように、走査線駆動回路１０４は、シフトレジスタ１０４１、複数の論理回路（即ち、ＮＡＮＤ回路１０４２及び１０４４、並びにＮＯＴ回路１０４３及び１０４５）、並びにイネーブル信号配線１０４６及び１０４７を備えて構成されている。シフトレジスタ１０４１は、当該走査線駆動回路１０４に入力されるスタートパルスＤＹを、当該走査線駆動回路１０４に入力される走査側転送クロックＣＬＹに従って、各段から転送信号を順次出力するように構成されている。
【００５０】
複数の論理回路１０４２〜１０４５は、シフトレジスタ１０４１から順次出力される転送信号に対して波形整形等を施すことによって、最終的に走査線１００ａに対し、走査信号Ｇｊ（ｊ＝１、２、３、…、ｎ）を順次出力する。
【００５１】
ここで、特に、ＮＡＮＤ回路１０４４には、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２のいずれかが入力される。該入力されるイネーブル信号ＥＮＢＹ１又はＥＮＢＹ２がハイレベルである場合には、走査線１００ａに走査信号Ｇｊが出力されることとなる。即ち、走査線１００ａが走査されることとなる。他方、入力されるイネーブル信号ＥＮＢＹ１又はＥＮＢＹ２がローレベルである場合には、走査線１００ａに走査信号Ｇｊが出力されない。即ち、走査線１００ａが走査されない。これにより、当該走査線駆動回路１０４は、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２のいずれかに応じて、走査線１００ａの走査を制御することができる。
【００５２】
また、ＮＡＮＤ回路１０４４は、ＮＡＮＤ回路１０４２及びＮＯＴ回路１０４３を通過した転送信号ｑｋ（ｋ＝１、２、３、…、ｎ）を、イネーブル信号ＥＮＢＹ１又ＥＮＢＹ２に基づいて整形する機能を有している。
【００５３】
次に、図５を参照して、ＮＡＮＤ回路１０４４の回路構成について説明する。図５は、ＮＡＮＤ回路１０４４の回路構成を示す回路図である。
【００５４】
図５において、ＮＡＮＤ回路１０４４のゲートαには、シフトレジスタ１０４１の対応する段より出力され、ＮＡＮＤ回路１０４２及びＮＯＴ回路１０４３を通過した転送信号ｑｋが供給される。また、ＮＡＮＤ回路１０４４のゲートβには、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２のいずれかが供給される。
【００５５】
次に、図６を参照して、走査線駆動回路１０４において走査信号Ｇｊを生成する過程について説明する。図６は、走査信号Ｇｊを生成する過程を説明するためのタイミングチャートである。
【００５６】
図６において、走査線駆動回路１０４におけるシフトレジスタ１０４１から、スタートパルスＤＹ及び走査側転送クロックＣＬＹに基づいて転送信号（図示せず）が順次出力され、ＮＡＮＤ回路１０４２及びＮＯＴ回路１０４３を通過した転送信号ｑｋがＮＡＮＤ回路１０４４に入力される。
【００５７】
ＮＡＮＤ回路１０４４において、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２のいずれかを用いて波形整形が行われる。これにより、例えば転送信号ｑｋのパルス幅が、イネーブル信号ＥＮＢＹ１又はＥＮＢＹ２のパルス幅に制限されると共に、各々異なる出力タイミングを有する信号が生成されることとなる。続いて、ＮＯＴ回路１０４５を介して走査信号Ｇｊとして出力される。
【００５８】
本実施形態に係る液晶装置では、図６に示すように、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２におけるパルスは二山になっており、二山のうちの一方を、画像表示領域１０ａを上下に等しく分割した一方の部分領域における走査線の駆動に使用し、二山のうちの他方を、分割した他方の部分領域における走査線の駆動に使用している。即ち、本実施形態に係る液晶装置は、領域走査方式により画像の表示を行っている。具体的には例えば、走査線数が８００本の場合、二山のうち一方を使用して１本目〜４００本目の走査線を駆動し、他方を使用して４０１本目〜８００本目の走査線を駆動する。これにより、高精細な液晶装置を実現することができる。
【００５９】
次に、図７乃至図１０を参照して、ＮＡＮＤ回路１０４４の具体的な構成について説明する。図７は、ＮＡＮＤ回路１０４４の平面図であり、図８は、図７のＡ−Ａ´線断面図であり、図９は、図７のＢ−Ｂ´線断面図であり、図１０は、図７のＣ−Ｃ´線断面図である。尚、図７乃至図１０では、各層・各部材を図面上で認識可能な程度の大きさとするため、各層・各部材毎に縮尺を異ならしめてある。また、図８乃至図１０では、後述する層間絶縁膜４３より上層側の構成要素については図示を省略している。
【００６０】
図７において、ＮＡＮＤ回路１０４４は、ＴＦＴアレイ基板１０上に設けられたトランジスタ４１１、４１３、４１５及び４１７を備えて構成されている。そして、トランジスタ４１５及び４１７間には、イネーブル信号配線１０４６及び１０４７が配置されている。ここで、トランジスタ４１１、４１６及び４１７は、本発明の「第１導電型トランジスタ」の一例としてのＰチャネルトランジスタであり、トランジスタ４１２、４１３、４１４及び４１５は、本発明の「第２導電型トランジスタ」の一例としてのＮチャネルトランジスタである。
【００６１】
尚、図７において、トランジスタ４１１、４１３、４１５及び４１７によって一つのＮＡＮＤ回路が構成され、トランジスタ４１１、４１２、４１４及び４１６によって他の一つのＮＡＮＤ回路が構成されている。即ち、図７は、第ｎ本目の走査線に対応するＮＡＮＤ回路、及び第ｎ＋１本目の走査線に対応するＮＡＮＤ回路を示している。本実施形態に係る液晶装置では、トランジスタ４１１を二つのＮＡＮＤ回路で共有している。
【００６２】
ＴＦＴアレイ基板１０上には、上記トランジスタ４１１、４１３、４１５及び４１７、並びにイネーブル信号配線１０４６及び１０４７の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図８に示すように、下から順に、トランジスタ４１１、４１３、４１５及び４１７を夫々構成する半導体層４５１、４５３、４５５及び４５７を含む第１層、ゲート電極を含む配線４４１、４４３及び４４５を含む第２層、イネーブル信号配線１０４６及び１０４７、電源配線ＶＤＤ１、ＶＤＤ２及びＶＳＳ、並びに配線４３３及び４３７を含む第３層、配線４２１を含む第４層を備えて構成されている。尚、電源配線ＶＤＤ１及びＶＤＤ２は、図５におけるＶＤＤに対応している。
【００６３】
また、第１層及び第２層間には下地絶縁膜４１が、第２層及び第３層間には層間絶縁膜４２が、第３層及び第４層間には層間絶縁膜４３が、夫々設けられており、前記各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２及び４３には、各層に含まれる配線等を相互に電気的に接続するためのコンタクトホール等が形成されている。
【００６４】
尚、図８には示されていないが、第１層には、半導体層４５２、４５４及び４５６が更に含まれており、第２層には、配線４４２、４４４及び４４６が更に含まれており、第３層には、配線４３１、４３２、４３４、４３５、４３６及び４３８が更に含まれており、第４層には、配線４２２が更に含まれている。また、第３層に含まれる各種配線は、例えば下層から順にアルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有し、第４層に含まれる各種配線は、例えば下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。
【００６５】
再び図７に戻り、配線４３１は、コンタクトホール４３１ａを介して配線４４１に電気的に接続されている。尚、配線４４１は、図５におけるゲートαに対応している。電源配線ＶＤＤ１は、コンタクトホール４３９ａを介して半導体層４５１に電気的に接続されている。尚、図７では便宜上、一つのコンタクトホールにのみ引き出し線を付与しているが、図７の上下方向に三つ連続して設けられたコンタクトホール全てを介して、電源配線ＶＤＤ１及び半導体層４５１が接続されている。後述するコンタクトホール４３３ａ、４３３ｂ、４３４ａ、４３４ｂ、４３５ａ、４３５ｂ、４３６ａ、４３６ｂ、４３７ａ、４３８ａ、４３９ｂ、４３９ｃ、４３９ｄ及び４３９ｅについても同様である。
【００６６】
配線４３３は、コンタクトホール４３３ａを介して半導体層４５１に電気的に接続されていると共に、コンタクトホール４３３ｂを介して半導体層４５３に電気的に接続されている。また、配線４３３は、コンタクトホール４２１ａを介して配線４２１に電気的に接続されている（図８参照）。配線４２１は、コンタクトホール４２１ｂを介して配線４３７に電気的に接続されている。
【００６７】
配線４３５は、コンタクトホール４３５ａを介して半導体層４５３に電気的に接続されていると共に、コンタクトホール４５３ｂを介して半導体層４５５に電気的に接続されている。電源配線ＶＳＳは、コンタクトホール４３９ｂを介して半導体層４５５に電気的に接続されていると共に、コンタクトホール４３９ｃを介して半導体層４５４に電気的に接続されている（図９参照）。
【００６８】
イネーブル信号配線１０４６は、コンタクトホール１０４６ａを介して配線４４３に電気的に接続されている（図８参照）。尚、配線４４３は、図５におけるゲートβに対応している。配線４３７は、コンタクトホール４３７ａを介して半導体層４５７に電気的に接続されていると共に、コンタクトホール４３７ｂを介して配線４４５に電気的に接続されている。尚、配線４４５は、図５におけるＯＵＴに対応している。電源配線ＶＤＤ２は、コンタクトホール４３９ｄを介して半導体層４５７に電気的に接続されていると共に、コンタクトホール４３９ｅを介して半導体層４５６に電気的に接続されている（図１０参照）。
【００６９】
配線４３２は、コンタクトホール４３２ａを介して配線４４２に電気的に接続されている。配線４３４は、コンタクトホール４３４ａを介して半導体層４５１に電気的に接続されていると共に、コンタクトホール４３４ｂを介して半導体層４５２に電気的に接続されている。また、配線４３４は、コンタクトホール４２２ａを介して配線４２２に電気的に接続されている。配線４２２は、コンタクトホール４２２ｂを介して配線４３８に電気的に接続されている。
【００７０】
配線４３６は、コンタクトホール４３６ａを介して半導体層４５２に電気的に接続されていると共に、コンタクトホール４３６ｂを介して半導体層４５４に電気的に接続されている。イネーブル信号配線１０４７は、コンタクトホール１０４７ａを介して配線４４４に電気的に接続されている。
【００７１】
配線４３８は、コンタクトホール４３８ａを介して半導体層４５６に電気的に接続されていると共に、コンタクトホール４３８ｂを介して配線４４６に電気的に接続されている。
【００７２】
上述の如く構成されたＮＡＮＤ回路１０４４の距離Ｗ１は、約１０μｍ（マイクロメートル）である。これにより、画素ピッチの微細化を実現することが可能となる。また、図７に示すように、コンタクトホール１０４６ａからトランジスタ４１５までの距離と、コンタクトホール１０４６ａからトランジスタ４１７までの距離とがほぼ同じであり且つ短いので、トランジスタ４１５及び４１７夫々に入力されるイネーブル信号ＥＮＢＹ１の振幅をほぼ同じにすることができる。同様に、トランジスタ４１４及び４１６夫々に入力されるイネーブル信号ＥＮＢＹ２の振幅をほぼ同じにすることができる。
【００７３】
一方、本実施形態では、トランジスタ４１１、４１３、４１５及び４１７（或いは、トランジスタ４１１、４１２、４１４及び４１６）を、Ｙ方向に沿って配列したため、走査線駆動回路１０４のＹ方向の距離が長くなるが、例えば走査線駆動回路１０４におけるシフトレジスタ１０４１をシール領域に配置しさえすれば、ＮＡＮＤ回路１０４４のＹ方向の距離が増加することによる、例えば画像表示領域１０ａに対する影響を解消することができる。尚、シフトレジスタ１０４１がシール領域に配置されたとしても、液晶装置の動作に何らの影響を与えないことが本願発明者の研究により判明している。
【００７４】
＜電子機器＞
次に、図１１を参照しながら、上述した液晶装置を電子機器の一例であるプロジェクタに適用した場合を説明する。上述した液晶装置における液晶パネル１００は、プロジェクタのライトバルブとして用いられている。図１１は、プロジェクタの構成例を示す平面図である。
【００７５】
図１１に示すように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００７６】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等の構成を有しており、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００７７】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像は、液晶パネル１１１０Ｇによる表示像に対して左右反転することが必要となる。
【００７８】
尚、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００７９】
尚、図１１を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００８０】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【００８１】
尚、本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、電気光学装置用駆動回路、及び電気光学装置を具備してなる電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００８２】
【図１】本発明の実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ´線断面図である。
【図３】本発明の実施形態に係る液晶装置の要部の概略構成を示す概略構成図である。
【図４】本発明の実施形態に係る走査線駆動回路の回路構成を示す図である。
【図５】本発明の実施形態に係るＮＡＮＤ回路の回路構成を示す回路図である。
【図６】本発明の実施形態に係る走査線駆動回路において、走査信号を生成する過程を説明するためのタイミングチャートである。
【図７】本発明の実施形態に係るＮＡＮＤ回路の平面図である。
【図８】図７のＡ−Ａ´線断面図である。
【図９】図７のＢ−Ｂ´線断面図である。
【図１０】図７のＣ−Ｃ´線断面図である。
【図１１】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【００８３】
１００…液晶パネル、１００ａ…走査線、１００ｂ…データ線、１０１…データ線駆動回路、１０４…走査線駆動回路、４１１〜４１７…トランジスタ、１０４１…シフトレジスタ、１０４２、１０４４…ＮＡＮＤ回路、１０４３、１０４５…ＮＯＴ回路、１０４６、１０４７…イネーブル信号配線
【図１】
0005076741.tif 000002
【図２】
0005076741.tif 000003
【図３】
0005076741.tif 000004
【図４】
0005076741.tif 000005
【図５】
0005076741.tif 000006
【図６】
0005076741.tif 000007
【図７】
0005076741.tif 000008
【図８】
0005076741.tif 000009
【図９】
0005076741.tif 000010
【図１０】
0005076741.tif 000011
【図１１】
0005076741.tif 000012