(57)【特許請求の範囲】
【請求項１】
互いに直交して配置される複数本の信号線及び走査線と、この信号線と走査線との交点近傍にスイッチ素子を介して配置される画素電極とを備えたアレイ基板を含み、
前記信号線に接続され、画像信号を供給する信号線駆動回路と、
前記走査線に接続され、前記スイッチング素子をＯＮ状態にして前記画像信号を前記画素電極に書き込むゲート信号を供給する走査線駆動回路と、
前記信号線駆動回路へｍビットの画像データを少なくとも２並列にそれぞれ出力する回路であって、ｎ番目の画像データの各ビットに対して（ｎ＋１）番目の画像データの各ビットが過半数以上変化する場合は、その（ｎ＋１）番目の画像データを論理反転して出力すると共に、その（ｎ＋１）番目の画像データが反転データであることを示すデータ反転信号を出力し、また、ｎ番目の画像データの各ビットに対して（ｎ＋１）番目の画像データの各ビットが過半数以上変化しない場合は、その（ｎ＋１）番目の画像データを論理反転しないで出力すると共に、その（ｎ＋１）番目の画像データが非反転データであることを示すデータ反転信号を出力する制御回路と、
を有する平面表示装置において、
前記制御回路は、
前記２並列で出力する第１の画像データ及びデータ反転信号のビットの出力と、第２の画像データ及びデータ反転信号のビットの出力とが、反対になるように非表示期間において設定する
ことを特徴する平面表示装置。
【請求項２】
前記制御回路が、１つのチップに組み込まれている
ことを特徴とする請求項１記載の平面表示装置。
【請求項３】
画像データを前記２並列のうち第１の配線から出力する制御回路が第１のチップに組み込まれ、前記２並列のうち第２の配線から画像データを出力する制御回路が第２のチップに組み込まれ、前記第１のチップと前記第２のチップとが近接して配されている
ことを特徴とする請求項１記載の平面表示装置。
【請求項４】
前記非表示期間が、水平ブランキング期間である
ことを特徴とする請求項１記載の平面表示装置。
【請求項５】
前記非表示期間が、垂直ブランキング期間である
ことを特徴とする請求項１記載の平面表示装置。
【請求項６】
前記信号線駆動回路が２ポート入力であり、前記制御回路は、画像データの時間軸を伸ばして前記信号線駆動回路の各ポートへ２ライン分並列に導く制御を行う
ことを特徴とする請求項１記載の平面表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば各画素にスイッチ素子として薄膜トランジスタ（以下、ＴＦＴという）を用いたアクティブマトリクス型の液晶、有機ＥＬ等の平面表示装置に関するものである。
【０００２】
【従来の技術】
液晶表示装置に代表される平面表示装置は、その薄型、軽量、低消費電力の特徴を生かして各種分野で利用されるようになってきた。そして、近年では、このような平面表示装置に対して、特に大画面化、高精細化の要求が高まってきている。
【０００３】
このような要求に応えるためには、表示パネル自体の高精細化もさることながら、大量の画像データの転送技術、更に各水平走査期間内に大量の画像データの処理を可能にする必要がある。
【０００４】
大量の画像データの処理を可能にするため、例えば、液晶表示装置の制御部分である液晶コントローラからソースドライバにデジタル画像データを電送する場合に、従来より下記のような方法（以下、本明細書ではデータ反転伝送方法という）が提案されている（特開平８−２４８９２４号）。
【０００５】
このデータ反転伝送方法とは、ＩＣ間でデジタルデータの伝送を行うときにデータが切り替わるときのスイッチングノイズを軽減して、ＥＭＩを低減する方法である。以下、具体的に、例を挙げて説明する。
【０００６】
この例としては、液晶コントローラＩＣとソースドライバＩＣ（２ポート入力／２４ビット）の間のデータ伝送について説明する。
【０００７】
送信側である液晶コントローラＩＣが出力している画像データをｎ番目の画像データとし、次に出力する画像データを（ｎ＋１）番目の画像データとする。ｎ番目と（ｎ＋１）番目の画像データを比較して、過半数以上のビットが０から１、または、１から０に変化するときは、（ｎ＋１）番目の画像データは論理を反転して出力する。このように画像データが反転されて出力したときには、その画像データが反転データであることを示すデータ反転信号はＨレベルを出力する。逆に、ｎ番目と（ｎ＋１）番目の画像データを比較して、過半数以上のビットが０から１、または、１から０に変化しないときは、（ｎ＋１）番目の画像データは論理反転を行わず出力する。また、その画像データが非反転データであることを示すデータ反転信号はＬレベルを出力する。
【０００８】
一方、受信側であるソースドライバＩＣ側では、データ反転信号がＨレベルのときに取り込まれた画像データは、ソースドライバＩＣ内部のシフトレジスタに取り込まれる前に再度反転して本来の画像データに復調されてから処理される。
【０００９】
上記のようなデータ反転伝送方法においては、これを実現するためにデータ反転回路を送信側の回路（例えば、液晶コントローラＩＣ）に設ける必要がある。この場合に、データ反転回路は前後の隣り合わせた画像データを比較して動作するだけであるため、他の回路から制御をされることがない。
【００１０】
【発明が解決しようとする課題】
上記のような複数のデータ反転回路を持つ液晶コントローラＩＣに電源を投入したときには、各データ反転回路の出力（画像データやデータ反転信号）は、その時の表示内容に基づいて毎回異なった状態に初期設定される。この初期設定される状態は、ｐ個のデータ反転回路を持つシステムでは、２ｐ  の組み合わせが存在する。
【００１１】
そして、この組み合わせ次第では、送信側である液晶コントローラＩＣの出力が１から０、または、０から１に変化するときに生じるスイッチングノイズが駆動回路基板を伝播してＥＭＩ（電波の不要輻射）レベルを著しく悪くするという問題点があった。
【００１２】
そこで、本発明は上記問題点に鑑み、データ反転伝送方法を用いている平面表示装置において、スイッチングノイズを低減させることができるものを提供する。
【００１３】
【課題を解決するための手段】
本発明は、互いに直交して配置される複数本の信号線及び走査線と、この信号線と走査線との交点近傍にスイッチ素子を介して配置される画素電極とを備えたアレイ基板を含み、前記信号線に接続され、画像信号を供給する信号線駆動回路と、前記走査線に接続され、前記スイッチング素子をＯＮ状態にして前記画像信号を前記画素電極に書き込むゲート信号を供給する走査線駆動回路と、前記信号線駆動回路へｍビットの画像データを少なくとも２並列にそれぞれ出力する回路であって、ｎ番目の画像データの各ビットに対して（ｎ＋１）番目の画像データの各ビットが過半数以上変化する場合は、その（ｎ＋１）番目の画像データを論理反転して出力すると共に、その（ｎ＋１）番目の画像データが反転データであることを示すデータ反転信号を出力し、また、ｎ番目の画像データの各ビットに対して（ｎ＋１）番目の画像データの各ビットが過半数以上変化しない場合は、その（ｎ＋１）番目の画像データを論理反転しないで出力すると共に、その（ｎ＋１）番目の画像データが非反転データであることを示すデータ反転信号を出力する制御回路と、を有する平面表示装置において、前記制御回路は、前記２並列で出力する第１の画像データ及びデータ反転信号のビットの出力と、第２の画像データ及びデータ反転信号のビットの出力とが、反対になるように非表示期間において設定することを特徴する平面表示装置である。
【００１４】
本発明の平面表示装置においては、２並列で出力する第１の画像データ及びデータ反転信号のビットの出力と、第２の画像データ及びデータ反転信号のビットの出力とが、反対になるように非表示期間において設定するため、電源ラインに大きなノイズを発生させることがない。
【００１５】
【発明の実施の形態】
以下、本発明の一実施例の液晶表示装置１０について、図１〜図１４に基づいて説明する。
【００１６】
［１］液晶表示装置の概要説明
図１は、本実施例の液晶表示装置１０の概略構成を示すものである。
【００１７】
この液晶表示装置１０は、有効表示領域が対角２０．８インチサイズのＱＵＸＧＡ（3200×2400）仕様のカラー表示画素を備えた液晶パネル１２を備えている。即ち、この液晶表示装置１０の有効表示領域は、3200×3(R,G,B)の表示画素からなる水平画素ラインを2400本備えて構成されている。
【００１８】
そして、この液晶表示装置１０は、このような多数本の水平画素ラインＬ１，・・・，Ｌ2400を備えるが故に、次のような特徴的な駆動を採用している。
【００１９】
即ち、図６及び７に示すように、有効表示領域を上下２分割し、一水平走査期間（１Ｈ）に、上表示領域の水平画素ライン（Ｌ１〜Ｌ1200）及び下表示領域の水平画素ライン（Ｌ1201〜Ｌ2400）にそれぞれ並列的に書き込みを行い、これを順次繰り返すという手法である。例えば、この実施例では、第１水平走査期間（１Ｈ）で水平画素ラインＬ１，Ｌ2400、第２水平走査期間（１Ｈ）でＬ2399，Ｌ２、・・・に順次書き込むというものである。
【００２０】
ここで水平走査期間（１Ｈ）とは、処理装置３２から一水平画素ライン分のディジタル画像データＤＡＴＡが送信される期間とし、この実施例では13μsecである。
【００２１】
また、ここで液晶パネル１２の有効表示領域は、説明のため図２に示す如く、上下左右に分割された４つのＵＸＧＡ（1600×1200）エリアから構成されているとし、左上の画面をＡ画面、右上の画面をＢ画面、左下の画面をＣ画面、右下の画面をＤ画面とする。また、「上画面」と記載した場合には、Ａ画面、または、Ｂ画面をいい、「下画面」と記載した場合には、Ｃ画面、または、Ｄ画面をいう。更に、Ａ画面、Ｂ画面、Ｃ画面、及びＤ画面は、それぞれ左右に分割されたＡ１画面及びＡ２画面、Ｂ１画面及びＢ２画面、Ｃ１画面及びＣ２画面、及びＤ１画面及びＤ２画面から構成されているものとする。
【００２２】
［２］液晶パネルの構成
上述した駆動を実現するために、この液晶表示装置１０は次のように構成されている。
【００２３】
即ち、この液晶パネル１２は、図１に示すように（3200×3(R,G,B)）本の信号線１６と、この信号線１６と直交して配置される2400本の走査線１８と、これら各信号線１６及び走査線１８の交点近傍に配置されるＴＦＴ２０を介して配置される画素電極２２とを備えたアレイ基板１４と、このアレイ基板１４の対向面上方に所定の間隙をもって配置されるカラーフィルタを備えた対向電極基板（図示せず）と、アレイ基板１４と対向電極基板との間に配置される光変調層としての液晶（図示せず）とを備えている。
【００２４】
液晶パネルに代えて有機ＥＬパネルとするのであれば、液晶に代えて有機ＥＬ層等を配置する必要がある。
【００２５】
走査線１８のそれぞれはＴＦＴ２０のゲートに、信号線１６のそれぞれはＴＦＴ２０のドレインに、画素電極２２のそれぞれはＴＦＴ２０のソースに、それぞれ電気的に接続されており、これにより走査線１８に供給される走査パルスＶｇに対応して信号線１６からのアナログ画像信号Ｖｓが画素電極２２に書き込まれ、画素電極２２と対向電極との電位差に基づいて表示が成される。
【００２６】
ところで、この液晶パネル１２の信号線１６は、図１に示すように、アレイ基板１４の上側から電気的に引き出される上引出信号線１６ａと、アレイ基板１４の下側から電気的に引き出される下引出信号線１６ｂとから構成され、これら信号線１６ａ、１６ｂはそれぞれ図１に示すように交互に配置されている。換言すれば、奇数番目の信号線１６は上引出信号線１６ａであって、偶数番目の信号線１６は下引出信号線１６ｂである。
【００２７】
そして、ＡＣ画面に配置される奇数番目の信号線１６ａのうち、Ｒ１，Ｂ１，・・・，Ｇ800の上引出信号線１６ａは、液晶パネル１２の上辺に配置された第１ＡＣ画面用上側ソースドライバ２４-ACU1に、Ｒ801，Ｂ801，・・・，Ｇ1600の上引出信号線１６ａは第２ＡＣ画面用上側ソースドライバ２４-ACU2に、それぞれ接続パッド１７ａを介して電気的に接続されている。また、ＡＣ画面に配置される偶数番目の信号線１６ｂのうち、Ｇ１，Ｒ２，・・・，Ｂ800の下引出信号線１６ｂは、液晶パネル１２の下辺に配置された第２ＡＣ画面用下側ソースドライバ２６-ACD1に、Ｇ801，Ｒ802，・・・，Ｂ1600の下引出信号線１６ｂは第２ＡＣ画面用下側ソースドライバ２６-ACD2に、それぞれ接続パッド１７ｂを介して電気的に接続されている。
【００２８】
同様に、ＢＤ画面に配置される奇数番目の信号線１６ａのうち、Ｒ1601，Ｂ1601，・・・，Ｇ3200の上引出信号線１６ａは、液晶パネル１２の上辺に配置された第１ＢＤ画面用上側ソースドライバ２５-BDU1に、Ｒ2401，Ｂ2401，・・・，Ｇ3200の上引出信号線１６ａは第２ＢＤ画面用上側ソースドライバ２５-BDU2に、それぞれ接続パッド１７ａを介して電気的に接続されている。また、ＢＤ画面に配置される偶数番目の信号線１６ｂのうち、Ｇ1601，Ｒ1602，・・・，Ｂ2400の下引出信号線１６ｂは、液晶パネル１２の下辺に配置された第２ＢＤ画面用下側ソースドライバ２７-BDD1に、Ｇ2401，Ｒ2402，・・・，Ｂ3200の下引出信号線１６ｂは第２ＢＤ画面用下側ソースドライバ２７-BDD2に、それぞれ接続パッド１７ｂを介して電気的に接続されている。
【００２９】
また、走査線１８はアレイ基板１４の一端に引き出され、接続パッド１９を介して上画面用ゲートドライバ２８及び下画面用ゲートドライバ３０に電気的に接続され、これらゲートドライバ２８、３０からから走査パルスＶｇが各走査線１８に供給される。
【００３０】
このような液晶パネル１２の構成により、各信号線１６の接続パッド１７ａ、１７ｂのそれぞれは、少なくとも信号線１６を隔てて配置されるため、接続パッド１７ａ、１７ｂ間隔は信号線１６間隔に対して十分に広く取れる。これにより、高精細化に対しても上側ソースドライバ２４、２５や下側ソースドライバ２６、２７等の外部回路の電気的な接続が容易に可能となる。
【００３１】
信号線１６を、例えばいずれも上側に引き出すのであれば、偶数本目と奇数本目とで対応する接続パッド位置を千鳥状に配置することで外部回路との接続を用意に行うことができる。また、偶数本目と奇数本目の２グループに区分する他に、３グループ以上に区分し、接続パッドをこれに合わせて多段の千鳥状に配置してもかまわない。
【００３２】
［３］液晶表示装置の回路構成
この液晶表示装置１０は、上述したように（図１参照）、液晶パネル１２と、この液晶パネル１２の信号線１６にアナログ画像信号Ｖｓを供給する信号線駆動回路としての上側ソースドライバ２４、２５、下側ソースドライバ２６、２７と、この液晶パネル１２の各走査線１８に走査パルスＶｇを供給する走査線駆動回路としての上画面用ゲートドライバ２８及び下画面用ゲートドライバ３０と、これらソースドライバ２４、２５、２６、２７、及びゲートドライバ２８、３０を制御する液晶コントローラ３４とを備えている。
【００３３】
図３に基づいて液晶表示装置１０の回路構成をより詳細に説明する。
【００３４】
処理装置３２は、液晶パネル１２のＡ画面、Ｂ画面、Ｃ画面及びＤ画面のそれぞれに対応し、更に赤（Ｒ）、青（Ｂ）、及び緑（Ｇ）の各色毎で、水平画素ライン方向に奇数及び偶数に対応したの２４系統のディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、・・・、Ｒ：ＤＡＴＡ−Ｂ（ｏ）、Ｒ：ＤＡＴＡ−Ｂ（ｅ）、・・・、Ｒ：ＤＡＴＡ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、・・・、Ｒ：ＤＡＴＡ−Ｄ（ｏ）、Ｒ：ＤＡＴＡ−Ｄ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ｄ（ｅ）（図１１乃至１３参照）を、液晶コントローラ３４にそれぞれ並列に出力する。
【００３５】
それぞれのディジタル画像データＤＡＴＡは、この実施例では８ビットで構成され、これにより液晶表示装置１０は256階調表示を実現可能にしている。
【００３６】
ここで、処理装置３２と液晶表示装置１０との間のデータ転送を、分割された表示画面毎に、更に各色毎に奇数（ｏ）及び偶数（ｅ）に分割して並列に行うことで、60MHzでのデータ転送を実現している。これにより、データ転送速度の増大が抑えられ、これにより確実なデータ転送、ＥＭＩの影響を低減することが可能となる。
【００３７】
また、処理装置３２は、図１０から図１２に示すように、液晶表示装置１０にディジタル画像データＤＡＴＡと共に、それぞれ水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、データイネーブル信号ＥＮＡＢ、システムクロック信号ＮＣＬＫを送信する。
【００３８】
液晶コントローラ３４を構成するＩ／Ｆコネクタ３６は、入力される２４系統のディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、・・・、Ｂ：ＤＡＴＡ−Ｄ（ｅ）のうち、ＡＣ画面を構成するための１２系統のディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ａ（ｅ）、Ｒ：ＤＡＴＡ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ｃ（ｅ）をＡＣ画面用液晶コントローラ３８に、ＢＤ画面を構成する他の１２系統のディジタル画像データＲ：ＤＡＴＡ−Ｂ（ｏ）、Ｒ：ＤＡＴＡ−Ｂ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ｂ（ｅ）、Ｒ：ＤＡＴＡ−Ｄ（ｏ）、Ｒ：ＤＡＴＡ−Ｄ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ｄ（ｅ）をＢＤ画面用液晶コントローラ４０にそれぞれ振り分ける。
【００３９】
液晶コントローラ３８、４０のそれぞれは、ソースドライバ２４、２５、２６、２７、及びゲートドライバ２８、３０を制御可能に構成された同一構成のＩＣチップである。
【００４０】
そして、ＡＣ画面用液晶コントローラ３８は、ＡＣ画面用第１及び第２上側ソースドライバ２４-ACU1、２４-ACU2及びＡＣ画面用第１及び２下側ソースドライバ２６-ACD1、26-ACD2を制御すると共に、上画面用ゲートドライバ２８を制御するよう配線されている。また、ＢＤ画面用液晶コントローラ４０は、ＢＤ画面用第１及び２上側ソースドライバ２５-BDU1、２５-BDU2及びＢＤ画面用第１及び２下側ソースドライバ２７-BDD1、２７-BDD2を制御すると共に、下画面用ゲートドライバ３０を制御するよう配線されている。
【００４１】
ＡＣ画面用液晶コントローラ３８は、処理装置３２から入力される水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、データイネーブル信号ＥＮＡＢ、システムクロック信号ＮＣＬＫに基づき、垂直スタート信号ＳＴＶ−Ｕ、垂直クロック信号ＣＰＶ−Ｕ、ゲート出力イネーブル信号ＯＥ−Ｕ等の制御信号を生成し、上画面用ゲートドライバ２８に送信する。同様に、ＢＤ画面用液晶コントローラ４０も、垂直スタート信号ＳＴＶ−Ｄ、垂直クロック信号ＣＰＶ−Ｄ、ゲート出力イネーブル信号ＯＥ−Ｄを下画面用ゲートドライバ３０に送信する。
【００４２】
また、ＡＣ画面用液晶コントローラ３８は、入力される１２系統のディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ａ（ｅ）、Ｒ：ＤＡＴＡ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ｃ（ｅ）の並べ替え、及びタイミング制御を行い、この並べ替えられた１２系統のディジタル画像データＲ：ＵＤＡＴＡ−Ａ１Ｃ１、Ｇ：ＵＤＡＴＡ−Ａ１Ｃ１、Ｂ：ＵＤＡＴＡ−Ａ１Ｃ１、Ｒ：ＤＤＡＴＡ−Ａ１Ｃ１、Ｇ：ＤＤＡＴＡ−Ａ１Ｃ１、Ｂ：ＤＤＡＴＡ−Ａ１Ｃ１、Ｒ：ＵＤＡＴＡ−Ａ２Ｃ２、Ｇ：ＵＤＡＴＡ−Ａ２Ｃ２、Ｂ：ＵＤＡＴＡ−Ａ２Ｃ２、Ｒ：ＤＤＡＴＡ−Ａ２Ｃ２、Ｇ：ＤＤＡＴＡ−Ａ２Ｃ２、Ｂ：ＤＤＡＴＡ−Ａ２Ｃ２を水平クロック信号ＣＰＨ、水平スタート信号ＨＳＴＡＲＴと共に低電圧差動信号送信回路４２、低電圧差動信号受信回路４４、更にシリアル／パラレルコントローラ（以下、「Ｓ／Ｐコントローラ」という）４６を介して、第１及び第２上側ソースドライバ２４-ACU1、２４-ACU2及び第１及び第２下側ソースドライバ２６-ACD1、２６-ACD2にそれぞれ並列に出力する。
【００４３】
ＢＤ画面用液晶コントローラ４０も略同様の処理を行うもので、説明は省略する。
【００４４】
なお、図３において、点線で囲まれた範囲が、液晶表示装置１０で使用される配線基板を示しており、この点線で示された配線基板上に各回路が実装されていることを示している。
【００４５】
［４］ＡＣ画面用回路の構成
図４は、図３で示した液晶表示装置１０の回路のうち、ＡＣ画面用回路のブロック図を示すものであり、更に詳細に説明する。なお、ＢＤ画面用回路についても同様の回路が構成されており、ここでの説明は省略する。
【００４６】
図４に示すように、液晶表示装置１０の液晶コントローラ３４を構成するＡＣ画面用液晶コントローラ３８には、上述したように、処理装置３２から、Ａ画面、及びＣ画面に対応し、更に奇数番目及び偶数番目対応した各色毎の１２系統のディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ｃ（ｏ）、及びＢ：ＤＡＴＡ−Ｃ（ｅ）が並列に入力される。
【００４７】
ＡＣ画面用液晶コントローラ３８は、赤（Ｒ）、青（Ｂ）、緑（Ｇ）に対応した上画面用ラインメモリ４８と、下画面用ラインメモリ５０とをそれぞれ備え、これらラインメモリ４８，５０は、１つのセレクタ回路５２に接続されている。
【００４８】
そして、このラインメモリ４８，５０への書き込みと読み出し、さらにセレクタ回路５２による出力先の設定により、タイミング制御とデータの並べ替えが達成される。
【００４９】
［５］液晶表示装置の駆動方法
以下に、図面を参照して、より詳細に説明する。
【００５０】
図１２は、液晶コントローラ３４のデータ入出力タイミングを示すもので、上から処理装置３２から入力されるシステムクロック信号ＮＣＬＫ、水平同期信号ＨＳＹＮＣ、データイネーブル信号ＥＮＡＢ、ディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、・・・、Ｒ：ＤＡＴＡ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、・・・、を示し、またＡＣ画面用液晶コントローラ３８で生成されるクロック信号ＣＬＫ、水平スタート信号ＨＳＴＡＲＴ、さらにＡＣ画面用液晶コントローラ３８から出力される出力画像データＵＤＡＴＡ-A1C1、ＤＤＡＴＡ-A1C1、ＵＤＡＴＡ-A2C2、ＵＤＡＴＡ-A2C2を示している。なお、図１３及び図１４に出力画像データＵＤＡＴＡ-A1C1、ＤＤＡＴＡ-A1C1の拡大図が示してある。
【００５１】
［５−１］
処理装置３２から液晶表示装置１０に２４系統で並列に入力される８ビット・ディジタル画像データＤＡＴＡは、Ｉ／Ｆコネクタ３６でＡＣ画面用液晶コントローラ３８とＢＤ画面用液晶コントローラ４０とにそれぞれ振り分けられる。ＡＣ画面用液晶コントローラ３８に並列に振り分けられるディジタル画像データＤＡＴＡは、上述したように赤（Ｒ）、青（Ｂ）、緑（Ｇ）の各色毎であって、Ａ画面用及びＣ画面用に、合計で１２系統の８ビットディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ａ（ｅ）、Ｒ：ＤＡＴＡ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ｃ（ｅ）であり、以下、ＡＣ画面用液晶コントローラ３８の動作を例に取り説明する。
【００５２】
［５−２］
ＡＣ画面用液晶コントローラ３８に並列に振り分けられた水平画素ラインＬ１に対応するＡ画面用ディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、Ｇ：ＤＡＴＡ−Ａ（ｏ）、Ｇ：ＤＡＴＡ−Ａ（ｅ）、Ｂ：ＤＡＴＡ−Ａ（ｏ）、Ｂ：ＤＡＴＡ−Ａ（ｅ）はラインメモリ４８に、水平画素ラインＬ2400に対応するＣ画面用ディジタル画像データＲ：ＤＡＴＡ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、Ｇ：ＤＡＴＡ−Ｃ（ｏ）、Ｇ：ＤＡＴＡ−Ｃ（ｅ）、Ｂ：ＤＡＴＡ−Ｃ（ｏ）、Ｂ：ＤＡＴＡ−Ｃ（ｅ）はラインメモリ５０に、それぞれシステムクロック信号ＮＣＬＫに基づいて順次格納される。
【００５３】
［５−３］
このようにしてラインメモリ４８、５０に格納された水平画素ラインＬ１及びＬ2400に対応するディジタル画像データＤＡＴＡは、システムクロック信号ＮＣＬＫと同一の周波数のクロック信号ＣＬＫに基づいて順次読み出され、セレクタ回路５２で画像データの並べ替えがなされる。
【００５４】
詳しくは、水平画素ラインＬ１に対応するＡ画面用のディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、Ｇ：ＤＡＴＡ−Ａ（ｏ）、Ｂ：ＤＡＴＡ−Ａ（ｏ）のＲ１〜Ｒ799、Ｒ：ＤＡＴＡ−Ａ（ｅ）、Ｇ：ＤＡＴＡ−Ａ（ｅ）、Ｂ：ＤＡＴＡ−Ａ（ｅ）のＲ２〜Ｒ800までがラインメモリ４８に格納された時点で、クロック信号ＣＬＫに基づいて順次読み出しが開始され、セレクタ回路５２で画像データの並べ替えがなされる。
【００５５】
例えば、ＡＣ画面用第１上側ソースドライバ２４-ACU1には、図１３に示すように並べ替えられた３並列の画像データＵＤＡＴＡ-A１C１が、ＡＣ画面用第１下側ソースドライバ２４-ACU1には、図１４に示すように並べ替えられた３並列入力の画像データＵＤＡＴＡ-A１C１が、それぞれ出力される。
【００５６】
また、水平画素ラインＬ2400に対応するＣ画面用のディジタル画像データＲ：ＤＡＴＡ−Ｃ（ｏ）、Ｇ：ＤＡＴＡ−Ｃ（ｏ）、Ｂ：ＤＡＴＡ−Ｃ（ｏ）のＲ１〜Ｒ799、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、Ｇ：ＤＡＴＡ−Ｃ（ｅ）、Ｂ：ＤＡＴＡ−Ｃ（ｅ）については、図１２に示すように、ラインメモリ５０に格納され、Ａ画面に対応する画像データの出力が完了した後、クロック信号ＣＬＫに基づいて順次読み出しが開始され、セレクタ回路５２で画像データの並べ替えがなされる。
【００５７】
［５−４］
第１及び第２上側ソースドライバ２４-ACU1、２４-ACU2、２５-BDU1、２５-BDU2、及び第１及び第２下側ソースドライバ２６-ACD1、２６-ACD2、２７-BDD1、２７-BDD2がそれぞれ２ポート入力である。
【００５８】
そのため、Ｓ／Ｐコントローラ４６は、ＡＣ画面用液晶コントローラ３８のセレクタ回路５２によって並べ替えられた１２系統のディジタル画像データの時間軸を伸ばして各ドライバに２ライン分並列に導く制御を行う。
【００５９】
そして、この変換した画像データを、後の［６］において説明するデータ反転伝送方法を用いてＡＣ画面用第１及び２上側ソースドライバ２４-ACU1、２４-ACU2及びＡＣ画面用第１及び２下側ソースドライバ２４-ACD1、２４-ACD2を伝送する。
【００６０】
［５−５］
ＡＣ画面用第１及び２上側ソースドライバ２４-ACU1、２４-ACU2及びＡＣ画面用第１及び２下側ソースドライバ２４-ACD1、２４-ACD2は、Ｓ／Ｐコントローラ４６からそれそれ入力される水平画素ラインＬ１に対応するＡ画面用の画像データＵＤＡＴＡ-A1C1、ＤＤＡＴＡ-A1C1、ＵＤＡＴＡ-A2C2、ＤＤＡＴＡ-A2C2を直並列変換する。そして、この直並列変換された水平画素ラインＬ１に対応するＡ画面用の画像データＵＤＡＴＡ-A1C1、ＤＤＡＴＡ-A1C1、ＵＤＡＴＡ-A2C2、ＤＤＡＴＡ-A2C2をディジタル・アナログ変換し、１/２水平走査期間（Ｈ／２）にわたり対応する信号線１６に所望のアナログ画像信号Ｖｓを出力する。
【００６１】
引き続き、それぞれ入力される水平画素ラインＬ2400に対応するＣ画面用の画像データＵＤＡＴＡ-A1C1、ＤＤＡＴＡ-A1C1、ＵＤＡＴＡ-A2C2、ＤＤＡＴＡ-A2C2を直並列変換し、更にディジタル・アナログ変換を行い、１/２水平走査期間（Ｈ／２）にわたり対応する信号線１６に所望のアナログ画像信号Ｖｓを出力する。
【００６２】
このようにして、一水平走査期間（１Ｈ）に、２水平画素ライン（Ｌ１、Ｌ2400）への書き込みが成される。
【００６３】
［５−６］
次の水平走査期間では、ＡＣ画面用液晶コントローラ３８に並列に振り分けられた水平画素ラインＬ2399に対応するＣ画面用ディジタル画像データＲ：ＤＡＴＡ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、Ｇ：ＤＡＴＡ−Ｃ（ｏ）、Ｇ：ＤＡＴＡ−Ｃ（ｅ）、Ｂ：ＤＡＴＡ−Ｃ（ｏ）、Ｂ：ＤＡＴＡ−Ｃ（ｅ）はラインメモリ４８に、水平画素ラインＬ２に対応するＡ画面用ディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、Ｇ：ＤＡＴＡ−Ａ（ｏ）、Ｇ：ＤＡＴＡ−Ａ（ｅ）、Ｂ：ＤＡＴＡ−Ａ（ｏ）、Ｂ：ＤＡＴＡ−Ａ（ｅ）はラインメモリ５０に、それぞれシステムクロック信号ＮＣＬＫに基づいて順次格納される。
【００６４】
［５−７］
このようにしてラインメモリ４８、５０に格納された水平画素ラインＬ2399及びＬ２に対応するディジタル画像データＤＡＴＡは、システムクロック信号ＮＣＬＫと同一の周波数のクロック信号ＣＬＫに基づいて順次読み出され、セレクタ回路５２で画像データの並べ替えがなされる。
【００６５】
詳しくは、水平画素ラインＬ2399に対応するＣ画面用のディジタル画像データＲ：ＤＡＴＡ−Ｃ（ｏ）、Ｇ：ＤＡＴＡ−Ｃ（ｏ）、Ｂ：ＤＡＴＡ−Ｃ（ｏ）のＲ１〜Ｒ799、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、Ｇ：ＤＡＴＡ−Ｃ（ｅ）、Ｂ：ＤＡＴＡ−Ｃ（ｅ）のＲ２〜Ｒ800までがラインメモリ４８に格納された時点で、クロック信号ＣＬＫに基づいて順次読み出しが開始され、セレクタ回路５２で画像データの並べ替えがなされる。
【００６６】
また、水平画素ラインＬ２に対応するＡ画面用のディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、Ｇ：ＤＡＴＡ−Ａ（ｏ）、Ｂ：ＤＡＴＡ−Ａ（ｏ）のＲ１〜Ｒ799、Ｒ：ＤＡＴＡ−Ａ（ｅ）、Ｇ：ＤＡＴＡ−Ａ（ｅ）、Ｂ：ＤＡＴＡ−Ａ（ｅ）については、図１２に示すように、ラインメモリ５０に格納され、Ｃ画面に対応する画像データの出力が完了した後、クロック信号ＣＬＫに基づいて順次読み出しが開始され、セレクタ回路５２で画像データの並べ替えがなされる。
【００６７】
［５−８］
ＡＣ画面用第１及び２上側ソースドライバ２４-ACU1、２４-ACU2及びＡＣ画面用第１及び２下側ソースドライバ２４-ACD1、２４-ACD2は、それぞれ入力される水平画素ラインＬ2399に対応するＣ画面用の画像データＵＤＡＴＡ-A1C1、ＤＤＡＴＡ-A1C1、ＵＤＡＴＡ-A2C2、ＤＤＡＴＡ-A2C2を直並列変換し、更にディジタル・アナログ変換を行い、１/２水平走査期間（Ｈ／２）にわたり対応する信号線１６に所望のアナログ画像信号Ｖｓを出力する。
【００６８】
引き続き、それぞれ入力される水平画素ラインＬ２に対応するＡ画面用の画像データＵＤＡＴＡ-A1C1、ＤＤＡＴＡ-A1C1、ＵＤＡＴＡ-A2C2、ＤＤＡＴＡ-A2C2を直並列変換し、更にディジタル・アナログ変換を行い、１/２水平走査期間（Ｈ／２）にわたり対応する信号線１６に所望のアナログ画像信号Ｖｓを出力する。
【００６９】
このようにして、一水平走査期間（１Ｈ）に、２水平画素ライン（Ｌ2399、Ｌ２）への書き込みが成される。
【００７０】
以降、この動作が順次繰り返されることとなる。
【００７１】
［６］データ反転伝送方法
次に、Ｓ／Ｐコントローラ４６から、ＡＣ画面用第１及び第２上側ソースドライバ２４及びＡＣ画面用第１及び第２下側ソースドライバ２４へ画像データを伝送する方法（すなわち、本実施例のデータ反転伝送方法）について図１７から図２１に基づいて説明する。
【００７２】
なお、説明を簡単にするために、ソースドライバは総称してソースドライバ２４として説明する。
【００７３】
ソースドライバ２４のそれぞれは、同時に２水平画素ライン分の画像データを同時に取り込むことが可能な２ポート入力タイプのもので、各入力ポートにはデータ入力以外にデータ反転信号の入力端子も備えている。
【００７４】
［６−１］従来のデータ反転伝送方法
まず、図１７及び図１８に基づいて、従来のデータ反転伝送方法について説明して、その問題点を明らかにする。
【００７５】
図１７は、従来のデータ反転伝送方法を実現するためのブロック図であり、Ｓ／Ｐコントローラ４６には、第１反転回路５０と第２反転回路５２が設けられている。そして、これら第１データ反転回路５０と第２データ反転回路５２に入力される画像データは、例えば、２４ビットの全てが０、１、０、１の順番に変化する場合を想定している。
【００７６】
この従来方法では、第１データ反転回路５０と第２データ反転回路５２は電源投入された段階の画像データ（１または０）の状態によって毎回異なった状態で動作を開始するため、ソースドライバ２４の第１ポートと第２ポートへの出力信号は図１８の（ａ）から（ｄ）の４つのパターンをとることとなる。
【００７７】
図１８（ａ）は、両データ反転回路５０，５２が電源投入時に同じ状態にイニシャライズされたケース１の場合を示している。このケース１の場合には、両データ反転回路５０，５２に入力されるデータは、毎回全ビットが変化しているため、第１ポートと第２ポートに出力されるデータは全ビット０を保持したまま、データ反転信号だけが０、１、０、１の順番で出力が繰り返される。
【００７８】
図１８（ｂ）は両データ反転回路５０，５２が電源投入時に反対の状態にイニシャライズされたケース２を示している。このケース２の場合には、第１ポートに出力されるデータは全ビット０を保持したままデータ反転信号だけが０、１、０、１を繰り返す。一方これとは逆に、第２ポートに出力されるデータは全ビット１を保持したまま、データ反転信号だけが１、０、１、０を繰り返す。
【００７９】
図１８（ｃ）は、両データ反転回路５０，５２が電源投入時に反対の状態にイニシャライズされたケース３の場合を示している。このケース３の場合には、ケース２とは逆に、第１ポートに出力されるデータは全ビット１を保持したまま、データ反転信号だけが０、１、０、１を繰り返す。これとは逆に、第２ポートに出力されるデータは全ビット０を保持したまま、データ反転信号だけが１、０、１、０を繰り返す。
【００８０】
図１８（ｄ）は、両データ反転回路５０，５２が電源投入時に同じ状態にイニシャライズされたケース４の場合を示している。このケース４の場合は、ケース１とは逆に、データ反転回路５０，５２に入力されるデータは、毎回全ビットが変化しているため第１ポートと第２ポートに出力されるデータは全ビット１を保持したまま、データ反転信号だけが０、１、０、１を繰り返す。
【００８１】
そして、ケース１及びケース４では、第１データ反転回路５０と第２データ反転回路５２が同じ位相で動作するため比較的大きなスイッチングノイズが電源ラインに発生する。これに対して、ケース２及びケース３では、第１データ反転回路５０と第２データ反転回路５２が逆の位相で動作するため、送信側のＩＣ内部で電化の流れが相殺されて、電源ラインに発生するスイッチングノイズがケース１及びケース４よりも極めて小さくなる。
【００８２】
ところが、上記したように、電源投入時にケース１〜４のどの状態になるかは画像データの状態によって決まってくるため、スイッチングノイズが大きくでるか、または、極めて小さくなるかは全く不明であるという問題点がある。
【００８３】
そこで、本実施例においてはこの問題点を改善するために発明されたものである。
【００８４】
［６−２］本実施例のデータ反転伝送方法
本実施例のデータ反転伝送方法について、図１９から図２１に基づいて説明する。
【００８５】
図１９は本実施例のＳ／Ｐコントローラ４６とソースドライバ２４との関係を示すブロック図である。
【００８６】
本実施例においてもＳ／Ｐコントローラ４６には、第１データ反転回路５４と第２データ反転回路５６が設けられている。また、ソースドライバ２４は、同時に２画素分（２×ＲＧＢ）の画像データを取り込むことが可能な２ポート入力タイプのもので、各ポートにはデータ入力以外にデータ反転信号の入力端子を備えている。
【００８７】
また、第１データ反転回路５４及び第２データ反転回路５６には、２４ビット（８ビット×ＲＧＢ）の画像データの入力以外に、第１制御信号、第２制御信号及び垂直同期信号ＶＳＹＮＣが入力される構造となっている。
【００８８】
本実施例のデータ反転伝送方法では、各データ反転信号を定期的にイニシャライズするために制御信号が入力して、この制御信号によって各データ反転回路５４，５６の出力状態（反転／非反転）を制御するものである。
【００８９】
上記で説明したように従来のデータ反転伝送方法においては、ケース２及びケース３の状態が必ずしも実現できないため、本実施例では、このケース２及びケース３の状態を制御信号によって制御することによって実現し、スイッチングノイズを低く抑えようとするものである。
【００９０】
図２０は、本実施例のデータ反転信号を示すものである。
【００９１】
本実施例では、液晶パネル１２の表示期間でない垂直ブランキング期間にデータ設定期間を設けて、第１ポートのデータ（２４ビット）と第１データ反転信号を全て０に設定する。また、第２ポートのデータ（２４ビット）と第２データ反転信号を全て１に設定してその出力が反対になるように設定している。非反転／反転の表示形式の違いはあるが、どちらのポートのデータも同じデータを表現している。なお、第１データ反転回路５４及び第２データ反転回路５６共に、垂直ブランキング期間は垂直同期信号ＶＳＹＮＣに基づいて判断する。
【００９２】
垂直ブランキング期間がディスプレイ期間に移行すると、データ反転回路５４，５６には第１ポートと第２ポート共に全ビットが０、１、０、１と変化する画像データが入力する。この入力に対して第１ポートの出力は画像データを全て全ビット０に固定したまま第１データ反転信号だけが０、１、０、１を繰り返す。
第２ポートは、これとは逆に画像データは全ビット１に固定したまま第２データ反転信号だけが１、０、１、０を繰り返す。
【００９３】
このように、データ反転回路５４，５６が逆位相で動作すると、電源ラインにスイッチングノイズが発生しにくくなる。そのため、ＥＭＩレベルを低減させることができる。
【００９４】
上記説明では、Ｓ／Ｐコントローラ４６と１つのソースドライバ２４との関係で示したが、この液晶表示装置１０に用いられている上側ソースドライバ２４，２５、下側ソースドライバ２６，２７の全てにおいて本実施例のデータ反転伝送方法を適用するものである。その状態を示したものが図２１の概略図である。
【００９５】
この図において上側ソースドライバの極性が１０１０と逆極性に設定され、他のソースドライバ２５，２６，２７も同様に逆極性に設定されている。
【００９６】
これによって、全てのソースドライバ２４から２７においてこれを制御するＳ／Ｐコントローラ４６においてスイッチングノイズの発生を低く抑えることができ、ＥＭＩを低減させることができる。
【００９７】
［６−３］変更例
上記においては、データ設定期間として垂直ブランキング期間に設けたが、これに代えて水平ブランキング期間であってもよい。この場合には、水平同期信号ＨＳＹＮＣをデータ反転回路５４，５６に入力して、これに基づいて、水平ブランキング期間を判断する。
【００９８】
また、ブランキング期間ではなくディスプレイ期間にデータ設定期間を設けてもよい。
【００９９】
さらに、本実施例の液晶表示装置１０の電源投入時においては、各回路が安定状態になるまでの所定時間の間は、液晶表示装置１０に入力する画像信号に関わらず、液晶パネル１２には黒表示を行うように、黒色の画像信号を出力する。そのために、この黒色を表示する間の電源投入初期期間は、上記で説明したデータ設定期間としてもよい。
【０１００】
なお、このように電源投入初期期間をデータ設定期間としなくても、電源投入初期期間の終了後に通常の画像を表示する直前の垂直ブランキング期間、または、水平ブランキング期間にデータ設定期間を設けるだけで、ＥＭＩレベルを低減させることができる。
【０１０１】
［７］書き込み方法
次に、図５に基づいて、この実施例における各画素電極にアナログ画像信号Ｖｓを書き込む方法について説明する。
【０１０２】
上述したように、この実施例では有効表示領域を上下（ＡＢ画面とＣＤ画面）に分割し、各水平走査期間（１Ｈ）内にそれぞれの領域の水平画素ラインに書き込みを行う駆動を採用している。
【０１０３】
このため、上下分割の境界が視認されないよう駆動を考慮する必要がある。
【０１０４】
また、液晶に長時間にわたり直流成分が印加されると、液晶が劣化すること等から、所定期間毎に液晶に印加される電圧を反転させる必要がある。
【０１０５】
このため、例えば各フィールド（Ｆ）毎に画素電極に印加される電圧の極性を基準電圧に対して反転させる方法、各水平画素ライン毎に極性を反転させる方法（Ｈライン反転駆動）、更には各表示画素毎に極性を反転させる方法（ＨＶ反転駆動）等が知られており、フリッカを低減するためにはＨＶ反転駆動が効果的である。
【０１０６】
そこで、この実施例においてもＨＶ反転駆動を採用することが考えられるが、交互に配置される上引出信号線１６ａと下引出信号線１６ｂとをそれぞれ異なるソースドライバで制御する都合上、図６及び７に示すようにＨ２Ｖ反転駆動（水平画素ライン毎、２垂直画素ライン毎）を採用している。
【０１０７】
また、この実施例では、各水平画素ライン毎にアナログ画像信号Ｖｓは極性反転するものの、アナログ画像信号Ｖｓ自体の極性反転周期を減らすことで、十分な書き込み時間の確保、低消費電力化を達成する手法を採用している。
【０１０８】
即ち、一水平走査期間（Ｈ）内に上画面（ＡＢ画面）用及び下画面（ＣＤ画面）用の信号をそれぞれ含むアナログ画像信号Ｖｓが各信号線１６に出力され、各水平走査期間（Ｈ）の前半及び後半で対応する水平画素ラインに書き込みを行うが、極性反転周期を水平走査期間（Ｈ）とするものである。
【０１０９】
より詳しくは、図６に示すように、一水平走査期間（Ｈ）の前半に正極性のアナログ画像信号Ｖｓを水平画素ラインＬ１の信号線Ｒ１に接続される画素電極に、後半に正極性のアナログ画像信号Ｖｓを水平画素ラインＬ2400の信号線Ｒ１に接続される画素電極に書き込む。次の水平走査期間（Ｈ）の前半に負極性のアナログ画像信号Ｖｓを水平画素ラインＬ2399の信号線Ｒ１に接続される画素電極に、後半に負極性のアナログ画像信号Ｖｓを水平画素ラインＬ２信号線Ｒ１に接続される画素電極に書き込む。
【０１１０】
このような動作により、各水平画素ライン毎に極性反転されるものの、その反転周期を水平走査期間とすることができる。
【０１１１】
［８］書き込み状態
ところで、上記の駆動にあっては、図５に示すように４種類の状態が存在する。
【０１１２】
まず、この４種類の状態について説明する。
【０１１３】
［８−１］正極性前書込状態（Ｐ１）
基準電圧に対して正極性側のアナログ画像信号Ｖｓについて、前半に供給されるアナログ画像信号Ｖｓを対応する走査パルスＶｇに基づいてＫ１の期間で画素電極に書き込む状態。
【０１１４】
［８−２］正極性後書込状態（Ｐ２）
基準電圧に対して正極性側のアナログ画像信号Ｖｓについて、後半に供給されるアナログ画像信号Ｖｓを対応する走査パルスＶｇに基づいてＫ２の期間で画素電極に書き込む状態。
【０１１５】
［８−３］負極性前書込状態（Ｎ１）
基準電圧に対して負極性側のアナログ画像信号Ｖｓについて、前半に供給されるアナログ画像信号Ｖｓを対応する走査パルスＶｇに基づいてＫ３の期間で画素電極に書き込む状態。
【０１１６】
［８−４］負極性後書込状態（Ｎ２）
基準電圧に対して負極性側のアナログ画像信号Ｖｓについて、後半に供給されるアナログ画像信号Ｖｓを対応する走査パルスＶｇに基づいてＫ４の期間で画素電極に書き込む状態。
【０１１７】
これら４状態は、それぞれ書き込みの状態が異なることから、表示不良を招く原因となる。詳しくは、同一の画像表示を行う場合であっても、正極性前書込状態（Ｐ１）の方が正極性後書込状態（Ｐ２）に比べ書き込みが不利である。同様に負極性前書込状態（Ｎ１）の方が負極性後書込状態（Ｎ２）に比べ書き込みが不利である。特に、このようなことは、書き込みの厳しい条件、たとえば低温条件で顕著になる。
【０１１８】
また、例えば正極性前書込状態（Ｐ１）と負極性前書込状態（Ｎ１）、あるいは正極性後書込状態（Ｐ２）と負極性後書込状態（Ｎ２）とについても、極性の相違から完全に同一の表示品位を実現することはできない。
【０１１９】
このように、この実施例の液晶表示装置１０では、その駆動に際し、上下分割の境界が視認されることを防止し、更にフリッカの発生、表示むらの発生を抑え、良好な表示品位の確保が望まれる。
【０１２０】
［９］走査方法
そこで、本実施例では、図６及び図７に示すような動作を行う。尚、図６は、ｎフィールドの画面を示し、図７はｎ＋１フィールドの画面を示している。
【０１２１】
走査方法は、上画面（ＡＢ画面）が上から下に向かって走査、即ち水平画素ラインＬ１から水平画素ラインＬ1200まで順次走査し、下画面（ＣＤ画面）は下から上に向かって走査、即ち水平画素ラインＬ2400から水平画素ラインＬ1201まで逆方向に順次走査する。
【０１２２】
画素電極への書き込み方法は、信号線Ｒ１を例にとると、第ｎフィールドで、一水平走査期間（Ｈ）の前半で水平画素ラインＬ１の対応する画素電極を正極性前書込状態（Ｐ１）とし、後半で水平画素ラインＬ2400の対応する画素電極を正極性後書込状態（Ｐ２）とする。次の一水平走査期間の前半で水平画素ラインＬ2399の対応する画素電極を負極性前書込状態（Ｎ１）とし、後半で水平画素ラインＬ２の対応する画素電極を負極性後書込状態（Ｎ２）とする。以降、順次繰り返される。また、第ｎ＋１フィールドでは、一水平走査期間の前半で水平画素ラインＬ１の対応する画素電極を負極性前書込状態（Ｎ１）とし、後半で水平画素ラインＬ2400の対応する画素電極を負極性後書込状態（Ｎ２）とする。次の水平走査期間の前半で水平画素ラインＬ2399の対応する画素電極を正極性前書込状態（Ｐ１）とし、後半で水平画素ラインＬ２の対応する画素電極を正極性後書込状態（Ｐ２）とする。以降、順次繰り返される。
【０１２３】
このような走査方法及びアナログ画像信号Ｖｓの極性の制御を行うことにより、上記で指摘した問題点を解決することができる。
【０１２４】
すなわち、上画面（ＡＢ画面）は上から下に向かって、下画面（ＣＤ画面）は下から上に向かって走査することにより、分割境界近傍の水平画素ラインＬ1200，Ｌ1201への書き込みタイミングが時間的に近くになり、保持期間における画素電位の低下も隣接する水平画素ライン間で略同等となるため、境界が視認されることが防止される。分割境界の視認性を低減する方法としては、この他にも例えば上画面（ＡＢ画面）は下から上に向かって、下画面（ＣＤ画面）は上から下に向かって走査することにより、分割境界近傍の水平画素ラインＬ1200，Ｌ1201への書き込みタイミングを時間的に近接させることが可能となる。
【０１２５】
また、上画面（ＡＢ画面）と下画面（ＣＤ画面）とで、それぞれ書き込みに関する４状態が分散されるため、上画面（ＡＢ画面）と下画面（ＣＤ画面）とで表示状態が異なることが防止される。
【０１２６】
なお、上述したアナログ画像信号Ｖｓの極性の制御は、それぞれの液晶コントローラ３８、４０から各ソースドライバ２４、２５、２６、２７に送信される極性反転信号ＰＯＬに基づくもので、各ソースドライバは極性反転信号ＰＯＬに基づき入力される画像データを正極性あるいは負極性のアナログ画像信号Ｖｓにディジタル・アナログ変換する。
【０１２７】
［１０］変更例１
上述した実施例は、この発明の最適な例を示すものであるが、図６及び７に示す走査に代えて、例えば図８及び９に示すように走査してもかまわない。
【０１２８】
［１１］変更例２
また、図１５及び１６に示す走査方法を採用することもできる。これは、図６及び７における走査方法では、前書込状態（Ｐ１、Ｎ１）と後書込状態（Ｐ２、Ｎ２）とが固定されるが、図１５及び１６に示す走査方法では、前書込状態（Ｐ１、Ｎ１）と後書込状態（Ｐ２、Ｎ２）とが各水平画素ラインで固定されない。これにより、横ストライプ画面などの特定の表示パターンで表示むらが発生することが効果的に低減される。
【０１２９】
［１２］変更例３
上述した他に、上画面（ＡＢ画面）を順次走査した後に下画面（ＣＤ画面）を順次走査することもできる。
【０１３０】
［１３］変更例４
また、上記実施例ではＡ、Ｂ、Ｃ、Ｄ画面の４つの画面で実現したが、これに限らず上下分割した画面を３つ以上並べた６分割、８分割においても本実施例の適用は可能となる。また、単に上下の２分割画面においても本実施例の適用は可能となる。
【０１３１】
［１４］変更例５
この実施例では液晶表示装置において実現したが、これに代えて有機ＥＬ表示装置等の他の平面表示装置にも好適に利用することができる。
【０１３２】
［１５］変更例６
ところで、図５を参照して、書き込みに４状態があり、正極性前書込状態（Ｐ１）の方が正極性後書込状態（Ｐ２）に比べ書き込みが不利であること、また同様に負極性前書込状態（Ｎ１）の方が負極性後書込状態（Ｎ２）に比べ書き込みが不利であることを説明した。
【０１３３】
そこで、上述したように各状態をそれぞれの画面領域に分散させる手法の他に、不利な状態を軽減する、例えば正極性前書込状態（Ｐ１）及び／又は負極性前書込状態（Ｎ１）の走査パルスの振幅を、正極性後書込状態（Ｐ２）及び／又は負極性後書込状態（Ｎ２）のそれよりも大きくする、あるいは走査パルスの幅を長くとってもかまわないし、上記の手法と併用しても良い。
【０１３４】
また、正極性前書込状態（Ｐ１）及び／又は負極性前書込状態（Ｎ１）に先立ち、予備走査を行うことで書き込みを緩和しても良い。
【０１３５】
【発明の効果】
以上により本発明の平面表示装置であると、データ反転伝送方法を用いた場合に、２本のラインで出力する画像データの極性が所定のタイミングで互いに反転するようにデータ反転信号を制御するため、スイッチングノイズの発生を防止し、ＥＭＩを低減させることができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す液晶表示装置の概略構成図である。
【図２】有効表示領域の分割状態を示す図である。
【図３】液晶表示装置の回路構成を示すブロック図である。
【図４】ＡＣ画面用のブロック図である。
【図５】画素電極への書き込み状態を示すアナログ画像信号と走査パルスの波形図である。
【図６】本実施例のｎフィールド目の書き込み状態を示す図面である。
【図７】ｎ＋１フィールド目の書き込み状態を示す図面である。
【図８】変更例１のｎフィールド目の書き込み状態を示す図面である。
【図９】変更例１のｎ＋１フィールド目の書き込み状態を示す画面の図面である。
【図１０】水平タイミングにおけるデータインターフェースのタイミング図である。
【図１１】垂直タイミングにおけるデータインターフェースのタイミング図である。
【図１２】液晶コントローラのデータ入出力タイミング図である。
【図１３】上画面データ出力期間の拡大図である。
【図１４】下画面データ出力期間の拡大図である。
【図１５】変更例２のｎフィールド目の書き込み状態を示す図面である。
【図１６】変更例２のｎ＋１フィールド目の書き込み状態を示す画面の図面である。
【図１７】従来のデータ反転伝送方法を用いたＳ／Ｐコントローラとソースドライバのブロック図である。
【図１８】従来のデータ反転伝送方法を用いた信号の状態を示す図である。
【図１９】本実施例のデータ反転伝送方法を用いたＳ／Ｐコントローラとソースドライバのブロック図である。
【図２０】本実施例のデータ反転伝送方法におけるデータ伝送の図である。
【図２１】本実施例の液晶表示装置におけるデータ反転伝送方法の極性状態を示す概念図である。
【符号の説明】
１０  液晶表示装置
１２  液晶パネル
１４  アレイ基板
１６  信号線
１８  走査線
２０  ＴＦＴ
２２  画素電極
２４  ＡＣ画面用上側ソースドライバ
２５  ＢＤ画面用上側ソースドライバ
２６  ＡＣ画面用下側ソースドライバ
２７  ＢＤ画面用下側ソースドライバ
２８  上画面用ゲートドライバ
３０  下画面用ゲートドライバ
３４  液晶コントローラ
４６  Ｓ／Ｐコントローラ
５１  第１データ反転回路
５６  第２データ反転回路
【図１】
0004864245.tif 000002
【図２】
0004864245.tif 000003
【図３】
0004864245.tif 000004
【図４】
0004864245.tif 000005
【図５】
0004864245.tif 000006
【図６】
0004864245.tif 000007
【図７】
0004864245.tif 000008
【図８】
0004864245.tif 000009
【図９】
0004864245.tif 000010
【図１０】
0004864245.tif 000011
【図１１】
0004864245.tif 000012
【図１２】
0004864245.tif 000013
【図１３】
0004864245.tif 000014
【図１４】
0004864245.tif 000015
【図１５】
0004864245.tif 000016
【図１６】
0004864245.tif 000017
【図１７】
0004864245.tif 000018
【図１８】
0004864245.tif 000019
【図１９】
0004864245.tif 000020
【図２０】
0004864245.tif 000021
【図２１】
0004864245.tif 000022