(57)【特許請求の範囲】
【請求項１】
基板の一面側に、電子注入層と、前記電子注入層上に形成された透明な導電性の酸化金属膜からなる電極層と、を備えた発光素子を形成する工程と、
前記発光素子の前記電極層を含む前記基板の一面側に接しながら被覆するように、シリコン窒化膜と、酸化シリコン及び窒化シリコンの混合物とのいずれかを有し、且つ未反応基を含む絶縁性の保護膜を形成する工程と、
前記保護膜の成膜後に窒素ガスからなる雰囲気ガス中で加熱処理し、前記保護膜の前記未反応基に前記窒素ガスの窒素を結合して窒化シリコンを形成する工程と、
を含むことを特徴とする表示装置の製造方法。
【請求項２】
前記保護膜を加熱処理する工程は、前記雰囲気ガスの圧力が概ね０．２atm以上に設定されていることを特徴とする請求項１記載の表示装置の製造方法。
【請求項３】
前記保護膜を加熱処理する工程は、加熱温度が概ね６０〜１４０℃の範囲に設定されていることを特徴とする請求項１又は２のいずれかに記載の表示装置の製造方法。
【請求項４】
前記保護膜を加熱処理する工程は、加熱時間が概ね１０分以上に設定されていることを特徴とする請求項１乃至３のいずれかに記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の製造方法に関し、特に、表示画素として有機エレクトロルミネッセンス素子等の複数の自発光素子を配列してなる表示パネルを備えた表示装置の製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話や携帯音楽プレーヤ等の電子機器の表示デバイスとして、自発光素子である有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）を２次元配列した表示パネル（有機ＥＬ表示パネル）を備えたものが知られている。特に、アクティブマトリックス駆動方式を適用した有機ＥＬ表示パネルにおいては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性も小さく、また、液晶表示装置のようにバックライトや導光板等を必要としないので、一層の薄型軽量化が可能であるという特徴を有している。そのため、今後様々な電子機器への適用が期待されている。
【０００３】
有機ＥＬ素子は、周知のように、概略、ガラス基板等の一面側に、アノード（陽極）電極と、正孔輸送層、発光層及び電子輸送層からなる有機ＥＬ層と、カソード（陰極）電極と、を順次積層した素子構造を有し、有機ＥＬ層に発光しきい値を越えるようにアノード電極に正電圧、カソード電極に負電圧を印加することにより、有機ＥＬ層内で注入された正孔と電子が再結合する際に生じるエネルギーに基づいて光（励起光）が放射されるものである。
【０００４】
ここで、有機ＥＬ素子が形成された基板の最上層（すなわち、有機ＥＬ素子のカソード電極の上層）には、保護膜や封止用基板が設けられることにより、外部からの水分や酸素の浸入等が防止され、表示パネル（有機ＥＬ素子）の品質が長期にわたり良好に維持される。なお、このような最上層に保護膜（パッシベーション膜）や封止用基板を設けた表示パネルについては、例えば特許文献１等に記載されている。
【０００５】
【特許文献１】特開２００５−０１１７９３号公報  （第８頁、第１１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように、有機ＥＬ素子が形成された基板の最上層に保護膜が形成された表示パネル（表示装置）において、外部からの水分や酸素の浸入等を防止するパッシベーション性を向上させるために保護膜の膜厚を一定以上に厚く形成すると、有機ＥＬ素子を形成する電極層（例えばカソード電極）と保護膜が、それぞれ内部応力が残留した状態で密着して積層されているため、当該応力に起因して電極層に剥離やクラックが生じて、素子特性の劣化や表示装置の信頼性が低下するという問題を有していた。
【０００７】
そこで、本発明は、上述した問題点に鑑み、発光素子（有機ＥＬ素子）の電極層上に保護膜が形成された表示パネルにおいて、保護膜によるパッシベーション性を向上させつつ、電極層の層間剥離やクラックの発生を抑制することができる表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１記載の発明は、基板の一面側に、電子注入層と、前記電子注入層上に形成された透明な導電性の酸化金属膜からなる電極層と、を備えた発光素子を形成する工程と、前記発光素子の前記電極層を含む前記基板の一面側に接しながら被覆するように、シリコン窒化膜と、酸化シリコン及び窒化シリコンの混合物とのいずれかを有し、且つ未反応基を含む絶縁性の保護膜を形成する工程と、前記保護膜の成膜後に窒素ガスからなる雰囲気ガス中で加熱処理し、前記保護膜の前記未反応基に前記窒素ガスの窒素を結合して窒化シリコンを形成する工程と、を含むことを特徴とする。
請求項２記載の発明は、請求項１記載の表示装置の製造方法において、前記保護膜を加熱処理する工程は、前記雰囲気ガスの圧力が概ね０．２atm以上に設定されていることを特徴とする。
請求項３記載の発明は、請求項１又は２のいずれかに記載の表示装置の製造方法において、前記保護膜を加熱処理する工程は、加熱温度が概ね６０〜１４０℃の範囲に設定されていることを特徴とする。
請求項４記載の発明は、請求項１乃至３のいずれかに記載の表示装置の製造方法において、前記保護膜を加熱処理する工程は、加熱時間が概ね１０分以上に設定されていることを特徴とする。
【発明の効果】
【０００９】
本発明に係る表示装置の製造方法によれば、発光素子（有機ＥＬ素子）の電極層上に保護膜が形成された表示パネルにおいて、保護膜によるパッシベーション性を向上させつつ、電極層の層間剥離やクラックの発生を抑制することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明に係る表示装置の製造方法について、実施の形態を示して詳しく説明する。
（表示パネル）
まず、本発明に係る表示装置に適用可能な表示パネル（有機ＥＬパネル）及び表示画素について説明する。
【００１１】
図１は、本発明に係る表示装置に適用可能な表示パネルの画素配列状態の一例を示す概略平面図であり、図２は、本発明に係る表示装置の表示パネルに２次元配列される各表示画素（表示素子及び画素駆動回路）の回路構成の一例を示す等価回路図である。なお、図１に示す平面図においては、説明の都合上、表示パネル（絶縁性基板）を視野側から見た、各表示画素（色画素）に設けられる画素電極の配置と各配線層の配設構造との関係のみを示し、各表示画素の有機ＥＬ素子（発光素子）を発光駆動するために、各表示画素に設けられる図２に示す画素駆動回路内のトランジスタ等の表示を省略した。また、図１においては、画素電極及び各配線層の配置を明瞭にするために、便宜的にハッチングを施して示した。
【００１２】
図１に示すように、本発明に係る表示装置（表示パネル１０）は、ガラス基板等の絶縁性基板１１の一面側に、列方向（図面上下方向）に配設された複数の供給電圧ライン（例えばアノードライン）Ｌａと、行方向（図面左右方向）に配設された複数の共通電圧ライン（例えばカソードライン）Ｌｃとを備え、供給電圧ラインＬａと共通電圧ラインＬｃの各交点を含む領域に各表示画素ＰＩＸ（サブ画素ＰＸｒ、ＰＸｇ、ＰＸｂ）が配置されている。
【００１３】
ここで、上記表示パネル１０を備えた表示装置がカラー表示に対応している場合には、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色それぞれのサブ画素（以下、便宜的に「色画素」と記す）ＰＸｒ、ＰＸｇ、ＰＸｂが行方向（図面左右方向）に繰り返し配列されるとともに、列方向（図面上下方向）に同一色の色画素ＰＸｒ、ＰＸｇ、ＰＸｂが複数配列される。この場合には、行方向（図面左右方向）に隣接するＲＧＢ３色の色画素ＰＸｒ、ＰＸｇ、ＰＸｂを一組として１つの表示画素ＰＩＸとなる。単一色発光のみの表示パネル（モノカラー表示パネル）を備えた表示装置の場合には、１つの色画素が１つの表示画素ＰＩＸとなる。
【００１４】
また、表示画素ＰＩＸの各色画素ＰＸｒ、ＰＸｇ、ＰＸｂの形成領域には、画素電極（例えばアノード電極）１５が形成されているとともに、上記供給電圧ラインＬａに並行して列方向（図面上下方向）にデータラインＬｄが配設され、また、上記共通電圧ラインＬｃに並行して行方向（図面左右方向）に選択ラインＬｓが配設されている。
【００１５】
表示画素ＰＩＸの各色画素ＰＸｒ、ＰＸｇ、ＰＸｂの具体的な回路構成は、例えば図２に示すように、絶縁性基板１１上に複数のトランジスタ（例えばアモルファスシリコン薄膜トランジスタ等）からなる画素駆動回路（又は画素回路）ＤＣと、当該画素駆動回路ＤＣにより生成される発光駆動電流が、上記画素電極１５に供給されることにより発光動作する有機ＥＬ素子（発光素子）ＯＥＬと、を備えている。
【００１６】
画素駆動回路ＤＣは、例えば図２に示すように、ゲート端子が選択ラインＬｓに、ドレイン端子がデータラインＬｄに、ソース端子が接点Ｎ１１に各々接続されたトランジスタ（選択トランジスタ）Ｔｒ１１と、ゲート端子が接点Ｎ１１に、ドレイン端子が供給電圧ラインＬａに、ソース端子が接点Ｎ１２に各々接続されたトランジスタ（駆動トランジスタ）Ｔｒ１２と、トランジスタＴｒ１２のゲート端子及びソース端子間に接続されたキャパシタＣｓと、を備えている。
【００１７】
ここでは、トランジスタＴｒ１１、Ｔｒ１２はいずれもｎチャネル型の電界効果型トランジスタ（薄膜トランジスタ）が適用されている。なお、トランジスタＴｒ１１、Ｔｒ１２がｐチャネル型であれば、ソース端子及びドレイン端子が互いに逆になる。また、キャパシタＣｓは、トランジスタＴｒ１２のゲート−ソース間に形成される寄生容量、又は、該ゲート−ソース間に付加的に設けられた補助容量、もしくは、これらの寄生容量と補助容量からなる容量成分である。よって、トランジスタＴｒ１２がｐチャネル型であれば、キャパシタＣｓの一方は、有機ＥＬ素子ＯＬＥＤ側ではなく、電源電圧ラインＬｖ側に接続される。
【００１８】
有機ＥＬ素子ＯＬＥＤは、アノード端子（アノード電極となる画素電極１５）が上記画素駆動回路ＤＣの接点Ｎ１２に接続され、カソード端子（カソード電極となる対向電極１７）が共通電圧ラインＬｃに接続されている。ここで、カソード電極となる対向電極１７は、絶縁性基板１１上に２次元配列された複数の表示画素ＰＩＸの各画素電極１５に対して共通に対向するように、単一の電極層（べた電極）により形成されている。詳しくは後述する。
【００１９】
なお、図１、図２に示した選択ラインＬｓは、図示を省略した選択ドライバに接続され、所定のタイミングで表示パネル１０の行方向に配列された複数の表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）を選択状態に設定するための選択信号Ｓselが印加され、また、データラインＬｄは、図示を省略したデータドライバに接続され、上記表示画素ＰＩＸの選択状態に同期するタイミングで表示データに応じた階調信号Ｖpixが印加される。ここで、階調信号Ｖpixは、有機ＥＬ素子ＯＬＥＤの発光輝度階調を設定する電圧信号である。
【００２０】
また、供給電圧ラインＬａは、例えば所定の高電位電源に直接又は間接的に接続され、各表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）に設けられる有機ＥＬ素子ＯＬＥＤの画素電極１５に表示データに応じた発光駆動電流を流すために、有機ＥＬ素子ＯＬＥＤの対向電極１７に印加される共通電圧Ｖcomより電位の高い、所定の高電圧（供給電圧Ｖdd）が印加され、また、共通電圧ラインＬｃは、例えば所定の低電位電源に直接又は間接的に接続され、複数の有機ＥＬ素子ＯＬＥＤに所定の低電圧（共通電圧Ｖcom；例えば接地電位Ｖgnd）が共通に印加される。
【００２１】
すなわち、図２に示した画素駆動回路ＤＣにおいては、各表示画素ＰＩＸにおいて直列に接続されたトランジスタＴｒ１２と有機ＥＬ素子ＯＬＥＤの組の両端（トランジスタＴｒ１２のドレイン端子と有機ＥＬ素子ＯＬＥＤのカソード端子）にそれぞれ高電圧の供給電圧Ｖddと定電圧の共通電圧Ｖcomを印加して、有機ＥＬ素子ＯＬＥＤに順バイアスを付与し、有機ＥＬ素子ＯＬＥＤが発光可能な状態とし、さらに、階調信号Ｖpixに応じて有機ＥＬ素子ＯＬＥＤに流れる発光駆動電流の電流値を制御している。
【００２２】
そして、このような回路構成を有する表示画素ＰＩＸにおける駆動制御動作は、まず、図示を省略した選択ドライバから選択ラインＬｓに対して、選択レベル（オンレベル；例えばハイレベル）の選択信号Ｓselを印加することにより、トランジスタＴｒ１１がオン動作して選択状態に設定される。このタイミングに同期して、図示を省略したデータドライバから表示データに応じた電圧値を有する階調信号ＶpixをデータラインＬｄに印加するように制御する。これにより、トランジスタＴｒ１１を介して、階調信号Ｖpixに応じた電位が接点Ｎ１１（すなわち、トランジスタＴｒ１２のゲート端子）に印加される。
【００２３】
図２に示した回路構成を有する画素駆動回路ＤＣにおいては、トランジスタＴｒ１２のドレイン−ソース間電流（すなわち、有機ＥＬ素子ＯＬＥＤに流れる発光駆動電流）の電流値は、ドレイン−ソース間の電位差及びゲート−ソース間の電位差によって決定される。ここで、トランジスタＴｒ１２のドレイン端子（ドレイン電極）に印加される供給電圧Ｖddと、有機ＥＬ素子ＯＬＥＤのカソード端子（カソード電極）に印加される共通電圧Ｖcomは固定値であるので、トランジスタＴｒ１２のドレイン−ソース間の電位差は、供給電圧Ｖddと共通電圧Ｖcomによって予め固定されている。そして、トランジスタＴｒ１２のゲート−ソース間の電位差は、階調信号Ｖpixの電位によって一義的に決定されるので、トランジスタＴｒ１２のドレイン−ソース間に流れる電流の電流値は、階調信号Ｖpixによって制御することができる。
【００２４】
これにより、トランジスタＴｒ１２が接点Ｎ１１の電位に応じた導通状態（すなわち、階調信号Ｖpixに応じた導通状態）でオン動作して、高電位側の供給電圧ＶddからトランジスタＴｒ１２及び有機ＥＬ素子ＯＬＥＤを介して低電位側の共通電圧Ｖcom（接地電位Ｖgnd）に、所定の電流値を有する発光駆動電流が流れるので、有機ＥＬ素子ＯＬＥＤが階調信号Ｖpix（すなわち表示データ）に応じた輝度階調で発光動作する。また、このとき、接点Ｎ１１に印加された階調信号Ｖpixに基づいて、トランジスタＴｒ１２のゲート−ソース間のキャパシタＣｓに電荷が蓄積（充電）される。
【００２５】
次いで、選択ラインＬｓに非選択レベル（オフレベル；例えばローレベル）の選択信号Ｓselを印加することにより、表示画素ＰＩＸのトランジスタＴｒ１１がオフ動作して非選択状態に設定され、データラインＬｄと画素駆動回路ＤＣ（具体的には接点Ｎ１１）とが電気的に遮断される。このとき、上記キャパシタＣｓに蓄積された電荷が保持されることにより、トランジスタＴｒ１２のゲート端子に階調信号Ｖpixに相当する電圧が保持された（すなわち、ゲート−ソース間の電位差が保持された）状態となる。
【００２６】
したがって、上記選択状態における発光動作と同様に、供給電圧ＶddからトランジスタＴｒ１２を介して、有機ＥＬ素子ＯＬＥＤに所定の発光駆動電流が流れて、発光動作状態が継続される。この発光動作状態は、次の階調信号Ｖpixが印加される（書き込まれる）まで、例えば、１フレーム期間継続するように制御される。そして、このような駆動制御動作を、表示パネル１０に２次元配列された全ての表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）について、例えば各行ごとに順次実行することにより、所望の画像情報を表示する画像表示動作を実行することができる。
【００２７】
なお、図２においては、表示画素ＰＩＸに設けられる画素駆動回路ＤＣとして、表示データに応じてに書き込む階調信号Ｖpixの電圧値を調整（指定）することにより、有機ＥＬ素子ＯＬＥＤに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電圧指定型の階調制御方式に対応した回路構成を示したが、表示データに応じて供給する（書き込む）電流の電流値を調整（指定）することにより、有機ＥＬ素子ＯＬＥＤに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電流指定型の階調制御方式の回路構成を有するものであってもよい。
【００２８】
また、図２に示した画素駆動回路ＤＣにおいては、２個のｎチャネル型のトランジスタＴｒ１１、Ｔｒ１２を適用した回路構成を示したが、本発明に係る表示パネルはこれに限定されるものではなく、３個以上のトランジスタを適用した他の回路構成を有するものであってもよいし、回路構成としてｐチャネル型のトランジスタのみを適用したもの、あるいは、ｎチャネル型及びｐチャネル型の双方のチャネル極性を有するトランジスタが混在するものであってもよい。
【００２９】
ここで、図２に示したように、画素駆動回路ＤＣとしてｎチャネル型のトランジスタのみを適用した場合には、既に製造技術が確立されたアモルファスシリコン半導体製造技術を用いて、動作特性が安定したトランジスタを簡易に製造することができ、上記表示画素の発光特性のバラツキを抑制した画素駆動回路を実現することができる。
【００３０】
（表示画素のデバイス構造）
次に、上述したような回路構成を有する表示画素（発光駆動回路及び有機ＥＬ素子）の具体的なデバイス構造（平面レイアウト及び断面構造）について説明する。
図３は、本発明に係る表示パネルに適用可能な表示画素の一例を示す平面レイアウト図である。ここでは、図１に示した表示画素ＰＩＸの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色画素ＰＸｒ、ＰＸｇ、ＰＸｂのうちの、特定の一の色画素の平面レイアウトの一例を示す。なお、図３においては、画素駆動回路ＤＣの各トランジスタ及び配線層等が形成された層を中心に示し、各配線層及び各電極の配置や平面形状を明瞭にするために、便宜的にハッチングを施して示した。また、図４、図５は、各々、図３に示した平面レイアウトを有する表示画素ＰＩＸにおけるIVＡ−IVＡ線（本明細書においては図３中に示したローマ数字の「４」に対応する記号として便宜的に「IV」を用いる）、及び、ＶＢ−ＶＢ線（本明細書においては図３中に示したローマ数字の「５」に対応する記号として便宜的に「Ｖ」を用いる）に沿った断面を示す概略断面図である。
【００３１】
図２に示した表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、又は、ＰＸｂ）は、具体的には、絶縁性基板１１の一面側に設定された画素形成領域（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂにおける有機ＥＬ素子の形成領域）Ｒpxにおいて、例えば図３に示した平面レイアウトの上方及び下方の縁辺領域に行方向（図面左右方向）に延在するように選択ラインＬｓ及び共通電圧ラインＬｃが各々配設されるとともに、これらのラインＬｓ、Ｌｃに直交し、上記平面レイアウトの左方及び右方の縁辺領域に列方向（図面上下方向）に延在するようにデータラインＬｄ及び供給電圧ラインＬａが配設されている。また、上記平面レイアウトの右方の縁辺領域には、列方向（図面上下方向）に延在し、かつ、上述したトランジスタＴｒ１１、Ｔｒ１２及び供給電圧ラインＬａに対して略平面的に重なるように、右側に隣接する表示画素ＰＩＸとの境界となるバンクＢＫｙが配設されている。なお、バンクＢＫｙ、及び、上記共通電圧ラインＬｃと一体的に形成されるバンクＢＫｘについては詳しく後述する。
【００３２】
ここで、例えば図３〜図５に示すように、選択ラインＬｓは、絶縁性基板１１上に形成され、トランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇを形成するためのゲートメタル層をパターニングすることによって、当該ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと同じ工程で、かつ、トランジスタＴｒ１１のゲート電極Ｔｒ１１ｇと一体的に形成される。
【００３３】
データラインＬｄ及びデータラインＬｄから行方向に突出して形成された信号配線層Ｌdxは、選択ラインＬｓやゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇよりも上層側に設けられ、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ、ドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成するためのソース、ドレインメタル層をパターニングすることによって当該ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ、ドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと同じ工程で、かつ、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓと一体的に形成される。また、このとき、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄは、ゲート絶縁膜１２に設けられたコンタクトホールＣＨ11を介して、トランジスタＴｒ１２のゲート電極Ｔｒ１２ｇに接続されている。
【００３４】
また、供給電圧ラインＬａは、データラインＬｄ（信号配線層Ｌdxを含む）やソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ、ドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄよりも上層側に設けられるとともに、保護絶縁膜１３及び平坦化膜１４に形成された配線溝に埋め込まれて、ドレイン電極Ｔｒ１２ｄの上面に電気的に接続されている。さらに、共通電圧ラインＬｃは、供給電圧ラインＬａよりも上層側であって、平坦化膜１４上に形成された層間絶縁膜１８ｂ上に絶縁性基板１１表面から連続的に突出するように設けられている。
【００３５】
このように、表示画素ＰＩＸは、図４、図５に示すように、絶縁性基板１１上に表示画素ＰＩＸ内に設けられる画素駆動回路ＤＣ（図２参照）の複数のトランジスタＴｒ１１、Ｔｒ１２やキャパシタＣｓ、選択ラインＬｓ及びデータラインＬｄを含む各種配線層が設けられ、当該トランジスタＴｒ１１、Ｔｒ１２や配線層を被覆するように順次形成された保護絶縁膜１３及び平坦化膜１４を介して、その上層に、画素駆動回路ＤＣに接続されて所定の発光駆動電流が供給される画素電極（例えばアノード電極；下部電極）１５、少なくとも正孔輸送層（担体輸送層）と発光層と電子輸送層（担体輸送層）からなる有機ＥＬ層１６、及び、共通電圧Ｖcomが印加される対向電極（例えばカソード電極）１７からなる有機ＥＬ素子ＯＬＥＤが形成されている。
【００３６】
そして、本実施形態においては、特に、上記表示画素ＰＩＸを含む絶縁性基板１１の全域を被覆するように透明な絶縁性のパッシベーション膜１９が形成され、かつ、当該パッシベーション膜１９が少なくとも成膜後に所定の条件の雰囲気ガス中で加熱処理されて残留応力が緩和された膜特性を有している。本実施形態に適用されるパッシベーション膜１９の具体的な製造方法については詳しく後述する。
【００３７】
なお、図４、図５においては、トランジスタＴｒ１１、Ｔｒ１２及び配線層と、上層の有機ＥＬ素子ＯＬＥＤ（画素電極１５）との間に、保護絶縁膜１３及び平坦化膜１４の２層の絶縁膜を設けたパネル構造を示したが、本発明はこれに限定されるものではなく、例えば保護絶縁膜としての機能をも兼ね備えた平坦化膜一層のみからなるものであってもよいし、３層以上の絶縁膜からなる多層構造を有しているものであってもよい。
【００３８】
画素駆動回路ＤＣは、より具体的には、例えば図３に示すように、図２に示したトランジスタＴｒ１１が行方向に配設された選択ラインＬｓ（又はデータラインＬｄから行方向に突出して形成された信号配線層Ｌdx）に沿ってチャネル幅方向が延在するように配置され、トランジスタＴｒ１２が列方向に配設された供給電圧ラインＬａに沿ってチャネル幅方向が延在するように配置されている。
【００３９】
ここで、各トランジスタＴｒ１１、Ｔｒ１２は、周知の電界効果型の薄膜トランジスタ構造を有し、各々、絶縁性基板１１上に形成されたゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと、ゲート絶縁膜１２を介して各ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇに対応する領域に形成された半導体層ＳＭＣと、該半導体層ＳＭＣのチャネルの両端部に延在するように形成されたソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと、を有する逆スタガ構造を有している。
【００４０】
なお、各トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓとドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄが対向して配置された半導体層ＳＭＣのチャネル上には、製造プロセスにおいて当該半導体層ＳＭＣへのエッチングダメージを防止するための酸化シリコン又は窒化シリコン等のチャネル保護層（ブロック層）ＢＬが形成され、また、ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓとドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄが接触する半導体層ＳＭＣのチャネルの両側部上には、当該半導体層ＳＭＣとソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄとのオーミック接続を実現するための不純物層ＯＨＭが形成されている。不純物層ＯＨＭは、ｎ型不純物イオンを含んでいるアモルファスシリコン層である。
【００４１】
そして、図２に示した画素駆動回路ＤＣの回路構成に対応するように、トランジスタＴｒ１１は、図３〜図５に示すように、ゲート電極Ｔｒ１１ｇが選択ラインＬｓと一体的に形成され、同ソース電極Ｔｒ１１ｓが信号配線層Ｌdxを介してデータラインＬｄと一体的に形成されている。
【００４２】
また、トランジスタＴｒ１２は、図３〜図５に示すように、ゲート電極Ｔｒ１２ｇがゲート絶縁膜１２に設けられたコンタクトホールＣＨ11を介して上記トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄに接続され、同ドレイン電極Ｔｒ１２ｓが供給電圧ラインＬａに接続され、同ソース電極Ｔｒ１２ｄが保護絶縁膜１３及び平坦化膜１４に形成されたコンタクトホールＣＨ12に埋め込まれたコンタクトメタルＭＴＬを介して有機ＥＬ素子ＯＬＥＤの画素電極１５に接続されている。
【００４３】
ここで、供給電圧ラインＬａ（アノードライン）は、図３、図４に示すように、保護絶縁膜１３及び平坦化膜１４に形成された配線溝に埋め込まれた厚膜配線構造を有し、例えば上記コンタクトホールＣＨ12に埋め込まれるコンタクトメタルＭＴＬと同じ工程で形成される。
【００４４】
そして、各画素形成領域Ｒpxの平坦化膜１４上には、図４、図５に示すように、例えばアノード電極となる画素電極１５、少なくとも正孔輸送層と発光層と電子輸送層からなる有機ＥＬ層１６、及び、べた電極からなり、例えばカソード電極となる対向電極１７を順次積層した有機ＥＬ素子が設けられている。ここで、本実施形態においては、画素電極１５が少なくとも光反射特性を有するとともに、対向電極１７が光透過性を有するトップエミッション型の発光構造を有している。
【００４５】
また、各画素形成領域Ｒpx間（各表示画素ＰＩＸの有機ＥＬ素子ＯＬＥＤの形成領域相互の境界領域）には、有機ＥＬ素子ＯＬＥＤの形成領域（厳密には、有機ＥＬ層１６の形成領域）を画定するためのバンク（隔壁）ＢＫｘ、ＢＫｙが平坦化膜１４の上面から連続的に突出するように設けられている。
【００４６】
バンクＢＫｙは、例えば図３、図４に示すように、表示パネル１０（絶縁性基板１１）の列方向に形成され、各表示画素ＰＩＸの画素形成領域Ｒpxに形成される画素電極１５相互を絶縁する層間絶縁膜１８ａと、該層間絶縁膜１８ａ上に表示パネル１０の列方向に形成された絶縁性バンク部１８ｃからなる積層構造を有している。また、バンクＢＫｘは、例えば図３、図５に示すように、表示パネル１０（絶縁性基板１１）の行方向に形成され、各表示画素ＰＩＸの画素形成領域Ｒpxに形成される画素電極１５相互を絶縁する層間絶縁膜１８ｂと、該層間絶縁膜１８ｂ上に表示パネル１０の行方向に形成された導電性バンク部１８ｄからなる積層構造を有している。ここで、導電性バンク部１８ｄは、上述した共通電圧ラインＬｃに相当する。
【００４７】
バンクＢＫｘ、ＢＫｙは、より具体的には、相互に隣接する表示画素ＰＩＸ（画素電極１５）間の境界領域付近に露出する平坦化膜１４の上面から、有機ＥＬ素子ＯＬＥＤの画素電極１５上に一部が延在するようにシリコン窒化膜（ＳｉＮ）やシリコン酸化膜（ＳｉＯ２）等からなる層間絶縁膜１８ａ及び１８ｂが各々設けられ、当該層間絶縁膜１８ａ及び１８ｂ上に、例えば感光性の樹脂材料等からなる絶縁性バンク部１８ｃ、及び、例えば少なくとも表面が金属材料等からなる導電性バンク部１８ｄが、各々厚さ方向に突出するように積層形成されている。
【００４８】
また、図４、図５に示すように、各表示画素ＰＩＸに共通に設けられる対向電極１７は、各画素形成領域Ｒpxだけでなく、上記バンクＢＫｘ、ＢＫｙ上にも延在するように設けられ、さらに、金属材料等からなる導電性バンク部１８ｄに対して電気的に接続するように接合されている。これにより、バンクＢＫｘを形成する導電性バンク部１８ｄを共通電圧ライン（例えばカソードライン）Ｌｃとして兼用することができる。
【００４９】
そして、図１に示した表示パネル１０において、図３〜図５に示すように、上記積層構造を有するバンクＢＫｘ、ＢＫｙを柵状又は格子状の平面パターンを有するように配設することにより、各表示画素ＰＩＸの画素形成領域Ｒpx（すなわち、各画素形成領域Ｒpxにおいて有機ＥＬ素子ＯＬＥＤの有機ＥＬ層１６を形成する領域）が画定される。
【００５０】
なお、本実施形態に係る表示装置のパネル構造においては、図４、図５に示したように、画素駆動回路ＤＣ、有機ＥＬ素子ＯＬＥＤ及びバンクＢＫｘ、ＢＫｙが形成された絶縁性基板１１上に、透明なパッシベーション膜１９のみを被覆形成したパネル構造を示したが、本発明はこれに限定されるものではなく、上記パッシベーション膜１９を介して、絶縁性基板１１に対向するようにガラス基板等からなる封止基板がさらに接合されているものであってもよい。
【００５１】
そして、このような表示パネル１０においては、表示パネル１０の下層（有機ＥＬ素子ＯＬＥＤの絶縁性基板１１側の層）に設けられたトランジスタＴｒ１１、Ｔｒ１２等の各回路素子、選択ラインＬｓやデータラインＬｄ、供給電圧ライン（アノードライン）Ｌａ等の配線層からなる画素駆動回路ＤＣにおいて、データラインＬｄを介して供給された表示データに応じた階調信号Ｖpixに基づいて、所定の電流値を有する発光駆動電流がトランジスタＴｒ１２のソース−ドレイン間に流れ、当該トランジスタＴｒ１２（ソース電極Ｔｒ１２ｓ）からコンタクトホールＣＨ12（コンタクトメタルＭＴＬ）を介して、有機ＥＬ素子ＯＬＥＤの画素電極１５に供給されることにより、各表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の有機ＥＬ素子ＯＬＥＤが上記表示データに応じた所望の輝度階調で発光動作する。
【００５２】
このとき、本実施形態に示した表示パネル１０において、画素電極１５が光反射特性（可視光に対して高い反射率）を有し、かつ、対向電極１７が光透過性（可視光に対して高い透過率）を有することにより、各表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の有機ＥＬ層１６において発光した光は、光透過性を有する対向電極１７を介して視野側（図４、図５の上方）に直接放出されるとともに、光反射特性を有する画素電極１５で反射し、対向電極１７を介して視野側に放出される。
【００５３】
このように、本実施形態に係る表示パネル１０においては、トップエミッション型の発光構造を有しているので、絶縁性基板１１上に形成された画素駆動回路ＤＣの各回路素子や配線層を、保護絶縁膜１３及び平坦化膜１４上に形成された有機ＥＬ素子ＯＬＥＤと平面的に重なるように配置することができる。したがって、画素開口率を高くして、消費電力の低減やパネル寿命の長期化を図ることができるとともに、画素駆動回路のレイアウト設計の自由度を高めることができる。
【００５４】
（表示装置の製造方法）
次に、上述した表示装置（表示パネル）の製造方法について説明する。
図６乃至図９は、本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図である。ここでは、図４に示したIVＡ−IVＡ断面及び図５に示したＶＢ−ＶＢ断面のパネル構造のうち、一部を抜き出してその製造工程について説明する。また、表示画素に設けられる発光素子として、高分子系或いは低分子系の有機材料を含む溶液（有機化合物含有液）を塗布して形成された有機ＥＬ層を有する有機ＥＬ素子を適用した場合について説明する。また、図１０は、本実施形態に係る表示装置（表示パネル）に形成される有機ＥＬ素子ＯＬＥＤの素子構造の一例を示す模式図である。
【００５５】
上述した表示装置（表示パネル）の製造方法は、まず、図６（ａ）に示すように、ガラス基板等の絶縁性基板１１の一面側（図面上面側）に設定された表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の形成領域（画素形成領域）Ｒpxに、上述した画素駆動回路（図２、図３参照）ＤＣのトランジスタＴｒ１１、Ｔｒ１２やキャパシタＣｓ、選択ラインＬｓやデータラインＬｄ（信号配線層Ｌdxを含む）等の配線層を形成する（画素駆動回路形成工程）。
【００５６】
具体的には、絶縁性基板１１上に、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇ、及び、当該ゲート電極Ｔｒ１１ｇと一体的に形成される選択ラインＬｓ（図５参照）を、同一のゲートメタル層をパターニングすることによって同時に形成し、その後、絶縁性基板１１の全域にゲート絶縁膜１２を被覆形成する。
【００５７】
次いで、ゲート絶縁膜１２上の各ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇに対応する領域に、例えばアモルファスシリコンやポリシリコン等からなる半導体層ＳＭＣ、及び、酸化シリコンや窒化シリコン等からなるチャネル保護層（ブロック層）ＢＬを形成し、当該半導体層ＳＭＣの両端部にオーミック接続のための不純物層ＯＨＭを介してソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成する。
【００５８】
このとき、同一のソース、ドレインメタル層をパターニングすることによってソース電極Ｔｒ１１ｓと接続されたデータラインＬｄ及び信号配線層Ｌdx（図３〜図５参照）を同時に形成する。また、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄがゲート絶縁膜１２に形成されたコンタクトホールＣＨ11を介してトランジスタＴｒ１２のゲート電極Ｔｒ１２ｇに接続される。
【００５９】
なお、上述したトランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、選択ラインＬｓ、データラインＬｄ（信号配線層Ｌdxを含む）は、配線抵抗を低減し、かつ、マイグレーションを低減する目的で、例えばアルミニウム合金層と遷移金属層からなる積層配線構造を有しているものであってもよい。
【００６０】
次いで、図６（ｂ）に示すように、上記トランジスタＴｒ１１、Ｔｒ１２、選択ラインＬｓ及びデータラインＬｄを含む絶縁性基板１１の一面側全域を被覆するように、窒化シリコン（ＳｉＮ）等からなる保護絶縁膜１３、及び、感光性の有機材料等からなる平坦化膜１４を順次形成した後、平坦化膜１４を露光現像してパターニングし、当該平坦化膜１４をマスクとして用いて保護絶縁膜１３をエッチングして、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓの上面が露出するコンタクトホールＣＨ12、及び、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄの上面が露出し、かつ、供給電圧ラインＬａの配線パターンに対応した配線溝ＣＨ13を同時に形成する。
【００６１】
次いで、図６（ｃ）に示すように、上記コンタクトホールＣＨ12及び配線溝ＣＨ13にメッキ法等を用いて金属材料を埋め込み、コンタクトホールＣＨ12にコンタクトメタルＭＴＬを形成するとともに、配線溝ＣＨ13に厚膜配線構造を有する供給電圧ラインＬａを形成する。
【００６２】
ここで、図６（ｂ）、（ｃ）においては、絶縁性基板１１上に積層形成された保護絶縁膜１３及び平坦化膜１４に開口されたコンタクトホールＣＨ12及び配線溝ＣＨ13に金属材料を埋め込んでコンタクトメタルＭＴＬ及び供給電圧ラインＬａを形成する場合について説明したが、このような製造方法を用いた場合に平坦化膜１４の上面の平坦性が充分に確保することができない場合には他の製造方法を適用するものであってもよい。例えば、上記の保護絶縁膜１３や平坦化膜１４が形成されていない状態の絶縁性基板１１の全面に、スパッタリング法等により金属層を形成し、上記コンタクトメタルＭＴＬ及び供給電圧ラインＬａの配線パターンに対応するようにパターニングした後、スピンコート法やドライフィルムにより平坦化膜（保護絶縁膜１３及び平坦化膜１４に相当する）を形成する製造方法を適用するものであってもよい。
【００６３】
また、図６（ｂ）、（ｃ）に示した製造工程において、平坦化膜１４として非感光性の絶縁材料を用いるものであってもよく、この場合にあっては、例えば平坦化膜１４上にスパッタリング法等によりアルミニウム（Ａｌ）やクロム（Ｃｒ）等からなる金属膜を形成した後、当該金属膜をフォトリソグラフィ法を用いてパターニングしてマスク（メタルマスク）を形成し、平坦化膜１４及び保護絶縁膜１３をドライエッチング法を用いてエッチングして、コンタクトホールＣＨ12及び配線溝ＣＨ13を形成した後、ウェットエッチング法により当該マスクを除去するものであってもよい。
さらに、図６（ｂ）、（ｃ）に示した製造工程においては、絶縁性基板１１上に保護絶縁膜１３及び平坦化膜１４からなる２層の絶縁層を積層する場合について説明したが、平坦化膜一層のみからなるものであってもよいし、３層以上の複数層を積層するものであってもよい。
【００６４】
次いで、平坦化膜１４及び保護絶縁膜１３に形成されたコンタクトホールＣＨ12及び配線溝ＣＨ13への、コンタクトメタルＭＴＬ及び供給電圧ラインＬａの埋め込み後、図７（ａ）に示すように、各画素形成領域Ｒpxごとに、コンタクトメタルＭＴＬに電気的に接続された画素電極１５を形成する（画素電極形成工程）。
【００６５】
ここで、画素電極１５は、具体的には、スパッタリング法等によりアルミニウム（Ａｌ）、クロム（Ｃｒ）、銀（Ａｇ）、パラジウム銀（ＡｇＰｄ）系の合金等の光反射特性を有する反射金属膜を薄膜形成し、フォトリソグラフィ法を用いて所定の形状にパターニングしてコンタクトメタルＭＴＬに電気的に接続された下層の反射金属層１５ａを形成する。
【００６６】
その後、当該反射金属層１５ａを被覆するように、スパッタリング法等により錫ドープ酸化インジウム（Indium Thin Oxide；ＩＴＯ）や亜鉛ドープ酸化インジウム（Indium
Zinc Oxide；ＩＺＯ）等の透明電極材料からなる（光透過特性を有する）導電性の酸化金属膜を薄膜形成し、上記反射金属層１５ａの上面や端面が露出しないようにパターニングして上層の導電性の酸化金属層（正孔注入層）１５ｂを形成する。
【００６７】
このように、上層の酸化金属膜をパターニングする際に、下層側の反射金属層１５ａが露出しないようにすることにより、酸化金属膜（ＩＴＯ等）と反射金属層１５ａとの間で電池反応を引き起こさないようにすることができるとともに、下層側の反射金属層１５ａがオーバーエッチングされたり、エッチングダメージを受けたりすることを防止することができる。
【００６８】
ここで、画素電極１５の下層の反射金属層１５ａは、本実施形態に示したように平坦化膜１４上に形成したパネル構造に限定されるものではなく、平坦化膜１４又は保護絶縁膜１３の下層に形成するものであってもよい。なお、この場合には、平坦化膜１４の膜厚や光学特性（屈折率等）に起因して、後述する有機ＥＬ層１６で放射された光の経路（光軸）にずれが生じて、画像情報に視差が発生する可能性があるため、図７（ａ）に示したように、画素電極１５の各層を平坦化膜１４上に形成することが好ましい。
【００６９】
次いで、反射金属層１５ａ及び酸化金属層１５ｂからなる上記画素電極１５を含む絶縁性基板１１の一面側全域を被覆するように、化学気相成長法（ＣＶＤ法）等を用いて、例えばシリコン酸化膜やシリコン窒化膜等の無機の絶縁性材料からなる絶縁層を形成した後、フォトリソグラフィ法を用いてパターニングすることにより、図４、図５、図７（ｂ）に示すように、相互に隣接する各画素形成領域Ｒpxに形成された画素電極１５間の境界領域であって、表示パネル１０（絶縁性基板１１）の行方向に延伸するバンクＢＫｘの下層となる層間絶縁膜１８ｂを形成するとともに、表示パネル１０の列方向に延伸するバンクＢＫｙの下層となる層間絶縁膜１８ａを形成する。これにより、上記層間絶縁膜１８ａ、１８ｂに囲まれた領域（すなわち、層間絶縁膜１８ａ、１８ｂにより形成される開口部）に、各表示画素ＰＩＸの画素電極１５（酸化金属層１５ｂ）の上面が露出する。
【００７０】
次いで、図８（ａ）に示すように、層間絶縁膜１８ａ上に例えば感光性のポリイミド樹脂やノボラック樹脂等からなる絶縁性バンク部１８ｃを表示パネル１０の列方向に形成して、積層構造を有するバンクＢＫｙを形成し、一方、層間絶縁膜１８ｂ上に例えば少なくとも表面が銅（Ｃｕ）や銀（Ａｕ）又はこれらを主成分とした金属単体又は合金等の低抵抗の金属材料からなる導電性バンク部１８ｄを表示パネル１０の行方向に形成して、積層構造を有するバンクＢＫｘを形成する（隔壁形成工程）。
【００７１】
絶縁性バンク部１８ｃは、具体的には、上記層間絶縁膜１８ａを含む絶縁性基板１１の一面側全域を被覆するように形成された感光性ポリイミド膜に対して、露光現像処理を施し、層間絶縁膜１８ａ上に所定のパターンを有して残留させるようにパターニングすることにより形成する。また、導電性バンク部１８ｄは、具体的には、上記層間絶縁膜１８ｂを含む絶縁性基板１１の一面側全域を被覆するようにメッキ法等を用いて形成された銅等の金属膜を、フォトリソグラフィ法を用いて、層間絶縁膜１８ｂ上に所定のパターンを有して残留させるようにパターニングすることにより形成する。
【００７２】
ここで、絶縁性バンク部１８ｃ及び導電性バンク部１８ｄは、いずれを先に形成するものであってもよい。また、上述したように、バンクＢＫｘを形成する導電性バンク部１８ｄは、表示パネル１０に２次元配列された各表示画素ＰＩＸに共通電圧Ｖcomを印加するための共通電圧ラインＬｃとして兼用される。
【００７３】
これにより、表示パネル１０に配列された各表示画素ＰＩＸの画素形成領域Ｒpx（厳密には、有機ＥＬ素子ＯＬＥＤの有機ＥＬ層１６の形成領域）がバンクＢＫｘ及びＢＫｙにより囲まれて画定され、隣接する他の色の表示画素ＰＩＸ（有機ＥＬ素子ＯＬＥＤ）の画素形成領域Ｒpxと隔離されるので、後述する有機ＥＬ層１６を形成する発光層（電子輸送性発光層１６ｂ）を形成する際に、当該発光材料の溶液又は分散液（有機化合物含有液）を塗布する場合であっても、隣接する表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）間で発光材料が混合することがなく、隣接する色画素間での混色を防止することができる。
【００７４】
なお、本実施形態においては、表示パネル１０の行方向に配設されるバンクＢＫｘとして、層間絶縁膜１８ｂ及び導電性バンク部１８ｄからなる積層構造を適用し、また、表示パネル１０の列方向に配設されるバンクＢＫｙとして、層間絶縁膜１８ａ及び絶縁性バンク部１８ｃからなる積層構造を適用したパネル構造を示したが、本発明はこれに限定されるものではなく、例えばバンクＢＫｘとして層間絶縁膜及び絶縁性バンク部からなる積層構造を適用し、バンクＢＫｙとして層間絶縁膜及び導電性バンク部からなる積層構造を適用するものであってもよいし、バンクＢＫｘ及びＢＫｙの双方を層間絶縁膜及び導電性バンク部からなる積層構造により形成して、共通電圧ラインＬｃとなる導電性バンク部を絶縁性基板１１上に格子状に配設し、表示パネル１０の各表示画素ＰＩＸの画素形成領域Ｒpxを画定するようにしてもよい。
【００７５】
さらには、バンクＢＫｘ及びＢＫｙの双方を層間絶縁膜及び絶縁性バンク部からなる積層構造により形成して、絶縁性基板１１上に共通電圧ラインＬｃを配設することなく、絶縁性基板１１の略全域に平面電極（べた電極）として形成された対向電極１７に所定の共通電圧Ｖcomを直接印加するものであってもよい。このような共通電圧ラインＬｃを有しないパネル構造は、例えば複数の表示画素ＰＩＸが配列された表示パネルにおいて、各表示画素（発光素子）の発光駆動動作時に必要とされる電流量が小さい場合に良好に適用することができる。
【００７６】
次いで、上記バンクＢＫｘ及びＢＫｙにより画定された各表示画素ＰＩＸの画素形成領域Ｒpx（有機ＥＬ素子ＯＬＥＤの形成領域）に対して、例えば高分子系の有機材料を含む溶液（有機化合物含有液）を塗布し、加熱乾燥して、少なくとも正孔輸送層、発光層及び電子輸送層からなる有機ＥＬ層１６を形成する（担体輸送層形成工程）。なお、本実施形態においては、図８（ｂ）に示すように、正孔輸送層１６ａ及び電子輸送性発光層１６ｂの２層からなる有機ＥＬ層１６を積層形成する場合について説明する。
【００７７】
まず、有機高分子系の正孔輸送材料（担体輸送性材料）を含む有機化合物含有液として、例えばポリエチレンジオキシチオフェン／ポリスチレンスルホン酸水溶液（ＰＥＤＯＴ／ＰＳＳ；導電性ポリマーであるポリエチレンジオキシチオフェンＰＥＤＯＴと、ドーパントであるポリスチレンスルホン酸ＰＳＳを水系溶媒に分散させた分散液）を、インクジェット法やノズルプリンティング法等を適用して、上記画素電極１５（酸化金属層１５ｂ）上に塗布した後、加熱乾燥処理を行って溶媒を除去することにより、当該画素電極１５上に有機高分子系の正孔輸送材料を定着させて、担体輸送層である正孔輸送層１６ａを形成する。
【００７８】
次いで、有機高分子系の電子輸送性発光材料（担体輸送性材料）を含む有機化合物含有液として、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む発光材料を、テトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒或いは水に溶解した溶液を、上記と同様にインクジェット法やノズルプリンティング法等を適用して、上記正孔輸送層１６ａ上に塗布した後、加熱乾燥処理を行って溶媒を除去することにより、正孔輸送層１６ａ上に有機高分子系の電子輸送性発光材料を定着させて、担体輸送層であり発光層でもある電子輸送性発光層１６ｂを形成する。
【００７９】
なお、本実施形態においては、有機ＥＬ層１６として正孔輸送層１６ａ及び電子輸送性発光層１６ｂの２層からなる素子構造を有している場合について説明したが、本発明はこれに限定されるものではなく、例えば正孔輸送兼電子輸送性発光層の一層のみからなるものであってもよく、正孔輸送性発光層及び電子輸送層からなるものであってもよく、また、個別の正孔輸送層、発光層及び電子輸送層からなるものであってもよい。さらに、例えば図１０に示すように、正孔輸送層１０３ａと発光層（又は電子輸送性発光層）１０３ｃの間に電子ブロッキング性を有するインタレイヤ１０３ｂが介在しているものであってもよく、有機ＥＬ層１６を形成する各層間にその他の介在層を有する積層構造を有しているものであってもよい。なお、図１０に示した模式図おいて、１０１は平坦化膜１４に相当し、１０２は画素電極１５に相当し、１０３は有機ＥＬ層１６に相当し、１０４は後述する電子注入層に相当し、１０５は後述する対向電極１７に相当し、１０６はパッシベーション膜１９に相当し、１０７は後述する封止剤に相当し、１０８はガラス基板等の封止基板に相当する。
【００８０】
また、上述した正孔輸送層１６ａの形成に先立って、各表示画素ＰＩＸの画素形成領域（有機ＥＬ素子ＯＬＥＤの形成領域）Ｒpxに露出する画素電極１５（酸化金属層１５ｂ）表面を、正孔輸送材料や電子輸送性発光材料の有機化合物含有液に対して親液性を有するように（十分馴染んで拡がりやすくするために）、例えば酸素プラズマ処理やＵＶオゾン処理等により親液化処理を施すものであってもよいし、さらに、バンクＢＫｘ及びＢＫｙの表面を、正孔輸送材料や電子輸送性発光材料等の有機化合物含有液に対して撥液性を有するように（はじくように）、フッ素系化合物の被膜を形成することにより撥液化処理を施すものであってもよい。
【００８１】
その後、図９（ａ）に示すように、少なくとも各画素形成領域Ｒpxを含む絶縁性基板１１上に光透過性を有する導電層（透明電極層）を形成し、上記有機ＥＬ層１６（正孔輸送層１６ａ及び電子輸送性発光層１６ｂ）を介して各画素電極１５に対向する共通の対向電極（例えばカソード電極）１７を形成する（対向電極形成工程）。
【００８２】
具体的には、図１０に示す模式図のように、例えば蒸着法やスパッタリング法等により電子注入層１０４となるバリウム（Ｂａ）、マグネシウム（Ｍｇ）、フッ化リチウム（ＬｉＦ）等の金属材料（アルカリ又はアルカリ土類金属）からなる薄膜を形成した後、その上層にＩＴＯやタングステン−亜鉛ドープ酸化インジウム（Indium Tungsten-Zinc Oxide；ＩＷＺＯ）等をターゲットとした対向ターゲットスパッタリング法において、スパッタリング時の雰囲気ガスとしてアルゴン（Ａｒ）を用い、圧力を１００ｍＰａに設定して、５０ｎｍ（５００Å）の膜厚で成膜した透明電極層からなる対向電極１０５（１７）を積層形成した、厚さ方向に透明な膜構造を適用することができる。
【００８３】
また、図９（ａ）に示すように、対向電極１７は、上記画素電極１５に対向する領域のみならず、各画素形成領域Ｒpx（有機ＥＬ素子ＯＬＥＤの形成領域）を画定するバンクＢＫｘ及びＢＫｙ上にまで延在する単一の導電層（べた電極）として形成されるとともに、バンクＢＫｘを形成する導電性バンク部１８ｄに電気的に接続されるように接合される。これにより、導電性バンク部１８ｄを各表示画素ＰＩＸに共通に接続された共通電圧ライン（カソードライン）Ｌｃとして適用することができる。このように、各表示画素ＰＩＸ（有機ＥＬ素子ＯＬＥＤ）間に、対向電極１７と等電位の導電性バンク部１８ｄを配設することにより、カソード全体のシート抵抗を低減し、表示パネル１０全体で均一な表示特性を実現することができる。
【００８４】
次いで、上記対向電極１７を形成した後、図９（ｂ）に示すように、ＣＶＤ法等を用いて絶縁性基板１１の一面側全域にシリコン酸化膜やシリコン窒化膜等からなる透明なパッシベーション膜（保護膜）１９を形成する（保護膜形成工程）。具体的には、ＣＶＤ法等を用いてシリコン窒化膜からなるパッシベーション膜１９を６００ｎｍ（６０００Å）の膜厚で形成する。
【００８５】
次いで、乾燥窒素雰囲気中で大気圧力（１atm）下、温度１００℃、１時間の加熱処理（アニール）を行って上記パッシベーション膜１９の応力緩和処理を施すことにより（応力緩和処理工程）、図４、図５に示したような断面構造を有する表示パネル１０が完成する。なお、図１０に示した模式図のように、図４、図５に示したようなパネル構造において、上記パッシベーション膜１０６（１９）に加えて、ＵＶ硬化又は熱硬化接着剤（封止剤１０７）を用いて、絶縁性基板１１に対向するようにメタルキャップ（封止蓋）やガラス等の封止基板１０８が接合されているものであってもよい。
【００８６】
このように、本実施形態に係る表示装置の製造方法は、パッシベーション膜１９を成膜する際に生じる内部応力に起因して、上記電子輸送性発光層１６ｂ及び対向電極１７に印加される応力を緩和又は打ち消すために、所定の条件の雰囲気ガス中で加熱処理して、上記パッシベーション膜１９の内部応力を緩和させる（低減する）ことを特徴としている。
【００８７】
なお、上述した実施形態においては、表示パネル１０（有機ＥＬ素子ＯＬＥＤ）のパネル構造として、有機ＥＬ層１６から放射された光が絶縁性基板１１を介すことなく、視野側に放出されるトップエミッション型の発光構造を有する場合について説明したが、本発明はこれに限定されるものではなく、有機ＥＬ素子ＯＬＥＤを形成する担体輸送層及び電極層上にパッシベーション膜が形成された素子構造を有するものであれば、有機ＥＬ層１６から放射された光が絶縁性基板１１を介して視野側に放出されるボトムエミッション型の発光構造を有する場合であっても良好に適用することができる。
【００８８】
また、本実施形態においては、画素電極１５をアノード電極とし、対向電極１７をカソード電極とした場合について説明したが、これに限らず画素電極１５をカソード電極とし、対向電極１７をアノード電極とするものであってもよい。この場合、有機ＥＬ層１６は、画素電極１５に接する担体輸送層が電子輸送性の層であればよい。
【００８９】
（作用効果の検証）
次に、上述した特徴を有する表示装置の製造方法に特有の作用効果について詳しく説明する。
図１１は、本実施形態に係る製造方法における作用効果（応力緩和効果）を示す実験データである。
【００９０】
ここでは、本実施形態に係る製造方法として、パッシベーション膜１９形成後の応力緩和処理工程において、乾燥した窒素（Ｎ２）雰囲気中で大気圧力（１atm）下、８０℃の温度条件で１時間の加熱処理（アニール）を行った表示パネル（便宜的に「パネル１」と記す）、及び、同１２０℃の温度条件で１時間の加熱処理を行った表示パネル（便宜的に「パネル２」と記す）と、比較例として、パッシベーション膜１９形成後の応力緩和処理工程において、真空条件下で、１００℃の温度で１時間の加熱処理を行った表示パネル（便宜的に「比較例１」と記す）、及び、パッシベーション膜１９を有しない（形成されていない）表示パネル（便宜的に「比較例２」と記す）における、発光輝度に対する電流効率（発光効率）の各測定データを示して比較検証を行う。
【００９１】
本実施形態に係る製造方法を適用したパネル１及びパネル２においては、図１１中に特性線Ｓ１、Ｓ２として示すように、概ね５０ｃｄ／ｍ２程度の比較的低い輝度から概ね１８００ｃｄ／ｍ２程度の高い輝度まで略全範囲にわたり、概ね１０ｃｄ／Ａ以上、又は、１０ｃｄ／Ａ前後の高い電流効率が観測された。
【００９２】
これに対して、比較例１においては、図１１中に特性線Ｓ３として示すように、概ね５００ｃｄ／ｍ２程度の低輝度から概ね１４００ｃｄ／ｍ２程度の高輝度に至る略全範囲で、概ね８ｃｄ／Ａ前後の電流効率が観測され、また、概ね５００ｃｄ／ｍ２以下の輝度範囲では、上記８ｃｄ／Ａに満たない電流効率が観測された。
【００９３】
すなわち、比較例１においては、低輝度から高輝度に至る略全範囲で電流効率（発光効率）が概ね８ｃｄ／Ａ前後であり、本実施形態に係る製造方法を適用したパネル１、パネル２よりも２割程度低く、また、概ね５００ｃｄ／ｍ２以下の輝度範囲では、安定した電流効率（発光効率）が得られないことが判明した。
【００９４】
一方、パッシベーション膜を有しない表示パネル（比較例２）について、発光輝度に対する電流効率を測定すると、図１１中に特性線Ｓ４として示すように、比較的低い輝度（概ね５０ｃｄ／ｍ２付近）で多少のばらつきはあるものの、概ね１８００ｃｄ／ｍ２程度の輝度までの略全範囲にわたり、概ね１０ｃｄ／Ａ前後の高い電流効率が観測された。
【００９５】
ここで、比較例２は、発光素子（有機ＥＬ素子）上にパッシベーション膜が形成されていない表示パネルであるので、換言すると、パッシベーション膜が形成された表示パネルにおいてパッシベーション膜の内部応力の影響が全くない状態、あるいは、当該影響が極めて小さく抑制された状態と同等であると考えることができる。
【００９６】
このことから、上述した本実施形態に係る製造方法を適用したパネル１、パネル２によれば、パッシベーション膜の内部応力の影響を抑制して、比較例２における場合と略同等の発光効率を得られることが判明した。特に、概ね１０００ｃｄ／ｍ２以下の輝度範囲では、比較例２における場合と略同等の電流効率（発光効率）が得られることに加え、概ね１０００ｃｄ／ｍ２以上の輝度範囲では、比較例２における場合よりも高い電流効率（発光効率）が得られ、さらに、低輝度から高輝度に至る略全範囲で比較例２における場合よりも発光輝度に対する電流効率（発光効率）の変動が小さく、安定した発光特性が得られることが判明した。なお、比較例２のようにパッシベーション膜がないと発光素子への水又は酸素等の侵入が促進されてしまい、発光素子の発光寿命が著しく短くなってしまうことはいうまでもない。
【００９７】
このような本実施形態に係る製造方法の作用効果（応力緩和効果）は、概ね以下のようなメカニズムによるものと推測される。
すなわち、上述したパッシベーション膜１０６（１９）として適用されるシリコン窒化膜は、成膜条件や材料組成比等に起因して多孔質（ポーラスな膜質）となり、成膜直後に外気に晒すと空孔部に大気中の水分等が侵入して窒化シリコン分子の未反応基に水酸基が結合することにより体積変化が生じる。ここで、カソード電極等となる対向電極１７として形成されるＩＴＯ膜（電極層）は、上述したように５０ｎｍ（５００Å）と非常に薄く形成されているため、上記のような状態のパッシベーション膜に熱応力が印加されると、ＩＴＯ膜（電極層）に引っ張り応力が印加されてＩＴＯからなる対向電極１０５（１７）と電子注入層１０４間の密着性が低下し、層間剥離やクラックが発生して、上述したように電流効率（発光効率）が低下するものと考えられている。このような現象は、表示パネルのパッシベーション性を向上させるために、パッシベーション膜を厚く形成するほど顕著に発生する。
【００９８】
そこで、本発明においては、上述した実施形態に示したように、パッシベーション膜の成膜直後に、１atmの窒素ガス雰囲気中で１時間程度、８０〜１２０℃で加熱処理することにより、上記パッシベーション膜の空孔部に窒素が侵入して、パッシベーション膜を形成する窒化シリコン分子の未反応基に窒素が結合して完全な形の窒化シリコン（Ｓｉ３Ｎ４）を形成するアニール処理を行う。これにより外気に晒された場合であっても、パッシベーション膜への水分の侵入（すなわち、窒化シリコン分子の未反応基への水酸基の結合）を抑制してパッシベーション膜の内部応力の発生を抑制することができる。
【００９９】
したがって、本発明に係る表示装置の製造方法によれば、発光素子（有機ＥＬ素子）が２次元配列された表示パネル上に形成されたパッシベーション膜の内部応力を緩和又は低減することができるので、熱応力に起因する電極層と電子注入層間の層間剥離やクラックの発生を抑制することができ（換言すれば耐熱性を向上させることができ）、加えて、パッシベーション膜の膜厚を比較的厚く形成することができるので、充分なパッシベーション性を確保することができ、良好な発光特性及び信頼性を有する表示装置を実現することができる。
【０１００】
なお、上述した作用効果の検証においては、パッシベーション膜として、シリコン窒化膜を適用した場合について実験結果を示して説明したが、これに限定されるものではなく、シリコン酸化膜を適用したものであってもよいし、窒化シリコンと酸化シリコンの混合物（ＳｉＮＯ）からなる絶縁膜であってもよい。
【０１０１】
また、上述した作用効果の検証においては、応力緩和処理工程の処理条件として、乾燥した窒素雰囲気中で大気圧力（１atm）下、８０℃又は１２０℃の温度条件で１時間の加熱処理（アニール）を行った場合について実験結果を示したが、雰囲気ガスは窒素以外にアルゴン等の他の不活性ガスや水素でもよく、また、雰囲気ガスの圧力は概ね０．２atm以上であればよい。また、加熱温度は概ね６０〜１４０℃の範囲であればよく、加熱時間は概ね１０分以上であればよい。ここで、加熱温度は、６０℃以下の低温ではアニールによる反応が促進されないため応力緩和効果が小さく、また、１４０℃以上では電極層（対向電極１７）の下層に形成される有機ＥＬ層（電子輸送性発光層１６ｂ等）の融点（ポリマーの溶融温度Ｔｇ）に達して膜特性が変化するため応力緩和効果が小さくなる。本願発明者は各種実験の結果、このような数値範囲を有する処理条件によれば、上記図１１に示した場合と略同等の作用効果（応力緩和効果）が得られることを確認した。
【図面の簡単な説明】
【０１０２】
【図１】本発明に係る表示装置に適用可能な表示パネルの画素配列状態の一例を示す概略平面図である。
【図２】本発明に係る表示装置の表示パネルに２次元配列される各表示画素（表示素子及び画素駆動回路）の回路構成の一例を示す等価回路図である。
【図３】本発明に係る表示パネルに適用可能な表示画素の一例を示す平面レイアウト図である。
【図４】本実施形態に係る平面レイアウトを有する表示画素におけるIVＡ−IVＡ線に沿った断面を示す概略断面図である。
【図５】本実施形態に係る平面レイアウトを有する表示画素におけるＶＢ−ＶＢに沿った断面を示す概略断面図である。
【図６】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その１）である。
【図７】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その２）である。
【図８】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その３）である。
【図９】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その４）である。
【図１０】本実施形態に係る表示装置（表示パネル）に形成される有機ＥＬ素子ＯＬＥＤの素子構造の一例を示す模式図である。
【図１１】本実施形態に係る製造方法における作用効果（応力緩和効果）を示す実験データである。
【符号の説明】
【０１０３】
１０        表示パネル
１１        絶縁性基板
１５        画素電極
１６        有機ＥＬ層
１７、１０５      対向電極
１８ａ、１８ｂ    層間絶縁膜
１８ｃ      絶縁性バンク部
１８ｄ      導電性バンク部
１９、１０６      パッシベーション膜
ＰＩＸ      表示画素
Ｒpx        画素形成領域
ＢＫｘ、ＢＫｙ    バンク
【図１】
0004900876.tif 000002
【図２】
0004900876.tif 000003
【図３】
0004900876.tif 000004
【図４】
0004900876.tif 000005
【図５】
0004900876.tif 000006
【図６】
0004900876.tif 000007
【図７】
0004900876.tif 000008
【図８】
0004900876.tif 000009
【図９】
0004900876.tif 000010
【図１０】
0004900876.tif 000011
【図１１】
0004900876.tif 000012