(57)【特許請求の範囲】
【請求項１】
ｎ型クラッド領域上に設けられた第１光閉じ込め層と、
前記第１光閉じ込め層上に設けられ、周期的に配列された複数の量子細線と、
各量子細線の側面及び前記第１光閉じ込め層上に設けられた第１の部分と各量子細線の上面上に設けられた第２の部分とを有し、前記量子細線を埋め込む埋込半導体領域と、
前記埋込半導体領域上に設けられた第２光閉じ込め層とを備え、
前記埋込半導体領域は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含み、
前記埋込半導体領域のバンドギャップは、前記第２光閉じ込め層のバンドギャップより大きく、かつ前記量子細線の内の最大のバンドギャップより大きいことを特徴とする半導体レーザ。
【請求項２】
前記埋込半導体領域は、ＡｌＩｎＡｓ半導体からなること
を特徴とする請求項１に記載の半導体レーザ。
【請求項３】
前記第２の部分の厚みは、２０ナノメートル以上５０ナノメートル以下であることを特徴とする請求項１または請求項２に記載の半導体レーザ。
【請求項４】
ｎ型基板をさらに備え、
前記埋込半導体領域はアンドープであることを特徴とする請求項１〜請求項３のいずれか一項に記載の半導体レーザ。
【請求項５】
半導体レーザを作製する方法であって、
第１光閉じ込め層をｎ型クラッド層上に成長する工程と、
多重量子井戸層を前記光閉じ込め層上に成長する工程と、
複数の量子細線のための周期的なパターンを有するマスクを用いて前記多重量子井戸層をエッチングし、周期的に配列された複数の量子細線を形成する工程と、
前記マスクを除去する工程と、
前記量子細線を埋め込むために、各量子細線の側面及び上面上並びに前記第１光閉じ込め層上に埋込半導体層を一体に成長する工程と、
第２光閉じ込め層を前記埋込半導体層上に成長する工程と、
前記埋込半導体層は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含み、
前記埋込半導体層のバンドギャップは、前記第２光閉じ込め層を構成する半導体のバンドギャップより大きく、かつ前記量子細線の最大のバンドギャップより大きいことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ及び半導体レーザの作製方法に関するものである。
【背景技術】
【０００２】
非特許文献１には、多層量子細線レーザの作製方法が記載されている。この多層量子細線レーザは、以下のように作製される。電子ビーム露光法によりレジストパターンを描画してレジストマスクを形成し、このレジストマスクを用いて絶縁膜マスクをエッチングにより形成する。この絶縁膜マスクを用いたＣＨ４／Ｈ２反応性イオンエッチングにより量子細線を形成する。有機金属気相成長法により、ＩｎＰ半導体を量子細線の側面上に埋め込み再成長して、多層量子細線構造を作製する。また、光閉じ込め層にはＧａＩｎＡｓＰ半導体が用いられる。
【０００３】
非特許文献２には、ＤＦＢレーザが記載されている。このＤＦＢレーザは、ＧａＩｎＡｓＰ半導体を含む細線状活性層を有している。有機金属気相再成長法により、該細線状活性層の側面上にＩｎＰ半導体が形成されて細線が埋め込まれている。また、細線状活性層上にＧａＩｎＡｓＰ半導体からなる光閉じ込め層が設けられている。
【非特許文献１】H.  Yagi  et  al.:  JJAP,  43  (2004)  pp.3401-3409
【非特許文献２】N.  Nunoya  et  al.:  JSTQE,  (2001)  pp249
【発明の開示】
【発明が解決しようとする課題】
【０００４】
非特許文献１及び非特許文献２にそれぞれ記載される多重量子細線レーザ及びＤＦＢレーザは共に、量子細線（あるいは細線）間に設けられＩｎＰ半導体からなる埋め込み領域を有している。また、これらのレーザは、ＧａＩｎＡｓＰからなる光閉じ込め層を量子細線（あるいは細線）上に有している。
【０００５】
このような構造をｎ型半導体基板上に設けた半導体レーザでは、ＧａＩｎＡｓＰ半導体からなる光閉じ込め層に対するＩｎＰ半導体の価電子帯側バンドオフセットは大きい。このため、量子細線を埋め込む際に量子細線の上面上にＩｎＰ半導体が堆積されて作製された半導体レーザにおいては、このＩｎＰ半導体がホールの移動に対する障壁となるので、活性領域に対するホールの注入が妨げられる。従って、良好な特性の半導体レーザを得るためには、量子細線の上面上にＩｎＰ半導体を堆積させないように量子細線の埋め込みを精密に制御しなければならない。しかしながら、この制御は容易ではない。上記非特許文献１及び２に記載される半導体レーザでは、ＩｎＰ半導体がホールの移動に対する障壁とならぬよう、ｐ型半導体基板が用いられている。ｐ型半導体基板上に作製された半導体レーザにおいては、光閉じ込め層とＩｎＰ半導体との価電子帯側バンドオフセットは、活性領域に対するホール注入の妨げとはならない。
【０００６】
本発明は、上記した問題点に鑑みてなされたものであり、ホールの注入を妨げる障壁の形成を回避可能であり量子細線の埋め込みを制御可能な構造を有する半導体レーザを提供することを目的とし、また、この半導体レーザを作製する方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体レーザは、ｎ型クラッド領域上に設けられた第１光閉じ込め層と、第１光閉じ込め層上に設けられ、周期的に配列された複数の量子細線と、各量子細線の側面及び第１光閉じ込め層上に設けられた第１の部分と各量子細線の上面上に設けられた第２の部分とを有し、量子細線を埋め込む埋込半導体領域と、埋込半導体領域上に設けられた第２光閉じ込め層とを備え、埋込半導体領域は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含み、埋込半導体領域のバンドギャップは、第２光閉じ込め層のバンドギャップより大きく、かつ量子細線の内の最大のバンドギャップより大きいことを特徴とする。
【０００８】
この半導体レーザによれば、量子細線と第２光閉じ込め層との間には、埋込半導体領域の第２の部分が設けられる。この埋込半導体領域は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含んでいるので、第２の部分と第２光閉じ込め層との価電子帯側バンドオフセットは小さくできる。故に、埋込半導体領域がホールの注入を妨げる障壁とはならず、良好な特性の半導体レーザが得られる。また、量子細線の側面は、埋込半導体領域が有する第１の部分により埋め込まれている。この第１の部分を有する埋込半導体領域は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含んでいる。従って、量子細線の側面方向へのキャリヤの閉じ込めが可能となる。
【０００９】
本発明に係る半導体レーザは、埋込半導体領域がＡｌＩｎＡｓ半導体からなることを特徴とする。この半導体レーザによれば、量子細線上の埋込半導体領域の第２の部分は、第１の部分と同じ材料のＡｌＩｎＡｓ半導体からなるので、第２の部分は量子細線からの電子に対してポテンシャル障壁となる。従って、キャリアオーバフローを抑制できるので、良好な温度特性を有する半導体レーザが得られる。
【００１０】
本発明に係る半導体レーザは、第２の部分の厚みが２０ナノメートル以上５０ナノメートル以下であることを特徴とする。この半導体レーザによれば、第２の部分の厚みが２０ナノメートル以上であるので、第２の部分は電子ブロック層として機能できる。また、第２の部分の厚みが５０ナノメートルより厚い場合には、素子抵抗が高くなる。
【００１１】
本発明に係る半導体レーザは、ｎ型基板をさらに備え、埋込半導体領域はアンドープであることを特徴とする。
【００１２】
本発明に係る半導体レーザを作製する方法は、第１光閉じ込め層をｎ型クラッド層上に成長する工程と、多重量子井戸層を前記光閉じ込め層上に成長する工程と、複数の量子細線のための周期的なパターンを有するマスクを用いて多重量子井戸層をエッチングし、周期的に配列された複数の量子細線を形成する工程と、マスクを除去する工程と、量子細線を埋め込むために、各量子細線の側面及び上面上並びに第１光閉じ込め層上に埋込半導体層を一体に成長する工程と、第２光閉じ込め層を埋込半導体層上に成長する工程と、埋込半導体層は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含み、埋込半導体層のバンドギャップは、第２光閉じ込め層を構成する半導体のバンドギャップより大きく、かつ量子細線の最大のバンドギャップより大きいことを特徴とする。
【００１３】
この半導体レーザを作製する方法においては、量子細線の側面及び上面上並びに第１光閉じ込め層上に埋込半導体層を一体に成長して、量子細線を埋め込む。これ故に、埋込半導体層が量子細線の上面上にも形成される。一方、この埋込半導体層は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含んでいるので、埋込半導体層は、量子細線に向かって移動するホールへの実質的な障壁とはならない。従って、各量子細線の側面及び第１光閉じ込め層上に成長される埋込半導体層の厚さを量子細線の上面の高さに揃えるように厳格に制御して埋込半導体層を成長する必要はない。よって、埋込半導体層は、各量子細線の側面及び第１光閉じ込め層上だけではなく、各量子細線の上面上にも一体に成長することができ、上記のような精密な制御をすることなく量子細線５７を埋め込むことができる。このような埋込半導体層の成長は、量子細線を埋め込む工程の制御を容易にする。
【発明の効果】
【００１４】
本発明によれば、ホールの注入を妨げる障壁の形成を回避可能である量子細線の埋め込みを制御可能な構造を有する半導体レーザが提供され、また、この半導体レーザを作製する方法が提供される。
【発明を実施するための最良の形態】
【００１５】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体レーザ及び半導体レーザを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００１６】
図１は、本実施の形態に係る半導体レーザの構造を示す斜視図である。半導体レーザ１０は、第１クラッド層１３、第１光閉じ込め層１５、複数の量子細線１７、埋込半導体層１９、第２光閉じ込め層２１及び第２クラッド層２５を備えている。第１クラッド層１３は、半導体基板１１の主面１１ａ上に設けられている。半導体基板１１及び第１クラッド層１３は、ｎ型半導体からなる。このｎ型半導体は、例えばｎ型ＩｎＰ半導体等であることができる。
【００１７】
図２は、図１に示すＡ部分の断面を拡大して示す模式図である。第１光閉じ込め層１５は、第１クラッド層１３上に設けられている。第１光閉じ込め層１５は、例えばｎ型ＧａＩｎＡｓＰ半導体であることができる。第１光閉じ込め層１５の厚さは、例えば１５０ｎｍである。好ましくは、この第１光閉じ込め層１５の厚さは、１００ｎｍ以上であることができる。また、第１光閉じ込め層１５の厚さは、１７０ｎｍ以下であることができる。
【００１８】
第１光閉じ込め層１５上には、複数の量子細線１７が周期的に配列されて設けられている。量子細線１７は、所定の軸ＡＸの方向に規定される幅Ｗを有し、所定の軸ＡＸ方向に周期Λで配置されている。量子細線１７の幅Ｗは、ＤＦＢレーザとして低電流動作させるためには、９０ｎｍ以下とすることが好ましい。また、量子細線１７の横方向量子閉じ込め効果に基づく高微分利得を得るためには、量子細線１７の幅Ｗは、３０ｎｍ以下とすることが好ましい。量子細線１７の幅Ｗは、１５ｎｍ以上であることが必要である。また、量子細線１７の周期Λは、レーザ発振の波長に対応したブラッグ周期である。例えば発振波長１５５０ｎｍを得るためには、周期Λは２４０ｎｍである。例えば発振波長１３００ｎｍを得るためには、周期Λは２００ｎｍである。また、量子細線１７は、量子井戸構造を有している。この量子井戸構造は、交互に配列された障壁層１７ａ及び井戸層１７ｂを含むことができる。量子井戸構造の最上層は、第３光閉じ込め層１７ｃであることができる。障壁層１７ａは、例えばアンドープＧａＩｎＡｓＰ半導体からなる。井戸層１７ｂは、例えばアンドープＧａＩｎＡｓＰ半導体からなる。第３光閉じ込め層１７ｃは、例えばアンドープＧａＩｎＡｓＰ半導体からなる。
【００１９】
第１光閉じ込め層１５の表面１５ａの第１のエリア１５ｂ上には、各量子細線１７が位置している。各量子細線１７の側面及び第１光閉じ込め層１５上の第２のエリア１５ｃ上と各量子細線の上面上には、一体として成長された埋込半導体層１９が設けられている。埋込半導体層１９は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含む半導体から成り、この半導体は、アンドープであることが好ましい。この半導体は、例えばＡｌＩｎＡｓ半導体であることができる。量子細線１７の側面を埋込半導体層１９で埋め込まれるので、量子細線１７の側面方向へのキャリアの閉じ込めが可能となる。
【００２０】
埋込半導体層１９上に第２光閉じ込め層２１が設けられている。第２光閉じ込め層２１は、例えばｐ型ＧａＩｎＡｓＰ半導体からなる。第２光閉じ込め層２１の厚さは、例えば１１０ｎｍである。好ましくは、この第２光閉じ込め層２１の厚さは、６０ｎｍ以上であることができる。また、第２光閉じ込め層２１の厚さは、１３０ｎｍ以下であることができる。
【００２１】
図３は、図１及び図２に示した半導体レーザ１０におけるバンド構造を示す図である。図３において、参照符号ＢＧ０，ＢＧ１は井戸層１７ｂ及び障壁層１７ａからなる部分のバンドギャップを示し、参照符号ＢＧ２は量子細線１７の上面上の埋込半導体層１９のバンドギャップを示し、参照符号ＢＧ３は第２光閉じ込め層２１のバンドギャップを示し、参照符号ＢＧ４は量子細線１７の第３光閉じ込め層１７ｃのバンドギャップを示し、参照符号ＢＧ５は第１光閉じ込め層１５のバンドギャップを示す。図３に示されるように、埋込半導体層１９がＡｌＩｎＡｓ半導体からなり、第２光閉じ込め層２１及び第３光閉じ込め層１７ｃがＧａＩｎＡｓＰ半導体からなる場合、埋込半導体層１９と第２光閉じ込め層２１及び第３光閉じ込め層１７ｃとの価電子帯のバンドオフセットΔＥＶ１、ΔＥＶ２は、約１０ｍｅＶであり、伝導帯のバンドオフセットΔＥＣ１、ΔＥＣ２は、約２００ｍｅＶ程度ある。従って、埋込半導体層１９と第２光閉じ込め層２１及び第３光閉じ込め層１７ｃとの価電子帯のバンドオフセットΔＥＶ１、ΔＥＶ２は、伝導帯のバンドオフセットΔＥＣ１、ΔＥＣ２よりも１桁以上小さいので、埋込半導体層１９は、ｐ型クラッドから量子細線１７に向かって移動するホールＨＬの障壁とはなりにくい。また、埋込半導体層１９と第２光閉じ込め層２１及び第３光閉じ込め層１７ｃとの伝導帯のバンドオフセットΔＥＣ１、ΔＥＣ２は価電子帯のバンドオフセットΔＥＶ１、ΔＥＶ２より１桁以上大きいので、埋込半導体層１９は、量子細線１７からの電子ＥＬに対する電子ブロック層として機能する。従って、電子のオーバフローを低減可能となるので、良好な温度特性を有する半導体レーザが得られる。埋込半導体層１９を電子ブロック層として良好に機能するように、量子細線１７の上面上における埋込半導体層１９の厚さＨは、２０ｎｍ以上とすることが好ましい。また、量子細線１７の上面上における埋込半導体層１９による素子抵抗の増加を小さくするために、厚さＨは５０ｎｍ以下であることが好ましい。
【００２２】
ここで再び図１を参照する。第1クラッド層１３、第１光閉じ込め層１５、複数の量子細線１７、埋込半導体層１９及び第２光閉じ込め層２１は、所定の軸ＡＸに沿って延びる半導体メサを構成する。また、半導体メサは、ストライプ状であり埋め込み領域２３によってその側面が埋め込まれている。
【００２３】
埋め込み領域２３は、例えば第１のｐ型電流狭窄層２３ａ、ｎ型電流狭窄層２３ｂ、及び第２のｐ型電流狭窄層２３ｃによって構成される。第１のｐ型電流狭窄層２３ａは、半導体メサの側面及び第１クラッド層１３の表面に設けられ、第１クラッド層１３の表面及び半導体メサの側面を覆っている。ｎ型電流狭窄層２３ｂは、第１のｐ型電流狭窄層２３ａ上に設けられている。第２のｐ型電流狭窄層２３ｃは、ｎ型電流狭窄層２３ｂと、第２クラッド層２５との間に設けられている。これらの電流狭窄層２３ａ〜２３ｃは、例えばｎ型またはｐ型ＩｎＰからなる。この積層には、ｐ−ｎ−ｐ−ｎ構造が形成される。
【００２４】
半導体メサ及び埋め込み領域２３上には、第２クラッド層２５が設けられている。第２クラッド層２５はｐ型半導体からなり、例えばｐ型ＩｎＰ半導体とすることができる。第２クラッド層２５上には、コンタクト層２７が設けられている。コンタクト層２７は、例えばｐ型ＧａＩｎＡｓ半導体とすることができる。コンタクト層２７上には、絶縁膜２９が形成されている。絶縁膜２９は半導体メサの上面に対応する開口を有する。次いで、第１の電極膜３１が形成される。コンタクト層２７が電極膜３１と該開口を介してオーミック接触を成している。半導体基板１１の主面１１ａとは反対側の裏面１１ｂには第２の電極膜３３が設けられており、第２の電極膜３３と半導体基板１１とがオーミック接触を成している。
【００２５】
以上に述べた半導体レーザの各層の材料、ドーパント元素、ドーパント濃度及び厚さの一例は、以下に示される。
第１クラッド層１３：ｎ型ＩｎＰ，Ｓｉ，1×１０１８ｃｍ−３，厚さ  ５００ｎｍ
第１光閉じ込め層１５：ｎ型ＧａＩｎＡｓＰ，Ｓｉ，５×１０１７ｃｍ−３，厚さ  １５０ｎｍ
障壁層１７ａ：アンドープＧａＩｎＡｓＰ，厚さ  １１ｎｍ
井戸層１７ｂ：アンドープＧａＩｎＡｓＰ，厚さ  ７ｎｍ
第３光閉じ込め層１７ｃ：アンドープＧａＩｎＡｓＰ，厚さ  ４０ｎｍ
埋込半導体層１９：アンドープＡｌＩｎＡｓ
第２光閉じ込め層２１：ｐ型ＧａＩｎＡｓＰ，Ｚｎ，５×１０１７ｃｍ−３，厚さ  １１０ｎｍ
第２クラッド層２５：ｐ型ＩｎＰ，Ｚｎ，1×１０１８ｃｍ−３，厚さ  ２０００ｎｍ
コンタクト層２７：ｐ型ＧａＩｎＡｓ，Ｚｎ，1×１０１９ｃｍ−３，厚さ  ５００ｎｍ
【００２６】
以上に述べたように本実施形態においては、量子細線１７の上面と第２光閉じ込め層２１との間には、ＡｌＩｎＡｓ埋込半導体層１９が設けられる。ＡｌＩｎＡｓ埋込半導体層１９によれば、ｐ型ＧａＩｎＡｓＰ半導体からなる第２光閉じ込め層２１との価電子帯バンドオフセットは伝導帯バンドオフセットより小さくなる。従って、この埋込半導体層１９は、ホールの注入を妨げる障壁とはならない。このため、良好な特性の半導体レーザが得られる。また、量子細線１７の側面は、埋込半導体層１９により埋め込まれている。この埋込半導体層１９は、量子細線１７の側面方向へのキャリヤの閉じ込めを可能にしている。さらに、量子細線１７の側面と共に量子細線１７の上面上にも一体として埋込半導体層１９が設けられているので、量子細線１７の上面上に位置する埋込半導体層１９は電子ブロック層としての機能を有する。従って、第１クラッド層１３から量子細線１７に向かって移動する電子オーバフローを低減できるので、良好な温度特性を有する半導体レーザが得られる。
【００２７】
次に図４及び図５を参照しながら、本発明の実施の形態に係る半導体レーザを作製する方法の工程を説明する。
【００２８】
図４（ａ）に示されるように、ｎ型半導体からなる半導体基板４１上に、ｎ型ＩｎＰ半導体からなる第１クラッド層４３及びｎ型ＧａＩｎＡｓＰ半導体からなる第１光閉じ込め層４５を順に成長する。この半導体基板４１は、例えばＩｎＰとすることができる。第１光閉じ込め層４５上に複数のアンドープＧａＩｎＡｓＰ半導体層を成長して、多重量子井戸層４７を形成する。多重量子井戸層４７は、障壁層４７ａ及び井戸層４７ｂ並びに第３光閉じ込め層４７ｃを含む。これらの成長は、例えば有機金属気相成長法により行われる。
【００２９】
図４（ｂ）に示されるように、多重量子井戸層４７上に、絶縁膜５９を形成する。この形成は、例えば、シラン系ガス及び酸素系ガスをプロセスガスとして用いて、プラズマＣＶＤ法で行われる。シラン系ガスの一例としては、モノシランが用いられる。酸素系ガスの一例としては、酸素ガスが用いられる。絶縁膜５９は、例えばＳｉＯ２といった酸化シリコンからなる。絶縁膜５９の膜厚は、レジストマスク６３とのエッチング選択比を確保するために、２０ｎｍ程度であることが好ましい。
【００３０】
次いで、絶縁膜５９上にレジスト膜６１を形成する。この形成は、電子ビーム露光用レジストの塗布により行なわれる。
【００３１】
図４（ｃ）に示されるように、絶縁膜５９上にレジストマスク６３を形成する。この形成は、レジスト膜６１を電子ビーム露光法により露光して、現像することによって行なわれる。レジストマスク６３は、周期的に配列された複数の細線を絶縁膜５９に形成するために周期的に配列された複数の細線パターンを有する。ＤＦＢレーザ素子を作製するための細線パターンの周期Λはブラッグ周期とする。例えば発振波長１５５０ｎｍとするための周期Λは２４０ｎｍであり、例えば発振波長１３００ｎｍとするための周期Λは２００ｎｍである。
【００３２】
図４（ｄ）に示されるように、レジストマスク６３を用いて絶縁膜５９をエッチングし、絶縁体マスク６５を多重量子井戸層４７上に形成する。このエッチングは、例えば、ＣＦ４ガスを用いた反応性イオンエッチング（ＲＩＥ）を用いることができる。このレジストマスク６３の形状が絶縁体マスク６５に転写される。エッチングの後にレジストマスク６３を除去して周期的に配列された複数の量子細線５７を形成するための絶縁体マスク６５を形成する。このレジストマスク６３の除去は、例えばＯ２アッシングにより行なわれる。
【００３３】
図５（ａ）に示されるように、絶縁体マスク６５を用いて多重量子井戸層４７をエッチングし、複数の量子細線５７を形成する。このエッチングの一例では、ＣＨ４／Ｈ２を用いた反応性イオンエッチング（ＲＩＥ）が用いられる。多重量子井戸層４７をエッチングする工程において、例えば、ＣＨ４／Ｈ２を用いたＲＩＥとこのエッチング中に半導体表面に堆積する炭素重合物を除去するためのＯ２アッシングとを繰り返し行うことが好ましい。このように繰り返すことにより、垂直性に優れた量子細線の配列が得られる。
【００３４】
図５（ｂ）に示されるように、ドライエッチングによる損傷層を除去するために、ドライエッチングが終了した後にウェットエッチングを行う。このエッチングは、例えば硫酸系の溶液を用いる。ウェットエッチングの後、絶縁体マスク６５を除去する。例えば、シリコン酸化物からなるマスクはバッファードフッ酸によるエッチングで除去される。
【００３５】
図５（ｃ）に示されるように、各量子細線５７の側面及び上面上並びに第１光閉じ込め層４５上に埋込半導体層４９を一体に成長して、量子細線５７を埋め込む。これ故に、埋込半導体層４９が量子細線５７の上面上にも形成される。一方、この埋込半導体層４９は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含んでいる。例えば、埋込半導体層４９はＡｌＩｎＡｓ半導体からなる。故に、埋込半導体層４９は、量子細線５７に向かって移動するホールへの実質的な障壁とはならない。
従って、各量子細線５７の側面及び第１光閉じ込め層４５上に成長される埋込半導体層４９の厚さを量子細線５７の上面の高さに揃えるように厳格に制御して埋込半導体層４９を成長する必要はない。よって、埋込半導体層４９は、各量子細線５７の側面及び第１光閉じ込め層４５上だけではなく、各量子細線５７の上面上にも一体に成長することができ、量子細線５７を埋め込むことができる。上記のような精密な制御をすることなく、このような埋込半導体層４９の成長は、量子細線５７を埋め込む工程の制御を容易にする。なお、埋込半導体層４９の成長速度は、５００ｎｍ／ｈ以下の低速であることが好ましい。この成長速度であれば、平坦な成長界面を得ることができる。
【００３６】
図５（ｄ）に示されるように、埋込半導体層４９上にｐ型ＧａＩｎＡｓＰ半導体からなる第２光閉じ込め層５１を成長する。埋込半導体層４９による大きな電子バリアにより、量子細線５７からの電子が第２光閉じ込め層５１に到達することはない。一方、ｐ型クラッドからのホールは、埋込半導体層４９を通過して量子細線５７に到達する。
【００３７】
次いで、第２光閉じ込め層５１上にｐ型ＩｎＰ半導体からなる第２クラッド層５５を成長する。
【００３８】
この後に、第２クラッド層５５上にコンタクト層６７を成長する。さらに、単一横モードを得るために、ストライプ幅を１μｍ程度としたＢＨ型ストライプ構造といった屈折率導波構造を形成する。
【図面の簡単な説明】
【００３９】
【図１】図１は、本発明の実施の形態にかかる半導体レーザ素子の構造を示す斜視図である。
【図２】図２は、図１の一部を拡大して示す断面図である。
【図３】図３は、図１に示した半導体レーザ素子のバンド構造を示す図である。
【図４】図４（ａ）、図４（ｂ）、図４（ｃ）及び図４（ｄ）は、半導体レーザを作製する方法における半導体レーザの作製工程を示す図である。
【図５】図５（ａ）、図５（ｂ）、図５（ｃ）及び図５（ｄ）は、半導体レーザを作製する方法における半導体レーザの作製工程を示す図である。
【符号の説明】
【００４０】
１０…半導体レーザ、１１，４１…半導体基板、１３，４３…第１クラッド層、１５，４５…第１光閉じ込め層、１７，５７…量子細線、１７ａ，４７ａ…障壁層、１７ｂ，４７ｂ…井戸層、１７ｃ，４７ｃ…第３光閉じ込め層、１９，４９…埋込半導体層、２１，５１…第２光閉じ込め層、２３…埋め込み領域、２５，５５…第２クラッド層、２７，…コンタクト層、２９…絶縁膜、３１，３３…電極膜、４７…多重量子井戸層。
【図１】
0005076964.tif 000002
【図２】
0005076964.tif 000003
【図３】
0005076964.tif 000004
【図４】
0005076964.tif 000005
【図５】
0005076964.tif 000006