(57)【特許請求の範囲】
【請求項１】
サブマウントにアレイ型半導体レーザチップを接着してアレイ型半導体レーザ装置を組み立てる方法において、
半導体結晶基板上に形成された第１のクラッド層と、前記第１のクラッド層の上に形成された活性層と、前記活性層に複数のストライプ状導波路が所定間隔で平行に形成されるように当該活性層の上に形成された第２のクラッド層と、前記複数のストライプ状導波路に対応する前記活性層の領域にそれぞれ通電するために前記第２のクラッド層の上に形成された複数の電極層と、前記複数のストライプ状導波路の電極層の上に絶縁層を介して形成された金属層とを有し、前記活性層は利得発生領域と窓領域とを有し、前記窓領域には複数の樹脂製の突起が所定のピッチで配置されると共に前記ストライプ状導波路の電極層とそれぞれ電気的に接続された複数の接合構造が配置されたアレイ型半導体レーザチップと、
前記アレイ型半導体レーザチップの利得発生領域からの熱が伝達される第１の半田層と、前記所定ピッチで配置された複数の第２の半田層と、前記複数の第２の半田層のうち少なくとも一部の半田層に接続された電極パタンとを有するサブマウントとを用意し、
前記サブマウントの前記複数の第２の半田層に対して前記アレイ型半導体レーザチップの前記複数の突起を嵌め合わせることにより前記サブマウントと前記アレイ型半導体レーザチップを位置合わせし、
前記サブマウントの前記第１の半田層に前記アレイ型半導体レーザチップの前記金属層を接触させると共に、前記サブマウントの前記電極パタンが接続された前記第２の半田層に前記アレイ型半導体レーザチップの前記複数の接合構造をそれぞれ接触させ、
前記サブマウントと前記アレイ型半導体レーザチップを前記半田層の溶融温度以上に加熱することを特徴とするアレイ型半導体レーザ装置の組立方法。
【請求項２】
請求項１記載のアレイ型半導体レーザ装置の組立方法において、前記突起は先細りの断面形状を有することを特徴とするアレイ型半導体レーザ装置の組立方法。
【請求項３】
請求項１記載のアレイ型半導体レーザ装置の組立方法において、前記接合構造は、内部に空隙を有する金属により構成されていることを特徴とするアレイ型半導体レーザ装置の組立方法。
【請求項４】
請求項１記載のアレイ型半導体レーザ装置の組立方法において、前記窓領域は不純物拡散による超格子構造の混晶化により形成され、混晶化後に水素、リチウム又は酸素原子を導入することにより不純物濃度を１×１０17ｃｍ-3以下に低減させたことを特徴とするアレイ型半導体レーザ装置の組立方法。
【請求項５】
請求項１記載のアレイ型半導体レーザ装置の組立方法において、前記アレイ型半導体レーザチップの前記複数のストライプ状導波路の両端部側に前記窓領域が形成され、前記サブマウントには前記２つの窓領域に対応して前記複数の第２の半田層が２列に形成されており、前記サブマウントと前記アレイ型半導体レーザチップの両端の接合位置を同時に位置合わせすることを特徴とするアレイ型半導体レーザ装置の組立方法。
【請求項６】
請求項５記載のアレイ型半導体レーザ装置の組立方法において、前記サブマウントと前記アレイ型半導体レーザチップの両端の接合位置を同時に整合させる際に、前記サブマウントと前記アレイ型半導体レーザチップのなす角度を監視して前記突起１周期分のずれを認識し補正することを特徴とするアレイ型半導体レーザ装置の組立方法。
【請求項７】
請求項１記載のアレイ型半導体レーザ装置の組立方法において、前記窓領域は前記複数のストライプ状導波路の一領域に形成されていることを特徴とするアレイ型半導体レーザ装置の組立方法。
【請求項８】
サブマウントにアレイ型半導体レーザチップを接着してアレイ型半導体レーザ装置を組み立てる方法において、
半導体結晶基板上に形成された第１のクラッド層と、前記第１のクラッド層の上に形成された活性層と、前記活性層に複数のストライプ状導波路が所定間隔で平行に形成されるように当該活性層の上に形成された第２のクラッド層と、前記複数のストライプ状導波路に対応する前記活性層の領域にそれぞれ通電するために前記第２のクラッド層の上に形成された複数の電極層と、前記複数のストライプ状導波路の電極層の上に絶縁層を介して形成された金属層とを有し、前記活性層は利得発生領域と窓領域とを有し、前記窓領域には前記ストライプ状導波路の電極層とそれぞれ電気的に接続された複数の接合構造が前記ストライプ状導波路の間隔より広い間隔で配置され、前記複数の接合構造の一部は前記第２のクラッド層を跨いで形成された電極によって前記電極層と接続されているアレイ型半導体レーザチップと、
前記アレイ型半導体レーザチップの利得発生領域からの熱が伝達される第１の半田層と、前記アレイ型半導体レーザチップの前記複数の接合構造と接続される複数の第２の半田層と、前記複数の第２の半田層に接続された電極パタンとを有するサブマウントとを用意し、
前記サブマウントの前記第１の半田層に前記アレイ型半導体レーザチップの前記金属層を接触させると共に、前記サブマウントの前記複数の第２の半田層に前記アレイ型半導体レーザチップの前記複数の接合構造をそれぞれ接触させ、
前記サブマウントと前記アレイ型半導体レーザチップを前記半田層の溶融温度以上に加熱することを特徴とするアレイ型半導体レーザ装置の組立方法。
【請求項９】
請求項８記載のアレイ型半導体レーザ装置の組立方法において、前記窓領域は不純物拡散による超格子構造の混晶化により形成され、混晶化後に水素、リチウム、シリコン、酸素などの原子及びガリウムの空孔を導入することにより不純物濃度を１×１０17ｃｍ-3以下に低減させたことを特徴とするアレイ型半導体レーザ装置の組立方法。
【請求項１０】
請求項８記載のアレイ型半導体レーザ装置の組立方法において、前記窓領域は半導体レーザの両端面に形成されており、一端面側の窓領域には前記接合構造が形成され、他の端面側の窓領域には複数の突起が形成され、チップの両端の接合位置を同時に整合させる機能を有するアレイ型半導体レーザ装置の組立方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアレイ型半導体レーザ装置の組み立て方法に関し、特にレーザビームプリンタやレーザ式複写装置などの光源として用いるレーザ光源間の間隔が３０μｍ以下の狭間隔で複数の発光点が配列されているアレイ型半導体レーザの組み立て方法に関する。
【背景技術】
【０００２】
レーザビームプリンタの高速化のためには、複数のレーザビームを同時に走査することが有効である。半導体レーザチップに複数のレーザ共振器を集積したアレイ型半導体レーザは、単一の光学系を用いて複数ビームの走査が可能となるため、高速プリンタ用の光源として有用なデバイスである。
【０００３】
一般に、半導体レーザは半導体基板結晶の主面上にダブルへテロ構造と呼ばれる、禁制帯幅の狭い半導体層を互いに導電型の異なる禁制帯幅の広い半導体層で挟んだ構造をエピタキシャル成長することにより形成される。レーザ動作時の通電による発熱は主としてこのダブルへテロ構造の部分で発生するため、熱を効率よく放散させるためには、レーザチップのダブルへテロ構造を形成した面側をサブマウントと呼ばれる高熱伝導の絶縁物で構成される板状の素材に接着することが必要となる。このような半導体レーザの組立方式を接合面下向き組立と称する。
【０００４】
プリンタ用半導体レーザの場合、動作電流を低く抑えるとともに放射されるレーザ光が基本横モードであることが求められるため、基板面に垂直な方向にダブルへテロ構造を設けるとともに、基板面と水平な面内でレーザ光の進行方向に垂直な方向で基本モードのみを伝播するストライプ状導波路構造を設ける必要がある。アレイ型半導体レーザの場合、単一のレーザチップ内にこのようなストライプ状導波路構造が複数存在し、夫々独立にレーザ発振させることが必要であるが、接合面下向き組立の際、サブマウントとレーザチップの接着に用いる半田が隣接するストライプ状導波路構造の電極と短絡する問題が発生するため、３０μｍ以下の狭い間隔でチャネルを設けることは困難であった。
【０００５】
間隔の離れたアレイ型半導体レーザを用いて隣接する、すなわち光スポットのサイズと同じ間隔の走査線上を走査する手法としては、アレイ型半導体レーザのスポットが整列する線を走査線の方向に対し僅かに傾いた状態で走査を行う方式がとられている。しかし、この方式においては走査線とアレイレーザの整列線の傾きがわずかなため角度制御が難しいという難点があり、狭間隔のアレイレーザが求められている。
【０００６】
また、より高速の印刷速度を実現するために、アレイ型半導体レーザのチャネル数を増加する（たとえば２０チャネル以上）要望があるが、チャネル間隔が３０μｍ以上の場合、発光点は６００μｍの範囲に点在することになり、単一の光学系で全ての発光点を良好な形状に集光するとともに走査線の並行度を保つことは困難となっていた。
【０００７】
従来技術の第１の例として、図１に示す上面構造と図２に示す断面構造を持つアレイ型半導体レーザが挙げられる。図２は図１のＡ−Ａ’断面図である。この構造では半導体レーザの共振器を構成するストライプ状導波路構造１と、これに並行する方向にストライプ状導波路構造１を覆うように設けた互いに電気的に分離した第１の電極２と、これを覆う絶縁膜３を形成し、この絶縁膜の一部には通電のための孔４を開けて、この上にストライプ状導波路構造と交差する方向に互いに電気的に分離された第２の電極５を設け、一方図３に示すサブマウント６上には第２の電極５と重なる形状を持った、電極層７と半田層８からなるサブマウント電極９を設ける。このような構造の第２の電極５とサブマウント電極９を半田により接合すれば、接合面下向き組立ての際の位置あわせ精度は第２の電極５の間隔によって決まるため、アレイレーザのチャネル間隔はリソグラフ技術の限界まで狭くすることが可能となり、一方で、ストライプ状導波路構造部分で通電により発生する熱は薄い絶縁膜３を介して第２の電極５からサブマウント６に放熱されるため、放熱特性も良好に保つことが可能であった。
【０００８】
なお、図１、図２及び図３において、記号１０１はｎ型ＧａＡｓ基板、記号１０２はｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層、記号１０３は井戸数が３である多重子井戸活性層、記号１０４はｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層、記号１０５はｐ−ＧａＡｓキャップ層を示し、多重子井戸活性層１０３はＧａ0.3Ｉｎ0.5Ｐ歪量子井戸層（ノンドープ）１０６と厚さ５ｎｍ の（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐバリア層（ノンドープ）１０７で構成されている。
【０００９】
また、アレイ型半導体レーザの短絡を防止しながら正確な位置合わせを行う手法としては、図４に示すようなサブマウント６に設けた、ストライプ状導波路構造１と同一の方向に延在する溝状の整合構造１０に、レーザチップ１１の突起部１２をはめ込む方式が提案されている。本構造は溝状の整合構造１０と突起部１２の物理的嵌め合わせによりストライプ状導波路構造１の位置が精度良く決まり、また、別々に設けられた特性の異なるレーザアレイを良好な間隔精度を持って整列させることが可能という特徴もあった。
【特許文献１】特開２００６−２４６６５号公報
【特許文献２】特開平６−３３４２７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
第１の従来技術によれば、リソグラフ技術の限界まで狭間隔のアレイレーザを実現可能となるが、第２の電極５がストライプ状導波路構造１の長さ方向に分割される構造となるため、第二電極の間隔がアレイ本数を制限する。アレイレーザの導波路の長さには低動作電流と高信頼性を両立するために必要な最適値が存在するため、アレイ本数に合わせて共振器を長くすることも困難である。また、この構造の場合、発光点の位置を制御するために導波路に直交する方向の位置合わせも必要となるため、２方向の位置合わせが必要となる問題もあった。
【００１１】
一方、第２の従来技術によれば複数のアレイ型レーザを精度よく整列可能とされているが、溝と突起部の間の遊びが小さい場合には合わせ精度は高いが嵌め合わせ時の位置制御が難しく、一方、遊びが大きい場合は嵌め合わせ時の位置合わせは容易となるが完成時の位置精度に誤差が発生するという問題があった。また、アレイレーザの間隔が狭い場合、嵌め合わせ時のチップとサブマウントの回転方向のずれによりサブマウントの突起部分にレーザチップの突起部分が乗り上げ、嵌め合わせが困難なだけでなくレーザチップの一部、殊にはストライプ状導波路構造１部分が損傷を受ける場合があった。
【課題を解決するための手段】
【００１２】
本発明においては、半導体レーザ導波路の一部に通電を行わなくともレーザ光に対する吸収が発生しない窓領域を形成し、この窓領域にレーザチップとサブマウントを電気的に接触するための整合構造を形成した。具体的な整合構造としては、ポリイミド等の樹脂の突起又は絶縁物と金属を多層配線した構造が考えられるが、このような構造を半導体レーザ上に設けると、この部分の放熱性が他の部分に比べ著しく悪化した。しかし、この構造を設ける領域が通電を必要としない窓領域であれば、このような不都合は発生せず良好な素子特性が維持される。
【発明の効果】
【００１３】
本発明によれば、間隔が狭くチャネル数が数十本に及ぶ多ビームで狭ピッチの半導体レーザを良好な歩留りで、かつ良好な位置精度を持って実装することが可能となる。
【発明を実施するための最良の形態】
【００１４】
本発明においては半導体レーザのストライプ状導波路構造に沿った一部の領域を亜鉛拡散などによる量子井戸構造の混晶化を利用してレーザ光に対し透明な窓領域とする。窓領域とは、従来は端面破壊現象を防止するために半導体レーザの端面近傍に形成された、半導体レーザの発振波長に相当する禁制帯幅にくらべ禁制帯幅を大きくした領域で、不純物拡散やイオン打ち込みによる量子井戸構造の混晶化、絶縁膜からの空孔の拡散、発光領域の活性層を除去し、より禁制帯幅の広い結晶を再成長する、などの手法により形成されていた構造である。本発明の窓領域は、これらのいずれの方法でも形成することが可能であるが、以下の実施例においては亜鉛拡散による混晶化を用いたものを例に説明する。従来の半導体レーザにおいては、このような構造は、端面の近傍のみに設けられていたが、本発明においては非通電の状態でも光吸収を持たない導波路として使用するため、ストライプ状導波路構造の延在する方向に３０〜２００μｍの長さに渡って形成する。
【００１５】
半導体レーザのストライプ状導波路構造の一部に通電しない領域があると、この領域はレーザ光に対し強い吸収をもつため、導波路のほぼ全体に通電を行う構造が一般的に用いられてきた。しかし、上記のような窓領域では、通電を行わなくとも光吸収は発生しないので、ストライプ状導波路構造の比較的長い領域（たとえば５０μｍ以上）を非通電領域とすることが可能である。この場合、非通電の窓領域では通電による発熱が無いので、通電を行うストライプ状導波路構造のように放熱性を良好に保つ必要はなくなる。したがって、この領域であれば、通常の通電を行うストライプ状導波路構造の周辺に設けると問題を発生した有機物などの低熱伝導の素材を用いた位置合わせのための構造や多層配線構造が設置可能となる。このような窓領域に設けた精密位置合わせのための構造を利用して、狭間隔の多素子アレイレーザを高歩留りで組み立てる組立方法が実現可能となる。以下に、具体的な素子の構造と組立の方法について説明する。
【００１６】
［実施例１］
図５〜１１を参照して、本発明の実施例１を説明する。本実施例では、独立して駆動可能な４０個のストライプ状導波路１１１を同一のチップ内に有する半導体レーザチップ１２１を、レーザチップを支持するとともに、レーザチップ内で発生した熱を放散する機能を持つサブマウント１２４に半田付けした図１０のようなアレイ型半導体レーザ装置を製造する。
【００１７】
この構造は、まず図５に示すように、（１００）面から［０１１］方向に１０°オフしたｎ型ＧａＡｓ（ｎ＝１×１０18ｃｍ-3）基板１０１ 上に、有機金属気相成長法により、厚さ１.８μmのｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ（ｎ ＝１×１０18ｃｍ-3）クラッド層１０２、井戸数が３である多重子井戸活性層１０３、ｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層（ｐ ＝７×１０17ｃｍ-3）１０４ 、厚さ０.４μｍのｐ−ＧａＡｓキャップ層（ｐ ＝３×１０18ｃｍ-3）１０５を順次積層することにより、ダブルヘテロ構造を形成する。ここで、多重子井戸活性層１０３は、厚さ５ｎｍの歪量子井戸層（ノンドープ）１０６と厚さ５ｎｍ の（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐバリア層（ノンドープ）１０７で構成されている。次にこの構造の、レーザチップの両端から夫々１００μｍに相当する領域に酸化亜鉛を拡散源とした亜鉛拡散を行い、多重量子井戸活性層１０３を混晶化した窓領域１０８を形成する。このとき、ストライプ状導波路１１１全体の長さは４００μｍとなっており、窓領域１０８以外の２００μｍが通電により利得を発生する領域となる。
【００１８】
このダブルヘテロ基板の表面に熱ＣＶＤ法により厚さ２００ｎｍ のＳｉＯ2膜（図示せず）を堆積する。その後に、フォトリソグラフィ技術によりＳｉＯ2膜を［０１ −１ ］方向を延在方向とするストライプ状の形状に加工することによりＳｉＯ2マスク１０９を形成する。
【００１９】
次に、以下のような加工工程を実施することにより、このウエハを図６に示す構造に加工する。まず、前述のストライプ状のＳｉＯ2マスク１０９(図５に表示)をマスクとして、多重量子井戸活性層１０３の上に約０.３５μｍのｐ型第２クラッド層１０４を残す位置まで、リアクティブイオンエッチングによるドライエッチングを行う。
【００２０】
次に、リッジ上部に残るＳｉＯ2マスク１０９を除去した後、プラズマＣＶＤ法を用いてＳｉＯ2保護膜１１０を全面に形成する。本実施例においては、ＳｉＯ2保護膜１１０の膜厚は２５０ｎｍ以下としている。尚、ＳｉＯ2膜以外の他の絶縁膜、たとえばＳｉＮやＡｌ2Ｏ3を用いてもよい。ＳｉＯ2保護膜１１０は、ドライエッチングにより形成されたストライプ状の導波路構造１１１の上に開口部１１２を有している。この段階でのレーザチップ相当領域の鳥瞰図が図６に示されている。
【００２１】
図７を参照する。ｐ側第１電極１１３はＥＢ蒸着法などを用いて、Ｔｉ（チタン）蒸着電極（図示せず）、Ａｕ（金）蒸着電極（図示せず）、Ｍｏ（モリブデン）をこの順に堆積することによって形成される。開口部１１２において、ｐ−ＧａＡｓキャップ層１０５はＳｉＯ2保護膜１１０上に設けたｐ側第１電極１１３と接触している。尚、本実施例においては、Ｔｉ蒸着電極とＡｕ 蒸着電極の間にＰｔ（白金）などを用いてバリアメタル層を形成してもよい。ｐ側第１電極１１３形成後に、リソグラフ技術及びイオンミリング技術を用いてｐ側第１電極１１３を、レーザ導波路と並行な方向に延び、個別のレーザ導波路を覆う形状に加工した。図７はこの段階でのレーザチップの鳥瞰図を示す。
【００２２】
図８を参照する。次に、この構造の上にプラズマＣＶＤ法によりＳｉＯ2層間絶縁膜１１４を形成するとともに、各ｐ側第１電極１１３に１箇所ずつＳｉＯ2層間絶縁膜を除去してｐ側第１電極１１３を露出させたコンタクト孔１１５を形成して図８の構造とする。
【００２３】
図９を参照する。次に、第２電極１１６をＥＢ蒸着法などを用いて、Ｔｉ（チタン）蒸着電極（図示せず）、Ａｕ（金）蒸着電極（図示せず）の順に形成し、次にこの電極にホトリソグラフ技術を用いたレジストマスクを形成した上で厚さ３μｍの金メッキを施し、メッキ電極１１７を形成した。次に、ホトレジストを除去した後に、金メッキ電極１１７をマスクとしてイオンミリングを実施し、第２電極１１６を除去した。メッキ電極１１７は、窓領域１０８に設けられ、サブマウント側電極との電気的接合を目的とした接合構造１１８と、窓以外の領域でストライプ状導波路構造を覆うように設けられ、レーザチップをサブマウントに固定することと、導波路の熱をサブマウントに逃がす機能を有し、導波路に通電するための機能は持たないチップ固定構造１１９の２つの構造に分かれている。各接合構造１１８はコンタクト穴１５を介して個別のレーザ導波路を覆うｐ型第１電極に接続されており、基板１０１の裏面に設けられた電極との間に通電して多重子井戸活性層１０３の利得発生領域に電流を流すことにより、個々のレーザ導波路部分がレーザ発振する。
【００２４】
次に、この構造の窓領域部分のレーザ導波路の間に導波路ポリイミド樹脂を塗布した上でリソグラフ技術により加工して、位置合わせに用いるための高さ６μｍ幅６μｍの突起１２０を設け、図９のような構造とした。この突起１２０は半導体レーザの前方及び後方の窓領域にそれぞれ一定のピッチで形成されているが、窓領域以外の部分には形成されていない。突起１２０は、断面形状が台形あるいは三角形といった先細り形状を有する。
【００２５】
以上のように作製したレーザチップ１２１を、図１０のように、それぞれの電極に対応したサブマウント電極１２２及び半田層１２３のパタンを有したサブマウント１２４に接合面下向きに接着した。ここで、サブマウント１２４に設けられた半田層１２３のパタンは、レーザチップ１２１の窓以外の領域でストライプ状導波路構造を覆うように設けられたチップ固定構造１１９に対応する面積の大きな半田層と、その脇に一定のピッチで設けられた面積の小さな複数個の半田層からなる。面積の小さな半田層の配列ピッチは、レーザチップ１２１の窓領域に設けられた突起の配列ピッチと一致する。
【００２６】
このときの接着工程を、図１１を用いて説明する。本工程においては、接合面を下向きに保持したレーザチップ１２１をサブマウント１２４に対向して保持して一旦接触させ、位置合わせのためのポリイミド製突起１２０が正しく整合していることを確認した上で半田とメッキ電極を仮接着するために１０ｇの加重を印加する。このとき、ポリイミド突起１２０とサブマウントの半田層１２３は、それぞれ上端が窄まる形状に形成されているため、整合位置にずれが発生しても両者のかみ合わせにより自動的に修正される。このような突起１２０と半田層１２３はレーザチップの両端のみに形成されているため、前述のように突起部分１２０が半田層１２３に乗り上げる問題は発生しない。
【００２７】
また、ポリイミド突起１２０とサブマウントの半田層１２３が周期的に形成されているため、接合位置がずれて隣接する突起１２０の間に半田層１２３がはめ込まれた場合、離散的な一定角度でレーザチップ１２１とサブマウント１２４の位置がずれるために、モニタ用カメラ１２５で組立て姿態を観察し、ずれを検出した場合には再度位置合わせを実行する組立工程制御システム１２６を設けることにより容易に組立可能であった。仮接着の完了した状態で、サブマウント１２４及びレーザチップ１２１の温度を半田層１２３の溶融温度以上に加熱すると金メッキ電極１１７と半田層１２３が合金化し、均一性良くレーザチップ１２１とサブマウント１２４の接合が実現できた。
【００２８】
本例においては、サブマウント１２４には、一定のピッチで配列された面積の小さな複数個の半田層は２列設けられている。そのうちの１列の半田層は、レーザチップ１２１の窓領域に設けられたポリイミド製突起１２０と噛み合ってレーザチップ１２１とサブマウント１２４を位置合わせする機能と、レーザチップ１２１の接合構造１１８と接合してレーザチップ１２１の個々のレーザ導波路に給電する機能を有する。他方、一定のピッチで配列されたもう１列の半田層は、レーザチップ１２１の窓領域に設けられたポリイミド製突起１２０と噛み合ってレーザチップ１２１とサブマウント１２４を位置合わせする機能のみを有する。
【００２９】
以上の説明においては、図面の煩雑化を避けるために５チャネルのアレイレーザについて図示したが、実際には同様の構成で４０チャネルの多チャネルアレイレーザを１５μｍ間隔で作製しており、本実施例の工程により歩留りよく作製することが可能であった。
【００３０】
［実施例２］
以上の構造において、半田接合時の接合構造１１８の接触不良を防止するため、接合構造１１８を図１２に示すような内部に空隙２０１を設けた構造とすることも可能である。このような構造は、メッキ電極形成時にメッキ厚よりも幅の狭いホトレジストマスクを設け、メッキ完了後に有機溶剤によりメッキ電極を除去することにより形成したものである。このような構造をチップ保持電極の金メッキよりも基板面から高くなるように形成すると、サブマウントとレーザチップの仮止め接合時に、加重によりこの構造が変形し、レーザチップ１２１とサブマウント１２４の接合が再現性よく実現され、半田付けのむらによる接触不良を防止することが可能となる。
【００３１】
［実施例３］
図１３〜１５を参照して、本発明の第３の実施例を説明する。本実施例では、実施例１の構造と同様の半導体レーザの非通電部分に、サブマウント１２４とレーザチップ１２１の接合構造３０１を、ストライプ状導波路構造１１１の間隔よりも広い間隔で設ける構造を作製した。本構造においては、ＳｉＯ2層間絶縁１１４を形成する工程までは実施例１の構造と同様であり、図１３に示すように、窓領域に位置合わせのための突起構造に代わりサブマウントとの接合構造３０１をレーザ導波路の間隔よりも広く取るための多層配線構造を形成した。ＳｉＯ2膜１１４にコンタクト孔１１５を設ける構造も実施例１と同様であるが、本実施例においては、コンタクト孔１１５の位置が多層配線の際に第２電極１１６が交差しないように、ずれて形成されている。
【００３２】
次に、第２電極１１６は、ＥＢ蒸着法などを用いて、Ｔｉ（チタン）蒸着電極（図示せず）、Ａｕ（金）蒸着電極（図示せず）の順に形成し、次にこの電極にホトリソグラフ技術を用いたレジストマスクを形成した上で金メッキを施し、ホトリソグラフによるレジストパタンをマスクとして第２電極１１６のイオンミリングによるパターニングを実施して、図１４のような構造を形成した。メッキ電極１１７は、窓領域１０８に設けられ、サブマウント側電極との電気的接合を目的とした接合構造３０１と、窓以外の領域でストライプ状導波路構造１１１を覆うように設けられ、レーザチップ１２１をサブマウント１２４に固定することと、導波路の熱をサブマウントに逃がす機能を有し、導波路に通電するための機能は持たないチップ固定構造１１９の２つの構造に分かれている。
【００３３】
以上のように作製したレーザ構造を、図１５のように、それぞれの電極に対応したパタンを有した電極及び半田層を設けたサブマウント１２４に接合面下向きに接着した。このときの接着工程においては、まず接合面を下向きに保持したレーザチップ１２１をサブマウント１２４に対向して保持して一旦接触させ、組立位置が整合していることを確認した上で、半田とメッキ電極を仮接着するために１０ｇの加重を印加する。このとき、接合構造３０１及びサブマウント側の半田層１２３の間隔は、第２電極１１６のパタンにより本来のチャネル間隔よりも広げて配置されているために、接合に必要な組立位置精度が緩和される。以上の説明においては、図面の煩雑化を避けるために５チャネルのアレイレーザについて図示したが、実際には同様の構成で４０チャネルの多チャネルアレイレーザを１５μｍ間隔で作製しており、本実施例の工程により歩留りよく作製することが可能であった。
【００３４】
［実施例４］
図１６〜１８を参照して、本発明の実施例４について説明する。
以上の実施例においては、発熱を考慮する必要のない窓領域１０８を半導体レーザ端面に形成する例について述べたが、比較的低出力で使用し端面保護の必要のない応用では、窓領域をレーザチップの中央に形成することも可能である。本構造の基本的製造方法は実施例１と同様であるが、本実施例においては図１６のようにストライプ状導波路構造１１１の延在する方向に対しレーザチップの中央部分に窓領域４０１を設けた。この構造の場合は、金メッキによるチップ固定構造１１９は、図１７のようにチップ両端の窓領域以外の領域に形成されている。
【００３５】
本実施例の場合は、窓領域４０１のチップ全体に占める割合が大きくなり（例えば共振器長４００μｍのうち２５０μｍ）、窓領域４０１での光吸収を実施例１の場合に比べ一層小さくすることが必要であった。このため、本実施例においては、窓領域での自由キャリア吸収を防止するために、亜鉛拡散による多重量子井戸活性層混晶化の後に、水素、リチウム、シリコン、酸素などの元素のイオン打ち込みを行い、窓領域４０１のキャリア濃度を１×１０17ｃｍ-3以下に低減した。これらの元素は、半導体結晶中のドーピング用不純物と結合することにより、これらの不純物を不活性化する一方、光吸収を引き起こす深い結晶欠陥を作らないため、窓領域４０１のキャリア濃度を低減させて自由キャリア吸収を防止する効果を得るために好適であった。これらの元素の導入はイオン注入を用いる方式がもっとも制御性が良好であったが、水素の場合は窓領域４０１の結晶を放電や化学反応により発生する水素プラズマに暴露することによる導入も可能であり、またリチウム及びガリウム空孔の場合は窓領域４０１に蒸着した金属膜あるいは酸化シリコン膜からの低温拡散により導入する方式も有効であり、夫々簡便な装置により実現できる利点があった。なお、窓領域４０１の光吸収を低減することは、窓領域４０１の割合のより少ない実施例１〜３の場合でも特性の改善に有効であることは言うまでもない。
【００３６】
本実施例の場合、素子の組立ては、図１８のようにレーザチップ１２１の両端のチップ固定構造１１９によりレーザチップ１２１がサブマウント１２４に固定され、チップ固定構造１１９の間に形成された突起１２０がサブマウント１２４の半田層１２３にはめ込まれることによりサブマウント１２４とレーザチップ１２１の正確な位置合わせが実現される。位置決めが完了した段階で、半田層１２３の溶融点を越える温度までサブマウント１２４とレーザチップ１２１を加熱すると、接合構造１１８によりサブマウント１２４とレーザチップ１２１の導通が可能となる。本実施例の場合、サブマウント１２４との位置整合のための突起１２０はチップ中央のみに存在するため、チップを上面からみて回転方向の位置精度は実施例１に比べ悪くなるが、半田付け前の位置合わせの工程が簡単になり、素子の低コスト化に有効であった。また、本構造の場合は、実施例１では素子中央に固まっていた発熱領域をレーザチップの両端面に分散することが可能となり、熱放散過程における２次元的広がりの効果が大きくなり、放熱性の改善にも有効であった。
【００３７】
［実施例５］
図１９〜２１を参照して、本発明の第５の実施例を説明する。本実施例では、実施例３の構造と同様の半導体レーザの非通電部分に、サブマウント１２４とレーザチップ１２１の接合構造３０１を、ストライプ状導波路構造１１１の間隔よりも広い間隔で設ける構造を作製した。本構造においては、ＳｉＯ2層間絶縁１１４を形成する工程までは実施例１の構造と同様であり、図２０に示すように、窓領域に位置合わせのための突起構造に代わりサブマウントとの接合構造３０１をレーザ導波路の間隔よりも広く取るための多層配線構造を形成した。ＳｉＯ2膜１１４にコンタクト孔１１５を設ける構造も実施例１と同様であるが、本実施例においては、コンタクト孔１１５の位置が多層配線の際に第２電極１１６が交差しないように、ずれて形成されている。
【００３８】
次に、第２電極１１６は、ＥＢ蒸着法などを用いて、Ｔｉ（チタン）蒸着電極（図示せず）、Ａｕ（金）蒸着電極（図示せず）の順に形成し、次にこの電極にホトリソグラフ技術を用いたレジストマスクを形成した上で金メッキを施し、ホトリソグラフによるレジストパタンをマスクとして第２電極１１６のイオンミリングによるパターニングを実施して、図２０のような構造を形成した。メッキ電極１１７は、窓領域１０８に設けられ、サブマウント側電極との電気的接合を目的とした接合構造３０１と、窓以外の領域でストライプ状導波路構造１１１を覆うように設けられ、レーザチップ１２１をサブマウント１２４に固定することと、導波路の熱をサブマウントに逃がす機能を有し、導波路に通電するための機能は持たないチップ固定構造１１９の２つの構造に分かれている。
【００３９】
以上のように作製したレーザ構造を、図２１のように、それぞれの電極に対応したパタンを有した電極及び半田層を設けたサブマウント１２４に接合面下向きに接着した。このときの接着工程においては、まず接合面を下向きに保持したレーザチップ１２１をサブマウント１２４に対向して保持して一旦接触させ、組立位置が整合していることを確認した上で、半田とメッキ電極を仮接着するために１０ｇの加重を印加する。このとき、接合構造３０１及びサブマウント側の半田層１２３の間隔は、第２電極１１６のパタンにより本来のチャネル間隔よりも広げて配置されているために、接合に必要な組立位置精度が緩和される。以上の説明においては、図面の煩雑化を避けるために５チャネルのアレイレーザについて図示したが、実際には同様の構成で４０チャネルの多チャネルアレイレーザを１５μｍ間隔で作製しており、本実施例の工程により歩留りよく作製することが可能であった。
【図面の簡単な説明】
【００４０】
【図１】第１の従来技術の上面図。
【図２】第１の従来技術の断面図。
【図３】第１の従来技術の組立姿態。
【図４】第２の従来技術の組立姿態。
【図５】本発明第１の実施例のレーザの導波路構造形成用マスク形成後の鳥瞰図。
【図６】本発明第１の実施例のレーザの開口部形成後の鳥瞰図。
【図７】本発明第１の実施例のレーザの第１電極形成後の鳥瞰図。
【図８】本発明第１の実施例のレーザのコンタクト孔形成後の鳥瞰図。
【図９】本発明第１の実施例のレーザのチップ完成状態での鳥瞰図。
【図１０】本発明第１の実施例の組立姿態。
【図１１】本発明第１の実施例の組立制御システム。
【図１２】本発明第２の実施例のレーザのチップ完成状態での鳥瞰図。
【図１３】本発明第３の実施例のレーザのコンタクト孔形成後の鳥瞰図。
【図１４】本発明第３の実施例のレーザのチップ完成状態での鳥瞰図。
【図１５】本発明第３の実施例の組立姿態。
【図１６】本発明第４の実施例のレーザのコンタクト孔形成後の鳥瞰図。
【図１７】本発明第４の実施例のレーザのチップ完成状態での鳥瞰図。
【図１８】本発明第４の実施例の実施例の組立姿態。
【図１９】本発明第５の実施例のレーザのコンタクト孔形成後の鳥瞰図。
【図２０】本発明第５の実施例のレーザのチップ完成状態での鳥瞰図。
【図２１】本発明第５の実施例の組立姿態。
【符号の説明】
【００４１】
１  ストライプ状導波路構造
２  第１の電極
３  絶縁膜
４  孔
５  第２の電極
６  サブマウント
７  電極層
８  半田層
９  サブマウント電極
１０  溝状の整合構造
１１  レーザチップ
１２  突起部
１０１  ｎ型ＧａＡｓ基板
１０２  ｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層
１０３  井戸数が３である多重子井戸活性層
１０４  ｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層
１０５  ｐ−ＧａＡｓキャップ層
１０６  Ｇａ0.3Ｉｎ0.5Ｐ歪量子井戸層
１０７  （Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐバリア層
１０８  窓領域
１０９  ＳｉＯ2マスク
１１０  ＳｉＯ2保護膜
１１１  ストライプ状導波路構造
１１２  開口部
１１３  ｐ側第１電極
１１４  ＳｉＯ2層間絶縁膜
１１５  コンタクト孔
１１６  第２電極
１１７  金メッキ電極
１１８  接合構造
１１９  チップ固定構造
１２０  突起
１２１  レーザチップ
１２２  サブマウント電極
１２３  半田層
１２４  サブマウント
１２５  モニタ用カメラ
１２６  組立工程制御システム
２０１  空隙
３０１  接合構造
４０１  窓領域
【図１】
0004933370.tif 000002
【図２】
0004933370.tif 000003
【図３】
0004933370.tif 000004
【図４】
0004933370.tif 000005
【図５】
0004933370.tif 000006
【図６】
0004933370.tif 000007
【図７】
0004933370.tif 000008
【図８】
0004933370.tif 000009
【図９】
0004933370.tif 000010
【図１０】
0004933370.tif 000011
【図１１】
0004933370.tif 000012
【図１２】
0004933370.tif 000013
【図１３】
0004933370.tif 000014
【図１４】
0004933370.tif 000015
【図１５】
0004933370.tif 000016
【図１６】
0004933370.tif 000017
【図１７】
0004933370.tif 000018
【図１８】
0004933370.tif 000019
【図１９】
0004933370.tif 000020
【図２０】
0004933370.tif 000021
【図２１】
0004933370.tif 000022