(57)【特許請求の範囲】
【請求項１】
入力信号の変化を鈍らせて出力する低コンダクタアンプであって、
入力信号が正入力端に入力され、出力信号が負入力端にフィードバックされるオペアンプと、
このオペアンプの出力によって駆動される差動アンプと、
この差動アンプの出力によって充放電されて、前記出力信号を得るコンデンサと、
を含み、
前記差動アンプの電流源をパルス駆動するとともに、
前記差動アンプは、
定電流回路と、この定電流回路の定電流を流し、前記オペアンプの出力によって駆動される一対の差動トランジスタと、この一対の差動トランジスタに流れる電流をそれぞれ流す一対のカレントミラー入力側トランジスタと、
この一対のカレントミラー入力側トランジスタに接続される一対のカレントミラー出力側トランジスタと、
を含み、
一対のカレントミラー出力側トランジスタ電流によって、前記コンデンサを充放電するとともに、前記一対のカレントミラー入力側トランジスタと、カレントミラー出力側トランジスタのミラー比は、１より小さいことを特徴とする低コンダクタアンプ。
【請求項２】
請求項１に記載の低コンダクタアンプにおいて、
前記オペアンプは、入力信号と出力信号により動作する一対の差動トランジスタを有し、これら差動トランジスタは、ＭＯＳトランジスタで構成されることを特徴とする低コンダクタアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の変化を鈍らせて出力する低コンダクタアンプに関する。
【背景技術】
【０００２】
オーディオ装置など、スピーカから音声信号出力する装置において、ボリュームが大きく変化した場合に、ポップ音が生じる場合がある。これは、オーディオアンプにおける増幅率がボリューム変更に応じて大きく変更されることによる。このポップ音の発生を防止するには、ボリュームコントロール信号の立ち上がり、立ち下がりを鈍らせればよい。このように、信号を鈍らせるには、信号を鈍らせるためのコンデンサの容量を大きくするか、このコンデンサに供給する電流量を小さくすればよい。
【０００３】
【特許文献１】特開２００５−７３０８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、コンデンサの容量を大きくすると、ＩＣなどの半導体集積回路に内蔵することが難しくなる。また、出力の電流量を小さくすると、それだけ雑音などの影響を大きく受けることになる。
【課題を解決するための手段】
【０００５】
本発明は、入力信号の変化を鈍らせて出力する低コンダクタアンプであって、入力信号が正入力端に入力され、出力信号が負入力端にフィードバックされるオペアンプと、このオペアンプの出力によって駆動される差動アンプと、この差動アンプの出力によって充放電されて、前記出力信号を得るコンデンサと、を含み、前記差動アンプの電流源をパルス駆動するとともに、前記差動アンプは、定電流回路と、この定電流回路の定電流を流し、前記オペアンプの出力によって駆動される一対の差動トランジスタと、この一対の差動トランジスタに流れる電流をそれぞれ流す一対のカレントミラー入力側トランジスタと、この一対のカレントミラー入力側トランジスタに接続される一対のカレントミラー出力側トランジスタと、を含み、一対のカレントミラー出力側トランジスタ電流によって、前記コンデンサを充放電するとともに、前記一対のカレントミラー入力側トランジスタと、カレントミラー出力側トランジスタのミラー比は、１より小さいことを特徴とする。
【０００８】
また、前記オペアンプは、入力信号と出力信号により動作する一対の差動トランジスタを有し、これら差動トランジスタは、ＭＯＳトランジスタで構成されることが好適である。
【発明の効果】
【０００９】
本発明によれば、アンプの駆動電流をパルスとすることで、電流源の出力電流量は大きくしておきながら、トータルとしての電流量を小さくすることができ、コンデンサの容量を小さく維持して、出力波形を効果的に鈍らせることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１１】
ボリュームコントロール信号は、オペアンプ１０の正入力端に入力される。オペアンプ１０は、相補的な２つの出力である、正出力、負出力を有する。正出力はＮ型トランジスタＴｒ１のゲートに供給され、負出力はＮ型トランジスタＴｒ２のゲートに供給される。２つのトランジスタＴｒ１，Ｔｒ２のソースは、共通接続され、定電流回路ＣＣ１を介し、グランドに接続されている。また、トランジスタＴｒ１のドレインは定電流回路ＣＣ２を介し、電源ＶＣＣに接続され、トランジスタＴｒ２のドレインは定電流回路ＣＣ３を介し、電源ＶＣＣに接続されている。
【００１２】
定電流回路ＣＣ２は、上側が電源に接続される定電流回路ＣＣ４とミラー接続されており、定電流回路ＣＣ３は上側が電源に接続される定電流回路ＣＣ５とミラー接続されている。また、定電流回路ＣＣ４の下側は、定電流回路ＣＣ６を介しグランドに接続され、定電流回路ＣＣ５の下側は、定電流回路ＣＣ７を介しグランドに接続されており、ＣＣ７とＣＣ６はカレントミラー接続されている。
【００１３】
また、定電流回路ＣＣ４と定電流回路ＣＣ６の接続点は、他端がグランドに接続されるコンデンサの一端に接続されるとともに、出力端に接続されている。
【００１４】
そして、定電流回路ＣＣ１の電流量をＩとすると、定電流回路ＣＣ６，ＣＣ７の電流量は、Ｉ／４に設定されている。また、ＣＣ２とＣＣ４のミラー比およびＣＣ３とＣＣ５のミラー比は、１：２に設定されている。そこで、ＣＣ２，３に流れる電流は、基本がＩ／２であって、ＣＣ４，ＣＣ５になれる電流は基本がＩ／４である。
【００１５】
また、オペアンプ１０の負入力端には、出力端が負帰還されている。従って、入力電圧に応じて出力端が入力電圧に一致するようにオペアンプ１０の出力が変化する。そして、オペアンプ１０の出力に応じて、トランジスタＴｒ１，Ｔｒ２に流れる電流が変化し、これに応じてＣＣ２，ＣＣ３に流れる電流が変化し、ＣＣ４，ＣＣ５に流れる電流が変化する。ＣＣ６，ＣＣ７に流れる電流は変化しないため、その差分がコンデンサＣに充放電され、このコンデンサＣの電圧に従って出力端の電圧が変化する。
【００１６】
ここで、定電流回路ＣＣ１は、パルス駆動されている。従って、定電流回路ＣＣ２，ＣＣ３，ＣＣ４，ＣＣ５に流れる電流もパルス駆動される。また、定電流回路ＣＣ５に流れる電流がない場合には、定電流回路ＣＣ７にも電流が流れず、定電流回路ＣＣ６にも電流は流れない。
【００１７】
従って、定電流回路ＣＣ１をパルス駆動する際のデューティー比を小さくすることで、定電流回路などの電流量はそれほど小さくなくでき、定電流回路は通常のものとしておきながら、コンデンサＣの充放電電流を微少なものにできる。従って、コンデンサＣの容量を半導体集積回路内の内蔵できる小さなものにしながら、十分な時定数でボリュームコントロール信号を鈍らせることができる。
【００１８】
図２は、ボリュームコントロール信号が、最小レベルと最大レベルに変化した場合の入力（破線）と出力（実線）を示している。このように、図１の回路を用いることによって、ボリュームコントロール信号の急激な変化を鈍らせることができる。
【００１９】
ここで、ボリュームコントロール信号の最小レベルと最大レベルの幅は、例えば１．０Ｖ程度に設定される。電子ボリュームコントロールでは、ＤＡＣ（Ｄ／Ａ変換器）を用い、デジタルの指令をアナログに変換しており、ＤＡＣが１００階調（通常入力は１２８階調などが採用されるが）であれば、最小コントロール電圧は、１０ｍＶとなる。一方、パルス幅変調によって、１つのパルスで充放電する電圧変化は、この最小コントロール電圧より小さくなければ、最小コントロール電圧での調整が達成できない。そこで、１つのパルスによる電圧変化を例えば２．５ｍＶ程度に設定する。
【００２０】
すなわち、図３に示すように、ボリュームコントロール信号が立ち上がったとき、バルス電流によってコンデンサＣが充電され、出力が階段状に立ち上がることになり、この１段に対応する１パルスの電流量によるコンデンサＣの電圧変化ΔＶが例えば２．５ｍＶに設定される。
【００２１】
ここで、コンデンサＣの容量がＣ＝５０ｐＦ、定電流回路ＣＣ４，ＣＣ６の定電流をＩ’＝２．５μＡとすると、ΔＶ＝２．５ｍＶの変化のための充放電時間ｗはｗ＝Ｃ×ΔＶ／Ｉ’＝５０ｐＦ×２．５ｍＶ／２．５μＡ＝５０ｎｓｅｃとなる。なお、図４に示すように、ＰＷＭ制御におけるＰはＰＷＭの１周期であり、ｗ／Ｐがデューティー比となる。
【００２２】
また、Ｖ＝１Ｖの立ち上がりまたは立ち下がりに要する時間ｔは、ｔ＝Ｃ・Ｖ／Ｉ’・（ｗ／ｐ）であり、１．２８Ｖの変化に要する時間をａ（ｍｓｅｃ／１．２８Ｖ）とすると、ａ＝Ｃ・ｐ／Ｉ’・ｗ＝５０ｐＦ・ｐ／２．５μＡ・５０ｎｓｅｃとなり、ａ＝４００・ｐとなる。従って、Ｐを４×１０-6ｓｅｃ（２５０ｋＨｚ）とすると、ａ＝１．６ｍｓｅｃ／１．２８Ｖ、デューティー比１．２５％、Ｐを１６×１０-6ｓｅｃ（６２．５ｋＨｚ）とすると、ａ＝６．４ｍｓｅｃ／１．２８Ｖ、デューティー比３．１２５％などとなる。
【００２３】
このように、パルスのデューティー比を１％以下にすることによって、ａを数ｍｓｅｃ以上とすることができる。従って、小さな容量のコンデンサを利用して、大きな時定数を得て、ボリュームコントロール信号の立ち上がり、立ち下がりを鈍らせ、ポップ音を防止することができる。
【００２４】
ここで、図１におけるミラー接続された２つの定電流回路は、例えば図５に示すようなカレントミラー回路で構成すればよい。図においてはバイポーラトランジスタを示したが、ＭＯＳ型トランジスタなどでもよい。さらに、定電流回路ＣＣ７およびＣＣ６は、Ｎ型のトランジスタによるカレントミラー回路で構成される。
【００２５】
また、図１におけるパルス駆動する定電流回路ＣＣ１は、例えば図６のような構成にできる。電流Ｉを流す定電流回路からの電流Ｉをドレイン・ゲート間が短絡されたＮ型のカレントミラー入力側トランジスタＭ１に流し、同一の電流をゲートが共通接続されたＮ型のカレントミラー出力側トランジスタＭ２に流す。カレントミラー入力側トランジスタＭ１のソースには、常時オンのトランジスタＭ３を介しグランドに接続する。一方、カレントミラー出力側トランジスタＭ２のソースには、ソースがグランドに接続されたＮ型のトランジスタＭ４のドレインを接続し、このトランジスタのゲートにパルスを入力する。
【００２６】
この回路によって、トランジスタＭ２に流れる電流はＩであり、トランジスタＭ４がオンしている期間だけ流れる。従って、トランジスタＭ４のゲートに供給されるパルスがＨレベルの時のみにトランジスタＭ２に電流Ｉを流すことができる。
【００２７】
さらに、図７には、オペアンプ１０の構成例が示されている。一対の入力のうち負入力はＮ型トランジスタＭ１１のゲート，正入力はＮ型トランジスタＭ１２のゲートに入力される。これらトランジスタＭ１１，Ｍ１２のソースは、定電流回路ＣＣ１１を介しグランドに接続されている。また、トランジスタＭ１１のドレインは、Ｐ型のトランジスタＭ１３を介し電源に接続され、トランジスタＭ１２のドレインは、Ｐ型のトランジスタＭ１４を介し電源に接続され、これらトランジスタＭ１３，Ｍ１４のゲートは共通接続され、トランジスタＭ１３のドレイン・ゲート間は短絡している。トランジスタＭ１２とＭ１４のドレイン同士の接続手は、Ｐ型トランジスタＭ１５のゲートに接続されている。トランジスタＭ１５のソースは電源に接続され、ドレインは定電流回路ＣＣ１２を介しグランドに接続されている。
【００２８】
また、トランジスタＭ１５のゲート・ドレイン間はコンデンサＣ１１で接続されており、このトランジスタＭ１５と定電流回路ＣＣ１２の接続点が出力端となっている。
【００２９】
このような回路において、トランジスタＭ１１のゲートには、上記コンデンサＣの上側電圧が負帰還され、トランジスタＭ１２のゲートに入力信号が供給される。そして、両入力の差に応じた電圧がトランジスタＭ１５のゲートに印加され、それに応じた電圧が出力端ＯＵＴ（＋）から出力される。
【００３０】
図１において、オペアンプ１０は正負の出力があるが、この図７は、出力端として正出力端を１つだけ設けた例を示している。このような１出力の場合には、差動トランジスタＴｒ２のゲートを基準電圧に設定すればよい。また、オペアンプ１０として、正負一対の出力を形成したものを採用してもよい。
【００３１】
ここで、重要なことは、オペアンプ１０の一対の差動トランジスタＭ１１，Ｍ１２にＭＯＳトランジスタを使用することである。もし、差動トランジスタにバイポーラトランジスタを用いると、負帰還路からベース電流が供給されてしまい、コンデンサＣの電圧が変動してしまう。オペアンプ１０の入力側の差動トランジスタにＭＯＳトランジスタを用いることによって、図１のコンデンサＣの上側電圧をトランジスタＭ１１のゲートに入力しても電流が流れる必要がなく、出力信号が変化してしまうことを防止することができる。
【図面の簡単な説明】
【００３２】
【図１】実施形態に係る低コンダクタアンプの構成を示す図である。
【図２】入力および出力の波形を示す図である。
【図３】階段状の立ち上がりを示す図である。
【図４】ＰＷＭ制御を示す図である。
【図５】ミラー構成の例を示す図である
【図６】定電流回路のパルス駆動の構成を示す図である。
【図７】オペアンプの構成例を示す図である。
【符号の説明】
【００３３】
ＣＣ１〜ＣＣ７，ＣＣ１１，ＣＣ１２  定電流回路、Ｍ１〜Ｍ４，Ｍ１１〜Ｍ１５，Ｔｒ１，Ｔｒ２  トランジスタ。
【図１】
0004854626.tif 000002
【図２】
0004854626.tif 000003
【図３】
0004854626.tif 000004
【図４】
0004854626.tif 000005
【図５】
0004854626.tif 000006
【図６】
0004854626.tif 000007
【図７】
0004854626.tif 000008