(57)【特許請求の範囲】
【請求項１】
窒素を含むゲート絶縁膜を備える半導体装置の製造方法において、
第１のシリコン（１１１）基板上に第１のシリコン酸化膜および第１のシリコン窒化膜を順に備える第１の絶縁部と、第２のシリコン（１１１）基板上に第２のシリコン窒化膜を備える第２の絶縁部とを、前記第１のシリコン窒化膜および前記第２のシリコン窒化膜を張り合わせて成る第３のシリコン窒化膜を介して、接合し、第３の絶縁部を形成する工程と、
前記第３の絶縁部の前記第１のシリコン（１１１）基板を除去した第４の絶縁部と、シリコン（１００）基板上に第２のシリコン酸化膜を備える第５の絶縁部とを、前記第１のシリコン酸化膜および前記第２のシリコン酸化膜を張り合わせて成る第３のシリコン酸化膜を介して、接合し、さらに、前記第２のシリコン（１１１）基板を除去して、前記シリコン（１００）基板上に前記ゲート絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１のシリコン窒化膜および前記第２のシリコン窒化膜は膜厚がそれぞれ１原子層であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１のシリコン（１１１）基板上に前記第１のシリコン窒化膜を形成し、酸素分子でアニールして、前記第１のシリコン（１１１）基板と前記第１のシリコン窒化膜との界面に前記第１のシリコン酸化膜を形成して、前記第１の絶縁部を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記ゲート絶縁膜形成後、前記ゲート絶縁膜上にポリシリコンまたは金属薄膜にてゲート電極を形成することを特徴とする請求項１乃至３のいずれか１項記載の半導体装置の製造方法。
【請求項５】
窒素を含むゲート絶縁膜を備える半導体装置において、
第１のシリコン（１１１）基板上に第１のシリコン酸化膜および膜厚が１原子層の第１のシリコン窒化膜を順に備える第１の絶縁部と、第２のシリコン（１１１）基板上に膜厚が１原子層の第２のシリコン窒化膜を備える第２の絶縁部とを接合した第３の絶縁部の、前記第１のシリコン窒化膜および前記第２のシリコン窒化膜を張り合わせて成る第３のシリコン窒化膜と、
前記第３の絶縁部の前記第１のシリコン（１１１）基板を除去した第４の絶縁部と、シリコン（１００）基板上に第２のシリコン酸化膜を備える第５の絶縁部とを、前記第１のシリコン酸化膜および前記第２のシリコン酸化膜を張り合わせ、前記第２のシリコン（１１１）基板を除去して成る、前記シリコン（１００）基板上の第３のシリコン酸化膜と、
を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法および半導体装置に関し、特に窒素を含むゲート絶縁膜を備える半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
ＬＳＩ（Large Scale Integrated-circuit）などの半導体集積回路の高速化、微細化、低消費電力化は、近年、顕著に進展している。半導体集積回路に用いられる素子のＭＯＳトランジスタ（MOSFET：Metal-Oxide Semiconductor Field Effect Transistor）に関しても同様に特性が向上している。
【０００３】
図５は、ＭＯＳＦＥＴの要部断面模式図である。
図５は、一般的なＭＯＳＦＥＴの、基板１０１上のゲート部１０２を拡大した断面模式図であって、基板１０１上に、酸化シリコン（ＳｉＯ2）が用いられたゲート絶縁膜１０３を介して形成されたゲート電極１０４から構成されるゲート部１０２が形成されている。また、ＭＯＳＦＥＴが微細化されると、図５（Ａ）から図５（Ｂ）に示すように、スケーリング則に従い、ＭＯＳＦＥＴの高さ方向と横方向のサイズを同時に縮小するとともに、素子の特性を正常に保ちながら、絶縁膜容量を向上させるなどの性能の向上がなされてきた。
【０００４】
しかし、ＭＯＳＦＥＴを微細化し、ゲート絶縁膜１０３が薄膜化されると、ゲート絶縁膜１０３を透過するトンネル電流１０５が発生し、また、ゲート部１０２の製造中に混入した水素（Ｈ2）やウェルの導入ためにドープされたボロン（Ｂ）などの不純物が、ゲート部１０２からチャネル部へ侵入する。この結果、チャネルを流れる電流の制御ができなくなって、リーク電流が増加し、また、ドレイン電流の漏洩や消費電力の増加などが生じる（例えば、特許文献１参照）。
【０００５】
上述のような、ゲート絶縁膜１０３の薄膜化によるＭＯＳＦＥＴの特性低下を防ぐために、ゲート絶縁膜１０３に、ＳｉＯ2よりも高い誘電率の材料の適用が検討された。その１つの例として、ＳｉＯ2で構成されるゲート絶縁膜１０３を、一酸化窒素（ＮＯ）や二酸化窒素（ＮＯ2）などの窒素（Ｎ）を含むガスで窒化して、ゲート絶縁膜１０３上部に酸窒化（ＳｉＯＮ）膜を形成する方法が提案された。このような方法であれば、Ｎの濃度に依存して誘電率を変化させることができるようになる。また、シリコン（Ｓｉ）結晶表面とＮとの結合についての科学的な研究も行われている（例えば、非特許文献１参照）。
【０００６】
このように、ゲート絶縁膜１０３を窒化した酸窒化膜を適用することで、トンネル電流１０５が流れず、不純物が侵入しない程度にゲート絶縁膜１０３の膜厚を維持でき、高い絶縁膜容量を確保することができる。今後、さらに微細化が進み、ゲート絶縁膜の膜厚が１ｎｍ近くまで薄膜化されれば、従来よりも多量のＮによって窒化することにより、ゲート絶縁膜の誘電率を向上させ、膜厚を維持させることができると予想される。
【特許文献１】特開２００６−０１９６１５号公報
【非特許文献１】モリタ（Y. Morita）、トクモト（H. Tokumoto）、「Origin of the 8/3×8/3 superstructure in STM images of the Si(111)-8×8:N surface」、サーフェスサイエンス（Surface Science）、４４４、１９９９年、Ｌ１０３７−Ｌ１０４２
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、ＳｉＯ2のゲート絶縁膜が窒化されると、Ｎの制御が難しくなり、ゲート絶縁膜に電荷捕獲中心や界面準位が生じ、ＭＯＳＦＥＴの特性が低下するという問題点があった。
【０００８】
本発明はこのような点に鑑みてなされたものであり、不純物の侵入やリーク電流の発生を抑制でき、信頼性が向上された半導体装置の製造方法および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明では上記課題を解決するために、窒素を含むゲート絶縁膜１５を備える半導体装置の製造方法において、図１に示すように、シリコン（１１１）基板１上にシリコン酸化膜２ａおよびシリコン窒化膜３ａを順に備える絶縁部１１と、シリコン（１１１）基板４上にシリコン窒化膜３ｂを備える絶縁部１２とを、シリコン窒化膜３ａおよびシリコン窒化膜３ｂを張り合わせて成るシリコン窒化膜３を介して、接合し、絶縁部１３を形成する工程と、絶縁部１３のシリコン（１１１）基板１を除去した絶縁部１３ａと、シリコン（１００）基板５上にシリコン酸化膜２ｂを備える絶縁部１４とを、シリコン酸化膜２ａおよびシリコン酸化膜２ｂを張り合わせて成るシリコン酸化膜２を介して、接合し、さらに、シリコン（１１１）基板４を除去して、シリコン（１００）基板５上にゲート絶縁膜１５を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【００１０】
このような半導体装置の製造方法によれば、シリコン（１１１）基板上にシリコン酸化膜およびシリコン窒化膜を順に備える絶縁部と、シリコン（１１１）基板上にシリコン窒化膜を備える絶縁部とを、シリコン窒化膜およびシリコン窒化膜を張り合わせて成るシリコン窒化膜を介して、接合し、絶縁部が形成され、絶縁部のシリコン（１１１）基板を除去した絶縁部と、シリコン（１００）基板上にシリコン酸化膜を備える絶縁部とを、シリコン酸化膜およびシリコン酸化膜を張り合わせて成るシリコン酸化膜を介して、接合し、さらに、シリコン（１１１）基板を除去して、シリコン（１００）基板上にゲート絶縁膜が形成されるようになる。
【００１１】
また、本発明では上記課題を解決するために、窒素を含むゲート絶縁膜を備える半導体装置において、第１のシリコン（１１１）基板上に第１のシリコン酸化膜および膜厚が１原子層の第１のシリコン窒化膜を順に備える第１の絶縁部と、第２のシリコン（１１１）基板上に膜厚が１原子層の第２のシリコン窒化膜を備える第２の絶縁部とを接合した第３の絶縁部の、前記第１のシリコン窒化膜および前記第２のシリコン窒化膜を張り合わせて成る第３のシリコン窒化膜と、前記第３の絶縁部の前記第１のシリコン（１１１）基板を除去した第４の絶縁部と、シリコン（１００）基板上に第２のシリコン酸化膜を備える第５の絶縁部とを、前記第１のシリコン酸化膜および前記第２のシリコン酸化膜を張り合わせ、前記第２のシリコン（１１１）基板を除去して成る、前記シリコン（１００）基板上の第３のシリコン酸化膜と、を有することを特徴とする半導体装置が提供される。
【００１２】
このような半導体装置によれば、シリコン（１１１）基板上にシリコン酸化膜および膜厚が１原子層のシリコン窒化膜を順に備える絶縁部と、シリコン（１１１）基板上に膜厚が１原子層のシリコン窒化膜を備える絶縁部とを接合した絶縁部の、シリコン窒化膜およびシリコン窒化膜を張り合わせて成るシリコン窒化膜と、絶縁部のシリコン（１１１）基板を除去した絶縁部と、シリコン（１００）基板上にシリコン酸化膜を備える絶縁部とを、シリコン酸化膜およびシリコン酸化膜を張り合わせ、シリコン（１１１）基板を除去して成る、シリコン（１００）基板上のシリコン酸化膜と、で構成されるゲート絶縁膜が形成されるようになる。
【発明の効果】
【００１３】
本発明では、シリコン（１１１）基板上にシリコン酸化膜およびシリコン窒化膜を順に備える絶縁部と、シリコン（１１１）基板上にシリコン窒化膜を備える絶縁部とを、シリコン窒化膜およびシリコン窒化膜を張り合わせて成るシリコン窒化膜を介して、接合し、絶縁部を形成し、絶縁部のシリコン（１１１）基板を除去した絶縁部と、シリコン（１００）基板上にシリコン酸化膜を備える絶縁部とを、シリコン酸化膜およびシリコン酸化膜を張り合わせて成るシリコン酸化膜を介して、接合し、さらに、シリコン（１１１）基板を除去して、シリコン（１００）基板上にゲート絶縁膜を形成するようにした。これにより、リーク電流を抑制させて、信頼性を向上することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されない。
本実施の概要について図面を参照して説明し、その後に、本発明の概要に基づいた実施の形態について、同様に図面を参照して説明する。
【００１５】
では、本発明の概要について図１を用いて以下に説明する。
図１は、本発明の概要を示した、半導体装置の製造工程の要部断面模式図である。図１は、本発明の半導体装置の、特に、ゲート部の製造方法を時系列的に４つの製造工程（図１（Ａ）〜図１（Ｄ））に分けて、各工程を模式的に示している。以下、各製造工程に沿って説明する。
【００１６】
まず、Ｓｉ（１１１）基板１上に、１原子層のシリコン窒化（ＳｉＮ）膜を成膜する。なお、非特許文献１などによれば、１原子層程度のＳｉＮを、Ｓｉ（１１１）の表面に付き回り良く成膜できることが知られており、本発明ではこの知見を利用している。そして、ＳｉＮ膜が上部に成膜されたＳｉ（１１１）基板１を酸素分子（Ｏ2）雰囲気中でアニールして、ＳｉＮ膜とＳｉ（１１１）基板１との界面に、ＳｉＯ2膜２ａが生成される。なお、ＳｉＯ2膜２ａの上部のＳｉＮ膜をＳｉＮ膜３ａとし、Ｓｉ（１１１）基板１／ＳｉＯ2膜２ａ／ＳｉＮ膜３ａの３つを合わせて絶縁部１１とする。
【００１７】
同様にして、Ｓｉ（１１１）基板４上に、１原子層のＳｉＮ膜３ｂを成膜する。なお、Ｓｉ（１１１）基板４／ＳｉＮ膜３ｂの２つを合わせて絶縁部１２とする。
このようにして形成した絶縁部１１，１２を、ＳｉＮ膜３ａ，３ｂを張り合わせることで接合させる。なお、図１（Ａ）には、接合させている様子を示している。
【００１８】
接合させた絶縁部１１，１２をアニールすると、張り合わされたＳｉＮ膜３ａ，３ｂは結合してＳｉＮ膜３となる。なお、ＳｉＮ膜３を生成させた、Ｓｉ（１１１）基板１／ＳｉＯ2膜２ａ／ＳｉＮ膜３／Ｓｉ（１１１）基板４の４つを合わせて絶縁部１３として、図１（Ｂ）に示している。
【００１９】
一方、Ｓｉ（１００）基板５上に、ＳｉＯ2膜２ｂを成膜する。なお、Ｓｉ（１００）基板５／ＳｉＯ2膜２ｂの２つを合わせて絶縁部１４とする。
また、絶縁部１３のＳｉ（１１１）基板１を除去した、ＳｉＯ2膜２ａ／ＳｉＮ膜３／Ｓｉ（１１１）基板４の３つを合わせて絶縁部１３ａとする。
【００２０】
そして、このようにして形成した絶縁部１３ａ，１４をＳｉＯ2膜２ａ，２ｂを張り合わせることで接合させる。なお、図１（Ｃ）には、接合させている様子を示している。
接合させた絶縁部１３ａ，１４をアニールすると、張り合わされたＳｉＯ2膜２ａ，２ｂは結合してＳｉＯ2膜２となる。そして、Ｓｉ（１１１）基板４を除去すると、図１（Ｄ）に示すように、Ｓｉ（１００）基板５上に、ＳｉＯ2膜２およびＳｉＮ膜３から構成されるゲート絶縁膜１５が成膜される。
【００２１】
以後の工程については図示してはいないが、このようにして得られたゲート絶縁膜１５上に、引き続き、ゲート電極を形成して、エッチングやソース、ドレインなどの導入などを行って、ＭＯＳＦＥＴを作製することができる。
【００２２】
以上のように、Ｓｉ（１１１）基板１上にＳｉＯ2膜２ａおよびＳｉＮ膜３ａを備えた絶縁部１１と、Ｓｉ（１１１）基板４上にＳｉＮ膜３ｂを成膜した絶縁部１２とを、ＳｉＮ膜３ａ，３ｂを張り合わせて成るＳｉＮ膜３を介して、接合し、絶縁部１３を形成した。そして、絶縁部１３のＳｉ（１１１）基板１を除去した絶縁部１３ａと、Ｓｉ（１００）基板５上にＳｉＯ2膜２ｂを成膜した絶縁部１４とを、ＳｉＯ2膜２ａ，２ｂを張り合わせて成るＳｉＯ2膜２を介して、接合し、さらに、Ｓｉ（１１１）基板４を除去して、Ｓｉ（１００）基板５上に、ＳｉＯ2膜２およびＳｉＮ膜３から構成されるゲート絶縁膜１５を形成することができた。
【００２３】
これにより、従来は、ゲート絶縁膜中のＮの分布や量の制御が困難であったために特性劣化などが生じていたが、本発明では、図１で示した製造方法によって、緻密性および平坦性が高く、均質なＳｉＮ膜３をＳｉＯ2膜２上に形成することができ、ＳｉＯ2膜２およびＳｉＮ膜３をゲート絶縁膜１５とすることで、不純物の侵入を防いで、電荷捕獲中心、界面準位が防止され、また、誘電率も向上させることができ、ホットキャリア耐性を向上させ、リーク電流を抑制させることが可能となり、信頼性を向上させることができる。
【００２４】
次に、本発明の概要に基づいた本発明の実施の形態について図２から図４を用いて以下に説明する。
本発明の実施の形態では、上記概要を踏まえて、半導体装置の製造方法について触れる。
【００２５】
図２〜図４は、本発明の実施の形態における半導体装置の製造工程の要部断面模式図である。なお、本実施の形態は半導体装置の製造方法の１例に過ぎず、本発明の課題を解決できる効果が得られれば、製造方法やその順序、または使用する材料などが異なっていても構わない。
【００２６】
まず、Ｓｉ（１１１）基板２１を１気圧の窒素分子（Ｎ2）ガス中で、１０６０℃で３００秒間アニールする。その結果、Ｓｉ（１１１）基板２１上に、１分子層の均質なＳｉＮ膜を成膜できる。そして、ＳｉＮ膜が上部に成膜されたＳｉ（１１１）基板２１を０．１気圧のＯ2ガス雰囲気中で０．５分間アニールして、ＳｉＮ膜とＳｉ（１１１）基板１との界面に、膜厚が０．５ｎｍのＳｉＯ2膜２２ａが生成される。なお、ＳｉＯ2膜２２ａの上部のＳｉＮ膜をＳｉＮ膜２３ａとし、Ｓｉ（１１１）基板２１／ＳｉＯ2膜２２ａ／ＳｉＮ膜２３ａの３つを合わせて絶縁部３１とする。
【００２７】
同様にして、シリコン（Ｓｉ）（１１１）基板２４上に、１分子層のＳｉＮ膜２３ｂを成膜する。なお、Ｓｉ（１１１）基板２４／ＳｉＮ膜２３ｂの２つを合わせて絶縁部３２とする。
【００２８】
このようにして形成した絶縁部３１，３２を、ＳｉＮ膜２３ａ，２３ｂを張り合わせて接合させる。ＳｉＮ膜２３ａ，２３ｂの張り合わせの際には、ＳｉＮ膜２３ａ，２３ｂ間に不純物が入らないように注意する。なお、図２（Ａ）には張り合わせた様子を示している。
【００２９】
そして、接合させた絶縁部３１，３２を、アルゴン（Ａｒ）ガスまたは真空中で、８００℃で３分間のアニールを行って、張り合わされたＳｉＮ膜２３ａ，２３ｂを結合させてＳｉＮ膜２３となる。なお、ＳｉＮ膜２３を生成した、Ｓｉ（１１１）基板２１／ＳｉＯ2膜２２ａ／ＳｉＮ膜２３／Ｓｉ（１１１）基板２４の４つを合わせて絶縁部３３として、図２（Ｂ）に示している。
【００３０】
一方、Ｓｉ（１００）基板２５を０．１気圧のＯ2ガス雰囲気中で、７００℃で０．５分間アニールする。そして、Ｓｉ（１００）基板２５上に、膜厚１ｎｍ以下のＳｉＯ2膜２２ｂを成膜する。なお、Ｓｉ（１００）基板２５／ＳｉＯ2膜２２ｂの２つを合わせて絶縁部３４とする。
【００３１】
また、フッ酸と硝酸との混合液を用いてスプレーエッチングによって絶縁部３３のＳｉ（１１１）基板２１を除去した、ＳｉＯ2膜２２ａ／ＳｉＮ膜２３／Ｓｉ（１１１）基板２４の３つを合わせて絶縁部３３ａとする。
【００３２】
このようにして形成した絶縁部３３ａ，３４を、ＳｉＯ2膜２２ａ，２２ｂを張り合わせて接合させる。ＳｉＯ2膜２２ａ，２２ｂの張り合わせの際には、ＳｉＯ2膜２２ａ，２２ｂ間に不純物が入らないように注意する。なお、図３（Ａ）には張り合わせた様子を示している。
【００３３】
そして、接合させた絶縁部３３ａ，３４を、Ａｒガスまたは真空中で、８００℃で３分間のアニールを行って、張り合わされたＳｉＯ2膜２２ａ，２２ｂは結合してＳｉＯ2膜２２となる。なお、ＳｉＯ2膜２２を生成した、Ｓｉ（１００）基板２５／ＳｉＯ2膜２２／ＳｉＮ膜２３／Ｓｉ（１１１）基板２４の４つを合わせて絶縁部３５として、図３（Ｂ）に示している。
【００３４】
次に、フッ酸と硝酸との混合液を用いてスプレーエッチングによって絶縁部３５のＳｉ（１１１）基板２４を除去する。
Ｓｉ（１１１）基板２４が除去された後、ＳｉＯ2膜２２とＳｉＮ膜２３とから構成されるゲート絶縁膜上に、図４（Ａ）に示すように、Ｐｏｌｙ−Ｓｉ電極２６をＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition：減圧化学的気相成長）法によって形成する。なお、Ｐｏｌｙ−Ｓｉ電極２６の代わりに、ＳｉＮ膜２３上に、例えば、ニッケル（Ｎｉ）、白金（Ｐｔ）、タングステン（Ｗ）またはエルビウム（Ｅｒ）などの金属薄膜を堆積させて、５００℃の加熱を行ってシリサイド化するようにしても良い。
【００３５】
最後に、エッチングやイオンのドーピング、熱拡散処理などを行って、図４（Ｂ）に示すような、ＭＯＳＦＥＴを形成することができる。
以上のように、Ｓｉ（１１１）基板２１上にＳｉＯ2膜２２ａおよびＳｉＮ膜２３ａを備えた絶縁部３１と、Ｓｉ（１１１）基板２４上にＳｉＮ膜２３ｂを成膜した絶縁部３２とを、ＳｉＮ膜２３ａ，２３ｂを張り合わせて成るＳｉＮ膜２３を介して、接合し、絶縁部３３を形成した。そして、絶縁部３３のＳｉ（１１１）基板２１を除去した絶縁部３３ａと、Ｓｉ（１００）基板２５上にＳｉＯ2膜２２ｂを成膜した絶縁部３４とを、ＳｉＯ2膜２２ａ，２２ｂを張り合わせて成るＳｉＯ2膜２２を介して、接合し、さらに、Ｓｉ（１１１）基板２４を除去して、Ｓｉ（１００）基板２５上に、ＳｉＯ2膜２２およびＳｉＮ膜２３から構成されるゲート絶縁膜を備えることで、ホットキャリア耐性を向上させ、リーク電流を抑制させることが可能となり、信頼性が向上したＭＯＳＦＥＴを形成することができた。
【００３６】
以上によって、緻密性および平坦性が高く、均質なＳｉＮ膜をＳｉＯ2膜上に形成することができ、ＳｉＯ2膜およびＳｉＮ膜をゲート絶縁膜とすることで、不純物の侵入を防いで、電荷捕獲中心、界面準位が防止され、また、誘電率も向上させることができ、ホットキャリア耐性を向上させ、リーク電流を抑制させることが可能となり、信頼性を向上させることができる。
【００３７】
（付記１）  窒素を含むゲート絶縁膜を備える半導体装置の製造方法において、
第１のシリコン（１１１）基板上に第１のシリコン酸化膜および第１のシリコン窒化膜を順に備える第１の絶縁部と、第２のシリコン（１１１）基板上に第２のシリコン窒化膜を備える第２の絶縁部とを、前記第１のシリコン窒化膜および前記第２のシリコン窒化膜を張り合わせて成る第３のシリコン窒化膜を介して、接合し、第３の絶縁部を形成する工程と、
前記第３の絶縁部の前記第１のシリコン（１１１）基板を除去した第４の絶縁部と、シリコン（１００）基板上に第２のシリコン酸化膜を備える第５の絶縁部とを、前記第１のシリコン酸化膜および前記第２のシリコン酸化膜を張り合わせて成る第３のシリコン酸化膜を介して、接合し、さらに、前記第２のシリコン（１１１）基板を除去して、前記シリコン（１００）基板上に前記ゲート絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【００３８】
（付記２）  前記第１のシリコン窒化膜および前記第２のシリコン窒化膜は膜厚がそれぞれ１原子層であることを特徴とする付記１記載の半導体装置の製造方法。
（付記３）  前記第１のシリコン（１１１）基板上に前記第１のシリコン窒化膜を形成し、酸素分子でアニールして、前記第１のシリコン（１１１）基板と前記第１のシリコン窒化膜との界面に前記第１のシリコン酸化膜を形成して、前記第１の絶縁部を形成することを特徴とする付記１または２に記載の半導体装置の製造方法。
【００３９】
（付記４）  前記第１のシリコン（１１１）基板と前記第２のシリコン（１１１）基板との除去をスプレーエッチングによって行うことを特徴とする付記１乃至３のいずれか１項記載の半導体装置の製造方法。
【００４０】
（付記５）  前記ゲート絶縁膜形成後、前記ゲート絶縁膜上にポリシリコンまたは金属薄膜にてゲート電極を形成することを特徴とする付記１乃至４のいずれか１項記載の半導体装置の製造方法。
【００４１】
（付記６）  前記金属薄膜は、ニッケル、白金、タングステンまたはエルビウムであることを特徴とする付記５記載の半導体装置の製造方法。
（付記７）  窒素を含むゲート絶縁膜を備える半導体装置において、
第１のシリコン（１１１）基板上に第１のシリコン酸化膜および膜厚が１原子層の第１のシリコン窒化膜を順に備える第１の絶縁部と、第２のシリコン（１１１）基板上に膜厚が１原子層の第２のシリコン窒化膜を備える第２の絶縁部とを接合した第３の絶縁部の、前記第１のシリコン窒化膜および前記第２のシリコン窒化膜を張り合わせて成る第３のシリコン窒化膜と、
前記第３の絶縁部の前記第１のシリコン（１１１）基板を除去した第４の絶縁部と、シリコン（１００）基板上に第２のシリコン酸化膜を備える第５の絶縁部とを、前記第１のシリコン酸化膜および前記第２のシリコン酸化膜を張り合わせ、前記第２のシリコン（１１１）基板を除去して成る、前記シリコン（１００）基板上の第３のシリコン酸化膜と、
を有することを特徴とする半導体装置。
【図面の簡単な説明】
【００４２】
【図１】本発明の概要を示した、半導体装置の製造工程の要部断面模式図である。
【図２】本発明の実施の形態における半導体装置の製造工程の要部断面模式図（その１）である。
【図３】本発明の実施の形態における半導体装置の製造工程の要部断面模式図（その２）である。
【図４】本発明の実施の形態における半導体装置の製造工程の要部断面模式図（その３）である。
【図５】ＭＯＳＦＥＴの要部断面模式図である。
【符号の説明】
【００４３】
１，４  Ｓｉ（１１１）基板
２，２ａ，２ｂ  ＳｉＯ2膜
３，３ａ，３ｂ  ＳｉＮ膜
５  Ｓｉ（１００）基板
１１，１２，１３，１４  絶縁部
【図１】
0005076674.tif 000002
【図２】
0005076674.tif 000003
【図３】
0005076674.tif 000004
【図４】
0005076674.tif 000005
【図５】
0005076674.tif 000006