(57)【特許請求の範囲】
【請求項１】
画像形成装置であって、
画像読み取り部と、
前記画像読み取り部からの画像データに対して画像処理を行う画像処理部と、を備え、
前記画像処理部は、複数の画像データの信号を入力可能であり、前記画像データの信号の形式を判断して、前記信号の形式に基づいて、前記複数の画像データの信号のうちいずれか一つの画像データの信号を選択するデータ形式選択部を備え、
前記画像形成装置は、
前記データ形式選択部で選択された前記画像データの信号の転送速度を、出力先の処理部に応じた転送速度に変換する速度変換部と、
前記速度変換部により出力された前記転送速度が変換された前記画像データの信号を、所定のクロックと同期させて出力するクロック同期化部と、
前記画像処理部の内部のクロックである内部クロックを逓倍して出力するＰＬＬ回路と、を更に備え、
前記クロック同期化部は、前記転送速度が変換された前記画像データの信号を、前記ＰＬＬ回路によって逓倍された内部クロックと同期させて出力し、
前記ＰＬＬ回路は、前記内部クロックを１〜２倍の逓倍で出力し、
前記ＰＬＬ回路は、前記内部クロックの逓倍数を切替え可能な前記ＡＳＩＣの設定端子を含むことを特徴とする画像形成装置。
【請求項２】
前記速度変換部は、前記転送速度を切り替え可能な前記ＡＳＩＣの設定端子を含むことを特徴とする請求項１に記載の画像形成装置。
【請求項３】
画像形成装置で実行される画像形成方法であって、
前記画像形成装置は、画像読み取り部と、前記画像読み取り部からの画像データに対して画像処理を行う画像処理部とを備え、
前記画像処理部のデータ形式選択部が、複数の画像データの信号を入力可能であり、前記画像データの信号の形式を判断して、前記信号の形式に基づいて、前記複数の画像データの信号のうちいずれか一つの画像データの信号を選択するデータ形式選択工程と、
速度変換部が、前記データ形式選択工程で選択された前記画像データの信号の転送速度を、出力先の処理部に応じた転送速度に変換する速度変換工程と、
クロック同期化部が、前記速度変換工程により出力された前記転送速度が変換された前記画像データの信号を、所定のクロックと同期させて出力するクロック同期化工程と、
ＰＬＬ回路が、前記画像処理部の内部のクロックである内部クロックを逓倍して出力する出力工程と、を含み、
前記クロック同期化工程は、前記転送速度が変換された前記画像データの信号を、前記ＰＬＬ回路によって逓倍された内部クロックと同期させて出力し、
前記出力工程は、前記内部クロックを１〜２倍の逓倍で出力し、前記内部クロックの逓倍数を切替え可能でありことを特徴とする画像形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読み取り部を備えた画像形成装置および画像形成装置で実行される画像形成方法に関する。
【背景技術】
【０００２】
画像形成装置において、特許文献１には、入力画像データの局所的な性質を検出して選択データを出力とともに、その選択データにより入力画像データを２つの画像データに分離し、分離された２つの画像データと選択データに対してそれぞれ最適な変換処理を施すことにより、絵柄写真画像や文字・線画画像などが混在する種々の画像であっても画質の劣化を抑え、データ量を削減できる技術が開示されている。
【０００３】
また、特許文献２には、画像処理装置において、圧縮形式の不明な圧縮された画像データの圧縮形式を検出し、同じ圧縮形態の場合には伸張せずに圧縮されたままの画像データをデータ処理部に入力させることにより、データ処理速度の低下を防止する技術が開示されている。
【０００４】
【特許文献１】特開２００５−３４８４３５号公報
【特許文献２】特開２００４−２１４９４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１の技術では、送信されてくる画像データの局所的な性質を検出して、処理方法を変えており、画像データごとに異なる画像処理部が必要となり、装置構成が過大になるという問題がある。
【０００６】
また、特許文献２の技術では、一つの画像読取り部から送信されてくるのは圧縮形式の異なる画像データであるため、画像データ信号そのものが異なるものである場合には、たはり画像データごとに異なる画像処理部が必要となり、装置構成が過大になるという問題がある。
【０００７】
本発明は、上記に鑑みてなされたものであって、異なる画像読取り部からの異なる形式の画像データが送信されても一つの画像処理部で処理を実現可能とすることにより、装置構成を簡易にすることができる画像形成装置および画像形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明にかかる画像形成装置は、画像形成装置であって、画像読み取り部と、前記画像読み取り部からの画像データに対して画像処理を行う画像処理部と、を備え、前記画像処理部は、複数の画像データの信号を入力可能であり、前記画像データの信号の形式を判断して、前記信号の形式に基づいて、前記複数の画像データの信号のうちいずれか一つの画像データの信号を選択するデータ形式選択部を備え、前記画像形成装置は、前記データ形式選択部で選択された前記画像データの信号の転送速度を、出力先の処理部に応じた転送速度に変換する速度変換部と、前記速度変換部により出力された前記転送速度が変換された前記画像データの信号を、所定のクロックと同期させて出力するクロック同期化部と、前記画像処理部の内部のクロックである内部クロックを逓倍して出力するＰＬＬ回路と、を更に備え、前記クロック同期化部は、前記転送速度が変換された前記画像データの信号を、前記ＰＬＬ回路によって逓倍された内部クロックと同期させて出力し、前記ＰＬＬ回路は、前記内部クロックを１〜２倍の逓倍で出力し、前記ＰＬＬ回路は、前記内部クロックの逓倍数を切替え可能な前記ＡＳＩＣの設定端子を含むことを特徴とする。
【０００９】
また、本発明は、上記画像形成装置で実行される画像形成方法である。
【発明の効果】
【００１０】
本発明によれば、画像処理部は、複数の画像データの信号を入力可能であり、前記画像データの信号の形式を判断して、前記信号の形式に基づいて、前記複数の画像データの信号のうちいずれか一つの画像データの信号を選択するデータ形式選択部を備えたことで、異なる画像読取り部からの異なる形式の画像データが送信されても一つの画像処理部で処理が実現可能となり、装置構成を簡易にすることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１１】
以下に添付図面を参照して、この発明にかかる画像形成装置および画像形成方法の最良な実施の形態を詳細に説明する。以下に示す実施の形態では、本発明の画像形成装置を、コピー、スキャナ、プリント、ファクシミリ等の各機能を一つの筐体に含めた複合機に適用した例をあげて説明する。なお、本発明にかかる画像形成装置は、複合機に限定されるものではなく、スキャナ装置、複写機、ファクシミリ装置等、画像読み取り部を備えた装置であればいずれの装置にも適用することができる。
【００１２】
（実施の形態１）
図１は、実施の形態１にかかる複合機の概要を示すための模式図である。本実施の形態の複合機１００には、印刷部等のエンジンを制御するエンジン制御基板１１０が搭載されており、このエンジン制御基板１１０の中に画像処理を実行する画像処理ＡＳＩＣ２００が設けられている。
【００１３】
また、本実施の形態の複合機１００には、画像読み取り部が設けられているが、画像読み取り部として、入力した画像データをＴＴＬレベル信号で出力する画像読み取り部（Ａ）と、入力した画像データをＬＶＤＳ信号で出力する画像読み取り部（Ｂ）のいずれかが接続される場合がある。
【００１４】
しかし、本実施の形態では、画像処理ＡＳＩＣ２００で、この二つの画像データ信号を切り替えて入力可能となっており、これにより、異なる形式の画像データ信号を出力する画像読み取り部でも単一の画像処理ＡＳＩＣ２００により画像処理を実現することが可能となっている。以下、画像処理ＡＳＩＣ２００の詳細について説明する。
【００１５】
図２は、実施の形態１の画像処理ＡＳＩＣ２００の機能的構成を示すブロック図である。図２に示すように、実施の形態１の画像処理ＡＳＩＣ２００は、ＬＶＤＳレシーバ２０１と、データ形式選択部２０２と、速度変換部２０３と、クロック同期化部２０４と、選択回路（ＳＥＬ）２０５と、ＰＬＬ（Ｐｈａｓｅ−ｌｏｃｋｅｄ  ｌｏｏｐ）回路２０６とを主に備えている。
【００１６】
図２に示すように、画像処理ＡＳＩＣ２００は、入力画像データとしてＬＤＶＳ信号とＴＬＬレベル信号の二種類の形式の信号が入力可能となっている。
【００１７】
ＬＶＤＳレシーバ２０１は、画像読み取り部（Ｂ）から送信されたＬＶＤＳ信号を受信してシングルエンド信号に変換してデータ形式選択部２０２に出力するものである。
【００１８】
データ形式選択部２０２は、ＬＶＤＳレシーバ２０１から出力された入力画像データのシングルエンド信号を入力し、あるいは、画像読み取り部（Ａ）から送信された入力画像データのＴＴＬレベル信号を入力して、いずれか一方の信号を選択して速度変換部２０３に出力するものである。
【００１９】
速度変換部２０３は、データ形式選択部２０２で選択されて出力された信号を入力して、画像処理ＡＳＩＣ２００の次段に接続された処理部に応じた転送速度の画像データの信号にに変換するものであり、具体的にはＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ  Ｆｉｒｓｔ−Ｏｕｔ）キューである。速度変換部２０３が出力する画像データの信号は、ＳＥＬ２０５で選択されて入力されるクロックのタイミングで出力される。
【００２０】
ＰＬＬ回路２０６は、画像処理ＡＳＩＣ２００の内部で生成されたクロックである内部クロックを逓倍にしたクロックを選択回路ＳＥＬ２５０に出力する位相同期回路である。本実施の形態では、
選択回路（ＳＥＬ）２０５は、内部クロックと、ＰＬＬ回路２０６から出力された逓倍されたクロックと画像処理ＡＳＩＣ２００の外部から入力されたクロック（ＣＬＫＩＮ）のうちいずれかのクロックを、次段の処理部から当該処理部に応じた転送速度に対応して入力されるＳＰＥＥＤ信号に基づいて、いずれかを選択する回路である。ＳＥＬ２０５で選択されたクロックは、速度変換部２０４とクロック同期化部２０４に出力される。
【００２１】
クロック同期化部２０４は、速度変換部２０３によりＳＥＬ２０５で選択されたクロックのタイミングで出力される画像データの信号を入力し、ＳＥＬ２０５で選択されたクロックのタイミングで次段の処理部に出力することにより、画像データの信号をクロックと同期させて出力する回路である。
【００２２】
次に以上のように構成された本実施の形態にかかる複合機による画像データの入力処理について説明する。画像読み取り部からＬＶＤＳ信号あるいはＴＴＬレベル信号が出力されてくるので、画像処理ＡＳＩＣ２００ではこれを入力する。
【００２３】
入力した画像データの信号が画像読み取り部（Ａ）からのＴＴＬレベル信号であれば、かかるＴＴＬレベル信号がデータ形式選択部２０２で選択されて速度変換部２０３に出力される。
【００２４】
一方、  入力した画像データの信号が画像読み取り部（Ｂ）からのＬＶＤＳ信号であれば、かかるＬＶＤＳ信号はＬＤＶＳレシーバ２０１で受信され、シングルエンド信号に変換されてデータ形式選択部２０２に入力される。そして、データ形式選択部２０２でかかるＬＤＶＳ信号から変換されたシングルエンド信号が選択されて速度変換部２０３に出力される。
【００２５】
速度変換部２０３では、データ形式選択部２０２で選択された信号を入力して転送速度を変換する。そして、速度変換部２０３は、ＳＥＬ２０５で選択されたクロックのタイミングでクロック同期化部２０４に出力される。クロック同期化部２０４では、速度変換部２０３からＳＥＬ２０５で選択されたクロックのタイミングで出力された画像データの信号を入力し、ＳＥＬ２０５で選択されたクロックのタイミングで次段の処理部に出力する。ここで、ＳＥＬ２０５は、次段の処理部から入力されたＳＰＥＥＤ信号に応じて、内部クロック、内部クロックＰＬＬ回路で逓倍したクロック、外部から入力された外部クロックＣＬＫＩＮのうち、いずれかのクロックを選択して、速度変換部２０３とクロック同期化部２０４に出力する。速度変換部２０３とクロック同期化部２０４のそれぞれは、この選択されたクロックで画像データの信号を出力することによって、画像データの信号の転送速度が次段の処理部に応じた転送速度に変換されてクロックと同期してクロック同期化部２０４から次段の処理部に入力されることになる。
【００２６】
このように実施の形態１にかかる複合機１００では、画像処理ＡＳＩＣ２００部は、ＬＶＤＳ信号とＴＴＬレベル信号という二つの画像データの信号を入力可能であり、画像データの信号の形式を判断して、前記信号の形式に基づいて、前記複数の画像データの信号のうちいずれか一つの画像データの信号を選択するので、異なる画像読取り部からの異なる形式の画像データが送信されても一つの画像処理ＡＳＩＣ２００で処理が実現可能となり、装置構成を簡易にすることができる。
【００２７】
また、本実施の形態では、ＬＶＤＳ信号、あるいはＴＴＬレベル信号を画像処理ＡＳＩＣで受信して選択するので、この後のデータ処理の多くを共通化することができる。
【００２８】
また、本実施の形態では、速度変換部２０３により画像データの信号を次段の処理部で入力可能な転送速度で出力するので、次段の処理部の要求する仕様を満たすことができる。
【００２９】
さらに、本実施の形態では、クロック同期化部２０２０４によって画像データの信号を次段の処理部に応じた転送速度で、クロックに同期させて出力することができるので、次段の処理部の要求する仕様を満たすことができる。
【００３０】
ここで、本実施の形態では、データ形式選択部２０２によって入力される画像データの信号を選択していたが、画像処理ＡＳＩＣ２００の設定端子により、入力される画像データの信号を選択するように構成してもよい。図３は、画像データの信号を選択する画像処理ＡＳＩＣ２００の設定端子の一例を示す模式図である。この設定端子は、入力される画像データの信号の形式により、二つの抵抗のいずれか一方を予め設けるように構成すればよい。このように画像処理ＡＳＩＣ２００の設定端子により予め選択される画像データの信号を定めておくことにより、ＬＶＤＳ信号とＴＴＬレベル信号のいずれの信号も受信することが可能となり、装置構成をより簡易なものとすることができる。
【００３１】
また、本実施の形態では、速度変換部２０３により画像データの信号の転送速度を次段の転送速度に応じて変換していたが、画像処理ＡＳＩＣ２００の設定端子により、入力される画像データの信号の転送速度を切り替えるように構成してもよい。図４は、画像データの信号の転送速度を切り替える画像処理ＡＳＩＣ２００の設定端子の一例を示す模式図である。この設定端子は、転送速度に応じて四つの抵抗のいずれか一つを予め設けるように構成すればよい。このように画像処理ＡＳＩＣ２００の設定端子により予め転送速度を定めておくことにより、画像データの信号の転送速度を次段の処理部に応じて切り替えることができるため、装置構成をより簡易にすることができる。
【００３２】
（実施の形態２）
実施の形態２の複合機は、画像処理ＡＳＩＣのＰＬＬ回路で、内部クロックを異なる逓倍数のクロックに変換するものである。
【００３３】
図５は、実施の形態２の画像処理ＡＳＩＣの機能的構成を示すブロック図である。図５に示すように、実施の形態２の画像処理ＡＳＩＣ５００は、ＬＶＤＳレシーバ２０１と、データ形式選択部２０２と、速度変換部２０３と、クロック同期化部２０４と、選択回路（ＳＥＬ）２０５と、ＰＬＬ回路５０６とを主に備えている。
【００３４】
ここで、ＬＶＤＳレシーバ２０１、データ形式選択部２０２、速度変換部２０３、クロック同期化部２０４、選択回路（ＳＥＬ）２０５の機能および構成は実施の形態１と同様である。
【００３５】
本実施の形態のＰＬＬ回路５０６は、内部クロックを１．０倍（スルー）、１．５倍、２．０倍のいずれかの逓倍数に変換する回路である。ＰＬＬ回路５０６で逓倍に変換された内部クロックは、実施の形態１と同様に、ＳＥＬ２０５に出力され、ＳＰＥＥＤ信号に応じてＳＥＬ２０５で選択されて、速度変換部２０３とクロック同期化部２０４に出力されることになる。本実施の形態における画像データの入力処理については実施の形態１と同様に行われる。
【００３６】
このように実施の形態２の複合機では、画像処理ＡＳＩＣのＰＬＬ回路５０６で、内部クロックを異なる逓倍数のクロックに変換しているので、画像データの信号が次段の処理部に応じた転送速度でクロックに同期して出力され、次段の処理部が要求する仕様に柔軟に対応することができる。
【００３７】
ここで、実施の形態２では、ＰＬＬ回路５０６で内部クロックをいずれかの逓倍数のクロックに変更していたが、画像処理ＡＳＩＣ５００の設定端子により、内部クロックの逓倍数を切り替えるように構成してもよい。図６は、内部クロックに対する逓倍数を切り替える画像処理ＡＳＩＣ５００の設定端子の一例を示す模式図である。この設定端子は、逓倍数に応じて四つの抵抗のいずれか一つを予め設けるように構成すればよい。このように画像処理ＡＳＩＣ５００の設定端子により予め内部クロックに対する逓倍数を定めて切り替えることにより、画像データの信号を次段の処理部に応じた転送速度で所望のクロックに同期させて出力できるため、装置構成をより簡易にすることができる。
【００３８】
以上説明した実施の形態１および２では、複数の画像データの信号として、ＬＶＤＳ信号とＴＴＬレベル信号の２つを例にあげて説明したが、これらの形式の信号に限定されるものではなく、また３以上の信号の一つを選択する構成としてもよい。
【００３９】
なお、本発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施の形態にわたる構成要素を適宜組み合わせても良い。
【図面の簡単な説明】
【００４０】
【図１】実施の形態１にかかる複合機の概要を示すための模式図である。
【図２】実施の形態１の画像処理ＡＳＩＣの機能的構成を示すブロック図である。
【図３】画像データの信号を選択する画像処理ＡＳＩＣの設定端子の一例を示す模式図である。
【図４】画像データの信号の転送速度を切り替える画像処理ＡＳＩＣの設定端子の一例を示す模式図である。
【図５】実施の形態２の画像処理ＡＳＩＣの機能的構成を示すブロック図である。
【図６】内部クロックに対する逓倍数を切り替える画像処理ＡＳＩＣの設定端子の一例を示す模式図である。
【符号の説明】
【００４１】
１００  複合機
１１０  エンジン制御基板
２００，５００  ＡＳＩＣ
２０１  ＬＤＶＳレシーバ
２０２  データ形式選択部
２０３  速度変換部
２０４  クロック同期化部
２０５  選択回路（ＳＥＬ）
２０６，５０６  ＰＬＬ回路
【図１】
0004928434.tif 000002
【図２】
0004928434.tif 000003
【図３】
0004928434.tif 000004
【図４】
0004928434.tif 000005
【図５】
0004928434.tif 000006
【図６】
0004928434.tif 000007