(57)【特許請求の範囲】
【請求項１】
バイアス電流に応じてコンダクタンスが変化する増幅器と、
第１制御信号に応じて前記増幅器のバイアス電流を変化させる電流可変回路と、
前記増幅器の出力端子に接続されて第２制御信号に応じて容量値が変化するコンデンサ部と、
外部信号を前記第１制御信号と前記第２制御信号に変換するデコーダと、
を有し、
前記外部信号の値に応じて前記増幅器のバイアス電流と前記コンデンサ部の容量値を変化させることでカットオフ周波数を可変し得るアクティブフィルタ回路であって、
前記デコーダは、前記外部信号の値に対して前記カットオフ周波数が直線的に変化するように、前記外部信号の値が所定値を超えると前記増幅器のバイアス電流と前記コンデンサ部の容量値を各々現在の値よりも小さい値に切り替えるように、前記外部信号を前記第１制御信号及び前記第２制御信号に変換することを特徴とするアクティブフィルタ回路。
【請求項２】
ディスクとの間で情報信号の読み書きを行う回路部に、請求項１に記載のアクティブフィルタ回路を適用したことを特徴とするディスク装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、増幅器と、該増幅器の出力に一端が接続されたコンデンサと、を有し、前記増幅器のバイアス電流を変化させることでカットオフ周波数を可変し得るアクティブフィルタ回路に関するものである。
【０００２】
【従来の技術】
図６は従来のアクティブフィルタ回路を示す回路図であり、ここではローパスフィルタを構成した場合を例に挙げて説明を行う。本図に示す従来のアクティブフィルタ回路１’は、オペアンプ１０’（コンダクタンスＧm）を有しており、入力信号が与えられるアクティブフィルタ回路１’の入力端子Ｔinは、オペアンプ１０’の正相入力端子（＋）に接続されている。
【０００３】
一方、オペアンプ１０’の出力端子は、バッファ１１’の入力端子に接続されるとともに、コンデンサＣ０（静電容量Ｃx）を介して基準電位に接続されている。また、バッファ１１’の出力端子は、アクティブフィルタ回路１’の出力端子Ｔoutに接続されるとともに、オペアンプ１０’の逆相入力端子（−）に負帰還接続されている。
【０００４】
次に、オペアンプ１０’の内部構成について図７を用いて説明する。図７はオペアンプ１０’の一構成例を示す回路図であり、ここでは最も一般的な回路構成から成るオペアンプ１０’を例示して説明を行う。本図に示すオペアンプ１０’は、差動対を構成するｎｐｎ型トランジスタＱ１、Ｑ２と、能動負荷を構成するｐｎｐ型トランジスタＱ３、Ｑ４とを有している。
【０００５】
トランジスタＱ１のベースはオペアンプ１０’の正相入力端子（＋）であり、アクティブフィルタ回路１’の入力端子Ｔinに接続されている。トランジスタＱ１のコレクタはトランジスタＱ３のコレクタ及びベースに接続されている。トランジスタＱ１のエミッタはトランジスタＱ２のエミッタに接続されるとともに、所定のバイアス電流Ｉcを得るための定電流源Ｉ１を介して基準電位に接続されている。なお、定電流源Ｉ１を流れるバイアス電流Ｉcの大きさは、後術する電流可変回路１２’（以下、ＩＤＡＣ１２’と呼ぶ）によって制御される。
【０００６】
トランジスタＱ２、Ｑ４の各コレクタは互いに接続されており、その接続ノードはオペアンプ１０’の出力端子となっている。トランジスタＱ２のベースはオペアンプ１０’の逆相入力端子（−）であり、バッファ１１’の出力端子に接続されている。トランジスタＱ３、Ｑ４の各ベースは互いに接続されている。トランジスタＱ３、Ｑ４の各エミッタには電源電圧Ｖccが印加されている。
【０００７】
上記構成から成るアクティブフィルタ回路１’における入出力特性は周波数に応じて変化する。図８はアクティブフィルタ回路１’の周波数特性を示すボード線図である。本図の横軸は周波数を示す対数軸であり、縦軸は入力信号に対する出力信号の振幅特性（ゲイン特性）を示している。
【０００８】
本図に示すように、アクティブフィルタ回路１’は、カットオフ周波数Ｆc、減衰傾度２０ｄＢ／ｄｅｃ（６ｄＢ／ｏｃｔ）の振幅特性を有しており、カットオフ周波数Ｆc以下の低周波信号のみを通過させる１次ローパスフィルタとして動作する。すなわち、カットオフ周波数Ｆcより低周波側では、振幅特性が０ｄＢであるため入力信号はそのまま通過するが、カットオフ周波数Ｆcより高周波側では、振幅特性がマイナスとなるため出力信号の振幅は入力信号の振幅に対して小さくなる。
【０００９】
ここで、上記構成から成るアクティブフィルタ回路１’を用いるアプリケーションによっては、カットオフ周波数Ｆcを任意に可変し得ることが要求される場合がある。一例としては、メディア（磁気ディスク）の記録エリアをその円周方向に沿って複数のゾーンに分割し、各ゾーン毎に異なるカットオフ周波数Ｆcを設定しているハードディスクドライブ装置がある。このような装置に適用されるアクティブフィルタ回路１’は、どのゾーンに対して読み書きが行われているかに応じて、適宜カットオフ周波数Ｆcを可変し得る構成でなければならない。
【００１０】
また、ハードディスクドライブ装置の中には、通常の読み書き速度と比較して２倍速、３倍速、ｎ倍速といった高速度で情報の読み書きが可能な装置も存在する。このような装置に適用されるアクティブフィルタ回路１’は、各々の読み書き速度に応じて、適宜カットオフ周波数Ｆcを２倍、３倍、ｎ倍と可変し得る構成でなければならない。
【００１１】
このようにカットオフ周波数Ｆcの可変が要求されるアプリケーションは、ハードディスクドライブ装置だけではなく、例えば、フレキシブルディスクドライブ装置やＺＩＰドライブ装置といった磁気メディア装置、ＣＤプレーヤやＣＤ−ＲＯＭドライブ装置といった光メディア装置、もしくはＭＤプレーヤやＤＶＤプレーヤといった光磁気メディア装置についても、同様にカットオフ周波数Ｆcの可変が要求されている。
【００１２】
ここで、上記したアクティブフィルタ回路１’のカットオフ周波数Ｆcは、一般的に、次の（１）式によって求めることができる。
【数１】
0004854887.tif 000002
【００１３】
上式から分かるように、アクティブフィルタ回路１’のカットオフ周波数Ｆcは、コンデンサＣ０の静電容量Ｃx及びオペアンプ１０’のコンダクタンスＧmのいずれか一方もしくは両方を変化させることで可変し得る。しかし、従来のアクティブフィルタ回路１’では、カットオフ周波数Ｆcの可変範囲はそれほど広くなく、また、コンデンサＣ０の静電容量Ｃxを有効に使用するために、カットオフ周波数Ｆcを可変させる際、静電容量Ｃxを固定しておいて、オペアンプ１０’のコンダクタンスＧmのみを変化させていた。
【００１４】
そのため、オペアンプ１０’は、自身に流れるバイアス電流Ｉcの大きさによって、そのコンダクタンスＧmが変化するトランスコンダクタンスアンプとされていた。なお、カットオフ周波数Ｆcが目標値となるように、オペアンプ１０’のバイアス電流Ｉcを変化させる手段としては、前述のＩＤＡＣ１２’が設けられていた。
【００１５】
ＩＤＡＣ１２’には基準抵抗Ｒが接続されており、該基準抵抗Ｒには所定の基準電流Ｉref（例えば、Ｉref＝１０μＡ）が流れている。また、ＩＤＡＣ１２’には外部（ＣＰＵもしくはコントローラ等）からＦcレジスタ値ｎが入力されている。Ｆcレジスタ値ｎはｘビットの設定値を有しており、ｎ＝１〜２xの範囲で変動する整数値である。以下では、ｘ＝５ビット（ｎ＝１〜３２（２5））とした場合を例に挙げて説明を行う。
【００１６】
図９はアクティブフィルタ回路１’におけるＦcレジスタ値ｎとバイアス電流Ｉcとの関係を示すグラフである。本図の横軸はＦcレジスタ値ｎを示しており、縦軸はバイアス電流Ｉcの大きさを示している。ここで、オペアンプ１０’に流れるバイアス電流Ｉcの大きさは、基準電流ＩrefとＦcレジスタ値ｎとを掛け合わせた値となっており、本図に示すように、Ｆcレジスタ値ｎとバイアス電流Ｉcとの間には、ほぼ直線関係が成立している。
【００１７】
図１０はアクティブフィルタ回路１’におけるＦcレジスタ値ｎとカットオフ周波数Ｆcとの関係を示すグラフである。本図の横軸はＦcレジスタ値ｎを示しており、縦軸はカットオフ周波数Ｆcを示している。ここで、本図中に示したＦcレジスタ値ｎとカットオフ周波数Ｆcとの関係は、オペアンプ１０’に流れるバイアス電流Ｉcとオペアンプ１０’のコンダクタンスＧmとの間に直線関係が成立していると仮定した場合の関係であり、この仮定の下では、本図に示す通り、Ｆcレジスタ値ｎとカットオフ周波数Ｆcとの間にも、ほぼ直線関係が成立する。
【００１８】
【発明が解決しようとする課題】
しかしながら、実際のアクティブフィルタ回路１’では、オペアンプ１０’に流れるバイアス電流Ｉcを直線的に増加させたとしても、オペアンプ１０’のコンダクタンスＧmが直線的に増加するとは限らない。これはオペアンプ１０’を構成している各トランジスタＱ１〜Ｑ４の諸特性（例えば、電流増幅率ｈFE）がバイアス電流Ｉcの大きさに対して直線性を有しないためである。
【００１９】
図１１はオペアンプ１０’に流れるバイアス電流Ｉcとオペアンプ１０’を構成するトランジスタＱ１〜Ｑ４の電流増幅率ｈFEとの関係を示すグラフである。本図の横軸はバイアス電流Ｉcの大きさを示しており、縦軸は電流増幅率ｈFEを示している。本図に示すように、バイアス電流Ｉcが大きくなるにつれて電流増幅率ｈFEも大きくなるが、バイアス電流Ｉcが所定値以上になるとトランジスタＱ１〜Ｑ４の非直線領域を用いることになるため、電流増幅率ｈFEは低下する。
【００２０】
このように、従来のアクティブフィルタ回路１’では、カットオフ周波数Ｆcを高周波側にシフトさせるためにバイアス電流Ｉcを上げていくと、バイアス電流Ｉcが所定値以上の範囲において、各トランジスタＱ１〜Ｑ４の非直線領域を使用することになる。各トランジスタＱ１〜Ｑ４の非直線領域を使用すると、オペアンプ１０’のリニアリティが低下してアクティブフィルタ回路１’の周波数特性が劣化してしまうため、入力信号から目的の周波数成分を正しく抽出することができなくなる。
【００２１】
一方、カットオフ周波数Ｆcを低周波側にシフトさせるためにバイアス電流Ｉcを下げていくと、バイアス電流Ｉcが所定値以下の範囲において、ノイズ的に不利な領域を使用することになるため、アクティブフィルタ回路１’のＳ／Ｎ特性が劣化してしまう。
【００２２】
また、図９ではＦcレジスタ値ｎの全範囲についてバイアス電流Ｉcが直線的に増加する様子を示したが、実際には、オペアンプ１０’の大きさを実用的なサイズにするので、バイアス電流Ｉcの大きさにも上限がある。従って、Ｆcレジスタ値ｎをあまり大きく設定すると、Ｆcレジスタ値ｎとバイアス電流Ｉc間における直線性が失われ、バイアス電流Ｉcは頭打ちの状態になる。図１２はアクティブフィルタ回路１’においてＦcレジスタ値ｎを過大設定した場合のＦcレジスタ値ｎとバイアス電流Ｉcとの関係を示すグラフである。本図の横軸はＦcレジスタ値ｎを示しており、縦軸はバイアス電流Ｉcの大きさを示している。
【００２３】
本図に示すように、Ｆcレジスタ値ｎを過大に設定した領域におけるバイアス電流Ｉcの挙動は、同一工程で製造されたアクティブフィルタ回路１’であっても互いに異なっている。この挙動の相違はアクティブフィルタ回路１’の製造工程で発生する種々のばらつきに起因する。
【００２４】
このようにＦcレジスタ値ｎに対するバイアス電流Ｉcの大きさがばらつくと、Ｆcレジスタ値ｎに対するカットオフ周波数Ｆcも当然ばらつくことになる。よって、アクティブフィルタ回路１’のカットオフ周波数Ｆcを正確に可変するためには、バイアス電流ＩcがばらついてしまうようなＦcレジスタ値ｎの過大範囲を使用しない構成とすることが望ましい。
【００２５】
上記理由から、アクティブフィルタ回路１’に設けたオペアンプ１０’は、所定範囲内（実用域）のバイアス電流Ｉcで動作させることが理想的であるため、カットオフ周波数Ｆcの可変範囲は必然的に制限されたものとなる。よって、従来のアクティブフィルタ回路１’では、カットオフ周波数Ｆcをより広範囲に可変させたいというユーザの要望に応えることができなかった。
【００２６】
また、従来のメディア記録再生装置において、メディアに対する読み書き位置に応じて、段階的にカットオフ周波数Ｆcを少量可変するだけならば、オペアンプ１０’のコンダクタンスＧmのみを変化させることで足りたが、高速度の読み書きに対応して、カットオフ周波数Ｆcを大きく可変させるためには、コンダクタンスＧmを変化させることだけでは難しかった。
【００２７】
本発明は上記の問題点に鑑み、アクティブフィルタ回路の入出力特性を劣化することなく、カットオフ周波数を広範囲に可変することができるアクティブフィルタ回路及びこれを用いたディスク装置を提供することを目的とする。
【００２８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るアクティブフィルタ回路は、増幅器と、該増幅器の出力に一端が接続されたコンデンサと、を有し、前記増幅器のバイアス電流を変化させることでカットオフ周波数を可変し得るアクティブフィルタ回路において、前記コンデンサの静電容量を変化させることでもカットオフ周波数を可変し得る構成としている。
【００２９】
また、ディスクとの間で情報信号の読み書きを行う回路部に、本発明に係るアクティブフィルタ回路を適用したディスク装置を構成するとよい。
【００３０】
【発明の実施の形態】
図１は本発明に係るアクティブフィルタ回路の一実施形態を示す回路図でありここではローパスフィルタを構成した場合を例に挙げて説明を行う。本図に示したアクティブフィルタ回路１は、オペアンプ１０（コンダクタンスＧm）を有しており、入力信号が与えられるアクティブフィルタ回路１の入力端子Ｔinは、オペアンプ１０の正相入力端子（＋）に接続されている。
【００３１】
一方、オペアンプ１０の出力端子は、バッファ１１の入力端子に接続されるとともに、コンデンサ部１３を介して基準電位に接続されている。本実施形態におけるコンデンサ部１３は、複数のコンデンサＣ１、Ｃ２と、複数のアナログスイッチｓｗ１〜ｓｗ３から構成されており、アナログスイッチｓｗ１〜ｓｗ３（以下、スイッチｓｗ１〜ｓｗ３と呼ぶ）のオン／オフにより、各コンデンサの接続状態を切り替えることで静電容量を可変することができる。なお、コンデンサ部１３の回路構成については後述する。
【００３２】
バッファ１１の出力端子は、アクティブフィルタ回路１の出力端子Ｔoutに接続されるとともに、オペアンプ１０の逆相入力端子（−）に負帰還接続されている。なお、オペアンプ１０の内部構成については、図７に示した従来構成と同様であるため説明は省略する。
【００３３】
続いて、コンデンサ部１３の回路構成について説明する。前述した通り、コンデンサ部１３は、コンデンサＣ１、Ｃ２（ともに静電容量Ｃx／２）とスイッチｓｗ１〜ｓｗ３によって構成されている。
【００３４】
コンデンサＣ１及びスイッチｓｗ３の一端は、共にオペアンプ１０の出力端子に接続されている。コンデンサＣ１の他端は、スイッチｓｗ１、ｓｗ２の一端に接続されている。スイッチｓｗ２の他端は、スイッチｓｗ３の他端に接続されるとともに、コンデンサＣ２の一端にも接続されている。スイッチｓｗ１及びコンデンサＣ２の他端は、共に基準電位に接続されている。このような回路構成とすれば、スイッチｓｗ１〜ｓｗ３のオン／オフを切り替えることで、コンデンサ部１３の静電容量をＣx、Ｃx／２、Ｃx／４の３通りに可変することができる。
【００３５】
上記構成から成るアクティブフィルタ回路１は、図６に示した従来のアクティブフィルタ１’と同様の入出力特性（図８参照）を示すものであり、カットオフ周波数Ｆc、減衰傾度２０ｄＢ／ｄｅｃ（６ｄＢ／ｏｃｔ）の振幅特性を有する１次ローパスフィルタとして動作する。
【００３６】
前にも述べた通り、アクティブフィルタ回路１のカットオフ周波数Ｆcは、コンデンサ部１３の静電容量及びオペアンプ１０のコンダクタンスＧmのいずれか一方もしくは両方を変化させることによって可変し得る。ここで、本実施形態におけるアクティブフィルタ回路１では、カットオフ周波数Ｆcを可変させるために、オペアンプ１０のバイアス電流Ｉcを変えてコンダクタンスＧmを変化させるだけでなく、コンデンサＣ１、Ｃ２の接続状態を切り替えることでコンデンサ部１３の静電容量を変化させる構成としている。
【００３７】
上記構成を実現するために、オペアンプ１０は自身に流れるバイアス電流Ｉcの大きさによって、コンダクタンスＧmが変化するトランスコンダクタンスアンプとされている。なお、カットオフ周波数Ｆcが目標値となるようにオペアンプ１０のバイアス電流Ｉcを変化させる手段としては、電流可変回路１２（以下、ＩＤＡＣ１２と呼ぶ）が設けられている。また、ＩＤＡＣ１２を制御するとともに、コンデンサ部１３の静電容量を切り替える手段としては、デコーダ１４が設けられている。
【００３８】
前述のＩＤＡＣ１２には基準抵抗Ｒが接続されており、該基準抵抗Ｒには所定の基準電流Ｉref（例えば、Ｉref＝１０μＡ）が流れている。一方、カットオフ周波数Ｆcを可変するために外部（ＣＰＵもしくはコントローラ等）から入力されるＦcレジスタ値ｎは、デコーダ１４によってＦcコントロールデータｍとスイッチング信号ｓに変換される。なお、Ｆcレジスタ値ｎは、ｘビットの設定値を有しており、ｎ＝１〜２xの範囲で変動する整数値である。以下では、ｘ＝５ビット（ｎ＝１〜３２（２5））とした場合を例に挙げて説明を行う。
【００３９】
Ｆcコントロールデータｍは、ＩＤＡＣ１２に対して送出される制御信号であり、オペアンプ１０に流れるバイアス電流Ｉcの大きさは基準電流ＩrefとＦcコントロールデータ値ｍとを掛け合わせた値となる。なお、デコーダ１４はＦcレジスタ値ｎに応じてＦcコントロールデータｍの導出式を変化させる。本実施形態では、ｎ＝１〜８ならばｍ＝ｎとし、ｎ＝９〜１６ならばｍ＝ｎ／２とし、ｎ＝１６〜３２ならばｍ＝ｎ／４としてＦcコントロールデータｍを導出し、その値をＩＤＡＣ１２に送出している。
【００４０】
一方、スイッチング信号ｓは、コンデンサ部１３を構成するスイッチｓｗ１〜ｓｗ３に対して送出される制御信号であり、該スイッチング信号ｓに基づいて、スイッチｓｗ１〜ｓｗ３のオン／オフ状態が切り替えられる。なお、デコーダ１４は、Ｆcレジスタ値ｎに応じてスイッチング信号ｓを変化させる。
【００４１】
本実施形態では、ｎ＝１〜８ならばスイッチｓｗ１、ｓｗ３をオン、スイッチｓｗ２をオフとするスイッチング信号ｓが送出される。これにより、コンデンサＣ１、Ｃ２は並列接続となるため、コンデンサ部１３の静電容量はＣxとなる。
【００４２】
また、ｎ＝９〜１６ならばスイッチｓｗ１をオン、スイッチｓｗ２、ｓｗ３をオフとするスイッチング信号ｓが送出される。これにより、コンデンサＣ１のみが導通するため、コンデンサ部１３の静電容量はＣx／２となり、オペアンプ１０のバイアス電流Ｉcをそれまでの１／２にすることができるようになる。
【００４３】
また、ｎ＝１７〜３２ならばスイッチｓｗ１、ｓｗ３をオフ、スイッチｓｗ２をオンとするスイッチング信号ｓが送出される。これにより、コンデンサＣ１、Ｃ２は直列接続となるため、コンデンサ部１３の静電容量はＣx／４となり、オペアンプ１０のバイアス電流Ｉcをそれまでの１／４にすることができるようになる。図２はＦcレジスタ値ｎに応じたＦcコントロールデータｍ、スイッチング信号ｓ、コンデンサＣ１、Ｃ２の接続状態、及びコンデンサ部１３の静電容量をまとめた一覧表である。
【００４４】
なお、コンデンサ部１３を構成する各コンデンサＣ１、Ｃ２の静電容量を共にＣx／２とした理由は、デコード回路１４を最もシンプルに構成できるからである。もちろん、Ｆcレジスタ値ｎに対してさらに細かくコンデンサ部１３の静電容量を切り替える必要があれば、コンデンサ部１３を構成するコンデンサ数を増やすとともに、その静電容量を適宜設定してやればよいことは言うまでもない。
【００４５】
図３はアクティブフィルタ回路１におけるＦcレジスタ値ｎとバイアス電流Ｉcとの関係を示すグラフである。本図の横軸はＦcレジスタ値ｎを示しており、縦軸はバイアス電流Ｉcの大きさを示している。前述した通り、Ｆcレジスタ値ｎが所定値（ｎ＝８、１６）を超えるたびにＦcコントロールデータｍは２分の１、４分の１となるので、オペアンプ１０に流れるバイアス電流Ｉcは所定値以上に上昇せずにノコギリ型の波形となる。
【００４６】
次に、図４はアクティブフィルタ回路１におけるＦcレジスタ値ｎとカットオフ周波数Ｆcとの関係を示すグラフである。本図の横軸はＦcレジスタ値ｎを示しており、縦軸はカットオフ周波数Ｆcを示している。前述した通り、Ｆcレジスタ値ｎが所定値（ｎ＝８、１６）を超えるたびにコンデンサ部１３の静電容量も２分の１、４分の１になる。また、オペアンプ１０に流れるバイアス電流Ｉcが変化することにより、コンダクタンスＧmも２分の１、４分の１になる。よって、アクティブフィルタ回路１のカットオフ周波数Ｆcはバイアス電流Ｉcのようなノコギリ型の波形になることはなく、Ｆcレジスタ値ｎとカットオフ周波数Ｆcとの間には、ほぼ直線関係が成立する。
【００４７】
このようにオペアンプ１０のコンダクタンスＧmを変化させるだけでなく、コンデンサ部１３の静電容量を変化させることでもカットオフ周波数Ｆcを可変し得る構成とすれば、オペアンプ１０として特別特性の良いものを用いなくても、バイアス電流Ｉcをオペアンプ１０のリニアリティ及びＳ／Ｎ特性が最も良好である電流範囲内に維持しながら、アクティブフィルタ回路１のカットオフ周波数Ｆcを広範囲に亘って直線的に可変することができる。
【００４８】
具体的に言えば、アクティブフィルタ回路１のカットオフ周波数Ｆcを高周波側に大きくシフトさせる場合であっても、バイアス電流Ｉcを極めて大きく設定する必要がないため、オペアンプ１０のリニアリティが低下してアクティブフィルタ回路１の周波数特性が劣化するといった不具合がない。また、バイアス電流Ｉcによる消費電流を低減できるようになる。
【００４９】
逆に、カットオフ周波数Ｆcを低周波側に大きくシフトさせる場合でも、バイアス電流Ｉcを極めて小さく設定する必要がないため、ノイズ的に不利なバイアス電流Ｉcの過小領域を使用して、アクティブフィルタ回路１のＳ／Ｎ特性が劣化してしまうといった不具合がない。
【００５０】
特に、ハードディスクドライブ装置に代表されるメディア記録再生装置のリードライト回路等、メディアに対して情報信号の読み書きを行う回路部に上記構成のアクティブフィルタ回路１を適用した場合には、カットオフ周波数Ｆcを広範囲に亘って可変することができ、かつ高い読み書き精度を実現したメディア記録再生装置を提供することができる。
【００５１】
また、本発明に係るアクティブフィルタ回路１は、通常の読み書き速度と比較して２倍速、３倍速、ｎ倍速といった高速度で読み書きが可能な他のメディア記録再生装置のリードライト回路にも適用が可能である。このような装置に上記構成のアクティブフィルタ回路１を適用する場合には、デコーダ１４から送出するＦcコントロールデータｍを常にＦcレジスタ値ｎに応じた値に設定しておき、２倍速の読み書き速度を必要とする場合には、コンデンサ部１３の静電容量を２分の１に、ｎ倍速の読み書き速度を必要とする場合には、静電容量をｎ分の１に切り替える構成とすればよい。
【００５２】
このような構成とすることにより、バイアス電流Ｉcをオペアンプ１０のリニアリティ及びＳ／Ｎ特性が最も良好である電流範囲内に維持しながら、各々の読み書き速度に応じて、適宜カットオフ周波数Ｆcを２倍、３倍、ｎ倍と可変する構成を容易に実現することができる。
【００５３】
なお、コンデンサ部１３は図５に示す内部構成としてもよい。図５はコンデンサ部１３の別構成例を示す回路図である。本図に示すコンデンサ部１３は、結合コンデンサＣｃと可変容量ダイオードＤｖを有している。結合コンデンサＣｃの一端はオペアンプ１０の出力端子に接続されている。また、結合コンデンサＣｃの他端は、可変容量ダイオードＤｖのカソードに接続されており、その接続ノードには、デコーダ１４からの制御電圧が加えられている。一方、可変容量ダイオードＤｖのアノードは基準電位に接続されている。このような構成とすることにより、デコーダ１４からの制御電圧を可変することで、コンデンサ部１３の静電容量を連続的に、もしくは断続的に変化させることができる。
【００５４】
また、上記した実施形態においては、本発明に係るアクティブフィルタ回路としてローパスフィルタを構成した例を挙げて説明を行ったが、本発明に係るアクティブフィルタ回路はローパスフィルタに限らず、ハイパスフィルタやバンドパスフィルタにも適用することが可能である。
【００５５】
【発明の効果】
上記で説明した通り、本発明に係るアクティブフィルタ回路は、増幅器と、該増幅器の出力に一端が接続されたコンデンサと、を有し、前記増幅器のバイアス電流を変化させることでカットオフ周波数を可変し得るアクティブフィルタ回路において、前記コンデンサの静電容量を変化させることでもカットオフ周波数を可変し得る構成としている。
【００５６】
このような構成とすることにより、バイアス電流の大きさを増幅器のリニアリティ及びＳ／Ｎ特性が最も良好である電流範囲内に維持しながら、カットオフ周波数を広範囲に亘って直線的に可変することができる。
【００５７】
具体的に言えば、カットオフ周波数を高周波側に大きくシフトさせる場合であっても、バイアス電流を極めて大きく設定する必要がないため、増幅器のリニアリティが低下してアクティブフィルタ回路の周波数特性が劣化するといった不具合がない。また、バイアス電流による消費電流を低減できるようになる。逆に、カットオフ周波数を低周波側に大きくシフトさせる場合であっても、バイアス電流を極めて小さく設定する必要がないため、ノイズ的に不利なバイアス電流の過小領域を使用して、アクティブフィルタ回路のＳ／Ｎ特性が劣化してしまうといった不具合がない。
【００５８】
特に、メディアに対して情報信号の読み書きを行うメディア記録再生装置等に本発明に係るアクティブフィルタ回路を適用した場合には、カットオフ周波数を広範囲に亘って可変することができ、かつ高い読み書き精度を実現したメディア記録再生装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るアクティブフィルタ回路の一実施形態を示す回路図である。
【図２】Ｆcレジスタ値ｎに応じたＦcコントロールデータｍ、スイッチング信号ｓ、コンデンサＣ１、Ｃ２の接続状態、及びコンデンサ部１３の静電容量をまとめた一覧表である。
【図３】アクティブフィルタ回路１におけるＦcレジスタ値ｎとバイアス電流Ｉcとの関係を示すグラフである。
【図４】アクティブフィルタ回路１におけるＦcレジスタ値ｎとカットオフ周波数Ｆcとの関係を示すグラフである。
【図５】コンデンサ部１３の別構成例を示す回路図である。
【図６】従来のアクティブフィルタ回路を示す回路図である。
【図７】オペアンプ１０’の一構成例を示す回路図である。
【図８】アクティブフィルタ回路１’の周波数特性を示すボード線図である。
【図９】アクティブフィルタ回路１’におけるＦcレジスタ値ｎとバイアス電流Ｉcとの関係を示すグラフである。
【図１０】アクティブフィルタ回路１’におけるＦcレジスタ値ｎとカットオフ周波数Ｆcとの関係を示すグラフである。
【図１１】オペアンプ１０’に流れるバイアス電流Ｉcとオペアンプ１０’を構成する各トランジスタＱ１〜Ｑ４の電流増幅率ｈFEとの関係を示すグラフである。
【図１２】アクティブフィルタ回路１’においてＦcレジスタ値ｎを過大設定した場合のＦcレジスタ値ｎとバイアス電流Ｉcとの関係を示すグラフである。
【符号の説明】
１    アクティブフィルタ回路
１０  オペアンプ
１１  バッファ
１２  電流可変回路
１３  コンデンサ部
１４  デコーダ
【図１】
0004854887.tif 000003
【図２】
0004854887.tif 000004
【図３】
0004854887.tif 000005
【図４】
0004854887.tif 000006
【図５】
0004854887.tif 000007
【図６】
0004854887.tif 000008
【図７】
0004854887.tif 000009
【図８】
0004854887.tif 000010
【図９】
0004854887.tif 000011
【図１０】
0004854887.tif 000012
【図１１】
0004854887.tif 000013
【図１２】
0004854887.tif 000014