(57)【特許請求の範囲】
【請求項１】
基板にポリシリコン膜、ゲート絶縁膜、ゲート膜を順次に積層する段階と、
前記ゲート膜上に２段階階調露光を利用したフォトリソグラフィ工程を通じてゲートパターンが形成される部分は厚くてその他部分は薄い２段フォトレジストパターンをＮチャンネルトランジスター領域に形成しＰチャンネルトランジスター領域には厚いフォトレジストパターンを形成し、各トランジスター領域の間には前記ゲート膜が現れるようにする段階と、
前記フォトレジストパターンをエッチングマスクとしてトランジスター領域区分のために前記ゲート膜、ゲート絶縁膜、ポリシリコン膜を順次にエッチング、除去する段階と、
前記フォトレジストパターンの厚い部分だけ残るように前記フォトレジストパターンを全般的にエッチングしてゲートエッチング用フォトレジスト膜パターンを形成する段階と、
前記フォトレジスト膜パターンをエッチングマスクとして前記ゲート膜をエッチングしてゲート膜パターンを形成する段階と、
前記ゲート膜パターン下にあるゲート絶縁膜をエッチングしてゲート絶縁膜パターンを形成する段階と、
前記ゲート絶縁膜パターンを具備する基板に３０ＫｅＶ以下の第１エネルギーレベルにイオン注入を実施してＮチャンネルトランジスタにソース／ドレーン領域を形成する段階と、
を具備して成ることを特徴とするトップゲート方式ポリシリコン薄膜トランジスター製造方法。
【請求項２】
前記ゲート膜パターンを形成する段階では等方性エッチングを通じてアンダーカットが形成されるようにゲート膜パターンを形成し、
前記ゲート絶縁膜パターンを形成する段階では前記フォトレジスト膜パターンをエッチングマスクとして非等方性エッチングを通じて前記ゲート膜パターンより大きい幅を有するゲート絶縁膜パターンを形成することを特徴とする請求項１に記載のトップゲート方式ポリシリコン薄膜トランジスター製造方法。
【請求項３】
前記第１エネルギーレベルにイオン注入をした後に前記フォトレジスト膜パターンを除去する段階と、
フォトリソグラフィ工程によりフォトレジスト層のＰチャンネルトランジスター領域にゲートエッチング用フォトレジスト膜パターンを形成しその他の領域にエッチング保護膜を形成する段階と、
前記Ｐチャンネルトランジスター領域のフォトレジスト膜パターンをエッチングマスクとして異方性エッチングにより前記Ｐチャンネルトランジスター領域にゲート膜パターンとゲート絶縁膜パターンを形成する段階と、
前記Ｐチャンネルトランジスター領域に前記ゲート絶縁膜パターンを有する基板に前記第１エネルギーレベルでＰ型不純物イオン注入を実施する段階と、
をさらに具備して成ることを特徴とする請求項２に記載のトップゲート方式ポリシリコン薄膜トランジスター製造方法。
【請求項４】
前記フォトレジスト膜パターンを除去する段階に続いてＮ型不純物を前記第１エネルギーレベルより高い第２エネルギーレベルにイオン注入する段階をさらに具備して成ることを特徴とする請求項３に記載のトップゲート方式ポリシリコン薄膜トランジスター製造方法。
【請求項５】
Ｐ型不純物イオン注入を実施した後、基板全体に残ったフォトレジスト膜パターンを除去する段階と、
前記Ｐチャンネルトランジスター領域に前記ゲート膜パターンが現れた基板の全面に層間絶縁膜を形成しパターニングを実施してトランジスターのソース／ドレーン領域を露出させる下層コンタクトホールを形成する段階と、
前記下層コンタクトホール底面をクリーニングする段階と、
前記クリーニング段階に続いて基板に金属層を積層しパターニングしてコンタクトと配線を形成する段階と、
コンタクトと配線が形成された基板に保護膜を積層しパターニングして前記金属層に形成されたドレーン領域のコンタクトが露出されるように上層コンタクトホールを形成する段階と、
前記上層コンタクトホールが形成された画素基板に画素電極層を積層しパターニングして画素電極を形成する段階と、
をさらに具備して成ることを特徴とする請求項３に記載のトップゲート方式ポリシリコン薄膜トランジスター製造方法。
【請求項６】
前記保護膜は感光性有機膜であることを特徴とする請求項５に記載のトップゲート方式ポリシリコン薄膜トランジスター製造方法。
【請求項７】
前記保護膜をパターニングする段階で、部分露光により前記保護膜上面に集光用レンズを構成する突起パターンを形成することを特徴とする請求項６に記載のトップゲート方式ポリシリコン薄膜トランジスター製造方法。
【請求項８】
前記ゲート絶縁膜パターンを形成する段階において、前記ポリシリコンに対する選択性が前記ゲート絶縁膜に比べて１／１０以下であるエッチングを実施することを特徴とする請求項１に記載のトップゲート方式ポリシリコン薄膜トランジスター製造方法。
【請求項９】
前記ゲート絶縁膜パターンを形成する段階において、前記エッチングはアルゴンとＣＨＦ3の混合ガスを用いて実施することを特徴とする請求項８に記載のトップゲート方式ポリシリコン薄膜トランジスター製造方法。
【請求項１０】
前記イオン注入を実施した後に前記ポリシリコン層の活性化のためのアニーリング段階をさらに具備して成ることを特徴とする請求項１に記載のトップゲート方式ポリシリコン薄膜トランジスター製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はトップゲート（Ｔｏｐ  Ｇａｔｅ）形ポリシリコン薄膜トランジスター製造方法に関するもので、より詳しくはフォトレジストをイオン注入マスクに使用する時のフォトレジストバーニング現状を緩和させることができるトップゲート形ポリシリコン薄膜トランジスター製造方法に関することである。
【０００２】
【従来の技術】
ＴＦＴ  ＬＣＤは表示装置の画面を成す個々の画素に薄膜トランジスターを形成し、この薄膜トランジスターを利用して画素電極電位を調節する方式の液晶表示装置である。この時、薄膜トランジスターは半導体薄膜を利用して大概ガラス基板上に形成される。薄膜トランジスターは使用される半導体薄膜の構造によってアモルファスシリコン形とポリシリコン形に大きく分けることができる。
【０００３】
アモルファスシリコン形の場合３００℃以下の低い温度でＣＶＤを利用して形成することができるので高温に弱いガラス基板を利用するＬＣＤの特性上有利な点がある。しかし、アモルファスシリコン形の場合電荷キャリアの移動度が低くて速い動作特性を要求する駆動回路のトランジスター素子を形成する用途には適合しない。従って、アモルファスシリコン形薄膜トランジスターを使用する液晶表示装置では画素部トランジスター駆動のためのＩＣを別途制作し、制作されたＩＣをＬＣＤパネル周辺部に付着して使用する必要がある。そして、このような場合には駆動モジュールのための工程が増加してＬＣＤ制作費用が上昇することになる。
【０００４】
一方、ポリシリコンはアモルファスシリコンに比べてキャリアの移動度が大きい。従って、駆動回路用ＩＣのためのトランジスター素子をガラス基板上に画素電極のためのスイッチングトランジスターと共に形成することができる。このことから、ＬＣＤ制作でモジュール工程の費用を節減することができ同時に完成されるＬＣＤの使用消費電力を低めることができる。
【０００５】
しかし、ポリシリコン形薄膜トランジスターを使用する場合、ガラス基板にポリシリコン薄膜を形成するために付加的工程が必要となる。即ち、アモルファスシリコン薄膜を低温ＣＶＤ工程を通じて形成し、アモルファスシリコン薄膜にレーザービームスキャニング作業に局地的な再結晶化を行う。
又、ポリシリコン形薄膜トランジスターを使用する場合、ゲート電圧が下がる瞬間漏洩電流が過度に流れる問題がある。電荷キャリアの移動度が高いため漏洩電流に対する抑制作用がよくないためである。漏洩電流が大きいと画素電極は十分な電位を維持できなくて画素調節が正確に成ることができない。漏洩電流発生を抑制する方法に薄膜トランジスターのソース／ドレーン領域の中にチャンネルとの接合部に不純物濃度が低いＬＤＤ領域又は不純物がドーピングされないオフセット（ｏｆｆ  ｓｅｔ）領域を配置する方法がある。これらＬＤＤ領域又はオフセット領域は漏洩電流に対したバリヤ（ｂａｒｒｉｅｒ）として作用する。
【０００６】
一方、液晶表示装置の駆動回路では大概Ｎチャンネル薄膜トランジスターとＰチャンネル薄膜トランジスターを同時に使用する。従って、ガラス基板に駆動回路用ＩＣを形成するためには不純物形が異なる薄膜トランジスターを全て形成すべきである。異なる不純物形薄膜トランジスターは同時に制作することができないので、各不純物形に対して別個である工程を必要とする。したがって全体工程が複雑になる問題もある。
【０００７】
Ｎチャンネル薄膜トランジスターを形成する不純物ドーピング過程で、Ｐチャンネル薄膜トランジスター領域はＮチャンネルイオン注入を防ぐために保護層によってカバーされる。かつ、Ｐチャンネル薄膜トランジスターのための不純物ドーピング過程で、Ｎチャンネル薄膜トランジスター領域が保護層によってカバーされる。大概、薄膜トランジスター活性領域形成のための不純物ドーピングはイオン注入法を通じて成り、保護層としてフォトレジスト膜を使用することになる。
【０００８】
ところが、イオン注入工程で注入されるイオンが持っている運動エネルギーは異なるエネルギーに変換される。即ち、イオンの運動エネルギーは大概熱に変わって基板の温度を高める作用をする。イオン注入が高エネルギー高濃度である場合、許容できない温度まで基板温度が高くなり、その工程の実施が不可能となる場合がある。一方、イオンの運動エネルギーはイオン注入マスクに塗布されているフォトレジストを変性させるフォトレジストバーニング（Ｂｕｒｎｎｉｎｇ）現象を起こす場合がある。
【０００９】
フォトレジストバーニングは、イオン注入エネルギーが熱に転換されることに起因することもあるが、イオン注入時の個々のイオンが有するエネルギーが直接化学反応を触発させ、フォトレジストの物性を変化させる現象と理解される。イオン注入によるフォトレジスト変性と同様の温度にフォトレジストを加熱する時、フォトレジストの変化はストリップ工程で差異が発生する。イオン注入時に変性されたフォトレジストは、ストリップ工程を通じて十分に除去されない。そして、残ったフォトレジストは後続工程で部分的にいろいろな不良を起こす。
【００１０】
フォトレジストバーニングの問題を解消する方法として近年研究されていのが、フォトレジストに代わってゲート補助膜を使用する方法がある。この方法ではまず、基板にポリシリコンパターン、ゲート絶縁膜及びゲート膜を形成する。まず、通常の露光とエッチング工程によりＬＤＤ構造を必要としないＰチャンネルトランジスターのゲートパターンを形成する。そしてエッチングマスクであるフォトレジストパターンを除去してＰ形不純物イオン注入を実施する。この時、Ｎチャンネルトランジスターの領域はゲート膜によってイオン注入から保護される。次に、基板全体に金属材質のゲート補助膜を積層する。
【００１１】
そして、Ｐチャンネルトランジスター領域はゲート補助膜が覆われたままにしておき、ＬＤＤ構造が必要なＮチャンネルトランジスター領域ではパターニグ過程によってゲート膜とゲート補助膜よりなるゲートパターンを形成する。この時、エッチング過程ではゲート膜に選択性が高いエッチング液を使用して等方性エッチングを実施する。その結果、ゲート補助膜パターン下にゲートパターンがアンダーカットになった状態を形成する。エッチングマスクであるフォトレジスト膜は除去され、基板全面に高濃度Ｎ形イオン注入を実施する。続いてゲート補助膜を除去して低濃度イオン注入を実施してＬＤＤ構造のソース／ドレーン領域を完成する。この時高濃度と低濃度は相対的な概念である。
【００１２】
このような方法を使用する場合、イオン注入過程でフォトレジストは基板上に残らないからフォトレジストバーニングの問題を解決することができる。この方法では大概ゲート膜にアルミニウムやアルミニウムネオジム合金、ゲート補助膜にアルミニウムとのエッチング選択比を大きくすることができるクロムを使用する。ところがゲート補助膜が工程中完全に除去されずに一部が残る傾向がある。残ったクロムはイオン注入に対するアニーリングを実施する時、ゲート膜のネドミウム等と作用してゲートパターンにピンホール（ｐｉｎ  ｈｏｌｅ）を形成するという問題がある。
【００１３】
また、このような方法を使用する場合、ゲートパターンは等方性エッチングで形成される。この時、側方でエッチングが進行されるからゲートパターン側壁は垂直に近く形成される。ゲートパターンが構成する段差が大きく、ゲートパターン上に積層される層間絶縁膜の厚さが薄くて段差が緩和されない場合、ゲートパターン上を横切るデータ配線は段差の大きな所でストレスが作用して配線一部が切断したり、幅が小さくなる現象が発生しやすい。
【００１４】
【発明が解決しようとする課題】
本発明は前述した諸問題を解決するトップゲート方式ポリシリコン薄膜トランジスターを製造することにあって、イオン注入による基板変形やフォトレジストバーニング現象を防止する方法を提供する。
かつ、本発明は露光工程を減らして簡便化することができる液晶表示装置用薄膜トランジスター形成方法を提供する。
【００１５】
かつ、本発明はイオン注入によるポリシリコン薄膜結晶構造破損とそのことによるアニーリング問題点を減らすことができる薄膜トランジスター形成方法を提供する。
【００１６】
【課題を解決するための手段】
前記目的を達成するための本発明はトップゲート方式ポリシリコン薄膜トランジスターを製造する方法にあって、ポリシリコン層が活性領域別に区分され、ポリシリコン層上にゲート絶縁膜とゲート膜を有する基板上に、ゲートエッチング用フォトレジスト膜パターンを形成する。そして、これをエッチングマスクとしてゲート膜をエッチングしてゲート膜パターンを形成し、ゲート膜パターン下にあるゲート絶縁膜をエッチングしてゲート絶縁膜パターンを形成する。
続いて、ゲート絶縁膜パターンを具備する基板に不純物低エネルギーイオン注入を実施してソース／ドレーン領域を形成することになる。
【００１７】
多く、基板上にポリシリコン層、ゲート絶縁膜、ゲート膜を積層し、活性領域を定義する段階と、フォトレジスト膜パターンをエッチングマスクとしてエッチングしてゲート膜パターンを形成しながらゲート絶縁膜までエッチングする段階、フォトレジストパターンを除去することやそのままに置いた状態で低エネルギー不純物イオン注入を通じてソース／ドレーン領域を形成する段階を具備する形態に成る。
【００１８】
本発明でポリシリコン層を形成する方法は基板に低温ＣＶＤを通じてアモルファスシリコン膜を積層した次に、レーザービームスキャニングを通じて再結晶ポリシリコン膜を形成する低温ポリシリコン形成方法を主に使用する。
かつ、フォトレジスト膜パターンを形成する方法は通常のフォトレジスト膜塗布、露光、現像の方法を使用する。しかし周辺部駆動回路を構成するＰチャンネル又はＮチャンネル薄膜トランジスター形成する過程で露光工程を減らすために、フォトレジスト膜に対した２段階階調露光を実施することができる。即ち、２段階階調露光を実施する場合、現像過程で完全に除去される部分と厚さの半分程度除去される部分、全く除去されない部分が存在することになる。従って、２段階階調露光を通じて活性領域形成とゲートパターン形成を一つの露光工程を通じて形成することができる。
【００１９】
そして、フォトレジスト膜パターンをエッチングマスクとしてゲートパターンを形成する時、ＬＤＤ形成のために等方性エッチングを使用することができる。即ち、ゲート膜をエッチングする時はアンダーカットが現われるように等方性エッチングする。従ってゲート膜に続いてゲート絶縁膜をエッチングする時は異方性エッチングによって、ゲートパターンより大きな幅にゲート絶縁膜パターンを形成することができる。ゲート膜パターンより外に形成されたゲート絶縁膜パターンは、低エネルギーイオン注入時にフォトレジスト膜パターンと共に又はフォトレジストパターンが除去された状態で独自的にイオン注入マスクの役割をさせることができる。
【００２０】
本発明で核心を成す部分は、従来にはフォトレジストバーニングを起こした段階である高濃度高エネルギーイオン注入段階が高濃度低エネルギーイオン注入段階に変わることにより、フォトレジストバーニングを抑制することと、低エネルギーイオン注入を可能とするために、事前にゲート膜パターン下部を除外した所でゲート絶縁膜を除去する段階が追加されたことである。
【００２１】
本発明は主にＮチャンネルトランジスターとＰチャンネルトランジスターを共に有する駆動ＩＣをガラス基板に形成するトップゲート形ポリシリコン薄膜トランジスターを前提にすることである。従って、Ｎ形不純物イオン注入とＰ形不純物イオン注入を別途のイオン注入マスクで進行することができる。そして、各々のトランジスター領域には不純物形によってＬＤＤ又はオフセット領域を形成することができるように、細部的な段階を具備することができる。ＮチャンネルトランジスターとＰチャンネルトランジスターの形成順序は技術的に特別な問題なく相互変更することができる。
【００２２】
【発明の実施の形態】
以下図面を参照しながら本発明のトップゲート方式ポリシリコン薄膜トランジスターの製造方法を実施例を通じて更に詳細に説明する。
（実施例１）
図１〜図１１はバッファー膜を有し、画素部のＮチャンネルトランジスター及びキャパシタと共にガラス基板周辺部にＮチャンネルトランジスターとＰチャンネルトランジスターを具備する駆動ＩＣを形成する方法の実施例を単純化して表現する工程断面図である。
【００２３】
図１のように、ガラス基板（１０）上にブロッキング層（１１）としてシリコン酸化膜が２０００Å積層される。ブロッキング層上にはＮ形不純物がドーピングされたアモルファスシリコン８００Åが蒸着されてバッファーパターン（１２）を形成することになる。バッファーパターンが形成された基板上にポリシリコン層（１３）５００Å〜８００Åが積層される。ブロッキング層（１１）とバッファーパターン（１２）は省略することができ、ポリシリコン層（１３）はアモルファスシリコン層を蒸着させ、レーザービームスキャニングのような再結晶作業を通じて形成できる。
【００２４】
図２を参照すると、ポリシリコン層（１３）が形成された基板に対してフォトリソグラフィとエッチングを通じてトランジスターの活性領域を成すポリシリコンパターン（２３）を形成する。活性領域パターニングに使用されて残ったフォトレジストを除去し、ポリシリコンパターン（２３）上にゲート絶縁膜（１５）とゲート膜（１７）を積層する。ゲート絶縁膜（１５）はシリコン酸化膜を１０００Å程度積層して形成し、ゲート膜（１７）は主にアルミニウムネオジム（ＡＩＮｄ）合金を２０００Å〜３０００Å積層して形成する。ゲート膜はアルミニウム含有金属とモリブデン含有金属の２層構造又はアルミニウム含有金属とクロムの２層構造で形成することができる。ただし、ゲート膜パターンを形成するためのエッチングでアンダーカットが形成されることなく、イオンドーピング後のアニーリング段階での問題点がない金属を使用することが好ましい。
【００２５】
図３を参照すると、ゲート膜をパターニングしてＮチャンネルトランジスター領域のゲート膜パターン（２７）を形成する。この時、Ｐチャンネルトランジスター領域はフォトレジスト膜に保護される。フォトリソグラフィの現状段階で得られるフォトレジスト膜パターン（２１）は側壁が垂直で一定傾きに形成されるようにする。ゲート膜となるゲート膜パターン（２７）は等方性エッチングにより形成する。従って、フォトレジスタ膜パターン（２１）よりゲート膜パターンの幅が小さくなるアンダーカット現象を示す。この時、アンダーカットによるパターン周辺部のパターン幅の差異は、０．５〜１．５μｍ程度である。そして、後に形成されるＬＤＤ領域のドーピング濃度によって、使用電圧によって幅の差異は調節されることができる。例えば、後続の低濃度ドーピングができないオフセット領域に代わって設計する場合にはアンダーカットの大きさはさらに小さくなる。
【００２６】
そして続けてゲート絶縁膜もエッチングされるがゲート絶縁膜パターン（２５）は非等方性エッチングを通じてフォトレジスタ膜パターンの幅と同じ幅に形成される。そしてこの時特に注意すべきことはゲート絶縁膜をエッチングする時、下層ポリシリコンパターン（２３）が損傷されないようにすべきことである。従って、エッチング比が１０：１以上であるエッチング液を使用することが好ましい。こんなエッチング液の例にアルゴンとＣＨＦ3を混合したガスを挙げることができる。
【００２７】
図４を参照すると、ゲート絶縁膜パターンが形成された基板に対してフォトレジストを除去せず、Ｎ形不純物低エネルギーイオン注入を実施する。Ｎ形不純物にはＰＨ3を多く使用し、単位ｃｍ2当１．ＯＥ１５〜５．ＯＥ１５粒子の相対的高濃度（ＨＩＧＨ  ＤＯＥＳ）でイオン注入を実施する。かつ、３０ＫｅＶ以下、本実施例では２０ＫｅＶの低エネルギーイオン注入を実施する。従来では高濃度不純物イオン注入をする時、９０ＫｅＶ程度の高エネルギーイオン注入を実施するが、入射領域に対するゲート絶縁膜除去を先に行うことにより、イオン注入エネルギーを減らすことができる。ポリシリコンパターン（２３）に投射されるエネルギーが減少するとイオン注入を実施する時基板での熱発生も少なくなり、フォトレジストと高エネルギーイオンの間の作用も少なくなる。従って、フォトレジストバーニングのような硬化現象も防ぐことができる。
【００２８】
また、イオン注入エネルギーが小さくなるとイオン注入時のポリシリコンに対する衝撃量が小さくなり結晶損傷が少なくなる。従って、結晶損傷を復旧するために行われる後続のレーザーアニーリング段階で使用されるエネルギーを減らすことができる。アニーリングで使用されるエネルギーが少なくなれば、アニーリングによる温度上昇とこれによる問題も減らすことができる。
【００２９】
図５を参照すると、高濃度低エネルギーイオン注入を実施した状態で、基板上からフォトレジスト膜パターンを除去し、Ｎチャンネル不純物として低濃度高エネルギーイオン注入を実施する。このとき、フォトレジスト膜パターンが除去された状態であるからフォトレジストバーニングの問題はない。結果的にＬＤＤ（３４）構造のソース／ドレーン領域が形成される。この時のイオン注入ダズ（ＤＯＥＳ）量は単位ｃｍ2当１．０Ｅ１２〜８．０Ｅ１２イオン粒子とし、高濃度低エネルギーイオン注入段階のダズ量に比べて１／１０００の水準である。そしてイオンの入射エネルギーは９０ＫｅＶ程度である。高温による問題がなく高エネルギーイオン注入を実施することができるのは相対的に低濃度のイオン注入を実施するからである。即ち、基板に対する全体的な入射エネルギー水準は低エネルギーイオン注入である時の大略１／１００の水準と低いからである。
【００３０】
本実施例では駆動回路部と画素部のＮチャンネルトランジスター全てに対してＬＤＤ構造を形成したことを示しているが、場合によっては駆動回路部のＮチャンネルトランジスターに対してだけＬＤＤを形成することができる。ただし、この場合駆動回路部と画素部を区分するために、別途の追加工程を必要する。そして、Ｐチャンネルトランジスター領域に対してもＬＤＤ構造のソース／ドレーン領域を形成することもできる。
【００３１】
図６のように、高エネルギーイオン注入が実施された基板に対してフォトレジスト膜パターン（３１）を形成する。この時、駆動回路部のＰチャンネルトランジスター領域にはゲートエッチングのためのフォトレジスト膜パターンが形成され、画素領域及び駆動回路部のＮチャンネルトランジスター領域には保護膜用フォトレジスト膜パターンが形成される。そして、ゲート膜エッチングを実施して駆動回路部のＰチャンネルトランジスター領域のゲート膜パターン（３７）とゲート絶縁膜パターン（３５）を形成する。かつ、Ｐ形低エネルギーイオンの注入を実施する。この時もゲート絶縁膜をゲート膜と共に連続にエッチングする。この時はＬＤＤを形成する必要がないからゲート膜とゲート絶縁膜に対して非等方性エッチングを実施する。イオン注入で使用される粒子の単位面積当の注入量とエネルギーはＮチャンネルトランジスターでの相対的高濃度低エネルギーイオン注入の場合と同一の水準にする。イオン注入に使用される物質にはＢ2Ｈ6を挙げることができる。
【００３２】
以上で見た実施例はＮチャンネルトランジスターを先に形成しＰチャンネルトランジスターを形成しているが、順序を変えて形成することもできる。
図７のように、Ｐチャンネル不純物高濃度低エネルギーイオン注入を実施した基板に対してフォトレジストを除去する。そして、レーザービームスキャニングを利用してポリシリコン活性化のためのアニーリングを実施する。高濃度のイオン注入では低エネルギーを使用するからフォトレジストバーニング現状がない。従って、通常のストリップ工程を通じて残ったフォトレジストを容易に除去することができる。ポリシリコン活性化はイオン注入によるポリシリコンパターン（２３）での構造的損傷を補償し注入された不純物粒子の拡散のために実施されることである。本実施例では従来の
高エネルギーイオン注入に比べて構造損傷が少ないからアニーリングする時レーザービームの調査エネルギーを減らして使用することができる。
【００３３】
図８のように、ポリシリコン活性化を行った基板に対して層間絶縁膜（４１）を形成する。ポリシリコン活性化と関連して、前述した前段階で活性化せずに絶縁膜（４１）を形成した後活性化を進行することも効果面で適切である。そして、ソース／ドレーン領域に下層コンタクトホール形成のためのパターニングを実施する。層間絶縁膜（４１）は大概シリコン酸化膜やシリコン窒化膜を６０００Å〜８０００Å程度積層して形成する。
【００３４】
図９のように、層間絶縁膜に下層コンタクトホールが形成された基板にコンタクトとデータ配線のための金属層（４２）を積層しパターニングする。金属層はモリブデングタンステン（ＭｏＷ）合金層とアルミニウムネオジム合金層の二重膜、アルミニウムネオジムとクロム、ティタニウム、Ｔａ層等の二重膜を形成することが好ましい。一方、金属層（４２）を積層する前にポリシリコンパターン（２３）と金属層（４２）の界面で酸化膜等の抵抗性物質膜が形成されてコンタクト抵抗を高める場合が多い。抵抗性物質膜はトランジスターに印可される実質電圧を強化させてトランジスターの機能を低下させる問題を発生させる。従って、金属層（４２）を積層する前に酸化膜等の抵抗性物質を最大に除去する必要がある。この時抵抗に作用しやすい有機物と表面酸化物は各々性質が違うので二通りの抵抗物質に対する工程を区分してクリーニングすることが正しい。
【００３５】
例として、酸化膜除去のために弗酸（ＨＦ）又はＣＦ4と酸素の混合ガス等を供給しながらプラズマクリーニングを実施し、次にアルゴン等を使用してプラズマクリーニングを実施する方法を挙げることができる。かつ、ポリシリコンと金属膜の直接接触面は導電性がよくないので、ポリシリコンを可能である高温、例えば３５０℃〜４５０℃程度の高温処理を通じて界面の電気的接触性を高めることが好ましい。
【００３６】
図１０のように、金属層にコンタクトと配線が形成された基板に保護膜（５１）を形成しパターニングを通じて上層コンタクトホールを形成する。保護膜には有機膜と無機膜を全て使用することができるが、感光性有機膜を３μｍ程度の厚さに厚く形成する場合が多い。有機膜を使用する場合には露光工程での現像段階でパターンが形成されるから、エッチング工程を別途進行する必要がなく、工程が単純化される。かつ相対的に厚い膜であるから平坦性を高めるのによい。反射形の場合には、特に有機膜上面にはコンタクトホールを形成するパターニング過程で、反射効率を高めるための光学レンズを形成することができる。光学レンズは有機膜上面に突起形態に具現され、これらが反射光の干渉を起こすように形成するものである。突起は陽性感光膜を使用する場合、有機膜のパターニング過程で回折格子形態のパターンを形成し、部分的に弱い光線に露光される部分を作ることで形成することができる。これを部分露光と言う場合、これら部分露光された部分は現像過程で上部の一部が除去されて凹んだ形状に形成される。
【００３７】
図１１では、コンタクトホールが形成された保護膜上に金属膜でなる反射膜又は透明電極層を４００℃程度に積層しパターニングして画素電極（５２）を形成した状態を示す。透明電極としては一番効率のよいＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）を使用する場合が多く、この代わりにＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）等を使用することもできる。
【００３８】
図１２は図１で図１１のような過程を通じて形成されたトップゲート形ポリシリコン薄膜トランジスター液晶表示装置の個別画素部レイアウトを示す平面図である。
図１２のように、ＬＤＤ領域は別途に表示されていないが、ゲート絶縁膜が残っている所と活性領域即ち、ポリシリコンがある領域が重なる部分として形成される。ソース領域（２８）はコンタクト（７６）を通じてソース電極及びデータライン（８６）と連結される。ドレーン領域（２６）はコンタクトを通じてドレーン電極と連結され、ドレーン電極上に形成される下層コンタクト（９１）及びこのコンタクト（９１）と連結される連結板（９３）そして画素電極と共に形成される上層コンタクト（９２）を通じて画素電極（９０）と連結される。ゲート絶縁膜はゲート膜より大きい一定幅を有しているが、同一の位置にあるようにパターニングされるのでゲートパターン、即ち、ゲート電極とゲート配線がある所を除外した他領域にはゲート絶縁膜は除去された状態となる。
【００３９】
（実施例２）
図１３〜図１５はバッファ膜を使用せずに、画素部のＮチャンネルトランジスター及びキャパシタと共にガラス基板周辺部にＮチャンネルトランジスターとＰチャンネルトランジスターを有する駆動ＩＣを形成する例であって、図１〜図１１までの例と差異を示す部分を表現する工程断面図である。
【００４０】
図１３を参照すると、基板（１０）にブロッキング層（１１）としてシリコン酸化膜が積層されて、その上にポリシリコン層（１３）とゲート絶縁膜（１５）及びゲート膜（１７）が順次に積層される。ブロッキング層（１１）は省略することができる。ポリシリコン層（１３）はアモルファスシリコンを蒸着させ、レーザービームスキャニングを通じて再結晶作業で形成する。
【００４１】
図１４のように、ゲート膜が積層された基板に２段階階調露光を実施する。２段階階調露光を実施した結果、ゲートパターン領域では厚く、その他部分は薄い２段のフォトレジストパターン（３１）をＮチャンネルトランジスター領域に形成する。Ｐチャンネルトランジスター領域は厚いフォトレジストパターン（３１）が覆われている。各画素別に、駆動回路部ではＰチャンネルトランジスター領域とＮチャンネルトランジスター領域が区分されるようにフォトレジスト膜が除去される。そして、連続エッチングを実施してフォトレジスト膜が除去された領域でゲート膜（１７）、ゲート絶縁膜（１５）、ポリシリコン層（１３）を順次に除去する。図１４には図示していないが、画素別に活性領域が区分されるべきであり、実施例１とは違ってゲートラインを同一層上で連続に形成しない。従って、データラインを形成する等の作業と共に各画素ごとに分離されたゲートラインを連結する作業を必要とする。これは図１６から明らかである。
【００４２】
２段階階調露光では２段階の階調に像が形成されたレティクルを利用することや中間階調部分に多数のスリットを形成したレティクルを使用して露光を実施する。ポジティブ形フォトレジストを基準に見ると、半透明の中間階調に像が形成された部分又は多数のスリットに形成された部分に対応される領域では、フォトレジストが中間値の光を受けて上層部に光分解が起こる。分解が起こった部分は現像により除去され、中間厚さのフォトレジスト部分が形成される。レティクルが透明階調に形成されるとフォトレジストの該当部分は全体的に露出されて全厚さにかけて光分解が起こり、現像を通じて除去される。レティクル上完全に不透明になった部分に該当するフォトレジストでは、架橋化状態を維持して厚いパターンとして残る。
【００４３】
図１５のように、２段のフォトレジストパターンが形成され、各警戒領域でゲート膜、ゲート絶縁膜、ポリシリコン膜が除去された基板でフォトレジストパターン（３１）に対する全面エッチングを実施する。その結果フォトレジストが厚く形成された部分だけを残した状態になる。この時Ｎチャンネルトランジスター領域で残ったフォトレジストパターンが、ゲートパターンをエッチングするために使用するフォトレジストパターン（２１）となり、Ｐチャンネルトランジスター領域には保護膜としてフォトレジスト膜パターン（２１）が残ることになる。フォトレジストのエッチングは多くエッシンと呼ばれる工程を通じて成る。エッシンは酸素を供給しながらプラズマを形成して、有機膜であるフォトレジスト膜を上層から除去する工程である。
【００４４】
以後の基板での薄膜トランジスター及び配線と画素電極の形成作業は実施例１と同様に進行される。ただし、本実施例ではバッファー膜を形成しないことにも特徴があり、バッファー膜を形成しないことについてさらに説明する。
実施例１と類似する工程を通じて画素部と駆動回路部のＰチャンネルトランジスター及びＮチャンネルトランジスター領域に薄膜トランジスターソース／ドレーン構造を形成し、この上に層間絶縁膜を積層する。層間絶縁膜（４１）をパターニングしてコンタクトホールを形成する。コンタクト金属層（４２）を積層する前にポリシリコン層（１３）と金属層（４２）のコンタクト界面で界面抵抗の問題を減らすためには、金属層（４２）を積層する前に抵抗性物質を最大に除去する必要がある。層間絶縁膜をパターニングしてコンタクトホールを形成する時、そして、抵抗性物質を除去する時、ポリシリコンに対する損傷が発生することがある。通常ポリシリコン化のために形成するシリコン膜は、６００Å程度に薄い厚さであるため、ポリシリコン膜に対する損傷が生ずると大部分のポリシリコンが除去される場合が考えられる。
【００４５】
従って、従来の場合では、ポリシリコン層の下にバッファー層を形成することになる。コンタクト領域で金属層は損傷されたポリシリコン層を超えてバッファー層と接することになる。バッファー層はこのようにコンタクト領域でポリシリコン層がエッチングされコンタクトとの接触面が少なくなるのでコンタクトの安定性のために形成される。どころが本実施例のように、ゲート絶縁膜がなく高濃度低エネルギーイオン注入をする場合には、投射される粒子数と同じ数の不純物粒子がポリシリコンに注入され、導電性を高める。従って、バッファーを形成せずに、コンタクトの安定性を確保することができ、バッファー形成のためのアモルファースシリコン膜の積層とパターニングのための工程段階を減らすことができる。
【００４６】
図１６は図１３〜図１５の過程を経て図３〜図１１に示すものと実質的に同一の過程を通じて製造される薄膜トランジスターの画素部レイアウトを示すのもである。この場合には、ゲート下部に半導体層が残っているので、漏洩電流が半導体層を通じて流れる。従って、パターニング段階でゲートラインを下部の半導体層まで画素単位に除去して区分する。そして、ソース及びドレーン電極を形成する時データ配線と画素単位に区切られたゲートライン連結部を形成する。
【００４７】
キャパシタラインに対しても同様に説明することができる。以下さらに詳細に説明すると、ゲート膜パターンの中の上側が補助容量のためのストレージキャパシタ（４６）であり、下側がＮチャンネルトランジスターのゲート（４４）を示す。ゲート膜パターンの下部にはゲート絶縁膜とポリシリコン層があるので、他の画素の電極に印可される信号が近隣画素に影響を及ぼすようなチャンネルの形成を防止するために、ゲート膜パターン即ち、ゲートとキャパシタを一つのラインに形成しない。代わりに各々の画素部毎にゲートとキャパシタを作って、その上にコンタクトホールを形成してソース及びドレーン電極を形成するとともにコンタクト（７５，７７）を形成しながら横側のゲート及びキャパシタを連結して結果的にゲートとゲートを繋ぐゲートライン（８５）と、キャパシタとキャパシタを繋ぐキャパシタライン（８９）を形成する。
【００４８】
ＬＤＤ領域は別途に表示されてはいないが、ゲート絶縁膜が残っている所と活性領域即ち、ポリシリコンのある領域に重なる部分に形成される。ソース領域（２８）はコンタクト（７６）を通じてソース電極及びデータライン（８６）と連結されて、ドレーン領域（２６）はコンタクトを通じてドレーン電極と連結されて結局ドレーン領域上のコンタクト（９１）とこれに連結される連結板（９３）、連結板（９３）上に形成されるコンタクト（９２）を通じて画素電極（９０）と連結されている。
【００４９】
【発明の効果】
本発明によると、トップゲート方式ポリシリコン薄膜トランジスターの製造工程でイオン注入と関連してフォトレジストがバーニング現象を起こすことを防ぐことができ、高濃度イオン注入時に低エネルギー入射を行うことでポリシリコン構造の破損が減少し、アニーリングの投入エネルギーが少なくなって相対的にアニーリングによる問題点も少なくなる。
【００５０】
また、ゲート絶縁膜を通過せずに不純物イオンがポリシリコンに投入されるので、同じ数の粒子を投射した場合にもポリシリコンに到達する量が多くになり、このことはポリシリコンの伝導性を高めてポリシリコンとソースドレーン形成用の金属膜でなるコンタクトとの界面抵抗を減らすことの一助とすることができる。界面の抵抗が少なくなる場合、ポリシリコンと金属層の間でコンタクトの信頼性を高める役割をするバッファーの形成が必要ないから工程が少なくなる。
【図面の簡単な説明】
【図１】本発明の一実施例によるトップゲート形ポリシリコン薄膜トランジスターの製造方法を示す工程断面図である。
【図２】本発明の一実施例によるトップゲート形ポリシリコン薄膜トランジスターの製造方法を示す工程断面図である。
【図３】本発明の一実施例によるトップゲート形ポリシリコン薄膜トランジスターの製造方法を示す工程断面図である。
【図４】本発明の一実施例によるトップゲート形ポリシリコン薄膜トランジスターの製造方法を示す工程断面図である。
【図５】本発明の一実施例によるトップゲート形ポリシリコン薄膜トランジスターの製造方法を示す工程断面図である。
【図６】本発明の一実施例によるトップゲート形ポリシリコン薄膜トランジスターの製造方法を示す工程断面図である。
【図７】本発明の一実施例によるトップゲート形ポリシリコン薄膜トランジスターの製造方法を示す工程断面図である。
【図８】本発明の一実施例によるトップゲート形ポリシリコン薄膜トランジスターの製造方法を示す工程断面図である。
【図９】本発明の一実施例によるトップゲート形ポリシリコン薄膜トランジスターの製造方法を示す工程断面図である。
【図１０】本発明の一実施例によるトップゲート形ポリシリコン薄膜トランジスターの製造方法を示す工程断面図である。
【図１１】本発明の一実施例によるトップゲート形ポリシリコン薄膜トランジスターの製造方法を示す工程断面図である。
【図１２】図１で図１１と同じな過程を通じて形成されたトップゲート形ポリシリコン薄膜トランジスター液晶表示装置の個別画素部平面図である。
【図１３】本発明の他の実施例で図１〜図１１までの例と差異を示す部分を表現する工程断面図である。
【図１４】本発明の他の実施例で図１〜図１１までの例と差異を示す部分を表現する工程断面図である。
【図１５】本発明の他の実施例で図１〜図１１までの例と差異を示す部分を表現する工程断面図である。
【図１６】図１３〜図１５の過程を経て図３〜図１１に示すものと実質的に同一な過程を通じて製造される薄膜トランジスター画素部レイアウトを示すものである。
【符号の説明】
１０：基板
１１：ブロッキグ層（ｂｌｏｃｋｉｎｇ  ｌａｙｅｒ）
１２：バッファーパターン（ｂｕｆｆｅｒ  ｐａｔｔｅｒｎ）
１３：ポリシリコン層
１５：ゲート絶縁膜
１７：ゲート膜
２１，３１：フォトレジスト膜
２３：ポリシリコンパターン
２５，３５：ゲート絶縁膜パターン
２７，３７：ゲート膜パターン
【図１】
0005020428.tif 000002
【図２】
0005020428.tif 000003
【図３】
0005020428.tif 000004
【図４】
0005020428.tif 000005
【図５】
0005020428.tif 000006
【図６】
0005020428.tif 000007
【図７】
0005020428.tif 000008
【図８】
0005020428.tif 000009
【図９】
0005020428.tif 000010
【図１０】
0005020428.tif 000011
【図１１】
0005020428.tif 000012
【図１２】
0005020428.tif 000013
【図１３】
0005020428.tif 000014
【図１４】
0005020428.tif 000015
【図１５】
0005020428.tif 000016
【図１６】
0005020428.tif 000017