(57)【特許請求の範囲】
【請求項１】
液晶の駆動に必要な走査信号およびデータ信号を単位画素電極に連結された薄膜トランジスタに印加するように基板上にパターニングされたゲートラインおよびソースラインを備えた薄膜トランジスタ液晶表示装置であって、
前記ゲートラインおよびソースラインがそれぞれ単位画素電極当たり２つの横辺と２つの縦辺とを有する１つの格子を形成するように、ハシゴ形にパターニングされてなり、
前記単位画素電極の格子を形成する前記ゲートラインと前記ソースラインとの各々四つの各辺に一つずつボトムゲート型の薄膜トランジスタが電気的に接続され、
前記ゲートラインの前記縦辺または前記横辺のいずれか一方の２つの辺および前記ソースラインの前記縦辺または前記横辺のいずれか他方の２つの辺は、各々ドライバー素子と連結されるパターン初期部と電気的に接続され、前記パターン初期部からパターン終わり部分までの、経路を有し、
前記ゲートラインが単位画素当たり形成する格子の大きさが、前記ソースラインが単位画素当たり形成する格子の大きさより小さく、前記ゲートラインが、前記単位画素において前記ソースラインより内側に配置され、
前記ゲートラインの一部分がゲート電極として活用される
ことを特徴とする薄膜トランジスタ液晶表示装置。
【請求項２】
前記ゲートラインおよびソースラインのそれぞれの辺に、前記薄膜トランジスタが１個接続されてどれか一辺が断絶されても前記単位画素電極に電流が印加されるように構成されてなる
ことを特徴とする請求項１に記載の薄膜トランジスタ液晶表示装置。
【請求項３】
前記薄膜トランジスタが同一のチャンネル形である
ことを特徴とする請求項２に記載の薄膜トランジスタ液晶表示装置。
【請求項４】
反射型液晶表示装置である
ことを特徴とする請求項１乃至請求項３のいずれか一項に記載の薄膜トランジスタ液晶表示装置。
【請求項５】
前記の２つの配線が、アルミニウム、銅のいずれか１つ、またはアルミニウム、銅、モリブデン、タンタル、クロム、チタン、タングステンまたはネオジムの合金の薄膜で形成されてなる
ことを特徴とする請求項１に記載の薄膜トランジスタ液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ液晶表示装置（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒｓ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）に関する。さらに詳しくいえば、薄膜トランジスタに信号を印加する配線パターンの断絶に備え、複数の薄膜トランジスタを並列接続してＯＮ−電流特性を向上させることができる薄膜トランジスタ液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、液晶が有している誘電異方性を利用して透過光量を制御することにより画素を表示する素子であり、ノートブック型パーソナルコンピューター、ワードプロセッサー、携帯用テレビなどに広く使われている。
【０００３】
液晶表示装置の構造としては、行列で直交しているストライプ形態の電極を設置し、その交差点で発生する電圧によって２つの電極のあいだに介在する液晶物質の配列を制御する単純マトリックス構造、および前記マトリックス構造に駆動用スイッチング手段として薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を組み合わせてコントラストおよびドライブデューティの向上および多段階調などを可能にしたアクティブマトリックス構造がある
前記のアクティブマトリックス構造を採用した典型的な反射型薄膜トランジスタ液晶表示装置は、図４に図示されている。この液晶表示装置は、上面に偏光板３６が付着され、下面に順番にカラーフィルター３４、ＩＴＯできている共通電極３２が形成された上部基板３０と、画素電極５２、および絶縁層５４を介して前記画素電極５２とコンタクトホールを通じて電気的につながった薄膜トランジスタＴが形成された下部基板５０とを有している。また前記共通電極３２と画素電極５２とのあいだには２つの配向膜７５ａ、７５ｂのラビング方向により配向される液晶層７２がはさまれた層状構造からなる。
【０００４】
図５は従来の液晶表示装置の３×３の配線をパターンのレイアウトを示す平面図である。図示されていないドライバー素子とつながるゲートラインＧＬおよびソースラインＳＬが交差配置され、前記２つの配線ＧＬ、ＳＬが交差配置されて形成された１つの格子の中には、ゲート電極Ｇ、ドレイン電極Ｄ、ソース電極Ｓを具備した薄膜トランジスタＴが形成されている。前記ゲートラインＧＬおよびソースラインＳＬには、前記薄膜トランジスタＴのゲート電極Ｇおよびソース電極Ｓが電気的につながっている。
【０００５】
このような構造の薄膜トランジスタ液晶表示装置は、ゲートラインＧＬおよびソースラインＳＬの配線を通じてドライバー素子の信号が印加される薄膜トランジスタＴが選択的に画素電極５２に電気的信号を印加するようになっており、それにより前記画素電極５２と共通電極３２とのあいだに分布する液晶分子が前記偏光板３６の偏光方向に一致しないねじれ角に制御されて画素を表示するのである。
【０００６】
しかし、前述した従来の液晶表示装置は、配線のレイアウト構造上、前記ゲートラインＧＬおよびソースラインＳＬの線幅が微細なため、そのパターニングのための写真工程や食刻工程で配線のパターン上に欠陥（defect）が発生する心配がある。配線上に欠陥が発生した場合にはつぎのような問題点が起きる。
【０００７】
第１に、配線上に発生した欠陥部分の抵抗が増えて信号を歪曲させて同一画面上で部分的にコントラストが異なるなど、画像の表示品質を低下させる。
【０００８】
第２に、配線上に発生した欠点部分には電流が密集して流れるのでその欠陥部分の配線の金属粒子の移動による配線の断絶現象を引き起こすおそれが大きい。このような断絶が発生した場合、その断絶部分以降の配線には信号が流れなくなり実際の画面上には線形のブランクが発生する。
【０００９】
さらに配線ＧＬ、ＳＬと画素電極５２とのあいだに接続される薄膜トランジスタＴによってもつぎのような問題点が起きる可能性がある。
【００１０】
第１に、薄膜トランジスタＴは液晶表示装置のコーティング処理以前に蓄積された静電気によってゲート絶縁層ＧＩの絶縁が破壊されたり、製造工程において薄膜トランジスタＴの電極形成後に行なわれる絶縁層５４および画素電極５２の写真食刻工程におけるミスアラインなどの影響により、前記薄膜トランジスタＴと配線ＧＬ、ＳＬとのあいだまたは前記薄膜トランジスタＴと画素電極５２とのあいだの接続ができなくなることがある。
【００１１】
このような薄膜トランジスタＴの不良は、該薄膜トランジスタＴとつながる単位画素電極５２の位置に対応して画面上にスポット形態のブランクを発生させるため、他の画素の薄膜トランジスタが正常に作動しているにもかかわらず、液晶表示装置全体を不良処理しなければならなくなる。
【００１２】
第２に、液晶表示装置は薄膜トランジスタによって寿命特性が決定されるので、マトリックス上に配置された多数の薄膜トランジスタの中のどれか１つが劣化された場合、それにともなって液晶表示装置の寿命が短縮されて消費者の期待に応えられる程度の寿命特性を得られなくなる。
【００１３】
このような問題点を有している従来の薄膜トランジスタ液晶表示装置は、高解像度の大型化画面になればなるほど、さらに多くの数量の配線および薄膜トランジスタを必要とするためにその収率と寿命特性がさらに低くなる。
【００１４】
また、高解像度の大型画面になればなるほど、配線の長さが長くなって配線の端の部分に印加される電圧が不充分になって表示品質が不均一になる。
【００１５】
【発明が解決しようとする課題】
前述した問題点を解決するために提案された本発明は、液晶の駆動に必要な信号を出力するドライバー集積素子と表示パネル上に実装される多数の薄膜トランジスタを連結する配線パターンの任意の位置で断線が発生したり、いずれか１つの薄膜トランジスタに不良が発生しても画像表示に支障がない薄膜トランジスタ液晶表示装置を提供することを目的とする。
【００１６】
さらに本発明のもう１つの目的は、高解像度の大画面の表示に適合するように配線の抵抗値を低くすることである。
【００１７】
【課題を解決するための手段】
前記の目的を達成するために、本発明の薄膜トランジスタ液晶表示装置は、液晶の駆動に必要な走査信号およびデータ信号を単位画素電極につながった薄膜トランジスタに印加するように基板上にパターニングされた１次配線および２次配線を備えた薄膜トランジスタ液晶表示装置の配線レイアウトにおいて、前記１次配線および２次配線のうちの少なくとも１つは単位画素電極当たり少なくとも２つの辺を有し、前記薄膜トランジスタが前記の２つの辺のそれぞれに電気的につながるようにパターニングされることに特徴がある。
【００１８】
このような本発明の構成において、前記１次配線および２次配線が、それぞれ単位画素電極当たり２つの横辺と２つの縦辺を有する１つの格子を形成するように、ハシゴ形にパターニングされるのが好ましい。
【００１９】
また、前記１次配線および２次配線のそれぞれの辺に、前記薄膜トランジスタが１個以下（１個または省略できる）接続してどれか一辺が断線されても前記単位画素電極に印加される電流の流れに影響を与えないように構成するのが好ましい。
【００２０】
さらに、本発明の薄膜トランジスタ液晶表示装置は、反射型または透過型のどちらにも適用することができるが、反射型薄膜トランジスタ液晶表示装置に適用することがより望ましい。
【００２１】
また、前記の１次配線はゲートラインとして形成したり、またはソースラインとして形成することができる。
【００２２】
【発明の実施の形態】
以下、本発明の望ましい実施例を図面に基づいて詳しく説明する。参考として従来技術で説明した図面と同一の部分については説明の明瞭性のため同じの符号を用いることにする。
【００２３】
図１（ａ）および（ｂ）は、それぞれ本発明による配線パターンを別個に示した図である。図１（ａ）を参照すると、本発明の薄膜トランジスタ液晶表示装置は、ドライバー素子から出力された信号が印加される１次配線として適用されるゲートラインＧＬがパターン初期部ＰＳから分岐されて左列配線および右列配線に分かれてお互いに一定間隔を置いて平行にパターニングされ、１つの単位画素電極ごとに前記左列配線と右列配線とのあいだをつなぐ横行配線が形成されることにより、単位画素電極当たり２つの横辺ＧＬ２、ＧＬ４と２つの縦辺ＧＬ１、ＧＬ３を有する格子型パターンが形成された構造である。
【００２４】
さらに、２次配線として適用されるソースラインＳＬは、図１（ｂ）に図示されたように、前記１次配線のゲートラインＧＬと同様のパターンで形成されており、ＳＬ１、ＳＬ２、ＳＬ３およびＳＬ４が格子型パターンで単位画素電極を囲んでいる。これら２つの配線ＳＬ、ＧＬは、図２に図示されたように、横列に重ねて配置される構造でできている。したがって配線ＳＬ、ＧＬなどに印加される２つの信号の組合せによって従来のマトリックス配線構造と同様に任意の画素電極５２を同時に指定できるようになる。
【００２５】
ここで、ドライバー素子から出力され前記ゲートラインＧＬを通じて流れる信号は走査信号であり、前記ソースラインＳＬを通じて流れる信号は、データ信号である。
【００２６】
さらに前記ゲートラインＧＬの格子型パターンを形成している４辺ＧＬ１〜ＧＬ４は同一チャンネル形に形成された多数の前記薄膜トランジスタＴ１〜Ｔ４のゲート電極に連結され、前記ソースラインＳＬの格子型パターンを形成している４辺ＳＬ１〜ＳＬ４は前記多数の前記薄膜トランジスタＴ１〜Ｔ４のソース電極に連結される。このとき、前記多数の薄膜トランジスタＴ１〜Ｔ４は該当する１つの画素電極５２に並列接続される。前記の薄膜トランジスタが２つないし４つの場合には、前記４辺ＧＬ１〜ＧＬ４、ＳＬ１〜ＳＬ４をなしているそれぞれの一辺には１個以下（１個または省略できる）連結する。また、薄膜トランジスタが１つの場合には前記格子型パターンをなしている４辺ＧＬ１〜ＧＬ４の中から任意の一辺に連結して構成する。
【００２７】
本発明は従来のマトリックス配線構造に比べて画素内における配線および薄膜トランジスタが占める面積が大きくなって開口率が減少されるので透過型または反射型液晶表示装置のどちらにも適用できるが、透過型液晶表示装置より反射型液晶表示装置に適用する方が有利である。
【００２８】
このように、本発明はパターンマスクの設計部分を除けば従来の技術のレイアウトに比べて工程数が同じであり、その製作に要する費用も同じである。
【００２９】
一方、本発明の１次配線は前記ゲートラインとして形成したり、または前記ソースラインを１次配線ラインとして形成できる。つまり、基板５０上に実装される薄膜トランジスタＴ１〜Ｔ４がボトムゲート型（Ｂｏｔｔｏｍ  Ｇａｔｅ  ｔｙｐｅ）なのかトップゲート型（Ｔｏｐ  Ｇａｔｅ  ｔｙｐｅ）なのかによって１次配線および２次配線に適用されるラインがかわる。
【００３０】
また、前記ゲートラインＧＬが単位画素当たり形成する格子の大きさとソースラインＳＬが単位画素当たり形成する格子の大きさとが相違するように、ゲートラインＧＬおよびソースラインＳＬを形成することができる。つまり、図２に図示したように、前記ゲートラインＧＬの格子の大きさをソースラインＳＬの格子の大きさより小さく形成する場合、１次配線でゲートラインＧＬを形成し、前記薄膜トランジスタＴ１〜Ｔ４にボトムゲート型を適用するのが望ましい。
【００３１】
前記ゲートラインＧＬは、薄膜トランジスタＴのゲート電極Ｇと一緒にパターニングされる。図２を通して示した本発明の実施例においては、前記ゲートラインＧＬを直接に薄膜トランジスタのゲート電極として活用する様態を示している。このようなレイアウトにするためには、前記ゲート電極Ｇをポリシリコンで形成しないで金属で形成する。金属ゲートを採用すればポリシリコンゲートを使用するのに比べて工程数を減らせるようになる。
【００３２】
このように金属ゲートを採用する場合、金属導電膜としては薄膜の比抵抗が２〜３μΩ・ｃｍ程度の低抵抗材料のアルミニウム（Ａｌ）や銅（Ｃｕ）を採用し、耐化学性および耐熱性を向上させるためにはモリブデン−タンタル−アルミニウム（ＭｏＴａ−Ａｌ）、タンタル−アルミニウム（Ｔａ−Ａｌ）、クロム−アルミニウム（Ｃｒ−Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）またはアルミニウム−チタン（Ａｌ−Ｔｉ）などの合金を使用するのが好適である。また、前記配線ＧＬ、ＳＬのパターン幅は数μｍ程度にする。
【００３３】
図３は、本発明を適用した反射型液晶表示装置の層状構造を表したものである。前記配線ＧＬ、ＳＬと単位画素電極５２とのあいだに複数個の薄膜トランジスタＴ１、Ｔ２を連結して構成した部分が図４の従来の液晶表示装置と相違している。  このように構成された本発明はゲートラインＧＬおよびソースラインＳＬが形成する格子型パターンの４辺ＧＬ１〜ＧＬ４のうちのどれか一辺が断絶されてもその後段すなわちつぎの行列に位置する各辺に信号電流が流すのに支障がなくなる。
【００３４】
たとえば、図１（ａ）に示されるように、左列配線の縦辺ＧＬ１が断絶された場合にも、信号電流は上側横辺ＧＬ２、右列配線の縦辺ＧＬ３、下側横辺ＧＬ４を通じて前記左列配線の縦辺ＧＬ１の断絶した部分の後段に信号電流が流れるようになって前記左列配線の縦辺ＧＬ１に接続した薄膜トランジスタＴ２〜Ｔ４にゲート信号を印加できるようになる。
【００３５】
さらに本発明は単位画素電極５２に信号電流を印加する多数の薄膜トランジスタＴ１〜Ｔ４の中のどれか１つが従来の説明で記述したように色々な原因で作動不可能な状態の場合にも、作動可能の残りの薄膜トランジスタにより画素電極に信号電流が印加されて液晶を転移させるのに必要な電界を維持させることができる。
【００３６】
したがって液晶表示装置の製造工程において配線ＧＬ、ＳＬのうちの任意の１ヶ所が断絶したり、単位画素当たり前記配線ＧＬ、ＳＬと連結されたどれか１つの薄膜トランジスタに不良が発生した場合でも、画素表示が可能になるものである。本発明が適用された液晶表示装置において画素表示が不可能になる場合は、単位画素電極５２に接続した複数の薄膜トランジスタＴ１〜Ｔ４がすべて作動不能の状態になったりまたは前記配線ＧＬ、ＳＬが単位画素当たり形成する格子形パターンの４辺ＧＬ１〜ＧＬ４、ＳＬ１〜ＳＬ４がすべて断絶した状態になった場合だけである。
【００３７】
前述したようにハシゴ形のパターンに形成された配線ＧＬ、ＳＬに複数個の薄膜トランジスタＴ１〜Ｔ４を並列接続して使用すれば、ＯＮ−電流特性を向上させることができ、信号の昇圧時間を短縮して液晶の応答時間（Ｓｗｉｔｃｈｉｎｇ  Ｔｉｍｅ）を減らすことができる。
【００３８】
さらに、前記配線ＧＬ、ＳＬをハシゴ形に構成すれば配線抵抗値が減少し、それによりドライバー素子と連結されたパターン初期部ＰＳとパターン終り部分の電位差が減少する。
【００３９】
したがって配線が長くなり、走査線数が多くなる大型および高解像度の画面に適用しても均一で優秀な表示品質を得ることができる。
【００４０】
【発明の効果】
以上説明したように、本発明は単位画素当たり２つ以上の配線パターンを有する配線レイアウトを提供することにより、配線パターンの任意の一ヶ所が断絶されたり配線に連結された多数の薄膜トランジスタのうちのどれか１つが不良の場合にも画素表示に支障がなくなる。したがって巨視的にも液晶表示素子の製造時の収率を高めることができ、寿命特性を向上させることができる。
【００４１】
また、本発明はスイッチング素子として多数個の薄膜トランジスタを容易に画素電極に並列接続してＯＮ−電流特性を向上させ、スイッチングタイムを減らすことができる。
【００４２】
さらに従来に比べて配線の抵抗値が減少され配線の始め部分と終り部分の電位差が減ることにより、高解像度の大画面においても均一で優秀な表示品質を得ることができる効果がある。
【図面の簡単な説明】
【図１】（ａ）は本発明によるＧＬ配線パターンを示したレイアウトを示す平面説明図、（ｂ）は、本発明によるＳＬ配線パターンを示したレイアウトを示す平面説明図である。
【図２】図１（ａ）および（ｂ）を重ねて図示した配線パターンレイアウトを示す平面説明図である。
【図３】本発明を使用した反射型薄膜トランジスタ液晶表示装置の層状構造を示す断面説明図である。
【図４】従来の通常用いられる薄膜トランジスタ液晶表示装置の構造を示した層状構造の断面図である。
【図５】従来の配線パターンのレイアウトを示す平面図である。
【符号の説明】
ＳＬ  ソースライン
ＧＬ  ゲートライン
Ｔ１〜Ｔ４  薄膜トランジスタ
５２  画素電極
【図１】
0004854827.tif 000002
【図２】
0004854827.tif 000003
【図３】
0004854827.tif 000004
【図４】
0004854827.tif 000005
【図５】
0004854827.tif 000006