(57)【特許請求の範囲】
【請求項１】
ベースバンドプロセッサに接続された無線回路と、前記ベースバンドプロセッサに設けられて前記無線回路から受信されてダウンコンバートされた同相信号および直交信号をサンプリングする逆拡散器およびフラッシュＡ／Ｄコンバータと、を備えるスペクトラム拡散トランシーバにおいて、
受信された信号が所定の雑音レベルに達するかまたは近づいたときを検出し、擬似乱数（ＰＮ）シーケンス発生器と、同相部と、直交部とを備えるアナログ相関器と、
前記アナログ相関器に接続され、前記アナログ相関器によって、前記受信された信号が前記所定の雑音レベルに達するかまたは近づいたときを検出されるとき、前記フラッシュＡ／Ｄコンバータを選択的にスイッチングオンする制御回路と、
を備えるスペクトラム拡散トランシーバ。
【請求項２】
前記同相部は、
前記無線回路から前記ダウンコンバートされた同相信号を受信すると共に、前記ＰＮシーケンス発生器により生成されたビットシーケンスを受信して、これらに応答して、前記アナログ乗算器による乗算を介して第１の信号を生成する前記アナログ乗算器と、
所定の時間区間に基づいて前記第１の信号を積分して第２の信号を生成する積分器およびダンプ回路と、
前記第２の信号をサンプリングして第３の信号を生成するサンプル・ホールド回路と、
前記第３の信号を二乗して第４の信号を生成するアナログ二乗回路と、
を備える請求項１に記載のスペクトラム拡散トランシーバ。
【請求項３】
前記直交部は、
前記無線回路から前記ダウンコンバートされた直交信号を受信すると共に、前記ＰＮシーケンス発生器により生成されたビットシーケンスを受信して、これらに応答して、前記アナログ乗算器による乗算を介して第１の信号を生成する前記アナログ乗算器と、
所定の時間区間に基づいて前記第１の信号を積分して第２の信号を生成する積分器およびダンプ回路と、
前記第２の信号をサンプリングして第３の信号を生成するサンプル・ホールド回路と、
前記第３の信号を二乗して第４の信号を生成するアナログ二乗回路と、
を備える請求項１に記載のスペクトラム拡散トランシーバ。
【請求項４】
前記ＰＮシーケンス発生器は、バーカーシーケンスを生成する請求項１に記載のスペクトラム拡散トランシーバ。
【請求項５】
前記バーカーシーケンスは、１１ビットバーカーである請求項４に記載のスペクトラム拡散トランシーバ。
【請求項６】
前記無線回路から受信された前記ダウンコンバートされた同相信号および直交信号内のＰＮシーケンスに沿って、前記ＰＮシーケンス発生器から出力されるＰＮシーケンスを維持するアナログ回路として構成されたトラッキングループをさらに含む請求項１に記載のスペクトラム拡散トランシーバ。
【請求項７】
無線回路と、前記無線回路に接続されて、前記無線回路から受信されたダウンコンバートされた同相信号および直交信号をサンプリングする復調器およびＡ／Ｄコンバータを含むベースバンド処理部と、
ＰＮシーケンス発生器と、
受信された信号が所定の雑音レベルに達するかまたは近づいたときを検出するアナログ相関器と、
前記無線回路から受信された前記ダウンコンバートされた同相信号および直交信号内のＰＮシーケンスに沿って、前記ＰＮシーケンス発生器から出力されるＰＮシーケンスを維持するアナログ回路として構成されたトラッキングループと、
前記アナログ相関器に接続されて、前記受信された信号が所定の雑音レベルに達するかまたは近づいたときに、オフ状態からオン状態へと前記Ａ／Ｄコンバータを選択的に切り替えるための制御回路と、
を備えるトランシーバ。
【請求項８】
無線ローカルエリアネットワーク（ＷＬＡＮ）内に用いられるスペクトラム拡散トランシーバであって、
無線回路と、
前記無線回路に接続され、スペクトラム逆拡散器と、フラッシュＡ／Ｄコンバータを備え高品質の信号検出のためのデジタルレシーバ構成要素とを含むベースバンドプロセッサと、
受信された信号が所定の雑音レベルに達するかまたは近づいたときを検出するアナログ相関器と、
前記アナログ相関器に接続され、前記アナログ相関器によって、前記受信された信号が前記所定の雑音レベルに達するかまたは近づいたときを検出されるとき、高品質の信号検出を可能にするため前記デジタルレシーバ構成要素を選択的にスイッチングオンさせる回路構成と、
を備えるトランシーバ。
【請求項９】
無線回路と、この無線回路に接続されたベースバンドプロセッサと、を有し、フラッシュＡ／Ｄコンバータを備える所定のデジタルレシーバ構成要素をスイッチングオンする方法であって、
所定のレシーバ構成要素がオフされている間に、受信された信号が所定の雑音レベルに達するか近づくかするときを検出するアナログ相関を実行し、
前記受信された信号が前記所定の雑音レベルに達するか近づくかしたことが検出されたときに、所定のデジタルレシーバ構成要素をスイッチングオンする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、一般的には電子通信の分野に係り、特にアナログ相関を用いてデジタル受信機の感度を拡張する方法に関する。
【０００２】
【従来の技術】
スペクトラム拡散は、軍用および商用の両方に適用するための幅広い利用を発見した通信技術である。スペクトラム拡散通信システムにおいては、送信される変調はチャンネル上の送信に先行して帯域幅で拡散（増加）され、その後、受信機では同一量により帯域幅で縮小（減少）されている。
【０００３】
スペクトル拡散のための目標適用例の１つは、独立した電子装置間の無線またはラジオ通信を容易にすることである。例えば、無線ローカルエリアネットワーク（ＷＬＡＮ）は、放送により（over the air）データを送信したり受信したりする無線技術を用いる順応性のあるデータ通信システムであり、これにより配線による結合の必要性を減少させたり最少化させたりすることができる。エンドユーザは、ラップトップコンピュータ内のＰＣカード、またはデスクトップコンピュータ用のＩＳＡまたはＰＣＩカードとして具体的に実現されるトランシーバを介して前記ＷＬＡＮに接続される。このトランシーバはまた、例えば携帯型のコンピュータ、パーソナルデジタル補助器具等の何れかの装置と共に統合されていても良い。
【０００４】
今日の市場に有用な大多数のＷＬＡＮ製品は、９００ＭＨｚおよび２．４ＧＨｚのＩＳＭ周波数帯域で動作する垂直（偏波）の適用を目的とする適切なスペクトラム拡散解決法である。上述したようにこれらの製品は、ＰＣＭＣＩＡ，ＩＳＡおよびカスタムＰＣボートプラットホームにおける無線アダプタおよびアクセスポイントを含んでいる。典型的なスペクトラム拡散トランシーバは、ベースバンドプロセッサに接続された従来のＩＦ無線回路を備えており、これは送信すべき信号の所望の変調と、このトランシーバで受信された信号の所望の復調とを提供している。したがって、例えばベースバンドプロセッサは直接シーケンス（ＤＳ）変調、周波数ホッピング（ＦＨ）変調、時間ホッピング（ＴＨ）変調、または種々のスキームのうちの１つまたはそれ以上を相互に混ぜ合わせたようなハイブリッド変調のような所定のスペクトラム拡散変調技術を行なっても良い。
【０００５】
ＩＥＥＥ８０２．１１ＷＬＡＮ標準に対応するために設計された公知のスペクトラム拡散トランシーバにおいては、ベースバンドプロセッサは具体的には、無線部における直交ＩＦ復調器からの受信されたＩ（同相）およびＱ（直交）信号を処理する、基板上（on-board）の二重パラレル（または“フラッシュ”）アナログ−デジタル（Ａ／Ｄ）コンバータを含んでいる。フラッシュＡ／Ｄコンバータは、連続する近似処理とは逆に、１つのステップでアナログ−デジタル変換を行なっている。とりわけ、フラッシュＡ／Ｄコンバータは、アナログ電圧を表現するｎビットのデジタル符号を生成するために、入力アナログ電圧２ｎ−１をしきい値電圧と比較する。具体的には、ベースバンドプロセッサはまた、無線部における受信信号強度表示器（ＲＳＳＩ）から提供されたアナログ信号を変換するための他のフラッシュＡ／Ｄコンバータを含んでいる。
【０００６】
しかしながら、信号電力の表示を与えるＲＳＳＩは、信号が雑音レベル（例えば、ＩＥＥＥ８０２．１１ｂ受信機における−９５ｄＢｍ）に丁度かその近傍であるときに、不正確な検出の可能性を低くするために効果的に機能していない。（例えば、ＩＥＥＥ８０２．１１ｂ用のＩＳＭ２．４ＧＨｚシステムにおけるように）典型的な低廉な受信機においては、ＲＳＳＩは、通常、図１に示されているように入力信号の全範囲において動作している。中間範囲の動作において、受信信号が入来されていることをＲＳＳＩ出力信号から決定することができる。しかしながら、ＶｍｉｎでのＶＲＳＳＩに関する雑音専用状態においては、信号の入来していることは、その信号が雑音の電力よりも約１０ｄＢより大きくない限りは検出することができないので、不正確な検出の可能性は低くなっている。このこともまた図１に示されている。したがって、不正確な検出の低い可能性を決定するための唯一の方法は、もしもその信号が雑音レベルであるかまたはその近傍であるならば（すなわち、ＲＳＳＩが信頼できないとき）、分離された相関を行なうことである。これは、代わりに、たとえこれらのコンバータが次のメッセージ送信のをオフにするとしても、フラッシュＡ／Ｄコンバータがオン状態に維持されることを要求している。フラッシュＡ／Ｄコンバータは、大容量の電流を引き出して、その結果、大きな電力消費を提示することになる。
【０００７】
受信された信号を“嗅ぎ回る（察知する―sniffing―）”ためにフラッシュＡ／Ｄコンバータをまずオンさせなければならないということなしに、信号が雑音レベルになるかまたはその近傍となるときに、スペクトラム拡散トランシーバの受信部の感度を増加させることが望まれることになるであろう。この発明はこのような必要性に答えるものである。
【０００８】
【発明の概要】
アナログ相関技術は、受信された信号が入来されたときに、所定のデジタル受信機構成要素をオンさせるときを決定するためのスペクトラム拡散トランシーバのデジタル受信機の部分で用いられている。個別の実施形態において、アナログ相関器は、無線部からのＩおよびＱ出力を受信して、受信された信号における同様のシーケンスに対する局部疑似乱数（ＰＮ）シーケンスをロック（lock―固定―）することを試みている。アナログ相関器がＰＮシーケンスを整列させるときに、そして、もしも対応する相関のピークが十分に大きいならば、デジタル受信機部分におけるフラッシュＡ／Ｄコンバータがオンされる。実際においては、アナログ相関器は、その信号が雑音フロアであるかまたはその近傍にあるときに、無線信号強度表示器（ＲＳＳＩ）が不正確な警告の可能性が低いまま受信信号がセットされていることを検出するので、受信信号を“嗅ぎ回って”いる。
【０００９】
表示された実施形態において、アナログ相関器は、ＩおよびＱチャンネルのそれぞれのために、アナログ乗算器、積分器およびダンプ回路、サンプルおよびホールド回路、アナログ二乗器を備えている。疑似乱数（ＰＮ）シーケンス発生器は、選択された遅延の適用に続くチャンネルのそれぞれに対して所定のＰＮシーケンスを供給している。ＰＮシーケンス発生器は、スペクトラム拡散変調を提供するための所定のチップレートでの各々のデータビットを拡散するために用いられる発生器である。代表的な実施形態においては、このＰＮシーケンスは、バーカー（Barker）シーケンスである。動作においては、信号が雑音レベルであるかまたはその近傍にあるときに、ＰＮシーケンスのロックに続いて、相関器の出力は、選択された遅延での所定の関係にある相関ピークでのものである。所定の関係にある相関ピークがしきい値を超えたときに、デジタル受信機内のフラッシュＡ／Ｄコンバータをオンさせるために、アナログ相関器から制御信号が出力される。その結果として、フラッシュＡ／Ｄコンバータによる大きな電力消費は、受信された信号が入来しているとき、および関係のある相関ピークが所定のしきい値を超えているときに、活性化されるのみである。これらは、先行技術におけるように、受信された信号を嗅ぎ回るために活性化されることはない。
【００１０】
上述した説明は、この発明のより適切な目的や特徴のいくつかを概説したものである。これらの目的および特徴は、この発明のより顕著な特徴や適用例のいくつかを単に説明するために解釈されるべきである。他の多くの有益な結果は、いかに説明されるであろう、開示される発明をこの発明の異なるやり方または変形に適用することにより、達成され得るものである。したがって、この発明の他の目的やより完全な理解は、以下の詳細な説明を参照することにより得られることになるであろう。
【００１１】
【発明の実施の形態】
この発明およびその有利点のより完全な理解のために、添付図面に関連づけて与えられる以下の詳細な説明について参考例が説明されるべきである。
【００１２】
図２は、この発明が実現される公知の無線トランシーバを示している。このトランシーバは、提案されたＩＥＥＥ８０２．１１標準による２．４ＧＨｚＩＳＭにおけるＷＬＡＮ適用例に用いられていても良いが、この適用例はこの発明を限定するものではない。このトランシーバは、ＲＦ電力増幅および送信／受信スイッチ２０４に接続された選択可能なアンテナ２０２を備えている。トランシーバは、低雑音増幅器２０６とＲＦ電力増幅および送信／受信スイッチ２０４の両方に接続されたアップ／ダウンコンバータ２０８をもまた備えている。このアップ／ダウンコンバータ２０８は、二重周波数合成器２１０および直交ＩＦ変調器／復調器２１２に接続されている。ＩＦ変調器／復調器２１２は、受信信号強度表示（ＲＳＳＩ―Received Signal Strength Indicator―）機能を備え、これはＲＳＳＩのモニタリング（監視）または“嗅ぎ回り―sniffing―”機能を提供しており、これは公知のものである。１つまたはそれ以上のフィルタ２１４および電圧制御発信器（ＶＣＯ―Voltage Controlled Oscillator―）２１６がまた、設けられていても良い。上述した構成要素は、従来のスペクトラム拡散トランシーバの無線部を構成している。これらの構成要素の動作についての精通は想像される。
【００１３】
スペクトラム拡散ベースバンドプロセッサ２１８は、無線部に接続されると共に、この技術分野においてまた公知であるように、全（波）または半（波）の二重パケット基本スペクトラム拡散通信に必要なすべての機能を含んでいる。とりわけ、このプロセッサは、ＩＦ変調器２１２からの同相信号および直交信号を受信する基板上の二重フラッシュＡ／Ｄコンバータ２２０および２２２を有している。ベースバンドプロセッサはまた、ＩＦ変調器２１２からの受信された信号強度表示器（ＲＳＳＩ）電圧を処理するための別のＡ／Ｄコンバータ２２４を含んでいる。明瞭なチャンネル評価（ＣＣＡ）回路２２６は、データの衝突を避けてネットワークのスループットを最適化するための明瞭なチャンネル評価機能を提供している。フラッシュＡ／Ｄコンバータの出力は、受信した信号を逆拡散する復調器２２８へと供給されている。変調器２３０は、良く理解されているように、拡散機能を実行する。インターフェース回路２３２は、ベースバンドプロセッサに対して／からデータをやりとり（interface）するために、復調器２２８および変調器２３０に接続されている。ここで再び、上記構成要素のすべては、この技術分野の熟練者にとって公知である。
【００１４】
スペクトラム拡散技術の１つは、直接シーケンス変調である。表示上の目的のために、この発明は直接シーケンスベースバンドプロセッサの文脈の中で説明されているが、このことは、既に考察されたように、この発明を限定するものではない。直接シーケンス変調は、疑似乱数（ＰＮ）発生器の出力シーケンスを、それぞれがチップタイムと呼ばれる持続時間を有する複数のパルスの列上に、直線状に変調することにより形成されている。１１ビットのバーカーシーケンス（例えば、＋＋＋−−−＋−−＋−）が、この目的のためのみに用いられていても良い。もちろん、この１１ビットのバーカーシーケンスの使用は、単なる例示的なものである。バーカーシーケンスは、すべてのτが−（ｎ−１）＜τ＜ｎ−１であるときに、非周期の自動相関値｜ρｓ（τ）｜＜１を有する長さｎのバイナリ｛−１，＋１｝のシーケンス｛ｓ（ｔ）｝である。具体的には、変調のこのタイプは、２値で位相偏移適合された（ＢＰＳＫ―binary phase-shift-keyed―）情報信号と共に用いられている。直接シーケンスＢＰＳＫ信号は、前記ＢＰＳＫ信号を直接シーケンス変調により多重化することにより生成されている。受信されたＢＰＳＫ信号を復調するためには、（逆拡散するために用いられる受信機でのＰＮ波形を生成する）局部ＰＮ乱数発生器が、受信されたＢＰＳＫ信号のＰＮ波形の１つのチップの範囲内で同期させられていなければならない。この機能は、それぞれの位置で、チップの一部分により時間的に連続的に局部ＰＮ波形をステップ化するサーチルーチンにより行なわれ、このサーチルーチンは、受信された信号と局部ＰＮ波形との間の高度な相関に関して検索している。この検索は、相関が所定のしきい値を超えたときに終了するものであり、この所定のしきい値は粗い配列が達成されたことを表示しているものである。２つのＰＮ波形を粗い配列内に運んだ後に、遅延固定されたまたはタウ・ディザー（tau-dither）トラッキングループが精密な配列を維持するために用いられている。このプロセスのさらなる詳細は、例えば、この明細書に参考として組み入れられる、ＣＲＣ出版による「通信便覧（The Communication Handbook）の１６．４版（１９９７）」の中に説明されている。
【００１５】
図３は、ベースバンドプロセッサおよびこれに支援されるフラッシュＡ／Ｄコンバータ３０２および３０４を示している。理論的には、フラッシュコンバータ３０２および３０４は、（もしも認証が期待されていないならば）次に続くメッセージの終了（ＥＯＭ―end of message―）の送信をオフにすることもできる。しかしながら、先行技術においては、これは実用的ではなかった。とりわけ、ＲＳＳＩの雑音を超える１０ｄＢよりも信号が小さいときに、出力において謝った警告が高い蓋然性で出されるようになっているならば、ＲＳＳＩ出力にとって、受信された信号強度が雑音の下限（約−９５ｄＢｍ）を超える約１０ｄＢよりも小さいときを決定するために、効果的に用いられることは可能ではなくなる。したがって、先行技術において、フラッシュＡ／Ｄコンバータは（約−９５および−８５ｄＢｍの間の）雑音下限の近傍から始まる受信された信号を“嗅ぎ回る”ためにオン状態を維持しなければならない。このような相関のために求められている、フラッシュＡ／Ｄコンバータは、大きな電流量を引き出している。この問題を克服し、さらにデジタル受信機の全体的な電力の消費を低減させるために、この発明は、低電力のアナログ相関を伴う受信信号を嗅ぎ回ることによりデジタル受信機の感度を伸ばしている。アナログ相関器は受信された信号の存在を表示する相関ピークを検出したときに、メインベースバンドプロセッサ内に設けられたフラッシュＡ／Ｄコンバータがオンされる。アナログ相関器の構成要素は、低電力装置であり、Ａ／Ｄコンバータの使用を制限する結果として、受信機の全体の電力の消費は、先行技術に比較して顕著に低減される。
【００１６】
図４は、アナログ相関器４００の基本動作を示している。一般的には、アナログ相関器は、局部ＰＮシーケンス（例えば、１１ビットバーカー）を、サンプルされてダウンコンバートされた同相および直交信号ＶＩおよびＶＱ内の単純なＰＮシーケンスに同期させるために用いられている。アナログ相関器がＰＮシーケンスを整列させたときであって、もしも相対的な相関のピークがしきい値よりも大きいならば、受信部のデジタル部分内のフラッシュＡ／Ｄコンバータは、オンとなる。これらのコンバートは通常は次に続くＥＯＭ送信をオフにしている。
【００１７】
この図においては、ＩＦ復調器からの同相（Ｉ）信号のみが、処理されるべきものとして示されている。もちろん、相関器４００は、直交位相（Ｑ）信号を処理するための簡単なループを含んでいる。図示されているように、ＩＦ復調器段からのＶＩ信号は、アナログ乗算器４０２内で、バーカシーケンスと混合されており、このバーカーシーケンスは、そのシーケンスが遅延回路４０６により量τだけ遅延させられた後に、１１ビットシフトレジスタ４０４により生成されている。この１１ビットシフトレジスタは、所定の周波数、例えば１１ＭＨｚで動作している。アナログミキサ４０２の出力は、合計回路４０８により合計されて、その後サンプル回路４１０によりサンプルされる。この具体例におけるサンプルレートは、１１チップ毎である。このサンプルされた出力は、その後、二乗回路４１２で二乗されてＱ信号と同様に処理された出力に足し合わされ、その結果が制御回路４１４に対して供給されている。動作において、シフトレジスタの出力は、受信されたＶＩ信号および受信されたＶＱ信号内のバーカー波形の１つのチップの範囲内で、同期させられている。制御回路はその後、整列されたバーカーシーケンスを維持するために、遅延回路４０６により提供される遅延τを調整する信号を生成している。このシーケンスが整列されているとき、相関器は、例示的に示されているように、およそ１１の所定の処理ゲインを有している。この処理ゲインが所定のしきい値を超える相関ピークを表示しているときに、受信された信号の始まりが発生してフラッシュＡ／Ｄコンバータは活性化される。
【００１８】
図５は、信号が雑音の下限であるかまたはその近傍で入来したときに、受信された信号の存在を検出する際に用いられるホン発明のアナログコンバータ５００の好適な実施形態を表示している。相関器は、アナログ乗算器５０２、積分器およびダンプ回路５０４と、サンプルおよびホールド回路５０６と、アナログ二乗回路５０８と、を含むＩチャンネルブランチを備えている。相関器のＱチャンネルブランチは、アナログ乗算器５１０と、積分器およびダンプ回路５１２と、サンプルおよびホールド回路５１４と、アナログ二乗回路５１６とを備えている。それぞれのブランチには、ＰＮ生成器５１８から供給されるバーカー（または他のＰＮ）シーケンスと共にそれぞれのＶＩおよびＶＱ信号が供給されている。図４に示されるように、ＰＮシーケンスは、遅延回路５２０により所定の量τだけ遅延させられている。制御回路５２５は緩慢なＡ／Ｄコンバータ５２２によりデジタル形式へと変換され、遅延回路５２０を制御するために用いられる制御信号を生成している。Ａ／Ｄコンバータ５２２および遅延回路５２０は、従来のタウ・ディザートラッキングループを備えている。動作において、（ＰＮ発生器および個別のＩおよびＱ信号の各々からの）ＰＮシーケンスが１つのチップ内にあるときに、ピーク相関が発生している。この時点で、制御回路５２５は、遅延τを設定するためにトラッキングループにより用いられる出力信号を生成しているので相関はピーク値を維持している。相関ピークが所定のしきい値を超えているときには、制御回路５２５はフラッシュＡ／Ｄコンバータ５２４および５２６をオン状態に活性化させる出力を生成している。上記より注意されるべきように、コンバータ５２４および５２６は通常、次に続くＥＯＭ送信をオフにしている。
【００１９】
制御回路は、何れかの従来のやり方、例えば、ソフトウェア駆動によるプロセッサ、マイクロコントローラ、有限状態の機械、手により関係づけられた（handwired）論理、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲイブ・アレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、等により実現されていても良い。ひとたび遅延が決定されると、制御回路は、デジタル構成要素による相関を容易にするためにデジタル受信機にこの値を提供するようにしても良い。
【００２０】
アナログ相関器は、受信された信号が雑音レベルの入来するかまたはその近傍で入来したとき（さもなければ、ＲＳＳＩが効果のないとき）を検出するように動作している。相関ピークが発生したとき、フラッシュＡ／Ｄコンバータがオンされる。この理にかなったフラッシュＡ／Ｄコンバータの制御は、ベースバンドプロセッサにおける改善された電力の管理を提供し、これによりスペクトラム拡散トランシーバの間然された全体的な性能を提供している。
【００２１】
この技術分野の熟練者の一人は、アナログ相関が、観察する信号検出点からの相対的に低い品質のものであり；これに対して、（デジタル受信機回路構成内で行なわれた）対応するバーカー相関が高い品質の信号検出を提供していることを認識することになるであろう。したがって、一般化の方法により、この発明の技術は、低い品質での信号検出用のアナログ相関器と、高い品質での信号検出用の通常のデジタル相関器とを実現している。
【００２２】
以上のように説明された私の発明により、私が新しいものとして請求したいものは、上述した請求の範囲に記載されている。
【図面の簡単な説明】
【図１】  従来のスペクトラム拡散受信機における受信信号強度表示器電圧および信号強度の間の関係を示す説明図である。
【図２】  先行技術の代表的なスペクトラム拡散トランシーバのアーキテクチャーを示すブロック構成図である。
【図３】  図２のスペクトラム拡散トランシーバのベースバンドプロセッサの構成要素を示すブロック構成図である。
【図４】  この発明の基本動作原理を示すアナログ相関器のブロック構成図である。
【図５】  この発明による信号強度が雑音レベルであるかまたはその近傍であるときにデジタル受信機回路構成を制御するためにアナログ相関器がどのように用いられるかを示すより詳細なブロック構成図である。
【符号の説明】
４００  アナログ相関器
４０２  アナログ乗算器
４０４  １１ビットシフトレジスタ
４０６  遅延回路
４０８  合計回路
４１０  サンプル回路
４１２  二乗回路
４１４  制御回路
５０２  アナログ乗算器
５０４  積分器およびダンプ回路
５０６  サンプルおよびホールド回路
５０８  アナログ二乗回路
５１０  アナログ乗算器
５１２  積分器およびダンプ回路
５１４  サンプルおよびホールド回路
５１６  アナログ乗算器
５１８  ＰＮシーケンス発生器
５２５  制御回路
【図１】
0004900754.tif 000002
【図２】
0004900754.tif 000003
【図３】
0004900754.tif 000004
【図４】
0004900754.tif 000005
【図５】
0004900754.tif 000006