(57)【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体層及びその表面に形成された第２の導電型の第２の半導体層を含みＰＮ接合部を有した半導体基板と、
前記第２の半導体層の表面を部分的に覆って形成され、前記第２の半導体層の表面を露出する開口部を有する第１の絶縁膜と、
前記第１の絶縁膜の前記開口部を通して前記第２の半導体層の表面に接触した電極と、
前記電極を取り囲んで形成され、前記第２の半導体層の表面から所定の深さを有するメサ溝と、
有機絶縁物からなり、前記メサ溝、前記第１の絶縁膜及び前記電極の端部を連続して覆うと共に、前記メサ溝の外側で前記第１の絶縁膜の外周端部及び前記第２の半導体層の外周端部を覆う第２の絶縁膜と、を備えることを特徴とするメサ型半導体装置。
【請求項２】
前記有機絶縁物は、ポリイミド又はエポキシ樹脂であることを特徴とする請求項１に記載のメサ型半導体装置。
【請求項３】
前記メサ溝は、前記第１の半導体層の中に到達していることを特徴とする請求項１又は請求項２に記載のメサ型半導体装置。
【請求項４】
前記第１の半導体層は、第１の層と、前記第１の層の表面に形成され前記第１の層よりも低い濃度を有した第２の層を含み、前記第２の層は、前記第２の半導体層と接していることを特徴とする請求項１、２、３のいずれかに記載のメサ型半導体装置。
【請求項５】
前記メサ溝は、前記第１の層の中に到達していることを特徴とする請求項４に記載のメサ型半導体装置。
【請求項６】
第１導電型の第１の半導体層及びその表面に形成された第２導電型の第２の半導体層を含みＰＮ接合部を有した半導体基板を準備し、
前記第２の半導体層の表面を部分的に覆って形成され、前記第２の半導体層の表面を露出する第１の開口部及び第２の開口部を有する第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の前記第１の開口部を通して前記第２の半導体層の表面に接触する電極を形成する工程と、
前記電極を取り囲み、前記第２の半導体層の表面から所定の深さを有するメサ溝を形成する工程と、
有機絶縁物からなり、前記メサ溝、前記第１の絶縁膜、前記電極の端部、及び前記第２の開口部内の前記第２の半導体層を連続して覆う第２の絶縁膜を形成する工程と、
ダイシング工程と、を備え、
前記メサ溝の外側を囲むスクライブラインは、前記第２の開口部内を通り、前記ダイシング工程は、前記第２の絶縁膜が、前記メサ溝の外側で前記第１の絶縁膜の外周端部及び前記第２の半導体層の外周端部を覆って残存するように、前記第２の開口部内を通る前記スクライブラインに沿って行われることを特徴とするメサ型半導体装置の製造方法。
【請求項７】
前記有機絶縁物は、ポリイミド又はエポキシ樹脂であることを特徴とする請求項６に記載のメサ型半導体装置の製造方法。
【請求項８】
前記メサ溝は、前記第１の半導体層の中に到達していることを特徴とする請求項６又は請求項７に記載のメサ型半導体装置の製造方法。
【請求項９】
前記第１の半導体層は、第１の層と、前記第１の層の表面に形成され前記第１の層よりも低い濃度を有した第２の層を含み、前記第２の層は、前記第２の半導体層と接していることを特徴とする請求項７又は請求項８に記載のメサ型半導体装置の製造方法。
【請求項１０】
前記メサ溝は、前記第１の層の中に到達していることを特徴とする請求項９に記載のメサ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メサ溝を有したメサ型半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
従来より、メサ型半導体装置の１つとして、大電力用のメサ型ダイオードが知られている。従来例によるメサ型ダイオードについて図７及び図８を参照して説明する。図７は従来例によるメサ型ダイオードがマトリクス状に複数配置された半導体ウェハを示す概略平面図である。図８は、図７のＸ−Ｘ線に沿った断面図であり、スクライブラインＤＬに沿ってダイシングが行われた後の状態を示している。
【０００３】
Ｎ＋型の半導体基板１０の表面にＮ−型半導体層１１が形成されている。Ｎ−型半導体層１１の表面にはＰ型半導体層１２が形成され、Ｐ型半導体層１２上には、第１の絶縁膜２３が形成されている。また、Ｐ型半導体層１２と電気的に接続されたアノード電極１４が形成されている。半導体基板１０の裏面にはカソード電極１５が形成されている。
【０００４】
また、Ｐ型半導体層１２の表面からＮ＋型の半導体基板１０に到達するメサ溝２６が形成されている。メサ溝２６は、Ｎ−型半導体層１１よりも深く形成され、その底部はＮ＋型の半導体基板１０の中に位置している。メサ溝２６内には、Ｎ−型半導体層１１とＰ型半導体層１２が接触してなるＰＮ接合部ＪＣを含む側壁を覆うように、第２の絶縁膜４７が充填されている。メサ型ダイオードは、このメサ溝２６によって取り囲まれてメサ型の構造を有している。このメサ型ダイオードのスクライブラインＤＬは、メサ溝２６の外側を取り囲んで延びている。
【０００５】
なお、メサ型の半導体装置については、例えば特許文献１に記載されている。
【特許文献１】特開２００３―３４７３０６公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来例では、アノード電極１４が露出しているため、アノード電極１４と第１の絶縁膜２３との隙間からメサ型ダイオードの内部に水分等が浸入し、メサ型ダイオードが汚染されていた。また、メサ型ダイオードに対して物理的なダメージが生じ易くなっていた。
【０００７】
この問題に対処するため、メサ溝２６からアノード電極１４の端部上にかけて、第２の絶縁膜４７とは別に、新たなパッシベーション膜を形成することが考えられるが、その場合、パッシベーション膜の形成工程を設けるにあたって製造工程が煩雑になり、また、製造コストが増大するという問題が生じていた。
【課題を解決するための手段】
【０００８】
本発明のメサ型半導体装置は、第１導電型の第１の半導体層及びその表面に形成された第２の導電型の第２の半導体層を含みＰＮ接合部を有した半導体基板と、第２の半導体層の表面を部分的に覆って形成され、第２の半導体層の表面を露出する開口部を有する第１の絶縁膜と、第１の絶縁膜の開口部を通して第２の半導体層の表面に接触した電極と、電極を取り囲んで形成され、第２の半導体層の表面から所定の深さを有するメサ溝と、有機絶縁物からなり、メサ溝、第１の絶縁膜及び電極の端部を連続して覆うと共に、メサ溝の外側で第１の絶縁膜の外周端部及び第２の半導体層の外周端部を覆う第２の絶縁膜と、を備えることを特徴とする。
【０００９】
また、本発明のメサ型半導体装置の製造方法は、第１導電型の第１の半導体層及びその表面に形成された第２の導電型の第２の半導体層を含みＰＮ接合部を有した半導体基板を準備し、第２の半導体層の表面を部分的に覆って形成され、第２の半導体層の表面を露出する第１の開口部及び第２の開口部を有する第１の絶縁膜を形成する工程と、第１の絶縁膜の第１の開口部を通して第２の半導体層の表面に接触する電極を形成する工程と、電極を取り囲み、第２の半導体層の表面から所定の深さを有するメサ溝を形成する工程と、有機絶縁物からなり、メサ溝、第１の絶縁膜、電極の端部、及び第２の開口部内の第２の半導体層を連続して覆う第２の絶縁膜を形成する工程と、半導体基板及びそれに積層された各層からなる積層体をダイシングする工程と、を備え、メサ溝の外側を囲むスクライブラインは、第２の開口部内を通り、ダイシング工程は、第２の絶縁膜が、メサ溝の外側で第１の絶縁膜の外周端部及び第２の半導体層の外周端部を覆って残存するように、第２の開口部内を通るスクライブラインに沿って行われることを特徴とする。
【００１０】
かかる構成によれば、メサ溝から延びる第２の絶縁膜によって電極の一部が覆われるため、新たなパッシベーション膜を設けることなく、水分の浸入などのメサ型半導体装置の汚染、及びメサ型半導体装置に対する物理的なダメージを防止することができる。また、新たなパッシベーション膜の形成工程を省けるため、製造コストを低く抑えることができる。
【発明の効果】
【００１１】
本発明のメサ型半導体装置及びその製造方法によれば、製造コストを低く抑えつつ、装置の汚染及び物理ダメージを防止することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施形態によるメサ型半導体装置及びその製造方法について、メサ型半導体装置がメサ型ダイオードである場合を例として、図面を参照して説明する。図１乃至図６は、本実施形態によるメサ型ダイオード及びその製造方法を示す断面図であり、図７のＸ−Ｘ線に沿った断面に対応している。図１乃至図６では、図７に示したものと同様の構成要素については、同一の番号を付して参照する。
【００１３】
なお、以下に説明するメサ型ダイオードの製造方法は、図７のように複数のメサ型ダイオードがマトリクス状に配置される半導体ウェハに対して行われる。図１乃至６図では、説明の便宜上、複数のメサ型ダイオードのうち、１つのメサ型ダイオードを中心に、それに隣接する２つのメサ型ダイオードの一部を図示している。
【００１４】
図１に示すように、例えばリン等のＮ型不純物が高濃度で拡散されたＮ＋型の半導体基板１０（例えば、シリコン単結晶基板）を準備する。この半導体基板１０の表面に、例えば半導体層をエピタキシャル成長させることで、低濃度のＮ型半導体層、即ちＮ−型半導体層１１を形成する。なお、Ｎ−型半導体層１１は、上記以外にも、半導体基板１０の表面に不純物が拡散されてなる不純物拡散領域であってもよい。その後、Ｎ−型半導体層１１の表面に、例えばボロン等のＰ型不純物を拡散することで、Ｐ型半導体層１２を形成する。これにより、Ｎ−型半導体層１１とＰ型半導体層１２との界面には、ＰＮ接合部ＪＣが形成される。上記構成において、半導体基板１０、Ｎ−型半導体層１１、Ｐ型半導体層１２の全体の厚さは、例えば約２００μｍ程度である。
【００１５】
次に、図２に示すように、Ｐ型半導体層１２の表面に、例えば熱酸化法やＣＶＤ法によって、シリコン酸化膜等の第１の絶縁膜２３を形成する。その後、マスクを用いて第１の絶縁膜２３の一部に対してエッチングを行い、第１の絶縁膜２３に、Ｐ型半導体層１２の一部を露出する第１の開口部２３Ａ、及び第２の開口部２３Ｂを設ける。第１の開口部２３Ａはメサ型ダイオードの活性化領域に対応して設けられ、第２の開口部２３ＢはスクライブラインＤＬが延びるスクライブライン領域に対応して設けられる。
【００１６】
次に、第１の絶縁膜２３の第１の開口部２３Ａを通してＰ型半導体層１２と接続するアノード電極１４を形成する。アノード電極１４は、アルミニウム等の導電材料からなり、スパッタリング法や蒸着法等により形成される。一方、半導体基板１０の裏面には、アノード電極１４と同様の方法で、アルミニウム等の導電材料からなるカソード電極１５が形成される。
【００１７】
次に、図３に示すように、第１の絶縁膜２３を覆うレジスト層ＰＲを形成する。レジスト層ＰＲは、後述するメサ溝２６の形成予定領域に対応して設けられた開口部ＰＲＡを有している。そして、このレジスト層ＰＲをマスクとして、開口部ＰＲＡで露出する第１の絶縁膜２３をエッチングして除去し、第１の絶縁膜２３に第３の開口部２３Ｃを設ける。その後、レジスト層ＰＲをマスクとして、Ｐ型半導体層１２、Ｎ−型半導体層１１、半導体基板１０の厚さ方向の途中に至る領域をエッチングして、メサ型ダイオードの活性化領域を取り囲むメサ溝２６を形成する。このエッチングでは、等方性ドライエッチングと保護膜の形成を繰り返すボッシュプロセスや、極めて低い圧力下での異方性ドライエッチング等を用いることにより、アスペクト比の高いメサ溝２６を形成できる。メサ溝２６の底部はＮ−型半導体層１１よりも深くなっており、半導体基板１０の中に達している。その全体の深さは約１００μｍであることが好ましい。また、メサ溝２６の幅は、例えば約１０μｍである。
【００１８】
このようなメサ溝２６を有したメサ型ダイオードによれば、逆バイアス印加時、即ち、アノード電極１４に対してカソード電極１５から高い電圧を印加して、ＰＮ接合部ＪＣに逆バイアスを印加した時における耐圧を高くすることができる。
【００１９】
次に、図４に示すようにレジスト層ＰＲを除去し、その後、図５に示すように、第１の絶縁膜２３の第２の開口部２３Ｂで露出するＰ型半導体層１２上（即ちスクライブラインＤＬに沿ったスクライブライン領域上）から、第１の絶縁膜２３、メサ溝２６内、そしてアノード電極１４の端部上を連続して覆う第２の絶縁膜２７を形成する。即ち、第２の絶縁膜２７は、アノード電極１４の端部以外の一部を露出する開口部２７Ａを有している。アノード電極１４の端部上に延びる部分の第２の絶縁膜２７は、例えば、アノード電極１４の端から少なくとも約５０μｍ延びている。
【００２０】
第２の絶縁膜２７は、第２の開口部２３Ｂ内及びメサ溝２６内に埋め込まれると共に、そこからアノード電極１４上にかけて連続的に形成される程度の粘性を有する有機絶縁物からなる。第２の絶縁膜２７は、例えばポリイミド系の樹脂、あるいはエポキシ系の樹脂を含むものである。あるいは、上記有機絶縁物以外にも、上記と同様の粘性を有したものであれば、第２の絶縁膜２７として、鉛系又は亜鉛系のガラス粉末が樹脂に混合されてなるガラスペーストを用いてもよい。第２の絶縁膜２７は、例えば、スクリーン印刷法、ディスペンス法、スピン塗布法により形成され、必要に応じて、フォトリソグラフィ工程等によりパターニングされる。
【００２１】
次に、図６に示すように、半導体基板１０及びそれに積層された各層からなる積層体を、第２の開口部２３Ｂ内に延びるスクライブラインＤＬに沿ってダイシングし、複数のメサ型ダイオードに分離する。
【００２２】
こうして完成したメサ型ダイオードによれば、前述したように、第２の絶縁膜２７によって、メサ溝２６内からアノード電極１４の端部にかけて連続して覆われるため、新たなパッシベーション膜を設けることなく、水分の浸入などによるメサ型ダイオード内の汚染、及びメサ型ダイオードに対する物理的なダメージを防止することができる。また、新たなパッシベーション膜の形成工程を省けるため、製造コストを低く抑えることができる。
【００２３】
また、第２の絶縁膜２７は、メサ溝２６内でＮ−型半導体層１１よりも深く半導体基板１０の中まで覆っていることから、メサ型ダイオードの活性化領域への水分の浸入などを防止するガードリングとしても機能する。
【００２４】
なお、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能なことは言うまでもない。例えば、上記実施形態において、第１の絶縁膜２３のうち、メサ溝２６の外側の領域では、第１の絶縁膜２３は必ずしも形成されなくてもよい。この場合、メサ溝２６の外側の領域では、第２の絶縁膜２７はＰ型半導体層１２の表面上に延びて形成される。
【００２５】
また、上記実施形態における、Ｎ＋型の半導体基板１０、Ｎ−型半導体層１１、Ｐ型半導体層１２について、それぞれの導電型を逆にしてもよい。また、Ｎ型の半導体基板上に、直接、Ｐ型半導体層を形成するものでもよい。さらに、上記実施形態ではメサ型ダイオードを一例として説明したが、本発明は他のメサ型半導体装置についても適用される。例えば、本発明は、メサ型バイポーラトランジスタ，メサ型ＭＯＳＦＥＴ，メサ型ＩＧＢＴ，メサ型サイリスタ等にも適用することができる。例えば、メサ型バイポーラトランジスタの場合は、Ｐ型半導体層１２の表面にさらにＮ型半導体層を設けることでＮＰＮ型のバイポーラトランジスタ構造を得ることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図２】本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図３】本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図４】本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図５】本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図６】本発明の実施形態によるメサ型ダイオード及びその製造方法を示す断面図である。
【図７】従来例によるメサ型ダイオードの平面図である。
【図８】従来例によるメサ型ダイオードの断面図である。
【符号の説明】
【００２７】
１０  半導体基板                    １１  Ｎ−型半導体層
１２  Ｐ型半導体層                  １３，２３  第１の絶縁膜
２３Ａ  第１の開口部                ２３Ｂ  第２の開口部
２３Ｃ  第３の開口部                １４  アノード電極
１５  カソード電極                  １６，２６  メサ溝
２７，４７  第２の絶縁膜
ＪＣ  ＰＮ接合部                    ＰＲ  レジスト層
ＰＲＡ  開口部                      ＤＬ  スクライブライン
【図１】
0005074172.tif 000002
【図２】
0005074172.tif 000003
【図３】
0005074172.tif 000004
【図４】
0005074172.tif 000005
【図５】
0005074172.tif 000006
【図６】
0005074172.tif 000007
【図７】
0005074172.tif 000008
【図８】
0005074172.tif 000009