(57)【特許請求の範囲】
【請求項１】
入力電圧を変化させたときに出力が第１レベルと第２レベルとの２値にヒステリシスを持って遷移するヒステリシス回路が、
出力が前記第１レベルにあって、出力を前記第２レベルに遷移させる第１の方向に、入力電圧を変化させていったときに、出力が前記第２レベルに遷移してはならない第１の基準電圧と、
出力が前記第１レベルにあって、前記第１の方向に、入力電圧を変化させていったときに、出力が前記第２レベルに遷移していなければならない第２の基準電圧と、
出力が前記第２レベルにあって、出力を前記第１レベルに遷移させる第２の方向に、入力電圧を変化させていったときに、出力が前記第１レベルに遷移してはならない第３の基準電圧と、
出力が前記第２レベルにあって、前記第２の方向に、入力電圧を変化させていったときに、出力が前記第１レベルに遷移していなければならない第４の基準電圧と、
出力が遷移するまで入力電圧を変化させ、さらに引き続いて逆方向に入力電圧を変化させたときに出力の再度の遷移を生じてはならないヒステリシス最小電圧幅との５つの規格を満足しているか否かを測定するヒステリシス回路測定方法であって、
出力が前記第１レベルにあるときに前記ヒステリシス回路の出力が前記第１レベルから前記第２レベルに遷移する第１の入力電圧を、前記第１の基準電圧と前記第２の基準電圧との間でバイナリサーチを行なって所望の精度で検出する第１のサブステップと、
出力が前記第２レベルにあるときに前記ヒステリシス回路の出力が前記第２レベルから前記第１レベルに遷移する第２の入力電圧を、前記第３の基準電圧と前記第４の基準電圧との間でバイナリサーチを行なって所望の精度で検出する第２のサブステップとを、
前記第１のサブステップから開始し、前記ヒステリシス回路の出力が前記第１レベルから前記第２レベルに遷移した時点で前記第２のサブステップに切り替え、前記ヒステリシス回路の出力が前記第２レベルから前記第１レベルに遷移した時点で前記第１のサブステップに切り替える手順を、前記第１又は第２の入力電圧のいずれかが前記所望の精度で検出されるまで繰り返して実行する第１ステップを有することを特徴とするヒステリシス回路測定方法。
【請求項２】
前記第１ステップが、前記ヒステリシス回路の出力が遷移した時点で終了したときに、引き続き、該第１ステップでの入力電圧の最後の変化方向とは逆方向に、前記ヒステリシス最少電圧幅だけ変化させて、出力が同じレベルにとどまることを確認する第２ステップをさらに有することを特徴とする請求項１に記載のヒステリシス回路測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を変化させたときに出力が第１レベルと第２レベルとの２値にヒステリシスを持って遷移するヒステリシス回路を測定するヒステリシス回路測定方法に関する。
【背景技術】
【０００２】
従来より、上述したヒステリシス回路として、ヒステリシスバッファ回路とヒステリシスインバータ回路が知られている。ヒステリシスバッファ回路は、出力がＬレベルにあって、入力電圧を上げていったときに出力がＨレベルに遷移し、次いで入力電圧を下げていったときに出力がＨレベルからＬレベルに遷移し、かつ、出力がＨレベルとＬレベルとの２値にヒステリシスを持つヒステリシス回路の一例である。一方、ヒステリシスインバータ回路は、出力がＨレベルにあって、入力電圧を上げていったときに出力がＬレベルに遷移し、次いで入力電圧を下げていったときに出力がＬレベルからＨレベルに遷移し、かつ、出力がＬレベルとＨレベルとの２値にヒステリシスを持つヒステリシス回路の他の一例である。
【０００３】
ここで、ヒステリシスバッファ回路が規格を満足しているか否かの測定方法について、図６を参照して説明する。
【０００４】
図６は、従来の、ヒステリシス回路測定方法を説明するための図である。
【０００５】
図６の上部には、あるヒステリシスバッファ回路の入出力特性が示されており、図６の下部には、そのヒステリシスバッファ回路の測定方法が示されている。
【０００６】
ヒステリシスバッファ回路の測定方法では、以下に説明する、立上り閾値の最小値（ＶｔｐＭＩＮ）、立上り閾値の最大値（ＶｔｐＭＡＸ）、立下り閾値の最大値（ＶｔｍＭＡＸ）、立下り閾値の最小値（ＶｔｍＭＩＮ）、および、立上り電圧Ｖｔｐと立下り電圧Ｖｔｍとの間におけるヒステリシス最小電圧幅（ＶｔｈＭＩＮ）の５つの規格を満足しているか否かが測定される。
【０００７】
立上り閾値の最小値（ＶｔｐＭＩＮ）とは、出力がＬレベル（Ｖ０−）にあって、入力電圧を上げていったときに出力がＨレベル（Ｖ０＋）に遷移してはならない入力電圧値であり、出力がＨレベルに遷移した場合は不具合品とされる。
【０００８】
また、立上り閾値の最大値（ＶｔｐＭＡＸ）とは、出力がＬレベルにあって入力電圧を上げていったときに出力がＨレベルに遷移していなければならない入力電圧値であり、出力がＨレベルに遷移していない場合は不具合品とされる。
【０００９】
さらに、立下り閾値の最大値（ＶｔｍＭＡＸ）とは、出力がＨレベルにあって、入力電圧を下げていったときに出力がＬレベルに遷移してはならない入力電圧値であり、出力がＬレベルに遷移した場合は不具合品とされる。
【００１０】
また、立下り閾値の最小値（ＶｔｍＭＩＮ）とは、出力がＨレベルにあって入力電圧を下げていったときに出力がＬレベルに遷移していなければならない入力電圧値であり、出力がＬレベルに遷移していない場合は不具合品とされる。
【００１１】
さらに、ヒステリシス最小電圧幅（ＶｔｈＭＩＮ）とは、入力電圧を出力がＨレベルに遷移する立上り電圧Ｖｔｐまで変化させ、さらに引き続き入力電圧を立上り電圧Ｖｔｐから折り返して逆方向（図６の左方向）に所定のヒステリシス最小電圧幅だけ変化させたときに出力の再度の遷移（Ｌレベルへの遷移）を生じてはならないヒステリシスの最小電圧幅である。あるいは、これとは逆に、入力電圧を出力がＬレベルに遷移する立下り電圧Ｖｔｍまで変化させ、さらに引き続き入力電圧を立下り電圧Ｖｔｍから折り返して逆方向（図６の右方向）に所定のヒステリシス最小電圧幅だけ変化させたときに出力の再度の遷移（Ｈレベルへの遷移）を生じてはならないヒステリシスの最小電圧幅である。
【００１２】
このヒステリシスバッファ回路の検査順序（確認順序）としては、この図６に示すように、先ず、入力電圧を、ＶｔｐＭＩＮ→ＶｔｐＭＡＸ→ＶｔｍＭＡＸ→ＶｔｍＭＩＮの順に設定して、立上り閾値の最小値（ＶｔｐＭＩＮ），立上り閾値の最大値（ＶｔｐＭＡＸ），立下り閾値の最大値（ＶｔｍＭＡＸ），立下り閾値の最小値（ＶｔｍＭＩＮ）を確認する。ここでは、これら４つの値は規格内にあるものとする。
【００１３】
次いで，ヒステリシス最小電圧幅（ＶｔｈＭＩＮ）を確認するために、このヒステリシスバッファ回路が実際にＬレベルからＨレベルに遷移する時点における立上り電圧Ｖｔｐをバイナリサーチで検索する。具体的には、先ず、入力電圧を（ＶｔｐＭＡＸ＋ＶｔｐＭＩＮ）／２に設定する。ここでは、出力がＬレベルからＨレベルに遷移したものとする。そこで、入力電圧をＶｔｍＭＩＮ（検出状態）に１度戻して出力を再度Ｌレベルにする。この状態で入力電圧を（ＶｔｐＭＡＸ＋３ＶｔｐＭＩＮ）／４に設定する。ここでは、出力が遷移しない（Ｌレベルのまま）ものとする。そこで、さらに入力電圧を上げて（３ＶｔｐＭＡＸ＋５ＶｔｐＭＩＮ）／８に設定する。この時点でも、出力が遷移しないとする。そこで、さらに入力電圧を上げて（７ＶｔｐＭＡＸ＋９ＶｔｐＭＩＮ）／１６に設定する。ここで、出力が遷移したとする。この時点の入力電圧がヒステリシスバッファ回路の立上り電圧Ｖｔｐとなる。このようにして、ヒステリシスバッファ回路の立上り電圧Ｖｔｐを所望の精度でバイナリサーチにより求める。
【００１４】
引き続き、入力電圧を立上り電圧Ｖｔｐから折り返して逆方向（図６の左方向）に所定のヒステリシス最小電圧幅だけ変化させる。ここでは、出力は、Ｈレベルのままであるものとする。従って、ヒステリシス最小電圧幅（ＶｔｈＭＩＮ）は規格内であることとなる。このようにして、ヒステリシスバッファ回路の５つの規格値が規格内にあることを確認する。尚、ここでは、立上り電圧Ｖｔｐをバイナリサーチで検索する例で説明したが、立下り電圧Ｖｔｍをバイナリサーチで検索してもよい。この場合は、入力電圧を立下り電圧Ｖｔｍから折り返して逆方向（図６の右方向）に所定のヒステリシス最小電圧幅だけ変化させて、出力がＬレベルのままであれば、ヒステリシス最小電圧幅（ＶｔｈＭＩＮ）は規格内であることとなる。
【００１５】
ここで、立上り電圧Ｖｔｐ（もしくは立下り電圧Ｖｔｍ）をバイナリサーチで検索する場合であって、出力がＨレベル（もしくはＬレベル）に遷移した場合、入力電圧をＶｔｍＭＩＮ（もしくはＶｔｐＭＡＸ）に１度戻して出力を再度Ｌレベル（もしくはＨレベル）にする必要がある。このような設定も１つの測定回数（テスト回数）とカウントされる。従って、測定回数は図７に示す回数となる。
【００１６】
図７は、従来のヒステリシス回路測定方法により、複数のヒステリシスバッファ回路それぞれが規格を満足しているか否かを測定した測定回数を示す図である。
【００１７】
図７の縦方向は立上り電圧Ｖｔｐの分布を示し、横方向は立下り電圧Ｖｔｍの分布を示す。この図７には、ヒステリシスバッファ回路の規格値が、ＶｔｍＭＩＮ＝１Ｖ、ＶｔｍＭＡＸ＝１．１６Ｖ、ＶｔｐＭＩＮ＝１．１４Ｖ、ＶｔｐＭＡＸ＝１．３０Ｖ、ＶｔｈＭＩＮ＝０．１Ｖの場合であって、測定される複数のヒステリシスバッファ回路それぞれの特性が、立上り電圧Ｖｔｐに関しては最小値１．１４Ｖから最大値１．３１Ｖにわたって分布しているとともに、立下り電圧Ｖｔｍに関しては最小値０．９９Ｖから最大値１．１６Ｖにわたって分布している場合の測定回数が示されている。尚、図７の太線で囲まれた部分は規格内（良品）の領域（パス領域）を示し、図７の太線で囲まれた部分以外の外側の部分は規格外（不具合品）の領域（フェイル領域）を示す。また、ここでは、立上り電圧Ｖｔｐ（あるいは立下り電圧Ｖｔｍ）をバイナリサーチで検索するために設定する入力電圧（テスト電圧）が１０ｍＶの倍数となるように端数を切り捨てる離散化処理を行なっている。図７の太線で囲まれた部分の測定回数は６回から１０回と比較的多く、従ってヒステリシスバッファ回路のテスト時間が長いという間題がある。
【００１８】
そこで、ヒステリシスバッファ回路に、ヒステリシスに影響されることなく立上り電圧Ｖｔｐ（もしくは立下り電圧Ｖｔｍ）のバイナリサーチを行なうことができるテスト回路を組み込むことで、テスト時間を短縮する技術が提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００２−３２３５１８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかし、上述した特許文献１に提案された技術は、通常使用時には動作しないテスト回路を組み込んでテストするものであるため、ヒステリシスバッファ回路の、テスト時における特性と通常使用時における特性とが異なる可能性がある。従って、ヒステリシスバッファ回路あるいはヒステリシスインバータ回路を例とするヒステリシス回路を高精度でテストする点に欠けるという間題がある。
【００２０】
本発明は、上記事情に鑑み、ヒステリシス回路を短時間で且つ高い精度でテストすることができるヒステリシス回路測定方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記目的を達成する本発明のヒステリシス回路測定方法は、入力電圧を変化させたときに出力が第１レベルと第２レベルとの２値にヒステリシスを持って遷移するヒステリシス回路が、
出力が第１レベルにあって、出力を第２レベルに遷移させる第１の方向に、入力電圧を変化させていったときに、出力が第２レベルに遷移してはならない第１の基準電圧と、
出力が第１レベルにあって、上記第１の方向に、入力電圧を変化させていったときに、出力が第２レベルに遷移していなければならない第２の基準電圧と、
出力が第２レベルにあって、出力を第１レベルに遷移させる第２の方向に、入力電圧を変化させていったときに、出力が第１レベルに遷移してはならない第３の基準電圧と、
出力が第２レベルにあって、上記第２の方向に、入力電圧を変化させていったときに、出力が第１レベルに遷移していなければならない第４の基準電圧と、
出力が遷移するまで入力電圧を変化させ、さらに引き続いて逆方向に入力電圧を変化させたときに出力の再度の遷移を生じてはならないヒステリシス最小電圧幅との５つの規格を満足しているか否かを測定するヒステリシス回路測定方法であって、
出力が第１レベルにあるときにヒステリシス回路の出力が第１レベルから第２レベルに遷移する第１の入力電圧を、第１の基準電圧と第２の基準電圧との間でバイナリサーチを行なって所望の精度で検出する第１のサブステップと、
出力が第２レベルにあるときにヒステリシス回路の出力が第２レベルから第１レベルに遷移する第２の入力電圧を、第３の基準電圧と第４の基準電圧との間でバイナリサーチを行なって所望の精度で検出する第２のサブステップとを、
第１のサブステップから開始し、ヒステリシス回路の出力が第１レベルから第２レベルに遷移した時点で第２のサブステップに切り替え、ヒステリシス回路の出力が第２レベルから第１レベルに遷移した時点で第１のサブステップに切り替える手順を、第１又は第２の入力電圧のいずれかが所望の精度で検出されるまで繰り返して実行する第１ステップを有することを特徴とする。
ここで、上記第１ステップが、ヒステリシス回路の出力が遷移した時点で終了したときに、引き続き、その第１ステップでの入力電圧の最後の変化方向とは逆方向に、ヒステリシス最少厚幅だけ変化させて、出力が同じレベルにとどまることを確認する第２ステップをさらに有することが好ましい。
【００２２】
本発明のヒステリシス回路測定方法は、ヒステリシス回路が有する、第１の基準電圧と、第２の基準電圧と、第３の基準電圧と、第４の基準電圧と、ヒステリシス最小電圧幅との５つの規格を満足しているか否かを測定するにあたり、例えば、最初に第１の基準電圧と第２の基準電圧との中間に入力電圧を設定してバイナリサーチを行ない、その結果、出力が既に遷移してしまった場合は、バイナリサーチの対象を第３の基準電圧と第４の基準電圧との間でのバイナリサーチに切り替える。ここで、最初に第３の基準電圧と第４の基準電圧との中間に入力電圧を設定してバイナリサーチを行なった結果、やはり出力が遷移してしまった場合は、再度第１の基準電圧と第２の基準電圧との間でのバイナリサーチに切り替えるというように、所望の分解能で交互にバイナリサーチを行ないながら、出力が遷移する第１の入力電圧まで入力電圧を変化させてから、５つの規格の１つであるヒステリシス最小電圧幅を確認し、上記バイナリサーチやヒステリシス最小電圧幅を確認する途中で残りの４つの規格を確認する方法である。
【００２４】
このように、交互にバイナリサーチを行ないながら、ヒステリシス最小電圧幅を優先して確認することにより、後述する実施形態に示すように、従来のヒステリシス回路測定方法により測定した測定回数よりも、総体として少ない測定回数で測定を行なうことができる。また、通常使用時には動作しないテスト回路を組み込んでテストする必要もなく、従ってヒステリシス回路を短時間で且つ高い精度でテストすることができる。
【発明の効果】
【００２５】
本発明によれば、ヒステリシス回路を短時間で且つ高い精度でテストすることができるヒステリシス回路測定方法を提供することを目的とする。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して本発明の実施の形態を説明する。
【００２７】
図１は、本発明の一実施形態のヒステリシス回路測定方法により測定されるヒステリシスバッファ回路を示す図である。
【００２８】
図１に示すヒステリシスバッファ回路１０は、本発明にいうヒステリシス回路の一例に相当し、入力電圧（Ｉｎｐｕｔ）を変化させたときに出力電圧（Ｏｕｔｐｕｔ：以下、単に出力と記述する）がＬレベル（本発明にいう第１レベルに相当）とＨレベル（本発明にいう第２レベルに相当）との２値にヒステリシスを持って遷移するヒステリシス回路である。詳細には、このヒステリシスバッファ回路１０は、出力がＬレベルにあって、入力電圧を上げていったときに出力がＨレベルに遷移し、次いで入力電圧を下げていったときに出力がＨレベルからＬレベルに遷移し、かつ、出力がＨレベルとＬレベルとの２値にヒステリシスを持つヒステリシス回路である。
【００２９】
図２は、本発明の一実施形態のヒステリシス回路測定方法を説明するための図である。
【００３０】
図２の上部には、図１に示すヒステリシスバッファ回路１０の入出力特性が示されており、図２の下部には、本発明の一実施形態のヒステリシス回路測定方法が示されている。
【００３１】
本実施形態のヒステリシス回路測定方法は、ヒステリシスバッファ回路１０が有する、以下に説明する５つの規格（１），（２），（３），（４），（５）を満足しているか否かを測定するヒステリシス回路測定方法である。
（１）立上り閾値の最小値（ＶｔｐＭＩＮ）
出力がＬレベルにあって、出力をＨレベルに遷移させる第１の方向（図２の右方向）に入力電圧を変化させていったときに出力がＨレベルに遷移してはならない値であり、本発明にいう第１の基準電圧に相当する。
（２）立上り閾値の最大値（ＶｔｐＭＡＸ）
出力がＬレベルにあって、入力電圧を第１の方向に変化させていったときに出力がＨレベルに遷移していなければならない値であり、本発明にいう第２の基準電圧に相当する。
（３）立下り閾値の最大値（ＶｔｍＭＡＸ）
出力がＨレベルにあって、出力をＬレベルに遷移させる第２の方向（図２の左方向）に入力電圧を変化させていったときに出力がＬレベルに遷移してはならない値であり、本発明にいう第３の基準電圧に相当する。
（４）立下り閾値の最小値（ＶｔｍＭＩＮ）
出力がＨレベルにあって、入力電圧を第２の方向に変化させていったときに出力がＬレベルに遷移していなければならない値であり、本発明にいう第４の基準電圧に相当する。
（５）ヒステリシス最小電圧幅（ＶｔｈＭＩＮ）
本発明にいうヒステリシス最小電圧幅に相当し、入力電圧を出力がＨレベルに遷移する立上り電圧Ｖｔｐ（本発明にいう第１の入力電圧に相当）まで変化させ、さらに引き続き入力電圧を立上り電圧Ｖｔｐから折り返して逆方向（図２の左方向）に所定のヒステリシス最小電圧幅だけ変化させたときに出力の再度の遷移（Ｌレベルへの遷移）を生じてはならないヒステリシスの最小電圧幅である。あるいは、これとは逆に、入力電圧を出力がＬレベルに遷移する立下り電圧Ｖｔｍ（本発明にいう第２の入力電圧に相当）まで変化させ、さらに引き続き入力電圧を立下り電圧Ｖｔｍから折り返して逆方向（図２の右方向）に所定のヒステリシス最小電圧幅だけ変化させたときに出力の再度の遷移（Ｈレベルへの遷移）を生じてはならないヒステリシスの最小電圧幅である。
【００３２】
先ず、本実施形態のヒステリシス回路測定方法の概略について、図２を参照して説明する。本実施形態のヒステリシス回路測定方法では、検査順序（確認順序）として、この図２に示すように、先ず、立上り電圧Ｖｔｐをバイナリサーチで検索する。ここで、入力電圧が立上り電圧Ｖｔｐを跨いだ時点（ＬレベルからＨレベルに遷移した時点）で、バイナリサーチの対象を立下り電圧Ｖｔｍに切り替える。さらに、入力電圧が立下り電圧Ｖｔｍを跨いだ時点（ＨレベルからＬレベルに遷移した時点）で、再度立上り電圧Ｖｔｐのバイナリサーチに切り替えるという手順を踏む。
【００３３】
尚、入力電圧が立上り電圧Ｖｔｐ（又は立下り電圧Ｖｔｍ）を跨がない場合には、以下に説明する各ステップを実行する。各ステップの詳細については後述するが、ここでは、各ステップについて簡単に説明しておく。
【００３４】
本実施形態のヒステリシス回路測定方法は、出力がＬレベルにあって入力電圧をＶｔｐＬにまで変化させていったときに出力がＬレベルにとどまるという第１の条件、及び出力がＬレベルにあって入力電圧をＶｔｐＨにまで変化させていったときに出力がＨレベルに遷移しているという第２の条件を確認するための第１のサブステップを有する。
【００３５】
また、出力がＨレベルにあって入力電圧をＶｔｍＨにまで変化させていったときに出力がＨレベルにとどまるという第３の条件、及び、出力がＨレベルにあって入力電圧をＶｔｍＬにまで変化させていったときに出力がＬレベルに遷移しているという第４の条件を確認するための第２のサブステップを有する。
【００３６】
さらに、上記第１のサブステップと上記第２のサブステップを繰り返して実行する第１ステップを有する。
【００３７】
また、本実施形態のヒステリシス回路測定方法は、入力電圧を立上り電圧Ｖｔｐ（もしくは立下り電圧Ｖｔｍ）から、その立上り電圧Ｖｔｐ（もしくは立下り電圧Ｖｔｍ）検出のための入力電圧の最後の変化方向とは逆方向にヒステリシス最小電圧幅だけ変化させて出力が同じレベルにとどまることを確認する第２ステップを有する。
【００３８】
さらに、本実施形態のヒステリシス回路測定方法は、後述するフラグに応じた条件を満足することを確認する第３ステップを有する。
【００３９】
ここで、上記第１のサブステップにおいて確認された上記第１及び第２の条件を満足する立上り電圧Ｖｔｐから、この立上り電圧Ｖｔｐ検出のために変化させた入力電圧の最後の変化方向とは逆方向に、ヒステリシス最小電圧幅ＶｔｈＭＩＮだけ変化させた電圧において、上記第３及び第４の条件が満足されるか否かが未確認である場合は、一旦、立上り閾値の最大値（ＶｔｐＭＡＸ）を印加して出力をＨレベルにさせてから上記第２ステップヘ進み、上記第２ステップが満足されれば第３ステップに進み、上記第２ステップが満足されないときは第１ステップに戻る。
【００４０】
また、上記第２のサブステップにおいて確認された上記第３及び第４の条件を満足する立下り電圧Ｖｔｍから、この立下り電圧Ｖｔｍの入力電圧検出のために変化させた入力電圧の最後の変化方向とは逆方向に、ヒステリシス最小電圧幅ＶｔｈＭＩＮだけ変化させた電圧において、上記第１及び第２の条件が満足されるか否かが未確認の場合は、一旦、立下り閾値の最小値（ＶｔｍＭＩＮ）を印加して出力をＬレベルにさせてから上記第２ステップヘ進み、上記第２ステップが満足されれば第３ステップに進み、上記第２ステップが満足されなければ第１ステップに戻る。
【００４１】
引き続き、入力電圧が立下り電圧Ｖｔｍを跨いだ時点で、再度立上り電圧Ｖｔｐのバイナリサーチに切り替えるという手順について説明を続ける。最初の時点で立上り電圧Ｖｔｐをバイナリサーチで検索する。このために、先ず、入力電圧を（ＶｔｐＭＡＸ＋ＶｔｐＭＩＮ）／２に設定する。ここでは、入力電圧が立上り電圧Ｖｔｐを跨いだ、即ち出力がＬレベルからＨレベルに遷移したものとする。そこで、バイナリサーチの対象を立下り電圧Ｖｔｍに切り替える。
【００４２】
ここでは、入力電圧を（ＶｔｍＭＡＸ＋ＶｔｍＭＩＮ）／２に設定する。ここで、入力電圧が立下り電圧Ｖｔｍを跨いだ、即ち出力がＨレベルからＬレベルに遷移したものとする。そこで、再びバイナリサーチの対象を立上り電圧Ｖｔｐに切り替える。
【００４３】
ここでは、入力電圧を（ＶｔｐＭＡＸ＋３ＶｔｐＭＩＮ）／４に設定する。ここで、入力電圧が立上り電圧Ｖｔｐを跨がない場合は、さらに入力電圧を上げて（３ＶｔｐＭＡＸ＋５ＶｔｐＭＩＮ）／８に設定する。ここでも、入力電圧が立上り電圧Ｖｔｐを跨がない場合は、さらに入力電圧を上げて（７ＶｔｐＭＡＸ＋９ＶｔｐＭＩＮ）／１６に設定する。ここで、入力電圧が立上り電圧Ｖｔｐを跨いだ（出力がＨレベルになった）場合は、この時点での入力電圧が、このヒステリシスバッファ回路の立上り電圧Ｖｔｐとなる。
【００４４】
引き続き、入力電圧をこの立上り電圧Ｖｔｐから折り返して逆方向（図２の左方向）に所定のヒステリシス最小電圧幅（ＶｔｈＭＩＮ）だけ変化させる。ここでは、出力は、Ｈレベルのままであるものとする。従って、ヒステリシス最小電圧幅（ＶｔｈＭＩＮ）は規格内にあることとなる。このようにして、上述した５つの規格（１），（２），（３），（４），（５）のうちの規格（５）であるヒステリシス最小電圧幅（ＶｔｈＭＩＮ）を優先して確認する。尚、残りの規格（１），（２），（３），（４）については、後述するように、バイナリサーチやヒステリシス最小電圧幅（ＶｔｈＭＩＮ）を確認する途中でその都度確認されるが、確認されていない規格については、従来の、図６を参照して説明した手順で確認される。また、途中で５つの規格（１），（２），（３），（４），（５）のうちのいずれかの規格が満足されていないと判定された場合は、不具合品（ＦＡＩＬ）とされ、その時点で測定は終了する。
【００４５】
図３は、本実施形態のヒステリシス回路測定方法により、複数のヒステリシスバッファ回路それぞれが規格を満足しているか否かを測定した測定回数を示す図である。
【００４６】
図３の太線で囲まれた部分（パス領域）の測定回数に着目すると、図７に示す、従来のヒステリシス回路測定方法に基づいて測定した測定回数よりも、総体として少ない測定回数で測定が完了していることがわかる。特に、テスト対象デバイス（ヒステリシスバッファ回路）は、パス領域の中心部をターゲットに設計されていると考えられ、ほとんどのデバイスでは４回の測定で評価が完了している。
【００４７】
次に、本実施形態のヒステリシス回路測定方法の詳細について、図４，図５により説明する。
【００４８】
図４は、本実施形態のヒステリシス回路測定方法の前半の手順を示す図、図５は、本実施形態のヒステリシス回路測定方法の後半の手順を示す図である。
【００４９】
本実施形態のヒステリシス回路測定方法では、後述する初期設定において、立上り閾値の最大値（ＶｔｐＭＡＸ）としてＶｔｐＨが設定され、立上り閾値の最小値（ＶｔｐＭＩＮ）としてＶｔｐＬが設定される。また、立下り閾値の最大値（ＶｔｍＭＡＸ）としてＶｔｍＨが設定され、立下り閾値の最小値（ＶｔｍＭＩＮ）としてＶｔｍＬが設定される。また、この初期設定では、以下に説明する各フラグＣｈｋＶｔｐＬ，ＣｈｋＶｔｐＨ，ＣｈｋＶｔｍＨ，ＣｈｋＶｔｍＬが‘０’にリセットされる。
【００５０】
本実施形態のヒステリシス回路測定方法は、出力がＬレベルにあるときにＶｔｐＬとＶｔｐＨとの間で出力が最初にＨレベルに遷移するまで立上り電圧Ｖｔｐのバイナリサーチを行ないながら、出力がＬレベルにあって入力電圧をＶｔｐＬにまで変化させていったときに出力がＬレベルにとどまるという第１の条件を満足することが確認された場合にフラグＣｈｋＶｔｐＬ（本発明にいう第１のフラグに相当）を立て（‘１’にセットする）、かつ、出力がＬレベルにあって入力電圧をＶｔｐＨにまで変化させていったときに出力がＨレベルに遷移しているという第２の条件を満足することが確認された場合にフラグＣｈｋＶｔｐＨ（本発明にいう第２のフラグに相当）を立てる第１のサブステップ（後述するステップＳ２０，１８）を有する。
【００５１】
また、本実施形態のヒステリシス回路測定方法は、出力がＨレベルにあるときに、ＶｔｍＨとＶｔｍＬとの間で出力が最初にＬレベルに遷移するまで立下り電圧Ｖｔｍのバイナリサーチを行ないながら、出力がＨレベルにあって入力電圧をＶｔｍＨにまで変化させていったときに出力がＨレベルにとどまるという第３の条件を満足することが確認された場合にフラグＣｈｋＶｔｍＨ（本発明にいう第３のフラグに相当）を立て、かつ、出力がＨレベルにあって入力電圧をＶｔｍＬにまで変化させていったときに出力がＬレベルに遷移しているという第４の条件を満足することが確認された場合にフラグＣｈｋＶｔｍＬ（本発明にいう第４のフラグに相当）を立てる第２のサブステップ（後述するステップＳ４３，４１）を有する。
【００５２】
また、本実施形態のヒステリシス回路測定方法は、当該ヒステリシスバッファ回路の出力がＬレベルからＨレベルに遷移する立上り電圧Ｖｔｐ（本発明にいう第１の入力電圧の一例に相当）、又はＨレベルからＬレベルに遷移する立下り電圧Ｖｔｍ（本発明にいう第２の入力電圧の一例に相当）が検出されるまで上記第１のサブステップと上記第２のサブステップを繰り返して実行する第１ステップを有する（上記第１，第２のサブステップおよび後述するステップＳ１３，３６等を含むステップ）。
【００５３】
さらに、本実施形態のヒステリシス回路測定方法は、入力電圧を立上り電圧Ｖｔｐ（もしくは立下り電圧Ｖｔｍ）から、その立上り電圧Ｖｔｐ（もしくは立下り電圧Ｖｔｍ）検出のための入力電圧の最後の変化方向とは逆方向にヒステリシス最小電圧幅だけ変化させて出力が同じレベルにとどまることを確認する第２ステップ（後述するステップＳ４，６，２７，２９）を有する。
【００５４】
また、本実施形態のヒステリシス回路測定方法は、フラグＣｈｋＶｔｐＬ，ＣｈｋＶｔｐＨ，ＣｈｋＶｔｍＨ，ＣｈｋＶｔｍＬのうちの未だ立てられていないフラグがあるときに未だ立てられていないフラグに応じた条件を満足することを確認する第３ステップ（後述するステップＳ２，４，５，７，２５，２７，２８，３０，３２）を有する。
【００５５】
先ず、ステップＳ１において、初期設定を行なう。この初期設定では、ＶｔｐＨ＝ＶｔｐＭＡＸ（立上り閾値の最大値）、ＶｔｐＬ＝ＶｔｐＭＩＮ（立上り閾値の最小値）、ＶｔｍＨ＝ＶｔｍＭＡＸ（立下り閾値の最大値）、ＶｔｍＬ＝ＶｔｍＭＩＮ（立下り閾値の最小値）が設定される。また、この初期設定では、フラグＣｈｋＶｔｐＨ，ＣｈｋＶｔｐＬ，ＣｈｋＶｔｍＨ，ＣｈｋＶｔｍＬが‘０’にリセットされる。
【００５６】
ステップＳ２は、このヒステリシスバッファ回路が５つの規格を満足しているか否かを判定する判定部である。具体的には、フラグＣｈｋＶｔｐＨ，ＣｈｋＶｔｐＬ，ＣｈｋＶｔｍＨ，ＣｈｋＶｔｍＬが全て立っており（‘１’であり）、且つ（ＶｔｐＬ−ＶｔｍＨ）≧ＶｔｈＭＩＮを満足していると判定された場合は、ＰＡＳＳ（パス：良品）とする。一方、５つの規格のうちのいずれか１つでも満足していないと判定された場合は、ステップＳ３に進む。
【００５７】
ステップＳ３は、ヒステリシス不足を判定するための判定部である。ここで、（ＶｔｐＨ−ＶｔｍＬ）＜（ＶｔｈＭＩＮ＋２Ｖｓ）のように２Ｖｓを加算しているのは最小分解能（Ｖｓ）分の誤差を見込んでいるためである。ヒステリシス不足であると判定された場合はＦＡＩＬ（フェイル：不具合品）とする。一方、ヒステリシス不足ではないと判定された場合は、ステップＳ４に進む。
【００５８】
ステップＳ４では、ＣｈｋＶｔｐＬ＝１およびＣｈｋＶｔｍＨ＝１であり、且つ（ＶｔｐＬ−ＶｔｍＨ）≧ＶｔｈＭＩＮを満足していると判定された場合は、ＶｔｐＭＡＸとＶｔｍＭＩＮのどちらかがチェックされていないはずなので、ここではＶｔｐＭＡＸをテストするために、後述するステップＳ１２に進む。一方、ステップＳ４において満足されていないと判定された場合は、ステップＳ５に進む。
【００５９】
ステップＳ５は、ＣｈｋＶｔｍＨ＝１（ＶｔｍＨが有効）であり、ＶｔｐＨ＞（ＶｔｍＨ＋ＶｔｈＭＩＮ）を満足している場合は、ヒステリシス最小電圧幅のチェックが可能であるのでステップＳ６に進む。一方、上記の条件を満足していない場合は、後述するステップＳ７に進む。
【００６０】
ステップＳ６では、ヒステリシス最小電圧幅を確認するために、ＶｔｐＬ＞（ＶｔｍＨ＋ＶｔｈＭＩＮ）か否かを判定する。ＶｔｐＬ＞（ＶｔｍＨ＋ＶｔｈＭＩＮ）ではないと判定された場合は、ステップＳ１０に進む。ステップＳ１０では、Ｉｎｐｕｔ（入力電圧：テスト電圧）＝ＶｔｍＨ＋ＶｔｈＭＩＮにして、後述するステップＳ１６に進む。一方、ＶｔｐＬ＞（ＶｔｍＨ＋ＶｔｈＭＩＮ）であると判定された場合は、後述するステップＳ１１に進む。
【００６１】
ステップＳ７では、ＣｈｋＶｔｐＬ＝１（ＶｔｐＬが有効）であり、且つＶｔｍＬ＜（ＶｔｐＬ−ＶｔｈＭＩＮ）の条件を満たせば、ヒステリシス最小電圧幅のチェックが可能であるが、ここでは出力がＬレベルであるためテストすることはできず、出力の状態をＨレベルに変更するため、後述するステップＳ１２に進む。一方、この条件を満たしていない場合は、ステップＳ８に進む。
【００６２】
ステップＳ８では、Ｖｔｐのバイナリサーチにおいて最小分解能（Ｖｓ）以下までサーチが完了しているか否か（（ＶｔｐＨ−ＶｔｐＬ）≦Ｖｓか否か）が判定される。（ＶｔｐＨ−ＶｔｐＬ）≦Ｖｓではないと判定された場合は、Ｖｔｐのバイナリサーチが完了していないため、ステップＳ１３においてＩｎｐｕｔ＝（ＶｔｐＨ＋ＶｔｐＬ）／２（中間値）にしてテストする。一方、Ｖｔｐのバイナリサーチが完了していれば、ステップＳ９へ進む。
【００６３】
ステップＳ９では、ＣｈｋＶｔｐＬ＝１か否かが判定される。ＣｈｋＶｔｐＬ＝１でないと判定された場合は、ステップＳ１４においてＩｎｐｕｔ＝ＶｔｐＬにして、このＶｔｐＬをテストする。一方、ＣｈｋＶｔｐＬ＝１であると判定された場合は、ステップＳ１５においてＩｎｐｕｔ＝ＶｔｐＭＡＸにしてＶｔｐＭＡＸをテストし、出力をＨレベルへ移行させる（もしＶｔｐＨが確認済みでなければ、ＶｔｐＭＡＸをテストすることが確認になる）。
【００６４】
ステップＳ１０では、ヒステリシス最小電圧幅の確認のために、Ｉｎｐｕｔ＝ＶｔｍＨ＋ＶｔｈＭＩＮにしてステップＳ１６に進む。
【００６５】
また、ステップＳ１１では、Ｉｎｐｕｔ＝ＶｔｐＬにする。ＶｔｐＬをテストすることがヒステリシス最小電圧幅の確認になる。
【００６６】
ステップＳ１２，１５では、Ｉｎｐｕｔ＝ＶｔｐＭＡＸにする。主に出力をＬレベルからＨレベルに切り替えるためにＶｔｐＭＡＸをテストする。
【００６７】
前述したように、ステップＳ１３では、Ｖｔｐのバイナリサーチを行なうためにＩｎｐｕｔ＝（ＶｔｐＨ＋ＶｔｐＬ）／２にしてテストする。
【００６８】
ステップＳ１４では、ＶｔｐＬが未確認であるため、Ｉｎｐｕｔ＝ＶｔｐＬにしてＶｔｐＬをテストする。
【００６９】
ステップＳ１６では、テスト結果をチェックする。即ち、出力がＨレベル（Ｖ０＋）の場合は、ステップＳ１７に進む。ステップＳ１７において、Ｉｎｐｕｔ＝ＶｔｐＭＩＮと判定された場合（ＶｔｐＭＩＮをテストした場合）であれば、出力がＨレベルになるのは規格外なのでＦＡＩＬと判定される。一方、Ｉｎｐｕｔ＝ＶｔｐＭＩＮではないと判定された場合は、ステップＳ１８に進む。
【００７０】
ステップＳ１８では、ＶｔｐＨの確認が済んだため、ＣｈｋＶｔｐＨ＝１（セット）にする。
【００７１】
また、ステップＳ１６において、出力がＬレベル（Ｖ０−）の場合はステップＳ１９に進む。ステップＳ１９において、Ｉｎｐｕｔ＝ＶｔｐＭＡＸと判定された場合（ＶｔｐＭＡＸをテストした場合）であれば、出力がＬレベルになるのは規格外なのでＦＡＩＬと判定される。一方、Ｉｎｐｕｔ＝ＶｔｐＭＡＸではないと判定された場合は、ステップＳ２０に進む。
【００７２】
ステップＳ２０では、ＶｔｐＨ＝Ｉｎｐｕｔにし（ＶｔｐＨをテスト電圧に更新）、またＣｈｋＶｔｐＬ＝１（セット）にする。
【００７３】
また、ステップＳ２１，２２では、Ｉｎｐｕｔ（テスト電圧）がＶｔｍＬより大きければ、ＶｔｍＬをテスト電圧値に更新する。
【００７４】
次に、図５に示すステップＳ２３，２４では、Ｉｎｐｕｔ（テスト電圧）がＶｔｐＨより小さければ、ＶｔｐＨをテスト電圧値に更新する。
【００７５】
ステップＳ２５は、ヒステリシスバッファ回路が５つの規格を満足しているか否か（パスであるか否か）を判定する判定部であり、上述したステップＳ２と同じものである。
【００７６】
ステップＳ２６は、ヒステリシス最小電圧幅（ＶｔｈＭＩＮ）が満足しているか否かを判定する判定部であり、上述したステップＳ３と同じものである。
【００７７】
ステップＳ２７では、ＣｈｋＶｔｐＬ＝１およびＣｈｋＶｔｍＨ＝１であり、且つ（ＶｔｐＬ−ＶｔｍＨ）≧ＶｔｈＭＩＮを満足していると判定された場合は、ＶｔｐＭＡＸとＶｔｍＭＩＮのどちらかがチェックされていないはずなので、ここではＶｔｍＭＩＮをテストするためにステップＳ３５に進む。一方、ステップＳ２７において上記の条件が満足されていないと判定された場合は、ステップＳ２８に進む。
【００７８】
ステップＳ２８は、ＣｈｋＶｔｐＬ＝１（ＶｔｐＬが有効）であり、ＶｔｍＬ＜（ＶｔｐＬ−ＶｔｈＭＩＮ）であれば、ヒステリシス最小電圧幅のチェックが可能であるのでステップＳ２９に進む。一方、ＶｔｍＬ＜（ＶｔｐＬ−ＶｔｈＭＩＮ）でなければ、後述するステップＳ３０に進む。
【００７９】
ステップＳ２９では、ヒステリシス最小電圧幅を確認するために、（ＶｔｐＬ−ＶｔｈＭＩＮ）＞ＶｔｍＨか否かを判定する。（ＶｔｐＬ−ＶｔｈＭＩＮ）＞ＶｔｍＨではないと判定された場合は、ステップＳ３３に進む。ステップＳ３３では、Ｉｎｐｕｔ＝ＶｔｐＬ−ＶｔｈＭＩＮにして、後述するステップＳ３９に進む。一方、（ＶｔｐＬ−ＶｔｈＭＩＮ）＞ＶｔｍＨであると判定された場合は、後述するステップＳ３４に進む。
【００８０】
ステップＳ３０では、ＣｈｋＶｔｍＨ＝１（ＶｔｍＨが有効）であり、且つＶｔｐＨ＞（ＶｔｍＨ＋ＶｔｈＭＩＮ）である条件を満足すれば、ヒステリシス最小電圧幅のチェックが可能であるが、ここでは出力がＨレベルであるためテストすることはできず、出力の状態をＬレベルに変更するためステップＳ３５に進む。一方、この条件を満足していない場合は、ステップＳ３１に進む。
【００８１】
ステップＳ３１では、Ｖｔｍのバイナリサーチにおいて最小分解能（Ｖｓ）以下までサーチが完了しているか否か（（ＶｔｍＨ−ＶｔｍＬ）≦Ｖｓか否か）が判定される。（ＶｔｍＨ−ＶｔｍＬ）≦Ｖｓではないと判定された場合は、Ｖｔｍのバイナリサーチが完了していないため、ステップＳ３６においてＩｎｐｕｔ＝（ＶｔｍＨ＋ＶｔｍＬ）／２（中間値）にしてテストする。一方、Ｖｔｍのバイナリサーチが完了していれば、ステップＳ３２へ進む。
【００８２】
ステップＳ３２では、ＣｈｋＶｔｍＨ＝１か否かが判定される。ＣｈｋＶｔｍＨ＝１でないと判定された場合は、ステップＳ３７においてＩｎｐｕｔ＝ＶｔｍＨにしてＶｔｍＨをテストする。一方、ＣｈｋＶｔｍＨ＝１であると判定された場合は、ステップＳ３８においてＩｎｐｕｔ＝ＶｔｍＭＩＮにしてＶｔｍＭＩＮをテストして出力をＬレベルへ移行させる（もしＶｔｍＬが確認済みでなければ、ＶｔｍＭＩＮをテストすることが確認になる）。
【００８３】
ステップＳ３３では、ヒステリシス最小電圧幅の確認のために、Ｉｎｐｕｔ＝ＶｔｐＬ−ＶｔｈＭＩＮにしてステップＳ３９に進む。
【００８４】
ステップＳ３４では、Ｉｎｐｕｔ＝ＶｔｍＨにする。ＶｔｍＨをテストすることがヒステリシス最小電圧幅の確認になる。
【００８５】
ステップＳ３５，３８では、Ｉｎｐｕｔ＝ＶｔｍＭＩＮにする。主に出力をＨレベルからＬレベルに切り替えるためにＶｔｍＭＩＮをテストする。
【００８６】
上述したように、ステップＳ３６では、Ｖｔｍのバイナリサーチを行なうためにＩｎｐｕｔ＝（ＶｔｍＨ＋ＶｔｍＬ）／２にしてテストする。
【００８７】
ステップＳ３７では、ＶｔｍＨが未確認であるため、Ｉｎｐｕｔ＝ＶｔｍＨにしてＶｔｍＨをテストする。
【００８８】
ステップＳ３９では、テスト結果をチェックする。即ち、出力がＬレベル（Ｖ０−）の場合はステップＳ４０に進む。ステップＳ４０において、Ｉｎｐｕｔ＝ＶｔｍＭＡＸと判定された場合（ＶｔｍＭＡＸをテストした場合）であれば、出力がＬレベルになるのは規格外なのでＦＡＩＬと判定される。一方、Ｉｎｐｕｔ＝ＶｔｍＭＡＸではないと判定された場合は、ステップＳ４１に進む。
【００８９】
ステップＳ４１では、ＶｔｍＬの確認が済んだため、ＣｈｋＶｔｍＬ＝１（セット）にする。
【００９０】
また、ステップＳ３９において、出力がＨレベル（Ｖ０＋）の場合はステップＳ４２に進む。ステップＳ４２において、Ｉｎｐｕｔ＝ＶｔｍＭＩＮと判定された場合（ＶｔｍＭＩＮをテストした場合）であれば、出力がＨレベルになるのは規格外なのでＦＡＩＬと判定される。一方、Ｉｎｐｕｔ＝ＶｔｍＭＩＮではないと判定された場合は、ステップＳ４３に進む。
【００９１】
ステップＳ４３では、ＶｔｍＬ＝Ｉｎｐｕｔにし（ＶｔｍＬをテスト電圧に更新）、またＣｈｋＶｔｍＨ＝１（セット）にする。
【００９２】
本実施形態のヒステリシス回路測定方法では、ヒステリシスバッファ回路が有する５つの規格の測定にあたり、上述した各ステップを実行することにより、先ずＶｔｐをバイナリサーチで検索し、入力電圧がＶｔｐを跨いだ時点（ＬレベルからＨレベルに遷移した時点）で、バイナリサーチの対象をＶｔｍに切り替え、さらに入力電圧がＶｔｍを跨いだ時点（ＨレベルからＬレベルに遷移した時点）で、再度Ｖｔｐのバイナリサーチに切り替えるという手順を踏むこととなる。また、Ｖｔｐ（もしくはＶｔｍ）が検索された時点で５つの規格のうちの１つであるヒステリシス最小電圧幅を確認することとなる。さらに、バイナリサーチやヒステリシス最小電圧幅を確認する途中で残りの４つの規格が確認される。このようにすることにより、従来のヒステリシス回路測定方法により測定した測定回数よりも、総体として少ない測定回数で測定を行なうことができる。また、通常使用時には動作しないテスト回路を組み込んでテストする必要もなく、したがって、ヒステリシスバッファ回路を短時間で且つ高い精度でテストすることができる。
【００９３】
尚、本実施形態では、本発明のヒステリシス回路測定方法を、出力がＬレベルにあって、入力電圧を上げていったときに出力がＨレベルに遷移し、次いで入力電圧を下げていったときに出力がＨレベルからＬレベルに遷移し、かつ、出力がＨレベルとＬレベルとの２値にヒステリシスを持つヒステリシスバッファ回路（本発明にいうヒステリシス回路の一例）に適用する例で説明した。しかし、本発明はこれに限られるものではなく、出力がＨレベルにあって、入力電圧を上げていったときに出力がＬレベルに遷移し、次いで入力電圧を下げていったときに出力がＬレベルからＨレベルに遷移し、かつ、出力がＬレベルとＨレベルとの２値にヒステリシスを持つヒステリシスインバータ回路（本発明にいうヒステリシス回路の他の一例）に適用してもよい。また、本発明のヒステリシス回路測定方法は、入力電圧を変化させたときに出力が第１レベル（ＬレベルもしくはＨレベル）と第２レベル（第１レベルがＬレベルの場合はＨレベル、第１レベルがＨレベルの場合はＬレベル）との２値にヒステリシスを持って遷移するヒステリシス回路であれば、適用することができる。
【図面の簡単な説明】
【００９４】
【図１】本発明の一実施形態のヒステリシス回路測定方法により測定されるヒステリシスバッファ回路を示す図である。
【図２】本発明の一実施形態のヒステリシス回路測定方法を説明するための図である。
【図３】本実施形態のヒステリシス回路測定方法により、複数のヒステリシスバッファ回路それぞれが規格を満足しているか否かを測定した測定回数を示す図である。
【図４】本実施形態のヒステリシス回路測定方法の前半の手順を示す図である。
【図５】本実施形態のヒステリシス回路測定方法の後半の手順を示す図である。
【図６】従来のヒステリシス回路測定方法を説明するための図である。
【図７】従来のヒステリシス回路測定方法により、複数のヒステリシスバッファ回路それぞれが規格を満足しているか否かを測定した測定回数を示す図である。
【符号の説明】
【００９５】
１０  ヒステリシスバッファ回路
【図１】
0004928399.tif 000002
【図２】
0004928399.tif 000003
【図３】
0004928399.tif 000004
【図４】
0004928399.tif 000005
【図５】
0004928399.tif 000006
【図６】
0004928399.tif 000007
【図７】
0004928399.tif 000008