(57)【特許請求の範囲】
【請求項１】
エネルギー回収装置において、
ＰＤＰの複数のアドレス電極線に駆動電力を供給するための駆動集積回路部と、
前記駆動電力を前記ＰＤＰに供給するための複数の第１スイッチング部と、
前記複数のアドレス電極線に起因して形成されるパネルキャパシタから充電された電圧を回収するためのエネルギー回収用キャパシタと、
前記パネルキャパシタと共振回路を構成し、前記エネルギー回収用キャパシタを充電又は放電するためのコイルと、
前記コイルと前記エネルギー回収用キャパシタに接続され、前記エネルギー回収用キャパシタの充電又は放電を制御し、前記ＰＤＰに表示されるデータに基づいて前記エネルギー回収用キャパシタに回収される充電された電圧のレベルが変化するように制御する第２スイッチング部と、
前記エネルギー回収用キャパシタに並列に接続され、前記エネルギー回収装置が動作する間にターンオンして前記エネルギー回収用キャパシタに充電された電荷が放電されるように制御する第３スイッチング部と
を含むことを特徴とするエネルギー回収装置。
【請求項２】
前記第３スイッチング部は、
前記第１スイッチング部がターンオンして前記駆動電力が前記ＰＤＰに供給される期間のうち、予め定められた期間にターンオンすることを特徴とする請求項１に記載のエネルギー回収装置。
【請求項３】
前記駆動集積回路部は、
前記パネルキャパシタの充電又は放電を制御する制御信号を生成する複数のロジック処理部と、
前記制御信号を入力して前記パネルキャパシタへの電荷の充電又は前記パネルキャパシタからの電荷の放電を制御する複数の高圧処理部と
を含むことを特徴とする請求項１に記載のエネルギー回収装置。
【請求項４】
前記高圧処理部は、少なくとも１つのＦＥＴを含むことを特徴とする請求項３に記載のエネルギー回収装置。
【請求項５】
前記第２スイッチング部は、
前記パネルキャパシタから放電される電荷が前記エネルギー回収用キャパシタに充電されるように電流方向を決定する第１ダイオードと、
前記第１ダイオードを介した前記エネルギー回収用キャパシタへの電流の流れを生成させる第４スイッチング部と、
前記エネルギー回収用キャパシタから放電される電荷が前記パネルキャパシタに充電されるように電流方向を決定する第２ダイオードと
を含むことを特徴とする請求項１に記載のエネルギー回収装置。
【請求項６】
前記第２スイッチング部は、
前記エネルギー回収用キャパシタに充電された電荷が前記パネルキャパシタに流れるようにスイッチングする第１スイッチと、
前記パネルキャパシタに充電された電荷が前記エネルギー回収用キャパシタに流れるようにスイッチングする第２スイッチと
を含むことを特徴とする請求項１に記載のエネルギー回収装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレーパネル（以下ＰＤＰと称す）のエネルギー回収装置（energy recovery apparatus）及びその方法と、それを利用した高速アドレッシング方法に係るもので、詳しくは、ＰＤＰに充放電されるエネルギーの時点を最適に調節し得るＰＤＰのエネルギー回収装置及びその方法と、それを利用した高速アドレッシング方法に関するものである。
【０００２】
【従来の技術】
一般に、ＰＤＰは、隔壁により隔離されている各放電セル内にＨｅ−Ｎｅ、または、Ｎｅ−Ｘｅガスが封入されている。また、それらには内面に紫外線の照射によって赤色、緑色及び青色を発生する蛍光物質が塗布されている。したがって、それぞれのセルでプラズマ放電を生じさせると紫外線が発生し、その紫外線が蛍光物質を刺激して励起させ、励起状態の蛍光物質が基底状態に遷移するときに可視光が発生し、その可視光線によって文字やグラフィックを表示するようになっている。このとき、前記各放電セルはマトリックス形態に配列され、一つの放電セルは一つの画素となる。
【０００３】
このような構造を有するＰＤＰは、陰極線管のように電子銃を必要としないため、陰極線管よりも軽薄で、高鮮明の大型画面を実現することができる。
【０００４】
ＰＤＰは電極、誘電体層及び放電ガスなどを備え、充放電を反復して動作するため、通常、ＰＤＰは電荷を充電するキャパシタのような機能を有する。従って、ＰＤＰは充放電するとき多量のエネルギーを消耗する。大きさが大きくなるほど消耗するエネルギーも増加する。
【０００５】
そこで、ＰＤＰが動作するときに消費されるエネルギーをより少なくするために、ＰＤＰに供給されたエネルギーを回収し、回収されたエネルギーを再びＰＤＰに供給するエネルギー回収装置が用いられている。このようなＰＤＰのエネルギー回収装置は、維持電極に入力される維持電圧の電圧波形、すなわち維持波形を利用するように維持電極と連結して使用する形態が一般的であるが、最近ではデータ電極と連結して使用されているものもある。
【０００６】
一般に、面放電型ＰＤＰの構造においては、図１４に示したように、上部基板１０と、上部基板１０に形成された複数の走査／維持電極１２Ｙ及び共通／維持電極１２Ｚと、プラズマが放電するとき発生する壁電荷を蓄積する誘電体層１４と、プラズマが放電するとき発生するスパッタリングによる上部誘電体層１４の損傷を防止すると同時に、２次電子の放出効果を高める保護膜１６と、下部基板１８と、下部基板１８に形成された複数のアドレス電極２０Ｘと、アドレス電極２０Ｘの電荷を蓄積する下部誘電体層２２と、下部誘電体層２２に形成された複数の隔壁２４と、それら隔壁２４及び下部誘電体層２２に塗布された蛍光体２６とを含んでいる。
【０００７】
ここで、各アドレス電極２０Ｘは、各走査／維持電極１２Ｙ及び共通／維持電極１２Ｚと交差する方向に形成され、各隔壁２４は各アドレス電極２０Ｘと平行に形成されて、放電により生成された紫外線及び可視光線が隣接した放電セルに漏洩することを防止する。
【０００８】
蛍光体２６は、プラズマ放電が生じたときに発生する紫外線により励起される赤色、緑色及び青色の可視光線中何れか一つの可視光線を発生させ、また、上部基板１０と下部基板１８間に形成された複数の隔壁２４の中にはガス放電を行うためにＨｅ−Ｎｅ、または、Ｎｅ−Ｘｅのような不活性ガスが注入される。
【０００９】
一方、保護膜１６は、酸化マグネシウム（ＭｇＯ）のような材料により製造される。
【００１０】
従来、交流面放電型ＰＤＰの駆動装置においては、図１５に示したように、複数の走査／維持電極線Ｙ１、Ｙ２、．．．、Ｙｍ、複数の共通／維持電極線Ｚ１、Ｚ２、．．．、Ｚｍ及び複数のアドレス電極線Ｘ１、Ｘ２、．．．、Ｘｎが接続して形成される複数の放電セル１がｍ×ｎ個のマトリックス状に配列されたＰＤＰ３０と、各走査／維持電極線を駆動するための走査／維持駆動部３２と、各共通／維持電極線を駆動するための共通／維持駆動部３４と、奇数番目のアドレス電極線Ｘ１、Ｘ３、．．．、Ｘｎ−１を駆動する第１アドレス駆動部３６Ａと、偶数番目のアドレス電極線Ｘ２、Ｘ４、．．．、Ｘｎを駆動する第２アドレス駆動部３６Ｂとを含んでいた。
【００１１】
そして、走査／維持駆動部３２は、各走査／維持電極線Ｙ１、Ｙ２、．．．、Ｙｍにスキャンパルス及び維持パルスを順次供給して各放電セルを線単位で順次走査すると共に、ｍ×ｎ個の放電セルの放電を維持させる。
【００１２】
且つ、共通／維持駆動部３４は、全ての共通／維持電極線Ｚ１、Ｚ２、．．．、Ｚｍに維持パルスを供給し、また、第１及び第２アドレス駆動部３６Ａ、３６Ｂは、スキャンパルスに同期するように映像データを各アドレス電極線Ｘ１、Ｘ２、．．．、Ｘｎに供給する。即ち、第１アドレス駆動部３６Ａは奇数番目のアドレス電極線Ｘ１、Ｘ３、．．．、Ｘｎ−１に映像データを供給し、第２アドレス駆動部３６Ｂは偶数番目のアドレス電極線Ｘ２、Ｘ４、．．．、Ｘｎに映像データを供給する。
【００１３】
アドレス電極と維持電極とによって交流面放電型ＰＤＰを放電させようとすると、各電極に数百ボルト以上の高電圧を供給しなければならない。そのため、データ信号によってアドレス放電と維持放電に必要なエネルギーが供給されて放電され、次回のデータ信号によってアドレス電極と維持電極に再び供給されるエネルギーを最小化するために、走査／維持駆動部、共通／維持駆動部及びアドレス駆動部にエネルギー回収装置が設けられる。即ち、エネルギー回収装置は、各走査／維持電極線Ｙ及び共通／維持電極線Ｚに充電されるエネルギー及び各アドレス電極線Ｘに印加されるエネルギーを回収して、ＰＤＰが次回に放電されるとき、回収されたエネルギーを駆動電圧として利用する。
【００１４】
従来、ＰＤＰのエネルギー回収装置の第１実施形態においては、図１６に示したように、走査／維持駆動部３２に連結設置され、ＰＤＰとは等価回路素子であって、ＰＤＰを表しているパネルキャパシタＣｐと、パネルキャパシタＣｐのエネルギーを回収するＰＤＰエネルギー回収回路部３８とを含んでいた。
【００１５】
このＰＤＰエネルギー回収回路部３８は、パネルキャパシタＣｐから回収されたエネルギーを充電するエネルギー回収用キャパシタＣｒと、エネルギー回収用キャパシタＣｒとパネルキャパシタＣｐ間に接続され、パネルキャパシタＣｐと共振させるためのコイルＬと、エネルギー回収用キャパシタＣｒの充電と放電とをスイッチングする第１及び第３スイッチＳ１、Ｓ３と、パネルキャパシタＣｐへの電源（例えば、維持電圧）の供給をスイッチングする第２スイッチＳ２と、パネルキャパシタＣｐが放電するとき、その電圧レベルを接地電圧に低下させるためにパネルキャパシタＣｐを接地させる第４スイッチＳ４とを備えている。
【００１６】
エネルギー回収用キャパシタＣｒは、パネルキャパシタＣｐが維持電圧（Ｖｓｕｓ）を放電するとき、パネルキャパシタＣｐに充電される電圧を回収して充電すると共に、充電された電圧をパネルキャパシタＣｐに再び放電する。このとき、エネルギー回収用キャパシタＣｒは、パネルキャパシタＣｐの維持電圧（Ｖｓｕｓ）の半分に該当する電圧（Ｖｓｕｓ／２）を充電する。
【００１７】
また、コイルＬは、第１〜第４スイッチの動作によって、パネルキャパシタＣｐと共に共振回路を形成する。
【００１８】
なお、走査／維持駆動部３２に連結設置されたＰＤＰエネルギー回収回路部３８は、共通／維持駆動部３４にも連結設置することができる。
【００１９】
以下、従来ＰＤＰのエネルギー回収装置の第１実施形態の動作に対し、図面に基づいて説明する。
【００２０】
図１７は、ＰＤＰのエネルギー回収装置の第１実施形態の動作波形図である。
Ｔ１期間以前に走査／維持電極線Ｙと共通／維持電極線Ｚ間に充電された電圧、即ち、パネルキャパシタＣｐに充電された電圧ＶＣｐは０ボルトで、エネルギー回収用キャパシタＣｒに充電された電圧は維持電圧の半分（Ｖｓｕｓ／２）であると仮定する。
【００２１】
先ず、Ｔ１期間に第１スイッチＳ１がターンオンされると、エネルギー回収用キャパシタＣｒから第１スイッチＳ１、コイルＬ及びパネルキャパシタＣｐまでの電流経路が形成され、エネルギー回収用キャパシタＣｒに充電された電圧（Ｖｓｕｓ／２）がパネルキャパシタＣｐに流れる。
【００２２】
このように、Ｔ１期間にパネルキャパシタＣｐの電圧（＜Ｖｓｕｓ）が維持電圧（Ｖｓｕｓ）まで上昇しているため、維持放電のために外部から供給される駆動エネルギー、即ち、電源供給部から入力されるエネルギーは最小となる。
【００２３】
次いで、Ｔ２期間には、第２スイッチＳ２がターンオンされた状態で第１スイッチＳ１がターンオフされるため、走査／維持電極線Ｙに維持電圧が供給され、よって、パネルキャパシタＣｐの電圧は維持電圧（Ｖｓｕｓ）を維持する。
【００２４】
次いで、Ｔ３期間に、第２スイッチＳ２がターンオフされると共に第３スイッチＳ３がターンオンされると、パネルキャパシタＣｐに充電された維持電圧（Ｖｓｕｓ）が、コイルＬと第３スイッチＳ３を介してエネルギー回収用キャパシタＣｒに放電される。即ち、パネルキャパシタＣｐが放電されると、パネルキャパシタＣｐに充電された維持電圧（Ｖｓｕｓ）が下降し、同時にエネルギー回収用キャパシタＣｒに電圧（Ｖｓｕｓ／２）が充電される。
【００２５】
次いで、Ｔ４期間に、第３スイッチＳ３がターンオフされると共に第４スイッチＳ４がターンオンされると、パネルキャパシタＣｐの電圧レベルを接地させる（ＧＮＤ）ため、パネルキャパシタＣｐの電圧ＶＣｐが０ボルトとなる。
【００２６】
次いで、Ｔ５期間にはＴ４期間の状態を所定時間の間そのまま維持する。
従って、走査／維持電極線Ｙ及び共通／維持電極線Ｚに、Ｔ１〜Ｔ５期間に交流パルスが供給されることによって、パネルキャパシタＣｐに電圧ＶＣｐが反復して充放電される。
【００２７】
ここで、コイルＬに流れる電流ｉＬは、パネルキャパシタＣｐが充放電するとき、共振電流として流れる。
【００２８】
従来のＰＤＰのエネルギー回収装置の第２実施形態においては、図１８（Ａ）に示したように、ＰＤＰとは等価回路素子であってＰＤＰを表示するパネルキャパシタＣｐと、ＰＤＰの駆動を制御する、例えば、アドレス駆動部３６Ａと、パネルキャパシタＣｐのエネルギーを回収するＰＤＰエネルギー回収回路部４０とを含んでいた。
【００２９】
ここで、アドレス駆動部３６Ａは、集積回路ＩＣにより実現されるドライバＩＣであって、小信号を処理するためのロジック処理部３６Ａ−１と、ロジック処理部３６Ａ−１の出力信号がゲートに入力され、出力信号によってスイッチングされる第１、第２ＦＥＴＱ１、Ｑ２と、それら第１、第２ＦＥＴＱ１、Ｑ２に連結された寄生ダイオードＤ１、Ｄ２からなる高圧処理部３６Ａ−２とを含んでいた。
【００３０】
また、ＰＤＰエネルギー回収回路部４０は、パネルキャパシタＣｐから回収されたエネルギーを充電するエネルギー回収用キャパシタＣｒと、パネルキャパシタＣｐと共振するためにエネルギー回収用キャパシタＣｒとパネルキャパシタＣｐ間に接続されたコイルＬと、エネルギー回収用キャパシタＣｒの充電と放電とをスイッチングする第１及び第３スイッチＳ１、Ｓ３と、パネルキャパシタＣｐに電源Ｖｄの供給をスイッチングする第２スイッチＳ２と、パネルキャパシタＣｐが放電するとき、その電圧レベルを接地電圧に低下させるためにパネルキャパシタＣｐを接地させる第４スイッチＳ４とを含んでいた。
【００３１】
以下、このように構成された従来ＰＤＰのエネルギー回収装置の第２実施形態の動作に対し、図面に基づいて説明する。
ＰＤＰのエネルギー回収装置が動作してＰＤＰが充電と放電を継続すると、第２スイッチＳ２、第４スイッチＳ４がエネルギーの供給及び回収のためにスイッチングされるため、ＰＤＰエネルギー回収部４０のエネルギー回収用キャパシタＣｒはＰＤＰに充電された電圧の半分（Ｖｓｕｓ／２）を充電することができる。
【００３２】
先ず、第３スイッチＳ３がターンオンされると、データ電極に供給された電圧の半分（Ｖｓｕｓ／２）がエネルギー回収用キャパシタＣｒに充電され、その後、第４スイッチＳ４をターンオンさせてパネルキャパシタＣｐの電圧レベルを接地させる。
【００３３】
次いで、アドレス駆動部３６Ａは、データが供給されるときのみＰＤＰエネルギー回収回路部４０から電圧（Ｖｓｕｓ／２）の供給を受けてパネルキャパシタＣｐに供給し、パネルキャパシタＣｐに電圧が供給された後はパネルキャパシタＣｐに充電された電圧がエネルギー回収用キャパシタＣｒに充電されるようにスキャンタイムに合せてスイッチングする。
【００３４】
次いで、Ｔ１期間に、ロジック処理部３６Ａ−１のハイレベルの信号を入力して第１ＦＥＴＱ１がターンオンされると、ＰＤＰエネルギー回収回路部４０から電圧（Ｖｓｕｓ）を供給され、ハイレベルデータを維持する区間まで第１ＦＥＴ（Ｑ１）が継続的にターンオンされるため、ＰＤＰエネルギー回収部４０から継続して電圧が供給される。
【００３５】
次いで、Ｔ３期間には、データがハイレベルからローレベルに変化するとき、データ電極に供給されたエネルギーが第１ＦＥＴＱ１及び寄生ダイオードＤ１を介してＰＤＰエネルギー回収回路部４０に回収される。
【００３６】
このとき、Ｔ１期間はＰＤＰエネルギー回収回路部４０の第１スイッチＳ１がターンオンされた状態に該当するエネルギー回収上昇区間（ＥＲ＿ｕｐ）で、Ｔ２期間は第２スイッチＳ２がターンオンされた状態に該当するエネルギー上昇維持区間（Ｓｕｓ＿ｕｐ）で、Ｔ３及びＴ４期間は第３スイッチＳ３がターンオンされた状態に該当するエネルギー回収下降区間（ＥＲ  ｄｏｗｎ）で、Ｔ５期間は第４スイッチＳ４がターンオンされた状態に該当するエネルギー下降維持区間（Ｓｕｓ＿ｄｏｗｎ）である。
【００３７】
上述したパネルキャパシタＣｐの出力波形に示したように、データ電圧を伝達する区間はＴ２期間で、その他の区間はデータ電圧を效率的に供給するためのエネルギー供給及び回収のための動作区間である。
【００３８】
従って、データ高速アドレッシングを行うためには、Ｔ２期間以外の区間に該当する時間を短縮すべきである。
【００３９】
なお、従来のＰＤＰのエネルギー回収装置の等価回路においては、図１８（Ｂ）に示したように、アドレス駆動部３６Ａに包含されたロジック処理部、ＦＥＴ及び寄生ダイオードを、第５スイッチＳ５及び第６スイッチＳ６を用いて等価的に示すことができる。
【００４０】
一方、第２アドレス駆動部３６Ｂ（図１５）を、第１アドレス駆動部３６Ａと同様にＰＤＰエネルギー回収回路部４０に連結設置することも可能である。
【００４１】
以下、従来ＰＤＰのエネルギー回収装置の第２実施形態の動作に対し、図面に基づいて説明する。
図１９は、ＰＤＰのエネルギー回収装置の第２実施形態の動作波形図である。
【００４２】
Ｔ１期間の以前に各アドレス電極線Ｘ間に充電された電圧、即ち、パネルキャパシタＣｐに充電された電圧が０ボルトで、エネルギー回収用キャパシタＣｒに電圧（Ｖｄ／２）が充電されていると仮定する。
【００４３】
先ず、Ｔ１期間に、第１及び第５スイッチＳ１、Ｓ５がターンオンされると（このとき、放電セルが選択されなければ、即ち、アドレス電極線Ｘにデータパルスが供給されなければ、第５スイッチＳ５はターンオフ状態を維持する）、エネルギー回収用キャパシタＣｒから第１スイッチＳ１、コイルＬ及びパネルキャパシタＣｐまでの電流経路が形成される。
【００４４】
このとき、パネルキャパシタの電圧ＶＣｐは、コイルＬとパネルキャパシタＣｐとが直列共振回路を形成しているため、エネルギー回収用キャパシタＣｒの電圧（Ｖｄ／２）の２倍の電圧（Ｖｄ）まで上昇する。
【００４５】
次いで、Ｔ２期間には、第２スイッチＳ２がターンオンされた状態で第１スイッチＳ１がターンオフされるため、各アドレス電極線Ｘにアドレス電圧が供給されて、パネルキャパシタＣｐの電圧はアドレス電圧Ｖｄを維持する。
【００４６】
次いで、Ｔ３期間に、第２スイッチＳ２がターンオフされると共に第３スイッチＳ３がターンオンされると、パネルキャパシタＣｐに充電されたアドレス電圧（Ｖｓｕｓ）が、コイルＬと第３スイッチＳ３とを介してエネルギー回収用キャパシタＣｒに放電される。即ち、パネルキャパシタＣｐが放電されると、パネルキャパシタＣｐに充電されたアドレス電圧Ｖｄは下降し、同時にエネルギー回収用キャパシタＣｒに電圧（Ｖｄ／２）が充電される。
【００４７】
次いで、Ｔ４期間に、第３スイッチＳ３がターンオフされると共に第４及び第５スイッチＳ４、Ｓ５がターンオンされると、パネルキャパシタＣｐの電圧レベルを接地させる（ＧＮＤ）ため、パネルキャパシタＣｐの電圧ＶＣｐが０ボルトとなる。
【００４８】
次いで、Ｔ５期間には、Ｔ４期間の状態を所定時間の間そのまま維持する。
従って、各アドレス電極線ＸにＴ１〜Ｔ５期間の交流パルスが供給されることによって、パネルキャパシタＣｐに電圧ＶＣＰが反復して充放電される。
また、コイルＬに流れる電流ｉＬは、パネルキャパシタＣｐが充電と放電するとき、共振電流として流れる。
【００４９】
ここで、パネルキャパシタＣｐのＴ１〜Ｔ５期間における出力波形に対し、図２０（Ａ）〜（Ｄ）に基づいて説明する。
先ず、Ｔ１期間には、図２０（Ａ）に示したように、第１及び第５スイッチＳ１、Ｓ５がターンオンされると、コイルＬ及びパネルキャパシタＣｐにより共振回路が形成されて、共振波形が生成される。このとき、パネルキャパシタＣｐは、共振波形の第１次共振点４２で充電され、１次共振点４２を通過した後第２スイッチＳ２がターンオンされると、図２０（Ｂ）に示したように、パネルキャパシタＣｐの出力波形が生成される。
【００５０】
次いで、Ｔ３及びＴ４期間には、図２０（Ｃ）に示したように、第３スイッチＳ３がターンオンされてコイルＬ及びエネルギー回収用キャパシタＣｒにより共振回路が形成されて、共振波形が生成される。このとき、エネルギー回収用キャパシタＣｒは共振波形が１次共振点４４に下降したとき充電され、１次共振点４４まで下降した後第４スイッチＳ４がターンオンされると、図２０（Ｄ）に示したように、パネルキャパシタＣｐの出力波形が生成される。
以上のように、図２０（Ａ）〜（Ｄ）の過程を経由してデータパルスが生成される。
【００５１】
【発明が解決しようとする課題】
然るに、このような従来ＰＤＰのエネルギー回収装置においては、以下のような不都合な点があった。
即ち、従来ＰＤＰのエネルギー回収装置の動作期間は、ＰＤＰのエネルギー回収装置のデータパルスを示した図２１に示したように、パネルキャパシタＣｐに電圧が充電されるＰ１期間（図１７及び図１９のＴ１）、データパルスがアドレス電極線に供給されるＰ２期間（図１７及び図１９のＴ２）、パネルキャパシタＣｐに充電される電圧を回収してソースキャパシタに充電するためのＰ３期間（図１７及び図１９のＴ３及びＴ４）、パネルキャパシタの電圧を０ボルトに下降させるためのＰ４期間（図１７及び図１９のＴ５）に分離される。
【００５２】
このとき、実際にアドレス放電に必要な期間はＰ２期間のみで、Ｐ１、Ｐ３及びＰ４期間はエネルギー回収用キャパシタＣｒ及びパネルキャパシタＣｐに電圧を充電するための予備区間である。このような予備区間はアドレッシングを高速に遂行するほど、予備区間が占める比率が大きくなる。即ち、実際にアドレス放電に必要な期間であるＰ２期間は短縮される一方、エネルギー回収用キャパシタＣｒとパネルキャパシタＣｐに電圧を充電するための予備期間Ｐ１、Ｐ３及びＰ４は短縮されない。
【００５３】
従って、エネルギー回収用キャパシタＣｒ及びパネルキャパシタＣｐに電圧を充電させる予備区間を調節することが出来ないため、高速アドレッシングを行うことが困難である。
【００５４】
なお、従来の交流面放電ＰＤＰが動作するとき、アドレス区間（または、アドレス放電パルス幅）は２．５μｓ以上必要で、一つのフレームの期間が１６．７ｍｓに固定されている状態で、アドレス放電パルスの幅を２．５μｓ以上に長くすると、実際に画面の明るさを左右する維持期間が一つのフレームで占める比率が３０％以下に低下するという問題点が発生する。
【００５５】
また、動映像で発生するコンツア騒音（contour noise）を減すために、一つのフレーム期間内のサブフィールドを８個から１０〜１２個に増加させるが、このように固定された一つのフレーム期間内のサブフィールドの数が増加すると、各サブフィールドの期間がその分だけ短縮されるが、サブフィールドの期間が短縮される場合でも安定した放電を行うために、各サブフィールド毎にアドレス期間は固定されて維持期間だけが短くなるという問題点が発生する。
【００５６】
また、走査／維持電極線の数が増えると、高解像度のＰＤＰにおいて維持期間が短くなりすぎて、ＰＤＰを介してイメージをディスプレーすることが出来ない。
従って、高解像度ＰＤＰにおいて、走査／維持電極線が順次的に駆動されるアドレス期間がより長くなって、固定された一つのフレーム期間内で維持期間が短縮される。
【００５７】
一方、従来のＰＤＰエネルギー回収回路においては、各アドレス電極線に供給されるデータの変化が多い場合、消費エネルギーを減少させることができるが、データの変化のない全ホワイト及びブランクデータの場合には、不必要なスイッチング動作によって却ってエネルギーが浪費される。即ち、全ホワイトの場合は、全てのアドレス電極線にアドレスデータを供給しなければならないが、このように全てのアドレス電極線にアドレスデータが供給される場合、アドレス駆動部は常にデータパルスを出力しなければならない。
【００５８】
しかし、このような場合でもエネルギー回収回路は不必要なスイッチング動作を行うので、多量のエネルギーを浪費する。そのため、従来のエネルギー回収装置においては、データをチェックし、全ホワイト及びブランクデータの場合はエネルギー回収回路を動作させないようにしているが、多様に変化するデータ中、全ホワイト及びブランクデータの場合を検出してＰＤＰエネルギー回収回路部をオンさせたりオフさせなければならないため、不必要なエネルギーを浪費するという不都合な点があった。
【００５９】
更に、従来ＰＤＰのエネルギー回収装置においては、データ処理に用いられるエネルギー回収部に含まれたスイッチング素子が多く、エネルギー下降維持（Ｓｕｓ＿ｄｏｗｎ）動作、即ち、基底電圧にレベルを低下させる過程を必ず実施しなければならないため、エネルギー回収装置が大型化すると共に、データアドレッシングを高速に遂行することができないという不都合な点があった。
【００６０】
【発明が解決しようとする課題】
本発明は、このような従来の課題に鑑みてなされたもので、ＰＤＰにエネルギーを充放電する時点を最適に調節し得るＰＤＰのエネルギー回収装置及びその方法を提供しようとするものである。
そして、本発明の他の目的は、ＰＤＰにエネルギーを充放電する時点を最適に調節して、高速にアドレッシングを行い得るＰＤＰエネルギー回収装置及びその方法を提供することである。
且つ、本発明のその他の目的は、高速アドレッシングを行いながらもエネルギー消耗を低減し得るＰＤＰエネルギーの回収装置及びその方法を提供することである。
また、本発明のその他の目的は、ＰＤＰにエネルギーを充放電する時点を最適に調節して、高速にアドレッシングを行い得る方法を提供することである。
【００６１】
【課題を解決するための手段】
本発明に係るＰＤＰのエネルギー回収装置は、プラズマディスプレーパネル（ＰＤＰ）Ｃｐと、ＰＤＰを駆動する駆動集積回路部と、駆動集積回路部３６Ａを介してＰＤＰにエネルギーを供給し、ＰＤＰから放電される電荷の出力が最小になる時点まで充電して、最小になった時点でＰＤＰに充電された電荷を再び放電してＰＤＰの動作速度を迅速にさせるＰＤＰエネルギー回収回路部とを含んでいる。
【００６２】
そして、本発明に係るＰＤＰのエネルギー回収方法においては、ＰＤＰ駆動電圧の半分の電圧を充電することができるキャパシタから半分の電圧がＰＤＰに流れるように第１共振回路を形成する段階と、第１共振回路により共振波形が形成された時点から第１次最低共振点までキャパシタが放電する段階と、ＰＤＰから放電される電荷を充電することができるように第２共振回路を形成する段階と、第２共振回路により共振波形が形成された時点から第１次最高共振点までキャパシタを充電する段階とを備えている。
【００６３】
且つ、本発明に係るＰＤＰの高速アドレッシング方法においては、ＰＤＰ駆動電圧の半分の電圧を充電することのできるキャパシタから半分の電圧がＰＤＰに流れるように第１共振回路を形成する段階と、第１共振回路により共振波形が形成された時点から第１次最低共振点までＰＤＰが充電する段階と、ＰＤＰが充電した電圧を維持する段階と、ＰＤＰから放電される電荷を充電することができるように第２共振回路を形成する段階と、第２共振回路により共振波形が形成された時点から第１次最高共振点までＰＤＰが放電する段階とを含んでいる。
【００６４】
【発明の実施の形態】
以下、本発明の実施の形態に対し、図面を用いて説明する。
本発明に係るＰＤＰのエネルギー回収装置の第１実施形態においては、図１（Ａ）に示したように、ＰＤＰを等価回路素子として示したパネルキャパシタＣｐと、ＰＤＰの駆動を制御する、例えば、アドレス駆動部３６Ａと、パネルキャパシタＣｐのエネルギーを回収するＰＤＰエネルギー回収回路部１００とを含んでいる。
【００６５】
アドレス駆動部３６Ａは集積回路ＩＣにより実現されるドライバＩＣであって、小信号を処理するためのロジック処理部３６Ａ−１と、ロジック処理部３６Ａ−１の出力信号がゲートに入力され、入力された信号によってスイッチングを行う第１、第２ＦＥＴ（Ｑ１、Ｑ２）と、それらの第１、第２ＦＥＴ（Ｑ１、Ｑ２）に連結された各寄生ダイオードＤ１、Ｄ２からなる高圧処理部３６Ａ−２とを含んでいる。
【００６６】
さらに、ＰＤＰエネルギー回収回路部１００は、パネルキャパシタＣｐから回収されたエネルギーを充電するエネルギー回収用キャパシタＣｒと、パネルキャパシタＣｐと共振させるようにエネルギー回収用キャパシタＣｒとパネルキャパシタＣｐ間に接続されたコイルＬと、エネルギー回収用キャパシタＣｒの充電と放電とをスイッチングする第１スイッチＳ１と、パネルキャパシタＣｐに電源Ｖｄの供給をスイッチングする第２スイッチＳ２とを含んでいる。
【００６７】
図１（Ｂ）は、図１（Ａ）のＰＤＰのエネルギー回収装置を示した等価回路図で、アドレス駆動部３６Ａのロジック処理部、第１、第２ＦＥＴ及び各寄生ダイオードを、第３スイッチＳ３及び第４スイッチＳ４により等価的に示した回路である。
【００６８】
なお、第２アドレス駆動部（図１５の３６Ｂブロック）は、アドレス駆動部３６Ａと同様にＰＤＰエネルギー回収回路部１００に連結して設置することができる。
【００６９】
以下、このように構成された本発明に係るＰＤＰのエネルギー回収装置の第１実施形態の動作に対し、図２の動作波形図を参照しながら説明する。
【００７０】
その前に、Ｔ１期間以前には各アドレス電極線Ｘに印加された電圧、即ち、パネルキャパシタＣｐに充電された電圧は０ボルトで、エネルギー回収用キャパシタＣｒには電圧（Ｖｄ／２）が充電されたと仮定する。
【００７１】
先ず、Ｔ１期間に第１及び第３スイッチＳ１、Ｓ３がターンオンされると、エネルギー回収用キャパシタＣｒから第１スイッチＳ１、コイルＬ、第３スイッチＳ３及びパネルキャパシタＣｐまでの電流経路が形成され、コイルＬとパネルキャパシタＣｐとが直列共振回路を形成する。ここで、アドレス電極線にデータパルスが供給されないと（即ち、放電セルが選択されないと）、第３スイッチはターンオフ状態を維持する。
【００７２】
このとき、パネルキャパシタＣｐの電圧ＶＣｐは、コイルＬとパネルキャパシタＣｐとが直列共振回路を形成しているために、エネルギー回収用キャパシタＣｒの電圧（Ｖｄ／２）の２倍（Ｖｄ）まで上昇する。
【００７３】
次いで、Ｔ２期間には、第１スイッチＳ１がターンオフされ、各アドレス電極線Ｘにはアドレス電圧が継続して供給されてアドレス電圧が維持される。
【００７４】
次いで、Ｔ３期間には、第２スイッチＳ２がターンオフされると共に第１スイッチＳ１がターンオンされ、パネルキャパシタＣｐから第３スイッチＳ３、コイルＬ、第１スイッチＳ１及びエネルギー回収用キャパシタＣｒまでの電流経路が形成されて、パネルキャパシタＣｐに充電された電圧がエネルギー回収用キャパシタＣｒに放電される。
【００７５】
このようにパネルキャパシタＣｐが電荷を放電すると、パネルキャパシタの電圧ＶＣｐが下降すると同時に、エネルギー回収用キャパシタＣｒには電圧（Ｖｄ／２）が充電される。このとき、第１スイッチＳ１はターンオン状態を維持しているため、エネルギー回収用キャパシタＣｒから第１スイッチＳ１、コイル、第３スイッチＳ３及びパネルキャパシタＣｐまでの電流経路が形成される。即ち、エネルギー回収用キャパシタＣｒがＴ１期間と同様に電圧（Ｖｄ／２）が充電された後、パネルキャパシタＣｐに放電を開始する。
【００７６】
従って、アドレス電極線Ｘに供給されるデータパルスは、Ｔ１〜Ｔ３期間の間、各スイッチのスイッチング過程が周期的に反復して得られる。
【００７７】
一方、第４及び第５スイッチＳ４、Ｓ５はデータパルスがアドレス電極線に供給されないときにターンオンされる。また、コイルＬに流れる電流ｉＬは、パネルキャパシタＣｐが充電及び放電するときに生成される共振電流である。
【００７８】
ここで、Ｔ３及びＴ１期間に対し、図３（Ａ）（Ｂ）の波形図を参照して詳しく説明する。
先ず、第１スイッチＳ１がターンオンされるＴ３期間には、コイルＬ及びエネルギー回収用キャパシタＣｒにより共振回路が形成されて図３（Ａ）に示したような共振波形が発生する。即ち、エネルギー回収用キャパシタＣｒには共振波形が１次共振点５２に下降するときまで充電して、その後に放電を開始する。このとき、第１スイッチＳ１がターンオンされているため、コイルＬ及びパネルキャパシタＣｐにより形成された共振回路で共振波形が発生する。このようにコイルＬ及びパネルキャパシタＣｐにより生成された共振波形が２次共振点５４に上昇した後、第２スイッチＳ２がターンオンされると、図３（Ｂ）に示したような波形が生成される。
【００７９】
従って、ＰＤＰエネルギー回収回路部１００は、共振波形の１次共振点５２及び２次共振点５４を利用して、充電時間と放電時間との間に設定時間、即ち、遅延時間なしにデータパルスを生成することができる。図面を参照して詳しく説明する。
【００８０】
本発明に係るＰＤＰのエネルギー回収装置の第１実施形態におけるデータパルスは、図４に示したように、パネルキャパシタＣｐに充電されるＰ１期間（図２のＴ１）、データパルスがアドレス電極線に供給されるＰ２期間（図２のＴ２）、パネルキャパシタＣｐに充電された電圧を回収してエネルギー回収用キャパシタＣｒに充電させるＰ３期間（図２のＴ３）に分離される。
【００８１】
このように、本発明に係るＰＤＰのエネルギー回収装置においては、図４のデータパルスの波形図に示したように、パネルキャパシタＣｐの電圧を０ボルトに下降させるＰ４期間のような期間が存在しない（図２１参照）。
【００８２】
次に、本発明に係るＰＤＰのエネルギー回収装置の第２実施形態を説明する。この例においては、図５に示したように、ＰＤＰを等価回路素子として示したパネルキャパシタＣｐと、ＰＤＰの駆動を制御する、例えば、アドレス駆動部３６Ａと、パネルキャパシタＣｐのエネルギーを回収するＰＤＰエネルギー回収回路部２００とを含んでいる。
ここで、アドレス駆動部３６Ａは、従来と同様であるため説明を省略する。
【００８３】
ＰＤＰエネルギー回収回路部２００においては、パネルキャパシタＣｐから回収されたエネルギーを充電するエネルギー回収用キャパシタＣｒと、エネルギー回収用キャパシタＣｒとパネルキャパシタＣｐ間に接続されてパネルキャパシタＣｐと共振するコイルＬと、パネルキャパシタＣｐに電源Ｖｄの供給をスイッチングする第２スイッチＳ２と、コイルＬとエネルギー回収用キャパシタＣｒ間に並列接続された第１ダイオードＤ１及び第２ダイオードＤ２と、第２ダイオードＤ２から出力される電流をスイッチングして、エネルギー回収用キャパシタＣｒに充電される電圧を制御する第１スイッチＳ１とを含んでいる。
【００８４】
以下、このように構成された本発明に係るＰＤＰのエネルギー回収装置の第２実施形態の動作を、図６の動作波形図を参照しながら説明する。
その前に、Ｔ１期間の以前にはパネルキャパシタＣｐに充電された電圧が０ボルトで、エネルギー回収用キャパシタＣｒには電圧（Ｖｄ／２）が充電されていると仮定する。
【００８５】
先ず、Ｔ１期間には、第３スイッチＳ３がターンオンされると、エネルギー回収用キャパシタＣｒから第１ダイオードＤ１、コイルＬ、第３スイッチＳ３及びパネルキャパシタＣｐまでの電流経路が形成される。このとき、コイルＬ及びパネルキャパシタＣｐが直列共振回路を形成するため、パネルキャパシタＣｐの電圧はエネルギー回収用キャパシタＣｒの電圧の２倍であるアドレス電圧Ｖｄまで上昇する。
【００８６】
このとき、アドレス電極線Ｘにデータパルスが供給されると、第４スイッチＳ４はターンオフ状態を維持する。
次いで、Ｔ２期間には、アドレス電極線に供給されるアドレス電圧を維持する。
【００８７】
次いで、Ｔ３期間には、第２スイッチＳ２がターンオフされると共に第１スイッチＳ１がターンオンされるため、パネルキャパシタＣｐから第３スイッチＳ３、コイルＬ、第２ダイオードＤ２、第１スイッチＳ１及びエネルギー回収用キャパシタＣｒまでの電流経路が形成されて、パネルキャパシタＣｐに充電された電圧がエネルギー回収用キャパシタＣｒに放電される。
【００８８】
このようにパネルキャパシタＣｐが放電すると、それだけパネルキャパシタＣｐの電圧が下降すると同時に、エネルギー回収用キャパシタＣｒには電圧（Ｖｄ／２）が充電される。
【００８９】
次いで、エネルギー回収用キャパシタＣｒは、電圧（Ｖｄ／２）が充電された後、第１ダイオードＤ１を介してパネルキャパシタＣｐに放電を開始する。
【００９０】
一方、データパルスがアドレス電極線に供給されないとき、第４及び第５スイッチＳ４、Ｓ５がターンオンされる。また、コイルＬに流れる電流ｉＬは、パネルキャパシタＣｐが充電及び放電するとき発生する共振電流である。
【００９１】
従って、各アドレス電極線に供給されるデータパルスは、Ｔ１〜Ｔ３期間のスイッチング過程が周期的に反復して得られる。
【００９２】
本発明に係るＰＤＰのエネルギー回収装置の第３実施形態においては、図７に示したように、ＰＤＰを等価回路素子として示したパネルキャパシタＣｐと、ＰＤＰの駆動を制御する、例えば、アドレス駆動部３６Ａと、パネルキャパシタＣｐのエネルギーを回収するＰＤＰエネルギー回収回路部３００とを含んでいる。
【００９３】
ここで、アドレス駆動部３６Ａは従来同様であるため説明を省略する。
そして、ＰＤＰエネルギー回収回路部３００は、パネルキャパシタＣｐから回収されたエネルギーを充電するエネルギー回収用キャパシタＣｒと、パネルキャパシタＣｐと共振するためにエネルギー回収用キャパシタＣｒとパネルキャパシタＣｐ間に接続されたコイルＬと、エネルギー回収用キャパシタＣｒの充電と放電とをスイッチングする第１及び第３スイッチＳ１、Ｓ３と、パネルキャパシタＣｐに電源Ｖｄの供給をスイッチングする第２スイッチＳ２とを含んでいる。
【００９４】
以下、このように構成された本発明に係るＰＤＰのエネルギー回収装置の第３実施形態の動作に対し、図８の動作波形図を参照しながら説明する。
その前に、Ｔ１期間の以前には各アドレス電極線Ｘに印加された電圧、即ち、パネルキャパシタＣｐに充電された電圧は０ボルトで、エネルギー回収用キャパシタＣｒには電圧（Ｖｄ／２）が充電されていると仮定する。
【００９５】
先ず、Ｔ１期間には、第１及び第４スイッチＳ１、Ｓ４がターンオンされて、エネルギー回収用キャパシタＣｒから第１スイッチＳ１、コイルＬ、第４スイッチＳ４及びパネルキャパシタＣｐまでの電流経路が形成されるため、コイルＬとパネルキャパシタＣｐとが直列共振回路を形成する。ここで、アドレス電極線にデータパルスが供給されないと（即ち、放電セルが選択されないと）、第４スイッチＳ４はターンオフ状態を維持する。
【００９６】
従って、パネルキャパシタＣｐの電圧ＶＣｐは、コイルＬとパネルキャパシタＣｐとが直列共振回路を形成しているため、エネルギー回収用キャパシタＣｒの電圧（Ｖｄ／２）の２倍（Ｖｄ）まで上昇する。
次いで、Ｔ２期間には、第１スイッチＳ１がターンオフされると共に、アドレス電極線にアドレス電圧Ｖｄが継続的に供給されてアドレス電圧Ｖｄを維持する。
【００９７】
次いで、Ｔ３期間には第２スイッチＳ２がターンオフされると共に、第３スイッチＳ３がターンオンされるため、パネルキャパシタＣｐから第４スイッチＳ４、コイルＬ、第３スイッチＳ３、エネルギー回収用キャパシタＣｒまでの電流経路が形成されて、パネルキャパシタＣｐに充電された電圧がエネルギー回収用キャパシタＣｒに放電される。このようにパネルキャパシタＣｐが電荷を放電すると、パネルキャパシタＣｐの電圧ＶＣｐが下降すると同時に、エネルギー回収用キャパシタＣｒには電圧（Ｖｄ／２）が充電される。
【００９８】
以上のように、アドレス電極線に供給されるデータパルスは、Ｔ１〜Ｔ３期間のスイッチング過程が周期的に反復して得られる。
【００９９】
本発明に係るＰＤＰのエネルギー回収装置の第４実施形態においては、図９に示したように、ＰＤＰ（未図示）の複数のアドレス電極線Ｘ１、Ｘ２、．．．、Ｘｎと連結されてＰＤＰの各セルの駆動を制御するアドレス駆動部３６ＡＡと、ＰＤＰのエネルギーを回収する、例えば、図７に示したようなＰＤＰエネルギー回収回路部３００とを含んでいる。
【０１００】
ここで、アドレス駆動部３６ＡＡは、複数のアドレス電極線Ｘ１、Ｘ２、．．．、Ｘｎをそれぞれスイッチングする複数のアドレス電極スイッチングＳ４−１、Ｓ４−２、．．．、Ｓ４−ｎと、ＰＤＰの各セルを接地させる複数の接地スイッチＳ５−１、Ｓ５−２、．．．、Ｓ５−ｎとを備えている。
【０１０１】
このように構成された本発明に係るＰＤＰのエネルギー回収装置の第４実施形態の動作に対し、図面を用いて説明する。
図１０（Ａ）（Ｂ）は、図９において、第ｎ−１及び第ｎ走査／維持電極線Ｙｎ−１、Ｙｎにそれぞれ供給されるアドレスデータを表示するＰＤＰの各セルを示したものである。
まず、第ｎ−１走査／維持電極線Ｙｎ−１の全ての放電セルにアドレスデータが供給される。
【０１０２】
次いで、第ｎ走査／維持電極線Ｙｎには一部の放電セルにアドレスデータが供給される。即ち、第３及び第ｎ−１アドレス電極線Ｘ３、Ｘｎ−１にはアドレスデータが供給されない。このとき、アドレスデータが供給されない第３及び第ｎ−１アドレス電極線Ｘ３、Ｘｎ−１に充電されていた電圧は、エネルギー回収用キャパシタＣｒに直接回収され、エネルギー回収用キャパシタＣｒに回収されない電圧は、アドレス駆動部３６ＡＡに形成されたスイッチＳ４−ｉの内部ダイオード（未図示）を介してエネルギー回収用キャパシタＣｒに間接的に回収される。
【０１０３】
例えば、図１０（Ｂ）においては、第ｎ走査／維持電極線の全ての放電セルにアドレスデータが供給されないとする。このようにアドレスデータが供給されないと、第１〜第ｎアドレス電極線Ｘ１〜Ｘｎに充電されていた電圧はエネルギー回収用キャパシタＣｒに回収される。
【０１０４】
従って、本発明に係るエネルギー回収装置においては、電圧を回収した後接地する過程を行わないため、各アドレス電極線に供給されるアドレスデータによって（即ち、アドレスデータの変化量によって）、エネルギー回収用キャパシタＣｒに回収される電圧が相異し、よって、充電される電圧値が相異する。
【０１０５】
一方、従来のエネルギー回収装置においては、図１８に示したように、電圧が回収された後、第４スイッチが接地される過程を遂行するため、エネルギー回収用キャパシタＣｒの電圧が常にＶｄ／２を維持する。
【０１０６】
図１１（Ａ）〜（Ｃ）は、アドレス電圧が６０Ｖであると仮定した場合、アドレスデータの変化によってエネルギー回収用キャパシタＣｒに充電される電圧を示したグラフである。
【０１０７】
先ず、図１１（Ａ）は、各アドレス電極線にアドレスデータが１行おきに供給されてアドレスデータが常に変化する場合、出力データ５２及びエネルギー回収用キャパシタＣｒに充電される電圧５４をそれぞれ示したグラフである。
【０１０８】
各アドレス電極線Ｘに１行おきにアドレスデータが供給されると、即ち、アドレスデータが常に変化するとき、エネルギー回収用キャパシタＣｒにはアドレス電圧Ｖｄの１／２である３０Ｖが充電される。このようにアドレスデータが１行おきに変化すると、エネルギー回収装置に充電される電圧と放電される電圧とがバンランスされ、エネルギー回収用キャパシタＣｒにはアドレス電圧Ｖｄの１／２である３０Ｖが充電される。
【０１０９】
そして、図１１（Ｂ）は、アドレス電極線に供給されるアドレスデータが中間ほど変化する場合、出力データ５６及びエネルギー回収用キャパシタに充電される電圧５８をそれぞれ示したグラフである。
【０１１０】
各アドレス電極線Ｘに供給されるアドレスデータが中間ほど変化にすると、エネルギー回収用キャパシタＣｒには約４０Ｖの電圧が充電される。即ち、エネルギー回収用キャパシタＣｒに充電される電圧５８は、図１１（Ａ）に示されたアドレッシングデータの変化よりもアドレスデータの変化が小さいため、図１１（Ａ）の充電電圧５４よりも約１０Ｖほど多い４０Ｖになる。
【０１１１】
且つ、図１１（Ｃ）は、アドレス電極線に全ホワイトのデータが供給される場合の、出力データ６０及びエネルギー回収用キャパシタＣｒに充電される電圧６２をそれぞれ示したグラフである。
【０１１２】
各アドレス電極線に全ホワイトのデータが供給されると、即ち、アドレスデータの変化がない場合、エネルギー回収用キャパシタＣｒにはアドレス電圧である６０Ｖが充電され、パネルキャパシタＣｐに充電された電圧はエネルギー回収用キャパシタＣｒに放電されない。即ち、このように全ホワイトデータが供給されると、ＰＤＰのエネルギー回収装置が動作しないため、エネルギー回収用キャパシタＣｒの電圧はアドレス電圧６０Ｖまで増加する。
【０１１３】
従って、本発明に係るＰＤＰエネルギー回収装置においては、アドレスデータの変化によって、エネルギーをＰＤＰから效率的に回収してエネルギー回収用キャパシタＣｒに充電し、エネルギー回収用キャパシタＣｒに充電された電圧を再びＰＤＰに供給する。
【０１１４】
本発明に係るＰＤＰのエネルギー回収装置の第５実施形態においては、図１２に示したように、ＰＤＰを等価回路素子として示したパネルキャパシタＣｐと、ＰＤＰの駆動を制御する、例えば、アドレス駆動部３６Ａと、パネルキャパシタＣｐのエネルギーを回収する、改善されたＰＤＰエネルギー回収回路部４００とを含んでいる。
ここで、アドレス駆動部３６Ａは、図１に示したように、集積回路ＩＣにより実現されるドライバＩＣである。
【０１１５】
この改善されたＰＤＰエネルギー回収回路部４００は、例えば、図１のＰＤＰに示したように、エネルギー回収回路部１００と、ＰＤＰエネルギー回収回路部１００に含まれた該エネルギー回収用キャパシタＣｒを接地させるための初期化スイッチ（Ｓｒ）１０１と、を備えて構成されている。
【０１１６】
このとき、ＰＤＰエネルギー回収部１００の代りに、本発明に係るＰＤＰのエネルギー回収装置の各実施形態で実現された他のＰＤＰエネルギー回収部２００、３００を利用することもできる。
【０１１７】
また、初期化スイッチ（Ｓｒ）１０１は、エネルギー回収用キャパシタＣｒに充電される電圧を初期化するか、または、エネルギー回収用キャパシタＣｒがエネルギーを回収する動作中に、所定電圧、例えば、Ｖｄ／２電圧を維持するようにエネルギー回収用キャパシタＣｒの電位を低下させる。
【０１１８】
即ち、本発明に係るＰＤＰのエネルギー回収装置の第１〜第５実施形態においては、コイルＬとパネルキャパシタＣｐ間の接点（ｎｏｄｅ）Ｑを接地レベルに低下するためにエネルギー下降維持（Ｓｕｓ＿ｄｏｗｎ）スイッチング動作を使用せず、よって、変化するデータ量によってエネルギー回収用キャパシタＣｒの充電値が自動的に変化する。従って、接点Ｑが接地レベルに低下する期間がないため、エネルギー回収用キャパシタＣｒに充電されるエネルギーレベルは継続して上昇する。そのために、アドレス駆動部３６Ａは、ローデータが多くなると接点Ｑの電位を低下させることができるが、接点Ｑを直接接地させる動作を実施することよりは効率的でない。
【０１１９】
ここで、接点Ｑの電圧レベルを低下させるためには、エネルギー回収用キャパシタＣｒが充電された後、放電しない間に、改善されたＰＤＰエネルギー回収回路部４００の初期化スイッチ（Ｓｒ）１０１を介してエネルギー回収用キャパシタＣｒを接地させる方法が用いられる。
【０１２０】
エネルギー回収用キャパシタＣｒを接地させるために、初期化スイッチ（Ｓｒ）１０１の動作時点を図１３の動作波形図を参照しながら説明する。
【０１２１】
その前に、Ｔ１期間の以前には各アドレス電極線Ｘに印加された電圧、即ち、パネルキャパシタＣｐに充電された電圧は０ボルトで、エネルギー回収用キャパシタＣｒには電圧（Ｖｄ／２）が充電されていると仮定する。
【０１２２】
先ず、Ｔ１期間に第１スイッチＳ１がターンオンされると、エネルギー回収用キャパシタＣｒから第１スイッチＳ１、コイルＬ、ドライバＩＣ３６Ａ及びパネルキャパシタＣｐまでの電流経路が形成されて、コイルとパネルキャパシタとが直列共振回路を形成する。このようにコイルＬとパネルキャパシタＣｐとが直列共振回路を形成しているため、パネルキャパシタの電圧ＶＣｐは、エネルギー回収用キャパシタＣｒの電圧（Ｖｄ／２）の２倍（Ｖｄ）まで上昇する。
【０１２３】
次いで、Ｔ２期間には、第１スイッチＳ１がターンオフされ、アドレス電極線にはアドレス電圧が継続的に供給されてアドレス電圧が維持される。
【０１２４】
次いで、Ｔ３期間には、第２スイッチＳ２がターンオフされると共に第１スイッチＳ１がターンオンされるため、パネルキャパシタＣｐからドライバＩＣ３６Ａ、コイルＬ、第１スイッチＳ１及びエネルギー回収用キャパシタＣｒまでの電流経路が形成されて、パネルキャパシタＣｐに充電された電圧がエネルギー回収用キャパシタＣｒに放電される。
【０１２５】
このようにパネルキャパシタＣｐが電荷を放電すると、パネルキャパシタＣｐの電圧ＶＣｐが下降すると同時に、エネルギー回収用キャパシタＣｒにはＶｄ／２の電圧が充電される。このとき、第１スイッチＳ１はターンオン状態を維持しているため、エネルギー回収用キャパシタＣｒから第１スイッチＳ１、コイル、ドライバＩＣ３６Ａ及びパネルキャパシタＣｐまでの電流経路が形成される。即ち、Ｔ１期間と同様にエネルギー回収用キャパシタＣｒはＶｄ／２の電圧が充電された後、パネルキャパシタＣｐに放電を開始する。
【０１２６】
従って、各アドレス電極線に供給されるデータパルスは、Ｔ１〜Ｔ３期間の間、各スイッチのスイッチング過程を周期的に反復して得られる。
【０１２７】
一方、第４及び第５スイッチＳ４、Ｓ５は、データパルスがアドレス電極線に供給されないときにターンオンされる。また、コイルＬに流れる電流ｉＬは、パネルキャパシタＣｐが充電及び放電するとき生成される共振電流である。
【０１２８】
上述したようにＴ１とＴ３間の共振点Ｐｔは、接点Ｑが接地レベルの電圧に低下する機会がないため、継続して上昇する傾向がある。従って、第１スイッチＳ１がターンオンされた状態でアドレス駆動部３６Ａを介してＰＤＰに電圧Ｖｄが充電されると共に、第１スイッチＳ１がターンオフされた期間Ｔ３に、初期化スイッチＳｒは、所定時間の間Ｔｒ、エネルギー回収用キャパシタＣｒを接地させる。このとき、初期化スイッチＳｒが動作する時間Ｔｒは、Ｔ２期間内で行われる、例えば、数十ナノ秒（ｎｓ）であるため、エネルギー回収用キャパシタＣｒに充電されたエネルギー量を調節するためには十分な時間余裕（ｍａｒｇｉｎ）を有する。
ここで、初期化スイッチＳｒの動作時間Ｔｒは、データ変化量などを鑑みて決定することができる。
【０１２９】
【発明の効果】
以上説明したように、本発明に係るＰＤＰのエネルギー回収装置及びその方法においては、ＰＤＰが充電された後、共振波形の１次共振点及び２次共振点を利用して、遅延時間なくアドレス電極線にデータを供給するため、高速アドレッシングを行うことができる。即ち、エネルギー回収用キャパシタのエネルギー回収のための維持電圧下降（Ｓｕｓ＿ｄｏｗｎ）スイッチング動作を低減させることによって、維持電圧下降動作時間だけのアドレッシング時間を短縮することが可能になり、よって、高速アドレッシング動作を実現することができるという効果がある。
【０１３０】
且つ、少数のスイッチを用いてＰＤＰエネルギー回収回路部を実現することができるため、アドレス駆動部を簡単に実現することができるという効果がある。
また、データ変化に応じてエネルギー回収用キャパシタに充電されるエネルギー量を自動的に調節するため、不必要なスイッチング動作によるエネルギー消耗を低減し得るという効果がある。
【図面の簡単な説明】
【図１】  本発明に係るＰＤＰのエネルギー回収装置の第１実施形態を示したもので、（Ａ）は回路図、（Ｂ）は（Ａ）の等価回路図である。
【図２】  図１の動作波形図である。
【図３】  図２のＴ４及びＴ１期間をそれぞれ示した詳細波形図である。
【図４】  図１のデータパルスを示した波形図である。
【図５】  本発明に係るＰＤＰのエネルギー回収装置の第２実施形態を示した回路図である。
【図６】  図５の動作波形図である。
【図７】  本発明に係るＰＤＰのエネルギー回収装置の第３実施形態を示した回路図である。
【図８】  図７の動作波形図である。
【図９】  本発明に係るＰＤＰのエネルギー回収装置の第４実施形態を示した回路図である。
【図１０】  図９において、第ｎ−１及び第ｎ走査／維持電極線Ｙｎ−１、Ｙｎに供給されるアドレスデータを表示するＰＤＰの各セルをそれぞれ示した構成図である。
【図１１Ａ】〜【図１１Ｃ】  アドレス電圧が６０Ｖであると仮定した場合、アドレスデータの変化によってエネルギー回収用キャパシタに充電される電圧を示したグラフである。
【図１２】  本発明に係るＰＤＰのエネルギー回収装置の第５実施形態を示した回路図である
【図１３】  図１２の動作波形図である。
【図１４】  従来、面放電型ＰＤＰの構造を示した斜視図である。
【図１５】  従来、交流面放電型ＰＤＰの駆動装置を示した構成図である。
【図１６】  従来、ＰＤＰのエネルギー回収装置の第１実施形態を示した回路図である。
【図１７】 図１６の動作波形図である。
【図１８】  従来、ＰＤＰのエネルギー回収装置の第２実施形態を示したもので、（Ａ）は回路図、（Ｂ）は（Ａ）の等価回路図である。
【図１９】  図１８の動作波形図である。
【図２０】  図１９のＴ１〜Ｔ４期間をそれぞれ示した波形図である。
【図２１】  従来、ＰＤＰのエネルギー回収装置のデータパルスを示した波形図である。
【符号の説明】
３６Ａ  アドレス駆動部、３６Ａ−１  ロジック処理部  ３６Ａ−２  高圧処理部、１００  ＰＤＰエネルギー回収回路部。
【図１】
0005015380.tif 000002
【図２】
0005015380.tif 000003
【図３】
0005015380.tif 000004
【図４】
0005015380.tif 000005
【図５】
0005015380.tif 000006
【図６】
0005015380.tif 000007
【図７】
0005015380.tif 000008
【図８】
0005015380.tif 000009
【図９】
0005015380.tif 000010
【図１０】
0005015380.tif 000011
【図１１Ａ】
0005015380.tif 000012
【図１１Ｂ】
0005015380.tif 000013
【図１１Ｃ】
0005015380.tif 000014
【図１２】
0005015380.tif 000015
【図１３】
0005015380.tif 000016
【図１４】
0005015380.tif 000017
【図１５】
0005015380.tif 000018
【図１６】
0005015380.tif 000019
【図１７】
0005015380.tif 000020
【図１８】
0005015380.tif 000021
【図１９】
0005015380.tif 000022
【図２０】
0005015380.tif 000023
【図２１】
0005015380.tif 000024