(57)【特許請求の範囲】
【請求項１】
画像データ電位を保持するための保持容量を構成する第１、第２容量電極と、
前記保持容量と電気的に接続されるトランジスタを構成するゲート電極、ソース電極、及びドレイン電極と、を有する表示装置用基板において、
前記ゲート電極及び前記ゲート電極と電気的に接続される前記第１容量電極が形成された基板と、
前記ゲート電極及び前記第１容量電極を被覆するように前記基板上に形成された絶縁層と、
前記絶縁層を介して前記ゲート電極と一部が対向する前記ソース電極と、
前記絶縁層を介して前記ゲート電極と一部が対向する前記ドレイン電極と、
前記絶縁層を介して前記第１容量電極と対向する前記第２容量電極と、を備え、
前記第１容量電極と前記第２容量電極との間に位置する前記絶縁層の厚み寸法が、前記ゲート電極と前記ソース電極との間及び前記ゲート電極と前記ドレイン電極との間に位置する前記絶縁層の厚み寸法より小さく、前記第２容量電極は、平面視して前記第１容量電極に重なるとともに外周が前記第１容量電極の外周よりも内側に位置していることを特徴とする表示装置用基板。
【請求項２】
前記ソース電極と前記絶縁層との間及び前記ドレイン電極と前記絶縁層との間には半導体層が形成されていることを特徴とする請求項１に記載の表示装置用基板。
【請求項３】
前記絶縁層には、該絶縁層を貫くコンタクトホールが形成されていることを特徴とする請求項１に記載の表示装置用基板。
【請求項４】
請求項１乃至３のいずれかに記載の表示装置用基板と、
前記ドレイン電極または前記ソース電極に接続される発光素子と、
を備える表示装置。
【請求項５】
前記発光素子が有機発光ダイオードであることを特徴とする請求項４に記載の表示装置。
【請求項６】
基板上にゲート電極及び前記ゲート電極と電気的に接続される第１容量電極を形成する工程と、
前記ゲート電極及び第１容量電極を被覆するようにして前記基板上に絶縁層を形成する工程と、
前記絶縁層を被覆するようにして半導体層を形成する工程と、
前記半導体層のうち前記第１容量電極上に位置する部分をエッチングにより除去するとともに、続けてエッチングを行うことにより前記第１容量電極上に位置する前記絶縁層の上部を除去する工程と、
前記絶縁層を介して前記ゲート電極と一部が対向するソース電極及びドレイン電極を形成するとともに、前記絶縁層を介して前記第１容量電極と対向するようにして、平面視して前記第１容量電極に重なるとともに外周が前記第１容量電極の外周よりも内側に位置するように第２容量電極を形成する工程と、を含む表示装置用基板の製造方法。
【請求項７】
基板上にゲート電極及び前記ゲート電極と電気的に接続される第１容量電極を形成する工程と、
前記ゲート電極及び第１容量電極を被覆するようにして前記基板上に絶縁層を形成する工程と、
前記絶縁層を被覆するレジスト層を形成した後、前記レジスト層を露光し、現像することにより、コンタクトホールに対応する部分の前記レジスト層を除去して前記絶縁層の一部を前記レジスト層から露出させるとともに、前記第１容量電極上に位置する前記レジスト層が所定厚みになるまで前記レジスト層の上部を除去する工程と、
前記絶縁層のうち前記レジスト層から露出する部分をエッチングにより除去して前記絶縁層を貫くコンタクトホールを形成するとともに、前記エッチングにより前記第１容量電極上に位置するレジスト層及び前記絶縁層の上部を除去する工程と、
前記絶縁層を介して前記ゲート電極と一部が対向するソース電極及びドレイン電極を形成するとともに、前記絶縁層を介して前記第１容量電極と対向するようにして、平面視して前記第１容量電極に重なるとともに外周が前記第１容量電極の外周よりも内側に位置するように第２容量電極を形成する工程と、を含む表示装置用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（electroluminescence）表示装置、液晶表示装置などの表示装置に使用される表示装置用基板、その表示装置用基板を用いた表示装置、及び表示装置用基板の製造方法に関するものである。
【背景技術】
【０００２】
アクティブマトリクス方式の有機ＥＬ表示装置や液晶表示装置に用いられる表示装置用基板には、表示装置の各画素を独立に駆動させるための素子である薄膜トランジスタ（Thin  Film  Transistor：以下、ＴＦＴともいう）が各画素に対応して設けられている。この薄膜トランジスタは、例えば、画素ごとに設けた発光素子の発光を制御するためのドライバ素子として、あるいはドライバ素子の閾値電圧を検出するための閾値電圧検出素子として使用される（例えば、特許文献１参照）。
【０００３】
ところで薄膜トランジスタにはゲート電極とソース電極との間及びゲート電極とドレイン電極との間に寄生容量が存在する。このような薄膜トランジスタの寄生容量は、画素に画像データを書き込む際の書き込み効率の低下を招き、ひいては表示装置の輝度低下を招くこととなる。このような不具合を解消するには薄膜トランジスタの寄生容量を小さく抑えればよく、寄生容量を低減するための種々の方法が従来から考え出されている（例えば、特許文献２、３参照）。
【特許文献１】特開２００６−２０９０７４号公報
【特許文献２】特開２００１−１１９０２９号公報
【特許文献３】特開２００３−４６０８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
薄膜トランジスタの寄生容量を低減する従来の方法は、薄膜トランジスタの構造を変更するものである。したがって既存の表示装置用基板の製造プロセスの大きな変更を伴い、表示装置用基板やそれを用いた表示装置の生産性低下や高コスト化を招くものであった。
【０００５】
本発明は上記問題に鑑みてなされたものであり、既存の表示装置用基板の製造プロセスを大きく変更することなく、薄膜トランジスタの寄生容量の影響を小さくすることができる表示装置用基板、表示装置、及び表示装置用基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し目的を達成するために、本発明の表示装置用基板は、画像データ電位を保持するための保持容量を構成する第１、第２容量電極と、前記保持容量と電気的に接続されるトランジスタを構成するゲート電極、ソース電極、及びドレイン電極と、を有する表示装置用基板において、前記ゲート電極及び前記ゲート電極と電気的に接続される前記第１容量電極が形成された基板と、前記ゲート電極及び前記第１容量電極を被覆するように前記基板上に形成された絶縁層と、前記絶縁層を介して前記ゲート電極と一部が対向する前記ソース電極と、前記絶縁層を介して前記ゲート電極と一部が対向する前記ドレイン電極と、前記絶縁層を介して前記第１容量電極と対向する前記第２容量電極と、を備え、前記第１容量電極と前記第２容量電極との間に位置する前記絶縁層の厚み寸法が、前記ゲート電極と前記ソース電極との間及び前記ゲート電極と前記ドレイン電極との間に位置する前記絶縁層の厚み寸法より小さく、前記第２容量電極は、平面視して前記第１容量電極に重なるとともに外周が前記第１容量電極の外周よりも内側に位置していることを特徴とする。
【０００７】
また本発明の表示装置用基板は、前記ソース電極と前記絶縁層との間及び前記ドレイン電極と前記絶縁層との間には半導体層が形成されていることを特徴とする。
【０００８】
また本発明の表示装置用基板は、前記絶縁層に、該絶縁層を貫くコンタクトホールが形成されていることを特徴とする。
【０００９】
また本発明の表示装置は、上記のいずれかに記載の表示装置用基板と、前記ドレイン電極または前記ソース電極に接続される発光素子とを備える。
【００１０】
また本発明の表示装置は、前記発光素子が有機発光ダイオードであることを特徴とする。
【００１１】
また本発明の表示装置用基板の製造方法は、基板上にゲート電極及び前記ゲート電極と電気的に接続される第１容量電極を形成する工程と、前記ゲート電極及び第１容量電極を被覆するようにして前記基板上に絶縁層を形成する工程と、前記絶縁層を被覆するようにして半導体層を形成する工程と、前記半導体層のうち前記第１容量電極上に位置する部分をエッチングにより除去するとともに、続けてエッチングを行うことにより前記第１容量電極上に位置する前記絶縁層の上部を除去する工程と、前記絶縁層を介して前記ゲート電極と一部が対向するソース電極及びドレイン電極を形成するとともに、前記絶縁層を介して前記第１容量電極と対向するようにして、平面視して前記第１容量電極に重なるとともに外周が前記第１容量電極の外周よりも内側に位置するように第２容量電極を形成する工程とを含む。
【００１２】
また本発明の表示装置用基板の製造方法は、基板上にゲート電極及び前記ゲート電極と電気的に接続される第１容量電極を形成する工程と、前記ゲート電極及び第１容量電極を被覆するようにして前記基板上に絶縁層を形成する工程と、前記絶縁層を被覆するレジスト層を形成した後、前記レジスト層を露光し、現像することにより、コンタクトホールに対応する部分の前記レジスト層を除去して前記絶縁層の一部を前記レジスト層から露出させるとともに、前記第１容量電極上に位置する前記レジスト層が所定厚みになるまで前記レジスト層の上部を除去する工程と、前記絶縁層のうち前記レジスト層から露出する部分をエッチングにより除去して前記絶縁層を貫くコンタクトホールを形成するとともに、前記エッチングにより前記第１容量電極上に位置するレジスト層及び前記絶縁層の上部を除去する工程と、前記絶縁層を介して前記ゲート電極と一部が対向するソース電極及びドレイン電極を形成するとともに、前記絶縁層を介して前記第１容量電極と対向するようにして、平面視して前記第１容量電極に重なるとともに外周が前記第１容量電極の外周よりも内側に位置するように第２容量電極を形成する工程とを含む。
【発明の効果】
【００１３】
この発明によれば、既存の表示装置用基板の製造プロセスを大きく変更することなく、薄膜トランジスタの寄生容量の影響を抑えることができる。
【発明を実施するための最良の形態】
【００１４】
以下に添付図面を参照して、本発明にかかる表示装置用基板及びそれを用いた表示装置の好適な実施の形態を詳細に説明する。なお、この実施の形態では発光素子として有機発光ダイオードを用いた有機ＥＬ表示装置を例に説明する。また、以下の実施の形態で用いられる表示装置用基板及び表示装置の図は模式的なものであり、図面上の寸法比率は現実のものとは必ずしも一致していない。
【００１５】
〔画素回路〕
図１は、本発明の実施形態に係る表示装置の１画素に対応する画素回路の構成を示す図であり、図２は、図１の画素回路に寄生容量を描き込んだ図である。図１に示す画素回路は、有機発光ダイオードＯＬＥＤ、駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、保持容量Ｃｓを備える。
【００１６】
駆動トランジスタＴｄは、ゲート電極−ソース電極間に与えられる電位差に応じて有機発光ダイオードＯＬＥＤに流れる電流量を制御するための制御素子である。また閾値電圧検出用トランジスタＴｔｈは、自身がオン状態となったときに、駆動トランジスタＴｄのゲート電極とドレイン電極とを電気的に接続する機能と、駆動トランジスタＴｄのゲート電極−ソース電極間の電位差が駆動トランジスタＴｄの閾値電圧Ｖｔｈとなるまで駆動トランジスタＴｄのゲート電極からドレイン電極に向かって電流を流すことにより、駆動トランジスタＴｄの閾値電圧Ｖｔｈを検出する機能とを有している。
【００１７】
有機発光ダイオードＯＬＥＤは、閾値電圧以上の電位差（アノード−カソード間電位差）が生じることにより電流が流れ、発光する特性を有する素子である。具体的には、有機発光ダイオードＯＬＥＤは、Ａｌ，Ｃｕ，ＩＴＯ（Indium  Tin  Oxide）などの導電性材料によって形成されたアノード電極およびカソード電極と、これらのアノード電極とカソード電極との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体などの有機系の材料によって形成された発光層と、を少なくとも備える構造を有し、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する。
【００１８】
駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈは、薄膜トランジスタにより構成されている。なお、以下で参照される各図面においては、各薄膜トランジスタのチャネルについて、特にそのタイプ（ｎ型またはｐ型）を明示していないが、ｎ型またはｐ型のいずれかであり、本明細書中の記載に従うものとする。
【００１９】
第１、第２電源線１０，１１は、駆動トランジスタＴｄに電源を供給する。走査線１２は、閾値電圧検出用トランジスタＴｔｈを制御するための信号を供給する。画像信号線１３は、画像信号を供給する。
【００２０】
保持容量Ｃｓは、画像信号線１３から供給された画像データ電位を保持する容量素子であり、第１容量電極（図の右側）と第２容量電極（図の左側）とを備えている。図１に示すように第１容量電極は、駆動トランジスタのゲート電極及び閾値電圧検出トランジスタのソース電極と接続されている。
【００２１】
図２において、ＣｇｓＴｄ，ＣｇｄＴｄは、駆動トランジスタＴｄの寄生容量であり、ＣｇｓＴｔｈ，ＣｇｄＴｔｈは閾値電圧検出用トランジスタＴｔｈの寄生容量であり、Ｃｏｌｅｄは、有機発光ダイオードＯＬＥＤの有する容量である。
【００２２】
〔表示装置用基板〕
図３は、図１の画素回路を実際に実現した際の表示装置用基板一例を示す平面図であり、図４（a）は、図３のＡ−Ａ’断面図、図４（ｂ）は図３のＢ−Ｂ’断面図である。なお、図３では左右方向をｘ軸方向とし、上下方向をｙ軸方向とする。
【００２３】
これらの図に示されるように、本実施形態に係る表示装置用基板１００は、基板１と、基板１の上面に形成された第１容量電極２及び薄膜トランジスタのゲート電極３と、第１容量電極２及びゲート電極３を被覆する絶縁層４と、絶縁層４上に形成されたソース電極５、ドレイン電極６、及び第２容量電極７とから主に構成されている。
【００２４】
基板１は、たとえばプラスチックやガラスなどを用いることができるが、トップエミッション型の表示装置の場合は、透光性を有しない基板を採用することもできる。
【００２５】
基板１の上面には、保持容量Ｃｓの第１容量電極２、駆動トランスタＴｄのゲート電極３ａ、閾値電圧検出用トランジスタＴｔｈのゲート電極３ｂ、走査線１２、並びに第２電源線１１などの各種電極や配線が所定の形状で形成されている。本実施形態では駆動トランジスタＴｄのゲート電極３ａは、保持容量Ｃｓの第１容量電極２と一体的に形成され、閾値電圧検出用トランジスタＴｔｈのゲート電極３ｂは、走査線１２と一体的に形成されている。
【００２６】
保持容量Ｃｓの第１容量電極２やゲート電極３が形成された基板１上には、第１容量電極２やゲート電極３を被覆するようにして絶縁層４が形成されている。この絶縁層４は、例えば、ＳｉＮなどからなり薄膜トランジスタのゲート絶縁膜として機能する。本発明の表示装置用基板では、図４に示すように保持容量Ｃｓの第１容量電極２と第２容量電極７との間に位置する絶縁層４の厚みを他の部分よりも薄くしている。これにより保持容量Ｃｓの容量値が大きくなり、画像データの書き込み効率に与える駆動トランジスタＴｄや閾値電圧検出用トランジスタＴｔｈの寄生容量の影響を小さくすることができる。以下この理由をより詳細に説明する。
【００２７】
図１に示す画素回路において、発光時の駆動トランジスタＴｄのソースに対するゲート電位をＶｇｓとすると、Ｖｇｓはａ、ｄを定数として次式（１）で表され、駆動トランジスタＴｄに流れる電流Ｉｄｓは（１）式を用いて次式（２）で表される。
【００２８】
Ｖｇｓ＝Ｖｔｈ＋ａＶｄａｔａ＋ｄ  ・・・（１）
Ｉｄｓ＝（β／２）（Ｖｇｓ−Ｖｔｈ）２
＝（β／２）（ａ・Ｖｄａｔａ＋ｄ）２  ・・・（２）
ここで画像信号線の振り幅に対するＶｇｓの振り幅の比を与える係数ａを書き込み効率と呼ぶ。書き込み効率ａは、駆動トランジスタＴｄ及び閾値電圧検出用トランジスタＴｔｈの寄生容量がなければ次式（３）で表され、寄生容量を考慮すると次式（４）で表される。
【００２９】
ａ＝Ｃｏｌｅｄ／（Ｃｓ＋Ｃｏｌｅｄ）  ・・・（３）
ａ＝｛（Ｃｏｌｅｄ＋ＣｇｄＴｔｈ）／（Ｃｏｌｅｄ＋Ｃｓ＋ＣｇｓＴｔｈ
＋ＣｇｄＴｔｈ＋ＣｇｓＴｄ）｝・｛Ｃｓ／（Ｃｓ＋ＣｇｓＴｔｈ
＋ＣｇｓＴｄ＋ＣｇｄＴｄ）｝  ・・・（４）
上記（４）式の項｛（Ｃｏｌｅｄ＋ＣｇｄＴｔｈ）／（Ｃｏｌｅｄ＋Ｃｓ＋ＣｇｓＴｔｈ＋ＣｇｄＴｔｈ＋ＣｇｓＴｄ）｝は、Ｃｏｌｅｄ及びＣｓの大きさに比べ他の容量（ＣｇｄＴｔｈ，ＣｇｓＴｔｈ，ＣｇｄＴｔｈ，ＣｇｓＴｄ）が小さいため、上記（３）式｛Ｃｏｌｅｄ／（Ｃｓ＋Ｃｏｌｅｄ）｝とほぼ等しい。
【００３０】
一方、上記（４）式の項｛Ｃｓ／（Ｃｓ＋ＣｇｓＴｔｈ＋ＣｇｓＴｄ＋ＣｇｄＴｄ）｝は明らかに１より小さく、これによって書き込み効率が低下することがわかる。この式からわかるように、駆動トランジスタＴｄや閾値電圧検出用トランジスタＴｔｈの寄生容量が書き込み効率に与える影響度合いは、保持容量Ｃｓの容量値との相対的な大きさで決まる。したがって駆動トランジスタＴｄ及び閾値電圧検出用トランジスタＴｔｈの寄生容量に対する保持容量Ｃｓの容量値を大きくすることで、書き込み効率の低下を抑えることができる。すなわち、本発明の表示装置用基板は、保持容量Ｃｓの第１容量電極２と第２容量電極７との間に位置する絶縁層４の厚みを薄くすることで、保持容量Ｃｓの容量を大きくし、これによって書き込み効率の低下防止を図っている。具体的に保持容量Ｃｓの第１容量電極２と第２容量電極７との間の厚み寸法Ｔ１は、薄膜トランジスタのゲート電極３と半導体層８との間の厚み寸法Ｔ２に対し、０．２５≦Ｔ１／Ｔ２≦０．７５の範囲に設定することが好ましい。
【００３１】
なお本発明における厚み寸法とは、表示装置を、縦方向（表示面に対し垂直方向）に切断したときの切断面における保持容量Ｃｓの第１容量電極２と第２容量電極７との間の絶縁層及び保持容量Ｃｓと電気的に接続される薄膜トランスタを構成するゲート電極３とソース・ドレイン電極５，６との間の絶縁層の厚みを、それぞれ３箇所ＳＥＭで測定したときの平均値である。
【００３２】
このような絶縁層４の上面には、薄膜トランジスタのソース電極５（駆動トランジスタＴｄのソース電極５ａ及び閾値電圧検出用トランジスタＴｔｈのソース電極５ｂ）、薄膜トランジスタのドレイン電極６（駆動トランジスタＴｄのドレイン電極６ａ及び閾値電圧検出用トランジスタＴｔｈのドレイン電極６ｂ）、薄膜トランジスタの半導体層８（駆動トランジスタＴｄの半導体層８ａ及び閾値電圧検出用トランジスタＴｔｈの半導体層８ｂ）、保持容量Ｃｓの第２容量電極７、画像信号線１３などが形成されている。
【００３３】
第２容量電極７は、その略全体が第１容量電極２と絶縁層４を介して対向するようにして配置され、これによって保持容量Ｃｓの容量が形成される。
【００３４】
ソース電極５及びドレイン電極６は、半導体層８及びゲート電極３とともに薄膜トランジスタを構成する。このソース電極５及びドレイン電極６は、その一部がゲート電極３と絶縁層４を介して対向しており、この対向部分が薄膜トランジスタの寄生容量となる。
【００３５】
半導体層８は、薄膜トランジスタの動作層となるアモルファスシリコン層とオーミック層となるｎ＋型アモルファスシリコン層とを含んで構成されている。
【００３６】
また絶縁層４には、絶縁層４を厚み方向に貫いて形成されたコンタクトホール９が設けられている。このコンタクトホール９は、基板１の上面に形成された電極や配線と絶縁層４の上面に形成された電極や配線とを接続するためのものであり、例えば、図４（ｂ）に示すように第１容量電極２と閾値電圧検出用トランジスタＴｔｈのソース電極５ｂとがコンタクトホール９の内面に設けた導体を介して接続されている。
【００３７】
絶縁層４の上面には、第２容量電極７や画像信号線１３などの各種電極や配線を被覆するようにしてＳｉＮなどからなるパシベーション膜１０が形成されている。
【００３８】
〔表示装置〕
次に上述した表示装置用基板を用いた本発明の一実施形態にかかる表示装置について説明する。図５は本発明の一実施形態にかかる表示装置の要部断面図である。
【００３９】
同図に示すように表示装置用基板１００のパシベーション膜１０の上には平坦化膜１１が形成されている。この平坦化膜１１は、有機発光ダイオードＯＬＥＤを形成する際、基板１の上面に設けた薄膜トランジスタや保持容量Ｃｓなどの高さの違いによる凹凸の影響を小さくするためのものであり、例えば、アクリル樹脂などの樹脂材料により形成される。
【００４０】
かかる平坦化膜１１上には発光素子である有機発光ダイオードＯＬＥＤが形成されている。この有機発光ダイオードＯＬＥＤは、下部電極１３と、下部電極１３上に形成される発光機能層１４と、発光機能層１４上に形成される上部電極１５とを含んで構成されるものである。
【００４１】
下部電極１３は、隣接する画素を跨いで表示装置の表示領域の略全体にわたって形成されている。本実施形態では、下部電極１３が有機発光ダイオードＯＬＥＤのアノード電極として機能し、例えば、アルミニウム、銀、インジウムなどの導電性材料から形成される。
【００４２】
下部電極１３上には、発光機能層１４が形成されている。発光機能層１４は少なくとも発光する機能を有する発光層を含んで構成されるものであり、例えば、正孔注入層、正孔輸送層、発光層、電荷輸送層、電荷注入層の順に積層された構造を有する。
【００４３】
発光機能層１４の上面には上部電極１５が形成されている。この上部電極１５は画素ごと区切られて形成されている。本実施形態はトップエミッション型の表示装置であり、上部電極側に光を取り出す必要があることから、上部電極１５は光を透過する電極材料を用いるか、透明でない金属材料を極めて薄く被着させることにより光を透過させるようにして形成する。また、上部電極１５は有機発光ダイオードＯＬＥＤのカソード電極として機能し、例えば、ＩＴＯやＩＺＯなどにより形成される。上部電極１５は、平坦化膜１１に設けた第２コンタクトホール１２の内面に被着された導体を介して駆動トランジスタＴｄのドレイン電極と接続されている。
【００４４】
また下部電極１３の上面で、且つ隣接する画素の境界に沿った部分には層間絶縁膜１６が設けられており、層間絶縁膜１６から露出する下部電極１３に発光機能層１４が形成されている。またこの層間絶縁膜１６は、下部電極１３と上部電極１５との短絡を防止する機能を有している。なお層間絶縁膜１６は、例えば、アクリル樹脂、ポリイミド樹脂、フェノール樹脂などの有機樹脂材料により形成されている。
【００４５】
層間絶縁膜１６上には、隔壁１７が設けられている。この隔壁１７は、画素ごとに発光機能層１４の蒸着を行う際に使用される蒸着マスクを載置するためのスペーサとして機能する。また隔壁１７は、逆テーパ状に形成されており、上部電極１５を蒸着する際、この隔壁１７部分で上部電極１５が段切れし、上部電極１５が画素ごとに区切られて形成されることとなる。隔壁１７は、例えば、ノボラック系、アクリル系の感光性有機材料からなり、従来周知のフォトリソグラフィー法により形成される。
【００４６】
上部電極１５の上側には保護膜１８が形成されている。保護膜１８は、有機発光ダイオードＯＬＥＤを水分や外気から保護するものであって、シリコン酸化膜（ＳｉＮ，ＳｉＯ２，ＳｉＯＮ等）、シリコン窒化膜（Ｓｉ３Ｎ４、ＳｉＮｘ等）等の無機材料からなり、従来周知の蒸着、スパッタ、ＣＶＤ等により形成される。
【００４７】
本実施形態の表示装置は、基板１に対向して配置される封止基板１９を備えている。封止基板１９は、全ての画素を取り囲むように基板１の外周に沿って環状に形成された枠状シール材、あるいは保護膜１８と封止基板１９との間に充填された面状シール材（図示せず）により表示装置用基板１００と接合されている。封止基板１９は、例えば、プラスチックやガラス等の透光性の基板により形成される。また、シール材は、アクリル系樹脂、エポキシ系樹脂、ウレタン系樹脂、シリコン系樹脂等を用いて形成される。
【００４８】
以上述べた本発明にかかる表示装置用基板及びそれを用いた表示装置によれば、保持容量Ｃｓの第１容量電極２と第２容量電極７との間に位置する絶縁層４の厚み寸法が、薄膜トランジスタを構成するゲート電極５とゲート電極３との間及びソース電極６とゲート電極３との間に位置する絶縁層４の厚み寸法よりも小さくなるように絶縁層４が形成されていることによって、薄膜トランジスタの寄生容量の影響を小さくして、画像データの書き込み効率を向上させることができる。これによって、薄膜トランジスタの寄生容量が存在しても表示装置の輝度低下を小さく抑えることができる。
【００４９】
〔表示装置用基板の第１の製造方法〕
次に本発明の一実施形態にかかる表示装置用基板の第１の製造方法について図６〜図８を参照しつつ説明する。
【００５０】
まず図６（ａ）に示すように、基板１の上面に薄膜トランジスタのゲート電極３及びゲート電極３と電気的に接続される第１容量電極２を形成する。これらの電極は、基板１の上面にクロム、モリブデン、アルミニウム等の導体材料をスパッタ法により１００ｎｍ〜３００ｎｍの厚みに成膜した後、フォトリソグラフィ法により所定形状にパターニングすることにより形成される。
【００５１】
次に図６（ｂ）に示すように、ゲート電極３及び第１容量電極２を被覆するようにして基板１上に絶縁層４を形成する。この絶縁層４は、酸化ケイ素（ＳｉＯｘ）や窒化ケイ素（ＳｉＮｘ）等の無機材料をプラズマＣＶＤ（Chemical Vapor Deposition）法により、基板１の上側略全面に２００ｎｍ〜５００ｎｍの厚みに成膜することで形成される。なお、ＣＶＤ法により絶縁層４の成膜を行う際のガスとしては、ＳｉＨ４、ＮＨ３、Ｎ２などを用いることができる。続いて図６（ｃ）に示すように、半導体層８となるアモルファスシリコン膜８’をプラズマＣＶＤ法によりＳｉＨ４やＨ２などのガスを用いて絶縁層４の上側略全面に形成する。なおこのアモルファスシリコン膜８’は、アモルファスシリコン膜８’に不純物をドープしてなるｎ＋型アモルファスシリコン層を含むものである。なお、絶縁層４とアモルファスシリコン層８’とは、そのエッチングレートが異なるようにより具体的には絶縁層４のエッチングレートがアモルファスシリコン層８’のエッチングレートよりも大きくなるように形成され、例えば、絶縁層４のエッチングレートは９００Å／ｍｉｎ、アモルファスシリコン層８’のエッチングレートは３００Å／ｍｉｎである。
【００５２】
次にアモルファスシリコン膜８’のパターニングを行う。アモルファスシリコン膜８’のパターニングを行う工程の中で第１容量電極２上に位置する絶縁層４の上部を除去する加工を行う。この工程を図７に示す。アモルファスシリコン膜８’のパターニングはフォトリソグラフィ法により行わる。まず図７（ａ）に示すように、アモルファスシリコン膜８’のうち、半導体層８となる部分をレジスト層５０で覆う。この状態で図７（ｂ）に示すようにエッチングを行う。このエッチングによりアモルファスシリコン層８’のうち、レジスト層５０で覆われていない部分が除去される。通常、この工程におけるエッチングは、アモルファスシリコン膜８’のみが除去されるように、換言すれば、絶縁層４が露出した段階でエッチングが終了するようにエッチング条件が設定されるが、本実施形態にかかる表示装置用基板の製造方法では、アモルファスシリコン膜８’が除去された後も続けてエッチングを行う。このようにアモルファスシリコン膜’が除去された後も続けてエッチングを行うことで、レジスト層５０で覆われていない第１容量電極２上に位置する絶縁層４の上部が除去される。これによって、保持容量Ｃｓの第１容量電極２上に位置する絶縁層４の厚みが、薄膜トランジスタのゲート電極３上に位置する絶縁層４の厚みより薄くなる。
【００５３】
図７に示す工程におけるエッチングは、ドライエッチングにより行われ、ガスの種類としてはＳＦ６／Ｏ２またはＣＦ４／Ｏ２などフッ素系と酸素のガスやＣＨ３Ｆなどフッ素系のガスが好適に用いられる。またガス圧力は１〜５０Ｐａ、ＲＦ出力密度は０．０１〜２．０Ｗ／ｃｍ２に設定される。
【００５４】
レジスト層５０を除去した後、図８（ａ）に示すように絶縁層４にコンタクトホール９を形成する。コンタクトホール９は、フォトリソグラフィ法により、所定の位置に絶縁層４に貫通孔を設けることで形成される。
【００５５】
次に図８（ｂ）に示すように、ソース電極５、ドレイン電極６、第２容量電極７、画像信号線２３などの各種電極や配線を形成する。これらの電極や配線は、モリブデンやアルミニウムなどの導体材料をＰＶＤ（Physical Vapor Deposition）法により成膜した後、フォトリソグラフィ法により所定の形状にパターニングすることで形成される。
【００５６】
最後に図８（ｃ）に示すように、ＣＶＤ法により基板１の上側略前面に窒化ケイ素などからなるパシベーション膜１０を形成して表示装置用基板１００が完成する。
【００５７】
〔表示装置用基板の第２の製造方法〕
次に本発明の一実施形態にかかる表示装置用基板の第２の製造方法について図９〜図１１を参照しつつ説明する。なお第１の製造方法と重複する部分については同一符号を付し、その説明を省略する。
【００５８】
基板１の上面に薄膜トランジスタのゲート電極３及び第１容量電極２を形成する工程から半導体層８となるアモルファスシリコン膜８’を絶縁層４の上側略全面に形成する工程までは、図６（ａ）〜（ｃ）に示した第１の製造方法と同じである。
【００５９】
つづく半導体層８の形成工程では、通常通り半導体層８となる部分以外のアモルファスシリコン膜８’を除去し、絶縁層４が露出した段階でエッチングを終了する（図９）。
【００６０】
次に絶縁層４にコンタクトホール９を形成する。第２の製造方法では、コンタクトホール９を形成する工程の中で保持容量Ｃｓの第１の容量電極２上に位置する絶縁層４の上部を除去する加工も行う。この工程を図１０に示す。まず図１０（ａ）に示すように、基板１の上側略全面にレジスト層５０を塗布する。本実施形態では、レジスト層５０として、ノボラック系の感光性樹脂を用いている。
【００６１】
次に図１０（ｂ）に示すようにレジスト層５０を露光する。本実施形態ではレジスト層５０を、コンタクトホール９の形成領域に対応する領域Ａ、保持容量Ｃｓの第１容量電極２の上方領域に対応する領域Ｂ、それ以外の領域Ｃの３つの領域で露光量を変えている。例えば、レジスト層５０がポジ型のフォトレジストの場合、領域Ａには露光光が直接照射されるようにし、領域Ｂには領域Ａよりも弱い露光光が照射されるようにし、領域Ｃには露光光が照射されないようにする。このようにレジスト層５０に照射する光の露光量を領域ごとに調整し、現像処理することによって、図１０（ｃ）に示すように領域ごとに厚みの異なるレジスト層５０が形成される。具体的には、領域Ａのレジスト層５０は除去され、領域Ｃのレジスト層５０は元の厚みのまま残り、領域Ｂのレジスト層５０の厚みは領域Ａのレジスト層の厚みと領域Ｃのレジスト層の厚みとの中間の厚みになる。
【００６２】
領域ごとに露光量を調整するには、スリットマスク、ハーフトーンマスクなど露光量の調整が可能なマスクを用いればよい。ここでスリットマスクとは、回折パターンを用いて露光量を調整可能としたマスクであり、露光装置の解像限界値よりも微細な間隔を有するストライプ状のパターンをマスク上に多数配置したものが使用できる。露光装置の解像限界値よりも微細なパターンとすることで、スリット部分を通過した露光光は、通過前の露光量よりも少ない露光量で平均的に露光される。またハーフトーンマスクとは、所定の透過率を有する材料を用いてマスクを形成することにより露光量を調整できるようにしたマスクであり、露光光の波長に対する透過率がわかっている材料を用いて厚みを調整しながらマスクを形成することによって、露光光に対し任意の透過率を有するマスクとすることができる。本実施形態では図１０（ｂ）に示すようにスリットマスク５１を用いており、コンタクトホール９が形成される領域Ａには、ほぼ１００％透過した光Ｌ１が露光され、保持容量Ｃｓの第１容量電極２の上方領域に対応する領域Ｂには、比較的弱い光Ｌ２が露光されることとなる。なお、露光量の調整が可能なマスクを用いる方法以外にも、開口パターンの異なる２種類のマスクを用いて二重露光を行うことにより領域Ａ〜Ｃごとに現像処理後のレジスト層５０の厚みを変えることも可能である。
【００６３】
このように厚みの異なるレジスト層５０を形成した後、エッチングを行いレジスト層５０から露出する領域の絶縁層４を除去してコンタクトホール９を形成する。またこのエッチングによって、厚みが薄くなった第１容量電極２上のレジスト層５０及び第１容量電極２上の絶縁層４の上部を除去する。これにより図１１（ａ）に示すように、コンタクトホール９を形成するのと同時に、第１容量電極２上に位置する絶縁層４の厚みがゲート電極３上に位置する絶縁層４の厚みより薄くなった絶縁層４を形成することができる。
【００６４】
このようなエッチングを行う条件としては、例えば、絶縁層４をエッチングレート：９００Å／ｍｉｎ、厚み：３６００Åで形成し、レジスト層５０をエッチングレート：３６００Å／ｍｉｎ、厚み：２７０００Åで形成する。このレジスト層５０に上述のように露光量を調整し、現像することにより領域Ｂにおけるレジスト層５０の厚みを１６０００Åとする。この状態のもとで、ドライエッチングを行う。エッチング条件は、例えば、エッチングガスのガス種がＳＦ６及びＯ２、ガス圧が１〜５０Ｐａ、ＲＦ出力密度が０．１〜１．０Ｗ／ｃｍ２である。この条件で、例えば、６．０分間エッチングを行う。これにより、領域Ｃのレジスト層５０は２１６００Å（＝３６００Å／ｍｉｎ×６．０ｍｉｎ）だけエッチングされる。一方、領域Ｂのレジスト層５０は、約４分ほどで除去され、領域Ｂの絶縁層４が露出した状態となり、その後約２分間は、絶縁層４がエッチングされることとなる。これにより絶縁層４が元の厚み３６００Åから約半分の厚み（１４００Å〜１８００Å）まで薄くすることができる。
【００６５】
次に図１１（ｂ）に示すように、ソース電極５、ドレイン電極６、第２容量電極７、画像信号線２３などの各種電極や配線を形成し、最後に図１１（ｃ）に示すように、基板１の上側略前面に窒化ケイ素などからなるパシベーション膜１０を形成して表示装置用基板１００が完成する。
【００６６】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００６７】
例えば、上述した実施形態においては、２つの薄膜トランジスタ（駆動トランジスタＴｄ及び閾値電圧検出用トランジスタＴｔｈ）を有する画素回路の場合について説明したが、本発明が適用可能な画素回路はこれに限らず、例えば、図１２に示すように駆動トランジスタＴｄ及び閾値電圧検出用トランジスタＴｔｈに加え、スイッチングトランジスタＴｓ，Ｔｍを備えた薄膜トランジスタが２以上ある画素回路にも本発明は適用可能である。
【図面の簡単な説明】
【００６８】
【図１】本発明の表示装置の１画素に対応する画素回路の構成の一例を示す図である。
【図２】図１の画素回路に寄生容量を描き込んだ図である。
【図３】本発明の一実施形態にかかる表示装置用基板の平面図である。
【図４】（ａ）は図３のＡ−Ａ’断面図、（ｂ）は図３のＢ−Ｂ’断面図である。
【図５】本発明の一実施形態にかかる表示装置の要部断面図である。
【図６】本発明の一実施形態にかかる製造方法の一工程を示す断面図である。
【図７】本発明の一実施形態にかかる製造方法の一工程を示す断面図である。
【図８】本発明の一実施形態にかかる製造方法の一工程を示す断面図である。
【図９】本発明の他の実施形態にかかる製造方法の一工程を示す断面図である。
【図１０】本発明の他の実施形態にかかる製造方法の一工程を示す断面図である。
【図１１】本発明の他の実施形態にかかる製造方法の一工程を示す断面図である。
【図１２】本発明の表示装置の１画素に対応する他の画素回路の構成の一例を示す図である。
【符号の説明】
【００６９】
１・・・基板
２・・・第１容量電極
３・・・ゲート電極
４・・・絶縁層
５・・・ソース電極
６・・・ドレイン電極
７・・・第２容量電極
８・・・半導体層
９・・・コンタクトホール
１０・・・パシベーション膜
１１・・・平坦化膜
１２・・・第２コンタクトホール
１３・・・下部電極
１４・・・発光機能層
１５・・・上部電極
１６・・・層間絶縁膜
１７・・・隔壁
１８・・・保護膜
１９・・・封止基板
【図１】
0005046915.tif 000002
【図２】
0005046915.tif 000003
【図３】
0005046915.tif 000004
【図４】
0005046915.tif 000005
【図５】
0005046915.tif 000006
【図６】
0005046915.tif 000007
【図７】
0005046915.tif 000008
【図８】
0005046915.tif 000009
【図９】
0005046915.tif 000010
【図１０】
0005046915.tif 000011
【図１１】
0005046915.tif 000012
【図１２】
0005046915.tif 000013