(57)【特許請求の範囲】
【請求項１】
キャリアが流れる方向に間隔をおいて配置された高ドープｎ形のソース領域層（５）およびドレイン領域層（６）、ソース領域層とドレイン領域層とを相互接続してトランジスタのオン状態時にこれらの層の間に電流を流すための低ドーピング濃度のｎ形チャネル層（４）、ならびにゲート電極に印加される電位を変化させることにより、前記チャネル層中のキャリアの流れを伝導するか遮断するように、チャネル層の特性を制御するために配置されたゲート電極（９）を含む、高スイッチング周波数用のＳｉＣのラテラル電界効果トランジスタが、更に前記チャネル層に隣接し、前記ゲート電極に少なくとも部分的に重なり、前記ドレイン領域層から距離をおいて配置された高ドープｐ形ベース層（１２）を含むとともに、前記チャネル層の一部は、前記ゲート電極から前記ベース層を分離し、さらに前記ベース層と前記ドレイン領域層との間のチャネル層中をキャリアが流れる方向の間隔の存在により前記ドレイン領域層は前記ベース層に対してチャネル層中をキャリアが流れる方向に距離を隔てており、前記ベース層は前記ソース領域層に短絡し、前記ソース領域層は前記ゲート電極まで前記チャネル層の下にチャネル層中をキャリアが流れる方向に延在し、前記ソース領域層の下に延在する前記ベース層が、前記ソース領域層から前記ドレイン領域層まで空乏領域が延びるのを防止することを特徴とするトランジスタ。
【請求項２】
前記ベース層（１２）が少なくとも部分的に前記チャネル層（４）の下に配置されることを特徴とする、請求項１に記載のトランジスタ。
【請求項３】
前記ゲート電極（９）が前記チャネル層（４）の少なくとも一部分の上に配置されることを特徴とする、請求項２に記載のトランジスタ。
【請求項４】
前記ベース層（１２）の一部が、前記ゲート電極（９）と完全に重なり合うことを特徴とする、請求項１から３のいずれか１項に記載のトランジスタ。
【請求項５】
前記ベース層（１２）の少なくとも一部分にわたって、ドーピング濃度がソース領域層（５）からドレイン領域層（６）に向かってチャネル層中をキャリアが流れる方向に徐々にまたは段階的に、のいずれかで減少することを特徴とする、請求項１から４のいずれか１項に記載のトランジスタ。
【請求項６】
前記ベース層（１２）のドーピング濃度が、１０１８ｃｍ−３より大きい濃度、１０１９ｃｍ−３より大きい濃度、および１０２０ｃｍ−３より大きい濃度、からなるグループから選択される濃度であることを特徴とする、請求項１から５のいずれか１項に記載のトランジスタ。
【請求項７】
前記ベース層（１２）にＡｌをドープすることを特徴とする、請求項１から６のいずれか１項に記載のトランジスタ。
【請求項８】
前記チャネル層（４）を基板から分離するように配置されたｐ形バッファ層（３）をさらに含むことを特徴とする、請求項１から７のいずれか１項に記載のトランジスタ。
【請求項９】
前記ゲート電極（９）が、前記チャネル層（４）に隣接して配置されることを特徴とする、請求項１から８のいずれか１項に記載のトランジスタ。
【請求項１０】
前記ゲート電極（９）と前記チャネル層（４）との間に配置された絶縁層（１９）を含むことを特徴とする、請求項１から８のいずれか１項に記載のトランジスタ。
【請求項１１】
前記ソース領域層（５）の少なくとも一部分が、前記ベース層（１２）に接して配置されて、それらの間にｐｎ接合（１３）を形成することを特徴とする、請求項１から１０のいずれか１項に記載のトランジスタ。
【請求項１２】
前記ソース領域層（５）および前記ベース層（１２）が、それらの間に基板表面に垂直なｐｎ接合を形成するように配置されることを特徴とする、請求項１１に記載のトランジスタ。
【請求項１３】
トレンチ（２０）を含み、前記ベース層（１２）は、前記トレンチの基板表面に垂直な壁（２１）の上にあり、前記ソース領域層（５）は、前記トレンチの基板表面に垂直な壁（２１）の上の前記ベース領域（１２）の表面上にあることを特徴とする、請求項１１または１２に記載のトランジスタ。
【請求項１４】
基板表面に垂直な壁（２１）の上に形成されたソース領域層（５）を有する垂直トレンチ（２０）を含み、前記壁（２１）の向きがＳｉＣの結晶面に整列することを特徴とする、請求項１から１３のいずれか１項に記載のトランジスタ。
【請求項１５】
前記ゲート電極（９）のチャネル層中をキャリアが流れる方向の長さが、０．２μｍ〜０．３μｍであることを特徴とする、請求項１から１４のいずれか１項に記載のトランジスタ。
【請求項１６】
１ＭＨｚ以上のスイッチング周波数用に構成されることを特徴とする、請求項１から１５のいずれか１項に記載のトランジスタ。
【請求項１７】
パターン形成されたｐ形ベース層（１２）、つまりチャネル層中をキャリアが流れる方向の長さが制限されたベース層の上にチャネル層（４）をエピタキシャル成長させる、ＳｉＣのラテラル電界効果トランジスタの製造方法であって、この方法が、
１）基板（２）の上にｐ形のドープ・バッファ層（３）およびｎ形の層（１４）を示した順番にエピタキシャル成長させるステップと、
２）エピタキシャル成長させた前記２つの層にメサ・エッチングを実行して、基板が露出した下方第１部分（１５）および前記ｎ形の層（１４）が露出した上方第２部分（１６）を持つステップ（段）を形成するステップと、
３）前記エッチングしたメサ構造の上に高ドープｐ形ベース層（１２）および高ドープｎ形ソース領域層（５）を示した順番にエピタキシャル成長させるステップと、
４）前記メサ構造の前記下方第１部分の上に少なくとも前記上方第２部分の高さまで保護層（１７）を堆積するステップと、
５）高ドープされたｎ形およびｐ形の前記２つの上方の層を前記上方第２部分からエッチングで除去し、一方前記２つの部分を接続するメサ壁上および前記下方第１部分上に、前記高ドープｐ形ベース層（１２）および高ドープｎ形ソース領域層（５）を残すステップと、
６）前記保護層を除去し、エッチングされた前記メサ構造の上にｎ形チャネル層（４）をエピタキシャル成長させるステップと、
７）前記ベース層（１２）および前記ソース領域層（５）に対してチャネル層中をキャリアが流れる方向に距離をおいて、前記上方第２部分の前記ｐ形のドープ・バッファ層（３）内に高ドープｎ形ドレイン領域層（６）を設ける、つまり前記ベース領域と前記ドレイン領域層との間、およびドレイン領域層と前記ソース領域層との間に、チャネル層中をキャリアが流れる方向の間隔を形成するステップと、
８）前記チャネル層（４）の上に、前記ベース層（１２）に少なくとも部分的に重なるゲート電極（９）を設ける、一方、チャネル層の一部が、前記ゲート電極（９）を前記ベース層から分離し、かつ前記ソース領域層および前記ドレイン領域層の上にソース・コンタクト（７）およびドレイン・コンタクト（８）をそれぞれ設けて、前記ｐ形ベース層（１２）が前記ソース領域層の下方に延在して、空乏領域が前記ソース領域層から前記ドレイン領域層に延在するのを防止するステップとをさらに含む、ラテラル電界効果トランジスタの製造方法。
【請求項１８】
先記７）のステップが、前記ドープ・バッファ層（３）の制限された領域にｎ形ドーパントを注入することによってドレイン領域層（６）を設けることを特徴とする、請求項１７に記載の方法。
【請求項１９】
前記ステップ６）の後で、前記チャネル層を通して前記ソース領域層内に延在する高ドープｎ形層（１８）を形成するために、前記下方第１部分に高レベル量のｎ形ドーパントを注入することによって、前記ソース領域層と前記ソース・コンタクトとの間に低抵抗接触が確立されることを特徴とする、請求項１７または１８に記載の方法。
【請求項２０】
前記高ドープｐ形ベース層（１２）のドーパントとしてＡｌを使用することを特徴とする、請求項１７から１９のいずれか１項に記載の方法。
【請求項２１】
１０１９ｃｍ−３以上のドーピング濃度を与えながら、前記高ドープｐ形ベース層（１２）を形成することを特徴とする、請求項１７から２０のいずれか１項に記載の方法。
【請求項２２】
１ＭＨｚより大きい周波数、および１ＧＨｚより大きい周波数からなるグループから選択される範囲での高周波スイッチング用の請求項１から１６のいずれか１項に記載のトランジスタの使用。
【請求項２３】
１Ｗより大きな出力を持つ高周波信号のスイッチング用の請求項１から１６のいずれか１項に記載のトランジスタの使用。
【請求項２４】
移動電話用の基地局における、請求項１から１６のいずれか１項に記載のトランジスタの使用。
【請求項２５】
レーダーにおける請求項１から１６のいずれか１項に記載のトランジスタの使用。
【請求項２６】
マイクロ波加熱装置における請求項１から１６のいずれか１項に記載のトランジスタの使用。
【請求項２７】
ガス・プラズマの発生における請求項１から１６のいずれか１項に記載のトランジスタの使用。
【発明の詳細な説明】
【０００１】
（技術分野）
本発明は、横方向に間隔をおいて配置された高ドープｎ形のソース領域層およびドレイン領域層、横方向に拡大してソース領域層とドレイン領域層とを相互接続してトランジスタのオン状態時にこれらの層の間に電流を流すための低ドーピング濃度のｎ形チャネル層、ならびにゲート電極に印加される電位を変化させることによりチャネル層が伝導、または遮断するような特性を制御するために配置されたゲート電極を含む、高スイッチング周波数用のＳｉＣのラテラル電界効果トランジスタに関する。
【０００２】
（背景技術）
「高スイッチング周波数」とは、ここでは１ＭＨｚ以上の周波数を意味する。そのようなトランジスタは、例えばパワー・マイクロ波適用分野、例えば移動電話の基地局、レーダー、および電子レンジで使用することができる。
【０００３】
この種の高周波電界効果トランジスタは、オン状態チャネル電流を増加し、チャネルのキャリヤ走行時間およびゲート容量を最小にするために、短いゲート電極を必要とする。したがって、より短いゲート電極が結果的に、より高い電力およびより高い動作周波数を生じる。他方、ゲート長が減少すると、望ましくない短チャネル効果が顕著になる。非常に短いゲートを持つトランジスタはしばしば、ドレイン・バイアスの増加によるドレイン電流の飽和を示さず、代わりに、ドレイン・バイアスの増加と共にドレイン電流の連続増加が観察される。これは、ドレイン・バイアスによるチャネル長変調のために発生する。さらに、極端な場合には、高いドレイン・バイアスで寄生バイポーラ・トランジスタをオンにすることができ、そこではソースおよびドレインが寄生トランジスタのコレクタおよびエミッタとして働き、その場合チャネル層の隣の層である基板またはバッファ層がベースになる。この効果は低電力高周波トランジスタの場合にはそれほど顕著ではないかもしれないが、この効果は高電力トランジスタの性能をますます支配するようになっており、そこでは全電力を高めるためにドレイン・バイアスができるだけ高くなければならない。
【０００４】
炭化ケイ素は高周波電力トランジスタ用の材料として、たとえばＳｉに関して多数の利点を持っている。それは高い降伏電界（ｂｒｅａｋｄｏｗｎ  ｆｉｅｌｄ）を持ち、その結果、より短いキャリア走行時間、高速の飽和ドリフト速度、および高い熱伝導性をもつ可能性が生じる。
【０００５】
導入部で定義した種類のトランジスタは、例えば、ラテラルｎ形チャネルを持つ高周波電界効果トランジスタを記載した米国特許第５，２７０，５５４号により知られている。ｎ形導電性のチャネルは、自由電子の移動度がＳｉＣの価電子帯ホールよりかなり高いので好適である。既知のこのトランジスタは、導電性基板、その上のｐ形バッファ層、ｎ形チャネル層、ならびにドレインおよびソース領域層の抵抗を低下すると共に、これらの層の接触抵抗を最小にするために形成された、高ドープされたコンタクト領域を有する。このトランジスタのバッファ層は、高電圧を遮断し、コンダクタンスによる高周波アクティブ損失を最小にし、内部容量によるリアクティブ損失を最小にするために、低ドープされ、かつ厚くなければならない。この種の設計は特に短チャネル効果を起こしやすく、大きいドレイン・バイアスで寄生バイポーラ・トランジスタがオンになり、前記バッファ層はそのようなバイポーラ・トランジスタのベースとして機能する。そのような効果は、ゲート長を増加することによって抑制することができるが、オン電流および高周波性能を低下させる。
【０００６】
したがって、高スイッチング周波数用のＳｉＣのラテラル電界効果トランジスタは、短いゲート電極を形成した場合、望ましくない短チャネル効果を経験する。現在利用可能なパターン定義ツールを使用して達成できるゲート長の値は、高電圧を遮断するために要求されるものよりかなり低く、このことは、そのような高周波トランジスタが材料の潜在力を充分に利用していないことを意味する。
【０００７】
（発明の開示）
本発明の目的は、増大した動作速度を持ち、既知のトランジスタより高電力で作動することができる、導入部で定義した種類のラテラル電界効果トランジスタを提供することである。
【０００８】
この目的は、本発明にしたがって、少なくとも部分的にゲート電極と重なるチャネル層の隣に、ドレイン領域層に対して横方向に間隔をおいて配置された、高ドープｐ形ベース層を持ち、前記ベース層がソース領域層に短絡されているトランジスタを提供することによって達成される。
【０００９】
そのような高ドープｐ形ベース層は、まず第一に、ソース領域層からドレイン領域層への空乏領域の拡大を阻止する。このような構造では、電界がベース層によって完全に遮断されるので、たとえゲートの横方向の長さが非常に小さくても、寄生バイポーラ・トランジスタを形成することができない。さらに、そのように形成されたｐ−ｎ接合はショットキー障壁より高い電圧を遮断し、結果的に可能な電力の増加がもたらされる。ベース層がドレイン領域まで拡大されないように制限する理由は、これによりドレイン対ゲート容量が低く維持されるからである。
【００１０】
本発明の好適な実施形態によると、前記ベース層のドーピング濃度は、ソース領域層からドレイン領域層に向かって横方向に、その横方向拡大の少なくとも一部分にわたって徐々にまたは段階的にのいずれかで低下する。ソース領域層の確実な電気接地の観点からは、ｐ形ベース層の高ドーピング濃度が好ましいが、ベース層とチャネル層との間の接合に高いなだれ降伏電圧を得ることを考慮すると、異なる要求が課せられる。高ドープ領域の急激な湾曲または角は、結果的に電界の集中を引き起こし、降伏電圧を低下させる。この実施形態によるこの低下の結果、ベース層の高ドープ領域はＡＣ電流をソースに導く充分な導電率を提供する一方、低ドーピングの部分は降伏電圧の増加を可能にする。
【００１１】
本発明の別の好適な実施形態によると、前記ベース層のドーピング濃度は１０１８ｃｍ−３より大きく、さらに好適には１０１９ｃｍ−３より大きく、最も好適には１０２０ｃｍ−３より大きい。高周波電界は誘電緩和周波数より上の周波数の場合バルク導電性材料を通り抜けることがあるという理由から、できるだけ高レベルにドープされたベース層を形成することが好ましいと認識されてきた。この電界の透過がこの種のトランジスタ構造で実際に発生すると、ベース層は高周波電界を遮断できなくなり、したがってそれは適切に機能しなくなる。前記誘電緩和周波数は、材料の導電率に比例する。第二に、伝導（ｃｏｎｄｕｃｔｉｏｎ）による高周波損失はトランジスタの性能を低下させる。特定のトランジスタ構造の場合、前記透過は、デバイスの構成に依存する誘電緩和周波数より数桁低い周波数で潜在的に発生し得る。したがって、溶解度の限界までできるだけ高濃度にドープされたベース層を形成することが好ましい。溶解度の限界は、例えばＳｉＣ中のアルミニウムの場合、１０２０〜１０２１ｃｍ−３の範囲である。そのような高ドーピングは、ベース層に誘導される高周波電圧のよりよい接地をもたらし、ベース層のオーム接触抵抗もそれによって改善される。他方、製造工程の観点からは、より低いドーピング・レベルの方がより便利であるので、妥協解が使用される。
【００１２】
本発明の別の好適な実施形態によると、前記ベース層にＡｌをドーピングする。アルミニウムアクセプタは、例えばホウ素より低い熱活性化エネルギーを持ち、したがってアルミニウムをドーピングした層にはより高い導電率を得ることができるので、好適なドーパント型と認識されている。
【００１３】
本発明の別の好適な実施形態によると、トランジスタは、ゲート電極とチャネル層との間に配置された絶縁層を含む。そのようなＭＯＳまたはＭＩＳ電界効果トランジスタは、ゲート電極がチャネル層の隣に配置されたトランジスタ、いわゆる金属半導体ＦＥＴ（ＭＥＳＦＥＴ）より優れた高温ケイパビリティ（ｃａｐａｂｉｌｉｔｙ）を持ち、高温電子適用分野に有利に使用することができる。
【００１４】
本発明の別の好適な実施形態によると、ソース領域層の少なくとも一部をベース層の隣に配置して、それらの間にｐｎ接合を形成する。そのように形成されたｐｎ接合は高い容量を持ち、それが高周波信号の効率的なシンクをソースに提供するので、高ドープｎ形ソース領域層と高ドープｐ形ベース層のそのような直接接触は有利である。
【００１５】
本発明の別の好適な実施形態によると、ソース領域層はチャネル層の下、実質的にゲート電極まで横方向に拡大し、それがトランジスタのオン状態性能を改善する。
【００１６】
本発明の別の好適な実施形態によると、トランジスタはトレンチを含み、ベース層およびソース領域層は、トレンチの実質的に垂直な壁上を横方向に見たときに、相互の上に配置され、それにより、高い容量を持つｐｎ接合を形成し、ベース層に誘導された電圧のＡＣ成分をソースに短絡させ、それと同時にソース領域層に対して横方向に距離をおかずにゲート電極を配置することが可能になる。
【００１７】
本発明の別の好適な実施形態によると、トランジスタは、トレンチの実質的に垂直な壁上に形成されたソース領域層を有する垂直トレンチを含み、垂直壁の向きは、ＳｉＣの結晶面と実質的に整列するように選択される。これは次の理由から好ましい。この種のトランジスタは、ラテラル・エピタキシャル成長を用いて得ることが好ましく、これは炭化ケイ素の結晶対称に関連する材料特有の問題を含む。ラテラル・エピタキシの成長速度および晶癖は、前記トレンチ壁を形成する結晶面の配向によって異なる。したがって、ラテラル・エピタキシのトレンチは、円形または多角形ではなく、特定の向きの直線として形成することが好ましい。さらに、高電力高周波トランジスタの好適な構成は、ソース、ドレイン、チャネル、およびゲート領域の線形配列である。ソースまたはドレインまたはゲートいずれかの相互接続は、メタル・コンタクトに関連する抵抗およびインダクタンスを最小にするために、エア・ブリッジング（ａｉｒ  ｂｒｉｄｇｉｎｇ）を用いて、またはスルー・ホール技術を用いて実行される。線形配列の場合、ｎ形ソース領域層は、同時に２つのチャネルのソース領域層として使用しなければならない。したがって、ラテラル・エピタキシのトレンチの対向側面を形成する結晶面は、結晶学的に対称であることが好ましい。
【００１８】
本発明はまた、独立請求項１８で定義するステップを含む、高スイッチング周波数用のＳｉＣのラテラル電界効果トランジスタを製造する方法をも含む。そのような方法は、上述の好適な特徴を持つラテラル電界効果トランジスタを比較的単純なやり方で、つまりその製造を商業的に魅力的なものにするコストで製造することを可能にする。
【００１９】
さらに、本発明はまた、独立請求項１９に従って高スイッチング周波数用のＳｉＣのラテラル電界効果トランジスタを製造する別の方法にも関する。そのようなラテラル・エピタキシ成長技術を使用する電界効果トランジスタの１つの利点は、すでに述べた通り、ゲートをソース領域層のエッジの非常に近くに配置するか、または重ねることさえ行うことによって、ソース抵抗を最小にすることができることである。
【００２０】
本発明はまた、本発明によるトランジスタを１ＭＨｚ以上、好ましくは１ＧＨｚ以上の高周波数のスイッチングに利用することに関し、その場合それは１Ｗ以上の電力を持つ高周波信号のスイッチングを行う。本発明によるベース層の構成は、ゲート電極を短くした場合、高い降伏電圧および高い熱伝導性に関するＳｉＣの優れた特性から利益を得ることを可能にするので、本発明によるＳｉＣのラテラル電界効果トランジスタは、高電力と共にそのような高周波数をスイッチングするのによく適している。
【００２１】
本発明によるトランジスタの好適な用途は、さらに移動電話用の基地局、レーダー、電子レンジ、およびガス・プラズマの発生にある。
【００２２】
本発明のさらなる利点および有利な特徴を、以下の説明および他の従属請求項で示す。
【００２３】
添付の図面を参照しながら、例として提示する本発明の好適な実施形態について、以下で具体的に説明する。
【００２４】
図１に示すトランジスタは先行技術に属し、裏面側メタライズ層１’の上に次のＳｉＣの層、すなわち半絶縁基板層２’、ｐ形バッファ層３’、およびｎ形チャネル層４’を有する。バッファ層は、半絶縁基板内に存在する深いセンタのキャリア輸送に対する効果を最小にするために存在する。バッファ層のドーピング・レベルは、高周波損失を低レベルに維持するために低くする必要がある。トランジスタはさらに、横方向に間隔をおいて配置され、高ドープｎ形であり、チャネル層４’の上に配置された、ソース領域層５’およびドレイン領域層６’を含む。ソース・コンタクト７’およびドレイン・コンタクト８’がこれらの層上に配置される。トランジスタはまた、チャネル層４’上でソース領域層５’とドレイン領域層６’との間に配置されたゲート電極９’をも含む。ソース・コンタクトとドレイン・コンタクトとの間に電圧が印加されると、これらの２つのコンタクトの間のチャネル層４’に、ゲート電極９’によって制御される電流が流れることができる。ゲート電極９’は、そこに印加される電位によって前記電流を制御する。特定の大きさの正電位を印加すると、チャネル層にバッファ層３’まで拡大する空乏領域１０’が形成され、これは電流が遮断され、スイッチが開く、つまりオフ状態になることを意味する。そのような空乏領域を形成する電圧がゲート電極に印加されないときは、チャネルが連続し、２つのコンタクト７’および８’の間に電流が流れ、トランジスタは閉じ、つまりオン状態になる。ゲート電極９’の電位の変化により、トランジスタは高い周波数でスイッチングを行うことができる。すでに上で詳述した通り、ゲート電極９’は横方向に見たとき短くすることが望ましいが、極端な場合には、寄生バイポーラ・トランジスタが高ドレイン・バイアス時にオンになることがあり、その場合、ソース領域層５’はコレクタとして働き、ドレイン領域層６’はトランジスタのエミッタとして働き、バッファ層３’はベース３’を形成するという結果になる。そのような寄生バイポーラ・トランジスタが形成されると、ラテラル電界効果トランジスタはもはやゲート電極９’によってオフにすることができず、したがってトランジスタは適正に機能しなくなる。そのような寄生バイポーラ・トランジスタをどのようにしてオンにすることができるかを、破線１１’で示す。実際には、これは、そのような先行技術のトランジスタのゲート電極が、そのような障害を回避するために所望されるより大きい横方向の拡大を持つように作成されることを意味するが、そうするとこれはチャネルのより長いキャリヤ走行時間、より高いゲート容量、およびより高いオン状態抵抗につながり、損失の増加をもたらす。
【００２５】
（発明を実施するための最良の形態）
発明の第１の好適な実施形態によるトランジスタおよび発明自体の原則について、ここに図２を参照して説明する。以下、本発明の様々な実施形態によるトランジスタについて、図１の先行技術のトランジスタに使用したのと同じ参照番号を使用する。図２によるトランジスタと図１による先行技術のトランジスタとの間の主要な相違は、チャネル層４の隣にゲート電極９と重なり、かつドレイン領域層６から横方向に距離をおいて、高ドープｐ形ベース層１２が配置されることである。このベース層は、メタル・ソース・コンタクト７によってソース領域層５に短絡される。
【００２６】
ベース層１２は、上で示した理由により、溶解度の限界までドープすることが好ましく、ＳｉＣのドーパントがアルミニウムの場合、これは１０２０〜１０２１ｃｍ−３の範囲である。しかし、使用する製造工程の観点からより低いドーピング・レベルの方が好都合の場合、いずれにせよドーピング濃度は１０１８ｃｍ−３以上、さらに好適には１０１９ｃｍ−３とすべきである。
【００２７】
図２に示すトランジスタは、上述した寄生バイポーラ・トランジスタを形成する危険性無しに、わずか０．２〜０．３μｍもありうる非常に短い長さを持つゲート電極９を設けることができる。これは、トランジスタのオフ状態時にソースとドレイン間の電界が高ドープされたベース層によって完全に遮断されるので、たとえアクティブ・ゲート長が非常に小さくても、寄生バイポーラ・トランジスタが形成できないという事実のためである。ソースからドレインまでの欠乏領域の拡大を阻止する必要があるので、何よりもまず、ベース層のｐ形高ドーピングが必要である。ベース層の横方向の拡大は、それがドレイン領域層６の下に拡大しないように制限され、それはドレインからゲートの低容量を維持するために必要である。さらに、ベース層１２がゲート電極に部分的に重なることが必要なだけである。
【００２８】
ベース層１２のドーピング濃度は、上で示した理由により、ソース領域層からドレイン領域層に向かって横方向に徐々に、または段階的にのいずれかで低下することが好適である。さらに、アルミニウム受容体はＳｉＣ内で低い熱活性化エネルギを持つので、高い導電率を得ることができるため、アルミニウムはベース層のための好適なドーパントの種類である。
【００２９】
発明の第２の好適な実施形態によるトランジスタを図３に示す。これは、以下でさらに説明するように、部分的にラテラル・エピタキシによって形成される。この実施形態は、主として、ベース層１２およびソース領域層５が相互に直接接触する状態に配置され、かつゲート電極９がソース領域層の非常に近くに配置されるという事実により、図２に示したものとは異なる。ベース層とソース領域層との間に形成されたｐｎ接合１３は高い容量を持ち、これは高周波信号のソースへの効率的なシンクとなる。ベース層のオーム・コンタクト７はこの場合、ベース層を流れる電流のＤＣ成分のシンクを提供するだけである。ベース層とチャネル層との間のｐｎ接合は、正常動作条件下で逆バイアスされるので、ベース層電流のＤＣ成分は非常に小さい。ベース層をソース領域層に短絡するオーム・コンタクトは、デバイスの性能をなんら低下すること無く、チャネルから遠い距離位置に配置することができる。特定の場合には、ＤＣベース層の電流成分をソース領域層に短絡するために特別な短絡コンタクトは全く必要無く、基板およびバッファ層が導電性である場合、ＤＣ成分はバッファ層を介してソースに短絡され、特許の請求項の定義「前記ベース層はソース領域層に短絡される」は、この場合も含まれると解釈すべきである。ベース層またはソース領域層のいずれかを縮退するようにドープして形成して、それらの界面にトンネル・ダイオードつまりトンネル特性を持つダイオードが形成されるようにし、結果的にトンネル電流および高い接合容量をもたらし、ベース層をソース領域層に自動的に短絡させることは、付加的な利点である。
【００３０】
ゲート電極９をソース領域層５の非常に近くに配置することにより、ソース抵抗が最小になり、トランジスタのオン状態性能が改善される。図２および図３によるトランジスタをどのように製造するかを、今度は説明する。図２によるトランジスタは、半絶縁基板層２の上に、好ましくは化学気相成長法（ＣＶＤ）を使用することにより、低濃度にドープされた（３×１０１５ｃｍ−３）厚さ０．７５μｍのｐ形バッファ層３を成長させ始めることによって製造される。次いで、図４に図示しない適切なマスクをバッファ層の上に施用し、マスクに開口パターンを形成し、その後、図４に概略的に示すように０．４μｍの深さを持つ箱形輪郭の高ドープｐ形ベース層１２を形成するために、前記開口を通してＡｌイオンを注入する。ベース層のドーピング・レベルは３×１０１９ｃｍ−３である。このために、Ａｌイオンは、たとえばそれぞれ４０、１００、１７０および３００ＫｅＶのエネルギおよび１．３×１０１４ｃｍ−２、２．１×１０１４ｃｍ−２、２．７×１０１４ｃｍ−２、および６．７×１０１４ｃｍ−２の量を注入する。次いでマスクを取り外し、１７００℃以上のアニール温度でアニールすることによってＡｌイオンを活性化する。その後、ベース層およびバッファ層の上にｎ形チャネル層をエピタキシャル成長させる。この層の厚さは約０．３μｍであり、それに５×１０１７ｃｍ−３の濃度まで窒素をドープする。チャネル領域層の上に、厚さ０．１５μｍで窒素の濃度１×１０１９ｃｍ−３のソース領域層およびドレイン領域層を横方向に間隔をおいた位置に、ドレイン領域はベース層に対して横方向に間隔をおいて、エピタキシャル成長させる。これは実際には、１つの層をチャネル領域層の上に成長させ、次にその上にマスクを被覆し、ソース領域層およびドレイン領域層が画定されるようにマスクをパターン形成することによって得られる。次いでチャネル層の上に、少なくとも部分的にベース層に重ね合わせてゲート電極９を施し、ソース領域層およびドレイン領域層の上にそれぞれソース・メタル・コンタクト７およびドレイン・メタル・コンタクト８を施す。ここで前者はベース層をソース領域層に短絡するように施される。これらは、図２によるラテラル電界効果トランジスタを製造する方法の最も重要なステップであるが、この方法は、当該技術分野の通常の熟練者には明白な従来のステップをもさらに含む。ドーピング濃度および特徴サイズの値は例証として提示しただけであり、厳密な数字は、要求される電力および周波数応答のより詳細な仕様から得られる。
【００３１】
今度は、図５ないし図９を参照して、図３に示した好適な実施形態によるトランジスタを好適な方法に従ってどのように製造するかを簡単に説明する。この方法は、基板層２の上にＣＶＤによってｐ形バッファ層３およびｎ形層１４をエピタキシャル成長させることによって開始される。次いで、基板が露出した下方第１部分１５および前記ｎ形層１４の頂部の上方第２部分１６によりステップ（段）またはトレンチ２０（図５参照）を形成するために、エピタキシャル成長した２つの層にメサ・エッチを実行する。エッチングされたメサ構造の上に、その後、高ドープｐ形ベース層１２および高ドープｎ形ソース領域層５をエピタキシャル成長させる（図６参照）。次いで、図７に示すように、メサ構造の下方第１部分の上に少なくとも上方第２部分の高さまで、たとえばＳｉＯ２の保護層１７を堆積する。次いで、高ドープされたｎ形およびｐ形の２つの上方の層を、図８に示すように、前記上方第２部分からエッチングで除去し、一方これら２つの部分を接続するメサ壁２１（トレンチ壁）および下方第１部分では残す。次いで保護層を除去し、メサ構造の上にｎ形チャネル層４をエピタキシャル成長させる。マスクを施用し、適切にパターン形成した後、前記ベース層およびソース領域層に対して横方向に距離をおいて前記第２部分にイオン注入を行うことによって高ドープｎ形ドレイン領域層を形成する。ソース領域層とソース・コンタクト層の間に低抵抗接触をもたらす高ドープｎ形層１８を形成するために、チャネル層４を介してｎ形ドーパントもソース領域層５内に注入する。最後に、図３に示すようにチャネル層の上にゲート電極を設け、かつ図３に示すようにソース領域層およびドレイン領域層の上にソース・コンタクトおよびドレイン・コンタクトを設ける。
【００３２】
本発明の第３の好適な実施形態によるトランジスタを図１０に概略的に示す。これは、主として、ゲート電極９がたとえばＳｉＯ２、ＡｌＮ、窒化シリコン、酸化アルミニウム、またはそれらの混合物の絶縁層１９によってチャネル層から分離されることによって、すでに説明したものとは異なる。そのようなＭＩＳ構造を持つトランジスタは、図２および図３に示すような金属半導体電界効果トランジスタより優れた高温ケイパビリティを持つことができ、高温電子分野に使用することができる。
【００３３】
図１０によるトランジスタは、半絶縁基板２上に低ドープｐ形バッファ層３を成長させることによって始まる、図１１〜１５に示したシーケンスにより製造することができる。次いで、図３の実施形態の場合と同じ方法で、ラテラル・エピタキシおよび平坦化を使用して、ｐベース層１２およびソース領域層５を形成する。次いで、図１３に示すように、ベース層およびソース領域層の上に、ｎ形チャネル層４をエピタキシャル成長させる。１０１８ｃｍ−３以上の濃度になるように窒素を注入することにより、高ドープされたソースおよびドレイン・コンタクト領域６、１８を形成する。次いで、約１７００℃でアニールを行う。次いで、構造の上に絶縁層を堆積するか成長させ、図１５に示す外観にパターン形成する。最後に、ゲート電極、ソース・メタル・コンタクト、およびドレイン・メタル・コンタクトを堆積することによって、図１０に示すような最終構造が得られる。
【００３４】
本発明は、言うまでもなく、いかなる方法でも上述の好適な実施形態に制限されないが、請求の範囲で定義する発明の基本的な考え方から逸脱することがなければ、当該技術分野の通常の熟練者には多くの変形が可能であることは明らかであろう。
【００３５】
ドレイン領域層とベース領域層の間の横方向間隔の条件およびベース層とゲート電極の少なくとも部分的な重なりが観察される限り、ドレイン領域層およびゲート電極に対する高ドープ・ベース層の横方向の拡大は変化させることができる。
【００３６】
さらに、数字で示したトランジスタの様々な層の相互割合は明確を期すために選択したにすぎず、実際にはは全く異なることができることを強調しておく。
【図面の簡単な説明】
【図１】  先行技術によるＳｉＣのラテラル電界効果トランジスタの略断面図である。
【図２】  本発明の第１の好適な実施形態によるラテラル電界効果トランジスタの略断面図である。
【図３】  本発明の第２の好適な実施形態によるラテラル電界効果トランジスタの略断面図である。
【図４】  図２によるトランジスタのベース層を作成するステップを示す断面図である。
【図５】  図３に示すトランジスタを製造するための本発明による方法の１つのステップを示す略断面図である。
【図６】  図３に示すトランジスタを製造するための本発明による方法の別のステップを示す略断面図である。
【図７】  図３に示すトランジスタを製造するための本発明による方法のさらに別のステップを示す略断面図である。
【図８】  図３に示すトランジスタを製造するための本発明による方法のさらに別のステップを示す略断面図である。
【図９】  図３に示すトランジスタを製造するための本発明による方法のさらに別のステップを示す略断面図である。
【図１０】  本発明の第３の好適な実施形態によるラテラル電界効果トランジスタの略断面図である。
【図１１】  図１０によるトランジスタを製造するための方法の１つのステップを示す略断面図である。
【図１２】  図１０によるトランジスタを製造するための方法の別のステップを示す略断面図である。
【図１３】  図１０によるトランジスタを製造するための方法のさらに別のステップを示す略断面図である。
【図１４】  図１０によるトランジスタを製造するための方法のさらに別のステップを示す略断面図である。
【図１５】  図１０によるトランジスタを製造するための方法のさらに別のステップを示す略断面図である。
【図１】
0005038556.tif 000002
【図２】
0005038556.tif 000003
【図３】
0005038556.tif 000004
【図４】
0005038556.tif 000005
【図５】
0005038556.tif 000006
【図６】
0005038556.tif 000007
【図７】
0005038556.tif 000008
【図８】
0005038556.tif 000009
【図９】
0005038556.tif 000010
【図１０】
0005038556.tif 000011
【図１１】
0005038556.tif 000012
【図１２】
0005038556.tif 000013
【図１３】
0005038556.tif 000014
【図１４】
0005038556.tif 000015
【図１５】
0005038556.tif 000016