(57)【特許請求の範囲】
【請求項１】
電流源と接続され、基準電流源をなす１つのトランジスタと、該トランジスタと共に電流ミラー回路を構成するＮ個（Ｎは自然数）のトランジスタとからなるディスプレイパネル駆動回路であって、前記Ｎ＋１個のトランジスタのうち、基準電流源をなすトランジスタを、周期的に切り替えるスイッチング手段を含み、他のＮ個のトランジスタからの出力を１つにまとめてディスプレイパネルを構成する自発光素子の駆動出力として導出するようにしたことを特徴とするディスプレイパネル駆動回路。
【請求項２】
前記自発光素子は、前記駆動出力によってそれぞれ駆動されるエレクトロルミネッセンス素子によって構成されていることを特徴とする請求項１記載のディスプレイパネル駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はディスプレイパネル駆動回路に関し、特に有機エレクトロルミネセンス素子等の自発光素子からなるディスプレイパネルを用いたディスプレイ装置の駆動回路に関する
【０００２】
【従来の技術】
薄型で低消費電力なディスプレイ装置を実現するための自発光素子として、有機エレクトロルミネッセンス（以下、ＥＬと称する）素子が知られている。図４は、かかるＥＬ素子の概略構成を示す図である。同図に示されているように、ＥＬ素子は、透明電極１０１が形成されたガラス板等からなる透明基板１００上に、電子輸送層、発光層、正孔輸送層等からなる少なくとも１層の有機機能層１０２、及び金属電極１０３が積層されたものである。
【０００３】
図５は、かかるＥＬ素子の特性を電気的に示す等価回路である。同図に示されるように、ＥＬ素子は、容量成分Ｃと、該容量成分に並列に結合するダイオード特性の成分Ｅとによって置き換えることができる。
ここで、透明電極１０１の陽極にプラス、金属電極１０３の陰極にマイナスの電圧を加えて透明電極及び金属電極間に直流を印加すると、容量成分Ｃに電荷が蓄積される。この際、ＥＬ素子固有の障壁電圧または発光閥値電圧を越えると、電極（ダイオード成分Ｅの陽極側）から発光層を担う有機機能層に電流が流れ始め、この電流に比例した強度で有機機能層１０２が発光する。
【０００４】
図６は、複数の上記ＥＬ素子をマトリクス状に配列してなるＥＬディスプレイパネルを用いて画像表示を行うＥＬディスプレイ装置の概略構成を示す図である。同図において、ＥＬディスプレイパネルとしてのＥＬＤＰ１０には、第１表示ライン〜第ｎ表示ライン各々を担う陰極線（金属電極）Ｂ1〜Ｂnと、これら陰極線Ｂ1〜Ｂn各々に交叉して配列されたｍ個の陽極線（透明電極）Ａ1〜Ａmが形成されている。これら陰極線Ｂ1〜Ｂn及び陽極線Ａ１〜Ａｍの交差部分の各々に、上述した如き構造を有するＥＬ素子Ｅ11〜Ｅnmが形成されている。
【０００５】
尚、これらＥＬ素子Ｅ11〜Ｅnm各々は、ＥＬＤＰ１０としての１画素を担うものである。
発光制御回路１は、入力された１画面分（ｎ行、ｍ列）の画像データを、ＥＬＤＰ１０の各画素、すなわち上記ＥＬ素子Ｅ11〜Ｅnmの各々に対応した画素データ群Ｄ11〜Ｄnmに変換し、これらを図７に示されているように、１行分毎に順次、陽極線ドライブ回路２に供給して行く。例えば、画素データＤ11〜Ｄnmとは、ＥＬＤＰ１０の第１表示ラインに属するＥＬ素子Ｅ11〜Ｅnm各々に対して発光を実施させるか否かを指定するｍ個のデータビットであり、夫々、論理レベル“１”である場合には“発光”、論理レベル“０”である場合に“非発光”を示す。
【０００６】
また、発光制御回路１は、図７に示されているように１行分毎の画素データの供給タイミングに同期して、ＥＬＤＰ１０の第１表示ライン〜第ｎ表示ライン各々を順次走査すべき走査線選択制御信号を陰極線走査回路３に供給する。陽極線ドライブ回路２は、先ず、上記画素データ群におけるｍ個のデータビットの内から、“発光”を指定する論理レベル“１”のデータビットを全て抽出する。次に、この抽出したデータビット各々に対応した“列”に属する陽極線を陽極線Ａ1〜Ａmの内から全て選択し、この選択した陽極線のみに定電流源を接続し、所定の画素駆動電流ｉを供給する。
【０００７】
陰極線走査回路３は、上記陰極線Ｂ1〜Ｂnの内から、上記走査線選択制御信号で示される表示ラインに対応した陰極線を択一的に選択してこの陰極線をアース電位に設定すると共に、その他の陰極線の各々に所定の高電位Ｖｃｃを夫々印加する。尚、かかる高電位Ｖｃｃは、ＥＬ素子が所望の輝度で発光しているときの両端電圧（寄生容量Ｃへの充電量に基づいて決定する電圧）とほほ同一値に設定される。
【０００８】
この際、上記陽極線ドライブ回路２によって上記定電流源が接続された“列”と、上記陰極線走査回路３にてアース電位に設定された表示ラインとの間には発光駆動電流が流れ、かかる表示ライン及び“列”に交叉して形成されているＥＬ素子は、この発光駆動電流に応じて発光する。一方、上記陰極線走査回路３によって高電位Ｖｃｃに設定された表示ラインと、上記定電流源が接続された“列”との間には電流が流れ込まないので、かかる表示ライン及び“列”に交叉して形成されているＥＬ素子は非発光のままである。
【０００９】
以上のような動作が、画素データ群Ｄ11〜Ｄ1m、Ｄ21〜Ｄ2m、… 、Ｄn1〜Ｄnm各々に基づいて実施されると、ＥＬＤＰ１０の画面上には、入力された画像データに応じた１フィールド分の発光パターン、つまり画像が表示されるのである。
【００１０】
【発明が解決しようとする課題】
上述したように陽極線ドライブ回路の出力は電流出力であり、その電流出力にはカレントミラーが用いられる。その出力電流がばらついた場合、有機ＥＬパネルの輝度がばらついてしまう。このため、電流ばらつきを抑えることは非常に重要である。しかし、カレントミラーを用いた場合、カレントミラーで発生する電流ばらつきにより、出力電流がばらついてしまう。
【００１１】
ここで、従来の回路構成が図８に示されている。同図には、Ｎ＋１個のＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを用いて構成されたカレントミラーが示されている。
同図に示されているように、カレントミラー回路は、電流源Ｉorgと、Ｎ＋１個のＭＯＳトランジスタＰOUT0、ＰOUT1、…、ＰOUTNとを含んで構成されている。Ｎ＋１個のＭＯＳトランジスタのうち、１つのＭＯＳトランジスタＰOUT0が電流源Ｉorgと共に、カレントミラーの基準電流源をなす。そして、他のＮ個のＭＯＳトランジスタからの出力電流が、ディスプレイパネルの駆動出力として導出される。本例では、他のＮ個のＭＯＳトランジスタＰOUT1〜ＰOUTNからの出力が１つにまとめられ、このまとめられた出力電流Ｉoutが駆動出力として導出される。
【００１２】
ここで、Ｎ＋１個のＭＯＳトランジスタＰOUT0〜ＰOUTNのサイズがすべて同じであると仮定する。すると、ＭＯＳトランジスタＰOUT0によって導出される電流と他のＮ個のＭＯＳトランジスタＰOUT1〜ＰOUTNによって導出される電流との比、すなわち電流比は１：Ｎとなる。よって、このときの出力電流Ｉoutは
Ｉout＝Ｎ×Ｉorg
になる。
【００１３】
一般に、電流のばらつきΔＩはＭＯＳトランジスタのサイズに依存し、ＭＯＳトランジスタのサイズが小さい場合に電流のばらつきΔＩは大きい。逆に、ＭＯＳトランジスタのサイズが大きい場合に電流のばらつきΔＩは小さい。
ディスプレイパネルの駆動等の用途では、上記電流比１：Ｎの“Ｎ”側のＭＯＳトランジスタのサイズは、“１”側のＭＯＳトランジスタのサイズより遙かに大きい。例えば、Ｎ＞１０である。このことから、電流のばらつきΔＩは上記電流比“１”側のＭＯＳトランジスタＰoutから発生する電流ばらつきが支配的になる。
【００１４】
また、カレントミラーの電流比を小さくすることも考えられる。例えば、２：Ｎ／２や、３：Ｎ／３にすることが考えられる。こうすれば、電流のばらつきΔＩは減少する。しかしながら、チャンネル数は陽極線の数だけ存在するので、その場合には電流源Ｉorgの電流量を増やさなければならない。すると、ＩＣチップの消費電力が増加するという欠点がある。
【００１５】
本発明は上述した従来技術の欠点を解決するためになされたものであり、その目的はＩＣチップの消費電力が増加することなく、電流のばらつきを減少させることのできるディスプレイパネル駆動回路を提供することである。
【００１６】
【課題を解決するための手段】
本発明の請求項１によるディスプレイパネル駆動回路は、電流源と接続され、基準電流源をなす１つのトランジスタと、該トランジスタと共に電流ミラー回路を構成するＮ個（Ｎは自然数）のトランジスタとからなるディスプレイパネル駆動回路であって、前記Ｎ＋１個のトランジスタのうち、基準電流源をなすトランジスタを、周期的に切り替えるスイッチング手段を含み、他のＮ個のトランジスタからの出力を１つにまとめてディスプレイパネルを構成する自発光素子の駆動出力として導出するようにしたことを特徴とする。
【００１７】
本発明の請求項２によるディスプレイパネル駆動回路は、請求項１において、前記自発光素子は、前記駆動出力によってそれぞれ駆動されるエレクトロルミネッセンス素子によって構成されていることを特徴とする。
【００１８】
要するに、基準電流源をなすトランジスタを、周期的に切り替えることにより、カレントミラーで発生する電流ばらつきを小さくすることができ、また複数のＩＣチップ間での基準電流のばらつきをなくすことができるので、ディスプレイパネル上において均一な発光輝度が得られる。
【００１９】
【発明の実施の形態】
次に、図面を参照して本発明の実施の形態について説明する。なお、以下の説明において参照する各図においては、他の図と同等部分に同一符号が付されている。
図１は本発明によるディスプレイパネル駆動回路の実施の一形態における主要部分の構成を示す図である。同図には、Ｎ＋１個のＭＯＳトランジスタによって構成されたカレントミラー回路が示されている。
【００２０】
同図に示されているように、カレントミラー回路は、電流源Ｉorgと、Ｎ＋１個のＭＯＳトランジスタＰOUT0、ＰOUT1、…、ＰOUTNと、スイッチング回路ＳＷ０、ＳＷ１、…、ＳＷＮとを含んで構成されている。スイッチング回路ＳＷ０、ＳＷ１、…、ＳＷＮは、Ｎ＋１個のＭＯＳトランジスタＰOUT0、ＰOUT1、…、ＰOUTNのうちのいずれか１つのみを電流源Ｉorgと電気的に接続する。この電流源Ｉorgと接続された１つのＭＯＳトランジスタが電流源Ｉorgと共に、カレントミラーの基準電流源をなすことになる。そして、他のＮ個のＭＯＳトランジスタからの出力電流が、ディスプレイパネルの駆動出力として導出される。本例では、他のＮ個のＭＯＳトランジスタＰOUT1〜ＰOUTNからの出力が１つにまとめられ、このまとめられた出力電流Ｉoutが駆動出力として導出される。
【００２１】
同図中のスイッチング回路ＳＷ０、ＳＷ１、…、ＳＷＮにおいては、電流源Ｉorgに接続されている端子が○、出力電流Ｉoutを導出する信号線に接続されている端子が●で示されている。スイッチング回路ＳＷ０が○側端子に接続されているとき、他のスイッチング回路ＳＷ１〜ＳＷＮは●側端子に接続される。スイッチング回路ＳＷ１が○側端子に接続されているとき、スイッチング回路ＳＷ１及びＳＷ２〜ＳＷＮは●側端子に接続される。同様に、○側端子に接続されるスイッチング回路を、順次切り替える。この切り替えは、クロックに同期させて行う。
【００２２】
このようにスイッチング回路ＳＷ０〜ＳＷＮを制御することにより、Ｎ＋１個のＭＯＳトランジスタＰOUT0、ＰOUT1、…、ＰOUTNのうち、基準電流源をなすトランジスタを、周期的に切り替える。つまり、スイッチング回路を切り替えることにより、Ｎ＋１個のＭＯＳトランジスタ全てが、電流のばらつきに支配的な電流比１：Ｎの“１”側に順次割り当たるようにしている。このように切り替え制御し、Ｎ＋１個全てのＭＯＳトランジスタの電流ばらつきに対して時分割制御（時間で平均する）を行うので、電流ばらつきを抑えることができる。
【００２３】
ここで、トランジスタの数Ｎ＝３とし、トランジスタのばらつきを１％とした場合、従来では電流のばらつきは１．４％程度になるのに対し、本発明の回路によれば、電流のばらつきは０．０１％程度であり、電流のばらつきはかなり小さくなる。
図２はスイッチング回路ＳＷ０〜ＳＷＮの切り替えタイミングを示すタイミングチャートである。同図には、スイッチング回路を切り替えるタイミングをなすクロックと、各スイッチング回路のオンオフ状態と、出力電流Ｉoutとが示されている。なお、同図においては、ハイレベルとなっているスイッチング回路がオン状態であることを示している。
【００２４】
同図において、スイッチング回路ＳＷ０がオン状態のとき、出力電流ＩoutはＮ×Ｉref＋ΔＩ0となる。同様に、スイッチング回路ＳＷ１がオン状態のとき出力電流ＩoutはＮ×Ｉref＋ΔＩ1、スイッチング回路ＳＷ２がオン状態のとき出力電流ＩoutはＮ×Ｉref＋ΔＩ2となり、スイッチング回路ＳＷＮがオン状態のとき出力電流ＩoutはＮ×Ｉref＋ΔＩNとなる。以下同様に、基準電流源をなすトランジスタをスイッチング回路で周期的に切り替える。
【００２５】
以上のように、基準電流源をなすトランジスタを、周期的に切り替えることにより、電流ばらつきの量を小さくすることができる。
ここで、スイッチング回路の構成例が図３に示されている。同図に示されているスイッチング回路ＳＷ０〜ＳＷＮは、それぞれ対応するＭＯＳトランジスタＰOUT0〜ＰOUTNから出力される電流が入力される２つのアナログスイッチを含んで構成されている。スイッチング回路ＳＷ０は、アナログスイッチＳＷ０１及びＳＷ０２によって構成されている。これらアナログスイッチＳＷ０１及びＳＷ０２は、共に、ソース及びドレインを共通とするＮ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタによって構成されている。そして、これらＮ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタの共通するゲートがスイッチング制御端子となる。また、同図においては、上述したクロックを入力とするカウンタ２００と、スイッチング回路ＳＷ０〜ＳＷＮに対応して設けられカウンタ２００の出力２００−０〜２００−Ｎを反転するインバータＩＮＶ０〜ＩＮＶＮとが設けられている。なお、インバータＩＮＶ０〜ＩＮＶＮは、例えば周知のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）インバータ回路で構成する。
【００２６】
アナログスイッチＳＷ０１のＮ型ＭＯＳトランジスタ及びアナログスイッチＳＷ０２のＰ型ＭＯＳトランジスタにはカウンタ２００の出力がそのまま入力されるのに対し、アナログスイッチＳＷ０１のＰ型ＭＯＳトランジスタ及びアナログスイッチＳＷ０２のＮ型ＭＯＳトランジスタにはカウンタ２００の出力がインバータＩＮＶ０によって論理反転されて入力される。このため、カウンタ２００の出力２００−０がハイレベルのときにのみアナログスイッチＳＷ０１がオン状態、ローレベルのときにはアナログスイッチＳＷ０２がオン状態となる。
【００２７】
アナログスイッチＳＷ１１及びアナログスイッチＳＷ１２からなるスイッチング回路ＳＷ１についても同様に、カウンタ２００の出力２００−１がハイレベルのときにのみアナログスイッチＳＷ１１がオン状態、ローレベルのときにはアナログスイッチＳＷ１２がオン状態となる。他のスイッチング回路についても同様であり、スイッチング回路ＳＷＮは、カウンタ２００の出力２００−ＮがハイレベルのときにのみアナログスイッチＳＷＮ１がオン状態、ローレベルのときにはアナログスイッチＳＷＮ２がオン状態となる。
【００２８】
なお、同図に示されているように、アナログスイッチＳＷ０１，ＳＷ１１，…，ＳＷＮ１の出力側は上述した電流源Ｉorgに接続され、アナログスイッチＳＷ０２，ＳＷ１２，…，ＳＷＮ２の出力側は１つにまとめられて出力電流Ｉoutとして導出される。
このような構成において、カウンタ２００は、図２中のクロックを入力とし、出力２００−１〜２００−Ｎの１つのみをハイレベルのパルスとする。そして、このハイレベルとする出力を順にずらしていく。このように順次ずらしながらハイレベルのパルスを与えることにより、上述した図２に示されているように、Ｎ＋１個のＭＯＳトランジスタのうち、基準電流源をなすトランジスタを、周期的に切り替える。これにより、Ｎ＋１個のＭＯＳトランジスタ全てが、電流のばらつきに支配的な電流比１：Ｎの“１”側に順次割り当たるようにしている。このように切り替え制御し、Ｎ＋１個全てのＭＯＳトランジスタの電流ばらつきに対して時分割制御を行うので電流ばらつきを抑えることができる。なお、以上のように構成するため、電流源Ｉorgの電流量を増やさずに、電流ばらつきを抑えることができる。
【００２９】
したがって、本回路によれば、ＩＣチップの消費電力を増やすことなく、カレントミラーで発生する電流ばらつきを小さくすることができる。よって、例えば、繰返し周波数が１０００Ｈｚのクロックでスイッチング回路を切り替え制御することにより、有機ＥＬ素子で構成したディスプレイパネルへの供給電流を時間的に平均化することができる。このため、ディスプレイパネル上において均一な発光輝度が得られる。
【００３０】
【発明の効果】
以上説明したように本発明は、基準電流源をなすトランジスタを、周期的に切り替えることにより、カレントミラーで発生する電流ばらつきを小さくすることができ、また複数のＩＣチップ間での基準電流のばらつきをなくすことができるので、ディスプレイパネル上において均一な発光輝度が得られるという効果がある。
【図面の簡単な説明】
【図１】本発明によるディスプレイパネル駆動回路の主要部分の構成を示す図である。
【図２】図１のディスプレイパネル駆動回路におけるスイッチング回路の切り替えタイミングを示すタイミングチャートである。
【図３】スイッチング回路の構成例を示す図である。
【図４】ＥＬ素子の概略構成を示す図である。
【図５】ＥＬ素子の特性を電気的に示す等価回路を示す図である。
【図６】複数のＥＬ素子をマトリクス状に配列してなるＥＬディスプレイパネルを用いて画像表示を行うＥＬディスプレイ装置の概略構成を示す図である。
【図７】画素データ及び走査線選択信号の供給タイミングを示す図である。
【図８】従来回路を示す図である。
【符号の説明】
１  発光制御回路
２  陽極線ドライブ回路
３  陰極線走査回路
１００  透明基板
１０１  透明電極
１０２  有機機能層
１０３  金属電極
２００  カウンタ
ＩＮＶ０〜ＩＮＶＮ  インバータ
Ｉorg  電流源
Ｉout  出力電流
ＰOUT0〜ＰOUTN  トランジスタ
ＳＷ０〜ＳＷＮ  スイッチング回路
ＳＷ０１，ＳＷ０２
ＳＷ１１，ＳＷ１２
ＳＷ１１，ＳＷ１２  アナログスイッチ
【図１】
0005076042.tif 000002
【図２】
0005076042.tif 000003
【図３】
0005076042.tif 000004
【図４】
0005076042.tif 000005
【図５】
0005076042.tif 000006
【図６】
0005076042.tif 000007
【図７】
0005076042.tif 000008
【図８】
0005076042.tif 000009