(57)【特許請求の範囲】
【請求項１】
素子構成層として少なくとも組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）（式中、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％、０＜ｚ、ｘ、ｙ＜１００原子％、０≦ｄ＜１００原子％、０≦ｅ＜１００原子％）で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有し、電気信号を印加し情報を記録・消去する相変化型不揮発性メモリ素子であって、
前記化合物もしくは混合物の組成は、
Ｇｅ（１〜５原子％）Ｇａ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、
Ａｇ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、
Ｇｅ（１〜５原子％）Ａｇ（１〜５原子％）Ｉｎ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１３〜４０原子％）、
または、Ｇｅ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）であり、
かつ、ＳｂとＴｅとの組成比（ｘ／ｙ）が、６１/２８≦ｘ／ｙ≦７０/１６であり、前記相変化記録層は、配線形状に加工されたものであることを特徴とする相変化型不揮発性メモリ素子。
【請求項２】
相変化型不揮発性メモリ素子がマトリクス状に配置され、かつ該相変化型不揮発性メモリ素子の端部がトランジスタもしくはダイオードからなる半導体素子に接続され、電気信号を印加し情報を記録・消去するメモリアレーにおいて、前記相変化型不揮発性メモリ素子は、素子構成層として少なくとも組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）（式中、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％、０＜ｚ、ｘ、ｙ＜１００原子％、０≦ｄ＜１００原子％、０≦ｅ＜１００原子％）で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子であって、
前記化合物もしくは混合物の組成は、
Ｇｅ（１〜５原子％）Ｇａ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、
Ａｇ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、
Ｇｅ（１〜５原子％）Ａｇ（１〜５原子％）Ｉｎ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１３〜４０原子％）、
または、Ｇｅ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）であり、
かつ、ＳｂとＴｅとの組成比（ｘ／ｙ）が、６１/２８≦ｘ／ｙ≦７０/１６であり、前記相変化記録層は、配線形状に加工されたものであることを特徴とするメモリアレー。
【請求項３】
相変化型不揮発性メモリ素子に電気信号を印加して情報を記録・消去する情報記録方法において、前記相変化型不揮発性メモリ素子は、素子構成層として少なくとも組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）（式中、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％、０＜ｚ、ｘ、ｙ＜１００原子％、０≦ｄ＜１００原子％、０≦ｅ＜１００原子％）で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有し、電気信号を印加し情報を記録・消去する相変化型不揮発性メモリ素子であって、前記相変化記録層は、配線形状に加工されたものであり、
前記化合物もしくは混合物の組成は、
Ｇｅ（１〜５原子％）Ｇａ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、
Ａｇ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、
Ｇｅ（１〜５原子％）Ａｇ（１〜５原子％）Ｉｎ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１３〜４０原子％）、
または、Ｇｅ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）であり、かつ、ＳｂとＴｅとの組成比（ｘ／ｙ）が、６１/２８≦ｘ／ｙ≦７０/１６であるものであり、
該相変化型不揮発性メモリ素子に対して電気信号を印加し情報を記録・消去するに際して、記録と消去のパルス幅を等しくすることを特徴とする情報記録方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は相変化型不揮発性固体メモリ素子（相変化型不揮発性メモリ素子）に関し、さらに該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法に関する。
【０００２】
【従来の技術】
コンピュータの論理処理装置（ＣＰＵ等）や各種電子機器に用いられるメモリは、性能を高めるために高速スイッチング特性が要求されている。このような状況から、ＤＲＡＭやフラッシュメモリなどの置き換えを狙った高速の新規不揮発性メモリとして相変化型メモリが研究され、例えば特表平１１−５１４１５０、特表２００１―５０２８４８に開示されている。
この不揮発性メモリ用の材料として、ＧｅＳｂＴｅ系の構成元素からなる化合物が相変化型材料（相変化材料）として用いられており、相変化材料の結晶−アモルファス間での状態変化に基づく電気抵抗差を利用して情報が記録される。開示されている技術（米Ｏｖｏｎｙｘ社提案）によれば、一つのメモリセルは、ＧｅＳｂＴｅ系構成元素からなる相変化型メモリ材料と抵抗およびスイッチングトランジスタが直列接続された構成となっており、メモリセルはマトリクス状にレイアウトされている。このメモリセルを構成する相変化材料をパルス電流により、結晶−アモルファス間での相状態を変化、制御して情報が記録される。ここで用いられているメモリ材料の構成元素組成としては、例えばＧｅ（２２）Ｓｂ（２２）Ｔｅ（５６）を主体としたものが開示されている。すなわち、メモリ材料である化合物の組成式をＧｅ（ｚ）Ｓｂ（ｘ）Ｔｅ（ｙ）とすると、ＳｂとＴｅとの組成比(ｘ／ｙ)は、ｘ／ｙ＜１の化合物が用いられている。
上記組成の化合物をメモリ材料として用いた場合、高速アクセス性、高密度の安定性メモリアレイが得られるなどの改善がなされる。しかし、メモリのスイッチング速度は必ずしも十分でなく、さらに記録速度の改善が望まれる。
【０００３】
【発明が解決しようとする課題】
本発明は、上記のような問題点に鑑みなされたもので、その目的は高速記録・消去が可能な相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子を提供することにあり、さらに別の目的は、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法を提供することにある。
【０００４】
【課題を解決するための手段】
以下、本発明について具体的に説明する。請求項１の発明は、素子構成層として少なくとも組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）（式中、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％、０＜ｚ、ｘ、ｙ＜１００原子％、０≦ｄ＜１００原子％、０≦ｅ＜１００原子％）で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有し、電気信号を印加し情報を記録・消去する相変化型不揮発性メモリ素子であって、
前記化合物もしくは混合物の組成は、Ｇｅ（１〜５原子％）Ｇａ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ａｇ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ｇｅ（１〜５原子％）Ａｇ（１〜５原子％）Ｉｎ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１３〜４０原子％）、または、Ｇｅ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）であり、かつ、ＳｂとＴｅとの組成比（ｘ／ｙ）が、６１/２８≦ｘ／ｙ≦７０/１６であり、前記相変化記録層は、配線形状に加工されたものであることを特徴とする相変化型不揮発性メモリ素子である。
【０００５】
請求項１の組成式で表される化合物もしくは混合物は、相変化材料であり、加熱によって高速度で結晶−アモルファス間の相変化を起すことができるため、この相状態変化に伴う電気的物性（電気抵抗）の違いを利用することにより、高速記録・消去が可能な相変化記録層が形成でき、スイッチング速度の速い相変化型不揮発性メモリ素子が提供される。
【０００６】
請求項２の発明は、相変化型不揮発性メモリ素子がマトリクス状に配置され、かつ該相変化型不揮発性メモリ素子の端部がトランジスタもしくはダイオードからなる半導体素子に接続され、電気信号を印加し情報を記録・消去するメモリアレーにおいて、前記相変化型不揮発性メモリ素子は、素子構成層として少なくとも組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）（式中、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％、０＜ｚ、ｘ、ｙ＜１００原子％、０≦ｄ＜１００原子％、０≦ｅ＜１００原子％）で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子であって、
前記化合物もしくは混合物の組成は、Ｇｅ（１〜５原子％）Ｇａ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ａｇ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ｇｅ（１〜５原子％）Ａｇ（１〜５原子％）Ｉｎ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１３〜４０原子％）、または、Ｇｅ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）であり、かつ、ＳｂとＴｅとの組成比（ｘ／ｙ）が、６１/２８≦ｘ／ｙ≦７０/１６であり、前記相変化記録層は、配線形状に加工されたものであることを特徴とするメモリアレーである。
【０００７】
高速記録・消去が可能な相変化記録層を有するため、前記相変化型不揮発性メモリ素子の端部をトランジスタもしくはダイオードからなる半導体素子に接続したメモリアレー構成とすることにより、スイッチング速度の速いメモリアレーが提供される。
【０００８】
請求項３の発明は、相変化型不揮発性メモリ素子に電気信号を印加して情報を記録・消去する情報記録方法において、前記相変化型不揮発性メモリ素子は、素子構成層として少なくとも組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）（式中、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％、０＜ｚ、ｘ、ｙ＜１００原子％、０≦ｄ＜１００原子％、０≦ｅ＜１００原子％）で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有し、電気信号を印加し情報を記録・消去する相変化型不揮発性メモリ素子であって、前記相変化記録層は、配線形状に加工されたものであり、
前記化合物もしくは混合物の組成は、Ｇｅ（１〜５原子％）Ｇａ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ａｇ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ｇｅ（１〜５原子％）Ａｇ（１〜５原子％）Ｉｎ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１３〜４０原子％）、または、Ｇｅ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）であり、かつ、ＳｂとＴｅとの組成比（ｘ／ｙ）が、６１/２８≦ｘ／ｙ≦７０/１６であるものであり、
該相変化型不揮発性メモリ素子に対して電気信号を印加し情報を記録・消去するに際して、記録と消去のパルス幅を等しくすることを特徴とする情報記録方法である。
【０００９】
相変化型不揮発性メモリ素子のスイッチング速度が速いため、メモリ素子に対する電気信号の印加時に、記録と消去のパルス幅を等しくすることにより高速記録・消去が可能となる情報記録方法が提供される。
【００１０】
【発明の実施の形態】
以下、本発明をさらに詳細に説明する。ただし、本発明はなんら実施の形態に限定されるものではない。請求項１の発明は、素子構成層として少なくとも組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）（式中、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％、０＜ｚ、ｘ、ｙ＜１００原子％、０≦ｄ＜１００原子％、０≦ｅ＜１００原子％）で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有し、電気信号を印加し情報を記録・消去する相変化型不揮発性メモリ素子であって、
前記化合物もしくは混合物の組成は、
Ｇｅ（１〜５原子％）Ｇａ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ａｇ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ｇｅ（１〜５原子％）Ａｇ（１〜５原子％）Ｉｎ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１３〜４０原子％）、または、Ｇｅ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）であり、かつ、ＳｂとＴｅとの組成比（ｘ／ｙ）が、６１/２８≦ｘ／ｙ≦７０/１６であり、前記相変化記録層は、配線形状に加工されたものであることを特徴とする相変化型不揮発性メモリ素子に関する。
【００１１】
本発明の相変化型不揮発性メモリ素子を構成する相変化記録層には、組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）で表される化合物もしくは混合物からなる相変化材料が用いられる。組成式において、ｚ，ｄ，ｅ，ｘ，ｙはそれぞれＡ、Ｍ、Ｌ、Ｓｂ、Ｔｅの各構成元素の組成を示し、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％である。また、組成ｚ、ｘ、ｙはそれぞれ０原子％を超え、１００原子％未満の数を示す。すなわち、Ａ、ＳｂおよびＴｅは必須の元素である。一方、ｄおよびｅはそれぞれ０原子％以上、１００原子％未満の数を示す。従ってＭおよびＬ元素を含まない相変化材料も用いられる。さらに、ＳｂとＴｅとの組成比（ｘ／ｙ）は１以上であり、好ましくは、ｘ／ｙ＝１〜６の範囲である。
【００１２】
式中、Ａ、ＭおよびＬはそれぞれ、Ｂ、Ａｌ、Ｓｉ、Ｇａ、Ｇｅ、Ａｇ、ＩｎあるいはＢｉの元素群から選ばれる少なくとも一つの元素である。
相変化型不揮発性メモリ素子に用いられる化合物もしくは混合物からなる相変化材料の構成元素としては、ＢＳｂＴｅ、ＡｌＳｂＴｅ、ＧｅＡｌＳｂＴｅ、ＳｉＳｂＴｅ、ＧａＳｂＴｅ、ＧｅＧａＳｂＴｅ、ＡｇＳｂＴｅ、ＡｇＩｎＳｂＴｅ、ＧｅＡｇＩｎＳｂＴｅ、ＩｎＳｂＴｅ、ＧｅＩｎＳｂＴｅ、ＢｉＳｂＴｅ、ＧｅＢｉＳｂＴｅが例示される。
これらの化合物もしくは混合物の好ましい組成としては、Ｂ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（２３〜４２原子％）、Ｓｉ（３〜７）Ｓｂ（５５〜７０）Ｔｅ（２３〜４２）、Ｇａ（３〜７）Ｓｂ（５５〜７０）Ｔｅ（２３〜４２）、Ｇｅ（１〜５）Ｇａ（５〜９）Ｓｂ（５５〜７０）Ｔｅ（１６〜３９）、Ａｇ（１〜５）Ｉｎ（５〜９）Ｓｂ（５５〜７０）Ｔｅ（１６〜３９）、Ｇｅ（１〜５）Ａｇ（１〜５）Ｉｎ（３〜７）Ｓｂ（５５〜７０）Ｔｅ（１３〜４０）、Ｇｅ（１〜５）Ｉｎ（５〜９）Ｓｂ（５５〜７０）Ｔｅ（１６〜３９）が挙げられる。
【００１３】
本発明の相変化材料、例えばＡｇ（４）Ｉｎ（７）Ｓｂ（６１）Ｔｅ（２８）と、従来の相変化型のメモリ材料であるＧｅ（２２）Ｓｂ（２２）Ｔｅ（５６）をレーザービームで加熱し、相変化に伴う光学特性（反射光強度）の時間変化をフォトダイオードで検出して結晶化時間を求め、比較した結果を表１に示す。表１ではレーザービーム照射による加熱でアモルファス相が結晶相に転移する時間（結晶化時間）を相対値で示している。すなわち Ｇｅ（２２）Ｓｂ（２２）Ｔｅ（５６）の結晶化時間を１とすると、Ａｇ（４）Ｉｎ（７）Ｓｂ（６１）Ｔｅ（２８）は０．００５である。このように本発明に用いる相変化材料によって、結晶化時間が短縮でき高速の相変化型メモリが実現できる。
【００１４】
【表１】
0004911845.tif 000002
【００１５】
本発明の相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子の構成断面図の一例を図１に示す。図１において、１０１は基板を示し、Ｓｉ基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。また基板１０１にはメモリを選択するためのトランジスタや素子分離のためのダイオードが形成されている。１０２はメモリを選択するためのＭＯＳトランジスタを示している。このＭＯＳトランジスタは、ドレイン領域１１１、ソース領域１１２およびゲート１１３から構成されている。１０３は絶縁層であり基板１０１と下記に示す下部電極１０４を分離する。絶縁層１０３を形成する材料としては、ＳｉＯ2、ＳｉＮ、ＳｉＯＮ、Ａｌ2Ｏ3などを単独もしくは混合物として用いることができる。１０４は下部電極を示し、Ａｌ、ＡｌＴｉ、ＡｌＳｉ、ＡｌＳｉＣｕ、Ｃｕ、ＣｕＴｉ、Ａｇ、ＡｇＰｄなどの金属材料を用いて形成される。１０５はバリア層を示す。バリア層１０５は下部電極１０４と相変化材料からなる相変化記録層１０７の相互拡散を抑制するために設ける。バリア層１０５としては、ＴｉＮ、ＴｉＷ、ＴｉＣなどのＴｉ化合物を用いることができる。１０６は素子分離の絶縁層である。絶縁層１０６を形成する材料としては、ＳｉＯ2、ＳｉＮ、ＳｉＯＮ、Ａｌ2Ｏ3などを単独もしくは混合物として用いることができる。１０７は相変化記録層を示し、本発明の前記相変化材料を用いることができる。１０８は絶縁層であり、絶縁層１０６と同様の材料を用いることができる。１０９はバリア層である。バリア層１０９は上部電極１１０と相変化記録層１０７の相互拡散を抑制するために設けられ、１０５と同様の材料を用いることができる。１１０は上部電極を示し、下部電極１０４と同様の材料を用いることができる。
このような構成の相変化型不揮発性メモリ素子とすることにより高速記録・消去が可能なメモリ素子が実現できる。
【００１６】
請求項２の発明は、相変化型不揮発性メモリ素子がマトリクス状に配置され、かつ該相変化型不揮発性メモリ素子の端部がトランジスタもしくはダイオードからなる半導体素子に接続され、電気信号を印加し情報を記録・消去するメモリアレーにおいて、前記相変化型不揮発性メモリ素子は、素子構成層として少なくとも組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）（式中、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％、０＜ｚ、ｘ、ｙ＜１００原子％、０≦ｄ＜１００原子％、０≦ｅ＜１００原子％）で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子であって、
前記化合物もしくは混合物の組成は、
Ｇｅ（１〜５原子％）Ｇａ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ａｇ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ｇｅ（１〜５原子％）Ａｇ（１〜５原子％）Ｉｎ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１３〜４０原子％）、または、Ｇｅ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）であり、かつ、ＳｂとＴｅとの組成比（ｘ／ｙ）が、６１/２８≦ｘ／ｙ≦７０/１６であり、前記相変化記録層は、配線形状に加工されたものであることを特徴とするメモリアレーに関する。
【００１７】
請求項２に記載するメモリアレーの一例を図２の接続回路図に示す。図において、１０２はＭＯＳランジスタ、１０７は相変化記録層を示している。相変化記録層１０７は図１に示すトランジスタのドレイン領域１１１に下部電極１０４を介して直列に接続されている。２０３はビット線でありトランジスタのソース領域１１２に接続されている。２０４は選択線であり、トランジスタのゲート１１３に接続されている。２０５はプログラムパルス供給線であり、図１に示す上部電極１１０を介して相変化記録層１０７に接続され、書き込み・消去、読み出しに応じたパルスをメモリ素子に供給する。
このようなメモリアレーとすることにより、高速記録・消去のできるスイッチング速度の速いデバイスの実現が可能となる。
【００１８】
請求項３の発明は、相変化型不揮発性メモリ素子に電気信号を印加して情報を記録・消去する情報記録方法において、前記相変化型不揮発性メモリ素子は、素子構成層として少なくとも組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）（式中、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％、０＜ｚ、ｘ、ｙ＜１００原子％、０≦ｄ＜１００原子％、０≦ｅ＜１００原子％）で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有し、電気信号を印加し情報を記録・消去する相変化型不揮発性メモリ素子であって、前記相変化記録層は、配線形状に加工されたものであり、
前記化合物もしくは混合物の組成は、Ｇｅ（１〜５原子％）Ｇａ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ａｇ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ｇｅ（１〜５原子％）Ａｇ（１〜５原子％）Ｉｎ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１３〜４０原子％）、または、Ｇｅ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）であり、かつ、ＳｂとＴｅとの組成比（ｘ／ｙ）が、６１/２８≦ｘ／ｙ≦７０/１６であるものであり、
該相変化型不揮発性メモリ素子に対して電気信号を印加し情報を記録・消去するに際して、記録と消去のパルス幅を等しくすることを特徴とする情報記録方法に関する。
【００１９】
請求項３に記載する情報記録方法の一例として、本発明の相変化型不揮発性メモリ素子に対する情報の記録および消去における、電気信号の印加時のプログラムパルスの模式図を図３に示す。図３において、図１に示す相変化記録層１０７の記録状態が結晶相であり、未記録状態がアモルファス相に相当し、３０１１は記録パルス、３０１２は消去パルスを示す。本発明においては、相変化記録層の記録速度が速いため、記録のパルス幅（Ｔｗ）および消去のパルス幅（Ｔｅ）を等しくすることができる（Ｔｗ＝Ｔｅ）。記録（結晶化）の際は電流値をＩｗ（記録電流）レベルとし、消去（アモルファス化）の際は電流値をＩｅ（消去電流）レベルとする。記録・消去の電流レベルの比Ｉｗ／Ｉｅは０．３〜０．８の範囲、好ましくは０．４〜０．７の範囲に設定する。
このような記録および消去のパルス幅を等しくする情報記録方法によって高速の記録・消去の実現が可能となる
【００２０】
【実施例】
（相変化型不揮発性メモリ素子の製作）
組成式Ａｇ（４）Ｉｎ（７）Ｓｂ（６１）Ｔｅ（２８）で表される相変化材料を用い、図４に示す素子構成で相変化記録層を形成した相変化型不揮発性メモリ素子を作製した。
図４において、基板１１０１はＳｉ基板である。ＭＯＳトランジスタ１１０２は、一般的な構造のため詳細は省略する。コンタクトホール１０３１は、ＣＶＤ法により、Ｗ（タングステン）薄膜を成膜し、エッチバック法でホール以外の部分を除去することによりWプラグで埋め込んで形成した。Wプラグ形成後、ＤＣスパッタリング法により、下部電極１１０４としてＡｌＴｉ薄膜を、バリア層１１０５としてＴｉＮ薄膜を順次成膜する。次に、フォトリソグラフィー、ドライエッチング法を使ってＡｌＴｉ薄膜とＴｉＮ薄膜を一緒に加工し配線形状とする。次いで、CVD法により絶縁層１１０６であるＳｉＯ2を成膜し、フォトリソグラフィー、ドライエッチングの手法を使ってスルーホール１０６１を形成する。次に、ＤＣスパッタ法により相変化記録層１１０７としてＡｇ（４）Ｉｎ（７）Ｓｂ（６１）Ｔｅ（２８）からなる薄膜を成膜し、フォトリソグラフィー、ドライエッチングの手法を使って配線形状に加工する。次に、ＣＶＤ法を使って絶縁層１１０８としてＳｉＯ2を成膜し、フォトリソグラフィー、ドライエッチングの手法を使ってスルーホール１０８１を形成する。最後に、ＤＣスパッタリング法を使って、バリア層１１０９としてＴｉＮを、上部電極１１１０としてＡｌＴｉを順次成膜し、フォトリソグラフィー、ドライエッチング法を使って配線形状に加工する。２０３、２０４、２０５は図２に示す接続回路図の付番に対応し、２０３はビット線、２０４は選択線であり、２０５はプログラムパルス供給線を示す。
なお比較例として、上記相変化記録層１１０７としてＧｅ（２２）Ｓｂ（２２）Ｔｅ（５６）からなる相変化材料を用いて形成したほかは上記と同じ素子構成にして、従来型の相変化型不揮発性メモリ素子を作製した。
【００２１】
（相変化型不揮発性メモリ素子の評価）
上記で作製した実施例と比較例の相変化型不揮発性メモリ素子を用いて、情報記録・消去特性の評価を行った。
本発明の相変化型不揮発性メモリ素子の記録パルス（Ｉｗ）および消去パルス（Ｉｅ）は図３に、また比較例の記録パルス（Ｉｗ）および消去パルス（Ｉｅ）は図５に示すように、それぞれのメモリ素子の記録・消去が満たされる電気信号印加条件に制御したプログラムパルスで印加した。この場合、結晶化が情報の記録状態に対応している。図５中、３０２１は記録パルス、３０２２は消去パルスを示す。、
図５に示すように、従来の相変化材料を相変化記録層とした場合には、相変化記録層の結晶化に時間がかかるためにＴｗが長く、記録（結晶化）のパルス幅を消去（アモルファス化）よりも大きくする（Ｔｅ＜Ｔｗ）必要があり、これによって記録速度が遅くなるため、デバイスのスイッチング速度が制約されている。これに対して、本発明の相変化化合物を用いた場合には、相変化記録層の記録・消去のパルスが同じであるため、メモリ素子の記録速度は速く、上記比較例のメモリ素子に較べて、記録速度はおよそ２００倍高速とすることができる。
【００２２】
【発明の効果】
本発明の相変化材料を相変化型不揮発性メモリ素子の記録層とすることによって、記録時間（結晶化時間）を従来の１／２００に短縮できる。これによって、記録層の記録時における電流印加時間（パルス幅（Ｔｗ））および消去時における電流印加時間（パルス幅（（Ｔｅ））を同じ（Ｔｗ＝Ｔｅ）にすることが可能となり、デバイスのスイッチング速度の高速化が図れる。また、本発明の相変化型不揮発性メモリ素子をマトリクス状に配置し、メモリ素子の端部をトランジスタもしくはダイオードからなる半導体素子に接続したメモリアレーとすることによって、高速動作が可能な相変化型メモリデバイスが実現できる。
【図面の簡単な説明】
【図１】本発明の相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子の一例を示す構成断面図である。
【図２】本発明の相変化型不揮発性メモリ素子がトランジスタまたはダイオードからなる半導体素子に接続されているメモリアレーの一例を示す接続回路図である。
【図３】本発明の相変化型不揮発性メモリ素子に対する情報の記録および消去における電気信号印加のプログラムパルスを示す模式図である。
【図４】実施例で製作した本発明の相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子の一例を示す構成断面図である
【図５】比較例で製作した相変化型不揮発性メモリ素子に対する情報の記録および消去における電気信号印加のプログラムパルスを示す模式図である。
【符号の説明】
１０１  基板
１０２  ＭＯＳトランジスタ
１０３  絶縁層
１０４  下部電極
１０５  バリア層
１０６  絶縁層
１０７  相変化記録層
１０８  絶縁層
１０９  バリア層
１１０  上部電極
１１１  ドレイン領域
１１２  ソース領域
１１３  ゲート
２０３  ビット線
２０４  選択線
２０５  プログラムパルス供給線
１０３１  コンタクトホール
１０６１  スルーホール
１０８１  スルーホール
１１０１  基板（Ｓｉ）
１１０２  ＭＯＳトランジスタ
１１０３  絶縁層（ＳｉＯ2）
１１０４  下部電極（ＡｌＴｉ）
１１０５  バリア層（ＴｉＮ）
１１０６  絶縁層（ＳｉＯ2）
１１０７  相変化記録層（ＡｇＩｎＳｂＴｅ）
１１０８  絶縁層（ＳｉＯ2）
１１０９  バリア層（ＴｉＮ）
１１１０  上部電極（ＡｌＴｉ）
１１１１  ドレイン領域
１１１２  ソース領域
１１１３  ゲート
３０１１  記録パルス
３０１２  消去パルス
３０２１  記録パルス
３０２２  消去パルス
【図１】
0004911845.tif 000003
【図２】
0004911845.tif 000004
【図３】
0004911845.tif 000005
【図４】
0004911845.tif 000006
【図５】
0004911845.tif 000007