(57)【特許請求の範囲】
【請求項１】
複数の単位画素が行および列に配列された画素部と、
前記画素部の列毎に設けられ、前記複数の単位画素のうち対応する列中の単位画素から出力されるアナログ信号を保持する信号保持手段と、
前記画素部の列毎に設けられ、前記信号保持手段に保持されたアナログ信号をデジタル信号に変換するＡＤ変換手段と、
前記画素部、前記信号保持手段および前記ＡＤ変換手段を駆動する駆動制御手段とを備え、
前記複数の単位画素のそれぞれは、
光を信号電荷に変換する光電変換手段と、 
前記光電変換手段から転送される信号電荷を保持する電荷保持手段と、
前記電荷保持手段の信号電荷を増幅する増幅手段と、 
前記電荷保持手段の信号電荷をリセットするリセット手段とを備え、
前記駆動制御手段は、第１〜第４の期間の各動作を駆動し、
前記第１の期間では、前記電荷保持手段が前記リセット手段によりリセットされた状態で、前記増幅手段から出力されるリセット成分のアナログ信号を前記画素部から読み出し、
前記第２の期間では、前記信号保持手段に保持された前記リセット成分のアナログ信号をデジタル信号に変換し、
前記第３の期間では、前記電荷保持手段が前記光電変換手段から転送された信号電荷を保持した状態で、前記増幅手段から出力される信号成分のアナログ信号を前記画素部から読み出し、
前記第４の期間では、前記信号保持手段に保持された前記信号成分のアナログ信号をデジタル信号に変換し、
前記駆動制御手段は、前記複数の単位画素のうち第１の行に属する単位画素に対する前記第２の期間と、前記第１の行に属する単位画素に対する前記第３の期間とが重複するように駆動する
ことを特徴とする固体撮像装置。
【請求項２】
前記信号保持手段は、
前記複数の単位画素のうち対応する列中の単位画素から出力されるアナログ信号を伝達する列信号線に接続されたスイッチ素子と、
前記スイッチ素子を介して前記列信号線に接続され、前記アナログ信号を保持する容量素子と
を有することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記駆動制御手段は、
前記ＡＤ変換手段による変換動作中に前記スイッチ素子をオフ状態に維持し、
前記ＡＤ変換手段による変換動作と、前記画素部から前記列信号線にアナログ信号を読み出す動作とを並列に駆動する
ことを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記信号保持手段は、
前記複数の単位画素のうち対応する列中の単位画素から出力されるアナログ信号を伝達する列信号線に接続されたスイッチ素子と、
前記スイッチ素子を介して前記列信号線に接続され、前記アナログ信号を保持する容量素子とを有し、
前記駆動制御手段は、前記スイッチ素子をオンすることによって前記第１の期間で出力される前記リセット成分のアナログ信号を前記容量素子に保持させ、前記第２の期間における変換の間前記スイッチ素子をオフ状態にする
ことを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記駆動制御手段は、
前記第１の行に属する単位画素に対する前記第４の期間と前記複数の単位画素のうち前記第１の行以外の行に属する単位画素に対する前記第１の期間とが重複するように駆動する
ことを特徴とする請求項１記載の固体撮像装置。
【請求項６】
前記信号保持手段は、
前記複数の単位画素のうち対応する列中の単位画素から出力されるアナログ信号を伝達する列信号線に接続されたスイッチ素子と、
前記スイッチ素子を介して前記列信号線に接続され、前記アナログ信号を保持する容量素子とを有し、
前記駆動制御手段は、
前記スイッチ素子をオンすることによって前記第３の期間で出力される前記信号成分のアナログ信号を前記容量素子に保持させ、前記第４の期間における変換の間前記スイッチ素子をオフ状態に維持する
ことを特徴とする請求項５記載の固体撮像装置。
【請求項７】
前記信号保持手段は、
前記複数の単位画素のうち対応する列中の単位画素から出力されるアナログ信号を伝達する列信号線に接続されたスイッチ素子と、
前記スイッチ素子を介して前記列信号線に接続され、前記アナログ信号を保持する容量素子とを有し、
前記駆動制御手段は、
前記スイッチ素子をオンすることによって前記第１の期間で出力される前記リセット成分のアナログ信号を前記容量素子に保持させ、前記第２の期間における変換の間前記スイッチ素子をオフ状態にし、
前記スイッチ素子をオンすることによって前記第３の期間で出力される前記信号成分のアナログ信号を前記容量素子に保持させ、前記第４の期間における変換の間前記スイッチ素子をオフ状態に維持する
ことを特徴とする請求項５記載の固体撮像装置。
【請求項８】
前記固体撮像装置は、さらに
前記画素部の列毎に設けられ、前記複数の単位画素のうち対応する列中の単位画素から出力されるアナログ信号を増幅し、前記スイッチ素子を介して前記容量素子に接続されたカラムアンプを備えることを特徴とする請求項２記載の固体撮像装置。
【請求項９】
前記駆動制御手段は、
前記ＡＤ変換手段による変換動作中に前記スイッチ素子をオフ状態に維持し、
前記ＡＤ変換手段による変換動作と、前記画素部から前記列信号線にアナログ信号を読み出す動作とを並列に駆動する
ことを特徴とする請求項８記載の固体撮像装置。
【請求項１０】
請求項１〜９の何れかに記載の固体撮像装置を備えることを特徴とするカメラ。
【請求項１１】
複数の単位画素が行および列に配列された画素部と、
前記画素部の列毎に設けられ、前記複数の単位画素のうち対応する列中の単位画素から出力されるアナログ信号を保持する信号保持手段と、
前記画素部の列毎に設けられ、前記信号保持手段に保持されたアナログ信号をデジタル信号に変換するＡＤ変換手段と、
前記画素部、前記信号保持手段および前記ＡＤ変換手段を駆動する駆動制御手段とを備え、
前記複数の単位画素のそれぞれは、
光を信号電荷に変換する光電変換手段と、 
前記光電変換手段から転送される信号電荷を保持する電荷保持手段と、
前記電荷保持手段の信号電荷を増幅する増幅手段と、 
前記電荷保持手段の信号電荷をリセットするリセット手段とを備える固体撮像装置の駆動方法であって、
前記電荷保持手段が前記リセット手段によりリセットされた状態で、前記増幅手段から出力されるリセット成分のアナログ信号を前記画素部から読み出す第１のステップと、
前記信号保持手段に保持された前記リセット成分のアナログ信号をデジタル信号に変換する第２のステップと、
前記電荷保持手段が前記光電変換手段から転送された信号電荷を保持した状態で、前記増幅手段から出力される信号成分のアナログ信号を前記画素部から読み出す第３のステップと、
前記信号保持手段に保持された前記信号成分のアナログ信号をデジタル信号に変換する第４のステップとを備え、
前記複数の単位画素のうち第１の行に属する単位画素に対する前記第２のステップと、前記第１の行に属する単位画素に対する前記第３のステップとを並列で行う
ことを特徴とする固体撮像装置の駆動方法。
【請求項１２】
前記信号保持手段は、
前記複数の単位画素のうち対応する列中の単位画素から出力されるアナログ信号を伝達する列信号線に接続されたスイッチ素子と、
前記スイッチ素子を介して前記列信号線に接続され、前記アナログ信号を保持する容量素子とを有し、
前記スイッチ素子をオンすることによって前記第１のステップで出力される前記リセット成分のアナログ信号を前記容量素子に保持させ、前記第２のステップにおける変換の間前記スイッチ素子をオフ状態にする
ことを特徴とする請求項１１記載の固体撮像装置の駆動方法。
【請求項１３】
前記第１の行に属する単位画素に対する前記第４のステップと前記複数の単位画素のうち前記第１の行以外の行に属する単位画素に対する前記第１のステップとを並列で行う
ことを特徴とする請求項１１記載の固体撮像装置の駆動方法。
【請求項１４】
前記信号保持手段は、
前記複数の単位画素のうち対応する列中の単位画素から出力されるアナログ信号を伝達する列信号線に接続されたスイッチ素子と、
前記スイッチ素子を介して前記列信号線に接続され、前記アナログ信号を保持する容量素子とを有し、
前記スイッチ素子をオンすることによって前記第３のステップで出力される前記信号成分のアナログ信号を前記容量素子に保持させ、前記第４のステップにおける変換の間前記スイッチ素子をオフ状態に維持する
ことを特徴とする請求項１３記載の固体撮像装置の駆動方法。
【請求項１５】
前記信号保持手段は、
前記複数の単位画素のうち対応する列中の単位画素から出力されるアナログ信号を伝達する列信号線に接続されたスイッチ素子と、
前記スイッチ素子を介して前記列信号線に接続され、前記アナログ信号を保持する容量素子とを有し、
前記スイッチ素子をオンすることによって前記第１のステップで出力される前記リセット成分のアナログ信号を前記容量素子に保持させ、前記第２のステップにおける変換の間前記スイッチ素子をオフ状態にし、
前記スイッチ素子をオンすることによって前記第３のステップで出力される前記信号成分のアナログ信号を前記容量素子に保持させ、前記第４のステップにおける変換の間前記スイッチ素子をオフ状態に維持する
ことを特徴とする請求項１３記載の固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置およびカメラシステムおよび駆動方法に関するものである。
【背景技術】
【０００２】
近年、ＣＭＯＳイメージセンサの信号読み出し方式について、様々なものが提案されている。一般的には、画素アレイの中のある一行の画素を選択し、それら画素で生じた信号を同時に列方向へと読み出す列並列出力型のＣＭＯＳイメージセンサがよく用いられている。
【０００３】
その中で、特許文献１に示された従来のＣＭＯＳイメージセンサについて図７を用いて説明する。図７は、ＡＤ変換装置を画素部と同一の半導体基盤に搭載した従来例のＣＭＯＳ固体撮像装置（ＣＭＯＳイメージセンサ）の概略構成図である。
【０００４】
図７に示すように、この固体撮像装置１は、複数の単位画素３が行および列に配列された画素部（撮像部）１０と、画素部１０の外側に設けられた駆動制御部７と、垂直列ごとに配されたカラムＡＤ回路２５を有するカラム処理部２６と、カラム処理部２６のカラムＡＤ回路２５にＡＤ変換用の参照電圧を供給するＤＡＣ（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）を有して構成された参照信号生成部２７と、出力回路２８とを備えている。
【０００５】
また、駆動制御部７は、列アドレスや列走査回路を制御する水平走査回路（列走査回路）１２と、行アドレスや行走査回路を制御する垂直走査回路（行走査回路）１４と、端子５ａを介してマスタークロックＣＬＫ０を受け取り、種々の内部クロックを生成し水平走査回路１２や垂直走査回路１４などを制御する通信・タイミング制御部２０を備えている。
【０００６】
また、各単位画素３は、垂直走査回路１４で制御される行制御線１５や画素信号をカラム処理部２６に伝達する垂直信号線１９と接続される。
【０００７】
また、カラムＡＤ回路２５は、参照信号生成部２７で生成される参照電圧ＲＡＭＰと、行制御線１５（Ｖ１、Ｖ２、・・・）ごとに単位画素３から垂直信号線１９（Ｈ０、Ｈ１、・・・）を経由し得られるアナログの画素信号とを比較する電圧比較部２５２と、電圧比較部２５２が比較処理を完了するまでの時間をカウンタ部２５４を利用してカウントした結果を保持するメモリとして構成されたデータ記憶部２５６と、を備えて構成され、ｎビットＡＤ変換機能を有している。
【０００８】
また、電圧比較部２５２の一方の入力端子ＲＡＭＰは、他の電圧比較部２５２の入力端子ＲＡＭＰと共通に、参照信号生成部２７で生成される階段状の参照電圧ＲＡＭＰが入力され、他方の入力端子には、それぞれ対応する垂直列の垂直信号線１９が接続され、画素部１０から画素信号電圧が個々に入力される。また、電圧比較部２５２の出力信号はカウンタ部２５４に供給される。
【０００９】
また、ＡＤＣの回路構成について、コンパレータ（電圧比較器）に参照電圧ＲＡＭＰを供給すると同時にクロック信号でのカウント（計数）を開始し、垂直信号線１９を介して入力されたアナログの画素信号を参照電圧ＲＡＭＰと比較することによってパルス信号が得られるまでカウントすることでＡＤ変換を行う。
【００１０】
なお、この際にＡＤ変換とともに、垂直信号線１９を介して入力された電圧モードの画素信号に対して、画素リセット直後の信号レベル（ノイズレベル）と真の（受光光量に応じた）信号レベルＶｓｉｇとの差分をとる処理を行う。これにより固定パターンノイズ（ＦＰＮ：Fixed Pattern Noise）やリセットノイズと呼ばれるノイズ信号成分を取り除くことができる。図７は、ノイズレベルをダウンカウントし、信号レベルをアップカウントすることで真の信号レベルＶｓｉｇのみを取り出す構成である。
【００１１】
また、このカラムＡＤ回路２５でデジタル化された画素データは、水平走査回路１２からの水平選択信号により駆動される図示しない水平選択スイッチを介して水平信号線１８に伝送され、さらに出力回路２８に入力される。
【００１２】
以上の構成によって、電荷生成部としての受光素子が行列状に配された画素部１０からは、行ごとに各垂直列について画素信号が順次出力される。そして、受光素子が行列上に配された画素部１０に対する１枚分の画像すなわちフレーム画像が、画素部１０全体の画素信号の集合で示されることとなる。
【００１３】
次に図７と図９のタイミングチャートを用いて、従来技術に示された固体撮像装置に搭載されているカラムＡＤ回路の詳細動作について説明する。
【００１４】
まず、１回目の読み出しのため、まず通信・タイミング制御部２０は、カウンタ部２５４のカウント値を初期値"０"にリセットさせるとともに、カウンタ部２５４をダウンカウントモードに設定する。そして、任意の行Ｈｘの単位画素３から垂直信号線１９（Ｈ１、Ｈ２、・・・）への１回目の読み出しが安定した後、通信・タイミング制御部２０は、参照信号生成部２７に向けて、参照電圧ＲＡＭＰ生成用の制御データ４を供給する。
【００１５】
これを受けて、参照信号生成部２７は、電圧比較部２５２の一方の入力端子ＲＡＭＰへの比較電圧として、全体として鋸歯状（ＲＡＭＰ状）に時間変化させた階段状の波形（ＲＡＭＰ波形）を入力する。電圧比較部２５２は、このＲＡＭＰ波形の比較電圧と画素部１０から供給される任意の垂直信号線１９（Ｖｘ）の画素信号電圧とを比較する。
【００１６】
また、電圧比較部２５２の入力端子ＲＡＭＰへの参照電圧ＲＡＭＰ波形の参照電圧ＲＡＭＰ入力と同時に、電圧比較部２５２における比較時間を、行ごとに配置されたカウンタ部２５４で計測するために、参照信号生成部２７から発せられるランプ波形電圧に同期して（ｔ１０）、カウンタ部２５４のクロック端子に通信・タイミング制御部２０からカウントクロックＣＫ０を入力し、１回目のカウント動作として、初期値"０"からダウンカウントを開始する。
【００１７】
また、電圧比較器２５２は、参照信号生成部２７からのランプ状の参照電圧ＲＡＭＰと垂直信号線１９を介して入力される画素信号電圧Ｖｘとを比較し、双方の電圧が同じになったときに、コンパレータ出力をＨレベルからＬレベルへ反転させる（ｔ１２）。
【００１８】
つまり、リセット成分Ｖｒｓｔに応じた電圧信号と参照電圧ＲＡＭＰを比較して、リセット成分Ｖｒｓｔの大きさに対応した時間軸方向に大きさをカウントクロックＣＫ０でカウント（計数）することで、リセット成分Ｖｒｓｔの大きさに対応したカウント値を得る。言い換えれば、カウンタ部２５４は、ＲＡＭＰ波形の変化の開始時点（つまりカウンタ部２５４のカウント開始時点）から電圧比較器２５２の出力が反転するまでの時間をカウントすることにより、リセット成分Ｖｒｓｔの大きさに対応したカウント値を得る。
【００１９】
また、通信・タイミング制御部２０は、所定のダウンカウント期間を経過すると（ｔ１４）、電圧比較部２５２への制御データの供給と、カウント部２５４へのカウントクロックＣＫ０の供給とを停止する。これにより、電圧比較部２５２は、ランプ状の参照電圧ＲＡＭＰの生成を停止する。
【００２０】
この１回目の読み出し時は、画素信号電圧ＶｘにおけるリセットレベルＶｒｓｔを電圧比較部２５２で検知してカウント動作を行っているので、単位画素３のリセット成分ΔＶを読み出していることになる。
【００２１】
続いて、２回目の読み出し時には、リセット成分ΔＶに加えて、単位画素３ごとの入射光量に応じた信号成分Ｖｓｉｇを読み出す動作を行う。１回目の読み出しと異なる点は、カウンタ部２５４をアップカウントモードに設定する点である。１回目の読み出しと同様の読み出しを行うことで、信号成分Ｖｓｉｇの大きさに対応したカウント値を得る。
【００２２】
図７と図９では、カウンタ部２５４におけるカウント動作を１回目の読み出し時にはダウンカウント、２回目の読み出し時にはアップカウントとしているので、カウンタ部２５４内で自動的に減算が行われ、カウンタ値０に対して、Ｖｓｉｇ信号成分のみをカウント値として取り出す。
【特許文献１】特開２００５−３２３３３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
特許文献１に示された従来技術の列並列出力型のＡＤ変換構成は、画素のアナログ信号読み出しとリセット読み出しの間の期間にリセット成分のＡＤ変換動作を行う必要があるため、図９に示すＡＤ変換期間を短くすることが困難という第１の課題を有している。
【００２４】
また、ＡＤ変換構成は、画素信号成分のＡＤ変換動作が終了した後に画素のアナログリセット読み出しを行うため、図９に示すＡＤ変換期間を短くすることが困難という第２の課題を有している。
【００２５】
第１および第２の課題を有することで、ＡＤ変換のビット数が増える、あるいは、画素混合等の駆動動作により１水平走査期間内に必要なＡＤ変換期間が長くなると、ＡＤ変換期間が信号出力期間よりも長くなり、列並列出力型の固体撮像装置、列毎にＡＤ変換回路を設ける固体撮像装置の特徴となる高速読み出しが困難となる。
【００２６】
また、第１の課題を有することで、列ＡＤ回路を設けない従来のアナログ読み出し回路を有する固体撮像装置に対して、ＣＤＳ（Correlated Double Sampling）期間がリセット成分のＡＤ変換動作期間分長くなることで、画素ソースフォロア回路（画素ＳＦ回路）の１／ｆノイズが大きくなり、特に暗時の固定パターンノイズ（ざら）が劣化するといった第３の課題を有している。
【００２７】
また、ＣＤＳ期間が長くなることで、信号成分の読み出し時に画素部電荷保持ＦＤ（Floating Diffusion）部での信号保持期間が長くなり、ＦＤ部のリークの影響が大きくなり、暗時の固定パターンノイズ（ざら、キズ）が劣化するといった第４の課題を有している。
【００２８】
本発明は、ＣＤＳ期間を短縮しノイズの発生を抑制する、列ＡＤ変換部を有する固体撮像装置、その駆動方法およびカメラを提供することを目的とする。
【課題を解決するための手段】
【００２９】
上記課題を解決するため本発明の固体撮像装置は、行列状に２次元配列された複数の画素部と、前記複数の画素部の列毎に設けられ、対応する列中の画素部から出力されるアナログ信号を保持する信号保持手段と、前記複数の画素部の列毎に設けられ、前記信号保持手段に保持されたアナログ信号をデジタル信号に変換するＡＤ変換手段とを備える。
【００３０】
この構成によれば、複数の画素部とＡＤ変換手段の間に信号保持手段を備えるので、ＡＤ変換手段がデジタル信号に変換する動作と、複数の画素部からアナログ信号を読み出す動作とが並列に行なうことを可能にする。この並列化により、ＡＤ変換する場合であってもＣＤＳ期間を短縮することができる。ＣＤＳ期間を短縮することにより、１／ｆノイズの発生を抑制する効果が高まり、特に暗時に発生するざら成分を抑制することができる。
【００３１】
ここで、前記信号保持手段は、対応する列中の画素部から出力されるアナログ信号を伝達する列信号線に接続されたスイッチ素子と、前記スイッチ素子を介して前記列信号線に接続され、前記アナログ信号を保持する容量素子とを有するようにしてもよい。
【００３２】
この構成によれば、簡単な回路により信号保持手段を構成することができる。
ここで、前記固体撮像装置は、さらに、前記ＡＤ変換手段による変換動作中に前記スイッチ素子をオフ状態に維持し、前記ＡＤ変換手段による変換動作と、前記画素部から前記列信号線にアナログ信号を読み出す動作とを並列に駆動する駆動制御手段を備えるようにしてもよい。
【００３３】
この構成によれば、画素の信号成分のＡＤ変換期間に、画素信号のアナログ出力部と信号保持手段とを電気的に遮断することが可能となり、画素部内の電荷保持手段で発生するリーク成分が信号保持手段に伝達されないようにすることができる。
【００３４】
ここで、各画素部は、光を信号電荷に変換する光電変換手段と、前記光電変換手段信号から転送される信号電荷を保持する電荷保持手段と、前記電荷保持手段の信号電荷を増幅する増幅手段と、前記電荷保持手段の信号電荷をリセットするリセット手段とを備え、前記固体撮像装置は、さらに、前記複数の画素部、信号保持手段およびＡＤ変換手段を駆動する駆動制御手段を備え、前記駆動制御手段は、第１〜第４の期間の各動作を駆動し、前記第１の期間では、前記電荷保持手段がリセットされた状態で、前記増幅手段から出力されるリセット成分のアナログ信号を画素部から読み出し、前記第２の期間では、前記信号保持手段に保持されたリセット成分のアナログ信号をデジタル信号に変換し、前記第３の期間では、前記電荷保持手段が前記光電変換手段信号から転送された信号電荷を保持した状態で、前記増幅手段から出力される信号成分のアナログ信号を画素部から読み出し、前記第４の期間では、前記信号保持手段に保持された信号成分のアナログ信号をデジタル信号に変換し、前記駆動制御手段は、前記第２の期間および前記第３の期間の組と、前記第４の期間および他の行の画素部に対する第１の期間の組のうち少なくとも一方の組の期間が重複するように駆動するようにしてもよい。
【００３５】
ここで、前記駆動制御手段は、前記第２の期間と前記第３の期間とが重複するように駆動するようにしてもよい。
【００３６】
ここで、前記信号保持手段は、対応する列中の画素部から出力されるアナログ信号を伝達する列信号線に接続されたスイッチ素子と、前記スイッチ素子を介して前記列信号線に接続され、前記アナログ信号を保持する容量素子とを有し、前記駆動制御手段は、前記スイッチ素子をオンすることによって前記第１の期間で出力されるリセット成分のアナログ信号を前記容量素子に保持させ、第２の期間における変換の間前記スイッチ素子をオフ状態にするようにしてもよい。
【００３７】
この構成によれば、第２の期間と第３の期間とが重複するので、ＡＤ変換手段が画素のリセット成分をデジタル信号に変換するのと並行して、画素部から信号成分のアナログ信号を読み出すことが可能となる。しかも、画素部内の電荷保持手段で発生するリーク成分が信号保持手段に伝達されないようにすることができる。
【００３８】
ここで、前記駆動制御手段は、前記第４の期間と他の行の画素部に対する第１の期間とが重複するように駆動するようにしてもよい。
【００３９】
ここで、前記信号保持手段は、対応する列中の画素部から出力されるアナログ信号を伝達する列信号線に接続されたスイッチ素子と、前記スイッチ素子を介して前記列信号線に接続され、前記アナログ信号を保持する容量素子とを有し、前記駆動制御手段は、前記スイッチ素子をオンすることによって前記第３の期間で出力される信号成分のアナログ信号を前記容量素子に保持させ、第４の期間における変換の間前記スイッチ素子をオフ状態に維持するようにしてもよい。
【００４０】
この構成によれば、第４の期間と他の行の画素部に対する第１の期間とが重複するので、ＡＤ変換手段が画素の信号成分をデジタル信号に変換するのと並行して、増幅手段が他の行の画素のリセット成分をアナログ出力することが可能となる。しかも、画素部内の電荷保持手段で発生するリーク成分が信号保持手段に伝達されないようにすることができる。
【００４１】
ここで、前記固体撮像装置は、さらに、前記複数の画素部の列毎に設けられ、対応する列中の画素部から出力されるアナログ信号を増幅し、前記スイッチ素子を介してする前記容量素子に接続されたカラムアンプを備えるようにしてもよい。
【００４２】
この構成によれば、画素部からのアナログ信号の電圧出力を増幅することが可能となり、Ｓ／Ｎの改善やゲインの切り替えが可能となる。
【００４３】
また、本発明の固体撮像装置の駆動方法およびカメラは、上記固体撮像装置と同様の構成および効果を有する。
【発明の効果】
【００４４】
本発明に係る固体撮像装置によれば、画素のアナログ信号読み出し動作とＡＤ変換手段によるＡＤ変換動作を並列して行うことができ、画素読み出しのＣＤＳ期間を短縮することができる。ＣＤＳ期間を短縮することで、上述した１／ｆノイズの発生を抑制することが可能となり、特に暗時に発生するざら成分を抑制することができる。
【００４５】
また、画素の信号成分のＡＤ変換期間に、画素信号のアナログ出力部と信号保持手段を電気的に遮断することが可能となり、画素内ＦＤ部で発生するリーク成分が信号保持手段に伝達されないようにすることができる。
【００４６】
更に、画素のリセット成分のアナログ読み出し期間と画素の信号成分のアナログ読み出し期間を等しくすることで画素リセット読み出しの状態と画素の信号読み出しの状態を同じにすることが可能となり、ＣＤＳでのノイズ除去効果が大きくなる。たとえば、ＦＤ部が安定するまでの期間に関して、画素中央部と画素周辺部で差があったとしても、その変動値が画素中央部と画素周辺部で異なったとしても、各々の箇所でリセット時と信号読み出し時で同じであれば、ＣＤＳでノイズ除去が可能であり、画像のシェーディング不具合を抑制することが可能となる。
【００４７】
また、ＣＤＳ期間を短縮することで、１水平走査期間を短縮することができる。特にＡＤ変換のビット数が多い場合、画素混合など１水平走査期間中に多数行のＡＤ変換動作が必要な場合などにおいては、画素のＡＤ変換期間が画素の水平走査期間よりも長くなるため、ＣＤＳ期間短縮による高速化の効果が大きくなる。
【発明を実施するための最良の形態】
【００４８】
以下に詳細を説明する本発明の実施形態に係る固体撮像装置およびその駆動方法、撮像装置は、光電変換手段、信号電荷蓄積手段、リセット手段、及び増幅手段を少なくとも備えた行列状に２次元配列された複数の画素と、複数の画素に対して列毎に配置され、各画素の増幅手段により出力されるアナログ信号をデジタル信号に変換するＡＤ（アナログ／デジタル）変換手段と、を備えた固体撮像装置において、複数の画素に設ける増幅手段が画素のリセット成分をアナログ出力する第１の期間と、列毎に設けるＡＤ変換手段が画素のリセット成分をデジタル信号に変換する第２の期間と、増幅手段が画素の信号成分をアナログ出力する第３の期間と、ＡＤ変換手段が画素の信号成分をデジタル信号に変換する第４の期間と、が存在し、第２の期間と第３の期間を重複する。
【００４９】
この構成によれば、ＡＤ変換手段が画素のリセット成分をデジタル信号に変換する期間に増幅手段が画素の信号成分をアナログ出力することが可能となるため、画素アナログ出力とＡＤ変換手段のデジタル変換を並列して行うことができる。
【００５０】
また、光電変換手段、信号電荷蓄積手段、リセット手段、及び増幅手段を少なくとも備えた行列状に２次元配列された複数の画素と、複数の画素に対して列毎に配置され、各画素の増幅手段により出力されるアナログ信号をデジタル信号に変換するＡＤ変換手段と、を備え、複数の画素に設ける増幅手段が画素のリセット成分をアナログ出力する第１の期間と、列毎に設けるＡＤ変換手段が画素のリセット成分をデジタル信号に変換する第２の期間と、増幅手段が画素の信号成分をアナログ出力する第３の期間と、ＡＤ変換手段が画素の信号成分をデジタル信号に変換する第４の期間と、が存在し、第１の期間と第４の期間を重複する。
【００５１】
この構成によれば、ＡＤ変換手段が画素の信号成分をデジタル信号に変換する期間に増幅手段が次行の画素のリセット成分をアナログ出力することが可能となるため、画素アナログ出力とＡＤ変換手段のデジタル変換を並列して行うことができる。
【００５２】
また、前記増幅手段とＡＤ変換手段との間に、増幅手段により出力される信号保持手段を設けることが好ましい。例えば画素のアナログリセット信号を信号保持手段に保持することで、画素の信号成分のアナログ読み出し期間中にリセット成分のＡＤ変換を並列して行うことができる。また画素の信号成分のアナログ信号を信号保持手段に保持することで、次行の画素のリセット成分のアナログ読み出し期間中に当該行の信号成分のＡＤ変換を並列して行うことができる。
【００５３】
また、前記信号保持手段はＭＯＳトランジスタと容量素子で構成とし、前記信号保持手段はＭＯＳトランジスタのソースまたはドレイン端子の一端を画素出力に接続し、ソースまたはドレイン端子の他端を容量素子に接続することが好ましい。この構成によれば、容量素子にアナログ信号を保持し、ＭＯＳトランジスタを用いて画素出力部と信号保持手段を電気的に接続、遮断することとで、画素のアナログ信号読み出しとＡＤ変換を並列して行うことができる。
【００５４】
また、前記信号保持手段を構成する前記ＭＯＳトランジスタゲート端子に接続され、アナログ信号保持タイミングを制御する手段を設けることを特徴とすることが好ましい。この構成によれば、ＭＯＳトランジスタのゲート端子を任意のタイミングで制御することができ、フル画像読み出し同際、画素混合動作や間引き動作など異なる駆動モードにおいても、各駆動モード毎に最適なタイミングに制御することができる。
【００５５】
また、前記信号保持手段を構成するＭＯＳトランジスタをＯＮし、画素のリセット成分のアナログ出力を信号保持容量に保持する第１のステップと、前記信号保持手段を構成するＭＯＳトランジスタをＯＦＦし、前記信号保持容量と前記画素信号のアナログ出力部との接続を遮断する第２のステップと、を有し、列毎に設けるＡＤ変換手段が画素のリセット成分をデジタル信号に変換する第２の期間と、増幅手段が画素の信号成分をアナログ出力する第３の期間と、を重複するが好ましい。
【００５６】
この構成によれば、画素のリセット成分を信号保持容量に保持した後に、ＡＤ変換手段が画素のリセット成分をデジタル信号に変換する期間に、信号保持容量と画素アナログ出力を電気的に遮断することが可能となるため、増幅手段が画素の信号成分をアナログ出力することが可能となるため、画素アナログ出力とＡＤ変換手段のデジタル変換を並列して行うことができる。
【００５７】
また、前記信号保持手段を構成するＭＯＳトランジスタをＯＮし、画素の信号成分のアナログ出力を前記信号保持容量に保持する第３のステップと、前記信号保持手段を構成するＭＯＳトランジスタをＯＦＦし、前記信号保持容量と前記画素信号のアナログ出力部との接続を遮断する第４のステップと、を有し、複数の画素に設ける増幅手段が画素のリセット成分をアナログ出力する第１の期間と、ＡＤ変換手段が画素の信号成分をデジタル信号に変換する第４の期間と、を重複することが好ましい。
【００５８】
この構成によれば、画素の信号成分を信号保持容量に保持した後に、ＡＤ変換手段が画素の信号成分をデジタル信号に変換する期間に、信号保持容量と画素アナログ出力を電気的に遮断することが可能となるため、増幅手段が次行の画素の信号成分をアナログ出力することが可能となるため、画素アナログ出力とＡＤ変換手段のデジタル変換を並列して行うことができる。
【００５９】
また、前記信号保持手段を構成するＭＯＳトランジスタをＯＮし、画素のリセット成分のアナログ出力を前記信号保持容量に保持する第１のステップと、前記信号保持手段を構成するＭＯＳトランジスタをＯＦＦし、前記信号保持容量と前記画素信号のアナログ出力部との接続を遮断する第２のステップと、を有し、第２のステップの後に前記増幅手段が画素の信号成分をアナログ出力する第５のステップを有することが好ましい。
【００６０】
この構成によれば、画素のリセット成分を信号保持容量に保持した後に、信号保持容量と画素アナログ出力を電気的に遮断することが可能となるため、その後画素の信号成分を読み出した場合において、信号保持容量に保持されたリセット成分を保持することができる。
【００６１】
また、前記信号保持手段を構成するＭＯＳトランジスタをＯＮし、画素のリセット成分のアナログ出力を前記信号保持容量に保持する第１のステップと、前記信号保持手段を構成するＭＯＳトランジスタをＯＦＦし、前記信号保持容量と前記画素信号のアナログ出力部との接続を遮断する第２のステップと、前記信号保持手段を構成するＭＯＳトランジスタをＯＮし、画素の信号成分のアナログ出力を前記信号保持容量に保持する第３のステップと、前記信号保持手段を構成するＭＯＳトランジスタをＯＦＦし、前記信号保持容量と前記画素信号のアナログ出力部との接続を遮断する第４のステップと、を有し、前記第２のステップから前記４のステップまでの間に、前記増幅手段が画素の信号成分をアナログ出力する第５のステップを有することが好ましい。
【００６２】
この構成によれば、第４のステップの後に、画素の信号成分をＡＤ変換する期間に画素信号のアナログ出力部と信号保持手段を電気的に遮断することが可能となり、画素部で発生するＦＤリークの影響が信号保持手段に伝達されないようにすることができる。
【００６３】
また、前記信号保持手段を構成するＭＯＳトランジスタをＯＮし、画素のリセット成分のアナログ出力を前記信号保持容量に保持する第１のステップと、前記信号保持手段を構成するＭＯＳトランジスタをＯＦＦし、前記信号保持容量と前記画素信号のアナログ出力部との接続を遮断する第２のステップと、を有し、第２のステップの後に列毎に設けるＡＤ変換手段が画素のリセット成分をデジタル信号に変換する第６ステップを有することが好ましい。
【００６４】
この構成によれば、画素のリセット信号のＡＤ変換期間中に、画素の信号成分の読み出しが開始されたとしても、画素出力部と信号保持手段が電気的に遮断されているため、画素信号成分のアナログ読み出しと画素リセット成分のＡＤ変換動作を並列して行うことができる。
【００６５】
また、前記信号保持手段を構成するＭＯＳトランジスタをＯＮし、画素のリセット成分のアナログ出力を前記信号保持容量に保持する第１のステップと、前記信号保持手段を構成するＭＯＳトランジスタをＯＦＦし、前記信号保持容量と前記画素信号のアナログ出力部との接続を遮断する第２のステップと、前記信号保持手段を構成するＭＯＳトランジスタをＯＮし、画素の信号成分のアナログ出力を前記信号保持容量に保持する第３のステップと、前記信号保持手段を構成するＭＯＳトランジスタをＯＦＦし、前記信号保持容量と前記画素信号のアナログ出力部との接続を遮断する第４のステップと、を有し、前記第２のステップから前記第３のステップまでの間に、列毎に設けるＡＤ変換手段が画素のリセット成分をデジタル信号に変換する第６ステップを有することが好ましい。
【００６６】
この構成によれば、画素のリセット成分をデジタル信号の変換した後に第４のステップを行うことで、第４のステップが終了した直後から画素信号成分のＡＤ変換動作を開始することができる。
【００６７】
また、前記信号保持手段を構成するＭＯＳトランジスタをＯＮし、画素の信号成分のアナログ出力を前記信号保持容量に保持する第３のステップと、前記信号保持手段を構成するＭＯＳトランジスタをＯＦＦし、前記信号保持容量と前記画素信号のアナログ出力部との接続を遮断する第４のステップと、を有し、第４のステップの後に、ＡＤ変換手段が画素の信号成分をデジタル信号に変換する第７ステップを有することが好ましい。
【００６８】
この構成によれば、第４のステップの後に、画素の信号成分をＡＤ変換する期間に画素信号のアナログ出力部と信号保持手段を電気的に遮断することが可能となり、画素部で発生するＦＤリークの影響が信号保持手段に伝達されないようにすることができる。
【００６９】
また、前記信号保持手段を構成するＭＯＳトランジスタをＯＮし、画素のリセット成分のアナログ出力を前記信号保持容量に保持する第１のステップと、前記信号保持手段を構成するＭＯＳトランジスタをＯＦＦし、前記信号保持容量と前記画素信号のアナログ出力部との接続を遮断する第２のステップと、前記信号保持手段を構成するＭＯＳトランジスタをＯＮし、画素の信号成分のアナログ出力を前記信号保持容量に保持する第３のステップと、前記信号保持手段を構成するＭＯＳトランジスタをＯＦＦし、前記信号保持容量と前記画素信号のアナログ出力部との接続を遮断する第４のステップと、を有し、第４のステップから、次行の第１のステップまでの間に、ＡＤ変換手段が画素の信号成分をデジタル信号に変換する第７ステップを有することが好ましい。
【００７０】
この構成によれば、当該行の画素の信号成分のＡＤ変換期間に次行の画素リセット成分のアナログ出力を行うことができるため、画素のアナログ読み出しとＡＤ変換動作を並列して行うことができる。
【００７１】
また、画素リセット成分のアナログ出力開始点から前記信号保持容量と前記画素信号のアナログ出力部との接続を遮断する第２のステップまでの期間と、画素信号成分のアナログ出力開始点から前記信号保持容量と前記画素信号のアナログ出力部との接続を遮断する第４のステップまでの期間と、を等しくすることが好ましい。
【００７２】
この構成によれば、画素リセット読み出しの状態と画素の信号読み出しの状態を同じにすることが可能となる。具体的には、画素ＳＦ回路のｆ特や画素読み出しパルスが印加された後に画素ＳＦの出力が安定するまでのＦＤ部および垂直信号線、信号保持手段の電圧変動を、リセット時と信号読み出し時で等しくすることが可能となるため、ＣＤＳでのノイズ除去効果が大きくなる。たとえば、ＦＤ部が安定するまでの期間に関して、画素中央部と画素周辺部で差があったとしても、その変動値が画素中央部と画素周辺部で異なったとしても、各々の箇所でリセット時と信号読み出し時で同じであれば、ＣＤＳでノイズ除去が可能であり、画像のシェーディング不具合を抑制することが可能となる。つまりリセット読み出し時と信号読み出し時の状態は極力同じにすることが好ましい。
【００７３】
また、前記アナログ信号保持タイミングの制御手段をカメラシステムとして設けることが好ましい。この構成によれば、ＭＯＳトランジスタのゲート端子を任意のタイミングで制御することができ、フル画像読み出し同際、画素混合動作や間引き動作など異なる駆動モードにおいても、各駆動モード毎に最適なタイミングに制御することができる。
【００７４】
すなわち、画素のアナログ信号読み出し動作とＡＤ変換手段によるＡＤ変換動作を並列して行うことができ、画素読み出しのＣＤＳ期間を短縮することができる。ＣＤＳ期間を短縮することで、上述した１／ｆノイズの発生を抑制することが可能となり、特に暗時に発生するざら成分を抑制することができる。
【００７５】
また、画素の信号成分のＡＤ変換期間に、画素信号のアナログ出力部と信号保持手段を電気的に遮断することが可能となり、画素内ＦＤ部で発生するリーク成分が信号保持手段に伝達されないようにすることができる。
【００７６】
更に、画素のリセット成分のアナログ読み出し期間と画素の信号成分のアナログ読み出し期間を等しくすることで画素リセット読み出しの状態と画素の信号読み出しの状態を同じにすることが可能となり、ＣＤＳでのノイズ除去効果が大きくなる。たとえば、ＦＤ部が安定するまでの期間に関して、画素中央部と画素周辺部で差があったとしても、その変動値が画素中央部と画素周辺部で異なったとしても、各々の箇所でリセット時と信号読み出し時で同じであれば、ＣＤＳでノイズ除去が可能であり、画像のシェーディング不具合を抑制することが可能となる。
【００７７】
また、ＣＤＳ期間を短縮することで、１水平走査期間を短縮することができる。特にＡＤ変換のビット数が多い場合、画素混合など１水平走査期間中に多数行のＡＤ変換動作が必要な場合などにおいては、画素のＡＤ変換期間が画素の水平走査期間よりも長くなるため、ＣＤＳ期間短縮による高速化の効果が大きくなる。
【００７８】
以下に、本発明の実施形態（第１、第２の実施形態）に係る固体撮像装置の詳細について説明する。
【００７９】
（第１の実施形態）
以下、図面を参照しながら、本発明の第１の実施形態に係る固体撮像装置およびその駆動方法について説明する。
【００８０】
図１は、本発明の第１の実施形態に係る、撮像装置（カメラ機器）、固体撮像装置を示した構造平面図である。
【００８１】
図１より、撮像装置１００は、固体撮像装置１と、複数の単位画素３が行および列に配列された画素部（撮像部）１０と、画素部１０の外側に設けられた駆動制御部７と、垂直列ごとに配された信号保持部４１と、カラムＡＤ（カラムアナログ／デジタルコンバーター）回路２５を有するカラム処理部２６と、カラム処理部２６のカラムＡＤ回路２５にＡＤ変換用の参照電圧を供給するＤＡＣ（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）を有して構成された参照信号生成部２７と、出力回路２８とを備えている。
【００８２】
また、駆動制御部７は、列アドレスや列走査回路を制御する水平走査回路（列走査回路）１２と、行アドレスや行走査回路を制御する垂直走査回路（行走査回路）１４と、端子５ａを介してマスタークロックＣＬＫ０を受け取り、種々の内部クロックを生成し水平走査回路１２や垂直走査回路１４などを制御する通信・タイミング制御部２０を備えている。
【００８３】
また、各単位画素３は、垂直走査回路１４で制御される行制御線１５や画素信号をカラム処理部２６に伝達する垂直信号線１９と接続される。
【００８４】
また、カラムＡＤ回路２５は、参照信号生成部２７で生成される参照電圧ＲＡＭＰと、行制御線１５（Ｖ１、Ｖ２、・・・）ごとに単位画素３から垂直信号線１９（Ｈ０、Ｈ１、・・・）、信号保持部４１の出力線４０（ＡＤＩＮ０、ＡＤＩＮ１、・・・）を経由し得られるアナログの画素信号とを比較する電圧比較部２５２と、電圧比較部２５２が比較処理を完了するまでの時間とカウンタ部２５４を利用してカウントした結果を保持するメモリとして構成されたデータ記憶部２５６と、を備えて構成され、ｎビットＡＤ変換機能を有している。
【００８５】
また、電圧比較部２５２の一方の入力端子ＲＡＭＰは、他の電圧比較部２５２の入力端子ＲＡＭＰと共通に、参照信号生成部２７で生成される階段状の参照電圧ＲＡＭＰが入力され、他方の入力端子には、それぞれ対応する垂直列の信号保持部４１の出力線４０が接続され、画素部１０から画素信号電圧が個々に入力される。電圧比較部２５２の出力信号はカウンタ部２５４に供給される。
【００８６】
また、ＡＤＣ（アナログ／デジタルコンバーター）の回路構成について、コンパレータ（電圧比較器）に参照電圧ＲＡＭＰを供給すると同時にクロック信号でのカウント（計数）を開始し、信号保持部４１の出力線４０を介して入力されたアナログの画素信号を参照電圧ＲＡＭＰと比較することによってパルス信号が得られるまでカウントすることでＡＤ変換を行う。
【００８７】
また、この際、ＡＤ変換とともに、信号保持部４１の出力線４０を介して入力された電圧モードの画素信号に対して、画素リセット直後の信号レベル（ノイズレベル）と真の（受光光量に応じた）信号レベルＶｓｉｇとの差分をとる処理を行う。これによって、本発明の第１の実施形態に係る固体撮像装置は、固定パターンノイズ（ＦＰＮ：Ｆｉｘｅｄ  Ｐａｔｔｅｒｎ  Ｎｏｉｓｅ）やリセットノイズと呼ばれるノイズ信号成分を取り除くことができる。
【００８８】
なお、図１では、ノイズレベルをダウンカウントし、信号レベルをアップカウントすることで真の信号レベルＶｓｉｇのみを取り出す構成であり、このカラムＡＤ回路２５でデジタル化された画素データは、水平走査回路１２からの水平選択信号により駆動される図示しない水平選択スイッチを介して水平信号線１８に伝送され、さらに出力回路２８に入力される。
【００８９】
この構成により、本発明の第１の実施形態に係る固体撮像装置は、電荷生成部としての受光素子が行列状に配された画素部１０からは、行ごとに各垂直列について画素信号が順次出力される。そして、受光素子が行列上に配された画素部１０に対する１枚分の画像すなわちフレーム画像が、画素部１０全体の画素信号の集合で示されることとなる。
【００９０】
以上、説明したように、本発明の第１の実施形態に係る固体撮像装置は、従来例の図７と異なる箇所は、垂直信号線１９と電圧比較器２５２の間に信号保持容量２６２と信号保持スイッチ２６３で構成される信号保持部４１を設ける点である。
【００９１】
次に、図２は、本発明の第１の実施形態に係る固体撮像装置の駆動方法を説明するためのタイミングチャートであり、この図を用いてカラムＡＤ回路の詳細動作について説明する。
【００９２】
まず、１回目の読み出しのため、まず通信・タイミング制御部２０は、カウンタ部２５４のカウント値を初期値"０"にリセットさせるとともに、カウンタ部２５４をダウンカウントモードに設定する。そして、任意の行Ｈｘの単位画素３から垂直信号線１９（Ｈ１、Ｈ２、・・・）への１回目の読み出しが安定した後、ｔ４のタイミングで、信号保持スイッチ２６３の制御信号ＣＮ１１を印加し、信号保持スイッチ２６３をＯＮさせて、信号保持容量２６２に画素のリセット信号を入力する。
【００９３】
また、信号保持容量への信号入力安定した後、ｔ６のタイミングで、信号保持スイッチ２６３の制御信号ＣＮ１１の印加を解除し、信号保持スイッチ２６３をＯＦＦさせて、信号保持容量２６２に画素のリセット信号を保持する。
【００９４】
また、通信・タイミング制御部２０は、参照信号生成部２７に向けて、参照電圧ＲＡＭＰ生成用の制御データ４を供給する。これを受けて、参照信号生成部２７は、電圧比較部２５２の一方の入力端子ＲＡＭＰへの比較電圧として、全体として鋸歯状（ＲＡＭＰ状）に時間変化させた階段状の波形（ＲＡＭＰ波形）を入力する。電圧比較部２５２は、このＲＡＭＰ波形の比較電圧と信号保持部４１の信号保持容量２６２に保持された任意のＡＤＣ入力線４０（ＡＤＩＮｘ）の画素リセット成分の信号電圧とを比較する。
【００９５】
また、電圧比較部２５２の入力端子ＲＡＭＰへの参照電圧ＲＡＭＰ波形の参照電圧ＲＡＭＰ入力と同時に、電圧比較部２５２における比較時間を、行ごとに配置されたカウンタ部２５４で計測するために、参照信号生成部２７から発せられるランプ波形電圧に同期して（ｔ１０）、カウンタ部２５４のクロック端子に通信・タイミング制御部２０からカウントクロックＣＫ０を入力し、１回目のカウント動作として、初期値"０"からダウンカウントを開始する。
【００９６】
また、電圧比較器２５２は、参照信号生成部２７からのランプ状の参照電圧ＲＡＭＰとＡＤＣ入力線４０を介して入力される画素リセット成分の信号保持電圧Ｖｘとを比較し、双方の電圧が同じになったときに、コンパレータ出力をＨレベルからＬレベルへ反転させる（ｔ１２）。つまり、リセット成分Ｖｒｓｔに応じた電圧信号と参照電圧ＲＡＭＰを比較して、リセット成分Ｖｒｓｔの大きさに対応した時間軸方向の大きさをカウントクロックＣＫ０でカウント（計数）することで、リセット成分Ｖｒｓｔの大きさに対応したカウント値を得る。言い換えれば、カウンタ部２５４は、ＲＡＭＰ波形の変化の開始時点をカウンタ部２５４のダウンカウント開始時点として、電圧比較器２５２の出力が反転するまでダウンカウントすることにより、リセット成分Ｖｒｓｔの大きさに対応したカウント値を得る。
【００９７】
また、通信・タイミング制御部２０は、所定のダウンカウント期間を経過すると（ｔ１４）、電圧比較部２５２への制御データの供給と、カウント部２５４へのカウントクロックＣＫ０の供給とを停止する。これにより、電圧比較部２５２は、ランプ状の参照電圧ＲＡＭＰの生成を停止する。
【００９８】
この１回目の読み出し時は、画素信号電圧ＶｘにおけるリセットレベルＶｒｓｔを電圧比較部２５２で検知してカウント動作を行っているので、単位画素３のリセット成分ΔＶを読み出していることになる。
【００９９】
したがって、従来技術おいては上述のリセットレベルのＡＤ変換が終了した後に２回目の読み出し動作を開始するが、本発明の第１の実施形態に係る固体撮像装置およびその駆動方法では、画素の信号成分のアナログ読み出し動作と画素のリセット成分のＡＤ変換動作を並列に行い、ＣＤＳ期間を短縮する構成をとる。
【０１００】
さらに、図２に示すように、ｔ１０のタイミングにてダウンカウントを開始し、リセット信号成分ΔＶのＡＤ変換動作を行うと同時に、画素に蓄積された信号成分を読み出す画素読み出しパルスφＴＲを印加し、垂直信号線１９へ画素の信号成分Ｖｓｉｇを出力する。
【０１０１】
このとき、信号保持スイッチ２６３の制御信号ＣＮ１１の印加は解除されており、信号保持スイッチ２６３はＯＦＦ状態であり、画素の信号成分が読み出される垂直信号線１９と画素のリセット成分が保持されている信号保持容量２６２は電気的に遮断されている。
【０１０２】
したがって、本発明の第１の実施形態に係る固体撮像装置およびその駆動方法は、垂直信号線１９に画素の信号成分を読み出しても、画素のリセット成分は信号保持容量２６２に保持させることが出来る。さらに、画素信号読み出し動作を画素リセット成分のＡＤ変換動作を並列して行うこと出来る。
【０１０３】
さらに、画素信号成分の読み出し動作および画素リセット成分のＡＤ変換が終了すると、続いて２回目の画素信号読み出し動作を開始する。また、２回目の読み出し時には、リセット成分ΔＶに加えて、単位画素３ごとの入射光量に応じた信号成分Ｖｓｉｇを読み出す動作を行う。１回目の読み出しと異なる点は、カウンタ部２５４をアップカウントモードに設定する点である。
【０１０４】
また、２回目の読み出し動作のため、ｔ１４のタイミングにて、まずカウンタ部２５４のカウント値を初期値"０"にリセットする。続いて、任意の行Ｈｘの単位画素３から垂直信号線１９（Ｈ１、Ｈ２、・・・）への２回目の読み出しが安定した後、ｔ１６のタイミングで、信号保持スイッチ２６３の制御信号ＣＮ１１を印加し、信号保持スイッチ２６３をＯＮさせて、信号保持容量２６２に画素の信号成分Ｖｓｉｇを入力する。信号保持容量への信号入力が安定した後、ｔ１８のタイミングで、信号保持スイッチ２６３の制御信号ＣＮ１１の印加を解除し、信号保持スイッチ２６３をＯＦＦさせて、信号保持容量２６２に画素の信号成分Ｖｓｉｇを保持する。
【０１０５】
また、信号保持容量２６２への信号読み出しが安定した後、参照信号生成部２７により概ねランプ状となるように階段状に時間変化させた参照電圧ＲＡＭＰを入力し、任意のＡＤＣ入力線４０を介して入力される画素信号成分の信号保持電圧Ｖｘとの比較を電圧比較部２５２にて行う。
【０１０６】
このとき、電圧比較部２５２の一方の入力端子ＲＡＭＰへの参照電圧ＲＡＭＰの入力と同時に、電圧比較部２５２における比較時間をカウンタ部２５４を利用して計測するために、参照信号生成部２７から発せられるランプ波形電圧に同期して（ｔ２０）、カウンタ部２５４は、２回目のカウント動作として、初期値"０"からアップカウントを開始する。
【０１０７】
また、比較部２５２は、参照信号生成部２７からのランプ状の参照電圧ＲＡＭＰと任意のＡＤＣ入力線４０を介して入力される画素信号成分の信号保持電圧Ｖｘとを比較し、双方の電圧が同じになったときに、コンパレータ出力をＨレベルからＬレベルへ反転させる（ｔ２２）。
【０１０８】
つまり、信号成分Ｖｓｉｇに応じた電圧信号と参照電圧ＲＡＭＰを比較して、信号成分Ｖｓｉｇの大きさに対応した時間軸方向の大きさをカウントクロックＣＫ０でカウント（計数）することで、信号成分Ｖｓｉｇの大きさに対応したカウント値を得ることが出来る。言い換えれば、カウンタ部２５４は、ＲＡＭＰ波形の変化の開始時点をカウンタ部２５４のアップカウント開始時点として、電圧比較器２５２の出力が反転するまでアップカウントすることにより、信号成分Ｖｓｉｇの大きさに対応したカウント値を得る。
【０１０９】
また、本発明の第１の実施形態に係る固体撮像装置の駆動方法は、カウンタ部２５４におけるカウント動作を、１回目の読み出し時にはダウンカウント、２回目の読み出し時にはアップカウントとしている。
【０１１０】
これによって、本発明の第１の実施形態に係る固体撮像装置の駆動方法は、カウンタ部２５４内で自動的に減算が行われ、カウンタ値０に対して、Ｖｓｉｇ信号成分のみをカウント値として取り出すことが出来る。
【０１１１】
さらに、本発明の第１の実施形態に係る固体撮像装置およびその駆動方法では、カラムＡＤ回路２５は、アナログ画素信号をデジタルの画素信号データに変換するデジタル変化部としてだけではなく、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）処理機能部としても動作させることが出来る。
【０１１２】
また、ＡＤ変換されたデータはデータ記憶部２５６に転送、保持することで、カウンタ部２５４の動作前（ｔ３０）に、通信・タイミング制御部２０からメモリ転送指示パルスＣＮ８に基づき、前行のＨｘ−１のカウント結果をデータ記憶部２５６に転送する。
【０１１３】
これにより、本発明の第１の実施形態に係る固体撮像装置およびその駆動方法では、データ記憶部２５６から水平信号線１８および出力回路２８を経た外部への信号出力動作と、現行Ｈｘの読み出しおよびカウンタ部２５４のカウント動作とを並行して行うことができる。
【０１１４】
すなわち、本発明の第１の実施形態に係る固体撮像装置およびその駆動方法は、従来例の２回目の信号読み出しと異なる点として、２回目の信号成分のＡＤ変換期間中に、信号保持スイッチ２６３をＯＦＦすることで、画素信号を出力する垂直信号線１９とＡＤ変換を行う信号保持容量２６２を電気的に遮断している点である。
【０１１５】
こうすることで、本発明の第１の実施形態に係る固体撮像装置およびその駆動方法は、画素内ＦＤ部で発生するリーク成分がＡＤ変換の入力部となる信号保持容量２６２に伝達されないようにすることができる。
【０１１６】
以上説明したように、本発明の第１の実施形態に係る固体撮像装置およびその駆動方法では、画素のアナログ信号読み出し動作とＡＤ変換手段によるＡＤ変換動作を並列して行うことができ、画素読み出しのＣＤＳ期間を短縮することができる。
【０１１７】
さらに、ＣＤＳ期間を短縮することで、上述した１／ｆノイズの発生を抑制することが可能となり、特に暗時に発生するざら成分を抑制することができる。
【０１１８】
また、画素の信号成分のＡＤ変換期間に、画素信号のアナログ出力部と信号保持部４１を電気的に遮断することができ、画素内ＦＤ部で発生するリーク成分が信号保持部４１に伝達されないようにすることができる。
【０１１９】
その結果、ＦＤリーク起因の暗時ざらやキズといった画像不具合を抑制することができる。
【０１２０】
また、ＣＤＳ期間を短縮することで、１水平走査期間を短縮することができる。特にＡＤ変換のビット数が多い場合、画素混合など１水平走査期間中に多数行のＡＤ変換動作が必要な場合などにおいては、画素のＡＤ変換期間が画素の水平走査期間よりも長くなるため、ＣＤＳ期間短縮による高速化の効果が大きくなる。
【０１２１】
なお、本発明の第１の実施形態に係る固体撮像装置およびその駆動方法では、画素リセット成分のアナログ出力開始点から前記信号保持容量と前記画素信号のアナログ出力部との接続を遮断する第２のステップまでの期間（ｔ２〜ｔ６）と、画素信号成分のアナログ出力開始点から前記信号保持容量と前記画素信号のアナログ出力部との接続を遮断する第４のステップまでの期間（ｔ１０〜ｔ１８）と、を等しくすることがより好ましい。
【０１２２】
この構成によれば、画素リセット読み出しの状態と画素の信号読み出しの状態を同じにすることが出来る。具体的には、画素ＳＦ回路のｆ特や画素読み出しパルスが印加された後に画素ＳＦの出力が安定するまでのＦＤ部および垂直信号線、信号保持部４１の電圧変動を、リセット時と信号読み出し時で等しくすることができ、ＣＤＳでのノイズ除去効果が大きくなる。
【０１２３】
たとえば、ＦＤ部が安定するまでの期間に関して、画素中央部と画素周辺部で差があったとしても、その変動値が画素中央部と画素周辺部で異なったとしても、各々の箇所でリセット時と信号読み出し時で同じであれば、ＣＤＳでノイズ除去が可能であり、画像のシェーディング不具合を抑制することが可能となる。
【０１２４】
以上が、リセット読み出し時と信号読み出し時の状態は極力同じにすることが好ましい理由である。
【０１２５】
（第２の実施形態）
以下、図面を参照にしながら、本発明の第２の実施形態に係る固体撮像装置およびその駆動方法について説明する。
【０１２６】
まず、本発明の第２の実施形態に係る、撮像装置、固体撮像装置の装置構成は、図１に示した本発明の第１の実施形態に係る撮像装置、固体撮像装置と同じである。
【０１２７】
次に、図３は、本発明の第２の実施形態に係る固体撮像装置の駆動方法を説明するためのタイミングチャートである。
【０１２８】
図３に示された、本発明の第２の実施形態に係る固体撮像装置の駆動方法と、図２に示された本発明の第１の実施形態に係る固体撮像装置の駆動方法と異なる点は第ｘ＋１行の画素リセット信号φＲＳの印加位置を第ｘ行の信号成分のＡＤ変換期間中に印加している点である。
【０１２９】
すなわち、本発明の第２の実施形態に係る固体撮像装置の駆動方法では、ｔ１８のタイミングで第ｘ行の画素信号成分は信号保持容量２６２に保持され、画素出力となる垂直信号線１９と信号保持容量２６２は電気的に遮断される。
【０１３０】
そのため、本発明の第２の実施形態に係る固体撮像装置の駆動方法では、画素信号出力のＡＤ変換期間中に、第ｘ＋１行のリセット動作を行い、垂直信号線１９に第ｘ＋１行のリセット成分を読み出したとしても第ｘ行の信号成分のＡＤ変換に必要な電圧は、信号保持容量２６２に保持することができる。
【０１３１】
さらに、図２、図３から、本発明の第２の実施形態に係る固体撮像装置の駆動方法は、第ｘ＋１行の画素のリセット成分のアナログ読み出しと第ｘ行の画素の信号成分のＡＤ変換を並行して行うことができるため、ＡＤ変換期間を短縮することができる。
【０１３２】
（第１、第２の実施形態の固体撮像装置と、参考技術との比較）
以下に、本発明の理解を容易とするため、図１０〜１３に示す参考技術を参照しながら、本発明の実施形態（第１、第２の実施形態）に係る固体撮像装置およびその駆動方法とを比較する。
【０１３３】
図１０は、列ＡＤＣを設けない列並列出力型のアナログ回路を搭載した参考技術を示した固体撮像装置である。
【０１３４】
図１０より、図７との違いとしてＡＤ変換のための電圧比較器２５２、カウンタ２５４がない点である。その代わり、アナログＣＤＳ回路４４と記載するノイズキャンセル回路と信号保持部４１が存在する。
【０１３５】
また、図１１に示すように、アナログＣＤＳ回路４４はさまざまな回路方式がある。
また、図１２は、参考技術を示した固体撮像装置の画素の構成図である。
【０１３６】
図１２中の、φＲＳは画素のリセットパルスであり、画素ＦＤ部を"ＨＩ"にリセットすることでＴ１２増幅トランジスタと各列で共通の電流源で構成される画素ＳＦをアクティブ状態とし、画素を選択することができる。
【０１３７】
また、φＴＲは画素内のフォトダイオードに蓄積された信号電荷をＦＤ部に読み出すパルスである。画素非選択動作についてのタイミングは省略しているが、電源信号線φＶＤＤを"ＬＯＷ"として、再びφＲＳを印加することで、ＦＤ部の電圧を"ＬＯＷ"にする。画素ＳＦを非アクティブ状態とすることで、画素を非選択状態にすることができる。
【０１３８】
図１３（ａ）は、参考技術を示した固体撮像装置であり、アナログ回路で構成される列並列出力型の画素読み出しタイミングを示したタイミングチャートである。
【０１３９】
図１３（ａ）より、φＲＳａが印加され画素のリセット成分が読み出される。また、リセット成分の読み出しが安定した後に、φＴＲａを印加し、画素のリセット成分を含んだ信号成分の読み出しが行われる。リセットのノイズ成分に関しては図１１に示した容量素子２８１、２８４で構成されるＣＤＳ回路にてノイズ除去され、信号成分のみが容量素子２８４に保持される。
【０１４０】
一方、図１３（ｂ）は、図７に示した固体撮像装置であり、ＡＤ回路で構成される画素読み出しタイミングを示したタイミングチャートである。
【０１４１】
図１３（ｂ）より、φＲＳｂが印加された後に、カラムＡＤＣ動作が行われるため、φＴＲｂの印加されるタイミングがφＴＲａのアナログ回路で構成される画素読み出しタイミングに対して遅れる。
【０１４２】
以上の説明から、参考技術からなる固体撮像装置では、特にＡＤ変換のビット数が増えることは、または、画素混合等の駆動動作により１水平走査期間内に必要なＡＤ変換期間が長くなると、１水平走査期間が長くなり、高速読み出しが困難となる。
【０１４３】
しかし、本発明の実施形態（第１、第２の実施形態）に係る固体撮像装置およびその駆動方法は、ＡＤ回路入力部に画素のリセット成分の信号保持部４１を設けられており、画素の信号成分のアナログ読み出し動作と画素のリセット成分のＡＤ変換動作を並列に行ことにより、高速読み出しを実現することが出来る。
【０１４４】
さらに、図７に示した固体撮像装置では、ＡＤ回路で構成されるタイミングは、信号成分のＡＤ動作が終了するまで、次行のリセット動作を行うことができないため、同様に１水平走査期間が長くなり、高速読み出しが困難となる。
【０１４５】
しかし、本発明の実施形態（第１、第２の実施形態）に係る固体撮像装置およびその駆動方法は、ＡＤ回路入力部に画素の信号成分の信号保持部４１を設け、画素のリセット成分のアナログ読み出し動作と画素の信号成分のＡＤ変換動作を並列に行うことにより、高速読み出しを実現することが出来る。
【０１４６】
さらに、図１４を用いて、図7に示した固体撮像装置における、１／ｆノイズの増加、ＦＤリークの増加について詳細に説明する。
【０１４７】
参考技術では、１／ｆノイズとは、電子が流れるチャネル（Ｓｉ・ＳｉＯ２界面）付近の未結合ボンドの影響によりチャネル電荷を捕獲したり、放出したりするものである。例えば電子が捕獲されると、捕獲された電子とチャネルを走行する電子との間にクーロン反発力が働き、ドレイン電流が少なくなる。一方、チャネルが放出されるとその逆でドレイン電流が増加する。このように、ドレイン電流は離散的に変化するため、これがドレイン電流のノイズとなる。１／ｆノイズはノイズパワーｖｎ2、周波数ｆ、トランジスタ幅Ｗ、トランジスタ長Ｌ、絶縁酸化膜ｄｏｘ、誘電率ｅ、トラップ密度ｎｔ、電荷ｑとして、
ｖｎ2／ｆ＝（ｑ2・ｄｏｘ2・ｎｔ）／（ｅ2・Ｗ・Ｌ・ｆ）
と表すことができ、１／ｆの関数となる。つまり低周波側でのノイズの影響が特に大きくなる。式からも分かるようにＣＤＳ期間が長くなり低周波動作になると、電子が捕獲、放出される確率が高くなり１／ｆノイズが劣化する。また、１／ｆノイズはトランジスタのＷ・Ｌに反比例するため、特に画素に用いられる微細トランジスタではその影響が顕著となる。
【０１４８】
次にＦＤリークについて説明する。図１４は画素ＦＤ部にＦＤリークが発生した場合のタイミングチャートを示す。ＦＤ部のリーク成分をΔＶｌｅａｋとし、リセット読み出し時に発生するＦＤ部のリーク成分をΔＶｌｅａｋ＿ｒ、信号読み出し時に発生するＦＤ部のリーク成分をΔＶｌｅａｋ＿ｓとすると、リセット読み出し期間は光量に依存しないため、ΔＶｌｅａｋ＿ｒは各画素でほぼ一定であるのに対して、ΔＶｌｅａｋ＿ｓは光量が多くなるとＦＤ部の信号保持期間が長くなり、ΔＶｌｅａｋ＿ｓはΔＶｌｅａｋ＿ｒよりも大きくなる。
【０１４９】
つまり仮にリセット読み出しおよび信号読み出し時のリーク成分の差分をとったとしても、ΔＶｌｅａｋ成分は残ることを意味する。また、前記リーク成分の差分をとる回路を新たに設けない場合、信号読み出し時のＦＤリーク成分はΔＶｌｅａｋ＿ｒ＋ΔＶｌｅａｋ＿ｓとなるため、参考技術のＣＤＳ構成では、ΔＶｌｅａｋ＿ｓがそのままＦＤリーク起因のノイズとして画像に表れる。
【０１５０】
ΔＶｌｅａｋは画素毎に固有の値をとるため、固定位置のざらやキズが増加する画像不具合を発生する。また、固定ざらやキズのみではなく、ＦＤ部の電圧がリークにより低下するため、画素ＳＦ回路のダイナミックレンジが低下する不具合や、光量によってリーク成分が異なることにより入射光量に対するリニアリティが劣化する課題も発生する。
【０１５１】
しかしながら、本発明の実施形態（第１、第２の実施形態）に係る固体撮像装置およびその駆動方法は、ＡＤ回路入力部に画素の信号成分の信号保持部４１を設け、画素の信号成分のＡＤ変換動作中に画素のアナログ信号出力部とＡＤ回路入力部の信号保持部４１とを電気的に遮断することにより、固定位置のざらやキズが増加する画像不具合を防ぎ、また、固定ざらやキズのみではなく、ＦＤ部の電圧がリークにより低下するため、画素ＳＦ回路のダイナミックレンジが低下する不具合を防ぎ、光量によってリーク成分が異なることにより入射光量に対するリニアリティが劣化する課題も解決することが出来る。
【０１５２】
なお、第１の実施形態、第２の実施形態の回路構成図として、信号保持部４１をスイッチで示したが、図４に示すとおり、ＮｃｈとＰｃｈのペアトランジスタで構成してもよい。Ｎｃｈ、Ｐｃｈのペアトランジスタで構成することで、垂直信号線１９（Ｈ０、Ｈ１・・・の出力電圧をグランドレベルから電源レベルまで電圧降下なしに通すことができる。
【０１５３】
なお、図４ではＮｃｈとＰｃｈのペアトランジスタを示したが、例えば垂直信号線１９の出力レベルがグランドレベルから電源レベルまで振れない場合は、出力レベルに応じてＮｃｈのみの構成であっても、Ｐｃｈのみの構成であってもよい。
【０１５４】
なお、第１の実施形態、第２の実施形態は垂直信号線と信号保持部４１を直接接続したが、図５に示すように垂直信号線と信号保持部４１の間にカラムアンプを設けてもよい。カラムアンプを設けることで、画素ＳＦの電圧出力を増幅することが可能となり、Ｓ／Ｎの改善やゲインの切り替えが可能となる。
【０１５５】
カラムアンプの構成の一例を図６に示す。図６はソース接地型のアンプで容量素子２７６および２７７の比でアンプのゲインを決める構成である。
【０１５６】
なお、図６は回路の１例であり、画素ＳＦの電圧信号を増幅するアナログアンプであれば本発明の効果を同様に得ることができるため、この構成にとらわれない。
【０１５７】
電圧比較部２５２の構成の一例を図８に示す。図８は差動入力型のアンプ構成であるが、図８に示す画素信号部に電圧を保持し、その信号電圧をＡＤ変換する構成であれば、本発明の効果を同様に得ることができるため、この構成にとらわれない。
【０１５８】
また、本発明の各実施形態の固体撮像装置では、ＡＤ変換構成としてカラム部にカウンタを設ける構成であるが、リセット成分と信号成分をそれぞれ読み出し、ＡＤ変換する構成であれが、本発明の効果を同様に得ることができるため、この構成にとらわれない。
【０１５９】
例えば、従来技術（図９）として説明しているカラム内のラッチ回路部と全カラムで共通のカウンタ部で構成されるＡＤ変換構成においても、リセット成分と信号成分を時系列にそれぞれ読み出す構成であることから、垂直信号線と電圧比較部の間に信号保持部を設けることで、本発明と同様の効果を得ることができる。
【０１６０】
また、本発明の各実施形態の固体撮像装置では、上記タイミング制御を図１に示す通信・タイミング制御部２０より行っているが、固体撮像装置外部のシステムとして、図１に示すＤＡＴＡ入力を制御してもよい。
【０１６１】
具体的には、図１に撮像装置１００において、点線で囲った固体撮像装置１に対して、４５外部システムを記載しているが、点線で囲った固体撮像装置内の通信・タイミング制御部２０を固体撮像装置１の外に出しても良い、ということである。
【０１６２】
これにより、固体撮像装置外部のシステムとして制御することが可能となり、フル画像読み出しモードや画素混合モード、間引きモード等フレームレートの異なる任意の駆動モードに対して任意に駆動タイミングを設定することが可能となる。
【０１６３】
また、上記各実施形態における固体撮像装置はデジタルカメラ等に搭載される。このデジタルカメラは、被写体からの入射光を固体撮像素子の撮像面に結像するためのレンズなどを含む光学系と、固体撮像素子の駆動を制御する制御部と、固体撮像素子の出力信号に対して様々な信号処理を施す画像処理部とを備えている。
【産業上の利用可能性】
【０１６４】
以上説明したように、本発明の固体撮像装置およびその駆動方法は、デジタルカメラやビデオカメラやカメラ付き携帯電話機等の撮像装置に有用である。
【図面の簡単な説明】
【０１６５】
【図１】第１の実施形態に係る固体撮像装置を示す回路構成図の具体例である。
【図２】第１の実施形態に係る固体撮像装置のタイミングチャート図の具体例である。
【図３】第２の実施形態に係る固体撮像装置のタイミングチャート図の具体例である。
【図４】第１および第２の実施形態に係わる信号保持部の回路構成図の具体例である。
【図５】第１および第２の実施形態に係わる、カラムアンプを搭載した撮像装置を示す回路構成図の具体例である。
【図６】カラムアンプの回路構成図の具体例である。
【図７】従来の固体撮像装置を示す回路構成図の具体例である。
【図８】従来の固体撮像装置および本発明の実施形態に係わる電圧比較部を示す回路構成図の具体例である。
【図９】従来の固体撮像装置のタイミングチャート図の具体例である。
【図１０】参考技術のカラムＡＤ変換手段を設けない固体撮像装置を示す回路構成図の具体例である。
【図１１】参考技術のカラムＡＤ変換手段を設けない固体撮像装置のアナログＣＤＳ回路構成図の具体例である。
【図１２】参考技術の固体撮像装置および本発明の実施形態に係わる画素回路構成図の具体例である。
【図１３】（ａ）参考技術の固体撮像装置のＦＤリーク課題を示すタイミングチャート図の具体例、（ｂ）図７の固体撮像装置のＦＤリーク課題を示すタイミングチャート図の具体例である。
【図１４】画素ＦＤ部にＦＤリークが発生した場合のタイミングチャートを示す。
【符号の説明】
【０１６６】
１  固体撮像装置
３  単位画素
１０  画素部
１２  水平走査回路
１４  垂直走査回路
１８  水平信号線
１９  垂直信号線
２０  通信・タイミング制御部
２５  カラムＡＤ回路
２６  カラム処理部
２７  参照信号生成部
２７ａ  ＤＡ変換部
２８  出力回路
４１  信号保持部
４２  カラムアンプ
４４  アナログＣＤＳ回路
２５４  カウンタ部
２６２  信号保持容量
２６３  信号保持スイッチ
【図１】
0004929075.tif 000002
【図２】
0004929075.tif 000003
【図３】
0004929075.tif 000004
【図４】
0004929075.tif 000005
【図５】
0004929075.tif 000006
【図６】
0004929075.tif 000007
【図７】
0004929075.tif 000008
【図８】
0004929075.tif 000009
【図９】
0004929075.tif 000010
【図１０】
0004929075.tif 000011
【図１１】
0004929075.tif 000012
【図１２】
0004929075.tif 000013
【図１３】
0004929075.tif 000014
【図１４】
0004929075.tif 000015