(57)【特許請求の範囲】
【請求項１】
バイポーラ集積回路における時定数切換え回路であって、
入力信号が入力される非反転入力端子、反転入力端子及び出力端子を有するオペアンプと、
前記反転入力端子と前記出力端子との間に設けられた第１及び第２の帰還回路と、
前記第１及び第２の帰還回路の一方を有効にして、前記入力信号に対する出力信号の時定数を切換えるための切換え回路と、
前記第１及び第２の帰還回路に接続された時定数設定用のコンデンサと、
前記第１又は第２の帰還回路の一方に設けられた時定数設定用の抵抗と、
前記時定数設定用の抵抗の両端に発生する電圧を制限するための電圧制限回路と、を有し、
前記切換え回路によって前記時定数設定用の抵抗が帰還回路の少なくとも一部を構成することによって前記出力信号の時定数が切換えられるとともに前記出力信号の振幅が前記電圧制御回路に基づく電圧に制限される、
ことを特徴とする時定数切換え回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バイポーラ集積回路における時定数切換え回路に関する。
【０００２】
【従来の技術】
入力信号パルスに対する出力信号パルスの時定数を切換えたいというニーズは大きい。例えば、入力信号パルスに対する出力信号パルスの応答によってセンサの状態確認を行う場合や、回路の時定数を遅くして回路全体のリンギング対策を行う場合などか考えられる。
【０００３】
図１５（ａ）は、ＣＭＯＳ型の素子のみで構成された時定数切換え回路の一例を示している。図１５（ａ）のスイッチ（ＳＷ）は、ＦＥＴによる半導体スイッチであり、切換信号のＯＮ入力によりスイッチを閉じ、切換信号のＯＦＦ入力によってスイッチを開放する。従って、オペアンプに入力される入力信号パルスによる出力信号パルスの時定数τは、切換信号のＯＮ入力の場合τ＝ＲｙＣ、切換信号のＯＦＦ入力の場合τ＝（Ｒｘ＋Ｒｙ）Ｃとなる。即ち、切換信号のＯＮ／ＯＦＦによって、出力信号パルスの時定数を切換えることが可能となる。図１５（ｂ）に、ＦＥＴによる半導体スイッチの概念を示す。この場合、ゲート（Ｇ）は、ソース（Ｓ）及びドレイン（Ｄ）に対して電気的に分離されているため、ゲートに切換え信号を入力することによって、ディスクリート部品同様のスイッチが実現できる。なお、ゲートに切換信号のＯＮ入力（５Ｖ）を行った場合の、ＦＥＴのソース−ドレイン間の抵抗は、ソース側から見ても、ドレイン側からみてもほぼ０Ωとなる。
【０００４】
ところで、ＣＭＯＳタイプ集積回路に対して、より高速且つ高出力特性を有するバイポーラ集積回路では、前述した図１５（ａ）と同様な時定数切換え回路を実現することが困難であった。図１５（ｃ）に、バイポーラトランジスタによる半導体スイッチの概念を示す。バイポーラトランジスタのベース（Ｂ）に切換信号のＯＮ入力（５Ｖ）を行った場合、トランジスタがＯＮするが、ベース−エミッタ間にほぼ一定の電圧（ＶBE＝０．７Ｖ）が発生し、それに伴って、ベース電流ＩBEの流れ込みが起こってしまう。さらに、コレクタ側からエミッタ側に電流が流れた場合の抵抗は０Ωに近くなるが、エミッタ側からコレクタ側に電流を流そうとすると、寄生トランジスタが動作してしまうという問題があった。したがって、ディスクリート部品同様のスイッチを、バイポーラトランジスタによって実現することができなかった。
【０００５】
そのため、従来では、バイポーラ型の素子のみでは時定数切換え回路を構成することはできず、ＣＭＯＳタイプの併用や、ディスクリート部品の併用などが必要であった。
【０００６】
【発明が解決しようとする課題】
そこで本発明は、このような従来例が有する欠点を補ったものであり、バイポーラ型の素子のみで構成した時定数切換え回路を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、バイポーラ集積回路における時定数切換え回路は、入力信号が入力される非反転入力端子、反転入力端子及び出力端子を有するオペアンプと、反転入力端子と出力端子と間に設けられた第１及び第２の帰還経路と、第１及び第２の帰還回路の一方を有効にして入力信号に対する出力信号の時定数を切換えるための切換え回路とを有することを特徴とする。バイポーラ型の素子のみから構成される時定数切換え回路において、帰還回路を切換えることによって、出力信号の時定数を切換えるように構成したものである。
また、バイポーラ集積回路における時定数切換え回路は、入力信号が入力される非反転入力端子、反転入力端子及び出力端子を有するオペアンプと、前記反転入力端子と前記出力端子との間に設けられた第１及び第２の帰還回路と、前記第１及び第２の帰還回路の一方を有効にして、前記入力信号に対する出力信号の時定数を切換えるための切換え回路と、前記第１及び第２の帰還回路に接続された時定数設定用のコンデンサと、前記第１又は第２の帰還回路の一方に設けられた時定数設定用の抵抗と、前記時定数設定用の抵抗の両端に発生する電圧を制限するための電圧制限回路と、を有し、前記切換え回路によって前記時定数設定用の抵抗が帰還回路の少なくとも一部を構成することによって前記出力信号の時定数が切換えられるとともに前記出力信号の振幅が前記電圧制御回路に基づく電圧に制限されるように構成したものである。
【０００８】
また、バイポーラ集積回路における時定数切換え回路は、第１又は第２の帰還経路の一方に時定数設定用の抵抗を設け、切換え回路によって時定数設定用の抵抗が帰還回路の少なくとも一部を構成することによって出力信号の時定数が切換えられるようにすることが好ましい。
【０００９】
さらに、バイポーラ集積回路における時定数切換え回路は、時定数設定用の抵抗の両端に発生する電圧を制限するための電圧制限回路を有することが好ましい。切換え時定数の設定値の差が大きい場合でも、大きな振幅の出力信号を得られるように構成したものである。
【００１０】
さらに、バイポーラ集積回路における時定数切換え回路は、双方向のダイオードから構成される電圧制限回路を有することが好ましい。
【００１１】
さらに、バイポーラ集積回路における時定数切換え回路は、双方向且つ複数のダイオード列から構成される電圧制限回路を有することが好ましい。
【００１２】
さらに、バイポーラ集積回路における時定数切換え回路は、ツェナ−ダイオードから構成される電圧制限回路を有することが好ましい。
【００１３】
【発明の実施の形態】
図１に、本発明に係る時定数切換え回路の基本構成を示す。図１に示す時定数切換回路は、バイポーラ型の素子のみから構成され、オペアンプ２０の非反転入力端子に入力される入力信号パルスに対する出力信号パルスの時定数が、時定数切換信号のＯＮ／ＯＦＦによって切換えられるように構成されている。図１において、信号切換回路１０は、時定数切換信号のＯＮ入力によって信号ライン１（第１の帰還回路）がオペアンプ２０の反転入力端子に入力され、時定数切換信号のＯＦＦ入力によって信号ライン２（第２の帰還回路）がオペアンプ２０の反転入力端子に入力されるように構成されている。したがって、信号ライン１が選択された場合の出力信号パルスの時定数は、τ＝（Ｒ1＋Ｒ2）Ｃ［ｓ］となり、信号ライン２が選択された場合の出力信号パルスの時定数は、τ＝Ｒ1Ｃ［ｓ］となる。図２に、入力信号パルス、時定数切換信号及び出力信号パルスの一例を示す。
【００１４】
図３に、図１で示した時定数切換回路のさらに詳細な回路図を示す。図１と同じ要素には同じ番号を付している。時定数切換信号のＯＦＦ入力（０Ｖ）により、トランジスタＴＲ1はＯＦＦとなるが、インバータ１２によってトランジスタＴＲ2がＯＮし、電流Ｉ1がトランジスタＴＲ2のみを介して流れるため、トランジスタＴＲ4のベースに接続されているライン２が有効になる。逆に、時定数切換信号のＯＮ入力（５Ｖ）により、トランジスタＴＲ1がＯＮするが、インバータ１２によってトランジスタＴＲ2がＯＦＦし、電流Ｉ2がトランジスタＴＲ1のみを介して流れるため、トランジスタＴＲ3のベースに接続されているライン１のみが有効になる。このようにして、信号切換回路１０は、ライン１及び２を、時定数切換信号のＯＮ／ＯＦＦによって切換える。なお、入力信号パルスは、トランジスタＴＲ5のベースに接続されている。
【００１５】
ところで、図１に示す回路において、Ｒ1＝Ｒ、Ｒ2＝１０００Ｒとすると、ライン１が選択された場合の時定数（τ＝１００１ＲＣ）とライン２が選択された場合の時定数（τ＝ＲＣ）との差は約１０００倍となる。この場合、ライン２を選択した場合の出力信号パルスの振幅は、ライン１を選択した場合の約１０００分の１しか使用することができなくなる。例えばオペアンプ２０の出力ダイナミックレンジが５Ｖの場合、ライン２選択時では５ｍＶのダイナミックレンジしかとることができない。この場合における回路の各部の信号波形例を図４に示す。これは、コンデンサＣで放充電される電流が、Ｒ2（＝１０００Ｒ）を経由して流れるため、点Ｂで帰還をかけても、点Ａでオペアンプ２０の出力レンジを越えてしまい、所望の特性をえることができなくなるからである。
【００１６】
そこで、図５に、他の時定数切換回路の例を示す。図５に示す回路では、切換える時定数の差が大きい場合でも、パルスの振幅を大きく設定することができるような対策が施されている。図５の回路では、Ｒ2（＝１０００Ｒ）と並列に双方向で２つのダイオードＤ1及びＤ2（最大順方向電圧：ＶＦ）から構成される電圧制限回路を設けた。これにより、コンデンサＣで放充電される電流は、双方向ダイオードを経由して供給されることとなり、結果としてＲ2＝（１０００Ｒ）の両側の電圧差に制限を設けることが可能となった。これによって、ライン２が選択された場合でも（τ＝ＲＣ）、ほぼダイオードの最大順方向電圧に等しい約０．６５Ｖの振幅を有する出力信号パルスを得ることが可能となった。この場合の各信号波形例を図６に示す。
【００１７】
図５において、ＶＦ以上の振幅を有する入力信号パルスが入力され、ライン１が選択されたときの回路の各位置での信号波形例を図７に示す。図７の出力信号パルスの波形例から分かるように、ダイオードＤ1を経由して電流が流れてしまうため、設定した時定数（τ＝１００１ＲＣ）とは異なる波形となってしまう。
【００１８】
そこで、図８に、更に他の時定数切換回路の例を示す。図８に示す回路は、図５と同様にＲ1＝Ｒ、Ｒ2＝１０００Ｒに設定されているが、図５の回路を更に改良したものである。図５に示す回路のように双方向の各１つのダイオードを追加しただけでは、出力信号パルスの振幅を約±ＶＦまでしか設定することができない。それは、±ＶＦ以上の振幅を有する入力信号パルスを入力し、長い時定数を選択（ライン１を選択）したときには、順方向のダイオードＤ1を経由して電流が流れてしまうためである。
【００１９】
そこで、図８の回路では、各３個づつのダイオード列１０１及び１０２を、Ｒ2（＝１０００Ｒ）と並列で互いに違う向きに配置した。これによって、±３×ＶＦまでの振幅を有する入力信号パルスを扱えるようになった。図９に、図８の回路における各位置での信号波形例を示す。図９に示すように、図８の回路では±３ＶＦまでの振幅を有する入力信号パルスが入力されても、出力信号パルスの時定数を所望の値（τ＝１００１ＲＣ）とすることが可能となった。なお、図８に示すダイオード列１０１及び１０２は、３つのダイオードを直列接続したものであるが、扱う必要のある入力信号パルスに応じて、ダイオードの数を可変することが可能である。
【００２０】
図１０に更に他の時定数切換回路の例を示す。図１０に示す回路は、図５と同様にＲ1＝Ｒ、Ｒ2＝１０００Ｒに設定されているが、図５の回路をさらに改良したものである。図１０では、図５が有する問題点を解決するために、２つのツェナーダイオードＴＤ1及びＴＤ2（ツェナ電圧Ｖｚ＝３Ｖ）を逆向きに接続した電圧制限回路をＲ2と並行に配置した。この場合も、図５の回路と同様に、±Ｖｚまでの振幅を有する入力信号パルスを扱えるようになる。
【００２１】
以上説明したように、信号切換え回路１０によって帰還回路を切換えることによって、出力信号の時定数を切換えることが可能となる。上述した時定数切換え回路の例では、２つの帰還回路の内から１つを選択するように切換えを行ったが、これに限定されるものではなく、複数の帰還回路を設けて、その内から１つを選択するように切換えを行っても良い。例えば、図１、図５、図８及び図１０に示した帰還回路を組み合わせるようにして複数の帰還回路を設けることも可能である。
【００２２】
次に、複数の帰還回路を設けてその内から１つを選択するように切換えを行う時定数切換え回路の例として、３つの帰還回路の内から１つを選択するように切換える時定数切換え回路の例を図１１〜１４に示す。
【００２３】
図１１に示す回路は、図１に示す回路を改良したものであって、図１に示す回路と同様にバイポーラ型の素子のみから構成され、オペアンプ２０の非反転入力端子に入力される入力信号パルスに対する出力信号パルスの時定数が、時定数切換え信号によって切換えられるように構成されている。ただし図１１に示す回路では、信号切換え回路１１は、時定数切換え信号によって、信号ライン３（第１の帰還回路）、信号ライン４（第２の帰還回路）及び信号ライン５（第３の帰還回路）の内の１つを選択してオペアンプ２０の反転入力端子に入力するように構成されている。例えば、信号切換え回路１１は、２ビットの信号切換え信号によって１つの信号ラインを選択する。
【００２４】
従って、信号ライン３が選択された場合の出力信号パルスの時定数は、τ＝（Ｒ1＋Ｒ2＋Ｒ3）Ｃ［ｓ］となり、信号ライン４が選択された場合の時定数は、τ＝（Ｒ1＋Ｒ2）Ｃ［ｓ］となり、信号ライン５が選択された場合の時定数は、τ＝Ｒ1Ｃ［ｓ］となる。
【００２５】
図１２に示す回路は、図５に示す回路を改良したものであって、オペアンプ２０の非反転入力端子に入力される入力信号パルスに対する出力信号パルスの時定数が、時定数切換え信号によって切換えられるように構成されている。ただし、図１２に示す回路では、信号切換え回路１１は、時定数切換え信号によって、３つの帰還回路の内の１つを選択してオペアンプ２０の反転入力端子に入力するように構成されている。
【００２６】
信号ライン３が選択された場合には、１００Ｒと並列に双方向で２つのダイオードＤ3及びＤ4（最大順方向電圧：ＶＦ）から構成される第１の電圧制限回路、１０００Ｒと並列に双方向で２つのダイオードＤ1及びＤ2（最大順方向電圧：ＶＦ）から構成される第２の電圧制限回路、及びＲから構成される第１の帰還回路に切換えられる。また、信号ライン４が選択された場合には、第２の帰還回路に切換えられる。なお、第２の帰還回路は、図５においてライン１が選択された場合と同様である。さらに、信号ライン５が選択された場合には、第３の帰還回路に切換えられる。なお、第３の帰還回路は、図５においてライン２が選択された場合と同様である。
【００２７】
図１３に示す回路は、図８に示す回路を改良したものであって、オペアンプ２０の非反転入力端子に入力される入力信号パルスに対する出力信号パルスの時定数が、時定数切換え信号によって切換えられるように構成されている。ただし、図１３に示す回路では、信号切換え回路１１は、時定数切換え信号によって、３つの帰還回路の内の１つを選択してオペアンプ２０の反転入力端子に入力するように構成されている。
【００２８】
信号ライン３が選択された場合には、１００Ｒと並列に各個づつのダイオード列１０３及び１０４から構成される第１の電圧制限回路、１０００Ｒと並列に各個づつのダイオード列１０１及び１０２からから構成される第２の電圧制限回路、及びＲから構成される第１の帰還回路に切換えられる。また、信号ライン４が選択された場合には、第２の帰還回路に切換えられる。なお、第２の帰還回路は、図８においてライン１が選択された場合と同様である。さらに、信号ライン５が選択された場合には、第３の帰還回路に切換えられる。なお、第３の帰還回路は、図８においてライン２が選択された場合と同様である。
【００２９】
図１４に示す回路は、図１０に示す回路を改良したものであって、オペアンプ２０の非反転入力端子に入力される入力信号パルスに対する出力信号パルスの時定数が、時定数切換え信号によって切換えられるように構成されている。ただし、図１４に示す回路では、信号切換え回路１１は、時定数切換え信号によって、３つの帰還回路の内の１つを選択してオペアンプ２０の反転入力端子に入力するように構成されている。
【００３０】
信号ライン３が選択された場合には、１００Ｒと並列に２つのツェナ−ダイオードＴＤ3及びＴＤ4（ツェナ電圧Ｖｚ＝３Ｖ）を逆向きに接続した第１の電圧制限回路、１０００Ｒと並列に２つのツェナ−ダイオードＴＤ1及びＴＤ2（ツェナ電圧Ｖｚ＝３Ｖ）を逆向きに接続した第２の電圧制限回路、及びＲから構成される第１の帰還回路に切換えられる。また、信号ライン４が選択された場合には、第２の帰還回路に切換えられる。なお、第２の帰還回路は、図１０においてライン１が選択された場合と同様である。さらに、信号ライン５が選択された場合には、第３の帰還回路に切換えられる。なお、第３の帰還回路は、図１０においてライン２が選択された場合と同様である。
【００３１】
【発明の効果】
このように、本発明に従えば、バイポーラ集積回路において帰還経路を切換えることによって、出力信号の時定数を切換えることが可能となった。
【００３２】
また、帰還経路にダイオード、ツェナ−ダイオード等から構成される電圧制限回路を設けることによって、切換え時定数の設定値の差が大きい場合でも、大きな振幅の入力信号パルス又は出力信号パルスを扱うことが可能となった。
【図面の簡単な説明】
【図１】本発明に従った、時定数切換え回路の概略を示す図である。
【図２】図１に示す回路の信号波形を示す図である。
【図３】図１に示す回路の詳細を示す回路図である。
【図４】図１に示す回路において、切換え時定数の差が大きい場合の信号波形を示す図である。
【図５】本発明に従った、他の時定数切換え回路の概略を示す図である。
【図６】図５に示す回路における信号波形を示す図である。
【図７】図５に示す回路において、振幅の大きい入力信号が入力された場合の信号波形を示す図である。
【図８】本発明に従った、更に他の時定数切換え回路の概略を示す図である。
【図９】図８に示す回路における信号波形を示す図である。
【図１０】本発明に従った、更に他の時定数切換え回路の概略を示す図である。
【図１１】本発明に従った、更に他の時定数切換え回路の概略を示す図である。
【図１２】本発明に従った、更に他の時定数切換え回路の概略を示す図である。
【図１３】本発明に従った、更に他の時定数切換え回路の概略を示す図である。
【図１４】本発明に従った、更に他の時定数切換え回路の概略を示す図である。
【図１５】従来の時定数切換え回路等を示す図である。
【符号の説明】
１…信号ライン（第１の帰還回路）
２…信号ライン（第２の帰還回路）
３…信号ライン（第１の帰還回路）
４…信号ライン（第２の帰還回路）
５…信号ライン（第３の帰還回路）
１０，１１…信号切換え回路
２０…オペアンプ
【図１】
0004868666.tif 000002
【図２】
0004868666.tif 000003
【図３】
0004868666.tif 000004
【図４】
0004868666.tif 000005
【図５】
0004868666.tif 000006
【図６】
0004868666.tif 000007
【図７】
0004868666.tif 000008
【図８】
0004868666.tif 000009
【図９】
0004868666.tif 000010
【図１０】
0004868666.tif 000011
【図１１】
0004868666.tif 000012
【図１２】
0004868666.tif 000013
【図１３】
0004868666.tif 000014
【図１４】
0004868666.tif 000015
【図１５】
0004868666.tif 000016