(57)【特許請求の範囲】
【請求項１】
ＧａＡｓ−ＨＢＴプロセスによりＧａＡｓチップ上に形成された電力増幅器であって、
ベースが第１の容量を介して入力端子に接続され、コレクタが出力端子に接続され、ＲＦ信号を増幅する増幅用トランジスタと、
前記増幅用トランジスタのベースにバイアス電流を供給するバイアス回路と、
カソードが第２の容量を介して前記入力端子に接続された第１のダイオードと、
アノードが第３の容量を介して前記出力端子に接続された第２のダイオードと、
前記第１のダイオードのアノードと前記第２のダイオードのカソードとの間に接続され、前記入力端子側と前記出力端子側のインピーダンス不整合を低減し、前記ＲＦ信号を減衰する整合減衰回路と、
前記第２のダイオードのアノードと電源端子との間に接続された第１のインダクタと、
第２のインダクタを介して前記第１のダイオードのカソードに接続され、前記第１及び第２のダイオードを駆動するカレントミラー回路とを備え、
前記第１のダイオードのカソードは、前記入力端子と前記第１の容量の接続点に接続され、
増幅モードにおいて、前記バイアス回路は前記増幅用トランジスタにバイアス電流を供給し、前記カレントミラー回路は前記第１及び第２のダイオードをＯＦＦにし、
減衰モードにおいて、前記バイアス回路は前記増幅用トランジスタにバイアス電流を供給せず、前記カレントミラー回路は前記第１及び第２のダイオードをＯＮにすることを特徴とする電力増幅器。
【請求項２】
前記整合減衰回路は、前記第１のダイオードのアノードと前記第２のダイオードのカソードとの間に接続された抵抗を有することを特徴とする請求項１に記載の電力増幅器。
【請求項３】
前記整合減衰回路は、前記第１のダイオードのアノードと前記第２のダイオードのカソードとの間に接続されたインダクタと、前記インダクタの一端と接地点との間に直列に接続された抵抗及び容量とを有することを特徴とする請求項１又は２に記載の電力増幅器。
【請求項４】
前記第１及び第２のダイオードは、それぞれ直列に接続された複数のダイオードを有することを特徴とする請求項１〜３の何れか１項に記載の電力増幅器。
【請求項５】
前記第１及び第２のダイオード、前記整合減衰回路及び前記カレントミラー回路を１つのバイパス回路として、２つ以上のバイパス回路が並列に設けられていることを特徴とする請求項１〜４の何れか１項に記載の電力増幅器。
【請求項６】
前記第２のインダクタと前記カレントミラー回路の接続点と接地点との間に設けられた第４の容量を更に備えることを特徴とする請求項１〜５の何れか１項に記載の電力増幅器。
【請求項７】
アノードが前記第１のダイオードのカソードに接続され、カソードが前記第１のダイオードのアノードに接続された第３のダイオードと、
前記第１のダイオードに並列に接続され、前記第３のダイオードに直列に接続された第５の容量と、
アノードが前記第２のダイオードのカソードに接続され、カソードが前記第２のダイオードのアノードに接続された第４のダイオードと、
前記第２のダイオードに並列に接続され、前記第４のダイオードに直列に接続された第６の容量とを更に備えることを特徴とする請求項１〜６の何れか１項に記載の電力増幅器。
【請求項８】
前記第３のダイオードに並列に接続され、前記第１のダイオードに直列に接続された第７の容量と、
前記第４のダイオードに並列に接続され、前記第２のダイオードに直列に接続された第８の容量とを更に備えることを特徴とする請求項７に記載の電力増幅器。
【請求項９】
前記増幅モードにおいて前記第１及び第２のダイオードに逆バイアスを印加し、前記減衰モードにおいて前記第１及び第２のダイオードに逆バイアスを印加しない回路を更に備えることを特徴とする請求項１〜８の何れか１項に記載の電力増幅器。
【請求項１０】
前記増幅用トランジスタに入力される前記ＲＦ信号の電力の増加に応じて前記カレントミラー回路の参照電流を増加させる入力電力検波回路を更に備えることを特徴とする請求項１〜９の何れか１項に記載の電力増幅器。
【請求項１１】
前記カレントミラー回路の参照電流を生成し、温度上昇と共に抵抗値が増加する第１の抵抗を更に備えることを特徴とする請求項１〜１０の何れか１項に記載の電力増幅器。
【請求項１２】
前記減衰モードにおいて前記増幅用トランジスタのベースを短絡する短絡回路を更に備えることを特徴とする請求項１〜１１の何れか１項に記載の電力増幅器。
【請求項１３】
前記第１の容量は可変容量であり、前記第１の容量の容量値は前記増幅モードよりも前記減衰モードの方が大きくなることを特徴とする請求項１〜１２の何れか１項に記載の電力増幅器。
【請求項１４】
前記第２の容量は可変容量であり、前記第２の容量の容量値は前記減衰モードよりも前記増幅モードの方が大きくなることを特徴とする請求項１〜１３の何れか１項に記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅モードにおいてＲＦ信号を増幅し、減衰モードにおいてＲＦ信号を減衰する電力増幅器に関し、特に最低動作電圧を低減し、減衰モードにおける入出力のインピーダンス不整合を低減し、設計の自由度を大きくすることができる電力増幅器に関するものである。
【背景技術】
【０００２】
近年、ＣＤＭＡ（Code Division Multiple Access：符号分割多重接続）を行う携帯電話用の電力増幅器や、無線ＬＡＮ用の電力増幅器として、ＧａＡｓ−ＨＢＴ（ヘテロ接合バイポーラトランジスタ）電力増幅器が広く用いられている。
【０００３】
ＧａＡｓ−ＨＢＴは、負のゲートバイアス電圧を必要としないため、単一電源で動作可能であり、かつＧａＡｓ−ＦＥＴより均一なデバイス特性を得ることができる。このため、近年盛んに携帯電話や無線ＬＡＮをはじめとするＧａＡｓ系電力増幅器に適用されている。
【０００４】
しかし、通常のＧａＡｓ−ＨＢＴプロセスでＲＦ（高周波）スイッチ素子を構成する場合、ゲート電圧印加だけでチャネルをＯＮできるスイッチを形成できない。そのため、ｐ−ｉ−ｎ接合に近い接合を持つベース−コレクタ間接合のダイオード（ＢＣダイオード）を用いたスイッチが用いられる（例えば、特許文献１参照）。
【０００５】
ベース・コレクタ間ダイオード（以下ＢＣダイオードと称す）を用いたアッテネータにより、ステップ減衰機能を実現することができる。図２０は、ステップ減衰機能を有するアッテネータを増幅段に挿入した３段電力増幅器を示すブロック図である。３段の電力増幅器Ａ１〜Ａ３が設けられている。そして、第１段の電力増幅器Ａ１と第２段の電力増幅器Ａ２の間に、ステップ減衰機能を有するアッテネータＡＴＴが設けられている。
【０００６】
図２１は、ステップ減衰機能を有する従来のアッテネータの一例を示す回路図である。ＢＣダイオードＤ１のアノードが入力端子ＩＮに接続され、カソードが出力端子ＯＵＴに接続されている。ＢＣダイオードＤ１のアノードに、ＲＦ阻止インダクタＬ１と抵抗Ｒ１を介して制御端子Ｖｃ１が接続されている。ＢＣダイオードＤ１のカソードと接地点の間に、抵抗Ｒ３とＲＦ阻止インダクタＬ３が直列接続されている。ＢＣダイオードＤ１のアノードとカソードの間に、抵抗Ｒ０１、容量Ｃ１及び抵抗Ｒ０２が設けられている。ＢＣダイオードＤ２のカソードが容量Ｃ１と抵抗Ｒ０２の接続点に接続され、アノードが容量Ｃ２を介して接地されている。ＢＣダイオードＤ２のアノードに、ＲＦ阻止インダクタＬ２と抵抗Ｒ２を介して制御端子Ｖｃ２が接続されている。
【０００７】
図２１のアッテネータの動作について説明する。制御端子Ｖｃ１にＢＣダイオードＤ１のＯＮ電圧以上の電圧を印加し、制御端子Ｖｃ２にＢＣダイオードＤ２のＯＮ電圧より小さい電圧（負のバイアスも含む）を印加すると、抵抗Ｒ１、ＢＣダイオードＤ１、抵抗Ｒ３の経路に電流が流れるため、入力端子ＩＮから入力されたＲＦ信号が出力端子ＯＵＴにそのまま伝達される通過状態になる。一方、制御端子Ｖｃ１にＢＣダイオードＤ１のＯＮ電圧より小さい電圧を印加し、制御端子Ｖｃ２にＢＣダイオードＤ２のＯＮ電圧以上の電圧を印加すると、抵抗Ｒ２、ＢＣダイオードＤ２、抵抗Ｒ０２、抵抗Ｒ３の経路に電流が流れるため、入力端子ＩＮから入力されたＲＦ信号が減衰されて出力端子ＯＵＴに伝達される減衰状態になる。
【０００８】
図２２は、ステップ減衰機能を有する従来のアッテネータの他の例を示す回路図である。ＢＣダイオードＤ１のアノードは入力端子ＩＮに接続され、カソードは出力端子ＯＵＴに接続されている。制御端子Ｖｃ１は、ＲＦ阻止インダクタＬ１を介してＢＣダイオードＤ１のアノードに接続されている。ＢＣダイオードＤ２のアノードはＢＣダイオードＤ１のカソードに接続され、ＢＣダイオードＤ２のカソードは容量Ｃ１を介してＢＣダイオードＤ１のアノードに接続されている。
【０００９】
抵抗Ｒ０１の一端はＢＣダイオードＤ２のカソードに接続され、抵抗Ｒ０２の一端は容量Ｃ２を介してＢＣダイオードＤ１のカソードに接続されている。ＢＣダイオードＤ３のアノードは容量Ｃ３を介して抵抗Ｒ０１，Ｒ０２の他端に接続され、ＢＣダイオードＤ４のカソードは容量Ｃ４を介して抵抗Ｒ０１，Ｒ０２の他端に接続されている。容量Ｃ５の一端はＢＣダイオードＤ３のカソード及びＢＣダイオードＤ４のアノードに接続され、容量Ｃ５の他端は接地されている。
【００１０】
制御端子Ｖｃ２は、ＲＦ阻止インダクタＬ２、抵抗Ｒ２及び抵抗Ｒ０１を介してＢＣダイオードＤ２のカソードに接続されている。制御端子Ｖｃ３は、ＲＦ阻止インダクタＬ３及び抵抗Ｒ３を介してＢＣダイオードＤ３のアノードに接続されている。制御端子Ｖｃ４は、ＲＦ阻止インダクタＬ４及び抵抗Ｒ４を介してＢＣダイオードＤ４のカソードに接続されている。
【００１１】
図２２のアッテネータの動作について説明する。制御端子Ｖｃ１，Ｖｃ４に２Ｖｂｉ以上（ＶｂｉはＢＣダイオードの障壁電位で通常約１．２Ｖ程度）の電圧を印加し、制御端子Ｖｃ２，Ｖｃ３に０Ｖを印加すると、ＢＣダイオードＤ１，Ｄ２はＯＮ、ＢＣダイオードＤ３，Ｄ４はＯＦＦとなるため、通過状態になる。一方、制御端子Ｖｃ１，Ｖｃ４に０Ｖを印加し、制御端子Ｖｃ２，Ｖｃ３に２Ｖｂｉ以上を印加すると、ＢＣダイオードＤ１，Ｄ２はＯＦＦ、ＢＣダイオードＤ３，Ｄ４はＯＮとなるため、減衰状態になる。
【００１２】
図２３は、図２１，２２のアッテネータの通過電力特性を示す図である。図２２のアッテネータは、同じ動作電流に対して、図２１のアッテネータの４倍以上（６ｄＢ以上）の許容入力電力を実現することができる。
【００１３】
上記のようにステップ減衰機能を有するアッテネータを増幅段に挿入する以外にも、バイパス回路を増幅段に設けてステップ減衰機能を実現してもよい。図２４は、バイパス回路を増幅段に設けた３段電力増幅器を示すブロック図である。３段の電力増幅器Ａ１〜Ａ３にそれぞれバイアス電流を供給するバイアス回路Ｂ１〜Ｂ２が設けられている。制御端子Ｖｒｅｆからバイアス回路Ｂ１，Ｂ３に制御電圧が供給され、制御端子Ｖｒｅｆ２からバイアス回路Ｂ２に制御電圧が供給される。そして、第２段の電力増幅器Ａ２に、抵抗Ｒｆ２及びキャパシタＣｆ２からなるバイパス回路が設けられている。
【００１４】
図２５は、図２４の２段目の電力増幅器、バイアス回路及びバイパス回路を示す回路図である。電力増幅器は、コレクタ電源端子Ｖｃｃ、増幅用トランジスタＴｒ、インダクタＬ、容量Ｃを有する。バイアス回路は、コレクタ電源端子Ｖｃｂ２、トランジスタＴｒｂ１〜Ｔｒｂ５、抵抗Ｒｂｂ１〜Ｒｂｂ７を有する。そして、電力増幅器の増幅用トランジスタＴｒのベースとコレクタの間に、抵抗Ｒｆ２及びキャパシタＣｆ２からなるバイパス回路が設けられている。
【００１５】
図２４の回路の動作について説明する。制御端子Ｖｒｅｆ，Ｖｒｅｆ２に例えば３Ｖを印加した場合、全ての電力増幅器Ａ１〜Ａ３にバイアス電流が供給されるため、電力増幅器Ａ１〜Ａ３は通常の増幅動作を行う。一方、制御端子Ｖｒｅｆ２に０Ｖを印加すると、２段目の電力増幅器Ａ２にだけバイアス電流が供給されないので電力増幅器Ａ２はＯＦＦとなり、ＲＦ信号はバイパス回路（抵抗Ｒｆ２及びキャパシタＣｆ２）を介して３段目の電力増幅器Ａ３に伝達される。この際、抵抗Ｒｆ２の抵抗値とキャパシタＣｆ２の容量値を適当な値に設定しておくことで、ＲＦ信号は所定の減衰を受ける。
【００１６】
例えば、制御端子Ｖｒｅｆ２に３Ｖを印加した場合の電力増幅器Ａ２の利得を１０ｄＢ、電力増幅器Ａ１，Ａ３の利得を２０ｄＢ、制御端子Ｖｒｅｆ２に０Ｖを印加した場合にバイパス回路（抵抗Ｒｆ２及びキャパシタＣｆ２）を通過する信号の利得を−１０ｄＢとすると、図２４の回路は、制御端子Ｖｒｅｆ２に印加する電圧に応じて、利得３０ｄＢと利得１０ｄＢの２つの状態を実現することができる。即ち、２段目の電力増幅器Ａ２とバイパス回路は、０ｄＢと２０ｄＢのステップ減衰機能を実現することができる。
【００１７】
また、図２４の回路は、減衰モードにおいて２段目の電力増幅器Ａ２をＯＦＦするので、減衰モードにおける消費電流を図２０の回路よりも低減することができる。但し、電力増幅器Ａ２をＯＦＦしても、初段の電力増幅器Ａ１から大きな電力が入力されると、増幅用トランジスタＴｒの自己バイアスによって増幅用トランジスタＴｒがＯＦＦからＯＮになる。この変化は、図２３において挿入損失が変化する状態に対応する。従って、減衰状態を維持できる許容入力電力は、増幅用トランジスタＴｒのサイズ（エミッタ総接合面積）とＯＦＦのベースバイアス電圧に依存する。一方、図２０の回路は、全ての電力増幅器Ａ１〜Ａ３がＯＮになるので、許容入力電力は減衰器の通過状態及び減衰状態におけるバイアス電流及びバイアス電圧だけに依存する。
【００１８】
【特許文献１】特開２００３−３４７８７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
図２２のアッテネータにおいて、キャパシタＣ１〜Ｃ５をＧａＡｓチップ上に形成した場合は、そのキャパシタ値が比較的小さくなる。従って、キャパシタＣ１〜Ｃ５の動作周波数帯域におけるインピーダンス値も減衰量を決定する要因になる。そして、減衰器の駆動回路もＧａＡｓ−ＨＢＴで形成した場合、制御端子Ｖｃ１，Ｖｃ４にＨＢＴのエミッタで給電する必要があるため、最低動作電圧は原理的に３Ｖｂｉ（約３．６〜３．９Ｖ）以上になるという問題があった。これに対し、図２４，２５の回路は、バイアス回路を含めて全て２Ｖｂｉ以上の電圧で動作可能なので、最低動作電圧は２Ｖｂｉ（＝２．４〜２．６Ｖ）となり、３Ｖでの動作が可能である。
【００２０】
しかし、図２４，２５の回路には次の問題がある。まず、２段目の電力増幅器Ａ２をＯＦＦした際に１−２段間及び２−３段間に大きなインピーダンス不整合が生じやすい。これは、１−２段間及び２−３段間の整合回路を受動素子だけで構成するため、増幅モードと減衰モードの両方で段間のインピーダンスを整合させることが容易ではないからである。段間のインピーダンス不整合が大きいと、負荷変動時における増幅器の発振や反射利得発生の要因になりやすく動作上好ましくない。
【００２１】
また、抵抗Ｒｆ２及びキャパシタＣｆ２は増幅モードにおいてフィードバック回路として動作するので、電力増幅器の設計とバイパス回路の設計を独立して行うことができない。つまり、電力増幅器のトランジスタサイズやバイパス回路の減衰量などを自由に設計することができない。
【００２２】
本発明は、上述のような課題を解決するためになされたもので、その目的は、最低動作電圧を低減し、減衰モードにおける入出力のインピーダンス不整合を低減し、設計の自由度を大きくすることができる電力増幅器を得るものである。
【課題を解決するための手段】
【００２３】
本発明に係る電力増幅器は、ＧａＡｓ−ＨＢＴプロセスによりＧａＡｓチップ上に形成された電力増幅器であって、ベースが第１の容量を介して入力端子に接続され、コレクタが出力端子に接続され、ＲＦ信号を増幅する増幅用トランジスタと、増幅用トランジスタのベースにバイアス電流を供給するバイアス回路と、カソードが第２の容量を介して入力端子に接続された第１のダイオードと、アノードが第３の容量を介して出力端子に接続された第２のダイオードと、第１のダイオードのアノードと第２のダイオードのカソードとの間に接続され、入力端子側と出力端子側のインピーダンス不整合を低減し、ＲＦ信号を減衰する整合減衰回路と、第２のダイオードのアノードと電源端子との間に接続された第１のインダクタと、第２のインダクタを介して第１のダイオードのカソードに接続され、第１及び第２のダイオードを駆動するカレントミラー回路とを備え、第１のダイオードのカソードは入力端子と第１の容量の接続点に接続され、増幅モードにおいて、バイアス回路は増幅用トランジスタにバイアス電流を供給し、カレントミラー回路は第１及び第２のダイオードをＯＦＦにし、減衰モードにおいて、バイアス回路は増幅用トランジスタにバイアス電流を供給せず、カレントミラー回路は第１及び第２のダイオードをＯＮにする。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００２４】
本発明により、最低動作電圧を低減し、減衰モードにおける入出力のインピーダンス不整合を低減し、設計の自由度を大きくすることができる。
【発明を実施するための最良の形態】
【００２５】
実施の形態１．
図１は、実施の形態１に係る電力増幅器を示す回路図である。この電力増幅器は、ＧａＡｓ−ＨＢＴプロセスにより形成されている。
【００２６】
ＲＦ信号を増幅する増幅用トランジスタＴｒのベースが入力整合回路Ｍ１及び容量Ｃ１（第１の容量）を介して入力端子ＩＮに接続され、コレクタが出力整合回路Ｍ２及び容量Ｃ２を介して出力端子ＯＵＴに接続され、エミッタが接地されている。コレクタ電源端子Ｖｃｃと出力整合回路Ｍ２の間にインダクタＬが設けられている。バイアス回路Ｂ２は、制御端子Ｖｒｅｆ２に印加された電圧に応じて、増幅用トランジスタＴｒのベースにバイアス電流を供給する。
【００２７】
ＢＣダイオードＤａ１（第１のダイオード）のカソードが容量Ｃａ１（第２の容量）、容量Ｃ２及び入力整合回路Ｍ１を介して入力端子ＩＮに接続されている。ＢＣダイオードＤａ２（第２のダイオード）のアノードが容量Ｃａ２（第３の容量）、出力整合回路Ｍ２及び容量Ｃ２を介して出力端子ＯＵＴに接続されている。
【００２８】
整合減衰回路ＭＡがＢＣダイオードＤａ１のアノードとＢＣダイオードＤａ２のカソードとの間に接続されている。本実施の形態では、整合減衰回路ＭＡは、ＢＣダイオードＤａ１のアノードとＢＣダイオードＤａ２のカソードとの間に接続された抵抗Ｒａ２を有する。そして、整合減衰回路ＭＡは、抵抗Ｒａ２の抵抗値に応じて、入力端子ＩＮ側と出力端子ＯＵＴ側のインピーダンス不整合を低減し、ＲＦ信号を減衰する。
【００２９】
インダクタＬａ１（第１のインダクタ）が、ＢＣダイオードＤａ２のアノードとコレクタ電源端子Ｖｃｃとの間に接続されている。カレントミラー回路ＣＭが、インダクタＬａ２（第２のインダクタ）を介してＢＣダイオードＤａ１のカソードに接続されている。抵抗Ｒａ１（第１の抵抗）は、制御端子Ｖｃｎｔに印加された電圧に応じて、カレントミラー回路ＣＭの参照電流Ｉｃｎｔを生成する。カレントミラー回路ＣＭは、トランジスタＴｒａ１，Ｔｒａ２を有する。トランジスタＴｒａ１のベース及びコレクタは抵抗Ｒａ１に接続され、エミッタは接地されている。トランジスタＴｒａ２のベースはトランジスタＴｒａ１のベースに接続され、コレクタはインダクタＬａ２に接続され、エミッタは接地されている。カレントミラー回路ＣＭは、参照電流Ｉｃｎｔに応じてＢＣダイオードＤａ１，Ｄａ２に電流Ｉａ２を流して、ＢＣダイオードＤａ１，Ｄａ２を駆動する。
【００３０】
図１の回路の動作について説明する。例えば、制御端子Ｖｒｅｆ２に３Ｖ、コレクタ電源端子Ｖｃｃ２に３Ｖ、制御端子Ｖｃｎｔに０Ｖを印加した場合（増幅モード）において、バイアス回路Ｂ２は増幅用トランジスタＴｒにバイアス電流を供給する。そして、参照電流Ｉｃｎｔが流れないため、ＢＣダイオードＤａ１，Ｄａ２にもバイアス電流Ｉａ２が流れない。即ち、カレントミラー回路ＣＭはＢＣダイオードＤａ１，Ｄａ２をＯＦＦにする。従って、ＲＦ信号は、パス１を通って、増幅用トランジスタＴｒにより増幅される。この際、ＢＣダイオードＤａ１，Ｄａ２がＯＦＦのため、パス２へのＲＦ信号の漏洩はほとんどない。
【００３１】
一方、制御端子Ｖｒｅｆ２に０Ｖ、制御端子Ｖｃｎｔに３Ｖを印加した場合（減衰モード）において、バイアス回路Ｂ２は増幅用トランジスタＴｒにバイアス電流を供給しない。そして、参照電流Ｉｃｎｔが流れるため、ＢＣダイオードＤａ１，Ｄａ２にもバイアス電流Ｉａ２が流れる。即ち、カレントミラー回路ＣＭはＢＣダイオードＤａ１，Ｄａ２をＯＮにする。従って、ＲＦ信号は、パス２を通って、抵抗Ｒａ２により減衰される。インダクタＬａ１，Ｌａ２のインダクタ値を適当な値に設定しておけば、入力端子ＩＮ及び出力端子ＯＵＴから増幅用トランジスタＴｒ側を見た反射損失の増幅動作と減衰動作における変化を小さくすることができる。
【００３２】
以上説明したように、整合減衰回路ＭＡは入力端子ＩＮ側と出力端子ＯＵＴ側のインピーダンス不整合を低減するため、減衰モードにおける入出力のインピーダンス不整合を低減することができる。
【００３３】
また、増幅モードにおいてＢＣダイオードＤａ１，Ｄａ２をＯＦＦにするため、バイパス回路の電力増幅器への影響を大幅に低減することができる。これにより、電力増幅器の設計とバイパス回路の設計を独立して行うことができる。即ち、電力増幅器のトランジスタサイズやバイパス回路の減衰量などを自由に設計することができる。
【００３４】
また、カレントミラー回路ＣＭによりＢＣダイオードＤａ１，Ｄａ２を駆動するため、ＢＣダイオードＤａ１，Ｄａ２のＯＮとＯＦＦ（即ち、減衰モードと増幅モード）を、御電圧端子Ｖｃｎｔに印加する正の電圧と０Ｖで切り替えることができる。そして、２つのＢＣダイオードＤａ１，Ｄａ２の電圧Ｖｂｉと増幅用トランジスタＴｒのコレクタ・エミッタ間のオン電圧Ｖｃｅとの和（２Ｖｂｉ＋Ｖｃｅ）で最低動作電圧が決まるので、最低動作電圧を約２．６Ｖ〜２．８Ｖに低減することができる。ただし、ＢＣダイオードＤａ１，Ｄａ２に電流を流すことでバイパス回路を動作させるので、減衰モードの動作電流は従来の回路（図２５）に比べて増加する。
【００３５】
実施の形態２．
図２は、実施の形態２に係る電力増幅器を示す回路図である。実施の形態１とは、整合減衰回路ＭＡの構成が異なる。以下、実施の形態２に係る整合減衰回路の回路構成について説明する。ただし、整合減衰回路ＭＡが、ＢＣダイオードＤａ１のアノードに接続された端子Ｖａ１と、ＢＣダイオードＤａ２のカソードに接続された端子Ｖａ２とを有するものとする。
【００３６】
図３は、実施の形態２に係る整合減衰回路の第１の例を示す回路図である。端子Ｖａ１と端子Ｖａ２との間に、インダクタＬａａ１、抵抗Ｒａａ１、抵抗Ｒａａ２及びインダクタＬａａ２が直列に接続されている。インダクタＬａａ１と抵抗Ｒａａ１の接続点と接地点との間に容量Ｃａａ１が接続されている。抵抗Ｒａａ１と抵抗Ｒａａ２の接続点と接地点との間に、抵抗Ｒａａ３及び容量Ｃａａ３が直列に接続されている。抵抗Ｒａａ２とインダクタＬａａ２の接続点と接地点との間に容量Ｃａａ２が接続されている。
【００３７】
図４は、実施の形態２に係る整合減衰回路の第２の例を示す回路図である。端子Ｖａ１と端子Ｖａ２との間に、インダクタＬａａ１、抵抗Ｒａａ３及びインダクタＬａａ２が直列に接続されている。インダクタＬａａ１と抵抗Ｒａａ３の接続点と接地点との間に、抵抗Ｒａａ１及び容量Ｃａａ１が直列に接続されている。抵抗Ｒａａ３とインダクタＬａａ２の接続点と接地点との間に、抵抗Ｒａａ２及び容量Ｃａａ２が直列に接続されている。
【００３８】
図５は、実施の形態２に係る整合減衰回路の第３の例を示す回路図である。端子Ｖａ１と端子Ｖａ２との間に、インダクタＬａａ２が接続されている。インダクタＬａａ２の一端と接地点との間に、抵抗Ｒａａ２及び容量Ｃａａ２が直列に接続されている。
【００３９】
整合減衰回路ＭＡを上記の回路構成とすることにより、減衰モードにおけるインピーダンス整合と減衰の両方の機能を実施の形態１よりも確実に実現することができる。その他、実施の形態１と同様の効果を得ることができる。
【００４０】
実施の形態３．
図６は、実施の形態３に係る電力増幅器を示す回路図である。実施の形態２との違いは、第１及び第２のダイオードがそれぞれ直列に接続された複数のダイオードを有する点である。即ち、ＢＣダイオードＤａ１の代わりに第１のダイオードとして複数のＢＣダイオードＤａ１１〜Ｄａ１ｎが直列に接続され、ＢＣダイオードＤａ２の代わりに第２のダイオードとして複数のＢＣダイオードＤａ２１〜Ｄａ２ｎが直列に接続されている。これにより、増幅モードにおけるパス２のアイソレーション不足を改善することができる。その他、実施の形態２と同様の効果を得ることができる。
【００４１】
実施の形態４．
図７は、実施の形態４に係る電力増幅器を示す回路図である。実施の形態２との違いは、第１及び第２のダイオード、整合減衰回路及びカレントミラー回路を１つのバイパス回路として、２つのバイパス回路が並列に設けられている点である。
【００４２】
１つ目のバイパス回路は、ＢＣダイオードＤａ１１，Ｄａ１２、整合減衰回路ＭＡ１、容量Ｃａ１１，Ｃａ１２、インダクタＬａ１２、抵抗Ｒａ１１、カレントミラー回路ＣＭ１及び制御端子Ｖｃｎｔ１を有する。カレントミラー回路ＣＭ１はトランジスタＴｒａ１１，Ｔｒａ１２を有する。
【００４３】
一方、２つ目のバイパス回路は、ＢＣダイオードＤａ２１，Ｄａ２２、整合減衰回路ＭＡ２、容量Ｃａ２１，Ｃａ２２、インダクタＬａ２２、抵抗Ｒａ２１、カレントミラー回路ＣＭ２及び制御端子Ｖｃｎｔ２を有する。カレントミラー回路ＣＭ２はトランジスタＴｒａ２１，Ｔｒａ２２を有する。
【００４４】
上記の構成において、制御端子Ｖｃｎｔ１，Ｖｃｎｔ２に印加する電圧を制御することで、２つのバイパス回路を独立に制御することができる。これにより、入出力のインピーダンス不整合を低減した減衰モードを２種類設定することができる。その他、実施の形態２と同様の効果を得ることができる。
【００４５】
なお、本実施の形態では、２つのバイパス回路が並列に設けられていたが、これに限らず、３つ以上のバイパス回路が並列に設けられていてもよい。
【００４６】
実施の形態５．
図８は、実施の形態５に係る電力増幅器を示す回路図である。実施の形態２との違いは、ダイオードＤａ１のカソードが、入力整合回路Ｍ１（入力端子ＩＮ）と容量Ｃ１の接続点に接続されている点である。即ち、実施の形態２よりも高いインピーダンス点で、増幅用トランジスタＴｒ側とバイパス回路側に分離されている。これにより、実施の形態２に比べて、バイパス回路内に設ける整合回路の素子定数を小さく設定でき、本回路のレイアウト面積を小さくできる。その他、実施の形態２と同様の効果を得ることができる。
【００４７】
実施の形態６．
図９は、実施の形態６に係る電力増幅器を示す回路図である。実施の形態５との違いは、インダクタＬａ２とカレントミラー回路ＣＭの接続点と接地点との間に容量Ｃａ３（第４の容量）を設けている点である。
【００４８】
本回路をＧａＡｓチップ上に形成する場合、インダクタＬａ２のインダクタ値をあまり大きくできないため、減衰モードにおける通過電力をインダクタＬａ２で完全には阻止できない。このため、通過電力の増加に伴いバイアス電流Ｉａ２がトランジスタＴｒａ２で整流されて増加し、減衰量が変化してしまう。そこで、容量Ｃａ３を設けることで、トランジスタＴｒａ２への漏洩電力によるトランジスタＴｒａ２のコレクタの電圧変化を抑制し、バイアス電流Ｉａ２の変化を抑制する。その結果、減衰モードにおける減衰量の変化を抑制することができる。その他、実施の形態５と同様の効果を得ることができる。
【００４９】
実施の形態７．
図１０は、実施の形態７に係る電力増幅器を示す回路図である。実施の形態２との違いは、第１及び第２のダイオードをＡＣ結合スタック型ＢＣダイオードスイッチに変更した点である。即ち、ＢＣダイオードＤａ３（第３のダイオード）のアノードがＢＣダイオードＤａ１のカソードに接続され、カソードがＢＣダイオードＤａ１のアノードに接続されている。容量Ｃａ４（第５の容量）がＢＣダイオードＤａ１に並列に接続され、ＢＣダイオードＤａ３に直列に接続されている。ＢＣダイオードＤａ４（第４のダイオード）のアノードがＢＣダイオードＤａ２のカソードに接続され、カソードがＢＣダイオードＤａ２のアノードに接続されている。容量Ｃａ５（第６の容量）がＢＣダイオードＤａ２に並列に接続され、ＢＣダイオードＤａ４に直列に接続されている。
【００５０】
この構成により、減衰モードにおける動作電流を削減することができる。ただし、実施の形態３と同様にダイオードの縦積み数が２個から４個になるので、その分、最低動作電圧が高くなる。その他、実施の形態２と同様の効果を得ることができる。
【００５１】
実施の形態８．
図１１は、実施の形態８に係る電力増幅器を示す回路図である。実施の形態７との違いは、容量Ｃａ８（第７の容量）と容量Ｃａ９（第８の容量）を設けた点である。容量Ｃａ８は、ＢＣダイオードＤａ３に並列に接続され、ＢＣダイオードＤａ１に直列に接続されている。容量Ｃａ９は、ＢＣダイオードＤａ４に並列に接続され、ＢＣダイオードＤａ２に直列に接続されている。
【００５２】
これにより、ＡＣ結合スタック型ＢＣダイオードスイッチが、容量Ｃａ４と容量Ｃａ６、容量Ｃａ５と容量Ｃａ７により等分配されるため、減衰モードにおける歪み特性が実施の形態７よりも改善される。その他、実施の形態７と同様の効果を得ることができる。
【００５３】
実施の形態９．
図１２は、実施の形態９に係る電力増幅器を示す回路図である。実施の形態２との違いは、制御端子／ＶｃｎｔとトランジスタＴｒａ３を追加し、インダクタＬａ１をコレクタ電源端子Ｖｃｃから分離して制御端子Ｖｃｎｔに接続している点である。
【００５４】
トランジスタＴｒａ３のベース及びコレクタは制御端子／Ｖｃｎｔに接続され、エミッタはダイオードＤａ１のカソードに接続されている。制御端子／Ｖｃｎｔには、制御端子Ｖｃｎｔとは逆相の電圧が印加される。即ち、制御端子／Ｖｃｎｔには、増幅モードにおいてハイレベルの電圧が印加され、減衰モードにおいてロウレベルの電圧が印加される。
【００５５】
上記の構成により、増幅モードにおいてダイオードＤａ１，Ｄａ２に強制的に逆バイアスを印加するため、ダイオードＤａ１，Ｄａ２の接合容量の電力増幅器への影響を更に低減することができる。従って、制御端子Ｖｃｎｔだけでなく制御端子／Ｖｃｎｔにも制御電圧を印加する必要があるが、実施の形態３のようにダイオード数の増加によって最低動作電圧が高くなるという問題は解消される。その他、実施の形態２と同様の効果を得ることができる。
【００５６】
実施の形態１０．
図１３は、実施の形態１０に係る電力増幅器を示す回路図である。実施の形態９との違いは、トランジスタＴｒａ３をＢＣダイオードＤａ５（第５のダイオード）に変更している点である。ＢＣダイオードＤａ５のアノードは制御端子／Ｖｃｎｔに接続され、カソードがダイオードＤａ１のカソードに接続されている。ＢＣダイオードＤａ５はトランジスタＴｒａ３よりもレイアウト面積が小さいという利点がある。その他、実施の形態９と同様の効果を得ることができる。
【００５７】
なお、実施の形態１０では、ダイオード部を実施の形態７、８と同様に構成している。これにより、ダイオード部を実施の形態２と同様に構成した場合よりも、実施の形態９，１０の効果が顕著になる。なぜなら、ＡＣ結合スタック型ＢＣダイオードスイッチは１個のＢＣダイオードに比べて接合面積が２倍になるため、逆バイアスによる接合容量の影響の低減が実用上不可欠になる場合が多いからである。
【００５８】
実施の形態１１．
図１４は、実施の形態１１に係る電力増幅器を示す回路図である。実施の形態９との違いは、増幅用トランジスタＴｒに入力されるＲＦ信号の電力の増加に応じてカレントミラー回路ＣＭの参照電流Ｉｃｎｔを増加させる入力電力検波回路を設けている点である。
【００５９】
入力電力検波回路は、抵抗Ｒｄ１，Ｒｄ２，Ｒｄ３、容量Ｃｄ１、トランジスタＴｒｄ１を有する。トランジスタＴｒｄ１のベース及びコレクタは、抵抗Ｒｄ２を介して制御端子Ｖｃｎｔに接続され、抵抗Ｒｄ３と容量Ｃｄ１を介して増幅用トランジスタＴｒのベースに接続されている。トランジスタＴｒｄ１のエミッタは抵抗Ｒｄ１を介してトランジスタＴｒａ１のコレクタに接続されている。
【００６０】
上記のように入力電力の増加に応じてバイアス電流Ｉａ２を増加させることで、減衰モードにおける許容入力電力を改善することができる。また、上記のように比較的少ない素子数の追加で本動作を実現できるのは、第１及び第２のダイオードを駆動する回路として、電流制御が容易なカレントミラー回路ＣＭを利用しているためである。その他、実施の形態２と同様の効果を得ることができる。
【００６１】
実施の形態１２．
図１５は、実施の形態１２に係る電力増幅器を示す回路図である。実施の形態１１との違いは、入力電力検波回路がトランジスタＴｒｄ２と容量Ｃｄ２を更に有する点である。トランジスタＴｒｄ２のベース及びコレクタは、抵抗Ｒｄ２を介して制御端子Ｖｃｎｔに接続され、容量Ｃｄ２を介して接地されている。これにより、減衰モードにおける入力電力の増加に対して、バイアス電流Ｉａ２をより多く増加することができ、減衰モードにおける許容入力電力を更に改善することができる。その他、実施の形態１１と同様の効果を得ることができる。
【００６２】
実施の形態１３．
図１６は、実施の形態１３に係る電力増幅器を示す回路図である。実施の形態１１とは入力電力検波回路の構成が異なる。入力電力検波回路は、検波部を抵抗Ｒｄ１，Ｒｄ２，Ｒｄ３、容量Ｃｄ１、トランジスタＴｒｄ１，Ｔｒｄ２を有するカレントミラーベースの検波回路である。
【００６３】
トランジスタＴｒｄ１のベース及びコレクタは、抵抗Ｒｄ２を介して制御端子Ｖｃｎｔに接続され、抵抗Ｒｄ３と容量Ｃｄ１を介して増幅用トランジスタＴｒのベースに接続されている。トランジスタＴｒｄ２のベースはトランジスタＴｒｄ１のベースに接続され、コレクタは抵抗Ｒｄ１を介してトランジスタＴｒａ１のコレクタに接続されている。トランジスタＴｒｄ１，Ｔｒｄ２のエミッタは接地されている。
【００６４】
これにより、バイアス電流Ｉａ２をｄＢｍ換算の入力電力に対して線形に増加させることができる。実施の形態１１、１２では線形ではないため、アプリケーションによっては本実施の形態の方が有効である。その他、実施の形態１１と同様の効果を得ることができる。
【００６５】
実施の形態１４．
図１７は、実施の形態１４に係る電力増幅器を示す回路図である。実施の形態１３との違いは、トランジスタＴｒｄ１のベースとトランジスタＴｒｄ２のベースの間に抵抗Ｒｄ４を挿入している点である。これにより、検波電圧の周波数依存性を低減することができる。その他、実施の形態１３と同様の効果を得ることができる。
【００６６】
実施の形態１５．
実施の形態１５は、実施の形態２において、カレントミラー回路ＣＭの参照電流Ｉｃｎｔを生成する抵抗Ｒａ１（第１の抵抗）を温度上昇と共に抵抗値が増加する抵抗で形成したものである。具体的には、抵抗Ｒａ１を比較的高い正温度係数を持つベース層抵抗で形成する。ここで、温度の上昇と共にＨＢＴの障壁電圧が低下するため、参照電流Ｉｃｎｔが増加し、ＢＣダイオードＤａ１，Ｄａ２の電流Ｉａ２も増加する。これに対し、抵抗Ｒａ１の抵抗値が温度上昇と共に増加することで、この変動を抑制することができる。その他、実施の形態２と同様の効果を得ることができる。
【００６７】
実施の形態１６．
図１８は、実施の形態１６に係る電力増幅器を示す回路図である。実施の形態２との違いは、容量Ｃａ３、抵抗Ｒａ２、インダクタＬａ３，Ｌａ４、トランジスタＴｒａ３，Ｔｒａ４を有する短絡回路を設けた点である。
【００６８】
トランジスタＴｒｄ３のベース及びコレクタは、抵抗Ｒｄ２を介して制御端子Ｖｃｎｔに接続されている。トランジスタＴｒｄ２のベースはトランジスタＴｒｄ１のベースに接続され、コレクタはインダクタＬａ３と容量Ｃａ３を介して増幅用トランジスタＴｒのベースに接続されている。トランジスタＴｒｄ１，Ｔｒｄ２のエミッタは接地されている。インダクタＬａ３と容量Ｃａ３の接続点と制御端子Ｖｃｎｔの間にインダクタＬａ４が接続されている。
【００６９】
短絡回路は、減衰モードにおいて増幅用トランジスタＴｒのベースを短絡する。この機能は、減衰モードにおいて制御端子Ｖｃｎｔにハイレベルの電圧を印加してトランジスタＴｒａ４をＯＮにし、所望の周波数において直列共振するように容量Ｃａ３及びインダクタＬａ３の定数を設定することで実現できる。
【００７０】
前述のように、バイアス回路Ｂ２がバイアス電流を供給していなくても、初段の増幅器から大きな電力が増幅用トランジスタＴｒに入力されると、増幅用トランジスタＴｒの自己バイアスによって増幅用トランジスタＴｒがＯＦＦからＯＮになるという問題がある。これに対し、減衰モードにおいて増幅用トランジスタＴｒのベースを短絡することによりこの問題を抑制することができ、減衰状態における許容入力電力を改善することができる。その他、実施の形態２と同様の効果を得ることができる。
【００７１】
実施の形態１７．
実施の形態１７は、実施の形態１６において、短絡回路が減衰モードにおいてＢＣダイオードＶａ１のカソードを短絡するように変更したものである。これにより、増幅モードにおける増幅用トランジスタＴｒの入出力の逆方向アイソレーション（コレクタの出力信号がベース側にどれだけ戻ってくるか）を改善することができる。ここで、増幅用トランジスタＴｒの総エミッタ面積が大きく、動作周波数が高い場合、バイパス回路の付加により増幅用トランジスタＴｒの逆方向アイソレーションが劣化すると、増幅用トランジスタＴｒの利得低下や発振を招く。本実施の形態は、この問題を抑制することができる。その他、実施の形態２と同様の効果を得ることができる。
【００７２】
実施の形態１８．
図１９は、実施の形態１８に係る電力増幅器を示す回路図である。実施の形態２との違いは、容量Ｃ１（第１の容量）を可変容量化した点である。即ち、容量Ｃ１の代わりに、容量Ｃ１１，Ｃ１２、ダイオードＤａ３、インダクタＬａ３１，Ｌａ３２及び制御端子Ｖｃｎｔ２を設けている。
【００７３】
ダイオードＤａ３のカソードは、容量Ｃ１１を介して入力整合回路Ｍ１に接続され、インダクタＬａ３１を介して制御端子Ｖｃｎｔ２に接続されている。ダイオードＤａ３のアノードは、容量Ｃ１２を介して増幅用トランジスタＴｒのベースに接続され、インダクタＬａ３２を介して接地されている。
【００７４】
上記の構成において、第１の容量の容量値が増幅モードよりも減衰モードの方が大きくなるようにする。例えば、減衰モードにおいて制御端子Ｖｃｎｔ２にハイレベルの電圧を印加して、ダイオードＤａ３の接合容量を逆方向バイアスにする。これにより、入力電力の増幅用トランジスタＴｒへの漏洩を抑制することができる。ここで、バイパス回路の減衰量が小さい場合、増幅用トランジスタＴｒの大きな入力ＯＦＦ容量がＲＦ信号に対して短絡点を形成するため、入力部で減衰が発生し、バイパス回路の設計を複雑にする。これに対し、本実施の形態は、バイパス回路の減衰量が小さい場合でも回路設計が容易である。その他、実施の形態２と同様の効果を得ることができる。
【００７５】
実施の形態１９．
実施の形態１９は、実施の形態２の量Ｃａ１（第２の容量）を可変容量化したものである。可変容量の構成は実施の形態１８と同様である。そして、第２の容量の容量値が減衰モードよりも増幅モードの方が大きくなるようにする。例えば、増幅モードにおいて制御端子Ｖｃｎｔ２に０Ｖの電圧を印加して、ダイオードＤａ３の接合容量を零バイアスにする。これにより、増幅モードにおけるバイパス回路側への信号漏洩を抑制することができる。即ち、増幅モードにおける増幅用トランジスタＴｒの入出力の逆方向アイソレーションを改善することができる。ここで、増幅用トランジスタＴｒの総エミッタ面積が大きく、動作周波数が高い場合、バイパス回路の付加により増幅用トランジスタＴｒの逆方向アイソレーションが劣化すると、増幅用トランジスタＴｒの利得低下や発振を招く。本実施の形態は、この問題を抑制することができる。その他、実施の形態２と同様の効果を得ることができる。
【図面の簡単な説明】
【００７６】
【図１】実施の形態１に係る電力増幅器を示す回路図である。
【図２】実施の形態２に係る電力増幅器を示す回路図である。
【図３】実施の形態２に係る整合減衰回路の第１の例を示す回路図である。
【図４】実施の形態２に係る整合減衰回路の第２の例を示す回路図である。
【図５】実施の形態２に係る整合減衰回路の第３の例を示す回路図である。
【図６】実施の形態３に係る電力増幅器を示す回路図である。
【図７】実施の形態４に係る電力増幅器を示す回路図である。
【図８】実施の形態５に係る電力増幅器を示す回路図である。
【図９】実施の形態６に係る電力増幅器を示す回路図である。
【図１０】実施の形態７に係る電力増幅器を示す回路図である。
【図１１】実施の形態８に係る電力増幅器を示す回路図である。
【図１２】実施の形態９に係る電力増幅器を示す回路図である。
【図１３】実施の形態１０に係る電力増幅器を示す回路図である。
【図１４】実施の形態１１に係る電力増幅器を示す回路図である。
【図１５】実施の形態１２に係る電力増幅器を示す回路図である。
【図１６】実施の形態１３に係る電力増幅器を示す回路図である。
【図１７】実施の形態１４に係る電力増幅器を示す回路図である。
【図１８】実施の形態１６に係る電力増幅器を示す回路図である。
【図１９】実施の形態１８に係る電力増幅器を示す回路図である。
【図２０】ステップ減衰機能を有するアッテネータを増幅段に挿入した３段電力増幅器を示すブロック図である。
【図２１】ステップ減衰機能を有する従来のアッテネータの一例を示す回路図である。
【図２２】ステップ減衰機能を有する従来のアッテネータの他の例を示す回路図である。
【図２３】図２１，２２のアッテネータの通過電力特性を示す図である。
【図２４】バイパス回路を増幅段に設けた３段電力増幅器を示すブロック図である。
【図２５】図２４の２段目の電力増幅器、バイアス回路及びバイパス回路を示す回路図である。
【符号の説明】
【００７７】
Ｂ２  バイアス回路、Ｃ１  第１の容量、Ｃａ１  第２の容量、Ｃａ２  第３の容量、Ｃａ３  第４の容量、Ｃａ４  第５の容量、Ｃａ５  第６の容量、Ｃａ８  第７の容量、Ｃａ９  第８の容量、ＣＭ  カレントミラー回路、Ｄａ１  第１のダイオード、Ｄａ２  第２のダイオード、Ｄａ３  第３のダイオード、Ｄａ４  第４のダイオード、Ｄａ５  第５のダイオード、Ｌａ１  第１のインダクタ、Ｌａ２  第２のインダクタ、ＭＡ  整合減衰回路、Ｒａ１  第１の抵抗、Ｔｒ  増幅用トランジスタ、Ｔｒａ３  トランジスタ
【図１】
0005024057.tif 000002
【図２】
0005024057.tif 000003
【図３】
0005024057.tif 000004
【図４】
0005024057.tif 000005
【図５】
0005024057.tif 000006
【図６】
0005024057.tif 000007
【図７】
0005024057.tif 000008
【図８】
0005024057.tif 000009
【図９】
0005024057.tif 000010
【図１０】
0005024057.tif 000011
【図１１】
0005024057.tif 000012
【図１２】
0005024057.tif 000013
【図１３】
0005024057.tif 000014
【図１４】
0005024057.tif 000015
【図１５】
0005024057.tif 000016
【図１６】
0005024057.tif 000017
【図１７】
0005024057.tif 000018
【図１８】
0005024057.tif 000019
【図１９】
0005024057.tif 000020
【図２０】
0005024057.tif 000021
【図２１】
0005024057.tif 000022
【図２２】
0005024057.tif 000023
【図２３】
0005024057.tif 000024
【図２４】
0005024057.tif 000025
【図２５】
0005024057.tif 000026