(57)【特許請求の範囲】
【請求項１】
パワー半導体素子、このパワー半導体素子の一面に設けられる第１電極板、前記パワー半導体素子の他面に設けられる第２電極板および、前記パワー半導体素子と前記第１電極板との間に設けられ絶縁基板とからなる半導体装置と、
この半導体装置を構成する前記第１電極板の主面に、第１のはんだ部材を介してはんだ付け接合される導電部材である第１のバスバーと、
前記半導体装置を構成する前記第２電極板の主面に、第２のはんだ部材を介してはんだ付け接合される導電部材である第２のバスバーと、
前記第１のバスバーにおける第１電極板がはんだ付けされる主面および、前記第２のバスバーにおける第２電極板がはんだ付けされる主面のそれぞれに設けられ、前記第１のはんだ部材および第２のはんだ部材のはんだ接合厚さを規制するはんだ付け制御手段と
を具備することを特徴とするパワー半導体モジュール。
【請求項２】
前記はんだ付け制御手段は、
前記第１のバスバーにおける前記第１電極板がはんだ付けされる主面を覆うとともに、第１電極板がはんだ付けされる位置に、第１電極板の主面よりも大きな面積の取付け部を形成するソルダーレジスト膜であり、
前記第２のバスバーにおける前記第２電極板がはんだ付けされる主面を覆うとともに、第２電極板がはんだ付けされる位置に、第２電極板の主面よりも大きな面積の取付け部を形成するソルダーレジスト膜であることを特徴とする請求項１記載のパワー半導体モジュール。
【請求項３】
前記はんだ付け制御手段は、
前記第１のバスバーにおける前記第１電極板がはんだ付けされる主面を覆うとともに、第１電極板がはんだ付けされる位置に、第１電極板の主面よりも大きな面積の取付け領域を区画するとともに、前記取付け領域が複数に区画されるように仕切り領域を有するソルダーレジスト膜であり、
前記第２のバスバーにおける前記第２電極板がはんだ付けされる主面を覆うとともに、第２電極板がはんだ付けされる位置に、第２電極板の主面よりも大きな面積の取付け領域を区画するとともに、前記取付け領域が複数に区画されるように仕切り領域を有するソルダーレジスト膜であることを特徴とする請求項１記載のパワー半導体モジュール。
【請求項４】
前記はんだ付け制御手段は、
前記第１のバスバーにおける前記第１電極板がはんだ付けされる主面の一端部に設けられ、前記第１電極板の一端が載る第１の突条部であり、前記主面の端縁から前記第１の突条部までの長さ寸法（Ｌａ）と、第１電極板の一端縁から他端縁までの長さ寸法（Ｌ）とが略同一に設定され、
前記第２のバスバーにおける前記第２電極板がはんだ付けされる主面の一端部に設けられ、前記第２電極板の一端が載る第２の突条部であり、前記主面の端縁から前記第２の突条部までの長さ寸法（Ｌｂ）と、第２電極板の一端縁から他端縁までの長さ寸法（Ｌ）とが略同一に設定されることを特徴とする請求項１記載のパワー半導体モジュール。
【請求項５】
パワー半導体素子、このパワー半導体素子の一面に設けられる第１電極板、前記パワー半導体素子の他面に設けられる第２電極板および、前記パワー半導体素子と前記第１電極板との間に設けられ、一部が前記第１電極板および第２電極板の外周縁より外側に突出する引出し部を備え、この引出し部に前記パワー半導体素子の制御電極と接続する外部接続端子を備えた絶縁基板からなる半導体装置と、
この半導体装置を構成する第１電極板の主面の前記外周縁と端縁を位置合せされ、第１電極板の主面に、第１のはんだ部材を介してはんだ付け接合される導電部材である第１のバスバーと、
前記半導体装置を構成する第２電極板の主面の前記外周縁と端縁を位置合せされ、第２電極板の主面に、第２のはんだ部材を介してはんだ付け接合される導電部材である第２のバスバーと、
前記半導体装置に設けられ、前記第１のはんだ部材および第２のはんだ部材のはんだ接合厚さを規制するはんだ付け制御手段と
を具備することを特徴とするパワー半導体モジュール。
【請求項６】
半導体装置を構成する第１電極板と、第２電極板および絶縁基板は、第１のバスバーと第２のバスバーの端縁と位置合せされる前記外周縁から、前記引出し部の突出方向と逆方向に形成される加工用辺部を備えていて、
前記はんだ付け制御手段は、前記加工用辺部の前記外周縁から所定距離に亘って設けられる切欠部であることを特徴とする請求項５記載のパワー半導体モジュール。
【請求項７】
半導体装置を構成する第１電極板と、第２電極板および絶縁基板は、第１のバスバーと第２のバスバーの端縁と位置合せされる外周縁から前記引出し部の突出方向と逆方向に形成される加工用辺部を備えていて、
前記はんだ付け制御手段は、前記加工用辺部の前記外周縁から互いに同一の間隔を存して設けられる複数の切欠部であり、これら切欠部の切欠面積は、前記外周縁から漸次小さく形成されることを特徴とする請求項５記載のパワー半導体モジュール。
【請求項８】
パワー半導体素子、このパワー半導体素子の一面に設けられる第１電極板、前記パワー半導体素子の他面に設けられる第２電極板および、前記パワー半導体素子と前記第１電極板との間に設けられ絶縁基板とからなる半導体装置と、
この半導体装置を構成する第１電極板主面に、第１のはんだ部材を介してはんだ付け接合される導電部材である第１のバスバーと、
前記半導体装置を構成する第２電極板主面に、第２のはんだ部材を介してはんだ付け接合される導電部材である第２のバスバーとを具備し、
前記第１のはんだ部材および第２のはんだ部材は、はんだ接合厚さと同一直径で、かつはんだ成分に固溶しない金属ボールが混入されることを特徴とするパワー半導体モジュール。
【請求項９】
前記第１のバスバーにおける前記第１電極板がはんだ付けされる主面は、ソルダーレジスト膜で覆われるとともに、このソルダーレジスト膜の第１電極板がはんだ付けされる位置に、第１電極板の取付け部が形成され、
前記第２のバスバーにおける前記第２電極板がはんだ付けされる主面は、ソルダーレジスト膜で覆われるとともに、このソルダーレジスト膜の第２電極板がはんだ付けされる位置に、第２電極板の取付け部が形成されることを特徴とする請求項５ないし請求項８のいずれかに記載のパワー半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえばＩＧＢＴ等のパワー半導体素子を備えた片状の半導体装置の両面に、導電部材であるバスバーをはんだ付け接合してなるパワー半導体モジュールに関する。
【背景技術】
【０００２】
電力用半導体素子として、ＩＧＢＴ（Insulate Gate Bipolar Transistor）、ＩＥＧＴ（Injection Enhanced Transisitor）、ＭＯＳ−ＦＥＴなどが多用されている。前記電力用半導体素子は片状に形成されていて、この主面に第１電力端子および制御端子を備え、主面に対向する裏面に第２電力端子を備えている。前記電力用半導体素子がＩＢＧＴ素子である場合には、第１電力端子がエミッタ電極であり、第２電力端子がコレクタ電極であり、制御端子はゲート電極となる。
【０００３】
このような電力用半導体素子を基板に実装して半導体装置化する場合には、［特許文献１］もしくは［特許文献２］に記載されるように、半導体素子の第２電力端子をはんだ接合により基板表面側の電極に接続し、アルミニゥムワイヤを用いたワイヤボンディングにより、半導体素子の第１電力端子および制御端子を基板表面側の電極に接続している。
【０００４】
ところが、ワイヤボンディングは、ワイヤを１本ずつボンディングするために、ボンディング時間が長いことと、ワイヤがループ形状を描くためにワイヤ長が長くなり、配線インダクタンスが大きくなる。ワイヤ自体が振動に弱く、切断や隣接間ショートが生じる可能性が高いこと等の、技術的な課題が多い。
【０００５】
そのため、半導体素子の第１電力端子にアルミニウム薄板をボンディングする方法や、平板やリードをはんだ接合し電極として引き出す方法が採用される傾向にある。特に、半導体素子の第１電力端子にはんだ接合が可能な材質を選定し、平板やリードをはんだ接合により接続する方法は、最近注目されている技術である。ただし、制御端子からの引出し線には、ワイヤボンディングにボンディングされたワイヤが使用される。
【０００６】
前記半導体装置（以下、「半導体パッケージ」と呼ぶ）を複数個備えた半導体モジュールにおいては、複数の半導体パッケージを放熱板であるベース基板上に一列に並べ、半導体パッケージの基板裏面がベース基板上に接合される。このような半導体モジュールが、インバータやコンバータ等の電力制御器に搭載されている。
【特許文献１】特開２００３−１１００６４号公報
【特許文献２】特開２００２−１６４４８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前述の半導体モジュールでは、各半導体パッケージの片面だけがベース基板に接触している状態なので、放熱性が充分でない。また、各半導体パッケージの基板裏面がベース基板上に接合して設けられているため、ベース基板に対する半導体パッケージの設置面積が大きくなり、半導体モジュールが大型化してしまう。
【０００８】
これらの不利条件を克服するためには、各半導体パッケージを一列に並べ、半導体パッケージの主面と、この主面と対向する面である裏面のそれぞれに導電部材であるバスバーを取付けて挟持状態となし、これらをベース基板上に設けるようにすればよい。  
なお説明すると、半導体パッケージ主面もしくは裏面、バスバーの半導体パッケージ取付け面の少なくともいずれか一方に、はんだ部材をコーティングする。片状に形成される半導体パッケージを立てて垂直姿勢とし、この主面と裏面にバスバーの側面をあてがって仮保持し加熱炉に収容して加熱する。はんだ部材は溶融して、半導体パッケージとバスバーを互いにはんだ接合する。
【０００９】
問題は、半導体パッケージとバスバーをはんだ部材を介してはんだ付け加工する際にある。すなわち、片状の半導体パッケージを立てて垂直姿勢とすると、この半導体パッケージの主面と裏面および、はんだ接合するバスバーの側面も垂直面となる。そのため、加熱炉で加熱され溶融したはんだ部材の一部が重力の影響を受けて、半導体パッケージ下端からバスバーの下端を介して流れ落ち、あるいは半導体パッケージ下端周辺に濡れ拡がり易い。
【００１０】
上述のはんだの流出等を無くすために、予め、はんだ部材の量を少なくすることが考えられる。しかしながら、この場合は、半導体パッケージとバスバーとの間に形成されるはんだ層に気泡ができ易く、確実で信頼性の高いはんだ接合を得ることができない。  
このように半導体パッケージを垂直姿勢にして、バスバーとはんだ付け接合するにあたって、半導体パッケージとバスバーとの最適なはんだ接合厚さを得るのが困難であり、はんだ継手構造に対する信頼性が低いものである。
【００１１】
本発明は前記事情にもとづきなされたものであり、その目的とするところは、半導体装置とバスバーとをはんだ付け接合するにあたって、はんだ接合厚さを最適化し、はんだ継手構造の信頼性を向上させたパワー半導体モジュールを提供しようとするものである。
【課題を解決するための手段】
【００１２】
前記目的を満足するため本発明の半導体モジュールは、パワー半導体素子、このパワー半導体素子の一面に設けられる第１の電極板、パワー半導体素子の他面に設けられる第２の電極板およびパワー半導体素子と第１電極板との間に設けられる絶縁基板とからなる半導体装置と、この半導体装置を構成する第１電極板の主面に第１のはんだ部材を介してはんだ付け接合される導電部材である第１のバスバーと、半導体装置を構成する第２電極板の主面に第２のはんだ部材を介してはんだ付け接合される導電部材である第２のバスバーと、第１のバスバーにおける第１電極板がはんだ付けされる主面および第２のバスバーにおける第２電極板がはんだ付けされる主面のそれぞれに設けられ第１のはんだ部材および第２のはんだ部材のはんだ接合厚さを規制するはんだ付け制御手段とを具備する。
【発明の効果】
【００１３】
本発明によれば、半導体装置と導電部材であるバスバーとのはんだ付けにあたって、はんだ接合厚さを最適化し、はんだ継手構造の信頼性向上を得るという効果を奏する。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を、図面にもとづいて説明する。（なお、説明をしても符号を付していない構成部品については、図示していない。）  
図１（Ａ）はパワー半導体モジュールＭの一部省略した平面図であり、図１（Ｂ）はパワー半導体モジュールＭの一部省略した正面図である。  
このパワー半導体モジュールＭは、複数の電力用半導体装置（以下、「電力用半導体パッケージ」と呼ぶ）１Ａと、複数の整流用半導体装置（以下、「整流用半導体パッケージ」と呼ぶ）１Ｂと、これら半導体パッケージ１Ａ，１Ｂを挟持し、かつ電気的に接続される導電部材である第１のバスバー２ａおよび第２のバスバー２ｂと、これら第１、第２のバスバー２ａ，２ｂを支持する絶縁シートや絶縁板等の絶縁体３と、この絶縁体３に重ね合わせて設けられる放熱板４とから構成される。
【００１５】
電力用半導体パッケージ１Ａと整流用半導体パッケージ１Ｂは、第１、第２のバスバー２ａ，２ｂの長手方向に沿って交互に、一直線上に並べられ、後述するように、第１のバスバー２ａ一側面に第１のはんだ部材を介してはんだ接合されるとともに、第２バスバー２ｂの一側面に第２のはんだ部材を介してはんだ接合されている。
【００１６】
前記電力用半導体パッケージ１Ａは、ＩＧＢＴ素子等の電力用パワー半導体素子５と、このパワー半導体素子５の表面である主面に設けられる第１電極板６と、パワー半導体素子５の主面と対向する裏面に設けられる第２電極板７と、パワー半導体素子５と第１電極板６との間に設けられる絶縁基板８とを積層することにより構成されている。
【００１７】
前記パワー半導体素子５は、板状小片の半導体チップに、たとえばＩＧＢＴが搭載されたＩＧＢＴ素子であり、外周縁が第１電極板６、第２電極板７および絶縁基板８の各外周縁より内側になるよう形成されている。パワー半導体素子５の主面には、エミッタ電極である第１電力端子と、ゲート電極である制御端子が設けられ、主面と対向する裏面にはコレクタ電極である第２電力端子が設けられている。
【００１８】
前記絶縁基板８は一部に、パワー半導体素子５や、第１、第２電極板６，７の外周縁よりも外側に突出する引出し部Ｋが設けられている。この引出し部Ｋには外部接続端子が設けられていて、前記半導体素子５に備えられる制御端子と配線を介して接続される。  
すなわち、半導体パッケージ１Ａを第１、第２のバスバー２ａ，２ｂ間に挟持しはんだ接合した状態で、引出し部Ｋが第１、第２電極板６，７と絶縁基板８の外周縁と、第１、第２のバスバー２ａ，２ｂの上端縁から上方へ突出する。このことから、ワイヤボンディングを用いることなく、制御配線をパッケージ外に引出すことができる。
【００１９】
前記第２電極板７と絶縁基板８との間には、これらの離間距離を一定に保持するスペーサ９が設けられている。このスペーサ９はたとえば４つ設けられていて、パワー半導体素子５の外周縁より外側の４つの角部に位置付けられている。  
前記スペーサ９を備えることによって、第２電極板７と絶縁基板８との間が一定に保持されて、外力によるパワー半導体素子５の破損を確実に防止することができ、その結果、半導体パッケージ１Ａの部品信頼性を向上させることができる。
【００２０】
前記整流用半導体パッケージ１Ｂは、ダイオード素子等の整流用半導体素子１００と、この整流用半導体素子１００を挟持し電気的に接続される第１電極板１０１および第２電極板１０２と、これら第１、第２電極板１０１，１０２との間の軸間距離を一定に保持するスペーサ１０３を備えて、片状に形成される。前記スペーサ１０３は、整流用半導体素子１００の外周縁より外側で、第１電極板１０１の４つの角部に位置付けられている。
【００２１】
前記第１、第２のバスバー２ａ，２ｂは、銅材など極めて導電性のよい部材からなり、角柱状をなす。電力用半導体パッケージ１Ａと整流用半導体パッケージ１Ｂの共通の電極部材としてそれぞれ機能するとともに、熱伝導性を有していて、放熱部材としても機能する。
【００２２】
ここでは、前記第１のバスバー２ａは、電力用半導体パッケージ１Ａを構成する第１電極板６と第１のはんだ部材を介してはんだ接合されることで電気的に接続され、エミッタ電極ブロックとして機能する。また、前記第２のバスバー２ｂは、電力用半導体パッケージ１Ａを構成する第２電極板７と第２のはんだ部材を介してはんだ接合されることで電気的に接続され、コレクタ電極ブロックとして機能する  
このようなパワー半導体モジュールＭが複数組み合わせられ、たとえば産業用インバータや、電車・電気自動車などのインバータもしくはコンバータなどの電力制御機器が構成される。
【００２３】
つぎに、電力用半導体パッケージ１Ａおよび整流用半導体パッケージ１Ｂと、第１のバスバー２ａおよび第２のバスバー２ｂとのはんだ接合について説明する。  
図２（Ａ）は電極用半導体パッケージ１Ａおよび整流用半導体パッケージ１Ｂを第１のバスバー２ａにはんだ付けした状態の斜視図、図２（Ｂ）は両半導体パッケージ１Ａ，１Ｂの両面を第１、第２のバスバー２ａ，２ｂではんだ付けにより挟持した状態の斜視図である。
【００２４】
先に説明したように、電力用半導体パッケージ１Ａおよび整流用半導体パッケージ１Ｂは、第１、第２のバスバー２ａ，２ｂの長手方向に沿って交互に同一直線上に並べられ、第１のバスバー２ａと第２のバスバー２ｂの垂直面ｄにはんだ接合される。すなわち、片状に形成される各半導体パッケージ１Ａ，１Ｂは、主面および主面と対向する面である裏面を立てた垂直姿勢となし、主面が第１のバスバー２ａの垂直面ｄに第１のはんだ部材を介してはんだ付けされ、裏面が第２のバスバー２ｂの垂直面ｄに第２のはんだ部材を介してはんだ付けされる。
【００２５】
実際には、電力用半導体パッケージ１Ａを構成する第１電極板６と、整流用半導体パッケージ１Ｂを構成する第２電極板１０１が、第１のバスバー２ａの垂直面ｄに第１のはんだ部材を介してはんだ付けされる。さらに、電力用半導体パッケージ１Ａを構成する第２電極板７と、整流用半導体パッケージ１Ｂを構成する第２電極板１０２が、第２のバスバー２ｂの垂直面ｄにはんだ付けされる。
【００２６】
したがって、片状に形成される各半導体パッケージ１Ａ，１Ｂは、主面を立てた垂直姿勢となって、第１のバスバー２ａと第２のバスバー２ｂにより両面側から挟持され、かつ第１、第２のはんだ部材を介してはんだ接合されて、前記パワー半導体モジュールＭが構成される。
【００２７】
半導体パッケージ１Ａ，１Ｂと第１、第２のバスバー２ａ，２ｂは、互いの垂直面同士をはんだ接合するので、本発明においては、第１、第２のバスバー２ａ，２ｂ、あるいは半導体パッケージ１Ａ、あるいは第１のはんだ部材ｈと第２のはんだ部材ｈに、はんだ接合厚さを最適にする、はんだ付け制御部（はんだ付け制御手段）を備えることとする。
【００２８】
以下、電力用半導体パッケージ１Ａを対象として説明するが、整流用半導体パッケージ１Ｂについても全く同様にしてはんだ付けをなすので、ここでは整流用半導体パッケージ１Ｂのはんだ付けについては説明を省略する。また、第１、第２のバスバー２ａ，２ｂにおいては同一処理をなすが、図面上は一方のバスバーのみを図示し、かつ単に、「バスバー２」として表記する。
【００２９】
図３は、第１のバスバー２ａと、第２のバスバー２ｂのそれぞれに、参考例である第１の実施の形態［ただし、「参考例」との断り書きの無い実施の形態は、本発明の実施例である：以下、同］におけるはんだ付け制御部（はんだ付け制御手段）Ｓ１を備えた、バスバー２の一部斜視図である。  
第１のバスバー２ａの垂直な一面ｄと、第２のバスバー２ｂの垂直な一面ｄは、図に交差ハッチングで示すはんだ付け制御部Ｓ１であるところの、ソルダーレジスト膜１０で被覆される。このソルダーレジスト膜１０は厚さ２０〜３０μｍ程度であり、たとえば印刷により形成される。材質や種類については、特に限定されない。（以下、同じ）
前記ソルダーレジスト膜１０には、所定間隔を存して複数（図では１つのみ示す）の、矩形状の開口部からなる取付け部１１が設けられている。換言すれば、ソルダーレジスト膜１０は取付け部１１を残してバスバー２の垂直な一面ｄを全面的に覆っている。  
【００３０】
前記第１のバスバー２ａに設けられる取付け部１１には、第１のはんだ部材ｈがコーティングされ、前記第２のバスバー２ｂに設けられる取付け部１１には、第２のはんだ部材ｈがコーティングされる。  
前記第１、第２のはんだ部材ｈとして、Ｓｎ−Ｐｂ共晶はんだ、鉛フリーはんだ、Ｐｂリッチ高温はんだ等、どのようなはんだ材料であってもよい。また、取付け部１１の形状に合せて切断されたはんだシート、印刷法により印刷されたはんだペースト、メッキもしくは蒸着により成膜されたはんだ等を使用することができる。（以下、同じ）
はんだ付け加工にあたって、第１のバスバー２ａの垂直面ｄを覆う前記ソルダーレジスト膜１０の取付け部１１に、半導体パッケージ１Ａの第１電極板６が位置合せされ、仮保持される。さらに、第２のバスバー２ｂの垂直面ｄを覆う前記ソルダーレジスト膜１０の取付け部１１に、半導体パッケージ１Ａの第２電極板７が位置合せされ、仮保持される。
【００３１】
この状態で半導体パッケージ１Ａと第１、第２のバスバー２ａ，２ｂが加熱炉に収容され、加熱される。所定時間経過後、第１のはんだ部材ｈは溶融し、第１電極板６と第１のバスバー２ａをはんだ接合する。同時に、第２のはんだ部材ｈは溶融し、第２電極板７と第２のバスバー２ｂをはんだ接合する。
【００３２】
溶融したはんだ部材ｈは、特に重力の影響で、半導体パッケージ１Ａと取付け部１１との下端部に多く溜る傾向にある。しかしながら、溶融したはんだ部材ｈが取付け部１１を越えて、それ以上の範囲に濡れ拡がろうとしても、取付け部１１の周囲はソルダーレジスト膜１０で囲まれているので、ソルダーレジスト膜１０によってはんだ部材の濡れ拡がりや、流れ落ちが確実に防止される。
【００３３】
このように、はんだ付け制御部Ｓ１として、第１のバスバー２ａの垂直な一面ｄを覆うソルダーレジスト膜１０に、第１電極板６の主面と同じ大きさの開口部である取付け部１１を設け、第２のバスバー２ｂの垂直な一面ｄを覆うソルダーレジスト膜１０に、第２電極板７の主面と同じ大きさの開口部である取付け部１１を設けることで、はんだ付けの必要領域にのみはんだ溜りを形成し、半導体パッケージ１Ａと第１、第２のバスバー２ａ，２ｂとのはんだ付けに最適なはんだ接合厚さ（５０〜１００μｍ）を確保でき、はんだ継手の信頼性向上を得る。
【００３４】
なお、前記実施の形態のようにはんだ付け制御部Ｓ１を構成するソルダーレジスト膜１０の取付け部１１を半導体パッケージ１Ａの第１、第２の電極板６，７主面と同一とせず、これよりも小に形成すると、必要なはんだ接合面積を確保できなくなり、はんだ付けの信頼性を損なう虞れがある。
【００３５】
図４（Ａ）は、第１のバスバー２ａと第２のバスバー２ｂのそれぞれに、第２の実施の形態におけるはんだ付け制御部（はんだ付け制御手段）Ｓ２を備えた、バスバー２の一部正面図、図４（Ｂ）はバスバー２に半導体パッケージ１Ａをはんだ付けした一部正面図である。
【００３６】
図４（Ａ）に示すように、第１のバスバー２ａの垂直な一面ｄと、第２のバスバー２ｂの垂直な一面ｄは、図に交差ハッチングで示す、はんだ付け制御部Ｓ２であるところのソルダーレジスト膜１０で被覆される。  
前記ソルダーレジスト膜１０には、所定間隔を存して複数の（図では１つのみ示す）矩形状の開口部からなる取付け部１２が設けられている。換言すれば、ソルダーレジスト膜１０は取付け部１２を残してバスバー２の垂直な一面ｄを全面的に覆っている。
【００３７】
第１のバスバー２ａに設けられる前記取付け部１２は、半導体パッケージ１Ａの第１電極板６の主面（図に二点鎖線で示す）よりも大きな面積に形成され、第２のバスバー２ｂに設けられる前記取付け部１２は、半導体パッケージ１Ａの第２電極板７の主面（図に二点鎖線で示す）よりも大きな面積に形成される。
【００３８】
具体的には、はんだ接合時において、第１電極板６の上端縁と第１のバスバー２ａの上端縁との位置が揃えられ、第２電極板７の上端縁と第２のバスバー２ｂの上端縁との位置が揃えられている。ただし、各電極板６，７の左右の幅寸法よりも取付け部１２の左右の幅寸法が大に形成されるとともに、各電極板６，７の下端縁よりも取付け部１２の下端縁が下方位置にある。
【００３９】
図４（Ｂ）に示すように、前記第１のバスバー２ａのソルダーレジスト膜１０に設けられる取付け部１２に、第１のはんだ部材ｈがコーティングされ、前記第２のバスバー２ｂのソルダーレジスト膜１０に設けられる取付け部１２に、第２のはんだ部材ｈがコーティングされる。
【００４０】
そして、第１のバスバー２ａにおけるソルダーレジスト膜１０の取付け部１２に、半導体パッケージ１Ａの第１電極板６が位置合せされ、仮保持される。このとき、第１の電極板６上端縁と第１のバスバー２ａ上端縁の位置が揃えられるが、第１電極板６の左右の幅寸法よりも取付け部１２の左右の幅寸法が大であり、第１電極板６の下端縁よりも取付け部１２の下端縁が下方にある。
【００４１】
さらに、第２のバスバー２ｂにおけるソルダーレジスト膜１０の取付け部１２に、半導体パッケージ１Ａの主面と対向する裏面を構成する第２電極板７が位置合せされ、仮保持される。このとき、第２の電極板７上端縁と第２のバスバー２ｂ上端縁の位置が揃えられるが、第２電極板７の左右の幅寸法よりも取付け部１２の左右の幅寸法が大であり、第２電極板７の下端縁よりも取付け部１２の下端縁が下方にある。
【００４２】
半導体パッケージ１Ａと第１、第２のバスバー２ａ，２ｂが加熱炉に収容され、加熱される。所定時間経過後、第１のはんだ部材ｈが溶融し、第１電極板６と第１のバスバー２ａがはんだ接合される。同時に、第２のはんだ部材ｈも溶融し、第２電極板７と第２のバスバー２ｂがはんだ接合される。
【００４３】
第１の電極板６および第２の電極板７の左右側縁と下端縁は、取付け部１２の左右側縁と下端縁とは間隙を存して形成されているので、加熱された第１、第２のはんだ部材ｈが溶融して、第１電極板６全面と第１のバスバー２ａを確実にはんだ接合し、第２電極板７全面と第２のバスバー２ｂを確実にはんだ接合したうえで、前記した各電極板６，７と取付け部１２との各端縁間に形成される隙間に滲出する。
【００４４】
溶融したはんだ部材ｈは、特に重力の影響で、各電極板６，７の下端縁と取付け部１２との下端縁間に形成される隙間に多く溜り易い。しかしながら、溶融したはんだ部材ｈが取付け部１２を越えようとしても、ソルダーレジスト膜１０によって濡れ拡がりや流れ落ちが防止される。
【００４５】
このように、はんだ付け制御部Ｓ１として、第１のバスバー２ａの垂直な一面ｄを覆うソルダーレジスト膜１０に、第１電極板６の主面よりも大きな面積の開口部である取付け部１２を設け、第２のバスバー２ｂの垂直な一面ｄを覆うソルダーレジスト膜１０に、第２電極板７の主面よりも大きな面積の開口部である取付け部１２を設けることで、はんだ付けの必要領域にはんだ溜りを形成し、半導体パッケージ１Ａと第１、第２のバスバー２ａ，２ｂとのはんだ付けに最適なはんだ接合厚さ（５０〜１００μｍ）を確保でき、はんだ付けの信頼性向上を得る。
【００４６】
図５（Ａ）は、第１のバスバー２ａと第２のバスバー２ｂのそれぞれに、第３の実施の形態におけるはんだ付け制御部（はんだ付け制御手段）Ｓ３を備えた、バスバー２の一部正面図、図５（Ｂ）はバスバー２に半導体パッケージ１Ａをはんだ付けした一部正面図である。  
図５（Ａ）に示すように、第１のバスバー２ａの垂直な一面ｄと、第２のバスバー２ｂの垂直な一面ｄは、図に交差ハッチングで示す、はんだ付け制御部Ｓ３であるところのソルダーレジスト膜１０で被覆される。
【００４７】
第１のバスバー２ａのソルダーレジスト膜１０には、所定間隔を存して（図では１組のみ示す）複数の取付け部１３ａ，１３ｂが設けられている。換言すれば、ソルダーレジスト膜１０は取付け部１３ａ，１３ｂを残して第１のバスバー２ａの垂直な一面ｄを全面的に覆っている。
【００４８】
第２のバスバー２ｂのソルダーレジスト膜１０には、所定間隔を存して（図では１組のみ示す）複数の取付け部１３ａ，１３ｂが設けられている。換言すれば、ソルダーレジスト膜１０は取付け部１３ａ，１３ｂを残して第２のバスバー２ｂの垂直な一面ｄを全面的に覆っている。
【００４９】
いずれのバスバー２ａ，２ｂにおいても、前記取付け部１３ａは垂直面ｄの上端縁から上下方向の略半分位置までに亘って設けられるとともに、左右に２つずつ並設される。取付け部１３ｂは、前記取付け部１３ａの下部側に離間した位置に設けられていて、この下端縁は垂直面ｄの下端から所定間隔を存している。そして、取付け部１３ｂは左右に２つずつ並設される。
【００５０】
ここでは、上部側取付け部１３ａを「第１の取付け部」と呼び、下部側取付け部１３ｂを「第２の取付け部」と呼ぶ。第１の取付け部１３ａ相互間の間隙と、第２の取付け部１３ｂ相互間の間隔は互いに同一であり、第１の取付け部１３ａと第２の取付け部１３ｂとの間隙は互いに同一である。
【００５１】
すなわち、第１の取付け部１３ａ相互間と、第２の取付け部１３ｂ相互間、および第１の取付け部１３ａと第２の取付け部１３ｂとの相互には、同一幅で略十字状に形成されるソルダーレジスト膜１０が介在する。  
第１の取付け部１３ａ相互間と第２の取付け部１３ｂ相互間に垂直方向に形成されるソルダーレジスト膜１０部分を縦仕切り部１０ａと呼び、第１の取付け部１３ａの下端縁と第２の取付け部１３ｂの上端縁との間に水平に形成されるソルダーレジスト膜１０部分を横仕切り部１０ｂと呼ぶ。
【００５２】
特に横仕切り部１０ｂは、第１の取付け部１３ａと第２の取付け部１３ｂを上下二段に区画している。すなわち、ソルダーレジスト膜１０は、第１のバスバー２ａにおける第１電極板６がはんだ付けされる主面を覆うとともに、第１電極板６がはんだ付けされる位置に、第１電極板６の主面よりも大きな面積の取付け領域（第１、第２の取付け部１３ａ，１３ｂ）を区画するとともに、前記取付け領域が複数に区画されるように仕切り領域（横仕切り部１０ｂ）を有する。
【００５３】
さらに、ソルダーレジスト膜１０は、第２のバスバー２ｂにおける第２電極板７がはんだ付けされる主面を覆うとともに、第２電極板７がはんだ付けされる位置に、第２電極板７の主面よりも大きな面積の取付け領域（第１、第２の取付け部１３ａ，１３ｂ）を区画するとともに、前記取付け領域が複数に区画されるように仕切り領域（横仕切り部１０ｂ）を有する。
【００５４】
図５（Ｂ）に示すように、前記第１のバスバー２ａのソルダーレジスト膜１０に設けられる第１の取付け部１３ａと第２の取付け部１３ｂに、第１のはんだ部材ｈがコーティングされ、前記第２のバスバー２ｂのソルダーレジスト膜１０に設けられる第１の取付け部１３ａと第２の取付け部１３ｂに、第２のはんだ部材ｈがコーティングされる。
【００５５】
そして、半導体パッケージ１Ａの第１電極板６の上端縁を第１のバスバー２ａにおける垂直面ｄ上端縁に合せるとともに、第１電極板６の幅方向の中央部を縦仕切り部１０ｂに合せる。さらに、第２電極板７の上端縁を第２のバスバー２ｂにおける垂直面ｄ上端縁に合せるとともに、第２電極板７の幅方向の中央部を縦仕切り部１０ｂに合せる。
【００５６】
この状態で、各第１の取付け部１３ａにおける左側部と右側部は、第１、第２電極板６，７の左側縁と右側縁から突出する。また、各第２の取付け部１３ｂにおける左側部と下端部および右側部と下端部は、第１、第２電極板６，７の左側縁と下端縁および右側縁とした端縁から突出する。
【００５７】
第１の取付け部１３ａの第１、第２電極板６，７から突出する部分が略Ｉ字状に形成され、第２の取付け部１３ｂの第１、第２電極板６，７から突出する部分が互いに逆向きの略Ｌ字状に形成されることになる。なお、縦仕切り部１０ａと横仕切り部１０ｂの、それぞれほとんど大部分は、第１、第２電極板６，７によって覆われる。
【００５８】
このように、第１のバスバー２ａにおけるソルダーレジスト膜１０の第１、第２の取付け部１３ａ，１３ｂに、半導体パッケージ１Ａの第１電極板６を位置合せして仮保持する。さらに、第２のバスバー２ｂにおけるソルダーレジスト膜１０の第１、第２の取付け部１３ａ，１３ｂに、半導体パッケージ１Ａの第２電極板７を位置合せして仮保持する。
【００５９】
この状態で半導体パッケージ１Ａと第１、第２のバスバー２ａ，２ｂを加熱炉に収容し、加熱する。所定時間経過後、第１、第２のはんだ部材ｈが溶融し、第１電極板６の主面と第１のバスバー２ａがはんだ接合され、第２の電極板７の主面と第２のバスバー２ｂがはんだ接合される。
【００６０】
なお、第１の電極板６および第２の電極板７の左右側縁は、第１の取付け部１３ａの左右側縁とは間隙を存して形成されている。第１の電極板６および第２の電極板７の左右側縁と下端縁は、第２の取付け部１３ｂの左右側縁と下端縁とは間隙を存して形成されている。
【００６１】
したがって、加熱された第１、第２のはんだ部材ｈが溶融して、第１電極板６全面と第１のバスバー２ａを確実にはんだ接合し、第２電極板７全面と第２のバスバー２ｂを確実にはんだ接合したうえで、前記した各電極板６，７と第１、第２の取付け部１３ａ，１３ｂとの端縁間に形成される隙間に滲出する。
【００６２】
溶融したはんだ部材ｈは、特に重力の影響で、各電極板６，７から突出する第１の取付け部３ａと第２の取付け部１３ｂとの間に形成される隙間に多く溜り易い。しかしながら、この溶融したはんだ部材ｈが第１、第２の取付け部１３ａ，１３ｂを越えようとしても、ソルダーレジスト膜１０によって濡れ拡がりや流れ落ちが規制される。
【００６３】
すなわち、第１の取付け部１３ａで溶融するはんだ部材ｈが重力の影響を受けて第２の取付け部１３ｂ側に流れ落ちようとしても、ソルダーレジスト膜１０で形成される横仕切り部１０ｂが全てのはんだ部材ｈを第１の取付け部１３ａの範囲内に納まるよう規制する。
【００６４】
溶融したはんだ部材ｈは重力の影響で上部側に薄く、下部側に厚く溜り易い。この実施の形態では、面積の大きい第１の取付け部１３ａを上部に並べ、面積の小さい第２の取付け部１３ｂを下部に並べ、半導体パッケージ１Ａから突出する面積も第１の取付け部１３ａが第２の取付け部１３ｂよりも大となるよう形成している。したがって、はんだ接合厚さは、第１の取付け部１３ａと第２の取付け部１３ｂにおいてほとんど同量ずつ確保される。
【００６５】
このように、はんだ付け制御部Ｓ３として、ソルダーレジスト膜１０は第１，第２の取付け部１３ａ，１３ｂを横仕切り部１０ｂで仕切ることで、はんだ付けの必要領域にはんだ溜りを形成して、はんだ接合厚さを最適化でき、はんだ付けの信頼性の向上化を得られる。
【００６６】
図６（Ａ）は、上述した第３の実施の形態における変形例のはんだ付け制御部（はんだ付け制御手段）Ｓ３ａを備えた、バスバー２の一部正面図、図６（Ｂ）はバスバー２に半導体パッケージ１Ａをはんだ付けした状態の一部正面図である。  
第３の実施の形態として上述したはんだ制御部Ｓ３と相違する点は、第１のバスバー２ａと、第２のバスバー２ｂの垂直面ｄを覆うソルダーレジスト膜１０に設けられる第１の取付け部１３ａと、第２の取付け部１３ｂのそれぞれに、縦仕切り部１０ａが存在せず、横仕切り部１０ｂのみによって仕切られている。
【００６７】
すなわち、ソルダーレジスト膜１０の横仕切り部１０ｂは、第１の取付け部１３ａと第２の取付け部１３ｂとを上下２段に仕切っている。第１の取付け部１３ａの位置は同じであり、縦仕切り部１０ａが無い分、面積が大となる。第２の取付け部１３ｂも位置は同じであり、縦仕切り部１０ａが無い分、面積が大となる。いずれも、半導体パッケージ１Ａに対する突出面積と形状は変りがない。したがって、第３の実施の形態と同様の作用効果を得られる。
【００６８】
一方、上述したように半導体パッケージ１Ａと、第１、第２のバスバー２ａ，２ｂを第１、第２のはんだ部材ｈを介してはんだ付け加工する際には、片状の半導体パッケージ１Ａを立てて垂直姿勢とする。そして、この半導体パッケージ１Ａの主面にはんだ接合する第１のバスバー２ａの取付け部は、バスバーの垂直面ｄに形成される。同様に、半導体パッケージ１Ａの主面と対向する裏面にはんだ接合する第２のバスバー２ｂの取付け部は、バスバー２ｂの垂直面ｄに形成される。
【００６９】
しかも、半導体パッケージ１Ａを構成する絶縁基板８には引出し部Ｋが設けられていて、これを第１、第２のバスバー２ａ，２ｂから突出させる必要がある。ここでは、第１、第２のバスバー２ａ，２ｂの上端縁から突出させるべく、半導体パッケージ１Ａの上端縁位置と、各バスバー２ａ，２ｂの垂直面ｄ上端縁とを位置合せして、前記引出し部Ｋを引出す。そのため、半導体パッケージ１Ａの下端縁は、各バスバー２ａ，２ｂの垂直面ｄ下端縁と間隙を存した位置になる。
【００７０】
半導体パッケージ１Ａをはんだ付けするにあたって、半導体パッケージ１Ａと第１、第２のバスバー２ａ，２ｂのはんだ付け面が全て平坦な垂直面をなし、半導体パッケージ１Ａを仮固定する手段がないので、バスバー２ａ，２ｂに対する半導体パッケージ１Ａの垂直方向の位置合せが難しい。  
たとえ、１個の半導体パッケージ１Ａを正確に位置合せができたとしても、長手方向に長いバスバー２ａ，２ｂに複数の半導体パッケージ１Ａをはんだ付けするのであるから、他の半導体パッケージ１Ａの位置がずれる虞れが生じる。
【００７１】
また、半導体パッケージ１Ａとバスバー２ａ，２ｂとの間には第１、第２のはんだ部材が介在していて、加熱することで溶融し、当然、重力の影響を受けて流下する。バスバー２ａ，２ｂは作業台上に載置されているので、これらの位置は変化しないが、半導体パッケージ１Ａは言わば浮いた状態で各バスバー２ａ，２ｂ間に挟持されているだけなので、位置が変動する虞れが大である。
【００７２】
そこで、特にはんだ加工中に、複数の全ての半導体パッケージ１Ａにおいて位置の変動がないよう確実に支持する手段を提供する必要がある。  
一つの支持手段として、図７（Ａ）に示すように、半導体パッケージ１Ａの浮き分に相当する高さ寸法のスペーサＰを用意し、このスペーサＰ上に各半導体パッケージ１Ａを支持する。半導体パッケージ１ＡとともにスペーサＰも、第１のバスバー２ａと第２のバスバー２ｂの間に挟持されることは言うまでもない。
【００７３】
前記スペーサＰの素材は、たとえばガラエボ、ベークライト、テフロン（登録商標）、ポリイミド等の合成樹脂材、ステンレス、アルミニュウムなどの金属材等の耐熱材で、はんだ付けされない素材が選択される。半導体パッケージ１Ａとバスバー２ａ，２ｂとのはんだ付け後、図７（Ｂ）に示すように、前記スペーサＰを抜き出し、次のはんだ付けに用いる。
【００７４】
この場合、半導体パッケージ１ＡをスペーサＰ上に載置し、バスバー２ａ，２ｂ相互間に介在するだけで、はんだ部材ｈが溶融しても半導体パッケージ１Ａの位置ずれがなく、有利である。  
しかしながら、スペーサＰは別部品であり、これを製作し、管理する手間が必要となる。しかも、スペーサＰはバスバー２ａ，２ｂと同一の長さ寸法が必要であり、かつ幅寸法は半導体パッケージ１Ａの幅寸法と同一で、高さ寸法は極くわずかであるから、断面積が極端に小さい。そのため、実際のはんだ付け加工時には取扱いが極めて困難となる。
【００７５】
そこで、第４の実施の形態では、第１のバスバー２ａと第２のバスバー２ｂに、はんだ接合厚さを最適化するとともに、半導体パッケージ１Ａのはんだ付け時の位置決めを容易化した、はんだ制御部Ｓ４を備えることとする。
【００７６】
図８（Ａ）は、第１のバスバー２ａと第２のバスバー２ｂのそれぞれに、第４の実施の形態におけるはんだ付け制御部（はんだ付け制御手段）Ｓ４を備えた、バスバー２ａ，２ｂの一部斜視図、図８（Ｂ）はバスバー２ａ，２ｂに半導体パッケージ１Ａをはんだ付けした状態の側面図である。
【００７７】
第１のバスバー２ａと第２のバスバー２ｂ端部に、はんだ付け制御部（はんだ付け制御手段）Ｓ４が設けられている。このはんだ付け制御部Ｓ４は、第１のバスバー２ａにおける垂直面ｄの下端部に設けられる第１の突条部１５であり、第２のバスバー２ｂにおける垂直面ｄの下端部に設けられる第２の突条部１５である。
【００７８】
第１のバスバー２ａの垂直面ｄ上端縁から第１の突条部１５の上端縁までの距離Ｌａは、第１電極板６における垂直方向の一端縁から他端縁までの長さ寸法Ｌと略同一である。第２のバスバー２ｂの垂直面ｄ上端縁から第２の突条部１５の上端縁までの距離は、第２電極板７における垂直方向の一端縁から他端縁までの長さ寸法Ｌと略同一である。実際には、第１のバスバー２ａの垂直面ｄが第１の突条部１５を残して切欠加工され、第２のバスバー２ｂの垂直面ｄが第２の突条部１５を残して切欠加工される。
【００７９】
それぞれのバスバー２ａ，２ｂの垂直面ｄにおける、第１、第２の突条部１５から上部側は、半導体パッケージ１Ａの取付け部相互間のみソルダーレジスト膜１０で覆われている。前記取付け部にはんだ部材がコーティングされていて、互いの取付け部に対向して半導体パッケージ１Ａが位置合せされる。
【００８０】
図８（Ｂ）に示すように、第１、第２のバスバー２ａ，２ｂ間に半導体パッケージ１Ａをはんだ付けするにあたって、第１のバスバー２ａと第２のバスバー２ｂの垂直面ｄを互いに対向させる。このとき、各バスバー２ａ、２ｂの下端部に設けられる第１、第２の突条部１５相互を接触させず、ある程度離間する。
【００８１】
すなわち、各突条部１５の対向面の平坦度精度が低い状態で接触させると、バスバー２ａ，２ｂ相互が傾いて平行度を保持できない虞れがある。極めて高精度を保持する必要から工数に影響してしまう。したがって、各突条部１５の対向面の平坦度精度を低くして工数への影響を避け、互いの対向面を離間させる。
【００８２】
つぎに、半導体パッケージ１Ａを各バスバー２ａ，２ｂの第１、第２の突条部１５上に載せる。具体的には、半導体パッケージ１Ａを垂直姿勢にして第１電極板６を第１のバスバー２ａに設けられる第１の突条１５上に載せ、第２電極板７を第２のバスバー２ｂに設けられる第２の突条部１５上に載せる。
【００８３】
第１のバスバー２ａの垂直面ｄ上端縁から第１の突条部１５の上端縁までの距離Ｌａは、第１電極板６の垂直方向の長さ寸法Ｌと略同一であるので、バスバー２ａの上端縁と第１電極板６上端縁の位置が略一致する。  
同時に、第２のバスバー２ｂの垂直面ｄ上端縁から第２の突条部１５の上端縁までの距離Ｌａは、第２電極板７の垂直方向の長さ寸法Ｌと略同一であるので、バスバー２ｂの上端縁と第２電極板７上端縁の位置が略一致する。
【００８４】
すなわち、半導体パッケージ１Ａを各バスバー２ａ，２ｂの垂直面ｄに位置合せするのに、単に半導体パッケージ１Ａを第１、第２の突条部１５上に載せるだけで半導体パッケージ１Ａの垂直方向の位置決めが容易にできることとなる。  
半導体パッケージ１Ａとバスバー２を加熱炉に入れて加熱すると、はんだ部材ｈが溶融する。第１電極板６は第１のバスバー２ａに第１のはんだ部材ｈを介してはんだ付けされ、第２電極板７は第２のバスバー２ｂに第２のはんだ部材ｈを介してはんだ付けされる。さらに、取付け部周辺に形成されるソルダーレジスト膜によって、それぞれのはんだ部材ｈの濡れ拡がりが規制される。
【００８５】
溶融したはんだ部材ｈの一部が半導体パッケージ１Ａの下端部から流れ落ちようとしても、その下死点が第１、第２の突条部１５によって定まっている。換言すれば、第１、第２の突条部１５を設けることにより、この上部にはんだ溜りを形成して、各突条部１５からバスバー２ａ，２ｂの下端面側へのはんだ部材ｈの流出を阻止する。
【００８６】
このように、はんだ付け制御部Ｓ４として、第１のバスバー２ａの下端部に第１の突条部１５を設け、第２のバスバー２ｂの下端部に第２の突条部１５を設けることにより、半導体パッケージ１Ａを第１の突条部１５と第２の突条部１５に載せるだけで、半導体パッケージ１Ａの垂直方向の位置決めが容易に可能である。
【００８７】
そして、これら突条部１５を下死点として、この上部であるはんだ付けの必要領域にはんだ溜りを確実に形成でき、よってはんだ接合厚さを最適化し、はんだ付けの信頼性の向上化を得られる。
【００８８】
図９（Ａ）は第５の実施の形態を説明する、半導体パッケージ１Ａの斜視図、図９（Ｂ）は半導体パッケージ１Ａをバスバー２にはんだ付けした一部正面図である。この実施の形態では、半導体パッケージ１Ａにはんだ付け制御部（はんだ付け制御手段）Ｓ５を備えている。
【００８９】
先に説明したように、半導体パッケージ１Ａを構成する絶縁基板８は、第１電極板６および第２電極板７の外周縁ｆより外側に突出する引出し部Ｋを備えていて、この引出し部Ｋに前記パワー半導体素子５の制御電極と接続する外部接続端子が設けられる。  
また、半導体パッケージ１Ａを構成する第１電極板６と、第２電極板７および絶縁基板８は、平面視で矩形状に形成されていて、第１のバスバー２ａおよび第２のバスバー２ｂの上端縁ｇと位置を合せられる前記外周縁ｆから、前記引出し部Ｋの突出方向と逆方向に形成される加工用辺部ｊを備えている。
【００９０】
前記はんだ付け制御部Ｓ５は、前記加工用辺部ｊの外周縁ｆから所定距離に亘って設けられる切欠部１６である。具体的には、第１、第２の電極板６，７と絶縁板８は、半導体パッケージ１Ａがバスバー２にはんだ付けされた状態での左右両辺部（すなわち、加工用辺部）ｊで、しかもそれぞれの辺部ｊにおける上端縁ｆから略半分程度の距離に亘って、辺部ｊ端縁と平行で幅寸法が略０．５〜１ｍｍ程度の切欠部１６が設けられる。
【００９１】
図９（Ｂ）に示すように、第１のバスバー２ａと、第２のバスバー２ｂのそれぞれ垂直面ｄは、半導体パッケージ１Ａ外形面積よりも大きな取付け部１２を形成するソルダーレジスト膜１０で覆われ、前記取付け部１２にははんだ部材ｈがコーティングされる。  
そして、取付け部１２に対して半導体パッケージ１Ａが位置決めされ、加熱炉に収容されて加熱される。はんだ部材ｈは溶融し、第１電極板６と第１のバスバー２ａが第１のはんだ部材ｈを介してはんだ接合され、第２電極板７と第２のバスバー２ｂが第２のはんだ部材ｈを介してはんだ接合される。このとき、取付け部１２周辺のソルダーレジスト膜１０によって、各はんだ部材ｈの取付け部１２外への濡れ拡がりと流れ落ちが規制される。
【００９２】
半導体パッケージ１Ａの第１電極板６と、第２電極板７および絶縁基板８の両加工用辺部ｊに複数の切欠部１６が設けられていて、この切欠部１６に溶融したはんだ部材ｈが多く溜る。しかも、切欠部１６は半導体パッケージ１Ａの上半分に位置するので、加工用辺部ｊにおいて下部側よりも上部側に多くのはんだ部材ｈが溜ることになる。  
そして、切欠部１６と取付け部１２側縁であるソルダーレジスト膜１０との間の間隔が、切欠部１６を除く加工用辺部ｊ側縁とソルダーレジスト膜１０との間隔よりも大に形成されていて、より多くのはんだ部材ｈが溜まる。
【００９３】
先にも説明したように、溶融したはんだ部材ｈは重力の影響で上部側に薄く、下部側に厚く溜り易い。そこでこの実施の形態では、半導体パッケージ１Ａの上半分に切欠部１６を設け、ソルダーレジスト膜１０との間隔を下半分の間隔よりも大に形成した。切欠部１６は溶融したはんだ部材ｈをより多く溜める、はんだ溜り（フィレット）となり、はんだ部材ｈの接合厚さの最適化が得られ、はんだ付けの信頼性の向上化を得られる。
【００９４】
図１０（Ａ）は参考例である第６の実施の形態を説明する、半導体パッケージ１Ａの斜視図、図１０（Ｂ）は半導体パッケージ１Ａをバスバー２にはんだ付けした一部正面図である。この実施の形態では、半導体パッケージ１Ａにはんだ付け制御部（はんだ付け制御手段）Ｓ６を備えている。
【００９５】
図１０（Ａ）に示すように、半導体パッケージ１Ａを構成する絶縁基板８は、第１電極板６および第２電極板７の外周縁ｆより外側に突出する引出し部Ｋを備えている。第１電極板６と、第２電極板７および絶縁基板８は平面視で矩形状に形成され、第１のバスバー２ａおよび第２のバスバー２ｂの上端縁ｇと位置を合せられる外周縁ｆから、引出し部Ｋの突出方向と逆方向に加工用辺部ｊを備えている。
【００９６】
さらに、半導体パッケージ１Ａを構成する第１、第２電極板６，７と絶縁板８の両加工用辺部ｊには、複数の半円状もしくは四分の１円状の複数の切欠部１７が設けられていて、これら切欠部１７で、はんだ付け制御部Ｓ６が構成される。
【００９７】
ここでは、各加工用辺部ｊに設けられる切欠部１７は、４つずつ設けられる。それぞれの切欠部１７は互いに同一の半径であり、したがって半円状の切欠部１７の切欠面積は全て同一である。
【００９８】
ただし、各切欠部１７相互の間隔は、半導体パッケージ１Ａの外周縁ｆから下端部に亘って漸次広く形成されている。図において、最上端（１段目）の切欠部１７と２段目の切欠部１７との間隔をＡ、２段目の切欠部１７と３段目の切欠部１７との間隔をＢ、３段目の切欠部１７と最下端（４段目）の切欠部１７との間隔をＣとしたとき、  Ａ  ＜  Ｂ  ＜  Ｃ  に設定される。
【００９９】
図１０（Ｂ）に示すように、バスバー２の垂直面ｄは半導体パッケージ１Ａよりも大きな面積の取付け部１２を形成するソルダーレジスト膜１０で覆われ、取付け部１２にはんだ部材ｈがコーティングされる。  
そして、取付け部１２に対して半導体パッケージ１Ａが位置決めされ、加熱炉に収容されて加熱される。はんだ部材ｈは溶融し、第１電極板６と第１のバスバー２ａが第１のはんだ部材ｈを介してはんだ接合され、第２電極板７と第２のバスバー２ｂが第２のはんだ部材ｈを介してはんだ接合される。このとき、取付け部１２周辺のソルダーレジスト膜１０によって、はんだ部材ｈの濡れ拡がりと流れ落ちが規制される。
【０１００】
半導体パッケージ１Ａの両加工用辺部ｊに複数の切欠部１７が設けられていて、切欠部１７は溶融したはんだ部材ｈがより多く溜る、はんだ溜りとなる。切欠部１７相互の間隔が、加工用辺部ｊの外周縁ｆ側から下端部に亘って漸次広く形成されているので、上部側の切欠部１７に溶融したはんだ部材ｈが多く溜り、下部側の切欠部１７になるにつれて、はんだ部材ｈが溜る量が少くなる。
【０１０１】
先にも説明したように、溶融したはんだ部材ｈは重力の影響で上部側に薄く、下部側に厚く溜り易い。そこでこの実施の形態では、同一の切欠面積に形成される切欠部１７の相互間隔を、加工用辺部ｊの上部から下部に亘って漸次広く形成して、上部側に溶融したはんだ部材ｈをより多く溜める。よって、はんだ部材ｈの接合厚さの最適化が得られ、はんだ付けの信頼性の向上化を得られる。
【０１０２】
図１１（Ａ）は第７の実施の形態を説明する、半導体パッケージ１Ａの斜視図、図１１（Ｂ）は半導体パッケージ１Ａをバスバー２にはんだ付けした一部正面図である。この実施の形態では、半導体パッケージ１Ａにはんだ付け制御部（はんだ付け制御手段）Ｓ７を備えている。
【０１０３】
図１１（Ａ）に示すように、半導体パッケージ１Ａを構成する絶縁基板８は、第１電極板６および第２電極板７の外周縁ｆより外側に突出する引出し部Ｋを備えている。第１電極板６と、第２電極板７および絶縁基板８は平面視で矩形状に形成され、第１のバスバー２ａおよび第２のバスバー２ｂの上端縁ｇと位置を合せられる外周縁ｆから、引出し部Ｋの突出方向と逆方向に加工用辺部ｊを備えている。
【０１０４】
さらに、半導体パッケージ１Ａを構成する第１、第２電極板６，７と絶縁板８の両加工用辺部ｊには、複数の切欠部１８が設けられていて、これらの切欠部１８で、はんだ付け制御部Ｓ７が構成される。
【０１０５】
ここでは、各加工用辺部ｊに設けられる切欠部１８は、４つずつ設けられる。それぞれの切欠部１８相互の間隔ｅは全て同一に形成され、かつ切欠部１８自体の幅寸法は全て同一であるが、切欠部１８の長さ寸法が互いに相違し、したがって切欠面積が互いに相違している。
【０１０６】
具体的には、半導体パッケージ１Ａの外周縁ｆから下端部に亘って切欠部１８相互の切欠面積が、漸次、小さくなるよう形成されている。すなわち、最上端（１段目）の切欠部１８の切欠面積をＡｍ，２段目の切欠部１８の切欠面積をＢｍ、３段目の切欠部１８の切欠面積をＣｍ、最下端（４段目）の切欠部１８の切欠面積をＤｍとしたとき、  Ａｍ  ＞  Ｂｍ  ＞  Ｃｍ  ＞  Ｄｍ  に設定される。
【０１０７】
図１１（Ｂ）に示すように、第１のバスバー２ａと、第２のバスバー２ｂの垂直面ｄは、半導体パッケージ１Ａよりも大きな面積の取付け部１２を形成するソルダーレジスト膜１０で覆われ、取付け部１２にはんだ部材ｈがコーティングされる。  
そして、取付け部１２に対して半導体パッケージ１Ａが位置決めされ、加熱炉に収容されて加熱される。はんだ部材ｈは溶融し、第１電極板６と第１のバスバー２ａが第１のはんだ部材ｈを介してはんだ接合され、第２電極板７と第２のバスバー２ｂが第２のはんだ部材ｈを介してはんだ接合される。このとき、取付け部１２周辺のソルダーレジスト膜１０によって、各はんだ部材ｈの濡れ拡がりと流れ落ちが規制される。
【０１０８】
半導体パッケージ１Ａの第１電極板６と、第２電極板７および絶縁基板８の両加工用辺部ｊに複数の切欠部１８が設けられて、これらの切欠部１８は溶融したはんだ部材ｈがより多く溜る、はんだ溜りとなる。切欠部１８の切欠面積が加工用辺部ｊの外周縁ｆである上端部から下端部に亘って漸次小さく形成されるので、上部側の切欠部１８に溶融したはんだ部材ｈが多く溜り、下部側の切欠部１８になるにしたがって、はんだ部材ｈが溜る量が少くなる。
【０１０９】
先にも説明したように、溶融したはんだ部材ｈは重力の影響で上部側に薄く、下部側に厚く溜り易い。そこでこの実施の形態では、切欠部１８の切欠面積を、加工用辺部ｊの上部から下部に亘って漸次狭く形成して、上部側に溶融したはんだ部材ｈをより多く溜める。よって、はんだ部材ｈの接合厚さの最適化が得られ、はんだ付けの信頼性の向上化を得られる。
【０１１０】
図１２（Ａ）は参考例である第８の実施の形態を説明する、半導体パッケージ１Ａの斜視図、図１２（Ｂ）は半導体パッケージ１Ａをはんだ付けした側面図である。この実施の形態では、半導体パッケージ１Ａにはんだ付け制御部（はんだ付け制御手段）Ｓ８を備えている。  
図１２（Ａ）に示すように、半導体パッケージ１Ａを構成する第２電極板７の主面に、この全面に亘って、同一高さの複数の小突起１９が設けられていて、これら小突起１９ではんだ付け制御部Ｓ８を構成する。
【０１１１】
なお説明すると、第１電極板６と第２電極板７は、たとえば銅材などの金属材が用いられているので、いわゆるローレット加工が可能である。したがって、ここでは第２電極板１７の表面をローレット加工して、突出量が０．０５〜０．１ｍｍ程度の多数の球状小突起１９を形成する（なお、同図において、小突起１９を誇張して示している）。
【０１１２】
図１２（Ｂ）に示すように、半導体パッケージ１Ａとバスバー２とのはんだ付けにあたって、第１電極板６を第１のバスバー２ａに当接し、第２電極板７を第２のバスバー２ｂに当接する。この状態で、第２電極板７の主面に設けられる球状小突起１９の頂部が第２のバスバー２ｂの垂直面に当接する。したがって、それぞれの球状小突起１９相互間に、球状小突起１９の突出量と同一の凹部が形成されることになる。
【０１１３】
各バスバー２ａ，２ｂの垂直面ｄは、半導体パッケージ１Ａ主面よりも大きな面積の取付け部を形成するソルダーレジスト膜で覆われていて、取付け部にはんだ部材がコーティングされている。取付け部に半導体パッケージ１Ａが位置決めされ、加熱炉に入れられて加熱される。
【０１１４】
はんだ部材ｈは溶融し、第１電極板６と第１のバスバー２ａが第１のはんだ部材ｈを介してはんだ接合され、第２電極板７と第２のバスバー２ｂが第２のはんだ部材ｈを介してはんだ接合される。このとき、取付け部１２周辺のソルダーレジスト膜１０によって、各はんだ部材ｈの濡れ拡がりと流れ落ちが規制される。
【０１１５】
半導体パッケージ１Ａの第２電極板７の主面に複数の球状小突起１９が設けられていて、球状小突起１９相互間に形成される凹部にはんだ部材ｈが溜る、はんだ溜りとなる。先にも説明したように、溶融したはんだ部材ｈは重力の影響で上部側に薄く、下部側に厚く溜り易い。
【０１１６】
そこでこの実施の形態では、半導体パッケージ１Ａの第２電極板７主面に多数の球状小突起１９を設け、これら球状小突起１９相互間の凹部に溶融したはんだ部材ｈを溜めることができる。よって、はんだ部材ｈの接合厚さの最適化が得られ、はんだ付けの信頼性の向上化を得られる。
【０１１７】
なお、前記実施の形態では小突起１９として球状をなすように形成したが、この形状に限定されるものではない。そして、小突起１９ばかりでなく、たとえばディンプル状であってもよく、複眼レンズ状等の凹部を設けてもよい。要は半導体パッケージ１Ａ主面とバスバー２との間に、はんだ溜りを形成できればよい。また、小突起１９を第２電極板７に設けたが、第１電極板６に設けてもよく、第１電極板６と第２電極板７の両方に設けてもよい。
【０１１８】
図１３（Ａ）は参考例である第９の実施の形態を説明する、半導体パッケージ１Ａの主面側と裏面側の斜視図、図１１（Ｂ）はバスバー２に半導体パッケージ１Ａをはんだ付けした一部拡大図である。この実施の形態では、半導体パッケージ１Ａにはんだ付け制御部（はんだ付け制御手段）Ｓ９を備えている。
【０１１９】
図１３（Ａ）に示すように、半導体パッケージ１Ａを構成する第１電極板６と第２電極板７のそれぞれ主面の四隅部にスペーサ用突部２０が設けられていて、これらスペーサ用突部２０ではんだ付け制御部Ｓ９を構成する。  
なお説明すると、前記スペーサ用突部２０は直径がφ０．５〜１ｍｍ程度の円形状（限定されない）をなし、その突出量は半導体パッケージ１Ａとバスバー２とのはんだ接合に必要なはんだ厚と略同等の、０．０３〜０．５ｍｍ程度である。
【０１２０】
図１３（Ｂ）に示すように、半導体パッケージ１Ａとバスバー２とのはんだ接合にあたって、第１のバスバー２ａと第２のバスバー２ｂとの間に半導体パッケージ１Ａが挟持される。すなわち、各バスバー２の垂直面は半導体パッケージ１Ａよりも大きな面積の取付け部を形成するソルダーレジスト膜で覆われ、前記取付け部にはんだ部材ｈがコーティングされている。そして、取付け部に対して半導体パッケージ１Ａが位置決めされ、各バスバー２ａ，２ｂ間に挟持され、加熱炉に収容される。
【０１２１】
はんだ部材ｈは溶融し、第１電極板６と第１のバスバー２ａが第１のはんだ部材ｈを介してはんだ接合され、第２電極板７と第２のバスバー２ｂが第２のはんだ部材ｈを介してはんだ接合される。このとき、取付け部１２周辺のソルダーレジスト膜１０によって、各はんだ部材ｈの濡れ拡がりと流れ落ちが規制される。
【０１２２】
なお、半導体パッケージ１Ａとバスバー２とのはんだ付け加工の際に、バスバー２に対して半導体パッケージ１Ａを位置合せして挟持するが、このとき半導体パッケージ１Ａに位置ずれが生じないよう、ある程度は強い圧力が必要である。  
ところが、この圧力が強過ぎれば、溶融したはんだ部材ｈがバスバー２と半導体パッケージ１Ａとの間に介在し難くなり、必要量のはんだ接合厚を確保できなくなる虞れがあるい。圧力が弱過ぎれば、はんだ接合厚さが必要以上に厚くなってしまい、全面に亘って均一なはんだ厚を確保できなくなる。
【０１２３】
そこでこの実施の形態では、半導体パッケージ１Ａの両面にスペーサ用突部２０を設けて第１のバスバー２ａと第２のバスバー２ｂに当接させ、半導体パッケージ１Ａに対してバスバー２に強い圧力を付与し、半導体パッケージ１Ａを強固に挟持したうえで、はんだ部材ｈを溶融させる。
【０１２４】
半導体パッケージ１Ａに対してバスバー２から強い圧力で押付けても、半導体パッケージ１Ａとバスバー２との間にはスペーサ用突部２０が介在し、この突出量の間隙が確保されているから、溶融したはんだ部材ｈはスペーサ用突部２０によって形成される間隙を円滑に、かつ確実に満たす。したがって、はんだ部材ｈの接合厚さの最適化が得られ、はんだ付けの信頼性の向上化を得られる。
【０１２５】
図１４は第１０の実施の形態を説明する、はんだ付された半導体パッケージ１Ａとバスバー２の一部拡大図である。この実施の形態は、半導体パッケージ１Ａとバスバー２をはんだ付けするはんだ部材ｈ中に、はんだ付け制御部Ｓ１０を備えている。  
すなわち、はんだ付け制御部Ｓ１０は、はんだ部材ｈ中に混入される多数の粉末状のスペーサ用ボール（金属ボール）３０からなる（図では、スペーサ用ボール３０を誇張して描いている）。前記スペーサ用ボール３０は直径がφ０．０３〜０．５ｍｍ程度であり、素材としてニッケル、銅、もしくはアルミニウムにニッケルメッキを施している。いずれも、はんだに固溶しない金属材が選択される。
【０１２６】
そして、はんだ部材ｈをシート状に圧延して前記スペーサ用ボール３０を略均一な状態に配置する。このはんだシートを、バスバー２の垂直面を覆う前記ソルダーレジスト膜の取付け部の形状面積に合せて切断し、半導体パッケージ１Ａとバスバー２との間に挟み込んで保持する。このときの重ね合わせの圧力は半導体パッケージ１Ａに位置ずれが生じないよう、強固であってよい。
【０１２７】
この状態で加熱炉に入れ加熱するとはんだ部材ｈは溶融し、第１電極板６と第１のバスバー２ａが第１のはんだ部材ｈを介してはんだ接合され、第２電極板７と第２のバスバー２ｂが第２のはんだ部材ｈを介してはんだ接合される。このとき、取付け部１２周辺のソルダーレジスト膜１０によって、各はんだ部材ｈの濡れ拡がりと流れ落ちが規制される。
【０１２８】
なお、はんだ部材ｈに混在するスペーサ用ボール３０は半導体パッケージ１Ａとバスバー２との間に挟持され、これらの間隙を確保する。すなわち、スペーサ用ボール３０の存在により、半導体パッケージ１Ａとバスバー２との間のはんだ接合厚を必要量だけ確保できる。
【０１２９】
このように、はんだ付け制御部Ｓ９として、はんだ部材ｈ中に多数の粉末状のスペーサ用ボール（金属ボール）３０を混入したので、半導体パッケージ１Ａとバスバー２とのはんだ付けにともなって、はんだ接合厚さの最適化が得られ、はんだ付けの信頼性の向上化を得られる。
【０１３０】
なお、本発明は上述した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。そして、上述した実施の形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。
【図面の簡単な説明】
【０１３１】
【図１】本発明における実施の形態に係る、パワー半導体モジュール一部の平面図と正面図。
【図２】同実施の形態に係る、半導体パッケージとバスバーとのはんだ付けを説明する斜視図。
【図３】はんだ付け制御手段に係る第１の実施の形態での、バスバーと半導体パッケージのはんだ付けを説明する図。
【図４】はんだ付け制御手段に係る第２の実施の形態での、バスバーの一部正面図と、バスバーと半導体パッケージのはんだ付けを説明する図。
【図５】はんだ付け制御手段に係る第３の実施の形態での、バスバーの一部正面図と、バスバーと半導体パッケージのはんだ付けを説明する図。
【図６】はんだ付け制御手段に係る第３の実施の形態での変形例を示す、バスバーの一部正面図と、バスバーと半導体パッケージのはんだ付けを説明する図。
【図７】はんだ付け制御手段に係る参考例での、バスバーと半導体パッケージのはんだ付けを説明する図。
【図８】はんだ付け制御手段に係る第４の実施の形態での、バスバーの一部斜視図と、バスバーと半導体パッケージのはんだ付けを説明する図。
【図９】はんだ付け制御手段に係る第５の実施の形態での、半導体パッケージの斜視図と、バスバーと半導体パッケージのはんだ付けを説明する図。
【図１０】はんだ付け制御手段に係る第６の実施の形態での、半導体パッケージの斜視図と、バスバーと半導体パッケージのはんだ付けを説明する図。
【図１１】はんだ付け制御手段に係る第７の実施の形態での、半導体パッケージの斜視図と、バスバーと半導体パッケージのはんだ付けを説明する図。
【図１２】はんだ付け制御手段に係る第８の実施の形態での、半導体パッケージの斜視図と、バスバーと半導体パッケージのはんだ付けを説明する図。
【図１３】はんだ付け制御手段に係る第９の実施の形態での、半導体パッケージの斜視図と、バスバーと半導体パッケージのはんだ付けを説明する図。
【図１４】はんだ付け制御手段に係る第１０の実施の形態での、バスバーと半導体パッケージのはんだ付けを説明する図。
【符号の説明】
【０１３２】
５…パワー半導体素子、６…第１電極板、７…第２電極板、８…絶縁基板、１Ａ…半導体パッケージ（半導体装置）、ｈ…（第１、第２の）はんだ部材、２ａ…第１バスバー、２ｂ…第２のバスバー、Ｓ１〜Ｓ１０…はんだ付け制御部（はんだ付け制御手段）、１１，１２，１３ａ，１３ｂ…取付け部、１０…ソルダーレジスト膜、１０ｂ…（横）仕切り部、１５…（第１、第２の）突条部、Ｋ…引出し部、ｊ…加工辺部、１６，１７，１８…切欠部、１９…小突起、２０…スペーサ用突起、３０…金属ボール。。
【図１】
0004881256.tif 000002
【図２】
0004881256.tif 000003
【図３】
0004881256.tif 000004
【図４】
0004881256.tif 000005
【図５】
0004881256.tif 000006
【図６】
0004881256.tif 000007
【図７】
0004881256.tif 000008
【図８】
0004881256.tif 000009
【図９】
0004881256.tif 000010
【図１０】
0004881256.tif 000011
【図１１】
0004881256.tif 000012
【図１２】
0004881256.tif 000013
【図１３】
0004881256.tif 000014
【図１４】
0004881256.tif 000015