(57)【特許請求の範囲】
【請求項１】
非線形の抵抗特性を持つ第１の回路と、前記第１の回路と同一の非線形の抵抗特性を持つインピーダンス調整用の第２の回路とを有し、
前記第２の回路は、基準抵抗との動作点をフィードバック制御で自動的に求める動作点算出回路と、前記動作点算出回路で求めた動作点でのインピーダンスを算出するインピーダンス算出回路と、前記インピーダンス算出回路で算出されたインピーダンスが所定範囲内に入っているか否かを判断するインピーダンス判定回路とを有し、
前記動作点算出回路、前記インピーダンス算出回路および前記インピーダンス判定回路は、それぞれＨｉｇｈ側インピーダンス調整用とＬｏｗ側インピーダンス調整用とを有するものであり、
前記動作点算出回路は、第１のＣＭＯＳ回路と、前記第１のＣＭＯＳ回路の出力に一端が接続される第１の可変抵抗と、前記第１の可変抵抗の他端と電源電位との間に接続される第１の電流源と、第２のＣＭＯＳ回路と、前記第２のＣＭＯＳ回路の出力に一端が接続される第２の可変抵抗と、前記第２の可変抵抗の他端と電源／２電位との間に接続される基準抵抗と、前記第１の可変抵抗の他端と前記第２の可変抵抗の他端とにそれぞれの入力が接続され、出力で前記第１の電流源を制御する第１の差動増幅器とを有し、
前記インピーダンス算出回路は、第３のＣＭＯＳ回路と、前記第３のＣＭＯＳ回路の出力に一端が接続される第３の可変抵抗と、前記第３の可変抵抗の他端と電源電位との間に接続される第２の電流源と、前記第３の可変抵抗の他端と前記第１の可変抵抗の他端とにそれぞれの入力が接続される第２の差動増幅器とを有し、
前記第１の差動増幅器への前記第１の可変抵抗側の入力電圧Ｖ１と前記第２の可変抵抗側の入力電圧Ｖ２とが等しくなるように前記第１の電流源の電流Ｉ１を制御して、Ｖ−Ｉ曲線と基準抵抗の負荷曲線との交点を求め、
前記交点で前記第２の電流源を電流ΔＩだけ変化させて前記第２の差動増幅器から変化した電圧ΔＶを出力して、インピーダンスＲ＝ΔＶ／ΔＩを求めることを特徴とする半導体回路。
【請求項２】
非線形の抵抗特性を持つ第１の回路と、前記第１の回路と同一の非線形の抵抗特性を持つインピーダンス調整用の第２の回路とを有し、
前記第２の回路は、基準抵抗との動作点をフィードバック制御で自動的に求める動作点算出回路と、前記動作点算出回路で求めた動作点でのインピーダンスを算出するインピーダンス算出回路と、前記インピーダンス算出回路で算出されたインピーダンスが所定範囲内に入っているか否かを判断するインピーダンス判定回路とを有し、
前記動作点算出回路、前記インピーダンス算出回路および前記インピーダンス判定回路は、それぞれＨｉｇｈ側インピーダンス調整用とＬｏｗ側インピーダンス調整用とを有するものであり、
前記動作点算出回路は、第１のＣＭＯＳ回路と、前記第１のＣＭＯＳ回路の出力に一端が接続される第１の可変抵抗と、前記第１の可変抵抗の他端と電源電位との間に接続される第１の電流源と、電源／２電位に一端が接続される基準抵抗と、前記基準抵抗の他端と接地電位との間に接続される第３の電流源と、前記第１の可変抵抗の他端と前記基準抵抗の他端とにそれぞれの入力が接続され、出力で前記第１の電流源と前記第３の電流源を制御する第１の差動増幅器とを有し、
前記インピーダンス算出回路は、第３のＣＭＯＳ回路と、前記第３のＣＭＯＳ回路の出力に一端が接続される第３の可変抵抗と、前記第３の可変抵抗の他端と電源電位との間に接続される第２の電流源と、前記第３の可変抵抗の他端と前記第１の可変抵抗の他端とにそれぞれの入力が接続される第２の差動増幅器とを有し、
前記第１の差動増幅器への前記第１の可変抵抗側の入力電圧Ｖ１と前記基準抵抗側の入力電圧Ｖ２とが等しくなるように前記第１の電流源の電流Ｉ１を制御して、Ｖ−Ｉ曲線と基準抵抗の負荷曲線との交点を求め、
前記交点で前記第２の電流源を電流ΔＩだけ変化させて前記第２の差動増幅器から変化した電圧ΔＶを出力して、インピーダンスＲ＝ΔＶ／ΔＩを求めることを特徴とする半導体回路。
【請求項３】
非線形の抵抗特性を持つ第１の回路と、前記第１の回路と同一の非線形の抵抗特性を持つインピーダンス調整用の第２の回路とを有し、
前記第２の回路は、基準抵抗との動作点をフィードバック制御で自動的に求める動作点算出回路と、前記動作点算出回路で求めた動作点でのインピーダンスを算出するインピーダンス算出回路と、前記インピーダンス算出回路で算出されたインピーダンスが所定範囲内に入っているか否かを判断するインピーダンス判定回路とを有し、
前記動作点算出回路、前記インピーダンス算出回路および前記インピーダンス判定回路は、それぞれＨｉｇｈ側インピーダンス調整用とＬｏｗ側インピーダンス調整用とを有するものであり、
前記動作点算出回路は、第１のＣＭＯＳ回路と、前記第１のＣＭＯＳ回路の出力に一端が接続される第１の可変抵抗と、前記第１の可変抵抗の他端と電源電位との間に接続される第１の電流源と、第２のＣＭＯＳ回路と、前記第２のＣＭＯＳ回路の出力に一端が接続される第２の可変抵抗と、前記第２の可変抵抗の他端と電源／２電位との間に接続される基準抵抗と、前記第１の可変抵抗の他端と前記第２の可変抵抗の他端とにそれぞれの入力が接続され、出力で前記第１の電流源を制御する第１の差動増幅器とを有し、
前記インピーダンス算出回路は、第３のＣＭＯＳ回路と、前記第３のＣＭＯＳ回路の出力に一端が接続される第３の可変抵抗と、前記第３の可変抵抗の他端と電源電位との間に接続される第２の電流源と、第４のＣＭＯＳ回路と、前記第４のＣＭＯＳ回路の出力に一端が接続される第４の可変抵抗と、前記第４の可変抵抗の他端と電源電位との間に接続される第４の電流源と、前記第３の可変抵抗の他端と前記第４の可変抵抗の他端とにそれぞれの入力が接続される第２の差動増幅器とを有し、
前記第１の差動増幅器への前記第１の可変抵抗側の入力電圧Ｖ１と前記基準抵抗側の入力電圧Ｖ２とが等しくなるように前記第１の電流源の電流Ｉ１を制御して、Ｖ−Ｉ曲線と基準抵抗の負荷曲線との交点を求め、
前記交点で前記第２の電流源と前記第４の電流源を電流ΔＩ／２だけ変化させて前記第２の差動増幅器から変化した電圧ΔＶを出力して、インピーダンスＲ＝ΔＶ／ΔＩを求めることを特徴とする半導体回路。
【請求項４】
請求項１〜３のいずれか１項記載の半導体回路において、
前記インピーダンス判定回路は、前記第２の差動増幅器の出力に負側入力が接続され、正側入力に正側参照電圧が接続される第１の比較器と、前記第２の差動増幅器の出力に正側入力が接続され、負側入力に負側参照電圧が接続される第２の比較器と、前記第１の比較器の出力と前記第２の比較器の出力とを入力として論理演算する演算回路とを有し、
前記第２の差動増幅器から出力された前記電圧ΔＶが所定範囲内に入っているか否かを判断することを特徴とする半導体回路。
【請求項５】
請求項１〜３のいずれか１項記載の半導体回路において、
前記第１の回路は、非線形の入力抵抗特性、出力抵抗特性、または入出力抵抗特性を持つ回路であることを特徴とする半導体回路。
【請求項６】
請求項１〜５のいずれか１項記載の半導体回路を用いたことを特徴とする計算機。
【請求項７】
請求項１〜５のいずれか１項記載の半導体回路を用いたことを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体回路のインピーダンス調整技術に関し、特に、非線形の抵抗特性を持つ入出力回路や、それを用いた計算機、通信装置などに適用して有効な技術に関する。
【背景技術】
【０００２】
本発明者が検討したところによれば、半導体回路のインピーダンス調整技術において、たとえば高速伝送用のドライバ回路では、その小面積・小電力化に有効なＣＭＯＳ型出力回路が用いられている。このＣＭＯＳ型出力回路では、抵抗素子（パスゲート）にＭＯＳを使用しているため、出力抵抗値が出力電圧に対して非線形となる。そのため、従来、出力抵抗値を調整するためには、回路の電圧−電流特性を計測し、その計測値を手動で微分して動作点での出力抵抗値をグラフ上で求めている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、前記のようなドライバ回路では、回路の電圧−電流特性の計測値を手動で微分するなど、ドライバ回路のインピーダンスを調整する場合に手動に頼ることが多いため、自動で行うことが求められている。
【０００４】
そこで、本発明の目的は、製品適用への必須条件である温度変化などの環境変化時の抵抗調整を自動で行うことができる技術を提供することにある。
【０００５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００７】
すなわち、代表的なものの概要は、非線形の抵抗特性を持つ回路と同一の特性を持つインピーダンス調整用の回路において、基準抵抗（通常５０Ω）との動作点をフィードバック制御で自動的に求める動作点算出回路と、この動作点算出回路で求めた動作点でのインピーダンスを算出するインピーダンス算出回路とを有するものである。さらに、インピーダンス算出回路で算出されたインピーダンスが所定範囲内に入っているか否かを判断するインピーダンス判定回路を有するものである。これらの動作点算出回路、インピーダンス算出回路およびインピーダンス判定回路は、それぞれＨｉｇｈ側インピーダンス調整用とＬｏｗ側インピーダンス調整用とを有するものである。
【発明の効果】
【０００８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【０００９】
すなわち、代表的なものによって得られる効果は、非線形の抵抗特性を持つ回路を有する半導体回路において、製品適用への必須条件である温度変化などの環境変化時の抵抗調整を自動で行うことができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１１】
また、以下においては、本発明の特徴を分かりやすくするために、本発明に対する前提技術を説明し、この前提技術と比較して本発明の実施の形態を説明する。
【００１２】
（本発明に対する前提技術）
図１は、半導体回路において、ドライバ回路とレシーバ回路を示す構成図である。
【００１３】
図１に示すように、たとえば高速伝送用のドライバ回路１は、レシーバ回路２に伝送手段３を通じて接続される。このドライバ回路１では、その小面積・小電力化に有効なＣＭＯＳ型出力回路が用いられる。このドライバ回路１には、データ信号（ＤＡＴＡ１〜ＤＡＴＡｘ）用のドライバ回路本体１０の他に、インピーダンス調整用のドライバレプリカ回路２０を有する。
【００１４】
データ信号用のドライバ回路本体１０は、ＰＭＯＳとＮＭＯＳからなるＣＭＯＳ回路１０１と、インピーダンスを調整するための可変抵抗１０２から構成される。このドライバ回路本体１０は、ケーブルや回路配線などの伝送手段３を通じてレシーバ回路２のレシーバ回路本体３０に接続され、ドライバ回路本体１０から送信信号が出力され、この送信信号はレシーバ回路本体３０で受信される。
【００１５】
ドライバレプリカ回路２０には、Ｈｉｇｈ側インピーダンス調整用のドライバレプリカ回路と、Ｌｏｗ側インピーダンス調整用のドライバレプリカ回路がある。各ドライバレプリカ回路２０は、ドライバ回路本体１０と同一の特性を持ち、ＰＭＯＳとＮＭＯＳからなるＣＭＯＳ回路２０１と、インピーダンスを調整するための可変抵抗２０２から構成される。Ｈｉｇｈ側インピーダンス調整用のドライバレプリカ回路の出力には、ＶＤＤ／２電位に接続された基準抵抗が接続されている。Ｌｏｗ側インピーダンス調整用のドライバレプリカ回路の出力には、ＶＤＤ／２電位に接続された基準抵抗が接続されている。
【００１６】
ドライバ回路１では、ドライバ回路本体１０にインピーダンス調整回路を付けると、余分な回路が付くことにより伝送性能が悪くなるので、通常は、ドライバ回路本体１０と同じ特性を持たせたドライバレプリカ回路２０を設けて、このドライバレプリカ回路２０でインピーダンス調整を行い、この調整結果をドライバ回路本体１０に反映することで、ドライバ回路１のインピーダンスを最適に調整している。
【００１７】
図２は、ドライバレプリカ回路を示す回路図である。図３は、ドライバレプリカ回路のインピーダンス調整方法を示す特性図である。
【００１８】
前述したように、ドライバレプリカ回路２０は、ＰＭＯＳとＮＭＯＳからなるＣＭＯＳ回路２０１と、インピーダンスを調整するための可変抵抗２０２から構成される。この可変抵抗２０２は伝送手段３の特性インピーダンス（通常５０Ω）と合致させて伝送効率を最適にするためのもので、実際には、図２に示すように、パスゲート２０３のゲート電圧を可変電圧源２０４で電圧Ｖｃに調整して抵抗値調整を行うように構成され、等価的に可変抵抗で示すことができる。
【００１９】
このドライバレプリカ回路２０では、可変抵抗２０２のパスゲート２０３にＭＯＳを使用しているため、図３に示すように、出力抵抗値が出力電圧に対して非線形となる。そのため、出力抵抗値を調整するためには、回路の電圧−電流特性を計測し、その計測値を手動で微分して動作点での出力抵抗値をグラフ上で求めている。
【００２０】
具体的に抵抗値を５０Ωに合わせる場合には、まず、可変電圧源２０４の電圧Ｖｃを変えてＶ（電圧）−Ｉ（電流）曲線を測定する。そして、Ｖ−Ｉ曲線からインピーダンス（Ｒ＝ΔＶ／ΔＩ）を算出する。次に、Ｖ−Ｉ曲線に５０Ω負荷曲線（Ｖ＝ＶＤＤ／２、Ｉ＝（ＶＤＤ／２）／５０）を描く。そして、Ｖ−Ｉ曲線と５０Ω負荷曲線との交点で、Ｖ−Ｉ曲線の傾きが５０Ωに近い電圧Ｖｃを探す。
【００２１】
このように、本発明に対する前提技術では、回路のＶ−Ｉ曲線の計測値を手動で微分するなど、ＣＭＯＳ型ドライバ回路のインピーダンスを調整する場合に手動に頼ることが多かった。そこで、本発明では、これを自動で行うものであり、以下に本発明の実施の形態を詳細に説明する。
【００２２】
（本発明の実施の形態）
本発明の実施の形態の半導体回路は、非線形の入力抵抗特性、出力抵抗特性、または入出力抵抗特性を持つ正規の回路本体（第１の回路）と、この回路本体と同一の非線形の入力抵抗特性、出力抵抗特性、または入出力抵抗特性を持つレプリカ回路を含むインピーダンス調整回路（第２の回路）とを有して構成される。以下においては、主に、非線形の出力抵抗特性を持つドライバ回路を例に説明するが、非線形の入力抵抗特性を持つレシーバ回路、非線形の入出力抵抗特性を持つ入出力回路にも適用可能であることは言うまでもない。
【００２３】
＜インピーダンス調整回路の構成＞
図４は、半導体回路のドライバ回路において、インピーダンス調整回路を示す回路図である。図５は、インピーダンス調整回路のインピーダンス調整方法を示す特性図である。
【００２４】
図４に示すインピーダンス調整回路４０は、前述したドライバレプリカ回路２０を３つ含み、基準抵抗との動作点をフィードバック制御で自動的に求める動作点算出回路５０と、この動作点算出回路５０で求めた動作点でのインピーダンスを算出するインピーダンス算出回路６０から構成される。
【００２５】
動作点算出回路５０は、第１のＣＭＯＳ回路５０１と、このＣＭＯＳ回路５０１の出力に一端が接続される第１の可変抵抗５０２と、この可変抵抗５０２の他端と電源電位との間に接続される第１の電流源５０３と、第２のＣＭＯＳ回路５０４と、このＣＭＯＳ回路５０４の出力に一端が接続される第２の可変抵抗５０５と、この可変抵抗５０５の他端と電源／２電位との間に接続される基準抵抗５０６と、第１の可変抵抗５０２の他端と第２の可変抵抗５０５の他端とにそれぞれの入力が接続され、出力で第１の電流源５０３を制御する第１の差動増幅器５０７から構成される。第１のＣＭＯＳ回路５０１と第１の可変抵抗５０２、第２のＣＭＯＳ回路５０４と第２の可変抵抗５０５でそれぞれ、ドライバレプリカ回路２０が構成される。
【００２６】
インピーダンス算出回路６０は、第３のＣＭＯＳ回路６０１と、このＣＭＯＳ回路６０１の出力に一端が接続される第３の可変抵抗６０２と、この可変抵抗６０２の他端と電源電位との間に接続される第２の電流源６０３と、第３の可変抵抗６０２の他端と第１の可変抵抗５０２の他端とにそれぞれの入力が接続される第２の差動増幅器６０４から構成される。第３のＣＭＯＳ回路６０１と第３の可変抵抗６０２でドライバレプリカ回路２０が構成される。
【００２７】
以上のように構成されるインピーダンス調整回路４０において、インピーダンスを調整する場合には、図５に示すように、まず、動作点算出回路５０において、第１の差動増幅器５０７への第１の可変抵抗５０２側の入力電圧Ｖ１と第２の可変抵抗５０５側の入力電圧Ｖ２とが等しくなるように第１の電流源５０３の電流Ｉ１を制御して、Ｖ−Ｉ曲線と５０Ω負荷曲線との交点を回路的に求める。次に、インピーダンス算出回路６０において、この求めた交点で第２の電流源６０３を電流ΔＩだけ変化させて第２の差動増幅器６０４から変化した電圧ΔＶを出力させる。そして、電流ΔＩ、電圧ΔＶに基づいて、インピーダンスＲ＝ΔＶ／ΔＩを求める。
【００２８】
＜インピーダンス調整回路の別の構成（ドライバレプリカ回路の減少）＞
図６は、別の構成のインピーダンス調整回路を示す回路図である。
【００２９】
図６に示すインピーダンス調整回路は、前記図４に対して、ドライバレプリカ回路を減少して構成した例である。ここでは、前記図４と異なる動作点算出回路を主に説明する。
【００３０】
図６に示すインピーダンス調整回路４０において、動作点算出回路５０は、第１のＣＭＯＳ回路５０１と、このＣＭＯＳ回路５０１の出力に一端が接続される第１の可変抵抗５０２と、この可変抵抗５０２の他端と電源電位との間に接続される第１の電流源５０３と、電源／２電位に一端が接続される基準抵抗５０６と、この基準抵抗５０６の他端と接地電位との間に接続される第３の電流源５０８と、第１の可変抵抗５０２の他端と基準抵抗５０６の他端とにそれぞれの入力が接続され、出力で第１の電流源５０３と第３の電流源５０８を制御する第１の差動増幅器５０７から構成される。
【００３１】
このように構成されるインピーダンス調整回路４０において、インピーダンスを調整する場合には、まず、動作点算出回路５０において、第１の差動増幅器５０７への第１の可変抵抗５０２側の入力電圧Ｖ１と基準抵抗５０６側の入力電圧Ｖ２とが等しくなるように第１の電流源５０３の電流Ｉ１を制御して、Ｖ−Ｉ曲線と基準抵抗の負荷曲線との交点を求める。次に、インピーダンス算出回路６０において、この求めた交点で第２の電流源６０３を電流ΔＩだけ変化させて第２の差動増幅器６０４から変化した電圧ΔＶを出力させる。そして、電流ΔＩ、電圧ΔＶに基づいて、インピーダンスＲ＝ΔＶ／ΔＩを求める。
【００３２】
この図６に示すインピーダンス調整回路４０は、前記図４に対して、ドライバレプリカ回路２０を１つ少なくできるという利点がある。
【００３３】
＜インピーダンス調整回路の別の構成（インピーダンス算出の高精度化）＞
図７は、別の構成のインピーダンス調整回路を示す回路図である。
【００３４】
図７に示すインピーダンス調整回路は、前記図４に対して、インピーダンス算出を高精度化して構成した例である。ここでは、前記図４と異なるインピーダンス算出回路を主に説明する。
【００３５】
図７に示すインピーダンス調整回路４０において、インピーダンス算出回路６０は、第３のＣＭＯＳ回路６０１と、このＣＭＯＳ回路６０１の出力に一端が接続される第３の可変抵抗６０２と、この可変抵抗６０２の他端と電源電位との間に接続される第２の電流源６０３と、第４のＣＭＯＳ回路６０５と、このＣＭＯＳ回路６０５の出力に一端が接続される第４の可変抵抗６０６と、この可変抵抗６０６の他端と電源電位との間に接続される第４の電流源６０７と、第３の可変抵抗６０２の他端と第４の可変抵抗６０６の他端とにそれぞれの入力が接続される第２の差動増幅器６０４から構成される。
【００３６】
このように構成されるインピーダンス調整回路４０において、インピーダンスを調整する場合には、まず、動作点算出回路５０において、第１の差動増幅器５０７への第１の可変抵抗５０２側の入力電圧Ｖ１と基準抵抗５０６側の入力電圧Ｖ２とが等しくなるように第１の電流源５０３の電流Ｉ１を制御して、Ｖ−Ｉ曲線と基準抵抗の負荷曲線との交点を求める。次に、インピーダンス算出回路６０において、この求めた交点で第２の電流源６０３と第４の電流源６０７を電流ΔＩ／２だけ変化させて第２の差動増幅器６０４から変化した電圧ΔＶを出力させる。そして、電流ΔＩ、電圧ΔＶに基づいて、インピーダンスＲ＝ΔＶ／ΔＩを求める。
【００３７】
この図７に示すインピーダンス調整回路４０は、前記図４および図６がＶ１とＶ１＋ΔＶでインピーダンスを算出するのに対して、Ｖ１±ΔＶ／２で算出するので、精度の高いインピーダンスが算出できるという利点がある。なお、インピーダンス算出点は、前記図４および図６がＶ１＋ΔＶ／２での傾きであるのに対して、図７はＶ１での傾きである。
【００３８】
＜インピーダンス調整回路の別の構成（インピーダンス判定回路の付加）＞
図８は、別の構成のインピーダンス調整回路を示す回路図である。
【００３９】
図８に示すインピーダンス調整回路は、前記図７に対して、インピーダンス判定回路を付加して構成した例である。図８は、前記図７を例に説明するが、前記図４および図６にも適用可能であることは言うまでもない。ここでは、前記図７に付加したインピーダンス判定回路を主に説明する。このインピーダンス判定回路は、インピーダンス算出回路で算出されたインピーダンスが所定範囲内に入っているか否かを判断する回路である。
【００４０】
図８に示すインピーダンス調整回路４０において、インピーダンス判定回路７０は、第２の差動増幅器６０４の出力に負側入力が接続され、正側入力に正側参照電圧が接続される第１の比較器７０１と、第２の差動増幅器６０４の出力に正側入力が接続され、負側入力に負側参照電圧が接続される第２の比較器７０２と、第１の比較器７０１の出力と第２の比較器７０２の出力とを入力として論理和演算するＡＮＤ回路７０３から構成される。
【００４１】
このインピーダンス調整回路４０においては、インピーダンス判定回路７０で比較を容易にするために、インピーダンス算出回路６０の出力は電圧値を参照電圧Ｖｒｅｆだけシフトしている。すなわち、インピーダンス算出回路６０の第２の差動増幅器６０４は、各入力に抵抗６０８，６０９が接続され、出力と負側入力との間に抵抗６１０が接続され、さらに正側入力には抵抗６１１を介して参照電圧Ｖｒｅｆが供給される構成となっている。
【００４２】
このように構成されるインピーダンス調整回路４０において、インピーダンスを調整する場合には、まず、動作点算出回路５０において、第１の差動増幅器５０７への第１の可変抵抗５０２側の入力電圧Ｖ１と基準抵抗５０６側の入力電圧Ｖ２とが等しくなるように第１の電流源５０７の電流Ｉ１を制御して、Ｖ−Ｉ曲線と基準抵抗の負荷曲線との交点を求める。次に、インピーダンス算出回路６０において、この求めた交点で第２の電流源６０４と第４の電流源６０７を電流ΔＩ／２だけ変化させて第２の差動増幅器６０４から変化した電圧ΔＶを参照電圧Ｖｒｅｆだけシフトして電圧Ｖｒｅｆ＋ΔＶを出力させる。
【００４３】
そして、インピーダンス判定回路７０において、第２の差動増幅器６０４から出力された電圧Ｖｒｅｆ＋ΔＶが所定範囲内Ｖｒｅｆ±ΔＶ１に入っているか否かを判断する。この場合に、第１の比較器７０１は、Ｖｒｅｆ＋ΔＶとＶｒｅｆ＋ΔＶ１とを比較し、ΔＶ１＞ΔＶではＬｏｗ、ΔＶ１＜ΔＶではＨｉｇｈとなり、また、第２の比較器７０２は、Ｖｒｅｆ＋ΔＶとＶｒｅｆ−ΔＶ１とを比較し、−ΔＶ１＞ΔＶではＨｉｇｈ、−ΔＶ１＜ΔＶではＬｏｗとなる。そして、ＡＮＤ回路７０３から、ΔＶ１＜ΔＶ、かつ、−ΔＶ１＞ΔＶの入力の場合にＨｉｇｈとなる判定信号が出力される。
【００４４】
＜インピーダンス調整方法の動作＞
図９は、前記図４のインピーダンス調整回路のインピーダンス調整方法を示すフローチャートである。このインピーダンス調整方法は、前記図６、図７および図８のインピーダンス調整回路においても同様である。
【００４５】
まず、動作点算出回路５０において、第１および第２の可変抵抗５０２，５０５の抵抗値Ｒを最大に設定する（Ｓ１）。次に、第１の差動増幅器５０７において、入力電圧Ｖ１＝Ｖ２になるように、第１の電流源５０３の電流Ｉ１を合わせる（Ｓ２）。この動作は、回路的に自動で調整される。
【００４６】
そして、インピーダンス算出回路６０の第２の差動増幅器６０４から出力された電圧ΔＶを見て、インピーダンスＲ＝ΔＶ／ΔＩが５０Ω±１Ωに入っているかを見る（Ｓ３）。もし、インピーダンスＲが５０Ω±１Ωに入っていなかった場合（ＮＧ）には、Ｒを少し小さくする（Ｓ４）。そして、再び、Ｖ１＝Ｖ２になるようにＩ１を合わせる動作（Ｓ２）を繰り返し、インピーダンスＲが５０Ω±１Ωに入った時点（ＯＫ）で調整完了となる（Ｓ５）。
【００４７】
＜レシーバ回路のインピーダンス調整回路＞
図１０は、レシーバ回路を示す回路図である。図１１は、レシーバ回路のインピーダンス調整回路を示す回路図である。
【００４８】
レシーバ回路２のレシーバ回路本体３０は、図１０に示すように、入力信号を受信する差動増幅器３０１と、インピーダンスを調整するための可変抵抗３０２，３０３から構成される。
【００４９】
レシーバ回路２のインピーダンス調整回路８０は、図１１に示すように、基準抵抗との動作点をフィードバック制御で自動的に求める動作点算出回路と、この動作点算出回路で求めた動作点でのインピーダンスを算出するインピーダンス算出回路から構成される。
【００５０】
動作点算出回路は、電源電位に一端が接続される第１の可変抵抗８０１と、この可変抵抗８０１の他端と接地電位との間に接続される第１の電流源８０２と、電源電位に一端が接続される第２の可変抵抗８０３と、この可変抵抗８０３の他端と接地電位に接続された電圧バイアス８０４との間に接続される基準抵抗８０５と、第１の可変抵抗８０１の他端と第２の可変抵抗８０３の他端とにそれぞれの入力が接続され、出力で第１の電流源８０２を制御する第１の差動増幅器８０６から構成される。
【００５１】
インピーダンス算出回路は、電源電位に一端が接続される第３の可変抵抗８０７と、この可変抵抗８０７の他端と接地電位との間に接続される第２の電流源８０８と、第３の可変抵抗８０７の他端と第１の可変抵抗８０１の他端とにそれぞれの入力が接続される第２の差動増幅器８０９から構成される。
【００５２】
以上のように構成されるインピーダンス調整回路８０において、インピーダンスを調整する場合には、まず、動作点算出回路において、第１の差動増幅器８０６への第１の可変抵抗８０１側の入力電圧Ｖ１と第２の可変抵抗８０３側の入力電圧Ｖ２とが等しくなるように第１の電流源８０２の電流Ｉ１を制御して、Ｖ−Ｉ曲線と基準抵抗の負荷曲線との交点を回路的に求める。次に、インピーダンス算出回路において、この求めた交点で第２の電流源８０８を電流ΔＩだけ変化させて第２の差動増幅器８０９から変化した電圧ΔＶを出力させる。そして、電流ΔＩ、電圧ΔＶに基づいて、インピーダンスＲ＝ΔＶ／ΔＩを求める。
【００５３】
＜半導体回路の構成＞
図１２は、半導体回路を示す構成図である。
【００５４】
半導体回路４は、非線形の出力抵抗特性を持つドライバ回路１（ドライバ回路本体１０）と、このドライバ回路１と同一の非線形の出力抵抗特性を持つレプリカ回路を含むＨｉｇｈ側およびＬｏｗ側のインピーダンス調整回路４０と、非線形の入力抵抗特性を持つレシーバ回路２（レシーバ回路本体３０，インピーダンス調整回路８０）と、これらの各回路のインピーダンス調整およびインピーダンス設定を制御する演算回路９０などから構成される。
【００５５】
ドライバ回路１のドライバ回路本体１０は、たとえば図１を用いて前述したように、出力信号を送信するＰＭＯＳとＮＭＯＳからなるＣＭＯＳ回路１０１と、インピーダンスを調整するための可変抵抗１０２から構成される。
【００５６】
ドライバ回路１のＨｉｇｈ側およびＬｏｗ側のインピーダンス調整回路４０は、たとえば図４や図６〜８を用いて前述したように、基準抵抗との動作点をフィードバック制御で自動的に求める動作点算出回路５０と、この動作点算出回路５０で求めた動作点でのインピーダンスを算出するインピーダンス算出回路６０から構成される。さらに、インピーダンス算出回路６０で算出されたインピーダンスが所定範囲内に入っているか否かを判断するインピーダンス判定回路７０も含むことが望ましい。
【００５７】
レシーバ回路２のレシーバ回路本体３０は、たとえば図１０を用いて前述したように、入力信号を受信する差動増幅器３０１と、インピーダンスを調整するための可変抵抗３０２，３０３から構成される。
【００５８】
レシーバ回路２のＨｉｇｈ側およびＬｏｗ側のインピーダンス調整回路８０は、たとえば図１１を用いて前述したように、基準抵抗との動作点をフィードバック制御で自動的に求める動作点算出回路と、この動作点算出回路で求めた動作点でのインピーダンスを算出するインピーダンス算出回路から構成される。
【００５９】
この半導体回路４では、ドライバ回路本体１０にインピーダンス調整回路を付けると、余分な回路が付くことにより伝送性能が悪くなるので、通常は、ドライバ回路本体１０と同じ特性を持たせたＨｉｇｈ側およびＬｏｗ側のインピーダンス調整回路４０を設けて、このインピーダンス調整回路４０でインピーダンス調整を行い、この調整結果をドライバ回路本体１０に反映することで、ドライバ回路１のインピーダンスを最適に調整することができる。また、レシーバ回路２においても同様に、レシーバ回路本体３０と同じ特性を持たせたＨｉｇｈ側およびＬｏｗ側のインピーダンス調整回路８０を設けて、このインピーダンス調整回路８０でインピーダンス調整を行い、この調整結果をレシーバ回路本体３０に反映することで、レシーバ回路２のインピーダンスを最適に調整することができる。
【００６０】
＜計算機の構成＞
図１３は、計算機を示す構成図である。
【００６１】
計算機５は、前述した半導体回路４を実装した複数のドータボード６と、これらのドータボード６を搭載するバックボード７などから構成される。ドータボード６には、ＣＰＵなどを含む半導体回路４の他に、通信コネクタ８などが実装され、これらの間は伝送手段３である回路配線を通じて電気的に接続されている。
【００６２】
この計算機５では、ドータボード６上に実装される半導体回路４に製造上の特性ばらつきがあっても、半導体回路４毎にインピーダンスを算出してそれぞれを最適な状態に設定することができる。また、各ドータボード６の周囲環境（温度、電源電圧等）が異なっても、ドータボード６毎にインピーダンスを算出してそれぞれを最適な状態に設定することができる。
【００６３】
＜通信装置の構成＞
図１４は、通信装置を示す構成図である。
【００６４】
通信装置９は、前述した半導体回路４を実装した複数のドータボード６と、これらのドータボード６を搭載するバックボード７などから構成される。ドータボード６には、通信インタフェースなどを含む半導体回路４の他に、通信コネクタ８などが実装され、これらの間は伝送手段３である回路配線を通じて電気的に接続されている。
【００６５】
そして、この通信装置９と同様に構成される他の通信装置９との間で、通信コネクタ８に接続される伝送手段３であるケーブルを通じて信号を送受信することができる。
【００６６】
この通信装置９では、通信装置９に製造上の特性ばらつきがあっても、また、通信装置９の周囲環境（温度、電源電圧等）が異なっても、それぞれのインピーダンスを最適な状態に設定することができる。
【００６７】
＜本発明の実施の形態の効果＞
以上説明したように、本実施の形態によれば、非線形の出力抵抗特性を持つドライバ回路１、非線形の入力抵抗特性を持つレシーバ回路２、非線形の入出力抵抗特性を持つ入出力回路などを有する半導体回路４において、製品適用への必須条件である温度変化などの環境変化時のインピーダンス調整を自動で行うことができる。
【００６８】
さらに、この半導体回路４を用いた計算機５ならびに通信装置９においても、製造上の特性ばらつきがあっても、また、周囲環境が異なっても、それぞれのインピーダンスを最適な状態に設定することができる。
【００６９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００７０】
本発明の半導体回路のインピーダンス調整技術は、非線形の抵抗特性を持つ入出力回路や、それを用いた計算機、通信装置などに利用可能である。
【図面の簡単な説明】
【００７１】
【図１】本発明に対する前提技術の半導体回路において、ドライバ回路とレシーバ回路を示す構成図である。
【図２】本発明に対する前提技術の半導体回路において、ドライバレプリカ回路を示す回路図である。
【図３】本発明に対する前提技術の半導体回路において、ドライバレプリカ回路のインピーダンス調整方法を示す特性図である。
【図４】本発明の実施の形態の半導体回路において、ドライバ回路のインピーダンス調整回路を示す回路図である。
【図５】本発明の実施の形態の半導体回路において、インピーダンス調整回路のインピーダンス調整方法を示す特性図である。
【図６】本発明の実施の形態の半導体回路において、別の構成（ドライバレプリカ回路の減少）のインピーダンス調整回路を示す回路図である。
【図７】本発明の実施の形態の半導体回路において、別の構成（インピーダンス算出の高精度化）のインピーダンス調整回路を示す回路図である。
【図８】本発明の実施の形態の半導体回路において、別の構成（インピーダンス判定回路の付加）のインピーダンス調整回路を示す回路図である。
【図９】本発明の実施の形態の半導体回路において、インピーダンス調整回路のインピーダンス調整方法を示すフローチャートである。
【図１０】本発明の実施の形態の半導体回路において、レシーバ回路を示す回路図である。
【図１１】本発明の実施の形態の半導体回路において、レシーバ回路のインピーダンス調整回路を示す回路図である。
【図１２】本発明の実施の形態の半導体回路を示す構成図である。
【図１３】本発明の実施の形態の半導体回路を用いた計算機を示す構成図である。
【図１４】本発明の実施の形態の半導体回路を用いた通信装置を示す構成図である。
【符号の説明】
【００７２】
１…ドライバ回路、２…レシーバ回路、３…伝送手段、４…半導体回路、５…計算機、６…ドータボード、７…バックボード、８…通信コネクタ、９…通信装置、
１０…ドライバ回路本体、２０…ドライバレプリカ回路、３０…レシーバ回路本体、４０…インピーダンス調整回路、５０…動作点算出回路、６０…インピーダンス算出回路、７０…インピーダンス判定回路、８０…インピーダンス調整回路、９０…演算回路、
１０１…ＣＭＯＳ回路、１０２…可変抵抗、
２０１…ＣＭＯＳ回路、２０２…可変抵抗、
３０１…差動増幅器、３０２，３０３…可変抵抗、
５０１…ＣＭＯＳ回路、５０２…可変抵抗、５０３…電流源、５０４…ＣＭＯＳ回路、５０５…可変抵抗、５０６…基準抵抗、５０７…差動増幅器、５０８…電流源、
６０１…ＣＭＯＳ回路、６０２…可変抵抗、６０３…電流源、６０４…差動増幅器、６０５…ＣＭＯＳ回路、６０６…可変抵抗、６０７…電流源、６０８，６０９，６１０，６１１…抵抗、
７０１，７０２…比較器、７０３…ＡＮＤ回路、
８０１…可変抵抗、８０２…電流源、８０３…可変抵抗、８０４…電圧バイアス、８０５…基準抵抗、８０６…差動増幅器、８０７…可変抵抗、８０８…電流源、８０９…差動増幅器。
【図１】
0004966803.tif 000002
【図２】
0004966803.tif 000003
【図３】
0004966803.tif 000004
【図４】
0004966803.tif 000005
【図５】
0004966803.tif 000006
【図６】
0004966803.tif 000007
【図７】
0004966803.tif 000008
【図８】
0004966803.tif 000009
【図９】
0004966803.tif 000010
【図１０】
0004966803.tif 000011
【図１１】
0004966803.tif 000012
【図１２】
0004966803.tif 000013
【図１３】
0004966803.tif 000014
【図１４】
0004966803.tif 000015