(57)【特許請求の範囲】
【請求項１】
高電圧電界効果トランジスタ（ＨＶＦＥＴ）の延長されたドレインを製造する方法であって、
第１伝導型の第１エピタキシャル層を第２伝導型の基層の上に形成する工程と、
周囲が第１エピタキシャル層によって囲まれた第２伝導型の第１埋込層を形成すべく前記第１エピタキシャル層に第１ドーパントを打込む工程であって、前記打込みは前記第１エピタキシャル層に１つ以上の付加的な埋込層を製造するために異なるエネルギで連続的に実行され、前記１つ以上の付加的な埋込層のそれぞれは、前記第１エピタキシャル層の前記上部表面から垂直方向に異なる深さで配置される工程と、
第１伝導型の第２エピタキシャル層を前記第１エピタキシャル層の上部表面の上に形成する工程と、
周囲が第２エピタキシャル層によって囲まれた第２伝導型の第２埋込層を形成すべく前記第２エピタキシャル層に第２ドーパントを打込む工程と、
を具備することを特徴とする方法。
【請求項２】
前記第１及び第２埋込層は、第１伝導型のＪＦＥＴ伝導チャネルが前記第１埋込層と前記第２埋込層との間に形成されるように、前記第２エピタキシャル層の上部表面から垂直方向の異なる深さとなる位置に設けられる請求項１に記載の方法。
【請求項３】
前記第１埋込層は、前記基層の上部表面から離れるよう間隔がおかれている請求項１に記載の方法。
【請求項４】
前記第２埋込層は、前記第２エピタキシャル層の前記上部表面から離れるよう間隔がおかれている請求項１に記載の方法。
【請求項５】
前記第１及び第２ドーパントは同一である請求項１に記載の方法。
【請求項６】
第１伝導型はＮ型であり、第２伝導型はＰ型である請求項１に記載の方法。
【請求項７】
前記第１及び第２埋込層は、実質的に平行となる構成で垂直方向に離れるよう間隔がおかれている請求項１に記載の方法。
【請求項８】
前記第１エピタキシャル層に前記第１ドーパントを打込む工程の前に、前記第１エピタキシャル層の前記上部表面の上に、第１厚さ及び第２厚さを有する第１マスク層を形成する工程を具備する請求項１に記載の方法。
【請求項９】
前記第２エピタキシャル層に前記第２ドーパントを打込む工程の前に、前記第２エピタキシャル層の前記上部表面の上に、第１厚さ及び第２厚さを有する第２マスク層を形成する工程を具備する請求項１に記載の方法。
【請求項１０】
前記第２エピタキシャル層に前記第２ドーパントを打込む工程は、前記第２エピタキシャル層に１つ以上の付加的な埋込層を製造するために、異なるエネルギで連続的に実行され、
前記１つ以上の付加的な埋込層のそれぞれは、前記第２エピタキシャル層の前記上部表面から垂直方向に異なる深さで配置される、請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電圧電界効果（high voltage field-effect）トランジスタに関する。より詳細には、本発明は、高電圧接合電界効果（high voltage junction field-effect）トランジスタを含む高電圧電界効果トランジスタを製作するための方法に関する。
【背景技術】
【０００２】
高い降伏電圧及び低い「オン状態（on-state）」抵抗を有する、高電圧、絶縁ゲート型（insulated-gate）、電界効果トランジスタ（ＨＶＦＥＴ）を構築することが慣例となっている。この目的を達成するために、当業者は、高電圧接合電界効果トランジスタに直列に配置する絶縁ゲート型の電界効果トランジスタ（ＩＧＦＥＴ）を用いてきた。このようなトランジスタは、高い電圧でのスイッチングが可能であり、オン状態での抵抗について低い値を有し、絶縁ゲートの制御を有する。さらに、ＨＶＦＥＴは、通常パワー集積回路（power integrated circuit; ＰＩＣ）とよばれるものを形成するべく、単一の集積回路チップの上において低電圧ロジックトランジスタの近くに、効果的に作製されうる。
【０００３】
ＪＦＥＴ伝導チャネルを有する横方向（lateral）ＨＶＦＥＴは、オフライン電源（power supply）のための交流／直流変換器のような電力変換アプリケーションにおいて用いられてきている。このようなデバイスにおける１つの目標は、できるだけ小さな表面積を用いて高い降伏電圧（Ｖｂｄ）を有するトランジスタを製作することである。これらデバイスにおいて高い降伏電圧を実現するために、ＪＦＥＴ伝導チャネルだけでなく各ＪＦＥＴゲート層における電荷の量を正確に制御することが必要となる。この理由から、各層の電荷の変化を最小にする方法を用いてこのようなデバイスを作製することが望ましい。
【０００４】
また、所定のオン状態での抵抗を実現するためには、できるだけ表面積の小さいＨＶＦＥＴを作製することも望ましい。よく用いられる性能指数は、固有のオン抵抗（specific on-resistance）（Ｒｓｐ）として知られており、これは、オン状態での抵抗と表面積との積である。Ｒｓｐが低ければ、用いようとするより小さな面積のＨＶＦＥＴトランジスタは、所定のアプリケーションのオン状態での抵抗の要求条件を満たすことができ、これにより、ＰＩＣの面積及びコストがそれぞれ低減される。ＨＶＦＥＴのオン抵抗を低減する１つの方法は、多数のＪＦＥＴ伝導チャネルをトランジスタデバイスに統合することである。
【０００５】
この分野でのもう１つの目標は、正規プロセス分散（normal process variances）の範囲について必要とされるＶｂｄとＲｓｐとの組み合わせを矛盾なく伝える、高度に製造可能なＨＶＦＥＴデザインを提供することである。この目標を実現するために、製造工程は、臨界デバイスパラメータにおいて最小分散（minimal variance）を導入し、ＨＶＦＥＴは、プロセス変動（process variations）に対して最小の感度（sensitivity）を示すべきである。
【０００６】
上述した目標の達成を試みるべく、研究者及び技術者は、様々な異なる構造および処理方法を用いて実験をしてきた。例えば、米国特許第５,１４６,２９８及び第５,３１３,０８２号の両方は、多数のＪＦＥＴ伝導チャネルを有するＨＶＦＥＴを製造する方法を記載している。'０８２特許は、電荷を増加させＲｓｐを低減するために２つのＪＦＥＴチャネルを並列に配置するＨＶＦＥＴを教示している。Ｎ型上部層２８、Ｐ層２７及びＮ型延長ドレイン領域２６を含むＨＶＦＥＴ（'０８２特許の図１を参照）を形成するために３つの別々の注入工程及び拡散工程が必要とされる、３重拡散処理が開示されている。交代伝導型（alternating conductivity types）の多数の層は、半導体基層にドーパントを注入した後に拡散させることにより、製造される。すなわち、'０８２特許によれば、Ｎ井戸領域、Ｐ型埋込み（buried）領域及びＮ型延長ドレイン領域は、すべて表面から拡散される。
【０００７】
この従来技術の手法の１つの欠点は、連続したそれぞれの層は、対応する領域の伝導型を完全に補償しかつ変化させるためには、その層よりも前の層よりも高い表面濃度を有する必要があるということである。表面からドーパントを拡散させることによって、層間に適当な電荷バランスを維持することが非常に困難となる。加えて、埋込層とドレイン拡散領域との間の多量にドーピングしたｐ−ｎ接合は、デバイスのＶｂｄを低下させる。また、濃度は、各層における自由キャリア（free carrier）の移動度を低下させる傾向があり、これにより、ＨＶＦＥＴのオン抵抗を低下させることになる。これらの障害の結果、この製造方法は、通常、２つのＪＦＥＴ伝導チャネルしか有しないＨＶＦＥＴデバイスを製造することに限定される。
【０００８】
多数のＪＦＥＴ伝導チャネルを有するＨＶＦＥＴを製造する別の方法が、米国特許第４,７５４,３１０号に開示されている。'３１０特許は、交互の伝導型の材料をエピタキシャル堆積させる工程と、この後に、結果として得られる複数の層に接触するためのＶ形状の溝を形成する工程と、からなる構築方法を教示している。しかしながら、この方法では、多くのエピタキシャル堆積処理工程と溝の形成工程とに関連する高コストという欠点を有する。さらには、エピタキシャル堆積により形成された各層における電荷を正確に制御することが困難である。上述したように、一貫した高降伏電圧により特徴付けられるデバイスを実現するには、適当に電荷を制御することが非常に重要である。
【０００９】
多数のＪＦＥＴ伝導チャネルを有するＨＶＦＥＴを製造する同様の方法が、"Theory of Semiconductor Superjunction Devices"(Jpn. J. Appl. Phys., Vol. 36, pp. 6254-6262 (Oct. 1997))と題した藤原による論文に開示されている。藤原は、また、エピタキシャル成長及びＨＶＦＥＴを製造するために溝を形成することについての技術を教示している。この方法は、上述したような、電荷制御問題及び高製造コストという同一の欠点を有している。
【００１０】
多数のＪＦＥＴ伝導チャネルを有するＨＶＦＥＴを製造するさらに別の方法が、１９９９年２月５日に出願されたRumennikらによる米国特許出願第０９／２４５,０２９号に開示されている。なお、この出願は、本出願の譲受人に譲渡されている。Rumennikは、複数の埋込層を形成すべく半導体基層の表面から多数の高エネルギーを打ち込むこと（implant）を教示している。しかしながら、この手法の１つの欠点は、埋込層の数及び最大深さが、利用可能な打込みエネルギーによって制限されるということである。例えば、典型的な高エネルギー打込み機で利用可能な最大ホウ素打込みエネルギーは、約７ＭｅＶである。Rumennikにより開示された技術を用いると、かかる打込み機は、４つの別々の埋込層を形成して、４つのＪＦＥＴ伝導チャネルに対して約６Ωｍｍ2という対向する固有のオン抵抗を与える。
【００１１】
さらなる背景技術として、Williamsによる米国特許第５,３８６,１３６号は、ゲートエッジで低減されたピーク電場を有する、少量ドーピングされたドレイン（ＬＤＤ）横方向ＭＯＳＦＥＴトランジスタを教示している。シリコン表面より下に、さらに横方向にかつドレインコンタクト領域の方向により均一に、電位ラインを押し下げるＰ＋埋込層の存在に起因して、ピーク電場は低減される。山西ら（JP404107877A）は、熱加熱（thermal heatin）によるドーパントセグリゲーション（dopant segregation）という処理技術を用いて、延長されたドリフト領域にＰ埋込層を構築することを教示している。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
よって、従来技術に関連する問題を解決し、信頼性があり、経済的に有効な、多数のＪＦＥＴ伝導チャネルを有するＨＶＦＥＴを製造する方法が、依然として要求されている。
【課題を解決するための手段】
【００１３】
本発明に係るＨＶＦＥＴの製造方法の１つの特徴は、第１伝導型の第１エピタキシャル層を第２伝導型の基層の上に形成する工程と、前記第２伝導型の第１埋込層を形成すべく前記第１エピタキシャル層に第１ドーパントを打込む工程と、前記第１伝導型の第２エピタキシャル層を前記第１エピタキシャル層の上部表面の上に形成する工程と、前記第２伝導型の第２埋込層を形成すべく前記第２エピタキシャル層に第２ドーパントを打込む工程と、を具備することである。
【図面の簡単な説明】
【００１４】
【図１Ａ】本発明の一実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図１Ｂ】本発明の一実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図１Ｃ】本発明の一実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図１Ｄ】本発明の一実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図１Ｅ】本発明の一実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図２】本発明の別の実施の形態に基づいて製造されたＨＶＦＥＴの断側面図。
【図３】本発明のさらに別の実施の形態に基づいて製造されたＨＶＦＥＴの断側面図。
【図４】本発明のさらに別の実施の形態に基づいて製造されたＨＶＦＥＴの断側面図。
【図５】本発明のさらに別の実施の形態に基づいて製造されたＨＶＦＥＴの断側面図。
【図６】本発明のさらに別の実施の形態に基づいて製造されたＨＶＦＥＴの断側面図。
【図７Ａ】本発明のさらに別の実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図７Ｂ】本発明のさらに別の実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図７Ｃ】本発明のさらに別の実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図７Ｄ】本発明のさらに別の実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図７Ｅ】本発明のさらに別の実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図８】本発明のさらに別の実施の形態に基づいて製造されたＨＶＦＥＴの断側面図。
【図９】本発明のさらに別の実施の形態に基づいて製造されたＨＶＦＥＴの断側面図。
【図１０Ａ】本発明のさらに別の実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図１０Ｂ】本発明のさらに別の実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図１０Ｃ】本発明のさらに別の実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図１０Ｄ】本発明のさらに別の実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図１０Ｅ】本発明のさらに別の実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図１０Ｆ】本発明のさらに別の実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図１０Ｇ】本発明のさらに別の実施の形態に係る高電圧電界効果トランジスタ（ＨＶＦＥＴ）のデバイス構造の製造を示す断側面図。
【図１１】本発明のさらに別の実施の形態に基づいて製造されたＨＶＦＥＴの断側面図。
【図１２】本発明のさらに別の実施の形態に基づいて製造されたＨＶＦＥＴの断側面図。
【発明を実施するための形態】
【００１５】
限定のためではなく例として添付図面を参照して本発明を説明する。
【００１６】
以下の説明では、本発明の完全な理解に資するために、材料のタイプ、構造や処理工程等のような多数の特定の具体例を示す。半導体業界における当業者は、これら多くの具体例がなくとも本発明は実施されうる、ということを理解できよう。本発明が不明確とならないようにするために、周知の要素、技術及び処理工程については、詳細には説明していない。
【００１７】
本発明は、所定の降伏電圧のための低いオン状態抵抗を付与する、多数のＪＦＥＴ伝導チャネルを有する高電圧電界効果トランジスタを製造するための方法に関する。本明細書では、説明を目的としてｎチャネルＨＶＦＥＴについて説明するが、ｐチャネルＨＶＦＥＴについても、様々な領域及び層に関連する伝導型を適切に反転させる現在の処理技術を用いて、製造することができる。
【００１８】
図１Ａを参照するに、埋込み領域１５−１７の形成後のＮ型基層１０の断面図が示されている。基層１０は、上部表面１８及び底面１９を備える。ここで説明する実施の形態では、基層１０は、均一にドーピングされたＮ型である。ドーピングレベルは、最終的なＨＶＦＥＴデバイスのＪＦＥＴ伝導チャネルのそれぞれにおいて必要とされる電荷量を付与するように選択される。ＪＦＥＴ伝導チャネルは、図１ＡにおけるＰ型埋込層１５の間に付与されたＮ型領域を備える。本発明によれば、埋込層１５及びこれらに関連したＪＦＥＴ伝導チャネルは、最終的には完成したＨＶＦＥＴの横方向に延長したドレインの部分となりうる基層の横方向に延長した領域に、形成される。
【００１９】
当業者であれば、横方向に延長した領域はまた、別の横方向パワーデバイスの高電圧部分を含みうる、ということを理解するであろう。例えば、高パワーダイオード、ＪＦＥＴやＬＩＧＢＴ等もまた、ＨＶＦＥＴの横方向に延長した領域に組み込まれうる。
【００２０】
一実施の形態では、基層１０は、エッチストップ層及び／又は付着面（cleave plane）を含んで、この層（後に簡単に説明するように、ウェハボンディング及びエッチバックの後の層）の最終的な厚さの制御を容易としている。基層１０は、エピタキシャル層を含みうるということを理解されたい。別の実施の形態では、基層領域１０は、均一にドーピングしたＰ型基層材料に形成された、打込み及び拡散がなされたＮ型領域を含む。
【００２１】
図１Ａの埋込み領域１５−１７は、基層１０へのホウ素のようなＰ型ドーパントの打込みの後に、従来のフォトリソグラフィを用いて形成される。例えば、マスキング層メンバ（member）１１、１２及び１３が上部表面１８の上に形成され、多くの打込み工程が上部表面１８を介して実行されて、図示するような多数のＰ型埋込層が形成される。イオン打込みのそれぞれについての用量（dose）及びエネルギは、埋込層のそれぞれにおいてだけでなく対応するＪＦＥＴ伝導チャネルにおいて必要とされる電荷量を付与するように選択される。Ｐ型埋込層１５のまわりのＮ型伝導チャネルは、ＨＶＦＥＴの延長されたドレイン領域において電流が流れるためのパスを付与する。
【００２２】
所定の打込みエネルギについては、マスキング層メンバ１１−１３の厚さは、ドーパントが基層１０の中に浸透すること（penetration）に影響を与える。理解できるように、マスキングメンバ１１及び１２の両方は、ドーパントイオンが基層材料の中に浸透することを効果的に防止する厚さｔ1を有する。逆に、上面１８が露出している場所では、個々の埋込み領域１５及び１６の深さは、各打込み工程のエネルギ及び量に従って決定される。
【００２３】
説明した実施の形態によれば、対応するＰ型埋込層領域１５及び１６（「ＰＢ'」が付された）は、同一の打込み工程を用いて同時に形成される、ということに注意されたい。例えば、埋込み領域１５ａ及び１６ａは、同一の打込み工程を利用して、基層１０において同一の深さに形成される。同様に、埋込層領域の対、１５ｂと１６ｂ、１５ｃと１６ｃ、及び、１５ｄと１６ｄは、それぞれ、同一の打込み処理工程を用いて形成される。上部表面に対しての埋込層領域１５ａ−ｄと１６ａ−ｄとの間における垂直方向の深さについての相違は、多数の打込み工程のそれぞれに関連する打込みエネルギ及び打込み量における相違に起因している。表面１８の露出された部分は、打込まれたもの（implants）をさえぎる又は阻止するために、酸化物（oxide）のような材料の付加的な層により覆われうる。
【００２４】
ＰＢ'埋込層領域１６は、本発明の処理に選択的に含まれるということを理解されたい。別言すれば、別の実施の形態は、これらＰＢ'埋込層領域を除くことができる。図１Ａ−図１Ｅにより示された実施の形態では、埋込層領域１６は、ＨＶＦＥＴのソース領域が配置されるであろう基層表面の下の領域に形成される。
【００２５】
図１Ａはまた、表面マスキング層の厚さにおける相違がどのように利用されて、対応する領域１５及び１６に関連して基層１０内の異なる深さに付与される埋込層領域１７を実現するかについても示している。この場合には、増す近郷層メンバ１３は、厚さｔ1より小さい厚さｔ2を有するように意図的に形成される。厚さｔ2は、埋込層領域１７ａ−１７ｄ（「ＰＢ''」と付された）を、対応する埋込層領域１６ａ−１６ｄに比較してわずかに浅いオフセット深さで形成させるように、選択される。マスキング層メンバ１１−１３は、酸化物、窒化物（nitride）フォトレジスト又はその他の好適な材料を含みうる。
【００２６】
マスキングメンバ１３の厚さｔ２及び打込みエネルギを適当に選択することにより、隣り合うように形成されたＰＢ'埋込層領域及びＰＢ''埋込領域は、基層１０の表面１８の下に延びるＰ型ドーピングの連続した領域を形成するであろう。この連続したＰ型領域は、同一の基層に製造されるその他の回路からＨＶＦＥＴを隔離するのに用いられうる。
【００２７】
この実施の形態については、ＰＢ''埋込層領域１７ａ−１７ｄは、対応するＰＢ'埋込層領域１６ａ−１６ｄ（及びＰ型埋込層領域１５ａ−１５ｄも）を形成すべく用いられる同一の打込み工程を用いて形成されうる、ということを理解すべきである。
【００２８】
図１Ｂは、ひっくり返され（フリップオーバされ）てＰ型基層２０に結合された後の基層１０の断面図である。上部表面１８を基層２０に結合することは、従来のウェハボンディング技術により実現することができる。ウェハボンディング処理の間では、Ｐ型埋込層１５−１７の外方拡散（out-diffusion）を防ぐために、比較的に低い温度を維持することが好ましい。基層１０と基層２０との間のボンディング界面（bonded interface）は、反転バイアス下でＨＶＦＥＴの空乏領域内に存在するであろうから、この界面は、トラップ（trap）、ボイド（void）及び汚染（contamination）がないのが理想的である。
【００２９】
図１Ｂはまた、基層１０の薄膜化（thinning）後の製造処理における一段階でのデバイスをも示す。図１Ｂの実施の形態によれば、薄膜化は、上部から下方に、すなわち、表面１９から表面１８に向かって下方に起こる。薄膜化の後には、デバイス基層の新しい上部表面は、図１Ｂでは数１９'によって示されている。薄膜化は、従来の化学エッチング又は機械的若しくは化学機械的方法を含む様々な技術のうちの任意のものを用いて実行されうる。
【００３０】
一実施の形態では、エッチトップ層又は付着面は、基層１０の最終的な厚さについての良好な制御を可能とするように、表面１９'が配置されることになる基層１０内に付着される。後に示すように、基層１０の最終的な厚さは、後の処理工程において形成されるような埋込層領域１５ｄと埋込層領域１５ｅとの間に間隔（spacing）を確立する際に重要である。
【００３１】
図１Ｃは、最上の埋込層領域１５ｅ−１５ｈ、１６ｅ−１６ｈ及び１７ｅ−１７ｈの形成の後の図１Ｂのデバイスの断面図である。（再度言及するに、埋込層１６及び１７は、説明する実施の形態に選択的に含まれる、ということを理解されたい）。最上の埋込領域１５ｅ−１５ｈ、１６ｅ−１６ｈ及び１７ｅ−１７ｈは、下に位置する埋込層領域１５ａ−１５ｄ、１６ａ−１６ｄ及び１７ａ−１７ｄを形成するために用いられるものと同様のフォトリソグラフィ工程及びイオン打込み工程を利用して、形成されうる。この例では、選択的に用いられる酸化物層３０は、基層１０の表面１９'の上に最初に成長又は堆積される。酸化物層３０は、最終的なＨＶＦＥＴのフィールド酸化物（field oxide）となりうる。理想的には、選択的に用いられる酸化物層３０は、これより前に形成された埋込層の外方拡散を最小化するために、低温の処理技術を用いて製造される。別の層３２もまた、層３０と同一の厚さを付与されうる。
【００３２】
マスキング層メンバ３１、３４及び３５が表面１９'の上に形成され、多数回の打込み工程（矢印３７で示すように）が実行されることにより、図に示すように多数の最上のＰ型埋込層及び対応するＪＦＥＴ伝導チャネルが形成される。各打込みの量及びエネルギは、最上のＰ型埋込層のそれぞれにおいて及び対応するＪＦＥＴ伝導チャネルにおいて必要とされる電荷量を付与するように選択される。メンバ３４及び３５の厚さは、打込みを完全に阻止するように選択される。
【００３３】
層３０の厚さは、打込みイオンが基層における所定の深さにまで浸透することを可能とする。埋込層領域１５ｅ−１５ｈ及び１６ｄ−１６は、それぞれ、同一の打込みを用いて形成されるので、比較的に薄いマスキング層３１は、対応する埋込層領域１５ｄ−１５ｈのそれぞれと比較して、基層１０内により深く付与される埋込層領域１６ｄ−１６ｈのセットを製造する。図示するように、比較的に薄いマスキング層３１は、下に位置する埋込層領域１６ｄと合併される埋込層領域１６ｅを製造する。この実施の形態では、領域１６ｄと１６ｅとの合併は、完成されたデバイス構造においてソース領域から基層２０に向かって下方に延びる連続したＰ型隔離（isolation）領域を確立するのに重要である。この連続したＰ型隔離領域は、ＨＶＦＥＴを他の回路から隔離するのに用いられうる。
【００３４】
図１Ｃの断面図もまた、対応するＰＢ'埋込層領域１６ｅ−１６ｈに隣合いかつ接続されるＰ型埋込層領域１７ｅ−１７ｈ（「ＰＢ''」と付された）を選択的に含むことを示す。これらＰＢ''埋込層領域は、ＰＢ'埋込層領域を形成するために用いられるものと同一の打込み工程によって形成される。ここで示す例では、層３１の厚さより大きな厚さを有するマスキング層３２は、打込み工程の前に表面１９'の上に形成される。層３１に対してマスキング層３２のより大きな厚さは、各埋込層領域１７ｅ−１７ｈを、それらの対照物である埋込層領域１６ｅ−１６ｈに比較して比較的に浅い深さで形成させる。ここで再度言及するに、マスク層の厚さ及び打込みエネルギを適当に選択することにより、ＰＢ'埋込層領域とＰＢ''埋込層領域とが合併され、これにより、表面１９'の真下から基層２０に向かって下方に述べいるＰ型デーピングの連続した領域が形成されることになる。
【００３５】
ＨＦＶＥＴの延長されたドレイン領域又はドリフト領域が一旦上述した工程に従って形成されれば、デバイスを完成させるために後の製造工程が利用されうる。
【００３６】
図１Ｄは、ソース領域４２、ドレイン領域４７、及び、薄いゲート酸化物層４４によって基層１０から隔離されている多結晶シリコンゲート３４の形成の後における絶縁ゲートＨＶＦＥＴの断面図を示す。これらの構造的特徴は、従来の処理技術によって形成されうる。
【００３７】
高電圧ＩＧＦＥＴを製造する方法では、ゲート酸化物層４４の成長又は堆積は、埋込層を形成する高エネルギ打込み工程の後に行われる。ゲート酸化物層４４の形成後、多結晶シリコン４３が堆積又はパターン付けされうる。ここで示す特定の実施の形態では、Ｐ型ボディ領域４０は、ソース領域４２及びドレイン領域４７のそれぞれを同時に形成するために用いられるＮ型打込みの前に形成される。明確化を目的として、ボディ領域４０は、Ｐ型埋込層領域１７ｇ、１６ｈ及び１７ｈに合併されるように示されている。領域４０は、従来のアングルド（angled）打込み技術を用いて形成されうる。
【００３８】
図１Ｄの実施の形態はまた、ソース−基層接続の一貫性（integrity）を増加させかつプラスチックバイポーラ効果に対するデバイスの感受性（susceptibility）を低減するためのＰ型領域４１を選択的に形成することをも示す。
【００３９】
図１Ｄに示す選択的に用いられる別の処理工程は、ドレイン多結晶シリコンメンバ４５を形成することである。ドレイン多結晶シリコンメンバ４５は、酸化物層４６によって基層１０から絶縁され、かつ、フィールド酸化物３０の一部の上に延びているように、示されている。同様に、多結晶シリコンゲート４３の一部は、フィールド酸化物３０の部分の上に延びるようにされている。これらの多結晶シリコンの延びた部分（extention）は、フィールドプレーティング（field-plating）目的として有用である。酸化物層４４及び４６は、多結晶シリコン層４３及び４５が形成されるのと同一の処理工程によって同時に形成されうる。
【００４０】
図１Ｅは、中間レベル（inter-level）誘電体層５０の形成、コンタクト開口のエッチング、並びに、伝導性層の体積及びパターン付けの後における図１Ｄの実施の形態の断側面図を示す。中間レベル誘電体層５０が付与され（た後に必要に応じて密度を高められ又はリフロー（reflow）され）うる。例として、誘電体層５０は、低温度酸化物（ＬＴＯ）を含みうる。
【００４１】
従来のフォトリソグラフィ工程及びエッチング工程が、ソース領域及びドレイン領域に対するコンタクトを形成するために用いられる。アルミニウム、チタニウム合金又は銅のような好適な伝導性材料が、通常、ソース電極５２およびドレイン電極５１のそれぞれを形成するために、堆積、パターン付け及びエッチングされる。なお、これらの電極は、それぞれ、ソース領域４２及びドレイン電極４７に対して電気的コンタクトを付与する。電極５２はまた、説明している実施の形態における領域４０及び基層２０に対する（層１６及び１７を介した）電気的接続を付与する、ということに注意されたい。当業者であれば、説明している実施の形態のＨＶＦＥＴは、典型的には、グランドに接続されたソース及び基層を用いて動作させられ、これにより、両面（double-sided）ＪＦＥＴに対して向上したスイッチング特性が付与される、といことを理解するであろう。
【００４２】
さらには、電極５２１及び５２のそれぞれは、フィールドプレートメンバとして作用するために誘電体層５０の上に延びる部分を含みうる。これらのフィールドプレートメンバは、局所化した（localized）電場におけるピークを低減し、これにより、トランジスタの降伏電圧を増加させる。
【００４３】
完全に製造されたデバイスでは、ＩＧＦＥＴチャネル領域は、Ｎ＋ソース領域４２と延長されたドレイン領域との間のゲート４３のまさに下にあるボディ領域４０のエリアを含む。なお、このゲート４３は、ボディ領域４０と基層１０との横方向の境界から始まっている。また、図１Ｅの実施の形態は、Ｐ型埋込層領域１５ａ−１５ｈのそれぞれが、上方向、下方向及び横方向を基層１０のＮ型材料により囲まれる一方で、ＪＦＥＴ伝導チャネルが対応する埋込層領域間において平行となるように形成されていることを、示している、ということにも注意されたい。Ｎ型基層１０の一部によって埋込層領域１５をＮ＋ドレイン領域４７から分離していることが、トランジスタの降伏電圧を改善している。
【００４４】
ＨＶＦＥＴがオン状態にある際には、電流は、ソース拡散領域４２から、ゲート４３の下のＩＧＦＥＴチャネル領域を通った後、埋込層領域１５ａ−１５ｈ間に形成された平行なＪＦＥＴチャネルを通って、最終的にはドレイン拡散領域４７にまで流れる。多数の平行に構成されたＰ型埋込層（例えばこの例では８つ）とこれらに対応するＪＦＥＴ伝導チャネル（この例では９つ）とを形成することが、延長されたドレイン領域の抵抗を、従来のデバイスに比較して著しく低減する。
【００４５】
ＨＶＦＥＴ処理の１つの特定の実施例では、埋込層領域１５のそれぞれは、基層２０（断面図１Ａ−１Ｅには示されていない）に対する接続と、実質的に同一の電位を有する別の領域と、を含む。これによって、埋込層領域１５が（電気的に）フローティングされた状態とならないということが保証される。
【００４６】
本発明の別の実施の形態を図２に示す。この実施の形態は、均一にドーピングされたＮ型の最初の基層材料に対する必要性を回避する。代わりに、拡散されたＮ井戸領域６０が従来の処理技術を用いてＰ型基層６８に最初に形成される。Ｎ井戸領域６０は、埋込層１５の作成の前に製造される。この実施の形態では、ＨＶＦＥＴは、Ｎ井戸６０とＰ型基層２０と６８との横方向の接合によって、他の回路から効果的に隔離されうる。よって、図２の手法は、ＰＢ'層及びＰＢ''層の形成及び合併に関連した上述した工程に対する必要性を回避する。
【００４７】
さらに別の実施の形態を図３の断側面図に示す。ＰＢ'層１６及びＰＢ''層１７の合併により連続したＰ型領域を形成することに代えて、Ｎ型基層１０に対する深いＰ型拡散が、最初の複数の埋込層（例えば領域１５ａ−１５ｄ）を形成する前に実行される。この後のＰ型ボディ領域４０の形成の間に、深いＰ＋拡散領域６１が、ＨＶＦＥＴを同一の基層に形成されたその他の回路から隔離するために、領域４０と合併される。
【００４８】
図４は、ＨＶＦＥＴを電気的に隔離するためにトレンチ隔離酸化物領域６２が基層１０に形成されるような本発明のさらに別の実施の形態を示す。例として、トレンチは、基層１０が上述したように基層２０に結合され薄膜化された後に、従来のエッチング方法により形成されうる。低温酸化物が、隔離トレンチ領域を充填するために用いられうる。
【００４９】
図５及び図６に示された別の実施の形態は、平行に構成されたＪＦＥＴ伝導チャネルを介してより均一な電流が流れるようにすべく、デバイスのゲート及び／又はドレイン領域をトレンチ構造で置き換えることを含んでいる。
【００５０】
例えば、図５の断面図に示すデバイス構造は、ゲート４３（図１Ｅ参照）の形成を以下の処理工程で置き換えることにより、製造されうる。まず第１に、深いトレンチ領域が、デバイスのソース領域と隣り合う基層１０における基層２０に対して下方向にエッチングがなされる。次に、ゲート酸化物層６４が、垂直方向の多結晶シリコンゲート６３の形成後に形成される。ＨＶＦＥＴの残りは、図１Ｄ及び図１Ｅに関連した技術に従って完成されうる。
【００５１】
図６の断面図に示したデバイス構造は、Ｎ＋ドレイン拡散領域４７の形成を、基層１０の中に深く延びるＮ＋ドレイントレンチ領域６７を形成するエッチング工程及び拡散工程により置き換えることにより、製造されうる。この特定の実施の形態では、ドレイン電極は、ドレイントレンチ領域６７に接触するべくトレンチの中に延びるセグメント７１を含む。
【００５２】
上記の処理工程はｎチャネルＨＶＦＥＴの製造のためのものであるが、様々な領域／層を形成すべく用いた伝導型を単に反転させることにより、ｐチャネルＨＶＦＥＴについても実現できる、ということを理解されたい。
【００５３】
次に図７Ａを参照するに、本発明の別の実施の形態に係るＰ型基層２０の上に堆積された最初のＮ型エピタキシャル層（Ｅｐｉ1）６０の断面図が示されている。７００Ｖ又はこれ以上の降伏電圧を有するデバイスを製造するために、基層は、約１００−１５０Ω／ｃｍの抵抗率にまでドーピングされる。Ｎ型エピタキシャル層の厚さ及びドーピングレベルは、デバイスにおいて形成される交互のＰ型層及びＮ型層の間に適当な電荷バランスを付与するように選択される。多数のレベルのマスキング層６１は、多数のＰ型埋込層６５を形成するための多数回のイオン打込み（矢印６４により示される）の前のエピタキシャル層６０の上部に形成される。例えば、厚さｔ1は、ドーパントがエピタキシャル層６０における選択された領域に打込まれるのを防ぐように、形成される。厚さｔ2は、第１セットの埋込層６５（及び選択的に用いられる層６６）の形成を可能とする一方、マスキング層６１がないことによって、埋込層６７を選択的に形成することになる。
【００５４】
各打込みにおける量及びエネルギは、Ｐ型埋込層のそれぞれにおいてだけでなく、各埋込層６５ａ−６５ｄのそれぞれの上方及び下方のＮ型材料に形成される対応するＪＦＥＴ伝導チャネルにおいて、必要とされる電荷量を付与するように選択される。例として、伝導チャネルのそれぞれ及び埋込層のそれぞれにおける電荷は、１.５−２.５×１０12ｃｍ-2の範囲内となりうる。４つのＰ型埋込層６５ａ−６５ｄが図７Ａには示されているが、これより多い又は少ない層を、最大利用可能イオン打込みエネルギに依存した打込みにより形成することができる。
【００５５】
図７Ａの断面図はまた、トランジスタのソース領域が後の処理工程により形成されるエリアにおいてＰ型埋込層６６（ＰＢ'）及び６７（ＰＢ''）を選択的に含ませることをも示している。ＰＢ'層６６及びＰＢ''層６７は、埋込層６５を形成するために用いられるものと同一の打込みによって形成される。理解できるように、マスキング層６１の厚さｔ２及び打込み６４のエネルギを適当に選択することが、層６６ａ−６６ｄ及び層６７ａ−６７ｄの合併がＰ型ドーピングの連続した領域を形成することを可能とする。この連続したＰ型領域は、同一のエピタキシャル層に製造されるその他の回路からＨＶＦＥＴを隔離するために用いられうる。
【００５６】
層６７を含ませることは、層６６を含ませることに対する別々の選択枝であり、これは、図７Ａ−７Ｅの実施の形態に対する１つの選択枝でもある、ということを理解されたい。別言すれば、特定の実施例は、ＰＢ''層６７を除いたＰＢ'層６６を含みうる。
【００５７】
図７Ｂは、第２のＮ型エピタキシャル層７０がエピタキシャル層６０の上部表面の上に形成された後の図７Ａの実施の形態を示す。再度言及するに、Ｎ型エピタキシャル層７０の厚さ及びドーピングレベルは、多数レベルマスキング層７１を介した多数回のイオン打込み７４によってデバイスに形成された第２セットの交互のＰ型層７５ａ−７５ｄ及びＮ型伝導チャネル間に電荷バランスを付与するように選択される。一実施例では、伝導チャネルのそれぞれ及び埋込層のそれぞれにおける電荷は、１.５−２.５×１０12ｃｍ-2の範囲内となりうる。エピタキシャル層７０の表面における最上のＮ型伝導チャネルは、Ｐ型埋込層の間に挟まれていないので、その他の伝導チャネルに比べて、最上の層には電荷が少ない（例えば半分）であろう。
【００５８】
選択的に用いられるＰＢ'層６７及びＰＢ''層７７は、層６０について説明したものと同一の方法でエピタキシャル層６０に形成されうる。ＰＢ''層７７ｄは、ＰＢ'層７６ｄ及び６６ａと合併するように形成されるので、連続したＰ型ドーピング領域が、層ＰＢ'７６ａの上部から下方に向かってＰ基層２０にまで形成される。エピタキシャル層７０にＰ型埋込層７５を（選択的に含まれるのであれば、ＰＢ'層７６及びＰＢ''層７７とともに）形成した後に、ＨＶＦＥＴの延長されたドレイン領域が本質的に完成される。
【００５９】
当業者であれば、多数のＰ型埋込層の形成の前にエピタキシャル堆積の上述した一連の処理は、ＨＶＦＥＴの延長されたドレイン領域におけるさらに多くのＪＦＥＴ伝導チャネルを有したデバイスを製造するために、繰り返されうる、ということを理解するであろう。
【００６０】
図７Ｃ−７Ｅは、図７Ａ−７Ｂについて上述した方法に基づいて製造される延長されたドレイン領域を有する絶縁ゲートＨＶＦＥＴを形成するために用いられる処理工程を示す。例として、図７Ｃは、エピタキシャル層７０の上部表面の上にフィールド酸化物層７９及びゲート酸化物層８４を形成した後のデバイスを示す。ゲート酸化物層８４は、デバイスのＭＯＳチャネル領域の上に形成される。フィールド酸化物層７９は、デバイスのドリフト領域の上に堆積され、下に位置するＰ型埋込層の拡散を最小化する低温処理技術を用いて形成されうる。フィールド酸化物層７９は、デバイスのソース端及びドレイン端でのフィールドプレートメンバの形成において柔軟性を与えるが、特定の実施の形態は、フィールド酸化物層７９を除いて構築されうるということを理解すべきである。
【００６１】
図７Ｃの例はまた、多結晶シリコンゲートメンバ８３の形成を示す。ゲートメンバ８３は、フィールド酸化物７９の一部の上に延びるフィールドプレートを含む。多結晶ドレインフィールドプレートメンバ８５はまた、デバイスのドレイン領域が配置されるであろう場所の近くのフィールド酸化物７９の一部の上に形成されるように示されている。図７Ｃは、さらに、エピタキシャル層７０においてＰ型ボディ領域８０の形成を示す。図７Ｃの例では、ボディ領域８０は、選択的に用いられるＰＢ''層７７ａの深さに下方向に延びている、ということに注意されたい。ボディ領域８０は、酸化物層７９及び８４並びに多結晶シリコン層８３及び８５の形成後又は形成前のいずれかに、従来の打込み技術によって形成されうる。Ｐ型埋込層７５及び６５の拡散を最小化するために、ボディ領域８０は、低温処理工程を用いて形成されるべきである。
【００６２】
図７Ｄは、Ｎ＋ソース領域８２及びドレイン領域８７の形成後の図７Ｃのデバイスを示す。ＭＯＳＦＥＴのボディ領域８０に対するコンタクトを付与すべく、Ｎ＋ソース領域８２と隣り合うよう配置された選択的に用いられるＰ＋領域８１も含まれる。再度言及するに、Ｐ型埋込層７５及び６５の拡散を最小化するために低温処理技術を用いるべきである。
【００６３】
図７Ｅでは、ＨＶ＝ＩＧＦＥＴデバイスが、中間レベル誘電体層９０（例えば低温酸化物）の付加、コンタクト開口のエッチング、及び、この後の、ドレイン電極９１及びソース電極９２を形成するための伝導層（例えばアルミニウム又は銅合金）の堆積又はパターン付けによって完成されるように示されている。この後、パッシベーション層（例えば窒化ケイ素）の堆積及びパターン付けも、処理に含まれうる。
【００６４】
図８は、ＰＢ'層及びＰＢ''層の形成が、エピタキシャル層７０及び６０を通って延びる誘電体トレンチ隔離領域１０２の形成によって回避されるような、本発明の別の実施の形態を示す。図８のデバイスを形成する方法は、高エネルギ打込み工程のそれぞれにおいて（異なる厚さを有する）第２のマスキング層の必要性がないということを除いて、図７Ｅのデバイスを形成する方法と同様である。トレンチ隔離領域１０２は、従来のトレンチ及び再充填（refill）処理技術を用いて、エピタキシャル層６０及び７０を形成した後に、形成されうる。隔離領域１０２はまた、既知のトレンチ隔離技術に係る、例えば酸化物／多結晶シリコン／酸化物のような多数層のサンドイッチ（sandwich）を含みうる。
【００６５】
図９は、図７及び図８に示すような平坦なＭＯＳゲート構造に代えてトレンチゲート構造が構築されるような本発明のさらに別の実施の形態を示す。トレンチゲート構造は、誘電体層１０４によってエピタキシャル層６０及び７０から隔離されるゲートメンバ１０３を含む。ゲートメンバ１０３は、多結晶シリコン、珪化物又はその他の伝導材料でありうる。誘電体層１０４は、この例では、一定の厚さを有するように示されているが、この層は、変化する厚さによっても形成されうる。例えば、誘電体層１０４をトレンチの底面近くでより厚くすることが効果的となりうる。
【００６６】
この実施の形態では、ボディ領域８０におけるＰ＋領域１０１及びＮ＋領域１０２の位置は、前の実施の形態から反転されているということに注意されたい。すなわち、Ｎ＋ソース領域１０２は、垂直に志向した伝導チャネルがボディ領域８０を介して形成されるように、トレンチゲート構造と隣り合うように堆積される。この実施の形態では、ゲートメンバ１０３に対するコンタクトは、３次元方向（すなわち紙面上に垂直な向かう方向）において周期的に作製されうる。
【００６７】
図１０Ａ−図１０Ｇは、本発明のさらに別の実施の形態の製造を示す断側面図である。この実施の形態では、第１のエピタキシャル層に代えて、Ｎ井戸１１０が図１０Ａに示すようなイオン打込み１０６によってＰ基層２０に形成されている。この後、マスキング層１１１及び１１２が、多数回のイオン打込み１１４を用いて利用されて、Ｎ井戸１１０における第１セットのＰ型埋込層１１５ａ−１１５ｄだけでなく、Ｐ基層２０（図１０Ｂ参照）における隣り合う領域の対応するＰＢ'層１１６ａ−１１６ｄが形成される。この後、Ｎ型エピタキシャル層（Ｅｐｉ1）１２０がこの構造（図１０Ｃ参照）の上に形成される。
【００６８】
マスキング層１２１及び１２２が、従来のフォトリソグラフィック技術を用いて形成され、多数回のイオン打込み１２４が実行されて、エピタキシャル層１２０において第２のセットのＰ型埋込層１２５ａ−１２５ｄが形成される。埋込層１２５を形成するために用いられるものと同一のイオン打込み１２４もまた、上述した実施の形態について説明したものと同一の方法により、ＰＢ'埋込層１２６及びＰＢ''埋込層１２７を製造するためにも用いられうる。この場合、ＰＢ'層１２６ａ−１２６ｄは、連続したＰ型領域を形成するために、ＰＢ''埋込層１２７ａ−１２７ｄに合併する。
【００６９】
図１０Ｅは、エピタキシャル層１２０においてＰボディ領域１３０を形成した後のデバイスを示す。また、フィールド酸化物１２９、ゲート酸化物１３４、ゲートメンバ１３３及びドレインフィールドプレートメンバ１３５が、エピタキシャル層１２０の上に形成されるよう示されている。図１０Ｆでは、Ｎ＋ソース領域１３２及びドレイン領域１３７のそれぞれは、ボディ領域１３０における選択的に用いられるＰ＋領域１３１とともに、形成されている。図１０Ｇは、対応する拡散領域に接触するドレイン電極１４１及びソース電極１４２を有した中間レベル誘電体層１４０を形成した後の本質的に完成したデバイスを示す。
【００７０】
図１１の実施の形態は、選択的に用いられるＰＢ'層１１６及び１２６並びにＰＢ''層１２７が、エピタキシャル層１２０を通って延びるトレンチ隔離領域１５２によって置き換えられるということを除いた、図１０Ｅのデバイス構造を示す。図１２は、さらに別の実施形態を示す。この実施の形態は、誘電体層１５４によってＮ井戸１１０及びエピタキシャル層１２０から隔離されたゲート多結晶シリコンメンバ１５３を備えた、トレンチ、ゲート構造を用いる。ここで再度言及するに、Ｎ＋ソース領域１５２は、誘電体層１５４と隣り合うボディ領域１３０に堆積され、選択的に用いられるＰ＋領域１５１は、Ｎ＋ソース領域１５２の反対側に堆積される。
【００７１】
本発明を特定の実施の形態に関連して説明してきたが、本発明の範囲内で多数の変更及び改変を施すことが可能である、ということを理解されたい。したがって、本明細書及び添付図面は、限定的な意味ではなく例示的な意味で考えるべきものである。
【００７２】
本特許出願は、"METHOD OF FABRICATING A HIGH-VOLTAGE TRANSISTOR"と題して２０００年１１月２７日に出願された特許出願第０９／７２３,９５７号の一部継続（ＣＩＰ）出願であり、この特許出願第０９／７２３,９５７号は、本ＣＩＰ出願の譲受人に譲渡されている。
【図１Ａ】
0005072117.tif 000002
【図１Ｂ】
0005072117.tif 000003
【図１Ｃ】
0005072117.tif 000004
【図１Ｄ】
0005072117.tif 000005
【図１Ｅ】
0005072117.tif 000006
【図２】
0005072117.tif 000007
【図３】
0005072117.tif 000008
【図４】
0005072117.tif 000009
【図５】
0005072117.tif 000010
【図６】
0005072117.tif 000011
【図７Ａ】
0005072117.tif 000012
【図７Ｂ】
0005072117.tif 000013
【図７Ｃ】
0005072117.tif 000014
【図７Ｄ】
0005072117.tif 000015
【図７Ｅ】
0005072117.tif 000016
【図８】
0005072117.tif 000017
【図９】
0005072117.tif 000018
【図１０Ａ】
0005072117.tif 000019
【図１０Ｂ】
0005072117.tif 000020
【図１０Ｃ】
0005072117.tif 000021
【図１０Ｄ】
0005072117.tif 000022
【図１０Ｅ】
0005072117.tif 000023
【図１０Ｆ】
0005072117.tif 000024
【図１０Ｇ】
0005072117.tif 000025
【図１１】
0005072117.tif 000026
【図１２】
0005072117.tif 000027