(57)【特許請求の範囲】
【請求項１】
内部に半導体素子を収納するための半導体素子収納用パッケージであって、該半導体素子収納用パッケージは、底部を構成する底部絶縁層と、側壁を構成する壁面絶縁層と、該壁面絶縁層上にメタライズ層を介して接合された金具と、ロウ材を介して金具と接合される蓋体とを備え、前記底部絶縁層および前記壁面絶縁層は、アルミナを主結晶相とし、Ｍｎ及びＳｉを酸化物換算で１２〜２５質量％の割合で含有し、前記Ｍｎ及びＳｉの酸化物換算での比率Ｍｎ２Ｏ３／ＳｉＯ２が０．５〜２、周期律表２ａ族元素を酸化物換算で２質量％以下含み、相対密度が９５％以上、強度が４００ＭＰａ以上、ヤング率が３００ＧＰａ以下、熱伝導率が１０Ｗ／ｍＫ以上であるアルミナ質焼結体からなることを特徴とする半導体素子収納用パッケージ。
【請求項２】
前記アルミナ質焼結体が、１〜６０ＧＨｚにおける誘電損失が３０×１０−４以下であることを特徴とする請求項１記載の半導体素子収納用パッケージ。
【請求項３】
前記底部絶縁層及び／又は前記壁面絶縁層の内部及び／又は表面に、Ａｕ、Ａｇ、Ｃｕ及びＰｔの少なくとも１種と、Ｗ、Ｍｏ及びＲｅの少なくとも１種とを含んでなる導体層が設けられていることを特徴とする請求項１又は２記載の半導体素子収納用パッケージ。
【請求項４】
前記メタライズ層が、Ｍｏ及び／又はＷを主成分とし、アルミナを含んでなるとともに、前記メタライズ層上に、Ｃｕ又はＮｉからなるメッキ層とＡｇ及びＣｕを主成分とロウ材とがこの順に設けられた接合層を備えることを特徴とする請求項１乃至３のうち何れか記載の半導体素子収納用パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、内部に半導体素子を収納するための半導体素子収納用パッケージに関する。
【０００２】
【従来技術】
近年、半導体素子の高集積化に伴い、半導体装置から発生する熱も増加している。半導体装置の誤作動を少なくするためには、このような熱を装置外に放出可能な配線基板が必要とされ、配線基板の高熱伝導化が求められている。
【０００３】
一方、演算速度の高速化により、信号の遅延が問題となり、導体損失の小さいこと、つまり低抵抗の導体を用いること及び伝送ロスを小さくするために低誘電損失であることが要求されている。
【０００４】
そこで、本出願人は、上記の熱的特性と電気特性とを同時に解決する方法として、先にアルミナを主成分とし、マンガン化合物をＭｎＯ2換算で２．０〜１０．０質量％の割合で含有する相対密度が９５％以上のセラミックスからなる絶縁基体と、該絶縁基体の少なくとも表面に該絶縁基体との同時焼成によって形成され、Ｃｕを１０〜７０体積％、Ｗ及び／又はＭｏを３０〜９０体積％の割合で含有し、かつ銅からなるマトリックス中にタングステン及び／またはモリブデンが平均粒径１〜１０μｍの粒子として分散含有してなる導体層とから成る配線基板を特開２０００−２２３３８号公報で提案した。
【０００５】
この配線基板によれば、絶縁基体がアルミナ質焼結体等から成り、かつ相対密度が高く緻密であるため熱伝導率が１０Ｗ／ｍＫ以上と高く、また、導体層が低抵抗の銅を含有するためシート抵抗を８ｍΩ／□以下と低くすることができるため、放熱性に優れ、信号遅延が少ない配線基板を実現した。
【０００６】
【発明が解決しようとする課題】
しかしながら、特開２０００−２２３３８号公報に記載の配線基板は、アルミナ純度が８８〜９６％と比較的高いため、曲げ強度は４００ＭＰａ以上と強く、比較的大型の配線基板として好適に用いることができるものの、ヤング率が３００ＧＰａよりも高いため、最近の半導体素子搭載用部品等の小型化・低背化に伴う封止金具等の接合に用いる部品も薄壁化が進み、熱膨脹差に起因する応力によるセラミック部品の破壊あるいは、実装時の破壊が発生するという問題が起こってきた。
【０００７】
従って、本発明は、小型化・低背化に伴う金具封止を行っても破壊し難い半導体素子収納用パッケージを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、アルミナの純度を低くし、焼結助剤の比率を調整して結晶相を制御し、且つ異常粒子成長を抑制することにより、熱伝導率、曲げ強度の低下を防ぎながら、ヤング率を低減することができるという知見に基づくものであり、その結果、小型・低背化に伴う金具封止を行っても破壊を防止することができる。
【０００９】
即ち、本発明の半導体素子収納用パッケージは、底部を構成する底部絶縁層と、側壁を構成する壁面絶縁層と、該壁面絶縁層上にメタライズ層を介して接合された金具と、ロウ材を介して金具と接合される蓋体とを備え、前記底部絶縁層および前記壁面絶縁層は、アルミナを主結晶相とし、Ｍｎ及びＳｉを酸化物換算で１２〜２５質量％の割合で含有し、前記Ｍｎ及びＳｉの酸化物換算での比率Ｍｎ２Ｏ３／ＳｉＯ２が０．５〜２、周期律表２ａ族元素を酸化物換算で２質量％以下含み、相対密度が９５％以上、強度が４００ＭＰａ以上、ヤング率が３００ＧＰａ以下、熱伝導率が１０Ｗ／ｍＫ以上であるアルミナ質焼結体からなることを特徴とするものである。
【００１０】
特に、前記アルミナ質焼結体は、１〜６０ＧＨｚにおける誘電損失が３０×１０−４以下であることが好ましい。これにより、特に高周波用途の材料としても適用することができる。
【００１３】
特に、前記底部絶縁層及び／又は前記壁面絶縁層の内部及び／又は表面に、Ａｕ、Ａｇ、Ｃｕ及びＰｔの少なくとも１種と、Ｗ、Ｍｏ及びＲｅの少なくとも１種とを含んでなる導体層が設けられていることが好ましい。これにより、導体層のシート抵抗を導体厚み１５μｍ換算で８ｍΩ／□以下にすることが可能となり、導体層の導体抵抗が低くなった結果、導体損失の低減が図れるため、高周波用途として好適に適応できる。
【００１４】
また、前記メタライズ層が、Ｍｏ及び／又はＷを主成分とし、アルミナを含んでなるとともに、前記メタライズ層上に、Ｃｕ又はＮｉからなるメッキ層とＡｇ及びＣｕを主成分とロウ材とがこの順に設けられた接合層を備えることが好ましい。これにより、外部信号入力端子の接合信頼性を向上でき、金属板等からなる蓋体の接合により放熱性が向上できる。
【００１５】
【発明の実施の形態】
本発明の半導体素子収納用パッケージは、底部を構成する底部絶縁層と、側壁を構成する壁面絶縁層と、該壁面絶縁層上にメタライズ層を介して接合された金具と、ロウ材を介して金具と接合される蓋体とを備え、前記底部絶縁層および前記壁面絶縁層は、アルミナを主結晶相とし、Ｍｎ及びＳｉを酸化物換算で総量を１２〜２５質量％の割合でそれぞれ含み、前記Ｍｎ及びＳｉの酸化物換算での比率Ｍｎ２Ｏ３／ＳｉＯ２が０．５〜２、周期律表２ａ族元素を酸化物換算で全量中２質量％以下含み、相対密度が９５％以上、強度が４００ＭＰａ以上、ヤング率が３００ＧＰａ以下、熱伝導率が１０Ｗ／ｍＫ以上であるアルミナ質焼結体からなることが重要である。
【００１６】
Ｍｎ及びＳｉの総量が酸化物換算で１２質量％に満たないと、焼結不足になり、また、２５重量％を越えると、曲げ強度が低下する。また、Ｍｎ2Ｏ3／ＳｉＯ2比が０．５に満たないと焼結性が悪くなり、また、２を越えると、外観が悪くなる。さらにまた、周期律表２ａ族元素を酸化物換算で全量中２質量％を越えると、焼結阻害が問題となる。
【００１７】
また、本発明の半導体素子収納用パッケージを構成するアルミナ質焼結体は、相対密度が９５％以上、強度が４００ＭＰａ以上、ヤング率が３００ＧＰａ以下、熱伝導率が１０Ｗ／ｍＫ以上であることも重要である。
【００１８】
相対密度が９５％に満たない場合、熱伝導率の低下及び曲げ強度の劣化が問題となる。熱放散性劣化を防ぐために、相対密度は、特に９８％以上、更には９９％以上であることが好ましい。
【００１９】
また、強度が４００ＭＰａに満たない場合、金具等を接合した際に、磁器の破壊が問題となる。より小型化、薄壁化に対応するのため、特に４５０ＭＰａ以上であることが好ましい。
【００２０】
さらに、ヤング率が３００ＧＰａを越える場合、金具接合等による応力緩和の低下が問題となる。金具接合時のロウ材量のマージンをとるため、特に２５０〜２８０ＧＰａであることが好ましい。
【００２１】
さらにまた、熱伝導率が１０Ｗ／ｍＫに満たない場合、半導体素子からの放熱性の低下が問題となる。高発熱部品へ対応するため、特に１２Ｗ／ｍＫ以上であることが好ましい。
【００２２】
また、本発明の半導体素子収納用パッケージを構成するアルミナ質焼結体の１〜６０ＧＨｚにおける誘電損失が３０×１０−４以下、特に、２０×１０−４以下であることが好ましい。このように、高周波領域においても低誘電損失であるため、高周波領域においても信号の遅延等の問題を起こすことを抑制できる。
【００２３】
このようなアルミナ焼結体は、高周波電気特性に優れ、高熱伝導、高強度、低ヤング率という特徴を有し、光部品、車載用部品、携帯通信用部品、及び情報産業用部品に好適に用いることができる。
【００２４】
次に、本発明の半導体素子収納用パッケージを構成するアルミナ質焼結体の製造方法について説明する。
【００２５】
まず、アルミナ原料粉末として、純度９９％以上、平均粒径が０．５〜２．５μｍ、特に１μｍ〜２μｍの粉末を準備する。平均粒径が０．５μｍよりも小さいと、粉末の取扱いが容易ではなく、また、粉末のコストが高くなり、２．５μｍよりも大きいと、１５００℃以下の温度で焼成することが難しくなる傾向があるためである。
【００２６】
また、第２成分として、純度９９％以上、平均粒径０．５〜５μｍのＭｎ2Ｏ3粉末及び純度９８％以上、平均粒径０．５〜５μｍのＳｉＯ2粉末を準備する。そして、アルミナ粉末に対して、Ｍｎ2Ｏ3粉末及びＳｉＯ2粉末をそれぞれ全量中４〜１６質量％、特に６〜１２質量％の割合で添加する。そして、これらの合計量が１２〜２５質量％となるように混合することが重要である。
【００２７】
このとき、Ｍｎ2Ｏ3／ＳｉＯ2比が０．５〜２であることが重要である。この比が０．５に満たないとアルミナ自体の焼結性が劣化し未焼結となり、また、２を越えると余分な結晶相が生成し、シミ等の発生により外観上の問題が生じる事となる。そして、強度の安定性のため、比は特に０．８〜１．２が好ましい。
【００２８】
さらに、所望により、第３成分として、Ｍｇ、Ｃａ、Ｓｒ等の周期律表第２ａ族元素のうち少なくとも１種の酸化物粉末を０．４〜２質量％加えることができる。また、第４成分としてＷ、Ｍｏ及びＣｒなどの遷移金属の金属粉末や酸化物粉末を着色成分として金属換算で２質量％以下の割合で添加しても良い。
【００２９】
なお、上記酸化物の添加にあたっては、酸化物粉末以外に、焼成によって酸化物を形成し得る炭酸塩、硝酸塩、酢酸塩などとして添加してもよい。
【００３０】
そして、これらの粉末を混合し、得られた混合粉末から周知の成形方法によって成形体を作製する。例えば、上記混合粉末に有機バインダーや溶媒を添加してスラリーを調製した後、ドクターブレード法によって形成したり、混合粉末に有機バインダーを加え、プレス成形、圧延成形等により所定の厚みのシート状成形体を作製できる。
【００３１】
なお、本発明の半導体素子収納用パッケージを構成するアルミナ質焼結体は、配線基板として好適に用いられるものであるため、その場合にはドクターブレード法等の方法によってシート状成形体を作製し、所望により各シート状成形体にヴィアホールを作成した後、成形体の表面及びヴィアホールに導体ペーストを塗布又は充填し、各成形体を積層して積層体を作製することができ、この積層体を焼成する。
【００３２】
得られた成形体は、１２００〜１５００℃の温度で焼成することが重要である。焼成温度が１２００℃より低い場合、相対密度９５％以上まで緻密化できず、その結果、熱伝導性や強度が低下する。また、１５００℃よりも高いと、異常粒子成長が起こり強度劣化という問題が生じる。特に、内部及び／又は表面に導体層を有する場合、Ｗ又はＭｏ等の高融点金属自体の焼結が進み、Ｃｕ等の低融点金属が流動して均一組織を維持できなくなり、その結果、低抵抗を維持することが困難となるとともに、アルミナ主結晶相の粒径が大きくなり過ぎて異常粒成長が発生し、焼結体中への銅等の低融点金属の拡散が促進され、マイグレーションという問題が発生する。
【００３３】
緻密化を十分に行い、且つ低抵抗、高強度を維持するため、特に１２５０〜１４００℃が好ましい。
【００３４】
焼成雰囲気としては、窒素、あるいは窒素と水素との混合雰囲気である非酸化性雰囲気が望ましいが、特に、導体層中の銅の拡散を抑制する上では、水素及び窒素を含む非酸化性雰囲気が望ましい。なお、この雰囲気には所望により、アルゴンガス等の不活性ガスを混入してもよい。
【００３５】
また、焼成雰囲気の露点が高いと、焼成中に酸化物セラミックスと雰囲気中の水分とが反応し酸化膜を形成し、この酸化膜と銅含有導体の銅が反応してしまい、導体の低抵抗化の妨げとなるのみでなく、銅の拡散を助長する傾向があるため、露点は＋３０℃以下、特に＋２５℃以下であることが好ましい。
【００３６】
このような方法で作製したアルミナ質焼結体は、相対密度が９５％以上、強度が４００ＭＰａ以上、ヤング率が３００ＧＰａ以下、熱伝導率が１０Ｗ／ｍＫ以上の特性を有し、高周波用部品、高気密封止部品及び携帯端末用部品等に好適に用いることができる。
【００３７】
次に、本発明の半導体素子収納用パッケージを構成するアルミナ質焼結体を用いて作製した配線基板を、図１を用いて説明する。図１は、本発明の半導体素子収納用パッケージを構成する配線基板の構造を示す断面図である。
【００３８】
図１によれば、配線基板１は、上記のアルミナ質焼結体からなる絶縁層２複数の絶縁層２と、導体層３と、導体層３の上に設けられたメッキ層と、絶縁層２の上に設けられたメタライズ層５と、メタライズ層５と接合されてなる金具６とから構成されている。
【００３９】
絶縁層２は、半導体素子を搭載、支持する基体として作用し、上記アルミナ質焼結体を用いることが重要である。これにより、金具６の封止を行っても破壊しにくい配線基板１を実現できる。特に、絶縁層２は、半導体素子の内部で発生した熱を外部に効率良く排出するため、１０Ｗ／ｍＫ以上の熱伝導率を有する。
【００４０】
絶縁層２は、底部にあって、主として半導体素子を支持し、導体層３を具備している底部絶縁層２ａと、側壁として壁面を構成している壁面絶縁層２ｂとで構成されている。その熱伝導性および高強度化を達成する上では、相対密度９５％以上、特に９８％以上、更には９９％以上の高緻密体から構成されるものであることが望ましい。
【００４１】
導体層３は、積層されて一体化した底部絶縁層２ａの内部に存在する内部導体層３ａと、ヴィアホールに充填されてなるヴィア３ｂと、底部絶縁層２ａの表面に設けられた表面導体層３ｃとで構成されている。
【００４２】
また、導体層３は、配線基板１に搭載された半導体素子の電極を、ボンディングワイヤ等を介して接続させる接続パッドとして作用するとともに、この半導体素子の電極を外部電気回路に接続させるための導電路として作用する。
【００４３】
導体層３は、Ａｕ、Ａｇ、Ｃｕ及びＰｔのうち少なくとも１種の低融点金属とＷ、Ｍｏ及びＲｅのうち少なくとも１種の高融点金属とを含むことが重要である。高融点金属は、同時焼成において保形性を維持するために用いられ、また、低融点金属は、導体層が低い電気抵抗を発現するために用いられる。従って、これらの金属を用いることによって、
これらの中で、低融点金属では、熱伝導率が高く、かつ低コストである点でＣｕが最も望ましく、高融点金属では、焼成の際に低融点金属、特にＣｕとの反応が起こりにくく、電気抵抗を低くできるため、Ｗが最も望ましい。
【００４４】
例えば、Ｃｕを１０〜７０体積％、特に４０〜６０体積％、Ｗを３０〜９０体積％、特に４０〜６０体積％の割合で含有することが、導体層３の低抵抗化と同時焼成後の導体層３、特に表面導体層３ｃの保形性を維持するために好ましい。Ｃｕが１０体積％よりも少なく、Ｗが９０体積％よりも多いと、導体層３のシート抵抗が高くなり、また、Ｃｕが７０体積％よりも多く、Ｗが３０体積％よりも少ないと、導体層３、特に表面導体層３ｃの同時焼成後の保形性が低下し、にじみ等が発生したり、溶融したＣｕによって凝集して導体層３、特に表面導体層３ｃに断線が生じるとともに、絶縁層２と導体層３の熱膨張係数差により導体層３の剥離が発生しやすいためである。
【００４５】
また、上記の高融点金属の平均粒径を１〜１０μｍの球状又は数個の粒子による凝集粒子としてＣｕからなるマトリックス中に分散含有していることが望ましい。高融点金属の平均粒径が１μｍよりも小さい場合、表面導体層３ｃの保形性が悪くなるととともに組織が多孔質化し導体層３の抵抗も高くなり、１０μｍを越えると銅のマトリックスがＷやＭｏの粒子によって分断されてしまい導体層３の抵抗が高くなる、あるいは銅成分が分離してにじみなどが発生するためである。Ｗ及び／又はＭｏは平均粒径１．３〜５μｍ、特に１．３〜３μｍの大きさで分散されていることが最も望ましい。
【００４６】
さらに、導体層３には、絶縁層２との密着性を改善するために、絶縁層２に含まれる成分を０．０５〜２体積％の割合で含有させることも可能である。
【００４７】
メッキ層４は、表面導体層３ｃの上に被着され、表面導体層３ｃとメッキ層４とは拡散接合されることが好ましく、これにより、導体層３とメッキ層４とは一体化し、高融点金属と低融点金属とを含む第１メッキ層とほぼ低融点金属からなる第２メッキ層との２層構造とすることが、メッキ層４と導体層３との接合に関する信頼性を向上するために好ましい。
【００４８】
本発明によれば、メタライズ層５は、絶縁層２と封止用金具６を、ロウ材７を介して強固に接合させる作用をする。このメタライズ層５は、高融点金属のＷ及び／又はＭｏを主成分とし、絶縁層２との接合強度をより高めるため、絶縁層２の助剤成分が拡散するようにアルミナを含むことが好ましい。
【００４９】
また、金具６は、Ｆｅ−Ｎｉ−Ｃｏ合金、Ｃｕ等の金属からなり、配線基板１に搭載された半導体素子を外部雰囲気から気密封止するための蓋体を接合するために用いられる。この金具６は、絶縁層２上に形成されたメタライズ層５の表面に接合層７を介して接合される。
【００５０】
この接合層７は、メタライズ層５との濡れ性を高めるため、メタライズ層５の表面に、まずＣｕ又はＮｉからなるメッキ層を形成し、次いでＡｇ及びＣｕを主成分とするロウ材層を設けてなるものである。特に、これらの接合の信頼性を高めるため、加熱してメタライズ層とメッキ層、メッキ層とロウ材層との間でそれぞれ拡散接合されていることが好ましい。
【００５１】
以上のような構成を有する本発明の半導体素子収納用パッケージを構成する配線基板は、金具封止を行っても破壊やクラック発生を防止でき、且つ放熱特性に優れ、信号遅延が無く、小型化対応及び高周波対応に優れた配線基板を実現でき、特に、半導体素子等のデバイスを収納するためのパッケージや混成集積回路基板等に好適に用いることができる。
【００５２】
次に、本発明の半導体素子収納用パッケージを構成する配線基板の製造方法を説明する。
【００５３】
まず、絶縁層２を作成するため、本発明の半導体素子収納用パッケージを構成するアルミナ質焼結体を作製するのと同様に、原料粉末を作製し、ドクターブレード法等によってシート状成形体（以下グリーンシートと言う）を作製する。
【００５４】
各グリーンシートに対して、所望によりヴィアホールを作成した後、成形体の表面及びヴィアホールに導体ペーストをスクリーン印刷、グラビア印刷等の手法によって塗布又は充填する。
【００５５】
ここで用いる導体ペーストは、導体成分として、平均粒径が１〜１０μｍのＡｕ、Ａｇ、Ｃｕ及びＰｔのうち少なくとも１種からなる低融点金属粉末を１０〜７０体積％、特に４０〜６０体積％と、平均粒径が１〜１０μｍのＷ、Ｍｏ及びＲｅのうち少なくとも１種からなる高融点金属粉末を３０〜９０体積％、特に４０〜６０体積％とを混合して調整したものである。なお、前記導体ペースト中には、絶縁層２との密着性を高めるために、アルミナ粉末や、絶縁層２を形成する酸化物セラミックス成分と同一の組成物粉末を更に０．０５〜２体積％の割合で添加することも可能である。
【００５６】
メタライズ層５を形成するため、平均粒径が１〜１０μｍのＷ及び／又はＭｏを８０〜９８体積％、特に８５〜９０体積％の割合で含み、さらにこの混合粉末に対して、アルミナを加えてメタライズペーストを調整し、このペーストを各シート状絶縁層にスクリーン印刷、グラビア印刷等の手法によって積層体の表面に印刷塗布する。
【００５７】
そして最後に、すべてのグリーンシートを位置合わせして積層圧着した後、この積層体を、この焼成を、非酸化性雰囲気中、焼成最高温度が１２００〜１５００℃の温度となる条件で焼成する。
【００５８】
このときの焼成温度が１２００℃より低いと、アルミナ絶縁基体が相対密度９５％以上まで緻密化できず、熱伝導性や強度が低下し、１５００℃よりも高いと、Ｗ及びＭｏ自体の焼結が進み、Ｃｕとの均一組織を維持できなく、強いては低抵抗を維持することが困難となりシート抵抗が高くなってしまう。また、アルミナ主結晶相の粒径が大きくなり、銅が絶縁層２中へ拡散し、絶縁性が低下するため、特に１２５０〜１４００℃が好ましい。
【００５９】
また、この焼成時の非酸化性雰囲気としては、窒素、あるいは窒素と水素との混合雰囲気であることが望ましいが、特に、導体層３中の低融点金属の拡散を抑制する上では、水素及び窒素を含み露点＋３０℃以下、特に＋２５℃以下の非酸化性雰囲気であることが望ましい。なお、この雰囲気には所望により、アルゴンガス等の不活性ガスを混入してもよい。焼成時の露点が＋１０℃より高いと、焼成中に酸化物セラミックスと雰囲気中の水分とが反応し酸化膜を形成し、この酸化膜と銅含有導体の銅が反応してしまい、導体の低抵抗化の妨げとなるのみでなく、銅の拡散を助長してしまうためである。
【００６０】
また、このような導体層３とメッキ層４との間の拡散接合は、例えば、導体層３の表面にＣｕからなるメッキ層４を被着させた後、配線基板１を、非酸化雰囲気中、Ｃｕの融点（１０９２℃）付近の温度、例えば９００℃〜１１００℃、より好ましくは９５０℃〜１０４０℃で熱処理することにより行うことができる。この拡散接合により、導体層３とメッキ層４の接合強度が向上し、搭載素子、外部接続端子との接合信頼性が向上する。
【００６１】
このように構成された配線基板は、内部に半導体素子を搭載し、蓋体で封止することができる。例えば、図２に示したように、配線基板１の半導体素子搭載部に半導体素子８を搭載するとともにこの半導体素子８の各電極を導体層３にボンディングワイヤを介して電気的に接続し、しかる後、配線基板１の上面に金属やセラミックスから成る椀状の蓋体９をガラスや樹脂、ロウ材等の封止材を介して接合させ、配線基板１と蓋体９とから成る容器内部に半導体素子８を気密に収容することによって製品としての半導体装置が完成し、半導体素子８は導体層３等を介して外部電気回路に接続されることとなる。
【００６２】
【実施例】
平均粒径１．８μｍのアルミナ粉末、平均粒径３．５μｍのＭｎ2Ｏ3、平均粒径１．２μｍのＳｉＯ2及び平均粒径２μｍの２ａ族元素の酸化物（ＳｒＯ、ＣａＯ、ＭｇＯ）を表１の組成で混合し、さらに、成形用有機樹脂（バインダー）としてアクリル系バインダーと、トルエンを溶媒として混合してスラリーを調製した後、ドクターブレード法にて厚さ２５０μｍのシート状成形体（以下グリーンシートと言う）を作製した。
【００６３】
作製したシートを複数枚積層して成形体を得た。この積層体を所定の大きさに切断した後、実質的に水分を含まない酸素含有雰囲気中（Ｈ2＋Ｏ2）で脱脂を行った後、露点２０℃の窒素水素混合雰囲気で表１の条件にて焼成した。
【００６４】
得られた焼成体を用い、相対密度、強度、ヤング率、熱伝導率、誘電損失の評価を行った。相対密度以外の特性評価は研磨加工した後に測定した。
【００６５】
相対密度はＪＩＳ  Ｒ１６０２に基づく水中秤量法にて嵩密度を測定し、理論密度から相対密度を算出した。また、強度はＪＩＳ  Ｒ１６０１に基づく室温での３点曲げ強度試験、ヤング率はＪＩＳ  Ｒ１６０２に基づく超音波パルス法、熱伝導率はＪＩＳ  Ｒ１６１１に基づくレーザーフラッシュ法により測定し、誘電損失はブリッジ回路法にて測定を行った。結果を表１に示す。
【００６６】
【表１】
0004959079.tif 000002
【００６７】
次いで、上記のシート状成形体に対して、導体成分として、平均粒径が５．０μｍのＡｕ粉末、Ａｇ粉末、Ｃｕ粉末及びＰｔ粉末、平均粒径が１．８μｍのＷ粉末、平均粒径が１．０μｍのＭｏ粉末及びＲｅ粉末、平均粒径が１．２μｍのアルミナ粉末を表１の組成に混合して導体ペーストを作製し、このペーストを各グリーンシートにスクリーン印刷、グラビア印刷等の手法によって印刷塗布した。
【００６８】
また、メタライズ層として、平均粒径が１．８μｍのＷ粉末、平均粒径が１．２μｍのＭｏ粉末及びアルミナ粉末を表１の割合で含有する導体ペーストを調整し、このペーストを各グリーンシートにスクリーン印刷、グラビア印刷等の手法によって印刷塗布した。
【００６９】
そして、導体ペーストを印刷塗布したグリーンシートを位置合わせして積層圧着した後、この積層体を、この焼成を、非酸化性雰囲気中、焼成最高温度が１２００〜１５００℃の温度となる条件で焼成した。そして、焼成後、表面導体層の表面にＣｕを無電解メッキ法にて被着させた。
【００７０】
得られた配線基板における導体層の電気抵抗を４端子法にて測定し、シート抵抗に換算した。
【００７１】
次いで、メタライズ層の表面にもＣｕを無電解メッキ法にて被着させ、そのメッキ層の上に銀ロウを用いて、Ｆｅ−Ｎｉ−Ｃｏ合金からなる金具を接合した。さらに、この金具の上にＦｅ−Ｎｉ−Ｃｏ合金からなる蓋体をＡｇ−Ｓｎロウを用いて４００℃で熱処理して接合した。得られた配線基板にクラックや割れがないかを光学顕微鏡で観察し、クラックや割れがない場合は○印、発生した場合には×印で示した。結果を表２に示した。
【００７２】
【表２】
0004959079.tif 000003
【００７３】
本発明の試料Ｎｏ．２〜４、６〜８、１０〜１４、１６〜１９、２１、２２、２４〜２６、２８〜３３及び３６〜４１は、相対密度が９５％以上、強度が４００ＭＰａ以上、ヤング率が２９８ＧＰａ以下、熱伝導率が１０Ｗ／ｍＫ以上であり、シート抵抗が６ｍΩ／□以下であり、金具封止による割れやクラックは観察されなかった。
【００７４】
一方、Ｍｎ及びＳｉの含有量が少なく、本発明の範囲外の試料Ｎｏ．１と、Ｍｎ及びＳｉの含有量が多すぎて強度が小さい本発明の範囲外の試料Ｎｏ．５と、強度が小さく本発明の範囲外の試料Ｎｏ．２７は、強度が３５０ＭＰａ以下、熱伝導率が９Ｗ／ｍＫ以下と小さく、誘電損失が３５×１０-4以上と大きく、金具封止による割れが見られた。なお、試料Nｏ．１、５及び２７は、相対密度が８８％以下と低かった。
【００７５】
また、Ｍｎ2Ｏ3／ＳｉＯ2比が小さく本発明の範囲外の試料Ｎｏ．９と、周期律表第２ａ族元素が多すぎて本発明の範囲外の試料Ｎｏ．２０は、強度が３８０ＭＰａ以下と小さく、誘電損失が７２×１０-4以上と大きく、金具封止による割れが見られた。
【００７６】
さらに、Ｍｎ2Ｏ3／ＳｉＯ2比が大きすぎて本発明の範囲外の試料Ｎｏ．１５とヤング率が大きく本発明の範囲外の試料Ｎｏ．３４は、金具封止による割れが見られた。
【００７７】
さらにまた、本発明の範囲外の試料Ｎｏ．２３及び３５は、相対密度が８２％以下、強度が３４２ＭＰａ以下、熱伝導率が８Ｗ／ｍＫと小さく、誘電損失が７５×１０-4以上と大きく、金具封止による割れが見られた。
【００７８】
【発明の効果】
本発明の半導体素子収納用パッケージを構成する配線基板によれば、Ｍｎ、Ｓｉ及び周期律表第２ａ族元素の含有量を調整することによって、相対密度、強度、ヤング率及び熱伝導率を制御したアルミナ焼結体を実現し、配線基板に応用した場合、封止用金具等を接合した後のセラミック−金具間に発生する応力を緩和し、薄壁化による破壊を抑制できる。
【００７９】
特に、本発明の半導体素子収納用パッケージを構成するアルミナ質焼結体の熱伝導率が１０Ｗ／ｍＫ以上と高いため、熱の放散性が良好であるため、半導体素子を内部に有するパッケージとして用いた場合、半導体装置を長期間にわたり正常、かつ安定に作動させることができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージを構成する配線基板の構造を示す概略断面図である。
【図２】本発明の半導体素子収納用パッケージの一実施例を示す断面図である。
【符号の説明】
１・・・・配線基板
２・・・・絶縁層
２ａ・・・底部絶縁層
２ｂ・・・壁面絶縁層
３・・・・導体層
３ａ・・・内部導体層
３ｂ・・・ヴィア
３ｃ・・・表面導体層
４・・・・メッキ層
５・・・・メタライズ層
６・・・・金具
７・・・・接合層
８・・・・半導体素子
９・・・・蓋体
【図１】
0004959079.tif 000004
【図２】
0004959079.tif 000005