(57)【特許請求の範囲】
【請求項１】
半導体基板と、該半導体基板の一面側に配された機能素子と、
一面が前記半導体基板の一面と対向し、前記半導体基板の表面から所定の間隔をもつように配された保護基板と、を少なくとも備えた半導体パッケージの製造方法であって、
前記保護基板の他面に支持基板を接合する工程Ａと、
前記工程Ａの後に、前記保護基板の一面側より研磨し、前記保護基板を薄板化する工程Ｂと、
前記保護基板の一面を前記半導体基板の一面と対向させて接合する工程Ｃと、
前記半導体基板の他面側より研磨し、前記半導体基板を薄板化する工程Ｄと、
前記工程Ｄの後に、前記支持基板を除去する工程Ｅと、を備えることを特徴とする半導体パッケージの製造方法。
【請求項２】
前記工程Ｄと前記工程Ｅとの間に、前記半導体基板の他面側に外部端子を形成する工程Ｆを、さらに備えることを特徴とする請求項１に記載の半導体パッケージの製造方法。
【請求項３】
前記工程Ｄ又は前記工程Ｆと、前記工程Ｅとの間に、前記半導体基板を個片化する工程Ｇを、さらに備えることを特徴とする請求項１又は２に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージの製造方法に係り、より詳細には、薄型かつ高品質な半導体パッケージの製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話など電子機器の高機能化に伴い、それらの機器に使われる電子デバイス等にも、さらなる高速化、高機能化が要求されている。これらの要求を実現するためには、微細化等によるデバイス自身の高速化だけではなく、デバイスのパッケージについても高速化、高密度化に向けた技術開発が必須になっている。
【０００３】
半導体デバイスのパッケージ方法としては、従来からモールド型パッケージが用いられているが、近年では市場からのパッケージサイズの縮小要求によりチップサイズパッケージ（ＣＳＰ）が注目されている。その中でも、光学デバイスやＭＥＭＳデバイスを代表とした機能デバイス表面に中空構造を必要とするデバイスに対しＣＳＰを実施する場合には、デバイス基板とガラス等からなる保護基板とを中空パターンを形成した接合層を介して接合する手法が用いられる。保護基板との接合後には前記中空パターンが中空構造となる。
【０００４】
一方、パッケージの小型化を目的として、基板の裏面研磨による薄板化等が行われている。また、ハンドリング等の問題を解決するために、基板に保護基板を貼り合わせ、基板裏面のシリコンを研磨する方法が提案されている（例えば、特許文献１参照)。
【０００５】
上記保護基板は、例えば基板を薄板化する際に用いられるが、薄板加工終了後、保護基板は除去される。また、貫通電極を形成した基板については、作製した基板を、機能素子が配された基板に張り合わせるプロセスを行うため、工数が多くなる。上記特許文献１に紹介されている方法においても、基板を薄板化するために張り合わせた保護基板を一度剥離し、貫通電極形成のための基板を再度張り合わせる方法をとっているため、工数が多くなる。
【０００６】
また、従来の方法では、保護基板の表面が工程で使用する薬液やガスなどに晒される機会があるため、保護基板の表面に塵埃等の異物が付着し易い。最終工程で保護基板の表面をクリーニングすることは難しく、保護基板の表面に汚れはなるべくつけないように加工することが望まれる。特に、光学デバイスをパッケージングする場合では、これらの汚れ類が特性にそのまま影響し、歩留まりの低下要因となってしまうため、致命的である。また、同様に、搬送中などに保護基板の表面が傷つくリスクも考えられ、これも致命的欠陥となる。
【特許文献１】特開２００６−２２８９４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、このような従来の実情に鑑みて考案されたものであり、各種加工工程中における保護基板の傷や汚染、及び反りや割れの発生を抑制することができ、より薄型かつ高品質な半導体パッケージを容易に得ることが可能な半導体パッケージの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の請求項１に記載の半導体パッケージの製造方法は、半導体基板と、該半導体基板の一面側に配された機能素子と、一面が前記半導体基板の一面と対向し、前記半導体基板の表面から所定の間隔をもつように配された保護基板と、を少なくとも備えた半導体パッケージの製造方法であって、前記保護基板の他面に支持基板を接合する工程Ａと、前記工程Ａの後に、前記保護基板の一面側より研磨し、前記保護基板を薄板化する工程Ｂと、前記保護基板の一面を前記半導体基板の一面と対向させて接合する工程Ｃと、前記半導体基板の他面側より研磨し、前記半導体基板を薄板化する工程Ｄと、前記工程Ｄの後に、前記支持基板を除去する工程Ｅと、を備えることを特徴とする。
本発明の請求項２に記載の半導体パッケージの製造方法は、請求項１において、前記工程Ｄと前記工程Ｅとの間に、前記半導体基板の他面側に外部端子を形成する工程Ｆを、さらに備えることを特徴とする。
本発明の請求項３に記載の半導体パッケージの製造方法は、請求項１又は２において、前記工程Ｄ又は前記工程Ｆと、前記工程Ｅとの間に、前記半導体基板を個片化する工程Ｇを、さらに備えることを特徴とする。
【発明の効果】
【０００９】
本発明では、保護基板に張り合わせた支持基板を最終工程で除去している。すなわち、最終工程まで保護基板を支持基板がサポートしているので、各種加工工程中における保護基板の傷や汚染、及び保護基板の反りや割れの発生を抑制することができる。これにより本発明では、より薄型かつ高品質な半導体パッケージを容易に得ることが可能な半導体パッケージの製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明に係る半導体パッケージの製造方法について、一実施形態を図面に基づいて説明する。
【００１１】
図１は、本発明により製造される半導体パッケージの一実施形態を示す断面図である。
この半導体パッケージ１は、半導体基板１０、該半導体基板１０の一面１０ａ側に配された機能素子１１、一面２０ａが前記半導体基板１０の一面１０ａと対向し、前記半導体基板１０の表面から所定の間隔をもつように配された保護基板２０、及び、前記機能素子１１を囲むように配され、前記半導体基板１０と前記保護基板２０とを接合する接合部材２１、を少なくとも備える。
【００１２】
この半導体パッケージ１は、以下に説明する本発明の方法により製造されることにより、保護基板２０の傷や汚染、及び保護基板２０の反りや割れの発生が抑制され、より薄型かつ高品質なものとなる。
【００１３】
以下、本発明の半導体パッケージの製造方法について説明する。
図２、図３は、本発明の半導体パッケージの製造方法を工程順に示す断面図である。
本発明の半導体パッケージの製造方法は、前記保護基板２０の他面２０ａに支持基板３０を接合する工程Ａと、前記保護基板２０の一面２０ａ側より研磨し、前記保護基板２０を薄板化する工程Ｂと、前記保護基板２０の一面２０ａを前記半導体基板１０の一面１０ａと対向させて接合する工程Ｃと、前記半導体基板１０の他面１０ｂ側より研磨し、前記半導体基板１０を薄板化する工程Ｄと、前記支持基板３０を除去する工程Ｅと、を備えることを特徴とする。
【００１４】
従来の方法では、半導体基板１０及び保護基板２０を両方とも薄板化してしまうと、パッケージ全体が薄くなり、ハンドリングが難しくなってしまう。パッケージ全体が薄くなると、割れ不良が発生し易くなることはもちろん、後工程にて片側に薄膜を形成すると反りが発生し易くもなり、扱いが難しい。
【００１５】
一方、本発明では、保護基板２０に張り合わせた支持基板３０を最終工程で除去している。すなわち、支持基板３０が最終工程までパッケージ全体を支えている。これによりハンドリングが容易になる他、割れ不良が抑えられ、反りも低減できる。また、本発明の方法によれば、保護基板２０を終始使用することにより、パッケージを従来の方法に比べて容易に薄型化できる。また、保護基板２０の表面に塵埃、異物が付きにくくなり、保護基板２０の表面を傷・汚れから守ることができる。その結果、本発明では、保護基板２０の傷や汚染、及び保護基板２０の反りや割れの発生が抑制され、より薄型かつ高品質な半導体パッケージ１を製造することが可能となる。
以下、各工程ごとに詳しく説明する。
【００１６】
（１）まず、図２（ａ）に示すように、保護基板２０の他面２０ｂに支持基板３０を接合する［工程Ａ］。
保護基板２０は、半導体基板１０と対向して機能素子１１の上方に所定の間隔をもつように配置され、機能素子１１を保護する等の役割を有する。保護基板２０としては、樹脂やガラス、シリコン、金属等からなる板材を用いることができる。保護基板２０は後工程にて研磨加工により薄板化するため、接合加工および研磨加工が可能な範囲であればその厚さは問わない。
【００１７】
なお、後述するように半導体基板１０が有する機能素子１１が光学的デバイスである場合、保護基板２０は、機能素子１１の使用波長帯において光透過性を有することが好ましく、この場合は、ガラスや透光性樹脂などからなる板材を用いることができる。また、保護基板２０は、各種の光学フィルタ機能やレンズ機能などの光学的機能を有するものでもよい。
【００１８】
支持基板３０と保護基板２０とを接合材３１を介して接合する。支持基板３０の材料としては各種ガラスやシリコン基板などが挙げられ、厚さは０．３〜０．５ｍｍ程度が望ましい。
接合材３１としては、後工程（工程Ｅ）で熱などを印加することにより支持基板３０を保護基板２０から剥離することが可能な樹脂材料を利用する。剥離方法としては他にＵＶ光やレーザ光、薬液を用いた方法などが存在するが、後工程で保護基板２０から支持基板３０を剥離することができれば、特に材料、剥離方法は問わない。
【００１９】
（２）次に、図２（ｂ）に示すように、保護基板２０の一面２０ａ側より研磨し、保護基板２０を薄板化する［工程Ｂ］。
次に、接合した保護基板２０を研磨加工し、薄板化する。研磨加工の方法としては、ＢＧ（バックグラインド）にて終了しても良いが、特に光学デバイスのパッケージなどでは光学特性の劣化が懸念されるため、ＢＧ加工の後ＣＭＰやウェットエッチング等の処理により鏡面化することが好ましい。
【００２０】
保護基板２０の研磨加工後の厚さは特に限定されないが、パッケージ全体の低背化を考慮すると、０．３ｍｍ以下程度とするのが望ましい。特に、保護基板２０が８インチ以上の大口径ガラス基板であり、かつ厚さが０．２ｍｍ以下程度になると、ガラス薄板化加工の難易度が高くなってしまい、本発明の示す加工方法が非常に有効な手段となる。
【００２１】
（３）次に、図２（ｃ）に示すように、保護基板２０の一面２０ａを半導体基板１０の一面１０ａと対向させて接合する［工程Ｃ］。
半導体基板１０は、例えばシリコン等からなる。半導体基板１０は、一方の表面１０ａに機能素子１１と、電極パッド１２が形成されている。
【００２２】
本実施例における機能素子１１は、例えばＣＣＤ素子等のイメージセンサである。また、機能素子１１の他の例として、例えばＭＥＭＳデバイス（ＭＥＭＳ＝Micro Electro Mechanical System） などをウエハレベルでパッケージングする場合に、可動部が存在する等の理由からＭＥＭＳデバイスの周囲にキャビティを必要とするようなパッケージにおいても適用が可能である。パッケージング対象となりうるＭＥＭＳデバイスとしては、例えばマイクロリレー、マイクロスイッチ、圧力センサ、加速度センサ、高周波フィルタ、マイクロミラー等が挙げられる。
【００２３】
電極パッド１２としては、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材料が好適に用いられるが、これらの材料は酸化されやすい性質を有している。
【００２４】
そして、保護基板２０と半導体基板１０とを接合するには、まず、半導体基板１０又は保護基板２０、もしくはその両方の所定の位置に、接合部材２１を形成する。具体的には、例えば機能素子１１等が形成された半導体基板１０上に、機能素子１１を囲むように、接合部材２１を配する。
【００２５】
接合部材２１は、半導体基板１０と保護基板２０との間隔を確保するともに、保護基板２０を半導体基板１０と接合するものである。
接合部材２１は、保護基板２０を半導体基板１０と接合したときに、機能素子１１の周囲を切れ目なく囲い、かつ、機能素子１１の上を覆わないような所定位置に設けられる。
【００２６】
接合部材２１としては、特に限定されるものではないが、一般には接着性樹脂が用いられる。このような接着性樹脂としては、例えばアクリル、エポキシ、シリコーン、フェノール、ポリイミド、ＢＣＢ等の樹脂材料を用いることができる。
接合部材２１の高さ（厚み）は、特に限定されるものではなく、機能素子１１から要求される仕様などの条件に応じて自由に選択可能であるが、例えば数μｍ〜数十μｍの範囲であれば、機能素子１１の周囲に十分なキャビティを確保することができるとともに、半導体パッケージ１全体の寸法を抑制することができる。
【００２７】
接合部材２１を所定位置に形成するには、例えば液状樹脂を使用して印刷法により所定位置に塗布したり、ドライフィルムをラミネートしてこれをフォトリソグラフィ技術により所定位置のみ残してパターニングする方法等が利用できる。
接合部材２１の形成方法としてはスピンコート法、印刷法、ディスペンス法、フィルムラミネート法があり、選定した樹脂材料に適した方法を用いる。続いて接合部材２１をパターニングする。
【００２８】
スピンコート法やラミネート法を採用する場合は、感光性の部材２１を用い、この部材２１を直接パターニングする。
【００２９】
そして、接合部材２１を配した半導体基板１０の一面１０ａと、保護基板２０の一面２０ａとを対向させて位置合わせする。
その後、半導体基板１０と保護基板２０とを接合する。接合部材２１による接合では熱・紫外線などの接着剤硬化反応源を必要とする。また、接合部材２１の接着力発現には適度な加重印加も必要であり、以上の理由から一般的にはプレス版を用いた熱圧着を用いる。これにより、機能素子１１の周囲の空間（中空部２）が半導体基板１０と保護基板２０と接合部材２１とにより気密に封止される。
【００３０】
（４）次に、図２（ｄ）に示すように、半導体基板１０の他面１０ｂ側より研磨し、半導体基板１０を薄板化する［工程Ｄ］。
さらに、保護基板２０と同様、半導体基板１０についても研磨加工を行い、薄板化する［工程Ｅ］。これもパッケージの低背化のために必要となり、研磨後の厚さは０．２ｍｍ以下程度とするのが好ましい。研磨方法等については、保護基板２０のときと同様にして行う。
【００３１】
（５）次に、図３（ａ）に示すように、半導体基板１０の他面ｂ側に貫通電極や外部端子を形成する［工程Ｆ］。
具体的には、半導体基板１０の表裏両面を貫通する微細孔１４を形成し、その内面に絶縁膜１５を介して導電体１６を充填して貫通電極１３を形成する。さらに、接続に必要な配線部１７及びバンプ１８、封止樹脂層１９を形成する。
【００３２】
貫通電極１３は、半導体基板１０の他方の表面１０ｂと電極パッド１２を電気的に接続する。貫通電極１３は半導体基板１０の表裏両面を貫通する微細孔１４の内面に、絶縁膜１５を介しての導電体１６を充填して構成されている。また、貫通電極１３と電気的に接続された配線部１７には、外部接続のためのバンプ１８が配されている。
【００３３】
絶縁膜１５としては、酸化珪素（ＳｉＯ２ ）、窒化珪素（Ｓｉ３Ｎ４）、リンシリケートガラス（ＰＳＧ）、ボロンリンシリケートガラス（ＢＰＳＧ）等が利用でき、半導体パッケージ１の使用環境に応じて適宜選択すればよい。
導電体１６としては、電気の良導体であれば特に制限は無く、例えば電気抵抗が低い銅、アルミニウム、ニッケル、クロム、銀、錫等の他に、Ａｕ−Ｓｎ、Ｓｎ−Ｐｂ等の合金、あるいはＳｎ基、Ｐｂ基、Ａｕ基、Ｉｎ基などのはんだ合金等の金属が利用できる。
【００３４】
配線部１７としては、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材料が好適に用いられる。
【００３５】
封止樹脂１９は、例えば感光性アクリル系樹脂や、エポキシ系樹脂、感光性ポリイミド、感光性エポキシ、感光性ポリベンゾオキサゾール、感光性ＢＣＢ等の合成樹脂材料を用いて形成される。また、封止樹脂層１９の前記配線部１７と整合する位置に、略円形状の開口部が形成されており、該開口部から露出する配線部１７上には、はんだバンプ１８が配されている。
【００３６】
バンプ１８には、共晶タイプ、鉛フリータイプの半田を使用することができる。
バンプ１８の形成方法としては、半田ボール搭載法、半田ペースト印刷法、メタルジェット法、半田ペーストディスペンス法により半田ペーストを載せた後リフローを実施、または電解半田めっき法、半田蒸着法等が挙げられる。
【００３７】
（６）次に、図３（ｂ）に示すように、半導体基板１０をチップ毎に個片化する［工程Ｇ］。
具体的には、前述した図３（ａ）において、一点鎖線で示す位置において、前記半導体基板１０をダイシング加工を行うことにより、チップ毎に分離された状態となるように、個片化を図る。
【００３８】
（７）最後に、図３（ｃ）に示すように、支持基板３０を除去する［工程Ｈ］。
具体的には、保護基板２０から所定の方法により支持基板３０を除去する。その際、所定の方法としては、例えば、熱、ＵＶ光やレーザ光、薬液などを用いる方法が挙げられるが、これらの方法は接合材３１の材料に応じて選定すればよい。
前工程（工程Ｇ）でのダイシング工程においても汚れが発生するため、ダイシング工程完了後に支持基板３０を除去することで、保護基板２０の汚染を防ぐことができる。
【００３９】
以上により図１に示したような半導体パッケージ１が得られる。
このようにして製造された半導体パッケージは、保護基板２０の傷や汚染、及び保護基板２０の反りや割れの発生が抑制され、より薄型かつ高品質なものとなる。
【００４０】
以上、本発明の半導体パッケージの製造方法について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
【産業上の利用可能性】
【００４１】
本発明は、半導体基板に保護基板が張り合わせられてなる半導体パッケージの製造方法に広く適用可能である。
【図面の簡単な説明】
【００４２】
【図１】本発明により製造された半導体パッケージの一例を示す断面図。
【図２】本発明に係る半導体パッケージの製造方法を工程順に示す断面図。
【図３】図２に続く各工程を示す断面図。
【符号の説明】
【００４３】
１  半導体パッケージ、２  中空部、１０  半導体基板、１１  機能素子、１２  電極パッド、１３  貫通電極、１４  微細孔、１５  絶縁膜、１６  導電体、１７  配線部、１８  バンプ、１９  封止樹脂層、２０  保護基板、２１  接合部材、３０  支持基板、３１  接合材。
【図１】
0004966897.tif 000002
【図２】
0004966897.tif 000003
【図３】
0004966897.tif 000004