(57)【特許請求の範囲】
【請求項１】
故障診断ソフトや故障解析装置によって予めショート故障を引き起こす可能性のある故障候補配線対が絞り込まれた半導体集積回路に対する故障箇所推定装置であって、
複数のテストパタンのそれぞれについて、前記故障候補配線対に含まれる第１の配線における信号の期待値および第２の配線における信号の期待値を入力し、両期待値の排他的論理和（ＸＯＲ）を求めて出力するように構成されたＸＯＲ演算部と、
前記複数のテストパタンのそれぞれに対する前記半導体集積回路のＩＤＤＱ測定値を入力し、入力したＩＤＤＱ測定値が所定の閾値よりも大きい場合には１に、それ以外の場合には０に量子化して出力するように構成されたＩＤＤＱ量子化部と、
前記複数のテストパタンのそれぞれについて前記ＸＯＲと前記量子化ＩＤＤＱとを比較し、一致する回数を求めてその回数が多い故障候補配線対ほど故障可能性が高いものとして出力するように構成された比較部とを備えたことを特徴とする故障箇所推定装置。
【請求項２】
前記ＩＤＤＱ量子化部が、入力したＩＤＤＱ測定値からそのテストパタンに対して良品において測定されたＩＤＤＱを差し引くとともに、差し引き後のＩＤＤＱ測定値が前記所定閾値よりも大きい場合には１、それ以外の場合には０に量子化して出力するように構成されたことを特徴とする、請求項１に記載の故障箇所推定装置。
【請求項３】
前記ＩＤＤＱ量子化部が、入力したＩＤＤＱ測定値のうちそのテストパタンに対する良品のＩＤＤＱが所定の値よりも大きいものを除いて、量子化ＩＤＤＱを出力するように構成され、
前記比較部が、前記テストパタンのうち良品のＩＤＤＱが前記所定値よりも大きいものを除いて、前記ＸＯＲと前記量子化ＩＤＤＱとを比較し、一致する回数を求めるように構成されたことを特徴とする、請求項１に記載の故障箇所推定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路の故障箇所推定装置に関し、特に、故障診断ソフトや故障解析装置を用いてショート故障候補配線を絞り込んだ半導体集積回路の故障箇所推定装置に関する。
【背景技術】
【０００２】
従来、静的電源電流（ＩＤＤＱ）試験は、ＣＭＯＳ回路を用いた半導体集積回路（ＬＳＩ）において容易にリーク試験品質を向上可能な試験方法として活用されてきた。外部入力が確定して動作が安定した状態のＣＭＯＳ回路では、ＶＤＤとＧＮＤ間を流れる電流経路は存在しない。そのため、正常なＣＭＯＳ回路には極めて微少なオフリーク電流しか流れない。従って、電流の異常を生じる故障がＣＭＯＳ回路を使用したＬＳＩ内部に存在すれば、その故障を容易に検出できる。静的ＩＤＤＱ試験によるリーク試験は、以上の特徴を利用してある閾値以上の静的ＩＤＤＱが流れる半導体集積回路を不良品として検出するものである。
【０００３】
上記のＩＤＤＱテストによるＩＤＤＱ測定値を用いて、ＩＤＤＱテストに用いたテストパタンによるＬＳＩ配線の期待値シミュレーションとＬＳＩのレイアウト情報を併用した故障箇所絞込み方法がいくつか提案されている（例えば、特許文献１、２参照。）。しかし、数メガゲート以上に及ぶＬＳＩでは、故障候補を絞り込むために取得するＩＤＤＱ測定値が増大するため、必然的に故障候補を絞り込むための診断時間が膨大になる。また、絞り込んだ故障候補が複数ある場合には、故障候補を絞り込むために、電気的な故障解析を実施する必要がある。
【０００４】
また、ＬＳＩ内部状態の可観測性の高いテスト手法として、ＬＳＩ内のＦＦ回路をシフトレジスタとして用いてＬＳＩ内部を組合せ回路として状態を制御するＳＣＡＮテストが広く用いられており、ＳＣＡＮテストによる故障出力結果を用いて、ＳＣＡＮテストに用いたテストパタンによるＬＳＩ配線の期待値シミュレーションとＬＳＩのレイアウト情報を併用した故障箇所絞込み方法がいくつか提案されている（例えば、特許文献３）。しかし、ＬＳＩテスタからの出力結果を元に故障候補を診断するので、ショート故障候補箇所はたいていの場合複数あり、故障候補を絞り込むために、電気的な故障解析を実施する必要がある。
【０００５】
従来のＩＤＤＱ診断またはＳＣＡＮテスト診断による故障診断結果を利用した解析方法について、図１８を用いて説明する。図１８を参照すると、テストパタンＤＢ１１、ＬＳＩのネットリスト（論理回路接続情報）ＤＢ１２、故障ＬＳＩのフェイルログＤＢ１３、レイアウト情報ＤＢ１４を基に実施する故障診断ステップＳ１５０１と、エミッション、ＯＢＩＲＣＨ、ＥＢテスタなどの故障解析装置による故障箇所の絞込みステップＳ１５０２と、平面研磨、ＦＩＢ、ＳＥＭ、ＴＥＭなどによる故障箇所の物理的な観察による故障原因の調査ステップ（物理解析）Ｓ１５０３からなる。
【０００６】
故障箇所の絞込みステップＳ１５０２に用いる３つの主な故障解析方法について説明する。
【０００７】
エレクトロンビーム（ＥＢ）テスタ解析とは、ＥＢテスタ（基本的にはＳＥＭ）のチャンバ内に設置したＬＳＩをＬＳＩテスタで駆動させながら、内部回路の配線信号の論理情報（電位コントラスト像、論理動作波形）を非接触で測定する方法である。主な機能として、電位コントラスト像（配線電位に対応したコントラスト像（白：低電位、黒：高電位））、電圧波形（任意の内部配線の信号波形）、ストロボ動作解析（時間（ピコ秒オーダー）に対する論理の伝播状態の解析）が挙げられる。表面電位により二次電子検出量が増減する原理電子銃からＬＳＩ表面に電子（１次電子）を照射すると、ＬＳＩ表面から二次電子が発生する。二次電子のエネルギーの分布は、ＬＳＩの配線電位と相関があり、接地時エネルギー分布に対して正の電位は左側小さいほうにシフトする。ＬＳＩと二次電子検出器との間にグリッドを設け、グリッド電位より高い電位エネルギーを有する二次電子のみ検出しこの二次電子数を比較することにより、ＬＳＩの配線電位を相対的に判定できる。
【０００８】
エミッション解析とは、ＬＳＩほか半導体素子の可視から近赤外領域での微弱発光を検出し、その位置を特定する方法である。電圧を加えられた試料が発光するフォトンを顕微鏡で集光し、マイクロチャンネル板を使用した光増幅器またはＣＣＤまたはＩｎＧａＡｓ素子を通して画像処理装置を用いて検出する。接合リークや絶縁膜破壊があると、電圧を印加されたとき、その不具合箇所に電界が集中しホットキャリアが発生する。そしてこれが再結合するときに光が放出される。
【０００９】
ＯＢＩＲＣＨ解析とは、配線等、メタルに関係する電流異常個所を検出するものである。被観測試料にバイアスをかけた状態で、レーザービームを被観測領域に走査しながら走査領域の各点に対応したＣＲＴの各点に、ＩＤＤＱの変化を輝度の変化として表示する。たとえば配線の構成物質であるＡｌより熱伝導の悪い欠陥（ボイド、Ｓｉ合金化部）が存在する箇所にレーザーが照射された瞬間の温度上昇により抵抗が増加し電流減少として現れる。
【特許文献１】特開平１０−１９９８６号公報
【特許文献２】特開２００７−２４５２３号公報
【特許文献３】特開平１１−１６０４００号公報
【非特許文献１】内角哲人、外５名、「ＩＤＤＱテストを用いた故障診断から故障原因究明までの解析ＴＡＴ／成功率向上手法」、ＬＳＩテスティングシンポジウム／２００５、平成１７年１１月９日、ｐ．２４３−２４８
【発明の開示】
【発明が解決しようとする課題】
【００１０】
以下の分析は、本発明者によってなされたものである。
【００１１】
第１の問題点は、従来の故障診断結果を利用して多層配線の半導体集積回路の故障解析を実施すると、時間と費用がかかる点である。その理由は、現在の半導体集積回路の多くは配線層が５層以上あり、３つの代表的かつ主要な故障解析方法によるデバイス表面からの解析には下記の制約があるためである。
【００１２】
エレクトロンビーム（ＥＢ）テスタ解析の制約として、多層配線のＬＳＩでは上層配線で覆われたネットのＥＢ解析を実施するためには、ＦＩＢによるパッド加工が必要である。故障候補が１０ネット以上あると、ＥＢ解析のスケジュールよりもＦＩＢ加工スケジュールによって解析所要時間が律速されるということが挙げられる。また、複数回のＦＩＢ加工によって故障不再現（イオンビーム照射時のチャージ流入による良品復帰あるいは断線、パッド形成時の他配線とのショート形成による故障発生）となるリスクも高い。
【００１３】
エミッション解析の制約として、信号線同士のショート故障の発光は、ショートネットを駆動するセルの駆動能力に差があると大抵の場合駆動能力が低いセルで駆動されるネットの信号をレシーブするセルでのみ発光するので、発光を伴わない側のショートネットについての情報が得られないことが挙げられる。また、多層配線のＬＳＩではレイアウト全体の最低５割以上、最高では９割以上が上層配線に覆われており、拡散層での電子―正孔再結合による発光の表面からのもれが少ないため、発光検出が原理的に難しい。
【００１４】
ＯＢＩＲＣＨ解析の制約として、信号線同士のショート故障のＯＢＩＲＣＨ反応は、ショートネットを駆動するセルの駆動能力に差があると大抵の場合駆動能力が低いセルでのみ反応するので、反応を伴わない側のショートネットについての情報が得られないことが挙げられる。また、多層配線のＬＳＩではレイアウトの最低５割以上、最高では９割以上が上層配線に覆われており、下層配線ではレーザー照射による抵抗変化が起き難く、ＯＢＩＲＣＨ反応の検出が原理的に難しい。さらに、複数チップの積層化やデバイスのコスト削減のために裏面観察が困難なパッケージが増加しているため、配線層を介した観察を回避できる裏面からの解析が実施困難なＬＳＩが増えている。
【００１５】
第２の問題点は、従来の故障診断結果を利用して剥離解析や断面観察などの物理解析を実施しても、故障原因を解明できない事例が多発する点である。その理由は、故障箇所の絞込みが不十分なため、物理解析で観察しなければならない領域が広すぎて、観察が不可能な故障候補箇所や、観察時のミスにより観察もれが生じてしまうためである。
【００１６】
そこで、半導体集積回路の配線間のショート故障箇所を効率良く絞込みことによって、故障解析に要する時間と費用を削減することができる故障箇所推定装置を提供することが課題となる。
【課題を解決するための手段】
【００１７】
本発明の第１の視点に係る故障箇所推定装置は、故障診断ソフトや故障解析装置によって予めショート故障を引き起こす可能性のある故障候補配線対が絞り込まれた半導体集積回路に対する故障箇所推定装置であって、複数のテストパタンのそれぞれについて、前記故障候補配線対に含まれる第１の配線における信号の期待値および第２の配線における信号の期待値を入力し、両期待値の排他的論理和（ＸＯＲ）を求めて出力するように構成されたＸＯＲ演算部と、前記複数のテストパタンのそれぞれに対する前記半導体集積回路のＩＤＤＱ測定値を入力し、入力したＩＤＤＱ測定値が所定の閾値よりも大きい場合には１に、それ以外の場合には０に量子化して出力するように構成されたＩＤＤＱ量子化部と、前記複数のテストパタンのそれぞれについて前記ＸＯＲと前記量子化ＩＤＤＱとを比較し、一致する回数を求めてその回数が多い故障候補配線対ほど故障可能性が高いものとして出力するように構成された比較部とを備えたことを特徴とする。
【００１８】
本発明の第２の視点に係る故障箇所推定装置は、故障診断ソフトや故障解析装置によって予めショート故障を引き起こす可能性のある故障候補配線が絞り込まれた半導体集積回路に対する故障箇所推定装置であって、複数のテストパタンそれぞれについて、前記故障候補配線の期待値を計算するように構成された期待値計算部と、前記テストパタンそれぞれに対する前記半導体集積回路のＩＤＤＱ測定値を入力し、入力したＩＤＤＱ測定値が所定の閾値よりも大きい場合には１に、それ以外の場合には０に量子化して出力するように構成されたＩＤＤＱ量子化部と、前記テストパタンそれぞれについて前記期待値と前記量子化ＩＤＤＱとを比較し、一致する回数を求めてその回数が多い故障候補配線を接地線とのショート故障の可能性が高いものとして出力するとともに、その回数が少ない故障候補配線を電源線とのショート故障の可能性が高いものとして出力するように構成された比較部とを備えたことを特徴とする。
【００１９】
本発明の第３の視点に係る故障箇所推定装置は、故障診断ソフトや故障解析装置によって予めショート故障を引き起こす可能性のある故障候補配線対が絞り込まれた半導体集積回路に対する故障箇所推定装置であって、前記故障候補配線対に含まれる配線それぞれを駆動するゲートについて、各ゲートを構成するトランジスタの並列数に応じて駆動能力を算出するように構成された駆動能力算出部と、前記故障候補配線対に含まれる配線それぞれから故障が伝播する経路を推定するように構成された故障伝播経路推定部と、前記両ゲートの駆動能力に差がある場合には、前記故障候補配線のうち、駆動能力が低いゲートによって駆動される配線の下流にのみ故障が伝播することが前記推定経路によって確かめられたものを故障可能性が高いものとして出力し、前記両ゲートの駆動能力に差がない場合には、前記故障候補配線対のうち、その対に含まれる両配線の下流に故障が伝播するか、又は、その対に含まれる一方の配線からの故障伝播のみによって故障出力が生じるとともに他方の配線からの故障伝播が下流の回路によってマスクされて故障検出部にまで伝播しないことが前記推定経路によって確かめられたものを故障可能性が高いものとして出力するように構成された駆動能力比較部とを備えたことを特徴とする。
【００２０】
本発明の第４の視点に係る故障箇所推定装置は、故障診断ソフトや故障解析装置によって予めショート故障を引き起こす可能性のある故障候補配線対が絞り込まれた半導体集積回路に対する故障箇所推定装置であって、複数のテストパタンそれぞれについて、前記故障候補配線対を駆動するゲートのオン電流を、そのゲートの入力配線の期待値に基づいて算出するように構成されたオン電流算出部と、前記テストパタンそれぞれに対する前記半導体集積回路のＩＤＤＱ測定値を入力し、入力したＩＤＤＱ測定値をその大きさに応じて３値以上の値に量子化して出力するように構成されたＩＤＤＱ量子化部と、前記テストパタンそれぞれについて前記オン電流と前記量子化ＩＤＤＱ測定値とを比較し、一致する回数を求めてその回数が多い故障候補配線対ほど故障可能性が高いものとして出力するように構成された比較部とを備えたことを特徴とする。
【発明の効果】
【００２１】
第１の効果は、半導体集積回路の配線間のショート故障箇所を効率良く絞り込むことによって、故障解析に要する時間と費用が削減されることである。その理由は、ＬＳＩテスタとリンクして実施する様々な故障解析方法を実施する必要がなくなり、半導体集積回路のショート故障解析に要する時間と費用を削減することができるからである。
【００２２】
第２の効果は、半導体集積回路の良品でのＩＤＤＱ測定値のテストパタンごとの大きな増減に関係なくショート故障に起因するＩＤＤＱ値の増減を測定できることである。その理由は、良品でのＩＤＤＱ値をリファレンスとして用いるため、信頼できるテストパタンにおけるＩＤＤＱ測定値のみを選択することができるからである。
【００２３】
第３の効果は、ＩＤＤＱ測定値を併用せず、故障診断結果を利用して解析を実施する場合と比較して、解析の精度を向上させられることである。その理由は、絞込み結果が順位付けされているため、可能性の高い故障候補から実解析を行うことができるからである。
【００２４】
第４の効果は、半導体集積回路の信号線と電源線あるいは接地線とのショート故障をあらかじめ推定して、効率よく故障解析が実施されることである。その理由は、各テストパタンにおける量子化ＩＤＤＱ値と故障候補配線の期待値とを比較して、故障候補配線を絞り込むことができるからである。
【００２５】
第５の効果は、ＩＤＤＱ値を適用した故障診断に要する時間が削減されることである。その理由は、故障候補配線の組合せを絞り込んだ後にＩＤＤＱ値との照合を行うため、典型的な故障診断を数分で完了させることができるからである。なお、チップ全体に存在する故障候補配線対に対してＩＤＤＱ値を照合する従来のＩＤＤＱ診断の場合には、完了までに１日以上を要することもある。
【発明を実施するための最良の形態】
【００２６】
（第１の実施形態）
本発明の第１の実施形態に係る故障箇所推定装置は、ＬＳＩテスタで取得したフェイルログを参照し、実施された既存の故障診断ソフトによる推定結果、又は、故障解析によって絞り込まれた故障候補配線を参照する。各テストパタンにおいて測定したＩＤＤＱに閾値を設けて量子化した値とショート故障候補配線の組合せの期待値の排他的論理和とを比較して一致した回数を積算し、その回数が多い故障候補配線の組合せをショート故障候補として絞込み、近接箇所をショート故障候補箇所として絞り込んで出力する。
【００２７】
図１は、本発明の第１の実施形態に係る故障箇所推定装置の入出力例を示した図である。本実施形態に係る故障箇所推定装置は、既存の故障診断ソフト又は故障解析によって絞り込まれた故障候補配線（図１Ａ）を参照し、ショート故障が生じうる故障候補配線対（図１Ｂ）を求めて記憶する手段と、半導体集積回路の各テストパタンでのＩＤＤＱ測定値に閾値を設けて２値に量子化した値（図１Ｃ）を記憶する手段と、故障候補配線対のテストパタン入力時における期待値の排他的論理和（図１Ｄ）を記憶する手段と、各テストパタンにおける故障候補配線対の期待値の排他的論理和演算と、量子化したＩＤＤＱ値とを比較して、両者が一致する回数を積算し、回数が多い故障候補配線の組合せをショート故障の可能性が高い候補とする順位付けを行い、順位付けられた故障候補配線対（図１Ｅ）を出力する手段とを備える。
【００２８】
本実施形態に係る故障箇所推定装置によって、各テストパタンにおいて、故障候補配線対の期待値の排他的論理和と量子化したＩＤＤＱとが一致した回数によって、故障候補を重みづけることで、故障候補の絞り込みが可能となる。
【００２９】
ここで、本実施形態の故障箇所推定装置の効果について図１６を参照して説明する。図１６Ａにおいて、故障箇所は、２入力ＡＮＤセルの入力信号同士（配線１と配線２）、又は、入力の一方と出力（配線２と配線３）との間のいずれかに絞り込まれているものとする。さらに、ショート故障が活性化しているテストパタンにおいて、ショートした配線を介してＶＤＤ−ＧＮＤ間に貫通電流が流れてＩＤＤＱが増大するものとし、ショートした配線対の期待値は一方が０であるならば他方は１となって必ず相反するものとする。
【００３０】
故障箇所推定装置は、各テストパタンにおける配線１〜３の期待値を算出して記憶する。また、ＩＤＤＱに閾値を設け、閾値より大きい値を１に、小さい値を０に量子化して記憶する。さらに、配線１と配線２の期待値のＸＯＲ、及び、配線２と配線３の期待値のＸＯＲを量子化したＩＤＤＱと比較することによって、故障候補の組合せを絞り込む。
【００３１】
図１６Ｂを参照して、配線２と配線３の期待値のＸＯＲと量子化ＩＤＤＱとをテストパタン毎に比較すると、両者はテストパタンごとに一致している。したがって、配線２と配線３とから成る配線対がショート故障の可能性の高い配線として抽出される(図１６Ｃ)。なお、２入力ＡＮＤ演算は２つの入力信号がともに１であるときのみ１を出力する論理演算であり、２入力ＸＯＲ演算は２つの入力信号に相違があるときのみ１を出力する論理演算である。
【００３２】
（第２の実施形態）
本発明の第２の実施形態に係る故障箇所推定装置は、ＬＳＩテスタで取得したフェイルログを元に実施する既存の故障診断ソフトの推定結果あるいは故障解析によって故障候補配線の絞り込みを実施した結果を参照する。故障箇所推定装置は、ショート故障候補配線を駆動するゲートを構成するトランジスタの並列数で決まる駆動能力を算出した結果と、ショート故障配線から故障が伝播する経路を推定した結果とを比較する。故障箇所推定装置は、駆動能力が小さいゲートによって駆動される配線からのみ故障信号が伝播している故障候補配線の組合せと、駆動能力が等しいゲートによって駆動される両ネットから故障信号が伝播している故障候補配線の組合せと、一方の配線からの故障伝播でのみ故障出力を説明することができ、かつ、他方の配線からの故障信号が下流の回路によってマスクされ故障検出部までは伝播しないことを推定経路から確認できた故障候補配線の組合せと、をショート故障候補配線の組合せとして出力する。
【００３３】
図６は、本発明の第２の実施形態に係る故障箇所推定装置における、故障候補特定部２６の構成を示すブロック図である。故障候補特定部２６は、図６を参照すると、既存の故障箇所推定装置あるいは故障解析によって故障候補配線の絞り込みを実施した結果（図１Ａ）に基づいて故障候補配線の組み合わせを出力する故障候補絞込部２６１と、故障候補配線を駆動するゲートを構成するトランジスタの並列数によって駆動能力を比較する駆動能力比較部２６２と、故障伝播推定経路から、駆動能力の小さいトランジスタで駆動される故障候補配線からのみ故障が伝播しているか、駆動能力が等しい故障候補配線の組み合わせの双方から故障が伝播しているか、あるいは一方の配線からの故障伝播のみによって故障出力を説明することができ、他方の配線からの故障信号が下流の回路によってマスクされ故障検出部までは伝播しないことを推定経路から確認することができたか、を判断して故障候補配線の組合せごとの抽出結果を出力する出力部２６３と、を備え、故障候補対を抽出するように動作する。
【００３４】
本実施形態に係る故障箇所推定装置によれば、故障候補配線の駆動能力と故障伝播の推定経路との比較によって、ショート故障候補配線の組合せの抽出を実施することにより、故障候補箇所の絞込みを達成することができる。
【００３５】
（第３の実施形態）
本発明の第３の実施形態に係る故障箇所推定装置は、各テストパタンにおいて故障候補配線を駆動するゲートを構成するトランジスタが並列にオンしている個数できまるオン電流の大きさを、故障候補配線を駆動するゲートの入力配線の期待値に基づいて算出し、各テストパタンにおいて測定した半導体集積回路のＩＤＤＱに閾値を設け、その閾値によってＩＤＤＱを量子化し、各テストパタンにおけるオン電流の大きさと量子化ＩＤＤＱの大きさとが一致する回数を積算し、その回数に応じて故障候補配線に重み付けをして出力する。
【００３６】
図７は、本発明の第３の実施形態に係る故障箇所推定装置における、故障候補特定部２７の構成を示すブロック図である。故障候補特定部２７は、図７を参照すると、既存の故障箇所推定装置あるいは故障解析によって故障候補配線の絞り込みを実施した結果（図１Ａ）により、故障候補配線の組み合わせを出力する故障候補絞込部２７１と、故障候補配線を駆動するゲートのオン電流の各テストパタンでの大きさと故障ＬＳＩのＩＤＤＱ測定値に閾値を設けて量子化したＩＤＤＱの各テストパタンでの大きさとを比較する比較部２７２と、比較結果に基づいて、故障候補配線を駆動するゲートのオン電流の各テストパタンでの大きさと量子化したＩＤＤＱの各テストパタンでの大きさとが一致する回数を積算し、回数が多い故障候補配線の組合せをショート故障の可能性が高い候補とする順位付けを実施し、順位付けによる故障候補箇所の絞込み結果を出力する出力部２７３とを備え、絞り込んだ故障候補の組合せを出力するように動作する。
【００３７】
本実施形態に係る故障箇所推定装置によれば、各テストパタンでの故障候補配線のオン電流の大きさと量子化ＩＤＤＱ値の大きさとが一致する回数を積算した値による重み付けを行うことにより、ショート故障箇所を効率良く絞込むことができる。
【００３８】
（第４の実施形態）
本発明の第４の実施形態に係る故障箇所推定装置は、良品ＬＳＩのＩＤＤＱ値がテストパタンごとに著しく異なる場合を想定している。すなわち、各テストパタンにおいて、ＩＤＤＱ測定値を入力し、そのテストパタンに対して良品において測定されたＩＤＤＱを指し引くとともに、差し引いた後のＩＤＤＱ測定値が所定の閾値よりも大きい場合には１、それ以外の場合には０に量子化する。さらに、量子化したＩＤＤＱと、ショート故障候補配線の組合せの期待値の排他的論理和演算を実施した値を比較して一致する回数を積算し、回数が多い故障候補配線の組合せをショート故障候補として絞込み、近接箇所をショート故障候補箇所として絞り込んで出力する。
【００３９】
図１３は、本発明の第４の実施形態に係る故障箇所推定装置における、ＩＤＤＱ差分計算部３０の構成を示すブロック図である。本実施形態に係る故障箇所推定装置は、図１３を参照すると、良品と故障品のＬＳＩの各テストパタンでのＩＤＤＱ値を測定して差分を計算する差分計算処理部３０１と、差分ＩＤＤＱ値に閾値を設けてＩＤＤＱ値を量子化するＩＤＤＱ量子化部３０２と、量子化ＩＤＤＱ値と故障候補配線の組み合わせの期待値のＸＯＲとを比較する比較部３０３と、比較結果に基づいて故障候補配線の組合せごとの重み付け結果を出力する出力部３０４とを備え、絞り込んだ故障候補の組合せを算出するように動作する。
【００４０】
本実施形態に係る故障箇所推定装置によって、各テストパタンでのＩＤＤＱ値を良品ＬＳＩと故障品ＬＳＩで差分を算出することにより、各テストパタンでのＩＤＤＱ値の変動を減算して量子化したＩＤＤＱ値を用いて、故障候補箇所を絞り込むことができる。
【００４１】
（第５の実施形態）
本発明の第５の実施形態に係る故障箇所推定装置は、良品ＬＳＩのＩＤＤＱ値がテストパタンごとに著しく異なり、ショート故障によるＩＤＤＱの増減が検出できない場合に、各テストパタンで良品のＩＤＤＱ値を測定してＩＤＤＱ値が小さなパタンアドレスを抽出し、前記抽出したパタンアドレスでのみ故障品ＬＳＩのＩＤＤＱ値を取得して閾値を設け、その閾値によってＩＤＤＱ値を量子化した値と、故障候補配線とそれに近接する配線の組合せの期待値の排他的論理和演算を実施した値とを比較して一致する回数を積算し、回数が多い故障候補配線の組合せをショート故障候補として絞込み、近接箇所をショート故障候補箇所として絞り込んで出力する。
【００４２】
図１４は、本発明の第５の実施形態に係る故障箇所推定装置における、正常ＩＤＤＱテストパタン抽出部の構成を示すブロック図である。本実施形態に係る故障箇所推定装置は、良品ＬＳＩの各テストパタンでのＩＤＤＱ値を測定して正常な値のＩＤＤＱ値をとるテストパタンを抽出するテストパタン抽出部３１１と、抽出されたパタンアドレスで故障品ＬＳＩのＩＤＤＱ値を測定し、その測定値に閾値を設けてＩＤＤＱ値を量子化するＩＤＤＱ量子化部３１２と、量子化ＩＤＤＱ値と故障候補の組み合わせの期待値のＸＯＲとを比較する比較部３１３と、比較結果に基づいて故障候補の組合せごとの重み付け結果を出力する出力部３１４とを備え、絞り込んだ故障候補の組合せを算出するよう動作する。
【００４３】
本実施形態に係る故障箇所推定装置によれば、各テストパタンにおけるＩＤＤＱを良品ＬＳＩに対して取得し、正常な値のＩＤＤＱ値をとるテストパタンを抽出することによって、ショート故障によるＩＤＤＱ値の増減を検出することのできるテストパタンの量子化ＩＤＤＱのみを利用して、故障候補箇所を絞り込むことができる。
【００４４】
（第６の実施形態）
本発明の第６の実施形態に係る故障箇所推定装置は、ＬＳＩテスタで取得したフェイルログに基づいて実施する既存の故障診断ソフトの推定結果あるいは故障解析によって故障候補配線の絞り込みを実施した結果を参照して、各テストパタンにおいて測定したＩＤＤＱに閾値を設けて量子化した値と、各テストパタンにおいて故障候補配線の期待値とを比較して一致する回数を積算し、一致する回数が多い故障候補配線を接地線とのショート故障候補として絞込み、一致する回数が少ない故障候補配線を電源線とのショート故障候補として絞込んで故障候補として出力する。
【００４５】
図１５は、本発明の第６の実施形態に係る故障箇所推定装置における、ＩＤＤＱの比較部の構成を示すブロック図である。本実施形態に係る故障箇所推定装置は、既存の故障箇所推定装置あるいは故障解析によって故障候補配線の絞り込みを実施した結果（図１Ａ）により、故障候補配線の各テストパタンでの期待値を計算する期待値計算部３２１と、前記パタンアドレスで故障品ＬＳＩのＩＤＤＱ値を測定し、その測定値に閾値を設けてＩＤＤＱ値を量子化するＩＤＤＱ量子化部３２２と、前記故障候補配線の期待値と量子化ＩＤＤＱ値とを比較する比較部３２３と、比較結果に基づいて各テストパタンでの一致する回数を積算し、その回数を基に故障候補配線ごとの重み付け結果を出力する出力部３２４とを備え、絞り込んだ故障候補配線を算出するように動作する。
【００４６】
本実施形態に係る故障箇所診断装置によって、各テストパタンでの量子化ＩＤＤＱと故障候補配線の期待値とを比較することにより、電源線あるいは接地線とのショート故障の重み付けを利用して、故障候補配線を絞り込むことができる。
【００４７】
（第７の実施形態）
本発明の第７の実施形態に係る故障箇所推定装置について、図面を参照して説明する。本実施形態に係る故障箇所推定装置におけるデータ処理装置２は、図２０を参照すると、ＸＯＲ演算部２２、ＩＤＤＱ量子化部２３、比較部２４を備える。ＸＯＲ演算部２２は、複数のテストパタンそれぞれについて、故障候補配線対に含まれる配線の期待値を入力し、排他的論理和（ＸＯＲ）を求めて出力する。ＩＤＤＱ量子化部２３は、それらのテストパタンに対する半導体集積回路のＩＤＤＱ測定値を入力し、入力したＩＤＤＱ測定値が所定の閾値よりも大きい場合には１に、それ以外の場合には０に量子化して出力する。比較部２４は、各故障候補配線対について、テストパタンそれぞれにおけるＸＯＲと量子化ＩＤＤＱとを比較し、一致する回数を求めてその回数が多い故障候補配線対ほど故障の可能性が高いものとして出力する。
【実施例１】
【００４８】
次に、本発明の実施例について図面を参照して詳細に説明する。図１は、本発明の第１の実施例に係る故障箇所推定装置における、入力情報と出力情報の構成を模式的に示す図である。図１に示す各図は、それぞれ、故障解析装置によって絞り込んだ故障候補配線または故障診断ソフトによって絞り込んだ故障候補配線のリスト情報（図１Ａ）、その故障候補配線と近接する配線の組合せのリスト情報（図１Ｂ）、テストパタンごとに測定したＩＤＤＱ値をもとに閾値によって量子化されたＩＤＤＱ値の情報（図１Ｃ）、故障候補配線の組合せの期待値のＸＯＲ演算の情報（図１Ｄ）、上記の４データをもとに故障候補の組合せの重み付けを実施して出力する故障候補配線の情報（図１Ｅ）である。
【００４９】
故障解析装置によって絞り込んだ故障候補配線または故障診断によって絞り込んだ故障候補配線のリスト情報（図１Ａ）は、絞り込んだ故障候補配線のインスタンス名、故障候補配線の故障種別（故障診断によって絞り込んだ場合）、故障候補配線の順位、を含む。
【００５０】
故障候補配線と近接する配線の組合せのリスト情報(図１Ｂ)は、絞り込んだ故障候補配線ごとの近接配線のインスタンス名、近接配線ごとの近接座標、を含む。
【００５１】
テストパタンごとに測定したＩＤＤＱ値をもとに閾値によって量子化されたＩＤＤＱ値の情報（図１Ｃ）は、テストパタンごとに測定した良品ＬＳＩと故障品ＬＳＩのＩＤＤＱ値、ＩＤＤＱ値に閾値を設けて閾値より大きな値を１、小さな値を０として量子化したＩＤＤＱ値、を含む。
【００５２】
故障候補配線の組合せの期待値のＸＯＲ演算の情報(図１Ｄ)は、テストパタン毎に算出した故障候補配線の組合せの期待値、その期待値をもとにＸＯＲ演算を実施した結果、を含む。
【００５３】
故障候補の組合せの重み付けを実施して出力する故障候補配線の情報（図１Ｅ）は、故障候補配線の組合せごとにＸＯＲ演算と量子化ＩＤＤＱ値を照合して順位付けたデータ、故障候補配線の組合せごとの近接座標とその配線層のデータ、ＩＤＤＱ量子化のために用いた閾値データ、を含む。
【００５４】
図２は、本発明の第１の実施例に係る故障箇所推定装置の構成を示す図である。図２を参照すると、本実施例に係る故障箇所推定装置は、キーボードまたは外部とのインターフェース部を含む入力装置１と、プログラム制御により動作するデータ処理装置２と、情報を記録するハードディスクやメモリなどの記憶装置３と、外部とのインターフェース部であるディスプレイ装置や印刷装置などの出力装置４と、を備える。
【００５５】
記憶装置３は回路情報記憶部３１と、故障候補記憶部３２と、ＩＤＤＱ測定値記憶部３３と、量子化ＩＤＤＱ記憶部３４と、を備えている。
【００５６】
回路情報記憶部３１は、各テストパタンでの回路が正常であるときの各信号線の期待値（すなわち、論理状態）、各信号線に近接する信号線のネット名と近接座標、を記憶している。
【００５７】
また、回路情報記憶部３１は、故障解析または故障診断で故障に関連すると判明した経路上の論理回路の構成、すなわち、ゲートの種類、ゲート同士の接続関係、ゲートと信号線の接続関係、信号線同士の接続関係などを記憶している。
【００５８】
故障候補記憶部３２は、故障解析あるいは論理故障診断によって絞り込んだ結果である故障候補配線、故障候補配線の故障種別、故障候補配線の論理状態、故障候補配線に近接する配線の近接座標、を記憶している。
【００５９】
ＩＤＤＱ測定値記憶部３３は、各テストパタンでの故障ＬＳＩと良品ＬＳＩのＩＤＤＱ測定値を記憶している。
【００６０】
量子化ＩＤＤＱ記憶部３４は、各テストパタンでの故障ＬＳＩのＩＤＤＱ測定値に閾値を設けて量子化した値、その閾値、を記憶している。
【００６１】
データ処理装置２は、ＬＳＩテスタとリンクした故障解析装置による故障解析あるいは故障診断によって実施する故障候補絞込部２１と、ショート故障候補配線の組合せの期待値のＸＯＲ演算部２２と、ＩＤＤＱ量子化部２３と、量子化ＩＤＤＱとショート故障候補配線の組合せの期待値のＸＯＲ演算の比較部２４と、比較結果を元に各テストパタンでの一致する回数を積算し、その回数に基づいてショート故障候補配線の組合せを重み付けして出力する故障候補特定部２５と、を備えている。
【００６２】
故障候補絞込部２１は、回路情報記憶部３１を参照して、回路内の故障を絞り込んだ結果、すなわち、故障候補と、故障種別と、故障候補から誤りが到達し検出される誤り観測ノードと、を故障候補記憶部３２に記憶する。
【００６３】
ショート故障候補配線の組合せの期待値のＸＯＲ演算部２２は、回路情報記憶部３１と故障候補記憶部３２を参照して、各テストパタンでの各故障候補配線の組合せの期待値によるＸＯＲ演算結果、すなわち、故障候補配線の組合せの期待値がともに同一の場合は０、異なる場合は１を算出する排他的論理和の演算情報、を故障候補記憶部３２に記録する。
【００６４】
ＩＤＤＱ量子化部２３は、ＩＤＤＱ測定値記憶部３３を参照して、各テストパタンでの量子化ＩＤＤＱ値、すなわち、ＩＤＤＱ測定値をもとにした閾値と、その閾値よりも大きなＩＤＤＱ測定値を１、小さなＩＤＤＱ測定値を０と量子化した値と、を量子化ＩＤＤＱ記憶部３４に記録する。
【００６５】
量子化ＩＤＤＱ値と故障候補期待値のＸＯＲ演算の比較部２４は、量子化ＩＤＤＱ記憶部３４に記憶された各テストパタンでの量子化ＩＤＤＱ値と、故障候補記憶部３２に記憶された各テストパタンでの各故障候補配線の組合せの期待値によるＸＯＲ演算結果と、を参照して、各テストパタンでの量子化ＩＤＤＱ値と各故障候補配線の組合せでのＸＯＲ演算結果とを照合し、その一致する回数の積算値を各故障候補配線の組合せごとに算出し、故障候補記憶部３２に記録する。
【００６６】
故障候補特定部２５は、故障候補記憶部３２を参照して、各故障候補配線の組合せごとの各テストパタンでの量子化ＩＤＤＱ値と各故障候補配線の組合せでのＸＯＲ演算結果とを照合してその一致する回数の積算値を各故障候補配線の組合せごとに算出して一致する回数が大きい候補ほど故障が発生した可能性が高い候補として順位をつけて、出力装置４に出力する。
【００６７】
図４は、図２の故障候補配線の組合せのＸＯＲ演算部２２の詳細な構成の一例を示す。図４を参照すると、故障候補配線の組合せのＸＯＲ演算部２２は、故障候補配線のショート相手推定部２２１と、故障候補配線の組合せの期待値計算部２２２と、故障候補組合せネットの期待値をもとにしたＸＯＲ演算部２２３と、を備えている。
【００６８】
故障候補配線のショート相手を推定するショート相手推定部２２１は、回路情報記憶部３１と故障候補記億部３２を参照して、選択された故障候補配線と、それに近接するネットと、近接候補の組合せごとの近接座標と、を故障候補記憶部３２に記憶し、故障候補配線の組合せについての情報を故障候補配線の期待値計算部２２２へ送信する。
【００６９】
期待値計算部２２２は、故障候補配線の組合せについての情報と回路情報記憶部３１に記憶された各信号線の期待値とを参照して、各故障候補配線の組合せごとに期待値を算出し、その結果をＸＯＲ演算部２２３に送信する。
【００７０】
ＸＯＲ演算部２２３は、各故障候補配線の組合せごとの期待値を入力としてＸＯＲ演算を実行し、各テストパタンでの演算結果を故障候補記憶部３２に記録する。
【００７１】
図５は、図２のＩＤＤＱ量子化部２３の詳細な構成の一例を示す図である。図５を参照すると、ＩＤＤＱ量子化部２３は、ＩＤＤＱ測定値の大小によるソートを行うＩＤＤＱ測定値ソート部２３１と、ＩＤＤＱ測定値の大小によるグループ化と閾値の決定を行うＩＤＤＱ測定値グループ化部２３２と、決定された閾値によるＩＤＤＱの量子化を行うＩＤＤＱ量子化処理部２３３と、を備える。
【００７２】
ＩＤＤＱ測定値ソート部２３１は、ＩＤＤＱ測定値記憶部３３に記憶されたテストパタン順にソートされたＩＤＤＱ測定データを基に、ＩＤＤＱ測定値の大小を基準としてソートを実施し、その結果をＩＤＤＱ測定値グループ化部２３２に送信する。
【００７３】
ＩＤＤＱ測定値グループ化部２３２は、ＩＤＤＱ値の大小によってソートしたデータを基に、ある範囲のＩＤＤＱ値（閾値）を持つ２つのグループに分類し、その結果をＩＤＤＱ量子化処理部２３３に送信する。
【００７４】
ＩＤＤＱ量子化処理部２３３は、ＩＤＤＱ測定閾値をもとに、閾値より大きい値を１、閾値より小さい値を０とする量子化処理を行い、各テストパタンでのＩＤＤＱ値を量子化した結果を量子化ＩＤＤＱ記憶部３４に記録する。
【００７５】
図３は、本発明の第１の実施例に係る故障箇所推定装置の動作を示す流れ図である。図１ないし５を参照して、本発明の第１の実施例に係る故障箇所推定装置の動作について詳細に説明する。
【００７６】
まず、故障候補絞込部２１において、テスタとリンクした故障解析装置を用いた故障候補の絞込みによって、あるいは故障診断による絞込みによって、故障候補配線を絞り込む（ステップＡ１）。絞り込んだ故障候補リストの例（図１Ａ）は、ＩＤＤＱ測定値を用いないで実施した故障診断による候補リストの例である。テスタとリンクした故障解析装置を用いた故障候補の絞込みとしては、（１）エレクトロンビーム（ＥＢ）テスタ解析、（２）エミッション解析、（３）ＯＢＩＲＣＨ解析等がある。
【００７７】
回路情報記憶部３１を参照して故障候補配線のショート相手を推定するショート相手推定部２２１によって、故障候補配線に近接するショート故障の候補ネットとその座標を故障候補記憶部３２に記録する（ステップＡ２）。図１Ｂは、図１Ａで示した故障候補配線Ｎ１０に近接する配線としてレイアウト情報を抽出した結果の例である。
【００７８】
次に、回路情報記憶部３１と故障候補記憶部３２とを参照し、ショート故障候補配線対の期待値を算出する期待値計算部２２２によって、各テストパタンでの論理回路情報記憶部に記憶された故障候補配線と、それに近接する配線の期待値を故障候補記憶部３２に記録し（ステップＡ３）、故障候補配線の組合せの期待値を入力としてＸＯＲ演算部２２３によって実施した結果を故障候補記憶部３２に記録する（ステップＡ４）。図１Ｄは、各テストパタンでの故障候補配線の組合せ毎のＸＯＲ演算を実施した結果を示す。
【００７９】
一方、ＬＳＩテスタで取得した各テストパタンでの故障ＬＳＩのＩＤＤＱ測定値を取得して、ＩＤＤＱ測定値記憶部３３に記録する（ステップＡ５）。
【００８０】
ＩＤＤＱ測定値記憶部３３を参照し、ＩＤＤＱ測定値ソート部２３１によって、大小順のＩＤＤＱ測定値データにソートして（ステップＡ６）、ＩＤＤＱ測定値グループ化部２３２に送信する。
【００８１】
大小順のＩＤＤＱ測定値データに基づいて、ＩＤＤＱ測定値グループ化部２３２によって、ＩＤＤＱ値に閾値を設け、２つのグループに分離し（ステップＡ７）、閾値によって量子化を行うＩＤＤＱ量子化処理部２３３に送信する。
【００８２】
ＩＤＤＱ量子化処理部２３３によって、閾値より大きな値を１、閾値より小さな値を０に量子化し、量子化ＩＤＤＱ記憶部３４に記憶する（ステップＡ８）。各テストパタンでの故障ＬＳＩのＩＤＤＱ測定値を、閾値を基に量子化した結果を図１Ｃに示す。
【００８３】
次に、故障候補記憶部３２と量子化ＩＤＤＱ記憶部３４を参照し、各テストパタンでの量子化ＩＤＤＱとショート故障候補組合せの期待値のＸＯＲ演算手段の比較部２４によって、各故障候補配線対での期待値のＸＯＲと量子化ＩＤＤＱ値を比較して一致する回数を積算し（ステップＡ９）、その結果を故障候補特定部２５に送信する。
【００８４】
故障候補特定部２５によって、各テストパタンでの量子化ＩＤＤＱ値と各故障候補配線対での期待値のＸＯＲとが一致する回数を積算し、その回数が多い故障候補配線対をショート故障の可能性が高い候補として順位付けした結果を出力する。各テストパタンでの量子化ＩＤＤＱと各故障候補配線対の期待値のＸＯＲとの一致回数を積算し、その回数が多い故障候補配線対をショート故障の可能性が高い候補として順位付けを実施した結果を図１Ｅに示す。
【実施例２】
【００８５】
次に、図６を参照して、本発明の第２の実施例に係る故障箇所推定装置について図面を参照して詳細に説明する。
【００８６】
図６は、本実施例に係る故障箇所推定装置の構成を示すブロック図である。図６を参照すると、第２の実施例に係る故障箇所推定装置は、故障解析装置または故障診断ソフトによって故障候補配線を絞り込む故障候補絞込部２６１と、故障候補配線を駆動するゲートの駆動能力と故障伝播推定経路を確認する駆動能力比較部２６２と、故障候補配線の組合せの抽出結果を出力する出力部２６３を備える。
【００８７】
故障解析装置または故障診断ソフトによって故障候補配線を絞り込む故障候補絞込部２６１では、故障候補配線の組合せが一組に絞りきれなかった場合に、複数の故障候補配線の組合せから、故障候補配線を駆動するゲートを構成するトランジスタの並列数から駆動能力を算出した結果と、故障伝播推定経路から、駆動能力の小さいトランジスタで駆動される故障候補配線からのみ故障が伝播しているか、駆動能力が等しい故障候補配線の組み合わせの双方から故障が伝播しているか、あるいは一方の配線からの故障伝播のみによって故障出力を説明することができ、他方の配線からの故障信号が下流の回路によってマスクされて故障検出部まで伝播しないか、を推定経路から確認する駆動能力比較部２６２と、駆動能力比較部２６２の条件を満たす故障候補配線の組合せをショート故障の可能性が高い候補として抽出する出力部２６３よって故障候補の絞込み結果を出力する。
【００８８】
図９Ａは、本発明の第２の実施例に係る故障箇所推定装置の動作を示す流れ図である。図６及び図９Ａを参照して、本発明の第２の実施例に係る故障箇所推定装置の動作について説明する。本実施例に係る故障箇所推定装置は、既存の故障箇所推定装置あるいは故障解析によって故障候補配線の絞り込みによる順位付け（ステップＣ１）によって、故障候補の組合せが一組に絞り込めているかを判定し（ステップＣ２）、絞り込めていなかった場合(ステップＣ２のＮＯ)に、故障候補配線を駆動するゲートの駆動能力と故障伝播経路を参照する駆動能力比較部２６２によって、ショート故障候補配線の一方からのみ故障が伝播する場合には、その故障が伝播する故障候補配線を駆動するゲートの駆動能力が、故障が伝播しない故障候補配線を駆動するゲートの駆動能力より低い配線対を抽出し、あるいは駆動能力が等しいゲートによって駆動される両配線の一方の配線からの故障伝播のみによって故障出力を説明することができ、他方の配線からの故障信号が下流の回路によってマスクされて故障検出部まで伝播しないことを推定経路によって確認することのできた配線対を抽出し、ショート故障候補配線の双方から故障が伝播する場合は、故障候補配線を駆動するゲートの駆動能力が互いに等しい組合せを抽出する（ステップＣ３）。
【００８９】
上記のステップＣ３において故障候補の組合せが一組に絞り込まれているかを判定し（ステップＣ４）、絞り込めている場合（ステップＣ４のＹＥＳ）には終了する。そうでない場合（ステップＣ４のＮＯ）には、他のショート故障候補特定手段による絞り込みを行う（ステップＣ５）。
【実施例３】
【００９０】
次に、図７を参照して、本発明の第３の実施例に係る故障箇所推定装置について図面を参照して詳細に説明する。
【００９１】
図７は、本発明の第３の実施例に係る故障箇所推定装置の構成を示すブロック図である。図７を参照すると、本発明の第３の実施例に係る故障箇所推定装置は、故障解析装置または故障診断ソフトによって故障候補配線を絞り込む故障候補絞込部２７１と、各テストパタンでの故障候補配線を駆動するゲートを構成するトランジスタのうち並列にオンしている個数に比例したオン電流の相対的な大きさと複数の閾値で量子化したＩＤＤＱ値の大きさとが一致する回数を積算する比較部２７２と、一致する回数を積算した値による故障候補配線の組合せの重み付け結果を出力する出力部２７３とを備える。
【００９２】
故障解析装置または故障診断ソフトによって故障候補配線を絞り込む故障候補絞込部２７１では、故障候補配線の組合せが一組に絞りきれなかった場合に、複数の故障候補配線の組合せを、各テストパタンでの故障候補配線を駆動するゲートを構成するトランジスタのうち並列にオンしている個数に比例したオン電流の大きさと、複数の閾値で量子化したＩＤＤＱ値の大きさを比較する比較部２７２によって、両者の一致する回数を積算し、一致する回数が多い故障候補配線の組合せを故障の可能性が高い候補として順位付けて出力する出力部２７３によって故障候補の絞り込み結果を出力する。
【００９３】
図９Ｂは本発明の第３の実施例に係る故障箇所推定装置の動作を示す流れ図である。図７、図９Ｂを参照して、本発明の第３の実施例に係る故障箇所推定装置の動作について説明する。既存の故障箇所推定装置あるいは故障解析（ステップＣ６）によって故障候補配線の絞り込みによる順位付けで故障候補の組合せが一組に絞り込めているかを判定し（ステップＣ７）、絞り込めていなかった場合(ステップＣ７のＮＯ)に、各テストパタンでの故障候補配線を駆動するゲートを構成するトランジスタが並列にオンしている個数に比例したオン電流の変化と、複数の閾値によってＩＤＤＱ測定値を量子化したＩＤＤＱ値と、両者の比較部２７２によって、故障候補配線の組合せごとに一致する回数を基に順位付けを行い、故障候補の絞り込み結果を出力する出力部２７３によって故障候補の絞り込み結果を得る（ステップＣ８）。
【００９４】
上記の絞込みで故障候補の組合せが一組に絞られた場合（ステップＣ９のＹＥＳ）、故障候補の絞込みを終了する。そうでない場合（ステップＣ９のＮＯ）には、他のショート故障候補特定手段による絞り込みを行う（ステップＣ１０）。
【実施例４】
【００９５】
次に、図１３を参照して、本発明の第４の実施例に係る故障箇所推定装置について図面を参照して詳細に説明する。
【００９６】
図１３は本発明の第４の実施例に係る故障箇所推定装置の構成を示すブロック図である。図１３を参照すると、本発明の第４の実施例に係る故障箇所推定装置は、良品ＬＳＩと故障品ＬＳＩのＩＤＤＱ差分を計算する差分計算処理部３０１と、ＩＤＤＱ差分値を量子化するＩＤＤＱ量子化部３０２と量子化ＩＤＤＱと故障候補配線の組合せの期待値のＸＯＲ演算とを比較する比較部３０３と、比較部３０３によって故障候補配線の組合せの順位付けを実施して結果を出力する出力部３０４を備える。
【００９７】
本実施形態に係る故障箇所推定装置は、良品ＬＳＩの各テストパタンでのＩＤＤＱ測定値に著しい増減があり、故障ＬＳＩのＩＤＤＱ値だけでは量子化が困難な場合に、各テストパタンでの良品ＬＳＩのＩＤＤＱ値と故障品ＬＳＩのＩＤＤＱ値の差分を計算する差分計算処理部３０１によって、各テストパタンにおいて良品のＩＤＤＱ値に依存する増減を減算し、その結果に基づいて、ショート故障にのみ起因して増減するＩＤＤＱ差分値をＩＤＤＱ量子化部３０２によって量子化し、量子化ＩＤＤＱ値と故障候補配線の組合せの期待値のＸＯＲ演算とを比較する比較部３０３によって、両者の一致する回数を積算し、故障候補配線対ごとに一致する回数を基に順位付けを行って故障候補を絞り込み、故障候補の絞り込み結果を出力する出力部３０４によって、故障候補配線対の絞り込み結果を得る。
【実施例５】
【００９８】
次に、図１４を参照して、本発明の第５の実施例に係る故障箇所推定装置について図面を参照して詳細に説明する。図１４は本発明の第５の実施例に係る故障箇所推定装置の構成を示すブロック図である。図１４を参照すると、第５の実施例に係る故障箇所推定装置は、良品ＬＳＩのＩＤＤＱ測定値から正常な範囲のＩＤＤＱ値をとるテストパタンを抽出するテストパタン抽出部３１１と、良品のＩＤＤＱ測定値が正常な範囲にあるパタンアドレスでの故障品ＬＳＩのＩＤＤＱ値を量子化するＩＤＤＱ量子化部３１２と、良品のＩＤＤＱ測定値が正常な範囲にあるパタンアドレスでの故障品ＬＳＩの量子化ＩＤＤＱ値と故障候補配線の組合せの期待値のＸＯＲ演算とを比較する比較部３１３と、比較部３１３によって故障候補配線の組合せの順位付けを実施して結果を出力する出力部３１４を備える。
【００９９】
良品ＬＳＩの各テストパタンに対するＩＤＤＱ測定値において著しい増減があり、大きなＩＤＤＱ測定値ではＩＤＤＱ測定レンジの上限値まで達してしまい、故障品ＬＳＩと良品ＬＳＩのＩＤＤＱ値の差分をとってもショート故障に起因するＩＤＤＱ値の増減が測定できない場合に、良品ＬＳＩのＩＤＤＱ測定値から正常な範囲のＩＤＤＱ値をとるテストパタンを抽出するテストパタン抽出部３１１によって、故障品ＬＳＩと良品ＬＳＩのＩＤＤＱ値の差分をとってショート故障に起因するＩＤＤＱ値の増減が測定できるテストパタンにおけるＩＤＤＱ値を抽出し、その結果に基づいて、故障品ＬＳＩのＩＤＤＱ値を量子化するＩＤＤＱ量子化部３１２によって、良品のＩＤＤＱ測定値が正常な範囲にあるパタンアドレスでの故障品ＬＳＩのＩＤＤＱ値を量子化し、量子化ＩＤＤＱと故障候補配線の組合せの期待値のＸＯＲ演算とを比較する比較部３１３によって、両者の一致する回数を積算し、故障候補配線の組合せごとに一致する回数に応じて順位付けを行って故障候補を絞り込み、故障候補の絞り込みを出力する出力部３１４によって、故障候補配線の組み合わせの絞り込み結果を得る。
【実施例６】
【０１００】
次に、図１５を参照して、本発明の第６の実施例に係る故障箇所推定装置について図面を参照して詳細に説明する。図１５は本発明の第６の実施例に係る故障箇所推定装置のブロック図である。図１５を参照すると、第６の実施例に係る故障箇所推定装置は、故障候補配線の期待値を計算する期待値計算部３２１と、ＩＤＤＱ測定値を閾値によって量子化するＩＤＤＱ量子化部３２２と、量子化ＩＤＤＱ値と故障候補配線の期待値とを比較する比較部３２３と、比較部３２３によって故障候補配線と電源線または接地線とのショート故障の組合せの順位付け結果を出力する出力部３２４を備えている。
【０１０１】
上記の実施例において説明した故障候補配線の組合せの絞り込み手段によって故障候補配線対を特定することができなかった場合、量子化ＩＤＤＱと故障候補配線の期待値とを比較する比較部３２３によって、故障候補配線の期待値と量子化ＩＤＤＱとを比較し、両者の一致する回数を積算し、故障候補配線ごとに一致する回数に基づく順位付けを行って故障候補を絞り込む。故障候補配線と電源線又は接地線とのショート故障の組合せの順位付け結果を出力する出力部３２４は、故障候補配線の期待値と量子化ＩＤＤＱとが一致する回数が多い故障候補を接地線とのショート故障候補として、故障候補配線の期待値と量子化ＩＤＤＱとが一致しない回数が多い故障候補を電源線とのショート故障候補として順位付けして出力する。
【実施例７】
【０１０２】
本発明の第７の実施例に係る故障箇所推定装置について、図１ないし図５及び図１０を参照して詳細に説明する。
【０１０３】
図２の故障候補絞込部２１により、故障候補配線を絞り込む（ステップＡ１）。
【０１０４】
故障候補配線のショート相手を推定するショート相手推定部２２１（図４）は、回路情報記憶部３１を参照して、既存のレイアウト情報検索システムを用いて、回路内の故障候補配線とそれに近接する配線をショート故障候補の組合せとして故障候補記憶部３２に記録する（ステップＡ２）。例えば、図１Ａのように、テスタとリンクした故障解析装置を用いた故障候補の絞込みによって、あるいは故障診断による絞込みによって、絞り込んだ故障候補配線の配線名がＮ１０と判れば、既存のレイアウト情報検索システムを用いて、図１Ｂに示すように、半導体集積路内の故障候補配線Ｎ１０に近接する配線の配線名Ｎ３０、Ｎ３１、Ｎ２１とその近接座標の情報が得られる。
【０１０５】
次に、ショート故障候補の組合せの期待値計算部２２２(図４)は、回路情報記憶部３１と故障候補記憶部３２を参照して、故障候補の組合せごとに各テストパタンでの期待値を取得し（ステップＡ３）、故障候補記憶部３２に記録する。
【０１０６】
次に、故障候補記憶部３２を参照して、故障候補配線の組合せの各テストパタンでのＸＯＲ演算を実施し（ステップＡ４）、故障候補記憶部３２に記録する。例えば、図１Ｄのように、各テストパタンでの故障候補配線とそれに近接する配線の期待値を基にＸＯＲ演算を実施した結果を故障候補記憶部３２に記録する。
【０１０７】
一方、図１０に示す各テストパタンにおいてＩＤＤＱを測定し、ＩＤＤＱ値測定値記憶部３３に記録する（ステップＡ５）。
【０１０８】
次に、各テストパタン順にソートされたＩＤＤＱ測定値データを、ＩＤＤＱ測定値の大小順にソートする（ステップＡ６）。
【０１０９】
次に、ＩＤＤＱ測定値の大小順にソートされたデータを、ＩＤＤＱ値の取る範囲ごとにグループ化する（ステップＡ７）。例えば、図１０の故障ＬＳＩの各テストパタンでのＩＤＤＱ測定値のグラフを参照すると、ＩＤＤＱの値に応じて４つのグループに分類できる。４つのグループのうち最も小さいＩＤＤＱをとるグループとその他のグループを区別できるＩＤＤＱ値を閾値として用いる。
【０１１０】
次に、ＩＤＤＱ測定値に閾値を設けて量子化したデータを取得する（ステップＡ８）。例えば、閾値を決定する手段としては、テストパタンでソートされたＩＤＤＱ測定値を、ＩＤＤＱ測定値の大小でソートし、隣り合うＩＤＤＱ測定値同士で差分を取り、その差分が大きな値をとるＩＤＤＱ測定値を閾値として用いる。その差分が大きな値をとるＩＤＤＱ測定箇所が複数ある場合は、最もＩＤＤＱ値が小さな箇所のＩＤＤＱ値を閾値として用いる。閾値より大きなＩＤＤＱ値を１、閾値より小さなＩＤＤＱ値を０として量子化する。
【０１１１】
図１Ｄに示す故障候補配線対の期待値のＸＯＲと、図１Ｃに示す量子化ＩＤＤＱの比較によって、両者が一致した回数を取得する（ステップＡ９）。
【０１１２】
一致した回数の計数結果を出力し（ステップＡ１０）、絞込みによって故障候補の組合せが一組に絞り込めた場合には絞込みを終了する。
【実施例８】
【０１１３】
第８の実施例に係る故障箇所推定装置について、図１、図６、図８、図１１を参照して詳細に説明する。
【０１１４】
図８は、本発明の第８の実施例に係る故障箇所推定装置の動作を示す流れ図である。図１Ｅに示すように、ステップＢ１の工程において故障候補の組合せが一組に絞りきれなかった場合（ステップＢ２のＮＯ）、故障候補配線を駆動するゲートの駆動能力を、故障候補配線を駆動するゲートを構成するトランジスタの並列数から算出して比較する（ステップＢ３）。例えば、図１Ｅに示す故障候補配線Ｎ１０を駆動するゲートが図１１に示す３入力ＮＯＲでその近接配線Ｎ２０を駆動するゲートが図１９に示す２入力ＮＡＮＤである場合、駆動能力は２対８である。そのため、Ｎ１０とＮ２０とがショートした場合、Ｎ１０の下流にのみ故障が伝播する。故障診断によって、Ｎ１０からのみ故障が伝播していると推定できた場合には、この故障候補配線対は故障診断結果を矛盾なく説明することができるため、上位の故障候補となる。
【０１１５】
一方、故障診断によってＮ１０とＮ２０の双方の下流に故障が伝播していると推定することができた場合、この故障候補配線対では、故障診断結果に矛盾が生じるため、下位の故障候補となる。
【０１１６】
図１Ｅに示す故障候補配線対のうち、ＸＯＲ演算結果と量子化ＩＤＤＱとの一致やゲート駆動能力を参照することによって、故障候補配線対が一組に絞り込まれた場合には絞込みを終了する。
【実施例９】
【０１１７】
第９の実施例に係る故障箇所推定装置について、図１、図７ないし図９、図１１、図１２を参照して詳細に説明する。
【０１１８】
図１Ｅに示すように、第８実施例に係る故障箇所推定装置によって故障候補の組合せが一組に絞りきれなかった場合（図８のステップＢ４のＮＯ）、各テストパタンでの故障候補配線を駆動するゲートを構成するトランジスタが並列にオンしている個数に比例したオン電流の変化と、複数の閾値によって３値以上の値に量子化したＩＤＤＱ値の変化を照合する（ステップＢ５）。
【０１１９】
例えば、図１Ｅに示す故障候補配線Ｎ１０を駆動するゲートが図１１に示す３入力ＮＯＲでその近接配線Ｎ２０を駆動するゲートが図１９に示す２入力ＮＡＮＤである場合、１入力あたりの駆動能力の比は２対８である。そのため、ショートによって電源―ＧＮＤ間を流れる貫通電流は３入力ＮＯＲのオン電流に依存する。
【０１２０】
３入力ＮＯＲのオン電流の大きさは入力ゲートのＯＮ抵抗に反比例するので、３入力の期待値が一致する場合と、１入力のみが１の場合、オン電流の比は３対１になる。
【０１２１】
図１２は、３入力ＮＯＲの出力配線を配線１、２入力ＮＡＮＤの出力ネットを配線２として、配線１と配線２の期待値が相反したときに、貫通電流として流れるオン電流の大きさを表にしたものである。
【０１２２】
配線１と配線２の期待値が相反する場合、ＶＤＤ−ＧＮＤ間を貫通する電流の大きさは、３入力ＮＯＲの入力ネットの期待値に依存する。例えば、故障ＬＳＩの各テストパタンでのＩＤＤＱ測定値が、図１０に示すものである場合、３つの閾値によって｛０、１、２、３｝の４つの値で量子化できる。
【０１２３】
故障候補配線の組合せのうちの一つのオン電流の大きさが図１２のグラフの３角（△）で、量子化ＩＤＤＱ値の大きさが図１２のグラフの丸（○）である場合、増減の変化が完全に一致しているので、この故障候補配線対の近接箇所でショートしていると推定できる。
【０１２４】
以上の記載は実施例に基づいて行ったが、本発明は、上記実施例に限定されるものではない。
【図面の簡単な説明】
【０１２５】
【図１】本発明の第１の実施形態に係る故障箇所推定装置の入出力例を示した図である。
【図２】本発明の第１の実施形態に係る故障箇所推定装置の構成を示すブロック図である。
【図３】本発明の第１の実施例に係る故障箇所推定装置の動作を示す流れ図である。
【図４】本発明の第１の実施例における、ＸＯＲ演算部の構成を示すブロック図である。
【図５】本発明の第１の実施例における、ＩＤＤＱ量子化部の構成を示すブロック図である。
【図６】本発明の第２の実施形態に係る故障箇所推定装置における、故障候補特定部の構成を示すブロック図である。
【図７】本発明の第３の実施形態に係る故障箇所推定装置における、故障候補特定部の構成を示すブロック図である。
【図８】本発明の第８及び第９の実施例に係る故障箇所推定装置の動作を示す流れ図である。
【図９】本発明の第２及び第３の実施例に係る故障箇所推定装置の動作を示す流れ図である。
【図１０】ＩＤＤＱ測定値とその値を量子化するための閾値を示す図である。
【図１１】３入力ＮＯＲ（出力ゲート３Ｗ）の等価回路である。
【図１２】貫通電流として流れるオン電流の大きさを示す図である。
【図１３】本発明の第４の実施形態に係る故障箇所推定装置における、ＩＤＤＱ差分計算部の構成を示すブロック図である。
【図１４】本発明の第５の実施形態に係る故障箇所推定装置における、正常ＩＤＤＱテストパタン抽出部の構成を示すブロック図である。
【図１５】本発明の第６の実施形態に係る故障箇所推定装置における、ＩＤＤＱの比較部の構成を示すブロック図である。
【図１６】本発明の第１の実施形態に係る故障箇所推定装置によるＩＤＤＱ診断の動作を説明するための図である。
【図１７】本発明の実施形態に係る故障箇所推定装置による故障解析のフローチャートである。
【図１８】従来の故障解析のフローチャートである。
【図１９】２入力ＮＡＮＤ（出力ゲート８Ｗ）の等価回路である。
【図２０】本発明の第７の実施形態に係る故障箇所推定装置の構成を示すブロック図である。
【符号の説明】
【０１２６】
１  入力装置
２  データ処理装置
３  記憶装置
４  出力装置
１１  テストパタンＤＢ
１２  ネットリストＤＢ
１３  フェイルログＤＢ
１４  レイアウト情報ＤＢ
１５  ＩＤＤＱ測定値ＤＢ
２１、２６１、２７１  故障候補絞込部
２２、２２３  ＸＯＲ演算部
２３、３０２、３１２、３２２  ＩＤＤＱ量子化部
２４、４２、２７２、３０３、３１３、３２３  比較部
２５、２６、２７  故障候補特定部
３０  ＩＤＤＱ差分計算部
３１  回路情報記憶部
３２  故障候補記憶部
３３  ＩＤＤＱ測定値記憶部
３４  量子化ＩＤＤＱ記憶部
４１  正常ＩＤＤＱテストパタン抽出部
２２１  ショート相手推定部
２２２、３２１  期待値計算部
２３１  ＩＤＤＱ測定値ソート部
２３２  ＩＤＤＱ測定値グループ化部
２３３  ＩＤＤＱ量子化処理部
２６２  駆動能力比較部
２６３、２７３、３０４、３１４、３２４  出力部
３０１  差分計算処理部
３１１  テストパタン抽出部
Ｎ１０  故障候補配線
Ｎ２１、Ｎ３０、Ｎ３１  近接配線
【図１】
0004945403.tif 000002
【図２】
0004945403.tif 000003
【図３】
0004945403.tif 000004
【図４】
0004945403.tif 000005
【図５】
0004945403.tif 000006
【図６】
0004945403.tif 000007
【図７】
0004945403.tif 000008
【図８】
0004945403.tif 000009
【図９】
0004945403.tif 000010
【図１０】
0004945403.tif 000011
【図１１】
0004945403.tif 000012
【図１２】
0004945403.tif 000013
【図１３】
0004945403.tif 000014
【図１４】
0004945403.tif 000015
【図１５】
0004945403.tif 000016
【図１６】
0004945403.tif 000017
【図１７】
0004945403.tif 000018
【図１８】
0004945403.tif 000019
【図１９】
0004945403.tif 000020
【図２０】
0004945403.tif 000021