(57)【特許請求の範囲】
【請求項１】
表示電極となる複数の第１の電極と第２の電極とを備え、リセット期間、アドレス期間及びサステイン期間を有する複数のサブフィールドを用いて映像表示を行うプラズマディスプレイ装置であって、
前記複数のサブフィールドの各サブフィールド毎に表示負荷率を検出する検出回路と、
前記サステイン期間に前記複数の第１及び第２の電極に印加する、周期が異なる複数のサステインパルスを生成する生成回路と、
前記検出回路にて検出したサブフィールド毎の表示負荷率に応じて、前記複数のサステインパルスの組み合わせを制御する制御回路と、を有し、
前記制御回路による前記複数のサステインパルスの組み合わせの制御により、１フィールドの期間に印加する前記サステインパルスの総数が変化した場合においても、前記複数のサブフィールドの各サブフィールドの開始から終了までの期間の変動を抑えるようにしたこと、を特徴とするプラズマディスプレイ装置。
【請求項２】
請求項１記載のプラズマディスプレイ装置において、
前記制御回路による前記複数のサステインパルスの組み合わせを制御するサブフィールドは、輝度比が最大のサブフィールドを含む一部のサブフィールドであること、を特徴とするプラズマディスプレイ装置。
【請求項３】
請求項１または２に記載のプラズマディスプレイ装置において、
前記複数のサブフィールドの各サブフィールド間に、駆動パルスを印加しない空き期間を生じさせないこと、を特徴とするプラズマディスプレイ装置。
【請求項４】
請求項１〜３のいずれか一項に記載のプラズマディスプレイ装置において、
各フィールド毎の平均輝度レベルの検出結果に基づいてシーンチェンジを検出するシーンチェンジ検出回路を有し、
前記シーンチェンジが検出された場合を除いて、前記制御回路による前記複数のサステインパルスの組み合わせの制御を行うこと、を特徴とするプラズマディスプレイ装置。
【請求項５】
請求項１〜４のいずれか一項に記載のプラズマディスプレイ装置において、
前記サブフィールドでのサステイン期間に周期が異なる複数のサステインパルスを印加する際に、周期の大きいサステインパルスを時間的に後に印加すること、を特徴とするプラズマディスプレイ装置。
【請求項６】
表示電極となる複数の第１の電極と第２の電極とを備え、リセット期間、アドレス期間及びサステイン期間を有する複数のサブフィールドを用いて映像表示を行うプラズマディスプレイパネルの駆動方法であって、
前記サステイン期間に前記複数の第１及び第２の電極に印加する、周期が異なる複数のサステインパルスを生成し、
前記複数のサブフィールドの各サブフィールド毎の表示負荷率に応じて、前記複数のサステインパルスの組み合わせを制御し、
前記複数のサステインパルスの組み合わせの制御により、１フィールドの期間に印加する前記サステインパルスの総数が変化した場合においても、前記複数のサブフィールドの各サブフィールドの開始から終了までの期間の変動を抑えるようにしたこと、を特徴とするプラズマディスプレイパネルの駆動方法。
【請求項７】
請求項６記載のプラズマディスプレイパネルの駆動方法において、
前記複数のサステインパルスの組み合わせを制御するサブフィールドは、輝度比が最大のサブフィールドを含む一部のサブフィールドであること、を特徴とするプラズマディスプレイパネルの駆動方法。
【請求項８】
請求項６または７に記載のプラズマディスプレイパネルの駆動方法において、
前記複数のサブフィールドの各サブフィールド間に、駆動パルスを印加しない空き期間を生じさせないこと、を特徴とするプラズマディスプレイパネルの駆動方法。
【請求項９】
請求項６〜８のいずれか一項に記載のプラズマディスプレイパネルの駆動方法において、
各フィールド毎の平均輝度レベルの検出結果に基づいてシーンチェンジを検出し、
前記シーンチェンジが検出された場合を除いて、前記表示負荷率に応じた前記複数のサステインパルスの組み合わせの制御を行うこと、を特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１０】
請求項６〜９のいずれか一項に記載のプラズマディスプレイパネルの駆動方法において、
前記サブフィールドでのサステイン期間に周期が異なる複数のサステインパルスを印加する際に、周期の大きいサステインパルスを時間的に後に印加すること、を特徴とするプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（ＰＤＰ）を備えるプラズマディスプレイ装置（ＰＤＰ装置）などの、サブフィールド法（フレーム時分割表示方法）を用いて多階調表示を行う表示装置に関し、特に、フィールド（フィールド期間）及びサブフィールド（サブフィールド期間）の構成に関する。
【背景技術】
【０００２】
ＰＤＰ装置では、従来技術として、映像（表示データ）の表示負荷率（Ｈとする）などに応じて、サブフィールドのサステインパルス数（Ｎとする）を変更して表示の輝度及び電力を調整する自動電力制御（ＡＰＣ：Auto Power Control）や、表示負荷率（Ｈ）などに応じて、サブフィールドのサステインパルス周期（Ｃとする）を変更してピーク輝度を向上する制御（以下、サステインパルス周期（Ｃ）制御と称する）などがある。これらの制御（以下、サステイン期間制御と称する）により、サステイン期間（Ｔｓ）の長さ（発光時間）が増減変動される。
【０００３】
上記サステインパルス周期（Ｃ）制御では、例えば、サブフィールド毎の表示負荷率（Ｈ）を検出し、表示負荷率（Ｈ）の低いサブフィールドのみ、サステインパルス周期（Ｃ）を短縮する。そして、それによって生じる、全サブフィールドでの変動時間（合計値）を、各サブフィールドの輝度重み付けを維持したままサステインパルス数（Ｎ）を増加するようにして、各サブフィールドへ配分する。このようなサステインパルス周期（Ｃ）制御について、例えば特開２００３−３３７５６８号公報（特許文献１）に記載されている。
【０００４】
また、特開２００３−２８０５７１号公報（特許文献２）には、サステインパルス周期（パルス幅）をサブフィールド内で変動させる技術例について記載されている。これは、サステイン電圧（Ｖｓ）を考慮してパルス幅を変動させるものである。
【０００５】
なお、従来の多くのＰＤＰ装置では、所定の制御における１フィールドの全サブフィールドのサステイン期間のサステインパルス周期（Ｃ）は一定（１種類のみ）である。また、従来、本発明のようにサステイン期間内で複数のサステインパルス周期（Ｃ）の組み合わせを用いてサブフィールド等のタイミングを調整するものは無い。
【特許文献１】特開２００３−３３７５６８号公報
【特許文献２】特開２００３−２８０５７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
（１）第１の問題として以下がある。前述のようなサステイン期間制御によると、例えば映像内容に応じて表示負荷率（Ｈ）が変化する場合に、サステイン期間長さの変動により、フィールドにおける各サブフィールドの開始タイミング（時間的な位置）が変動することになる（各サブフィールドを隙間無しで詰めて配置することによる）。これにより、各サブフィールドの発光重心位置、及びフィールドの発光重心位置（Ｇとする）も変動する。この発光重心位置の変動は、画面（ＰＤＰ表示領域）でのフリッカ（パタツキ）等の発生の要因となり、表示品質上の問題になる。
【０００７】
なお、従来技術例として、フィールド間でサステイン期間長さが減少等するような変更の場合に、変更後のフィールドの各サブフィールドの開始タイミングを、変更前のフィールドの各サブフィールドと同じにするものが考えられる。この場合には、フィールド内の隣接のサブフィールド（サステイン期間）間に隙間ができる。この場合、前記隙間無しで配置する場合に比べればフィールド発光重心位置（Ｇ）の変動が少ないが、それでもサステイン期間長さの増減により、各サブフィールドの発光重心位置が変動するので、前記問題（フリッカ）に十分には対処できない。
【０００８】
また、従来技術例として、フィールド構成のうちの途中のサブフィールド（所定の輝度重み付けのサブフィールド群の繰り返しの構成における繰り返しの最初のサブフィールド）の開始タイミングを変更前後で揃えるものがあるが、この場合も、サブフィールド群の発光重心位置が変動するので、前記問題（フリッカ）には対処できない。
【０００９】
なお、上記第１の問題に対する対策案として、表示負荷率（Ｈ）の大小に応じて、サステイン期間のサステインパルス周期（Ｃ）を一律、連続的に変化させる構成が考えられる。しかしながら、この場合、そのような任意長のサステインパルス周期（Ｃ）の波形を自由に生成及び出力することできるハードウェア（回路等）をあらかじめＰＤＰ装置に具備する必要があり、現実的では無い。従来では、特定のサステインパルス周期（Ｃ）の波形のみ生成可能なハードウェアをＰＤＰ装置に具備している。
【００１０】
また、別の対策案として、特定の１つのサステインパルス周期（Ｃ）のみで状況に対応する構成が考えられる。これは、実現可能かもしれないが、１つのサステインパルス周期（Ｃ）の使用では、前記各タイミングを一致させること、少なくとも各フィールドの終了タイミングを一致させること、は困難である。
【００１１】
（２）また更に、上記第１の問題に関連する第２の問題として以下がある。ＰＤＰ装置ではサブフィールド法によって階調表現を行っているので、前記ＡＰＣ等のサステイン期間制御によりフィールドの総サステインパルス数を変化させる場合には、フィールド内の各サブフィールドに割り当てるサステインパルス数（Ｎ）が変化する。そして、この影響は、サブフィールドの輝度重み付けに関する下位サブフィールドほど大きく、急激な輝度変化として現れる。例えばフィールドの最初のサブフィールド（ＳＦ１）でサステインパルス数（Ｎ）が１から２へ変わる場合である。これにより、特に映像の低輝度領域で、チラツキ等の発生の要因となり、前記フリッカだけでなく、表示品質上の問題になる。
【００１２】
本発明は以上のような問題に鑑みてなされたものであり、その主な目的は、上記問題に対応して、ＰＤＰ装置における、サステイン期間制御（即ちサステイン期間（サブフィールド）長さの増減変動）によるフリッカ（パタツキ）等の発生を抑制または防止でき、表示品質を確保または向上できる技術を提供することにある。また更なる目的は、前記下位サブフィールドへの影響（輝度変化）によるチラツキ等の発生を抑制でき、表示品質を確保できることである。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。前記目的を達成するために、本発明は、サブフィールド法を用いるＰＤＰ装置の技術であって、以下のような構成を有することを特徴とする。
【００１４】
（１）本発明のＰＤＰ装置において、例えば、サブフィールドは、パネルの電極へのサステインパルスの印加により表示発光が行われるサステイン期間を含み、フィールド（画像フレームに対応付けられる）のサブフィールドの表示負荷率（Ｈ）などに応じて、フィールドのサブフィールド毎にサステイン期間のサステインパルスについて１つまたは２つ以上の周期（Ｃ）の組み合わせを選択し、時間的に前後のフィールド（換言すれば変更（調整）の前後のフィールド）で当該フィールドの開始と終了のタイミング（時間的位置）が同じ（または概略同じ）になるように調整する処理を行うことを特徴とする。なお１つの周期（Ｃ）で十分または適切である場合には特に２つ以上の周期（Ｃ）の組み合わせにする必要は無い。これにより、フィールド発光重心位置（Ｇ）が前後フィールドで概ね同じになるように調整する。
【００１５】
また、上記で特に、表示負荷率（Ｈ）等に応じて、何らかのサステイン期間制御（前記ＡＰＣやサステイン周期制御など）を行う構成、即ちＮやＣを変更してサステイン期間長さを変更する第１処理を行う構成とし、そのサステイン期間制御（第１処理）と共に、上記周期（Ｃ）組み合わせの制御（第２処理）を実行する。
【００１６】
また、上記で特に、フィールド間で、フィールドの隣接のサブフィールドを隙間無く配置する構成とする。即ち、フィールド間で、各サステイン期間長さを概ね同じにすると共に、各サブフィールド（サステイン期間）の開始タイミングを揃え、フィールド期間（所定の垂直期間内の空き時間を除く全サブフィールド駆動期間）内に空き時間が無いようにし、各サブフィールド及びフィールドのタイミング及び発光重心位置を同じにする構成である。
【００１７】
また、上記で特に、フィールドの各サブフィールド（サステイン期間）のサステインパルス数（Ｎ）を一定に維持するようにしてもよい（サステインパルス周期（Ｃ）のみ変更する構成）。また、上記で、特に、フィールドの各サブフィールド（サステイン期間）のサステインパルス数（Ｎ）を増減変動するようにしてもよい（ＡＰＣ等でサステインパルス数（Ｎ）を変更する構成）。
【００１８】
上記のような構成により、フィールド間でフィールド及びサブフィールド等のタイミング及び発光重心位置などが概ね同じになるので、前記フリッカ（パタツキ）等が抑制される。
【００１９】
（２）また更に、上記（１）に関し、以下の構成がある。（Ａ）第１の制御として、対象映像における画像フレームのＡＰＬ（平均輝度レベル）及びフレーム間のＡＰＬ差分値を検出することで、フレーム間での所定の変動（シーンチェンジ）の有無を検出し、それに応じて、上記（１）の制御のＯＮ（適用）／ＯＦＦ（非適用）を切り替える構成とする。シーンチェンジ有り（ＡＰＬ差分値が所定値以上）の場合には上記（１）の制御をＯＦＦする。
【００２０】
また、（Ｂ）第２の制御として、上記（１）の制御を実行する場合に、表示負荷率（Ｈ）またはＡＰＬ等における全範囲ではなく所定の範囲（例えば分割領域）内で実行する。例えば、所定範囲に応じて、フィールド期間最大長（フィールド終了位置）などを対応付けて制御する。例えばフィールドの重みが下位のサブフィールドに関して、サステインパルス数を一定に維持する。
【００２１】
上記（２）の制御により、前記下位サブフィールドへの影響によるチラツキ等の発生を抑制する。
【発明の効果】
【００２２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。本発明によれば、ＰＤＰ装置における、サステイン期間制御（サステイン期間長さ増減変動）によるフリッカ（パタツキ）等の発生を抑制または防止でき、表示品質を確保または向上できる。また更には、前記下位サブフィールドへの影響（輝度変化）によるチラツキ等の発生を抑制でき、表示品質を確保できる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。以下、必要に応じ、フィールドをＦ、サブフィールドをＳＦで表す。
【００２４】
（実施の形態１）
図１〜図７を用いて、本発明の実施の形態１のＰＤＰ装置を説明する。実施の形態１では、概要として、サステインパルス周期（Ｃ）制御によるサステイン期間制御の機能を備えるＰＤＰ装置において、その周期（Ｃ）制御の処理（第１処理）に伴い、ＳＦの表示負荷率（Ｈ）などをもとに、１つまたは２つ以上のサステインパルス周期（Ｃ）のサステインパルスの組み合わせを選択してサステイン期間を構成する、サステインパルス周期（Ｃ）調整処理（第２処理、サステインパルス周期（Ｃ）組み合わせ制御などとも称する）を行う。この処理（第２処理）により、前後のフィールド間で、フィールドや各ＳＦ等のタイミング（時間的位置）を概ね同じにして、各発光重心位置が概ね同じになるように、調整するものである。
【００２５】
＜ＰＤＰ装置＞
図１において、実施の形態１のＰＤＰ装置のブロック構成を示している。本ＰＤＰ装置は、ＰＤＰ１０、駆動回路（ドライバ）として、Ｘ駆動回路１５１、Ｙ駆動回路１５２、及びアドレス駆動回路１５３を有し、また、駆動制御回路部において、Ａ／Ｄコンバータ１１、中間調生成回路１２、ＳＦ変換回路１３、ＳＦ表示負荷率（Ｈ）検出回路１４、第１処理部１０１｛サステインパルス周期（Ｃ）変更処理部１５、変動時間（Ｊ）算出処理部１６、変動時間（Ｊ）配分処理部１７｝、第２処理部１０２｛サステインパルス周期（Ｃ）調整処理部１８｝、駆動信号生成回路１９等を有する。各ドライバ（１５１，１５２，１５３）は、それぞれＰＤＰ１０の対応する電極（３１，３２，３３）に接続されている。
【００２６】
第１処理部１０１は、フィールドの各ＳＦの表示負荷率（Ｈ）をもとに、一旦、各サステイン期間のサステインパルス周期（Ｃ）等を変更する第１処理（サステインパルス周期（Ｃ）制御処理）を行う。また、第２処理部１０２であるサステインパルス周期（Ｃ）調整処理部１８は、第１処理の結果などをもとに、再度、各サステイン期間のサステインパルス周期（Ｃ）等を適切な組み合わせに変更して最終的に調整する第２処理（サステインパルス周期（Ｃ）組み合わせ制御処理）を行う。
【００２７】
アナログ信号である入力信号（ＶＡ）は、Ａ／Ｄコンバータ１１でデジタル信号に変換され、映像信号（ＶＤ）とタイミング信号（Ｔ）が生成される。タイミング信号（Ｔ）は、第１処理部１０１他の各部位へ供給される。中間調生成回路１２は、ディザや誤差拡散等の処理により、映像信号（ＶＤ）の階調数を調整し、その階調信号をＳＦ変換回路１３へ出力する。ＳＦ変換回路１３は、入力の階調信号に対し、ＳＦ点灯パターン表を用いたＳＦ変換処理により、画像フレーム（ｆ）の各階調を表示するために、フィールド（Ｆ）の表示セル群における点灯ＳＦの組み合わせを決定し、それを表す表示データ（フィールド及びＳＦデータ）（Ｄ１）を出力する。表示データ（Ｄ１）に基づき、アドレス駆動回路１５３等が駆動制御される。
【００２８】
駆動信号回路１９は、表示データ（Ｄ１）及び第２処理部１０２等の出力データ（フィールド構成情報など）（Ｄ３）に基づき、Ｘ駆動回路１５１及びＹ駆動回路１５２を駆動制御する駆動信号を生成して出力する。駆動信号に基づき、Ｘ駆動回路１５１は、例えばＳＦのサステイン期間等に、Ｘ電極３１群へ電圧（サステインパルス等）を印加する。同様に、Ｙ駆動回路１５２は、例えばＳＦのアドレス期間及びサステイン期間等に、Ｙ電極３２群へ電圧（スキャンパルス及びサステインパルス等）を印加する。アドレス駆動回路１５３は、例えばＳＦのアドレス期間等に、アドレス電極３３群へ電圧（アドレスパルス等）を印加する。
【００２９】
ＳＦ表示負荷率（Ｈ）検出回路１４は、表示データ（Ｄ１）をもとに、フィールド（１垂直期間（１Ｖ））のＳＦ毎の表示負荷率（Ｈ）を検出する。ＳＦ毎の表示負荷率（Ｈ）は、フィールド（表示領域）全体の表示セル総数に対する各ＳＦの点灯セル数の割合で表される。Ｈ検出回路１４は、Ｈ情報などを出力する。なお、各部位間の入出力のデータ・情報の形式は特に限定されない。
【００３０】
第１処理部１０１において、サステインパルス周期（Ｃ）変更処理部１５は、フィールドの各ＳＦの表示負荷率（Ｈ）に応じて、フィールドの各ＳＦのサステインパルス周期（Ｃ）を変更する処理を行う。Ｃ変更処理部１５は、その周期（Ｃ）やフィールド構成情報、あるいは変更された表示データなどを出力する。Ｃ変更処理部１５は、例えば、Ｈが大きい場合に、Ｃを小さくする。
【００３１】
変動時間（Ｊ）算出処理部１６は、Ｃ変更処理部１５による各ＳＦのサステインパルス周期（Ｃ）の変更に応じて、当該フィールドと変更前のフィールドとにおける全サステイン期間の変動時間（Ｊ）（換言すればフィールドの総サステイン期間長さの差分）を算出する。Ｊ算出処理部１６は、算出した変動時間（Ｊ）などの情報を出力する。例えば、Ｃが小さくなるのに応じて大きくなる変動時間（Ｊ）が、所定長のフィールド（１Ｖ）内の空き（休止時間）として生じる。
【００３２】
変動時間（Ｊ）配分処理部１７は、Ｊ算出処理部１６により算出された変動時間（Ｊ）を、当該フィールドの各ＳＦに、当該各ＳＦの輝度重み付けとサステインパルス周期（Ｃ）の積に比例させて配分する処理を行う。換言すれば、Ｊ配分処理部１７は、前記Ｃ変更により一旦得られた時間（Ｊ）を、各ＳＦのサステインパルス数（Ｎ）の増減などにより、各ＳＦに再配分して、サステイン期間長さを調整する処理を行う。Ｊ配分処理部１７は、配分時間またはサステインパルス数（Ｎ）などの情報や、配分による変化後のフィールド構成情報など、あるいは変更された表示データなどのデータ（Ｄ２）を出力する。例えば、配分時間に応じて、各ＳＦのサステインパルス数（Ｎ）が多くなり、サステイン期間長さが長くなる。
【００３３】
このようにして、第１処理部１０１により、一旦、Ｈに応じた、Ｎ，Ｃ，サステイン期間長さ等が変更されたフィールド及びＳＦ構成のデータ（Ｄ２）が得られる。
【００３４】
第２処理部１０２（Ｃ調整処理部１８）は、第１処理部１０１（Ｊ配分処理部１７）の出力のフィールド及びＳＦ構成のデータ（Ｄ２）に対し、更に、サステインパルス周期（Ｃ）の組み合わせを調整（選択）することで、所定条件を満たすように、フィールド及びＳＦ構成などのデータ（Ｄ３）を得る処理を行う。第２処理において、Ｃ調整処理部１８は、当該フィールドの各ＳＦの先頭（開始）のタイミングを、調整前のフィールドのそれと一致させるように、各ＳＦのサステイン期間の一部のサステインパルスの周期（Ｃ）を、異なる種類のものに変更する。換言すれば、Ｃ調整処理部１８は、当該フィールド間で、各ＳＦのサステイン期間のタイミングが概ね同じになるように、１つまたは２つ以上のサステインパルス周期（Ｃ）のサステインパルスの組み合わせを選択する。これにより、調整前のフィールド構成（Ｄ２）に対して、サステインパルス数（Ｎ）が一定のまま、サステイン期間長さを変動させる。またこの際、当該フィールド内の全ＳＦを隙間（休止時間）が無いように時間軸上に並べる。これら処理により、調整後のフィールド構成では、元のフィールド構成（Ｄ１）に対し、各ＳＦ（サステイン期間）及びフィールドのタイミング及び発光重心位置が概ね同じになる。第２処理部１０２（Ｃ調整処理部１８）は、Ｃ組み合わせ情報、あるいは調整されたフィールド及びＳＦ構成などのデータ（Ｄ３）を出力する。
【００３５】
上記Ｃ調整処理部１８での周期（Ｃ）の変更は、特に、本ＰＤＰ装置で用意されている複数の種類の周期（Ｃ）から１つまたは２つ以上を選択することによる。本ＰＤＰ装置の回路では、上記複数の周期（Ｃ）の波形を生成及び出力可能な構成を備える。
【００３６】
なお、上記複数の部位による構成では、詳しい処理の順番を変えた構成も可能である。例えば、サステインパルス周期（Ｃ）の変更後にサステインパルス数（Ｎ）を変更する構成だけでなく、サステインパルス数（Ｎ）の変更の後にサステインパルス周期（Ｃ）を変更する構成などが可能である。また、実施の形態１の第１処理部１０１内で従来同様のＡＰＣ、またはそれを変形や応用したサステインパルス周期（Ｃ）制御等が実現可能である。
【００３７】
＜ＰＤＰ＞
図２において、本ＰＤＰ装置の備えるＰＤＰ１０の構造例を説明する。画素に対応した一部分を示している。ＰＤＰ１０は、主に前面ガラス基板２１１及び背面ガラス基板２２１の構造体（前面部２０１、背面部２０２）が組み合わされ、その周囲部が封止され、その空間に放電ガスが封入されることにより構成される。隣接する表示電極（維持電極３１，走査電極３２）対及びアドレス電極３３の交差に対応して表示セルが構成される。各色対応のセル（Ｃｒ，Ｃｇ，Ｃｂ）のセットにより画素が構成される。
【００３８】
前面部２０１において、前面ガラス基板２１１上に、複数の維持電極（Ｘ）３１及び走査電極（Ｙ）３２の対が、横（行）方向に平行に伸びて縦（列）方向に交互に繰り返し形成されている。これらの電極（表示電極）は、誘電体層２１２及び保護層２１３により覆われている。表示電極（３１，３２）は、例えば、透明電極と金属バス電極から構成される。
【００３９】
背面部２０２において、背面ガラス基板２１２上に、表示電極（３１，３２）とは垂直方向に、複数のアドレス電極（Ａ）３３が平行に伸びて形成されており、誘電体層２２２に覆われている。誘電体層２２２上、アドレス電極３３の両側には、例えば縦方向に伸びる隔壁２２３が形成されている。更に、隔壁２２３間には、赤（Ｒ），緑（Ｇ），青（Ｂ）の各色に対応する蛍光体２２４が塗布されている。
【００４０】
＜フィールド構成＞
後述の図４を用いて、サブフィールド法によるＰＤＰ１０の駆動制御の基本として、フィールド及びＳＦ構成（駆動シーケンス）を説明する。フィールド（Ｆ）（フィールド期間（ＴＦ））は、ＰＤＰ１０の表示セル行列による表示領域、及び、映像信号の垂直期間（Ｖ）などに対して対応付けられる。垂直期間（Ｖ）は、例えば１／６０秒である。フィールド（Ｆ）は、階調表現のために時間的に分割された複数（ｎ）のＳＦ（ＳＦ１〜ＳＦｎ）により構成される。ｎは、例えば８〜１０である。各ＳＦは、例えば、順にリセット期間（Ｔｒ）７１、アドレス期間（Ｔａ）７２、及びサステイン期間（Ｔｓ）７３を有して構成される。フィールド（Ｆ）のＳＦは、サステインパルス数（Ｎ）等による輝度重み付けが与えられており、例えば重みが下位のＳＦから順に並ぶ構成である。画素の階調は、対応する表示セル毎のＳＦ（ＳＦ１〜ＳＦｎ）のオン／オフの選択組み合わせのステップによって表現される。
【００４１】
Ｔｒ７１では、ＳＦのセルの電荷状態をなるべく均一化するように調整して次のＴａ７２の動作に備えるためのリセット動作を行う。次のＴａ７２では、ＳＦのセル群におけるオン／オフのセルを選択するアドレス動作を行う。詳しくは、ＳＦデータに応じて、走査電極３２へのスキャンパルス、かつアドレス電極３３へのアドレスパルスの印加により、点灯対象セルでアドレス放電を発生させる。次のＴｓ７３では、表示電極（３１，３２）対に対するサステインパルスの繰り返しの印加により、直前のＴａ７２で選択されたセルで維持放電を発生させて発光表示するサステイン動作を行う。
【００４２】
＜サステイン期間制御（１）＞
図３，図４を用いて、基本的（従来同様）なＡＰＣやサステインパルス周期（Ｃ）制御などのサステイン期間（Ｔｓ）制御、及びフィールド構成等の変化について説明する。本実施の形態において、第１処理部１０１を用いたサステインパルス周期（Ｃ）制御が行われる。
【００４３】
図３では、ＡＰＣの例として、ＳＦの表示負荷率（Ｈ）［％］とＳＦのサステインパルス数（Ｎ）との関係を示している。ＡＰＣの処理では、ＳＦの表示負荷率（Ｈ）に応じて、当該ＳＦのサステイン期間（Ｔｓ）７３のサステインパルス数（Ｎ）を増減する。本例では、Ｈが小さい場合（所定値未満）には、サステインパルス数（Ｎ）が多くなり、即ちＴｓ７３が長くなり（特に一定値に保つ場合を示している）、逆に、Ｈが大きい場合（所定値以上）には、Ｈが大きくなるにつれてサステインパルス数（Ｎ）が少なくなり、即ちＴｓ７３が短くなる（特に一定値に近づく場合を示している）。
【００４４】
ＡＰＣを含むサステインパルス周期（Ｃ）制御の処理例としては、Ｈが大きい場合に総サステインパルス数を減少して電力低減し、これにより、フィールドに空き時間が生じるので、サステインパルス周期（Ｃ）の変更により、放電を安定化させる。Ｈが小さいフィールドではＣを小さく、Ｈが大きいフィールドではＣを大きくなるように変更する。
【００４５】
図４では、図３に対応して、Ｔｓ制御に応じた、フィールド構成及び発光重心等の変化を示している。ＶＳ（垂直同期信号）により所定長の垂直期間（Ｖ）が規定されており、これがフィールド（Ｆ）（フィールド期間（ＴＦ））の最大長となる。フィールド（Ｆ）は、例えば、重みが順に大きくなる、ｎ＝８個のＳＦ（ＳＦ１〜ＳＦ８）で構成される場合を示している。各ＳＦは、白部で示すサステイン期間（Ｔｓ）７３と、×部で示すそれ以外の期間（リセット期間（Ｔｒ）７１、アドレス期間（Ｔａ）７２）を有する。なおここでは、１フィールド期間（ＴＦ）としては、フィールド（Ｆ）の最初のＳＦ（ＳＦ１）から最後のＳＦ（ＳＦｎ）までの全ＳＦ駆動期間を考えており、空き（休止時間）や、１Ｖ期間との差は除いて考える。フィールド（Ｆ）の終了タイミングは、最後のＳＦ（ＳＦｎ）の終了タイミングである。フィールド（Ｆ）のｉ番目のＳＦ（ＳＦｉ）に対応するサステイン期間（Ｔｓ）７３をＴｓｉとする。
【００４６】
図４の（１）のフィールドは、表示負荷率（Ｈ）が小さい場合に、サステインパルス数（Ｎ）（または周期（Ｃ））が大きくなることで、各ＳＦ（Ｔｓ）の長さが相対的に大きくなる場合である。図４の（２）のフィールドは、表示負荷率（Ｈ）が大きい場合に、サステインパルス数（Ｎ）（または周期（Ｃ））が小さくなることで、各ＳＦ（Ｔｓ）の長さが相対的に小さくなる場合である。上記（１）と（２）の状態間では、各ＳＦの重みが維持されたまま、Ｔｓ長さが増減され、かつ、フィールド（１Ｖ期間）内で各ＳＦが隙間無く時間的に前方向に詰めて並べられる。これにより、（２）のように、フィールドの最終のＳＦ（ＳＦｎ）の後には、空き（休止時間）ができる。この空き（休止時間）は、前記変動時間（Ｊ）に対応付けられる。
【００４７】
（１）と（２）のフィールド構成を比べると、各ＳＦの開始（及び終了）タイミング及びフィールドの終了タイミング、並びに各ＳＦの発光重心及びフィールドの発光重心（Ｇ）がずれている。三角印は開始や終了のタイミングを示す。（１）のフィールド発光重心（Ｇ）は、フィールド期間（ＴＦ）のうちの概略中央位置と考えることができる。（２）のフィールド発光重心（Ｇ）でも同様である（空きを除いて考える）。なお厳密には、ＳＦ重み及びＴｓ発光輝度等を考慮すれば、実際の発光重心は少しずれるが、表示上の効果を考えると概略的な発光重心位置を考えれば十分である。また、タイミングや発光重心等としては、ＳＦ期間のうち主な発光時間であるサステイン期間（Ｔｓ）７３のみ考慮すればよく、またＴｓ７３以外の期間を一定長と考えれば、ＳＦとＴｓのタイミング等は概略同様である。
【００４８】
上記のように、ＡＰＣやサステインパルス周期（Ｃ）制御等のサステイン期間（Ｔｓ）制御を用いる場合、映像内容（表示負荷率（Ｈ）等）に応じたＳＦ（Ｔｓ）長さ増減及び位置変化により、特に、当該フィールド間で、フィールド発光重心（Ｇ）が変化する。これにより、当該変化前後のフィールド（フレーム）が表示される場合、例えば交互に連続する場合などには、前記フリッカ（パタツキ）等の発生につながる。
【００４９】
＜サステイン期間制御（２）＞
一方、図５を用いて、本実施の形態において、第１処理部１０１及び第２処理部１０２を用いた、本制御（サステインパルス周期（Ｃ）制御とサステインパルス周期（Ｃ）組み合わせ制御）によるフィールド構成及び発光重心等の変化について説明する。図５において、図４と同様の形式で、本制御におけるフィールド構成等の変化を示している。特に、第１処理部１０１によりサステインパルス周期（Ｃ）制御の処理（第１処理）が行われ、第２処理部１０２によりその調整（補正）の処理（第２処理）が行われる。
【００５０】
図５の（１）のフィールドは、図４の（１）と同様構成であり、Ｈが小さい場合に、Ｎ（またはＣ）が大きくなることで、各ＳＦ（Ｔｓ）の長さが相対的に大きくなる場合である。ここで、各ＳＦ（Ｔｓ）のサステインパルスは、１種類のサステインパルス周期（例えばＣａとする）のみで構成される。
【００５１】
図５の（２）のフィールドは、Ｈが大きい場合に、Ｎ（またはＣ）が小さくなり、そのままでは図４の（２）と同様になるが、更に、第２処理部１０２の処理により、各ＳＦ（Ｔｓ）の周期（Ｃ）組み合わせを選択、調整する場合である。これにより、各ＳＦ（Ｔｓ）の長さが相対的に大きくなり、（１）のフィールドと概ね同じ長さに調整される。ここで、各ＳＦ（Ｔｓ）のサステインパルスは、１つまたは２種類以上のサステインパルス周期（例えばＣｘ，Ｃｙの２種類とする）で構成されている。なおＣａと（Ｃｘ，Ｃｙ）とでは、一部共通になる場合（例えばＣｘ＝Ｃａになる場合）も含む。
【００５２】
上記（１）と（２）の状態間では、各ＳＦの重みが維持されたまま、ＮやＣが増減され、かつ、フィールド（１Ｖ期間）内で各ＳＦが隙間無く詰めて並べられ、かつ、各ＳＦ（Ｔｓ）の開始及び終了のタイミングがなるべく同じになるように、周期（Ｃ）の組み合わせが選択される。この選択、調整は、簡単な計算により得られる。これにより、上記状態間で、各ＳＦの開始（及び終了）タイミング、及びフィールドの開始及び終了タイミング、並びに各ＳＦの発光重心及びフィールド（Ｆ）の発光重心（Ｇ）が、概ね同じになる。また、フィールドの最終のＳＦの後に空き（休止時間）ができないようにされる。
【００５３】
上記のように、映像内容（表示負荷率（Ｈ）等）に応じたＴｓ制御に伴い、ＳＦ（Ｔｓ）長さ及び位置が維持（一定化）され、特に、当該変更前後のフィールド間でフィールド発光重心（Ｇ）が概ね同じになる。これにより、当該フィールド（フレーム）が表示される場合、前記フリッカ（パタツキ）等の発生が抑制される。
【００５４】
＜サステインパルス周期制御＞
図６において、本実施の形態における基本的（従来同様）なサステインパルス周期（Ｃ）制御の例について説明する。この制御は、図４及び第１処理部１０１での処理（第１処理）に対応する。
【００５５】
図６で、（ａ）は、ＳＦの表示負荷率（Ｈ）が大きい場合における変更前のフィールド構成、（ｂ）は、ＳＦの表示負荷率（Ｈ）が小さい場合における変更後のフィールド構成である。このサステインパルス周期（Ｃ）制御により、例えば、Ｈ変動に応じた或るフィールドが、（ａ）の状態から（ｂ）の状態へ変更される。
【００５６】
図６の（ａ）で、フィールドのｎ＝４個のＳＦ（ＳＦ１〜ＳＦ４）において、各ＳＦ（ＳＦｉ）のサステイン期間（Ｔｓｉ）のサステインパルス数（Ｎ）をＮｉとする。フィールド構成としては、各ＳＦ重み及びＮｉが小さい順に並んでいる構成である。各ＳＦのサステインパルス周期（Ｃ）はすべて同じ（Ｃａ）である。ＳＦ重み（輝度比）は、例えば１：２：３：４である。
【００５７】
図６の（ｂ）で、フィールドのｎ＝４個のＳＦ（ＳＦ１〜ＳＦ４）において、各ＳＦ（ＳＦｉ）のサステイン期間（Ｔｓｉ）のサステインパルス数（Ｎ）は、（ａ）の状態（Ｎｉ）に対し、それぞれ、例えば（Ｎ１＋１，Ｎ２＋２，Ｎ３＋３，Ｎ４＋４）に変更されている。各ＳＦ重みは維持されている。また、各ＳＦのサステインパルス周期（Ｃ）としては、Ｈに応じて一部が変更されている。例えば、ＳＦ１，ＳＦ２では、元の周期（Ｃａ）のままであり、ＳＦ３，ＳＦ４では、Ｃａとは別の長さの周期（Ｃｂ）に変更されている。
【００５８】
（ａ）と（ｂ）の状態間では、各ＳＦ（Ｔｓ）のタイミングが少しずれている。また、ＳＦ（Ｔｓ）毎に１種類の周期（ＣａまたはＣｂ）のみの使用であるので、当該変更前後のフィールドの終了タイミングを常に同じにすることは、難しい。タイミングが一致するのは、フィールド開始箇所のみである（三角印）。
【００５９】
＜サステインパルス周期組み合わせ制御＞
一方、図７において、本実施の形態における制御（表示負荷率（Ｈ）に適応したサステインパルス周期（Ｃ）組み合わせ制御）の例について説明する。この制御は、図５、並びに、前記図６の第１処理に第２処理部１０２での第２処理を加えた制御に対応する。
【００６０】
図７で、（ａ）は、図６の（ａ）同様の変更前のフィールド構成、（ｂ）は、ＳＦの表示負荷率（Ｈ）が小さい場合における変更後のフィールド構成である。本サステインパルス周期（Ｃ）組み合わせ制御により、例えば、Ｈ変動に応じた或るフィールドが、（ａ）から（ｂ）の状態へ変更される。この（ａ）から（ｂ）の状態への変更は、その間に、第１処理部１０１による図６の（ｂ）の状態を経由している。
【００６１】
図７の（ｂ）で、フィールドのｎ＝４個のＳＦ（ＳＦ１〜ＳＦ４）において、各ＳＦ（ＳＦｉ）のサステイン期間（Ｔｓｉ）のサステインパルス数（Ｎ）は、前述同様に、（ａ）の状態（Ｎｉ）に対し、それぞれ、例えば（Ｎ１＋１，Ｎ２＋２，Ｎ３＋３，Ｎ４＋４）に変更されている。各ＳＦ重みは維持されている。一方、各ＳＦのサステインパルス周期（Ｃ）としては、複数の種類（本例では２種類）の周期（Ｃ）の組み合わせの構成が用いられている。例えば、ＳＦ１，ＳＦ２では、元の周期（Ｃａ）のままであり、ＳＦ３，ＳＦ４では、それとは別に、２種類の周期（Ｃｘ，Ｃｙ）の組み合わせの構成に変更されている。
【００６２】
詳しくは、例えば、ＳＦ３のＴｓ３，ＳＦ４のＴｓ４において、それぞれ、前の第１の期間（Ａ）と後の第２の期間（Ｂ）とに分けられる。第１の期間（Ａ）では、第１種の周期（Ｃｘ）のサステインパルスの繰り返し、第２の期間（Ｂ）では、第２種の周期（Ｃｙ）のサステインパルスの繰り返し、による構成である。
【００６３】
（ａ）と（ｂ）の状態間では、周期（Ｃ）の組み合わせによって、各ＳＦ（Ｔｓ）のタイミングが概ね同じにされる（三角印）。また、ＳＦ（Ｔｓ）毎に複数の種類の周期の選択使用が可能であるので、当該変更前後のフィールドの終了タイミングを常に同じにすることも容易になる（三角印）。少なくとも従来技術（１種類の周期のみ）に比べると、タイミング合わせの精度も向上する。
【００６４】
また例えば、各Ｔｓ７３内で、周期（Ｃ）の組み合わせの場合には、相対的に短い方の周期（例えばＣｘ）を前に、相対的に長い方の周期（例えばＣｙ）を後に配置することで、発光重心が少し後方寄りになり安定する。
【００６５】
また、本制御における周期（Ｃ）組み合わせの変更（調整）の対象としては、フィールドの複数のＳＦのうち、最大の重みのＳＦ（例えば最終のＳＦｎ）を含む一部または全てのＳＦにする。即ち、フィールド単位（全ＳＦ対象）での一律の制御や、フィールド内の一部のＳＦ群（下位ＳＦを除く）対象での制御などが可能である。
【００６６】
また、本制御における変更の前後のフィールドで、Ｃを変更すると共に、フィールド内の総サステインパルス数、及び、各ＳＦのＴｓのサステインパルス数（Ｎ）を同じに維持するようにしてもよい。
【００６７】
以上の実施の形態１によれば、映像内容（表示負荷率（Ｈ）など）が変化しても、各ＳＦ及びＴｓ７３の長さやタイミング及び発光重心等の変動を原因とするフリッカ（パタツキ）等を抑制でき、表示品質を確保できる。従来の１種類のサステインパルス周期（Ｃ）のみ用いる構成では、フィールド及びＳＦの開始及び終了等のタイミング及び発光重心を揃えるにしても困難な場合があり、詳細な制御は不可能であった。一方、本実施の形態によれば、Ｔｓ７３内で２種類以上のサステインパルス周期（Ｃ）の組み合わせを用いる構成により、フィールド及びＳＦのタイミング及び発光重心を揃えることが容易になり、詳細な制御が可能となる。
【００６８】
なお、第１処理部１０１の処理結果（Ｄ２）は目的の処理（Ｄ３を出力すること）の途中状態であるから、第１処理部１０１と第２処理部１０２を一体化して、目的の処理結果（Ｄ３）のみ出力する構成としても構わない。また、ＮやＣの変更、Ｊ算出等の処理の順番を変えた構成としても構わない。
【００６９】
（実施の形態２）
次に、図８〜図９を用いて、本発明の実施の形態２のＰＤＰ装置を説明する。実施の形態２では、実施の形態１と基本構成は同様であり、実施の形態１の制御（サステインパルス周期（Ｃ）組み合わせ制御）に加える制御として、フィールド群の表示に関し、以下の（Ａ），（Ｂ）の制御を行う。
【００７０】
まず、（Ａ）第１の制御として、画像フレーム（ｆ）間のＡＰＬ差分値に応じて、映像内容（概略）としてシーンチェンジの有無を検出し、シーンチェンジ有りの場合は、実施の形態１の制御をＯＦＦ（非適用）し、シーンチェンジ無しの場合は、実施の形態１の制御をＯＮ（適用）する。（Ａ）第１の制御は、元の映像内容において当然に存在する輝度や発光重心位置等の変動の方を優先するものである。
【００７１】
また、上記（Ａ）第１の制御で実施の形態１の制御のＯＮの場合には、更に、（Ｂ）第２の制御を行う。（Ｂ）第２の制御として、表示負荷率（Ｈ）の範囲の全体における所定の分割の範囲に応じて、当該範囲内の場合は、実施の形態１の制御を実行し、当該範囲外の場合は、実施の形態１の制御を実行せずに、例えば範囲に応じて段階的に対応付けられるフィールドのタイミング（最大長）に変更すること等で対応する。
【００７２】
図８において、実施の形態２のＰＤＰ装置のブロック構成を示している。本ＰＤＰ装置は、実施の形態１の構成（図１）と異なる部分として、上記（Ａ）第１の制御に対応する、第３処理部１０３｛ＡＰＬ（平均輝度レベル）算出回路２１、シーンチェンジ検出処理部２２｝を有する。また、第２処理部１０２のサステインパルス周期（Ｃ）調整処理部１８Ｂの処理は、第３処理部１０３からの入力（シーンチェンジ有無）に応じたものになる。
【００７３】
ＡＰＬ算出回路２１は、入力信号（映像信号（ＶＤ））の画像フレーム（ｆ）のＡＰＬ（平均輝度レベル）を算出し、シーンチェンジ検出処理部２２へ出力する。画像フレーム（ｆ）とフィールド（Ｆ）とが対応付けられる。シーンチェンジ検出処理部２２は、前後の画像フレーム（ｆ）間でのＡＰＬ差分値を判断し、ＡＰＬ差分値が所定閾値を超える場合、それをシーンチェンジ発生（シーンチェンジ有り）として検出する。シーンチェンジ検出処理部２２は、シーンチェンジ有無の情報をＣ調整処理部１８Ｂへ出力する。
【００７４】
Ｃ調整処理部１８Ｂは、シーンチェンジ検出処理部２２からのシーンチェンジ有無の情報により、当該画像フレーム間でシーンチェンジが発生しないこと（シーンチェンジ無し）を認識した場合は、実施の形態１の処理同様に、対応するフィールドのＳＦ毎に適宜サステインパルス周期（Ｃ）の組み合わせの構成を選択、変更することにより、当該フィールドを直前フィールドの各ＳＦの開始タイミング等と概ね同じになるように維持する。一方、Ｃ調整処理部１８Ｂは、前記シーンチェンジ有りを認識した場合は、実施の形態１のような処理（Ｃ組み合わせ選択）は行わずに、変動時間配分処理部１７（第１処理部１０１）で設定（一旦変更）されたサステインパルス周期（Ｃ）等によって、フィールド構成等のデータ（Ｄ３）を得て、これを駆動信号生成回路１９へ出力する。
【００７５】
更に、以下のように（Ｂ）第２の制御を行ってもよい。まず、従来のＰＤＰ装置では一般的にＡＰＣ（前記図３，図４等）を行っている。即ち、ＡＰＣの場合、前述のように、表示映像に関して、ＡＰＬまたは表示負荷率（Ｈ）等が増大するにつれて、総サステインパルス数が減少するように制御される。つまり、各サステイン期間（Ｔｓ）は、サステインパルス数（Ｎ）の減少に応じて長さが短くなる。そして、フィールドの各ＳＦの開始タイミングは、例えば各ＳＦが時間的に前方向に詰めて隙間無く配置されることで、前フィールドのそれとずれる。そのため、ＡＰＬ（またはＨ）の範囲の全体に渡って、実施の形態１の制御（第２処理）のようにフィールドの各ＳＦの開始タイミングを維持するように制御することは、現実的ではない場合がある。実施の形態１の制御をそのまま実行した場合に、例えば時間的な前フレームと現在フレームとでのフィールド期間（ＴＦ）の差が或る程度以上大きい場合に、サステインパルス周期（Ｃ）が小さくなり過ぎ、それにより放電タイミングが不安定となり、表示ムラが発生してしまう恐れがある。
【００７６】
上記を考慮して、（Ｂ）第２の制御では、フレーム（フィールド）間でＡＰＬ（またはＨ）が大きく変動しない程度の映像内容の場合（ＡＰＬ差分値が所定範囲内、シーンチェンジ無しの場合）では、各ＳＦ開始タイミングを維持して前記フリッカ等を抑制すると共に、ＡＰＣによるサステインパルス数（Ｎ）の変化に対しては、維持すべき各ＳＦの開始タイミングを段階的に変えることにより、現実的に対応する。
【００７７】
図９（ａ），（ｂ）において、（Ｂ）第２の制御に関し、表示負荷率（Ｈ）の全範囲（０〜１００％）を複数の範囲（領域）に分けて、それらの範囲毎に段階的に実施の形態１の制御を適用する例を示している。図９（ａ）で、表示負荷率（Ｈ）の全範囲を、Ｈの概略的な大小に応じて、例えば、Ａ：小負荷領域、Ｂ：中負荷領域、Ｃ：大負荷領域、の３つに分割している。図９（ｂ）で、各領域（Ａ〜Ｃ）に応じた、フィールド期間（ＴＦ）の最大長（ＴＦmax）を規定している。例えば、領域ＡではＴＦmax＝１Ｖ、領域ＢではＴＦmax＝（１/２）Ｖ、領域ＣではＴＦmax＝（１/３）１Ｖ、としている。
【００７８】
各領域（Ａ〜Ｃ）内での表示負荷率（Ｈ）の変動に対しては、実施の形態１の制御を実行せずに、各領域（Ａ〜Ｃ）に応じて上記フィールド期間（ＴＦ）の最大長（ＴＦmax）を適用し、当該最大長の範囲内に収まるように制御する。例えば、フィールド間でのＨ変動が所定範囲内（各領域内）の場合に、各ＳＦのサステインパルス数（Ｎ）を一定に維持する。これにより、前記チラツキ等が軽減される。また、例えば、前記シーンチェンジ発生等に対応して、領域（Ａ〜Ｃ）を跨ぐような（例えばＡからＣへ）、大きな表示負荷率（Ｈ）の変動がフィールド間で発生した場合は、実施の形態１の制御を実行しないようにする。
【００７９】
以上の実施の形態２によれば、映像内容（シーンチェンジ等）に応じて、特に、フィールド構成における下位ＳＦ構成の変化（影響の大きな輝度変化）を原因とする前記チラツキ等を抑制でき、表示品質を確保できる。
【００８０】
（実施の形態３）
図１０を用いて、本発明の実施の形態３のＰＤＰ装置を説明する。実施の形態３では、前記第１処理部１０１を備えずに、ＡＰＣ処理部１０４を備える構成である。ＡＰＣ処理部１０４は、前記ＳＦ表示負荷率（Ｈ）検出回路１４に加え、サステインパルス数（Ｎ）変更処理部２５を備える。ＡＰＣ処理は、前記図３，図４等と同様であり、周期（Ｃ）の変更は行わない。
【００８１】
ＡＰＣ処理部１０４では、表示データ（Ｄ１）をもとに、ＳＦ表示負荷率検出回路１４により、ＳＦの表示負荷率（Ｈ）を算出する。そして、ＳＦの表示負荷率（Ｈ）の情報をもとに、Ｎ変更処理部２５により、ＡＰＣに必要な情報として各ＳＦのサステインパルス数（Ｎ）などを演算する。例えば、ＳＦの表示負荷率（Ｈ）が大きいほど、Ｔｓ７３のサステインパルス数（Ｎ）を小さくする。これにより、ＡＰＣ処理部１０４は、一旦、フィールドの各ＳＦ（Ｔｓ７３）の位置及び長さを含むフィールド構成を決定し、それを表すＮ等の情報や表示データなど（Ｎ，Ｄ２）を出力する。
【００８２】
そして、第２処理部１０２では、ＡＰＣ処理部１０４からのデータ（Ｎ，Ｄ２）をもとに、前述同様に（図７等）、元のフィールド構成に対して、変更後のフィールドで、各ＳＦのＴｓ７３のサステインパルス周期（Ｃ）を組み合わせの構成に調整する処理などを行う。
【００８３】
このように、特定のサステイン期間制御に限らずに、サステインパルス周期組み合わせ制御を適用して前述同様の効果を得ることができる。
【００８４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【００８５】
本発明は、ＰＤＰ装置などの階調表示装置に利用可能である。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施の形態１であるＰＤＰ装置の全体のブロック構成を示す図である。
【図２】本発明の一実施の形態のＰＤＰ装置における、表示パネル（ＰＤＰ）の構造例を示す図である。
【図３】本発明の一実施の形態（または従来技術）のＰＤＰ装置における、ＡＰＣの制御例を示す図である。
【図４】本発明の一実施の形態（または従来技術）のＰＤＰ装置における、サステイン期間制御（サステインパルス数制御またはサステインパルス周期制御）によるフィールド構成及び発光重心等の変化を示す図である。
【図５】本発明の実施の形態１のＰＤＰ装置における、制御（サステイン期間制御とサステインパルス周期組み合わせ制御とによる制御）によるフィールド構成及び発光重心等の変化を示す図である。
【図６】本発明の実施の形態１（または従来技術）のＰＤＰ装置における、サステインパルス周期制御（第１処理）によるフィールド構成及びタイミング等の変化を示す図である。
【図７】本発明の実施の形態１（または従来技術）のＰＤＰ装置における、サステインパルス周期組み合わせ制御（第２処理）によるフィールド構成及びタイミング等の変化を示す図である。
【図８】本発明の実施の形態２であるＰＤＰ装置の全体のブロック構成を示す図である。
【図９】本発明の実施の形態２のＰＤＰ装置における、第２の制御の条件を示す図であり、（ａ）は、表示負荷率（Ｈ）を分割した範囲、（ｂ）は、分割の範囲に応じたフィールド最大長を示す。
【図１０】本発明の実施の形態３であるＰＤＰ装置の全体のブロック構成を示す図である。
【符号の説明】
【００８７】
１０…ＰＤＰ、１１…Ａ／Ｄコンバータ、１２…中間調生成回路、１３…ＳＦ変換回路、１４…ＳＦ表示負荷率検出回路、１５…サステインパルス周期変更処理部、１６…変動時間算出部、１７…変動時間配分処理部、１８…サステインパルス周期調整処理部、１９…駆動信号生成回路、２１…ＡＰＬ算出回路、２２…シーンチェンジ検出処理部、２５…サステインパルス数（Ｎ）変更部、３１…維持電極（Ｘ）、３２…走査電極（Ｙ）、３３…アドレス電極（Ａ）、７１…リセット期間（Ｔｒ）、７２…アドレス期間（Ｔａ）、７３…サステイン期間（Ｔｓ）、１０１…第１処理部（サステインパルス周期制御部）、１０２…第２処理部（サステインパルス周期組み合わせ制御部）、１０３…第３処理部、１０４…ＡＰＣ処理部、１５１…Ｘ駆動回路、１５２…Ｙ駆動回路、１５３…アドレス駆動回路、２０１…前面部、２０２…背面部、２１１…前面ガラス基板、２１２，２２２…誘電体層、２１３…保護層、２２１…背面ガラス基板、２２３…隔壁、２２４…蛍光体、Ｎ…サステインパルス数、Ｃ…サステインパルス周期、Ｈ…表示負荷率。
【図１】
0005002346.tif 000002
【図２】
0005002346.tif 000003
【図３】
0005002346.tif 000004
【図４】
0005002346.tif 000005
【図５】
0005002346.tif 000006
【図６】
0005002346.tif 000007
【図７】
0005002346.tif 000008
【図８】
0005002346.tif 000009
【図９】
0005002346.tif 000010
【図１０】
0005002346.tif 000011