(57)【特許請求の範囲】
【請求項１】
電流を伝導するとともに半導体基板内で発生する電流の寄生効果を減少させる構成を有する半導体デバイスであって、当該構成が、
半導体材料でできた基板と；
前記基板にわたって設けられ、それぞれ長さの少なくとも一部において互いに平行であり、容量的及び誘導的に電流を基板内に発生させることができる２以上の細長い導体であって、前記導体の１つが信号線であり、前記導体の別の１つがアース線である導体と；
前記細長い導体に近接して設けられ、高導電率導電領域と低導電率導電領域とに導電率が交互に替わる連続し且つ同一面上にある複数の領域を具える少なくとも一つの層と；
を具えており、
前記近接した領域間の境界が前記導体に直交して配列され、前記層が前記導体によって前記基板に発生する容量性電流を遮断しかつ伝導するとともに、前記導体によって前記基板に誘導される誘導電流をブロックし、
前記高導電率導電領域と低導電率導電領域の各々とからなる第１の層が、前記信号線及び前記アース線の下方に延在することを特徴とする半導体デバイス。
【請求項２】
請求項１に記載のデバイスにおいて、前記少なくとも一つの層が半導体材料で構成されているとともに前記導電率が交互に替わる領域が前記半導体材料内に設けられた高・低ドーピングされた交互領域で構成されているか、あるいは、前記少なくとも一つの層がポリシリコンで構成されるとともに、前記導電率が交互に替わる領域が前記ポリシリコン内に設けられ高・低ドーピングされた交互領域で構成されていることを特徴とする半導体デバイス。
【請求項３】
請求項１に記載のデバイスにおいて、前記導電率が交互に替わる領域が、間隔を空けたポリシリコンのストリップと該ストリップの間に設けたギャップで構成され、前記ギャップに抵抗材料が埋め込まれていることを特徴とする半導体デバイス。
【請求項４】
請求項１に記載のデバイスにおいて、前記導電率が交互に替わる領域が、ｎ型及びｐ型ドーピングの高くドープされたシリコンの交互領域で構成されていることを特徴とする半導体デバイス。
【請求項５】
請求項１に記載のデバイスにおいて、さらに、前記高導電率導電領域と低導電率導電領域の各々とからなる第２の層が、前記信号線及び前記アース線の上方に延在することを特徴とする半導体デバイス。
【請求項６】
請求項５に記載のデバイスにおいて、
前記第１の層の高導電率導電領域が前記第２の層の低導電率導電領域と整列して配置され、前記第１の層の低導電率導電領域が前記第２の層の高導電率導電領域と整列して配置されていることを特徴とする半導体デバイス。
【請求項７】
電流を伝導するとともに半導体基板内で発生する電流の寄生効果を減少させる構成を有する半導体デバイスにおいて、当該デバイスが、
半導体材料でできた基板と；
前記基板にわたって設けられ、それぞれ長さの少なくとも一部において互いに平行であり、容量的及び誘導的に生じた電流を基板内に導きうる２以上の細長い導体であって、前記導体の１つが信号線であり、前記導体の別の１つがアース線である導体と；
容量性電流を遮断し及び伝導する手段であって、前記細長い導体に近接して配置され、高導電率導電領域と低導電率導電領域とに導電率が交互に替わる連続する複数の領域と、前記導体に直交して配置された隣接する前記領域間の境界とを具える手段とを具え、
当該容量性電流を遮断し及び伝導する手段が半導体材料で構成されていると共に、前記高導電率導電領域と低導電率導電領域とに導電率が交互に替わる領域が、前記半導体基板内に設けられた高・低ドーピングの交互領域で構成されていることを特徴とする半導体デバイス。
【請求項８】
請求項７に記載のデバイスにおいて、前記容量性電流を遮断する手段が、間隔を空けて設けた高濃度にドープされた半導体材料のストリップ、又はドープされたポリシリコンで構成されていることを特徴とする半導体デバイス。
【請求項９】
請求項１に記載の半導体デバイスにおいて、前記アース線と前記高導電率導電領域との間に電流を流す直接電気接触子が設けられていることを特徴とする半導体デバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、米国特許第５，７１７，２４３号の明細書に開示されている寄生電流バリヤに関する。
【０００２】
【従来の技術】
集積回路は、半導体基板を覆う誘電材料の上に形成された１又はそれ以上の金属階層を具えている。この金属階層同士は誘電材料で隔てられている。集積回路を保持する基板は半導体材料で構成される。金属階層は、信号線（信号を搬送する）、リターン線（電流を他の信号線と反対方向へ流す信号線）、又は地面に接続した線（アース線）のいずれかの特性をもたせてパターニングされる。寄生電流はこれらの金属線と容量結合または電磁結合して基板内を流れる。
【０００３】
【発明が解決しようとする課題】
図７（ａ）及び図７（ｂ）を参照すると、１本以上の第１の金属線１０４が信号を搬送し、この信号線１０４と平行に走る１本以上のアース線１０８が示されている。線１０４、１０８は、半導体基板１４を覆う誘電層１６に支持されている。基板１４は約１０〜２０Ω−ｃｍにドープされている。この抵抗率では、信号線から容量的に生じる一次電力損失は基板を流れる抵抗電流によるものである。信号線により生じる基板中の抵抗電流は、近くのアース線の存在により向きが変わり、該電流は主にこのアース線を流れることになる。何も特別に行うことなく、これは抵抗を幾分か減少させるが、抵抗の損失を大きく減少させるものではない。この特殊な損失要素は、以下の２通りの方法のいずれかにより殆ど無くすことができる。１つの方法は電流を全く通さない高抵抗の経路を設けることである。２つ目の方法は、電流は自在に流れるが抵抗の損失が非常に小さい導電性の経路を設けることである。導電性の経路を設けることに伴う問題は、他に寄生電流が形成されることである。多くの実例において、この別に生じる寄生電流は除去した寄生電流より有害である。この別に生じた寄生電流は、基板の導電部分において誘導的に生じた信号線のイメージ電流Ｌである。このイメージ電流Ｌは信号線の電流と逆の方向に流れる。基板内で容量性電流路からアース線への経路は、矢印Ｃで示すように信号線と直交している。また、基板内で誘導電流は、矢印Ｌで示すように信号線と平行に流れる。
【０００４】
高ドープ層への誘導カップリングによる基板抵抗の損失は計算することができる。この計算では、基板はスクエアあたり８．１Ωの抵抗値をもつ埋込み層でドープされている。図１（ａ）に示すように、信号線１０４はドーパント２０（ａ）の上に配置され、厚さ２．５μｍ、幅２０μｍ、長さ１，０００μｍに構成されている。この基板内での電力損失（ＰＳ）は以下に表される。
ＰＳ＝ＶＳ２／ＲＳ                        式（１）
ここで、ＲＳは基板の導電路内の抵抗であり、ＶＳは上の信号線からの相互誘導結合により生ずる金属線の下の基板の電圧差を示す。ＶＳは金属線内の電流（Ｉｍ）に関連しており、以下の式で表される。
ＶＳ＝ＭωＩμ                          式（２）
ここで、Ｍは信号線１０４と基板１４の導電路との間の相互インダクタンスであり、ｗはラジアン／秒で表した周波数である。これをＰＳの式に代入すると以下の通りになる。
ＰＳ＝（Ｍｗ１ｍ）２／Ｐσ                式（３）
基板の活性ドープ領域は幅３０ｍｍで長さ１０００μｍであると想定される。分析的なインダクタンスの等式では、Ｍ＝８．２ｅ―１０ヘンリーである。信号線の下の基板の抵抗ＲＳは、シート抵抗とジオメトリから以下のように計算される。
ＲＳ＝（８．１Ω）（１０００μｍ）／（３０μｍ）＝２７０Ω  式（４）
周波数を５ＧＨｚとして、これらの値を式（３）に代入すると、
ＰＳ＝２．５０１ｍ２                      式（５）
となる。ここではｍｋｓの単位が用いられている。比較のため、金属の抵抗損失は以下に表される。
Ｐｍ＝ＲｍＩｍ２＝０．７５Ｉｍ２            式（６）
上記の解析は、従来技術の構造では基板の抵抗損失が信号線１０４内の損失と同等またはそれ以上であることを示している（このケースでは、３倍強）。この損失を減少させることが求められている。
【０００５】
【課題を解決するための手段】
本発明は、電流を流すとともに半導体基板内で発生する電流の寄生効果を減少させる構造を有する半導体デバイスにおいて、前記デバイスが、半導体材料でなる基板と、前記基板上に設けられ各々がその長さの少なくとも一部において互いに平行であり容量的及び誘導的に電流を基板内に導きうる２以上の細長い導体と、前記導体に近接して設けられ導電率が交互に替わる連続する複数の領域を具える少なくとも１の層と、前記導体に直交して配列された前記領域間の境界とを具え、前記層が前記導体による容量性電流を遮断及び伝導するとともに、前記細長い導体による誘導電流をブロックすることを特徴とする半導体デバイスに関する。
【０００６】
本発明は更に、電流を流すとともに半導体基板内で発生する電流の寄生効果を減少させる構造を有する半導体デバイスにおいて、前記デバイスが、半導体材料でなる基板と、前記基板上に設けられ各々がその長さの少なくとも一部において互いに平行であり容量的及び誘導的に電流を基板内に誘導しうる２以上の細長い導体と、前記細長い導体に近接して配置され、導電率が交互に替わる連続する複数の領域を有する容量性電流を遮断及び伝導する手段と、前記細長い導体に直交して配置された前記領域間の境界とを具え、前記容量性電流を遮断及び伝導する手段が半導体材料を有すると共に、前記導電率が交互に替わる領域が前記半導体材料内においてドーピングの工程が交互に替わる領域を有することを特徴とする半導体デバイスに関する。
【０００７】
好適には、寄生電流に係る問題の解決方法は次の通りである。すなわち、基板内で電流が直交方向に容易に流れ平行に流れないようにする。この結果は基板のドーピングを方向付けてパターニングすることにより実現する。特に、基板はその信号線及びアース線の真下に、導電率の相対的な高低が交替する連続的なストリップを設けてパターニングされ、隣接するストリップの境界が信号線及びアース線を直交するようにする。導電率の高い領域は容量性電流を直交方向へ流す。導電率の低い領域は容量性電流が平行に流れるのを遮る。このように構成することにより、容量性電流を容易にアースへ流して基板の抵抗損失を改善するとともに、寄生イメージ電流を基板内で金属線に平行に流さないことにより、基板を介した他のデバイスとのカップリングを低減するシールド効果を得る。
【０００８】
代替的に、他の導電層をパターニングしてドーパントを替えるようにしても良い。半導体内に設ける代りに、導電層は半導体の層の上に設けても良い。これらの導電層は半導体基板より導電率が高い。
【０００９】
更に、多重にパターニングした導電層を設けて、容量性電流からのより完全なシールドを得るようにしても良い。ある実施例では、１又はそれ以上の電流搬送線の中で１本の電流搬送線を容量誘導電流から隔離している。
【００１０】
【発明の実施の形態】
図１（ａ）及び（ｂ）は本発明の一実施例を示す図である。図１（ａ）と（ｂ）にはともに、信号を搬送する第１の金属線１０４とアース線１０８が示されている。これらの金属線１０４、１０８は誘電層１６の上にパターニングされており、誘電層１６は基板１４の上に設けられている。ドーパント２０（ａ）が基板１４を高導電領域１１０と低導電領域又は抵抗領域１１２とを交互に連続的に複数配置してパターニングしている。各領域１１０は第１の金属線１０４と第２の金属線１０６の下に配設されている。オプションとして、導電接触子６６を設けて高導電領域を１又はそれ以上の線と接続するようにしている。図１（ｂ）に示すように、ギャップまたは低導電領域１１２を領域１１０同士の間に設けて各領域１１０を分離している。この領域１１２はそこを通過しようとする電流に対し高い抵抗を有している。この領域１１２は基板１４の非ドープ部分または溝で構成することができる。この溝は抵抗性の又は絶縁性の材料で埋められる。溝を形成して埋める、あるいは、ドープ領域及び非ドープ領域を交互に形成するための基板１４のマスキング方法は当業者には自明である。
【００１１】
基板１４において、第１の金属線１０４の下から第２の金属線１０８への容量性電流の経路を矢印Ｃで示す。基板１４内の誘導電流は第１の金属線１０４と平行に流れ、これを矢印Ｌで示す。この構成により電流路Ｌは非ドープ領域１１２でブロックされるが、電流路Ｃは遮られない。図１（ａ）及び（ｂ）に示す構成は、電流を容易に直交方向に流すが平行方向に流れるのは妨害する。換言すれば、基板１４内をイメージ電流が流れるのを妨ぎ、アース線へは容易に電流が流れる。
【００１２】
図１（ａ）及び（ｂ）に示す第１の金属線１０４の下から第２の金属線１０８への簡易な経路により実現する基板の損失の低減は、必ずしも基板１４をドーピングすることによる最大の利点ではない。この基板のシールド効果により、基板１４を介した他のデバイス（図示せず）へのカップリングは飛躍的に低減する。この効果は、ドーパント２０（ａ）をこのようにパターニングすることにより、これらのドーピングレベルで問題となっていたイメージ電流を妨げることで実現している。
【００１３】
図２（ａ）及び（ｂ）に示す例では、２本の平行なリターン（あるいは、アース）金属線１０８と、中央の信号金属線１０４とでなる３本の平行な金属線を設けている。これらの線は誘電層１６の上に設けられており、誘電層１６は基板１４上に設けられている。２本のリターン線１０８は平行であり、第１の金属線１０４を間に挟んでいる。図２（ｂ）に示すように、ドーパント２０（ａ）が、基板１４をそれぞれ符号１１０、１１２を付した複数の導電性、非導電性の領域にパターニングしている。隣接する領域１１０、１１２の間の境界は信号線１０４の一部及び各リターン線１０８の一部に直交して延在している。低導電領域１１２が各領域１１０を他の領域１１０と隔離している。図２（ｂ）に示すように、接触子６６を有する一連の高導電領域１１０が、信号線１０４が鉄道の線路にわたって延在するようなジオメトリで２本のリターン線１０８を連結している。非導電領域１１２の代りに抵抗材料あるいは誘電材料で埋めた溝を設けても良い。
【００１４】
図３（ａ）及び（ｂ）は、図１（ａ）及び（ｂ）の変形例であり、更にパターニングされた導電層２０（ｂ）が用いられている。当初にパターニングされた層の低導電領域１１２の殆どの部分を覆うように、あるいは領域１１２と重なるように、更にパターニングされた層の導電部分２１０が設けられている。この背景となるアイデアは、容量的に生ずる電荷を基板に届く前に２つのパターニングされた層２０（ａ）、２０（ｂ）で遮断することである。多層のパターニング層を用いる主たる利点は、この基板を介した他のデバイスへのカップリングを飛躍的に低減できることにある。図３（ａ）及び図３（ｂ）に示す多層の実施例では、１の層を基板１４内に、他の層を線と基板との間の絶縁層１６内に設けている。
【００１５】
当業者には、誘導性電流を遮断するための単一の層あるいは多重の層は線の上の層内に配置され、従って、層と基板との間に線が配置されていても良いことは理解できる。もちろん、このデバイスは両側に、すなわち線の上側と線の下側に遮断層を設けるようにしても良い。更に、単一のパターニング層の配置は必ずしも基板に限定されるものではなく、基板上にまたは基板の上方にあっても良い。この目的のためにパターニングする層の例として、ドープしたポリシリコン層、ポリシリコン内のドーピング層、ケイ素化合物層、及び他の金属層を考えることができる。他の実施例では、シリコン又はポリシリコンをドープしてｎ型及びｐ型ドーピング領域を交互に連続して設けるようにしている。更なる実施例では、マスクされ、絶縁材料で埋めた断続的な溝で遮断された基板内に高度にドープした層を設けて、高・低導電領域を交互に連続的に形成している。この遮断層は導体の一方の側に設けられ、好ましくは導体と基板の間に設けられる。しかしながら、遮断層を多重にして、導体の両側に１又はそれ以上の層を設けても良い。
【００１６】
この遮断層は、非等方性の導電材料、すなわち、第１の方向に導電するがこの第１の方向に直交する第２の方向には導電しない材料で構成しても良い。非等方性の導電材料の例としては、絶縁媒体であって媒体中に金属ファイバを同一方向に整列させて埋込んだものを挙げることができる。別の例として、同一方向に整列した長鎖分子であってその長さ方向に優先的に導電するが、１の分子から他の分子へ導電しない分子で構成される媒体を用いることができる。第３の例として、シート内に接着されシート内においては優先的に導電するがシート間では導電しないグラファイトを用いることができる。第４の例として、非等方性の導電性を示す高温超伝導体を用いることができる。これらの例においては、非等方性の導電材料は、金属線と平行にではなく金属線と直交する方向へ優先的に導電すべく配列すべきである。
【００１７】
本発明のより一般的な適用例を図４〜図６に示す。ここでは、線２０２及び２０６からの容量カップリングを低減させたシールドされた線２０４が設けられている。これらの電流搬送線２０２、２０４、２０６は互いに平行に、間隔を空けて配列されている。これらの線は、二酸化ケイ素やプラスチック等でなる絶縁媒体（図示せず）に支持されている。線２０２と２０４の間には直交ストリップ２１０，２１１、２１２のセットが、線２０４と２０６の間にはこれに対応する直交ストリップ２２０、２２１、２２２のセットが設けられており、これらは線２０２、２０４、２０６が電流を流す方向と直交する方向に電流を流す。直交ストリップ２１０〜２１２及び２２０〜２２２のセットは絶縁媒体（図示せず）で支持されており、各電流搬送線から間隔を空けて配置されている。この構成体２００では線２０４が、線２０２及び２０６から容量的に隔離されている。直交ストリップ２１０〜２１２は信号線２０２及び２０４により生じる容量電流を遮断する。同様に、直交ストリップ２２０〜２２２は、線２０４及び２０６を流れる電流により生じる容量電流を遮断する。シールド線は信号線２０２、２０４、２０６が搬送する電流と直交方向にのみ電流を流すため、シールド線２１０〜２１２、線２２０〜２２２内に誘導電流が導かれることはない。更に、スタガー層を設けて、図３（ｂ）に示す２１０、２１２のようにより完全な容量シールドを実現しても良い。
【００１８】
当業者であれば、本発明の実施例を理解することができる。また、半導体基板内又はその上の構成についての開示は、絶縁体上のシリコン、サファイア上のシリコン、誘電性絶縁基板、及び印刷回路ボード等を含む他の基板上に設けるようにしても良い。絶縁材料は基板に合う絶縁体であれば良く、これらに限定されるものではないが半導体用の二酸化ケイ素や窒化ケイ素、シリコン、サファイア上のシリコン、絶縁基板上のシリコン等を用いることができる。基板はそれ自体をマイカなどの絶縁材料や、他のプリント基板ボード材料で構成しても良い。プリント回路ボードに応じて、例えば樹脂などの他の公知の絶縁体を用いても良い。本発明は、基板がなく信号線が他の手段に支持されている場合、例えば、チャネル壁が電流搬送線のエッジ及びストリップの端部を支持する材料を絶縁しているチャネル構造にも適用することができる。ここで絶縁材料は空気や他の適切な絶縁体を用いることができる。
【００１９】
ある実施例においては、基板１４がパターニングされて高導電領域１１０と低導電領域１１２を設けてパターニングされている。誘電層１６内の金属線１０４、１０８が前記領域１１０、１１２を直交して延在している。領域１１２は基板１４に誘導された誘導電流を遮断する。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の実施例の断面図であり、図１（ｂ）は図１（ａ）を上から見た図である。
【図２】図２（ａ）は図１（ａ）に示す実施例の変形例を示す断面図であり、図２（ｂ）は図２（ａ）を上から見た図である。
【図３】図３（ａ）は図１（ａ）に示す実施例の変形例を示す断面図であり、図３（ｂ）は図３（ａ）を上から見た図である。
【図４】図４は、電流搬送線を容量的に隔離した構成体を示す斜視図である。
【図５】図５は、図４に示す構成体の正面図である。
【図６】図６は、図４に示す構成体の側面図である。
【図７】図７（ａ）は従来技術を示す断面図であり、図７（ｂ）は図７（ａ）を上から見た図である。
【符号の説明】
１４    半導体基板
１６    誘電層
２０    ドーパント
６６    導電接触子
１０４    信号線
１０８    アース線
１１０    高導電領域
１１２    低導電領域
２０２、２０４、２０６    電流搬送線
２１０〜２１２、２２０〜２２２    直交ストリップ
【図１】
0004913933.tif 000002
【図２】
0004913933.tif 000003
【図３】
0004913933.tif 000004
【図４】
0004913933.tif 000005
【図５】
0004913933.tif 000006
【図６】
0004913933.tif 000007
【図７】
0004913933.tif 000008