(57)【特許請求の範囲】
【請求項１】
金属製の第１のベース基板、この第１のベース基板上に形成された、前記第１のベース基板よりも熱伝導率が高い材料からなる高伝熱層、およびこの高伝熱層上に形成された、前記第１のベース基板と同じ金属からなる第２のベース基板、によって構成され、前記高伝熱層が前記第１のベース基板側から露出する基板と、
この基板の前記第２のベース基板上に載置された半導体チップと、
前記基板の前記第２のベース基板上に載置され、前記半導体チップに電気的に接続される第１の回路パターンが形成された第１の誘電体基板と、
前記基板の前記第２のベース基板上に載置され、前記半導体チップに電気的に接続される第２の回路パターンが形成された第２の誘電体基板と、
を具備することを特徴とする半導体装置。
【請求項２】
凸部を有する金属製のベース基板、およびこのベース基板の前記凸部の周囲に形成された、前記ベース基板よりも熱伝導率が高い材料からなる高伝熱層、によって構成された基板と、
前記基板の前記ベース基板の前記凸部上に載置された半導体チップと、
前記基板の前記高伝熱層上に載置され、前記半導体チップに電気的に接続される第１の回路パターンが形成された第１の誘電体基板と、
前記基板の前記高伝熱層上に載置され、前記半導体チップに電気的に接続される第２の回路パターンが形成された第２の誘電体基板と、
を具備することを特徴とする半導体装置。
【請求項３】
前記高伝熱層は、前記基板の下面の一部から露出していることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記基板の前記第１のベース基板側から露出した前記高伝熱層の一部と、この高伝熱層上に形成された前記第２のベース基板の一部とで構成されたフランジ部を有する請求項１に記載された半導体装置と、
この半導体装置が載置された放熱板と、
を具備し、
前記フランジ部は、前記フランジ部の前記高伝熱層を前記放熱板にネジで圧着固定するための穴もしくは切り欠きを有することを特徴とする半導体装置。
【請求項５】
前記基板の下面の一部から露出した前記高伝熱層の一部にフランジ部を有する請求項３に記載された半導体装置と、
この半導体装置が載置された放熱板と、
を具備し、
前記フランジ部は、前記フランジ部の前記高伝熱層を前記放熱板にネジで圧着固定するための穴もしくは切り欠きを有することを特徴とする半導体装置。
【請求項６】
前記第１の回路パターンは入力用整合回路であり、前記第２の回路パターンは出力用整合回路であることを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
【請求項７】
前記高伝熱層は、ダイヤモンド、シリコンカーバイド、サファイヤ、窒化アルミニウム、カーボンナノチューブ、カーボンファイバ、グラファイトシートのいずれかで形成されることを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波帯などで使用される半導体装置に関する。
【背景技術】
【０００２】
近年、例えばガリウム砒素電界効果トランジスタ（ 以下、ＧａＡｓＦＥＴと称す）などの高周波帯で使用する半導体装置は高出力化が進み、動作時に発生する熱への対応が求められている。
【０００３】
ここで、従来の半導体装置について、ＧａＡｓＦＥＴを用いた半導体装置を例にとって説明する。
【０００４】
金属製ベース基板上に電力増幅などに使用する発熱半導体素子として、例えばＧａＡｓＦＥＴが載置されている。このＧａＡｓＦＥＴの一方の側部には、ベース基板よりも熱伝導率の高い材料で形成された第１の誘電体基板が載置され、この第１の誘電体基板上には、例えば入力側整合回路などを構成する回路パターンが形成されている。一方、ＧａＡｓＦＥＴの他方の側部には、ベース基板よりも熱伝導率の高い材料で形成された第２の誘電体基板が載置され、この第２の誘電体基板上には、例えば出力側整合回路などを構成する回路パターンが形成されている。また、ＧａＡｓＦＥＴ、第１、第２の誘電体基板などを囲み、ベース基板上に矩形枠状の側壁がある高さに形成されている。側壁は、例えば一部を除いて多くの部分が金属で形成され、また、上部の矩形状開口は例えば金属製の蓋で封止されている。
【０００５】
また、側壁の入力側側壁部分は絶縁物で形成され、この入力側側壁部分を入力用線路が貫通しており、入力用線路には、入力用リード線が接続されている。側壁の出力側側壁部分も絶縁物で形成され、その出力側側壁部分を出力用線路が貫通しており、出力用線路には、出力用リード線が接続されている。
【０００６】
また、入力用線路と第１の絶縁基板上の回路パターンとの間、及び、回路パターンと半導体素子との間、半導体素子と第２の絶縁基板上の回路パターンとの間、パターンと出力用リード線との間は、それぞれワイヤーで接続されている。
【０００７】
上述した構成において、入力用線路から入力される入力信号はＧａＡｓＦＥＴで増幅され、出力用線路から出力されるが、動作する際にＦＥＴから熱が発生する。この熱は、ＧａＡｓＦＥＴ直下に位置するベース基板に伝達する。さらに、このＧａＡｓＦＥＴの両側部には、ベース基板よりも高い熱伝導率の誘電体基板が載置されているため、ＧａＡｓＦＥＴで発生した熱は、これら第１、第２の誘電体基板にも伝達され、これらの直下のベース基板へと伝達される。従って、ＧａＡｓＦＥＴと、第１、第２の誘電体基板を含む広い領域に熱が伝達され、放熱面が広くなるため、放熱性のよい半導体装置が実現されるものである（特許文献１）。
【０００８】
しかし、第１、第２の誘電体基板により伝えられた熱は、再度熱伝導率の比較的小さなベース基板を通して底面から放熱されるため、ベース基板自体の熱伝導率は従来と同等であり、第１、第２の絶縁基板の低熱抵抗性能を十分に生かすことができなかった。また、第１、第２の誘電体基板の熱膨張率はベース基板の熱膨張率とは大きく異なるため、放熱による膨張の違いにより、強度を保たないとクラックが入る問題があった。一方、強度を維持するために基板を大型化すれば材料を多く使用するため、生産コストが上昇し、また、基板の歩留りが低下するなどの問題がある。
【特許文献１】特開２００６−１９０７１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の課題は、高い放熱効果を有する半導体装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明による半導体装置は、金属製の第１のベース基板、この第１のベース基板上に形成された、前記第１のベース基板よりも熱伝導率が高い材料からなる高伝熱層、およびこの高伝熱層上に形成された、前記第１のベース基板と同じ金属からなる第２のベース基板、によって構成され、前記高伝熱層が前記第１のベース基板側から露出する基板と、この基板の前記第２のベース基板上に載置された半導体チップと、前記基板の前記第２のベース基板上に載置され、前記半導体チップに電気的に接続される第１の回路パターンが形成された第１の誘電体基板と、前記基板の前記第２のベース基板上に載置され、前記半導体チップに電気的に接続される第２の回路パターンが形成された第２の誘電体基板と、を具備することを特徴とするものである。
【００１１】
また、本発明による半導体装置は、凸部を有する金属製のベース基板、およびこのベース基板の前記凸部の周囲に形成された、前記ベース基板よりも熱伝導率が高い材料からなる高伝熱層、によって構成された基板と、前記基板の前記ベース基板の前記凸部上に載置された半導体チップと、前記基板の前記高伝熱層上に載置され、前記半導体チップに電気的に接続される第１の回路パターンが形成された第１の誘電体基板と、前記基板の前記高伝熱層上に載置され、前記半導体チップに電気的に接続される第２の回路パターンが形成された第２の誘電体基板と、を具備することを特徴とするものである。
【発明の効果】
【００１２】
本発明によれば、高い放熱効果を有する半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明の実施形態について、図１〜図８を参照して説明する。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態である半導体装置であり、同図（ａ）に、この半導体装置の上面図を示し、同図（ｂ）に、同図（ａ）の破線Ａ−Ａ´に沿った構造断面図を示す。
【００１５】
図１に示す半導体装置は、金属材料として例えば銅で形成された第１のベース基板１１と、この第１のベース基板１１上に形成され、この第１のベース基板１１よりも熱伝導率が高い高伝熱層１２と、この高伝熱層１２上に形成され、第１のベース基板１１と同じ材料である銅で形成された第２のベース基板１３とで構成された基板１４を有している。この基板１４上には、電力増幅などに使用する発熱半導体素子として、例えばＧａＡｓＦＥＴ１５が載置されおり、このＧａＡｓＦＥＴ１５の両側部には、例えばセラミックで形成された第１の誘電体基板１６−１及び第２の誘電体基板１６−２が載置されている。これら第１、第２の誘電体基板１６−１、１６−２上には、それぞれ入力整合回路１７−１、出力整合回路１７−２が形成されており、これらの整合回路１７−１、１７−２とＧａＡｓＦＥＴ１５とは、それぞれ金などのワイヤー１８で接続されている。そして、このようにＧａＡｓＦＥＴ１５及び整合回路１７−２、１７−２が形成された基板１４の周辺部には、整合回路１７−１、１７−２のそれぞれとワイヤー１８で接続された入力用線路１９−１及び出力用線路１９−２とを一部に介した誘電体の側壁２０が形成されており、この側壁２０上に設けられた金属製の蓋２１で全体が封止されている。また、高伝熱層１２は、第１及び第２のベース基板１１、１３の材料である銅よりも熱伝導率が高いカーボンナノチューブを、熱処理によって板状に形成したものを用いている。このカーボンナノチューブは、６００Ｗ〜７００ワット/ｍＫ程度の高い熱伝導率を持つ材料であり、柔軟性のある物質である反面、もろいといった性質も併せ持つ材料である。
【００１６】
このように構成された半導体装置は、ＧａＡｓＦＥＴ１５に電圧を印加することで発熱する。このＧａＡｓＦＥＴ１５で発生した熱は、この下部に設けられた基板１４に向かって放熱される。このときＧａＡｓＦＥＴ１５で発生した熱は、図中の矢印で示したように、この直下の第２のベース層１３を介して、高伝熱層１２へと伝搬する。高伝熱層１２は第２のベース層１３よりも高い熱伝導率を有するため、高伝熱層１２へ伝搬された熱は、第２のベース層１３より早く伝熱し、この下部に設けられた第１のベース層１１を介して、外部へと放熱される。
【００１７】
このように、第１のベース層１１と第２のベース層１３の間に、これらより高い熱伝導率を有する高伝熱層１２を設けることにより、ＧａＡｓＦＥＴ１５から底面までの熱抵抗を低下させることが可能となるため、高い放熱効果を得ることができる。さらには、上述したように放熱効果に優れているため、従来よりも高電力の半導体素子を使用することが可能となる。
【００１８】
（第２の実施形態）
次に、本発明の他の実施形態について、図２を参照して説明する。
【００１９】
図２は、本発明の第２の実施形態である半導体装置であり、同図（ａ）に、この半導体装置の上面図を示し、同図（ｂ）に、この半導体装置の下面図を示し、同図（ｃ）に、同図（ａ）の破線Ａ−Ａ´に沿った構造断面図を示す。
【００２０】
図２に示す半導体装置は、第１の実施形態の半導体装置と比較して、高伝熱層１２が、基板１４の下面の周辺部に露出した構造であることを特徴とするものである。
【００２１】
このように、基板１４の下面である放熱面に熱伝導率が高い高伝熱層１２を露出させることで特にこの露出領域で熱が放出される。従って、第１の実施形態と比較して、さらにＧａＡｓＦＥＴ１５から底面までの熱抵抗を低下させることが可能となり、より高い放熱効果を得ることができる。さらには、上述したように放熱効果に優れているため、従来よりも高電力の半導体素子を使用することが可能となる。
【００２２】
なお、本実施形態における変形例を図３に示す。図３は、第２の実施形態の変形例である半導体装置を示す下面図である。図３に示すように、高伝熱層１２の露出領域が基板１４の下面の周辺部の一部に設けられている構造であっても、第１の実施形態の半導体装置と比較して、より高い放熱効果を得ることが可能となり、さらには、従来よりも高電力の半導体素子を使用することが可能となる。
【００２３】
（第３の実施形態）
次に、本発明の他の実施形態について、図４を参照して説明する。
【００２４】
図４は、本発明の第３の実施形態である半導体装置であり、同図（ａ）に、この半導体装置の上面図を示し、同図（ｂ）に、同図（ａ）の破線Ａ−Ａ´に沿った構造断面図を示す。
【００２５】
図４に示す半導体装置は、第１の実施形態の半導体装置と比較して、ベース基板２２上に高伝熱層１２が形成され、この高伝熱層１２上に第１の誘電体基板１６−１及び第２の誘電体基板１６−２が載置されていることを特徴とするものである。
【００２６】
このように形成された半導体装置であっても、ＧａＡｓＦＥＴ１５から発生した熱は、第１の誘電体基板１６−１及び第２の誘電体基板１６−２の下部に形成された高伝熱層１２を介してベース基板２２の下面である放熱面から放熱される。このような構造であっても、ＧａＡｓＦＥＴ１５から底面までの熱抵抗を低下させることが可能となり、高い放熱効果を得ることができる。さらには、上述したように放熱効果に優れているため、従来よりも高電力の半導体素子を使用することが可能となる。
【００２７】
また、上述したように、高伝熱層１２としてカーボンナノチューブを使用した場合、この材料は柔軟性のある物質であるため緩衝材としても機能する。すなわち、ベース基板２２として例えば銅を用い、誘電体基板１６−１、１６−２や側壁２０としてアルミナを用いた場合、銅は比較的熱膨張率の高い物質だが、アルミナは熱膨張率の比較的小さな物質である。従って、これらが接する従来の構造では、ＧａＡｓＦＥＴ１５の発熱によってこれらが加熱された場合、接触箇所において熱膨張率の違いで応力が発生し、誘電体基板１６−１、１６−２や側壁２０が破損する原因になっていた。しかし本実施形態においては、ベース基板２２と誘電体基板１６−１、１６−２、あるいはベース基板２２と側壁２０との間に高伝熱層１２を有しているため、この高伝熱層１２が緩衝剤として機能し、誘電体基板１６−１、１６−２や側壁２０の破損を防止することができる。
【００２８】
（第４の実施形態）
次に、本発明の他の実施形態について、図５を参照して説明する。
【００２９】
図５は、本発明の第４の実施形態である半導体装置であり、同図（ａ）に、この半導体装置の上面図を示し、同図（ｂ）に、この半導体装置の下面図を示し、同図（ｃ）に、同図（ａ）の破線Ａ−Ａ´に沿った構造断面図を示す。
【００３０】
図５に示す半導体装置は、第３の実施形態の半導体装置と比較して、基板１４の下面に特徴を有するものであり、高伝熱層１２が、基板１４の下面の周辺部に露出した構造である。
【００３１】
このように、基板１４の下面である放熱面に熱伝導率が高い高伝熱層１２を露出させることで特にこの露出領域で熱が放出される。従って、第３の実施形態と比較して、さらにＧａＡｓＦＥＴ１５から底面までの熱抵抗を低下させることが可能となり、より高い放熱効果を得ることができる。さらには、上述したように放熱効果に優れているため、従来よりも高電力の半導体素子を使用することが可能となる。また、第３の実施形態による半導体装置と同様に、誘電体基板１６−１、１６−２や側壁２０の破損を防止することもできる。
【００３２】
なお、本実施形態における変形例を図６に示す。図６は、第４の実施形態の変形例である半導体装置を示す下面図である。図６に示すように、高伝熱層１２の露出領域が基板１４の下面の周辺部の一部に設けられている構造であっても、第３の実施形態の半導体装置と比較して、より高い放熱効果を有することが可能となり、さらには、従来よりも高電力の半導体素子を使用することが可能となる。
【００３３】
（第５の実施形態）
次に、本発明の他の実施形態について、図７を参照して説明する。
【００３４】
図７は、本発明の第５の実施形態である半導体装置であり、同図（ａ）に、この半導体装置の上面図を示し、同図（ｂ）に、この半導体装置の要部の下面図を示し、同図（ｃ）に、同図（ａ）の破線Ａ−Ａ´に沿った構造断面図を示す。
【００３５】
図７に示す半導体装置は、図２に示したような、基板１４の下面の周辺部において高伝熱層１２が露出した半導体装置において、基板１４の下面の一部に露出した高伝熱層１２の一部と、この高伝熱層１２上に形成された第２のベース基板１３の一部とで構成されたフランジ部２３を有しており、このフランジ部２３が放熱板２４とネジ２５で圧着されたものである。なお、フランジ部２３には、ネジ２５による圧着を可能にするために穴が予め設けられている。この穴は、切り欠き（図示せず）であってもよい。
【００３６】
このような半導体装置は、ＧａＡｓＦＥＴ１５で発生した熱が高伝熱層１２を介して放熱板２４に伝搬する。このとき、基板１４の下面に露出した高伝熱層１２と放熱板２４とは、ネジ２５によって圧着されている。一般に圧着された部分は熱抵抗が小さくなるが、本発明ではさらに高伝熱層を圧着するため、この圧着固定された領域を介して高伝熱層１２から放熱板２４に効率よく熱が伝搬する。
【００３７】
このように、基板１４の下面に露出した高伝熱層１２と放熱板２４とを圧着固定することで、ＧａＡｓＦＥＴ１５で発生した熱を効率よく放熱板２４へと伝搬させることが可能となる。
【００３８】
なお、本実施形態における変形例を図８に示す。図８は、第５の実施形態の変形例である半導体装置を示す要部の下面図である。図８に示すように、高伝熱層１２の露出領域が基板１４の下面の周辺部の一部に設けられている構造であっても、この圧着固定された領域を介して高伝熱層１２から放熱板２４に効率よく熱を伝搬させることが可能となる。
【００３９】
また、本実施形態において、放熱板２４上に載置される半導体装置は、図５に示す第４の実施形態に係る半導体装置であっても、同様の効果を得ることができる。
【００４０】
以上に、本発明の実施の形態を示したが、実施の形態はこれらに限るものではない。
【００４１】
例えば、上述した本発明の実施の形態においては発熱素子としてＧａＡｓＦＥＴ１５を用いて説明したが、本発明は、図１又は図２に示した基板１４上に、ＭＭＩＣ(Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ:モノリシックマイクロ波集積回路)を載置した場合においても適用可能である。図９に、ＭＭＩＣを適用した場合の半導体装置を示す。
【００４２】
図９は、内部にＭＭＩＣを含む半導体装置であり、同図（ａ）に、この半導体装置の上面図を示し、同図（ｂ）に、この半導体装置の要部の下面図を示し、同図（ｃ）に、同図（ａ）の破線Ａ−Ａ´に沿った構造断面図を示す。
【００４３】
図９に示す半導体装置は、図２に示す基板１４とほぼ同様の構造であり、この基板１４上にＭＭＩＣ２６が載置されている。ただし、図２においては第２のベース基板１３上に側壁２０が設けられていたが、図９に示す半導体装置においては、側壁部２０´も含めて第２のベース基板１３と一体形成されている。また、この載置されたＭＭＩＣ２６は、共に側壁部２０´を貫通して形成された入力用線路１９−１及び出力用線路１９−２とワイヤ１８で接続されている。
【００４４】
このように構成された半導体装置は、ＭＭＩＣ２６の動作時に発生した熱を、この下部に設けられた第２のベース層１３を介して、高伝熱層１２へと伝搬する。高伝熱層１２は第２のベース層１３よりも高い熱伝導率を有するため、高伝熱層１２へ伝搬された熱は、第２のベース層１３より早く伝熱し、この下部に設けられた第１のベース層１１を介して、外部へと放熱される。
【００４５】
このように、第１のベース層１１と第２のベース層１３の間に、これらより高い熱伝導率を有する高伝熱層１２を設けることにより、ＭＭＩＣ２６から底面までの熱抵抗を低下させることが可能となるため、高い放熱効果を得ることができる。さらには、上述したように放熱効果に優れているため、従来よりも高電力の半導体素子を使用することが可能となる。
【００４６】
なお、図９に示す半導体装置においては、基板１４の下面から露出した高伝熱層１２は、基板１４の周辺部に設けられていたが、ＲＦ特性を考慮して図１０に示すように、基板１４の下面の一部に高伝熱層１２を露出させても、従来より高い放熱効果を得ることができる。
【００４７】
また、上述した実施形態においては、第１、第２の誘電体基板１６−１、１６−２としてセラミックを使用した例について説明した。しかし第１、第２の誘電体基板１６−１、１６−２は他の材料を使用した場合であってもよく、例えば従来技術のように、ベース基板よりも高い熱伝導率の誘電体を使用することで、より高い放熱効果を得ることも可能である。
【００４８】
また、上述した実施形態においては、回路パターンとして入力整合回路１７−１及び出力整合回路１７−２が形成された場合について説明した。しかし、回路パターンはこれら入力整合回路１７−１及び出力整合回路１７−２に限らない。例えは、これら入力整合回路１７−１及び出力整合回路１７−２上に、さらに高調波を抑圧するための回路が設けられたスタブ構造を有する回路であってもよい。
【００４９】
また、上述した実施形態においては、高伝熱層１２としてカーボンナノチューブを使用した例について説明した。しかし高伝熱層１２は、ベース基板よりも熱伝導率が高い材料であればよく、例えばダイヤモンド、シリコンカーバイド、サファイヤ、窒化アルミニウム、カーボンナノチューブ、カーボンファイバ、グラファイトシート等を使用してもよい。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施形態である半導体装置であり、同図（ａ）に、この半導体装置の上面図を示し、同図（ｂ）に、同図（ａ）の破線Ａ−Ａ´に沿った構造断面図を示す。
【図２】本発明の第２の実施形態である半導体装置であり、同図（ａ）に、この半導体装置の上面図を示し、同図（ｂ）に、この半導体装置の下面図を示し、同図（ｃ）に、同図（ａ）の破線Ａ−Ａ´に沿った構造断面図を示す。
【図３】第２の実施形態の変形例である半導体装置を示す下面図である。
【図４】本発明の第３の実施形態である半導体装置であり、同図（ａ）に、この半導体装置の上面図を示し、同図（ｂ）に、同図（ａ）の破線Ａ−Ａ´に沿った構造断面図を示す。
【図５】本発明の第４の実施形態である半導体装置であり、同図（ａ）に、この半導体装置の上面図を示し、同図（ｂ）に、この半導体装置の下面図を示し、同図（ｃ）に、同図（ａ）の破線Ａ−Ａ´に沿った構造断面図を示す。
【図６】第４の実施形態の変形例である半導体装置を示す下面図である。
【図７】本発明の第５の実施形態である半導体装置であり、同図（ａ）に、この半導体装置の上面図を示し、同図（ｂ）に、この半導体装置の要部の下面図を示し、同図（ｃ）に、同図（ａ）の破線Ａ−Ａ´に沿った構造断面図を示す。
【図８】第５の実施形態の変形例である半導体装置を示す要部の下面図である。
【図９】本発明の他の実施形態である、内部にＭＭＩＣを含む半導体装置であり、同図（ａ）に、この半導体装置の上面図を示し、同図（ｂ）に、この半導体装置の下面図を示し、同図（ｃ）に、同図（ａ）の破線Ａ−Ａ´に沿った構造断面図を示す。
【図１０】本発明の他の実施形態の変形例である半導体装置を示す下面図である。
【符号の説明】
【００５１】
１１・・・第１のベース基板
１２・・・材料層
１３・・・第２のベース基板
１４・・・基板
１５・・・ＧａＡｓＦＥＴ
１６−１・・・第１の誘電体基板
１６−２・・・第２の誘電体基板
１７−１・・・入力整合回路
１７−２・・・出力整合回路
１８・・・ワイヤー
１９−１・・・入力用線路
１９−２・・・出力用線路
２０・・・側壁
２０´・・・側壁部
２１・・・蓋
２２・・・ベース基板
２３・・・フランジ部
２４・・・放熱板
２５・・・ネジ
２６・・・ＭＭＩＣ
【図１】
0005072667.tif 000002
【図２】
0005072667.tif 000003
【図３】
0005072667.tif 000004
【図４】
0005072667.tif 000005
【図５】
0005072667.tif 000006
【図６】
0005072667.tif 000007
【図７】
0005072667.tif 000008
【図８】
0005072667.tif 000009
【図９】
0005072667.tif 000010
【図１０】
0005072667.tif 000011