(57)【特許請求の範囲】
【請求項１】
第１のディジタル信号を処理するための、前記第１のディジタル信号に対する第１の遅延値を決定するための第１の手段であって、前記第１の遅延は前記第１のディジタル信号の処理によって導入される第１の手段と、
前記第１の遅延に応答して第２のディジタル信号に可変の第２の遅延を与えて、前記第２のディジタル信号を前記第１のディジタル信号と時間整合させるための第２の手段とを備えるオーディオ／ビデオ・システムであって、前記第２の手段が、前記第２のディジタル信号を、前記第１のディジタル信号に対する前記第１の遅延の決定値に基づいて、メモリ手段内に選択的に記憶するため、且つ遅延選択信号に応答して前記第２のディジタル信号を先入れ先出し方式で出力して前記第２のディジタル信号に前記可変の第２の遅延を与えるためのアドレス指定可能なメモリ手段を備え、前記可変の第２の遅延が、前記第１の遅延値と、関連するクロック周波数とに基づいて制御される、オーディオ／ビデオ・システム。
【請求項２】
前記第１のディジタル信号がビデオ・データを含む、請求項１に記載のオーディオ／ビデオ・システム。
【請求項３】
前記第２のディジタル信号がオーディオ・データを含む、請求項１に記載のオーディオ／ビデオ・システム。
【請求項４】
前記第２の手段がさらに、前記アドレス指定可能なメモリ手段についてのアドレス・カウンタ限界を設定することによって前記可変の第２の遅延を制御するためのアドレス生成手段を備える、請求項１に記載のオーディオ／ビデオ・システム。
【請求項５】
前記可変の第２の遅延がユーザ生成の遅延選択信号に基づいて制御される、請求項１に記載のオーディオ／ビデオ・システム。
【請求項６】
前記可変の第２の遅延が、前記第１および第２のディジタル信号に関連する入力ソースに応答して生成される遅延選択信号に基づいて制御される、請求項１に記載のオーディオ／ビデオ・システム。
【請求項７】
第１の遅延ディジタル信号と第２のディジタル信号を同期させる方法であって、
第１のディジタル信号の処理によって導入される、前記第１の遅延ディジタル信号に対する第１の遅延値を決定するステップと、
前記第２のディジタル信号に可変の第２の遅延を与えて、前記第２のディジタル信号を前記第１のディジタル信号と同期させるステップとを含み、
前記可変の第２の遅延が、前記第１の遅延の前記値と、関連するクロック周波数とに基づき、
前記第２のディジタル信号を、前記第１のディジタル信号に対する前記第１の遅延の決定値に基づいて、選択的にアドレス指定可能なメモリ内に記憶するステップと、
遅延選択信号に応答して前記第２のディジタル信号を前記アドレス指定可能なメモリから先入れ先出し方式で出力するステップとを含むステップにより、前記第２のディジタル信号に与えられる方法。
【請求項８】
前記第１のディジタル信号がビデオ・データを含む、請求項７に記載の方法。
【請求項９】
前記第２のディジタル信号がオーディオ・データを含む、請求項７に記載の方法。
【請求項１０】
前記アドレス指定可能なメモリ手段についてのアドレス・カウンタ限界を設定することによって前記可変の第２の遅延を制御するステップをさらに含む、請求項７に記載の方法。
【請求項１１】
前記可変の第２の遅延がユーザ生成の遅延選択信号に基づいて制御される、請求項７に記載の方法。
【請求項１２】
前記可変の第２の遅延が、前記第１および第２のディジタル信号に関連する入力ソースに応答して生成される遅延選択信号に基づいて制御される、請求項７に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、オーディオ／ビデオ・システムに関し、より詳細には、信号経路に可変量の遅延を導入して、オーディオ信号とビデオ信号を正確に同期させることのできるオーディオ／ビデオ・システム並びに方法に関する。
【０００２】
【従来の技術】
ディジタル・テレビジョン信号受信機などのオーディオ／ビデオ・システムは、ＭＰＥＧデコーディングなど様々なタイプのビデオ処理を採用することが多く、これらのビデオ処理は、ビデオ信号経路に処理遅延を導入するものである。付随するオーディオ信号経路をビデオ信号経路と同期させるためには、オーディオ信号経路も同様の遅延を受けなければならない。このような遅延がオーディオ信号経路に与えられない場合、番組（ｐｒｏｇｒａｍ：プログラム）視聴中にオーディオ出力とビデオ出力が同期しないという点で、望ましくない同期問題が生じる。すなわち、適切な量の遅延がオーディオ信号経路に与えられない場合、番組視聴中にはっきりわかる「リップ・シンク」（ｌｉｐ  ｓｙｎｃ：音声同期、画面内の動きと音声が一致して再現される状態）問題が生じることがある。
【０００３】
信号経路に遅延を導入する手法の１つは、所望の遅延に対応する幾つかのフリップフロップまたは他の遅延デバイスを直列に配置して使用するものである。しかし、この手法は、遅延が一般に所定の用途に対して固定であるという点で制限される。従って、この手法は、様々な遅延の範囲を実現することができない。さらに、このような手法は、大きな遅延の実現には必ずしも適するとは限らず、特に、ハードウェアおよび関連コストを追加することを極力避けなければならない消費者用電子機器の用途では適さないものである。
【０００４】
信号処理方式が異なれば、ビデオ信号経路に導入される遅延の量も異なる場合があり、従って、オーディオ信号経路中にも対応する異なる量の遅延が必要になる。例えば、あるチャネル（ｃｈａｎｎｅｌ）またはソース（ｓｏｕｒｃｅ）上のあるビデオ・フォーマットをデコードするときに導入される遅延は、別のチャネルまたはソース上の別のビデオ・フォーマットをデコードするときに導入される遅延とは異なる場合がある。
【０００５】
さらに、この２つの遅延の差が大きく、そのため広範囲の遅延をオーディオ信号経路に追加することが必要な場合もある。
【０００６】
【発明が解決しようとする課題】
従って、ハードウェアの必要条件を大きく増加させずに、前述の問題を回避し、それにより広い遅延範囲を実現する遅延実現方法が必要とされている。本発明は、これらおよび他の問題点を解決しようとするものである。
【０００７】
【課題を解決するための手段】
本発明の一態様において、オーディオ／ビデオ・システムを開示する。例示的な一実施形態によると、このオーディオ／ビデオ・システムは、第１のディジタル信号に第１の遅延を与えるための第１の手段を備える。また、第２のディジタル信号に可変の第２の遅延を与えて、第２のディジタル信号を第１のディジタル信号と時間整合させるための第２の手段を備える。第２の手段は、第２のディジタル信号を選択的に記憶するため、且つ第２のディジタル信号を先入れ先出し（ｆｉｒｓｔ−ｉｎ，ｆｉｒｓｔ−ｏｕｔ）方式で出力して第２のディジタル信号に可変の第２の遅延を与えるためのアドレス指定可能なメモリ手段を備える。
【０００８】
本発明の別の態様において、第１のディジタル信号を第２のディジタル信号と同期させる方法を開示する。例示的な一実施形態によると、この方法は、第１のディジタル信号に第１の遅延を与えるステップと、第２のディジタル信号に可変の第２の遅延を与えて、第２のディジタル信号を第１のディジタル信号と時間整合させるステップとを含む。可変の第２の遅延は、第２のディジタル信号を選択的にアドレス指定可能なメモリ内に記憶するステップと、第２のディジタル信号をアドレス指定可能なメモリから先入れ先出し方式で出力するステップとを含むステップにより、第２のディジタル信号に与えられる。
【０００９】
本発明の実施形態に関する以下の記述を添付の図面と共に参照すると、本発明の前述のおよび他の特徴および利点、並びにそれらを達成する方式がより明らかになり、本発明がよりよく理解されるであろう。
【００１０】
本明細書に述べる例示は、本発明の好ましい実施形態を例示するものであり、このような例示は、本発明の範囲を任意の態様において限定して解釈すべきではない。
【００１１】
【発明の実施の形態】
ここで図面、より具体的には図１を参照すると、本発明により可変遅延を与えることのできるオーディオ／ビデオ・システム１００の関連部分が示してある。例示および説明だけの目的で、図１のオーディオ／ビデオ・システム１００は、テレビジョン信号受信機の一部を表す。ただし、後に本明細書で説明するように、本発明は他のタイプのオーディオ／ビデオ・システムに適用することもできる。
【００１２】
図１に示すように、オーディオ／ビデオ・システム１００は、信号入力端子１０、チューナ２０、中間周波数（ＩＦ）処理回路３０、マルチプレクサ４０、ビデオ処理回路５０、マルチプレクサ６０、オーディオ処理回路７０、およびオーディオ遅延回路８０を備える。オーディオ／ビデオ・システム１００のこれらの要素は、例えば、１つまたは複数の集積回路（ＩＣ）および／または他のデバイスとして組み込んでもよい。
【００１３】
例示的な動作モードによると、信号入力端子１０は、外部信号ソースから無線周波数（ＲＦ）入力信号を受信する。例示的な一実施形態によると、ＲＦ入力信号はオーディオ成分とビデオ成分を含み、例えば、地上、ケーブル、衛星、または他のタイプのブロードキャスト（ｂｒｏａｄｃａｓｔ）を介して供給されるものである。チューナ２０は、信号入力端子１０からＲＦ入力信号を受け取り、それに対して信号同調動作を実行して、オーディオ成分とビデオ成分を有するアナログ出力信号を生成する。
【００１４】
ＩＦ処理回路３０は、チューナ２０からアナログ出力信号を受け取り、それに対して周波数ダウンコンバージョン（ｄｏｗｎ  ｃｏｎｖｅｒｓｉｏｎ）を実行して、周波数変換されたアナログのオーディオ信号成分とビデオ信号成分を生成する。例示的な一実施形態によると、ＩＦ処理回路３０は、ビデオ信号成分を０〜５ＭＨｚの周波数帯で生成し、オーディオ信号成分を０〜１００ｋＨｚの周波数帯で生成する。むろん、本発明により他の周波数帯を利用することもできる。
【００１５】
マルチプレクサ４０は、ＩＦ処理回路３０からビデオ信号成分を受け取るが、１つまたは複数の外部ソースから１つまたは複数の補助ビデオ入力を受け取るようにも適合される。図１には明示していないが、マルチプレクサ４０は、例えばプロセッサ（図示せず）から供給される切換え制御信号を介して、特定のビデオ信号を選択的に出力するように制御することもできる。
【００１６】
ビデオ処理回路５０は、マルチプレクサ４０からアナログ・ビデオ信号出力を受け取り、それに対して１つまたは複数のビデオ処理機能を実行する。例示的な一実施形態によると、ビデオ処理回路５０は、アナログ・ビデオ信号をベースバンド・ディジタル・ビデオ・ビットストリーム（ｂａｓｅｂａｎｄ  ｄｉｇｉｔａｌ  ｖｉｄｅｏ  ｂｉｔｓｔｒｅａｍ）に復調し、このビデオ・ビットストリームに対して、ＭＰＥＧデコーディング（ｄｅｃｏｄｉｎｇ）および／または他の機能など、１つまたは複数のディジタル処理機能（ｄｉｇｉｔａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｆｕｎｃｔｉｏｎ）を実行する。このようなディジタル処理機能に続いて、処理したビデオ・ビットストリームを再びアナログ・フォーマットに変換し、次の処理に向けて出力する。
【００１７】
図１に示すように、ビデオ処理回路５０は、１つまたは複数の処理機能を実行することにより、ビデオ信号経路に処理遅延ΔＴを導入する。具体的には、ビデオ処理回路５０のディジタル処理機能は、ビデオ・ビットストリームに処理遅延を与えるが、この処理遅延は、本明細書に述べるように、オーディオ出力信号とビデオ出力信号との適切な時間整合（すなわち同期）を達成するために、対応するオーディオ・ビットストリーム中で補償されなければならない。後で図２を参照しながら、シリアル・データ遅延の概念に関して、さらに詳細に本明細書で説明する。
【００１８】
マルチプレクサ６０は、ＩＦ処理回路３０からオーディオ信号成分を受け取るが、マルチプレクサ４０に供給される補助ビデオ入力に対応する１つまたは複数の補助オーディオ入力を受け取るようにも適合される。マルチプレクサ６０もまた、例えばプロセッサ（図示せず）から供給される切換え制御信号を介して、特定のオーディオ信号を選択的に出力するように制御することができる。
【００１９】
オーディ処理回路７０は、マルチプレクサ６０からアナログ・オーディオ信号出力を受け取り、それに対して１つまたは複数のオーディオ処理機能を実行する。例示的な一実施形態によると、オーディオ処理回路７０は、アナログ・オーディオ信号をＩ２Ｓ（ｉｎｔｅｒ−ＩＣ  ｓｏｕｎｄ）仕様に準拠するディジタル・オーディオ・ビットストリームに変換し、このオーディオ・ビットストリームに対して、音量制御、高音制御、低音制御、トーン制御、および／または他の機能など、１つまたは複数のディジタル処理機能を実行する。ただし、これらのディジタル処理機能の実行前または実行後に、オーディオ・ビットストリームはオーディオ遅延回路８０に直列に入力され、オーディオ遅延回路８０は、所定の遅延をオーディオ・ビットストリームに与えて、このオーディオ・ビットストリームを、ビデオ処理回路５０によって処理された対応するビデオ・ビットストリームと時間整合させる。このようにして、得られるオーディオ出力信号と対応するビデオ出力信号との同期を達成することができ、それにより、前述の番組視聴中の「リップ・シンク」問題を回避することができる。
【００２０】
具体的には、オーディオ遅延回路８０は、オーディオ処理回路７０からオーディオ・ビットストリーム（ＳＤＩ）を直列に受け取り、所定の遅延をそれに与えて出力オーディオ・ビットストリーム（ＳＤＯ）を生成する。これは、受け取ったオーディオ・ビットストリーム（ＳＤＩ）の遅延バージョン（ｄｅｌａｙｅｄｖｅｒｓｉｏｎ）である。後で図３に関して本明細書で説明するが、オーディオ遅延回路８０は、受け取ったオーディオ・ビットストリーム（ＳＤＩ）に所定の遅延を与えて、それにより遅延した出力オーディオ・ビットストリーム（ＳＤＯ）を生成するように、遅延選択信号を介してプログラム可能であり、クロック信号（ＳＣＬＫ）に従ってクロック制御される。図１に示すように、遅延した出力オーディオ・ビットストリーム（ＳＤＯ）は、オーディオ処理回路７０に戻され、そこで場合によって処理され（このような処理が遅延の前に実行されない場合）、アナログ・フォーマットに変換され、次の処理に向けて左（Ｌ）チャネルと右（Ｒ）チャネルのオーディオ出力信号として出力される。
【００２１】
図２を参照すると、シリアル・データ遅延の概念を一般的に示す図２００が示してある。図２に示すように、１ビットのシリアル・データ入力（シリアル・データ・イン（ＳＤＩ））が、Ｘ段の遅延を受けて、１ビットのシリアル・データ出力（シリアル・データ・アウト（ＳＤＯ））が生成される。ＳＤＯはＳＤＩの遅延バージョンである。ここで、遅延量Δｔは、遅延の段数を適用可能なクロック周波数で割った数に等しい。例えば、クロック周波数が１．５ＭＨｚで遅延が５６Ｋ段と仮定すると、遅延Δｔは３７．３ミリ秒に等しい。本明細書でさらに詳細に説明するが、本発明は、シリアル・データ遅延の概念を利用して、オーディオ出力信号とビデオ出力信号が正確に時間整合できるようにする。
【００２２】
次に、図３を参照すると、図１のオーディオ遅延回路８０をさらに詳細に示すものである。図３に示すように、オーディオ遅延回路８０は、シリアル−パラレル変換器８２、ランダム・アクセス・メモリ（ＲＡＭ）８４、アドレス発生器（ａｄｄｒｅｓｓ  ｇｅｎｅｒａｔｏｒ）８６、およびパラレル−シリアル変換器８８を備える。オーディオ遅延回路８０のこれらの要素は、例えば１つまたは複数のＩＣに組み込んでもよい。
【００２３】
例示的な動作モードによると、シリアル−パラレル変換器８２は、オーディオ処理回路７０（図１参照）から１ビットのシリアル・オーディオ・ビットストリーム（ＳＤＩ）を受け取り、クロック信号（ＳＣＬＫ）に従ってクロック制御されて、シリアル・ビットストリーム（ＳＤＩ）を３２ビットのパラレル信号に変換する。例示的な一実施形態によると、この３２ビットのパラレル信号はＩ２Ｓオーディオ仕様に準拠し、１６ビットは左（Ｌ）チャネル・オーディオ・サンプルを表し、他の１６ビットは右（Ｒ）チャネル・オーディオ・サンプルを表す。ただし、当然のことながら、本発明の原理は他のオーディオ仕様および／またはプロトコルに適用することができる。また、例示的な一実施形態によると、クロック信号（ＳＣＬＫ）は周波数１．５ＭＨｚを呈するが、他の周波数を利用することもできる。例えば、クロック信号（ＳＣＬＫ）に周波数３．０７ＭＨｚを利用することもできる。
【００２４】
シリアル−パラレル変換器８２によって生成された３２ビットのパラレル信号は、アドレス発生器８６の制御の下でＲＡＭ８４に対して書込みおよび読取りされて、書込み／読取り動作の間に所定の遅延が生成される。アドレス発生器８６はアドレス・カウンタ（図示せず）を有し、アドレス・カウンタは、ＲＡＭ８４の、データの書込みおよび読取りが行われる部分を定める。例示的な一実施形態によると、ＲＡＭ８４は、３２行（ｒｏｗ）、１７６０列（ｃｏｌｕｍｎ）のアドレス指定可能なメモリ・セルを含み、アドレス発生器８６の制御の下に先入れ先出し方式で動作する。
【００２５】
アドレス発生器８６は、遅延選択信号の論理状態に基づいて所定の遅延を制御するようにプログラムされる。例示的な一実施形態によると、遅延選択信号は、プロセッサ（図示せず）によって生成される３ビットの信号であり、ＩＣ間バスを介してアドレス発生器８６に供給される。後で述べるように、遅延選択信号の生成は、異なる様々な方式で制御することができる。
【００２６】
例示的な一実施形態によると、遅延選択信号の生成は、所望の遅延選択を示すユーザ入力に基づいて制御することができる。例えば、ユーザは、（例えばオンスクリーン・メニューに応答してリモート・コントロールを介して）オーディオ／ビデオ・システム１００に入力を供給することができ、これによりプロセッサ（図示せず）は、特定の論理状態の遅延選択信号を生成する。このようにして、ユーザは、例えば、番組視聴中にオーディオ出力信号とビデオ出力信号との間に所望の程度の時間整合が存在するようになるまで、遅延期間を選択的にインクリメント（ｉｎｃｒｅｍｅｎｔ：増加）および／またはデクリメント（ｄｅｃｒｅｍｅｎｔ：減少）させることができる。
【００２７】
別の例示的な実施形態によると、遅延選択信号の生成は、オーディオ／ビデオ入力ソースに基づいて制御することもできる。例えば、オーディオ／ビデオ・システム１００は、種々のオーディオ／ビデオ・ソースからの補助入力（図１参照）を選択することに対応することができる。このようなソースは、異なるオーディオ／ビデオ・タイミング方式を有する場合があり、そのため補償が必要である。従って、オーディオ／ビデオ・システム１００は、プロセッサ（図示せず）を利用して、選択されたオーディオ／ビデオ入力ソースに基づいて、遅延選択信号を生成してその論理状態を制御することができる。例えば、プロセッサ中でルックアップ・テーブルを使用して、選択されたオーディオ／ビデオ入力ソースに基づいて遅延を最も適切なレベルに設定することができる。
【００２８】
別の例示的な実施形態によると、遅延選択信号の生成は、測定された遅延に基づいて制御することができる。例えば、オーディオ／ビデオ・システム１００は、オーディオ信号とビデオ信号との間の遅延を測定して、測定した遅延を表す出力信号をプロセッサ（図示せず）に供給する回路（図示せず）を採用することができる。次いで、プロセッサは、この出力信号に基づいて、遅延選択信号を生成してその論理状態を制御することができる。このようにすると、オーディオ／ビデオ・システム１００は、どんなユーザ遅延選択からも、または選択された入力ソースからも独立して、遅延を自動制御することができる。遅延選択信号の生成はまた、本明細書に明記したこれらの方式以外の方式で制御することもできる。
【００２９】
アドレス発生器８６は、遅延選択信号を内部に記憶し、遅延選択信号の論理状態に基づいてＲＡＭ８４についてのアドレス・カウンタ限界（ｌｉｍｉｔ）を設定して、特定の遅延を生成する。すなわち、アドレス発生器８６は、遅延選択信号の論理状態に基づいて、ＲＡＭ８４の、シリアル−パラレル変換器８２からの３２ビット・パラレル信号の書込みおよび読取りが行われる部分（すなわちアドレス）を選択的に定める。データの書込みおよび読取りが行われるＲＡＭ８４の部分を定めることにより、書込み／読取り動作の間に所望の遅延が生成される。以下の表１に、遅延選択信号（３ビット信号とする）についての取り得る論理状態、およびこれらの論理状態に対応する例示的な遅延量を例示する。
【表１】
0004954431.tif 000002
【００３０】
表１に示すように、本発明の例示的な一実施形態では、４．７ミリ秒刻みで遅延を生成し、最大遅延は３７．６ミリ秒である。具体的には、表１に示す最大遅延は、ちょうど２つのビデオ・フィールドに亘る遅延に対応する。先に本明細書で説明したように、アドレス発生器８６は、遅延選択信号の論理状態に基づいて、ＲＡＭ８４の、データの書込みおよび読取りが行われる部分を定め、書込み／読取り動作の間に特定の遅延が生成される。やはり、先に本明細書で説明したように、遅延は、遅延の段数を適用可能なクロック周波数で割った数に等しい（図２の説明を参照）。
【００３１】
表１に示した例示的な実施形態によると、４．７ミリ秒の遅延を生成するためには、アドレス発生器８６は、ＲＡＭ８４の１７６０列のうち２２０列（すなわち１／８）だけに対してデータの書込みおよび読取りが行われるように、ＲＡＭ８４についてのアドレス・カウンタ限界（ｌｉｍｉｔ）を設定する。すなわち、遅延の段数（すなわち３２行×２２０列＝７０４０段）を適用可能なクロック周波数（すなわち１．５ＭＨｚ）で割った数は、４．７ミリ秒に等しい。同様に、９．４ミリ秒の遅延を生成するには、アドレス発生器８６は、ＲＡＭ８４の１７６０列のうち４４０列（すなわち１／４）だけに対してデータの書込みおよび読取りが行われるように、ＲＡＭ８４についてのアドレス・カウンタ限界を設定する。すなわち、遅延の段数（すなわち３２行×４４０列＝１４０８０段）を適用可能なクロック周波数（すなわち１．５ＭＨｚ）で割った数は、９．４ミリ秒に等しい。このようにして、最大遅延３７．６ミリ秒を生成するときだけ、ＲＡＭ８４全体（すなわち３２行１７６０列のすべて）に対して書込みおよび読取りを行う。
【００３２】
表１は、本発明の好ましい例示的な一実施形態を示しているが、ＲＡＭ８４の構成および／またはサイズ、遅延選択信号を表すビットの数、および／またはクロック信号（ＳＣＬＫ）の周波数などのパラメータを調整することにより、表１に示した遅延量とは異なる遅延量を生成することができることを理解されたい。
【００３３】
パラレル−シリアル変換器８８は、ＲＡＭ８４から読み取られた、遅延した３２ビットのパラレル信号を受け取り、クロック信号（ＳＣＬＫ）に従ってクロック制御されて、パラレル信号を１ビットのシリアル・ビットストリーム（ＳＤＯ）に変換し、これを出力してオーディオ処理回路７０（図１参照）に戻す。先に本明細書で説明したように、オーディオ処理回路７０は、オーディオ遅延回路８０によってオーディオ・ビットストリームに遅延が与えられる前に、オーディオ・ビットストリームを処理する場合がある（例えば音量制御、高音制御、低音制御、トーン制御、および／または他の機能）。その場合、オーディオ処理回路７０は、遅延したオーディオ・ビットストリーム（ＳＤＯ）をアナログ・フォーマットに変換し、左（Ｌ）チャネルと右（Ｒ）チャネルのオーディオ出力信号として出力して、次の処理に移す。
【００３４】
あるいは、オーディオ・ビットストリームが遅延の前にディジタル処理されない場合、オーディオ処理回路７０は、遅延したオーディオ・ビットストリーム（ＳＤＯ）に対してこのような処理機能を実行し、次いで得られたオーディオ・ビットストリームをアナログ・フォーマットに変換し、左（Ｌ）チャネルと右（Ｒ）チャネルのオーディオ出力信号として出力して、次の処理に移す。このようにして、左（Ｌ）チャネルと右（Ｒ）チャネルのオーディオ出力信号を、ビデオ処理回路５０（図１参照）から出力される対応するビデオ信号出力と正確に同期させることができる。
【００３５】
図４を参照すると、本発明を実施するための例示的なステップを示すフローチャート４００が示してある。例示および説明のために、図４のステップは、図１および図３のオーディオ遅延回路８０に関して述べる。従って、図４のステップは例示的なものに過ぎず、本発明を任意の形態において制限するものではない。
【００３６】
ステップ４０１で、オーディオ遅延回路８０のシリアル−パラレル変換器８２は、オーディオ処理回路７０からの入力として１ビットのオーディオ・ビットストリーム（ＳＤＩ）を受け取り、クロック信号（ＳＣＬＫ）に従ってクロック制御されて、入力シリアル・ビットストリーム（ＳＤＩ）を３２ビットのパラレル信号に変換する。ステップ４０２で、アドレス発生器８６は、遅延選択信号の論理状態に基づいて、ＲＡＭ８４についてのアドレス・カウンタ限界（ｌｉｍｉｔ）を設定する。先に本明細書で述べたように、遅延選択信号の生成は、異なる様々な方式で制御することができる。やはり、先に本明細書で説明したように、ＲＡＭ８４についてのアドレス・カウンタ限界を設定することにより、ＲＡＭ８４の、３２ビットのパラレル信号の書込みおよび読取りが行われる部分を制御する。従って、ＲＡＭ８４についてのアドレス・カウンタ限界を設定することにより、書込み／読取り動作の間に所望の遅延が達成される。
【００３７】
次に、ステップ４０３で、アドレス発生器８６のアドレス・カウンタ限度に基づいて３２ビットのパラレル信号の書込みおよび読取りをＲＡＭ８４に対して行って、所望の遅延を生成する。例えば、１４．１ミリ秒の遅延を生成するには、アドレス発生器８６は、ＲＡＭ８４の１７６０列のうち６６０列（すなわち３／８）だけに対して３２ビットのパラレル信号の書込みおよび読取りが行われるように、ＲＡＭ８４についてのアドレス・カウンタ限界を設定する。同様に、３７．６ミリ秒の遅延を生成するには、アドレス発生器８６は、ＲＡＭ８４の１７６０列すべてに対して３２ビットのパラレル信号の書込みおよび読取りが行われるように、ＲＡＭ８４についてのアドレス・カウンタ限界を設定する。先に本明細書で説明したように、３２ビットのパラレル信号は、ＲＡＭ８４に対して先入れ先出し方式で書き込まれ読み取られる。
【００３８】
次いで、ステップ４０４で、パラレル−シリアル変換器８８は、ＲＡＭ８４から読み取られた遅延済みの３２ビット・パラレル信号を受け取り、クロック信号（ＳＣＬＫ）に従ってクロック制御されて、パラレル信号を１ビットのシリアル・ビットストリーム（ＳＤＯ）に変換し、これを出力してオーディオ処理回路７０に戻す。
【００３９】
本明細書で述べたように、オーディオ・ビットストリームに所定の遅延を与え、オーディオ・ビットストリームを対応するビデオ・ビットストリームに時間整合させる。このようにして、得られるオーディオ出力信号と対応するビデオ出力信号との同期を達成することができ、それにより、前述の番組視聴中の「リップ・シンク」問題を回避することができる。ただし、本発明の原理は、この例示的な実施形態に限定されるものではなく、ある信号を別の信号と時間整合させる状況に一般に適用することができる。例えば、本発明を利用して、ビデオ信号経路に遅延を導入し、対応するオーディオ信号経路中の処理遅延を補償することもできる。
【００４０】
本発明は、表示デバイス付きまたは表示デバイスなしの様々なオーディオ／ビデオ・システムに特に適用可能である。従って、本明細書で使用する「オーディオ／ビデオ・システム」という語句は、様々なタイプのシステムまたは装置を含むものである。これらには、表示デバイスを備えるテレビジョン・セットまたはモニタや、セットトップ・ボックス、ビデオ・カセット・レコーダ（「ＶＣＲ」）、ディジタル多用途ディスク（「ＤＶＤ」）プレーヤ、ビデオ・ゲーム・ボックス、パーソナル・ビデオ・レコーダ（「ＰＶＲ」）または他のオーディオ／ビデオ・システムなど、表示デバイスを備えない場合のあるシステムまたは装置が含まれるが、これらに限定されない。
【００４１】
好ましい設計を有するものとして本発明を述べたが、本発明は、本開示の趣旨および範囲の内でさらに変更することもできる。従って、本明細書は、本発明の一般原理を用いた本発明のどんな変形、使用、適合もカバーするものである。さらに、本明細書は、本発明の関係する技術分野における周知のまたは慣例の実施に含まれ、且つ本発明の特許請求の範囲に含まれる、本開示からの逸脱もカバーするものとする。
【００４２】
以下に本発明の実施態様を例示する。
（１）第１のディジタル信号に対する第１の遅延値を決定するための第１の手段（５０）と、
第２のディジタル信号に可変の第２の遅延を与えて、前記第２のディジタル信号を前記第１のディジタル信号と時間整合させるための第２の手段（８０）とを備えるオーディオ／ビデオ・システム（１００）であって、前記第２の手段（８０）が、前記第２のディジタル信号を、前記第１のディジタル信号に対する前記第１の遅延の決定値に基づいて、メモリ手段（８４）内に選択的に記憶するため、且つ前記第２のディジタル信号を先入れ先出し方式で出力して前記第２のディジタル信号に前記可変の第２の遅延を与えるためのアドレス指定可能なメモリ手段（８４）を備える、オーディオ／ビデオ・システム（１００）。
（２）前記第１のディジタル信号がビデオ・データを含む、（１）に記載のオーディオ／ビデオ・システム（１００）。
（３）前記第２のディジタル信号がオーディオ・データを含む、（１）に記載のオーディオ／ビデオ・システム（１００）。
（４）前記第２の手段（８０）がさらに、前記アドレス指定可能なメモリ手段（８４）についてのアドレス・カウンタ限界を設定することによって前記可変の第２の遅延を制御するためのアドレス生成手段（８６）を備える、（１）に記載のオーディオ／ビデオ・システム（１００）。
（５）前記可変の第２の遅延がユーザ遅延選択に基づいて制御される、（１）に記載のオーディオ／ビデオ・システム（１００）。
（６）前記可変の第２の遅延が、前記第１および第２のディジタル信号に関連する入力ソースに基づいて制御される、（１）に記載のオーディオ／ビデオ・システム（１００）。
（７）前記可変の第２の遅延が、前記第１の遅延値と、関連するクロック周波数とに基づいて制御される、（１）に記載のオーディオ／ビデオ・システム（１００）。
（８）第１のディジタル信号を第２のディジタル信号と同期させる方法であって、
前記第１のディジタル信号に対する第１の遅延値を決定するステップと、
前記第２のディジタル信号に可変の第２の遅延を与えて、前記第２のディジタル信号を前記第１のディジタル信号と同期させるステップとを含み、
前記可変の第２の遅延が、
前記第２のディジタル信号を、前記第１のディジタル信号に対する前記第１の遅延の決定値に基づいて、選択的にアドレス指定可能なメモリ（８４）内に記憶するステップと、
前記第２のディジタル信号を前記アドレス指定可能なメモリ（８４）から先入れ先出し方式で出力するステップとを含むステップにより、前記第２のディジタル信号に与えられる方法。
（９）前記第１のディジタル信号がビデオ・データを含む、（８）に記載の方法。
（１０）前記第２のディジタル信号がオーディオ・データを含む、（８）に記載の方法。
（１１）前記アドレス指定可能なメモリ手段（８４）についてのアドレス・カウンタ限界を設定することによって前記可変の第２の遅延を制御するステップをさらに含む、（８）に記載の方法。
（１２）前記可変の第２の遅延がユーザ遅延選択に基づいて制御される、（８）に記載の方法。
（１３）前記可変の第２の遅延が、前記第１および第２のディジタル信号に関連する入力ソースに基づいて制御される、（８）に記載の方法。
（１４）前記制御が、前記第１の遅延の前記値と、関連するクロック周波数とに基づく、（１１）記載の方法。
【図面の簡単な説明】
【図１】本発明により可変遅延を供給することのできるオーディオ／ビデオ・システムの関連部分の図である。
【図２】シリアル・データ遅延の概念を一般的に示す図である。
【図３】図１のオーディオ遅延回路の詳細をさらに供給する図である。
【図４】本発明を実施するための例示的なステップを示すフローチャートである。
【符号の説明】
１００  オーディオ／ビデオ・システム
１０  信号入力端子
２０  チューナ
３０  中間周波数（ＩＦ）処理回路
４０、６０  マルチプレクサ
５０  ビデオ処理回路
７０  オーディオ処理回路
８０  オーディオ遅延回路
８２  シリアル−パラレル変換器８２
８４  ＲＡＭ
８６  アドレス発生器
８８  パラレル−シリアル変換器
【図１】
0004954431.tif 000003
【図２】
0004954431.tif 000004
【図３】
0004954431.tif 000005
【図４】
0004954431.tif 000006