(57)【特許請求の範囲】
【請求項１】
複数の画素が二次元状に配列されている画素アレイと、各画素列毎に設けられた読出し信号線と、各画素行に沿って配置され、該各画素に駆動信号を供給する駆動信号線と、各画素で得られた画素信号が該読出し信号線に読み出されるよう、該駆動信号線を駆動する駆動回路とを備えた固体撮像装置であって、
該各画素は、
入射光の光電変換により信号電荷を生成する光電変換素子と、
該信号電荷を蓄積する信号電荷蓄積部とを有し、
該信号電荷蓄積部の電位が増幅されて該画素信号として該読出し信号線に読み出されるよう構成されており、
該駆動回路は、選択画素の信号電荷蓄積部と非選択画素の駆動信号線との間の寄生容量により該選択画素の信号電荷蓄積部が昇圧されるよう、該駆動信号線を駆動する固体撮像装置。
【請求項２】
前記画素は、
前記光電変換素子で生成された信号電荷を該光電変換素子から前記信号電荷蓄積部に転送する転送トランジスタと、
該信号電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、
電源と前記読出し信号線との間に接続され、該信号電荷蓄積部の電位を増幅して前記画素信号として該読出し信号線に読み出す増幅トランジスタとを有する請求項１に記載の固体撮像装置。
【請求項３】
前記リセットトランジスタは、そのドレイン側をリセットドレイン配線に接続し、そのソース側を前記信号電荷蓄積部に接続し、そのゲートを、該リセットトランジスタを駆動制御するリセット信号線に接続したものであり、
前記駆動回路は、前記非選択画素のリセットトランジスタを制御するリセット信号線を、前記選択画素の信号電荷蓄積部が、該非選択画素のリセット信号線と前記選択画素の信号電荷蓄積部との間の寄生容量により昇圧されるよう駆動する請求項２に記載の固体撮像装置。
【請求項４】
前記非選択画素は、前記選択画素に隣接する画素である請求項３に記載の固体撮像装置。
【請求項５】
前記駆動回路は、前記リセットトランジスタのリセット動作時には、前記選択画素のリセット信号線には第１電圧を印加し、前記非選択画素のリセット信号線には第２電圧を印加し、
該第１電圧のレベルは電源電圧レベルであり、該第２電圧のレベルはＧＮＤレベル又は前記増幅トランジスタのスレッショルドレベル以下の電圧レベルである請求項４に記載の固体撮像装置。
【請求項６】
前記駆動回路は、前記選択画素の信号電荷蓄積部の昇圧動作時には、該選択画素のリセット信号線に第２電圧を印加し、前記非選択画素のリセット信号線に第１電圧を印加し、
該第１電圧のレベルは電源電圧レベルであり、該第２電圧のレベルはＧＮＤレベル又は前記リセットトランジスタが実質的にオフする電圧レベルである請求項４に記載の固体撮像装置。
【請求項７】
前記駆動回路は、前記選択画素の信号電荷蓄積部の昇圧動作時には、該選択画素のリセット信号線に第２電圧を印加し、前記非選択画素のリセット信号線に第３電圧を印加し、
該第２電圧のレベルはＧＮＤレベル又は前記リセットトランジスタが実質的にオフする電圧レベルであり、
該第３電圧のレベルは、電源電圧レベルより低い、実質的にリセットトランジスタがオンする電圧レベルである請求項４に記載の固体撮像装置。
【請求項８】
前記駆動回路は、前記選択画素のリセットトランジスタのドレインには第１電圧を印加し、前記非選択画素のリセットトランジスタドレインには第２電圧を印加し、
該第１電圧のレベルは電源電圧レベルであり、該第２電圧のレベルはＧＮＤレベル又は前記リセットトランジスタが実質的にオフする電圧レベルである請求項４に記載の固体撮像装置。
【請求項９】
前記駆動回路は、前記選択画素のリセットトランジスタのドレインには第３電圧を印加し、前記非選択画素のリセットトランジスタドレインには第２電圧を印加し、
該第３電圧のレベルは、電源電圧レベルより低い、実質的にリセットトランジスタがオンする電圧レベルであり、該第２電圧のレベルはＧＮＤレベル又は前記リセットトランジスタが実質的にオフする電圧レベルである請求項４に記載の固体撮像装置。
【請求項１０】
前記選択画素の信号蓄積電荷部と、該選択画素に隣接する非選択画素のリセット信号線との間には寄生容量が形成されており、
前記リセットトランジスタのリセット動作時には、該寄生容量の一方の電極である選択画素の信号蓄積電荷部に、該選択画素のリセットトランジスタのドレイン電圧が印加され、かつ、該寄生容量の他方の電極である隣接する非選択画素のリセット信号線には、該非選択画素のリセットトランジスタのドレイン電圧が印加される請求項３に記載の固体撮像装置。
【請求項１１】
前記駆動回路は、前記選択画素の信号電荷蓄積部の昇圧動作時には、該選択画素に隣接する非選択画素のリセット信号線の電圧レベルを、該非選択画素のリセット信号線と該選択画素の信号電荷蓄積部との間の寄生容量により、該選択画素の信号電荷蓄積部の電圧が昇圧されるよう、ローレベルからハイレベルに切り替える請求項３に記載の固体撮像装置。
【請求項１２】
前記選択画素のリセットトランジスタのリセット動作時には、前記読出し信号線の初期設定レベルを、該読出し信号線と該選択画素の信号電荷蓄積部との間の寄生容量に充電される電荷が少なくなるよう、接地電圧レベルより高く、かつリセット動作時の読出し信号線の最大電圧レベルより低いレベルに設定する請求項３に記載の固体撮像装置。
【請求項１３】
前記信号電荷蓄積部の昇圧動作時には、前記選択画素の信号電荷蓄積部と前記非選択画素のリセット信号線との間の寄生容量による昇圧が、該読出し信号線と該選択画素の信号電荷蓄積部との間の寄生容量による昇圧より支配的となる請求項１２に記載の固体撮像装置。
【請求項１４】
前記画素は、
前記光電変換素子で得られた信号電荷を該光電変換素子から前記信号電荷蓄積部に転送する転送トランジスタと、
該信号電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、
該信号電荷蓄積部の信号レベルを増幅して前記読出し信号線に出力する増幅トランジスタと、
該増幅トランジスタと電源との間に接続され、該増幅トランジスタへの電源の供給を制御する選択トランジスタとを有する請求項１に記載の固体撮像装置。
【請求項１５】
前記画素は、
前記光電変換素子で得られた信号電荷を該光電変換素子から前記信号電荷蓄積部に転送する転送トランジスタと、
該信号電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、
該信号電荷蓄積部の信号レベルを増幅して前記読出し信号線に出力する増幅トランジスタと、
該増幅トランジスタと前記読出し信号線との間に接続され、該増幅トランジスタで増幅された信号レベルの該読出し信号線への読出しを制御する選択トランジスタとを有する請求項１に記載の固体撮像装置。
【請求項１６】
前記リセットトランジスタは、そのドレイン側を電源に接続し、そのソース側を前記信号電荷蓄積部に接続し、そのゲートを、該リセットトランジスタを駆動制御するリセット信号線に接続したものであり、
前記駆動回路は、非選択画素のリセットトランジスタを制御するリセット信号線を、該リセット信号線と前記選択画素の信号電荷蓄積部との間の寄生容量により、前記選択画素の信号電荷蓄積部が昇圧されるよう駆動する請求項１４または１５に記載の固体撮像装置。
【請求項１７】
前記選択画素のリセットトランジスタのリセット動作時には、前記読出し信号線の初期設定レベルを、該読出し信号線と該選択画素の信号電荷蓄積部との間の寄生容量に充電される電荷が少なくなるよう、接地電圧レベルより高く、かつリセット動作時の読出し信号線の最大電圧レベルより低いレベルに設定する請求項１６に記載の固体撮像装置。
【請求項１８】
前記信号電荷蓄積部の昇圧動作時には、前記選択画素の信号電荷蓄積部と前記非選択画素のリセット信号線との間の寄生容量による昇圧が、該読出し信号線と該選択画素の信号電荷蓄積部との間の寄生容量による昇圧より支配的となる請求項１７に記載の固体撮像装置。
【請求項１９】
被写体の撮像を行う撮像部を備えた電子情報機器であって、
該撮像部は、請求項１ないし請求項１８のいずれかに記載の固体撮像装置である電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置および電子情報機器に関し、特に、画素部に増幅回路を有する増幅型固体撮像装置の性能向上に関する。
【背景技術】
【０００２】
一般に、増幅型固体撮像装置として、増幅機能を持たせた画素部とその画素部の周辺に配置された走査回路とを有し、その走査回路により画素部から画素データを読み出すものが普及している。ここで、走査回路は、画素を駆動する駆動回路、及び画素から読み出された画素データ（画素信号）を処理する信号処理回路を含むものである。
【０００３】
そのような増幅型固体撮像装置の一例としては、画素部が周辺の駆動回路および信号処理回路と一体化するのに有利なＣＭＯＳ回路により構成されたＡＰＳ（Ａｃｔｉｖｅ  Ｐｉｘｅｌ  Ｓｅｎｓｏｒ）型イメージセンサが知られている。ＡＰＳ型イメージセンサの中でも、画素サイズの縮小化が可能となる３トランジスタ型（セレクトレス型）が主流になりつつある。
【０００４】
図４は、このような従来の増幅型固体撮像装置を説明する図であり、図４（ａ）は、該固体撮像装置の全体構成を模式的に示し、図４（ｂ）は、該固体撮像装置における３トランジスタ型画素（３ＴＲ構成画素）の回路構成を示している。
【０００５】
この増幅型固体撮像装置２０は、３ＴＲ構成画素を２次元アレイ状に配列してなる画素アレイ２１と、該画素アレイ２１の周辺に配置され、該画素アレイ２１を構成する画素から画素信号（画素データ）を読み出す走査回路２２とを有している。図４（ａ）では、走査回路２２は模式的に示しているが、実際は、固体撮像装置２０は、走査回路として、画素アレイ２１の周辺にその垂直方向に沿って配置された垂直走査回路（駆動回路）と、画素アレイ２１の周辺にその水平方向に沿って配置された水平走査回路（信号処理回路）とを有している。
【０００６】
上記増幅型固体撮像装置２０における３ＴＲ構成の画素５１０は、光電変換により信号電荷を生成する受光部５０１と、該受光部５０１で発生した信号電荷を蓄積する信号電荷蓄積部（フローティングディフュージョン部）５０３と、該信号電荷を受光部５０１から信号電荷蓄積部５０３に転送する、ゲートに転送信号線ＴＲＦ０が接続された転送トランジスタ５０２と、該信号電荷蓄積部５０３の電位ＦＤ０を電源電圧ＶＤにリセットする、ゲートにリセット信号線ＲＳＴ０が接続されたリセットトランジスタ５０４と、電源ＶＤと読出し信号線５０６との間に接続され、該信号電荷蓄積部５０３に発生した信号電圧あるいはリセット電圧を増幅して、これに対応する信号電圧を読出し信号線５０６に出力する増幅トランジスタ５０５とを有している。
【０００７】
ここで、受光部５０１は通常埋め込みフォトダイオードで構成され、上記転送トランジスタ５０２は、該フォトダイオード５０１のカソードと上記信号電荷蓄積部５０３との間に接続されている。上記リセットトランジスタ５０４のドレインにはリセットドレイン配線ＶＲ０が接続され、該リセットトランジスタ５０４のソースは上記信号電荷蓄積部５０３に接続されている。また、上記増幅トランジスタ５０５は電源ＶＤと読出し信号線５０６との間に接続され、そのゲートは上記信号電荷蓄積部５０３に接続されている。
【０００８】
また、３ＴＲ構成の画素６１０は、上記３ＴＲ構成の画素５１０と同一の画素列における、該画素５１０に隣接する画素であり、この画素５１０と同様、光電変換により信号電荷を生成する受光部６０１と、該信号電荷を蓄積する信号電荷蓄積部６０３と、該信号電荷を受光部６０１から信号電荷蓄積部６０３に転送する転送トランジスタ６０２と、信号電荷蓄積部６０３の電位ＦＤ１を電源電圧ＶＤにリセットする、ゲートにリセット信号線ＲＳＴ１が接続されたリセットトランジスタ６０４と、信号電荷蓄積部６０３に発生した信号電圧あるいはリセット電圧を増幅して読み出し信号線５０６に出力する増幅トランジスタ６０５とを有している。ここで、受光部６０１は通常埋め込みフォトダイオードで構成され、上記転送トランジスタ６０２は、該フォトダイオード６０１のカソードと上記信号電荷蓄積部６０３との間に接続されている。上記リセットトランジスタ６０４のドレインにはリセットドレイン配線ＶＲ１が接続され、該リセットトランジスタ６０４のソースは上記信号電荷蓄積部６０３に接続されている。また、上記増幅トランジスタ６０５は電源ＶＤと読出し信号線５０６との間に接続され、そのゲートは上記信号電荷蓄積部６０３に接続されている。
【０００９】
これらの画素５１０および６１０は、その他の同じ列の画素とともに、読み出し信号線５０６に接続されている。この読み出し信号線５０６の端部には、該読み出し信号線５０６の画素列が選択されていないときに、電源電圧を該読出し信号線に供給する電圧供給部５２０と、該読み出し信号線５０６から電流Ｉｒｅｆを引き抜く定電流源負荷５３０とが接続されている。
【００１０】
該電圧供給部５２０は、電源電圧Ｖｄと読み出し信号線５０６との間に接続された直列接続のＰ型ＭＯＳトランジスタ５１１およびＮ型ＭＯＳトランジスタ５１２から構成されており、該電源側Ｐ型トランジスタ５１１のゲートには制御信号が印加され、接地側のＮ型トランジスタ５１２のゲートには一定バイアス電圧が印加されている。また、上記定電流源負荷５３０は、該読み出し信号線５０６の一端側と接地との間に直列に接続された２つのＮ型ＭＯＳトランジスタ５１３および５１４を有しており、該トランジスタ５１３のゲートは一定のバイアス電圧Ｂｉａｓが印加され、トランジスタ５１４のゲートはイネーブル信号ＥＮが印加されており、該読出し信号線５０６に一定電流Ｉｒｅｆが流れるようにしている。
【００１１】
上記走査回路２２は、画素における転送トランジスタのゲートに接続された転送信号線、リセットトランジスタのゲートに接続されたリセット信号線、およびリセットトランジスタのドレインに接続されたドレイン配線を駆動する駆動回路を有している。
【００１２】
次に動作について説明する。
【００１３】
以下、図５を用いて、画素５１０が選択された場合について説明する。
【００１４】
リセット信号線ＲＳＴ０がＨレベルの状態で、リセットトランジスタ５０４のドレイン電圧ＶＲ０がＨレベルに立ち上がると、信号電荷蓄積部５０３のリセット動作が開始される。その後、リセット信号線ＲＳＴ０がＬレベルに変化すると、読出し信号線５０６の電圧の上昇に従って、寄生容量Ｃ０により信号電荷蓄積部５０３の電位ＦＤ０が上昇する昇圧動作が開始する。このタイミングで、読出し信号線５０６の電位レベルがリセットレベルとして後段の信号処理回路に読み出される。その後、転送信号線の電位ＴＲＦ０が立ち上がると、転送トランジスタ５０２を介して受光部５０１から信号電荷が信号電荷蓄積部５０３に転送される。次に、転送信号線の電位ＴＲＦ０が立ち下がった後の読出し信号線５０６の電位レベルＶＳＩＧが、信号レベルとして後段の信号処理回路に読み出される。
【００１５】
このように、受光部５０１で光電変換により生成された信号電荷は、転送トランジスタ５０２により受光部５０１から信号電荷蓄積部５０３へ転送されるが、この信号電荷蓄積部５０３は、受光部５０１から信号電荷が転送される前に、リセットトランジスタ５０４により電源電圧にリセットされており、リセット後および信号電荷転送後の信号電荷蓄積部５０３の電位は、増幅トランジスタ５０５により増幅され、選択トランジスタ５０６を介して読み出し信号線５０６に読み出される。該読出し信号線５０６の末端には定電流源負荷５３０が接続されており、この読出し線５０６に読み出された電位は、後段の回路に出力される。
【００１６】
ここで、リセットトランジスタ５０４がオンした場合、又は画素から信号電荷が信号電荷蓄積部５０３に移動した場合に、増幅トランジスタ５０５と定電流源負荷５３０を構成するトランジスタ５１３とによりソースフォロア回路が形成される。
【００１７】
従って、読み出し信号線５０６のレベルＶＳＩＧは、増幅トランジスタ５０５のゲートレベルに比例する。
【００１８】
読み出し信号線５０６のレベルＶＳＩＧと信号電荷蓄積部５０３のレベルＦＤ０とは、次式で示すような関係にある。
【００１９】
ＶＳＩＧ  ＝  ＦＤ０  −  Ｖｔｈｓｆ
但し、Ｖｔｈｓｆは、増幅トランジスタ５０５のスレッショルドレベルである。
【００２０】
この固体撮像装置では、この増幅トランジスタ５０５のダイナミックレンジの拡大（増幅トランジスタ５０５の飽和動作領域の拡大、つまり、信号電荷蓄積部５０３のレベルＦＤ０と読み出し信号線５０６のレベルＶＳＩＧの線形動作の拡大）を図るために、信号電荷蓄積部５０３のレベルＦＤ０を上昇させている。
【００２１】
この１つの手段として、図４に示すように、読み出し信号線５０６と信号電荷蓄積部５０３との間の線間容量Ｃ０を利用して、読み出し信号線５０６のレベルＶＳＩＧの上昇により、信号電荷蓄積部５０３の信号レベルＦＤ０を昇圧させるＶＳＩＧ昇圧方式がある。
【００２２】
例えば、特許文献１および２に開示の増幅型固体撮像装置では、このように、読み出し信号線と信号電荷蓄積部との間の配線容量を利用して、信号電荷蓄積部の昇圧を行っている。
【特許文献１】特開２００７−１０４１８６号公報
【特許文献２】特開２００７−１２４３４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
上述したＶＳＩＧ昇圧方式では、図５に示すようにリセット動作時にて、信号電荷蓄積部５０３の信号レベルＦＤ０に比例した読み出し信号線５０６の信号レベルＶＳＩＧが作成される（ＶＳＩＧ＝ＦＤ０−Ｖｔｈｓｆ）が、増幅トランジスタ５０５のスレッショルドレベルＶｔｈｓｆが画素毎にバラツキを持つために、リセット動作時（タイミングＴ１）の読み出し信号線５０６の信号レベルＶＳＩＧは、各画素をアクセスする毎にバラツキを持つことになる。
【００２４】
また、その後の、読み出し信号線５０６の信号レベルＶＳＩＧによる信号電荷蓄積部５０３の信号レベルＦＤ０の信号昇圧タイミングＴ２では、読み出し信号線５０６の電位ＶＳＩＧのバラツキが信号電荷蓄積部５０６の信号レベルＦＤ０のバラツキを招き、固定パターンノイズＦＰＮ（Ｆｉｘｅｄ  Ｐａｔｔｅｒｎ  Ｎｏｉｓｅ）の影響を極端に受ける結果となる。
【００２５】
本発明は、上記従来の問題点を解決するためになされたもので、増幅トランジスタのスレッショルドレベルのバラツキの影響を少なくし、固定ノイズパターンを削除することができる固体撮像装置およびこのような固体撮像装置を用いた電子情報機器を得ることを目的とする。
【課題を解決するための手段】
【００２６】
本発明に係る固体撮像装置は、複数の画素が二次元状に配列されている画素アレイと、各画素列毎に設けられた読出し信号線と、各画素行に沿って配置され、該各画素に駆動信号を供給する駆動信号線と、各画素で得られた画素信号が該読出し信号線に読み出されるよう、該駆動信号線を駆動する駆動回路とを備えた固体撮像装置であって、該各画素は、入射光の光電変換により信号電荷を生成する光電変換素子と、該信号電荷を蓄積する信号電荷蓄積部とを有し、該信号電荷蓄積部の電位が増幅されて該画素信号として該読出し信号線に読み出されるよう構成されており、該駆動回路は、選択画素の信号電荷蓄積部と非選択画素の駆動信号線との間の寄生容量により該選択画素の信号電荷蓄積部が昇圧されるよう、該駆動信号線を駆動するものであり、そのことにより上記目的が達成される。
【００２７】
本発明は、上記固体撮像装置において、前記画素は、前記光電変換素子で生成された信号電荷を該光電変換素子から前記信号電荷蓄積部に転送する転送トランジスタと、該信号電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、電源と前記読出し信号線との間に接続され、該信号電荷蓄積部の電位を増幅して前記画素信号として該読出し信号線に読み出す増幅トランジスタとを有することが好ましい。
【００２８】
本発明は、上記固体撮像装置において、前記リセットトランジスタは、そのドレイン側をリセットドレイン配線に接続し、そのソース側を前記信号電荷蓄積部に接続し、そのゲートを、該リセットトランジスタを駆動制御するリセット信号線に接続したものであり、前記駆動回路は、前記非選択画素のリセットトランジスタを制御するリセット信号線を、前記選択画素の信号電荷蓄積部が、該非選択画素のリセット信号線と前記選択画素の信号電荷蓄積部との間の寄生容量により昇圧されるよう駆動することが好ましい。
【００２９】
本発明は、上記固体撮像装置において、前記非選択画素は、前記選択画素に隣接する画素であることが好ましい。
【００３０】
本発明は、上記固体撮像装置において、前記駆動回路は、前記リセットトランジスタのリセット動作時には、前記選択画素のリセット信号線には第１電圧を印加し、前記非選択画素のリセット信号線には第２電圧を印加し、該第１電圧のレベルは電源電圧レベルであり、該第２電圧のレベルはＧＮＤレベル又は前記増幅トランジスタのスレッショルドレベル以下の電圧レベルであることが好ましい。
【００３１】
本発明は、上記固体撮像装置において、前記駆動回路は、前記選択画素の信号電荷蓄積部の昇圧動作時には、該選択画素のリセット信号線に第２電圧を印加し、前記非選択画素のリセット信号線に第１電圧を印加し、該第１電圧のレベルは電源電圧レベルであり、該第２電圧のレベルはＧＮＤレベル又は前記リセットトランジスタが実質的にオフする電圧レベルであることが好ましい。
【００３２】
本発明は、上記固体撮像装置において、前記駆動回路は、前記選択画素の信号電荷蓄積部の昇圧動作時には、該選択画素のリセット信号線に第２電圧を印加し、前記非選択画素のリセット信号線に第３電圧を印加し、該第２電圧のレベルはＧＮＤレベル又は前記リセットトランジスタが実質的にオフする電圧レベルであり、該第３電圧のレベルは、電源電圧レベルより低い、実質的にリセットトランジスタがオンする電圧レベルであることが好ましい。
【００３３】
本発明は、上記固体撮像装置において、前記駆動回路は、前記選択画素のリセットトランジスタのドレインには第１電圧を印加し、前記非選択画素のリセットトランジスタドレインには第２電圧を印加し、該第１電圧のレベルは電源電圧レベルであり、該第２電圧のレベルはＧＮＤレベル又は前記リセットトランジスタが実質的にオフする電圧レベルであることが好ましい。
【００３４】
本発明は、上記固体撮像装置において、前記駆動回路は、前記選択画素のリセットトランジスタのドレインには第３電圧を印加し、前記非選択画素のリセットトランジスタドレインには第２電圧を印加し、該第３電圧のレベルは、電源電圧レベルより低い、実質的にリセットトランジスタがオンする電圧レベルであり、該第２電圧のレベルはＧＮＤレベル又は前記リセットトランジスタが実質的にオフする電圧レベルであることが好ましい。
【００３５】
本発明は、上記固体撮像装置において、前記選択画素の信号蓄積電荷部と、該選択画素に隣接する非選択画素のリセット信号線との間には寄生容量が形成されており、前記リセットトランジスタのリセット動作時には、該寄生容量の一方の電極である選択画素の信号蓄積電荷部に、該選択画素のリセットトランジスタのドレイン電圧が印加され、かつ、該寄生容量の他方の電極である隣接する非選択画素のリセット信号線には、該非選択画素のリセットトランジスタのドレイン電圧が印加されることが好ましい。
【００３６】
本発明は、上記固体撮像装置において、前記駆動回路は、前記選択画素の信号電荷蓄積部の昇圧動作時には、該選択画素に隣接する非選択画素のリセット信号線の電圧レベルを、該非選択画素のリセット信号線と該選択画素の信号電荷蓄積部との間の寄生容量により、該選択画素の信号電荷蓄積部の電圧が昇圧されるよう、ローレベルからハイレベルに切り替えることが好ましい。
【００３７】
本発明は、上記固体撮像装置において、前記選択画素のリセットトランジスタのリセット動作時には、前記読出し信号線の初期設定レベルを、該読出し信号線と該選択画素の信号電荷蓄積部との間の寄生容量に充電される電荷が少なくなるよう、接地電圧レベルより高く、かつリセット動作時の読出し信号線の最大電圧レベルより低いレベルに設定することが好ましい。
【００３８】
本発明は、上記固体撮像装置において、前記信号電荷蓄積部の昇圧動作時には、前記選択画素の信号電荷蓄積部と前記非選択画素のリセット信号線との間の寄生容量による昇圧が、該読出し信号線と該選択画素の信号電荷蓄積部との間の寄生容量による昇圧より支配的となることが好ましい。
【００３９】
本発明は、上記固体撮像装置において、前記画素は、前記光電変換素子で得られた信号電荷を該光電変換素子から前記信号電荷蓄積部に転送する転送トランジスタと、該信号電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、該信号電荷蓄積部の信号レベルを増幅して前記読出し信号線に出力する増幅トランジスタと、該増幅トランジスタと電源との間に接続され、該増幅トランジスタへの電源の供給を制御する選択トランジスタとを有することが好ましい。
【００４０】
本発明は、上記固体撮像装置において、前記画素は、前記光電変換素子で得られた信号電荷を該光電変換素子から前記信号電荷蓄積部に転送する転送トランジスタと、該信号電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、該信号電荷蓄積部の信号レベルを増幅して前記読出し信号線に出力する増幅トランジスタと、該増幅トランジスタと前記読出し信号線との間に接続され、該増幅トランジスタで増幅された信号レベルの該読出し信号線への読出しを制御する選択トランジスタとを有することが好ましい。
【００４１】
本発明は、上記固体撮像装置において、前記リセットトランジスタは、そのドレイン側を電源に接続し、そのソース側を前記信号電荷蓄積部に接続し、そのゲートを、該リセットトランジスタを駆動制御するリセット信号線に接続したものであり、前記駆動回路は、非選択画素のリセットトランジスタを制御するリセット信号線を、該リセット信号線と前記選択画素の信号電荷蓄積部との間の寄生容量により、前記選択画素の信号電荷蓄積部が昇圧されるよう駆動することが好ましい。
【００４２】
本発明は、上記固体撮像装置において、前記選択画素のリセットトランジスタのリセット動作時には、前記読出し信号線の初期設定レベルを、該読出し信号線と該選択画素の信号電荷蓄積部との間の寄生容量に充電される電荷が少なくなるよう、接地電圧レベルより高く、かつリセット動作時の読出し信号線の最大電圧レベルより低いレベルに設定することが好ましい。
【００４３】
本発明は、上記固体撮像装置において、前記信号電荷蓄積部の昇圧動作時には、前記選択画素の信号電荷蓄積部と前記非選択画素のリセット信号線との間の寄生容量による昇圧が、該読出し信号線と該選択画素の信号電荷蓄積部との間の寄生容量による昇圧より支配的となることが好ましい。
【００４４】
本発明に係る電子情報機器は、被写体の撮像を行う撮像部を備えた電子情報機器であって、該撮像部は、上記固体撮像装置であり、そのことにより上記目的が達成される。
【００４５】
以下、本発明の作用について説明する。
【００４６】
本発明においては、固体撮像装置において、選択画素の信号電荷蓄積部と非選択画素のリセット信号線との間の寄生容量により選択画素の信号電荷蓄積部を昇圧するようにしたので、画素における増幅トランジスタのスレッショルドレベルのバラツキの影響を少なくし、固定ノイズパターンを削除することができる。
【００４７】
つまり、増幅トランジスタのスレッショルド電圧のバラツキに依存した、従来の読み出し信号線の昇圧による信号電荷蓄積部の昇圧では、増幅トランジスタのスレッショルド電圧のバラツキの影響を極端に受けるが、本発明では、非選択画素のリセットトランジスタの制御信号線（リセット信号線）の昇圧により選択画素の信号電荷蓄積部を昇圧するので、増幅トランジスタのスレッショルド電圧のバラツキの影響を低減することができる。
【発明の効果】
【００４８】
以上のように、本発明によれば、複数の画素が二次元状に配列されている画素アレイと、各画素列毎に設けられた読出し信号線と、各画素行に沿って配置され、該各画素に駆動信号を供給する駆動信号線と、各画素で得られた画素信号が該読出し信号線に読み出されるよう、該駆動信号線を駆動する駆動回路とを備えた固体撮像装置において、選択画素の信号電荷蓄積部と非選択画素のリセット信号線との間の寄生容量により選択画素の信号電荷蓄積部を昇圧するようにしたので、増幅トランジスタのスレッショルドレベルのバラツキの影響を少なくし、固定ノイズパターンを削除することができる。
【発明を実施するための最良の形態】
【００４９】
以下、本発明の実施形態について図面を参照しながら説明する。
【００５０】
（実施形態１）
図１は、本発明の実施形態１による増幅型固体撮像装置を説明する図であり、図１（ａ）は、該固体撮像装置の全体構成を模式的に示し、図１（ｂ）は、該固体撮像装置における３トランジスタ型画素（３ＴＲ構成画素）の回路構成を示している。
【００５１】
この増幅型固体撮像装置１０は、従来の固体撮像装置と同様、３ＴＲ構成画素を２次元アレイ状に配列してなる画素アレイ１１と、該画素アレイ１１の周辺に配置され、該画素アレイ１１を構成する画素から画素信号（画素データ）を読み出す走査回路１２とを有している。図１（ａ）では、走査回路１２は模式的に示しているが、実際は、固体撮像装置１０は、走査回路として、画素アレイ１１の周辺にその垂直方向に沿って配置された垂直走査回路（駆動回路）と、画素アレイ１１の周辺にその水平方向に沿って配置された水平走査回路（信号処理回路）とを有している。
【００５２】
上記増幅型固体撮像装置１０における３ＴＲ構成の画素１１０は、光電変換により信号電荷を生成する受光部１０１と、該受光部１０１で得られた信号電荷を蓄積する信号電荷蓄積部（フローティングディフュージョン部）１０３と、該信号電荷を受光部１０１から信号電荷蓄積部１０３に転送する、ゲートに転送信号線ＴＲＦ０が接続された転送トランジスタ１０２と、該信号電荷蓄積部１０３の電位を電源電圧にリセットする、ゲートにリセット信号線ＲＳＴ０が接続されたリセットトランジスタ１０４と、該信号電荷蓄積部１０３に発生した信号電圧あるいはリセット電圧を増幅して、これに対応する信号電圧レベルＶＳＩＧを読出し信号線１０６に出力する増幅トランジスタ１０５とを有している。
【００５３】
ここで、受光部１０１は通常埋め込みフォトダイオードで構成され、上記転送トランジスタ１０２は、該フォトダイオード１０１のカソードと上記信号電荷蓄積部１０３との間に接続されている。上記リセットトランジスタ１０４のドレインにはリセットドレイン配線ＶＲ０が接続され、該リセットトランジスタ１０４のソースは上記信号電荷蓄積部１０３に接続されている。上記増幅トランジスタ１０５は電源ＶＤと読出し信号線１０６との間に接続され、そのゲートは上記信号電荷蓄積部１０３に接続されている。
【００５４】
ここで、容量Ｃ００は、信号電荷蓄積部１０３と読出し信号線１０６との間の寄生容量であり、容量Ｃ０１は、信号電荷蓄積部１０３と隣接画素２１０の転送信号線ＴＲＦ０との間の寄生容量であり、容量Ｃ０２は転送信号線ＴＲＦ０と信号電荷蓄積部１０３との間の寄生容量である。
【００５５】
また、３ＴＲ構成の画素２１０は、上記３ＴＲ構成の画素１１０と同一の画素列における、該画素１１０に隣接する画素であり、この画素１１０と同様、光電変換により信号電荷を生成する受光部２０１と、該信号電荷を蓄積する信号電荷蓄積部２０３と、該信号電荷を受光部２０１から信号電荷蓄積部２０３に転送する転送トランジスタ２０２と、信号電荷蓄積部２０３の電位ＦＤ１を電源電圧ＶＤにリセットする、ゲートにリセット信号線ＲＳＴ１が接続されたリセットトランジスタ２０４と、信号電荷蓄積部２０３に発生した信号電圧あるいはリセット電圧を増幅して読み出し信号線１０６に出力する増幅トランジスタ２０５とを有している。ここで、受光部２０１は通常埋め込みフォトダイオードで構成され、上記転送トランジスタ２０２は、該フォトダイオード２０１のカソードと上記信号電荷蓄積部２０３との間に接続されている。上記リセットトランジスタ２０４のドレインにはリセットドレイン配線ＶＲ１が接続され、該リセットトランジスタ２０４のソースは上記信号電荷蓄積部２０３に接続されている。また、上記増幅トランジスタ２０５は電源ＶＤと読出し信号線１０６との間に接続され、そのゲートは上記信号電荷蓄積部２０３に接続されている。
【００５６】
ここで、容量Ｃ１０は、信号電荷蓄積部２０３と読出し信号線１０６との間の寄生容量であり、容量Ｃ１１は、信号電荷蓄積部２０３と、該画素２１０に隣接する画素の転送信号線ＴＲＦ２との間の寄生容量であり、容量Ｃ１２は、リセット信号線ＲＳＴ１と信号電荷蓄積部２０３との間の寄生容量である。
【００５７】
これらの画素１１０および２１０は、その他の同じ列の画素とともに、読み出し信号線１０６に接続されている。この読み出し信号線１０６の端部には、該読み出し信号線１０６の画素列が選択されていないときに、電源電圧を該読出し信号線に供給する電圧供給部１２０と、該読み出し信号線１０６から電流Ｉｒｅｆを引き抜く定電流源負荷１３０とが接続されている。
【００５８】
該電圧供給部１２０は、電源電圧Ｖｄと読み出し信号線１０６との間に接続された直列接続のＰ型ＭＯＳトランジスタ１１１およびＮ型ＭＯＳトランジスタ１１２から構成されており、該電源側Ｐ型トランジスタ１１１のゲートには制御信号が印加され、接地側のＮ型トランジスタ１１２のゲートには一定バイアス電圧が印加されている。また、上記定電流源負荷１３０は、該読み出し信号線１０６の一端側と接地との間に直列に接続された２つのＮ型ＭＯＳトランジスタ１１３および１１４を有しており、該トランジスタ１１３のゲートは一定のバイアス電圧Ｂｉａｓが印加され、トランジスタ１１４のゲートはイネーブル信号ＥＮが印加されており、該読出し信号線１０６に一定電流Ｉｒｅｆが流れるようにしている。
【００５９】
また、この実施形態においても、上記走査回路１２は、画素における転送トランジスタのゲートに接続された転送信号線、リセットトランジスタのゲートに接続されたリセット信号線、およびリセットトランジスタのドレインに接続されたドレイン配線を駆動する駆動回路を有しているが、この実施形態では、上記走査回路１２の駆動回路は、非選択画素のリセット信号線およびリセットトランジスタのドレイン配線を駆動するタイミングが、上記従来のものと異なっている。
【００６０】
次に動作について説明する。
【００６１】
以下、図１を用いて画素１１０が選択された場合について説明する。
【００６２】
本実施形態１においても、選択画素から画素信号を読み出す際には、選択画素については従来のものと同様に、各駆動信号線が走査回路１２の駆動回路により駆動されるが、非選択画素の駆動信号線の駆動タイミングが従来のものとは異なっている。
【００６３】
つまり、選択画素１１０では、リセット信号線ＲＳＴ０がＨレベルの状態で、リセットトランジスタ１０４のドレイン電圧ＶＲ０がＨレベルに立ち上がると、信号電荷蓄積部１０３のリセット動作が開始される。このとき、隣接する非選択画素のリセット信号ＲＳＴ１はＨレベルからＬレベルに立ち下がる。
【００６４】
その後、リセット信号線ＲＳＴ０がＬレベルに変化し、リセット信号線ＲＳＴ１がＨレベルに変化すると、信号電荷蓄積部１０３の電位ＦＤ０が上昇する昇圧動作が開始する。このとき、信号電荷蓄積部１０３の電位ＦＤ０の上昇は、リセット信号線ＲＳＴ１と信号電荷蓄積部１０３との間の寄生容量Ｃ０１の作用と、読出し信号線１０６と信号電荷蓄積部１０３との間の寄生容量Ｃ００の作用とにより生ずる。
【００６５】
また、このとき、読出し信号線１０６の初期レベルは、従来のもの（点線で表示）に比べて高くしている。
【００６６】
そして、信号電荷蓄積部１０６の電位レベルＦＤ０が立ち上がった状態で、読出し信号線１０６の電位レベルがリセットレベルとして後段の信号処理回路に読み出される。その後、転送信号線の電位ＴＲＦ０が立ち上がると、転送トランジスタ１０２を介して受光部１０１から信号電荷が信号電荷蓄積部１０３に転送される。次に、転送信号線の電位ＴＲＦ０が立ち下がった後の読出し信号線１０６の電位レベルＶＳＩＧが、信号レベルとして後段の信号処理回路に読み出される。
【００６７】
以下、信号電荷蓄積部１０３の昇圧動作について具体的に説明する。
【００６８】
図２に示すタイミング波形では、リセット動作期間Ｔ１にて、信号電荷蓄積部１０３の電位レベルＦＤ０のレベルはリセットトランジスタのドレイン側電位レベルＶＲ０（Ｈレベル）となる。
【００６９】
このタイミングの期間Ｔ１では、選択画素１１０と隣接する非選択画素２１０のリセット制御信号ＲＳＴ１，２等は、Ｌレベルとなるため、非選択画素のリセット制御線ＲＳＴ１と選択画素の電荷蓄積部との間の容量Ｃ０１にはリセットトランジスタのドレイン側電位レベルＶＲ０が充電される（図１参照）。
【００７０】
次のタイミング期間Ｔ２では、リセット動作を終了し（ＲＳＴ０＝Ｌレベル）、非選択画素２１０のリセット制御信号（ＲＳＴ１信号）をＨレベルとすると、容量Ｃ０１にて信号電荷蓄積部１０３の信号レベルＦＤ０は、リセットトランジスタのドレイン側のＨレベルＶＲ０に相当する電位レベル分だけ昇圧される（ＲＳＴリセット昇圧）。
【００７１】
但し、選択画素のリセット信号線（ＲＳＴｎ信号）をＨレベルとするため、選択画素の信号電荷蓄積部ＦＤｎの信号レベルは、リセットトランジスタのドレインレベルＶＲｎとなる。一方、非選択画素の信号電荷蓄積部の電位レベルＦＤｎをＬレベルに設定して、読み出し信号線１０６との接続を遮断する必要があるために、非選択画素のリセットトランジスタのドレインレベルＶＲｎはＬレベル（Ｖｔｈｓｎ以下）に設定する。
【００７２】
また、読み出し信号線１０６と電荷蓄積部１０３との間には線間容量Ｃ００が存在する。このため、読み出し信号線１０６の信号レベルＶＳＩＧによる信号電荷蓄積部１０３の信号レベルＦＤ０の昇圧を極力抑えるために、読出し信号線１０６の電位レベルＶＳＩＧの初期値は上述したように、Ｌレベルより高いレベルに設定する。
【００７３】
但し、リセット動作時（タイミング期間Ｔ１）の電荷蓄積部の電位レベルから増幅トランジスタのスレッショルドを引いた電位（ＦＤ０−Ｖｔｈｓｎ）よりは低いレベルに設定し、リセット動作を実行可能な程度とする。
【００７４】
つまり、リセット動作時には、容量Ｃ００の電極間の電位差を極力小さく設定し、読出し信号線１０６の信号レベルＶＳＩＧの昇圧の影響（Ｖｔｈｓｎのバラツキの影響）を低減させる必要がある。
【００７５】
次に、ＶＳＩＧ昇圧のタイミングＴ２では、読み出し信号線１０６の電位レベルＶＳＩＧの上昇に伴い、信号電荷蓄積部ＦＤ０のレベルは上昇するが、容量Ｃ００の電極間の電位差が小さいため、容量Ｃ００による昇圧（ＶＳＩＧ昇圧）レベルは小さいものとなる。
【００７６】
従来例では、増幅トランジスタスレッショルド電圧Ｖｔｈｓｎに依存した昇圧レベルが信号電荷蓄積部１０６のＦＤｘに掛かるため、増幅トランジスタスレッショルド電圧Ｖｔｈｓｎの影響を極端に受ける。
【００７７】
しかし、本実施形態では、非選択画素のリセット信号線ＲＳＴｎと選択画素の信号電荷蓄積部ＦＤとの間の電位レベル（ＶＲレベル）に依存した昇圧レベルが、信号電荷蓄積部ＦＤに掛かるため、増幅トランジスタのスレッショルド電圧Ｖｔｈｓｎのバラツキは、従来からのＦＰＮ削除技術であるＣＤＳ（相関二重サンプリング）にてほとんど、削除することが可能となる。
【００７８】
このように、本実施形態１では、複数の画素が二次元状に配列されている画素アレイ１１と、各画素列毎に設けられた読出し信号線１０６と、各画素行に沿って配置され、該各画素に駆動信号を供給する駆動信号線と、各画素で得られた画素信号が該読出し信号線に読み出されるよう、該駆動信号線を駆動する駆動回路１２とを備えた固体撮像装置１０において、選択画素１１０の信号電荷蓄積部１０３と非選択画素２１０のリセット信号線ＲＳＴ１との間の寄生容量Ｃ０１により選択画素の信号電荷蓄積部を昇圧するようにしたので、増幅トランジスタのスレッショルドレベルのバラツキの影響を少なくし、固定ノイズパターンを削除することができる。
【００７９】
なお、上記実施形態１では、特に示していないが、リセットトランジスタのゲートに印加するＨレベルは、電源電圧レベルに限定されるものではなく、該電源電圧レベルよりも低い、実質的にリセットトランジスタがオンする電圧でもよい。また、リセットトランジスタのゲートに印加するＬレベルは、接地レベルに限定されるものではなく、該接地レベルよりも高い、実質的にリセットトランジスタがオフする電圧でもよい。
【００８０】
さらに、選択画素のリセットトランジスタのドレインに印加するＨレベルは、電源電圧レベルに限定されるものではなく、実質的にリセットトランジスタがオンする電圧レベルであればよい。また、非選択画素のリセットトランジスタのドレインに印加するＬレベルは、ＧＮＤレベルに限定されるものではなく、前記リセットトランジスタが実質的にオフする電圧レベルであればよい。
【００８１】
（実施形態２）
図３は、本発明の実施形態２による増幅型固体撮像装置を説明する図であり、図３（ａ）は、該固体撮像装置の全体構成を模式的に示し、図３（ｂ）は、該固体撮像装置における４トランジスタ型画素（４ＴＲ構成画素）の回路構成を示している。
【００８２】
この実施形態２の固体撮像装置１０ａは、４ＴＲ構成画素を２次元アレイ状に配列してなる画素アレイ１１ａと、該画素アレイ１１ａの周辺に配置され、該画素アレイ１１ａをを構成する画素から画素信号（画素データ）を読み出す走査回路１２ａとを有している。図３（ａ）では、走査回路１２は模式的に示しているが、実際は、固体撮像装置１０ａは、走査回路として、画素アレイ１１ａの周辺にその垂直方向に沿って配置された垂直走査回路（駆動回路）と、画素アレイ１１ａの周辺にその水平方向に沿って配置された水平走査回路（信号処理回路）とを有している。
【００８３】
上記増幅型固体撮像装置１０における４ＴＲ構成の画素１１０ａは、光電変換により信号電荷を生成する受光部１０１と、該受光部１０１で得られた信号電荷を蓄積する信号電荷蓄積部（フローティングディフュージョン部）１０３と、該信号電荷を受光部１０１から信号電荷蓄積部１０３に転送する、ゲートに転送配線ＴＲＦ０が接続された転送トランジスタ１０２と、該信号電荷蓄積部１０３の電位を電源電圧にリセットする、ゲートにリセット信号線ＲＳＴ０が接続されたリセットトランジスタ１０４と、該信号電荷蓄積部１０３に発生した信号電圧あるいはリセット電圧を増幅して、これに対応する信号電圧レベルＶＳＩＧを読出し信号線１０６に出力する増幅トランジスタ１０５と、該増幅トランジスタと電源との間に接続され、該増幅トランジスタ１０５への電源の供給を制御する選択トランジスタ１０７とを有している。
【００８４】
また、上記４ＴＲ構成の画素１１０ａに隣接する画素２１０ａは、光電変換により信号電荷を生成する受光部２０１と、該受光部２０１で得られた信号電荷を蓄積する信号電荷蓄積部（フローティングディフュージョン部）２０３と、該信号電荷を受光部２０１から信号電荷蓄積部２０３に転送する、ゲートに転送信号線ＴＲＦ１が接続された転送トランジスタ２０２と、該信号電荷蓄積部２０３の電位を電源電圧にリセットする、ゲートにリセット信号線ＲＳＴ１が接続されたリセットトランジスタ２０４と、該信号電荷蓄積部２０３に発生した信号電圧あるいはリセット電圧を増幅して、これに対応する信号電圧レベルＶＳＩＧを読出し信号線１０６に出力する増幅トランジスタ２０５と、該増幅トランジスタと電源との間に接続され、該増幅トランジスタへの電源の供給を制御する選択トランジスタ２０７とを有するを有している。
【００８５】
ここで、増幅トランジスタ１０５および２０５は読出し信号線側に接続し、選択トランジスタ１０７および２０７は電源ＶＤ側に接続しているが、選択トランジスタ１０７および２０７を読出し信号線側に接続し、増幅トランジスタ１０５および２０５を電源ＶＤ側に接続してもよい。
【００８６】
そして、この実施形態２の走査回路１２ａは、上記選択トランジスタ１０７および２０７のゲートに接続されている選択信号線ＳＥＬ０およびＳＥＬ１を駆動制御する点で、上記実施形態１の走査回路１２とは異なっている。
【００８７】
従って、本実施形態２のその他の構成は実施形態１におけるものと同一である。
【００８８】
このような構成の実施形態２の固体撮像装置１０ａにおいても、複数の画素が二次元状に配列されている画素アレイ１１ａと、各画素列毎に設けられた読出し信号線１０６と、各画素行に沿って配置され、該各画素に駆動信号を供給する駆動信号線と、各画素で得られた画素信号が該読出し信号線に読み出されるよう、該駆動信号線を駆動する駆動回路１２ａとを備え、選択画素１１０の信号電荷蓄積部１０３と非選択画素２１０のリセット信号線ＲＳＴ１との間の寄生容量Ｃ０１により選択画素の信号電荷蓄積部を昇圧するようにしたので、増幅トランジスタのスレッショルドレベルのバラツキの影響を少なくし、固定ノイズパターンを削除することができる。
（実施形態３）
なお、上記実施形態１〜２では、特に説明しなかったが、上記実施形態１〜２の固体撮像装置の少なくともいずれかを撮像部に用いた例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの画像入力デバイスを有した電子情報機器について説明する。本発明の電子情報機器は、本発明の上記実施形態１〜２の固体撮像装置の少なくともいずれかを撮像部に用いて得た高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示手段と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信手段と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力手段とのうちの少なくともいずれかを有している。
【００８９】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００９０】
本発明は、固体撮像装置および電子情報機器の分野において、選択画素の信号電荷蓄積部を、選択画素の信号電荷蓄積部と、該選択画素に隣接する非選択画素のリセット信号線との間の寄生容量により昇圧するようにすることにより、増幅トランジスタのスレッショルドレベルのバラツキの影響を少なくし、固定ノイズパターンを削除することができ、増幅型固体撮像装置の性能向上を図ることができる。
【図面の簡単な説明】
【００９１】
【図１】図１は、本発明の実施形態１による増幅型固体撮像装置を説明する図であり、図１（ａ）は、該固体撮像装置の全体構成を模式的に示し、図１（ｂ）は、該固体撮像装置における３トランジスタ型画素（３ＴＲ構成画素）の回路構成を示している。
【図２】図２は、上記実施形態１の固体撮像装置の動作を説明する図であり、画素を駆動する信号のタイミングを示している。
【図３】図３は、本発明の実施形態２による増幅型固体撮像装置を説明する図であり、図３（ａ）は、該固体撮像装置の全体構成を模式的に示し、図３（ｂ）は、該固体撮像装置における３トランジスタ型画素（３ＴＲ構成画素）の回路構成を示している。
【図４】図４は、従来の増幅型固体撮像装置を説明する図であり、図４（ａ）は、該固体撮像装置の全体構成を模式的に示し、図４（ｂ）は、該固体撮像装置における４トランジスタ型画素（４ＴＲ構成画素）の回路構成を示している。
【図５】図５は、従来の固体撮像装置の動作を説明する図であり、画素を駆動する信号のタイミングを示している。
【符号の説明】
【００９２】
１０、１０ａ  固体撮像装置
１１、１１ａ  画素アレイ
１２、１２ａ  駆動回路
１０１、２０１  受光部（フォトダイオード）
１０２、２０２  転送トランジスタ
１０３、２０３  信号電荷蓄積部
１０４、２０４  リセットトランジスタ
１０５、２０５  増幅トランジスタ
１０６  読出し信号線
１０７、２０７  選択トランジスタ
１１０、１１０ａ  選択画素
２１０、２１０ａ  非選択画素
【図１】
0004959624.tif 000002
【図２】
0004959624.tif 000003
【図３】
0004959624.tif 000004
【図４】
0004959624.tif 000005
【図５】
0004959624.tif 000006