(57)【特許請求の範囲】
【請求項１】
所定周波数範囲のクロック信号を受け、該クロック信号と同一周期の２値のレベルの制御信号を出力する制御信号発生器（２１）と、
コンデンサ（２２ｃ）と、前記制御信号発生器から出力された制御信号のレベルに応じて開閉動作するスイッチ（２２ｂ）とを有し、前記制御信号が一方のレベルにあるサンプル期間には、入力されるアナログ信号を前記コンデンサに与えて該アナログ信号の電圧を前記コンデンサに記憶させ、前記制御信号が他方のレベルにあるホールド期間には、前記コンデンサに対するアナログ信号の供給を停止させ前記コンデンサに記憶された電圧を保持させ、該コンデンサに記憶された電圧を出力するサンプルホールド回路（２２）と、
前記サンプルホールド回路が前記ホールド期間に出力する電圧を量子化する量子化回路（２３）とを備えたＡ／Ｄ変換装置であって、
前記制御信号発生器は、前記クロック信号の周波数が低い程、前記サンプル期間に対する前記ホールド期間の割合が小さくなる制御信号を生成して前記サンプルホールド回路に与えることを特徴とするＡ／Ｄ変換装置。
【請求項２】
前記制御信号発生器は、前記ホールド期間が一定で、前記サンプル期間が前記クロック信号の周波数に応じて変化する制御信号を生成して前記サンプルホールド回路に与えることを特徴とする請求項１記載のＡ／Ｄ変換装置。
【請求項３】
前記制御信号発生器は、
前記クロック信号を一定時間遅延する遅延器（２１ａ）と、
前記遅延器で遅延された信号を反転するインバータ（２１ｂ）と、
前記クロック信号と前記インバータで反転された信号との論理積をとり、前記制御信号を出力するナンド回路（２１ｃ）とを備えたことを特徴とする請求項１または請求項２記載のＡ／Ｄ変換装置。
【請求項４】
前記量子化回路は、前記制御信号発生器から出力された前記制御信号の前記ホールド期間の終了タイミングに前記サンプルホールド回路から出力されている信号を量子化することを特徴とする請求項１〜３のいずれかに記載のＡ／Ｄ変換装置。
【請求項５】
所定周波数で振幅が、単調に且つ周期的に変化するアナログの基準信号を発生する基準信号発生器（３１）と、
前記基準信号と測定対象のクロック信号とを受け、前記アナログの基準信号を前記クロック信号の周期でサンプリングしてデジタル値に変換するＡ／Ｄ変換装置（２０Ａ、２０Ｂ）と、
前記Ａ／Ｄ変換装置の出力値から前記クロック信号の入力間隔を算出する演算部（３２）とを有するタイムインターバル測定装置において、
前記Ａ／Ｄ変換装置が、前記請求項１〜４のいずれかに記載のものであり、
前記基準信号発生器が発生する基準信号を、前記入力されたアナログ信号として用い、前記測定対象のクロック信号を、前記所定周波数範囲のクロック信号として用いることを特徴とするタイムインターバル測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をサンプリングしてデジタル信号に変換する際に用いられるサンプルホールド回路でそのホールド期間に発生する電圧変動（ドループ）を抑制して、低い周波数や不等間隔のクロック信号でも正しく動作させることができるようにするための技術に関する。
【背景技術】
【０００２】
アナログ信号をデジタル信号に変換するためのＡ／Ｄ変換器は年々高速化されている。一般的に数１０Ｍ sample／s以上のサンプリング周波数で動作するＡ／Ｄ変換器の場合、サプルホールド回路を用いてアナログ信号に対するサンプリングを行い、そのサンプリングした電圧の保持期間に量子化回路によりデジタル値に変換する。
【０００３】
サンプルホールド回路は、例えば図５のような回路構成を有している。
即ち、入力するアナログ信号Ａを高入力インピーダンス、低出力インピーダンスのバッファ１１で受けて、その出力信号を、スイッチ１２を介してコンデンサ１３に入力する。
【０００４】
スイッチ１２は例えばサンプリング用のクロック信号Ｃがハイレベルのとき閉じ、ローレベルのとき開くものとし、スイッチ１２が閉じている期間（サンプル期間）は、アナログ信号でコンデンサ１３が充電され、その電圧Ｖはアナログ信号Ａの電圧に追従して変化する。
【０００５】
そして、スイッチ１２が開いている期間（ホールド期間）は、コンデンサ１３に対する充電が停止されるので、コンデンサ１３の電圧はサンプル期間の最後の電圧に保持される。
【０００６】
コンデンサ１３の電圧は高入力インピーダンス、低出力インピーダンスのバッファ１４を介して出力されることになる。
【０００７】
したがって、このホールド期間に出力される電圧を量子化することで、安定にデジタル値に変換することができる。
【０００８】
しかし、実際の回路では、コンデンサ１３自体のリークやバッファ１４の入力バイアス電流により、図６の（ａ）のようにクロック信号Ｃがローレベルのホールド期間中のコンデンサ１３の電圧ＶＨが、図５の（ｂ）のように徐々に低下する、所謂ドループと言われる現象が発生する。このドループは量子化したデジタル値に誤差を生じさせる。
【０００９】
また、ドループにより低下したサンプルホールド回路の出力電圧が、後続の量子化回路の許容入力電圧範囲を越えると、量子化回路で正しく量子化処理が行われなくなる場合もある。
【００１０】
このドループの影響を小さくするために、コンデンサの容量を大きくして放電の時定数を大きくするとアナログ信号の充電に時間がかかって高速化できない。
【００１１】
つまり、高速なＡ／Ｄ変換処理を行う場合、サンプルホールド回路のコンデンサの容量は小さくせざるを得ず、そのようなサンプルホールド回路はドループの影響が無視できる例えば数ＭＨｚ程度の高い周波数領域でサンプリングを行うことが前提となっている。
【００１２】
ところが、Ａ／Ｄ変換処理の用途によっては、数Ｈｚ等の低速から高速までの広いサンプリング周波数範囲を一つのＡ／Ｄ変換器で実現したい場合がある。
【００１３】
例えば、特に測定装置等の用途において、装置外部から入力されるクロックに同期させてサンプリングを行いたい場合がある。
【００１４】
また、時間と共に電圧が変化する基準信号を、周期が不定の被測定クロック信号でサンプリングを行い、そのサンプリングで得られた基準信号の電圧情報から、被測定クロック信号の時間間隔を求めるタイムインターバル測定装置のように、入力するクロック信号の間隔が大きく変化するような場合には、サンプリング毎にドループによる電圧低下が大きく異なり、測定誤差が発生する。
【００１５】
このようなドループによる量子化回路の動作異常を阻止する技術として、特許文献１には、実際のアナログ信号に対するサンプリングを行う第１のサンプルホールド回路と同一特性の第２のサンプルホールド回路に対して、サンプリング用のクロック信号のレベルがサンプル期間のときに基準電圧を与え、ホールド期間になってドループによる電圧降下が一定値に達したとき、第１のサンプルホールド回路の出力信号の代わりに一定電圧を量子化回路に入力する方法が開示されている。
【００１６】
【特許文献１】特開平１１−１６３７２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかし、この特許文献１の技術は、実際のアナログ信号に対するサンプリング処理を行うためのサンプルホールド回路の他にもう一組のサンプルホールド回路が必要となり、さらに、その出力が所定電圧まで低下したしたことを検知するための電圧比較回路、サンプルホールド回路の出力の代わりに一定電圧を量子化回路に与えるためのスイッチ回路等を必要とし、回路規模が非常に大きくなるという問題がある。特に、多チャネルのサンプリング処理を行う装置では、回路規模が膨大化して装置の大型化を招く。
【００１８】
本発明はこの問題を解決し、簡易な構成で、ドループの影響を最小限度に抑制できるＡ／Ｄ変換装置およびそれを用いたタイムインターバル測定装置を提供することを目的としている。
【課題を解決するための手段】
【００１９】
前記目的を達成するために、本発明の請求項１のＡ／Ｄ変換装置は、
所定周波数範囲のクロック信号を受け、該クロック信号と同一周期の２値のレベルの制御信号を出力する制御信号発生器（２１）と、
コンデンサ（２２ｃ）と、前記制御信号発生器から出力された制御信号のレベルに応じて開閉動作するスイッチ（２２ｂ）とを有し、前記制御信号が一方のレベルにあるサンプル期間には、入力されるアナログ信号を前記コンデンサに与えて該アナログ信号の電圧を前記コンデンサに記憶させ、前記制御信号が他方のレベルにあるホールド期間には、前記コンデンサに対するアナログ信号の供給を停止させ前記コンデンサに記憶された電圧を保持させ、該コンデンサに記憶された電圧を出力するサンプルホールド回路（２２）と、
前記サンプルホールド回路が前記ホールド期間に出力する電圧を量子化する量子化回路（２３）とを備えたＡ／Ｄ変換装置であって、
前記制御信号発生器は、前記クロック信号の周波数が低い程、前記サンプル期間に対する前記ホールド期間の割合が小さくなる制御信号を生成して前記サンプルホールド回路に与えることを特徴とする。
【００２０】
また、本発明の請求項２のＡ／Ｄ変換装置は、請求項１記載のＡ／Ｄ変換装置において、
前記制御信号発生器は、前記ホールド期間が一定で、前記サンプル期間が前記クロック信号の周波数に応じて変化する制御信号を生成して前記サンプルホールド回路に与えることを特徴とする。
【００２１】
また、本発明の請求項３のＡ／Ｄ変換装置は、請求項１または請求項２記載のＡ／Ｄ変換装置において、
前記制御信号発生器は、
前記クロック信号を一定時間遅延する遅延器（２１ａ）と、
前記遅延器で遅延された信号を反転するインバータ（２１ｂ）と、
前記クロック信号と前記インバータで反転された信号との論理積をとり、前記制御信号を出力するナンド回路（２１ｃ）とを備えたことを特徴とする。
【００２２】
また、本発明の請求項４のＡ／Ｄ変換装置は、請求項１〜３のいずれかに記載のＡ／Ｄ変換装置において、
前記量子化回路は、前記制御信号発生器から出力された前記制御信号の前記ホールド期間の終了タイミングに前記サンプルホールド回路から出力されている信号を量子化することを特徴とする。
【００２３】
また、本発明の請求項５のタイムインターバル測定装置は、
所定周波数で振幅が、単調に且つ周期的に変化するアナログの基準信号を発生する基準信号発生器（３１）と、
前記基準信号と測定対象のクロック信号とを受け、前記アナログの基準信号を前記クロック信号の周期でサンプリングしてデジタル値に変換するＡ／Ｄ変換装置（２０Ａ、２０Ｂ）と、
前記Ａ／Ｄ変換装置の出力値から前記クロック信号の入力間隔を算出する演算部（３２）とを有するタイムインターバル測定装置において、
前記Ａ／Ｄ変換装置が、前記請求項１〜４のいずれかに記載のものであり、
前記基準信号発生器が発生する基準信号を、前記入力されたアナログ信号として用い、前記測定対象のクロック信号を、前記所定周波数範囲のクロック信号として用いることを特徴とする。
【発明の効果】
【００２４】
このように本発明のＡ／Ｄ変換装置は、入力されるクロック信号の周波数が低い程、サンプル期間に対するホールド期間の割合が小さくなる制御信号を生成してサンプルホールド回路に与えるようにしているので、周波数が低いクロック信号が入力された場合でもホールド期間が短くて済むのでドループの影響が小さく、精度の高い変換処理が可能となる。
【００２５】
また、クロック信号の周波数にかかわらずホールド期間が一定の制御信号は、遅延回路と論理回路とで容易に構成することができ、たとえ多チャンネルのＡ／Ｄ変換処理を行う場合でも小型に構成することができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用したＡ／Ｄ変換装置２０の構成を示している。
【００２７】
このＡ／Ｄ変換装置２０は、周波数可変のクロック信号Ｃ（デューティ比５０％）を受け、そのクロック信号Ｃと同一周波数のサンプリング用の制御信号Ｃ′を出力する制御信号発生器２１と、その制御信号Ｃ′によりアナログ信号Ａに対するサンプリングを行うサンプルホールド回路２２と、サンプルホールド回路２２の出力信号Ｖに対する量子化処理を行い、Ｎビットのデジタル信号Ｄを出力する量子化回路２３とにより構成されている。
【００２８】
ここで、制御信号発生器２１は、サンプルホールド回路２２に対して２値の制御信号Ｃ′を与えてアナログ信号Ａに対するサンプリングとそのサンプリングした電圧を保持させるものである。ここでは、例えば制御信号Ｃ′が片線接地（シングルエンド）型で、ハイレベルのときをサンプル期間、ローレベルのときをホールド期間とするが、その逆であってもよく、また、互いに反転した差動（ディファレンシャル）型の制御信号を受けてサンプルホールド処理を行うサンプルホールド回路に対しては、制御信号Ｃ′とそれを反転した信号とを与えるものとする。
【００２９】
制御信号発生器２１は、入力されるクロック信号Ｃの周波数Ｆｃが高い程、サンプル期間（ハイレベル期間）に対するホールド期間（ローレベル期間）の割合が大きくなるように変化する制御信号Ｃ′を出力する。
【００３０】
簡単に言えば、上記したホールド期間（ローレベル時間）ＴＨＯＬＤが、入力されるクロック信号Ｃの上限周波数ＦＭＡＸの周期Ｔの１／２相当の幅で一定で、サンプル期間（ハイレベル時間）ＴＳＡＭＰがクロック信号Ｃの周波数に応じて変化する。
【００３１】
例えば、入力されるクロック信号Ｃの周波数範囲が数Ｈｚ〜４０ＭＨｚの場合、その上限周波数ＦＭＡＸ＝４０ＭＨｚの周期２５ｎｓの１／２の１２．５ｎｓの時間幅だけローレベルとなる制御信号Ｃ′を出力する。
【００３２】
このように入力クロック周波数にかかわらずローレベルの幅が一定の制御信号Ｃ′を得る制御信号発生器２１は、図１に示しているように、遅延器２１ａ、と論理回路（インバータ２１ｂ、ナンド回路２１ｃ）により容易に構成することができる。
【００３３】
この構成の制御信号発生器２１は、図２の（ａ）のクロック信号Ｃを遅延器２１ａで一定時間ＴＨＯＬＤ（前記の例で１２．５ｎｓ）遅延し、それを図２の（ｂ）のようにインバータ２１ｂで反転して元の信号Ｃとナンド回路２１ｃに入力することで、図２の（ｃ）のように一定時間ＴＨＯＬＤだけローレベルの制御信号Ｃ′を得ている。なお、遅延器２１ａを、インバータ２１ｂを含めて奇数個用いることで構成することもできる。また、ハイレベルがホールド期間の場合には、ナンド回路のかわりにアンド回路を用いればよい。
【００３４】
いずれにしても、クロック信号Ｃの周波数が変化してもホールド期間が一定の制御信号Ｃ′は、遅延器と論理回路で極めて簡素に構成できる。
【００３５】
この制御信号Ｃ′を受けるサンプルホールド回路２２は、前記同様に、入力用のバッフア２２ａ、スイッチ２２ｂ、コンデンサ２２ｃおよび出力用のバッファ２２ｄにより構成され、制御信号Ｃ′がハイレベルの間（サンプル期間）ＴＳＡＭＰは、スイッチ２２ｂを閉じてバッファ２２ａから出力されるアナログ信号ＡをコンデンサＣに与えてその瞬時電圧を記憶させ、制御信号Ｃ′がローレベルの間（ホールド期間）ＴＨＯＬＤは、スイッチ２２ｂを開いてアナログ信号Ａのコンデンサへの入力を規制し、サンプル期間の最後に記憶された電圧ＶＨを保持させ、その電圧ＶＨをバッファ２２ｄを介して出力する。
【００３６】
ここで、前記したように、制御信号Ｃ′のホールド期間ＴＨＯＬＤは、入力クロック信号Ｃの上限周波数に対応した最小期間に設定されているため、例え、入力クロック信号Ｃの周波数が直流に至る程に大幅に低くなっても、ホールド期間ＴＨＯＬＤは非常に短くしかも一定であるので、図２の（ｄ）のように、サンプルホールド回路２２からホールド期間に出力される電圧ＶＨのドループによる電圧降下を最小限に且つほぼ一定量に抑制することができる。
【００３７】
したがって、このホールド期間中の特定のタイミング（ホールド期間に入ってから保持電圧が安定するまでの時間を除く）、例えばホールド期間の終了タイミングに量子化回路２３が量子化処理を行うことで、入力クロック信号の周波数によらずにドループの影響が極めて少ない状態でデジタル値に変換することができる。
【００３８】
なお、量子化回路２３の具体的な構成は図示しないが、例えば、入力電圧を出力ビット数に応じた複数の基準電圧と常時比較し、その複数の比較結果で決まるＮビットのデジタルのデータ値Ｄ（ｋ）、Ｄ（ｋ＋１）、……を、制御信号Ｃ′のホールド期間の終了タイミング（この例では立ち上がりタイミング）にラッチして、図２の（ｅ）のように時系列に出力する構成となっている。
【００３９】
このように、実施形態のＡ／Ｄ変換装置２０では、クロック信号Ｃの周波数が可変されても、サンプルホールド回路２２に対してホールド期間が一定の制御信号Ｃ′を与えているので、ドループによる電圧降下を最小限に抑えることができ、精度の高い変換処理が行える。
【００４０】
なお、上記実施形態では、制御信号Ｃ′が立ち上がるタイミング、即ち、ホールド期間の終了タイミングに量子化を行うようにしていたが、量子化のタイミングは、ホールド期間中で、電圧が安定している期間であれば任意のタイミングでおこなうことができ、必ずしも制御信号Ｃ′を用いる必要はない。
【００４１】
例えば、図３のように遅延器２８によりクロック信号Ｃあるいは制御信号Ｃ′に遅延を与えて、ホールド期間中で電圧が安定している期間中に立ち上がりあるいは立ち下がる制御信号Ｃ″を生成して量子化回路２３に与えてもよい。
【００４２】
上記利点を有するＡ／Ｄ変換装置２０は、前記したように外部から入力される任意の周波数のクロックでＡ／Ｄ変換処理を行う測定装置に用いることができる。
【００４３】
また、図４に示すタイムインターバル測定装置３０にも適用できる。
このタイムインターバル測定装置３０は、前記実施形態で、図１、図３を用いて説明したアナログ信号Ａとして、基準信号発生器３１により、周波数が一定で、瞬時振幅から位相特定可能な周期関数、即ち振幅が単調に且つ周期的に変化し、互いの位相が９０度異なる２相の基準信号（例えば正弦波信号、三角波信号等）Ａａ、Ａｂを生成して前記実施形態と同様に構成された２つのＡ／Ｄ変換装置２０Ａ、２０Ｂにそれぞれ入力する。さらに、前記実施形態で図１、図３を用いて説明したクロック信号Ｃとして、ジッタ等により周波数が変化する被測定対象のクロック信号ＣをＡ／Ｄ変換装置２０Ａ、２０Ｂに共通に入力し、２つのＡ／Ｄ変換装置２０Ａ、２０Ｂから出力されるデータＤａ、Ｄｂを演算部３２に与える。
【００４４】
演算部３２は、基準信号の直交性を利用してデータＤａ、Ｄｂの比等から基準信号の瞬時位相φ（ｋ）を求め、さらにその瞬時位相の変位量、
Δφ＝φ（ｋ＋１）−φ（ｋ）
を求め、この変位量Δφと基準信号の周期Ｔｒを用いて、クロック信号Ｃのタイムインターバル、
ΔＴ＝Ｔｒ・（Δφ／２π）
を求める。
【００４５】
ここで、前記したように、２つのＡ／Ｄ変換装置２０Ａ、２０Ｂは、測定対象のクロック信号Ｃの周波数が大きく変動しても、周波数に関わらずホールド期間におけるドループによる電圧降下が極めて少ない状態で量子化を行うため、高精度な時間測定が可能となる。
【００４６】
なお、ここでは直交２相の基準信号をＡ／Ｄ変換装置２０Ａ、２０Ｂにそれぞれ与え、その出力の比などから基準信号の位相情報を求めていたが、鋸波（ランプ関数）のような基準信号を用いた場合、電圧と位相を１対１で対応させることができる。したがった、そのような基準信号を１つのＡ／Ｄ変換装置に与え、その出力値から基準信号の位相を特定し、その位相の変位量を前記同様に求めてタイムインターバルを求める構成であってもよい。その場合でも、ホールド期間におけるドループによる電圧降下が極めて少ない状態で量子化を行うため、高精度な時間測定可能となる。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施形態の構成を示す図
【図２】実施形態の動作を説明するための図
【図３】量子化回路への制御信号を別回路から供給する例を示す図
【図４】本発明のＡ／Ｄ変換装置を用いたタイムインターバル測定装置の構成図
【図５】サンプルホールド回路の構成例を示す図
【図６】ドループ現象を説明するための図
【符号の説明】
【００４８】
２０、２０Ａ、２０Ｂ……Ａ／Ｄ変換装置、２１……制御信号発生器、２１ａ……遅延器、２１ｂ……インバータ、２１ｃ……ナンド回路、２２……サンプルホールド回路、２３……量子化回路、２８……遅延器、３０……タイムインターバル測定装置、３１……基準信号発生器、３２……演算部
【図１】
0004881884.tif 000002
【図２】
0004881884.tif 000003
【図３】
0004881884.tif 000004
【図４】
0004881884.tif 000005
【図５】
0004881884.tif 000006
【図６】
0004881884.tif 000007