(57)【特許請求の範囲】
【請求項１】
チョークコイルと、前記チョークコイルの一端と直流入力電源の負電位側との間に接続された出力コンデンサと、ドレイン端子が前記直流入力電源の正電位側に接続され、ソース端子が前記チョークコイルの他端に接続されたハイサイドＭＯＳＦＥＴと、ドレイン端子が前記チョークコイルの他端に接続され、ソース端子が前記直流入力電源の負電位側に接続されたローサイドＭＯＳＦＥＴと、パルス信号によって制御されて、前記ハイサイドＭＯＳＦＥＴおよび前記ローサイドＭＯＳＦＥＴを交互に駆動するゲート駆動装置とを備えた非絶縁形ＤＣ−ＤＣコンバータであって、
前記ゲート駆動装置の前記ローサイドＭＯＳＦＥＴを駆動する部分は、
負電位側が前記ローサイドＭＯＳＦＥＴのソース端子に接続されたゲート駆動用直流電源と、
負電圧生成用コンデンサと、
前記ゲート駆動用直流電源の正電位側と前記ローサイドＭＯＳＦＥＴのゲート端子との間に接続された第１のスイッチ素子と、
前記ゲート駆動用直流電源の正電位側と前記負電圧生成用コンデンサの一端との間に接続された第２のスイッチ素子と、
前記ローサイドＭＯＳＦＥＴのゲート端子と前記負電圧生成用コンデンサの他端との間に接続された第３のスイッチ素子と、
前記負電圧生成用コンデンサの一端と前記ローサイドＭＯＳＦＥＴのソース端子との間に接続された第４のスイッチ素子と、
前記負電圧生成用コンデンサの他端と前記ローサイドＭＯＳＦＥＴのソース端子との間に接続された第５のスイッチ素子とを有することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
請求項１記載のＤＣ−ＤＣコンバータにおいて、
前記ゲート駆動装置は、
前記パルス信号と同期して、第１の状態では、前記第１のスイッチ素子、前記第２のスイッチ素子、および前記第５のスイッチ素子を導通状態に制御し、前記第３のスイッチ素子および前記第４のスイッチ素子を非導通状態に制御し、
第２の状態では、前記第１のスイッチ素子、前記第２のスイッチ素子、および前記第５のスイッチ素子を非導通状態に制御し、前記第３のスイッチ素子および前記第４のスイッチ素子を導通状態に制御することを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項２記載のＤＣ−ＤＣコンバータにおいて、
前記第３のスイッチ素子、前記第４のスイッチ素子、および前記第５のスイッチ素子はｎチャネル形ＭＯＳＦＥＴであり、
前記第１のスイッチ素子および前記第２のスイッチ素子はｐチャネル形ＭＯＳＦＥＴであり、
前記第５のスイッチは直列にダイオードが接続されていることを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
請求項２記載のＤＣ−ＤＣコンバータにおいて、
上記ローサイドＭＯＳＦＥＴの閾値電圧は１Ｖ以下であることを特徴とするＤＣ−ＤＣコンバータ。
【請求項５】
負電圧生成用コンデンサおよびゲート駆動用直流電源が接続され、パルス信号によって制御されて、ＤＣ−ＤＣコンバータのハイサイドＭＯＳＦＥＴおよびローサイドＭＯＳＦＥＴを交互に駆動するドライバＩＣであって、
前記ゲート駆動用直流電源の正電位側と前記ローサイドＭＯＳＦＥＴのゲート端子との間に接続された第１のスイッチ素子と、
前記ゲート駆動用直流電源の正電位側と前記負電圧生成用コンデンサの一端との間に接続された第２のスイッチ素子と、
前記ローサイドＭＯＳＦＥＴのゲート端子と前記負電圧生成用コンデンサの他端との間に接続された第３のスイッチ素子と、
前記負電圧生成用コンデンサの一端と前記ローサイドＭＯＳＦＥＴのソース端子との間に接続された第４のスイッチ素子と、
前記負電圧生成用コンデンサの他端と前記ローサイドＭＯＳＦＥＴのソース端子との間に接続された第５のスイッチ素子と、
前記第５のスイッチ素子に直列に接続されたダイオードとを同一のチップ上に形成したことを特徴とするドライバＩＣ。
【請求項６】
ハイサイドＭＯＳＦＥＴと、ローサイドＭＯＳＦＥＴと、前記ハイサイドＭＯＳＦＥＴおよび前記ローサイドＭＯＳＦＥＴを交互に駆動するドライバＩＣとを同一のパッケージに搭載したシステムインパッケージであって、
前記ドライバＩＣは、同一のチップ上に、
前記システムインパッケージに接続されたゲート駆動用直流電源の正電位側と前記ローサイドＭＯＳＦＥＴのゲート端子との間に接続された第１のスイッチ素子と、
前記ゲート駆動用直流電源の正電位側と前記システムインパッケージに接続された負電圧生成用コンデンサの一端との間に接続された第２のスイッチ素子と、
前記ローサイドＭＯＳＦＥＴのゲート端子と前記負電圧生成用コンデンサの他端との間に接続された第３のスイッチ素子と、
前記負電圧生成用コンデンサの一端と前記ローサイドＭＯＳＦＥＴのソース端子との間に接続された第４のスイッチ素子と、
前記負電圧生成用コンデンサの他端と前記ローサイドＭＯＳＦＥＴのソース端子との間に接続された第５のスイッチ素子と、
前記第５のスイッチ素子に直列に接続されたダイオードとを形成したことを特徴とするシステムインパッケージ。
【請求項７】
請求項６記載のシステムインパッケージにおいて、
前記負電圧生成用コンデンサを内蔵したことを特徴とするシステムインパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源システムのＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータ内のドライバＩＣ、およびＤＣ−ＤＣコンバータ内のシステムインパッケージに関し、特に、電力効率の向上技術に関するものである。
【背景技術】
【０００２】
本発明者が検討したところによれば、ＤＣ−ＤＣコンバータに関しては、以下のような技術が考えられる。
【０００３】
近年、パーソナルコンピュータやサーバ等に用いられる、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ）やＭＰＵ（Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ）の低電圧化・大電流化や、受動部品であるチョークコイル、入出力コンデンサの小型化の要求などに伴い、ＣＰＵやＭＰＵに電力を供給する電源システムに高効率化・高周波化が要求されている。
【０００４】
このような非絶縁形ＤＣ−ＤＣコンバータは、ハイサイドスイッチとローサイドスイッチで構成され、これらの各スイッチはパワーＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）がそれぞれ用いられている。
【０００５】
ところが、非絶縁形ＤＣ−ＤＣコンバータにおいては、ハイサイドＭＯＳＦＥＴのターンオンが、ローサイドＭＯＳＦＥＴの誤オンを引き起こすという、セルフターンオンが起こることがある。セルフターンオン現象によって、電力効率が大幅に減少する問題が生じる。
【０００６】
セルフターンオンを防止するには、ローサイドＭＯＳＦＥＴがオフ状態である期間に、ローサイドＭＯＳＦＥＴのゲート−ソース間に十分な負電圧を印加することが効果的である。すなわち、ローサイドＭＯＳＦＥＴのゲート−ソース間に十分な負電圧を印加することにより、セルフターンオンを誘引するゲート−ソース間電圧の上昇があっても、ローサイドＭＯＳＦＥＴのゲート−ソース間電圧がローサイドＭＯＳＦＥＴの閾値電圧に達しない。
【０００７】
しかしながら、一般的に小容量の非絶縁形ＤＣ−ＤＣコンバータのゲート駆動装置用電源には、負電位がローサイドＭＯＳＦＥＴのソース端子に接続される直流電圧源が用いられ、ローサイドＭＯＳＦＥＴのゲート−ソース間に負電圧を印加できない。
【０００８】
このような問題の解決策として、例えば、特開平８−１４９７９６号公報（特許文献１）では、コンデンサを追加したゲート駆動装置によって電圧駆動形スイッチのゲート−ソース間に負電圧を印加する手段を提示している。
【特許文献１】特開平８−１４９７９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、特許文献１では、次のような問題点があることが本発明者により見出された。
【００１０】
例えば、特許文献１では、電圧駆動形スイッチのゲート−ソース間に印加する負電圧に相当する電圧を上記コンデンサに充電するために、コンデンサに充電される電圧分だけ電圧駆動形スイッチのオン期間に電圧駆動形スイッチのゲート−ソース間に印加される正電圧が低下する。
【００１１】
電圧駆動形スイッチのオン期間に印加される正電圧の低下は、電圧駆動形スイッチの導通損失の増加を招き、電力効率が低下する問題があった。
【００１２】
そこで、本発明の目的は、セルフターンオンを防止し、電力効率が向上するＤＣ−ＤＣコンバータを提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
本発明によるＤＣ−ＤＣコンバータは、チョークコイルと、チョークコイルの一端と直流入力電源の負電位側との間に接続された出力コンデンサと、ドレイン端子が直流入力電源の正電位側に接続され、ソース端子がチョークコイルの他端に接続されたハイサイドＭＯＳＦＥＴと、ドレイン端子がチョークコイルの他端に接続され、ソース端子が直流入力電源の負電位側に接続されたローサイドＭＯＳＦＥＴと、パルス信号によって制御されて、ハイサイドＭＯＳＦＥＴおよびローサイドＭＯＳＦＥＴを交互に駆動するゲート駆動装置とを備えた非絶縁形ＤＣ−ＤＣコンバータであって、ゲート駆動装置のローサイドＭＯＳＦＥＴを駆動する部分は、負電位側がローサイドＭＯＳＦＥＴのソース端子に接続されたゲート駆動用直流電源と、負電圧生成用コンデンサと、ゲート駆動用直流電源の正電位側とローサイドＭＯＳＦＥＴのゲート端子との間に接続された第１のスイッチ素子と、ゲート駆動用直流電源の正電位側と負電圧生成用コンデンサの一端との間に接続された第２のスイッチ素子と、ローサイドＭＯＳＦＥＴのゲート端子と負電圧生成用コンデンサの他端との間に接続された第３のスイッチ素子と、負電圧生成用コンデンサの一端とローサイドＭＯＳＦＥＴのソース端子との間に接続された第４のスイッチ素子と、負電圧生成用コンデンサの他端とローサイドＭＯＳＦＥＴのソース端子との間に接続された第５のスイッチ素子とを有するものである。
【００１６】
また、本発明によるドライバＩＣは、負電圧生成用コンデンサおよびゲート駆動用直流電源が接続され、パルス信号によって制御されて、ＤＣ−ＤＣコンバータのハイサイドＭＯＳＦＥＴおよびローサイドＭＯＳＦＥＴを交互に駆動するドライバＩＣであって、ゲート駆動用直流電源の正電位側とローサイドＭＯＳＦＥＴのゲート端子との間に接続された第１のスイッチ素子と、ゲート駆動用直流電源の正電位側と負電圧生成用コンデンサの一端との間に接続された第２のスイッチ素子と、ローサイドＭＯＳＦＥＴのゲート端子と負電圧生成用コンデンサの他端との間に接続された第３のスイッチ素子と、負電圧生成用コンデンサの一端とローサイドＭＯＳＦＥＴのソース端子との間に接続された第４のスイッチ素子と、負電圧生成用コンデンサの他端とローサイドＭＯＳＦＥＴのソース端子との間に接続された第５のスイッチ素子と、第５のスイッチ素子に直列に接続されたダイオードとを同一のチップ上に形成したものである。
【００１７】
また、本発明によるシステムインパッケージは、ハイサイドＭＯＳＦＥＴと、ローサイドＭＯＳＦＥＴと、ハイサイドＭＯＳＦＥＴおよびローサイドＭＯＳＦＥＴを交互に駆動するドライバＩＣとを同一のパッケージに搭載したシステムインパッケージであって、ドライバＩＣは、同一のチップ上に、システムインパッケージに接続されたゲート駆動用直流電源の正電位側とローサイドＭＯＳＦＥＴのゲート端子との間に接続された第１のスイッチ素子と、ゲート駆動用直流電源の正電位側とシステムインパッケージに接続された負電圧生成用コンデンサの一端との間に接続された第２のスイッチ素子と、ローサイドＭＯＳＦＥＴのゲート端子と負電圧生成用コンデンサの他端との間に接続された第３のスイッチ素子と、負電圧生成用コンデンサの一端とローサイドＭＯＳＦＥＴのソース端子との間に接続された第４のスイッチ素子と、負電圧生成用コンデンサの他端とローサイドＭＯＳＦＥＴのソース端子との間に接続された第５のスイッチ素子と、第５のスイッチ素子に直列に接続されたダイオードとを形成したものである。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
（１）非絶縁形ＤＣ−ＤＣコンバータにおいて、導通損失の増加を伴うことなく、セルフターンオンを防止できる。
（２）その結果、電力効率を向上できる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、本発明の前提として検討した従来技術との関係においても、同様に繰り返しの説明は省略する。
【００２０】
（実施の形態１）
図１〜図６により、本発明の実施の形態１に係るＤＣ−ＤＣコンバータの回路構成、および動作について説明する。図１は本発明の実施の形態１に係るＤＣ−ＤＣコンバータの回路構成の一例を示す図である。なお、図１は、簡略化された図であり、例えば、同時オンを防止する機能を実現する回路などは記載していない。図２は本発明の実施の形態１に係るＤＣ−ＤＣコンバータの信号、各スイッチ、各電圧のタイミングチャートを示す図、図３は本発明の実施の形態１に係るＤＣ−ＤＣコンバータを含むＣＰＵ向け電源システムの構成の一例を示す図、図４は本発明の実施の形態１に係るＤＣ−ＤＣコンバータのセルフターンオン現象を説明するための各電圧のタイミングチャートを示す図、図５は本発明の実施の形態１に係るＤＣ−ＤＣコンバータの動作原理を説明するための回路構成を示す図、図６は本発明の実施の形態１に係るＤＣ−ＤＣコンバータのゲートドライバの負電圧印加動作を説明するための信号、各スイッチ、各電圧のタイミングチャートを示す図である。
【００２１】
図１において、ＤＣ−ＤＣコンバータは、ハイサイドＭＯＳＦＥＴ１０２、ローサイドＭＯＳＦＥＴ１０３、ハイサイドＭＯＳＦＥＴ１０２とローサイドＭＯＳＦＥＴ１０３を駆動するゲート駆動部１００、ブートコンデンサ１２７、チョークコイル１２８、出力コンデンサ１２９、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）コントローラ１１７から構成される。
【００２２】
また、ローサイドＭＯＳＦＥＴ１０３のソース端子とゲート駆動部１００のグラウンド端子１２６はともにグラウンドに接続されている。
【００２３】
また、ゲート駆動部１００は半導体チップであり、ｐチャネル形ＭＯＳＦＥＴ１０５，１０７，１１１、ｎチャネル形ＭＯＳＦＥＴ１０６，１０８，１０９，１１２、ｎチャネル形ＭＯＳＦＥＴ１０９に直列に接続され、逆電流を阻止するダイオード１１０、ブート用ダイオード１１３、ＮＯＴゲート１１４，１１５，１１６が同一チップ上に形成される。この半導体チップはＤＣ−ＤＣコンバータのドライバＩＣを構成する。
【００２４】
さらに、ゲート駆動部１００の端子１２４、１２５には負電圧生成用コンデンサ１０４が接続される。例えば、ローサイドＭＯＳＦＥＴ１０３の入力容量が３０００ｐＦ程度の場合、負電圧生成用コンデンサ１０４の静電容量は、一例として０．１μＦが用いられる。
【００２５】
ゲート駆動部１００、負電圧生成用コンデンサ１０４、ブートコンデンサ１２７で、ゲート駆動装置１０１を構成している。
【００２６】
図３において、ＤＣ−ＤＣコンバータを含むＣＰＵ向け電源システムは、ハイサイドＭＯＳＦＥＴ１０２、ローサイドＭＯＳＦＥＴ１０３、ハイサイドＭＯＳＦＥＴ１０２とローサイドＭＯＳＦＥＴ１０３を駆動するゲート駆動装置１０１、ゲート駆動装置１０１を制御するＰＷＭコントローラ１１７、入力電源１４６、入力コンデンサ１４７、チョークコイル１２８、出力コンデンサ１２９等により構成される。また、ローサイドＭＯＳＦＥＴ１０３のソース端子とゲート駆動装置１０１のグラウンド端子１２６はともにグラウンドに接続されている。
【００２７】
ここで、図３および図４により、本発明の実施の形態１に係るＤＣ−ＤＣコンバータのセルフターンオン現象を説明する。
【００２８】
ゲート駆動装置１０１はＰＷＭコントローラ１１７からのＰＷＭ信号と同期して、ハイサイドＭＯＳＦＥＴ１０２とローサイドＭＯＳＦＥＴ１０３を交互にオンするように駆動する。
【００２９】
出力電圧ＶＯＵＴは、入力電圧ＶＩＮにハイサイドＭＯＳＦＥＴ１０２のオン時比率（１スイッチング周期にオン期間が占める割合）を掛けた電圧値となり、降圧変換される。ローサイドＭＯＳＦＥＴ１０３は、ハイサイドＭＯＳＦＥＴ１０２がオフのときにオンし、チョークコイル１２８を流れる電流を還流させる。
【００３０】
ところが、ローサイドＭＯＳＦＥＴ１０３がオフ状態で、ハイサイドＭＯＳＦＥＴ１０２がオンすると、ローサイドＭＯＳＦＥＴ１０３のドレイン−ソース間電圧が上昇し、その電圧変化に伴い、ローサイドＭＯＳＦＥＴ１０３のゲート−ドレイン間の帰還容量２０１を介して、ローサイドＭＯＳＦＥＴ１０３のゲート−ソース間に充電電流が流れ、ローサイドＭＯＳＦＥＴ１０３のゲート−ソース間電圧が上昇する、という現象が起こる。
【００３１】
このとき、ローサイドＭＯＳＦＥＴ１０３のゲート−ソース間電圧が閾値電圧を超えてしまうと、ローサイドＭＯＳＦＥＴ１０３がオン状態となり、ハイサイドＭＯＳＦＥＴ１０２からローサイドＭＯＳＦＥＴ１０３へ大きな貫通電流が流れ（セルフターンオン現象）、電力効率が大幅に減少する。
【００３２】
そこで、本実施の形態では、ローサイドＭＯＳＦＥＴ１０３がオフ期間のときに、ローサイドＭＯＳＦＥＴ１０３のゲート−ソース間に負電圧を印加し、さらにローサイドＭＯＳＦＥＴ１０３のオン期間に、ローサイドＭＯＳＦＥＴ１０３のゲート−ソース間に印加される正電圧はゲート駆動用直流電源ＶＤの電圧値から降下しないようにしている。
【００３３】
次に、図５および図６により、本発明の実施の形態１に係るＤＣ−ＤＣコンバータのＤＣ−ＤＣコンバータの動作原理を説明する。
【００３４】
図５に示すＤＣ−ＤＣコンバータのハイサイドＭＯＳＦＥＴ１０２とローサイドＭＯＳＦＥＴ１０３を駆動するゲート駆動装置１０１は、各スイッチ１１０５，１１０６，１１０７，１１０８，１１０９，１１１１，１１１２、ゲート駆動用直流電源２０３，２０４により構成される。ただし、図５の各スイッチ１１０５，１１０６，１１０７，１１０８，１１０９，１１１１，１１１２は理想スイッチで示しており、また、これらのスイッチを制御するためのＰＷＭコントローラの記載は省略している。
【００３５】
図６の状態Ａでは、スイッチ１１０５はオンしており、ローサイドＭＯＳＦＥＴ１０３のゲート−ソース間に正電圧としてＶＤが印加されており、ローサイドＭＯＳＦＥＴ１０３はオン状態にある。このとき、各スイッチ１１０７、１１０９もオンしており、各スイッチ１１０６、１１０８はオフしており、負電圧生成用コンデンサ１０４が最大でＶＤまで充電される。
【００３６】
図６の状態Ａから状態Ｂに遷移するとき、各スイッチ１１０５，１１０７，１１０９がオフし、各スイッチ１１０６，１１０８がオンし、負電圧生成用コンデンサ１０４の電圧がローサイドＭＯＳＦＥＴ１０３のゲート−ソース間に負電圧として印加され、ローサイドＭＯＳＦＥＴ１０３がオフする。
【００３７】
よって、本実施の形態では、ローサイドＭＯＳＦＥＴ１０３がオフ期間（状態Ｂ）のときにローサイドＭＯＳＦＥＴ１０３のゲート−ソース間に負電圧が印加されているので、ローサイドＭＯＳＦＥＴ１０３のゲート−ソース間電圧が上昇しても、ローサイドＭＯＳＦＥＴ１０３の閾値電圧に達しない。その結果として、セルフターンオンを防止することができる。
【００３８】
また、負電圧生成用コンデンサ１０４の充電によって、ローサイドＭＯＳＦＥＴ１０３のオン期間（状態Ａ）に、ローサイドＭＯＳＦＥＴ１０３のドレイン−ソース間に印加する電圧が低下することが懸念されるが、負電圧生成用コンデンサ１０４の充電経路は、ローサイドＭＯＳＦＥＴ１０３の入力容量の充電経路とは別に設けてあるので、ローサイドＭＯＳＦＥＴ１０３のオン期間にローサイドＭＯＳＦＥＴ１０３のドレイン−ソース間に印加する電圧の低下は起こらない。
【００３９】
次に、図１および図２により、本発明の実施の形態１に係るＤＣ−ＤＣコンバータの詳細動作を説明する。
【００４０】
ゲート駆動装置１０１はＰＷＭコントローラ１１７からのＰＷＭ信号と同期して、ハイサイドＭＯＳＦＥＴ１０２とローサイドＭＯＳＦＥＴ１０３を駆動する。
【００４１】
ところが、前述のようにローサイドＭＯＳＦＥＴ１０３がオフ状態で、ハイサイドＭＯＳＦＥＴ１０２がオンすると、ローサイドＭＯＳＦＥＴ１０３のゲート−ソース間電圧が上昇する、という現象が起こる。このとき、ローサイドＭＯＳＦＥＴ１０３のゲート−ソース間電圧が閾値電圧を超えてしまうと、前述のセルフターンオン現象が起こり、電力効率が大幅に減少する。
【００４２】
そこで、本実施の形態のＤＣ−ＤＣコンバータは、ゲート駆動部１００に負電圧生成用コンデンサ１０４が接続され、ゲート駆動用直流電源ＶＤをゲート電源入力端子１１９に接続することで、ＰＷＭ信号のタイミングに応じて、ローサイドＭＯＳＦＥＴ１０３のゲート−ソース間に正電圧、または負電圧を印加し、さらにローサイドＭＯＳＦＥＴ１０３のゲート−ソース間に印加される正電圧はゲート駆動用直流電源ＶＤの電圧値から降下しない構成としている。
【００４３】
ＰＷＭ信号がローのとき、ｐチャネル形ＭＯＳＦＥＴ１０５はオンしており、ローサイドＭＯＳＦＥＴ１０３のゲート−ソース間に正電圧としてＶＤが印加されており、ローサイドＭＯＳＦＥＴ１０３はオン状態にある。このとき、ｐチャネル形ＭＯＳＦＥＴ１０７、ｎチャネル形ＭＯＳＦＥＴ１０９もオンしており、ｎチャネル形ＭＯＳＦＥＴ１０６、ｎチャネル形ＭＯＳＦＥＴ１０８はオフしており、負電圧生成用コンデンサ１０４が最大でＶＤまで充電される。
【００４４】
ＰＷＭ信号がハイになるとき、ｐチャネル形ＭＯＳＦＥＴ１０５、ｐチャネル形ＭＯＳＦＥＴ１０７、ｎチャネル形ＭＯＳＦＥＴ１０９がオフし、ｎチャネル形ＭＯＳＦＥＴ１０６、ｎチャネル形ＭＯＳＦＥＴ１０８がオンし、負電圧生成用コンデンサ１０４の電圧がローサイドＭＯＳＦＥＴ１０３のゲート−ソース間に負電圧として印加され、ローサイドＭＯＳＦＥＴ１０３がオフする。
【００４５】
ローサイドＭＯＳＦＥＴ１０３がオン状態からオフ状態に切り替わると、ローサイドＭＯＳＦＥＴ１０３のボディダイオードに還流電流が流れる。ローサイドＭＯＳＦＥＴ１０３およびハイサイドＭＯＳＦＥＴ１０２がともにオフ状態の期間（デッドタイム）が過ぎると、ハイサイドＭＯＳＦＥＴ１０２がオンし始める。
【００４６】
ハイサイドＭＯＳＦＥＴ１０２がオンし始めると、ローサイドＭＯＳＦＥＴ１０３のドレイン−ソース間電圧が上昇し始める。前述したように、ローサイドＭＯＳＦＥＴ１０３のドレイン−ソース間電圧が上昇し始めると、それに同期するようにローサイドＭＯＳＦＥＴ１０３のゲート−ソース間電圧も上昇し始める。
【００４７】
ところが、本実施の形態では、ローサイドＭＯＳＦＥＴ１０３がオフ期間のときはローサイドＭＯＳＦＥＴ１０３のゲート−ソース間に負電圧が印加されているので、ローサイドＭＯＳＦＥＴ１０３のゲート−ソース間電圧が上昇しても、ローサイドＭＯＳＦＥＴ１０３の閾値電圧に達しない。その結果として、セルフターンオンを防止することができる。
【００４８】
また、負電圧生成用コンデンサ１０４の充電によって、ローサイドＭＯＳＦＥＴ１０３のオン期間に、ローサイドＭＯＳＦＥＴ１０３のドレイン−ソース間に印加する電圧が低下することが懸念されるが、負電圧生成用コンデンサ１０４の充電経路は、ローサイドＭＯＳＦＥＴ１０３の入力容量の充電経路とは別に設けてあるので、ローサイドＭＯＳＦＥＴ１０３のオン期間にローサイドＭＯＳＦＥＴ１０３のドレイン−ソース間に印加する電圧の低下は起こらない。
【００４９】
これより、前述のセルフターンオンを防止し、電力効率を向上できる。また、ローサイドＭＯＳＦＥＴ１０３がオンしているときにゲート−ソース間に印加する電圧がＶＤから低下しないので、導通損失の増加を回避できる。
【００５０】
さらに、ローサイドＭＯＳＦＥＴ１０３は閾値電圧が１Ｖ以下であってもセルフターンオンが起こらないので、ローサイドＭＯＳＦＥＴ１０３の閾値電圧を１Ｖ以下に設計することで導通損失を低減し、更なる電力効率の向上ができる。
【００５１】
なお、図１では一例として、スイッチとして、ｐチャネル形ＭＯＳＦＥＴ１０５，１０７，１１１、ｎチャネル形ＭＯＳＦＥＴ１０６，１０８，１０９，１１２を用いた例を示したが、これらのスイッチはバイポーラジャンクショントランジスタやその他のスイッチ素子でもよい。また、図１のダイオード１１０およびブート用ダイオード１１３はショットキーバリアダイオード、ＰＮ接合ダイオードなどが考えられる。
【００５２】
（実施の形態２）
図７および図８により、本発明の実施の形態２に係るＤＣ−ＤＣコンバータのシステムインパッケージについて説明する。図７は本発明の実施の形態２に係るＤＣ−ＤＣコンバータのシステムインパッケージの回路構成の一例を示す図、図８は本発明の実施の形態２に係るＤＣ−ＤＣコンバータのシステムインパッケージのチップ配置およびワイヤボンディング配置の一例を示す図である。
【００５３】
図７において、ＤＣ−ＤＣコンバータのシステムインパッケージは、システムインパッケージ１４３の構成要素の一つである半導体チップ１４２が、前述した図１で示す実施の形態１のＤＣ−ＤＣコンバータのゲート駆動部１００の構成と同じ構成になっている。
【００５４】
すなわち、実施の形態２のシステムインパッケージ１４３は、ハイサイドＭＯＳＦＥＴ１０２の半導体チップ１４４と、ローサイドＭＯＳＦＥＴ１０３の半導体チップ１４５と、ハイサイドＭＯＳＦＥＴ１０２とローサイドＭＯＳＦＥＴ１０３を駆動し、ローサイドＭＯＳＦＥＴ１０３のゲート−ソース間に負電圧を印加する機能を持つゲート駆動部１００の半導体チップ１４２とで構成される。
【００５５】
また、図１で示す実施の形態１のゲート駆動装置１０１を構成する負電圧生成用コンデンサ１０４、ブートコンデンサ１２７は、システムインパッケージ１４３の外部に接続される。
【００５６】
図８において、システムインパッケージ１４３に負電圧生成用コンデンサ１０４を接続するための端子１３７、１３８を設けており、特徴は、システムインパッケージ１４３の構成要素に、前述した図１で示す実施の形態１のゲート駆動部１００の半導体チップ１４２を含む点にある。
【００５７】
本実施の形態では、実施の形態１と同様に、システムインパッケージであってもセルフターンオンを防止できる。さらに、システムインパッケージは配線の寄生インダクタンスを低減できるので、更なる高効率化が可能である。
【００５８】
（実施の形態３）
図９および図１０により、本発明の実施の形態３に係るＤＣ−ＤＣコンバータのシステムインパッケージについて説明する。図９は本発明の実施の形態３に係るＤＣ−ＤＣコンバータのシステムインパッケージの回路構成の一例を示す図、図１０は本発明の実施の形態３に係るＤＣ−ＤＣコンバータのシステムインパッケージのチップ配置およびワイヤボンディング配置の一例を示す図である。
【００５９】
図９において、ＤＣ−ＤＣコンバータのシステムインパッケージは、前述した図７で示す実施の形態２のシステムインパッケージに負電圧生成用コンデンサ１０４を内蔵した点にある。
【００６０】
すなわち、実施の形態３のシステムインパッケージ１４３は、ハイサイドＭＯＳＦＥＴ１０２の半導体チップ１４４と、ローサイドＭＯＳＦＥＴ１０３の半導体チップ１４５と、ハイサイドＭＯＳＦＥＴ１０２とローサイドＭＯＳＦＥＴ１０３を駆動し、ローサイドＭＯＳＦＥＴ１０３のゲート−ソース間に負電圧を印加する機能を持つゲート駆動装置の半導体チップ１４２と、負電圧生成用コンデンサ１０４とで構成される。
【００６１】
図１０において、特徴は、システムインパッケージ１４３に負電圧生成用コンデンサ１０４を内蔵した点にある。
【００６２】
本実施の形態では、ゲート駆動装置の半導体チップ１４２と負電圧生成用コンデンサ１０４との間の配線インダクタンスが小さくなるので、ドライブ能力向上が可能である。さらに、システムインパッケージの他には負電圧生成用コンデンサが必要ないので、電源システムの部品点数を削減できる。
【００６３】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６４】
例えば、前記実施の形態においては、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴとを同一のパッケージに搭載したマルチチップモジュールにも適用可能である。
【産業上の利用可能性】
【００６５】
本発明は、ＣＰＵ向け電源システムにおける電力効率の向上に有効である。具体的には、非絶縁形ＤＣ−ＤＣコンバータ、マルチチップモジュール、システムインパッケージに好適である。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施の形態１に係るＤＣ−ＤＣコンバータの回路構成の一例を示す図である。
【図２】本発明の実施の形態１に係るＤＣ−ＤＣコンバータの信号、各スイッチ、各電圧のタイミングチャートを示す図である。
【図３】本発明の実施の形態１に係るＤＣ−ＤＣコンバータを含むＣＰＵ向け電源システムの構成の一例を示す図である。
【図４】本発明の実施の形態１に係るＤＣ−ＤＣコンバータのセルフターンオン現象を説明するための各電圧のタイミングチャートを示す図である。
【図５】本発明の実施の形態１に係るＤＣ−ＤＣコンバータの動作原理を説明するための回路構成を示す図である。
【図６】本発明の実施の形態１に係るＤＣ−ＤＣコンバータのゲートドライバの負電圧印加動作を説明するための信号、各スイッチ、各電圧のタイミングチャートを示す図である。
【図７】本発明の実施の形態２に係るＤＣ−ＤＣコンバータのシステムインパッケージの回路構成の一例を示す図である。
【図８】本発明の実施の形態２に係るＤＣ−ＤＣコンバータのシステムインパッケージのチップ配置およびワイヤボンディング配置の一例を示す図である。
【図９】本発明の実施の形態３に係るＤＣ−ＤＣコンバータのシステムインパッケージの回路構成の一例を示す図である。
【図１０】本発明の実施の形態３に係るＤＣ−ＤＣコンバータのシステムインパッケージのチップ配置およびワイヤボンディング配置の一例を示す図である。
【符号の説明】
【００６７】
１００…ゲート駆動部、１０１…ゲート駆動装置、１４３…システムインパッケージ、１４２、１４４、１４５…半導体チップ、１０２…ハイサイドＭＯＳＦＥＴ、１０３…ローサイドＭＯＳＦＥＴ、１０４…負電圧生成用コンデンサ、１０５、１０６、１０７、１０８、１０９、１１１、１１２…スイッチ素子、１１０…ダイオード、１１３…ブート用ダイオード、１１４、１１５、１１６…ＮＯＴゲート、１１７…ＰＷＭコントローラ、１１８、１３０…ＰＷＭ入力端子、１１９、１３１、１３２…ゲート電源入力端子、１２０、１３３…ブート用端子、１２１…ハイサイド駆動用端子、１２２…スイッチノード端子、１２３…ローサイド駆動用端子、１２４、１２５、１３７、１３８…負電圧生成用コンデンサ用端子、１２６、１３９、１４１…グラウンド端子、１３５…入力端子、１３６…出力端子、１３４、１４０…ゲート電圧モニタ端子、１２７…ブートコンデンサ、１２８…チョークコイル、１２９…出力コンデンサ、１４６…入力電源、１４７…入力コンデンサ、１４８…ＣＰＵ、２０１…帰還容量、２０２…入力容量、２０３、２０４…ゲート駆動用直流電源。
【図１】
0004916964.tif 000002
【図２】
0004916964.tif 000003
【図３】
0004916964.tif 000004
【図４】
0004916964.tif 000005
【図５】
0004916964.tif 000006
【図６】
0004916964.tif 000007
【図７】
0004916964.tif 000008
【図８】
0004916964.tif 000009
【図９】
0004916964.tif 000010
【図１０】
0004916964.tif 000011