(57)【特許請求の範囲】
【請求項１】
入力ボンディングパッドと接地ボンディングパッドとの間に結合され、前記入力ボンディングパッドに直接結合された第１の電極および前記接地ボンディングパッドに結合された第２の電極を備えたトランジスタを有する、静電放電事象から保護すべき、回路と、
前記入力ボンディングパッドと前記接地ボンディングパッドとの間に結合され、前記回路の通常の動作中に、逆バイアスがかけられるように配向されているステアリングダイオードと、
前記入力ボンディングパッドと前記接地ボンディングパッドとの間に結合され、前記回路の通常の動作中に順バイアスがかけられ、非導通状態になり、前記静電放電事象中に導通状態となる少なくとも２つの直列に接続されたダイオードとを有することを特徴とする集積回路。
【請求項２】
前記ステアリングダイオードは、前記入力ボンディングパッドに印加される電圧が、前記接地ボンディングパッドでの電圧よりもさらに正であるとき、逆バイアスがかけられることを特徴とする請求項１に記載の集積回路。
【請求項３】
前記ステアリングダイオードは、前記入力ボンディングパッドに印加される電圧が、前記接地ボンディングパッドでの電圧よりもさらに負であるとき、逆バイアスがかけられることを特徴とする請求項１に記載の集積回路。
【請求項４】
前記少なくとも２つの直列に接続されたダイオードの第１のダイオードのアノードは、前記入力ボンディングパッドに結合され、前記少なくとも２つの直列に接続されたダイオードの第２のダイオードのカソードは、前記接地ボンディングパッドに結合され、前記少なくとも２つの直列に接続されたダイオードは、前記回路の通常の動作中に順バイアスをかけられ、非導通状態になることを特徴とする請求項１に記載の集積回路。
【請求項５】
前記第２の電極と前記接地ボンディングパッドとの間に負帰還（ｄｅｇｅｎｅｒａｔｉｏｎ）デバイスをさらに有することを特徴とする請求項１に記載の集積回路。
【請求項６】
電力供給ボンディングパッドと前記接地ボンディングパッドとの間に結合され、前記電力供給ボンディングパッドに結合されたカソードおよび前記接地ボンディングパッドに結合されたアノードを有するツェナーダイオードをさらに有することを特徴とする請求項１に記載の集積回路。
【請求項７】
電力供給ボンディングパッドと前記接地ボンディングパッドとの間に結合され、前記電力供給ボンディングパッドに結合されたアノードおよび前記接地ボンディングパッドに結合されたカソードを有するツェナーダイオードをさらに有することを特徴とする請求項１に記載の集積回路。
【請求項８】
入力ボンディングパッドと接地ボンディングパッドとの間に結合され、前記入力ボンディングパッドに直接結合された第１の電極および前記接地ボンディングパッドに結合された第２の電極を備えたトランジスタを有する、静電放電事象から保護すべき、回路と、
前記入力ボンディングパッドと前記接地ボンディングパッドとの間に結合され、前記回路の通常の動作中に、逆バイアスがかけられるように配向されているステアリングダイオードとを備えることにより、前記入力ボンディングパッドと電力供給ボンディングパッドとの間に第２のステアリングダイオードを設ける必要が無いように構成されたことを特徴とする集積回路。
【請求項９】
前記電力供給ボンディングパッドは正の電圧パッドからなり、前記入力ボンディングパッドと前記正の電圧パッドとの間に前記第２のステアリングダイオードを設ける必要が無いように構成されたことを特徴とする請求項８に記載の集積回路。
【請求項１０】
更に、前記電力供給ボンディングパッドと前記接地ボンディングパッドとの間に結合されたツェナーダイオードを備えたことを特徴とする請求項８に記載の集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、集積回路に関し、特に、集積回路の入力段に結合された回路の静電放電（ＥＳＤ）保護に関する。
【０００２】
【従来の技術】
ＥＳＤによる損傷からの集積回路（ＩＣ）の保護に関して、特に、回路の幾何学構造がより小さな寸法へと移行するにつれて、ますますその設計が注目されるようになってきた。John Wiley & Sonsによって１９９５年に著作権保護された、A. AmerasekeraおよびC. Duvvuryの“EDS in Silicon Integrated Circuits”というタイトルの本（本明細書では、参考のために援用する）は、静電放電現象からの保護を提供するための数多くの技術を開示している。ＥＳＤ損傷は、電圧ＥＳＤ事象または電流ＥＳＤ事象の結果発生し得る。ＥＳＤ事象は、０．５から３アンペアの範囲の大きさの電流を引き起こし得る。損傷は、ＩＣチップの製造中、またはより一般的には、チップがパッケージングされた後、出荷、積出、もしくは使用中に発生し得る。
【０００３】
パッケージングされたＩＣの入力部を保護するためのＥＳＤ保護技術の一例としては、抵抗器を用いて、ボンディングパッドを通ってＩＣ上の回路に流れるＥＳＤ電流を低減させることが挙げられる。ＥＳＤ事象は、パッケージリードによってパッケージングされたチップのチップボンディングパッドに送信される。他の技術としては、トランジスタを用いて、入力ボンディングパッド上の動作電圧を安全レベルに制限することが挙げられる。さらに他の技術としては、サイリスタなどの４層デバイスを用いて、ヒステリシスを保護回路に導入することが挙げられる。
【０００４】
集積回路の入力部をＥＳＤ事象から保護するためのさらに他の技術は、それぞれが、予想電流を伝えるのに十分な面積を有する２つのステアリングダイオードを提供することである。この技術では、図１０に示すように、一方のステアリングダイオードＳＤ１は、入力ボンディングパッドと正の電圧供給ボンディングパッドＶＣＣＰとの間に結合される。他のステアリングダイオードＳＤ２は、接地ボンディングパッド１８ｊと入力ボンディングパッド１６ｊとの間に結合され、そのアノードは接地され、そのカソードは入力ボンディングパッドに結合される。通常の動作条件下では、ステアリングダイオードＳＤ１およびＳＤ２は逆バイアスがかけられる。ツェナーダイオードＺＤｊなどのクランプ装置は、正の電圧供給ボンディングパッドＶＣＣＰと接地ボンディングパッド１８ｊとの間に結合される。そのカソードはＶＣＣＰに結合され、そのアノードは接地され、図１０の回路が通常に動作中のダイオードＺＤｊは、逆バイアスをかけられ、非導通状態である。正の供給電圧が通常の動作電圧を超えると、ダイオードＺＤｊは、アバランシェ降伏を引き起こし、導通状態となる。この結果、正の供給電圧パッドＶＣＣＰにおける電圧が通常の動作レベルまで減少すると、ツェナーダイオードＺＤｊはオフにされる。
【０００５】
ＥＳＤテストは、通常、集積回路チップが、供給電圧を印加しない状態でカプセル化されるパッケージ上で行われる。トランジスタ１４ｊが入力５ボンディングパッドに結合されない場合、入力ボンディングパッドと接地ボンディングパッドとの間の正のＥＳＤパルスは、ステアリングダイオードＳＤ１に順バイアスをかける。
【０００６】
図１０の入力ボンディングパッドにおける電圧が接地ボンディングパッドよりもさらに負であるときの負のＥＳＤ事象では、ステアリングダイオードＳＤ２は、低電圧降下で順バイアスをかけられ、このとき同時に逆バイアスがかけられるトランジスタ１４ｊは、損傷されない。
【０００７】
正のＥＳＤ事象では、図１０のダイオードＺＤｊにかけられる逆バイアス電圧は増加し、ダイオードＺＤｊは、破壊モードとなり、導通状態になる。正の電圧供給における電圧は、クランプ装置ＺＤｊが導通状態になるまで増加する。入力パッドにおける電圧は、ダイオードＺＤｊの破壊電圧のレベルまで増加し、ステアリングダイオードの順電圧は低下する。トランジスタのベースが入力ボンディングパッドに接続されると、トランジスタには順バイアスがかけられる。トランジスタが十分に大きい場合、トランジスタは、ＥＳＤ事象によって引き起こされるすべての電流を損傷させずに接地ボンディングパッドまで搬送する。
【０００８】
【発明が解決しようとする課題】
上記の技術は、いくらかのＥＳＤ保護を提供するが、さらなる改良が必要であると考えられる。無線動作周波数で動作し得る集積回路の入力ボンディングパッドに結合された回路の向上した制限電流ＥＳＤ事象保護が所望される。
【０００９】
【課題を解決するための手段】
本発明によると、集積回路は、入力ボンディングパッドおよび接地ボンディングパッドを有する。入力ボンディングパッドと接地ボンディングパッドとの間に結合された回路は、入力ボンディングパッドに結合された第１の電極と、接地ボンディングパッドに結合された第２の電極とを備えたトランジスタを有する。ステアリングダイオードは、入力ボンディングパッドと接地ボンディングパッドとの間に結合される。ステアリングダイオードには、入力ボンディングパッドに印加される電圧が接地ボンディングパッドにおける電圧を超えると、通常の動作条件下およびＥＳＤ事象中に逆バイアスがかけられる。
【００１０】
エミッタと接地ボンディングパッドとの間には他の回路素子があってもよい。少なくとも２つの直列接続されたダイオードは、入力ボンディングパッドと接地ボンディングパッドとの間で結合される。少なくとも２つの直列接続されたダイオードの１つのアノードは、入力ボンディングパッドに結合される。少なくとも２つの直列接続されたダイオードの１つのカソードは、接地ボンディングパッドに結合される。少なくとも２つの直列接続されたダイオードは、ステアリングダイオードと共に、入力ボンディングパッドと接地ボンディングパッドとの間に結合された回路のＥＳＤ保護に寄与する。
【００１１】
図１は、改良されたＥＳＤ保護を有する集積回路１０ａの一部の概略図を示す。集積回路パッケージ内では、例えば、５００メガヘルツより大きい無線周波数で動作可能な低ノイズのカスコード増幅器などの回路１２ａの入力段にＥＳＤ保護が与えられている。低ノイズ増幅器は、通常、入力ボンディングパッドに結合された大きなトランジスタを用いて設計される。回路１２ａは、入力ボンディングパッド１６ａとＡＣ接地ボンディングパッド１８ａとの間に結合されたベース−エミッタ接合を有する共通エミッタ構成におけるＮＰＮトランジスタを有する。但し、本発明はこれに限定されない。単一のマルチエミッタトランジスタを例示しているが、ノイズを低減させるためには、並列動作で構成される１つより多くのトランジスタを用いてもよい。ステアリングダイオード２０ａは、接地ボンディングパッド１８ａと入力ボンディングパッド１６ａとの間に結合され、負のパルスＥＳＤ事象を収容する。少なくとも２つの直列接続されたダイオード２２ａおよび２４ａは、入力ボンディングパッド１６ａと接地ボンディングパッド１８ａとの間に結合され、正のパルスＥＳＤ事象を収容する。集積回路１０ａはまた、電力供給ボンディングパッドＶｃｃＰに接続されたカソードと接地ボンディングパッド１８ａに接続されたアノードとを備えたツェナー・ダイオードＺＤａ等の、クランプデバイスを含んでいてもよい。
【００１２】
回路１２ａは、集積回路１０ａの一部であり、限定はされないが、カスコードバイポーラ共通エミッタ低ノイズ増幅器を有し得る。回路１２ａの入力段は、入力ボンディングパッド１６ａと接地ボンディングパッド１８ａとの間に結合されたベース−エミッタ接合を有する共通エミッタ構成においてトランジスタ１４ａを有する。トランジスタ１４ａのエミッタと接地ボンディングパッド１８ａとの間もしくはトランジスタ１４ａのベースと入力ボンディングパッド１６ａとの間に、トランジスタ、コンデンサ、ダイオード、インダクタおよび／または抵抗器（図示せず）などの他の回路構成要素が存在していてもよい。これらの構成要素は、通常の動作では、回路１２ａの動作を線形にするが、ＥＳＤ事象では無視できる程度の効果しかもたないため、図示しない。
【００１３】
アノードが接地ボンディングパッド１８ａに結合され、カソードが入力ボンディングパッド１６ａに結合されたステアリングダイオード２０ａは、回路１２ａの通常の動作では、逆バイアスがかけられる。ステアリングダイオード２０ａは、負のＥＳＤパルス中に入力ボンディングパッド１６ａを保護する。入力ボンディングパッド１６ａは、接地に対して負となると、ステアリングダイオード２０ａにおけるバイアスは反転して順バイアスがかけられ、入力ボンディングパッド１６ａとの間で１つのダイオード電圧降下が生じる。ステアリングダイオード２０ａは、これらの条件下で、導通状態となり、負のＥＳＤパルスによるトランジスタ１４のベース−エミッタ接合にわたって形成される逆バイアス電圧を最小限に抑える。ステアリングダイオード２０ａは、負のＥＳＤパルスの条件下では、バイアスを反転させ、導通状態となるため、トランジスタ１４ａのベース−エミッタ接合に印加される逆バイアス電圧は、１つのダイオード電圧降下に限定される。したがって、トランジスタ１４ａのベース−エミッタ接合の逆バイアスが大きくなり、最終的に、ベース−エミッタ接合が損傷なしに耐えられる電力消失を超えることがないように防止される。さらに低い電流ＥＳＤ事象でも、電流利得（ベータ）は、大きな逆バイアス電圧のために低下し得る。
【００１４】
トランジスタ１４ａは、固有のベース抵抗を有する。ベース抵抗は、トランジスタのサイズとは反比例する。すべての処理技術に対して、トランジスタベースの厚さはほぼ同じであるため、バイポーラトランジスタのベース抵抗は、トランジスタの面積に比例する。大面積のベース抵抗は小さいため、ＥＳＤ事象では無視できる程度である。しかし、ベース抵抗は、トランジスタの面積が小さくなるほど大きくなるため、ＥＳＤ事象では無視できない。ベース抵抗は、ＥＳＤ事象中にトランジスタを通過する電流を限定するように寄与する。
【００１５】
トランジスタ１４ａが、損傷なしにＥＳＤ事象による予想電流のすべてを搬送するように製造される線幅処理技術に対して十分な容量を有するようなサイズに形成される場合、入力ボンディングパッド１６と正の電圧供給ＶＣＣＰとの間のステアリングダイオードは、このようなステアリングダイオードが正負ＥＳＤ事象において順バイアスがかけられないようには必ずしもならない。例えば、ダイオード２２ａおよび２４ａが存在しない状態での７０×１０Ｅ−６メートル、７０×１０Ｅ−６メートル、０．１５×１０Ｅ−６メートルのトランジスタ１４ａは、損傷なしにＥＳＤ事象からの電流サージに耐えることができる。このサイズのトランジスタは、ダイオード２２ａおよび２４ａが存在しない状態で損傷なしに、ＥＳＤ事象に耐えることが可能な最も小さなトランジスタである必要はない。
【００１６】
ダイオード２２ａおよび２４ａが存在する場合には、トランジスタ１４ａは、トランジスタが機能でき、損傷なしにＥＳＤ事象に耐えられるような実質的に任意の寸法まで小さくすることができる。バイポーラトランジスタのベース抵抗は、トランジスタのサイズと反比例する。トランジスタ１４ａのサイズが小さくなるほど、トランジスタのベース抵抗は増加し、トランジスタを通るＥＳＤ事象の電流の流れが限定され、これは、トランジスタ１４ａをＥＳＤ事象による損傷から保護するのに寄与する。集積回路１０ａにダイオード２２ａおよび２４ａが存在すると、回路１２ａは、入力ボンディングパッド１６ａ上での瞬間的な非常に高い電圧（例えば、２０００ボルトを超える電圧）に耐えることができる。
【００１７】
入力ボンディングパッド１６ａ上でのこのようなステアリングダイオードによる容量性負荷は、ステアリングダイオード（図１０におけるダイオードＳＤ１）を除去することによって低減され得る。入力ボンディングパッド１６ａとＶＣＣＰとの間にステアリングダイオードが存在することによって、入力ボンディングパッド１６ａに印加される無線周波数信号は低減される。なぜなら、高い周波数でのダイオードのキャパシタンスによって、入力ボンディングパッドとパッドＶＣＣＰとの間は低インピーダンスになるからである。高周波数低インピーダンスは、入力信号の電力のすべてをトランジスタ１４ａのベースに提供せずに、入力ボンディングパッド１６ａに印加される入力信号の電力のいくらかを、正の電圧パッドＶＣＣＰに結合された電力供給に流用する。
【００１８】
２つのダイオード２２ａおよび２４ａが入力ボンディングパッド１６ａと接地ボンディングパッド１８ａとの間に結合されると、トランジスタ１４ａはより小さくなり得る。ダイオード２２ａおよび２４ａにわたる電圧降下は、２つのダイオード電圧降下に限定され、トランジスタ１４ａのベース−エミッタ接合にわたって形成されるのと同じ電圧およびトランジスタ１４のエミッタと接地ボンディングパッド１８ａとの間に存在する抵抗器２６ａなどの任意のインピーダンスである。限定された電圧降下は、トランジスタ１４ａ、ベース−エミッタ接合、抵抗器２６ａ、および固有のベース抵抗にわたって現れる。ダイオード電圧降下の１つは、トランジスタ１４ａのベース−エミッタ接合にわたって引き起こされるため、他のダイオード電圧降下は、ベース抵抗および抵抗器２６ａに渡って現れる。抵抗器２６ａのインピーダンスおよび固有のベース抵抗は、ＥＳＤ事象中にトランジスタ１４ａに損傷を与えないように電流を制限する。トランジスタ１４ａに固有のベース抵抗は、ＥＳＤ事象において、トランジスタ１４ａを通る電流の制限に寄与するため、トランジスタ１４ａは、ダイオード２２ａおよび２４ａが存在しないときと比較して存在しているときにより小さくなり得る。
【００１９】
トランジスタが製造される線幅処理技術では、トランジスタ１４ａが損傷を与えずにＥＳＤ事象による予想電流のすべてを搬送するようなサイズに形成されない場合、ＥＳＤ事象中にトランジスタ１４ａにＥＳＤ保護を与えるために接地への他の経路が必要である。このような接地への他の１つの経路は、入力ボンディングパッド１６ａと接地ボンディングパッド１８ａとの間の少なくとも１つのステアリングダイオードである。しかし、１つのステアリングダイオードのみが存在している場合、そのダイオードには順バイアスがかけられ、回路１２ａの通常の動作中にオンにされる。したがって、少なくとも２つのダイオードは、入力ボンディングパッド１６ａと接地ボンディングパッド１８ａとの間で結合される。ダイオード２２ａのアノードは、入力ボンディングパッド１６ａに結合される。ダイオード２２ａのカソードは、ダイオード２４ａのアノードに結合される。ダイオード２４ａのカソードは、接地ボンディングパッド１８ａに結合される。ダイオード２２ａおよび２４ａは、回路１２ａの通常の動作条件下でわずかに順バイアスがかけられる。ダイオード２２ａおよび２４ａは、正のＥＳＤパルスからの入力ボンディングパッド１６ａを保護する。回路１２ａの通常の動作条件下では、抵抗器２６ａにわたって形成されるｄｃ電圧は、１つのダイオード電圧降下未満であるため、約０．７ボルト未満である。ダイオード２２ａおよび２４ａは、回路１２ａの通常の動作中には順バイアスがかけられるが、順バイアスは不十分であるため、導通状態にはならない。
【００２０】
入力ボンディングパッド１６ａが、正のＥＳＤ事象のために、接地ボンディングパッド１８ａに対して正になると、直列結合されたダイオード２２ａおよび２４ａ上のバイアスは、ダイオード２２ａおよび２４ａが導通し始めるまで増加する。導通しているダイオード２２ａおよび２４ａは、接地ボンディングパッド１８ａに対して、入力ボンディングパッド１６ａにおける電圧の増加を制限する。ダイオード２２ａおよび２４ａが存在するとき、トランジスタ１４ａは、ダイオード２２ａおよび２４ａが存在しない場合よりもさらに小さくされ得る。さらに、ダイオード２０ａは、回路１２ａの性能を最大にするように製造され、例えば、できるだけ小さくされ、キャパシタンスを最小限に抑える。
【００２１】
ダイオード２０ａ、２２ａおよび２４ａのそれぞれは、１から２アンペアの電流の範囲で電流を取り扱うようなサイズに形成される。ダイオード２２ａおよび２４ａは、直列に結合されているため、ダイオード２２ａおよび２４ａの存在による入力ボンディングパッド１６ａの全キャパシタンスは、いずれかのダイオード単独の場合のキャパシタンスよりも小さい。なぜなら、逆キャパシタンスの合計は、個々のキャパシタンスのそれぞれの逆数の合計であるからである。ダイオードが同一である場合、キャパシタンスは、単一のダイオードのキャパシタンスの半分に低減される。入力ボンディングパッド１６ａにおけるキャパシタンスの減少によって、回路１２ａに与えられる信号の損失は減少する。
【００２２】
保護されるトランジスタは、バイポーラトランジスタには限定されない。トランジスタは、例えば、金属酸化物半導体（ＭＯＳ）トランジスタであり得る。図２は、図１のトランジスタ１４ａがＭＯＳトランジスタ１４ｂに置き換えられた本発明の他の実施形態を示す。集積回路１０ｂの回路１２ｂでは、トランジスタ１４ｂのゲートは入力ボンディングパッド１６ｂに結合され、ソースは、接地ボンディングパッド１８ｂに結合される。トランジスタ１４ｂのゲート−ソースキャパシタンスの破壊は、２つのダイオード電圧降下よりも大きくなるように設計されなければならない。トランジスタ１４ｂのためのターンオン電圧は、２つの電圧降下よりも小さくなるように設計されなければならない。
【００２３】
ＥＳＤ事象では、入力ボンディングパッド１６ｂにおける電圧は、ダイオード２２ｂおよび２４ｂの存在による２つのダイオード電圧降下を超えず、それによって、ＭＯＳトランジスタ１４ｂを保護する。２つのダイオード電圧降下は、トランジスタ１４ｂのゲート−ソースキャパシタンスに損傷を与えるほど十分ではない。
【００２４】
図３は、集積回路１０ｃの回路１２ｃが、入力ボンディングパッド１６ｃと接地ボンディングパッド１８ｃとの間に直列に接続された２つより多くのダイオードを有する本発明の他の実施形態を示す。２つより多くのダイオードは、入力ボンディングパッド１６ｃにおける容量性負荷をさらに低減させる。さらに、抵抗器２６ｃにわたって形成される電圧は、（Ｎ−１）未満（ここで、Ｎは、回路１２ｃの通常動作条件下でのダイオードの数）のダイオード電圧降下であるため、ダイオードＤ１、Ｄ２、．．．、ＤＮは、順バイアスがかけられていても、導通状態になるほど十分に順バイアスがかけられない。入力ボンディングパッド１６ｃが接地ボンディングパッド１８ｃより高い電位であるＥＳＤ事象の条件下では、ダイオードＤ１、Ｄ２、．．．、ＤＮは、導通状態になるのに十分な順バイアスがかけられ、それによって、ＥＳＤ事象によって形成される電圧に対する接地への経路が提供され、トランジスタ１４ｃおよび回路１２ｃが損傷から保護される。当業者であれば、ターンオン電圧が２つのダイオード電圧降下よりも大きい、多数のダイオードＤ１、Ｄ２、．．．、ＤＮを用いる金属酸化物半導体回路１２ｃを設計することができる。
【００２５】
所定の線幅処理技術においてできるだけ小さく製造されたダイオードは、同じ線幅処理技術で製造された大きなダイオードよりもカソード−アノードキャパシタンスはより小さくなる。キャパシタンスがより小さくなると、入力ボンディングパッドにおけるキャパシタンスも小さくなり、それによって、入力ボンディングパッド１６ｃに与えられる入力信号によってチャージされる容量性負荷も小さくなる。しかし、小さなダイオードは、大きなインピーダンスを有するため、ＥＳＤ事象においてそれほど保護を提供しない。したがって、提供されるＥＳＤ保護と、寄生容量の大きさとの間でトレードオフがなされる。
【００２６】
図４は、他の実施形態の集積回路１０ｄを示す。図４に示す実施形態では、入力ボンディングパッド１６ｄと出力ボンディングパッド１８ｄとの間に結合された少なくとも２つのダイオードは、ダイオードＴＤ１およびＴＤ２として構成されるトランジスタである。図４においてダイオードとして構成されるトランジスタは、バイポーラトランジスタとして例示されるが、限定はされないが、図５に示すように、金属酸化物半導体技術を含む任意の技術で製造され得る。
【００２７】
図６は、トランジスタ１４ｆが物理的に十分大きい、即ち、順方向のベース−エミッタ電流パルスのＥＳＤ事象中に損傷を受けない十分な容量である他の実施形態の集積回路１０ｆを示す。図６の概略図は、単一のステアリングダイオードを用いる回路の入力段の静電放電保護を導入する集積回路の一部である。図６に示す実施形態は、図１０に示す回路と同様である。入力ボンディングパッド１６ｆと接地ボンディングパッド１８ｆとの間のステアリングダイオードは保持され、入力ボンディングパッド１６ｊと入力電力ボンディングパッドＶＣＣＰとの間に結合される図１０のステアリングダイオードＳＤ１は除去される。入力ボンディングパッド１６ｊと電力供給ボンディングパッドＶＣＣＰとの間のステアリングダイオードを除去することによって、ステアリングダイオード２０ｆによって与えられるＥＳＤ保護の実質的にすべてを保持しながら、入力ボンディングパッド１６ｆにおける容量性負荷が低減される。トランジスタ１４ｆは、損傷を与えずに、予想されるＥＳＤ電流を搬送するのに十分大きくなければならない。
【００２８】
図７は、共通エミッタ構成においてＰＮＰトランジスタ１４ｇを有する回路１２ｇの入力段の静電放電保護を導入する他の実施形態の集積回路１０ｇを示す。当業者であれば、ステアリングダイオード２０ｇならびにダイオード２２ｇおよび２４ｇだけでなく、電力供給の極性を反転させる必要性を認識するであろう。
【００２９】
図８は、共通ベース構成においてＮＰＮトランジスタ１４ｈを有する回路１２ｈの入力段の静電放電保護を導入する他の実施形態の集積回路１０ｈを示す。
【００３０】
図９は、共通ベース構成においてＰＮＰトランジスタ１４ｊを有する回路１２ｉの入力段の静電放電保護を導入する他の実施形態の集積回路１０ｉを示す。
【００３１】
当該技術分野で公知のように、集積回路１０ａから１０ｊは、通常、パッケージ内に封入される。集積回路は、パドルと絶縁されたリードとを有するリードフレームのパドル上に配置されている。ワイヤは、集積回路上の対応するボンディングパッドと、リードフレームのリードとの間に接着されている。集積回路チップおよびボンディングワイヤは、オーバーモールド（overmold）動作などにおいてパッケージ内に封入され、パッケージングされた集積回路を形成する。
【００３２】
入力ボンディングパッドおよび接地ボンディングパッドを参照したが、これらのボンディングパッドの電気等価への結合で十分である。様々な実施形態に示すトランジスタは、特定のタイプのトランジスタとして示される。但し、本発明はこれらに限定されない。他のタイプのトランジスタを本発明と共に用いてもよい。様々な回路を例示したが、様々な回路のすべての可能な組み合わせを例示しているわけではない。
【００３３】
例示した回路の組み合わせは、本発明の範囲内であると見なされる。上記実施形態は、０．２５ミクロンの技術において実施される例示的な実施形態に適切な典型的な設計値を与えるが、広い範囲のトランジスタ、抵抗器、およびダイオードのサイズも必要とされる保護および構成要素の値に応じて可能である。
【００３４】
【発明の効果】
上記のように、本発明によると、無線動作周波数で動作し得る集積回路の入力ボンディングパッドに結合された回路の向上した制限電流ＥＳＤ事象保護が提供される。
【図面の簡単な説明】
【図１】  本発明によるバイポーラトランジスタを有する回路の入力段の静電放電保護を導入する集積回路の一部の概略図。
【図２】  金属酸化物半導体トランジスタを有する回路の入力段の静電放電保護を導入する集積回路の一部の概略図。
【図３】  静電放電保護回路の他の実施形態を導入する集積回路の一部の概略図。
【図４】  バイポーラトランジスタがダイオードとして構成されている、図１に類似した集積回路の一部の概略図。
【図５】  ダイオードとして構成されるトランジスタが金属酸化物半導体トランジスタである、図４に類似した集積回路の一部の概略図。
【図６】  単一ステアリングダイオードを用いる回路の入力段の静電放電保護を導入する集積回路の一部の概略図。
【図７】  共通エミッタ構成にＰＮＰトランジスタを有する回路の入力段の静電放電保護を導入する集積回路の一部の概略図。
【図８】  共通ベース構成にＮＰＮトランジスタを有する回路の入力段の静電放電保護を導入する集積回路の一部の概略図。
【図９】  共通ベース構成にＰＮＰトランジスタを有する回路の入力段の静電放電保護を導入する集積回路の一部の概略図。
【図１０】  従来の入力段静電放電保護を例示する集積回路の一部の概略図。
【符号の説明】
１２ａ  回路
１４ａ  トランジスタ
１６ａ  入力ボンディングパッド
１８ａ  ＡＣ接地ボンディングパッド
２０ａ  ステアリングダイオード
２２ａ  ダイオード
２４ａ  ダイオード
２６ａ  抵抗器
【図１】
0005024808.tif 000002
【図２】
0005024808.tif 000003
【図３】
0005024808.tif 000004
【図４】
0005024808.tif 000005
【図５】
0005024808.tif 000006
【図６】
0005024808.tif 000007
【図７】
0005024808.tif 000008
【図８】
0005024808.tif 000009
【図９】
0005024808.tif 000010
【図１０】
0005024808.tif 000011