(57)【特許請求の範囲】
【請求項１】
複数の導電層を積層した積層構造体を備えた基板の製造方法であって、
前記積層構造体に含まれる酸化亜鉛を主成分とする第１導電層を形成する工程と、
前記導電層を形成するために施される化学的な処理に用いられる物質と接触する面に位置する第２導電層であって、上記物質に対する耐浸食性が酸化亜鉛よりも高い材料の第２導電層を形成する工程とを少なくとも含み、
前記基板の導電層が形成された側に感光性レジストを形成する工程と、
前記感光性レジストを露光してから現像液で現像してパターン化して配向制御用突起を形成する感光性レジストパターン化工程とをさらに含み、
前記第２導電層は、前記現像液に対する耐浸食性が酸化亜鉛よりも高いことを特徴とする導電層を備えた基板の製造方法。
【請求項２】
前記感光性レジストパターン化工程でパターン化した形状を検査する工程と、
該検査工程で不良と判断された場合には剥離液により感光性レジストを剥離する工程とをさらに含み、
前記第２導電層の材料は前記剥離液に対する耐浸食性が酸化亜鉛よりも高いことを特徴とする請求項１に記載の導電層を備えた基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、アクティブマトリクス基板やカラーフィルタ基板等の表示用基板に用いることができる導電層を備えた基板、表示装置および導電層を備えた基板の製造方法に関するものである。
【背景技術】
【０００２】  現在、液晶表示装置は、小型、薄型、低消費電力、および軽量といった特徴を持ち、各種電子機器に広く用いられるようになっている。特に、スイッチング素子を能動素子として有するアクティブマトリクス型の液晶表示装置は、ＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）と同等の表示特性が得られるため、パソコン等のＯＡ機器、テレビ等のＡＶ機器や携帯電話などに広く応用されている。また、近年、液晶表示装置は、大型化と、高精細化、画素有効面積比率向上（高開口率化）などの品位向上とが急速に進んでいる。液晶表示装置の液晶パネルは、典型的には、アクティブマトリクス基板と、アクティブマトリクス基板と対向するようにカラーフィルタ基板を貼り合わせて、それら基板と基板との間に液晶を注入することによって製造される。そして、液晶パネルの外部引き出し端子にドライバ等を接続することにより、液晶表示装置は製造される。【０００３】  上記のような目的を達成する液晶表示装置の構成要素であるアクティブマトリクス基板は、信号線と走査線とが絶縁性基板に設けられており、信号線と走査線とが交差する交差部に、スイッチング素子と画素電極とが設けられている。【０００４】  また、上記のように、アクティブマトリクス基板と対向するようにカラーフィルタ基板を貼り合わせて、それら基板と基板との間に液晶を注入することによって、液晶表示装置は製造される。ここで言うカラーフィルタ基板としては、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の色領域が、アクティブマトリクス基板側の画素領域と一致するように作成されており、各画素領域以外の部分にはブラックマトリクス（遮光膜）が埋められ、それらの上層に透明電極が形成された基板が挙げられる。【０００５】  さらに付け加えると、近年、特に大型ＴＶなどに用いられる液晶表示装置の性能として、応答速度の向上と視角特性の改善（広視野角化技術）とが強く求められる傾向にある。そして、これらの要求を満たす技術を適用した垂直配向型液晶表示装置である、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）型液晶表示装置が提案されている（例えば、特許文献１参照）。【０００６】  このＭＶＡ型液晶表示装置のアクティブマトリクス基板表面あるいはカラーフィルタ基板には、上記性能を引き出すために、液晶分子のプレチルトを制御するための突起（配向制御用の突起）あるいは電極スリットが設けられている。【０００７】  図９は、ＭＶＡ型表示装置のアクティブマトリクス基板１３０における１画素と、その１画素の隣りに位置する画素の一部とを示す平面図である。なお、図９に示すアクティブマトリクス基板１３０は、薄膜トランジスタアレイを備えた構成である。図９に示すように、アクティブマトリクス基板１３０の１画素において、ゲートライン（走査線）１０１とソースライン（信号線）１０２とが、互いに交差するように配置されている。その交差する部分には、スイッチング素子（薄膜トランジスタ、以降ＴＦＴと表記）１１４と画素電極１０３とが配置されている。スイッチング素子１１４は、ゲートライン１０１に接続されたゲート電極１０４と、ソースライン１０２に接続されたソース電極１０５と、画素電極１０３に接続さ���たドレイン電極１０６ａおよび島状の半導体層１２５とから形成される。【０００８】  画素電極１０３には、コンタクトホール１０９を介して、ドレイン引き出し電極１０６ｂが接続されている。また、ドレイン引き出し電極１０６ｂは、ゲート絶縁膜１１１をはさんで補助容量ライン１０７と対向することによって補助容量を形成している。【０００９】  次に、薄膜トランジスタアレイの製造方法について、上記アクティブマトリクス基板１３０を例として、図９および図１０を用いて簡単に説明する。なお、図１０は、図９に示す薄膜トランジスタアレイのＤ１−Ｄ２線における矢視断面図である。【００１０】  まず、ガラス等の透明絶縁性基板からなる基板１１０上に、ゲートライン（走査線）１０１と、ゲート電極１０４と、補助容量ライン１０７とを、成膜、フォトリソグラフィー、エッチングにより同時に形成する。【００１１】  次に、それらの上に、ゲート絶縁膜１１１、活性半導体層１１２、低抵抗半導体層（例えばｎ型アモルファスシリコン）１１３を成膜し、島状の半導体層１２５をフォトリソグラフィー、エッチングにより形成する。【００１２】  さらに、ソースライン１０２と、ソース電極１０５と、ドレイン電極１０６ａと、ドレイン引出し電極１０６ｂを、成膜、フォトリソグラフィー、エッチングにより同時に形成し、さらに連続してｎ型半導体層１１３をソース・ドレイン分離エッチングする。【００１３】  その後、全面を覆うように、ＳｉＮｘ（窒化ケイ素膜）などからなる下層層間絶縁膜１２０を成膜する。続いて感光性アクリル樹脂などからなる上層有機層間絶縁膜１１５を成膜し、後にコンタクトホール１０９を形成する位置に、フォトリソグラフィーによりコンタクトホール用パターンを形成する。【００１４】  次に、コンタクトホール１０９とゲートライン外部引き出し端子とソースライン外部引出し端子とを形成するため、上層有機層間絶縁膜１１５をマスクとして下層層間絶縁膜１２０およびゲート絶縁膜１１１を連続してエッチングする。【００１５】  次に、コンタクトホール１０９およびゲートライン外部引き出し端子、ソースライン外部引出し端子を被覆するように、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などからなる透明導電膜を成膜し、画素電極１０３、ゲートライン外部引き出し端子最上層電極およびソースライン外部引き出し端子最上層電極をフォトリソグラフィーおよびエッチングにより形成する。【００１６】  なお、液晶分子の配向を制御するため、画素電極にスリットパターン１５０を設けてある。また、上記コンタクトホール１０９により、ＴＦＴのドレイン電極１０６ａと画素電極１０３とが、ドレイン引出し電極１０６ｂを介して接続される。【００１７】  上記製造方法により、アクティブマトリクス基板１３０において、ソースライン１０２と画素電極１０３とを、層間絶縁膜１１５、１２０を挟んで分離することができる。【００１８】  上記のようにしてソースライン１０２と画素電極１０３とを分離する製造方法によって、画素電極１０３とソースライン１０２との短絡による歩留まりの低下を防ぐことができる。また、同時に、図９に示すように、画素電極１０３とソースライン１０２とを、上から見た状態で、重ね��わせることができるので、液晶表示装置の開口率を改善している。【００１９】  次に、図１１、図１２を用いてＭＶＡ型表示装置のカラーフィルタ基板２１０について説明する。図１１はＭＶＡ型表示装置のカラーフィルタ基板２１０における１画素と、その１画素の隣りに位置する画素の一部とを示す平面図である。図１２は、図１１のＥ１−Ｅ２切断線による断面に対応する、カラーフィルタ基板の断面図である。【００２０】  カラーフィルタ基板２１０は、透明基板２００の上に典型的には３原色（赤、緑、青）の着色層２２０およびブラックマトリクス層（以降、ＢＭと表記）２２１などからなるカラーフィルタ層２２２、ＩＴＯなどからなる対向電極２２３、配向膜（図示せず）、および配向制御用の突起２２４を有する。【００２１】  透明基板２００上に、スピンコートによりカーボンの微粒子を分散したネガ型のアクリル系感光性樹脂液などを塗布した後、乾燥を行い、黒色感光性樹脂層を形成する。続いてフォトマスクを介して黒色感光性樹脂層を露光した後、現像を行って、ＢＭ２２１を形成する。このとき第１着色層（例えば赤色層）、第２着色層（例えば緑色層）、および第３着色層（例えば青色層）が形成される領域に、それぞれ第１着色層用の開口部、第２着色層用の開口部、第３着色層用の開口部が形成されるようにＢＭを形成する。なお、それぞれの開口部は、アクティブマトリクス基板の画素電極に対応するように形成される。【００２２】  次に、スピンコートにより顔料を分散したネガ型のアクリル系感光性樹脂液を塗布した後、乾燥を行い、フォトマスクを用いて露光および現像を行い、上記第１着色層用の開口部の位置に赤色層を形成する。【００２３】  その後、第２色層用（例えば緑色層）、および第３色層用（例えば青色層）についても同様に形成し、カラーフィルタ層２２２が完成する。さらに、ＩＴＯなどからなる透明電極２２３をスパッタリングにより形成する。その後、スピンコートにより感光性のポジ型のフェノールノボラック系感光性樹脂液を塗布した後、乾燥を行い、フォトマスクを用いて露光および現像を行い垂直配向制御用突起２２４を形成する。以上により、カラーフィルタ基板が形成される。【００２４】  なお、ＭＶＡ方式のカラーフィルタ基板２１０に設けられている垂直配向制御用突起２２４のかわりに、アクティブマトリクス基板１３０の画素電極１０３と同様に、液晶分子の配向を制御するためにスリットパターンを設ける場合もある。一方、アクティブマトリクス基板１３０に設けられている画素電極１０３にスリットパターン１５０を形成するかわりに、カラーフィルタ基板２１０に設けたものと同様な配向制御用突起を設けてもよい。【００２５】  ところで、上述のカラーフィルタ基板やアクティブマトリクス基板には、透明導電膜が必須の構成要素となり、ＩＴＯ（錫を含有するインジウム酸化物）、ＩＺＯ（亜鉛を含有するインジウム酸化物）などの電極材料を用いて作製されている。しかし、このような透明導電膜は、希少金属であるインジウムを含有するため高価であり、かつ供給不足が生じやすい。そのため、カラーフィルタ基板の生産およびアクティブマトリクス基板の生産に、支障が生じる問題点がある。これに対して、酸化亜鉛（以下、ＺｎＯと表記）は、資源的に豊富であるという利点があり、例えば特許文献２にＺｎＯを透明電極として用いることが記載されている。
【特許文献１】特開平１１−２４２２２５号公報（１９９９年９月７日公開）
【特許文献２】特開昭６２−１２４５３０号公報（１９８７年６月５日公開）
【発明の開示】
【００２６】  しかしながら、上記アクティブマトリクス基板およびカラーフィルタ基板の構成、製造方法において、透明電極膜にＺｎＯを用いた場合、耐腐食性（耐浸食性）が低いという問題点がある。
【００２７】  具体的には、アクティブマトリクス基板の画素電極、ゲートライン外部引き出し端子最上層電極およびソースライン外部引き出し端子最上層電極にＺｎＯを用いた場合以下のような課題がある。すなわち、フォトリソグラフィー技術を用いて、例えばフェノールノボラック樹脂など感光性レジストを塗布・露光・現像し、画素電極、ゲートライン外部引き出し端子最上層電極およびソースライン外部引き出し端子最上層電極のパターン形状に形成し、レジストパターンをマスクとしてエッチング形成した後、レジストパターンを剥離液にて剥離除去するが、その剥離除去工程においてＺｎＯが浸食される問題点があった。
【００２８】  また、アクティブマトリクス基板の画素電極、ゲートライン外部引き出し端子最上層電極およびソースライン外部引き出し端子最上層電極にＺｎＯを用いた場合、以下のような課題がある。すなわち、フォトリソグラフィー技術を用いて、例えばフェノールノボラック樹脂などのポジ型の感光性レジストを塗布し、露光・現像することによって画素電極、ゲートライン外部引き出し端子最上層電極およびソースライン外部引き出し端子最上層電極のパターン形状に形成し、レジストパターンをマスクとしてエッチング形成する場合に、フォトリソグラフィー工程におけるレジスト塗布・露光ミス発生時には、その後の現像によりＺｎＯが浸食されてしまう。
【００２９】  また、レジスト塗布・露光・現像ミス発生時にはレジスト膜をレジスト剥離液にて剥離し、再度フォトリソグラフィーを行う（フォトリワーク）必要がある。このフォトリワーク時には、剥離液によりＺｎＯが浸食されるという問題点がある。
【００３０】  以上のような問題点は、上述のＭＶＡ型の液晶表示装置だけでなく、ＭＶＡ方式以外の液晶表示装置、ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、プラズマ表示装置等の各種表示装置を始めとして、太陽電池などの光電変換装置、タッチパネルなど、フォトリソグラフィー工程が施される透明電極の導電層を備える基板に生じる得るものである。
【００３１】  また、上述のＭＶＡ型液晶表示装置において、アクティブマトリクス基板の画素電極に液晶分子の配向を制御するためのスリットを形成するかわりに、垂直配向制御用突起を形成する場合には、例えばフェノールノボラック樹脂などのポジ型の感光性レジストを画素電極上に塗布し、露光・現像することによりパターン形成することになる。ところが、その垂直配向制御用突起を形成する際に、非露光領域のＺｎＯが現像液により浸食される問題点がある。
【００３２】  また、ＭＶＡ型液晶表示装置において、カラーフィルタ基板の透明電極にＺｎＯを用いた場合にも、上記のようなアクティブマトリクス基板と同様の課題がある。すなわち、垂直配向制御用突起は、例えばフェノールノボラック樹脂などのポジ型の感光性レジストを塗布し、露光・現像することによりパターン形成されるが、その垂直配向制御用突起を形成する際に、その突起下以外の領域に存在するＺｎＯは、現像液により浸食されてしまう問題点があった。さらに、垂直配向制御用突起を形成する際に、感光性レジストの塗布・露光ミスにより感光性樹脂パターンが欠損した領域のＺｎＯは、露光後の現像液により浸食される問題点があった。また、フォトリワーク時には、剥離液によりＺｎＯが浸食される問題点がある。また、垂直配向制御用突起のかわりにスリットを形成する場合、フォトリソグラフィー工程での現像液による浸食や、フォトリワーク時に剥離液によりＺｎＯが浸食される問題がある。
【００５４】
本発明にかかる導電層を備えた基板の製造方法は、複数の導電層を積層した積層構造体を備えた基板の製造方法であって、前記積層構造体に含まれる酸化亜鉛を主成分とする第１導電層を形成する工程と、前記導電層を形成するために施される化学的な処理に用いられる物質と接触する面に位置する第２導電層であって、上記物質に対する耐浸食性が酸化亜鉛よりも高い材料の第２導電層を形成する工程とを少なくとも含み、前記基板の導電層が形成された側に感光性レジストを形成する工程と、前記感光性レジストを露光してから現像液で現像してパターン化して配向制御用突起を形成する感光性レジストパターン化工程とをさらに含み、前記第２導電層は、前記現像液に対する耐浸食性が酸化亜鉛よりも高いことを特徴としている。
【００５５】
上記の発明によれば、経済性に優れる酸化亜鉛を主成分とする第１導電層を使用しても、上記導電層を形成するために施される化学的な処理による第１導電層の浸食を防ぐことができる。すなわち、上記化学的な処理に用いられる物質と接触する第２導電層は、上記物質に対する耐浸食性が酸化亜鉛よりも高く、第１導電層は上記物質と接触することがないため浸食され難い。すなわち、経済性に優れる酸化亜鉛を主成分とする第１導電層を使用しても、感光性レジストの現像の際に、第１導電層が現像液により浸食され難い。したがって、上記製造方法は、パターン化した感光性レジストをマスクとして導電層をエッチングする場合や、導電層に感光性レジストをパターン形成する場合に有効である。また、フォトリソグラフィー工程でのレジスト塗布・露光ミスによりレジストパターンが欠損した領域の酸化亜鉛を主成分とする層は、露光後の現像液により浸食され難い。また、ＭＶＡ型液晶表示装置に用いられる基板において、垂直配向制御用突起を形成する場合には、第２導電層が存在するので、酸化亜鉛を主成分とする層が現像液により浸食されることを抑えて形成できる。これにより、導電層に対する侵食による表示不良が生じることを防ぐことができる。
【００５８】  本発明の導電層を備えた基板の製造方法は、感光性レジストをパターン化する前記工程でパターン化した形状を検査する工程と、該検査工程で不良と判断された場合には剥離液により感光性レジストを剥離する工程とをさらに含み、前記第２導電層の材料は前記剥離液に対する耐浸食性が酸化亜鉛よりも高いことを特徴としている。
【００５９】  上記の発明によれば、フォトリワーク時には剥離液により酸化亜鉛を主成分とする層が浸食され難くなる。
【００６４】  なお、本明細書において、浸食とは、現像液や剥離液等の液体によって少なくとも一部が除去されるようなことを意味し、耐浸食性とはそのような浸食に対する耐性を意味する。
【００６５】  本発明によれば、経済性に優れる酸化亜鉛を主成分とする第１導電層を使用しても、現像液か剥離液かの少なくとも一方に対して耐浸食性の高い第２導電層が存在するので、第１導電層は、現像液と剥離液とのうち、少なくとも一方によって浸食され難い。したがって、パターン化した感光性レジストをマスクとして導電層をエッチングする基板や、導電層に感光レジストをパターン形成する基板に、本発明は有効である。それゆえ、歩留まりおよび品位の低下を抑制し、低コストで、安定した生産による基板供給が可能となるという効果を奏する。
【図面の簡単な説明】
【００６６】
【図１】本発明による液晶表示装置における表示装置用基板（アクティブマトリクス基板）の実施の形態１の概略構造を示す断面図である。
【図２】実施の形態１の表示装置用アクティブマトリクス基板における１画素及びその周辺部分の概略構造を示す平面図である。
【図３】図２に示す表示装置用基板のＡ１−Ａ２線における矢視断面図である。
【図４】本発明による液晶表示装置における表示装置用基板（カラーフィルター基板）の実施の形態２の概略構造を示す断面図である。
【図５】実施の形態２の表示装置用カラーフィルタ基板における１画素及びその周辺部分の概略構造を示す平面図である。
【図６】図５に示す表示装置用基板の、Ｂ１−Ｂ２線における矢視断面図である。
【図７】比較例における、画素電極の欠損を記載した平面模式図である。
【図８】比較例における画素電極の模式的に示す、図７のＣ１−Ｃ２線における矢視断面図である。
【図９】従来の表示装置用アクティブマトリクス基板を示す平面図である。
【図１０】図９に示す表示装置用基板のＤ１−Ｄ２線における矢視断面図である。
【図１１】従来の表示装置用カラーフィルタ基板を示す平面図である。
【図１２】図１１に示す表示装置用基板のＥ１−Ｅ２線における矢視断面図である。
【符号の説明】
【００６７】  １    ゲートライン（走査線）
２    ソースライン（信号線）
３    画素電極（積層構造体）
３ａ  上層画素電極（第２導電層、ＩＴＯ層）
３ｂ  下層画素電極（第１導電層、ＺｎＯ層）
４    ゲート電極
５    ソース電極
６ａ  ドレイン電極
６ｂ  ドレイン引出し配線
７    補助容量ライン
８    配向制御用スリット
９    コンタクトホール
１０  絶縁性基板
１１  ゲート絶縁膜
１２  活性半導体層
１３  低抵抗半導体層
１４  スイッチング素子
１５  上層層間絶縁膜
２０  下層層間絶縁膜
３０  アクティブマトリクス基板（導電層を備えた基板、表示装置用基板）
３１  カラーフィルタ層
３３  カラーフィルタ基板（導電層を備えた基板、表示装置用基板）
３４  着色層
３５  遮光層（ＢＭ）
３６  配向制御用突起
３７  透明電極（積層構造体）
３７ａ  上層透明電極（第２導電層、ＩＴＯ層）
３７ｂ  下層透明電極（第１導電層、ＺｎＯ層）
４０  液晶表示装置
【発明を実施するための最良の形態】
【００６８】  〔実施の形態１〕
本発明の実施の一形態について、図１〜図３に基づいて説明する。【００６９】  なお、本実施の形態においては、表示装置用基板の具体例として、液晶表示装置用のアクティブマトリクス基板について説明する。【００７０】  図１は、本発明のアクティブマトリクス基板を用いた液晶表示装置の一例を示す断面図である。液晶表示装置４０は、アクティブマトリクス基板３０とカラーフィルタ基板３３とを有しており、それら基板３０．３３は、例えば、垂直配向型液晶等の液晶からなる液晶層３２を挟んでいる。アクティブマトリクス基板３０は、酸化亜鉛（ＺｎＯ）層３ｂ（第１導電層）とＩＴＯ層３ａ（第２導電層）とが積層された画素電極３（積層構造体）などを有する。カラーフィルタ基板３３は、着色層３４と遮光膜３５とで構成されるカラーフィルタ層、液晶の配向を制御する液晶分子のプレチルトを制御するための突起（配向制御用の突起）３６、および透明電極３７などを有する。【００７１】  なお、透明電極３７は、図４に示すように、ＺｎＯ層３７ｂ（第１導電層）とＩＴＯ層３７ａ（第２導電層）とが積層された積層構造体であることが好ましい。また、液晶層３２は、対向基板（カラーフィルタ基板）３３の配向膜（不図示）と、アクティブマトリクス基板３０の配向膜（不図示）との間に挟まれている。【００７２】  図２は、本発明のアクティブマトリクス基板３０（表示装置用基板）における１画素と、その１画素の隣りに位置する画素の一部とを示す平面図である。図２および図３に示すように、ソースライン（信号線）２とゲートライン（走査線）１と画素電極３とが、絶縁性基板１０上に積層されている。そのゲートライン１とソースライン２とは、互いに交差するように配置されている。そして、それらが交差する交差部毎に、スイッチング素子（ＴＦＴ）１４と画素電極３が設けられている。なお、絶縁性基板１０は、図２で言えば最背面に位置し、図３に示す断面図に記載の位置に配置されている。なお、図３は、図２におけるＡ１−Ａ２線における矢視断面図である。【００７３】  上記ゲートライン１には、ゲート電極４が接続されている。ソースライン２には、ソース電極５が接続されている。また、図３において、画素電極３は、ＺｎＯ層３ｂを下層、ＩＴＯ層３ａを上層とした積層により構成されている。画素電極３は、層間絶縁膜１５に設けられたコンタクトホール９、および、ドレイン引出し電極６ｂを介して、ドレイン電極６ａと接続されている。そして、画素電極３には、液晶の配向制御用にスリット８が設けられている。また、ドレイン引出し電極６ｂはゲート絶縁膜１１をはさんで補助容量バスライン７と対向しており、これによって補助容量が形成されている。【００７４】  次に、電流および電圧の制御について、簡単に説明する。ゲートライン１が選択されると、ゲート電極４に電圧が印加される。このゲート電極４に印加される電圧によって、ソース電極５とドレイン電極６ａとの間を流れる電流が制御される。つまり、ソースライン２から伝送された信号に基づいて、ソース電極５からドレイン電極６ａへと電流が流れ、さらに、ドレイン電極６ａからドレイン引出し電極６ｂを介して画素電極３へと電流が流れる。これにより、画素電極３は、液晶層３２に電圧を印加し所定の表示を行うようになっている。補助容量バスライン７は、所定の表示を維持するために補助的に設置される。【００７５】  次に、上記アクティブマトリクス基板３０の製造方法について、図２、図３を用いて説明する。【００７６】  まず、ガラス等の透明な絶縁体からなる絶縁性基板１０上に、Ｔｉ／Ａｌ／Ｔｉからなる積層膜をスパッタにより成膜、フォトリソグラフィーを行い、ドライエッチングおよびレジスト剥離を行うことでゲートライン１、ゲート電極４、および補助容量ライン７を同時に形成する。【００７７】  次に、それらの表面に、３０００Å〜５０００Å程度のＳｉＮｘ（窒化ケイ素膜）からなるゲート絶縁膜１１と、１５００Å〜３０００Å程度のアモルファスシリコンからなる活性半導体層１２と、リンをドープした５００Å〜１０００Å程度のｎ型低抵抗半導体層１３とを成膜し、フォトリソグラフィー、ドライエッチングおよびレジスト剥離を行い島状の半導体層２５を形成する。【００７８】  ここで、ゲート絶縁膜１１はＳｉＨ４ガスとＮＨ３ガスとＮ２ガスとの混合ガスを用いて、また、活性半導体層１２はＳｉＨ４ガスとＨ２ガスとの混合ガスを用いて、さらに、ｎ型低抵抗半導体層１３はＳｉＨ４ガスとＰＨ３ガスとＨ２ガスとの混合ガスを用いて、いずれもＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により、連続して成膜される。【００７９】  さらに、Ｔｉ／Ａｌ／Ｔｉからなる積層膜をスパッタにより成膜、フォトリソグラフィーを行い、ドライエッチングすることでソースライン２と、ソース電極５と、ドレイン電極６ａとドレイン引出し電極６ｂを同時に形成する。さらに連続して、ｎ型半導体層１３をソース・ドレイン分離エッチングし、レジストを剥離する。この時、薄膜トランジスタ（ＴＦＴ）が形成される。【００８０】  次に、全面を覆うように、１０００Å〜５０００Å程度のＳｉＮｘからなる下層層間絶縁膜２０を、ＳｉＨ４ガスとＮＨ３ガスとＮ２ガスとの混合ガスを用い、ＣＶＤにて成膜する。【００８１】  その後、２μｍ〜４μｍ程度のポジ型感光性アクリル樹脂からなる上層有機層絶縁膜１５を、フォトリソグラフィーにより、コンタクトホール９、ゲートライン外部引出し端子コンタクト用パターン、およびソースライン外部引出し端子コンタクト用パターンを有するように形成する。【００８２】  次に、コンタクトホール９、ゲートライン外部引出し端子、およびソースライン外部引出し端子を形成するため、上層有機層絶縁膜１５をマスクとして、下層層間絶縁膜２０およびゲート絶縁膜１１を、ＣＦ４ガスとＯ２ガスとの混合ガスを用いたドライエッチングにより連続してエッチングする。【００８３】  その後、コンタクトホール９を被覆するように、ＺｎＯ膜とＩＴＯ膜をスパッタにより成膜する。まず、ＺｎＯ膜を、ＲＦ電源方式のスパッタ装置により、パワー１５ｋＷ、基板温度２１０℃、圧力１．２Ｐａにて、ＡｒとＯ２との混合ガス（Ａｒ流量：Ｏ２流量＝２〜３：１）を用いて、９００Åに成膜する。次に、ＩＴＯ膜を、ＤＣ電源方式のスパッタ装置により、常温、パワー２５ｋＷ、圧力１．２Ｐａにて、ＡｒとＯ２とＨ２Ｏの混合ガス（Ａｒ流量：Ｏ２流量：Ｈ２Ｏ流量＝２���：１：１〜２）を用いて、２００Åに成膜する。そして、感光性レジストを塗布し、フォトリソグラフィーにて感光性レジストを露光した後に、現像液で現像してパターニングする。さらに、パターニングによって形成されたパターンをマスクとして、リン酸・硝酸・酢酸からなるエッチング液を用いるウエットエッチングにより、成膜したＺｎＯ膜とＩＴＯ膜をパターニングした後、剥離液を用いてレジストを剥離することにより画素電極３が形成される。なお、本実施形態においては、現像液にはＴＭＡＨ（水酸化テトラメチルアンモニウム）の濃度が１０％以下の水溶液を用いる。また、剥離液にはＭＥＡ（モノエタノールアミン）とＤＭＳＯ（ジメチルスルホキシド）との混合液（混合比ＭＥＡ：ＤＭＳＯ＝２〜３：１）を用いる。また、このエッチング工程においては、同一エッチャントを用いて同一のエッチング工程で、ＺｎＯ膜とＩＴＯ膜のいずれもエッチングする。【００８４】  以上により、本実施形態におけるアクティブマトリクス基板３０を得る。このアクティブマトリクス基板３０と、アクティブマトリクス基板３０と対向するようにカラーフィルタ基板３３とを貼り合わせて、それら基板と基板との間に液晶を注入することによって液晶パネルが製造される。そして、液晶パネルの外部引き出し端子にドライバ等を接続することにより、液晶表示装置４０は製造される。【００８５】  本実施の形態において、ゲートライン１およびソースライン２の材料としては、Ｔｉ／Ａｉ／Ｔｉを使用している。しかし、ゲートライン１およびソースライン２の材料としては、所望のライン抵抗が得られる金属であればよい。例えばタンタル（Ｔａ）、チタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）等の金属およびこれらの金属の合金などを、ゲートライン１およびソースライン２の材料として使用してもよい。また、ＴａＮ／Ｔａ／ＴａＮなどの積層構造体からなる膜を、ゲートライン１およびソースライン２の材料として用いることも可能である。さらにソースライン２の材料としては、一般的な金属膜だけでなく、例えば、ＩＴＯなどの透明導電性膜を使用することもできる。【００８６】  本実施形態においては、液晶分子のプレチルトを制御するために画素電極にスリットを設けたが、スリットを設ける代わりに、カラーフィルタ基板に設ける配向制御用突起と同様に、感光性レジストを用いた配向制御用突起を設けても構わない。なお、配向制御用突起を設けるカラーフィルタ基板ついては、詳細を後述する。なお、感光性レジストには、フェノールノボラック系樹脂などを使用する。【００８７】  また、本実施の形態において、スイッチング素子（ＴＦＴ）１４には、アモルファスシリコン薄膜トランジスタを用いた。しかし、スイッチング素子１４としては、例えば、マイクロクリスタルシリコン薄膜トランジスタ、ポリシリコン薄膜トランジスタ、ＣＧシリコン（連続粒界結晶シリコン）薄膜トランジスタ、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）なども、同様に用いることができる。【００８８】  さらに、画素電極３は、積層膜として下層にＺｎＯ層３ｂを、上層にＩＴＯ層３ａを用いた。しかし、下層のＺｎＯ層３ｂをフォトリソグラフィー工程における露光後��現像液による浸食や、フォトリワークのレジスト剥離時および画素電極エッチング後のレジスト剥離時の剥離液による浸食から保護することができればよく、ＩＺＯやＩｎＯ、ＴｉＯなどの電極材料を、ＩＴＯ層３ａに代えて積層膜の上層に用いることもできる。また、ＩＴＯ層３ａの厚さを２００Åとしたが、下層のＺｎＯ層３ｂをフォトリソグラフィー工程における露光後の現像液による浸食や、フォトリワークのレジスト剥離時および画素電極エッチング後のレジスト剥離時の剥離液による浸食から保護することができるのであれば、２００Åより薄い厚さとしてもよい。また、本実施形態の画素電極３は、酸化亜鉛を主成分とする導電層にＺｎＯを用いたが、ＺｎＯにＡｌやＧａなどの異種元素をドーパントとして含有しても構わない。これらの元素等をドープすることで低抵抗となる効果を奏する。【００８９】  加えて、画素電極３は２層からなる積層膜だけでなく、２層以上の積層膜でも構わない。【００９０】  また、上層層間絶縁膜１５には、ポジ型のアクリル系感光性透明樹脂を用いた。しかし、これに限定されることはない。例えば、ネガ型の感光性樹脂や、ＳｉＯ２（酸化ケイ素膜）など、所望の誘電率、透過率、および下層層間絶縁膜１５とゲート絶縁膜１１とのエッチング選択比が得られる材料を、上層層間絶縁膜１５に用いることもできる。さらに、下層層間絶縁膜２０には、ＣＶＤ法によるＳｉＮｘ膜を用いたが、ポジ型やネガ型の感光性透明樹脂を用いてもよい。さらに、保護膜についても同様にＳｉＮｘ膜だけでなく、感光性透明樹脂や、ＳｉＯ２膜を用いてもよい。なお、感光性透明樹脂としては、例えば、アクリル系樹脂、エポキシ系樹脂、ポリウレタン系樹脂、ポリイミド系樹脂などの樹脂が挙げられる。【００９１】  なお、上記画素電極３および層間絶縁膜において、「下層」とは絶縁性基板１０側に配置されている層をいい、「上層」とは液晶層３２側に配置されている層を示す。【００９２】  次に、図３を用いて、画素電極３の形成時にフォトリソグラフィー工程でのレジスト塗布時に欠陥があった場合に、液晶層３２に所定の電圧が印加されずに表示欠陥となることを防ぐ効果について説明する。【００９３】  図７は、比較例として、レジスト欠陥８００ａに起因して、フォトリワーク時にＺｎＯからなる画素電極１０３が剥離液により浸食されている状態の平面図を模式的にあらわしたものである。また、図８は、図７のＣ１−Ｃ２線の矢視断面図による画素電極欠損箇所８００ｂを含む部分の断面概略図を示す。【００９４】  レジストを塗布成膜する時に巻き込んだ異物などによるレジスト剥がれ（欠損）や、塗布成膜時の密着力不足による剥がれ（欠損）により、レジスト欠陥８００ａが発生すると、フォトリワーク時にレジストが欠損している箇所においてＺｎＯからなる画素電極１０３が浸食されてしまう。よって、図８に示す通り、画素電極１０３が欠損し、液晶層に所定の電圧を印加できない部分が、画素電極欠損箇所８００ｂの位置に発生する。加えて、図７から明らかなように、配向制御用のスリット１５０も一部欠損する。したがって、液晶の配向も乱れるため、画素欠陥となり、表示品質および歩留まりを低下する要因になる。ところが、図３に示��通り、本実施形態１によれば、画素電極３を形成するＺｎＯ層３ｂ上に別途ＩＴＯ層３ａを形成するので、フォトリワーク時にＩＴＯ層３ａが保護膜となり、画素電極３が欠損せず、画素欠陥とならない効果を奏する。なお、図７、８において、図９、１０を用いて説明した従来技術に対応する部分には、同じ符号を付している。【００９５】  ここで、フォトリワーク工程は以下の手順で行う。すなわち、フォトリソグラフィー工程にて露光・現像により画素電極パターンにレジストを形成した後、欠陥検査装置にてレジスト欠損の有無を検査する。レジスト欠損が検査装置にて捕捉された場合、パターニングされたレジストを剥離液にて剥離する。そして、再度フォトリソ工程を実施しレジストパターンを形成する。フォトリワークにおいて、フォトリソグラフィー工程と同じ剥離液を用いることができ、本実施形態では、ＭＥＡ（モノエタノールアミン）とＤＭＳＯ（ジメチルスルホキシド）との混合液（混合比ＭＥＡ：ＤＭＳＯ＝２〜３：１）を用いた。【００９６】  なお、表示装置は液晶表示装置に限定されるものではなく、例えば、本実施形態におけるアクティブマトリクス基板３０と、アクティブマトリクス基板と対向するようにカラーフィルタ基板３３を配置し、それら基板と基板との間に有機ＥＬ層を配置することで有機ＥＬパネルとし、パネルの外部引き出し端子にドライバ等を接続することによって、有機ＥＬ表示装置を構成することも可能である。【００９７】  〔実施の形態２〕
本発明における他の実施の形態について、図４〜図６に基づいて説明すれば、以下の通りである。なお、本実施の形態においては、表示装置用基板の具体例として、液晶表示装置用のカラーフィルタ基板３３について説明する。本実施形態２では、画素内で液晶の配向状態（プレチルト）を分割制御するため配向制御突起を設けたカラーフィルタ基板に、本発明を適用した例について説明する。なお、本実施形態では、カラーフィルタ基板３３にブラックマトリクスを設けた場合について説明するが、ブラックマトリックスを設けない構成についても本発明は適用可能である。なお、説明の便宜上、図１の図面に示した部材と同一の機能を有する部材については、同一の符号を付す。【００９８】  図４は、本発明の液晶表示装置の一例を示す断面図である。液晶表示装置４０は、アクティブマトリクス基板３０と、カラーフィルタ基板３３とを有しており、それら基板は、例えば、垂直配向型液晶等の液晶からなる液晶層３２を挟んでいる。アクティブマトリクス基板３０は、ＺｎＯ層３ｂとＩＴＯ層３ａの積層された画素電極３などを有する。また、カラーフィルタ基板３３は、着色層３４、遮光膜３５のカラーフィルタ層、液晶の配向を制御する液晶分子のプレチルトを制御するための突起（配向制御用の突起）３６、およびＺｎＯ層３７ｂとＩＴＯ層３７ａの積層された透明電極３７などを有する。なお、液晶層３２は、対向基板（カラーフィルタ基板）３３の配向膜（不図示）と、アクティブマトリクス基板３０の配向膜（不図示）との間に挟まれている。【００９９】  図５は、本実施形態のカラーフィルタ基板３３における１画素と、その１画素の隣りに位置する画素の一部とを示す平面図である。図６は、図５のＢ１−Ｂ２線における断面に対応する、カラーフィルタ基板３３の断面図である。【０１００】  カラーフィルタ基板３３は、透明基板１０の上に、典型的には、３原色（赤、緑、青）の着色層３４とＢＭ３５などからなるカラーフィルタ層３１、ＺｎＯ層３７ｂとＩＴＯ層３７ａの積層された対向電極（透明電極）３７、配向膜（図示せず）、および配向制御用の突起３６を有する。なお、透明基板１０は、図５で言えば最背面に位置し、図６に示す断面図に記載の位置に配置されている。【０１０１】  以下、本実施形態におけるカラーフィルタ基板３３の製造方法について説明する。【０１０２】  透明基板１０上に、スピンコートによりカーボンの微粒子を分散したネガ型のアクリル系感光性樹脂液などを塗布した後、乾燥を行い、黒色感光性樹脂層を形成する。続いてフォトマスクを介して黒色感光性樹脂層を露光した後、現像を行って、２．０μｍのＢＭ３５を形成する。このとき第１着色層（例えば赤色層）、第２着色層（例えば緑色層）、および第３着色層（例えば青色層）が形成される領域に、それぞれ第１着色層用の開口部、第２着色層用の開口部、第３着色層用の開口部が形成されるようにＢＭ３５を形成する。なお、それぞれの開口部は、アクティブマトリクス基板の画素電極に対応するように形成される。【０１０３】  次に、スピンコートにより顔料を分散したネガ型のアクリル系感光性樹脂液を塗布した後、乾燥を行い、フォトマスクを用いて露光および現像を行い、２．０μ��の赤色層を形成する。【０１０４】  その後、第２色層用（例えば緑色層）、および第３色層用（例えば青色層）についても同様に形成し、カラーフィルタ層３１が完成する。【０１０５】  さらに、下層がＺｎＯ層３７ｂ、上層がＩＴＯ層３７ａからなる積層された透明電極３７をスパッタにより成膜する。まず、ＺｎＯ膜をＲＦ電源方式のスパッタ装置により、パワー１５ｋＷ、基板温度２１０℃、圧力１．２Ｐａにて、ＡｒとＯ２との混合ガス（Ａｒ流量：Ｏ２流量＝２〜３：１）を用いて、９００Å成膜する。次にＩＴＯ膜を、ＤＣ電源方式のスパッタ装置により、常温、パワー２５ｋＷ、圧力１．２Ｐａにて、ＡｒとＯ２とＨ２Ｏとの混合ガス（Ａｒ流量：Ｏ２流量：Ｈ２Ｏ流量＝２０：１：１〜２）を用いて、２００Å成膜する。【０１０６】  次に、スピンコートにより感光性のポジ型のフェノールノボラック系感光性樹脂液を塗布した後、乾燥を行い、フォトマスクを用いて露光し、ＴＭＡＨ現像液を用いて現像を行い、１．５μｍの垂直配向制御用突起３６を形成する。以上により、カラーフィルタ基板３３が形成される。このカラーフィルタ基板３３と、カラーフィルタ基板３３と対向するようにアクティブマトリクス基板３０とを貼り合わせて、それら基板と基板との間に液晶を注入することによって液晶パネルが製造される。そして、液晶パネルの外部引き出し端子にドライバ等を接続することにより、液晶表示装置４０は製造される。【０１０７】  以上の構成とすることにより、図６に示す通り、本実施形態２によれば、透明電極３７を形成するＺｎＯ層３７ｂ上に、別途ＩＴＯ層３７ａを形成するので、配向制御用突起のフォトリワーク時にＩＴＯ層３７ａが保護膜となり、透明電極３７が浸食されず、表示不良とならない効果を奏する。加えて、垂直配向制御用突起３６を形成する際に、該突起下以外の領域に存在するＺｎＯは現像液により浸食されないため、透明電極３７が浸食されず、表示不良とならない効果を奏する。【０１０８】  本形態の透明電極３７は、酸化亜鉛を主成分とする導電層にＺｎＯ層を用いたが、ＺｎＯにＡｌやＧａなどの異種元素をドーパントとして含有しても構わない。これらの元素等をドープすることで、低抵抗な透明電極を得ることができる。【０１０９】  なお、上記透明電極３７において、「下層」とは絶縁性基板１０側に配置されている層をいい、「上層」とは液晶層３２側に配置されている層を示す。【０１１０】  また、ＭＶＡ方式のカラーフィルタ基板３３に設けられている垂直配向制御用突起３６のかわりに、アクティブマトリクスの画素電極と同様に液晶分子の配向を制御するために、スリットパターンを設ける場合もある。この場合、実施形態１に示したアクティブマトリクス基板３０の画素電極３に設けられたスリット８を形成する方法と同様の方法により、透明電極３７にスリットを形成することができる。すなわち、まず、ＺｎＯ膜およびＩＴＯ膜をスパッタリングにて成膜した後、感光性レジストを塗布し、フォトリソグラフィーにて感光性レジストを露光した後に現像液で現像してパターニングする。さらに、パターニングによって形成されたパターンをマスクとして、リン酸・硝酸・酢酸からなるエッチング液を用いるウエットエッチ���グにより、成膜したＺｎＯ膜とＩＴＯ膜をパターニングした後、剥離液を用いてレジストを剥離することにより透明電極３７が形成される。なお、本実施形態２においても、現像液にはＴＭＡＨ（水酸化テトラメチルアンモニウム）の濃度が１０％以下の水溶液を用い、剥離液にはＭＥＡ（モノエタノールアミン）とＤＭＳＯ（ジメチルスルホキシド）との混合液（混合比ＭＥＡ：ＤＭＳＯ＝２〜３：１）を用いた。また、上述のエッチング工程においては、同一エッチャントを用いて同一のエッチング工程で、ＺｎＯ膜とＩＴＯ膜のいずれもエッチングする。【０１１１】  さらに、透明電極３７は、積層膜として下層にＺｎＯ層３７ｂを、上層にＩＴＯ層３７ａを用いた。しかし、下層のＺｎＯ層３７ｂをフォトリソグラフィー工程における露光後の現像液による浸食や、フォトリワークのレジスト剥離時および透明電極エッチング後のレジスト剥離時の剥離液による浸食や、配向制御用突起をフォトリソ技術により形成する際の現像液による浸食から保護することができればよく、ＩＺＯやＩｎＯ、ＴｉＯなどの透明画素電極材料を、積層膜の上層に用いることもできる。また、ＩＴＯ層３７ａの厚さを２００Åとしたが、下層のＺｎＯ層３７ｂをフォトリソグラフィー工程における露光後の現像液による浸食や、フォトリワークのレジスト剥離時および画素電極エッチング後のレジスト剥離時の剥離液による浸食から保護することができるのであれば、２００Åより薄い厚さとしてもよい。【０１１２】  加えて、透明電極３７は２層からなる積層膜だけでなく、３層以上の積層膜でも構わない。【０１１３】  また、本実施形態２では、アクティブマトリクス基板として、上記実施形態１で説明したものを用いたが、例えば画素電極３としてＩＴＯ単層からなる基板を用いも良い。しかし、本発明による効果が両基板側で得られるので、本実施形態２のように、本発明を両方の基板に適用する方が好ましい。【０１１４】  なお、表示装置は液晶表示装置に限定されるものではなく、例えば、本実施形態におけるカラーフィルタ基板３３と、カラーフィルタ基板３３と対向するようにアクティブマトリクス基板３０を配置し、それら基板と基板との間に有機ＥＬ層を配置することで有機ＥＬパネルとし、パネルの外部引き出し端子にドライバ等を接続することによって、有機ＥＬ表示装置を構成することも可能である。【０１１５】  また、上記実施形態１、２では、ＭＶＡ型の液晶表示装置について説明したが、本発明はこれに限定されるものではなく、ＭＶＡ方式以外の液晶表示装置、ＥＬ表示装置、プラズマ表示装置等の各種表示装置を始めとして、太陽電池などの光電変換装置、タッチパネルなど、フォトリソグラフィー工程が施される透明電極の導電層を備える基板に適用可能なものである。
【産業上の利用可能性】
【０１３２】  本発明は、パターン化した感光性レジストをマスクとして、導電層をエッチングしてパターンを形成する基板に対して有効に適用することができる。特に、液晶パネルに用いられる、画素電極や透明電極を備えた基板に好適に適用できる。
【図１】
0004954868.tif 000002
【図２】
0004954868.tif 000003
【図３】
0004954868.tif 000004
【図４】
0004954868.tif 000005
【図５】
0004954868.tif 000006
【図６】
0004954868.tif 000007
【図７】
0004954868.tif 000008
【図８】
0004954868.tif 000009
【図９】
0004954868.tif 000010
【図１０】
0004954868.tif 000011
【図１１】
0004954868.tif 000012
【図１２】
0004954868.tif 000013