(57)【特許請求の範囲】
【請求項１】
ｎ型不純物を含有する窒化物系半導体基板と、
前記半導体基板の主面に形成され、ｐ型領域およびｎ型領域を含む半導体積層構造と、
前記半導体積層構造に含まれる前記ｐ型領域の一部に接触するｐ側電極と、
前記半導体基板の裏面に設けられたｎ側電極と、
を備えた窒化物半導体装置であって、
前記半導体基板の裏面が窒素面から傾斜しており、
前記半導体基板の裏面に前記ｎ側電極を形成する前に前記半導体基板の裏面に絶縁膜を堆積して前記絶縁膜を全て除去することにより、前記半導体基板の裏面と前記ｎ側電極との界面における炭素濃度が５原子％以下である、窒化物半導体装置。
【請求項２】
前記ｎ側電極は、Ｔｉ、Ａｌ、Ｐｔ、Ａｕ、Ｍｏ、Ｓｎ、Ｉｎ、Ｎｉ、Ｃｒ、Ｎｂ、Ｂａ、Ａｇ、Ｒｈ、Ｉｒ、Ｒｕ、およびＨｆからなる群から選択された少なくとも１種類の金属または合金から形成された層を有している請求項１に記載の窒化物半導体装置。
【請求項３】
前記ｎ側電極のコンタクト抵抗率は、５×１０-4Ω・ｃｍ2以下である請求項１に記載の窒化物半導体装置。
【請求項４】
前記半導体基板の裏面において前記窒素面が占める面積比率は１０％以上である請求項１に記載の窒化物半導体装置。
【請求項５】
前記界面における炭素濃度は２原子％以下である請求項１に記載の窒化物半導体装置。
【請求項６】
前記半導体基板の裏面は研磨加工面から構成されている請求項１に記載の窒化物半導体装置。
【請求項７】
ｎ型不純物を含有する窒化物系半導体基板を用意する工程と、
ｐ型領域およびｎ型領域を含む半導体積層構造を前記半導体基板の主面に形成する工程と、
前記半導体積層構造に含まれる前記ｐ型領域にｐ側電極を形成する工程と、
窒素面から傾斜した前記半導体基板の裏面にｎ側電極を形成する工程と、
を含む窒化物半導体装置の製造方法であって、
前記半導体基板の裏面にｎ側電極を形成する前に、前記裏面における炭素濃度を低減し、
前記炭素濃度を低減する工程は、
前記半導体基板の裏面に絶縁膜を形成する工程と、
前記絶縁膜を全て除去する工程と
を含む、窒化物半導体装置の製造方法。
【請求項８】
前記炭素濃度を低減する工程は、
前記半導体基板の裏面に酸化シリコン膜を堆積する工程と、
前記酸化シリコン膜を除去する工程と
を含む請求項７に記載の窒化物半導体装置の製造方法。
【請求項９】
前記炭素濃度を低減する工程は、前記半導体基板の裏面をプラズマに暴露する工程を含む請求項７に記載の窒化物半導体装置の製造方法。
【請求項１０】
窒化物系半導体基板の裏面に絶縁膜を堆積する工程と、
前記絶縁膜を全て除去する工程と、
前記半導体基板の裏面に電極を形成する工程と、
を含む、窒化物半導体装置の製造方法。
【請求項１１】
前記絶縁膜は酸化シリコンから形成されている請求項１０に記載の窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）をはじめとするＩＩＩ−Ｖ族窒化物半導体材料（ＡｌxＧａyＩｎ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１））を用いて作製される青紫色半導体レーザは、光ディスク装置による超高密度記録を実現するためのキーデバイスであり、現在、実用レベルに達しつつある。青紫色半導体レーザの高出力化は、光ディスクの高速書き込みを可能にするのみならず、レーザディスプレイへの応用など、新たな技術分野の開拓に必須の技術である。
【０００３】
近年、窒化物半導体装置を製造するために必要な基板として、ＧａＮ基板が有力視されている。ＧａＮ基板は、従来から用いられてきたサファイア基板に比べ、結晶の格子整合や放熱性という点で優れている。また、サファイア基板が絶縁物であるのに対して、ＧａＮ基板は導電性を有することも利点の１つである。すなわち、ＧａＮ基板の裏面側にも電極を形成し、ＧａＮ基板を横切る方向に電流が流れる構造を採用することが可能になる。導電性を有するＧａＮ基板の裏面に電極を形成すれば、個々の半導体装置のサイズ（チップ面積）を縮小することが可能になり、チップ面積を縮小すると、１枚のウェハから作製され得るチップの総数が増加するため、製造コストを低くすることができる。
【０００４】
ＧａＮ基板の裏面にｎ側電極を形成した半導体レーザは、例えば、特許文献１に開示されている。
【特許文献１】特開２００２−１６３１２号公報
【特許文献２】特開２００４−７１６５７号公報
【特許文献３】特開２００４−６７１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＧａＮ基板の裏面にｎ側電極を形成した場合、そのコンタクト特性が悪いという問題がある。上記の各特許文献に記載されている従来技術でも、基板裏面に凹凸を形成するなどして、コンタクト特性の改善をはかろうとしている。
【０００６】
しかしながら、従来の方法のように基板裏面の凹凸を形成する方法では、基板を薄く研磨した後の基板裏面に対して微細加工を施す工程を付加する必要があり、適切な凹凸を再現性良く高歩留りで形成することが困難である。このため、窒化物半導体装置を量産するためには、コンタクト抵抗増加の原因を突き止め、その原因を取り除く簡便な方法を見つけ出すことが求められている。
【０００７】
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、基板裏面側におけるコンタクト特性を改善した窒化物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の窒化物半導体装置は、ｎ型不純物を含有する窒化物系半導体基板と、前記半導体基板の表面（主面）に形成され、ｐ型領域およびｎ型領域を含む半導体積層構造と、前記半導体積層構造に含まれる前記ｐ型領域の一部に接触するｐ側電極と、前記半導体基板の主面に対向する裏面に設けられたｎ側電極とを備えた窒化物半導体装置であって、前記半導体基板の裏面が窒素面を含み、前記半導体基板の裏面と前記ｎ側電極との界面における炭素濃度が５原子％以下である。
【０００９】
好ましい実施形態において、前記ｎ側電極は、Ｔｉ、Ａｌ、Ｐｔ、Ａｕ、Ｍｏ、Ｓｎ、Ｉｎ、Ｎｉ、Ｃｒ、Ｎｂ、Ｂａ、Ａｇ、Ｒｈ、Ｉｒ、Ｒｕ、およびＨｆからなる群から選択された少なくとも１種類の金属または合金から形成された層を有している。
【００１０】
好ましい実施形態において、前記ｎ側電極のコンタクト抵抗率は、５×１０-4Ω・ｃｍ2以下である。
【００１１】
好ましい実施形態において、前記半導体基板の裏面において前記窒素面が占める面積比率は１０％以上である。
【００１２】
好ましい実施形態において、前記界面における炭素濃度は２原子％以下である。
【００１３】
好ましい実施形態において、前記半導体基板の裏面は研磨加工面から構成されている。
【００１４】
好ましい実施形態において、前記半導体基板の裏面の一部には、酸素を含む絶縁層が設けられている。
【００１５】
本発明による窒化物半導体装置の製造方法は、ｎ型不純物を含有する窒化物系半導体基板を用意する工程と、ｐ型領域およびｎ型領域を含む半導体積層構造を前記半導体基板の表面（主面）に形成する工程と、前記半導体積層構造に含まれる前記ｐ型領域にｐ側電極を形成する工程と、窒素面を含む前記半導体基板の裏面（主面に対向する面）にｎ側電極を形成する工程とを含む窒化物半導体装置の製造方法であって、前記半導体基板の裏面にｎ側電極を形成する前に、前記裏面における炭素濃度を低減する工程を行なう。
【００１６】
好ましい実施形態において、前記炭素濃度を低減する工程は、前記半導体基板の裏面に絶縁膜を形成する工程と、前記絶縁膜を除去する工程とを含む。
【００１７】
好ましい実施形態において、前記炭素濃度を低減する工程は、前記半導体基板の裏面に酸化シリコン膜を堆積する工程と、前記酸化シリコン膜を除去する工程とを含む。
【００１８】
好ましい実施形態において、前記炭素濃度を低減する工程は、前記半導体基板の裏面をプラズマに暴露する工程を含む。
【００１９】
窒化物半導体装置の製造方法は、窒化物系半導体基板の裏面に絶縁膜を堆積する工程と、前記絶縁膜を除去する工程と、前記半導体基板の裏面に電極を形成する工程とを含む。
【００２０】
好ましい実施形態において、前記絶縁膜は酸化シリコンから形成されている。
【発明の効果】
【００２１】
本発明によれば、窒化物系半導体基板の裏面にｎ側電極を形成する前に、裏面における炭素濃度を低減する工程を行なうため、基板裏面とｎ側電極との界面における炭素濃度が低減され、その結果、コンタクト特性が改善される。
【発明を実施するための最良の形態】
【００２２】
本願発明者は、窒化物半導体基板の裏面（bottom surface）に形成したｎ側電極のコンタクト抵抗が高い原因が、窒化物半導体基板の裏面に存在する炭素（Ｃ）に起因することを実験的に突き止め、また、窒化物半導体基板の裏面とｎ側電極との界面の炭素濃度を低減することがコンタクト抵抗低減に有効であることを見出し、本発明を想到するにいたった。
【００２３】
ＧａＮ結晶は、図１に示すような結晶構造を有している。各種半導体層のエピタキシャル成長が行なわれる側のＧａＮ基板の表面（top surface）は、Ｇａ原子が層状に配列した面（Ｇａ面または＋Ｃ極性面）である。これに対して、ＧａＮ基板の裏面は、窒素原子（Ｎ原子）が層状に配列した面（窒素面または−Ｃ極性面）である。窒素面（以下、「Ｎ面」と称する。）は、ＧａＮ基板を裏面側から研磨し、基板厚さを任意の厚さに減じた場合でも、常にＧａＮ基板の裏面に現れる性質を有している。なお、ＧａＮ基板のＧａ原子が一部のサイトでＡｌ原子やＩｎ原子と置換している一般の窒化物半導体基板でも、上記と同様に基板裏面はＮ面である。
【００２４】
本願明細書において、Ｎ面（窒素面）は、−Ｃ極性面に平行な平面を意味するものとする。ここで、「平行」とは、Ｎ面と−Ｃ極性面との間に形成される角度が厳密に０°である必要はないが、この角度が３°以下であるものとする。
【００２５】
本願発明者の検討によると、ＧａＮ基板などの窒化物半導体基板のＮ面は、炭素を吸着しやすく、Ｎ面に電極を形成した後、Ｎ面と電極との界面に炭素が安定に存在し続ける。この炭素は、電極形成後の熱処理によっても周囲に拡散することなく、界面に安定に存在し、コンタクト界面における電気的障壁として機能する。基板裏面に存在する炭素を、ｎ側電極形成前に適切に排除できれば、コンタクト界面に存在する電気的障壁を小さくし、ｎ側電極のコンタクト特性を格段に改善できる。
【００２６】
ＧａＮ基板の裏面（Ｎ面側の面）は、研磨加工された後、平滑な状態にあり、略全体がＮ面である。この状態は、清浄化のためのウェット処理を行っても変化しない。したがって、本願明細書における「研磨加工面」とは、研磨加工によって露出した面だけではなく、清浄化のために表面が略均一にエッチングされた状態の面をも含むものとする。このような清浄化のためのエッチングを行った後も、研磨加工によって形成されたＮ面と同様にＮ面が露出した状態にあるからである。
【００２７】
本発明では、窒化物半導体基板の表面（Ｇａ面）上に、エピタキシャル成長技術を用いた公知の半導体成長法により、半導体積層構造を形成する。半導体積層構造は、ｐ型領域およびｎ型領域を含む。半導体レーザなどの発光素子を製造する場合、半導体積層構造は、ダブルへテロ構造と、光および電流を一定空間内に閉じ込めるための構造とを含むことになる。
【００２８】
窒化物基板の表面側において、半導体積層構造中のｐ型領域に電気的に接触するｐ側電極を形成した後、窒化物半導体基板の裏面にｎ側電極を形成する前に、本発明では、特別の処理、すなわち、窒化物半導体基板の裏面における炭素濃度を低減する工程を行なう。
【００２９】
好ましい実施形態において、炭素濃度低減のための処理は、窒化物半導体基板の裏面を堆積物の層で覆う工程と、この層をエッチングによって除去する工程とを含む。より好ましくは、窒化物半導体基板の裏面に二酸化シリコン（ＳｉＯ2）膜を堆積した後、このＳｉＯ2膜を裏面から取り除く。
【００３０】
このような処理（裏面処理）を行なった後、窒化物半導体基板の裏面にｎ側電極を形成すると、基板裏面とｎ側電極と界面には炭素が観測されず、その界面における炭素濃度は測定装置の検出限界以下に低減され得る。
【００３１】
（実験例）
まず、裏面（Ｎ面）が研磨された複数のＧａＮ基板（厚さ：１００μｍ程度）を用意し、そのうちの第１のグループ（実施例）に属するＧａＮ基板の裏面に対しては、ＥＣＲスパッタ法により、０．５〜１．５μｍのＳｉＯ2膜を堆積した。その後、フッ酸（室温）によりＳｉＯ2膜をエッチングし、再びＧａＮ基板の裏面を露出させた後、ＧａＮ基板の裏面に電極パターンを形成した。これに対して、第２のグループに属するＧａＮ基板の裏面に対しては、特別の裏面処理を行なうことなく、電極パターンを形成した。電極パターンの形成は、いずれの場合においても、基板側からＴｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕの順序で金属層を積層した後、リフトオフ法によって不要な部分を除去することによって行なった。Ｔｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕにおける各層の厚さは、それぞれ、Ｔｉ：５ｎｍ／Ａｌ：４０ｎｍ／Ｔｉ：４０ｎｍ／Ｐｔ：４０ｎｍ／Ａｕ：５０ｎｍである。これらの金属層は、電子ビーム（ＥＢ）蒸着法などによって堆積される。
【００３２】
図２（ａ）及び（ｂ）は、ＧａＮ基板の裏面に形成した一対のｎ側電極を示している。一対のｎ側電極の各々は、１００μｍ×２００μｍの矩形形状を有している。なお、電極間の間隔は１０μｍである。実施例および比較例について、１対のｎ側電極の間に印加する電圧を変化させながら、その電極間を流れる電流を測定し、電流−電圧特性を評価した。
【００３３】
図３（ａ）は、上記の比較例について得られた電流−電圧特性を示すグラフであり、図３（ｂ）は、実施例について得られた電流−電圧特性を示すグラフである。これらのグラフから明らかなように、比較例では、抵抗値の極めて高い非オーミックコンタクトが形成されているが、実施例では、極めて低いコンタクト抵抗が実現している。より具体的には、コンタクト抵抗率が５×１０-4Ω・ｃｍ2以下に低減されている。さらに好ましくは、窒素雰囲気中でシンタリング処理を施すことにより、ｎ側電極のコンタクト抵抗を低下させることができる。具体的には４００〜５００℃で５分程度のシンタリング処理を行なうことにより、５×１０-5Ω・ｃｍ2程度までコンタクト抵抗を低下させることが可能であった。
【００３４】
図４（ａ）は、上記の比較例について得られたオージェ電子分光（ＡＥＳ）法による基板裏面の元素濃度プロフィルであり、図４（ｂ）は、実施例について得られたＡＥＳによる元素濃度プロフィルである。
【００３５】
図４（ａ）および（ｂ）のグラフに示されているＡｌ、Ｐｔ、Ｔｉ、Ａｕは、電極を構成する金属層から検出された元素の濃度プロフィルを示し、ＧａおよびＮは、ＧａＮ基板から検出された元素の濃度プロフィルを示している。横軸のエッチング深さは、電極表面からＧａＮ基板の内部に向かう深さに相当している。
【００３６】
図４（ａ）からわかるように、比較例における電極と基板裏面との界面付近には、Ｃ（炭素）が明確に存在し、そのピーク濃度は、５原子％を超えるレベルに達している。これに対し、実施例における電極と基板裏面との界面には、図４（ｂ）から明らかなように、Ｃ（炭素）は検出されず、そのピーク濃度はAES分析装置の測定限界以下である。コンタクト抵抗の低減及び安定化の効果を得るためには、界面における炭素濃度を５原子％以下、より好ましくは２原子％以下に調節することが好ましい。
【００３７】
このように、ＧａＮ基板の裏面に対してＳｉＯ2膜の堆積及びエッチングを行なうことにより、ＧａＮ基板の裏面から炭素を除去し、その後に形成する電極のコンタクト抵抗を大きく低減することができることがわかった。
【００３８】
炭素除去の効果は、ＳｉＯ2膜以外の絶縁膜を堆積し、除去した場合にも得られると考えられるが、既存の製造プロセスへの適合性の観点から、ＳｉＯ2膜が特に優れている。また、炭素の除去に酸素原子の存在が重要な働きをしている可能性があるため、堆積する絶縁膜は酸素を含有すること（例えばアルミナ（Ａｌ2Ｏ3）、ジルコニア（ＺｒＯ2）、タンタルオキサイド（Ｔａ2Ｏ5）、または酸化ニオブ（Ｎｂ2Ｏ5）などの酸化物）が好ましい。
【００３９】
ＳｉＯ2膜などの絶縁膜の堆積方法は、ＥＣＲスパッタ法に限定されず、プラズマＣＶＤ法などの他の薄膜堆積方法を採用することが可能である。プラズマＣＶＤ法による場合は、プラズマ中の酸素が炭素除去に寄与している可能性もある。
【００４０】
なお、ＳｉＯ2膜を基板裏面に堆積することなく、フッ酸による洗浄のみを行なった場合は、炭素除去の効果を得ることができなかった。
【００４１】
（実施形態１）
以下、図面を参照しながら、本発明による窒化物半導体装置及びその製造方法の第１の実施形態を説明する。
【００４２】
まず、図５を参照する。図５は、本実施形態の窒化物半導体装置、すなわちＧａＮ系半導体レーザの断面を模式的に示している。図示されている素子断面は、共振器端面に平行な面であり、共振器長方向は、この断面に直交している。
【００４３】
本実施形態の半導体レーザは、ｎ型不純物がトープされたｎ型ＧａＮ基板（厚さ：約１００μｍ）１０と、ｎ型ＧａＮ基板１０の表面（Ｇａ面）に設けられた半導体積層構造１００とを備えている。
【００４４】
半導体積層構造１００は、ｎ型ＧａＮ層１２、ｎ型ＡｌＧａＮクラッド層１４、ＧａＮ光ガイド層１６、ＩｎＧａＮ多重量子井戸層１８、ＩｎＧａＮ中間層２０、ｐ型ＡｌＧａＮキャップ層２２、ｐ型ＧａＮ光ガイド層２４、ｐ型ＡｌＧａＮクラッド層２６、及びｐ型ＧａＮコンタクト層２８を含んでいる。
【００４５】
本実施形態における半導体積層構造１００に含まれる各半導体層の不純物濃度（ドーパント濃度）や厚さは、以下の表１に示すとおりである。
【００４６】
【表１】
0004916434.tif 000002
【００４７】
なお、表１に示す不純物、不純物濃度、および各半導体層の厚さは、一例に過ぎず、本発明を限定するものではない。
【００４８】
半導体積層構造１００のうち、ｐ型ＧａＮコンタクト層２８及びｐ型ＡｌＧａＮクラッド層２６は、共振器長方向に沿って延びるリッジストライプの形状に加工されている。リッジストライプの幅は、例えば１．５μｍ程度であり、共振器長は例えば６００μｍである。チップ幅（図５において、各半導体層に平行な方向の素子サイズ）は、例えば２００μｍである。
【００４９】
半導体積層構造１００の上面のうち、リッジストライプの上面を除く部分は、ＳｉＯ2層３０によって被覆されており、ＳｉＯ2層３０の中央部にはリッジストライプの上面を露出させるストライプ状の開口部が形成されている。ＳｉＯ2層３０の開口部を介して、ｐ型ＧａＮコンタクト層２８の表面はｐ側電極（Ｐｄ／Ａｕ）３２と接触している。
【００５０】
ｎ型ＧａＮ基板１０の裏面には、ｎ側電極（Ｔｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕ）３４が設けられている。本実施形態では、ｎ型ＧａＮ基板１０の裏面とｎ側電極３４との界面における炭素濃度が５原子％以下、より具体的には２原子％以下に低減されている。
【００５１】
以下、本実施形態に係る窒化物半導体装置を製造する方法の好ましい実施形態を説明する。
【００５２】
まず、公知の方法で作製されたｎ型ＧａＮ基板１０を用意する。ｎ型ＧａＮ基板１０の厚さは、例えば約４００μｍ程度である。ｎ型ＧａＮ基板１０の表面は、研磨加工により平坦化されている。
【００５３】
次に、ｎ型ＧａＮ基板１０の表面に半導体積層構造１００を形成する。半導体積層構造１００の形成は、公知のエピタキシャル成長技術によって行なうことができる。例えば、以下のようにして各半導体層を成長させる。
【００５４】
まず、ｎ型ＧａＮ基板１０を有機金属気相成長（ＭＯＶＰＥ）装置のチャンバ内に挿入する。この後、ｎ型ＧａＮ基板１０の表面に対し、５００〜１１００℃程度の熱処理（サーマルクリーニング）を行なう。この熱処理は、例えば７５０℃で１分以上、望ましくは５分以上行なう。この熱処理を行なっている間、窒素原子（Ｎ）を含むガス（Ｎ2、ＮＨ3、ヒドラジンなど）をチャンバ内に流すことが好ましい。
【００５５】
その後、反応炉を約１０００℃に温度制御し、原料ガスとしてトリメチルガリウム（ＴＭＧ）およびアンモニア（ＮＨ3）ガスと、キャリアガスである水素と窒素とを同時に供給するとともに、ｎ型ドーパントとしてシラン（ＳｉＨ4）ガスを供給し、厚さが約１μｍでＳｉ不純物濃度が約５×１０17ｃｍ-3のｎ型ＧａＮ層１２を成長させる。
【００５６】
次に、トリメチルアルミニウム（ＴＭＡ）も供給しながら、厚さが約１．５μｍでＳｉ不純物濃度が約５×１０17ｃｍ-3のＡｌ0.05Ｇａ0.95Ｎからなるｎ型ＡｌＧａＮクラッド層１４を成長させる。その後、厚さが約１２０ｎｍのＧａＮからなるＧａＮ光ガイド層１６を成長させた後、温度を約８００℃まで降温し、キャリアガスを水素から窒素に変更して、トリメチルインジウム（ＴＭＩ）とＴＭＧを供給して、膜厚が約３ｎｍのＩｎ0.1Ｇａ0.9Ｎからなる量子井戸（３層）と膜厚約９ｎｍのＩｎ0.02Ｇａ0.98Ｎバリア層（２層）からなる多重量子井戸活性層１８を成長させる。その後、Ｉｎ0.01Ｇａ0.99ＮからなるＩｎＧａＮ中間層２０を成長させる。ＩｎＧａＮ中間層２０は、その上に形成するｐ型の半導体層から活性層１８へのｐ型ドーパント（Ｍｇ）拡散を大幅に抑制し、結晶成長後も活性層１８を高品質に維持することができる。
【００５７】
次に、再び反応炉内の温度を約１０００℃にまで昇温し、キャリアガスに水素も導入して、ｐ型ドーパントであるビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）ガスを供給しながら、膜厚約２０ｎｍでＭｇ不純物濃度が約１×１０19ｃｍ-3のＡｌ0.15Ｇａ0.85Ｎからなるｐ型ＡｌＧａＮキャップ層２２を成長させる。
【００５８】
次に、厚さが約２０ｎｍでＭｇ不純物濃度が約１×１０19ｃｍ-3のｐ型ＧａＮからなる第２ＧａＮ光ガイド層２４を成長させる。その後、厚さが約０．５μｍで不純物濃度が約１×１０19ｃｍ-3のＡｌ0.05Ｇａ0.95Ｎからなるｐ型ＡｌＧａＮクラッド層２６を成長させる。最後に、厚さが約０．１μｍでＭｇ不純物濃度が約１×１０20ｃｍ-3のｐ型ＧａＮコンタクト層２８を成長させる。
【００５９】
次に、ｎ型ＧａＮ基板１０を裏面側から研磨し、ｎ型ＧａＮ基板１０の厚さを約１００μｍ程度に減少させる。この後、本実施形態では、ＥＣＲスパッタ法により、ｎ型ＧａＮ基板１０の裏面（研磨面）に厚さ０．５〜１．５μｍのＳｉＯ2膜を堆積する。
【００６０】
この後、ＳｉＯ2膜をエッチングすることにより、ｎ型ＧａＮ基板１０の裏面からＳｉＯ2膜を除去する。ＳｉＯ2膜は、ｎ型ＧａＮ基板１０の裏面において、少なくともｎ側電極が形成されるべき領域から完全に除去される必要がある。本実施形態では、ＳｉＯ2膜の除去をフッ酸で行なう。ＳｉＯ2膜を除去するために用いるエッチャントは、フッ酸に限定されず、他の種類のエッチャントであってもよい。また、ＳｉＯ2膜の除去は、ウェットエッチングに限られず、ドライエッチング、または、ウェットエッチング及びドライエッチングの組み合わせであっても良い。
【００６１】
この後、ｎ型ＧａＮ基板１０の裏面に、Ｔｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕの各金属層を基板側からこの順序で連続的に堆積することにより、ｎ側電極３４を形成する。次に、窒素雰囲気中でシンタリング処理（約４００℃）を行うことにより、図５に示す半導体レーザを得ることができる。このシンタリング処理は、ｎ側電極３４のコンタクト抵抗を更に低減する効果を有している。
【００６２】
本実施形態の比較例として、ｎ型ＧａＮ基板１０の裏面に対するＳｉＯ2膜の堆積および除去の処理を省略した方法で半導体レーザを作製した。以下、本実施形態の半導体レーザおよび比較例の半導体レーザについて、電流−光出力特性及び電流−電圧特性を評価した。
【００６３】
図６は、室温で測定した電流−光出力特性を示すグラフである。グラフの横軸は、ｐ側電極とｎ側電極との間を流れる電流（駆動電流）の大きさであり、縦軸はレーザ発振により得られたレーザ光出力である。図６からわかるように、基板裏面にＳｉＯ2膜の堆積及び除去を行なった実施形態では、比較例に比べ、レーザ発振の閾値が低下し、相対的に低い駆動電流で高い光出力が得られた。
【００６４】
図７は、室温で測定した電流−電圧特性を示すグラフである。グラフの横軸は、ｐ側電極とｎ側電極との間を流れる電流（駆動電流）の大きさであり、縦軸は電極間に印加した電圧である。図７からわかるように、基板裏面にＳｉＯ2膜の堆積及び除去を行なった実施形態では、比較例に比べてより低い電圧で同一レベルの駆動電流を得ることができている。
【００６５】
（実施形態２）
前述の実施形態では、基板裏面が平坦なＮ面によって構成されていたが、本発明は、そのような場合に限定されない。以下、図８から図１０を参照しながら、本発明による窒化物半導体装置における基板裏面の多様な形態を説明する。
【００６６】
まず、図８に示すように、基板裏面が全体としてＮ面から傾斜していても良い。これは基板裏面の研磨の際に、研磨盤に対して基板裏面を傾斜固定させることで実現できる。前述のように、炭素はＮ面に吸着しやすい可能性があるため、Ｎ面にｎ側電極３４を形成する場合に本発明は顕著な効果を発揮する。図８に示すように、基板裏面がＮ面から傾斜している場合には、本発明における裏面処理工程を行なわなくとも、ｎ側電極３４と基板裏面との界面における炭素濃度が相対的に低く抑えられる可能性がある。しかし、傾斜角度が小さい場合や、Ｎ面の小さなステップが傾斜面に多数形成される場合には、炭素を除去することによって優れた効果を得ることが期待される。
【００６７】
次に、図９に示すように、基板裏面の一部にＳｉＯ2膜などの絶縁層３６が残存していても良い。ｎ側電極３４が基板裏面と接触するべき領域からは絶縁膜を除去しておく必要があるが、ｎ側電極３４の周辺に絶縁膜の一部が絶縁層３６として残存していてもコンタクト特性に影響はない。また、基板裏面にＳｉＯ2などからなる絶縁層３４を残存させておくことにより、その絶縁層３４が活性層１８から基板１０へ漏出する光（迷光）を吸収し、ノイズを低減する効果も得られる。
【００６８】
更に、図１０に示すように、基板裏面に凹凸を形成してもよい。これは、基板裏面に対して、水酸化カリウム（ＫＯＨ）や熱リン酸などによるウェットエッチングおよび／またはドライエッチングを施すことで実現できる。基板裏面に凹凸を形成しても、Ｎ面が部分的に露出している場合、そのＮ面に炭素が吸着し、コンタクト特性を劣化させ得る。基板裏面に凹凸を形成することにより、炭素の吸着が生じにくい面の占める面積比率が大きくなると、本発明における裏面処理（炭素低減処理）を行なう必要性は低くなるが、上述のように、部分的にＮ面が存在している場合に本発明を適用する意義がある。基板裏面とｎ側電極とが接触する領域におけるＮ面の面積比率が１０％以上の場合に、本発明は顕著な効果を発揮することができる。この面積比率が３０％以上になると、更に高い効果が得られる。
【００６９】
なお、基板裏面に凹凸を形成すると、コンタクト面積が増加するため、コンタクト抵抗の低減に寄与する。基板裏面に形成する凹凸の形状によっては、Ｎ面が露出していない場合でも、Ｇａ面に比べて炭素を吸着しやすい結晶面が形成される可能性もある。そのような場合、本発明によれば、コンタクト特性を改善することができる。
【００７０】
なお、本発明によれば、基板裏面と電極との界面における炭素濃度が低減される結果、従来は用いられていなかった各種の金属をｎ側電極の材料として用いる道が開かれる。すなわち、Ｔｉ、Ａｌ、Ｐｔ、Ａｕ、Ｍｏ、Ｓｎ、Ｉｎ、Ｎｉ、Ｃｒ、Ｎｂ、Ｂａ、Ａｇ、Ｒｈ、Ｉｒ、Ｒｕ、もしくはＨｆなどの金属または合金をｎ側電極の材料に用いることが可能になる。
【００７１】
上記の各実施形態では、窒化物半導体基板としてＧａＮ基板を用いているが、窒化物半導体基板は、ＧａＮに限られず、ＡｌＧａＮ、ＩｎＧａＮなどから形成された基板であってもよい。また、基板はオフ基板であってもよい。
【産業上の利用可能性】
【００７２】
本発明は、短波長光源や高耐圧素子としての活用が期待されている窒化物半導体装置におけるｎ側電極コンタクト特性を改善するため、信頼性に優れる窒化物半導体レーザなどの量産に寄与することができる。
【図面の簡単な説明】
【００７３】
【図１】ＧａＮ基板におけるＧａＮ結晶構造を模式的に示す斜視図である。
【図２】（ａ）は、本発明の実験例において、１つのＧａＮ基板の裏面に形成した電極のパターンを模式的に示す上面図であり、（ｂ）は、その断面図である。
【図３】（ａ）は、本発明の比較例について得られた電流−電圧特性を示すグラフであり、（ｂ）は、実施例について得られた電流−電圧特性を示すグラフである。
【図４】（ａ）は、比較例について得られたオージェ電子分光（ＡＥＳ）法による元素濃度プロフィルであり、（ｂ）は、実施例について得られたＡＥＳによる元素濃度プロフィルである。
【図５】本発明による窒化物半導体装置の第１の実施形態を示す断面図である。
【図６】実施形態１における半導体レーザおよび比較例について得られた電流−光出力特性を示すグラフである。
【図７】実施形態１における半導体レーザおよび比較例について得られた電流−電圧特性を示すグラフである。
【図８】本発明による窒化物半導体装置における基板裏面の他の形態を説明する。
【図９】本発明による窒化物半導体装置における基板裏面の更に他の形態を説明する。
【図１０】本発明による窒化物半導体装置における基板裏面の更に他の形態を説明する。
【符号の説明】
【００７４】
１０    ｎ型ＧａＮ基板
１２    ｎ型ＧａＮ層
１４    ｎ型ＡｌＧａＮクラッド層
１６    ＧａＮ光ガイド層
１８    ＩｎＧａＮ多重量子井戸層
２０    ＩｎＧａＮ中間層
２２    ｐ型ＡｌＧａＮキャップ層
２４    ｐ型ＧａＮ光ガイド層
２６    ｐ型ＡｌＧａＮクラッド層
２８    ｐ型ＧａＮコンタクト層
３０    ＳｉＯ2層
３２    ｐ側電極（Ｐｄ／Ａｕ）
３４    ｎ側電極（Ｔｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕ）
３６    ＳｉＯ2層
１００    半導体積層構造
【図１】
0004916434.tif 000003
【図２】
0004916434.tif 000004
【図３】
0004916434.tif 000005
【図４】
0004916434.tif 000006
【図５】
0004916434.tif 000007
【図６】
0004916434.tif 000008
【図７】
0004916434.tif 000009
【図８】
0004916434.tif 000010
【図９】
0004916434.tif 000011
【図１０】
0004916434.tif 000012