(57)【特許請求の範囲】
【請求項１】
ベース基板と、
ベース基板に形成された共通電極、ゲートライン、データライン、薄膜トランジスタ、パッシベーション層、∧形画素電極とを備えたＦＦＳモデル表示装置のアレイ基板において、
前記薄膜トランジスタは、前記ゲートラインと連結するゲート電極と、前記データラインと連結するソース電極と、前記画素電極と連結するドレイン電極とを備え、
前記パッシベーション層は、前記ソース電極、ドレイン電極及びデータ電極を覆い、かつ、前記ドレイン電極を覆うパッシベーション層にパッシベーション層スルーホールが形成され、
前記∧形画素電極は、前記パッシベーション層の上に形成されて前記パッシベーション層スルーホールを介して前記ドレイン電極と連結し、
前記データラインは、絶縁層を介して前記共通電極の上に形成され、かつ、前記∧形画素電極の「／」形部分と「＼」形部分との境界部に対応する部分の下方に位置することを特徴とするＦＦＳモデル表示装置のアレイ基板。
【請求項２】
前記絶縁層がゲート絶縁層である請求項１に記載のＦＦＳモデル表示装置のアレイ基板。
【請求項３】
前記ゲート絶縁層と前記パッシベーション層がＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの単層膜である請求項２に記載のＦＦＳモデル表示装置のアレイ基板。
【請求項４】
前記ゲート絶縁層と前記パッシベーション層がＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの任意の組み合わせで形成された複合膜である請求項２に記載のＦＦＳモデル表示装置のアレイ基板。
【請求項５】
前記ゲートライン、前記ゲート電極、前記データライン、前記ソース電極と前記ドレイン電極がＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの単層膜を採用する請求項１に記載のＦＦＳモデル表示装置のアレイ基板。
【請求項６】
前記ゲートライン、前記ゲート電極、前記データライン、前記ソース電極とドレイン電極がＡｌＮｄ、Ａｌ、Ｃｕから選択される材質とＭｏ、ＭｏＷ、Ｃｒから選択される材質とからなる複合膜を採用する請求項１に記載のＦＦＳモデル表示装置のアレイ基板。
【請求項７】
前記共通電極と前記画素電極がインジウムスズ酸化物又はインジウムジンク酸化物である請求項１に記載のＦＦＳモデル表示装置のアレイ基板。
【請求項８】
ＦＦＳモデル表示装置のアレイ基板の製造方法であって、
前記アレイ基板は、ベース基板と、ベース基板に形成された共通電極、ゲートライン、データライン、薄膜トランジスタ、パッシベーション層、∧形画素電極とを備え、前記薄膜トランジスタは、前記ゲートラインと連結するゲート電極、前記データラインと連結するソース電極と前記画素電極と連結するドレイン電極を備え、前記パッシベーション層は、前記ソース電極、ドレイン電極及びデータ電極を覆い、前記ドレイン電極を覆うパッシベーション層にパッシベーション層スルーホールが形成され、前記∧形画素電極が前記パッシベーション層の上に形成されて前記パッシベーション層スルーホールを介して前記ドレイン電極と連結され、前記データラインが絶縁層を介して前記共通電極の上に形成され、
前記ＦＦＳモデル表示装置のアレイ基板の製造方法は、
前記データラインを前記∧形画素電極の「／」形部分と「＼」形部分との境界部の対応する部分の下方に位置させるステップを備えることを特徴とするＦＦＳモデル表示装置のアレイ基板の製造方法。
【請求項９】
ベース基板に共通電極層を堆積し、パターニングによって共通電極を形成する工程と、
共通電極が形成された前記ベース基板に、金属薄膜を堆積し、パターニングによってゲート電極とゲートラインを形成する工程と、
ゲートラインが形成された前記ベース基板にゲート絶縁層を堆積する工程と、
前記ゲートラインのゲート絶縁層に活性層を堆積し、パターニングによって活性層を形成する工程と、
活性層を有する前記ベース基板にソース金属薄膜、ドレイン金属薄膜を堆積し、パターニングによってソース電極、ドレイン電極及びデータラインを形成する工程と、
前記ソース電極、ドレイン電極及びデータラインにパッシベーション層を堆積し、パターニングによって前記ドレイン電極を覆うパッシベーション層にパッシベーション層スルーホールを形成する工程と、
前記パッシベーション層に画素電極薄膜を堆積し、パターニングによって前記パッシベーション層スルーホールを介して前記ドレイン電極と連結する∧形画素電極を形成する工程と、
を更に備える請求項８に記載のＦＦＳモデル表示装置のアレイ基板の製造方法。
【請求項１０】
前記ゲート絶縁層と前記パッシベーション層がＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの単層膜を採用する請求項９に記載のＦＦＳモデル表示装置のアレイ基板の製造方法。
【請求項１１】
前記ゲート絶縁層と前記パッシベーション層がＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの任意の組み合わせで形成された複合膜である請求項９に記載のＦＦＳモデル表示装置のアレイ基板の製造方法。
【請求項１２】
前記ゲートライン、前記ゲート電極、前記データライン、前記ソース電極と前記ドレイン電極がＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの単層膜である請求項８に記載のＦＦＳモデル表示装置のアレイ基板の製造方法。
【請求項１３】
前記ゲートライン、前記ゲート電極、前記データライン、前記ソース電極と前記ドレイン電極がＡｌＮｄ、Ａｌ、Ｃｕから選択される材質とＭｏ、ＭｏＷ、Ｃｒから選択される材質とからなる複合膜である請求項８に記載のＦＦＳモデル表示装置のアレイ基板の製造方法。
【請求項１４】
前記共通電極と前記画素電極がインジウムスズ酸化物又はインジウムジンク酸化物である請求項８に記載のＦＦＳモデル表示装置のアレイ基板の製造方法。
【請求項１５】
互いに対向して設置されたカラーフィルム基板、アレイ基板と、前記カラーフィルム基板とアレイ基板との間に設置された液晶層とを備えた液晶表示装置において、
前記アレイ基板は、
ベース基板と、
ベース基板に形成された共通電極、ゲートライン、データライン、薄膜トランジスタ、パッシベーション層、∧形画素電極とを備え、
前記薄膜トランジスタは、前記ゲートラインと連結するゲート電極、前記データラインと連結するソース電極と、前記画素電極と連結するドレイン電極を備え、
前記パッシベーション層は、前記ソース電極、前記ドレイン電極及び前記データ電極を覆い、かつ、前記ドレイン電極を覆うパッシベーション層にパッシベーション層スルーホールが形成され、
前記∧形画素電極は、前記パッシベーション層の上に形成されて前記パッシベーション層スルーホールを介して前記ドレイン電極と連結し、
前記データラインは、絶縁層を介して前記共通電極の上に形成され、かつ、前記∧形画素電極の「／」形部分と「＼」形部分との境界部に対応する部分の下方に位置することを特徴とする前記アレイ基板を備える液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置のアレイ基板およびその製造方法に関する。
【背景技術】
【０００２】
製造技術の発展と伴い、液晶表示装置（ＬＣＤ、Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）は、既に伝統的なブラウン管表示装置のかわりに、将来の表示装置の主流になってきた。ＬＣＤ表示装置では、ＴＦＴ  ＬＣＤ表示装置がコンサンプションが低く、製造コストが比較的に低く、輻射がないなどの特徴を具備するため、パネル表示装置の市場で主導的な位置を占めている。
【０００３】
ＴＦＴ  ＬＣＤディバイスは、アレイ基板とカラーフィルム基板とをセル化されて形成するものである。ＴＦＴ  ＬＣＤディバイスのアレイ基板が１セットのゲートライン及びゲートラインと垂直に交差する１セットのデータラインとを備え、互いに隣接するゲートラインとデータラインにより画素領域が画成される。各画素がＴＦＴスイッチディバイス、画素電極と共通電極とを備える。そして、ＴＦＴスイッチディバイスは、ゲート電極、ゲート絶縁層、活性層、ソース電極及びドレイン電極を備える。パッシベーション層がソース・ドレイン電極とを覆い、かつ、ドレイン電極の上方にパッシベーション層スルースルーホールが形成される。画素電極がパッシベーション層上に形成され、パッシベーション層スルーホールを介してＴＦＴのドレイン電極と連結する。画素電極の一部は更にゲートラインとともにメモリーコンデンサを形成することもできる。
【０００４】
従来、ＴＦＴ  ＬＣＤの表示モデルが主にＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ、ツイストネマチック）型、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ、平面方向転換）型又はＦＦＳ型などを有する。ＦＦＳ型の液晶表示装置において、透明平面電極と指状電極との組み合わせによっていっそう合理的な平面電場を形成し、液晶分子の配列を改善することができる。同時に、不透明な金属電極の替わりに透明電極を採用するため、透光率を明らかに高めた。
【０００５】
しかしながら、ＦＦＳ技術を応用する過程に、発明者らは下記のことを発見した。即ち、アレイ基板の画素電極が∧形の配列（指状電極）となるため、画素電極の「／」形部分と「＼」形部分との境界部に、これら両部分の画素電極の相互作用によって、該境界部の電場が不規則になって液晶の配列が乱雑になり、液晶の表示不感地帯が形成され、画素の透過率と表示品質が影響された。なお、環境保護の要求により、現在のバックライトのコンサンプションがだんだん小さくなった。従って、同じ表示効果に達成するために、必ず画素の透過率を高めなければならない。
【発明の概要】
【課題を解決するための手段】
【０００６】
本発明の実施例によりＦＦＳ型液晶表示装置のアレイ基板が提供された。ベース基板と、ベース基板に形成された共通電極と、ゲートラインと、データラインと、薄膜トランジスタと、パッシベーション層とと∧形画素電極とを備えたＦＦＳ型液晶表示装置のアレイ基板において、前記薄膜トランジスタは、前記ゲートラインと連結するゲート電極と、前記データラインと連結するソース電極と、前記画素電極と連結するドレイン電極とを備え、前記パッシベーション層は前記ソース・ドレイン電極及びデータ電極を覆い、かつ、前記ドレイン電極を覆うパッシベーション層にパッシベーション層スルーホールが形成され、前記∧形画素電極が前記パッシベーション層上に形成されて前記パッシベーション層スルーホールを介して前記ドレイン電極と連結し、前記データラインは絶縁層を介して前記共通電極上に形成され、かつ、前記∧形画素電極の「／」形部分と「＼」形部分との境界部に対応する位置の下方に位置する。
【０００７】
本発明の実施例により液晶表示装置が提供された。互いに対向して設置されたカラーフィルム基板と前記構成を有するアレイ基板とを備えた液晶表示装置において、液晶層が該カラーフィルム基板とアレイ基板との間に設置される。
【０００８】
本発明の実施例により薄膜トランジスタ液晶表示装置のアレイ基板の製造方法が更に提供された。ベース基板と、ベース基板に形成された共通電極と、ゲートラインと、データラインと、薄膜トランジスタと、パッシベーション層と、∧形画素電極とを備えたアレイ基板において、前記薄膜トランジスタは、前記ゲートラインと連結するゲート電極と、前記データラインと連結するソース電極と、前記画素電極と連結するドレイン電極とを備え、前記パッシベーション層は前記ソース・ドレイン電極及びデータ電極を覆い、かつ、前記ドレイン電極を覆うパッシベーション層にパッシベーション層スルーホールが形成され、前記∧形画素電極は前記パッシベーション層に形成されて前記パッシベーション層スルーホールを介して前記ドレイン電極と連結し、前記データラインは絶縁層を介して前記共通電極に形成される。前記薄膜トランジスタ液晶表示装置のアレイ基板の製造方法は、前記データラインを前記∧形画素電極の「／」形部分と「＼」形部分との境界部に対応する位置の下方に形成するステップを含む。
【図面の簡単な説明】
【０００９】
【図１Ａ】図１Ａは本発明のＦＦＳモデル表示装置のアレイ基板の単一の画素を示す平面図である。
【図１Ｂ】図１Ｂは図１ＡのＡ−Ａ線に沿った断面図である。
【図２】本発明のＦＦＳモデル表示装置のアレイ基板に２つの画素を例とする場合の概略図である。
【図３】本発明のＦＦＳモデル表示装置のアレイ基板の製造方法の第１の工程の概略図である。
【図４】本発明のＦＦＳモデル表示装置のアレイ基板の製造方法の第２の工程の概略図である。
【図５】本発明のＦＦＳモデル表示装置のアレイ基板の製造方法の第４の工程の概略図である。
【図６】本発明のＦＦＳモデル表示装置のアレイ基板の製造方法の第５の工程の概略図である。
【図７】本発明のＦＦＳモデル表示装置のアレイ基板の製造方法の第６の工程の概略図である。
【図８】本発明のＦＦＳモデル表示装置のアレイ基板の製造方法の第７の工程の概略図である。
【発明を実施するための形態】
【００１０】
画素電極の中心に表示不感地帯が存在することによって液晶透過率が高くないという従来技術における問題を解決するために、本発明の実施例により表示装置のアレイ基板及びその製造方法が提供された。
【００１１】
本発明のメリットをより明確にするために、図面を参照しながら本発明の実施例に係るアレイ基板及びその製造方法について更に詳しく説明する。ここで記載される実施例及び図面は例示するためのものだけであり、当業者にとって、これらの記載に基づいて更に他の実施例を実現するのは明らかなことである。
【００１２】
本発明に係るアレイ基板は、基板と、共通電極と、ゲートラインと、データラインと、薄膜トランジスタと、パッシベーション層と、画素電極とを備え、前記薄膜トランジスタは、前記ゲートラインと連結するゲート電極と、活性層と、前記データラインと連結するソース電極と、前記画素電極と連結するドレイン電極とを備え、前記パッシベーション層は前記ソース・ドレイン電極及び前記データ電極を覆い、前記ドレイン電極を覆うパッシベーション層にパッシベーション層スルーホールが形成され、前記画素電極は∧形画素電極であり、前記パッシベーション層に形成されて前記パッシベーション層スルーホールを介して前記ドレイン電極と連結し、前記データラインは、ゲート絶縁層を介して共通電極に形成され、前記∧形画素電極の「／」形部分と「＼」形部分との境界部に対応する部分の下方に位置する。
【００１３】
続いて、図１Ａ、図１Ｂを参照しながら本発明の実施例に係るアレイ基板の構成について詳しく説明する。図１Ａは本発明の実施例に係るＦＦＳ型表示装置のアレイ基板１００における１つの画素の構成を示す模式図である。図１Ｂは図１ＡのＡ−Ａ線に沿った断面図である。即ち、このアレイ基板１００は、ベース基板１０と、ベース基板１０に形成された共通電極１３と、共通電極が形成されている前記ベース基板に形成され、かつ、共通電極と同じ層に設置されたゲート電極及びゲートライン２と、ゲート電極及びゲートライン２に形成されたゲート絶縁層と、ゲート電極の上方のゲート絶縁層に形成された活性層５と、活性層５に形成されたソース電極８とドレイン電極９、ゲート絶縁層に形成されたデータライン７と、ソース電極８、ドレイン電極９及びデータライン７に形成されたパッシベーション層と、ドレイン電極９を覆うパッシベーション層にパッシベーション層スルーホール１１が形成され、パッシベーション層に形成され、パッシベーション層スルーホールを介してドレイン電極９と連結する∧形画素電極１２と、を備え、データライン７が画素電極１２の真ん中の位置の下方に位置する。
【００１４】
∧形画素電極が具備する表示不感地帯を有効に利用するために、データラインが∧形画素電極の「／」形部分と「＼」形部分との境界部に対応する部分の下方に位置する。
【００１５】
図１Ａが１つの画素の構造を示したが、アレイ基板に複数のこのような画素のアレイが形成されていることは、当業者にとて自明である。
【００１６】
ゲート絶縁層又はパッシベーション層は、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの単層膜であってもよく、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの任意の組み合わせで形成された複合膜であってもよい。ゲートラインとゲート電極２は、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの単層膜であってもよく、ＡｌＮｄ、Ａｌ、Ｃｕの１つと、Ｍｏ、ＭｏＷ、Ｃｒの１つと任意に組み合わせる複合膜であってもよい。例えば、Ｍｏ／ＡｌＮｄ／Ｍｏ、又はＡｌＮｄ／Ｍｏである。ソース電極、ドレイン電極は、Ｍｏ、ＭｏＷ又はＣｒの単層膜であってもよく、Ｍｏ、ＭｏＷとＣｒで任意に組み合わせる複合膜であってもよい。共通電極と画素電極は、インジウムスズ酸化物（ＩＴＯ）又はインジウムジンク酸化物（ＩＺＯ）などを採用することができる。
【００１７】
データラインは画素電極の表示不感地帯の下方に位置するため、従来のアレイ基板に元々データラインが形成される部分は２つの画素により利用されて光透過部になることができる。つまり、本発明の薄膜トランジスタ液晶表示装置のアレイ基板において、画素の真ん中の表示不感地帯を利用し、元々表示不感地帯となった部分にデータラインを形成し、従来のデータラインを配置する部分が光透過部になる。これによって、画素の面積を適当に拡大でき、画素の透過率を高め、表示面積を拡大し、液晶表示装置の表示品質を高めることができた。
【００１８】
図２は本発明の薄膜トランジスタ液晶表示装置のアレイ基板において、２つの画素を例とする場合の概略図である。便利のため、アレイ基板における２つの画素の間の光透過部１５が拡大された。この光透過部を形成することによって、画素電極の面積が適当に拡大でき、画素の透過率を高め、表示面積を拡大し、液晶の表示品質を高めることができた。
【００１９】
なお、本発明により、薄膜トランジスタ液晶表示装置のアレイ基板の製造方法が更に提供された。ベース基板に共通電極、ゲートライン、データライン、ゲート絶縁層、薄膜トランジスタ、パッシベーション層、画素電極を形成する工程を備える薄膜トランジスタ液晶表示装置のアレイ基板の製造方法において、形成された薄膜トランジスタがゲート電極、活性層、ソース電極、ドレイン電極を有し、形成されたゲート電極がゲートラインと連結し、形成されたソース電極がデータラインと連結し、形成されたドレイン電極が画素電極と連結し、形成されたパッシベーション層がソース電極、ドレイン電極及びデータ電極に位置し、ドレイン電極のパッシベーション層にパッシベーション層スルーホールが形成され、形成された画素電極がパッシベーション層に形成されてパッシベーション層スルーホールを介してドレイン電極とつながる∧形画素電極であり、前記データラインは絶縁層を介して前記共通電極に形成される。この方法は、前記データラインを前記∧形画素電極の「／」形部分と「＼」形部分との境界部に対応する部分の下方に位置させるステップを含む。
【００２０】
続いて、図面を参照しながら本発明の薄膜トランジスタ液晶表示装置のアレイ基板の製造プロセスについて詳しく説明する。
【００２１】
ステップ１は、図３に示されたように、ベース基板１０に、例えば、マグネチックコントロールスパッター又は電子ビーム蒸発法によって４０ｎｍの共通電極層を堆積し、パターニングによって共通電極１３を形成する。典型的なパターニングは、フォトレジストをコーディングし、フォトレジストを露光し、フォトレジストを現像してフォトレジストパターンを形成し、フォトレジストパターンをマスクとしてエッチングし、フォトレジストパターンを剥離するなどの工程を備える。
【００２２】
ステップ２は、図４に示されたように、例えば、マグネチックコントロールスパッター法又は電子ビーム蒸発法で、ステップ１の基に低抵抗率の金属薄膜を堆積し、パターニングによってベース基板の所定の領域にゲートライン及びゲート電極２を形成する。本実施例において、ゲートラインを薄膜トランジスタのゲート電極として使うため、図におけるゲートラインの一部がゲート電極である。しかし、本発明がこれにに限定されない。ゲートラインから分岐するゲート電極を形成することもできる。該金属薄膜のゲート電極は、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの単層膜を採用してもよく、ＡｌＮｄ、Ａｌ、Ｃｕ中のいずれか１つとＭｏ、ＭｏＷ、Ｃｒの中のいずれか１つと任意に組み合わせてなる複合膜を採用してもよい。例えば、Ｍｏ／ＡｌＮｄ／Ｍｏ又はＡｌＮｄ／Ｍｏである。
【００２３】
ステップ３は、ステップ２の基に、例えば、化学気相堆積法（ＣＶＤ）でベース基板１０に１０００Å（１Å＝１０−１０ｍ）〜６０００Åのゲート絶縁層薄膜を堆積してゲート絶縁層を形成する。
【００２４】
ステップ４は、図５に示されたように、例えば、化学気相堆積法（ＣＶＤ）でベース基板に１０００Å（１Å＝１０−１０ｍ）〜６０００Åの活性層薄膜を堆積し、パターニングによって、ゲートラインの真上のゲート絶縁層薄膜に活性層を形成する。
【００２５】
ステップ５において、図６に示されたように、活性層が形成されたベース基板１０にソース・ドレイン金属薄膜層を堆積し、かつ、パターニングによってソース電極８、ドレイン電極９及びデータライン７を形成する。そこで、ソース電極、ドレイン電極が活性層５に形成され、データラインがゲート絶縁層に形成される。
【００２６】
ステップ６において、図７に示されたように、ステップ５を完成したベース基板１０に厚さが１０００Å〜６０００Åであるパッシベーション層薄膜を堆積してパッシベーション層を形成する。そして、パターニングによってドレイン電極上のパッシベーション層にパッシベーション層スルーホール１１を形成する。そこで、パッシベーション層薄膜はＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの単層膜を採用してもよく、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの任意の組み合わせで形成された複合膜を採用してもよい。
【００２７】
ステップ７において、図８に示されたように、ステップ６を完成したベース基板１０に、マグネチックコントロールスパッター法でパッシベーション層に厚さが１００Å〜１０００Åである画素電極層を堆積し、パターニングによってパッシベーション層スルーホールを介してドレイン電極と連結する∧形画素電極１２を形成する。データラインは、∧形画素電極１２の「／」形部分と「＼」形部分との境界部の下方に位置する。図面の例示において、データラインは画素電極１２の中心の下方に位置する。然し、本発明はこれに限定されない。データラインは、表示不感地帯に対応する部分に形成すれば、他の位置に形成しても良い。共通電極と画素電極は、インジウムスズ酸化物（ＩＴＯ）又はインジウムジンク酸化物（ＩＺＯ）などを採用することができる。
【００２８】
前記工程によって作製した薄膜トランジスタ液晶表示装置のアレイ基板は、データラインが画素電極の下方に位置し、表示不感地帯に対応する位置を利用したため、従来のアレイ基板と比べると、元々データライン及びソース・ドレイン電極を配置する場所に空白が出て画素電極の面積が適当に拡大でき、液晶の表示品質を高めた。
【００２９】
以上の実施例に形成された薄膜トランジスタがボトムゲートであるが、トップゲートも採用できる。
【００３０】
本発明の実施例は更に色々がある。本発明の実施例の要旨及びその実質から逸脱しない範囲に、当業者は本発明の実施例に対して様々な相応の変化と変形をすることができる。然し、これらの相応の変化と変形が本発明の次ぎの請求項の保護範囲に属すべきである。
【符号の説明】
【００３１】
２  ゲート電極及びゲートライン
５  活性層
７  データライン
８  ソース電極
９  ドレイン電極
１０  ベース基板
１１  パッシベーション層スルーホール
１２  画素電極
１３  共通電極
１５  光透過部
１００  アレイ基板
【図１Ａ】
0005069270.tif 000002
【図１Ｂ】
0005069270.tif 000003
【図２】
0005069270.tif 000004
【図３】
0005069270.tif 000005
【図４】
0005069270.tif 000006
【図５】
0005069270.tif 000007
【図６】
0005069270.tif 000008
【図７】
0005069270.tif 000009
【図８】
0005069270.tif 000010