(57)【特許請求の範囲】
【請求項１】
互いに隣接して配置された第１電極及び第２電極と、該第１電極及び第２電極と交差する方向に伸びる第３電極とを、放電領域を挟んで対向させて配置した表示パネルと、前記第１電極を駆動するＸドライブ回路と、前記第２電極を駆動するＹドライブ回路と、前記第３電極を駆動するアドレスドライブ回路とを備えたプラズマディスプレイ装置において、
前記Ｘドライブ回路又は前記Ｙドライブ回路内に、
サステインパルスが一方の端子に供給されるコンデンサと、前記コンデンサの他方の端子にカソードが接続されアノードが前記サステインパルスの高レベルの電圧の供給源に接続される第１のダイオードと、前記コンデンサの他方の端子及び前記第１のダイオードのカソードにアノードが接続される第２のダイオードとを有するチャージポンプ回路と、前記チャージポンプ回路からの出力を整流して直流電圧を発生する整流回路とから成り、前記第１電極或いは第２電極への高電圧を印加する際の高電圧供給源として作用する２次電源を備え、
前記サステインパルスが低レベルとなる期間に、前記サステインパルスの高レベルの電圧に対応する電荷を前記コンデンサに蓄え、前記サステインパルスが前記高レベルの電圧となる期間に、前記高レベルの電圧より高い電圧を前記コンデンサの他方の端子に生成し、前記第２のダイオードのカソードに前記サステインパルスの高レベルの電圧よりも高い電圧を出力するように構成したことを特徴とするプラズマディスプレイ装置。
【請求項２】
請求項１に記載のプラズマディスプレイ装置であって、
前記チャージポンプ回路は、前段の出力を後段のベース電圧として入力する複数段のチャージポンプ回路を備えるプラズマディスプレイ装置。
【請求項３】
請求項１又は２に記載のプラズマディスプレイ装置であって、
前記２次電源は、前記整流回路の出力を所定の電圧に変換する電圧安定化回路を備えるプラズマディスプレイ装置。
【請求項４】
請求項１から３のいずれか１項に記載のプラズマディスプレイ装置であって、
前記２次電源は、アドレス期間に前記第１電極に印加する電圧の供給源であるプラズマディスプレイ装置。
【請求項５】
請求項１から４のいずれか１項に記載のプラズマディスプレイ装置であって、
前記２次電源は、リセット期間に前記第２電極に印加する電圧の供給源であるプラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイ（ＰＤＰ）装置に関し、特にＰＤＰ装置において外部から供給される電圧以外の電圧を発生する電源回路に関する。
【０００２】
【従来の技術】
平面ディスプレイとしてＰＤＰ装置が実用化されており、高輝度の薄型ディスプレイとして期待されている。図１は、従来の３電極型のＡＣ駆動方式のＰＤＰ装置の全体構成を示す図である。図示のように、ＰＤＰ装置は、隣接して配置した複数のＸ電極及びＹ電極と、それに交差する方向に配置した複数のアドレス電極と、交差部分に配置した蛍光体とを有する２枚の基板間に放電ガスを封入したプラズマディスプレイパネル（ＰＤＰ）１と、アドレス電極にアドレスパルスなどを印加するアドレスドライブ回路２と、Ｘ電極に維持放電（サステイン）パルスなどを印加するＸ共通ドライブ回路３と、Ｘ共通ドライブ回路３に後述する電圧Ｖｘを供給するＶｘ電圧供給回路４と、Ｙ電極に順次走査パルスなどを印加するスキャン回路５と、Ｙ電極に印加する維持放電（サステイン）パルスなどをスキャン回路５に供給するＹドライブ回路６と、Ｙドライブ回路６に後述するリセット電圧Ｖｗを供給するリセット回路７と、各部の制御を行う制御回路８と、各部にＶｓ，Ｖｗ，Ｖｘ，Ｖａなどの各種の電圧を供給する電源回路９とを備える。ＰＤＰ装置については広く知られているので、ここでは装置全体に関するこれ以上の詳しい説明は省略し、本発明に関係する電源回路について更に説明する。
【０００３】
図２は、ＰＤＰ装置において各電極に印加される信号を示す駆動波形図である。ＰＤＰ装置では、１組のＸ電極及びＹ電極とアドレス電極の交差部分に表示セルが形成される。表示動作は、各セルを一様な状態にするリセット期間と、表示するセルを選択するアドレス期間と、選択したセルを放電させるサステイン（維持放電）期間で構成され、この一連の動作を繰り返すことにより表示が行われる。
【０００４】
図示のように、リセット期間には、Ｘ電極とアドレス電極を０Ｖ（グランドレベル）に保持した上でＹ電極に最大電圧がＶｗになるパルスを印加して、全セルで放電を発生させて均一な状態にしている。アドレス期間では、Ｘ電極に電圧Ｖｘを印加した状態で、Ｙ電極に電圧Ｖｓからグランドになるスキャンパルスを順次印加する。スキャンパルスに同期して発光させるセルのアドレス電極に電圧Ｖａのアドレスパルスを印加することにより、発光させるセルで放電が発生して壁電荷が形成される。このようにして全セルが表示データに応じた状態、すなわち発光させるセルでは壁電荷が形成され、発光しないセルでは壁電荷が形成されない状態になる。サステイン期間ではアドレス電極に０Ｖを印加した状態で、Ｘ電極とＹ電極に交互に電圧Ｖｓのサステインパルスを印加する（サステインパルスが印加されない時には０Ｖが印加される。）。壁電荷の形成されているセルでは、Ｖｓに壁電荷による電圧が重畳されて放電が発生するが、壁電荷の形成されていないセルでは放電は発生しない。
【０００５】
なお、図２は一例であり、駆動波形には各種の変形例が提案されている。また、図２の電圧Ｖｓ，Ｖｗ，Ｖｘ，Ｖａは、プラズマディスプレイパネルの構造や発光輝度に応じて適宜設定されるが、例えば、Ｖｓは１５０〜１８０ｖであり、ＶｗはＶｓより高電圧であり、図２の例ではＶｘもＶｓより高電圧である。いずれにしても、ＰＤＰ装置では、複数の高電圧を各電極に印加する必要があり、電源回路９は各種の高電圧を供給するなお、図示していないが、制御回路の電源電圧は５Ｖ（又は３Ｖ）であり、この電圧も電源回路から供給されるが、本発明には直接関係しないので、以下の説明では省略する。
【０００６】
電源回路９は、上記の高電圧Ｖｓ，Ｖｗ，Ｖｘ，Ｖａを、ＡＣ入力電圧をＡＣ／ＤＣ変換して発生したり、まず大きな電流容量を必要とする電圧ＶｓをＡＣ／ＤＣ変換して発生し、発生したＶｓからＤＣ／ＤＣ変換によりＶｗ，Ｖｘを発生している。一般的には後者の方法が行われている。なお、Ｖｓより低い電圧Ｖａ（Ｖｘ＜Ｖｓの場合にはＶｘも）は、降圧回路を使用してＶｓから発生できる。このようにして、外部からは一般に使用されるＡＣ入力電圧のみを供給するだけで動作できるようにしている。なお、特開平６−３３２４０１号公報は、ＰＤＰ装置で使用するのに適した小型の電源装置を開示している。また、特開平９−３２５７３５号公報は、サステイン期間におけるＸ電極とＹ電極間のサステインパルスの印加による電力消費を低減するための構成を開示している。
【０００７】
【発明が解決しようとする課題】
上記のように、ＰＤＰ装置の電源回路は、ＡＣ／ＤＣ変換して発生したＶｓからＤＣ／ＤＣ変換によりＶｗ，Ｖｘを発生しているが、そのために発振回路やスイッチング素子などからなるＤＣ／ＤＣ変換回路を有しており、これがＰＤＰ装置において回路規模が大きくなる一因となっている。
【０００８】
本発明の目的は、Ｖｗ，Ｖｘを発生する回路の構成を簡単にして、回路規模を小さくすると共に、コストを低減することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を実現するため、本発明の第１の態様のプラズマディスプレイ（ＰＤＰ）装置は、第１電極を駆動するＸドライブ回路又は第２電極を駆動するＹドライブ回路内で発生される駆動信号に関係するパルスを利用する２次電源を備える。この特徴により、従来、電源電圧Ｖｗ，Ｖｘなどの２次電源を形成するために必要であった発振回路やスイッチング素子などを削除することができ、回路規模を小さくしてコストを低減できる。
【００１０】
２次電源で利用するパルスとして適しているのは、サステイン期間に発生されるサステインパルスに関係するパルスである。
２次電源は、例えば、上記のパルスで駆動するチャージポンプ回路と、チャージポンプ回路の出力を整流して直流電圧を発生する整流回路とを備えるように構成する。その場合、前段の出力を後段のベース電圧として入力する複数段のチャージポンプ回路を備えるようにすれば、使用するパルスの電圧の２倍以上の電圧を発生することが可能である。
【００１１】
また２次電源の別の構成例では、１次側にパルスが供給されるトランスと、トランスの２次側の出力を整流して直流電圧を発生する整流回路とを備えるようにする。
更に、２次電源の整流回路の出力を所定の電圧に変換する電圧安定化回路を設ければ、任意の電圧を安定して得られる。
【００１２】
２次電源が発生する電圧は、アドレス期間に第１電極に印加する電圧Ｖｘ，又はリセット期間に第２電極に印加する電圧Ｖｗ、又はその両方を発生する。
また前述のように，従来は、サステインパルスの発生に使用する電源電圧Ｖｓから電源電圧Ｖｗ，Ｖｘを発生するのが一般的であった。しかし、アドレスドライブ回路へ供給する電源電圧Ｖａも発生されており、電源電圧Ｖｗ、Ｖｘの発生にＶｓと共にＶａを使用することも可能であり、その場合に回路の信頼性を確保する必要がある。本発明の第２の態様のＰＤＰ装置は、このような構成を実現する。
【００１３】
すなわち、本発明の第２の態様のプラズマディスプレイ（ＰＤＰ）装置では、アドレスドライブ回路へ第２の電源電圧（Ｖａ）が供給され、Ｘドライブ回路及びＹドライブ回路へは第１の電源電圧（Ｖｓ）と共に第２の電源電圧が供給され、第１の電源電圧が第２の電源電圧より低い時に、アドレスドライブ回路への第２の電源電圧の供給経路から、Ｘドライブ回路及びＹドライブ回路への第１の電源電圧の供給経路へ電流を流す回路を備えることを特徴とする。
【００１４】
アドレスドライブ回路へ第２の電源電圧を供給する経路から、Ｘドライブ回路及びＹドライブ回路へ第１の電源電圧を供給する経路へ電流を流す回路は、保護スイッチである。
通常時はＶｓ＞Ｖａであるが、電源投入／遮断時などの過渡期間には電源投入シーケンスの関係でＶａがＶｓより先に立ち上がりＶｓ＜Ｖａとなる可能性がある。このような場合、２次電源を形成する回路を介してＸドライブ回路やＹドライブ回路へ異常電流が流れる場合が起こりえるが、本発明の第２の態様によれば、このような異常電流を防止して、回路の故障などを避けることができる。
【００１５】
【発明の実施の形態】
図３は、本発明の第１実施例のＰＤＰ装置の概略構成を示すブロック図である。図１と比較して明らかなように、従来のＰＤＰ装置では電源電圧Ｖｘ，Ｖｗを電源回路９で発生していたのに対して、第１実施例のＰＤＰ装置では、Ｘドライブ回路３とＹドライブ回路６でそれぞれ発生されたサステインパルスに関係するパルス信号を利用して電源電圧Ｖｘ，Ｖｗをそれぞれ発生するＶｘ電圧発生回路１１とＶｗ電圧発生回路１２を設け、そこで発生された電圧Ｖｘ，ＶｗをＶｘ電圧供給回路４とリセット回路７に供給している点が異なり、他の部分は同じである。従って、第１実施例のＰＤＰ装置では、電源回路９は、電源電圧Ｖｓ，Ｖａのみを発生する。なお、電源電圧Ｖｓ，Ｖａ，Ｖｗ，Ｖｘについては、パネルの条件などにより適宜設定されるが、以下の実施例ではＶａ＜Ｖｓ＜Ｖｘ＜Ｖｗであるとして説明を行う。なお、駆動波形は、図２の従来例と同じであるとして説明を行う。
【００１６】
図４は、Ｙ電極側の駆動部の回路構成を示す図である。図示のように、スキャンドライブ回路５−１，…，５−Ｎ（ＮはＹ電極の本数）が各Ｙ電極毎に設けられている。スキャンドライブ回路５−１，…，５−Ｎは、共通に２本の駆動電源線１５，１６に接続される。駆動電源線１５は、第１スキャン電源回路５１−１と、第１リセット回路７−１と、第１Ｙドライブ回路６−１とに接続される。同様に、駆動電源線１６は、第２スキャン電源回路５１−２と、第２リセット回路７−２と、第２Ｙドライブ回路６−２とに接続される。Ｖｗ電圧発生回路１２は、第１Ｙドライブ回路６−１の出力部に接続される。スキャンドライブ回路５−１，…，５−Ｎと第１及び第２スキャン電源回路５１−１、５１−２は図３のスキャン回路５を構成し、第１及び第２Ｙドライブ回路６−１，６−２は図３のＹドライブ回路６を構成し、第１及び第２リセット回路７−１，７−２は図３のリセット回路７を構成する。
【００１７】
各スキャンドライブ回路は、駆動電源線１５と１６の間に２個のトランジスタを直列に接続し、その接続ノードをＹ電極に接続すると共に、各トランジスタに並列にダイオードを接続してある。第１スキャン電源回路５１−１は、駆動電源線１５と接地線（０Ｖ）の間にトランジスタを接続した回路である。第２スキャン電源回路５１−２は、駆動電源線１６と電圧Ｖｓの電源線の間にトランジスタを接続した回路である。なお、各トランジスタを駆動するためのプリドライブ回路は省略している。第１Ｙドライブ回路６−１は、一方が電圧Ｖｓの電源線に接続され、他方がダイオードを介して駆動電源線１５に接続されたトランジスタ６２と、ＣＵ制御信号に従ってトランジスタ６２を駆動するプリドライブ回路６１とを有する。第２Ｙドライブ回路６−２は、接地線（０Ｖ）と駆動電源線１５との間に接続されたトランジスタ６４と、ＣＤ制御信号に従ってトランジスタ６４を駆動するプリドライブ回路６３とを有する。第１リセット回路７−１は、駆動電源線１５とＶｗ電圧発生回路１２の出力線との間に接続されたトランジスタ７２と、リセット信号１に従ってトランジスタ７２を駆動するプリドライブ回路７１とを有する。第２リセット回路７−２は、駆動電源線１６と接地線（０Ｖ）との間に接続されたトランジスタ７４と、リセット信号２に従ってトランジスタ７４を駆動するプリドライブ回路７３とを有する。動作については後述する。
【００１８】
図５は、Ｘ電極側の駆動部の回路構成を示す図である。図示のように、Ｘ電極は、Ｖｘ電圧供給回路４と、第１Ｘドライブ回路３−１と、第２Ｘドライブ回路３−２とに接続されている。第１Ｘドライブ回路３−１にはＶｘ電圧発生回路１１が接続されている。第１及び第２Ｘドライブ回路３−１，３−２は図３のＸドライブ回路３を構成する。第１Ｘドライブ回路３−１は、一方が電圧Ｖｓの電源線に接続され、他方がダイオードを介してＸ電極に接続されたトランジスタ３２と、ＣＵ制御信号に従ってトランジスタ３２を駆動するプリドライブ回路３１とを有する。第２Ｘドライブ回路３−２は、接地線（０Ｖ）とＸ電極との間に接続されたトランジスタ３４と、ＣＤ制御信号に従ってトランジスタ３４を駆動するプリドライブ回路３３とを有する。Ｖｘ供給回路４は、Ｘ電極とＶｘ電圧発生回路１１の出力線との間に接続されたトランジスタ４２と、Ｖｘ制御信号に従ってトランジスタ４２を駆動するプリドライブ回路４１とを有する。
【００１９】
ここで、図４及び図５の回路の動作を図２参照して簡単に説明する。リセット期間には、第１及び第２スキャン電源回路５１−１，５１−２、第１及び第２Ｙドライブ回路６−１,６−２、第１Ｘドライブ回路３−１及びＶｘ供給回路４のトランジスタをすべてオフ状態にした上で、第２Ｘドライブ回路３−２のトランジスタをオン状態にしてＸ電極に０Ｖを印加する。この時、アドレスドライブ回路２は各アドレス電極の０ｖを印加する。この状態で、第２リセット回路７−２のトランジスタをオフ状態にして、第１リセット回路７−１のトランジスタ７２をオン状態にすると、電圧Ｖｗは各スキャンドライブ回路のダイオードを介してＹ電極に印加され、Ｙ電極の電位が電圧Ｖｗに向かって上昇しＶｗになる。次に、第１リセット回路７−１のトランジスタ７２をオフ状態にすると共に、第２リセット回路７−２のトランジスタ７４をオン状態にするとダイオードを介してＹ電極は０Ｖに引き下げられる。これにより、全セルで前の表示状態に関係なく放電が発生し、発生した電荷は相互に中和して全セルは一様な状態になる。
【００２０】
次のアドレス期間には、第１及び第２Ｙドライブ回路６−１,６−２、第１及び第２リセット回路７−１,７−２、第１及び第２Ｘドライブ回路３−１,３−２のトランジスタをオフ状態にした上で、Ｖｘ供給回路４のトランジスタをオン状態にしてＸ電極に電圧Ｖｘを印加する。そして、第１及び第２スキャン電源回路５１−１，５１−２のトランジスタをオン状態にして、スキャンドライブ回路５−１,…５−Ｎのトランジスタ列にＶｓと０Ｖを印加する。この状態で、スキャンドライブ回路５−１,…５−Ｎのトランジスタ列に順次スキャン信号を印加するとＹ電極に順番に電圧Ｖｓのスキャン信号が印加される。これに同期してアドレスドライブ回路２は、点灯するセルのアドレス電極にはＶａを、点灯しないセルのアドレス電極には０Ｖを印加する。
【００２１】
サステイン期間には、第１及び第２スキャン電源回路５１−１，５１−２、第１及び第２リセット回路７−１,７−２及びＶｘ供給回路４のトランジスタをオフ状態にした上で、第１Ｘドライブ回路３−１と第２Ｙドライブ回路６−２のトランジスタの組と、第２Ｘドライブ回路３−２と第１Ｙドライブ回路６−１のトランジスタの組を交互にオン／オフする。実際には、Ｘ電極とＹ電極が同時に０Ｖになるように制御するが、ここでは詳しい説明は省略する。
【００２２】
次に、本実施例の特徴であるＶｘ電圧発生回路１１とＶｗ電圧発生回路１２について説明するが、どちらもサステインパルスに関係するパルス信号を利用してそれより高い電源電圧を発生する点は同じであり、ほぼ同じ回路構成で実現できるので、ここではＶｗ電圧発生回路を例として説明を行い、Ｖｘ電圧発生回路については説明を省略する。
【００２３】
図６は、Ｖｗ電圧発生回路の第１の構成例を示す図である。図示のように、この例では、プリドライブ回路６１の出力するＣＵゲートパルスに応じて第１Ｙドライブ回路６−１のトランジスタ６２はオン／オフし、その出力端子にＶｓと０Ｖの間で変化する電圧パルスＶＣＵが出力される。従って、電圧パルスＶＣＵが出力されるのは、ＣＵ制御信号が出力されるサステイン期間のみである。電圧パルスＶＣＵは、ダイオードを介してスキャン回路へ出力されると共に、Ｖｗ電圧発生回路１２に入力される。
【００２４】
Ｖｗ電圧発生回路は、図示のように、第１の端子に電圧パルスＶＣＵが印加される容量Ｃ１と、アノードが電圧Ｖｓの電源端子にカソードが容量Ｃ１の第２の端子の間に接続されたダイオードＤ１と、アノードが容量Ｃ１の第２の端子に接続されたダイオードＤ２と、ダイオードＤ２のカソードと接地線（ＧＮＤ）の間に接続された容量Ｃ２とを有する。容量Ｃ１とダイオードＤ１，Ｄ２はチャージポンプ回路を構成し、容量Ｃ２は整流回路を構成する。電圧パルスＶＣＵが０Ｖの時、容量Ｃ１の第１の端子には０Ｖ、第２の端子にはＶｓが印加され、容量Ｃ１には電圧Ｖｓが保持される。この状態で、電圧パルスＶＣＵがＶｓに変化すると、容量Ｃ１の第１の端子にＶｓが印加されるので保持された電圧Ｖｓが重畳されて第２の端子の電圧は２Ｖｓになる。このようにして、ダイオードＤ２のアノードの電圧はＶｓと２Ｖｓの間で変化しカソードから出力される。これにより、容量Ｃ２が充電され、使用する電圧Ｖｗの量が少なければ容量Ｃ２にはほぼ２Ｖｓも電圧が保持されることになる。
【００２５】
上記のように、ＣＵゲートパルスが出力されるのはサステイン期間のみであり、その間に容量Ｃ２にほぼ２Ｖｓの電圧が保持されるので、これを第１リセット回路７−１のトランジスタ７２の端子に供給して、Ｖｗの電源として使用する。従って、Ｖｗ発生回路１２の出力を第１リセット回路７−１を介して実際にＹ電極に印加した時にＹ電極が到達する最大電圧は、Ｙ電極の容量を含む付加回路の容量と容量Ｃ２の関係で決定されるので、所望のＶｗが得られるようにこれらを適宜設定する。
【００２６】
以上のように、図６のＶｗ発生回路１２では、チャージポンプ回路の入力パルスとしてサステインパルスに相当する信号パルスを使用しており、通常のチャージポンプ回路が必要とする発振回路やスイッチング素子などを省くことができるので、回路構成が簡単で、小規模にできる。しかも、使用するサステインパルスは、ある程度高圧（１８０Ｖ程度）で、電流量も大きいので、高い電圧のＶｗを発生することができる
図７は、Ｖｗ電圧発生回路の第２の構成例を示す図である。この例では、容量Ｃ４，Ｃ５及びダイオードＤ３，Ｄ４で構成される部分は図６と同じチャージポンプ回路であり、ダイオードＤ５のアノードに電圧２Ｖｓを供給する。容量Ｃ３，Ｃ６及びダイオードＤ５，Ｄ６で構成される部分もチャージポンプ回路であり、ダイオードＤ５のアノードに電圧２Ｖｓが供給されるので、出力される電圧は２ＶｓにＶｓを重畳した３Ｖｓに近い電圧になる。このように、チャージポンプ回路の段数を増加させることにより、更に高圧の電圧が得られる。
【００２７】
以上のようにして、サステインパルスと同じ電源電圧Ｖｓとサステインパルスを利用するチャージポンプ回路を使用することにより２Ｖｓの電源回路が実現でき、更にチャージポンプ回路の段数を増加させることによりＶｓの整数倍の電圧の電源回路が実現できる。しかし、必要とする電圧がＶｓの整数倍とは限らず、例えば、１．５Ｖｓの電圧を必要とする場合もある。次に説明する例は、中間の電圧を出力する電源回路の例である。
【００２８】
図８は、Ｖｗ電圧発生回路の第３の構成例を示す図である。この例は、図６の第１の例に電圧安定化回路１３を付加したもので、電圧ＶｗとしてほぼＶｓから２Ｖｓの間の任意の電圧が得られる。電圧安定化回路１３は、コレクタが容量Ｃ２に接続されるバイポーラトランジスタ８１と、出力がバイポーラトランジスタ８１のベースに接続されるオペアンプＡＭＰと、基準電圧源ＶＲＥＦと、抵抗Ｒと、可変抵抗ＶＲとを有する。この回路により、次の式で表される出力電圧Ｖｗが得られる。
【００２９】
Ｖｗ＝ＶＲＥＦ（ＶＲ＋Ｒ）／ＶＲ
但し、ＶＲＥＦは基準電圧の電圧値、ＶＲ，Ｒは可変抵抗と抵抗の抵抗値である。
従って、可変抵抗の抵抗値を調整することにより２Ｖｓ以下の任意の電圧が得られる。
【００３０】
図９は、Ｖｗ電圧発生回路の第４の構成例を示す図である。この例は、図７の第２の例に電圧安定化回路１３を付加したものであり、電圧２Ｖｗとしてほぼ２Ｖｓから３Ｖｓの間の任意の電圧が得られる。これ以上の説明は省略する。
図１０は、Ｖｗ電圧発生回路の第５の構成例を示す図である。この例は、チャージポンプ回路の代わりにトランスＴＲを有する昇圧回路と、整流回路を組み合わせた回路である。サステインパルスに相当する電圧パルスＶＣＵを容量Ｃ８を介してトランスＴＲの１次側に印加することにより２次側に電圧が誘起される。２次側の巻線の巻数を１次側より大きくすれば電圧パルスＶＣＵより大きな電圧の交流が得られるので、これをダイオードと容量Ｃ９で整流することによりＶｓより高い電圧のＶｗが出力される。
【００３１】
図１１は、Ｖｗ電圧発生回路の第６の構成例を示す図であり、この例は図１０の第５の構成例に電圧安定化回路１３を付加したものであり、これ以上の説明は省略する。
本発明者らは、特願２０００−１８８６６３号で、ＰＤＰ装置で発生する電圧を低電圧化する技術を開示している。本発明は、このような技術を採用したＰＤＰ装置にも適用可能であり、適用した例を第２実施例として示す。
【００３２】
図１２は、本発明を特願２０００−１８８６６３号に開示された低電圧化駆動回路を使用したＰＤＰ装置に適用した第２実施例の回路構成を示す図であり、Ｘ電極側とＹ電極側の駆動回路を示す。駆動回路全体の詳しい説明は特願２０００−１７３０５６号に開示されているので省略し、本発明に関係する部分のみ説明する。
【００３３】
この回路では、Ｘ側でスイッチＳＷ１を構成するトランジスタが出力する電圧Ｖｓ／２のパルスを、Ｖｘ電圧発生回路１１の入力パルスとして利用する。同様に、Ｙ側でスイッチＳＷ１’を構成するトランジスタが出力する電圧Ｖｓ／２のパルスを、Ｖｗ電圧発生回路１２の入力パルスとして利用する。この場合のＶｘ電圧発生回路１１とＶｗ電圧発生回路１２も、図６から図１１に示した構成例で実現できる。
【００３４】
また、図１３は、第２実施例におけるサステイン期間におけるＸ電極とＹ電極に印加するサステインパルスの波形図であり、上記のＶｘ電圧発生回路１１とＶｗ電圧発生回路１２はこのサステインパルスからＶｘとＶｗを発生する。
図１４は、本発明の第３実施例のＰＤＰ装置の概略構成を示すブロック図である。第３実施例のＰＤＰ装置は、アドレス期間にＸ電極に印加される電圧Ｖｘがアドレスパルスの電圧Ｖａより小さい場合の例である。図３と比較して明らかなように、第３実施例では、Ｖｘ電圧発生回路１１へはＸドライブ回路３で発生されたサステインパルスではなく、電源回路９からアドレスドライブ回路２に供給される電源電圧Ｖａが供給される点と、電源電圧Ｖａの供給経路とＸドライブ回路３への電源電圧Ｖｓへの供給経路の間にダイオードＤ２０が設けられている点が異なる。
【００３５】
図１５は、Ｖｘ電圧発生回路１１の回路例であり、電圧Ｖｘは電圧Ｖａより低いので、Ｖａを降圧してＶｘを発生している。
図１６は、電源回路９におけるＶａ電圧発生回路の構成例を示す図である。（Ａ）は外部から入力されるＡＣ入力を整流回路２１で整流して直流電源とし、トランスの電源として使用する。トランスへの電流供給経路に設けられたトランジスタを、発振・制御回路２２によりオン／オフ制御することによりトランスへの電流供給を断続して２次側にＡＣ出力を誘起する。これをダイオードと容量の整流回路で整流して電圧Ｖａが得られる。出力電圧Ｖａは電圧検出回路２３で検出され、検出結果に基づいて発振・制御回路２２を制御してトランスへの電流供給のデューティ比を制御することにより常に一定の電圧Ｖａが得られる。
【００３６】
図１６の（Ｂ）は、発振・制御回路３１によりトランジスタをオン／オフ制御して電源電圧Ｖｓを断続的に供給し、それを整流して所望の電圧Ｖａを発生させる。出力電圧Ｖａは電圧検出回路３２で検出され、検出結果に基づいて発振・制御回路３１を制御してトランスへの電流供給のデューティ比を制御することにより常に一定の電圧Ｖａが得られる。
【００３７】
図１４の回路では、電圧Ｖｘは電圧Ｖａより小さく、Ｖｘ電圧発生回路へは電源電圧Ｖａが供給される。このような回路において、通常時はＶｓ＞Ｖａであるが、電源投入／遮断時などの過渡期間には電源投入シーケンスの関係でＶａがＶｓより先に立ち上がりＶｓ＜Ｖａとなる可能性がある。このような場合、電源回路９からＶｘ電圧発生回路１１及びＶｘ電圧供給回路４を介して電流が流れ、Ｖｘ電圧発生回路１１内のトランジスタＱ１を破壊する可能性がある。そこで、第３実施例の構成では、保護ダイオードＤ２０を設け、Ｖｓ＜Ｖａの場合にはこの保護ダイオードＤ２０がオンして、トランジスタＱ１に電流が流れないようにしている。
【００３８】
【発明の効果】
以上説明したように、本発明のプラズマディスプレイ装置によれば、Ｘドライブ回路又はＹドライブ回路の発生パルスを利用して、電源電圧Ｖｗ，Ｖｘなどの２次電源を形成するので、これらの２次電源を形成するために従来必要としていた発振回路やスイッチング素子など除くことができ、回路規模の縮小及びコスト削減が可能になる。
【００３９】
また、本発明のプラズマディスプレイ装置では、Ｘドライブ回路及びＹドライブ回路へ供給する電源電圧として、第１の電源電圧Ｖｓを用いると共に、第２の電源電圧としてアドレスドライブ回路へ供給する電源電圧Ｖａを用いる。更に、第１の電源電圧Ｖｓが第２の電源電圧Ｖａより低い場合に、第２の電源電圧Ｖａの供給線から、第１の電源電圧Ｖｓの供給線へ電流を流す回路を設けているので、第１の電源電圧Ｖｓが第２の電源電圧Ｖａより低い場合に、上記の２次電源を形成する回路を介して、Ｘドライブ回路やＹドライブ回路へ流れる異常電流を防止し、回路の故障などを避けることができる。これにより、回路の信頼性が向上する。
【図面の簡単な説明】
【図１】従来のプラズマディスプレイ（ＰＤＰ）装置の概略ブロック構成図である。
【図２】ＰＤＰ装置の駆動波形を示す図である。
【図３】本発明の第１実施例のＰＤＰ装置の概略ブロック構成図である。
【図４】第１実施例のＹ側駆動部の回路構成を示す図である。
【図５】第１実施例のＸ側駆動部の回路構成を示す図である。
【図６】第１実施例のＶｗ電圧発生回路の回路構成（例１）を示す図である。
【図７】第１実施例のＶｗ電圧発生回路の回路構成（例２）を示す図である。
【図８】第１実施例のＶｗ電圧発生回路の回路構成（例３）を示す図である。
【図９】第１実施例のＶｗ電圧発生回路の回路構成（例４）を示す図である。
【図１０】第１実施例のＶｗ電圧発生回路の回路構成（例５）を示す図である。
【図１１】第１実施例のＶｗ電圧発生回路の回路構成（例６）を示す図である。
【図１２】本発明の第２実施例のＰＤＰ装置の側駆動部の回路構成を示す図である。
【図１３】第２実施例におけるサステイン動作時の駆動波形を示す図である。
【図１４】本発明の第３実施例のＰＤＰ装置の概略ブロック構成図である。
【図１５】第３実施例のＶｘ電圧発生回路を示す回路図である。
【図１６】第３実施例のＶａ電圧発生回路を示す回路図である。
【符号の説明】
１…プラズマディスプレイパネル
２…アドレスドライブ回路
３…Ｘドライブ回路
４…Ｖｘ電圧供給回路
５…スキャン回路
６…Ｙドライブ回路
７…リセット回路
８…制御回路
９…電源回路
１１…Ｖｘ電圧発生回路
１２…Ｖｗ電圧発生回路
【図１】
0004945033.tif 000002
【図２】
0004945033.tif 000003
【図３】
0004945033.tif 000004
【図４】
0004945033.tif 000005
【図５】
0004945033.tif 000006
【図６】
0004945033.tif 000007
【図７】
0004945033.tif 000008
【図８】
0004945033.tif 000009
【図９】
0004945033.tif 000010
【図１０】
0004945033.tif 000011
【図１１】
0004945033.tif 000012
【図１２】
0004945033.tif 000013
【図１３】
0004945033.tif 000014
【図１４】
0004945033.tif 000015
【図１５】
0004945033.tif 000016
【図１６】
0004945033.tif 000017