(57)【特許請求の範囲】
【請求項１】
直列に並んだＮ個のイメージセンサによって原稿画像を読み取り、該Ｎ個のイメージセンサそれぞれが読み取った画素信号を出力することで、主走査１ライン分の画素信号を、Ｎ個に分割された画素出力ブロックごとにパラレルに出力する画像読取手段と、
前記画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知する検知手段と、
前記画像読取手段によりＮ個に分割されて出力される画素信号のうち、第Ｋ番目の画素出力ブロックから画素信号を受けて、前記検知手段が検知した黒スジ発生要因により生じた異常画素を補正する第Ｋの異常画素補正処理手段と、
前記第Ｋの異常画素補正処理手段の出力を画像メモリに書き込む第ＫのＤＭＡコントローラとを備え、
前記検知手段が、前記画像読取手段の第Ｋ番目と第Ｋ−１番目の分割出力の境界に前記黒スジ発生要因があると検知した場合に、
前記第Ｋの異常画素補正処理手段は、
第Ｋ−１の異常画素補正処理手段へ異常画素の周辺画素情報を通知し、前記第Ｋ番目の画素出力ブロックが読取った異常画素を補正せずに第１の出力画素として画像メモリに書き込むべく第ＫのＤＭＡコントローラに出力する出力手段を有し、
前記第Ｋ−１の異常画素補正処理手段は、
前記Ｋの異常画素補正処理手段から取得した周辺画素情報を用いて、前記第Ｋ番目の画素出力ブロックが読取った異常画素を補正した補正画素を、第２の出力画素として画像メモリに書き込むべく第Ｋ−１のＤＭＡコントローラに出力する出力手段を有し、
前記第Ｋ−１のＤＭＡコントローラは、第ＫのＤＭＡコントローラにより画像メモリに書き込まれた第１の出力画素である異常画素を、前記第Ｋ−１の異常画素補正手段により補正された補正画素である第２の出力画素によって上書きすること
を特徴とする画像処理装置。
【請求項２】
直列に並んだＮ個のイメージセンサによって原稿画像を読み取り、該Ｎ個のイメージセンサそれぞれが読み取った画素信号を出力することで、主走査１ライン分の画素信号を、Ｎ個に分割された画素出力ブロックごとにパラレルに出力する画像読取手段と、
前記画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知する検知手段と、
前記画像読取手段によりＮ個に分割されて出力される画素信号のうち、第Ｋ番目の画素出力ブロックから画素信号を受けて、前記検知手段が検知した黒スジ発生要因により生じた異常画素を補正する第Ｋの異常画素補正処理手段と、
前記第Ｋの異常画素補正処理手段の出力を画像メモリに書き込む第ＫのＤＭＡコントローラとを備え、
第Ｋの異常画素補正処理手段は、
第Ｋ−１の異常画素補正処理手段へ前記画像読取手段の第Ｋ番目と第Ｋ−１番目の分割出力の境界の境界周辺画素情報を通知し、前記第Ｋ番目の画素出力ブロックが読み取った画素信号を補正せずに第１の出力画素として画像メモリに書き込むべく第ＫのＤＭＡコントローラに出力する出力手段を有し、
前記第Ｋ−１の異常画素補正処理手段は、
前記Ｋの異常画素補正処理手段から取得した境界周辺画素情報を用いて異常画素を補正した補正画素を、第２の出力画素として画像メモリに書き込むべく第Ｋ−１のＤＭＡコントローラに出力する出力手段を有し、
前記第Ｋ−１のＤＭＡコントローラは、第ＫのＤＭＡコントローラにより画像メモリに書き込まれた第１の出力画素である異常画素を、前記第Ｋ−１の異常画素補正手段により補正された補正画素である第２の出力画素によって上書きすること
を特徴とする画像処理装置。
【請求項３】
前記境界周辺画素情報が示す画素数は、異常画素の幅とＤＭＡコントローラの書き込み画素単位によって決定されることを特徴とする請求項２記載の画像処理装置。
【請求項４】
異常画素が前記境界周辺画素情報の中に存在するが前記画像読取手段の第Ｋ番目と第Ｋ−１番目の分割出力の境界に関与しない場合は、異常画素補正処理手段は、前記異常画素を補正した上で境界周辺画素情報として他の異常画素補正処理手段へ通知することを特徴とする請求項２記載の画像処理装置。
【請求項５】
画像読取手段と検知手段と第Ｋの異常画素補正処理手段と第Ｋ−１の異常画素補正処理手段と各異常画素補正処理手段に対応するＤＭＡコントローラとを用いた画像処理方法において、
前記画像読取手段が、直列に並んだＮ個のイメージセンサによって原稿画像を読み取り、該Ｎ個のイメージセンサそれぞれが読み取った画素信号を出力することで、主走査１ライン分の画素信号をＮ個に分割された画素出力ブロックごとにパラレルに出力するステップと、
前記検知手段が、前記画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知するステップと、
前記第Ｋの異常画素補正処理手段が、前記画像読取手段によりＮ個に分割されて出力される画素信号のうち、第Ｋ番目の画素出力ブロック画素信号を受けて、前記検知手段が検知した黒スジ発生要因により生じた異常画素を補正するステップであって、
前記検知手段が、前記画像読取手段の第Ｋ番目と第Ｋ−１番目の分割出力の境界に前記黒スジ発生要因があると検知した場合に、
前記第Ｋの異常画素補正処理手段が、
前記第Ｋ−１の異常画素補正処理手段へ異常画素の周辺画素情報を通知する通知ステップと、
前記第Ｋ番目の画素出力ブロックが読取った異常画素を補正せずに第１の出力画素として画像メモリに書き込むべく第ＫのＤＭＡコントローラに出力する出力ステップを有し、
前記第Ｋ−１の異常画素補正処理手段が、
前記第Ｋの異常画素補正処理手段から取得した周辺画素情報を用いて、前記第Ｋ番目の画素出力ブロックが読取った異常画素を補正した補正画素を、第２の出力画素として画像メモリに書き込むべく第Ｋ−１のＤＭＡコントローラに出力する出力ステップを有する、ステップと
前記第Ｋ−１のＤＭＡコントローラが、第ＫのＤＭＡコントローラにより画像メモリに書き込まれた第１の出力画素である異常画素を、前記第Ｋ−１の異常画素補正手段により補正された補正画素である第２の出力画素によって上書きするステップと
を含むことを特徴とする画像処理方法。
【請求項６】
画像読取手段と検知手段と第Ｋの異常画素補正処理手段と第Ｋ−１の異常画素補正処理手段と各異常画素補正処理手段に対応するＤＭＡコントローラとを用いた画像処理方法において、
前記画像読取手段が、直列に並んだＮ個のイメージセンサによって原稿画像を読み取り、該Ｎ個のイメージセンサそれぞれが読み取った画像信号を出力することで、主走査１ライン分の画素信号を、Ｎ個に分割された画素出力ブロックごとにパラレルに出力するステップと、
前記検知手段が、前記画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知するステップと、
前記第Ｋの異常画素補正処理手段が、前記画像読取手段によりＮ個に分割されて出力される画素信号のうち、第Ｋ番目の画素出力ブロックから画素信号を受けて、前記検知手段が検知した黒スジ発生要因により生じた異常画素を補正するステップであって、
前記第Ｋの異常画素補正処理手段が、前記第Ｋ−１の異常画素補正処理手段へ前記画像読取手段の第Ｋ番目と第Ｋ−１番目の分割出力の境界の境界周辺画素情報を通知し、前記第Ｋ番目の画素出力ブロックが読み取った画素信号を補正せずに第１の出力画素として画像メモリに書き込むべく第ＫのＤＭＡコントローラに出力するステップと、
前記第Ｋ−１の異常画素補正処理手段が、前記第Ｋの異常画素補正処理手段から取得した境界周辺画素情報を用いて異常画素を補正した補正画素を、第２の出力画素として画像メモリに書き込むべく第Ｋ−１のＤＭＡコントローラに出力する出力ステップとを有する、ステップと、
前記第Ｋ−１のＤＭＡコントローラが、第ＫのＤＭＡコントローラにより画像メモリに書き込まれた第１の出力画素である異常画素を、前記第Ｋ−１の異常画素補正手段により補正された補正画素である第２の出力画素によって上書きするステップとと
を含むことを特徴とする画像処理方法。
【請求項７】
コンピュータに請求項５又は６に記載の画像処理方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項８】
コンピュータに請求項５又は６に記載の画像処理方法を実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、原稿から読み取った画像データを補正する技術に関する。
【背景技術】
【０００２】
従来、複写機において、複数枚の原稿を自動原稿搬送装置にセットし自動的に１枚ずつ原稿を搬送することによって原稿読み取り位置に固定された読み取り光学系機器を用いて原稿の読み取りを行う方式がある。この方式においては、原稿読み取り位置にゴミや埃が付着した場合又は傷や汚れがついた場合、読み取り光学系機器の位置が固定されているため同じゴミ等を読み取り続け、その結果、読み取り画像内に直線の黒スジが発生することがある。つまり、原稿読み取り位置に存在するゴミ、埃、傷、汚れ等は、読み取り画像内に黒スジが発生させる要因となる。そのような黒スジの発生を抑止するための技術として、原稿読み取り位置に存在するゴミ等によって発生する黒スジを検知し、それを補正することにより、黒スジを目立たなくする技術が知られている。その技術では、黒スジが検知された画像領域内の画素（以下、「異常画素」と呼ぶ。）に対して、その異常画素の周辺にある正常画素（以下、「周辺画素」と呼ぶ。）を用いて補正処理または置き換え処理を行う（例えば特許文献１）。
【０００３】
また、読み取り光学系機器の読み取り方式として、複数のセンサ（受光チップ）を直列に配置した構成の密着型イメージセンサ（以下、「ＣＩＳセンサ」と呼ぶ。）を用いたＣＩＳ方式がある。ＣＩＳ方式とは、ＲＧＢ各色のＬＥＤを光源とした光を順に原稿に照射し、反射してきた光をＣＩＳセンサで順次受取してスキャンする方式のことである。ＣＩＳ方式は、ＬＥＤ、レンズ、ＣＩＳセンサが一体化して同じ長さの棒状にまとめて密着していることから「密着センサ方式」とも呼ばれる。ＣＩＳセンサでは複数のセンサ間に数画素の隙間が空く場合がある。そこで、ＣＩＳ方式にではその隙間の画素を考慮して、原稿読み取り位置に存在するゴミ等に起因する異常画素を補正することにより黒スジを目立たなくすることが行われている（例えば特許文献２）。
【０００４】
【特許文献１】特開２００２−７７５８４号公報
【特許文献２】特開２００４−１９３７４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＣＩＳセンサを用いる場合、センサユニットから出力される画素データは、逐次的に出力されるのではなく、複数の受光チップを１ブロックとして、ブロックごとに離散的に出力される。例えば、１１個の受光チップを用いてラインセンサとして構成されたＣＩＳセンサであって画素データを４ブロックに分割して出力する型のＣＩＳセンサの場合、４ブロックに分割された画素データは、主走査１ライン上の離散的な４箇所からパラレルに出力される。従って、従来技術においては、これらのブロック（以下、「画素データ出力ブロック」と呼ぶ。）の境目の位置に付着したゴミ等に起因する黒スジを補正する場合、ラインバッファで一旦画素データを保持し、画素データの入力タイミングの影響をなくす必要があった。そうしなければ、ブロックを跨いだ周辺画素の情報が取得できず、その境界における異常画素の補正を従来通りの補正方法で実行できないという課題があった。
【０００６】
そこで、本発明は、読み取り光学系にＣＩＳセンサ等の複数のセンサを直列に配置した構成のイメージセンサを用いた場合でもラインバッファを用いることなく異常画素を補正する画像処理装置等を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の画像処理装置は、直列に並んだＮ個のイメージセンサによって原稿画像を読み取り、該Ｎ個のイメージセンサそれぞれが読み取った画素信号を出力することで、主走査１ライン分の画素信号を、Ｎ個に分割された画素出力ブロックごとにパラレルに出力する画像読取手段と、前記画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知する検知手段と、前記画像読取手段によりＮ個に分割されて出力される画素信号のうち、第Ｋ番目の画素出力ブロックから画素信号を受けて、前記検知手段が検知した黒スジ発生要因により生じた異常画素を補正する第Ｋの異常画素補正処理手段と、前記第Ｋの異常画素補正処理手段の出力を画像メモリに書き込む第ＫのＤＭＡコントローラとを備え、前記検知手段が、前記画像読取手段の第Ｋ番目と第Ｋ−１番目の分割出力の境界に前記黒スジ発生要因があると検知した場合に、前記第Ｋの異常画素補正処理手段は、第Ｋ−１の異常画素補正処理手段へ異常画素の周辺画素情報を通知し、前記第Ｋ番目の画素出力ブロックが読取った異常画素を補正せずに第１の出力画素として画像メモリに書き込むべく第ＫのＤＭＡコントローラに出力する出力手段を有し、前記第Ｋ−１の異常画素補正処理手段は、前記Ｋの異常画素補正処理手段から取得した周辺画素情報を用いて、前記第Ｋ番目の画素出力ブロックが読取った異常画素を補正した補正画素を、第２の出力画素として画像メモリに書き込むべく第Ｋ−１のＤＭＡコントローラに出力する出力手段を有し、前記第Ｋ−１のＤＭＡコントローラは、第ＫのＤＭＡコントローラにより画像メモリに書き込まれた第１の出力画素である異常画素を、前記第Ｋ−１の異常画素補正手段により補正された補正画素である第２の出力画素によって上書きすることを特徴とする。
【０００８】
本発明の画像処理装置は、直列に並んだＮ個のイメージセンサによって原稿画像を読み取り、該Ｎ個のイメージセンサそれぞれが読み取った画素信号を出力することで、主走査１ライン分の画素信号を、Ｎ個に分割された画素出力ブロックごとにパラレルに出力する画像読取手段と、前記画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知する検知手段と、前記画像読取手段によりＮ個に分割されて出力される画素信号のうち、第Ｋ番目の画素出力ブロックから画素信号を受けて、前記検知手段が検知した黒スジ発生要因により生じた異常画素を補正する第Ｋの異常画素補正処理手段と、前記第Ｋの異常画素補正処理手段の出力を画像メモリに書き込む第ＫのＤＭＡコントローラとを備え、第Ｋの異常画素補正処理手段は、第Ｋ−１の異常画素補正処理手段へ前記画像読取手段の第Ｋ番目と第Ｋ−１番目の分割出力の境界の境界周辺画素情報を通知し、前記第Ｋ番目の画素出力ブロックが読み取った画素信号を補正せずに第１の出力画素として画像メモリに書き込むべく第ＫのＤＭＡコントローラに出力する出力手段を有し、前記第Ｋ−１の異常画素補正処理手段は、前記Ｋの異常画素補正処理手段から取得した境界周辺画素情報を用いて異常画素を補正した補正画素を、第２の出力画素として画像メモリに書き込むべく第Ｋ−１のＤＭＡコントローラに出力する出力手段を有し、前記第Ｋ−１のＤＭＡコントローラは、第ＫのＤＭＡコントローラにより画像メモリに書き込まれた第１の出力画素である異常画素を、前記第Ｋ−１の異常画素補正手段により補正された補正画素である第２の出力画素によって上書きすることを特徴とする。
【０００９】
本発明の画像処理方法は、画像読取手段と検知手段と第Ｋの異常画素補正処理手段と第Ｋ−１の異常画素補正処理手段と各異常画素補正処理手段に対応するＤＭＡコントローラとを用いた画像処理方法において、前記画像読取手段が、直列に並んだＮ個のイメージセンサによって原稿画像を読み取り、該Ｎ個のイメージセンサそれぞれが読み取った画素信号を出力することで、主走査１ライン分の画素信号をＮ個に分割された画素出力ブロックごとにパラレルに出力するステップと、前記検知手段が、前記画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知するステップと、  前記第Ｋの異常画素補正処理手段が、前記画像読取手段によりＮ個に分割されて出力される画素信号のうち、第Ｋ番目の画素出力ブロック画素信号を受けて、前記検知手段が検知した黒スジ発生要因により生じた異常画素を補正するステップであって、前記検知手段が、前記画像読取手段の第Ｋ番目と第Ｋ−１番目の分割出力の境界に前記黒スジ発生要因があると検知した場合に、前記第Ｋの異常画素補正処理手段が、前記第Ｋ−１の異常画素補正処理手段へ異常画素の周辺画素情報を通知する通知ステップと、前記第Ｋ番目の画素出力ブロックが読取った異常画素を補正せずに第１の出力画素として画像メモリに書き込むべく第ＫのＤＭＡコントローラに出力する出力ステップを有し、前記第Ｋ−１の異常画素補正処理手段が、前記第Ｋの異常画素補正処理手段から取得した周辺画素情報を用いて、前記第Ｋ番目の画素出力ブロックが読取った異常画素を補正した補正画素を、第２の出力画素として画像メモリに書き込むべく第Ｋ−１のＤＭＡコントローラに出力する出力ステップを有する、ステップと前記第Ｋ−１のＤＭＡコントローラが、第ＫのＤＭＡコントローラにより画像メモリに書き込まれた第１の出力画素である異常画素を、前記第Ｋ−１の異常画素補正手段により補正された補正画素である第２の出力画素によって上書きするステップとを含むことを特徴とする。
【００１０】
本発明の画像処理方法は、画像読取手段と検知手段と第Ｋの異常画素補正処理手段と第Ｋ−１の異常画素補正処理手段と各異常画素補正処理手段に対応するＤＭＡコントローラとを用いた画像処理方法において、前記画像読取手段が、直列に並んだＮ個のイメージセンサによって原稿画像を読み取り、該Ｎ個のイメージセンサそれぞれが読み取った画像信号を出力することで、主走査１ライン分の画素信号を、Ｎ個に分割された画素出力ブロックごとにパラレルに出力するステップと、前記検知手段が、前記画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知するステップと、前記第Ｋの異常画素補正処理手段が、前記画像読取手段によりＮ個に分割されて出力される画素信号のうち、第Ｋ番目の画素出力ブロックから画素信号を受けて、前記検知手段が検知した黒スジ発生要因により生じた異常画素を補正するステップであって、前記第Ｋの異常画素補正処理手段が、前記第Ｋ−１の異常画素補正処理手段へ前記画像読取手段の第Ｋ番目と第Ｋ−１番目の分割出力の境界の境界周辺画素情報を通知し、前記第Ｋ番目の画素出力ブロックが読み取った画素信号を補正せずに第１の出力画素として画像メモリに書き込むべく第ＫのＤＭＡコントローラに出力するステップと、前記第Ｋ−１の異常画素補正処理手段が、前記第Ｋの異常画素補正処理手段から取得した境界周辺画素情報を用いて異常画素を補正した補正画素を、第２の出力画素として画像メモリに書き込むべく第Ｋ−１のＤＭＡコントローラに出力する出力ステップとを有する、ステップと、前記第Ｋ−１のＤＭＡコントローラが、第ＫのＤＭＡコントローラにより画像メモリに書き込まれた第１の出力画素である異常画素を、前記第Ｋ−１の異常画素補正手段により補正された補正画素である第２の出力画素によって上書きするステップととを含むことを特徴とする。
【００１１】
本発明のコンピュータ読み取り可能な記録媒体は、コンピュータに上記の画像処理方法を実行させるためのプログラムを記録することを特徴とする。
【００１２】
本発明のプログラムは、コンピュータに上記の画像処理方法を実行させることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、読み取り光学系にＣＩＳセンサ等の複数のセンサを直列に配置した構成のイメージセンサを用いた場合でも、ラインバッファを用いることなく異常画素を補正することが可能となり、回路規模を縮小することができる。これによりチップサイズを抑えることができ、チップの低コスト化が可能となる。
【発明を実施するための最良の形態】
【００１４】
（実施例１）
＜複写機の外観＞
図１は、実施例１における複写機の外観例を示す図である。
【００１５】
画像読取手段であるスキャナ１４０は、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）の発光によって原稿上の画像を露光走査して得られた反射光をイメージセンサ（ＣＩＳセンサ）に入力することで画像の情報を電気信号に変換する。スキャナ１４０はさらに電気信号をＲ、Ｇ、Ｂ各色からなる輝度信号に変換し、当該輝度信号を画像データとして後述するコントローラ２００（図３）に出力する。
【００１６】
原稿は、原稿フィーダ１４１のトレイ１４２にセットされる。ユーザが操作部１６０から読み取り開始を指示すると、コントローラ２００は、スキャナ１４０に対して原稿読み取り指示を送る。スキャナ１４０は、この指示を受けとると原稿フィーダ１４１のトレイ１４２から原稿を１枚ずつフィードして原稿の読み取り動作を行う。
【００１７】
プリンタ１２０は、コントローラ２００から受取った画像データを用紙上に形成する画像形成デバイスである。
【００１８】
本実施例における画像形成方式は、感光体ドラムや感光体ベルトを用いた電子写真方式である。また、プリンタ１２０は、異なる用紙サイズ又は異なる用紙向きに対応可能な複数の用紙カセット１２１、１２２、１２３を備える。排紙トレイ１２４には印字後の用紙が排出される。
【００１９】
＜複写機−スキャナ＞
図２は、スキャナ１４０で使用されるＣＩＳセンサ１４００の構造例を示す図である。
【００２０】
ＣＩＳセンサ１４００は、９個の受光チップ１４０１〜１４０９が直列に配置されたラインイメージセンサである。受光チップ１４０１〜１４０９は、Ｎ個の画素出力ブロックに分割される。すなわち、ＣＩＳセンサ１４００は、主走査１ライン分の画素信号をＮ個分割でパラレルに出力する。本実施例では、主走査１ライン分の画素信号は、３個の画素出力ブロックに分割されて出力されるものとする。具体的には、受光チップ１４０１〜１４０３は画素出力ブロック１４１０に対応し、受光チップ１４０４〜１４０６は画素出力ブロック１４２０に対応し、受光チップ１４０７〜１４０９は画素出力ブロック１４３０に対応する。
【００２１】
画素出力ブロック１４１０は画素信号Ｖｏｕｔ０を出力し、画素出力ブロック１４２０は画素信号Ｖｏｕｔ１を出力し、画素出力ブロック１４３０は画素信号Ｖｏｕｔ２を出力する。画素信号Ｖｏｕｔ０、Ｖｏｕｔ１、Ｖｏｕｔ２は、光源であるＬＥＤの色をＲｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅにそれぞれ切り替えることによって、Ｒ、Ｇ、Ｂの画素信号となる。
【００２２】
また、この画素信号は図示しないＡ／Ｄ変換器によってデジタルデータに変換され、コントローラ２００に入力される。
【００２３】
＜複写機−コントローラ＞
図３は、本発明の複写機のハードウェア構成、特にコントローラの構成例を詳細に示すブロック図である。
【００２４】
コントローラ２００は、画像入力デバイスであるスキャナ１４０や、画像出力デバイスであるプリンタ１２０や、ＬＡＮ１０や、公衆回線（ＷＡＮ）１２と接続され、複写機の動作を統括的に制御すると共に画像情報やデバイス情報の入出力制御を行う。
【００２５】
ＣＰＵ２１００は、複写機全体を制御するプロセッサであり、ＲＯＭ２１２０に記憶された制御プログラム等に基づいて接続中の各種デバイスとのアクセスを統括的に制御する。さらに、ＣＰＵ２１００は、コントローラ２００内部で行われる各種処理についても統括的に制御する。ＲＡＭ２１１０は、システムワークメモリであり、画像データを一時記憶するための画像メモリでもある。ＲＯＭ２１２０は、ブートＲＯＭであり、システムのブートプログラムを格納する。ＨＤＤ２１３０は、ハードディスクドライブで、主に、コンピュータを起動するために必要な情報（システムソフトウェア）や画像データを格納する。これらのデータは、ＨＤＤ２１３０に限らず、電源が切れても記憶保持可能な記録媒体に格納してもよい。
【００２６】
ＬＡＮＣ（ＬＡＮコントローラ）２２００は、ＬＡＮ１０に接続し、ユーザＰＣ２０との間で出力用画像データの入出力や機器制御にかかわる情報の入出力を行う。ローカルＩＦ（ローカルインタフェース）２２１０は、ＵＳＢやセントロニクス等のインタフェースであり、ケーブル１１にてユーザＰＣ２１やプリンタと接続し、データの入出力を行う。ＭＯＤＥＭ２２２０は、公衆回線１２に接続し、データの入出力を行う。プリンタＩＦ画像処理部２３００は、プリンタ１２０と接続し、プリンタ１２０に搭載されたＣＰＵと通信を行う。また、プリンタＩＦ画像処理部２３００は、画像データの同期系／非同期系の変換やプリント出力のための画像処理を行う。スキャナＩＦ画像処理部２４００は、スキャナ１４０と接続し、スキャナ１４０に搭載されたＣＰＵと通信を行う。また、スキャナＩＦ画像処理部２４００は、画像データの同期系／非同期系の変換や後述する異常画素補正処理等の画像処理を行う。操作部ＩＦ２５００は、操作ユニット１６０に表示する画像データをコントローラ２００から操作ユニット１６０に出力し、かつ、複写機の使用者が操作ユニット１６０から入力した情報をコントローラ２００に出力するためのインタフェースである。
【００２７】
＜複写機−操作部＞
図４は、操作ユニット１６０の構成例を示す図である。
【００２８】
液晶操作パネル１６１は、液晶とタッチパネルを組み合わせたものであり、操作画面を表示するとともに、表示キーがユーザにより押されるとその情報をコントローラ２００に送る。スタートキー１６２は、原稿画像の読み取り印刷の動作を開始するときや、その他機能の開始指示に用いられる。スタートキーには、緑色と赤色の２色のＬＥＤが組み込まれ、緑色点灯時には開始可能を示し、赤色点灯時には開始不可であることを示す。ストップキー１６３は稼動中の動作を止める働きをする。ハードキー群１６４には、テンキー、クリアキー、リセットキー、ガイドキー、ユーザーモードキーが設けられる。
【００２９】
＜スキャナＩＦ画像処理部＞
図５は、スキャナＩＦ画像処理部２４００の構成例を示すブロック図である。
【００３０】
前述した通り、原稿読み取り位置に存在するゴミ、埃、傷、汚れ等は黒スジ発生要因である。以下の説明においては黒スジ発生要因がゴミである場合を例として挙げるが、ゴミ以外の黒スジ発生要因であっても本実施例を適用可能である。
【００３１】
シェーディング補正部２４１０は、スキャナ１４０が分割出力するＶｏｕｔ０、Ｖｏｕｔ１、Ｖｏｕｔ２の画素信号（図２参照）を入力する。シェーディング補正部２４１０は、公知の技術を用いて光学系や撮像系の特性による輝度ムラに対して、一様な明るさの画像になるように補正処理を施す。
【００３２】
異常画素補正部２４２０は、原稿読み取り位置にゴミが付着した場合に、付着したゴミの位置を検知し、そのゴミが原因で発生した読み取り画像内の黒スジを目立ちにくくするための補正処理を行う。具体的には、異常画素補正部２４２０は、ゴミの影響を受けた画像領域にある異常画素の周辺に存在する正常画素（以下、「周辺画素」と呼ぶ。）を用いて、異常画素に対して補正処理を施す。異常画素補正部２４２０の詳細な構成及び動作は後述する。
【００３３】
ガンマ補正部２４３０は、公知の技術を用いて、読み取り素子と機器との間の色特性の差を補正する。
【００３４】
２４５０〜２４５２（ＤＭＡＣ０、ＤＭＡＣ１、ＤＭＡＣ２）は、ＤＭＡコントローラである。ＤＭＡＣ０、ＤＭＡＣ１、ＤＭＡＣ２は、ＣＰＵを介さずに、直接、ガンマ補正部２４３０が出力する画素データ（Ｖｏｕｔ０’、Ｖｏｕｔ１’、Ｖｏｕｔ２’）を画像メモリ（ＲＡＭ２１１０）へ書き込む。このことを一般的に述べると、スキャナＩＦ画像処理部２４００は、Ｎ個のＤＭＡＣを備え、第ＫのＤＭＡコントローラは、Ｎ個に分割出力された画素信号のうちの第Ｋ番目の画素信号に対応する画素データをＲＡＭ２１１０へ書き込む。ここで、Ｋ＜＝Ｎである。本実施例では、ＤＭＡＣ０、ＤＭＡＣ１、ＤＭＡＣ２は、スキャナ１４０が分割出力するＶｏｕｔ０、Ｖｏｕｔ１、Ｖｏｕｔ２に対応する画像メモリの記憶領域内に画素データ（Ｖｏｕｔ０’、Ｖｏｕｔ１’、Ｖｏｕｔ２’）を書き込む。３つのＤＭＡＣが予め設定された画像メモリの記憶領域内に画素データを書き込むことで画像メモリ上に１ページ分の画像データが形成される。また、本実施例においては、あるＤＭＡＣがＲＡＭ２１１０に書き込んだ画素データを、後から別のＤＭＡＣが別の画素データに置換（上書き）する処理が行われる。これは異常画素補正処理に関連する処理であり、その詳細は後述する。
【００３５】
＜異常画素補正部＞
図６は、異常画素補正部２４２０の構成例を示すブロック図である。
【００３６】
異常画素補正部２４２０は、ゴミ検知部とＮ個の異常画素補正処理部を備える。本実施例では、黒スジ発生要因がゴミである場合を例として説明するため、異常画素補正部２４２０は、原稿台ガラス上又は白板上にゴミがあるかどうかを検知するゴミ検知部２４２１を備える。また、本実施例では画素信号は３つの画素出力ブロックに分割されてスキャナから出力されるため、異常画素補正部２４２０は、３個の異常画素補正処理部２４２２〜２４２４を備える。
【００３７】
まず、ゴミ検知部２４２１が行う処理を説明する。
【００３８】
ゴミ検知部２４２１は、原稿読み取り位置にゴミが付着しているか否かを検知する。ゴミ検知部２４２１は、シェーディング補正部２４１０によりシェーディング補正された画素信号（ＶＧｉｎ０、ＶＧｉｎ１、ＶＧｉｎ２）を入力する。次いで、ゴミ検知部２４２１は、その画素信号に対して高周波成分を強調する等のフィルタ処理をした後、黒判定閾値を用いて画素信号を二値化する。
【００３９】
図７は、黒判定閾値を用いた二値化を説明するための図である。
【００４０】
図において、グラフの縦軸はフィルタ処理された画素信号の光量レベルを示し、横軸は主走査画素位置を示す。グラフからわかるように、主走査画素位置に応じて光量レベルは変化する。ゴミ検知部２４２１は、全ての主走査画素位置において、光量レベルと黒判定閾値とを比較する。比較の結果、ゴミ検知部２４２１は、光量レベルが黒判定閾値以下の画素に対しては“１”を設定し、光量レベルが黒判定閾値を超える画素に対しては“０”を設定する。すなわち、光量レベルが低い画素に対しては、“１”が設定され、光量レベルが高い画素に対しては“０”が設定される。次にこの設定された値（“０”又は“１”）を副走査方向にそれぞれの主走査画素位置に対して数ライン分累積加算し、累積加算値と所定のゴミ判定レベルとを比較することによってゴミが存在するか否かを判定する。次いで、ゴミ検知部２４２１は、ゴミが存在すると判定した場合、主走査方向におけるゴミの位置とゴミの幅を検知する。検知されたゴミの位置とゴミの幅は、ゴミ情報として後述する異常画素補正処理部２４２２〜２４２４に送られる。
【００４１】
図８は、ゴミ判定を説明するための図である。
【００４２】
図において、グラフの縦軸は累積加算値を示し、横軸は主走査画素位置を示す。
【００４３】
図からは、主走査画素位置の２箇所における累積加算値がゴミ判定レベルを超えていることがわかる。したがって、ゴミ検知部２４２１は、この２ヶ所にゴミが存在すると判定する。
【００４４】
尚、黒判定閾値を２つ設け、その２つの閾値の範囲内の光量レベルを有する画素に対して“１”を割り当てる構成としてもよい。また、ゴミ検知処理は、一般的に、読み取りＪＯＢの開始時や終了時、また各原稿間の非原稿読み取り区間などで行われる。
【００４５】
次に、図６を参照し、異常画素補正処理部２４２２〜２４２４が行う処理を説明する。
【００４６】
３個の異常画素補正処理部２４２２〜２４２４は、シェーディング補正部２４１０によりシェーディング補正された３つの画素信号（ＶＧｉｎ０、ＶＧｉｎ１、ＶＧｉｎ２）と、ゴミ検知部２４２１が出力するゴミ情報とを入力する。これを一般的に述べると、第Ｋの異常画素補正処理手段は、Ｎ個に分割出力された画素信号のうちの第Ｋ番目の画素信号を入力する。ここで、Ｋ＜＝Ｎである。したがって、本実施例では、第１の異常画素補正処理部２４２２、第２の異常画素補正処理部２４２３、第３の異常画素補正処理部２４２４は、各々、ＶＧｉｎ０、ＶＧｉｎ１、ＶＧｉｎ２を入力する。
【００４７】
各異常画素補正処理部は、ＣＩＳセンサの画素出力ブロックの境目における異常画素の周辺にある正常画素に関する情報（以下、「周辺画素情報」と呼ぶ。）を互いにやりとりする。すなわち、第Ｋ番目と第Ｋ−１番目の分割出力の境界にゴミがあると検知された場合に、第Ｋの異常画素補処理手段は、第Ｋ−１の異常画素補正処理手段へ異常画素の周辺画素情報を通知する。本実施例では、第３の異常画素補正処理部２４２４は、第２の異常画素補正処理部２４２３に対して、画素出力ブロックの境界（ＣＩＳセンサ出力のＶｏｕｔ１とＶｏｕｔ２の主走査領域の境界）における周辺画素情報Ｇｉｎｆ２を通知する。また、第２の異常画素補正処理部２４２３は、第１の異常画素補正処理部２４２２に対して、画素出力ブロックの境界（ＣＩＳセンサ出力のＶｏｕｔ０とＶｏｕｔ１の主走査領域の境界）における周辺画素情報Ｇｉｎｆ１を通知する。これらの周辺画素情報を通知するのは、ＶＧｉｎから周辺画素情報を取得できない場合である。ここで、通知すべきブロック境界の範囲は、ゴミの幅で決まり、（ゴミの最大幅＋１）画素の範囲となる。例えば、ゴミの最大幅が６画素だとすると、通知すべきブロック境界の範囲は、ブロックの境目から最大で７画素目までとなる。このように周辺画素情報を通知し合うことで、画素出力ブロックの境界にどのようにゴミが付着しても、そのゴミに起因する異常画素を補正できる。
【００４８】
また、本実施例においては、周辺画素情報はそれぞれの異常画素補正処理部２４２２〜２４２４の内部に保持される構成であるが、異常画素補正処理部２４２２〜２４２４の外部に保持される構成であってもよい。
【００４９】
本実施例においては、ゴミ検知部２４２１と異常画素補正処理部２４２２〜２４２４は、ハードウェアで構成されているが、ゴミ検知処理や異常画素補正処理の機能を実現するソフトウェアで構成してもよい。
【００５０】
＜異常画素補正処理部＞
図９は、異常画素補正処理部の構成例を示すブロック図である。
【００５１】
基本的に、第１の異常画素補正処理部２４２２、第２の異常画素補正処理部２４２３、第３の異常画素補正処理部２４２４は同じ構成であるので、第２の異常画素補正処理部２４２３の構成を例として説明する。
【００５２】
主走査位置検出部２４９０は、現在、主走査方向のどの位置の画素が処理されているかを検出する。主走査位置検出部２４９０は、主に、主走査方向の周辺画素を計数するカウンタなどで構成される。
【００５３】
遅延回路２４９１は、第２の異常画素補正処理部２４２３に入力される画素信号ＶＧｉｎ１を遅延させる回路である。遅延量をゴミの最大幅に対応させることで、後述する補間演算部２４９２は補間演算に必要となるゴミの左端の周辺画素情報Ｄａと右端の周辺画素情報Ｄｂを適したタイミングで取得できるようになる。また、その他の要因で遅延量をさらに大きな値としてもよい。ここで、スキャナ１４０の画素出力レートとスキャナＩＦ画像処理部２４００内部の画素処理レートとに差がある場合がある。このとき遅延回路は入力された画素信号ＶＧｉｎ１をただ遅延させるだけでなく、とびとびに入力される周辺画素のイネーブルを考慮した上での遅延制御を行う。また、ＶＧｉｎ１からの主走査方向の周辺画素の入力がすべて終了した後に、遅延回路内部に周辺画素が残されたまま出力されないということにならないように、周辺画素をすべて遅延回路外へ出力するような制御も行う。
【００５４】
補間演算部２４９２は、異常画素に対して線形補間を行う。補間演算部２４２９は、主走査位置検出部２４９０から受け取った現在処理中の画素の位置と、ゴミ検知部２４２１から受け取ったゴミ情報とを比較する。そして、補間演算部２４２９は、現在処理中の画素が異常画素であると判定した場合に線形補間を実行する。ここで、ゴミ情報には、主走査方向における異常画素の発生開始位置やゴミ幅情報が含まれる。線形補間処理は、ゴミの両端の周辺画素情報を利用して実行される。よって、ゴミの位置がセンサ出力のブロックの境目でない場合は、遅延回路２４９１によって取得できるゴミの両端の周辺画素情報Ｄａ、Ｄｂを用いて線形補間を実行する。これに対して、ゴミの位置がセンサ出力のブロックの境目に位置し、遅延回路２４９１から（ＶＧｉｎ１から）ゴミの右端の周辺画素情報Ｄｂが取得できない場合がある。この場合は、隣接する第３の異常画素補正処理部から入力される周辺画素情報Ｇｉｎｆ２をＤｂの代わりに利用して線形補間を実行する。
【００５５】
この補正処理については、例を挙げて詳細を後述する。
【００５６】
図１０は、補間演算の一例を説明するための図である。
【００５７】
Ｄ１は、異常画素補正時に参照するゴミの左端の周辺画素情報を示す。Ｄ２は、異常画素補正時に参照するゴミの右端の周辺画素情報を示す。Ｗはゴミの幅を示し、Ｋは、異常画素補正開始位置からの画素位置を示す。よって、補間演算結果Ｙは以下の式で求まる。
Ｙ  ＝  Ｄ１  ＋  Ｋ／Ｗ  ｘ  （Ｄ２−Ｄ１）
入力されるゴミ情報は、付着したゴミの数だけ存在する構成とする。
【００５８】
また、異常画素の補正処理は、上記の補間演算ではなく、周辺画素と同一の画素を異常画素と置き換えるという簡易なものであってもよい。
【００５９】
セレクタ２４９３は、ゴミ検知部２４２１から受け取ったゴミ情報（主走査方向における異常画素の発生開始位置やゴミ幅情報）に応じて、遅延回路２４９１から受け取った画素と補間演算部２４９２から受け取った画素のいずれか一方を選択し、出力する。例えば、主走査位置検出部２４９０の出力信号が示す現在処理中の画素の位置が異常画素の位置でない場合、セレクタ２４９３は、遅延回路２４９１から受け取った画素をＶＧｏｕｔ１として出力する。これに対して、現在処理中の画素の位置が異常画素の位置である場合、セレクタ２４９３は、補間演算部２４９２から受け取った画素をＶＧｏｕｔ１として出力する。ただし、処理先頭の画素出力ブロック境界の異常画素に対して補正しないので、セレクタ２４９３は、遅延回路２４９１から受け取った画素をＶＧｏｕｔ１として出力する。
【００６０】
周辺画素情報保持部２４９４は、第２の異常画素補正処理部２４２３から第１の異常画素補正処理部２４２２へ画素出力ブロック境界における周辺画素情報を通知するために、周辺画素情報Ｇｉｎｆ１を保持しておく。ここでは、前述した通知すべき画素出力ブロックの境界の範囲に異常画素があると判定された場合に、周辺画素情報Ｇｉｎｆ１を保持し、第１の異常画素補正処理部２４２２からの要求に合わせて周辺画素情報Ｇｉｎｆ１を通知する。第１の異常画素補正処理部２４２２は、画素出力ブロック１４１０と１４２０の境にゴミが付着していた場合に、周辺画素情報に基づいて異常画素の補正処理を行う。周辺画素情報保持部２４９４は、主走査位置検出部の出力によって表される主走査位置とゴミ情報を比較し、保持すべき周辺画素を特定する。
【００６１】
ここまで、第２の異常画素補正処理部２４２３を例にあげ、第１の異常画素補正処理部２４２２と第３の異常画素補正処理部２４２４も同一の構成として説明してきた。しかし、例えば、第１の異常画素補正処理部２４２２は、ＣＩＳセンサのブロックの左端に位置するので周辺画素情報を保持しない構成としてもよい。また、例えば、第３の異常画素補正処理部２４２４は、ＣＩＳセンサのブロックの右端に位置するのでＧｉｎｆを受け付けない構成としてもよい。このとき、主走査１ラインの左右の端にゴミが付着していた場合は、異常画素に最も近い周辺画素を用いて異常画素の置き換え処理をする構成としてもよい。
【００６２】
＜異常画素補正処理＞
図１１は、異常画素補正処理を説明するための図である。
【００６３】
図において、矢印の向きは、主走査方向を示す。四角の枠は、画素を表す。Ｘ１はゴミ検知部２４２１が検知した１つ目の異常画素（２画素幅）を表し、Ｘ２は２つ目の異常画素（３画素幅）を表す。この場合、Ｘ１の補正処理に必要となる周辺画素はＤａ＿１とＤｂ＿１である。また、Ｘ２の補正処理に必要となる周辺画素はＤａ＿２とＤｂ＿２である。
【００６４】
図１２は、ＣＩＳセンサの画素出力ブロックの境界を説明するための図である。
【００６５】
Ｈ０＿ｉｎは、図２に示した画素出力ブロック１４１０の画素出力範囲（第１の異常画素補正処理部２４２２の画素入力範囲）を示す。つまり、Ｈ０＿ｉｎは画素信号Ｖｏｕｔ０と画素信号ＶＧｉｎ０とに対応する。同様に、Ｈ１＿ｉｎは画素信号Ｖｏｕｔ１と画素信号ＶＧｉｎ１とに対応し、Ｈ２＿ｉｎは、画素信号Ｖｏｕｔ２と画素信号ＶＧｉｎ２とに対応する。
【００６６】
ここで、異常画素Ｘ１とその周辺画素は、画素入力範囲Ｈ１＿ｉｎに含まれている。よって第２の異常画素補正処理部２４２３は、画素信号ＶＧｉｎ１から取得した周辺画素情報Ｄａ＿１とＤｂ＿１を用いて異常画素Ｘ１を補正する。一方、異常画素Ｘ２は、画素入力範囲Ｈ１＿ｉｎと画素入力範囲Ｈ２＿ｉｎの境界に位置する。この場合、第２の異常画素補正処理部２４２３が受け取る画素信号ＶＧｉｎ１には、周辺画素情報Ｄｂ＿２が含まれていないので画素信号ＶＧｉｎ１の情報だけでは補正処理を実行できない。また同じく、第３の異常画素補正処理部２４２４が受け取る画素信号ＶＧｉｎ２には、周辺画素情報Ｄａ＿２が含まれていないので画素信号ＶＧｉｎ２の情報だけでも補正処理を実行できない。このような状態を「画素出力ブロックの境目の位置にゴミが付着した状態」と定義する。この場合、上述したように第３の異常画素補正処理部２４２４が第２の異常画素補正処理部２４２３へ周辺画素情報Ｄｂ＿２を通知することによって、第２の異常画素補正処理部２４２３は補正処理を実行できる。ここで、周辺画素情報Ｄｂ＿２は、画素入力範囲Ｈ２＿ｉｎの先頭付近に必ず位置する。これに対して異常画素Ｘ２は、画素入力範囲Ｈ１＿ｉｎに対しては最後尾付近に位置する。よって、第２の異常画素補正処理部２４２３が異常画素Ｘ２の補正を開始するとき（第２の異常画素補正処理部２４２３が周辺画素情報を要求するとき）には周辺画素情報Ｄｂ＿２はＧｉｎｆ２として第３の異常画素補正処理部２４２４に保持されている。
【００６７】
図１３は、異常画素補正処理部による画素出力を説明するための図である。
【００６８】
Ｈ０＿ｏｕｔは第１の異常画素補正処理部２４２２の画素出力範囲を示し、Ｈ１＿ｏｕｔは第２の異常画素補正処理部２４２３の画素出力範囲を示し、Ｈ２＿ｏｕｔは第３の異常画素補正処理部２４２４の画素出力範囲を示す。図からわかるように、異常画素Ｘ１、Ｘ２は補正されて出力される。さらにこのとき、画素出力範囲Ｈ１＿ｏｕｔの幅は、図１２に示す画素入力範囲Ｈ１＿ｉｎよりも広くなっている。これは第２の異常画素補正処理部２４２３が第３の異常画素補正処理部２４２４から通知された周辺画素情報Ｄｂ＿２を用いて異常画素Ｘ２を補正したためである。第２の異常画素補正処理部２４２３は、補正された画素を異常画素Ｘ２と同じ幅だけ生成し出力するため、画素出力範囲Ｈ１＿ｏｕｔの幅は広くなる。すなわち、まず、第３の異常画素補正処理部２４２４は、画素出力範囲Ｈ２＿ｏｕｔ内の異常画素Ｘ２を補正せずにＶＧｏｕｔ２として出力する。次いで、第２の異常画素補正処理部２４２３は、画素出力範囲Ｈ１＿ｏｕｔ内の異常画素Ｘ２を補正してＶＧｏｕｔ１として出力する。
【００６９】
第３の異常画素補正処理部２４２４が補正せずに出力した異常画素Ｘ２は、図５に示すＤＭＡＣ２によって画像メモリ上に一旦書き込まれる。しかし、後から第２の異常画素補正処理部２４２３が出力する補正画素によって（つまりＤＭＡＣ１が出力する補正画素によって）、異常画素Ｘ２は画像メモリ上で上書きされる。
【００７０】
＜ＤＭＡＣ（ＤＭＡコントローラ）の処理＞
図１４、図１５は、ＤＭＡＣによる処理を説明するための図である。
【００７１】
図は、ＣＩＳセンサのそれぞれの画素出力ブロックが出力する画素信号Ｖｏｕｔ０、Ｖｏｕｔ１、Ｖｏｕｔ２と１ページ分の画像データの関連を示す。画素信号Ｖｏｕｔ０、Ｖｏｕｔ１、Ｖｏｕｔ２は、主走査方向に三分割されており、３つの出力範囲を合わせて１ページ分の画像データとなる。
【００７２】
従来、図５に示す画素信号Ｖｏｕｔ０’、Ｖｏｕｔ１’、Ｖｏｕｔ２’の範囲は、図１４に示す画素信号Ｖｏｕｔ０，Ｖｏｕｔ１，Ｖｏｕｔ２の範囲と同一であった。そして、一般的には、ＤＭＡＣ０、ＤＭＡＣ１、ＤＭＡＣ２が、各々、画素信号Ｖｏｕｔ０の範囲、画素信号Ｖｏｕｔ１の範囲、画素信号Ｖｏｕｔ２の範囲を画像メモリ上に書き込むことで画像メモリ上に１ページの画像データを形成した。
【００７３】
図１５、本実施例におけるＤＭＡＣによる画素信号の書き込み範囲を説明するための図である。
【００７４】
図では、異常画素がＶｏｕｔ１とＶｏｕｔ２の境界に存在する場合を示す。この場合、ＤＭＡＣ１によって書き込まれる画素信号Ｖｏｕｔ１’の範囲は、画素出力ブロックＶｏｕｔ１の範囲よりも広い。これは、前述したように第２の異常画素補正処理部２４２３が補正画素を異常画素と同じ幅だけ生成し出力しているためである。よって、この幅の増加分は、ＤＭＡＣ２が画像メモリに書き込んだ異常画素に対して、ＤＭＡＣ１が後から上書きする補正画素の範囲となる。
【００７５】
図１５の下部は、異常画素が補正画素によって上書きされる様子を示す。
【００７６】
１ライン書き込み開始時に、ＤＭＡＣ２は異常画素を補正せずに画像メモリに書き込む。１ライン書き込み終了時には、ＤＭＡＣ１は、ＤＭＡＣ２が書き込んだ異常画素を補正画素で上書きする。図中、Ｐは、上書きされる画素を示す。
【００７７】
このように制御することによって、異常画素が補正された状態で１ページ分の画像データを画像メモリに形成することが可能となる。
【００７８】
＜処理フローチャート＞
図１６は、本実施例における異常画素補正処理の流れを示すフローチャートである。
【００７９】
Ｓ１０１において、異常画素補正処理部［Ｎ］は、スキャナ１４０が読み取った画像データを入力する。ここで、Ｎは１〜３であり、異常画素補正処理部［１］は前述の第１の異常画素補正処理部２４２２を示し、異常画素補正処理部［２］は第２の異常画素補正処理部２４２３を示し、異常画素補正処理部［３］は第３の異常画素補正処理部２４２４を示す。
【００８０】
Ｓ１０２において、異常画素補正処理部［Ｎ］は、処理の先頭付近の画素出力ブロック境界に異常画素があるかどうかの判定を行い、異常画素があると判定した場合にはＳ１０３の処理に進む。
【００８１】
Ｓ１０３において、異常画素補正処理部［Ｎ］は、１つ前の画素出力ブロックの処理をする異常画素補正処理部［Ｎ−１］からの要求に応じて、異常画素補正処理部［Ｎ−１］に対して周辺画素情報を通知する。
【００８２】
Ｓ１０４において、異常画素補正処理部［Ｎ］は、画素出力ブロック境界にある異常画素に対して補正処理を実施しないで異常画素のままで出力する。
【００８３】
Ｓ１０５において、ＤＭＡＣ［Ｎ］は、異常画素補正処理部［Ｎ］から受け取った画素を画像メモリに書き込む。
【００８４】
Ｓ１０６において、異常画素補正処理部［Ｎ］は、処理を継続するか否かを判定し、処理を継続する場合はＳ１０１に戻って画像データを受けとり、処理を継続しない場合は処理を終了させる。
【００８５】
Ｓ１０２において、処理の先頭付近の画素出力ブロック境界に異常画素がないと判定した場合、異常画素補正処理部［Ｎ］は、Ｓ１０７の処理に進む。
【００８６】
Ｓ１０７において、異常画素補正処理部［Ｎ］は、処理の後端付近の画素出力ブロック境界に異常画素があるかどうかの判定が行い、異常画素があると判定した場合にはＳ１０８の処理に進む。
【００８７】
Ｓ１０８において、異常画素補正処理部［Ｎ］は、異常画素を補正するのに必要な周辺画素情報を異常画素補正処理部［Ｎ＋１］に対し要求し、異常画素補正処理部［Ｎ＋１］から受け取る。
【００８８】
Ｓ１０９において、異常画素補正処理部［Ｎ］は、受け取った周辺画素情報に基づいて後端の画素出力ブロック境界における異常画素を補正する。
【００８９】
Ｓ１１０において、ＤＭＡＣ［Ｎ］は、異常画素補正処理部［Ｎ］から受け取った補正画素を画像メモリに書き込む。このとき後端の画素出力ブロック境界の異常画素に対する補正処理によって、異常画素補正処理部［Ｎ］の出力画素数は、ＣＩＳセンサの画素出力ブロック幅よりも増加する（ただしゴミの位置によっては増加しない。）。ＤＭＡＣ［Ｎ］は、この増加分をＤＭＡＣ［Ｎ＋１］の書き込み領域に上書きする。こうすることで、ＤＭＡＣ［Ｎ］は、ＤＭＡＣ［Ｎ＋１］が画像メモリに書き込んだ異常画素を補正画素で上書きする。
【００９０】
Ｓ１０７において、処理の後端付近の画素出力ブロック境界に異常画素がないと判定した場合、異常画素補正処理部［Ｎ］は、Ｓ１１１の処理に進む。
【００９１】
Ｓ１１１において、異常画素補正処理部［Ｎ］は、境界部以外に異常画素があるかどうかの判定を行い、境界部以外に異常画素があると判定した場合にはＳ１１２の処理に進む。
【００９２】
Ｓ１１２において、異常画素補正処理部［Ｎ］は、入力画素から周辺画素情報を取得して異常画素補正処理を実施する。異常画素は境界部ではない場所に存在するため、異常画素補正処理部［Ｎ］は、入力画素から周辺画素情報を取得できる。
【００９３】
Ｓ１１１において、境界部以外にも異常画素がないと判定した場合には、異常画素補正処理部［Ｎ］は、Ｓ１１３の処理に進む。
【００９４】
Ｓ１１３において、ＤＭＡＣ［Ｎ］は、異常画素補正処理部［Ｎ］から受け取った画素を画像メモリに書き込む。
【００９５】
Ｓ１０６において、異常画素補正処理部［Ｎ］は、処理を継続するか否かを判定し、処理を継続する場合はＳ１０１に戻って画像データを受けとり、処理を継続しない場合は処理を終了させる。
【００９６】
（実施例２）
実施例１においては、ＣＩＳセンサの画素出力ブロック境界に異常画素が存在する場合のみ境界部の周辺画素情報を保持、通知し、異常画素補正部は処理画素数を増加させＤＭＡＣによって上書き処理をしていた。しかし、本実施例においては、ＣＩＳセンサの画素出力ブロック境界に異常画素が存在するか否かにかかわらず異常画素補正部は境界部の周辺画素情報を保持、通知し、処理画素数を増加させＤＭＡＣによって上書き処理をする構成とする。このような構成をとることでＤＭＡＣの制御を容易化する。
【００９７】
以下、図面を参照して、本実施例を詳細に説明する。
【００９８】
＜複写機−コントローラ−操作部＞
実施例２における複写機の構成、ＣＩＳセンサの構成、及びコントローラの構成は図１、図２、図３に示す構成と同じである。また、図４の操作部の構成も同じである。実施例２は、コントローラのスキャナＩＦ画像処理部２４００の制御および異常画素補正部２４２０の構成が実施例１とは異なる。
【００９９】
＜スキャナＩＦ画像処理部＞
スキャナＩＦ画像処理部の構成は図５に示したものと同じである。ただし異常画素補正処理部の内部の構成とＤＭＡＣの制御が異なる。
【０１００】
ＤＭＡＣは実施例１とは異なり、画素出力ブロック境界に異常画素が存在するか否かにかかわらず、常に画像メモリ上で画素出力ブロック境界部において上書き処理をする。
【０１０１】
＜異常画素補正部＞
図１７は、異常画素補正部３４２０の構成例を示すブロック図である。
【０１０２】
異常画素補正部３４２０は、ゴミ検知部３４２１と異常画素補正処理部３４２２〜３４２４を備える。
【０１０３】
異常画素補正処理部は、シェーディング補正部２４１０によりシェーディング補正された画素信号（ＶＢｉｎ０、ＶＢｉｎ１、ＶＢｉｎ２）と、ゴミ検知部２４２１が出力するゴミ情報とを入力する。
【０１０４】
第１の異常画素補正処理部３４２２、第２の異常画素補正処理部３４２３、第３の異常画素補正処理部３４２４は、各々、ＶＢｉｎ０、ＶＢｉｎ１、ＶＢｉｎ２を入力する。
【０１０５】
各異常画素補正処理部は、ＣＩＳセンサの画素出力ブロックの境目における境界周辺画素情報を互いにやりとりする。例えば、第３の異常画素補正処理部３４２４は、第２の異常画素補正処理部３４２３に対して、画素出力ブロックの境界（ＣＩＳセンサ出力のＶｏｕｔ１とＶｏｕｔ２の主走査領域の境界）における境界周辺画素情報Ｂｉｎｆ２を通知する。また、第２の異常画素補正処理部３４２３は、第１の異常画素補正処理部３４２２に対して、画素出力ブロックの境界（ＣＩＳセンサ出力のＶｏｕｔ０とＶｏｕｔ１の主走査領域の境界）における境界周辺画素情報Ｂｉｎｆ１を通知する。ここで、通知すべき境界周辺画素情報の範囲は、ゴミの幅とＤＭＡＣの書き込み画素単位で決まる。具体的には、通知されるブロック境界の範囲は、ＤＭＡＣの書き込み単位のＮ倍で、ゴミ幅を超える幅となる。例えば、ゴミの最大幅が６画素で、ＤＭＡＣの書き込み画素単位が４画素単位だとすると、通知すべきブロック境界の範囲は、ＣＩＳセンサの画素出力ブロックの境目から８画素目までとなる。この通知は、実施例１とは異なりゴミの有無にかかわらず常に行われる。このように通知することによってＤＭＡＣの書き込み単位が１画素単位以外の場合でも補正が可能となる。また、ＤＭＡＣの書き込み幅を常に固定値とできるので容易なＤＭＡＣ制御および回路構成となる。
【０１０６】
また、本実施例において境界周辺画素情報はそれぞれの異常画素補正処理部３４２２〜３４２４内部に保持される構成であるが、異常画素補正処理部３４２２〜３４２４の外部に保持される構成であってもよい。
【０１０７】
＜異常画素補正処理部＞
図１８は、異常画素補正処理部の構成を示すブロック図である。
【０１０８】
基本的に、第１の異常画素補正処理部３４２２、第２の異常画素補正処理部３４２３、第３の異常画素補正処理部３４２４は同じ構成であるので、第２の異常画素補正処理部３４２３を例として説明する。
【０１０９】
主走査位置検出部３４９０は、現在、主走査方向のどの位置の画素が処理されているかを検出する。主走査位置検出部３４９０は、主に、主走査方向の周辺画素を計数するカウンタなどで構成される。
【０１１０】
セレクタ３４９５は、画素出力ブロック１４２０から受け取る画素信号ＶＢｉｎ１と第３の異常画素補正処理部３４２４から受け取る境界周辺画素情報Ｂｉｎｆ２のいずれか一方を選択し、遅延回路３４９１に出力する。さらに、セレクタ３４９５は、画素出力ブロック１４２０から受け取る主走査の周辺画素数がいくつかを示すブロック幅情報を受け取る。よってセレクタ３４９５は、処理した周辺画素数がブロック幅を超えたところで、その出力を画素信号ＶＢｉｎ１から境界周辺画素情報Ｂｉｎｆ２へ切り替える。
【０１１１】
遅延回路３４９１は、第２の異常画素補正処理部３４２３に入力される画素信号を遅延させる回路である。遅延量をゴミの最大幅とすることで、実施例１と同様に補正演算部３４９２は補正演算に必要となるゴミの左端の境界周辺画素情報Ｄａと右端の境界周辺画素情報Ｄｂを適したタイミングで取得できるようになる。
【０１１２】
補正演算部３４９２は、異常画素に対して線形補間を行う。補正演算部３４９２は、主走査位置検出部３４９０から受け取った現在処理中の画素の位置と、ゴミ検知部３４２１から受け取ったゴミ情報とを比較する。次いで、補正演算部３４９２は、現在処理中の画素が異常画素であると判定した場合に線形補間を実行する。ここで、ゴミ情報は、主走査方向における異常画素の開始位置やゴミ幅情報を含む。線形補間処理は、異常画素の両端の周辺画素を利用して実行される。補正演算に関しては実施例１と同様な処理が行われる。
【０１１３】
セレクタ３４９３は、ゴミ検知部３４２１から受け取ったゴミ情報（主走査方向における異常画素の発生開始位置やゴミ幅情報）に応じて、遅延回路３４９１から受け取った画素と補正演算部３４９２から受け取った画素のいずれか一方を選択し、出力する。例えば、主走査位置検出部３４９０の出力信号が示す現在処理中の画素の位置が異常画素の位置でない場合、セレクタ３４９３は、遅延回路３４９１から受け取った画素をＶＢｏｕｔ１として出力する。これに対して、現在処理中の画素の位置が異常画素の位置である場合、セレクタ３４９３は、補正演算部３４９２から受け取った画素をＶＢｏｕｔ１として出力する。
【０１１４】
境界周辺画素情報保持部３４９４は、第２の異常画素補正処理部３４２３から第１の異常画素補正処理部３４２２へ画素出力ブロック境界における境界周辺画素情報を通知するために、境界周辺画素情報Ｂｉｎｆ１を保持しておく。ここでは、第２の異常画素補正処理部３４２３は、通知すべきブロック境界の画素を境界周辺画素情報Ｂｉｎｆ１として保持する。そして、第２の異常画素補正処理部３４２３は、第１の異常画素補正処理部３４２２からの要求に応じて境界周辺画素情報Ｂｉｎｆ１を第１の異常画素補正処理部３４２２に通知する。第１の異常画素補正処理部３４２２では、画素出力ブロック１４１０と１４２０の境において、受け取った境界周辺画素情報に基づいて補正処理を行う。境界周辺画素情報保持部３４９４は、主走査位置検出部の出力によって表される主走査位置をみて、保持すべき境界周辺画素情報を特定する。また、ここで保持される境界周辺画素情報は、セレクタ３４９３の出力部の画素情報となっている。
【０１１５】
ここで、保持すべき境界周辺画素の数が８画素の場合を例に挙げる。この８画素の中にブロック境界に関与する異常画素の他にもう一つ異常画素が存在した場合は、ブロック境界に関与しない方の異常画素を補正した上で境界周辺画素情報として保持される。
【０１１６】
ここまで、第２の異常画素補正処理部を例にあげ、第１の異常画素補正処理部３４２２と第３の異常画素補正処理部３４２４も同一の構成として説明してきた。しかしながら、例えば第１の異常画素補正処理部３４２２は、ＣＩＳセンサのブロックの左端に位置するので境界周辺画素情報を保持しない構成としてもよい。また、例えば、第３の異常画素補正処理部３４２４は、ＣＩＳセンサのブロックの右端に位置するのでＢｉｎｆを受け付けない構成としてもよい。このとき、主走査１ラインの左右の端にゴミが付着していた場合は、異常画素に最も近い周辺画素を用いて異常画素の置き換え処理をする構成としてもよい。
【０１１７】
＜異常画素補正処理＞
図１９は、異常画素補正処理を説明するための図である。
【０１１８】
図において、矢印の向きは、主走査方向を示す。四角の枠は、画素を表す。Ｘ３はゴミ検知部３４２１が検知した１つ目の異常画素（２画素幅）を表し、Ｘ４は２つ目の異常画素（３画素幅）を表す。この場合、Ｘ３の補正処理に必要となる周辺画素はＤａ＿３とＤｂ＿３である。また、Ｘ４の補正処理に必要となる周辺画素はＤａ＿４，Ｄｂ＿４である。このときの画素出力ブロック１４１０の画素出力範囲（つまり第１の異常画素補正処理部３４２２の画素入力範囲）をＦ０＿ｉｎとする。つまりＦ０＿ｉｎは、画素信号Ｖｏｕｔ０と画素信号ＶＢｉｎ０とに対応する。同様に、Ｆ１＿ｉｎは、画素信号Ｖｏｕｔ１と画素信号ＶＢｉｎ１とに対応し、Ｆ２＿ｉｎは、画素信号Ｖｏｕｔ２と画素信号ＶＢｉｎ２に対応する。ここで、異常画素Ｘ３とその境界周辺画素情報は、画素入力範囲Ｆ１＿ｉｎに含まれる。よって、第２の異常画素補正処理部３４２３は、画素信号ＶＢｉｎ１から取得した境界周辺画素情報Ｄａ＿３とＤｂ＿３を用いて異常画素Ｘ３を補正する。一方、異常画素Ｘ４は、画素入力範囲Ｆ１＿ｉｎと画素入力範囲Ｆ２＿ｉｎの境界に位置する。
【０１１９】
実施例２では、異常画素がブロックの境界に位置しているかどうかに関係なく、Ｄｂ＿４を含んだ境界周辺画素情報を第３の異常画素補正処理部３４２４から第２の異常画素補正処理部３４２３へ通知する。これにより、第２の異常画素補正処理部３４２３は補正処理を実行できる。
【０１２０】
図２０は、境界周辺画素情報を説明するための図である。
【０１２１】
図は、境界周辺画素情報の幅を８画素とした例を示す。補正対象となる異常画素の最大幅が６画素でＤＭＡＣの書き込み単位が４画素の場合などのこれに当たる。また、画素入力範囲Ｆ０＿ｉｎと画素入力範囲Ｆ１＿ｉｎの境目の画素情報を境界周辺画素情報Ａとする。図からわかるように、画素入力範囲Ｆ０＿ｉｎと画素入力範囲Ｆ１＿ｉｎの境目には異常画素は存在しないが、境界周辺画素情報Ａは第２の異常画素補正処理部３４２３により保持され、第１の異常画素補正処理部３４２２へ通知される。通知される境界周辺画素情報Ａに異常画素Ｘ３のような境界に関与しない異常画素があった場合には、その異常画素は補正された上で第１の異常画素補正処理部３４２２へ通知される。第１の異常画素補正処理部３４２２は、境界周辺画素情報Ａを元にその画素幅分だけ多く画素を出力する。ゴミがない場合でもこのような処理をすることでゴミの有無に関わらず常に同じ処理シーケンスで異常画素の補正を行うことが可能となる。また、画素入力範囲Ｆ１＿ｉｎと画素入力範囲Ｆ２＿ｉｎの境目の画素情報を境界周辺画素情報Ｂとする。この境界周辺画素情報Ｂは第３の異常画素補正処理部３４２４により保持され、第２の異常画素補正処理部３４２３へ通知される。このとき通知される境界周辺画素情報Ｂの幅は、境界周辺画素情報Ａの幅と同一とする。このような制御をすることで、ゴミの幅に関わらず常に同じ処理シーケンスで異常画素の補正を行うことが可能となる。このとき第１の異常画素補正処理部３４２２の画素出力範囲をＦ０＿ｏｕｔとし、第２の異常画素補正処理部３４２３の画素出力範囲をＦ１＿ｏｕｔとし、第３の異常画素補正処理部３４２４の画素出力範囲をＦ２＿ｏｕｔとする。実施例１と同様に、各出力範囲の重なり部分はＤＭＡＣによって画像メモリ上で上書きされる。
【０１２２】
＜ＤＭＡコントローラ（ＤＭＡコントローラ）の処理＞
図２１は、ＤＭＡＣによる処理を説明するための図である。
【０１２３】
ＣＩＳセンサのそれぞれの画素出力ブロックが出力するＶｏｕｔ０、Ｖｏｕｔ１、Ｖｏｕｔ２と１ページ分の画像データの関連は、実施例１と同様である（図１４参照）。
【０１２４】
図からわかるように、ＤＭＡＣ０、ＤＭＡＣ１によって書き込まれる画素信号Ｖｏｕｔ０’、Ｖｏｕｔ１’の範囲は、画素出力ブロックＶｏｕｔ０、Ｖｏｕｔ１の範囲よりも広い。これは、前述したように第１の異常画素補正処理部３４２２及び第２の異常画素補正処理部３４２３が補正画素を境界周辺画素幅と同じ幅だけ生成し出力しているためである。よって、この幅の増幅分は、ＤＭＡＣ２（またはＤＭＡＣ１）により画像メモリに書き込まれた異常画素をＤＭＡＣ１（またはＤＭＡＣ０）が後から上書きする画素範囲となる。
【０１２５】
図２１の下部は、異常画素が補正画素によって上書きされる様子を示す。
【０１２６】
１ライン書き込み開始時に、ＤＭＡＣ２は境界周辺画素を画像メモリに書き込む。１ライン書き込み終了時には、ＤＭＡＣ１は、ＤＭＡＣ２が書き込んだ異常画素を補正画素で上書きする。境界周辺画素情報内に異常画素が存在しない場合、上書きする画素は元々書き込まれていた画素と同一のものとなる。境界周辺画素情報内に異常画素が存在する場合、上書きする画素は補正画素である。
【０１２７】
このように制御することによって、常にＤＭＡＣの書き込み画素幅（上書き画素幅）を一定として、異常画素が補正された状態で１ページ分の画像データを画像メモリ上に形成することが可能となる。
【０１２８】
＜処理フローチャート＞
図２２は、本実施例における異常画素補正処理の流れを示すフローチャートである。
【０１２９】
Ｓ２００において、異常画素補正処理部［Ｎ］は、境界周辺画素情報の画素幅を決定する。これは、前述したようにＤＭＡＣの書き込み画素単位のＮ倍で、補正対象とする異常画素の最大幅を超える幅とする。また、この画素幅とＣＩＳセンサの画素出力ブロック幅によりＤＭＡＣの書き込み範囲を決定する。
【０１３０】
Ｓ２０１において、異常画素補正処理部［Ｎ］は、スキャナ１４０が読み取った画像データを入力する。
【０１３１】
Ｓ２０２において、異常画素補正処理部［Ｎ］は、現在処理している画素が先頭の境界周辺画素範囲内にあるか否かの判定を行い、境界周辺画素範囲内と判定した場合にはＳ２０３の処理に進む。
【０１３２】
Ｓ２０３において、異常画素補正処理部［Ｎ］は、異常画素補正処理を実施する。ここで、異常画素補正処理部［Ｎ］は、境界周辺画素範囲内の画素出力ブロック境界以外にある異常画素に対して補正処理を実施する。
【０１３３】
Ｓ２０４において、異常画素補正処理部［Ｎ］は、１つ前の画素出力ブロックの処理をする異常画素補正処理部［Ｎ−１］からの要求に応じて、異常画素補正処理部［Ｎ−１］に対して境界周辺画素情報を通知する。したがって、異常画素補正処理部［Ｎ］は、異常画素補正処理部［Ｎ−１］から要求があるまで境界周辺画素情報を保持する。
【０１３４】
Ｓ２０５において、ＤＭＡＣ［Ｎ］は、異常画素補正処理部［Ｎ］から受け取った画素を画像メモリに書き込む。
【０１３５】
Ｓ２０６において、異常画素補正処理部［Ｎ］は、処理を継続するか否かを判定し、処理を継続する場合はＳ２０１に戻って画像データを受けとり、処理を継続しない場合は処理を終了させる。
【０１３６】
Ｓ２０７において、異常画素補正処理部［Ｎ］は、現在処理している画素が後端の境界周辺画素範囲内であるか否かの判定を行い、後端の境界周辺画素範囲内であると判定した場合にはＳ２０８の処理に進む。
【０１３７】
Ｓ２０８において、異常画素補正処理部［Ｎ］は、後端の境界周辺画素情報を異常画素補正処理部［Ｎ＋１］に要求し、異常画素補正処理部［Ｎ＋１］から受け取る。
【０１３８】
Ｓ２０９において、異常画素補正処理部［Ｎ］は、受け取った境界周辺画素情報に基づいて後端の画素出力ブロック境界における異常画素を補正する。ここで、取得した境界周辺画素情報内に異常画素がなかったとしても境界周辺画素範囲内の画素は後段へ出力する。
【０１３９】
Ｓ２１０において、ＤＭＡＣ［Ｎ］は、異常画素補正処理部［Ｎ］から受け取った補正画素を画像メモリ上に書き込む。このとき異常画素補正処理部［Ｎ］の出力画素数は、上述した境界周辺画素範囲の処理があるので、ＣＩＳセンサの画素出力ブロック幅よりも増加する。ＤＭＡＣ［Ｎ］は、この増加分をＤＭＡＣ［Ｎ＋１］の書き込み領域に上書きする。こうすることで、ＤＭＡＣ［Ｎ＋１］が画像メモリに書き込んだ境界周辺画素は、ＤＭＡＣ［Ｎ］が出力する境界周辺画素で上書きされる。
【０１４０】
Ｓ２１１において、異常画素補正処理部［Ｎ］は、境界部以外の画素に異常画素があるかどうかの判定を行い、境界部以外に異常画素があると判定した場合はＳ２１２の処理に進む。
【０１４１】
Ｓ２１２において、異常画素補正処理部［Ｎ］は、入力画素から境界周辺画素情報を取得して異常画素補正処理を実施する。Ｓ２１２では、異常画素は境界部ではない場所に存在するため、異常画素補正処理部［Ｎ］は、入力画素から境界周辺画素情報を取得できる。
【０１４２】
Ｓ２１１において、境界部以外の画素にも異常画素がないと判定した場合には、異常画素補正処理部［Ｎ］は、Ｓ２１３の処理に進む。
【０１４３】
Ｓ２１３において、ＤＭＡＣ［Ｎ］は、異常画素補正処理部［Ｎ］から受け取った画素を画像メモリに書き込む。
【０１４４】
Ｓ２０６において、異常画素補正処理部［Ｎ］は、処理を継続するか否かを判定し、処理を継続する場合はＳ２０１に戻って画像データを受けとり、処理を継続しない場合は処理を終了させる。
【０１４５】
（その他の実施形態）
本発明は、前述の実施例の機能を実現するソフトウェアのプログラムコードを記録した記録媒体をシステムあるいは装置に装着し、システム等のコンピュータが記録媒体からプログラムコードを読み取り実行することによっても達成される。記録媒体はコンピュータ読み取り可能な記録媒体である。この場合、記録媒体から読み出されたプログラムコード自体が前述した実施例の機能を実現することになり、そのプログラムコードを記憶した記録媒体は本発明を構成する。また、プログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム（ＯＳ）などが実際の処理の一部または全部を行い、その処理によって前述した実施例の機能が実現されてもよい。また、記録媒体から読み出されたプログラムコードが、コンピュータの機能拡張カードや機能拡張ユニットに書込まれた後、機能拡張カード等がプログラムコードの指示に基づき処理の一部または全部を行うことで、前述の実施例を実現してもよい。
【０１４６】
本発明を上記記録媒体に適用する場合、その記録媒体には、先に説明したフローチャートに対応するプログラムコードが格納される。
【図面の簡単な説明】
【０１４７】
【図１】複写機の外観例を示す図である。
【図２】ＣＩＳセンサの構造例を示す図である。
【図３】コントローラの構成例を示すブロック図である。
【図４】操作ユニットの構成例を示す図である。
【図５】スキャナＩＦ画像処理部の構成例を示すブロック図である。
【図６】異常画素補正部の構成例を示すブロック図である。
【図７】黒判定閾値を用いた二値化を説明するための図である。
【図８】ゴミ判定を説明するための図である。
【図９】異常画素補正処理部の構成例を示すブロック図である。
【図１０】補間演算の一例を説明するための図である。
【図１１】異常画素補正処理を説明するための図である。
【図１２】ＣＩＳセンサの画素出力ブロックの境界を説明するための図である。
【図１３】異常画素補正処理部による画素出力を説明するための図である。
【図１４】ＤＭＡＣによる処理を説明するための図である。
【図１５】ＤＭＡＣによる処理を説明するための図である。
【図１６】異常画素補正処理の流れを示すフローチャートである。
【図１７】異常画素補正部の構成例を示すブロック図である。
【図１８】異常画素補正処理部の構成を示すブロック図である。
【図１９】異常画素補正処理を説明するための図である。
【図２０】境界周辺画素情報を説明するための図である。
【図２１】ＤＭＡＣによる処理を説明するための図である。
【図２２】異常画素補正処理の流れを示すフローチャートである。
【符号の説明】
【０１４８】
２４２０  異常画素補正部
２４２１  ゴミ検知部
２４２２  第１の異常画素補正処理部
２４２３  第２の異常画素補正処理部
２４２４  第３の異常画素補正処理部
２４９０  主走査位置検出部
２４９１  遅延回路
２４９２  補間演算部
２４９３  セレクタ
２４９４  周辺画素情報保持部
【図１】
0005072611.tif 000002
【図２】
0005072611.tif 000003
【図３】
0005072611.tif 000004
【図４】
0005072611.tif 000005
【図５】
0005072611.tif 000006
【図６】
0005072611.tif 000007
【図７】
0005072611.tif 000008
【図８】
0005072611.tif 000009
【図９】
0005072611.tif 000010
【図１０】
0005072611.tif 000011
【図１１】
0005072611.tif 000012
【図１２】
0005072611.tif 000013
【図１３】
0005072611.tif 000014
【図１４】
0005072611.tif 000015
【図１５】
0005072611.tif 000016
【図１６】
0005072611.tif 000017
【図１７】
0005072611.tif 000018
【図１８】
0005072611.tif 000019
【図１９】
0005072611.tif 000020
【図２０】
0005072611.tif 000021
【図２１】
0005072611.tif 000022
【図２２】
0005072611.tif 000023