(57)【特許請求の範囲】
【請求項１】
実装基板上に実装された半導体チップを備える半導体装置であって、
前記半導体チップは、表面に受光素子が形成された半導体基板と、
前記半導体基板の裏面上に部分的に形成され、前記受光素子と電気的に接続された裏面電極を含む金属層とを備え、
前記実装基板は、その表面上に、前記裏面電極と接続され、かつ前記実装基板の裏面方向から前記半導体基板の表面方向に入射される光を遮断する導電層を備え、
前記導電層は、前記半導体基板の裏面のうち前記金属層で覆われていない領域を覆うように形成されていることを特徴とする半導体装置。
【請求項２】
前記金属層は、前記受光素子の全体を覆うことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属層は、前記受光素子の一部を覆い、
前記導電層は、前記受光素子のうち前記金属層で覆われていない領域を覆うことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体基板の表面のうち、前記金属層及び前記導電層のいずれにも覆われていない領域に、前記受光素子とは電気的に接続されておらず、前記受光素子の動作に影響を与えないダミー受光素子を備えることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項５】
前記実装基板の裏面上に、前記受光素子の全体を覆う遮光層を備えることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光信号を電気信号に変換するための素子を備える半導体装置に関するものである。
【背景技術】
【０００２】
従来から、光の吸収により光信号を電気信号に変換するための素子（受光素子）としてホトダイオードが知られている。半導体基板上にホトダイオードが形成された従来の半導体チップについて図面を参照しながら説明する。図９は、従来の半導体チップ１００の概略を示す断面図である。
【０００３】
シリコン（Ｓｉ）等から成る半導体基板１０１の表面には、ホトダイオードから成る受光素子１０２が形成され、更に、受光素子１０２と電気的に接続されたパッド電極１０３が絶縁膜１０４を介して形成されている。パッド電極１０３は、シリコン窒化膜等から成るパッシベーション膜１０５で被覆されている。
【０００４】
半導体基板１０１の表面上には、ガラス基板等の支持体１０６がエポキシ樹脂等から成る接着層１０７を介して貼り合わされている。支持体１０６は、製造工程の中で薄型化される半導体基板１０１を保持し、半導体基板１０１の表面に形成された素子を保護する。
【０００５】
半導体基板１０１の側面及び裏面上にはシリコン酸化膜やシリコン窒化膜等から成る絶縁膜１０８が形成されている。絶縁膜１０８上には、パッド電極１０３と電気的に接続されたアルミニウム等から成る配線層１０９が、半導体基板１０１の側面及び裏面に沿って形成されている。また、絶縁膜１０８及び配線層１０９を被覆して、ソルダーレジスト等から成る保護層１１０が形成されている。保護層１１０の所定領域には開口部が形成され、この開口部を通して配線層１０９と電気的に接続されたボール状のバンプ電極１１１が形成されている。
【０００６】
半導体チップ１００は、バンプ電極１１１を介してプリント基板等の実装基板に実装される。そして、半導体基板１０１の表面側から入射される光は受光素子１０２で受けられ、受光素子１０２はその光の量に応じた出力電流を流す。そのため、このような半導体チップ１００は「明るい」「暗い」といった周囲の明るさを感知するセンサ（照度センサ）や、ＣＤやＤＶＤの光ピックアップ装置等に用いられている。
【０００７】
本発明に関連した技術は、例えば以下の特許文献に記載されている。
【特許文献１】特開２００６−９３３６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述した半導体チップ１００においては、半導体基板１０１の表面側から入射される光の量に応じて所定の電流が出力されるように、受光素子１０２や増幅トランジスタ等の回路素子が設計されていた。
【０００９】
しかしながら、近年は半導体基板１０１の薄型化が進んでいることもあり、半導体基板１０１の裏面側から想定外の光が半導体基板１０１を透過して受光素子１０２に入射し、この誤検知によって受光素子１０２から出力される電流値が目標特性からずれるという問題があった。特に赤外線は半導体基板１０１を透過し易く、裏面側からの赤外線の入射が半導体チップ１００の特性ずれに大きな影響を及ぼすことがあった。なお、このような設計上予定しない不要な光の浸入による特性ずれの問題は、照度センサや光ピックアップ装置に限らず、受光素子を備える種々の装置において重要な問題となっている。
【００１０】
そこで本発明は、受光素子への不要な光の浸入を防止することで、半導体チップの特性ずれを防止することを主たる目的とする。
【課題を解決するための手段】
【００１１】
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、実装基板上に実装された半導体チップを備える半導体装置であって、前記半導体チップは、表面に受光素子が形成された半導体基板と、前記半導体基板の裏面上に部分的に形成され、前記受光素子と電気的に接続された裏面電極を含む金属層とを備え、前記実装基板は、その表面上に、前記裏面電極と接続され、かつ前記実装基板の裏面方向から前記半導体基板の表面方向に入射される光を遮断する導電層を備え、前記導電層は、前記半導体基板の裏面のうち前記金属層で覆われていない領域を覆うように形成されていることを特徴とする。
【発明の効果】
【００１３】
本発明では、半導体チップが実装される基板（実装基板）に、実装基板の裏面方向からその表面方向に入射される光を遮断する導電層が形成されている。そのため、実装基板の裏面方向から表面方向に入射される光が仮にあったとしても、当該光は導電層で遮断されて受光素子に到達せず（あるいは到達し難く）、受光素子の動作特性ずれを防止することができる。
【発明を実施するための最良の形態】
【００１４】
次に、本発明の第１の実施形態について図１及び図２を参照しながら説明する。図１は、本実施形態に係る半導体チップ１の断面図であり、図２は半導体チップ１を裏面側から見た平面図の概略である。なお、図１は図２のＸ−Ｘ線に沿った断面図に相当する。
【００１５】
シリコン等から成る半導体基板２の表面には、ホトダイオードから成る複数（本実施形態では２つ）の受光素子３が島状に形成されている。受光素子３は、半導体基板２の表面側から入射される光を電気信号に変換するための素子である。
【００１６】
半導体基板１の表面には受光素子３以外にも、抵抗（拡散抵抗やポリシリコン抵抗）、容量、受光素子３で変換された電気信号を増幅するためのトランジスタ素子（増幅素子）等から成る集積回路４が形成されている。受光素子３と集積回路４は、不図示の配線を介して相互に接続されている。
【００１７】
半導体基板２の表面上には絶縁膜５（例えば、熱酸化法やＣＶＤ法等によって形成されたシリコン酸化膜）が形成されており、絶縁膜５の一部上には、受光素子３あるいは集積回路４と電気的に接続されたアルミニウム等から成るパッド電極６が形成されている。パッド電極６の形成位置に限定はなく、半導体基板２上に形成されていても良い。
【００１８】
絶縁膜５上には、パッド電極６の一部または全部を被覆するパッシベーション膜７（例えば、ＣＶＤ法により形成されたシリコン窒化膜）が形成されている。
【００１９】
半導体基板２の表面上には、エポキシ樹脂やポリイミド，レジスト，アクリル等から成る接着層８を介して支持体９が貼り合わされている。支持体９は、例えばフィルム状の保護テープでもよいし、ガラスや石英，セラミック，金属等の剛性の基板であってもよいし、樹脂から成るものでもよい。支持体９は、半導体チップ１を支持すると共にその表面側を保護する機能を有するものであり、その膜厚は例えば約４００μｍ程度である。また、支持体９は透明もしくは半透明の材料から成り、受光素子３が受光すべき波長の光を透過する性状を有するものである。
【００２０】
なお、必要に応じて支持体９を設けずに半導体チップ１を構成してもよい。また、受光素子３に入射させたくない特定の波長の光を遮断するためにフィルター層を設けても良い。例えば、赤外線が受光素子３へ入射することを防止するために、支持体９の一方の面側（例えば半導体基板２の表面側）に赤外線フィルター層を設けることができる。
【００２１】
半導体基板２の側面及び裏面全体は絶縁膜１０（例えばプラズマＣＶＤ法によって形成されたシリコン酸化膜やシリコン窒化膜）で被覆されている。絶縁膜１０上には、パッド電極６と電気的に接続されたアルミニウム等から成る配線層１１が、半導体基板２の側面及び裏面に沿って形成されている。
【００２２】
配線層１１上には後述するバンプ電極１４の台座として、電極接続層１２を形成することが好ましい。電極接続層１２を形成するのは、アルミニウム等から成る配線層１１と、ハンダ等から成るバンプ電極１４とが接合し難いという理由や、バンプ電極１４の材料が配線層１１側に流入してくることを防止するという理由による。電極接続層１２は、例えばレジスト層をマスクとしてニッケル（Ｎｉ）層と金（Ａｕ）層等の金属層を配線層１１や絶縁膜１０上に順次スパッタリングし、その後レジスト層を除去するというリフトオフ法や、メッキ法によって形成することができる。なお、電極接続層１２は、配線層１１のバンプ電極１４が形成される予定の領域にのみ形成することもできる。
【００２３】
絶縁膜１０や電極接続層１２を被覆して、ソルダーレジストやポリイミド系樹脂等から成る保護層１３が形成されている。保護層１３の所定領域には開口部が形成され、この開口部を通して電極接続層１２と電気的に接続されたハンダ等から成るバンプ電極１４が形成されている。バンプ電極１４は、後述する実装基板２０に当該半導体チップ１を実装する際の外部電極であり、電極接続層１２，配線層１１，及びパッド電極６を介して受光素子３及び集積回路４と電気的に接続されている。
【００２４】
なお、図１ではバンプ電極１４が半導体基板２の裏面上に形成されているが、その一部を半導体基板２の側面に延在するように形成してもよい。かかる構成によれば、バンプ電極１４の平面的な面積が拡がるため、半導体基板２の側面側及び裏面側から受光素子３方向への光の浸入を遮断する効果を向上させることができる。
【００２５】
次に、半導体チップ１の裏面側から見た平面構造について説明する。各受光素子３は、図２に示すように、垂直方向（半導体基板２の厚み方向）から見た場合に、大部分が半導体基板２の裏面上に形成された金属層（配線層１１，電極接続層１２，バンプ電極１４）と重畳し、一部が重畳していない（領域Ｙ）。なお、集積回路４は配線層１１，電極接続層１２の形成領域よりも内側に形成されていることが好ましい。
【００２６】
次に、上述した半導体チップ１が実装される基板（実装基板２０）について図３を参照しながら説明する。実装基板２０はプリント基板やフレキシブル基板であって、図３に示すように、その表面上に銅箔やアルミ，金等の導体から成る導電層２１が所定の配線パターンを描くようにして形成されている。各導電層２１は、所定領域が拡張しており、実装工程の際には当該拡張領域（以下、ランド２２とする）の接触部２３に上記バンプ電極１４がそれぞれ接触・固定される。ここで、従来の一般的な実装基板のランドは、接触するバンプ電極と同程度かそれよりも若干広い程度の面積を有するが、本実施形態のランド２２は、図３に示すように接触部２３よりも十分にその面積を拡張させている。具体的には、実装時において半導体基板２の裏面のうち金属層（配線層１１，電極接続層１２，バンプ電極１４）で覆われていない領域を覆うようにランド２２が形成されている。
【００２７】
次に、上記半導体チップ１が実装基板２０に実装された状態（半導体装置２５）を説明する。半導体チップ１は、図４及び図５に示すようにバンプ電極１４とランド２２とが接触かつ固定されて実装基板２０上に実装される。図４は半導体装置２５を示す断面図であり、図５は半導体装置２５の受光素子３，配線層１１，電極接続層１２，バンプ電極１４，ランド２２との位置関係を示す平面図である。
【００２８】
第１の実施形態では、図４及び図５に示すように、ランド２２が半導体基板２の裏面のうち金属層（配線層１１，電極接続層１２，バンプ電極１４）で覆われていなかった領域を覆っている点が特徴である。更には、受光素子３の形成領域のうち金属層（配線層１１，電極接続層１２，バンプ電極１４）で覆われていなかった領域Ｙがランド２２で覆われている点が特徴である。従って、半導体装置２５では、受光素子３の全体が半導体チップ１の裏面上に形成された金属層（配線層１１，電極接続層１２，バンプ電極１４）と、実装基板２０に形成された導電層（ランド２２）で完全に覆われている。
【００２９】
半導体装置２５では、バンプ電極１４から電極接続層１２，配線層１１，及びパッド電極６を介して受光素子３のカソード電極及びアノード電極に所定の電位（例えば、カソード電極に電源電位、アノード電極に接地電位）が印加され、逆バイアス状態で動作させる。この逆バイアスによってＰＮ接合付近に空乏層が形成され、光の入射を受けた際、光の量に応じて受光素子３に電流が発生する。そして、当該電流は集積回路４で増幅される。
【００３０】
以上説明したように、第１の実施形態に係る半導体装置２５では、ランド２２が半導体基板２の裏面のうち金属層（配線層１１，電極接続層１２，バンプ電極１４）で覆われていなかった領域を覆っている。そのため、実装基板２０の裏面側から受光素子３の方向に想定外の光が入射したとしても、当該光は先ずランド２２によって遮断され、次いで金属層（配線層１１，電極接続層１２，バンプ電極１４）によって遮断され、半導体基板２の表面側まで不要な光が透過し難い構成になっている。更に、本実施形態では受光素子３の全体がランド２２と上記金属層で完全に覆われるため、裏面側からの光が受光素子３まで到達しない（あるいは到達し難くなっている）。従って、半導体基板２の表面側からの光のみを受光素子３で正確に受光することができ、誤動作（不要な電流の発生）のない、所望の特性を持った半導体装置２５を得ることができる。特に、赤外線のような透過し易い光の裏面側からの入射を効果的に防止できる点が優れている。なお、半導体基板２の表面側からも受光素子３に赤外線を入射させたくない場合には、上記のとおり赤外線フィルター層を受光素子３の上方に設ければよい。
【００３１】
また、実装基板２０に形成された導電層（本実施形態ではランド２２）に本来の機能（半導体チップとの電気的接続を介在する機能）に加えて遮光機能を持たせ、更には半導体基板２の裏面側や側面側に形成された金属層（本実施形態ではバンプ電極１４，電極接続層１２，配線層１１）に本来の機能（受光素子３等の素子への電源供給を介在する機能）に加えて遮光機能を持たせるようにすることで、別途遮光層を形成することを要しない。従って、製造工程を簡略化して製造コストを抑えるとともに、半導体装置の生産性を向上させることができる。
【００３２】
また、本実施形態では、配線層１１や電極接続層１２の形成領域よりも内側に集積回路４が形成されている。そのため、集積回路４を構成する素子にも実装基板２０の裏面側からの光が到達せず、集積回路４に形成されたバイポーラトランジスタ等の増幅素子の誤動作を防止することができる。なお、集積回路４をランド２２で覆うことで同様の効果を得ることも可能である。
【００３３】
また、バンプ電極１４や電極接続層１２，配線層１１の面積を拡張させ、その一部を半導体基板２の裏面だけに限らず側面に延在するように形成し、受光素子３や集積回路４を斜め方向から覆ってもよい。こうすることで、実装基板２０の裏面に対して斜め方向から受光素子３への光の浸入を遮断する効果を向上させることもできる。
【００３４】
次に、本発明の第２の実施形態について図６を参照しながら説明する。図６は第２の実施形態に係る半導体チップ３０を裏面側から見た平面図であり、受光素子と半導体基板２の裏面上に形成された金属層との位置関係を示している。なお、第１の実施形態と同様の構成については同一記号を用いてその説明を省略するか簡略する。
【００３５】
半導体基板２の表面には、ホトダイオードから成る複数（本実施形態では４つ）の受光素子３１が島状に形成されている。各受光素子３１は、半導体基板２の厚み方向から見た場合に配線層１１や電極接続層１２，バンプ電極１４で覆われている。このように、受光素子３１の全体が半導体基板２の裏面上に形成された金属層（配線層１１，電極接続層１２，バンプ電極１４）で完全に覆われている点が第１の実施形態と異なる。受光素子３１以外の構成要素については第１の実施形態と同様である。以上のように構成された半導体チップ３１は、バンプ電極１４を介して実装基板２０に第１の実施形態と同様に実装される。
【００３６】
このように構成された第２の実施形態に係る半導体装置は、第１の実施形態で得られた効果に加えて以下の効果を有する。つまり、第２の実施形態に係る半導体装置では、各受光素子３１が半導体基板２の裏面上に形成された金属層の領域内に形成されており、図２で示したような領域Ｙがない。そのため、実装基板２０の裏面側から受光素子３１の方向に不要な光が入射したとしても、第１の実施形態に比べて当該光が受光素子３まで到達し難くなっている。従って、半導体基板２の表面側からの光のみを受光素子３で正確に受光することができ、誤動作のない、所望の特性を持った半導体装置を得ることができる。
【００３７】
また、本実施形態における受光素子は、第１の実施形態に比べて細かく分割して形成されているため、仮に一つの受光素子が機能しない状況下であっても他の領域に形成された受光素子が有効に機能する構成になっている。そのため、半導体チップ３０が実装基板２０の僅かにずれた位置に実装された状況であったり、受光窓が形成された鏡筒部内等に半導体チップ３０を配置する際に受光窓と半導体チップ３０との位置関係が目的位置から僅かにずれた状況であったとしても、受光素子３へ入射する光量を出来る限り確保することが出来る。
【００３８】
次に、本発明の第３の実施形態について図７を参照しながら説明する。図７は第３の実施形態に係る半導体チップ３５を裏面側から見た平面図であり、受光素子、ダミー受光素子、半導体基板２の裏面上に形成された金属層との位置関係を示している。なお、第１及び第２の実施形態と同様の構成については同一記号を用いてその説明を省略するか簡略する。
【００３９】
半導体基板２の表面には複数の受光素子３１が形成されている。そして、半導体基板２の表面のうち、受光素子３１で囲まれた中央領域にダミー受光素子３６が形成されている。受光素子３１は、半導体基板２の表面側から入射される光を電気信号に変換するための素子であって集積回路４と接続されている。これに対し、ダミー受光素子３６は、実質的に受光素子３１と同様の構造（アノード領域やカソード領域）を備えるが、集積回路４や受光素子３とは電気的に接続されておらず、電源‐ＧＮＤ間またはＧＮＤ‐ＧＮＤ間に接続されており、ダミー受光素子３６で発生した電流は電源‐ＧＮＤ間またはＧＮＤ‐ＧＮＤ間で完結する。つまり、ダミー受光素子３６は、集積回路４や受光素子３の動作を含めて本来的な回路動作に影響を及ぼすことがない素子である。このように、ダミー受光素子３６が半導体基板２の表面のうち、金属層（配線層１１、電極接続層１２，バンプ電極１４）で覆われず、且つ実装状態のときにランド２２で覆われない領域（例えば、図５で示す領域Ｚ）を含んだ領域に形成されている点が第１及び第２の実施形態と異なる。その他の構成については第１または第２の実施形態と同様である。
【００４０】
以上のように構成された半導体チップ３５は、バンプ電極１４を介して実装基板２０に第１及び第２の実施形態と同様に実装される。
【００４１】
このように構成された第３の実施形態に係る半導体装置は第２の実施形態で得られた効果に加えて以下の効果を有する。つまり、第３の実施形態に係る半導体装置では、ダミー受光素子３６が半導体基板２の表面のうち、半導体基板２の裏面上に形成された金属層、実装基板２０に形成した導電層のいずれとも重畳しない領域を含んで形成されている。そのため、領域Ｚのような隙間を介して実装基板２０の裏面側から半導体基板２の表面側まで不要な光が仮に到達したとしても、その光はダミー受光素子３６のアノード領域及びカソード領域で吸収される。そして、生成されたキャリアの殆どは当該ダミー受光素子３６の電流と成るため、受光素子３及び集積回路４は裏面側からの光の影響を受け難く、所望の特性を持った半導体装置を得ることができる。
【００４２】
なお、図７で示したダミー受光素子３６は、半導体チップ３５の中央領域についてのみ形成されていたが、他の領域（隣り合う受光素子３１の間や、半導体チップ３５の外周領域等）に形成することも可能である。
【００４３】
次に、本発明の参考例について図８を参照しながら説明する。図８は参考例に係る半導体チップ４０が実装基板４５に実装された状態を示す断面図である。なお、第１乃至第３の実施形態と同様の構成については同一記号を用いてその説明を省略するか簡略する。
【００４４】
半導体チップ４０では、上記電極接続層１２と同様の電極接続層４１を介してパッド電極６と接続されたバンプ電極４２が、半導体基板２の側面と隣接して形成されている。このように、半導体基板２の側面及び裏面に、第１乃至第３の実施形態で説明した配線層１１が形成されていない。
【００４５】
以上のように構成された半導体チップ４０は、バンプ電極４２を介して実装基板４５に実装される。実装基板４５には、実装状態において受光素子３の全体を被覆するようにしてランド４６が形成されている。他の構成は、上記実施形態と同様である。
【００４６】
第１〜第３の実施形態では、半導体チップの裏面上に形成された金属層（配線層１１，電極接続層１２，バンプ電極１４）の少なくとも一部が受光素子３を覆う構成であったが、第４の実施形態ではそれがない。つまり、本実施形態では、実装基板側に形成された導電層（ランド４６）が、実装基板の裏面側から受光素子３への光の入射を防止する遮光層の機能を有する。
【００４７】
そのため、実装基板４５の裏面側から受光素子３の方向に入射した光はランド４６によって遮断され、受光素子３まで到達しない。従って、半導体基板２の表面側からの光のみを受光素子３で正確に受光することができ、誤動作のない、所望の特性を持った半導体装置を得ることができる。
【００４８】
なお、本発明は上記第１〜第３の実施形態に限定されることなく、その要旨を逸脱しない範囲で変更が可能である。例えば、上記実施形態ではボール状のバンプ電極１４，４２を有するＢＧＡ(Ball Grid Array)型の半導体装置について説明したが、ＬＧＡ(Land Grid Array)型やその他のＣＳＰ型，フリップチップ型の半導体装置に適用するものであっても構わない。また、実装基板の他方の面（半導体チップが実装されない側の面）、あるいは、実装基板が多層から構成される場合には実装基板内のうち受光素子３と対応する領域に、図８に示すような遮光層４７を形成してもよい。これにより、受光素子への不要な光の浸入を更に防止することが可能である。遮光層４７は、金属材料や樹脂等から成り、目的の光を吸収あるいは反射させる等してその光の透過を遮断できる材料から成るものであればよい。また、遮光層４７として、接地電圧や電源電圧を供給する配線を用いることも可能である。本発明は、受光素子への不要な光の浸入を防止する技術として広く適用できるものである。
【図面の簡単な説明】
【００４９】
【図１】本発明の第１の実施形態に係る半導体チップを示す断面図である。
【図２】本発明の第１の実施形態に係る半導体チップを示す平面図である。
【図３】本発明の第１の実施形態に係る実装基板を示す平面図である。
【図４】本発明の第１の実施形態に係る半導体装置を示す断面図である。
【図５】本発明の第１の実施形態に係る半導体装置を示す平面図である。
【図６】本発明の第２の実施形態に係る半導体チップを示す平面図である。
【図７】本発明の第３の実施形態に係る半導体チップを示す平面図である。
【図８】本発明の参考例に係る半導体装置を示す断面図である。
【図９】従来の半導体チップを示す断面図である。
【符号の説明】
【００５０】
１  半導体チップ    ２  半導体基板    ３  受光素子    ４  集積回路
５  絶縁膜    ６  パッド電極    ７  パッシベーション膜    ８  接着層
９  支持体    １０  絶縁膜    １１  配線層    １２  電極接続層    
１３  保護層    １４  バンプ電極    ２０  実装基板    ２１  導電層
２２  ランド    ２３  接触部    ２５  半導体装置    ３０  半導体チップ
３１  受光素子    ３５  半導体チップ    ３６  ダミー受光素子
４０  半導体チップ    ４１  電極接続層    ４２  バンプ電極    ４５  実装基板
４６  ランド    ４７  遮光層    １００  半導体チップ    １０１  半導体基板
１０２  受光素子    １０３  パッド電極    １０４  絶縁膜    
１０５  パッシベーション膜    １０６  支持体    １０７  接着層
１０８  絶縁膜    １０９  配線層    １１０  保護層    １１１  バンプ電極
【図１】
0005044319.tif 000002
【図２】
0005044319.tif 000003
【図３】
0005044319.tif 000004
【図４】
0005044319.tif 000005
【図５】
0005044319.tif 000006
【図６】
0005044319.tif 000007
【図７】
0005044319.tif 000008
【図８】
0005044319.tif 000009
【図９】
0005044319.tif 000010