(57)【特許請求の範囲】
【請求項１】
半導体基板からなる基台に周縁部が支持された振動膜と、前記振動膜上に形成された誘電体膜と、前記誘電体膜の上方に空間を介して配置された固定電極とを備える微小コンデンサマイクロホンの製造方法であって、
複数の前記微小コンデンサマイクロホンが形成された半導体基板の、前記振動膜が形成された面と反対側の面にシートを貼り付ける工程と、
シートを貼り付けた前記半導体基板を、放電電極と対向させて設置する工程と、
設置された半導体基板上の微小コンデンサマイクロホンが備える前記固定電極と前記振動膜との間に所定の電位差を付与した状態で、当該固定電極と振動膜との間の誘電体膜に前記放電電極のコロナ放電により発生したイオンを入射させ、前記イオンに基づく電荷を当該誘電体膜に固定するエレクトレット化を実施する工程と、
を有し、
前記半導体基板と前記放電電極とを相対的に移動させることにより、当該半導体基板上の複数の微小コンデンサマイクロホンが備える誘電体膜のエレクトレット化を順次実施することを特徴とする微小コンデンサマイクロホンの製造方法。
【請求項２】
半導体基板からなる基台に周縁部が支持された振動膜と、前記振動膜上に形成された誘電体膜と、前記誘電体膜の上方に空間を介して配置された固定電極とを備える微小コンデンサマイクロホンの製造方法であって、
複数の前記微小コンデンサマイクロホンが形成された半導体基板の、前記振動膜が形成された面と反対側の面にシートを貼り付ける工程と、
シートを貼り付けた前記半導体基板を、放電電極と対向させて設置する工程と、
設置された半導体基板上の微小コンデンサマイクロホンが備える前記固定電極と前記振動膜との間に所定の電位差を付与した状態で、当該固定電極と振動膜との間の誘電体膜に前記放電電極のコロナ放電により発生したイオンを入射させ、前記イオンに基づく電荷を当該誘電体膜に固定するエレクトレット化を実施する工程と、
前記エレクトレット化と並行して、前記半導体基板上で前記エレクトレット化が既に完了した微小コンデンサマイクロホンが備える誘電体膜の着電量検査を実施する工程と、
を有し、
前記半導体基板と前記放電電極とを相対的に移動させることにより、当該半導体基板上の複数の微小コンデンサマイクロホンが備える誘電体膜のエレクトレット化および当該半導体基板上で前記エレクトレット化が既に完了した誘電体膜の着電量検査を順次実施することを特徴とする微小コンデンサマイクロホンの製造方法。
【請求項３】
前記半導体基板と前記放電電極との相対的な移動が、前記誘電体膜の着電量が所定量に達する時間間隔で行われ、前記半導体基板上の複数の微小コンデンサマイクロホンが備える誘電体膜に対するエレクトレット化が連続的に実施される請求項１記載の微小コンデンサマイクロホンの製造方法。
【請求項４】
前記半導体基板と前記放電電極との相対的な移動が、前記着電量検査に要する時間間隔で行われ、前記半導体基板上の複数の微小コンデンサマイクロホンが備える誘電体膜に対するエレクトレット化および当該半導体基板上で前記エレクトレット化が既に完了した誘電体膜の着電量検査が連続的に実施される請求項２記載の微小コンデンサマイクロホンの製造方法。
【請求項５】
前記着電量検査を実施する工程が、前記固定電極と前記振動膜との間に付与する電位差を所定の範囲内で一方向に変化させ、前記固定電極と前記振動膜とにより構成されるコンデンサの静電容量をそれぞれの電位差において計測する工程を含む請求項２記載の微小コンデンサマイクロホンの製造方法。
【請求項６】
前記計測された静電容量に基づいて、前記電位差の増分に対する静電容量の減少率が最大になる電位差と、前記電位差の増分に対する静電容量の増加率が最大になる電位差とを取得し、取得した両電位差の中間値により着電量を検査する請求項５記載の微小コンデンサマイクロホンの製造方法。
【請求項７】
前記電位差の増分に対する静電容量の減少率が最大になる電位差および前記電位差の増分に対する静電容量の増加率が最大になる電位差の近傍で、前記静電容量を計測するために前記固定電極と前記振動膜との間に付与する電位差の変化量を小さくして、前記静電容量を計測する請求項６記載の微小コンデンサマイクロホンの製造方法。
【請求項８】
前記静電容量を計測するための電位差の付与を終了するときに、前記中間値に対応する電位差を前記固定電極と前記振動膜との間に付与した後、前記静電容量を計測するための電位差の付与を終了する請求項６記載の微小コンデンサマイクロホンの製造方法。
【請求項９】
前記静電容量を計測するための電位差を付与する際に、前記固定電極に印加される電位と同一の電位が、前記振動膜の周縁部を支持する基台に印加される請求項５から８のいずれか１項に記載の微小コンデンサマイクロホンの製造方法。
【請求項１０】
前記半導体基板上で、前記エレクトレット化が実施される微小コンデンサマイクロホンと、当該エレクトレット化と並行して前記着電量検査が実施される微小コンデンサマイクロホンとの間に、少なくとも１個以上の微小コンデンサマイクロホンが介在する請求項２記載の微小コンデンサマイクロホンの製造方法。
【請求項１１】
前記放電電極が針状電極である請求項１から１０のいずれか１項に記載の微小コンデンサマイクロホンの製造方法。
【請求項１２】
半導体基板からなる基台に周縁部が支持された振動膜と、前記振動膜上に形成された誘電体膜と、前記誘電体膜の上方に空間を介して配置された固定電極とを備える微小コンデンサマイクロホンの製造方法であって、
複数の前記微小コンデンサマイクロホンが形成された半導体基板の、前記振動膜が形成された面と反対側の面にシートを貼り付ける工程と、
前記シートを貼り付けた前記半導体基板を、針状の放電電極の先端と対向させて設置する工程と、
前記放電電極のコロナ放電により発生したイオンが照射される前記半導体基板上の領域内に、全体が含まれる複数の微小コンデンサマイクロホンが備える前記固定電極と前記振動膜との間に所定の電位差をそれぞれ付与した状態で、それぞれの固定電極と振動膜との間の誘電体膜に前記イオンをそれぞれ入射させ、前記イオンに基づく電荷を各誘電体膜に固定するエレクトレット化を実施する工程と、
を有することを特徴とする微小コンデンサマイクロホンの製造方法。
【請求項１３】
半導体基板からなる基台に周縁部が支持された振動膜と、前記振動膜上に形成された誘電体膜と、前記誘電体膜の上方に空間を介して配置された固定電極とを備える微小コンデンサマイクロホンの製造方法であって、
複数の前記微小コンデンサマイクロホンが形成された半導体基板の、前記振動膜が形成された面と反対側の面にシートを貼り付ける工程と、
前記シートを貼り付けた前記半導体基板を、直線状の放電電極と対向させて設置する工程と、
前記放電電極のコロナ放電により発生したイオンが照射される前記半導体基板上の領域内に、全体が含まれる複数の微小コンデンサマイクロホンが備える前記固定電極と前記振動膜との間に所定の電位差をそれぞれ付与した状態で、それぞれの固定電極と振動膜との間の誘電体膜に前記イオンをそれぞれ入射させ、前記イオンに基づく電荷を各誘電体膜に固定するエレクトレット化を実施する工程と、
を有することを特徴とする微小コンデンサマイクロホンの製造方法。
【請求項１４】
前記固定電極と前記振動膜との間の電位差付与により、エレクトレット化される前記微小コンデンサマイクロホンを選択するとともに、当該電位差を付与する時間により前記エレクトレット化の時間を調整する請求項１、２、１２、１３のいずれか１項に記載の微小コンデンサマイクロホンの製造方法。
【請求項１５】
前記固定電極と前記振動膜の間に所定の電位差を付与する前に、前記固定電極および前記振動膜に接地電位を付与し、静電気を除去する請求項１、２、１２、１３のいずれか１項に記載の微小コンデンサマイクロホンの製造方法。
【請求項１６】
前記所定の電位差が、プローブピンを介して前記固定電極と前記振動膜との間に付与される請求項１、２、１２、１３のいずれか１項に記載の微小コンデンサマイクロホンの製造方法。
【請求項１７】
前記着電量検査が、プローブピンを介して実施される請求項２記載の微小コンデンサマイクロホンの製造方法。
【請求項１８】
前記プローブピンを支持するプローブカードが備える、高抵抗を介して接地電位に接続された導電性カバーにより、エレクトレット化を実施すべき微小コンデンサマイクロホン以外の微小コンデンサマイクロホンが備える誘電体膜への前記イオンの入射を防止する請求項１６記載の微小コンデンサマイクロホンの製造方法。
【請求項１９】
前記カバーの前記半導体基板と対向する面が艶消しの黒色に塗装された請求項１８記載の微小コンデンサマイクロホンの製造方法。
【請求項２０】
前記プローブピンが、エレクトレット化を実施すべき微小コンデンサマイクロホンが備える固定電極の上方を除く領域を通じて設置された請求項１６記載の微小コンデンサマイクロホンの製造方法。
【請求項２１】
接地電位に接続された導電性のイオン遮蔽シャッターにより、前記放電電極により発生したイオンの前記半導体基板への進行経路が開閉される請求項１６記載の微小コンデンサマイクロホンの製造方法。
【請求項２２】
同時にエレクトレット化される複数の微小コンデンサマイクロホンの固定電極と振動膜のそれぞれに、前記所定の電位差を付与するための電圧を印加する経路に介在された、導通状態と遮断状態とを切り替える手段により、一部の電圧印加経路を遮断状態として前記電位差の付与を選択的に停止する請求項１２または１３記載の微小コンデンサマイクロホンの製造方法。
【請求項２３】
前記導通状態と遮断状態とを切り替える手段がプローブカード上あるいはプローブカードに接続されたボード上に設けられた請求項２２記載の微小コンデンサマイクロホンの製造方法。
【請求項２４】
前記シートを貼り付けた半導体基板を、前記シート上で複数個に分割する工程をさらに有し、当該分割された半導体基板が前記シートにより連結された状態で、前記エレクトレット化を実施する請求項１、２、１２、１３のいずれか１項に記載の微小コンデンサマイクロホンの製造方法。
【請求項２５】
前記放電電極がプローバ装置に配設されるとともに、前記複数の微小コンデンサマイクロホンが形成された半導体基板が、当該プローバ装置が備えるステージ上に設置される請求項１、２、１２、１３のいずれか１項に記載の微小コンデンサマイクロホンの製造方法。
【請求項２６】
前記設置された半導体基板と前記放電電極との間の距離が調整可能である請求項１、２、１２、１３のいずれか１項に記載の微小コンデンサマイクロホンの製造方法。
【請求項２７】
前記放電電極の位置を特定するスケールに基づいて、前記設置された半導体基板と前記放電電極との間の距離を調整する請求項２６の微小コンデンサマイクロホンの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体プロセス技術を用いて製作する微小コンデンサマイクロホンの製造方法に関する。
【背景技術】
【０００２】
エレクトレット・コンデンサ・マイクロホン（ＥＣＭ）は、エレクトレット化によって半永久的な分極を有するエレクトレット膜を形成し、コンデンサの両電極に印加する直流バイアス電圧を不要とした音響電気変換装置である。エレクトレット膜は、誘電体膜に電荷を帯電させ、当該電荷を誘電体膜に固定することで形成され、固定された電荷によって発生する電界によりコンデンサの両極に電位差を与えることができる。なお、以下では、誘電体膜に電荷を帯電させ固定することをエレクトレット化といい、固定された電荷の量を着電量という。
【０００３】
図１２は、エレクトレット膜形成のために誘電体膜へ電荷を注入する際に使用されている従来のエレクトレット化装置を模式的に示す要部断面図である。図１２に示すエレクトレット化装置では、針状電極を用いてコロナ放電を発生させることにより、誘電体膜をエレクトレット化する。図１２に示すように、エレクトレット化される誘電体膜４は、接地電極（金属トレイ）５上に載置される。当該状態で、高圧電源７が接地電極５と対向して配置された針状電極６に直流電圧を印加することにより、針状電極６と接地電極５との間で直流コロナ放電を発生させる。この直流コロナ放電によるイオンを、誘電体膜４に帯電、固定することによりエレクトレット化が実施される（例えば、特許文献１等参照。）。
【０００４】
近年、半導体集積回路の微細プロセス技術を用いて、シリコン基板を加工することにより微小コンデンサマイクロホンが製造されている。このような微小コンデンサマイクロホンは、ＭＥＭＳ（Micro Electro Mechanical Systems：微小電気機械システム）マイクロホン（以下、ＭＥＭＳマイクという。）として注目されている。ＭＥＭＳマイクは半導体プロセス技術によってシリコン基板に一体的に形成されるため、マイクから誘電体膜だけを取り出して個別にエレクトレット化することはできない。このため、図１２に示すエレクトレット化装置を使用することができない。
【０００５】
後掲の特許文献１には、シリコンウェハを微細加工することで形成されるＭＥＭＳマイクチップを、それぞれ実装基板上に実装した状態、あるいは半導体基板を切断して個片化したＭＥＭＳマイクチップ単体で誘電体膜をエレクトレット化する方法が記載されている。当該技術では、一つの針状電極あるいはワイヤ電極による少なくとも１回のコロナ放電を、一つあるいは同時に複数のＭＥＭＳマイクチップに対して実施することにより、ＭＥＭＳマイクチップが備える誘電体膜をエレクトレット化する。
【０００６】
図１は、半導体プロセス技術を用いてシリコンウェハを加工して製作されるＭＥＭＳマイクチップの構造を示す断面図である。図１に示すように、ＭＥＭＳマイクチップ４３は、中央部に開口を有するシリコンウェハ（シリコンダイヤフラム）からなる基台３４を備える。基台３４の開口部は、振動膜３３により閉塞されている。振動膜３３の基台３４と反対側の面には、エレクトレット化の対象の無機誘電体膜３２が形成されている。無機誘電体膜３２と対向する位置には、スペーサ部３７により支持された固定電極３１が配置されている。固定電極３１には、複数の音孔（音波を振動膜３３に伝える開口部）３５が設けられている。無機誘電体膜３２と固定電極３１との間にはエアギャップ３６が設けられている。エアギャップ３６は、シリコンウェハを加工する拡散工程途中において、この部分を埋めていた犠牲層をエッチング除去することにより形成される。なお、本構成では、振動膜３３がコンデンサの一方の電極として機能し、固定電極３１がコンデンサの他方の電極として機能する。また、振動膜３３は、振動膜３３の周縁部のみがシリコンウェハに支持されており、シリコンウェハの開口から振動膜３３の一面が露出している。
【０００７】
また、図２は、図１に示すＭＥＭＳマイクチップ４３の平面図である。なお、図２に示すＡ−Ａ線における断面が図１の断面図に対応する。図２に示すように、基台３４の無機誘電体膜３２が形成された側には、パッド４０、４１、４２が設けられている。図示を省略しているが、パッド４０は固定電極３１に電気的に接続されている。また、パッド４１は、スペーサ部３７を貫通する配線により振動膜３３に接続されており、パッド４２はシリコンウェハ３４に電気的に接続されている。各パッド４０、４１、４２は、検査時のプローブ針の接触ならびに組立時のワイヤボンディングに用いられる。
【特許文献１】特開２００７−２９４８５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記のように、ＭＥＭＳマイクでは、ＭＥＭＳマイクチップを実装基板上に実装した状態あるいは個片化したＭＥＭＳマイクチップ単体の状態で誘電体膜のエレクトレット化が実施される。このため、従来のエレクトレット化工程では、実装状態あるいは個片状態のＭＥＭＳマイクチップ（以下、ＭＥＭＳマイク半製品という。）を供給トレイから１個ずつエレクトレット化の処理位置に移載し、当該位置に固定した状態でエレクトレット化が実施される。エレクトレット化が完了したＭＥＭＳマイク半製品は、さらに、着電量検査の処理位置に移載され、当該位置に固定される。着電量が検査されたＭＥＭＳマイク半製品は、検査結果に基づいて良品と不良品に分類され、それぞれ分類に応じたトレイに移載される。
【０００９】
実装状態のＭＥＭＳマイクチップは、ＭＥＭＳマイクチップ４３と、実装基板や他の部品とを電気的に接続するワイヤが露出している。また、個片状態のＭＥＭＳマイクチップは、図１に示したように、額縁状の基台３４、エアギャップ３６ならびに薄い膜厚からなる固定電極３１、振動膜３３を備える構造体である。したがって、ＭＥＭＳマイク半製品は、外部からの圧力に対して極めて破損しやすい。このため、上述の移載時にコレット等でＭＥＭＳマイク半製品を吸着する部位ならびに上述の固定時にＭＥＭＳマイク半製品を掴む部位が限定される。その限られた部位を、確実に吸着あるいは掴むためには、画像認識等によって位置精度を高めるとともに、加える圧力も極めて狭い範囲内で調整する必要がある。
【００１０】
以上の理由から、従来、エレクトレット化工程およびそれ以後の組立工程で使用される製造設備は、この極めて弱い構造のＭＥＭＳマイク半製品の移載ならびに固定を実施するための、繊細で複雑なメカニズムを備える必要があった。また、高速での移載処理が困難なためスループットが低く生産性向上に限界があった。このため、一般に半導体集積回路の組立工程で使用されているハンドラー等の市販設備を流用することが困難であり、設備費用が高額になるという問題がある。
【００１１】
本発明は、上記従来の事情を鑑みて提案されたものであって、特に、安価で構造も簡単な製造設備を用いてＭＥＭＳマイクチップの誘電体膜のエレクトレット化工程を実現することができ、生産性を向上させることができる微小コンデンサマイクロホンの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の課題を解決し目的を達成するために、本発明は以下の技術的手段を採用している。まず、本発明は、半導体基板からなる基台に周縁部が支持された振動膜と、当該振動膜上に形成された誘電体膜と、当該誘電体膜の上方に空間を介して配置された固定電極とを備える微小コンデンサマイクロホンの製造方法を前提としている。また、本発明に係る微小コンデンサマイクロホンの製造方法では、まず、複数の微小コンデンサマイクロホンが形成された半導体基板の、上記振動膜が形成された面と反対側の面にシートが貼り付けられる。次いで、シートを貼り付けた半導体基板が放電電極と対向して設置される。続いて、設置された半導体基板上の微小コンデンサマイクロホンが備える誘電体膜のエレクトレット化が実施される。当該エレクトレット化は、微小コンデンサマイクロホンが備える固定電極と振動膜との間に所定の電位差を付与した状態で、当該固定電極と振動膜との間の誘電体膜に上記放電電極のコロナ放電により発生したイオンを入射させ、当該イオンに基づく電荷を当該誘電体膜に固定することで実施される。そして、半導体基板と放電電極とを相対的に移動させることにより、半導体基板上の複数の微小コンデンサマイクロホンが備える誘電体膜の上記エレクトレット化が順次実施される。
【００１３】
この微小コンデンサマイクロホンの製造方法によれば、簡単な構成で、微小コンデンサマイクロホンを破損することなく、同一基板上に形成された複数の微小コンデンサマイクロホンのエレクトレット化を基板状態で実施することができる。
【００１４】
また、本発明に係る他の微小コンデンサマイクロホンの製造方法では、まず、複数の微小コンデンサマイクロホンが形成された半導体基板の、上記振動膜が形成された面と反対側の面にシートが貼り付けられる。次いで、シートを貼り付けた半導体基板が放電電極と対向して設置される。続いて、設置された半導体基板上の微小コンデンサマイクロホンが備える誘電体膜のエレクトレット化が実施される。当該エレクトレット化は、微小コンデンサマイクロホンが備える固定電極と振動膜との間に所定の電位差を付与した状態で、当該固定電極と振動膜との間の誘電体膜に上記放電電極のコロナ放電により発生したイオンを入射させ、当該イオンに基づく電荷を当該誘電体膜に固定することで実施される。また、当該エレクトレット化と並行して、上記半導体基板上でエレクトレット化が既に完了した微小コンデンサマイクロホンが備える誘電体膜の着電量検査が実施される。そして、半導体基板と放電電極とを相対的に移動させることにより、半導体基板上の複数の微小コンデンサマイクロホンが備える誘電体膜の上記エレクトレット化および当該半導体基板上でエレクトレット化が既に完了した誘電体膜の着電量検査が順次実施される。
【００１５】
この微小コンデンサマイクロホンの製造方法によれば、簡単な構成で、微小コンデンサマイクロホンを破損することなく、同一基板上に形成された複数の微小コンデンサマイクロホンのエレクトレット化および着電量の検査を基板状態で実施することができる。また、着電量検査が、エレクトレット化と並行して実施されるため、生産性をさらに高めることができる。
【００１６】
半導体基板と放電電極との相対的な移動は、前記誘電体膜の着電量が所定量に達する時間間隔で行い、上記エレクトレット化を連続的に実施することが好ましい。また、半導体基板と放電電極との相対的な移動は、着電量検査に要する時間間隔で行い、上記エレクトレット化および上記着電量検査を連続的に実施することが好ましい。
【００１７】
また、上記着電量の検査は、例えば、検査対象の微小コンデンサマイクロホンの固定電極と振動膜との間に付与する電位差を所定の範囲内で一方向に変化させ、固定電極と振動膜とにより構成されるコンデンサの静電容量をそれぞれの電位差において計測する構成を採用することができる。この場合、計測された静電容量に基づいて、電位差の増分に対する静電容量の減少率が最大になる電位差と、電位差の増分に対する静電容量の増加率が最大になる電位差とを取得し、取得した両電位差の中間値により着電量を検査することができる。また、電位差の増分に対する静電容量の減少率が最大になる電位差および電位差の増分に対する静電容量の増加率が最大になる電位差の近傍では、静電容量を計測するために固定電極と振動膜との間に付与する電位差を変化させる量（増分）を小さくして、静電容量を計測することが好ましい。これにより、より正確に着電量を検査することができる。さらに、静電容量を計測するための電位差の付与を終了するときには、上記中間値に対応する電位差を固定電極と振動膜との間に付与した後、電位差の付与を終了することが好ましい。これにより、微小コンデンサマイクロホンの振動膜に負荷が付与されていない定常状態として、着電量検査を終了することができる。なお、静電容量を安定して計測するために、静電容量を計測するための電位差を付与する際に、固定電極に印加される電位と同一の電位が、当該振動膜の周縁部を支持する基台に印加されることが好ましい。
【００１８】
また、エレクトレット化が実施される微小コンデンサマイクロホンと、当該エレクトレット化と並行して着電量検査が実施される微小コンデンサマイクロホンとの間には、半導体基板上で、少なくとも１個以上の微小コンデンサマイクロホンが介在していることが好ましい。
【００１９】
なお、上記放電電極には、例えば、先端が半導体基板に対向する針状電極を採用することができる。
【００２０】
また、本発明に係るさらに他の微小コンデンサマイクロホンの製造方法では、まず、複数の微小コンデンサマイクロホンが形成された半導体基板の、上記振動膜が形成された面と反対側の面にシートが貼り付けられる。次いで、シートを貼り付けた半導体基板が、針状の放電電極の先端と対向して設置される。続いて、設置された半導体基板上の微小コンデンサマイクロホンが備える誘電体膜のエレクトレット化が実施される。ここでは、針状の放電電極のコロナ放電により発生したイオンが照射される半導体基板上の領域内に、全体が含まれる複数の微小コンデンサマイクロホンに対して、同時にエレクトレット化が実施される。このエレクトレット化は、各微小コンデンサマイクロホンが備える固定電極と振動膜との間に所定の電位差をそれぞれ付与した状態で、それぞれの固定電極と振動膜との間の誘電体膜に上記イオンをそれぞれ入射させ、当該イオンに基づく電荷を各誘電体膜に固定することで実施される。
【００２１】
さらに、本発明に係るさらに他の微小コンデンサマイクロホンの製造方法では、まず、複数の微小コンデンサマイクロホンが形成された半導体基板の、上記振動膜が形成された面と反対側の面にシートが貼り付けられる。次いで、シートを貼り付けた半導体基板が、直線状の放電電極と対向して設置される。続いて、設置された半導体基板上の微小コンデンサマイクロホンが備える誘電体膜のエレクトレット化が実施される。ここでは、直線状の放電電極のコロナ放電により発生したイオンが照射される半導体基板上の領域内に、全体が含まれる複数の微小コンデンサマイクロホンに対して、同時にエレクトレット化が実施される。このエレクトレット化は、各微小コンデンサマイクロホンが備える固定電極と振動膜との間に所定の電位差をそれぞれ付与した状態で、それぞれの固定電極と振動膜との間の誘電体膜に上記イオンをそれぞれ入射させ、当該イオンに基づく電荷を各誘電体膜に固定することで実施される。
【００２２】
また、以上の微小コンデンサマイクロホンの製造方法において、固定電極と振動膜との間の電位差付与により、エレクトレット化される微小コンデンサマイクロホンを選択するとともに、当該電位差を付与する時間により前記エレクトレット化の時間を調整することができる。さらに、静電気を除去するために、固定電極と振動膜の間に所定の電位差を付与する前に、固定電極および振動膜に接地電位を付与してもよい。
【００２３】
また、上記固定電極と振動膜との間には、例えば、プローブピンを介して固定電極および振動膜に電位を印加することにより、所定の電位差を付与することができる。さらに、これらのプローブピンを支持するプローブカードは、高抵抗を介して接地電位に接続された導電性カバーを備えることが好ましい。当該カバーは、エレクトレット化を実施すべき微小コンデンサマイクロホン以外の微小コンデンサマイクロホンが備える誘電体膜へのイオンの入射を防止する機能を有する。当該カバーの半導体基板と対向する面は、艶消しの黒色に塗装されていることが好ましい。加えて、上記プローブピンは、エレクトレット化を実施すべき微小コンデンサマイクロホンが備える固定電極の上方を除く領域を通じて設置することが好ましい。同様に、着電量検査は、プローブピンを介して実施することができる。
【００２４】
また、プローブピンの酸化を防止するため、上記放電電極により発生したイオンの半導体基板への進行経路は、接地電位に接続された導電性のイオン遮蔽シャッターにより開閉される構成を採用することもできる。また、複数の微小コンデンサマイクロホンを同時にエレクトレット化する場合では、同時にエレクトレット化される複数の微小コンデンサマイクロホンの固定電極と振動膜のそれぞれに、上記所定の電位差を付与するための電圧を印加する経路に介在された、導通状態と遮断状態とを切り替えるリレー等により、一部の電圧印加経路を遮断状態として、電位差の付与を選択的に停止する構成によっても、プローブピンの酸化を防止することができる。なお、リレー等は、プローブカード上あるいはプローブカードに接続されたボード上に配置することができる。
【００２５】
加えて、以上の微小コンデンサマイクロホンの製造方法は、上記放電電極をプローバ装置に配設し、上記複数の微小コンデンサマイクロホンが形成された半導体基板を当該プローバ装置が備えるステージ上に設置することにより実現することができる。この場合、半導体基板と放電電極との間の距離は調整可能であることが好ましい。当該調整は、例えば、放電電極の位置を特定するスケールに基づいて行うことができる。
【００２６】
なお、以上の微小コンデンサマイクロホンの製造方法は、上記シートを貼り付けた半導体基板を、シート上で複数個に分割し、当該分割された半導体基板が前記シートにより連結された状態で、適用することも可能である。
【発明の効果】
【００２７】
本発明によれば、ＭＥＭＳマイクチップを基板状態でエレクトレット化するため、各微小コンデンサマイクロホンのエレクトレット化を短時間で連続して実施することができ、微小コンデンサマイクロホンの生産性を大幅に向上させることができる。また、従来技術では、個片化された微小コンデンサマイクロホンが損傷を受けるため、個片化された状態の半導体集積回路装置等の検査で多用されている市販のハンドラー設備等を使用するとできないが、本発明によれば、基板状態の半導体集積回路装置等の検査で多用されている市販のプローバ装置を使用することができる。したがって、設備費用を低減することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、以下の実施形態では、図１および図２に示した微小コンデンサマイクロホン（ＭＥＭＳマイク）を製造する際のエレクトレット化工程により、本発明を具体化している。
【００２９】
本発明に係る微小コンデンサマイクロホンの製造方法が有するエレクトレット化工程では、同一基板上に複数のＭＥＭＳマイクチップが一体に形成された基板状態で、エレクトレット化する対象のＭＥＭＳマイクチップの両電極に電位を与えるとともに、固定電極の上方でコロナ放電を発生させる。コロナ放電によるイオンは、固定電極の音孔を経由して誘電体膜に達し、誘電体膜のエレクトレット化が実施される。また、当該エレクトレット化工程において、ＭＥＭＳマイクチップに対するエレクトレット化の実施と並行して、エレクトレット化が完了した同一基板上の、他のＭＥＭＳマイクチップの着電量を測定する検査を行ってもよい。また、複数のＭＥＭＳマイクチップにコロナ放電によるイオンを照射することで、複数のＭＥＭＳマイクチップを同時にエレクトレット化することも可能である。この場合、イオンが照射されている複数のＭＥＭＳマイクチップとは異なる同一基板上の、他の複数のＭＥＭＳマイクチップの着電量を並行して測定することもできる。以下、以上のような本発明に係る微小コンデンサマイクロホンの製造方法に対応する実施形態について、図面を参照しながら詳細に説明する。
【００３０】
（第１の実施形態）
図３は、本発明の第１の実施形態における微小コンデンサマイクロホンのエレクトレット化工程で使用する、エレクトレット化装置の構成を模式的に示す要部断面図である。図３のエレクトレット化装置は、同一の半導体基板上に形成された複数の微小コンデンサマイクロホン（ＭＥＭＳマイク）が個片化される前の基板状態でエレクトレット化を実施する。この装置では、半導体基板上に形成された１つのＭＥＭＳマイクチップに、１つの針状電極のコロナ放電によってイオンを照射して、当該ＭＥＭＳマイクチップのエレクトレット化を実施する。
【００３１】
図３に示すように、本実施形態のエレクトレット化装置は、複数のＭＥＭＳマイクチップ４３（図３では、ＭＥＭＳマイクチップ４３ａ、４３ｂ、４３ｃのみを図示している。）が形成された半導体基板が載置されるステージ８１を備える。ステージ８１は、水平方向および上下方向に移動可能に構成されている。ステージ８１と対向する位置には、針状電極（放電電極）５１が配置されている。針状電極５１には、針状電極５１にコロナ放電を発生させるための高圧電源５３が接続されている。なお、針状電極５１は、ステージ８１に載置された半導体基板からの高さを調整できるように垂直方向に移動可能に構成されている。また、ステージ８１と針状電極５１との間には、ＭＥＭＳマイクチップ４３に形成されているパッド４０、４１の配置に対応して配設されたプローブピン７０、７１を備えるプローブカード７５固定されている。なお、プローブカード７５は、針状電極５１のコロナ放電によるイオンをステージ８１上に載置された半導体基板に到達させる経路となる開口を備えている。また、プローブピン７１は接地電位に接続されており、プローブピン７０、７１には、プローブピン７０とプローブピン７１との間に電位差を付与する可変電圧電源５５が接続されている。
【００３２】
このエレクトレット化装置は、エレクトレット化対象のＭＥＭＳマイクチップ４３が形成された半導体基板がステージ８１上に載置された状態で、ステージ８１が水平移動と、プローブピン７０、７１をＭＥＭＳマイクチップ４３のパッド４０、４１に接触させる上下方向の移動とを繰り返すことで、各ＭＥＭＳマイクチップ４３のエレクトレット化を実施する。なお、当該エレクトレット化装置は、例えば、一般の半導体集積回路装置の製造工程の電気特性検査等で使用されるプローバ装置を用いて構成することができる。この場合、針状電極５１は、プローブカード７５よりも上方で、垂直方向に移動可能にプローバ装置に設けられる。
【００３３】
複数のＭＥＭＳマイクチップ４３が形成された半導体基板は、裏面（振動膜３３が形成された面と反対の面）に粘着シート８０が貼り付けられた状態でステージ８１上に載置される。そして、ステージ８１が備える真空吸着機構（図示せず）により、粘着シート８０がステージ８１に固定される。粘着シート８０は、一方面のみが粘着性を有するシートである。当該粘着シート８０は、半導体基板の外形よりも大きな内径を有するリングフレームに張力を有する状態で固定されており、当該リングフレームに固定された粘着シート８０の粘着面に半導体基板が貼り付けられる。なお、粘着シート８０の粘着性は、粘着シート８０に紫外光を照射することにより低下させることができるようになっている。粘着シート８０は、ステージ８１への半導体基板を固定する際の吸着で振動膜３３等が破損することを防止する。また、粘着シート８０は、エレクトレット化装置（プローバ装置）の基板搬入口や基板搬出口を通じた半導体基板の搬送するための搬送機構が半導体基板を吸着した状態で搬送する場合にも振動膜３３等が破損することを防止する。
【００３４】
また、上記エレクトレット化装置は、半導体基板上の１つのＭＥＭＳマイクチップ（図３では、ＭＥＭＳマイクチップ４３ａ）だけに、針状電極５１のコロナ放電によるイオンを照射するための、導電性を有する金属製のカバー５７を備える。本実施形態では、カバー５７は、プローブカード７５の開口に沿って配置されるとともに、数十ＭΩ程度の比較的高い抵抗体５８を介して接地電位に接続されている。また、カバー５７はＭＥＭＳマイクチップ４３ａの平面形状に対応した方形の開口を有する枠形状を有しており、半導体基板上で、エレクトレット化が実施されるＭＥＭＳマイクチップ４３ａ（以下、被エレクトレット化チップ４３ａという。）に隣接するＭＥＭＳマイクチップ（図３では、ＭＥＭＳマイクチップ４３ｂ、４３ｃ）へ向かうイオンの経路を遮蔽する。なお、本実施形態では、プローバ装置のアライメント時に針先検出の妨げになることを防止するため、カバー５７の裏面（半導体基板と対向する面）は艶消しの黒色塗装を施している。
【００３５】
上述のエレクトレット化装置を用いてＭＥＭＳマイクチップ４３のエレクトレット化を行う場合、複数のＭＥＭＳマイクチップ４３が形成された半導体基板が粘着シート８０に貼り付けられた状態でステージ８１上に載置され、ステージ８１上に固定される。そして、最初の被エレクトレット化チップ４３ａがカバー５７の開口の直下に位置する状態にステージ８１が水平移動する。このとき、針状電極５１は、カバー５７の開口を通じて、被エレクトレット化チップ４３ａと対向している。その後、ステージ８１が上昇し、被エレクトレット化チップ４３ａのパッド４０、４１に、プローブカード７５のプローブピン７０、７１が接触する。
【００３６】
プローブピン７０、７１がパッド４０、４１に接触すると、可変電圧電源５５が電圧を印加し、プローブピン７０とプローブピン７１との間に電位差を付与する。上述のように、プローブピン７０が接触するパッド４０は固定電極３１（図１参照）に電気的に接続され、プローブピン７１が接触するパッド４１は振動膜３３（図１参照）に電気的に接続されている。このため、可変電圧電源５５により、固定電極３１と振動膜３３との間に電位差が付与される。
【００３７】
この状態で、高圧電源５３が針状電極５１に電圧を印加する。これにより、針状電極５１にコロナ放電が発生する。図３に示すエレクトレット化装置では、針状電極５１に負電位が印加され、固定電極３１に負電位が印加され、振動膜３３に接地電位が印加されている。このため、コロナ放電による負イオンは、被エレクトレットチップ４３ａの固定電極３１が備える音孔３５（図１参照）を通じて、無機誘電体膜３２に照射される。無機誘電体膜３２がエレクトレット化されるにつれて、固定電極３１と無機誘電体膜３２との間の電位差は減少する。そして、最終的に、固定電極３１と無機誘電体膜３２との間の電位差がゼロになると、コロナ放電による負イオンが無機誘電体膜３２に到達しなくなる。このように、本実施形態のエレクトレット化装置を使用することで、被エレクトレット化チップ４３ａの無機誘電体膜３２を負電荷でエレクトレット化することができる。また、固定電極３１に負電位を印加する構成により、コロナ放電において瞬間的に負イオンが被エレクトレット化チップ４３ａの無機誘電体膜３２に到達し、無機誘電体膜３２に所定の着電量を逸脱した着電が生じることを抑制することもできる。なお、各プローブピン７０、７１は、針状電極５１のコロナ放電によるイオンの無機誘電体膜３２への進行を阻害することがないように、被エレクトレット化チップ４３ａの固定電極３１の上部を横切らない状態でプローブカード７５に配設されることが好ましい。
【００３８】
また、エレクトレット化を実施する以前（例えば、半導体基板の裏面に粘着シート８０を貼る工程等）で、半導体基板（ＭＥＭＳマイクチップ４３）に静電気が帯電することがある。静電気が帯電した場合、無機誘電体膜３２の着電量が所定量とならない可能性がある。この静電気を除去するため、プローブピン７０、７１がパッド４０、４１に接触したときに、可変電圧源５５は、まず、固定電極３１および振動膜３３に、接地電位（ゼロボルト）を印加した後、上述の電位差を印加することが望ましい。
【００３９】
所定の着電量に達するに十分な時間が経過し、無機誘電体膜３２のエレクトレット化が完了すると、ステージ８１は、下降するとともに、半導体基板上でエレクトレット化が完了したＭＥＭＳマイクチップに隣接するＭＥＭＳマイクチップがカバー５７の開口の直下に位置する状態にステージ８１が水平移動する。そして、ステージ８１が上昇し、上述した手法により、当該ＭＥＭＳマイクチップのエレクトレット化が実施される。
【００４０】
以上のように、本実施形態のエレクトレット化装置を使用することにより、半導体基板上に一体に形成された複数のＭＥＭＳマイクチップ４３に対して、連続的にエレクトレット化処理を実施することができる。
【００４１】
なお、ＭＥＭＳマイクチップ４３の品種が異なると、無機誘電体膜３２に着電すべき電荷の量は異なる。このため、所望の着電量に達するまでの時間が極端に短くなったり、極端に長くなったりすることが考えられる。所望の着電量に達するまでの時間が極端に短くなると着電量の制御が困難になり、所望の着電量に達するまでの時間が極端に長くなるとエレクトレット化のスループットが低下してしまう。しかしながら、所望の着電量に達するまでの時間は、半導体基板表面と針状電極５１との間の距離を大きくすると長くなり、当該距離を小さくすると短くなる。したがって、ＭＥＭＳマイクチップ４３の品種に応じて、半導体基板表面と針状電極５１との間の距離を変更することで、適当なエレクトレット化時間でエレクトレット化を実施することができる。例えば、上述のエレクトレット化装置では、ステージ８１に載置された半導体基板表面からの高さを特定するスケール（目盛り）を配置することで、半導体基板と針状電極５１との間の距離を容易に調整することができる。
【００４２】
一方、１個のＭＥＭＳマイクチップのエレクトレット化が完了した後、次のＭＥＭＳマイクチップをエレクトレット化を開始するまで間、針状電極５１のコロナ放電によるイオンがプローブピン７０、７１に入射してプローブピン７０、７１に電流が流れると、プローブピン７０、７１の先端が酸化することがある。このような酸化が進行すると、プローブピン７０、７１とＭＥＭＳマイクチップのパッド４０、４１とのコンタクト抵抗が上昇するため好ましくない。このプローブピン７０、７１の酸化を防ぐため、ＭＥＭＳマイクチップのエレクトレット化が完了してから、次のＭＥＭＳマイクチップのエレクトレット化が開始されるまでの間は、針状電極５１のコロナ放電を停止することが好ましい。また、コロナ放電を停止する期間が短く、高圧電源５３の制御によりコロナ放電を停止することが困難である場合には、図３に示すように、カバー５７の開口と針状電極５１との間に、導電性を有する金属製のイオン遮蔽シャッター５４を移動可能に配置してもよい。なお、イオン遮蔽シャッター５４は、針状電極５１のコロナ放電によるイオンが半導体基板に到達するまでに通過する経路上と当該経路外とにわたって移動可能に配置される（図３は、イオン遮蔽シャッター５４がイオン通過経路上に挿入された状態を示している。）。この構成では、ＭＥＭＳマイクチップのエレクトレット化が完了してから、次のＭＥＭＳマイクチップのエレクトレット化が開始されるまでの間だけ、イオン遮蔽シャッター５４をカバー５７の開口と針状電極５１との間に挿入することにより、針状電極５１のコロナ放電によるイオンがプローブピン７０、７１に入射することを防止できる。また、このようなイオン遮蔽シャッター５４を設けた場合、イオンが入射しない状況下で固定電極３１と振動膜３３との間に電位差を付与した後に、イオンを入射させることも可能となる。なお、図３に示すように、イオン遮蔽シャッター５４には接地電位が供給される。
【００４３】
本実施形態では、針状電極５１のコロナ放電によるイオンにより一時にエレクトレット化される被エレクトレットチップの数が、プローブピン７０、プローブピン７１による電圧印加とカバー５７とにより１つに限定される。このため、半導体基板上に形成された複数のＭＥＭＳマイクチップのそれぞれを所定の着電量でエレクトレット化することができる。なお、上述したように、本実施形態では、固定電極３１と振動膜３３との間の付与した電位差により、固定電極３１と振動膜３３との間の無機誘電体膜３２にイオンを進入させる。このため、カバー５７がない状態であっても、電位差を付与した固定電極３１と振動膜３３との間の無機誘電体膜３２を、選択的にエレクトレット化することができる。また、当該電位差を付与する時間により無機誘電体膜３２のエレクトレット化の時間を調整することができる。
【００４４】
また、本実施形態の微小コンデンサマイクロホンの製造方法が含むエレクトレット化工程は、複数のＭＥＭＳマイクチップが一体に形成された半導体基板の裏面に粘着シートを貼り付けて補強し、基板状態のままエレクトレット化を実施する。そのため、従来のように、個片化された状態のＭＥＭＳマイク半製品を個々にエレクトレット化装置に移載する必要がなく、短時間で連続的に複数の微小コンデンサマイクロホンのエレクトレット化を実施することができる。また、半導体集積回路装置の製造工程で一般的に使用されているプローバ装置を使用して、エレクトレット化を実施することができるため、設備コストを低減することができる。
【００４５】
ところで、上記では、被エレクトレット化チップ４３ａが備える無機誘電体膜３２に負イオンを照射するエレクトレット化装置を説明した。しかしながら、当該無機誘電体膜３２は、正イオンを照射することによりエレクトレット化された場合でも、ＭＥＭＳマイクとして同様の特性になる。
【００４６】
図４は、被エレクトレット化チップ４３ａが備える無機誘電体膜３２を、正イオンでエレクトレット化する場合のエレクトレット化工程で使用されるエレクトレット化装置を模式的に示す要部断面図である。なお、図４では、図３に示したエレクトレット化装置と同様の作用効果を奏する部材には、図３と同一の符号を付している。
【００４７】
図４に示すように、このエレクトレット化装置は、図３に示したエレクトレット化装置と異なり、高圧電源５３が針状電極５１に正電位を印加する。また、プローブピン７０、７１間に接続された可変電圧電源５５が、プローブピン７０とプローブピン７１との間に付与する電位差の極性も、図３に示したエレクトレット化装置とは逆転している。すなわち、固定電極３１に正電位が印加され、振動膜３３に接地電位が印加されている。このエレクトレット化装置を使用して上述した手法と同様の手法によりエレクトレット化を実施することで、被エレクトレット化チップ４３ａの無機誘電体膜３２を、正イオンでエレクトレット化することができる。
【００４８】
また、図３または図４に示したエレクトレット化装置によりエレクトレット化が実施された各ＭＥＭＳマイクチップは、半導体基板上の全ＭＥＭＳマイクチップのエレクトレット化が完了した後、個々のＭＥＭＳマイクチップに個片化される。すなわち、複数のＭＥＭＳマイクチップ４３が形成された半導体基板が分割される。しかしながら、このような半導体基板の分割は、複数のＭＥＭＳマイクチップ４３が形成された半導体基板を粘着シート８０に貼り付けた後、上述のエレクトレット化が開始されるまでの間に行われてもよい。このような場合であっても、上述のエレクトレット化装置では、基板状態の場合と同様に短時間で連続的に各ＭＥＭＳマイクチップのエレクトレット化を実施することができる。
【００４９】
図５は、半導体基板が分割された後に、各ＭＥＭＳマイクチップのエレクトレット化が実施されている状態を示す図である。図５に示すエレクトレット化装置自体は、図３や図４に示したエレクトレット化装置と実質的に同一である。この場合、複数のＭＥＭＳマイクチップ４３が形成された半導体基板は粘着シート８０に貼り付けられた状態で、半導体基板が各ＭＥＭＳマイクチップ４３に分割される。このとき、分割された各ＭＥＭＳマイクチップ４３は粘着シート８０に付着している。したがって、各ＭＥＭＳマイクチップ４３は個々に分割されているが、粘着シート８０により連結されているため、粘着シート８０上で半粘着シート８０導体基板の外形を維持している。このため、分割された各ＭＥＭＳマイクチップ４３が張り付いた状態の粘着シート８０をステージ８１上に載置して固定することで、上述した連続的なＭＥＭＳマイクチップ４３のエレクトレット化を実施することができる。
【００５０】
（第２の実施形態）
図６は、本発明の第２の実施形態における微小コンデンサマイクロホンのエレクトレット化工程で使用する、エレクトレット化装置の構成を模式的に示す要部断面図である。図６のエレクトレット化装置は、被エレクトレット化チップ４３ａのエレクトレット化を実施すると同時に、同一基板上に形成されている、被エレクトレット化チップ４３ａとは異なる、エレクトレット化が完了したＭＥＭＳマイクチップ４４（以下、エレクトレット化完了済チップ４４という。）の着電量検査を実施する構成を有している。特に限定されないが、図６では、半導体基板上で、被エレクトレット化チップ４３ａを基点として、図６において数チップ分左側に位置するＭＥＭＳマイクチップ４３をエレクトレット化済チップ４４としている。なお、図６では、図３において説明したエレクトレット化装置と同様の作用効果を奏する部材に、図３と同一の符号を付している。
【００５１】
図６に示すように、本実施形態のエレクトレット化装置は、図３において説明したエレクトレット化装置の構成に加えて、プローブカード７５が、プローブピン７２、７３、７４を備えている。プローブピン７２、７３、７４は、エレクトレット化済チップ４４が備えるパッド４０、４１、４２の配置に対応して配設されている。また、各プローブピン７２、７３、７４は着電量検査機５６に接続されている。なお、本実施形態では、プローブカード７５のプローブピン７２、７３、７４とパッド４０、４１、４２の接触状態が、プローバ装置が内蔵するカメラで確認されるため、プローブカード７５のプローブピン７２、７３、７４近傍に開口を設けていない。
【００５２】
このエレクトレット化装置では、被エレクトレット化チップ４３ａのパッド４０、４１にプローブピン７０、７１が接触しているとき、各プローブピン７２、７３、７４は、被エレクトレット化チップ４３ａに対応するエレクトレット化済チップ４４の各パッド４０、４１、４２に接触する。したがって、プローブピン７２は、エレクトレット化済チップ４４の固定電極３１に、プローブピン７３は、エレクトレット化済チップ４４の振動膜３３に、プローブピン７４は、エレクトレット化済チップ４４の基台３４にそれぞれ接続される。
【００５３】
着電量検査機５６は、プローブピン７２とプローブピン７３との間に電位差を付与した状態で、ＭＥＭＳマイクを構成するコンデンサの静電容量を測定する。すなわち、エレクトレット化済チップ４４において、固定電極３１と振動板３３との間に電位差を付与した状態で、固定電極３１、振動板３３および無機誘電体膜３２とで構成されるコンデンサの静電容量が測定される。当該コンデンサの静電容量は、固定電極３１と振動板３３との間に異なる電位差を順次付与した状態でそれぞれ測定される。なお、静電容量を測定するとき、着電量検査機５６は、プローブピン７４にプローブピン７２と同一の電位を印加している。これにより、固定電極３１と基台（シリコン基板）３４とが同一電位となり、静電容量を安定して測定することができる。例えば、固定電極３１と基台３４とに印加する電位を接地電位に固定した場合、振動膜３３に負電位から正電位にわたって電位が印加されることになる。
【００５４】
図７は、図６に示したエレクトレット化装置を使用した着電量検査により取得された静電容量を示す図である。図７において、横軸が固定電極３１と振動膜３３との間に付与された電位差に対応し、縦軸が静電容量に対応する。なお、図７の横軸において、電位差０Ｖは、固定電極３１と振動膜３３とが同一電位であることを意味する。
【００５５】
図７に示すように、着電量検査機５６が測定した静電容量は、固定電極３１と振動膜３３との間に付与された電位差に応じて変化する。これは、固定電極３１と振動膜３３との間に付与された電位差により、振動膜３３と固定電極３１との間に静電的な吸引力が発生することに起因する。すなわち、当該吸引力により、振動膜３３が固定電極３１側へ撓むため振動膜３３と固定電極３１との間の距離（電極間距離）が変化する結果、固定電極３１と振動膜３３との間に付与された電位差の変化にともなって静電容量がＵ字型状に変化するのである。
【００５６】
また、エレクトレット化が実施されていない無機誘電体膜３２を備えたＭＥＭＳマイクチップの場合、無機誘電体膜３２に電荷が蓄積していないため、振動膜３３と固定電極３１との間の電位差の極性が反対であっても絶対値が同一であれば、振動膜３３と固定電極３１との間に発生する静電的な吸引力はほぼ同一になる。このため、エレクトレット化を行っていない無機誘電体膜３２を備えたＭＥＭＳマイクチップについて、図７に示すような静電容量の電位差に対する依存性を取得した場合、電位差が０Ｖのときに静電容量が最小になる。
【００５７】
一方、エレクトレット化が実施された無機誘電体膜３２を備えたＭＥＭＳマイクチップの場合、無機誘電体膜３２に電荷が蓄積しているため、振動膜３３と固定電極３１との間の電位差の絶対値が同一あっても、極性が反対であれば、振動膜３３と固定電極３１との間に発生する静電的な吸引力は異なる。このため、静電容量が最小となる電位差（以下、極小電位差）は、エレクトレット化による無機誘電体膜３２の着電量に応じて変化する。したがって、極小電位差９０を求め、極小電位差９０とあらかじめ設定された規格値とを比較することにより、着電量検査（着電量の適否判断）が実行できる。
【００５８】
本実施形態では、極小電位差９０を、以下のようにして求めている。ここでは、便宜上、図７において、Ｕ字型の底部に対応する極小電位差９０よりも右方を正側、左方を負側と呼称する。まず、着電量検査機５６は、振動膜３３と固定電極３１との間に付与する電位差を変えながら、各電位差を印加したときの静電容量を測定し、図７に示す静電容量と電位差との関係を取得する。ここで、測定範囲の下限である最小電位差９３および測定範囲の上限である最大電位差９４は、あらかじめ着電量検査機５６に設定されているものとする。また、静電容量と電位差との関係を精度よく取得するために、ノイズを排除することが好ましい。ここでは、着電量検査機５６は、取得したデータをスムージング（平均化）することによりノイズの影響を排除している。
【００５９】
次いで、着電量検査機５６は、電位差の増分に対する静電容量の減少率が最大となる電位差９１（微分最小電位差９１）および電位差の増分に対する静電容量の増加率が最大になる電位差９２（微分最大電位差９２）を算出する。例えば、微分最小電位差９１は図７に示す曲線の微分値が最小になる電位差として求めることができ、微分最大電位差９２は図７に示す曲線の微分値が最大になる電位差として求めることができる。また、微分最小電位差９１、微分最大電位差９２をより高精度に求めるため、着電量検査機５６は、微分最小電位差９１および微分最大電位差９２の前後での電位差を変化させる量を細かくして静電容量を測定することが好ましい。
【００６０】
続いて、着電量検査機５６は、微分最小電位差９１と微分最大電位差９２との平均値（中間値）を、極小電位差９０として算出する。なお、着電量検査機５６は、静電容量の取得と、微分最小電位差９１および微分最大電位差９２の算出とを並行して行ってもよい。なお、着電量検査機５６は、振動膜３３と固定電極３１との間への電位差の付与を終了する際に、求めた極小電位差９０を振動膜３３と固定電極３１との間に付与し、エレクトレット化済チップ４４の振動膜３３を定常状態（固定電極３１と振動膜３３との間の距離が最大で静電容量が最小となる状態）にした後に終了することが好ましい。
【００６１】
上述したように、着電量検査を行うエレクトレット化済チップ４４は、エレクトレット化を行う被エレクトレット化チップ４３ａから１チップ以上離している。これは、エレクトレット化のために被エレクトレット化チップ４３ａに照射されているイオンが着電量検査中のエレクトレット化済チップ４４へ到来して再着電することを防止するためである。なお、上述したように、本実施形態のエレクトレット化装置は、カバー５７を備えているため、被エレクトレット化チップ４３ａのみにイオンが照射される構成であるが、着電量検査を行うエレクトレット化済チップ４４を、このように選択することで、より正確に着電量を検査することができる。
【００６２】
図８はＭＥＭＳマイクチップ４３が複数形成された半導体基板全体を示す平面図である。図８では、被エレクトレット化チップ４３ａと、被エレクトレット化チップ４３ａに対するエレクトレット化と同時に着電量検査が実施されるエレクトレット化済チップ４４との２個のＭＥＭＳマイクチップのみを半導体基板上に図示している。また。図８に示す矢印は、図６に示したエレクトレット化装置のステージ８１に当該半導体基板を載置し、図８に示す被エレクトレット化チップ４３ａのエレクトレット化と、エレクトレット化済チップ４４の着電量検査とが完了したときに、次のチップを各プローブピン７０〜７４の直下に配置する際のステージ８１の移動方向を示している。図８の例では、ステージ８１は、左方に１チップ分移動する。これにより、半導体基板上で、エレクトレット化が完了したＭＥＭＳマイクチップに隣接（図８では右隣）するＭＥＭＳマイクチップが次にエレクトレット化が実施されるＭＥＭＳマイクチップになる。また、半導体基板上で、着電量検査が完了したＭＥＭＳマイクチップに隣接（図８では右隣）するＭＥＭＳマイクチップが次に着電量検査が実施されるＭＥＭＳマイクチップになる。
【００６３】
この場合、特に、エレクトレット化工程において無機誘電体膜３２が必要とする着電量に達するまでの時間と、着電量の検査時間とを同一にすることで、ステージ８１の移動を滞留することなく実施することができる。当該条件下では、同一プローブカード７５に取り付けられたプローブピン７０、プローブピン７１は、ＭＥＭＳマイクチップのエレクトレット化を連続的に行い、これと並行して、同一半導体基板上のエレクトレット化が完了したＭＥＭＳマイクチップの着電量の検査を連続的に行うことができる。
【００６４】
以上説明したように、本実施形態によれば、エレクトレット化を実施するＭＥＭＳマイクチップのエレクトレット化と同時に、同一基板上に形成されているエレクトレット化が完了したＭＥＭＳマイクチップの着電量検査を実施することができる。また、半導体集積回路装置の製造工程で一般的に使用されているプローバ装置を使用して、エレクトレット化を実施することができるため、設備コストを低減することができる。
【００６５】
（第３の実施形態）
第１および第２の実施形態では、針状電極のコロナ放電によりエレクトレット化を実施する事例について説明した。しかしながら、エレクトレット化は、針状電極に代えて線状の電極を使用しても、同様にエレクトレット化を実施することができる。そこで、本実施形態では、線状放電電極のコロナ放電によりエレクトレット化を実施する事例について説明する。
【００６６】
図９は、本発明の第３の実施形態における微小コンデンサマイクロホンのエレクトレット化工程で使用する、エレクトレット化装置を模式的に示す要部拡大図である。図９に示すエレクトレット化装置は、第１の実施形態で説明したエレクトレット化装置の針状電極５１に代えて、直線状のワイヤ電極５２（放電電極）を備える。ワイヤ電極５２は、複数のＭＥＭＳマイクチップ４３が形成された半導体基板で、一方向に直線状に配列された複数の被エレクトレット化ＭＥＭＳマイクチップ４３ａに対して、コロナ放電によるイオンを同時に照射して、エレクトレット化を実施する。ワイヤ電極５２はコロナ放電を発生させるための電圧を印加する高圧電源５３の負電極側に接続されている。
【００６７】
また、図９では図示を省略しているが、本実施形態のエレクトレット化装置は、ワイヤ電極５２のコロナ放電により同時にエレクトレット化される複数の被エレクトレット化チップ４３ａがそれぞれ備えるパッド４０、４１に、エレクトレット化中に第１の実施形態で説明した電位を印加する複数組のプローブピンが固定されたプローブカードを備える。当該プローブカードは、ワイヤ電極５２のコロナ放電によるイオンをステージ８１上に載置された半導体基板に到達させる経路となる開口を備えている。さらに、半導体基板上で、エレクトレット化が実施される複数の被エレクトレット化チップ４３ａに隣接するＭＥＭＳマイクチップへ向かうイオンの経路を遮蔽する金属製のカバーを備える。この場合、カバーは、同時にエレクトレット化される複数のＭＥＭＳマイクチップ４３ａ外縁の平面形状に対応した長方形の開口を有する枠形状を有している。他の構成は、第１の実施形態で説明したエレクトレット化装置と同様である。
【００６８】
当該エレクトレット化装置を用いてＭＥＭＳマイクチップ４３のエレクトレット化を行う場合、複数のＭＥＭＳマイクチップ４３が形成された半導体基板が粘着シートに貼り付けられた状態でステージ上に載置され、ステージ上に固定される。そして、半導体基板上で一方向に並んだ複数の被エレクトレット化チップ４３ａの上方にワイヤ電極５２が位置する状態にステージが水平移動する。その後、ステージが上昇し、複数の被エレクトレット化チップ４３ａのそれぞれが備えるパッド４０、４１に、プローブカードのプローブピンが接触する。
【００６９】
各被エレクトレット化チップ４３ａのパッド４０、４１にプローブピンが接触すると、当該プローブピンを通じて、固定電極３１と振動膜３３との間に第１の実施形態で説明した電位差が付与される。この状態で、高圧電源５３がワイヤ電極５２に電圧を印加する。これにより、ワイヤ電極５２にコロナ放電が発生する。これにより、半導体基板上で一方向に並んだ複数の被エレクトレット化チップ４３ａが同時にエレクトレット化される。
【００７０】
そして、無機誘電体膜３２が必要とする着電量に達する時間ごとに、すなわちエレクトレット化が終了するごとに半導体基板を次々に図９に示す矢印の方向に移動させることで、連続して複数の被エレクトレット化チップ４３ａのエレクトレット化を実施するができる。
【００７１】
本実施形態では、複数のＭＥＭＳマイクチップに対して同時にエレクトレット化が実施されるため、第１の実施形態に比べて、エレクトレット化のスループットを向上させることができる。したがって、第１の実施形態の効果に加えて、生産性をより向上できるという効果を得ることができる。なお、本実施形態のエレクトレット化装置も、第２の実施形態で説明したような着電量検査を、エレクトレット化と並行して実施する構成を採用することができる。この場合、着電量検査は、同時にエレクトレット化が実施された複数のＭＥＭＳマイクチップに対して同時に実施されることが好ましい。
【００７２】
（第４の実施形態）
第３の実施形態では、ワイヤ電極を使用して、複数の被エレクトレット化チップに対して同時にエレクトレット化を実施する構成を説明した。しかしながら、針状放電電極を使用した場合であっても、複数の被エレクトレット化チップに対して同時にエレクトレット化を実施することは可能である。
【００７３】
図１０（ａ）は、本発明の第４の実施形態における微小コンデンサマイクロホンのエレクトレット化工程で使用する、エレクトレット化装置を模式的に示す要部断面図であり、図１０（ｂ）は要部平面図である。図１０（ａ）および図１０（ｂ）に示すように、本実施形態のエレクトレット化装置は、第１の実施形態で説明したエレクトレット化装置と、カバー５７の構造が異なっている。本実施形態のエレクトレット化装置が備えるカバー５７は、針状電極５１のコロナ放電により発生したイオンが照射される半導体基板上の領域（針状電極５１の先端から半導体基板へ下ろした垂線との交点を中心とし、針状電極５１から放射されるイオンの放射角度９５に対応する半導体基板上の円内）内に、全体が含まれる複数のＭＥＭＳマイクチップ４３のみに、コロナ放電によるイオンを到達させる開口を有している。図１０（ｂ）の要部平面図に示すように、この事例では、カバー５７は、針状電極５１から半導体基板へ下ろした垂線との交点に存在するチップを中心とし、そのチップに対して点対象に分布する領域内の９個のＭＥＭＳマイクチップの外縁に対応する方形の開口を有している。
【００７４】
また、本実施形態のエレクトレット化装置は、針状電極５１のコロナ放電により同時にエレクトレット化される複数の被エレクトレット化チップ４３ａがそれぞれ備えるパッド４０、４１に、エレクトレット化中に第１の実施形態で説明した電位を印加する複数組のプローブピンが固定されたプローブカードを備える。当該プローブカードは、針状電極５１のコロナ放電によるイオンをステージ８１上に載置された半導体基板に到達させる経路となる開口を備えている。他の構成は、第１の実施形態で説明したエレクトレット化装置と同様である。
【００７５】
当該エレクトレット化装置を用いてＭＥＭＳマイクチップ４３のエレクトレット化を行う場合、複数のＭＥＭＳマイクチップ４３が形成された半導体基板が粘着シート８０に貼り付けられた状態でステージ８１上に載置され、ステージ８１上に固定される。そして、同時にエレクトレット化される複数の被エレクトレット化チップ４３ａの上方（ここでは、９個のＭＥＭＳマイクチップの中央のチップ上方）に針状電極５１が位置する状態にステージが水平移動する。その後、ステージが上昇し、複数の被エレクトレット化チップ４３ａのそれぞれが備えるパッド４０、４１に、プローブカードのプローブピンが接触する。
【００７６】
各被エレクトレット化チップ４３ａのパッド４０、４１にプローブピンが接触すると、当該プローブピンを通じて、固定電極３１と振動膜３３との間に第１の実施形態で説明した電位差が付与される。この状態で、高圧電源５３が針状電極５１に電圧を印加する。これにより、針状電極５１にコロナ放電が発生する。これにより、針状電極５１のコロナ放電により発生したイオンが照射される半導体基板上の領域に、全体が含まれる複数のＭＥＭＳマイクチップ４３ａが同時にエレクトレット化される。
【００７７】
そして、無機誘電体膜３２が必要とする着電量に達する時間ごとに、すなわちエレクトレット化が終了するごとに半導体基板を移動させることで、連続して複数の被エレクトレット化チップ４３ａのエレクトレット化を実施するができる。
【００７８】
本実施形態では、第３の実施形態のエレクトレット化装置と同様に、複数のＭＥＭＳマイクチップに対して同時にエレクトレット化が実施されるため、第１の実施形態に比べて、エレクトレット化のスループットを向上させることができる。したがって、第１の実施形態の効果に加えて、生産性をより向上できるという効果を得ることができる。なお、本実施形態のエレクトレット化装置も、第２の実施形態で説明したような着電量検査を、エレクトレット化と並行して実施する構成を採用することができる。この場合、着電量検査は、同時にエレクトレット化が実施された複数のＭＥＭＳマイクチップに対して同時に実施されることが好ましい。
【００７９】
なお、本実施形態では、複数のＭＥＭＳマイクチップを同時にエレクトレット化するための複数組のプローブピンを備えている。このため、半導体基板の外縁部に形成されたＭＥＭＳマイクチップをエレクトレット化する際に、一部のプローブピンがＭＥＭＳマイクチップのパッドに接触しない状態でイオンに曝される状況が発生しうる。このような、プローブピンにコロナ放電によるイオンが入射してプローブピンに電流が流れると、上述したように、当該プローブピンの先端が酸化される可能性がある。このため、本実施形態では、半導体基板の外縁部に形成されたＭＥＭＳマイクチップをエレクトレット化する際に、エレクトレット化すべきＭＥＭＳマイクチップに接触するプローブピンにのみ、上述の電位差を印加する構成にしている。
【００８０】
図１１は、半導体基板外縁部のＭＥＭＳマイクチップをエレクトレット化する際の、各組のプローブピンと半導体基板上のＭＥＭＳマイクチップとの位置関係を模式的に示す図である。図１１では、９組のプローブピンの内、１組のプローブピンだけが半導体基板４６上の被エレクトレット化チップ４３ａに接触する状態を示している。なお、図１１では、各組のプローブピンが電位差を印加するＭＥＭＳマイクチップの外形を破線の矩形で示すことにより、各組のプローブピンを示している。
【００８１】
図１１に示すように、本実施形態では、エレクトレット化すべきＭＥＭＳマイクチップに接触しないプローブピン（図１１に斜線を付した領域４５に属するプローブピン）には、上述の電位差を印加しない構成を採用している。ここでは、各組のプローブピンと可変電圧電源５５（図３参照。）との間にリレー等を挿入し、当該リレー等により領域４５に属する各組のプローブピンと可変電圧電源５５との間の電気的な接続を切断する構成を採用している。なお、切断対象のリレー等は、プローバ装置から出力される、エレクトレット化を実施するＭＥＭＳマイクチップの半導体基板４６上における位置座標情報に基づいて容易に特定することができる。また、リレー等は例えばプローブカード上あるいはプローブカードに接続されたボード上に配置することができる。本構成によれば、エレクトレット化すべきＭＥＭＳマイクチップ上にないプローブピンを電気的にオープンの状態にすることができ、プローブピン先端の酸化を防止することができる。なお、この酸化防止法は、第３の実施形態で説明したエレクトレット化装置にも当然に適用可能である。
【００８２】
以上説明したように、本発明によれば、ＭＥＭＳマイクチップを基板状態でエレクトレット化するため、各微小コンデンサマイクロホンのエレクトレット化を短時間で連続して実施することができ、微小コンデンサマイクロホンの生産性を大幅に向上させることができる。また、従来技術では、個片化された微小コンデンサマイクロホンが損傷を受けるため、個片化された状態の半導体集積回路装置等の検査で多用されている市販のハンドラー設備等を使用するとできないが、本発明によれば、基板状態の半導体集積回路装置等の検査で多用されている市販のプローバ装置を使用することができる。したがって、設備費用を低減することができる。
【００８３】
なお、以上で説明した実施形態は本発明の技術的範囲を制限するものではなく、既に記載したもの以外でも、本発明の範囲内で種々の変形や応用が可能である。例えば、上記では、エレクトレット化対象の誘電体膜が無機誘電体膜である場合について説明したが、本発明は、エレクトレット化対象の誘電体膜が有機誘電体膜である場合にも適用可能である。
【産業上の利用可能性】
【００８４】
本発明は、微細加工技術を用いて製作されるＭＥＭＳマイクチップのエレクトレット化の生産性向上と設備費用削減という効果を奏し、移動体通信機に搭載される超小型のＭＥＭＳマイクの製造に使用される微小コンデンサマイクロホンの製造方法として有用である。
【図面の簡単な説明】
【００８５】
【図１】ＭＥＭＳマイクチップを示す断面図
【図２】ＭＥＭＳマイクチップを示す平面図
【図３】本発明の第１の実施形態におけるエレクトレット化装置を示す要部断面図
【図４】本発明の第１の実施形態におけるエレクトレット化装置の変形例を示す要部断面図
【図５】本発明の第１の実施形態におけるエレクトレット化装置において分割された半導体基板を測定する状態を示す要部断面図
【図６】本発明の第２の実施形態におけるエレクトレット化装置を示す要部断面図
【図７】本発明の第２の実施形態における着電量検査により取得された静電容量を示す図
【図８】ＭＥＭＳマイクチップが複数形成された半導体基板全体を示す平面図
【図９】本発明の第３の実施形態におけるエレクトレット化装置を示す要部拡大図
【図１０】本発明の第４の実施形態におけるエレクトレット化装置要部の構成を示す図
【図１１】プローブピンと半導体基板上のＭＥＭＳマイクチップとの位置関係を模式的に示す図
【図１２】従来のエレクトレット化装置を示す要部断面図
【符号の説明】
【００８６】
４    誘電体膜
５    接地電極（金属トレイ）
６    針状電極
７    高圧電源
３１  固定電極
３２  無機誘電体膜
３３  振動膜
３４  基台
３５  音孔
３６  エアギャップ
３７  スペーサ部
４０  固定電極パッド
４１  振動膜バッド
４２  シリコン基板パッド
４３  ＭＥＭＳマイクチップ
４３ａ  被エレクトレット化チップ
４３ｂ、４３ｃ  被エレクトレット化チップの隣接チップ
４４  エレクトレット化済チップ
４５  ＭＥＭＳマイクチップに接触しないプローブピンを有する領域
４６  半導体基板
５１  針状電極（放電電極）
５２  ワイヤ電極（放電電極）
５３  高圧電源
５４  イオン遮蔽シャッター
５５  可変電圧電源
５６  着電量検査機
５７  カバー
５８  抵抗体
７０、７１、７２、７３、７４  プローブピン
７５  プローブカード
８０  粘着シート
８１  ステージ
９０  静電容量が最小となる電位差
９１  微分最小電位差
９２  微分最大電位差
９３  測定範囲の下限電位差
９４  測定範囲の上限電位差
９５  イオン照射角度
【図１】
0005057572.tif 000002
【図２】
0005057572.tif 000003
【図３】
0005057572.tif 000004
【図４】
0005057572.tif 000005
【図５】
0005057572.tif 000006
【図６】
0005057572.tif 000007
【図７】
0005057572.tif 000008
【図８】
0005057572.tif 000009
【図９】
0005057572.tif 000010
【図１０】
0005057572.tif 000011
【図１１】
0005057572.tif 000012
【図１２】
0005057572.tif 000013