(57)【特許請求の範囲】
【請求項１】
デジタルの階調信号を複数の相補信号で出力する階調信号出力回路と、
アナログの階調電圧を出力する階調電圧出力回路と、
前記階調信号出力回路から出力された前記デジタルの階調信号を受ける階調信号配線と、
前記階調電圧出力回路から出力された前記アナログの階調電圧を受ける階調電圧配線と、
前記階調信号配線で与えられるデジタル階調信号に応じて前記階調電圧配線で与えられるアナログ階調電圧を選択して出力するデジタル−アナログ変換回路と、
前記階調信号出力回路を前記階調信号配線から切断し、又は、前記階調信号配線を切断する第１のスイッチと、
前記階調電圧出力回路を前記階調電圧配線から切断し、又は、前記階調電圧配線を切断する第２のスイッチと、
対となる前記相補信号を伝達する対となる前記階調信号配線を接続する第３のスイッチとを備え、
前記第１のスイッチがオフになり、前記階調信号出力回路を前記階調信号配線から切断し、又は、前記階調信号配線を切断し、かつ、前記第２のスイッチがオフになり、前記階調電圧出力回路を前記階調電圧配線から切断し、又は、前記階調電圧配線を切断しているときに、
第３のスイッチがオンになり、前記対となる階調信号配線を接続する
表示装置の駆動回路。
【請求項２】
表示装置の駆動回路の制御方法であって、
前記表示装置の駆動回路は、
デジタルの階調信号を複数の相補信号で出力する階調信号出力回路と、
アナログの階調電圧を出力する階調電圧出力回路と、
前記階調信号出力回路から出力された前記デジタルの階調信号を受ける階調信号配線と、
前記階調電圧出力回路から出力された前記アナログの階調電圧を受ける階調電圧配線と、
前記階調信号配線で与えられるデジタル階調信号に応じて前記階調電圧配線で与えられるアナログ階調電圧を選択して出力するデジタル−アナログ変換回路と、
前記階調信号出力回路を前記階調信号配線から切断し、又は、前記階調信号配線を切断する第１のスイッチと、
前記階調電圧出力回路を前記階調電圧配線から切断し、又は、前記階調電圧配線を切断する第２のスイッチと、
対となる前記相補信号を伝達する対となる前記階調信号配線を接続する第３のスイッチとを備え、
駆動期間において、前記第１のスイッチがオンになって、前記階調信号出力回路を前記階調信号配線から切断せず、かつ、前記階調信号配線を切断しないように、前記第２のスイッチがオンになって、前記階調電圧出力回路を前記階調電圧配線から切断せず、かつ、前記階調電圧配線を切断しないように、そして、前記第３のスイッチがオフになって、対となる前記階調信号配線を接続しないように制御するステップと、
電荷回収期間において、電荷回収を行う場合には、前記第１のスイッチがオフになって、前記階調信号出力回路を前記階調信号配線から切断し、又は、前記階調信号配線を切断するように、かつ、前記第２のスイッチがオフになって、前記階調電圧出力回路を前記階調電圧配線から切断し、又は、前記階調電圧配線を切断するように、そして、前記第３のスイッチがオンになって、対となる前記階調信号配線を接続するように制御するステップとを有する
表示装置の駆動回路の制御方法。
【請求項３】
表示装置の駆動回路の制御方法であって、
前記表示装置の駆動回路は、
デジタルの階調信号を複数の相補信号で出力する階調信号出力回路と、
アナログの階調電圧を出力する階調電圧出力回路と、
前記階調信号出力回路から出力された前記デジタルの階調信号を受ける階調信号配線と、
前記階調電圧出力回路から出力された前記アナログの階調電圧を受ける階調電圧配線と、
前記階調信号配線で与えられるデジタル階調信号に応じて前記階調電圧配線で与えられるアナログ階調電圧を選択して出力するデジタル−アナログ変換回路と、
前記階調信号出力回路を前記階調信号配線から切断し、又は、前記階調信号配線を切断する第１のスイッチと、
前記階調電圧出力回路を前記階調電圧配線から切断し、又は、前記階調電圧配線を切断する第２のスイッチと、
対となる前記相補信号を伝達する対となる前記階調信号配線を接続する第３のスイッチとを備え、
駆動期間において、前記第１のスイッチがオンになって、前記階調信号出力回路を前記階調信号配線から切断せず、かつ、前記階調信号配線を切断しないように、前記第２のスイッチがオンになって、前記階調電圧出力回路を前記階調電圧配線から切断せず、かつ、前記階調電圧配線を切断しないように、そして、前記第３のスイッチがオフになって、対となる前記階調信号配線を接続しないように制御するステップと、
電荷回収期間において、電荷回収を行わない場合には、前記第１のスイッチ及び前記第２のスイッチがオフ又はオンになるように、かつ、前記第３のスイッチがオフになって、対となる前記階調信号配線を接続しないように制御するステップとを有する
表示装置の駆動回路の制御方法。
【請求項４】
ＬＣＤパネルと、データ線を駆動するドライバーＩＣとを具備し、
前記ＬＣＤパネルは、
ゲート線を駆動するゲートドライバと、
画像を表示する画素アレイとを有し、
前記ドライバーＩＣは、
請求項１記載の表示装置の駆動回路で成る
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の駆動回路、その制御方法及び表示装置に関し、特に消費電力の低減に係る。
【背景技術】
【０００２】
近年、表示装置は携帯端末にも使用され、端末に内蔵されたバッテリーによって駆動されるケースが多くある。また、商用電源を使用できる表示装置でも、ＩＣ１チップに搭載するデータ線駆動回路の出力数が多くなってきている。そのため、表示装置のデータ線駆動回路には、さらなる低消費電力化が求められている。
【０００３】
図１に、一般的にドライバーＩＣと呼ばれる表示装置のデータ線駆動回路のブロック図を示す。図示するように、ドライバーＩＣ１０は、シリアル−パラレル変換回路１１、ラッチ回路１２、レベルシフタ回路１３、階調電圧出力回路１４、デジタル−アナログ変換回路１５、出力回路１６に区分けされる。図１において、クロック信号／ビットデータ部１７は、ビットデータを出力している。シリアル−パラレル変換回路１１は、ビットデータを入力し、ｎビットのパラレルデータを出力する。論理設定入力信号部１８は、シリアル−パラレル変換回路１１及びラッチ回路１２を制御し、ストローブ信号を出力することにより、シリアル−パラレル変換回路１１が出力するパラレルデータをラッチ回路１２に書き込む。ラッチ回路１２に書き込まれたパラレルデータは、ラッチデータ線に現れ、レベルシフタ回路１３により、電圧レベルをシフトされる。レベルシフタ回路１３から出力されるｎビットのパラレルデータは、デジタル−アナログ変換回路１５に入力される。階調電圧出力回路１４は、γ補正電源から階調電圧を生成し、生成した階調電圧を階調電圧配線を通して、デジタル−アナログ変換回路１５に対して出力する。階調電圧出力回路１４は、ドライバー出力の正側と負側の電圧範囲が異なる場合（コモン電圧が一定の場合）には、正側に２ｎ個の、負側に２ｎ個の階調電圧を生成し、出力し、コモン反転駆動を行う場合には、２ｎ個の階調電圧を生成し、出力する。デジタル−アナログ変換回路１５は、ｎビットのパラレルデータに基づいて、いずれかの階調電圧を選択する。出力回路は、デジタル−アナログ変換回路１５によって選択された階調電圧をドライバーＩＣの出力として出力する。
【０００４】
図２は、デジタル−アナログ変換回路の詳細を説明する図である。図２において、レベルシフタ回路１３は、ｎ個のレベルシフタを有して、ｎ通りの相補信号を入力し、その電圧をシフトし、ｎ通りの相補信号を出力する。相補信号の第１ビット目をレベルシフトするレベルシフタ２０は、信号Ｌ１及びその反転信号Ｌ１Ｂを入力し、信号Ｓ１及びその反転信号Ｓ１Ｂを出力する。レベルシフタ２０の入力信号Ｌ１がハイ（Ｈｉｇｈ）のとき、反転入力信号Ｌ１Ｂはロー（Ｌｏｗ）、出力信号Ｓ１はハイ、反転出力信号Ｓ１Ｂはローとなる。また、レベルシフタ２０の入力信号Ｌ１がローのとき、反転入力信号Ｌ１Ｂはハイ、出力信号Ｓ１はロー、反転出力信号Ｓ１Ｂはハイとなる。デジタル−アナログ変換回路１５は、トランジスタのマトリクスを有して、ｎ通りの相補信号に基づき、２ｎ個の階調電圧の中から、所望の階調電圧を選択する。図２において、階調電圧配線は、２ｎ本あり、２ｎ個の階調電圧がデジタル−アナログ変換回路１５に入力されている。一方、デジタル−アナログ変換回路１５は、レベルシフタ回路１３と、二線一組となった２ｎ本の階調信号配線を通して接続されている。レベルシフタ２０の出力信号Ｓ１がハイのとき、トランジスタ２２がオンとなり、階調電圧配線２３の階調電圧が選択される。このとき、レベルシフタ２０の反転出力信号Ｓ１Ｂがローとなるので、トランジスタ２４はオフとなり、階調電圧配線２５の階調電圧は選択されない。一方、レベルシフタ２０の出力信号Ｓ１がローのとき、トランジスタ２２はオフとなり、階調電圧配線２３の階調電圧は選択されない。このとき、レベルシフタ２０の反転出力信号Ｓ１Ｂがハイとなるので、トランジスタ２４がオンとなり、階調電圧配線２５の階調電圧が選択される。よって、第１ビット目のレベルシフタ２０に接続された一対の階調信号配線を流れる相補信号により、２ｎ本の階調電圧配線の中から、２ｎ−１本の階調電圧配線が選択されることになる。さらに、第２ビット目のレベルシフタに接続された一対の階調信号配線を流れるデジタルの階調信号により、第１ビット目の相補信号によって選択された２ｎ−１本の階調電圧配線の中から、２ｎ−２本の階調電圧配線が選択されることになる。同様に、第３ビット目の相補信号により、第１ビット目及び第２ビット目の相補信号によって選択された２ｎ−２本の階調電圧配線の中から、２ｎ−３本の階調電圧配線が選択されることになる。結局、ｎ個のレベルシフタに接続されたｎ対の階調信号配線を流れるｎ通りの相補信号により、一本の階調電圧配線が選択される。この階調電圧配線の階調電圧は、アナログ信号として、出力回路１６に出力される。
【０００５】
ところで、表示装置のデータ線駆動回路に関し、デジタル−アナログ変換回路における消費電力低減化を目的とした発明として、特開２００３−２４８４６６号公報（特許文献１参照）に記載された発明が知られる。ここでは、ＬＣＤドライバー内部回路におけるデジタル−アナログ変換回路について、レベルシフタ回路からの入力信号を判定し、論理反転する配線数の総和によってその出力配線上の電荷を回収する機能が紹介されている。すなわち、連続するデジタルの階調信号において、論理反転する配線数が多いとき、レベルシフタの出力配線と、反転出力配線との対をショートさせて電荷回収を図る。例えば、図２におけるレベルシフタ２０に関して、出力信号Ｓ１の配線と反転出力信号Ｓ１Ｂの配線とをショートさせ、両者の出力電位を、共に”Ｈ”レベルと”Ｌ”レベルの中間レベルにする。これにより、”Ｈ”レベルから”Ｌ”レベルへ論理反転するときには、中間レベルから”Ｌ”レベルへの変化となり、”Ｌ”レベルから”Ｈ”レベルへ論理反転するときには、中間レベルから”Ｈ”レベルへの変化となり、消費電力が低減される。
【０００６】
【特許文献１】特開２００３−２４８４６６号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１で述べられている電荷回収機能では、階調電圧をデジタル−アナログ変換回路に常時入力したまま、レベルシフタ回路の出力配線をショートしている。この場合、電荷回収時に異常電流が発生し、余分な消費電力が生じる恐れがある。図３は、従来技術の問題点を説明する図である。図示するように、電荷回収動作時には、スイッチ３１がオンとなり、レベルシフタ３０の対となる出力配線３２，３３がショートする。ショートされた出力配線３２，３３の電圧は、出力配線３２，３３が持っていた電圧の中点付近の電圧になることが期待されるが、この電圧はトランジスタ３４，３５の閾値電圧を越えているのが普通である。この電圧をトランジスタ３４，３５のゲートに印加しているため、トランジスタ３４，３５ともにオンしてしまう。これにより、トランジスタ３４，３５が導通し、階調電圧配線３６，３７に、異なる階調の階調電圧が現れる。つまり、レベルシフタ回路における各対の出力配線をショートする事によって電荷回収を実施する際、デジタル−アナログ変換回路内の全てのトランジスタがオン状態になる。すると、異なる階調電圧間で点線に示すような異常電流が発生してしまう恐れがある。従来技術は、この異常電流によって、電荷回収による消費電力の低減を狙う機能を喪失し得る。
【課題を解決するための手段】
【０００８】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００９】
本発明による表示装置の駆動回路においては、階調信号出力回路は、デジタルの階調信号を複数の相補信号で出力する。階調電圧出力回路は、アナログの階調電圧を出力する。階調信号配線は、前記階調信号出力回路の出力を受ける。階調電圧配線は、前記階調電圧出力回路の出力を受ける。デジタル−アナログ変換回路は、前記階調信号配線で与えられるデジタル階調信号に応じて前記階調電圧配線で与えられるアナログ階調電圧を選択して出力する。第１のスイッチ（４２，５２，６２，８０）は、前記階調信号出力回路を前記階調信号配線から切断し、又は、前記階調信号配線を切断する。第２のスイッチ（４３，５３，６３，８２）は、前記階調電圧出力回路を前記階調電圧配線から切断し、又は、前記階調電圧配線を切断する。第３のスイッチ（４１，５１，６１，８１）は、対となる前記相補信号を伝達する対となる前記階調信号配線を接続する。
【００１０】
この表示装置の駆動回路は、駆動期間において、前記第１のスイッチ（４２，５２，６２，８０）がオンになって、前記階調信号出力回路を前記階調信号配線から切断せず、かつ、前記階調信号配線を切断しないように、前記第２のスイッチ（４３，５３，６３，８２）がオンになって、前記階調電圧出力回路を前記階調電圧配線から切断せず、かつ、前記階調電圧配線を切断しないように、そして、前記第３のスイッチ（４１，５１，６１，８１）がオフになって、対となる前記階調信号配線を接続しないように制御することができる。また、電荷回収期間において、電荷回収を行う場合には、前記第１のスイッチ（４２，５２，６２，８０）がオフになるように、前記第２のスイッチ（４３，５３，６３，８２）がオフになるように、そして、前記第３のスイッチ（４１，５１，６１，８１）がオンになるように制御することができる。一方、電荷回収期間において、電荷回収を行わない場合には、前記第１のスイッチ（４２，５２，６２，８０）がオフ又はオンになるように、前記第２のスイッチ（４３，５３，６３，８２）がオフ又はオンになるように、そして、前記第３のスイッチ（４１，５１，６１，８１）がオフになるように制御することができる。
【発明の効果】
【００１１】
本発明によれば、第３のスイッチを設けることによって、消費電力を低減できると共に、第２のスイッチを設けることによって、電荷回収動作に伴う異常電流の発生を抑止することができる。
【発明を実施するための最良の形態】
【００１２】
図４に、本発明による駆動回路の一実施形態を示す。図示するように、ドライバーＩＣ内のデジタル−アナログ変換回路は、レベルシフタ回路から出力される複数の相補信号を伝達する階調信号配線、γ補正電源から生成された階調電圧を伝達する階調電圧配線、およびレベルシフタ回路から出力される複数の相補信号に基づいて、所望の階調電圧を選択する役割を担うトランジスタのマトリクスを有することによって構成されている。
【００１３】
レベルシフタ回路は、入力側を、２ｎ本のラッチデータ線に接続されている。２ｎ本のラッチデータ線は、論理が互いに相反するもの同士が対となって配置されている。図中、レベルシフタ４４の入力信号であるＬ１とＬ１Ｂとが対になり、Ｌ２とＬ２Ｂ、Ｌ３とＬ３Ｂ、Ｌ４とＬ４Ｂ、…、ＬｎとＬｎＢとが対になっている。入力信号Ｌ１がハイのとき反転入力信号Ｌ１Ｂはローであり、入力信号Ｌ１がローのとき反転入力信号Ｌ１Ｂはハイである。一方、レベルシフタ回路から出力される信号も、論理が互いに相反するもの同士が対となって配置されている。図中、レベルシフタ４４の出力信号であるＳ１とＳ１Ｂとが対になり、Ｓ２とＳ２Ｂ、Ｓ３とＳ３Ｂ、Ｓ４とＳ４Ｂ、…、ＳｎとＳｎＢとが対になっている。出力信号Ｓ１がハイのとき反転出力信号Ｓ１Ｂはローであり、出力信号Ｓ１がローのとき反転出力信号Ｓ１Ｂはハイである。レベルシフタ回路は、入力信号Ｌ１とＬ１Ｂ、Ｌ２とＬ２Ｂ、Ｌ３とＬ３Ｂ、Ｌ４とＬ４Ｂ、…、ＬｎとＬｎＢを入力し、これらをレベルシフトして、出力信号Ｓ１とＳ１Ｂ、Ｓ２とＳ２Ｂ、Ｓ３とＳ３Ｂ、Ｓ４とＳ４Ｂ、…、ＳｎとＳｎＢを出力している。
【００１４】
レベルシフタ信号スイッチ４２は、レベルシフタ回路から出力され、デジタル−アナログ変換回路へ入力される信号を制御する。レベルシフタ信号スイッチ４２がオンのとき、レベルシフタ回路とデジタル−アナログ変換回路とが電気的に接続され、出力信号Ｓ１とＳ１Ｂ、Ｓ２とＳ２Ｂ、Ｓ３とＳ３Ｂ、Ｓ４とＳ４Ｂ、…、ＳｎとＳｎＢがデジタル−アナログ変換回路へ入力される。これにより、デジタル−アナログ変換回路が動作し、階調電圧が選択され出力される。レベルシフタ信号スイッチ４２がオフのとき、レベルシフタ回路とデジタル−アナログ変換回路との間で電荷の移動が遮断される。これにより、複数の相補信号を伝達する階調信号配線の対をショートさせて、電荷回収を図ることができる。
【００１５】
電荷回収スイッチ４１は、ｎ個のトランジスタで構成されている。各トランジスタは、階調信号配線のｎ個の対における各対に配置され、論理反転識別回路４０によって制御される。トランジスタ４５は、レベルシフタ４４に接続された階調信号配線の対に配置され、オンに制御されると、信号Ｓ１を受ける配線と信号Ｓ１Ｂを受ける配線とをショートさせ、信号Ｓ１を受ける配線の電位と信号Ｓ１Ｂを受ける配線の電位とが同一レベルになるように動作する。なお、電荷回収スイッチ４１におけるトランジスタの挿入位置は、レベルシフタ信号スイッチ４２の後段であればどこでも良いが、図４での左右方向の中央辺りに配置すると、配線抵抗と配線容量およびデジタル−アナログ変換回路を構成するスイッチトランジスタのゲート容量とによるＣＲ時定数が最小になり、電荷回収効率の観点から、より好ましいといえる。
【００１６】
階調電圧入力スイッチ４３は、２ｎ通りの階調電圧を入力するデジタル−アナログ変換回路の入力側に配置されている。階調電圧入力スイッチ４３は、２ｎ個のスイッチで構成されていて、各スイッチは、２ｎ本の階調電圧配線における各線に挿入されている。階調電圧入力スイッチ４３がオンのとき、２ｎ本の階調電圧配線がデジタル−アナログ変換回路と接続状態となり、２ｎ通りの階調電圧が階調電圧配線を通してデジタル−アナログ変換回路に入力される。これにより、デジタル−アナログ変換回路を動作させ、階調電圧を選択することができる。階調電圧入力スイッチ４３がオフのとき、２ｎ本の階調電圧配線はオープンとなり、デジタル−アナログ変換回路へ階調電圧は入力されない。これにより、電荷回収期間における異常電流の発生を阻止することができる。
【００１７】
論理反転識別回路４０は、連続するデジタルの階調信号を比較し、その結果に基づいて、電荷回収スイッチ４１を制御する。ここでは、ｎ対の階調信号配線の対のうち、（ｎ／２）＋１対以上の配線の論理が反転する場合、論理反転識別回路４０は電荷回収を行い、電荷回収スイッチ４１がオンになるように動作する。一方、（ｎ／２）対以下の配線が反転する場合、論理反転識別回路４０は電荷回収を行わず、電荷回収スイッチ４１がオフになるように動作する。
【００１８】
例えば、ｎ＝６で、ｋ番目のデジタルの階調信号が”１０００１１”で、ｋ＋１番目のデジタルの階調信号が”０１１１１０”の場合について説明する。まず、駆動期間（ｋ）にて、ｋ番目のデジタルの階調信号”１０００１１”がレベルシフタ回路から出力される。このとき、レベルシフタ信号スイッチ４２はオンに、階調電圧入力スイッチ４３はオンに、電荷回収スイッチ４１はオフに制御される。これにより、デジタル−アナログ変換回路が動作し、デジタルの階調信号”１０００１１”に対応する階調電圧が選択され、出力される。次に、電荷回収期間（ｋ）に移行する。連続するデジタルの階調信号である”１０００１１”と”０１１１１０”とを比較すると、６ビットのうち５ビットのデータが反転している。このとき、（ｎ／２）＋１＝４以上の信号が反転していると言えるので、論理反転識別回路４０は、電荷回収を行うように動作する。論理反転識別回路４０は、電荷回収スイッチ４１における各トランジスタのゲートに電圧を印加し、電荷回収スイッチ４１をオン状態にして電荷回収を図る。これにより、ショートされた配線間の電位は、ほぼ中間の、ほぼ等しい値となる。この電荷回収期間（ｋ）で、レベルシフタ信号スイッチ４２と、階調電圧入力スイッチ４３とはオフに制御される。レベルシフタ信号スイッチ４２をオフに制御することにより、レベルシフタ回路と、デジタル−アナログ変換回路との間での電荷の移動が遮断される。従って、階調信号配線の対をショートさせることによる電荷回収を図ることができる。また、階調電圧入力スイッチ４３をオフに制御することにより、デジタル−アナログ変換回路へ入力されている２ｎ通りの階調電圧が遮断される。従って、この電荷回収期間（ｋ）では、異なる階調電圧配線間に異常電流が発生することが無い。続いて、駆動期間（ｋ＋１）に移行し、ｋ＋１番目のデジタルの階調信号”０１１１１０”がレベルシフタ回路から出力される。このとき、レベルシフタ信号スイッチ４２はオンに、階調電圧入力スイッチ４３はオンに、電荷回収スイッチ４１はオフに制御される。電荷回収期間（ｋ）にて電荷回収を行ったので、レベルシフタの各出力は中間レベルとなっている。従って、第１ビットと第６ビットは中間レベルから”Ｌ”へ変化し、第２ビット、第３ビット、第４ビット、及び第５ビットは中間レベルから”Ｈ”へ変化する。よって、消費電力を低減することができる。
【００１９】
次に、例えば、ｎ＝６で、ｋ＋１番目のデジタルの階調信号が”０１１１１０”で、ｋ＋２番目のデジタルの階調信号が”０１１０００”の場合について説明する。まず、駆動期間（ｋ＋１）にて、ｋ＋１番目のデジタルの階調信号”０１１１１０”がレベルシフタ回路から出力される。このとき、レベルシフタ信号スイッチ４２はオンに、階調電圧入力スイッチ４３はオンに、電荷回収スイッチ４１はオフに制御される。これにより、デジタル−アナログ変換回路が動作し、デジタルの階調信号”０１１１１０”に対応する階調電圧が選択され、出力される。次に、電荷回収期間（ｋ＋１）に移行する。連続するデジタルの階調信号である”０１１１１０”と”０１１０００”とを比較すると、６ビットのうち２ビットのデータが反転している。このとき、（ｎ／２）＝３以下の信号が反転していると言えるので、論理反転識別回路４０は、電荷回収を行わないように動作する。論理反転識別回路４０は、電荷回収スイッチ４１をオフに制御する。この電荷回収期間（ｋ＋１）で、レベルシフタ信号スイッチ４２と、階調電圧入力スイッチ４３とはオフでもオンでも構わない。スイッチ４２，４３を制御するための回路を簡単にするには、電荷回収期間は常に階調電圧入力スイッチ４３とレベルシフタ信号スイッチ４２はオフにすることができる。一方、電荷回収をしないときは階調電圧入力スイッチ４３とレベルシフタ信号スイッチ４２をオンのままにすれば、電荷回収しないときにスイッチ４２，４３が動作するための無駄な消費電力も削減できる。続いて、駆動期間（ｋ＋２）に移行し、ｋ＋２番目のデジタルの階調信号”０１１０００”がレベルシフタ回路から出力される。このとき、レベルシフタ信号スイッチ４２はオンに、階調電圧入力スイッチ４３はオンに、電荷回収スイッチ４１はオフに制御される。電荷回収期間（ｋ＋１）にて電荷回収を行わなかったので、レベルシフタ回路の出力は、”ＬＨＨＨＨＬ”であった。従って、ｋ＋２番目のデジタルの階調信号”０１１０００”が現れると、第４ビットと第５ビットは、”Ｈ”から”Ｌ”へ変化して電力を消費する。しかし、第１ビットと第６ビットは、”Ｌ”のまま、第２ビットと第３ビットは、”Ｈ”のまま変化しないので、消費電力は大きくはならない。
【００２０】
図５に、本発明による駆動回路の他の実施形態を示す。図示するように、前例と同様に、当例の駆動回路には、電荷回収スイッチ５１と、これを制御する論理反転識別回路５０と、レベルシフタ信号スイッチ５２と、階調電圧入力スイッチ５３とが設けられている。当例では、電荷回収スイッチ５１において、さらに、隣り合うレベルシフタに接続された階調信号配線の対の間にもトランジスタを設けてある。図５において、デジタルの階調信号の第１ビット目をレベルシフトするレベルシフタ５４は、出力信号Ｓ１と反転出力信号Ｓ１Ｂとを出力している。また、デジタルの階調信号の第２ビット目をレベルシフトするレベルシフタ５５は、出力信号Ｓ２と反転出力信号Ｓ２Ｂとを出力している。電荷回収期間において、レベルシフタ信号スイッチ５２及び階調電圧入力スイッチ５３がオフとなり、電荷回収スイッチ５１がオンになった場合、電荷回収スイッチ５１のトランジスタが導通する。トランジスタ５６が導通すると、第１ビット目のレベルシフタ５４に接続する階調信号配線の対がショートし、トランジスタ５８が導通すると、第２ビット目のレベルシフタ５５に接続する階調信号配線の対がショートする。当例では、さらに、トランジスタ５７が導通するので、レベルシフタ５４に接続する階調信号配線の対と、レベルシフタ５５に接続する階調信号配線の対との間もショートする。レベルシフタ５４に接続する階調信号配線の対をショートさせた後に生じる電圧と、レベルシフタ５５に接続する階調信号配線の対をショートさせた後に生じる電圧との間には、ばらつきがある。しかし、このトランジスタ５７の働きによって、その電圧のばらつきを吸収することができるので、さらに電荷回収効果が向上する。
【００２１】
図６に、本発明による駆動回路のその他の実施形態を示す。図示するように、論理反転識別回路は、レベルシフタごとに設けることができる。各論理反転識別回路は、対応するレベルシフタに接続する階調信号配線の対をショートさせるトランジスタを制御する。図６において、論理反転識別回路６０は、連続するデジタルの階調信号における第１ビット目を比較し、論理が反転している場合には、電荷回収を行うように電荷回収スイッチ６１を制御する。一方、論理が反転していない場合には、電荷回収を行わないように電荷回収スイッチ６１を制御する。
【００２２】
例えば、ｋ番目のデジタルの階調信号における第１ビット目が”０”で、ｋ＋１番目のデジタルの階調信号における第１ビット目が”１”であるとする。このとき、駆動期間（ｋ）にて、ｋ番目のデジタルの階調信号について、デジタル−アナログ変換を行った後、電荷回収期間（ｋ）にて、論理反転識別回路６０は、電荷回収スイッチ６１をオンに制御する。これにより、電荷回収スイッチ６１のトランジスタ６５が導通するので、レベルシフタ６４に接続する階調信号配線の対がショートする。この電荷回収期間（ｋ）で、レベルシフタ信号スイッチ６２の第１ビット目に対応するスイッチ部６６はオフに制御される。階調電圧入力スイッチ６３もオフに制御される。駆動期間（ｋ＋１）に移行し、ｋ＋１番目のデジタルの階調信号について、デジタル−アナログ変換を行うとき、第１ビット目の出力は、中間レベルから”Ｈ”へ変化するので消費電力が低減される。
【００２３】
次に、例えば、ｋ番目のデジタルの階調信号における第２ビット目が”１”で、ｋ＋１番目のデジタルの階調信号における第２ビット目も”１”である場合について説明する。このとき、駆動期間（ｋ）にて、ｋ番目のデジタルの階調信号について、デジタル−アナログ変換を行った後、電荷回収期間（ｋ）にて、第２ビット目の論理反転識別回路６０は、電荷回収スイッチ６１の第２ビット目の出力をショートするトランジスタ６５をオフに制御する。これにより、第２ビット目のレベルシフタ６４の出力は、”Ｈ”のままである。この電荷回収期間（ｋ）でレベルシフタ信号スイッチ６２の第２ビット目に対応するスイッチ部６７がオンまたはオフに制御されるのは、これまでの実施例と同じである。駆動期間（ｋ＋１）に移行し、ｋ＋１番目のデジタルの階調信号について、デジタル−アナログ変換を行うとき、第２ビット目の出力は、”Ｈ”のまま変化しないので余分な消費電力は生じない。この電荷回収期間（ｋ）では、どれか１つのビットの電荷回収が行なわれると、階調電圧入力スイッチ６３はオフに制御される。図６の例では、各レベルシフタに対応させて論理反転識別回路を設置しているため、それぞれの配線について個別に論理反転を識別でき、より効率的な電荷回収を行なうことが可能となる。
【００２４】
図７に、本発明による表示装置を説明するブロック図を示す。図７において、表示装置７０は、ドライバーＩＣ７１と、ＬＣＤパネル７２とを具備している。階調電圧出力回路７３、レベルシフタ回路７４、デジタル−アナログ変換回路７５、及び出力回路７６を有するドライバーＩＣ７１には、レベルシフタ信号スイッチ８０と、電荷回収スイッチ８１と、階調電圧入力スイッチ８２とが設けられている。レベルシフタ信号スイッチ８０は、電荷回収時にオフに制御され、レベルシフタ回路７４とデジタル−アナログ変換回路７５との間を電気的に切断し、電荷の移動を遮断する。電荷回収スイッチ８１は、電荷回収時にオンに制御され、階調信号配線の対をショートさせて、電荷を回収する。階調電圧入力スイッチ８２は、電荷回収時にオフに制御され、階調電圧出力回路７３とデジタル−アナログ変換回路７５との間を電気的に切断し、異常電流の発生を阻止する。ＬＣＤパネル７２は、ゲートドライバ７７と画素アレイ７８とを有している。画素アレイ７８は、垂直方向に延設されるデータ線と、水平方向に延設されるゲート線とを備えていて、データ線とゲート線とが交差する位置に画素を有している。ゲートドライバ７７は、ゲート線を走査して駆動し、ドライバーＩＣ７１は、データ線を駆動する。
【図面の簡単な説明】
【００２５】
【図１】図１は、表示装置のデータ線駆動回路のブロック図である。
【図２】図２は、デジタル−アナログ変換回路の詳細を説明する図である。
【図３】図３は、従来技術の問題点を説明する図である。
【図４】図４は、本発明による駆動回路の一実施形態を示す図である。
【図５】図５は、本発明による駆動回路の他の実施形態を示す図である。
【図６】図６は、本発明による駆動回路のその他の実施形態を示す図である。
【図７】図７は、本発明による表示装置を説明するブロック図である。
【符号の説明】
【００２６】
１０，７１  ドライバーＩＣ
１１  シリアル−パラレル変換回路
１２  ラッチ回路
１３，７４  レベルシフタ回路
１４，７３  階調電圧出力回路
１５，７５  デジタル−アナログ変換回路
１６，７６  出力回路
１７  クロック信号／ビットデータ部
１８  論理設定入力信号部
１９  γ補正電源
２０，３０，４４，５４，５５，６４  レベルシフタ
２２，２４，３４，３５，４５，５６〜５８，６５  トランジスタ
２３，２５，３６，３７  階調電圧配線
３１  スイッチ
３２，３３  出力配線
４０，５０，６０  論理反転識別回路
４１，５１，６１，８１  電荷回収スイッチ
４２，５２，６２，８０  レベルシフタ信号スイッチ
４３，５３，６３，８２  階調電圧入力スイッチ
６６，６７  スイッチ部
７０  表示装置
７２  ＬＣＤパネル
７７  ゲートドライバ
７８  画素アレイ
【図１】
0005026174.tif 000002
【図２】
0005026174.tif 000003
【図３】
0005026174.tif 000004
【図４】
0005026174.tif 000005
【図５】
0005026174.tif 000006
【図６】
0005026174.tif 000007
【図７】
0005026174.tif 000008