(57)【特許請求の範囲】
【請求項１】
半導体基板上に複数の配線を形成する工程と、
前記配線の形成後、前記配線を含む前記半導体基板上に、前記配線の接続パッド部に対応する部分に開口部を有する絶縁膜を形成する工程と、
前記絶縁膜の形成後、ＭＣＲ−ＣＶＤ法により前記絶縁膜の開口部内に選択的に銅を析出させて、その銅からなる突起電極を前記配線の接続パッド部に接続させて形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の発明において、前記突起電極の直径は１０μｍ以下であり、高さは１０μｍ以下であることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の発明において、前記突起電極を形成する前に、前記絶縁膜の開口部を介して露出された前記配線の接続パッド部上面および前記絶縁膜の開口部の内壁面にＭＣＲ−ＣＶＤ法によりチタンからなる有底筒状の銅拡散防止膜を形成する工程を有し、この後に、前記銅拡散防止膜内に前記突起電極を形成することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１に記載の発明において、前記突起電極は柱状電極であり、該柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１に記載の発明において、前記突起電極は上下導通用突起電極であり、
前記絶縁膜上に第２の配線を前記上下導通用突起電極に接続させて形成する工程と、
前記第２の配線を含む前記絶縁膜上に、前記第２の配線の接続パッド部に対応する部分に開口部を有するオーバーコート膜を形成する工程と、
前記オーバーコート膜の開口部内にＭＣＲ−ＣＶＤ法により銅からなる柱状電極を前記第２の配線の接続パッド部に接続させて形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の発明において、前記柱状電極の直径は１０μｍ以下であり、高さは１０μｍ以下であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項５に記載の発明において、前記柱状電極を形成する前に、前記オーバーコート膜の開口部を介して露出された前記第２の配線の接続パッド部上面および前記オーバーコート膜の開口部の内壁面にＭＣＲ−ＣＶＤ法によりチタンからなる有底筒状の銅拡散防止膜を形成する工程を有し、この後に、前記銅拡散防止膜内に前記柱状電極を形成することを特徴とする半導体装置の製造方法。
【請求項８】
請求項５に記載の発明において、前記第２の配線の一部により渦巻き形状の薄膜誘導素子を形成することを特徴とする半導体装置の製造方法。
【請求項９】
請求項５に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれるもので、半導体基板上に設けられた絶縁膜の上面に配線が設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む絶縁膜の上面に封止膜がその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられたものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００４−３４９６１１号公報
【０００４】
上記従来の半導体装置の製造方法において柱状電極を形成する場合には、絶縁膜の上面全体に形成された下地金属層上に形成された配線を含む下地金属層の上面に、配線の接続パッド部つまり柱状電極形成領域に対応する部分に開口部を有するメッキレジスト膜を形成し、下地金属層をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜の開口部内の配線の接続パッド部上面に柱状電極を形成している。
【０００５】
ここで、柱状電極の直径を１００μｍ、高さを１００μｍとする場合には、メッキレジスト膜として厚さ１００μｍ以上のネガ型のドライフィルムレジストを用い、露光、現像により、ドライフィルムレジストに直径１００μｍの開口部を形成し、銅の電解メッキを行なうと、直径１００μｍ、高さ１００μｍの柱状電極を形成することは可能である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、最近では、配線の微細化に伴い、柱状電極の直径や高さを小さくすることが考えられている。例えば、柱状電極の直径を１０μｍ、高さを１０μｍとすることが考えられている。しかしながら、ネガ型のドライフィルムレジストを用いた電解メッキでは、ドライフィルムレジストの解像性、ドライフィルムレジストの直径１０μｍという微細な開口部へのメッキ液の浸透性や気泡の巻き込み等により、直径１０μｍ、高さ１０μｍの柱状電極を良好に形成することができない可能性がある。
【０００７】
そこで、この発明は、微細な開口部内に柱状電極等の突起電極を良好に形成することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明は、半導体基板上に複数の配線を形成する工程と、前記配線の形成後、前記配線を含む前記半導体基板上に、前記配線の接続パッド部に対応する部分に開口部を有する絶縁膜を形成する工程と、前記絶縁膜の形成後、ＭＣＲ−ＣＶＤ法により前記絶縁膜の開口部内に選択的に銅を析出させて、その銅からなる突起電極を前記配線の接続パッド部に接続させて形成する工程と、を有することを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記突起電極の直径は１０μｍ以下であり、高さは１０μｍ以下であることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記突起電極を形成する前に、前記絶縁膜の開口部を介して露出された前記配線の接続パッド部上面および前記絶縁膜の開口部の内壁面にＭＣＲ−ＣＶＤ法によりチタンからなる有底筒状の銅拡散防止膜を形成する工程を有し、この後に、前記銅拡散防止膜内に前記突起電極を形成することを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記突起電極は柱状電極であり、該柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記突起電極は上下導通用突起電極であり、前記絶縁膜上に第２の配線を前記上下導通用突起電極に接続させて形成する工程と、前記第２の配線を含む前記絶縁膜上に、前記第２の配線の接続パッド部に対応する部分に開口部を有するオーバーコート膜を形成する工程と、前記オーバーコート膜の開口部内にＭＣＲ−ＣＶＤ法により銅からなる柱状電極を前記第２の配線の接続パッド部に接続させて形成する工程と、を有することを特徴とするものである。
請求項６に記載の発明は、請求項５に記載の発明において、前記柱状電極の直径は１０μｍ以下であり、高さは１０μｍ以下であることを特徴とするものである。
請求項７に記載の発明は、請求項５に記載の発明において、前記柱状電極を形成する前に、前記オーバーコート膜の開口部を介して露出された前記第２の配線の接続パッド部上面および前記オーバーコート膜の開口部の内壁面にＭＣＲ−ＣＶＤ法によりチタンからなる有底筒状の銅拡散防止膜を形成する工程を有し、この後に、前記銅拡散防止膜内に前記柱状電極を形成することを特徴とするものである。
請求項８に記載の発明は、請求項５に記載の発明において、前記第２の配線の一部により渦巻き形状の薄膜誘導素子を形成することを特徴とするものである。
請求項９に記載の発明は、請求項５に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
【発明の効果】
【０００９】
この発明によれば、配線を含む半導体基板上に形成された絶縁膜の開口部内にＭＣＲ−ＣＶＤ法により銅からなる突起電極を配線の接続パッド部に接続させて形成することにより、例えば直径１０μｍ、高さ１０μｍの柱状電極等の突起電極を良好に形成することができる。
【発明を実施するための最良の形態】
【００１０】
（第１実施形態）
図１はこの発明の第１実施形態としての製造方法により製造された半導体装置の断面図を示す。この半導体装置は、ＣＳＰと呼ばれるもので、シリコン基板（半導体基板）１を備えている。シリコン基板１の上面には集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２が集積回路に接続されて設けられている。
【００１１】
接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた開口部４を介して露出されている。絶縁膜３の上面にはポリイミド系樹脂等からなる保護膜（絶縁膜）５が設けられている。絶縁膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。
【００１２】
保護膜５の上面には配線７が設けられている。配線７は、保護膜５の上面に設けられた銅等からなる下地金属層８と、下地金属層８の上面に設けられた銅からなる上部金属層９との２層構造となっている。配線７の一端部は、絶縁膜３および保護膜５の開口部４、６を介して接続パッド２に接続されている。
【００１３】
配線７を含む保護膜５の上面にはポリイミド系樹脂等からなるオーバーコート膜（絶縁膜）１０が設けられている。配線７の接続パッド部に対応する部分におけるオーバーコート膜１０には開口部１１が設けられている。オーバーコート膜１０の開口部１１内には銅からなる柱状電極（突起電極）１２が配線７の接続パッド部に接続されて設けられている。柱状電極１２の上面には半田ボール１３が設けられている。
【００１４】
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）の上面にアルミニウム系金属等からなる接続パッド２、酸化シリコン等からなる絶縁膜３およびポリイミド系樹脂等からなる保護膜５が形成され、接続パッド２の中央部が絶縁膜３および保護膜５に形成された開口部４、６を介して露出されたものを用意する。
【００１５】
この場合、半導体ウエハ２１の上面において各半導体装置が形成される領域には所定の機能の集積回路（図示せず）が形成され、接続パッド２はそれぞれ対応する部分に形成された集積回路に電気的に接続されている。なお、図２において、符号２２で示す領域はダイシングラインに対応する領域である。
【００１６】
次に、図３に示すように、絶縁膜３および保護膜５の開口部４、６を介して露出された接続パッド２の上面を含む保護膜５の上面全体に下地金属層８を形成する。この場合、下地金属層８は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
【００１７】
次に、下地金属層８の上面にメッキレジスト膜２３をパターン形成する。この場合、上部金属層９形成領域に対応する部分におけるメッキレジスト膜２３には開口部２４が形成されている。次に、下地金属層８をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２３の開口部２４内の下地金属層８の上面に上部金属層９を形成する。
【００１８】
次に、メッキレジスト膜２３を剥離し、次いで、上部金属層９をマスクとして上部金属層９下以外の領域における下地金属層８をエッチングして除去すると、図４に示すように、上部金属層９下にのみ下地金属層８が残存される。この状態では、下地金属層８およびその上面に形成された上部金属層９により、配線７が形成されている。
【００１９】
次に、図５に示すように、配線７を含む保護膜５の上面に、スピンコート法等により、例えば感光性ポジ型のポリイミド系樹脂からなるオーバーコート膜１０を形成する。次に、配線７の接続パッド部に対応する部分におけるオーバーコート膜１０に、フォトリソグラフィ法により、円形状の開口部１１を形成する。ここで、配線７上におけるオーバーコート膜１０の厚さは１０μｍ程度であり、開口部１１の直径は１０μｍ程度である。
【００２０】
次に、図６に示すように、オーバーコート膜１０の開口部１１内の配線７の接続パッド部上面に、塩化金属還元気相成長（ＭＣＲ−ＣＶＤ：Metal Clloride Reduction Chemical Vapor Deposition）法と呼ばれる金属成膜法により、銅からなる柱状電極１２を形成する。ＭＣＲ−ＣＶＤ法は、簡単に説明すると、反応空間内においてブラズマで塩素ガスを励起し、同反応空間内において銅のエッチングと還元による銅の析出とを同時に行なう方法である。
【００２１】
すなわち、図示していないが、まず、図５に示す状態におけるものを反応空間内の下部に配置し、その上方にバルク銅板を配置する。次に、反応空間内に塩素ガスを導入し、反応空間を取り巻くように設けられた誘導コイルに高周波電力を印加すると、反応空間内に塩素プラズマが発生する。この発生した塩素プラズマ中には多量の塩素ラジカルが含まれている。
【００２２】
塩素ラジカルは、バルク銅板をエッチングして前駆体ＣｕＣｌを発生させる。この発生したＣｕＣｌは、オーバーコート膜１０の開口部１１内の配線７の接続パッド部上面のみならず、オーバーコート膜１０の上面にも吸着される。この吸着されたＣｕＣｌは塩素ラジカルとの反応で還元され、これにより、オーバーコート膜１０の開口部１１内の配線７の接続パッド部上面のみならず、オーバーコート膜１０の上面にも銅が析出される。
【００２３】
しかるに、オーバーコート膜１０の上面においては、塩素ラジカルが過剰であるため、当該上面に析出された銅は過剰塩素ラジカルによって再度エッチングされ、当該上面に銅が成膜されることはない。一方、オーバーコート膜１０の開口部１１内においては、塩素ラジカルが適量であるため、オーバーコート膜１０の開口部１１内の配線７の接続パッド部上面に銅が成膜され、図６に示すように、柱状電極１２が形成される。
【００２４】
ここで、成膜条件として、成膜温度は２８０℃とし、プロセスガスは１０ｍｏｌ％Ｃｌ＋９０ｍｏｌ％Ａｒとし、ガス流量は１００ｓｃｃｍとし、高周波電力のパワーは３．０ｋｗとし、周波数は１３．５６ＭＨｚとすると、オーバーコート膜１０の開口部１１内の配線７の接続パッド部上面における銅の成膜速度は１１８ｎｍ／ｍｉｎ程度である。かくして、直径１０μｍ、高さ１０μｍの柱状電極１２は８５分程度で良好に形成される。
【００２５】
次に、図７に示すように、柱状電極１２の上面に半田ボール１３を形成する。次に、図８に示すように、半導体ウエハ２１、絶縁膜３、保護膜５およびオーバーコート膜１０をダイシングライン２２に沿って切断すると、図１に示す半導体装置が複数個得られる。
【００２６】
以上のように、この半導体装置の製造方法では、配線７を含む保護膜５の上面に形成されたオーバーコート膜１０の開口部１１内にＭＣＲ−ＣＶＤ法により銅からなる柱状電極１２を配線７の接続パッド部に接続させて形成することにより、直径１０μｍ、高さ１０μｍの柱状電極１２を良好に形成することができる。
【００２７】
ここで、柱状電極１２の直径および高さを共に１０μｍ超とすると、ＭＣＲ−ＣＶＤ法による銅の成膜速度は１１８ｎｍ／ｍｉｎ程度であるので、成膜時間が長くなり、好ましくない。したがって、柱状電極１２の直径および高さは共に１０μｍ以下が好ましい。
【００２８】
ところで、上記特許文献１に記載の半導体装置の製造方法では、柱状電極を形成するには、柱状電極形成用のメッキレジスト膜の形成工程、メッキレジスト膜への開口部の形成工程、電解メッキによる柱状電極の形成工程、メッキレジスト膜の剥離工程、という４工程が必要であり、その後、樹脂の塗布による封止膜の形成工程、封止膜の上面側の研削工程、という２工程が必要である。
【００２９】
これに対し、上記半導体装置の製造方法では、オーバーコート膜１０の形成工程、オーバーコート膜１０への開口部１１の形成工程、ＭＣＲ−ＣＶＤ法による柱状電極１２の形成工程、という３工程で済み、製造工程数を少なくすることができる。
【００３０】
（第２実施形態）
図９はこの発明の第２実施形態としての製造方法により製造された半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、オーバーコート膜１０の開口部１１を介して露出された配線７の接続パッド部上面およびオーバーコート膜１０の開口部１１の内壁面にチタンからなる有底円筒状の銅拡散防止膜３１を設け、銅拡散防止膜３１内に柱状電極１２を設け、柱状電極１２および銅拡散防止膜３１の上面に半田ボール１３を設けた点である。
【００３１】
このようにした場合には、銅からなる柱状電極１２の底面および外周面をチタンからなる銅拡散防止膜３１で覆っているので、柱状電極１２相互間および柱状電極１２と配線７との間におけるイオンマイグレーションの発生を防止することができる。
【００３２】
次に、この半導体装置の製造方法の一例について説明する。この場合、図５に示す工程後に、オーバーコート膜１０の開口部１１を介して露出された配線７の接続パッド部上面およびオーバーコート膜１０の開口部１１の内壁面に、ＭＣＲ−ＣＶＤ法により、チタンからなる有底円筒状の銅拡散防止膜３１を形成する。次に、銅拡散防止膜３１内に、ＭＣＲ−ＣＶＤ法により、銅からなる柱状電極１２を形成する。以下、半田ボール形成工程および切断工程を経ると、図９に示す半導体装置が複数個得られる。
【００３３】
（第３実施形態）
図１０（Ａ）はこの発明の第３実施形態としての製造方法により製造された半導体装置の断面図を示し、図１０（Ｂ）はオーバーコート膜１０および半田ボール１３を省略した状態における一部の平面図を示す。この場合、図１０（Ａ）は図１０（Ｂ）のＡ−Ａ線に沿う部分に相当する断面図である。この半導体装置において、図１に示す半導体装置と大きく異なる点は、配線を２層構造とし、且つ、上側の配線の一部により渦巻き形状の薄膜誘導素子を形成した点である。
【００３４】
すなわち、保護膜５の上面には第１の配線３２および第１の薄膜誘導素子用配線３３が設けられている。第１の配線３２および第１の薄膜誘導素子用配線３３は、保護膜５の上面に設けられた銅等からなる下地金属層３２ａ、３３ａと、下地金属層の上面に設けられた銅からなる上部金属層３２ｂ、３３ｂとの２層構造となっている。第１の配線３２および第１の薄膜誘導素子用配線３３の各一端部は、絶縁膜３および保護膜５の開口部４、６を介して接続パッド２に接続されている。
【００３５】
第１の配線３２および第１の薄膜誘導素子用配線３３を含む保護膜５の上面にはポリイミド系樹脂等からなる上層絶縁膜３４が設けられている。第１の配線３２および第１の薄膜誘導素子用配線３３の各接続パッド部に対応する部分における上層絶縁膜３４には開口部３５、３６が設けられている。上層絶縁膜３４の開口部３５、３６内には銅からなる上下導通用突起電極３７、３８が設けられている。
【００３６】
上層絶縁膜３４の上面には第２の配線４１、第２の薄膜誘導素子用配線４２および渦巻き形状の薄膜誘導素子４３が設けられている。第２の配線４１、第２の薄膜誘導素子用配線４２および渦巻き形状の薄膜誘導素子４３は、上層絶縁膜３４の上面に設けられた銅等からなる下地金属層４１ａ、４２ａ、４３ａと、下地金属層の上面に設けられた銅からなる上部金属層４１ｂ、４２ｂ、４３ｂとの２層構造となっている。第２の配線４１の一端部は上下導通用突起電極３７の上面に接続されている。渦巻き形状の薄膜誘導素子４３の内端部は上下導通用突起電極３８の上面に接続され、外端部は第２の薄膜誘導素子用配線４２の一端部に接続されている。
【００３７】
第２の配線４１、第２の薄膜誘導素子用配線４２および渦巻き形状の薄膜誘導素子４３を含む上層絶縁膜３４の上面にはポリイミド系樹脂等からなるオーバーコート膜４４が設けられている。第２の配線４１および第２の薄膜誘導素子用配線４２の各接続パッド部に対応する部分におけるオーバーコート膜４４には開口部４５、４６が設けられている。オーバーコート膜４４の開口部４５、４６内には銅からなる柱状電極４７、４８が設けられている。柱状電極４７、４８の各上面には半田ボール４９、５０が設けられている。
【００３８】
次に、この半導体装置の製造方法の一例について簡単に説明する。この場合、図４に示すような工程までは、上記第１実施形態の場合と同じである。次に、図１０を参照して説明すると、上層絶縁膜３４の開口部３５、３６内にＭＣＲ−ＣＶＤ法により銅からなる上下導通用突起電極３７、３８を第１の配線３２および第１の薄膜誘導素子用配線３３の各接続パッド部に接続させて形成する。この場合、上下導通用突起電極３７、３８の直径および高さは共に１０μｍ以下である。
【００３９】
次に、上層絶縁膜３４の上面に第２の配線４１、第２の薄膜誘導素子用配線４２および渦巻き形状の薄膜誘導素子４３を形成する。この状態では、第２の配線４１の一端部は上下導通用突起電極３７の上面に接続されている。渦巻き形状の薄膜誘導素子４３の内端部は上下導通用突起電極３８の上面に接続され、外端部は第２の薄膜誘導素子用配線４２の一端部に接続されている。
【００４０】
次に、第２の配線４１、第２の薄膜誘導素子用配線４２および渦巻き形状の薄膜誘導素子４３を含む上層絶縁膜３４の上面にポリイミド系樹脂等からなるオーバーコート膜４４を形成する。次に、第２の配線４１および第２の薄膜誘導素子用配線４２の各接続パッド部に対応する部分におけるオーバーコート膜４４に開口部４５、４６を形成する。
【００４１】
次に、オーバーコート膜４４の開口部４５、４６内にＭＣＲ−ＣＶＤ法により銅からなる柱状電極４７、４８を形成する。この場合、柱状電極４７、４８の直径および高さは共に１０μｍ以下である。次に、柱状電極４７、４８の各上面に半田ボール４９、５０を形成する。次に、ダイシング工程を経ると、図１０（Ａ）、（Ｂ）に示す半導体装置が複数個得られる。
【００４２】
以上のように、この半導体装置の製造方法では、第１の配線３２および第１の薄膜誘導素子用配線３３を含む保護膜５の上面に形成された上層絶縁膜３４の開口部３５、３６内にＭＣＲ−ＣＶＤ法により銅からなる上下導通用突起電極３７、３８を第１の配線３２および第１の薄膜誘導素子用配線３３の各接続パッド部に接続させて形成することにより、例えば直径１０μｍ、高さ１０μｍの上下導通用突起電極３７、３８を良好に形成することができる。
【００４３】
なお、上層絶縁膜３４の開口部３５、３６を介して露出された第１の配線３２および第１の薄膜誘導素子用配線３３の各接続パッド部上面および上層絶縁膜３４の開口部３５、３６の各内壁面にチタンからなる有底円筒状の銅拡散防止膜を形成し、銅拡散防止膜内に上下導通用突起電極３７、３８を形成するようにしてもよい。
【００４４】
また、オーバーコート膜４４の開口部４５、４６を介して露出された第２の配線４１および第２の薄膜誘導素子用配線４２の各接続パッド部上面およびオーバーコート膜４４の開口部４５、４６の内壁面にチタンからなる有底円筒状の銅拡散防止膜を形成し、銅拡散防止膜内に柱状電極４７、４８を形成し、柱状電極４７、４８および銅拡散防止膜の上面に半田ボール４９、５０を形成するようにしてもよい。
【図面の簡単な説明】
【００４５】
【図１】この発明の第１実施形態としての製造方法により製造された半導体装置の断面図。
【図２】図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】この発明の第２実施形態としての製造方法により製造された半導体装置の断面図。
【図１０】この発明の第３実施形態としての製造方法により製造された半導体装置の断面図。
【符号の説明】
【００４６】
１  シリコン基板
２  接続パッド
３  絶縁膜
５  保護膜
７  配線
１０  オーバーコート膜
１１  開口部
１２  柱状電極
１３  半田ボール
【図１】
0005044353.tif 000002
【図２】
0005044353.tif 000003
【図３】
0005044353.tif 000004
【図４】
0005044353.tif 000005
【図５】
0005044353.tif 000006
【図６】
0005044353.tif 000007
【図７】
0005044353.tif 000008
【図８】
0005044353.tif 000009
【図９】
0005044353.tif 000010
【図１０】
0005044353.tif 000011