(57)【特許請求の範囲】
【請求項１】
ソース電極、ゲート電極、およびドレイン電極と、基板コンタクトとを含み、
ａ）少なくとも部分的に量子井戸（２２）で構成される導電領域（２０、２２、２４）を組み込む電界効果型トランジスタ（１０）であること、
ｂ）電界効果型トランジスタ（１０）が、バイアスされておらず、かつ通常の動作温度にあるとき、量子井戸（２２）が、少なくとも部分的に真性の導電状態にあること、および
ｃ）前記量子井戸（２２）内の真性の導電性を低下させ、電荷キャリヤを外因性飽和状態に対応する１つのタイプだけに主に限るように、バイアス可能な少なくとも１つの接合（２４／３０）を含み、
バイアス可能な少なくとも１つの接合が、量子井戸から基板コンタクトへ小数キャリヤ抽出を引き起こすため、ソース電極とドレイン電極の一方または両方と、基板コンタクトを介して逆バイアス可能なｐｎ接合であることを特徴とする、抽出トランジスタ。
【請求項２】
前記量子井戸（２２）への少数キャリヤ供給を阻止するために、量子井戸の下面に配置された排除接合（２０／２２）を含むことを特徴とする、請求項１に記載のトランジスタ。
【請求項３】
前記量子井戸（２２）のバンドギャップよりも広い異なるバンドギャップの２つの半導体材料の間に、量子井戸と基板の間に配置される排除ヘテロ接合（１９／２０）を少なくとも部分的に組み込むことによって、キャリヤ排除のために構成されることを特徴とする、請求項１または２に記載のトランジスタ。
【請求項４】
バイアス可能な接合が、量子井戸（２２）からキャリヤを取り除くための抽出接合（２４／３０ａ、２４／３０ｂ）であることを特徴とする、請求項１に記載のトランジスタ。
【請求項５】
前記抽出接合（２４／３０）が、インジウムアンチモン（３０）と、インジウムアンチモンよりも広いバンドギャップを有する半導体材料（２４）との間のヘテロ接合であることを特徴とする、請求項４に記載のトランジスタ。
【請求項６】
より広いバンドギャップ材料（２４）が、インジウムアルミニウムアンチモン材料であることを特徴とする、請求項５に記載のトランジスタ。
【請求項７】
インジウムアルミニウムアンチモン材料が、Ｉｎ１−ｘＡｌｘＳｂであり、ただしｘが０．１０から０．５の範囲にあることを特徴とする、請求項６に記載のトランジスタ。
【請求項８】
ｘが０．１５から０．２の範囲にあることを特徴とする、請求項７に記載のトランジスタ。
【請求項９】
ｘが０．１５であることを特徴とする、請求項８に記載のトランジスタ。
【請求項１０】
前記量子井戸（２２）材料が、０．４ｅＶよりも小さいバンドギャップを有することを特徴とする、請求項１に記載のトランジスタ。
【請求項１１】
前記量子井戸（２２）材料が、インジウムアンチモン材料から成ることを特徴とする、請求項１に記載のトランジスタ。
【請求項１２】
前記量子井戸（２２）のための電荷キャリヤの主なソースとなるように構成されたδドープ層を含むことを特徴とする、請求項１から１１のいずれか一項に記載のトランジスタ。
【請求項１３】
ソース電極とドレイン電極の一方または両方と、基板コンタクトとの間に形成された、
【数１】
0004972267.tif 000013
ダイオード構造を有し、ｐの下に表記された一本のアンダーバーはｐよりも広いバンドギャップを示し、ｐの下に表記された二本のアンダーバーは、ｐよりも広いバンドギャップを示す一本のアンダーバーを表記したｐよりも更に広いバンドギャップを示し、ｎ＋がソース電極、ドレイン側に対応し、ｐ＋が基板コンタクト側に対応することを特徴とする、請求項１から１２のいずれか一項に記載のトランジスタ。
【請求項１４】
ソース電極とドレイン電極の一方または両方と、基板コンタクトとの間に形成された、ｎ＋ｐ−−量子井戸−ｐ−ｐ＋ダイオード構造を有し、ｐの下に表記された一本のアンダーバーはｐよりも広いバンドギャップを示し、ｎ＋がソース電極、ドレイン側に対応し、ｐ＋が基板コンタクト側に対応することを特徴とする、請求項１から１３のいずれか一項に記載のトランジスタ。
【請求項１５】
前記量子井戸（２２）への少数キャリヤの供給を阻止するための、量子井戸の下面に配置される第１の排除接合（２０／２２）、および該第１の排除接合と基板の間に配置された、そのような阻止作用を高めるためのバリヤ層（１９）を有し、該バリヤ層が第１の排除接合を構成する材料のバンドギャップよりも広いバンドギャップを有していることを特徴とする、請求項１に記載のトランジスタ。
【請求項１６】
絶縁材料（３２）によって活性領域（２４）から絶縁されたゲートコンタクト（３４ｃ）を有することを特徴とする、請求項１から１５のいずれか一項に記載のトランジスタ。
【請求項１７】
絶縁材料（３２）が二酸化ケイ素であることを特徴とする、請求項１６に記載のトランジスタ。
【請求項１８】
活性領域（２４）のバンドギャップよりも広いバンドギャップの半導体材料（３２）によって、活性領域（２２、２４）から分離されたゲートコンタクト（３４ｃ）を含むことを特徴とする、請求項１から１５のいずれか一項に記載のトランジスタ。
【請求項１９】
活性領域（２２、２４）の表面上に直接的に堆積され、活性領域に対してショットキーコンタクトを形成するゲートコンタクトを含むことを特徴とする、請求項１から１５のいずれか一項に記載のトランジスタ。
【請求項２０】
前記基板コンタクト（１８）が、ソース電極（３４ａ）に接続されることを特徴とする、請求項１に記載のトランジスタ。
【請求項２１】
ｐチャネルトランジスタであることを特徴とする、請求項１に記載のトランジスタ。
【請求項２２】
ソース電極とドレイン電極の一方または両方と、基板コンタクトとの間の層構造である、活性領域のための正孔の主なソースを与えるδドープ層を備えた、
【数２】
0004972267.tif 000014
構造であり、ｎの下に表記された一本のアンダーバーはｎよりも広いバンドギャップを示し、ｎの下に表記された二本のアンダーバーは、ｎよりも広いバンドギャップを示す一本のアンダーバーを表記したｎよりも更に広いバンドギャップを示し、ｐ＋がソース電極、ドレイン側に対応し、ｎ＋が基板コンタクト側に対応することを特徴とする、請求項２１に記載のトランジスタ。
【請求項２３】
ソース電極とドレイン電極の一方または両方と、基板コンタクトとの間の層構造である、活性領域のための正孔の主なソースを与えるδドープ層を備えた
【数３】
0004972267.tif 000015
構造であり、ｐの下に表記された一本のアンダーバーはｐよりも広いバンドギャップを示し、ｎの下に表記された二本のアンダーバーは、ｎよりも広いバンドギャップを示す一本のアンダーバーを表記したｎよりも更に広いバンドギャップを示し、ｐ＋がソース電極、ドレイン側に対応し、ｎ＋が基板コンタクト側に対応することを特徴とする、請求項２１に記載のトランジスタ。
【請求項２４】
トランジスタ動作を得る方法であって、
ａ）ｉ）ソース電極、ゲート電極、およびドレイン電極（３４）と、基板コンタクト（１８）と、ソース電極とドレイン電極の一方または両方と基板コンタクトとの間にある、少数キャリヤ抽出のために基板コンタクト（１８）を介した逆バイアス印加が可能なｐｎ接合（２４／３０）と、
ｉｉ）トランジスタ（１０）がバイアスされておらず、通常の動作温度にあるとき、少なくとも部分的に真性導電状態にある少なくとも部分的に量子井戸（２２）から成る導電領域（２０、２２、２４）とを組み込み、
ｉｉｉ）上記ｐｎ接合（２４／３０）は、量子井戸（２２）で真性の導電性を低下させ、かつ電荷キャリヤを外因性飽和の状態に対応する１つのタイプだけに主に限るようにバイアス可能である、
抽出電界効果トランジスタ（１０）を提供するステップと、
ｂ）  前記ｐｎ接合（２４／３０）を逆バイアスするように、そして、前記基板コンタクト（１８）が、ソース電極（３４ａ）と同じ電位となるように、またはソース電極が前記ｐｎ接合（２４／３０）のｎ型またはｐ型成分（３０ａ）のいずれに結合されるかによって、ソース電極（３４ａ）に対して正または負となるように、基板コンタクト（１８）をバイアスするステップとを含むことを特徴とする方法。
【発明の詳細な説明】
【０００１】
本発明は、抽出トランジスタ（ｅｘｔｒａｃｔｉｎｇ  ｔｒａｎｓｉｓｔｏｒ）、すなわちキャリヤ抽出によって真性導電率を減少させるトランジスタに関する。
【０００２】
先行技術を考える前に、半導体の命名法と特性を考察する。トランジスタ動作は、半導体材料内の電気的輸送作用によるものであり、広義に言うと、不飽和外因性（ｕｎｓａｔｕｒａｔｅｄ  ｅｘｔｒｉｎｓｉｃ）、飽和外因性（ｓａｔｕｒａｔｅｄ  ｅｘｔｒｉｎｓｉｃ）、および真性（ｉｎｔｒｉｎｓｉｃ）の３つの重要な導電状態があり、これらはそれぞれ低温度、中間温度、および高温度で生じる。不飽和外因性の状態では、すべての不純物をイオン化するのには熱エネルギーが不充分であり、温度が上昇するにつれて、さらに多くの不純物がイオン化するので、キャリヤ濃度は温度依存性である。キャリヤは、単一種のドーパント不純物、すなわちドナーまたはアクセプタから熱的に活性化される。導電性は、実質的に１つのバンドの１つの種類のキャリヤ、すなわち伝導帯にある電子、または荷電子帯にある正孔（両方ではない）による。飽和外因性の状態は、類似しているが、より高温で生じ、事実上すべての不純物がイオン化されているが、有意な数の荷電子帯状態をイオン化して電子−正孔対を生じるのには充分な熱エネルギーは利用不可能である。すなわち、キャリヤ濃度は温度と概ね無関係である。
【０００３】
真性の状態では、導電性は、不純物から活性化される１つのタイプのキャリヤに加えて、両方のタイプのキャリヤ、すなわち電子−正孔対を生じる、荷電子帯状態の熱的イオン化から実質的な貢献を受ける。導電性は、両方のバンドにある両方の種類のキャリヤ、すなわち伝導帯にある電子と荷電子帯にある正孔による。電子−正孔対の濃度が温度依存性であるので、この状態では導電率は温度で変化する。外因性と真性の状態の間には中間の過渡領域が存在し、そこでは導電性は、部分的に外因性であって部分的に真性であり、一方のタイプの電荷キャリヤに他方よりも多くの増加を引き起こす、すなわち多数キャリヤと少数キャリヤを生じる。それは、Ｇｅではドーピングに依存して周囲温度またはその近辺である。真性の導電性の開始温度は、バンドギャップとドーパント濃度によって決まり、低ドーピングのギャップの狭い半導体では、周囲温度よりも１５０Ｋ低い温度で生じることもあり得る。
【０００４】
周囲温度で飽和外因性の状態をもつＳｉおよびＧａＡｓのような材料は、それらの不充分な移動度特性にもかかわらずトランジスタ応用に好ましい。これはデバイスの活性領域で必要な真性キャリヤ濃度が極めて低いという理由による。高純度のＧｅは周囲温度で真性であり、これから類推して、高い抵抗率Ｉの（「真性の」）領域が、周囲温度下で事実上外因性であるＰＩＮダイオードのように、微量ドープされたＳｉは、真性と誤って称されることがある。現在入手可能な最も純粋なＳｉは、周囲温度で真性となる不純物濃度を超える。
【０００５】
インジウムアンチモン（ＩｎＳｂ）のようなバンドギャップの狭い半導体は、極めて低い電子有効質量、極めて高い電子移動度、および高い飽和速度といった有用な特性を有する。これらは、超高速トランジスタ応用にとって大いに興味深い可能性がある。特にＩｎＳｂは、低電場でのその電子移動度μｅが、ＧａＡｓの電子移動度よりも９倍高く、その飽和速度ｖｓａｔが、５倍以上高く、しかもＧａＡｓがＳｉよりも優れた特性を有するにもかかわらず、そうであるので高速で低消費電力のトランジスタにとって有望な材料である。ＩｎＳｂはまた、０．５μｍを超える長いバリスティック（ｂａｌｌｉｓｔｉｃ、弾道）平均自由行程を有すると予測される。このことは、ＩｎＳｂが極めて低い電圧で、したがって低消費電力で高速動作する能力を有し、ＩｎＳｂを携帯型で高密度の応用分野にとって理想的なものにするであろうことを示唆する。シリコン、ＧａＡｓ、およびＩｎＳｂの２９５Ｋ（周囲温度）における特性のいくつかを、以下の表１で比較する。
【表１】
0004972267.tif 000002
【０００６】
最近まで、ＩｎＳｂの潜在的に価値ある特性は、バンドギャップの狭さ、したがってＳｉおよびＧａＡｓそれぞれの６倍および９倍という高い真性キャリヤ濃度（〜２×１０１６ｃｍ−３）のために、周囲温度では受容不可能なものであった。これは、少数キャリヤ濃度が、通常のドープレベルで要求される値よりもはるかに高くなり、通常の動作温度、または２９５Ｋの周囲温度または周囲温度付近で、ＩｎＳｂデバイスが高いリーク電流を示すことにつながる。これは周囲温度以上で、ＩｎＳｂおよびその他の狭バンドギャップ材料をデバイスに使用することから除外する、根本的な問題であると多年にわたって考えられた。
【０００７】
しかしながらこの問題は、米国特許第５，３８２，８１４号の主題の発明である程度克服された。この特許は、平衡レベルよりも低いキャリヤ濃度に対する真性の貢献を低減するために、キャリヤの排除（ｅｘｃｌｕｓｉｏｎ）と抽出（ｅｘｔｒａｃｔｉｏｎ）の現象を使用する、非平衡の金属−絶縁体−半導体型電界効果トランジスタ（ＭＩＳＦＥＴ）を開示している。このＭＩＳＦＥＴは、ｐ＋ｐ＋ｐ−ｎ＋構造であり、ここでｐは、ＩｎＳｂ層を示し、ｐは、歪みをもつＩｎ１−ｘＡｌｘＳｂ層（下線を引いたｐは、ｐよりも広いバンドギャップを表わす）であり、ｐ−は、周囲動作温度で真性となるわずかにドープされたｐ型領域を表わし、＋の肩文字は、高いドーパント濃度を表わす。これら４つの層は、隣り合う層の対の間の３つの接合、すなわちｐ＋ｐ＋、ｐ＋ｐ−、およびｐ−ｎ＋接合それぞれを規定する。デバイスの活性領域は、ｐ−領域であり、少数キャリヤは、そこから抽出コンタクトとして作用するｐ−ｎ＋接合で取り去られる。ｐ＋ｐ−接合は、これらのキャリヤの再導入を阻止する排除コンタクトである。その結果、印加バイアス下で、少数キャリヤ濃度は活性領域になり、多数キャリヤ濃度はそれに伴って電荷の中性を保つために同様の量になる。これは同様の量で、電子と正孔の濃度を低下させ、それは導電度（電子−正孔対）への真性の貢献の低下に対応し、活性領域を外因性に類似する状態にする。
【０００８】
特許協力条約の下で公開された国際特許出願第ＷＯ  ９９／２８９７５号は、周波数応答を向上させるために直線化したチャネルを有する同様のトランジスタに関するものである。しかしながらこれらの先行技術の抽出デバイスは、電力必要量と動作温度を増加させる、比較的高いリーク電流をそれらが示すという問題を免れない。
【０００９】
先行技術よりも低いリーク電流で動作可能な、抽出トランジスタの別の形態を提供することが本発明の目的である。
【００１０】
抽出トランジスタは次の特徴を有する。
【００１１】
ａ）少なくとも部分的に量子井戸から成る導電領域を取り込む電界効果型トランジスタである。
【００１２】
ｂ）量子井戸は、トランジスタがバイアスされておらず、かつ通常の動作温度にあるとき、少なくとも部分的に真性の導電状態にある。
【００１３】
ｃ）量子井戸内で真性の導電性を低減させ、かつ電荷キャリヤを外因性の飽和の状態に対応する１つのタイプだけに主に限るためにバイアス可能である、少なくとも１つの接合を含む。
【００１４】
本発明は、半導体デバイス製造の一般的技術によるトランジスタ設計でもって、リーク電流を大幅に削減することが可能な利点を提供する。本発明の例は、リーク電流において一桁の削減を示した。
【００１５】
本発明のトランジスタは、量子井戸への少数キャリヤ供給を阻止するために排除接合を含むこともあり、それは、量子井戸のバンドギャップよりも広い異なるバンドギャップの２つの半導体材料間の排除ヘテロ接合を取り込むことに少なくとも部分的によって、キャリヤ排除のために構成されてもよい。
【００１６】
バイアス可能な接合は、量子井戸からキャリヤを取り除くための抽出接合であってもよい。それは、インジウムアンチモンと、インジウムアンチモンよりも広いバンドギャップを有する半導体材料、例えばｘが０．１０から０．５、好ましくは０．１５から０．２の範囲内、または実質的に０．１５である、インジウムアルミニウムアンチモンとの間のヘテロ接合であってもよい。
【００１７】
排除接合は、インジウムアンチモンと、インジウムアンチモンよりも広いバンドギャップを有する半導体材料との間のヘテロ接合であってもよい。
【００１８】
量子井戸材料は、０．４ｅＶよりも狭いバンドギャップを有してもよく、インジウムアンチモンであってもよい。
【００１９】
好ましい実施形態では、本発明のトランジスタは、量子井戸のための電荷キャリヤの主なソースとなるように構成されるδドープ層を含む。それは、
【００２０】
【数４】
0004972267.tif 000003
ダイオード構造またはｎ＋ｐ−−量子井戸−ｐ−ｐ＋ダイオード構造を有してもよい。
【００２１】
本発明のトランジスタは、量子井戸への少数キャリヤ供給を阻止するための第１の排除接合と、そのような阻止作用を高めるための広いバンドギャップのバリヤ層とを含んでもよい。本発明のトランジスタは、二酸化ケイ素あるいは広いバンドギャップの半導体材料のような絶縁材料によって、活性領域から絶縁されたゲートコンタクトを含んでもよい。
【００２２】
代わりにトランジスタは、活性領域の表面上に直接的に堆積されてショットキーコンタクトを形成するゲートコンタクトを含んでもよい。
【００２３】
一実施形態では、トランジスタは、ソース電極、ゲート電極、およびドレイン電極と、基板コンタクトとを有し、バイアス可能な接合は、量子井戸からの少数キャリヤの抽出を生じるために基板コンタクトを介して逆バイアス可能なｐｎ接合であり、基板コンタクトは外部でソース電極に接続される。
【００２４】
トランジスタは、
【数５】
0004972267.tif 000004
または
【数６】
0004972267.tif 000005
構造を有するｐチャネルであってもよく、活性領域のための正孔の主なソースを提供するδドープ層を含んでもよい。
【００２５】
別の態様では、本発明は、トランジスタ動作を得る方法を提供するものであって、次のステップを含むことで特徴付けられる。
【００２６】
ａ）次下のものを組み込む抽出電界効果トランジスタを提供するステップ。すなわち、
ｉ）ソース電極、ゲート電極、およびドレイン電極と、基板コンタクトと、該電極とコンタクトとの間にある、少数キャリヤ抽出のために基板コンタクトを介したバイアス印加が可能なｐｎ接合と、
ｉｉ）トランジスタがバイアスされておらず、通常の動作温度にあるとき、少なくとも部分的に真性導電状態にある少なくとも部分的に量子井戸から成る導電性領域と、
ｉｉｉ）量子井戸内で真性の導電性を低下させ、かつ電荷キャリヤを外因性飽和状態に対応する１つのタイプだけに主に限るために、バイアス可能な少なくとも１つの接合とである。
【００２７】
ｂ）ｐｎ接合を逆バイアスし、基板コンタクトがソース電極と同じ電位になる、またはソース電極が、ｐｎ接合のｐ型またはｎ型成分のいずれに結合されるかによって、ソース電極に対して負または正になるように構成するために、基板コンタクトをバイアスするステップ。
【００２８】
本発明をさらに充分に理解できるように、ここで単なる例として、その実施形態を、本発明の抽出トランジスタの概略の縦方向断面図である添付の１枚の図面を参照しながら説明する。
【００２９】
図によると、デプレッションモードの抽出電界効果型トランジスタ（ＦＥＴ）１０が示されているが、１２などジグザグの線で示されるように、同じ縮尺では示されていない。ＦＥＴ１０は、ＧａＡｓの絶縁基板１６の上に、高いドーパント濃度２×１０１８ｃｍ−３の、１μｍの厚さのｐ＋タイプのＩｎ０．８５Ａｌ０．１５Ｓｂの基板層１４を組み込み、該基板層１４は、場合によってはもっと遠くに配置されてもよい電気バイアスコンタクト１８を有する。この基板層１４は、場合によっては高いドーパント濃度２×１０１８ｃｍ−３をもつ２０ｎｍの厚さの
【数７】
0004972267.tif 000006
型Ｉｎ０．７Ａｌ０．３Ｓｂのバリヤ層１９を含み、ここで
【数８】
0004972267.tif 000007
の二重下線は、（述べたように）ｐよりも広いバンドギャップを示すｐ＋よりも広いバンドギャップを示す。バリヤ層１９は、３×１０１６ｃｍ−３未満でドープされる厚さ０．５μｍのｐ−型Ｉｎ０．８５Ａｌ０．１５Ｓｂの層２０で上を覆われる。
【００３０】
層２０の上には、３×１０１６ｃｍ−３未満のドーパント濃度をもつ厚さ１５ｎｍのｐ−型ＩｎＳｂの量子井戸２２がある。量子井戸２２は、今度は厚さ１５０ｎｍの層２４（受容可能な厚さ範囲１００〜２００ｎｍ）で上を覆われる。層２４は、主に３×１０１６ｃｍ−３未満のｐ−型のＩｎ０．８５Ａｌ０．１５Ｓｂで構成され、それは、超薄型のシリコンのｎ型δドープ層２８を組み込むでいる。δドープ層２８は破線で示され、１０〜４０ｎｍの範囲の距離で量子井戸２２から間隔を置かれる。δドープ層は、単位面積当たり６×１０１１ｃｍ−２から２×１０１２ｃｍ−２の範囲、例えば１×１０１２ｃｍ−２の濃度で二次元の電子ガス（ｅｌｅｃｔｒｏｎ  ｇａｓ）を供給し、その電子ガスは、エネルギーの面で都合がよいので量子井戸２２内で生じ、これは変調ドープ（ｍｏｄｕｌａｔｉｏｎ  ｄｏｐｉｎｇ）と称され、電子ガス濃度は、ドーパント濃度だけの関数であるので、実質的に温度に無関係なままである。
【００３１】
層２４は、その上に堆積された３０ｎｍの厚さのＩｎＳｂの２つの外側ｎ＋コンタクト領域３０ａと３０ｂ、および中央絶縁層３２を有し、３０ａ、３０ｂおよび３２は、今度はその上にそれぞれ金属層３４ａ、３４ｂおよび３４ｃ（まとめて３４）で覆われる。絶縁層３２は、二酸化ケイ素、またはＩｎＳｂよりも広いバンドギャップの半導体材料であってもよい。金属層３４は、電気接続として、それぞれＦＥＴ１０のＦＥＴソースおよびドレイン電極として作用する。ｎ＋コンタクト領域３０ａと３０ｂは、０．５から２μｍの範囲、例えば１μｍの距離で分離される。
【００３２】
ＦＥＴ１０は、
【数９】
0004972267.tif 000008
ダイオード構造であり、量子井戸２２は、逆バイアスが印加されると、すなわちソース電極３４ａとドレイン電極３４ｂの一方または両方が、基板層コンタクト１８に関して正にバイアスされると、キャリヤ抽出を受ける。これは、層２４と層３０ａ／３０ｂ各々との間の界面が、逆バイアスされると抽出コンタクトとなるｎ＋ｐ−接合であるためである。量子井戸２２内のキャリヤ濃度は、バイアスによって、バイアスがないとき優勢である真性平衡よりもかなり低下させられ、ここでもやはり飽和外因性状態と似た状態で温度と概ね無関係となる。これは、ＦＥＴ１０をオフにするためにゲート３４ｃに負バイアスが印加されるときに、ソース３４ａとドレイン３４ｂとの間の低いリーク電流を与える。その後、δドープ層２８からの電子が、量子井戸２２内の電荷キャリヤの主なソースとなる。ＦＥＴの活性領域、すなわちコンタクト層３０ａと３０ｂ間でゲートで制御された導電性チャネルは、主として量子井戸２２内の活性領域である。ＦＥＴ１０の層１４、１９、２０および２４は、量子井戸２２のバンドギャップよりもはるかに広いバンドギャップを有し、これらの領域からのリーク電流の寄与は無視できる。
【００３３】
キャリヤ抽出の原理は、先行技術で知られており、例えば欧州特許第ＥＰ  ０１６７３０５号および米国特許第５，０１６，０７３号で述べられている。キャリア抽出の原理は、少数キャリヤを半導体領域から、少数キャリアが置き換わるよりも高い速度で取り除くステップを含み、それは、バイアスされたｐｎ接合２４／３０で生じるものであって、バイアスされたｐｎ接合で、少数キャリヤが拡散し、電位降下によって少数キャリヤが接合部にわたって一掃される、すなわち少数キャリアが抽出され、その領域から無くなる。これらのキャリヤ（このケースでは電子）は、唯一の利用可能なソースが、ｐ−層２０であり、ｐ−層２０が、キャリアの不充分な（わずかな）濃度しか有さないので、すなわち層２０と２２との間のｐ−ｐ−接合、および層１９と２０との間の
【数１０】
0004972267.tif 000009
接合は、少数キャリヤが量子井戸２２に到達するのを阻止する、排除コンタクトと称されるものであるので、量子井戸２２内で再充足されることはあり得ない。
【００３４】
ＦＥＴ１０では、量子井戸（２２）内のキャリヤ濃度は、低く保たれて温度と無関係であり、これは、要求される応用にとって先行技術のデバイスよりも適切なものにする。量子井戸のキャリヤ濃度は、電子−正孔対の熱的活性化とは違って、温度と無関係なパラメータである変調ドープによってほとんど大部分が決定されるので、要求される応用に関して良好にはたらく。バイアス下でのＦＥＴのオフ状態のリーク電流（すなわちゲートが遮断するするようにバイアスされたソース−ドレイン電流）は、匹敵する先行技術のデバイスよりも少なくとも一桁低い。
【００３５】
ゲート絶縁層３２に起因して、ＦＥＴ１０は、金属−絶縁体−半導体デバイス、すなわちＭＩＳＦＥＴである。ゲート電極３４ｃをｐ−層２４に対するショットキーコンタクトにする絶縁層３２を省略することは可能である。このショットキーのケースでは、ＦＥＴの相互コンダクタンスは、約３０〜７０ｎｍの通常のゲート酸化物厚さを有する匹敵する先行技術のデバイスの相互コンダクタンスよりも約３〜４倍高い。出力コンダクタンスは、通常、米国特許第５，３８２，８１４号、および特許協力条約の下で公開された国際特許出願第ＷＯ  ９９／２８９７５号の主題である匹敵する先行技術のデバイスの出力コンダクタンスの半分である。これらの特性は、大部分はＦＥＴ１０の広いバンドギャップの半導体材料が優勢である結果として得られる。そのような材料は、低いリーク電流、および量子井戸２２内のキャリヤの閉じ込めを与えて、優れたトランジスタ動作、すなわち高い利得と低い出力コンダクタンスを与える。
【００３６】
バリヤ層１９は、また任意である、というのは、ＦＥＴ１０はバリヤ層が無くても実行可能だからである。すなわち、より効率的なキャリヤ排除を提供することによってオフ状態でより低いリーク電流を実現するように意図されているが、この効果がいかに有意であるかは知られていない。層２０と２２との間の排除接合に加えて、層１９と２０との間に排除接合を提供する。すなわち、この追加の接合は、同様の伝導型（ｐ型）であるが、両方共にインジウムアンチモンのバンドギャップよりも広い異なるバンドギャップの２つの半導体材料の間のヘテロ接合である。
【００３７】
ＦＥＴ１０は、基板層コンタクト１８をソース電極３４ａに関して逆バイアスして、または同じ電位のコンタクト１８と電極３４ａで、またはこれらを互いに短絡して動作させられてもよい。ＦＥＴ１０は、大部分は、ｎ型の層３０ａと３０ｂを備えて大部分はｐ型であるので、逆バイアスされた基板層コンタクト１８は、ソース電極３４ａに関して負にバイアスされる。層の逆の電導型、すなわち層３０ａと３０ｂに等価のｐ型コンタクト層、およびｎ型の他の層の等価ＦＥＴについては、逆バイアスされた基板層コンタクト１８は、ソース電極に関して正にバイアスされるであろう、すなわち基板層コンタクト１８は、ソース電極（３４ａ）に関して、そのような電極が、抽出ｐｎ接合（２４／３０）のｎ型またはｐ型成分（３０ａ）のいずれに結合されるかによって正かまたは負となる。
【００３８】
ＦＥＴ１０は、量子井戸２２内で電子が導電性を提供するので、ｎチャネルデバイスである。ｐチャネル均等物は、ＦＥＴ１０の各々の層１４／１９／２０／２２／２４／３０を、それぞれの反対の電導型に変えることによって形成される、すなわち
【数１１】
0004972267.tif 000010
構造が、層２２の均等物の量子井戸のために正孔の主なソースを提供するベリリウムのδドープ層を備えた、
【数１２】
0004972267.tif 000011
構造になることによって形成される。量子井戸の均等物とその隣接する層、すなわち層２２、２０および２４の電導型を変えることは、実際のところ本質的なものではない。これらの層は、低いドーパント濃度を有し、したがってデバイス動作にほとんど影響を与えない。もしもそれらが変えられない場合、結果的に得られる構造は、
【数１３】
0004972267.tif 000012
となる。これらのｐチャネルのデバイスのいずれかは、各々が、層２２に歪みのある量子井戸均等物を含んでいて、そのような井戸が、より少ない正孔輸送に起因する正孔移動度を上げると考えられるので有利かもしれない。
【図面の簡単な説明】
【図１】  本発明の抽出トランジスタの概略の縦方向断面図である。
【図１】
0004972267.tif 000016