(57)【特許請求の範囲】
【請求項１】
クロック信号に基づいて、画素に映像信号を書き込むためのサンプリングパルスを順次生成する複数のシフトレジスタ部であって、それぞれのシフトレジスタ部は２つのシフトレジスタを有し、前記２つのシフトレジスタに基づいて１つの前記サンプリングパルスを生成し、全ての前記サンプリングパルスは、前記クロック信号の立ち上がりおよび立ち下がりのうちの予め設定されたいずれか一方に基づいて生成される前記複数のシフトレジスタ部と、
１つの前記シフトレジスタ部が生成する前記サンプリングパルスが供給される複数の前記画素から１つの画素ブロックが構成される複数の画素ブロックであって、それぞれの前記画素ブロックに対応付けられた前記シフトレジスタ部の生成する前記サンプリングパルスに基づいて、前記画素ブロック内の前記複数の画素に同時に書き込みが行われる前記複数の画素ブロックと、
前記画素ブロック毎に該画素ブロックを構成するそれぞれの前記画素に対応する映像信号を供給する映像信号線と、
前記画素毎に設けられ、前記画素と当該画素に対応する前記映像信号線とを接続し、当該画素に前記映像信号を供給するデータ線と、
前記データ線毎に該データ線と該データ線に対応する前記映像信号線との間に配置され、前記サンプリングパルスに基づいて当該画素ブロック内の前記複数の画素に対応する前記データ線と前記映像信号線との接続状態を切り替えるスイッチ部とを有し、
所定の画素ブロックに対して映像信号が供給された際に、前記シフトレジスタ部から供給される１つのサンプリングパルスに基づいて前記所定の画素ブロック内の画素に対応する各スイッチ部が同時にオン状態になることにより、前記映像信号が前記画素ブロック内のそれぞれの前記画素に供給されるとともに、前記所定の画素ブロックに対する書き込みが終了した後に次の前記画素ブロックに書き込みを行う第１の書き込み方式と、前記シフトレジスタ部を駆動する際に供給されるスタート信号のパルス幅を前記第１の書き込み方式より大きくすることにより、前記所定の画素ブロックに対する書き込みが行われている状態で前記次の画素ブロックに書き込みを行う第２の書き込み方式とのいずれか一方により書き込み動作を行う、表示装置。
【請求項２】
前記シフトレジスタ部は、  
前記２つのシフトレジスタのうちの一方のシフトレジスタおよび他方のシフトレジスタに前記クロック信号が供給されるように構成されているとともに、前記他方のシフトレジスタから前記サンプリングパルスが出力されるように構成されている、請求項１に記載の表示装置。
【請求項３】
前記一方のシフトレジスタから出力された信号が前記他方のシフトレジスタに入力されるように構成されているとともに、前記他方のシフトレジスタによりサンプリングパルスとして出力信号が生成されるように構成されている、請求項２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、複数のシフトレジスタを備えた表示装置に関する。
【背景技術】
【０００２】
従来、複数のシフトレジスタを備えた表示装置が知られている（たとえば、特許文献１
参照）。
【０００３】
上記特許文献１には、データ線と映像信号線との間に配置されたスイッチ部（ＨＳＷ）
と、スイッチ部のオンオフを制御する信号（サンプリングパルス）を生成するためのシフ
トレジスタとを備えた液晶表示装置が開示されている。上記特許文献１に記載された液晶
表示装置では、クロック信号の立ち上がりおよび立ち下がりに基づいてサンプリングパル
スが生成されるとともに、順次スイッチ部に出力されるように構成されている。
【０００４】
【特許文献１】特開２００３―１２２３２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に記載された液晶表示装置では、たとえば、初段のシフ
トレジスタにおいてはクロック信号の立ち上がりに基づいてサンプリングパルスが生成さ
れる一方で、次段のシフトレジスタではクロック信号の立ち下がりに基づいてサンプリン
グパルスが生成されるように構成されている。このため、駆動部および回路素子の特性の
ばらつきなどに起因して、クロック信号の立ち上がり時間（立ち上がりに要する時間：ｔ
ｒ）と立ち下がり時間（立ち下がりに要する時間：ｔｆ）とが異なる場合に、クロック信
号の立ち上がりに基づいて生成されたサンプリングパルスとクロック信号の立ち下がりに
基づいて生成されたサンプリングパルスとでは、互いにパルス幅が異なる。したがって、
各サンプリングパルスのパルス幅が等間隔にはならないため、各サンプリングパルスに対
応するスイッチ部がオン状態になる期間が異なり、その結果、各画素によって書き込み時
間が異なるという不都合がある。
【０００６】
また、サンプリングパルスが供給されてデータ線に接続されるスイッチ部がオン状態に
切り替わる際に、データ線とＣＯＭ配線との間に寄生容量が発生してＣＯＭ電位が変動す
る場合がある。このとき、通常では、スイッチ部のオンへの切り替わり時に変動したＣＯ
Ｍ電位は、その後スイッチ部のオン期間中に元の電位に戻る。これに対して、供給される
サンプリングパルスのパルス幅が等間隔ではない場合には、スイッチ部（ＨＳＷ）のオン
期間が異なるためにＣＯＭ電位の変動が戻る割合が画素によって異なるという不都合があ
る。
【０００７】
したがって、これらの結果、各画素に輝度差が生じ、画像の表示品位が損なわれるとい
う問題点がある。
【０００８】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つ
の目的は、画像の表示品位が損なわれるのを抑制することが可能な表示装置を提供するこ
とである。
【課題を解決するための手段および発明の効果】
【０００９】
上記課題を解決するために、クロック信号に基づいて、画素に映像信号を書き込むためのサンプリングパルスを順次生成する複数のシフトレジスタ部であって、それぞれのシフトレジスタ部は２つのシフトレジスタを有し、２つのシフトレジスタに基づいて１つのサンプリングパルスを生成し、全てのサンプリングパルスは、クロック信号の立ち上がりおよび立ち下がりのうちの予め設定されたいずれか一方に基づいて生成される複数のシフトレジスタ部と、１つのシフトレジスタ部が生成するサンプリングパルスが供給される複数の画素から１つの画素ブロックが構成される複数の画素ブロックであって、それぞれの画素ブロックに対応付けられたシフトレジスタ部の生成するサンプリングパルスに基づいて、画素ブロック内の複数の画素に同時に書き込みが行われる複数の画素ブロックと、画素ブロック毎に該画素ブロックを構成するそれぞれの画素に対応する映像信号を供給する映像信号線と、画素毎に設けられ、画素と当該画素に対応する映像信号線とを接続し、当該画素に映像信号を供給するデータ線と、データ線毎に該データ線と該データ線に対応する映像信号線との間に配置され、サンプリングパルスに基づいて当該画素ブロック内の複数の画素に対応するデータ線と映像信号線との接続状態を切り替えるスイッチ部とを有し、所定の画素ブロックに対して映像信号が供給された際に、シフトレジスタ部から供給される１つのサンプリングパルスに基づいて所定の画素ブロック内の画素に対応する各スイッチ部が同時にオン状態になることにより、映像信号が画素ブロック内のそれぞれの画素に供給されるとともに、所定の画素ブロックに対する書き込みが終了した後に次の画素ブロックに書き込みを行う第１の書き込み方式と、シフトレジスタ部を駆動する際に供給されるスタート信号のパルス幅を第１の書き込み方式より大きくすることにより、所定の画素ブロックに対する書き込みが行われている状態で次の画素ブロックに書き込みを行う第２の書き込み方式とのいずれか一方により書き込み動作を行う表示装置、が提供される。
【００１０】
このような構成の表示装置では、全てのサンプリングパルスをクロック信号の立ち上がりおよび立ち下がりのうちのいずれか一方に基づいて生成するように構成することによって、クロック信号の立ち上がり時間（ｔｒ）および立ち下がり時間（ｔｆ）が異なったとしても、略全てのサンプリングパルスがクロック信号の立ち上がりおよび立ち下がりのいずれか一方のみに基づいて生成されているので、生成される各サンプリングパルスのパルス幅が等間隔になるように各サンプリングパルスを生成することができる。したがって、全ての画素に対して同じ期間書き込みを行うことができる。また、このとき、データ線とＣＯＭ配線との間に発生する寄生容量に起因してＣＯＭ電位が変動した場合であっても、サンプリングパルスのパルス幅が等間隔であることによって、各画素におけるＣＯＭ電位が元に戻る割合も等しくなる。したがって、画素によって輝度差が生じるのを抑制することができるので、画像の表示品位が損なわれるのを抑制することができる。
【００１２】
また、１つのサンプリングパルスにより、複数の画素からなる画素ブロック毎に同時に書き込みを行うことができる。また、この場合、画素ブロック毎に供給される全てのサンプリングパルスは、クロック信号の立ち上がりおよび立ち下がりのいずれか一方に基づいて生成されることによりパルス幅が等間隔になるので、画素ブロック毎に輝度差が生じるのを抑制することができる。
【００１３】
また、パルス幅がそれぞれ等間隔になるように生成された各サンプリングパルスが順次供給されることにより、各画素ブロック内の各スイッチ部が同じ時間だけオン状態になるように制御されるので、各画素ブロック内の各画素に対して確実に同じ期間だけ書き込みを行うことができる。
【００１６】
そして、このような構成をとることにより、回路構成を変えることなく、スタート信号のパルス幅を変化させることのみによって上記２種類の書き込み方式のいずれか一方の方式により書き込みを行うことができる。なお、従来の表示装置の構成（１つのシフトレジスタにより１つのサンプリングパルスを生成する構成）において、たとえば、所定の画素ブロックに対する書き込みが終了した後に次の画素ブロックに書き込みを行う書き込み方式の構成で、スタート信号のパルス幅を長くした場合には、各シフトレジスタによりサンプリングパルスが２度出力されてしまうために、スタート信号のパルス幅を変更することによって上記の２種類の書き込み方式のいずれか一方の方式により書き込みを行うことができない。これに対して、本発明における表示装置では、２つのシフトレジスタにより１つのサンプリングパルスを生成する構成であることによって、スタート信号のパルス幅を長くしたとしても、出力されたサンプリングパルスは、クロック信号の最初の１周期目の立ち上がりまたは立ち下がりによりオフになることなく、クロック信号の２周期目の立ち上がりまたは立ち下がりによりオフ状態になる。すなわち、クロック信号のサンプリングパルスは、スタート信号のパルス幅を長くした場合にも１度しか出力されない。なお、この効果については、後述する実施形態により詳細に説明する。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態を図面に基づいて説明する。
【００２０】
（第１実施形態）
図１は、本発明の第１実施形態による液晶表示装置の全体構成を示すブロック図である
。図２〜図４は、本発明の第１実施形態による液晶表示装置の詳細な構成を説明するため
の図である。まず、図１〜図４を参照して、本発明の第１実施形態による液晶表示装置１
００の構成について説明する。なお、第１実施形態では、表示装置の一例である液晶表示
装置に本発明を適用した場合について説明する。
【００２１】
第１実施形態による液晶表示装置１００は、図１に示すように、表示画面部１と、駆動
ＩＣ２と、Ｖドライバ３と、Ｈドライバ４と、バックライト５と、ＣＯＭドライバ６とを
備えている。表示画面部１には、複数の画素１ａがマトリックス状に配置されている。な
お、図１は、図面の簡略化のために３画素分の画素１ａを図示している。
【００２２】
駆動ＩＣ２は、液晶表示装置１００全体を駆動するための機能を有する。Ｖドライバ３
およびＨドライバ４には、それぞれ、複数のゲート線３ａおよびデータ線４ａが接続され
ている。また、ゲート線３ａおよびデータ線４ａは、互いに直交するように配置されてい
る。Ｖドライバ３は、ゲート線３ａの駆動回路としての機能を有する。また、Ｈドライバ
４は、データ線４ａを介して、後述する画素電極１ｃに映像信号を順次供給する機能を有
する。また、バックライト５は、画素１ａの透過領域の光源として構成されている。ＣＯ
Ｍドライバ６は、後述する共通電極１ｄの電位を制御する機能を有する。
【００２３】
また、各画素１ａは、画素トランジスタ１ｂ（ＴＦＴ）と、画素電極１ｃと、共通電極
１ｄと、保持容量１ｅとにより構成されている。画素トランジスタ１ｂのドレイン領域Ｄ
は、データ線４ａに接続されているとともに、画素トランジスタ１ｂのソース領域Ｓは、
画素電極１ｃと保持容量１ｅの一方の電極とに接続されている。また、画素トランジスタ
１ｂのゲートＧは、ゲート線３ａに接続されている。また、共通電極１ｄと保持容量１ｅ
の他方の電極とは、それぞれ、ＣＯＭドライバ６に接続されている。
【００２４】
また、図２に示すように、Ｈドライバ４は、スキャン方向制御部４ｂと複数のシフトレ
ジスタ部４ｃ（第１実施形態ではｎ個（ｎ＝１，２・・・））とを備えている。スキャン
方向制御部４ｂは、１つのインバータ４ｄと、複数のスイッチ部４ｅとを含んでいる。ま
た、スキャン方向制御部４ｂは、駆動ＩＣ２から供給される直流のＣＳＨ信号に基づいて
、サンプリングパルスが出力する順（走査する方向）を制御可能なように構成されている
。
【００２５】
具体的には、たとえば、スキャン方向制御部４ｂにＨレベルのＣＳＨ信号が供給された
場合、スイッチ部４ｅのオンオフの状態は図２のようになる。つまり、ＳＴＨ信号は、初
段のシフトレジスタ部４ｃとして図中のシフトレジスタ部（１）に供給されるとともに、
シフトレジスタ部（１）からＳＲ１信号が出力される。そして、次段のシフトレジスタ部
４ｃ（図中のシフトレジスタ部（２））にＳＲ１信号が入力されるとともに、ＳＲ２信号
が出力される。そして、ＳＲ２信号が次段のシフトレジスタ部４ｃに供給されるように構
成されている。つまり、前段のシフトレジスタ部４ｃから出力された信号（ＳＲ１、ＳＲ
２・・・）が、順次次段のシフトレジスタ部４ｃに供給されていくように構成されている
。そして、ＳＲ信号が供給されたシフトレジスタ部４ｃから、図中の矢印Ａ方向の順にサ
ンプリングパルス（ＳＰ１、ＳＰ２・・・ＳＰｎ）が順次出力されるように構成されてい
る。
【００２６】
また、スキャン方向制御部４ｂにＬレベルのＣＳＨ信号が供給された場合、スイッチ部
４ｅのオンオフの状態は図２の反対の状態になる。つまり、ＳＴＨ信号は、初段のシフト
レジスタ部４ｃとして図中のシフトレジスタ部（ｎ）に供給されるとともに、シフトレジ
スタ部（ｎ）からＳＲｎ信号が出力される。そして、次段のシフトレジスタ部４ｃ（シフ
トレジスタ部（ｎ−１））（図示せず）からＳＲｎ−１信号が出力されるとともに、ＳＲ
ｎ−１信号が次段のシフトレジスタ部４ｃに供給されるように構成されている。これによ
り、上記の場合と同様に、前段のシフトレジスタ部４ｃから出力されたＳＲ信号が次段の
シフトレジスタ部４ｃに供給され、ＳＲ信号が供給されたシフトレジスタ部４ｃから図中
の矢印Ｂ方向の順にサンプリングパルス（ＳＰｎ・・・ＳＰ２、ＳＰ１）が順次出力され
るように構成されている。
【００２７】
ここで、第１実施形態では、図２に示すように、各シフトレジスタ部４ｃは、２つのシ
フトレジスタ４ｆおよび４ｇと、反転信号生成回路４ｈと、整形回路４ｉとを備えている
。具体的には、図３に示すように、シフトレジスタ４ｆは、インバータ４ｊと、インバー
タ４ｋおよび４ｌにより構成されたラッチ回路４ｍとにより構成されている。シフトレジ
スタ４ｆの入力側（インバータ４ｊの入力側（図中のｉｎ））には、駆動ＩＣ２から出力
されるＳＴＨ信号または前段のシフトレジスタ部４ｃから出力されるＳＲ信号のいずれか
が供給されるように構成されている。また、インバータ４ｊの出力側とラッチ回路４ｍの
入力側とは接続されている。なお、インバータ４ｊおよび４ｋは、クロック信号に基づい
て出力が制御されるクロックドインバータにより構成されている。
【００２８】
また、第１実施形態では、シフトレジスタ４ｆおよび４ｇは同じ回路になるように構成
されているとともに、シフトレジスタ４ｆの出力側（ラッチ回路４ｍの出力側）とシフト
レジスタ４ｇの入力側（インバータ４ｊの入力側）とが接続されている。
【００２９】
また、反転信号生成回路４ｈは、駆動ＩＣ２から供給されるクロック信号から互いに反
転する２相のクロック信号を生成するように構成されているとともに、生成された２相の
クロック信号は、それぞれ、シフトレジスタ４ｆおよび４ｇ内の各インバータ４ｊおよび
４ｋ（クロックドインバータ）に入力されるように構成されている。
【００３０】
また、反転信号生成回路４ｈは、７つのインバータ４ｎにより構成されている。具体的
には、２つのインバータ４ｎによりラッチ回路４ｏが構成されている。そして、ラッチ回
路４ｏの２つの入力側のうちの一方の入力側に２つのインバータ４ｎの出力側が接続され
ているとともに、他方の入力側に１つのインバータ４ｎの出力側が接続されている。また
、ラッチ回路４ｏの２つの出力側に、それぞれ１つずつインバータ４ｎの入力側が接続さ
れている。
【００３１】
また、シフトレジスタ４ｇの出力側（図中のｏｕｔ）と整形回路４ｉとが接続されてい
る。整形回路４ｉは、シフトレジスタ４ｇからの出力信号を整形してサンプリングパルス
（ＳＰ）として後述するスイッチ部８（図４参照）に出力されるように構成されている。
【００３２】
以上により、第１実施形態では、各シフトレジスタ部４ｃにおいて、２つのシフトレジ
スタ４ｆおよび４ｇにより１つのサンプリングパルスが生成されるように構成されている
。また、シフトレジスタ４ｇからの出力信号は、サンプリングパルスとして出力されると
ともに、ＳＲ信号として次段のシフトレジスタ部４ｃにも出力されるように構成されてい
る。なお、サンプリングパルスとは、後述するスイッチ部８（図４参照）のオンオフを制
御するための信号である。
【００３３】
また、第１実施形態では、図４に示すように、表示画面部１内において、２４個の画素
１ａ毎に１つの画素ブロックが構成されている。具体的には、表示画面部１の縁部分に、
２４本からなる映像信号線７が配線されているとともに、各映像信号線７と、１ブロック
内の各画素１ａ（２４個）に対応するデータ線４ａとがスイッチ部８（ＨＳＷ）を介して
互いに接続されている。そして、１ブロック内の各画素１ａに対応する２４個のスイッチ
部８は、１つのサンプリングパルスによりオンオフ制御されるように構成されている。つ
まり、１つのサンプリングパルスにより２４個のスイッチ部８が同時にオン状態になると
ともに、２４本の映像信号線７から各スイッチ部８を介して画素電極１ｃに映像信号が供
給されるように構成されている。以上により、第１実施形態における液晶表示装置１００
は、各ブロック毎に書き込みを行うブロック順次書き込み方式により映像信号の書き込み
を行うように構成されている。
【００３４】
図５および図６は、本発明の第１実施形態による液晶表示装置の動作を説明するための
図である。図７は、本発明の第１実施形態による液晶表示装置に対する比較例について説
明するための図である。次に、図２および図４〜図７を参照して、本発明の第１実施形態
による液晶表示装置１００における動作について説明する。
【００３５】
まず、図５に示すように、ＳＴＨ信号（図２参照）が駆動ＩＣ２からスキャン方向制御
部４ｂを介して初段のシフトレジスタ部４ｃ（図２のシフトレジスタ部（１））に供給さ
れる。そして、ＳＴＨ信号が供給された状態でのクロック信号の最初の立ち下がりに同期
して、初段のシフトレジスタ部４ｃからＳＲ１信号およびＳＰ１信号（サンプリングパル
ス）が出力される。このとき、ＳＲ１信号はスキャン方向制御部４ｂを介して次段のシフ
トレジスタ部４ｃ（図２のシフトレジスタ部（２））に入力されるとともに、ＳＰ１信号
は、１つの画素ブロックに対応する２４個のスイッチ部８（図４参照）にオン信号として
出力される。そして、ＳＰ１信号に対応する２４個のスイッチ部８が同時にオン状態とな
り書き込みが行われる。
【００３６】
ここで、第１実施形態では、互いに接続された２つのシフトレジスタ４ｆおよび４ｇに
より１つのサンプリングパルスが生成されることにより、クロック信号の次の立ち上がり
時にＳＲ信号およびサンプリングパルスは出力されない。そして、クロック信号の次の立
ち下がり時に、ＳＲ１信号およびＳＰ１信号がオフ状態になると同時に、次段のシフトレ
ジスタ部４ｃからＳＲ２信号およびＳＰ２信号が出力される。これにより、ＳＰ２信号に
対応する２４個のスイッチ部８が同時にオン状態となり書き込みが行われる。同様に、ク
ロック信号の次の立ち下がりに同期してＳＲ２信号およびＳＰ信号がオフ状態になるとと
もに、次段のシフトレジスタ部４ｃ（シフトレジスタ部（３）（図示せず）からＳＲ３信
号およびＳＰ信号３が出力される。そして、最終段のシフトレジスタ部４ｃ（図２のシフ
トレジスタ部（ｎ））まで以上の動作を順次行うことにより、１行分の画素１ａの書き込
みが行われる。
【００３７】
以上のように、第１実施形態では、全ての画素１ａへの書き込みは、クロック信号の立
ち下がりのみに基づいて行われる。
【００３８】
次に、図６を参照して、第１実施形態による液晶表示装置１００において、クロック信
号に遅延時間が生じた場合における動作について説明する。なお、第１実施形態では、ク
ロック信号の立ち下がりが通常よりもｔ１の期間だけ遅延した場合について説明する。
【００３９】
まず、ＳＴＨ信号が供給されることにより、クロック信号の立ち下がりに同期してＳＲ
１信号およびＳＰ１信号が出力される。ここで、ＳＲ１信号およびＳＰ１信号は、クロッ
ク信号と同様に期間ｔ１だけ遅延して出力される。そして、クロック信号の次の立ち下が
りに同期してＳＲ１信号およびＳＰ１信号がオフ状態になるとともに、ＳＲ２信号および
ＳＰ２信号が出力される。ここで、ＳＲ１信号およびＳＰ１信号の立ち下がりと、ＳＲ２
信号およびＳＰ２信号の立ち上がりとは、いずれもクロック信号と同様に期間ｔ１だけ遅
延した状態となる。そして、この動作が順次最終段のシフトレジスタ部４ｃまで行われる
。ここで、全てのサンプリングパルス（ＳＰ信号）は、期間ｔ１ずつ同様に遅延すること
によって同じ長さのパルス幅（ｔ２）になる。これにより、寄生容量に起因して変動した
共通電極１ｄの電位の戻る割合も全て同じになる。
【００４０】
これに対して、図７を参照して、比較例として従来のシフトレジスタにおけるサンプリ
ングパルスの生成時の動作について説明する。この比較例による従来のシフトレジスタは
、出力信号（ＳＲ信号）をクロック信号の半周期分シフトさせてサンプリングパルスを出
力するような構成であり、１つのシフトレジスタにより１つのサンプリングパルスが生成
されるように構成されている。これにより、偶数段のシフトレジスタから出力されるサン
プリングパルスは、ＣＫＨ信号の立ち上がりに同期してオン状態となるとともに、ＣＫＨ
信号の立ち下がりに同期してオフ状態となる。これに対して、奇数段のシフトレジスタか
ら出力されるサンプリングパルスは、／ＣＫＨ信号の立ち上がりに同期してオン状態とな
るとともに、／ＣＫＨ信号の立ち下がりに同期してオフ状態となるように構成されている
。なお、比較例では、ＣＫＨ信号の立ち上がりおよび／ＣＫＨ信号の立ち下がりが、通常
よりもｔ１の期間だけ遅延した場合について説明する。
【００４１】
まず、ＳＴＨ信号が供給された状態で、ＣＫＨ信号の立ち上がりに同期して、期間ｔ１
だけ遅延してＳＲ１信号が出力される。この状態で、次のＣＫＨ信号の立ち下がりに同期
してＳＲ２信号が出力されると同時にＳＰ１信号が出力される。つまり、／ＣＫＨ信号の
立ち上がりに同期してＳＰ１信号が出力される。そして、次のＣＫＨの立ち上がりに同期
して、期間ｔ１だけ遅延してＳＲ１信号がオフ状態となると同時にＳＰ１信号もオフ状態
となる。つまり、／ＣＫＨ信号の立ち下がりに同期してＳＰ１がオフ状態となる。なお、
このとき、ＳＰ１信号は、期間ｔ３の間オン状態となる。また、このとき、ＳＲ３信号が
期間ｔ１だけ遅延して出力されることにより、同様に期間ｔ１だけ遅延してＳＰ２信号が
出力される。そして、次のＣＫＨ信号の立ち下がりに同期してＳＲ２信号がオフ状態とな
ることによりＳＰ２信号もオフ状態となる。なお、このとき、ＳＰ２信号は、期間ｔ３よ
りも短い期間ｔ４の間オン状態となる。
【００４２】
以上により、従来のシフトレジスタによる構成では、クロック信号に遅延が生じた場合
に、奇数段のシフトレジスタから供給されるサンプリングパルスのパルス幅（ｔ３）と、
偶数段のシフトレジスタから供給されるサンプリングパルスのパルス幅（ｔ４）とが異な
る。つまり、奇数段のシフトレジスタから供給されるサンプリングパルスに基づいて行わ
れる映像信号の書き込み期間ｔ３と、偶数段のシフトレジスタから供給されるサンプリン
グパルスに基づいて行われる映像信号の書き込み期間ｔ４とでは期間ｔ３の方が期間ｔ４
よりも期間ｔ１分だけ長いため、書き込み時間に期間ｔ１の２倍の長さ分だけ差が生じる
ことがわかる。また、このとき、データ線４ａと共通電極１ｄの配線との間に発生する寄
生容量に起因して共通電極１ｄの電位が変動した場合、パルス幅がｔ３のサンプリングパ
ルスが供給された画素１ａにおける共通電極１ｄの電位の戻る割合に比べて、パルス幅が
ｔ４のサンプリングパルスが供給された画素１ａの共通電極１ｄの電位の戻る割合が小さ
くなることがわかる。
【００４３】
図８および図９は、それぞれ、本発明の第１実施形態による液晶表示装置を用いた電子
機器の一例および他の例を説明するための図である。次に、図８および図９を参照して、
本発明の第１実施形態による液晶表示装置１００を用いた電子機器について説明する。
【００４４】
本発明の第１実施形態による液晶表示装置１００は、図８および図９に示すように、携
帯電話５０およびＰＣ（パーソナルコンピュータ）６０などに用いることが可能である。
図８の携帯電話５０においては、表示画面５０ａに本発明の第１実施形態における液晶表
示装置１００が用いられる。また、図９のＰＣ６０においては、キーボード６０ａなどの
入力部および表示画面６０ｂなどに用いることが可能である。また、周辺回路を液晶パネ
ル内の基板に内蔵することにより部品点数を大幅に減らすとともに、装置本体の軽量化お
よび小型化を行うことが可能になる。
【００４５】
第１実施形態では、上記のように、全てのサンプリングパルスがクロック信号（ＣＫＨ
）の立ち下がりのみに基づいて生成されるように構成することによって、クロック信号の
立ち上がり時間（ｔｒ）および立ち下がり時間（ｔｆ）が異なったとしても全てのサンプ
リングパルスがクロック信号の立ち下がりのみに基づいて生成されているので、生成され
る各サンプリングパルスに生じる遅延時間が全て同じ長さになる。これにより、パルス幅
が等間隔になるように各サンプリングパルスを生成することができるので、全ての画素１
ａに対して同じ期間ｔ２の間書き込みを行うことができる。また、このとき、データ線４
ａと共通電極１ｄの配線との間に発生する寄生容量に起因して共通電極１ｄの電位が変動
した場合であっても、サンプリングパルスのパルス幅が等間隔であることによって、各画
素１ａにおける共通電極１ｄの電位が元に戻る割合も等しくなる。したがって、画素１ａ
によって輝度差が生じるのを抑制することができるので、画像の表示品位が損なわれるの
を抑制することができる。
【００４６】
また、上記第１実施形態では、２つのシフトレジスタ４ｆおよび４ｇに基づいて１つの
サンプリングパルスを生成するように構成することによって、全てのシフトレジスタ部４
ｃにおいて、クロック信号の立ち下がりのみに基づいてサンプリングパルスを生成するこ
とができる。すなわち、上記比較例のように、１つのシフトレジスタにより１つのサンプ
リングパルスを生成する場合には、奇数段のシフトレジスタからはクロック信号の立ち上
がりに基づいてサンプリングパルスが生成されるとともに偶数段のシフトレジスタからは
クロック信号の立ち下がりに基づいてサンプリングパルスが生成される。これに対して、
第１実施形態では、クロック信号の立ち下がりのみに基づいて、確実にサンプリングパル
スを生成することができる。
【００４７】
また、上記第１実施形態では、２４個の画素１ａ毎に１つの画素ブロックを構成すると
ともに、画素ブロック毎に１つのサンプリングパルスが供給されるように構成し、各シフ
トレジスタ部４ｃにより生成された１つのサンプリングパルスに基づいて、１つの画素ブ
ロック内の各画素１ａに同時に書き込みが行われるように構成する。このように構成する
ことによって、１つのサンプリングパルスにより、２４個の画素１ａからなる画素ブロッ
ク毎に同時に書き込みを行うことができる。また、この場合、画素ブロックに供給される
全てのサンプリングパルスは、クロック信号の立ち下がりのみに基づいて生成されること
によってパルス幅が等間隔になるので、画素ブロック毎に輝度差が生じるのを抑制するこ
とができる。
【００４８】
また、上記第１実施形態では、シフトレジスタ部４ｃから供給される１つのサンプリン
グパルスに基づいて、所定の画素ブロック内の各画素１ａにそれぞれ対応するスイッチ部
８が同時にオン状態になることにより、映像信号が画素ブロック内の各画素１ａに供給さ
れるように構成する。これによって、パルス幅がそれぞれ等間隔に生成された各サンプリ
ングパルスが順次供給されることにより、各画素ブロック内の各スイッチ部８が同じ時間
だけオン状態になるように制御されるので、各画素ブロック内の各画素１ａに対して確実
に同じ期間だけ書き込みを行うことができる。
【００４９】
また、上記第１実施形態では、各シフトレジスタ部４ｃにおける２つのシフトレジスタ
４ｆおよび４ｇにクロック信号が供給されるとともに、シフトレジスタ４ｇからのみサン
プリングパルスが出力されるように構成することによって、クロック信号の立ち下がりに
基づいて、まずシフトレジスタ４ｆに信号が入力された場合、次のクロック信号の立ち上
がりに基づいてサンプリングパルスが出力されることなく、その次のクロック信号の立ち
下がりに基づいてシフトレジスタ４ｇからサンプリングパルスが出力されるので、クロッ
ク信号の立ち下がりのみに基づいてサンプリングパルスを生成することができる。また、
クロック信号の立ち上がりのみに基づいてシフトレジスタ４ｆに信号が入力された場合で
あっても、容易にクロック信号の立ち上がりのみに基づいてサンプリングパルスを生成す
ることができる。
【００５０】
また、上記第１実施形態では、各シフトレジスタ部４ｃ内のシフトレジスタ４ｆから出
力された信号が同じシフトレジスタ部４ｃ内のシフトレジスタ４ｇに入力されるように構
成するとともに、シフトレジスタ４ｇによりサンプリングパルスが生成されるように構成
する。これによって、クロック信号の立ち下がりに基づいてシフトレジスタ４ｆに信号が
入力された場合、次のクロック信号の立ち上がり時にはシフトレジスタ４ｆからの出力信
号がサンプリングパルスとして出力されることなくシフトレジスタ４ｇに供給されるとと
もに、次のクロック信号の立ち下がりに基づいてシフトレジスタ４ｇからサンプリングパ
ルスとして出力信号が出力される。したがって、確実にクロック信号の立ち下がりのみに
基づいてサンプリングパルスを生成することができる。また、クロック信号の立ち上がり
に基づいて一方のシフトレジスタに信号が入力された場合であっても、容易にクロック信
号の立ち上がりのみに基づいてサンプリングパルスを生成することができる。
【００５１】
また、上記第１実施形態では、シフトレジスタ部４ｃのシフトレジスタ４ｇにより生成
された出力信号をサンプリングパルスとして、対応するスイッチ部８に出力するとともに
、次段のシフトレジスタ部４ｃ内のシフトレジスタ４ｆに入力するように構成することに
よって、クロック信号の立ち下がりに同期して、サンプリングパルスの出力と次段のシフ
トレジスタ部４ｃへの入力とが同時に行われる。つまり、サンプリングパルスの出力と次
段のシフトレジスタ部４ｃにおける出力信号の立ち上がりとをクロック信号の立ち下がり
に基づいて行うことができる。また、同様に、クロック信号の立ち上がり時に同期して、
サンプリングパルスの出力と次段のシフトレジスタ部４ｃにおける信号の立ち上がりとを
行うことができる。
【００５２】
（第２実施形態）
図１０および図１１は、本発明の第２実施形態による液晶表示装置の構成を説明するた
めの図である。第２実施形態では、１相のクロック信号をシフトレジスタ部４ｃに供給す
るように構成された第１実施形態とは異なり、互いに位相が反転した２相のクロック信号
をシフトレジスタ部４ｃに供給するように構成した液晶表示装置２００について説明する
。
【００５３】
本発明の第２実施形態による液晶表示装置２００では、図１０に示すように、互いに位
相が反転した２つのクロック信号（ＣＫＨ信号および／ＣＫＨ信号）が、各シフトレジス
タ部４ｃのシフトレジスタ４ｆおよび４ｇにそれぞれ供給されるように構成されている。
なお、第２実施形態のその他の構成は第１実施形態の構成と同様である。
【００５４】
また、図１１に示すように、２相のクロック信号によりサンプリングパルスを生成する
場合においても、第１実施形態と同様に、ＣＫＨ信号の立ち下がり（／ＣＫＨ信号の立ち
上がり）のみに基づいてサンプリングパルス（ＳＰ１、ＳＰ２、・・・ＳＰ（ｎ））が生
成される。
【００５５】
第２実施形態では、上記のように、２相のクロック信号を各シフトレジスタ部４ｃに供
給するように構成する場合であっても、クロック信号の立ち下がりのみに基づいて全ての
サンプリングパルスを生成することができる。また、この場合、１相のクロック信号から
反転信号生成回路４ｈにより２相のクロック信号を生成する第１実施形態とは異なり、反
転信号生成回路４ｈを設ける必要がないので、その分、回路構成が複雑化するのを抑制す
ることができる。
【００５６】
（第３実施形態）
図１２は、本発明の第３実施形態の動作を説明するためのタイミングチャートである。
第３実施形態では、図１２を参照して、上記第１実施形態におけるＳＴＨ信号（スタート
信号）に比べて、パルス幅をより大きくした場合の動作について説明する。なお、第３実
施形態における液晶表示装置３００の構成は、上記第１実施形態における液晶表示装置１
００と同様である。
【００５７】
本発明の第３実施形態では、図５に示すような第１実施形態の動作（所定の画素ブロッ
クに対する書き込みが終了した後に次の画素ブロックに書き込みを行う書き込み方式（ノ
ンオーバーラップ方式））において、クロック信号の略１周期分に相当する長さに構成さ
れていたスタート信号のパルス幅を、クロック信号の略２周期分に相当する長さにまで大
きくするように構成されている。これにより、第３実施形態における液晶表示装置３００
における画素ブロックへの書き込み方式は、第１実施形態におけるノンオーバーラップ方
式からオーバーラップ方式に変更されている。
【００５８】
具体的には、第３実施形態における表示装置３００では、２つのシフトレジスタにより
１つのサンプリングパルスを生成する構成であることによって、スタート信号のパルス幅
を長くしたとしても、出力されたサンプリングパルスは、クロック信号の次の立ち下がり
時においてオフ状態に移行することなく、クロック信号のさらに次の立ち下がり時により
オフ状態になる。すなわち、スタート信号のパルス幅に基づいた長さのパルス幅で生成さ
れるサンプリングパルスが１度しか出力されない。
【００５９】
これに対して、従来の表示装置の構成（１つのシフトレジスタにより１つのサンプリン
グパルスを生成する構成）において、たとえば、図１３に示すようなノンオーバーラップ
方式による書き込み方式の構成から、スタート信号のパルス幅を長くした場合には、図１
４に示すように、各シフトレジスタによりサンプリングパルスが２度出力されてしまう。
これは、クロック信号と論理積をとっているために、スタート信号のパルス幅がクロック
信号の略１周期分の長さに相当する場合に、サンプリングパルスがクロック信号の立ち上
がりに同期してオン状態になり、かつ、クロック信号の立ち下がりに同期してオフ状態に
なる。この状態で、スタート信号のパルス幅をクロック信号の略２周期分の長さにまで大
きくした場合、クロック信号の最初の１周期目で１つ目のサンプリングパルスが生成され
るとともに、クロック信号の２周期目にも２つ目のサンプリングパルスが生成される。し
たがって、従来の表示装置の構成では、スタート信号のパルス幅を変更するのみでは上記
の２種類の書き込み方式のいずれか一方の方式により書き込みを行うように設定すること
ができない。また、クロック信号とは別の信号を別途生成するとともに、生成した信号と
の論理積を取ることによりサンプリングパルスのタイミングを可変にした場合では、オー
バーラップ駆動を行うことは可能である。しかし、この場合には、別途信号を生成しなけ
ればならなくなる。
【００６０】
第３実施形態では、上記のように、シフトレジスタを駆動する際に供給されるスタート
信号のパルス幅を変化させることにより、ノンオーバーラップ方式による書き込み方式と
、オーバーラップ方式による書き込み方式とのいずれか一方の書き込み方式により書き込
み動作を行うことができる。これにより、回路構成を変えることなく、スタート信号のパ
ルス幅を変化させることのみによって上記２種類の書き込み方式のいずれか一方の方式に
より書き込みを行うことができる。
【００６１】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと
考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範
囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
【００６２】
たとえば、上記第１〜第３実施形態では、複数の画素毎に書き込みを行うブロック順次
書き込み方式に本発明を適用する例を示したが、本発明はこれに限らず、各画素毎に書き
込みを行う点順次書き込み方式にも適用可能である。
【００６３】
また、上記第１〜３実施形態では、デューティー比が約５０％であるクロック信号に対
して本発明を適用する例を示したが、本発明はこれに限らず、デューティー比が約５０％
でない場合であっても適用可能である。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１実施形態による液晶表示装置の全体構成を示すブロック図である。
【図２】本発明の第１実施形態による液晶表示装置のＨドライバについて説明するための回路図である。
【図３】本発明の第１実施形態による液晶表示装置のＨドライバについて説明するための回路図である。
【図４】本発明の第１実施形態による液晶表示装置のスイッチ部について説明するための回路図である。
【図５】本発明の第１実施形態による液晶表示装置の画素電極への書き込み動作を説明するためのタイミングチャートである。
【図６】本発明の第１実施形態による液晶表示装置の画素電極への書き込み動作を説明するためのタイミングチャートである。
【図７】本発明の第１実施形態による液晶表示装置に対する比較例について説明するためのタイミングチャートである。
【図８】本発明の第１実施形態による液晶表示装置を備えた電子機器について説明する図である。
【図９】本発明の第１実施形態による液晶表示装置を備えた電子機器について説明する図である。
【図１０】本発明の第２実施形態による液晶表示装置の全体構成を示すブロック図である。
【図１１】本発明の第２実施形態による液晶表示装置の画素電極への書き込み動作を説明するためのタイミングチャートである。
【図１２】本発明の第３実施形態による液晶表示装置の画素電極への書き込み動作を説明するためのタイミングチャートである。
【図１３】本発明の第３実施形態による液晶表示装置に対する比較例について説明するためのタイミングチャートである。
【図１４】本発明の第３実施形態による液晶表示装置に対する比較例について説明するためのタイミングチャートである。
【符号の説明】
【００６５】
１ａ                    画素
４ａ                    データ線
４ｃ                    シフトレジスタ部
４ｆ                    シフトレジスタ（一方のシフトレジスタ）
４ｇ                    シフトレジスタ（他方のシフトレジスタ）
７                      映像信号線
８                      スイッチ部
５０                    携帯電話（電子機器）
６０                    ＰＣ（電子機器）
１００、２００、３００  液晶表示装置
【図１】
0005057335.tif 000002
【図２】
0005057335.tif 000003
【図３】
0005057335.tif 000004
【図４】
0005057335.tif 000005
【図５】
0005057335.tif 000006
【図６】
0005057335.tif 000007
【図７】
0005057335.tif 000008
【図８】
0005057335.tif 000009
【図９】
0005057335.tif 000010
【図１０】
0005057335.tif 000011
【図１１】
0005057335.tif 000012
【図１２】
0005057335.tif 000013
【図１３】
0005057335.tif 000014
【図１４】
0005057335.tif 000015