(57)【特許請求の範囲】
【請求項１】
入力信号を非反転増幅する差動回路と、
前記差動回路の出力信号を反転増幅するｎｐｎトランジスタと、
前記ｎｐｎトランジスタの出力する信号をレベルシフトするレベルシフト回路と、
前記レベルシフト回路でレベルシフトされた信号を出力するエミッタフォロア構成のｎｐｎトランジスタで構成されたバッファとを有し、
前記レベルシフト回路は、ダイオード接続された２つのｎｐｎトランジスタを縦型接続して構成し、
前記バッファを構成するｎｐｎトランジスタのエミッタは、ダイオード接続されたｎｐｎトランジスタを介して前記レベルシフト回路のダイオード接続されたｎｐｎトランジスタのエミッタと共に、前記差動回路の出力信号を反転増幅するｎｐｎトランジスタのコレクタに接続されていることを特徴とする信号出力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は信号出力回路に関し、供給された信号を反転増幅して出力する信号出力回路に関する。
【０００２】
【従来の技術】
図２は、従来の信号出力回路の一例の回路図を示す。同図中、端子１０に供給される入力信号は抵抗Ｒ１を介してｎｐｎトランジスタＱ３のベースに供給される。トランジスタＱ３はｎｐｎトランジスタＱ４とエミッタを共通接続されて差動回路を構成しており、トランジスタＱ３，Ｑ４のエミッタは電流源１２を介して接地されている。トランジスタＱ４のベースには抵抗Ｒ３を介して基準電圧Ｖｒｅｆが印可され、トランジスタＱ３のコレクタはｐｎｐトランジスタＱ１のコレクタに接続され、トランジスタＱ４のコレクタは、ベースに定電圧Ｅ１を印加されたｎｐｎトランジスタＱ５のエミッタとコレクタを介してｐｎｐトランジスタＱ２のコレクタに接続されている。トランジスタＱ１，Ｑ２はカレントミラー構成で、これらのエミッタは電源Ｖｃｃに接続されている。上記のトランジスタＱ１〜Ｑ５は反転アンプを構成しており、トランジスタＱ３のコレクタであるＡ点から反転増幅された信号が出力される。
【０００３】
Ａ点にはｐｎｐトランジスタＱ６のベースが接続され、トランジスタＱ６のエミッタであるＢ点は定電流源１４を介して電源Ｖｃｃに接続されると共に、ｎｐｎトランジスタＱ７のベースに接続されており、トランジスタＱ６のコレクタは接地されている。トランジスタＱ７のコレクタは電源Ｖｃｃに接続され、エミッタは定電流源１６を介して接地されると共に、抵抗Ｒ２を介してトランジスタＱ３のベースに接続され、また抵抗Ｒ４を介して端子１８に接続されている。これにより、上記Ａ点の信号は出力部のエミッタフォロア構成のトランジスタＱ６，Ｑ７でインピーダンス変換されたのち端子１８から出力される。
【０００４】
【発明が解決しようとする課題】
上記従来の信号出力回路では、出力部にエミッタフォロア構成のｐｎｐトランジスタＱ６を用いている。このため、入力信号が１０ＭＨｚを越えるような高周波数領域ではｐｎｐトランジスタＱ６の特性が他のｎｐｎトランジスタに比して悪化するという問題があった。
【０００５】
本発明は、上記の点に鑑みなされたもので、出力部のｐｎｐトランジスタを排除して高周波数領域の特性悪化を防止できる信号出力回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、入力信号を非反転増幅する差動回路（Ｑ１１〜Ｑ１５，２２）と、
前記差動回路の出力信号を反転増幅するｎｐｎトランジスタ（Ｑ１７）と、
前記ｎｐｎトランジスタ（Ｑ１７）の出力する信号をレベルシフトするレベルシフト回路（Ｑ１８，Ｑ２０）と、
前記レベルシフト回路（Ｑ１８，Ｑ２０）でレベルシフトされた信号を出力するエミッタフォロア構成のｎｐｎトランジスタ（Ｑ２１）で構成されたバッファとを有し、
前記レベルシフト回路をダイオード接続された２つのｎｐｎトランジスタ（Ｑ１８，Ｑ２０）を縦型接続して構成し、また、前記バッファを構成するｎｐｎトランジスタ（Ｑ２１）のエミッタをダイオード接続されたｎｐｎトランジスタ（Ｑ１９）を介して前記レベルシフト回路のダイオード接続されたｎｐｎトランジスタ（Ｑ１８）のエミッタと共に、前記差動回路の出力信号を反転増幅するｎｐｎトランジスタ（Ｑ１７）のコレクタに接続することにより、少ない回路素子数で出力部のｐｎｐトランジスタを排除して高周波数領域の特性悪化を防止できる。
【０００８】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【０００９】
【発明の実施の形態】
図１は、本発明の信号出力回路の一実施例の回路図を示す。
【００１０】
図１において、端子２０に供給される入力信号は抵抗Ｒ１１を介してｎｐｎトランジスタＱ１４のベースに供給される。トランジスタＱ１４はｎｐｎトランジスタＱ１５とエミッタを共通接続されて差動回路を構成しており、トランジスタＱ１４，Ｑ１５のエミッタは電流源２２を介して接地されている。トランジスタＱ１５のベースには抵抗Ｒ３を介して基準電圧Ｖｒｅｆが印可され、トランジスタＱ１４のコレクタはｐｎｐトランジスタＱ１２のコレクタ及びｐｎｐトランジスタＱ１２，Ｑ１３のベースに接続され、トランジスタＱ１５のコレクタは抵抗Ｒ１５を介してトランジスタＱ１３のコレクタに接続されている。
【００１１】
トランジスタＱ１２，Ｑ１３はカレントミラー構成で、これらのエミッタはｎｐｎトランジスタＱ１１のエミッタに接続されている。トランジスタＱ１１はベースに定電圧Ｅ２を印加され、コレクタは電源Ｖｃｃに接続されており、トランジスタＱ１１はエミッタフォロアとして使っている。上記のトランジスタＱ１１〜Ｑ１５は非反転アンプを構成しており、トランジスタＱ１５のコレクタであるＣ点から非反転増幅された信号が出力される。
【００１２】
Ｃ点にはエミッタフォロアを構成するｎｐｎトランジスタＱ１６のベースが接続され、トランジスタＱ１６のコレクタは電源Ｖｃｃに接続され、エミッタは抵抗Ｒ１６の一端に接続されている。抵抗Ｒ１６の他端は定電流源２４を介して接地されると共に、ｎｐｎトランジスタＱ１７のベースに接続されている。
【００１３】
トランジスタＱ１７のコレクタはｎｐｎトランジスタＱ１８，Ｑ１９のエミッタに接続され、トランジスタＱ１７のエミッタは接地されている。トランジスタＱ１８はベースとコレクタを接続したダイオード構成であり、そのベースとコレクタをｎｐｎトランジスタＱ２０のエミッタに接続されている。トランジスタＱ２０はベースとコレクタを接続したダイオード構成であり、そのベースとコレクタをｎｐｎトランジスタＱ２１のベースに接続されている。
【００１４】
トランジスタＱ１９はベースとコレクタを接続したダイオード構成であり、そのベースとコレクタをｎｐｎトランジスタＱ２１のエミッタに接続されると共に、抵抗Ｒ１４を介してトランジスタＱ１４のベースに接続され、また抵抗Ｒ１４を介して端子２６に接続されている。上記トランジスタＱ１８とトランジスタＱ１９とは、エミッタ面積比が例えば１：２とされている。
【００１５】
トランジスタＱ２１はコレクタを電源Ｖｃｃに接続され、ベースは抵抗Ｒ１７を介して電源Ｖｃｃに接続されてバイアスされると共に、エミッタをトランジスタＱ１９のコレクタに接続されてエミッタフォロア構成のバッファを構成している。上記トランジスタＱ２０とトランジスタＱ２１とは、エミッタ面積比が例えば１：２とされている。
【００１６】
これにより、上記Ｃ点の信号は出力部のエミッタフォロア構成のトランジスタＱ１６でインピーダンス変換されたのちトランジスタＱ１７で反転され、更にエミッタフォロア構成のトランジスタＱ２１を通して端子２６から出力される。
【００１７】
本実施例においては、トランジスタＱ１１〜Ｑ１５は非反転アンプであるため、ｎｐｎトランジスタＱ１７を用いて反転増幅することが可能となり、従来のようにｐｎｐトランジスタＱ６を用いる必要がなくなり、入力信号が１０ＭＨｚを越えるような高周波数領域での特性悪化を防止することができる。
【００１８】
また、トランジスタＱ１７のコレクタ電位をトランジスタＱ１８，Ｑ２０でそれぞれのベース・エミッタ間降下電圧（略０．７Ｖ）分レベルシフトしてトランジスタＱ２１のベースに供給し、また、トランジスタＱ１９でそのベース・エミッタ間降下電圧分レベルシフトしてトランジスタＱ２１のエミッタに供給しているため、信号をエミッタフォロア構成のトランジスタＱ２１を通して端子２６から出力することができる。
【００１９】
また、トランジスタＱ１５のコレクタであるＣ点における信号振幅は、トランジスタＱ１７のベース電流ｉｂ１７×Ｒ１６となり、上記信号はトランジスタＱ１７で増幅されるため、ベース電流ｉｂ１７の値は小さくても良いので、Ｃ点における信号振幅は小さくて済み、クロストークの悪化を防止できる。なお、従来の図２の回路では、端子１８出力とＡ点の信号振幅は同じであり、信号が他回路に飛び込みクロストークが悪化するおそれがある。
【００２０】
【発明の効果】
上述の如く、請求項１に記載の発明は、入力信号を非反転増幅する差動回路と、差動回路の出力信号を反転増幅するｎｐｎトランジスタと、ｎｐｎトランジスタの出力する信号をレベルシフトするレベルシフト回路と、レベルシフト回路でレベルシフトされた信号を出力するエミッタフォロア構成のｎｐｎトランジスタで構成されたバッファとを有することにより、出力部のｐｎｐトランジスタを排除して高周波数領域の特性悪化を防止できる。
【００２１】
また、請求項２に記載の発明では、レベルシフト回路をダイオード接続された２つのｎｐｎトランジスタを縦型接続して構成し、また、請求項３に記載の発明では、バッファを構成するｎｐｎトランジスタのエミッタをダイオード接続されたｎｐｎトランジスタを介してレベルシフト回路のダイオード接続されたｎｐｎトランジスタと共に、差動回路の出力信号を反転増幅するｎｐｎトランジスタのコレクタに接続することにより、少ない回路素子数で請求項１に記載の発明を実現できる。
【図面の簡単な説明】
【図１】本発明の信号出力回路の一実施例の回路図である。
【図２】従来の信号出力回路の一例の回路図である。
【符号の説明】
２０，２６  端子
２２，２４  定電流源
Ｑ１１，Ｑ１４〜Ｑ２１  ｎｐｎトランジスタ
Ｑ１２，Ｑ１３  ｐｎｐトランジスタ
Ｒ１１〜Ｒ１７  抵抗
【図１】
0004882161.tif 000002
【図２】
0004882161.tif 000003