(57)【特許請求の範囲】
【請求項１】
テスタと治具による半導体集積回路のテストの受託者が保有する制御装置と、前記テストの依頼者が保有し前記制御装置とネットワークを介して接続された端末装置と、を備えた半導体集積回路開発支援システムであって、
前記端末装置は、前記テストの周波数条件および前記半導体集積回路の同時計測個数を含むテスト条件を前記依頼者が入力するための入力画面を表示する表示部を備え、
前記制御装置は、記憶部と処理部とを有し、
前記記憶部は、複数の前記治具ごとに、対応可能な周波数条件および前記半導体集積回路の同時計測可能個数を含んだテスト条件を格納した治具情報を記憶し、
前記処理部は、前記依頼者が前記端末装置の表示部の入力画面に入力した前記周波数条件および前記同時計測個数を含んだテスト条件を前記端末装置から受信した場合、前記治具情報を参照し、当該受信したテスト条件を満たす前記治具を抽出し、前記端末装置の表示部に対して当該抽出した治具を使用可能と表示するように指示する
ことを特徴とする半導体集積回路開発支援システム。
【請求項２】
前記治具は、前記テスタからの電気信号を前記半導体集積回路に入出力するためのプローブカードであり、
前記治具情報は、複数の前記プローブカードごとの対応可能な前記半導体集積回路のピン数条件を前記テスト条件としてさらに格納し、
前記処理部は、前記依頼者が前記端末装置の表示部の入力画面に入力した前記周波数条件、前記同時計測個数およびピン数条件を含んだテスト条件を前記端末装置から受信した場合、前記治具情報を参照し、当該受信したテスト条件を満たす前記プローブカードを選択し、前記端末装置の表示部に対して当該選択したプローブカードを使用可能と表示するように指示する
ことを特徴とする請求項１に記載の半導体集積回路開発支援システム。
【請求項３】
前記治具は、前記テスタに対して前記半導体集積回路を装着するためのテスタボードであり、
前記処理部は、
前記依頼者が前記端末装置の表示部の入力画面に入力した、高温で行う試験であるバーイン試験か否かの情報、前記周波数条件および前記同時計測個数を含んだテスト条件を前記端末装置から受信した際、
バーイン試験である旨を受信した場合は、前記治具情報を参照し、複数のテスタボードのうちバーイン試験用のテスタボードを選択し、
バーイン試験でない旨を受信した場合は、前記治具情報を参照し、当該受信したテスト条件を満たすテスタボードを選択し、
いずれのときも、前記端末装置の表示部に対して当該選択したテスタボードを使用可能と表示するように指示する
ことを特徴とする請求項１に記載の半導体集積回路開発支援システム。
【請求項４】
前記治具情報は、複数の前記治具ごとの開発コスト情報をさらに格納し、
前記処理部は、
前記依頼者が前記端末装置の表示部の入力画面に入力した周波数条件および同時計測個数を含んだテスト条件を前記端末装置から受信した場合、
前記治具情報を参照して得た開発コスト情報のうち前記抽出した治具の開発コスト情報を当該治具の製作コストの概算値とし、前記端末装置の表示部に対して当該治具の製作コストの概算値を表示するように指示する
ことを特徴とする請求項１に記載の半導体集積回路開発支援システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の開発についての支援システムに関する。
【背景技術】
【０００２】
近年、半導体技術の発達にともない、ＬＳＩ（Large Scale Integration）などの半導体集積回路の高度化や多様化などが進み、その開発の効率化が重要になってきている。
半導体集積回路の開発の手順、すなわち、設計から製造までの手順は、一般に次のようになっている。半導体集積回路を開発する場合、まず機能動作を中心とした動作レベルの設計であるシステム設計を行う。次に、論理ゲートレベルの論理設計とそれを素子レベルで表現する回路設計を行う。そして、マスクを製作するとともに、それを利用してウェハ上に半導体集積回路を形成する前工程と呼ばれるウェハ製造工程に移る。
【０００３】
その後、前工程で製造されたウェハを、プローブテストで試験して良否判定を行い、ウェハをチップに分割し、プローブテストで良品とされたチップ（良品チップ）を選別してパッケージへの組み立てを行う。
この組み立て品は、特性評価によりデバッグされ、特性が所望の値を満足していると認定されると、最終的テスト仕様に基づいたテストプログラムによるファイナルテストを経て、量産に移管される。
【０００４】
これらの各テストには、テスタと呼ばれる装置が利用される。テスタは、１台当たり数千万円〜数億円の高価な装置であり、使用コストも高く、テスタの選択は、使用する者にとって重要な問題である。
たとえば、特許文献１では、テストプログラムに基づいて使用可能なテスタを選択する技術が開示されている。
【特許文献１】特開２００３−２７０３０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の技術では、テスタを選択することはできるが、そのテストに使用する治具は多種多様な中から適宜選択しなければならず、性能やコストなどの諸条件から治具を適切に選択するのが困難あるいは煩雑であるという問題があった。なお、治具とは、テストのための補助的な工具（テストボードなど）のことである。
【０００６】
そこで、本発明は、前記問題点に鑑みてなされたものであり、半導体集積回路開発支援システムにおいて、テストに使用する治具の候補を、諸条件から適切に選択して表示することを目的とする。
【課題を解決するための手段】
【０００７】
前記課題を解決するために、本発明は、テスタと治具による半導体集積回路のテストの受託者が保有する制御装置と、テストの依頼者が保有し制御装置とネットワークを介して接続された端末装置と、を備えた半導体集積回路開発支援システムである。端末装置は、テストの周波数条件および半導体集積回路の同時計測個数を含むテスト条件を依頼者が入力するための入力画面を表示する表示部を備える。制御装置は、記憶部と処理部とを有し、記憶部は、複数の治具ごとに、対応可能な周波数条件および半導体集積回路の同時計測可能個数を含んだテスト条件を格納した治具情報を記憶する。処理部は、依頼者が端末装置の表示部の入力画面に入力した周波数条件および同時計測個数を含んだテスト条件を端末装置から受信した場合、治具情報を参照し、当該受信したテスト条件を満たす治具を抽出し、端末装置の表示部に対して当該抽出した治具を使用可能と表示するように指示する。
【発明の効果】
【０００８】
本発明によれば、半導体集積回路開発支援システムにおいて、テストに使用する治具の候補を、諸条件から適切に選択して表示することができ、ユーザはその表示を見て治具を容易に選択することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の半導体集積回路開発支援システムについて、図面を参照しながら説明する。図１〜図５を参照しながら半導体集積回路開発支援システム１０００の各構成について説明し、図６〜図１０を参照しながら半導体集積回路開発支援システム１０００の各処理について説明し、図１１Ａ〜Ｃを参照しながら画面表示例について説明する。
なお、以下において、「テスト」とは、半導体集積回路に関する「ウェハテスト（ウェハ状態での検査）」と「ファイナルテスト（チップ化した後の最終検査）」の総称である。
【００１０】
図１は、半導体集積回路開発支援システムの全体構成図である。半導体集積回路開発支援システム１０００は、テスト会社（テストの受託者）１および回路設計会社（テストの依頼者）２を備えて構成され、それらの有する各装置が互いにインターネットなどのネットワーク４で接続されている。
【００１１】
なお、回路設計会社２は、図では１つしか示していないが、複数であってもよい。
また、図示していないが、半導体集積回路の開発には、ウェハ製作会社、マスク製作会社やテスト冶具製造会社などが関係することもある。
【００１２】
テスト会社１は、半導体集積回路のテストを行う組織で、制御装置１０を備えており、複数機種のテスタ（不図示）を所有している。制御装置１０は、パソコンなどのコンピュータ装置であり、外部装置と通信を行うための通信部１１、キーボードなどから構成されデータの入力を行う入力部１２、表示部などから構成されデータの出力を行う出力部１３、各種データを記憶する記憶部１４、ＣＰＵ（Central Processing Unit）などから構成され各種演算処理を行う処理部１５、および、ＲＡＭ（Random Access Memory）などから構成され処理部１５の演算領域であるメモリ１６を備えている。
記憶部１４には、テスタ機種情報１４１、プローブカード情報１４２、テスタボード情報１４３およびソケット情報１４４が記憶されている（詳細は後記）。
【００１３】
回路設計会社２は、半導体集積回路の回路設計を専門に行う組織であり、端末装置２０を保有している。端末装置２０は、パソコンなどのコンピュータ装置であり、画面表示を行う表示部２１を備えている。
【００１４】
図２は、テスタなどの基本的な構成を示した図である。図２に示すように、テスタ３００は、テスト対象である半導体集積回路Ｌに電源電圧を供給する電源ユニット３０１と、半導体集積回路Ｌの入力端子に信号を入力するドライバ３０２と、半導体集積回路Ｌの出力端子から出力される信号と期待値信号とを比較するコンパレータ３０３と、半導体集積回路Ｌに入力するテストデータおよび期待値を生成するパターン発生器３０４と、半導体集積回路Ｌに入力する信号の印加タイミングを発生するタイミング発生器３０５と、テストプログラムにより各制御を行うコントローラ３０６と、出力ピンの電圧レベル検出などの直流テストを行うためのＤＣテスト回路３０７と、を備えて構成される。
【００１５】
半導体集積回路Ｌは、テスト時に、治具３０８によって、テスタ３００に対し固定および接続される。治具３０８は、たとえば、テスタボード、プローブカード、ソケットである。半導体集積回路Ｌは、ウェハテストにおいてはテスタボードとプローブカードによってテスタ３００に対し固定および接続され、ファイナルテストにおいてはテスタボードとソケットによってテスタ３００に対し固定および接続される。
【００１６】
図３は、テスタ機種情報１４１の構成図である（適宜図１参照）。テスタ機種情報１４１には、テスタ機種（Ａ〜Ｈ）ごとに、ピン数（「３２」〜「６４０」）、最大周波数（ＭＨｚ：「２０」〜「１２５」）、同時計測可能数（「１」〜「１６」）および使用コストの高低（具体的な数字でもよい）に関する情報が格納される。
【００１７】
図４は、プローブカード情報１４２、テスタボード情報１４３およびソケット情報１４４の各構成図である（適宜図１参照）。
プローブカード情報１４２には、４種類のプローブカード（カンチレバー、垂直プローブ、薄膜プローブおよびカーボン薄膜プローブ）ごとに、対応周波数（「〜８０ＭＨｚ」〜「〜７ＧＨｚ」）、対応ピン数（「〜１２８」〜「２５７〜」）、同時計測（複数個を同時に計測できる度合い：「△（小。たとえば１個のみに対応）」「○（中。たとえば４個までに対応）」「◎（大。たとえば１６個までに対応）」）、開発コストの高低（具体的な数字でもよい）、開発・製作日数（「３０日」〜「９０日」）、価格（１２８ピンあたり：「２０万円」〜「４００万円」）に関する情報が格納される。
【００１８】
テスタボード情報１４３には、４種類のテスタボード（汎用ボード／手配線、カスタムボード／パターン配線、カスタムボード／層設計、および、バーインボード（高温で行う試験であるバーイン評価に対応可能なボード））ごとに、対応周波数（「〜８０ＭＨｚ」〜「〜１ＧＨｚ」）、同時計測（に対する対応度：「△」「○」「◎」）、開発コストの高低（具体的な数字でもよい）、開発・製作日数（「１５日」〜「７０日」）、価格（１２８ピンあたり：「３０万円」〜「１５０万円」）に関する情報が格納される。
【００１９】
ソケット情報１４４には、４種類のソケット（汎用ソケット、高特性ソケット、カスタムソケット、および、バーインソケット（バーイン評価に対応可能なソケット））ごとに、対応周波数（「〜８０ＭＨｚ」〜「〜１２５ＭＨｚ」）、開発コストの高低（具体的な数字でもよい）、開発・製作日数（「３日（一般品）」〜「９０日」）、価格（１２８ピンあたり：「２０万円」〜「５０万円」）に関する情報が格納される。
【００２０】
図５は、表示部２１の入力画面の例である（適宜他図参照）。なお、ここでは概要について説明し、それぞれの処理や表示の詳細については後記する。
回路設計会社２のユーザ（以下、単に「ユーザ」という。）によってテスタ検索実行ボタン２１１１が操作されると、テスタの検索が実行される。その検索結果は、テスタ機種適応度表示領域２１１５に表示される（テスタ機種ごとに、不適応なら「×」、適応度中なら「○」、適応度大なら「◎」が表示）。
ユーザによってコスト概算実行ボタン２１１２が操作されると、コストの概算が実行される。なお、コストの概算は、ウェハテストとファイナルテストに関して別々に行ってもよいし、同時に行ってもよい。
【００２１】
目標コスト入力領域２１１３は、ウェハテストコスト、ファイナルテストコスト、ウェハ治具製作コストおよびファイナル治具製作コストをユーザが入力する領域である。なお、総テストコストと総治具製作コストは、それぞれ直上の２つのコストの和として処理部１５によって自動算出される。
【００２２】
概算コスト表示領域２１１４は、ユーザが入力する諸条件（詳細は後記）から自動算出されたウェハテストコスト、ファイナルテストコスト、ウェハ治具製作コストおよびファイナル治具製作コストを表示する領域である。なお、総テストコストと総治具製作コストは、それぞれ直上の２つのコストの和として処理部１５によって自動算出される。
【００２３】
告知領域２１１９は、目標コストと概算コストとの比較結果やユーザが入力する諸条件などに関してユーザに告知（表示）を行う領域である。
【００２４】
デバイス概要設定入力領域２１１６は、デバイス種類、デバイス用途、１デバイスの電源系統数、ダイサイズ（チップ面積）、１デバイスのピン数、パッケージ（の種類）、オン・チップ・メモリ、ＡＤ（アナログ／ディジタル）変換、オプション設定（「有効」選択時は右上の「デバイス詳細設定実施」ボタンを操作）の入力をユーザが行う領域である。
【００２５】
テスト概要設定領域２１１７は、ＤＦＴ（Design for Testability：テスト容易化設計）／ＢＩＳＴ（Built In Self Test：半導体集積回路Ｌの自己テスト手法の１つ）／ＳＣＡＮ（フリップフロップをチェーン化して行う半導体集積回路Ｌのテスト手法。詳細は特開２００１-１４１７８４号公報など参照）、ＢＯＳＴ（Built Out Self Test：テスタボード上にテスト機能を付加して行う半導体集積回路Ｌのテスト手法）、テスト区分（その１）、テスト区分（その２）、テスト内容、ウェハテスト最大周波数、ウェハテスト総パターン規模、ファイナルテスト最大周波数、ファイナルテスト総パターン規模、オプション設定（「有効」選択時は右上の「テスト詳細設定実施」ボタンを操作）の入力をユーザが行う領域である。
【００２６】
同時計測設定入力領域２１１８は、ウェハテストおよびファイナルテストにおける半導体集積回路Ｌの同時計測個数の入力をユーザが行う領域である。
【００２７】
図６は、テスタ検索のフローチャートである（適宜他図参照）。制御装置１０の処理部１５は、テスタ検索実行ボタン２１１１がユーザに操作されたか否かを判断し（ステップＳ６１）、操作されていなければ（Ｎｏ）この処理を繰り返し、操作されていれば（Ｙｅｓ）ステップＳ６２に進む。
【００２８】
ステップＳ６２において、処理部１５は、ピン数条件をクリアするテスタ機種を抽出する。具体的には、デバイス概要設定入力領域２１１６における「１デバイスのピン数」の項目のユーザ入力と、テスタ機種情報１４１のテスタ機種ごとの「ピン数」とを比較して判断する。たとえば、デバイス概要設定入力領域２１１６における「１デバイスのピン数」の項目で「１２８ピン以下」が選択（入力）されていれば、テスタ機種情報１４１におけるテスタ機種「Ａ」〜「Ｅ」が抽出される。
【００２９】
次に、ステップＳ６３において、処理部１５は、ステップＳ６２で抽出されたテスタ機種のうち、最大周波数条件をクリアするテスタ機種をさらに抽出する。具体的には、テスト概要設定領域２１１７における「ウェハテスト最大周波数（またはファイナルテスト最大周波数）」の項目のユーザ入力と、テスタ機種情報１４１のテスタ機種ごとの「最大周波数」とを比較して判断する。たとえば、テスト概要設定領域２１１７における「ウェハテスト最大周波数（またはファイナルテスト最大周波数）」の項目で「２０ＭＨｚ以下」が選択（入力）されていれば、テスタ機種情報１４１におけるテスタ機種「Ａ」および「Ｂ」が抽出される。
【００３０】
続いて、ステップＳ６４において、処理部１５は、ステップＳ６３で抽出されたテスタ機種のうち、同時計測可能数条件をクリアするテスタ機種をさらに抽出する。具体的には、同時計測設定入力領域２１１８における「ウェハテスト同時計測（またはファイナルテスト同時計測）」の項目のユーザ入力と、テスタ機種情報１４１のテスタ機種ごとの「同時計測可能数」とを比較して判断する。たとえば、同時計測設定入力領域２１１８における「ウェハテスト同時計測（またはファイナルテスト同時計測）」の項目で「２個」が選択（入力）されていれば、テスタ機種情報１４１におけるテスタ機種「Ｂ」が抽出される。
【００３１】
次に、ステップＳ６５において、処理部１５は、テスタ機種適応度表示領域２１１５に、各テスタ機種の適応度を表示する。前記した例であれば、たとえば、テスタ機種「Ｂ」の適応度を「◎」、テスタ機種「Ａ」の適応度を「○」、それ以外のテスタ機種の適応度を「×」として表示する。
このようにして、ユーザ入力に対する各テスタ機種の適応度を判断して、その判断結果を表示することができる。
【００３２】
図７は、コスト概算のフローチャートである（適宜他図参照）。制御装置１０の処理部１５は、コスト概算実行ボタン２１１２がユーザに操作されたか否かを判断し（ステップＳ７１）、操作されていなければ（Ｎｏ）この処理を繰り返し、操作されていれば（Ｙｅｓ）ステップＳ７２に進む。
【００３３】
ステップＳ７２において、処理部１５は、ＢＯＳＴありか否かを判断し、ＢＯＳＴなしであれば（Ｎｏ）ステップＳ７４に進み、ＢＯＳＴありであれば（Ｙｅｓ）ステップＳ７３に進む。ＢＯＳＴありか否かを判断は、具体的には、テスト概要設定領域２１１７における「ＢＯＳＴ」の項目のユーザ入力（「なし」か「あり」）から行うことができる。
【００３４】
ステップＳ７３において、処理部１５は、ＢＯＳＴありによって安価なテスタ機種を使用可能である旨の表示と、ＢＯＳＴに対応できる専門会社の案内を表示し、処理を終了する。
【００３５】
ステップＳ７４において、処理部１５は、プローブカードを選択するが、その詳細な処理について図８を参照しながら説明する。図８は、図７のステップＳ７４の詳細フローチャートである。
ステップＳ８１において、処理部１５は、対応周波数条件をクリアするプローブカードを抽出する。具体的には、テスト概要設定領域２１１７における「ウェハテスト最大周波数（またはファイナルテスト最大周波数）」の項目のユーザ入力と、プローブカード情報１４２のプローブカードごとの「対応周波数」とを比較して判断する。たとえば、テスト概要設定領域２１１７における「ウェハテスト最大周波数（またはファイナルテスト最大周波数）」の項目で「４０ＭＨｚ以下」が選択（入力）されていれば、プローブカード情報１４２における４種類のプローブカードすべてが抽出される。ただし、最大周波数が「４０ＭＨｚ以下」で「薄膜プローブ」や「カーボン薄膜プローブ」を抽出するのはコストなどの観点から好ましくないので、それらは抽出しないこととしてもよい。
【００３６】
次に、ステップＳ８２において、処理部１５は、ステップＳ８１で抽出されたプローブカードのうち、対応ピン数条件をクリアするプローブカードをさらに抽出する。具体的には、デバイス概要設定入力領域２１１６における「１デバイスのピン数」の項目のユーザ入力と、プローブカード情報１４２のプローブカードごとの「対応ピン数」とを比較して判断する。たとえば、デバイス概要設定入力領域２１１６における「１デバイスのピン数」の項目で「６４ピン以下」が選択（入力）されていれば、プローブカード情報１４２における「カンチレバー」と「垂直プローブ」が抽出される。
【００３７】
続いて、ステップＳ８３において、処理部１５は、ステップＳ８２で抽出されたプローブカードのうち、同時計測条件をクリアするプローブカードをさらに抽出する。具体的には、同時計測設定入力領域２１１８における「ウェハテスト同時計測（またはファイナルテスト同時計測）」の項目のユーザ入力と、プローブカード情報１４２の「同時計測」の項目とを比較して判断する。たとえば、同時計測設定入力領域２１１８における「ウェハテスト同時計測（またはファイナルテスト同時計測）」の項目で「４個」が選択（入力）されていれば、プローブカード情報１４２における「垂直プローブ」が抽出される。
【００３８】
図７に戻り、ステップＳ７５において、処理部１５は、テスタボードを選択するが、その詳細な処理について図９を参照しながら説明する。図９は、図７のステップＳ７５の詳細フローチャートである。
ステップＳ９１において、処理部１５は、テスト区分（その１）がバーイン評価であるか否かを判断し、バーイン評価でなければ（Ｎｏ）ステップＳ９３に進み、バーイン評価であれば（Ｙｅｓ）ステップＳ９２に進む。テスト区分（その１）がバーイン評価であるか否かの判断は、具体的には、テスト概要設定領域２１１７における「テスト区分（その１）」の項目のユーザ入力が「バーイン評価」であるか否かにより行うことができる。
【００３９】
ステップＳ９２において、処理部１５は、テスタボード情報１４３を参照してバーインボードを選択し、処理を終了する。バーイン評価に対応できるテスタボードはバーインボードだけだからである。
【００４０】
ステップＳ９３において、処理部１５は、対応周波数条件をクリアするテスタボードを抽出する。具体的には、テスト概要設定領域２１１７における「ウェハテスト最大周波数（またはファイナルテスト最大周波数）」の項目のユーザ入力と、テスタボード情報１４３のテスタボードごとの「対応周波数」とを比較して判断する。たとえば、テスト概要設定領域２１１７における「ウェハテスト最大周波数（またはファイナルテスト最大周波数）」の項目で「４０ＭＨｚ以下」が選択（入力）されていれば、直接的にはテスタボード情報１４３における４種類のテスタボードのすべてが抽出される。しかし、たとえば、コスト面を考慮して「汎用ボード／手配線」と「カスタムボード／パターン配線」の２つだけが抽出されるようにしてもよい。
【００４１】
続いて、ステップＳ９４において、処理部１５は、ステップＳ９３で抽出されたテスタボードのうち、同時計測条件をクリアするテスタボードをさらに抽出する。具体的には、同時計測設定入力領域２１１８における「ウェハテスト同時計測（またはファイナルテスト同時計測）」の項目のユーザ入力と、テスタボード情報１４３の「同時計測」の項目とを比較して判断する。たとえば、同時計測設定入力領域２１１８における「ウェハテスト同時計測（またはファイナルテスト同時計測）」の項目で「４個」が選択（入力）されていれば、テスタボード情報１４３における「汎用ボード／手配線」以外が抽出される。
【００４２】
図７に戻り、ステップＳ７６において、処理部１５は、ソケットを選択するが、その詳細な処理について図１０を参照しながら説明する。図１０は、図７のステップＳ７６の詳細フローチャートである。
ステップＳ１０１において、処理部１５は、テスト区分（その１）がバーイン評価であるか否かを判断し、バーイン評価でなければ（Ｎｏ）ステップＳ１０３に進み、バーイン評価であれば（Ｙｅｓ）ステップＳ１０２に進む。テスト区分（その１）がバーイン評価であるか否かの判断は、具体的には、テスト概要設定領域２１１７における「テスト区分（その１）」の項目のユーザ入力が「バーイン評価」であるか否かにより行うことができる。
【００４３】
ステップＳ１０２において、処理部１５は、ソケット情報１４４を参照してバーインソケットを選択し、処理を終了する。バーイン評価に対応できるソケットはバーインソケットだけだからである。
【００４４】
ステップＳ１０３において、処理部１５は、対応周波数条件をクリアするソケットを抽出する。具体的には、テスト概要設定領域２１１７における「ウェハテスト最大周波数（またはファイナルテスト最大周波数）」の項目のユーザ入力と、ソケット情報１４４のソケットごとの「対応周波数」とを比較して判断する。たとえば、テスト概要設定領域２１１７における「ウェハテスト最大周波数（またはファイナルテスト最大周波数）」の項目で「４０ＭＨｚ以下」が選択（入力）されていれば、直接的にはソケット情報１４４における４種類のソケットのすべてが抽出される。しかし、たとえば、コスト面を考慮して「汎用ソケット」と「高特性ソケット」の２つだけが抽出されるようにしてもよい。
【００４５】
図７に戻り、ステップＳ７７において、処理部１５は、コストを算出（概算）する。具体的には、処理部１５は、ウェハテストコストを、テスタ機種情報１４１の該当機種の使用コスト（欄）を参照することにより得ることができる。また、処理部１５は、ファイナルテストコストを、テスタ機種情報１４１の該当機種の使用コスト（欄）を参照することにより得ることができる。
【００４６】
さらに、処理部１５は、ウェハ治具製作コストを、プローブカード情報１４２の該当プローブカードの開発コスト（欄）、および、テスタボード情報１４３の該当テスタボードの開発コスト（欄）を参照して、それらの値を加算することにより算出することができる。
また、処理部１５は、ファイナル治具製作コストを、ソケット情報１４４の該当ソケットの開発コスト（欄）、および、テスタボード情報１４３の該当テスタボードの開発コスト（欄）を参照して、それらの値を加算することにより算出することができる。
【００４７】
最後に、ステップＳ７８において、処理部１５は、画面表示を行う。具体的には、処理部１５は、表示部２１の概算コスト表示領域２１１４（図５参照）において、ステップＳ７７で算出したウェハテストコストとファイナルテストコストを表示し、その合計を総テストコストとして表示する。同様にして、処理部１５は、ステップＳ７７で算出したウェハ治具製作コストとファイナル治具製作コストを表示し、その合計を総治具製作コストとして表示する。
【００４８】
また、処理部１５は、目標コスト入力領域２１１３における各コストの値と概算コスト表示領域２１１４における各コストとの値を比較し、その比較結果によって、「概算コストが高くなっています。」「目標コスト、テスト最大周波数等の見直しを行ってください。」「同時計測設定しすぎで治具製作困難です。」などの注意喚起表示を行う。
【００４９】
さらに、処理部１５は、表示部２１において、図１１Ａ〜Ｃのような表示も行う。図１１Ａ〜Ｃは、テスト条件、テスタ、治具などの一覧画面の表示例である。
図１１Ａの表示画面２１２は、概算コスト（図５の概算コスト表示領域２１１４の総テストコストと総治具製作コストの合計）が５００万円以上の場合のテスト条件や使用道具を示した表（一覧画面）である。最大周波数、ピン数、テスタ機種、同時計測可能数、プローブカード、テスタボードおよびソケットの各項目ごとに、該当するものは背景が白色、該当しないものは背景が濃い網掛け、最大周波数を減らせば該当するものは背景が薄い網掛け、「バーイン評価」選択時のみ該当するものは背景が斜線となっている。
【００５０】
この表示を見ることで、ユーザは、概算コストやテスト条件（最大周波数、ピン数、同時計測可能数など）によって、多種多様なテスタや、多種多様なプローブカード、テスタボード、ソケットなどの治具の使用の可否を知ることができ、それらを適切に選択することができる。つまり、ユーザは、多種多用なテスタと治具を、その性能やコストなどの条件からを適切に選択することができる。ここでは、最大周波数が「６１（ＭＨｚ）〜」、ピン数が「２５７〜」、テスタ機種が「Ｇ」と「Ｈ」、同時計測可能数が「４」と「１６」、プローブカードが「垂直プローブ」「薄膜プローブ」および「カーボン薄膜プローブ」、テスタボードが「カスタムボード／パターン配線」と「カスタムボード／層設計」、ソケットが「高特性ソケット」と「カスタムソケット」、がそれぞれ該当項目となっている。
【００５１】
表示画面２１３〜２１６は、表示画面２１２と同様であるので、詳細な説明を省略する。たとえば、ユーザは、表示画面２１３を見れば、そのときのテスト条件ではテスタ機種Ｅを使用することができないが、最大周波数を減らせばテスタ機種Ｅを使用することができることがわかる。
【００５２】
また、ユーザは、並べて表示された表示画面２１４〜２１６を見れば、テスト条件の違いによって、使用することのできるテスタ機種や治具がどのように違うのかを一目瞭然で知ることができる。
【００５３】
このようにして、半導体集積回路開発支援システム１０００によれば、テスタや治具に詳しくないユーザでも、テスト条件に合った適切なテスタや治具を選択することができる。また、その際、ＢＯＳＴやバーイン評価なども考慮してテスタや治具の候補が選択されて表示されるので、ユーザはより適切にテスタや治具を選択することができる。
【００５４】
以上で実施形態の説明を終えるが、本発明の態様はこれらに限定されるものではない。
たとえば、本発明は、ＬＳＩだけでなくＩＣ（Integrated Circuit）など半導体集積回路全般に適用することができる。
また、テスタや治具の候補を選択するためのテスト条件として、最大周波数、ピン数、同時計測可能数だけでなく、ダイサイズ、オン・チップ・メモリであるか否か、ＤＦＴの有無、ウェハテスト総パターン規模などの他の条件を考慮してもよい。
【００５５】
さらに、ソケットは、特殊なコーティング処理をしたものとしていないものを別扱いとして表示するようにしてもよい。
また、ユーザから得られたテスト条件の情報などを蓄積してデータベース化し、本システムの精度やバリエーションの向上を図ることができる。
その他、ハードウェアやフローチャートなどの具体的な構成について、本発明の趣旨を逸脱しない範囲で適宜変更が可能である。
【図面の簡単な説明】
【００５６】
【図１】半導体集積回路開発支援システムの全体構成図である。
【図２】テスタなどの基本的な構成を示した図である。
【図３】テスタ機種情報の構成図である
【図４】プローブカード情報、テスタボード情報およびソケット情報の各構成図である。
【図５】表示部の入力画面の例である。
【図６】テスタ検索のフローチャートである。
【図７】コスト概算のフローチャートである
【図８】図７のステップＳ７４の詳細フローチャートである。
【図９】図７のステップＳ７５の詳細フローチャートである。
【図１０】図７のステップＳ７６の詳細フローチャートである。
【図１１Ａ】テスト条件、テスタ、治具などの一覧画面の表示例である。
【図１１Ｂ】テスト条件、テスタ、治具などの一覧画面の表示例である。
【図１１Ｃ】テスト条件、テスタ、治具などの一覧画面の表示例である。
【符号の説明】
【００５７】
１    テスト会社
２    回路設計会社
４    ネットワーク
１０  制御装置
１４  記憶部
１５  処理部
２０  端末装置
２１  表示部
【図１】
0005044323.tif 000002
【図２】
0005044323.tif 000003
【図３】
0005044323.tif 000004
【図４】
0005044323.tif 000005
【図５】
0005044323.tif 000006
【図６】
0005044323.tif 000007
【図７】
0005044323.tif 000008
【図８】
0005044323.tif 000009
【図９】
0005044323.tif 000010
【図１０】
0005044323.tif 000011
【図１１Ａ】
0005044323.tif 000012
【図１１Ｂ】
0005044323.tif 000013
【図１１Ｃ】
0005044323.tif 000014