(57)【特許請求の範囲】
【請求項１】
中央に第１の方向に整列して配置されている複数のパッドを有する半導体チップと、
複数の外部接続端子と
前記複数のパッドの一つと前記外部接続端子の一つとを結合する配線パターンを有する配線基板とを備え、
前記パッドのうち第１のパッドと前記第１のパッドと隣接しない第２のパッドとが、前記第１のパッドおよび前記第２のパッドとは異なり、前記第１のパッドと隣接する第３のパッドの上を通過する前記配線パターンによって結合しており、
前記第３のパッドは前記配線パターンに接続されていない半導体装置。
【請求項２】
前記配線パターンは、前記第２のパッドと接続されている第１の前記外部接続端子を介して前記第１のパッドおよび前記第２のパッドを結合する請求項１に記載の半導体装置。
【請求項３】
前記第１の外部接続端子は、前記配線パターンに接し、平面視で前記第２のパッドから離間して配置されており、
前記第１のパッドは、前記第１の外部接続端子を経由して前記第２のパッドに接続している請求項２に記載の半導体装置。
【請求項４】
前記第１の方向に並行して前記配線パターンの基幹配線が延在することを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記配線パターンは前記第１のパッドと前記基幹配線とを結ぶ枝配線を有することを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記複数のパッドは前記外部接続端子よりも多いことを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
前記第１，２のパッドは同電位または同じ信号であることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
前記配線パターンは、前記配線基板の第１面に設けられており、
前記配線基板は、
前記第１面と反対の第２面側から前記配線パターンの一部を露出するように設けられ、平面視で前記複数のパッドの一部と重なるように設けられた開口部をさらに有するとともに、前記第２面側で前記半導体チップと接しており、
前記第１のパッドおよび前記第２のパッドは、平面視で前記開口部と重なる位置に配置され、当該開口部において前記配線パターンに接続されている請求項１〜７のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを搭載する配線基板を有する半導体装置に関し、特にセンターパッドタイプの半導体チップを備える半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
近年、半導体装置が搭載される機器の多機能化及び高性能化が進んでいる。そして、搭載製品の多機能化に伴い、半導体チップには高集積化が求められる。また、搭載製品の高性能化に伴い、半導体チップには高速化が求められる。
【０００３】
半導体チップの高集積化は、多ピン化につながる。また、半導体チップの高速化技術においては、半導体チップに供給される電源を安定させることが非常に重要となる。
【０００４】
一般的に、半導体チップに電源を安定して供給する技術として、電源を分離する手法が広く知られている。つまり、電源パッドを複数設けて、それぞれのパッドから電源を供給する。
【０００５】
言い換えれば、半導体チップの高集積化および高性能化は、ともに多ピン化につながってしまうのである。
【０００６】
半導体チップの多ピン化に対応する、高密度実装技術が求められている。
【０００７】
特許文献１では、半導体チップを搭載する配線基板（インターポーザ）上の配線の高密度化技術が開示されている。
【０００８】
【特許文献１】特開平２００２−２７０６５３
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、前述した従来技術では、パッド数が増加した場合、あるいはパッドの高密度化が進んだ場合、配線基板が大型化し、半導体装置が大型化してしまう。
【課題を解決するための手段】
【００１０】
本発明によれば、
中央に第１の方向に整列して配置されている複数のパッドを有する半導体チップと、
複数の外部接続端子と
前記複数のパッドの一つと前記外部接続端子の一つとを結合する配線パターンを有する配線基板とを備え、
前記パッドのうち第１のパッドと前記第１のパッドと隣接しない第２のパッドとが、前記第１のパッドおよび前記第２のパッドとは異なり、前記第１のパッドと隣接する第３のパッドの上を通過する前記配線パターンによって結合しており、
前記第３のパッドは前記配線パターンに接続されていない半導体装置が提供される。
【００１１】
さらに好ましくは、半導体チップはセンターパッド型であって、そのチップと結合する配線基板の配線パターンは、配線基板から半導体チップのパッド上を通過して、その通過するパッドとは異なるパッドに結合される。
【発明の効果】
【００１２】
以上説明したように、本発明によれば、半導体チップのパッド間を、配線基板側の配線パターンを利用して結合するので、外部端子数を抑制できる。
【００１３】
また、外部端子の配置に影響を与えることがないので、外部端子の配置等の設計の自由度が向上する。
【００１４】
くわえて、チップ内部の配線を用いる場合に比べて、パッド間の接続を低抵抗で実現できる。
【発明を実施するための最良の形態】
【００１５】
本発明の前記ならびにその他の目的、特徴、及び効果をより明確にすべく、以下図面を用いて本発明の実施の形態につき詳述する。
【００１６】
図1乃至図８は、本発明の第１の実施の形態の半導体装置を示す図面である。
図１は、半導体装置を外部接続端子(＝半田ボール)５を有する裏面から見た図であり、図２は、半導体チップ３か実装される表面から見た図である。
【００１７】
裏面側から説明すると、まず外部接続端子５が基板１に備えられている。そして、半導体チップ３と基板１との間には、弾性体２が設けられている。また、基板１には、開口部４が設けられている。この開口部４は弾性体２にも、同様に設けられている。
【００１８】
図３は半導体チップを実装する前の基板とその基板上に設けられた配線パターン６を示した。配線パターンは開口部４と隣接する基幹配線６１と、基幹配線から開口部４を左右に横断する枝配線とを備える。また、枝配線のうち基幹配線と結合しない側に外部接続端子と結合するランド部５１を備えるものがある。一方、チップ中央の枝配線はランド部を備えず、枝配線どうしが結合している。
【００１９】
図４では、図示しない半導体チップを実装した後の基板を示した。開口部４で、一部を除いて基幹配線から枝配線が切断されている。一点鎖線で囲ったＡの領域を用いて図５で詳細に説明する。
【００２０】
基板（不図示）に設けられた配線パターン６のうち、中央に位置するパターンを基幹配線６１とする。また基幹配線から分岐して、開口部４を横断してランド部５１に結合する配線を枝配線６２，６３とした。
【００２１】
枝配線は、開口部４において半導体チップのパッド７１、７２、７３に結合する。枝配線とパッドとの結合は、半導体基板の開口部で配線パターンをボンディングツール（不図示）によって基幹配線から枝配線を切断することによって実施する。そのため、本実施形態では、基幹配線とパッドとを、基幹配線側から結合することができない。
【００２２】
つまり、図５に示すように、パッド７１に結合する枝配線が基幹配線と切り離され、一旦基幹配線の反対側を迂回する。そして、以降のこの配線の経路は、枝配線６３がパッド７上を通過して、基幹配線６１に戻る。そして、配線６を通って、ランド部５１から枝配線を経由して最終的に、パッド７２に結合する。
【００２３】
こうして、チップ内部で共通電極となるパッド７１とパッド７２とを、基板側の基幹配線、枝配線、配線パターンを用いて結合することができた。
【００２４】
図５における枝配線や基幹配線、半導体チップ等の関係を明確にするために、以下図中に示した断面Ｂ−Ｂ'、Ｃ−Ｃ’を用いて、以下に本願のパッドまわりの断面構造を説明する。
【００２５】
図６は、図５中のＢ−Ｂ'断面、すなわちパッドと枝配線とが結合する部分の断面を表す。図中の最下層に半導体チップ３、そしてチップ３は、パッド７３を備える。チップ３は弾性体２を介して、基板１とその基板表面にパターンニングされた基幹配線６１、配線パターン６２に実装されている。
【００２６】
配線パターン６２は、基幹配線６１に結合されていたが、パッド７３と結合させるために、基幹配線６１に近い開口部４内で切断された。
【００２７】
また、パッドと配線パターンとを結合させた開口部には、液状樹脂などの封止絶縁体９で封止している。
【００２８】
図７では、図５中のＣ−Ｃ'断面、すなわちパッド上を枝配線が通過する部分の断面を表す。基本的な構造は図６と同様であるので、説明は省略するが、パッド７上において配線パターン６３が切断されておらず、そのまま基幹配線６１に結合している。
【００２９】
図８は、本実施例の前述したＡ領域を、半導体チップ３側から見た図面である。図中の点線で表されるのは、基板上の配線パターンである。
【００３０】
パッド７１と７２とはそれぞれチップ内部に配線８１、８２をそれぞれ備えている。ここで配線８１、８２は、具体的には内部電源配線の例を示したが、これに限らず、共通の信号配線等でも構わない。
【００３１】
配線８１，８２は所定の回路ブロックに電位を供給している。電源を安定化させるために、配線８１と８２とを結合する必要がある。そこで、前述したように、パッド７１とパッド７２とを、基幹配線６１を経由して、内部配線を用いることなく結合させた。
【００３２】
こうすることで、チップ上で結合する場合の、配線を配置する面積を削減できた。また、チップ内部に配置する配線には、配線の太さ、厚さに限界がある。とくに、高集積化が進み、チップが巨大化した場合に、どうしても抵抗が大きく付加されてしまう。しかし、基板の配線パターンを用いることで、その抵抗値を抑えることができた。
【００３３】
次に、本発明の第２の実施例を、図９から１０を用いて説明する。第１の実施例では、開口部４の片側に存在するパッドおよび配線パターンでの例を示した。ここでは、開口部４の両側を用いた例を示す。
【００３４】
まず、パッド７１と７２とが、基板側の配線パターンを介して結合するまでは第１の実施例と同様である。そして、基幹配線６１はさらに、２つ目の開口部側に設けられたパッド７５にパッド７４の上を通過する枝配線６４を経由して結合する。
【００３５】
つまり、基幹配線を挟んで左右に分離された半導体チップのパッドを、基幹配線を含む基板側の配線パターンを用いて結合させた。ここで、２つ目の開口部側、すなわち基幹配線６１を挟んで下側のパッド、及び配線パターンは、本実施例の説明な部分以外は省略した。
【００３６】
こうして、図１０に示すように、基幹配線を境界として、紙面上下に分離されたパッド７１，７２，７３およびそのパッドの有するチップ内部配線８１、８２、８３を、基板側の配線パターンを用いて、より省面積でかつ低抵抗に結合することができた。
【００３７】
また、本発明は前述の実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。たとえば、センターパッドの半導体チップを例示したが、パッドは２辺配置、４辺配置であっても構わない。
【００３８】
ここでは外部接続端子を、ＢＧＡタイプを例示したが、ＬＧＡ（ランドグリッドアレイ）や、通常のリードフレーム型の半導体装置にも適用可能である。
【００３９】
さらに、隣接しないパッドどうしの結合を、チップ内部の配線を用いず、基板側の配線パターンを用いるのであれば、そのパッドと基板側の配線パターンとの結合方式にかかわらないことは言うまでもない。
なお、本発明は、以下の構成についても開示されている。
（１）
複数のパッドと複数の外部接続端子とを有する半導体チップと、
前記複数のパッドの一つと前記外部接続端子の一つとを結合する配線パターンを有する配線基板とを備え、
前記パッドのうち第１のパッドと前記第１のパッドと隣接しない第２のパッドとが前記配線パターンによって結合する半導体装置。
（２）
前記複数のパッドは前記半導体チップの中央に第１の方向に整列して配置されていることを特徴とする（１）に記載の半導体装置。
（３）
前記第１の方向に並行して前記配線パターンの基幹配線が延在することを特徴とする（２）に記載の半導体装置。
（４）
前記配線パターンは前記第１のパッドと前記基幹配線とを結ぶ枝配線を有することを特徴とする（３）に記載の半導体装置。
（５）
前記枝配線は前記基幹配線から前記複数のパッドのうちの前記一とは異なるパッドの上を通過して前記第１のパッドに結合することを特徴とする（４）記載の半導体装置。
（６）
前記複数のパッドは前記外部接続端子よりも多いことを特徴とする（１）に記載の半導体装置。
（７）
前記第１，２のパッドは同電位または同じ信号であることを特徴とする（１）に記載の半導体装置。
（８）
複数のパッドを有する半導体チップと、
前記チップと外部接続端子とを結合する配線パターンを有する配線基板と
を備え、
前記複数のパッドのうち所定のパッドから見て延在方向に前記配線パターン、前記外部接続端子、配線パターン、そして前記所定のパッドと異なるパッドの順序で配置されていることを特徴とする半導体装置。
（９）
前記複数のパッドは前記基幹配線を挟んで二列に配列されていることを特徴とする請求項（２）に記載の半導体装置。
（１０）
前記第１のパッドは前記基幹配線を挟んで前記二列の一方の列に存在し、前記第２のパッドは前記基幹配線を挟んで前記二列の他方の列に存在することを特徴とする（９）に記載の半導体装置。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１の実施の形態を示す接続端子側からの平面図である。
【図２】本発明の第１の実施の形態を示すチップ側からの平面図である。
【図３】本発明の第１の実施の形態のチップ実装前の配線パターンを示す図面である。
【図４】本発明の第１の実施の形態のチップ実装後の配線パターンを示す図面である。
【図５】本発明の第１の実施の形態の配線パターンの一部を示す図面である。
【図６】本発明の第１の実施の形態の断面を示す図面である。
【図７】本発明の第１の実施の形態の断面を示す図面である。
【図８】本発明の第１の実施の形態のチップの配線パターンの一部を示す図面である。
【図９】本発明の第２の実施の形態の配線パターンの一部を示す図面である。
【図１０】本発明の第２の実施の形態のチップの配線パターンの一部を示す図面である。
【符号の説明】
【００４１】
１      基板
２      弾性体
３      半導体チップ
４      開口部
５      外部接続端子（半田ボール）
５１    ランド部（半田ボール結合部）
６      配線パターン
６１    基幹配線（配線パターン）
６０、６２、６３、６４    枝配線（配線パターン）
７，７１，７２，７３，７４，７５  パッド
８１，８２，８３  チップ内部配線
９      封止絶縁体
【図１】
0004889667.tif 000002
【図２】
0004889667.tif 000003
【図３】
0004889667.tif 000004
【図４】
0004889667.tif 000005
【図５】
0004889667.tif 000006
【図６】
0004889667.tif 000007
【図７】
0004889667.tif 000008
【図８】
0004889667.tif 000009
【図９】
0004889667.tif 000010
【図１０】
0004889667.tif 000011