(57)【特許請求の範囲】
【請求項１】
半導体ウエハの製造方法であって、
プライムウエハを準備する準備工程と、
前記プライムウエハの少なくとも主表面にエピタキシャル成長によってデバイス層を形成するデバイス層形成工程と、
少なくとも前記デバイス層を被覆する保護膜を形成する保護膜形成工程と、
前記保護膜のうち前記プライムウエハの主表面に対応する部分以外の部分をウエットエッチングによって除去する第１除去行程と、
前記プライムウエハの主表面に対する裏面に研磨を施す研磨工程と、
前記保護膜のうち前記プライムウエハの主表面に対応する部分をウエットエッチングによって除去する第２除去工程と、を有する半導体ウエハの製造方法。
【請求項２】
前記保護膜形成工程は、前記保護膜のうち前記プライムウエハの主表面に対応する部分上に追加保護膜を形成する追加保護膜形成工程を含むことを特徴とする請求項１記載の半導体ウエハの製造方法。
【請求項３】
前記第１除去工程において、前記追加保護膜をウエットエッチングによって除去することを特徴とする請求項２記載の半導体ウエハの製造方法。
【請求項４】
前記保護膜はＴＥＯＳ酸化膜であることを特徴とする請求項２又は３記載の半導体ウエハの製造方法。
【請求項５】
前記追加保護膜はネガ型レジスト又はポジ型レジストであることを特徴とする請求項２乃至４のいずれか１に記載の半導体ウエハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャル層を有する半導体ウエハの製造方法に関するものである。
【背景技術】
【０００２】
半導体ウエハを代表するものとしてシリコンウエハが従来から知られており、シリコンウエハには一般的に単結晶シリコン基板であるプライムウエハ（Prime Wafer）や、エピタキシャルウエハ（Epitaxial Wafer：以下、エピウエハと称する）等がある。エピウエハとは、プライムウエハ上に規則的なシリコン原子の配列に倣って、同じ結晶構造を持ったシリコン単結晶の膜を堆積させたウエハのことをいう。
【０００３】
エピウエハの製造方法は、完成したプライムウエハ上に気相成長法（エピタキシャル成長法）によって、シリコン薄膜を堆積させる方法が知られている。具体的には、チャンバー内でプライムウエハを約１１５０度程度で加熱し、チャンバー内にモノシランガスと水素ガスを流入することで、モノシランガスが熱分解をおこしてシリコン原子がプライムウエハの結晶構造に倣って連続的に堆積する。従って、プライムウエハ上に単結晶シリコン薄膜が成長することとなる。
【０００４】
上述したエピウエハの製造方法から、エピウエハはプライムウエハと比較して不純物及び欠陥の少ない結晶層をウエハ表面に有することとなる。すなわち、エピウエハはプライムウエハと比較すると半導体素子を形成する層が高品質であって、半導体素子形成後の半導体デバイスとしても高い信頼性を維持することが可能となる。
【０００５】
また、上述した半導体ウエハを所望の厚さにするための研削方法として、特許文献１に加工精度の高い半導体ウエハの研削方法が開示されている。
【特許文献１】特開平−６９８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した気相成長法によって製造されたエピウエハは、図１に示されているように、シリコン基板１１の主表面、側面及び裏面一部に単結晶シリコン薄膜１２（以下、エピ層１２と称する）が被覆された断面構造を有している。また、シリコン基板１１の裏面であってエピ層１２に被覆されていない部分には、シリコン酸化膜１３が形成されている。エピ層１２のシリコン基板１１の裏面に形成された部分（以下、裏面エピ層１２ａと称する）は、モノシランガスと水素ガスがシリコン基板１１の裏面に回りこむことによって形成される本来不要な部分である。例えば裏面エピ層１２ａは、図１（ａ）に示されているように、シリコン酸化膜１３に向かってその厚さが薄くなっている。また、モノシランガスと水素ガスの回りこみによっては、裏面エピ層１２ａの表面には凹凸が形成されることもある。
【０００７】
エピ層のシリコン基板１１の主表面上の部分（以下、主面エピ層１２ｂと称する）が数ｕｍである場合には、裏面エピ層１２ａの厚さが数百ｎｍであるため、主面エピ層１２ｂに比べて裏面エピ層１２ａは無視することができる。しかしながら、主面エピ層１２ｂの厚さが数十ｕｍである場合には、裏面エピ層１２ａの厚さが数ｕｍであるため、以下のような問題点が生じていた。
【０００８】
図１（ｂ）に示されているように、エピウエハ１０を搬送アーム１４に載置すると、裏面エピ層１２ａの形状のためエピウエハ１０の搬送アーム１４に対する密着性が悪く、搬送トラブルの原因になりやすい問題点があった。
【０００９】
図１（ｃ）に示されているように、エピウエハ１０をステッパー１５に吸着させてレジストパターン１６を形成すると、裏面エピ層１２ａの形状によってレジストパターン１６内でのフォーカスが異なため、レジストパターン溝１７の開口形状に凹凸が発生する問題点があった。また、エピウエハ１０とステッパー１５との吸着不良によって処理が不可能となる問題点もあった。
【００１０】
図１（ｄ）に示されているように、エピウエハ１０をステージ１８に載置してウエットエッチングを施した場合において、裏面エピ層１２ａの形状のためエッチングによる溝１９の開口形状に凹凸が発生する問題点があった。
【００１１】
本発明は、以上の如き事情に鑑みてなされたものであり、搬送トラブル及び後工程における処理不良の防止を可能とする半導体ウエハの製造方法を提供する。
【課題を解決するための手段】
【００１２】
上述した課題を解決するために、半導体ウエハの製造方法であって、プライムウエハを準備する準備工程と、前記プライムウエハの少なくとも主表面にエピタキシャル成長によってデバイス層を形成するデバイス層形成工程と、少なくとも前記デバイス層を被覆する保護膜を形成する保護膜形成工程と、前記保護膜のうち前記プライムウエハの主表面に対応する部分以外の部分をウエットエッチングによって除去する第１除去行程と、前記プライムウエハの主表面に対する裏面に研磨を施す研磨工程と、前記保護膜のうち前記プライムウエハの主表面に対応する部分をウエットエッチングによって除去する第２除去工程と、を有する半導体ウエハの製造方法が提供される。
【００１３】
また、前記保護膜形成工程は、前記保護膜のうち前記プライムウエハの主表面に対応する部分上に追加保護膜を形成する追加保護膜形成工程を含んでいても良い。更に、前記第１除去工程において、前記追加保護膜をウエットエッチングによって除去しても良い。
【００１４】
また、前記保護膜はＴＥＯＳ酸化膜であっても良い。更に、前記追加保護膜はネガ型レジスト又はポジ型レジストであっても良い。
【発明の効果】
【００１５】
プライムウエハの少なくとも主表面にエピタキシャル成長によってデバイス層を形成した後、少なくともデバイス層を被覆する保護膜を形成してプライムウエハの主表面に対する裏面に研磨する故、搬送トラブル及び後工程における処理不良の防止を可能とする半導体ウエハを製造することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
【実施例】
【００１７】
本発明の実施例としての半導体ウエハの製造方法について、図２乃至図４を参照しつつ詳細に説明する。
【００１８】
先ず、半導体基板であるプライムウエハ３１の準備を行い、熱酸化法又はＣＶＤ法等の周知技術によってプライムウエハ３１の裏面全体にシリコン酸化膜の層を形成する。その後、プライムウエハ３１の裏面周辺部分以外に保護板を配置し、プライムウエハ３１の保護板で覆われた以外の部分（すなわち、プライムウエハ３１の裏面周辺部）をエッチングによって除去することでシリコン酸化膜３２を形成する（ステップＳ１）。シリコン酸化膜３２は、プライムウエハ中のアンチモンの外部拡散を防止する効果がある。シリコン酸化膜３２の形成後の断面図を図３（ａ）に示す。なお、プライムウエハ３１の裏面とは、後述する半導体素子が形成されるデバイス層が形成される面の反対側の面のことを定義することとする。
【００１９】
次に、プライムウエハ３１の少なくとも主表面にエピタキシャル成長法によって、後工程で半導体素子が形成されるデバイス層３３（以下、エピ層３３と称する）を形成する（ステップＳ１）。具体的には、チャンンバー内でプライムウエハ３１を約１１５０度で加熱を行い、かかる加熱状態のチャンバー内にモノシランガス及び水素ガスを流入しても良い。エピ層３３の形成後の断面図を図３（ｂ）に示す。なお、本工程をデバイス層形成工程と称する。
【００２０】
図３（ｂ）に示されているように、プライムウエハ３１の主表面上に形成されたエピ層３３の一部分（以下、エピ層主面部３３ａと称する）に対して、プライムウエハ３１の主表面に対する裏面上に形成されたエピ層３３の一部分（以下、エピ層裏面部３３ｂと称する）は、その層の厚さが薄くなっている。これは、エピ層裏面部３３ｂがモノシランガス及び水素ガスの回りこみによって形成されるためである。また、エピ層裏面部３３ｂはモノシランガス及び水素ガスの回り込みによって、プライムウエハ３１の中央部に向かって徐々にその厚さが薄くなっている。なお、シリコン酸化膜３２上には、モノシランガス及び水素ガスの回りこみによってはエピ層３３が形成されていない。
【００２１】
次に、エピ層３３及びシリコン酸化膜３２を被覆する保護膜であるＴＥＯＳ（TetraEthOxySilane：テトラエトキシシラン）酸化膜３４を形成する（ステップＳ３）。例えば、ＴＥＯＳ酸化膜３４の膜厚は約８５００Åであっても良い。ＴＥＯＳ酸化膜３４の形成後の断面図を図３（ｃ）に示す。なお、本工程を保護膜形成工程と称する。
【００２２】
具体的なＴＥＯＳ酸化膜３４の形成方法は、先ずチャンバー内に窒素を流入しつつ約６８０度で１０分間加熱処理をし、その後、毎分１．３度でチャンバー内の温度を上昇させて約７００度にする。次に、ＴＥＯＳ及び酸素をチャンバー内に流入させつつ約７００度で約７０分間熱処理を行う。次に、毎分１．８度でチャンバー内の温度を下げて約６８０度にし、その後、約６８０度の状態で１０分間熱処理を行う。なお、上述したＴＥＯＳ酸化膜３４の形成方法は１例であって、ＴＥＯＳ酸化膜３４の膜厚及び特性等によって上記条件は適宜変更するものとする。
【００２３】
なお、ＴＥＯＳ酸化膜３４以外にもシランをベースとした酸化膜を保護膜として使用しても良い。
【００２４】
次に、ＴＥＯＳ酸化膜３４のうちプライムエハ３１の主表面に対応する部分に、追加保護膜であるネガ型レジスト３５を形成する（ステップＳ４）。ネガ型レジスト３５は、後述するウエットエッチングからプライムエハ３１の主表面に対応する部分のＴＥＯＳ酸化膜３４を保護するために形成される。例えば、ネガ型レジスト３５の膜厚は約８０００Åであっても良い。ネガ型レジスト３５の形成後の断面図を図３（ｄ）に示す。なお、本工程を追加保護膜形成工程と称する。
【００２５】
具体的なネガ型レジスト３５の形成方法は、例えば、約２００度で６０秒間ベーク処理を行い、その後ネガ型レジスト３５を塗布する。ネガ型レジスト３５の塗布後に、約１１０で６０秒間プリベークを行う。なお、上述したネガ型レジスト３５の形成方法は１例であって、ネガ型レジスト３５の膜厚及び特性等によって上記条件は適宜変更するものとする。
【００２６】
また、ネガ型レジスト３５以外にもポジ型レジストを追加保護膜として使用しても良い。
【００２７】
次に、シリコン酸化膜３２、ネガ型レジスト３５並びにＴＥＯＳ酸化膜３５の側面及び底面をウエットエッチングによって除去する（ステップＳ５）。例えば、緩衝フッ酸（ＢＨＦ）の水溶液に約２０分間浸漬させても良い。ウエットエッチング後の断面図を図４（ｅ）に示す。なお、本エッチング工程を第１除去工程とする。
【００２８】
本エッチング工程においては、シリコン酸化膜３２、ネガ型レジスト３５及びＴＥＯＳ酸化膜３５がエッチングによって除去されるが、プライムウエハ３１の主表面に対応した部分上に形成されたＴＥＯＳ酸化膜３５上にはネガ型レジスト３５が形成されているため、かかるＴＥＯＳ酸化膜３５の一部分は除去されず、それ以外の側面及び底面が除去されることとなる。なお、エピ層３３はエッチング溶液には反応しないため、除去されることはない。
【００２９】
本工程において、プライムウエハ３１の主表面に対応した部分上にのみＴＥＯＳ酸化膜３５を残す理由としては、次工程におけるプライムウエハ３１の裏面の研磨時における、プライムウエハ３１の主表面上のエピ層１２の損傷を防止するためである。
【００３０】
次に、プライムウエハ３１の主表面に対する裏面に研磨を施し、プライムウエハ３１の裏面に形成されているエピ層裏面部３３ｂを除去する（ステップＳ６）。エピ層裏面部３３ｂを除去することによって、プライムウエハ３１の裏面全体が露出することとなり、裏面が平坦に加工されることとなる。エピ層裏面部３３ｂの除去後の断面図を図４（ｆ）に示す。なお、本工程を研磨工程と称する。
【００３１】
例えば、エピ層裏面部３３ｂを除去してプライウムウエハ３１の裏面の平坦化方法としては、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）を利用しても良い。具体的な研磨レートは、毎分１９００Åであっても良い。
【００３２】
次に、ステップＳ５において除去されなかったＴＥＯＳ酸化膜３５の一部（すなわち、プライムウエハ３１の主表面に対応した部分）をウエットエッチングによって除去する（ステップＳ７）。ウエットエッチング方法としてはステップＳ５と同様に、緩衝フッ酸（ＢＨＦ）の水溶液に約２０分間浸漬させても良い。ウエットエッチング後の断面図を図４（ｇ）に示す。なお、本エッチング工程を第２除去工程とする。
【００３３】
以上のように、本実施例における半導体ウエハの製造方法によれば、プライムウエハ３１の少なくとも主表面にエピタキシャル成長によってエピ層３３を形成した後、少なくともエピ層３３を被覆するＴＥＯＳ酸化膜３４を形成してプライムウエハ３１の主表面に対する裏面に研磨する故、搬送トラブル及び後工程における処理不良の防止を可能とする半導体ウエハを製造することができる。
【図面の簡単な説明】
【００３４】
【図１】（ａ）は従来の半導体ウエハの製造方法よって製造される半導体ウエハの断面図であり、（ｂ）は図１（ａ）の半導体ウエハの搬送時の断面図あり、（ｃ）は図１（ａ）の半導体ウエハのレジスト形成後の断面図あり、（ｄ）は図１（ａ）の半導体ウエハのエッチング後の断面図である。
【図２】本発明の実施例としての半導体ウエハの製造方法の製造フローを示したフロー図である。
【図３】本発明の実施例としての半導体ウエハの製造方法における各製造工程における断面図である。
【図４】本発明の実施例としての半導体ウエハの製造方法における各製造工程における断面図である。
【符号の説明】
【００３５】
３１  プライムウエハ
３２  シリコン酸化膜
３３  エピ層（デバイス層）
３４  ＴＥＯＳ酸化膜
３５  ネガレジスト
【図１】
0004951580.tif 000002
【図２】
0004951580.tif 000003
【図３】
0004951580.tif 000004
【図４】
0004951580.tif 000005