(57)【特許請求の範囲】
【請求項１】
下部金属配線を含む所定の構造が形成された半導体基板上部に感光膜を形成した後、前記感光膜をパターニングして前記下部金属配線の一部を露出させる段階と、
Hhfac１/２H2O、Hhfac、TMVS、水蒸気のうちいずれか一つを利用した化学的強化剤処理を行って、前記露出した下部金属配線の上部のみに選択的に化学的強化剤を吸着させる段階と、
ＣＥＣＶＤ方法によって前記化学的強化剤が形成された部分で選択的に前記金属層が蒸着され、前記化学的強化剤は前記金属層が蒸着されるにつれて浮遊する段階と、
前記感光膜パターン及び前記化学的強化剤を除去した後、前記金属層を残留させる段階と、
前記金属層の両側壁に拡散障壁層スペーサを形成する段階と、
前記金属層の間が埋め込まれるように全体構造上部に絶縁膜を形成する段階と、
を含むことを特徴とする半導体素子の金属配線形成方法。
【請求項２】
前記化学的強化剤処理は−２０乃至３００℃の温度で１秒乃至１０分間実施することを特徴とする請求項１記載の半導体素子の金属配線形成方法。
【請求項３】
前記金属層はチタン、アルミニウム、銅、及び銀のいずれか一種で形成することを特徴とする請求項１記載の半導体素子の金属配線形成方法。
【請求項４】
前記銅を用いた金属層は、(hfac)CuVTMOS系列、(hfac)CuDMB系列、(hfac)CuTMVS系列のhfacを含む銅前駆体をＤＬＩ、ＣＥＭ、オリフィス及びスプレー方式のベイパライザを用いて形成することを特徴とする請求項３記載の半導体素子の金属配線形成方法。
【請求項５】
前記金属層は５０乃至２５０℃の温度と０.１乃至３０Ｔｏｒｒの圧力で形成することを特徴とする請求項１記載の半導体素子の金属配線形成方法。
【請求項６】
前記金属層は水素、窒素、アルゴン及びヘリウムのいずれか一種を加圧ガスとして用いて形成することを特徴とする請求項１記載の半導体素子の金属配線形成方法。
【請求項７】
前記拡散障壁層スペーサは、イオン化されたＰＶＤ方法、ＣＶＤ方法またはＭＯＣＶＤ方法によって形成されたＴｉＮ膜、イオン化されたＰＶＤ方法によって形成されたＴａ膜またはＴａＮ膜、ＣＶＤ方法によって形成されたＴａ膜またはＴａＮ膜、ＣＶＤ方法によって形成されたＷＮ膜、ＰＶＤ方法またはＣＶＤ方法によって形成されたＴｉＡｌＮ膜、ＴｉＳｉＮ膜またはＴａＳｉＮ膜のうちいずれか一つを前記金属層上部に形成した後、全面エッチングして形成することを特徴とする請求項１記載の半導体素子の金属配線形成方法。
【請求項８】
前記拡散障壁層は５乃至１０００Åの厚さに形成することを特徴とする請求項１または請求項７記載の半導体素子の金属配線形成方法。
【請求項９】
前記絶縁膜は酸化膜または誘電定数の低い膜で形成することを特徴とする請求項１記載の半導体素子の金属配線形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子の金属配線形成方法に係り、特に高集積半導体素子の上部金属配線形成工程において工程マージンの不足による下部金属配線との接触不良を解決することができる半導体素子の金属配線形成方法に関する。
【０００２】
【従来の技術】
以下、従来の半導体素子の金属配線形成方法を図１（ａ）乃至図１（ｃ）を参照して説明する。
【０００３】
図１（ａ）を参照すると、所定の構造が形成された半導体基板１１上に第１絶縁膜１２を形成する。第１絶縁膜１２の所定の領域をエッチングし、エッチングされた領域に金属層を形成した後、パターニングして下部金属配線１３を形成する。全体構造の上に第２絶縁膜１４を形成した後、所定の領域をエッチングして下部金属配線１３を露出させるバイアホールを形成する。ところで、半導体素子の高集積化に伴い、バイアホールを形成するためのリソグラフィ工程の際に下部配線と上部配線との整列問題が必然的に発生する。従って、バイアホールと配線との接触面積が減少し、接触抵抗を増加させて素子の動作速度を減少させることができる。また、第２絶縁膜１４をエッチングしてバイアホールを形成するため、第２絶縁膜１４がバイアホール内に少しでも残留すると、下部配線と電気的に連結されない。これを防止するために第２絶縁膜１４をオーバーエッチングすると、下部配線が損傷してしまう（Ａ）。
【０００４】
図１（ｂ）を参照すると、バイアホールを含む全体構造の上に拡散障壁層１５及びシード層１６を順次形成する。バイアホールが埋め込まれるように全体構造の上に電気めっき法で金属層１７、例えば銅層を形成する。ところで、超微細構造の配線構造では拡散障壁層１５及びシード層１６をバイアホールに形成するため、バイアホール内に金属層を埋め込む空間が極めて少なくなる。従って、シード層１６の形成工程または金属層１７の形成工程においてバイアホールの埋込みが不可能であってボイド（Ｂ）が発生し、素子の信頼性を低下させる。
【０００５】
図１（ｃ）はＣＭＰ工程により第２絶縁膜１４を露出させて上部金属配線を形成した状態の断面図である。段差の大きいバイアホールに埋込み不良から生ずるボイド（Ｂ）によって上部配線が下部配線と断線する。
【０００６】
前述した工程における問題点は銅配線を形成するためのダマシン工程の場合に一層深刻であり、これを克服するために多くの技術が開発されたが、依然と多くの問題点が残っている。
【０００７】
【発明が解決しようとする課題】
従って、本発明は、高集積半導体素子の上部金属配線形成工程において工程マージンの不足による下部金属配線との接触不良からの問題点を解決することができる半導体素子の金属配線形成方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するための本発明は、下部金属配線を含む所定の構造が形成された半導体基板上部に感光膜を形成した後、前記感光膜をパターニングして前記下部金属配線の一部を露出させる段階と、Hhfac１/２H2O、Hhfac、TMVS、水蒸気のうちいずれか一つを利用した化学的強化剤処理を行って、前記露出した下部金属配線の上部のみに選択的に化学的強化剤を吸着させる段階と、ＣＥＣＶＤ方法によって前記化学的強化剤が形成された部分で選択的に前記金属層が蒸着され、前記化学的強化剤は前記金属層が蒸着されるにつれて浮遊する段階と、前記感光膜パターン及び前記化学的強化剤を除去した後、前記金属層を残留させる段階と、前記金属層の両側壁に拡散障壁層スペーサを形成する段階と、前記金属層の間が埋め込まれるように全体構造上部に絶縁膜を形成する段階とを含むことを特徴とする。
【０００９】
【発明の実施の形態】
以下、添付図を参照して本発明を詳細に説明する。
【００１０】
図２（ａ）乃至図２（ｄ）は本発明に係る半導体素子の金属配線形成方法を説明するために順次示した素子の断面図である。
【００１１】
図２（ａ）を参照すると、所定の構造が形成された半導体基板２１上に第１絶縁膜２２を形成する。第１絶縁膜２２の所定の領域をエッチングし、エッチングされた領域に金属層を形成した後、パターニングして下部金属配線２３を形成する。全体構造の上に所望する配線高さだけの厚さに感光膜２４を形成した後、上部配線が形成される部分をパターニングして下部金属配線２３部分を露出させる。感光膜２４には吸着されることなく、露出した下部金属配線２３にのみ選択的に吸着される化学的強化剤２５を蒸着する。化学的強化剤２５としてはヨードＩ含有液体化合物、Hhfac１/２H2O、Hhfac、TMVSなどの液体状態の強化剤、或いは純水ヨードI2ガス、ヨードＩ含有ガス、水蒸気などの気体状態の強化剤を使用する。その他にも周期律表上の７族元素である弗素Ｆ、塩素Ｃｌ、ブロムＢｒ、アスタチンＡｔ元素の液体または気体状態、そしてその化合物の液体または気体状態の化学強化剤を使用することができる。また、これら化学的強化剤処理は−２０〜３００℃の温度で１秒乃至１０分間実施する。
【００１２】
図２（ｂ）を参照すると、ＣＥＣＶＤ(Chemically Enhanced Chemical Vapor Deposition)法で金属層２６を形成する。これにより、化学的強化剤２５が形成された部分で選択的に金属層２６が蒸着され、化学的強化剤２５は金属層２６が蒸着されるにつれて上部に浮遊する（押し上げられる）。金属層２６はチタンＴｉ、アルミニウムＡｌ、銅Ｃｕ及び銀Ａｇの少なくともいずれか一種で形成することができる。例えば、銅を用いて金属層２６を形成する場合、(hfac)CuVTMOS系列、(hfac)CuDMB系列、(hfac)CuTMVS系列のhfacを含む全種類の銅前駆体をＤＬＩ(Direct Liquid Injection)、ＣＥＭ(Control Evaporation Mixer)、オリフィス及びスプレー方式の全てのベイパライザを用いて形成することができ、これを用いたＭＯＣＶＤ法で形成することもできる。また、ＣＥＣＶＤ法で金属層２６を形成する際、５０〜２５０℃の温度と０.１〜３０Ｔｏｒｒの圧力を維持し、水素Ｈ2、窒素Ｎ2、アルゴンＡｒ、ヘリウムＨｅなどを加圧ガスとして用いる。
【００１３】
図２（ｃ）を参照すると、感光膜２４を除去すると同時に、化学的強化剤２５を除去して金属層２６のみを残留させた後、全体構造の上に拡散障壁層２７を形成する。拡散障壁層２７を全面エッチングして金属層２６の側壁を覆うようにスペーサ形態で拡散障壁層２７を形成する。拡散障壁層２７は５〜１０００Åの厚さに形成し、イオン化されたＰＶＤ法、ＣＶＤ法またはＭＯＣＶＤ法によって形成されたＴｉＮ膜、イオン化されたＰＶＤ法によって形成されたＴａ膜またはＴａＮ膜、ＣＶＤ法によって形成されたＴａ膜またはＴａＮ膜、ＣＶＤ法によって形成されたＷＮ膜、ＰＶＤ法またはＣＶＤ法によって形成されたＴｉＡｌＮ膜、ＴｉＳｉＮ膜またはＴａＳｉＮ膜のいずれか一つで形成する。
【００１４】
図２（ｄ）を参照すると、上部配線の間が埋め込まれるように全体構造の上に第２絶縁膜２８を形成して金属配線の形成工程を完了する。第２絶縁膜２８は酸化膜または低い誘電定数を有する膜で形成する。
【００１５】
【発明の効果】
上述した本発明によれば、０.１０μｍ以下のデザインルールを有する超微細構造の半導体素子の製造工程において拡散障壁層またはシード層の塗布によるパターン内部の埋込み空間が減ってしまう問題がないため、配線埋込みを欠陥無しに容易に行うことができる。
【００１６】
更に、最近ダマシンを用いた超微細構造に適用される拡散障壁層はＣＶＤ法またはＡＬＤ法を用いるなどその方法が非常に難しいが、本発明を適用すると、ＣＶＤ法またはＡＬＤ法を適用せずＰＶＤ法を適用することができて、工程の難易性が大幅に改善され、別途のＣＶＤ法を用いたシード層形成工程が不要であるという長所がある。
【図面の簡単な説明】
【図１】  図１（ａ）乃至図１（ｃ）は従来の半導体素子の金属配線形成方法を説明するために順次示した素子の断面図である。
【図２】  図２（ａ）乃至図２（ｄ）は本発明に係る半導体素子の金属配線形成方法を説明するために順次示した素子の断面図である。
【符号の説明】
１１，２１  半導体基板
１２，２２  第１絶縁膜
１３，２３  下部金属配線
１４，２８  第２絶縁膜
１５，２７  拡散障壁層
１６  シード層
１７，２６  金属層
２４  感光膜
２５  化学的強化剤
Ａ  損傷部
Ｂ  ボイド
【図１】
0004889868.tif 000002
【図２】
0004889868.tif 000003