(57)【特許請求の範囲】
【請求項１】
半導体マスクを作成する方法であって、
半導体デザインを認容する過程と、
特定の形体に対してルールベースド光近接効果補正（ＯＰＣ）システムまたはモデルベースドＯＰＣシステムを用いるべきかを判定するために各形体を処理する過程であって、形体の少なくとも１つが形状を含む、該過程と、
モデルベースドＯＰＣシステムにより補正すべき各形体を補正するために１組のモデルから特定のモデルを選択する過程と、
前記ルールベースドＯＰＣシステムまたは前記モデルベースドＯＰＣシステムにより各形体を選択的に補正する過程と、
最終的に補正された半導体デザインをアウトプットする過程とを含み、
前記モデルベースドＯＰＣシステムにより補正される前記形体が、前記モデルベースドＯＰＣシステムにより補正される前に、形体の形状のみに基づいて前記形体に１組のルールを適用する補正であるプレバイアスが施されることを特徴とする方法。
【請求項２】
前記モデルベースドＯＰＣシステムが、マスク製造効果、光学効果、レジスト処理効果のなかの２種類以上を処理することを特徴とする請求項１に記載の方法。
【請求項３】
前記モデルベースドＯＰＣにより形体を選択的に補正する過程が、前記半導体デザインを仕様に対して検証する過程を含むことを特徴とする請求項１に記載の方法。
【請求項４】
前記検証する過程のためのドーズ設定をユーザが選択し得ることを特徴とする請求項３に記載の方法。
【請求項５】
前記検証する過程のためのフォーカス設定をユーザが選択し得ることを特徴とする請求項３に記載の方法。
【請求項６】
前記形体がセグメントを含むことを特徴とする請求項１に記載の方法。
【請求項７】
半導体マスクを作成する方法であって、
半導体デザインを認容する過程と、
各形体を処理し、特定の形体に対して、ルールベースドＯＰＣシステムを用いるべきか、モデルベースドＯＰＣシステムを用いるべきか、その両方即ちルールベースド及びモデルベースドＯＰＣシステムを用いるべきか、或いはいずれの補正システムをも用いないでおくべきかを判定する過程であって、形体の少なくとも１つが形状を含む、該過程と、
モデルベースドＯＰＣシステムにより補正すべき各形体を補正するために１組のモデルから特定のモデルを選択する過程と、
前記処理過程で判定した選択された補正システムにより各形体を選択的に補正する過程と、
最終的に補正された半導体デザインをアウトプットする過程とを含むことを特徴とする方法。
【請求項８】
前記モデルベースドＯＰＣシステムが、マスク製造効果、光学効果、レジスト処理効果のなかの２種類以上を処理することを特徴とする請求項７に記載の方法。
【請求項９】
前記モデルベースドＯＰＣシステムにより補正される前記形体が、前記モデルベースドＯＰＣシステムにより補正される前に、前記プレバイアスは、形体の形状のみに基づいて前記形体に１組のルールを適用する補正であるプレバイアスが施されることを特徴とする請求項７に記載の方法。
【請求項１０】
前記モデルベースドＯＰＣにより形体を選択的に補正する過程が、前記半導体デザインを仕様に対して検証する過程を含むことを特徴とする請求項７に記載の方法。
【請求項１１】
前記形体がセグメントを含むことを特徴とする請求項７に記載の方法。
【請求項１２】
半導体マスクを作成する方法であって、
半導体デザインを認容する過程と、
１組の光近接効果補正（ＯＰＣ）ルールにより前記半導体デザインを処理し、ルール補正された半導体デザインを生成する過程と、
前記ルール補正された半導体デザインの形体のうち、モデルベースドＯＰＣシステムにより補正されるべくマークされた形体を選択的にプレバイアスして、バイアス補正された半導体デザインを生成する過程であって、前記プレバイアスは、形体の形状のみに基づいて前記形体に１組のルールを適用する補正である、該過程と、
前記ルール補正された半導体デザインまたは前記バイアス補正された半導体デザインを光学モデルによってモデリングし、モデルド半導体デザインを生成する過程と、
前記半導体マスクを作成するために前記モデルド半導体デザインを出力する過程とを含むことを特徴とする方法。
【請求項１３】
前記選択的にプレバイアスして、バイアス補正された半導体デザインを生成する過程が、形体の形状のみに基づいて前記形体に１組のルールを適用する過程を含むことを特徴とする請求項１２に記載の方法。
【請求項１４】
半導体マスクを作成する方法であって、
半導体デザインを認容する過程と、
１組の光近接効果補正（ＯＰＣ）ルールにより前記半導体デザインを処理し、ルール補正された半導体デザインを生成する過程と、
前記ルール補正された半導体デザインまたはバイアス補正された半導体デザインを光学モデルによってモデリングし、モデルド半導体デザインを生成する過程と、
ユーザが選択したドーズ設定を用いて、前記モデルド半導体デザインを仕様に対して検証し、検証された半導体デザインを生成する過程と、
前記半導体マスクを作成するために前記検証された半導体デザインを出力する過程とを含むことを特徴とする方法。
【請求項１５】
半導体マスクを作成する方法であって、
半導体デザインを認容する過程と、
１組の光近接効果補正（ＯＰＣ）ルールにより前記半導体デザインを処理し、ルール補正された半導体デザインを生成する過程と、
前記ルール補正された半導体デザインまたはバイアス補正された半導体デザインを光学モデルによってモデリングし、モデルド半導体デザインを生成する過程と、
ユーザが選択したフォーカス設定を用いて、前記モデルド半導体デザインを仕様に対して検証し、検証された半導体デザインを生成する過程と、
前記半導体マスクを作成するために前記検証された半導体デザインを出力する過程とを含むことを特徴とする方法。
【請求項１６】
半導体マスクを作成する方法であって、
半導体デザインを認容する過程と、
１組のＯＰＣルールにより前記半導体デザインを処理し、ルール補正された半導体デザインを生成する過程と、
前記ルール補正された半導体デザインを調べ、１組の形体を識別してモデルベースドＯＰＣにより処理する過程と、
モデルベースドＯＰＣにより前記１組の形体を処理する前に、前記ルール補正された半導体デザインの形体のうち、モデルベースドＯＰＣシステムにより補正されるべくマークされた前記１組の形体を選択的にプレバイアスする過程であって、前記プレバイアスは、形体の形状のみに基づいて前記形体に１組のルールを適用する補正である、該過程と、
モデルベースドＯＰＣにより前記１組の形体を処理する過程と、
最終的に補正された半導体デザインをアウトプットする過程とを含むことを特徴とする方法。
【請求項１７】
前記モデルベースドＯＰＣにより前記１組の形体を処理する過程が、前記半導体デザインを仕様に対して検証する過程を含むことを特徴とする請求項１６に記載の方法。
【請求項１８】
前記検証する過程のためのドーズ設定をユーザが選択し得ることを特徴とする請求項１７に記載の方法。
【請求項１９】
前記検証する過程のためのフォーカス設定をユーザが選択し得ることを特徴とする請求項１７に記載の方法。
【請求項２０】
ルール補正された半導体デザインを調べ、１組の形体を識別してルールベースドＯＰＣにより処理する前記過程が、１組のルールを適用して扱いづらい形体を識別する過程を含むことを特徴とする請求項１６に記載の方法。
【請求項２１】
前記ルール補正された半導体デザインを調べる過程が、各形体に対する特定のモデルベースドＯＰＣシステムを選択する過程を更に含むことを特徴とする請求項１６に記載の方法。
【請求項２２】
前記形体がセグメントを含むことを特徴とする請求項１６に記載の方法。
【請求項２３】
前記形体が形状を含むことを特徴とする請求項１６に記載の方法。
【請求項２４】
半導体装置の製造方法であって、該方法が、半導体マスクを用いることを含み、
前記半導体マスクが、
１組のＯＰＣルールにより入力された半導体デザインを処理し、ルール補正された半導体デザインを生成する過程と、
前記ルール補正された半導体デザインの形体のうち、モデルベースドＯＰＣシステムにより補正されるべくマークされた形体を選択的にプレバイアスして、バイアス補正された半導体デザインを生成する過程であって、前記プレバイアスは、形体の形状のみに基づいて前記形体に１組のルールを適用する補正である、該過程と、
前記ルール補正された半導体デザインまたは前記バイアス補正された半導体デザインを光学モデルによってモデリングしてモデルド半導体デザインを生成する過程と、
半導体マスクを作成するために前記モデルド半導体デザインを出力する過程によって生成された、処理されたレイアウトから作成されることを特徴とする半導体装置の製造方法。
【請求項２５】
半導体装置の製造方法であって、該方法が、半導体マスクを用いることを含み、
前記半導体マスクが、
１組のＯＰＣルールにより入力された半導体デザインを処理し、ルール補正された半導体デザインを生成する過程と、
前記ルール補正された半導体デザインを調べ、１組の形体を識別してモデルベースドＯＰＣにより処理する過程と、
モデルベースドＯＰＣにより前記１組の形体を処理してモデルド半導体レイアウトを生成する過程と、
ユーザが選択したドーズ設定及びフォーカス設定の少なくとも一方を用いて、前記モデルド半導体レイアウトを仕様に対して検証する過程と、
最終的に補正された半導体レイアウトデザインをアウトプットする過程とによって生成された、処理されたレイアウトから作成されることを特徴とする半導体装置の製造方法。
【請求項２６】
コンピュータ読取り可能媒体であって、該コンピュータ読取り可能媒体が、
１組のＯＰＣルールにより前記半導体デザインを処理し、ルール補正された半導体デザインを生成するためと、
前記ルール補正された半導体デザインまたは前記バイアス補正された半導体デザインを光学モデルによってモデリングしてモデルド半導体デザインを生成するためと、
ユーザが選択したドーズ設定またはフォーカス設定の少なくとも一方を用いて、前記モデルド半導体デザインを仕様に対して検証するためと、
前記半導体マスクを作成するために前記検証された半導体デザインを出力するためのコンピュータ命令を含むことを特徴とする媒体。
【請求項２７】
コンピュータ読取り可能媒体であって、該コンピュータ読取り可能媒体が、
１組のＯＰＣルールにより前記半導体デザインを処理し、ルール補正された半導体デザインを生成するためと、
前記ルール補正された半導体デザインを調べ、１組の形体を識別してモデルベースドＯＰＣにより処理するためと、
モデルベースドＯＰＣにより前記１組の形体を処理する前に、前記ルール補正された半導体デザインの形体のうち、モデルベースドＯＰＣシステムにより補正されるべくマークされた前記１組の形体を選択的にプレバイアスするためと、
モデルベースドＯＰＣにより前記１組の形体を処理するためと、
最終的に補正された半導体デザインをアウトプットするためのコンピュータ命令を含み、
前記プレバイアスは、形体の形状のみに基づいて前記形体に１組のルールを適用する補正であることを特徴とする媒体。
【請求項２８】
コンピュータ装置であって、該コンピュータ装置が、
コンピュータ命令を処理するためのプロセッサと、
メモリとを有し、
該メモリが、
１組のＯＰＣルールにより前記半導体デザインを処理し、ルール補正された半導体デザインを生成するためと、
前記ルール補正された半導体デザインまたは前記バイアス補正された半導体デザインを光学モデルによってモデリングしてモデルド半導体デザインを生成するためと、
ユーザが選択したドーズ設定またはフォーカス設定の少なくとも一方を用いて、前記モデルド半導体デザインを仕様に対して検証するためと、
前記半導体マスクを作成するために前記検証された半導体デザインを出力するためのコンピュータ命令を含むことを特徴とするコンピュータ装置。
【請求項２９】
コンピュータ装置であって、該コンピュータ装置が、
コンピュータ命令を処理するためのプロセッサと、
メモリとを有し、
該メモリが、
１組のＯＰＣルールにより前記半導体デザインを処理し、ルール補正された半導体デザインを生成するためと、
前記ルール補正された半導体デザインの形体のうち、モデルベースドＯＰＣシステムにより補正されるべくマークされた形体を選択的にプレバイアスして、バイアス補正された半導体デザインを生成するためと、
前記ルール補正された半導体デザインを調べ、１組の形体を識別してモデルベースドＯＰＣにより処理するためと、
モデルベースドＯＰＣにより前記１組の形体を処理するためと、
最終的に補正された半導体デザインをアウトプットするためのコンピュータ命令を含み、
前記プレバイアスは、形体の形状のみに基づいて前記形体に１組のルールを適用する補正であることを特徴とするコンピュータ装置。
【発明の詳細な説明】
【０００１】
（技術分野）
本発明は、電子半導体のデザイン及び製造の分野に関し、特に、光近接効果補正（ＯＰＣ）を実行する方法を開示する。
【０００２】
（背景技術）
半導体製造者は、光リソグラフィーを用いて半導体を生産する。光リソグラフィーは、詳細パターンをシリコンウェーハ上に作るような特殊印刷プロセスである。
【０００３】
半導体製造者は、「マスク」を作成し、続いてマスクに光を当てて非常に薄い層の「レジスト」と呼ばれる感光材料でコーティングされたシリコンウェーハ上に所望のパターンを投射する。イメージパターンの明るい部分は、レジスト材料を可溶性にするような化学反応を引き起こす。現像後、レジストは、半導体回路の所望のパターンと正確に一致するようなウェーハ表面全体にステンシル印刷パターンを形成する。最後に、このパターンは、別の化学反応を経てウェーハ表面上に移行される。
【０００４】
半導体研究者及び技術者は、半導体の性能を向上させるために、半導体チップの回路サイズを縮小し続けている。半導体回路のサイズを縮小する理由は主に２つある。（１）形体を縮小すればするぼど、より多くの回路素子をシリコンチップに含めることができ、従ってシリコンチップをより複雑にすることができる。同様に、回路サイズを縮小すれば、１つのシリコンウェーハ上に同一の成形型を複数出現させることができる。（２）回路装置を縮小すればするぼど、電力消費が少なく、より高周波数（高速）で運転し、より高い性能を発揮するような半導体チップを生成することができる。
【０００５】
半導体回路サイズの減小に伴い、光リソグラフィーの限界を試験する。しかしながら、Ｘ線リソグラフィーなどの新たな半導体プロセスへの移行は、困難且つ高コストであると考えられる。光リソグラフィープロセスにおいて用いられる光の波長より小さい形体サイズでも光リソグラフィーを使用できるようにするために、１組の副波長（sub-wavelength）技術が開発された。即ち、位相シフト技術と光近接効果補正（ＯＰＣ）の２つの副波長技術が開発された。位相シフト技術は、光学干渉を利用してリソグラフィーのフィールドの深さ及び解像度を向上させるものである。光近接効果補正は、元のレイアウトマスクを変化させ、光回折及びレジストプロセス効果によって生じる非線形歪みを補償するものである。光近接効果補正はまた、マスク近接効果、ドライエッチング効果や、光リソグラフィープロセスのその他の望ましくない効果を補正し得る。
【０００６】
光近接効果補正は、多くの場合、半導体デザインの最終的に製造されたアウトプットをモデリングし、所望の結果を得るために半導体レイアウトデザインに加えるべき変化を判定することにより行う。半導体プロセスモデリングは、非常に正確な結果を生み出す。しかしながら、半導体プロセスモデリングは、計算的に極度に不経済である。更に、モデルベースドＯＰＣを用いた半導体レイアウトデザインの調整は、非常に面倒なタスクである。短時間に良好な結果を生み出し、人為的介入を減少させるような光近接効果補正を用いる方法があると望ましい。
【０００７】
（発明の要約）
半導体レイアウトの試験及び補正システムについて開示する。システムは、ルールベースドＯＰＣ及びモデルベースドＯＰＣの両者を組み合わせて半導体レイアウトを試験並びに補正する。第１の実施例では、半導体レイアウトを先ずルールベースドＯＰＣシステムで処理し、続いてモデルベースドＯＰＣシステムで処理する。別の実施例では、システムは先ず半導体レイアウトをルールベースドＯＰＣシステムで処理し、次に扱いづらい形体はモデルベースドＯＰＣシステムを用いて選択的に処理する。更に別の実施例では、システムはルールベースドＯＰＣシステムまたはモデルベースドＯＰＣシステムを用いて半導体レイアウトの種々の形体を選択的に処理する。
【０００８】
本発明のその他の目的、機能及び利点については、添付の図面及び以下の詳細説明にて明らかにする。
【０００９】
（発明を実施するための最良の形態）
混合モード光近接効果補正（ＯＰＣ）のための方法及び装置について開示する。以下の説明においては、説明目的のため、本発明が完全に理解できるように専門用語を用いている。しかしながら、当業者にとっては、本発明を実行するためにこれらの詳細を説明する必要がないことは明らかであろう。例えば、本発明は光リソグラフィーに言及して説明しているが、同じ技術をＸ線リソグラフィー、極紫外リソグラフィー、電子ビーム製造、集束イオンビーム製造等、他の種類の半導体プロセスにも容易に適用することができる。
【００１０】
光近接効果補正（ＯＰＣ）
半導体製造者は、可視光の波長を用いる光リソグラフィーの限界に達しつつある。光リソグラフィーを用いて、リソグラフィープロセスにおいて用いられる光の波長より小さい形体を作成するのが困難である例を図１Ａ乃至１Ｃに示す。図１Ａは、シリコンウェーハにエッチングされる、理想的な１対の幾何学形体を示している。フォトマスクが作成される際、フォトマスクは理想的な幾何学形体を完全に表しているわけではない。例えば、図１Ａに示した理想的な幾何学形体のフォトマスクを図１Ｂに示す。
【００１１】
光リソグラフィープロセスに図１Ｂのフォトマスクが用いられる際に、最終的なアウトプットシリコンは図１Ｃに示すような外観を呈し得る。最終的にアウトプットされた形体の出隅１６０が短縮され且つ丸くなっていることに留意されたい。同様に、入隅１５０も丸くなっていて、所望のスペースより広いスペースを占めている。このように、図１Ｃのアウトプット形体は、図１Ａの理想的なアウトプット形体に概ね類似した外観のみを呈する。
【００１２】
光リソグラフィーを用いて、光リソグラフィープロセスにおいて用いられる光の波長より短い幾何学形体を作成するために、１組の副波長技術が開発された。光近接効果補正（ＯＰＣ）は、副波長技術の１つである。ＯＰＣは、元のマスクを変化させて、光回折及びフォトレジストプロセス効果によって生じた非線形歪みを補償するプロセスである。
【００１３】
図２Ａ乃至２Ｃは、ＯＰＣを用いて如何にして光リソグラフィープロセスを向上させ、図１Ａ乃至１Ｃに示すような形体の改良バージョンを作成することができるかを示している。図２Ａを参照すると、光回折及びその他の効果を補償するように図１Ａの理想的な幾何学形体レイアウトを変化させている。図２Ａに示すように、回折効果を低減させるような余分なエリアを付与するべく、出隅に突出部分が付加されている。同様に、入隅２１０は面積が削られている。ＯＰＣバージョンのフォトマスクを作成する際には、図２Ｂに示すような外観を呈し得る。光近接効果補正を行った図２Ｂのフォトマスクを光リソグラフィープロセス内で用いてシリコン半導体を作成する際には、アウトプットされた回路形体は図２Ｃに示すような外観を呈し得る。図面からわかるように、図２Ｃに示すような光近接効果補正をしたアウトプット回路は、図１Ｃの補正されていないアウトプット回路である図１Ａの所望の幾何学形体により厳密に類似している。
【００１４】
光近接効果補正を行う方法は主として２つある。それはルールベースドＯＰＣとモデルベースドＯＰＣであり、それぞれ利点と欠点がある。
【００１５】
ルールベースドＯＰＣ
光近接効果補正を行う第１の方法は、１組のＯＰＣルールを作成して適用することである。光近接効果補正を必要としうるような特定の条件に対して各ＯＰＣルールを試験する。ルールベースドＯＰＣの作用を説明するために、以下にＯＰＣルールの例を示す。
【００１６】
出隅が検出されたら、隅付近の余分なエリアに突出部分を付加する。
【００１７】
第１物体からの形体ラインが第２物体の別の形体ラインに非常に接近して平行であれば、両物体のうち幅広の一方の形体ラインを移動させて他方の形体ラインから離す。
【００１８】
この例ではルールは２つしかないが、多くの他の異なるルールが存在し、或いは後から作成することができる。ルールは多くの場合、非常に典型的且つ一般的なパターンのシミュレーションの方法によってオフラインで作成される。異なる形体を誤って同じ物として特徴付けてしまうと、不正確な補正が行われる可能性がある。
【００１９】
図３Ａ、３Ｂ、３Ｃ及び３Ｄを参照しながら第１のルールを説明する。図３Ａを参照すると、幾何学形体は４つの隅を有している。図３Ａにおけるマスクパターンの隅付近での光の回折により、フォトレジストにおいて結果的に得られる形体は図３Ｂに示すような外観を呈する。この効果に対抗するため、図３Ｃに示すように、マスクの隅付近に突出部分を付加する。最終結果は、図３Ｄに示すような、改良した最終結果幾何学形体である。
【００２０】
第２のルールは、近接する平行形体ラインが近づきすぎないことを確実にする。スペース４１０によって離隔された非常に近接する平行ラインを有する２つの近接する幾何学物体４５０及び４６０を図４Ａに示す。平行形体が非常に近接している時には、図４Ｂに示すように、製造された形体が過度に近接しているような外観を呈する。形体がこのように相互に近づきすぎて製造されることを防止するためには、幾何学物体４５０と４６０との間のスペース４１０を増加させるべきである。幾何学形体４５５と４６５との間のスペース４１５を拡大させた後の２つの形体を図４Ｃに示す。ルールは、２つの物体の幅広の一方（物体４５０）を選択して、その平行な隣接する形体ラインを移動させて他方の物体（物体４６０）から離す。最終的に製造された結果を図４Ｄに示す。
【００２１】
ルールベースドＯＰＣは、一度光近接効果補正ルールが画定されれば比較的簡単に適用できるという利点を有する。最終的なレイアウトを向上させるためにそれほど複雑な計算をする必要はない。ルールエンジンは、提案されたレイアウトの各形体に各ルールを単純に適用しようとする。しかしながら、関連するルールを有する問題のみが処理されるという点においてルールベースドＯＰＣシステムは厳格である。更に、用いられるプロセスが小さくなればなるほど、ルールの数は指数関数的に増加し得る。これは、形体サイズが近接効果の範囲よりも遥かに小さい場合に特に当てはまる。そのような大きなルール設定を維持することは困難である。各レイアウトの変化の効果は近接領域全体に及ぶので、光の波長が形体サイズを超過する際にルールを作成するのは困難である。
【００２２】
モデルベースドＯＰＣ
モデルベースドＯＰＣは、製造プロセスの数学モデルを用いて行う。製造プロセスの数学モデルは、所与のフォトマスクレイアウトパターンがその特定の製造プロセスを通過した場合にアウトプット回路パターンがどのような外観を呈することになるかを正確に判定する。多くの異なる製造プロセスに対して多くの異なるモデルが作成されることに留意すべきである。各製造プロセスは、２種類以上の異なるモデルを有し得る。光リソグラフィープロセスの場合、モデルは、マスク製造効果、光学効果、レジスト処理効果、ドライまたはウェットエッチング効果や、光リソグラフィープロセスのその他の効果などの効果を処理し得る。
【００２３】
モデルベースドＯＰＣプロセスを図５に概念的に示す。図５によれば、回路設計者は、電子デザインツールを用いて作業し、レイアウトパターン５１０を作成する。次に、インプットレイアウトパターン５１０に光リソグラフィーモデル５２０を適用して、光リソグラフィープロセスをシミュレートする。光リソグラフィーモデル５２０は、アウトプットモデルド回路５５０を生成する。畳み込みモデルは、光リソグラフィーモデルの１種である。現行の光リソグラフィー畳み込みモデルは非常に正確であるので、光リソグラフィー畳み込みモデルにより生成されたアウトプットモデルド回路が、ほぼ実際の光リソグラフィープロセスからアウトプットされた実回路のようになる。
【００２４】
光リソグラフィー畳み込みモデルから得られるアウトプットモデルド回路パターンを調べることにより、問題点を捜し出すことができる。このとき、問題点を作成したパターンマスクのソースエリアを調整することができる。通常、アウトプット回路パターンの基準点を選択し、所定の閾値許容誤差内の或る画定された位置に位置指定するように規定する。次に、アウトプット回路パターンの基準点が、画定された位置の所定の閾値内に収まるまで、インプットレイアウトパターンの関連する形体を調整する。
【００２５】
モデルベースドＯＰＣを実行する１つの方法は、各形体を複数のサブセグメント及び隣接する個々の各サブセグメントに区分し、結果として生じる所望の形体を得ることである。この例については、図６Ａ、６Ｂ、６Ｃ及び６Ｄを参照しながら説明する。通常は４つのセグメントを有するような矩形の形体の例を図６Ａに示す。しかしながらここでは、アウトプット回路装置が出現することになる過程を慎重に調整するために、４つのセグメントを各々、より小さな３つのセグメントに再分している。図６Ａの矩形形体の一般的なアウトプットを図６Ｂに示す。
【００２６】
右上隅の短縮及び丸みを補正するべく、セグメント６１０及びセグメント６２０を移動させてより広い面積を与えることができる。このような移動の例を図６Ｃに示す。ここでは、セグメント６１０を上に移動させてセグメント６１５を作成し、セグメント６２０を右に移動させてセグメント６２５を作成した。移動させたセグメントの端点は、端点に結合するために追加セグメントを用いて、移動させていないセグメントに結合し続けることになることに留意されたい。このようにして図６Ｃでは、新たに作成された水平セグメントにより、セグメント６２５と移動させていないセグメント６３０が結合されることになる。右上隅６９０の丸みが少なくなるように改良したアウトプットを図６Ｄに示す。シミュレーションを通じて、セグメント６１０及び６２０を一定量移動させることにより、評価ポイントにおける光の強度が徐々に近接して最終的に標的閾値に一致することがわかるであろう。評価ポイントは、印刷される際に振舞をよく表すように選択されるので、特定のエッジ運動により印刷が特定の標的に一致することになると結論付けることができる。このプロセスがこの特定のセグメントのための検証プロセスを完了することに留意されたい。
【００２７】
モデルベースドＯＰＣは、全ての作成された回路形体が最低限の要求事項を満たすかどうかを検証するために用いることができるため、製造した回路が所望のように作動することを確実にするための非常に強力なツールである。しかしながら、この工程には費用がかさむ。複雑なデザイン全体にモデルベースドＯＰＣを用いると、何時間もの計算時間を要することになる。多くのプロジェクトでは、応答時間の早さが非常に重要である。従って、長い計算時間をかけずに正確なモデルベースドＯＰＣを生成する方法を有するのが望ましいということになる。
【００２８】
混合モードＯＰＣ
機能的に結果が得られるような時間効率のよい方法でＯＰＣを実行するため、本発明では、ＯＰＣの混合モードシステムを導入する。特に、本発明ではＯＰＣを実行するような２つの異なる方法を組み合わせた方法を幾つか導入し、それによって短時間で非常に良好な効果が得られるようにしている。
【００２９】
ルールベースドＯＰＣ、次にモデルベースドＯＰＣ
第１の実施例では、ルールベースドＯＰＣシステムが半導体レイアウトを介して解析することにより第１パスＯＰＣを実行し、次にモデルベースドＯＰＣシステムを用いて残りの問題点を解消する。一実施例を図７に示す。
【００３０】
図７を参照すると、第１のステップ７２０で半導体レイアウトに１組のＯＰＣルールを適用している。ステップ７２０で用いられるルールは、レイアウトにおいて特定の条件を識別することによって捜し出し得るような或る問題を補正しようとする試みの中で、レイアウトを変更するものである。しかしながら、ルールによって容易に認識されるされないようなレイアウトの問題もある。
【００３１】
次にステップ７３０では、システムは、半導体にリソグラフィーモデルを適用して現行レイアウトの製造されたアウトプットがどのような外観を呈することになるかを判定する。ステップ７４０では、システムは、モデルドアウトプットを試験して、レイアウトから得られる製造されたアウトプットが所定の仕様に一致するかどうかを判定する。何の問題も検出されなければ、システムはステップ７７０に進んで最終的な半導体レイアウトをアウトプットする。
【００３２】
レイアウトの問題が検出されたら、システムはステップ７５０に進み、モデルベースドＯＰＣシステムを用いて問題を補正する。一実施例では、モデルベースドＯＰＣシステムは２つの異なる形体配置の結果を判定し、次に２つの配置間の理想的な位置を補間する。ステップ７５０中では、複数の異なる認識された問題を提起し得る。システムは、ステップ７３０に進んで製造モデルを有するレイアウトを再びチェックする。このプロセスは、ステップ７４０で重大な問題が検出されなくなるまで繰り返される。ステップ７４０で重大な問題が検出されなくなったら、システムはステップ７７０で最終的な半導体レイアウトをアウトプットする。
【００３３】
図７に示す方法は、ルールベースドＯＰＣまたはモデルベースドＯＰＣを単独で用いるよりも優れている。モデルベースドＯＰＣ部分は、ルールベースドＯＰＣを用いたのでは処理が容易でないような多くの状況を処理するので、システムは、ルールベースドＯＰＣ単独よりも良好なアウトプットレイアウトを提供する。更に、多数のレイアウトの問題はルールベースドＯＰＣを用いて迅速に解決され、そのため多くの場合にモデルベースドＯＰＣが必要とされ得ないので、システムはモデルベースドＯＰＣ単独よりも高速になり得る。更に、デザイン全体の妥当性はモデルベースドＯＰＣを用いて検証され、それによって、（ルールベースドＯＰＣは、ルールベースドＯＰＣを用いて容易に認識されるような多くの問題を補正するので、）モデルベースドＯＰＣ単独で補正されたレイアウトと同様に良好なレイアウトをシステムがより短時間で作成するということに留意すべきである。
【００３４】
ルールベースドＯＰＣ及び選択的モデルベースドＯＰＣ
本発明の他の実施例では、状況に応じてルールベースドＯＰＣシステム及びモデルベースドＯＰＣシステムを選択的に用いる。この技術の種々の異なる実施例は既に実行されている。
【００３５】
図８に示す選択的ＯＰＣシステムの第１の実施例では、全ての形体に対してルールベースドＯＰＣが用いられているが、選択的にモデルベースドＯＰＣが用いられている。ステップ８２０では、システムは半導体レイアウトに１組のＯＰＣルールを適用する。ルールは、１組のルールを用いて容易に認識することができるような複数の問題を補正する。複数の異なるモデルを用いてルールを作成し得る。例えば、或るモデルを用いて明視野パターンをより良好に適合させることができ、別のモデルを用いて暗視野パターンをより良好に適合させることができる。
【００３６】
ステップ８３０では、システムは、レイアウトの各形体を調べて、モデルベースドＯＰＣをその形体に適用すべきかどうかを判定することから開始するようなループに入る。このシステムでは、ルールを用いて容易に補正できないようなレイアウトに問題のあるような或る種の形体を探すことができる。ステップ８３０では、モデルベースドＯＰＣを必要とするような形体がマークされる。
【００３７】
ステップ８３０では、システムはモデルベースドＯＰＣに対して認識される全ての形体を分解する。図６Ａに示されているような、幾何学形体がサブセグメントに区分されているような形体の分解を行い得る。特定のセグメントが或る状況に当てはまるかどうかを判定することにより、本発明は、モデルベースドＯＰＣシステムによってセグメントを処理するべきかどうかを判定することになる。そのような判定は、１組の定義されたルールを用いて行うことができる。例えば、以下の３つのルールは、モデルベースドＯＰＣが望ましいような状況を特定し得る。
【００３８】
１．セグメントが出隅の一部を形成するのであれば、モデルベースドＯＰＣシステムによってセグメントを処理する。
【００３９】
２．セグメントが細い形体のエッジを形成するのであれば、モデルベースドＯＰＣシステムによってセグメントを処理する。
【００４０】
３．セグメントが隣接する形体に接近して平行なエッジを形成するのであれば、モデルベースドＯＰＣシステムによってセグメントを処理する。
【００４１】
これらは、モデルベースドＯＰＣを用いるべきかどうかを判定するために用い得る判定規準の例にすぎない。
【００４２】
再び図８を参照すると、ステップ８５０では、システムはルール試験の結果を判定している。セグメントが、ルールで定義された条件の１つに当てはまれば、システムはステップ８４０でモデルベースドＯＰＣを用いてセグメントを調べて補正する。そしてシステムはステップ８３０で次のセグメントに進む。
【００４３】
モデルベースドＯＰＣが必要であるような条件の１つに形体が当てはまるかどうかを調べた後で、システムはステップ８３０からステップ８４０まで進み、それが最後の形体であるかどうかを判定する。調べた形体が最後の形体でなければ、システムはステップ８３０に戻って次の形体を調べる。全ての形体の試験が完了したら、ステップ８５０でシステムはマークされた形体を任意選択でプレバイアスし得る。しかしながらこの場合、ルールベースドＯＰＣを用いて全てのエッジが予め補正されているので、プレバイアスは必要ないであろう。
【００４４】
プレバイアスを（もし行うのであれば）行った後で、システムはステップ８６０でレイアウトにリソグラフィーモデルを適用し、現行レイアウトの製造されたアウトプットがどのような外観を呈することになるかを判定する。ステップ８７０では、システムはモデルドアウトプットを試験して、レイアウトから得られる製造されたアウトプットが所定の仕様に一致するかを判定する。何の問題も検出されなければ、システムはステップ８９０に進んで最終的な半導体レイアウトをアウトプットする。
【００４５】
１若しくは数個のレイアウトの問題が検出されたら、システムはステップ８８０に進んで、モデルベースドＯＰＣシステムを用いて問題を補正する。システムは、次にステップ８６０において製造モデルを用いてレイアウトを再びチェックする。このプロセスは、ステップ８７０で重大な問題が検出されなくなるまで繰り返される。ステップ８７０で重大な問題が検出されなければ、システムはステップ８９０で最終的な半導体レイアウトをアウトプットする。
【００４６】
図８のシステムでは、多くの容易に認識される問題をルールベースドＯＰＣ補正により補正することができるが、扱いづらい状況にある形体はモデルベースドＯＰＣ補正を用いて慎重に処理する。このようにして、図８のシステムは、フルモデルベースドＯＰＣパスの計算時間を必要とすることなく、高品質の半導体レイアウトを生成する。モデルベースドＯＰＣは全ての形体に適用されるわけではないので、図８のシステムは通常のモデルベースドＯＰＣシステムよりかなり高速になることになる。
【００４７】
選択的ルールベースドＯＰＣまたはモデルベースドＯＰＣ
選択的ＯＰＣシステムの別の実施例を図９に示す。図９のシステムでは、ルールベースドＯＰＣまたはモデルベースドＯＰＣを用いて、但し両方は用いずに、形体を選択的に処理する。
【００４８】
図９の実施例は、各形体を調べるようなループとして開始する。先ず、ステップ９１０では、ルールベースドＯＰＣまたはモデルベースドＯＰＣをその形体に用いるべきかを判定するような１組の選択的ルールによって、各形体を試験する。前章で定義したルールと同じものを用いてもよい。選択的ルールは、ルール補正エリアを保護し、ルール補正が実際に仕様に一致するようになることが確実になるようにデザインされることに留意されたい。従って、そのような形体については、性能チェックまたはモデルベースドＯＰＣを省略することが可能である。ステップ９２０での判定により、各形体がステップ９２５でモデルベースドＯＰＣ補正されるか或いはステップ９３０でルールベースドＯＰＣ補正されることがマークされる。このプロセスは、ステップ９４０での判定ステップを用いて全ての形体に対して繰り返される。
【００４９】
ステップ９５０では、システムはルールベースドＯＰＣを呼び出し、ステップ９３０でルールベースドＯＰＣに対してマークされた全ての形体を補正する。モデルベースドＯＰＣに対してマークされた形体については、調べない。
【００５０】
ステップ９６０では、システムは、モデルベースドＯＰＣに対してマークされた形体を任意選択でプレバイアスし得る。プレバイアスは、形体の形状自体によってのみパターンが画定され、周囲の環境は無視されるような１組のルールであり得る。
【００５１】
ステップ９７０では、システムは、モデルベースドＯＰＣに対してマークされた形体を製造プロセスのモデルを用いて試験し得る。ステップ９８０において全ての形体が仕様通りであれば、システムはステップ９９０で最終的な半導体レイアウトをアウトプットする。そうでなければ、モデルベースドＯＰＣに対してマークされた形体は、ステップ９８５でモデルベースドＯＰＣを用いて補正される。
【００５２】
選択的ルールベースドＯＰＣ、モデルベースドＯＰＣ、ルール及びモデルＯＰＣまたは無補正
選択的ＯＰＣシステムの更に別の実行可能な実施例の概念的フローを図１０に示す。図１０のシステムでは、ルールベースドＯＰＣ、モデルベースドＯＰＣ、またはルール及びモデルベースドＯＰＣを用いて、或いは全く無補正で、各形体を調整し得る。
【００５３】
図１０の概念的フローを参照すると、第１のステップは、レイアウトを処理し、補正タイプ選択ルールを用いて試験し得るような形式にすることである。これは、ステップ１０１０に示すように、レイアウトを個々のセグメントに区分し、評価ポイントを設定することにより実行し得るが、他のシステムを用いてもよい。
【００５４】
次に、ステップ１０２０では、全てのセグメントを調べ、各組が異なるＯＰＣ補正システムを用いることになるような異なる組に区分する。或るセグメントは、無補正（ＮＣ）を要する組に配置されることになる。第２の組のセグメントは、ルールベースド補正（ＲＣ）のみが適用される組に配置されることになる。第３の組のセグメントは、モデルベースド補正（ＭＣ）のみが適用される組に配置されることになる。最後に、第４の組のセグメントは、その両方、ルール及びモデルベースド補正（ＲＭＣ）を用いることになる組に配置されることになる。
【００５５】
次に、システムは各組のセグメントを適宜に処理することになる。補正を必要としないセグメントは、アウトプットに直接配置されることになる。ルールベースド補正（ＲＣ）またはルール及びモデルベースド補正（ＲＭＣ）セグメントを必要とするセグメントは、ステップ１０３０でルールベースド補正を用いて処理されることになる。そしてルールベースド補正のみ（ＲＣ）セグメントは、ステップ１０４０に示されたようなアウトプットに配置されることになる。
【００５６】
ステップ１０５０では、モデルベースド補正のみ（ＭＣ）セグメントをプレバイアスし得る。最終的には、ステップ１０６０で、モデルベースド補正のみ（ＭＣ）セグメントと、ルール及びモデルベースド補正（ＲＭＣ）セグメントが、モデルベースドＯＰＣを用いて処理される。
【００５７】
図１０の選択的ＯＰＣシステムの一実施例を説明する詳細フローチャートを図１１Ａに示す。図１１Ａの実施例は、エッジベースドシステムに言及して説明しているが、同じことは形状ベースの補正システムなど別タイプのシステムにも適用し得る。図１１Ａについては３種類の異なるラインを用いて説明している。これらのデータフロータイプの凡例を図１１Ｂに示す。
【００５８】
図１１Ａでは、システムは元のレイアウト１１０２から開始する。元のレイアウト１１０２から、システムは補正可能なエッジデータベース１１０７をステップ１１０５で構築する。補正可能なエッジデータベースを全ての実施例において明示的に作成及び維持する必要がないことに留意されたい。例えば、一実施例では、レイアウトデータベース１１０２から即座に明示的にエッジを導くことができる。そしてシステムは、補正可能なエッジデータベース１１０７の全エッジを調べて各エッジに何れのタイプの補正を用いるべきかを判定する段階に進む。ステップ１１１０では、システムは補正可能なエッジデータベース１１０７からエッジを抽出し、ステップ１１１５でそのエッジを試験する。補正の必要が無ければ、システムはステップ１１１０に戻って別のエッジを調べる。
【００５９】
エッジがルールベースドＯＰＣ（ＲＣ）またはルール及びモデルベースドＯＰＣ（ＲＭＣ）を必要とするのであれば、システムはステップ１１２０に進んでルール１１２５を適用する。エッジバイエッジ（edge by edge）ベースでエッジにルールベースド補正を実行し得ることに留意されたい。エッジがルールベースドＯＰＣ（ＲＣ）のみを必要とすれば、システムは、ステップ１１１０に戻って別のエッジを調べる前に、ステップ１１３５で所定のようにレイアウトデータベースを補正する。エッジがルール及びモデルベースドＯＰＣ（ＲＭＣ）を必要とするのであれば、システムはステップ１１４０に進み、ルールからの補正によってエッジを初期状態にする。その補正されたエッジを用いて、モデルベースドＯＰＣエッジデータベース１１４７をステップ１１４５で更新する。モデルベースドＯＰＣエッジデータベース１１４７を更新した後、システムはステップ１１１０に戻って別のエッジを調べる。
【００６０】
再びステップ１１１０を参照すると、エッジがモデルベースドＯＰＣのみ（ＭＣ）を必要とするのであれば、システムはステップ１１５０に進む。ステップ１１５０では、システムがエッジをプレバイアスし得る。次に、プレバイアスされたエッジを用いてステップ１１４５でモデルベースドＯＰＣエッジデータベース１１４７を更新する。モデルベースドＯＰＣエッジデータベース１１４７を更新した後、システムはステップ１１１０に戻って別のエッジを調べる。ステップ１１１０で全てのエッジを調べ終わったら、システムはモデルベースド補正段階の開始に進む。
【００６１】
ステップ１１６０では、システムはエッジデータベースに製造モデルを適用する。ステップ１１７０では、システムは、モデルベースド補正によって補正するべき種々のエッジに対する全ての評価ポイントを試験する。ステップ１１７５において、全てのエッジが定義した仕様と一致したら、システムは終了する。そうでなければ、システムはステップ１１８０に進んでモデルベースドエッジデータベース１１４７から各エッジを抽出し、ステップ１１８５でモデルベースド補正を適用することを繰返す。これは、モデルベースドＯＰＣを必要とする全てのエッジが調整されるまで実行される。システムは次に、ステップ１１６０、１１７０及び１１７５で製造モデルを適用して評価ポイントを試験し、全てのエッジが仕様通りになったかどうか判定する。この繰返しプロセスは、定義された仕様にレイアウトが一致するまで続けられる。
【００６２】
複数の異なるモデルの使用
モデルベースドＯＰＣの導入部で示したように、種々の半導体製造プロセスをモデリングするために、多くの異なる種類のモデルが作成されてきた。各モデルは、独自の利点及び欠点を有し得る。或る種の定義された環境下では、或るモデルが別のモデルより良好であることがあり得る。
【００６３】
本発明のハイブリッドＯＰＣシステムは、これら異なるモデルを利用し得る。前章で述べたように、多くの実施例が種々のルールを用いて、用いるべき特定の補正システムを特定する。これらのルール設定を拡張して、特定の形体を評価するために用いるための特定タイプのＯＰＣモデルを選択することができる。従って、特定の形体をモデリングする際に特定の製造モデルが別の製造モデルより良好であれば、その製造モデルを用いてその特定の形体を試験して補正する。例えば、ルール設定は、モデル１で入隅セグメントをモデリングし、モデル２で出隅セグメントをモデリングし、モデル３でエッジセグメントをモデリングすべきであると規定し得る。この方法では、システムは各特定の環境のためのベストモデルを利用することになる。
【００６４】
ハイブリッドＯＰＣの適用
本発明のハイブリッドＯＰＣシステムは、伝統的な光リソグラフィー半導体製造に非常に有用であるが、適用可能であるのはこの範囲に留まらない。本発明で開示している事項は、任意のフォトマスクベースド製造プロセスに用いることができる。本発明で開示している事項は、例えば、バイナリマスクにも位相シフトマスクにも適用し得る。位相シフトマスクについての情報は、1999年1月12日に発行された米国特許第5,858,580号「Phase shifting circuit manufacture method and apparatus（位相シフト回路製造方法及び装置）」に記載されており、該特許は引用を以って本明細書の一部となす。
【００６５】
一実施例では、特定のレイアウトを維持するべくルールを調整し得る。例えば、ルールベースドＯＰＣを用いてレイアウトのバイナリ部分を処理し、モデルベースドＯＰＣを用いてレイアウトの位相シフト部分を処理するというようにルールを規定し得る。この方法では、最高の処理がそれを最も必要とするような重要な部分に施される。
【００６６】
プレフィルタリング
本発明のハイブリッドＯＰＣシステムに限定すれば、ソフトウェアは「プレフィルタ」それ自体の操作に組み込まれ得る。例えば、ユーザはハイブリッドＯＰＣ処理のための特定エリアのみを指定し得る。一実施例では、ユーザは、ＯＰＣ処理のためのレイアウトの或るセルのみを特定し得る。更に、実行する処理のタイプは、セルバイセル（cell by cell）ベースに制限され得る。例えば、或るセルをルールのみＯＰＣで処理し、別のセルをモデルベースドＯＰＣで処理し、別のセルをハイブリッドＯＰＣシステムで処理し得る。或る種の形体では、エリアは重複し得る。エリアベースド補正の場合、本発明は、レイアウトにおいて別の層を画定し、この層が重複する全てのセグメントを特定のＯＰＣシステムにより補正されるべきであると決定し得る。
【００６７】
モデルベースド補正を用いた検証
前章で示したように、本発明の多くの実施例は、モデルベースドＯＰＣを用いて、レイアウトデザインの全ての形体を試験並びに設定する。試験は、検証仕様を用いて行う。全ての形体が検証仕様で試験されるような実施例では、レイアウトはＯＰＣ処理によって本質的に十分に検証される。従って、別の検証ステップは必要ない。
【００６８】
検証能力を強化するため、このような実施例のモデルベースドＯＰＣ部分を向上させ、時として伝統的な検証ツールで利用可能であるような追加形体を与えることができる。例えば、モデルベースドＯＰＣ部分は、種々のドーズ設定でレイアウトデザインを試験するためのオプションを提供し得る。これは、モデル閾値（ドーズ）を調整することにより達成し得る。同様に、モデルベースドＯＰＣ部分は、種々のフォーカス設定でレイアウトデザインを試験するためのオプションを提供し得る。これは、フォーカス寛容度の検証を行うために或るデフォーカス値で新たなモデルを構築することにより達成し得る。
【００６９】
モデルベースド補正に基づく学習
モデルベースドＯＰＣを実行する際には、システムは、レイアウトの不良箇所を補正するべく、繰返し試行錯誤プロセスを実行して形体（エッジ配置など）を調整することになる。しかしながら、レイアウトデザインが変更されたら、全ＯＰＣプロセスを再び実行しなければならない。ＯＰＣプロセスは、非常に長い、計算的に高コストのタスクであるので、単純なデザイン変更は、ＯＰＣプロセスに起因する長い遅延を引き起こし得る。
【００７０】
そのような遅延を防止するために、本発明では、特定のレイアウトに対して加えられる変化のデータベースを作成する考え方を導入しており、それによって、同一レイアウトの僅かに変化したバージョンを再び処理するのであれば、記憶された変化のデータベースを用いて、変化していないエリアを迅速に補正することができる。このプロセスは、前のＯＰＣプロセスで補正されたエリアが変化しておらず、それによって同じ補正を適用し得ることを単純に検証するすることになる。
【００７１】
一実施例では、この補正データベースはルールデータベースの形式をとる。特に、各モデルベースドＯＰＣ補正が、モデルベースドＯＰＣ補正を生じさせた初期条件と共に記憶される。この方法では、ルールを適用して僅かに変更したデザインを、ほぼ完全に補正された形に迅速に導くことができる。次に、システムは、変化したエリアにモデルベースドＯＰＣを適用する。
【００７２】
実施例
本発明のハイブリッドＯＰＣシステムは、多くの異なる環境下で用いることができる。ハイブリッドＯＰＣシステムの一実施例を図１２に示す。図１２を参照すると、コンピュータシステム１２００は、コンピュータ命令を実行するためのプロセッサ１２１０及びコンピュータプログラムを記憶するためのメモリ１２２０を備えている。本発明のハイブリッドＯＰＣシステムは、メモリ１２２０内で実行されるようなハイブリッドＯＰＣプログラム１２２５として実現し得る。ハイブリッドＯＰＣプログラム１２２５は、局所記憶装置１２４０内に記憶されたレイアウトデータを処理し得る。
【００７３】
ハイブリッドＯＰＣプログラム１２２５は、ネットワーク環境内においても作動し得る。図１２を参照すると、コンピュータシステム１２００は、コンピュータシステム１２００をネットワーク１２７５に結合するようなネットワークインターフェイス１２７０をも有し得る。このような実施例では、ハイブリッドＯＰＣプログラム１２２５は、記憶装置１２７７などのネットワークにアクセス可能な記憶システムに位置指定されるようなデータを処理し得る。
【００７４】
自身の半導体レイアウトの向上を希望する顧客に対し、ハイブリッドＯＰＣプログラム１２２５を公表または販売することができる。ハイブリッドＯＰＣプログラム１２２５は、磁気媒体、光学媒体またはその他のコンピュータ読取り可能媒体で頒布することができる。或いは、インターネット、データ放送またはその他のディジタル伝送媒体など任意の伝送媒体を用いて、ハイブリッドＯＰＣプログラム１２２５を電子的に頒布することもできる。
【００７５】
半導体回路レイアウトの混合モードＯＰＣのための方法及び装置について説明してきたが、本発明の範囲を逸脱しない限りにおいて、当業者は、本発明の材料及び素子の配置に種々の改変及び変更が可能であると考えられる。
【図面の簡単な説明】
【図１Ａ】  幾何学パターンの理想的なマスクを示す図である。
【図１Ｂ】  図１Ａの理想的な幾何学パターンのマスクを示す図である。
【図１Ｃ】  図１Ｂのマスクを用いてシリコンウェーハのフォトレジストに作成された回路素子を示す図である。
【図２Ａ】  図１Ａの理想的な幾何学パターンの光近接効果補正されたバージョンを示す図である。
【図２Ｂ】  図２Ａに示された理想的な幾何学パターンの光近接効果補正されたバージョンの光近接効果補正されたフォトマスクを示す図である。
【図２Ｃ】  図２Ｂのフォトマスクを用いてシリコンウェーハのフォトレジストに作成された回路素子を示す図である。
【図３Ａ】  理想的な矩形幾何学形体を示す図である。
【図３Ｂ】  図３Ａのフォトマスクを用いてシリコンウェーハのフォトレジストに作成された回路素子を示す図である。
【図３Ｃ】  出隅に突出部分を付加するようなルールベースド光近接効果補正器によって処理した後の図３Ａの矩形幾何学形体を示す図である。
【図３Ｄ】  図３Ｃの光近接効果補正されたフォトマスクを用いてシリコンウェーハのフォトレジストに作成された回路素子を示す図である。
【図４Ａ】  接近して平行であるような形体ラインを有する２つの近接する幾何学形体を示す図である。
【図４Ｂ】  図４Ａの幾何学形体の製造された結果を示す図である。
【図４Ｃ】  ２つの形体間のギャップを拡大した後の図４Ａの幾何学形体を示す図である。
【図４Ｄ】  図４Ｃの幾何学形体の最終的に製造された結果を示す図である。
【図５】  光リソグラフィープロセスのモデリングを概念的に示す図である。
【図６Ａ】  セグメントが再分された、理想的な矩形幾何学形体のレイアウトを示す図である。
【図６Ｂ】  図６Ａのフォトマスクを用いてシリコンウェーハのフォトレジストに作成された回路素子を示す図である。
【図６Ｃ】  モデルベースドＯＰＣを用いて右上隅の２つのセグメントが調整された後の図６Ａの矩形幾何学形体を示す図である。
【図６Ｄ】  図６Ｃの光近接効果調整されたフォトマスクを用いてシリコンウェーハのフォトレジストに作成された回路素子を示す図である。
【図７】  ルールベースドＯＰＣ及びモデルベースドＯＰＣの両者を用いるようなＯＰＣシステムのフローチャートである。
【図８】  ルールベースドＯＰＣを適用し、次にモデルベースドＯＰＣを選択的に適用するようなＯＰＣシステムのフローチャートである。
【図９】  種々のレイアウト形体にルールベースドＯＰＣまたはモデルベースドＯＰＣを選択的に適用するようなＯＰＣシステムのフローチャートである。
【図１０】  種々のレイアウト形体にルールベースドＯＰＣ、モデルベースドＯＰＣ、ルールベースド及びモデルベースドＯＰＣまたは無補正を選択的に適用するようなＯＰＣシステムの概念的チャートである。
【図１１Ａ】  図１０に示したような種々のレイアウト形体にルールベースドＯＰＣ、モデルベースドＯＰＣ、ルールベースド及びモデルベースドＯＰＣまたは無補正を選択的に適用するようなＯＰＣシステムの一実施例に対する詳細フローチャートである。
【図１１Ｂ】  図１１Ａのフローチャートの凡例を示す図である。
【図１２】  本発明で開示した内容を実現し得るようなコンピュータシステムを示す図である。
【図１Ａ】
0004947533.tif 000002
【図１Ｂ】
0004947533.tif 000003
【図１Ｃ】
0004947533.tif 000004
【図２Ａ】
0004947533.tif 000005
【図２Ｂ】
0004947533.tif 000006
【図２Ｃ】
0004947533.tif 000007
【図３Ａ】
0004947533.tif 000008
【図３Ｂ】
0004947533.tif 000009
【図３Ｃ】
0004947533.tif 000010
【図３Ｄ】
0004947533.tif 000011
【図４Ａ】
0004947533.tif 000012
【図４Ｂ】
0004947533.tif 000013
【図４Ｃ】
0004947533.tif 000014
【図４Ｄ】
0004947533.tif 000015
【図５】
0004947533.tif 000016
【図６Ａ】
0004947533.tif 000017
【図６Ｂ】
0004947533.tif 000018
【図６Ｃ】
0004947533.tif 000019
【図６Ｄ】
0004947533.tif 000020
【図７】
0004947533.tif 000021
【図８】
0004947533.tif 000022
【図９】
0004947533.tif 000023
【図１０】
0004947533.tif 000024
【図１１Ａ】
0004947533.tif 000025
【図１１Ｂ】
0004947533.tif 000026
【図１２】
0004947533.tif 000027