(57)【特許請求の範囲】
【請求項１】
互いに垂直に延在するゲートバス（２３）及びソースバス（２４）と、
画素電極（２１）と、
前記ソースバス（２４）に画像信号を供給するソースドライバ（４）と、
前記ゲートバス（２３）、前記ソースバス（２４）、及び前記画素電極（２１）に接続されて、オンになることで、前記ソースバス（２４）からの画像信号を前記画素電極（２１）に伝送する第１のスイッチング手段（２２）と、
前記ゲートバス（２３）に前記第１のスイッチング手段（２２）をオンにするための第１の電位（Ｖｇ）又は前記第１のスイッチング手段（２２）をオフにするための第２の電位（Ｖｏ）を供給するゲートドライバ（３）と、
第１の供給ライン（Ｌ１）を介して、前記ソースドライバ（４）に向けて、前記ソースドライバ（４）を駆動するための第３の電位（Ｖｓ）を発生し、第２の供給ライン（Ｌ２）を介して、前記ゲートドライバ（３）に向けて、前記第１の電位（Ｖｇ）を発生し、かつ、第３の供給ライン（Ｌ３）を介して、前記ゲートドライバ（３）に向けて、前記第２の電位（Ｖｏ）を発生するための電位発生手段（５）と、
画面消去手段（６）とを備えた液晶表示装置であって、
前記画面消去手段（６）は、
電荷流入部（６７）と、
前記第１の供給ライン（Ｌ１）、前記第２の供給ライン（Ｌ２）、及び前記第３の供給ライン（Ｌ３）に接続されて、前記第１の供給ライン（Ｌ１）から入力される前記第３の電位（Ｖｓ）と前記第３の供給ライン（Ｌ３）から入力される前記第２の電位（Ｖｏ）との電位差が所定の閾値以上となることでオンとなり、それによって前記第２の供給ライン（Ｌ２）と前記第３の供給ライン（Ｌ３）とを接続する第２のスイッチング手段（６１）と、
前記第２の供給ライン（Ｌ２）、前記電荷流入部（６７）、及び前記第３の供給ライン（Ｌ３）に接続されて、前記第２の供給ライン（Ｌ２）から入力される前記第１の電位（Ｖｇ）と前記第３の供給ライン（Ｌ３）から入力される前記第２の電位（Ｖｏ）との電位差が所定の閾値以上となることでオンとなり、それによって前記電荷流入部（６７）と前記第３の供給ライン（Ｌ３）とを接続する第３のスイッチング手段（６２）と、
を備え、
前記電位発生手段（５）による前記第１ないし第３の電位（Ｖｇ、Ｖｏ、Ｖｓ）の発生が停止すると、
前記ソースドライバ（４）から前記ソースバス（２４）に供給されていた前記画像信号がオフになり、
前記第１の供給ライン（Ｌ１）上の電位が低下し、
前記第２の供給ライン（Ｌ２）上の電位が、前記第１の供給ライン（Ｌ１）上の電位より時間的に遅くゼロ電位に達するように低下し、
前記第１のスイッチング手段（２２）が半オン状態になり、
前記第２のスイッチング手段（６１）がオフになり、
前記第３のスイッチング手段（６２）がオンになることで、
前記ゲートバス（２３）に溜まった電荷が前記第３の供給ライン（Ｌ３）及び前記第３のスイッチング手段（６２）を経由して前記電荷流入部（６７）に流入し、
前記第１の電位（Ｖｇ）は正の電位であり、前記第２の電位（Ｖｏ）は負の電位であり、前記第３の電位（Ｖｓ）は正の電位である
ことを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶層に電圧を印加する第１の電極及び第２の電極を備えた液晶表示装置に関する。
【０００２】
【従来の技術】
液晶ディスプレイに表示された画像を、このディスプレイの電源をＯＦＦにして消去する場合、電源をＯＦＦにしてから、ディスプレイに表示されていた画像が完全に消去するまでの時間（以下、消去時間と呼ぶ）が、４秒〜５秒、場合によっては３０秒に近い時間が必要な液晶ディスプレイがある。消去時間が長くなる理由は、電源をＯＦＦにしても、しばらくの間は、或る大きさを持つ電圧が液晶層に印加されているからであると考えられれる。消去時間が長ければ長いほど、それだけ画面に残像が生じていることになるが、このような残像は、ユーザにとって煩わしいため、残像ができるだけ早く消去されるように、消去時間を短縮することが要求されている。
【０００３】
例えばＴＦＴ型液晶表示装置の場合、消去時間を短縮するために、ゲートドライバに、この液晶表示装置の電源がＯＦＦになった直後に全てのＴＦＴをＯＮ状態にするための機能（以下、全ＯＮ機能と呼ぶ）を持たせることが知られている。このような機能を備えたゲートドライバを用いると、電源がＯＦＦになった直後に、画素電極にＯＦＦの画像データが書き込まれ、画素電極の電位が即座にゼロ電位に変化する。従って、画素電極と共通電極との電位差を短時間でほぼゼロにすることができ、消去時間を短縮することができる。
【０００４】
上記のゲートドライバの全ＯＮ機能を駆動するためには、全ＯＮ機能の駆動を専用に行うための電圧検出回路や信号検出回路が新たに必要となる。電圧検出回路は、ＬＣＤ外部から供給される電圧を検出し、この検出した値に応じて全ＯＮ機能を制御するものであり、一方、信号検出回路は、この電圧に加えて信号（例えば水平同期信号）も検出し、又はこのような信号のみを検出し、これら検出した電圧及び信号（又は信号のみ）に応じて、全ＯＮ機能を制御するものである。
【０００５】
【発明が解決しようとする課題】
電圧検出回路を用いる場合、高価な電圧検出ディテクタＩＣが必要となり、コスト高になるという問題がある。また、信号検出回路を用いる場合、検出すべき信号の特性（例えば信号の振幅や周波数等）に応じて、信号検出回路の仕様を変更しなければならないという問題がある。
【０００６】
本発明は、上記の事情に鑑み、例えば水平同期信号等の信号を検出することなく、低コストで消去時間の短縮が可能な液晶表示装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成する本発明の第１の液晶表示装置は、液晶層に電圧を印加する第１の電極及び第２の電極と、第１のスイッチング手段を経由して前記第１の電極に電気的に接続される第１及び第２のバスと、前記第１のバスを含む経路を経由して前記第１のスイッチング手段に向けて供給される第１の電位を発生する電位発生手段と、前記経路、前記第１の電極、又は前記電位発生手段に存在する電荷が流入する電荷流入部と、前記電荷流入部に電荷が流入する第１の状態と、該第１の状態よりも前記電荷流入部に電荷が流入しにくい第２の状態とのうちのいずれかの状態に、前記電荷流入部への電荷の流入状態を切り換える第２のスイッチング手段とを備えたことを特徴とする。
【０００８】
本発明の第１の液晶表示装置は、前記経路、前記第１の電極、又は前記電位発生手段に存在する電荷が流入する電荷流入部を備えており、さらに、この電荷流入部への電荷の流入状態は、第２のスイッチング手段により切り換えられる。従って、この電荷流入部が第２の状態から第１の状態に変化した場合、前記経路、前記第１の電極、又は前記電位発生手段に存在する電荷は効率よくこの電荷流入部に流入する。このため、前記経路、前記第１の電極、又は前記電位発生手段の電位を、この電荷流入部に流入した電荷量に対応した電位分だけすばやく変化させることができる。このように、前記経路、前記第１の電極、又は前記電位発生手段の電位を変化させることにより、後述するように、消去時間を短縮することが可能となる。また、本発明の第１の液晶表示装置では、上記の電荷流入部を備えることで、後述するように、例えば水平同期信号等の信号を検出することなく低コストで消去時間を短縮することが可能となる。
【０００９】
ここで、本発明の第１の液晶表示装置は、前記第２のスイッチング手段がＯＮ状態のときに前記電荷流入部を前記第１の状態にし、該第２のスイッチング手段がＯＦＦ状態のときに前記電荷流入部を前記第２の状態に設定することが好ましい。
【００１０】
第２のスイッチング手段をＯＮ状態、ＯＦＦ状態に切り換えることにより、電荷流入部を第１の状態又は第２の状態に設定することができる。
【００１１】
ここで、本発明の第１の液晶表示装置は、前記第２のスイッチング手段を、ＯＮ状態及びＯＦＦ状態のうちのいずれかの状態に切換自在に制御する制御部を備えたことが好ましい。
【００１２】
制御部を備えることにより、前記第２のスイッチング手段のＯＮ状態、ＯＦＦ状態の切換えを容易に行うことができる。
【００１３】
ここで、本発明の第１の液晶表示装置は、前記電位発生手段が複数の電位を発生するものであり、前記制御部が、前記電位発生手段が発生する複数の電位を検出し、該検出した電位に基づいて、前記第２のスイッチング手段を、ＯＮ状態及びＯＦＦ状態のうちのいずれかの状態に切換自在に制御することが好ましい。
【００１４】
前記制御部を上記の構成にすることにより、例えば水平同期信号等の信号を検出することは不要であり、信号の特性とは無関係に制御部を設計することができる。
【００１５】
ここで、本発明の第１の液晶表示装置は、前記第１のバスに信号を伝送する第１のドライバと、前記第２のバスに信号を伝送する第２のドライバとを備え、前記電位発生手段が、前記第１の電位の他に、前記第１のドライバに向けて供給される第２の電位と、前記第２のドライバに向けて供給される第３の電位とを発生し、前記制御部が、前記第１、第２及び第３の電位を検出し、該検出した電位に基づいて、前記第２のスイッチング手段を、ＯＮ状態及びＯＦＦ状態のうちのいずれかの状態に切換自在に制御することが好ましい。
【００１６】
電位発生手段に上記第１〜第３の電位を発生させ、これら電位を検出することで、例えば水平同期信号等の信号の特性とは無関係に制御部を設計することができる。
【００１７】
ここで、本発明の第１の液晶表示装置は、前記制御部が、前記第２のスイッチング手段のＯＮ状態及びＯＦＦ状態を切り換えるための第３のスイッチング手段を備えたことが好ましい。
【００１８】
第３のスイッチング手段を備えることにより、この第３のスイッチング手段の簡単な切換えで、第２のスイッチング手段のＯＮ状態、ＯＦＦ状態を制御することができる。
【００１９】
さらに、本発明の第１の液晶表示装置は、前記第１の電極が画素電極、前記第２の電極が共通電極であってもよく、前記第１のバスがゲートバス、前記第２のバスがソースバスであってもよく、前記第１のドライバがゲートドライバ、前記第２のドライバがソースドライバであってもよい。
【００２０】
また、本発明の第２の液晶表示装置は、液晶層に電圧を印加する第１の電極及び第２の電極と、第１のスイッチング手段を経由して前記第１の電極に電気的に接続される第１及び第２のバスと、前記第１のバスに向けて供給される第１の電位を発生する電位発生手段とを備えた液晶表示装置であって、前記電位発生手段が、該電位発生手段への電力の供給が停止されたときに、前記第１の電位よりも大きく前記第１のバスに向けて供給される第２の電位を発生することを特徴とする。
【００２１】
本発明の第２の液晶表示装置が備えている電位発生手段は、電力の供給が停止したときに、前記第１の電位よりも大きい第２の電位を発生し、この第２の電位は前記第１のバスに向けて供給される。このように、電力の供給が停止したときに、第１のバスに向けて第１の電位より大きい第２の電位を供給することにより、後述するように、消去時間を短縮することができる。また、本発明の第２の液晶表示装置では、上記の電位発生手段を備えることで、後述するように、例えば水平同期信号等の信号を検出することなく低コストで消去時間を短縮することが可能となる。
【００２２】
ここで、本発明の第２の液晶表示装置は、前記電位発生手段が、前記第２の電位を出力する差動増幅器を有することが好ましい。
【００２３】
このような差動増幅器を備えることにより、簡単な回路構成で第２の電位を発生させることができる。
【００２４】
ここで、本発明の第２の液晶表示装置は、前記第１の電極が画素電極、前記第２の電極が共通電極であってもよく、前記第１のバスがゲートバス、前記第２のバスがソースバスであってもよい。
【００２５】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００２６】
図１は、本発明の第１の液晶表示装置の一実施形態であるＴＦＴ液晶ディスプレイの一例を示す概略構成図である。
【００２７】
このＴＦＴ液晶ディスプレイ（以下、単に「ディスプレイ」という）１は液晶パネル２を備えている。この液晶パネル２はカラー画像を表示するパネルであり、Ｒ（赤）、Ｇ（緑）及びＢ（青）の各色を表す画素から構成される。
【００２８】
図２は、この液晶パネル２の画素構成を概略的に示す図である。
【００２９】
この液晶パネル２は、互いに垂直に延在するゲートバス２３及びソースバス２４を備えている。ここでは、ゲートバス２３は８００本備えられ、ソースバス２４は３０７２本備えられているが、これらゲートバス２３及びソースバス２４の本数は、ディスプレイ１の用途などに応じて適時変更可能である。この図には、ゲートバス２３は３本のみが図示され、ソースバス２４は１本のみが図示されている。また、この液晶パネル２には、各画素毎に画素電極２１及びＴＦＴ２２が備えられている。この図では、画素電極２１及びＴＦＴ２２は、それぞれ２つだけ代表して示されている。ＴＦＴ２２のドレイン電極２２ｃは画素電極２１に接続されている。また、ＴＦＴ２２のゲート電極２２ａはゲートバス２３に接続され、ＴＦＴ２２のソース電極２２ｂはソースバス２４に接続されている。更に、この液晶パネル２は、共通電極２５を備えている。この共通電極２５は、液晶層（図示せず）を介在させて各画素電極２１に対向するように２次元的に広がっているが、ここでは、説明の便宜上、共通電極２５を単なる直線で示してある。
【００３０】
図１に戻って説明を続ける。
【００３１】
液晶パネル２の周囲にはゲートドライバ３及びソースドライバ４が配置されており、これらドライバ３及び４は、電位発生回路５に接続されている。また、ディスプレイ１は、液晶パネル２に表示された画像を、電位発生回路５への直流電源の供給が遮断された直後に瞬時に消去するための画面消去回路６を備えている。
【００３２】
図３は、画面消去回路６の構成と、この画面消去回路６及びその他の回路の接続関係とを示す図である。
【００３３】
電位発生回路５は、所定の電位Ｖｓ、Ｖｇ、Ｖ０及びＶｃを発生する。電位Ｖｓ、Ｖｇ及びＶｃは正の電位であるが、電位Ｖ０は負の電位である。電位Ｖｓはソースドライバ４に向けて供給され、電位Ｖｇ及びＶ０はゲートドライバ３に向けて供給され、Ｖｃは共通電極２５（図２参照）に向けて供給される。
【００３４】
また、画面消去回路６は抵抗６５を含む電荷流入部６７を備えている。この電荷流入部６７はスイッチング素子６２に接続されている。このスイッチング素子６２は、トランジスタ６２ａと、抵抗６２ｂ及び６２ｃとを有している。トランジスタ６２ａのコレクタは、このトランジスタ６２ａの保護用の抵抗６５を経由して接地され、エミッタは、電位Ｖ０の供給ラインＬ３を経由してゲートドライバ３に接続されている。また、画面消去回路６は、このスイッチング素子６２のＯＮ、ＯＦＦを制御する制御部６６を備えている。この制御部６６は、スイッチング素子６２と同一構造のスイッチング素子６１を備えており、このスイッチング素子６１は、トランジスタ６１ａと、抵抗６１ｂ及び６１ｃとを有している。このトランジスタ６１ａのコレクタは、点Ｐ３を経由してスイッチング素子６２に接続されるとともに、抵抗６４を経由して電位Ｖｇの供給ラインＬ２に接続されている。また、トランジスタ６１ａのエミッタは、点Ｐ２で、トランジスタ６２ａのエミッタ及び供給ラインＬ３に接続されている。このトランジスタ６１ａのベースは抵抗６１ｂ及び抵抗６３を経由して、電位Ｖｓの供給ラインＬ１に接続されている。スイッチング素子６１は、点Ｐ１の電位ＶＰ１と点Ｐ２の電位ＶＰ２との間の電位差ＶＰ１−ＶＰ２が、
ＶＰ１−ＶＰ２≧Ｖｏｎ…（１）
を満たすときにＯＮ状態となり、
ＶＰ１−ＶＰ２≦Ｖｏｆｆ…（２）
を満たすときにＯＦＦ状態となる。
【００３５】
Ｖｏｎ＞ＶＰ１−ＶＰ２＞Ｖｏｆｆの場合、スイッチング素子６１がＯＮ状態となるかＯＦＦ状態となるかは不定であり、このスイッチング素子６１として用いられた製品の特性に応じて、ＯＮ状態になったりＯＦＦ状態になったりする。
【００３６】
また、スイッチング素子６２は、スイッチング素子６１と同様の特性を有しており、点Ｐ３の電位ＶＰ３と点Ｐ２の電位ＶＰ２との間の電位差ＶＰ３−ＶＰ２が、
ＶＰ３−ＶＰ２≧Ｖｏｎ…（３）
を満たすときにＯＮ状態となり、
ＶＰ３−ＶＰ２≦Ｖｏｆｆ…（４）
を満たすときにＯＦＦ状態となる。
【００３７】
Ｖｏｎ＞ＶＰ３−ＶＰ２＞Ｖｏｆｆの場合、スイッチング素子６２がＯＮ状態となるかＯＦＦ状態となるかは不定であり、このスイッチング素子６２として用いられた製品の特性に応じて、ＯＮ状態になったりＯＦＦ状態になったりする。
【００３８】
以下、図１に示すディスプレイ１の動作について、図１〜図３を参照しながら順に説明する。
【００３９】
先ず、ディスプレイ１の本体の電源をオンすると、電位発生回路５に直流電源が供給され、電位Ｖｓ、Ｖｇ、Ｖ０、及びＶｃの発生を開始する。電位Ｖｓはソースドライバ４を駆動させるための電位であり、電位Ｖｇ及びＶ０はゲートドライバ３を経由してゲートバス２３（図１参照）に向けて供給される電位であり、電位Ｖｃは共通電極２５に向けて供給される電位である。
【００４０】
電位発生回路５が電位の発生を開始した直後を考えると、点Ｐ２の電位ＶＰ２はまだ電位Ｖ０には到達しておらずほぼゼロ電位であり、また、供給ラインＬ１上の点Ｐ４の電位ＶＰ４はまだ電位Ｖｓには到達しておらずほぼゼロ電位であるため、点Ｐ１と点Ｐ２との電位差ＶＰ１−ＶＰ２はほぼゼロである。従って、スイッチング素子６１は（２）式を満たした状態（つまりＯＦＦ状態）である。ところが、電位発生回路５が電位の発生を開始すると、時間の経過に従って、点Ｐ２の電位が電位Ｖ０（Ｖ０は負の値である）に近づくとともに点Ｐ４の電位が電位Ｖｓ（Ｖｓは正の値である）に近づくため、点Ｐ１の電位ＶＰ１と点Ｐ２の電位ＶＰ２との間の電位差ＶＰ１−ＶＰ２はだんだん大きくなる。ここで、点Ｐ１の電位ＶＰ１と点Ｐ２の電位ＶＰ２との間の電位差ＶＰ１−ＶＰ２は、点Ｐ４の電位ＶＰ４を用いて以下のように表すことができる。
ＶＰ１−ＶＰ２＝（ＶＰ４−ＶＰ２）×（ｒ１＋ｒ２）／（Ｒａ＋ｒ１＋ｒ２）…（５）
【００４１】
ここで、ｒ１及びｒ２は、それぞれ抵抗６１ｂ及び６１ｃの抵抗値、Ｒａは抵抗６３の抵抗値である。
【００４２】
本実施形態では、電位発生回路５が電位Ｖ０及びＶｓを発生したときに、（１）式が満たされるように、電位Ｖ０及びＶｓの値と、抵抗６３、６１ｂ及び６１ｃの値Ｒａ、ｒ１及びｒ２とが選択されている。従って、電位発生回路５への直流電源の供給が遮断されているときには（２）式を満たしていた電位差ＶＰ１−ＶＰ２は、電位発生回路５に直流電源が供給されることによりだんだん大きくなり、最終的に（１）式を満たす。（１）式を満たした時点で、スイッチング素子６１は確実にＯＮ状態となる。スイッチング素子６１がＯＮ状態となると、このＯＮ状態のスイッチング素子６１には、コレクタ電流ＩＣ１が流れ、点Ｐ３の電位Ｖ３は、点Ｐ２の電位Ｖ２とほぼ等しくなる。従って、点Ｐ３と点Ｐ２との間の電位差ＶＰ３−ＶＰ２は、ほぼゼロである。このため、スイッチング素子６２は、（４）式を満たした状態（つまりＯＦＦ状態）となる。これにより、電位Ｖｇ及びＶ０を供給する供給ラインＬ２及びＬ３は、抵抗６５を含む電荷流入部６７から電気的に切断された状態になる。
【００４３】
この電荷流入部６７から電気的に切断されたゲートドライバ３に、電位Ｖｇ及びＶ０が供給されると、このゲートドライバ３は、８００本のゲートバス２３それぞれに、電位Ｖｇ又は電位Ｖ０を供給する。具体的には、このゲートドライバ３は、８００本のゲートバス２３それぞれを１本づつ順次選択し、この選択された１本のゲートバス２３にのみ電位Ｖｇを供給し、残りの７９９本には電位Ｖ０を供給する。従って、電位Ｖｇが供給されるゲートバス２３に接続されたＴＦＴ２２（図２参照）のみがＯＮ状態となる。このとき、ソースドライバ４からは全てのソースバスに画像信号が伝送される。このため、ゲートバス２３の選択順序に従って、各画素に画像が順次書き込まれ、液晶パネル２に１枚の画像が表示される。以下、同様にしてゲートバスの選択が順次繰り返し行われ、液晶パネル２に連続して画像が表示される。
【００４４】
次に、ディスプレイ１の本体の電源をＯＦＦしたときの動作について、図１〜図３とともに図４を参照して説明する。
【００４５】
図４は、ディスプレイ１の本体の電源をＯＦＦしたときの電位の変化を模式的に示すグラフである。
【００４６】
時刻ｔ＝０においてディスプレイ１の本体の電源をＯＦＦすると、ソースドライバ４からソースバス２４に供給されていた画像信号がＯＦＦとなり、さらに、電位発生回路５への直流電源の供給が停止され、電位Ｖｓ、Ｖｇ、Ｖ０、及びＶｃの発生を停止する。電位発生回路５が電位Ｖｓ、Ｖｇ、Ｖ０、及びＶｃの発生を停止することにより、各電位Ｖｓ、Ｖｇ、Ｖ０、及びＶｃは次第にゼロ電位に近づき、最終的にゼロ電位になる。本実施形態では、電位発生回路５が電位Ｖｓ、Ｖｇ、Ｖ０、及びＶｃの発生を停止することにより、先ず、共通電極２３の電位がゼロ電位になる。この共通電極２３の電位がゼロになる様子を、図４の曲線Ｖｕに模式的に示す。
【００４７】
また、供給ラインＬ２には、電位Ｖｇが供給される１本のゲートバス（以下、単に「１本のゲートバス」という）２３が接続され、供給ラインＬ３には、電位Ｖ０が供給される７９９本のゲートバス（以下、単に「７９９本のゲートバス」という）２３が接続される。これら１本のゲートバスと７９９本のゲートバスとのうち、１本のゲートバスについて考えると、この１本のゲートバス２３は、電位発生回路５が電位の発生を停止した直後では、ほぼ電位Ｖｇ（＞０）に近い値を有する。従って、電位発生回路５が電位の発生を停止した直後では、この１本のゲートバス２３に接続されるＴＦＴ２２は、まだＯＮ状態にある。このため、このＯＮ状態にあるＴＦＴ２２に接続された画素電極（以下、「活性状態の画素電極」という）２１には、ソースドライバ４からソースバス２４を経由して、画像信号がＯＦＦである旨の信号が書き込まれ、この活性状態の画素電極２１は瞬時にゼロ電位となる。この１本のゲートバス２３の電位、及び活性状態の画素電極の電位は、図１に示すディスプレイ１の消去時間を決定する大きな要因にはならないため、以下では、これらの電位についての説明は省略し、７９９本のゲートバス２３の電位と、この７９９本のゲートバス２３に電気的に接続される画素電極の電位について、詳しく説明する。尚、この説明にあたっては、「１本のゲートバス」と「７９９本のゲートバス」とを特に区別する必要が無い限り、「７９９本のゲートバス」を単に「ゲートバス」という場合がある。
【００４８】
ところで、電位発生回路５が電位の発生を停止すると、電位ＶＰ４、ＶＰ５及びＶＰ２がゼロ電位に近づくため、電位差ＶＰ４−ＶＰ２はゼロに近づくていく。従って、電位発生回路５に直流電源が供給されていたときには（１）式を満たしていた電位差ＶＰ１−ＶＰ２は、だんだん小さくなり、最終的に（２）式を満たす。（２）式を満たした時点で、スイッチング素子６１は確実にＯＦＦ状態となる。ここで、電位Ｖｇを供給する供給ラインＬ２と、電位Ｖｓを供給する供給ラインＬ１とを比較すると、供給ラインＬ２はゲートドライバ３を経由してゲートバス２３に接続されており、一方、供給ラインＬ１はソースドライバ４を経由してソースバス２４に接続されている。ゲートバス２３が、画素電極２１や共通電極２５等のその他の電極との間に形成する容量（以下、ゲートバス容量と呼ぶ）は、ソースバス２４がその他の電極との間に形成する容量（以下、ソースバス容量と呼ぶ）と比較して、数倍（２〜３倍）大きい。このようなゲートバス容量とソースバス容量との違いから、ゲートバス２３に接続される供給ラインＬ２上の点Ｐ５の電位ＶＰ５は、ソースバス２４に接続される供給ラインＬ１上の点Ｐ４の電位ＶＰ４よりも、時間的に遅くゼロ電位に到達する。従って、スイッチング素子６１がＯＦＦ状態になった直後では、点Ｐ５の電位ＶＰ５は、まだゼロ電位よりも十分に大きい電位をもつ。ここで、点Ｐ３の電位ＶＰ３と点Ｐ２の電位ＶＰ２との間の電位差ＶＰ３−ＶＰ２は、点Ｐ５の電位ＶＰ５を用いて、以下のように表すことができる。
ＶＰ３−ＶＰ２  ＝（ＶＰ５−ＶＰ２）×（ｒ３＋ｒ４）／（Ｒｂ＋ｒ３＋ｒ４）…（６）
【００４９】
ここで、ｒ３及びｒ４は、それぞれ抵抗６２ｂ及び６２ｃの抵抗値、Ｒｂは抵抗６４の抵抗値である。本実施形態では、スイッチング素子６１がＯＦＦ状態になった直後において、点Ｐ３の電位ＶＰ３と点Ｐ２の電位ＶＰ２との間の電位差ＶＰ３−ＶＰ２が（３）式を満たすように、電位Ｖ０及びＶｇの値と、抵抗６４、６２ｂ及び６２ｃの値Ｒｂ、ｒ３及びｒ４とが選択されている。つまり、スイッチング素子６１がＯＦＦ状態になった直後では、電位差ＶＰ３−ＶＰ２がＶｏｎ以上の大きさである。従って、スイッチング素子６２はＯＮ状態となる。これにより、供給ラインＬ３に、スイッチング素子６２を経由して、抵抗６５を含む電荷流入部６７が電気的に接続される。つまり、電位発生回路５への直流電源の供給が停止される直前（ｔ＝０の直前）においては、供給ラインＬ３は、電荷流入部６７から電気的に切断されているが、電位発生回路５への直流電源の供給が停止されると、供給ラインＬ３には、スイッチング素子６２を経由して電荷流入部６７が電気的に接続される。また、この供給ラインＬ３には、７９９本のゲートバス２３が電気的に接続されている。従って、この７９９本のゲートバス２３上に溜まっていた電荷は、ゲートバス２３の周囲に自然放電する他に、ゲートドライバ３、供給ラインＬ３、及びスイッチング素子６２を経由して、電荷流入部６７に流入する。このような電荷の移動により、ゲートバス２３の電位は、最終的にゼロ電位になる。ゲートバス２３の電位が最終的にゼロ電位になる様子は、図４の曲線Ｖｗに示されている。ゲートバス２３の電位がゼロ電位になると、このゲートバス２３に接続されているＴＦＴ２２のゲート電極２２ａの電位もゼロ電位となる。
【００５０】
ところで、電位発生回路５への直流電源の供給が停止されると、上述したように、ソースドライバ４から画像信号をＯＦＦとする旨の信号が各ソースバス２４に伝送される。従って、各ＴＦＴ２２のソース電極２２ｂもゼロ電位となる。このため、７９９本のゲートバス２３に接続されているＴＦＴ２２に着目すると、各ＴＦＴ２２のゲート電極２２ａの電位及びソース電極２２ｂの電位はいずれもゼロ電位（つまり、電位差がゼロ）となる。一般に、ＴＦＴ２２は、ゲート電極２２ａの電位がソース電極２２ｂの電位よりもある程度小さい場合、ＴＦＴ２２は完全なＯＦＦ状態となるが、上記のように、ゲート電極２２ａとソース電極２２ｂとの間の電位差がほぼゼロの場合、ＴＦＴ２２は完全なＯＦＦ状態になっておらず、電流をわずかではあるが流す状態（以下、半ＯＮ状態と呼ぶ）になる。この半ＯＮ状態にあるＴＦＴ２２に接続された画素電極２１に溜まった電荷は、この画素電極２１の周囲に自然放電する他に、この半ＯＮ状態にあるＴＦＴ２２を経由してゲートバス２３やソースバス２４に流入する。このような電荷の移動を経て、半ＯＮ状態にあるＴＦＴ２２に接続された画素電極２１の電位は、最終的にゼロ電位になる。この画素電極２１の電位が最終的にゼロ電位になる様子は、図４の曲線Ｖｘに示されている。
【００５１】
このようにして、液晶パネル２の画素電極２１の電位（曲線Ｖｘ）はゼロ電位となる。曲線Ｖｘからわかるように、画素電極２１は、時刻ｔ１においてゼロ電位となる。従って、時刻ｔ１において、共通電極２５の電位（曲線Ｖｕ）と各画素電極２１の電位（曲線Ｖｘ）との間の電位差はゼロとなり、液晶パネル２の画面が完全に消去される。
【００５２】
上記の構成によれば、液晶パネル２の画面が完全に消去されるまでの消去時間ｔｅはｔｅ＝ｔ１となる。具体的にはｔｅ＝１秒〜２秒程度である。
【００５３】
一方、図１に示すディスプレイ１において、画面消去回路６を備えない場合について考える。この場合、ディスプレイは、電位発生回路５への直流電源の供給が停止されたときに供給ラインＬ３に接続される電荷流入部６７を備えない構成となる。従って、画面消去回路６を備えない構成のディスプレイは、画面消去回路６を備えた構成のディスプレイと比較して、ゲートバス２３に溜まった電荷が移動できる経路が少ない。このため、画面消去回路６を備えない構成のディスプレイは、画面消去回路６を備えた構成のディスプレイと比較して、ゲートバス２３の電位変化が緩やかになる。具体的には、画面消去回路６を備えた構成のディスプレイでは、図４に示すように、ゲートバス２３の電位変化を表す曲線はＶｗであるが、一方、画面消去回路６を備えない構成のディスプレイでは、ゲートバス２３の電位変化を表す曲線は、破線で示す曲線Ｖｗ’となる。従って、画面消去回路６を備えない構成のディスプレイでは、ゲートバス２３の電位がゼロ電位になる時刻が、画面消去回路６を備えた構成のディスプレイよりもＴ１だけ遅くなる。このため、ゲートバス２３に接続されたＴＦＴ２２が半ＯＮ状態になる時刻も遅くなり、これら半ＯＮ状態になったＴＦＴ２２に接続された画素電極２１の電位変化も緩やかになる。具体的には、画面消去回路６を備えた構成のディスプレイでは、図４に示すように、画素電極２１の電位変化を表す曲線はＶｘであるが、一方、画面消去回路６を備えない構成のディスプレイでは、画素電極２１の電位変化を表す曲線は、破線で示す曲線Ｖｘ’となる。また、詳しい説明は省略するが、画面消去回路６を備えない構成のディスプレイでは、画素電極２３の電位変化は、曲線Ｖｕ’で表される。このように、画面消去回路６を備えない構成にすると、画面消去回路６を備えた構成と比較して、共通電極２５と各画素電極２１との間の電位差がゼロになる時間が、Ｔ２だけ遅くなる。従って、画面消去回路６を備えない場合、消去時間ｔｅはｔｅ＝ｔ１＋Ｔ２となる。具体的には、ｔｅ＝４秒〜５秒程度になる。従って、画面消去回路６を備えることにより、消去時間ｔｅを３秒程度短くできることがわかる。
【００５４】
また、本実施形態では、画面消去回路６が、電位発生回路５が発生する３つの電位Ｖｓ、Ｖｇ及びＶｏを検出し、これら検出した電位に基づいて画面消去回路６が駆動する。従って、画面消去回路６を駆動するための専用に、高価な電圧検出ディテクタＩＣを備えることは不要であり、コストの削減が図られる。
【００５５】
さらに、本実施形態では、上記のように、画面消去回路６は、電位発生回路５が発生する３つの電位Ｖｓ、Ｖｇ及びＶｏのみによって駆動する。従って、画面消去回路６の駆動に、例えば水平同期信号等の信号は無関係であり、このような信号の特性を考慮して画面消去回路６を設計する必要が無いという利点がある。
【００５６】
尚、本実施形態では、電荷流入部６７の一端を接地しているが、非接地にしてもよい。
【００５７】
また、本実施形態では、ＴＦＴ２２を短時間で半ＯＮ状態にするために、スイッチング素子６２を供給ラインＬ３に接続し、ゲートバス２３に溜まった電荷を供給ラインＬ３及びスイッチング素子６２を経由させて電荷流入部６７に流入させている。これにより、ＴＦＴ２２のゲート電極２２ａが短時間でゼロ電位になり、ＴＦＴ２２は短時間で半ＯＮ状態になる。しかしながら、電位発生回路５と画素電極２１との間を電気的に接続する経路上にスイッチング素子６２が接続される構成であれば、このスイッチング素子６２が供給ラインＬ３以外の部分に接続される構成であっても、ＴＦＴ２２を短時間で半ＯＮ状態にすることが可能である。
【００５８】
更に、画面消去回路６は、２つのスイッチング素子６１及び６２と、３つの抵抗Ｒａ、Ｒｂ及びＲｃとにより構成されているが、別の回路構成であってもよい。
【００５９】
図５は、本発明の第２の液晶表示装置の一実施形態であるディスプレイの一例を示す概略構成図である。
【００６０】
図５に示すディスプレイ１００の説明にあたっては、図１に示すディスプレイ１と同一の構成要素には同一の符号を付して示し、図１に示すディスプレイ１との相違点のみについて説明する。
【００６１】
図５に示すディスプレイ１００と図１に示すディスプレイ１との相違点は、図５に示すディスプレイ１００が、図１に示す画面消去回路６は備えておらず、代わりに、図１に示す電位発生回路５とは異なる構造の電位発生回路５０を備えている点のみである。
【００６２】
この電位発生回路５０は、画面消去用電位発生部５１を備えており、以下、この画面消去用電位発生回路５１について説明する。
【００６３】
図６は、画面消去用電位発生部５１を示す詳細図である。
【００６４】
この画面消去用電位発生部５１は差動増幅器５１１を備えている。この差動増幅器５１１の入力端子５１１ａには、電位発生回路５０が発生する電位Ｖ０が入力される。また、もう一方の入力端子５１１ｂは、抵抗５１２を経由して、この差動増幅器５１１の出力端子５１１ｃに接続されている。また、この入力端子５１１ｂは抵抗５１３を経由してスイッチング素子ＳＷに接続されている。このスイッチング素子ＳＷは、電位発生回路５０に直流電源が供給されているときは開いており、電位発生回路５０への直流電源の供給が停止すると閉じる。また、差動増幅器５１１の出力端子５１１ｃは供給ラインＬ３（図５参照）に接続されている。
【００６５】
以下、図５に示すディスプレイ１００の動作について、図５及び図６とともに、必要に応じて図２を参照しながら説明する。
【００６６】
ディスプレイ１００の本体の電源をＯＮすると、電位発生回路５０に直流電源が供給され、電位Ｖｓ、Ｖｇ、Ｖ０及びＶｃの他に、電位Ｖ１（図６参照）を発生する。電位Ｖｓ、Ｖｇ、Ｖｃ及びＶ１は正の電位であるが、電位Ｖ０は負の電位である。電位Ｖｓ、Ｖｇ及びＶｃは、ソースバス４、ゲートバス３、及び共通電極に供給され、電位Ｖ０は差動増幅器５１１の入力端子５１１ａに供給される（図６参照）。また、電位Ｖ１は、スイッチング素子ＳＷ及び抵抗５１３を経由して差動増幅器５１１に供給される電位であるが、電位発生回路５０に直流電源が供給された状態では、スイッチング素子ＳＷは開いた状態となるため、電位Ｖ１は差動増幅器５１１には供給されない。従って、電位発生回路５０に直流電源が供給された状態では、差動増幅器５１１に電位Ｖ０のみが供給される。このため、差動増幅器５１１の出力電位Ｖｏｕｔは、Ｖｏｕｔ＝Ｖ０となり、結局、供給ラインＬ３には電位Ｖ０が供給される。従って、ゲートドライバ３には、供給ラインＬ２及びＬ３を経由して、電位Ｖｇ及びＶ０が供給されることになり、図１に示すディスプレイ１と同様の方法で、液晶パネル２に連続して画像が表示される。
【００６７】
次に、ディスプレイ１００の本体の電源をＯＦＦしたときの動作について説明する。
【００６８】
ディスプレイ１００の本体の電源をＯＦＦすると、ソースドライバ４に供給される画像信号がＯＦＦとなり、さらに、電位発生回路５０への直流電源の供給が停止され、電位Ｖｓ、Ｖｇ、Ｖ０、Ｖｃ、及びＶ１の発生を停止する。ここで、電位発生回路５０が電位Ｖｓ、Ｖｇ、Ｖ０、及びＶ１の発生を停止した直後を考えると、各電位Ｖｓ、Ｖｇ、Ｖ０、Ｖｃ、及びＶ１はまだゼロ電位には到達していない。従って、電位発生回路５０が電位の発生を停止する直前において電位Ｖｇ（＞０）が供給されている１本のゲートバス２３は、電位発生回路５０が電位の発生を停止した直後では、まだゼロより大きい電位を有する。このため、この１本のゲートバス２３に接続されるＴＦＴ２２（図２参照）はＯＮ状態にある。
このＯＮ状態にあるＴＦＴ２２に接続された画素電極２１には、ソースバス２４を経由して画像信号をＯＦＦにする旨の信号が書き込まれ、この画素電極２１の電位は瞬時にゼロ電位になる。
【００６９】
また、電位発生回路５０への直流電源の供給が停止されると、図６に示すスイッチング素子ＳＷが閉じる。このスイッチング素子ＳＷを閉じた直後の出力電位Ｖｏｕｔは、次式で表すことができる。
【００７０】
Ｖｏｕｔ＝（Ｖ０−Ｖ１）×Ｒａ／Ｒｂ＋Ｖ０    …（７）
【００７１】
ここで、Ｒａは抵抗５１２の抵抗値、Ｒｂは抵抗５１３の抵抗値である。ここでは、スイッチング素子ＳＷが閉じた直後に、Ｖｏｕｔ＝０Ｖになるように、Ｖ１、Ｒａ及びＲｂの値が調整されている。従って、電位発生回路５０が電位の発生を停止する直前において電位Ｖ０（＜０）が供給されている７９９本のゲートバス２３には、電位発生回路５０が電位の発生を停止した直後に、供給ラインＬ３を経由して瞬時にゼロ電位が書き込まれる。ここで、図５に示すディスプレイ１００が、もし仮に、画面消去用電位発生部５１を備えていない状態を考えると、このディスプレイ１００の本体の電源をＯＦＦした場合、この７９９本のゲートバス２３の電位がゼロ電位になるためには、ゲートバス２３に溜まった電荷がこのゲートバス２３から自然消滅するのを待たなければならない。これに対し、図５に示すディスプレイ１００のように、電位発生回路５０に直流電源が供給された直後にＶｏｕｔ＝０Ｖの電位を供給ラインＬ３に供給する画面消去用電位発生部５１を備えることにより、ゲートバス２３に溜まった電荷がこのゲートバス２３から自然消滅する前に、このゲートバス２３の電位を瞬時にゼロ電位にすることができる。
【００７２】
また、画像信号がＯＦＦであることから、このＴＦＴ２２のソース電極２２ｂもゼロ電位となる。従って、上記の７９９本のゲートバス２３に接続されているＴＦＴ２２のゲート電極２２ａとソース電極２２ｂとの間の電位差はゼロとなる。このように、ゲート電極２２ａとソース電極２２ｂとの間の電位差がゼロの場合、ＴＦＴ２２は半ＯＮ状態になるため、画素電極２１に溜まっている電荷が、この半ＯＮ状態のＴＦＴ２２を経由して画素電極２１からすばやく除去される。従って、この画素電極２１の電位はゼロ電位となる。このようにして、液晶パネル２の全ての画素電極２１の電位はすばやくゼロ電位となる。全ての画素電極２１の電位がゼロ電位になった直後に、共通電極２５の電位はゼロ電位となる。従って、共通電極２５と、各画素電極２１との間の電位差はゼロとなり、液晶パネル２の画面が完全に消去される。
【００７３】
このように、画面消去用電位発生部５１を用いてＴＦＴ２１を強制的に半ＯＮ状態に設定しても消去時間を短縮することができる。
【００７４】
図５に示すディスプレイ１００では、画面消去用の電位を発生する画面消去用電位発生部５１が、電位発生回路５０が発生する２つの電位Ｖ０及びＶ１を検出し、これら検出した電位に基づいて画面消去用電位発生部５１が駆動する。従って、画面消去用電位発生部５１を駆動するための専用に、高価な電圧検出ディテクタＩＣを備えることは不要であり、コストの削減が図られる。
【００７５】
また、図５に示すディスプレイ１００では、上記のように、画面消去用電位発生部５１は、電位発生回路５０が発生する２つの電位Ｖ０及びＶ１のみによって駆動する。従って、画面消去用電位発生部５１の駆動に、例えば水平同期信号等の信号は無関係であり、このような信号の特性を考慮して画面消去用電位発生部５１を設計する必要が無いという利点がある。
【００７６】
また、図５に示すディスプレイ１００では、消去時間を短縮するために、電位発生回路５０への直流電源の供給を停止したときに、差動増幅器５１１からＶｏｕｔ＝０Ｖを出力してＴＦＴ２１を半ＯＮ状態に設定しているが、Ｖｏｕｔ＝０Ｖとする代わりに、Ｖｏｕｔをゼロより大きい電位に設定してもよい。Ｖｏｕｔをゼロより大きい電位に設定すると、ＴＦＴ２１は半ＯＮ状態ではなく完全なＯＮ状態に設定されるため、画素電極にＯＦＦの画像信号を書き込むことができ、やはり、消去時間を短縮することができる。
【００７７】
尚、図５に示すディスプレイ１００では、画面消去用電位発生部５１を電位発生回路５０の一部に備えているが、画面消去用電位発生部５１及び電位発生回路５０は別々の回路で構成してもよい。
【００７８】
ところで、上記した本発明の第１及び第２の液晶表示装置の各実施形態では、電位発生回路５及び５０への直流電源の供給、供給停止は、ディスプレイ１及び１００の本体の電源をＯＮ、ＯＦＦしたときに行われている。しかしながら、このディスプレイ１及び１００が、例えばパソコンのディスプレイに用いられる場合、電位発生回路５及び５０への直流電源の供給、供給停止は、ディスプレイ１及び１００の本体の電源ではなく、例えばパソコン本体の電源をＯＮ、ＯＦＦしたときに行われるような構成にしてもよい。このように、本発明では、電位発生回路５及び５０への直流電源の供給、供給停止を行う方法を問うものではない。
【００７９】
また、本発明の液晶表示装置は、パソコン以外の電子機器に適用されてもよく、本発明の液晶表示装置を用いることにより、例えば水平同期信号等の信号を検出することなく、低コストで消去時間の短縮が可能となる。
【００８０】
【発明の効果】
以上説明したように、本発明の液晶表示装置によれば、例えば水平同期信号等の信号を検出することなく、低コストで消去時間の短縮が可能となる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の第１実施形態であるディスプレイの一例を示す概略構成図である。
【図２】液晶パネル２の画素構成を概略的に示す図である。
【図３】画面消去回路６の構成と、この画面消去回路及び周辺回路の接続関係とを示す図である。
【図４】電位の変化を示すグラフである。
【図５】本発明の液晶表示装置の第２実施形態であるＴＦＴ型液晶表示装置の一例を示す概略構成図である。
【図６】画面消去用電位発生部５１を示す詳細図である。
【符号の説明】
１，１００  液晶表示装置
２  液晶パネル
３  ゲートドライバ
４  ゲートドライバ
５，５０  電位発生回路
６  画面消去回路
２１  画素電極
２２  ＴＦＴ
２２ａ  ゲート電極
２２ｂ  ソース電極
２２ｃ  ドレイン電極
２３  ゲートバス
２４  ソースバス
２５  共通電極
５１  画面消去用電位発生部
６１，６２  スイッチング素子
６１ａ，６２ａ  トランジスタ
６１ｂ，６１ｃ，６２ｂ，６２ｃ，６３，６４，６５  抵抗
６６  制御部
６７  電荷流入部
５１１  差動増幅器
５１１ａ，５１１ｂ  入力端子
５１１ｃ  出力端子
【図１】
0004885353.tif 000002
【図２】
0004885353.tif 000003
【図３】
0004885353.tif 000004
【図４】
0004885353.tif 000005
【図５】
0004885353.tif 000006
【図６】
0004885353.tif 000007