(57)【特許請求の範囲】
【請求項１】
表面に第１接続電極が形成された半導体素子と、
第１接続孔が形成された第１接続パッドを有する第１外部リードを含み、
前記第１接続孔が前記第１接続電極の上に重ねられており、前記第１接続孔近傍で前記第１接続パッドの溶融部が前記第１接続電極に溶接されており、
前記第１接続電極の材料は、前記第１接続パッドの一部が溶融し始めたときに溶融しない材料を有している半導体装置。
【請求項２】
前記第１接続電極は、下地層と、その上に形成された溶融防止層を有する請求項１に記載の半導体装置。
【請求項３】
前記第１接続パッドは、母材と、その表面に形成された溶融促進層を有する請求項１または２に記載の半導体装置。
【請求項４】
表面に、バンプ電極である第１接続電極が形成された半導体素子と、
第１接続孔が形成された第１接続パッドを有する第１外部リードを含み、
前記第１接続孔が前記第１接続電極の上に重ねられており、前記第１接続孔近傍で前記第１接続パッドの溶融部が前記第１接続電極に溶接されており、
前記バンプ電極は、母材と、その表面に形成された溶融防止層を有する半導体装置。
【請求項５】
前記第１外部リードは、電気的に接続された第１接続片をさらに有し、前記第１接続パッドは前記第１接続片に形成されている請求項１乃至４のいずれか一に記載の半導体装置。
【請求項６】
前記第１接続片には、さらに第２接続孔が形成されており、前記第２接続孔が前記第１外部リードの上に重ねられ、前記第２接続孔近傍で前記第１接続片が前記第１外部リードに溶接されている請求項５に記載の半導体装置。
【請求項７】
前記第１接続片と前記第１外部リードとは導電性ペーストを介して電気的に接続されている請求項５に記載の半導体装置。
【請求項８】
第３接続孔が形成された第２接続パッドを有する第２外部リードと、
第３外部リードをさらに含み、
前記半導体素子は、表面側にソース電極となる前記第１接続電極とゲート電極となる第２接続電極が形成され、裏面側にドレイン電極が形成された縦型ＭＯＳＦＥＴを含み、
前記第３外部リードは前記ドレイン電極に電気的に接続され、
前記第３接続孔が第２接続電極の上に重ねられ、前記第３接続孔近傍で前記第２接続パッドの溶融部が前記第２接続電極に溶接されている請求項１乃至７のいずれか一に記載の半導体装置。
【請求項９】
前記第２接続電極がバンプ電極である請求項８に記載の半導体装置。
【請求項１０】
第１接続電極が表面に形成された半導体素子を準備し、
第１接続孔が形成された第１接続パッドを有する第１外部リードを準備し、
前記第１接続孔を前記第１接続電極の上に重ね、
前記第１接続孔を含む領域にレーザ光を照射し、前記第１接続孔近傍で前記第１接続パッドを前記第１接続電極に溶接し、
前記第１接続パッドの一部が溶融し始めたときに、前記第１接続電極が溶融しない材料を用いる半導体装置の製造方法。
【請求項１１】
前記レーザ光はＹＡＧレーザを光源とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１接続電極がバンプ電極である請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
一端に前記第１接続パッドが形成され、他端に第２接続孔を有する第１接続片を準備し、
前記第２接続孔を前記第１外部リードの上に重ね、
前記第２接続孔を含む領域にレーザ光を照射し、前記第２接続孔近傍で前記第１接続片を前記第１リードに溶接する工程をさらに含む請求項１０乃至１２のいずれか一に記載の半導体装置の製造方法。
【請求項１４】
さらに、第３接続孔が形成された第２接続パッドを有する第２外部リードと、第３外部リードを準備し、
前記半導体素子は、表面側にソース電極となる前記第１接続電極とゲート電極となる第２接続電極が形成され、裏面側にドレイン電極が形成された縦型ＭＯＳＦＥＴを含み、
前記第３外部リードと前記ドレイン電極とを電気的に接続し、
前記第３接続孔を前記第２接続電極の上に重ね、
前記第３接続孔を含む領域にレーザ光を照射し、前記第３接続孔近傍で前記第２接続パッドを前記第２接続電極に溶接する工程をさらに含む請求項１０乃至１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記第２接続電極がバンプ電極である請求項１４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、外部リードと半導体素子との接続に特徴のある半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
携帯機器、パソコン、デジタルＡＶ機器等の民生機器の電源や自動車のモータ駆動用に用いられるＭＯＳＦＥＴには、１〜２００Ａ程度の大電流を流すため、断面積の大きな外部配線が必要となる。従来は、大電流を取り出すため、ＭＯＳＦＥＴのソース電極に、外部配線として１００〜５００μｍ程度の太径のボンディングワイヤを複数本接続していた。
【０００３】
しかしながら、ボンディングワイヤは、一般的に、超音波接合または熱圧着によりソース電極に接続するため、接続にはワイヤ断面積の１．５〜３倍程度の接合面積を必要とする。ソース電極やゲート電極の面積は限られているため、ワイヤ断面積を大きくするには限界があった。また、ワイヤ断面積を大きくすると、接合強度を得るために加圧する力も大きくする必要があり、その機械的衝撃が半導体素子にダメージを与える問題があった。さらに、太径のボンディングワイヤをルーピングするため、生産性に劣るという問題もあった。
【０００４】
これに対し、特許文献１および特許文献２に記載の半導体装置およびその製造方法では、外部配線としてボンディングワイヤの代わりに平板状の電気経路部材を用いて、外部配線の断面積を大きくしている。図１は、特許文献１の図５に記載のＳＯＰ（Small Out-line Package）の外観斜視図である。図２（ａ）は、図１のＡ−Ａ水平断面図、図２（ｂ）は、図１のＢ−Ｂ垂直断面図である。
【０００５】
図２（ａ）、（ｂ）に示すように、半導体装置１０１のモールド樹脂１０２内に、半導体素子１０５が収納されている。半導体素子１０５の上面側にソース電極１０４ｓおよびゲート電極１０４ｇが形成され、下面側にドレイン電極（不図示）が形成されている。
【０００６】
８本のリードのうちの４本のドレイン側端子１０３ｄは、モールド樹脂１０２の内側において１組に一体化され、ドレイン側ポスト部１０７ｄを形成している。このドレイン側ポスト部１０７ｄ上に半導体素子１０５が搭載されており、ドレイン側ポスト部１０７ｄは上記ドレイン電極（不図示）と電気的に接続されている。一方、リードの残り４本のうちの３本のソース側端子１０３ｓは、モールド樹脂１０２の内側において１組に一体化され、ソース側ポスト部１０７ｓを形成し、リードの残り１本のゲート側端子１０３ｇは、モールド樹脂１０２の内側においてゲート側ポスト部１０７ｇを形成している。
【０００７】
そして、電流経路部材１０６により、ソース側ポスト部１０７ｓとソース電極１０４ｓは電気的に接続されている。ここで、電流経路部材１０６の一端に形成された電極側接続部分１０６ａとソース電極１０４ｓが、他端に形成されたリード側接続部分１０６ｂとソース側ポスト部１０７ｓが、各々直接接触するように、超音波接合により接続される。平板状の電気経路部材１０６を用いることにより、ソース側ポスト部１０７ｓとソース電極１０４ｓの間を流れる電流の流路断面積を、複数本のボンディングワイヤを用いた場合に比べ、大幅に拡大できる。なお、１本のボンディングワイヤ１０８により、ゲート側ポスト部１０７ｇがゲート電極１０４ｇに電気的に接続されている。
【０００８】
一方、半導体素子に機械的ダメージを与えない接合方法として、レーザを用いたワイヤボンディング方法が知られている（例えば、特許文献３参照）。図３は、特許文献３の図５に記載の半導体装置の断面図である。リードフレームのダイパッド２０３上に半導体素子２０１が搭載されている。半導体素子２０１上に形成された電極パッド２０２とリードフレームのリード２０４は、ボンディングワイヤ２０５により、電気的に接続されている。ここで、ワイヤ２０５と電極パッド２０２がレーザ溶接により接続される。
【特許文献１】特開２００２−３１３８５１号公報
【特許文献２】特開２００２−３１４０１８号公報
【特許文献３】特開昭６１−５３７３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１および特許文献２に記載の超音波接合方式では、超音波による振動が半導体素子に機械的ダメージを与える問題があった。また、機械的な接合方法であるため、接合が困難な金属もあった。
【００１０】
リードフレームのダイパッド（アイランド）に半導体素子を搭載する工程は、温度３００℃以上で実施されるため、半導体素子上の電極の表面に酸化膜が形成される。外部配線と電極とを低温で機械的に接合するためには、電極の表面酸化膜を破り、新生面を表出させる必要がある。このために、接触配置された外部配線および電極に、超音波による振動を与える。しかし、外部配線の断面積が大きくなると、外部配線が振動することにより電極へ与える機械的衝撃が大きくなるため、電極下の半導体素子にも機械的ダメージが及び得る。ＭＯＳＦＥＴの場合、電極の直下にアクティブセルがあるため、製品が破壊するおそれがある。また、表面酸化膜が厚いＣｕ（銅）等では、接合が困難であった。
【００１１】
一方、特許文献３に記載のレーザボンディング法では、電極下の半導体素子に熱的ダメージを与える問題があった。上述の通り、ＭＯＳＦＥＴに大電流を流すためには、抵抗を小さくするために１００〜５００μｍまたはそれ以上の大径のワイヤが用いられる。これは、厚さが１００〜５００μｍであることに相当する。一方、電極の厚さは、特許文献１に記載されているように、２〜６μｍ程度である。このように厚さが極端に異なる部材をレーザ溶接する場合、レーザ強度の調節が極めて困難である。なぜなら、レーザ強度を大きくすると、半導体素子にまでレーザが到達し、熱的ダメージを与えてしまう。逆にレーザ強度を弱くすると、接続できないか、所望の接続強度が得ることができないからである。
【課題を解決するための手段】
【００１２】
本発明の第１実施形態は、半導体素子の表面に形成された第１接続電極と第１外部リードの第１接続パッドが溶接された半導体装置である。第１外部リードは、第１接続孔が形成された第１接続パッドを有する。第１接続孔が第１接続電極の上に重ねられ、第１接続孔近傍で第１接続パッドの溶融部が第１接続電極に溶接されている。
【００１３】
本発明の第２実施形態は、半導体素子の表面に形成された第１接続電極に第１外部リードの第１接続パッドをレーザ溶接する方法である。第１接続孔が形成された第１接続パッドを有する第１外部リードを準備する。第１接続孔を第１接続電極の上に重ね、第１接続孔を含む領域にレーザ光を照射する。第１接続パッドは、第１接続孔近傍で溶融し、第１接続電極に溶接される。
【発明の効果】
【００１４】
本発明により、半導体素子への機械的および熱的ダメージを防止し、信頼性および生産性に優れた半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明の実施の形態について説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載および図面は、適宜、簡略化されている。
【実施例１】
【００１６】
以下、本発明を適用した実施例１について、図面を参照しながら詳細に説明する。本実施例１は、例えば、多数のＭＯＳＦＥＴが集合して１つのＭＯＳＦＥＴを構成する大電流または低抵抗用途の半導体装置に、本発明を適用したものである。トランジスタ１つであれば通常０．１Ａ程度の電流であるのに対し、このようなトランジスタは、１〜２００Ａの電流を流すことができ、各種民生機器の電源用、自動車のエンジンのモータ駆動用等に用いることができる。
【００１７】
図４（ａ）は、実施例１にかかる半導体装置の斜視図である。図４（ｂ）は、図４（ａ）のＣ−Ｃ断面図である。図５は、図４（ａ）のＤ−Ｄ断面図である。図４（ａ）、（ｂ）および図５に示すように、半導体装置１００は、リードフレームのダイパッド（アイランド）２、半導体素子（ダイ）３、第１接続電極３ａ、リードフレームの第１外部リード７ａを備える。半導体素子３は、ダイパッド２の上に導電性ペースト等を用いてマウントされる。第１外部リード７ａには、第１接続電極３ａと電気的に接続するための第１接続パッド４ａが設けられる。第１接続パッド４ａには第１接続孔５ａが形成されている。
【００１８】
図６（ａ）は、実施例１にかかる半導体装置の製造方法の斜視図である。図６（ｂ）は、図６（ａ）のＥ−Ｅ断面図である。レーザ光１０がレーザ照射装置（不図示）から半導体装置１００に照射される。レーザ光１０は、第１接続孔５ａを含む領域に絞って照射され、他の領域には照射されない。レーザ光１０により、第１接続孔５ａ近傍で第１接続パッド４ａの一部が溶融して溶接部が形成され、第１接続電極３ａに溶接される。この後、外部リードの先端部分（実装基板への接続部分）を除く上記構成要素全体が、エポキシ樹脂等により封止され、パッケージ化される（不図示）。
【００１９】
図７は、ダイパッド２、半導体素子３およびソースパッド４ａ（第１接続パッド）に形成された第１接続孔５ａ部分の断面図である。ソースパッド４ａは、図４（ａ）および（ｂ）に示したように、ソースリード７ａ（第１外部リード）に接続されている。なお、わかりやすくするため、各部の寸法、縮尺は実際の半導体装置とは異なっている。半導体素子３には、例えば、縦型ＭＯＳＦＥＴが形成されている。ｎ＋型ドレイン領域３１の裏面に形成されたドレイン電極３７が、導電性ペースト３８を介してダイパッド２に電気的に接続されている。ダイパッド２からは、ドレインリード（第３外部リード；不図示）が延在されており、半導体素子３のドレイン電極と電気的に接続される。ｎ＋型ドレイン領域３１の上にはｎ型ドリフト領域３２が形成され、その表面側に複数のｐ型ベース領域３３が形成されている。ｐ型ベース領域３３の表面側には、ｎ＋ソース領域３４が形成されている。ｎ＋ソース領域３４とｎ型ドリフト領域３２に挟まれたｐ型ベース領域３３は、縦型ＭＯＳＦＥＴのチャネル領域となる。チャネル領域の上部に、ゲート絶縁膜を介してゲート電極３５が形成されている。ゲート電極３５は互いに接続され（不図示）、図４（ａ）に示したゲート電極３ｂに電気的に接続されている。ゲート電極３５を被覆し、ｎ＋ソース領域３４およびｐ型ベース領域３３の一部を露出する開口を有する層間絶縁膜３６が形成される。その上にソース電極３ａ（第１接続電極）が形成され、ｎ＋ソース領域３４およびｐ型ベース領域３３の一部に電気的に接続される。
【００２０】
ソース電極３ａ（第１接続電極）の上にはソースパッド４ａ（第１接続パッド）が重ねられている。ソースパッド４ａ（第１接続パッド）には第１接続孔５ａが形成されており、第１接続孔５ａを含むソースパッド４ａとソース電極３ａの表面の領域にレーザ光１０が照射され、ソースパッド４ａの一部が第１接続孔５ａの内部に溶け出して溶融部９を形成し、ソース電極３ａに溶接される。
【００２１】
本発明者は、さらに、ソース電極３ａの溶融を抑制し、ソースパッド４ａの溶融を促進すれば、半導体素子３の破壊をより抑制できると考えた。ソース電極３ａの電極材料としては、Ａｌ(アルミニウム)、Ｃｕ、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、タングステン（Ｗ）、タンタル（Ｔａ）が良く使われる。これに対し、ソースパッド４ａの材料としては、ＣｕやＡｌを主成分とした材料が良く使われる。また、ＣｕやＡｌを母材とし、表面にＮｉメッキやＡｇメッキ等を施した材料や、Ｃｕ板上にＮｉ板を重ね、圧延することにより得られるＣｕ−Ｎｉクラッド材が用いられることもある。
【００２２】
本発明者は、ここで、まずレーザ光に対するこれらの材料の反射率に着目した。Ａｌ、Ｃｕ、Ｎｉ、Ａｕ、Ａｇ、Ｐｔ、Ｗ、Ｔａの反射率を比較すると、図８に示すように、反射率の大きい順にＡｇ＞Ａｕ＞Ｃｕ＞Ｔａ＞Ａｌ＞Ｐｔ＞Ｎｉ＞Ｗとなっている。レーザ光の吸収効率は、反射率が小さいほど大きくなる。つまり、ソース電極３ａの電極材料の反射率が、ソースパッド４ａの材料の反射率よりも大きくなるような組み合わせを選択すれば良いと考えた。ソースパッド４ａにＡｌを用いた場合は、ソース電極３ａにＡｇ、Ａｕ、Ｃｕ、Ｔａが選択でき、ソースパッド４ａにＣｕを用いた場合は、ソース電極３ａに選択できる材料はＡｇ、Ａｕとなる。
【００２３】
しかし、反射率だけでは材料の選択範囲が狭くなる。ここで本発明者は、融点にも着目した。Ｗ、Ｔａ、Ｐｔのような高融点金属は、反射率は小さいが、融点が他の材料よりも大幅に高いため、他の材料の方が先に溶融する。従って、ソースパッド４ａにＣｕを用いた場合でも、ソース電極３ａの電極材料にＷ、Ｔａ、Ｐｔを用いることができる。すなわち、ソース電極３ａの電極材料が溶融する前にソースパッド４ａの材料が溶融する組み合わせを選択すれば良いということである。各材料の反射率と融点との関係を図９に示す。
【００２４】
融点が大きく異なる場合は、反射率の差の影響が小さいので、多くの組み合わせを選択できる。融点の差が小さい場合、反射率の差が大きい組み合わせを選択すれば良い。ソースパッド４ａの材料がＡｌの場合は、反射率、融点ともに最低であるため、ソース電極３ａの電極材料としてＣｕ、Ａｕ、Ａｇ、Ｎｉ、Ｐｔ、Ｗ、Ｔａが使用できる。ソースパッド４ａの材料がＣｕの場合は、ソース電極３ａの電極材料としてＮｉ、Ｐｔ、Ｗ、Ｔａが使用できる。Ｃｕより反射率は高いものの、融点が低いＡｕ、Ａｇをソース電極３ａの電極材料として使用するときは、Ａｕ、Ａｇを厚くし、表面部分が溶融したとしても下層部分まで溶融しないようにしたり、Ａｕ、Ａｇを溶融させずにＣｕを溶融するように、レーザ光の微妙なコントロールが必要となる。
【００２５】
縦型ＭＯＳＦＥＴは、ソース電極３ａの直下にトランジスタ素子が形成されており、トランジスタ素子に溶接時の熱が伝わることによる特性変動などの不具合を生じさせないために、ソース電極３ａの厚さを５μｍ程度以上設けた方が良い。Ｐｔ、Ｗ、Ｔａといった材料は、そのような厚膜を形成することが簡単ではないので、図１０のように、下地層２２となるＡｌやＣｕを数μｍ形成した上に、溶融防止層２４としてＷやＴａやＰｔを数１００ｎｍ程度形成した積層構造としてもよい。ソース電極２２の表面の溶融防止層２４によって、ソースパッド４ａの材料が溶融した状態でもソース電極２２の溶融が抑制される。
【００２６】
また、ソースパッド４ａの一部をソース電極３ａの電極材料よりも先に溶融させるように、ソースパッド４ａの表面に溶融し易い材料を形成してもよい。図１１（ａ）は、ソースパッド４ａを母材２６の表面に溶融促進層２８を設けた例である。例えば、ソース電極３ａの電極材料がＣｕの場合、ソースパッド４ａの材料としてＡｌが適しているが、母材２６にＣｕを用い、溶融促進層２８としてＡｌをメッキして用いても良い。溶融促進層２８を形成すれば、母材２６にリードフレームに現在広く用いられている材料を用いることができ、Ａｌ材やＣｕ材、ＣｕやＡｌを母材とし、表面にＮｉメッキやＡｇメッキ等を施した材料や、Ｃｕ板上にＮｉ板を重ね、圧延することにより得られるＣｕ−Ｎｉクラッド材などを用いることができる。溶融促進層２８は、溶融してソースパッド４ａをソース電極３ａに所定の強度で溶接するのに必要な量（厚さ）があれば良く、ソースパッド４ａのレーザ光が照射される側の第１接続孔５ａの表面を中心とした部分に形成されていれば良い。溶融促進層２８は、図１１（ａ）のように母材２６の両面に形成しても良く、図１１（ｂ）のようにレーザ光が照射される側のみに形成してもよい。
【００２７】
以上説明したように、レーザ溶接に好適な組み合わせは、第１接続パッド（ソースパッド４ａ）の溶融部分の材料と第１接続電極（ソース電極３ａ）の表面に形成された材料の組み合わせを考えれば良い。つまり、レーザ光を照射したとき、溶融されやすい材料と溶融され難い材料の組み合わせを選択すれば良い。したがって、第１接続パッドの母材が第１接続電極よりも溶融され難い場合は、第１接続電極の表面に第１接続パッドの表面よりも溶融され難い溶融防止層２４を形成したり、第１接続パッドの表面に第１接続電極よりも溶融されやすい溶融促進層２８を形成すれば良い。溶融防止層２４と溶融促進層２８を組み合わせて使用すれば、よりレーザ溶接が容易になる。
【００２８】
第１接続孔５ａは、ソースパッド４ａの溶融状態とソース電極３ａの状態を観察し、レーザ光をコントロールするためにも利用できる。また、第１接続孔５ａの内側にも溶融部９が広がるので、溶融部９の溶接面積を確保し、十分な溶接強度を得る効果もある。さらに、第１接続孔５ａは、ソースパッド４ａとソース電極３ａの位置合わせにも利用できる。
【００２９】
ソースパッド４ａの厚さは、大電流を流したり、電気抵抗を小さくするために、数１０〜数１００μｍ程度の厚さを有している。第１接続孔５ａが形成されていない場合、厚いソースパッド４ａを溶融してソース電極３ａに溶接しなければならないが、レーザ光の吸収効率が良いとしても、そのような厚いソースパッド４ａを溶融してソース電極３ａに溶接したときには、溶接できた瞬間に、ソース電極３ａも直下のトランジスタ素子も溶融してしまう恐れがある。第１接続孔５ａが形成されていることにより、ソースパッド４ａの第１接続孔５ａの先端部分が容易に溶融し始め、溶接できるため、厚いソースパッド４ａの表面から下層までの厚さ方向の全域を溶融する必要がない。第１接続孔５ａは垂直な孔でも良いが、テーパをつけ先端部分を薄く尖った形状にしておけば、厚い部分よりも薄く尖った先端部分が最も早く溶融温度に到達し、テーパの先端から厚い部分に向かって徐々に溶融が進むため、溶融状態をコントロールしながらレーザ溶接することが容易となる。第１接続孔５ａが形成されていない場合、ソース電極３ａの状態を確認することができないため、ソース電極３ａを溶融しないようにレーザ光をコントロールしてレーザ溶接することは容易ではない。しかし、第１接続孔５ａにより、ソース電極３ａの状態を確認しながらソースパッド４ａの溶融部分の状態をコントロールしつつレーザ溶接することができるため、半導体素子の破壊を防ぐことができる。
【００３０】
ゲート電極３ｂ（第２接続電極）、ゲートパッド４ｂ（第２接続パッド）および第３接続孔５ｂについても、ソース電極３ａ（第１接続電極）、ソースパッド４ａ（第１接続パッド）および第１接続孔５ａと同様の構成とすることができる。
【００３１】
本実施例１によれば、外部リードの接続パッドが半導体素子の接続電極よりも溶融し易い材料の組み合わせを選択してレーザ溶接するようにしたので、半導体素子を破壊せずに接続することができる。また、外部リードの接続パッドに接続孔を設け、この接続孔にて外部リードの接続パッドを半導体素子の接続電極に溶接するようにしたので、半導体素子の接続電極の状態を確認しながら外部リードの接続パッドの溶融部分の状態をコントロールしながら溶接することができるため、半導体素子を破壊することなくレーザ溶接できる。
【００３２】
次に、本実施例１にかかる半導体装置の製造方法について、図６（ａ）および図６（ｂ）を参照して説明する。
【００３３】
まず、あらかじめソースリード７ａおよびゲートリード７ｂの一端にそれぞれソースパッド４ａおよびゲートパッド４ｂが形成されたリードフレームを用意する。リードフレームは、複数の半導体素子が接続できるようになっており、それぞれの半導体素子に対応するソースリード７ａおよびゲートリード７ｂは、図示しないタイバーで接続されている。ソースパッド４ａおよびゲートパッド４ｂには、それぞれ第１接続孔５ａおよび第３接続孔５ｂが形成されている。第１、第３接続孔５ａ、５ｂは、テーパ形状とすると良い。図示した例は、ソースパッド４ａ、ゲートパッド４ｂがソースリード７ａ、ゲートリード７ｂよりも薄くなっているが、同じ厚さのままとしても良い。
【００３４】
次に、半導体素子３をダイパッド２にマウントする。半導体素子３の表面に形成されたソース電極３ａおよびゲート電極３ｂの上に、ソースパッド４ａおよびゲートパッド４ｂを重ねる。第１、第３接続孔５ａ、５ｂを含む領域にレーザ光１０が照射され（図６（ａ）、図６（ｂ）参照）、ソースパッド４ａおよびゲートパッド４ｂの一部が溶融して溶融部が形成され、第１、第３接続孔５ａ、５ｂの近傍でソース電極３ａおよびゲート電極３ｂにそれぞれ溶接される。その後、外部リードの先端部分を除く全体がモールド樹脂（不図示）により覆われ、個々の半導体装置が完成する。なお、図６（ａ）、図６（ｂ）では、すべての第１、第３接続孔５ａ、５ｂにおいてレーザ溶接している例を示したが、電気的特性や溶接強度に問題が無ければ、必ずしもすべての接続孔においてレーザ溶接する必要はない。
【００３５】
レーザ光１０にはＹＡＧレーザを使用できる。ソース電極３ａおよびゲート電極３ｂの電極材料とソースパッド４ａおよびゲートパッド４ｂの材料の組み合わせは、上述したように選択する。レーザ光１０のスポットサイズは、第１、第３接続孔５ａ、５ｂよりも若干大きめにすると良い。レーザ光の照射位置合わせ時間や照射時間は、ワイヤボンディングなどの機械的ボンディングに比べて非常に短いため、生産効率が格段に上がる。また、位置合わせ精度も高いため、接続電極と接続パッド間または接続パッド同士間の位置合わせマージンを小さくでき、半導体装置を小型化することができる。
【００３６】
また、ソース電極３ａやゲート電極３ｂの表面に溶融防止層を設けたり、ソースパッド４ａやゲートパッド４ｂの表面に溶融促進層を形成することにより、ソース電極３ａおよびゲート電極３ｂやソースパッド４ａおよびゲートパッド４ｂの母材にさまざまな材料を使用することができ、生産性や設計自由度を上げることもできる。
【００３７】
以上説明した通り、本実施例１にかかる半導体装置およびその製造方法は、第１接続パッドに第１接続孔５ａを形成し、第１接続孔５ａを第１接続電極の上に重ね、第１接続孔５ａを含む領域にレーザ光１０を照射し、第１接続孔５ａ近傍で第１接続パッドの溶融部を第１接続電極に溶接したので、半導体素子３への機械的ダメージ、熱的ダメージを防止しつつ、第１外部リードと第１接続電極とを確実にかつ高い生産効率で接続できる。特に、大電流または低抵抗の半導体装置において、性能と生産性向上が顕著である。
【００３８】
以上、第１接続電極（ソース電極３ａ）、第２接続電極（ゲート電極３ｂ）、第１外部リード（ソースリード７ａ）、第２外部リード（ゲートリード７ｂ）、第１接続パッド（ソースパッド４ａ）、第２接続パッド（ゲートパッド４ｂ）、第１接続孔５ａおよび第３接続孔５ｂを例に説明したが、接続電極、外部リード、接続パッドおよび接続孔の種類や数については、上記に限らず、種々変更できる。
【実施例２】
【００３９】
次に、本発明を適用した実施例２について説明する。以下の説明において、上記実施例１と同一構成要素には同一の符号を付し、その詳細な説明は省略する。上記実施例１では、第１、第２外部リード７ａ、７ｂと第１、第２接続パッド４ａ、４ｂが同一材料で一体形成されている例を示したが、これらを別の部材とすることもできる。本実施例２では、第１、第２外部リード７ａ、７ｂとは別の部材で形成された第１、第２接続片を用意し、その一端に第１、第２接続パッド４ａ、４ｂを形成し、他端で第１、第２外部リード７ａ、７ｂと接続している。
【００４０】
図１２（ａ）は、本実施例２にかかる半導体装置２００の平面図である。図１２（ｂ）は、図１２（ａ）のＦ−Ｆ断面図である。上述の実施例１との相違点は、第１接続パッド（ソースパッド）４ａおよび第２接続パッド（ゲートパッド）４ｂが、それぞれ第１接続片（ソースクリップ）１１ａおよび第２接続片（ゲートクリップ）１１ｂに形成されており、それらがそれぞれ第１外部リード（ソースリード）１４ａおよび第２外部リード（ゲートリード）１４ｂに電気的に接続されていることである。ソースクリップ１１ａおよびゲートクリップ１１ｂの一端にはそれぞれ、第１接続孔５ａおよび第３接続孔５ｂが形成され、実施例１と同様に、ソース電極３ａおよびゲート電極３ｂにそれぞれレーザ溶接される。ソースクリップ１１ａ、ゲートクリップ１１ｂの材料とソース電極３ａ、ゲート電極３ｂの電極材料は、実施例１のソースパッド４ａ、ゲートパッド５ｂとのソース電極３ａ、ゲート電極３ｂの電極材料と同様に選択できる。
【００４１】
ソースクリップ１１ａ、ゲートクリップ１１ｂの他端１２ａ、１２ｂには、第２接続孔１３ａ、１３ｂがそれぞれ形成されている。第２接続孔１３ａ、１３ｂをそれぞれソースリード１４ａ、ゲートリード１４ｂの上に重ね、第２接続孔１３ａ、１３ｂを含む領域にレーザ光を照射して、ソースクリップ１１ａ、ゲートクリップ１１ｂをそれぞれソースリード１４ａ、ゲートリード１４ｂに溶接すれば良い。ソースクリップ１１ａ、ゲートクリップ１１ｂおよびソースリード１１ａ、ゲートリード１１ｂには半導体素子が形成されておらず、厚さも数１０〜数１００μｍ程度あるため、レーザ光の照射条件をソース電極３ａ、ゲート電極３ｂに対する照射条件ほどシビアにコントロールする必要はない。ソースクリップ１１ａ、ゲートクリップ１１ｂとソースリード１１ａ、ゲートリード１１ｂとの組合せは、必ずしも異なる材料とする必要はなく、ＣｕとＣｕ、ＡｌとＡｌのように同じ材料の組合せとすることができる。
【００４２】
また、ソースクリップ１１ａ、ゲートクリップ１１ｂの他端１２ａ、１２ｂとソースリード１４ａ、ゲートリード１４ｂとの接続は、レーザ溶接に限らず、導電性ペースト（不図示）を介して接着しても良い。この場合は、第２接続孔１３ａ、１３ｂは不要である。また、図１２（ａ）では、複数のソースリード１４ａに対して複数のソースクリップ１１ａをそれぞれ接続した例を示したが、１枚の大きなソースクリップを複数のソースリード１４ａに接続しても構わない。
【００４３】
本実施例２にかかる半導体装置およびその製造方法も、ソースクリップ１１ａ、ゲートクリップ１１ｂに形成した第１、第３接続孔５ａ、５ｂを含む領域にレーザ光１０を照射し、第１、第３接続孔５ａ、５ｂ近傍でソースクリップ１１ａ、ゲートクリップ１１ｂの溶融部をそれぞれソース電極３ａ、ゲート電極３ｂに溶接している。このため、実施例１と同様、半導体素子３への機械的ダメージ、熱的ダメージを防止しつつ、第１外部リードと第１接続電極とを確実にかつ高い生産効率で接続できる。
【００４４】
なお、上述した実施例１、２では、第１接続電極（ソース電極３ａ）と第１接続パッド（ソースパッド４ａ、ソースクリップ１１ａ）をレーザ溶接し、第２接続電極（ゲート電極３ｂ）と第２接続パッド（ゲートパッド４ｂ、ゲートクリップ１１ｂ）をレーザ溶接する例を示した。しかし、第１接続電極（ソース電極３ａ）と第１接続パッド（ソースパッド４ａ、ソースクリップ１１ａ）の接続はレーザ溶接とし、第２接続電極（ゲート電極３ｂ）と第２接続パッド（ゲートパッド４ｂ、ゲートクリップ１１ｂ）の接続はワイヤボンディングや導電性ペーストを用いて接続することも可能である。少なくとも、大電流を流す第１接続電極（ソース電極３ａ）に対して本発明を適用することで、大電流に適したプレート状の第１接続パッド（ソースパッド４ａ、ソースクリップ１１ａ）を確実にかつ高い生産効率で接続できる。
【実施例３】
【００４５】
次に、本発明を適用した実施例３について説明する。上述の実施例１との相違点は、ソース電極３ａ、ゲート電極３ｂの上にそれぞれバンプ３０（第１接続電極、第２接続電極）を形成し、ソースパッド４ａ（第１接続パッド）、ゲートパッド４ｂ（第２接続パッド）をそれぞれソース電極３ａ上に形成されたバンプ３０（第１接続電極）、ゲート電極３ｂ上に形成されたバンプ３０（第２接続電極）に溶接した点である。
【００４６】
図１３（ａ）および図１３（ｂ）は、本実施例３にかかる半導体装置３００の製造工程を示す断面図、  図１４は、レーザ溶接後の溶融部９周辺の断面図である。図１３（ａ）のように、ソース電極３ａの上にはバンプ３０が電気的に接続されている。バンプ３０は、錫（Ｓｎ）を含むハンダや、Ｃｕなどを含有する導電材料を用いることができ、柱状やボール状の形状を有している。バンプ３０はハンダや導電性接着剤を用いてソース電極３ａの上に接続されている。第１接続孔５ａをバンプ３０の上に重ねた後、図１３（ｂ）のように、第１接続孔５ａを含む領域にレーザ光１０を照射する。
【００４７】
図１４のように、第１接続孔５ａ近傍でソースパッド４ａの溶融部９がバンプ３０に溶接される。この場合、バンプ３０が第１接続電極に相当する。第１接続孔５ａ付近の点線は、ソースパッド４ａが溶融する前の状態を現している。ソースパッド４ａはレーザ光により溶融して、バンプ３０の上部に溶け落ち、溶融部９は不規則な形状となる。
【００４８】
第１接続電極（バンプ３０）と第１接続パッド（ソースパッド４ａ）の材料の選択は、実施例１、２の第１接続電極（ソース電極３ａ）と第１接続パッド（ソースパッド４ａ、ソースクリップ１１ａ）の材料の選択と同様に考えれば良い。また、バンプ３０は、単一の導電材料で形成されていてもよく、底部または中心部分の導電材料（母材）の表面に、溶融防止層が形成されていても良い。溶融防止層は、ソースパッド４ａが溶融し始めたときに溶融しない導電材料である。
【００４９】
また、バンプ３０は数１０μｍ程度の厚さまたは直径とすることができ、ソース電極３ａやゲート電極３ｂの数倍〜十数倍程度の厚さを有する。厚さが厚い分、溶融し難くなるので、下地のトランジスタ素子を破壊する恐れがほぼ無くなる。レーザ光が照射された表面が最も高温になり、その表面から遠くなるほど温度は上がり難いため、バンプ３０の表面は溶融しており、下層（ソース電極３ａに近い側）が溶融していない状態を作り出すことができる。ソースパッド４ａをバンプ３０と同じ材料としても、第１接続孔５ａ近傍でソースパッド４ａとバンプ３０が溶融し、バンプ３０の下層部分が溶融していない状態を作り出すことができるということである。バンプ３０の表面に溶融防止層を設けた場合は、溶融防止層の材料をソースパッド４ａの表面の材料と同じ材料とすれば良い。バンプ３０を用いることによって、さらに選択できる材料の組合せが増え、生産性や設計自由度が上がる。
【００５０】
以上、図面を参照して本発明の実施例を説明したが、これらは本発明の例示であり、本発明の主旨を逸脱しない範囲で上記以外のさまざまな構成を採用することができる。例えば、縦型ＭＯＳＦＥＴに限らず、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）やサイリスタなどの大電力用の素子や、メモリやマイコン等のＬＳＩなど、対象となる半導体素子３に特に制限はない。
なお、本発明は、以下の態様を含む。
（付記１）
表面に第１接続電極が形成された半導体素子と、
第１接続孔が形成された第１接続パッドを有する第１外部リードを含み、
前記第１接続孔が前記第１接続電極の上に重ねられており、前記第１接続孔近傍で前記第１接続パッドの溶融部が前記第１接続電極に溶接されている半導体装置。
（付記２）
前記第１接続電極の材料は、前記第１接続パッドの一部が溶融し始めたときに溶融しない材料を有する付記１に記載の半導体装置。
（付記３）
前記第１接続電極は、下地層と、その上に形成された溶融防止層を有する付記２に記載の半導体装置。
（付記４）
前記第１接続パッドは、母材と、その表面に形成された溶融促進層を有する付記１乃至３のいずれか一に記載の半導体装置。
（付記５）
前記第１接続電極がバンプ電極である付記１に記載の半導体装置。
（付記６）
前記バンプ電極の一部と前記第１接続パッドの一部が溶融して溶融部を形成する付記５に記載の半導体装置。
（付記７）
前記バンプ電極は、母材と、その表面に形成された溶融防止層を有する付記５に記載の半導体装置。
（付記８）
前記第１外部リードは、電気的に接続された第１接続片をさらに有し、前記第１接続パッドは前記第１接続片に形成されている付記１乃至７のいずれか一に記載の半導体装置。
（付記９）
前記第１接続片には、さらに第２接続孔が形成されており、前記第２接続孔が前記第１外部リードの上に重ねられ、前記第２接続孔近傍で前記第１接続片が前記第１外部リードに溶接されている付記８に記載の半導体装置。
（付記１０）
前記第１接続片と前記第１外部リードとは導電性ペーストを介して電気的に接続されている付記８に記載の半導体装置。
（付記１１）
第３接続孔が形成された第２接続パッドを有する第２外部リードと、
第３外部リードをさらに含み、
前記半導体素子は、表面側にソース電極となる前記第１接続電極とゲート電極となる第２接続電極が形成され、裏面側にドレイン電極が形成された縦型ＭＯＳＦＥＴを含み、
前記第３外部リードは前記ドレイン電極に電気的に接続され、
前記第３接続孔が第２接続電極の上に重ねられ、前記第３接続孔近傍で前記第２接続パッドの溶融部が前記第２接続電極に溶接されている付記１乃至１０のいずれか一に記載の半導体装置。
（付記１２）
前記第２接続電極がバンプ電極である付記１１に記載の半導体装置。
（付記１３）
第１接続電極が表面に形成された半導体素子を準備し、
第１接続孔が形成された第１接続パッドを有する第１外部リードを準備し、
前記第１接続孔を前記第１接続電極の上に重ね、
前記第１接続孔を含む領域にレーザ光を照射し、前記第１接続孔近傍で前記第１接続パッドを前記第１接続電極に溶接する半導体装置の製造方法。
（付記１４）
前記レーザ光はＹＡＧレーザを光源とする付記１３に記載の半導体装置の製造方法。
（付記１５）
前記第１接続パッドの一部が溶融し始めたときに、前記第１接続電極が溶融しない材料を用いる付記１３または１４に記載の半導体装置の製造方法。
（付記１６）
前記第１接続電極がバンプ電極である付記１３または１４に記載の半導体装置の製造方法。
（付記１７）
一端に前記第１接続パッドが形成され、他端に第２接続孔を有する第１接続片を準備し、
前記第２接続孔を前記第１外部リードの上に重ね、
前記第２接続孔を含む領域にレーザ光を照射し、前記第２接続孔近傍で前記第１接続片を前記第１リードに溶接する工程をさらに含む付記１３乃至１６のいずれか一に記載の半導体装置の製造方法。
（付記１８）
さらに、第３接続孔が形成された第２接続パッドを有する第２外部リードと、第３外部リードを準備し、
前記半導体素子は、表面側にソース電極となる前記第１接続電極とゲート電極となる第２接続電極が形成され、裏面側にドレイン電極が形成された縦型ＭＯＳＦＥＴを含み、
前記第３外部リードと前記ドレイン電極とを電気的に接続し、
前記第３接続孔を前記第２接続電極の上に重ね、
前記第３接続孔を含む領域にレーザ光を照射し、前記第３接続孔近傍で前記第２接続パッドを前記第２接続電極に溶接する工程をさらに含む付記１３乃至１７のいずれか１項に記載の半導体装置の製造方法。
（付記１９）
前記第２接続電極がバンプ電極である付記１８に記載の半導体装置の製造方法。
【図面の簡単な説明】
【００５１】
【図１】特許文献１に記載の半導体装置１０１の外観斜視図である。
【図２】図１の断面図であって、（ａ）はＡ−Ａ水平断面図、（ｂ）はＢ−Ｂ垂直断面図である。
【図３】特許文献３に記載の半導体装置の断面図である。
【図４】本発明の実施例１にかかる半導体装置１００を示す図であって、（ａ）は斜視図、（ｂ）はＣ−Ｃ断面図である。
【図５】図４（ａ）のＤ−Ｄ断面図である。
【図６】本発明の実施例１にかかる半導体装置１００の製造方法を示す図であって、（ａ）は斜視図、（ｂ）は（ａ）のＥ−Ｅ断面図である。
【図７】本発明の実施例１の第１接続孔５ａ部分の拡大断面図である。
【図８】各種金属の反射率および融点を比較した表である。
【図９】図８に示した各種金属の反射率および融点の関係を示すグラフである。
【図１０】本発明の実施例１の変形例の第１接続孔５ａ部分の拡大断面図である。
【図１１】本発明の実施例１の他の変形例の第１接続孔５ａ部分の拡大断面図である。
【図１２】本発明の実施例２にかかる半導体装置２００を示す図であって、（ａ）は平面図、（ｂ）は（ａ）のＦ−Ｆ断面図である。
【図１３】本発明の実施例３にかかる半導体装置３００の製造方法を示す断面図である。
【図１４】本発明の実施例３の第１接続孔５ａ部分の拡大断面図である。
【符号の説明】
【００５２】
２  ダイパッド
３  半導体素子
３ａ  ソース電極
３ｂ  ゲート電極
４ａ  ソースパッド
４ｂ  ゲートパッド
５ａ  第１接続孔
５ｂ  第３接続孔
７ａ、１４ａ  ソースリード
７ｂ、１４ｂ  ゲートリード
９  溶融部
１０  レーザ光
１１ａ  ソースクリップ
１１ｂ  ゲートクリップ
１３ａ、１３ｂ  第２接続孔
３０  バンプ
【図１】
0005090088.tif 000002
【図２】
0005090088.tif 000003
【図３】
0005090088.tif 000004
【図４】
0005090088.tif 000005
【図５】
0005090088.tif 000006
【図６】
0005090088.tif 000007
【図７】
0005090088.tif 000008
【図８】
0005090088.tif 000009
【図９】
0005090088.tif 000010
【図１０】
0005090088.tif 000011
【図１１】
0005090088.tif 000012
【図１２】
0005090088.tif 000013
【図１３】
0005090088.tif 000014
【図１４】
0005090088.tif 000015