(57)【特許請求の範囲】
【請求項１】
ピクセル単位セルを形成する少なくとも第一および第二のピクセルを含む複数のピクセルと、少なくとも第一および第二の線を含む複数の走査線と、複数のデータ線とを含み、
前記第一および第二のピクセルは各々が光検出器部分及び光検出器でない部分を有し、
前記第一の線は、前記第一のピクセルの前記部分の各々に動作自在に結合して前記第一のピクセルの前記光検出器部分を選択的に起動し、かつ、前記第一のピクセルの前記光検出器部分および前記第二のピクセルの前記光検出器部分のいずれも分離しないように構成されて、前記第二のピクセルに動作自在に結合されておらず、
前記第二の線は、前記第二のピクセルの前記部分の各々に動作自在に結合して前記第二のピクセルの前記光検出器部分を選択的に起動し、かつ、前記第一のピクセルの前記光検出器部分を分離するように構成されて、前記第一のピクセルに動作自在に結合されておらず、
前記第一のピクセルの前記光検出器部分は、並列に結合されていると共に前記第二の線により分離されている２個のフォトダイオードを含んでおり、
前記第一のピクセルの前記光検出器でない部分は、前記第一の線により受信された信号に応答して電荷を蓄積するように前記２個のフォトダイオードを起動し、
前記第二のピクセルの前記光検出器部分は、並列に結合されていると共に前記第二の線により分離されている２個のフォトダイオードを含んでおり、
前記第二のピクセルの前記光検出器でない部分は、前記第二の線により受信された信号に応答して電荷を蓄積するように前記２個のフォトダイオードを起動し、
前記第一および第二のピクセルの少なくとも一方が、前記第一の線の選択的起動の後に、前記光検出器部分の内部に蓄積された電荷を表わす信号を関連するデータ線に伝送し、前記第一および第二のピクセルの少なくとも一方が、前記第二の線の選択的起動の後に、前記第一および第二のピクセルのピクセルの他方での電磁干渉（ＥＭＩ）を補正するように電磁干渉（ＥＭＩ）補正データを関連するデータ線へ伝送する、
検出器装置（３３）。
【請求項２】
前記複数のピクセルの各々は、ＦＥＴにより画定される光検出器でない部分及びフォトダイオードにより画定される光検出器部分を有し、
前記複数の走査線は、前記複数のピクセルの各選択部分に関連する選択された個数のＦＥＴに結合された複数の走査線であって、当該走査線の各部分は、前記ＦＥＴを起動するように選択された個数のＦＥＴのゲートに結合しており、
前記複数のデータ線は、選択された光検出器部分の内部に蓄積された電荷を関連する読み出し電子回路に読み出すように、前記光検出器部分と直列に、選択された個数のＦＥＴに結合されている
請求項１に記載の検出器装置。
【請求項３】
前記第一の線の前記光検出器部分の起動に応答して前記光検出器部分に蓄積されている電荷を表わす信号を読み出すように前記光検出器部分及び光検出器でない部分の各々に動作自在に結合されている第三の線をさらに含んでいる請求項１に記載の検出器装置。
【請求項４】
前記光検出器でない部分を画定するＦＥＴと、前記光検出器部分を画定するフォトダイオードとをさらに含んでいる請求項１に記載の検出器装置。
【請求項５】
前記第二の線は、前記第一のピクセルから電気的に絶縁されている、請求項１に記載の検出器装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的には、Ｘ線イメージング・システムに関する。さらに具体的には、本発明は、改良型Ｘ線検出器及びかかるＸ線検出器を動作させる方法に関する。
【背景技術】
【０００２】
診断撮像又は医用撮像の分野では、フラット・パネル型ディジタルＸ線検出器が常用されている。フラット・パネル型ディジタルＸ線検出器は一般的には、従来公知のＸ線フィルム手法よりも高い画質、並びに改善された処理時間、画像記憶及び画像転送を提供する。しかしながら、今日入手可能なディジタルＸ線検出器は高感度を有し、検出器が電磁干渉（ＥＭＩ）を受け易く、またＥＭＩは可搬型検出器システムではさらに一層起こり易い。所定のＸ線検査室で動作する従来のテーブル型又は壁掛け型のＸ線システムとは異なり、可搬型ユニットは、病院の殆どあらゆる箇所で稼働する。また、病院設備及びシステムによっては、検出器と干渉してＸ線画像にアーティファクトを発生することが判明している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２００５／０１２１６１６Ａ１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
フラット・パネルＸ線検出器は現在、医用撮像に常用されている。典型的な構成では、これらの検出器はローカル環境において発生される電磁放射線に対して感受性を有し得る。電磁放射線を発生し得る設備の実例としては、ＣＲＴモニタ、カテーテル・ナビゲーション・システム、及び切除手術装置等がある。時間的に及び空間的に変化する電磁場はＸ線検出器にゴースト信号を誘発し得る。これらの画像アーティファクトはＸ線イメージング・システムの全体的な画質を損ない得る。遮蔽を用いて電磁放射線の大きさを減弱させることはできるが、この遮蔽はＸ線放射線も減弱させてＸ線イメージング・システムの全体的な画質を損なう。ここで提案する発明は、Ｘ線感度を低下させずに電磁放射線に対する感度を抑えるものである。
【課題を解決するための手段】
【０００５】
本発明の第一の観点によれば、検出器装置が提供され、この検出器装置は光検出器部分及び光検出器でない部分を有する少なくとも１個のピクセルと、ピクセルの各部分の各々に動作自在に結合している第一の線と、少なくとも１個のピクセルの中央を分離するように構成されている第二の線とを含んでおり、第二の線は少なくとも１個のピクセルに動作自在に結合されておらず、第一の線は光検出器部分を選択的に起動するように選択的にイネーブルにされる。
【０００６】
本発明の第二の観点によれば、Ｘ線検出器装置が提供され、このＸ線検出器装置は、Ｘ線信号を受信するフォトダイオード部分及びＦＥＴ部分を含む複数のピクセルと、ピクセルの少なくとも第一の部分に結合されており、ピクセルの少なくとも第一の部分を選択的に起動する少なくとも１本の走査線と、Ｘ線信号を示す電荷を導通させる少なくとも１本のデータ線とを含んでいる。
【０００７】
本発明の第三の観点によれば、Ｘ線検出器を動作させる方法が提供され、この方法は、取得時に画像データ及び電磁干渉（ＥＭＩ）補正データを同時に取得するステップと、通常運転モード又はＥＭＩ補正モードのいずれかで検出器を動作させるステップとを含んでいる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態による検出器アレイ又はフラット・パネルＸ線検出器を用いたＸ線イメージング・システムの遠近図及びブロック図である。
【図２】フラット・パネル型ディジタル検出器における典型的なピクセル構造の平面図である。
【図３】横列及び縦列を成して構成されている２Ｄ感光性ダイオード及び切換えトランジスタ（ＦＥＴ）のアレイを含む典型的なフラット・パネルＸ線検出器の従来技術の図である。
【図４】本発明の一実施形態に従って示されるフラット・パネル検出器の部分の平面図である。
【図５】図４に示すピクセル・アーキテクチャで形成されたＸ線検出器パネルの概略ブロック図である。
【図６】検出器の部分のピクセル・アーキテクチャの概略図であって、本発明の一実施形態による二重走査線構成を示す図である。
【図７】検出器の部分のビニング型ピクセル・アーキテクチャの概略図であって、本発明の一実施形態による二重走査線構成を示す図である。
【図８】２×３ピクセルの単位セルを備えた検出器の部分のビニング型ピクセル・アーキテクチャの概略図であって、本発明の一実施形態に従ってピクセルの横列２列毎の後に加えられる付加的な走査線を示す図である。
【図９】３×４ピクセルの単位セルを備えた検出器の部分のビニング型ピクセル・アーキテクチャの概略図であって、本発明の一実施形態に従ってピクセルの横列２列毎の後に加えられる付加的な走査線を示す図である。
【図１０】本発明の一実施形態に従って示される二重データ線を有するフラット・パネル検出器の部分の平面図である。
【図１１】本発明の一実施形態による各々の縦列のピクセルに関連する２本のデータ線を有する検出器装置におけるピクセル・アーキテクチャのブロック図及び概略図である。
【図１２】１×２ピクセルの単位セルを備えた検出器の部分のピクセル・アーキテクチャの概略図であって、本発明の一実施形態に従ってピクセルの各縦列毎に関連する二重データ線構成を示す図である。
【図１３】１×４ピクセルの単位セルを備えた検出器の部分のビニング型ピクセル・アーキテクチャの概略図であって、本発明の一実施形態に従ってピクセルの各縦列毎に関連する二重データ線構成を示す図である。
【発明を実施するための形態】
【０００９】
本発明のこれらの特徴、観点及び利点、並びに他の特徴、観点及び利点は、添付図面を参照して以下の詳細な説明を精読するとさらに十分に理解されよう。図面では、類似の参照符号は全図面を通して類似の部材を表わす。
【００１０】
本発明は、Ｘ線イメージング・システムに用いられる形式のディジタルＸ線検出器に対して電磁放射線によって誘発される雑音の実時間式高空間周波数測定を可能にするピクセル・アーキテクチャ及びパネル読み出し手法に関する。
【００１１】
ディジタルＸ線検出器に対する電磁放射線の影響すなわち電磁干渉（ＥＭＩ）は、時間、空間（すなわちフラット・パネルでのｘ−ｙ座標）、及び検出器設計の関数である。ピクセル・アーキテクチャに関わる特性に関連する低レベルの電気的パラメータ、限定しないが抵抗、キャパシタンス、帯域幅、幾何学的寸法及び形状等を含めた電気的パラメータが原因となって、電磁場のディジタル検出器への結合を生ずる。
【００１２】
本発明の一実施形態では、ＥＭＩ補正データ及び画像データの両方の収集のための二重の装置構造が用いられ、この装置構造はピクセルばかりでなく、選択されたピクセルのアドレスを指定して読み出すのに用いられるデータ線、走査線等の線、及び各々のデータ線と電気的信号について連絡している特定応用向け集積回路（ＡＳＩＣ）のような付設の読み出し電子回路に共通の電極を含んでおり、このＡＳＩＣを用いて電荷を読み出してディジタル信号へ変換する。本発明を用いて得られる測定値を用いて、時間的に及び空間的に変化する電磁場を収容したものを含め全ての環境においてアーティファクトの存在しない撮像を達成するように、検出器を実時間で較正することができる。
【００１３】
以下の図面では、同じ参照番号が同じ構成要素を参照するのに用いられている。本発明をＸ線検出器、対応するＸ線システム、並びに各々の検出器及びシステムを動作させる方法に関して説明するが、本発明は様々な目的に適応構成されることが可能であり、計算機式断層写真法（ＣＴ）システム、放射線治療又はラジオグラフィ・システム、Ｘ線イメージング・システム、及び当技術分野で公知のその他応用に限定されない。本発明は、ラジオグラフィ検出器、心搏記録検出器、又は当技術分野で公知のその他検出器に応用され得る。
【００１４】
以下の説明では、様々な動作パラメータ及び構成要素を一つの構築済み実施形態について説明する。これら特定のパラメータ及び構成要素は例として含まれており、限定を意味するものではない。
【００１５】
ここで図１を参照して述べると、本発明の一実施形態による検出器アレイ又はフラット・パネルＸ線検出器３２を用いたＸ線イメージング・システム２０の遠近図及びブロック図が示されている。システム２０はＸ線源２４を含んでおり、Ｘ線源２４はＸ線ビーム２６を発生して、患者３０の関心領域２８に透過させる。ビーム２６は患者３０の体内構造によって減弱されて、検出器３２によって受光される。システム２０は、ＥＭＩを抑制しない通常運転モードとＥＭＩ抑制モードとを含む二つのモードで動作することができ、ＥＭＩ抑制モードでは通常動作よりも低速でパネル検出器３２を読み出すことと、検出器３２の内部のＥＭＩオフセット・データを得ることにより、生じているＥＭＩを補正することとを同時に行なう。このようにして、システム２０は、本発明の多数の実施形態に従って通常動作モード又はＥＭＩ補正モードで動作することが可能な二機能Ｘ線検出器を提供している。
【００１６】
検出器３２を用いてＥＭＩを排除する方法について、本発明の幾つかの実施形態に従って図６〜図９及び図１０〜図１３を参照して開示する。
【００１７】
本発明の一実施形態では、画像データ及びＥＭＩ補正データが同時に収集され、この方法は、本書で議論するように、補正データを同時に収集するのではなく画像データが収集されているときよりも早く又は遅くに収集する既存の方法とは対照的である。本発明の一実施形態では、ＥＭＩ補正データは高い空間周波数で取得され、この空間周波数はフラット・パネル検出器３２の全作用面積にわたって、限定しないが１００μｍ等のように２ｃｍよりも小さい場合がある。
【００１８】
このＥＭＩオフセット補正は、Ｘ線検出器が複数のモードで動作することを可能にしており、一つのモードは検出器からのＥＭＩを抑制するように動作するＥＭＩ補正を含み、もう一つのモードはＥＭＩ補正を含まない。
【００１９】
典型的なフラット・パネルＸ線検出器は、横列及び縦列を成して構成されている２Ｄの感光性ダイオード及び切換えトランジスタ（ＦＥＴ）のアレイを含んでいる。図１に示すフラット・パネル検出器３２の部分を図３に示しており、検出器３２は図２にさらに詳細に示されるように複数のピクセルで構成されている。走査線が設けられてトランジスタの切換えを制御しており、データ線が設けられてアレイから読み出し電子回路へ信号を導通させる。典型的には、データ線は全て、アレイの各横列毎に接続されたＦＥＴを有する。走査線がエネルギを与えられてＦＥＴの１列の横列を「入」に切り換えると、Ｘ線信号は同時に並列にデータ変換用電子回路に読み出される。検出器の全ての横列を逐次的に読み出すことにより、画像全体からのデータが読み出される。
【００２０】
一般的には、周知であるので本書では簡単に述べるに留めるが、ディジタルＸ線検出器は一般に、スイッチとして作用する電界効果トランジスタ（ＦＥＴ）１４６とフォトダイオード１４８とで構成されているピクセルのアレイを有し、公知の態様で光を検出する。ＦＥＴ１４６及びフォトダイオード１４８は、例えばアモルファス・シリコンで構築され、この上にヨウ化セシウム（ＣｓＩ）又は他の公知の物質が堆積される。ＣｓＩは、Ｘ線源によって発生されるＸ線を吸収して光エネルギへ変換し、次いでこの光エネルギがフォトダイオード１４８によって検出される。フォトダイオードはその構造のためキャパシタとして作用し、エネルギを電荷の形態で蓄積する。
【００２１】
図２には、図１に示す検出器３２のようなフラット・パネル型ディジタル検出器における典型的なピクセル構造１３２の平面図が示されている。図２は、典型的なフラット・パネルＸ線検出器の内部の単一のピクセルを示しており、１本の走査線１３４及び１本のデータ線１３６を含んでいる。各々のＦＥＴ１４６がフォトダイオード１４８に関連しており、ゲート端子１５０、ドレイン端子１５２及びソース端子１５４を含んでいる。
【００２２】
フォトダイオード１４８はカソード１５６及びアノード１５８を有する。カソード１５６は、ＦＥＴのソース端子１５４に結合されている。図３にさらに詳細に示すように、アノード１５８は共通電極１６２において電圧供給源１６０に結合されて、共通電極電圧電位を有する。電圧供給源１６０は共通接地１６４に結合されている。ＦＥＴ１４６が理想的なスイッチとして作用すると仮定すると、データ線電位と共通電圧電位との間の電位差によって形成されるフォトダイオード１４８に跨がる電圧電位をフォトダイオード・バイアスと呼ぶことができる。
【００２３】
走査線及びデータ線はパネル全体にわたって連続であってもよいし、米国特許出願公開第２００５／０１２１６１６Ａ１号明細書に開示されているように一旦（典型的には中央で）切断されていてもよく、パネルのエッジ（１又は複数）において外部電子回路に接続される。尚、この特許出願公開の開示内容をその参考文献も含めて参照により本出願に援用する。典型的には、単一のピクセルが、パネル全体にわたって反復される単位セルを形成しており、従って全てのピクセルが実質的に同等となるように設計されている。
【００２４】
参照により本出願に援用される上の米国特許出願公開第２００５／０１２１６１６Ａ１号明細書に開示されているように、検出器は分割設計を有していてよく、左半部が第一の駆動サーキットリに結合されたピクセルを有し、右半部が第二の駆動部に結合されたピクセルを有する。左半部の各々のピクセルは、右半部のピクセルと共通のデータ線に結合されている。各半部の各々が、ピクセル、走査線及びデータ線の対応する組を有し、幾つかの実例について以下に述べる。任意の数の組が存在していてよく、各組が様々な寸法を有していてよい。走査線は、左半部のピクセルが第一の駆動サーキットリの走査ドライバに結合され、右半部のピクセルが第二の駆動サーキットリの走査ドライバに結合されるように分割されている。様々な逐次的読み出し手法を用いて、各々の選択されたピクセル又は選択されたピクセル群を読み出すことができる。
【００２５】
図４は、本発明の一実施形態による図１に示す検出器のようなフラット・パネル検出器３３の部分の平面図である。
【００２６】
図４に示す本発明の一実施形態では、付加的な走査線又はデータ線が加えられており、単位セルを単一のピクセルよりも大きく増大させている。
【００２７】
走査線４０ａ、４０ｂのような隣り合った走査線が互いから隔設されているものとして図示しているが、隣り合った走査線がフォトダイオードの充填率を最大化するように互いの上に「重畳」されていてもよい。隣り合った走査線が重畳されている場合には、隣り合った重畳走査線は絶縁性物質によって、検出器３３の平面に直交する方向に隔設され又は分離される。分離体又は絶縁性物質は、重畳されていない図１に示す走査線４０同士の間の分離と同様に、隣り合った走査線同士の間に伝導性接続が存在しないことを保証する。
【００２８】
検出器３３の動作時には、ピクセル単位セル６０が走査線４０を介して走査サーキットリ３８（図１に示す）によって走査されて、曝射データを生成する。
【００２９】
各々のセル６０は、対応するピクセル曝射面積又はフォトダイオード面積にわたって受光されたＸ線放射線の強度を独立に測定して、曝射データを生成する。曝射データは、データ線４４（図１に示す）の利用を通じて読み出し電子回路又はサーキットリ４２によって受信されて、ディジタル化される。
【００３０】
図４に示すように、走査線４０ａ、４０ｂは、電力を供給される又はエネルギを与えられるとそれぞれＦＥＴ６２ａ、６２ｂにエネルギを与えるように動作する。図４には、本発明の一実施形態によるピクセル単位セル６０のブロック図が示されている。ピクセル単位セル６０は、２個のピクセル６０ａ（図４ではピクセル単位セル６０の左側に示す）及び６０ｂ（図４ではピクセル６０ａの右側に示す）を有し、各々のピクセル６０ａ、６０ｂが、当該ピクセル６０ａ、６０ｂに関連するフォトダイオード６４ａ、６４ｂ（それぞれフォトダイオード６４ａ及びフォトダイオード６４ｂの上部及び下部として示す）のようなそれぞれの光検出器部分と、光検出器でない部分とを含んでおり、ここでピクセル単位セル６０のピクセル６０ａ、６０ｂは、ＦＥＴ６２ａ、６２ｂのような光検出器でない部分を起動する走査線４０ａ又は４０ｂから選択される少なくとも２本の線に結合されている。ＦＥＴ位置はピクセル単位セルの次元を画定しており、ここでピクセル単位セルは検出器アレイの内部で反復される最小の構造である。図４に示すように、単位セル６０の内部の各々のＦＥＴは、１本置きの走査線に取り付けられている。ピクセル６０ａに関連するＦＥＴ６２ａは走査線４０ａに取り付けられ、ピクセル６０ｂに関連するＦＥＴ６２ｂはピクセル６０ｂの内部（図５ではピクセル６０ｂの中央に示す）に移されて走査線４０ｂと接続している。２個のピクセル６０ａ、６０ｂは２×１ピクセルの単位セルを画定している。付加的な走査線４０ｂが加えられて、選択された個数のピクセルに関連する選択された個数のＦＥＴに取り付けられており、これら選択された個数のＦＥＴをピクセルの内部の異なる位置に移動させて付加的な走査線との接続を容易にしている。
【００３１】
ピクセル単位セル６０の部分を通っている新たな走査線４０ｂは、それぞれの走査線同士又はデータ線同士の間の短絡の電位を低下させる。新たな走査線又はデータ線のキャパシタンス、及び各々のフォトダイオードへの容量結合を最小限に抑えるために、新たな走査線４０ｂの上方のフォトダイオード物質は排除されている。各々の分割フォトダイオード６４ａ、６４ｂは、関連する伝導性ブリッジ８２ａ、８２ｂ、又は分割フォトダイオードの各々のカソード７４ａ、７４ｂを共にリンクする接点をそれぞれ含んでいる。伝導性ブリッジ８２ａ、８２ｂは、金属のような伝導性物質を含んでおり、付加的な走査線４０ｂに跨がる各々のフォトダイオード６４ａ、６４ｂの二つの部分を接続している。付加的なバイア６５ａ、６５ｂが、各々の分割フォトダイオード６４ａ、６４ｂのそれぞれ両方の部分に共通電極７６をそれぞれ接続している。
【００３２】
ここで図５には、図４に示すピクセル・アーキテクチャで形成された本発明の一実施形態によるＸ線検出器パネル３３の概略的なブロック図を示しており、この検出器パネル３３は、各々のピクセルのダイオード６４ａ、６４ｂを二つの部分に分割する二重走査線４０ｂと、選択されたピクセル単位セル６０に各々関連するデータ線４４とを有している。ピクセル６０ａ、６０ｂの選択された部分が、関連する走査線４０ｂによってそれぞれ二分割されているフォトダイオード６４ａ、６４ｂを含んでおり、２個のフォトダイオード６４ａ、６４ｂは各々、並列に共通電極７６に結合されており、共通電極７６は、各々のフォトダイオード６４ａ、６４ｂのそれぞれのアノード８４ａ、８４ｂにそれぞれ接続されている。共通電極７６はさらに電圧供給源８０に接続されている。
【００３３】
図５に示すように、１個置きのピクセル６０が、分割ダイオード６４ａ、６４ｂに関連するそれぞれの電界効果トランジスタ（ＦＥＴ）６２を含んでいる。交互型パターンを成して構成されている各々のＦＥＴ６２が、ゲート端子７０、ドレイン端子７２及びソース端子７５を含んでいる。このように、１個置きのピクセル６０が、分割ダイオード６４ａ、６４ｂに関連するＦＥＴ６２を含んでいる。
【００３４】
図５に示す本発明の一実施形態では、各々のピクセル部分６０ａ、６０ｂに関連する各々のＦＥＴが、関連する第一の走査線４０ａ及び第二の走査線４０ｂにそれぞれ結合されているので、２倍の本数の走査線４０が設けられる。
【００３５】
第一の組の走査線４０ａは、選択されたＦＥＴのゲート端子７０と駆動又は走査サーキットリ３８との間に結合され、エネルギを与えられたときに６４ａピクセルの各々を起動するように動作する。第二の組の走査線４０ｂは、第一の組の走査線４０ａに接続されていない一組の選択されたＦＥＴに結合され、エネルギを与えられたときに６４ｂピクセルの各々を起動する。データ線４４は選択されたＦＥＴのドレイン端子７２と読み出し電子サーキットリ４２の読み出し電子回路との間に結合されている。
【００３６】
走査線４０ａ、４０ｂは、１列の横列又は横列区画の内部の選択されたＦＥＴを起動すると同時に特定の横列又は横列区画の内部の対応するフォトダイオードを充電することを可能にするために用いられる。データ線４４は、フォトダイオード６４を放電し、これにより曝射データ又はオフセット・データを収集するために用いられる。データ線４４は、フォトダイオード６４から放電された電荷の量を読み出すために読み出しサーキットリ４２によって用いられる。各々の走査線４０ａ、４０ｂが起動されると、各々のデータ線４４は関連する読み出しチャネル（図示されていない）を有し、このチャネルから、取得処理回路４７又は読み出しサーキットリ４２が、関連する起動された走査線の各々のピクセル単位セル６０の内部のフォトダイオード６４ａ、６４ｂから曝射データを受け取って、初期電荷を同時に復元する。
【００３７】
ここで図１及び図５を参照して述べると、各々のピクセル単位セルのフォトダイオード６４に跨がる電圧は一般的には、バイアス・サーキットリ４６によって制御される。フォトダイオード共通バイアス又は電極サーキットリ４６は、検出器３２、３３に電気的に結合されて、ピクセル単位セル６０のアノード電圧を制御する。
【００３８】
制御器５０が、読み出しサーキットリ４２及び走査サーキットリ３８の両方に電気的に結合されている。制御器５０は、読み出しの順序及び速度、並びにフォトダイオード共通バイアス電圧を制御する。制御器５０は読み出しサーキットリ４２の一部であるものとして図示されているが、フォトダイオード共通バイアス・サーキットリ４６、走査サーキットリ３８又は取得制御及び画像処理回路４８のような他のサーキットリの一部であってもよい。制御器５０は共通電極７６に電気的に接続されている。制御器５０は、所望の応用に従って共通電極電位を変化させ得る。フォトダイオード・バイアスに影響を及ぼし直接関係する共通電極７６の電位は、制御器５０によって制御される。
【００３９】
分割フォトダイオード６４ａ、６４ｂを充電するときの目標となるバイアス電圧は、共通電極７６の電圧レベルとそれぞれのフォトダイオードのデータ線の電圧レベルとの間の差に等しい。フォトダイオード６４ａ、６４ｂが容量電荷を蓄積するためには、これらのフォトダイオード６４ａ、６４ｂは逆バイアスを印加され、各々の分割フォトダイオード６４の各々のフォトダイオードのアノード８４ａ、８４ｂが、データ線４４の電圧電位よりも負となる電圧電位を有する共通電極７６に結合されるようにする。
【００４０】
取得制御及び画像処理回路４８は、Ｘ線源２４、走査サーキットリ３８、読み出しサーキットリ４２及びバイアス・サーキットリ４６に電気的に結合されて、これら各部の動作を協調させる。取得制御及び画像処理処理回路４８は、曝射データに応じた画像３４を再構成し、画像３４はモニタ３６に表示される。
【００４１】
取得制御及び画像処理回路４８及び制御器５０は、中央処理ユニット、メモリ（ＲＡＭ及び／又はＲＯＭ）、並びに関連する入出力バスを有するコンピュータのようなマイクロプロセッサを基本要素とするものであってよい。処理回路４８及び制御器５０は単純に、論理状態機械又は当技術分野で公知のその他論理素子で形成され得る。処理回路４８及び制御器５０は、中央主制御ユニットの一部であってもよいし、電子式制御モジュールであってもよいし、図示のように各々が単独型の制御器であってもよい。
【００４２】
同様に形成された複数のピクセル単位セル６０が交互型パターンを成して構成されて、光検出器部分をイネーブルにすると共にＥＭＩ補正データ・オフセット値を決定するように選択的に起動され得る複数のピクセル単位セルを形成することができる。
【００４３】
ここで図１及び図５を参照して述べると、検出器３３は多数のピクセル単位セル６０に分割されており、これらの単位セル６０は、関連するデータ線によって読み出し電子回路に読み出される読み出しピクセル又はサブ・ピクセルと、ＥＭＩ補正データ（ＥＣＤ）を決定するための較正データを与える較正ピクセルとを含んでいる。いずれの走査線がエネルギを与えられるかに依存して、各々のピクセルが読み出しピクセルになってもよいし較正ピクセルになってもよい。各々のピクセル単位セル６０は、読み出しピクセル及び較正ピクセルの反復パターンに関連する１又は複数のピクセルから成る最小の幾何学的構成であり、各々のピクセル単位セル６０のピッチは、線形のｘ方向又はｙ方向における一群の反復するピクセルの最大寸法に等しい。各々のＥＭＩ補正データ・ピクセル（ＥＣＤ）のピッチは、走査線の本数に各々のピクセルの予め画定されている最小のピッチを乗じたものに等しい。本発明の一実施形態では、隣り合った２本の走査線の間の距離がピクセル・ピッチと定義される。
【００４４】
本発明の幾つかの実施形態による様々なピクセル単位セルを有する選択された検出器の部分を図６〜図９及び図１２〜図１３に示し、検出器３３はピクセル単位セル当たりの個々のピクセルの個数を定義するＭ×Ｎの寸法で連なる任意の数のピクセル単位セルを有することができ、Ｍは横列当たり又は横列区画当たりの個々のピクセルの個数を定義する正の整数であり、Ｎは縦列当たりの個々のピクセル個数を定義する正の整数である。
【００４５】
各々のデータ線は、関連するＦＥＴ及びダイオード・ピクセルを介して当該データ線の関連する縦列のピクセルの選択された部分に接続される。同様に、各々の走査線は、関連するＦＥＴを介して関連する横列のピクセルの部分に接続される。適正に作用するためには横列のあらゆるピクセルが１本の走査線に接続されていなければならないので、残りのピクセルは隣接する走査線の１本に接続されなければならない。
【００４６】
偶のデータ線及び奇のデータ線の両方が、実質的に同等の構造を有すると共に、限定しないが抵抗、キャパシタンス、幾何学的形状及び寸法、光学的反射率、材料等を含めた実質的に同等の特性を有し、これら偶データ線及び奇データ線に取り付けられる所定数のＦＥＴは隔設される。
【００４７】
本発明の一実施形態では、反復するピクセル単位セルを形成するピクセルを有する横列の各々の組について、合計ｎ＋１本の走査線が、それぞれのピクセル単位セルを画定する横列ｎ列毎に加えられることができ、ｎは正の整数である。複数のピクセル単位セルは反復パターンを成して構成されて、各々の単位セルが、ｎ×ｍピクセルによって定義され、ｎは横列の数を画定し、ｍは各々の単位セルに関連する縦列の数を定義する。ＥＭＩ補正データはピクセルｎ＋１個毎に得られるが、このことについては後にあらためて詳述する。加えて、ＥＭＩ補正データを含むパネルのピッチは、選択されたピクセル単位セルを起動するのに必要とされる走査線の最小本数に予め画定されている最小のピッチを乗じたものとなる。
【００４８】
本発明の一実施形態では、非動作性（「ダミー」）走査線が、付加的な動作性走査線を有しないピクセルの各々の横列にわたって追加される。ダミー走査線を追加すると、検出器アレイの各々のピクセルが実質的に類似の特性を有することが可能になり、このようにして空間的相関のある画像アーティファクトを回避する。ダミー走査線は、各々のピクセルが、限定しないが全体キャパシタンス、容量結合係数、充填率、集光効率及び遅延を含めた類似の低レベル特性を有することを保証する。
【００４９】
通常のＥＭＩ補正モードで動作するときには、増大した数の走査線接続及び電子回路が必要とされ、パネル読み出し速度は各々の付加的な走査線が加えられる毎に低下する。しかしながら、パネル読み出し速度は、個々の走査線又は走査線の組に選択的にエネルギを与えて、個々のピクセル単位セル又はピクセル単位セル群を選択的に読み出すことにより低下し得る。
【００５０】
検出器パネルが、反復するピクセルのセルを形成するピクセルの反復パターンに関連してｎ列の横列及びｎ＋１本の走査線を有する場合に、予め画定されている最小のピクセル・ピッチＸを有する検出器パネルでの読み出し時間について述べると、検出器パネルのピクセル・ピッチＸに対してｎ＋１／ｎに等しいスカラー係数を乗じて、ＥＭＩ補正が生ずるときの実際のパネル読み出し時間の速度（（ｎ＋１／ｎ）＊Ｘ）を決定する。
【００５１】
本発明の一実施形態では、検出器は、第一の走査線がエネルギを与えられた後に各々の走査線が別個にエネルギを与えられるとＥＭＩ検出モードで動作し、第一の走査線の後に各々の後続の走査線が逐次的に且つ選択的にエネルギを与えられると画像取得系列が続行して、各々のピクセル又はピクセル単位セルがそれぞれのデータ線によって選択的に且つ逐次的に読み出される。
【００５２】
検出器がＥＭＩ検出モードではなく通常の非ＥＭＩ検出モード（通常運転モード）で動作しているときには、検出器の動作は、検出器のピクセル又はピクセルのセル単位の組にエネルギを与えて読み取るための１又は複数の走査線及びデータ線の選択的起動の利用を通じて、付加的な走査線を有しない検出器と同じであってよい。通常モードで動作しているときには、検出器の逐次的読み出し時に一度に同時にエネルギを与えられる走査線の本数はｎ＋１に等しく、この場合にはＥＭＩ補正はピクセルｎ＋１個毎に生じ、ｎ＋１本の走査線が起動されたときにｎ＋１個のピクセルが読み出される場合には、ＥＭＩ補正ピクセルは起動されてデータ線において読み出しピクセルとして読み出され、ＥＭＩ較正データは与えられない。このように、ＥＭＩ補正が生ずるためには、パネル読み出し当たり一度に同時にエネルギを与えられ得る走査線はｎ本を超えない。
【００５３】
本発明の一実施形態では、検出器がＥＭＩ補正モードで動作しているか通常モードで動作しているかを問わず、各々の走査事象時にピクセルの選択された部分にわたって逐次的な態様で同時に動作するデータ線の最小本数はｎ＋１に等しい。このように、横列当たり又は横列の群当たりの各々の走査線の起動時にＥＭＩ補正がピクセルｎ＋１個毎に生ずる場合には、ｎ＋１本のデータ線の群が各々のｎ＋１個のピクセルのセル・ユニットからデータを読み出す。
【００５４】
図６〜図７に示す本発明の一実施形態は、通常モード又はＥＭＩ補正モードのいずれかで動作することが可能な検出器の部分を含んでいる。この検出器は、図２に示すものの２倍の本数の走査線を含んでいる。
【００５５】
図６は、検出器の部分のピクセル・アーキテクチャの概略図であり、本発明の一実施形態による二重走査線構成を示す。
【００５６】
図６に示す一実施形態では、複数のピクセル３０４が１列置きの縦列を成して構成されており、複数のピクセル３０６が３０４のピクセルに隣接して１列置きの縦列として構成されているような検出器表示の部分３００が示されている。例示の目的で述べると、検出器のピクセル単位セルは、横列又は横列区画及び縦列を成して矩形状に構成されているが、言うまでもなく他の構成を用いてもよい。各々の横列又は横列区画は走査線によって指定され、各々の縦列はデータ線によって指定される。
【００５７】
複数のＦＥＴが、ピクセル３０４及び３０６の各々に関連付けられる。拡大された黒い矩形として示されている１個置きのＦＥＴは新たな走査線に移されて、これによりパネル全体にわたって反復される１×２ピクセルの単位セル３３０を生じている。ピクセルの横列当たり２本の走査線が、１×２ピクセルの単位セルを形成している。
【００５８】
各々の横列に構成されている複数のピクセルは、ピクセル３０４とピクセル３０６との間で交互配置しており、ピクセル３０４は奇ピクセルであって奇データ線（データ線１、３、…、ｍ。ここでｍは奇整数である）及び奇走査線に位置しており、偶ピクセル３０６は偶データ線（データ線２、４、…、ｎ。ここでｎは偶整数である）及び偶走査線に位置している。ピクセル３０４は各々、次に掲げるピクセル部分の組で形成されている。すなわち、それぞれ３０４ａ１と３０４ａ２、３０４ｂ１と３０４ｂ２、３０４ｃ１と３０４ｃ２、及び３０４ｄ１と３０４ｄ２である。同様に、ピクセル３０６は各々、次に掲げるピクセル部分の組で形成されている。すなわち、それぞれ３０６ａ１と３０６ａ２、３０６ｂ１と３０６ｂ２、３０６ｃ１と３０６ｃ２、及び３０６ｄ１と３０６ｄ２である。
【００５９】
図６に示すように、ピクセルの各々はさらに、特定の横列区画に関連付けられて、関連する走査線によって起動される。例えば、ピクセル部分３０４ａ１及び３０４ａ２によって形成されるピクセル３０４は横列区画ａ１に位置し、走査線ａ１によって起動される。
【００６０】
各々の横列又は横列区画は、偶走査線又は奇走査線のいずれかによって起動される。横列においてフォトダイオードを分割する第二の走査線を有する各々の横列は、二つの横列区画で形成され、図６には次のように示されている。すなわち、横列Ａは横列区画ａ１及びａ２によって画定され、横列Ｂは横列区画ｂ１及びｂ２によって画定され、横列ｃは横列区画ｃ１及びｃ２によって画定され、横列ｄは横列区画ｄ１及びｄ２によって画定される。限定しない数の横列ｚが区画ｚ１及びｚ２によって画定されることができ、ここでｚ１は奇走査線に関連付けられ奇走査線によって起動され、ｚ２は偶走査線に関連付けられ偶走査線によって起動される。
【００６１】
奇ピクセル３０４が奇走査線によって起動されるときには奇ピクセルが読み出しピクセルとなり、偶ピクセルが較正ピクセルとなる。同様に、偶ピクセル３０６が起動されるときには偶ピクセルが読み出しピクセルとなり、奇ピクセルが較正ピクセルとなる。
【００６２】
本発明の一実施形態では、検出器がＥＭＩ補正モードで動作しているときに、各々の走査線は逐次的に及び連続的にエネルギを与えられる。このモードで動作しているときには、検出器は検出器の通常動作速度の２分の１で動作し、従ってパネル読み出し速度は通常のパネル読み出しに関連する速度の２分の１まで低下して、作用面積全体にわたって１個置きのピクセル位置での実時間ＥＭＩ補正データを与える。
【００６３】
本発明の一実施形態では、各々のＥＭＩ補正ピクセル単位セル３３０のピッチは、反復パターンを有するピクセル・ユニットを起動するのに必要な走査線の本数に等しく、図６では、走査線の本数は２本の線に予め画定されている最小のピッチを乗じたものとなる。本発明の一実施形態では、予め画定されているピッチは２００μｍに等しく、従ってＥＭＩ補正ピクセル単位セルのピッチは４００μｍに等しい。
【００６４】
ＥＭＩ補正モードで動作しているときに、図６に関して述べたように、第一の走査線がエネルギを与えられて、ＦＥＴによって奇データ線（データ線２、４、６…、ａ。ａは正の偶整数である）に接続されている奇ピクセル３０４は放電されて、ＥＭＩ歪みを含む画像信号が読み出し電子回路によって奇データ線において読み出される。偶ピクセル３０６は奇走査線に接続されたＦＥＴを有しないので、偶データ線（データ線１、３、５、…、ｂ。ｂは正の奇整数である）における信号はＥＭＩ及びオフセット信号によって生成され、この場合にはＥＭＩ及びオフセット信号は、それぞれのデータ線に接続されている関連するＦＥＴの各々から漏出する電荷に関係したオフセットを有し、このオフセットが、同じ関連する偶データ線に接続されている他のＦＥＴに実質的に由来するＥＭＩ電荷によって発生される信号に加わる。
【００６５】
このように、偶データ線からの信号は、ＥＭＩデータのみからのＥＭＩピックアップ又はオフセット補正済みデータを表わす。偶データ線に沿って伝送されるＥＭＩ信号は、奇データ線に沿って伝送される画像信号と同時に測定される。各々のデータ線は逐次的な順序で個々に、又はピクセルの組（ピクセル単位セル）としてピクセルを読み出し、ここで個々のデータ線又はデータ線の群が、読み出し電子回路に同時に読み出される。一旦、各々のピクセル又はピクセル単位セルが読み出されたら、ピクセルは初期状態に再初期化される。
【００６６】
本発明の一実施形態では、オフセット値はＸ線がパネル又はパネルの部分を照射していないときにデータ線に沿って感知されるＥＭＩ較正データから決定され、Ｘ線が照射されていないときには感知されるピクセルに関連するＦＥＴはオフとなる。標準的なオフセット補正は、Ｘ線が照射していないときにデータ線からから読み出された信号を、Ｘ線画像がパネルを照射しているときに、Ｘ線がパネルを照射していないときよりも早く又は遅くに同じデータ線から読み出された信号から減算することにより決定される。オフセット補正は、関連するデータ線における信号へのＥＭＩのみによる寄与を表わす。関連するデータ線に沿ったオフセット値からのオフセット補正済みデータを用いて、関連するデータ線に沿って読み出される画像データからのＥＭＩを補正することができる。本発明の一実施形態では、隣り合った２本のデータ線からのＥＭＩデータを平均して、ＥＭＩ信号勾配を除去する。
【００６７】
本発明のもう一つの実施形態では、隣り合った２本よりも多いデータ線からのＥＭＩデータを用いて、ＥＭＩ信号勾配を除去すると共にＥＭＩ補正工程に関連する余分な電子雑音を低減する。限定しないが最小自乗フィット方法又は補間のような統計学的な方法を用いて、所望のピクセル又はピクセル単位セルにおける低雑音ＥＭＩ補正データを得ることができる。
【００６８】
本発明の一実施形態では、ＦＥＴの代替的な構成は、奇ピクセル及び偶ピクセルが転置されているように構成され得る。この代替的なピクセル・アーキテクチャを有するパネルは、図６に示すパネルと類似の態様で動作する。
【００６９】
ＥＭＩ検出及び防止の一様性を高めるために、ビニング（binning）と呼ばれるＦＥＴの代替的な構成を形成して、ＥＭＩ補正ピクセルの一様な空間周波数を提供することにより最適なＥＭＩ補正を達成することができる。加えて、ビニング・モードで動作しているときには、データ線に沿った読み出し速度が高まる。
【００７０】
本発明の一実施形態では、ＦＥＴがｎ＋１本の走査線（ｎはＦＥＴの所望の反復パターンについての横列の総数に等しい）に沿って配置されて、検出器の内部のピクセルをビニングしてピクセルｎ＋１個毎にＥＭＩ補正ピクセルを含むようにしている。ピクセルがピクセルｎ＋１個毎に補正されると、ＥＭＩ補正ピクセルの空間周波数は最適となる。
【００７１】
図７は、検出器の部分のビニング型ピクセル・アーキテクチャの概略図であって、本発明の一実施形態による二重走査線構成を示す。さらに具体的には、図７は検出器３０２の部分のブロック図であって、ピクセル３０４、３０６は、各縦列毎及び各横列毎に交互配置しているような市松模様に構成されている。市松模様は、一様な空間周波数を提供することにより最適なＥＭＩ補正を達成するピクセルの最適な構成を提供している。図７に示すピクセルのアーキテクチャは対称なピクセル分布を提供しており、検出器の空間分解能は一つの次元において２分の１に削減される。
【００７２】
本発明のもう一つの実施形態では、このピクセルの構成に加えて、ＥＭＩ補正モード又は通常運転モードのいずれにあるときにも所望のパネル読み出し速度を考慮に入れるように走査線を選択的に起動することにより、ビニングを実行することができる。
【００７３】
図７に示すように、奇走査線は走査線ａ１、ｂ１、ｃ１、…、Ｒｏとして示されており、Ｒｏは特定の奇横列番号に対応している。また偶走査線は走査線ａ２、ｂ２、ｃ２、…、Ｒｅとして示されており、Ｒｅは特定の偶横列番号に対応している。
【００７４】
ＥＭＩ補正モードで動作しているときの本発明の一実施形態では、走査線ａ１はエネルギを与えられて、横列ａ１の３０４ピクセル（それぞれピクセル部分３０４ａ１及び３０４ａ２で形成されている）の各々を起動して、これらのピクセルは関連するデータ線によって読み出し電子回路に読み出される。横列ａ２が起動されたときには、３０６ピクセル（それぞれピクセル部分３０６ａ１及び３０６ａ２で形成されている）の各々が、それぞれピクセル部分３０４ａ１及び３０４ａ２で形成されるＥＭＩオフセットを補正するのに用いられる較正データをデータ線に読み出す。次いで、各々の後続の走査線（走査線ｂ１、走査線ｂ２、…、走査線Ｒｏ、走査線Ｒｅ）が逐次的に起動されて、補正は同様の態様で続行し、パネル読み出し速度は、エネルギを与えられる走査線の本数及び次いでデータ線によって読み出されるピクセルが倍増するため半減する。
【００７５】
ビニング型ＥＭＩ補正モードで動作しているときの本発明のもう一つの実施形態では、図７に示すように、２本の奇走査線又は２本の偶走査線が同時にエネルギを与えられて、隣り合った横列の信号をビニングする。図７に示すように、二組の各々のピクセル３０４（例えば３０４ａ１と３０４ａ２、及び３０４ｂ１と３０４ｂ２）並びに３０６（例えば３０６ａ１と３０６ａ２、及び３０６ｂ１と３０６ｂ２）は、それぞれ二次元の２×２ピクセルのパターンのピクセルの各々に関連するＦＥＴの構成のため、２×２ピクセルの単位セル３３２を形成する。ビニング型ＥＭＩ補正モードでは、ＥＭＩ補正データは依然として、図６に示す実施形態と同様に１列置きの縦列から得られるが、検出器は、各々の横列のピクセルの半部のみが関連するデータ線によって読み出されるので、１倍の元のパネル読み出し速度で読み出されることができる。
【００７６】
図７に示すビニング型ＥＭＩ補正モードでは、最初は、２本の奇走査線（走査線ａ１及びｂ１）が同時にエネルギを与えられて、互いに隣接して対角線に位置するピクセル３０４からの信号にエネルギを与えると共に信号をビニングし、エネルギを与えられた走査線ａ１は、ピクセル部分３０４ａ１及び３０４ａ２で各々形成されるピクセル３０４ａを起動し、エネルギを与えられた走査線ｂ１は、ピクセル部分３０４ｂ１及び３０４ｂ２で形成されるピクセル３０４ｂを起動する。ピクセル３０４ａ及び３０４ｂが起動されると、ピクセルからのデータは関連するデータ線において読み出し電子回路に読み出され、ＥＭＩ補正データは関連するデータ線においてピクセル３０６ａ及び３０６ｂから読み出される。一旦、２本の奇走査線が読み出されたら、次の後続の２本の偶走査線（走査線ａ２及びｂ２）が同時にエネルギを与えられて、互いに隣接して対角線に位置するピクセル３０６からの信号にエネルギを与えると共に信号をビニングし、エネルギを与えられた走査線ａ２は、ピクセル部分３０６ａ１及び３０６ａ２で各々形成されるピクセル３０６ａを起動し、エネルギを与えられた走査線ｂ２は、ピクセル部分３０６ｂ１及び３０６ｂ２で形成されるピクセル３０６ｂを起動する。ピクセル３０６ａ及び３０６ｂが起動されると、ピクセル３０６ａ及び３０６ｂからのデータは関連するデータ線において読み出し電子回路に読み出され、ＥＭＩ補正データは関連するデータ線においてピクセル３０４ａ及び３０４ｂから読み出される。
【００７７】
次いで、各々の後続の奇走査線及び偶走査線の組（走査線ｃ１、走査線ｄ１、走査線ｃ２、走査線ｄ２、…、走査線Ｒｏ、走査線Ｒｏ＋１、走査線Ｒｅ、走査線Ｒｅ＋１）は逐次的に起動されて、補正は同様の態様で続行し、パネル読み出し速度は二組の走査線の一度での同時読み出しのため１倍となる。
【００７８】
図７に示す検出器部分３０２についてのビニング型通常動作モードでは、４個ピクセルの単位セル３３２に関連する隣り合った４本の走査線（走査線ａ１、ａ２、ｂ１及びｂ２）が一度にエネルギを与えられ、これにより元の読み出し速度の２倍すなわち２×でのパネルの読み出しとなり、分解能は２分の１となって、ＥＭＩ補正データは得られない。
【００７９】
但し、図７に示す対称の二重走査線構成について利用可能な全てのパネル動作及び読み出しモードは、付加的な走査線が横列１列置きよりも多く付加されてこのことがパネル全体にわたるピクセルの非対称群形成と組み合わさったようなピクセル設計については利用可能ではない。
【００８０】
図８は、２×３ピクセルの単位セルを備えた検出器の部分のビニング型ピクセル・アーキテクチャの概略図であって、本発明の一実施形態に従ってピクセルの２列毎の横列の後に加えられている付加的な走査線を示す。
【００８１】
図８に示す実施形態では、検出器表示の部分３１２が示されている。横列ｎ列毎にｎ＋１本の走査線が設けられている。検出器表示部分３１２は、２列毎の横列の後に付加的な走査線を加えており、この場合には横列の列数ｎは２に等しく、走査線の本数はｎ＋１に等しくすなわち３である。このように、２列毎の横列を起動するためには、反復するピクセル・パターンの横列２列毎（ｎは２に等しい）に３本の走査線（２＋１）が必要とされる。２×３ピクセルの単位セル（２横列×３縦列）３３４は、ＥＭＩ補正モードで動作しているときには３個毎のピクセルでのＥＭＩ補正データを提供する。２列毎の横列の付加的な走査線の付加によって、パネル読み出し速度は、２列の横列当たり３本の走査線まで低下し、すなわち元のパネル読み出し速度の１．５分の１の低速となる。図８のＥＭＩ補正モードに用いられるピクセル単位セルのピッチは３本の走査線に個々のピクセルの予め画定されている最小ピッチを乗じたものに等しい。本発明の一実施形態では、個々のピクセルのピッチは２００μｍであり、従ってセル３３４のピッチは２００μｍの３本の走査線倍すなわち６００μｍとなる。
【００８２】
図８を参照して述べると、検出器表示部分３１２は、ピクセル単位セル３３４に示すように２列の横列及び３列の縦列にわたって反復パターンを成して構成されたピクセル３１４、３１６及び３１８を含んでいる。１列置きの横列の後に付加的な走査線が加えられており、これにより検出器部分３１２の１列置きの横列を図８に示す二つの横列区画に分割している。限定しない数の横列が、各々の非分割横列の間に位置する分割横列と組み合わせた非分割横列の反復パターンによって画定され得る。第一及び第二の走査線は非分割横列を起動し、第二及び第三の走査線は分割横列を起動する。
【００８３】
図８に示すように、第一の組のピクセル３１４及び３１８は、選択された横列において２個のピクセル３１４及び１個のピクセル３１８の反復パターンを成して構成され、ピクセル３１４は第一のそれぞれの走査線（それぞれ走査線ａ及びｃ）に関連し、ピクセル３１８は、それぞれの第一の走査線（それぞれ走査線ａ及びｃ）に隣接した第二のそれぞれの走査線（それぞれ走査線ｂ１及びｄ１）に関連する。また、第二の組のピクセル３１６及び３１８は２本の走査線に関連する選択された横列において反復パターンを成して構成され、ピクセル３１８は、第一の走査線（それぞれ走査線ａ及びｃ）に隣接した第二の走査線（それぞれ走査線ｂ１及びｄ１）に関連し、ピクセル３１６は、第二の走査線（それぞれ走査線ｂ１及びｄ１）に隣接した第三の走査線（それぞれ走査線ｂ２及びｄ２）に関連する。第三の走査線（それぞれ走査線ｂ２及びｄ２）はピクセル３１６及び３１８を二分割し、従って１列置きの横列を横列区画に分割している。
【００８４】
複数のＦＥＴが、ピクセル３１４、３１６及び３１８の各々に関連している。特定のピクセルの内部で拡大された矩形点として示されており、各々のピクセル３１４、３１６及び３１８にそれぞれ関連する各々のＦＥＴが、各々特定の走査線に関連する。図８に示すように、ピクセル３１４は第一の走査線（それぞれ走査線ａ及びｃ）に関連し、ピクセル３１８は第二の走査線（それぞれ走査線ｂ１及びｄ１）に関連し、ピクセル３１６は第三の走査線（それぞれ走査線ｂ２及びｄ２）に関連する。
【００８５】
ピクセル３１４、３１６及び３１８の反復構成は、パネル全体にわたって反復される２×３ピクセルの単位セル３３４を形成し、横列ａ及びｃは走査線による分割を受けず横列ｂ及びｄは走査線による分割を受けて、このようにして横列区画ｂ１とｂ２、及びｄ１とｄ２をそれぞれ形成する。横列区画ｂ１及びｂ２は横列ｂを形成し、横列区画ｄ１及びｄ２は横列ｄを形成する。横列ａ及びｃは、走査線ａ及びｃがエネルギを与えられたときに起動される。横列ｂ及びｄは、それぞれ両方の走査線ｂ１及びｂ２並びに両方の走査線ｄ１及びｄ２が選択的に起動されたときに、それぞれ選択的に起動される。
【００８６】
横列区画ｂ１及びｄ１は、それぞれ走査線ｂ１及びｄ１が選択的に起動されたときに選択的に起動され、横列区画ｂ２及びｄ２は、それぞれ走査線ｂ２及びｄ２が選択的に起動されたときに選択的に起動される。
【００８７】
本発明の一実施形態では、検出器部分３１２はビニング型通常非ＥＭＩ補正モード（ビニング型通常モード）で動作する。ビニング型通常モードで動作しているときには、２列の横列が、隣り合った３本の走査線によって同時に起動される。図８に示すように、隣り合った横列ａ、ｂ及びｃ、ｄをそれぞれ同時に起動するために、それぞれ横列ａ及びｂに関連する３本の走査線ａ、ｂ１及びｂ２、並びに横列ｃ及びｄに関連する３本の走査線ｃ、ｄ１及びｄ２が同時にエネルギを与えられる。パネルの読み出し速度は、データ総量の３分の１のみが３列の横列の各々から読み出されている状態で３列の横列が読み出されるため、元のパネル読み出し速度の１倍となる。
【００８８】
検出器部分３１２がＥＭＩ補正モードで動作しているときには、各々の走査線が別個に起動される。このように、走査線ａ、ｂ１及びｂ２が別個に起動され、各々が同時に、各々のピクセル単位セル３３４の内部のピクセルに対応する３本のデータ線の各々の組（１〜３、４〜６、…、奇データ〜奇データ＋２、偶データ〜偶データ＋２）において読み出される。走査線ａ及びｃを選択的に起動すると、各々の横列におけるピクセルのピクセル・セル３３４を形成する反復するピクセルの各々の組が３組のデータ線に読み出され、それぞれ走査線ａがエネルギを与えられているときには、横列ａのピクセル３１４ａがデータ線１及び２に読み出され、ピクセル３１８がデータ線３に読み出されて、ピクセル３１４ａの較正データを与え、走査線ｃがエネルギを与えられているときには、横列ｃのピクセル３１４ｃがデータ線１及び２に読み出され、ピクセル３１８ｃがデータ線３に読み出されて、ピクセル３１４ｃの較正データを与える。同様に、走査線ｂ１及びｄ１を選択的に起動すると、それぞれ、横列区画ｂ１に関連するピクセル部分３１８ｂ１及び３１８ｂ２で形成されるピクセル３１８が３本毎のデータ線（データ線１、データ線４）に読み出され、横列区画ｂ１に関連するピクセル部分３１６ｂ１及び３１６ｂ２で形成されるピクセル３１６が、２本毎のデータ線（データ線２とデータ線３、及びデータ線５とデータ線６）に読み出されて、ピクセル３１８の較正データを与え、また横列区画ｄ１に関連するピクセル部分３１８ｄ１及び３１８ｄ２で形成されるピクセル３１８が３本毎のデータ線（データ線１、データ線４）に読み出され、ピクセル３１６（ピクセル部分３１６ｄ１及び３１６ｄ２で形成されるもの）が２本毎のデータ線（データ線２とデータ線３、及びデータ線５とデータ線６）に読み出されて、横列区画ｄ１に関連するピクセル３１８の較正データを与える。走査線ｂ２及びｄ２を選択的に起動すると、横列区画ｂ２に関連するピクセル３１６（ピクセル部分３１６ｂ１及び３１６ｂ２で形成されるもの）が２本毎のデータ線（データ線２〜３及びデータ線５〜６）に読み出され、横列区画ｂ２に関連するピクセル３１８が３本毎のデータ線（データ線１及びデータ線４）に読み出されて、横列区画ｂ２に関連するピクセル３１６の較正データを与え、また横列区画ｄ２に関連するピクセル３１６（ピクセル部分３１６ｄ１及び３１６ｄ２で形成されるもの）が２本毎のデータ線（データ線２〜３及びデータ線５〜６）に読み出され、横列区画ｄ２に関連するピクセル３１８が３本毎のデータ線（データ線１及びデータ線４）に読み出されて、横列区画ｄ２に関連するピクセル３１６の較正データを与える。
【００８９】
但し、図６〜図７に示す二重走査線構成について利用可能な全てのパネル動作及び読み出しモードが２×３ピクセルの単位セル設計について利用可能である訳ではない。
【００９０】
図８に示す本発明の一実施形態では、２×３ピクセルの単位セル設計を示している。２×３ピクセルのセル構成を有するパネルは、ＥＭＩ補正データが存在しないときに生ずる検出器の読み出し速度及び分解能に相当する元の速度及び分解能では読み出すことができない。加えて、図８に示すパネルは、ピクセル及び走査線がパネル全体にわたって非対称構成であるため、ＥＭＩ補正データを伴うビニング型モードでは動作することができない。しかしながら、図８に示すピクセル・アーキテクチャを有するＥＭＩ補正を伴わない２横列ビニング型モードであれば、図８に示すパネル構成を用いて実行されることができ、このようにして検出器が通常の１倍動作速度で読み出すことを可能にする。
【００９１】
図９に示す実施形態では、検出器表示の部分３２０が示されている。図９は、３×４ピクセルの単位セルを備えた検出器の部分のピクセル・アーキテクチャの概略図であって、本発明の一実施形態に従って２列毎のピクセルの横列の後に加えられる付加的な走査線を示す。横列ｎ列毎にｎ＋１本の走査線が設けられている。検出器表示部分３２０は、第三の横列の後に付加的な走査線を加えており、ここで横列の列数ｎは３に等しく、走査線の本数はｎ＋１に等しくすなわち４である。このように、３列毎の横列を起動するためには、反復するピクセル・パターンの横列３列毎（ｎは３に等しい）に４本の走査線（３＋１）が必要とされる。３×４ピクセルの単位セル（３横列×４縦列）３３６は、ＥＭＩ補正モードで動作しているときには３個毎及び４個毎のピクセル又は４個毎のピクセルでのＥＭＩ補正データを提供する。２列毎の横列の付加的な走査線の付加によって、パネル読み出し速度は４走査線／３横列まで低下し、すなわち元のパネル読み出し速度の１．３３分の１の低速となる。図９のＥＭＩ補正モードに用いられるピクセル単位セルのピッチは４本の走査線に個々のピクセルの予め画定されている最小ピッチを乗じたものに等しい。本発明の一実施形態では、個々のピクセルのピッチは２００μｍであり、従ってセル３３６のピッチは２００μｍの４本の走査線倍すなわち８００μｍとなる。
【００９２】
図９を参照して述べると、検出器表示部分３２０は、ピクセル単位セル３３６に示すように３列の横列及び４列の縦列にわたって反復パターンを成してビニングされているピクセル３２２、３２４、３２６及び３２８を含んでいる。２列毎の横列の後に付加的な走査線が加えられており、これにより検出器部分３２０の２列毎の横列を図９に示す二つの横列区画に分割している。限定しない数の横列が、２列毎の非分割横列の間に位置する分割横列と組み合わせた非分割横列の反復パターンによって画定され得る。第一及び第二の走査線は第一の非分割横列を起動し、第二及び第三の走査線は第二の非分割横列を起動し、第三及び第四の走査線は分割横列を起動する。
【００９３】
図９に示すように、第一の組のピクセル３２２及び３２６は、選択された横列において３個のピクセル３２２及び１個のピクセル３２６の反復パターンを成して構成され、ピクセル３２２は第一のそれぞれの走査線（それぞれ走査線ａ及びｄ）に関連し、ピクセル３２６は、それぞれの第一の走査線（それぞれ走査線ａ及びｄ）に隣接した第二のそれぞれの走査線（それぞれ走査線ｂ及びｅ）に関連する。また、第二の組の走査ピクセル３２６及び３２８は、選択された横列において２個のピクセル３２６及び２個のピクセル３２８の反復パターンを成して構成され、ピクセル３２６は第二のそれぞれの走査線（それぞれ走査線ｂ及びｅ）に関連し、ピクセル３２８はそれぞれの第二の走査線（それぞれ走査線ｂ及びｅ）に隣接した第二のそれぞれの走査線（それぞれ走査線ｃ１及びｆ１）に関連する。また、第三の組のピクセル３２４及び３２８は、２本の走査線に関連する選択された横列において１個のピクセル３２８ｃ及び３個のピクセル３２８の反復パターンを成して構成され、ピクセル３２８は、第二の走査線（それぞれ走査線ｂ及びｅ）に隣接した第三の走査線（それぞれ走査線ｃ１及びｆ１）に関連し、ピクセル３２４は第三の走査線（それぞれ走査線ｃ１及びｆ１）に隣接した第四の走査線（それぞれ走査線ｃ２及びｆ２）に関連する。第四の走査線（それぞれ走査線ｃ２及びｆ２）はピクセル３２４及び３２８を二分割し、従って１列置きの横列を横列区画に分割する。
【００９４】
複数のＦＥＴが、ピクセル３２２、３２４、３２６及び３２８の各々に関連している。特定のピクセルの内部で拡大された矩形点として示されており、各々のピクセル３２２、３２４、３２６及び３２８にそれぞれ関連する各々のＦＥＴが、各々特定の走査線に関連する。図９に示すように、ピクセル３２２は第一の走査線（それぞれ走査線ａ及びｄ）に関連し、ピクセル３２６は第二の走査線（それぞれ走査線ｂ及びｅ）に関連し、３２８は第三の走査線（それぞれ走査線ｃ１及びｆ１）に関連し、ピクセル３２４は第四の走査線（それぞれ走査線ｃ２及びｆ２）に関連する。
【００９５】
ビニング型ピクセル３２２、３２４、３２６及び３２８の反復構成は、パネル全体にわたって反復される３×４ピクセルの単位セル３３６を形成し、横列ａ、ｂ及びｄ、ｅは走査線による分割を受けず、横列ｃ及びｆは走査線による分割を受けて、このようにして横列区画ｃ１とｃ２及びｆ１とｆ２をそれぞれ形成する。横列区画ｃ１及びｃ２が横列ｃを形成し、横列区画ｆ１及びｆ２が横列ｆを形成する。横列ａ、ｂ及びｄ、ｅは、走査線ａ、ｂ及びｄ、ｅがエネルギを与えられたときに起動される。横列ｃ及びｆは、それぞれ両方の走査線ｃ１及びｃ２並びに両方の走査線ｆ１及びｆ２が選択的に起動されたときに、それぞれ選択的に起動される。
【００９６】
横列区画ｃ１及びｆ１は、それぞれ走査線ｃ１及びｆ１が選択的に起動されたときに選択的に起動され、横列区画ｃ２及びｃ２は、それぞれ走査線ｃ２及びｆ２が選択的に起動されたときに選択的に起動される。
【００９７】
本発明の一実施形態では、検出器部分３２０はビニング型通常非ＥＭＩ補正モード（ビニング型通常モード）で動作する。ビニング型通常モードで動作しているときには、３列の横列が隣り合った４本の走査線によって同時に起動される。図９に示すように、隣り合った横列ａ、ｂ及びｃ、並びにｄ、ｅ及びｆをそれぞれ同時に起動するためには、横列ａ、ｂ及びｃに関連する４本の走査線ａ、ｂ、ｃ１及びｃ２、並びに、横列ｄ、ｅ及びｆに関連する４本の走査線ｄ、ｅ、ｆ１及びｆ２がそれぞれ同時にエネルギを与えられる。パネルの読み出し速度は、データ総量の一部のみが４列の横列の各々から読み出されている状態で４列の横列が読み出されているため、元のパネル読み出し速度の１倍となる。
【００９８】
検出器部分３２０がＥＭＩ補正モードで動作しているときには、各々の走査線が別個に起動される。従って、走査線ａ、ｂ、ｃ１及びｃ２が別個に起動され、各々が同時に、各々のピクセル単位セル３３６の内部のピクセルに対応する４本のデータ線の各々の組（１〜４、５〜７、…奇データ〜奇データ＋３、偶データ〜偶データ＋３）において読み出される。走査線ａ、ｂ及びｄ、ｅを選択的に起動すると、各々の横列におけるピクセル・セル３３６を形成する反復するピクセルの各々の組が４組のデータ線に読み出され、それぞれ横列ａのピクセル３２２ａがデータ線１〜３に読み出され、ピクセル３２６ａがデータ線４に読み出されて、ピクセル３２２ａの較正データを与え、また横列ｄのピクセル３２２ｄがデータ線１〜３に読み出され、ピクセル３２６ｄがデータ線４に読み出されて、ピクセル３２２ｄの較正データを与える。また、それぞれ横列ｂのピクセル３２６ｂがデータ線１〜２に読み出され、ピクセル３２８ｂがデータ線３〜４に読み出されて、ピクセル３２６ｂの較正データを与え、横列ｅのピクセル３２６ｅがデータ線１〜２に読み出され、ピクセル３２８ｅがデータ線３〜４に読み出されて、ピクセル３２６ｅの較正データを与える。同様に、走査線ｃ１及びｆ１を選択的に起動すると、それぞれ、横列区画ｃ１に関連するピクセル３２８（ピクセル部分３２８ｃ１及び３２８ｃ２で形成されるもの）は４本毎のデータ線（データ線１、データ線５）に読み出され、ピクセル３２４（ピクセル部分３２４ｃ１及び３２４ｃ２で形成されるもの）は３本毎のデータ線（データ線２〜４及びデータ線５〜７）に読み出されて、横列区画ｃ１に関連するピクセル３２８の較正データを与え、横列区画ｅ１に関連するピクセル部分３２８ｆ１及び３２８ｆ２で形成されるピクセル３２８は、４本毎のデータ線（データ線１、データ線５）に読み出され、横列区画ｆ１に関連するピクセル３２４は３本毎のデータ線（データ線２〜４及びデータ線５〜７）に読み出されて、横列区画ｆ１に関連するピクセル３２８の較正データを与える。走査線ｃ２及びｆ２を選択的に起動すると、横列区画ｃ２に関連するピクセル３２４（ピクセル部分３２４ｅ１及び３２４ｅ２で形成されるもの）は３本毎のデータ線（データ線２〜４及びデータ線６〜８）に読み出され、横列区画ｃ２に関連するピクセル３２８は４本毎のデータ線（データ線１、データ線５）に読み出されて、横列区画ｃ２に関連するピクセル３２４の較正データを与え、横列区画ｆ２のピクセル３２４ｆ２は３本毎のデータ線（データ線２〜４及びデータ線６〜８）に読み出され、横列区画ｆ２のピクセル３２８は４本毎のデータ線（データ線１、データ線５）に読み出されて、横列区画ｆ２に関連するピクセル３２４の較正データを与える。
【００９９】
但し、図６〜図７に示す二重走査線構成について利用可能な全てのパネル動作及び読み出しモードが３×４ピクセルの単位セル設計について利用可能である訳ではない。
【０１００】
図９に示す本発明の一実施形態では、３×４ピクセルの単位セル設計が示されている。３×４ピクセルのセル構成を有するパネルは、ＥＭＩ補正データが存在しないときに生ずる検出器の読み出し速度及び分解能に相当する元の速度及び分解能では読み出すことができない。加えて、図９に示すパネルは、ピクセル及び走査線がパネル全体にわたって非対称構成であるため、ＥＭＩ補正データを伴うビニング型モードでは動作することができない。しかしながら、図９に示すピクセル・アーキテクチャを有するＥＭＩ補正を伴わない３横列ビニング型モードであれば、図９に示すパネル構成を用いて実行されることができ、このようにして検出器が通常の１倍動作速度で読み出すことを可能にする。
【０１０１】
図９では、付加的な走査線は、３列毎の横列の後に加えられるに留まっており、ｎは３に等しく、走査線の本数はｎ＋１に等しくすなわち４である。これにより３×４ピクセルの単位セルが生じ、４個毎のピクセルにおいてＥＭＩ補正データを提供する。パネルを読み出す合計時間を増大させるスカラー・ファクタは４／３すなわち１．３３倍である。
【０１０２】
図１０〜図１３は、付加的な走査線の代わりに付加的なデータ線を加えた本発明の実施形態を開示しており、各々の単位セル４５０に関連するＦＥＴが１列置きのデータ線に取り付けられており、２本のデータ線の１本のみが各々のピクセルに対し動作自在に結合されている。
【０１０３】
図１０の本発明の一実施形態に示すように、付加的なデータ線が各々のピクセル・フォトダイオードを二つの部分に分離し、ＦＥＴは、図６〜図７に示すアーキテクチャに類似した交互型構成を成してデータ線に取り付けられ、データ線及び走査線は転置され、ピクセル単位セルは、各々のピクセルの内部のＦＥＴの位置及びピクセルの反復パターンによって画定されている。
【０１０４】
図１０は本発明の一実施形態を示し、検出器部分４００の選択されたピクセル４０２を示す。図１０はフラット・パネル検出器３４０の部分の平面図であり、本発明の一実施形態に従って二重データ線４０４ａ、４０４ｂを有する検出器部分４００を示している。
【０１０５】
ピクセル４０２ａに関連するＦＥＴ４０８ａは走査線４０４ａに結合されてこの走査線に読み出され、ピクセル４０２ｂに関連するＦＥＴ４０８ｂはピクセル４０２ｂの内部に移動させられて（図１０ではピクセル４０２ｂの中央に示す）、データ線４０４ｂと結合してこのデータ線に読み出される。
【０１０６】
検出器部分４００は、図４に示すような追加の走査線４０ｂの代わりに追加のデータ線４０４ｂを加えている。図４に示す追加の走査線４０ｂの場合と同様に、追加のデータ線４０４ｂが、データ線４０４ａ、４０４ｂと共通電極４０６との間の短絡を最小限に抑えるために、各々のピクセル４０２ａ、４０２ｂの中央を通っている。フォトダイオード物質は、キャパシタンス、容量結合及び雑音を最小限に抑えるために、新たなデータ線４０４ｂの下で除去されている。伝導性ブリッジ４８２が、各ダイオード４１２を電気的に結合している。走査線４２０を用いて、ＦＥＴ４０８ａ及び４０８ｂを起動する。
【０１０７】
このように、各々のデータ線４０４はＦＥＴ４０８を介して各々の関連する縦列４１０のピクセルの選択された部分に接続される。読み出し電子回路に適正に読み出すために検出器の内部の各々のピクセルはデータ線４０４に接続されていなければならないので、残りのピクセルは隣接するデータ線に接続されていなければならない。
【０１０８】
ピクセル単位セル４５０の部分を通っている新たなデータ線４０４ｂは、それぞれの走査線同士又はデータ線同士の間の短絡の電位を低下させる。新たな走査線又はデータ線のキャパシタンス、及び各々のフォトダイオードへの容量結合を最小限に抑えるために、新たなデータ線４０４ｂの上方のフォトダイオード物質は排除されている。各々の分割フォトダイオード４１２ａ、４１２ｂは、関連する伝導性ブリッジ４８２ａ、４８２ｂ、又は分割フォトダイオードの各々のカソード４７４ａ、４７４ｂを共にリンクする接点をそれぞれ含んでいる。伝導性ブリッジ４８２ａ、４８２ｂは、金属のような伝導性物質を含んでおり、付加的なデータ線４０４ｂに跨がる各々のフォトダイオード４１２ａ、４１２ｂの二つの部分を接続している。付加的なバイア４６５ａ、４６５ｂが、各々の分割フォトダイオード４１２ａ、４１２ｂのそれぞれ両方の部分に共通電極４０６をそれぞれ接続している。
【０１０９】
図１１は、本発明の一実施形態によるピクセルの各々の縦列に関連する２本のデータ線を有する検出器装置におけるピクセル・アーキテクチャのブロック概略図である。さらに具体的には、図１１は、ピクセル４０２ａ及び４０２ｂを有する検出器３４０を形成する電気回路の部分４００の概略図であって、これらのピクセル４０２ａ及び４０２ｂは、本発明の一実施形態による検出器３４０の全体にわたってダイオード４１２ａ、４１２ｂにそれぞれ関連するＦＥＴ４０８ａ及び４０８ｂの交互型パターンを成して構成されているピクセル単位セル４５０を画定している。ＦＥＴ４０８は、関連する走査線４２０によって起動されて、各々のデータ線に読み出される。付加的なデータ線のピクセル・アーキテクチャのこの概略図は、図５に示すアーキテクチャと同様のものである。
【０１１０】
図１２は、１×２ピクセルの単位セルを備えた検出器の部分３４０のピクセル・アーキテクチャの概略図であって、本発明の一実施形態に従ってピクセルの各縦列毎に関連する二重データ線構成を示す。図１２〜図１３に示す本発明の一実施形態では、１列置きのＦＥＴ４０８が新たなデータ線４０４ａに接続されており、これにより、ピクセル３４４及び３４６で形成された１×２ピクセルの単位セル・パターン３４２を生じており、ピクセル３４４は二つのピクセル部分で形成され、ピクセル３４６は二つのピクセル部分で形成されて、これらの部分が検出器パネル全体にわたって反復されている。付加的な走査線が加えられたときの関連するピクセルの横列の設計と同様に、ピクセルの各々の縦列の内部のダイオード４１２はデータ線によって分割され、２本のデータ線が各々の縦列の各々のピクセルに関連し、縦列ａ〜ｄの各々が次に掲げる縦列区画で形成されている。すなわち、縦列区画ａ１及びａ２が縦列ａを形成し、縦列区画ｂ１及びｂ２が縦列ｂを形成し、縦列区画ｃ１及びｃ２が縦列ｃを形成し、縦列区画ｄ１及びｄ２が縦列ｄを形成している。走査線１〜４は、検出器３４０の横列の各々を逐次的に起動する。
【０１１１】
図１３は、１×４ピクセルの単位セルを備えた検出器の部分３４８のビニング型ピクセル・アーキテクチャの概略図であって、本発明の一実施形態に従ってピクセルの各縦列毎に関連する二重データ線構成を示す。本発明の一実施形態による検出器部分３４８のブロック概略図を図１３に示す。図１３に示す本発明の一実施形態では、ピクセル３４４及び３４６に関連するＦＥＴは、検出器部分３４８の全体にわたってピクセル単位セル３５０において交互型パターンを成して構成され、各々のＦＥＴは、各々の縦列において第一のデータ線又は第二のデータ線のいずれかに接続される。１×４ピクセルの単位セル３５０は、２個ピクセルでのビニングによって、図６〜図７に開示されている検出器と同様の態様でパネルの読み出し速度を高めることを可能にする。
【０１１２】
ＥＭＩ補正に加えて、所載の全ての設計はまた、画像アーティファクトの補正のための付加的な応用を有する。補正データはまた、所与の縦列及び所与の横列において隣り合っているピクセルについて利用可能となる。この情報はＥＭＩ補正に一般的に有用である訳ではないが（早い時刻及び遅い時刻に生ずるため）、経時的にさらに緩やかに変化する他現象については補正を実行するのに用いることができる。これらの現象の実例としては、同じデータ線にある他の全ての「切」状態のＦＥＴによって生成される漏れ信号、Ｘ線に曝射されているときにフラット・パネルＸ線検出器を読み出すことに関連する容量結合アーティファクト、振動又は屈曲時に誘起される電流によるアーティファクト、及びディジタル検出器に機械的応力が加えられたときに近傍の導体又は絶縁体に生成される摩擦電流等がある。
【０１１３】
以上に述べた各ステップは説明例示のためのものであって、検出器の動作は応用に応じて、同期して実行されてもよいし、逐次的に実行されてもよいし、同時に実行されてもよいし、異なる順序で実行されてもよいし。
【０１１４】
本発明は、様々な応用に適用され得る多数のＸ線検出器を提供している。これらのＸ線検出器は、様々な程度、レベル及び量の分解能、ピクセル単位セル、ピクセル接続ピッチ、走査ドライバ・チャネル、読み出しサーキットリ・チャネル、雑音性能、データ線キャパシタンス及び抵抗、消費電力、並びに発熱を含む様々なピクセル・アーキテクチャを有する。本発明の各実施形態の検出器は、本発明の多数の実施形態に従って通常動作モード又はＥＭＩ補正モードで動作することが可能な二機能Ｘ線検出器を提供する。
【０１１５】
本書では発明の幾つかの特徴のみを図示して説明したが、当業者には多くの改変及び変形が想到されよう。従って、特許請求の範囲は、本発明の要旨に含まれるような全ての改変及び変形を網羅するものと理解されたい。
【符号の説明】
【０１１６】
２０  Ｘ線イメージング・システム
２４  Ｘ線源
２６  Ｘ線ビーム
２８  関心領域
３０  患者
３２  Ｘ線検出器
３３  Ｘ線検出器
３６  モニタ
３８  走査サーキットリ
４０  走査線
４０ａ、４０ｂ  新たな走査線
４２  読み出し電子回路又はサーキットリ
４４  データ線
４６  バイアス・サーキットリ
４８  取得制御及び画像処理回路
５０  制御器
６０  ピクセル単位セル
６０ａ、６０ｂ  分割ピクセル部分
６２  ＦＥＴ
６４  ピクセル・フォトダイオード
６４ａ、６４ｂ  分割フォトダイオード
６５ａ、６５ｂ  バイア
７０  ゲート端子
７２  ドレイン端子
７５  ソース端子
７６  共通電極
７４ａ、７４ｂ  アノード
８０  電圧供給源
８２ａ、８２ｂ  関連する伝導性ブリッジ
８４ａ、８４ｂ  カソード
１３２  ピクセル構造
１３４  走査線
１３６  データ線
１４６  ＦＥＴ
１４８  フォトダイオード
１５０  ゲート端子
１５２  ドレイン端子
１５４  ソース端子
１５６  カソード
１５８  アノード
１６０  電圧供給源
１６２  共通電極
１６４  共通接地
３００  検出器表示
３０２  検出器部分
３０４  ピクセル
３０４ａ１、３０４ａ２、３０４ａ３  ピクセル部分
３０４ｂ  ピクセル
３０６  ピクセル
３０６ａ１、３０６ａ２、３０６ａ３  ピクセル部分
３１２、３２０  検出器表示部分
３２２ａ、３２２ｅ  ピクセル
３２６ａ、３２６ｅ  ピクセル
３３０、３３２、３３４  ピクセル単位セル
３３６ｂ１、３１６ｂ２  ピクセル部分
３４０  検出器部分（図１２）
３４８  検出器
３５０  ピクセル単位セル
４００  検出器部分
４０２  ピクセル
４０４  データ線
４０４ａ  第一のデータ線
４０４ｂ  新たなデータ線
４０６  共通電極
４０８  ＦＥＴ
４１０  関連する縦列
４１２  ダイオード
４２０  走査線
４８２  伝導性ブリッジ
３０４ａ、３０４ｂ  ピクセル
３０４ａ１、３０４ａ２  ピクセル部分
３０４ｂ１、３０４ｂ２  ピクセル部分
３０６ａ、３０６ｂ  ピクセル
３０６ｂ１、３０６ｂ２  ピクセル部分
３１４、３１６、３１８  ピクセル
３１４ａ、３１８ａ  ピクセル
３１４ｃ、３１８ｃ  ピクセル
３１６ｄ１、３１６ｄ１  ピクセル部分
３１８ｂ１、３１８ｂ２  ピクセル部分
３１８ｄ１、３１８ｄ１  ピクセル部分
３２２、３２４、３２６、３２８  ビニング型ピクセル
３２４ｃ１、３２４ｆ１  ピクセル部分
３２４ｃ２、３２４ｆ２  ピクセル部分
３２８ｃ１、３２８ｆ２  ピクセル部分
３２８ｆ１、３２８ｆ２  ピクセル部分
３３２、３３４  ピクセル単位セル
３４２  単位ピクセルのセル・パターン
３４４、３４６  ピクセル
４０４  ピクセル（検出器３４０）
４０４ａ  新たなデータ線
４０８  ＦＥＴ
４１２ａ、４１２ｂ  分割ダイオード
【図１】
0005044577.tif 000002
【図２】
0005044577.tif 000003
【図３】
0005044577.tif 000004
【図４】
0005044577.tif 000005
【図５】
0005044577.tif 000006
【図６】
0005044577.tif 000007
【図７】
0005044577.tif 000008
【図８】
0005044577.tif 000009
【図９】
0005044577.tif 000010
【図１０】
0005044577.tif 000011
【図１１】
0005044577.tif 000012
【図１２】
0005044577.tif 000013
【図１３】
0005044577.tif 000014