(57)【特許請求の範囲】
【請求項１】
入力信号と帰還されたΔΣ変調信号との差分値を積分した１次積分値、または、該１次積分値を更に積分した高次積分値を量子化することによってΔΣ変調信号を生成するΔΣ変調装置において、
上記１次積分値が０を含む所定の範囲内にあるとき、上記ΔΣ変調信号の伝送を遮断する遮断手段を備えている、
ことを特徴とするΔΣ変調装置。
【請求項２】
与えられた消音指令と上記１次積分値とに基づいて、上記遮断手段によって上記ΔΣ変調信号の伝送を遮断し続ける遮断期間を決定する遮断期間決定手段を更に備えており、
上記遮断期間の始点は、上記消音指令が与えられた後、上記１次積分値が最初に上記範囲内に収まった時点である、
ことを特徴とする請求項１に記載のΔΣ変調装置。
【請求項３】
上記遮断期間の終点は、上記消音指令が解除された時点である、
ことを特徴とする請求項２に記載のΔΣ変調装置。
【請求項４】
上記遮断期間決定手段は、上記１次積分値の絶対値を算出する算出回路と、上記絶対値を予め設定された閾値と比較する比較回路と、上記ΔΣ変調信号を遮断するか否かを決定する決定回路と、を含んでおり、
上記決定回路は、当該決定回路の前回の決定結果と、上記比較回路の比較結果との論理和を取るＯＲゲート、および、上記ＯＲゲートの出力と上記消音指令との論理積を取るＡＮＤゲートを含んでいる、
ことを特徴とする請求項３に記載のΔΣ変調装置。
【請求項５】
上記遮断期間決定手段は、上記１次積分値が上記範囲内にあるか否かを判定する比較回路と、上記ΔΣ変調信号を遮断するか否かを決定する決定回路と、を含んでおり、
上記決定回路は、当該決定回路の前回の決定結果と、上記比較回路の判定結果との論理和を取るＯＲゲート、および、上記ＯＲゲートの出力と上記消音指令との論理積を取るＡＮＤゲートを含んでいる、
ことを特徴とする請求項３に記載のΔΣ変調装置。
【請求項６】
上記遮断手段は、上記ΔΣ変調信号の伝送路上に設けられた、上記ΔΣ変調信号または零信号の何れか一方を選択して出力する選択回路であり、上記零信号を選択することによって上記ΔΣ変調信号の伝送を遮断する、
ことを特徴とする請求項１から５までの何れか１項に記載のΔΣ変調装置。
【請求項７】
入力信号と帰還されたΔΣ変調信号との差分値を積分した１次積分値、または、該１次積分値を更に積分した高次積分値を量子化することによってΔΣ変調信号を生成するΔΣ変調装置において、生成された上記ΔΣ変調信号の伝送を遮断する遮断方法であって、
上記１次積分値が０を含む所定の範囲内にあるとき、上記ΔΣ変調信号の伝送を遮断する遮断工程を含んでいる、
ことを特徴とする遮断方法。
【請求項８】
デジタルシグナルプロセッサを請求項１から３までの何れか１項に記載のΔΣ変調装置として動作させるためのプログラムであって、
上記デジタルプロセッサを、上記ΔΣ変調装置が備えている各手段として機能させるプログラム。
【請求項９】
請求項８に記載のプログラムを記録している、デジタルシグナルプロセッサ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ΔΣ変調装置においてΔΣ変調信号を消音する際に発生するポップ音を低減する技術に関する。
【背景技術】
【０００２】
オーディオ機器においては、消音時に発生する「ポツッ」または「ボツッ」という異常音が、機器の評価を左右する問題となり得る。このような異常音は、「ポップ音」あるいは「ポップノイズ」などと呼ばれ、その発生要因としては、音声信号の伝送が遮断されることに伴って回路各部で生じる過渡現象などが挙げられる。
【０００３】
近年普及が著しいΔΣ変調型デジタルアンプも、ΔΣ変調信号の伝送を遮断する際にポップ音を発生させることがある。以下、ΔΣ変調型デジタルアンプが発生させるポップ音について、増幅回路として片ブリッジ型のスイッチング回路と両ブリッジ型のスイッチング回路とを用いた場合のそれぞれに関して、簡単に説明する。
【０００４】
図８は、増幅回路として片ブリッジ型のスイッチング回路を用いたΔΣ変調型デジタルアンプの典型的な構成を示したブロック図である。図８に示したΔΣ変調型デジタルアンプ１０は、増幅回路１２の他に、ΔΣ変調回路１１と、ＬＰＦ（ローパスフィルタ）１３と、コンデンサ１４とを備えている。
【０００５】
ΔΣ変調回路１１は、アナログ信号である入力信号＃１をΔΣ変調することによって、増幅回路１２を駆動するためのスイッチング信号＃２として、ΔΣ変調信号を生成する。スイッチング信号＃２は、「０」または「１」の値をとる２値のデジタル信号であり、パルス密度によって入力信号＃１のレベルを表すＰＤＭ信号（パルス密度変調信号）である。より具体的には、スイッチング信号＃２のパルス密度Ｄと基準パルス密度Ｄ０との差Ｄ−Ｄ０が、入力信号＃１のレベルに比例する。片ブリッジ型の場合、一般的に、基準パルス密度Ｄ０は０.５（値「１」をとる頻度と、値「０」をとる頻度とが一致）が用いられている。
【０００６】
増幅回路１２は、直列に接続された２つのスイッチング素子１２ａおよび１２ｂにより構成された片ブリッジ型のスイッチング回路であり、スイッチング素子１２ａにはスイッチング信号＃２が、また、スイッチング素子１２ｂにはスイッチング信号＃２を反転した反転スイッチング信号２ｂが入力されるよう構成されている。
【０００７】
スイッチング信号＃２が値「１」をとるとき、スイッチング素子１２ａは導通状態に制御され、スイッチング素子１２ｂは遮断状態に制御される。これにより、増幅回路１２の出力電位Ｖｐは、電源電圧Ｖｃに一致する。一方、スイッチング信号＃２が値「０」をとるとき、スイッチング素子１２ａは遮断状態に制御され、スイッチング素子１２ｂは導通状態に制御される。これにより、増幅回路１２の出力電位Ｖｐは、グランド電位に一致する。
【０００８】
ＬＰＦ１３は、このようにして増幅されたスイッチング信号＃３を平滑化することよって、基準パルス密度Ｄ０に対応する直流成分Ｖ０と、入力信号＃１を略忠実に増幅した交流成分とを含む出力信号＃４を得る。例えば、基準パルス密度Ｄ０が０.５である場合、直流成分Ｖ０は、スイッチングパルス＃３の波高値の半分の値になる。この出力信号＃４に含まれる直流成分Ｖ０をコンデンサ１４によって除去することによって、入力信号＃１を略忠実に増幅したアナログ信号が得られる。
【０００９】
ところで、増幅回路１２を備えたΔΣ変調型デジタルアンプ１０においては、入力信号＃１のレベルが０になった後も、基準パルス密度Ｄ０を有するスイッチング信号＃２が増幅回路１２に供給され続けている。このため、入力信号＃１のレベルが０になった後も、出力信号＃４には、基準パルス密度Ｄ０に対応する直流成分Ｖ０が含まれており（図９上段参照）、コンデンサ１４には、この直流成分Ｖ０に比例する電荷が蓄えられている。
【００１０】
それ故、スイッチング信号＃２の伝送を遮断すると、ＬＰＦ１３の出力電位ＶｐＬＰＦが急激にグランド電位に低下するとともに、コンデンサ１４に蓄えられている電荷に比例した逆電圧が負荷５０にかかる（図９下段参照）。この逆電圧によって、大きなポップ音が発生する。
【００１１】
なお、増幅回路に片ブリッジ型スイッチング回路を用いたΔΣ変調型デジタルアンプが発生させるポップ音を低減するための技術としては、例えば、特許文献１のものが知られている。
【００１２】
特許文献１には、入力信号をΔΣ変調することにより得られたＰＤＭ信号と、遷移信号をΔΣ変調することにより得られたＰＤＭ信号とを、消音時に切り替えて出力する技術が開示されている。遷移信号としては、レベルが滑らかに低下するアナログ信号が用いられる。これにより、出力されるＰＤＭ信号のパルス密度が滑らかに低下し、また、その直流成分もグランド電位に向かって滑らかに低下するので、消音時に発生するポップ音が低減される。
【００１３】
図１０は、増幅回路として両ブリッジ型のスイッチング回路を用いたΔΣ変調型デジタルアンプの典型的な構成を示したブロック図である。図１０に示したΔΣ変調型デジタルアンプ２０は、増幅回路２２の他に、ΔΣ変調回路２１と、ＬＰＦ２３とを備えている。
【００１４】
ΔΣ変調回路２１は、アナログ音声信号である入力信号＃１をΔΣ変調することによって、増幅回路１２を駆動するための正のスイッチング信号＃２ａ、および、負のスイッチング信号＃２ｂとして、ΔΣ変調信号を生成する。正負のスイッチング信号＃２ａおよび＃２ｂは、それぞれ「０」または「１」の値をとるデジタル信号であり、そのパルス密度差によって入力信号＃１のレベルを表すＰＤＭ信号である。もう少し具体的に言うと、正のスイッチング信号＃２ａのパルス密度から負のスイッチング信号＃２ｂのパルス密度を引いたパルス密度差が、入力信号＃１のレベルに比例する。
【００１５】
増幅回路２２は、正のスイッチング信号＃２ａにより駆動される片ブリッジ型スイッチング回路２２ａと、負のスイッチング信号＃２ｂにより駆動される片ブリッジ型スイッチング回路２２ｂとを備えた両ブリッジ型のスイッチング回路である。これら２つの片ブリッジ型スイッチング回路間に接続された負荷（ＬＰＦ２３および負荷５０）には、片ブリッジ型スイッチング回路２２ａの出力電位Ｖｐと、片ブリッジ型スイッチング回路２２ｂの出力電位Ｖｎとの差Ｖｐ−Ｖｎが印加される。
【００１６】
正のスイッチング信号＃２ａが値「１」を、負のスイッチング信号＃２ｂが値「０」をとるとき、負荷に印加される電圧Ｖｐ−Ｖｎは電源電圧Ｖｃに一致する。また、正負のスイッチング信号＃２ａおよび＃２の両方が値「０」を取るとき、負荷に印加される電圧Ｖｐ−Ｖｎは０Ｖとなる。また、正負のスイッチング信号＃２ａおよび＃２ｂが、正のスイッチング信号＃２ａが値「０」を、負のスイッチング信号＃２ｂが値「１」をとるとき、負荷に印加される電圧Ｖｐ−Ｖｎは−Ｖｃに一致する。
【００１７】
ＬＰＦ２３は、このようにして増幅されたスイッチング信号＃３ａおよび＃３ｂを平滑化することよって、出力信号＃４ａおよび＃４ｂを得る。この出力信号＃４ａと出力信号＃４ｂとの差として、入力信号＃１を略忠実に増幅したアナログ信号が得られる。
【００１８】
このようなΔΣ変調型デジタルアンプ２０においては、ＬＰＦ２３の出力電位ＶｐＬＰＦとＶｎＬＰＦとの電位差ＶＳ＝ＶｐＬＰＦ−ＶｎＬＰＦが負荷に印加されるので、出力信号＃４ａと出力信号＃４ｂとに同一の直流成分が含まれていても、それらは互いに相殺されて、負荷に対して実効的な作用を及ぼさない（図１１参照）。このため、スイッチング信号＃２ａおよび＃２ｂの伝送を遮断しても、増幅回路として片ブリッジ型スイッチング回路を用いた場合のように、大きなポップ音を発生することはない。
【００１９】
増幅回路に両ブリッジ型スイッチング回路を用いたΔΣ変調型デジタルアンプとしては、例えば、特許文献２のものが知られている。特許文献２には、両ブリッジ型スイッチング回路を構成するスイッチング素子を適宜制御することによって、出力消音を簡単な構成で良好に行う技術が記載されている。
【特許文献１】特開２００６−１０９２７５（２００６年４月２０日公開）
【特許文献２】特開２００４−１３５０６１（２００４年４月３０日公開）
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、上記従来のΔΣ変調型デジタルアンプにおいては、消音のためにΔΣ変調信号（スイッチング信号）の伝送を遮断した際、ΔΣ変調の量子化誤差に起因するポップ音を発生するというという問題があった。この問題について、もう少し詳しく説明すれば、以下のとおりである。
【００２１】
増幅回路に両ブリッジ型スイッチング回路を用いたΔΣ変調型デジタルアンプの場合、ΔΣ変調により生成される正負のスイッチング信号（ΔΣ変調信号）は、パルス密度差が入力信号のレベルに比例するＰＤＭ信号である。したがって、入力信号のレベルが０であれば、理想的には、正負のスイッチング信号のパルス密度差は０になる。しかしながら、ΔΣ変調には、必ず量子化誤差が伴うので、入力信号のレベルが０であっても、実際には、正負のスイッチング信号のパルス密度差が０にはならない。このため、入力信号のレベルが０になった後も、量子化誤差によるパルス密度差に相当する電圧が負荷に印加され続ける。したがって、スイッチング信号の伝送を遮断すると、負荷に印加される電圧の不連続な変化が生じ、ポップ音を発生することになる。
【００２２】
また、ΔΣ変調の量子化誤差に起因するポップ音の問題は、増幅回路に片ブッリッジ型スイッチング回路を用いたΔΣ変調型デジタルアンプにも存在する。例えば、特許文献１に記載の技術のように、遷移信号をΔΣ変調して得られたＰＤＭ信号を消音時に用いても、やはり、このＰＤＭ信号を最終的に停止するときにポップ音を発生してしまう。これは、遷移信号のレベルをどれだけ小さくしても、量子化誤差として生じるスイッチングパルスの発生を完全に止めることはできず、したがって、負荷に印加される直流電圧を完全に０Ｖとすることができないためである。
【００２３】
本発明は、上記の問題に鑑みてなされたものであり、その目的は、ΔΣ変調装置においてΔΣ変調信号の伝送を遮断するときに発生するポップ音を一定レベル以下に抑えることができるΔΣ変調装置を実現することにある。
【課題を解決するための手段】
【００２４】
上記課題を解決するために、本発明に係るΔΣ変調装置は、入力信号と帰還されたΔΣ変調信号との差分値を積分した１次積分値、または、該１次積分値を更に積分した高次積分値を量子化することによってΔΣ変調信号を生成するΔΣ変調装置において、上記１次積分値が０を含む所定の範囲内にあるとき、上記ΔΣ変調信号の伝送を遮断する遮断手段を備えている、ことを特徴としている。
【００２５】
上記の構成において、入力信号と帰還されたΔΣ変調信号との差分値は、ΔΣ変調における量子化誤差を表す。したがって、その１次積分値は、ΔΣ変調における量子化誤差の大きさを表す。
【００２６】
したがって、上記の構成によれば、ΔΣ変調における量子化誤差の大きさが一定のレベル以下になっている間にΔΣ変調信号の伝送を遮断する。したがって、上記ΔΣ変調信号の伝送を遮断した際に、ΔΣ変調における量子化誤差に起因して発生するポップ音を、一定のレベル以下に抑えることができるという効果を奏する。
【００２７】
なお、上記所定の範囲は、予め設定された０を含む数値範囲であればよく、つまり、上限値が正の値であり、かつ、下限値が負の値であればよく、上限値の絶対値と下限値の絶対値とが一致することを要さない。なお、当該範囲をより狭く設定すれば、発生するポップ音の上限レベルをより小さくすることができる。
【００２８】
本発明に係るΔΣ変調装置は、与えられた消音指令と上記１次積分値とに基づいて、上記遮断手段によって上記ΔΣ変調信号の伝送を遮断し続ける遮断期間を決定する遮断期間決定手段を更に備えており、上記遮断期間の始点は、上記消音指令が与えられた後、上記１次積分値が最初に上記範囲内に収まった時点である、ことが好ましい。
【００２９】
上記の構成によれば、ΔΣ変調信号の伝送を遮断した際に発生するポップ音を一定のレベル以下に抑えるという条件の下で、消音指令が与えられてからΔΣ変調信号の伝送の遮断が開始されるまでの遅延を最小化することができる。すなわち、消音指令に対するレスポンスの低下を最小限に抑えるという更なる効果を奏する。
【００３０】
本発明に係るΔΣ変調装置において、上記遮断期間の終点は、上記消音指令が解除された時点である、ことが好ましい。
【００３１】
上記の構成によれば、いったんΔΣ変調信号の伝送が遮断されると、消音指令が解除されるまでの間、ΔΣ変調信号の伝送が遮断され続ける。このため、消音指令が解除される前に再びΔΣ変調信号の伝送が開始され、再度その伝送を遮断するといった無駄な動作がなくなるという更なる効果を奏する。
【００３２】
なお、上記のような遮断期間決定手段は、例えば、上記１次積分値の絶対値を算出する算出回路と、上記絶対値と上記絶対値を予め設定された閾値と比較する比較回路と、上記ΔΣ変調信号を遮断するか否かを決定する決定回路とにより構成することができる。上記閾値（正の値）をＷｔｈで表せば、比較回路は、上記１次積分値が０を含む所定の範囲（つまり、−Ｗｔｈから＋Ｗｔｈまでの範囲）に含まれているか否かを判定することになる。
【００３３】
また、上記決定回路は、当該決定回路の前回の決定結果と、上記比較回路の比較結果の論理和を取るＯＲゲート、および、上記ＯＲゲートの出力と上記消音指令との論理積を取るＡＮＤゲートとにより構成することができる。なお、上記決定回路は、当該決定回路の前回の決定結果を保持するＤフリップフロップを含んでいてもよい。
【００３４】
また、上記のような遮断期間決定手段は、例えば、上記１次積分値が上記範囲内にあるか否かを判定する比較回路と、上記ΔΣ変調信号を遮断するか否かを決定する決定回路とにより構成することもできる。この場合、上記決定回路は、当該決定回路の前回の決定結果と、上記比較回路の判定結果との論理和を取るＯＲゲート、および、上記ＯＲゲートの出力と上記消音指令との論理積を取るＡＮＤゲートとにより構成することができる。
【００３５】
本発明に係るΔΣ変調装置において、上記遮断手段は、上記ΔΣ変調信号の伝送路上に設けられた、上記ΔΣ変調信号または零信号の何れか一方を選択して出力する選択回路であり、上記零信号を選択することによって上記ΔΣ変調信号の伝送を遮断するものであることが好ましい。
【００３６】
上記の構成によれば、上記ΔΣ変調信号の伝送を確実に遮断することができるという更なる効果を奏する。
【００３７】
上記課題を解決するために、本発明に係る遮断方法は、入力信号と帰還されたΔΣ変調信号との差分値を積分した１次積分値、または、該１次積分値を更に積分した高次積分値を量子化することによってΔΣ変調信号を生成するΔΣ変調装置において、生成された上記ΔΣ変調信号の伝送を遮断する遮断方法であって、上記１次積分値が０を含む所定の範囲内にあるとき、上記ΔΣ変調信号の伝送を遮断する遮断工程を含んでいる、ことを特徴としている。
【００３８】
上記の構成によれば、上記ΔΣ変調装置と同様に、上記ΔΣ変調信号の伝送を遮断した際に、ΔΣ変調における量子化誤差に起因して発生するポップ音を、一定のレベル以下に抑えることができるという効果を奏する。
【００３９】
なお、上記ΔΣ変調装置は、デジタルシグナルプロセッサ（ＤＳＰ：digital signal processor）として実現されていてもよい。この場合、デジタルシグナルプロセッサを上記各手段として機能させることにより、そのデジタルシグナルプロセッサをΔΣ変調装置として動作させるプログラム、および、そのプログラムを記録した記録媒体も、本発明の範疇に含まれる。
【発明の効果】
【００４０】
本発明に係るΔΣ変調装置は、入力信号と帰還されたΔΣ変調信号との差分値を積分して得られた上記１次積分値が０を含む所定の範囲内にあるとき、上記ΔΣ変調信号の伝送を遮断する遮断手段を備えている。
【００４１】
また、本発明に係るΔΣ変調信号の伝送を遮断する遮断方法は、入力信号と帰還されたΔΣ変調信号との差分値を積分して得られた上記１次積分値が０を含む所定の範囲内にあるとき、上記ΔΣ変調信号の伝送を遮断する遮断工程を含んでいる。
【００４２】
したがって、上記ΔΣ変調信号の伝送を遮断した際に、ΔΣ変調における量子化誤差に起因して発生するポップ音を、一定のレベル以下に抑えることができる。
【発明を実施するための最良の形態】
【００４３】
本発明の一実施形態に係るΔΣ変調回路について、図面に基づいて説明すれば以下のとおりである。
【００４４】
なお、本実施形態に係るΔΣ変調回路は、増幅機能を有するデジタルアンプとして構成されているので、以下では、このΔΣ変調回路のことを「ΔΣ変調型デジタルアンプ」と呼称する。なお、このようなΔΣ変調回路は、「１ビットアンプ」と呼ばれることもある。
【００４５】
（ΔΣ変調型デジタルアンプの基本構成）
まず、本実施形態に係るΔΣ変調型デジタルアンプ１００の基本構成について、図１に基づいて説明する。
【００４６】
図１は、ΔΣ変調型デジタルアンプ１００の構成を示すブロック図である。ΔΣ変調型デジタルアンプ１００は、概略的に言えば、入力信号＃１をΔΣ変調し、得られたΔΣ変調信号を増幅することによって、スピーカなどの負荷を差動駆動するデジタルアンプである。入力信号＃１は、アナログ信号であってもよいし、ＰＣＭ（Pulse Code Modulation）信号などのデジタル信号であってもよい。
【００４７】
ΔΣ変調型デジタルアンプ１００は、図１に示したように、積分回路１１０、量子化回路１２０、パルス幅拡幅回路１３０、選択回路１４０、遅延回路１５０、増幅回路１６０、ＬＰＦ（ローパスフィルタ）１７０、および、消音制御回路１８０を備えている。
【００４８】
積分回路１１０は、入力信号＃１０の値と遅延されたスイッチング信号＃６０との差分値からなる差分信号＃２０を積分する。積分回路１１０は、差分信号＃２０を積分した１次積分値を算出するものであってもよいし、この１次積分値を更に積分した高次積分値を算出するものであってもよい。積分器１１０より動作クロック毎に出力される積分値は、積分信号＃３０として量子化回路１２０に供給される。
【００４９】
量子化回路１２０は、積分信号＃３０の値を予め設定された閾値Ｔｈと比較することによって、両ブリッジ型スイッチング回路を駆動するための正負のスイッチング信号＃４１および＃４２として、ΔΣ変調信号を生成する。正のスイッチング信号＃４１は、積分信号＃３０の値が閾値Ｔｈ（＞０）より大きいとき論理値「１」を、そうでないとき論理値「０」をとるデジタル信号（１ビット信号）であり、負のスイッチング信号＃４２は、積分信号＃３０の値が負の閾値−Ｔｈより小さいとき「１」を、そうでないとき論理値「０」を取るデジタル信号（１ビット信号）である。
【００５０】
量子化回路１２０によって生成された正負のスイッチング信号＃４１および＃４２は、そのパルス密度差によって入力信号＃１のレベルを表すＰＤＭ信号となる。もう少し具体的に言うと、正のスイッチング信号＃４１のパルス密度から負のスイッチング信号４２のパルス密度を引いたパルス密度差が、入力信号＃１のレベルに比例するようになる。
【００５１】
なお、増幅回路１６０を駆動するためのスイッチング信号としては、２値のデジタル信号、３値のデジタル信号、あるいは、それらの組み合わせなど、増幅回路１６０の構成に応じた各種デジタル信号を利用し得る。例えば、増幅回路１６０が片ブリッジ型スイッチング回路である場合には、積分信号＃３０の値が閾値Ｔｈ＞０より大きいとき値「１」を、そうでないとき値「０」を取るスイッチング信号を用いてもよい。量子化回路１２０の具体的な構成は、利用するスイッチング信号の様態に応じて適宜変更すればよい。
【００５２】
パルス幅拡幅回路１３０は、スイッチング信号＃４１および＃４２の値を、各スイッチングパルスのパルス幅（およびパルス間隔）が予め設定された下限パルス幅Ｗを下回らないよう補正する。言い換えれば、連続して同じ値をとる回数が下限値Ｗを下回らないよう補正する。このパルス幅拡幅回路１３０の下限パルス幅Ｗを、例えば、動作クロックの数倍の値に設定することにより、増幅回路のスイッチング周波数を数分の１に低下させることができる。
【００５３】
パルス幅拡幅回路１３０によって補正されたスイッチング信号＃５１および＃５２は、選択回路１４０を介して、遅延回路１５０と、増幅回路１６０とに供給される。
【００５４】
遅延回路１５０は、補正されたスイッチング信号＃５１および＃５２の差分値を、Ｎクロック遅延して積分回路１１０に帰還する。なお、ここでは、補正されたスイッチング信号＃５１および＃５２の差分値を遅延して積分回路１１０に帰還する構成について説明したが、増幅回路１６０によって増幅されたスイッチング信号＃７１および＃７２の差分値を遅延して積分回路１１０に帰還する構成を採用してもよい。
【００５５】
増幅回路１６０は、補正されたスイッチング信号＃５１および＃５２を増幅する２つの片ブリッジ型スイッチング回路からなる、両ブリッジ型スイッチングである。両ブリッジ型スイッチング回路の構成は、従来例として図１０に示したものと同様なので、ここではその説明を繰り返さない。増幅回路１６０によって増幅されたスイッチング信号＃７１および＃７２のパルスパターンは、補正されたスイッチング信号＃５１および＃５２のパルスパターンと同一であり、それらのパルス密度差は、入力信号＃１のレベルに略比例する。
【００５６】
ＬＰＦ１７０は、増幅されたスイッチング信号＃７１および＃７２を平滑化することよって、出力信号＃８１および＃８２を得る。増幅されたスイッチング信号＃７１および＃７２のパルス密度差が入力信号＃１のレベルに略比例するので、これらを平滑化した出力信号＃８１および＃８２の差として、入力信号＃１を略忠実に増幅したアナログ信号を得ることができる。
【００５７】
（ΔΣ変調型デジタルアンプの消音機構）
さて、本実施形態に係るΔΣ変調型デジタルアンプ１００は、消音時に発生するポップ音を低減するために、積分回路１１０にて算出される１次積分値の大きさが小さくなるタイミングを見計らって、量子化回路１２０から出力されたΔΣ変調信号の伝送を遮断する消音機構を有している。この消音機構の構成について、図１を再び参照して説明する。
【００５８】
ΔΣ変調型デジタルアンプ１００における消音機構は、図１に示したように、選択回路１４０と、消音制御回路１８０とにより構成される。
【００５９】
選択回路１４０は、スイッチング信号＃５１および＃５２、または、零信号の何れか一方を選択し、選択した信号を増幅回路１６０に出力する。増幅回路１６０に出力する信号の選択は、消音制御回路１８０から供給される出力切替指令信号に基づいて行われる。具体的に言うと、出力切替指令信号の値が「０」のとき、選択回路１４０は、スイッチング信号＃５１および＃５２を選択し、出力切替指令信号の値が「１」のとき、選択回路１４０は、零信号を選択する。ここで、零信号とは、値が恒等的に０を取る信号である。すなわち、選択回路１４０は、出力切替信号の値が「１」である期間、零信号を選択することによって、スイッチング信号＃５１および＃５２の伝送を遮断する遮断手段として機能する。
【００６０】
消音制御回路１８０は、与えられた消音指令と、積分回路１１０にて算出された１次積分値とに基づいて、スイッチング信号＃５１および＃５２を遮断する遮断期間を決定し、この遮断期間において値「１」を、それ以外の期間において値「０」をとる出力切替指令信号を生成する。
【００６１】
消音制御回路１８０には正の閾値Ｗｔｈが予め設定されており、この遮断期間の始点としては、後述するように、消音指令が与えられた後、１次積分値の絶対値が最初に閾値Ｗｔｈを下回った時点が選ばれる。すなわち、１次積分値が最初に−Ｗｔｈから＋Ｗｔｈまでの範囲に収まった時点が選ばれる。また、この遮断期間の終点としては、消音指令が解除された時点が選ばれる。
【００６２】
選択回路１４０は、この出力切替指令信号に基づいて零信号を選択することによって、消音指令が与えられた後、１次積分値の絶対値が最初に閾値Ｗｔｈを下回った時点で、スイッチング信号＃５１および＃５２の伝送を遮断する。
【００６３】
このように、消音指令が与えられたとき、即座にスイッチング信号＃５１および＃５２の伝送を遮断するのではなく、１次積分値の絶対値が閾値Ｗｔｈを下回るのを待って、スイッチング信号＃５１および＃５２の伝送を遮断するようにしたことで、スイッチング信号＃５１および＃５２の伝送を遮断するときに発生する、量子化誤差に起因するポップ音を低減することができる。
【００６４】
なお、消音制御回路１８０に与えられる消音指令は、ΔΣ変調型デジタルアンプ１００の内部で生成されたものであってもよいし、ΔΣ変調型デジタルアンプ１００に接続された他の装置（オーディオ機器など）から供給されたものであってもよく、その起源は問わない。前者の例としては、入力信号＃１０のレベルが０になった（あるいは、０を含む所定の範囲内になった）とき、あるいは、特定のユーザ操作が施されたときなどにΔΣ変調型デジタルアンプ１００が生成する消音指令などが挙げられる。更には、ΔΣ変調型デジタルアンプ１００、または、ΔΣ変調型デジタルアンプ１００に接続された他の装置が備えている、マイコン、または、ＤＳＰから消音指令が供給されることも想定される。
【００６５】
また、図１に示した消音機構は、パルス幅拡幅回路１３０と増幅回路１６０との間の伝送経路上に設けられた選択回路１４０によって、スイッチング信号＃５１および＃５２の伝送を遮断するものであるが、ΔΣ変調信号の伝送を遮断するための構成はこれに限らない。
【００６６】
例えば、選択回路１４０を、量子化回路１２０とパルス幅拡幅回路１３０との間の伝送経路上に設け、パルス幅が拡幅される前のスイッチング信号＃４１および＃４２の伝送を遮断するようにしてもよいし、あるいは、選択回路１４０を、増幅回路１６０とＬＰＦ１７０との間の伝送経路上に設け、増幅されたスイッチング信号＃７１および＃７２の伝送を遮断するようにしてもよい。また、増幅回路１６０への電力供給を停止したり、あるいは、増幅回路１６０を構成するスイッチング素子同士を短絡させたりして、増幅回路１６０の出力をミュートすることによって、スイッチング信号の伝送を遮断してもよい。すなわち、ΔΣ変調信号（スイッチング信号＃４１および＃４２、補正されたスイッチング信号＃５１および＃５２、または、増幅されたスイッチング信号＃７１および＃７２の何れであってもよい）の伝送を遮断することができる構成であれば何でもよい。更には、積分回路１１０、量子化回路１２０、パルス幅拡幅回路１３０等、信号経路上に設けられた回路がデジタル回路によって実現されている場合、そのデジタル回路に含まれるＤフリップフロップにリセット信号を送り、結果として増幅回路１６０に入力される信号が０となるようにしてもよい。
【００６７】
また、図１に示した消音機構は、以下に詳しく説明するように、消音指令が与えられた後、１次積分値の絶対値が最初に閾値Ｗｔｈを下回った時点でスイッチング信号＃５１および＃５２の伝送を遮断し、以後、消音指令が解除されるまで遮断を継続するものであるが、遮断を開始する時点、および、遮断を終了する時点はこれに限らない。
【００６８】
すなわち、遮断を開始する時点は、１次積分値が０を含む所定の範囲内に収まっている期間の任意の時点であってよく、該期間内のどの時点で遮断を開始したとしても、遮断を開始するときに発生する、量子化誤差に起因するポップ音を一定のレベル以下に抑えることができる。また、入力信号のレベルが恒等的に０であれば、遮断を終了する時点は、任意の時点であってよく、例えば、遮断を開始した直後に遮断を終了してもよい。すなわち、遮断がある時点でのみ行われるようにしてもよい。ただし、入力信号＃１０のレベルに関わらず、消音指令が与えられている間、確実にスイッチング信号＃５１および＃５２を遮断し続けるためには、上述したように、消音指令が解除されるまで遮断を継続することが好ましい。
【００６９】
（積分回路および消音制御回路の詳細）
以下、消音タイミングを決定するために参照される１次積分値を算出する積分回路１１０と、１次積分値に基づいて消音タイミングを決定する消音制御回路１８０とについて、図２から図５までに基づいてもう少し詳しく説明する。
【００７０】
図２は、積分回路１１０の一構成例を示す回路ブロック図である。上述したとおり、積分回路１１０は、１次積分値を算出するものであってもよいし、１次積分値を更に積分した高次積分値を算出するものであってもよいが、ここでは一例として、５つの積分器１１１〜１１５からなる積分器群を含む、５次の積分回路を示している。
【００７１】
図示した５つの積分器１１１〜１１５のうち、最も上流に配置されている積分器１１１は、「第１次積分器」と呼ばれ、差分信号＃２０の値そのものを積分することによって１次積分値を算出するものである。差分信号２０の値は、ΔΣ変調における量子化誤差を表し、１次積分値は、このΔΣ変調の量子化誤差を積分した積分値を表す。
【００７２】
図３は、差分信号＃２０（すなわち、量子化誤差）、および、その１次積分値（すなわち、量子化誤差の積分値）の時間変化を示すグラフである。図３に示したように、量子化誤差は、小刻みに振動するのに対し、１次積分値は、区分的に略線形な変化を示し、各時点における１次積分値の大きさは、その前後の量子化誤差の大きさ、特に直流成分付近の誤差の大きさを反映している。
【００７３】
したがって、閾値Ｗｔｈを小さくしていくことにより、スイッチング信号＃５１および＃５２の伝送を遮断する時点での量子化誤差をいくらでも小さくすることができる。つまり、閾値Ｗｔｈを小さくしていくことにより、スイッチング信号＃５１および＃５２の伝送を遮断する際に発生するポップ音をいくらでも小さくすることができる。
【００７４】
ただし、閾値Ｗｔｈを小さくしていくと、１次積分値の絶対値が閾値Ｗｔｈを下回る確率も小さくなっていくので、消音指令が与えられてからスイッチング信号＃５１および＃５２の伝送が遮断されるまでの時間が長くなっていく。すなわち、消音指令に対するレスポンスが低下する。したがって、閾値Ｗｔｈは、消音指令に対するレスポンスの低下が許容し得る範囲で、できるだけ小さく設定することが望ましい。例えば、１次積分値の最大振れ幅を１としたとき、その振れ幅の０.０５％以上０.５％以下程度の大きさに設定することが望ましい。
【００７５】
図４は、消音制御回路１８０の一構成例を示す回路ブロック図である。図４に示したように、消音制御回路１８０は、算出回路１８１と、比較回路１８２と、決定回路１８３とを備えている。
【００７６】
算出回路１８１は、１次積分値Ｗの絶対値｜Ｗ｜をクロック毎に算出する回路である。比較回路１８２は、算出された絶対値｜Ｗ｜と閾値Ｗｔｈとをクロック毎に比較し、絶対値｜Ｗ｜がＷｔｈ以下であれば値「１」を、そうでなければ値「０」を、比較結果として決定回路１８３に出力する回路である。
【００７７】
決定回路１８３は、スイッチング信号＃５１および＃５２を遮断するか否かをクロック毎に決定するための回路であり、ＯＲゲート１８３ａと、ＡＮＤゲート１８３ｂと、ＤＦＦ（Ｄフリップフロップ）１８３ｃとにより構成されている。消音制御回路１８０は、決定回路１８３にて得られた決定結果列を、出力切替指令信号として選択回路１４０に供給する。
【００７８】
ＯＲゲート１８３ａには、ＤＦＦ（Ｄフリップフロップ）１８３ｃに格納された前クロックの決定結果と、比較回路１８２による比較結果とが入力される。また、ＡＮＤゲート１８３ｂには、ＯＲゲート１８３ａの出力値と、消音指令信号の値とが入力される。また、ＤＦＦ１８３ｃには、ＡＮＤゲート１８３ｂの出力値が入力される。
【００７９】
図５は、算出回路１８１に入力される１次積分値、比較回路１８２にて得られる比較結果、決定回路１８３に入力される消音指令信号、および、決定回路１８３にて得られる出力切替指令信号の値の変化を示したタイミングチャートである。
【００８０】
消音指令信号の値が「０」である間、ＯＲゲート１８３ａの出力値に関わらず、ＡＮＤゲート１８３ｂは「０」を出力し続ける（図５に示されているように、時刻Ｔ０において比較結果が「１」になっても、ＡＮＤゲート１８３ｂは「０」を出力する）。したがって、図５に示されているように、消音指令が与えられる時刻Ｔ１までの間、出力切替指令信号の値は恒等的に「０」である。
【００８１】
消音指令信号の値が「１」になっても、ＯＲゲート１８３ａの出力値が「１」になるまでの間、ＡＮＤゲート１８３ｂは「０」を出力し続ける。ＯＲゲート１８３ｂの出力値が最初に「１」になるのは、比較結果が「１」になる時刻Ｔ２である。したがって、図５に示されているように、消音指令が与えられた後、１次積分値の大きさ｜Ｗ｜が閾値Ｗｔｈを最初に下回る時刻Ｔ２において、出力切替指令信号の値が「０」から「１」に立ち上がる。
【００８２】
ＡＮＤゲート１８３ｂの出力値がいったん「１」になると、消音指令信号の値が「０」になるまでの間、ＡＮＤゲート１８３ｂは「１」を出力し続ける。これは、ＯＲゲート１８３ｂには、ＡＮＤゲート１８３ｂの前クロックの出力値が入力されるので、比較結果に関わらず、ＯＲゲート１８３ｂが「１」を出力し続けるためである。したがって、図５に示されているように、消音指令が解除される時刻Ｔ３までの間、出力切替指令信号の値は恒等的に「１」である。
【００８３】
消音指令信号の値が「０」になると、ＡＮＤゲート１８３ｂは「０」を出力するので、消音指令が解除される時刻Ｔ３において、出力切替指令信号の値が「１」から「０」に立ち下がる。
【００８４】
以上のようにして、消音指令が与えられた後、１次積分値の大きさ｜Ｗ｜が閾値Ｗｔｈを最初に下回る時刻Ｔ２から、消音指令が解除される時刻Ｔ３までの期間、出力切替指令信号の値が「１」となり、選択回路１４０によってスイッチング信号＃５１および＃５２の伝送が遮断される。
【００８５】
なお、図４に示した消音制御回路１８０は、１次積分値が−Ｗｔｈから＋Ｗｔｈまでの範囲に収まるのをまってスイッチング信号＃５１および＃５２を遮断するものであるが、負の閾値Ｗｔｈ１と正の閾値Ｗｔｈ２とを個別に設定しておき、１次積分値がＷｔｈ１からＷｔｈ２までの範囲に収まるのを待って、スイッチング信号＃５１および＃５２を遮断する構成を採用してもよい。
【００８６】
図６は、消音制御回路１８０の一変形例を示すブロック図である。図６に示した消音制御回路１８０は、図４に示した１次積分値Ｗの絶対値｜Ｗ｜を算出する算出回路１８１、および、絶対値｜Ｗ｜を閾値Ｗｔｈと比較する比較回路１８２に代えて、１次積分値Ｗを負の閾値Ｗｔｈ１および正の閾値Ｗｔｈ２と比較するウィンドウコンパレータ（比較回路）１８４を備えている。
【００８７】
ウィンドウコンパレータ１８４は、１次積分値Ｗが予め設定された負の閾値Ｗｔｈ１以上であり、かつ、予め設定された正の閾値Ｗｔｈ２以下であるときに「１」を、そうでないときに「０」を出力する。つまり、図６に示した消音制御回路１８０によれば、１次積分値Ｗが最初に正の閾値Ｗｔｈ２を下回った時点、または、１次積分値Ｗが最初に負の閾値Ｗｔｈ１を上回った時点から、消音指令が解除される時点までの期間、出力切替指令信号の値が「１」となり、選択回路１４０によってスイッチング信号＃５１および＃５２の伝送を遮断することができる。
【００８８】
（シミュレーション結果）
最後に、消音指令が与えられたとき、即座にスイッチング信号の伝送を遮断した場合と、１次積分値の大きさが最初に閾値を下回るのを待ってスイッチング信号の伝送を遮断した場合とで、発生するポップ音の大きさを比較したシミュレーション結果を図７に示す。
【００８９】
同図において、グラフＯは、１次積分値Ｗの時間変化を示す。グラフＰ１は、消音指令が与えられたとき、即座に伝送を遮断されたスイッチング信号を示し、グラフＰ２は、１次積分値Ｗの絶対値が閾値Ｗｔｈ（２２３×１０−１０に設定）を下回るのを待って伝送を遮断されたスイッチング信号を示す。また、グラフＱ１は、グラフＰ１に示したスイッチング信号をＬＰＦによって平滑化して得られた出力信号間の電位差を示し、グラフＱ２は、グラフＰ２に示したスイッチング信号をＬＰＦによって平滑化して得られた出力信号間の電位差を示す。
【００９０】
このシミュレーション結果からも明らかなように、１次積分値（量子化誤差）の大きさを無視してスイッチング信号の伝送を遮断すると、出力信号間の電位差に大きな跳ね上がりＲ１が生じ、大きなポップ音を発生させる。これに対し、１次積分値（量子化誤差）が０を含む所定の範囲内に収まるのを待ってスイッチング信号の伝送を遮断すると、出力信号間の電位差の跳ね上がりＲ２が小さくなり、ポップ音をほとんど発生させなくなる。
【００９１】
（付記事項）
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【００９２】
例えば、本発明は、「複数の積分器で構成される積分器群（積分回路）、量子化器（量子化回路）、パルス幅制御器（パルス幅拡幅回路）で構成されるΔΣ変調装置（ΔΣ変調型デジタルアンプ）において、第１次積分器出力の絶対値を計算する絶対値計算機（算出回路）と、比較器（比較回路）と、消音状態保持回路（決定回路）とを有しており、第１積分器の出力が指定された範囲内に収まったとき、パルスを出力しない状態に遷移することを特徴とするΔΣ変調装置」と表現してもよい。
【００９３】
また、本実施形態においては、ΔΣ変調型デジタルアンプとして実現されたΔΣ変調装置について説明したが、本発明のΔΣ変調装置は、これに限らず、例えば、ＡＤ／ＤＡ変換装置として実現されたものであってもよい。
【００９４】
最後に、ΔΣ変調型デジタルアンプ１００は、上述したように、ハードウェアロジックにより構成してもよいが、デジタルシグナルプロセッサにより実現することもできる。すなわち、ΔΣ変調型デジタルアンプ１００は、高速積和演算器やＡＬＵ（arithmetic logical unit）等の演算装置と、ΔΣ変調型デジタルアンプ１００に含まれる各ブロック（回路）として機能させる制御プログラムを担持したプログラムメモリ等の記憶装置とを備えたデジタルシグナルプロセッサとして構成することができる。ΔΣ変調型デジタルアンプ１００´についても同様である。
【００９５】
そして、本発明の目的は、上記制御プログラムがデジタルシグナルプロセッサのプログラムメモリに固定的に担持されている場合に限らず、上記制御プログラムのプログラムコード（実行形式プログラム、中間コードプログラム、または、ソースプログラム）を汎用的なデジタルシグナルプロセッサに供給し、そのデジタルシグナルプロセッサが上記プログラムコードを実行することによっても、あるいは、上記プログラムコードを記録した記録媒体をΔΣ変調型デジタルアンプ１００に供給し、ΔΣ変調型デジタルアンプ１００が備えている汎用的なデジタルシグナルプロセッサが上記記録媒体に記録されている上記プログラムコードを読み出して実行することによっても、達成可能である。
【００９６】
上記記録媒体としては、例えば、磁気テープやカセットテープ等のテープ系、フロッピー（登録商標）ディスク／ハードディスク等の磁気ディスクやＣＤ−ＲＯＭ／ＭＯ／ＭＤ／ＤＶＤ／ＣＤ−Ｒ等の光ディスクを含むディスク系、ＩＣカード（メモリカードを含む）／光カード等のカード系、あるいはマスクＲＯＭ／ＥＰＲＯＭ／ＥＥＰＲＯＭ／フラッシュＲＯＭ等の半導体メモリ系などを用いることができる。
【００９７】
また、デジタルシグナルプロセッサ（あるいは、デジタルシグナルプロセッサを備えたΔΣ変調型デジタルアンプ１００）を通信ネットワークと接続可能に構成し、上記プログラムコードを通信ネットワークを介して、そのデジタルシグナルプロセッサに供給してもよい。この通信ネットワークとしては、特に限定されず、例えば、インターネット、イントラネット、エキストラネット、ＬＡＮ、ＩＳＤＮ、ＶＡＮ、ＣＡＴＶ通信網、仮想専用網（virtual private network）、電話回線網、移動体通信網、衛星通信網等が利用可能である。また、通信ネットワークを構成する伝送媒体としては、特に限定されず、例えば、ＩＥＥＥ１３９４、ＵＳＢ、電力線搬送、ケーブルＴＶ回線、電話線、ＡＤＳＬ回線等の有線でも、ＩｒＤＡやリモコンのような赤外線、Ｂｌｕｅｔｏｏｔｈ（登録商標）、８０２．１１無線、ＨＤＲ、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送によって具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態によっても実現され得る。
【産業上の利用可能性】
【００９８】
本発明は、ΔΣ変調信号を生成するΔΣ変調装置一般に適用することができ、とりわけ、ΔΣ変調型デジタルアンプなどに好適に利用することができる。
【図面の簡単な説明】
【００９９】
【図１】本発明の実施形態を示すものであり、ΔΣ変調型デジタルアンプ（ΔΣ変調装置）の構成を示したブロック図である。
【図２】本発明の実施形態を示すものであり、積分回路の構成例を示すブロック図である。
【図３】本発明の実施形態を示すものであり、量子化誤差に相当する差分信号、および、量子化誤差を積分した１次積分値の時間変化を示すグラフである。
【図４】本発明の実施形態を示すものであり、消音制御回路の構成例を示すブロック図である。
【図５】本発明の実施形態を示すものであり、１次積分値、比較結果、消音指令信号、および、出力切替指令信号の値の変化を示したタイミングチャートである。
【図６】本発明の実施形態を示すものであり、消音制御回路の変形例を示すブロック図である。
【図７】本発明の実施形態を示すものであり、消音指令が与えられたとき、即座にスイッチング信号の伝送を遮断した場合と、１次積分値が０を含む所定の範囲内に収まるのを待ってスイッチング信号の伝送を遮断した場合とで、発生するポップ音の大きさを比較したシミュレーション結果を示す図である。
【図８】従来技術を示すものであり、増幅回路として、片ブリッジ型のスイッチング回路を備えたΔΣ変調型デジタルアンプの概略構成を示したブロック図である。
【図９】図８に示したΔΣ変調型デジタルアンプにおいて、増幅回路の出力電圧、ＬＰＦの出力電圧、および、負荷に印加される電圧の時間変化を示すグラフである。
【図１０】従来技術を示すものであり、増幅回路として、両ブリッジ型のスイッチング回路を備えたΔΣ変調型デジタルアンプの概略構成を示したブロック図である。
【図１１】図１０に示したΔΣ変調型デジタルアンプにおいて、増幅回路の出力電圧、ＬＰＦの出力電圧、および、負荷に印加される電圧の時間変化を示すグラフである。
【符号の説明】
【０１００】
１００        ΔΣ変調型デジタルアンプ（ΔΣ変調装置）
１１０              積分回路
１２０              量子化回路
１３０              パルス幅拡幅回路
１４０              選択回路（遮断手段）
１５０              遅延回路
１６０              増幅回路（スイッチング回路）
１７０              ローパスフィルタ
１８０              消音制御回路（遮断期間決定手段）
１８１                    算出回路
１８２                    比較回路
１８３                    決定回路
１８３ａ                        ＯＲゲート１８３
１８３ｂ                        ＡＮＤゲート１８３
１８３ｃ                        Ｄフリップフロップ
【図１】
0004885831.tif 000002
【図２】
0004885831.tif 000003
【図３】
0004885831.tif 000004
【図４】
0004885831.tif 000005
【図５】
0004885831.tif 000006
【図６】
0004885831.tif 000007
【図７】
0004885831.tif 000008
【図８】
0004885831.tif 000009
【図９】
0004885831.tif 000010
【図１０】
0004885831.tif 000011
【図１１】
0004885831.tif 000012