(57)【特許請求の範囲】
【請求項１】
電子部品を製造する方法であって：
表面を有する基板を設ける段階であって、前記基板が前記基板に形成されたダイアフラムを包含し、前記ダイアフラムが前記表面の一部を包含することを特徴とする段階；
前記基板によって支持される抵抗を設ける段階；
前記抵抗と前記基板の前記表面上にパッシベーション層を付着させる段階であって、前記ダイアフラムが包含する表面の一部の上にパッシベーション層を付着させることを含むことを特徴とする、付着させる段階；および
前記パッシベーション層の少なくとも一部を除去することにより、前記パッシベーション層をパターニングして、前記パッシベーション層内に少なくとも１つの孔を形成する段階であって、少なくとも１つの孔が、前記ダイアフラムを包含する基板の表面の一部を部分的に露出させることを特徴とする段階；
によって構成され、
前記ダイアフラムが、圧縮部分と引張部分と、前記圧縮部分と前記引張部分との間に変曲部分とを有し、前記抵抗が前記変曲部分に位置することを特徴とする方法。
【請求項２】
前記基板を設ける段階が、前記表面に対向する異なる表面を有する前記基板を設ける段階を包含し、
前記抵抗を設ける段階が、前記基板の前記表面内に前記抵抗を形成する段階によってさらに構成されることを特徴とし、
前記基板を設ける段階が、前記基板の前記異なる表面内に凹部をエッチングして前記基板内に前記ダイアフラムを形成することを特徴とし、このとき前記凹部が前記抵抗と前記パッシベーション層内の前記少なくとも１つの孔の下に位置し、前記抵抗が前記ダイアフラム内に位置することを特徴とする請求項１記載の方法。
【請求項３】
電子部品を製造する方法であって：
基板内と、基板の第１表面の第１の部分に抵抗を形成する段階；
基板の第１表面の第２の部分にボンディング・パッドを形成する段階；
前記抵抗および前記ボンディング・パッドの上に基板の第１表面にパッシベーション層を形成する段階；
前記ボンディング・パッドの上に第１の開口部と、前記ボンディング・パッドから間隔が隔てられた基板の第１表面の位置に第２の開口部とを形成するためにパッシベーション層の少なくとも一部を除去することによりパッシベーション層をパターニングする段階；
第１表面に対向する基板の側に凹部を形成することにより、基板にダイアフラムを形成する段階；とを有し、
前記ダイアフラムが前記基板の第１表面の第１の部分を包含し、前記パッシベーション層の固有の応力が、圧縮部分、引張部分、並びに、圧縮部分と引張部分との間の変曲部分を形成するように基板に形成されたダイアフラムの変曲を生成し、前記抵抗が前記変曲部分に位置し、前記変曲部分が、前記第１および第２の開口部から間隔を隔てられていることを特徴とする方法。
【請求項４】
電子部品を製造する方法であって：
互いに対向する第１表面と第２表面とを有する半導体基板を設ける段階；
前記半導体基板をドーピングして、圧抵抗網と第１群の相互接続線とを前記半導体基板の前記第１表面内に形成する段階であって、前記第１群の相互接続線が前記圧抵抗網に電気的に結合される段階；
前記半導体基板の前記第１表面上に第２群の相互接続線を付着し、前記第２群の相互接続線が前記第１群の相互接続線と電気的に結合され、金属によって構成される段階；
前記半導体基板の前記第１表面，前記圧抵抗網および前記第１群および第２群の相互接続線上に誘電層を付着する段階；
前記誘電層の一部を除去して、前記誘電層内に少なくとも１つの孔からなるパターンを形成する段階；および
前記半導体基板の前記第２表面内にキャビティをエッチングして、前記誘電層の一部の除去後に前記半導体基板の第１の部分に圧力センサ・ダイアフラムを形成する段階であって、前記圧力センサ・ダイアフラムが、誘電層の固有の応力に起因して表面の部分がゼロになる圧縮応力及び引張応力を有する圧縮部分と引張部分との間の変曲部分と、引張部分と、圧縮部分とを有し、前記圧抵抗網が、前記変曲部分に配置され、前記第１群の相互接続線が前記圧力センサ・ダイアフラムとして半導体基板の同じ部分に位置し、前記第１群の相互接続線が前記圧力センサ・ダイアフラムを包含する半導体基板の第１の部分を超えて半導体基板の第２の部分に延在し、前記誘電層内の少なくとも１つの孔の１つ以上が前記圧力センサ・ダイアフラムおよび半導体基板の第１の部分上に位置し、前記第２群の相互接続線が前記圧力センサ・ダイアフラムを包含する半導体基板の第１の部分の上にはない段階；
によって構成されることを特徴とする方法。
【請求項５】
表面を備えた基板であって、前記基板は、基板に形成されたダイアフラムを包含し、前記ダイアフラムが表面の一部を包含することを特徴とする基板；
前記基板によって支持される抵抗であって、前記ダイアフラムが包含する表面の一部を包含することを特徴とする抵抗；および
前記基板の前記抵抗および前記表面上のパッシベーション層であって、前記パッシベーション層が、前記パッシベーション層の少なくとも１つの孔からなるパターンを有し、少なくとも１つの孔の１つ以上が、ダイアフラムを包含する基板の表面の一部を部分的に露出することを特徴とするパッシベーション層；
によって構成され、
前記ダイアフラムが、圧縮部分、引張部分、前記圧縮部分と前記引張部分との間に変曲部分とを有し、前記抵抗が前記変曲部分に位置することを特徴とする電子部品。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、一般に電子工学に関し、さらに詳しくは、電子部品と製造方法とに関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
圧抵抗圧力センサ（piezoresistive pressure sensor）などの電子部品は、薄い感圧ダイアフラム上に重ねられるパッシベーション膜を有するのが普通である。このような圧抵抗圧力センサは広範囲の用途に用いられるが、センサの精度を低下させる多くのエラー源を依然として有する。たとえば、圧抵抗圧力センサには温度ヒステリシス・エラーがあるが、これはパッシベーション膜内の応力の温度ヒステリシスにより起こることがある。温度ヒステリシス・エラーは、追加の回路構成を用いて修正することができないので特に厄介である。さらに、別の例としては、圧抵抗圧力センサには、オフセット・エラーの温度係数の問題が起こるが、これもパッシベーション膜内の温度に対する膜応力の変化により起こることがある。膜応力の悪影響を削減するための一方法として、パッシベーション膜の品質を改善して、膜応力の量と温度による変動とをなくする方法がある。しかし、この改善は、温度ヒステリシスの発生源の多くが未知であるために実行が困難でしかも高価である。
【０００３】
従って、膜応力による温度ヒステリシス・エラーとオフセット・エラーの温度係数とに反応しない、あるいは少なくとも反応がより少ない、製造可能で費用効果の良い圧抵抗圧力センサが必要とされる。また、製造可能で費用効果の良い圧抵抗圧力センサの製造方法が必要とされる。
【０００４】
【実施例】
図１は、電子部品を製造する方法１００を概説する。方法１００は、以下の順序にいくつかの段階を含む。方法１００は、互いに対向する第１および第２表面を有する半導体基板を設ける段階１０１を含む。方法１００は段階１０２に進み、半導体基板の第１表面をドーピングして圧抵抗または圧抵抗網と第１群の相互接続線とを形成する。次に、方法１００は段階１０３に進み、半導体基板の第１表面上に第２群の相互接続線を付着あるいは配置する。次に、方法１００は半導体基板の第１表面上に少なくとも１つのパッシベーション層を付着または配置する段階１０４と、パッシベーション層をパターニングする段階１０５とを含む。その後、方法１００の段階１０６が実行されて、半導体基板の第２表面内にキャビティをエッチングあるいは形成する。このキャビティ形成により、半導体基板内に感圧ダイアフラムが作られる。圧抵抗および第１群の相互接続線は、好ましくはこのダイアフラム内に位置する。キャビティ，ダイアフラム，パッシベーション層内のパターン，圧抵抗および第１群と第２群の相互接続線の相対的位置，場所または構造については、より詳細に以下に説明する。
【０００５】
図面を簡素に明確にするために、図面内の要素は必ずしも同尺に描かれるわけではなく、異なる図面内の同一の参照番号は同一の要素を示す。さらに、周知の特徴および処理技術の説明および詳細は、本発明を不必要に不明瞭にしないために省略する。
【０００６】
図２は、製造の中間段階後の電子部品２００の上面図である。詳しくは、図２は、図１の方法１００の段階１０３と段階１０４との間の部品２００を図示する。部品２００は、表面２０２を有する基板２０１を備える。好適な実施例においては、基板２０１は、たとえばシリコンなどの半導体によって構成される。半導体基板は、表面２０２を形成するエピタキシャル層を備えることもあり、あるいは、半導体基板は絶縁体上半導体（SOI： semiconductor-on-insulator）基板によって構成されることもある。代替の実施例においては、基板２０１は、たとえばガラスなどの非半導体材料で構成されることもある。
【０００７】
部品２００は、基板２０１によって支持される抵抗構造２１０も備える。圧力センサにおいては、抵抗は圧抵抗（piezoresistor）と呼ばれ、圧抵抗は個々の応力感知抵抗のネットワークによって構成することができる。抵抗構造２１０は、好ましくは基板２０１の表面２０２をドーピングすることによって形成される。ドーパントを活性化および拡散させて、抵抗構造２１０の所望の構造を形成することができる。図２に示される実施例においては、抵抗構造２１０は、局在型ホイートストーン・ブリッジ構造（localized Wheatstone Bridge configuration）内に配列される４つの個別の抵抗を有する。特に基板２０１が半導体材料で構成されない場合の代替例としては、抵抗構造２１０を基板２０１の表面２０２上に形成することができる。
【０００８】
複数の相互接続線２２０は、基板２０１に支持され、抵抗構造２１０に電気的に結合される。相互接続線２２０は、好ましくは基板２０１の表面２０２をドーピングすることにより形成される。また、好適な実施例においては、相互接続線２２０は抵抗構造２１０よりも高濃度にドーピングされ、また抵抗構造２１０のに先立って形成される。
【０００９】
複数の相互接続線２３０が、基板２０１の表面２０２上に形成される。好ましくは、相互接続線２３０はアルミニウムまたは銅などの金属によって構成され、相互接続線２２０に電気的に結合される。相互接続線２３０も、ボンディング・パッド２４０の少なくとも下側支持部分を形成するために用いられる。パッド２４０は、ワイヤ・ボンディング，フリップチップ・ボンディング，テープ自動化ボンディング（tape-automated-bonding）またはその他の同様の相互接続技術のために利用することができる。
【００１０】
図２の破線は、基板２０１の中央部に基板２０１の下側から後になって形成されるダイアフラムまたはメンブレンの端部，周辺または周縁２０５を表す。破線は、ダイアフラムおよび抵抗構造２１０と相互接続線２２０，２３０との間の相対的位置または配置を示すために図２内に図示される。これについては、以下に、より詳細に説明する。
【００１１】
図３は、後の製造段階後の電子部品２００の上面図である。詳しくは、図３は、図１の方法１００の段階１０６の後の部品２００を示す。パッシベーション層３００が基板２０１の表面２０２上に形成され、抵抗構造２１０（図２）および相互接続線２２０，２３０（図２）を覆う。層３００は、下層構造を保護する。層３００は、好ましくは、基板２０１の表面２０２と物理的に接触して、部品２００の圧力感度を最大にする複合圧力センサ・ダイアフラムの総合的な厚みを最小限に抑える。また、パッシベーション層３００は、好ましくは、たとえば、化学蒸着プロセス，熱成長プロセスなどにより付着される窒化シリコンまたは酸化シリコンなどの単独の誘電層あるいは複数の誘電層または膜で構成される。しかし、層３００は、たとえば、スパタリング，蒸着，化学蒸着などにより付着される金属または半導体などの他の材料で構成することもできる。
【００１２】
層３００がパターニングされて、層３００内に少なくとも１つの孔が形成される。部品２００においては、層３００内のパターン３１０は２つの孔３１１，３１２からなる。好適な実施例においては、層３００の部分を除去するプロセスによって、孔３１１，３１２を貫通して基板２０１の表面２０２の部分が露出される。層３００内には他の孔３２０も形成されて、ボンディング・パッド２４０を露出するが、孔３２０はパターン３１０の一部ではない。
【００１３】
パターン３１０は、層３００が抵抗構造２１０と相互接続線２２０，２３０（図２）との上に残るように形成される。パターン３１０は、抵抗構造２１０または相互接続線２２０，２３０の上には重ならずに、これらの構造を保護する。また、パターン３１０は層３００を別々の連続しない部分に分けることはない。そうではなくて、層３００はパターン３１０が形成された後も基板２０１の表面２０２上の連続する１つの層として残る。
【００１４】
凹部またはキャビティ４０１（図４）が基板２０１の対向面すなわち裏面内にエッチングされて、基板２０１内に感圧ダイアフラムまたはメンブレンを作り出す。キャビティ形成後にキャビティの脆性が増大することによる基板破断の可能性を小さくするために、キャビティは、パターニング層３００の後で基板２０１内に形成することが好ましい。キャビティは、後の図面に図示される。
【００１５】
図４は、図３の切断線４−４に沿って切った電子部品２００の断面図であり、図５は図３の切断線５−５に沿って切った電子部品２００の断面図である。キャビティ４０１は基板２０１の表面２０３からエッチングされる。表面２０３は表面２０２の対向面である。キャビティ４０１は、基板２０１内で所望の結晶面を異方性エッチングする従来の湿式エッチャントを用いて形成することができる。
【００１６】
キャビティ４０１の形成により、基板２０１内に感圧メンブレンまたはダイアフラム４０３が作られる。基板２０１内のエッチ・ストップ層を用いて、ダイアフラム４０３の厚みを制御することができる。たとえば、基板２０１がSOI基板である場合はエッチ・ストップ層を酸化層とすることができ、基板２０１が表面２０２を形成するエピタキシャル層を有し、このエピタキシャル層が基板２０１の下側部分と比べて異なるドーピング・レベルを有する場合はエッチ・ストップ層をドーピングされたエピタキシャル層とすることができる。
【００１７】
本発明の説明を不明瞭にするのを避けるために、抵抗構造２１０および相互接続線２２０，２３０は図５には図示しない。しかし、抵抗構造２１０および相互接続線２２０がダイアフラム４０３内あるいはその上に位置するように、またパターン３１０がダイアフラム４０３上に位置するがダイアフラム４０３の少なくとも１つの端部上には位置しないように、ダイアフラム４０３が形成される。同様に、キャビティ４０１は抵抗構造２１０，相互接続線２２０およびパターン３１０の下に位置する。部品２００の信頼性と電気的性能を高めるために、相互接続線２２０はダイアフラム４０３の周縁２０５を超えて延在することが好ましく、それによって相互接続線２３０とボンディング・パッド２４０とはダイアフラム４０３上に重ならない。あるいはその上にない。
【００１８】
部品２００の動作中は、層３００を通り、ダイアフラム４０３の表面２０２に圧力がかけられ、ダイアフラム４０３はかけられた圧力に応じて湾曲する。ダイアフラム４０３が湾曲すると、抵抗構造２１０内の各抵抗の抵抗値は、個別の抵抗の整合によって異なる量だけ変わることがある。与えられる圧力に対する部品２００の感度を最大にするために、ダイアフラム４０３の端部の中心部分は抵抗構造２１０に位置するか、あるいはそれに隣接することが好ましい。
【００１９】
ダイアフラム４０３に圧力が与えられない状態で、トランスデューサ・オフセットが抵抗構造２１０内で測定される。以下に説明するように、部品２００の製造プロセスと、それに由来する部品２００の構造とが、抵抗構造２１０の平衡ホイートストーン・ブリッジ構造に関して好適なゼロのトランスデューサ・オフセットを提供する助けとなる。
【００２０】
層３００内の固有の応力がダイアフラム４０３および層３００の変形または湾曲を生む。しかし、層３００内のパターン３１０は、変形構造を制御するよう設計される。図４および図５に示されるように、ダイアフラム４０３の表面２０２の部分は圧縮応力を有し、表面２０２の他の部分は引張応力を有する。表面２０２のさらに別の部分の応力はゼロになる。この応力ゼロの部分が圧縮部分と引張部分との間に位置して、変曲部分（inflection portions）と呼ばれる。ダイアフラム４０３の図示されるような変形構造を得るためには、層３００は圧抵抗に近い周縁部２０５上に維持される。層３００内のパターン３１０は圧抵抗に近い周縁部２０５上にはない。また、パターン３１０は圧抵抗の近くにはあるが、その上には重ならない。
【００２１】
たとえば、図５において、ダイアフラムの表面２０２は、変曲部分５０１，５０２，５０３，５０４と、引張部分５０５，５０６，５０７と、圧縮部分５０８，５０９とを有する。温度ヒステリシス・エラーおよびオフセット・エラーの温度係数に対する部品２００の感度をなくするか、あるいは少なくとも最小限に抑えるために、抵抗構造２１０（図２）は、好ましくは、変曲部分５０１，５０２，５０３，５０４の１つの中心領域に位置する。抵抗構造２１０を表面２０２の圧縮部分と引張部分との間の応力変曲点に置くことにより、固有の応力や温度によるその変動により、部品２００の電気特性が劣化することはない。図２ないし図５に示される実施例においては、抵抗構造２１０は変曲部分５０４に位置する。
【００２２】
図２ないし図５に示される実施例においては、ダイアフラム４０３は、厚みが約１０〜３０マイクロメートル，幅が約０．５〜３ミリメートルで長さが約０．５〜３ミリメートルであり、層３００は約０．１〜２マイクロメートルの厚みを有する。また、孔３１１は孔幅３９２（図３）と孔位置３９１（図３）とを有し、これはダイアフラム４０３の中心から測定される。孔３１１，３１２（図３，４）は対称である。従って、孔は３１２は孔３１１と等しい位置と幅とを有するが、孔３１２がダイアフラム４０３の対向面に位置することが異なる。さらにこの実施例においては、抵抗構造２１０が図２の周縁部２０５の右側端部の中央から約５０〜７５０マイクロメートルに位置する。コンピュータ・シミュレーションによって、孔３１１，３１２が以下の範囲内にある位置を有するとき、変曲点は抵抗構造２１０の場所に位置することが実証されている。すなわち、約２００〜１４００マイクロメートルの孔位置と約２０〜７５０マイクロメートルの孔幅である。
【００２３】
図６は、電子部品６００の上面図である。部品６００は、図３の部品２００のパターン３１０とは異なるパターン６１０を有するパッシベーション層３００を備える。パターン６１０は、各々が圧力センサ・ダイアフラムの異なる角に隣接して位置する４つの孔６１１，６１２，６１３，６１４を有する。部品６００の圧抵抗は、図２の抵抗構造２１０の局在型ホイートストーン・ブリッジ構造を有することができ、あるいは、部品６００の圧抵抗は分布型ホイートストーン・ブリッジ構造（distributed Wheatstone Bridge configuration）を有することができる。これは下記の図９に示す。
【００２４】
図７は、電子部品７００の上面図である。部品７００は、図３の部品２００のパターン３１０とは異なるパターン７１０を有するパッシベーション層３００を備える。パターン３１０とは異なり、パターン７１０は１つの孔７１１を有し、この孔が、圧力センサ・ダイアフラム上で層３００を少なくとも２つの連続しない部分に分割する。図６のパターン６１０と同様に、パターン７１０は図２に示される局在型ホイートストーン・ブリッジ構造または図９に後述される分布型ホイートストーン・ブリッジ構造と共に用いることができる。
【００２５】
図８は、電子部品８００の上面図である。部品８００は、複数の個別層からなるパッシベーション層８０５を備える。図８に図示される実施例においては、パッシベーション層８０５は２つの層すなわち上層８０６と下層８０７とから構成される。本実施例においては、層８０７は基板の表面上に付着することができ、層８０６は層８０７の上に付着することができる。層８０６，８０７は、図３のパッシベーション層３００に関して説明されたものと同様の材料で構築することができ、また、層８０６，８０７は、同一のあるいは互いに異なる材料で構築することができる。
【００２６】
図８に示されるように、パターン８１０を上層８０６内に形成あるいはエッチングして、層８０７の部分を露出させることができる。パターン８１０は以前の例のように、圧力センサ・ダイアフラムの中心上で対称形ではないことに留意されたい。パターン８１０は、層８０６を別々の部分に分割しない１つの孔８１１で構成することができる。層８０６内にパターン８１０を形成するプロセスによって、層８０６，８０７が異なる材料で構成される場合に、層８０７がパターンに重ならないようにすることが容易にできる。層８０６，８０７が同様の材料で構成される場合、パターン８１０を両層８０６，８０７内に容易に形成することができる。パターン８１０は、図２に示される抵抗構造２１０と共に用いることが好ましい。
【００２７】
図９は、分布型ホイートストーン・ブリッジ構造を示す電子部品９００の上面図である。部品９００は、図２の電子部品２００の異なる実施例である。部品９００は、非局在型すなわち分布型のホイートストーン・ブリッジ構造で基板２０１の表面２０２上に位置する抵抗構造９１０を有する。分布型構造においては、ホイートストーン・ブリッジ内の４つの抵抗は、局在型構造のように圧力センサ・ダイアフラムの同じ端部に隣接して位置しない。代わりに、分布型構造の４つの抵抗の各々は、圧力センサ・ダイアフラムの異なる端部に隣接して位置する。このような分布型構造においては、図９に示されるような追加のボンディング・パッドの必要性を当業者は認識されよう。部品９００では、図６のパターン６１０または図７のパターン７１０と同様のパターンを有するパッシベーション層を用いることが好ましい。
【００２８】
従って、従来技術の欠点を克服するために改良された電子部品が提供される。本明細書に開示される圧抵抗圧力センサは、温度ヒステリシス・エラーとオフセット・エラーの温度係数とに対する感度が低くなっている。この改善は、パッシベーション層を特定の構造にパターニングして、圧力センサ・ダイアフラムの変形を制御し、圧抵抗を圧力センサ・ダイアフラムの比較的応力のない場所に配置することにより達成することができる。信頼性と電気的性能のこの改善は、部品のコストを著しく高くせず、部品を著しく複雑にすることなく実行することができる。
【００２９】
本明細書に説明される本発明の開示される実施例はすべて、過度の実験を行わずに可能であり、実現および実用化をすることができる。発明者が意図する本発明を実行する最良の方法を上記に開示したが、本発明の実行はそれに限らない。さらに、本発明は好適な実施例を参照して特定的に図示および説明されたが、本発明の精神および範囲から逸脱することなく形態および詳細における変更を本明細書の開示に加えることが可能であることは当業者には理解頂けよう。例を挙げると、たとえば基板とパッシベーション層の材料組成，パッシベーション層パターンと圧力センサ・ダイアフラムの特定の幾何学形状およびパッシベーション層内のダイアフラムおよび孔の寸法など本明細書に明記される数多くの詳細事項は、本発明の理解を助けるために記述されたものであって、本発明の範囲を制限するために記述されたわけではない。
【００３０】
さらに、本明細書に説明される圧力センサは、図２の抵抗構造２１０または図９の抵抗構造９１０に示されるもののように、局在型または分布型のホイートストーン・ブリッジ構造を用いる必要はない。そうではなく、たとえば、図２および図３の抵抗構造２１０の代わりに部分的に分布型のホイートストーン・ブリッジ構造を用いることもできる。この実施例では、４つの圧抵抗のうち２つを図３において抵抗構造２１０が現在位置するダイアフラムの右側に配置し、残りの２つをダイアフラムの左側で、孔３１１と３１２との間であって、最初の２つの圧抵抗に直接的に対向する位置に配置することもできる。さらに、本明細書に開示されるホイートストーン・ブリッジ構造の代わりに、任意の適切な２端子または４端子抵抗測定法を用いることもできる。
【００３１】
別の例として、本明細書に説明される種々のパターンを、本明細書に説明される単層または多層パッシベーション層のうち任意のものと共に用いることができる。さらに、パターンをパッシベーション層の底部，中間または上部のみに形成したり、パターンを複数の多層パッシベーション層内に形成することもできる。しかし、一般的に、圧力センサ・ダイアフラムの所望の変形構造を得るためには、パッシベーション層開口部は、圧抵抗の位置に近いことが好ましい。また、一般的に、パッシベーション層は、圧力センサ・ダイアフラムの少なくとも約２０ないし８０パーセントを覆うことが好ましい。また、圧力センサ・ダイアフラムの所望の圧縮部分および引張部分は、圧力センサ・ダイアフラムの両面上にパッシベーション層を付着し、１つまたは両方の層をパターニングすることによって得ることができる。
【００３２】
さらに別の例として、パッシベーション層が単層で構成される場合でも、パッシベーション層内のパターンをパッシベーション層全体を貫通してエッチングする必要はない。さらに、パッシベーション層は、圧力センサ・ダイアフラムの全周縁部に重なる必要もない。しかし、本明細書に述べた利点を最大限に生かすためには、パッシベーション層は、圧抵抗に隣接する周縁部上に留まることが好ましい。
【００３３】
従って、本発明の開示は制限を加えるためのものではない。そうではなく、本発明の開示は、特許請求の範囲に明記される本発明の範囲を説明するためのものである。本発明の範囲は、実施例および均等物に限定されるものと解釈すべきではない。
【図面の簡単な説明】
【図１】本発明による電子部品製造方法を概説する。
【図２】本発明による製造の中間段階後の電子部品の実施例の上面図である。
【図３】本発明による製造のその後の段階後の電子部品の実施例の上面図である。
【図４】本発明による図３の切断線４−４に沿った電子部品の断面図である。
【図５】本発明による図３の切断線５−５に沿った電子部品の断面図である。
【図６】本発明による電子部品の異なる実施例の上面図である。
【図７】本発明による電子部品のさらに別の実施例の上面図である。
【図８】本発明による電子部品のさらに別の実施例の上面図である。
【図９】本発明による図２の電子部品の異なる実施例の上面図である。
【符号の説明】
１００  方法
１０１  互いに対向する第１表面および第２表面を有する半導体基板を設ける
１０２  半導体基板の第１表面をドーピングして、圧抵抗と第１群の相互接続線とを形成する
１０３  半導体基板の第１表面上に第２群の相互接続線を付着する
１０４  半導体基板の第１表面上にパッシベーション層を付着する
１０５  パッシベーション層をパターニングする
１０６  半導体基板の第２表面内にキャビティをエッチングして半導体基板内にダイアフラムを形成し、このとき圧抵抗と第１群の相互接続線とはダイアフラム内に位置する
【図１】
0005057606.tif 000002
【図２】
0005057606.tif 000003
【図３】
0005057606.tif 000004
【図４】
0005057606.tif 000005
【図５】
0005057606.tif 000006
【図６】
0005057606.tif 000007
【図７】
0005057606.tif 000008
【図８】
0005057606.tif 000009
【図９】
0005057606.tif 000010