(57)【特許請求の範囲】
【請求項１】
電源モジュールと複数のＤＵＴの電源端子が分岐されたフォースラインとリレーの直列回路および分岐されたセンスラインとリレーの直列回路を介して接続され、これらフォースラインとセンスラインにリレーを介して診断ブロックが接続された半導体試験装置において、
各ＤＵＴの電源端子に接続されるフォースラインとセンスラインが、リレーよりもＤＵＴ側の位置でそれぞれ抵抗を介して接続されたことを特徴とする半導体試験装置。
【請求項２】
前記フォースラインとセンスラインを接続する抵抗の端部間に、リレーが接続されたことを特徴とする請求項１記載の半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体試験装置に関し、詳しくは、電源モジュールから複数のスイッチやリレーを介して測定対象半導体（以下ＤＵＴという）に電源を供給するように構成された半導体試験装置におけるリレーの診断に関するものである。
【０００２】
半導体試験装置には、電源モジュールから複数のスイッチやリレーを介してＤＵＴに電源を供給するように構成されたものがある。図５はこのような従来の半導体試験装置の一例を示すブロック図であり、２つの出力系統を有する共通の電源モジュールＤＰＳ(Device Power Supply)から、複数のスイッチＳ＊やリレーＲＬ＊＊(＊は添え字を表わす)および接続ユニットＣＵを介して、ＤＵＴインタフェースＤＩＦに実装されている２個のＤＵＴ１，ＤＵＴ２に、個別または同時に電源を供給するように構成されている。
【０００３】
図５において、電源モジュールＤＰＳは、以下の機能を有している。
１）ＤＵＴへ電圧を印加する電圧印加機能
２）ＤＵＴの消費する電流を測定する電流測定機能
３）ＤＵＴの電源端子の電位を測定する電圧測定機能
【０００４】
電圧印加系統は、Ｄ／Ａ変換器ＤＡＣの出力電圧を演算増幅器Ｕ１により抵抗Ｒ２，Ｒ３の比で決まる利得で反転増幅してＤＵＴ１，ＤＵＴ２の電源端子に印加するように構成されている。
【０００５】
Ｄ／Ａ変換器ＤＡＣの出力端子には抵抗Ｒ２とＲ３が直列接続され、これら抵抗Ｒ２とＲ３の接続中点は演算増幅器Ｕ１の反転入力端子に接続されている。演算増幅器Ｕ１の非反転入力端子は共通電位点に接続されている。演算増幅器Ｕ１の出力端子には抵抗Ｒ１を介してリレーＲＬ１Ｆ，ＲＬ２Ｆ，ＲＬ−ＤＦが接続されている。
【０００６】
抵抗Ｒ１の一端には演算増幅器Ｕ３の非反転入力端子が接続され、他端には演算増幅器Ｕ３の反転入力端子が接続されている。抵抗Ｒ１は演算増幅器Ｕ１の出力電流を電圧に変換するものであり、この変換電圧は演算増幅器Ｕ３とスイッチＳ１の直列回路を介してＡ／Ｄ変換器ＡＤＣの入力端子に入力されている。
【０００７】
抵抗Ｒ３の他端はバッファ接続された演算増幅器Ｕ２の出力端子に接続されている。この演算増幅器Ｕ２の出力端子も、スイッチＳ２を介してＡ／Ｄ変換器ＡＤＣの入力端子に接続されている。
【０００８】
Ａ／Ｄ変換器ＡＤＣの出力データは制御回路ＣＴＬに入力されている。制御回路ＣＴＬはマイクロプロセッサＭＰＵに接続されるとともにＤ／Ａ変換器ＤＡＣにも接続されている。
【０００９】
なお、マイクロプロセッサＭＰＵは、テスタバスＴＢを介してホストコンピュータＨＣに接続されている。
【００１０】
演算増幅器Ｕ２の非反転入力端子には、リレーＲＬ−ＤＳ，ＲＬ１Ｓ，ＲＬ２Ｓが接続される。リレーＲＬ１Ｆ，ＲＬ２Ｆはフォースラインを２分岐する出力系統のリレーであり、リレーＲＬ１Ｓ，ＲＬ２Ｓはセンスラインを２分岐する出力系統のリレーである。
【００１１】
リレーＲＬ１ＳはコネクタＣＮ１Ｓを介して接続ユニットＣＵのケーブルＷ１Ｓの一端に接続され、リレーＲＬ２ＳはコネクタＣＮ２Ｓを介して接続ユニットＣＵのケーブルＷ２Ｓの一端に接続され、リレーＲＬ１ＦはコネクタＣＮ１Ｆを介して接続ユニットＣＵのケーブルＷ１Ｆの一端に接続され、リレーＲＬ２ＦはコネクタＣＮ２Ｆを介して接続ユニットＣＵのケーブルＷ２Ｆの一端に接続されている。
【００１２】
接続ユニットＣＵのケーブルＷ１Ｓの他端はコネクタＣＮ１１を介してＤＵＴインタフェースＤＩＦに実装されているＤＵＴ１の電源端子Ｖｃｃに接続され、接続ユニットＣＵのケーブルＷ２Ｓの他端はコネクタＣＮ２１を介してＤＵＴインタフェースＤＩＦに実装されているＤＵＴ２の電源端子Ｖｃｃに接続され、接続ユニットＣＵのケーブルＷ１Ｆの他端はコネクタＣＮ１２を介してＤＵＴインタフェースＤＩＦに実装されているＤＵＴ１の電源端子Ｖｃｃに接続され、接続ユニットＣＵのケーブルＷ２Ｆの他端はコネクタＣＮ２２を介してＤＵＴインタフェースＤＩＦに実装されているＤＵＴ２の電源端子Ｖｃｃに接続されている。
【００１３】
診断ブロックＤＧＢ(Diagnosis Block)は、電源モジュールＤＰＳの電圧印加確度や電圧/電流測定精度の校正または機能診断や精度診断を行うためのものである。
【００１４】
診断ブロックＤＧＢにおいて、リレーＲＬＤ１の一端はリレーＲＬ−ＤＦとＲＬＤ２の接続点に接続され、リレーＲＬＤ１の他端はリレーＲＬ−ＤＳとＲＬＤ３の接続点に接続されている。リレーＲＬＤ２の他端はリレーＲＬＤ３の他端とともに基準抵抗Ｒ１０を介して共通電位点に接続されている。リレーＲＬＤ４の一端はリレーＲＬ−ＤＳとＲＬＤ１とＲＬＤ３との接続点に接続され、リレーＲＬＤ４の他端は基準電圧源Ｕ１０を介して共通電位点に接続されている。そして、これらリレーＲＬ−ＤＳとＲＬＤ１とＲＬＤ３とＲＬＤ４との接続点はスイッチＳ３を介してＡ／Ｄ変換器ＡＤＣの入力端子に接続されている。
【００１５】
なお、図５では診断ブロックＤＧＢにはフォースライン／センスラインをそれぞれ２分岐した出力系統のリレーＲＬ１Ｆ，ＲＬ２Ｆ／リレーＲＬ１Ｓ，ＲＬ２Ｓの演算増幅器Ｕ２との接続点側に接続された接続系統のリレーＲＬ−ＤＳ，ＲＬ−ＤＦを介して１つのＤＰＳしか接続していないが、一般には複数のＤＰＳ回路が接続される構成をとり、ＤＰＳを切換えながら校正・診断を行う。また、複数のＤＰＳが実装されたプリント板アッセンブリーの中に診断ブロックＤＧＢを有する形態や、診断ブロックＤＧＢはＤＰＳ回路とは異なるカードに実装され複数のＤＰＳカードが接続されるような形態もある。
【００１６】
図５の回路構成において、たとえばＤＵＴ１に選択的に電源を供給する場合は、出力系統のリレーＲＬ１ＳとＲＬ１Ｆを閉じてリレーＲＬ２ＳとＲＬ２Ｆを開くことにより、ＤＵＴ１へのみ電源を供給する経路が形成される。
【００１７】
これに対し、ＤＵＴ２に選択的に電源を供給する場合は、出力系統のリレーＲＬ１ＳとＲＬ１Ｆを開いてリレーＲＬ２ＳとＲＬ２Ｆを閉じることにより、ＤＵＴ２へのみ電源を供給する経路が形成される。
【００１８】
さらに、ＤＵＴ１とＤＵＴ２に同時に電源を供給する場合は、出力系統のリレーＲＬ１ＳとＲＬ１Ｆを閉じるとともにリレーＲＬ２ＳとＲＬ２Ｆも閉じることにより、ＤＵＴ１への電源供給経路とＤＵＴ２への電源供給経路が同時に形成される。
【００１９】
図６は従来の半導体試験装置の他の例の主要部分を示すブロック図であり、図５と共通する部分には同一の符号を付けている。図５との相違点は、診断ブロックＤＧＢのＤＰＳ回路との接続位置であり、図６では出力系統のリレーＲＬ１Ｆ，ＲＬ２Ｆ／リレーＲＬ１Ｓ，ＲＬ２Ｓと接続ユニットＣＵとの間に接続されている。
【００２０】
図６において、リレーＲＬＤ１の一端はリレーＲＬ１ＤＦとＲＬ２ＤＦとＲＬＤ２の接続点に接続され、リレーＲＬＤ１の他端はリレーＲＬ１ＤＳとＲＬ２ＤＳとＲＬＤ３の接続点に接続されている。リレーＲＬ１ＤＦの他端はリレーＲＬ１ＦとコネクタＣＮ１Ｆとの接続点に接続され、リレーＲＬ２ＤＦの他端はリレーＲＬ２ＦとコネクタＣＮ２Ｆとの接続点に接続され、リレーＲＬ１ＤＳの他端はリレーＲＬ１ＳとコネクタＣＮ１Ｓとの接続点に接続され、リレーＲＬ２ＤＳの他端はリレーＲＬ２ＳとコネクタＣＮ２Ｓとの接続点に接続されている。
【００２１】
特許文献１には、ＩＣテスタの診断装置およびＩＣテスタの診断方法の構成が記載されている。
【００２２】
【特許文献１】特開２００２−３３３４７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかし、図５の回路構成によれば、接続ユニットＣＵやＤＵＴインタフェースＤＩＦが切り離されてしまうと、出力系統のリレーＲＬ１ＳとＲＬ１ＦおよびリレーＲＬ２ＳとＲＬ２Ｆがそれぞれ直列に接続されなくなってしまい、これらのリレーについて故障の有無を検出できなくなってしまう。
【００２４】
これに対し、図６の回路構成によれば、接続ユニットＣＵやＤＵＴインタフェースＤＩＦが切り離されてしまっても、接続系統のリレーＲＬ１ＤＦ，ＲＬ２ＤＦ，ＲＬ１ＤＳ，ＲＬ２ＤＳを介して出力系統のリレーＲＬ１ＳとＲＬ１ＦおよびリレーＲＬ２ＳとＲＬ２Ｆがそれぞれ直列に接続できるのでこれら直列経路の故障の有無は検出できるが、故障を検出した場合にその原因が出力系統のリレーＲＬ１Ｓ，ＲＬ１Ｆ，ＲＬ２Ｓ，ＲＬ２Ｆのいずれかの故障によるものなのか、診断ブロックＤＧＢを接続する接続系統のリレーＲＬ１ＤＦ，ＲＬ２ＤＦ，ＲＬ１ＤＳ，ＲＬ２ＤＳのいずれかの故障によるものかまでは特定できない。
【００２５】
本発明は、このような課題を解決するものであり、その目的は、比較的簡単な回路構成で、ＤＵＴへの直流電源出力系統または診断ブロック接続系統のいずれのリレーが故障したのかまでも特定できる半導体試験装置を実現することにある。
【課題を解決するための手段】
【００２６】
このような課題を達成するために、本発明のうち請求項１記載の発明は、電源モジュールと複数のＤＵＴの電源端子が分岐されたフォースラインとリレーの直列回路および分岐されたセンスラインとリレーの直列回路を介して接続され、これらフォースラインとセンスラインにリレーを介して診断ブロックが接続された半導体試験装置において、各ＤＵＴの電源端子に接続されるフォースラインとセンスラインが、リレーよりもＤＵＴ側の位置でそれぞれ抵抗を介して接続されたことを特徴とする。
【００２７】
請求項２記載の発明は、請求項１記載の半導体試験装置において、前記フォースラインとセンスラインを接続する抵抗の端部間に、リレーが接続されたことを特徴とする。
【発明の効果】
【００２８】
本発明によれば、リレーのＯＮ／ＯＦＦを組み合わせて複数の経路を切り換えることにより、故障しているリレーを特定できる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明について、図面を用いて詳細に説明する。図１は本発明の一実施例の主要部分を示すブロック図であり、図５と共通する部分には同一の符号を付けている。図１と図５の違いは、出力系統のリレーＲＬ１Ｆ，ＲＬ２Ｆ／リレーＲＬ１Ｓ，ＲＬ２Ｓと接続ユニットＣＵとの間に抵抗１０１と１０２が接続されていることである。
【００３０】
すなわち、抵抗１０１の一端はリレーＲＬ１ＳとコネクタＣＮ１Ｓとの間に接続されて抵抗１０１の他端はリレーＲＬ１ＦとコネクタＣＮ１Ｆとの間に接続され、抵抗１０２の一端はリレーＲＬ２ＳとコネクタＣＮ２Ｓとの間に接続されて抵抗１０２の他端はリレーＲＬ２ＦとコネクタＣＮ２Ｆとの間に接続されている。これら抵抗１０１，１０２の抵抗値は、電源モジュールＤＰＳの電圧印加確度に影響を与えない程度にリレーＣＮ１Ｓ，ＣＮ１Ｆ，ＣＮ２Ｓ，ＣＮ２ＦからＤＵＴの電源端子までの経路インピーダンスよりも十分大きくする必要があり、本実施例では１０ｋΩ程度に設定している。
【００３１】
図２は図１の構成における経路説明図であり、リレーおよびスイッチを選択的にＯＮにすることにより、経路１〜経路４を設定する。
＜経路１＞
経路１では、リレーＲＬ１Ｓ，ＲＬ１ＦとスイッチＳ２を選択的にＯＮにする。
これにより、Ｄ／Ａ変換器ＤＡＣ→演算増幅器Ｕ１→リレーＲＬ１Ｓ→抵抗Ｒ１０１→リレーＲＬ１Ｆ→演算増幅器Ｕ２→スイッチＳ２→Ａ／Ｄ変換器ＡＤＣの経路が形成される。
【００３２】
ここで、リレーＲＬ１Ｓ，ＲＬ１Ｆが故障していなければ、演算増幅器Ｕ２の出力として、Ｄ／Ａ変換器ＤＡＣの設定出力電圧に対応した所定の期待電圧が出力される。したがって、演算増幅器Ｕ２の出力電圧をＡ／Ｄ変換器ＡＤＣで測定することにより、経路１におけるリレーＲＬ１Ｓ，ＲＬ１Ｆの故障の有無を診断できる。
【００３３】
＜経路２＞
経路２では、リレーＲＬ２Ｓ，ＲＬ２ＦとスイッチＳ２を選択的にＯＮにする。
これにより、Ｄ／Ａ変換器ＤＡＣ→演算増幅器Ｕ１→リレーＲＬ２Ｓ→抵抗Ｒ１０２→リレーＲＬ２Ｆ→演算増幅器Ｕ２→スイッチＳ２→Ａ／Ｄ変換器ＡＤＣの経路が形成される。
【００３４】
ここで、リレーＲＬ２Ｓ，ＲＬ２Ｆが故障していなければ、演算増幅器Ｕ２の出力として、Ｄ／Ａ変換器ＤＡＣの設定出力電圧に対応した所定の期待電圧が出力される。したがって、演算増幅器Ｕ２の出力電圧をＡ／Ｄ変換器ＡＤＣで測定することにより、経路２におけるリレーＲＬ２Ｓ，ＲＬ２Ｆの故障の有無を診断できる。
【００３５】
＜経路３＞
経路３では、出力系統のリレーＲＬ１Ｆ，ＲＬ２Ｆ，ＲＬ１Ｓ，ＲＬ２Ｓを全てＯＦＦにするとともに、リレーＲＬ−ＤＳ，ＲＬＤ４とスイッチＳ２を選択的にＯＮにする。
これにより、基準電圧源Ｕ１０→リレーＲＬ−ＤＳ→演算増幅器Ｕ２→スイッチＳ２→Ａ／Ｄ変換器ＡＤＣの経路が形成される。
【００３６】
ここで、リレーＲＬ−ＤＳ，ＲＬＤ４が故障していなければ、演算増幅器Ｕ２の出力として、基準電圧源Ｕ１０の設定出力電圧が出力される。したがって、演算増幅器Ｕ２の出力電圧をＡ／Ｄ変換器ＡＤＣで測定することにより、経路３におけるリレーＲＬ−ＤＳ，ＲＬＤ４の故障の有無を診断できる。
【００３７】
＜経路４＞
経路３でリレーＲＬ−ＤＳが故障していなことを確認した後、経路４での診断を行う。  経路４では、出力系統のリレーＲＬ１Ｆ，ＲＬ２Ｆ，ＲＬ１Ｓ，ＲＬ２Ｓを全てＯＦＦにするとともに、リレーＲＬ−ＤＳ，ＲＬ−ＤＦ，ＲＬＤ１とスイッチＳ３を選択的にＯＮにする。
【００３８】
これにより、演算増幅器Ｕ１→リレーＲＬ−ＤＦ→リレーＲＬＤ１→演算増幅器Ｕ２→抵抗Ｒ３→演算増幅器Ｕ１よりなる帰還ループが形成されるとともに、Ｄ／Ａ変換器ＤＡＣ→演算増幅器Ｕ１→リレーＲＬ−ＤＦ→リレーＲＬＤ１→スイッチＳ３→Ａ／Ｄ変換器ＡＤＣの経路が形成される。
【００３９】
ここで、リレーＲＬ−ＤＦ，ＲＬＤ１が故障していなければ、Ａ／Ｄ変換器ＡＤＣはＤ／Ａ変換器ＤＡＣの設定出力電圧に対応した所定の期待電圧を測定することができ、経路４におけるリレーＲＬ−ＤＦ，ＲＬＤ１の故障の有無を診断できる。
【００４０】
図３は本発明の他の実施例の主要部分を示すブロック図であり、図１と共通する部分には同一の符号を付けている。図３と図１の違いは、図３では抵抗１０１とコネクタＣＮ１Ｓの接続点と抵抗１０２とコネクタＣＮ２Ｓの接続点の間にリレーＲＬ１０１が接続されていることである。
【００４１】
図４は図２の構成における経路説明図であり、リレーおよびスイッチを選択的にＯＮにすることにより、経路１１〜経路１４を設定する。ここで、経路１１と１２は図２の経路１と２と等価であり、それらの説明は省略する。
【００４２】
＜経路１３＞
経路１３では、出力系統のリレーＲＬ１Ｆ，ＲＬ２Ｓと、スイッチＳ２とリレーＲＬ１０１とを選択的にＯＮにする。
これにより、Ｄ／Ａ変換器ＤＡＣ→演算増幅器Ｕ１→リレーＲＬ１Ｆ→リレーＲＬ１０１→リレーＲＬ２Ｓ→演算増幅器Ｕ２→スイッチＳ２→Ａ／Ｄ変換器ＡＤＣの経路が形成される。
【００４３】
ここで、リレーＲＬ１Ｆ，ＲＬ２Ｓ，ＲＬ１０１が故障していなければ、演算増幅器Ｕ２の出力としてＤ／Ａ変換器ＤＡＣの設定出力電圧に対応した所定の期待電圧が出力されるので、演算増幅器Ｕ２の出力電圧をＡ／Ｄ変換器ＡＤＣで測定することにより、経路１３におけるリレーＲＬ１Ｆ，ＲＬ２Ｓ，ＲＬ１０１の故障の有無を診断できる。
【００４４】
＜経路１４＞
経路１４では、出力系統のリレーＲＬ１Ｓ，ＲＬ２Ｆと、スイッチＳ２とリレーＲＬ１０１とを選択的にＯＮにする。
これにより、Ｄ／Ａ変換器ＤＡＣ→演算増幅器Ｕ１→リレーＲＬ２Ｆ→リレーＲＬ１０１→リレーＲＬ１Ｓ→演算増幅器Ｕ２→スイッチＳ２→Ａ／Ｄ変換器ＡＤＣの経路が形成される。
【００４５】
ここで、リレーＲＬ２Ｆ，ＲＬ１Ｓ，ＲＬ１０１が故障していなければ、演算増幅器Ｕ２の出力としてＤ／Ａ変換器ＤＡＣの設定出力電圧に対応した所定の期待電圧が出力されるので、演算増幅器Ｕ２の出力電圧をＡ／Ｄ変換器ＡＤＣで測定することにより、経路１３におけるリレーＲＬ２Ｆ，ＲＬ１Ｓ，ＲＬ１０１の故障の有無を診断できる。
【００４６】
また、経路１１または経路１２でリレーの故障があることを検出した場合、経路１３または経路１４で診断を行うことで故障しているリレーを特定することが可能となる。
【００４７】
また、経路１１または経路１２でリレーの故障は検出されず、経路１３または経路１４でリレーの故障が検出された場合には、リレーＲＬ１０１の故障であることを特定できる。
【００４８】
なお、上記実施例では、分岐されたフォースラインとリレーの直列回路および分岐されたセンスラインとリレーの直列回路を介して１つのＤＰＳ回路から２個のＤＵＴに電源を供給する例を説明したが、ＤＵＴは３個以上であってもよく、ＤＵＴの数に応じてフォースラインとセンスラインの分岐数を増やしてリレーを直列接続し、各ＤＵＴの電源端子に接続されるフォースラインとセンスラインを、リレーよりもＤＵＴ側の位置でそれぞれ抵抗を介して接続すればよい。
【００４９】
以上説明したように、本発明によれば、ＤＵＴへの直流電源出力系統または診断ブロック接続系統のいずれのリレーが故障したのかまでも特定できる半導体試験装置が実現できる。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施例の主要部分を示すブロック図である。
【図２】図１の構成における経路説明図である。
【図３】本発明の他の実施例の主要部分を示すブロック図である。
【図４】図２の構成における経路説明図である。
【図５】従来の半導体試験装置の一例を示すブロック図である。
【図６】従来の半導体試験装置の他の例の主要部分を示すブロック図である。
【符号の説明】
【００５１】
ＤＵＴ  測定対象半導体
ＤＰＳ  電源モジュール
ＤＩＦ  ＤＵＴインタフェース
ＤＡＣ  Ｄ／Ａ変換器
Ｕ１〜Ｕ３  演算増幅器
Ｓ＊  スイッチ
ＲＬ＊＊  リレー
ＡＤＣ  Ａ／Ｄ変換器
ＤＧＢ  診断ブロック
Ｒ１０１，Ｒ１０２  抵抗
【図１】
0004893962.tif 000002
【図２】
0004893962.tif 000003
【図３】
0004893962.tif 000004
【図４】
0004893962.tif 000005
【図５】
0004893962.tif 000006
【図６】
0004893962.tif 000007