(57)【特許請求の範囲】
【請求項１】
ゲート信号線からの走査信号によって駆動される薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備える画素を有し、
前記画素はその領域内に少なくとも光反射膜を備え、
前記光反射膜は、前記ドレイン信号線と同層であって、その表面に凹凸を有して形成され、
前記光反射膜を被って形成される表面が平坦化された絶縁膜の上面に前記画素電極が形成され、
前記絶縁膜に前記光反射膜と重畳され前記画素電極と絶縁される電極が介層され前記画素電極は、該画素電極と絶縁される前記電極と重畳して形成される
ことを特徴とする液晶表示装置。
【請求項２】
前記画素電極と該画素電極と絶縁される前記電極は透明導電膜で形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
ゲート信号線からの走査信号によって駆動される薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備える画素を有し、
前記画素はその領域内に少なくとも光反射膜を備え、
前記光反射膜は、前記ドレイン信号線と同層であって、その表面に凹凸を有して形成され、
前記光反射膜を被って形成される表面が平坦化された絶縁膜の上面に前記画素電極が形成され、
前記絶縁膜に前記光反射膜と重畳され前記画素電極と絶縁される電極が介層され、
前記光反射膜は、画素の両脇に位置づけられる各ドレイン信号線のうち一方のドレイン信号線と接続され他方のドレイン信号線と分離されて形成され、当該分離箇所には、少なくとも前記ゲート信号線の延在部が重ね合わされて配置されている
ことを特徴とする液晶表示装置。
【請求項４】
液晶表示装置は横電界型からなり、前記画素電極は、複数の電極群で構成されていることを特徴とする請求項２に記載の液晶表示装置。
【請求項５】
液晶表示装置は縦電界型からなり、前記画素電極と絶縁される前記電極は容量電極であることを特徴とする請求項２に記載の液晶表示装置。
【請求項６】
前記画素電極と絶縁される前記電極はその表面に凹凸を有する光反射膜で形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
ドレイン信号線と同層で形成される光反射膜と前記画素電極と絶縁される前記電極はその間に介在された絶縁膜を誘電体膜とする容量素子を構成することを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
前記画素電極と絶縁される前記電極は、画素の両脇に位置づけられる各ドレイン信号線を跨って形成されていることを特徴とする請求項６に記載の液晶表示装置。
【請求項９】
前記反射膜は、その下層の絶縁膜に形成されたスルーホールを介して前記薄膜トランジスタのドレイン領域に直接に電気的に接続されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項１０】
前記画素電極は、その下層の絶縁膜に形成されたスルーホールを介して前記薄膜トランジスタのソース領域に直接に電気的に接続されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項１１】
前記薄膜トランジスタの半導体層はポリシリコン層で構成されていることを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、いわゆる半透過型と称され、画素領域の一部に光反射領域を備える液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置において、たとえば太陽等の外来光をも光源として画像を認識させるいわゆる半透過型と称される液晶表示装置が知られている。
【０００３】
液晶表示装置の各画素領域に、たとえば、バックライトからの光を透過させる光透過領域の他に、光反射膜を備えた光反射領域を設けることによって、該バックライトを消灯させても画像を認識できるように構成することができる。
【０００４】
このような液晶表示装置は、たとえば、下記特許文献１ないし４に開示がなされている。
【特許文献１】特開２００１−３５０１５８号公報
【特許文献２】特開２００４−２９６５０号公報
【特許文献３】特開平１０−１８６４１４号公報
【特許文献４】特開２００４−１５４６９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このように構成された液晶表示装置は、その画素の光反射領域に形成する光反射膜において、その表面に反射光の散乱を惹起せしめる凹凸を形成するのが通常となっている。光反射領域における画質の向上が図れるからである。
【０００６】
この場合、たとえ該光反射膜を被うように絶縁膜を形成しても該光反射膜の凹凸が該絶縁膜の表面に反映され、光反射領域における液晶の厚みが不均一になってコントラストを低下させるという不都合が生じる。
【０００７】
また、製造工数の低減を図るため、前記光反射膜の形成にあって、たとえば信号線と同層に形成する場合があるが、画素電極の間の寄生容量を回避するために該信号線と物理的に分離させて形成することから、該光反射膜の面積を大きくできず、光反射率を大きく確保できないという不都合が生じる。
【０００８】
本発明の目的は、製造工数を増加させることなく、光反射領域における表示の品質を向上させた液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１０】
（１）本発明による液晶表示装置は、たとえば、ゲート信号線からの走査信号によって駆動される薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備える画素を有し、
前記画素はその領域内に少なくとも光反射膜を備え、
前記光反射膜は、前記ドレイン信号線と同層であって、その表面に凹凸を有して形成され、
前記光反射膜を被って形成される表面が平坦化された絶縁膜の上面に前記画素電極が形成され、
前記絶縁膜に前記光反射膜と重畳され前記画素電極と絶縁される電極が介層され前記画素電極は、該画素電極と絶縁される前記電極と重畳して形成されることを特徴とする。
【００１１】
（２）本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、前記画素電極と該画素電極と絶縁される前記電極は透明導電膜で形成されていることを特徴とする。
【００１２】
（３）本発明による液晶表示装置は、たとえば、ゲート信号線からの走査信号によって駆動される薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備える画素を有し、
前記画素はその領域内に少なくとも光反射膜を備え、
前記光反射膜は、前記ドレイン信号線と同層であって、その表面に凹凸を有して形成され、
前記光反射膜を被って形成される表面が平坦化された絶縁膜の上面に前記画素電極が形成され、
前記絶縁膜に前記光反射膜と重畳され前記画素電極と絶縁される電極が介層され、
前記光反射膜は、画素の両脇に位置づけられる各ドレイン信号線のうち一方のドレイン信号線と接続され他方のドレイン信号線と分離されて形成され、当該分離箇所には、少なくとも前記ゲート信号線の延在部が重ね合わされて配置されていることを特徴とする。
【００１３】
（４）本発明による液晶表示装置は、たとえば、（２）の構成を前提とし、液晶表示装置は横電界型からなり、前記画素電極は、複数の電極群で構成されていることを特徴とする。
【００１４】
（５）本発明による液晶表示装置は、たとえば、（２）の構成を前提とし、液晶表示装置は縦電界型からなり、前記画素電極と絶縁される前記電極は容量電極であることを特徴とする。
【００１５】
（６）本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、前記画素電極と絶縁される前記電極はその表面に凹凸を有する光反射膜で形成されていることを特徴とする。
【００１６】
（７）本発明による液晶表示装置は、たとえば、（６）の構成を前提とし、ドレイン信号線と同層で形成される光反射膜と前記画素電極と絶縁される前記電極はその間に介在された絶縁膜を誘電体膜とする容量素子を構成することを特徴とする。
【００１７】
（８）本発明による液晶表示装置は、たとえば、（６）の構成を前提とし、前記画素電極と絶縁される前記電極は、画素の両脇に位置づけられる各ドレイン信号線を跨って形成されていることを特徴とする。
【００１８】
（９）本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、前記反射膜は、その下層の絶縁膜に形成されたスルーホールを介して前記薄膜トランジスタのドレイン領域に直接に電気的に接続されていることを特徴とする。
【００１９】
（１０）本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、前記画素電極は、その下層の絶縁膜に形成されたスルーホールを介して前記薄膜トランジスタのソース領域に直接に電気的に接続されていることを特徴とする。
【００２０】
（１１）本発明による液晶表示送致は、たとえば、（１）の構成を前提とし、前記薄膜トランジスタの半導体層はポリシリコン層で構成されていることを特徴とする。
【００２１】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【発明の効果】
【００２２】
このように構成した液晶表示装置は、製造工数を増加させることなく、光反射領域における表示の品質を向上させることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
【００２４】
〈実施例１〉
（等価回路）
図９は、本発明による液晶表示装置の一実施例を示す等価回路図である。この実施例における液晶表示装置はいわゆる横電界型と称されるもので、液晶を介して対向配置される各基板のうち一方の基板ＳＵＢ１の液晶側の画素領域において画素電極と対向電極とを備えるように構成される。
【００２５】
図９において、まず、たとえばガラスからなる基板ＳＵＢ１があり、この基板ＳＵＢ１の液晶側の面において、そのｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬ、およびｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成されている。
【００２６】
これらゲート信号線ＧＬとドレイン信号線ＤＬとで囲まれる矩形状の領域は画素ＰＩＸが形成される領域となっている。そして、これら各画素ＰＩＸはマトリックス状に配置され、その集合体は液晶表示領域ＡＲを構成するようになっている。
【００２７】
また、これら各画素ＰＩＸの領域にはゲート信号線ＧＬと平行に配置される対向電極ＣＴが配置されている。
【００２８】
各ゲート信号線ＧＬと対向電極ＣＴのたとえば一端（図中右端）は前記液晶表示領域ＡＲの外側に配置されている走査信号・対向電極駆動回路Ｖに接続されている。この走査信号・対向電極駆動回路Ｖによって、各ゲート信号線ＧＬには順次走査信号が供給されるとともに、対応する対向電極ＣＴに映像信号に対して基準となる基準信号が供給されるようになっている。
【００２９】
各ドレイン信号線ＤＬのたとえば一端（図中下側）は前記液晶表示領域ＡＲの外側に配置されている映像信号駆動回路Ｈに接続されている。この映像信号駆動回路Ｈによって、各ドレイン信号線ＤＬには前記走査信号の供給のタイミングに合わせて映像信号が供給されるようになっている。
【００３０】
各画素には、ゲート信号線Ｇｌからの走査信号によってオンする薄膜トランジスタＴＦＴを備え、このオンされた薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号が画素電極ＰＸに印加されるようになっている。
【００３１】
そして、画素電極ＰＸと前記対向電極ＣＴの間の電位差に応じた電界が液晶ＬＣに印加されるようになり、該電界に応じて液晶ＬＣの分子が挙動するようになっている。
【００３２】
この場合、画素電極ＰＸと対向電極ＣＴの間には液晶ＬＣによる容量の他に保持容量Ｃ１、絶縁膜容量Ｃ２が形成されている。このような各容量によって、画素電極ＰＸに供給された映像信号による電荷が該画素電極ＰＸに比較的長く蓄積されるようになっている。
【００３３】
（画素の構成)
図１は、本発明による液晶表示装置の画素の構成を示す図で、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面の構成を示す平面図である。また、図２は、図１のII−II線における断面図である。
【００３４】
なお、図１において、図中ｙ方向へ延在しｘ方向へ並設される各ドレイン信号線ＤＬとｘ方向へ延在しｙ方向へ並設される各ゲート信号線ＧＬで囲まれた各領域において一画素が構成されている。
【００３５】
そして、これら各画素において図中上側の領域において反射領域ＲＤを構成し、下側の領域において透過領域ＴＤを構成している。
【００３６】
また、この実施例では、各画素に備えられる薄膜トランジスタＴＦＴは、たとえば、当該画素の図中下側に隣接された他の画素の反射領域ＲＤ内に形成されるようになっている。
【００３７】
まず、ガラスからなる基板ＳＵＢ１（図２参照）があり、この基板ＳＵＢ１の液晶側の表面には、ＳｉＮからなる下地絶縁膜ＩＮ１（図２参照）およびＳｉＯからなる下地絶縁膜ＩＮ２（図２参照）が順次積層されて形成されている。これら下地絶縁膜ＩＮ１およびＩＮ２は該基板ＳＵＢ１内の不純物が後述する半導体層ＰＳへの侵入を阻止する機能を有する。
【００３８】
前記下地絶縁膜ＩＮ２の表面に島状からなる半導体層ＰＳが形成されている。この半導体層ＰＳは、たとえばポリシリコンからなり、各画素の画素駆動素子として機能する薄膜トランジスタＴＦＴの半導体層として構成されている。
【００３９】
この半導体層ＰＳは、図中ｙ方向に延在し、その一端側は当該画素の領域において、他端側は当該画素の下側に隣接する他の画素の領域に位置づけられて形成されている。
【００４０】
なお、この半導体層ＰＳは、後に説明で明らかとなるように、ゲート絶縁膜ＧＩを介して、そのほぼ中央部においてゲート信号線ＧＬ（ゲート電極ＧＴ）が交差するようにして配置され、その前記一端側はドレイン領域、前記他端側がソース領域として機能するようになっている。
【００４１】
ここで、薄膜トランジスタＴＦＴは、そのバイアスの印加状態によってドレイン領域とソース領域が入れ替わることになるが、この明細書では、便宜上、後述のドレイン信号線ＤＬと接続される側をドレイン領域、後述の画素電極ＰＸと接続される側をソース領域と称する。
【００４２】
そして、このように半導体層ＰＳが形成された基板ＳＵＢ１の表面にはたとえばＳｉＯからなる絶縁膜ＧＩが形成されている。この絶縁膜ＧＩは前記薄膜トランジスタＴＦＴの形成領域においてそのゲート絶縁膜として機能するようになっている。
【００４３】
前記絶縁膜ＧＩの表面には図中ｘ方向に延在しｙ方向に並設されてゲート信号線ＧＬが形成されている。このゲート信号線ＧＬは、図中上下に配置される各画素の領域の間において前記半導体層ＰＳのほぼ中央を交差するようにして形成されている。
【００４４】
そして、このゲート信号線ＧＬは、前記半導体層ＰＳの交差部の近傍において、該ゲート信号線ＧＬから枝別れし前記半導体層ＰＳのほぼ中央部を交差して配置されるゲート電極ＧＴを備えたパターンとして形成されている。ここで、前記ゲート信号線ＧＬの前記半導体層ＰＳの交差部も薄膜トランジスタＴＦＴのゲート電極として機能するようになっている。
【００４５】
なお、前記ゲート信号線ＧＬおよびゲート電極ＧＴを形成した後に、これらゲート信号線ＧＬおよびゲート電極ＧＴをマスクとして不純物をドープすることによって、前記半導体層ＰＳの前記ゲート信号線ＧＬおよびゲート電極ＧＴの下方にチャネル領域が形成された薄膜トランジスタＴＦＴを得ることができるようになっている。
【００４６】
また、前記ゲート信号線ＧＬは、図中下側の画素の領域に及んで図中ｙ方向に延在する突出部ＧＬ（Ｊ）を有するパターンとして形成されている。この突出部ＧＬ（Ｊ）は、後に説明で明らかとなるが、該突出部ＧＬ（Ｊ）が延在される側の画素において反射膜（図１において符号ＲＦで示す）とドレイン信号線ＤＬとの間の隙間に重ね合わされて形成され、前記反射膜ＲＦと異なる反射膜として機能するようになっている。
【００４７】
そして、ゲート信号線ＧＬが形成された基板ＳＵＢ１の表面にはたとえばＳｉＮからなる絶縁膜ＩＮ３（図２参照）が形成され、さらに、その上面には樹脂等の有機材料からなる絶縁膜ＩＮ４（図２参照）が塗布によって形成されている。この絶縁膜ＩＮ４を形成することによってその表面を平坦化できるようになっている。
【００４８】
絶縁膜ＩＮ４の表面にはドレイン信号線ＤＬが図中ｙ方向に延在しｘ方向に並設されて形成されている。
【００４９】
このドレイン信号線ＤＬは、たとえばその図中右側の各画素の反射領域ＲＤに形成される反射膜ＲＦと一体化させて形成されている。これにより、該反射膜ＲＦはドレイン信号線ＤＬの形成と同時に形成され、製造工数の低減を図ることができるようになる。また、該反射膜ＲＦの面積を大きくして形成することができる。
【００５０】
そして、該反射膜ＲＦは前記ドレイン信号線ＤＬと隣接して配置される図中右側のドレイン信号線ＤＬと僅かな隙間を有して離間されている。隣接するドレイン信号線ＤＬ同士で電気的な接続がなされないようにするためである。
【００５１】
前記反射膜ＲＦとドレイン信号線ＤＬとの間の前記隙間の部分には、平面的に観た場合、前記ゲート信号線ＧＬの突出部ＧＬ（Ｊ）が該隙間を充分に埋めるようにして配置され、該隙間においても、前記突出部ＧＬ（Ｊ）によって光反射機能をもたせるように構成している。
【００５２】
該ドレイン信号線ＤＬと反射膜ＲＦは、ＭｏＷ合金層とＡｌ合金層が順次積層された積層体から構成され、前記Ａｌ合金層は前記反射膜ＲＦにおいて反射効率の良好な面として機能するようになっている。
【００５３】
各画素の反射領域ＲＤに形成される前記反射膜ＲＦは、ゲート信号ＧＬ（前記突出部ＧＬ（Ｊ）を除く）および薄膜トランジスタＴＦＴ（そのソース領域側の端部を除く）を被って形成されている。
【００５４】
また、前記反射膜ＲＦはその表面に多数の凹部（凸部）ＲＧ２が形成されている。少なくとも前記反射膜ＲＦが形成される前記絶縁膜ＩＮ４の表面に凹部（凸部）ＲＧ１を形成することによって、該凹部（凸部）ＲＧ１を該反射膜ＲＦの表面に反映させるようにしたものである。このように前記反射膜ＲＦの表面に多数の凹部（凸部）ＲＧ２を形成することによって、該反射膜ＲＦの反射光を散乱させるようにしている。
【００５５】
そして、このように構成される前記反射膜ＲＦは、その下層の絶縁膜ＩＮ４、ＩＮ３および絶縁膜ＧＩを貫通して形成されるスルーホールＴＨ１を通して、薄膜トランジスタＴＦＴのドレイン領域と直接に（ドレイン電極を介することなく）接続がなされるようになっている。ドレイン信号線ＤＬからの映像信号はこの反射膜ＲＦを介して薄膜トランジスタＴＦＴのドレイン領域に供給されるようになっている。
【００５６】
このようにドレイン信号線ＤＬおよび反射膜ＲＦが形成された基板ＳＵＢ１の表面には、たとえば樹脂等の有機材料からなる絶縁膜ＩＮ５が形成されている。これにより該絶縁膜ＩＮ５の表面は、たとえ前記反射膜ＲＦに凹部（凸部）ＲＧ２が形成されていても、平坦化されて形成される。このことは、少なくとも光反射領域ＲＤにおいて、液晶ＬＣの厚さを均一にでき、表示の品質の向上を図ることができる。
【００５７】
この絶縁膜ＩＮ５の表面にはたとえばＩＴＯ（Indium Tin Oxide）等の透明導電膜からなる対向電極ＣＴが形成されている。
【００５８】
この対向電極ＣＴは後述の画素電極ＰＸとの間に電界を発生せしめる電極で、各画素において反射領域ＲＤおよび透過領域ＴＤに形成され、薄膜トランジスタＴＦＴのソース領域側の端部を被うことなく形成されている。これにより、後述の画素電極ＰＸとドレイン信号線ＤＬの間に絶縁された対向電極ＣＴが形成され、前記ドレイン信号線ＤＬと同層で接続された反射膜ＲＦを形成したとしても、ドレイン信号線ＤＬからの電界を前記対向電極ＣＴによって遮蔽でき、画素電極ＰＸに影響を及ぼすことがなく、画質の低下を抑制できるようになる。
【００５９】
対向電極ＣＴが薄膜トランジスタＴＦＴのソース領域側の端部を被うのを回避させているのは、後述の画素電極ＰＸと該ソース領域側の端部を電気的に接続させる必要があるからである。
【００６０】
各画素の対向電極ＣＴは図中左右に配置される画素の対向電極ＣＴと互いに接続されて形成され、これにより、該対向電極ＣＴは各ドレイン信号線ＤＬを跨ぐようにして形成されている。
【００６１】
このように対向電極ＣＴが形成された基板ＳＵＢ１の表面には、たとえばＳｉＮからなる絶縁膜ＩＮ６（図２参照）が形成されている。
【００６２】
そして、この絶縁膜ＩＮ６の表面にはたとえばＩＴＯ（Indium Tin Oxide）等の透明導電膜からなる画素電極ＰＸが形成されている。
【００６３】
この画素電極ＰＸは、図中ｙ方向に延在されｘ方向に並設された複数（図では２個）の帯状の電極の一端を互いに接続させた接続部ＪＴを有する電極群から構成され、該接続部ＪＴを除く各電極は前記対向電極ＣＴと重畳させるように配置されている。この場合、対向電極ＣＴに対する画素電極ＰＸの重畳部は、絶縁膜ＩＮ６を誘電体膜とする保持容量を構成するようになっている。
【００６４】
前記画素電極ＰＸの接続部ＪＴは、絶縁膜ＩＮ６、ＩＮ５、ＩＮ４、ＩＮ３、ＧＩを貫通して形成されているスルーホールＴＨ３を通して、前記薄膜トランジスタＴＦＴのソース領域の一部に直接に（ソース電極を介することなく）接続されている。
【００６５】
なお、対向電極ＣＴに重畳されて形成される画素電極ＰＸは該対向電極ＣＴとの間に絶縁膜ＩＮ６を誘電体とする容量素子を形成するようになっている。
【００６６】
(基板ＳＵＢ２)
図３は、前記基板ＳＵＢ１に液晶ＬＣを介して基板ＳＵＢ２を対向配置させて組み立てた際の構成を示す図であり、図１のIII−III線に相当する箇所の断面図に相当する。
【００６７】
図３に示す前記基板ＳＵＢ１は、その液晶ＬＣの側の表面において前記画素電極ＰＸを被って配向膜ＯＲＩ１が形成されている。液晶ＬＣの分子の初期配向方向を決定させるためである。
【００６８】
また、前記基板ＳＵＢ１の液晶ＬＣの側の反対側の面において位相差板ＯＲＢ１および偏光板ＰＯＬ１が順次積層されて形成されている。後述の基板ＳＵＢ２に形成された位相差板ＯＲＢ２および偏光板ＰＯＬ２とともに液晶ＬＣの分子の挙動を可視化させるためである。
【００６９】
該基板ＳＵＢ１と液晶ＬＣを介在させて配置される基板ＳＵＢ２は、その液晶ＬＣ側の面において、カラーフィルタＦＩＬが形成されている。このカラーフィルタＦＩＬは、図中左側から右側にかけて、画素毎にたとえば赤（Ｒ）、緑（Ｇ）、青（Ｂ）に着色されたものが順次配置され、以降において、この順番が繰り返されるようになっている。
【００７０】
このようにカラーフィルタＦＩＬが形成された基板ＳＵＢ２の面には配向膜ＯＲＩ２が形成されている。
【００７１】
また、前記基板ＳＵＢ２の液晶ＬＣの側の反対側の面において位相差板ＯＲＢ２および偏光板ＰＯＬ２が順次積層されて形成されている。
【００７２】
なお、図３においては、液晶表示装置を光反射型として機能させた場合に、たとえば太陽光等の外光が、基板ＳＵＢ２、液晶ＬＣ、を透過し、基板ＳＵＢ２に形成された反射膜ＲＦによって反射され、液晶ＬＣ、基板ＳＵＢ２を透過する様を矢印Ｌによって示している。
【００７３】
（実施例１の構成の効果）
このように構成された液晶表示装置は、光反射領域ＲＤに形成される反射膜ＲＦに凹部（凸部）ＲＧが形成されていても、その上面は平坦化膜からなる絶縁膜ＩＮ５によって被われていることから、液晶ＬＣの厚みを均一化でき、表示の品質を向上させることができる。
【００７４】
また、画素電極ＰＸとドレイン信号線ＤＬの間に絶縁された対向電極ＣＴが形成されていることから、前記ドレイン信号線と同層で接続された反射膜ＲＦを形成したとしても、ドレイン信号線ＤＬからの電界を前記対向電極ＣＴによって遮蔽でき、画素電極ＰＸに影響を及ぼすことがないので、画質の低下を抑制できるようになる。
【００７５】
また、平面的に観た場合、前記反射膜ＲＦと接続されたドレイン信号線ＤＬと該反射膜ＲＦを間に隣接する他のドレイン信号線ＤＬと該反射膜ＲＦとの隙間には、ゲート信号線ＧＬおよびこのゲート信号線ＧＬの突出部ＧＬ（Ｊ）が配置されていることから、光反射領域ＲＤにおける光反射効率の向上を図ることができる。
【００７６】
(製造方法)
図４ないし図８は、図１に示した液晶表示装置の製造方法の一実施例を示す工程図で、特に、基板ＳＵＢ１の液晶側の面の構成においての製造工程を示している。図４ないし図８の各図において、（ａ）は平面図を、（ｂ）は（ａ）のｂ−ｂ線における断面図を示している。以下、工程順に説明をする。
【００７７】
図４（ａ）、（ｂ）
基板ＳＵＢ１を用意し、その表面にＳｉＮからなる下地絶縁膜ＩＮ１およびＳｉＯからなる下地絶縁膜ＩＮ２を順次形成する。
【００７８】
前記基板ＳＵＢ１の下地絶縁膜ＩＭ２の表面の全域にたとえばＣＶＤ法を用いてアモルファスシリコン層を形成し、レーザ光を照射することによって該アモルファスシリコン層を結晶化しポリシリコン層とする。そして、このポリシリコン層をフォトリソグラフィ技術による選択エッチングをすることにより半導体層ＰＳを形成する。この半導体層ＰＳは薄膜トランジスタＴＦＴの半導体層となるものである。
【００７９】
そして、該半導体層ＰＳをも被って基板ＳＵＢ１の表面にたとえばＣＶＤ法を用いて絶縁膜ＧＩを形成する。
【００８０】
前記絶縁膜ＧＩの表面にたとえばスパッタリング法を用いてＭｏＷ合金層を形成し、このＭｏＷ合金層をフォトリソグラフィ技術による選択エッチング法によりゲート信号線ＧＬを形成する。
【００８１】
その後、前記ゲート信号線ＧＬのパターン化の際に用いたフォトレジスト膜をそのまま残存させ、Ｎ型不純物（例えばリン）をイオン注入し、フォトレジスト除去後にさらに低濃度のドーパントをイオン注入することにより、ＬＤＤ領域が形成されたＮ型の薄膜トランジスタＴＦＴをいわゆる自己整合的に形成する。
【００８２】
図５（ａ）、（ｂ）
前記ゲート信号線ＧＬをも被って基板ＳＵＢ１の表面にたとえばＣＶＤ法を用いて絶縁膜ＩＮ３を形成し、さらに、この絶縁膜ＩＮ３の表面に感光性の樹脂等からなる絶縁膜ＩＮ４を形成する。
【００８３】
そして、該絶縁膜ＩＮ４の表面において、反射領域ＲＤとなる部分に多数の散在する凹部（凸部）ＲＧ１を形成する。これら凹部（凸部）ＲＧ１の形成は、たとえば、部分的に光の透過率を変化させたいわゆるハーフ露光マスクを介した露光によるフォトリソグラフィ技術を用いて行う。この際、前記絶縁膜ＩＮ４にスルーホールＴＨ１、ＴＨ２を形成する工程は同時になされるようにし、工数の低減を図るようにしている。
【００８４】
その後、このスルーホールＴＨ１、ＴＨ２が形成された前記絶縁膜ＩＮ４をマスクとして絶縁膜ＩＮ３、ＧＩにコンタクトホールを形成し、前記半導体層ＰＳの各端部の一部を露出させるようにする。これにより、薄膜トランジスタＴＦＴのドレイン領域およびソース領域のそれぞれの一部が露出されるようになる。
【００８５】
図６（ａ）、（ｂ）
前記絶縁膜ＩＮ４の表面にたとえばＭｏＷ合金膜およびＡｌ合金膜を順次積層させて形成し、この積層体膜をフォトリソグラフィ技術による選択エッチング法によって、ドレイン信号線ＤＬおよび反射膜ＲＦを形成する。この場合のドレイン信号線ＤＬおよび反射膜ＲＦの形成は同時になされるようにし、工数の低減を図るようにしている。
【００８６】
前記反射膜ＲＦの表面は、その下地層となる絶縁膜ＩＮ４の表面に形成された前記凹部（凸部）ＲＧ１が反映され、該凹部（凸部）ＲＧ１と同様の凹部（凸部）ＲＧ２が形成されるようになる。
【００８７】
また、前記反射膜ＲＦは、薄膜トランジスタＴＦＴのドレイン領域を露出させた前記スルーホールＴＨ１を被って形成され、該薄膜トランジスタＴＦＴのドレイン領域に直接に接続されるようになる。
【００８８】
図７（ａ）、（ｂ）
基板ＳＵＢ１の表面にたとえば樹脂を塗布することによって絶縁膜ＩＮ５を形成する。これにより表面が平坦化された絶縁膜ＩＮ５を形成することができる。
【００８９】
この絶縁膜ＩＮ５の表面にたとえばＩＴＯ膜を形成し、フォトリソグラフィ技術による選択エッチングにより対向電極ＣＴを形成する。
【００９０】
図８（ａ）、（ｂ）
基板ＳＵＢ１の表面にＳｉＮからなる絶縁膜ＩＮ６を形成する。そして、該絶縁膜ＩＮ６、ＩＮ５、ＩＮ４、ＩＮ３、ＧＩを貫通するスルーホールＴＨ３を形成し、前記薄膜トランジスタＴＦＴのソース領域の一部を露出させる。
【００９１】
なお、たとえば樹脂等の有機材料からなる前記絶縁膜ＩＮ５、ＩＮ４は、前記絶縁膜ＩＮ６の開口の際に用いたフォトレジスト膜および該絶縁膜ＩＮ６をマスクとし、たとえば酸素を用いたドライエッチングによって開口することにより、フォト工程の低減を図ることができる。
【００９２】
次に、前記絶縁膜ＩＮ６の表面にたとえばＩＴＯ膜を形成し、フォトリソグラフィ技術による選択エッチングにより画素電極ＰＸを形成する。
【００９３】
この画素電極ＰＸは、前記スルーホールＴＨ３を通して前記薄膜トランジスタＴＦＴのソース領域に直接に接続され、複数の電極からなる電極群として形成されるようになる。
【００９４】
〈実施例２〉
（等価回路）
図１７は、本発明による液晶表示装置の他の実施例を示す等価回路図で、図９と対応した図となっている。図１７に示す液晶表示装置はいわゆる縦電界方式と称される構成となっている。
【００９５】
図９の場合と比較して異なる構成は、まず、基板ＳＵＢ１側に対向電極ＣＴが形成されていない構成となっている。該基板ＳＵＢ１と液晶ＬＣを介して対向配置される基板ＳＵＢ２の液晶側の面に対向電極が形成されているからである。
【００９６】
そして、各画素ＰＩＸには容量電極線ＣＰＬが形成され、各画素ＰＩＸの画素電極ＰＸと該容量電極線（容量電極）ＣＰＬとの間には保持容量Ｃ１が形成されている。
【００９７】
（画素の構成）
図１０は、本発明による液晶表示装置の他の実施例を示す構成図で、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面の構成を示す平面図である。また、図１１（ａ）は、図１０のXI（ａ）−XI（ａ）線における断面図、図１１（ｂ）は、図１０のXI（ｂ）−XI（ｂ）線における断面図、図１１（ｃ）は、図１０のXI（ｃ）−XI（ｃ）線における断面図である。
【００９８】
なお、図１０において、図中ｙ方向へ延在しｘ方向へ並設される各ドレイン信号線ＤＬとｘ方向へ延在しｙ方向へ並設される各ゲート信号線ＧＬで囲まれた各領域において一画素が構成されている。
【００９９】
そして、これら各画素において図中上側の領域において各ドレイン信号線ＤＬの離間距離よりも小さな幅を有する光透過領域ＴＤを構成し、他の残りの領域において光反射領域ＲＤを構成している。
【０１００】
また、この実施例では、各画素に備えられる薄膜トランジスタＴＦＴは、たとえば、当該画素の図中下側に隣接された他の画素の上部に形成されるようになっている。
【０１０１】
まず、ガラスからなる基板ＳＵＢ１（図１１参照）があり、この基板ＳＵＢ１の液晶側の表面には、ＳｉＮからなる下地絶縁膜ＩＮ１（図１１参照）およびＳｉＯからなる下地絶縁膜ＩＮ２（図１１参照）が順次積層されて形成されている。これら下地絶縁膜ＩＮ１およびＩＮ２は該基板ＳＵＢ１内の不純物が後述する半導体層ＰＳへの侵入を阻止する機能を有する。
【０１０２】
前記下地絶縁膜ＩＮ２の表面において画素の図中下側に島状からなる半導体層ＰＳが形成されている。この半導体層ＰＳは、たとえばポリシリコンからなり、各画素の画素駆動素子として機能する薄膜トランジスタＴＦＴの半導体層として構成されている。
【０１０３】
この半導体層ＰＳは、後述のゲート信号線ＧＬと交差するようにし延在し、さらに図中左側屈曲して形成されている。これにより、該半導体層ＰＳの一端側は当該画素の領域において、他端側は当該画素の下側に隣接する他の画素の領域に位置づけられて形成されている。
【０１０４】
なお、この半導体層ＰＳは、後述のゲート絶縁膜ＧＩ１、ＧＩ２を介して、前記ゲート信号線ＧＬおよび該ゲート信号線ＧＬから延在されて形成されたゲート電極ＧＴと交差するようにして配置され、その前記一端側はドレイン領域、前記他端側はソース領域として機能するようになっている。
【０１０５】
そして、このように半導体層ＰＳが形成された基板ＳＵＢ１の表面にはたとえばＳｉＯからなる絶縁膜ＧＩ１（図１１参照）およびＳｉＮからなる絶縁膜ＧＩ２（図１１参照）が積層されて形成されている。この絶縁膜ＧＩ１、ＧＩ２は前記薄膜トランジスタＴＦＴの形成領域においてそのゲート絶縁膜として機能するようになっている。
【０１０６】
前記絶縁膜ＧＩ２の表面には図中ｘ方向に延在しｙ方向に並設されてゲート信号線ＧＬが形成されている。このゲート信号線ＧＬは、図中上下に配置される各画素の領域の間において前記半導体層ＰＳを交差するようにして形成されている。
【０１０７】
そして、このゲート信号線ＧＬは、前記半導体層ＰＳの交差部の近傍において、該ゲート信号線ＧＬから枝別れし前記半導体層ＰＳのほぼ中央部を交差して配置されるゲート電極ＧＴを備えたパターンとして形成されている。前記ゲート信号線ＧＬの前記半導体層ＰＳの交差部も薄膜トランジスタＴＦＴのゲート電極として機能するようになっている。
【０１０８】
なお、前記ゲート信号線ＧＬおよびゲート電極ＧＴを形成した後に、これらゲート信号線ＧＬおよびゲート電極ＧＴをマスクとして不純物をドープすることによって、前記半導体層ＰＳの前記ゲート信号線ＧＬおよびゲート電極ＧＴの下方にチャネル領域が形成された薄膜トランジスタＴＦＴを得ることができるようになっている。
【０１０９】
そして、ゲート信号線ＧＬが形成された基板ＳＵＢ１の表面にはたとえば樹脂等の有機材料からなる絶縁膜ＩＮ３（図１１参照）が形成されている。この絶縁膜ＩＮ３を形成することによってその表面を平坦化できるようになっている。
【０１１０】
また、この絶縁膜ＩＮ３の表面には、後述のドレイン信号線ＤＬと薄膜トランジスタＴＦＴのドレイン領域との接続部を除いた領域に多数の散在された凹部（凸部）ＲＧ１が形成されている。
【０１１１】
このように形成された絶縁膜ＩＮ３の表面にはドレイン信号線ＤＬが図中ｙ方向に延在しｘ方向に並設されて形成されている。
【０１１２】
そして、前記ドレイン信号線ＤＬの一部は、絶縁膜ＩＮ３、ＧＩ２、ＧＩ１に貫通して形成されたスルーホールＴＨ１を通して、前記薄膜トランジスタＴＦＴのドレイン領域と直接に電気的に接続されている。
【０１１３】
また、前記ドレイン信号線ＤＬの形成の際に同時に形成される第１反射膜ＲＦ１が、画素の図中下側の領域において、該ドレイン信号線ＤＬとは物理的に分離されて、すなわち該ドレイン信号線ＤＬと若干離間されて形成されている。
【０１１４】
そして前記第１反射膜ＲＦ１の一部は、絶縁膜ＩＮ３、ＧＩ２、ＧＩ１に貫通して形成されたスルーホールＴＨ１を通して、前記薄膜トランジスタＴＦＴのソース領域と直接に電気的に接続されている。
【０１１５】
ここで、ドレイン信号線ＤＬと第１反射膜ＲＦ１は、いずれも、たとえばＭｏＣｒ合金とＡｇ合金の順次積層体から構成されている。ＭｏＣｒ合金は半導体層ＰＳとの接続が良好となり、Ａｇ合金は高い光反射率を有するからである。
【０１１６】
また、前記ドレイン信号線ＤＬの前記薄膜トランジスタＴＦＴのドレイン領域との接続部を除く他の部分、および第１反射膜ＲＦ１において、その表面に凹部（凸部）ＲＧ２が形成されている。これらの凹部（凸部）ＲＧ２は前記絶縁膜ＩＮ３の表面に形成された凹部（凸部）ＲＧ１が反映されて形成されたものである。
【０１１７】
このようにドレイン信号線ＤＬおよび第１反射膜ＲＦ１が形成された基板ＳＵＢ１の表面には、たとえばＳｉＮからなる絶縁膜ＩＮ４（図１１参照）が形成されている。この絶縁膜ＩＮ４の表面にも凹部（凸部）ＲＧ３が形成され、これらの凹部（凸部）ＲＧ３は前記絶縁膜ＩＮ３の表面に形成された凹部（凸部）ＲＧ２が反映されて形成されたものとなっている。
【０１１８】
そして、前記絶縁膜ＩＮ４の表面にはたとえばＡｇ合金からなる第２反射膜ＲＦ２が形成されている。
【０１１９】
この第２反射膜ＲＦ２には、画素の光透過領域ＴＤとなる部分、さらに光反射領域ＲＤの一部であって、前記第１反射膜ＲＦ１と後述の画素電極ＰＸとの電気的接続部（図中スルーホールＴＨ３で示す）を少なくとも含むようにして開口ＯＨが形成されている。
【０１２０】
この第２反射膜ＲＦ２の前記開口ＯＨは、その図中左右の各ドレイン信号線ＤＬから若干の距離を有して形成され、これにより、前記光透過領域ＴＤと各ドレイン信号線ＤＬとの間の領域を光反射領域として機能させるようになっている。
【０１２１】
そして、この第２反射膜ＲＦ２は、図１７に示した容量電極線（容量電極）ＣＰＬとして機能し、前記第１反射膜ＲＦ１との間に前記絶縁膜ＩＮ４を誘電体膜とする容量素子を構成するようになっている。
【０１２２】
前記第２反射膜ＲＦ２の表面に凹部（凸部）ＲＧ４が形成されている。これらの凹部（凸部）ＲＧ４は前記絶縁膜ＩＮ４の表面に形成された凹部（凸部）ＲＧ３が反映されて形成されたものである。
【０１２３】
このように第２反射膜ＲＦ２が形成された基板ＳＵＢ１の表面には、たとえば樹脂等の有機材料からなる絶縁膜ＩＮ４が形成されている。これにより該絶縁膜ＩＮ４の表面は平坦化されたものとなっている。
【０１２４】
そして、画素内の領域において前記絶縁膜ＩＮ４の表面に画素電極ＰＸが形成されている。この画素電極ＰＸは画素の僅かな周辺を除く中央の大部分の領域に形成され、絶縁膜ＩＮ５、ＩＮ４を貫通して形成されたスルーホールＴＨ３を通して前記第１反射膜ＲＦ１に直接に接続されている。これにより、画素電極ＰＸは、前記第１反射膜ＲＦ１を介して薄膜トランジスタＴＦＴのソース領域に電気的に接続されるようになる。
【０１２５】
（実施例２の構成の効果）
このように構成された液晶表示装置は、第１反射膜ＲＦ１および第２反射膜ＲＦ２によって効率的な光反射を行うことができるようになる。
【０１２６】
また、第１反射膜ＲＦ１はドレイン信号線ＤＬの形成の際に同時に形成していることから、製造工数の増大を回避させることができる。
【０１２７】
また、平坦化膜からなる絶縁膜ＩＮ５の上面に画素電極ＰＸを形成した構成としたことから、液晶ＬＣの厚みを均一化でき、表示の品質を向上させることができる。
【０１２８】
〈製造方法〉
図１２ないし図１６は、図１０に示した液晶表示装置の製造方法の一実施例を示す工程図で、特に、基板ＳＵＢ１の液晶側の面の構成においての製造工程を示している。図１２ないし図１６の各図において、（ａ）は平面図を、（ｂ）は（ａ）のｂ−ｂ線における断面図を示している。以下、工程順に説明をする。
【０１２９】
図１２（ａ）、（ｂ）
基板ＳＵＢ１を用意し、その表面にＳｉＮからなる下地絶縁膜ＩＮ１およびＳｉＯからなる下地絶縁膜ＩＮ２を順次形成する。
【０１３０】
前記基板ＳＵＢ１の下地絶縁膜ＩＭ２の表面の全域にたとえばＣＶＤ法を用いてアモルファスシリコン層を形成し、レーザ光を照射することによって該アモルファスシリコン層を結晶化しポリシリコン層とする。そして、このポリシリコン層をフォトリソグラフィ技術による選択エッチング法により半導体層ＰＳを形成する。この半導体層ＰＳは薄膜トランジスタＴＦＴの半導体層となるものである。
【０１３１】
そして、該半導体層ＰＳをも被って基板ＳＵＢ１の表面にたとえばＣＶＤ法を用いてＳｉＯからなる絶縁膜ＧＩ１およびＳｉＮからなる絶縁膜ＧＩ２を順次積層させて形成する。
【０１３２】
前記絶縁膜ＧＩ２の表面にたとえばスパッタリング法を用いてＭｏＣｒ合金層を形成し、このＭｏＣｒ合金層をフォトリソグラフィ技術による選択エッチング法によりゲート信号線ＧＬを形成する。該選択エッチングはいわゆるウェットエッチを用いるのが好ましい。
【０１３３】
その後、前記ゲート信号線ＧＬのパターン化の際に用いたフォトレジスト膜を除去した後、Ｐ型不純物（たとえばホウ素）をイオン注入し、さらに低濃度のドーパントをイオン注入し、前記半導体層ＰＳにＰ型のドレイン領域およびソース領域を形成する。その後アニール処理を行う。
【０１３４】
図１３（ａ）、（ｂ）
前記ゲート信号線ＧＬをも被って基板ＳＵＢ１の表面に感光性の樹脂からなる絶縁膜ＩＮ３を形成する。
【０１３５】
そして、該絶縁膜ＩＮ３の表面に多数の散在する凹部（凸部）ＲＧ１を形成する。これら凹部（凸部）ＲＧ１の形成は、たとえば、部分的に光の透過率を変化させたいわゆるハーフ露光マスクを介した露光によるフォトリソグラフィ技術を用いて行う。この際、前記絶縁膜ＩＮ３にスルーホールＴＨ１、ＴＨ２を形成する工程は同時になされるようにし、工数の低減を図るようにしている。
【０１３６】
その後、このスルーホールＴＨ１、ＴＨ２が形成された前記絶縁膜ＩＮ３をマスクとして前記絶縁膜ＧＩ２、ＧＩ１にコンタクトホールを形成し、前記半導体層ＰＳの各端部の一部を露出させるようにする。これにより、薄膜トランジスタＴＦＴのドレイン領域およびソース領域のそれぞれの一部が露出されるようになる。
【０１３７】
図１４（ａ）、（ｂ）
前記絶縁膜ＩＮ３の表面にたとえばＭｏＣｒ合金膜およびＡｇ合金膜を順次積層させて形成し、この積層体膜をフォトリソグラフィ技術による選択エッチングによって、ドレイン信号線ＤＬおよび第１反射膜ＲＦ１を形成する。この場合のドレイン信号線ＤＬおよび第１反射膜ＲＦ１の形成は同時になされるようにし、工数の低減を図るようにしている。
【０１３８】
前記第１反射膜ＲＦ１の表面は、その下地層となる絶縁膜ＩＮ３の表面に形成された凹部（凸部）ＲＧ１が反映され、該凹部（凸部）ＲＧ１と同様の凹部（凸部）ＲＧ２が形成されるようになる。
【０１３９】
また、前記ドレイン信号線ＤＬは、その一部において前記スルーホールＴＨ１を被って形成され、薄膜トランジスタＴＦＴのドレイン領域に直接に接続されるようになっている。
【０１４０】
そして、前記第１反射膜ＲＦ１は、その一部において前記スルーホールＴＨ２を被って形成され、薄膜トランジスタＴＦＴのソース領域に直接に接続されるようになる。
【０１４１】
図１５（ａ）、（ｂ）
基板ＳＵＢ１の表面にＣＶＤ法を用いてたとえばＳｉＮからなる絶縁膜ＩＮ４を形成する。この絶縁膜ＩＮ４の表面には、前記絶縁膜ＩＮ３の表面に形成された凹部（凸部）ＲＧ１、あるいは前記反射膜ＲＦの表面に形成された凹部（凸部）ＲＧ２が反映されて凹部（凸部）ＲＧ３が形成されるようになる。
【０１４２】
基板ＳＵＢ１の表面にスパッタリング法を用いてたとえばＡｌ合金層を形成し、画素のほぼ中央部に開口ＯＨを形成し、該開口を除く他の部分において第２反射膜ＲＦ２を形成する。
【０１４３】
この第２反射膜ＲＦの表面には、前記絶縁膜ＩＮ４の表面に形成された凹部（凸部）ＲＧ４が形成されるようになる。
【０１４４】
図１６（ａ）、（ｂ）
基板ＳＵＢ１の表面に感光性の樹脂等を塗布することにより絶縁膜ＩＮ５を形成する。この絶縁膜ＩＮ５はその表面が平坦化されて形成されるようになる。
【０１４５】
そして、この絶縁膜ＩＮ５にスルーホールＴＨ３を形成し、前記第１反射膜ＲＦ１の一部を露出させる。
【０１４６】
前記絶縁膜ＩＮ５の表面にＩＴＯ膜を形成し、該ＩＴＯ膜をフォトリソグラフィ技術による選択エッチングを用いて画素電極ＰＸを形成する。該画素電極ＰＸは前記スルーホールＴＨ３を通して前記第１反射膜ＲＦ１に電気的に接続されるようになる。
【０１４７】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【図面の簡単な説明】
【０１４８】
【図１】本発明による液晶表示装置の一実施例を示す構成図で、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面の構成を示す平面図である。
【図２】図１のII−II線における断面図である。
【図３】図１のIII−III線における断面図で、液晶を介した他の基板とともに示した図である。
【図４】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図５ないし図８とともに一連の工程を示した図である。
【図５】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図４、図６ないし図８とともに一連の工程を示した図である。
【図６】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図４ないし図５、図７ないし図８とともに一連の工程を示した図である。
【図７】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図４ないし図６、および図８とともに一連の工程を示した図である。
【図８】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図４ないし図７とともに一連の工程を示した図である。
【図９】本発明による液晶表示装置の全体の構成の一実施例を示す等価回路図である。
【図１０】本発明による液晶表示装置の他の実施例を示す構成図で、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面の構成を示す平面図である。
【図１１】図１０のXI（ａ）−XI（ａ）、XI（ｂ）−XI（ｂ）、XI（ｃ）−XI（ｃ）における断面を示した図である。
【図１２】本発明による液晶表示装置の製造方法の他の実施例を示す工程図で、図１３ないし図１６とともに一連の工程を示した図である。
【図１３】本発明による液晶表示装置の製造方法の他の実施例を示す工程図で、図１２、図１４ないし図１６とともに一連の工程を示した図である。
【図１４】本発明による液晶表示装置の製造方法の他の実施例を示す工程図で、図１２ないし図１３、図１５ないし図１６とともに一連の工程を示した図である。
【図１５】本発明による液晶表示装置の製造方法の他の実施例を示す工程図で、図１２ないし図１４、および図１６とともに一連の工程を示した図である。
【図１６】本発明による液晶表示装置の製造方法の他の実施例を示す工程図で、図１２ないし図１５とともに一連の工程を示した図である。
【図１７】本発明による液晶表示装置の全体の構成の他の実施例を示す等価回路図である。
【符号の説明】
【０１４９】
ＳＵＢ１、ＳＵＢ２……基板、ＲＤ……光反射領域、ＴＤ……光透過領域、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＤＴ……ゲート電極、ＴＦＴ……薄膜トランジスタ、ＰＳ……半導体層、ＣＴ……対向電極、ＰＸ……画素電極、ＧＩ、ＧＩ１、ＧＩ２、ＩＮ１〜ＩＮ６……絶縁膜、ＲＦ……反射膜、ＲＦ１……第１反射膜、ＲＦ２……第２反射膜、ＦＩＬ……カラーフィルタ、ＬＣ……液晶、ＲＧ１〜ＲＧ４……凹部（凸部）、ＴＨ１、ＴＨ２、ＴＨ３……スルーホール、ＯＨ……開口、ＣＰＬ……容量電極線（容量電極）。
【図１】
0005026162.tif 000002
【図２】
0005026162.tif 000003
【図３】
0005026162.tif 000004
【図４】
0005026162.tif 000005
【図５】
0005026162.tif 000006
【図６】
0005026162.tif 000007
【図７】
0005026162.tif 000008
【図８】
0005026162.tif 000009
【図９】
0005026162.tif 000010
【図１０】
0005026162.tif 000011
【図１１】
0005026162.tif 000012
【図１２】
0005026162.tif 000013
【図１３】
0005026162.tif 000014
【図１４】
0005026162.tif 000015
【図１５】
0005026162.tif 000016
【図１６】
0005026162.tif 000017
【図１７】
0005026162.tif 000018