(57)【特許請求の範囲】
【請求項１】
スキャンテスト時にスキャンチェーンを形成する複数のフリップフロップと、
前記スキャンテスト時に外部の接続が開放される入力端子と、
前記スキャンチェーンにテストデータを入力するスキャン入力端子と、
前記スキャンチェーンから出力されるテストの結果を示す結果データを出力するスキャン出力端子と、
前記結果データと前記テストデータとを入力して一方を選択的に出力するループ選択回路と
を備える被試験半導体装置を搭載する試験基板と、
前記被試験半導体装置のバーンインテストの動作を制御する制御信号及び前記テストデータを前記試験基板に供給する制御部と、
を具備し、
前記試験基板は、前記スキャン出力端子と前記入力端子とを接続する配線を備え、
前記制御部は、前記バーンインテストを開始するときに前記試験基板を介して前記テストデータを前記スキャン入力端子に供給する
バーンインテスト装置。
【請求項２】
前記ループ選択回路は、前記バーンインテストを開始するときに、前記スキャン入力端子から入力される前記テストデータを選択し、前記スキャンチェーンに前記テストデータが設定された後に前記結果データを選択して出力する
請求項１に記載のバーンインテスト装置。
【請求項３】
前記被試験半導体装置は、信号の論理を反転させるインバータ回路を備え、
前記結果データは、前記インバータ回路によって論理反転されて前記ループ選択回路に入力される
請求項１または請求項２に記載のバーンインテスト装置。
【請求項４】
前記被試験半導体装置は、前記ループ選択回路を制御する信号を入力するループ制御端子をさらに備え、
前記制御部は、前記試験基板を介して前記ループ制御端子に切り替え信号を供給して前記ループ選択回路が選択する信号を変更する
請求項１から請求項３のいずれかに記載のバーンインテスト装置。
【請求項５】
前記被試験半導体装置は、
前記スキャンテスト中に固定されたデータが入力されるモード端子と、
所定の固定値データおよび前記モード端子から入力されるデータを入力して一方を選択的に出力するモード選択回路と
をさらに備え、
前記試験基板は、前記モード端子と前記スキャン出力端子とを接続する配線をさらに備え、前記スキャン出力端子に出力される信号を前記モード端子に印加する
請求項１から請求項４のいずれかに記載のバーンインテスト装置。
【請求項６】
前記被試験半導体装置は、バーンイン設定端子をさらに備え、
前記制御部は、前記バーンインテスト時に前記バーンイン設定端子に前記制御信号を印加して、前記モード選択回路が前記固定値データを選択して出力するように制御する
請求項５に記載のバーンインテスト装置。
【請求項７】
前記被試験半導体装置は、前記スキャンテストの動作モードを設定する動作モード設定端子を備え、
前記制御部は、前記バーンインテスト時に前記動作モード設定端子に制御信号を印加して、前記モード選択回路が前記固定値データを選択して出力するように制御する
請求項１から請求項６のいずれかに記載のバーンインテスト装置。
【請求項８】
前記試験基板は、
前記半導体装置に隣接し、スキャンテストのときに外部の接続が開放される隣接入力端子を備える隣接半導体装置をさらに搭載し、
前記スキャン出力端子と前記隣接入力端子とを接続する配線を備える
請求項１から請求項７のいずれかに記載のバーンインテスト装置。
【請求項９】
前記試験基板に隣接し、スキャンテストのときに外部の接続が開放される隣接入力端子を備える隣接半導体装置を搭載する隣接試験基板と、
前記スキャン出力端子と、前記隣接入力端子とを接続する配線と
をさらに具備する
請求項１から請求項７のいずれかに記載のバーンインテスト装置。
【請求項１０】
スキャンテスト時にスキャンチェーンを形成する複数のフリップフロップと、
前記スキャンテスト時に外部の接続が開放される入力端子と、
前記スキャンチェーンにテストデータを入力するスキャン入力端子と、
前記スキャンチェーンから出力されるテストの結果を示す結果データを出力するスキャン出力端子と、
前記結果データと前記テストデータとを入力して一方を選択的に出力するループ選択回路と
を具備し、
前記スキャン出力端子と前記入力端子とを接続する配線を備え、バーンインテスト装置に含まれる試験基板に固定され、バーンインテストを開始するときに前記バーンインテスト装置に含まれる制御部から前記スキャン入力端子を介して前記スキャンチェーンにテストデータを取り込む
半導体装置。
【請求項１１】
前記ループ選択回路は、前記バーンインテストを開始するときに、前記スキャン入力端子から入力される前記テストデータを選択し、前記スキャンチェーンに前記テストデータが設定された後は前記結果データを選択して出力する
請求項１０に記載の半導体装置。
【請求項１２】
前記結果データを論理反転して前記ループ選択回路に出力するインバータ回路を備える
請求項１０または請求項１１に記載の半導体装置。
【請求項１３】
前記ループ選択回路を制御する信号を前記バーンインテスト装置から入力する端子をさらに具備する
請求項１０から請求項１２のいずれかに記載の半導体装置。
【請求項１４】
前記バーンインテストの１回目のスキャンキャプチャを検出する検出回路を備え、
前記バーンインテストの開始時に、前記テストデータを選択して出力する前記ループ選択回路は、前記検出回路が前記１回目のスキャンキャプチャを検出した後、前記結果データを選択して出力する
請求項１０から請求項１２のいずれかに記載の半導体装置。
【請求項１５】
前記スキャンテスト中に固定されたデータが入力されるモード端子(ＭＯＤ)と、
所定の固定値データおよび前記モード端子から入力されるデータを入力して一方を選択的に出力するモード選択回路と
をさらに具備し、
前記試験基板は、前記モード端子と前記スキャン出力端子とを接続する配線をさらに備え、前記スキャン出力端子に出力される信号を前記モード端子に印加する
請求項１０から請求項１４のいずれかに記載の半導体装置。
【請求項１６】
前記モード選択回路を制御する信号を入力するバーンイン設定端子をさらに備え、
前記モード選択回路は、前記バーンインテストのときに前記バーンイン設定端子に入力される信号に応答して前記所定の固定値データを選択して出力する
請求項１５に記載の半導体装置。
【請求項１７】
前記スキャンテストの動作モードを設定する動作モード設定端子を備え、
前記モード選択回路は、前記バーンインテストのときに前記動作モード設定端子に入力される信号に応答して前記所定の固定値データを選択して出力する
請求項１５に記載の半導体装置。
【請求項１８】
バーンインテスト装置からスキャン入力端子を介して半導体装置に含まれるスキャンチェーンにテストデータを供給するステップと、
取り込まれた前記テストデータに基づいて、組み合わせ回路を介して前記スキャンチェーンに結果データを取り込むスキャンキャプチャステップと、
前記半導体装置に含まれるループ選択回路を制御して、スキャン出力端子から出力される前記結果データに切り替えるモード切替ステップと、
前記結果データをスキャンシフトして前記スキャン出力端子から出力するとともに、前記結果データを前記スキャンチェーンに取り込むループスキャンシフトステップと、
スキャンテスト時に外部の接続を開放される入力端子に、前記半導体装置の外部の試験基板に配された配線を介して前記スキャン出力端子から出力される前記結果データを供給し、前記入力端子を活性化する端子活性化ステップと、
前記ループスキャンシフトステップと前記スキャンキャプチャステップと前記端子活性化ステップとを所定の期間継続するバーンインステップと
を具備する
バーンインテスト方法。
【請求項１９】
前記モード切替ステップは、前記結果データの論理を反転させて前記ループ選択回路に入力するステップを備える
請求項１８に記載のバーンインテスト方法。
【請求項２０】
前記モード切替ステップは、前記半導体装置に設けられるループ制御端子から入力される信号に基づいて前記ループ選択回路の出力を切り替えるステップを備える
請求項１８または請求項１９に記載のバーンインテスト方法。
【請求項２１】
前記モード切替ステップは、
前記バーンインテストの１回目のスキャンキャプチャを検出するステップと、
前記１回目の１回目のスキャンキャプチャが検出されたとき、前記ループ選択回路の出力を切り替えるステップと
を備える
請求項１８または請求項１９に記載のバーンインテスト方法。
【請求項２２】
前記半導体装置は、前記スキャンテスト中に固定されたデータが入力されるモード端子(ＭＯＤ)と、所定の固定値データおよび前記モード端子から入力されるデータを入力して一方を選択的に出力するモード選択回路とをさらに具備し、
前記試験基板は、前記モード端子と前記スキャン出力端子とを接続する配線をさらに備え、
前記バーンインテスト時に前記モード選択回路に前記固定値データを出力させるステップをさらに具備する
請求項１８から請求項２１のいずれかに記載のバーンインテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置をテストするバーンインテスト装置に関する。
【背景技術】
【０００２】
近年、集積回路の複雑化、大規模化を推進するプロセスの微細化に伴い、バーンインテストによる集積回路内の故障の除去能力をいかに高めるかが課題となってきている。バーンインテストは、特性を安定させるために、半導体装置を使用前に一定時間動作させて行われる。バーンインテストは、半導体装置の信頼性を検査するものであるが、欠陥のあるもの、特性が規格外であるものを短時間で排除するために、高温の環境において通電し、半導体装置を動作させることにより行われる。高温下において回路を動作（活性化）させるため、配線等に負荷がかかり潜在的な故障を除去することができる。
【０００３】
バーンインテストについて、例えば、特開平７−９８３５８号公報に記載されている技術が知られている。この方法では、集積回路内部にスキャン出力端子からスキャン入力端子にデータが反転して戻る反転帰還ループ回路が設けられ、ロジック回路が活性化される。
【０００４】
この方法では、スキャンフリップフロップ間及びスキャンフリップフロップ・出力端子間以外の回路は、入力されるデータが固定され、回路は活性化されない。すなわち、バーンインテスト中に動作（活性化）しない部分が存在する。その箇所に、別途外部からデータ（テストパターン）を入力しなければ、その箇所にある潜在的な故障を除去することはできない。
【０００５】
特に、バウンダリスキャン回路を搭載していない半導体装置では、上記の帰還ループの外側にあたる組み合わせ回路のうち、半導体装置の入力端子からスキャンフリップフロップの間にある組み合わせ回路は、バーンインテスト中に動作（活性化）しない。その組み合わせ回路の潜在的な故障を検出するためには、入力端子に新たに入力データ（テストパターン）を供給しなければならない。
【０００６】
また、スキャンモードを設定するモード設定入力端子は、スキャンテストモードを固定するために、固定値が与えられる。したがって、そのスキャンモード設定入力端子を活性化することはできない。安価なバーンインテスト装置を使用する場合は、スキャンモード設定に関係のない他のモード設定端子であっても、入力データ（テストパターン）を入力する端子数が制限されるため、常に固定値をとらざるを得なくなる。
【０００７】
【特許文献１】特開平７−９８３５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、入力端子および入力端子からスキャンフリップフロップに至る回路を活性化することを可能にするバーンインテスト装置、そのバーンインテスト装置で試験することが可能な半導体装置を提供する。
【課題を解決するための手段】
【０００９】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１０】
本発明の観点では、バーンインテスト装置（１０）は、被試験半導体装置（２０）を搭載する試験基板（１３）と、被試験半導体装置（２０）のバーンインテストの動作を制御する制御信号及びテストデータを試験基板（１３）に供給する制御部（１１）とを具備する。被試験半導体装置（２０）は、複数のフリップフロップ（２３−１〜２３−４／２４−１〜２４−８）と、入力端子（ＣＲＩ）と、スキャン入力端子（ＳＣＩ）と、スキャン出力端子（ＳＣＯ）と、ループ選択回路（２７）とを備える。複数のフリップフロップ（２３−１〜２３−４／２４−１〜２４−８）は、スキャンテスト時にスキャンチェーンを形成する。入力端子（ＣＲＩ）は、スキャンテスト時に外部の接続が開放される。スキャン入力端子（ＳＣＩ）は、スキャンチェーンにテストデータを入力する。スキャン出力端子（ＳＣＯ）は、スキャンチェーン（２１−１〜２１−４／２４−１〜２４−８）から出力されるテストの結果を示す結果データを出力する。ループ選択回路（２７）は、結果データとテストデータとを入力して一方を選択的に出力する。試験基板（１３）は、スキャン出力端子（ＳＣＯ）と入力端子（ＣＲＩ）とを接続する配線を備える。制御部（１１）は、バーンインテストを開始するときに試験基板（１３）を介してテストデータをスキャン入力端子（ＳＣＩ）に供給する。
【００１１】
本発明の他の観点では、半導体装置（２０）は、複数のフリップフロップ（２３−１〜２３−４／２４−１〜２４−８）と、入力端子（ＣＲＩ）と、スキャン入力端子（ＳＣＩ）と、スキャン出力端子（ＳＣＯ）と、ループ選択回路（２７）とを具備する。複数のフリップフロップ（２３−１〜２３−４／２４−１〜２４−８）は、スキャンテスト時にスキャンチェーンを形成する。入力端子（ＣＲＩ）は、スキャンテスト時に外部の接続が開放される。スキャン入力端子（ＳＣＩ）は、スキャンチェーンにテストデータを入力する。スキャン出力端子（ＳＣＯ）は、スキャンチェーンから出力されるテストの結果を示す結果データを出力する。ループ選択回路（２７）は、結果データとテストデータとを入力して一方を選択的に出力する。半導体装置（２０）は、バーンインテスト装置（１０）に含まれる試験基板（１３）に固定される。この試験基板（１３）は、スキャン出力端子（ＳＣＯ）と入力端子（ＣＲＩ）とを接続する配線を備える。バーンインテストを開始するときに、半導体装置（２０）は、バーンインテスト装置（１０）に含まれる制御部（１１）からスキャン入力端子（ＳＣＩ）を介してスキャンチェーンにテストデータを取り込む。
【００１２】
また、本発明の他の観点では、バーンインテスト方法は、テストデータを供給するステップと、スキャンキャプチャステップと、モード切替ステップと、ループスキャンシフトステップと、端子活性化ステップと、バーンインステップとを具備する。テストデータを供給するステップでは、バーンインテスト装置（１０）からスキャン入力端子（ＳＣＩ）を介して半導体装置（２０）に含まれるスキャンチェーン（２１−１〜２１−４／２４−１〜２４−８）にテストデータが供給される。スキャンキャプチャステップでは、取り込まれたテストデータに基づいて、組み合わせ回路を介してスキャンチェーンに結果データが取り込まれる。モード切替ステップでは、半導体装置（２０）に含まれるループ選択回路（２７）は制御され、スキャン出力端子（ＳＣＯ）から出力される結果データに切り替えて出力する。ループスキャンシフトステップでは、結果データがスキャンシフトされてスキャン出力端子から出力するとともに、スキャンチェーンに取り込まれる。端子活性化ステップでは、スキャンテスト時に外部の接続を開放される入力端子（ＣＲＩ）に、半導体装置（２０）の外部の試験基板（１３）に配された配線を介してスキャン出力端子（ＳＣＯ）から出力される結果データが供給され、入力端子（ＣＲＩ）は活性化される。バーンインステップでは、ループスキャンシフトステップとスキャンキャプチャステップと端子活性化ステップとが所定の期間継続的に繰り返される。
【発明の効果】
【００１３】
本発明によれば、入力端子および入力端子からスキャンフリップフロップに至る回路を活性化することを可能にするバーンインテスト装置、そのバーンインテスト装置で試験することが可能な半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１４】
図を参照して、本発明の実施の形態が説明される。
【００１５】
図１は、本発明の実施の形態に係るバーンインテスト装置の構成を示すブロック図である。図１に示されるように、バーンインテスト装置１０は、制御部１１と、被験体である半導体装置２０を搭載する試験基板（ＢＴ板）１３とを具備する。制御部１１は、半導体装置２０に供給する電源、制御信号、テストパターン信号等を制御し、半導体装置２０をバーンインテストする。ＢＴ板１３は、半導体装置２０を固定し、電源、制御信号、テストパターン信号等を半導体装置２０に供給する。ＢＴ板１３は、通常、複数の半導体装置２０を搭載し、試験の効率を向上させる。バーンインテスト装置１０は、図示されないが、半導体装置２０を加熱する恒温槽を具備する。
【００１６】
半導体装置２０は、内部の組み合わせ回路に入力信号を供給する入力端子ＣＲＩ及び内部の組み合わせ回路から出力信号を取り出す出力端子ＣＲＯを必要数備える。また、半導体装置２０は、スキャンテストに対応するため、スキャン入力端子ＳＣＩ、スキャン出力端子ＳＣＯ、スキャンモード切替端子ＳＭＣを備える。スキャン入力端子ＳＣＩは、スキャンテストの入力データ（テストパターン）を取り込む端子であり、スキャン出力端子ＳＣＯは、スキャンテストの結果を出力する端子である。スキャンモード切替端子ＳＭＣは、スキャンテストの動作モードを切り替える信号を入力する端子である。さらに、半導体装置２０は、スキャンテスト中に固定されたデータが入力されるモード端子ＭＯＤと、バーンインテストに対応するように、バーンインテストのモードを設定するバーンイン設定端子ＢＴ、後述されるテストパターンのループを制御するループ制御端子ＬＰを備える。
【００１７】
ＢＴ板１３には、半導体装置２０とバーンインテスト装置１０の制御部１１とを接続する配線があり、制御部１１はその配線によって制御信号を半導体装置２０に与えてバーンインテストする。また、ＢＴ板１３には、半導体装置２０のスキャン出力端子ＳＣＯに、入力端子ＣＲＩ、モード端子ＭＯＤを接続するように、配線が設けられている。本実施の形態では、制御部１１は、ループ制御端子ＬＰ、バーンイン切替端子ＢＴ、スキャン入力端子ＳＣＩ、スキャンモード切替端子ＳＭＣの各端子に制御信号を与える。なお、図示されないが、ＢＴ板１３にはその他動作に必要な電源電圧、クロック信号ＣＬＫが供給される。
【００１８】
図２に、半導体装置２０の内部回路の概略構成が示される。半導体装置２０は、組み合わせ回路２１−１〜２１−３と、スキャンフリップフロップ２３−１〜２３−４、インバータ回路２５、選択回路２７、２９を備える。
【００１９】
組み合わせ回路２１−１は、入力端子ＣＲＩから信号を取り込み、論理演算結果をスキャンフリップフロップ２３−１、２３−２に出力する。組み合わせ回路２１−２は、スキャンフリップフロップ２３−１、２３−２の出力を取り込み、論理演算結果をスキャンフリップフロップ２３−３、２３−４に出力する。組み合わせ回路２１−３は、スキャンフリップフロップ２３−３、２３−４の出力を取り込み、演算結果を半導体装置２０の外部にスキャン出力端子ＣＲＯを介して出力する。
【００２０】
スキャンフリップフロップ２３−１〜２３−４は、スキャンテスト用のデータと、通常動作時の組み合わせ回路のデータとを選択的に入力する機能を備える。スキャンフリップフロップ２３−１〜２３−４は、スキャンテストのときにＳ側のデータを選択してシフトレジスタとして機能するスキャンチェーンを成し、通常動作時はＣ側のデータを選択して個々のデータを保持するフリップフロップとなる。図２では、スキャンフリップフロップ２３−１〜２３−４は、選択回路とフリップフロップとを備える回路として示される。
【００２１】
スキャンフリップフロップ２３−１は、スキャンテスト用データを選択回路２７から、通常動作時のデータを組み合わせ回路２１−１から取り込み、保持するデータを組み合わせ回路２１−２に出力する。スキャンフリップフロップ２３−２は、スキャンテスト用データをスキャンフリップフロップ２３−１から、通常動作時のデータを組み合わせ回路２１−１から取り込み、保持するデータを組み合わせ回路２１−２に出力する。スキャンフリップフロップ２３−３は、スキャンテスト用データをスキャンフリップフロップ２３−２から、通常動作時のデータを組み合わせ回路２１−２から取り込み、保持するデータを組み合わせ回路２１−３に出力する。スキャンフリップフロップ２３−４は、スキャンテスト用データをスキャンフリップフロップ２３−３から、通常動作時のデータを組み合わせ回路２１−２から取り込み、保持するデータを組み合わせ回路２１−３に出力する。
【００２２】
スキャンフリップフロップ２３−１〜２３−４の取り込みデータの選択は、スキャンモード切替端子ＳＭＣから入力される信号により制御され、選択されたデータは、図示されないクロック信号に同期してフリップフロップに取り込まれる。スキャンテスト時のスキャンチェーンは、スキャンフリップフロップ２３−１、スキャンフリップフロップ２３−２、スキャンフリップフロップ２３−３、スキャンフリップフロップ２３−４の順に接続されて形成される。
【００２３】
スキャンフリップフロップ２３−４の出力は、スキャン出力端子ＳＣＯを介して半導体装置２０の外部に出力されるとともに、インバータ回路２５によって論理を反転されて選択回路２７に供給される。選択回路２７は、ループ制御端子ＬＰから入力される制御信号に基づいて、インバータ回路２５を介して供給されるデータと、スキャン入力端子ＳＣＩを介して供給されるデータから選択してスキャンフリップフロップ２３−１に出力する。
【００２４】
選択回路２９は、スキャンテスト中は固定されたデータが入力されるモード端子ＭＯＤから入力されるデータと、予め設定されている固定値データとを入力し、バーンイン設定端子ＢＴに供給される制御信号に基づいて選択されたデータを各部に供給する。固定値データは、バーンインテスト時の設定値であり、図２では“Ｌｏｗ”を例示しているが、“Ｈｉ”であってもよい。
【００２５】
このように、半導体装置２０の内部では、スキャンフリップフロップ２３−４の出力は、インバータ回路２５と選択回路２７とを介して、スキャンフリップフロップ２３−１に入力される。すなわち、インバータ回路２５と選択回路２７とを含む帰還ループ切替回路によって、スキャンチェーンの入力と出力とが接続される。
【００２６】
一方、半導体装置２０を搭載するＢＴ板１３には、スキャン出力端子ＳＣＯと、入力端子ＣＲＩ及びモード端子ＭＯＤとを接続する配線がある。スキャン出力端子ＳＣＯから出力されるスキャンテストの結果を示すデータは、入力端子ＣＲＩ及びモード端子ＭＯＤに供給される。
【００２７】
次に、図３及び図４を参照してバーンインテストの動作が説明される。バーンインテスト装置１０は、図３に示される手順に沿って半導体装置２０を試験し、図４に示されるように、信号が入出力される。
【００２８】
半導体装置２０を固定したＢＴ板１３は、バーンインテスト装置１０に装填され、バーンインテストが開始される。バーンインテスト装置１０の制御部１１は、半導体装置２０のバーンイン設定端子ＢＴ、スキャンモード切替端子ＳＭＣ、ループ制御端子ＬＰに半導体装置２０の動作を制御する信号を印加する。すなわち、バーンイン設定端子ＢＴにバーンインテストを行うことを示す信号を印加し（図４（ｆ））、選択回路２９はＢ側の信号、すなわち、予め設定されている固定データを半導体装置２０の内部に供給する（図４（ｈ））。さらに、制御部１１は、スキャンモード切替端子ＳＭＣにスキャンテストモードをシフトモードに切り替える信号を印加し（図４（ａ））、スキャンフリップフロップ２３−１〜２３−４は、Ｓ側の入力データを取り込むように設定される。したがって、スキャンフリップフロップ２３−１〜２３−４は、スキャンチェーンを形成する。
【００２９】
また、制御部１１は、スキャンチェーンの入力データをスキャン入力端子ＳＣＩから取り込むように、ループ制御端子ＬＰに制御信号を印加する（図４（ｃ））。選択回路２７は、Ｂ側に入力されるスキャン入力端子ＳＣＩのデータを選択して出力する（図４（ｅ））。したがって、スキャンチェーンは、スキャン入力端子ＳＣＩからスキャンフリップフロップ２３−１〜２３−４を介してスキャン出力端子ＳＣＯまでのシフトレジスタとして動作するように設定される（ステップＳ１０２）。
【００３０】
制御部１１は、スキャン入力端子ＳＣＩからバーンインテスト用のデータ（テストパターン）を供給し（図４（ｄ））、クロック信号ＣＬＫ（図４（ｂ））を与えてスキャンフリップフロップ２３−１〜２３−４にテストパターンをセットする（ステップＳ１０４）。図４にスキャンシフト１として示されるように、制御部１１は、全てのスキャンフリップフロップ２３−１〜２３−４にテストパターンが設定されるまでテストパターンとクロック信号ＣＬＫを供給する（ステップＳ１０６−ＮＯ）。
【００３１】
全スキャンフリップフロップ２３−１〜２３−４にテストパターンが設定されると（ステップＳ１０６−ＹＥＳ）、制御部１１は、スキャンモード切替端子ＳＭＣにキャプチャモードを設定する信号を印加する（図４（ａ）スキャンキャプチャ１）。スキャンフリップフロップ２３−１〜２３−４は、Ｃ側の入力データを取り込むように設定され、スキャンチェーンは一端解消される（ステップＳ１１２）。
【００３２】
スキャンフリップフロップ２３−１〜２３−４に保持されるテストデータは、組み合わせ回路２１−２〜２１−３に出力され、組み合わせ回路２１−２〜２１−３は活性化される。組み合わせ回路２１−１、２１−２から出力される論理演算結果は、スキャンフリップフロップ２３−１〜２３−４に到達し、スキャンフリップフロップ２３−１〜２３−４は、その結果を取り込む。組み合わせ回路２１−３から出力される論理演算結果は、出力端子ＣＲＯに到達し、出力端子ＣＲＯを活性化する（ステップＳ１１４：図４（ｊ））。
【００３３】
次に、制御部１１は、選択回路２７がループデータを選択するようにループ制御端子ＬＰに信号を印加し（図４（ｃ））、スキャンモード切替端子ＳＭＣにシフトモードを設定する信号を印加する（図４（ａ））。したがって、テストパターンに基づいて論理演算された結果を新たな入力データとするスキャンチェーンが再形成される（ステップＳ１２２）。
【００３４】
制御部１１から与えられるクロック信号ＣＬＫに基づいて、スキャン出力端子ＳＣＯから出力される結果データの論理反転されたデータが（図４（ｅ）（ｋ））、各スキャンフリップフロップ２３−１〜２３−４をシフトして送り込まれる（ステップＳ１２４）。このとき、スキャン出力端子ＳＣＯから出力される信号は、ＢＴ板１３上の信号線を介して入力端子ＣＲＩに印加され（図４（ｉ））、入力端子ＣＲＩから組み合わせ回路２１−１を介してスキャンフリップフロップ２３−１、２３−２までの回路を活性化する。また、モード端子ＭＯＤにもその信号が印加され（図４（ｇ））、モード端子ＭＯＤから選択回路２９までの回路が活性化される。スキャンフリップフロップ２３−１〜２３−４に新たなデータが設定されるまで、図４にスキャンシフト２として示される期間、データのシフトを続ける（ステップＳ１２６−ＮＯ）。
【００３５】
全てのスキャンフリップフロップ２３−１〜２３−４に新たなデータが設定されると（ステップＳ１２６−ＹＥＳ）、設定されたデータに基づいて、組み合わせ回路２１−１〜２１−３が論理演算した結果をスキャンフリップフロップ２３−１〜２３−４がキャプチャするように、ステップＳ１１２に戻って繰り返される（ステップＳ１３２−ＮＯ：図４スキャンキャプチャ２）。以降、バーンインテストに定められた時間内でスキャンシフト、スキャンキャプチャが繰り返される。
【００３６】
このように、スキャンテストの結果を新たなテストパターンとして用い、定められた時間のバーンインテストが行われ、その時間を経過するとバーンインテストは終了する（ステップＳ１３２−ＹＥＳ）。この繰り返しのテストパターンは、全て“０”、“１”などの固定データにならないように、スキャン入力端子ＳＣＩから入力される最初のテストパターンが生成されることが好ましい。また、バーンインテストでは、出力端子ＣＲＯを電流が流れることが好ましく、適切な負荷回路が出力端子ＣＲＯに接続されることが好ましい。
【００３７】
このように、スキャン出力端子ＳＣＯと入力端子ＣＲＩとがＢＴ板１３上で接続されている。スキャン出力端子ＳＣＯの出力データは、組み合わせ回路を通過しているため擬似ランダムになっている。したがって、スキャン出力端子ＳＣＯから出力される擬似ランダムのデータが入力端子ＣＲＩに入力され、入力端子ＣＲＩから組み合わせ回路２１−１を介してスキャンフリップフロップ２３−１、２３−２に至る回路がバーンインテスト時に活性化されることになる。
【００３８】
さらに、入力端子ＣＲＩ付近の回路図に表記が省略される入力保護回路やバッファ回路も活性化できる。入力端子ＣＲＩを活性化するためのテストパターンを個別に生成する必要はなく、内部回路を動作させるテストパターンがあればよい。そのテストパターンは、テスト開始時にスキャンチェーンに与えたデータだけで済み、長いバーンインテスト期間にわたってデータを与えずに試験することができる。
【００３９】
また、上記モード端子ＭＯＤのように、スキャンテスト時に固定値が入力される端子は、内部にバーンインテストの動作モードによって制御される選択回路により、他の入力端子ＣＲＩと同じように、活性化することができる。本実施の形態において、この選択回路２９は、バーンイン設定端子ＢＴに直接接続されて制御されているが、バーンインを示すいくつかの信号によって生成される信号によって制御されてもよい。また、本実施の形態において、選択回路２７は、半導体装置２０に設けられたループ制御端子ＬＰに接続されて制御されているが、ループの制御を行う回路を内部に設けて自動的に２回目のスキャンシフトからループされたデータを使用するようにしてもよい。図５には、スキャンモード切替端子ＳＭＣに印加される信号を利用して、２回目のスキャンシフト時にループされたデータを使用するようにフリップフロップ２８を設け、専用のループ制御端子ＬＰを省略した例が示される。
【００４０】
図５には、バウンダリスキャンに対応する半導体装置２０の概略構成が示される。バウンダリスキャンに対応する半導体装置２０であっても、本発明は同じように適用できる。図５に示されるスキャンフリップフロップ２４−１〜２４−８は、バウンダリスキャン用を含めてスキャンチェーンを形成する。したがって、入力端子ＣＲＩから直接組み合わせ回路にデータが入力されることはないが、上述と同じように、入力端子ＣＲＩにスキャン出力端子ＳＣＯが接続されて、入力端子ＣＲＩは活性化される。また、データが組み合わせ回路から出力端子ＣＲＯに直接出力されることもないが、出力端子ＣＲＯは、スキャンフリップフロップ２４−７、２４−８から出力される信号により活性化される。
【００４１】
上記実施の形態では、入力端子ＣＲＩには自半導体装置のスキャン出力端子ＳＣＯが接続されると説明されたが、他の半導体装置のスキャン出力端子に接続されてもよい。その半導体装置は、ＢＴ板１３内に限らず、他のＢＴ板上の半導体装置であってもよい。また、ＢＴ板１３に搭載される半導体装置２０には、それぞれ制御部１１から最初のテストデータが供給されるように説明された。複数個の半導体装置２０を各スキャンチェーンが縦続接続されるようにＢＴ板１３に配線してもよい。その場合、先頭の半導体装置２０に最初のテストデータを供給すると、縦続接続されるスキャンチェーンには、順次データが供給されていくことになる。さらに、複数のＢＴ板１３間でもこのように縦続接続することも可能である。また、活性化するように入力端子ＣＲＩ、モード端子ＭＯＤに印加する信号は、他の半導体装置のスキャン出力端子ＳＣＯから出力される信号を使用してもよい。
【００４２】
このように、本発明によれば、バーンインテスト時に入力端子ＣＲＩからスキャンフリップフロップまでの間にある組み合わせ回路を活性化（動作）することができる。そのテストパターンは、テスト開始時にスキャンチェーンに一連のデータを与えるだけで済み、バーンインテストの期間中供給する必要はない。また、入力端子ＣＲＩにも擬似ランダム信号が印加されるため、活性化することができる。回路内部にモード設定信号を生成する回路を備えるため、バーンインテスト時にモード設定入力端子も活性化することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態に係るバーンインテスト装置の構成を示す図である。
【図２】本発明の実施の形態に係る半導体装置の構成を示す図である。
【図３】本発明の実施の形態に係るバーンインテストの動作を示すフローチャートである。
【図４】本発明の実施の形態に係るバーンインテストの動作を説明するタイムチャートである。
【図５】本発明の実施の形態に係る他の半導体装置の構成を示す図である。
【符号の説明】
【００４４】
１０  バーンインテスト装置
１１  制御部
１３  試験基板
２０  半導体装置
２１−１〜２１−３  組み合わせ回路
２３−１〜２３−４  フリップフロップ
２４−１〜２４−８  フリップフロップ
２５  インバータ回路
２７  選択回路
２８  フリップフロップ
２９  選択回路
【図１】
0004885163.tif 000002
【図２】
0004885163.tif 000003
【図３】
0004885163.tif 000004
【図４】
0004885163.tif 000005
【図５】
0004885163.tif 000006