(57)【特許請求の範囲】
【請求項１】
外部から入力電圧が入力される入力端子と、
出力電圧を出力するための出力端子と、
前記入力端子と前記出力端子の間に設けられたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のスイッチトランジスタと、
複数の昇圧率が切りかえ可能に構成され、前記入力電圧を設定された昇圧率で昇圧し、前記スイッチトランジスタのゲートに出力するチャージポンプ回路と、
前記入力電圧を所定の過電圧しきい値電圧と比較し、前記入力電圧が前記過電圧しきい値電圧より低いとき、前記チャージポンプ回路に昇圧動作を指示する過電圧監視部と、
前記入力電圧を前記複数の昇圧率に応じて定められた複数の基準電圧と比較し、前記入力電圧のレベルに応じて前記チャージポンプ回路の昇圧率を設定する昇圧率設定部と、
を備えることを特徴とする過電圧保護回路。
【請求項２】
前記昇圧率設定部は、前記入力電圧をＶｄｃ、前記スイッチトランジスタのゲートソース間しきい値電圧をＶｔと書くとき、（１＋Ｖｔ／Ｖｄｃ）以上の昇圧率を選択することを特徴とする請求項１に記載の過電圧保護回路。
【請求項３】
前記昇圧率設定部は、（１＋Ｖｔ／Ｖｄｃ）以上の昇圧率のうち、最小の値を選択することを特徴とする請求項２に記載の過電圧保護回路。
【請求項４】
前記チャージポンプ回路は、前記スイッチトランジスタのゲート容量を出力キャパシタとして昇圧動作を行うことを特徴とする請求項１に記載の過電圧保護回路。
【請求項５】
ひとつの半導体基板上に一体集積化されたことを特徴とする請求項１から４のいずれかに記載の過電圧保護回路。
【請求項６】
外部電源が着脱可能なコネクタと、
２次電池と、
前記コネクタが前記入力端子に接続された請求項１から４のいずれかに記載の過電圧保護回路と、
前記過電圧保護回路の出力電圧を利用して前記２次電池を充電する充電回路と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電圧保護回路に関する。
【背景技術】
【０００２】
半導体集積回路に利用される回路素子は、耐圧を超える電圧が印加されると、正常な機能が実行できなくなる。外部電源を利用して動作する電子機器、特に乾電池を利用した緊急用の電源や、品質の悪いＵＳＢ（Universal Serial Bus）電源の利用が想定される機器においては、定格外の高電圧が印加される可能性があるため、過電圧から回路素子を保護するための過電圧保護回路が必要となる。
【特許文献１】特開２００６−３２０１９４号公報
【特許文献２】特開２００７−９７２５１号公報
【特許文献３】特開２００７−７４７９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
過電圧保護回路は一般的に、入力端子と出力端子間に設けられ、入力端子の電圧（以下、入力電圧という）がしきい値を超えるとオフとなるスイッチトランジスタを備える。この構成の場合、出力端子の電圧（以下、出力電圧という）はしきい値電圧以下に抑えられる。
【０００４】
一般に、スイッチ素子としてはＰチャンネルＭＯＳＦＥＴが利用される。ところが、ＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）は同じ電流容量（電流駆動能力）を有するＮチャンネルＭＯＳＦＥＴよりも面積が大きくなるという問題がある。また、過電圧保護回路に使用されるスイッチトランジスタには、過電圧が印加されるおそれがあるため、高耐圧が要求される。ところがＰチャンネルＭＯＳＦＥＴの耐圧は、ＮチャンネルＭＯＳＦＥＴのそれに劣る場合が多い。
【０００５】
本発明はかかる課題に鑑みてなされたものであり、その目的は、スイッチトランジスタとしてＮチャンネルＭＯＳＦＥＴを利用した過電圧保護回路の提供にある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、過電圧保護回路に関する。過電圧保護回路は、外部から入力電圧が入力される入力端子と、出力電圧を出力するための出力端子と、入力端子と出力端子の間に設けられたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のスイッチトランジスタと、複数の昇圧率が切りかえ可能に構成され、入力電圧を設定された昇圧率で昇圧し、スイッチトランジスタのゲートに出力するチャージポンプ回路と、入力電圧を所定の過電圧しきい値電圧と比較し、入力電圧が過電圧しきい値電圧より低いとき、チャージポンプ回路に昇圧動作を指示する過電圧監視部と、入力電圧を複数の昇圧率に応じて定められた複数の基準電圧と比較し、入力電圧のレベルに応じてチャージポンプ回路の昇圧率を設定する昇圧率設定部と、を備える。
【０００７】
この態様によると、入力電圧に応じてチャージポンプ回路の昇圧率を切りかえることにより、スイッチトランジスタのゲートソース間電圧を所望の値に設定することができる。
【０００８】
昇圧率設定部は、入力電圧をＶｄｃ、スイッチトランジスタのゲートソース間しきい値電圧をＶｔと書くとき、複数の昇圧率のうちから、（１＋Ｖｔ／Ｖｄｃ）以上の昇圧率を選択してもよい。この場合、スイッチトランジスタのゲートソース間に、入力電圧にかかわらずしきい値電圧Ｖｔを超える電圧を印加することができる。
【０００９】
昇圧率設定部は、（１＋Ｖｔ／Ｖｄｃ）以上の昇圧率のうち、最小の値を選択してもよい。この場合、ゲートソース間電圧に必要以上に大きな電圧が印加されるのを防止できる。
【００１０】
チャージポンプ回路は、スイッチトランジスタのゲート容量を出力キャパシタとして昇圧動作を行ってもよい。この場合、出力キャパシタを個別に設ける必要がないため、回路面積を削減できる。
【００１１】
過電圧保護回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００１２】
本発明の別の態様は、電子機器である。この電子機器は、外部電源が着脱可能なコネクタと、２次電池と、コネクタが入力端子に接続された上述の過電圧保護回路と、過電圧保護回路の出力電圧を利用して２次電池を充電する充電回路と、を備える。
【００１３】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１４】
本発明によれば、スイッチトランジスタとしてＮチャンネルＭＯＳＦＥＴを利用できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１６】
本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１７】
図１は、実施の形態に係る過電圧保護回路１００およびそれを用いた電子機器１０００全体の構成を示す回路図である。
電子機器１０００は、たとえば携帯電話端末や、ＰＤＡ、ノート型ＰＣなどの電池駆動型の情報端末機器である。電子機器１０００は、過電圧保護回路１００、充電回路１１２および電池１１４を備える。電子機器１０００はその他に、図示しないＣＰＵ（Central Processing Unit）、ＤＳＰ(Digital Signal Processor)、液晶パネルをはじめとするデジタル回路、アナログ回路を備える。
【００１８】
電池１１４は、リチウムイオンやＮｉＣｄ（ニッケルカドミウム）電池などの２次電池であり、その電池電圧Ｖｂａｔが、電子機器１０００のその他の回路ブロックへと供給される。
【００１９】
電子機器１０００は、外部電源１１０が着脱可能なコネクタ２０２を備える。外部電源１１０は、たとえば商用交流電圧を直流電圧に変換するＡＣアダプタや、車載バッテリ等の電圧を降圧するＤＣ／ＤＣコンバータ、ＵＳＢ電源や乾電池を利用した緊急用電源である。外部電源１１０は電池１１４に対して直流の電源電圧Ｖｄｃを供給する。
【００２０】
過電圧保護回路１００は、入力端子１０２、出力端子１０４を備え、ひとつの半導体基板上に一体集積化されている。過電圧保護回路１００は、入力電圧Ｖｄｃが所定の過電圧しきい値電圧Ｖｏｖｐより大きいとき、負荷である充電回路１１２に対する電圧供給を停止する。
【００２１】
過電圧保護回路１００は、スイッチトランジスタＭ１、チャージポンプ回路１０、過電圧監視部２０、昇圧率設定部３０を備える。
【００２２】
スイッチトランジスタＭ１は、ＮチャンネルＭＯＳＦＥＴであって入力端子１０２と出力端子１０４の間に設けられる。ここでは便宜的にスイッチトランジスタＭ１の出力端子１０４側の端子をソース、入力端子１０２側の端子をドレインと称する。スイッチトランジスタＭ１のバックゲートはソースと接続される。
【００２３】
チャージポンプ回路１０は、複数の昇圧率が切りかえ可能であり、入力電圧Ｖｄｃを設定された昇圧率αで昇圧し、スイッチトランジスタＭ１のゲートに出力する。チャージポンプ回路１０は、昇圧率の切りかえに加えて、昇圧動作のオン、オフが切りかえ可能となっている。以下では理解の容易化のために昇圧率αが、２倍、３倍、４倍で切りかえ可能な場合について説明する。
【００２４】
チャージポンプ回路１０は、スイッチトランジスタＭ１のゲート容量を出力キャパシタとして昇圧動作を行う。フライングキャパシタ（不図示）およびキャパシタ間を接続するスイッチは、過電圧保護回路１００に集積化される。
【００２５】
過電圧監視部２０は、入力電圧Ｖｄｃを所定の過電圧しきい値電圧Ｖｏｖｐと比較し、入力電圧Ｖｄｃが過電圧しきい値電圧Ｖｏｖｐより低いとき、チャージポンプ回路１０に昇圧動作を指示する。入力電圧Ｖｄｃが過電圧しきい値電圧Ｖｏｖｐより高いとき、チャージポンプ回路１０に昇圧動作の停止を指示する。
【００２６】
昇圧率設定部３０は、入力電圧Ｖｄｃを複数の昇圧率αに応じて定められた複数の基準電圧と比較し、入力電圧Ｖｄｃのレベルに応じてチャージポンプ回路１０の昇圧率αを設定する。
【００２７】
スイッチトランジスタＭ１による電圧降下を十分に小さくするためには、スイッチトランジスタＭ１のゲートソース間電圧Ｖｇｓをゲートソース間しきい値電圧Ｖｔよりも大きく設定する必要がある。
チャージポンプ回路１０の出力電圧、つまりスイッチトランジスタＭ１のゲート電圧Ｖｇは、
Ｖｇ＝Ｖｄｃ×α    …（１）
で与えられる。ゲートソース間電圧Ｖｇｓが、しきい値電圧Ｖｔ以上のとき、スイッチトランジスタＭ１がフルオンする。つまり、
Ｖｇ−Ｖｏｕｔ≧Ｖｔ    …（２）
が成り立てばよい。スイッチトランジスタＭ１のオン抵抗が十分小さい場合、
Ｖｏｕｔ＝Ｖｄｃ    …（３）
が成り立つ。式（１）〜（３）を整理すると、
Ｖｄｃ×（α−１）≧Ｖｔ    …（４）
を得る。したがって、
α≧Ｖｔ／Ｖｄｃ＋１    …（５）
を満たせばよい。式（５）を満たすように昇圧率を設定することにより、スイッチトランジスタＭ１を入力電圧Ｖｄｃの値によらずにフルオンさせることができる。
【００２８】
さらに昇圧率設定部３０は、式（５）を満たす昇圧率のうち、最小の値を選択することが望ましい。これによって、ゲートソース間電圧Ｖｇｓに過電圧が印加されるのを防止することができる。
【００２９】
昇圧率が切りかわる入力電圧Ｖｄｃの境界値は、式（５）を等式としてα＝２、３、４を代入したときのＶｄｃの値となる。つまり、
α＝２となる境界値は、Ｖｒｅｆ１＝Ｖｔ
α＝３となる境界値は、Ｖｒｅｆ２＝Ｖｔ／２
α＝４となる境界値は、Ｖｒｅｆ３＝Ｖｔ／３
となる。Ｖｔ＝５とすれば、
１．６６≦Ｖｄｃ＜２．５  のとき、α＝４
２．５≦Ｖｄｃ＜５      のとき、α＝３
５≦Ｖｄｃ              のとき、α＝２
に設定すればよい。
【００３０】
昇圧率設定部３０は、複数のコンパレータＣＭＰおよびエンコーダ３２を備える。複数のコンパレータＣＭＰは、入力電圧Ｖｄｃを、上述の昇圧率の境界に対応した基準電圧Ｖｒｅｆと比較する。たとえば上述の例の場合、コンパレータＣＭＰは２つ設けられ、それぞれの基準電圧Ｖｒｅｆは、１．６６Ｖ、２．５Ｖおよび５Ｖに設定される。エンコーダ３２は、コンパレータＣＭＰの比較結果を参照して、昇圧率αを設定する。
【００３１】
以上が過電圧保護回路１００の構成である。次に過電圧保護回路１００の動作を説明する。図２は、図１の過電圧保護回路１００の電圧状態を示す図である。昇圧率α、ゲート電圧Ｖｇ、出力電圧Ｖｏｕｔ、ゲートソース間電圧Ｖｇｓを示す。図２は、Ｖｔ＝５Ｖの場合を示す。
【００３２】
入力電圧Ｖｄｃが基準電圧Ｖｒｅｆ３を超えると、Ｖｇｓ＞Ｖｔとなり、スイッチトランジスタＭ１がフルオンし、入力電圧Ｖｄｃに等しい出力電圧Ｖｏｕｔが出力される。入力電圧Ｖｄｃが過電圧しきい値電圧Ｖｏｖｐを超えると、チャージポンプ回路１０の昇圧動作が停止し、スイッチトランジスタＭ１のゲート電圧Ｖｇが０Ｖとなるため、スイッチトランジスタＭ１がオフし、出力電圧Ｖｏｕｔも０Ｖとなる。
【００３３】
このように、図１の過電圧保護回路１００によれば、スイッチ素子としてＮチャンネルＭＯＳＦＥＴを用い、ゲート電圧をチャージポンプ回路によって供給することにより、過電圧保護を実現できる。ＮチャンネルＭＯＳＦＥＴは、同等の性能を有するＰチャンネルＭＯＳＦＥＴに比べて高耐圧であり、また小面積であるため、ＰチャンネルＭＯＳＦＥＴを用いた過電圧保護回路に比べて耐圧や面積を改善できる。
【００３４】
昇圧率設定部３０によって入力電圧Ｖｄｃに応じた昇圧率を設定することにより以下の効果が得られる。過電圧保護回路１００の効果を明確とするため、まず昇圧率を切りかえない場合の動作を説明する。
【００３５】
もし、昇圧率αを小さい値、たとえばα＝２に固定した場合、ゲート電圧ＶｇはＶｇ＝Ｖｄｃ×２となり、入力電圧Ｖｄｃが低いときに、ゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔより小さくなるため、スイッチトランジスタＭ１のオン抵抗が大きくなって電圧降下が増加し、出力電圧Ｖｏｕｔが低下するという問題がある。このときの出力電圧Ｖｏｕｔは、図２に一点破線で示される。
【００３６】
また、昇圧率αを大きな値、たとえば４に固定した場合、ゲート電圧ＶｇはＶｇ＝Ｖｄｃ×４となり、入力電圧Ｖｄｃが大きいときに、ゲートソース間電圧Ｖｇｓが過電圧となる。したがって、スイッチトランジスタＭ１にゲートソース間耐圧の大きな素子を利用する必要があるため、プロセス上の制約が発生する。
【００３７】
これに対して、実施の形態に係る過電圧保護回路１００によれば、入力電圧Ｖｄｃに応じて昇圧率を変更することにより、入力電圧Ｖｄｃが低い減電圧時の電圧降下を低減することができる。また、入力電圧Ｖｄｃが高いときには昇圧率αを可能な限り小さな値とすることにより、スイッチトランジスタＭ１のゲートソース間に過電圧が印加されるのを防止でき、耐圧の低い素子を利用することができる。
【００３８】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００３９】
図３は、変形例に係る過電圧保護回路１００ａの構成を示す回路図である。図１の過電圧保護回路１００は、コンパレータＣＭＰ１〜ＣＭＰ３の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ３を個別に設定することにより、昇圧率を切りかえる境界値を設定した。これに対して、図３の過電圧保護回路１００ａでは、入力電圧ＶｄｃをコンパレータＣＭＰ１〜ＣＭＰ３ごとに異なる分圧比で抵抗分圧し、共通の基準電圧Ｖｒｅｆと比較する。つまり、コンパレータＣＭＰ１に対しては、抵抗Ｒ１１、Ｒ１２によって入力電圧Ｖｄｃが分圧され、コンパレータＣＭＰ２に対しては、抵抗Ｒ２１、Ｒ２２によって入力電圧Ｖｄｃが分圧され、コンパレータＣＭＰ３に対しては、抵抗Ｒ３１、Ｒ３２によって入力電圧Ｖｄｃが分圧される。この構成によっても図１の回路と同様に、分圧比を個別に設定することにより、入力電圧Ｖｄｃを複数の昇圧率に応じて定められた複数の基準電圧と比較することができる。
【００４０】
実施の形態では、過電圧保護回路１００と充電回路１１２を別々のＩＣとして構成する場合を説明したが、これらを一体として、電源管理ＩＣとして構成してもよい。あるいは反対に過電圧保護回路１００をディスクリート素子で構成してもよい。
【００４１】
実施の形態では、昇圧率を２倍、３倍、４倍の３値で切りかえる場合を説明したが、昇圧率の設定は任意である。たとえば、１．５倍、２倍、３倍の３値で切りかえてもよいし、２倍と３倍の２値で切りかえてもよい。
【００４２】
以上、実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
【図面の簡単な説明】
【００４３】
【図１】実施の形態に係る過電圧保護回路およびそれを用いた電子機器全体の構成を示す回路図である。
【図２】図１の過電圧保護回路の電圧状態を示す図である。
【図３】変形例に係る過電圧保護回路の構成を示す回路図である。
【符号の説明】
【００４４】
１００…過電圧保護回路、１０２…入力端子、１０４…出力端子、１１０…外部電源、１１２…充電回路、１１４…電池、Ｍ１…スイッチトランジスタ、１０…チャージポンプ回路、２０…過電圧監視部、３０…昇圧率設定部、３２…エンコーダ、ＣＭＰ…コンパレータ、１０００…電子機器。
【図１】
0005090849.tif 000002
【図２】
0005090849.tif 000003
【図３】
0005090849.tif 000004