(57)【特許請求の範囲】
【請求項１】
第１の透明絶縁基板上に、複数の対向電極信号線、複数のゲート信号配線、および複数のドレイン信号配線を形成し、隣り合う前記ゲート信号配線および隣り合う前記ドレイン信号配線に囲まれた領域を画素領域とし、当該画素領域に、薄膜トランジスタ、前記画素領域を形成する前記ゲート信号配線と前記ドレイン信号配線に沿った外形を有する略矩形のＩＴＯ（Indium-Tin-Oxide）或いはＩＺＯ（Indium-Zinc-Oxide）からなる対向電極、当該対向電極に対して絶縁膜を介して重畳する位置に形成されたＩＴＯ或いはＩＺＯからなる画素電極を有し、前記第１の透明絶縁基板と第２の透明絶縁基板間に液晶を封入した液晶表示装置において、
前記対向電極は、隣接する前記画素領域の対向電極と、前記対向電極間に形成された前記ゲート信号配線を絶縁膜を介して跨ぐように形成された連結配線で接続され、
前記連結配線は、当該連結配線と前記対向電極間の絶縁膜に形成されたコンタクトホール部において、不透明なパッド領域を介して前記対向電極と電気的に接続され、
前記連結配線は、前記画素電極と同一工程で成膜され、前記パッド領域は、前記ゲート信号配線と同一工程で成膜され、
前記連結配線と重畳する位置の前記第２の透明絶縁基板上に、遮光膜が形成されたことを特徴とする液晶表示装置。
【請求項２】
請求項１において、前記連結配線は、前記画素電極と同じ材料からなることを特徴とする液晶表示装置。
【請求項３】
請求項１において、前記連結配線は、前記ドレイン信号配線と平行に形成されることを特徴とする液晶表示装置。
【請求項４】
請求項１において、前記対向電極配線は、前記ゲート信号配線と平行に配置されることを特徴とする液晶表示装置。
【請求項５】
請求項１において、前記画素電極は、前記ゲート信号配線に対して、時計回りに３〜２０度あるいは反時計回りに３〜２０度の角度を持つ複数のスリットを有することを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、液晶を介して対向配置される各基板のうち一方の基板の液晶の面側に画素電極と対向電極とが形成されている液晶表示装置に関するものである。
【背景技術】
【０００２】
この種の液晶表示装置は、画素電極と対向電極の間の領域を透過する光に対して、その量を前記各電極の間に発生する電界が印加される液晶の駆動によって、制御するようになっている。
【０００３】
このような液晶表示装置は、表示面に対して斜めの方向から観察しても表示に変化のない、いわゆる広視野角特性に優れたものとして知られている。
【０００４】
そして、これまで、前記画素電極と対向電極は光を透過させることのない導電層で形成されていた。
【０００５】
しかし、近年、画素領域の周辺を除く領域の全域に透明電極からなる対向電極を形成し、この対向電極上に絶縁膜を介して一方向に延在し該一方向に交差する方向に並設させた透明電極からなる帯状の画素電極を形成した構成のものが知られるに到った。
【０００６】
このような構成の液晶表示装置は、基板とほぼ平行な方向の電界が画素電極と対向電極との間に発生し、依然として広視野角特性に優れるとともに、開口率が大幅に向上するようになる（下記特許文献参照）。
【０００７】
【特許文献１】特開平１１−２０２３５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、このような液晶表示装置は、その画素領域の僅かな周辺を除く領域に形成された対向電極が、絶縁膜を介して形成される櫛歯状の画素電極と大きな面積で重畳されており、前記絶縁膜にピンホールがあった場合ショート不良が発生し表示上の点欠陥となり画質が低下する課題があった。
【０００９】
また、上記画素領域では、画素電極と、この画素電極と接続されるべく薄膜トランジスタがそれぞれ絶縁膜を介して異なる絶縁膜上に配置されているため、その接続個所において面積の大きなコンタクトホールが必要となり、開口率すなわち液晶表示装置の透過率が低下する問題があった。さらに、各対向電極に電気低効率の小さな不透明の金属材料で構成された対向電極配線によって信号を供給する構成の場合、該対向電極配線の幅が広いと同様に透過率が低下する課題があった。
【００１０】
さらに、前記のコンタクトホールの形成個所は段差が大きくなり、これに配向膜を成膜しラビングを行った場合、ラビング方向にほぼ沿って液晶配向が乱れる領域ができ透過率が低下する課題があった。
【００１１】
本発明は、このような事情に基づいてなされたものであり、その目的は、画素電極と対向電極とのショートを回避し、画質を向上させた液晶表示装置を提供するにある。
【００１２】
また、本発明の他の目的は、開孔率の向上を図った液晶表示装置を提供することにある。
【００１３】
さらに、本発明の他の目的は、コンタクトホール周辺における液晶配向の乱れを回避した液晶表示装置を提供するにある。
【課題を解決するための手段】
【００１４】
前記課題に対して概略以下の手段を持ち、課題を解決する。
【００１５】
（１）本発明は、たとえば、第１の透明絶縁基板上に、複数の対向電極信号線、複数のゲート信号配線、および複数のドレイン信号配線を形成し、隣り合う前記ゲート信号配線および隣り合う前記ドレイン信号配線に囲まれた領域を画素領域とし、当該画素領域に、薄膜トランジスタ、前記画素領域を形成する前記ゲート信号配線と前記ドレイン信号配線に沿った外形を有する略矩形のＩＴＯ（Indium-Tin-Oxide）或いはＩＺＯ（Indium-Zinc-Oxide）からなる対向電極、当該対向電極に対して絶縁膜を介して重畳する位置に形成されたＩＴＯ或いはＩＺＯからなる画素電極を有し、前記第１の透明絶縁基板と第２の透明絶縁基板間に液晶を封入した液晶表示装置において、
前記対向電極は、隣接する前記画素領域の対向電極と、前記対向電極間に形成された前記ゲート信号配線を絶縁膜を介して跨ぐように形成された連結配線で接続され、
前記連結配線は、当該連結配線と前記対向電極間の絶縁膜に形成されたコンタクトホール部において、不透明なパッド領域を介して前記対向電極と電気的に接続され、
前記連結配線は、前記画素電極と同一工程で成膜され、前記パッド領域は、前記ゲート信号配線と同一工程で成膜され、
前記連結配線と重畳する位置の前記第２の透明絶縁基板上に、遮光膜が形成されたことを特徴とする。
【００１９】
（２）本発明による液晶表示装置は、たとえば、前記連結配線は、前記画素電極と同じ材料からなることを特徴とする。
【００２０】
（３）本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、前記連結配線は、前記ドレイン信号配線と平行に形成されることを特徴とする。
【００２１】
（４）本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、前記対向電極配線は、前記ゲート信号配線と平行に配置されることを特徴とする。
【００２２】
（５）本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、前記画素電極は、前記ゲート信号配線に対して、時計回りに３〜２０度あるいは反時計回りに３〜２０度の角度を持つ複数のスリットを有することを特徴とする。
【発明を実施するための最良の形態】
【００２３】
実施例１．
図２は、本発明の第１の実施例の液晶表示パネルの等価回路を該液晶表示パネルの外付け回路とともに示した図である。
【００２４】
図２中、ｘ方向に延在されｙ方向に並設される各ゲート信号線ＧＬには垂直走査回路Ｖによって順次走査信号（電圧信号）が供給されるようになっている。
【００２５】
走査信号が供給されたゲート信号線ＧＬに沿って配置される各画素領域の薄膜トランジスタＴＦＴは該走査信号によってオンするようになっている。
【００２６】
そして、このタイミングにあわせて映像信号駆動回路Ｈから各ドレイン信号線ＤＬに映像信号が供給されるようになっている。各ドレイン信号線ＤＬは、図中、ｙ方向に延在されｘ方向に並設されている。この映像信号は各画素領域の該薄膜トランジスタを介して画素電極ＰＸに印加されるようになっている。
【００２７】
各画素領域において、画素電極ＰＸとともに形成されている対向電極ＣＴには対向電圧信号線ＣＬを介して対向電圧が印加されるようになって、それら各電極の間に電界を発生させるようになっている。画素電極ＰＸおよび対向電極ＣＴはそれぞれ、ドレイン信号線ＤＬからの映像情報電圧をゲート信号線ＧＬがオン電圧を印加されたタイミングで薄膜トランジスタＴＦＴがオンされて画素電極ＰＸへ印加される一方において、外部電源につながれた対向電圧信号線ＣＬから各画素領域で対向電極ＣＴへ伝播され、これによって液晶容量へ電圧を印加する働きをする。上記、画素電極ＰＸおよび対向電極ＣＴは薄膜トランジスタＴＦＴの形成された第１の透明基板ＳＵＢ１上に形成される。上記画素電極ＰＸおよび対向電極ＣＴは絶縁膜を挟んで形成された保持容量素子Ｃｓｔｇと画素電極ＰＸと対向電極ＣＴ間の電界が液晶部を通過することによる液晶容量Ｃｌｃの二つ容量の和の容量を構成している。本発明の液晶モードは絶縁膜を挟んで対向電極ＣＴと画素電極ＰＸが積層される面積が大きくそのため１画素の保持容量素子Ｃｓｔｇが大きな値を有する特徴がある。
【００２８】
そして、この電界のうち透明基板ＳＵＢ１と平行な成分を有する電界によって液晶ＬＣの光透過率を制御するようになっている。
【００２９】
なお、同図において各画素領域に示したＲ、Ｇ、Ｂの各符号は、各画素領域にそれぞれ赤色用フィルタ、緑色用フィルタ、青色用フィルタが形成されていることを示している。
【００３０】
上記で、１画素の領域は隣り合うドレイン信号線ＤＬおよび隣り合うゲート信号線ＧＬ内に囲まれた領域であり、その領域に前述のように、薄膜トランジスタＴＦＴ、画素電極ＰＸ、対向電極ＣＴが形成されている。
【００３１】
一方、対向電圧信号線ＣＬは第１の透明基板ＳＵＢ１で、ゲート信号線ＧＬと平行に配置された横方向の配線になっており画素領域外部でまとめられ、外部電源につながれる。
【００３２】
図１は、本発明による液晶表示装置（パネル）の画素領域における構成図であり、液晶を介して互いに対向配置される各透明基板のうちで一方の透明基板の液晶側から観た平面図である。
【００３３】
図１のI（ａ）−I（ｂ）線における断面図を図３に、II（ａ）−II（ｂ）線における断面図を図５に、III（ａ）−III（ｂ）線における断面図を図６に、IV（ａ）−IV（ｂ）線における断面図を図７に示している。図４は、本液晶モードの液晶分子の電圧オン、オフ時における動作を模式的に表す平面図である。
【００３４】
まず、図１において、図中ｘ方向に延在されｙ方向に並設されるゲート信号線ＧＬが、たとえば第１の透明基板側からモリブデン（Ｍｏ）、アルミニューム（Ａｌ）、モリブデン（Ｍｏ）の３層積層膜で形成されている。このゲート信号線ＧＬは後述するドレイン信号線ＤＬとで矩形状の領域を形成し、その領域は画素領域を構成するようになっている。
【００３５】
そして、この画素領域には、後述する画素電極ＰＸとの間で電界を発生せしめる対向電極ＣＴが形成され、この対向電極ＣＴは該画素領域の僅かな周辺を除く中央のほぼ全域に形成され、透明導電体であるたとえばＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）から構成されている。なお、この対向電極ＣＴには一部切欠きを有するが、このことについては後述する。
【００３６】
この対向電極ＣＴは、隣り合うゲート信号線ＧＬのほぼ中央付近に前述のゲート信号線ＧＬと平行に配置された対向電圧信号線ＣＬと接続され、この対向電圧信号線ＣＬは図中左右の画素領域（ゲート信号線ＧＬに沿って配置される各画素領域）における対向電極ＣＴに同様に形成された対向電圧信号線ＣＬと一体的に形成されている。
【００３７】
この対向電圧信号線ＣＬは、たとえばモリブデン（Ｍｏ）、アルミニューム（Ａｌ）、モリブデン（Ｍｏ）の３層積層膜からなる不透明の材料で形成されている。
【００３８】
また、上述したように、対向電圧信号線ＣＬの材料をゲート信号線ＧＬと同一の材料とすることにより、それらを同一の工程で形成でき製造工数の増大を回避させることができる。
【００３９】
ここで、前記対向電圧信号線ＣＬは、上記三層膜に限定されることなく、たとえばＣｒ、Ｔｉ、Ｍｏの単層膜あるいは、これらとＡｌを含有する材料との２層膜あるいは３層膜で形成するようにしてもよいことはいうまでもない。
【００４０】
しかし、この場合、この対向電圧信号線ＣＬは対向電極ＣＴに対して上層に位置づけるのが効果的となる。けだし、対向電極ＣＴを構成するＩＴＯ膜の選択エッチング液（たとえばＨＢｒ）は容易にＡｌを溶解してしまうからである。
【００４１】
さらに、対向電圧信号線ＣＬの対向電極ＣＴとの少なくとも接触面にはＴｉ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ等の高融点金属を介在させることが効果的となる。けだし、対向電極ＣＴを構成するＩＴＯは対向電圧信号線ＣＬ中のＡｌを酸化させて高抵抗層を生成させてしまうからである。
【００４２】
このため、一実施例として、Ａｌ、あるいはＡｌを含有する材料からなる対向電圧信号線ＣＬを形成する場合、前記高融点金属を一層目とする多層構造とすることが好ましい。
【００４３】
そして、このように対向電極ＣＴ、対向電圧信号線ＣＬ、およびゲート信号線ＧＬが形成された透明基板の上面には、それらをも被ってたとえばＳｉＮからなる絶縁膜ＧＩが形成されている。
【００４４】
この絶縁膜ＧＩは、後述のドレイン信号線ＤＬに対しては対向電圧信号線ＣＬおよびゲート信号線ＧＬの層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能を、後述の容量素子Ｃｓｔｇの形成領域においてはその誘電体膜としての機能を有するようになっている。
【００４５】
そして、ゲート信号線ＧＬの一部（図中左下）に重畳されて薄膜トランジスタＴＦＴが形成され、この部分の前記絶縁膜ＧＩ上にはたとえばａ−Ｓｉからなる半導体層ＡＳが形成されている。
【００４６】
この半導体層ＡＳの上面にドレイン電極ＳＤ１およびソース電極ＳＤ２が形成されることによって、ゲート信号線ＧＬの一部をゲート電極とする逆スタガ構造のＭＩＳ型トランジスタが形成されることになる。そして、このドレイン電極ＳＤ１およびソース電極ＳＤ２はドレイン信号線ＤＬと同時に形成されるようになっている。
【００４７】
すなわち、図１中ｙ方向に延在されｘ方向に並設されたドレイン信号線ＤＬが形成され、このドレイン信号線ＤＬの一部が前記薄膜トランジスタＴＦＴの半導体層ＡＳの表面にまで延在されることによって薄膜トランジスタＴＦＴのドレイン電極ＳＤ１を構成するようになっている。
【００４８】
また、該ドレイン信号線ＤＬの形成の際にソース電極ＳＤ２が形成され、このソース電極ＳＤ１は画素領域内にまで延在されて後述の画素電極ＰＸとの接続を図るコンタクトホールＣＮをも一体的に形成されるようになっている。
【００４９】
なお、図５に示すように、半導体層ＡＳの前記ソース電極ＳＤ２およびドレイン電極ＳＤ１との界面にはたとえばｎ型不純物がドーピングされたコンタクト層ｄ０が形成されている。
【００５０】
このコンタクト層ｄ０は、半導体層ＡＳの表面の全域にｎ型不純物ドーピング層を形成し、さらにソース電極ＳＤ２およびドレイン電極ＳＤ１の形成後において、該各電極をマスクとしてこれら各電極から露出された半導体層ＡＳの表面のｎ型不純物ドーピング層をエッチングすることによって形成されるようになっている。
【００５１】
そして、このように薄膜トランジスタＴＦＴが形成された透明基板の表面には、該薄膜トランジスタＴＦＴをも被ってたとえばＳｉＮからなる保護膜ＰＡＳが形成されている。薄膜トラジスタＴＦＴの液晶ＬＣとの直接の接触を回避するためである。
【００５２】
さらに、この保護膜ＰＡＳの上面には画素電極ＰＸがたとえばＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）からなる透明な導電膜によって形成されている。
【００５３】
画素電極ＰＸは、前記対向電極ＣＴの形成領域に重畳されて、それぞれ図中ｘ方向に対して約１０度の角度を持ち、延在して等間隔に形成されているとともに、その両端はそれぞれｙ方向に延在する同材料層で互いに接続されるようになっている。
【００５４】
ちなみに、この実施例では、隣り合う画素電極ＰＸ間の間隔Ｌはたとえば３〜１０μｍ、幅Ｗはたとえば２〜６μｍの範囲で設定されるようになっている。
【００５５】
この場合、各画素電極ＰＸの下端の同材料層は前記保護膜ＰＡＳに形成されたコンタクト孔を通して前記薄膜トランジスタＴＦＴのソース電極ＳＤ２のコンタクト部と接続されるようになっており、また、上端の同材料層は前記対向電極ＣＴと重畳されて形成されている。
【００５６】
このように構成した場合、対向電極ＣＴと各画素電極ＰＸとの重畳部にはゲート絶縁膜ＧＩと保護膜ＰＡＳとの積層膜を誘電体膜とする容量素子Ｃｓｔｇが形成されるようになっている。
【００５７】
この容量素子Ｃｓｔｇは、薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号が画素電極ＰＸに印加された後に、該薄膜トランジスタＴＦＴがオフとなっても該映像信号が画素電極ＰＸに比較的長く蓄積される等のために設けられたものとなっている。
【００５８】
ここで、この容量素子Ｃｓｔｇの容量は、対向電極ＣＴと各画素電極ＰＸとの重畳面積に比例し、その面積が比較的大きくなってしまう。誘電体膜は絶縁膜ＧＩと保護膜ＰＡＳとの積層構造となっている。
【００５９】
なお、前記保護膜ＰＡＳとしては、ＳｉＮに限定されることなく、たとえば合成樹脂によって形成されていてもよいことはいうまでもない。この場合、塗布により形成することから、その膜厚を大きく形成する場合においても製造が容易であるという効果を奏する。
【００６０】
そして、このように画素電極ＰＸおよび対向電極ＣＴが形成された透明基板ＳＵＢ１の表面には該画素電極ＰＸおよび対向電極ＣＴをも被って配向膜ＯＲＩ１が形成されている。この配向膜ＯＲＩ１は液晶ＬＣと直接に接触する膜で該液晶ＬＣの初期配向方向を決定づけるものとなっている。
【００６１】
上記実施例において、透明導電膜としてＩＴＯを用いて説明したが、たとえばＩＺＯ（Ｉｎｄｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ）を用いても同様の効果が得られることはいうまでもない。
【００６２】
このように構成された第１の透明基板ＳＵＢ１はＴＦＴ基板と称され、このＴＦＴ基板と液晶ＬＣを介して対向配置される第２の透明基板ＳＵＢ２はフィルタ基板と称されている。
【００６３】
フィルタ基板は、図３あるいは図６ないし図７に示すように、その液晶側の面に、まず、各画素領域を画するようにしてブラックマトリクスＢＭが形成され、このブラックマトリクスＢＭの実質的な画素領域を決定する開口部にはそれを被ってフィルタＦＩＬが形成されるようになっている。
【００６４】
そして、ブラックマトリクスＢＭおよびフィルタＦＩＬを被ってたとえば樹脂膜からなるオーバーコート膜ＯＣが形成され、このオーバーコート膜の上面には配向膜ＯＲＩ２が形成されている。
【００６５】
上記が本実施例１の概略の平面および断面構成である。次に本液晶モードの動作を図３および図４で説明する。本実施例では液晶としては電界方向に液晶分子の長軸方向に揃う、いわゆるポジ型のネマチック液晶を使用している。液晶表示のオン、オフは無電界で黒状態、電圧を印加すると白状態へと遷移するノーマリブラックの電圧―透過率特性を持つ挙動を示す。
【００６６】
図３は図１のI（ａ）からI（ｂ）線をつなぐ２点破線上の断面図である、図３の正面から見て左手側からI（ａ）、右手側がI（ｂ）である。本インプレーン表示モード（すなわち第１の透明基板ＳＵＢ１側に画素電極ＰＸおよび対向電極ＣＴを有する）では、櫛歯状の画素電極ＰＸからの電気力線（図３のＥ）が液晶ＬＣ中へ印加され、その電気力線は液晶ＬＣ中を経て上記櫛歯の隙間の保護膜ＰＡＳ、ゲート絶縁膜ＧＩを通過し、画素領域でほぼ方形に全面に形成された対向電極ＣＴへ至る。図３において、中央の対向電圧信号線ＣＬに対して左手側の液晶分子ＬＣ１（すなわち図１の画素領域で横方向に走る対向電圧信号線ＣＬの下側の領域）では第１の基板ＳＵＢ１にほぼ平行方向に対して時計回りに回転、図３の右側の領域においてはその液晶分子ＬＣ２は反時計回り回転する。
【００６７】
図４の模式的な平面図でその光学的動作を説明する。対向電圧信号線ＣＬが横方向に１画素の中央領域に配置されている。その上方の領域では櫛歯状の画素電極ＰＸは対向電圧信号線ＣＬに対して、時計回り方向で約１０度の傾きを持つように延在し、一方、下方の領域では、画素電極ＰＸは対向電圧信号線ＣＬに対して反時計回りに約１０度の方向に延在するように配置されている。第１の基板ＳＵＢ１の偏光板での偏光軸は対向電圧信号線ＣＬの延在方向に平行方向、第２基板ＳＵＢ２側の偏光板の偏光軸は垂直方向に配置される、いわゆる、クロスニコルの偏光軸配置である。液晶分子をその配向膜（ＯＲＬ１およびＯＲＬ２）界面で方向制御するラビング方向は上下基板側共に平行（対向電圧信号線ＣＬおよびゲート信号線ＧＬ延在方向に平行）に処理されている。
【００６８】
液晶の印加電圧がないか、あるいは小さい時は、対向電圧信号線ＣＬの延在方向にその液晶分子ＬＣ１およびＬＣ２の長軸がそろう。上方領域の画素電極ＰＸは時計回り方向に１０度の傾きを持つ。一方、電圧が印加される、図３の断面で示す画素電極ＰＸから液晶を経て対向電極ＣＴへ至る電気力線Ｅの方向は画素電極ＰＸと垂直すなわち、対向電圧信号線ＣＬ時計回りに１１０度の角度を持つ。液晶分子ＬＣ１はこれに追従し電界方向すなわち反時計回りに回転し、偏光板の偏光軸と４５度方向に長軸が回転した際に透過率が最大となる。下方領域の液晶分子は画素電極ＰＸが対向電圧信号線ＣＬに対して、上下対称に配置されているため、その回転方向は逆向きの時計回りとなる。本実施例ではこのように１画素の液晶分子を時計回りと反時計回りの２つの領域に分けているため、画面の視野角はどの方向から見ても反転することがなく、また色変化が小さい広視野角の表示が可能となる。また、画素電極ＰＸおよび対向電極ＣＴが透明のＩＴＯで形成され、さらに液晶ＬＣに充分な電界が印加されるのでブラックマトリクスＢＭの内側の画素領域ではほぼ全面に透過して明るい画像が表示できる。
【００６９】
次に本実施例が開口率あるいは透過率を高めた画素構造を持ちさらに、その際に点欠陥が発生しにくい良好な画質を持つ特徴を詳細に説明する。
【００７０】
開口率を落とす最大の原因は不透過の金属材料で形成されるゲート信号線ＧＬ、ドレイン信号線ＤＬ、あるいは対向電圧信号線ＣＬに加えて、ソース電極ＳＤ２、ドレイン電極ＳＤ１の面積の占める割合が大きくなってしまうことである。特に、本実施例のようにゲート絶縁膜ＧＩ上に形成されたソース電極ＳＤ２と保護膜ＰＡＳ上に形成された画素電極ＰＸをコンタクトホールＣＮで接続する必要がある場合、そのコンタクトホールＣＮ付近のソース電極ＳＤ１はその面積が保護膜ＰＡＳの厚さに応じて増加し開口率が低下する。
【００７１】
また薄膜トランジスタＴＦＴのパターン設計のみならず、実質的に透過率が低下する場合がある。一番大きい要因は、液晶分子の界面制御の配向膜が良好にラビングされない場合である。特に、段差の大きいコンタクトホールＣＮはその穴付近ではラビングが充分されなく、ラビング方向の影にあたる部分に影状の液晶分子が制御されない領域がコンタクトホールの面積の数倍にもわたり広がる。本現象は単純に透過率が低下するだけでなく、液晶分子の制御乱れであるため、応答速度が低下したような画像にも見える。この乱れを少なくとも応答速度への影響をなくすにはブラックマトリクスＢＭや第１の基板ＳＵＢ１上の配線のような不透明材料で遮光する必要があるが、逆に開口率を低下させてしまう場合がある。
【００７２】
以下図面を引用しながら、その対策を行った構造を示す。開口率低下を回避するにはすでに、不透過の領域である対向電圧信号線ＣＬ上に上記コンタクトホールＣＮのソース電極ＳＤ２を薄膜トランジスタＴＦＴから延在しこれを重畳し配置すれば、その透過率損失が新たに増えることはない。しかしながら、この場合新たに、点欠陥の不良が増加する問題を生じる。
【００７３】
本実施例の液晶表示モードは前記のように透明の対向電極ＣＴを画素内に矩形に配置し、その上部にゲート絶縁膜ＧＩおよび保護膜ＰＡＳを積層し、その上部に透明の画素電極ＰＸを配置する。この両電極の積層面積は１画素領域の２０から３０％に及び、これは他の液晶モードに比べて大きな値である。絶縁膜がピンホールなどがあるとショート不良となり画面上の点欠陥となる。これを最小限に防ぐためにも、本実施例は工程が異なる２つの絶縁膜であるゲート絶縁膜ＧＩと保護膜ＰＡＳの積層膜として片方の膜にピンホールがあった際にも他の膜でこの絶縁性を保つ冗長構造となっている。
【００７４】
しかるに前述のように、透過率を向上させるために、図７に示すように、対向電圧信号線ＣＬ上にコンタクトホールＣＮのソース電極ＳＤ２を形成すれば良い。このためソース電極ＳＤ２を図１のように単純に薄膜トランジスタＴＦＴのドレイン電極ＳＤ１から延在させると、対向電極ＣＴ上の単層のゲート絶縁膜ＧＩ上をソース電極ＳＤ１が延在することになり、ショート不良に対する冗長性が損なわれることが自明となる。
【００７５】
本実施例はまず、図１の平面図でわかるように、ソース電極ＳＤ１が延びる領域の下部の対向電極ＣＴをスリット状に切り込みを入れている。これにより下部の対向電極ＣＴとソース電極ＳＤ１はショート不良を起こすことはない。図５の断面構造でわかるように前記ソース電極ＳＤ１は対向電圧信号線ＣＬに重なる部分で初めてゲート絶縁膜ＧＩの単層部分で重なる。これにより透過率を向上させた場合でも点欠陥の発生を防止でき良好な画質が得られる。
【００７６】
一方、ソース電極ＳＤ１を横切るように保護膜ＰＡＳ上に配置された画素電極ＰＸは単層の保護膜ＰＡＳと大きな面積で重なっているが、画素電極ＰＸとソース電極ＳＤ１は同一画像電位が与えられているため、仮に物理的にショートしても点欠陥になることはない。このため、画素電極ＰＸは対向電極ＣＴにスリットのない対向電圧信号線ＣＬの図１における上部領域と同様にレイアウトができる。これでスリットを設けたことによる開口率低下が抑えられる。上記対向電極のスリットは図６に示すように最小加工寸法で形成されたソース電極ＳＤ１より、各レイヤのホト工程の位置合わせずれを考慮して、広めの幅が設定される。
【００７７】
一方、コンタクトホールＣＮのラビングに起因する液晶配向も乱れは以下のように改善し透過率を向上させている。図４を用いて説明したように、ラビング方向はゲート信号線ＧＬ及び対向電圧信号線ＣＬに平行に規定した。そのため、コンンタクトホールＣＮ径の数倍にも及ぶラビング影の液晶分子の乱れは対向電圧信号線ＣＬに沿って発生する。図１の平面図でわかるように、コンタクトホールＣＮのラビング方向には対向電圧信号線ＣＬが延在し、第１の透明基板ＳＵＢ１側の光源を遮光する。
【００７８】
以上の実施例の構造により、透過率が高く明るく、また画素電極ＰＸと対向電極ＣＴのショート不良による点欠陥が少ない良好な画質の液晶表示装置を提供できる。
【００７９】
実施例２．
図９は、本発明の第２実施例における液晶表示パネルの等価回路を該液晶表示パネルの外付け回路とともに示した図である。
【００８０】
図９中、ｘ方向に延在されｙ方向に並設される各ゲート信号線ＧＬには垂直走査回路Ｖによって順次走査信号（電圧信号）が供給されるようになっている。
【００８１】
走査信号が供給されたゲート信号線ＧＬに沿って配置される各画素領域の薄膜トランジスタＴＦＴは該走査信号によってオンするようになっている。
【００８２】
そして、このタイミングにあわせて映像信号駆動回路Ｈから各ドレイン信号線ＤＬに映像信号が供給されるようになっており、この映像信号は各画素領域の該薄膜トランジスタを介して画素電極ＰＸに印加されるようになっている。
【００８３】
各画素領域において、画素電極ＰＸとともに形成されている対向電極ＣＴには対向電圧信号線ＣＬを介して対向電圧が印加されており、それらの間に電界を発生させるようになっている。画素電極ＰＸおよび対向電極ＣＴはそれぞれ、ドレイン信号線ＤＬからの映像情報電圧をゲート信号線ＧＬがオン電圧を印加されたタイミングで薄膜トランジスタＴＦＴがオンされて画素電極ＰＸへ印加される、外部電源につながれた対向電圧信号線ＣＬから各画素領域で対向電極ＣＴへ伝播され液晶容量へ電圧を印加する働きをする。上記、画素電極ＰＸおよび対向電極ＣＴは薄膜トランジスタＴＦＴの形成された第１の透明基板ＳＵＢ１上に形成される。上記画素電極ＰＸおよび対向電極ＣＴは絶縁膜を挟んで形成された保持容量素子Ｃｓｔｇと画素電極ＰＸと対向電極ＣＴ間の電界が液晶部を通過することによる液晶容量Ｃｌｃの二つ容量の和の容量を構成している。本発明の液晶モードは絶縁膜を挟んで対向電極ＣＴと画素電極ＰＸが積層する面積が大きくそのため１画素の保持容量素子Ｃｓｔｇが大きな値を有する特徴がある。
【００８４】
そして、この電界のうち透明基板ＳＵＢ１と平行な成分を有する電界によって液晶ＬＣの光透過率を制御するようになっている。
【００８５】
上記で、１画素の領域は隣り合うドレイン信号線ＤＬおよび隣り合うゲート信号線ＧＬ内に囲まれた領域であり、その領域に前述のように、薄膜トランジスタＴＦＴ、画素電極ＰＸ、対向電極ＣＴが形成されている。
【００８６】
図１０は、液晶表示パネルに供給する各信号のタイミングチャートを示すもので、図中、Ｖｇｈ、Ｖｇｌはそれぞれゲート信号線ＧＬに供給する走査信号の高電圧レベル、低電圧レベルを、Ｖｄｈ、Ｖｄｌはドレイン信号線ＤＬに供給する映像信号の最大、最小電圧レベルを、また、Ｖｃｏｍは対向電圧信号線ＣＬに供給する対向電圧信号を示している。駆動は１周期あたりの画面スクロール時間に対して、ゲート信号線ＧＬ毎にパルス状の駆動電圧を印加して、ドレイン信号線ＤＬは全ライン同時に映像電圧を送る線順次走査である。したがって、１本のゲート信号線ＧＬが選択（オン）している間は他のゲート信号線ＧＬはオフ電圧（Ｖｇｌ）が印加される。この走査はＧＬ１、ＧＬ２、のように順番に行われる。１本のゲート選択時間ｔｐはおおよそ１周期のスクロール時間に対して、ゲート信号線ＧＬの総数で割った時間となる。
【００８７】
これに対して、１本のゲート信号線ＧＬに対して、連なる薄膜トランジスタＴＦＴがオン（Ｖｇｈが印加されている期間）し、各画素の画素電極ＰＸの電位が決まる。この電位と容量素子である保持容量Ｃｓｔｇ及び液晶容量Ｃｌｃの和のもう一方の電極の対向電極ＣＴとの電位Ｖｃｏｍとの差電圧で液晶がオンする。再度、ゲート信号線ＧＬがオンするまでこの差電位は保持される。
【００８８】
一方、対向電圧信号線ＣＬは第１の透明基板ＳＵＢ１で、ゲート信号線ＧＬと平行に配置された横方向の配線に対して、ゲート信号線ＧＬに対して第１の基板ＳＵＢ１の絶縁を挟んでこれを横断するような縦方向の配線によっても接続され、いわば網の目状に接続されている。この網の目状配線により、外部電源から遠い画面中央領域においても、ゲート信号線ＧＬの大きな電圧振幅が１画素内の寄生容量を介して変動し、これが対向電圧信号線ＣＬの電圧を不安定にして、残像、フリッカなどの直流電圧が液晶に印加することによる表示不良を著しく低減する。結果的に本網の目状結線によりゲート信号線ＧＬと並走する対向電圧信号線ＣＬの抵抗仕様は緩和され、そのレイアウト上の幅を細くでき透過率を向上させることができる。ゲート信号線ＧＬと並走する対向電圧信号線ＣＬ間はゲート信号線ＧＬと絶縁膜を介して保護膜ＰＡＳに配置された連結配線ＳＥで接続する。上記１画素内の対向電極ＣＴおよび対向電圧信号線ＣＬの結線方法は以下で詳細を示す。
【００８９】
図８は、本発明による液晶表示装置の他の実施例を示す平面図で、同図のＶ（ａ）−Ｖ（ｂ）線における断面図、VI（ａ）−VI（ｂ）線における断面図、VII（ａ）―VII（ｂ）線における断面図、それぞれ図１１、図１２、図１３に示している。
【００９０】
図８の平面図の構成は、本発明の目的である透過率が高くことに加えて、絶縁膜を挟んで形成された画素電極ＰＸと対向電極ＣＴのショート不良による点欠陥が少ない明るく画質の良い液晶表示装置を実現するようになっている。
【００９１】
まず、第１のコンタクトホールＣＮ１下部のソース電極ＳＤ２は対向電極ＣＴと平面的に重なっていない。すなわち、対向電極ＣＴがドレイン信号線ＤＬと同一工程で形成されたソース電極ＳＤ２と重ならないように切り欠き形状となっている。これは図１２の断面構造でその効果を理解できる。薄膜トラジスタＴＦＴの半導体層ＡＳに接続されたソース電極ＳＤ２は基本的に半導体層ＡＳあるいは同一工程で連続的に成膜されているゲート絶縁膜ＧＩ上を延在している。ソース電極ＳＤ２は保護膜ＰＡＳ上に開けられた第１のコンタクトホールＣＮ１を介してＩＴＯの画素電極と接続されている。ソース電極ＳＤ２は、ゲート絶縁膜上ＧＩの単層膜あるいは同一工程のプラズマ化学気相成長（ＰＣＶＤ）法で連続的に成膜されたゲート絶縁膜ＧＩ及び半導体層ＡＳ上に形成されている。ソース電極ＳＤ２下部にはこれを避けるようにＩＴＯで形成された対向電極が存在せず、ピンホールが発生しやすい単層の絶縁膜だけでも原理的にショート不良が発生しない。
【００９２】
図１１は１画素の主透過部の断面構造を示す。第１の透明基板ＳＵＢ１上のほぼ全面に形成された透明の対向電極およびこれをゲート信号線ＧＬ方向にそって形成された給電する対向電圧信号線ＣＬ上にはＳｉＮで構成されたゲート絶縁膜ＧＩ及び保護膜ＰＡＳが積層されている。ゲート絶縁膜ＧＩと保護膜ＰＡＳは共にＰＣＶＤ法で成膜であるが、それぞれの成膜は異なる工程で行われ、さらにその間に異物などの洗浄工程が入るため、仮に一方の膜にピンホールがあっても２層膜が同一箇所でショートすることがない冗長構成となる。本断面構造で示すように画素電極ＰＸと対向電極ＣＴは１画素領域内ですべて２層の絶縁膜で間が絶縁されており、両者の電極がショート不良となり点欠陥が発生することはない。このように本実施例では、１画素内で画素電位がＴＦＴから供給されるソース電極ＳＤ２及び画素電極ＰＸと共通電極ＣＴ及び対向電圧信号線ＣＬがすべてゲート絶縁膜ＧＩ及び保護膜ＰＡＳの２層配線で絶縁されており、これらの絶縁膜を挟んで重なった領域のショート不良が極めて小さく点欠陥のない液晶表示装置が提供できる。
【００９３】
次に本実施例で透過率を上げるメカニズムを説明する。図８の１画素の平面図において、ブラックマトリクスＢＭの内側の開口領域で不透過の面積が大きいのは対向電圧信号線ＣＬである。しかし、本実施例２の対向電圧信号線ＣＬの幅は実施例１のその幅に比べて半分以下となっている。対向電圧信号線ＣＬの幅を狭くすると配線遅延が増加し、液晶に直流電圧が印加され、残像やフリッカが発生し画質が悪化する。
【００９４】
本実施例では図８の平面図の右下あるいは右上の連結配線ＳＥで上下の隣り合う対向電極ＣＴを連結することにより、対向電圧信号線ＣＬ幅が狭く抵抗が高くても画質劣化を起こさない。まず、この連結配ＳＥの構造を示し、さらにこれが透過率向上への作用を示す。
【００９５】
連結配線ＳＥは上下の対向電極ＣＴを接続する配線である。図１３の断面構造でもわかるように、ゲート信号線ＧＬを挟むように１画素内に矩形に配置された対向電極ＣＴ上のゲート絶縁膜ＧＩ及び保護膜ＰＡＳにコンタクトホールＣＮ２及びＣＮ３を開口し、これを介して、画素電極ＰＸと同一工程で成膜されたＩＴＯからなる連結配線ＳＥで接続する。
【００９６】
コンタクトホールＣＮ２、ＣＮ３の下部にはゲート信号線ＧＬと同一工程で成膜されたパッド領域ＰＡＤがありこれは第２のコンタクトホールＣＮ２及び第３のコンタクトホールＣＮ３より広めの面積を持つ。したがって、ゲート信号線ＧＬと並走する対向電圧信号線ＣＬは対向電極ＣＴ、パッド領域ＰＡＤ、連結配線ＳＥの繰り返し構成で互いに電気的に接続されている。
【００９７】
上記連結配線ＳＥを形成することにより結果的に透過率が向上する。図１０で示したように、ゲート信号線ＧＬは１本ずつ順番に走査される、ゲート信号線ＧＬにオン電圧が給電されると薄膜トランジスタＴＦＴがオンし、画素電極ＰＸには映像電圧が印加される。一方、ゲート信号線ＧＬがオフされる瞬間には、ゲート信号線ＧＬと画素電極ＰＸ間の浮遊容量のカップリング効果により画素電位は意図せず低下する。同時に対向電圧信号線ＣＬも振られ、結果として、液晶へ印加される電圧が電源からの配線距離に応じて歪む影響の画質となる。その対策としては対向電圧配線を太くして遅延を小さくすれば良いが開口率が低下する。本実施例では、図８で示すように１画素のブラックマトリクスＢＭの内側に１画素の面積に近い矩形のＩＴＯの対向電極ＣＴが形成されている。これは第１基板ＳＵＢ１の開口部をすべてシールドするように大きな面積である。したがって、ＩＴＯであるためその固有抵抗は高いが対向電圧信号線ＣＬの延在方向に大きな広がりを持ち、抵抗低減に効果がある。さらに、この開口領域をシールドした対向電極ＣＴはゲート信号線ＧＬをまたぐ連結配線ＳＥで表示装置の全領域が接続されている。そのため仮に、１本のゲート信号線ＧＬが選択されてオフ状態になる瞬間に該当する対向電圧信号線ＣＬの電位が振られても連結配線ＳＥを通して電荷が補充され直ちに安定化する。
【００９８】
上記のような連結配線ＳＥの効果は、従来ゲート信号線ＧＬに並走する対向電圧信号線ＣＬをいわば面配線にしたことにより、著しく低下する。この効果は対向電極ＣＴが開口領域をシールドしているほど面積が広いことでさらに効果が高まっている。結果的に不透明材料で構成された対向電圧信号線ＣＬの幅をきわめて細く設定できるので透過率を向上させることができる。
【００９９】
本実施例では、ラビング工程におけるコンタクトホール段差部の影の影響を以下のように低減し、さらに透過率を向上させている。
【０１００】
すなわち、本実施例は第１の実施例同様に対向電圧信号線ＣＬあるいは対向電極の延在方向にラビング処理されている。
【０１０１】
図８に示すように、第１から第３のすべてのコンタクトホールＣＮ１、ＣＮ２、ＣＮ３はラビング方向にブラックマトリクスＢＭが形成されている。さらに、連結配線ＳＥのコンタクトホールＣＮ２およびＣＮ３の下部には不透明のパッド領域ＰＡＤがありこれで上下基板とも遮光されている。
【０１０２】
逆に言えば、絶縁膜を挟むように矩形の対向電極ＣＴこれに画素電極ＰＸを組み合わせた液晶画素構造で、ゲート信号線ＧＬをまたぐようにコンタクトホールを介して形成した連結配線ＳＥを有する場合、隣合う連結配線ＳＥ間をつなぐ線に対してラビング方向がほぼ垂直あるいはこれから２０度以内の角度であれば透過率を向上できる。
【０１０３】
さらに、この連結配線ＳＥのコンタクトホールＣＮ２およびＣＮ３はゲート信号線ＧＬの延在方向（正確には第１基板ＳＵＢ１の偏光板の偏光軸方向）に対して時計回り、あるいは反時計回りに約１０度の角度で画素電極ＰＸが傾き配置されている。その角度で矩形の対向電極ＣＴの端部のスペースに配置されており、透過率を低下させる要因を削除している。
【図面の簡単な説明】
【０１０４】
【図１】本発明による液晶表示装置の画素領域の一実施例を示す平面図である。
【図２】本発明による液晶表示装置の一実施例を示す等価回路図である。
【図３】図１のI（ａ）−I（ｂ）線における断面図である。
【図４】第１の実施例における液晶分子の偏光挙動を示す模式図である。
【図５】図１のII（ａ）−II（ｂ）線における断面図である。
【図６】図１のIII（ａ）−III（ｂ）線における断面図である。
【図７】図１のIV（ａ）−IV（ｂ）線における断面図である。
【図８】本発明による液晶表示装置の画素領域における他の実施例を示す平面図である。
【図９】本発明による液晶表示装置の他の実施例を示す等価回路図である。
【図１０】本発明による液晶表示装置の駆動における他の実施例を示すタイミングチャートである。
【図１１】図８のＶ（ａ）−Ｖ（ｂ）線における断面図である。
【図１２】図８のVI（ａ）−VI（ｂ）線における断面図である。
【図１３】図８のVII（ａ）−VII（ｂ）線における断面図である。
【符号の説明】
【０１０５】
ＳＵＢ１…第１の透明基板、ＳＵＢ２…第２の透明基板、ＰＯＬ１‥‥第１の透明基板の偏光板、ＰＯＬ２…第２の透明基板の偏光板、ＢＭ…ブラックマトリクス、ＦＩＬ…カラーフィルタ、ＯＣ…オーバーコート膜、ＯＲＩ１…第１の透明基板の配向膜、ＯＲＩ２…第２の透明基板の配向膜、ＬＣ…液晶層あるいは液晶分子、ＧＬ…ゲート信号線、ＣＬ…対向電圧信号線、ＤＬ…ドレイン信号線、ＣＴ…対向電極、ＰＸ…画素電極、ＴＦＴ…薄膜トランジスタ、ＡＳ…半導体層、ＳＤ１…ドレイン電極、ＳＤ２…ソース電極、ＣＮ…コンタクトホール、ＳＥ…連結配線、ＰＡＤ…パッド領域、ＧＩ…ゲート絶縁膜、ＰＡＳ…保護膜
【図１】
0004889711.tif 000002
【図２】
0004889711.tif 000003
【図３】
0004889711.tif 000004
【図４】
0004889711.tif 000005
【図５】
0004889711.tif 000006
【図６】
0004889711.tif 000007
【図７】
0004889711.tif 000008
【図８】
0004889711.tif 000009
【図９】
0004889711.tif 000010
【図１０】
0004889711.tif 000011
【図１１】
0004889711.tif 000012
【図１２】
0004889711.tif 000013
【図１３】
0004889711.tif 000014