(57)【特許請求の範囲】
【請求項１】
ｐ型不純物が注入されたｐ領域、ｎ型不純物が注入されたｎ領域、前記ｐ領域および前記ｎ領域に対して不純物の濃度が低いｉ領域を備えた半導体層と、
前記ｉ領域を覆う形状となるように第１の絶縁膜を介して設けられたゲート電極と、
前記ゲート電極を覆う第２の絶縁膜と、
前記第２の絶縁膜上に形成され且つ前記第１及び第２の絶縁膜に設けられたコンタクトホールを介して前記ｐ領域に接続されたアノード電極と、
前記第２の絶縁膜上に形成され且つ前記第１及び第２の絶縁膜に設けられたコンタクトホールを介して前記ｎ領域に接続されたカソード電極と、
を有し、
前記ゲート電極と前記アノード電極との間に第１静電容量素子が形成され、前記ゲート電極と前記カソード電極との間に第２静電容量素子が形成され、
前記第１静電容量素子は、前記ｐ領域と、当該ｐ領域に対して重なるように形成されたゲート電極により形成され、
前記第２静電容量素子は、前記ｎ領域と、当該ｎ領域に対して重なるように形成されたゲート電極により形成されることを特徴とする光センサ用ダイオード。
【請求項２】
ｐ型不純物が注入されたｐ領域、ｎ型不純物が注入されたｎ領域、前記ｐ領域および前記ｎ領域に対して不純物の濃度が低いｉ領域を備えた半導体層と、
前記ｉ領域を覆う形状となるように第１の絶縁膜を介して設けられたゲート電極と、
前記ゲート電極を覆う第２の絶縁膜と、
前記第２の絶縁膜上に形成され且つ前記第１及び第２の絶縁膜に設けられたコンタクトホールを介して前記ｐ領域に接続されたアノード電極と、
前記第２の絶縁膜上に形成され且つ前記第１及び第２の絶縁膜に設けられたコンタクトホールを介して前記ｎ領域に接続されたカソード電極と、
を有し、
前記ゲート電極と前記アノード電極との間に第１静電容量素子が形成され、前記ゲート電極と前記カソード電極との間に第２静電容量素子が形成され、
前記第１静電容量素子は、前記ゲート電極と、当該ゲート電極に対して重なるように形成されたアノード電極により形成され、
前記第２静電容量素子は、前記ゲート電極と、当該ゲート電極に対して重なるように形成されたカソード電極により形成されることを特徴とする光センサ用ダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受けた光量に応じて電流を発生する光センサ用ダイオード、これを用いた画像入力回路、画像入力回路の駆動方法に関する。
【背景技術】
【０００２】
近年、多結晶シリコン（ポリシリコン）や非晶質シリコン（アモルファスシリコン）は、ＣＶＤ（Chemical Vapor Deposition）法などにより透明基板上に製膜が可能であることから、液晶表示装置の表示素子や画像入力装置の光センサ素子への応用が盛んに行われている。
【０００３】
画像入力装置に用いられる回路の構成の一例としては、複数の信号線と複数の選択線が互いに交差するように配線され、各交差部では光センサ用ダイオードのカソード端子が選択線に接続され、アノード端子が信号線に接続される。各ダイオードは、光が照射された状態で選択線を介して逆バイアス電圧が印加されると光量に応じた電流を信号線に出力する。ダイオードの駆動に際しては、光量の検出対象のダイオードには逆バイアス電圧を印加し、そうでないダイオードには逆バイアス電圧を印加しないことで、駆動するダイオードを選択する。そして、選択したダイオードからの電流信号を位置情報として取り出すことによって画像入力の情報を得る。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、従来のダイオードでは、逆バイアス電圧が０［V］であっても、光が照射されると微弱なリーク電流が発生してしまうという問題があった。このため、信号線には、逆バイアス電圧を印加したダイオードからの電流の他に、逆バイアス電圧を印加していないダイオードからのリーク電流が出力されてしまい、画像入力の精度を劣化させる要因となっていた。
【０００５】
また、選択線の数が増加するに伴って、この傾向がより顕著となり、大規模高精彩の画像入力装置を製造する上での障害となっていた。
【０００６】
本発明は、上記に鑑みてなされたものであり、その目的とするところは、光が照射されたときのリーク電流の発生を防止し得る光センサ用ダイオードを提供することにある。
【課題を解決するための手段】
【０００９】
第１の本発明に係る光センサ用ダイオードは、ｐ型不純物が注入されたｐ領域、ｎ型不純物が注入されたｎ領域、前記ｐ領域および前記ｎ領域に対して不純物の濃度が低いｉ領域を備えた半導体層と、前記ｉ領域を覆う形状となるように第１の絶縁膜を介して設けられたゲート電極と、前記ゲート電極を覆う第２の絶縁膜と、前記第２の絶縁膜上に形成され且つ前記第１及び第２の絶縁膜に設けられたコンタクトホールを介して前記ｐ領域に接続されたアノード電極と、前記第２の絶縁膜上に形成され且つ前記第１及び第２の絶縁膜に設けられたコンタクトホールを介して前記ｎ領域に接続されたカソード電極と、を有し、前記ゲート電極と前記アノード電極との間に第１静電容量素子が形成され、前記ゲート電極と前記カソード電極との間に第２静電容量素子が形成され、前記第１静電容量素子は、前記ｐ領域と、当該ｐ領域に対して重なるように形成されたゲート電極により形成され、前記第２静電容量素子は、前記ｎ領域と、当該ｎ領域に対して重なるように形成されたゲート電極により形成されることを特徴とする。
第２の本発明に係る光センサ用ダイオードは、ｐ型不純物が注入されたｐ領域、ｎ型不純物が注入されたｎ領域、前記ｐ領域および前記ｎ領域に対して不純物の濃度が低いｉ領域を備えた半導体層と、前記ｉ領域を覆う形状となるように第１の絶縁膜を介して設けられたゲート電極と、前記ゲート電極を覆う第２の絶縁膜と、前記第２の絶縁膜上に形成され且つ前記第１及び第２の絶縁膜に設けられたコンタクトホールを介して前記ｐ領域に接続されたアノード電極と、前記第２の絶縁膜上に形成され且つ前記第１及び第２の絶縁膜に設けられたコンタクトホールを介して前記ｎ領域に接続されたカソード電極と、を有し、前記ゲート電極と前記アノード電極との間に第１静電容量素子が形成され、前記ゲート電極と前記カソード電極との間に第２静電容量素子が形成され、前記第１静電容量素子は、前記ゲート電極と、当該ゲート電極に対して重なるように形成されたアノード電極により形成され、前記第２静電容量素子は、前記ゲート電極と、当該ゲート電極に対して重なるように形成されたカソード電極により形成されることを特徴とする。
【００１０】
本発明にあっては、ｐ領域とｉ領域とｎ領域を備えた光センサ用ダイオードのｉ領域に絶縁膜を介してゲート電極を設け、光センサ用ダイオードに電流が流れ始めるバイアス電圧の閾値を、ゲート電極に印加した電圧によって制御可能としている。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図面を用いて説明する。
【００２４】
［第１の実施の形態］
図１は、第１の実施の形態における光センサ用ダイオードの構成を示す断面図である。ガラス基板１０１上にプラズマＣＶＤ法によりシリコン膜１０２が１５０［nm］程度の厚さで形成される。シリコン膜１０２は、窒化シリコン又は酸化シリコン、あるいはこれらの積層により形成される。シリコン膜１０２上には多結晶シリコンによる半導体層１１０が５０［nm］程度の厚さで形成される。この半導体層１１０は、ｐ型不純物が注入されたｐ領域１１と、不純物をほとんど含まないｉ領域１１２と、ｎ型不純物が注入されたｎ領域１１３がこの順に隣接配置して形成される。ｐ領域１１１には、例えば１×１０１９［atm/cm3］程度の高濃度にボロンが注入され、ｎ領域１１３には１×１０１９［atm/cm3］程度の高濃度にリンが注入される。ｉ領域１１２は、１×１０１５［atm/cm3］程度の予期しない不純物のコンタミなどによる特性変動を防止するために、１×１０１５［atm/cm3］程度のｐ領域１１１やｎ領域１１３に比べて低い濃度でボロン又はリンが注入されたものであってもよい。
【００２５】
半導体層１１０が形成されたシリコン膜１０２上には、絶縁膜として酸化シリコン膜１０３が５０〜１００［nm］程度の厚さで形成される。酸化シリコン膜１０３上には、少なくともｉ領域１１２を覆う形状となるようにモリブデンタングステン合金からなるゲート電極１１４が３００［nm］程度の厚さで形成される。
ゲート電極１１４が形成された酸化シリコン膜１０３上に酸化シリコン膜１０４が形成される。酸化シリコン膜１０４上には、ｐ領域１１１、ｎ領域１１３のそれぞれに対応する位置に、モリブデン及びアルミ積層膜からなるアノード電極１１５、カソード電極１１６が約６００［nm］の厚さで形成される。アノード電極１１５、カソード電極１１６は、酸化シリコン膜１０３と酸化シリコン膜１０４に空けられたコンタクトホールを介してｐ領域１１１、ｎ領域１１３にそれぞれ接触するように形成される。アノード電極１１５及びカソード電極１１６が形成された酸化シリコン膜１０４上には窒化シリコン膜１０５が形成される。
【００２６】
このように、本光センサ用ダイオードは、光センサ用のｐｉｎ型薄膜ダイオードのｉ領域１１２に絶縁膜を介してゲート電極１１４を設けた構成である。
【００２７】
図２は、本光センサ用ダイオードを用いた回路の一例を示す図である。光センサ用ダイオード１００のアノード電極１１５にはバイアス電圧Ｖｐｎが供給され、ゲート電極１１４にはゲート電圧Ｖｇｎが供給される。カソード電極１１６は接地される。
【００２８】
図３は、図２に示す回路図においてゲート電圧Ｖｇｎを０［V］としたときの光センサ用ダイオード１００の電流電圧特性を示すグラフである。すなわち、このグラフは、ゲート電極のない従来の光センサ用ダイオードの電流電圧特性に相当するものである。光を照射しない場合の特性４０１と、光を照射した場合の特性４０２を示す。光を照射した場合には、光センサ用ダイオード１００に逆バイアス電流が流れ始めるＶｐｎ＝０［V］においてリーク電流が発生してしまっている。
【００２９】
図４は、図２に示す回路図においてゲート電圧Ｖｇｎとして一定の逆バイアス電圧を印加したときの光センサ用ダイオード１００の電流電圧特性を示すグラフである。光を照射しない場合の特性４０３と、光を照射した場合の特性４０４を示す。Ｖｇｎ＜Ｖｐｎ＜０の範囲においては電流が全く流れないという特徴的な電流電圧特性が得られた。これは、アノード端子１１５とカソード端子１１６間の逆バイアス電圧がゲート電極１１４に印加された逆バイアス電圧よりも大きくなったときに、はじめて電流が流れ始めるので、リーク電流が発生しないことを示すものである。すなわち、光センサ用ダイオードに電流が流れ始めるときのバイアス電圧の閾値をゲート電圧Ｖｇｎによって制御できることを意味する。
【００３０】
したがって、本実施の形態によれば、ｐｉｎ型の光センサ用ダイオードのｉ領域１１２に絶縁膜を介してゲート電極１１４を設け、光センサ用ダイオードに電流が流れ始めるときのバイアス電圧の閾値をゲート電圧によって制御可能としたことで、光が照射された状態でゲート電圧よりも高いバイアス電圧が印加されていない光センサ用ダイオードに電流が発生することを防止することができる。
【００３１】
本実施の形態においては、ゲート電極１１４を設ける光センサ用ダイオードとして図１に示す断面構造のものを用いたが、これに限られるものではない。例えば、図５の断面図に示すように、ｉ領域１１２とｎ領域１１３の間に、１×１０１７［atm/cm3］程度の低濃度にリンが注入されたｎ領域２０１を備えた光センサ用ダイオードを用いるようにしてもよい。図５では、その他、図１と同一物には同一の符号を付すこととし、ここでは重複した記載は省略する。
【００３２】
この場合の半導体層１１０は、高濃度にボロンが注入されたｐ領域１１１と、不純物をほとんど含まないｉ領域１１２と、低濃度にリンが注入されたｎ領域２０１と、高濃度にリンが注入されたｎ領域１１３をこの順に隣接配置して形成される。この場合においても、上記と同様に図４に示す電流電圧特性が得られ、光が照射された状態でバイアス電圧が印加されていない光センサ用ダイオードに電流が発生することを防止することができる。
【００３３】
［第２の実施の形態］
図６は、上記実施の形態で示したゲート制御型の光センサ用ダイオード１００を用いた別の回路の構成を示す回路図である。光センサ用ダイオード１００のカソード電極１１６にバイアス電圧Ｖｎｐが供給され、ゲート電極１１４にゲート電圧Ｖｇｐが供給される。アノード電極１１５は接地される。
【００３４】
図７は、図６に示す回路図においてゲート電圧Ｖｇｐとして一定の電圧を印加したときの光センサ用ダイオード１００の電流電圧特性を示すグラフである。光センサ用ダイオード１００に対して光を照射しない場合の特性４０５と、光を照射した場合の特性４０６を示す。光を照射したときの電流（以下「光照射時電流」という）と非照射のときの電流（以下「非照射時電流」という）の電流比、光照射時電流／非照射時電流は、０≦Ｖｇｐ≦Ｖｎｐの範囲で２桁以上となる良好な特性を示した。特にＶｇｐ＝Ｖｎｐ／２のときに最大の電流比を示した。以下、この特性を考慮した回路の構成について説明する。
【００３５】
図８は、ゲート制御型の光センサ用ダイオード１００を用いたさらに別の回路の構成を示す回路図である。ゲート電極１１４がカソード電極１１６に接続され、ゲート電極１１４とカソード電極１１６の双方にバイアス電圧Ｖｎｐが供給される。アノード電極１１５は接地される。この構成により、Ｖｇｐ＝Ｖｎｐとなり良好な光照射時電流／非照射時電流の電流比が得られる。
【００３６】
図９は、ゲート制御型の光センサ用ダイオード１００を用いたさらに別の回路の構成を示す回路図である。ゲート電極１１４がアノード電極１１５に接続され、ゲート電極１１４とアノード電極１１５の双方が接地される。カソード電極１１６にはバイアス電圧Ｖｎｐが供給される。この構成により、Ｖｇｐ＝０となり良好な光照射時電流／非照射時電流の電流比が得られる。
【００３７】
図１０は、ゲート制御型の光センサ用ダイオード１００を用いたさらに別の回路の構成を示す回路図である。ゲート電極１１４が第１の静電容量素子７０１を介してアノード電極１１５に接続される。また、ゲート電極１１４は静電容量素子７０１と静電容量がほぼ等しい第２の静電容量素子７０２を介してカソード電極１１６に接続される。アノード電極１１５は接地され、カソード電極１１６にはバイアス電圧Ｖｎｐが供給される。この構成により、Ｖｇｐ＝Ｖｎｐ／２となり最も良好な光照射時電流／非照射時電流の電流比が得られる。
【００３８】
これは、ゲート電極１１４とアノード電極１１５の間およびゲート電極１１４とカソード電極１１６との間にそれぞれ静電容量素子を設けたことで、ゲート電極１１４の電位が常にアノード電位とカソード電位の中間電位となるので、周辺配線の誘導起電力、静電気、表面付着電荷などの外乱に影響されることがなくなり、抵抗が大きく変化してしまうことがなく、安定して正確な光量を検出できるようになったことによるものである。
【００３９】
以下、図１０に示す静電容量素子７０１および静電容量素子７０２の構造についてより詳細に説明する。図１１は、図１０に示す回路の構造の一例を示す平面図である。図１２は、図１１の静電容量７０１および静電容量７０２が配置されているＡ−Ａ’部分の断面図である。図１３は、図１１の光センサ用ダイオード１００が配置されているＢ−Ｂ’部分の断面図であり、基本的には図５に示した光センサ用ダイオードと同様の構成を示している。
【００４０】
ガラス基板１０１上にプラズマＣＶＤ法によりシリコン膜１０２が１５０［nm］程度の厚さで形成される。シリコン膜１０２上に孤立した多結晶シリコン膜８０１および多結晶シリコン膜８０４が５０［nm］程度の厚さでそれぞれ形成される。多結晶シリコン膜８０１および８０４には、１×１０１９［atm/cm3］程度の高濃度にボロン又はリンが注入される。多結晶シリコン膜が形成されたシリコン膜１０２上には、酸化シリコン膜１０３が５０〜１００［nm］程度の厚さで形成される。酸化シリコン膜１０３上には、多結晶シリコン膜８０１、多結晶シリコン膜８０４にそれぞれ重なる位置にモリブデンタングステン合金からなる上部電極８０２、上部電極８０５が３００［nm］程度の厚さでそれぞれ形成される。上部電極８０２および８０５が形成された酸化シリコン膜１０３上には、酸化シリコン膜１０４が形成される。酸化シリコン膜１０４上には、多結晶シリコン膜８０１および８０４にそれぞれ対応する位置に、モリブデン及びアルミ積層膜からなる引出電極８０３と引出電極８０６が約６００［nm］の厚さで形成される。引出電極８０３、引出電極８０６は、酸化シリコン膜１０３と酸化シリコン膜１０４に空けられたコンタクトホールを介して多結晶シリコン膜８０１、多結晶シリコン膜８０４にそれぞれ接触するように形成される。酸化シリコン膜１０４上には窒化シリコン膜１０５が形成される。
【００４１】
多結晶シリコン膜８０１および８０４は、半導体層１１０と同層に形成され、ｐ領域１１１およびｎ領域１１３と同程度の濃度で不純物が注入される。上部電極８０２および８０５は、ゲート電極１１４と共通に形成される。引出電極８０３はアノード電極１１５と共通に形成され、引出電極８０６はカソード電極１１６と共通に形成される。
【００４２】
このような構造で、多結晶シリコン膜８０１と上部電極８０２との重なり部分によって静電容量素子７０１を形成し、多結晶シリコン膜８０４と上部電極８０５との重なり部分によって静電容量素子７０２を形成することによって、静電容量素子７０１および７０２が、光センサ用ダイオード１００を形成するときに同時に形成できるようになっている。
【００４３】
図１４は、図１０に示す回路の別の構造を示す平面図である。図１５は、図１４の静電容量素子７０１および静電容量素子７０２が配置されているＡ−Ａ’部分の断面図である。図１６は、図１４の光センサ用ダイオード１００が配置されているＢ−Ｂ’部分の断面図であり、基本的には図５に示した光センサ用ダイオードと同様の構成を示している。
【００４４】
ガラス基板１０１上にプラズマＣＶＤ法によりシリコン膜１０２が１５０［nm］程度の厚さで形成され、その上に酸化シリコン膜１０３が５０〜１００［nm］程度の厚さで形成される。酸化シリコン膜１０３上には、モリブデンタングステン合金からなる下部電極９０１および下部電極９０３が３００［nm］程度の厚さでそれぞれ形成される。下部電極９０１および９０３が形成された酸化シリコン膜１０３上に酸化シリコン膜１０４が形成される。酸化シリコン膜１０４上には、下部電極９０１、下部電極９０３に重なるように、モリブデン及びアルミ積層膜からなる引出電極９０２と引出電極９０４が約６００［nm］の厚さで形成される。酸化シリコン膜１０４上には窒化シリコン膜１０５が形成される。
【００４５】
下部電極９０１および９０３は、ゲート電極１１４と共通に形成される。引出電極９０２はアノード電極１１５と共通に形成され、引出電極９０４はカソード電極１１６と共通に形成される。
【００４６】
このような構造で、下部電極９０１と引出電極９０２との重なり部分により静電容量素子７０１を形成し、下部電極９０３と引出電極９０４との重なり部分により静電容量素子７０２を形成することによって、静電容量素子７０１および７０２が、光センサ用ダイオード１００を形成するときに同時に形成できるようになっている。
【００４７】
図１７は、図１０に示す回路のさらに別の構造を示す断面図である。基本的な構造は、図１の断面図に示したものとほぼ同様であるが、図１７においては、ｐ領域１１１とｎ領域１１３のそれぞれに対してゲート電極１１４が重なるように形成される。ゲート電極１１４とｐ領域１１１との重なり部分が静電容量素子７０１を形成し、ゲート電極１１４とｎ領域１１３との重なり部分が静電容量素子７０２を形成する。なお、その他、図１と同一物には同一の符号を付すこととし、ここでは重複した説明は省略する。
【００４８】
図１８は、図１０に示す回路のさらに別の構造を示す断面図である。基本的な構造は、図１の断面図に示したものとほぼ同様であるが、図１８においては、酸化シリコン膜１０４上に、アノード電極１１５とカソード電極１１６のそれぞれが、ゲート電極１１４と重なるように形成される。アノード電極１１５とゲート電極１１４との重なり部分が静電容量素子７０１を形成し、カソード電極１１６とゲート電極１１４との重なり部分が静電容量素子７０２を形成する。なお、その他、図１と同一物には同一の符号を付すこととし、ここでは重複した説明は省略する。
【００４９】
図１７、図１８に示すような構造とすることによって、静電容量素子７０１および７０２が、光センサ用ダイオード１００を形成するときに同時に形成できるようになっている。
【００５０】
したがって、本実施の形態によれば、図８に示したように、ゲート電極１１４をカソード電極１１６に接続するようにしたことで、ゲート電圧Ｖｇｐがバイアス電圧Ｖｎｐと等しくなるので、良好な光照射時電流／非照射時電流の電流比を得ることができる。
【００５１】
本実施の形態によれば、図９に示したように、ゲート電極１１４をアノード電極１１５に接続するようにしたことで、良好な光照射時電流／非照射時電流の電流比を得ることができる。
【００５２】
本実施の形態によれば、図１０に示したように、ゲート電極１１４とアノード電極１１５との間に第１静電容量素子７０１を形成し、ゲート電極１１４とカソード電極１１６との間に第２静電容量素子７０２を形成するようにしたことで、ゲート電圧Ｖｇｐがバイアス電圧Ｖｎｐの半分となり、最も良好な光照射時電流／非照射時電流の電流比を得ることができる。
【００５３】
本実施の形態によれば、図１２に示したように、第１の静電容量素子７０１を半導体層１１０と同層の多結晶シリコン膜８０１と、多結晶シリコン膜８０１に重なるように形成されたゲート電極１１４と共通の上部電極８０２との重なり部分により形成し、第２の静電容量素子７０２を半導体層１１０と同層の多結晶シリコン膜８０４と、多結晶シリコン膜８０４に重なるように形成されたゲート電極１１４と共通の上部電極８０５との重なり部分により形成するようにしたことで、静電容量素子７０１および７０２を、光センサ用ダイオードを形成するときに同時に形成することができる。
【００５４】
本実施の形態によれば、図１５に示したように、第１の静電容量素子７０１を、ゲート電極１１４に共通の下部電極９０１と、下部電極９０１に重なるように設けられたアノード電極と共通の引出電極９０２との重なり部分により形成し、第２の静電容量素子７０２を、ゲート電極１１４と共通の下部電極９０３と、下部電極９０１に重なるように設けられたカソード電極と共通の引出電極９０４との重なり部分により形成するようにしたことで、静電容量素子７０１および７０２を、光センサ用ダイオードを形成するときに同時に形成することができる。
【００５５】
本実施の形態によれば、図１７に示したように、第１の静電容量素子７０１を、ｐ領域１１１と、ｐ領域１１１に対して重なるように形成されたゲート電極１１４との重なり部分により形成し、第２の静電容量素子７０２を、ｎ領域１１３と、ｎ領域１１３に対して重なるように形成されたゲート電極１１４との重なり部分により形成するようにしたことで、静電容量素子７０１および７０２を、光センサ用ダイオードを形成するときに同時に形成することができる。
【００５６】
本実施の形態によれば、図１８に示したように、第１の静電容量素子を、ゲート電極１１４と、ゲート電極１１４に対して重なるように形成されたアノード電極１１５との重なり部分により形成し、第２の静電容量素子７０２を、ゲート電極１１４と、ゲート電極１１４に対して重なるように形成されたカソード電極１１６との重なり部分により形成するようにしたことで、静電容量素子７０１および７０２を、光センサ用ダイオードを形成するときに同時に形成することができる。
【００５７】
［第３の実施の形態］
図１９は、第１の実施の形態で示した光センサ用ダイオードを用いた画像入力回路の構成を示す回路図である。同図の画像入力回路は、複数の信号線６０２ａ，６０２ｂ…と、複数の選択線６０３ａ，６０３ｂ…とが互いに交差するように透明基板上に配線される。各交差部には光センサ用ダイオード１００ａ，１００ｂ…が１つずつ配置される。信号線６０２ａ，６０２ｂ…は、それぞれ選択スイッチ６０５ａ，６０５ｂ…を介して電流アンプ６０６に接続される。
【００５８】
各光センサ用ダイオード１００の配線については、図２に示した回路構成に基づくものとする。すなわち、カソード端子が対応する選択線６０３に接続され、アノード端子が対応する信号線６０２に接続され、ゲート端子が全ダイオードで共通の共通制御線６０１に接続される。例えば、光センサ用ダイオード１００ｂについていえば、カソード端子が選択線６０３ｂに接続され、アノード端子が信号線６０２ａに接続される。
【００５９】
次に、本画像入力回路の駆動方法について説明する。まず、全ての選択線６０３の電位を例えば０［V］にし、共通制御線６０１に例えば３［V］の逆バイアス電圧を印加する。これにより、全ての光センサ用ダイオード１００は、選択線６０３を介して３［V］以上の逆バイアス電圧が印加されるまで電流が全く流れなくなる。本回路に光が照射された状態で、例えば光センサ用ダイオード１００ｂの光量を検出する場合には、選択スイッチ６０５ａをオンして信号線６０２ａと電流アンプ６０６とを接続し、選択線６０３ｂに例えば５［V］程度の逆バイアス電圧を印加する。光センサ用ダイオード１００ｂにはゲート電圧よりも大きな電圧が印加されることとなるので、光センサ用ダイオード１００ｂから光量に応じた電流が電流アンプ６０６へ流れる。このとき、信号線６０２ａに接続された他の光センサ用ダイオード１００ａ，１００ｃからは電流が全く流れないので、光センサ用ダイオード１００ｂのみからの電流を正確に検出することができる。
このように、信号線６０２と選択線６０３を走査することによって、所望の位置の光センサ用ダイオード１００を駆動し、その光センサ用ダイオードからの電流信号を位置情報として取り出すことにより画像入力情報を得る。
【００６０】
したがって、本実施の形態によれば、ゲート制御型の光センサ用ダイオードのカソード端子を画像入力回路の選択線６０３に接続し、アノード端子を信号線６０２に接続し、ゲート電極を共通制御線６０１に接続することによって、光センサ用ダイオードに電流が流れ始めるバイアス電圧の閾値を、共通制御線６０１を通じてゲート電極に印加する電圧によって制御可能としたことで、光が照射された状態でゲート電圧よりも高いバイアス電圧が印加されていない光センサ用ダイオードに電流が流れることを防止でき、もって高い精度で画像入力を行うことができる。
【００６１】
本実施の形態によれば、共通制御線６０１を通じて全ての光センサ用ダイオードのゲート電極に一定の電圧を印加することによって、電流が流れ始めるバイアス電圧の閾値を決定し、光量検出対象の光センサ用ダイオードが接続された信号線６０２の選択スイッチ６０５をオンし、ゲート電極に印加した電圧よりも大きなバイアス電圧を光量検出対象とする光センサ用ダイオードが接続された選択線６０３に印加することによって、その光センサ用ダイオードからの電流のみが信号線６０２に流れるようになるので、高い精度で画像入力を行うことができる。
【００６２】
なお、本実施の形態においては、各光センサ用ダイオードのカソード端子を選択線６０３に接続し、アノード端子を信号線６０２に接続することとしたが、アノード端子を選択線６０３に接続し、カソード端子を信号線６０２に接続することとしてもよい。
【００６３】
また、本実施の形態においては、各光センサ用ダイオードの配線については、図２に示した回路構成に基づくものとしたが、この他にも、図８、図９、図１０に示した回路構成に基づくものとしてもよい。この場合には、良好な光照射時電流／非照射時電流の電流比を得ることができ、さらに高い精度で画像入力を行うことができる。
【００６４】
以上、説明したように、本発明に係る光センサ用ダイオードによれば、光が照射された状態でゲート電圧よりも高いバイアス電圧が印加されていない光センサ用ダイオードに電流が流れることを防止することができる。
【００６５】
本発明に係る画像入力回路によれば、光センサ用ダイオードにリーク電流が流れることを防止でき、もって高い精度で画像入力を行うことができる。
【００６６】
本発明に係る画像入力回路の駆動方法によれば、光量検出対象の光センサ用ダイオードからの電流のみが信号線に流れるようになるので、高い精度で画像入力を行うことができる。
【図面の簡単な説明】
【００６７】
【図１】第１の実施の形態における光センサ用ダイオードの構成を示す断面図である。
【図２】上記光センサ用ダイオードを用いた回路の構成を示す回路図である。
【図３】図２に示す回路図においてゲート電圧Ｖｇｎを０［V］としたときの光センサ用ダイオードの電流電圧特性を示すグラフである。
【図４】図２に示す回路図においてゲート電圧Ｖｇｎとして一定の電圧を印加したときの光センサ用ダイオードの電流電圧特性を示すグラフである。
【図５】光センサ用ダイオードの別の構成を示す断面図である。
【図６】第２の実施の形態における上記光センサ用ダイオードを用いた回路の構成を示す回路図である。
【図７】図６に示す回路図においてゲート電圧Ｖｇｐとして一定の電圧を印加したときの光センサ用ダイオードの電流電圧特性を示すグラフである。
【図８】上記光センサ用ダイオードを用いたさらに別の回路の構成を示す回路図である。
【図９】上記光センサ用ダイオードを用いたさらに別の回路の構成を示す回路図である。
【図１０】上記光センサ用ダイオードを用いたさらに別の回路の構成を示す回路図である。
【図１１】図１０に示す回路の構造を示す平面図である。
【図１２】図１１のＡ−Ａ’部分の断面図である。
【図１３】図１１のＢ−Ｂ’部分の断面図である。
【図１４】図１０に示す回路の別の構造を示す平面図である。
【図１５】図１４のＡ−Ａ’部分の断面図である。
【図１６】図１４のＢ−Ｂ’部分の断面図である。
【図１７】図１０に示す回路のさらに別の構造を示す静電容量部分の断面図である。
【図１８】図１０に示す回路のさらに別の構造を示す静電容量部分の断面図である。
【図１９】第３の実施の形態における上記光センサ用ダイオードを用いた画像入力回路の構成を示す回路図である。
【符号の説明】
【００６８】
１００…光センサダイオード
１０１…ガラス基板
１０２…シリコン膜
１０３，１０４…酸化シリコン膜１０５…窒化シリコン膜
１１０…半導体層
１１１…ｐ領域
１１２…ｉ領域
１１３…ｎ領域
１１４…ゲート電極
１１５…アノード電極
１１６…カソード電極
２０１…低濃度のリンが注入されたｎ領域
６０１…共通制御線
６０２…信号線
６０３…選択線
６０５…選択スイッチ
６０６…電流アンプ
７０１…第１の静電容量素子
７０２…第２の静電容量素子
８０１，８０４…多結晶シリコン膜
８０２，８０５…上部電極 
８０３，８０６…引出電極
９０１，９０３…下部電極
９０２，９０４…引出電極
【図１】
0005032442.tif 000002
【図２】
0005032442.tif 000003
【図３】
0005032442.tif 000004
【図４】
0005032442.tif 000005
【図５】
0005032442.tif 000006
【図６】
0005032442.tif 000007
【図７】
0005032442.tif 000008
【図８】
0005032442.tif 000009
【図９】
0005032442.tif 000010
【図１０】
0005032442.tif 000011
【図１１】
0005032442.tif 000012
【図１２】
0005032442.tif 000013
【図１３】
0005032442.tif 000014
【図１４】
0005032442.tif 000015
【図１５】
0005032442.tif 000016
【図１６】
0005032442.tif 000017
【図１７】
0005032442.tif 000018
【図１８】
0005032442.tif 000019
【図１９】
0005032442.tif 000020