(57)【特許請求の範囲】
【請求項１】
ＦＥＴのソース・ドレイン部に、少なくとも半導体基板／トンネルバリア／低仕事関数材料／強磁性体からなる積層構造を有し、前記強磁性体は、ＣｏＦｅ又はＣｏＦｅＢであり、前記低仕事関数材料は、未酸化のＭｇであり、前記トンネルバリアは、ＭｇＯであり、前記低仕事関数材料の厚さが0.5nm以上であることを特徴とするスピンＦＥＴ。
【請求項２】
前記半導体基板は、第一導電型であり、前記ソース・ドレイン部は、前記半導体基板の表面領域に形成される第二導電型のソース・ドレイン拡散層を含み、前記積層構造は、前記ソース・ドレイン拡散層上に形成されることを特徴とする請求項１に記載のスピンＦＥＴ。
【請求項３】
前記積層構造は、前記半導体基板の表面領域の凹部内に形成されることを特徴とする請求項１に記載のスピンＦＥＴ。
【請求項４】
前記半導体基板の表面領域は、単結晶Si、Ge, GaAs, ZnSeのうちの１つから構成されることを特徴とする請求項１乃至３のいずれか１項に記載のスピンＦＥＴ。
【請求項５】
前記低仕事関数材料の厚さは、5nm以下であることを特徴とする請求項１乃至４のいずれか１項に記載のスピンＦＥＴ。
【請求項６】
前記強磁性体の磁化方向は、反強磁性体により固着されることを特徴とする請求項１乃至５のいずれか１項に記載のスピンＦＥＴ。
【請求項７】
前記反強磁性体は、IrMn, PtMn, NiMnのうちの１つを含むことを特徴とする請求項６に記載のスピンＦＥＴ。
【請求項８】
ＦＥＴのソース・ドレイン部に、少なくとも半導体基板／低仕事関数材料／トンネルバリア／強磁性体からなる積層構造を有し、前記低仕事関数材料は、未酸化のＭｇ，Ｋ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金であり、前記トンネルバリアを形成する前の前記低仕事関数材料の厚さが1.2nm以上であることを特徴とするスピンＦＥＴ。
【請求項９】
請求項１乃至８のいずれか１項に記載のスピンＦＥＴによりロジックを構成することを特徴とするリコンフィギャブルロジック回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピンＦＥＴ及び磁気抵抗効果素子に関する。
【背景技術】
【０００２】
近年、電子のスピン自由度を利用したスピンエレクトロニクスデバイスの研究開発が盛んに行われている。磁性体膜を用いた磁気抵抗効果素子は、磁気ヘッド、磁気センサなどに用いられていると共に、固体磁気メモリ（MRAM: Magnetic Random Access Memory）、スピントランジスタに用いることが提案されている。
例えば、リコンフィギャブル(re-configurable)な機能を有するロジック回路を、スピントランジスタにより実現する技術が提案されている。
【０００３】
現在のロジック回路は、通常のMOSFETの組み合わせにより構成されるが、この場合、AND、NOR、OR、EX-ORなどのロジックに応じてMOSFETの配置を変更しなければならない。これに対し、リコンフィギャブルなロジック回路によれば、スピントランジスタの記録材料に記録されるデータ（例えば、２値）を変えるだけで、全てのロジックを１つの回路で実現できる。
【０００４】
しかし、リコンフィギャブルなロジック回路では、記録材料にデータを記録するための回路などが新たに必要となるため、配線が複雑化する問題がある。
【０００５】
また、スピントランジスタには、拡散型、Supriyo Datta型(スピン軌道制御型)、スピンバルブ型、単電子型、共鳴型などの種類が存在するが、いずれの構造においても、室温で動作し、かつ、増幅機能を有する、というものはない。
【０００６】
ところで、強磁性体を用いたスピンMOSFETは、室温で増幅機能を有するため、リコンフィギャブルなロジック回路の有力候補である（例えば、非特許文献１を参照）。
【０００７】
しかし、強磁性体を用いたスピンMOSFETでは、半導体と強磁性体とが直接接触するため、両者の界面にショットキーバリアが発生し、これによりオン抵抗が上昇する、という問題がある。また、半導体と強磁性体とのミキシング(Mixing)により強磁性転移温度が低下すると、室温での動作が困難になる、という問題もある。
【０００８】
そこで、半導体と強磁性体との間にトンネルバリアを配置するスピンMOSFETが提案されている（例えば、特許文献１を参照）。
【０００９】
トンネルバリアを有するスピンMOSFETでは、半導体基板と強磁性体とのミキシングという問題については解決できるが、オン抵抗の低抵抗化という問題についてはトンネルバリアの存在により解決が困難である。
【００１０】
また、オン抵抗の低抵抗化については、例えば、Ｇｄ、Ｅｒなどの希土類元素を、トンネルバリアと強磁性体との間に配置し、実効バリア高さを低くすることにより解決する技術が提案されている（例えば、非特許文献２を参照）。
【００１１】
しかし、この場合には、オン抵抗の低抵抗化と引き換えに、スピン注入効率が低くなりため、MR比が低下する、という問題が新たに発生する。
【特許文献１】特開２００６−３２９１５号公報
【非特許文献１】Appl.Phys.Lett. 84(13) 2307 (2004)
【非特許文献２】Byoung-Chul Min et al., Nature Materials vol. 5, 817 (2006)
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、低抵抗化とMR比の向上とを同時に実現するスピンＦＥＴ及び磁気抵抗効果素子を提案する。
【課題を解決するための手段】
【００１３】
本発明の例に係わるスピンＦＥＴは、ソース・ドレイン部に、少なくとも半導体基板／トンネルバリア／低仕事関数材料／強磁性体からなる積層構造を有し、前記強磁性体は、ＣｏＦｅ又はＣｏＦｅＢであり、前記低仕事関数材料は、未酸化のＭｇであり、前記トンネルバリアは、ＭｇＯであり、前記低仕事関数材料の厚さが0.5nm以上である。
【００１４】
本発明の例に係わるスピンＦＥＴは、ＦＥＴのソース・ドレイン部に、少なくとも半導体基板／低仕事関数材料／トンネルバリア／強磁性体からなる積層構造を有し、前記低仕事関数材料は、未酸化のＭｇ，Ｋ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金であり、前記トンネルバリアを形成する前の前記低仕事関数材料の厚さが1.2nm以上である。
【発明の効果】
【００１６】
本発明によれば、スピンＦＥＴ及び磁気抵抗効果素子の低抵抗化とMR比の向上とを同時に実現できる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００１８】
１．  概要  
本発明のスピンＦＥＴの特徴は、ソース・ドレイン部に、少なくとも半導体基板／トンネルバリア／強磁性体からなる積層構造を有する場合に、トンネルバリアと強磁性体との間に、未酸化のＭｇ，Ｋ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金からなり、厚さが0.5nm以上の低仕事関数材料を配置したことにある。
【００１９】
また、スピンＦＥＴのソース・ドレイン部に、少なくとも半導体基板／ショットキーバリア／強磁性体からなる積層構造を有する場合に、半導体基板と強磁性体との間に、未酸化のＭｇ，Ｋ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金からなる低仕事関数材料を配置したことにある。
【００２０】
さらに、本発明の磁気抵抗効果素子の特徴は、少なくとも基板／強磁性体／トンネルバリア／低仕事関数材料／強磁性体からなる積層構造とし、低仕事関数材料を、未酸化のＭｇ，Ｋ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含み、厚さが0.5nm以上の合金としたことにある。
ここで、低仕事関数材料とは、スピンＦＥＴ又は磁気抵抗効果素子を構成する強磁性体の仕事関数よりも低い仕事関数を有する材料のことである。
【００２１】
半導体にスピン偏極した電子を流すことにより、電荷とスピンの両方を伝導するスピンMOSFETは、半導体と強磁性体との界面において抵抗のミスマッチが大きいため、半導体内へのスピン注入効率が下がる。
【００２２】
半導体と強磁性体との間にトンネルバリアを挿入する場合は、半導体と強磁性体との相互拡散の抑制及び両者の界面での強磁性体の酸化が抑制されるため、スピンMOSFETの性能向上には好ましい。また、理論上、トンネルバリアが存在すると、コンダクタンスミスマッチの問題が解決される。
【００２３】
しかし、半導体／トンネルバリア／強磁性体という構造においても、ほとんどの場合、ショットキーバリアが形成される。
【００２４】
ショットキーバリアの障壁高さは、強磁性体の仕事関数と、半導体の電子親和力及びフェルミ準位とにより決まる。ショットキーバリアを介した電子のトンネル確率は、ショットキーバリアに加わる電圧の増加に対して、べき級数的に増加する。そのため、スピンMOSFETにおける動作電圧における抵抗値のばらつきが大きくなり、スピンMOSFETを集積化することが困難になる、という問題がある。
【００２５】
また、トンネルバリアとショットキーバリアとが形成されると、バリアの厚さと障壁高さとについて、両方を制御する必要があるため、界面抵抗のばらつきが大きくなる。このばらつきが大きくなると、スピンMOSFETの集積化がさらに困難になる。
【００２６】
さらに、トンネルバリアとショットキーバリアとが同時に形成されると、界面抵抗（RA）が大きくなるため、スピンMOSFETを微細化したときに、その抵抗値が期待値よりも大きくなり過ぎる、という問題がある。
【００２７】
例えば、偏極率の高い金属強磁性体（Ｎｉ，Ｆｅ，Ｃｏを含む合金や化合物）の仕事関数は、シリコン（Ｓｉ）の電子親和力よりも大きいため、ｎ型半導体と強磁性体との界面では、高いショットキーバリアが形成される。そのため、界面抵抗が大きくなり過ぎる、という問題が発生する。
【００２８】
ところで、トンネルバリアと強磁性体との間に低仕事関数材料としてＧｄ（ガドリニウム）を挿入すると、ショットキーバリアの障壁高さが低くなり、界面抵抗が下がる。
【００２９】
Ｇｄは、室温で強磁性体であるが、Ｇｄとは異なる他の強磁性体と接している場合は、その他の強磁性体の磁化の向きに対して反平行の向きに磁化しやすい傾向がある。
【００３０】
そのため、他の強磁性体のスピンを半導体に注入する場合、他の強磁性体の電子は、スピンを保持したままＧｄを通ることができない。全てのデバイスでは、３００℃程度のアニールには少なくとも耐えなければいけないが、Ｇｄ／トンネルバリア／半導体の構造においては、アニール後、スピンの注入効率が極端に低くなり、MR値が低下する、という問題が発生する。
【００３１】
また、Ｇｄ以外の他の希土類元素を用いた場合にも同様のことが言える。
【００３２】
例えば、Ｅｒの場合も、Ｇｄと同様に、MR値が低下する、という問題がある。
【００３３】
このようにＧｄやＥｒなどの希土類元素を挿入した構造には、実効バリア高さが低くなる、という利点がある反面、スピン注入効率の低下によりMR比が低下する、という欠点が併発する。
【００３４】
本発明では、上述のように、未酸化のＭｇ，Ｋ，Ｃａ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金を用いることにより、実効バリア高さの低下によるオン抵抗の低抵抗化とスピン注入効率の上昇によるMR比の向上とを同時に実現する。
【００３５】
また、本発明によれば、例えば、トンネルバリアを薄くしなくても、オン抵抗の低抵抗化が可能なため、スピンＦＥＴの耐圧の向上を可能にし、高信頼性を確保できる。
【００３６】
ところで、半導体とトンネルバリアとの間に、Ｍｇ，Ｋ，Ｃａ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金を挿入しても、同様の効果を得ることができるが、この場合には、以下の点に注意する必要がある。
【００３７】
このような積層構造では、Ｍｇ，Ｋ，Ｃａ，Ｓｃなどの低仕事関数材料を形成した後に、トンネルバリアを形成することになる。この場合、トンネルバリアの成膜中に、低仕事関数材料が酸化される可能性が大である。この酸化量が多くなれば、オン抵抗の低抵抗化という効果が得られない。
【００３８】
従って、半導体とトンネルバリアとの間に低仕事関数材料を挿入する場合には、トンネルバリアの成膜中に低仕事関数材料が酸化され難くなるプロセスを採用すると共に、低仕事関数材料の厚さtLWを厚くする必要がある（例えば、tLW≧1.2 nm  （実験値））。
【００３９】
尚、本発明は、スピンＦＥＴの種類に制限されることなく、幅広く適用可能である。また、本発明のスピンＦＥＴにより、リコンフィギャラブルなロジック回路を形成することも可能になる。さらに、本発明は、磁気ヘッド（TMRヘッド）に応用可能であり、この場合には、低抵抗で、MR値が大きいTMRヘッドを実現できる。
【００４０】
２．  実施の形態  
本発明に係わるスピンＦＥＴの実施の形態を説明する。
【００４１】
以下の実施の形態の説明において、図面は、模式的なものであり、各部分の大きさ、部分間の大きさの比率、エネルギーの高さ、エネルギーの比率などは、現実のものとは異なる。また、図面の相互間においても、同じ部分を差す場合であっても、互いの寸法や比率が異なって示されている部分もある。
【００４２】
(1)   基本構造  
まず、本発明の基本構造について、スピンＭＯＳＦＥＴ、ジャンクションＦＥＴ、及び、ＭＥＳＦＥＴ(Metal Semiconductor FET)を例にとって説明する。
【００４３】
A.  トンネルバリア型スピンＭＯＳＦＥＴ（第１例）  
図１は、トンネルバリア型スピンＭＯＳＦＥＴの断面構造を示している。
【００４４】
このスピンＭＯＳＦＥＴは、通常のＭＯＳＦＥＴのソース・ドレイン拡散層を強磁性体に置き換えた構造を有する。
【００４５】
半導体基板１１の凹部内に、トンネルバリア１２、低仕事関数材料１３及び強磁性体１４が配置される。半導体基板１１は、ｐ型でも、ｎ型でも、どちらでもよい。低仕事関数材料１３は、未酸化のＭｇ，Ｋ，Ｃａ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金から構成される。
【００４６】
低仕事関数材料１３は、未酸化の部分を有していればよく、酸化されている部分を含んでいてもよい。
【００４７】
強磁性体１４の間のチャネル領域上には、ゲート絶縁膜１５を介してゲート電極１６が配置される。
【００４８】
このスピンＭＯＳＦＥＴでは、ソース・ドレイン部が、半導体基板１１／トンネルバリア１２／低仕事関数材料１３／強磁性体１４という積層構造から構成される。
【００４９】
B.  トンネルバリア型スピンＭＯＳＦＥＴ（第２例）  
図２は、トンネルバリア型スピンＭＯＳＦＥＴの断面構造を示している。
【００５０】
このスピンＭＯＳＦＥＴは、通常のＭＯＳＦＥＴのソース・ドレイン拡散層上に強磁性体を配置した構造を有する。
【００５１】
半導体基板１１の表面領域には、ソース・ドレイン拡散層１１Ａ，１１Ｂが配置される。半導体基板１１がｐ型の場合には、ソース・ドレイン拡散層１１Ａ，１１Ｂは、ｎ型になり、半導体基板１１がｎ型の場合には、ソース・ドレイン拡散層１１Ａ，１１Ｂは、ｐ型になる。
【００５２】
ソース・ドレイン拡散層１１Ａ，１１Ｂ上には、トンネルバリア１２、低仕事関数材料１３及び強磁性体１４が配置される。低仕事関数材料１３は、未酸化のＭｇ，Ｋ，Ｃａ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金から構成される。
【００５３】
低仕事関数材料１３は、未酸化の部分を有していればよく、酸化されている部分を含んでいてもよい。
【００５４】
ソース・ドレイン拡散層１１Ａ，１１Ｂの間のチャネル領域上には、ゲート絶縁膜１５を介してゲート電極１６が配置される。
【００５５】
このスピンＭＯＳＦＥＴでは、ソース・ドレイン部が、半導体基板（ソース・ドレイン拡散層）１１／トンネルバリア１２／低仕事関数材料１３／強磁性体１４という積層構造から構成される。
【００５６】
C.  トンネルバリア型ジャンクションＦＥＴ  
図３は、トンネルバリア型ジャンクションＦＥＴの断面構造を示している。
【００５７】
ｐ型半導体基板２１の表面領域には、ｎ型領域２２が配置される。ｎ型領域２２内には、ｐ型ゲート拡散層２３が配置される。ｎ型領域２２上には、トンネルバリア２４、低仕事関数材料２５及び強磁性体２６が配置される。低仕事関数材料２５は、未酸化のＭｇ，Ｋ，Ｃａ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金から構成される。
【００５８】
低仕事関数材料２５は、未酸化の部分を有していればよく、酸化されている部分を含んでいてもよい。
【００５９】
ゲート拡散層２３上には、ゲート電極２７が配置される。
【００６０】
尚、ｐ型半導体基板２１及びｐ型ゲート拡散層２３をｎ型に変更し、ｎ型領域２２をｐ型に変更してもよい。
【００６１】
このジャンクションＦＥＴでは、ソース・ドレイン部が、半導体基板２１／トンネルバリア２４／低仕事関数材料２５／強磁性体２６という積層構造から構成される。
【００６２】
D.  トンネルバリア型ＭＥＳＦＥＴ  
図４は、トンネルバリア型ＭＥＳＦＥＴの断面構造を示している。
【００６３】
半絶縁性ＧａＡｓ基板３１の表面領域には、ｎ型ＧａＡｓ層３２が配置される。ｎ型ＧａＡｓ層３２の一部が薄くなっており、その薄い部分上に、ゲート電極３６が配置される。また、ｎ型ＧａＡｓ層３２の厚い部分上には、トンネルバリア３３、低仕事関数材料３４及び強磁性体３５が配置される。低仕事関数材料３４は、未酸化のＭｇ，Ｋ，Ｃａ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金から構成される。
【００６４】
低仕事関数材料３４は、未酸化の部分を有していればよく、酸化されている部分を含んでいてもよい。
【００６５】
尚、ｎ型ＧａＡｓ層３２をｐ型に変更してもよい。
【００６６】
このＭＥＳＦＥＴでは、ソース・ドレイン部が、化合物半導体層３２／トンネルバリア３３／低仕事関数材料３４／強磁性体３５という積層構造から構成される。
【００６７】
E.  トンネルバリア型磁気抵抗効果素子  
図５は、トンネルバリア型磁気抵抗効果素子の断面構造を示している。
【００６８】
強磁性体４１上には、トンネルバリア４２が配置され、トンネルバリア４２上には、未酸化のＭｇ，Ｋ，Ｃａ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金から構成される低仕事関数材料４３が配置される。また、低仕事関数材料４３上には、強磁性体４４が配置される。
【００６９】
低仕事関数材料４３は、未酸化の部分を有していればよく、酸化されている部分を含んでいてもよい。
【００７０】
このようなトンネルバリア型磁気抵抗効果素子は、磁気ヘッド（TMRヘッド）や、MRAMなどに適用される。
【００７１】
F.  ショットキーバリア型スピンＭＯＳＦＥＴ（第１例）  
図６は、ショットキーバリア型スピンＭＯＳＦＥＴの断面構造を示している。
【００７２】
このスピンＭＯＳＦＥＴは、通常のＭＯＳＦＥＴのソース・ドレイン拡散層を強磁性体に置き換えた構造を有する。
【００７３】
半導体基板１１の凹部内に、低仕事関数材料１３及び強磁性体１４が配置される。半導体基板１１は、ｐ型でも、ｎ型でも、どちらでもよい。低仕事関数材料１３は、未酸化のＭｇ，Ｋ，Ｃａ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金から構成される。
【００７４】
低仕事関数材料１３は、未酸化の部分を有していればよく、酸化されている部分を含んでいてもよい。
【００７５】
強磁性体１４の間のチャネル領域上には、ゲート絶縁膜１５を介してゲート電極１６が配置される。
【００７６】
このスピンＭＯＳＦＥＴでは、ソース・ドレイン部が、図１０に示すように、半導体／（ショットキーバリア）／低仕事関数材料／強磁性体という積層構造から構成される。
【００７７】
G.  ショットキーバリア型スピンＭＯＳＦＥＴ（第２例）  
図７は、ショットキーバリア型スピンＭＯＳＦＥＴの断面構造を示している。
【００７８】
このスピンＭＯＳＦＥＴは、通常のＭＯＳＦＥＴのソース・ドレイン拡散層上に強磁性体を配置した構造を有する。
【００７９】
半導体基板１１の表面領域には、ソース・ドレイン拡散層１１Ａ，１１Ｂが配置される。半導体基板１１がｐ型の場合には、ソース・ドレイン拡散層１１Ａ，１１Ｂは、ｎ型になり、半導体基板１１がｎ型の場合には、ソース・ドレイン拡散層１１Ａ，１１Ｂは、ｐ型になる。
【００８０】
ソース・ドレイン拡散層１１Ａ，１１Ｂ上には、低仕事関数材料１３及び強磁性体１４が配置される。低仕事関数材料１３は、未酸化のＭｇ，Ｋ，Ｃａ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金から構成される。
【００８１】
低仕事関数材料１３は、未酸化の部分を有していればよく、酸化されている部分を含んでいてもよい。
【００８２】
ソース・ドレイン拡散層１１Ａ，１１Ｂの間のチャネル領域上には、ゲート絶縁膜１５を介してゲート電極１６が配置される。
【００８３】
このスピンＭＯＳＦＥＴでは、ソース・ドレイン部が、図１０に示すように、半導体（ソース・ドレイン拡散層）／（ショットキーバリア）／低仕事関数材料／強磁性体という積層構造から構成される。
【００８４】
H.  ショットキーバリア型ジャンクションＦＥＴ  
図８は、ショットキーバリア型ジャンクションＦＥＴの断面構造を示している。
【００８５】
ｐ型半導体基板２１の表面領域には、ｎ型領域２２が配置される。ｎ型領域２２内には、ｐ型ゲート拡散層２３が配置される。ｎ型領域２２上には、低仕事関数材料２５及び強磁性体２６が配置される。低仕事関数材料２５は、未酸化のＭｇ，Ｋ，Ｃａ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金から構成される。
【００８６】
低仕事関数材料２５は、未酸化の部分を有していればよく、酸化されている部分を含んでいてもよい。
【００８７】
ゲート拡散層２３上には、ゲート電極２７が配置される。
【００８８】
尚、ｐ型半導体基板２１及びｐ型ゲート拡散層２３をｎ型に変更し、ｎ型領域２２をｐ型に変更してもよい。
【００８９】
このジャンクションＦＥＴでは、ソース・ドレイン部が、図１０に示すように、半導体／（ショットキーバリア）／低仕事関数材料／強磁性体という積層構造から構成される。
【００９０】
I.  ショットキーバリア型ＭＥＳＦＥＴ  
図９は、ショットキーバリア型ＭＥＳＦＥＴの断面構造を示している。
【００９１】
半絶縁性ＧａＡｓ基板３１の表面領域には、ｎ型ＧａＡｓ層３２が配置される。ｎ型ＧａＡｓ層３２の一部が薄くなっており、その薄い部分上に、ゲー電極３６が配置される。また、ｎ型ＧａＡｓ層３２の厚い部分上には、低仕事関数材料３４及び強磁性体３５が配置される。低仕事関数材料３４は、未酸化のＭｇ，Ｋ，Ｃａ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金から構成される。
【００９２】
低仕事関数材料３４は、未酸化の部分を有していればよく、酸化されている部分を含んでいてもよい。
【００９３】
尚、ｎ型ＧａＡｓ層３２をｐ型に変更してもよい。
【００９４】
このＭＥＳＦＥＴでは、ソース・ドレイン部が、図１０に示すように、半導体／（ショットキーバリア）／低仕事関数材料／強磁性体という積層構造から構成される。
【００９５】
(2)   エネルギー状態図  
本発明に係わる低仕事関数材料を用いることによる効果について、トンネルバリア型を例に説明する。
【００９６】
図１１は、磁気抵抗効果素子のエネルギー状態図である。
【００９７】
トンネルバリアは、２つの強磁性体の間に配置される。本発明に係わる低仕事関数材料ｘを強磁性体とトンネルバリアとの間に配置すると、低仕事関数材料ｘを含んだ強磁性層の混合バンドの位置が高くなるため、トンネルバリアの実効高さが減少し、低抵抗の磁気抵抗効果素子が得られる。
【００９８】
図１２は、スピンＦＥＴの積層構造のエネルギー状態図である。
【００９９】
トンネルバリアは、半導体と強磁性体との間に配置される。半導体のバンドは、トンネルバリアとの界面でバンドベンディングが生じる。この場合においても、本発明に係わる低仕事関数材料ｘを強磁性体とトンネルバリアとの間に配置すれば、低仕事関数材料ｘを含んだ強磁性層の混合バンドの位置が高くなるため、トンネルバリアの実効高さが減少し、低抵抗のスピンＦＥＴが得られる。
【０１００】
尚、ショットキーバリア型の場合にも、トンネルバリア型と同様に、低仕事関数材料を含んだ強磁性層によりショットキーバリアの実効高さが減少するため、低抵抗の磁気抵抗効果素子及びスピンＦＥＴを実現できる。
【０１０１】
ここで、低仕事関数材料としては、本発明が対象にするMg, K, Ca, Scの他にも、Y（イットリウム）、Tb（テルビウム）、Dy（ジスプロシウム）、Ho（ホロミウム）Gd(ガドリニウム)、Er（エルビウム）、Yb（イッテルビウム）などがある。
【０１０２】
しかし、これらの材料は、本発明の目的である低抵抗化とスピン注入効率の向上との両立を図るには、好ましくない。本発明は、個々の低仕事関数材料について検証を行った結果、Mg, K, Ca, Sc、そのなかでも特にMgについて、低抵抗化とスピン注入効率の向上とを同時に実現できることを発見したものである。
【０１０３】
(3)   応用例  
本発明の効果は、強磁性体と半導体との接合部、及び、強磁性体／トンネルバリア／半導体の積層構造において生じるショットキーバリアの高さを下げる技術と組み合わせることによりさらに顕著となる。
【０１０４】
以下、ショットキーバリアの高さを下げる技術についてスピンＦＥＴを例に説明する。  
図１３は、本発明のスピンＦＥＴの応用例の断面構造を示している。
【０１０５】
この構造の特徴は、半導体と強磁性体との電気伝導度が大きく異なることによるコンダクタンスミスマッチの問題を、Si,Ge,GaAsなどの半導体基板の表面領域に高濃度のｎ＋拡散層を形成することにより解消した点にある。
【０１０６】
これにより、半導体と強磁性体との界面で、スピン偏極度が飽和する現象を防止でき、スピンを効率よく半導体内に注入できるようになる。
【０１０７】
具体的構造について説明する。
【０１０８】
ｐ型半導体基板５１は、Si, Ge, GaAsなどから構成される。
【０１０９】
GaAsを半導体基板５１とする場合、ｎチャネルMOSFETにおける電子の移動度が大きくなるため、好ましく、この場合には、GaAs内にSiをドープするのが一般的である。
【０１１０】
半導体基板５１内には、STI(Shallow Trench Isolation)構造の素子分離絶縁層５８が形成される。素子分離絶縁層５８に取り囲まれた素子領域内には、ｎ型ソース・ドレイン拡散層５１Ａ，５１Ｂが形成される。
【０１１１】
ソース・ドレイン拡散層５１Ａ，５１Ｂ上には、トンネルバリア５２、低仕事関数材料５３及び強磁性体５４が積層される。ソース・ドレイン拡散層５１Ａ，５１Ｂ間のチャネル領域上には、ゲート絶縁膜５５を介してゲート電極５６が形成される。
【０１１２】
半導体基板５１のトンネルバリア５２に隣接する部分には、高濃度のｎ＋拡散層５７が形成される。
【０１１３】
尚、ｎ＋拡散層５７は、例えば、P(リン), As(砒素)などの不純物を、20 keV以下の加速エネルギーでイオン注入することにより形成する。
【０１１４】
イオン注入後には、窒素雰囲気中でRTA(Rapid Thermal Anneal)を行う。このRTAの最中、半導体基板５１がSiの場合には、1000〜1100℃、Geの場合には、400〜500℃に、GaAsの場合には、300〜600℃に、それぞれ、アニール温度を設定する。
【０１１５】
また、半導体基板５１は、ｎ型でもよい。この場合、ｎ型ソース・ドレイン拡散層５１Ａ，５１Ｂ及びｎ＋型拡散層５７は、ｐ型になる。
【０１１６】
図１４及び図１５は、本発明のスピンＦＥＴの他の応用例の断面構造を示している。
【０１１７】
この構造が図１３の構造と異なる点は、ソース・ドレイン部に形成される２つの積層構造のうちの１つが磁気固着層になっていることにある。磁気固着層は、強磁性体の磁化方向を固着したものである。強磁性体の磁化方向は、例えば、反強磁性体(IrMn, PtMn, NiMnなど)により固着可能である。
【０１１８】
図１６は、図１４のスピンＦＥＴの具体例を示している。
【０１１９】
ソース・ドレイン拡散層５１Ａ上の積層構造（磁気固着層）は、MgO/Mg/強磁性体/IrMn/Ruである。また、ソース・ドレイン拡散層５１Ｂ上の積層構造（MTJ積層膜）は、MgO/Mg/強磁性体/MgO/Mg/強磁性体/Ru/CoFe/IrMn/Ruである。
【０１２０】
この構造を用いると、電流の向きに応じてスピントルクが強磁性体（Ａ）に作用するため、強磁性体（Ａ）のスピンの方向を容易に変化させることができると共に、半導体を介したスピン依存伝導出力により信号出力を強くすることができる。
【０１２１】
この構造のもう一つの特徴は、トンネルバリアとしてのMgO上の全てに、Mgを介して強磁性体を配置したことにある。これにより、全てのトンネルバリアにおいて低抵抗化を実現できる。当然に、Mgに代えて、K, Ca, Scのうちの１つを使用しても構わない。
【０１２２】
また、図１７に示すように、ｐ型半導体／トンネルバリア／低仕事関数材料／強磁性体という積層構造を有する場合には、強磁性体内に、Ｐｄ，Ｏｓ，Ｉｒ，Ｐｔ，Ａｕ，Ｃの少なくとも１つを50 at%以下混入させるのが好ましい。
【０１２３】
３．  実施例  
以下に実施例を示す。
【０１２４】
ここで、材料に関し、A/Bは、AとBが積層されることを意味し、(A,B,C)は、A,B,Cのうちの１つを選択することを意味し、A-Bは、A及びBを含む化合物又は合金を意味する。また、A(1nm)は、Aの膜厚が1nmであることを意味する。
【０１２５】
(1)   第１実施例  
図１８は、第１実施例に係わる磁気抵抗効果素子を示している。
【０１２６】
ＭＴＪ構造は、下地電極(300nm)/Ta(5nm)/CoFeB(3nm)/Mg(0.6nm)/MgO(0.5nm)/Mg(tMg nm)/CoFeB(4nm)/Ru(0.9nm)/CoFe(3nm)/IrMn(10nm)/Ta(5nm)/上部電極(300nm)である。
【０１２７】
下部電極に隣接する磁性層は、Ta(5nm)/CoFeB(3nm)に相当し、上部電極に隣接する磁性層は、CoFeB(4nm)/Ru(0.9nm)/CoFe(3nm)/IrMn(10nm)/Ta(5nm)に相当する。
【０１２８】
図１９は、図１８の磁気抵抗効果素子の特性を示している。  
横軸に、低仕事関数材料Mg topの厚さtMgをとり、縦軸に、MR比（左目盛り）及び素子抵抗RA（右目盛り）をとる。
【０１２９】
低仕事関数材料Mg topの厚さtMgが、0nm、0.5nm、0.8nm、1.0nmである場合のそれぞれについて、磁場中アニール(350℃、１hour)後のMR比と素子抵抗RAとを求めたところ、同図に示すような結果が得られた。
【０１３０】
この結果から明らかなように、本発明に係わる低仕事関数材料Mg topが存在することにより、それが存在しない場合に比べて、素子抵抗（トンネルバリア）の低抵抗化及びMR比の向上を同時に図ることができる。
【０１３１】
ここで、図１８の磁気抵抗効果素子は、磁場中アニール後に、図２０に示すように、トンネルバリアと磁性層との間のMgの一部が酸化され、MgOに変化する。
【０１３２】
重要な点は、このアニール後においても、トンネルバリア上に未酸化の低仕事関数材料Mgが残っていることにある。
【０１３３】
実際に、未酸化のMgが存在しているのを確かめるため、アニール後にXPS実験を行ったところ、低仕事関数材料Mg topの厚さtMgが0.5nm以上の全てのサンプルにおいて、未酸化のMgが観測された。
【０１３４】
尚、トンネルバリアの下部電極側のMg(0.6nm)が全てMgOに変化している理由は以下の通りである。磁性層上にMgを厚さ0.6nmで形成した後に、トンネルバリアを形成することになるが、この時、Mgの一部が酸化され、MgOに変化してしまうからである。
【０１３５】
従って、図１８の磁気抵抗効果素子では、Mg(0.6nm)と記載してあるが、これは、設計上の話であり、実際には、アニール前において、トンネルバリア直下のMgは、0.6nmよりも薄いか、既に、全てMgOに変化してしまっている。
【０１３６】
ところで、低仕事関数材料Mg topに代えて、K, Ca, Scを用いた場合についても、同様の実験を行ったところ、ほぼ同様の結果を得ることができた。
【０１３７】
低仕事関数材料としてScを用いた場合を図２１に、Caを用いた場合を図２２に、それぞれ示す。
【０１３８】
以上のように、本発明によれば、低抵抗化とMR比の向上とを同時に実現できるため、この磁気抵抗効果素子を、スピンＦＥＴ、磁気ヘッド、MRAMなどのデバイスに適用することは非常に好ましいことになる。
【０１３９】
(2)   第２実施例  
図２３は、第２実施例に係わるスピンＭＯＳＦＥＴを示している。
【０１４０】
まず、多結晶シリコン（ゲート）／二酸化シリコン（ゲート酸化膜）／ｐ型ドープシリコン（ｐチャネル）が形成されているシリコン基板を用意し、強磁性体を形成する領域にP（リン）を1017atoms/cm2ドープさせ、ｎ型シリコン（ｎ−Ｓｉ）を形成する。
【０１４１】
また、高真空チャンバーを使用し、スパッタにより、ｎ型シリコン上に、Mg(0.6nm)/MgO(1nm)/Mg(0.8nm)/強磁性体 Co2FeSi0.5Al0.5(5nm)を連続して成膜する。強磁性体上には、キャップ層としてRu（ルテニウム）を成膜する。
【０１４２】
ここで、強磁性体については、Co2FeSi0.5Al0.5(5nm)単層ではなく、ホイスラー合金: Co2FeSi0.5Al0.5(5nm)/Ru(1nm)/CoFe(5nm)/IrMn(10nm)としてもよい。また、本実施例では、MTJ構造を採用したが、これに代えて、CPP-GMR (Current Perpendicular in Plane-Giant MagnetoResistance)構造を採用しても構わない。
【０１４３】
フォトリソグラフィーによりレジストパターンを形成し、これをマスクに、イオンミリングにより、ソース・ドレイン拡散層上の積層構造のパターニングを行う。
【０１４４】
レジストパターンの剥離後、CVD法により、層間絶縁膜としてのSiO2を成膜し、フォトリソグラフィーにより、再び、レジストパターンを形成する。また、これをマスクに、ＲＩＥ（反応性イオンエッチング）により層間絶縁膜をエッチングし、ビアホール(via hole)を形成する。
【０１４５】
レジストパターンの剥離後、Ti/Al/Tiの積層からなる配線層をスパッタにより成膜し、フォトリソグラフィーにより、再び、レジストパターンを形成する。また、これをマスクに、ＲＩＥにより配線層をエッチングし、配線パターンを形成する。
【０１４６】
上述のスピンＭＯＳＦＥＴによれば、スピン偏極された電子は、Co2FeSi0.5Al0.5/Mg/MgO/n-Si/p-channel/n-Si/MgO/Mg/Co2FeSi0.5Al0.5という経路を伝導することになる。この経路における界面抵抗(RA)は、１１０Ω・μｍ２となり、磁気抵抗変化率（ＭＲ比）は、２４６％となる。
【０１４７】
図２４は、図２３のスピンＭＯＳＦＥＴの特性を示している。  
横軸に、低仕事関数材料Mg topの厚さtMgをとり、縦軸に、MR比（左目盛り）及び素子抵抗RA（右目盛り）をとる。
【０１４８】
低仕事関数材料Mg topの厚さtMgが、0nm、0.5nm、0.8nm、1.0nmである場合のそれぞれについて、磁場中アニール(350℃、１hour)後のMR比と素子抵抗RAとを求めたところ、同図に示すような結果が得られた。
【０１４９】
この結果から明らかなように、本発明に係わる低仕事関数材料Mg topが存在することにより、それが存在しない場合に比べて、素子抵抗（トンネルバリア）の低抵抗化及びMR比の向上を同時に図ることができる。
【０１５０】
ここで、図２３のスピンＭＯＳＦＥＴは、磁場中アニール後に、図２５に示すように、トンネルバリアと磁性層との間のMgの一部が酸化され、MgOに変化する。
【０１５１】
重要な点は、第１実施例でも説明したように、このアニール後においても、トンネルバリア上に未酸化の低仕事関数材料Mgが残っていることにある。
【０１５２】
実際に、未酸化のMgが存在しているのを確かめるため、アニール後にXPS実験を行ったところ、低仕事関数材料Mg topの厚さtMgが0.5nm以上の全てのサンプルにおいて、未酸化のMgが観測された。
【０１５３】
ところで、低仕事関数材料Mg topに代えて、K, Ca, Scを用いた場合についても、同様の実験を行ったところ、ほぼ同様の結果を得ることができた。
【０１５４】
以上のように、本発明によれば、スピンＭＯＳＦＥＴにおいて、低抵抗化とMR比の向上とを同時に実現できる。
【０１５５】
尚、スピンＭＯＳＦＥＴを形成する半導体基板としては、Ｓｉ（シリコン）、ＧａＡｓ（ガリウム砒素）、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＺｎＳｅ（ジンクセレン）などを用いることができる。
【０１５６】
また、ｎ型ソース・ドレイン拡散層及びｎ＋型拡散層のドーパントとしては、Ｂ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）などを用いることができる。
【０１５７】
トンネルバリアとしては、MgO（酸化マグネシウム）、Al2O3（酸化アルミニウム）、SiO2（酸化シリコン）、AlN（窒化アルミニウム）、Bi2O3（酸化ビスマス）、MgF2（フッ化マグネシウム）、CaF2（フッ化カルシウム）、SrTiO3（チタン酸ストロンチウム）、LaAlO3（ランタンアルミネート）、Al-N-O（酸化窒化アルミニウム）、HfO（酸化ハフニウム）などの絶縁体を用いることができる。
【０１５８】
トンネルバリアの厚さは、表面を完全に覆うためには、0.42nm以上必要であり、また、トンネル電流を得るためには、5nm以下である必要がある。さらに、スピンＭＯＳＦＥＴを高集積化させた場合に、低い界面抵抗RAを得るために、トンネルバリアは、2.1nm以下、より好ましくは、1.1nm以下にする。
【０１５９】
強磁性体の材料としては、Ni-Fe、Co-Fe、Co-Fe-Ni合金、CoFeB、(Co,Fe,Ni)-(Si,B)、(Co,Fe,Ni)-(Si,B)-(P,Al,Mo,Nb,Mn)系またはCo-(Zr,Hf,Nb,Ta,Ti)膜などのアモルファス材料、または、０≦ｘ≦１の任意のｘと０≦ｙ≦の任意のｙからなるCo2(MnxFe1-x)(Si)、Co2Fe(AlySi1-y)、Co2(MnxFe1-x)(Si)Co2Mn(AlySi1-y)、Co2Mn(AlySi1-y)などのホイスラー材料からなる群より選ばれる少なくとも1種の薄膜またはそれら多層膜で構成される。
【０１６０】
これら強磁性体には、Ag（銀）、Cu（銅）、Au（金）、Al（アルミニウム）、Mg（マグネシウム）、Si（シリコン）、Bi（ビスマス）、Ta（タンタル）、B（ボロン）、C（炭素）、O（酸素）、N（窒素）、Pd（パラジウム）、Pt（白金）、Zr（ジルコニウム）、Ir（イリジウム）、W（タングステン）、Mo（モリブデン）、Nb（ニオブ）などの非磁性元素を添加して、磁気特性、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
【０１６１】
低仕事関数材料として、仕事関数が低いことが必要とされる。さらに、スピン注入効率を下げないことが求められる。我々は、そのような要求を満たす材料の探索を行なった結果、Mg（マグネシウム）、Sc（スカンジウム）、Ca（カルシウム）、K（カリウム）の各種材料が最適であることを見出した。
【０１６２】
低仕事関数材料は、上述の元素Mg（マグネシウム）、Sc（スカンジウム）、Ca（カルシウム）、K（カリウム）を主な成分とする低仕事関数の合金としてもよい。低仕事関数の合金を用いる場合には、合金の原子数比での成分において、上述の元素、Mg（マグネシウム）、Sc（スカンジウム）、Ca（カルシウム）、K（カリウム）の合計を５０％以上とするのが好ましい。
【０１６３】
低仕事関数材料の厚さは、低仕事関数の値を得るために、0.2nm以上、さらに好ましくは、0.25nm以上とするのがよい。また、低仕事関数材料の厚さは、スピン偏極電子のスピンを拡散させないために、5nm以下、さらに高いスピン注入効率を得るためには、2nm以下にするのが好ましい。
【０１６４】
(3)   第３実施例  
第３実施例は、スピンＭＯＳＦＥＴに関し、ｐ型半導体上に、トンネルバリア、非磁性の低仕事関数材料、強磁性体、Ptを形成する。
【０１６５】
以下に、その形成方法を述べる。
【０１６６】
まず、多結晶シリコン（ゲート）／二酸化シリコン（ゲート酸化膜）／ｎ型ドープシリコン（ｎチャネル）が形成されているシリコン基板を用意し、強磁性体を形成する領域にB（ボロン）を1017atoms/cm2ドープさせ、ｐ型シリコン（ｐ−Ｓｉ）を形成する。
【０１６７】
また、高真空チャンバーを使用し、スパッタにより、ｐ型シリコン上に、Mg(0.7nm)/MgO(0.45nm)/Mg(1nm)/強磁性体 (CoFe)50Pt50(1nm)/CoFeB(3nm)を連続して成膜する。強磁性体上には、キャップ層としてRu（ルテニウム）を成膜する。
【０１６８】
ＭＴＪ構造の場合は、強磁性体CoFeB(3nm)上に、Mg(0.7nm)/MgO(0.45nm)/Mg(1nm)/CoFeB(3nm)/Ru(0.9nm)/CoFe(4nm)/IrMn(10nm)/Ruを成膜する。
【０１６９】
スピンＭＯＳＦＥＴの全体構造は、第２実施の形態と同様の方法により作製する。  
但し、イオンミリングによるエッチングについては、CoFe及び(CoFe)50Pt50を続けてエッチングする。
【０１７０】
このようにして形成されたスピンＭＯＳＦＥＴでは、ゲート電圧を印加した場合に、半導体を通してスピン注入が行われることを確認した。
【０１７１】
また、オン時の半導体を介したスピン依存伝導を観測した結果、界面抵抗RAは、２３２Ω・μｍ２で、磁気抵抗変化率（MR比）は、８９％であった。
【０１７２】
第３実施例においても、低い抵抗値RAで高いMR比を実現できる。
【０１７３】
尚、第２実施例と同様に、各種の半導体材料、各種の強磁性体材料、各種のトンネルバリア材料を用いることができる。
【０１７４】
第３実施例では、強磁性体に、Ｐｄ（パラジウム）、Ｏｓ（オスミウム）、Ｉｒ（イリジウム）、Ｐｔ（白金）、Ａｕ（金）、Ｃ（炭素）の少なくとも１つを５０ａｔ％以下含ませ、これらと低仕事関数材料との合金層を形成することができる。
【０１７５】
この場合、強磁性材料にＣ（炭素）)を含ませた場合が、最も、MR比（９９％）を高めることができた。
【０１７６】
(4)   第４実施例  
次に、本発明の磁気抵抗効果素子を、HDD(Hard Disc Drive)読み出しヘッドとして用いられるTMRヘッドに適用した実施例を示す。
【０１７７】
図２６は、磁気ディスク装置の内部構造を示している。図２７は、TMRヘッドを搭載した磁気ヘッドアセンブリを示している。
【０１７８】
アクチュエータアーム(Actuator arm)６１は、磁気ディスク装置内の固定軸６０に固定されるための穴を有し、アクチュエータアーム６１の一端には、サスペンション(Suspension)６２が接続される。
【０１７９】
サスペンション６２の先端には、TMRヘッドを搭載したヘッドスライダ(Head slider)６３が取り付けられている。また、サスペンション６２には、データの書き込み／読み取りのためのリード線(lead line)６４が配線される。
【０１８０】
このリード線６４の一端とヘッドスライダ６３に組み込まれたTMRヘッドの電極とが電気的に接続される。
【０１８１】
リード線６４の他端は、電極パッド(Electrode pad)６５に接続される。
【０１８２】
磁気ディスク(Magnetic disc)６６は、スピンドル(Spindle)６７に装着され、駆動制御部からの制御信号により、モータ駆動される。
【０１８３】
ヘッドスライダ６３は、磁気ディスク６６の回転により所定量だけ浮上する。この状態で、TMRヘッドを用いてデータの記録再生を行う。
【０１８４】
アクチュエータアーム６１は、駆動コイルを保持するボビン部を有する。アクチュエータアーム６１には、リニアモータの一種であるボイスコイルモータ(Voice coil motor)６８が接続される。
【０１８５】
ボイスコイルモータ６８は、アクチュエータアーム６１のボビン部に巻き上げられた駆動コイルと、このコイルを挟み込むように対向して配置された永久磁石及び対向ヨークとからなる磁気回路を備える。
【０１８６】
アクチュエータアーム６１は、固定軸６０の上下２ヶ所に設けられるボールベアリングによって保持され、ボイスコイルモータ６８によって駆動される。
【０１８７】
上述のTMRヘッドに使用される磁気抵抗効果素子の構造例を図２８に示す。
【０１８８】
ＭＴＪ構造は、下地電極(300nm)/Ta(3nm)/CoFeB(3nm)/Mg(0.6nm)/MgO(0.35nm)/Mg(tMg nm)/CoFeB(4nm)/Ru(0.9nm)/CoFe(3nm)/IrMn(9nm)/Ta(5nm)/上部電極(300nm)である。
【０１８９】
下部電極に隣接する磁性層は、Ta(3nm)/CoFeB(3nm)に相当し、上部電極に隣接する磁性層は、CoFeB(4nm)/Ru(0.9nm)/CoFe(3nm)/IrMn(9nm)/Ta(5nm)に相当する。
【０１９０】
この磁気抵抗効果素子の特性は図２９に示すようになる。  
横軸に、低仕事関数材料Mg topの厚さtMgをとり、縦軸に、MR比（左目盛り）及び素子抵抗RA（右目盛り）をとる。
【０１９１】
低仕事関数材料Mg topの厚さtMgが、0nm、0.5nm、0.8nm、1.0nmである場合のそれぞれについて、磁場中アニール(350℃、１hour)後のMR比と素子抵抗RAとを求めたところ、同図に示すような結果が得られた。
【０１９２】
この結果から明らかなように、本発明に係わる低仕事関数材料Mg topが存在することにより、それが存在しない場合に比べて、素子抵抗（トンネルバリア）の低抵抗化及びMR比の向上を同時に図ることができる。
【０１９３】
この結果は、磁気ヘッドの特性としては非常に好ましい。
【０１９４】
尚、第１実施例と同様に、未酸化のMgが存在しているのを確かめるため、アニール後にXPS実験を行ったところ、図３０に示すように、低仕事関数材料Mg topの厚さtMgが0.5nm以上の全てのサンプルにおいて、未酸化のMgが観測された。
【０１９５】
ところで、低仕事関数材料Mg topに代えて、K, Ca, Scを用いた場合についても、同様の実験を行ったところ、ほぼ同様の結果を得ることができた。
【０１９６】
また、バリア耐圧を測定したところ、1.5Vまで破壊は見られず、信頼性が劣化していないことも確認された。
【０１９７】
ここでは、トンネルバリア材料としてMgOを用いたが、他のトンネルバリア材料、例えば、Al2O3（酸化アルミニウム）、SiO2（酸化シリコン）、AlN（窒化アルミニウム）、Bi2O3（酸化ビスマス）、MgF2（フッ化マグネシウム）、CaF2（フッ化カルシウム）、SrTiO3（チタン酸ストロンチウム）、LaAlO3（ランタンアルミネート）、Al-N-O（酸化窒化アルミニウム）、HfO（酸化ハフニウム）などを用いた場合にも、低抵抗化とMR比の向上の効果が確認できた。
【０１９８】
以上のように、本発明によれば、低抵抗化とMR比の向上とを同時に実現できるため、磁気ヘッドの特性を向上できる。
【０１９９】
(5)   比較例  
図３１は、比較例に係わる磁気抵抗効果素子を示している。
【０２００】
ＭＴＪ構造は、下地電極(300nm)/Ta(5nm)/CoFeB(3nm) /Gd(tGd bottom nm)/MgO(0.5nm) /Gd(tGd top nm)/CoFeB(4nm)/Ru(0.9nm)/CoFe(3nm)/IrMn(10nm)/Ta(5nm)/上部電極(300nm)である。
【０２０１】
下部電極に隣接する磁性層は、Ta(5nm)/CoFeB(3nm)に相当し、上部電極に隣接する磁性層は、CoFeB(4nm)/Ru(0.9nm)/CoFe(3nm)/IrMn(10nm)/Ta(5nm)に相当する。
【０２０２】
図３２は、図３１の磁気抵抗効果素子の特性を示している。  
横軸に、低仕事関数材料Gdの厚さtGd bottom, tGd topをとり、縦軸に、MR比（左目盛り）及び素子抵抗RA（右目盛り）をとる。
【０２０３】
低仕事関数材料Gdの厚さtGd bottom, tGd topが、0nm、0.3nm、0.5nm、0.8nmである場合のそれぞれについて、磁場中アニール(350℃、１hour)後のMR比と素子抵抗RAとを求めたところ、同図に示すような結果が得られた。
【０２０４】
この結果から明らかなように、低仕事関数材料としてGdを用いた場合には、トンネルバリアの直上にGdが存在している場合（MR比：黒丸、RA：白丸）には、素子抵抗値に大きな変化がないと共に、MR比が小さくなる。また、トンネルバリアの直下にGdが存在している場合（MR比：黒四角、RA：白四角）には、素子抵抗値が高くなると共に、MR比も小さくなる。
【０２０５】
図３３は、低仕事関数材料として、Erを用いた場合の比較例である。
【０２０６】
ＭＴＪ構造は、Gdの場合と同じ（図３１）ものとする。
【０２０７】
横軸に、低仕事関数材料Erの厚さtEr bottom, tEr topをとり、縦軸に、MR比（左目盛り）及び素子抵抗RA（右目盛り）をとる。
【０２０８】
低仕事関数材料Erの厚さtEr bottom, tEr topが、0nm、0.3nm、0.5nm、0.8nmである場合のそれぞれについて、磁場中アニール(350℃、１hour)後のMR比と素子抵抗RAとを求めたところ、同図に示すような結果が得られた。
【０２０９】
この結果から明らかなように、低仕事関数材料としてErを用いた場合には、トンネルバリアの直上にErが存在している場合（MR比：黒丸、RA：白丸）には、素子抵抗値に大きな変化がないと共に、MR比が小さくなる。また、トンネルバリアの直下にErが存在している場合（MR比：黒四角、RA：白四角）には、素子抵抗値が高くなると共に、MR比も小さくなる。
【０２１０】
図３４は、比較例に係わる磁気抵抗効果素子を示している。
【０２１１】
ＭＴＪ構造は、下地電極(300nm)/Ta(5nm)/CoFeB(3nm) /Mg(tMg bottom nm)/MgO(0.5nm) /CoFeB(4nm)/Ru(0.9nm)/CoFe(3nm)/IrMn(10nm)/Ta(5nm)/上部電極(300nm)である。
【０２１２】
下部電極に隣接する磁性層は、Ta(5nm)/CoFeB(3nm)に相当し、上部電極に隣接する磁性層は、CoFeB(4nm)/Ru(0.9nm)/CoFe(3nm)/IrMn(10nm)/Ta(5nm)に相当する。
【０２１３】
図３５は、図３４の磁気抵抗効果素子の特性を示している。  
横軸に、低仕事関数材料Mg bottomの厚さtMg bottomをとり、縦軸に、MR比（左目盛り）及び素子抵抗RA（右目盛り）をとる。
【０２１４】
低仕事関数材料Mg bottomの厚さtMg bottomが、0nm、0.6nm、1.0nmである場合のそれぞれについて、磁場中アニール(350℃、１hour)後のMR比と素子抵抗RAとを求めたところ、同図に示すような結果が得られた。
【０２１５】
この結果から明らかなように、トンネルバリア直下のみに低仕事関数材料Mgを配置した場合には、MR比が高くなる反面、素子抵抗値も高くなる。
【０２１６】
ここで、トンネルバリア直下にMgなどの金属を配置する従来の目的は、トンネルバリアを形成するときに既に形成されている磁性層の酸化を防止する点にある。
【０２１７】
即ち、従来の考えでは、トンネルバリア直下のMgは、トンネルバリアの形成時に全て酸化されてしまっても、磁性層の酸化は防止できるから構わないことになる。
【０２１８】
このため、トンネルバリア直下にMgを形成するときのMgの厚さは、概ね、1nm以下になっている。
【０２１９】
しかし、本発明では、トンネルバリア直下にMgを形成する主目的は、磁性層の酸化防止ではなく、素子の低抵抗化である。
【０２２０】
従って、トンネルバリア直下に低仕事関数材料Mgを配置する場合には、トンネルバリアを形成した後でも、未酸化のMgが残るように、トンネルバリア直下のMgの厚さを従来よりも厚くする。
【０２２１】
その厚さは、実験により検証したところ、トンネルバリアの厚さ0.42〜5nmに対して、1.2nm以上にするのが好ましいことが判明した。
【０２２２】
ところで、図３５のグラフでは、tMg bottomが1.2nm以上のデータを示していないが、tMg bottomが1.2nm以上のエリアでは、界面抵抗RAは、小さくなる方向に作用する。
【０２２３】
尚、トンネルバリア直下にMgを形成する場合には、当然に、磁性層の酸化防止という効果も併せて得ることができる。
【０２２４】
(6)   まとめ  
本発明に係わるＭＴＪ構造では、磁性体／トンネルバリア（ショットキーバリア）／半導体（磁性体）の積層構造の抵抗値が低くなり、スピン移動度が向上すると共に、バリア耐圧も向上し、半導体へのスピン注入効率が上がる、という効果を奏する。
【０２２５】
さらに、本発明に係わるスピンＭＯＳＦＥＴでは、強磁性体の偏極スピンが、非磁性体及びトンネルバリアを通して半導体に注入されることにより、高いスピン注入効率を得ることができる。
【０２２６】
本発明の効果は、磁気抵抗効果型ヘッドでも得られる。
【０２２７】
４．  むすび  
本発明によれば、スピンＦＥＴ及び磁気抵抗効果素子の低抵抗化とMR比の向上とを同時に実現できる。
【０２２８】
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０２２９】
【図１】スピンＦＥＴの基本構造を示す断面図。
【図２】スピンＦＥＴの基本構造を示す断面図。
【図３】ジャンクションＦＥＴの基本構造を示す断面図。
【図４】ＭＥＳＦＥＴの基本構造を示す断面図。
【図５】磁気抵抗効果素子の基本構造を示す断面図。
【図６】スピンＦＥＴの基本構造を示す断面図。
【図７】スピンＦＥＴの基本構造を示す断面図。
【図８】ジャンクションＦＥＴの基本構造を示す断面図。
【図９】ＭＥＳＦＥＴの基本構造を示す断面図。
【図１０】ソース・ドレイン部の構造を示す断面図。
【図１１】バンド構造を示すエネルギー状態図。
【図１２】バンド構造を示すエネルギー状態図。
【図１３】応用例としてのスピンＦＥＴを示す断面図。
【図１４】応用例としてのスピンＦＥＴを示す断面図。
【図１５】応用例としてのスピンＦＥＴを示す断面図。
【図１６】応用例としてのスピンＦＥＴを示す断面図。
【図１７】応用例としての磁気抵抗効果素子を示す断面図。
【図１８】第１実施例のＭＴＪ構造を示す断面図。
【図１９】素子特性を示す図。
【図２０】アニール後のＭＴＪ構造を示す断面図。
【図２１】素子特性を示す図。
【図２２】素子特性を示す図。
【図２３】第２実施例のスピンＦＥＴを示す断面図。
【図２４】素子特性を示す図。
【図２５】アニール後のスピンＦＥＴを示す断面図。
【図２６】第４実施例の磁気ディスク装置を示す斜視図。
【図２７】磁気ヘッドアセンブリを示す斜視図。
【図２８】磁気ヘッドに使用するＭＴＪ構造を示す断面図。
【図２９】素子特性を示す図。
【図３０】アニール後のＭＴＪ構造を示す断面図。
【図３１】比較例としてのＭＴＪ構造を示す断面図。
【図３２】素子特性を示す図。
【図３３】素子特性を示す図。
【図３４】比較例としてのＭＴＪ構造を示す断面図。
【図３５】素子特性を示す図。
【符号の説明】
【０２３０】
１１，２１，３１，５１：  半導体基板、  １２，２４，３３，４２，５２：  トンネルバリア、  １３，２５，３４，４３，５３：  低仕事関数材料、  １４，２６，３５，４４，５４：  強磁性体、  １５，５５：  ゲート絶縁膜、  １６，２７，３６，５６：  ゲート電極、  ２２：  不純物領域、  ２３：  ゲート拡散層、  ３２：  半導体層、  ４１：  半導体、  ５８：  素子分離絶縁層、  ６１：  アクチュエータアーム、  ６２：  サスペンション、  ６３:  ヘッドスライダ、  ６４：  リード線、  ６５：  電極パッド、  ６６：  磁気ディスク、  ６７：  スピンドル、  ６８：  ボイスコイルモータ。
【図１】
0004996390.tif 000002
【図２】
0004996390.tif 000003
【図３】
0004996390.tif 000004
【図４】
0004996390.tif 000005
【図５】
0004996390.tif 000006
【図６】
0004996390.tif 000007
【図７】
0004996390.tif 000008
【図８】
0004996390.tif 000009
【図９】
0004996390.tif 000010
【図１０】
0004996390.tif 000011
【図１１】
0004996390.tif 000012
【図１２】
0004996390.tif 000013
【図１３】
0004996390.tif 000014
【図１４】
0004996390.tif 000015
【図１５】
0004996390.tif 000016
【図１６】
0004996390.tif 000017
【図１７】
0004996390.tif 000018
【図１８】
0004996390.tif 000019
【図１９】
0004996390.tif 000020
【図２０】
0004996390.tif 000021
【図２１】
0004996390.tif 000022
【図２２】
0004996390.tif 000023
【図２３】
0004996390.tif 000024
【図２４】
0004996390.tif 000025
【図２５】
0004996390.tif 000026
【図２６】
0004996390.tif 000027
【図２７】
0004996390.tif 000028
【図２８】
0004996390.tif 000029
【図２９】
0004996390.tif 000030
【図３０】
0004996390.tif 000031
【図３１】
0004996390.tif 000032
【図３２】
0004996390.tif 000033
【図３３】
0004996390.tif 000034
【図３４】
0004996390.tif 000035
【図３５】
0004996390.tif 000036