(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられたスパイラル状のコイルと、
前記コイルの内側に設けられ、前記コイルの表面の光の反射率より高い光の反射率を有し、複数に分割された導電性パターンと、
前記基板上に下部電極と前記下部電極上に形成された誘電体層と前記誘電体層上に形成された上部電極とを含み、前記コイルと電気的に接続されたキャパシタと、
を具備し、
前記導電性パターンは、前記下部電極と同じ材料から形成され、前記コイルはめっき層から形成されることを特徴とする電子部品。
【請求項２】
前記コイルは、縦方向に離間して設けられ互いに電気的に接続された複数のコイルであることを特徴とする請求項１記載の電子部品。
【請求項３】
前記複数に分割された導電性パターンは、位置確認用マーカであることを特徴とする請求項１または２記載の電子部品。
【請求項４】
前記複数に分割された導電性パターンは、画像認識用パターンであることを特徴とする請求項１または２記載の電子部品。
【請求項５】
前記複数の分割された導電性パターンそれぞれの形状は、円形、方形、三角形、菱形および楕円形のいずれかであることを特徴とする請求項１から４のいずれか一項記載の電子部品。
【請求項６】
基板と、
前記基板上に設けられたスパイラル状のコイルと、
前記コイルの外周から前記コイルの半径の距離以内に設けられ、前記コイルの表面の光の反射率より高い光の反射率を有し、複数に分割された位置確認用マーカである導電性パターンと、
前記基板上に下部電極と前記下部電極上に形成された誘電体層と前記誘電体層上に形成された上部電極とを含み、前記コイルと電気的に接続されたキャパシタと、
を具備し、
前記導電性パターンは画像認識用パターンであり、
前記導電性パターンは、前記下部電極と同じ材料から形成され、前記コイルはめっき層から形成されることを特徴とする電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品に関し、導電性パターンを有する電子部品に関する。
【背景技術】
【０００２】
位相整合等を行う場合、インダクタやキャパシタが用いられる。例えば、携帯電話やワイヤレスＬＡＮ（Local Area Network)等のＲＦ（Radio frequency)システムにおいては、小型化、低コスト化、高性能化の要求がある。この要求を満たすため、基板上にインダクタやキャパシタ等の受動素子を集積化した集積型受動素子等の電子部品が用いられる。
【０００３】
集積型受動素子をパッケージまたはモジュール基板に実装する場合、高性能化のためフェースダウン実装を行うことが有効である。集積化受動素子をフェースダウン実装するためには、まず、集積化受動素子の外部に接続するためのパッド上に、金等のスタッドバンプ、めっきバンプ、または、半田ボールを形成する。スタットバンプはワイヤボンダを用い形成され、半田ボールはボールマウンタを用い形成される。次に、フリップチップボンダを用い、集積化受動素子をパッケージまたはモジュール基板に実装する。
【０００４】
特許文献１には、基板上にスパイラル状のコイルをインダクタとして用いた集積電子部品が開示されている。特許文献２および特許文献３には、スパイラル状の複数のコイルが縦方向に離間して設けられたインダクタが開示されている。
【特許文献１】特開２００６−１５７７３８号公報
【特許文献２】特開２００７−６７２３６号公報
【特許文献３】米国特許第６５１８１６５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ワイヤボンダ、ボールマウンタまたはフリップチップボンダ等のボンダを使用する際は、位置確認用マーカを、予め集積化受動素子内に形成する。ボンディングの際は、位置確認用マーカを基準に、スタッドバンプや半田ボールの形成またはフリップチップ実装を行う。ボンダにおいて、位置確認用マーカの認識は画像認識によって行われる。このため、位置確認用マーカの大きさやコントラストはボンダが画像認識できる程度であることが求められる。したがって、位置確認用マーカは一定以上の大きさで、かつ光の反射率の大きな導電性パターンとすることが求められる。一方、導電性である位置確認用マーカが大きくなると、コイルからの誘導電流が位置確認用マーカに生じて渦電流損が発生しインダクタ特性に影響を及ぼしてしまう。
【０００６】
本発明は、上記課題に鑑みなされたものであり、導電性パターンを有する電子部品において、導電性パターンの画像認識が可能で、導電性パターンのインダクタ特性への影響を抑制することを可能とすることを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、基板と、前記基板上に設けられたスパイラル状のコイルと、前記コイルの内側に設けられ、前記コイルの表面の光の反射率より高い光の反射率を有し、複数に分割された導電性パターンと、前記基板上に下部電極と前記下部電極上に形成された誘電体層と前記誘電体層上に形成された上部電極とを含み、前記コイルと電気的に接続されたキャパシタと、を具備し、前記導電性パターンは、前記下部電極と同じ材料から形成され、前記コイルはめっき層から形成されることを特徴とする電子部品である。本発明によれば、導電性パターンの光の反射率が高いため導電性パターンの画像認識が可能であり、かつ導電性パターンが複数に分割されているため導電性パターンのインダクタ特性への影響を抑制することができる。
【０００８】
上記構成において、前記コイルは、縦方向に離間して設けられ互いに電気的に接続された複数のコイルである構成とすることがでできる。
【０００９】
上記構成において、前記複数に分割された導電性パターンは、位置確認用マーカである構成とすることができる。また、上記構成において、前記複数に分割された導電性パターンは、画像認識用パターンである構成とすることができる。さらに、上記構成において、前記複数の分割された導電性パターンそれぞれの形状は、円形、方形、三角形、菱形および楕円形のいずれかである構成とすることができる。
【００１２】
本発明は、基板と、前記基板上に設けられたスパイラル状のコイルと、前記コイルの外周から前記コイルの半径の距離以内に設けられ、前記コイルの表面の光の反射率より高い光の反射率を有し、複数に分割された位置確認用マーカである導電性パターンと、前記基板上に下部電極と前記下部電極上に形成された誘電体層と前記誘電体層上に形成された上部電極とを含み、前記コイルと電気的に接続されたキャパシタと、を具備し、前記導電性パターンは画像認識用パターンであり、前記導電性パターンは、前記下部電極と同じ材料から形成され、前記コイルはめっき層から形成されることを特徴とする電子部品である。
【発明の効果】
【００１３】
本発明によれば、導電性パターンの光の反射率が高いため導電性パターンの画像認識が可能であり、かつ導電性パターンが複数に分割されているため導電性パターンのインダクタ特性への影響を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照に、本発明の実施例について説明する。
【実施例１】
【００１５】
大きな位置確認用マーカは、集積化受動素子のチップ面積削減の障害となる。そこで、インダクタのコイル内に位置確認用マーカを配置することが考えられる。しかしながら、インダクタコイル内に位置確認用マーカを配置するとインダクタのインダクタンスおよびＱ値（先鋭度）が低下することがわかった。以下に、この課題を解決するために行った実験および実施例１について説明する。
【００１６】
図１から図４は試作したインダクタ素子の平面図である。図１は比較例１に係るインダクタ素子、図２は実施例１に係るインダクタ素子、図３は実施例１の変形例に係るインダクタ素子、図４は比較例２に係るインダクタ素子を示している。図１から図４において、インダクタ素子は全て同じ構成である。図１を参照に、作製したインダクタ素子の構成を説明する。インダクタ素子はガラス基板２５上に設けられたインダクタ３０とパッド４０および４２を有している。インダクタ３０は円形スパイラル状の第１コイル１０と第２コイルとを有している。基板２５上にスパイラル状の第１コイル１０、第１コイル１０上にスパイラル状の第２コイル２０が離間して設けられ、第１コイル１０と第２コイル２０との間は空隙となっている。すなわち大気が充満している。第１コイル１０および第２コイル２０はほぼ重なるように設けられている。第１コイル１０は、最外周においてパッド４０に接続され１周のスパイラルである。第２コイル２０は、最外周においてパッド４２に接続され１．５周のスパイラルである。第１コイル１０と第２コイル２０とは、最内周において接続部１５で接続されている。インダクタ３０の外径Ｄは４８０μｍ、内径ｄは３００μｍ、線幅Ｌは４０μｍ、線間隔Ｓは１０μｍである。
【００１７】
図２を参照に、実施例１に係るインダクタ素子においては、インダクタ３０の内径内に位置確認用マーカとして導電性パターン５０ａが設けられている。導電性パターン５０ａは、一辺Ｌ１が１５μｍの正方形パターンが３６個と、辺Ｌ１および辺Ｌ２がそれぞれ１５μｍおよび３０μｍの長方形パターンが８個と、最小幅Ｌ１および最大幅Ｌ３がそれぞれ１５μｍおよび７０μｍで中央に設けられた十字パターンとを有している。正方形パターンと長方形パターンとの間隔は５μｍであり、導電性パターン５０ａの外辺Ｌ４は１５０μｍである。
【００１８】
図３を参照に、実施例１の変形例に係るインダクタ素子においては、インダクタ３０の内径内に位置確認用マーカとして導電性パターン５０ｂが設けられている。導電性パターン５０ｂは、一辺Ｌ５が６５μｍの正方形パターンが４個と、最小幅Ｌ７および最大幅Ｌ６がそれぞれ２５μｍおよび７５μｍで中央に設けられた十字パターンとを有している。正方形パターン同士の間隔は５０μｍであり、導電性パターン５０ｂの外辺Ｌ８は１８０μｍである。
【００１９】
図４を参照に、実施例１に係るインダクタ素子においては、インダクタ３０の内径内に位置確認用マーカとして導電性パターン５０ｃが設けられている。導電性パターン５０ｃは、一辺Ｌ８が１８０μｍの正方形パターンである。第１コイル１０および第２コイル２０は、めっき法を用い形成された膜厚が約１０μｍの銅からなる。一方、導電性パターン５０ａから５０ｃは、スパッタ法を用い形成された下から順にチタン（２０ｎｍ）／金（１０００ｎｍ）からなる。第１コイル１０および第２コイル２０はめっき法を用い形成されているため、表面に形成される凹凸が大きく、光の反射率は小さい。一方、導電性パターン５０ａから５０ｃはスパッタ法を用い形成され、かつ表面が金のため、表面の光の反射率が大きい。
【００２０】
図５は作製した各種類（比較例１、実施例１、実施例１の変形例および比較例２）のインダクタ素子のＱ値を測定した結果を示す図であり、図６は作製した各種類のインダクタ素子のインダクタンス値を測定した結果を示す図である。図５および図６において、各種類のインダクタ素子について図示された複数のドットは、１つの種類につき測定した複数のインダクタ素子の結果である。
【００２１】
図５を参照に、Ｑ値は、比較例１が最も大きく、比較例２が最も小さい。実施例１およびその変形例は、比較例１および比較例２の間の値となる。図６を参照に、インダクタンス値は、比較例１が最も大きく、比較例２が最も小さい。実施例１およびその変形例は比較例１とほとんど同じインダクタンス値である。
【００２２】
比較例１に係るインダクタ素子は、インダクタ３０内に導電性パターンが設けられておらず、本来のＱ値およびインダクタンス値を有している。これに対し比較例２に係るインダクタンス素子は、インダクタ３０内に導電性パターンを設けることにより、Ｑ値およびインダクタンス値が小さくなっている。これは、インダクタ３０内に導電性パターン５０ｃを配置したことに起因し、渦電流損が生じたためである。実施例１およびその変形例においては、導電性パターン５０ａおよび５０ｂが分割されている。このため、導電性パターン５０ａおよび５０ｂに生じる渦電流が抑制され、インダクタ３０のＱ値およびインダクタンス値が比較例２に対し向上する。
【００２３】
実施例１によれば、導電性パターン５０ａまたは５０ｂが第１コイル１０および第２コイル２０の内側に設けられていることにより、導電性パターン５０ａまたは５０ｂを配置するチップ面積を削減することができる。また、導電性パターン５０ａまたは５０ｂが複数に分割されていることにより、図５および図６に示したように導電性パターン５０ａまたは５０ｂのインダクタ特性への影響を抑制することができる。さらに、導電性パターン５０ａまたは５０ｂの光の反射率が、第１コイル１０および第２コイル２０の光の反射率より高いことにより、導電性パターン５０ａまたは５０ｂを一体として位置確認用マーカとして使用することができる。ワイヤボンダ、ボールマウンタまたはフリップチップボンダ等のボンダを使用する際の位置の認識は、光学顕微鏡を用い行われる。このため、パターンの光の反射率が高いと分割されたパターンは一体として認識される。よって、導電性パターン５０ａおよび５０ｂを一体として画像認識用パターンとして用いることができる。
【実施例２】
【００２４】
実施例２は、インダクタとキャパシタとを用いた集積化受動素子の例である。図７は実施例２に係る集積化受動素子の上面図である。図７を参照に、基板１０２上に、第１コイル１１１および第２コイル１１２からなるインダクタ１１０並びに第１コイル１２１および第２コイル１２２からなるインダクタ１２０が形成されている。インダクタ１１０の第１コイル１１１および第２コイル１１２の内端は接続部１６５により互いに接続され、第１コイル１１１は外端で配線１５１に接続され、第２コイル１１２は外端で接続部１６０を介し配線１５２に接続されている。インダクタ１２０の第１コイル１２１および第２コイル１２２の内端は接続部１７５により互いに接続され、第１コイル１２１は外端で配線１５３に接続され、第２コイル１２２は外端で接続部１７０を介し配線１５４に接続されている。配線１５１から１５４は基板１０２上に形成され、それぞれパッド１３１から１３４に接続されている。パッド１３２と１３３とは配線１５７で接続されている。パッド１３１と１３４の間には、下部電極１４１、誘電体層１４２および上部電極１４３からなるキャパシタ１４０が接続されている。上部電極１４３と配線１５１とは上部の配線１５６で接続されている。パッド１３１を入力、パッド１３４を出力、パッド１３２および１３３を接地することにより、集積化受動素子は、パッド１３１と１３４間にπ型Ｌ−Ｃ−Ｌ回路を構成する。インダクタ１１０の外径Ｄ１は３５０μｍ、内径ｄ１は２００μｍ、インダクタ１２０の外径Ｄ２は４００μｍ、内径ｄ２は１９０μｍである。第１コイル１１１および１２１並びに第２コイル１１２および１２２の線幅は１５μｍ、線間隔は１５μｍである。
【００２５】
図７を参照に、第２コイル１１２および１２２の内側にそれぞれ導電性パターン５０が配置されている。導電性パターン５０は、一辺Ｌ９が１０μｍの正方形パターンが２１個からなり、外径は１１５μｍである。正方形パターンの間隔Ｓ９は１０μｍである。
【００２６】
実施例２に係る集積化受動素子を複数作製したところ、インダクタ１１０および１２０のインダクタンス値はそれぞれ設計値と±５％以内の精度で一致し、かつ高いＱ値を得ることができた。また、導電性パターン５０を用いスタッドバンプの形成およびフェースダウン実装を問題なく行うことができた。これにより、導電性パターン５０は画像認識用パターンとして用いることができることを確認した。
【実施例３】
【００２７】
実施例３は導電性パターンの例である。図８（ａ）のように、導電性パターン５０ｄは、複数の正方形パターンが配列したパターンでもよい。また、図８（ｂ）のように、導電性パターン５０ｅは、複数の菱形パターンが配列したパターンでもよい。図８（ｃ）のように、導電性パターン５０ｆは楕円形パターンが配列したパターンでもよい。図９（ａ）のように、導電性パターン５０ｇは複数の三角形パターンが配列したパターンでもよい。図９（ｂ）のように、導電性パターン５０ｈは分割されたパターンが２重に配列された形状でもよい。図９（ｃ）のように、導電性パターン５０ｉは、分割されたパターンが２列に配列されたパターンでもよい。図９（ｄ）のように、導電性パターン５０ｊは、分割されたパターンが十字状に配置されたパターンでもよい。以上のように、導電性パターンは、ボンダ等に画像認識可能なパターンであれば、いずれのパターンでもよい。画像認識に用いる光は一般的には可視光であるが、赤外光等の可視光以外の光でもよい。
【実施例４】
【００２８】
実施例４は、基板上にインダクタおよびキャパシタを形成する製造方法の例である。図１０（ａ）を参照に、基板１０２上に、ＭＩＭ（Metal Insulator Metal)キャパシタの下部電極１４１、導電性パターン５０およびパッドの下部層として金属層１８０をスパッタ法または蒸着法を用い形成する。基板１０２は、石英（合成石英を含む）、ガラス（パイレックス（登録商標）、テンパックス、アルミノシリケート、ホウケイ酸ガラスなど）、セラミック基板等の絶縁基板または高抵抗シリコン基板、ＬｉＮｂＯ３基板、ＬｉＴａＯ３基板等を用いることができる。金属層１８０は比較的抵抗が低いＡｌ、Ａｕ又はＣｕを主材料として用いることが好ましい。金属層１８０は多層構成でもよい。例えば、基板１０２側から順にＴｉ／Ａｕ／Ｎｉ／Ａｕ（２０ｎｍ／５００ｎｍ／２０ｎｍ／５００ｎｍ）の４層構成、またはＴｉ／Ａｕ／Ｔｉ（２０ｎｍ／１０００ｎｍ／２０ｎｍ）若しくはＴｉ／Ｃｕ／Ｔｉ（２０ｎｍ／１０００ｎｍ／２０ｎｍ）の３層構成とすることができる。
【００２９】
図１０（ｂ）を参照に、下部電極１４１上に誘電体層１４２をスパッタ法やＰＥＣＶＤ（Plasma enhanced chemical vapor deposition）法を用い形成する。誘電体層１４２としては、ＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3、Ｔａ2Ｏ5等を用いることができる。例えば、誘電体層１４２は、厚さが１９５ｎｍのＰＥＣＶＤ法を用い形成したＳｉＯ2膜である。図１０（ｃ）を参照に、電気メッキ用の種層１８２を形成する。種層１８２の材料として、後に電気めっきを行う材料と同じものが望ましく、例えばＴｉ／Ｃｕ（２０ｎｍ／５００ｎｍ）をスパッタ法を用い形成する。
【００３０】
図１０（ｄ）を参照に、種層１８２上にめっきを行う開口部を有するフォトレジス２００を形成する。開口部内に電解めっきを行い、例えば膜厚が１０μｍのＣｕからなるめっき層１８４を形成する。
【００３１】
図１１（ａ）を参照に、フォトレジスト２００を除去する。めっき層１８４をマスクに種層１８２を除去する。めっき層１８４および種層１８２により、インダクタ１１０、キャパシタの上部電極１４３、パッド部等が形成される。下部電極１４１、誘電体層１４２および上部電極１４３によりキャパシタ１４０が形成される。めっき層１８４を覆うように上面が平坦な厚膜誘電体層１９０を形成する。厚膜誘電体層１９０としては、ポリイミド、ＢＣＢ（Benzocyclobutene）等を用いることができる。厚膜誘電体層１９０のパッドとなるべき領域等の所定領域を除去する。
【００３２】
図１１（ｂ）を参照に、厚膜誘電体層１９０上に種層１８２と同じ膜厚の種層１８６を形成する。種層１８６上に開口部を有するフォトレジスト２０２を形成する。開口部内に電解めっきを行い、例えば膜厚が１０μｍのＣｕからなるめっき層１８８を形成する。めっき層１８８上にＮｉ／Ａｕからなる表面層１８９を形成する。
【００３３】
図１１（ｃ）を参照に、フォトレジスト２０２を除去する。表面層１８９をマスクに種層１８６を除去する。種層１８６、めっき層１８８および表面層１８９により、パッド１３１および１３３並びに上部配線１９２が形成される。以上により、実施例４に係る集積化受動素子が完成する。実施例４に係る集積化受動素子において、インダクタ１１０は、特許文献１と同様にスパイラル状のコイルが１層で形成されている。このように、インダクタ１１０はスパイラル状のコイルが１層でもよい。また、実施例１および実施例２のように、インダクタは、縦方向に離間して設けられ互いに電気的に接続された複数のコイルでもよい。
【００３４】
実施例４によれば、図１０（ａ）のように、導電性パターン５０は、基板１０２上に形成されたキャパシタ１４０の下部電極１４１と同時に形成されている。つまり、導電性パターン５０は、下部電極１４１と同じ材料からなる。これにより、製造工程を簡略化することができる。また、導電性パターン５０の光の反射率を高くするためは、導電性パターン５０の上面が平坦であることが好ましい。よって、導電性パターン５０をスパッタ法または蒸着法を用い形成することが好ましい。
【００３５】
実施例１および実施例２に係るインダクタ素子の製造は、特許文献１に記載された方法で製造することができる。この場合も実施例４のように、キャパシタの下部電極と同時に導電性パターンを形成することができる。
【実施例５】
【００３６】
実施例５は導電性パターンがコイルの外にある例である。図１２は実施例５に係るインダクタ素子の平面図である。図１２を参照に、実施例１の図２と比較して、導電性パターン５０ａがインダクタ３０の外側に設けられている。導電性パターン５０ａは、インダクタ３０の外周からインダクタ３０の半径Ｄ／２外側の円１１(径が２Ｄの円）の内側に形成されている。インダクタ３０の磁場はインダクタ３０の外側にも発生している。インダクタ３０の外側の磁場はインダクタ３０の半径程度の距離まで及ぶ。よって、導電性パターン５０ａがインダクタ３０（つまり第１コイル１０および第２コイル２０）の外周からインダクタ３０の半分の距離以内に設けられる場合にも、導電性パターンを分割することが有効である。これにより、インダクタ３０のＱ値およびインダクタンス値の低下を抑制することができる。
【００３７】
実施例１から実施例５において、導電性パターンの材料は、基板との密着性の高い高融点材料、例えばＴｉ、Ｃｒ、Ｎｉ、Ｍｏ、Ｔａ、Ｗ等と、高周波抵抗の低いＡｕ、Ｃｕ、Ａｌ、Ａｇ等とを積層した膜が好ましい。特に、Ｔｉ／Ａｕ／Ｔｉ、Ｔｉ／Ｃｕ／Ｔｉ、ＣｒまたはＮｉ／ＡｕまたはＣｕを用いることが好ましい。これにより、導電性パターンの高周波抵抗を低減でき、基板との密着性を向上させることができる。さらに、導電性パターンとキャパシタの下部電極とを同じ材料で形成した場合、下部電極とキャパシタの誘電体層との密着性を高めることができる。
【００３８】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００３９】
【図１】図１は比較例１に係るインダクタ素子の上面図である。
【図２】図２は実施例１に係るインダクタ素子の上面図である。
【図３】図３は実施例１の変形例に係るインダクタ素子の上面図である。
【図４】図４は比較例２に係るインダクタ素子の上面図である。
【図５】図５は各種類のインダクタ素子のＱ値を示す図である。
【図６】図６は各種類のインダクタ素子のインダクタンス値を示す図である。
【図７】図７は実施例２に係る集積化受動素子の上面図である。
【図８】図８（ａ）から図８（ｃ）は、実施例３の導電性パターンを示す図（その１）である。
【図９】図９（ａ）から図９（ｄ）は、実施例３の導電性パターンを示す図（その２）である。
【図１０】図１０（ａ）から図１０（ｄ）は実施例４に係る集積化受動素子の製造工程を示す図（その１）である。
【図１１】図１１（ａ）から図１１（ｃ）は実施例４に係る集積化受動素子の製造工程を示す図（その２）である。
【図１２】図１２は実施例５に係るインダクタ素子の上面図である。
【符号の説明】
【００４０】
１０        第１コイル
２０        第２コイル
２５        基板
３０        インダクタ
５０        導電性パターン
１４１      下部電極
【図１】
0005090117.tif 000002
【図２】
0005090117.tif 000003
【図３】
0005090117.tif 000004
【図４】
0005090117.tif 000005
【図５】
0005090117.tif 000006
【図６】
0005090117.tif 000007
【図７】
0005090117.tif 000008
【図８】
0005090117.tif 000009
【図９】
0005090117.tif 000010
【図１０】
0005090117.tif 000011
【図１１】
0005090117.tif 000012
【図１２】
0005090117.tif 000013