(57)【特許請求の範囲】
【請求項１】
到来電波を受けたアンテナから出力される高周波信号を中間周波数信号に周波数変換する受信部、この受信部により変換された中間周波数信号をデジタルのサンプル信号に変換するアナログ／デジタル変換回路、このアナログ／デジタル変換回路からのデジタルサンプル信号に対して、高速フーリエ変換（ＦＦＴ）の処理ポイント数を可変してＦＦＴ解析処理を行い、検出周波数ピーク値が最大となる処理ポイント数の周波数データを出力する第１のＦＦＴ処理回路、及びこの第１のＦＦＴ処理回路の出力である周波数データから上記到来電波の諸元を検出する第２のＦＦＴ処理回路を備え、前記第２のＦＦＴ処理回路は、前記アナログ／デジタル変換回路からのデジタルサンプル信号に対して固定の処理ポイントで高速フーリエ変換（ＦＦＴ）処理を行うＦＦＴ回路と、このＦＦＴ回路の出力と前記第１のＦＦＴ処理回路から出力される周波数データから、その周波数データ以外の周波数成分の振幅を削除するフィルタリング処理回路と、このフィルタリング処理回路からの出力から到来電波の諸元を検出するパルス諸元検出回路とを有するパルス諸元検出装置。
【請求項２】
第１のＦＦＴ処理回路は、ＦＦＴ処理ポイント数が異なる複数の回路データを記憶した記憶装置と、この記憶装置から順次ＦＦＴ処理ポイント数が異なる回路データを読み込んでＦＦＴ解析処理を行うＦＦＴ処理部と、このＦＦＴ処理部で処理した検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数を最適ポイント数として選択する結果比較回路とを有し、前記ＦＦＴ処理部は前記結果比較回路で選択された最適ポイント数の回路データを前記記憶装置から読み込んでＦＦＴ処理し、その周波数データを出力するようにした請求項１に記載のパルス諸元検出装置。
【請求項３】
第１のＦＦＴ処理回路は、ＦＦＴ処理ポイント数を可変できる処理ポイント数制御回路と、この処理ポイント数制御回路から出力される複数の異なるＦＦＴ処理ポイント数でＦＦＴ解析処理を行うＦＦＴ処理部と、このＦＦＴ処理部で処理した検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数を最適ポイント数として選択する結果比較回路とを有し、前記ＦＦＴ処理部は前記結果比較回路で選択された最適ポイント数を前記処理ポイント数制御回路から入力してＦＦＴ処理し、その周波数データを出力するようにした請求項１に記載のパルス諸元検出装置。
【請求項４】
第１のＦＦＴ処理回路は、ＦＦＴ処理ポイント数が異なる複数のＦＦＴ処理部と、これら複数のＦＦＴ処理部で処理した検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数のＦＦＴ処理部を選択する結果比較回路と、この結果比較回路で選択された前記ＦＦＴ処理部からの周波数データを出力する選択回路とを有した請求項１に記載のパルス諸元検出装置。
【請求項５】
到来電波を受けたアンテナから出力される高周波信号を中間周波数信号に周波数変換する受信部、この受信部により変換された中間周波数信号をデジタルのサンプル信号に変換するアナログ／デジタル変換回路、このアナログ／デジタル変換回路からのデジタルサンプル信号を記憶するメモリ、このメモリに記憶された受信データから予め用意したＦＦＴ処理ポイント数の異なる複数のＦＦＴ演算処理を行い、最適ポイント数を決定するプロセッサ、このプロセッサで決定された最適ポイント数により、前記アナログ／デジタル変換回路からのデジタルサンプル信号に対して高速フーリエ変換（ＦＦＴ）処理を行い、その処理結果の周波数データを出力する第１のＦＦＴ処理回路、及びこの第１のＦＦＴ処理回路の出力である周波数データから上記到来電波の諸元を検出する第２のＦＦＴ処理回路を備え、前記第２のＦＦＴ処理回路は、前記アナログ／デジタル変換回路からのデジタルサンプル信号に対して固定の処理ポイントで高速フーリエ変換（ＦＦＴ）処理を行うＦＦＴ回路と、このＦＦＴ回路の出力と前記第１のＦＦＴ処理回路から出力される周波数データから、その周波数データ以外の周波数成分の振幅を削除するフィルタリング処理回路と、このフィルタリング処理回路からの出力から到来電波の諸元を検出するパルス諸元検出回路とを有するパルス諸元検出装置。
【請求項６】
プロセッサは、予め用意した数種類のＦＦＴ処理ポイント数の演算処理を行い、検出周波数ピーク値が最大となるポイント数を最適ポイント数として決定するようにした請求項５に記載のパルス諸元検出装置。
【請求項７】
プロセッサは、予め用意した数種類のＦＦＴ処理ポイント数の演算処理を、ポイント数の多いものから少ないものへと順に処理していき、パルス検出できた時点でのポイント数を最適ポイント数として決定するようにした請求項５に記載のパルス諸元検出装置。 
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パルス状の到来電波の諸元を検出するパルス諸元検出装置に関するもので、特に受信信号を高速フーリエ変換（ＦＦＴ＝Fast Fourier Transform）処理することにより諸元を検出するパルス諸元検出装置に関するものである。
【背景技術】
【０００２】
アンテナから時系列に入力される高周波（ＲＦ＝Radio Frequency）信号の到来電波を受信して、その受信信号のパルス諸元、例えばパルス到来時刻（ＴＯＡ＝Time of Arrival）、パルス幅（ＰＷ＝Pulse Wide）、パルス振幅（ＰＡ＝Pulse Amplitude）、周波数（Ｆ＝Frequency）などを検出することにより目標識別などを行うことが知られている。
【０００３】
このようなパルス諸元を検出する手段の１つとして、周波数解析手段に高速フーリエ変換（ＦＦＴ）処理と最大エントロピー（ＭＥＭ）処理を併用したものがある。高速フーリエ変換（ＦＦＴ）処理の場合、周波数分解能はビート信号に対するサンプリング数に依存するため、サンプリング数が多いほど周波数分解能は上がるが、サンプリング数が少ないと周波数分解能は下がる。一方、最大エントロピー（ＭＥＭ）処理の場合、周波数分解能はサンプリング数に依存せず、高い分解能が得られるが、スペクトルの強度が忠実に再現されない。したがってＦＦＴ処理のスペクトルの強度の忠実性があるという利点とＭＥＭ処理の高い周波数分解能が得られるという利点を組み合わせて周波数解析を行うようにしたものである。特に、高速フーリエ変換（ＦＦＴ）処理の場合は、周波数分解能に多少問題はあるものの、複数パルスが重畳した入力波に対しては分離／識別ができる上、目標の有無および強度については忠実であるため、目標識別などの周波数解析にはよく使用されている。（特許文献１参照）
【０００４】
また、到来電波の中間周波数信号をアナログ／デジタル（Ａ／Ｄ）変換した後の信号をサンプリングして記憶し、この記憶されたサンプリング値を高速フーリエ変換（ＦＦＴ）処理して得られた周波数成分を電波諸元分析器で分析することにより、パルス幅、パルス繰返し周期、周波数などの電波諸元を測定するようにしている。（特許文献２参照）
【０００５】
【特許文献１】特開２００１−３４９９４１号公報
【特許文献２】特開平１１−２１１７６３号公報（図５、段落番号００１４）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来、ＦＦＴ処理によるパルス検出を行う際、システムが要求する検出パルスの周波数精度、分解能の都合から、ＦＦＴ処理時間（ポイント数）を所望の固定数で処理を行うケースが多い。このようにＦＦＴ処理のポイント数を固定にすると、受信信号がレベルの低い信号の場合や、パルス幅が短い信号の場合に対しては、所望の信号を正確に抽出することができず、パルス諸元検出の精度が悪くなってしまう問題があった。
例えばレベルの低い信号の場合、ＦＦＴポイント数がパルス幅に対して十分でないと、信号成分の足し込みが少ないため、ＦＦＴ処理結果のピークが小さくなってしまい、検出感度が悪くなる。
また、パルス幅に対して長すぎるＦＦＴポイント数の場合、余分な成分を多く含むようになるため、ＦＦＴ処理結果のピークが小さくなってしまい、検出感度が悪くなる。
【０００７】
この発明は、このような従来の課題を解決するため、受信信号の特性（パルス振幅、パルス幅など）に応じた最適ポイント数でのＦＦＴ処理を行い、パルス諸元検出精度を高く
することができるパルス諸元検出装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
この発明のパルス諸元検出装置は、到来電波を受けたアンテナから出力される高周波信号を中間周波数信号に周波数変換する受信部、この受信部により変換された中間周波数信号をデジタルのサンプル信号に変換するアナログ／デジタル変換回路、このアナログ／デジタル変換回路からのデジタルサンプル信号に対して、高速フーリエ変換（ＦＦＴ）の処理ポイント数を可変してＦＦＴ解析処理を行い、検出周波数ピーク値が最大となる処理ポイント数の周波数データを出力する第１のＦＦＴ処理回路、及びこの第１のＦＦＴ処理回路の出力である周波数データから上記到来電波の諸元を検出する第２のＦＦＴ処理回路を備え、第２のＦＦＴ処理回路は、アナログ／デジタル変換回路からのデジタルサンプル信号に対して固定の処理ポイントで高速フーリエ変換（ＦＦＴ）処理を行うＦＦＴ回路と、このＦＦＴ回路の出力と第１のＦＦＴ処理回路から出力される周波数データから、その周波数データ以外の周波数成分の振幅を削除するフィルタリング処理回路と、このフィルタリング処理回路からの出力から到来電波の諸元を検出するパルス諸元検出回路とを有するものである。
【０００９】
またこの発明のパルス諸元検出装置は、到来電波を受けたアンテナから出力される高周波信号を中間周波数信号に周波数変換する受信部、この受信部により変換された中間周波数信号をデジタルのサンプル信号に変換するアナログ／デジタル変換回路、このアナログ／デジタル変換回路からのデジタルサンプル信号を記憶するメモリ、このメモリに記憶された受信データから予め用意したＦＦＴ処理ポイント数の異なる複数のＦＦＴ演算処理を行い、最適ポイント数を決定するプロセッサ、このプロセッサで決定された最適ポイント数により、アナログ／デジタル変換回路からのデジタルサンプル信号に対して高速フーリエ変換（ＦＦＴ）処理を行い、その処理結果の周波数データを出力する第１のＦＦＴ処理回路、及びこの第１のＦＦＴ処理回路の出力である周波数データから上記到来電波の諸元を検出する第２のＦＦＴ処理回路を備え、第２のＦＦＴ処理回路は、アナログ／デジタル変換回路からのデジタルサンプル信号に対して固定の処理ポイントで高速フーリエ変換（ＦＦＴ）処理を行うＦＦＴ回路と、このＦＦＴ回路の出力と第１のＦＦＴ処理回路から出力される周波数データから、その周波数データ以外の周波数成分の振幅を削除するフィルタリング処理回路と、このフィルタリング処理回路からの出力から到来電波の諸元を検出するパルス諸元検出回路とを有するものである。
【発明の効果】
【００１０】
この発明によれば、ＦＦＴ処理回路における処理ポイント数を可変してＦＦＴ解析処理を行うため、受信信号の特性（パルス振幅、パルス幅など）に応じて最適ポイント数でのＦＦＴ処理が可能となり、受信信号のレベルが低い場合やパルス幅が短い場合でも、パルス検出感度、周波数分解能を向上することができ、パルス諸元検出の精度が高くなる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
以下、この発明の実施の形態１におけるパルス諸元検出装置を図に基づいて説明する。図１はこの発明の実施の形態１における基本構成図、図２は図１における第１のＦＦＴ処理回路の機能構成図、図３は図１における第２のＦＦＴ処理回路の機能構成図、図４は第１のＦＦＴ処理回路の動作説明図、図５及び図６は第２のＦＦＴ処理回路におけるパルス諸元検出の動作説明図である。
【００１２】
図１の基本構成図において、アンテナ１は到来電波の高周波（ＲＦ）信号を受信する。アンテナ１から出力されるＲＦ信号は中間周波数（ＩＦ＝Intermediate Frequency）信号へ周波数変換するミキサ２などを有した受信部３に入力される。受信部３で変換された中間周波数信号は、アナログ信号をデジタル信号に変換するアナログ／デジタル（Ａ/Ｄ）変換回路４に入力される。Ａ/Ｄ変換回路４でデジタルの信号に変換された中間周波数信号はそれぞれ高速フーリエ変換（ＦＦＴ）処理を行なうハードウェア構成の第１のＦＦＴ処理回路５と第２のＦＦＴ処理回路６に入力される。プロセッサ７は第２のＦＦＴ処理回路６で分析されたパルス諸元データ（ＴＯＡ，ＰＷ，ＰＡ，Ｗ）に基づき、目標識別を行うものである。
【００１３】
第１のＦＦＴ処理回路５は受信信号のパルス検出用のＦＦＴ処理回路で、ＦＦＴ処理を行うＦＦＴ処理ポイント数を受信した信号に適応して変更し、最適ポイント数における周波数のピーク値のデータを第２のＦＦＴ処理回路６に入力する。第２のＦＦＴ処理回路６
は、固定の処理ポイントでＦＦＴ処理を行うと共に、第１のＦＦＴ処理回路５で検出したピーク値の周波数データをもとに不要な信号を除き、その結果によりパルス諸元を検出する。なお、第１のＦＦＴ処理回路５および第２のＦＦＴ処理回路６の具体的構成については図２および図３で説明する。
【００１４】
図２は第１のＦＦＴ処理回路５の機能構成図を示すもので、Ａ/Ｄ変換後の受信信号であるデジタルのＩＦ信号を入力し、ＦＦＴ解析処理を行うＦＰＧＡ（Field Programmable
Gate array）などの再プログラム可能なＦＦＴ処理部５１と、このＦＦＴ処理部５１でＦＦＴ処理する際のＦＦＴ処理ポイント数ａ、ｂ、・・・、ｎの複数の回路データ５２ａ、５２ｂ、・・５２ｎを予め記憶したＲＯＭなどの記憶装置５２と、この記憶装置５２から順次異なるＦＦＴ処理ポイント数を読み込んでＦＦＴ処理部５１でＦＦＴ解析処理した結果の検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数を最適ポイント数として選択する結果比較回路５３とを有している。そしてＦＦＴ処理部５１は結果比較回路５３で選択された最適処理ポイント数の回路データを記憶装置５２から再度読み込んでＦＦＴ処理し、そのピーク値を検出した周波数データを出力するようにしている。
【００１５】
図３は第２のＦＦＴ処理回路６の機能構成図を示すもので、Ａ/Ｄ変換後の受信信号であるデジタルのＩＦ信号を入力し、システム要求からくる周波数精度（分解能）を確保する為の所定のポイント数（固定）でＦＦＴ処理するＦＦＴ回路６１と、このＦＦＴ回路６１の出力と第１のＦＦＴ処理回路５で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理回路６２と、ベースバンドシフト回路６３と、逆ＦＦＴ処理回路６４と、受信信号のパルス諸元（ＰＡ、ＰＷ、ＴＯＡ）を算出するパルス諸元検出回路６５とを有する。なおＦＦＴ回路６１、ベースバンドシフト回路６３、逆ＦＦＴ処理回路６４、パルス諸元検出回路６５は、高速フーリエ変換（ＦＦＴ）の処理によりパルス諸元を検出する装置として従来から知られているもので、ここでは詳細な説明は省略する。
【００１６】
次に、図１〜図３の構成によるパルス諸元検出動作を図４乃至図６に基づき説明する。まずアンテナ１で受信した高周波（ＲＦ）信号は受信部３のミキサ２により中間周波数（ＩＦ）信号へ周波数変換される。受信部３で変換された中間周波数信号は、Ａ/Ｄ変換回路４にて高速サンプリングし、デジタルサンプル信号とする。Ａ/Ｄ変換回路４によりデジタルに変換されたＩＦ信号は、第１のＦＦＴ処理回路５及び第２のＦＦＴ処理回路６に入力する。
【００１７】
第１のＦＦＴ処理回路５は、予め数種のＦＦＴ処理ポイント数を設定した回路構成のコンフィギュレーションデータを備えた記憶装置５２を有し、ＦＦＴ処理部５１はシステム動作状態で回路構成を変更できるリコンフィギュレーション機能を使って、順次処理ポイント数を変えた回路に書き換えて、ハードウェア（ＦＰＧＡ等）に反映実行してＦＦＴ演算処理する。結果比較回路５３はＦＦＴ処理部５１で処理した複数の処理ポイント数によるＦＦＴ処理結果により、受信信号に適応した最適のポイント数を判断する。具体的には、結果比較回路５３はＦＦＴ処理部５１が順次処理ポイント数を変えてＦＦＴ演算処理して結果、検出周波数ピーク値が最大となるポイント数を最適ポイント数として決定する。さらにその最適ポイント数の回路データを記憶装置５２から選択して、ＦＦＴ処理部５１はハードウェアの回路構成をリコンフィギュレーションにより最適ＦＦＴポイント数の回路に書き換え、再度ＦＦＴ処理を実行することにより、到来電波の周波数データを算出する。
【００１８】
図４は第１のＦＦＴ処理回路５のＦＦＴ処理部５１で処理ポイント数を可変してＦＦＴ演算処理を行った場合の所定周波数成分を示す特性図で、図４（ａ）はＦＦＴ処理ポイン
ト数ａで処理した周波数特性、図４（ｂ）はＦＦＴ処理ポイント数ｂで処理した周波数特性、・・・、図４（ｎ）はＦＦＴ処理ポイント数ｎで処理した周波数特性をそれぞれ示す。この図４ではＦＦＴ処理ポイント数ｂで処理した時の検出周波数のピーク値が、その他のＦＦＴ処理ポイント数ａ、ｎでＦＦＴ処理したものより高く、最大である。
したがって結果比較回路５３では処理ポイント数ｂで処理した場合を最適ポイント数として選択し、ＦＦＴ処理部５１はこの最適の処理ポイント数ｂを記憶装置５２から読み込んで回路を書き換えて再度ＦＦＴ処理し、到来電波のピーク値の周波数データを算出し、第２のＦＦＴ処理回路６に出力する。
【００１９】
第２のＦＦＴ処理回路６は、ＦＦＴ回路６１でシステム要求からくる周波数精度（分解能）を確保する為の所定のポイント数（固定）で、Ａ/Ｄ変換後の受信信号であるデジタルのＩＦ信号を入力してＦＦＴ処理する。そしてフィルタリング処理回路６２は、ＦＦＴ回路６１で処理した周波数データと第１のＦＦＴ処理回路５で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理を行う。このようにしてフィルタリング処理した後の信号データは、従前と同様にベースバンドシフト回路６３、逆ＦＦＴ処理回路６４で処理され、パルス諸元検出回路６５で受信信号のパルス諸元（ＰＡ、ＰＷ、ＴＯＡ）を算出する。
【００２０】
図５は第２のＦＦＴ処理回路６でのＦＦＴ処理結果の周波数スペクトル図と周波数分解能によるパルス諸元の概念図、図６は第２のＦＦＴ処理回路６で検出されるパルス諸元の概念図である。図５（ａ）はＦＦＴ処理を複数回行うことにより複数波の周波数成分（パルス諸元１、２）が検出された場合の周波数特性を示し、図５（ｂ）は、横軸を時間にスレッショルドレベルを越えた振幅値の周波数データをプロットしたものである。ここでは到来時刻ＴＯＡ１に周波数Ｆ１、パルス幅ＰＷ１、またパルス到来時刻ＴＯＡ２に周波数Ｆ２、パルス幅ＰＷ２の重畳した２波が分離、検出できたことを示す。
更にビデオ波形に対するパルス諸元の概念図を示す図６では、予めシステムにて定義されるスレッショルドを超えるとパルス入力が有るものと判断し、その諸元検出を実行する。ここでは、所定の周波数Ｆの到来電波がパルス到来時刻ＴＯＡに、パルス幅ＰＷ、パルス振幅ＰＡで検出されたことを示す。
【００２１】
以上のように実施の形態１の発明では、ＦＦＴ処理を行うＦＦＴポイント数を受信した信号に適応するよう変更してＦＦＴ処理し、検出周波数ピーク値が最大となるポイント数を最適ポイント数として決定して、パルス検出を行うようにしているから、受信信号がレベルの低い信号の場合や、パルス幅が短い信号の場合に対しての検出感度を向上することができる。
【００２２】
実施の形態２．
次に、この発明の実施の形態２におけるパルス諸元検出装置を図に基づいて説明する。図７はこの発明の実施の形態２における第１のＦＦＴ処理回路の機能構成図である。この図７は実施の形態１で説明した図１に示す基本構成図の第１のＦＦＴ処理回路５として用いられるもので、その他の構成は実施の形態１の基本構成図と同じに付き、説明を省略する。
【００２３】
第１のＦＦＴ処理回路５の機能構成図を示す図７において、ＦＦＴ処理部５１はＡ/Ｄ変換後の受信信号であるデジタルのＩＦ信号を入力し、ＦＦＴ解析処理を行うＦＰＧＡ（Field Programmable Gate array）などのＦＦＴ処理部で、実施の形態１とほぼ同じものである。但し、実施の形態１では、ＦＦＴ処理部５１のＦＰＧＡの回路そのものを、あるポイント数の回路に書き換えていたが、この実施の形態２では、ＦＰＧＡの書き換えをするのではなく、ＦＦＴ処理ポイント数を１つのパラメータとして扱い、可変とできるような回路構成としたものである。
【００２４】
この実施の形態２における第１のＦＦＴ処理回路５は、ＦＦＴ処理部５１でＦＦＴ処理する際のＦＦＴ処理ポイント数ａ、ｂ、・・・、ｎをパラメータとして可変できるＦＦＴ処理ポイント数制御回路５４を有している。ＦＦＴ処理部５１はＦＦＴ処理ポイント数制御回路５４から順次異なるＦＦＴ処理ポイント数を読み込んでＦＦＴ解析処理する。結果比較回路５３はＦＦＴ処理部５１でＦＦＴ処理した結果の検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数を最適ポイント数として選択する。そしてＦＦＴ処理部５１は結果比較回路５３で選択された最適処理ポイント数をＦＦＴ処理ポイント数制御回路５４から再度読み込んでＦＦＴ処理し、そのピーク値を検出した周波数データを出力するようにしている。
【００２５】
この実施の形態２におけるパルス諸元検出動作を説明する。アンテナ１で受信した高周波（ＲＦ）信号は受信部３のミキサ２により中間周波数（ＩＦ）信号へ周波数変換され、Ａ/Ｄ変換回路４によりデジタルの中間周波数信号とされて、第１のＦＦＴ処理回路５及び第２のＦＦＴ処理回路６に入力されることは実施の形態１と同じである。
第１のＦＦＴ処理回路５のＦＦＴ処理部５１は、Ａ／Ｄ変換後の受信信号が入力された時に、ＦＦＴ処理ポイント数制御回路５４から処理ポイント数が、ポイント数ａ、ｂ、・・、ｎというように順にパラメータとして与えられる。ＦＦＴ処理部５１は順次与えられた処理ポイント数をハードウェア（ＦＰＧＡ等）に反映実行してＦＦＴ演算処理する。結果比較回路５３はＦＦＴ処理部５１で処理した複数の処理ポイント数によるＦＦＴ処理結果の検出周波数のピーク値を比較し、検出周波数ピーク値が最大となるポイント数を最適ポイント数として判断し、ＦＦＴ処理ポイント数制御回路５４に出力する。そして得られた最適ポイント数の情報を基に、ＦＦＴ処理部５１はＦＦＴ処理ポイント数制御回路５４から得られた最適ＦＴＴポイント数で、再度ＦＦＴ処理を実行することにより、到来電波のピーク検出の周波数データを算出し、第２のＦＦＴ処理回路６に出力する。
【００２６】
第２のＦＦＴ処理回路６は、システム要求からくる周波数精度（分解能）を確保する為の所定のポイント数（固定）のＦＦＴ処理とパルス諸元データを検出するものであり、実施の形態１と同じものである。第２のＦＦＴ処理回路６では実施の形態１と同様に、ＦＦＴ回路６１で処理した周波数データと第１のＦＦＴ処理回路５で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理を行い、さらにベースバンドシフト、逆ＦＦＴ処理を行い、受信信号のパルス諸元（ＰＡ、ＰＷ、ＴＯＡ）を算出する。
【００２７】
以上のように実施の形態２の発明では、ＦＦＴ処理を行うハードウェアのパラメータを逐次変更することにより、受信信号の特性（パルス振幅、パルス幅など）に応じて最適ポイント数でのＦＦＴ処理が可能となるため、受信信号がレベルの低い信号の場合や、パルス幅が短い信号の場合に対してのパルス検出感度、周波数分解能の向上につながる。
【００２８】
実施の形態３．
次に、この発明の実施の形態３におけるパルス諸元検出装置を図に基づいて説明する。図８はこの発明の実施の形態３における第１のＦＦＴ処理回路の機能構成図である。この図８は実施の形態１で説明した図１に示す基本構成図の第１のＦＦＴ処理回路５として用いられるもので、その他の構成は実施の形態１の基本構成図と同じに付き、説明を省略する。
【００２９】
第１のＦＦＴ処理回路５の機能構成図を示す図８において、第１のＦＦＴ処理回路５は処理ポイント数ａのＦＴＴ回路５１ａ、処理ポイント数ｂのＦＴＴ回路５１ｂ、・・・処理ポイント数ｎのＦＴＴ回路５１ｎのように予め数種類のＦＦＴ処理ポイント数によるＦＴＴ回路を有している。結果比較回路５３は各ＦＦＴ回路５１ａ、５１ｂ、・・・５１ｎ
でＦＦＴ処理した結果の検出周波数のピーク値を比較する。最適ポイント数選択回路５５は結果比較回路５３で比較した検出周波数のピーク値が最大となる処理ポイント数を最適ポイント数として選択する。そして最適ポイント数選択回路５５は選択した最適ポイント数のＦＦＴ回路５１（ａ、ｂ、・・、ｎのいずれか１つ）を切替スイッチ５６により切り替え選択し、選択されたＦＦＴ回路５１（ａ、ｂ、・・、ｎのいずれか１つ）で検出されたピーク値の周波数データを出力するようにしている。
【００３０】
この実施の形態３におけるパルス諸元検出動作を説明する。アンテナ１で受信した高周波（ＲＦ）信号は受信部３のミキサ２により中間周波数（ＩＦ）信号へ周波数変換され、Ａ/Ｄ変換回路４によりデジタルの中間周波数信号とされて、第１のＦＦＴ処理回路５及び第２のＦＦＴ処理回路６に入力されることは実施の形態１と同じである。
第１のＦＦＴ処理回路５では、処理ポイント数の異なる各ＦＴＴ回路５１ａ、ＦＴＴ回路５１ｂ、・・・、ＦＴＴ回路５１ｎの全てが、Ａ/Ｄ変換後の受信信号であるデジタルのＩＦ信号を入力し、それぞれの処理ポイント数でＦＦＴ解析処理し、その処理結果を結果比較回路５３に出力する。結果比較回路５３では、各ＦＦＴ回路５１ａ、５１ｂ、・・・５１ｎでＦＦＴ処理した結果の検出周波数のピーク値を比較し、最適ポイント数選択回路５５で検出周波数のピーク値が最大となる処理ポイント数を最適ポイント数として選択する。そして最適ポイント数選択回路５５は、得られた最適ポイント数の情報を基に、数種類のＦＦＴポイント数のＦＦＴ回路の中から最適なポイント数の回路を切替スイッチ５６により選択し、選択されたＦＦＴ回路５１（ａ、ｂ、・・、ｎのいずれか１つ）で検出されたピーク値の周波数データを、第２のＦＦＴ処理回路６に出力する。
【００３１】
第２のＦＦＴ処理回路６は、システム要求からくる周波数精度（分解能）を確保する為の所定のポイント数（固定）のＦＦＴ処理とパルス諸元データを検出するものであり、実施の形態１と同じものである。第２のＦＦＴ処理回路６では実施の形態１と同様に、ＦＦＴ回路６１で処理した周波数データと第１のＦＦＴ処理回路５で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理を行い、さらにベースバンドシフト、逆ＦＦＴ処理を行い、受信信号のパルス諸元（ＰＡ、ＰＷ、ＴＯＡ）を算出する。
【００３２】
以上のように実施の形態３の発明では、予め数種類のＦＦＴ処理のポイント数をそれぞれ担当する回路を備え、全てのポイント数でのＦＦＴ処理を実行し、検出周波数ピーク値が最大となるポイント数を最適ポイント数として決定し、最適ポイント数のＦＦＴ回路で検出した周波数データをもとにパルス諸元しているから、受信信号の特性（パルス振幅、パルス幅など）に応じて最適ポイント数でのＦＦＴ処理が可能となり、受信信号がレベルの低い信号の場合や、パルス幅が短い信号の場合に対してのパルス検出感度、周波数分解能の向上につながる。
【００３３】
実施の形態４．
次にこの発明の実施の形態４におけるパルス諸元検出装置を図に基づいて説明する。図９はこの発明の実施の形態４における基本構成図、図１０は図９におけるプロセッサ７で最適ＦＴＴ処理ポイントを決定する場合の概念図である。
【００３４】
図９の基本構成図において、アンテナ１は到来電波の高周波（ＲＦ）信号を受信する。アンテナ１から出力されるＲＦ信号は中間周波数（ＩＦ＝Intermediate Frequency）信号へ周波数変換するミキサ２などを有した受信部３に入力される。受信部３で変換された中間周波数信号は、アナログ信号をデジタル信号に変換するアナログ／デジタル（Ａ/Ｄ）変換回路４に入力される。Ａ/Ｄ変換回路４でデジタルの信号に変換された中間周波数信号はそれぞれ高速フーリエ変換（ＦＦＴ）処理を行なうハードウェア構成の第１のＦＦＴ処理回路５と第２のＦＦＴ処理回路６とメモリ回路８に入力される。プロセッサ７は第２
のＦＦＴ処理回路６で分析されたパルス諸元データ（ＴＯＡ，ＰＷ，ＰＡ，Ｗ）に基づき、目標識別を行うものであるが、この実施の形態４では更に、メモリ８に保存された受信信号データを元に、プロセッサ７のソフトウェアにより予め用意した数種類のＦＦＴポイント数全ての演算処理を行い、その中から検出周波数ピーク値が最大となるポイント数を最適処理ポイント数として決定する。
【００３５】
第１のＦＦＴ処理回路５は、実施の形態１〜３で説明した第１のＦＦＴ処理回路５のいずれか１つが使用される。但し、実施の形態４で使用される第１のＦＦＴ処理回路５では、最適ポイント数はプロセッサ７のソフトウェアで決定されるので、実施の形態１〜３で説明した第１のＦＦＴ処理回路５に含まれていた結果比較回路５３は省略することができる。
第２のＦＦＴ処理回路６は、固定の処理ポイントでＦＦＴ処理を行うと共に、第１のＦＦＴ処理回路５で検出したピーク値の周波数データをもとに不要な信号を除き、その結果によりパルス諸元を検出するもので、実施の形態１で説明した第２のＦＦＴ処理回路６と同じものが使用される。
【００３６】
次に図１０に基づきプロセッサ７のソフトウェア処理について説明する。ソフトウェア７１は、メモリ回路８からの受信信号データ（デジタル信号に変換された中間周波数信号）を元に、処理ポイント数ａのＦＴＴ処理、処理ポイント数ｂのＦＴＴ処理、・・・、処理ポイント数ｎのＦＴＴ処理というように、予め用意した数種類のＦＦＴポイント数全ての演算処理を行う。ソフトウェア７２は、ソフトウェア７１でＦＦＴ処理した結果の検出周波数のピーク値を比較し、その中から検出周波数ピーク値が最大となるポイント数を最適処理ポイント数として決定する。
この決定された最適処理ポイント数は図９の第１のＦＦＴ処理回路５に入力され、第１のＦＦＴ処理回路５は受信信号に適応した最適ＦＦＴ処理回路に切り替えられ、最適ポイント数でのハードウェアによるＦＦＴ処理で受信信号のパルスを検出する。こうして第１のＦＦＴ処理回路５は最適なポイント数によるＦＦＴ処理を行い、受信信号のピーク検出の周波数データを算出し、第２のＦＴＴ処理回路６に入力する。
【００３７】
ハードウェア構成の第２のＦＦＴ処理回路６は、システム要求からくる周波数精度（分解能）を確保する為の所定のポイント数（固定）のＦＦＴ処理回路であり、第１のＦＦＴ処理回路５で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理を行い、さらにベースバンドシフト、逆ＦＦＴ処理を行い、受信信号のパルス諸元（ＰＡ、ＰＷ、ＴＯＡ）を算出する。
【００３８】
以上のように実施の形態４の発明は、最適ＦＦＴポイント数を求める際にソフトウェアによる最適ＦＦＴポイント数の判断処理を実施するようにしているから、システムの小型化、最適ＦＦＴポイントの判断方法を柔軟に変更できるようになる。また実際に、全ポイント数のＦＦＴ処理結果を求めるため、その受信信号に対する最適ＦＦＴポイント数を求めることができる。
【００３９】
実施の形態５．
次に、この発明の実施の形態５におけるパルス諸元検出装置を図に基づいて説明する。図１１はこの発明の実施の形態５におけるプロセッサ７で最適ＦＴＴ処理ポイントを決定する場合の概念図である。この図１１は実施の形態４で説明した図９に示す基本構成図のプロセッサ７のソフトウェアを示すもので、その他の構成は実施の形態４の基本構成図と同じに付き、説明を省略する。
【００４０】
図１０に基づきプロセッサ７のソフトウェア処理について説明する。ソフトウェア７３は、メモリ回路８からの受信信号データ（デジタル信号に変換された中間周波数信号）を
元に、処理ポイント数ｎのＦＴＴ処理、・・・、処理ポイント数ｃのＦＴＴ処理、処理ポイント数ｂのＦＴＴ処理、処理ポイント数ａのＦＴＴ処理というように（但しｎ＞・・＞ｃ＞ｂ＞ａ）、予め用意した数種類のＦＦＴポイント数の演算処理を、処理ポイント数の多いものから少ないものへと順に処理する。ソフトウェア７４は、ソフトウェア７３で順にＦＦＴ処理した結果、所定レベル以上のパルスが検出できたポイント数を最適処理ポイント数として決定する。
この決定された最適処理ポイント数は図９の第１のＦＦＴ処理回路５に入力され、第１のＦＦＴ処理回路５は受信信号に適応した最適ＦＦＴ処理回路に切り替えられ、最適ポイント数でのハードウェアによるＦＦＴ処理で受信信号のパルスを検出する。こうして第１のＦＦＴ処理回路５は最適なポイント数によるＦＦＴ処理を行い、受信信号のピーク検出の周波数データを算出し、第２のＦＴＴ処理回路６に入力する。
【００４１】
ハードウェア構成の第２のＦＦＴ処理回路６は、システム要求からくる周波数精度（分解能）を確保する為の所定のポイント数（固定）のＦＦＴ処理回路であり、第１のＦＦＴ処理回路５で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除するフィルタリング処理を行い、さらにベースバンドシフト、逆ＦＦＴ処理を行い、受信信号のパルス諸元（ＰＡ、ＰＷ、ＴＯＡ）を算出する。
【００４２】
以上のように実施の形態５の発明は、最適ポイント数の判断方法として、ソフトウェアにより予め用意した数種類のＦＦＴポイント数の演算処理を、ポイント数の多いものから少ないものへと順に処理していき、パルス検出できたポイント数を最適ポイント数としているから、システムの小型化、最適ＦＦＴポイントの判断方法を柔軟に変更できるようになる。また実施の形態４より精度は落ちるが処理時間を短くすることが可能となる。
【図面の簡単な説明】
【００４３】
【図１】この発明の実施の形態１におけるパルス諸元検出装置の基本構成図である。
【図２】図１における第１のＦＦＴ処理回路の機能構成図である。
【図３】図１における第２のＦＦＴ処理回路の機能構成図である。
【図４】図１における第１のＦＦＴ処理回路の動作説明図である。
【図５】図１における第２のＦＦＴ処理回路でのＦＦＴ処理結果の周波数スペクトル図と周波数分解能によるパルス諸元の概念図である。
【図６】図１における第２のＦＦＴ処理回路で検出されるパルス諸元の概念図である。
【図７】この発明の実施の形態２におけるパルス諸元検出装置に使用される第１のＦＦＴ処理回路の機能構成図である。
【図８】この発明の実施の形態３におけるパルス諸元検出装置に使用される第１のＦＦＴ処理回路の機能構成図である。
【図９】この発明の実施の形態４におけるパルス諸元検出装置の基本構成図である。
【図１０】この発明の実施の形態４におけるプロセッサのソフトウェア処理による最適ポイント数決定の概念図である。
【図１１】この発明の実施の形態５におけるプロセッサのソフトウェア処理による最適ポイント数決定の概念図である。
【符号の説明】
【００４４】
１：アンテナ                            ２：ミキサ
３：受信部                              ４：Ａ/Ｄ変換回路
５：第１のＦＦＴ処理回路                ６：第１のＦＦＴ処理回路
７：プロセッサ                          ８：メモリ回路
５１：ＦＴＴ処理部                      ５２：記憶装置（ＲＯＭ）
５３：結果比較回路                      ５４：ＦＦＴ処理ポイント数制御回路
５５：最適ポイント数選択回路            ５６：切替スイッチ
６１：ＦＦＴ回路                        ６２：フィルタリング処理回路
６３：ベースバンドシフト回路            ６４：逆ＦＦＴ処理回路
６５：パルス諸元検出回路                ７１：ＦＦＴ処理のソフトウェア
７２：最適ポイント数決定のソフトウェア  ７３：ＦＦＴ処理のソフトウェア
７４：パルス検出のソフトウェア。
【図１】
0004889662.tif 000002
【図２】
0004889662.tif 000003
【図３】
0004889662.tif 000004
【図４】
0004889662.tif 000005
【図５】
0004889662.tif 000006
【図６】
0004889662.tif 000007
【図７】
0004889662.tif 000008
【図８】
0004889662.tif 000009
【図９】
0004889662.tif 000010
【図１０】
0004889662.tif 000011
【図１１】
0004889662.tif 000012