(57)【特許請求の範囲】
【請求項１】
電荷増倍器を内蔵する読み出しアーキテクチャを有する固体画像センサであって、
電荷転送ゲートと電荷増倍ゲートを有する前記電荷増倍器を内蔵する第１のＣＣＤレジスタと、
電荷オーバーフローバリアを介して前記第１のＣＣＤレジスタに結合され、前記第１のＣＣＤレジスタに電荷転送方向に隣接する第２のＣＣＤレジスタと、
を含み、
前記第１のＣＣＤレジスタの幅が、電荷増倍器を含むＣＣＤステージの数に依存して増加する電荷の量に応じて広くなる、固体画像センサ。
【請求項２】
前記第２のＣＣＤレジスタがオーバーフロー電荷を収集し、前記第１及び第２のＣＣＤレジスタ内の電荷が各レジスタ内に位置する少なくとも１つの検出ノードに転送され、前記第１のＣＣＤレジスタが高感度電荷検出ノードを有し、前記第２のＣＣＤレジスタが低感度電荷検出ノードを有する、請求項１記載の固体画像センサ。
【請求項３】
前記高感度及び低感度電荷検出ノードからの信号を処理し、これら信号を組み合わせる、信号加算ネットワークを更に含む、請求項２記載の固体画像センサ。
【請求項４】
電荷増倍器を内蔵する読み出しアーキテクチャを有する固体画像センサであって、
少なくとも１つのステージにおいて少なくとも１つの電荷増倍デバイス素子を内蔵するＣＣＤレジスタであって、前記少なくとも１つのステージが徐々に広くなるチャンネル幅を有する、前記ＣＣＤレジスタを含み、
前記ＣＣＤレジスタのステージの幅とそのステージの少なくとも一部における電荷増倍デバイス素子の数とが、電荷増倍デバイス素子を含むＣＣＤステージの数に線形的又は指数的な依存性を有する所定の数式に従って増加する、固体画像センサ。
【請求項５】
所定の数式が電荷増倍デバイス素子を含むＣＣＤステージの数に対する指数的な依存性を有する、請求項４記載の固体画像センサ。
【請求項６】
前記ＣＣＤレジスタが不要な電荷を除くための消去ゲートおよび消去ドレインを含む、請求項４記載の固体画像センサ。
【請求項７】
電荷転送方向での電荷のブルーミング現象を防止するために、前記ＣＣＤレジスタがそれらのステージの少なくとも１つに内蔵された電荷オーバーフローバリアおよび電荷オーバーフロードレインを有する、請求項４記載の固体画像センサ。
【請求項８】
電荷増倍器と、
ＣＣＤレジスタと、
該レジスタの少なくとも１つに設けられた電荷オーバーフローデバイスと、
を内蔵する読み出しアーキテクチャを有し、
前記ＣＣＤレジスタのステージの幅とそのステージの少なくとも一部における電荷増倍素子の数とが、電荷増倍素子を含むＣＣＤステージの数に対する指数的な依存性を有する所定の数式に応じて増加する、固体画像センサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体画像センサに関し、より詳細には、電荷処理能力が大きく、電荷のダイナミックレンジ（ＤＲ）が大きく、センサのＤＲを拡大し、よって電荷読み出しシステムのＤＲに対する要求量を高める電荷増倍器を内蔵する読み出しアーキテクチャを有する画像センサに関する。
【０００２】
【従来の技術】
代表的な画像センサは入射する光子を電子に変換し、電子をセンサピクセルで積分（収集）することによって光を検出するようになっている。積分サイクルが完了した後に電荷は電圧に変換され、電圧はデバイスの出力ターミナルへ供給される。電荷から電圧への変換はアクティブピクセルＣＭＯＳ画像センサで行われているように、センサ内で直接行うか、または電荷変換増幅器内の検出エリア外で遠隔的に行われる。遠隔変換方法では、種々の垂直および水平電荷結合デバイス（ＣＣＤ）のレジスタを使用する周知の電荷転送方法により、検出増幅器へ電荷を転送しなければならない。
【０００３】
米国特許第5,337,340号は、代表的なＣＣＤレジスタで使用できる電荷キャリア増倍の基本概念を教示している。この増倍方法は適当なクロック電圧を種々のデバイスのゲートに印加することによって誘導される単一キャリアの衝撃イオン化(impact ionization)に基づくものである。適当なクロック電圧は構造内に大きい電界を発生させ、これら大電界領域にキャリアが注入されると、キャリアはエネルギーを得て、衝撃イオン化がなされ得る。従って、この方法は電荷検出増幅器に到達するキャリアの元の数を増加する。単一キャリアの衝撃イオン化に基づくキャリア増倍はほとんどノイズを発生しないので、このような方法は望ましい効果となる。現在の技術レベルの電荷検出増幅器により、単一電子ではなく受信される単一の光子ごとに多数の電子を検出することがより容易である。今日の電荷変換増幅器のノイズフロア(noise floor)は約１０個の電子であり、これよりも低下させることは容易ではない。
【０００４】
【発明が解決しようとする課題】
しかしながら、電荷増倍法ではＣＣＤレジスタの設計に、ある問題がある。転送されるキャリアの数が徐々に増加するにつれ、次第に多数のウェルを使用しなければならない。このことは、ピクセルのサイズによって双方向の寸法が制限されているレジスタでは容易に達成できない。この種のレジスタとして、フレーム転送（ＦＴ）センサにおける垂直レジスタ、時間遅延積分（ＴＤＩ）センサ、またはインターライン(interline)転送（ＩＴ）センサが挙げられる。従って、幅が一方向にしか限定されていない水平ＣＣＤレジスタに電荷増倍機能のほとんどを組み込むことが望ましい。
【０００５】
電荷増倍から生じる第２の問題は、電荷検出増幅器の入力端における電荷変換構造体のＤＲに関連している。一般に、電荷は適当な電荷検出ノードで転送され、このノードでは到達した電荷を容量が電圧増分量に変換するようになっている。電荷変換のためには感度を大きくし、ノイズを低くすることが望ましい。これによってノードの容量の値を極めて小さくすることができる。しかしながら、電荷を増倍する際に、電圧増分量は検出ノードが処理できないほど大きくなり得る。従って、利用できる最大電圧スイング量がセンサのＤＲを不当に限定している。
【０００６】
本発明によって解決すべき第３の問題は、半導体基板上の電荷増倍器の配向に関連している。２０００年にテイラーアンドフランシス社によって出版されたデイビド・Ｋ・フェリー著「半導体の移動」の第２４９ページに、理論的に説明されているように、増倍スレッショルドは結晶配向に依存し得る。従って、増倍ゲートに印加される増倍パルスの電圧振幅は、ＣＣＤレジスタが＜１００＞、＜１１０＞又は＜１１１＞方向に配向されているかどうかに依存し得る。実際に、重要なのは大電界における電子の注入およびその移動方向であって、レジスタの配向自体は重要ではない。しかしながら、ほとんどのＣＣＤレジスタでは、大電界および電子の注入はレジスタの長手方向に沿って進行する。電荷増倍ノイズも結晶の配向に依存するので、電荷増倍パルスの振幅ではなく、ノイズのほうを最小にすることが望ましい。従って、本発明はノイズおよびノイズ振幅を最小にするには、所定のレジスタの配向および材料の結晶平面が望ましく、これら配向を同一とする必要はないとする概念を提供するものである。
【０００７】
本発明の目的は、これら限界を克服し、低ノイズでダイナミックレンジの大きい読み出し能力を達成する構造体を提供することにある。従来の技術は、代表的な画像センサのシリアルレジスタ内にどのように電荷増倍構造体を組み込むか、更に次第に数が増すキャリアにどのように適合するかについては詳細には示していない。更に従来の技術はＤＲが大きく、電荷検出ノードにおける最大許容電圧スイングによって制限されない電荷読み出しシステムをどのように設計するかについても示していない。最後に、従来技術は電荷増倍パルス電圧および電圧増倍ノイズが結晶の配向に依存すること、および最高のノイズ性能またはパルス振幅性能とするうえで所定のＣＣＤレジスタまたはレジスタピクセル配向が好ましいかについては教示していない。
【０００８】
【課題を解決するための手段】
本発明は、従来技術における限界を克服するＣＣＤにおける構造を提案するものであり、本発明は電荷検出ノードにおける電圧スイング制限によってＤＲが制限されない実用的な大ＤＲ読み出しシステムを提案するものである。更に本発明は、ＤＲが大きい種々のアーキテクチャの実用的な高性能の画像センサを提案するものである。これら構造的な進歩はＣＣＤ画像センサの水平レジスタ内に電荷増倍セルを内蔵させることによって達成される。電荷が増倍される際に、これに対応し、水平セルは幅が広くなり、ステージごとにより多数の電荷増倍ゲートが増設される。電荷増倍器の後に電荷オーバーフロー領域が設けられ、この領域では、所定のスレッショルドを越える電荷量は別のレジスタ内に分割される。このレジスタは、異なる変換感度を有する検出ノードによって終端できる。３つ以上のステップにわたって電荷オーバーフローおよび分割プロセスを続行できる。この結果、直接電荷領域において所定の電荷対電圧伝達特性でセンサのダイナミックレンジをほとんど任意に圧縮することができる。電荷領域のＤＲ圧縮によって、電荷検出ノードおよび増幅器のＤＲに厳格な要求を課すことなく、電荷増倍器によって得られる大ＤＲをフルに利用できる。最後に、最小のパルス振幅および最小のノイズが得られるよう、半導体基板の所定の結晶方向に対し、電荷増倍レジスタ自身の配向が最適とされる。
【０００９】
【発明の実施の形態】
図１には代表的なＣＣＤエリア画像センサアーキテクチャの平面図が示されている。半導体基板は領域１０１として表示されており、この領域ではセンサのアクティブエリアが設けられている。領域１０２はアクティブ画像検出エリアであって、この検出エリアはチャンネルストッパーおよび転送ゲートによって個々のピクセルに分割されている。図面を簡単にするために、チャンネルストッパーおよびゲートの双方は図示されていない。
【００１０】
画像センサアーキテクチャには、フレーム転送から、本発明で使用できる単一の水平レジスタまたは多数のレジスタを備えたインターライン転送まで、多くのタイプがある。しかしながら、本明細書では説明を更に簡略化するために、これら選択案については説明しない。本発明をこれらのいずれにも適用できることは当業者には明らかである。
【００１１】
図１における領域１０３は水平レジスタ１０４とのインターフェースとなる１つのピクセル垂直列を示す。画像エリアゲートがクロック制御されると、ピクセルのうちの一行からの電荷が水平レジスタ１０４に転送される。その後、水平レジスタ１０４のゲートにクロックパルスを印加することにより、電荷は電荷増倍領域１０５を通過するように水平方向へ転送され、この電荷増倍領域で増倍される。電荷はこの増倍領域１０５を出た後に、電荷オーバーフロー領域１０６に進入する。このオーバーフロー領域において、各ピクセルの電荷はその量に応じて少なくとも２つの異なるチャンネル１０６ａと１０６ｂとに分離される。電荷量が小さい場合、この電荷は高感度チャンネル１０６ａ内に閉じ込められたままであり、高感度出力電荷検出ノード１０７へ転送される。しかしながら、電荷量が所定の限度（高感度チャンネルの電荷処理能力）を越える場合、この限界を越える過剰分は低感度チャンネル１０６ｂ内へ漏れる。この過剰電荷は、次に低感度チャンネル１０６ｂを通って低感度電荷検出ノード１０８へ転送される。次に、高感度ノード増幅器１０９および低感度ノード増幅器１１０は、対応する電荷検出ノードの電圧をバッファし、この電圧を信号加算ネットワーク１１１へ送る。この結果得られる信号は、次に出力バッファ増幅器１１２によってバッファされ、デバイス出力ターミナル１１３へ供給される。
【００１２】
図１に示されるようなシリアルレジスタ１０４には消去(chearing)ゲート１１４および消去(chearing)ドレイン１１５も組み込まれている。ゲート１１４およびドレイン１１５は、消去ゲート１１４に印加される単一パルスによりレジスタからの電荷を横方向に除去するのに使用できる。このような機能は、今日製造されている多数の画像センサで標準的なものであるが、本明細書に説明する発明の機能には不可欠のものではない。従って、これについてはこれ以上説明しないこととする。
【００１３】
直接電荷領域における高感度チャンネル１０６ａと低感度チャンネル１０６ｂとへの電荷の分離は、大ダイナミックレンジの電荷検出システムにおけるキーとなる機能である。高感度チャンネル１０６ａの電荷変換利得は電荷検出ノードおよび増幅器の飽和を心配することなく、高く維持できる。スピルオーバー(spillover)スレッショルドに達すると、高感度出力端１０７へはそれ以上の電荷は送られず、出力端は一定のレベルのままとなる。飽和の危険性を生じることなく、低感度出力端１０８からの信号の読み出しが続けられる。センサの設計中にあらかじめプログラムできる種々の感度を有する３つ以上のチャンネルを設けることも可能である。これによって、入力電荷と出力信号との間の部分的線形伝達特性を任意の特性とすることが可能となり、これによって効率的な電荷領域のダイナミックレンジ圧縮を行うことが可能となる。当業者であれば、信号加算ネットワーク１１１は不要となることも明らかであろう。更に、個々の増幅器１０９および１１０から直接信号を出力し、適当なアナログ処理とデジタル化を行った後に、デジタル領域において必要な信号処理を行うことが可能である。
【００１４】
図２ａにはＣＣＤ水平レジスタに組み込まれた電荷増倍器１０５の細部が示されている。ここでは、チャンネル２０２内を電荷が転送される。このチャンネル２０２は、基板に適当な不純物をイオン打ち込みすることによって形成される。このチャンネルは更に側方がチャンネルストッパー２０１によって構成され、チャンネルストッパー２０１も基板内にチャンネルと反対のタイプの不純物を打ち込むことによって形成される。ゲート２０３および２０４にクロックパルスを印加すると、電荷が転送される。略図で示されており、かつターミナル２０９、２１０および２１１をソースとする相互接続部を通って、ゲート２０３および２０４にクロック信号が印加される。ゲートは、例えばドープされたポリシリコンから形成され、図示するように、基板およびＣＣＤチャンネル上にデポジットされている。ゲート酸化薄膜によってゲート２０３、２０４と基板１０５とが分離されており、ゲート２０３、２０４は狭いギャップ２２０によっても互いに分離されている。領域２０６は電荷も蓄積する仮想位相領域を形成する。これら仮想位相領域２０６はチャンネルストッパーと同じタイプの不純物によってチャンネル上で領域２０６に浅いドーピングプロフィルでイオン打ち込みを行うことによって形成されている。ほぼ円形のゲート２０５に比較的大きいクロックパルスを印加することによって、電荷増倍が実行される。電荷量が増加するにつれ、電荷転送チャンネル２０２を広くしなければならない。このことは、図２ａに示されているように、チャンネルストッパー２０１の形状を定めることによって達成される。ステージごとに電荷量が増すにつれ、電荷増倍（ＣＭ）ゲート２０５の電荷保持容量も増加しなければならない。これは、ゲート２０５自体を大きくするか、または図示するようにより多数のゲート２０７を追加することによって容易に達成できる。チャンネルを広くし、より多数のＣＭゲートを増設する方法は、必要なだけＣＣＤレジスタまで続行できる。しかしながら、レジスタの幅の増加は線形とする必要はなく、ステージの数に応じて指数的とし得る。
【００１５】
電荷増倍機能にブルーミング(blooming)防止機能を組み込むことも有利である。これについては図２ｂに示されている。この図ではチャンネル２０２の次に別のチャンネル２１４が形成されており、このチャンネルは別のチャンネルストッパー領域２１５によって構成されている。このチャンネルにはレジスタからのオーバーフロー電荷を収集するための電荷ドレイン２１２が設けられている。領域２１３内のチャンネルストッパーのドーピングを、電荷オーバーフローのためのスレッショルドを定める適当なインプラントに置換することによって、領域２１３内にオーバーフローバリアが形成される。チャンネル内の電荷がオーバーフローレベルを越えると、この電荷はドレイン２１２によって収集され、電荷がチャンネルに広がり、隣接するピクセルを汚染することが防止される。これによってブルーミング現象が防止される。
【００１６】
電荷が増倍された後に、電荷は電荷オーバーフロー領域１０６に進入する。図３にはオーバーフロー領域の細部が示されている。電荷チャンネル３０２も適当なイオン打ち込み方法によって形成され、側部はチャンネルストッパー３０１によって構成されている。仮想位相領域３０６内には電荷オーバーフローバリア（ＣＯＢ）と称される別の特徴部２０９が製造されている。これらＣＯＢ領域は高感度チャンネル３０７を構成するように、ゲート３０３および３０４の下方でチャンネルストッパー３０１に隣接している。元のチャンネル３０２から高感度チャンネル３０７を分割することにより、新しいＣＣＤチャンネル３０８が形成される。このチャンネルはオーバーフローした電荷しか転送せず、このチャンネルは低感度検出ノードによって終端されているので、このチャンネルは低感度チャンネルと称される。ターミナル３１０および３１１からゲート３０３、３０４に適当なパルスを印加することにより、電荷オーバーフロー領域全体を通って電荷が転送される。
【００１７】
検出ノード３０７および３０８に電荷信号が供給された後に、この電荷信号は電圧増分量に変換される。この業界では、本発明で使用できる多数の異なる電荷検出ノードが知られている。本明細書で説明する発明の機能にとって、このうちのどれを使用するかは重要ではない。ほとんどのケースでは、対応する検出ノードからの電圧を適当なバッファ増幅器がバッファするようになっている。このバッファ増幅器は、例えば図４に示されるようなソースフォロワー回路１０９および１１０とすることができる。このソースフォロワーは電流ソース負荷４０２と共にＭＯＳトランジスタ４０１が形成している。トランジスタのドレインは共通ドレインバイアスターミナル４１０に接続されており、ソースフォロワー１０９からの出力端は抵抗器４０６を介し、トランジスタ４０８および負荷４０９によって形成されている出力バッファ１１２のゲートに接続されている。最後に、デバイスの出力ターミナル１１３には信号が供給される。高感度検出ノードと同じように、負荷４０５と共にトランジスタ４０３によって形成されるソースフォロワー１１０は、低感度検出ノードをバッファする。抵抗器４０７を介し、出力バッファ１１２のゲートに低感度チャンネル信号が供給される。抵抗器４０６と４０７とは信号加算ネットワークを形成し、この加算ネットワークは種々の比率で対応するチャンネルからの信号を加算できる。
【００１８】
上記のように、信号チャンネルを加算することにより、部分的線形電荷伝達特性が得られる。これについては図５のグラフに表示されている。限界Ｑcobよりも少ない電荷量に対し、高感度チャンネルしかアクティブとならず、この高感度チャンネルは出力端により高い変換利得（より急峻な傾き）を提供する。限界Ｌの後で高感度チャンネルは一定出力信号しか供給せず、システムの変換利得はより低くなる。より低い変換利得は所定の許容可能な最大出力電圧Ｖmaxに対し、より高い電荷Ｑmaxに適合する。低光レベル信号の感度およびノイズを犠牲にすることなく、電荷のＤＲが圧縮される。電荷領域における高感度チャンネルと低感度チャンネルとへの電荷の分離は、電荷検出ノードおよび出力増幅器の飽和を生じることなく、ＤＲを大きくできる、本発明のキーとなる特徴の１つとなっている。
【００１９】
最後に、電荷増倍パルスの振幅を最小にするか、または増倍ノイズを最小にするかのいずれかにより電荷増倍器の性能自身を最適にするために、図６に、基本的なウェーハの結晶方向に対しＣＣＤレジスタのいくつかの可能な配向が示されている。カットされた平らな部分６１０を有する円６０１は、半導体基板を示す。この基板は、一般には（１００）平面に製造され、フラット面の方向は＜１１０＞の方向となる。増倍器を含むＣＣＤレジスタに対しては２つの別個の配向が可能である。すなわち＜１１０＞方向に沿ったレジスタを有する配向６０３およびフラット面に対し４５度のレジスタを有する配向６０７が可能である。電荷入力端６０２および６０６はＣＣＤアレイによって提供され、これら電荷入力端は任意の配向とすることができる。同様に、電荷オーバーフロー領域６０４および６０８だけでなく、出力端６０５および６０９も任意の配向とすることができる。（１１１）平面に基板が製造されている場合、レジスタの配向はノイズまたはパルス振幅に対する効果はない。その他のウェーハ平面とレジスタ方向の組み合わせも可能であり、当業者であれば容易に考えつくことができよう。
【００２０】
以上で、ＤＲの大きい読み出しおよび低ノイズの新規な半導体画像センサの好ましい実施例を説明したが、これら好ましい実施例は単に本発明を説明するためのものであり、発明を限定するものでなく、更に当業者がその内容を検討すれば、種々の変形および変更を行うことができると解される。従って、特許請求の範囲に記載されている発明の範囲および要旨に入る開示された発明の特定の実施例について変更を行うことができると理解すべきである。
【図面の簡単な説明】
【図１】水平ＣＣＤレジスタにおける電荷増倍器および電荷オーバーフロー領域の位置を示す代表的なエリア画像センサの平面図である。
【図２】電荷増倍器を示し、そのうちの図２ａはチャンネル幅が徐々に増加し、ＣＣＤのステージごとの増倍器のゲートの数が徐々に増している電荷増倍器の細部を示す図であり、図２ｂはチャンネル幅が徐々に増しており、ブルーミング現象を防止するためのオーバーフローおよびドレインが設けられた電荷増倍器の細部を示す。
【図３】高感度ＣＣＤチャンネルおよび低感度ＣＣＤチャンネルへの電荷の分離を示す、電荷オーバーフロー領域の細部を示す。
【図４】検出ノード増幅器、加算ネットワークおよび出力バッファステージの略図である。
【図５】感度が高感度から低感度に変化しているポイントＱcobを有する入力電荷に対する出力電圧の依存性を示すグラフである。
【図６】基板ウェーハの基本結晶方向に対するＣＣＤレジスタの２つの可能な配向を示す。
【符号の説明】
１０１、１０２、１０３  領域
１０４  水平レジスタ
１０５  電荷増倍領域
１０６  電荷オーバーフロー領域
１０６ａ  高感度チャンネル
１０６ｂ  低感度チャンネル
１０７  高感度出力電荷検出ノード
１０８  低感度電荷検出ノード
１０９  高感度ノード増幅器
１１０  低感度ノード増幅器
１１１  加算ネットワーク
１１４  消去ゲート
１１５  消去ドレイン
【図１】
0005026641.tif 000002
【図２】
0005026641.tif 000003
【図３】
0005026641.tif 000004
【図４】
0005026641.tif 000005
【図５】
0005026641.tif 000006
【図６】
0005026641.tif 000007