(57)【特許請求の範囲】
【請求項１】
複数の半導体チップ形成領域、及び前記複数の半導体チップ形成領域の間に配置されたスクライブ領域を有する半導体基板を前記スクライブ領域で切断する工程を含む、電極パッドを有した半導体チップと、前記電極パッドに配設された内部接続端子と、前記半導体チップ上に形成された絶縁層と、前記絶縁層上に形成され前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
前記スクライブ領域にアライメント用パターンを形成するアライメント用パターン形成工程と、
前記電極パッド上に前記内部接続端子を形成する内部接続端子形成工程と、
支持体上に金属層と絶縁層とを順次積層し、積層された前記金属層及び前記絶縁層に前記スクライブ領域に対応する貫通溝を形成する貫通溝形成工程と、
前記支持体の前記絶縁層側を、前記半導体基板の前記内部接続端子が形成された側に貼り付けて、前記半導体基板上に、前記スクライブ領域と対向する部分に貫通溝を有した前記絶縁層を形成する絶縁層形成工程と、
前記支持体を前記内部接続端子側に押圧し、前記金属層と前記内部接続端子とを圧着させる圧着工程と、
前記支持体を除去する支持体除去工程と、
前記アライメント用パターンに基づき、前記配線パターンの形成位置のアライメントを行い、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、
前記配線パターン形成工程後に、前記半導体基板を含む前記スクライブ領域の前記貫通溝内に露出する部分を切断する切断工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
複数の半導体チップ形成領域、及び前記複数の半導体チップ形成領域の間に配置されたスクライブ領域を有する半導体基板を前記スクライブ領域で切断する工程を含む、電極パッドを有した半導体チップと、前記電極パッドに配設された内部接続端子と、前記半導体チップ上に形成された絶縁層と、前記絶縁層上に形成され前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
前記スクライブ領域にアライメント用パターンを形成するアライメント用パターン形成工程と、
前記電極パッド上に前記内部接続端子を形成する内部接続端子形成工程と、
支持体上に絶縁層を積層し、積層された前記絶縁層に前記スクライブ領域に対応する貫通溝を形成する貫通溝形成工程と、
前記支持体の前記絶縁層側を、前記半導体基板の前記内部接続端子が形成された側に貼り付けて、前記半導体基板上に、前記スクライブ領域と対向する部分に貫通溝を有した前記絶縁層を形成する絶縁層形成工程と、
前記支持体を前記内部接続端子側に押圧し、前記内部接続端子の上面を前記絶縁層から露出させる露出工程と、
前記支持体を除去する支持体除去工程と、
前記絶縁層上に、前記アライメント用パターンを露出する貫通溝を有する金属層を形成する金属層形成工程と、
前記アライメント用パターンに基づき、前記配線パターンの形成位置のアライメントを行い、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、
前記配線パターン形成工程後に、前記半導体基板を含む前記スクライブ領域の前記貫通溝内に露出する部分を切断する切断工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記電極パッドと前記アライメント用パターンとを同一の工程で形成することを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記アライメント用パターンに基づき、前記半導体基板の前記スクライブ領域の位置と前記貫通溝の位置とのアライメントを行うことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、平面視した状態で半導体チップと略同じ大きさであり、半導体チップが配線パターンにフリップチップ接続された半導体装置の製造方法に適用できる。
【背景技術】
【０００２】
従来の半導体装置には、平面視した状態で半導体チップと略同じ大きさとされたチップサイズパッケージと呼ばれる半導体装置（例えば、図１参照）がある。
【０００３】
図１は、従来の半導体装置の断面図である。図１を参照するに、従来の半導体装置１００は、半導体チップ１０１と、内部接続端子１０２と、樹脂層１０３と、配線パターン１０４と、ソルダーレジスト１０６と、外部接続端子１０７とを有する。
【０００４】
半導体チップ１０１は、薄板化された半導体基板１０９と、半導体集積回路１１１と、複数の電極パッド１１２と、保護膜１１３とを有する。半導体基板１０９は、例えば、薄板化されたＳｉウエハが個片化されたものである。
【０００５】
半導体集積回路１１１は、半導体基板１０９の表面側に設けられている。半導体集積回路１１１は、拡散層、絶縁層、ビア、及び配線等（図示せず）から構成されている。複数の電極パッド１１２は、半導体集積回路１１１上に設けられている。複数の電極パッド１１２は、半導体集積回路１１１に設けられた配線と電気的に接続されている。保護膜１１３は、半導体集積回路１１１上に設けられている。保護膜１１３は、半導体集積回路１１１を保護するための膜である。
【０００６】
内部接続端子１０２は、電極パッド１１２上に設けられている。内部接続端子１０２の上端部は、樹脂層１０３から露出されている。内部接続端子１０２の上端部は、配線パターン１０４と接続されている。樹脂層１０３は、内部接続端子１０２が設けられた側の半導体チップ１０１を覆うように設けられている。
【０００７】
配線パターン１０４は、樹脂層１０３上に設けられている。配線パターン１０４は、内部接続端子１０２と接続されている。配線パターン１０４は、内部接続端子１０２を介して、電極パッド１１２と電気的に接続されている。配線パターン１０４は、外部接続端子１０７が配設される外部接続端子配設領域１０４Ａを有する。ソルダーレジスト１０６は、外部接続端子配設領域１０４Ａ以外の配線パターン１０４部分を覆うように、樹脂層１０３上に設けられている。
【０００８】
図２は、従来の半導体装置が形成される半導体基板の平面図である。図２において、Ｃはダイサーが半導体基板１１０を切断する位置（以下、「切断位置Ｃ」とする）を示している。図２を参照するに、半導体基板１１０は、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離するスクライブ領域Ｂとを有する。複数の半導体装置形成領域Ａは、半導体装置１００が形成される領域である。半導体基板１１０は、薄板化され、かつ切断位置Ｃにおいて切断されることにより、先に説明した半導体基板１０９（図１参照）となる基板である。
【０００９】
図３〜図１１は、従来の半導体装置の製造工程を示す図である。図３〜図１１において、図１に示す従来の半導体装置１００と同一構成部分には同一符号を付す。また、図３〜図１１において、Ａは複数の半導体装置形成領域（以下、「半導体装置形成領域Ａ」とする）、Ｂは複数の半導体装置形成領域を分離するスクライブ領域（以下、「スクライブ領域Ｂ」とする）、Ｃはダイシングブレードが半導体基板１１０を切断する位置（以下、「切断位置Ｃ」とする）を示している。
【００１０】
始めに、図３に示す工程では、薄板化される前の半導体基板１１０の表面側に、半導体集積回路１１１、複数の電極パッド１１２、及び保護膜１１３を有した半導体チップ１０１を形成する。また、半導体基板１１０には、配線パターン１０４を形成する時等の位置基準となるアライメント用パターン（図示せず）を形成する。アライメント用パターンは、例えば、半導体基板１１０のスクライブ領域Ｂに、例えば、Ａｌ配線等で形成することができる。
【００１１】
次いで、図４に示す工程では、複数の電極パッド１１２上に内部接続端子１０２を形成する。この段階では、複数の内部接続端子１０２には、高さのばらつきがある。次いで、図５に示す工程では、複数の内部接続端子１０２に平坦な板１１５を押し当てて、複数の内部接続端子１０２の高さを揃える。次いで、図６に示す工程では、内部接続端子１０２が形成された側の半導体チップ１０１及び内部接続端子１０２を覆うように、樹脂層１０３を形成する。樹脂層１０３は半導体基板１１０の全体に形成されるため、スクライブ領域Ｂも含めた半導体基板１１０全体が樹脂層１０３で覆われる。
【００１２】
次いで、図７に示す工程では、内部接続端子１０２の上面１０２Ａが樹脂層１０３から露出するまで、樹脂層１０３を研磨する。このとき、樹脂層１０３の上面１０３Ａが内部接続端子１０２の上面１０２Ａと略面一となるように研磨を行う。これにより、図７に示す構造体の上面（具体的には、樹脂層１０３の上面１０３Ａ及び内部接続端子１０２の上面１０２Ａ）は、平坦な面になる。
【００１３】
次いで、図８に示す工程では、平坦な面とされた図７に示す構造体の上面に配線パターン１０４を形成する。具体的には、配線パターン１０４は、例えば、図７に示す構造体に金属箔（図示せず）を貼り付け、次いで、金属箔上を覆うようにレジスト（図示せず）を塗布し、次いで、このレジストを露光、現像することで配線パターン１０４の形成領域に対応する部分の金属箔上にレジスト膜（図示せず）を形成する。その後、上記レジスト膜をマスクとして金属箔をエッチングすることで、配線パターン１０４を形成する（サブトラクティブ法）。その後、レジスト膜を除去する。上記レジストの露光領域は、半導体基板１１０上に形成されたアライメント用パターン（図示せず）の位置を露光装置（図示せず）が検出することにより決定される。
【００１４】
但し、図６に示す工程において、半導体基板１１０の全体を覆うように樹脂層１０３を形成しているため、アライメント用パターンも樹脂層１０３に覆われており、安価なＣＣＤカメラを用いた露光装置（図示せず）では、アライメント用パターンを認識することはできない。そこで、赤外線又はＸ線透過機能を有した高価な露光装置（図示せず）で、樹脂層１０３を透過してアライメント用パターンを認識して、レジストの露光を行う。
【００１５】
次いで、図９に示す工程では、外部接続端子配設領域１０４Ａ以外の部分の配線パターン１０４を覆うように、樹脂層１０３上にソルダーレジスト１０６を形成する。次いで、図１０に示す工程では、半導体基板１１０の裏面側から半導体基板１１０を研磨して、半導体基板１１０を薄板化する。次いで、図１１に示す工程では、外部接続端子配設領域１０４Ａに外部接続端子１０７を形成する。
【００１６】
その後、切断位置Ｃに対応する部分の半導体基板１１０を切断することで、複数の半導体装置１００が製造される。この際、図６の工程において、スクライブ領域Ｂに対応する部分の半導体基板１１０上には樹脂層１０３が形成されているため、半導体基板１１０と共に樹脂層１０３も切断される（例えば、特許文献１参照）。
【特許文献１】特開２００２−３１３９８５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、従来の半導体装置１００の製造方法では、赤外線又はＸ線透過機能を有した露光装置を用いた場合、アライメント用パターンの検出精度が十分でないため、内部接続端子１０２に対する配線パターン１０４の形成位置の精度が低下してしまうという問題があった。
【００１８】
また、配線パターン１０４を形成するためのレジスト膜を形成する際に使用する赤外線又はＸ線透過機能を有した露光装置は、高価であるため、半導体装置１００の製造コストが増加してしまうという問題があった。
【００１９】
さらに、複数の半導体装置１００が製造される際に、半導体基板１１０と共に樹脂層１０３も切断されるが、半導体基板１１０上に形成された半導体チップ１０１と保護膜１１３とは密着性が良くないため、半導体チップ１０１と保護膜１１３との界面が剥離し、半導体装置１００の歩留まりが低下するという問題があった。
【００２０】
そこで本発明は、上述した問題点に鑑みてなされたものであり、内部接続端子に対する配線パターンの形成位置の精度を向上させることができると共に、半導体装置の製造コストの低減を図ることができ、さらに、半導体装置の歩留まりを向上させることのできる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明の一観点によれば、複数の半導体チップ形成領域、及び前記複数の半導体チップ形成領域の間に配置されたスクライブ領域を有する半導体基板を前記スクライブ領域で切断する工程を含む、電極パッドを有した半導体チップと、前記電極パッドに配設された内部接続端子と、前記半導体チップ上に形成された絶縁層と、前記絶縁層上に形成され前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、前記スクライブ領域にアライメント用パターンを形成するアライメント用パターン形成工程と、前記電極パッド上に前記内部接続端子を形成する内部接続端子形成工程と、支持体上に金属層と絶縁層とを順次積層し、積層された前記金属層及び前記絶縁層に前記スクライブ領域に対応する貫通溝を形成する貫通溝形成工程と、前記支持体の前記絶縁層側を、前記半導体基板の前記内部接続端子が形成された側に貼り付けて、前記半導体基板上に、前記スクライブ領域と対向する部分に貫通溝を有した前記絶縁層を形成する絶縁層形成工程と、前記支持体を前記内部接続端子側に押圧し、前記金属層と前記内部接続端子とを圧着させる圧着工程と、前記支持体を除去する支持体除去工程と、前記アライメント用パターンに基づき、前記配線パターンの形成位置のアライメントを行い、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、前記配線パターン形成工程後に、前記半導体基板を含む前記スクライブ領域の前記貫通溝内に露出する部分を切断する切断工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明の他の観点によれば、複数の半導体チップ形成領域、及び前記複数の半導体チップ形成領域の間に配置されたスクライブ領域を有する半導体基板を前記スクライブ領域で切断する工程を含む、電極パッドを有した半導体チップと、前記電極パッドに配設された内部接続端子と、前記半導体チップ上に形成された絶縁層と、前記絶縁層上に形成され前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、前記スクライブ領域にアライメント用パターンを形成するアライメント用パターン形成工程と、前記電極パッド上に前記内部接続端子を形成する内部接続端子形成工程と、支持体上に絶縁層を積層し、積層された前記絶縁層に前記スクライブ領域に対応する貫通溝を形成する貫通溝形成工程と、前記支持体の前記絶縁層側を、前記半導体基板の前記内部接続端子が形成された側に貼り付けて、前記半導体基板上に、前記スクライブ領域と対向する部分に貫通溝を有した前記絶縁層を形成する絶縁層形成工程と、前記支持体を前記内部接続端子側に押圧し、前記内部接続端子の上面を前記絶縁層から露出させる露出工程と、前記支持体を除去する支持体除去工程と、前記絶縁層上に、前記アライメント用パターンを露出する貫通溝を有する金属層を形成する金属層形成工程と、前記アライメント用パターンに基づき、前記配線パターンの形成位置のアライメントを行い、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、前記配線パターン形成工程後に、前記半導体基板を含む前記スクライブ領域の前記貫通溝内に露出する部分を切断する切断工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００２２】
本発明によれば、半導体基板上に形成される絶縁層に、スクライブ領域に形成されるアライメント用パターンを露出する貫通溝を設けることにより段差が形成されるので、アライメント用パターンの検出精度が十分でない赤外線又はＸ線透過機能を有した露光装置を用いなくても、アライメント用パターンの検出精度が十分であるＣＣＤカメラを用いた露光装置によりアライメント用パターンを認識することが可能となるので、内部接続端子に対する配線パターンの形成位置の精度を向上させることができる。
【００２３】
また、半導体基板上に形成される絶縁層に、スクライブ領域に形成されるアライメント用パターンを露出する貫通溝を設けることにより、赤外線又はＸ線透過機能を有した高価な露光装置を用いなくても、安価なＣＣＤカメラを用いた露光装置によりアライメント用パターンを認識することが可能となるので、半導体装置の製造コストの低減を図ることができる。
【００２４】
さらに、半導体基板上に形成される絶縁層に、スクライブ領域を露出する貫通溝を設けることにより、切断工程において、半導体基板のみが切断され、半導体チップと保護膜との界面が剥離することが抑制されるため、半導体装置の歩留まりを向上させることができる。
【発明の効果】
【００２５】
本発明によれば、内部接続端子に対する配線パターンの形成位置の精度を向上させることができると共に、半導体装置の製造コストの低減を図ることができ、さらに、半導体装置の歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００２６】
次に、図面に基づいて本発明の実施の形態について説明する。
【００２７】
（第１の実施の形態）
図１２は、本発明の第１の実施の形態に係る半導体装置の断面図である。図１２を参照するに、第１の実施の形態の半導体装置１０は、半導体チップ１１と、内部接続端子１２と、絶縁層１３と、配線パターン１４と、ソルダーレジスト１６と、外部接続端子１７とを有する。
【００２８】
半導体チップ１１は、半導体基板２１と、半導体集積回路２２と、複数の電極パッド２３と、保護膜２４とを有する。半導体基板２１は、半導体集積回路２２を形成するための基板である。半導体基板２１は、薄板化されている。半導体基板２１の厚さＴ1は、例えば、１００μｍ〜３００μｍとすることができる。半導体基板２１は、例えば、薄板化されたＳｉウエハが個片化されたものである。
【００２９】
半導体集積回路２２は、半導体基板２１の表面側に設けられている。半導体集積回路２２は、半導体基板２１に形成された拡散層（図示せず）、半導体基板２１上に積層された絶縁層（図示せず）、及び積層された絶縁層に設けられたビア（図示せず）及び配線等（図示せず）から構成されている。
【００３０】
電極パッド２３は、半導体集積回路２２上に複数設けられている。電極パッド２３は、半導体集積回路２２に設けられた配線（図示せず）と電気的に接続されている。電極パッド２３の材料としては、例えば、Ａｌを用いることができる。
【００３１】
保護膜２４は、半導体集積回路２２上に設けられている。保護膜２４は、半導体集積回路２２を保護するための膜である。保護膜２４としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。
【００３２】
内部接続端子１２は、電極パッド２３上に設けられている。内部接続端子１２は、半導体集積回路２２と配線パターン１４とを電気的に接続するためのものである。内部接続端子１２の高さＨ１は、例えば、１０μｍ〜６０μｍとすることができる。内部接続端子１２としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプは、例えば、ボンディング法やめっき法により形成することができる。
【００３３】
絶縁層１３は、内部接続端子１２の上面１２Ａを除く内部接続端子１２部分及び半導体チップ１１上を覆うように設けられている。内部接続端子１２の上面１２Ａは、絶縁層１３から露出されている。絶縁層１３の上面１３Ａは、内部接続端子１２の上面１２Ａと略面一とされている。絶縁層１３としては、例えば、粘着性を有したシート状の絶縁層（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の絶縁層（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。絶縁層１３の厚さＴ2は、例えば、１０μｍ〜６０μｍとすることができる。
【００３４】
配線パターン１４は、内部接続端子１２の上面１２Ａと接触するように、絶縁層１３の上面１３Ａに設けられている。配線パターン１４は、内部接続端子１２を介して、半導体集積回路２２と電気的に接続されている。配線パターン１４は、外部接続端子１７が配設される外部接続端子配設領域１４Ａを有する。配線パターン１４の材料としては、例えば、Ｃｕを用いることができる。配線パターン１４の厚さは、例えば、１２μｍとすることができる。
【００３５】
ソルダーレジスト１６は、外部接続端子配設領域１４Ａを除く配線パターン１４部分を覆うように絶縁層１３上に設けられている。
【００３６】
外部接続端子１７は、配線パターン１４の外部接続端子配設領域１４Ａに設けられている。外部接続端子１７は、マザーボード等の実装基板（図示せず）に設けられたパッドと電気的に接続される端子である。外部接続端子１７としては、例えば、はんだバンプを用いることができる。
【００３７】
なお、半導体装置１０の外周部において、半導体チップ１１と絶縁層１３との境界部分に生じている段差は、後述するように、半導体基板３１等を切断する際のダイシングブレード３５と切断位置Ｃとの位置ずれを考慮し、ダイシングブレード３５の位置ずれが発生した場合でも、ダイシングブレード３５が絶縁層１３に接触することなく、確実に半導体基板３１を含むスクライブ領域Ｂの貫通溝２６内に露出する部分を切断するために、ダイシングブレード３５と貫通溝２６の壁面との間に片側Ｗ２の隙間を設けているために生じるものである。
【００３８】
図１３〜図２８は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図であり、図２９は、アライメント用パターンの例を示す図（図１７に示す半導体装置の平面図）である。また、図３０〜３２は、アライメント用パターンの他の例を示す図であり、図３３は、半導体基板の平面図である。図１３〜図３２において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。また、図１６〜図３２において、Ａは複数の半導体装置形成領域（以下、「半導体装置形成領域Ａ」とする）、Ｂは複数の半導体装置形成領域を分離するスクライブ領域（以下、「スクライブ領域Ｂ」とする）、Ｃはダイシングブレードが半導体基板３１等を切断する位置（以下、「切断位置Ｃ」とする）を示している。
【００３９】
始めに、図１３に示す工程では、支持体２５の上面２５Ａに金属層３３を形成する。金属層３３は、後述する図２２に示す工程において、エッチングされて配線パターン１４となるものである。具体的には、金属層３３としてＣｕ箔を用意し、このＣｕ箔を支持体２５の上面２５Ａに貼り付ける。金属層３３の厚さＴ5は、例えば、１０μｍとすることができる。支持体２５としては、例えば、ダイシングテープ等のテープや、樹脂の板、金属の板等を用いることができる。また、支持体２５は光を透過させる材料でも、透過させない材料でもどちらでも構わない。
【００４０】
次いで、図１４に示す工程では、支持体２５上面２５Ａに形成された金属層３３の上面３３Ａに、絶縁層１３を積層する。絶縁層１３としては、粘着性を有したシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。粘着性を有したシート状の絶縁樹脂を用いた場合は、図１３に示す構造体の金属層３３の上面３３Ａにシート状の絶縁樹脂を貼り付けることで絶縁層１３を形成する。また、絶縁層１３としてペースト状の絶縁樹脂を用いた場合は、図１３に示す構造体の金属層３３の上面３３Ａに印刷法によりペースト状の絶縁層１３を形成し、その後、プリベークして絶縁層１３を半硬化させる。この半硬化した絶縁層１３は、接着性を有する。絶縁層１３の厚さＴ4は、例えば、２０μｍ〜１００μｍとすることができる。
【００４１】
次いで、図１５に示す工程では、図１４に示す構造体の金属層３３と絶縁層１３とを、例えばダイシング加工等によりプリカットし、貫通溝２６を設ける。貫通溝２６は、後述する図２０に示す工程において、半導体基板３１に設けられたアライメント用パターン２７が形成されたスクライブ領域Ｂが露出する位置に設けられる。
【００４２】
このように、金属層３３及び絶縁層１３に、アライメント用パターン２７が形成されたスクライブ領域Ｂに対応する貫通溝２６を設けることにより、図１９の工程において半導体チップ１１と絶縁層１３とを貼り合わせた後においても、アライメント用パターン２７は、半導体装置１０の表面側（半導体集積回路２２が形成される側）から認識可能となる。
【００４３】
次いで、図１６に示す工程では、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離するスクライブ領域Ｂとを有した半導体基板３１を準備する（図３３参照）。半導体基板３１は、薄板化され、かつ切断位置Ｃにおいて切断されることにより、先に説明した半導体基板２１（図１２参照）となるものである。半導体基板３１としては、例えば、Ｓｉウエハを用いることができる。半導体基板３１の厚さＴ３は、例えば、５００μｍ〜７７５μｍとすることができる。
【００４４】
次いで、図１７に示す工程では、半導体装置形成領域Ａに対応する半導体基板３１の表面側に、周知の手法により、半導体集積回路２２、電極パッド２３、及び保護膜２４を有した半導体チップ１１を形成する（半導体チップ形成工程）。電極パッド２３の材料としては、例えば、Ａｌを用いることができる。また、保護膜２４としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。
【００４５】
また、図１７に示す工程では、スクライブ領域Ｂにアライメント用パターン２７を形成する（アライメント用パターン形成工程）。アライメント用パターン２７は、配線パターンを形成する時等に露光装置で認識し、位置基準とするマークである。図２９に示すように、アライメント用パターン２７は、半導体基板３１のスクライブ領域Ｂの、例えば、半導体装置１０の対角の位置等に形成する。また、半導体装置１０の四隅等に形成しても構わない。
【００４６】
アライメント用パターン２７は、例えば、図２９に示すような円柱形状でよいが、図３０に示すような四角柱形状、図３１に示すような平面視長方形とされた四角柱形状、図３２に示すような十字が形成されるように４個配置された四角柱形状等でもよく、露光装置や貼り合わせ装置で認識可能な形状であれば、図２９〜図３２に示す形状以外でも構わない。また、アライメント用パターン２７は、例えば、Ａｌ層、Ｃｕ層、Ｔｉ層の単層あるいはこれらのうち少なくとも２つを積層させたものを用いることができる。また、スクライブ領域Ｂの幅は、例えば、０．２ｍｍとすることができる。この場合、アライメント用パターン２７は、例えば、円柱（例えば、直径０．１ｍｍ）とすることができる。このように、電極パッド２３とアライメント用パターン２７とを同一の工程で形成することで、製造工程を削減することが可能となるため、半導体装置１０の製造コストを低減することができる。なお、電極パッド２３及びアライメント用パターン２７は、別の工程で形成しても構わない。
【００４７】
次いで、図１８に示す工程では、複数の半導体装置形成領域Ａに設けられた複数の電極パッド２３上にそれぞれ内部接続端子１２を形成する（内部接続端子形成工程）。内部接続端子１２としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とＮｉ膜上に積層されるＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプは、例えば、ボンディング法により形成することができる。なお、図１８に示す工程で形成された複数の内部接続端子１２には、高さばらつきが存在する。
【００４８】
次いで、図１９に示す工程では、金属層３３及び絶縁層１３が形成された側の支持体２５（図１５に示す構造体）と、複数の半導体チップ１１が形成された側の半導体基板３１（図１８に示す構造体）とが対向するように絶縁層１３と半導体チップ１１とを貼り付ける。この際、図１５に示す構造体の貫通溝２６が、図１８に示す構造体のスクライブ領域Ｂを露出する位置に貼り合わせる。スクライブ領域Ｂと貫通溝２６との位置合わせの際には、貼り合せ装置でアライメント用パターン２７を認識し、アライメント用パターン２７を基準にして、貫通溝２６とスクライブ領域Ｂとの位置合わせを行ってもよい。アライメント用パターン２７を基準にして、図１５に示す構造体と図１８に示す構造体とを貼り合せることで、スクライブ領域Ｂに対する貫通溝２６の位置の精度を向上させることができる。
【００４９】
ここで、アライメント用パターン２７は、支持体２５に覆われているので、支持体２５が光を透過させる材料からなる場合には、特殊な機能を有さない貼り合せ装置を用いることができるが、支持体２５が光を透過させない材料からなる場合には、赤外線やＸ線を用いて透過機能を持たせた特殊な貼り合せ装置が必要になる。
【００５０】
貼り合わせた後、図１９に示す構造体を加熱した状態で、支持体２５を矢印方向に押圧して、金属層３３の上面３３Ａと複数の内部接続端子１２の上面１２Ａとを接触させて、金属層３３と内部接続端子１２とを圧着させる。また、図１９に示す構造体を加熱することにより、絶縁層１３は硬化する。圧着後の絶縁層１３の厚さＴ2は、例えば、１０μｍ〜６０μｍとすることができる。
【００５１】
次いで、図２０に示す工程では、図１９に示す支持体２５を除去する。貫通溝２６は、スクライブ領域Ｂ上に位置しているため、アライメント用パターン２７は、半導体装置１０の表面側（半導体集積回路２２が形成される側）から認識可能である。すなわち、アライメント用パターン２７の認識精度を低下させる赤外線やＸ線を用いて透過機能を持たせた高価な特殊露光装置が必要にならず、ＣＣＤカメラを用いた安価な露光装置を用いることができるため、アライメント用パターン２７を精度良く認識することができる。
【００５２】
次いで、図２１に示す工程では、金属層３３上にレジストを塗布し、次いで、このレジストを露光、現像することで配線パターン１４の形成領域に対応する部分の金属層３３上にレジスト膜３６を形成する。レジスト膜３６の露光領域は、アライメント用パターン２７の位置を露光装置が検出することにより決定される。
【００５３】
次いで、図２２に示す工程では、レジスト膜３６をマスクとして金属層３３をエッチングし、図２１においてレジスト膜３６が形成されていない部分の金属層３３を除去することで、配線パターン１４を形成する（配線パターン形成工程）。図２０〜図２２に示すように、本実施の形態では配線パターン１４をサブトラクティブ法により形成する例を示した。
【００５４】
次いで、図２３に示す工程では、図２２に示すレジスト膜３６を除去する。その後、配線パターン１４の粗化処理を行う。配線パターン１４の粗化処理は、黒化処理又は粗化エッチング処理のいずれかの方法により行うことができる。上記粗化処理は、配線パターン１４の上面及び側面に形成されるソルダーレジスト１６と配線パターン１４との密着性を向上させるためのものである。
【００５５】
このように、半導体基板３１上に形成される絶縁層１３に、スクライブ領域Ｂに形成されるアライメント用パターン２７を露出する貫通溝２６を設けることにより段差が形成されるので、ＣＣＤカメラを用いた露光装置によりアライメント用パターン２７を精度良く認識することが可能となるので、内部接続端子１２に対する配線パターン１４の形成位置の精度を向上させることができる。また、赤外線又はＸ線透過機能を有した高価な露光装置を用いなくても、安価なＣＣＤカメラを用いた露光装置によりアライメント用パターン２７を認識することが可能となるので、半導体装置の製造コストの低減を図ることができる。
【００５６】
次いで、図２４に示す工程では、外部接続端子配設領域１４Ａ及びスクライブ領域Ｂを除いた配線パターン１４部分と絶縁層１３上とを覆うように、ソルダーレジスト１６を形成する。
【００５７】
次いで、図２５に示す工程では、半導体基板３１の裏面側から半導体基板３１を研磨又は研削して、半導体基板３１を薄板化する。半導体基板３１の薄板化には、例えば、バックサイドグラインダーを用いることができる。薄板化後の半導体基板３１の厚さＴ6は、例えば、１００μｍ〜３００μｍとすることができる。
【００５８】
次いで、図２６に示す工程では、配線パターン１４の外部接続端子配設領域１４Ａに外部接続端子１７を形成する。これにより、複数の半導体装置形成領域Ａに半導体装置１０に相当する構造体が形成される。
【００５９】
次いで、図２７に示す工程では、半導体基板３１を含むスクライブ領域Ｂの貫通溝２６内に露出する部分を切断位置Ｃに沿って切断する（切断工程）。半導体基板３１等の切断は、例えば、ダイシングによって行う。ここで、ダイシングブレード３５の幅Ｗ１はスクライブ領域Ｂの幅以下に設定されている。また、例えば、ダイシング装置に起因するダイシングブレード３５と切断位置Ｃとの位置ずれを考慮し、ダイシングブレード３５の位置ずれが発生した場合でも、ダイシングブレード３５が絶縁層１３に接触することなく、確実に半導体基板３１を含むスクライブ領域Ｂの貫通溝２６内に露出する部分を切断するために、ダイシングブレード３５と貫通溝２６の壁面との間に片側Ｗ２の隙間を設けている。ダイシングブレード３５の幅Ｗ１は、例えば、０．０４ｍｍとすることができる。また、ダイシングブレード３５と貫通溝２６の壁面と隙間Ｗ２は、例えば、０．０８ｍｍとすることができる。
【００６０】
次いで、図２８に示す工程では、半導体基板３１等の切断は完了し、複数の半導体装置１０が製造される。なお、半導体装置１０の外周部において、半導体チップ１１と絶縁層１３との境界部分に生じている段差は、前述のように、半導体基板３１等を切断する際のダイシングブレード３５と切断位置Ｃとの位置ずれを考慮し、ダイシングブレード３５の位置ずれが発生した場合でも、ダイシングブレード３５が絶縁層１３に接触することなく、確実に半導体基板３１を含むスクライブ領域Ｂの貫通溝２６内に露出する部分を切断するために、ダイシングブレード３５と貫通溝２６の壁面との間に片側Ｗ２の隙間を設けているために生じるものである。
【００６１】
本実施の形態の半導体装置の製造方法によれば、半導体基板３１上に形成される絶縁層１３に、スクライブ領域Ｂに形成されるアライメント用パターン２７を露出する貫通溝２６を設けることにより段差が形成されるので、アライメント用パターン２７の検出精度が十分でない赤外線又はＸ線透過機能を有した露光装置を用いなくても、アライメント用パターン２７の検出精度が十分であるＣＣＤカメラを用いた露光装置によりアライメント用パターン２７を認識することが可能となるので、内部接続端子１２に対する配線パターン１４の形成位置の精度を向上させることができる。
【００６２】
また、半導体基板３１上に形成される絶縁層１３に、スクライブ領域Ｂに形成されるアライメント用パターン２７を露出する貫通溝２６を設けることにより、赤外線又はＸ線透過機能を有した高価な露光装置を用いなくても、安価なＣＣＤカメラを用いた露光装置によりアライメント用パターン２７を認識することが可能となるので、半導体装置１００の製造コストの低減を図ることができる。
【００６３】
さらに、半導体基板３１上に形成される絶縁層１３に、スクライブ領域Ｂを露出する貫通溝２６を設けることにより、切断工程において、半導体基板３１を含むスクライブ領域Ｂの貫通溝２６内に露出する部分が切断され、半導体チップ１１と保護膜１３との界面が剥離することが抑制されるため、半導体装置１００の歩留まりを向上させることができる。
【００６４】
（第２の実施の形態）
図３４は、本発明の第２の実施の形態に係る半導体装置の断面図である。図３４において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。図３４を参照するに、第２の実施の形態の半導体装置４０は、第１の実施の形態の半導体装置１０に設けられた配線パターン１４の代わりに、メタルシード層４２と金属膜４３とからなる配線パターン４１を設けた以外は半導体装置１０と同様に構成される。メタルシード層４２としては、例えば、Ｃｕ層等を用いることができる。また、メタルシード層４２の厚さＴ７は、例えば、０．５μｍ〜１．０μｍとすることができる。金属膜４３としては、例えば、Ｃｕ等を用いることができる。また、金属膜４３の厚さＴ８は、例えば、１０μｍ〜２０μｍとすることができる。
【００６５】
図３５〜図４６は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す図である。図３５〜図４６において、第２の実施の形態の半導体装置４０と同一構成部分には同一符号を付す。
【００６６】
図３５〜図４６を参照して、第２の実施の形態の半導体装置４０の製造方法について説明する。始めに、図３５に示す工程では、支持体２５の上面２５Ａに絶縁層１３を形成する。支持体２５としては、例えば、ダイシングテープ等のテープや、樹脂の板、金属の板等を用いることができる。また、支持体２５は光を透過させる材料でも、透過させない材料でもどちらでも構わない。
【００６７】
絶縁層１３としては、粘着性を有したシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。粘着性を有したシート状の絶縁樹脂を用いた場合は、支持体２５の上面２５Ａにシート状の絶縁樹脂を貼り付けることで絶縁層１３を形成する。また、絶縁層１３としてペースト状の絶縁樹脂を用いた場合は、支持体２５の上面２５Ａに印刷法によりペースト状の絶縁樹脂を形成し、その後、プリベークして絶縁樹脂を半硬化させる。この半硬化した絶縁樹脂は、接着性を有する。絶縁層１３の厚さＴ4は、例えば、２０μｍ〜１００μｍとすることができる。
【００６８】
次いで、図３６に示す工程では、図３５に示す構造体中の絶縁層１３を、例えばダイシング加工等によりプリカットし、貫通溝２６を設ける。貫通溝２６は、後述する図３８に示す工程において、半導体基板３１に設けられたスクライブ領域Ｂが露出する位置に設けられる。
【００６９】
このように、絶縁層１３に、アライメント用パターン２７が形成されたスクライブ領域Ｂに対応する貫通溝２６を設けることにより、図３７の工程において半導体チップ１１と絶縁層１３とを貼り合わせた後においても、アライメント用パターン２７は、半導体装置４０の表面側（半導体集積回路２２が形成される側）から認識可能となる。
【００７０】
次いで、第１の実施の形態で説明した図１６〜図１８に示す工程と同様な処理を行うことにより、図１８に示す構造体を形成する。この段階では、複数の内部接続端子１２には、高さのばらつきがある。
【００７１】
次いで、図３７に示す工程では、絶縁層１３が形成された側の支持体２５（図３６に示す構造体）と、複数の半導体チップ１１が形成された側の半導体基板３１（図１８に示す構造体）とが対向するように絶縁層１３と半導体チップ１１とを貼り付ける。この際、図３６に示す構造体の貫通溝２６が、図１８に示す構造体のスクライブ領域Ｂを露出する位置に貼り合わせる。スクライブ領域Ｂと貫通溝２６との位置合わせの際には、貼り合せ装置でアライメント用パターン２７を認識し、アライメント用パターン２７を基準にして、貫通溝２６とスクライブ領域Ｂとの位置合わせを行ってもよい。アライメント用パターン２７を基準にして、図３６に示す構造体と図１８に示す構造体とを貼り合せることで、スクライブ領域Ｂに対する貫通溝２６の位置の精度を向上させることができる。
【００７２】
ここで、アライメント用パターン２７は、支持体２５に覆われているので、支持体２５が光を透過させる材料からなる場合には、特殊な機能を有さない貼り合せ装置を用いることができるが、支持体２５が光を透過させない材料からなる場合には、赤外線やＸ線を用いて透過機能を持たせた特殊な貼り合せ装置が必要になる。
【００７３】
貼り合わせた後、図３７に示す構造体を加熱した状態で、支持体２５を矢印方向に押圧して、絶縁層１３の上面１３Ａと複数の内部接続端子１２の上面１２Ａとが略面一となるようにする。また、図３７に示す構造体を加熱することにより、絶縁層１３は硬化する。硬化後の絶縁層１３の厚さＴ2は、例えば、１０μｍ〜６０μｍとすることができる。
【００７４】
次いで、図３８に示す工程では、図３７に示す支持体２５を除去する。支持体２５を除去した後、内部接続端子１２の上面１２Ａに絶縁層１３が残った場合には、ドライ処理及びウエット処理により上面１２Ａに残った絶縁層１３を除去し、内部接続端子１２の上面１２Ａを絶縁層１３から露出させる。
【００７５】
次いで、図３９に示す工程では、図３８に示す構造体の上面（絶縁層１３の上部１３Ａと貫通溝２６の底面及び壁面）を覆うように、例えば、無電解メッキ等によりメタルシード層４２を形成する。メタルシード層４２と内部接続端子１２とは、電気的に接続される。メタルシード層４２としては、例えば、Ｃｕ層等を用いることができる。メタルシード層４２の厚さＴ７は、例えば、０．５μｍ〜１．０μｍとすることができる。
【００７６】
次いで、図４０に示す工程では、貫通溝２６の底面を露出する開口部４４Ａを有したレジスト膜４４を形成する。
【００７７】
次いで、図４１に示す工程では、開口部４４Ａの下方に配置された部分のメタルシード層４２のみをエッチングにより除去する。このように、開口部４４Ａの下方に配置された部分のメタルシード層４２のみを除去することで、貫通溝２６を介して、スクライブ領域Ｂ上に形成されたアライメント用パターン２７は、半導体装置４０の表面側から認識可能となる。この際、メタルシード層４２としてＣｕ層を用いた場合には、アライメント用パターン２７は、エッチングにより除去されないように、例えばＡｌ層で形成されている必要がある。
【００７８】
次いで、図４２に示す工程では、図４１に示すレジスト膜４４を除去する。次いで、図４３に示す工程では、メタルシード層４２の上面４２Ａにレジストを塗布し、レジストを露光、現像することで、配線形成領域に対応する開口部４５Ａを有したレジスト膜４５を形成する。上記レジストの露光領域は、スクライブ領域Ｂに形成されたアライメント用パターン２７の位置を露光装置（図示せず）が検出することにより決定される。
【００７９】
このように、半導体基板３１上に形成される絶縁層１３に、スクライブ領域Ｂに形成されるアライメント用パターン２７を露出する貫通溝２６を設けることにより段差が形成されるので、アライメント用パターン２７を精度良く認識することが可能となるので、内部接続端子１２に対する上記レジストの露光領域の位置精度を向上させることができる。
【００８０】
また、半導体基板３１上に形成される絶縁層１３に、スクライブ領域Ｂに形成されるアライメント用パターン２７を露出する貫通溝２６を設けることにより、赤外線又はＸ線透過機能を有した高価な露光装置を用いなくても、安価なＣＣＤカメラを用いた露光装置によりアライメント用パターン２７を認識することが可能となるので、半導体装置１００の製造コストの低減を図ることができる。
【００８１】
次いで、図４４に示す工程では、メタルシード層４２を給電層として、電解めっき法により、開口部４５Ａに金属膜４３を形成する。メタルシード層４２と金属膜４３とは、電気的に接続される。金属膜４３としては、例えば、Ｃｕ等を用いることができる。また、金属膜４３の厚さＴ８は、例えば、１０μｍ〜２０μｍとすることができる。
【００８２】
次いで、図４５に示す工程では、図４４に示すレジスト膜４５を除去する。次いで、図４６に示す工程では、金属膜４３が形成されていない領域のメタルシード層４２をエッチングによって除去することで、メタルシード層４２と金属膜４３とからなる配線パターン４１が形成される（配線パターン形成工程）。図３９〜図４６に示すように、本実施の形態では配線パターン４１をセミアディティブ法により形成する例を示した。
【００８３】
次いで、第１の実施の形態で説明した図２４〜図２８に示す工程と同様な処理を行うことにより、図３４に示す半導体装置４０が製造される。
【００８４】
本実施の形態の半導体装置の製造方法によれば、セミアディティブ法により配線パターン４１を形成するため、配線パターン４１の寸法精度を向上させることができる。なお、本実施の形態の半導体装置４０の製造方法は、第１の実施の形態の半導体装置１０の製造方法と同様の効果を得ることができる。
【００８５】
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【産業上の利用可能性】
【００８６】
本発明は、平面視した状態で半導体チップと略同じ大きさであり、半導体チップが配線パターンにフリップチップ接続された半導体装置の製造方法に適用できる。
【図面の簡単な説明】
【００８７】
【図１】従来の半導体装置の断面図である。
【図２】半導体基板の平面図である。
【図３】従来の半導体装置の製造工程を示す図（その１）である。
【図４】従来の半導体装置の製造工程を示す図（その２）である。
【図５】従来の半導体装置の製造工程を示す図（その３）である。
【図６】従来の半導体装置の製造工程を示す図（その４）である。
【図７】従来の半導体装置の製造工程を示す図（その５）である。
【図８】従来の半導体装置の製造工程を示す図（その６）である。
【図９】従来の半導体装置の製造工程を示す図（その７）である。
【図１０】従来の半導体装置の製造工程を示す図（その８）である。
【図１１】従来の半導体装置の製造工程を示す図（その９）である。
【図１２】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図１３】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図１４】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図１５】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図１６】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。
【図１７】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。
【図１８】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。
【図１９】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。
【図２０】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。
【図２１】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。
【図２２】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。
【図２３】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。
【図２４】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。
【図２５】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。
【図２６】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。
【図２７】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１５）である。
【図２８】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１６）である。
【図２９】アライメント用パターンの例を示す図（図１７に示す半導体装置の平面図）である。
【図３０】アライメント用パターンの他の例を示す図（その１）である。
【図３１】アライメント用パターンの他の例を示す図（その２）である。
【図３２】アライメント用パターンの他の例を示す図（その３）である。
【図３３】半導体基板の平面図である。
【図３４】本発明の第２の実施の形態に係る半導体装置の断面図である。
【図３５】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図３６】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図３７】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図３８】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その４）である。
【図３９】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その５）である。
【図４０】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その６）である。
【図４１】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その７）である。
【図４２】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その８）である。
【図４３】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その９）である。
【図４４】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。
【図４５】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。
【図４６】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。
【符号の説明】
【００８８】
１０，４０，１００  半導体装置
１１，１０１  半導体チップ
１２，１０２  内部接続端子
１２Ａ，１３Ａ，２５Ａ，３３Ａ，４２Ａ，１０２Ａ，１０３Ａ  上面
１３，１０３  絶縁層
１４，４１，１０４  配線パターン
１４Ａ，４１Ａ，１０４Ａ  外部接続端子配設領域
１６，１０６  ソルダーレジスト
１７，１０７  外部接続端子
２１，３１，１０９，１１０  半導体基板
２２，１１１  半導体集積回路
２３，１１２  電極パッド
２４，１１３  保護膜
２５  支持体
２６  貫通溝
２７  アライメント用パターン
３３  金属層
３３Ｂ  下面
３５  ダイシングブレード
３６、４４，４５  レジスト膜
４２  メタルシード層
４３  金属膜
４４Ａ，４５Ａ  開口部
Ａ  半導体装置形成領域
Ｂ  スクライブ領域
Ｃ  切断位置
Ｔ1〜Ｔ８  厚さ
Ｈ１  高さ
Ｗ1，Ｗ２  幅
【図１】
0005064157.tif 000002
【図２】
0005064157.tif 000003
【図３】
0005064157.tif 000004
【図４】
0005064157.tif 000005
【図５】
0005064157.tif 000006
【図６】
0005064157.tif 000007
【図７】
0005064157.tif 000008
【図８】
0005064157.tif 000009
【図９】
0005064157.tif 000010
【図１０】
0005064157.tif 000011
【図１１】
0005064157.tif 000012
【図１２】
0005064157.tif 000013
【図１３】
0005064157.tif 000014
【図１４】
0005064157.tif 000015
【図１５】
0005064157.tif 000016
【図１６】
0005064157.tif 000017
【図１７】
0005064157.tif 000018
【図１８】
0005064157.tif 000019
【図１９】
0005064157.tif 000020
【図２０】
0005064157.tif 000021
【図２１】
0005064157.tif 000022
【図２２】
0005064157.tif 000023
【図２３】
0005064157.tif 000024
【図２４】
0005064157.tif 000025
【図２５】
0005064157.tif 000026
【図２６】
0005064157.tif 000027
【図２７】
0005064157.tif 000028
【図２８】
0005064157.tif 000029
【図２９】
0005064157.tif 000030
【図３０】
0005064157.tif 000031
【図３１】
0005064157.tif 000032
【図３２】
0005064157.tif 000033
【図３３】
0005064157.tif 000034
【図３４】
0005064157.tif 000035
【図３５】
0005064157.tif 000036
【図３６】
0005064157.tif 000037
【図３７】
0005064157.tif 000038
【図３８】
0005064157.tif 000039
【図３９】
0005064157.tif 000040
【図４０】
0005064157.tif 000041
【図４１】
0005064157.tif 000042
【図４２】
0005064157.tif 000043
【図４３】
0005064157.tif 000044
【図４４】
0005064157.tif 000045
【図４５】
0005064157.tif 000046
【図４６】
0005064157.tif 000047