(57)【特許請求の範囲】
【請求項１】
パルス電力を通過させるに充分な電圧時間積を有する複数の変圧器の一次コイルの一端をそれぞれ個別に第一の半導体スイッチを介して直流電源の一極に接続し、該変圧器の一次コイルの他端は一括第二の半導体スイッチを介して直流電源の他極に接続し、各変圧器の一次コイルと各第一の半導体スイッチの接続点と直流電源の他極との間にそれぞれ第一のダイオードを定常時電流の流れない極性として接続し、変圧器の一次コイルと第二の半導体スイッチの接続点と直流電源の一極との間にそれぞれ第二のダイオードを定常時電流の流れない極性として接続し、前記各変圧器の二次コイルを直列に接続して一次コイルに加わる電圧により二次コイルに誘起される電圧を第三のダイオードを介して負荷に印加することを特徴とする高速パルス電源装置。
【請求項２】
パルスの通電期間中第二の半導体スイッチを継続してオンにするとともに通電開始時は複数の第一の半導体スイッチを同時にオンにし、負荷電流が立ち上がった後においては電流が一定になるように第一の半導体スイッチをオン、オフする駆動信号を生成する制御手段を設けたことを特徴とする請求項１に記載の高速パルス電源装置。
【請求項３】
制御手段を、パルス幅制御により第一の半導体スイッチに与える駆動信号を生成するものとし、駆動信号をパルス幅制御の基準となるキャリアの１周期ごとに各第一の半導体スイッチに対して順次与えるものとしたことを特徴とする請求項１または２に記載の高速パルス電源装置。
【請求項４】
パルス電力を通過させるに充分な電圧時間積を有する複数の変圧器の一次コイルの一端をそれぞれ個別に第一の半導体スイッチを介して直流電源の一極に接続し、該変圧器の一次コイルの他端は一括第二の半導体スイッチを介して直流電源の他極に接続し、各変圧器の一次コイルと各第一の半導体スイッチの接続点と直流電源の他極との間にそれぞれ第一のダイオードを定常時電流の流れない極性として接続し、変圧器の一次コイルと第二の半導体スイッチの接続点と直流電源の一極との間にそれぞれ第二のダイオードを定常時電流の流れない極性として接続し、前記各変圧器の二次コイルと別途設けたスイッチング電源の出力とを直列に接続し、各変圧器の一次コイルに加わる電圧により二次コイルに誘起される電圧とスイッチング電源の出力電圧とを加え合わせて負荷に印加することを特徴とする高速パルス電源装置。
【請求項５】
スイッチング電源をパルス幅制御により出力が制御されるものとし、そのパルス幅制御の基準となるキャリアを第一の半導体スイッチのパルス幅制御の基準となるキャリアと位相の異なる同一周期としたことを特徴とする請求項４に記載の高速パルス電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気めっき等に使用する高速パルス電源装置に関するものである。
【背景技術】
【０００２】
ある種の電気めっき、電解研磨等の処理をする場合、パルス電流を流すとその仕上がりが良くなることが知られている。本願発明者はこのような用途に好適な高速パルス電源装置を考えて特許出願中であり、特許文献１として公開されている。この発明は、パルス電力を通過させるに充分な電圧時間積を有する変圧器と、該変圧器の一次側各端子と直流電源両極との間にそれぞれ接続される半導体スイッチと、変圧器一次側と半導体スイッチとの接続点と直流電源の他極との間に定常時電流の流れない極性にそれぞれ接続されるダイオードと、変圧器の二次側に接続され前記半導体スイッチの導通時に負荷に直流電力を供給するダイオードとから構成したものである。
【０００３】
この発明では負荷電流の開閉が電圧の高い変圧器の一次側で行われることから開閉を行う半導体スイッチは小さな電流容量のものでよい利点がある。また、電流立ち上がり後は半導体スイッチの開閉動作により電流を一定に保つことができることから直流電源電圧を高くすることができるので、電流の立ち上がりの早い良好な波形のパルス電流を得ることができ、電流立ち下がり時には変圧器に発生する電圧が利用できるので、減衰抵抗を使用することなく立ち下がりを早くすることができるという利点を有するものである。
【０００４】
ところが、より高度なめっき等の処理のためにより通電時間の短いパルス電流が求められることがあり、その場合にはそれに対応したより短い立ち上がり時間が求められることとなって通電の立ち上がり時により高い出力電圧が必要となる。これに対し、特許文献１に示されている電源装置では、電流立ち上がり後は半導体スイッチの開閉動作により電流を一定に保つようにしているので、電流の立ち上がりを早くするために直流電源電圧を高くすると、電流立ち上がり後に半導体スイッチのオン時間を短くすることが必要になる。そのため高速な半導体スイッチであっても応答が困難になり、半導体スイッチが応答することができても出力電流のリップルが大きくなるという問題があった。
【特許文献１】特開２００２−３０４９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記の問題点を解決し、通電の立ち上がり時には高い出力電圧により立ち上がりを早くすることができ、電流立ち上がり後は低い出力電圧により出力電流のリップルを小さく抑えることができる、高速パルス電源装置を提供するためになされたものである。
【課題を解決するための手段】
【０００６】
上記の問題を解決するためになされた請求項１の発明の高速パルス電源装置は、パルス電力を通過させるに充分な電圧時間積を有する複数の変圧器の一次コイルの一端をそれぞれ個別に第一の半導体スイッチを介して直流電源の一極に接続し、該変圧器の一次コイルの他端は一括第二の半導体スイッチを介して直流電源の他極に接続し、各変圧器の一次コイルと各第一の半導体スイッチの接続点と直流電源の他極との間にそれぞれ第一のダイオードを定常時電流の流れない極性として接続し、変圧器の一次コイルと第二の半導体スイッチの接続点と直流電源の一極との間にそれぞれ第二のダイオードを定常時電流の流れない極性として接続し、前記各変圧器の二次コイルを直列に接続して一次コイルに加わる電圧により二次コイルに誘起される電圧を第三のダイオードを介して負荷に印加することを特徴とするものである。
【０００７】
ここにおいて、パルスの通電期間中第二の半導体スイッチを継続してオンにするとともに通電開始時は複数の第一の半導体スイッチを同時にオンにし、負荷電流が立ち上がった後においては電流が一定になるように第一の半導体スイッチをオン、オフする駆動信号を生成する制御手段を設けることが好ましく、制御手段を、パルス幅制御により第一の半導体スイッチに与える駆動信号を生成するものとし、駆動信号をパルス幅制御の基準となるキャリアの１周期ごとに各第一の半導体スイッチに対して順次与えるものとすることが好ましい。
【０００８】
また、同一の問題を解決するためになされた請求項４の発明の高速パルス電源装置は、パルス電力を通過させるに充分な電圧時間積を有する複数の変圧器の一次コイルの一端をそれぞれ個別に第一の半導体スイッチを介して直流電源の一極に接続し、該変圧器の一次コイルの他端は一括第二の半導体スイッチを介して直流電源の他極に接続し、各変圧器の一次コイルと各第一の半導体スイッチの接続点と直流電源の他極との間にそれぞれ第一のダイオードを定常時電流の流れない極性として接続し、変圧器の一次コイルと第二の半導体スイッチの接続点と直流電源の一極との間にそれぞれ第二のダイオードを定常時電流の流れない極性として接続し、前記各変圧器の二次コイルと別途設けたスイッチング電源の出力とを直列に接続し、各変圧器の一次コイルに加わる電圧により二次コイルに誘起される電圧とスイッチング電源の出力電圧とを加え合わせて負荷に印加することを特徴とするものである。ここにおいて、スイッチング電源をパルス幅制御により出力が制御されるものとし、そのパルス幅制御の基準となるキャリアを第一の半導体スイッチのパルス幅制御の基準となるキャリアと位相の異なる同一周期とすることが好ましい。
【発明の効果】
【０００９】
請求項１の発明によれば、パルスの通電開始時には複数の第一の半導体スイッチが同時にオンになるので複数の変圧器の二次電圧の合計の高い電圧が負荷に加わり、電流が早く立ち上がることになる。また、電流が立ち上がった後は電流が一定になるように第一の半導体スイッチがオン、オフされるが、第一の半導体スイッチが同時にオンになる期間が短くなり、さらには同時にオンになるのが１個になる。これにより出力電圧が低くなるので第一の半導体スイッチのオン時間が極端に短くなることはなく、駆動信号をパルス幅制御の基準となるキャリアの１周期ごとに各第一の半導体スイッチに対して順次与えるものとしておけば、各第一の半導体スイッチのスイッチング周波数が低下するので、第一の半導体スイッチのスイッチング損失が低く抑えられ、出力電流のリップルが小さくなる利点がある。
【００１０】
また、請求項４の発明によれば、スイッチング電源の出力が直列に接続してあるので、パルスの通電開始時には複数の変圧器の二次電圧とスイッチング電源の出力電圧の合計の高い電圧が負荷に加わり、電流が早く立ち上がることになる。また、電流が立ち上がった後は電流が一定になるように第一の半導体スイッチとスイッチング電源が制御され、通電時間の長いパルスの場合にはスイッチング電源から負荷に電流が供給されるので、変圧器を電圧時間積の小さなものとすることができる利点がある。さらに、スイッチング電源をパルス幅制御により出力が制御されるものとし、そのパルス幅制御の基準となるキャリアを第一の半導体スイッチのパルス幅制御の基準となるキャリアと位相の異なる同一周期とした場合には、第一の半導体スイッチとスイッチング電源が同時に動作するときの出力電圧、出力電流のリップルが小さくなる利点がある。
【発明を実施するための最良の形態】
【００１１】
次に、本発明を実施するための最良の形態について、図を参照しながら具体的に説明する。
図１は請求項１の発明の実施の形態を示す主回路の結線図であって、整流器１、コンデンサ２により交流入力端子３から供給される交流電力を直流電力に変換する直流電源が設けてある。この直流電源のプラス極には複数の第一の半導体スイッチである半導体スイッチ４ａ、４ｂ、４ｃのプラス極と第二のダイオードであるダイオード５のカソードが接続してあり、該半導体スイッチ４ａ、４ｂ、４ｃのマイナス極にはそれぞれアノードを直流電源のマイナス極に接続した第一のダイオードであるダイオード６ａ、６ｂ、６ｃのカソードが接続してある。また、ダイオード５のアノードにはマイナス極を直流電源のマイナス極に接続した第二の半導体スイッチである半導体スイッチ７のプラス極が接続してある。
【００１２】
半導体スイッチ４ａ、４ｂ、４ｃのマイナス極と半導体スイッチ７のプラス極の間にはそれぞれ変圧器８ａ、８ｂ、８ｃの一次コイルが接続してあり、該変圧器８ａ、８ｂ、８ｃの二次コイルは直列に接続したうえ第三のダイオードであるダイオード９を介して出力端子１０に接続してある。前記ダイオード９は半導体スイッチ４ａ、４ｂ、４ｃのいずれかと半導体スイッチ７がオンになって変圧器８ａ、８ｂ、８ｃの一次コイルに電圧が加わったとき、二次コイルに誘起される電圧による電流が流れる極性としておく。これらの半導体スイッチ４ａ、４ｂ、４ｃ及び７、ダイオード５及び６ａ、６ｂ、６ｃとダイオード９には高速な素子を使用するのが望ましい。また、変圧器８ａ、８ｂ、８ｃはパルス電力を通過させるに充分な電圧時間積を有するものとしておく。変圧器８ａ、８ｂ、８ｃは鉄心をカットし、カット面にギャップを挿入することにより電圧時間積を大きくすることができる。
【００１３】
図２は図１に示す構成の高速パルス電源装置を制御する制御装置の一例を示すブロック図であって、電流センサーによって計測される出力電流の検出信号を設定された基準信号と比較する誤差増幅器１１と、基準となるクロック信号を発生するクロック生成回路１２と、該クロック生成回路１２が発生するクロックを基準として三角波のキャリア信号を生成するキャリア信号生成回路１３と、誤差増幅器１１の出力である誤差信号に基準電圧を加算する加算器１４と、前記キャリア信号生成回路１３が生成するキャリア信号と加算器１４の出力である比較信号とを比較して比較信号がキャリア信号の値を上回る間出力を生じる第一の比較器１５と、基準電圧を選択するスイッチ１６、１７、１８とから構成してある。
【００１４】
前記クロック生成回路１２が発生するクロック信号はキャリア信号生成回路１３の他パルス幅検出回路１９及び駆動信号生成回路２０に加えてあり、第一の比較器１５の出力はパルス幅検出回路１９及び駆動信号生成回路２０に加えてある。パルス幅検出回路１９はクロック信号の立ち上がりから第一の比較器１５の出力の立ち上がりまでの時間を計測することにより第一の比較器１５が発生するパルス幅を計測し、そのパルス幅が上限又は下限に達すると検出信号を発生するものであり、その検出信号はモード切替回路２１に加えてある。
【００１５】
モード切替回路２１はパルス幅検出回路１９が発生する検出信号によりモードを切り替えるもので、モード切替回路２１の出力によりスイッチ１６、１７、１８の開閉、駆動信号生成回路２０の条件設定が行われる。駆動信号生成回路２０はモード切替回路２１の出力により設定される条件と、第一の比較器１５の出力と、クロックとに基づいて半導体スイッチ４ａ、４ｂ、４ｃの駆動信号Ａ、Ｂ、Ｃを生成する。また、２２は誤差信号と基準電圧とを比較して誤差信号が基準電圧以下であると検出信号を出力する第二の比較器であり、該第二の比較器２２の検出信号はモード切替回路２１に加えてある。なお、Ｄは駆動信号生成回路２０から出力される半導体スイッチ７の駆動信号である。
【００１６】
図３乃至図５は前記構成の制御装置の各部の波形を示すものであり、Ｐはクロック信号、Ｑはキャリア信号と比較信号、Ｒは第一の比較器１５の出力信号、Ａ、Ｂ、Ｃは半導体スイッチ４ａ、４ｂ、４ｃを駆動する駆動信号である。Ｑでは三角波がキャリア信号を、水平な直線が誤差信号をそれぞれ示しており、いずれも誤差信号は右半分が左半分より大きくなっている。図３は誤差信号が比較的小さい場合を示しており、キャリア信号の振幅を３Ｖ、誤差信号の振幅を最大９Ｖ、スイッチ１６、１７、１８で選択される基準電圧をそれぞれ０Ｖ、−３Ｖ、−６Ｖとすれば誤差信号が３Ｖ以下の場合に相当する。
【００１７】
この状態ではスイッチ１７、１８が開、スイッチ１６が閉となって０Ｖの基準電圧が選択され、第一の比較器１５には誤差信号がそのまま比較信号として加わり、比較信号がキャリア信号の値を上回る間Ｒのように出力を生じる。第一の比較器１５の出力は駆動信号生成回路２０に加えられ、駆動信号生成回路２０は図３に示すように第一の比較器１５の出力をクロック信号の１周期ごとに順次駆動信号Ａ、Ｂ、Ｃに振り分ける。したがって、駆動信号Ａ、Ｂ、Ｃはそれぞれ第一の比較器１５の出力と同じ幅になる。誤差信号が大きくなって比較信号が大きくなると第一の比較器１５の出力のパルス幅が増大し、比較信号が３Ｖになるとパルス幅は上限に達することになる。パルス幅検出回路１９はそれを検出してモード切替回路２１に検出信号を送る。モード切替回路２１はスイッチ１６、１８を開、スイッチ１７を閉とし、その状態を記憶する。
【００１８】
スイッチ１７が閉になると−３Ｖの基準電圧が選択され、加算器１４は誤差信号にその基準電圧を加算して第一の比較器１５に比較信号として加えることになる。図４はこの状態を示しており、比較信号は誤差信号から３Ｖ減じた値となって誤差信号が３Ｖ〜６Ｖのとき比較信号は０Ｖ〜３Ｖとなる。駆動信号生成回路２０はモード切替回路２１からの信号により条件設定され、第一の比較器１５の出力の立ち上がりで駆動信号Ａ、Ｂ、Ｃを順次立ち上げ、それぞれクロック１個分後の第一の比較器１５の出力の立ち下がりで駆動信号Ａ、Ｂ、Ｃを順次立ち下げ、これを繰り返す。これにより駆動信号Ａ、Ｂ、Ｃはそれぞれ第一の比較器１５の出力にクロック１周期分が加わった幅となる。
【００１９】
誤差信号がさらに大きくなると第一の比較器１５の出力のパルス幅が増大し、誤差信号が６Ｖ、比較信号が３Ｖになるとパルス幅は上限に達することになる。パルス幅検出回路１９はそれを検出し、モード切替回路２１に検出信号を送る。モード切替回路２１はその信号と記憶していた現在の状態によりスイッチ１６、１７を開、スイッチ１８を閉とし、その状態を記憶する。スイッチ１８が閉になると−６Ｖの基準電圧が選択され、比較信号は誤差信号から６Ｖ減じた値となって誤差信号が６Ｖ〜９Ｖのとき比較信号は０Ｖ〜３Ｖとなる。
【００２０】
図５はこの状態を示しており、駆動信号生成回路２０はモード切替回路２１からの信号により条件設定され、第一の比較器１５の出力の立ち上がりで駆動信号Ａ、Ｂ、Ｃを順次立ち上げ、それぞれクロック２個分後の第一の比較器１５の出力の立ち下がりで駆動信号Ａ、Ｂ、Ｃを順次立ち下げ、これを繰り返す。これにより駆動信号Ａ、Ｂ、Ｃはそれぞれ第一の比較器１５の出力にクロック２周期分が加わった幅となる。誤差信号がさらに大きくなると第一の比較器１５の出力のパルス幅が増大し、誤差信号が９Ｖ、比較信号が３Ｖになるとパルス幅は上限に達することになる。パルス幅検出回路１９はパルス幅が上限に達したことを検出してモード切替回路２１に検出信号を送るが、モード切替回路２１はスイッチ１６、１７、１８や駆動信号生成回路２０の状態を変化させることはない。
【００２１】
次に、誤差信号が小さくなると第一の比較器１５の出力のパルス幅が減少し、誤差信号が６Ｖ、比較信号が０Ｖになるとパルス幅は下限に達することになる。パルス幅検出回路１９はそれを検出し、モード切替回路２１に検出信号を送る。モード切替回路２１はその信号と記憶していた現在の状態によりスイッチ１６、１８を開、スイッチ１７を閉とし、その状態を記憶する。スイッチ１７が閉になると前記のように−３Ｖの基準電圧が選択され、図４に示す状態に戻ることになる。駆動信号生成回路２０も図４に示す条件に戻り、駆動信号Ａ、Ｂ、Ｃはそれぞれ第一の比較器１５の出力にクロック１周期分が加わった幅となる。
【００２２】
さらに誤差信号が小さくなると第一の比較器１５の出力のパルス幅が減少し、誤差信号が３Ｖ、比較信号が０Ｖになるとパルス幅は下限に達することになる。パルス幅検出回路１９はそれを検出し、モード切替回路２１に検出信号を送る。モード切替回路２１はその信号と記憶していた現在の状態によりスイッチ１７、１８を開、スイッチ１６を閉とし、その状態を記憶する。スイッチ１６が閉になると前記のように０Ｖの基準電圧が選択され、図３に示す状態に戻ることになる。駆動信号生成回路２０も図３に示す条件に戻り、第一の比較器１５の出力をクロック信号の１周期ごとに順次駆動信号Ａ、Ｂ、Ｃに振り分け、駆動信号Ａ、Ｂ、Ｃはそれぞれ第一の比較器１５の出力と同じ幅になる。
【００２３】
以上説明したように、このように構成された制御装置では駆動信号Ａ、Ｂ、Ｃの幅が誤差信号の大きさの変化により変化し、第一の比較器１５の出力と同幅、あるいは第一の比較器１５の出力にクロックの１周期分または２周期分が加わった幅のいずれかになる。これにより図４に示す駆動信号Ａ、Ｂ、Ｃが第一の比較器１５の出力にクロックの１周期分が加わった幅の時には、駆動信号Ａ、Ｂ、Ｃの内２個同時に駆動信号が存在する期間が生じ、図５に示す駆動信号Ａ、Ｂ、Ｃが第一の比較器１５の出力にクロックの２周期分が加わった幅の時には、駆動信号Ａ、Ｂ、Ｃの内３個同時に駆動信号が存在する期間が生じることになる。
【００２４】
ここで、駆動信号が第一の比較器１５の出力と同幅から第一の比較器１５の出力にクロックの２周期分が加わった幅に変化するとき、あるいはその逆の変化をするときは必ず第一の比較器１５の出力にクロックの１周期分が加わった幅の状態を経て変化することになる。第二の比較器２２は誤差信号が基準電圧以下であるとモード切替回路２１に検出信号を送るので、基準電圧を３Ｖとしておけば誤差信号が３Ｖ以下となったときモード切替回路２１は駆動信号Ａ、Ｂ、Ｃが第一の比較器１５の出力と同幅になるように駆動信号生成回路２０の条件を設定する。これにより、６Ｖ以上であった誤差信号が急激に３Ｖ以下になった場合には、直ちに駆動信号Ａ、Ｂ、Ｃが第一の比較器１５の出力と同幅になる。
【００２５】
以下このように構成された高速パルス電源装置の動作について説明する。図６は１個のパルスが出力されるときの要部の波形を示すもので、Ａ、Ｂ、Ｃはそれぞれ半導体スイッチ４ａ、４ｂ、４ｃの駆動信号、Ｄは半導体スイッチ７の駆動信号であり、Ｇは出力電圧、Ｈは出力電流である。交流入力端子３から供給された交流電力は整流器１により直流電力に変換され、コンデンサ２に貯えられている。パルスの通電開始とともに半導体スイッチ４ａ、４ｂ、４ｃにはまず第一の比較器１５の出力と同幅の駆動信号が与えられるが、パルスの通電開始時は出力電流がゼロであり誤差信号は最大となるので、駆動信号は急速に第一の比較器１５の出力にクロックの１周期分が加わった幅になり、さらに第一の比較器１５の出力にクロックの２周期分が加わった幅になる。また、半導体スイッチ７にはパルスの通電期間中連続して駆動信号が与えられる。
【００２６】
半導体スイッチ４ａ、４ｂ、４ｃ及び半導体スイッチ７はそれぞれ駆動信号が与えられるとオンになり、変圧器８ａ、８ｂ、８ｃの一次コイルに直流電圧が加えられる。これにより変圧器８ａ、８ｂ、８ｃの二次側に電圧が誘起し、ダイオード９を通して負荷に電流が流れる。変圧器８ａ、８ｂ、８ｃの一次コイルには、半導体スイッチ４ａ、４ｂ、４ｃがオンの間は半導体スイッチ４ａ、４ｂ、４ｃと半導体スイッチ７を通って電流が流れ、半導体スイッチ４ａ、４ｂ、４ｃがオフになると半導体スイッチ７とダイオード６ａ、６ｂ、６ｃを通って電流が流れる。
【００２７】
駆動信号が第一の比較器１５の出力にクロックの２周期分が加わった幅になっている状態では、半導体スイッチ４ａ、４ｂ、４ｃの全てに駆動信号が同時に与えられる期間が存在するので、その間は変圧器８ａ、８ｂ、８ｃの一次コイル全てに同時に直流電圧が加えられ、負荷には変圧器８ａ、８ｂ、８ｃの二次コイル全ての電圧の合計が加わることになる。これにより負荷には高い電圧が加わり、電流を早く立ち上がらせることになる。負荷に流れる電流が立ち上がって設定電流に近づき、誤差信号が小さくなると駆動信号は第一の比較器１５の出力にクロックの１周期分が加わった幅になる。
【００２８】
駆動信号が第一の比較器１５の出力にクロックの１周期分が加わった幅になると半導体スイッチ４ａ、４ｂ、４ｃの３個中２個に駆動信号が同時に与えられる期間が存在するようになり、その間は変圧器８ａ、８ｂ、８ｃの一次コイル３個中２個に同時に直流電圧が加えられ、負荷には変圧器８ａ、８ｂ、８ｃの二次コイル２個の電圧の合計が加わることになる。さらに誤差信号が小さくなると駆動信号は第一の比較器１５の出力と同幅になる。駆動信号が第一の比較器１５の出力と同幅になると半導体スイッチ４ａ、４ｂ、４ｃの３個中１個だけに駆動信号が与えられることになり負荷には変圧器８ａ、８ｂ、８ｃの二次コイル１個の電圧が加わることになる。
【００２９】
このようにして、誤差信号が大きいときには変圧器８ａ、８ｂ、８ｃの二次電圧の３個分、やや大きいときには２個分、小さいときには１個分の合計が負荷に加わり、加算された高い電圧により電流が早く立ち上がった後は電圧が低くなり、電流が一定になるように制御される。電流が急激に立ち上がって誤差電圧が小さくなり、６Ｖ以上から３Ｖ以下にまで急激に変化した場合には第二の比較器２２により検出され、駆動信号Ａ、Ｂ、Ｃが第一の比較器１５の出力と同幅になり、負荷に加わるのは変圧器８ａ、８ｂ、８ｃの１個分の電圧となるので電流がオーバーシュートすることはない。
【００３０】
また、前記構成の制御装置では半導体スイッチ４ａ、４ｂ、４ｃに与える駆動信号がクロックの１周期ごとにずれて立ち上がるようになっているので、半導体スイッチ４ａ、４ｂ、４ｃはクロックの１周期ごとに順次オンになることとなる。これにより各半導体スイッチ４ａ、４ｂ、４ｃのスイッチング周波数はキャリア周波数の３分の１となり、スイッチング損失が低減する利点がある。さらに、クロックの１周期ごとに半導体スイッチ４ａ、４ｂ、４ｃのいずれかがオンになることから出力電圧、出力電流のリップルが小さくなるという利点がある。
【００３１】
パルスの通電期間中、変圧器８ａ、８ｂ、８ｃの一次コイルには一方向の電圧が加えられ、鉄心が飽和する方向に向かうが、変圧器８ａ、８ｂ、８ｃはこの間のパルス電力を通過させるに充分な電圧時間積を有するものとしてあるので飽和にまで到ることはない。変圧器８ａ、８ｂ、８ｃにはこの間の励磁電流により磁気エネルギーが蓄積される。パルスの通電期間が終わると、半導体スイッチ４ａ、４ｂ、４ｃと半導体スイッチ７は全てオフになる。変圧器８ａ、８ｂ、８ｃの一次コイルに流れていた電流はダイオード６ａ、６ｂ、６ｃとダイオード５を通してコンデンサ２に流れ込み、変圧器８ａ、８ｂ、８ｃに蓄積された磁気エネルギーが回収されるので鉄心の磁束がリセットされ、次回のパルス電力を通過させることが可能となる。このとき変圧器８ａ、８ｂ、８ｃの一次コイルには電流を引き続き流す方向のそれまでとは逆極性の電圧が発生し、この逆極性の電圧は変圧器８ａ、８ｂ、８ｃの二次コイルに誘起され、この逆電圧が負荷に加わって負荷電流を急速に減衰させる。
【００３２】
図７は請求項４の発明の実施の形態を示す主回路の結線図であって、整流器３１、コンデンサ３２により交流入力端子３３から供給される交流電力を直流電力に変換する直流電源が設けてある。この直流電源のプラス極には第一の半導体スイッチである半導体スイッチ３４ａ、３４ｂのプラス極と第二のダイオードであるダイオード３５のカソードが接続してあり、該半導体スイッチ３４ａ、３４ｂのマイナス極にはそれぞれアノードを直流電源のマイナス極に接続した第一のダイオードであるダイオード３６ａ、３６ｂのカソードが接続してある。また、ダイオード３５のアノードにはマイナス極を直流電源のマイナス極に接続した第二の半導体スイッチである半導体スイッチ３７のプラス極が接続してあり、半導体スイッチ３４ａ、３４ｂのマイナス極と半導体スイッチ３７のプラス極の間にはそれぞれ変圧器３８ａ、３８ｂの一次コイルが接続してある。
【００３３】
さらに、直流電源のプラス極には半導体スイッチ３９ａ、３９ｂのプラス極が接続してあり、該半導体スイッチ３９ａ、３９ｂのマイナス極にはそれぞれマイナス極を直流電源のマイナス極に接続した半導体スイッチ４０ａ、４０ｂが接続してある。半導体スイッチ３９ａ、４０ａの接続点と半導体スイッチ３９ｂ、４０ｂの接続点との間には変圧器４１の一次コイルが接続してあり、該変圧器４１の二次コイルにはセンタータップを設けるとともに両端にそれぞれダイオード４２ａ、４２ｂを接続し、整流回路が構成してある。さらにこの整流回路と前記変圧器３８ａ、３８ｂの二次コイルを直列に接続し、出力端子４３に接続してある。
【００３４】
変圧器３８ａ、３８ｂの二次コイルを直列に接続するに際しては、半導体スイッチ３４ａ、３４ｂのいずれかと半導体スイッチ３７がオンになって変圧器３８ａ、３８ｂの一次コイルに電流が流れたとき、その一次コイルに流れる電流により二次コイルに誘起される電流がダイオード４２ａ、４２ｂを流れる極性としておく。この第二の実施の形態のものにおいても、変圧器３８ａ、３８ｂはパルス電力を通過させるに充分な電圧時間積を有するものとし、半導体スイッチ３４ａ、３４ｂ及び３７と半導体スイッチ３９ａ、３９ｂ、４０ａ、４０ｂ、ダイオード３５及び３６ａ、３６ｂとダイオード４２ａ、４２ｂには高速な素子を使用するのが望ましい。
【００３５】
この構成では、半導体スイッチ３９ａ、３９ｂ、半導体スイッチ４０ａ、４０ｂ、変圧器４１、ダイオード４２ａ、４２ｂがいわゆるスイッチング電源を構成しており、図１に示す構成のもので３回路あった半導体スイッチ４ａ、４ｂ、４ｃと変圧器８ａ、８ｂ、８ｃからなる回路の内１回路をスイッチング電源で置き換えた形となっているが、そのままスイッチング電源を加えた形としても良いことは言うまでもない。図１に示す構成のもので直列接続した変圧器８ａ、８ｂ、８ｃの二次コイルに接続してあるダイオード９は、変圧器４１の二次コイルに接続されたダイオード４２ａ、４２ｂがその役割を果たすので、取り除くことができる。
【００３６】
図８は図７に示す高速パルス電源装置用の制御装置の一例を示すブロック図であって、基本的なところは図２に示すものと同一であり、同一部分には同一符号が付してある。異なるのは第三の比較器４４を設け、キャリア信号生成回路１３を位相が１８０度異なる２個のキャリア信号を発生するものとし、発生するキャリア信号の一方を第一の比較器１５に、他方を第三の比較器４４に加えるようにしたことと、駆動信号生成回路２０の構成と動作を異なるものとしたことである。駆動信号生成回路２０はモード切替回路２１の出力により設定される条件と、第一の比較器１５の出力と、第三の比較器４４の出力と、クロックとに基づいて、半導体スイッチ３４ａ、３４ｂ及び３７の駆動信号Ａ、Ｂ及びＤと半導体スイッチ３９ａと４０ｂ及び３９ｂ、４０ａの駆動信号Ｅ及びＦを生成する。
【００３７】
図９乃至図１１は前記構成の制御装置の各部の波形を示すものであり、Ｐはクロック信号、Ｑはキャリア信号と比較信号、Ｒは第一の比較器１５の出力信号、Ｓは第三の比較器４４の出力信号、Ａ、Ｂは半導体スイッチ３４ａ、３４ｂを駆動する駆動信号、Ｅは半導体スイッチ３９ａと４０ｂの駆動信号、Ｆは半導体スイッチ３９ｂと４０ａの駆動信号である。Ｑでは実線の三角波が第一の比較器１５に加えるキャリア信号を、点線の三角波が第三の比較器４４に加えるキャリア信号を、水平な直線が誤差信号をそれぞれ示しており、いずれも誤差信号は右半分が左半分より大きくなっている。
【００３８】
図９は誤差信号が比較的小さい場合を示しており、キャリア信号の振幅を３Ｖ、誤差信号の振幅を最大９Ｖ、スイッチ１６、１７、１８で選択される基準電圧をそれぞれ０Ｖ、−３Ｖ、−６Ｖとすれば誤差信号が３Ｖ以下の場合に相当する。この状態では第一の比較器１５及び第三の比較器４４には誤差信号がそのまま比較信号として加わり、比較信号がキャリア信号の値を上回る間それぞれＲ、Ｓのように出力を生じる。駆動信号生成回路２０は図９に示すように第三の比較器４４の出力信号を交互に駆動信号Ｅ、Ｆに振り分けて出力し、駆動信号Ａ、Ｂには出力しない。これにより半導体スイッチ３９ａ、３９ｂ、４０ａ、４０ｂの駆動信号は第三の比較器４４の出力信号と同幅に、半導体スイッチ３４ａ、３４ｂの駆動信号は幅ゼロになる。
【００３９】
誤差信号が大きくなって３Ｖになると第一の比較器１５の出力のパルス幅は上限に達することになる。パルス幅検出回路１９は検出信号を発し、それを受けたモード切替回路２１はスイッチ１６、１８を開、スイッチ１７を閉としてその状態を記憶する。図１０はこの状態を示しており、比較信号は誤差信号から３Ｖ減じた値となる。駆動信号生成回路２０は第三の比較器４４の出力のパルス幅とは無関係な最大幅の駆動信号を駆動信号Ｅ、Ｆに交互に出力し、第一の比較器１５の出力信号を交互に駆動信号Ａ、Ｂに振り分けて出力する。これにより半導体スイッチ３９ａ、３９ｂ、４０ａ、４０ｂの駆動信号は最大幅に、半導体スイッチ３４ａ、３４ｂの駆動信号は第一の比較器１５の出力信号と同幅になる。
【００４０】
誤差信号がさらに大きくなって誤差信号が６Ｖ、比較信号が３Ｖになると第一の比較器１５の出力のパルス幅は上限に達することになる。パルス幅検出回路１９は検出信号を発し、それを受けたモード切替回路２１はスイッチ１６、１７を開、スイッチ１８を閉としてその状態を記憶する。図１１はこの状態を示しており、比較信号は誤差信号から６Ｖ減じた値となる。駆動信号生成回路２０は第三の比較器４４の出力のパルス幅とは無関係な最大幅の駆動信号を駆動信号Ｅ、Ｆに交互に出力し、第一の比較器１５の出力の立ち上がりで駆動信号Ａ、Ｂを交互に立ち上げ、それぞれクロック１個分後の第一の比較器１５の出力の立ち下がりで駆動信号Ａ、Ｂを立ち下げ、これを繰り返す。これにより半導体スイッチ３９ａ、３９ｂ、４０ａ、４０ｂの駆動信号は最大幅に、半導体スイッチ３４ａ、３４ｂの駆動信号は第一の比較器１５の出力にクロック１周期分が加わった幅になる。
【００４１】
誤差信号がさらに大きくなると第一の比較器１５の出力のパルス幅が増大し、誤差信号が９Ｖ、比較信号が３Ｖになるとパルス幅は上限に達することになる。誤差信号が９Ｖを超えることはなく、パルス幅検出回路１９はパルス幅が上限に達したことを検出してモード切替回路２１に検出信号を送るが、モード切替回路２１はスイッチ１６、１７、１８や駆動信号生成回路２０の状態を変化させることはない。ここから誤差信号が小さくなった場合には、前記図２に示す制御装置と同様に図１０に示す状態から図９に示す状態に戻ることになる。
【００４２】
前記のように駆動信号Ａ、Ｂは誤差信号の大きさにより、幅ゼロ、第一の比較器１５の出力のパルス幅と同幅、第一の比較器１５の出力にクロック１周期分が加わった幅のいずれかとなり、駆動信号Ｅ、Ｆは第三の比較器４４の出力のパルス幅と同幅、第三の比較器４４の出力のパルス幅とは無関係な最大幅のいずれかになる。駆動信号Ａ、Ｂが第一の比較器１５の出力にクロックの１周期分が加わった幅の時には駆動信号Ａ、Ｂが同時に出力される期間が生じることになる。誤差信号が急激に小さくなり、６Ｖ以上から３Ｖ以下になった場合には第二の比較器２２がモード切替回路２１に検出信号を送るので、モード切替回路２１は駆動信号Ａ、Ｂが幅ゼロに、駆動信号Ｅ、Ｆが第三の比較器４４の出力のパルス幅と同幅になるように駆動信号生成回路２０の条件を設定する。
【００４３】
このように構成された高速パルス電源装置は次に説明するように動作する。図１２は１個のパルスが出力されるときの要部の波形を示すもので、Ａ、Ｂはそれぞれ半導体スイッチ３４ａ、３４ｂの駆動信号、Ｄは半導体スイッチ３７の駆動信号、Ｅは半導体スイッチ３９ａと４０ｂの駆動信号、Ｆは半導体スイッチ３９ｂと４０ａの駆動信号であり、Ｇは出力電圧、Ｈは出力電流である。交流入力端子３３から供給された交流電力は整流器３１、により直流電力に変換され、コンデンサ３２に貯えられている。半導体スイッチ３９ａと４０ｂ、半導体スイッチ３９ｂと４０ａに駆動信号を与える際に絶縁しておく必要があることは言うまでもない。
【００４４】
パルスの通電開始とともに半導体スイッチ３９ａ、３９ｂ、４０ａ、４０ｂにはまず第三の比較器４４の出力と同幅の駆動信号が与えられるが、パルスの通電開始時は出力電流がゼロであり誤差信号は最大となるので、半導体スイッチ３９ａ、３９ｂ、４０ａ、４０ｂに与えられる駆動信号は急速に最大幅になる。また、半導体スイッチ３４ａ、３４ｂに与えられる駆動信号は幅ゼロから急速に第一の比較器１５の出力のパルス幅と同幅になり、さらに第一の比較器１５の出力にクロック１周期分が加わった幅になる。半導体スイッチ３７にはパルスの通電期間中連続して駆動信号が与えられる。
【００４５】
駆動信号が与えられると半導体スイッチ３９ａ、４０ｂと半導体スイッチ３９ｂ、４０ａは交互にオンになり変圧器４１の一次コイルには交流電流が流れる。この変圧器４１の二次コイルに誘起した交流電力はダイオード４２ａ、４２ｂにより整流される。また、半導体スイッチ３４ａ、３４ｂ及び半導体スイッチ３７がオンになり、変圧器３８ａ、３８ｂの一次コイルに直流電圧が加えられる。これにより変圧器３８ａ、３８ｂの二次側に電圧が誘起し、ダイオード４２ａ、４２ｂを通して負荷に電流が流れる。変圧器３８ａ、３８ｂの一次コイルには、半導体スイッチ３４ａ、３４ｂがオンの間は半導体スイッチ３４ａ、３４ｂと半導体スイッチ３７を通って電流が流れ、半導体スイッチ３４ａ、３４ｂがオフになると半導体スイッチ３７とダイオード３６ａ、３６ｂを通って電流が流れる。
【００４６】
半導体スイッチ３４ａ、３４ｂに与えられる駆動信号が第一の比較器１５の出力にクロック１周期分が加わった幅になった状態では、半導体スイッチ３４ａ、３４ｂに駆動信号が同時に与えられる期間が存在するので、その間は半導体スイッチ３４ａ、３４ｂが同時にオンになり、変圧器３８ａ、３８ｂの一次コイルに同時に直流電圧が加えられ、負荷には変圧器３８ａ、３８ｂの二次コイル２個分の電圧とダイオード４２ａ、４２ｂにより整流された電圧の合計が加わることになる。これにより負荷には高い電圧が加わり、電流を早く立ち上がらせることになる。以後半導体スイッチ３９ａ、３９ｂ、４０ａ、４０ｂ及び半導体スイッチ３４ａ、３４ｂは駆動信号に従ってオン、オフを繰り返し、半導体スイッチ３７はオンの状態を継続する。
【００４７】
負荷に流れる電流が立ち上がって設定電流に近づき誤差信号が小さくなると半導体スイッチ３４ａ、３４ｂには第一の比較器１５の出力と同幅の駆動信号が与えられるようになる。これにより負荷には変圧器３８ａ、３８ｂの二次コイルいずれか１個の電圧とダイオード４２ａ、４２ｂにより整流された電圧の合計が加わることになる。さらに誤差信号が小さくなると半導体スイッチ３４ａ、３４ｂに駆動信号が与えられなくなり、負荷にはダイオード４２ａ、４２ｂにより整流された電圧だけが加わることになる。これよりさらに誤差信号が小さくなると、半導体スイッチ３９ａ、３９ｂ、４０ａ、４０ｂに与えられる駆動信号の幅が減少し、負荷に流れる電流が一定に制御される。
【００４８】
このようにして、誤差信号が大きいときには変圧器３８ａ、３８ｂの２個分、やや大きいときには１個分の電圧がダイオード４２ａ、４２ｂにより整流された電圧に加算されて負荷に加わり、誤差信号が小さいときにはダイオード４２ａ、４２ｂにより整流された電圧だけが負荷に加わる。これにより高い電圧により電流が早く立ち上がった後は電圧が低くなり、電流が一定になるように制御される。電流が急激に立ち上がり、誤差電圧が急激に３Ｖ以下にまで小さくなった場合には、駆動信号Ａ、Ｂが幅ゼロに、駆動信号Ｅ、Ｆが第三の比較器４４の出力のパルス幅と同幅になるので、負荷に加わるのはダイオード４２ａ、４２ｂにより整流された電圧だけとなり、電流がオーバーシュートすることはない。
【００４９】
半導体スイッチ３４ａ、３４ｂに与えられる駆動信号をクロックの１周期ごとに交互に立ち上がるようにしておけば、それぞれの半導体スイッチ３４ａ、３４ｂはクロックの１周期毎に交互にオンになることになる。これにより出力電圧、出力電流のリップルは小さくなり、半導体スイッチ３４ａ、３４ｂのスイッチング周波数がキャリア周波数の２分の１となることでスイッチング損失が低減する利点がある。また、半導体スイッチ３９ａ、３９ｂ、４０ａ、４０ｂの駆動信号を生成するキャリアと半導体スイッチ３４ａ、３４ｂの駆動信号を生成するキャリアを位相の異なる同一周期のものとしておけば、半導体スイッチ３９ａと４０ｂ又は半導体スイッチ３９ｂと４０ａがオンになる時期と半導体スイッチ３４ａ、３４ｂがオンになる時期とがずれることになり、さらに出力電圧、出力電流のリップルが小さくなるという利点がある。
【００５０】
パルスの通電期間が終わると、半導体スイッチ３４ａ、３４ｂと半導体スイッチ３７は全てオフになる。変圧器３８ａ、３８ｂの一次コイルに流れていた電流がダイオード３６ａ、３６ｂとダイオード３５を通してコンデンサ３２に流れ込み、変圧器３８ａ、３８ｂに蓄積された磁気エネルギーが回収され、鉄心の磁束がリセットされること、変圧器３８ａ、３８ｂの一次コイルに逆極性の電圧が発生すること、その電圧が二次コイルに誘起され、逆電圧が負荷に加わって負荷電流を急速に減衰させることは。図１に示す構成のものと同様である。このとき、半導体スイッチ３９ａ、３９ｂ、４０ａ、４０ｂも全てオフとなり、スイッチング電源としての動作を停止することになる。
【００５１】
以上説明したように、前記の各実施の形態のものによれば、パルスの通電開始時は複数の変圧器８ａ、８ｂ、８ｃの二次電圧の合計、あるいは複数の変圧器３８ａ、３８ｂの二次電圧と半導体スイッチ３９ａ、３９ｂ、４０ａ、４０ｂ、変圧器４１及びダイオード４２ａ、４２ｂから構成されるスイッチング電源の出力電圧の合計の高い電圧が負荷に加わるので電流が早く立ち上がることになる。電流が立ち上がった後は変圧器８ａ、８ｂ、８ｃの二次電圧の２個分又は１個分の電圧、あるいはスイッチング電源の出力電圧に変圧器３８ａ、３８ｂの二次電圧の１個分が加わった電圧又はスイッチング電源の出力電圧が負荷に加わることになり、電圧が低いので一定電流に制御する場合にも各半導体スイッチのオン時間が極端に短くなることがなく、電流のリップルが小さくなる利点がある。
【００５２】
なお、前記実施の形態のものではいずれも半導体スイッチ４ａ、４ｂ、４ｃあるいは半導体スイッチ３４ａ、３４ｂをパルス幅制御し、駆動信号の幅が広いときに結果的に３個あるいは２個の半導体スイッチが同時にオンになる期間が生じるようにしているが、通電開始時には強制的に同時に駆動信号を与えるようにすることも可能である。強制的に同時に駆動信号を与えるようにすれば、半導体スイッチ４ａ、４ｂ、４ｃあるいは半導体スイッチ３４ａ、３４ｂは継続して同時にオンになり、電流の立ち上がりをより早くすることができる。
【図面の簡単な説明】
【００５３】
【図１】請求項１の発明の構成を示す主回路の結線図である。
【図２】制御装置の構成を示すブロック図である。
【図３】駆動信号の波形を示す図である。
【図４】駆動信号の波形を示す図である。
【図５】駆動信号の波形を示す図である。
【図６】動作時の要部の波形図である。
【図７】請求項４の発明の構成を示す主回路の結線図である。
【図８】制御装置の構成を示すブロック図である。
【図９】駆動信号の波形を示す図である。
【図１０】駆動信号の波形を示す図である。
【図１１】駆動信号の波形を示す図である。
【図１２】動作時の要部の波形図である。
【符号の説明】
【００５４】
１  整流器
２  コンデンサ
３  交流入力端子
４ａ、４ｂ、４ｃ  半導体スイッチ
５  ダイオード
６ａ、６ｂ、６ｃ  ダイオード
７  半導体スイッチ
８ａ、８ｂ、８ｃ  変圧器
９  ダイオード
１０  出力端子
１１  誤差増幅器
１２  クロック生成回路
１３  キャリア信号生成回路
１４  加算器
１５  第一の比較器
１６、１７、１８  スイッチ
１９  パルス幅検出回路
２０  駆動信号生成回路
２１  モード切替回路
２２  第二の比較器
３１  整流器
３２  コンデンサ
３３  交流入力端子
３４ａ、３４ｂ  半導体スイッチ
３５、３６ａ、３６ｂ  ダイオード
３７  半導体スイッチ
３８ａ、３８ｂ  変圧器
３９ａ、３９ｂ、４０ａ、４０ｂ  半導体スイッチ
４１  変圧器
４２ａ、４２ｂ  ダイオード
４３  出力端子
４４  第三の比較器
【図１】
0004964106.tif 000002
【図２】
0004964106.tif 000003
【図３】
0004964106.tif 000004
【図４】
0004964106.tif 000005
【図５】
0004964106.tif 000006
【図６】
0004964106.tif 000007
【図７】
0004964106.tif 000008
【図８】
0004964106.tif 000009
【図９】
0004964106.tif 000010
【図１０】
0004964106.tif 000011
【図１１】
0004964106.tif 000012
【図１２】
0004964106.tif 000013