(57)【特許請求の範囲】
【請求項１】
表示パネルと、
階調電源電圧を受け取り、前記階調電源電圧に対応する基準電圧を出力する演算増幅器と、
前記基準電圧から複数の階調電圧を発生する、前記演算増幅器の出力に接続された抵抗ラダーと、
前記複数の階調電圧から画素データに対応する階調電圧を選択し、前記選択された階調電圧で、前記表示パネルのデータ線を駆動する駆動回路
とを具備し、
前記演算増幅器の前記出力には、インピーダンス調整回路が接続され、
前記インピーダンス調整回路は、
入力が前記演算増幅器の入力に共通に接続された保持アンプと、
前記保持アンプの出力と前記演算増幅器の出力との間に接続された抵抗素子
とを備える
表示装置。
【請求項２】
表示パネルと、
階調電源電圧を受け取り、前記階調電源電圧に対応する基準電圧を出力する演算増幅器と、
前記基準電圧から複数の階調電圧を発生する、前記演算増幅器の出力に接続された抵抗ラダーと、
前記複数の階調電圧から画素データに対応する階調電圧を選択し、前記選択された階調電圧で、前記表示パネルのデータ線を駆動する駆動回路
とを具備し、
前記演算増幅器の前記出力には、インピーダンス調整回路が接続され、
前記演算増幅器は、
前記階調電源電圧を受け取る入力段と、
入力が前記入力段の出力に接続され、前記基準電圧を出力する出力段
とを備え、
前記インピーダンス調整回路は、入力が前記入力段の出力に接続された保持アンプと、
前記保持アンプの出力と前記出力段の出力との間に接続された抵抗素子
とを備える
表示装置。
【請求項３】
請求項１又は２に記載の表示装置であって、
前記演算増幅器と前記駆動回路は、同一の表示パネルドライバに集積化されている
表示装置。
【請求項４】
階調電源電圧を受け取り、前記階調電源電圧に対応する基準電圧を出力する演算増幅器と、
前記基準電圧から複数の階調電圧を発生する、前記演算増幅器の出力に接続された抵抗ラダーと、
前記複数の階調電圧から画素データに対応する階調電圧を選択し、前記選択された階調電圧で、表示パネルのデータ線を駆動する駆動回路とを具備し、
前記演算増幅器の前記出力には、インピーダンス調整回路が接続され、
前記インピーダンス調整回路は、
入力が前記演算増幅器の入力に共通に接続された保持アンプと、
前記保持アンプの出力と前記演算増幅器の出力との間に接続された抵抗素子
とを備える
表示パネルドライバ。
【請求項５】
階調電源電圧を受け取り、前記階調電源電圧に対応する基準電圧を出力する演算増幅器と、
前記基準電圧から複数の階調電圧を発生する、前記演算増幅器の出力に接続された抵抗ラダーと、
前記複数の階調電圧から画素データに対応する階調電圧を選択し、前記選択された階調電圧で、表示パネルのデータ線を駆動する駆動回路
とを具備し、
前記演算増幅器の前記出力には、インピーダンス調整回路が接続され、
前記演算増幅器は、
前記階調電源電圧を受け取る入力段と、
入力が前記入力段の出力に接続され、前記基準電圧を出力する出力段
とを備え、
前記インピーダンス調整回路は、入力が前記入力段の出力に接続された保持アンプと、
前記保持アンプの出力と前記出力段の出力との間に接続された抵抗素子
とを備える
表示パネルドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、及び表示パネルドライバに関しており、特に、表示パネルで使用可能な階調のそれぞれに対応する階調電圧を発生するための技術に関する。
【背景技術】
【０００２】
液晶表示パネルその他の表示パネルを電圧駆動によって駆動する表示パネルドライバには、しばしば、階調電圧発生回路が搭載される。階調電圧発生回路とは、表示パネルで使用可能な階調のそれぞれに対応する階調電圧を発生する回路のことである。典型的な表示パネルドライバでは、階調電圧発生回路で発生された階調電圧が各画素の階調を示す画素データに応じて選択され、各画素は、選択された階調電圧で駆動される。例えば、特開２００２−２５８８１６号公報は、γ電圧信号群（即ち、階調電圧）を発生する電位生成回路と、電位生成回路の出力に接続されたインピーダンス変換回路と、インピーダンス変換回路から出力されるγ電圧信号に基づいて画像データ信号を画像信号に変換する液晶駆動回路を備えた液晶駆動装置を開示している。電位生成回路によるγ電圧信号の生成には、Ｄ／Ａコンバータが使用されている。インピーダンス変換回路には、オペアンプ（演算増幅器）が使用されている。
【０００３】
図１は、階調電圧発生回路を搭載するＬＣＤドライバ（liquid crystal display  driver）によって液晶表示パネルを駆動する液晶表示装置の典型的な構成を示すブロック図である。図１の液晶表示装置１００は、液晶表示パネル１と、階調電源２と、ＬＣＤドライバ３と、走査線ドライバ４とを備えている。
【０００４】
液晶表示パネル１は、データ線５と、走査線６と、データ線５と走査線６とが交差する位置に設けられた画素７とを備えている。各画素７は、ＴＦＴ（thin film transistor）８と、画素電極９ａとを備えている。画素電極９ａは、共通電位ＶＣＯＭを有する共通電極９ｂに対向するように設けられており、画素電極９ａと共通電極９ｂとの間に液晶が満たされている。
【０００５】
階調電源２は、階調電源電圧ＶＥ１〜ＶＥｍをＬＣＤドライバ３に供給する。後述されるように、階調電源電圧ＶＥ１〜ＶＥｍは、階調電圧Ｖ１〜Ｖｎを発生するために使用される。
【０００６】
ＬＣＤドライバ３は、各画素の階調を示す画素データＤＩＮに応じて液晶表示パネル１のデータ線５を駆動する。詳細には、ＬＣＤドライバ３は、データレジスタ１１と、ラッチ回路１２と、階調電圧発生回路１１３と、Ｄ／Ａコンバータ１４と、出力回路１５とで構成される。データレジスタ１１は、各画素７の階調を示す画素データＤＩＮを受け取って保存する。ラッチ回路１２は、ストローブ信号ＳＴに応答してデータレジスタ１１から画素データＤＩＮをラッチし、ラッチした画素データＤＩＮをＤ／Ａコンバータ１４に転送する。階調電圧発生回路１１３は、階調電源２から受け取った階調電源電圧ＶＥ１〜ＶＥｍから階調電圧Ｖ１〜Ｖｎを発生する。Ｄ／Ａコンバータ１４は、ラッチ回路１２から受け取った画素データＤＩＮに応じて階調電圧Ｖ１〜Ｖｎを選択し、選択された階調電圧を出力回路１５に出力する。出力回路１５は、データ線５のそれぞれに接続されている電圧フォロア（図示されない）から構成されており、各データ線５を、Ｄ／Ａコンバータ１４から供給された階調電圧に対応する駆動電圧に駆動する。
【０００７】
走査線ドライバ４は、液晶表示パネル１の走査線６を順次に駆動する。ある走査線６が活性化された状態でデータ線５が駆動されると、活性化された走査線６に接続されている画素７にデータ線５を介して駆動電圧が書き込まれ、これにより、各画素７が駆動される。
【０００８】
図２は、階調電源２と階調電圧発生回路１１３の構成の例を示す回路図である。階調電源２は、定電圧発生回路２１と、抵抗ラダー２２とを備えている。定電圧発生回路２１は、抵抗ラダー２２の両端に所定の電圧を印加する。抵抗ラダー２２は、その各タップから階調電源電圧ＶＥ１〜ＶＥｍを出力する。階調電源電圧ＶＥ１〜ＶＥｍを調節可能にするために、抵抗ラダー２２は、隣接するタップの間の抵抗値が可変であるように構成される。階調電源電圧ＶＥ１〜ＶＥｍは、液晶表示パネル１の特性に応じて最適に調節される。
【０００９】
階調電圧発生回路１１３は、演算増幅器２３と、階調電圧発生用抵抗ラダー２４とを備えている。以下では、必要がある場合には、符号「２３」に添字を付し、これによって演算増幅器２３を相互に区別する場合がある。演算増幅器２３１〜２３ｍは、それぞれ、階調電源電圧ＶＥ１〜ＶＥｍから基準電圧ＶＳ１〜ＶＳｍを生成する電圧フォロアとして機能する。各演算増幅器２３ｉは、基本的には、階調電源電圧ＶＥｉと同一の基準電圧ＶＳｉを出力するが、その動作によって基準電圧ＶＳｉを微調整することも可能である。基準電圧ＶＳ１〜ＶＳｍは、階調電圧発生用抵抗ラダー２４の各入力タップに出力される。階調電圧発生用抵抗ラダー２４は、基準電圧ＶＳ１〜ＶＳｍの供給を受け、その出力タップから階調電圧Ｖ１〜Ｖｎを発生する。隣接する出力タップの間の抵抗値は、液晶表示パネル１のガンマカーブに応じて決定される。
【００１０】
図１、図２には、階調電圧発生回路１１３の演算増幅器２３が一つのＬＣＤドライバ３の階調電圧発生用抵抗ラダー２４を駆動する構成が示されているが、階調電源２及び階調電圧発生回路１１３の構成は様々に変更され得る。例えば、演算増幅器２３は、ＬＣＤドライバ３に内蔵されるのではなく、定電圧発生回路２１と抵抗ラダー２２と共に、外部の専用ＩＣに集積化されることがある。また、図３に示されているように、演算増幅器２３１〜２３ｍが複数のＬＣＤドライバ３に共有され、一組の演算増幅器２３１〜２３ｍが複数の階調電圧発生用抵抗ラダー２４を駆動するために使用されることもある。この場合、演算増幅器２３１〜２３ｍは、複数のＬＣＤドライバ３に分散して集積化される。図３の例では、２つの演算増幅器２３２ｉ−１、２３２ｉがＬＣＤドライバ３ｉに内蔵される例が示されている。演算増幅器２３をＬＣＤドライバ３に内蔵する構成は、コストを低減するために有効である。演算増幅器２３を専用ＩＣに集積化する構成は、液晶表示装置１００の部品の数を増加させコスト面では有利でない。
【００１１】
階調電圧発生用抵抗ラダー２４を駆動する演算増幅器２３は、発振を起こさずに安定して動作するように設計される必要がある。安定な動作を行うために考慮すべき事項の一つが、演算増幅器２３の負荷の大きさである。演算増幅器２３の負荷は、階調電圧発生用抵抗ラダー２４の抵抗値、及び、演算増幅器２３の出力に接続される配線の容量ＣＰ１〜ＣＰｍによって定まる。従って、演算増幅器２３は、階調電圧発生用抵抗ラダー２４の抵抗値および負荷容量ＣＰ１〜ＣＰｍに応じて適切に設計される必要がある。特に、演算増幅器２３がＬＣＤドライバ３に集積化される場合には、位相余裕を考慮した設計が重要である。ＣＭＯＳで構成された演算増幅器は、一般的に、容量性負荷に対して位相余裕に乏しいからである。
【００１２】
階調電圧発生用抵抗ラダーを駆動する演算増幅器としては、一般に、２段アンプが使用されるので、以下では、図４に示された２段アンプの動作の安定性について考察する。図４に示された２段アンプは、入力段３１と、出力段３２と、出力段３２の出力を入力に接続する帰還キャパシタ３３とで構成されている。
【００１３】
入力段３１の相互コンダクタンスをｇｍ１、出力抵抗をＲ１、出力キャパシタンスをＣ１、出力段３２の相互コンダクタンスをｇｍ２、出力抵抗をＲ２、出力キャパシタンスをＣ２、２段アンプの負荷抵抗をＲＬ、負荷容量をＣＬ、帰還キャパシタ３３のキャパシタンスをＣＣとすると、図４に示された２段アンプの特性は、図５に示されている小信号等価回路によって表される。この小信号等価回路から、当該２段アンプの周波数特性が下記のように得られる：
【数１】
0005057868.tif 000002
ここで、Ｄ（ｓ）は伝達関数の分母であり、下記の式で表される：
【数２】
0005057868.tif 000003
【００１４】
式（２）の分母Ｄ（ｓ）は、第１のポール（極）をｐ１、第２のポールをｐ２として下記の式で表される：
【数３】
0005057868.tif 000004
【００１５】
ここで、ポールｐ１、ｐ２には、下記の関係式が成り立つ：
【数４】
0005057868.tif 000005
このとき、ポールｐ１、ｐ２は、２次方程式ｘ２−αｘ＋ｂ＝０の解である。
【００１６】
図６は、各パラメータが下記のように設定されている場合の２段アンプの周波数特性を示すボード線図である：
ＣＣ＝１ｐＦ，
Ｃ１＝２００ｆＦ，
Ｃ２＝２００ｆＦ，
Ｒ１＝３５ＭΩ，
Ｒ２＝１．５ＭΩ，
ｇｍ１＝２０μＳ，
ｇｍ１＝１５０μＳ，
ＣＬ＝０．１μＦ
ＲＬ＝１００Ω又は、１ｋΩ．
【００１７】
位相角は、ポールｐ１に対応する周波数で−４５°、ポールｐ２に対応する周波数で−１３５°であるから、ポールｐ２に対応する周波数が、利得が０ｄＢになる周波数に近い、または、それ以下である場合には、位相余裕が充分に確保される；位相余裕とは、利得が０ｄＢになる周波数における位相角の、角度１８０°との差分であることに留意されたい。負荷抵抗ＲＬが１００Ωである場合と１ｋΩである場合との比較（図６参照）から理解されるように、２段アンプの負荷抵抗ＲＬが小さいほど２段アンプは発振せずに安定に動作する。これは、２段アンプが演算増幅器２３に適用される場合には、階調電圧発生用抵抗ラダー２４の抵抗値が小さいほど、演算増幅器２３が安定に動作することを意味している。
【特許文献１】特開２００２−２５８８１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
図２に示された階調電圧発生回路１１３の一つの問題は、特に演算増幅器２３がＬＣＤドライバ３に内蔵される場合に、演算増幅器２３の汎用性が乏しいことである。ある構成の液晶表示装置のために設計された演算増幅器２３を、他の構成の液晶表示装置に使用することは難しい。これは、演算増幅器２３の負荷が液晶表示装置の構成に応じて変更されるにも関らず、特にＬＣＤドライバ３に搭載された（即ち、ＣＭＯＳで構成された）演算増幅器２３では、負荷の変更に充分に対応できないからである。図２に示された階調電圧発生回路１１３の構成では、動作の安定性の観点から、演算増幅器２３の負荷の変更に応じて演算増幅器２３の設計も変更する必要がある。
【００１９】
例えば、階調電圧発生用抵抗ラダー２４の抵抗値は、液晶表示パネル１のガンマカーブに合わせて決定される必要があり、従って、液晶表示パネル１の種類に応じて変更される。階調電圧発生用抵抗ラダー２４の抵抗値が変更されると演算増幅器２３の負荷を変化させるため、演算増幅器２３の設計の変更が必要になる。
【００２０】
また、演算増幅器２３の負荷容量は、図２に示されているように、演算増幅器２３が同一のＬＣＤドライバ３に内蔵された階調電圧発生用抵抗ラダー２４のみを駆動する場合と、図３に示されているように、異なるＬＣＤドライバ３に内蔵された階調電圧発生用抵抗ラダー２４を駆動する場合とで、大きく異なる。具体的には、演算増幅器２３が同一のＬＣＤドライバ３に内蔵された階調電圧発生用抵抗ラダー２４のみを駆動する場合には、演算増幅器２３の負荷容量は、ＬＣＤドライバ３の内部の寄生容量のみで構成されるため、ｐＦオーダー程度である。一方、演算増幅器２３が、液晶表示装置１００に搭載された全てのＬＣＤドライバ３に内蔵された階調電圧発生用抵抗ラダー２４を駆動する場合には、基準電圧ＶＳ１〜ＶＳｍを各ＬＣＤドライバ３に分配する配線にバイパスコンデンサが接続される場合もあるため、μＦオーダーにも達する場合がある。
【００２１】
このように、演算増幅器２３の周波数特性は、演算増幅器２３の負荷に大きく依存しているから、液晶表示装置１００の構成の変更によって演算増幅器２３の負荷が変更されると、演算増幅器２３も再度に設計せざるを得ない。これは、経済的に好ましくない。
【課題を解決するための手段】
【００２２】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【００２３】
本発明による表示装置は、表示パネル（１）と、階調電源電圧を受け取り、階調電源電圧に対応する基準電圧を出力する演算増幅器（２３、２３Ａ）と、基準電圧から複数の階調電圧を発生する、演算増幅器（２３、２３Ａ）の出力に接続された抵抗ラダー（２４）と、複数の階調電圧から画素データに対応する階調電圧を選択し、前記選択された階調電圧で、表示パネル（１）のデータ線（５）を駆動する駆動回路（１４、１５）とを具備する。演算増幅器（２３、２３Ａ）の出力には、インピーダンス調整回路（２５）が接続されている。
【００２４】
このような構成の表示装置では、演算増幅器（２３、２３Ａ）の出力に、抵抗ラダー（２４）に対して並列にインピーダンス調整回路（２５）が接続されているため、表示装置の設計の変更に伴って抵抗ラダー（２４）の抵抗値が変更されても、演算増幅器（２３、２３Ａ）の負荷の変動が小さい。同様に、演算増幅器（２３、２３Ａ）と抵抗ラダー（２４）とを接続する配線の容量の変更による負荷の変動も小さい。このように、当該表示装置は、表示装置の設計の変更による演算増幅器の負荷の変動が小さいため、演算増幅器の汎用性を高めることができる。
【発明の効果】
【００２５】
本発明によれば、階調電圧を生成する階調電圧発生用抵抗ラダーを駆動する演算増幅器の汎用性を高めることができる。
【発明を実施するための最良の形態】
【００２６】
（第１の実施形態）
図７は、本発明の第１の実施形態の液晶表示装置１０の構成を示すブロック図である。液晶表示装置１０は、概ね、図１の従来の液晶表示装置１００と同様の構成を有しているが、階調電圧発生回路の構成が異なっている。
【００２７】
図８は、液晶表示装置１０に搭載される階調電圧発生回路１３の構成を示す回路図である。階調電圧発生回路１３は、図２の階調電圧発生回路１１３と同様に、演算増幅器２３１〜２３ｍと階調電圧発生用抵抗ラダー２４とを備えている。演算増幅器２３１〜２３ｍは、それぞれ、階調電源電圧ＶＥ１〜ＶＥｍから基準電圧ＶＳ１〜ＶＳｍを生成する電圧フォロアとして機能する。階調電圧発生用抵抗ラダー２４は、基準電圧ＶＳ１〜ＶＳｍの供給を受け、その出力タップから階調電圧Ｖ１〜Ｖｎを発生する。
【００２８】
加えて、階調電圧発生回路１３は、演算増幅器２３１〜２３ｍの出力にそれぞれに接続された、インピーダンス調整回路２５１〜２５ｍを備えている。以下では、インピーダンス調整回路２５１〜２５ｍは、互いに区別しない場合にはインピーダンス調整回路２５と総称されることがある。インピーダンス調整回路２５は、演算増幅器２３の負荷インピーダンスを調整するための回路である。インピーダンス調整回路２５は、階調電圧発生用抵抗ラダー２４に対して並列に接続された、演算増幅器２３の負荷として機能する。
【００２９】
本実施形態では、各インピーダンス調整回路２５ｉは、保持アンプ２６ｉとインピーダンス調整用抵抗２７ｉとから構成されている。保持アンプ２６ｉは、その入力が演算増幅器２３ｉの入力に共通に接続され、出力は、インピーダンス調整用抵抗２７ｉに接続されている。インピーダンス調整用抵抗２７ｉは、各演算増幅器２３ｉの出力と保持アンプ２６ｉの出力に接続されている。
【００３０】
階調電源２から階調電源電圧ＶＥ１〜ＶＥｍが供給されると、演算増幅器２３１〜２３ｍは、それぞれ、階調電源電圧ＶＥ１〜ＶＥｍと同一の基準電圧ＶＳ１〜ＶＳｍを出力する。同時に、保持アンプ２６１〜２６ｍも、それぞれ、階調電源電圧ＶＥ１〜ＶＥｍと同一の電圧を出力する。この結果、各演算増幅器２３ｉの出力と保持アンプ２６ｉとは、インピーダンス調整用抵抗２７ｉを介して電位差ゼロで接続される。この結果、各演算増幅器２３ｉは、階調電圧発生用抵抗ラダー２４と、負荷容量Ｃｐｉとに加え、インピーダンス調整用抵抗２７ｉとを負荷として駆動することになる。階調電圧発生用抵抗ラダー２４の各入力タップは、演算増幅器２３１〜２３ｍによって基準電圧ＶＳ１〜ＶＳｍに駆動され、階調電圧発生用抵抗ラダー２４の各出力タップに階調電圧Ｖ１〜Ｖｎが生成される。
【００３１】
このような構成では、階調電圧発生用抵抗ラダー２４の抵抗値が変更されても、演算増幅器２３１〜２３ｍの負荷の変動は小さい。これは、演算増幅器２３ｉの出力に、インピーダンス調整用抵抗２７ｉが階調電圧発生用抵抗ラダー２４に対して並列に接続されているからである。例えば、インピーダンス調整用抵抗２７ｉが１００Ωである場合に、演算増幅器２３ｉに出力されている階調電圧発生用抵抗ラダー２４の抵抗値が１００Ωから１ｋΩに変更される場合について考察する。インピーダンス調整用抵抗２７ｉが接続されていない場合には、演算増幅器２３ｉの負荷抵抗は９００Ωだけ変化する。一方、インピーダンス調整用抵抗２７ｉが接続されている場合には、演算増幅器２３ｉの負荷抵抗は、４１Ωしか変化しない。このように、インピーダンス調整用抵抗２７ｉが演算増幅器２３ｉの出力に、階調電圧発生用抵抗ラダー２４に対して並列に接続されていることにより、演算増幅器２３ｉの負荷の変動が抑制される。
【００３２】
インピーダンス調整用抵抗２７ｉが階調電圧発生用抵抗ラダー２４に対して並列に接続されることは、演算増幅器２３ｉの負荷抵抗を小さくし、演算増幅器２３ｉの動作の安定性にも寄与する。上述のように、演算増幅器の動作は、その負荷抵抗が小さいほど安定である。
【００３３】
同様に、演算増幅器２３１〜２３ｍの出力に接続されている配線の容量Ｃｐ１〜Ｃｐｍが液晶表示装置１０の構成の変更に伴って変更されても演算増幅器２３１〜２３ｍの負荷の変動が小さいことは、当業者には容易に理解されよう。
【００３４】
このように、本実施形態の液晶表示装置１０では、液晶表示装置１０の構成が変更されても演算増幅器２３１〜２３ｍの負荷の変動が小さい。これは、演算増幅器２３１〜２３ｍの負荷の変動に対する設計マージンを軽減することを可能にし、演算増幅器２３１〜２３ｍの汎用性を高める。
【００３５】
（第２の実施形態）
第２の実施形態では、階調電圧発生回路の構成が変更される。図９は、本発明の第２の実施形態の液晶表示装置に搭載される階調電圧発生回路１３Ａの構成を示す回路図である。本実施形態の階調電圧発生回路１３Ａは、演算増幅器の構成と、演算増幅器とインピーダンス調整回路との接続関係とにおいて、第１の実施形態の階調電圧発生回路１３と相違している。
【００３６】
具体的には、階調電圧発生回路１３Ａは、演算増幅器２３Ａ１〜２３Ａｍと階調電圧発生用抵抗ラダー２４とインピーダンス調整回路２５Ａ１〜２５Ａｍとを備えている。演算増幅器２３Ａ１〜２３Ａｍとしては、２段アンプが使用されている。即ち、演算増幅器２３Ａ１〜２３Ａｍのそれぞれは、入力段２８と出力段２９とを備えている。演算増幅器２３Ａ１〜２３Ａｍは、それぞれ、階調電源電圧ＶＥ１〜ＶＥｍから基準電圧ＶＳ１〜ＶＳｍを生成する電圧フォロアとして機能する。階調電圧発生用抵抗ラダー２４は、基準電圧ＶＳ１〜ＶＳｍの供給を受け、その出力タップから階調電圧Ｖ１〜Ｖｎを発生する。
【００３７】
本実施形態では、インピーダンス調整回路２５Ａ１〜２５Ａｍは、演算増幅器２３Ａ１〜２３Ａｍの入力段２８の出力（即ち、出力段２９の入力）と、出力段２９の出力との間に接続されている。より具体的には、インピーダンス調整回路２５Ａｉは、保持アンプ２６Ａｉとインピーダンス調整用抵抗２７ｉとを備えている。保持アンプ２６Ａｉの入力は、演算増幅器２３Ａｉの入力段２８の出力に接続され、保持アンプ２６Ａｉの出力は、インピーダンス調整用抵抗２７ｉに接続されている。インピーダンス調整用抵抗２７ｉは、保持アンプ２６Ａｉの出力と、インピーダンス調整回路２５ｉの出力段２９の出力との間に接続されている。
【００３８】
このような構成でも、液晶表示装置１０の構成の変更による演算増幅器２３Ａ１〜２３Ａｍの負荷の変動は小さい；階調電圧発生用抵抗ラダー２４の抵抗値や演算増幅器２３Ａ１〜２３Ａｍに接続されている配線の容量が変更されても、演算増幅器２３Ａ１〜２３Ａｍの負荷の変動は小さい。これは、演算増幅器２３Ａ１〜２３Ａｍの負荷の変動に対する設計マージンを軽減することを可能にし、演算増幅器２３Ａ１〜２３Ａｍの汎用性を高める。
【００３９】
加えて、図９の構成では、演算増幅器２３Ａ１〜２３Ａｍの入力段２８が、保持アンプ２６Ａ１〜２６Ａｍの入力段としても機能するため、保持アンプ２６Ａ１〜２６Ａｍの構成を簡略化することができる。
【００４０】
なお、上述の実施形態では、階調電圧発生回路１３の全ての演算増幅器２３が一つのＬＣＤドライバ３の階調電圧発生用抵抗ラダー２４を駆動する構成が示されているが、階調電源２及び階調電圧発生回路１３の構成は様々に変更され得る。例えば、図３に示されている液晶表示装置と同様に、第１の実施形態の演算増幅器２３１〜２３ｍ及びインピーダンス調整回路２５１〜２５ｍが複数のＬＣＤドライバ３に共有され、一組の演算増幅器２３１〜２３ｍ及びインピーダンス調整回路２５１〜２５ｍが複数の階調電圧発生用抵抗ラダー２４を駆動するために使用されることもある。この場合、演算増幅器２３１〜２３ｍ及びインピーダンス調整回路２５１〜２５ｍは、複数のＬＣＤドライバ３に分散して集積化される。第１の実施形態の演算増幅器２３Ａ１〜２３Ａｍ及びインピーダンス調整回路２５Ａ１〜２５Ａｍについても同様である。
【００４１】
また、上述の実施形態には、液晶表示パネルに画像を表示する液晶表示装置が提示されているが、本発明が、電圧駆動によって駆動される表示パネルを搭載する表示装置に汎用的に適用可能であることは、当業者には自明的であろう。
【図面の簡単な説明】
【００４２】
【図１】図１は、従来の液晶表示装置の構成を示すブロック図である。
【図２】図２は、従来の液晶表示装置に搭載される階調電圧発生回路の構成を示すブロック図である。
【図３】図３は、従来の液晶表示装置の他の構成を示す回路図である。
【図４】図４は、２段アンプの構成を示すブロック図である。
【図５】図５は、２段アンプの小信号等価回路を示す図である。
【図６】図６は、２段アンプの周波数特性を示すボード線図である。
【図７】図７は、本発明の実施形態の液晶表示装置の構成を示すブロック図である。
【図８】図８は、第１の実施形態における階調電圧発生回路の構成を示す回路図である。
【図９】図９は、第２の実施形態における階調電圧発生回路の構成を示す回路図である。
【符号の説明】
【００４３】
１０：液晶表示装置
１：液晶表示パネル
２：階調電源
３：ＬＣＤドライバ
４：走査線ドライバ
５：データ線
６：走査線
７：画素
８：ＴＦＴ
９ａ：画素電極
９ｂ：共通電極
１１：データレジスタ
１２：ラッチ回路
１３、１３Ａ：階調電圧発生回路
１４：Ｄ／Ａコンバータ
１５：出力回路
２１：定電圧発生回路
２２：抵抗ラダー
２３、２３Ａ：演算増幅器
２４：階調電圧発生用抵抗ラダー
２５：インピーダンス調整回路
２６：保持アンプ
２７：インピーダンス調整用抵抗
１００：液晶表示装置
１１３：階調電圧発生回路
【図１】
0005057868.tif 000006
【図２】
0005057868.tif 000007
【図３】
0005057868.tif 000008
【図４】
0005057868.tif 000009
【図５】
0005057868.tif 000010
【図６】
0005057868.tif 000011
【図７】
0005057868.tif 000012
【図８】
0005057868.tif 000013
【図９】
0005057868.tif 000014