(57)【特許請求の範囲】
【請求項１】
パルス幅変調回路と、
前記パルス幅変調回路から出力される変調信号に基づいて、電圧源から供給される所定の電源電圧をスイッチングするスイッチング回路とを備え、
前記パルス幅変調回路が、
入力信号と後記反転回路からの信号とに基づく電流に基づいて所定のクロック信号の半周期である第１期間において第１積分回路における電圧を変化させ、一定のバイアス電流に基づいて前記第１期間とは半周期ずれた前記第１期間に続く第２期間において前記第１積分回路における電圧を前記第１期間における増減方向と逆向きに変化させるとともに、前記入力信号と後記反転回路からの信号とに基づく電流に基づいて前記第１積分回路とは異なる第２積分回路における電圧を変化させ、前記バイアス電流に基づいて前記第２期間とは半周期ずれた前記第２期間に続く第３期間において前記第２積分回路における電圧を前記第２期間における増減方向と逆向きに変化させる電圧制御回路と、
前記第２期間が開始されてから前記第１積分回路における電圧が所定の基準電圧に到達するまでの時間を検出する第１検出回路と、
前記第３期間が開始されてから前記第２積分回路における電圧が所定の基準電圧に到達するまでの時間を検出する第２検出回路と、
前記第１検出回路及び第２検出回路から前記クロック信号の半周期ごとに交互に繰り返し出力される時間に基づいて、当該時間のパルス幅を有するパルス信号を生成するパルス信号生成回路と、
前記スイッチング回路からのパルス信号の振幅を減衰させる振幅減衰回路と、
該振幅減衰回路によって振幅が減衰されたパルス信号を反転させる反転回路とを備える、スイッチングアンプ。
【請求項２】
前記電圧制御回路は、
前記入力信号に基づく電圧を電流に変換し、かつ、前記反転回路からの信号に基づく電圧を電流に変換し、これらの電流を加算する電圧電流変換回路を含み、
前記電圧電流変換回路によって変換された電流に基づいて前記第１期間において前記第１積分回路を充電させるとともに、前記電圧電流変換回路によって変換された電流に基づいて前記第２期間において前記第２積分回路を充電させる、請求項１に記載のスイッチングアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調回路を用いたスイッチングアンプに関する。
【背景技術】
【０００２】
図１３は、下記先行出願１において本出願人が開示するパルス幅変調回路を示すブロック図である。このパルス幅変調回路４１は、オーディオ信号ｅSに基づく電流Ｉｃ＋Δｉに基づいて、クロック信号ＭＣＬＫの第１期間Ｔ１で第１積分回路Ｃ１を充電し、一定のバイアス電流Ｉｄに基づいて第２期間Ｔ２で第１積分回路Ｃ１の電圧を放電させるとともに、第２積分回路Ｃ２を充電し、バイアス電流Ｉｄに基づいて第３期間Ｔ３で第２積分回路Ｃ２の電圧を放電させる。
【０００３】
そして、第２期間Ｔ２が開始されてから第１積分回路Ｃ１の電圧が基準電圧Ｖｒｅｆに到達するまでの時間を検出するとともに、第３期間Ｔ３が開始されてから第２積分回路Ｃ２の電圧が基準電圧Ｖｒｅｆに到達するまでの時間を検出する。第１積分回路Ｃ１の電圧が基準電圧Ｖｒｅｆに到達してから第３期間Ｔ３が開始されるまで第１積分回路Ｃ１の電圧を維持するとともに、第２積分回路Ｃ２の電圧が基準電圧Ｖｒｅｆに到達してから第４期間Ｔ４が開始されるまで第２積分回路Ｃ２の電圧を維持する。第１及び第２積分回路Ｃ１，Ｃ２の電圧が基準電圧Ｖｒｅｆに到達するまでの時間に基づいて、当該時間のパルス幅を有するパルス信号を生成する。
【０００４】
ここで、パルス幅変調回路４１は、オーディオ用のスイッチングアンプに適用されるものであるが、スイッチングアンプの出力に含まれるノイズ成分を除去するために負帰還回路を設けることが考えられる。スイッチングアンプの負帰還の方法として、スイッチングアンプの出力信号をＬＰＦやノッチフィルタによって高周波成分（キャリア成分）を除去し、アナログ信号に変換した信号を入力信号に負帰還する方法が用いられる。しかし、この方法によると、負帰還の経路中にフィルタによって周波数特性を有しているので、負帰還される信号に周波数特性の影響が生じてしまい、その結果、意図する波形とは異なる波形がスイッチングアンプから出力されるという問題がある。
【０００５】
【特許文献１】特開２００４−３２００９７号    ［先行出願１］特願２００７−１１２５１号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記課題を解決するためになされたものであり、その目的は、上記構成のパルス幅変調回路を用いたスイッチングアンプにおいて、負帰還経路にフィルタを使用せずに負帰還を実現することができるスイッチングアンプを提供することである。
【課題を解決するための手段】
【０００７】
本発明の好ましい実施形態によるスイッチングアンプは、パルス幅変調回路と、  前記パルス幅変調回路から出力される変調信号に基づいて、電圧源から供給される所定の電源電圧をスイッチングするスイッチング回路とを備える。
【０００８】
前記パルス幅変調回路は、入力信号と後記反転回路からの信号とに基づく電流に基づいて所定のクロック信号の半周期である第１期間において第１積分回路における電圧を変化させ、一定のバイアス電流に基づいて前記第１期間とは半周期ずれた前記第１期間に続く第２期間において前記第１積分回路における電圧を前記第１期間における増減方向と逆向きに変化させるとともに、前記入力信号と後記反転回路からの信号とに基づく電流に基づいて前記第１積分回路とは異なる第２積分回路における電圧を変化させ、前記バイアス電流に基づいて前記第２期間とは半周期ずれた前記第２期間に続く第３期間において前記第２積分回路における電圧を前記第２期間における増減方向と逆向きに変化させる電圧制御回路と、前記第２期間が開始されてから前記第１積分回路における電圧が所定の基準電圧に到達するまでの時間を検出する第１検出回路と、前記第３期間が開始されてから前記第２積分回路における電圧が所定の基準電圧に到達するまでの時間を検出する第２検出回路と、前記第１検出回路及び第２検出回路から前記クロック信号の半周期ごとに交互に繰り返し出力される時間に基づいて、当該時間のパルス幅を有するパルス信号を生成するパルス信号生成回路と、前記スイッチング回路から出力されるパルス信号の振幅を減衰させる振幅減衰回路と、該振幅減衰回路によって振幅が減衰されたパルス信号を反転させる反転回路とを備える。
【０００９】
入力信号に基づく電流と、スイッチング回路からのパルス信号を振幅減衰し、反転させた信号に基づく電流とによって、第１積分回路および第２積分回路の電圧を変化させることによって、負帰還の経路にフィルタを設けることなく、負帰還を実現することができる。すなわち、スイッチングアンプのフィルタの出力であるアナログ信号ではなく、スイッチング回路２の出力信号であるパルス信号をフィードバックしていることが本発明の特徴の１つである。
【００１０】
好ましい実施形態においては、前記電圧制御回路は、前記入力信号に基づく電圧を電流に変換し、かつ、前記反転回路からの信号に基づく電圧を電流に変換し、これらの電流を加算する電圧電流変換回路を含み、前記電圧電流変換回路によって変換された電流に基づいて前記第１期間において前記第１積分回路を充電させるとともに、前記電圧電流変換回路によって変換された電流に基づいて前記第２期間において前記第２積分回路を充電させる。
【発明の効果】
【００１１】
本発明によると、入力信号に基づく電流と、スイッチング回路からのパルス信号を振幅減衰し、反転させた信号に基づく電流とによって、第１積分回路および第２積分回路の電圧を変化させることによって、負帰還の経路にフィルタを設けることなく、負帰還を実現することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。
図１は、パルス幅変調（ＰＷＭ）回路を適用するスイッチングアンプを示すブロック図である。図２は、図１に示すパルス幅変調回路の一実施例を示すブロック回路図である。このスイッチングアンプは、オーディオ信号発生源ＡＵに接続されたパルス幅変調回路１と、スイッチング回路２と、ローパスフィルタ回路３と、正負の電源電圧＋ＥB，−ＥBを供給する第１電源４及び第２電源５とを備えている。ローパスフィルタ回路３の出力には、負荷ＲＬとしてのスピーカ（図略）が接続されている。
【００１３】
パルス幅変調回路１は、オーディオ信号発生源ＡＵから出力された入力信号としてのオーディオ信号ｅSをパルス幅変調してパルス幅変調信号ＰＷＭｏｕｔを生成、出力するものである。パルス幅変調回路１から出力されたパルス幅変調信号ＰＷＭｏｕｔは、スイッチング回路２に入力される。
【００１４】
スイッチング回路２では、第１電源４及び第２電源５から正負の電源電圧＋ＥB，−ＥBが供給され、パルス幅変調信号ＰＷＭｏｕｔに基づいて、電源電圧＋ＥB，−ＥBが交互にスイッチングされる。すなわち、スイッチング回路２は、パルス幅変調信号ＰＷＭｏｕｔに基づいてオン、オフ動作するスイッチ素子ＳＷ−Ａと、パルス幅変調回路１から出力されるパルス幅変調信号ＰＷＭｏｕｔの位相を反転させるインバータ２ａと、このインバータ２ａによってパルス幅変調信号ＰＷＭｏｕｔが反転されたパルス幅変調信号ＰＷＭｏｕｔ′に基づいてオン、オフ動作するスイッチ素子ＳＷ−Ｂと、両スイッチ素子ＳＷ−Ａ，ＳＷ−Ｂの両端にそれぞれ接続されたダイオードＤ−Ａ，Ｄ−Ｂとを備えている。
【００１５】
両スイッチ素子ＳＷ−Ａ，ＳＷ−Ｂは、パルス幅変調信号ＰＷＭｏｕｔと、反転されたパルス幅変調信号ＰＷＭｏｕｔ′とによって交互にオン、オフ動作し、出力信号ｅｏｕｔ（すなわち、スイッチングされた正負の電源電圧＋ＥB，−ＥB）をローパスフィルタ回路３及び負荷ＲＬに対して供給する。また、スイッチング回路２の出力信号ｅｏｕｔは、後述する負帰還経路を介してパルス幅変調回路に負帰還されることによって、出力信号ｅｏｕｔに含まれるノイズ成分が除去される。
【００１６】
ローパスフィルタ回路３は、コイルＬ0及びコンデンサＣ0によるＬＣ回路を含む。ローパスフィルタ回路３は、スイッチング回路２から出力される出力信号の高周波成分を除去して負荷ＲＬに供給する回路であり、例えば６０ｋＨｚのカットオフ周波数を有する。ローパスフィルタ回路３では、スイッチングされた正負の電源電圧＋ＥB，−ＥBの高周波成分が除去され、その出力は、負荷ＲＬに供給されることにより音声として負荷ＲＬから出力される。
【００１７】
図２に示すように、パルス幅変調回路１は、クロック生成回路１１と、デッドタイム生成回路１２と、立下りエッジ検出回路４２と、電圧電流変換回路１３と、第１〜第４スイッチＳＷ１〜ＳＷ４と、第１及び第２積分回路Ｃ１，Ｃ２と、放電用バイアス電流源１４と、電流バイパス回路１５と、信号出力回路１６と、振幅減衰回路１８と、反転回路１９とを備える。
【００１８】
クロック生成回路１１は、基準クロック信号ＭＣＬＫを生成する回路である。基準クロック信号ＭＣＬＫは、デューティ比がほぼ５０％のクロック信号であり、第１及び第２スイッチＳＷ１，ＳＷ２を切り換えるための第１及び第２切換信号φ１，φ２の基準信号となるものである。クロック生成回路１１は、基準クロック信号ＭＣＬＫをデッドタイム生成回路１２に出力する。なお、クロック生成回路１１は、パルス幅変調回路１の外部に設けられ、外部クロック信号として基準クロック信号ＭＣＬＫをパルス幅変調回路１に対して与えるように構成されていてもよい。
【００１９】
デッドタイム生成回路１２は、クロック生成回路１１からの基準クロック信号ＭＣＬＫに基づいて、第１切換信号φ１と、この第１切換信号φ１に対して逆位相の関係を有する第２切換信号φ２とを生成する回路である。より詳細には、デッドタイム生成回路１２は、第１及び第２切換信号φ１，φ２の出力レベルが同時に一致しないように、第１及び第２切換信号φ１，φ２のレベル反転時を所定時間だけそれぞれ遅らせる回路である。
【００２０】
すなわち、第１切換信号φ１は、図３（ａ），（ｂ）に示すように、基準クロック信号ＭＣＬＫがローレベルからハイレベルに反転するときに所定期間Δｔだけ遅れてローレベルからハイレベルに反転する。なお、第１切換信号φ１は、基準クロック信号ＭＣＬＫがハイレベルからローレベルに反転するとき、同時にハイレベルからローレベルに反転する。一方、第２切換信号φ２は、図３（ａ），（ｃ）に示すように、基準クロック信号ＭＣＬＫがハイレベルからローレベルに反転するときに所定期間Δｔだけ遅れてローレベルからハイレベルに反転する。なお、第２切換信号φ２は、基準クロック信号ＭＣＬＫがローレベルからハイレベルに反転するとき、同時にハイレベルからローレベルに反転する。
【００２１】
このようにすれば、第１及び第２切換信号φ１，φ２によって第１及び第２スイッチＳＷ１，ＳＷ２がそれぞれオン動作する際、同時にオン動作することが防止され、第１及び第２積分回路Ｃ１，Ｃ２が同時に充電動作を行うことによりパルス幅変調信号ＰＷＭｏｕｔの出力に誤差が生じることを防止することができる。第１及び第２切換信号φ１，φ２は、第１及び第２スイッチＳＷ１，ＳＷ２にそれぞれ出力される。
【００２２】
なお、以下の説明では、その便宜のため、図３（ａ）に示すように、基準クロック信号ＭＣＬＫが最初にハイレベルになる期間を第１期間Ｔ１、続くローレベルの期間を第２期間Ｔ２、続くハイレベルの期間を第３期間Ｔ３、その後のローレベルの期間を第４期間Ｔ４とする。
【００２３】
図２に戻り、立下りエッジ検出回路４２は、後述する第１及び第２ＲＳフリップフロップ回路４３，４４に出力する第１及び第２セット信号ｓｅｔ１，ｓｅｔ２を出力する回路である。すなわち、立下りエッジ検出回路４２は、デッドタイム生成回路１２からの第１及び第２切換信号φ１，φ２のハイレベルからローレベルに反転する際の立下りエッジを検出し、その検出したタイミングを第１及び第２セット信号ｓｅｔ１，ｓｅｔ２にして第１及び第２ＲＳフリップフロップ回路４３，４４に出力する回路である。
【００２４】
電圧電流変換回路１３は、オーディオ信号発生源ＡＵからパルス幅変調回路１に供給されるオーディオ信号ｅSを電圧電流変換し、反転回路１９から供給されるＰＷＭ信号−ｅｎｆｂを電圧電流変換し、これらの電流を加算する。また、電圧電流変換回路１３は、充電用バイアス電流源（例えば、電源Ｖｏと抵抗Ｒ２とによって構成）を有している。電圧電流変換回路１３は、上記加算した電流によって、第１及び第２積分回路Ｃ１，Ｃ２を基準電圧（例えばグランド電位）に対してマイナス方向に充電する。電圧電流変換回路１３は、後述するように、第１及び第２スイッチＳＷ１，ＳＷ２を介して第１及び第２積分回路Ｃ１，Ｃ２にそれぞれ接続されており、第１及び第２積分回路Ｃ１，Ｃ２に蓄積された電荷を引き込むことで第１及び第２積分回路Ｃ１，Ｃ２をマイナス方向に充電する。
【００２５】
ここで、電圧電流変換回路１３における変換コンダクタンスをＧｍとすると、オーディオ信号ｅSが電圧電流変換回路１３で変換される電流Δｉは、Δｉ＝Ｇｍ・ｅSで表すことができる。また、反転回路１９からのＰＷＭ信号−ｅｎｆｂが電圧電流変換回路１３で変換される電流Δｉｎｆｂは、Ｇｍ・−ｅｎｆｂで表すことができる。充電用バイアス電流源における充電バイアス電流をＩｃとすると、第１及び第２積分回路Ｃ１，Ｃ２から引き込まれる電流は、Ｉｃ＋Ｇｍ・ｅS＋Ｇｍ・−ｅｎｆｂ＝Ｉｃ＋Δｉ＋Δｉｎｆｂで表すことができる。
【００２６】
放電用バイアス電流源１４は、放電バイアス電流Ｉｄを供給する回路である。放電用バイアス電流源１４は、後述するように、第３及び第４スイッチＳＷ３，ＳＷ４を介して第１及び第２積分回路Ｃ１，Ｃ２にそれぞれ接続されており、放電バイアス電流Ｉｄを第１及び第２積分回路Ｃ１，Ｃ２に供給することにより、第１及び第２積分回路Ｃ１，Ｃ２をプラス方向に放電する。
【００２７】
電流バイパス回路１５は、ダイオードＤ１と電圧源１７とからなる。電流バイパス回路１５は、第１及び第２積分回路Ｃ１，Ｃ２が電圧電流変換回路１３によってマイナス方向に充電されず、かつ放電用バイアス電流源１４によってプラス方向に放電されないとき、放電用バイアス電流源１４からの放電用電流Ｉｄが流れる回路である。
【００２８】
第１及び第２スイッチＳＷ１，ＳＷ２は、第１及び第２積分回路Ｃ１，Ｃ２で蓄積された電圧をマイナス方向に充電させるためにオン、オフ動作される回路である。第１及び第２スイッチＳＷ１，ＳＷ２は、デッドタイム生成回路１２から出力される第１及び第２切換信号φ１，φ２に基づいてオン、オフ動作される。すなわち、第１スイッチＳＷ１は、図３（ｂ）に示すように、第１切換信号φ１がハイレベルの状態でオン動作し、第１切換信号φ１がローレベルの状態でオフ動作する。また、第２スイッチＳＷ２は、図３（ｃ）に示すように、第２切換信号φ２がハイレベルの状態でオン動作し、第２切換信号φ２がローレベルの状態でオフ動作する。
【００２９】
第３及び第４スイッチＳＷ３，ＳＷ４は、放電用バイアス電流源１４によって供給される放電バイアス電流Ｉｄを第１及び第２積分回路Ｃ１，Ｃ２にプラス方向に放電させるためにオン、オフ動作される回路である。第３及び第４スイッチＳＷ３，ＳＷ４は、信号出力回路１６からの制御信号φ３，φ４に基づいてオン、オフ動作される。すなわち、第３スイッチＳＷ３は、制御信号φ３がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。また、第４スイッチＳＷ４は、制御信号φ４がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。制御信号φ３，φ４は、信号出力回路１６の後述する第２及び第４ＮＡＮＤ回路ＮＡ２，ＮＡ４から出力される。
【００３０】
第１及び第２積分回路Ｃ１，Ｃ２は、それぞれ充電用コンデンサによって構成されており、所定の電荷を蓄えることにより充電し、電荷が放出されることにより放電する回路である。
【００３１】
具体的には、第１積分回路Ｃ１は、第１期間Ｔ１（厳密にはデッドタイムである所定時間Δｔを除く）において、第１スイッチＳＷ１がオン動作（このとき、第３スイッチＳＷ３はオフ動作）することにより、第１積分回路Ｃ１に蓄積された電荷が電圧電流変換回路１３に流れ、これによりマイナス方向に充電される。また、第１積分回路Ｃ１は、次の第２期間Ｔ２中において第３スイッチＳＷ３がオン動作（このとき、第１スイッチＳＷ１はオフ動作）することにより、放電用バイアス電流源１４からの放電バイアス電流Ｉｄによってプラス方向に放電される。
【００３２】
一方、第２積分回路Ｃ２は、第１積分回路Ｃ１がプラス方向に放電される第２期間Ｔ２（厳密にはデッドタイムである所定時間Δｔを除く）において、第２スイッチＳＷ２がオン動作（このとき、第４スイッチＳＷ４はオフ動作）することにより、第２積分回路Ｃ２に蓄積された電荷が電圧電流変換回路１３に流れ、これによりマイナス方向に充電される。また、第２積分回路Ｃ２は、次の第３期間Ｔ３中において第４スイッチＳＷ４がオン動作（この場合、第２スイッチＳＷ２はオフ動作）することにより、放電用バイアス電流源１４からの放電バイアス電流Ｉｄによってプラス方向に放電される。
【００３３】
このように、第１及び第２積分回路Ｃ１，Ｃ２では、第１及び第２切換信号φ１，φ２のレベルが維持される単位期間（例えば第１期間Ｔ１又は第２期間Ｔ２）ごとにおいて、交互に充電及び放電が行われる。
【００３４】
ここで、第１及び第２積分回路Ｃ１，Ｃ２の充放電に関する回路接続構成を説明すると、電圧電流変換回路１３には、第１及び第２スイッチＳＷ１，ＳＷ２の各一端が接続され、第１スイッチＳＷ１の他端は、第１積分回路Ｃ１の一端（図２のＡ点参照）に接続されており、これにより、第１積分回路Ｃ１のマイナス方向への充電経路が形成される。なお、第１積分回路Ｃ１の他端はグランド電位に接続されている。第１積分回路Ｃ１の一端は、第３スイッチＳＷ３の一端にも接続され、第３スイッチＳＷ３の他端は、放電用バイアス電流源１４に接続されており、これにより、第１積分回路Ｃ１のプラス方向への放電経路が形成される。
【００３５】
一方、第２スイッチＳＷ２の他端は、第２積分回路Ｃ２の一端（図２のＢ点参照）に接続されており、これにより、第２積分回路Ｃ２のマイナス方向への充電経路が形成される。なお、第２積分回路Ｃ２の他端はグランド電位に接続されている。第２積分回路Ｃ２の一端は、第４スイッチＳＷ４の一端にも接続され、第４スイッチＳＷ４の他端は、放電用バイアス電流源１４に接続されており、これにより、第２積分回路Ｃ２のプラス方向への放電経路が形成される。
【００３６】
信号出力回路１６は、第１及び第２比較回路２３，２４と、第１及び第２ＲＳフリップフロップ回路４３，４４と、第５ＮＡＮＤ回路ＮＡ５とを含み、第１及び第２積分回路Ｃ１，Ｃ２の電圧に基づいて、パルス幅変調信号ＰＷＭｏｕｔ、第３及び第４切換信号φ３，φ４を出力する。
【００３７】
第１比較回路２３は、その負（−）側入力端子が第１積分回路Ｃ１の一端に接続され、正（＋）側入力端子が基準電圧Ｖｒｅｆの発生源に接続されている。第２比較回路２４は、その負（−）側入力端子が第２積分回路Ｃ２の一端に接続され、正（＋）側入力端子が基準電圧Ｖｒｅｆの発生源に接続されている。第１比較回路２３の出力は、第１ＲＳフリップフロップ回路４３に第１リセット信号ｒｅｓ１として入力される。第２比較回路２４の出力は、第２ＲＳフリップフロップ回路４４に第２リセット信号ｒｅｓ２として入力される。
【００３８】
第１及び第２ＲＳフリップフロップ回路４３，４４は、第１及び第２比較回路２３，２４の出力を所定の期間それぞれ保持するための回路である。第１ＲＳフリップフロップ回路４３は、第１及び第２ＮＡＮＤ回路ＮＡ１，ＮＡ２が組み合わされて構成され、第１ＲＳフリップフロップ回路４３内では、第１及び第２ＮＡＮＤ回路ＮＡ１，ＮＡ２の各出力端子が互いの一方の入力端子に接続されている。
【００３９】
第１ＮＡＮＤ回路ＮＡ１の他方の入力端子は、第１比較回路２３の出力端子に接続され、ＲＳフリップフロップとしての第１リセット信号ｒｅｓ１が入力される端子であり、第２ＮＡＮＤ回路ＮＡ２の他方の入力端子は、立下りエッジ検出回路４２に接続され、ＲＳフリップフロップとしての第１セット信号ｓｅｔ１が入力される端子である。また、第２ＮＡＮＤ回路ＮＡ２の出力端子は、第３スイッチＳＷ３に接続されている。第３スイッチＳＷ３の開閉は、第２ＮＡＮＤ回路ＮＡ２の出力端子から出力される制御信号φ３によって制御される。
【００４０】
一方、第２ＲＳフリップフロップ回路４４は、第３及び第４ＮＡＮＤ回路ＮＡ３，ＮＡ４が組み合わされて構成され、第２ＲＳフリップフロップ回路４４内では、第３及び第４ＮＡＮＤ回路ＮＡ３，ＮＡ４の各出力端子が互いの一方の入力端子に接続されている。
【００４１】
第３ＮＡＮＤ回路ＮＡ３の他方の入力端子は、第２比較回路２４の出力端子に接続され、ＲＳフリップフロップとしての第２リセット信号ｒｅｓ２が入力される端子であり、第４ＮＡＮＤ回路ＮＡ４の他方の入力端子は、立下りエッジ検出回路４２に接続され、ＲＳフリップフロップとしての第２セット信号ｓｅｔ２が入力される端子である。また、第４ＮＡＮＤ回路ＮＡ４の出力端子は、第４スイッチＳＷ４に接続されている。第４スイッチＳＷ４の開閉は、第２ＮＡＮＤ回路ＮＡ２の出力端子から出力される制御信号φ４によって制御される。
【００４２】
第５ＮＡＮＤ回路ＮＡ５の入力端子には、第１ＲＳフリップフロップ回路４３の第１ＮＡＮＤ回路ＮＡ１の出力端子及び第２ＲＳフリップフロップ回路４４の第３ＮＡＮＤ回路ＮＡ３の出力端子が接続されている。第１ＮＡＮＤ回路ＮＡ１の出力端子からは、出力信号ｒｓｏｕｔ１が出力され、第３ＮＡＮＤ回路ＮＡ３の出力端子からは、出力信号ｒｓｏｕｔ２が出力される。第５ＮＡＮＤ回路ＮＡ５の出力端子からは、パルス幅変調信号ＰＷＭｏｕｔが出力される。
【００４３】
振幅減衰回路１８は、スイッチング回路２から出力される出力信号ｅｏｕｔの振幅値を減衰し、減衰したパルス幅変調信号ｅｎｆｂを反転回路１９に供給する回路である。すなわち、振幅減衰回路１８は、スイッチング回路２によってスイッチング増幅された出力信号ｅｏｕｔを、負帰還してオーディオ信号ｅＳに加算できる程度の振幅値に調整するものである。例えば、スイッチング回路２の出力信号ｅｏｕｔのハイレベルが＋５０Ｖ、ローレベルが−５０Ｖである場合、振幅減衰回路１８は、ハイレベルが＋５Ｖ、ローレベルが−５Ｖであるパルス幅変調信号ｅｎｆｂを生成する。
【００４４】
振幅減衰回路１８は、例えば、分圧用の抵抗Ｒ１及びＲ２を有しており、抵抗Ｒ１の一端はスイッチング回路２の出力端（図１のＸ点）に接続され、その他端は抵抗Ｒ２の一端及び反転回路１９の入力に接続されている。抵抗Ｒ２の一端は抵抗Ｒ１の他端と反転回路１９の入力に接続され、その他端は接地電位に接続されている。従って、振幅減衰回路１８は、スイッチング回路２からの出力信号ｅｏｕｔの振幅をＲ２／（Ｒ１＋Ｒ２）倍する。
【００４５】
反転回路１９は、第１及び第２積分回路Ｃ１，Ｃ２を充電するオーディオ信号に基づく電流Ｉｃ＋Δｉから、振幅減衰回路１８からのパルス幅変調信号ｅｎｆｂを電圧電流変換回路１３で電圧電流変換された電流Δｉｎｆｂを減算するために、振幅減衰回路１８からのパルス幅変調信号ｅｎｆｂを反転し、パルス幅変調信号−ｅｎｆｂを生成する回路である。
【００４６】
反転回路１９によって生成されたパルス幅変調信号−ｅｎｆｂは、電圧電流変換回路１３において、電流Δｉｎｆｂに変換され、第１及び第２積分回路Ｃ１，Ｃ２を充電するオーディオ信号に基づく電流Ｉｃ＋Δｉに加算される。
【００４７】
電圧電流変換回路１３は、トランジスタＱ１と、ダイオードＤ１と、抵抗Ｒ２，Ｒ３と、電源Ｖｏとを有する。トランジスタＱ１のコレクタは電圧電流変換回路１３の出力端（つまり、第１及び第２スイッチＳＷ１，ＳＷ２）に接続され、そのベースはダイオードＤ１を介して接地電位に接続され、そのエミッタは抵抗Ｒ２及びＲ３の各一端に接続されている。抵抗Ｒ２の他端は電源電圧Ｖｏを介してオーディオ信号発生源ＡＵに接続されている。抵抗Ｒ３の他端は反転回路１９の出力端に接続されている。
【００４８】
電圧電流変換回路１３は、このような構成によって、第１及び第２積分回路Ｃ１，Ｃ２からトランジスタＱ１のコレクタ−エミッタを介して抵抗Ｒ２及び電源Ｖｏ側にオーディオ信号に基づく電流Ｉｃ＋Δｉが流れ、抵抗Ｒ３側に反転回路１９からの信号に基づく電流Δｉｎｆｂが流れ、その結果、これらの電流が加算された電流Ｉｃ＋Δｉ＋Δｉｎｆｂによって第１積分回路Ｃ１、第２積分回路Ｃ２がマイナス方向に充電される。
【００４９】
ここで、第１，第２積分回路Ｃ１，Ｃ２の電圧波形について説明する。まず、簡単のため、無帰還時（反転回路１９からの信号がないと仮定した場合）について図４を参照して説明する。図４は、無帰還時における、第１切換信号φ１のレベル変化と、第１積分回路Ｃ１の一端（図２のＡ点参照）の電圧波形との関係を示す図である。
【００５０】
第１積分回路Ｃ１は、第１切換信号φ１がハイレベルになると、第１スイッチＳＷ１がオン動作するので、マイナス方向に充電される。この充電時における電圧波形（図２のＡ点の電圧）の傾きは、電流（Ｉｃ＋Δｉ）の大きさ、すなわちオーディオ信号ｅSの正負の方向及び振幅の大きさに依存する。
【００５１】
図４の符号Ｓ０の電圧波形は、オーディオ信号ｅSが無信号のときの波形を示し、符号Ｓ１の電圧波形は、オーディオ信号ｅSが正であって振幅が比較的大きいときの波形を示し、符号Ｓ２の電圧波形は、オーディオ信号ｅSが負であって振幅が比較的大きいときの波形を示している。
【００５２】
同図によると、オーディオ信号ｅSが正であってその振幅が比較的大きいときの電圧波形Ｓ１は、その傾きがオーディオ信号ｅSが無信号のときの電圧波形Ｓ０に比べて大である。また、オーディオ信号ｅSが負であってその振幅が比較的大さいときの電圧波形Ｓ２は、その傾きがオーディオ信号ｅSが無信号のときの電圧波形Ｓ０に比べて小である。
【００５３】
すなわち、第１積分回路Ｃ１におけるマイナス方向への充電によって、充電開始時における電圧Ｖｔｈは、第１切換信号φ１のレベルが反転するときに最小となる。例えばオーディオ信号ｅSが無信号のときには、図４に示すように、最小充電電圧はＶ０となる。また、オーディオ信号ｅSが正であってその振幅が比較的大きいときには、最小充電電圧はＶ１（＜Ｖ０）となる。また、オーディオ信号ｅSが負であってその振幅が比較的大きいときには、最小充電電圧はＶ２（＞Ｖ０）となる。
【００５４】
第１積分回路Ｃ１におけるマイナス方向への充電は、第１切換信号φ１のレベルが反転するまで継続され、第１切換信号φ１が反転してローレベルになると、第１スイッチＳＷ１がオフ動作する。その時、制御信号φ３がローレベルからハイレベルに反転し、第３スイッチＳＷ３に出力されるので、第３スイッチＳＷ３がオン動作される。
【００５５】
第１積分回路Ｃ１のＡ点は放電用バイアス電流源１４に接続されているので、第３スイッチＳＷ３のオン動作によって、第１積分回路Ｃ１はプラス方向に放電される。この第２期間Ｔ２であって第１積分回路Ｃ１のプラス方向への放電時における電圧波形は、第１積分回路Ｃ１に流れる放電バイアス電流Ｉｄが常時一定であるので、オーディオ信号ｅSの正負の方向及び振幅の大きさにかかわらず、その傾きが一定となる。すなわち、図４に示すように、第１積分回路Ｃ１がプラス方向へ放電されるときの電圧波形の傾きは、第１積分回路Ｃ１のマイナス方向への充電時（第１期間Ｔ１）の電圧波形の傾きにかかわらず一定となる。
【００５６】
すなわち、第１期間Ｔ１において第１積分回路Ｃ１はマイナス方向に充電されるのであるが、この充電における電荷量は、オーディオ信号ｅSの正負の方向及び振幅の大きさに依存する。そして、第２期間Ｔ２においては第１積分回路Ｃ１はプラス方向に放電されるが、この場合の放電量は一定とされるため、第１積分回路Ｃ１のプラス方向への放電が開始されてから（第２期間Ｔ２に移行してから）、第１積分回路Ｃ１の端子電圧が閾値電圧Ｖｔｈに至るまでの時間は、オーディオ信号ｅSの正負の方向及び振幅の大きさに依存することになる。
【００５７】
例えば、オーディオ信号ｅSが正であって振幅の大きさが比較的大きい場合には、プラス方向への放電が開始されるときの第１積分回路Ｃ１の端子電圧が最小充電電圧Ｖ１となる。この場合、第１積分回路Ｃ１の端子電圧が閾値電圧Ｖｔｈに至るまでの時間（図４のｔ１参照）は、オーディオ信号ｅSが無信号の場合のそれ（図４のｔ０参照）と比べ長くなる。逆に、オーディオ信号ｅSが負であって振幅の大きさが比較的大きい場合には、プラス方向への放電が開始されるときの第１積分回路Ｃ１における端子電圧は最小充電電圧Ｖ２となる。この場合、第１積分回路Ｃ１の端子電圧が閾値電圧Ｖｔｈに至るまでの時間（図４のｔ２参照）は、オーディオ信号ｅSが無信号の場合のそれ（図４のｔ０参照）と比べ短くなる。
【００５８】
従って、第１積分回路Ｃ１のプラス方向への放電が開始されてから第１積分回路Ｃ１の端子電圧が閾値電圧Ｖｔｈに至るまでの時間ｔは、オーディオ信号ｅSの正負の方向及び振幅の大きさに依存し、第２積分回路Ｃ２のプラス方向への放電が開始されてから第２積分回路Ｃ２の端子電圧が閾値電圧Ｖｔｈに至るまでの時間ｔも第１積分回路Ｃ１の端子電圧と同様に、オーディオ信号ｅSの正負の方向及び振幅の大きさに依存するので、クロック生成回路１１〜電流バイパス回路１５の回路でクロック信号ＭＣＬＫの周期毎に第１積分回路Ｃ１と第２積分回路Ｃ１とによって交互に放電の時間ｔを生成し、信号出力回路１６でその放電の時間ｔをオフ期間として組み合わせることによりパルス幅変調信号ＰＷＭｏｕｔを生成している。
【００５９】
ここで、第１及び第２積分回路Ｃ１，Ｃ２の容量を同一（＝Ｃ）とし、第１及び第２積分回路Ｃ１，Ｃ２の充電時間である期間をＴ（例えば第１期間Ｔ１に相当）とすると、最小充電電圧（マイナス方向への充電が開始されてから終了するまでの電位差）Ｖｃは、Ｖｃ＝［（Ｉｃ＋Δｉ）・Ｔ］／Ｃで表される。
【００６０】
第１積分回路Ｃ１（又は第２積分回路Ｃ２）のプラス方向への放電が開始されてから第１積分回路Ｃ１（又は第２積分回路Ｃ２）の電圧が閾値電圧Ｖｔｈに至るまでの時間ｔは、ｔ＝［Ｃ・Ｖｃ／Ｉｂであるので、ｔ＝［（Ｉｃ＋Δｉ）・Ｔ］／Ｉｄとなる。この式にΔｉ＝Ｇｍ・ｅSを代入すると、ｔ＝（Ｇｍ・Ｔ／Ｉｄ）・ｅS＋Ｉｃ・Ｔ／Ｉｄとなる。すなわち、時間ｔは、オーディオ信号ｅSに比例して変化することになる。
【００６１】
また、このパルス幅変調回路１における変調度ｍは、ｍ＝ｔ／Ｔ−（Ｔ−ｔ）／Ｔであるので、変形してｔ＝［（Ｉｃ＋Δｉ）・Ｔ］／Ｉｄを考慮すると、ｍ＝２Δｉ／Ｉｄ＋２Ｉｃ／Ｉｄ−１となる。ここで、放電バイアス電流Ｉｄを充電バイアス電流Ｉｃの２倍に設定すると（Ｉｄ＝２Ｉｃ）、変調度ｍは、ｍ＝Δｉ／Ｉｃ＝（Ｇｍ／Ｉｃ）・ｅSとなる。すなわち、変調度ｍは、オーディオ信号ｅSに依存することになる。なお、放電バイアス電流Ｉｄを充電バイアス電流Ｉｃの２倍に設定するのは、上式に示すように、変調度ｍとオーディオ信号ｅSとの比例関係が明確になって、オフセットが生じることを抑制できるからである。
【００６２】
第２期間Ｔ２においては、第１積分回路Ｃ１の放電が一定の電圧波形の傾きを有して継続され、第１積分回路Ｃ１のＡ点における電圧が閾値電圧Ｖｔｈに達すると、制御信号φ３がローレベルになり、第３スイッチＳＷ３がオフ動作される。これにより、第１積分回路Ｃ１におけるプラス方向への放電が終了する。
【００６３】
第３スイッチＳＷ３がオフ動作すると、第１積分回路Ｃ１の一端には、充電用の電圧電流変換回路１３及び放電用の放電用バイアス電流源１４が接続されず、第１積分回路Ｃ１に対して次の充電動作が行われるまで、第１積分回路Ｃ１における端子電圧は閾値電圧Ｖｔｈに維持される。すなわち、図４に示すように、オーディオ信号ｅSが無信号の場合、プラス方向への放電が終了してから次の充電が開始されるまで、第１積分回路Ｃ１の端子電圧は時間ｔ０ｋだけ閾値電圧Ｖｔｈに維持される。オーディオ信号ｅSが正であって振幅の大きさが比較的大きい場合、時間ｔ１ｋ（＜ｔ０ｋ）だけ閾値電圧Ｖｔｈに維持される。さらに、オーディオ信号ｅSが負であって振幅の大きさが比較的大きい場合、時間ｔ２ｋ（＞ｔ０ｋ）だけ閾値電圧Ｖｔｈに維持される。
【００６４】
このように、本実施形態では、オーディオ信号ｅSに基づいた電圧情報を時間情報に変換し、この時間情報をパルスのオフ期間に対応させることでパルス幅変調信号ＰＷＭｏｕｔのパルス幅を適切に生成することができる。したがって、例えばこのパルス幅変調回路１をマルチチャンネルのスイッチングアンプに適用する場合であっても、パルス幅変調回路１は第１及び第２切換信号φ１，φ２に同期したパルス幅変調を行うことができる。第１及び第２切換信号φ１，φ２は、例えば各チャンネルに対して同一のものを入力することができるため、オーディオ信号ｅSが入力されたときでも、チャンネル間同士でキャリア周波数ｆが微妙に異なることがなくなり、被変調信号（キャリア）間におけるビート成分が音声周波数に混在するといったことを抑制することができる。
【００６５】
次に、スイッチング回路２の出力信号の負帰還時（反転回路１９からの信号がある場合）について図５Ａを参照して説明する。図５Ａは、負帰還時における、（ａ）第１切換信号φ１のレベル変化と、（ｂ）第１積分回路Ｃ１の一端（図２のＡ点参照）の電圧波形と、（ｃ）〜（ｅ）スイッチング回路２の出力信号ｅｏｕｔとの関係を示す図である。
【００６６】
負帰還時には、第１積分回路Ｃ１を充電する電流の大きさはスイッチング回路２の出力信号ｅｏｕｔに基づく電流を減算した大きさになる。従って、スイッチング回路２の出力信号ｅｏｕｔがハイレベルの場合には、第１積分回路Ｃ１を充電する電流の大きさが小さくなり、スイッチング回路２の出力信号ｅｏｕｔがローレベルの場合には、第１積分回路Ｃ１を充電する電流の大きさが大きくなる。その結果、第１積分回路Ｃ１の電圧波形は２段階の傾きを有することになり、第１切換信号φ１がローレベルに反転する際の第１積分回路Ｃ１の充電電圧が無帰還時に対して変化する。
【００６７】
オーディオ信号ｅSが正の場合には、図５Ａ（ｃ）のように、スイッチング回路２の出力信号ｅｏｕｔはハイレベルの期間がローレベルの期間よりも長い。従って、図５Ａ（ｂ）のＳ１’のように、無帰還時と比較して、第１積分回路Ｃ１の電圧の傾きが小さくなる期間が電圧の傾きが大きくなる期間よりも長くなり、充電終了時の電圧Ｖ１’は無帰還時の充電終了時の電圧Ｖ１よりも高くなる。その結果、一定量の電流で放電した場合に、閾値電圧Ｖｔｈに達するまでの時間ｔ１’が無帰還時に比べて短くなり、パルス幅変調信号ＰＷＭｏｕｔのハイレベルの期間が無帰還時に比べて短くなる。
【００６８】
オーディオ信号ｅSが負の場合には、図５Ａ（ｄ）のように、スイッチング回路２の出力信号ｅｏｕｔはローレベルの期間がハイレベルの期間よりも長い。従って、図５Ａ（ｂ）のＳ２’のように、無帰還時と比較して、第１積分回路Ｃ１の電圧の傾きが大きくなる期間が電圧の傾きが小さくなる期間よりも長くなり、充電終了時の電圧Ｖ２’は無帰還時の充電終了時の電圧Ｖ２よりも低くなる。その結果、一定量の電流で放電した場合に、閾値電圧Ｖｔｈに達するまでの時間ｔ２’が無帰還時に比べて長くなり、パルス幅変調信号ＰＷＭｏｕｔのハイレベルの期間が無帰還時に比べて長くなる。
【００６９】
オーディオ信号ｅSが０の場合には、図５Ａ（ｅ）のように、スイッチング回路２の出力信号ｅｏｕｔはローレベルの期間とハイレベルの期間とが等しい。従って、図５Ａ（ｂ）のＳ０’のように、第１積分回路Ｃ１の電圧の傾きが大きくなる期間が電圧の傾きが小さくなる期間と等しくなり、充電終了時の電圧Ｖ０’は無帰還時の充電終了時の電圧Ｖ０と等しくなる。その結果、一定量の電流で放電した場合に、閾値電圧Ｖｔｈに達するまでの時間ｔ０’が無帰還時と同じであり、パルス幅変調信号ＰＷＭｏｕｔのハイレベルの期間が無帰還時と同じである。
【００７０】
なお、電圧電流変換回路１３によって第１，第２積分回路Ｃ１，Ｃ２を充電する電流のシミュレーション結果を図５Ｂに示す。すなわち、スイッチング回路２の出力信号ｅｏｕｔを振幅減衰し、反転させた信号を変換した電流を加算することで、電流Ｉｃ＋Δｉを基準にしてパルス成分が重畳された電流波形になっている。
【００７１】
以上のように、オーディオ信号ｅSが正の場合にはパルス幅変調信号ＰＷＭｏｕｔのハイレベルの期間が短く、ローレベルの期間が長くなるように作用し、オーディオ信号ｅSが負の場合にはパルス幅変調信号ＰＷＭｏｕｔのハイレベルの期間が長く、ローレベル期間が短くなるように作用するので、スイッチングアンプの出力信号の振幅値が小さくなる。従って、上記のように、振幅減衰回路１８及び反転回路１９をパルス幅変調回路１に設けることによって、負帰還として作用することが分かる。
【００７２】
以下、全体のタイムチャートを用いて、パルス幅変調回路１の動作を説明する。
［基本動作］
まず、図６〜図８を参照して、反転回路１９からのＰＷＭ信号−ｅｎｆｂがないと仮定して、基本的な動作について説明する。  図６〜図８は、上記パルス幅変調回路１における各信号のタイミングチャートを示す図である。図６は、オーディオ信号ｅSが無信号の場合（Ｇｍ・ｅS＝０）を示しており、図７は、オーディオ信号ｅSが正の値の場合を示しており、図８は、オーディオ信号ｅSが負の場合を示している。
【００７３】
図６における第１期間Ｔ１では、デッドタイム生成回路１２からの第１切換信号φ１がハイレベルであるので（図６（ｂ）参照）、これによって第１スイッチＳＷ１がオン動作する。そのため、第１積分回路Ｃ１は、電圧電流変換回路１３による電流（Ｉｃ＋Δｉ）によって、マイナス方向に充電される（図６（ｈ）参照）。
【００７４】
第１切換信号φ１がハイレベルからローレベルに反転されると、第２期間Ｔ２に移行し、立下りエッジ検出回路４２では、第１切換信号φ１の反転時の立下りを検出し、第１ＲＳフリップフロップ回路４３に第１セット信号ｓｅｔ１として出力する（図６（ｄ）参照）。
【００７５】
第１ＲＳフリップフロップ回路４３では、第１セット信号ｓｅｔ１として瞬間的にローレベルに変化する信号が入力されると、第２ＮＡＮＤ回路ＮＡ２は、その出力をローレベルからハイレベルに反転させる。第２ＮＡＮＤ回路ＮＡ２の出力は、制御信号φ３として第３スイッチＳＷ３に入力されるので（図６（ｆ）参照）、第３スイッチＳＷ３はオン動作する。これにより、第１積分回路Ｃ１は、放電用バイアス電流源１４によって一定の放電量でプラス方向に放電される（図６（ｈ）参照）。
【００７６】
また、第１ＲＳフリップフロップ回路４３では、第１セット信号ｓｅｔ１として瞬間的にローレベルに変化する信号が入力されると、第１ＮＡＮＤ回路ＮＡ１は、その出力をハイレベルからローレベルに反転させる。第１ＮＡＮＤ回路ＮＡ１の出力は、出力信号ｒｓｏｕｔ１として第５ＮＡＮＤ回路ＮＡ５に入力される（図６（ｌ）参照）。
【００７７】
第１比較回路２３では、第１積分回路Ｃ１の端子電圧が正（＋）側入力端子に入力される基準電圧Ｖｒｅｆに達するまでプラス方向に放電され、端子電圧が基準電圧Ｖｒｅｆに達すると、第１比較回路２３は、その出力をハイレベルからローレベルに変化させる（図６（ｊ）参照）。第１比較回路２３の出力は、第１リセット信号ｒｅｓ１として第１ＲＳフリップフロップ回路４３に入力される。
【００７８】
第１ＲＳフリップフロップ回路４３では、第１リセット信号ｒｅｓ１がハイレベルからローレベルになると、出力信号ｒｓｏｕｔ１は、逆にローレベルからハイレベルになり、第５ＮＡＮＤ回路ＮＡ５に入力される（図６（ｌ）参照）。第５ＮＡＮＤ回路ＮＡ５では、他方の入力端子（ｒｓｏｕｔ２）がハイレベルのため、出力信号ｒｓｏｕｔ１を反転させてパルス幅変調信号ＰＷＭｏｕｔとしてスイッチング回路２に出力する（図６（ｎ）参照）。また、第１リセット信号ｒｅｓ１がハイレベルからローレベルになると、制御信号φ３もハイレベルからローレベルになる。その結果、第３スイッチＳＷ３がオフ動作し、第１積分回路Ｃ１の放電が止まる。第３期間Ｔ３の開始まで第１積分回路Ｃ１はＶｒｅｆ相当の電圧を保持する。
【００７９】
一方、第２期間Ｔ２においては、デッドタイム生成回路１２からの第２切換信号φ２がハイレベルであるので（図６（ｃ）参照）、これによって第２スイッチＳＷ２がオン動作する。そのため、第２積分回路Ｃ２は、電圧電流変換回路１３による電流（Ｉｃ＋Δｉ）によって、マイナス方向に充電される（図６（ｉ）参照）。
【００８０】
第２切換信号φ２がハイレベルからローレベルに反転されると、第３期間Ｔ３に移行し、立下りエッジ検出回路４２では、第２切換信号φ２の反転時の立下りを検出し、第２ＲＳフリップフロップ回路４４に第２セット信号ｓｅｔ２として出力する（図６（ｅ）参照）。
【００８１】
第２ＲＳフリップフロップ回路４４では、第２セット信号ｓｅｔ２として瞬間的にローレベルに変化する信号が入力されると、第４ＮＡＮＤ回路ＮＡ４は、その出力をローレベルからハイレベルに反転させる。第４ＮＡＮＤ回路ＮＡ４の出力は、制御信号φ４として第４スイッチＳＷ４に入力されるので（図６（ｇ）参照）、第４スイッチＳＷ４はオン動作する。これにより、第２積分回路Ｃ２は、放電用バイアス電流源１４によって一定の放電量でプラス方向に放電される（図６（ｉ）参照）。
【００８２】
また、第２ＲＳフリップフロップ回路４４では、第２セット信号ｓｅｔ２として瞬間的にローレベルに変化する信号が入力されると、第３ＮＡＮＤ回路ＮＡ３は、その出力をハイレベルからローレベルに反転させる。第３ＮＡＮＤ回路ＮＡ３の出力は、出力信号ｒｓｏｕｔ２として第５ＮＡＮＤ回路ＮＡ５に入力される（図６（ｍ）参照）。
【００８３】
第２比較回路２４では、第２積分回路Ｃ２の端子電圧が正（＋）側入力端子に入力される基準電圧Ｖｒｅｆに達するまでプラス方向に放電され、端子電圧が基準電圧Ｖｒｅｆに達すると、出力をハイレベルからローレベルに変化させる。第２比較回路２４の出力は、第２リセット信号ｒｅｓ２として第２ＲＳフリップフロップ回路４４に入力される（図６（ｋ）参照）。
【００８４】
第２ＲＳフリップフロップ回路４４では、第２リセット信号ｒｅｓ２がハイレベルからローレベルになると、出力信号ｒｓｏｕｔ２は、逆にローレベルからハイレベルになり、第５ＮＡＮＤ回路ＮＡ５に入力される（図６（ｍ）参照）。第５ＮＡＮＤ回路ＮＡ５では、他方の入力端子（ｒｓｏｕｔ１）がハイレベルのため、出力信号ｒｓｏｕｔ２を反転させてパルス幅変調信号ＰＷＭｏｕｔとしてスイッチング回路２に出力する（図６（ｎ）参照）。また、第２リセット信号ｒｅｓ２がハイレベルからローレベルになると、制御信号φ４もハイレベルからローレベルになる。その結果、第４スイッチＳＷ４がオフ動作し、第２積分回路Ｃ２の放電が止まる。第４期間Ｔ４の開始まで第２積分回路Ｃ２はＶｒｅｆ相当の電圧を保持する。
【００８５】
図７に示すように、オーディオ信号ｅSが正の場合には、電流（Ｉｃ＋Δｉ）の大きさが大となり、第１又は第２積分回路Ｃ１，Ｃ２の一端における電圧波形の傾きもオーディオ信号ｅSが無信号の場合に比べて大となる。そのため、第１又は第２切換信号φ１，φ２のレベルがハイレベルからローレベルに反転する時点での第１又は第２積分回路Ｃ１，Ｃ２の端子電圧は、オーディオ信号ｅSが無信号の場合に比べて、より低くなり、これらがプラス方向に放電されるとき、オーディオ信号ｅSが無信号の場合に比べて、放電が開始されてから基準電圧Ｖｒｅｆに達する時間ｔが長くなる。したがって、図７（ｎ）に示すように、図６に示したオーディオ信号ｅSが無信号の場合に比べ、ハイレベルの時間が長いパルス幅変調信号ＰＷＭｏｕｔが出力される。このように、オーディオ信号ｅSの振幅に応じたパルス幅変調信号ＰＷＭｏｕｔが出力されることになる。
【００８６】
また、図８に示すように、オーディオ信号ｅSが負の場合には、電流（Ｉｃ＋Δｉ）の大きさが小となり、第１又は第２積分回路Ｃ１，Ｃ２の一端における電圧波形の傾きも小となる。そのため、第１又は第２切換信号φ１，φ２のレベルがハイレベルからローレベルに反転する時点での第１又は第２積分回路Ｃ１，Ｃ２の端子電圧は、オーディオ信号ｅSが無信号の場合に比べて、より高くなり、これらがプラス方向に放電されるとき、オーディオ信号ｅSが無信号の場合に比べて、放電が開始されてから基準電圧Ｖｒｅｆに達する時間ｔが短くなる。したがって、図８（ｎ）に示すように、図６に示したオーディオ信号ｅSが無信号の場合に比べ、ハイレベルの時間が短いパルス幅変調信号ＰＷＭｏｕｔが出力される。
【００８７】
［負帰還動作］
振幅減衰回路１８および反転回路１９によって、スイッチング回路２の出力信号ｅｏｕｔが電圧電流変換回路１３に負帰還される際の動作を、図９および図１０を参照して説明する。図９はオーディオ信号ｅSが正の場合を示す図であり、図１０はオーディオ信号ｅSが負の場合を示す図である。
【００８８】
図９を参照して、図７と同様のオーディオ信号ｅSが正の場合を説明する。第１積分回路Ｃ１が充電される期間Ｔ１であって、パルス幅変調信号ＰＷＭｏｕｔ（すなわち、スイッチング回路２の出力信号ｅｏｕｔ）がハイレベルの期間Ｔ１ａにおいては、スイッチング回路２の出力信号ｅｏｕｔのハイレベル（例えば＋５０Ｖ）が振幅減衰回路１８で振幅減衰され、反転回路１９で反転され（例えば−５Ｖの電圧になり）、電圧電流変換回路１３で電流に変換され、第１積分回路Ｃ１を充電する電流に加算されるので、充電電流の大きさが無帰還時に比べて小さくなる。その結果、図９（ｈ）に示すように、第１積分回路Ｃ１の一端における電圧波形の傾きが無帰還時に比べて小さくなる。
【００８９】
第１積分回路Ｃ１が充電される期間Ｔ１であって、パルス幅変調信号ＰＷＭｏｕｔ（すなわち、スイッチング回路２の出力信号ｅｏｕｔ）がローレベルの期間Ｔ１ｂにおいては、スイッチング回路２の出力信号ｅｏｕｔのローレベル（例えば−５０Ｖ）が振幅減衰回路１８で振幅減衰され、反転回路１９で反転され（例えば＋５Ｖの電圧になり）、電圧電流変換回路１３で電流に変換され、第１積分回路Ｃ１を充電する電流に加算されるので、充電する電流の大きさが無帰還時に比べて大きくなる。その結果、図９（ｈ）に示すように、第１積分回路Ｃ１の一端における電圧波形の傾きが、無帰還時に比べて大きくなる。
【００９０】
オーディオ信号ｅSが正の場合には、図９（ｎ）に示すように、スイッチング回路２の出力信号ｅｏｕｔのハイレベルの期間は、ローレベルの期間よりも長いので、第１切換信号φ１のレベルがハイレベルからローレベルに反転する時点での第１積分回路Ｃ１の端子電圧は、無帰還の場合に比べて高くなり、これらがプラス方向に放電されるとき、無帰還の場合に比べて、放電が開始されてから基準電圧Ｖｒｅｆに達する時間ｔが短くなる。なお、第２積分回路Ｃ２が充電される期間Ｔ２ａ、Ｔ２ｂについても、第１積分回路Ｃ１が充電される期間Ｔ１ａ、Ｔ１ｂと同様である。したがって、図９（ｎ）に示すように、図７に示した無帰還の場合に比べ、ハイレベルの期間が短く、ローレベルの期間が長いパルス幅変調信号ＰＷＭｏｕｔが出力される。
【００９１】
次に、図１０を参照して、図８と同様のオーディオ信号ｅSが負の場合を説明する。第１積分回路Ｃ１が充電される期間Ｔ１であって、パルス幅変調信号ＰＷＭｏｕｔ（すなわち、スイッチング回路２の出力信号ｅｏｕｔ）がハイレベルの期間Ｔ１ａにおいては、スイッチング回路２の出力信号ｅｏｕｔのハイレベル（例えば＋５０Ｖ）が振幅減衰回路１８で振幅減衰され、反転回路１９で反転され（例えば−５Ｖの電圧になり）、電圧電流変換回路１３で電流に変換され、第１積分回路Ｃ１を充電する電流に加算されるので、充電する電流の大きさが無帰還時に比べて小さくなる。その結果、図１０（ｈ）に示すように、第１積分回路Ｃ１の一端における電圧波形の傾きが無帰還時に比べて小さくなる。
【００９２】
第１積分回路Ｃ１が充電される期間Ｔ１であって、パルス幅変調信号ＰＷＭｏｕｔがローレベル（すなわち、スイッチング回路２の出力信号ｅｏｕｔ）の期間Ｔ１ｂにおいては、スイッチング回路２の出力信号ｅｏｕｔのローレベル（例えば−５０Ｖ）が振幅減衰回路１８で振幅減衰され、反転回路１９で反転され（例えば＋５Ｖの電圧になり）、電圧電流変換回路１３で電流に変換され、第１積分回路Ｃ１を充電する電流に加算されるので、充電する電流の大きさが無帰還時に比べて大きくなる。その結果、図１０（ｈ）に示すように、第１積分回路Ｃ１の一端における電圧波形の傾きが、無帰還時に比べて大きくなる。
【００９３】
オーディオ信号ｅSが負の場合には、図１０（ｎ）に示すように、パルス幅変調信号ＰＷＭｏｕｔ（すなわち、スイッチング回路２の出力信号ｅｏｕｔ）のハイレベルの期間はローレベルの期間よりも短いので、第１切換信号φ１のレベルがハイレベルからローレベルに反転する時点での第１積分回路Ｃ１の端子電圧は、無帰還の場合に比べて低くなり、これらがプラス方向に放電されるとき、無帰還の場合に比べて、放電が開始されてから基準電圧Ｖｒｅｆに達する時間ｔが長くなる。なお、第２積分回路Ｃ２が充電される期間Ｔ２ａ、Ｔ２ｂについては、第１積分回路Ｃ１が充電される期間Ｔ１ａ、Ｔ１ｂと同様である。したがって、図１０（ｎ）に示すように、図８に示した無帰還の場合に比べ、ハイレベルの期間が長く、ローレベルの期間が短いパルス幅変調信号ＰＷＭｏｕｔが出力される。
【００９４】
以上のように、オーディオ信号ｅSが正の場合にはパルス幅変調信号ＰＷＭｏｕｔのハイレベルの期間が短く、ローレベルの期間が長くなり、オーディオ信号ｅSが負の場合にはパルス幅変調信号ＰＷＭｏｕｔのハイレベルの期間が長く、ローレベル期間が短くなるので、スイッチングアンプの出力信号の振幅値が小さくなり、負帰還として機能し、ノイズを除去することができる。
【００９５】
図１１は、本発明の別の好ましい実施形態のパルス幅変調回路５１を示す回路図である。パルス幅変調回路５１は、信号出力回路１６の構成が異なることと、立下りエッジ検出回路４２を備えない点で図２のパルス幅変調回路１と相違し、その他は一致する。
【００９６】
信号出力回路１６は、第１〜第３ＮＯＲ回路Ｎ１，Ｎ２，Ｎ３によって構成されている。第１ＮＯＲ回路Ｎ１は、その一方の入力端子がデッドタイム生成回路１２の第１切換信号φ１の出力端子に接続され、他方の入力端子が第１積分回路Ｃ１の一端に接続されている。一方、第２ＮＯＲ回路Ｎ２は、その一方の入力端子がデッドタイム生成回路１２の第２切換信号φ２の出力端子に接続され、他方の入力端子が第２積分回路Ｃ２の一端に接続されている。
【００９７】
第１ＮＯＲ回路Ｎ１の出力端子は、第３ＮＯＲ回路Ｎ３の一方の入力端子に接続されているとともに、第３スイッチＳＷ３に接続されている。第２ＮＯＲ回路Ｎ２の出力端子は、第３ＮＯＲ回路Ｎ３の他方の入力端子に接続されているとともに、第４スイッチＳＷ４に接続されている。第３ＮＯＲ回路Ｎ３の出力端子は、パルス幅変調信号ＰＷＭｏｕｔとして後段のスイッチング回路２に接続される。
【００９８】
第１ＮＯＲ回路Ｎ１は、第１切換信号φ１と、第１積分回路Ｃ１の端子電圧との否定論理和を演算することにより、すなわち、第１切換信号φ１がローレベルであってかつ第１積分回路Ｃ１の端子電圧が所定電圧Ｖｔｈ未満のとき、ハイレベルを出力する。第２ＮＯＲ回路Ｎ２は、第２切換信号φ２と、第２積分回路Ｃ２の端子電圧との否定論理和を演算することにより、すなわち、第２切換信号φ２がローレベルであってかつ第２積分回路Ｃ２の端子電圧が所定電圧Ｖｔｈ未満のとき、ハイレベルを出力する。
【００９９】
第３ＮＯＲ回路Ｎ３は、第１及び第２ＮＯＲ回路Ｎ１，Ｎ２の各出力の否定論理和を演算し、第１及び第２ＮＯＲ回路Ｎ１，Ｎ２の各出力を一つのパルス幅変調信号ＰＷＭｏｕｔにしてスイッチング回路２に出力するものである。その他の構成及び動作は前の実施形態と同様であるので、説明を援用する。
【０１００】
図１２は、本発明の別の好ましい実施形態のパルス幅変調回路６１を示す回路図である。パルス幅変調回路６１は、第１及び第２比較回路２３，２４を備えない点、及び、第１及び第２積分回路Ｃ１，Ｃ２の充電及び放電の向きが逆である点で図２のパルス幅変調回路１と相違し、その他は一致する。すなわち、第１積分回路Ｃ１は、第１期間Ｔ１においてプラス方向に充電され、第２期間Ｔ２においてマイナス方向に放電された後、基準電圧Ｖｒｅｆに維持される。また、第２積分回路Ｃ２は、半周期ずれて第１積分回路Ｃ１と同様の充放電動作が行われる。また、第１及び第２比較回路による閾値電圧との比較は、第１及び第３ＮＡＮＤ回路ＮＡ１，ＮＡ３によって行われる。
【０１０１】
以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。また、図４〜図１０に示した電圧波形において、オーディオ信号ｅSはその正負が逆であってもよい。例えば、図４の電圧波形では、符号Ｓ１の波形がオーディオ信号ｅSが負のときの波形であり、符号Ｓ２の波形がオーディオ信号ｅSが正のときの波形であってもよい。また、図２、図１１のパルス幅変調回路において、充電及び放電の電流の向きを図１２のように逆にしてもよい。
【産業上の利用可能性】
【０１０２】
本発明はオーディオ用スイッチングアンプのパルス幅変調回路に好適に適用され得る。
【図面の簡単な説明】
【０１０３】
【図１】本発明の好ましい実施形態によるスイッチングアンプの構成を示すブロック図である。
【図２】本発明の好ましい実施形態によるパルス幅変調回路１の構成を示すブロック図である。
【図３】基準クロック信号ＭＣＬＫ、第１切換信号φ１、第２切換信号φ２を示す図である。
【図４】無帰還時における、第１積分回路Ｃ１の電圧変化を説明する図である。
【図５Ａ】負帰還時における、第１積分回路Ｃ１の電圧変化を説明する図である。
【図５Ｂ】負帰還を行った場合の充電電流の波形を示す図である。
【図６】無帰還時における、無信号時のパルス幅変調回路１の動作示すタイムチャートである。
【図７】無帰還時における、オーディオ信号が正の時のパルス幅変調回路１の動作示すタイムチャートである。
【図８】無帰還時における、オーディオ信号が負の時のパルス幅変調回路１の動作示すタイムチャートである。
【図９】負帰還時における、オーディオ信号が正の時のパルス幅変調回路１の動作示すタイムチャートである。
【図１０】負帰還時における、オーディオ信号が負の時のパルス幅変調回路１の動作示すタイムチャートである。
【図１１】本発明の別の好ましい実施形態によるパルス幅変調回路５１の構成を示す回路図である。
【図１２】本発明の別の好ましい実施形態によるパルス幅変調回路６１の構成を示す回路図である。
【図１３】従来のパルス幅変調回路４１の構成を示す回路図である。
【符号の説明】
【０１０４】
１  パルス幅変調回路
２  スイッチング回路
３  ローパスフィルタ回路
４  第１電源
５  第２電源
１１  クロック生成回路
１２  デッドタイム生成回路
１３  電圧電流変換回路
１４  放電用バイアス電流源
１５  電流バイパス回路
１６  信号出力回路
１８  振幅減衰回路
１９  反転回路
２３  第１比較回路
２４  第２比較回路
４２  立下りエッジ検出回路
４３  第１ＲＳフリップフロップ回路
４４  第２ＲＳフリップフロップ回路
ＡＵ  オーディオ発生源
Ｃ１  第１積分回路
Ｃ２  第２積分回路
ｅS  オーディオ信号
Ｉｃ  充電バイアス電流
Ｉｄ  放電バイアス電流
ＳＷ１  第１スイッチ
ＳＷ２  第２スイッチ
ＳＷ３  第３スイッチ
ＳＷ４  第４スイッチ
Ｔ１  第１期間
Ｔ２  第２期間
Ｔ３  第３期間
Ｔ４  第３期間
Ｖｒｅｆ  基準電圧
Ｖｔｈ  閾値電圧
φ１  第１切換信号
φ２  第２切換信号
φ３  制御信号
φ４  制御信号
【図１】
0004947307.tif 000002
【図２】
0004947307.tif 000003
【図３】
0004947307.tif 000004
【図４】
0004947307.tif 000005
【図５Ａ】
0004947307.tif 000006
【図５Ｂ】
0004947307.tif 000007
【図６】
0004947307.tif 000008
【図７】
0004947307.tif 000009
【図８】
0004947307.tif 000010
【図９】
0004947307.tif 000011
【図１０】
0004947307.tif 000012
【図１１】
0004947307.tif 000013
【図１２】
0004947307.tif 000014
【図１３】
0004947307.tif 000015