(57)【特許請求の範囲】
【請求項１】
配線基板の表面上の少なくとも１つの電子部品搭載領域について、隣接する複数本の導体シールドパターンが前記配線基板の該領域の周囲を枠状に連続して囲むように形成し、該導体シールドパターン間の隙間に導体パターンからなるインダクタを形成したことを特徴とするシールド機能を有するインダクタ形成型配線基板。
【請求項２】
２本の導体シールドパターン間の隙間に、１本のインダクタ用の導体パターンが、前記領域の周囲の全周にわたって連続して形成されていることを特徴とする請求項１に記載のインダクタ形成型配線基板。
【請求項３】
２本の導体シールドパターン間の隙間に、インダクタ用の導体パターンが、前記領域の周囲に途切れて形成され、非連続に形成されていることを特徴とする請求項１に記載のインダクタ形成型配線基板。
【請求項４】
インダクタ用の導体パターンの表面は絶縁物に覆われていることを特徴とする請求項１〜３のいずれか１項に記載のインダクタ形成型配線基板。
【請求項５】
電子部品を搭載した配線基板の表面上の少なくとも１つの領域について、隣接する複数本の導体シールドパターンが前記配線基板の該領域の周囲を枠状に連続して囲むように形成し、該導体シールドパターン間の隙間に導体パターンからなるインダクタを形成した配線基板と、前記複数本の導体シールドパターンに対応する輪郭を有し、該シールドパターンに接触する凸状パターンを有する少なくとも表面が導体からなるシールド板とで構成されたシールド機能を有するインダクタ形成型配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシールド機能を有する配線基板、特にインダクタを形成したシールド機能を有する配線基板に関する。
【背景技術】
【０００２】
従来、携帯電話、パーソナルコンピュータ、携帯端末、ＰＤＡ、自動車の制御装置、小型通信機器、小型ゲーム機等に使用される電源回路においては、インダクタ（スイッチング電源など）が必要不可欠な部品となっているが、これらのインダクタはプリント回路基板上に個別に実装されていた。即ち、プリント回路基板上に、電子部品や電子回路素子等を複数個実装し、インダクタのような所望の回路機能を有する部品が必要である場合は、一般によく用いられる方法としては、別途構成したコイルをプリント回路基板上にはんだ等により接続する方法がある。
【０００３】
このような従来技術によるインダクタを図１に示す。図１において、磁心１のまわりをコイル巻き線２で巻回し、シールド３で被覆されたインダクタを実装端子４にて、プリント回路基板（図示せず）上に実装する。コイル巻き線２に電流５が流されることにより磁束６が生ずる。
【０００４】
このように回路基板上に部品を取付ける従来の方法では、別途構成されたコイルを予め用意しておかなければならず、部品管理が煩雑になる。また、部品の取付けのための信頼性に問題を生ずる場合がある。さらに、コイルのような部品を取付けるためのかなりのスペースが必要であり、機器の小型化が困難であった。
【０００５】
しかし近年、プリント回路基板上に導体パターンを形成する技術が進歩した関係で、導体パターンによりコイルをプリント回路基板に直接形成する注目されるようになって来た。プリント回路基板上に回路パターンによりコイルを形成する方法では、所望のインダクタンス値を得るためには、該パターンのサイズが大きくなってしまい、結果としてやはりプリント回路基板のサイズが大きくなり、やはり機器の小型化が図れないという問題が生じていた。
【０００６】
特許文献１（特開平５−１８３２７４）では、このような問題を解決するため、コイル取付けのための特別のスペースが不要で、しかもプリント回路基板上の限られた面積で、所望のインダクタンス値が得られるプリント回路基板が提案されている。具体的には、多層に形成されるプリント回路基板において、所定の線幅、線間隔、巻き数を有するコイルを備え、該コイルは、隣合う渦巻きパターンの巻き方向を逆方向になるように形成し、前記渦巻きパターンの接続は、ブラインドバイヤホール、インナーバイヤホールもしくはスルーホールによって行っている。一例として、第１層には端部から右回りに巻かれた渦巻きパターンが形成され、第１層パターンの他端はブラインドバイヤホールを介して第２層の左回りのパターンに接続している。この第２層パターンの他端はスルーホールを介して第３層の右回りのパターンに接続している。この第３層のパターンの他端はブラインドバイヤホールを介して第４層の左回りのパターンに接続している。このような第１層から第４層までなるパターンに電流を流したとき、各層のパターンには全て同一方向の電流が流れることとなり、各層のパターンによってなっているコイルを加算したインダクタンス値を得られることになる。
【０００７】
これにより、プリント回路基板上に所望のインダクタンス値のコイルを形成することが可能となり、回路上コイルが必要な場合でも、コイル部品を取り付ける必要がなくなり、しかもプリント回路基板の多層にわたってコイルを形成しているので、基板の面積が極端に大きくなることはない。
【０００８】
特許文献２（特開２００１−７７５３８号公報）においても、特許文献１の場合と同様に、ディスクリートなコイル部品やコンデンサ部品や抵抗部品を基板に搭載することなく、基板パターン上において必要なリアクタンス値や、キャパシタンス値やレジスタンス値を得ることができるプリント基板のパターンコイルを提供することを目的としている。このため、ビルドアップ多層基板の各層の表面にＣの字形状のパターンを形成し、ビルドアップバイアによりコイル用パターンを接続して、全体として螺旋状のコイルを形成し、基板パターン内にてリアクタンス値を得るようにしている。
【０００９】
これにより、ディスクリートなコイル部品等を搭載することなく、基板内にコイルを形成しているので、部品点数を削減でき、コイル特性（リアンクタンス値）を自由に設定できる。
【００１０】
一方、配線基板にインダクタを設けることにより、配線基板内に磁界が生ずることとなるが、配線基板上に搭載されている各種の部品をこの磁界から遮蔽して保護するためにシールドを設ける必要がある。このためのシールドとして、シールド専用の部材を別途に配線基板に設けるか、或いは金属板又は表面に金属めっき等を施した樹脂板から成るシールド板を回路基板上に設け、回路ブロック毎にシールドすることが行なわれる。
【００１１】
図２〜図４は配線基板にシールド板（パネル）を設けてシールドする従来例について説明する。図２はシールドパターンを形成した回路基板の平面図、図３は金属板等により成るシールド板（パネル）の平面図、図４はシールド板のパターン突起部と配線基板上のシールドパターンと間の接触部の断面図である。
【００１２】
配線基板１０の表面には、図２に示すように、半導体素子等の各種の電子部品１１が搭載されている。これらの電子部品の中に基板搭載型のインダクタ１２も含まれる。配線基板１０の表面には、回路ブロック１３ａ、１３ｂ、１３ｃ、・・・毎に、同ブロックを１つの領域としてその周囲を連続して囲む導体のシールドパターン１４が形成されている。なお、図２では、便宜上１つの回路ブロック１３ａ内のみ搭載されている電子部品１１を概略的に図示し、他の回路ブロック１３ｂ、１３ｃ、・・・内に搭載されている電子部品については図示を省略している。
【００１３】
例えば導電体である金属板よりなるシールドパネル２０は、図２に示すように、配線基板１０の回路ブロック１３ａ、１３ｂ、１３ｃ、・・・に対応する各ブロック２１ａ、２１ｂ、２１ｃ、・・・毎にそれぞれその周囲を連続して囲む、配線基板１０の導体シールドパターン１４に対応する凸状のパターン２２を有する。このようなシールドパネル２０は配線基板１０と接合され、配線基板１０のシールドパターン１４がシールドパネル２０の凸状のパターン２２に接触する。これにより、配線基板１０は回路ブロック１３毎にシールドパネル２０によりシールドされることとなる。
【００１４】
【特許文献１】特開平５−１８３２７４号公報
【特許文献２】特開２００１−７７５３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
特許文献１及び２に開示されている従来のインダクタ内蔵型配線基板では、上述のように、プリント配線基板上に所望のインダクタンス値のコイルを形成することが可能となる。しかしながら、プリント配線基板上でコイルを形成する場合のパターン作成面積、インダクタンス値、共振周波数等の主たる要因により十分合理的に満足できるインダクタを得ることは困難であった。
【００１６】
即ち、特許文献１及び２に開示されているインダクタ内蔵型配線基板においては、配線基板に占めるインダクタの占有面積が大きくなり、その結果、配線基板の配線密度が低下したり、他の部品等も含めた配線基板の実装密度が低下する原因となっていた。
【００１７】
そこで、本発明では、配線基板上にパターン形成するインダクタにおいて、図２〜図４において説明したようなシールド構造を利用してインダクタを形成することにより、配線スペースの有効活用を図り、配線基板上にコイルを形成してインダクタを得る場合のパターン作成面積を極力小さくし、且つ所望のインダクタンスの値を得、且つ共振周波数の高周波数化に対応可能なインダクタ内蔵型の配線基板を提供することを課題とする。
【課題を解決するための手段】
【００１８】
上記の課題を達成するために、本発明によれば、配線基板の表面上の少なくとも１つの電子部品搭載領域について、隣接する複数本の導体シールドパターンが前記配線基板の該領域の周囲を枠状に連続して囲むように形成し、該導体シールドパターン間の隙間に導体パターンからなるインダクタを形成したことを特徴とするシールド機能を有するインダクタ形成型配線基板が提供される。
【００１９】
２本の導体シールドパターン間の隙間に、１本のインダクタ用の導体パターンが、前記領域の周囲の全周にわたって連続して形成されていることを特徴とする。或いは、２本の導体シールドパターン間の隙間に、インダクタ用の導体パターンが、前記領域の周囲に途切れて形成され、非連続に形成されていることを特徴とする。
【００２０】
上記のシールド機能を有するインダクタ内蔵型配線基板において、インダクタ用の導体パターンの表面は絶縁物に覆われていることを特徴とする。
【００２１】
本発明はまた、電子部品を搭載した配線基板の表面上の少なくとも１つの領域について、隣接する複数本の導体シールドパターンが前記配線基板の該領域の周囲を枠状に連続して囲むように形成し、該導体シールドパターン間の隙間に導体パターンからなるインダクタを形成した配線基板と、前記複数本の導体シールドパターンに対応する輪郭を有し、該シールドパターンに接触する凸状パターンを有する少なくとも表面が導体からなるシールド板とで構成されたシールド機能を有するインダクタ形成型配線基板が提供される。
【発明の効果】
【００２２】
本発明によれば、配線基板には、表面上の少なくとも１つの領域についてその周囲を枠状に連続して囲む導体シールドパターンを複数本互いに隣接して形成し、該導体シールドパターン間の隙間に導体パターンからなるインダクタを形成した構造を有する。また一方で、シールドパネルは、配線基板の前記複数本の導体シールドパターンに対応する輪郭を有し、該シールドパターンに接触する凸状パターンを有する少なくとも表面が金属からなる。したがって、シールドパネルの凸状パターンを配線基板の導体シールドパターンに接合させることにより、配線基板自体でシールド機能を有することとなり、配線基板に形成されたインダクタ自体もシールドされ、これにより、インダクタによるノイズを他の電子部品に発生させることなく、また、インダクタに必要な面積を確保しやすく、このためにインダクタンス値を大きくとることができる。
【発明を実施するための最良の形態】
【００２３】
以下、添付図面を参照して本発明の実施形態を詳細に説明する。
【００２４】
図５は本発明のシールド機能を有するインダクタ形成型配線基板の平面図である。図６はシールドパターン及びインダクタの配線のみを示す平面図である。
【００２５】
配線基板１０の表面には、図５に示すように、半導体素子等の各種の電子部品１１が搭載されている。これらの電子部品の中に基板搭載型のインダクタ１２が含まれても良い。配線基板１０の表面には、回路ブロック１３ａ、１３ｂ、１３ｃ、・・・毎に、同ブロックを１つの領域としてその周囲を連続して囲む導体のシールドパターン１４ａ、１４ｂが複数本、図示の実施形態では２本隣接して形成されている。これらの内周及び外周の２本の導体シールドパターン１４ａ、１４ｂは、例えば、領域１３ａの周囲を途切れることなく連続してつながっていて、同領域１３ａを枠状に完全に覆っている。また、２本の導体シールドパターン１４ａ、１４ｂは、その間に、後述するインダクタを構成する導体パターン１６を配線できるように、略等幅の隙間を規定するように形成されている。
【００２６】
なお、図５では、便宜上１つの回路ブロック１３ａ内のみ搭載されている電子部品１１を概略的に図示し、他の回路ブロック１３ｂ、１３ｃ、・・・内に搭載されている電子部品については図示を省略している。同様に、他の回路ブロック１３ｂ、１３ｃ、・・・の周囲にも、複数本の導体のシールドパターンが連続して枠状に形成されているが、図示を簡略化してある。なお、隣接する回路ブロックでは、２本の導体シールドパターン１４ａ、１４ｂの内の外周シールドパターン１４ｂは相互に共用していても良い。
【００２７】
２本の導体シールドパターン１４ａ、１４ｂ間の隙間には、その中央にこれらのシールドパターン１４ａ、１４ｂと略平行に延びるインダクタを構成する導体パターン１６が形成されている。図５及び図６の実施形態では、インダクタの導体パターン１６は、回路ブロック１３ａの周囲枠の全周にわたって連続して形成されている。
【００２８】
図７は本発明によるシールド板（パネル）２０の平面図である。このシールドパネル２０は、従来と同様、例えば導体である金属板又は表面を導体金属によりめっき等で被覆した樹脂板よりなる。シールドパネル２０は、図７に示すように、配線基板１０の回路ブロック１３ａ、１３ｂ、１３ｃ、・・・に対応する各ブロック２１ａ、２１ｂ、２１ｃ、・・・毎にそれぞれその周囲を連続して囲む、配線基板１０の複数本からなる導体シールドパターン１４ａ、１４ｂに対応する輪郭をもった複数本、この実施形態では２本の凸状のパターン２２ａ、２２ｂを有する。
【００２９】
なお、図７では、便宜上１つの回路ブロック１３ａに対応するシールドパネル２０の領域ブロック２１ａのみ、２本の凸状のパターン２２ａ、２２ｂを示しているが、他の領域ブロック２１ｂ、２１ｃ、・・・の周囲にも、同様に、２本の凸状のパターンが形成されている。また、配線基板１０の隣接する回路ブロックにおいて、外周側のシールドパターン１４ｂが相互に共用している場合は、シールドパネル２０も同様に、領域ブロックの外周側の凸状のパターン２２ｂを相互に共用のものとする。
【００３０】
図８及び図９はシールドパネル２０の凸状のパターン２２ａ、２２ｂと配線基板１０上のシールドパターン１４ａ、１４ｂとの間の接触部の断面図である。シールドパネル２０は配線基板１０と接合され、配線基板１０の２本のシールドパターン１４ａ、１４ｂがシールドパネル２０の２本の凸状パターン２２ａ、２２ｂに接触する。これにより、配線基板１０は各回路ブロック１３ａ、１３ｂ、１３ｃ、・・・毎にシールドパネル２０によりシールドされることとなる。
【００３１】
図８の実施形態では、インダクタの導体パターン１６が配線基板１０上に露出しているが、図９の実施形態のように、インダクタの導体パターン１６を絶縁物１８、例えソルダレジスト等で被覆し、インダクタ１６を保護するようにしても良い。
【００３２】
図１０は本発明のシールド機能を有するインダクタ形成型配線基板の他の実施形態の平面図である。図１０では、配線基板１０の半導体素子等の各種の電子部品１１が搭載されている１つの回路ブロック１３ａのみを示し、他の回路ブロックについては図示を省略してある。この実施形態では、各回路ブロックの周囲を連続して囲む導体のシールドパターン１４ａ、１４ｂが２本隣接して形成されている点は、図５に示す実施形態と同様であるが、２本のシールドパターン１４ａ、１４ｂ間の隙間に形成されているインダクタを構成する導体パターン１７は、回路ブロック１３ａの周囲枠の全周にわたって連続して形成されているのではなく、途中で途切れている。このような途切れたインダクタの導体パターン１７ａ、１７ｂ、・・・は２本のシールドパターン１４ａ、１４ｂ間の隙間の略中央にこれらと略平行に延びている点は、前述の実施形態の場合と同様である。
【００３３】
各インダクタの導体パターン１７ａ、１７ｂ、・・・の端部は、例えばスルーホール又は層間バイヤを介して、他の層に形成されているインダクタの導体パターン（図示せず）に接続されて適切なコイルを形成するようにしても良い。
【００３４】
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
【００３５】
例えば、上述の実施形態では、シールドパターン１４ａ、１４ｂを２本略平行して設けたが、このようなシールドパターンを３本以上略平行に配線し、それぞれ隣接するシールドパターン間の隙間に、１本ずつの連続又は非連続のインダクタ用の導体パターン１６、１７を設けることもできる。また、２本のシールドパターン１４ａ、１４ｂ間の隙間に、２本以上の連続又は非連続のインダクタ用の導体パターン１６、１７を設けることも可能である。その他必要なインダクタンス値、その他の要因による仕様に応じて適宜の配線構造を選択することができる。
【産業上の利用可能性】
【００３６】
以上説明したように、本発明によれば、配線基板には、表面上の少なくとも１つの領域についてその周囲を枠状に連続して囲む導体シールドパターンを複数本互いに隣接して形成し、該導体シールドパターン間の隙間に導体パターンからなるインダクタを形成した構造を有する。このため、シールド板の凸状パターンを配線基板のシールドパターンに接合させることにより、インダクタ自体がシールドされ、インダクタによるノイズを他の電子部品に発生させることなく、また、インダクタに必要な面積を確保しやすく、このためにインダクタンス値を大きくとることができる。従って、このようなシールド機能を有するインダクタ形成型配線基板は、携帯電話、パーソナルコンピュータ、携帯端末、ＰＤＡ、自動車の制御装置、小型通信機器、小型ゲーム機等にインダクタ内蔵型の配線基板として利用することができる。
【図面の簡単な説明】
【００３７】
【図１】プリント配線基板にインダクタを搭載した従来例を示す図である。
【図２】従来技術のシールド機能を有する配線基板の平面図である。
【図３】従来技術のシールドパネルの平面図である。
【図４】従来技術によるシールドパネルと配線基板の接合部の断面図である。
【図５】本発明のシールド機能を有するインダクタ内蔵型配線基板の平面図である。
【図６】本発明のシールドパターンを示す平面図である。
【図７】本発明によるシールド板（パネル）の平面図である。
【図８】本発明によるシールドパネルと配線基板の接合部の断面図である。
【図９】本発明によるシールドパネルと配線基板の接合部の他の例の断面図である。
【図１０】本発明のシールド機能を有するインダクタ内蔵型配線基板の他の例を示す平面図である。
【符号の説明】
【００３８】
１０    配線基板
１１    電子部品（半導体素子）
１２    基板搭載型インダクタ
１３ａ〜１３ｆ    回路ブロックの内側端部
１４ａ、１４ｂ    シールドパターン
１６、１７    インダクタの導体パターン
２０    シールド板（パネル）
２１ａ〜２１ｆ    領域ブロック
２２ａ、２２ｂ    凸状パターン
【図１】
0005041897.tif 000002
【図２】
0005041897.tif 000003
【図３】
0005041897.tif 000004
【図４】
0005041897.tif 000005
【図５】
0005041897.tif 000006
【図６】
0005041897.tif 000007
【図７】
0005041897.tif 000008
【図８】
0005041897.tif 000009
【図９】
0005041897.tif 000010
【図１０】
0005041897.tif 000011