(57)【特許請求の範囲】
【請求項１】
直流電源にトランスの１次巻き線とスイッチング素子とを直列接続し、前記トランスの２次巻き線に接続された第１のダイオードと第１のコンデンサからなる第１の整流平滑回路を介して所定の第１の出力電圧を得るスイッチング電源において、
前記第１の整流平滑回路は、
前記トランスの２次巻き線の一方に、前記第1のダイオードと直列にインダクタンスが接続された直列回路と、前記直列回路の前記第1のダイオードのカソードがある側に第１のコンデンサの一方を接続し、該第１のコンデンサの他方を前記トランスの２次巻き線の他方に接続して、
前記インダクタンスに誘起される信号を整流平滑して前記第１の出力電圧を、前記直列回路と前記第１のコンデンサとの第１の接続点と前記トランスの２次巻き線の他方との間に得て、
さらに、第２の整流平滑回路を有し、
前記第２の整流平滑回路は、
前記トランスの２次巻き線の一方にアノードを接続した第２のダイオードと、前記第２のダイオードのカソードに第２のコンデンサの一方を接続し、第２のコンデンサの他方を前記２次巻き線の他方に接続し、
前記インダクタンスに誘起される信号を整流平滑して前記第１の出力電圧の他に、前記第１の出力電圧より高い第２の出力電圧を、前記第２のダイオードのカソードと前記第２のコンデンサの一方との第２の接続点と前記トランスの２次巻き線の他方との間に得て、
さらに、
前記第１の出力電圧を入力して、前記スイッチング素子をオンオフ制御する制御回路とを有することを特徴とするスイッチング電源。
【請求項２】
前記第１の接続点と前記第１の出力電圧の出力端との間に設けられたオンオフ回路と、
前記オンオフ回路は、
ドレインが前記第１の整流平滑回路の前記第１の接続点に接続され、ソースが前記第１の出力電圧の出力端に接続され、ゲートに前記第２のダイオードのカソードに接続した抵抗を介して前記第２のダイオードからの信号を前記ゲートへのバイアス電源として入力するＦＥＴと、
コレクタが前記ＦＥＴのゲートに接続され、ベースが外部からの信号を入力するための入力端に接続され、エミッタが前記トランスの２次巻き線の他方に接続されたトランジスタとを備えてなり、
前記外部からの信号によって前記第１の出力電圧を、前記トランジスタを介して前記ＦＥＴをオンオフできるようにするオンオフ回路のバイアス電源を前記第２の出力電圧より得ることを特徴とする請求項１記載のスイッチング電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源に関し、特にＤＣ−ＤＣコンバータにおいて、多種類の出力を容易な構成で得るための構成に関する。
【０００２】
【従来の技術】
図７は従来のＤＣ−ＤＣコンバータの概略構成図である。このＤＣ−ＤＣコンバータは、トランジスタＴｒがオンのとき、変圧器１にエネルギーを蓄え、トランジスタＴｒがＯＦＦのときにこのエネルギーを出力に送るフライバック方式をとっている。
【０００３】
このＤＣ−ＤＣコンバータは、出力に第１の出力電圧Ｖｏ、第２の出力電圧Ｖｐ（Ｖｏ＜Ｖｐ）の２種類を得るために、二次側巻き線２を、二つの巻き線２ａ、２ｂに分けている。
【０００４】
前述の第１の出力電圧Ｖｏを生成する第１の出力回路８は、図７に示すように、二次巻き線２を分けて得た巻き線２ｂと、インダクタンスＬ１と、ダイオードＤ１と、コンデンサＣ２とで構成している。
【０００５】
また、第２の出力電圧Ｖｐを生成する第２の出力回路４は、図７に示すように、二次巻き線２を分けて得た２次巻き線２ａ及び２次巻き線２ｂと、ダイオードＤ２と、コンデンサＣ１とで構成されている。
【０００６】
上記のように構成された従来のＤＣ−ＤＣコンバータは、第１の出力回路８で生成された第１の出力電圧ＶｏをＰＷＭ制御回路５が入力して、出力が一定になるようなパルス幅の制御信号を生成し、トランジスタＴｒをオンオフする。
【０００７】
このトランジスタＴｒによって、一次巻き線３を介して二次巻き線２に交流パルスを誘起し、二次巻き線２を分けた巻き線２ａ、２ｂのタップに出力を得る。
【０００８】
そして、巻き線２ｂが接続された第１の出力回路８のインダクタンスＬ１、ダイオードＤ１、コンデンサＣ２によって平滑されて第１の出力電圧Ｖｏを得る。
【０００９】
また、巻き線２ａが接続された第２の出力回路４は、ダイオードＤ２、コンデンサＣ１によって平滑した第２の出力電圧Ｖｐを得る。
【００１０】
一方、図８に示すように出力側にドロッパーを設けて２種類の出力を得る場合もある。
【００１１】
図８に示すＤＣ−ＤＣコンバータは、二次巻き線２を巻き線２ａ、２ｂに分け、巻き線２ａ及び巻き線２ｂとダイオードＤ２とコンデンサＣ１とで出力Ｖｐ１を得ている。
【００１２】
また、巻き線２ｂとインダクタンスＬ１とダイオードＤ１とコンデンサＣ２とトランジスタ６と抵抗Ｒ４とツェナーダイオードＺＤとで出力Ｖｏ１を得ている。
【００１３】
さらに、ＤＣ−ＤＣコンバータは、図８に示すように、一つの二次側巻き線２を分けて、かつドロッパによって２つの出力電圧を得ているので何れか一方が安定しない場合がある。このため、安定した出力Ｖｏ１をＰＷＭ制御回路５にフィードバックさせるためには、二次巻き線７とダイオードＤ３とコンデンサＣ４等で構成されたフィードバック用出力回路８を備えている。
【００１４】
このＤＣ−ＤＣコンバータは、フィードバック用出力回路８からの出力ＶｄをＰＷＭ制御回路５が入力して、出力が一定になるようなパルス幅の制御信号を生成して、トランジスタＴｒをオンオフする。
【００１５】
このトランジスタＴｒによって、一次巻き線３を介して二次巻き線２、二次巻き線７に交流パルスを誘起する。
【００１６】
そして、ダイオードＤ２、コンデンサＣ１によって出力電圧Ｖｐ１を得る。
【００１７】
この出力電圧Ｖｐ１による電流は抵抗Ｒ４、ツェナーダイオードＺＤによってトランジスタ６（総称してドロッパーともいう）のベースに電圧Ｖｐ２として加えられて、トランジスタ６をオンさせることでトランジスタ６の出力に一定の電圧Ｖｏ１を得ている。
【００１８】
【発明が解決しようとする課題】
しかしながら、上記のような従来のＤＣ−ＤＣコンバータは、一つの巻き線を分けて異なる種類の電圧を得るようにしているので、巻き線が増えることになるから変圧器が大きくなると共に巻き線の出力用タップが増える。
【００１９】
このため、ＤＣ−ＤＣコンバータ自体が大型になり、かつコスト高になるという課題があった。
【００２０】
本発明は上記の課題を鑑みてされたもので、１つの巻き線を分けなくとも多種類の出力電圧を取り出せるスイッチング電源を得ることを目的とする。
【００２１】
【課題を解決するための手段】
本発明は、直流電源にトランスの１次巻き線とスイッチング素子とを直列接続し、前記トランスの２次巻き線に接続された第１のダイオードと第１のコンデンサからなる第１の整流平滑回路を介して所定の第１の出力電圧を得るスイッチング電源において、
前記第１の整流平滑回路は、
前記トランスの２次巻き線の一方に、前記第1のダイオードと直列にインダクタンスが接続された直列回路と、前記直列回路の前記第1のダイオードのカソードがある側に第１のコンデンサの一方を接続し、該第１のコンデンサの他方を前記トランスの２次巻き線の他方に接続して、
前記インダクタンスに誘起される信号を整流平滑して前記第１の出力電圧を、前記直列回路と前記第１のコンデンサとの第１の接続点と前記トランスの２次巻き線の他方との間に得て、
さらに、第２の整流平滑回路を有し、
前記第２の整流平滑回路は、
前記トランスの２次巻き線の一方にアノードを接続した第２のダイオードと、前記第２のダイオードのカソードに第２のコンデンサの一方を接続し、第２のコンデンサの他方を前記２次巻き線の他方に接続し、
前記インダクタンスに誘起される信号を整流平滑して前記第１の出力電圧の他に、前記第１の出力電圧より高い第２の出力電圧を、前記第２のダイオードのカソードと前記第２のコンデンサの一方との第２の接続点と前記トランスの２次巻き線の他方との間に得て、
さらに、
前記第１の出力電圧を入力して、前記スイッチング素子をオンオフ制御する制御回路とを備えたことを要旨とする。
【００２２】
また、本発明は、前記第１の接続点と前記第１の出力電圧の出力端との間に設けられたオンオフ回路と、
前記オンオフ回路は、
ドレインが前記第１の整流平滑回路の前記第１の接続点に接続され、ソースが前記第１の出力電圧の出力端に接続され、ゲートに前記第２のダイオードのカソードに接続した抵抗を介して前記第２のダイオードからの信号を前記ゲートへのバイアス電源として入力するＦＥＴと、
コレクタが前記ＦＥＴのゲートに接続され、ベースが外部からの信号を入力するための入力端に接続され、エミッタが前記トランスの２次巻き線の他方に接続されたトランジスタとを備えてなり、
前記外部からの信号によって前記第１の出力電圧を、前記トランジスタを介して前記ＦＥＴをオンオフできるようにするオンオフ回路のバイアス電源を前記第２の出力電圧より得ることを要旨とする。
【００２５】
【発明の実施の形態】
本実施の形態はスイッチング電源をＤＣ−ＤＣコンバータとして以下に説明する。
【００２６】
＜実施の形態１＞
図１は本実施の形態１のＤＣ−ＤＣコンバータの概略構成図である。ただし負荷抵抗は省略する。図１に示すＤＣ−ＤＣコンバータに備えられる変圧器１０は、一次巻き線３と二次巻き線２とで構成されている。つまり、変圧器１０の二次巻き線２は分けられてはいない。
【００２７】
そして、変圧器１０の二次巻き線２はタップｃ、ｄを有し、二次巻き線２のタップｃにはインダクタンスＬ１の一方を接続している。
【００２８】
また、インダクタンスＬ１の他方は、ダイオードＤ１のアノードに接続され、カソードはコンデンサＣ２の一方に接続されている。
【００２９】
また、変圧器１０のタップｄは、コンデンサＣ１、コンデンサＣ２の他方に接続されている。
【００３０】
さらに、本実施の形態１のＤＣ−ＤＣコンバータは、変圧器１０の二次巻き線２のタップｃに、ダイオードＤ２のアノードが接続され、カソードはコンデンサＣ１の一方に接続されている。
【００３１】
すなわち、実施の形態１のＤＣ−ＤＣコンバータは、ＰＷＭ制御回路５が出力電圧Ｖｏをフィードバック入力し、この電圧Ｖｏが一定になるようにトランジスタＴｒをスイッチングすることによって図２の（ａ）に示す波形を一次側に得ると共に二次側に図２の（ｂ）に示す波形を得る。
【００３２】
ニ次巻き線２の波形は図２の（ｂ）に示すように、サージが発生しており、インダクタンスＬ１によって除去されて後段に出力される。
【００３３】
しかし、ダイオードＤ２のアノードが二次巻き線２のタップｃに接続されているので、このサージはダイオードＤ２で検出されて、コンデンサＣ１によって平滑される。すなわち、サージのエネルギーはダイオードＤ２、コンデンサＣ１によって図２の（ｂ）に示すＶｐｏとなるので、結果としてこのＤＣ−ＤＣコンバータは、出力電圧Ｖｐｏと出力電圧Ｖｏの二種類を得ている。
【００３４】
従って、二次巻き線２を分けなくとも２種類の出力電圧を得ているからタップ数が少なくなり、コストを押さえることができていると共に、装置自体が小型になっている。
【００３５】
＜実施の形態２＞
実施の形態２は実施の形態１のＤＣ−ＤＣコンバータの各種応用例を示す。図３の（ａ）は二次側の二次巻き線２のタップｃにダイオードＤ２を接続してコンデンサＣ１によって出力Ｖｐｏを得ると共に、フェライトビーズＬ２を接続してダイオードノイズを抑えた出力Ｖｏを得るようにしたものである。なお、図３（ａ）には示していないが、コンデンサＣ１には負荷抵抗として抵抗Ｒ１が外付けされており、同様に、コンデンサＣ２には抵抗Ｒ２が外付けされている。
図３の（ｂ）は、コンデンサＣ２を、ダイオードＤ２のカソードとトランスのタップｄに接続しないで、インダクタンスＬ１に接続されているダイオードＤ１のカソードに接続して、コンデンサＣ２とコンデンサＣ１とを直列接続させることで、コンデンサに加わる耐圧を抑えるようにして、２種類の出力Ｖｐｏ（Ｖｐｏ＝Ｖｐｈ−Ｖｆ（Ｄ２））を得るようにしたものである。なお、図３（ｂ）には示すように、出力電圧Ｖｐｏには負荷抵抗として外付けの抵抗Ｒ２が並列接続されており、同様に、出力電圧Ｖｏには外付けの抵抗Ｒ１が並列接続されている。
【００３６】
図３の（ｃ）はコンデンサＣ２を、インダクタンスＬ１に接続されているダイオードＤ１のカソードとダイオードＤ２のカソードに接続して、コンデンサＣ２とコンデンサＣ１とを直列接続させると共に、外付けの負荷抵抗として抵抗Ｒ２をダイオードＤ２のカソードとダイオードＤ１のカソードに接続することで、外付けの抵抗Ｒ１と直列接続させて、出力に二種類の出力電圧を得るようにしたものである。
【００３７】
＜実施の形態３＞
図４は実施の形態３のＤＣ−ＤＣコンバータの概略構成図である。図４に示すＤＣ−ＤＣコンバータは、二次巻き線２を分けないで、ＦＥＴとツェナーダイオードＺＤで構成されたドロッパを設け、２種類の出力電圧Ｖｑ１、Ｖｐｏを得るものである。
【００３８】
また、本実施の形態３で用いる変圧器１１は、一次巻き線３と二次巻き線２と出力用の二次巻き線７とで構成され、二次巻き線２のタップｅに出力電圧Ｖｐｏを得るためのＶｐｏ用出力回路１２と、出力電圧Ｖｑ１を得るためのＶｑ１用出力回路１４とを接続している。
【００３９】
Ｖｐｏ用出力回路１２は、ダイオードＤ２とコンデンサＣ５とＣ６とからなり、ダイオードＤ２のアノードは変圧器１１の二次巻き線２のタップｅに接続し、カソードはコンデンサＣ５に接続している。
【００４０】
Ｖｑ１用出力回路１４は、インダクタンスＬ１とダイオードＤ１とＦＥＴとコンデンサＣ６と抵抗Ｒ４とツェナ−ダイオードＺＤとからなり、インダクタンスＬ１の一方は変圧器１１の二次巻き線２のタップｅに接続され、他方はＦＥＴのダイオードＤ１のアノードに接続されている。
【００４１】
また、安定した出力をＰＷＭ制御回路５にフィードバックさせるために、二次巻き線７とダイオードＤ３とコンデンサＣ４等で構成された出力回路４を備えている。
【００４２】
上記のように構成された実施の形態３のＤＣ−ＤＣコンバータの動作を以下に説明する。
【００４３】
このＤＣ−ＤＣコンバータは、出力回路４からの出力ＶｄをＰＷＭ制御回路５が入力して、出力が一定になるようなパルス幅の制御信号を生成して、トランジスタＴｒをオンオフする。
【００４４】
このトランジスタＴｒによって、一次巻き線３を介して二次巻き線２、二次巻き線７に交流パルスを誘起する。
【００４５】
このとき、変圧器１１の二次巻き線２のタップｅには図５に示す波形が発生する。
【００４６】
Ｖｐｏ用の出力回路１２は、サージをダイオードＤ２、コンデンサＣ５、コンデンサＣ６によって整流し、出力電圧Ｖｐｏを得る。この出力電圧Ｖｐｏによる電流は抵抗Ｒ４を介してツェナーダイオードＺＤに流れ、ＦＥＴのゲートに一定の電圧が加わる。
【００４７】
これによって、ＦＥＴはオン状態となって、インダクタンスＬ１、ダイオードＤ１、コンデンサＣ２、ＦＥＴ、抵抗Ｒ４、ツェナ−ダイオードＺＤ、コンデンサＣ６によって図５に示す出力電圧Ｖｑ１を得る。
【００４８】
つまり、ドロッパを動作させるために、従来のように二次巻き線２を分けないで、二次巻き線２のタップｅに発生するサージの微少エネルギー（高電圧、微少電流）を平滑して得た出力電圧Ｖｐｏに基づく電圧をドライブ電圧として動作させている。
【００４９】
従って、ドロッパを設けたＤＣ−ＤＣコンバータであっても、変圧器１１の二次巻き線を分けずにドロッパを動作させて二種類の安定した出力電圧Ｖｑ１、Ｖｄを得ることが可能であるから、タップ数及び巻き線数が少なくてもよい。
【００５０】
＜実施の形態４＞
図６は実施の形態４のＤＣ−ＤＣコンバータの概略構成図である。図６のＤＣ−ＤＣコンバータは、Ｖｏ用出力回路１３を構成するダイオードＤ１の後段にＦＥＴを設けている。そして、ＦＥＴのゲートにトランジスタＱ１を備え、Ｖｐｏ用出力回路１２の抵抗Ｒ４をＦＥＴのゲートに接続している。
【００５１】
すなわち、トランジスタＱ１のベースにオンオフ信号を外部から加えると、トランジスタＱ１のオフ時には二次巻き線２のサージを平滑した出力電圧Ｖｐｏに基づく電圧でＦＥＴがオン状態となって一定の出力電圧Ｖｏを後段に得ている。また、トランジスタＱ１をオンとしたときには、ＦＥＴのゲートがアース電位となるからＦＥＴがオフ状態となって出力を停止する。
【００５２】
このようにトランジスタＱ１を外部からオンオフ動作させて、出力電圧Ｖｏを送出又は停止するのは、ＤＣ−ＤＣコンバータからの出力を何らかの理由で一時待機させる必要がある場合に有効である。
【００５３】
【発明の効果】
以上のように本発明によれば、スイッチング電源（ＤＣ−ＤＣコンバータ）のトランスの二次巻き線にインダクタンスを直列接続して、該インダクタンスに透起される信号を整流平滑した出力を得ることで、スイッチング素子のオンオフに伴って、第１の整流平滑回路による第１の出力電圧と第２の整流平滑出力回路による第２の出力電圧の二種類を得ることが可能となる。
【００５４】
このため、一つの巻き線を分けずに多数の電圧が得られるので、変圧器が小型になる共にコストを低減できる。
【００５５】
また、第１の出力電圧の他に、第２の出力電圧を得る場合は、第１の出力電圧にオンオフ回路を接続して、外部からの信号により第１の出力電圧をオンオフさせることで第２の出力電圧を得ることができるので、従来のように二次巻き線を分けて第２の出力電圧を生成させる必要がない。
【図面の簡単な説明】
【図１】本実施の形態１のＤＣ−ＤＣコンバータの概略構成図である。
【図２】実施の形態１の動作を説明する波形図である。
【図３】実施の形態１の応用例を説明する説明図である。
【図４】実施の形態３のＤＣ−ＤＣコンバータの概略構成図である。
【図５】実施の形態３の動作を説明する波形図である。
【図６】実施の形態４のＤＣ−ＤＣコンバータの概略構成図である。
【図７】従来のＤＣ−ＤＣコンバータの概略構成図である。
【図８】ドロッパを有する従来のＤＣ−ＤＣコンバータの概略構成図である。
【符号の説明】
１、１０、１１  変圧器
２、７  二次巻き線
３  一次巻き線
４  第２の出力回路
５  ＰＷＭ制御回路
６  トランジスタ
８  第１の出力回路
１２  Ｖｐｏ用出力回路
１３  Ｖｏ用出力回路
１４  Ｖｑ１用出力回路
Ｌ１  インダクタンス
Ｄ１  ダイオード
Ｃ２  コンデンサ
【図１】
0005011620.tif 000002
【図２】
0005011620.tif 000003
【図３】
0005011620.tif 000004
【図４】
0005011620.tif 000005
【図５】
0005011620.tif 000006
【図６】
0005011620.tif 000007
【図７】
0005011620.tif 000008
【図８】
0005011620.tif 000009