(57)【特許請求の範囲】
【請求項１】
１ページ分の画像データを、複数のバンドに分割してバンド毎に順次に処理する画像処理装置であって、
主制御部と、
データの書込みおよびデータの読出しが可能なメモリと、
画像を読取る画像読取装置からメモリへ、画像データをバンド毎に転送し、１バンド分の画像データを転送するたびに終了通知を出力する第１ダイレクトメモリアクセス回路を有する画像入力モジュールと、
画像入力モジュールによって画像読取装置からメモリへ転送された１バンド分の画像データを、画像入力モジュールからの終了通知に応答してバンド毎に読み出す第２ダイレクトメモリアクセス回路と、第２ダイレクトメモリアクセス回路によって読み出された１バンド分の画像データに対して画像処理を行う画像処理回路と、画像処理回路によって画像処理が行われた１バンド分の画像データをメモリへ書き込む第３ダイレクトメモリアクセス回路とを有する画像処理モジュールとを含み、
第２ダイレクトメモリアクセス回路は、第１ダイレクトメモリアクセス回路からの終了通知の取得回数が予め主制御部により設定される回数以下であるとき、メモリからの１バンド分の画像データの読み出しをスキップすることで、処理が不要なバンドについては画像処理回路による画像処理が行われないようにすることを特徴とする画像処理装置。
【請求項２】
前記第２ダイレクトメモリアクセス回路は、
１バンド分の画像データの読み出しを完了したときには、終了通知を出力し、
１バンド分の画像データの読み出しをスキップしたときには、ダミーの終了通知を出力し、
前記第１ダイレクトメモリアクセス回路は、主制御部からの開始命令または第２ダイレクトメモリアクセス回路からの終了通知もしくはダミーの終了通知に応答して、１バンド分の画像データの転送を行うことを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記第１ダイレクトメモリアクセス回路は、
主制御部からの開始命令に応答して、１ページ分の画像データにおける最初の１バンド分の画像データの転送を行い、
最初の１バンド分の画像データの転送が終了すると、終了通知を出力して、次の１バンド分の画像データの転送を行うことを特徴とする請求項１に記載の画像処理装置。
【請求項４】
１ページ分の画像データを、複数のバンドに分割してバンド毎に順次に処理する画像処理装置であって、
主制御部と、
データの書込みおよびデータの読出しが可能なメモリと、
画像を読取る画像読取装置からメモリへ、画像データをバンド毎に転送し、１バンド分の画像データを転送するたびに終了通知を出力する第１ダイレクトメモリアクセス回路を有する画像入力モジュールと、
画像入力モジュールによって画像読取装置からメモリへ転送された１バンド分の画像データの一部を、画像入力モジュールからの終了通知に応答して、所定の開始アドレスから読み出す第２ダイレクトメモリアクセス回路と、第２ダイレクトメモリアクセス回路によって読み出された１バンド分の画像データの一部に対して画像処理を行う画像処理回路と、画像処理回路によって画像処理が行われた１バンド分の画像データの一部をメモリへ書き込む第３ダイレクトメモリアクセス回路とを有する画像処理モジュールとを含み、
主制御部は、前記所定の開始アドレスとして、１バンド分の画像データの途中のアドレスを設定することで、１バンド分の画像データの一部について、選択的に、画像処理回路による画像処理を可能にすることを特徴とする画像処理装置。
【請求項５】
前記画像処理モジュールは、前記画像入力モジュールによって前記画像読取装置からメモリへ転送された画像データにウォータマークのデータを合成することを特徴とする請求項１〜４のいずれか１つに記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイレクトメモリアクセス（略称ＤＭＡ）方式によってデータを転送することができる画像処理装置に関する。
【背景技術】
【０００２】
複写装置、スキャナ装置、プリンタ装置およびファクシミリ装置などの機能を１つにまとめた複合装置などに搭載され、画像データを処理する画像処理装置では、近年、カラー化の対応が行われている。このような画像処理装置では、データ処理の高速化が要求されている。画像処理装置では、ダイレクトメモリアクセス（Direct Memory Access、略称ＤＭＡ）方式によってデータを転送することによって、データ処理の高速化が図られている。
【０００３】
特許文献１には、主制御部である中央演算処理装置（Central Processing Unit、略称ＣＰＵ）と、プログラム可能なＤＭＡ制御装置とを含む装置が開示される。ＣＰＵは、必要なＤＭＡ転送プログラムとパラメータとを、ＤＭＡ制御装置にダウンロードする。ＤＭＡ制御装置は、ＤＭＡ転送プログラムを実行して、データ転送を行う。ＤＭＡ制御装置は、データ転送を完了すると、割り込みをＣＰＵに送る。
【０００４】
特許文献２に開示される技術では、複数のＤＭＡ回路が設けられ、各ＤＭＡ回路が連携される。各ＤＭＡ回路を連携するための連携設定は、ＣＰＵによって予め行われる。
【０００５】
【特許文献１】特表２００１−５０２０８２号公報
【特許文献２】特開２００６−１７２１０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
画像処理装置では、１ページ分の画像データを、複数のバンドに分割してバンド毎に順次に処理するものがある。
【０００７】
前記特許文献１に開示される技術を、前述の画像処理装置に用いた場合、異なるデータ転送を順次に行うにあたって、ＤＭＡ制御装置は、データ転送が完了する毎に、割込みをＣＰＵに送り、ＣＰＵは、割込みを与えられる毎に、必要なＤＭＡ転送プログラムとパラメータとをＤＭＡ制御装置にダウンロードする必要がある。したがってＣＰＵの処理負荷が発生し、ＣＰＵのパフォーマンスが低下してしまうという問題がある。
【０００８】
前記特許文献２に開示される技術を、前述の画像処理装置に用いた場合、処理が不要なときでもＤＭＡ回路によってデータが転送されてしまい、バスの帯域を圧迫してしまうという問題がある。１ページ分の画像データには、処理が必要なバンドと、処理が不要なバンドとがある。それにも拘わらず、全てのバンドについて、ＤＭＡ回路によってデータを転送して処理するので、前述のような問題が生じる。
【０００９】
本発明の目的は、主制御部のパフォーマンスの低下を防ぐとともに、バスの帯域を効率よく使用することができる画像処理装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明は、１ページ分の画像データを、複数のバンドに分割してバンド毎に順次に処理する画像処理装置であって、
主制御部と、
データの書込みおよびデータの読出しが可能なメモリと、
画像を読取る画像読取装置からメモリへ、画像データをバンド毎に転送し、１バンド分の画像データを転送するたびに終了通知を出力する第１ダイレクトメモリアクセス回路を有する画像入力モジュールと、
画像入力モジュールによって画像読取装置からメモリへ転送された１バンド分の画像データを、画像入力モジュールからの終了通知に応答してバンド毎に読み出す第２ダイレクトメモリアクセス回路と、第２ダイレクトメモリアクセス回路によって読み出された１バンド分の画像データに対して画像処理を行う画像処理回路と、画像処理回路によって画像処理が行われた１バンド分の画像データをメモリへ書き込む第３ダイレクトメモリアクセス回路とを有する画像処理モジュールとを含み、
第２ダイレクトメモリアクセス回路は、第１ダイレクトメモリアクセス回路からの終了通知の取得回数が予め主制御部により設定される回数以下であるとき、メモリからの１バンド分の画像データの読み出しをスキップすることで、処理が不要なバンドについては画像処理回路による画像処理が行われないようにすることを特徴とする画像処理装置である。
【００１１】
また本発明は、前記第２ダイレクトメモリアクセス回路は、
１バンド分の画像データの読み出しを完了したときには、終了通知を出力し、
１バンド分の画像データの読み出しをスキップしたときには、ダミーの終了通知を出力し、
前記第１ダイレクトメモリアクセス回路は、主制御部からの開始命令または第２ダイレクトメモリアクセス回路からの終了通知もしくはダミーの終了通知に応答して、１バンド分の画像データの転送を行うことを特徴とする。
【００１２】
また本発明は、前記第１ダイレクトメモリアクセス回路は、
主制御部からの開始命令に応答して、１ページ分の画像データにおける最初の１バンド分の画像データの転送を行い、
最初の１バンド分の画像データの転送が終了すると、終了通知を出力して、次の１バンド分の画像データの転送を行うことを特徴とする。
【００１３】
また本発明は、１ページ分の画像データを、複数のバンドに分割してバンド毎に順次に処理する画像処理装置であって、
主制御部と、
データの書込みおよびデータの読出しが可能なメモリと、
画像を読取る画像読取装置からメモリへ、画像データをバンド毎に転送し、１バンド分の画像データを転送するたびに終了通知を出力する第１ダイレクトメモリアクセス回路を有する画像入力モジュールと、
画像入力モジュールによって画像読取装置からメモリへ転送された１バンド分の画像データの一部を、画像入力モジュールからの終了通知に応答して、所定の開始アドレスから読み出す第２ダイレクトメモリアクセス回路と、第２ダイレクトメモリアクセス回路によって読み出された１バンド分の画像データの一部に対して画像処理を行う画像処理回路と、画像処理回路によって画像処理が行われた１バンド分の画像データの一部をメモリへ書き込む第３ダイレクトメモリアクセス回路とを有する画像処理モジュールとを含み、
主制御部は、前記所定の開始アドレスとして、１バンド分の画像データの途中のアドレスを設定することで、１バンド分の画像データの一部について、選択的に、画像処理回路による画像処理を可能にすることを特徴とする画像処理装置である。
【００１４】
また本発明は、前記画像処理モジュールは、前記画像入力モジュールによって前記画像読取装置からメモリへ転送された画像データにウォータマークのデータを合成することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、画像入力モジュールは、画像読取装置からメモリへ、画像データをバンド毎に転送し、１バンド分の画像データを転送するたびに終了通知を出力する。この画像入力モジュールからの終了通知は、画像処理モジュールに与えられる。画像処理モジュールは、画像入力モジュールによって画像読取装置からメモリへ転送された１バンド分の画像データを、画像入力モジュールからの終了通知に応答して処理する。
【００１６】
これによって主制御部を介さずに、画像入力モジュールと画像処理モジュールとを連携させることができる。この場合、各モジュールの動作が終了するたびに各モジュールから主制御部に割込み要求を与えて主制御部から開始指令を出力する必要がない。したがって主制御部の処理負荷を軽減することができ、主制御部のパフォーマンスの低下を防ぐことができる。
【００１７】
１ページ分の画像データには、画像処理モジュールによる処理が必要なバンドと、画像処理モジュールによる処理が不要なバンドとがある。それにも拘わらず、全てのバンドについて画像処理モジュールで処理するのは、無駄である。この点を考慮して、画像処理モジュールは、画像入力モジュールからの終了通知が与えられたとき、処理が不要なバンドについては処理の実行を拒否する。これによって不要な処理のためにバスの帯域を使用することを防ぐことができ、バスの帯域を効率よく使用することができる。
【００１８】
また、画像処理モジュールでは、各バンドについて処理を実行するか否かの判定を、画像入力モジュールからの終了通知の取得回数に基づいて行う。したがって前記判定にあたって、各バンドのページ上の位置についての情報などを別途に必要としない。これによって前記判定の容易化を図ることができる。
【００１９】
より詳細には、画像処理モジュールは、画像入力モジュールからの終了通知の取得回数が予め設定される回数以下であるとき、処理の実行を拒否するように構成される。したがって各バンドについて処理を実行するか否かの判定を簡素化することができる。
【００２０】
また本発明によれば、画像処理モジュールは、１バンド分の画像データの一部を選択的に処理可能であるので、不要な処理を可及的に削減することができる。したがってバスの帯域を、より一層に効率よく使用することができる。
【００２１】
また本発明によれば、画像処理モジュールは、画像入力モジュールによって画像読取装置からメモリへ転送された画像データにウォータマークのデータを合成する。ウォータマークのデータは、ウォータマークが１ページの全体ではなく一部、たとえば１ページの上下方向の中央部に配置されるように、前記画像データに合成すればよい。換言すれば、１ページ分の画像データには、ウォータマークのデータを合成しなくてもよいバンドがある。この点を踏まえて、前述のように、画像処理モジュールは、処理が不要なバンドについては処理の実行を拒否するように構成される。したがって本発明は、ウォータマークのデータを画像読取装置からの画像データに合成する装置として、好適に実施することができる。
【発明を実施するための最良の形態】
【００２２】
図１は、本発明の実施の一形態である画像処理装置１０の全体の構成を示すブロック図である。画像処理装置１０は、複写装置、スキャナ装置、プリンタ装置およびファクシミリ装置などの機能を１つにまとめた複合装置などに搭載される。画像処理装置１０は、１ページ分の画像データを、複数のバンドに分割してバンド毎に順次に処理する（図３参照）。１ページ分の画像データは、等分割される。
【００２３】
画像処理装置１０は、ダイレクトメモリアクセス（Direct Memory Access、略称ＤＭＡ）方式によってデータを転送することができる。換言すると、画像処理装置１０は、後述の中央演算処理装置（Central Processing Unit、略称ＣＰＵ）１５を介さずに、メモリ１１へのデータの書込みおよびメモリ１１からのデータの読出しを行うことができる。画像処理装置１０は、メモリ１１と、画像入力モジュール１２と、画像処理モジュール１３と、コンビネーションセレクタ１４と、ＣＰＵ１５とを含む。画像入力モジュール１２および画像処理モジュール１３は、バス１６を介してメモリ１１に接続される。
【００２４】
メモリ１１は、データの書込みおよびデータの読出しが可能である。メモリ１１は、ランダムアクセスメモリ（Random Access Memory、略称ＲＡＭ）、たとえばシンクロナスダイナミックランダムアクセスメモリ（Synchronous Dynamic Random Access Memory、略称ＳＤＲＡＭ）によって実現される。
【００２５】
画像入力モジュール１２は、画像を読取る画像読取装置からメモリ１１へ、画像データをバンド毎に転送し、１バンド分の画像データを転送するたびに終了通知を出力する。画像入力モジュール１２は、転送部である第１のＤＭＡ回路２１ａを有する。第１のＤＭＡ回路２１ａは、ＤＭＡ方式によるデータ転送を実現することができる。第１のＤＭＡ回路２１ａは、画像読取装置から画像データを受取り、この画像データをメモリ１１へ書込む。このような画像入力モジュール１２では、第１のＤＭＡ回路２１ａは、１バンド分の画像データをメモリ１１へ書込み、この書込みが終了すると、前記終了通知を出力する。
【００２６】
画像処理モジュール１３は、画像入力モジュール１２によって画像読取装置からメモリ１１へ転送された１バンド分の画像データを、画像入力モジュール１２からの終了通知に応答して処理し、１バンド分の画像データを処理するたびに終了通知を出力する。本実施の形態では、画像処理モジュール１３は、画像入力モジュール１２からの終了通知の取得回数に基づいて、各バンドについて処理を実行するか否かを判定する。このように画像処理モジュール１３では、各バンドについて処理を実行するか否かの判定を、画像入力モジュール１２からの終了通知の取得回数に基づいて行う。したがって前記判定にあたって、各バンドのページ上の位置についての情報などを別途に必要としない。これによって前記判定の容易化を図ることができる。具体的には、画像処理モジュール１３は、画像入力モジュール１２からの終了通知の取得回数が予め設定される回数以下であるとき、処理の実行を拒否するように構成される。したがって各バンドについて処理を実行するか否かの判定を簡素化することができる。
【００２７】
画像処理モジュール１３は、画像データを処理する画像処理回路２０と、転送部である第２のＤＭＡ回路２１ｂと、転送部である第３のＤＭＡ回路２１ｃとを有する。第２および第３のＤＭＡ回路２１ｂ，２１ｃは、ＤＭＡ方式によるデータ転送を実現することができる。第２のＤＭＡ回路２１ｂは、メモリ１１から画像データを読出し、この画像データを画像処理回路２０に与える。第３のＤＭＡ回路２１ｃは、画像処理回路２０によって処理された後の画像データをメモリ１１へ書込む。このような画像処理モジュール１３では、第２のＤＭＡ回路２１ｂは、１バンド分の画像データをメモリ１１から読出し、この読出しが終了すると、前記終了通知を出力する。
【００２８】
コンビネーションセレクタ１４は、画像入力モジュール１２と画像処理モジュール１３とを連携するために設けられる。図１では図示していないけれども、バス１６には、画像入力モジュール１２および画像処理モジュール１３の他にも、種々のモジュールが接続される。モジュールとしては、画像データを圧縮または伸長するためのモジュール、画像データが表す画像が回転するように画像データを処理するモジュール、およびレーザ出力のために画像データを処理するモジュールなどが挙げられる。コンビネーションセレクタ１４は、連携されるべき各モジュールにおいて前段のモジュールから後段のモジュールへ終了通知を選択的に伝えることができるように動作する。コンビネーションセレクタ１４の動作は、ＣＰＵ１５によって予め設定される。
【００２９】
ＣＰＵ１５は、主制御部である。ＣＰＵ１５は、画像入力モジュール１２および画像処理モジュール１３に対して開始指令を出力し、また他のモジュールに対しても同様に開始指令を出力する。ＣＰＵ１５は、画像入力モジュール１２および画像処理モジュール１３の動作を予め設定し、また他のモジュールの動作についても同様に予め設定する。ＣＰＵ１５は、コンビネーションセレクタ１４の動作を予め設定する。
【００３０】
図２は、ＤＭＡ回路２１を備える内部ブロック２２の構成を示すブロック図である。画像入力モジュール１２には、第１のＤＭＡ回路２１ａを備える第１の内部ブロックが含まれる。画像処理モジュール１３には、第２のＤＭＡ回路２１ｂを備える第２の内部ブロックと、第３のＤＭＡ回路２１ｃを備える第３の内部ブロックとが含まれる。第１〜第３の内部ブロックの構成は共通である。内部ブロック２２は、レジスタ２３と、制御回路２４と、ＤＭＡ回路２１とを備える。ここでは、各ＤＭＡ回路２１ａ〜２１ｃを総称して、単にＤＭＡ回路２１という。
【００３１】
レジスタ２３は、制御回路２４およびＤＭＡ回路２１の設定条件を記憶する。制御回路２４およびＤＭＡ回路２１の設定条件は、ＣＰＵ１５から与えられる。レジスタ２３は、制御回路２４およびＤＭＡ回路２１のステータスを記憶する。制御回路２４およびＤＭＡ回路２１のステータスは、ＣＰＵ１５に与えられる。
【００３２】
制御回路２４は、レジスタ２３に記憶されている制御回路２４の設定条件に基づいて、データを演算する。制御回路２４は、この制御回路２４のステータスをレジスタ２３に与える。制御回路２４は、データを記憶するバッファ回路を含む。第１の内部ブロックでは、制御回路２４は、画像読取装置を制御し、画像読取装置から画像データを受取る。
【００３３】
ＤＭＡ回路２１は、レジスタ２３に記憶されているＤＭＡ回路２１の設定条件に基づいて、データを転送する。ＤＭＡ回路２１は、このＤＭＡ回路２１のステータスをレジスタ２３に与える。ＤＭＡ回路２１は、制御回路２４内のバッファ回路に記憶されるデータを読出して、このデータをメモリ１１へ書込み、あるいは、メモリ１１に記憶されるデータを読出して、このデータを制御回路２４内のバッファ回路に書込む。
【００３４】
ＤＭＡ回路２１は、メモリ１１へのデータの書込みまたはメモリ１１からのデータの読出しが終了すると、終了通知を出力するとともに割込み要求を出力する。ＤＭＡ回路２１の設定条件は、割込み要求をマスクするか否かをも示す。割込み要求がマスクされるとき、ＤＭＡ回路２１は、書込みまたは読出しが終了しても、割込み要求を出力しない。
【００３５】
割込み要求は、ＯＲ回路２５に与えられる。ＯＲ回路２５には、各内部ブロック２２のＤＭＡ回路２１からの割込み要求が与えられる。ＯＲ回路２５は、これらの割込み要求のいずれか１つが与えられると、割込み要求を出力する。この割込み要求は、ＣＰＵ１５に与えられる。
【００３６】
図３は、画像処理モジュール１３による処理を説明するための図である。画像処理モジュール１３は、画像入力モジュール１２によって画像読取装置からメモリ１１へ転送された画像データ３１にウォータマークのデータ３２を合成して、合成データ３３を生成する。
【００３７】
ウォータマークのデータ３２は、ウォータマークメモリ１７に記憶される（図１参照）。ウォータマークメモリ１７は、リードオンリーメモリ（Read Only Memory、略称ＲＯＭ）によって実現される。ウォータマークのデータ３２は、１ページ分の画像データよりも、サイズが小さい。したがってウォータマークメモリ１７を削減することができる。
【００３８】
ウォータマークのデータ３２は、ウォータマークが１ページの全体ではなく一部、たとえば１ページの上下方向の中央部に配置されるように、前記画像データ３１に合成される。したがって１ページ分の画像データには、ウォータマークのデータ３２が合成されるバンドと、ウォータマークのデータ３２が合成されないバンドとがある。図３に示す例では、１ページ分の画像データは、第１〜第４のバンド３６ａ，３６ｂ，３６ｃ，３６ｄに分割される。第２および第３のバンド３６ｂ，３６ｃには、ウォータマークのデータ３２が合成される。第１および第４のバンド３６ａ，３６ｄには、ウォータマークのデータが合成されない。
【００３９】
この点を踏まえて、前述のように、画像処理モジュール１３は、処理が不要なバンドについては処理の実行を拒否するように構成される。したがって本実施の形態の画像処理装置１０は、ウォータマークのデータを画像読取装置からの画像データに合成する装置として、好適に実施することができる。
【００４０】
図４は、各ＤＭＡ回路２１ａ〜２１ｃの動作の一例を説明するための図である。ここでは、メモリ１１が複数のセルによって構成され、各セルが１バイトであり、各セルにはアドレスが順に割当てられている場合を想定して説明する。
【００４１】
第１のＤＭＡ回路２１ａは、メモリ１１へ画像データを書込むように設定され、開始アドレスがＡ番地に設定され、転送バイト数がＮバイトに設定され、オフセット量が＋Ｎ番地に設定され、総転送バイト数がＴ１バイトに設定される。前記開始アドレスは、書込みを開始するアドレスである。前記転送バイト数は、１バンド分の画像データの情報量に相当する。前記オフセット量は、開始アドレスのずれ量であって、前回の書込み動作における開始アドレスからのずれ量である。前記総転送バイト数は、１ページ分の画像データの情報量に相当する。１ページ分の画像データにおけるバンドの数である分割数がｎのとき、Ｔ１＝ｎ・Ｎとなる。前記図３に示す例では、ｎ＝４であり、したがってＴ１＝４Ｎである。
【００４２】
第１のＤＭＡ回路２１ａは、画像データを１バンド毎にメモリ１１へ書込む。第１のＤＭＡ回路２１ａは、第１回目の書込み動作では、開始アドレスであるＡ番地から順に、転送バイト数であるＮバイト分の画像データを書込み、第２回目以降の書込み動作では、前回の開始アドレスにオフセット量であるＮを加算した開始アドレスから順に、Ｎバイト分の画像データを書込む。すなわち第１のＤＭＡ回路２１ａは、第ｉ回目の書込み動作では、｛Ａ＋（ｉ−１）・Ｎ｝番地から順に、Ｎバイト分の画像データを書込む。ここで、ｉは、整数であって、１以上であり、かつ、分割数ｎ以下である（１≦ｉ≦ｎ）。第１のＤＭＡ回路２１ａは、メモリ１１へ書込んだ情報量が総転送バイト数であるＴ１バイトに到達するまで、換言すれば１ページ分の画像データを全てメモリ１１へ書込むまで、書込み動作を繰返し実行する。
【００４３】
第２のＤＭＡ回路２１ｂは、メモリ１１から画像データを読出すように設定され、開始アドレスがＢ番地に設定され、転送バイト数がＮバイトに設定され、オフセット量が＋Ｎ番地に設定され、総転送バイト数がＴ２バイトに設定され、スキップ回数がｓ回に設定される。前記開始アドレスは、読出しを開始するアドレスであり、前記図３および図４に示す例では、Ｂ＝Ａ＋Ｎである。前記転送バイト数は、１バンド分の画像データの情報量に相当する。前記オフセット量は、開始アドレスのずれ量であって、前回の読出し動作における開始アドレスからのずれ量である。前記総転送バイト数は、１ページ分の画像データのうちでウォータマークのデータが合成されるべき部分の情報量に相当する。１ページ分の画像データのうちでウォータマークのデータが合成されるべきバンドの数である合成数がｍのとき、Ｔ２＝ｍ・Ｎとなる。前記図３および図４に示す例では、ｍ＝２であり、したがってＴ２＝２Ｎである。スキップ回数は、読出し動作をスキップする回数であり、前記図３および図４に示す例では、ｓ＝１である。
【００４４】
第２のＤＭＡ回路２１ｂは、画像データを１バンド毎にメモリ１１から読出す。第２のＤＭＡ回路２１ｂは、まず、スキップ回数であるｓ回だけ読出し動作をスキップする。前記図３および図４に示す例では、第２のＤＭＡ回路２１ｂは、１回だけ読出し動作をスキップする。この後、第２のＤＭＡ回路２１ｂは、第１回目の読出し動作では、開始アドレスであるＢ番地から順に、転送バイト数であるＮバイト分の画像データを読出し、第２回目以降の読出し動作では、前回の開始アドレスにオフセット量であるＮを加算した開始アドレスから順に、Ｎバイト分の画像データを読出す。すなわち第２のＤＭＡ回路２１ｂは、第ｊ回目の読出し動作では、｛Ｂ＋（ｊ−１）・Ｎ｝番地から順に、Ｎバイト分の画像データを読出す。ここで、ｊは、整数であって、１以上であり、かつ、合成数ｍ以下である（１≦ｊ≦ｍ）。第２のＤＭＡ回路２１ｂは、メモリ１１から読出した情報量が総転送バイト数であるＴ２バイトに到達するまで、換言すれば１ページ分の画像データのうちでウォータマークのデータが合成されるべき部分の画像データを全てメモリ１１から読出すまで、読出し動作を繰返し実行する。
【００４５】
第３のＤＭＡ回路２１ｃは、メモリ１１へ画像データを書込むように設定され、開始アドレスがＢ番地に設定され、転送バイト数がＮバイトに設定され、オフセット量が＋Ｎ番地に設定され、総転送バイト数がＴ２バイトに設定される。前記開始アドレスは、書込みを開始するアドレスであり、第２のＤＭＡ回路２１ｂにおける開始アドレスと同一である。前記転送バイト数は、１バンド分の画像データの情報量に相当する。前記オフセット量は、開始アドレスのずれ量であって、前回の書込み動作における開始アドレスからのずれ量である。前記総転送バイト数は、１ページ分の画像データのうちでウォータマークのデータが合成されるべき部分の情報量に相当し、第２のＤＭＡ回路２１ｂにおける総転送バイト数と同一である。
【００４６】
第３のＤＭＡ回路２１ｃは、画像データを１バンド毎にメモリ１１へ書込む。第３のＤＭＡ回路２１ｃは、第１回目の書込み動作では、開始アドレスであるＢ番地から順に、転送バイト数であるＮバイト分の画像データを書込み、第２回目以降の書込み動作では、前回の開始アドレスにオフセット量であるＮを加算した開始アドレスから順に、Ｎバイト分の画像データを書込む。すなわち第３のＤＭＡ回路２１ｃは、第ｊ回目の書込み動作では、｛Ｂ＋（ｊ−１）・Ｎ｝番地から順に、Ｎバイト分の画像データを書込む。ここで、ｊは、整数であって、１以上であり、かつ、合成数ｍ以下である（１≦ｊ≦ｍ）。第３のＤＭＡ回路２１ｃは、メモリ１１へ書込んだ情報量が総転送バイト数であるＴ２バイトに到達するまで、換言すれば１ページ分の画像データのうちでウォータマークのデータが合成された部分を全てメモリ１１へ書込むまで、書込み動作を繰返し実行する。
【００４７】
図５は、各ＤＭＡ回路２１ａ〜２１ｃの連携の一例を説明するための図である。図５において、横軸は時間を表す。図５において、実線の矢印は動作を実行していることを表し、破線の矢印は信号を表す。
【００４８】
第１のＤＭＡ回路２１ａは、ＣＰＵ１５から開始指令または第２のＤＭＡ回路２１ｂからの終了通知Ｓ２に応答して、書込み動作を実行する。第１のＤＭＡ回路２１ａは、１つの書込み動作が終了すると、終了通知Ｓ１を出力して、待機状態に移行する。第１のＤＭＡ回路２１ａからの終了通知Ｓ１は、コンビネーションセレクタ１４を介して、第２のＤＭＡ回路２１ｂに与えられる。
【００４９】
第２のＤＭＡ回路２１ｂは、第１のＤＭＡ回路２１ａからの終了通知Ｓ１に応答して、読出し動作を実行する。第２のＤＭＡ回路２１ｂは、１つの読出し動作が終了すると、終了通知Ｓ２を出力して、待機状態に移行する。第２のＤＭＡ回路２１ｂからの終了通知Ｓ２は、コンビネーションセレクタ１４を介して、第１のＤＭＡ回路２１ａに与えられる。
【００５０】
このように第１および第２のＤＭＡ回路２１ａ，２１ｂが動作するので、第１および第２のＤＭＡ回路２１ａ，２１ｂは同時に実行状態になることがない。したがって第１および第２のＤＭＡ回路２１ａ，２１ｂによってバス１６の帯域が圧迫されることを防ぐことができる。
【００５１】
本実施の形態では、第２のＤＭＡ回路２１ｂは、予め設定される回数だけ、読出し動作をスキップする。読出し動作をスキップするとは、第１のＤＭＡ回路２１ａからの終了通知Ｓ１に応答して、読出し動作を実行することなくダミーの終了通知Ｓ２を出力することをいう。図３〜図５に示す例では、第２のＤＭＡ回路２１ｂは、第１のＤＭＡ回路２１ａからの最初の終了通知Ｓ１に対しては、読出し動作を実行することなくダミーの終了通知Ｓ２を出力する。
【００５２】
また本実施の形態では、第２のＤＭＡ回路２１ｂは、メモリ１１から読出した情報量が総転送バイト数に到達した後も、第１のＤＭＡ回路２１ａからの終了通知に応答して、ダミーの終了通知を出力する。この終了通知は、コンビネーションセレクタ１４を介して、第１のＤＭＡ回路２１ａに与えられる。これによって第２のＤＭＡ回路２１ｂによってメモリ１１から読出した情報量が総転送バイト数に到達した後も、第１のＤＭＡ回路２１ａによる書き込み動作を繰返し実行することができる。
【００５３】
第３のＤＭＡ回路２１ｃは、第２のＤＭＡ回路２１ｂと連動して動作する。第３のＤＭＡ回路２１ｃは、第２のＤＭＡ回路２１ｂによってメモリ１１から読出されて画像処理回路２０によって処理された画像データを、メモリ１１へ逐次に書込む。
【００５４】
図６は、第２のＤＭＡ回路２１ｂの動作を説明するためのフローチャートである。図７は、図６に続く第２のＤＭＡ回路２１ｂの動作を説明するためのフローチャートである。図８は、図７に続く第２のＤＭＡ回路２１ｂの動作を説明するためのフローチャートである。
【００５５】
ＣＰＵ１５は、各内部ブロック２２の制御回路２４の設定条件を、各内部ブロック２２のレジスタ２３に与えることによって、各内部ブロック２２の制御回路２４のレジスタ２３設定を行う。またＣＰＵ１５は、各ＤＭＡ回路の設定条件を、各内部ブロック２２のレジスタ２３に与えることによって、各ＤＭＡ回路のレジスタ２３設定を行う。さらにＣＰＵ１５は、コンビネーションセレクタ１４の動作を設定して、連携設定を行う。この後、ＣＰＵ１５は、各ＤＭＡ回路に開始指令を与える。
【００５６】
第２のＤＭＡ回路２１ｂは、ＣＰＵ１５からの開始指令に応答して起動し、動作を開始する。動作を開始すると、まず、ステップａ１で、残りスキップ回数がゼロか否かを判定する。残りスキップ回数は、各ＤＭＡ回路のレジスタ２３設定によって、前記スキップ回数に予め設定される。前記図３〜図５に示す例では、残りスキップ回数は１に設定される。残りスキップ回数がゼロでなければ、ステップａ２に進み、残りスキップ回数がゼロであれバス１６テップａ５に進む。
【００５７】
ステップａ２では、第１のＤＭＡ回路２１ａからの終了通知を取得したか否かを判定する。第１のＤＭＡ回路２１ａからの終了通知を取得するまで、ステップａ２の動作を繰返し実行し、第１のＤＭＡ回路２１ａからの終了通知を取得すると、ステップａ３に進む。ステップａ３では、ダミーの終了通知を出力する。このダミーの終了通知は、第１のＤＭＡ回路２１ａに与えられる。次のステップａ４では、残りスキップ回数を１つ減らして、ステップａ１に戻る。このようにして、残りスキップ回数がゼロになるまで、ステップａ１〜ａ４の動作が繰返し実行される。
【００５８】
ステップａ５では、第１のＤＭＡ回路２１ａからの終了通知を取得したか否かを判定する。第１のＤＭＡ回路２１ａからの終了通知を所得するまで、ステップａ５の動作を繰返し実行し、第１のＤＭＡ回路２１ａからの終了通知を取得すると、ステップａ６に進む。
【００５９】
ステップａ６では、画像データの読出しを開始し、開始アドレスから順次に画像データを読出す。読出した画像データは、画像処理回路２０に与えられ、この画像処理回路２０によって処理されて、第３のＤＭＡ回路２１ｃに与えられる。次のステップａ７では、前記ステップａ６で画像データの読出しを開始してから、メモリ１１から読出した画像データの情報量が転送バイト数に到達したか否かを判定する。メモリ１１から読出した画像データの情報量が転送バイト数に到達するまで、ステップａ７の動作を繰返し実行し、メモリ１１から読出した画像データの情報量が転送バイト数に到達すると、ステップａ８に進む。ステップａ８では、終了通知を出力する。この終了通知は、第１のＤＭＡ回路２１ａに与えられる。次のステップａ９では、読出し動作を一時停止して、待機状態に移行する。
【００６０】
次のステップａ１０では、前記ステップａ６で画像データの読出しを開始してから、メモリ１１から読出した画像データの情報量が総転送バイト数に到達したか否かを判定する。メモリ１１から読出した画像データの情報量が総転送バイト数に到達していれば、動作を終了し、メモリ１１から読出した画像データの情報量が総転送バイト数に到達していなければ、ステップａ１１に進む。
【００６１】
ステップａ１１では、第１のＤＭＡ回路２１ａからの終了通知を取得したか否かを判定する。第１のＤＭＡ回路２１ａからの終了通知を取得するまで、ステップａ１１の動作を繰返し実行し、第１のＤＭＡ回路２１ａからの終了通知を取得すると、ステップａ１２に進む。
【００６２】
ステップａ１２では、画像データの読出しを開始し、前回の開始アドレスにオフセット量を加算したアドレスから順次に画像データを読出す。読出した画像データは、画像処理回路２０に与えられ、この画像処理回路２０によって処理されて、第３のＤＭＡ回路２１ｃに与えられる。次のステップａ１３では、前記ステップａ１１で画像データの読出しを開始してから、メモリ１１から読出した画像データの情報量が転送バイト数に到達したか否かを判定する。メモリ１１から読出した画像データの情報量が転送バイト数に到達するまで、ステップａ１３の動作を繰返し実行し、メモリ１１から読出した画像データの情報量が転送バイト数に到達すると、ステップａ１４に進む。ステップａ１４では、終了通知を出力する。この終了通知は、第１のＤＭＡ回路２１ａに与えられる。次のステップａ１５では、読出し動作を一時停止して、待機状態に移行する。この後、ステップａ１０に戻る。
【００６３】
以上のような本実施の形態によれば、画像入力モジュール１２は、画像読取装置からメモリ１１へ、画像データをバンド毎に転送し、１バンド分の画像データを転送するたびに終了通知を出力する。この画像入力モジュール１２からの終了通知は、画像処理モジュール１３に与えられる。画像処理モジュール１３は、画像入力モジュール１２によって画像読取装置からメモリ１１へ転送された１バンド分の画像データを、画像入力モジュール１２からの終了通知に応答して処理する。
【００６４】
これによってＣＰＵ１５を介さずに、画像入力モジュール１２と画像処理モジュール１３とを連携させることができる。この場合、各モジュール１２，１３の動作が終了するたびに各モジュール１２，１３からＣＰＵ１５に割込み要求を与えてＣＰＵ１５から開始指令を出力する必要がない。したがってＣＰＵ１５の処理負荷を軽減することができ、ＣＰＵ１５のパフォーマンスの低下を防ぐことができる。
【００６５】
１ページ分の画像データには、画像処理モジュール１３による処理が必要なバンドと、画像処理モジュール１３による処理が不要なバンドとがある。それにも拘わらず、全てのバンドについて画像処理モジュール１３で処理するのは、無駄である。この点を考慮して、画像処理モジュール１３は、画像入力モジュール１２からの終了通知が与えられたとき、処理が不要なバンドについては処理の実行を拒否する。これによって不要な処理のためにバス１６の帯域を使用することを防ぐことができ、バス１６の帯域を効率よく使用することができる。
【００６６】
図９は、本発明の実施の他の形態である画像処理装置における各ＤＭＡ回路２１ａ〜２１ｃの連携の一例を説明するための図である。図９において、横軸は時間を表す。図９において、実線の矢印は動作を実行していることを表し、破線の矢印は信号を表す。本実施の形態の画像処理装置は、図１〜図８に示す画像処理装置１０に類似するので、異なる点についてだけ説明する。
【００６７】
本実施の形態では、第１のＤＭＡ回路２１ａは、ＣＰＵ１５からの開始指令に応答して、書込み動作を実行する。第１のＤＭＡ回路２１ａは、１つの書込み動作が終了すると、終了通知Ｓ１を出力して、次の書込み動作を実行する。換言すれば、第１のＤＭＡ回路２１ａは、第２のＤＭＡ回路２１ｂからの終了通知Ｓ２がなくても、次の書込み動作を実行する。
【００６８】
このような本実施の形態では、画像読取装置による画像の読取りに時間を要することを考慮して、画像入力モジュールによる画像データの転送に並行して、画像処理モジュールによる処理を実行する。これによって全体として、処理時間の短縮を図ることができる。
【００６９】
図１０は、本発明の実施のさらに他の形態である画像処理装置における画像処理モジュール１３による処理を説明するための図である。本実施の形態の画像処理装置は、図１〜図８に示す画像処理装置１０に類似するので、異なる点についてだけ説明する。
【００７０】
本実施の形態では、画像処理モジュール１３は、１バンド分の画像データの一部を選択的に処理可能である。したがって不要な処理を可及的に削減することができる。これによってバス１６の帯域を、より一層に効率よく使用することができる。
【００７１】
具体的には、第２および第３のＤＭＡ回路２１ｂ，２１ｃは、第１回目の開始アドレスおよび転送バイト数が別途に設定される。第２および第３のＤＭＡ回路２１ｂ，２１ｃは、第１回目の開始アドレスが、バンドの途中のアドレスに設定され、第１回目の転送バイト数も、その開始アドレスに応じて設定される。これによってバンドの途中から処理を開始して、図１０に示すように１バンド分の画像データの一部５１を選択的に処理することができる。また第２および第３のＤＭＡ回路２１ｂ，２１ｃは、総転送バイト数が適宜に設定される。これによってバンドの途中で処理を終了して、図１０に示すように１バンド分の画像データの一部５２を選択的に処理することができる。
【００７２】
前述の実施の各形態は、本発明の例示に過ぎず、本発明の範囲内において構成を変更することができる。画像処理モジュール１３は、画像入力モジュール１２からの終了通知の取得回数を計数し、この取得回数に基づいて、各バンドについて処理を実行するか否かを判定してもよい。たとえば、取得回数が奇数のときは処理を実行し、取得回数が偶数のときは処理の実行を拒否するようにしてもよい。この場合、ウォータマークの配置の自由度を向上することができる。
【００７３】
画像処理モジュール１３は、第２および第３の内部ブロックにおける制御回路２４のいずれか一方が、画像処理回路２０の機能を有するように構成されてもよい。
【００７４】
画像処理モジュール１３は、画像入力モジュール１２によって画像読取装置からメモリ１１へ転送された画像データに対して、ウォータマーク以外の画像を表すデータを合成してもよい。また画像処理モジュール１３は、画像入力モジュール１２によって画像読取装置からメモリ１１へ転送された画像データに対して、画像を表すデータの合成以外の処理を行ってもよい。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施の一形態である画像処理装置１０の全体の構成を示すブロック図である。
【図２】ＤＭＡ回路２１を備える内部ブロック２２の構成を示すブロック図である。
【図３】画像処理モジュール１３による処理を説明するための図である。
【図４】各ＤＭＡ回路２１ａ〜２１ｃの動作の一例を説明するための図である。
【図５】各ＤＭＡ回路２１ａ〜２１ｃの連携の一例を説明するための図である。
【図６】第２のＤＭＡ回路２１ｂの動作を説明するためのフローチャートである。
【図７】図６に続く第２のＤＭＡ回路２１ｂの動作を説明するためのフローチャートである。
【図８】図７に続く第２のＤＭＡ回路２１ｂの動作を説明するためのフローチャートである。
【図９】本発明の実施の他の形態である画像処理装置における各ＤＭＡ回路２１ａ〜２１ｃの連携の一例を説明するための図である。
【図１０】本発明の実施のさらに他の形態である画像処理装置における画像処理モジュール１３による処理を説明するための図である。
【符号の説明】
【００７６】
１０  画像処理装置
１１  メモリ
１２  画像入力モジュール
１３  画像処理モジュール
【図１】
0004855351.tif 000002
【図２】
0004855351.tif 000003
【図３】
0004855351.tif 000004
【図４】
0004855351.tif 000005
【図５】
0004855351.tif 000006
【図６】
0004855351.tif 000007
【図７】
0004855351.tif 000008
【図８】
0004855351.tif 000009
【図９】
0004855351.tif 000010
【図１０】
0004855351.tif 000011