(57)【特許請求の範囲】
【請求項１】
コンピュータを用いて、レイアウト変更後の設計対象回路を解析する方法であって、
抽出範囲基準を用意するステップと、
遅延時間計算範囲基準を用意するステップと、
クロストーク検証範囲基準を用意するステップと、
レイアウトの変更箇所を含む前記抽出範囲基準を寄生素子の抽出対象範囲として設定するステップと、
前記抽出対象範囲から抽出された寄生素子を含む前記遅延時間計算範囲基準を計算対象範囲として設定するステップと、
前記計算対象範囲を含む前記クロストーク検証範囲基準を検証対象範囲として設定するステップと、
前記抽出対象範囲から抽出された寄生素子を含む所定の範囲を解析対象として、タイミング解析を行うステップと、
前記タイミング解析の結果に基づいて、前記レイアウト変更後の設計対象回路に対するタイミング解析結果を更新するステップと、
を具備し、
前記タイミング解析を行うステップは、前記計算対象範囲における遅延時間を算出するステップと、前記検証対象範囲におけるクロストークを、前記遅延時間を用いて検証するステップを備える
回路解析方法。
【請求項２】
請求項１に記載の回路解析方法において、
前記検証対象範囲は、前記計算対象範囲内の回路と同じ動作タイミングの回路を指定する範囲である
回路解析方法。
【請求項３】
請求項１又は２に記載の回路解析方法において、
前記抽出範囲基準は、前記タイミング解析を行う素子抽出ツールの解析精度に基づいて設定された範囲基準である
回路解析方法。
【請求項４】
請求項１又は２に記載の回路解析方法において、
前記遅延時間計算範囲基準は、前記遅延時間を計算する遅延時間解析ツールの解析精度に基づいて設定された範囲基準である
回路解析方法。
【請求項５】
請求項１又は２に記載の回路解析方法において、
前記クロストーク検証範囲基準は、前記クロストークの検証を行うクロストーク検証ツールの解析精度に基づいて設定された範囲基準である
回路解析方法。
【請求項６】
請求項１から５のいずれか１項に記載の回路解析方法において、
前記更新されたタイミング解析結果が制約条件に適合するかどうかを判定するステップと、
前記判定の結果に基づいて前記設計対象回路のレイアウトを変更するステップと、
を更に具備する
回路解析方法。
【請求項７】
請求項６に記載の回路解析方法と、
前記変更されたレイアウトの回路パタンに応じたマスクを生成するステップと、
前記マスクを用いて半導体集積回路を作製するステップと、
を具備する
半導体集積回路の製造方法。
【請求項８】
請求項１から５のいずれか１項に記載の回路解析方法をコンピュータ実行させる回路解析プログラム。
【請求項９】
レイアウト変更後の設計対象回路に対する回路解析装置であって、
抽出範囲基準、遅延時間計算範囲基準、及びクロストーク検証範囲基準が設定される記憶装置と、
レイアウトの変更箇所を含む前記抽出範囲基準を寄生素子の抽出対象範囲として設定する抽出範囲設定部と、
前記抽出対象範囲から抽出された寄生素子を含む前記遅延時間計算範囲基準を計算対象範囲として設定する計算範囲設定部と、
前記計算対象範囲を含む前記クロストーク検証範囲基準を検証対象範囲として設定する検証範囲設定部と、
前記抽出対象範囲から抽出された寄生素子を含む所定の範囲を解析対象として、タイミング解析を行うタイミング解析部と、
を具備し、
前記タイミング解析部は、前記計算対象範囲における遅延時間を算出する遅延時間計算部と、前記検証対象範囲におけるクロストークを、前記遅延時間を用いて検証するクロストーク検証部とを備え、前記記憶装置に記録されている前記レイアウト変更後の設計対象回路に対するタイミング解析結果を、前記タイミング解析の結果に基づいて更新する
回路解析装置。
【請求項１０】
請求項９に記載の回路解析装置において、
前記検証対象範囲は、前記計算対象範囲内の回路と同じ動作タイミングの回路を指定する範囲である
回路解析装置。
【請求項１１】
請求項９又は１０に記載の回路解析装置において、
前記抽出範囲基準は、前記タイミング解析部の解析精度に基づいて設定された範囲基準である
回路解析装置。
【請求項１２】
請求項９又は１０に記載の回路解析装置において、
前記遅延時間計算範囲基準は、前記遅延時間計算部の解析精度に基づいて設定された範囲基準である
回路解析装置。
【請求項１３】
請求項９又は１０に記載の回路解析装置において、
前記クロストーク検証範囲基準は、前記クロストーク検証部の解析精度に基づいて設定された範囲基準である
回路解析装置。
【請求項１４】
請求項９から１３のいずれか１項に記載の回路解析装置において、
タイミング解析の結果に基づいて前記設計対象回路のレイアウトを変更するレイアウト修正部を更に具備し、
前記タイミング解析部は、前記更新されたタイミング解析結果が前記記憶装置に設定された制約条件に適合するかどうかを判定し、
前記レイアウト修正部は、前記判定の結果に基づいて前記設計対象回路のレイアウトを変更する
回路解析装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路解析方法、半導体集積回路の製造方法、回路解析プログラム、及び回路解析装置に関し、特にレイアウト変更後の半導体集積回路のタイミング解析を行う回路解析方法、回路解析プログラム、及び回路解析装置に関する。
【背景技術】
【０００２】
半導体集積回路のレイアウト変更は、タイミング制約とクロストーク制約を満たすまで行われる。すなわち、回路のレイアウトが変更される毎に、寄生素子抽出、遅延時間計算、クロストーク検証等のタイミング解析が行われ、制約条件を満たすかどうかの判定が行われる。
【０００３】
近年、半導体変更回路の大規模化により、設計は複雑化し、レイアウトの変更箇所や変更回数が多くなっている。このため、レイアウト変更後に行われるタイミング解析の回数や、解析のための演算量は増大し、ＴＡＴ（Turn Around Time)の長大化の原因となっている。又、半導体集積回路の配線集積密度向上と微細化により、寄生素子抽出、遅延時間計算、クロストーク検証のTATの増加が懸念されている。
【０００４】
レイアウト変更後に行われるタイミング解析方法の一例が、特開平１０−９２９３８（特許文献１参照）、特開平１１−２８２８９１（特許文献２参照）に記載されている。
【０００５】
特許文献１に記載の方法では、レイアウト変更された座標の寄生素子を抽出し、当該寄生素子のみに対する遅延時間を再計算している。このため、特許文献１に記載の方法によれば、タイミング解析のＴＡＴを短縮することができる。しかし、この方法は、レイアウト変更によって変更されたパタンが周辺部分に及ぼす影響を考慮していないため、解析精度が低下する場合がある。例えば、変更箇所のみに対する遅延時間に基づいて行われるタイミング解析は、フルチップ解析よりもＴＡＴの面で短縮されるが、解析精度の面では劣化する。
【０００６】
一方、特許文献２に記載の方法では、レイアウト変更部分と、その変更によって遅延時間に影響を受ける部分との遅延時間を計算している。このため、フルチップ解析よりも短いＴＡＴで、且つ精度の高い解析を実現している。
【特許文献１】特開平１０−９２９３８
【特許文献２】特開平１１−２８２８９１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献２に記載の方法では、レイアウトの変更によって遅延時間に影響を受ける部分は、予め設定されている。例えば、レイアウトの変更部分に接続する配線、又は、その配線を介して当該変更部分に直接接続する回路素子（論理素子）としている。ここで、変更部分とは、レイアウト変更によって変更された回路素子（論理素子）又は配線を示す。
【０００８】
特許文献２に記載の方法では、レイアウト変更によって変更された回路素子（論理素子）又は配線を変更部分として遅延時間を計算している。この場合、レイアウト変更された回路素子又は配線のみが、変更部分として抽出される。
【０００９】
レイアウトの変更が行われた後の遅延時間は、変更された回路素子に直接接続していない配線や回路素子によっても影響を受ける場合がある。すなわち、レイアウト変更されていない部分を含む回路素子や配線によっても遅延時間は影響を受ける場合がある。特許文献２に記載の方法では、遅延時間の計算に用いる素子を抽出する際、このような回路素子や配線を考慮していないため、フルチップ解析に比べて解析精度が低減することがある。尚、フルチップ解析とは、レイアウト変更していない箇所も含めた、全ての回路素子や配線を考慮して行う解析のことを示す。
【００１０】
以上のことから、半導体集積回路の設計において、フルチップ解析と同等の精度を維持しつつ、ＴＡＴが短縮されたタイミング解析方法、及び解析装置が望まれている。
【課題を解決するための手段】
【００１１】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を括弧付きで用いて、［課題を解決するための手段］を説明する。この番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１２】
本発明による回路解析装置（１０）は、レイアウト変更後の設計対象回路に対してタイミング解析を行う。回路解析装置（１０）は、抽出範囲基準（４１）が設定される記憶装置（１３）と、抽出範囲設定部（１）と、タイミング解析部とを具備する。抽出範囲設定部（１）は、レイアウトの変更箇所を含む抽出範囲基準（４１）を寄生素子の抽出対象範囲（１００）として設定する。タイミング解析部（２、４、６）は、抽出対象範囲（１００）から抽出された寄生素子（ａ１、ａ２）を含む所定の範囲（１００、２００、３００）を解析対象として、タイミング解析を行う。又、タイミング解析部（２、４、６）は、記憶装置に記録されているレイアウト変更後の設計対象回路に対するタイミング解析結果を、所定の範囲（１００、２００、３００）を解析対象として行ったタイミング解析の結果に基づいて更新する。
【００１３】
このように、本発明による回路解析装置（１０）は、レイアウト変更された箇所を基準に、予め設定された抽出範囲基準（４１）に応じた範囲から抽出した寄生素子を含む範囲に対し、タイミング解析を行う。このため、本発明による回路解析装置１０は、レイアウト変更された箇所と、その周辺部分を考慮してタイミング解析を行うことができる。従って、本発明によれば、解析精度の高いタイミング解析を行うことができる。又、タイミング解析を行う範囲は、所定の範囲（１００、２００、３００）に絞りこまれているため、解析に要する計算量が削減され、ＴＡＴは短縮される。
【００１４】
本発明による回路解析方法は、コンピュータを用いて、レイアウト変更後の設計対象回路を解析する方法である。本発明による回路解析方法は、抽出範囲基準（４１）を用意するステップと、レイアウトの変更箇所を含む抽出範囲基準（４１）を寄生素子の抽出対象範囲（１００）として設定するステップと、抽出対象範囲（１００）から抽出された寄生素子（ａ１、ａ２）を含む所定の範囲（１００、２００、３００）を解析対象として、タイミング解析を行うステップと、タイミング解析の結果に基づいて、レイアウト変更後の設計対象回路に対するタイミング解析結果を更新するステップとを具備する。
【００１５】
上述と同様に、本発明による回路解析方法では、レイアウト変更された箇所を基準に、予め設定された抽出範囲基準（４１）に応じた範囲から抽出した寄生素子を含む範囲に対し、タイミング解析を行う。このため、本発明による回路解析装置１０は、レイアウト変更された箇所と、その周辺部分を考慮してタイミング解析を行うことができる。従って、本発明によれば、解析精度の高いタイミング解析を行うことができる。又、タイミング解析を行う範囲は、所定の範囲（１００、２００、３００）に絞りこまれているため、解析に要する計算量が削減され、ＴＡＴは短縮される。
【００１６】
回路解析方法は、コンピュータによって実行される回路解析プログラムによって実現されることが好ましい。
【００１７】
更に、本発明による半導体集積回路の製造方法は、上述の回路解析方法と、タイミング解析結果（６０、７０）が、記憶装置（１３）に設定された制約条件（８０、９０）に適合するかどうかを判定するステップと、この判定の結果に基づいて設計対象回路のレイアウトを変更するステップと、変更されたレイアウトの回路パタンに応じたマスクを生成するステップと、生成されたマスクを用いて半導体集積回路を作製するステップとを具備する。
【発明の効果】
【００１８】
本発明による回路解析方法、回路解析プログラム、及び回路解析装置によれば、ＴＡＴを短縮しつつ、解析精度の高いタイミング解析を行うことができる。
【００１９】
又、半導体集積回路の製造時間を短縮することができる。
【発明を実施するための最良の形態】
【００２０】
以下、添付図面を参照して、本発明による回路解析装置の実施の形態を説明する。
【００２１】
（概要）
本実施の形態における回路解析装置１０は、設計対象となる半導体集積回路（以下、設計対象回路と称す）に対するレイアウト変更及びタイミング解析を行うことで、タイミング制約やクロストーク制約に適合したレイアウトを生成する。
【００２２】
回路解析装置１０は、レイアウト変更された箇所と、その周辺部分を考慮してタイミング解析を行う。この際、タイミング解析を行う範囲の基準（解析対象範囲基準２４）を予め用意しておき、レイアウト変更された箇所に応じて、タイミング解析の対象範囲を決定する。そして、変更された箇所を含む解析対象範囲のみに対しタイミング解析を行う。
【００２３】
詳細には、回路解析装置１０は、レイアウト変更された寄生素子を含む所定の範囲（抽出対象範囲１００）内から寄生素子を抽出し、その寄生素子に対応する配線の遅延時間を解析する。この際、抽出された寄生素子に対応する配線を含む所定の範囲（計算対象範囲２００）内における回路情報を用いて遅延時間が計算される。更に、回路解析装置１０は、計算対象範囲２００内の回路と同じタイミングで動作する範囲（検証対象範囲３００）内の回路のクロストークを検証する。
【００２４】
回路解析装置１０は、上述のような解析結果を用いて、設計対象回路全体のタイミング解析結果に反映させる。回路解析装置１０は、更新したタイミング解析結果が用意した制約条件条件に適合するまで、レイアウト変更と、上述のタイミング解析を繰り返す。
【００２５】
以上のように、本発明による回路解析装置１０は、レイアウト修正された寄生素子の周辺領域における寄生素子を考慮しつつ、解析対象範囲を絞り込んでタイミング解析を行う。このため、高い解析精度を維持しつつ短ＴＡＴを実現できる。
【００２６】
（構成）
図１から図４を参照して本発明による回路解析装置１０の実施の形態における構成を説明する。図１は、本発明による回路解析装置１０の実施の形態における構成図である。図１を参照して、本発明による回路解析装置１０は、バス１６を介して相互に接続されるＣＰＵ１１、ＲＡＭ１２、記憶装置１３、入力装置１４、出力装置１５を具備する。記憶装置１３はハードディスクやメモリ等の外部記憶装置である。入力装置１４は、キーボードやマウス等のユーザによって操作されることで、各種情報や命令等をＣＰＵ１１に入力する。出力装置１５は、モニタやプリンタに例示され、ＣＰＵ１１から出力される回路解析の結果をユーザに対し視認可能に出力する。
【００２７】
記憶装置１３は、回路解析プログラム２１、レイアウト情報２２、回路接続情報２３、解析範囲基準２４を格納している。レイアウト情報２２は、レイアウト後の解析対象回路における配線素子や、回路素子（論理ゲート）を構成する拡散層や配線素子等の配置情報（例えば座標情報）を含む。回路接続情報２３は、例えば、解析対象回路内の回路素子（論理ゲート）や回路要素（抵抗、容量、インダクタンス）の接続情報を含む。
【００２８】
解析範囲基準２４は、図３に示すように、抽出範囲基準４１、計算範囲基準４２、検証範囲基準４３を含む。抽出範囲基準４１は、レイアウト変更後の設計対象回路から寄生素子を抽出する範囲（以下、抽出対象範囲１００と称す）を決定するための基準である。本実施の形態では、基準点からの所定の距離（範囲）が抽出範囲基準４１として設定される。寄生素子を抽出する際、レイアウトが変更された配線上の一点が基準点として指定される。この場合、基準点を基点とし、抽出範囲基準４１に設定された範囲内の領域が、寄生素子及び寄生パラメータ５０（配線容量（結合容量）、抵抗、インダクタ）の抽出対象範囲１００として設定される。抽出範囲基準４１は、レイアウトの変更（追加、又は形状変更）された配線の寄生パラメータに対して影響を及ぼす範囲が設定されることが好ましい。
【００２９】
ある配線の寄生パラメータ（例えば配線容量）を正確に求めるフルチップ解析の場合、当該配線と他の全ての配線との間での容量を計算する必要がある。しかし、通常、ある配線の配線容量を算出する際、当該配線からある程度離れた（近接範囲外の）配線との容量は充分小さいものとして無視して近似計算が行われる。従って、変更箇所である配線から“ある程度離れた”距離（近接範囲）にある配線まで再計算すれば、最初から全ての計算を行ったときと同じ精度で配線容量を見積もることができる。このような近似計算により、フルチップ解析と同等の精度の解析結果を短時間で得ることができる。このようなシミュレータが用いている計算範囲が、“解析範囲基準”（再計算する範囲）とすることが好ましい。すなわち、本発明による回路解析装置１０に設定される抽出範囲基準４１は、後述する寄生素子抽出ツール２１１の解析精度（近似計算能力）に基づいて設定されることが好ましい。これにより、フルチップ解析と同等の精度の寄生パラメータを短時間で抽出することができる。
【００３０】
計算範囲基準４２は、レイアウト変更後の設計対象回路における遅延時間を計算する対象範囲（以下、計算対象範囲２００と称す）を決定するための基準である。本実施の形態では、基準素子に接続する回路素子・配線の位置及び数が、計算範囲基準４２として設定される。例えば、遅延時間を算出する際、寄生抽出ルール２１１によって抽出された寄生素子に対応するネット（配線）が基準素子として指定される。この場合、当該ネットの入力側に接続するドライバセルや配線、出力側に接続するレシーバセルや配線のうち、計算範囲基準４２に応じた位置及び数のドライバセル、レシーバセル、及び配線が、計算対象範囲２００として設定される。
【００３１】
高速化されたシミュレータでは、フルチップ解析と同等な解析結果を短時間で出力するため、解析範囲を絞り込んで遅延時間の計算が行われる。すなわち、遅延時間計算も寄生素子抽出シミュレーションと同様な近似計算が行われ、フルチップ解析と同等の精度の解析結果を短時間で得ることができる。このため、計算範囲基準４２は、後述する遅延時間解析ツール２１２の解析精度（近似計算能力）に基づいて設定されることが好ましい。
【００３２】
検証範囲基準４３は、レイアウト変更後の設計対象回路のクロストークを検証する範囲（以下、検証対象範囲３００と称す）を決定するための基準である。本実施の形態では、基準回路と同一のタイミングで動作する回路を包含する範囲が、検証範囲基準４３として設定される。例えば、クロストーク検証が行われる際、遅延時間の計算に用いられた回路が基準回路として指定される。この場合、当該回路を含み、同一タイミングで動作する組み合せ回路が検証対象範囲３００として設定される。
【００３３】
クロストークは、ネットの動作タイミング、寄生パラメータ、遅延時間（波形鈍りを含む）に基づいて検証される。ここでネットの動作タイミングとは、ネットの信号レベルが０から１もしくは１から０に動作するタイミング（動作時刻）である。このため、高速シミュレーションを行うツールでは、ネットの動作タイミングと同じ範囲を検証対象範囲として、クロストークの近似計算が行われ、フルチップ解析と同等の精度の解析結果を短時間で得ることができる。従って、本発明による検証範囲基準４３は、後述するクロストーク検証ツール２１３の解析精度（近似計算能力）に基づいて設定されることが好ましい。
【００３４】
ＣＰＵ１１は、入力装置１４からの入力に応答して、記憶装置１３内の回路解析プログラム２１を実行し、設計対象回路のレイアウト変更やタイミング解析を行う。この際、記憶装置１３からの各種データやプログラムはＲＡＭ１２に一時格納され、ＣＰＵ１１は、ＲＡＭ１２内のデータを用いて各種処理を実行する。
【００３５】
図１に示したような形態以外にも、複数台のＣＰＵ（中央演算処理装置）がバスで接続されたマルチプロセッサ構成のコンピュータを１台だけ用いるような形態であっても良い。
【００３６】
図２は、本発明による回路解析装置１０におけるレイアウト変更及びタイミング解析を実行する際の機能ブロック図である。図２を参照して、ＣＰＵ１１は、回路解析プログラム２１を実行することで、寄生素子抽出ツール２１１、遅延時間解析ツール２１２、クロストーク検証ツール２１３、レイアウトツール２１４としての各機能を実現する。
【００３７】
図３は、本発明による寄生素子抽出ツール２１１、遅延時間解析ツール２１２、クロストーク検証ツール２１３の構成及び動作を示すブロック図である。図３を参照して、寄生素子抽出ツール２１１、遅延時間解析ツール２１２、クロストーク検証ツール２１３の構成の詳細を説明する。
【００３８】
寄生素子抽出ツール２１１は、レイアウト変更された配線を基準点として寄生素子の抽出対象範囲１００を特定し、レイアウト変更によって変更された寄生素子のみを抽出する。又、寄生素子抽出ツール２１１は、抽出対象範囲１００内を計算対象として寄生パラメータを計算し、レイアウト変更前に抽出された寄生パラメータを更新する。
【００３９】
寄生素子抽出ツール２１１は、抽出範囲設定部１、寄生パラメータ算出部２を備える。抽出範囲設定部１は、レイアウト情報２２、レイアウト修正情報３０、抽出範囲基準４１に基づき、抽出対象範囲１００を設定し、抽出対象範囲１００内のレイアウトデータを寄生素子再抽出情報３１として出力する。ここで、レイアウト修正情報３０とは、レイアウト修正によって変更された位置（例えば座標情報）や変更された回路要素を特定する情報である。抽出範囲設定部１は、レイアウト情報２２とレイアウト修正情報３０とを参照して、レイアウト修正によって変更（又は追加）された配線の座標を特定し、当該配線を基準点に指定する。抽出範囲設定部１は、指定した基準点と抽出範囲基準４１とに基づき寄生素子の抽出対象範囲１００を設定する。抽出対象範囲１００内には、レイアウト変更された配線とともに、当該配線に隣接する配線も含まれる場合がある。このため、寄生素子再抽出情報３１には、レイアウト修正された配線とともに、抽出対象範囲１００内に配置されている他の配線の情報も設定される。
【００４０】
寄生パラメータ算出部２は、出力された寄生素子再抽出情報３１に含まれる配線の寄生パラメータ５０（抵抗、配線容量、インダクタ）を算出する。すなわち、配線容量算出部２は、レイアウト変更された配線から所定の範囲（抽出対象範囲１００）における配線のみの寄生パラメータ５０を算出する。算出した寄生パラメータ５０によって、レイアウト変更前に記録していた寄生パラメータは更新される。  
【００４１】
遅延時間解析ツール２１２は、寄生素子再抽出情報３１に含まれる配線を基準素子として遅延時間の計算対象範囲２００を設定し、遅延時間を計算する。
【００４２】
遅延時間解析ツール２１２は、計算範囲設定部３、遅延時間計算部４を備える。計算範囲設定部３は、レイアウト情報２２、回路接続情報２３、計算範囲基準４２、寄生素子再抽出情報３１に基づき、遅延時間の計算対象範囲２００を設定し、計算対象範囲２００内の回路（回路接続情報）を遅延時間再計算情報３２として出力する。詳細には、計算範囲設定部３は、寄生素子再抽出情報３１に含まれる配線に対応するネットを基準素子に指定する。計算範囲設定部３は、指定した基準素子と計算範囲基準４２とに基づいて計算対象範囲２００を設定し、回路接続情報２３を参照して、計算対象範囲２００内の回路接続情報（インスタンス及びネット）を遅延時間再計算情報３２として抽出する。
【００４３】
遅延時間算出部４は、遅延時間再計算情報３２及び配線容量５０を用いて配線の遅延時間６０を算出する。遅延時間再計算情報３２は、計算範囲基準４２に設定された条件に適合する回路（インスタンス及びネット）である。これにより、遅延時間算出部４は、寄生抽出によって抽出された配線を含み、計算範囲基準４２に適合する回路のみを計算範囲として遅延時間６０を算出することができる。算出した遅延時間６０によって、レイアウト変更前に記録していた遅延時間は更新される。
【００４４】
以上のように、遅延時間解析ツール２１２は、レイアウトの変更箇所に対し所定の距離の領域に配される配線を考慮して、遅延時間６０を算出する。このため、レイアウト変更された配線のみを用いて遅延時間を計算するよりも、精度の高い遅延時間を得ることができる。又、遅延時間の計算対象範囲２００は、抽出された配線を含む限定された範囲であるため、フルチップ解析に比べて計算時間が短縮される。
【００４５】
クロストーク検証ツール２１３は、遅延時間再計算情報３２を基準回路としてクロストークの検証対象範囲３００を設定し、クロストークの検証を行う。
【００４６】
クロストーク検証ツール２１３は、検証範囲設定部５、クロストーク検証部６を備える。検証範囲設定部５は、レイアウト情報２２、回路接続情報２３、検証範囲基準４３、遅延時間再計算情報３２に基づき、検証対象範囲３００を設定し、検証対象範囲３００内の回路（回路接続情報）をクロストーク再検証情報３３として出力する。詳細には、検証範囲設定部５は、遅延時間再計算情報３２が示す回路（インスタンス及びネット）を基準回路に指定する。そして、検証範囲設定部５は、指定した基準回路と検証範囲基準４３に基づいて検証対象範囲３００を設定する。検証範囲設定部５は、回路接続情報２３を参照して、検証対象範囲３００内の回路（インスタンス及びネット）をクロストーク再検証情報３３として抽出する。遅延時間再計算情報３２が示す回路は、レイアウトの変更箇所の周辺配線を考慮した回路である。このため、クロストーク検証ツール２１３は、レイアウトの変更箇所の周辺配線を考慮した回路を含み、検証範囲基準４３に設定された条件に適合する回路（インスタンス及びネット）を、クロストーク再検証情報３３として出力する。
【００４７】
クロストーク検証部６は、クロストーク再検証情報３３を用いてクロストークを検証し、その結果をクロストーク検証結果７０として出力する。詳細には、クロストーク検証部６は、クロストーク再検証情報３３に基づいて検証対象回路（パス）を特定し、当該検証対象パスのみを検証対象としてクロストークを計算する。クロストーク検証部６は、レイアウト変更された配線及びその周辺配線を含み、検証範囲基準４３に適合する回路（パス）のみのクロストークを検証する。この際、クロストーク検証部６は、レイアウト修正後に計算された配線容量５０及び遅延時間６０を用いてクロストークの検証を行う。クロストークの検証結果７０によって、レイアウト変更前に記録していたクロストークの検証結果は更新される。
【００４８】
以上のような構成により、本発明による回路解析装置１０は、レイアウトの変更箇所と、予め用意された範囲基準とに基づいた解析対象範囲のみに対して、レイアウト変更後における寄生素子及び寄生パラメータの抽出、遅延時間解析、クロストーク検証を再実行する。
【００４９】
ここで、回路解析装置１０に用意される解析範囲基準２４（抽出範囲基準４１、計算範囲基準４２、検証範囲基準４３）は、解析ツール（寄生素子抽出ツール２１１、遅延時間解析ツール２１２、クロストーク検証ツール２１３）の解析精度に応じて設定されることが好ましい。例えば、ある配線の配線容量を求める場合、当該配線と他の全ての配線との間の容量を計算する必要がある。しかし、当該配線から充分離れた位置の配線との間における容量は、無視できる程小さいため、所定の距離（近接範囲）の配線のみを考慮して配線容量を求めれば良い。このため、配線遅延時間解析や配線容量を計算するシミュレータでは、通常、注目箇所の値（配線容量）を求める場合、注目箇所からある指定された範囲までを用いて計算し（近似計算）、それより離れた箇所の計算は小さいとして無視することで計算時間を短縮している。
【００５０】
本発明に係る寄生素子抽出ツール２１１、遅延時間解析ツール２１２、クロストーク検証ツール２１３は、従来技術と同様に近似計算を行う。ツール毎の解析精度（近似計算能力）は、フルチップ解析による解析精度とほぼ同等となるように設定されている。このため、解析範囲基準２４をこれらのツールの近似計算能力に応じて設定することで、フルチップ解析を行う場合と同等な解析結果を得ることができる。又、解析範囲基準２４を広く設定した場合、解析精度は上がるが、ツール毎の解析精度より高い解析を行っても意味がなく、計算時間の増加を招くだけである。このため、短ＴＡＴ化及び精度向上の観点から、解析範囲基準２４をツール毎の解析精度に応じて設定することが好適である。
【００５１】
図４は、本発明によるレイアウトツール２１４の構成及び動作を示すブロック図である。図４を参照して、レイアウトツール２１４は、遅延時間判定部７、レイアウト修正部８、クロストーク判定部９を備える。遅延時間判定部７は、遅延時間解析ツール２１２によって算出された遅延時間６０が、遅延時間制約条件８０に適合しているかどうかを判定する。クロストーク判定部９は、クロストーク検証ツール２１３によるクロストーク検証結果７０が、クロストーク制約条件９０に適合しているかどうかを判定する。レイアウト修正部８は、遅延時間判定部７の判定結果とクロストーク判定部９の判定結果とに基づき、レイアウト修正箇所を特定し、レイアウト情報２２を修正して更新する。この際、修正箇所を特定するための情報をレイアウト修正情報３０として記録更新する。
【００５２】
（動作）
図５から図１０を参照して、本発明による回路解析装置１０の実施の形態における動作を説明する。
【００５３】
先ず、レイアウト修正に先立ち、解析範囲基準２４が設定される。解析範囲基準２４は、上述のように、寄生素子の抽出を行うプログラム（寄生素子抽出ツール２１１）の仕様と、遅延時間計算を行うプログラム（遅延時間解析ツール２１２）の仕様と、クロストーク検証を行うプログラム（クロストーク検証ツール２１３）の仕様とに基づいて決定される。
【００５４】
抽出範囲基準４１は、レイアウト修正によって遅延時間やクロストークに影響を及ぼす距離が設定されることが好ましい。例えば、抽出範囲基準４１として、基準点と同一層上における距離（ピッチ数）と、基準点を含む層に隣接する上層及び下層の数が設定される。本実施の形態では、基準点に示された地点から同一層上６ピッチの範囲、及び基準点に隣接する上下２層までの範囲が、抽出範囲基準４１として設定される。
【００５５】
遅延時間を計算するには一般に遅延計算対象ネットの前後の寄生素子情報と遅延計算対象のネットのドライバセルの入力波形鈍りを考慮する必要がある。このため、計算範囲基準４２は、このような入力波形鈍りを考慮して設定されることが好ましい。又、再抽出されたネットの遅延時間は、当該ネットに接続するドライバセルとレシーバセル、当該レシーバセルの出力側に繋がるネットとそのネットのレシーバセルによって影響を受ける。このため、計算範囲基準４２として、基準素子に指定されたネットの入力側に接続されるドライバセルの数と出力側に接続されるレシーブセルの数が設定される。本実施の形態では、基準素子の入力側に接続される１つのドライバセルと、基準素子の出力側に接続される２つのドライバセルが、計算範囲基準４２として設定される。
【００５６】
クロストークの検証において、ネットの信号が同相又は逆相で同時に動作するタイミングを検証することで、クロストークの影響を精度良く検証することができる。このため、クロストークを検証するには、一般に、ネットの信号が０から１もしくは１から０に動作するタイミング（動作時刻）を考慮する必要がある。このため、検証範囲基準４３として、基準回路と同じ動作時刻の回路、例えば、基準回路を含む２つのラッチ間もしくはフリップフロップ間の領域が設定される。
【００５７】
又、回路解析装置１０には、予め回路設計時に決定され作成された各信号の制約データとなる遅延時間制約条件８０とクロストーク制約条件９０が格納されている。
【００５８】
図５は、本発明によるレイアウト修正処理の動作を示すフロー図である。図５を参照して、本発明によるレイアウト修正処理の動作の詳細を説明する。当初、レイアウトツール２１４は、レイアウトフェーズにおいて設計対象回路のレイアウトを行いレイアウト情報２２として記憶装置１３に記録する。そして、レイアウト後の設計対象回路に対してタイミング解析が行われる。。最初に行われるタイミング解析は、従来の方法と同様に、設計対象回路全体に対して寄生素子抽出、遅延時間解析、クロストーク検証が行われ、遅延時間制約条件８０やクロストーク制約条件９０に適合するかどうかが判定される。
【００５９】
遅延時間やクロストークが遅延時間制約条件８０やクロストーク制約条件９０に適合していない場合、回路パタン（レイアウト情報２２）の変更が行われる（ステップＳ１１）。ステップＳ１１において、レイアウトツール２１４は、セルの配置や回路パタンの位置を変更すると、変更した座標データに基づいてレイアウト情報２２を更新し、変更箇所を特定する情報としてレイアウト修正情報３０を作成する。
【００６０】
レイアウトの変更が行われると、寄生素子抽出ツール２１１は、寄生素子（寄生パラメータ）の抽出対象範囲１００を設定する（ステップＳ１２）。ここで、寄生素子抽出ツール２１１は、レイアウト修正情報３０を参照してレイアウトの変更箇所を特定する。そして、寄生素子抽出ツール２１１は、特定した変更箇所における一点を基準点とし、抽出範囲基準４１に基づいて抽出対象範囲１００を決定する。
【００６１】
図７を参照して、設定される抽出対象範囲１００の具体例を説明する。図７は、レイアウト修正によって更新されたレイアウト情報２２と、設定された抽出対象範囲１００の一例を示すレイアウトの概念図である。以下では、配線ａ１が修正（追加又は変更）されたものとして説明する。寄生素子抽出ツール２１１は、レイアウト修正情報３０を参照して、配線ａ１を変更箇所として特定し、配線ａ１上の一点を基準点として指定する。そして、寄生素子抽出ツール２１１は、寄生抽出範囲基準４１に基づき、同一層上において基準点から６ピッチの範囲を抽出対象範囲１００−１、基準点に隣接する上下２層を抽出対象範囲１００−２として設定し、抽出対象範囲１００−１と抽出対象範囲１００−２とによって囲む領域を抽出対象範囲１００として設定する。
【００６２】
寄生素子抽出ツール２１１は、設定した抽出対象範囲１００内のレイアウト情報を寄生素子再抽出情報３１として出力する。図７に示す一例の場合、配線ａ１、ａ２を含むレイアウト情報が寄生再抽出情報３１として出力される。この際、抽出対象範囲１００の外にあるレイアウト情報（例えば寄生素子ａ３のレイアウト情報）は抽出されない。
【００６３】
ここでは、基準点を中心に抽出範囲基準４１に定められた範囲の領域が寄生素子の抽出対象範囲１００として設定される。このように、予め設定された抽出範囲基準４１を用いて、レイアウト修正のあった配線ａ１及び周辺の配線ａ２が寄生素子再抽出情報３１として抽出される。
【００６４】
遅延時間解析ツール２１２は、寄生素子再抽出情報３１に基づいて特定した配線（ネット）を基準素子に指定し、計算範囲基準４２に基づいて遅延時間の計算対象範囲２００を設定する（ステップＳ１３）。ここでは、配線ａ１に対応するネットＮ１と、配線ａ２に対応するネットＮ２のそれぞれが基準素子に指定され、基準素子のそれぞれを含む計算対象範囲２００が設定される。図８は、配線ａ１に対応するネットＮ１を含む設計対象回路の一部と、ネットＮ１を基準素子として設定された計算対象範囲２００の一例を示す図である。
【００６５】
遅延時間解析ツール２１２は、寄生素子再抽出情報３１に設定される配線ａ１、ａ２に対応する配線（ネットＮ１）を基準素子として指定する。そして、遅延時間解析ツール２１２は、指定した基準素子を含む計算範囲基準４２を遅延時間の計算対象範囲２００として設定する。この場合、配線（ネットＮ１）に接続する１つのドライバセル（インスタンスｂ１）から、出力側に接続する２つのレシーバセル（インスタンスｂ２、ｂ４）までが遅延時間の計算対象範囲２００として設定される。
【００６６】
遅延時間解析ツール２１２は、計算対象範囲２００内における回路の回路接続情報（ネットとインスタンス）を遅延時間再計算情報３２として出力する。図８に示す一例では、計算対象範囲２００内のドライバセル（インスタンスｂ１）、配線（ネットＮ１）、レシーバセル（インスタンスｂ２）、配線（ネットｂ３）、レシーバセル（インスタンスｂ４）が遅延時間再計算情報３２として出力される。
【００６７】
尚、ネットＮ２を基準素子として設定された計算対象範囲２００及び遅延時間再計算情報３２も上述と同様に設定される。
【００６８】
クロストーク検証ツール２１３は、遅延時間再計算情報３２で特定される回路を基準回路に指定し、検証範囲基準４３に基づいてクロストークの検証対象範囲３００を設定する（ステップＳ１４）。図９は、図８に示すネットＮ１を含む設計対象回路の一部と、ネットＮ１を含む遅延時間再計算情報３２に基づいて設定される検証対象範囲３００の一例を示す図である。図９を参照して、クロストーク検証ツール２１３は、遅延時間再計算情報３２を参照して、ネットＮ１に接続するインスタンスｂ１、ｂ２、ｂ４及びネットＮ１、ｂ３を基準回路に指定する。そして、クロストーク検証ツール２１３は、当該基準回路を含み、２つのフリップフロップによって囲まれる範囲を検証対象範囲３００として設定する。
【００６９】
クロストーク検証ツール２１３は、検証対象範囲３００内における組み合せ回路の回路接続情報（ネットとインスタンス）をクロストーク再検証情報３３として出力する。図９に示す一例では、検証対象範囲３００内における２つのフリップフロップ間のインスタンスｂ１、ｂ２、ｂ４、ｃ２、ｃ３及びネットｂ３、ｃ１、ｃ４、ｃ５、Ｎ１がクロストーク検証再検証情報３３として出力される。
【００７０】
配線ａ２（ネットＮ２）に対する検証対象範囲３００、クロストーク再検証情報３３も同様に設定される。
【００７１】
以上のように、本発明による回路解析装置１０は、レイアウト変更された配線の周辺配線を考慮しつつ、解析対象範囲を限定してタイミング解析を行う。図１０は、解析装置１０によって設定された計算対象範囲２００と検証対象範囲３００の一例を示す図である。レイアウト変更された配線ａ１に対応するネットＮ１、素子抽出ツール２１１によって抽出された周辺の配線ａ２に対応するネットＮ２とすると、図１０に示すように遅延時間の計算対象範囲２００、クロストークの検証対象範囲３００が設定される。すなわち、上述のように、ネットＮ１、Ｎ２がそれぞれ基準素子として設定され、ネットＮ１、Ｎ２のそれぞれに接続する１つのドライバセルから２つのレシーバセルまでの範囲が計算対象範囲２００として設定される。又、検証対象範囲３は、この計算対象範囲２００内の回路を包含する２つのフリップフロップ（ラッチ）間の範囲となる。
【００７２】
回路解析装置１０は、ステップＳ１２からＳ１４によって設定した解析対象範囲に対してタイミング解析を行う（ステップＳ１５）。図６から図１０を参照して、ステップＳ１５におけるタイミング解析の動作の詳細を説明する。
【００７３】
図６は、レイアウト修正において行われるタイミング解析処理の動作の詳細を示すフロー図である。図６を参照して、寄生素子抽出ツール２１１は、ステップＳ１２において設定した抽出対象範囲１００内の寄生素子を抽出する（ステップＳ２１）。図７に示す一例の場合、寄生素子抽出ツール２１１は、寄生素子再抽出情報３１に基づき、抽出対象範囲１００内の配線ａ１、ａ２を抽出する。寄生素子抽出ツール２１１は、抽出した配線ａ１、ａ２の寄生パラメータ５０を算出する（ステップＳ２２）。この際、配線容量（結合容量）は、抽出対象範囲１００内の配線を考慮して近似計算されることが好ましい。
【００７４】
遅延時間解析ツール２１２は、遅延時間再計算情報３２を用いて、寄生素子再抽出情報３１内における配線、すなわち基準素子に設定された配線の遅延時間６０を計算する（ステップＳ２３）。ここでは、配線ａ１、ａ２に対応するネットＮ１、Ｎ２の遅延時間６０が計算される。、遅延時間解析ツール２１２は、レイアウト修正されたネットＮ１、Ｎ２のそれぞれを中心として、設定された計算対象範囲２００内の回路（インスタンス、ネット）のみから遅延時間６０を算出する。この際、遅延時間解析ツール２１２は、ステップＳ２２において算出された配線容量５０を用いて遅延時間６０を算出する。従って、本発明では、レイアウト修正された配線ａ１によって影響を受ける周辺の寄生素子ａ２を考慮して遅延時間６０を計算することができる。
【００７５】
クロストーク検証ツール２１３は、クロストーク再検証情報３３を用いて、設定された検証対象範囲３００内における回路のみのクロストークを検証する（ステップＳ２４）。クロストーク再検証情報３３に含まれる回路は、寄生素子抽出で抽出された配線に対応するネットＮ１、Ｎ２のそれぞれと同じタイミングで動作する回路素子のみで構成される。このため、クロストーク検証ツール２１３は、ネットＮ１、Ｎ２のそれぞれと同じタイミングで動作する回路のみのクロストークを検証する。例えば、レイアウト修正されたネットＮ１、Ｎ２のそれぞれを含む２つのフリップフロップ間（又はラッチ間）における組み合せ回路のクロストークが検証される。この際、クロストーク検証ツール２１３は、ステップＳ２２において算出された配線容量５０及びステップＳ２３において算出された遅延時間６０を用いてクロストークを計算する。従って、本発明では、レイアウト修正された配線ａ１の配線容量に影響を与える周辺の配線ａ２を考慮するとともに、レイアウト修正されたネットＮ１や周辺のネットＮ２の遅延時間に影響を与える回路素子を考慮してクロストークを検証することができる。
【００７６】
図５を参照して、レイアウトツール２１４は、ステップＳ１５において計算された遅延時間６０、クロストーク検証結果７０が制約条件（遅延時間制約条件８０、クロストーク制約条件９０）に適合しているかどうかを判定する（ステップＳ１６）。レイアウトツール２１４は、解析結果が、予め設定された制約条件に適合しない場合（ステップＳ１６Ｎｏ）、あるいは、解析結果が制約条件に適合し、他に必要なパタン変更がある場合（ステップＳ１６Ｙｅｓ、Ｓ１７Ｙｅｓ）、ステップＳ１１に移行し、再度、レイアウトの修正を行う。この際、レイアウトの変更に応じてレイアウト情報２２及びレイアウト修正情報３０は更新される。以降、上述と同様にステップＳ１２からＳ１５のタイミング検証が実行される。
【００７７】
回路解析装置１０は、解析結果が制約条件に適合し、他に必要なパタン変更がない場合、レイアウトの修正処理を終了する（ステップＳ１６Ｙｅｓ、Ｓ１７Ｎｏ）。
【００７８】
以上のようなレイアウト修正処理及びタイミング解析処理は、ステップＳ１５におけるタイミング解析の結果が制約条件を満たすまで繰り返し行われ、その都度レイアウト情報２２及びレイアウト修正情報３０が更新される。レイアウト修正処理が完了すると、図示しない半導体集積装置の製造装置（図示なし）は、レイアウト修正によって更新された最新のレイアウト情報２２を用いてマスクを作成し、当該マスクを用いて半導体集積回路を製造する。
【００７９】
本発明では、レイアウト変更された寄生素子の周辺領域の寄生素子を考慮して配線容量５０を算出している。このため、本発明による回路解析装置１０は、レイアウトの変更によって変動した配線容量を精度良く求めることができる。遅延時間やクロストークの大きさは、隣接又は交差する配線間の結合容量（配線容量）によって決まるため、本発明による回路解析装置１０は、正確な遅延時間やクロストークを計算することができる。
【００８０】
又、本発明では、レイアウト変更された寄生素子の周辺領域の寄生素子も抽出し、これを用いて遅延時間の計算対象の回路モデル、クロストークの検証対象の回路モデルを求めている。遅延時間やクロストークの解析精度は、寄生素子抽出ツールによって抽出された寄生素子による回路モデルの精度に応じて決まる。このため、本発明による回路解析装置１０は、精度の高い遅延時間解析やクロストーク検証が可能となる。
【００８１】
一方、解析ツールは、通常、フルチップ解析と同等の解析精度を保ちつつ、計算速度が向上するように計算対象範囲を制限して近似計算を行っている。本発明に係る解析範囲基準２４（抽出範囲基準４１、計算範囲基準４２、検証範囲基準４３）は、解析ツール毎の解析精度（近似計算能力）に応じて設定されている。このため、本発明による回路解析装置１０は、計算時間を短縮しつつ、フルチップ解析と同等の精度の配線容量５０、遅延時間６０、クロストーク検証結果７０を得ることができる。
【００８２】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【図面の簡単な説明】
【００８３】
【図１】図１は、本発明による回路解析装置の構成を示す構成図である。
【図２】図２は、本発明による回路解析プログラムの構成を示す機能ブロック図である。
【図３】図３は、本発明による寄生素子抽出ツール、遅延時間解析ツール、クロストーク検証ツールの構成及び動作を示すブロック図である。
【図４】図４は、本発明によるレイアウトツールの構成及び動作を示すブロック図である。
【図５】図５は、本発明によるレイアウト修正処理の動作を示すフロー図である。
【図６】図６は、レイアウト修正において行われるタイミング解析処理の動作の詳細を示すフロー図である。
【図７】図７は、レイアウト修正によって更新されたレイアウト情報と、設定された抽出対象範囲の一例を示すレイアウトの概念図である。
【図８】図８は、抽出された配線に対応するネットを含む設計対象回路の一部と、ネットを基準素子として設定された計算対象範囲の一例を示す図である。
【図９】図９は、図８に示すネットを含む設計対象回路の一部と、ネットを含む遅延時間再計算情報に基づいて設定される検証対象範囲の一例を示す図である。
【図１０】図１０は、解析装置によって設定された計算対象範囲と検証対象範囲の一例を示す図である。。
【符号の説明】
【００８４】
１０：回路解析装置
１１：ＣＰＵ
１２：ＲＡＭ
１３：記憶装置
１４：入力装置
１５：出力装置
２１：回路解析プログラム
２２：レイアウト情報
２３：回路接続情報
２４：解析範囲基準
４１：抽出範囲基準
４２：計算範囲基準
４３：検証範囲基準
２１１：寄生素子抽出ツール
２１２：遅延時間解析ツール
２１３：クロストーク検証ツール
２１４：レイアウトツール
１００、１００−１、１００−２：抽出対象範囲
２００：計算対象範囲
３００：検証対象範囲
【図１】
0005011200.tif 000002
【図２】
0005011200.tif 000003
【図３】
0005011200.tif 000004
【図４】
0005011200.tif 000005
【図５】
0005011200.tif 000006
【図６】
0005011200.tif 000007
【図７】
0005011200.tif 000008
【図８】
0005011200.tif 000009
【図９】
0005011200.tif 000010
【図１０】
0005011200.tif 000011