(57)【特許請求の範囲】
【請求項１】
入力端子と第１出力端子との間に配置される第１高周波線路と、
前記入力端子と第２出力端子との間に配置される第２高周波線路と、
前記第１出力端子と前記第２出力端子との間に配置される第３ないし第６高周波線路と、
前記第３高周波線路と第４高周波線路との接続点と、前記第５高周波線路と第６高周波線路との接続点との間に配置される抵抗素子とを備えることを特徴とする２分配器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２分配器に係り、特に、従来のウィルキンソン型の電力分配器よりも小型化が可能な２分波器に関する。
【背景技術】
【０００２】
従来、２分配器として、ウィルキンソン型の電力分配器が知られている。（下記、非特許文献１参照）
図５は、従来のウィルキンソン型の電力分配器の回路構成を示す回路図、図６は、従来のウィルキンソン型の電力分配器の実際の回路パターンを示す図である。
図５、図６において、１０は誘電体基板、２０１は入力端子、２０２は出力端子１、２０３は出力端子２、Ｔ２０１、Ｔ２０２は高周波線路、Ｒ２０１は抵抗素子である。ここで、高周波線路（Ｔ２０１，Ｔ２０２）は、通常のマイクロストリップラインで構成されるλｏ／４線路である。したがって、図示は省略するが、図５では、誘電体基板１０の裏面側には、面状の接地パターンが形成されている。また、λｏは、使用中心周波数（ｆｏ）の自由空間における波長（以下、自由空間波長という）である。
この従来のウィルキンソン型の電力分配器では、例えば、抵抗素子（Ｒ２０１）の出力端子２（２０３）側の接続部において、出力端子１（２０２）から高周波線路（Ｔ２０１）、および高周波線路（Ｔ２０２）を通って出力端子２（２０３）に流れる電流Ａと、出力端子１（２０２）から抵抗素子（Ｒ２０１）を通って出力端子２（２０３）に流れる電流Ｂが、同振幅で、逆位相の電流となるようにして、出力端子１（２０２）と出力端子２（２０３）との間のアイソレーションを取るようにしている。したがって、抵抗素子（Ｒ２０１）の抵抗値は、前述の電流Ａと電流Ｂとが、同振幅、逆位相となるような抵抗値とされる。
【０００３】
図７は、図５に示す従来のウィルキンソン型の電力分配器を３個する４分配器の回路構成を示す回路図、図８は、図７に示す４分配器の実際の回路パターンを示す図である。
図７、図８において、１０は誘電体基板、２０１は入力端子、２０４は出力端子１、２０５は出力端子２、２０６は出力端子３、２０７は出力端子４、Ｔ２０１〜Ｔ２０６は高周波線路、Ｒ２０１〜Ｒ２０３は抵抗素子である。
図７、図８に示す４分配器は、図５、図６に示すウィルキンソン型の電力分配器の各出力端子に、それぞれ図５、図６に示すウィルキンソン型の電力分配器を接続したものである。なお、高周波線路（Ｔ２０３〜Ｔ２０６）は、通常のマイクロストリップラインで構成されるλｏ／４線路である。したがって、図示は省略するが、図８でも、誘電体基板１０の裏面側には、面状の接地パターンが形成されている。
【０００４】
なお、本願発明に関連する先行技術文献としては以下のものがある。
【非特許文献１】小西  良弘：「実用マイクロ波技術講座」，第２巻，日刊工業新聞社(2003)，PP.55-98
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図５、図６に示すウィルキンソン型の電力分配器では、回路構成上、出力端子（２０２、２０３）は、入力端子２０１に対して対向配置する必要があり、出力端子（２０２、２０３）に他のコンポーネント（例えば、図７、図８に示す他のウィルキンソン型の電力分配器等）を接続する場合、出力端子間に無駄なスペースが生まれ、誘電体基板１０の面積が大きくなってしまうという問題点がある。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、従来のウィルキンソン型の電力分配器よりも小型化を図ることが可能な２分波器を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
本発明の２分波器は、入力端子と第１出力端子との間に配置される第１高周波線路と、前記入力端子と第２出力端子との間に配置される第２高周波線路と、前記第１出力端子と前記第２出力端子との間に配置される第３ないし第６高周波線路と、前記第３高周波線路と第４高周波線路との接続点と、前記第５高周波線路と第６高周波線路との接続点との間に配置される抵抗素子とを備えることを特徴とする。
【発明の効果】
【０００７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の２分波器によれば、従来のウィルキンソン型の電力分配器よりも小型化を図ることが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の２分配器の回路構成を示す回路図、図２は、本発明の実施例の２分配器の実際の回路パターンを示す図である。
図１、図２において、１０は誘電体基板、１０１は入力端子、１０２は出力端子１、１０３は出力端子２、Ｔ１０１〜Ｔ１０６は高周波線路、Ｒ１０１は抵抗素子である。ここで、高周波線路（Ｔ１０１〜Ｔ１０６）は、通常のマイクロストリップラインで構成されるλｏ／４線路である。したがって、図示は省略するが、図１では、誘電体基板１０の裏面側には、面状の接地パターンが形成されている。また、λｏは、使用中心周波数（ｆｏ）の自由空間波長である。
本実施例の２分配器において、入力端子１０１から入力された信号は、出力端子１（１０２）と、出力端子２（１０３）とから同相の信号として出力される。
本実施例の２分配器では、例えば、図１のａ点から高周波線路（Ｔ１０１）、および高周波線路（Ｔ１０２）を通って図１のｄ点に流れる電流Ａと、図１のａ点から高周波線路（Ｔ１０３）、高周波線路（Ｔ１０５）、高周波線路（Ｔ１０６）、および高周波線路（Ｔ１０４）を通って図１のｄ点に流れる電流Ｂとは、同振幅で、逆位相の電流となるので、図１のｄ点の電圧は０Ｖとなる。
即ち、出力端子１（１０２）と出力端子２（１０３）との間のアイソレーションが取れているものとすると、図１のｄ点は短絡していると考えられるので、図１のｄ点は開放端になる。よって、図１のｅ−ｃ点間の高周波線路（Ｔ１０２）と高周波線路（Ｔ１０４）はないものとして考えることができる。
【０００９】
また、図１のｂ点から高周波線路（Ｔ１０５）、および高周波線路（Ｔ１０６）を通って図１のｃ点に流れる電流Ｃと、図１のｂ点から抵抗素子（Ｒ１０１）を通って図１のｃ点に流れる電流Ｄとは、同振幅で、逆位相の電流となるようにされる。
したがって、図１のｃ点の電圧は０Ｖとなり、結果として、図１のｂ点は終端されているもの見なせることなる。即ち、抵抗素子（Ｒ１０１）は、図１のｂ点を、入力端子１０１と同様終端されている状態にするために配置される。
したがって、本実施例において、入力ンピーダンスをＺｉｎ、出力インピーダンスをＺｏｕｔとするとき、各高周波線路（Ｔ１０１〜Ｔ１０６）の特性インピーダンス（Ｚｗ）、および、ａ−ｄ点間のインピーダンス（Ｚｏｕｔ１）は、（Ｚｗ）２＝Ｚｉｎ×Ｚｏｕｔ、Ｚｏｕｔ１＝Ｚｏｕｔを満足する必要がある。
図９は、本実施例の２分配器の周波数（ＧＨｚ）とＶＳＷＲとの関係を示すグラフであり、図９において、矢印Ａは、入力端子１０１のＶＳＷＲ、矢印Ｂは、出力端子１（１０２）と出力端子２（１０３）のＶＳＷＲである。図９から分かるように、周波数が、１．４５〜１．５５ＧＨｚの範囲において、入力端子１０１のＶＳＷＲと、出力端子１（１０２）と出力端子２（１０３）のＶＳＷＲは、それぞれ１．１以下となっている。
図１０は、本実施例の２分配器の周波数（ＧＨｚ）と分配損失（ｄＢ）との関係を示すグラフであり、出力端子１（１０２）と出力端子２（１０３）の分配損失（ｄＢ）を示すグラフである。図１０から分かるように、周波数が、１．４５〜１．５５ＧＨｚの範囲において、出力端子１（１０２）と出力端子２（１０３）の分配損失は、略−３ｄＢとなっている。
図１１は、本実施例の２分配器の周波数（ＧＨｚ）とアイソレーション（ｄＢ）との関係を示すグラフであり、出力端子１（１０２）と出力端子２（１０３）との間のアイソレーション（ｄＢ）を示すグラフである。図１１から分かるように、周波数が、１．４５〜１．５５ＧＨｚの範囲において、出力端子１（１０２）と出力端子２（１０３）との間のアイソレーションは、−２０ｄＢ以下となっている。
図９〜図１１から分かるように、本実施例の２分配器は、従来のウィルキンソン型の電力分配器と同様良好な電気特性を有していることが分かる。
【００１０】
図３は、本実施例の２分配器を使用する４分配器の回路構成を示す回路図、図４は、図２に示す４分配器の実際の回路パターンを示す図である。
図３、図４において、１０は誘電体基板、１０１は入力端子、１０４は出力端子１、１０５は出力端子２、１０６は出力端子３、１０７は出力端子４、Ｔ１０１〜Ｔ１１０は高周波線路、Ｒ１０１〜Ｒ１０３は抵抗素子である。なお、高周波線路（Ｔ１０３〜Ｔ１１０）は、通常のマイクロストリップラインで構成されるλｏ／４線路である。したがって、図示は省略するが、図４でも、誘電体基板１０の裏面側には、面状の接地パターンが形成されている。
図３に示す４分配器は、初段の分配回路に、図１に示す本実施例の２分配器を使用し、本実施例の２分配器の出力端子１（１０３）と出力端子２（１０３）とに、従来のウィルキンソン型の電力分配器を接続したものである。
図４から分かるように、初段の分配回路として、本実施例の２分配回路を使用することにより、出力端子１（１０２）と、出力端子２（１０３）とを、入力端子１０１に対してＴ字形状に配置することができるので、出力端子１（１０２）と出力端子２（１０３）との間のデットスペースを排除し、小型化を図ることが可能となる。
図４と図８とを比較して分かるように、図４に示す４分配器の場合、従来の従来のウィルキンソン型の電力分配器を使用する４分配器より、誘電体基板１０の面積を３５％程度小さくすることが可能である。
このように、本実施例の２分配器では、アイソレーション特性を有するＴ字分岐回路を採用することにより、出力端子を入力端子に対してＴ字に配置することを可能とし、これにより、出力端子間のデットスペースを排除して小型化を図ることが可能となる。
【００１１】
図１２は、図３、図４に示す４分配器の周波数（ＧＨｚ）とＶＳＷＲとの関係を示すグラフであり、図１２において、矢印Ａは、入力端子１０１のＶＳＷＲ、矢印Ｂは、出力端子１（１０４）、出力端子２（１０５）、出力端子３（１０６）、および出力端子４（１０７）のＶＳＷＲである。図１２から分かるように、周波数が、１．４５〜１．５５ＧＨｚの範囲において、入力端子１０１のＶＳＷＲと、出力端子１（１０４）、出力端子２（１０５）、出力端子３（１０６）、および出力端子４（１０７）のＶＳＷＲは、それぞれ略１．１以下となっている。
図１３は、図３、図４に示す４分配器の周波数（ＧＨｚ）と分配損失（ｄＢ）との関係を示すグラフであり、出力端子１（１０４）、出力端子２（１０５）、出力端子３（１０６）、および出力端子４（１０７）の分配損失（ｄＢ）を示すグラフである。図１３から分かるように、周波数が、１．４５〜１．５５ＧＨｚの範囲において、出力端子１（１０４）、出力端子２（１０５）、出力端子３（１０６）、および出力端子４（１０７）の分配損失は、略−６ｄＢとなっている。
図１４は、図３、図４に示す４分配器の周波数（ＧＨｚ）とアイソレーション（ｄＢ）との関係を示すグラフであり、矢印Ａは、出力端子１（１０４）と出力端子２（１０５）との間、および出力端子３（１０６）と出力端子４（１０７）との間のアイソレーション（ｄＢ）を、矢印Ｂは、出力端子１（１０４）／出力端子２（１０５）と、出力端子３（１０６）／出力端子４（１０７）との間のアイソレーション（ｄＢ）を示すグラフである。図１４から分かるように、周波数が、１．４５〜１．５５ＧＨｚの範囲において、出力端子１（１０４）と出力端子２（１０５）との間、出力端子３（１０６）と出力端子４（１０７）との間、および、出力端子１（１０４）／出力端子２（１０５）と出力端子３（１０６）／出力端子４（１０７）との間のアイソレーション（ｄＢ）は、−３０ｄＢ以下となっている。
図１２〜図１３から分かるように、図３、図４に示す４分配器も良好な電気特性を有していることが分かる。
なお、図３の出力端子１（１０４）、出力端子２（１０５）、出力端子３（１０６）、および出力端子４（１０７）に、従来のウィルキンソン型の電力分配器をｎ段に接続することにより、２（ｎ＋２）分波器（ｎは１以上）を構成することも可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例の２分配器の回路構成を示す回路図である。
【図２】本発明の実施例の２分配器の実際の回路パターンを示す図である。
【図３】本発明の実施例の２分配器を使用する４分配器の回路構成を示す回路図である。
【図４】図２に示す４分配器の実際の回路パターンを示す図である。
【図５】従来のウィルキンソン型の電力分配器の回路構成を示す回路図である。
【図６】従来のウィルキンソン型の電力分配器の実際の回路パターンを示す図である。
【図７】図５に示す従来のウィルキンソン型の電力分配器を３個する４分配器の回路構成を示す回路図である。
【図８】図７に示す４分配器の実際の回路パターンを示す図である。
【図９】本発明の実施例の２分配器の周波数（ＧＨｚ）とＶＳＷＲとの関係を示すグラフである。
【図１０】本発明の実施例の２分配器の周波数（ＧＨｚ）と分配損失（ｄＢ）との関係を示すグラフである。
【図１１】本発明の実施例の２分配器の周波数（ＧＨｚ）とアイソレーション（ｄＢ）との関係を示すグラフである。
【図１２】図３、図４に示す４分配器の周波数（ＧＨｚ）とＶＳＷＲとの関係を示すグラフである。
【図１３】図３、図４に示す４分配器の周波数（ＧＨｚ）と分配損失（ｄＢ）との関係を示すグラフである。
【図１４】図３、図４に示す４分配器の周波数（ＧＨｚ）とアイソレーション（ｄＢ）との関係を示すグラフである。
【符号の説明】
【００１３】
１０  誘電体基板
１０１，２０１  入力端子
１０２〜１０７，２０２〜２０７  出力端子
Ｔ１０１〜Ｔ１１０，Ｔ２０１〜Ｔ２０６  高周波線路
Ｒ１０１〜Ｒ１０３，Ｒ２０１〜Ｒ２０３  抵抗素子
【図１】
0004860638.tif 000002
【図２】
0004860638.tif 000003
【図３】
0004860638.tif 000004
【図４】
0004860638.tif 000005
【図５】
0004860638.tif 000006
【図６】
0004860638.tif 000007
【図７】
0004860638.tif 000008
【図８】
0004860638.tif 000009
【図９】
0004860638.tif 000010
【図１０】
0004860638.tif 000011
【図１１】
0004860638.tif 000012
【図１２】
0004860638.tif 000013
【図１３】
0004860638.tif 000014
【図１４】
0004860638.tif 000015