(57)【特許請求の範囲】
【請求項１】
光デバイスと、
前記光デバイスの特性を検出する検出手段と、
前記検出した特性の検出値をＡＤ変換するＡＤ変換手段と、
前記変換した検出値の入力を受け付け、該検出値と制御目標値とに基づき、制御対象である前記光デバイスに対する制御値を表すデジタルパルス制御信号を生成して出力するデジタル処理手段と、
前記光デバイスに直接接続されており、前記光デバイスの帯域以上の帯域を有し、オペアンプを備えたアクティブフィルタである低域透過フィルタを備え、前記低域透過フィルタが前記デジタルパルス制御信号の入力を受け付け、該デジタルパルス制御信号を平滑化するとともに増幅してアナログ駆動信号を生成し、該アナログ駆動信号を、前記光デバイスを駆動する駆動信号として出力する駆動手段と、
を備え、前記デジタルパルス制御信号の繰り返し周期は、前記光デバイスの時定数の１／１００以下であることを特徴とする光デバイス装置。
【請求項２】
前記駆動手段の帯域は、前記光デバイスの帯域の１００倍以下であることを特徴とする請求項１に記載の光デバイス装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルパルス信号を用いて光デバイスを制御する光デバイスの制御装置に関するものである。
【背景技術】
【０００２】
従来、光デバイスである可変光減衰器（ＶＯＡ）を制御する際に、デジタルパルス信号を用いる技術が開示されている（特許文献１参照）。この技術においては、ＶＯＡから出力する光信号の一部を分岐し、分岐した光信号の強度を電気信号に変換し、変換した電気信号をアナログデジタル変換装置（ＡＤＣ）によって光信号の強度の検出値を表すデジタルパルス信号に変換し、デジタル処理部に出力する。デジタル処理部は、入力したデジタルパルス信号と、制御目標値とに基づいて、ＶＯＡから出力する光信号の強度を所望の値に制御するための制御値を計算し、この制御値を表すデジタルパルス信号をデジタルアナログ変換装置（ＤＡＣ）に出力する。そして、ＤＡＣが、入力したデジタルパルス信号をアナログ信号に変換し、ＶＯＡの駆動回路に出力する。駆動回路は、入力したアナログ信号を増幅して生成した駆動電圧をＶＯＡに印加する。その結果、ＶＯＡから出力する光信号の強度が所望の値に制御される。
【０００３】
【特許文献１】特開２００７−９４３９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の技術においては、デジタルパルス信号を取り扱う装置を複数用いているため、低コスト化、省電力化、小型化がしにくいという問題点があった。特に、光伝送システムの高速、大容量化にともなって、制御すべき光デバイスの数が増大するにつれて、必要な装置の数も増大するため、制御装置が高コスト化、高消費電力化、大型化しているという問題があった。
【０００５】
本発明は、上記に鑑みてなされたものであって、低コスト化、省電力化、小型化を実現する光デバイスの制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明に係る光デバイスの制御装置は、制御目標値に基づき、制御対象である光デバイスに対する制御値を表すデジタルパルス制御信号を生成して出力するデジタル処理手段と、前記光デバイスの帯域以上の帯域を有する低域透過フィルタを備え、前記デジタルパルス制御信号の入力を受け付け、該デジタルパルス制御信号を平滑化するとともに増幅して、前記光デバイスを駆動するアナログ駆動信号を生成して出力する駆動手段と、を備えたことを特徴とする。
【０００７】
また、本発明に係る光デバイスの制御装置は、上記発明において、光デバイスの特性を検出する検出手段と、前記検出した特性の検出値をＡＤ変換するＡＤ変換手段と、を備え、前記デジタル処理手段は、前記変換した検出値の入力を受け付け、該検出値と前記制御目標値とに基づき、前記制御値を表すデジタルパルス制御信号を生成して出力することを特徴とする。
【０００８】
また、本発明に係る光デバイスの制御装置は、上記発明において、前記デジタルパルス制御信号の繰り返し周期は、前記光デバイスの時定数の１／１００以下であることを特徴とする。
【０００９】
また、本発明に係る光デバイスの制御装置は、上記発明において、前記駆動手段の帯域は、前記光デバイスの帯域の１００倍以下であることを特徴とする。
【００１０】
また、本発明に係る光デバイスの制御装置は、上記発明において、前記駆動手段が備える低域透過フィルタは、オペアンプを備えたアクティブフィルタであることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、光デバイスを駆動する駆動手段が、制御すべき光デバイスの帯域以上の帯域を有する低域透過フィルタを備え、デジタルパルス制御信号を平滑化するとともに増幅して、光デバイスを駆動するアナログ駆動信号を生成して出力するので、従来必要であったＤＡＣを省略することができるため、低コスト化、省電力化、小型化がされた光デバイスの制御装置を実現できるという効果を奏する。
【発明を実施するための最良の形態】
【００１２】
以下に、図面を参照して本発明に係る光デバイスの制御装置の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１３】
（実施の形態１）
図１は、本発明の実施の形態１に係る光デバイスの制御装置のブロック図である。図１に示すように、この光デバイスの制御装置１０（以下、制御装置１０とする）は、光信号を伝送する光ファイバＦに挿入されたＶＯＡ１０１を制御するものである。このＶＯＡ１０１は、たとえば特許文献１に記載のものと同様にマハツェンダ型のもので、内部に備えたヒータの温度を変化させることによってその減衰量を変化させるものである。また、ＶＯＡ１０１は、ヒータの駆動電圧の変化に対してその減衰量が数μｓ〜数十ｍｓの時定数で応答するが、以下ではＶＯＡ１０１の時定数を３ｍｓとして説明する。
【００１４】
制御装置１０は、光カプラ１１ａ、１１ｂと、ＰＤモニタ１２ａ、１２ｂと、ＡＤＣ１３ａ、１３ｂと、デジタル処理部１４と、駆動回路１５とを備える。光カプラ１１ａは、ＶＯＡ１０１の光入力側において光ファイバＦに挿入され、ＶＯＡ１０１に入力する光信号の一部を１：１０〜１００程度の分岐比で分岐する。ＰＤモニタ１２ａは、フォトディテクタ（ＰＤ）と対数増幅器とを備え、光カプラ１１ａが分岐した光信号の一部を受光して電気信号に変換、増幅し、ＶＯＡ１０１に入力する光信号の検出値に応じた電気信号を出力する。ＡＤＣ１３ａは、ＰＤモニタ１２ａが出力した電気信号をデジタル信号に変換し、デジタル処理部１４に出力する。
【００１５】
ＶＯＡ１０１は、入力した光信号の強度を減衰させて出力する。光カプラ１１ｂは、ＶＯＡ１０１の光出力側において光ファイバＦに挿入され、ＶＯＡ１０１から出力する減衰した光信号の一部を１：１０〜１００程度の分岐比で分岐する。ＰＤモニタ１２ｂは、光カプラ１１ｂが分岐した光信号の一部を受光して電気信号に変換、増幅し、ＶＯＡ１０１から出力する光信号の検出値に応じた電気信号を出力する。ＡＤＣ１３ｂは、ＰＤモニタ１２ｂが出力した電気信号をデジタル信号に変換し、デジタル処理部１４に出力する。
【００１６】
デジタル処理部１４は、一例としてＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）から構成され、たとえば１０ＭＨｚの基準クロック周波数で動作するとともに、ＡＤＣ１３ａ、１３ｂから入力したデジタル信号に基づいて、ＶＯＡ１０１の減衰量を演算する。そして、演算した減衰量と、入力された減衰量の目標値との差分を演算し、差分がゼロとなるようなＶＯＡ１０１の制御値を算出し、この制御値を、パルス幅変調方式やパルス位置変調方式などを用いたデジタルパルス制御信号として出力する。
【００１７】
駆動回路１５は、ＶＯＡ１０１の帯域以上の帯域を有する低域透過フィルタを備えており、デジタル処理部１４が出力するデジタルパルス制御信号を受け付け、これを平滑化するとともに増幅して、ＶＯＡ１０１を駆動するアナログ駆動電圧信号を生成して出力する。その結果、ＶＯＡ１０１は、減衰量が所望の目標値になるように駆動される。このようなフィードバック制御を行なうことによって、ＶＯＡ１０１の減衰量は所望の値に制御される。
【００１８】
図２は、図１に示す駆動回路１５の構成の一例を示す回路図である。図２に示すように、この駆動回路１５は、抵抗Ｒ１〜Ｒ３と、コンデンサＣ１、Ｃ２と、オペアンプＯＡとから構成されており、全体として増幅機能を有する二次の多重帰還型低域透過フィルタとなっている。なお、符号Ｖｒｅｆは基準電圧を示す。
【００１９】
この駆動回路１５は、入力端子Ｔ１からデジタルパルス制御信号Ｓ１を受け付け、これを平滑化するとともに増幅して、ＶＯＡ１０１を駆動するアナログ駆動電圧信号を生成し、出力端子Ｔ２から出力する。デジタル処理部１４が出力するデジタルパルス制御信号はたとえば３．３Ｖ以下と小さく、電流値も小さいので、駆動回路１５はＶＯＡ１０１の制御に必要な電圧までデジタルパルス制御信号を増幅する。
【００２０】
ここで、駆動回路１５に入力するデジタルパルス制御信号と、駆動回路１５から出力するアナログ駆動電圧信号の例を示す。なお、駆動回路１５の帯域を６ｋＨｚとする。また、デジタルパルス制御信号はパルス幅変調方式を用いたものとする。図３は、デジタルパルス制御信号を発生させる指示値であるデジタルコードが「００００」である場合の、駆動回路１５に入力するデジタルパルス制御信号と、駆動回路１５から出力するアナログ駆動電圧信号を示す図である。なお、駆動回路１５はデジタルコードが「００００」である場合に、アナログ駆動電圧信号の振幅が１５Ｖになるように設定されている。また、図３の上段がデジタルパルス制御信号を示し、下段がアナログ駆動電圧信号を示す。また、図３の横軸は時間を示し、縦軸は電圧を示すが、横軸のスケールは０．５μｓ／ｄｉｖ、縦軸のスケールは２０ｍＶ／ｄｉｖである。図３に示すように、デジタルコードが「００００」の場合、デジタルパルス制御信号の周期は約１．７μｓであるが、アナログ駆動電圧信号はリップルがあるもの平滑化されている。なお、リップルの振幅は４７．２ｍＶであり、最大振幅の０．３％程度であり、極めて小さい。さらに、アナログ駆動電圧信号は、ＶＯＡ１０１自体の低域透過フィルタ特性によって平滑化され、リップルの振幅は一層低減される。
【００２１】
一方、図４、５は、デジタルパルス制御信号を発生させるデジタルコードがそれぞれ「０８００」、「０ＦＦＦ」である場合の、駆動回路１５に入力するデジタルパルス制御信号と、駆動回路１５から出力するアナログ駆動電圧信号を示す図である。なお、駆動回路１５はデジタルコードが「０８００」、「０ＦＦＦ」である場合に、アナログ駆動電圧信号の振幅がそれぞれ７．５Ｖ、０Ｖになるように設定されている。また、図３、４に示すように、デジタルコードが「０８００」、「０ＦＦＦ」の場合、デジタル制御信号の周期はそれぞれ約８５０ｎｓ、約５７３ｎｓであるが、デジタルコードが大きくなり、デジタルパルス制御信号の周期が短くなるほど、アナログ駆動電圧信号は平滑化されている。
【００２２】
つぎに、デジタルパルス制御信号を発生させるデジタルコードを変化させた場合の駆動回路１５の応答特性について説明する。図６、７は、駆動回路１５に入力するデジタルパルス制御信号を発生させるデジタルコードを瞬時に変化させた場合の駆動回路１５から出力するアナログ駆動電圧信号の特性を示す図である。なお、図６においては、デジタルコードを「０ＦＦＦ」から「００００」に変化させており、図７においては、「００００」から「０ＦＦＦ」に変化させている。また、波形ＷＦ１、ＷＦ３がデジタルパルス制御信号の波形を示し、波形ＷＦ２、ＷＦ４がアナログ駆動電圧信号の波形を示す。横軸のスケールは図６、７のいずれも５０μｓ／ｄｉｖであり、縦軸のスケールは波形ＷＦ１、ＷＦ３については２Ｖ／ｄｉｖ、波形ＷＦ２、ＷＦ４については５Ｖ／ｄｉｖである。
【００２３】
図６、７に示すように、デジタルコードを瞬時に「００００」から「０ＦＦＦ」または「０ＦＦＦ」から「００００」に変化させた場合に、アナログ駆動電圧信号は０Ｖから１５Ｖに変化するが、このような０−１５Ｖのスケールでは、アナログ駆動電圧信号にリップルは全く見られず、問題とならないことが確認された。また、その時定数は約３０μｓであって、ＶＯＡ１０１の時定数である３ｍｓと比較して十分に小さいので、歪みなどの発生無くＶＯＡ１０１を駆動できる。また、デジタルパルス制御信号の繰返し周期の最大値は、デジタルコードが「００００」である場合の１．７μｓであるが、このように繰返し周期がＶＯＡ１０１の時定数の１／１００以下であれば、ＶＯＡ１０１の時定数のスケールにおいてリップルがほとんど観測できない程度に時間的に密になるので好ましい。
【００２４】
なお、上述したように、ＶＯＡ１０１の時定数は駆動回路１５の時定数よりも十分に大きいため、駆動回路１５が出力するアナログ駆動電圧信号のリップルはＶＯＡ１０１においても平滑化される。たとえば、ＶＯＡ１０１の帯域は約５３Ｈｚであるが、図３に示すデジタルコード「００００」におけるリップルは、その振幅が０．１ｍＶ以下にまで平滑化される。
【００２５】
以上説明したように、本実施の形態１に係る制御装置１０は、駆動回路１５が、安価なオペアンプを用いたアクティブフィルタを備え、デジタルパルス制御信号を平滑化するとともに増幅して、ＶＯＡ１０１を駆動するアナログ駆動電圧信号を生成して出力するので、ＤＡＣを省略することができるため、低コスト化、省電力化、小型化された光デバイスの制御装置となる。
【００２６】
ここで、駆動回路の帯域とリップルとの関係についてさらに具体的に説明する。図８は、駆動回路の帯域と、制御対象である光デバイスにおけるアナログ駆動電圧信号の最大振幅に対するリップルの割合との関係を示す図である。すなわち、図８におけるリップルは、ＶＯＡなどの光デバイスの低域透過フィルタ特性による平滑化を受けた後のリップルである。また、駆動回路が一〜三次の低域透過フィルタであるとした場合を示している。また、駆動回路の帯域は、光デバイスの帯域で正規化している。また、デジタルパルス制御信号の繰り返し周波数を光デバイスの帯域の１０００倍としている。
【００２７】
ここで、光デバイスを安定して駆動するために、リップルの割合は０．０１％以下が好ましく、０．００１％以下が特に好ましい。図８に示すように、駆動回路の帯域が制御対象の光デバイスの帯域の１００倍以下であれば、フィルタの次数にかかわらずリップルを０．０１％以下にできるので好ましい。また、駆動回路の帯域が光デバイスの帯域の１００倍以下であって、さらにフィルタの次数が二次以上であれば、リップルを０．００１％以下にできるので特に好ましい。
【００２８】
（実施の形態２）
つぎに、本発明の実施の形態２について説明する。本実施の形態２に係る光デバイスの制御装置は、複数のＶＯＡを制御するものであり、たとえば波長多重分割（ＷＤＭ）光伝送システムにおいて、ＷＤＭ信号を各波長の光信号に分割した後、光信号毎に各ＶＯＡで光強度を減衰させる用途等に用いられる。
【００２９】
図９は、本実施の形態２に係る光デバイスの制御装置のブロック図である。図９に示すように、この光デバイスの制御装置２０（以下、制御装置２０とする）は、ｎを２以上の整数として、複数の光ファイバＦ１〜Ｆｎのそれぞれに挿入された複数のＶＯＡ２０１〜２０ｎを制御するものである。このＶＯＡ２０１〜２０ｎは、図１に示すＶＯＡ１０１と同様の者である。なお、光ファイバＦ１〜Ｆｎには、それぞれ異なる波長の光信号が伝送しているものとする。
【００３０】
制御装置２０は、光カプラ２１１ａ〜２１ｎａ、２１１ｂ〜２１ｎｂと、ＰＤモニタ２２１ａ〜２２ｎａ、２２１ｂ〜２２ｎｂと、ＡＤＣ２３１ａ〜２３ｎａ、２３１ｂ〜２３ｎｂと、デジタル処理部２４と、駆動回路２５１〜２５ｎとを備える。なお、各構成要素は、図１に示した制御装置１０の対応する構成要素と同様のものである。
【００３１】
この制御装置２０がＶＯＡ２０１〜２０ｎのそれぞれを制御する動作は、上述した制御装置１０の場合と同様である。たとえば、ＶＯＡ２０１に関して説明すれば、光カプラ２１１ａは、ＶＯＡ２０１に入力する光信号の一部を所定の分岐比で分岐する。ＰＤモニタ２２１ａは、光カプラ２１１ａが分岐した光信号の一部を受光して電気信号に変換、増幅し、ＶＯＡ２０１に入力する光信号の検出値に応じた電気信号を出力する。ＡＤＣ２３１ａは、ＰＤモニタ２２１ａが出力した電気信号をデジタル信号に変換し、デジタル処理部２４に出力する。
【００３２】
一方、光カプラ２１１ｂは、ＶＯＡ２０１から出力する減衰した光信号の一部を所定の分岐比で分岐する。ＰＤモニタ２１１ｂは、光カプラ２１１ｂが分岐した光信号の一部を受光して電気信号に変換、増幅し、ＶＯＡ２０１から出力する光信号の検出値に応じた電気信号を出力する。ＡＤＣ２３１ｂは、ＰＤモニタ２１１ｂが出力した電気信号をデジタル信号に変換し、デジタル処理部２４に出力する。
【００３３】
デジタル処理部２４は、一例としてＦＰＧＡから構成され、たとえば１０ＭＨｚの基準クロック周波数で動作するとともに、ＡＤＣ２３１ａ、２３１ｂから入力したデジタル信号に基づいて、ＶＯＡ２０１の減衰量を演算し、演算した減衰量と、入力された減衰量の目標値との差分を演算し、差分がゼロとなるようなＶＯＡ２０１の制御値を算出し、この制御値を、パルス幅変調方式やパルス位置変調方式などを用いたデジタルパルス制御信号として出力する。
【００３４】
駆動回路２５１は、デジタル処理部２４が出力するデジタルパルス制御信号を受け付け、これを平滑化するとともに増幅して、ＶＯＡ２０１を駆動するアナログ駆動電圧信号を生成して出力する。その結果、ＶＯＡ２０１は、減衰量が所望の目標値になるように駆動される。このようなフィードバック制御を行なうことによって、ＶＯＡ２０１の減衰量は所望の値に制御される。
【００３５】
ここで、デジタル処理部２４は、多数の入出力端子を備え、ＡＤＣ２３１ａ〜２３ｎａ、２３１ｂ〜２３ｎｂから入力した各デジタル信号に基づいて、各ＶＯＡ２０１〜２０ｎの減衰量を演算し、各ＶＯＡ２０１〜２０ｎに対する減衰量の目標値と比較して、制御値を示すデジタルパルス制御信号を各駆動回路２５１に出力するようになっている。その結果、この制御装置２０は、複数のＶＯＡ２０１〜２０ｎのそれぞれを個別に制御できる。
【００３６】
このように複数のＶＯＡを制御する場合、従来はＶＯＡと同数のＤＡＣを必要としたが、この制御装置２０は、実施の形態１に係る制御装置１０と同様に、ＤＡＣを省略することができるため、従来よりも大幅に低コスト化、省電力化、小型化が可能な光デバイスの制御装置となる。
【００３７】
（実施の形態３）
図１０は、本発明の実施の形態３に係る光デバイスの制御装置の要部のブロック図である。本実施の形態３に係る制御装置３０は、デジタル処理部２４と駆動回路２５１〜２５ｎとの間に、さらにサブデジタル処理部３４が接続されているが、その他の点は制御装置２０と同様の構成を有する。
【００３８】
このサブデジタル処理部３４は、たとえばＦＰＧＡから構成され、多数の出力端子を有し、デジタル処理部２４からパラレルまたはシリアル信号として出力された各駆動回路２５１〜２５ｎに対するデジタルパルス制御信号の入力を受付け、各駆動回路２５１〜２５ｎに配分している。
【００３９】
この制御装置３０は、サブデジタル処理部３４を備えることにより、たとえばデジタル処理部２４の出力端子が少ない場合であっても、より多くのＶＯＡを個別に制御することができる。また、たとえば、デジタル処理部２４が、ＶＯＡの制御だけでなく、ＶＯＡから発せられるアラーム信号等、他の信号処理も行なっている場合、デジタル処理部２４として、多数の出力端子を備え、さらに十分な処理能力を有する高価なものが必要となる。しかし、この制御装置３０は、サブデジタル処理部３４を備えることにより、デジタル処理部２４の信号処理の負荷をサブデジタル処理部３４に分散し、さらに出力端子数も少なくできるので、全体として低コスト化が可能となる。なお、サブデジタル処理部３４は、デジタルパルス制御信号を配分するだけでよいので、デジタル処理部２４よりも簡易で安価のものでもよい。
【００４０】
（実施の形態４）
図１１は、本発明の実施の形態４に係る光デバイスの制御装置のブロック図である。図１１に示すように、この光デバイスの制御装置４０（以下、制御装置４０とする）は、光デバイスである光源モジュール４０１を制御するものである。この光源モジュール４０１は、所定の波長のレーザ光を出力するレーザダイオードＬＤを備えている。レーザダイオードＬＤには電圧Ｖｃｃが印加されており、駆動電流を変化させることによってそのレーザ光の強度を変化させるものである。また、光源モジュール４０１は、レーザダイオードＬＤの駆動電流の変化に対して、その出力するレーザ光の強度が、デジタルパルス制御信号の繰り返し周期と比較して十分に大きい時定数で応答する。
【００４１】
制御装置４０は、光カプラ４１と、ＰＤモニタ４２と、ＡＤＣ４３と、デジタル処理部４４と、駆動回路４５と、電流増幅器である電界効果トランジスタ（ＦＥＴ）４６とを備える。光カプラ４１は、光源モジュール４０１の光出力側に配置され、光源モジュール４０１から出力するレーザ光の一部を所定の分岐比で分岐する。ＰＤモニタ４２は、光カプラ４１が分岐した光信号の一部を受光して電気信号に変換、増幅し、光源モジュール４０１が出力するレーザ光の強度の検出値に応じた電気信号を出力する。ＡＤＣ４３は、ＰＤモニタ４２が出力した電気信号をデジタル信号に変換し、デジタル処理部４４に出力する。
【００４２】
デジタル処理部４４は、ＡＤＣ４３から入力したデジタル信号に基づいて、検出したレーザ光の強度と、光強度の目標値との差分を演算し、差分がゼロとなるような光源モジュール４０１の制御値を算出し、この制御値を、デジタルパルス制御信号として出力する。
【００４３】
駆動回路４５は、光源モジュール４０１の帯域以上の帯域を有する低域透過フィルタを備えており、デジタル処理部４４が出力するデジタルパルス制御信号を受け付け、これを平滑化するとともに増幅して、光源モジュール４０１を駆動するアナログ駆動電圧信号を生成して出力する。さらに、ＦＥＴ４６は、アナログ駆動電圧信号を所定の電流値まで増幅し、レーザダイオードＬＤに流す。その結果、光源モジュール４０１は、出力するレーザ光の強度が所望の目標値になるように駆動される。このようなフィードバック制御を行なうことによって、光源モジュール４０１の出力レーザ光強度は所望の値に制御される。
【００４４】
この制御装置４０も、上記の制御装置１０〜３０と同様に、ＤＡＣを省略することができるため、低コスト化、省電力化、小型化が容易な光デバイスの制御装置となる。
【００４５】
（実施の形態５）
図１２は、本発明の実施の形態５に係る光デバイスの制御装置のブロック図である。図１２に示すように、この光デバイスの制御装置５０（以下、制御装置５０とする）は、光デバイスである光増幅モジュール５０１を制御するものである。この光増幅モジュール５０１は、希土類金属元素であるエルビウムのイオンを添加した増幅光ファイバＤＦを備えている。この増幅光ファイバＤＦは、励起光を供給してエルビウムイオンを励起状態にすることによって、たとえば入力した１．５５μｍ帯の波長の光を増幅して出力する作用を有する。なお、この増幅光ファイバＤＦは、その周囲温度に応じて増幅利得が変化する。そこで、この光増幅モジュール５０１は、周囲温度調整用のヒータＨを備えており、ヒータＨの温度を一定値に制御することによって、増幅光ファイバＤＦの周囲温度を一定にし、その増幅利得を一定に制御できる。なお、光増幅モジュール５０１は、ヒータＨの駆動電流の変化に対してその温度が、デジタルパルス制御信号の繰り返し周期と比較して十分に大きい時定数で応答する。
【００４６】
制御装置５０は、温度検出子５２ａと、温度モニタ５２と、ＡＤＣ５３と、デジタル処理部５４と、駆動回路５５と、ＦＥＴ５６とを備える。温度検出子５２ａは、たとえばサーミスタであり、ヒータＨの近傍に配置されている。温度モニタ５２は、温度検出子５２ａが検出した温度の検出値に応じた電気信号を出力する。ＡＤＣ５３は、温度モニタ５２が出力した電気信号をデジタル信号に変換し、デジタル処理部５４に出力する。
【００４７】
デジタル処理部５４は、ＡＤＣ５３から入力したデジタル信号に基づいて、検出したヒータＨの温度と、温度の目標値との差分を演算し、差分がゼロとなるようなヒータＨの制御値を算出し、この制御値を、デジタルパルス制御信号として出力する。
【００４８】
駆動回路５５は、光増幅モジュール５０１の帯域以上の帯域を有する低域透過フィルタを備えており、デジタル処理部５４が出力するデジタルパルス制御信号を受け付け、これを平滑化するとともに増幅して、ヒータＨを駆動するアナログ駆動電圧信号を生成して出力する。さらに、ＦＥＴ５６は、アナログ駆動電圧信号を所定の電流値まで増幅し、ヒータＨに流す。その結果、ヒータＨは、温度が所望の目標値になるように駆動される。このようなフィードバック制御を行なうことによって、光増幅モジュール５０１の増幅利得は所望の値に制御される。
【００４９】
この制御装置５０も、上記の制御装置１０〜４０と同様に、ＤＡＣを省略することができるため、低コスト化、省電力化、小型化が容易な光デバイスの制御装置となる。
【００５０】
なお、上記実施の形態１〜３は、マハツェンダ型のＶＯＡを制御する場合であったが、たとえば内部のアクチュエータを電圧駆動してその減衰量を変化させるようなＭＥＭＳ型のＶＯＡを制御する場合にも、本発明は適用できる。
【００５１】
また、上記実施の形態１〜３においては、ＶＯＡに入出力する光信号の両方の光強度をモニタしていたが、たとえば出力光強度だけをモニタし、ＶＯＡを出力強度一定制御してもよい。また、デジタル処理部内部のメモリに電圧値とＶＯＡの減衰量との対応テーブルを記憶しておき、制御目標値に基づいて所定の制御値を表すデジタルパルス制御信号を出力するようにして、光強度をモニタしないでＶＯＡの減衰量を制御してもよい。
【００５２】
また、上記実施の形態１〜５においては、駆動回路にオペアンプを用いたアクティブフィルタを用いたが、低域透過フィルタとしてのＬＣフィルタとＦＥＴとを組み合わせて駆動回路を構成してもよい。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態１に係る光デバイスの制御装置のブロック図である。
【図２】図１に示す駆動回路の構成の一例を示す回路図である。
【図３】デジタルパルス制御信号を発生させるデジタルコードが「００００」である場合の、駆動回路に入力するデジタルパルス制御信号と、駆動回路から出力するアナログ駆動電圧信号を示す図である。
【図４】デジタルパルス制御信号を発生させるデジタルコードが「０８００」である場合の、駆動回路に入力するデジタルパルス制御信号と、駆動回路から出力するアナログ駆動電圧信号を示す図である。
【図５】デジタルパルス制御信号を発生させるデジタルコードが「０ＦＦＦ」である場合の、駆動回路に入力するデジタルパルス制御信号と、駆動回路から出力するアナログ駆動電圧信号を示す図である。
【図６】駆動回路に入力するデジタルパルス制御信号を発生させるデジタルコードを瞬時に変化させた場合の駆動回路から出力するアナログ駆動電圧信号の特性を示す図である。
【図７】駆動回路に入力するデジタルパルス制御信号を発生させるデジタルコードを瞬時に変化させた場合の駆動回路から出力するアナログ駆動電圧信号の特性を示す図である。
【図８】駆動回路の帯域と、制御対象である光デバイスにおけるアナログ駆動電圧信号の最大振幅に対するリップルの割合との関係を示す図である。
【図９】本発明の実施の形態２に係る光デバイスの制御装置のブロック図である。
【図１０】本発明の実施の形態３に係る光デバイスの制御装置の要部のブロック図である。
【図１１】本発明の実施の形態４に係る光デバイスの制御装置のブロック図である。
【図１２】本発明の実施の形態５に係る光デバイスの制御装置のブロック図である。
【符号の説明】
【００５４】
１０〜４０  制御装置
１１ａ、１１ｂ、２１１ａ〜２１ｎａ、２１１ｂ〜２１ｎｂ、４１  光カプラ
１２ａ、１２ｂ、２２１ａ〜２２ｎａ、２２１ｂ〜２２ｎｂ、４２  ＰＤモニタ
１３ａ、１３ｂ、２３１ａ〜２３ｎａ、２３１ｂ〜２３ｎｂ、４３、５３  ＡＤＣ
１４、２４、４４、５４  デジタル処理部
１５、２５１〜２５ｎ、４５、５５  駆動回路
３４  サブデジタル処理部
５２  温度モニタ
５２ａ  温度検出子
１０１、２０１〜２０ｎ  ＶＯＡ
４０１  光源モジュール
５０１  光増幅モジュール
Ｃ１、Ｃ２  コンデンサ
ＤＦ  増幅光ファイバ
Ｆ、Ｆ１〜Ｆｎ  光ファイバ
Ｈ  ヒータ
ＬＤ  レーザダイオード
ＯＡ  オペアンプ
Ｒ１〜Ｒ３  抵抗
Ｓ１  デジタルパルス制御信号
Ｓ２  アナログ駆動電圧信号
Ｔ１  入力端子
Ｔ２  出力端子
Ｖｃｃ  電圧
Ｖｒｅｆ  基準電圧
ＷＦ１〜ＷＦ４  波形
【図１】
0005041417.tif 000002
【図２】
0005041417.tif 000003
【図３】
0005041417.tif 000004
【図４】
0005041417.tif 000005
【図５】
0005041417.tif 000006
【図６】
0005041417.tif 000007
【図７】
0005041417.tif 000008
【図８】
0005041417.tif 000009
【図９】
0005041417.tif 000010
【図１０】
0005041417.tif 000011
【図１１】
0005041417.tif 000012
【図１２】
0005041417.tif 000013