(57)【特許請求の範囲】
【請求項１】
基準電圧とフィードバック電圧との電圧差を増幅する誤差増幅器と、
電圧設定端子の少なくともいずれか１つの電圧レベルを変化させることで、全ての電圧設定端子の論理和を出力する論理和回路と、
論理和回路から出力され、誤差増幅器を制御するために誤差増幅器に入力される出力信号を、論理和回路と誤差増幅器との間で遅延させる遅延回路とを備え、
論理和回路の出力に応じて前記誤差増幅器の動作制御を行うことを特徴とする電圧可変レギュレータ。
【請求項２】
電圧設定端子の出力信号の出力タイミングを調整する調整回路を備えることを特徴とする請求項１記載の電圧可変レギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置などの出力電圧を変化させるための電圧可変レギュレータに関する。
【背景技術】
【０００２】
図１０は、従来技術による電圧可変レギュレータ（以下では単に「レギュレータ」というときがある）１の回路の例を示す図である。
【０００３】
電圧可変レギュレータ１は、端子として入力端子ＶＩＮ、出力端子ＶＯＵＴ、ＧＮＤ（接地）端子、電源起動端子ＥＮ、電圧設定端子Ａ、電圧設定端子Ｂから構成されている。電圧設定の１例として、電圧設定端子ＡおよびＢの２端子で４通りの電圧設定を設けているものとする。
【０００４】
電圧設定値の種類が多い場合には、電圧設定端子数が増えることで対応する。レギュレータ１は、回路素子として、レギュレータ出力駆動用のＰＭＯＳトランジスタ２、基準電圧ＶＲＥＦとフィードバック電圧値Ｖｆの差を増幅する誤差増幅器３を備える。
【０００５】
誤差増幅器３は電源起動端子ＥＮにより、電源起動制御を行う。
図１０に示すレギュレータ１では、電源起動端子ＥＮは“Ｈ”アクティブとしており、電源起動端子ＥＮが“Ｈ（Ｈｉｇｈ）”のときは、電源ＯＮ状態とし、電源起動端子ＥＮが“Ｌ（Ｌｏｗ）”のときは、電源ＯＦＦ状態とする。レギュレータ１はさらに、電圧設定端子ＡおよびＢによって制御される可変抵抗５を備え、電圧設定端子ＡとＢの状態の組み合わせでフィードバック電圧値Ｖｆを変化させることにより、出力端子ＶＯＵＴの電圧値を変化させる。
【０００６】
図１１は、可変抵抗５の内部構成の例を示す図である。可変抵抗５は、抵抗素子６、ＮＭＯＳトランジスタ７、インバータ素子８で構成され、電圧設定端子ＡおよびＢに従って、ＮＭＯＳトランジスタのＯＮ状態とＯＦＦ状態を変化させ、可変抵抗５の可変抵抗値を変化させる。
【０００７】
これにより、出力端子ＶＯＵＴの電圧値を抵抗素子４と可変抵抗５により分圧した検出電圧であるフィードバック電圧値Ｖｆの電圧レベルにより調整することができる。
電圧可変レギュレータ１の電圧設定例を表１に示す。
【０００８】
【表１】
0004922882.tif 000002
【０００９】
まず、電源起動端子ＥＮが“Ｌ”レベル、すなわち論理値が“０”のときは、レギュレータ１はＯＦＦ状態であり、電源起動端子ＥＮが“Ｈ”レベル、すなわち論理値が“１”のときは、レギュレータ１はＯＮ状態である。
【００１０】
電源起動端子ＥＮが“Ｈ”レベル、すなわちレギュレータ１がＯＮ状態のときに、電圧設定端子Ａ、Ｂの組み合わせにより、出力端子ＶＯＵＴの電圧値を、表１に示すように５〜８Ｖまで変更することができる。
【００１１】
このように、レギュレータ１は、基準電圧ＶＲＥＦとフィードバック電圧値Ｖｆとが等しくなるように、誤差増幅器３を介して、ＰＭＯＳトランジスタ２を駆動制御するフィードバック構成の回路である。
【００１２】
例えば、特許文献１記載には、各動作モードに応じて変化する負荷や電圧レベルに対して安定な動作を実現するために、入力信号により電圧を変化させる高電圧発生回路の構成例が開示されている。
【００１３】
また、特許文献２記載には、フィードバック量制御手段が安定に動作して、高リップル除去率を有する電圧可変レギュレータの構成例が示されている。
【００１４】
【特許文献１】特開２００３−１５７５１号公報
【特許文献２】特開２００３−３３０５５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上記従来の電圧可変レギュレータ１は、下記のような問題点を有する。
電圧可変レギュレータ１において、電源起動端子ＥＮと、レギュレータ１の電圧設定端子Ａ、Ｂとがそれぞれ独立の端子として存在するので、回路全体を構成する端子数が多くなり、レギュレータ１の制御端子数も多くなってしまう。
【００１６】
端子数が多くなると、回路を実装するパッケージの許容端子数を超えてしまい、端子数を増加させて対応することになるため、パッケージを大型化せざるを得なくなる。
【００１７】
また、電圧可変レギュレータ１において、電圧設定が確定するまでに、電源起動端子ＥＮが“Ｈ”レベルになってしまうと、電源ＯＮ状態となってしまい、期待していない電圧値が出力端子ＶＯＵＴに出力されてしまう。
【００１８】
例えば、図１２の電圧波形図に示すように、電源起動端子ＥＮが、電圧設定端子Ａ、Ｂよりも先に“Ｈ”レベルになり、電圧設定端子Ａ、Ｂが直後に“Ｈ”レベルになるような場合には、出力端子ＶＯＵＴには、期待していない電圧値５Ｖ（電圧設定端子（Ａ、Ｂ）＝（Ｌ，Ｌ））が出力されてしまい、その後に期待している電圧値８Ｖ（電圧設定端子（Ａ、Ｂ）＝（Ｈ，Ｈ））が出力されることになる。
【００１９】
また、電源起動端子が“Ｈ”レベルのまま、電圧設定端子Ａ、Ｂを変化させると、タイミングにより期待していない電圧値が出力端子ＶＯＵＴに出力されてしまう。
【００２０】
例えば、図１３の電圧波形図に示すように、電源起動端子ＥＮが“Ｈ”レベルのときに、電圧設定端子Ａが“Ｈ”レベルになり、直後に電圧設定端子Ｂが“Ｈ”レベルになると、出力端子ＶＯＵＴに期待していない電圧値７Ｖ（電圧設定端子（Ａ、Ｂ）＝（Ｈ，Ｌ））が出力され、その直後に期待する電圧値８Ｖ（電圧設定端子（Ａ、Ｂ）＝（Ｈ，Ｈ））が出力されてしまう。
【００２１】
本発明の目的は、端子数を削減し、パッケージの小型化が可能な電圧可変レギュレータを提供することである。
【課題を解決するための手段】
【００２２】
本発明は、基準電圧とフィードバック電圧との電圧差を増幅する誤差増幅器と、
電圧設定端子の少なくともいずれか１つの電圧レベルを変化させることで、全ての電圧設定端子の論理和を出力する論理和回路と、
論理和回路から出力され、誤差増幅器を制御するために誤差増幅器に入力される出力信号を、論理和回路と誤差増幅器との間で遅延させる遅延回路とを備え、
論理和回路の出力に応じて前記誤差増幅器の動作制御を行うことを特徴とする電圧可変レギュレータである。
【００２４】
また本発明は、電圧設定端子の出力信号の出力タイミングを調整する調整回路を備えることを特徴とする。
【発明の効果】
【００２５】
本発明によれば、基準電圧とフィードバック電圧との電圧差を増幅する誤差増幅器と、電圧設定端子の少なくともいずれか１つの電圧レベルを変化させることで、全ての電圧設定端子の論理和を出力する論理和回路とを備え、論理和回路の出力に応じて前記誤差増幅器の動作制御を行う。
【００２６】
このように、論理和回路を備えることで、電圧設定端子と電源起動端子を兼用することが可能となり、電圧可変レギュレータの電圧設定と電源のＯＮ、ＯＦＦ制御を電圧設定端子のみで行うことができる。
【００２７】
したがって、電源起動端子を備える必要がなくなり、端子数を削減することができる。さらに、端子数を削減することで、レギュレータを実装するパッケージの小型化を実現できる。
【００２８】
また、論理和回路から出力され、誤差増幅器を制御するために誤差増幅器に入力される出力信号を、論理和回路と誤差増幅器との間で遅延させる遅延回路を備える。
これにより、電圧設定が確定するまでに、電源がオン状態になり、期待していない電圧が出力されてしまうのを防ぐことが可能であり、電圧設定が確定してから、電源起動することができる。
【００２９】
また本発明によれば、電圧設定端子の出力信号の出力タイミングを調整する調整回路を備える。
【００３０】
これにより、電源がＯＮ状態のまま、電圧設定端子を変化させたときに期待していない電圧値が出力されてしまうのを防ぐことが可能であり、電圧設定が確定してから、電圧値を変更させることができる。
【発明を実施するための最良の形態】
【００３１】
図１は、本発明の前提となる電圧可変レギュレータ１０の内部構成を示す回路図である。
【００３２】
電圧可変レギュレータ１０は、端子として入力端子ＶＩＮ、出力端子ＶＯＵＴ、ＧＮＤ（接地）端子、電圧設定端子Ａ、電圧設定端子Ｂを有し、回路素子として、レギュレータ出力駆動用のＰＭＯＳトランジスタ２、基準電圧ＶＲＥＦとフィードバック電圧値Ｖｆの差を増幅する誤差増幅器３、抵抗素子４、可変抵抗５、論理和回路１１を備える。
【００３３】
ＰＭＯＳトランジスタ２は、レギュレータ１０の出力駆動用であり、誤差増幅器３は、基準電圧ＶＲＥＦとフィードバック電圧値Ｖｆの差を増幅する。可変抵抗５は、電圧設定端子ＡおよびＢによって制御される。
【００３４】
電圧可変レギュレータ１０の電圧設定端子Ａ、Ｂのうちいずれかの電圧レベルを変化させることで、電圧設定端子Ａ、Ｂの論理和回路１１の電圧レベルが変化し、基準電圧ＶＲＥＦと、フィードバック電圧値Ｖｆの電圧差を増幅する誤差増幅器３のＯＮ状態とＯＦＦ状態の制御を行う。
【００３５】
具体的には、電圧設定端子Ａ、Ｂの出力に基づいて、論理和回路１１の出力信号ＡＭＰ＿ＥＮが設定され、これにより誤差増幅器３のＯＮ状態とＯＦＦ状態を制御するのである。
【００３６】
これにより、電圧設定と電源起動設定を同時に行うことができ、電源起動端子ＥＮを備えなくともよくなり端子数を減らすことができるという効果が得られる。端子数を削減することで、電圧可変レギュレータを実装するパッケージの小型化をも実現できる。
表２に設定例を示す。
【００３７】
【表２】
0004922882.tif 000003
【００３８】
電圧設定端子Ａ、Ｂが“Ｌ”レベル（論理値が０）のとき、論理和を示す出力信号ＡＭＰ＿ＥＮは“Ｌ”レベルとなり、このときレギュレータ１０の電源はＯＦＦ状態となる。電圧設定端子Ａ、Ｂの少なくともいずれか一方が“Ｈ”レベル（論理値が１）になると、論理和を示す出力信号ＡＭＰ＿ＥＮは“Ｈ”レベルとなり、レギュレータ１０の電源はＯＮ状態となる。このとき、表２に示すような電圧設定端子Ａ、Ｂで設定した電圧値が出力端子ＶＯＵＴに出力される。
【００３９】
たとえば、電圧設定端子（Ａ、Ｂ）＝（Ｌ、Ｈ）では６Ｖ、電圧設定端子（Ａ、Ｂ）＝（Ｈ、Ｌ）では７Ｖ、電圧設定端子（Ａ、Ｂ）＝（Ｈ、Ｈ）では８Ｖが出力される。
【００４０】
上記の構成では、図２の波形図に示すように、電圧設定端子Ａ、Ｂの状態が確定するまでに、どちらかの電圧レベルが“Ｈ”になることにより、論理和の出力信号が“Ｈ”レベルとなり、内部の電源起動信号ＡＭＰ＿ＥＮがＯＮ状態になることにより、期待していない電圧値が出力端子ＶＯＵＴに出力されてしまう場合もある。
【００４１】
図３は、本発明の第１実施形態である電圧可変レギュレータ２０の内部構成を示す回路図である。電圧可変レギュレータ２０は、上記のような第１実施形態の問題を解決する構成を有している。
【００４２】
本実施形態は、論理和回路１１の出力部にディレイ（遅延）回路２１を備えることが上記電圧可変レギュレータ１０との構成の違いである。
【００４３】
ディレイ回路２１を備えることにより、電圧設定端子Ａ、Ｂの電圧値が確定した後に、レギュレータ２０の電源を起動することができる。
【００４４】
図４は、ディレイ回路２１の構成を示す図である。図に示すように、ディレイ回路２１は、直列に接続された２個のバッファ２２から構成され、アナログ遅延により遅延回路を実現するものである。
【００４５】
図５は、第１実施形態のレギュレータ２０の電圧波形図を示す。まず、電圧設定端子Ａ、Ｂが変化することにより、可変抵抗５の抵抗値が変化し、出力端子ＶＯＵＴの電圧設定値(電圧設定端子（Ａ、Ｂ）＝（Ｈ、Ｈ））が確定する。
【００４６】
その後で、電圧設定端子Ａ、Ｂからディレイ回路２１を通った信号ＡＭＰ＿ＥＮが“Ｈ”レベルに変化し、レギュレータ２０の電源がＯＮ状態となって、出力端子ＶＯＵＴに、予め電圧設定端子Ａ、Ｂで設定された期待通りの電圧値が出力される。
【００４７】
本実施形態の構成により、電圧値が確定した後で、レギュレータの電源起動を行うことができるので、期待しない電圧値が出力してしまうことを防ぐことができる。
【００４８】
本実施形態の構成では、図６の波形図に示すように、電圧設定端子Ａを“Ｈ”レベルにして電源起動したまま、電圧設定端子Ｂを“Ｈ”レベルに変化させ、その後で電圧設定端子Ａを“Ｌ”レベルに変化させると、期待していない電圧値８Ｖ（電圧設定端子（Ａ、Ｂ）＝（Ｈ、Ｈ））が出力されてしまう場合もある。
【００４９】
図７は、第２実施形態である電圧可変レギュレータ３０の内部構成を示す回路図である。電圧可変レギュレータ３０は、上記のような第１実施形態の問題を解決する構成を有している。
【００５０】
第２実施形態は、電圧設定端子Ａ、Ｂと可変抵抗５との間にタイミング調整回路３１を介在させることが第１実施形態との構成の違いである。
【００５１】
タイミング調整回路３１を備えることにより、出力端子ＶＯＵＴに期待していない電圧値が出力されるのを防ぐことができる。
【００５２】
図８は、タイミング調整回路３１の内部構成を示す図である。図８に示すように、タイミング調整回路３１は、タイマー３２とＳＷ制御部３３から構成されている。電圧設定端子Ａ、Ｂいずれかの電圧が変化するとタイマー３２が起動し、タイマー３２が一定時間のカウントアップを始め、電圧設定端子Ａが接続するカウンタ部３２ａまたは電圧設定端子Ｂが接続するカウンタ部３２ｂのカウント値とレジスタの設定値とが一致したときの電圧設定端子Ａ、Ｂの状態をＳＷ制御部３３に保持する。ＳＷ制御部３３は、可変抵抗５内部のＮＭＯＳトランジスタ７のＳＷ（ＳＷ＿Ａ、ＳＷ＿Ｂ）をＯＮまたはＯＦＦする。
【００５３】
タイマー３２のカウンタ部３２ａまたはカウンタ部３２ｂのカウント値とレジスタの設定値とが一致した次のクロックでタイマー３２のカウンタ値はリセットする。
【００５４】
本実施形態では、図９の電圧波形図に示すように、電圧設定端子Ｂが“Ｈ”レベルに変化した次のクロックでタイマー３２がカウントを始め、カウント値がレジスタの設定値（本例の場合は“７”）と一致したときに、可変抵抗５のＮＭＯＳトランジスタ７のＳＷ（ＳＷ＿Ａ、ＳＷ＿Ｂ）をＯＮまたはＯＦＦし、タイマー３２のカウンタ値をリセットする。
【００５５】
本実施形態の構成により、電圧設定が確定してからでも、電圧値を変更させることができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の前提となる電圧可変レギュレータ１０の内部構成を示す回路図である。
【図２】電圧可変レギュレータ１０の出力波形の例を示す図である。
【図３】第１実施形態である電圧可変レギュレータ２０の内部構成を示す回路図である。
【図４】ディレイ回路２１の構成を示す図である。
【図５】電圧可変レギュレータ２０の出力波形の例を示す図である。
【図６】電圧可変レギュレータ２０の出力波形の例を示す図である。
【図７】第２実施形態である電圧可変レギュレータ３０の内部構成を示す回路図である。
【図８】タイミング調整回路３１の内部構成を示す図である。
【図９】電圧可変レギュレータ３０の出力波形の例を示す図である。
【図１０】従来技術による電圧可変レギュレータ１の回路の例を示す図である。
【図１１】可変抵抗５の内部構成の例を示す図である。
【図１２】従来の電圧可変レギュレータ１の出力波形の例を示す図である。
【図１３】従来の電圧可変レギュレータ１の出力波形の例を示す図である。
【符号の説明】
【００５７】
１，１０，２０，３０  電圧可変レギュレータ
２  ＰＭＯＳトランジスタ
３  誤差増幅器
４  抵抗素子
５  可変抵抗
１１  論理和回路
２１  ディレイ回路
３１  タイミング調整回路
３２  タイマー
３３  ＳＷ制御部
【図１】
0004922882.tif 000004
【図２】
0004922882.tif 000005
【図３】
0004922882.tif 000006
【図４】
0004922882.tif 000007
【図５】
0004922882.tif 000008
【図６】
0004922882.tif 000009
【図７】
0004922882.tif 000010
【図８】
0004922882.tif 000011
【図９】
0004922882.tif 000012
【図１０】
0004922882.tif 000013
【図１１】
0004922882.tif 000014
【図１２】
0004922882.tif 000015
【図１３】
0004922882.tif 000016