(57)【特許請求の範囲】
【請求項１】
アナログ電圧を出力する状態設定部と、
状態設定可能な半導体集積回路とを備え、
前記半導体集積回路は、
前記アナログ電圧が入力される複数の入力端子と、
少なくとも３つの異なるデジタル信号パターンを出力可能に構成され、前記入力端子に入力されたアナログ電圧に対応するデジタル信号パターンを出力する状態識別回路と、
前記各入力端子に入力されたアナログ電圧に対応して前記状態識別回路から出力されるデジタル信号パターンの組み合わせに基づいて設定状態を決定する状態決定部と、
前記状態決定部により決定された設定状態に従って動作する機能部と
を備えることを特徴とするモジュール回路。
【請求項２】
請求項１に記載のモジュール回路において、
前記状態識別回路は、前記アナログ電圧と識別電位の大小関係に応じてオン又はオフする第１の極性を有する第１のトランジスタと、前記第１のトランジスタのオン／オフに連動してオン／オフする第１の極性とは逆の第２の極性を有する第２のトランジスタと、前記第２のトランジスタの第１の端子と接地電位又は電源電位に接続された抵抗素子とを備え、前記第２のトランジスタの第１の端子は電源電位又は接地電位に接続されていることを特徴とするモジュール回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、状態設定可能な半導体集積回路に関する。
【背景技術】
【０００２】
従来より、様々な仕様や用途に対応できるように、組立製造者やユーザにより設定された設定情報に従って動作するように構成された半導体集積回路が提供されている。上記設定情報としては、変数名(例えば電源が投入されてから起動を開始する迄の時間（起動時間）等)とその水準値(例えば起動時間を0.5secにする等)を例示できる。このような半導体集積回路では、所望の設定情報に対応する入力端子にデジタル信号を入力したり、I2C(Inter-Integrated Circuit)通信回路等の通信回路を介してROM等の記憶部に所望の設定情報を記憶させたりすることにより、所望の設定情報を設定するようになっている。
【特許文献１】特開平2-50523号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
入力端子にデジタル信号を入力することにより設定情報を設定する場合、設定可能な状態（変数名とその水準値の組み合わせ）の数分だけ入力端子が必要になるために、設定可能な状態の数が多い場合には、入力端子数が多くなり、半導体集積回路の規模が大きくなる。またこの結果、パッド数が増えることにより半導体集積回路のチップ面積も大きくなる。一方、通信回路を利用して設定情報を設定する場合には、半導体集積回路内に複雑な通信回路を設ける必要があるために、回路構成を簡素化することが難しい。
【０００４】
本発明は、上記課題を解決するためになされたものであり、その目的は、回路規模を大きくすることなく簡素な構成により半導体集積回路の状態を設定可能なモジュール回路を提供することにある。
【課題を解決するための手段】
【０００５】
本発明に係るモジュール回路は、アナログ電圧を出力する状態設定部と、半導体集積回路とを備え、状態設定可能な半導体集積回路は、アナログ電圧が入力される複数の入力端子と、少なくとも３つの異なるデジタル信号パターンを出力可能に構成され、前記入力端子に入力されたアナログ電圧に対応するデジタル信号パターンを出力する状態識別回路と、各入力端子に入力されたアナログ電圧に対応して状態識別回路から出力されたデジタル信号パターンに基づいて設定状態を決定する状態決定部と、状態決定部により決定された設定状態に従って動作する機能部とを備える。
【発明の効果】
【０００６】
本発明に係るモジュール回路によれば、回路規模を大きくすることなく簡素な構成により半導体集積回路の状態を設定することができる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照して、本発明の実施形態となるモジュール回路の構成について説明する。
【０００８】
〔モジュール回路の構成〕
始めに、図１を参照して、本発明の実施形態となるモジュール回路の構成について説明する。
【０００９】
本発明の実施形態となるモジュール回路１は、図１に示すように、状態設定可能な半導体集積回路２と、半導体集積回路２の状態を設定するための状態設定部３と、電源電圧に接続される電源端子ＶＤＤと、接地準位に接続される接地端子ＧＮＤを主な構成要素として備える。半導体集積回路２は、電源端子ＶＤＤに接続された入力端子Ｔ１と、接地端子ＧＮＤに接続された入力端子Ｔ２と、状態設定部３を構成する分圧抵抗素子Ｒ１，Ｒ２間に接続された入力端子Ｔ３と、入力端子Ｔ１，Ｔ２間に直列接続された分圧抵抗素子Ｒ３，Ｒ４，Ｒ５と、コンパレータ４ａ，４ｂと、状態決定部５と、機能部６を備える。
【００１０】
コンパレータ４ａは、非反転入力端子に入力される入力端子Ｔ３からの入力電圧と反転入力端子に入力される分圧抵抗素子Ｒ３，Ｒ４によって定められる電圧とを比較し、比較結果に従って状態決定部５にデジタル形態の状態信号を出力する。コンパレータ４ｂは、非反転入力端子に入力される入力端子Ｔ３からの入力電圧と反転入力端子に入力される分圧抵抗素子Ｒ４，Ｒ５によって定められる電圧とを比較し、比較結果に従って状態決定部５にデジタル形態の状態信号を出力する。状態決定部５は、コンパレータ４ａ，４ｂから出力された状態信号の組み合わせ（デジタル信号パターン）に従って状態設定部３により設定された状態を設定情報として機能部６に出力する。機能部６は、状態決定部５から出力された設定情報に従って半導体集積回路２の動作を制御する。
【００１１】
〔半導体集積回路の状態設定方法〕
次に、図２を参照して、本発明の実施形態となるモジュール回路１における半導体集積回路２の状態設定方法について説明する。
【００１２】
本発明の実施形態となるモジュール回路１では、電源端子ＶＤＤ及び接地端子ＧＮＤをそれぞれ電源電位及び接地電位に接続すると、入力端子Ｔ１に電源電圧，入力端子Ｔ２に接地準位，及び入力端子Ｔ３に電源端子と接地端子ＧＮＤ間の電位を分圧抵抗素子Ｒ１，Ｒ２により分圧した電圧がそれぞれ印加される。より具体的には、電源が５Ｖ，分圧抵抗素子Ｒ１，Ｒ２の抵抗値がそれぞれ３Ω，２Ωである場合、入力端子Ｔ１，Ｔ２，Ｔ３にはそれぞれ５Ｖ，２Ｖ，０Ｖの電圧が印加される。なお本実施形態では、電源の抵抗分圧が入力端子Ｔ３に印加されるとしたが、ツェナーダイオード等の定電圧素子やポテンショメータの出力値が入力端子Ｔ３に印加されるようにしてもよい。
【００１３】
上述のように入力端子Ｔ１〜Ｔ３に電圧が印加されると、コンパレータ４ａは、非反転入力端子に入力される入力端子Ｔ３からの入力電圧と反転入力端子に入力される分圧抵抗素子Ｒ３，Ｒ４によって定められる電圧とを比較し、比較結果に従って状態決定部５にデジタル形態の状態信号を出力する。またコンパレータ４ｂは、非反転入力端子に入力される入力端子Ｔ３からの入力電圧と反転入力端子に入力される分圧抵抗素子Ｒ４，Ｒ５によって定められる電圧とを比較し、比較結果に従って状態決定部５にデジタル形態の状態信号を出力する。より具体的には、入力端子Ｔ１，Ｔ２，Ｔ３にそれぞれ５Ｖ，２Ｖ，０Ｖの電圧が印加され、分圧抵抗素子Ｒ３，Ｒ４，Ｒ５の抵抗値がそれぞれ２Ω，２Ω，１Ωである場合、コンパレータ４ａの非反転入力端子及び反転入力端子にはそれぞれ２Ｖ，３Ｖの電圧が印加されるので、コンパレータ４ａはLow信号（値０）を状態信号として出力する。またこの時、コンパレータ４ｂの非反転入力端子及び反転入力端子にはそれぞれ２Ｖ，１Ｖの電圧が印加されるので、コンパレータ４ａはHigh信号（値１）を状態信号として出力する。すなわち状態決定部５にはLow信号とHigh信号が状態信号の組み合わせ（デジタル信号パターン）として入力される。なお本実施形態では入力電圧から状態信号を生成したが、入力電圧にゲインやオフセットを与えた電圧から状態信号を生成するようにしてもよい。
【００１４】
状態決定部５は、コンパレータ４ａ，４ｂから出力された状態信号の組み合わせに従って状態設定回路３により設定された状態を設定情報として機能部６に出力する。より具体的には、本回路構成では、コンパレータ４ａ，４ｂから出力される状態信号の組み合わせは、High信号とHigh信号（コンパレータ４ａがHigh信号を出力する状態にある場合、コンパレータ４ｂは常にHigh信号を出力する状態になる），Low信号とHigh信号，及びLow信号とHigh信号の３通りになる。従って状態決定部５は、コンパレータ４ａ，４ｂが共にHigh信号を出力した場合は起動時間を0.5secとする設定情報、コンパレータ４ａ，４ｂからそれぞれLow信号及びHigh信号が出力された場合は起動時間を1.0secとする設定情報、コンパレータ４ａ，４ｂが共にLow信号を出力した場合は起動時間を1.5secとする設定情報を機能部６に出力する。そして機能部６は状態決定部５から出力された設定情報に従って半導体集積回路２の動作を制御する。
【００１５】
上述の説明から明らかなように、本発明の実施形態となるモジュール回路１では、入力端子Ｔ３に印加される電圧の大きさに応じて、コンパレータ４ａ，４ｂから出力される状態信号の種別が変化し、結果として半導体集積回路２の設定状態が変化する。従って、電源電圧の大きさが一定であるとすると、組立製造者やユーザは、分圧抵抗素子Ｒ１，Ｒ２の抵抗値を適宜設定することにより、コンパレータ４ａ，４ｂから出力される状態信号の種別を所望の種別に設定し、半導体集積回路２を所望の状態に設定することができる。そしてこのような半導体集積回路２の状態設定方法によれば、設定する状態毎に入力端子を設ける必要がなくなるので、半導体集積回路の規模が大きくなることがない。また状態設定のために半導体集積回路２の内部に通信回路を設ける必要がないので、半導体集積回路２の回路構成を簡素化できる。
【００１６】
図１に示す回路構成では、コンパレータ４ａ，４ｂから出力される状態信号の組み合わせは３通りであるので設定可能な状態数は３つに限られるが、例えば図２に示すように入力端子Ｔ３に印加される電圧の大きさに応じて出力する状態信号の種別が変化するコンパレータの数を増やしたり（図２に示す例ではコンパレータ４ａ〜４ｄの４つ）、図３に示すようにアナログ電圧が入力される入力端子の数を増やしたり（図３に示す例では入力端子Ｔ３，Ｔ４の２つ）、及び図４に示すようなコンパレータ数を増やす方法と入力端子を増やす方法を組み合わせたりすることにより、状態信号の組み合わせの数をべき乗で増やし、結果として設定可能な状態数を増やすことができる。
【００１７】
図１に示す回路構成では、コンパレータを利用して状態信号を生成したが、一般的なＡＤ変換回路や図５に示すようなトランジスタ回路等、より簡素な回路構成によって状態信号を生成してもよい。具体的には図５に示す回路構成は、ＮＰＮトランジスタＴ１，Ｔ２とＰＮＰトランジスタＴ３，Ｔ４を備え、ＮＰＮトランジスタＴ１，Ｔ２のエミッタ端子は入力端子Ｔ３に接続されている。ＮＰＮトランジスタＴ１のゲート端子には分圧抵抗素子Ｒ４，Ｒ５によって定められる電圧が印加され、コレクタ端子は分圧抵抗素子Ｒ７を介してＰＮＰトランジスタＴ３のゲート端子に接続されている。ＮＰＮトランジスタＴ２のゲート端子には分圧抵抗素子Ｒ３，Ｒ４によって定められる電圧が印加され、コレクタ端子は分圧抵抗素子Ｒ９を介してＰＮＰトランジスタＴ４のゲート端子に接続されている。
【００１８】
ＰＮＰトランジスタＴ３のエミッタ端子は入力端子Ｔ１に接続され、ＮＰＮトランジスタＴ１がオン状態にある際、ゲート端子には入力端子Ｔ１，Ｔ３間の電圧を分圧抵抗素子Ｒ６，Ｒ７により分圧した電圧が印加される。またＰＮＰトランジスタＴ３のコレクタ端子は、抵抗素子Ｒ１０を介して入力端子Ｔ２に接続されている。ＰＮＰトランジスタＴ４のエミッタ端子は入力端子Ｔ１に接続され、ＮＰＮトランジスタＴ２がオン状態にある際、ゲート端子には入力端子Ｔ１，Ｔ３間の電圧を分圧抵抗素子Ｒ８，Ｒ９により分圧した電圧が印加される。またＰＮＰトランジスタＴ４のコレクタ端子は、抵抗素子Ｒ１１を介して入力端子Ｔ２に接続されている。そして状態決定部５はＰＮＰトランジスタＴ３，Ｔ４のコレクタ端子に接続されている。なお図５に示す回路構成は、バイポーラトランジスタをトランジスタとして用いたが、バイポーラトランジスタを電界効果トランジスタ（ユニポーラトランジスタ）に置き換えてもよい。また抵抗素子Ｒ１０，Ｒ１１は能動抵抗素子であってもよい。
【００１９】
図５に示す回路構成では、ＮＰＮトランジスタＴ１，Ｔ２はベース端子とエミッタ端子に印加される電圧の大小関係に応じてオン／オフし、ＮＰＮトランジスタＴ１がオン状態になるとＰＮＰトランジスタＴ３が連動してオン状態になり、ＮＰＮトランジスタＴ２がオン状態になるとＰＮＰトランジスタＴ４が連動してオン状態になる。すなわち図５に示す回路構成では、入力端子Ｔ３に印加される電圧の大きさに応じて、ＰＮＰトランジスタＴ３，Ｔ４が共にオン状態である場合、ＰＮＰトランジスタＴ３，Ｔ４がそれぞれオフ状態及びオン状態である場合、ＰＮＰトランジスタＴ３，Ｔ４が共にオフ状態である場合の３つの状態が発現する。従って状態決定部５は、これらの３つの状態に基づいて設定情報を判定して機能部６に出力する。なお本回路構成においても図６に示すようにアナログ電圧が入力される入力端子の数を増やすことが可能である。
【００２０】
以上、本発明者によってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす記述及び図面により本発明は限定されることはない。すなわち、上記実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態となるモジュール回路の構成を示す回路図である。
【図２】図１に示すモジュール回路の応用例の構成を示す回路図である。
【図３】図１に示すモジュール回路の変形例の構成を示す回路図である。
【図４】図１に示すモジュール回路の応用例の構成を示す回路図である。
【図５】図１に示すモジュール回路の変形例の構成を示す回路図である。
【図６】図１に示すモジュール回路の応用例の構成を示す回路図である。
【符号の説明】
【００２２】
１：モジュール回路
２：半導体集積回路
３：状態設定部
４ａ，４ｂ：コンパレータ
５：状態決定部
６：機能部
Ｒ１〜Ｒ５：分圧抵抗素子
Ｔ１〜Ｔ３：入力端子
【図１】
0004990750.tif 000002
【図２】
0004990750.tif 000003
【図３】
0004990750.tif 000004
【図４】
0004990750.tif 000005
【図５】
0004990750.tif 000006
【図６】
0004990750.tif 000007