(57)【特許請求の範囲】
【請求項１】
ゲートラインとデータラインの交差部に設置する薄膜トランジスタと、前記薄膜トランジスタのソース電極に接続することと共に有機絶縁膜を間に置いて前記ゲートラインと前記データラインの中に少なくとも一つに重畳する画素電極とを具備する液晶表示装置において、前記ゲートライン及び前記データライン上の信号遅延が減少するように前記有機絶縁膜の誘電常数を２．０以下に設定し、前記有機絶縁膜の厚さは０.８〜０．９μｍであり、
前記ゲートライン及び前記データラインの中の少なくとも一つに前記画素電極が重畳する重畳領域の寄生キャパシティは０.０００３ｐＦ以下であることを特徴とする、液晶表示装置。
【請求項２】
前記絶縁膜の厚さと誘電常数は前記薄膜トランジスタのチャンネルを形成するための制御信号のイネーブル時間の約１/２時間内に前記画素電極によって駆動する液晶画素セルが前記ビデオデータの約９５％以上を充電するように設定することを特徴とする請求項１記載の液晶表示装置。
【請求項３】
ゲートラインとデータラインの交差部に設置する薄膜トランジスタと、前記薄膜トランジスタのソース電極に接続することと共に有機絶縁膜を間に置いて前記ゲートラインと前記データラインの中に少なくとも一つに重畳する画素電極とを具備する液晶表示装置において、前記薄膜トランジスタのソース電極と前記画素電極の間の断線不良及び接触不良を防止することと共に前記ゲートライン及び前記データラインの上の信号遅延が減少するように前記有機絶縁膜の厚さを０.８〜０．９μｍ内の範囲内に設定し、前記有機絶縁膜の誘電常数は２.０以下であり、
前記ゲートライン及び前記データラインの中の少なくとも一つに前記画素電極が重畳する重畳領域の寄生キャパシティは０.０００３ｐＦ以下であることを特徴とする液晶表示装置。
【請求項４】
ゲートラインとデータラインの交差部に設置する薄膜トランジスタと、前記薄膜トランジスタのソース電極に接続することと共に有機絶縁膜を間に置いて前記ゲートラインと前記データラインの中に少なくとも一つに重畳する画素電極とを具備する液晶表示装置の製造方法において、前記薄膜トランジスタ、前記ゲートライン及び前記データラインを透明基板上に形成する段階と、前記薄膜トランジスタのソース電極と前記画素電極の間の断線不良及び接触不良を防止することと共に前記ゲートライン及び前記データラインの上の信号遅延が減少するように前記有機絶縁膜を０.８〜０．９μｍ厚で前記透明基板上に形成する段階と、前記ゲートライン及び前記データラインの中の少なくとも一つに所定の面積ほど重畳するように前記画素電極を前記有機絶縁膜上に形成する段階を含み、前記有機絶縁膜の誘電常数は２.０以下であり、
前記ゲートライン及び前記データラインの中の少なくとも一つに前記画素電極が重畳する重畳領域の寄生キャパシティは０.０００３ｐＦ以下であることを特徴とする液晶表示装置の製造方法。
【請求項５】
前記ゲートライン及び前記データラインの中の少なくとも一つに前記画素電極が重畳する重畳領域の幅は少なくとも１.５μｍ以上であることを特徴とする請求項４記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置及びその製造方法に関するもので、特に画素電極と信号配線を重畳する高開口率の液晶表示素子において液晶画素セルのデータ充電時間を短くするようにした液晶表示素子及びその製造方法に関するものである。
【背景技術】
【０００２】
アクティブ・マトリックス（Active Matrix）駆動方式の液晶表示装置はスイッチング素子として薄膜トランジスタ（Thin Film Transistor：″ＴＦＴ″という）を利用して自然な動画像を表示している。このような液晶表示装置はブラウン管に比べて小型化が可能で携帯用のテレビジョン（Television）かラップ・トップ（Lap-Top）型パーソナルコンピュータ（Personal Computer）のモニタとして商品化されている。アクティブ・マトリックス・タイプの液晶表示装置は画素がゲートラインとデータラインの交差部それぞれに配列された画素マトリックス（Picture ElementMatrix または Pixel Matrix）にテレビジョン信号のようなビデオ信号に該当する画像を表示する。画素それぞれはデータラインからのデータライン信号の電圧レベルに従って従って透過光量を調節する液晶セルを含む。ＴＦＴはゲートラインとデータラインの交差部に設置されてゲートラインからのスキャン信号（ゲートパルス）に応答して液晶セル側に伝送するデータ信号を切り換える。
【０００３】
一般的に、液晶表示素子は図１のようにデータライン（２２）とゲートライン（２４）の交差部にＴＦＴ（３０）が形成されて、データライン（２２）とゲートライン（２４）の間の画素領域に画素電極（２０）がマトリックス形態で配置する。ＴＦＴ（３０）は図２のように透明基板（２）上に形成する。このＴＦＴ（３０）はゲートライン（２４）に接続されたゲート電極（４）、データライン（２２）に接続されたドレーン電極（１４）及び画素電極（２０）に接続されたソース電極（１６）を含む。ゲート電極（４）がパタニングされた透明基板（２）上にはＳｉＮｘ等の無機誘電体からなるゲート絶縁膜（６）が全面蒸着する。このゲート絶縁膜（６）上には非晶質シリコン（amorphous-Si：以下″a-Si″という）である半導体層（８）とｎ＋イオンがドーピングされたa-Siであるオーミック接触層（１０）がゲート電極（４）上のゲート絶縁膜（６）を覆うように順次的に形成する。オーミック接触層（１０）の上には金属であるドレーン電極（１４）とソース電極（１６）が形成する。ドレーン電極（１４）とソース電極（１６）は前もって設定されたチャンネル幅ほど離隔するようにパタニングする。続いて、ドレーン電極（１４）とソース電極（１６）の間に形成されたチャンネルに従ってオーミック接触層（１０）がエッチングされて半導体層（８）を露出させる。次にＳｉＮｘ、ＳｉＯｘからなる保護膜（１８）が透明基板（２）上に全面蒸着されてＴＦＴを覆う。ソース電極（１６）上の保護膜（１８）はコンタクトホール（１２）が形成するようにエッチングによって除去する。このコンタクトホール（１２）を通してソース電極（１６）に接触するようにインディウーム・ティン・オキサイド（Indium Tin Oxide）である画素電極（２０）が蒸着する。
【０００４】
図１のように液晶表示素子は画素電極（２０）がデータライン（２２）またはゲートライン（２４）から約５〜１０μｍの間隔を置くようにパタニングする。また、図示しないブラックマトリックスは画素電極（２０）と約５〜１０μｍ重畳する。これによって、図１のような液晶表示素子は約５０％の開口率を有する。その結果、図１のような液晶表示素子は画像の明るさが低くてバックライトの消費電力が大きくなる。
【０００５】
液晶表示素子の開口率を高めるために、アメリカ特許第５，０５５，８９９号には画素電極をゲートラインまたはデータラインに重畳するようにする方法が開示されている。アメリカ特許第５，０５５，８９９号に開示された液晶表示素子は図３のように保護膜（２８）として有機絶縁膜を利用する。この有機保護膜（２８）は２０００〜８０００Å（０.２〜０.８μｍの厚さにスピンコーティングによって表面が平坦に塗布する。しかし有機保護膜（２８）はその厚さが薄いために画素電極（２０）とデータライン（２２）または画素電極（２０）とゲートライン（２４）の重畳領域に高い寄生キャパシティを発生する問題点がある。これを数式１を参照して説明する。
【０００６】
0005036745.tif 000002
ここで、″ε″は有機保護膜（２８）の誘電常数であり、″ε０″は８.８５×１０-14Ｆ/ｃｍである。″Ａ″は画素電極（２０）とデータライン（２２）または画素電極（２０）とゲートライン（２４）の重畳領域であり、″ｄ″は有機保護膜（２８）の厚さである。有機保護膜（２８）の厚さは前述したように０.２〜０.８μｍで非常に低いために画素電極（２０）の重畳領域によってする発生する寄生キャパシティの値が大きくなるとゲートライン（２４）またはデータライン（２４）上のキャパシティの値がする増大する。このようにキャパシティの値はゲートライン（２４）またはデータライン（２２）に供給する信号の遅延値を大きくするために、制限された充電時間内に液晶画素セルがビデオ信号を充分に充電できなくなる。その結果、望む色信号が表現されなくなり画像が歪曲する。
【０００７】
一方、図１のような液晶表示素子の保護膜（１８）は誘電常数（ε）が約６.７であるＳｉＮｘ、誘電常数（ε）が約３.９であるＳｉＯ２等の無機物質からなるので保護膜（１８）を間に置いて画素電極（２０）がデータライン（２２）またはゲートライン（２４）と重畳すると非常に大きい寄生容量が発生する。その結果、無機物質を保護膜（１８）に利用する液晶表示素子の場合は、画素電極（２０）がデータライン（２２）またはゲートライン（２４）と重畳しない。
【０００８】
重畳領域による寄生キャパシティの値を制限するために、アメリカ特許第５，９２０，０８４号は適切な有機保護膜の厚さと誘電常数を提示している。この方法によると、有機保護膜（２８）の厚さは１.５μｍ以上（好ましくは２〜３μｍ）に設定する。次に有機保護膜（２８）の誘電常数は３.０以下に設定されている。このように有機保護膜（２８）の厚さを厚くしてその誘電常数を低く設定すると数式１に示したように重畳による寄生キャパシタンスは小さくなる。しかし有機保護膜（２８）の厚さが厚くなるとスピンコーティング時に回転速度（ＲＰＭ）が低くなるので有機絶縁膜のコーティングの不均一が大きくなって平坦度が悪くなる。これによって、有機保護膜（２８）の厚さの再現性がする悪化することは勿論であり、ドライ・エッチング時に画素電極（２０）とソース電極（１６）を接触させるためのコンタクトホール（３２）内に有機保護膜（２８）の残膜が残ったりオーバーエッチングによってソース電極（１６）が損傷されたり断線することがある。その結果、画素電極（２０）とソース電極（１６）の間に接触抵抗が増加したり断線不良が発生する。また、有機保護膜（２８）の厚さが厚くなるとドライエッチング時に有機保護膜（２８）を保護するために有機保護膜（２８）上にマスキングされるフォトレジスト（Photoresist）がその分厚くなってフォトレジストの厚さの不均一増大する。例えば、ベンゾシクロブテン（Benzocyclobutene：以下″ＢＣＢ″という）からなる有機保護膜（２８）の厚さが１.５μｍでありゲート絶縁膜（６）の厚さが０.４μｍである場合、フォトレジストの厚さは約２.４μｍになる。このようにフォトレジストの厚さが２.５μｍ以内であるとフォトレジストの厚さの均一性が確保されるが、フォトレジストの厚さが２.５μｍ以上になるとフォトレジストの厚さを均一に形成するに困難である。またフォトレジストの厚さが厚くなるとドライエッチング時間、露光及び現像に要する時間がその分増加するので生産性が低下する。
【０００９】
【特許文献１】米国特許第５０５５８９９号明細書
【特許文献２】米国特許第５９２００８４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的は画素電極と信号配線を重畳する高開口率の液晶表示素子において液晶画素セルのデータの充電時間を短縮した液晶表示素子及びその製造方法を提供することである。本発明の他の目的は画素電極と信号配線を重畳する高開口率の液晶表示素子において有機保護膜を間に置いて設置された薄膜トランジスタのソース電極と画素電極の間の断線不良及び接触不良を最小化するようにした液晶表示素子及びその製造方法を提供することである。
【課題を解決するための手段】
【００１１】
前記の目的を達成するために、本発明による液晶表示素子はゲートライン及びデータライン上の信号遅延を最小化するように有機絶縁膜の厚さと誘電常数を設定する。本発明による液晶表示素子は薄膜トランジスタのソース電極と画素電極の間の断線不良及び接触不良を防止するように有機絶縁膜の厚さを設定する。本発明による液晶表示素子は薄膜トランジスタのソース電極と画素電極の間の断線不良及び接触不良を防止することと共にゲートライン及びデータライン上の信号遅延が最小化するように有機絶縁膜の厚さを０.８〜１.５μｍ内の範囲に設定する。
【００１２】
本発明による液晶表示素子の製造方法はゲートラインとデータラインの交差部に設置する薄膜トランジスタと、薄膜トランジスタのソース電極に接続することと共に有機絶縁膜を間に置いてゲートラインとデータラインの中に少なくとも一つに重畳する画素電極とを具備する液晶表示素子の製造方法において、前記薄膜トランジスタ、ゲートライン及びデータラインを透明基板上に形成する段階と、薄膜トランジスタのソース電極と画素電極の間の断線不良及び接触不良を防止することと共にゲートライン及びデータラインの上の信号遅延が減少するように有機絶縁膜を０.８〜１.５μｍ厚さで透明基板上に形成する段階と、ゲートライン及びデータラインの中の少なくとも一つに所定の面積ほど重畳するように画素電極を有機絶縁膜上に形成する段階を含む。
【発明の効果】
【００１３】
本発明による液晶表示素子及びその製造方法はデータライン、ゲートライン及びＴＦＴの中の少なくとも一つと画素電極の間に誘電常数が３.０以下であり、厚さが０.８〜１.５μｍである有機保護膜をＴＦＴと画素電極の間に形成することで画素電極と信号配線を重畳する高開口率の液晶表示素子において信号遅延を減らして液晶画素セルのデータ充電時間を短くする。本発明による液晶表示素子及びその製造方法は画素電極と信号配線を重畳する高開口率の液晶表示素子において有機保護膜の厚さを１.５μｍ以下に塗布することで有機保護膜のコーティングの均一性を充分に確保することができることは勿論、画素電極とＴＦＴのソース電極を接続させるためのコンタクトホールのエッチングを均一にしてトランジスタと画素電極の間の断線不良及び染色不良を最小化することができる。
【図面の簡単な説明】
【００１４】
前記目的以外に本発明の他の目的及び利点は添付した図面を参照した本発明の好ましい実施例に対する説明を通して明らかになる。
【図１】図１は画素電極が信号配線と重畳されない従来の液晶表示素子をを表した平面図である。
【図２】図２は図１で線ＡーＡ′に従って切り取って表す薄膜トランジスタの断面図である。
【図３】図３は有機絶縁膜が保護膜に利用する従来の液晶表示素子の薄膜トランジスタを表す断面図である。
【図４】図４は本発明の実施例による液晶表示素子の平面図である。
【図５】図５は図４で線ＢーＢ′線に従って切り取って表す薄膜トランジスタの断面図である。
【図６】図６は図４で線ＣーＣ′に従って切り取って表す画素電極とデータラインの間の重畳部を表す断面図である。
【図７】図７は図４で線ＤーＤ′に従って切り取って表す画素電極とゲートラインの間の重畳部を表す断面図である。
【図８】図８はゲートパルスが印加する時の液晶画素セルのビデオデータ充電を表す波形図である。
【図９】図９は図４に図示された有機保護膜が適用されたＸＧＡ級の解像図を有する液晶パネルとその駆動部を表す平面図である。
【図１０】図１０は図４に図示された有機保護膜の厚さ及び誘電序数による液晶画素セルのデータ充電時間を現す特性図である。
【発明を実施するための最良の形態】
【００１５】
前記目的以外に本発明の他の目的及び利点は添付した図面を参照した本発明の好ましい実施例に対する説明を通して明らかになる。以下、本発明の好ましい実施例を図４乃至図１０を参照して詳細に説明する。
【００１６】
図４を参照すると、データライン（５２）とゲートライン（５４）の交差部にＴＦＴ（６０）が形成されて、データライン（５２）とゲートライン（５４）に重畳された画素電極（５０）がマトリックス形態で配置された本発明による液晶表示素子が図示されている。データライン（５２）は各液晶画素セルにビデオ信号を供給する。ゲートライン（５４）はビデオ信号に同期したゲートパルスをＴＦＴ（６０）のゲート電極（３４）に供給する。液晶画素セルそれぞれは画素電極（５０）と図示しない共通電極の間に注入された液晶層を含む。液晶層は画素電極（５０）と共通電極の間に電界によって駆動されて透明基板を経由して入射する入射光の透過光量を調節する。従って、液晶画素セルはゲートパルスがハイレベルを維持する時間の間にビデオ信号を充電することで画像を表示する。画素電極（５０）の縁は信号配線即ち、データライン（５２）及びゲートライン（５４）の側面と重畳されない液晶表示素子の開口率は従来の画素電極と信号配線が重畳みされない液晶表示素子のそれに比べて従来の画素電極と信号配線の間の間隔ほど増大する。画素電極（５０）と信号配線（５２、５４）の重畳部に存在する重畳ライン（５６ａ、５６ｂ）では金属からなる信号配線（５２、５４）によって図示しないバックライトから入射した光が遮断される。この重畳ライン（５６ａ、５６ｂ）によってデータライン（５２）及びゲートライン（５４）に寄生キャパシティが発生する。本発明では重畳ラインによる信号遅延を最小化するようにして液晶画素セルがゲートパルスの約１/２時間内にビデオ信号の９５％以上を充電することができるように有機保護膜の厚さと誘電常数を制限する。また、有機保護膜はパネル全体に均一に塗布されてエッチングが均一でならなければいけない。これをＴＦＴの構造と重畳ライン（５６ａ、５６ｂ）をより詳細に表す図５乃至図７を参照しながら詳細に説明する。
【００１７】
図５乃至図７を参照すると、ＴＦＴ（６０）はゲートライン（５４）に接続されたゲート電極（３４）、データライン（５２）に接続されたドレーン電極（４４）及び画素電極（５０）に接続されたソース電極（４６）を含む。ゲート電極（３４）とゲートライン（５４）を形成するために、金属層が２５００Åの厚さでスパッタリングか真空蒸着によって基板（２）上にパタニングされる。次に、金属層はフォトマスクが形成された後、反応性イオンエッチングによってパタニングされる。このようにゲート電極（３４）とゲートライン（５４）が透明基板（２）上にはＳｉＮｘの誘電体からなるゲート絶縁膜（３６）がプラズマエンハンストの化学蒸着によって蒸着されてゲート電極（３４）とゲートライン（５４）を覆う。このゲート絶縁膜（３６）は約２０００〜３０００Åの厚さを有する。このゲート絶縁膜（３６）上にはａーＳｉからなる半導体層（３８）が約２０００Åの厚さで蒸着されて、その上にａーＳｉにｎ＋イオンがドーピングされたオーミック接触層（４０）が約５００Åの厚さで蒸着される。これら半導体層（３８）とオーミック接触層（４０）はゲート電極（３４）上のゲート絶縁膜（３６）を覆う。オーミック接触層（４０）上には金属からなるドレーン電極（４４）とソース電極（４６）を約５００〜２０００Åの厚さで蒸着する。ドレーン電極（４４）とソース電極（４６）は既に設定されたチャンネル幅程度離隔するようにパタニングされる。続いて、ドレーン電極（３４）とソース電極（３６）の間に形成されたチャンネルに従ってオーミック接触層（４０）がエッチングされて半導体層（３８）を露出させる。このようにＴＦＴ（６０）、データライン（５２）及びゲートライン（５４）が形成された透明基板（２）上には誘電常数が３.０以下である有機絶縁膜、例えば、誘電常数が２.７であるＢＣＢからなる有機保護膜（４８）が約０.８〜１.５μｍの厚さでスピンコーティングされる。この時、データライン（５２）及びゲートライン（５４）上の有機保護膜（４８）即ち、重畳ライン（５６ａ、５６ｂ）内の有機保護膜（４８）の厚さは約１.２５〜１.２７μｍになる。この有機保護膜（４８）はスピンコーティングによって表面が平坦に透明基板（２）全体を覆う。有機保護膜（４８）が窒素雰囲気でキュアリング（Curing）された後、各ソース電極（４６）を覆っている有機保護膜（４８）の一部がエッチングされる。このソース電極（４６）が露出された部分はソース電極（４６）と画素電極（５０）を接触させるためのコンタクトホール（４２）になる。コンタクトホール（４２）が形成された有機保護膜（４８）上にはインディウーム・ティン・オキサイド（Indium Tin Oxide）からなる画素電極（５０）が１２００〜３０００Åの厚さで全面蒸着する。最後に、有機保護膜（４８）上に蒸着された画素電極（５０）は図６及び図７のようにデータライン（５２）とゲートライン（５４）の側辺に縁が重畳されるようにフォトマスキングされた後、エッチングによってパタニングされる。
【００１８】
画素電極（５０）がデータライン（５２）及びゲートライン（５４）が重畳する重畳ライン（５６ａ、５６ｂ）の幅（Ｗ）は図６及び図７のように信号配線（５２、５４）と画素電極（５０）間に光が漏洩しないように少なくとも１.５μｍ以上に設定する。このように液晶表示素子において、液晶画素セルは画像が歪曲されないようにゲートパルスの約１/２時間内にビデオ信号の９５％以上を充電する必要がある。詳細に言えば、液晶画素セルは図８のようにゲート電極（３４）に印加されるゲートパルス（ＧＰ）のハイ論理時間即ち、ドレーン電極（４４）とソース電極（４６）間のチャンネルが形成する時間の約１/２時間内にビデオ信号（ＶＤ）と共通電圧（Ｖｃｏｍ）の差電圧の９５％以上を充電する必要がある。次に、液晶画素セルはゲートパルス（ＧＰ）がハイ論理を維持する残りの時間の間ビデオ信号（ＶＤ）と共通電圧（Ｖｃｏｍ）のこの差電圧を充電した後、次のフレームでゲートパルス（ＧＰ）がハイレベルを維持する時間がＸＧＡ級の解像度を有するパネル（ゲートライン７６８×データライン１０２４×ＲＧＢ３）の場合、フレームの周波数が６０Ｈｚ内外であるので２１.７μｓである。ゲートパルス時間タイミングマージンを考慮するとゲートパルス（ＧＰ）がハイレベルを維持する時間は約１８μｓに設定される。これに従って、液晶画素セルは約１０μｓ以内（好ましくは９μｓ以内）にビデオ信号（ＶＤ）の９５％以上を維持しなければならない。このような液晶画素セルの充電時間は有機保護膜（４８）の厚さ（ｄ）と誘電率（ε）値に依存する重畳ライン（５６ａ、５６ｂ）の寄生キャパシティ値によって異なる。
【００１９】
図９を参照すると、７６８個のゲートライン（５４）と３０７２個のデータライン（５２）の間に液晶画素セル（７１）がマトリックス形態で配置された液晶パネル（７０）が図示されている。この液晶パネル（７０）のゲートライン（５４）はゲート駆動部（７４）に接続されてゲート駆動部（７４）からゲートパルス（ＧＰ）が供給される。データライン（５２）はデータ駆動部（７２）に接続されてデータ駆動部（７２）からゲートパルス（ＧＰ）に同期する一ライン分のデータが同時に供給される。このような液晶パネル（７０）上に信号遅延が一番大きい画素はデータ駆動部（７２）とゲート駆動部（７４）から一番遠い位置にある画素である。これによって、信号遅延が一番大きい画素は７６８番目のゲートライン（５４）と３０７２番目データライン（５２）の間に位置する。この画素（ＰＩＸ（７６８、３０７２））の充電時間が約１０μｓ内にビデオ信号（ＶＤ）の９５％以上を充電することができる条件は表１及び図１０で分かれるところのように有機保護膜（４８）の厚さ（ｄ）が０.８μｍである時、２.０以下の誘電常数（ε）を有する場合と有機保護膜（４８）の厚さ（ｄ）が１.３μｍと１.５μｍである時、４.０以下の誘電常数（ε）を有する場合である。ゲートパルス間のタイミングマージンに従って有機保護膜（４８）の厚さ（ｄ）が０.８μｍであり誘電常数（ε）が３である時の充電時間である９.３μｓ、またビデオ信号（ＶＤ）を充分に速く充電することができる。有機保護膜（４８）の厚さは前述したように有機保護膜（４８）のコーティングの均一度とエッチング時の均一性を顧慮して最大１.５μｍに限定する。
【００２０】
【表１】
0005036745.tif 000003
この時、画素電極（５０）とデータライン（５２）が重畳された重畳ライン（５６ａ）の寄生キャパシティは下の表２のようである。
【００２１】
【表２】
0005036745.tif 000004
【００２２】
表２で寄生キャパシティ値はデータライン（５２）上に塗布された有機保護膜（４８）の厚さ（ｄ）が１.２５μｍであり画素電極（５０）とデータライン（５２）が重畳された重畳ライン（５６ａ）の面積（Ａ）は８３７μｍ2である時に測定された値である。面積（Ａ）は画素セル（ＰＩＸ（７６８、３０７２））の縦辺の長さが２７９μｍであり画素電極（５０）とデータライン（５２）が重畳された重畳ライン（５６ａ）の幅が３μｍである場合である。画素電極（５０）とゲートライン（５２）が重畳された重畳ライン（５６ｂ）での寄生キャパシティは有機保護膜（４８）の厚さが画素電極（５０）とデータライン（５４）の間より厚いためにもっと小さくなる。
【００２３】
上述したように、本発明による液晶表示素子及びその製造方法はデータライン、ゲートライン及びＴＦＴの中の少なくとも一つと画素電極の間に誘電常数が３.０以下であり、０.８〜１.５μｍである有機保護膜をＴＦＴと画素電極の間に形成することで画素電極と信号配線を重畳する高開口率の液晶表示素子において信号遅延を減らして液晶画素セルのデータ充電時間を短くする。本発明による液晶表示素子及びその製造方法は画素電極と信号配線を重畳する高開口率の液晶表示素子において有機保護膜の厚さを１.５μｍ以下に塗布することで有機保護膜のコーティングの均一性を充分に確保することができることは勿論、画素電極とＴＦＴのソース電極を接続させるためのコンタクトホールのエッチングが均一にしてトランジスタと画素電極の間の断線不良及び染色不良を最小化することができる。
【００２４】
上述したように、本発明による液晶表示素子及びその製造方法はデータライン、ゲートライン及びＴＦＴの中の少なくとも一つと画素電極の間に誘電常数が３.０以下であり、厚さが０.８〜１.５μｍである有機保護膜をＴＦＴと画素電極の間に形成することで画素電極と信号配線を重畳する高開口率の液晶表示素子において信号遅延を減らして液晶画素セルのデータ充電時間を短くする。本発明による液晶表示素子及びその製造方法は画素電極と信号配線を重畳する高開口率の液晶表示素子において有機保護膜の厚さを１.５μｍ以下に塗布することで有機保護膜のコーティングの均一性を充分に確保することができることは勿論、画素電極とＴＦＴのソース電極を接続させるためのコンタクトホールのエッチングを均一にしてトランジスタと画素電極の間の断線不良及び染色不良を最小化することができる。
【００２５】
以上説明した内容を通して当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることがわかる。従って、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限らず特許請求の範囲によって定めなければならない。
【符号の説明】
【００２６】
２：透明基板
４、３４：ゲート電極
６、３６：ゲート絶縁膜
８、３８：半導体層
１０、４０：オーミック接触層
１２、３２、４２：コンタクトホール
１４、４４：ドレーン電極
１６、４６：ソース電極
１８：無機保護膜
２０、５０：画素電極
２２、５２：データライン
２４、５４：ゲートライン
２８、４８：有機保護膜
３０、６０：薄膜トランジスタ
５６ａ、５６ｂ：重畳ライン
７０：液晶パネル
７２：データ駆動部
７４：ゲート駆動部
【図１】
0005036745.tif 000005
【図２】
0005036745.tif 000006
【図３】
0005036745.tif 000007
【図４】
0005036745.tif 000008
【図５】
0005036745.tif 000009
【図６】
0005036745.tif 000010
【図７】
0005036745.tif 000011
【図８】
0005036745.tif 000012
【図９】
0005036745.tif 000013
【図１０】
0005036745.tif 000014