(57)【特許請求の範囲】
【請求項１】
裏面に複数の半田バンプを配列したパッケージと、
前記パッケージの半田バンプを半田付けして実装した回路基板と、
変形応力によるダメージを受け易い半田接続部として選択された監視バンプ接続部と、
変形応力によるダメージを受けにくい半田接続部として選択された基準バンプ接続部と、
前記監視バンプ接続部に直列接続されて一定電流を流す第１定電流源と、
前記基準バンプ接続部に直列接続されて前記第１定電流源と同じ一定電流を流し、前記第１定電流源と前記監視バンプ接続部の直列回路とコモン側を共通接続した第２定電流源と、
前記第１定電流源からの一定電流Ｉにより前記監視バンプ接続部に発生する第１電圧（Ｖ１）から前記第２定電流源からの一定電流（Ｉ）により前記基準バンプ接続部に発生する第２電圧（Ｖ２）を差し引いた差電圧（ΔＶ＝Ｖ１−Ｖ２）を、前記監視バンプ接続部の抵抗変化（ΔＲ）を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする半田バンプの高感度抵抗測定装置。
【請求項２】
請求項１記載の半田バンプの高感度抵抗測定装置に於いて、前記監視バンプ接続部は前記パッケージの最外周に位置する半田バンプ接続部であり、前記基準バンプ接続部は前記監視バンプ接続部の内周に位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。
【請求項３】
請求項１記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージはセラミックで作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記パッケージの最外周コーナに位置する半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。
【請求項４】
請求項１記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージは合成樹脂で作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記半導体装置の最外周コーナに位置する半田バンプの直下に位置する前記パッケージの半田バンプ接続部であり、前記基準バンプ接続部は前記監視バンプ接続部に隣接した内周コーナに位置する前記パッケージの半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。
【請求項５】
請求項１記載の半田バンプの高感度抵抗測定装置に於いて、外部の測定ユニットに、前記第１定電流源、第２定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。
【請求項６】
請求項１記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記半導体装置に、前記第１定電流源、第２定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。
【請求項７】
請求項１記載の半田バンプの高感度抵抗測定装置に於いて、前記回路基板に、前記第１定電流源、第２定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。
【請求項８】
回路基板に実装したパッケージの複数の半田バンプの中から変形応力によるダメージを受け易い半田接続部を監視バンプ接続部として選択すると共に、変形応力によるダメージを受けにくい半田接続部を基準バンプ接続部として選択する選択ステップと、
前記監視バンプ接続部に直列接続された第１定電流源から一定電流を流すと共に、前記基準バンプ接続部に直列接続され且つ前記第１定電流源と前記監視バンプ接続部の直列回路とコモン側を共通接続された第２定電流源から前記第１定電流源と同じ一定電流を流す監視電流供給ステップと、
前記第１定電流源からの一定電流Ｉにより前記監視バンプ接続部に発生する第１電圧（Ｖ１）から前記第２定電流源からの一定電流（Ｉ）により前記基準バンプ接続部に発生する第２電圧（Ｖ２）を差し引いた差電圧（ΔＶ＝Ｖ１−Ｖ２）を、前記監視バンプ接続部の抵抗変化（ΔＲ）を表す抵抗変動電圧として検出する抵抗変化検出ステップと、
を備えたことを特徴とする半田バンプの高感度抵抗測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板に半田バンプにより実装されたボールグリッドアレイ等のパッケージの半田接続状態を監視する半田バンプの高感度抵抗測定装置及び方法に関し、特に、応力により半田バンプに生じたクラックによる抵抗の微小変化を検出して監視する半田バンプの高感度抵抗測定装置及び監視方法に関する。
【背景技術】
【０００２】
近年、サーバ等のシステムボードに複数のプロセッサを実装するボールグリッドアレイパッケージ（以下「ＢＧＡパッケージ」という）は、サーバの高機能化と高消費電力化により電源ピン及び信号ピンが１０００ピンや２０００ピンと増加し、これに伴いＢＧＡパッケージもサイズが大型化している。
【０００３】
このようにＢＧＡパッケージが大型化すると、材質の異なるシステムボード、ＢＧＡパッケージ及びプロセッサを構成する半導体ＩＣの熱サイクルに起因した相互の熱膨張率の相違に起因し、ＢＧＡパッケージの半田バンプと回路基板との半田接続部に応力が繰り返し加わり、半田バンプ接続部の応力歪が増大して微細クラック等のダメージを与える懸念がある。
【０００４】
またＢＧＡパッケージを実装するシステムボード等の回路基板も大型化しており、回路基板が大型化すると、回路基板の取り扱いや基板組立プロセスでの基板変形がＢＧＡパッケージの半田バンプに微細クラック等のダメージを与える懸念がある。
【０００５】
ＢＧＡパッケージの半田バンプに微細なクラックが発生すると、時間の経過に伴ってクラックが徐々に増大し、クラックの進展状態がある限界を超えると、クラックが急激に進展して半田バンプの抵抗も急激に増加し、破断に至る恐れがあり、これら微細クラック等のダメージは長期信頼性悪化の要因となっている。
【０００６】
ＢＧＡパッケージにおける半田バンプのダメージは、半田バンプ接続部の抵抗上昇となるが、微細クラックが発生した初期のダメージを検出するためには非常に微小な抵抗変動を検出する必要がある。
【０００７】
従来、微小な抵抗変動を検出する方法としては、例えば四端子法が知られている。四端子法は、抵抗測定のための電流を供給する回路と抵抗に発生した電圧を検出する回路を独立させており、このため電流供給用に２端子、電圧測定用に２端子の合計４端子の測定端子を設けている。
【０００８】
四端子法で使用する電圧計は内部抵抗が非常に高く、電圧測定側の回路に殆ど電流が流れないため、測定対象となる半田バンプ接続部の接触抵抗や測定器の配線抵抗等による電圧降下は無視でき、半田バンプ接続部の抵抗のみを正確に測定することができる。
【特許文献１】特開２００３−０４３０９１号公報
【特許文献２】特開平７−１０４０２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、このような従来の四端子法を用いた半田バンプ接続部の抵抗変化の検出にあっては、検出感度が不足して微小な抵抗変化を正確に検出することができないという問題がある。
【００１０】
従来の四端子法として、例えば最小分解能１ミリボルトで測定レンジ１００ミリボルトの電圧計を仮定し、更に、初期の半田バンプ接続部の抵抗を１オームとし、半田バンプ接続部に流す定電流の電流値を１ミリアンペアと仮定した場合、初期電位は１ミリボルトであり、１ミリボルトの電位変動は１オームの抵抗変化を表す。
【００１１】
半田バンプ接続部のクラックの進展状態に応じた抵抗変化を検出するためには、初期抵抗の０．０１パーセント程度の分解能が必要である。これは初期抵抗を１オームとすると、０．０１オームの抵抗変化を検出する必要がある。
【００１２】
このように抵抗検出の分解能を高めるためには、四端子法で半田バンプ接続部に流す定電流の電流値を増加させれば良い。そこで、定電流の電流値を１００ミリアンペアに増加させると、１ミリボルトの電圧変化は０．０１オームの抵抗変化を表すことができる。
【００１３】
しかし、半田バンプの初期抵抗は１オームであるため、測定電圧は初期値が１００ミリボルトとフルレンジとなり、その後の抵抗が０．０１オーム増加すると測定電圧は１０１ミリボルトとオーバーフローし、微小な抵抗変化を測定することができないという問題がある。
【００１４】
更に特定の半田バンプ接続部を対象に微小な抵抗変化を検出して良否を判別する場合、パッケージ全体の温度変化によっても抵抗が変化するため、半田バンプ接続部のクラック等のダメージによる抵抗変動と、温度変化による抵抗変動の区別がつかず、半田バンプ接続部のダメージによる抵抗変化を検出することができないという問題もある。
【００１５】
本発明は、温度変化による抵抗変化を含まずに半田バンプ接続部の微小な抵抗変化を高い分解能により正確に検出可能とする半田バンプの高感度抵抗測定装置及び監視方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
（装置）
本発明は、半田バンプの高精度抵抗測定装置を提供する。本発明の半田バンプの高精度抵抗測定装置は、
裏面に複数の半田バンプを配列したパッケージと、
パッケージの半田バンプを半田付けして実装した回路基板と、
変形応力によるダメージを受け易い半田接続部として選択された監視バンプ接続部と、
変形応力によるダメージを受けにくい半田接続部として選択された基準バンプ接続部と、
監視バンプ接続部に直列接続されて一定電流を流す第１定電流源と、
基準バンプ接続部に直列接続されて第１定電流源と同じ一定電流を流し、第１定電流源と監視バンプ接続部の直列回路とコモン側を共通接続した第２定電流源と、
第１定電流源からの一定電流（Ｉ）により監視バンプ接続部に発生する第１電圧（Ｖ１）から第２定電流源からの一定電流（Ｉ）により基準バンプ接続部に発生する第２電圧（Ｖ２）を差し引いた差電圧（ΔＶ＝Ｖ１−Ｖ２）を、監視バンプ接続部の抵抗変化（ΔＲ）を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする。
【００１７】
ここで、監視バンプ接続部はパッケージの最外周に位置する半田バンプ接続部であり、基準バンプ接続部は監視バンプ接続部の内周に位置する半田バンプ接続部である。
【００１８】
パッケージはセラミックで作られており、且つパッケージの上に、裏面に複数の半田バンプを配列した半導体装置（ＬＳＩ）を半田付けして実装した場合、監視バンプ接続部はパッケージの最外周コーナに位置する半田バンプ接続部であり、基準バンプ接続部は最外周コーナに隣接した内周コーナに位置する半田バンプ接続部である。
【００１９】
パッケージは合成樹脂で作られており、且つパッケージの上に、裏面に複数の半田バンプを配列した半導体装置（ＬＳＩ）を半田付けして実装した場合、監視バンプ接続部は半導体装置の最外周コーナに位置する半田バンプの直下に位置するパッケージの半田バンプ接続部であり、基準バンプ接続部は最外周コーナに隣接した内周コーナに位置する半田バンプ接続部である。
【００２０】
外部の監視ユニットに、第１定電流源、第２定電流源及び抵抗変化検出部を設ける。
【００２１】
この場合、抵抗変化検出部は直流電圧計であり、監視バンプ接続部のプラス電位側を直流電圧計のプラス端子に接続し、基準バンプ接続部のプラス電位側を直流電圧計のマイナス端子に接続し、電圧計に前記抵抗変動電圧を表示させる。
【００２２】
パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、第１定電流源、第２定電流源及び抵抗変化検出部を半導体装置に設ける。
【００２３】
半導体装置に設けた抵抗変化検出部は、
監視バンプ接続部に発生する第１電圧から基準バンプ接続部に発生する第２電圧を差し引いた差電圧を検出する差電圧検出部と、
差電圧が予め定めた所定の抵抗変化に対応して閾値電圧を越えたときに異常検出信号を出力する異常判定部と、
を備える。
【００２４】
半導体装置はプロセッサであり、抵抗変化検出部から異常検出信号が出力された際に、外部にエラーを通知して自己の処理を停止する。
【００２５】
回路基板に、第１定電流源、第２定電流源及び抵抗変化検出部を回路基板に設ける。回路基板に設けた抵抗変化検出部は、
監視バンプ接続部に発生する第１電圧から基準バンプ接続部に発生する第２電圧を差し引いた差電圧を検出する差電圧検出部と、
差電圧が予め定めた所定の抵抗変化に対応して閾値電圧を越えたときに異常検出信号を出力する異常判定部と、
を備える。
【００２６】
（方法）
本発明は、半田バンプの高感度抵抗測定方法を提供する。本発明の半田バンプの高感度抵抗測定方法は、
回路基板に実装したパッケージの複数の半田バンプの中から変形応力によるダメージを受け易い半田接続部を監視バンプ接続部として選択すると共に、変形応力によるダメージを受けにくい半田接続部を基準バンプ接続部として選択する選択ステップと、
監視バンプ接続部に直列接続された第１定電流源から一定電流を流すと共に、基準バンプ接続部に直列接続され且つ第１定電流源と監視バンプ接続部の直列回路とコモン側を共通接続された第２定電流源から第１定電流源と同じ一定電流を流す監視電流供給ステップと、
第１定電流源からの一定電流Ｉにより監視バンプ接続部に発生する第１電圧（Ｖ１）から第２定電流源からの一定電流（Ｉ）により基準バンプ接続部に発生する第２電圧（Ｖ２）を差し引いた差電圧（ΔＶ＝Ｖ１−Ｖ２）を、監視バンプ接続部の抵抗変化（ΔＲ）を表す抵抗変動電圧として検出する抵抗変化検出ステップと、
を備えたことを特徴とする。
【００２７】
（別形態の装置）
本発明の別の形態において、半田バンプの高感度抵抗測定装置は、
裏面に複数の半田バンプを配列したパッケージと、
パッケージの半田バンプを半田付けして実装した回路基板と、
変形応力によるダメージを受け易い半田接続部として選択された監視バンプ接続部と、
変形応力によるダメージを受けにくい半田接続部として選択された基準バンプ接続部と、
監視バンプ接続部に直列接続されて一定電流を流す第１定電流源と、
基準バンプ接続部に直列接続されて第１定電流源と同じ一定電流を流す第２定電流源と、
第１定電流源と監視バンプ接続部の直列回路と、第２定電流源と基準バンプ接続部の直列回路とのコモン側を共通接続して形成したブリッジ回路と、
ブリッジ回路における第１定電流源と監視バンプ接続部の接続点と、第２定電流源と基準バンプ接続部の接続点の不平衡電圧を、監視バンプ接続部の抵抗変化（ΔＲ）を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする。
【００２８】
ここで、抵抗変化検出部で検出する不平衡電圧は、第１定電流源からの一定電流（Ｉ）により監視バンプ接続部に発生する第１電圧（Ｖ１）から第２定電流源からの一定電流（Ｉ）により基準バンプ接続部に発生する第２電圧（Ｖ２）を差し引いた差電圧（ΔＶ＝Ｖ１−Ｖ２）である。
【００２９】
（別形態の装置）
本発明の別形態にあっては、用途の制約がない高感度抵抗測定装置を提供する。本発明の高感度抵抗測定装置は、
温度により抵抗が変化すると共に変形応力により抵抗変化を受け易い監視部位と、
監視部位と同様に温度により抵抗が変化すると共に変形応力により抵抗変化を受けにくい基準部位と、
監視部位に直列接続されて一定電流を流す第１定電流源と、
基準部位に直列接続されて第１定電流源と同じ一定電流を流し、第１定電流源と監視部位の直列回路とコモン側を共通接続した第２定電流源と、
第１定電流源からの一定電流（Ｉ）により監視部位に発生する第１電圧（Ｖ１）から第２定電流源からの一定電流（Ｉ）により基準部位に発生する第２電圧（Ｖ２）を差し引いた差電圧（ΔＶ＝Ｖ１−Ｖ２）を、監視部位の抵抗変化（ΔＲ）を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする。
【発明の効果】
【００３０】
本発明によれば、温度による抵抗変化の影響を、監視バンプ接続部と基準バンプ接続部との電圧降下の差電圧として抵抗変化に比例した電圧を検出することで相殺し、測定対象としている監視バンプ接続部のクラック発生に伴うダメージによる微小な抵抗変化のみを正確に検出することができる。
【００３１】
また抵抗の検出感度を高めるために検出対象に流す定電流の電流値を増加させても、監視バンプ接続部と基準バンプ接続部のそれぞれに定電流を流して電圧降下の差電圧として抵抗変化に比例した電圧を検出しているため、監視バンプ接続部と基準バンプ接続部の初期抵抗は同じであることから、このとき抵抗変化検出電圧はゼロであり、ダメージにより監視バンプ接続部の抵抗が僅かに増加しても、この増加分の抵抗に比例した抵抗変化検出電圧が測定され、例えば電圧計がオーバーフローすることなく正確に微小抵抗変化を測定できる。
【００３２】
例えば、監視バンプ接続部と基準バンプ接続部のそれぞれに定電流として１００ミリアンペアを流しても、初期抵抗として例えば１オームによる第１電圧と第２電圧は共に１００ミリボルトとなるが、差電圧である抵抗変化検出電圧は０ボルトである。この状態で監視バンプ接続部がダメージにより０．０１オーム増加したとすると、第１電圧は１０１ミリボルトに増加し、差電圧である抵抗変化検出電圧は１ミリボルトとなり、最小分解能１ボルト、測定レンジ１００ミリボルトの電圧計を使用した場合、オーバーフローを起こすことなく０．０１オームの測定感度で正確に微小な抵抗変化を測定できる。
【００３３】
更に監視バンプ接続部と基準バンプ接続部のそれぞれに流す定電流を１０００ミリアンペアとすれば、最小分解能０．００１オームとすることができる。
【発明を実施するための最良の形態】
【００３４】
図１は本発明による抵抗測定対象となるＢＧＡパッケージを実装したマザーボードを示した説明図である。図１において、マザーボード１０は例えばサーバの筐体などに組み込まれる回路基板であり、マザーボード１０上にはＢＧＡパッケージ１２−１，１２−２が実装されており、この実施形態にあってはＢＧＡパッケージ１２−１，１２−２上にはＬＳＩとして、例えばプロセッサモジュール１４−１，１４−２を実装している。またマザーボード１０上には、メモリモジュール１６−１〜１６−６、電源モジュール１８−１，１８−２などの半導体部品が実装されている。
【００３５】
サーバ筐体に組み込んで使用するマザーボード１０としては、近年にあってはボードサイズが例えば数十センチメートル×数十センチメートルを超える大型のサイズとなっており、マザーボード１０の取扱いや組立プロセスにおいて、そのサイズが大きいことからボード全体に撓みや変形が生じ、これによってマザーボード１０上に実装しているＢＧＡパッケージ１２−１，１２−２の半田バンプによる接続部分に機械的な応力が加わってダメージを与える可能性が高い。
【００３６】
図２は図１のＢＧＡパッケージの実装部分を取り出して示した説明図である。図２において、マザーボード１０上に実装されたＢＧＡパッケージ１２−１は、多層プリント基板２６の裏面に複数の半田バンプ２０を配置しており、多層プリント基板２６の上面にはプロセッサモジュール１４−１が同じく裏面の半田バンプ２４による半田付けで実装されておいる。
【００３７】
また、プロセッサモジュール１４−１の半田バンプ２４によるＢＧＡパッケージ１２−１への実装については、その間に絶縁シール層２２を介在させることで、半田接続した半田バンプ２４を密封構造とし、且つ絶縁シール層２２により半田バンプ２４の接続部に機械的な応力が加わらないように固定している。
【００３８】
これに対しＢＧＡパッケージ１２−１の半田バンプ２０によるマザーボード１０への実装については、半田バンプ２０の周囲は空洞となっており、このためマザーボード１０にＢＧＡパッケージ１２−１を半田接合している半田バンプ２０に対し、例えばマザーボード１０の変形や、マザーボード１０とＢＧＡパッケージ１２−１の材質に依存した熱膨張率の相違などに起因した機械的な応力が加わる。
【００３９】
特にマザーボード１０をサーバの筐体などに組み込んだ場合には、サーバにおける熱サイクルに起因して半田バンプ２０に機械的な応力が繰り返し加わり、その結果、機械的な応力が最も加わり易い半田バンプ２０で微細なクラックが発生し、時間の経過に伴うクラックの拡大により、半田バンプ２０による接続部分の抵抗が増大する可能性がある。
【００４０】
図３は図２のＢＧＡパッケージの裏面を示した説明図である。図３において、ＢＧＡパッケージ１２−１は、多層プリント基板２６の裏面に多数の半田バンプ２０を配列している。半田バンプ２０のそれぞれは、多層プリント基板２６の各層の導電パターン及び高さ方向のビアアホールを通じて、表側の図２に示すプロセッサモジュール１４−１の半田バンプ２４の接続パットと電気的に接続されている。
【００４１】
またＢＧＡパッケージ１２−１にあっては、多層プリント基板２６の基板材料としてセラミックを使用したものと合成樹脂を使用したものの２種類があり、それぞれ熱膨張率は異なったものとなっている。
【００４２】
図４はセラミック製ＢＧＡパッケージにおける半田バンプの抵抗測定装置の実施形態を示した説明図である。図４において、回路基板となるマザーボード１０上にはセラミック製ＢＧＡパッケージ１２−１１が半田バンプによる半田付けで実装され、セラミック製ＢＧＡパッケージ１２−１１上には絶縁シール層２２で密封された半田バンプ２４−１，２４−２，・・・による半田付けでプロセッサモジュール１４が実装されている。
【００４３】
このようなマザーボード１０の外部には本実施形態の半田バンプ抵抗測定装置２８が設けられ、マザーボード１０に対し例えばコネクタなどにより接続される。
【００４４】
セラミック製ＢＧＡパッケージ１２−１１に設けている半田バンプにあっては、マザーボード１０に対する半田付けによる実装状態で最外周に位置する半田バンプがマザーボード１０との間の機械的な変形応力によるダメージを受け易く、内側に位置する半田バンプほどマザーボード１０の変形応力によるダメージを受け難いことが知られている。
【００４５】
図５は図４のセラミック製ＢＧＡパッケージ１２−１１における半田バンプを、マザーボード１０及びプロセッサモジュール１４と重ね合わせた実装状態で透視的に示している。
【００４６】
図５におけるセラミック製ＢＧＡパッケージ１２−１１にあっては、最外周に位置する半田バンプが変形応力によるダメージを最も受け易すく、特に最外周のコーナに位置する半田バンプ２０−１１，２０−２１，２０−３１，２０−４１の４つの半田バンプが最も変形応力に対するダメージを受け易い半田バンプとなる。
【００４７】
そこで本実施形態にあっては、セラミック製ＢＧＡパッケージ１２−１１の場合には、最外周のコーナに位置する４つの半田バンプ２０−１１，２０−２１，２０−３１，２０−４１を変形応力によるダメージを最も受け易い半田バンプとして選択し、これを監視バンプとする。以下の説明において、半田バンプ２０−１１，２０−２１，２０−３１，２０−４１は監視バンプという。
【００４８】
一方、最外周の隣接する内側に位置した半田バンプは、最外周に比べると変形応力によるダメージを受けにくい半田バンプであり、図５にあっては、監視バンプ２０−１１，２０−２１，２０−３１，２０−４１の内側に位置するコーナの半田バンプを基準バンプ２０−１２，２０−２２，２０−３２及び２０−４２としている。
【００４９】
再び図４を参照するに、外部に設けた半田バンプ抵抗測定装置２８は、セラミック製ＢＧＡパッケージ１２−１１における図５に示した最外周コーナ部の半田バンプである監視バンプとこれに隣接する内側の基準バンプを使用して、監視バンプの抵抗変化を測定する。
【００５０】
図４にあっては、図５の左下コーナに位置する監視バンプ２０−１１と基準バンプ２０−１２、更にその内側に位置する中継バンプ２０−１３を例にとって、半田バンプの抵抗測定を行うようにしている。
【００５１】
半田バンプ抵抗測定装置２８には、第１定電流源３０、第２定電流源３２、及び抵抗変化検出部として機能する直流電圧計３４が設けられている。マザーボード１０の表面には測定端子３６，３８，４０が形成され、ここに半田バンプ抵抗測定装置２８からの信号線を例えばコネクタ接続して使用するようにする。
【００５２】
測定端子３６は測定配線パターン４２により監視バンプ２０−１１に接続され、測定端子３８は測定配線パターン４４により基準バンプ２０−１２に接続され、更に測定端子４０は測定配線パターン４６により中継バンプ２０−１３に接続されている。
【００５３】
また、セラミック製ＢＧＡパッケージ１２−１１の多層プリント基板を使用して監視バンプ２０−１１と基準バンプ２０−１２を測定配線パターン４８で接続すると共に、測定配線パターン４８を測定配線パターン５０により中継バンプ２０−１３に接続している。
【００５４】
半田バンプ抵抗測定装置２８に設けた第１定電流源３０は、マイナス側を測定端子４０に接続し、プラス側を測定端子３６に接続することで、監視バンプ２０−１１を通る経路で定電流Ｉ１を流し、監視バンプ２０−１１の接続部分に破線の矢印で示す抵抗に応じた電圧Ｖ１を発生させている。
【００５５】
第２定電流源３２は、第１定電流源３０と同じくマイナス側を測定端子４０に接続すると共にプラス側を測定端子３８に接続し、基準バンプ２０−１２を通って定電流Ｉ２を流すようにしている。この定電流Ｉ２を流すことで、基準バンプ２０−１２には破線の矢印で示す向きに抵抗に応じた電圧Ｖ２が発生する。
【００５６】
直流電圧計３４は、測定端子３６と測定端子３８の間の電圧を測定する。具体的には、直流電圧計３４のプラス端子に監視バンプ２０−１１に発生した定電流Ｉ１による電圧Ｖ１を加えると共に、マイナス端子側に基準バンプ２０−１２に生じた定電流Ｉ２による電圧Ｖ２を加え、結果として直流電圧計３４は、監視バンプ２０−１１の発生電圧Ｖ１から基準バンプ２０−１２の発生電圧Ｖ２を差し引いた差電圧（Ｖ１−Ｖ２）の電圧を表示するようにしている。
【００５７】
図６は図４の実施形態の等価回路を示した回路図である。図６において、図５の半田バンプ抵抗測定装置２８は、セラミック製ＢＧＡパッケージ１２−１１の監視バンプ２０−１１と基準バンプ２０−１２を含む等価回路としてブリッジ回路を結成している。
【００５８】
このブリッジ回路は、接続点Ｐ１で第１定電流源３０と第２定電流源３２のマイナス側を接続し、第１定電流源３０のプラス側を接続点Ｐ２で監視バンプ２０−１１と接続する。また接続点Ｐ３で監視バンプ２０−１１と基準バンプ２０−１２を接続する。更に、接続点Ｐ４で第２定電流源３２のプラス側と基準バンプ２０−１２を接続する。
【００５９】
更に、ブリッジ回路における第１定電流源３０と第２定電流源３２のコモン側を共通接続した接続点Ｐ１を、監視バンプ２０−１１と基準バンプ２０−１２を接続した接続点Ｐ３に直接接続して、コモン側を共通にしている。直流電圧計３４は接続点Ｐ１とＰ４に接続される。
【００６０】
このため、直流電圧計３４のプラス側には監視バンプ２０−１１に流れる定電流Ｉ１で発生した電圧Ｖ１から基準バンプ２０−１２を流れる定電流Ｉ２で発生した電圧Ｖ２を差し引いた差電圧（Ｖ１−Ｖ２）が加わることになる。
【００６１】
図６の等価回路における抵抗の測定感度を具体的に説明すると次のようになる。いま、直流電圧計３４として最小分解能が１ミリボルトで測定レンジが１００ミリボルトのものを使用する。また、ダメージを受けていない初期状態での監視バンプ２０−１１の抵抗Ｒ１を１オーム、同じく基準バンプ２０−１２の抵抗Ｒ２を同じ１オームと仮定する。
【００６２】
この状態で、第１定電流源３０及び第２定電流源３２から流す定電流Ｉ１，Ｉ２を例えば
Ｉ１＝Ｉ２＝１００ミリアンペア
にしたとする。
【００６３】
このとき初期抵抗１オームの監視バンプ２０−１１及び基準バンプ２０−１２に発生する電圧Ｖ１，Ｖ２は
Ｖ１＝Ｖ２＝１００ミリアンペア×１オーム＝１００ミリボルト
となる。
【００６４】
ここで、直流電圧計３４には電圧Ｖ１，Ｖ２の差電圧（Ｖ１−Ｖ２）が加わって測定されることから、
Ｖ１−Ｖ２＝１００ミリボルト−１００ミリボルト＝０ミリボルト
となっている。
【００６５】
この状態で監視バンプ２０−１１にダメージが加わって微細なクラックが生じ、その抵抗Ｒ１が初期抵抗１オームから０．０１オーム増加して、Ｒ１＝１．０１オームに変化したとする。
【００６６】
このため監視バンプ２０−１１に発生する電圧Ｖ１は
Ｖ１＝１．０１オーム×１００ミリアンペア＝１０１ミリボルト
に増加し、直流電圧計３４には、差電圧
（Ｖ１−Ｖ２）＝１０１ミリボルト−１００ミリボルト＝１ミリボルト
が加わって表示される。
【００６７】
このため本実施形態にあっては、第１定電流源３０と第２定電流源３２から同じ定電流Ｉ１＝Ｉ２＝１００ミリアンペアを流していても、直流電圧計３４はオーバーフローすることなく、例えば監視バンプ２０−１１の抵抗値の初期抵抗が０．０１オーム増加した場合には、この抵抗変化に応じた抵抗変化検出電圧に応じた１ミリボルトを表示することができる。
【００６８】
ここで図６の実施形態にあっては、第１定電流源３０及び第２定電流源３２からの定電流Ｉ１，Ｉ２として１００ミリアンペアを流す場合を例にとっているが、抵抗検出の分解能を更に高めるためには定電流Ｉ１，Ｉ２を更に増加させればよい。
【００６９】
例えば定電流Ｉ１＝Ｉ２＝１０００ミリアンペアに設定したとすると、監視バンプ２０−１１の抵抗が０．００１オーム増加したとき直流電圧計３４の表示は１ミリボルトとなり、最小分解能を０．００１オームとすることができる。
【００７０】
更に図６の等価回路にあっては、監視バンプ２０−１１及び基準バンプ２０−１２の抵抗値が環境温度の変化に応じ変動する温度係数を持っているが、この環境温度による抵抗変化については、監視バンプ２０−１１及び基準バンプ２０−１２に同じ抵抗変化が表れ、定電流Ｉ１，Ｉ２による電圧Ｖ１，Ｖ２も同じ変化を生じ、直流電圧計３４は差電圧（Ｖ１−Ｖ２）を表示しているため、環境温度による抵抗変化は相殺され、直流電圧計３４はダメージによる監視バンプ２０−１１の抵抗変化のみを検出して表示することができる。
【００７１】
図７は本実施形態で測定するＢＧＡパッケージにおける半田バンプのクラック進展率と抵抗変化率の関係を示したグラフである。図７において、横軸は半田バンプのクラック進展率であり、縦軸が半田バンプの抵抗変化率を示している。
【００７２】
図７において、半田バンプのクラック進展率に対し、抵抗変化率は曲線５２のように変化する。即ち、クラック進展率が１０%付近で低効率の変化が表れ、２０〜８０％のクラック進展率の範囲ではほぼ直線的に抵抗変化率が増加するが、クラック進展率が８０%を超えると抵抗変化率は急激に増加する。
【００７３】
このような半田バンプのクラック進展率に伴う抵抗変化率を正確に検出するには、図６の等価回路について示したように、０．０１オーム即ち０．０１％の抵抗変化率を検出できる検出分解能が実現できれば、クラック進展に伴う抵抗変化を正確に捉えることができる。
【００７４】
実際の測定にあっては、クラック進展率で３０%〜７０％の範囲に警報のための閾値範囲５４を設定し、これに対応した抵抗変化率のアラーム範囲５６の中の特定値例えば抵抗変化率０．１０％に閾値を設定し、図６の直流電圧計３４で検出している抵抗変化に応じた検出電圧が抵抗変化率０．１%に対応した例えば１０ミリボルトを超えたときに監視バンプの異常と判断し、必要な措置を取ることができる。
【００７５】
本実施形態による図４に示した半田バンプ抵抗測定装置２８による半田バンプの抵抗測定は、例えばマザーボード１０にセラミック製ＢＧＡパッケージ１２−１１を使用してプロセッサモジュール１４を実装する製造ラインの検査工程で、マザーボード１０の測定端子３６，３８，４０に半田バンプ抵抗測定装置２８をコネクタ接続し、組立が済んだセラミック製ＢＧＡパッケージ１２−１１の最外周コーナ部の監視バンプ２０−１１の抵抗を測定し、微細クラックによるダメージが生じているか否かで良否を判定することができる。
【００７６】
また、製造されたマザーボード１０の環境試験の際に、図４のように半田バンプ抵抗測定装置２８を接続し、環境試験中に監視バンプ２０−１１の抵抗値変化を測定し、環境試験に伴うダメージによる抵抗増加の有無を測定する。本実施形態の半田バンプ抵抗測定装置２８が使用する環境試験としては、振動試験や熱衝撃試験などの各種の環境試験がある。
【００７７】
図８は合成樹脂製ＢＧＡパッケージにおける半田バンプ抵抗測定装置の実施形態を示した説明図である。
【００７８】
図８のマザーボード１０に半田バンプにより実装されたＢＧＡパッケージは、合成樹脂を主な材料として製造された合成樹脂製ＢＧＡパッケージ１２−１２を使用している。この合成樹脂製ＢＧＡパッケージ１２−１２の上には、図４のセラミック製ＢＧＡパッケージ１２−１１の場合と同様、プロセッサモジュール１４が半田バンプ２４−１，２４−２，２４−３，・・・により絶縁シール層２２を介して実装されている。
【００７９】
図９は図８の合成樹脂製ＢＧＡパッケージ１２−１２における監視バンプと基準バンプの位置を示した説明図である。図９において、合成樹脂製ＢＧＡパッケージ１２−１２の場合、マザーボード１０からの変形応力によるダメージを受け易い半田バンプは、プロセッサモジュール１４に設けている最外周コーナ部の半田バンプ直下のバンプであり、これを斜線で示すように監視バンプ２０−１１，２０−２１，２０−３１，２０−４１としている。
【００８０】
そして、監視バンプ２０−１１，２０−２１，２０−３１，２０−４１の内側の半田バンプを、マザーボードからの変形応力によるダメージを受けにくい基準バンプ２０−１２，２０−２２，２０−３２，２０−４２としている。更に、その内側のバンプを中継バンプ２０−１３，２０−２３，２０−３３，２０−４３としている。
【００８１】
このように合成樹脂製ＢＧＡパッケージ１２−１２にあっては、上部に実装しているプロセッサモジュール１４の最外周コーナ部直下の半田バンプが変形応力によるダメージを最も受け易い半田バンプとなる理由は、それぞれの材質に起因した熱膨張率により決まる。
【００８２】
ここで合成樹脂製ＢＧＡパッケージ１２−１２の熱膨張率は約１１ｐｐｍ程度であり、これに対し上部に実装しているプロセッサモジュール１４については、その主な材料がシリコンであることから熱膨張率は３ｐｐｍと小さい。しかもシリコン製のプロセッサモジュール１４に対し合成樹脂製ＢＧＡパッケージ１２−１２には材質的に軟らかい関係にある。
【００８３】
このため、熱サイクルの変化に対しプロセッサモジュール１４側の膨張収縮変化は小さく、軟らかい材質の合成樹脂製ＢＧＡパッケージ１２−１２の膨張収縮変化が大きいため、プロセッサモジュール１４の最外周の例えば半田バンプ２４−１の直下の半田バンプである監視バンプ２０−１１に最も大きなストレスが加わることになる。
【００８４】
そこで本実施形態にあっては、プロセッサモジュール１４における最外周コーナ部の半田バンプ２４−１の直下の合成樹脂製ＢＧＡパッケージ１２−１２における半田バンプを監視バンプ２０−１１として選択している。
【００８５】
図８においては、合成樹脂製ＢＧＡパッケージ１２−１２における監視バンプ２０−１１、基準バンプ２０−１２の位置が図４のセラミック製ＢＧＡパッケージ１２−１１の場合と相違する以外は、コネクタ接続により外部に設ける半田バンプ抵抗測定装置２８及び測定端子から監視バンプ２０−１１、基準バンプ２０−１２及び中継バンプ２０−１３に対するマザーボード１０及び合成樹脂製ＢＧＡパッケージ１２−１２のそれぞれにおける測定配線パターンは、図４の実施形態と同じである。
【００８６】
また、その等価回路も図６に示したと同じであり、同様に定電流をＩ１＝Ｉ２＝１００ミリアンペアとした場合、０．０１オームの検出感度で監視バンプ２０−１１のダメージによる抵抗変化を検出することができる。
【００８７】
図１０はセラミック製ＢＧＡパッケージに実装したプロセッサモジュールに半田バンプ抵抗測定部を組み込んだ他の実施形態を示した説明図である。図１０において、マザーボード１０上に実装したセラミック製ＢＧＡパッケージ１２−１１における監視バンプ２０−１１、基準バンプ２０−１２及び中継バンプ２０−１３は、図４の実施形態と同じ位置であり、監視バンプ２０−１１の抵抗変化を測定するための半田バンプ抵抗測定部６０をプロセッサモジュール１４の内部に組み込んでいる。
【００８８】
プロセッサモジュール１４に組み込まれた半田バンプ抵抗測定部６０は、第１定電流源３０、第２定電流源３２を持ち、半田バンプ２４−１，２４−２，２４−３を測定配線パターン４２，４４，４６により監視バンプ２０−１１、基準バンプ２０−１２、中継バンプ２０−１３に接続し、またマザーボード１０側で監視バンプ２０−１１と基準バンプ２０−１２を測定配線パターン４８で接続した後、更に測定配線パターン４８を測定配線パターン５０で中継バンプ２０−１３に接続している。
【００８９】
第１定電流源３０は監視バンプ２０−１１に定電流Ｉ１を流し、破線の矢印で示す抵抗に応じた電圧Ｖ１を発生させる。第２定電流源３２は定電流Ｉ２を基準バンプ２０−１２に流し、破線の矢印で示す方向の電圧Ｖ２を発生させる。
【００９０】
ここで第１定電流源３０及び第２定電流源３２の定電流Ｉ１，Ｉ２は同じ電流値であり、したがって監視バンプ２０−１１と基準バンプ２０−１２のダメージを受けていない初期抵抗は同じであることから、電圧Ｖ１，Ｖ２も同じである。
【００９１】
監視バンプ２０−１１の抵抗による電圧Ｖ１と基準バンプ２０−１２の抵抗に依存した電圧Ｖ２は、プロセッサモジュール１４の半田バンプ抵抗測定部６０に設けた差電圧検出部６２に入力され、差電圧（Ｖ１−Ｖ２）が出力される。
【００９２】
監視バンプ２０−１１と基準バンプ２０−１２にダメージが加わっていない初期抵抗が同じ場合には、Ｖ１＝Ｖ２であることから、差電圧検出部６２から出力される差電圧（Ｖ１−Ｖ２）はゼロである。
【００９３】
差電圧検出部６２の出力はＡＤコンバータ６４でデジタルデータに変換され、デジタルコンパレータ６６に入力される。デジタルコンパレータ６６に対しては所定の閾値電圧６８が設定されており、差電圧データが閾値電圧６８を超えると、デジタルコンパレータ６６は異常検出信号７０を出力する。
【００９４】
図１１は図８のセラミック製ＢＧＡパッケージにおける監視バンプ及び基準バンプの位置とプロセッサモジュールの内部構成を示した説明図である。図１１において、セラミック製ＢＧＡパッケージ１２−１１における監視バンプと基準バンプの位置は図５と同じであり、セラミック製ＢＧＡパッケージ１２−１１における最外周コーナ部の半田バンプを、マザーボード１０及びプロセッサモジュール１４からの変形応力によるダメージを最も受け易い監視バンプ２０−１１，２０−２１，２０−３１，２０−４１とし、その内側のコーナ部の半田バンプを基準バンプ２０−１２，２０−２２，２０−３２及び２０−４２としている。
【００９５】
セラミック製ＢＧＡパッケージ１２−１１上に実装したプロセッサモジュール１４には、アキュームレータ（ＡＬＵ）７２、制御ロジック７４、キャッシュメモリ７６が、バス７８により相互に接続され、外部の主記憶から命令及びデータをキャッシュメモリ７６にロードして、ＡＬＵ７２で演算処理を実行し、所定のプログラムを実行するようにしている。
【００９６】
このようなプロセッサモジュール１４の構成に加え、本実施形態にあっては、更に、半田バンプ抵抗測定部６０をプロセッサモジュール１４に組み込んでいる。この半田バンプ抵抗測定部６０は、図１０に示した回路及び機能構成を持っている。
【００９７】
図１０の半田バンプ抵抗測定部６０は、デジタルコンパレータ６６から閾値電圧６８を超える監視バンプ２０−１１の抵抗変化、例えば図７に示した抵抗変化率０．１０%に対応した閾値電圧を超える抵抗変化を検出すると、異常検出信号７０を出力する。
【００９８】
半田バンプ抵抗測定部６０から異常検出信号７０が出力されると、図１１のプロセッサモジュール１４にあっては、制御ロジック７４で異常検出信号を認識し、このままの状態では監視バンプのクラックが拡大して、抵抗値の増加によりプロセッサの異常動作を引き起こすことから、ソフトウェア的にプロセッサモジュール１４自身が処理を停止し、マザーボード１０に実装している他のプロセッサの処理に縮退させるように動作する。
【００９９】
これによって、半田バンプにクラックが生じて抵抗増加による故障を起こす以前にプロセッサモジュールが半田バンプ抵抗測定部６０による異常信号を受けて、セルフ動作により自己の処理をソフトウェア的に停止して、正常なプロセッサモジュールに処理を任せる縮退処理をリカバリ的に行うことができる。
【０１００】
図１２は図１０の実施形態の等価回路を示した回路図である。図１２において、この等価回路は図６と同様、第１定電流源３０、第２定電流源３２、監視バンプ２０−１１、基準バンプ２０−１２でブリッジ回路を構成し、ブリッジ回路における接続点Ｐ１，Ｐ３を接続することで、第１定電流源３０と第２定電流源３２のコモン側を共通としている。
【０１０１】
また図１２の等価回路にあっては、図６のような直流電圧計３４は使用しないことから、接続点Ｐ２，Ｐ４を差電圧検出部６２に入力接続して、監視バンプ２０−１１に定電流Ｉ１を流すことにより発生した抵抗に依存した電圧Ｖ１と、監視バンプ２０−１１に定電流Ｉ２を流すことで抵抗に依存して発生した電圧Ｖ２の差電圧（Ｖ１−Ｖ２）を求め、ＡＤコンバータ６４で差電圧データに変換した後、デジタルコンパレータ６６で閾値電圧６８と比較し、閾値電圧６８を超えれば異常検出信号７０を出すようにしている。
【０１０２】
図１３は合成樹脂製ＢＧＡパッケージに実装したプロセッサモジュールに半田バンプ抵抗測定部を組み込んだ他の実施形態を示した説明図である。図１３において、合成樹脂製ＢＧＡパッケージ１２−１２にあっては、図８の実施形態と同様、プロセッサモジュール１４における最外周コーナ部の半田バンプ例えば半田バンプ２４−１の直下に位置する半田バンプが変形応力によるダメージを最も受け易い監視バンプ２０−１１として選択され、その内側の半田バンプが基準バンプ２０−１２として選択され、更にその内側の半田バンプが中継バンプ２０−１３として選択されている。
【０１０３】
このような合成樹脂製ＢＧＡパッケージ１２−１２の監視バンプ２０−１１、基準バンプ２０−１２、中継バンプ２０−１３に対しては、半田バンプ抵抗測定部６０を組み込んだプロセッサモジュール１４の半田バンプ２４−１，２４−２，２４−３から測定配線パターン４２，４４，４６が接続され、一方、マザーボード１０側において監視バンプ２０−１１と基準バンプ２０−１２を測定配線パターン４８で接続し、更に中継バンプ２０−１３に測定配線パターン５０で接続している。
【０１０４】
プロセッサモジュール１４に組み込まれた半田バンプ抵抗測定部６０は、図１０の実施形態と同じである。
【０１０５】
図１４は図１３の合成樹脂製ＢＧＡパッケージ１２−１２における監視バンプ及び基準バンプの位置とプロセッサモジュールの内部構成を示した説明図であり、監視バンプ及び基準バンプの位置は図１０の実施形態と同じく、プロセッサモジュール１４における最外周コーナ部の直下の半田バンプを監視バンプ２０−１１，２０−２１，２０−３１，２０−４１とし、その内側の半田バンプを基準バンプ２０−１２，２０−２２，２０−３２，２０−４２としている。
【０１０６】
プロセッサモジュール１４には、図１１の場合と同様、アキュームレータ７２、制御ロジック７４、キャッシュメモリ７６が設けられて、バス７８で接続され、更に半田バンプ抵抗測定部６０を設けている。
【０１０７】
プロセッサモジュール１４に組み込んだ半田バンプ抵抗測定部６０の機能は図１３に示すとおりであり、その等価回路は図１２と同じである。
【０１０８】
また半田バンプ抵抗測定部６０のデジタルコンパレータ６６から異常検出信号７０が得られた際のプロセッサモジュールにおけるセルフ停止についても、図１０及び図１１の実施形態と同じである。
【０１０９】
図１５はセラミック製ＢＧＡパッケージを実装したマザーボードに半田バンプ抵抗測定部を設けた他の実施形態を示した説明図である。図１５において、セラミック製ＢＧＡパッケージ１２−１１にあっては、最外周コーナ部の半田バンプを監視バンプ２０−１１とし、その内側の半田バンプを基準バンプ２０−１２とし、更にその内側を中継バンプ２０−１３としている。
【０１１０】
この実施形態にあっては、マザーボード１０側に半田バンプ抵抗測定部６０が組み込まれている。半田バンプ抵抗測定部６０の構成は図１０のプロセッサモジュール１４側に設けた場合と同じである。即ち半田バンプ抵抗測定部６０は、第１定電流源３０、第２定電流源３２、差電圧検出部６２、ＡＤコンバータ６４、閾値電圧６８を備えたデジタルコンパレータ６６で構成されている。
【０１１１】
半田バンプ抵抗測定部６０は、合成樹脂製ＢＧＡパッケージ１２−１２の監視バンプ２０−１１、基準バンプ２０−１２及び中継バンプ２０−１３に測定端子により直接接続され、合成樹脂製ＢＧＡパッケージ１２−１２側で監視バンプ２０−１１と基準バンプ２０−１２を測定配線パターン４８で接続し、更に中継バンプ２０−１３と測定配線パターン５０で接続している。
【０１１２】
このようにマザーボード１０に組み込んだ半田バンプ抵抗測定部６０についても、その等価回路は図１２と同じであり、監視バンプ２０−１１に定電流Ｉ１を流して発生した電圧Ｖ１から、基準バンプ２０−１２に定電流Ｉ２を流して発生した電圧Ｖ2を差し引いた差電圧（Ｖ１−Ｖ２）を差電圧検出部６２で求め、ＡＤコンバータ６４で差電圧データに変換した後、デジタルコンパレータ６６で閾値電圧６８と比較し、閾値電圧６８を超えた場合に異常検出信号７０を出すようにしている。
【０１１３】
デジタルコンパレータ６６からの異常検出信号７０は、例えば合成樹脂製ＢＧＡパッケージ１２−１２上に実装しているプロセッサモジュール１４に通知され、プロセッサモジュール１４自身で異常を検出して自己のセルフ動作を停止して縮退させる処理を行うようにしてもよい。
【０１１４】
またデジタルコンパレータ６６からの異常検出信号７０を外部の装置にエラー通知することで、必要な措置を取らせることもできる。またＡＤコンバータ６４から出力された差電圧データを外部の測定表示部などに転送し、監視バンプ２０−１１における測定抵抗をモニタ表示させることもできる。
【０１１５】
またマザーボード１０に組み込む半田バンプ抵抗測定部６０としては、マザーボード１０上にディスクリート回路として実装してもよいし、半田バンプ抵抗測定部６０を組み込んだ専用のＩＣモジュールをマザーボード１０に実装するようにしてもよい。
【０１１６】
図１６は合成樹脂製ＢＧＡパッケージを実装したマザーボードに半田バンプ抵抗測定部を設けた他の実施形態を示した説明図である。
【０１１７】
図１６において、合成樹脂製ＢＧＡパッケージ１２−１２における監視バンプ２０−１１は、プロセッサモジュール１４の最外周コーナ部の半田バンプ２４−１の直下に位置しており、その内側が基準バンプ２０−１２、更にその内側が中継バンプ２０−１３である。
【０１１８】
マザーボード１０に組み込んだ半田バンプ抵抗測定部６０は図１５の実施形態と同じであり、第１定電流源３０、第２定電流源３２、差電圧検出部６２、ＡＤコンバータ６４、閾値電圧６８を備えたデジタルコンパレータ６６で構成される。また、合成樹脂製ＢＧＡパッケージ１２−１２側における測定配線パターン４８，５０も図１５の実施形態と同じである。
【０１１９】
なお、上記の実施形態にあっては、半田バンプ抵抗測定部を、外部装置、プロセッサモジュール、マザーボードに設けた場合を例に取るものであったが、これ以外にＢＧＡパッケージそのものに半田バンプ抵抗測定部６０と同じ回路を組み込むようにしてもよい。
【０１２０】
また上記の実施形態にあっては、ＢＧＡパッケージによりプロセッサモジュールをマザーボードに実装する場合を例にとっているが、これに限定されず、適宜のＬＳＩを比較的大型の回路基板に実装する場合につき、そのまま適用することができ、用途的な限定は受けない。
【０１２１】
また第１定電流源及び第２定電流源から監視バンプと基準バンプに流す電流値は、監視バンプに必要な抵抗分解能に応じて適宜に定めることができ、実施形態に示した数値による限定は受けない。
【０１２２】
また上記の実施形態にあっては、セラミック製ＢＧＡパッケージについては最外周コーナ部の半田バンプを監視バンプに選択し、合成樹脂製ＢＧＡパッケージについてはプロセッサモジュールの最外周コーナ部直下の半田バンプを監視バンプに選択して抵抗変化を測定するようにしているが、本実施形態はこれに限定されず、ＢＧＡパッケージを使用した実装構造において最もダメージを受け易い適宜の半田バンプを監視バンプとして、本実施形態による半田バンプ抵抗測定を適用してもよいことはもちろんである。
【０１２３】
また本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
【０１２４】
ここで本発明の特徴をまとめて列挙するつ次の付記のようになる。
（付記）
（付記１）（装置）
裏面に複数の半田バンプを配列したパッケージと、
前記パッケージの半田バンプを半田付けして実装した回路基板と、
変形応力によるダメージを受け易い半田接続部として選択された監視バンプ接続部と、
変形応力によるダメージを受けにくい半田接続部として選択された基準バンプ接続部と、
前記監視バンプ接続部に直列接続されて一定電流を流す第１定電流源と、
前記基準バンプ接続部に直列接続されて前記第１定電流源と同じ一定電流を流し、前記第１定電流源と前記監視バンプ接続部の直列回路とコモン側を共通接続した第２定電流源と、
前記第１定電流源からの一定電流Ｉにより前記監視バンプ接続部に発生する第１電圧（Ｖ１）から前記第２定電流源からの一定電流（Ｉ）により前記基準バンプ接続部に発生する第２電圧（Ｖ２）を差し引いた差電圧（ΔＶ＝Ｖ１−Ｖ２）を、前記監視バンプ接続部の抵抗変化（ΔＲ）を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする半田バンプの高感度抵抗測定装置。（１）
【０１２５】
（付記２）（最外周と内周）
付記１記載の半田バンプの高感度抵抗測定装置に於いて、前記監視バンプ接続部は前記ボールグリッドアレイパッケージの最外周に位置する半田バンプ接続部であり、前記基準バンプ接続部は前記監視バンプ接続部の内周に位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。（２）
【０１２６】
（付記３）（セラミック製ＢＧＡパッケージ）
付記１記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージはセラミックで作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記パッケージの最外周コーナに位置する半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。（３）
【０１２７】
（付記４）（合成樹脂製ＢＧＡパッケージ）
付記１記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージは合成樹脂で作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記半導体装置の最外周コーナに位置する半田バンプの直下に位置する前記パッケージの半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。（４）
【０１２８】
（付記５）（外付け監視装置）
付記１記載の半田バンプの高感度抵抗測定装置に於いて、外部の測定ユニットに、前記第１定電流源、第２定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。（５）
【０１２９】
（付記６）（外付け監視装置と電圧計）
付記５記載の半田バンプの高感度抵抗測定装置に於いて、前記抵抗変化検出部は直流電圧計であり、前記監視バンプ接続部のプラス電位側を前記直流電圧計のプラス端子に接続し、前記基準バンプ接続部のプラス電位側を前記直流電圧計のマイナス端子に接続し、前記電圧計に前記抵抗変動電圧を表示させることを特徴とする半田バンプの高感度抵抗測定装置。
【０１３０】
（付記７）（ＩＣ内蔵の監視装置）
付記１記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記半導体装置に、前記第１定電流源、第２定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。（６）
【０１３１】
（付記８）（ＩＣ内蔵の抵抗変化検出機能）
付記１記載の半田バンプの高感度抵抗測定装置に於いて、前記半導体装置に設けた抵抗変化検出部は、
前記監視バンプ接続部に発生する第１電圧から前記基準バンプ接続部に発生する第２電圧を差し引いた差電圧を検出する差電圧検出部と、
前記差電圧が予め定めた所定の抵抗変化に対応して閾値電圧を越えたときに異常検出信号を出力する異常判定部と、
を備えたことを特徴とする半田バンプの高感度抵抗測定装置。
【０１３２】
（付記９）（抵抗変動に伴うプロセッサの切り離し）
付記８記載の半田バンプの高感度抵抗測定装置に於いて、前記半導体装置はプロセッサであり、前記抵抗変化検出部から異常検出信号が出力された際に、外部にエラーを通知して自己の処理を停止することを特徴とする半田バンプの高感度抵抗測定装置。
【０１３３】
（付記１０）（マザーボード内蔵の監視装置）
付記１記載の半田バンプの高感度抵抗測定装置に於いて、前記回路基板に、前記第１定電流源、第２定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。（７）
【０１３４】
（付記１１）（回路基板の抵抗変化検出機能）
付記１０記載の半田バンプの高感度抵抗測定装置に於いて、前記回路基板に設けた抵抗変化検出部は、
前記監視バンプ接続部に発生する第１電圧から前記基準バンプ接続部に発生する第２電圧を差し引いた差電圧を検出する差電圧検出部と、
前記差電圧が予め定めた所定の抵抗変化に対応して閾値電圧を越えたときに異常検出信号を出力する異常判定部と、
を備えたことを特徴とする半田バンプの高感度抵抗測定装置。
【０１３５】
（付記１２）（方法）
回路基板に実装したパッケージの複数の半田バンプの中から変形応力によるダメージを受け易い半田接続部を監視バンプ接続部として選択すると共に、変形応力によるダメージを受けにくい半田接続部を基準バンプ接続部として選択する選択ステップと、
前記監視バンプ接続部に直列接続された第１定電流源から一定電流を流すと共に、前記基準バンプ接続部に直列接続され且つ前記第１定電流源と前記監視バンプ接続部の直列回路とコモン側を共通接続された第２定電流源から前記第１定電流源と同じ一定電流を流す監視電流供給ステップと、
前記第１定電流源からの一定電流Ｉにより前記監視バンプ接続部に発生する第１電圧（Ｖ１）から前記第２定電流源からの一定電流（Ｉ）により前記基準バンプ接続部に発生する第２電圧（Ｖ２）を差し引いた差電圧（ΔＶ＝Ｖ１−Ｖ２）を、前記監視バンプ接続部の抵抗変化（ΔＲ）を表す抵抗変動電圧として検出する抵抗変化検出ステップと、
を備えたことを特徴とする半田バンプの高感度抵抗測定方法。（８）
【０１３６】
（付記１３）（最外周と内周）
付記１２記載の半田バンプの高感度抵抗測定方法に於いて、前記監視バンプ接続部は前記パッケージの最外周に位置する半田バンプ接続部であり、前記基準バンプ接続部は前記監視バンプ接続部の内周に位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定方法。
【０１３７】
（付記１４）（セラミック製ＢＧＡパッケージ）
付記１２記載の半田バンプの高感度抵抗測定方法に於いて、前記パッケージはセラミックで作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記パッケージの最外周コーナに位置する半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定方法。
【０１３８】
（付記１５）（合成樹脂製ＢＧＡパッケージ）
付記１２記載の半田バンプの高感度抵抗測定方法に於いて、前記パッケージは合成樹脂で作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記半導体装置の最外周コーナに位置する半田バンプの直下に位置する前記パッケージの半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定方法。
【０１３９】
（付記１６）（外付け監視装置）
付記１２記載の半田バンプの高感度抵抗測定方法に於いて、
外部の監視ユニットに、前記第１定電流源、第２定電流源及び処理部を設け、
前記監視ユニットの処理部に、前記選択ステップ、前記監視電流供給ステップ及び前記抵抗変化検出ステップの処理を行わせることを特徴とする半田バンプの高感度抵抗測定方法。
【０１４０】
（付記１７）（ＩＣ内蔵の監視装置）
付記１２記載の半田バンプの高感度抵抗測定方法に於いて、前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記半導体装置に、前記第１定電流源、第２定電流源及び処理部を設け、前記半導体装置の処理部に、前記選択ステップ、前記監視電流供給ステップ及び前記抵抗変化検出ステップの処理を行わせることを特徴とする半田バンプの高感度抵抗測定方法。
【０１４１】
（付記１８）（ＩＣ内蔵の抵抗変化検出機能）
付記１２記載の半田バンプの高感度抵抗測定方法に於いて、前記半導体装置の処理部により行われる前記抵抗変化検出ステップは、
前記監視バンプ接続部に発生する第１電圧から前記基準バンプ接続部に発生する第２電圧を差し引いた差電圧を検出する差電圧検出ステップと、
前記差電圧が予め定めた所定の抵抗変化に対応して閾値電圧を越えたときに異常検出信号を出力する異常判定ステップと、
を備え、
更に、前記半導体装置はプロセッサであり、前記抵抗変化検出ステップで異常検出信号が出力された際に、外部にエラーを通知して自己の処理を停止することを特徴とする半田バンプの高感度抵抗測定方法。
【０１４２】
（付記１９）（マザーボード内蔵の監視装置）
付記１２記載の半田バンプの高感度抵抗測定方法に於いて、前記回路基板に前記第１定電流源、第２定電流源及び処理部を設け、前記回路基板の処理部に、前記選択ステップ、前記監視電流供給ステップ及び前記抵抗変化検出ステップの処理を行わせることを特徴とする半田バンプの高感度抵抗測定方法。
【０１４３】
（付記２０）（ブリッジ回路で表現）
裏面に複数の半田バンプを配列したパッケージと、
前記パッケージの半田バンプを半田付けして実装した回路基板と、
変形応力によるダメージを受け易い半田接続部として選択された監視バンプ接続部と、
変形応力によるダメージを受けにくい半田接続部として選択された基準バンプ接続部と、
前記監視バンプ接続部に直列接続されて一定電流を流す第１定電流源と、
前記基準バンプ接続部に直列接続されて前記第１定電流源と同じ一定電流を流す第２定電流源と、
前記第１定電流源と前記監視バンプ接続部の直列回路と、前記第２定電流源と前記基準バンプ接続部の直列回路とのコモン側を共通接続して形成したブリッジ回路と、
前記ブリッジ回路における前記第１定電流源と前記監視バンプ接続部の接続点と、前記第２定電流源と前記基準バンプ接続部の接続点の不平衡電圧を、前記監視バンプ接続部の抵抗変化（ΔＲ）を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする半田バンプの高感度抵抗測定装置。
【０１４４】
（付記２１）
付記２０記載の半田バンプの高感度抵抗測定装置に於いて、前記抵抗変化検出部で検出する不平衡電圧は、前記第１定電流源からの一定電流Ｉにより前記監視バンプ接続部に発生する第１電圧（Ｖ１）から前記第２定電流源からの一定電流（Ｉ）により前記基準バンプ接続部に発生する第２電圧（Ｖ２）を差し引いた差電圧（ΔＶ＝Ｖ１−Ｖ２）であることを特徴とする半田バンプの高感度抵抗測定装置。
【０１４５】
（付記２２）（測定原理の装置）
温度により抵抗が変化すると共に変形応力により抵抗変化を受け易い監視部位と、
前記監視部位と同様に温度により抵抗が変化すると共に変形応力により抵抗変化を受けにくい基準部位と、
前記監視部位に直列接続されて一定電流を流す第１定電流源と、
前記基準部位に直列接続されて前記第１定電流源と同じ一定電流を流し、前記第１定電流源と前記監視部位の直列回路とコモン側を共通接続した第２定電流源と、
前記第１定電流源からの一定電流（Ｉ）により前記監視部位に発生する第１電圧（Ｖ１）から前記第２定電流源からの一定電流（Ｉ）により前記基準部位に発生する第２電圧（Ｖ２）を差し引いた差電圧（ΔＶ＝Ｖ１−Ｖ２）を、前記監視部位の抵抗変化（ΔＲ）を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする高感度抵抗測定装置。
【０１４６】
（付記２３）（測定原理の方法）
温度により抵抗が変化し且つ変形応力による抵抗変化を受け易い監視部位を選択すると共に、前記監視部位と同様に温度により抵抗が変化し且つ変形応力により抵抗変化を受けにくい基準部位を選択する選択ステップと、
前記監視部位に直列接続された第１定電流源から一定電流を流すと共に、前記基準部位に直列接続され且つ前記第１定電流源と前記監視部位の直列回路とコモン側を共通接続された第２定電流源から前記第１定電流源と同じ一定電流を流す監視電流供給ステップと、
前記第１定電流源からの一定電流（Ｉ）により前記監視部位に発生する第１電圧（Ｖ１）から前記第２定電流源からの一定電流（Ｉ）により前記基準部位に発生する第２電圧（Ｖ２）を差し引いた差電圧（ΔＶ＝Ｖ１−Ｖ２）を、前記監視部位の抵抗変化（ΔＲ）を表す抵抗変動電圧として検出する抵抗変化検出ステップと、
を備えたことを特徴とする高感度抵抗測定方法。
【図面の簡単な説明】
【０１４７】
【図１】本発明による抵抗測定対象となるＢＧＡパッケージを実装したマザーボードを示した説明図
【図２】図１のＢＧＡパッケージの実装部分を取り出して示した説明図
【図３】ＢＧＡパッケージの裏面を示した説明図
【図４】セラミック製のＢＧＡパッケージにおける半田バンプの抵抗測定装置の実施形態を示した説明図
【図５】図４のセラミック製のＢＧＡパッケージにおける監視バンプと基準バンプの位置を示した説明図
【図６】図４の実施形態の等価回路を示した回路図
【図７】本実施形態で測定する半田バンプのクラック進展率と抵抗変化率の関係を示したグラフ図
【図８】合成樹脂製ＢＧＡパッケージにおける半田バンプの抵抗測定装置の実施形態を示した説明図
【図９】図８の合成樹脂製ＢＧＡパッケージにおける監視バンプと基準バンプの位置を示した説明図
【図１０】セラミック製ＢＧＡパッケージに実装したプロセッサモジュールに半田バンプ抵抗測定部を組み込んだ他の実施形態を示した説明図
【図１１】図８のセラミック製ＢＧＡパッケージにおける監視バンプと基準バンプの位置とプロセッサモジュールの内部構成を示した説明図
【図１２】図１０の実施形態の等価回路を示した回路図
【図１３】合成樹脂製ＢＧＡパッケージに実装したプロセッサモジュールに半田バンプ抵抗測定部を組み込んだ他の実施形態を示した説明図
【図１４】図１３の合成樹脂製ＢＧＡパッケージにおける監視バンプと基準バンプの位置とプロセッサモジュールの内部構成を示した説明図
【図１５】セラミック製ＢＧＡパッケージを実装したマザーボードに半田バンプ抵抗測定部を設けた他の実施形態を示した説明図
【図１６】合成樹脂製ＢＧＡパッケージを実装したマザーボードに半田バンプ抵抗測定部を設けた他の実施形態を示した説明図
【符号の説明】
【０１４８】
１０：マザーボード
１２，１２−１，１２−２：ＢＧＡパッケージ
１２−１１：セラミック製ＢＧＡパッケージ
１２−１２：合成樹脂製ＢＧＡパッケージ
１４，１４−１，１４−２：プロセッサモジュール
１６−１〜１６−６：メモリモジュール
１８−１，１８−２：電源モジュール
２０，２０−１１〜２０−１３，２０−２１〜２０−２３，２０−３１〜２０−３３，２０−４１〜２０−４３：半田バンプ
２４，２４−１〜２４−３：半田バンプ
２０−１１，２０−２１，２０−３１，２０−４１：監視バンプ
２０−１２，２０−２２，２０−３２，２０−４２：基準バンプ
２０−１３，２０−２３，２０−３３，２０−４３：中継バンプ
２２：絶縁シール層
２６：多層プリント基板
２８：半田バンプ抵抗測定装置
３０：第１定電流源
３２：第２定電流源
３４：直流電圧計
３６，３８，４０：測定端子
４２，４４，４６，４８，５０：測定配線パターン
６０：半田バンプ抵抗測定部
６２：差電圧検出部
６４：ＡＤコンバータ
６６：デジタルコンパレータ
６８：閾値電圧源
７０：異常検出出力
７２：アキュームレータ
７４：制御ロジック
７６：キャッシュメモリ
７８：バス
【図１】
0005034781.tif 000002
【図２】
0005034781.tif 000003
【図３】
0005034781.tif 000004
【図４】
0005034781.tif 000005
【図５】
0005034781.tif 000006
【図６】
0005034781.tif 000007
【図７】
0005034781.tif 000008
【図８】
0005034781.tif 000009
【図９】
0005034781.tif 000010
【図１０】
0005034781.tif 000011
【図１１】
0005034781.tif 000012
【図１２】
0005034781.tif 000013
【図１３】
0005034781.tif 000014
【図１４】
0005034781.tif 000015
【図１５】
0005034781.tif 000016
【図１６】
0005034781.tif 000017