(57)【特許請求の範囲】
【請求項１】
被試験デバイスにデジタルのパターン信号を印加して、前記被試験デバイスからの応答信号を期待値と比較することで、前記被試験デバイスの良否を判定するロジックテスト系と、
自己の動作を制御する制御プログラムが搭載され、被試験デバイスにアナログ信号を印加して、前記被試験デバイスからの応答信号を期待値と比較することで、前記被試験デバイスの良否を判定するアナログテスト系と、
前記アナログテスト系のスタート／ストップ指令が記述されたメインプログラムを実行する主制御器と、
を備え、
前記制御プログラムには、前記ロジックテスト系を同期させて起動／停止制御する同期化用スタート／ストップ指令が記述され、前記アナログテスト系は、前記制御プログラムを実行して、前記同期化用スタート／ストップ指令の実行のタイミングに同期させて前記ロジックテスト系を起動／停止制御するアナログ・デジタル混成ＩＣ用テストシステム。
【請求項２】
前記制御プログラムには、前記ロジックテスト系の起動および停止の制御と、前記アナログテスト系のスタート／ストップ指令に応じた前記アナログテスト系の起動および停止の制御と、が記述されており、
前記アナログテスト系は、前記制御プログラムを実行して前記ロジックテスト系および前記アナログテスト系の起動および停止を制御する請求項１に記載のアナログ・デジタル混成ＩＣ用テストシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はアナログ回路とデジタル回路（ロジック回路）とを搭載したアナログ・デジタル混成ＩＣを試験するアナログ・デジタル混成ＩＣ用テストシステムに関する。
【０００２】
【従来の技術】
図２に従来から用いられているアナログ・デジタル混成ＩＣ用テストシステムの概略の構成を示す。アナログ・デジタル混成ＩＣ用テストシステムはロジックテスト系（デジタルテスト系）１００と、アナログテスト系２００とを装備し、これら各テスト系１００と２００は主制御器３００の制御下に置かれ、被試験デバイスＤＵＴのデジタル回路とアナログ回路の動作の試験を行う。ＰＢは被試験デバイスＤＵＴを電気的、機械的に支持するパフォーマンスボードを示す。
【０００３】
ロジックテスト系１００はパターン発生器１０１と、波形フォーマッタ１０２と、ドライバ１０３と、アナログ比較器１０４と、論理比較器１０５と、不良解析メモリ１０６等により構成される。
パターン発生器１０１は被試験デバイスＤＵＴに印加するデジタルの印加パターンデータを生成する。波形フォーマッタ１０２はパターン発生器１０１が発生したパターンデータを実波形を持つパターン信号に変換し、そのパターン信号をドライバ１０３を通じて被試験デバイスＤＵＴのデジタル入力端子に印加する。
【０００４】
被試験デバイスＤＵＴのデジタル出力端子（一般的には入力端子兼出力端子とされる）に出力された応答信号はアナログ比較器１０４で正規のＬ論理電圧及び正規のＨ論理電圧を持つ論理信号であるか否かを判定し、これらの比較結果が良であれば論理比較器１０５でパターン発生器１０１が出力する期待値と比較し、不一致が検出された場合は動作不良と判定する。尚、不良解析メモリ１０６は論理比較器１０５で不一致が検出された場合にパターン発生器１０１が出力しているパターンデータを記憶するメモリを示す。この不良解析メモリ１０６に記憶したパターンデータを試験終了後に読み出すことにより被試験デバイスＤＵＴのデジタル回路の不良個所を解析する。
【０００５】
アナログテスト系２００は、イベントシーケンサ２０１と、デジタル−アナログ変換器で構成されるアナログ波形発生器２０２と、デジタイザ２０３とを具備して構成される。
アナログ波形発生器２０２とデジタイザ２０３は被試験デバイスＤＵＴのアナログ信号入力ピンの数とアナログ信号出力ピンの数に対応して設けられ、アナログ信号入力ピンにアナログ波形発生器２０２が接続されてこのアナログ信号入力ピンにアナログ信号を入力する。また、アナログ信号出力ピンにはデジタイザ２０３が接続され、被試験デバイスＤＵＴが出力するアナログ信号をデジタイザ２０３で受け取ってＡＤ変換し、そのＡＤ変換したデジタルの波形データをメモリ等に取り込み、この波形データを期待値と比較してアナログ回路の良否の判定を行う。
【０００６】
主制御器３００はコンピュータシステムによって構成され、このコンピュータシステムにメインプログラム３０１が搭載されている。このメインプログラム３０１にロジックテスト系１００のスタート／ストップ指令３０２と、アナログテスト系２００のスタート／ストップ指令３０３とが記述され、それぞれがこのメインプログラム３０１に記述されたスタート／ストップ指令３０２及び３０３に従って起動／停止制御が行われる。
起動状態ではロジックテスト系１００のパターン発生器１０１はメインプログラム３０１に記述されたパターン発生プログラム３０４に従ってテストパターンの発生を続ける。
【０００７】
また、アナログテスト系２００ではイベントシーケンサ２０１の内部に設けた制御プログラム２０４に主制御器３００からスタート／ストップ指令が入力されることにより起動／停止制御が行われる。起動中は制御プログラム２０４の記述に従ってアナログテストが実行される。
【０００８】
【発明が解決しようとする課題】
上述したようにロジックテスト系１００とアナログテスト系２００は共にメインプログラム３０１に記述されたスタート／ストップ指令３０２と３０３に従って起動／停止制御されているから、例えばアナログテストとロジックテストを同時に起動させたり、或いはアナログテストの途中のあるタイミングに同期させてロジックテストを開始させたりするには、メインプログラム３０１に記述しているアナログテスト系のスタート／ストップ指令３０３及びロジックテスト系のスタート／ストップ指令３０２の記述位置を修正する（デバック）する必要がある。この修正のための手間が多く掛かることと、メインプログラム３０１に記述しているアナログテスト系とロジックテスト系のスタート／ストップ指令３０２及び３０３によってはアナログテスト系とロジックテスト系のスタート及びストップのタイミングを精度よく合わせることが難しいため、ロジックテストとアナログテストのタイミングが正確に揃わないためテスト結果の信頼性が低い不都合がある。
【０００９】
この発明の目的はアナログテスト系とロジックテスト系の起動停止の制御を簡単な走査で変更が可能であり、また、ロジックテスト系とアナログテスト系の同期のタイミングを精度よく合わせることができるアナログ・デジタル混成ＩＣ用テストシステムを提供しようとするものである。
【００１０】
【課題を解決するための手段】
この発明の請求項１では、ロジックテスト系とアナログテスト系とを装備し、アナログテスト系には自己の動作を制御するアナログテスト用プログラムが搭載され、このアナログテスト用の制御プログラムにロジックテスト系を同期させて起動／停止制御する同期化用スタート／ストップ指令を記述し、アナログテスト用の制御プログラムからロジックテスト系を起動／停止制御する構成としたアナログ・デジタル混成ＩＣ用テストシステムを提案する。
【００１１】
【作用】
この発明によるアナログ・デジタル混成ＩＣ用テストシステムによればアナログテスト系に搭載したアナログテスト系のための制御プログラムにロジックテスト系の同期化用スタート／ストップ指令を記述してロジックテスト系の起動と停止の制御を行わせる構成としたから、アナログテスト系の動作状況と対応させてロジックテスト系のスタート／ストップ指令を発生させることができる。
この結果、ロジックテスト系とアナログテスト系の起動及び停止動作を同期させることは容易となり、テストの信頼性を高めることができる。また、アナログテスト系に設けた制御プログラムだけでロジックテスト系の起動と停止制御及びアナログテスト系の起動停止制御を管理することができるからプログラムの管理が一元化され、プログラムの管理を簡易化することができる利点も得られる。
【００１２】
【発明の実施の形態】
図１にこの発明によるアナログ・デジタル混成ＩＣ用テストシステムの一実施例を示す。図２と対応する部分には同一符号を付して示す。
この発明ではアナログテスト系２００を構成するイベントシーケンサ２０１に搭載している制御プログラム２０４の一部にアナログテスト系２００の動作と同期化してロジックテスト系１００を起動させ停止させる同期化用スタート／ストップ指令５０１を記述した点を特徴とするものである。
【００１３】
この同期化用スタート／ストップ指令５０１はアナログテスト系２００を動作させているプログラムに併記するから、例えばアナログテスト系２００の動作タイミングに精度よく同期して実行させることができる。例えばアナログテスト系２００のアナログ波形の発生開始のタイミングに精度よく同期してロジックテスト系１００にスタート指令を送り込むことができる。
従って、アナログテストとロジックテストのタイミングを正確に合わせることができるから、試験の信頼性を高めることができる。また、プログラムを制御プログラム２０４に一元化することができるから、プログラムの管理を簡素化することができる利点が得られる。
【００１４】
【発明の効果】
この発明によれば、イベントシーケンサ２０１に搭載した制御プログラム２０４にロジックテスト系を同期して起動／停止制御する同期化用スタート／ストップ指令５０１を記述したから、この同期化用スタート／ストップ指令５０１の記述はアナログテスト系の制御プログラムに併記される。この結果アナログテスト系２００の動作と精度よく同期して読み出され、ロジックテスト系１００に送り込まれるから、ロジックテスト系１００をアナログテスト系２００での、例えばアナログ波形の発生開始に同期してロジックテスト系１００を起動させる等のタイミングを精度よく同期させることができ、信頼性の高いロジックテストとアナログテストのテスト結果を得ることができる利点が得られる。
【００１５】
また、制御プログラム２０４に一元化してロジックテスト系１００とアナログテスト系２００を動作させるから、プログラムの管理が容易になる利点も得られる。
【図面の簡単な説明】
【図１】この発明の一実施例を説明するためのブロック図。
【図２】従来の技術を説明するためのブロック図。
【符号の説明】
１００        ロジックテスト系
１０１        パターン発生器
１０２        波形フォーマッタ
１０３        ドライバ
１０４        アナログ比較器
１０５        論理比較器
１０６        不良解析メモリ
２００        アナログテスト系
２０１        イベントシーケンサ
２０２        アナログ波形発生器
２０３        デジタイザ
２０４        制御プログラム
３００        主制御器
３０１        メインプログラム
３０２        ロジックテスト系のスタート／ストップ指令
３０３        アナログテスト系のスタート／ストップ指令
３０４        パターン発生プログラム
５０１        同期化用スタート／ストップ指令
【図１】
0004999232.tif 000002
【図２】
0004999232.tif 000003