(57)【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する駆動部とから成り、
画素アレイ部は、行状に配された複数の走査線、列状に配された複数の映像信号線、及び、行列状に配された表示素子、並びに、表示素子の各行に対応して配された電源線を備えており、
駆動部は、各走査線に順次制御信号を供給して表示素子を行単位で線順次走査する主スキャナと、線順次走査に合わせて各電源線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、線順次走査に合わせて映像信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備えており、
表示素子は、発光部と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
サンプリング用トランジスタと駆動用トランジスタとは、それぞれ、ゲートと、ソース及びドレインの一方と、ソース及びドレインの他方とを備えており、
サンプリング用トランジスタにあっては、ゲートは走査線に接続されており、ソース及びドレインの一方は映像信号線に接続されており、
駆動用トランジスタにあっては、ゲートはサンプリング用トランジスタのソース及びドレインの他方と保持容量の一端とに接続されており、ソース及びドレインの一方は発光部の一端と保持容量の他端とに接続されており、ソース及びドレインの他方は電源線に接続されている表示装置の駆動方法であって、
駆動部の動作に基づいて、駆動用トランジスタのソース及びドレインの他方に供給される電源電圧を第１電位とした状態で、映像信号線の電位が信号電位にある第１期間内に、第１期間よりも短い第２期間の間、制御信号を走査線に供給してサンプリング用トランジスタを導通状態とし、以て、映像信号線から信号電位を駆動用トランジスタのゲートに印加する工程を備えており、
前記工程の前に、
駆動部の動作に基づいて、電源電圧を、第１電位から、基準電位からの差が駆動用トランジスタの閾電圧を超える第２電位に切り換え、次いで、映像信号線の電位が基準電位にある期間内に、走査線に別の制御信号を供給してサンプリング用トランジスタを導通状態として基準電位を駆動用トランジスタのゲートに印加し、以て、駆動用トランジスタのゲート電位とソース及びドレインの一方の電位とを初期化し、その後、電源電圧を第２電位から第１電位に切り換えることによって、駆動用トランジスタのソース及びドレインの一方の電位を基準電位から駆動用トランジスタの閾電圧を減じた電位に向かって近づけ、次いで、走査線への別の制御信号の供給を停止する工程、
を行い、
第２期間の終了と共に走査線への制御信号の供給が停止され、サンプリング用トランジスタが導通状態から非導通状態となることによって、駆動用トランジスタのゲート−ソース間電圧の値に応じたドレイン電流を発光部に流し、
第２期間において駆動用トランジスタのソース及びドレインの一方の電位が変化することによって、駆動用トランジスタのゲート−ソース間電圧の値が補正される、
表示装置の駆動方法。
【請求項２】
画素アレイ部とこれを駆動する駆動部とから成り、
画素アレイ部は、行状に配された複数の走査線、列状に配された複数の映像信号線、及び、行列状に配された表示素子、並びに、表示素子の各行に対応して配された電源線を備えており、
駆動部は、各走査線に順次制御信号を供給して表示素子を行単位で線順次走査する主スキャナと、線順次走査に合わせて各電源線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、線順次走査に合わせて映像信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備えており、
表示素子は、発光部と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
サンプリング用トランジスタと駆動用トランジスタとは、それぞれ、ゲートと、ソース及びドレインの一方と、ソース及びドレインの他方とを備えており、
サンプリング用トランジスタにあっては、ゲートは走査線に接続されており、ソース及びドレインの一方は映像信号線に接続されており、
駆動用トランジスタにあっては、ゲートはサンプリング用トランジスタのソース及びドレインの他方と保持容量の一端とに接続されており、ソース及びドレインの一方は発光部の一端と保持容量の他端とに接続されており、ソース及びドレインの他方は電源線に接続されている表示装置の駆動方法であって、
駆動部の動作に基づいて、駆動用トランジスタのソース及びドレインの他方に供給される電源電圧を第１電位とした状態で、映像信号線の電位が信号電位にある第１期間内に、第１期間よりも短い第２期間の間、制御信号を走査線に供給してサンプリング用トランジスタを導通状態とし、以て、映像信号線から信号電位を駆動用トランジスタのゲートに印加する工程を備えており、
前記工程の前に、
駆動部の動作に基づいて、映像信号線の電位が基準電位にある期間内に、走査線に別の制御信号を供給してサンプリング用トランジスタを導通状態として基準電位を駆動用トランジスタのゲートに印加し、次いで、電源電圧を、第１電位から、基準電位からの差が駆動用トランジスタの閾電圧を超える第２電位に切り換え、以て、駆動用トランジスタのゲート電位とソース及びドレインの一方の電位とを初期化し、その後、電源電圧を第２電位から第１電位に切り換えることによって、駆動用トランジスタのソース及びドレインの一方の電位を基準電位から駆動用トランジスタの閾電圧を減じた電位に向かって近づけ、次いで、走査線への別の制御信号の供給を停止する工程、
を行い、
第２期間の終了と共に走査線への制御信号の供給が停止され、サンプリング用トランジスタが導通状態から非導通状態となることによって、駆動用トランジスタのゲート−ソース間電圧の値に応じたドレイン電流を発光部に流し、
第２期間において駆動用トランジスタのソース及びドレインの一方の電位が変化することによって、駆動用トランジスタのゲート−ソース間電圧の値が補正される、
表示装置の駆動方法。
【請求項３】
走査線に順次制御信号を供給する主スキャナと、電源線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、映像信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備えた駆動部、及び、
行状に配された走査線と列状に配された映像信号線とが交差する部分に配され、
発光部と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
サンプリング用トランジスタと駆動用トランジスタとは、それぞれ、ゲートと、ソース及びドレインの一方と、ソース及びドレインの他方とを備えており、
サンプリング用トランジスタにあっては、ゲートは走査線に接続されており、ソース及びドレインの一方は映像信号線に接続されており、
駆動用トランジスタにあっては、ゲートはサンプリング用トランジスタのソース及びドレインの他方と保持容量の一端とに接続されており、ソース及びドレインの一方は発光部の一端と保持容量の他端とに接続されており、ソース及びドレインの他方は電源線に接続されている表示素子、
を用いた表示素子の駆動方法であって、
駆動部の動作に基づいて、駆動用トランジスタのソース及びドレインの他方に供給される電源電圧を第１電位とした状態で、サンプリング用トランジスタのソース及びドレインの一方の電位が信号電位にある第１期間内に、第１期間よりも短い第２期間の間、制御信号をサンプリング用トランジスタのゲートに供給してサンプリング用トランジスタを導通状態とし、以て、信号電位を駆動用トランジスタのゲートに印加する工程を備えており、
前記工程の前に、
駆動部の動作に基づいて、電源電圧を、第１電位から、基準電位からの差が駆動用トランジスタの閾電圧を超える第２電位に切り換え、次いで、映像信号線の電位が基準電位にある期間内に、走査線に別の制御信号を供給してサンプリング用トランジスタを導通状態として基準電位を駆動用トランジスタのゲートに印加し、以て、駆動用トランジスタのゲート電位とソース及びドレインの一方の電位とを初期化し、その後、電源電圧を第２電位から第１電位に切り換えることによって、駆動用トランジスタのソース及びドレインの一方の電位を基準電位から駆動用トランジスタの閾電圧を減じた電位に向かって近づけ、次いで、走査線への別の制御信号の供給を停止する工程、
を行い、
第２期間の終了と共にサンプリング用トランジスタのゲートへの制御信号の供給が停止され、サンプリング用トランジスタが導通状態から非導通状態となることによって、駆動用トランジスタのゲート−ソース間電圧の値に応じたドレイン電流を発光部に流し、
第２期間において駆動用トランジスタのソース及びドレインの一方の電位が変化することによって、駆動用トランジスタのゲート−ソース間電圧の値が補正される、
表示素子の駆動方法。
【請求項４】
走査線に順次制御信号を供給する主スキャナと、電源線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、映像信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備えた駆動部、及び、
行状に配された走査線と列状に配された映像信号線とが交差する部分に配され、
発光部と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
サンプリング用トランジスタと駆動用トランジスタとは、それぞれ、ゲートと、ソース及びドレインの一方と、ソース及びドレインの他方とを備えており、
サンプリング用トランジスタにあっては、ゲートは走査線に接続されており、ソース及びドレインの一方は映像信号線に接続されており、
駆動用トランジスタにあっては、ゲートはサンプリング用トランジスタのソース及びドレインの他方と保持容量の一端とに接続されており、ソース及びドレインの一方は発光部の一端と保持容量の他端とに接続されており、ソース及びドレインの他方は電源線に接続されている表示素子、
を用いた表示素子の駆動方法であって、
駆動部の動作に基づいて、駆動用トランジスタのソース及びドレインの他方に供給される電源電圧を第１電位とした状態で、サンプリング用トランジスタのソース及びドレインの一方の電位が信号電位にある第１期間内に、第１期間よりも短い第２期間の間、制御信号をサンプリング用トランジスタのゲートに供給してサンプリング用トランジスタを導通状態とし、以て、信号電位を駆動用トランジスタのゲートに印加する工程を備えており、
前記工程の前に、
駆動部の動作に基づいて、映像信号線の電位が基準電位にある期間内に、走査線に別の制御信号を供給してサンプリング用トランジスタを導通状態として基準電位を駆動用トランジスタのゲートに印加し、次いで、電源電圧を、第１電位から、基準電位からの差が駆動用トランジスタの閾電圧を超える第２電位に切り換え、以て、駆動用トランジスタのゲート電位とソース及びドレインの一方の電位とを初期化し、その後、電源電圧を第２電位から第１電位に切り換えることによって、駆動用トランジスタのソース及びドレインの一方の電位を基準電位から駆動用トランジスタの閾電圧を減じた電位に向かって近づけ、次いで、走査線への別の制御信号の供給を停止する工程、
を行い、
第２期間の終了と共にサンプリング用トランジスタのゲートへの制御信号の供給が停止され、サンプリング用トランジスタが導通状態から非導通状態となることによって、駆動用トランジスタのゲート−ソース間電圧の値に応じたドレイン電流を発光部に流し、
第２期間において駆動用トランジスタのソース及びドレインの一方の電位が変化することによって、駆動用トランジスタのゲート−ソース間電圧の値が補正される、
表示素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示素子及びその駆動方法、並びに、表示素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
発光部として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また、有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに、有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを発光部として備えた表示素子を画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１乃至特許文献５に記載されている。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動により発光部を駆動するトランジスタの閾電圧や移動度がばらついてしまう。また、有機ＥＬデバイス等の発光部の特性が経時的に変動する。この様な駆動用トランジスタの特性ばらつきや有機ＥＬデバイスの特性変動は、発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したトランジスタや有機ＥＬデバイスの特性変動を補正する必要がある。従来から、かかる補正機能を画素毎に備えた表示装置が提案されている。しかしながら、従来の補正機能を備えた画素回路は、補正用の電位を供給する配線と、スイッチング用のトランジスタと、スイッチング用のパルスが必要であり、画素回路の構成が複雑である。画素回路の構成要素が多いことから、ディスプレイの高精細化の妨げとなっていた。
【課題を解決するための手段】
【０００５】
上述した従来の技術の課題に鑑み、本発明は画素回路の簡素化によりディスプレイの高精細化を可能にした表示装置及びその駆動方法を提供することを一般的な目的とする。特に、配線容量や配線抵抗に起因する制御パルスや映像信号の伝播遅延あるいは波形劣化に関わらず、映像信号のサンプリング動作や補正機能を確実に行うことの出来る表示装置及びその駆動方法を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち、本発明にかかる表示装置は、基本的に画素アレイ部とこれを駆動する駆動部とから成る。前記画素アレイ部は、行状の走査線と、列状の映像信号線と、両者が交差する部分に配された行列状の画素（表示素子）と、画素の各行に対応して配された電源供給線とを備えている。前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて各電源供給線に所定の電位（以下、第１電位と呼ぶ）と第２電位とに切り換わる電源電圧を供給する電源スキャナと、該線順次走査に合わせて列状の映像信号線に映像信号となる信号電位と、基準電位とを供給する信号セレクタとを備えている。前記画素は、発光部と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含む。前記サンプリング用トランジスタは、そのゲートが該走査線に接続されており、そのソース及びドレインの一方が該映像信号線に接続されており、他方が該駆動用トランジスタのゲートに接続されており、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光部に接続されており、他方が該電源供給線に接続されており、前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続されている。前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該映像信号線から供給された信号電位をサンプリングして該保持容量に保持する。前記駆動用トランジスタは、第１電位にある該電源供給線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光部に流す。前記主スキャナは、該映像信号線が信号電位にある時間帯（第１期間内）に該サンプリング用トランジスタを導通状態にするため、該時間帯よりパルス幅の短い第２期間の間、該制御信号を該走査線に出力（供給）し、以って、前記保持容量に信号電位を保持する際該駆動用トランジスタの移動度に対する補正を信号電位に加えることを特徴とする。
【０００６】
好ましくは、前記主スキャナは、該保持容量に信号電位が保持された時点で、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該映像信号線から電気的に切り離し、以って、該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持する。又、前記電源スキャナは、該サンプリング用トランジスタが信号電位をサンプリングする前に、第１タイミングで該電源供給線を第１電位から第２電位に切り換え、前記主スキャナは、同じく該サンプリング用トランジスタが信号電位をサンプリングする前に、第２タイミングで該サンプリング用トランジスタを導通させて該映像信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該駆動用トランジスタのソースを第２電位にセットし、前記電源スキャナは、該第２タイミングの後の第３タイミングで、該電源供給線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持しておく。
【発明の効果】
【０００７】
本発明によれば、有機ＥＬデバイス等の発光部を備えた表示素子を画素に用いたアクティブマトリクス型の表示装置において、各画素が駆動用トランジスタの移動度補正機能を備えており、望ましくは、駆動用トランジスタの閾電圧補正機能や有機ＥＬデバイスの経時変動補正機能（ブートストラップ動作）も備えており、高品位の画質を得ることが出来る。従来このような補正機能を備えた画素回路は構成素子数が多いためレイアウト面積が大きくなり、ディスプレイの高精細化には不向きであったが、本発明では、電源電圧をスイッチングすることにより構成素子数と配線数を削減し、画素のレイアウト面積を小さくすることが可能である。これにより、高品位且つ高精細なフラットディスプレイを提供することが可能になる。
【０００８】
特に本発明では映像信号線が信号電位にある時間帯にサンプリングトランジスタを導通状態にするため、この時間帯よりパルス幅の短い制御信号を走査線に出力し、以って、保持容量に信号電位を保持する際、駆動用トランジスタの移動度に対する補正を信号電位に加えている。換言すると、サンプリング用トランジスタを導通状態に置くための制御信号パルスは、必ず映像信号線が信号電位にある時間帯に入るようにしている。かかる構成により、配線容量や配線抵抗の影響で制御信号パルスや映像信号波形に伝播遅延もしくは波形劣化が生じても、常に映像信号を保持容量に保持するためのサンプリング動作やこれに合せた駆動用トランジスタの移動度補正動作を行うことが可能になる。制御信号パルスが画素アレイで構成される画面内でばらついても、サンプリングされる信号電位はばらつくことなく輝度ムラが発生する恐れが無い。これにより、良好な画質の表示装置を得ることが出来る。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。まず最初に、本発明の理解を容易にし且つ背景を明らかにするため、図１を参照して表示装置の一般的な構成を簡潔に説明する。図１は、一般的な表示装置の一画素分を示す模式的な回路図である。図示する様に、この画素回路にあっては、直交配列した走査線１Ｅと映像信号線１Ｆの交差部に、サンプリング用トランジスタ１Ａが配置されている。このサンプリング用トランジスタ１ＡはＮ型であり、そのゲートが走査線１Ｅに接続されており、ドレインが映像信号線１Ｆに接続されている。このサンプリング用トランジスタ１Ａのソースには保持容量１Ｃの一方の電極と、駆動用トランジスタ１Ｂのゲートとが接続されている。駆動用トランジスタ１ＢはＮ型で、そのドレインには電源供給線１Ｇが接続されており、そのソースには発光部１Ｄのアノードが接続されている。保持容量１Ｃの他方の電極と発光部１Ｄのカソードは、接地配線１Ｈに接続されている。
【００１０】
図２は、図１に示した画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは、映像信号線（１Ｆ）から供給される映像信号の電位（映像信号線電位）をサンプリングし、有機ＥＬデバイス等から成る発光部１Ｄを発光状態にする動作を表している。走査線（１Ｅ）の電位（走査線電位）が高レベルに遷移することで、サンプリング用トランジスタ（１Ａ）はオン状態となり、映像信号線電位を保持容量（１Ｃ）に充電する。これにより、駆動用トランジスタ（１Ｂ）のゲート電位（Ｖg）は上昇を開始し、ドレイン電流を流し始める。その為、発光部（１Ｄ）のアノード電位は上昇し発光を開始する。この後、走査線電位が低レベルに遷移すると保持容量（１Ｃ）に映像信号線電位が保持され、駆動用トランジスタ（１Ｂ）のゲート電位が一定となり、発光輝度が次のフレームまで一定に維持される。
【００１１】
しかしながら、駆動用トランジスタ（１Ｂ）の製造プロセスのばらつきにより、各画素ごとに閾電圧や移動度等の特性変動がある。この特性変動により、駆動用トランジスタ（１Ｂ）に同一のゲート電位を与えても、画素毎にドレイン電流（駆動電流）が変動し、発光輝度のばらつきになって現れる。また、有機ＥＬデバイス等から成る発光部（１Ｄ）の特性の経時変動により、発光部（１Ｄ）のアノード電位が変動する。アノード電位の変動は、駆動用トランジスタ（１Ｂ）のゲート−ソース間電圧の変動となって現れ、ドレイン電流（駆動電流）の変動を引き起こす。この様な種々の原因による駆動電流の変動は、画素ごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。
【００１２】
図３Ａは、本発明にかかる表示装置の全体構成を示すブロック図である。図示する様に、本表示装置１００は、画素アレイ部１０２とこれを駆動する駆動部（１０３，１０４，１０５）とから成る。画素アレイ部１０２は、行状の走査線ＷＳＬ１０１〜１０ｍと、列状の映像信号線ＤＴＬ１０１〜１０ｎと、両者が交差する部分に配された行列状の画素（ＰＸＬＣ）１０１と、各画素（表示素子）１０１の各行に対応して配された電源供給線ＤＳＬ１０１〜１０ｍとを備えている。駆動部（１０３，１０４，１０５）は、各走査線ＷＳＬ１０１〜１０ｍに順次制御信号を供給して画素１０１を行単位で線順次走査する主スキャナ（ライトスキャナＷＳＣＮ）１０４と、この線順次走査に合わせて各電源供給線ＤＳＬ１０１〜１０ｍに第１電位と第２電位とに切り換わる電源電圧を供給する電源スキャナ（ＤＳＣＮ）１０５と、この線順次走査に合わせて列状の映像信号線ＤＴＬ１０１〜１０ｎに映像信号となる信号電位と、基準電位とを供給する信号セレクタ（水平セレクタＨＳＥＬ）１０３とを備えている。
【００１３】
図３Ｂは、図３Ａに示した表示装置１００に含まれる画素１０１の具体的な構成及び結線関係を示す回路図である。図示する様に、この画素１０１は、有機ＥＬデバイス等で代表される発光部３Ｄと、サンプリング用トランジスタ３Ａと、駆動用トランジスタ３Ｂと、保持容量３Ｃとを含む。サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬ１０１に接続されており、そのソース及びドレインの一方が対応する映像信号線ＤＴＬ１０１に接続されており、他方が駆動用トランジスタ３Ｂのゲートｇに接続されている。駆動用トランジスタ３Ｂは、そのソースｓ及びドレインｄの一方が発光部３Ｄに接続されており、他方が対応する電源供給線ＤＳＬ１０１に接続されている。本実施形態では、駆動用トランジスタ３Ｂのドレインｄが電源供給線ＤＳＬ１０１に接続されている一方、ソースｓが発光部３Ｄのアノードに接続されている。発光部３Ｄのカソードは接地配線３Ｈに接続されている。尚、この接地配線３Ｈは全ての画素１０１に対して共通に配線されている。保持容量３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇの間に接続されている。
【００１４】
かかる構成において、サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１０１から供給された制御信号に応じて導通し、映像信号線ＤＴＬ１０１から供給された信号電位をサンプリングして保持容量３Ｃに保持する。駆動用トランジスタ３Ｂは、第１電位にある電源供給線ＤＳＬ１０１から電流の供給を受け保持容量３Ｃに保持された信号電位に応じて駆動電流を発光部３Ｄに流す。主スキャナ（ＷＳＣＮ）１０４は、映像信号線ＤＴＬ１０１が信号電位にある時間帯にサンプリング用トランジスタ３Ａを導通状態にするため、この時間帯よりパルス幅の短い制御信号を走査線ＷＳＬ１０１に出力し、以って、保持容量３Ｃに信号電位を保持する際、駆動用トランジスタ３Ｂの移動度μに対する補正を信号電位に加える。
【００１５】
図３Ｂに示した画素回路１０１は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち、電源スキャナ（ＤＳＣＮ）１０５は、サンプリング用トランジスタ３Ａが信号電位をサンプリングする前に、第１タイミングで電源供給線ＤＳＬ１０１を第１電位から第２電位に切り換える。また、主スキャナ（ＷＳＣＮ）１０４は、同じくサンプリング用トランジスタ３Ａが信号電位をサンプリングする前に、第２タイミングでサンプリング用トランジスタ３Ａを導通させて映像信号線ＤＴＬ１０１から基準電位を駆動用トランジスタ３Ｂのゲートｇに印加すると共に駆動用トランジスタ３Ｂのソースｓを第２電位にセットする。通常、上述した第１タイミングは第２タイミングの前に来るが、場合によっては第１タイミングと第２タイミングを逆にしても良い。電源スキャナ（ＤＳＣＮ）１０５は、第２タイミングの後の第３タイミングで、電源供給線ＤＳＬ１０１を第２電位から第１電位に切り換えて、駆動用トランジスタ３Ｂの閾電圧Ｖthに相当する電圧を保持容量３Ｃに保持しておく。かかる閾電圧補正機能により、本表示装置１００は画素毎にばらつく駆動用トランジスタ３Ｂの閾電圧の影響をキャンセルすることが出来る。
【００１６】
図３Ｂに示した画素回路１０１は、さらに、ブートストラップ機能も備えている。即ち、主スキャナ（ＷＳＣＮ）１０４は、保持容量３Ｃに信号電位が保持された段階で走査線ＷＳＬ１０１に対する制御信号の印加を解除し、サンプリング用トランジスタ３Ａを非導通状態にして駆動用トランジスタ３Ｂのゲートｇを映像信号線ＤＴＬ１０１から電気的に切り離し、以って、駆動用トランジスタ３Ｂのソース電位（Ｖs）の変動にゲート電位（Ｖg）が連動し、ゲートｇとソースｓ間の電圧Ｖgsを一定に維持することが出来る。
【００１７】
図４Ａは、図３Ｂに示した画素１０１の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線（ＷＳＬ１０１）の電位変化、電源供給線（ＤＳＬ１０１）の電位変化及び映像信号線（ＤＴＬ１０１）の電位変化を表してある。また、これらの電位変化と並行に、駆動用トランジスタ３Ｂのゲート電位（Ｖg）及びソース電位（Ｖs）の変化も表してある。
【００１８】
このタイミングチャートは、画素１０１の動作の遷移に合わせて、期間を（Ｂ）〜（Ｉ）のように便宜的に区切ってある。発光期間（Ｂ）では、発光部３Ｄが発光状態にある。この後、線順次走査の新しいフィールドに入ってまず最初の期間（Ｃ）で、電源供給線を低電位に切り換える。次の期間（Ｄ）に進み、駆動用トランジスタのゲート電位Ｖg及びソース電位Ｖsを初期化する。この閾値補正準備期間（Ｃ）及び（Ｄ）で駆動用トランジスタ３Ｂのゲート電位Ｖg及びソース電位Ｖsをリセットすることで、閾電圧補正動作の準備が完了する。続いて、閾値補正期間（Ｅ）で実際に閾電圧補正動作が行われ、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に閾電圧Ｖthに相当する電圧が保持される。実際には、Ｖthに相当する電圧が、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に接続された保持容量３Ｃに書き込まれることになる。
【００１９】
この後、移動度補正の為の準備期間（Ｆ）及び（Ｇ）を経て、サンプリング期間／移動度補正期間（Ｈ）、即ち、第２期間に進む。ここで、映像信号の信号電位ＶinがＶthに足し込まれる形で保持容量３Ｃに書き込まれると共に、移動度補正用の電圧ΔＶが保持容量３Ｃに保持された電圧から差し引かれる。このサンプリング期間／移動度補正期間（Ｈ）では、映像信号線ＤＴＬ１０１が信号電位Ｖinにある時間帯（第１期間内）にサンプリング用トランジスタ３Ａを導通状態にするため、この時間帯よりパルス幅の短い第２期間の間、制御信号を走査線ＷＳＬ１０１に出力し、以って、保持容量３Ｃに信号電位Ｖinを保持する際、駆動用トランジスタ３Ｂの移動度μに対する補正を信号電位Ｖinに加えている。
【００２０】
この後、発光期間（Ｉ）に進み、信号電位Ｖinに応じた輝度で発光部が発光する。その際、信号電位Ｖinは閾電圧Ｖthに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光部３Ｄの発光輝度は駆動用トランジスタ３Ｂの閾電圧Ｖthや移動度μのばらつきの影響を受けることはない。尚、発光期間（Ｉ）の最初でブートストラップ動作が行われ、駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖgs＝Ｖin−Ｖo＋Ｖth−ΔＶを一定に維持したまま、駆動用トランジスタ３Ｂのゲート電位Ｖg及びソース電位Ｖsが上昇する。
【００２１】
引き続き、図４Ｂ〜図４Ｉを参照して、図３Ｂに示した画素１０１の動作を詳細に説明する。尚、図４Ｂ〜図４Ｉの図番は、図４Ａに示したタイミングチャートの各期間（Ｂ）〜（Ｉ）にそれぞれ対応している。理解を容易にするため、図４Ｂ〜図４Ｉにあっては、説明の都合上、発光部３Ｄの容量成分を容量素子３Ｉとして図示してある。先ず、図４Ｂに示すように発光期間（Ｂ）では、電源供給線ＤＳＬ１０１が高電位Ｖcc_H（第１電位）にあり、駆動用トランジスタ３Ｂが駆動電流Ｉdsを発光部３Ｄに供給している。図示する様に、駆動電流Ｉdsは高電位Ｖcc_Hにある電源供給線ＤＳＬ１０１から駆動用トランジスタ３Ｂを介して発光部３Ｄを通り、共通接地配線３Ｈに流れ込んでいる。
【００２２】
続いて、期間（Ｃ）に入ると図４Ｃに示すように、電源供給線ＤＳＬ１０１を高電位Ｖcc_Hから低電位Ｖcc_Lに切り換える。これにより、電源供給線ＤＳＬ１０１はＶcc_Lまで放電され、さらに、駆動用トランジスタ３Ｂのソース電位ＶsはＶcc_Lに近い電位まで遷移する。電源供給線ＤＳＬ１０１の配線容量が大きい場合は、比較的早いタイミングで電源供給線ＤＳＬ１０１を高電位Ｖcc_Hから低電位Ｖcc_Lに切り換えると良い。この期間（Ｃ）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
【００２３】
次に、期間（Ｄ）に進むと図４Ｄに示すように、走査線ＷＳＬ１０１を低レベルから高レベルに切り換えることで、サンプリング用トランジスタ３Ａが導通状態になる。このとき、映像信号線ＤＴＬ１０１は基準電位Ｖoにある。よって、駆動用トランジスタ３Ｂのゲート電位Ｖgは、導通したサンプリング用トランジスタ３Ａを通じて映像信号線ＤＴＬ１０１の基準電位Ｖoとなる。これと同時に、駆動用トランジスタ３Ｂのソース電位Ｖsは即座に低電位Ｖcc_Lに固定される。以上により、駆動用トランジスタ３Ｂのソース電位Ｖsが映像信号線ＤＴＬの基準電位Ｖoより十分低い電位Ｖcc_Lに初期化（リセット）される。具体的には、駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖgs（ゲート電位Ｖgとソース電位Ｖsの差）が駆動用トランジスタ３Ｂの閾電圧Ｖthより大きくなるように、電源供給線ＤＳＬ１０１の低電位Ｖcc_L（第２電位）を設定する。
【００２４】
次に、閾値補正期間（Ｅ）に進むと、図４（Ｅ）に示すように、電源供給線ＤＳＬ１０１の電位が低電位Ｖcc_Lから高電位Ｖcc_Hに遷移し、駆動用トランジスタ３Ｂのソース電位Ｖsが上昇を開始する。やがて、駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖgsが閾電圧Ｖthとなったところで、電流がカットオフする。このようにして、駆動用トランジスタ３Ｂの閾電圧Ｖthに相当する電圧が、保持容量３Ｃに書き込まれる。これが閾電圧補正動作である。このとき、電流が専ら保持容量３Ｃ側に流れ、発光部３Ｄ側には流れないようにするため、発光部３Ｄがカットオフとなるように共通接地配線３Ｈの電位を設定しておく。
【００２５】
期間（Ｆ）に進むと、図４Ｆに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａが一旦オフ状態になる。このとき、駆動用トランジスタ３Ｂのゲートｇはフローティングになるが、ゲート−ソース間電圧Ｖgsは駆動用トランジスタ３Ｂの閾電圧Ｖthに等しいためカットオフ状態であり、ドレイン電流Ｉdsは流れない。
【００２６】
続いて、期間（Ｇ）に進むと、図４Ｇに示すように、映像信号線ＤＴＬ１０１の電位が基準電位Ｖoからサンプリング電位（信号電位）Ｖinに遷移する。これにより、次のサンプリング動作及び移動度補正動作の準備が完了する。
【００２７】
サンプリング期間／移動度補正期間（Ｈ）に入ると、図４Ｈに示すように、走査線ＷＳＬ１０１が高電位側に遷移して、サンプリング用トランジスタ３Ａがオン状態となる。したがって、駆動用トランジスタ３ｂのゲート電位Ｖgは信号電位Ｖinとなる。ここで、発光部３Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるため、駆動用トランジスタ３Ｂのドレイン電流Ｉdsは発光部の容量成分３Ｉに流れ込み、充電を開始する。したがって、駆動用トランジスタ３Ｂのソース電位Ｖsは上昇を開始し、やがて、駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖgsは、Ｖin−Ｖo＋Ｖth−ΔＶとなる。このようにして、信号電位Ｖinのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖinが高いほどＩdsは大きくなり、ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。Ｖinを一定とした場合、駆動用トランジスタ３Ｂの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると、移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが出来る。
【００２８】
最後に、発光期間（Ｉ）になると、図４Ｉに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａはオフ状態となる。これにより、駆動用トランジスタ３Ｂのゲートｇは映像信号線ＤＴＬ１０１から切り離される。同時にドレイン電流Ｉdsが発光部３Ｄを流れ始める。これにより、発光部３Ｄのアノード電位は駆動電流Ｉdsに応じて上昇する。上昇量をＶelと表す。発光部３Ｄのアノード電位の上昇は、即ち、駆動用トランジスタ３Ｂのソース電位Ｖsの上昇に他ならない。駆動用トランジスタ３Ｂのソース電位Ｖsが上昇すると、保持容量３Ｃのブートストラップ動作により、駆動用トランジスタ３Ｂのゲート電位Ｖgも連動して上昇する。ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中、駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖgsは、Ｖin−Ｖo＋Ｖth−ΔＶで一定に保持される。
【００２９】
図５は、サンプリング期間／移動度補正期間（Ｈ）における、走査線電位波形及び映像信号線電位波形を示す模式図である。上側の波形は図３Ａに示したライトスキャナ１０４から遠い側（遠側）で観測される波形を表しており、下側は逆にライトスキャナ１０４に近い側（近側）で観測される波形を表している。遠側では走査線電位（即ち、制御信号パルス）の波形が配線容量や配線抵抗の影響で大きく鈍り劣化している。これに対し近側では制御信号パルスは走査線の配線容量や配線抵抗の影響をあまり受けないため、波形は劣化していない。一方、映像信号線電位については、遠側および近側共に信号源である水平セレクタ１０３から同じ距離なので、波形に差が無い。
【００３０】
ここで、移動度補正時間は、映像信号線電位が信号電位にある時間幅と制御信号パルスの両者が重なった範囲で決まる。特に本発明は映像信号線が信号電位にある時間幅の中に入るように制御信号パルス幅ｔを細めに決めているため、結果的に移動度補正時間ｔ１は制御信号パルス幅ｔで決まる。正確には、制御信号パルスが立ち上がってサンプリング用トランジスタがオンしてから、同じく制御信号パルスが立下がってサンプリング用トランジスタがオフするまでの時間となる。図示する様に、オンタイミングはサンプリング用トランジスタ３Ａのソース電位（即ち、映像信号線電位）に対して同じくサンプリング用トランジスタ３Ａのゲート電位（即ち、走査線電位）がサンプリング用トランジスタの閾電圧Ｖth（３Ａ）を超えた時となる。逆にサンプリング用トランジスタのオフタイミングは、そのゲート電位がソース電位に比べて丁度Ｖth（３Ａ）を下回った時となる。よって移動度補正時間は図示する様に、波形が大きく鈍る遠側でｔ1になる一方、波形があまり鈍らない近側でｔ2となる。ここで波形が大きく鈍って劣化する遠側では、近側に比べてサンプリング用トランジスタのオンタイミングが後方にずれるが、オフタイミングも後方にシフトする。したがって、両者の差で決まる移動度補正時間ｔ1は結局近側の移動度補正時間ｔ2とあまり変わらないことになる。
【００３１】
また、サンプリング用トランジスタ３Ａによって最終的にサンプリングされる信号電位（サンプリング電位）は、丁度サンプリング用トランジスタ３Ａがオフになった時の映像信号線電位で与えられる。図から明らかなように、近側及び遠側共にサンプリング電位Ｖ1，Ｖ2は信号電位Ｖinとなり差はない。この様に、本発明では遠側と近側でサンプリングされる映像信号線電位Ｖ1，Ｖ2はほとんど差は無い。さらに、移動度補正時間ｔ1，ｔ2についてもほとんど差は無視できる程度である。これにより、本発明にかかる表示装置は画面の左右で輝度差が現れることが無く、シェーディングは抑制され良好な画質の表示装置を得ることが出来る。
【００３２】
図６は、同じくサンプリング期間／移動度補正期間（Ｈ）で観測される走査線電位波形及び映像信号線電位波形を示している。但し図面上半分は、水平セレクタ１０３から離れた画面下側で観測される波形を表しており、下半分は同じく水平セレクタ１０３に近い画面上側で観測される波形を表している。制御信号パルスの波形（走査線電位波形）は画面の上下で同じ位置を取っているため差は無い。一方、映像信号線電位は画面上側に比べて画面下側が配線容量や配線抵抗の影響で遅延している。しかしながら映像信号線に現れる信号電位波形が遅延しても、制御信号パルスが映像信号線が信号電位にある時間幅に入っている限り、サンプリング電位や移動度補正時間にほとんど差は無い。図から明らかなように、画面下側と上側で、サンプリングされる映像信号線電位Ｖ1，Ｖ2はほぼ等しい。また、移動度補正時間ｔ1及びｔ2もほぼ等しくなる。これにより、画面の上側と下側との間の輝度差は抑制され、良好な画質の表示装置を得ることが出来る。
【００３３】
図７Ａは図３Ｂに示した表示装置の駆動方法の参考例を表しており、理解を容易にするため図４Ａのタイミングチャートと同じフォーマットを採用している。異なる点はサンプリング期間／移動度補正期間の制御方式である。図７Ａに示すように、この参考例では、サンプリング期間／移動度補正期間（Ｆ）は、映像信号線が基準電位Ｖoから信号電位Ｖinに立上がった時点から走査線が高電位から低電位に立下がる時点までとしている。
【００３４】
図７Ａに示した参考例の動作方法を、さらに図７Ｂ〜図７Ｇを参照して説明する。先ず図７Ｂに示すように発光期間（Ｂ）では、電源供給線ＤＳＬ１０１が高電位Ｖcc_H（第１電位）にあり、駆動用トランジスタ３Ｂが駆動電流Ｉdsを発光部３Ｄに供給している。図示する様に、駆動電流Ｉdsは高電位Ｖcc_Hにある電源供給線ＤＳＬ１０１から駆動用トランジスタ３Ｂを介して発光部３Ｄを通り、共通接地配線３Ｈに流れ込んでいる。
【００３５】
続いて、期間（Ｃ）に入ると図７Ｃに示すように、電源供給線ＤＳＬ１０１を高電位Ｖcc_Hから低電位Ｖcc_Lに切り換える。これにより、電源供給線ＤＳＬ１０１はＶcc_Lまで放電され、さらに、駆動用トランジスタ３Ｂのソース電位ＶsはＶcc_Lに近い電位まで遷移する。電源供給線ＤＳＬ１０１の配線容量が大きい場合は比較的早いタイミングで電源供給線ＤＳＬ１０１を高電位Ｖcc_Hから低電位Ｖcc_Lに切り換えると良い。この期間（Ｃ）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
【００３６】
次に、期間（Ｄ）に進むと図７Ｄに示すように、走査線ＷＳＬ１０１を低レベルから高レベルに切り換えることで、サンプリング用トランジスタ３Ａが導通状態になる。このとき映像信号線ＤＴＬ１０１は基準電位Ｖoにある。よって駆動用トランジスタ３Ｂのゲート電位Ｖgは導通したサンプリング用トランジスタ３Ａを通じて映像信号線ＤＴＬ１０１の基準電位Ｖoとなる。これと同時に駆動用トランジスタ３Ｂのソース電位Ｖsは即座に低電位Ｖcc_Lに固定される。以上により駆動用トランジスタ３Ｂのソース電位Ｖsが映像信号線ＤＴＬの基準電位Ｖoより十分低い電位Ｖcc_Lに初期化（リセット）される。具体的には、駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖgs（ゲート電位Ｖgとソース電位Ｖsの差）が駆動用トランジスタ３Ｂの閾電圧Ｖthより大きくなるように、電源供給線ＤＳＬ１０１の低電位Ｖcc_L（第２電位）を設定する。
【００３７】
次に、閾値補正期間（Ｅ）に進むと図７（Ｅ）に示すように、電源供給線ＤＳＬ１０１の電位が低電位Ｖcc_Lから高電位Ｖcc_Hに遷移し、駆動用トランジスタ３Ｂのソース電位Ｖsが上昇を開始する。やがて駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖgsが閾電圧Ｖthとなったところで電流がカットオフする。このようにして駆動用トランジスタ３Ｂの閾電圧Ｖthに相当する電圧が保持容量３Ｃに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら保持容量３Ｃ側に流れ、発光部３Ｄ側には流れないようにするため、発光部３Ｄがカットオフとなるように共通接地配線３Ｈの電位を設定しておく。
【００３８】
次に、サンプリング期間／移動度補正期間（Ｆ）に進むと、図７Ｆに示すように、第１のタイミングで映像信号線ＤＴＬ１０１の電位が基準電位Ｖoから信号電位Ｖinに遷移し、駆動用トランジスタ３Ｂのゲート電位ＶgはＶinとなる。このとき発光部３Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるため駆動用トランジスタ３Ｂのドレイン電流Ｉdsは発光部の容量成分３Ｉに流れ込む。これにより、発光部の容量成分３Ｉは充電を開始する。よって駆動用トランジスタ３Ｂのソース電位Ｖsは上昇を開始し、第２のタイミングで駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖgsは、Ｖin−Ｖo＋Ｖth−ΔＶとなる。このようにして信号電位Ｖinのサンプリングと補正量ΔＶの調整が行われる。Ｖinが高いほどＩdsは大きくなり、ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行える。また、Ｖinを一定とした場合、駆動用トランジスタ３Ｂの移動度μが大きいほどΔＶの絶対値も大きくなる。換言すると、移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。
【００３９】
最後に発光期間（Ｇ）になると、図７Ｇに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａはオフ状態となる。これにより、駆動用トランジスタ３Ｂのゲートｇは映像信号線ＤＴＬ１０１から切り離される。同時にドレイン電流Ｉdsが発光部３Ｄを流れ始める。これにより、発光部３Ｄのアノード電位は駆動電流Ｉdsに応じて上昇する。上昇量をＶelと表す。発光部３Ｄのアノード電位の上昇は、即ち、駆動用トランジスタ３Ｂのソース電位Ｖsの上昇に他ならない。駆動用トランジスタ３Ｂのソース電位Ｖsが上昇すると、保持容量３Ｃのブートストラップ動作により、駆動用トランジスタ３Ｂのゲート電位Ｖgも連動して上昇する。ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量Ｖelに等しくなる。故に、発光期間中駆動用トランジスタ３Ｂのゲート−ソース間電圧ＶgsはＶin−Ｖo＋Ｖth−ΔＶで一定に保持される。
【００４０】
図８は、図７Ａに示した参考例で、サンプリング期間／移動度補正期間（Ｆ）に観測される走査線電位波形及び映像信号線電位波形を表している。理解を容易にするため、図５に示した表記と同じフォーマットを採用している。図８の上側は画面のライトスキャナ１０４から遠く離れた側（遠側）で観測される波形を表しており、下側は画面のライトスキャナ１０４に近い側（近側）で観測される波形を表している。図示する様に、近側では配線抵抗と配線容量が小さいため走査線電位（制御信号パルス）は劣化しない。これに対し遠側は配線抵抗と配線容量が大きいため走査線電位（制御信号パルス）は大きく鈍って劣化する。一方、映像信号線電位は供給元の水平セレクタ１０３から等しい距離をとっているため、パルスの劣化の差は少ない。画面の近側と遠側で走査線電位の波形劣化が異なるため、近側と遠側でサンプリングされる映像信号線電位Ｖ1，Ｖ2に差が生じている。さらに移動度補正時間についても遠側と近側でｔ1とｔ2のように差が生じている。画面の遠側では走査線パルスの波形劣化が激しいため、サンプリング電位Ｖ1は大きくなり移動度補正時間ｔ1も長くなる傾向になる。これに対し画面の近側では制御信号パルスの波形劣化がほとんどない為、サンプリング電位Ｖ2及び移動度補正時間ｔ2共に設計値に近い値となる。この様に画面のライトスキャナに近い側と遠い側（即ち、画面の左右）でサンプリング電位や移動度補正時間が異なると画面の左右で輝度差が生じ、シェーディングとして視認される。
【００４１】
最後に図９〜図１１Ｃを参照して閾電圧補正動作、移動度補正動作及びブートストラップ動作につき更に説明する。図９は、駆動用トランジスタの電流電圧特性を示すグラフである。特に、駆動用トランジスタが飽和領域で動作しているときのドレイン−ソース間電流（ドレイン電流）Ｉdsは、Ｉds＝（１／２）・μ・（Ｗ／Ｌ）・Ｃox・（Ｖgs−Ｖth）2で表される。ここで、μは移動度を示し、Ｗはゲート幅を表し、Ｌはゲート長を表し、Ｃoxは単位面積あたりのゲート酸化膜容量を示す。このトランジスタ特性式から明らかなように、閾電圧Ｖthが変動すると、Ｖgsが一定であっても、ドレイン−ソース間電流Ｉdsが変動する。ここで、本発明にかかる画素は、前述したように発光時のゲート−ソース間電圧ＶgsがＶin−Ｖo＋Ｖth−ΔＶで表されるため、これを上述のトランジスタ特性式に代入すると、ドレイン−ソース間電流Ｉdsは、Ｉds＝（１／２）・μ・（Ｗ／Ｌ）・Ｃox・（Ｖin−Ｖo−ΔＶ）2で表されることになり、閾電圧Ｖthに依存しない。結果として、閾電圧Ｖthが製造プロセスにより変動しても、ドレイン−ソース間電流Ｉdsは変動せず、有機ＥＬデバイスの発光輝度も変動しない。
【００４２】
何ら対策を施さないと、図９に示すように閾電圧がＶthのときＶgsに対応する駆動電流がＩdsとなるのに対し、閾電圧Ｖth’のとき同じゲート電圧Ｖgsに対応する駆動電流Ｉds’はＩdsと異なってしまう。
【００４３】
図１０Ａは同じく駆動用トランジスタの電流電圧特性を示すグラフである。移動度がμとμ’で異なる２個の駆動用トランジスタについて、それぞれ特性カーブを挙げてある。グラフから明らかなように、移動度がμとμ’で異なると、一定のＶgsであってもドレイン−ソース間電流がＩdsとＩds’のようになり、変動してしまう。
【００４４】
図１０Ｂは、映像信号線電位のサンプリング時及び移動度補正時における画素の動作を説明するもので、理解を容易にするため、発光部３Ｄの容量成分３Ｉも表してある。映像信号線電位のサンプリング時、サンプリング用トランジスタ３Ａはオン状態であるため、駆動用トランジスタ３Ｂのゲート電位Ｖgは映像信号線電位Ｖinとなり、駆動用トランジスタ３Ｂのゲート−ソース間電圧ＶgsはＶin−Ｖo＋Ｖthになる。このとき、駆動用トランジスタ３Ｂはオン状態となり、さらに、発光部３Ｄはカットオフ状態であるため、ドレイン−ソース間電流Ｉdsが発光部の容量成分３Ｉに流れ込む。ドレイン−ソース間電流Ｉdsが発光部の容量成分３Ｉに流れ込むと、発光部の容量成分３Ｉは充電を開始し、発光部３Ｄのアノード電位（したがって、駆動用トランジスタ３Ｂのソース電位Ｖs）が上昇を開始する。駆動用トランジスタ３Ｂのソース電位ＶsがΔＶだけ上昇すると、駆動用トランジスタ３Ｂのゲート−ソース間電圧ＶgsはΔＶだけ減少する。これが負帰還による移動度補正動作であり、ゲート−ソース間電圧Ｖgsの減少量ΔＶは、ΔＶ＝Ｉds・ｔ／Ｃelで決定され、ΔＶが移動度補正のためのパラメータとなる。ここで、Ｃelは発光部の容量成分３Ｉの容量値を示し、ｔは移動度補正期間を示す。
【００４５】
図１０Ｃは、移動度補正時における駆動用トランジスタ３Ｂの動作点を説明するグラフである。製造プロセスにおける移動度μ，μ’のばらつきに対して、上述した移動度補正をかけることによって最適の補正パラメータΔＶ及びΔＶ’が決定され、駆動用トランジスタ３Ｂのドレイン−ソース間電流Ｉds及びＩds’が決定される。仮に移動度補正をかけないと、ゲート−ソース間電圧Ｖgsに対して、移動度がμとμ’で異なると、これに応じてドレイン−ソース間電流もＩds0とＩds0’で違ってしまう。これに対処するため移動度μ及びμ’に対してそれぞれ適切な補正ΔＶ及びΔＶ’をかけることで、ドレイン−ソース間電流がＩds及びＩds’となり、同レベルとなる。図１０Ｃのグラフから明らかなように、移動度μが高いとき補正量ΔＶが大きくなる一方、移動度μ’が小さいとき補正量ΔＶ’も小さくなるように、負帰還をかけている。
【００４６】
図１１Ａは、有機ＥＬデバイスで構成される発光部３Ｄの電流−電圧特性を示すグラフである。発光部３Ｄに電流Ｉelが流れるとき、アノード−カソード間電圧Ｖelは一意的に決定される。図４Ｉに示したように発光期間中、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａがオフ状態になると、発光部３Ｄのアノードは駆動用トランジスタ３Ｂのドレイン−ソース間電流Ｉdsで決定されるアノード−カソード間電圧Ｖel分だけ上昇する。
【００４７】
図１１Ｂは、発光部３Ｄのアノード電位上昇時における駆動用トランジスタ３Ｂのゲート電位Ｖgとソース電位Ｖsの電位変動を示すグラフである。発光部３Ｄのアノード上昇電圧がＶelのとき、駆動用トランジスタ３ＢのソースもＶelだけ上昇し、保持容量３Ｃのブートストラップ動作により駆動用トランジスタ３ＢのゲートもＶel分上昇する。この為、ブートストラップ前に保持された駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖgs＝Ｖin−Ｖo＋Ｖth−ΔＶは、ブートストラップ後もそのまま保持される。また、発光部３Ｄの経時劣化によりそのアノード電位が変動しても、駆動用トランジスタ３Ｂのゲート−ソース間電圧は常にＶin−Ｖo＋Ｖth−ΔＶで一定に保持される。
【００４８】
図１１Ｃは、図１０Ｂで説明した本発明の画素構成に、寄生容量７Ａ及び７Ｂを付加した回路図である。この寄生容量７Ａ及び７Ｂは駆動用トランジスタ３のゲートｇに寄生している。前述したブートストラップ動作能力は保持容量の容量値をＣs、寄生容量７Ａ，７Ｂの容量値をそれぞれＣw，Ｃpとした場合に、Ｃs／（Ｃs＋Ｃw＋Ｃp）で表され、これが１に近いほどブートストラップ動作能力が高い。つまり発光部３Ｄの経時劣化に対する補正能力が高いことを示している。本発明では駆動用トランジスタ３Ｂのゲートｇに接続する素子数を最小限にとどめており、Ｃpをほとんど無視できる。したがって、ブートストラップ動作能力はＣs／（Ｃs＋Ｃw）で表され、限りなく１に近いことになり、発光部３Ｄの経時劣化に対する補正能力が高いことを示している。
【００４９】
図１２は、本発明にかかる表示装置の他の実施形態を示す模式的な回路図である。理解を容易にするため、図３Ｂに示した先の実施形態と対応する部分には対応する参照番号を付してある。異なる点は、図３Ｂに示した実施形態がＮチャネル型のトランジスタを用いて画素回路を構成しているのに対し、図１２の実施形態はＰチャネル型のトランジスタを用いて画素回路を構成していることである。図１２の画素回路も、図３Ｂに示した画素回路とまったく同様に閾電圧補正動作、移動度補正動作及びブートストラップ動作を行うことが出来る。
【図面の簡単な説明】
【００５０】
【図１】一般的な画素構成を示す回路図である。
【図２】図１に示した画素回路の動作説明に供するタイミングチャートである。
【図３Ａ】本発明にかかる表示装置の全体構成を示すブロック図である。
【図３Ｂ】本発明にかかる表示装置の実施形態を示す回路図である。
【図４Ａ】図３Ｂに示した実施形態の動作説明に供するタイミングチャートである。
【図４Ｂ】同じく動作説明に供する回路図である。
【図４Ｃ】同じく動作説明に供する回路図である。
【図４Ｄ】同じく動作説明に供する回路図である。
【図４Ｅ】同じく動作説明に供する回路図である。
【図４Ｆ】同じく動作説明に供する回路図である。
【図４Ｇ】同じく動作説明に供する回路図である。
【図４Ｈ】同じく動作説明に供する回路図である。
【図４Ｉ】同じく動作説明に供する回路図である。
【図５】同じく動作説明に供する波形図である。
【図６】同じく動作説明に供する波形図である。
【図７Ａ】表示装置の駆動方法の参考例を示すタイミングチャートである。
【図７Ｂ】参考例の動作説明に供する回路図である。
【図７Ｃ】同じく参考例の動作説明に供する回路図である。
【図７Ｄ】同じく参考例の動作説明に供する回路図である。
【図７Ｅ】同じく参考例の動作説明に供する回路図である。
【図７Ｆ】同じく参考例の動作説明に供する回路図である。
【図７Ｇ】同じく参考例の動作説明に供する回路図である。
【図８】同じく参考例の動作説明に供する波形図である。
【図９】駆動用トランジスタの電流−電圧特性を示すグラフである。
【図１０Ａ】同じく駆動用トランジスタの電流−電圧特性を示すグラフである。
【図１０Ｂ】本発明にかかる表示装置の動作説明に供する回路図である。
【図１０Ｃ】同じく動作説明に供する波形図である。
【図１１Ａ】発光部の電流−電圧特性を示すグラフである。
【図１１Ｂ】駆動用トランジスタのブートストラップ動作を示す波形図である。
【図１１Ｃ】本発明にかかる表示装置の動作説明に供する回路図である。
【図１２】本発明にかかる表示装置の他の実施形態を示す回路図である。
【符号の説明】
【００５１】
１００…表示装置、１０１…画素（表示素子）、１０２…画素アレイ部、１０３…水平セレクタ、１０４…ライトスキャナ、１０５…電源スキャナ、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量、３Ｄ…発光部
【図１】
0004984715.tif 000002
【図２】
0004984715.tif 000003
【図３Ａ】
0004984715.tif 000004
【図３Ｂ】
0004984715.tif 000005
【図４Ａ】
0004984715.tif 000006
【図４Ｂ】
0004984715.tif 000007
【図４Ｃ】
0004984715.tif 000008
【図４Ｄ】
0004984715.tif 000009
【図４Ｅ】
0004984715.tif 000010
【図４Ｆ】
0004984715.tif 000011
【図４Ｇ】
0004984715.tif 000012
【図４Ｈ】
0004984715.tif 000013
【図４Ｉ】
0004984715.tif 000014
【図５】
0004984715.tif 000015
【図６】
0004984715.tif 000016
【図７Ａ】
0004984715.tif 000017
【図７Ｂ】
0004984715.tif 000018
【図７Ｃ】
0004984715.tif 000019
【図７Ｄ】
0004984715.tif 000020
【図７Ｅ】
0004984715.tif 000021
【図７Ｆ】
0004984715.tif 000022
【図７Ｇ】
0004984715.tif 000023
【図８】
0004984715.tif 000024
【図９】
0004984715.tif 000025
【図１０Ａ】
0004984715.tif 000026
【図１０Ｂ】
0004984715.tif 000027
【図１０Ｃ】
0004984715.tif 000028
【図１１Ａ】
0004984715.tif 000029
【図１１Ｂ】
0004984715.tif 000030
【図１１Ｃ】
0004984715.tif 000031
【図１２】
0004984715.tif 000032