(57)【特許請求の範囲】
【請求項１】
画像資料から生成された係数につき同時に第１符号化手続および第２符号化手続を実施するための符号化回路であって、
前記係数をリーディングおよびバッファリングするとともに、同時に第１符号化係数および第２符号化係数を出力し、前記第１符号化係数が前記係数の順序を前記第１符号化手続で調整することによって生成され、かつ前記第２符号化係数が前記係数の順序を前記第２符号化手続で調整することによって生成されるリード／ライト制御回路と；
第１エントロピー符号器であり、前記リード／ライト制御回路に接続され、前記第１エントロピー符号器が前記第１符号化係数を受信して、前記第１符号化係数に対して第１符号化手続を実施するとともに、第１符号化済みストリームデータを出力する第１エントロピー符号器と；
第２エントロピー符号器であり、前記リード／ライト制御回路に接続され、前記第２エントロピー符号器が前記第２符号化係数および正規化信号を受信して、前記第２符号化係数に対して第２符号化手続を実施し、かつ第２符号化済みストリームデータを出力する第２エントロピー符号器と；
バッファーデバイスであり、前記第１エントロピー符号器および前記第２エントロピー符号器に接続されて、前記バッファーデバイスが前記第１符号化済みストリームデータおよび前記第２符号化済みストリームデータをバッファーするとともに、交互に前記第１符号化済みストリームデータおよび前記第２符号化済みストリームデータを出力するバッファーデバイスと；
正規化係数決定ユニットであり、前記リード／ライト制御回路に接続され、前記正規化係数決定ユニットが前記符号化係数を正規化し、前記正規化符号化係数がゼロかどうかを判断して判断結果を生成するとともに、判断結果に従って正規化信号を前記第２エントロピー符号器へ出力する正規化係数決定ユニットと
を含むことを特徴とする符号化回路。
【請求項２】
前記第１符号化手続および前記第２符号化手続がそれぞれHD Photo仕様のTILE_HIGHPASSおよびTILE_FLEXBITSに適合する係数エントロピー符号化手続であることを特徴とする請求項１記載の符号化回路。
【請求項３】
前記第１エントロピー符号器が更に前記正規化符号化係数の第１ビットセクションを受信するとともに、前記第２エントロピー符号器が更に前記正規化符号化係数の第２ビットセクションを受信し、前記正規化符号化係数が前記第１ビットセクションおよび前記第２ビットセクションを含むことを特徴とする請求項１記載の符号化回路。
【請求項４】
前記第１ビットセクションが前記正規化符号化係数の複数の最上位ビット（MSBs）であり、前記第２ビットセクションが前記正規化符号化係数の複数の最下位ビット（LSBs）であることを特徴とする請求項３記載の符号化回路。
【請求項５】
前記第１エントロピー符号器が更に適応制御信号を前記リード／ライト制御回路へ返送して前記適応化走査を調整するものであることを特徴とする請求項１記載の符号化回路。
【請求項６】
前記リード／ライト制御回路が係数バッファーを含むとともに、前記第１エントロピー符号器および前記第２エントロピー符号器が同時に前記係数バッファーを介して前記符号化係数の異なる位置でデータを読み取るものであることを特徴とする請求項１記載の符号化回路。
【請求項７】
前記符号化係数が異なる順序中の２つの係数アレイに保存され、前記符号化係数が前記した２つの係数アレイの１つに適応化走査順序で保存されるとともに、前記したもう１つの係数アレイ中に固定化走査順序で保存されるものであることを特徴とする請求項６記載の符号化回路。
【請求項８】
前記リード／ライト制御回路が更に適応化走査位置発生器を含み、前記符号化係数が前記固定化走査順序で係数アレイに保存され、前記符号化係数が前記固定化走査順序で読み取られる時、前記リード／ライト制御回路が前記固定化走査順序で前記係数アレイを読み取り、前記符号化係数が前記第２エントロピー符号器へ提供されるとともに、前記符号化係数が前記適応化走査順序で読み取られる時、前記適応化走査位置発生器が適応化走査順序を係数位置に変換し、かつ前記リード／ライト制御回路が前記係数アレイから前記係数位置にある前記係数を読み取ってから前記係数を前記第１エントロピー符号器に提供するものであることを特徴とする請求項６記載の符号化回路。
【請求項９】
前記リード／ライト制御回路が更に適応化走査位置発生器を含み、前記符号化係数が前記適応化走査順序で係数アレイに保存され、前記符号化係数が前記適応化走査順序で読み取られる時、前記リード／ライト制御回路が前記適応化走査順序で前記係数アレイを読み取り、前記符号化係数が前記第１エントロピー符号器へ提供されるとともに、前記符号化係数が前記固定化走査順序で読み取られる時、前記適応化走査位置発生器が前記固定化走査順序を固定化走査係数位置へ変換するように逆操作をし、かつ前記リード／ライト制御回路が前記係数アレイから前記固定化走査係数位置にある前記係数を読み取ってから前記係数を前記第２エントロピー符号器へ提供するものであることを特徴とする請求項６記載の符号化回路。
【請求項１０】
前記係数バッファーがマルチポートSRAM（Multi-port Static Random Access Memory）であることを特徴とする請求項６記載の符号化回路。
【請求項１１】
前記係数バッファーが複数のバッファーおよび２つのマルチプレクサーを含むものであることを特徴とする請求項６記載の符号化回路。
【請求項１２】
エントロピー符号化方法であり：
エントロピー符号化に使用するために符号化係数をバッファリングするとともに、同時に第１符号化係数および第２符号化係数を提供し、前記第１符号化係数が前記符号化係数につき適応化走査を実施することにより獲得され、かつ前記第２符号化係数が前記符号化係数につき固定化走査を実施することにより獲得されるステップ（ａ）と；
前記第１符号化係数に従って第１符号化手続を実施するとともに、第１符号化ストリームデータを出力し、かつ同時に、正規化信号を受信して、前記第２符号化係数および前記正規化信号に従って第２符号化手続を実施するとともに、第２符号化ストリームデータを出力するステップ（ｂ）と；
前記第１符号化ストリームデータならびに前記第２符号化ストリームデータをバッファリングするとともに、前記第１符号化ストリームデータおよび前記第２符号化ストリームデータを交互に出力するステップ（ｃ）と
を含むことを特徴とするエントロピー符号化方法。
【請求項１３】
前記第１符号化手続および前記第２符号化手続がそれぞれHD Photo仕様のTILE_HIGHPASSおよびTILE_FLEXBITSに適合する係数エントロピー符号化手続であることを特徴とする請求項１２記載のエントロピー符号化方法。
【請求項１４】
前記第１符号化手続が完了した後、前記適応化走査を調整するための適応制御信号が産生されることを特徴とする請求項１２記載のエントロピー符号化方法。
【請求項１５】
前記ステップ（ａ）が：
前記符号化係数を係数バッファーにバッファリングするとともに、異なる位置にある前記係数バッファーを読み取って前記第１符号化係数および第２符号化係数を再生することを含むことを特徴とする請求項１２記載のエントロピー符号化方法。
【請求項１６】
前記符号化係数が異なる順序で２つの係数アレイに保存され、前記符号化係数が適応化走査順序で前記した２つの係数アレイの１つに保存されるとともに固定化走査順序で前記したもう１つの係数アレイに保存されることを特徴とする請求項１５記載のエントロピー符号化方法。
【請求項１７】
前記符号化係数をバッファリングするステップが更に：
前記符号化係数を前記固定化走査順序で係数アレイに保存し、前記符号化係数が前記固定化走査順序で読み取られる時、前記係数アレイが前記固定化走査順序で読み取られて前記第２符号化係数として前記符号化係数が提供されるとともに、前記符号化係数が前記適応化走査順序で読み取られる時、前記適応化走査順序が前記適応化走査位置発生手続を介して係数位置に変換されてから、前記係数位置にある前記係数が前記係数アレイから読み取られ、かつ前記第１符号化係数として提供されることを含むことを特徴とする請求項１５記載のエントロピー符号化方法。
【請求項１８】
前記符号化係数をバッファリングするステップが更に：
前記符号化係数を前記適応化走査順序で係数アレイに保存し、前記符号化係数が前記適応化走査順序で読み取られる時、前記係数アレイが前記適応化走査順序で読み取られて前記第１符号化係数として提供されるとともに、前記符号化係数が前記固定化走査順序で読み取られる時、前記固定化走査順序が適応化走査位置発生手続の逆方向走査を介して係数位置へ変換されてから、前記係数位置にある前記係数が前記係数アレイから読み取られ、かつ前記第２符号化係数として提供されることを含むことを特徴とする請求項１５記載のエントロピー符号化方法。
【請求項１９】
画像資料から生成された係数につき同時に第１符号化手続および第２符号化手続を実施するための符号化回路であって、
前記係数をリーディングおよびバッファリングするとともに、同時に第１符号化係数および第２符号化係数を出力し、前記第１符号化係数が前記係数の順序を前記第１符号化手続で調整することによって生成され、かつ前記第２符号化係数が前記係数の順序を前記第２符号化手続で調整することによって生成されるリード／ライト制御回路と；
第１エントロピー符号器であり、前記リード／ライト制御回路に接続され、前記第１エントロピー符号器が前記第１符号化係数を受信し、前記第１符号化係数に対して複数の第１符号化手続を実施するとともに、複数の第１符号化ストリームデータを出力する第１エントロピー符号器と；
第２エントロピー符号器であり、前記リード／ライト制御回路に接続され、前記第２エントロピー符号器が前記第２符号化係数および正規化信号を受信し、前記第２符号化係数に対して第２符号化手続を実施するとともに、第２符号化ストリームデータを出力する第２エントロピー符号器と；
バッファーデバイスであり、前記第１エントロピー符号器および前記第２エントロピー符号器に接続され、前記バッファーデバイスが前記第１符号化ストリームデータおよび前記第２符号化ストリームデータをバッファーするとともに、前記第１符号化ストリームデータおよび前記第２符号化ストリームデータを交互に出力するバッファーデバイスと；
正規化係数決定ユニットであり、前記リード／ライト制御回路に接続され、前記正規化係数決定ユニットが前記符号化係数を正規化し、前記正規化符号化係数がゼロかどうかを判断して判断結果を生成するとともに、判断結果に従って正規化信号を前記第２エントロピー符号器へ出力する正規化係数決定ユニットとを含み、
第１符号化手続がHD Photo仕様のTILE_DCとTILE_LOWPASSとTILE_HIGHPASSとに適合する係数エントロピー符号化手続であるとともに、前記第２符号化手続がHD Photo仕様のTILE_FLEXBITSに適合する係数エントロピー符号化手続であることを特徴とする符号化回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、情報処理装置およびその操作方法とに関し、特に、TILE_HIGHPASSおよびTILE_FLEXBITSを同時に符号化できる符号化回路およびエントロピー符号化方法に関するものである。
【背景技術】
【０００２】
一般的な画像圧縮方法は、図１に示したように、元の画像データを符号化ストリーム（encoded stream）へ変換および符号化する。画像圧縮方法は、以下のステップを含む。先ず、ステップ１１０中、ダウンサンプリングおよび色彩空間変換（Downsampling & Color Space Transform）が実施される。そして、ステップ１２０中、重複変換（Lapped Transform = LT）が行われる。次に、ステップ１３０中、量子化（Quantization）および係数予測（Coefficient Prediction）が実施されるとともに、コード化ブロックパターン（Coded Block Pattern）が発生される。その後、ステップ１４０中、適応化走査（Adaptive Scan）およびエントロピーコーディング（Entropy Coding）を行って符号化ストリームを生成する。
【０００３】
Joint Photographic Experts Group(JPEG)基準を実例として挙げれば、画像が先ずYCbCr色彩空間に変換されてから、離散コサイン変換（Discrete Cosine Transform）および量子化が行われ、DC係数に対して予測微分（Prediction Differentiation）が実施されて、最後に、係数がジグザグ走査順序（Zigzag scanning order）でランレングス符号化（Run-length encoding）へと走査されるとともに、可変長コード化（Variable Length Coding）が実施されて符号化手続が完了する。
【０００４】
米国マイクロソフト（Microsoft）社により提供された新しい静止画像圧縮フォーマット（Static Image compression Format）は、HD Photo Formatと呼ばれ、JPEG基準として検討中であるとともに、暫定的にJPEG-XRと命名されている。HD Photo Formatによれば、４＊４ブロックというユニットのLT(Lapped Transform)が独立したブロックによる反ブロック効果（de-blocking effect）を回避するために採用され、重複フィルター（Overlap Filter）が先ずブロック接合点で４＊４ブロックに対して実施されるとともに、コア変換（Core Transform）が４＊４ブロックに対して実施され、さらにリフト構造（Lift Structure）が重複フィルタリングおよびコア変換のいずれにも採用されて、無損失圧縮（Lossless Compression：「可逆圧縮」とも言う）を保証している。
【０００５】
図２は、HD Photo Formatに従う重複フィルター変換およびコア変換を説明する流れ図である。これらの技術は、「Reversible Overlap Operator for Efficient Lossless Data Compression」という題名の米国特許No. 2006/013682および「Efficient Coding and Decoding of Transform Blocks」という題名の米国特許No. 2007/0036223に開示されている。上記HD Photo Formatは、これらの技術を採用し、そのうち、図２中に示した２次元入力データ（2-D Input Data）が分割（タイル張り配置）され（tiled）、前方LT(Forward Overlap Filter Transform：図２に斜線で表示)が独立したブロックによる反ブロック効果を回避するために実施される。その後、ブロック変換（即ち、HD Photo Core Transform = PCT）が元の分割（タイル張り配置）されたブロックに対して行われ、１個のDC係数（DC Coefficient）と１５個のAC係数（AC Coefficient）とを獲得する。このHD Photo Formatにより２レベル変換が採用されているので、DC係数が１ブロックに結合されるとともに、重複フィルター変換およびブロック変換が再び実施される。
【０００６】
リフト構造（Lift Structure）が上記した重複フィルター変換およびコア変換に採用されて無損失圧縮（Lossless Compression）を保証する。リフト構造の各ステップが完全に可逆的（Reversible）であることから、もしも無損失圧縮変換領域の信号が符号化手続に採用されれば、復号手続期間に可逆的コア変換およびその後の重複フィルター変換を実施することにより元の画像と正確に同一な画像を獲得できる。HD Photo Format中、第１レベル重複フィルター変換および第２レベル重複フィルター変換を実施するかどうかは、自己決定することができる。DC係数ならびにAC係数が量子化され（Quantization）、エントロピー符号化（Entropy Coding）され、パケット化されて（Packetization）圧縮されたビットストリーム（Compressed Bitstream）を獲得する。
【０００７】
HD Photo仕様とJPEG基準との間には、多くの差異がある。差異には、HD Photo Formatが大きい画素値範囲を受け入れできること及び自己定義YCoCg色彩空間・自己定義２レベルLT操作・自己定義係数予測を採用することを含む。図３は、HD Photo Formatに従って２レベル変換を行うことにより得られた結果を示す図面である。エントロピー符号化部分中、係数が異なる変換位置に基づいて異なるタイプに分類できる。例えば、符号３１０は、第１レベル変換を介して得られたマクロブロック（Macroblock）を意味し、符号３２０は、第１レベル変換を介して得られた結果をバッファリングするための全てのDC値を意味する。次に、第２レベル変換が実施されて、符号３３０で示されるLOWPASSブロックの内容が第２レベル変換を介して得られた結果となる。全ての変換の結果がDC, LOWPASS, HIGHPASS, FLEXBITSを含む４つの異なるデータに分けられるとともに、画像が上記データに基づいて符号化される。
【０００８】
図３に示すように、マクロブロック（Macroblock）３１０は、変換・量子化・係数予測プロセスを介して得られ、そのうち、マクロブロック３１０が１６のマイクロブロック（Microblocks）を含み、各マイクロブロックが４＊４の係数を有する。これらの係数には、１個のDCブロックTile_DCおよび１５個のAC係数が含まれ、かつ、これらのAC係数がTile_HIGHPASSおよびTile_FLEXBITSに属する係数である。全てのDCブロックTile_DCが第１レベル変換を介して符号３２０で示される４＊４ブロックに集積される。符号３３０は、１個のDC係数および図中にLPで示される１５個のLOWPASSブロック（Tile_LOWPASS）を含む。
【０００９】
DCブロックTile_DC中の係数が先ず正規化（Normalization）されてから符号化される。最初に、コード化ブロックパターン（Coded Block Pattern）が、正規化された係数がゼロであるか否かに基づいて生成されるとともに、符号化される。次に、正規化された係数が自己定義適応（Adaptive）可変長コーディングを介して符号化される。最後に、正規化された係数の余剰ビットが固定長コーディングを介して符号化されるとともに、固定長コーディングを介して符号化された係数の正負が、係数がゼロかどうかに基づき決定される。
【００１０】
LOWPASSブロックTile_LOWPASSの符号化は、Tile_DCの符号化と類似している。係数が正規化された後、先ず、４＊４ブロック中１５個の全ての係数がゼロであるかどうかに基づいて、コード化ブロックパターンが生成されるとともに、符号化される。次に、正規化された係数が適応化走査（Adaptive Scan）順序を介してランレングス符号化へ変換されるとともに、適応可変長コーディングが実施される。正規化された係数の余剰ビットが固定長コーディングを介して、固定化走査様式に基づき符号化される。係数がゼロでなく正規化された係数がゼロである時に、係数の正負に対して固定長符号化も同様に実施される。
【００１１】
HIGHPASS ブロックTile_HIGHPASSおよびFLEXBITS ブロックTile_FLEXBITSの符号化は、Tile_LOWPASSの符号化と類似しており、AC係数が符号化され、Tile_HIGHPASS中のストリームがコード化ブロックパターンおよび正規化係数コーディングを含み、Tile_FLEXBITS中のストリームが正規化の余剰ビットおよび幾つかの係数の正負の固定長コーディングを含む。
【００１２】
HD Photo Formatは、２つの異なるストリームフォーマット：空間モード（Spatial Mode）および周波数モード（Frequency Mode）を提供する。空間モードは、従来のコーディングと同じであり、マクロブロックが接続され、各マクロブロックが先ずDCタイルTile_DCおよびLOWPASSタイルTile_LOWPASSのストリーム、即ち圧縮されたストリームを有する。そして、各ブロックのコーディングがHIGHPASSタイルTile_HIGHPASSおよびFLEXBITS タイルTile_FLEXBITSの順序で接続される。
【００１３】
もう１つのストリームフォーマットは、周波数モードであり、タイル（Tiles）が集積される。４つの異なるタイル（Tile）がそれぞれマクロブロックコーディングの順序に符号化されるとともに、タイルのこれら４タイプのストリームが接続される。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上記したHD Photo Formatのコーディング過程に従い、もしHD Photo Formatのエントロピー符号化（Entropy Encoding）がハードウェアで実行されれば、１つの正規化操作が１つの係数に対して実施されるので、正規化された係数および正規化過程の余剰ビットのいずれも符号化されなければならず、操作を必要とするブロック数量が増大するとともに、プロセス効率が低下する。これらの過程中、HIGHタイルTILE_HIGHPASSとFLEXBITSタイルTILE_FLEXBITSとが全てのAC係数を符号化し、HD Photo formatの画像係数の９０％を占めることが最も時間を費やすものとなる。
【課題を解決するための手段】
【００１５】
そこで、この発明の目的は、画像資料から生成された係数につき同時に第１符号化手続および第２符号化手続を実施する符号化回路を提供することにある。符号化回路がリード／ライト制御回路と第１エントロピー符号器および第２エントロピー符号器とバッファーデバイスと正規化係数決定ユニットとを含む。リード／ライト制御回路が画像資料から生成された係数をリーディングおよびバッファリングするとともに、同時に第１符号化係数および第２符号化係数を出力し、第１符号化係数が係数の順序を第１符号化手続で調整することによって生成され、かつ第２符号化係数が係数の順序を第２符号化手続で調整することによって生成される。第１エントロピー符号器がリード／ライト制御回路に接続される。第１エントロピー符号器が第１符号化係数を受信し、第１符号化係数に対して第１符号化手続を実施するとともに、第１符号化ストリームデータを出力する。第２エントロピー符号器が、リード／ライト制御回路に接続され、第２符号化係数および正規化信号を受信するとともに、第２符号化ストリームデータを出力する。バッファーデバイスが、第１エントロピー符号器および第２エントロピー符号器に接続され、第１符号化ストリームデータおよび第２符号化ストリームデータをバッファーし、かつ第１符号化ストリームデータおよび第２符号化ストリームデータを交互に出力する。正規化係数決定ユニットが、リード／ライト制御回路に接続され、符号化係数を正規化し、正規化符号化係数がゼロかどうかを判断して判断結果を生成するとともに、判断結果に従って正規化信号を第２エントロピー符号器へ出力する。
【００１６】
この発明の実施形態に従い、第１符号化手続および第２符号化手続がそれぞれHD Photo仕様のTILE_HIGHPASSおよびTILE_FLEXBITSに適合する係数エントロピー符号化手続である。
【００１７】
この発明は、エントロピー符号方法を提供する。その方法が以下のステップを含む。最初に、エントロピー符号化を実施するために使用される符号化係数がバッファーされるとともに、第１符号化係数および第２符号化係数が同時に提供され、符号化係数につき適応化走査を行うことによって第１符号化係数が獲得され、かつ符号化係数につき固定化走査を行うことによって第２符号化係数が獲得される。次に、第１符号化手続が第１符号化係数に従い第１符号化係数に対して実施されるとともに、第１符号化ストリームデータを出力する。同時に、正規化信号が受信され、かつ第２符号化手続が第２符号化係数および正規化信号に従い第２符号化係数に対して実施されて、第２符号化ストリームデータを出力する。第１符号化ストリームデータおよび第２符号化ストリームデータがバッファーされてから交互に出力される。
【発明の効果】
【００１８】
この発明は、HD Photo formatのTILE_HIGHPASSおよびTILE_FLEXBITSのいずれも同時に符号化して、ハードウェア符号化操作に必要とされる時間量を削減することができる。TILE_HIGHPASSおよびTILE_FLEXBITSが同一の係数を符号化し、両者の違いは、係数が異なる走査順序および正規化後に発生する異なるビットセクションであり、そのうち、TILE_HIGHPASSが前セクション、例えば、最上位ビット（Most Significant bits = MSB）セクションを生成し、TILE_FLEXBITSが後セクション、例えば、最下位ビット（Least Significant bits = LSB）セクションを生成するとともに、正規化された係数は、前後セクションの組成からなるものである。従って、この発明中、２つのポートを有するバッファーがTILE_HIGHPASSおよびTILE_FLEXBITSにより符号化される係数に割り当てられ、異なる位置の係数がTILE_HIGHPASSおよびTILE_FLEXBITSにより同時に読み取られることができる。TILE_HIGHPASSおよびTILE_FLEXBITSを符号化できる回路ならびに２つのストリームを同時に書き込むことのできるストリームバッファーを組み合わせて、２つのタイルが同時に符号化できるので、ハードウェア符号化に要する時間を削減することができる。そして、符号化過程を介して生成される異なるタイプのストリームが、画像全体が符号化された後、周波数モードのストリームフォーマットとして統合されて、HD Photo formatに適合するストリームを生成する。
【発明を実施するための最良の形態】
【００１９】
以下、この発明を実施するための最良の形態を図面に基づいて説明する。
図４は、この発明の実施形態にかかるTILE_HIGHPASSおよびTILE_FLEXBITSハードウェア構造を同時に符号化できる符号化回路を示すブロック図である。図４Ａおよび図４Ｂは、それぞれリアルタイム正規化操作または先行正規化操作を遂行することにより、正規化係数決定ユニット中に結果を保存する、この発明の実施形態にかかる同時にTILE_HIGHPASSおよびTILE_FLEXBITSビットストリームを符号化できる符号化回路を示すブロック図である。符号化回路４００は、係数をリーディングおよびバッファリングするためのリード／ライト（リードまたはライト）制御回路４１０と、リード／ライト制御回路４１０に接続されたTILE_HIGHPASSエントロピー符号器（Entropy Encoder）４２０およびTILE_FLEXBITSエントロピー符号器４３０と、正規化係数（Normalized Coefficient）決定ユニット４４０と、TILE_HIGHPASSおよびTILE_FLEXBITSビットストリームバッファー（Bitstream Buffer）４５０とを含む。
【００２０】
符号化回路４００中、エントロピー符号化に要する時間量は、TILE_HIGHPASS符号化およびTILE_FLEXBITS符号化を一緒に行うことにより削減される。HD Photo formatの符号化過程期間に、上記した２つの符号化の処理時間は、画像全体の処理時間の９０％以上を占める。従って、この発明中の構成が採用されれば、処理効率が向上するとともに、処理時間を削減することができる。
【００２１】
TILE_HIGHPASS符号化およびTILE_FLEXBITS符号化は、異なる係数走査順序を有しており、TILE_HIGHPASSが適応化走査（Adaptive Scan）で、TILE_FLEXBITSが固定化走査（Fixed Scan）である。この実施形態中、リード／ライト制御回路４１０が２つの現行符号化順序を受け入れるとともに、それぞれの走査順序に基づき、それぞれコーディングを正確な係数位置に変換し、かつリード／ライト制御回路４１０が正確な係数位置から必要とされる係数を読み取るとともに、係数を次レベルの符号器に提供する。
【００２２】
リード／ライト制御回路４１０は、HD Photo仕様に適合する適応化走査位置発生器４１１および係数バッファー４１５を含み、リード／ライト制御回路４１０は、下記する方法のいずれかを介しても正確な位置からの読み取り及び正確な位置への書き込みができる。
【００２３】
１つの方法に従えば、係数が係数バッファー４１５に書き込まれる時、係数が２つの係数アレイに異なる順序で保存され、係数が係数アレイの１つに適応化走査順序でもう１つの係数アレイに固定化走査順序で保存される。従って、係数を読み取る時、係数を順序に対応する２つの係数アレイからそれぞれ読み取ることができる。
【００２４】
他の方法に従えば、係数が係数バッファー４１５に書き込まれる時、係数が固定化走査順序で１つの係数アレイに保存される。従って、固定化走査順序で係数を読み取る時、リード／ライト制御回路４１０は、係数アレイから固定化走査順序で直接読み取ることができる。同時に、適応化走査順序で係数を読み取る時、適応化走査位置発生器４１１が適応化走査順序を係数位置に変換するので、リード／ライト制御回路４１０は、係数位置から係数を読み取る。このようにして、リード／ライト制御回路４１０は、２つの係数位置を係数アレイから同時に読み取ることができる。
【００２５】
更に別の方法に従えば、係数が係数バッファー４１５に書き込まれる時、係数が適応化走査順序で１つの係数アレイに保存される。従って、適応化走査順序で読み取る時、リード／ライト制御回路４１０は、係数アレイを直接読み取ることができる。同時に、固定化走査順序で係数を読み取る時、逆方向適応化走査位置発生器４１１が固定化走査順序を適応化走査順序、即ち係数位置に変換し、リード／ライト制御回路４１０が係数アレイから２つの係数位置において係数を読み取る。
【００２６】
係数バッファー４１５は、少なくとも２つの異なる位置で同時に係数を読み取ることができなければならない。この発明の実施形態中、係数バッファー４１５は、静的ランダムアクセスメモリー（Static Random Access Memory = SRAM）のようなメモリーまたは２つのマルチプレクサーを備えるバッファーにより実現される。
【００２７】
HD Photo仕様中、TILE_FLEXBITSは、符号化のために、最大で係数の最後の１５ビットを使用する。従って、この発明の範囲内において、係数の最後の１５ビットにおいて２つの係数の同時読み取りを支援さえすれば良い。
【００２８】
TILE_FLEXBITS中の係数の正負を符号化するかどうかを決定するため、この実施形態中、係数が正規化された後、TILE_FLEXBITSの必要に従ってその係数がゼロであるか否かを決定できる回路（即ち、図４中の正規化係数決定ユニット４４０）が、上記した機能を達成するために採用される。決定結果は、信号４４２によりTILE_FLEXBITSエントロピー符号器４３０へ伝送される。
【００２９】
正規化された係数がゼロかどうかを決定するための回路は、異なる方法に従って実現できる。例えば、この発明の実施形態中、別のバッファーが提供され、係数情報が係数バッファー４１５へ書き込まれる時、係数が計算されるとともに、リアルタイムで固定化走査により書き込まれる。係数が正規化され、かつ正規化された係数がゼロかどうかが決定される。符号化過程期間、正規化された係数がゼロかどうかは、バッファー中のデータを読み取ることにより理解することができる。
【００３０】
この発明の実施形態中、正規化された係数がゼロかどうかを決定するための回路は、いずれも正規化係数決定ユニット４４０中に配置された操作回路およびバッファーを含む。正規化係数決定ユニット４４０の操作回路は、正規化操作を実行でき、かつバッファーは、正規化操作の結果を保存できる。
【００３１】
他の方法に従えば、TILE_FLEXBITSエントロピー符号器４３０に提供される係数は、係数バッファー４１５から直接読み取るとともに、正規化された係数がゼロかどうか決定される。
【００３２】
TILE_HIGHPASSエントロピー符号器４２０がリード／ライト制御回路４１０により出力され、TILE_HIGHPASSエントロピー符号化に適した、適応化走査順序で獲得される係数４１２（図４中のCoeff_0）を受信するとともに、TILE_HIGHPASSエントロピー符号器４２０がTILE_HIGHPASSエントロピー符号化手続を係数４１２に基づいて実施する。また、TILE_HIGHPASSエントロピー符号化手続が完了した後、TILE_HIGHPASSエントロピー符号器４２０が走査様式を調整するために制御信号４２２（図４中のIndex_0）をリード／ライト制御回路４１０へ出力する。TILE_HIGHPASSエントロピー符号化の結果が信号４２４を介してビットストリームバッファー４５０へ伝送される。
【００３３】
TILE_FLEXBITSエントロピー符号器４３０がリード／ライト制御回路４１０により出力され、TILE_FLEXBITSエントロピー符号化に適した、固定化走査順序で獲得される係数４１４（図４中のCoeff_1）および正規化された係数がゼロかどうかを表示するための信号４４２を受信するとともに、TILE_FLEXBITSエントロピー符号器４３０が係数４１４ならびに信号４４２に基づいてTILE_FLEXBITSエントロピー符号化手続を実行する。TILE_FLEXBITSエントロピー符号化で得られた結果は、信号４３４を介してビットストリームバッファー４５０へ伝送される。TILE_FLEXBITSエントロピー符号器４３０が、正確な位置での読み取り及び正確な位置への書き込みのために、制御信号４３２（図４中のIndex_1）をリード／ライト制御回路４１０へ出力して、適応化走査位置発生器４１１および係数バッファー４１５間の上記した操作を達成する。
【００３４】
TILE_HIGHPASSエントロピー符号器４２０およびTILE_FLEXBITSエントロピー符号器４３０が同時に生成された２つのコードの処理を同時に行う時、この実施形態中、同時に２つのコードに接続できるとともにストリームバッファーに２つのストリームを書き込めるビットストリームバッファー４５０が採用される。ビットストリームバッファー４５０は、２つ以上のSRAMまたはバッファーで実現することができる。
【００３５】
上記した条件が満たされる時、TILE_HIGHPASSおよびTILE_FLEXBITSが同時に符号化を実施できるとともに、一時的に接続されたストリームをビットストリームバッファー４５０に保存する。
【００３６】
最後に、出力回路が交互にビットストリームバッファー４５０中のデータをメモリーに書き込むために使用される。TILE_DCおよびTILE_LOWPASSを実施できる他の回路によって符号化が一旦完了すれば、４つのストリームが接続されてHD Photo formatの周波数モード中の符号化ストリーム処理が完了する。
【００３７】
正規化係数決定ユニット４４０は、正規化操作を実施できる操作回路と正規化結果を保存するためのバッファーとを含む。図４Ａは、この発明の実施形態にかかるリアルタイム正規化操作を遂行することにより同時にTILE_HIGHPASSおよびTILE_FLEXBITSハードウェア構造を符号化できる符号化回路を示すブロック図である。リード／ライト制御回路４１０により出力され、固定化走査順序で獲得されるとともに、TILE_FLEXBITSエントロピー符号化に適した係数４１４（図４中のCoeff_1）をTILE_FLEXBITSエントロピー符号器４３０が受信した時、係数４１４（Coeff_1）が同時に正規化係数決定ユニット４４０へ伝送されてリアルタイム正規化操作を実行する。そして、正規化係数決定ユニット４４０が正規化係数がゼロかどうかを表示する結果を信号４４２を介してTILE_FLEXBITSエントロピー符号器４３０へ伝送する。
【００３８】
図４Ｂは、正規化操作の別の実施形態を示しており、係数が正規化係数決定ユニット４４０へ直接入力されるとともに、正規化操作の結果が正規化係数決定ユニット４４０に保存される。TILE_FLEXBITSエントロピー符号器４３０が制御信号４３２（Index_1）をリード／ライト制御回路４１０へ出力し、それにより適応化走査位置発生器４１１および係数バッファー４１５間の正確な位置での読み取り及び書き込み操作を行うことができる。同時に、正確な位置で正規化結果を読み取るとともに、正規化結果を信号４４２を介してTILE_FLEXBITSエントロピー符号器４３０へ伝送するために、TILE_FLEXBITSエントロピー符号器４３０が制御信号４３２を正規化係数決定ユニット４４０へ伝送する。
【００３９】
図５Ａは、上記実施形態中に記述した同時にTILE_HIGHPASSおよびTILE_FLEXBITSを符号化できる回路を採用するエントロピー符号器を示すブロック図であり、HIGHPASSタイルTILE_HIGHPASSおよびFLEXBITSタイルTILE_FLEXBITSを同時に符号化できるエントロピー符号化回路５００が提供される。
【００４０】
エントロピー符号化回路５００は、係数をリーディングおよびバッファリングするためのリード／ライト制御回路５１０の適応化走査位置発生器５１１および係数バッファー５１５を含むとともに、エントロピー符号化回路５００が更にTILE_DC、TILE_LOWPASSおよびTILE_HIGHPASSを処理するエントロピー符号器５２０と、TILE_FLEXBITSエントロピー符号器５３０と、正規化係数決定ユニット５４０と、バッファーデバイス５６０と、出力回路５７０と、メモリーユニット５８０とを含む。バッファーデバイス５６０がTILE_DC、TILE_LOWPASSおよびTILE_HIGHPASSビットストリームバッファー５６２とTILE_FLEXBITSビットストリームバッファー５６４とを含む。出力回路５７０がマルチプレクサー５７２とメモリー書き込みユニット５７４とを含む。
【００４１】
係数バッファー５１５は、異なる位置で同時に２つの係数バッファーを読み取れるとともに、係数５１２（図５Ａ中のCoeff_0）および係数５１４（図５Ａ中のCoeff_1）を異なる位置でエントロピー符号器５２０およびTILE_FLEXBITSエントロピー符号器５３０へそれぞれ出力する。この発明の別の実施形態中、係数バッファー５１５は、複数のバッファーおよび２つのマルチプレクサーで実現できる。
【００４２】
リード／ライト制御回路５１０は、HD Photo formatに適合する適応化走査位置発生器５１１を使用して、係数を読み取るために適応化走査順序を係数位置に変換する。図５Ａに示すように、適応化走査位置発生器５１１がエントロピー符号器５２０から制御信号５２２を受信するとともに、アドレス信号Addr_0を調整し、かつ適応化走査位置発生器５１１がアドレス信号Addr_0に基づいて対応する係数（Coeff_0）を読み取る。
【００４３】
この実施形態中、TILE_FLEXBITS中の係数の正負を符号化するかどうかを決定するために、それが正規化された後で、TILE_FLEXBITSの必要性に基づいて読み取られた係数がゼロかどうかを決定することができる回路が、上記した機能を達成するために採用される、即ち、正規化係数決定ユニット５４０が正規化された係数がゼロかどうかを決定するために採用される。この実施形態中、正規化係数決定ユニット５４０は、複数のバッファーと１つのマルチプレクサーとで実現できる。係数が係数バッファー５１５に書き込まれた時、バッファーの内容が正規化された係数がゼロかどうかを決定できるとともに、決定結果をTILE_FLEXBITSエントロピー符号器５３０へ伝送する。
【００４４】
エントロピー符号器５２０は、TILE_DC、TILE_LOWPASSおよびTILE_HIGHPASSエントロピー符号化を実施できる符号器であるとともに、制御信号５２２を適応化走査位置発生器５１１へ出力して走査様式を調整する。TILE_FLEXBITSエントロピー符号器５３０は、TILE_FLEXBITSエントロピー符号化を実施できる符号器であるとともに、TILE_FLEXBITSエントロピー符号器５３０は、係数と、正規化された係数がゼロかどうかと、正規化された係数とに基づいて、固定長符号化を実施することができる。
【００４５】
TILE_FLEXBITSエントロピー符号器５３０がアドレス制御信号５３２（図５Ａ中のAddr_1）をリード／ライト制御回路５１０へ出力し、それにより、適応化走査位置発生器５１１および係数バッファー５１５間の正確な位置で読み取り及び書き込み操作を行うことができる。同時に、正確な位置で正規化結果を読み取るとともに、正規化結果をTILE_FLEXBITSエントロピー符号器５３０へ伝送するために、TILE_FLEXBITSエントロピー符号器５３０がアドレス制御信号５３２（Addr_1）を正規化係数決定ユニット５４０へ伝送する。
【００４６】
また、エントロピー符号器５２０およびTILE_FLEXBITSエントロピー符号器５３０の符号化結果は、信号５２４および信号５３４を介して、それぞれバッファーデバイス５６０へ伝送される。バッファーデバイス５６０は、同時に２つの符号化結果を書き込むことのできるビットストリームバッファーであり、かつ、バッファーデバイス５６０は、TILE_DC、TILE_LOWPASSおよびTILE_HIGHPASS符号化結果を保存するビットストリームバッファー５６２と、TILE_FLEXBITS符号化結果を保存するビットストリームバッファー５６４とを含む。
【００４７】
この発明の別の実施形態中、バッファーデバイス５６０は、２つのSRAMのような２つのメモリーで実現でき、２つのSRAMの１つがTILE_DC、TILE_LOWPASSおよびTILE_HIGHPASSの符号化ストリームを保存し、もう１つのSRAMがTILE_FLEXBITSの符号化ストリームを保存する。
【００４８】
出力回路５７０は、マルチプレクサー５７２とメモリー書き込みユニット５７４とから構成できる。マルチプレクサー５７２の２つの入力端は、線路５６３，５６５を介してビットストリームバッファー５６２，５６４に接続されている。マルチプレクサー５７２の出力は、メモリー書き込みユニット５７４へ伝送される。メモリー書き込みユニット５７４の出力５７５は、メモリーユニット５８０へ伝送される。出力回路５７０は、ビットストリームバッファー５６２，５６４に保存されたデータを交互に読み取るとともに、データをメモリーユニット５８０へ出力する。即ち、毎回、出力回路５７０は、ビットストリームバッファー５６２，５６４の１つだけからデータを読み取り、ビットストリームバッファー５６２，５６４中に保存されたデータを交互に全てのデータが読み取られるまで読み取る。
【００４９】
画像圧縮方法に基づき、HD Photo formatの色彩空間変換、重複変換、量子化、係数予測を介して処理された係数は、係数バッファー５１５中に固定化走査順序で書き込まれる。同時に、正規化された係数がゼロかどうかを記録するために、係数が計算され、正規化係数決定ユニット５４０中のバッファーに書き込まれる。次に、この実施形態中、エントロピー符号器５２０がコード化ブロックパターンおよび正規化された係数に基づいてTILE_DCおよびTILE_LOWPASS符号化を実施するとともに、符号化結果をバッファーデバイス５６０に保存する。
【００５０】
同時に、エントロピー符号器５２０およびTILE_FLEXBITSエントロピー符号器５３０が同時にそれぞれTILE_HIGHPASS符号化およびTILE_FLEXBITS符号化を実施するとともに、符号化結果をバッファーデバイス５６０に保存し、かつ出力回路５７０がバッファーデバイス５６０のビットストリームバッファー５６２，５６４中のビットストリームデータを交互にメモリーユニット５８０へ出力する。最後に、異なるタイルに属するメモリーユニット５８０中の４つのストリームが周波数モードに再結合されて、HD Photo formatの符号化を完了する。
【００５１】
正規化係数決定ユニット５４０は、正規化操作を実施する操作回路と、正規化結果を保存するバッファーとを含む。この実施形態中、係数が正規化係数決定ユニット５４０へ直接入力されるとともに、正規化結果が正規化係数決定ユニット５４０中に保存される。TILE_FLEXBITSエントロピー符号器５３０がアドレス制御信号５３２（Addr_1）を係数バッファー５１５へ出力して、それによって、TILE_FLEXBITSエントロピー符号器５３０および係数バッファー５１５間の正確な位置で読み取り及び書き込み操作が実施できる。同時に、アドレス制御信号５３２（Addr_1）が正規化係数決定ユニット５４０へ伝送されて、正確な位置で正規化結果が読み取られるとともに、正規化結果がTILE_FLEXBITSエントロピー符号器５３０へ伝送される。
【００５２】
図５Ｂは、この発明の別の実施形態にかかるリアルタイム正規化実行操作によりTILE_HIGHPASSおよびTILE_FLEXBITSハードウェア構造を符号化する符号化回路を示すブロック図である。TILE_FLEXBITSエントロピー符号器５３０が、リード／ライト制御回路５１０により出力され、固定化走査順序での操作により獲得され、かつTILE_FLEXBITSエントロピー符号化に適した係数５１４（図５Ｂ中のCoeff_1）を受信する時、係数５１４（Coeff_1）が正規化係数決定ユニット５４０へ伝送されてリアルタイム正規化操作を実施する。そして、正規化係数決定ユニット５４０が、正規化された係数がゼロかどうかを決定するとともに、決定結果をTILE_FLEXBITSエントロピー符号器５３０へ伝送する。
【００５３】
以上のごとく、この発明を最良の実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【図面の簡単な説明】
【００５４】
【図１】従来の画像圧縮技術により元の画像データを変換して符号化ストリームに変換する方法を示す流れ図である。
【図２】HD Photo formatに適合する重複フィルター変換およびコア変換を示す流れ図である。
【図３】HD Photo formatにかかる２レベル変換により得られる結果を示す説明図である。
【図４】この発明の実施形態にかかるTILE_HIGHPASSおよびTILE_FLEXBITSハードウェア構造を同時に符号化できる符号化回路を示すブロック図である。
【図４Ａ】この発明の実施形態にかかるリアルタイム正規化操作または先行正規化操作をそれぞれ遂行することにより、この発明にかかる同時にTILE_HIGHPASSおよびTILE_FLEXBITSハードウェア構造を符号化するとともに正規化係数決定ユニット中に結果を保存できる符号化回路を示すブロック図である。
【図４Ｂ】この発明の実施形態にかかるリアルタイム正規化操作または先行正規化操作をそれぞれ遂行することにより、この発明にかかる同時にTILE_HIGHPASSおよびTILE_FLEXBITSハードウェア構造を符号化するとともに正規化係数決定ユニット中に結果を保存できる符号化回路を示すブロック図である。
【図５Ａ】この発明の実施形態にかかる、同時にTILE_HIGHPASSおよびTILE_FLEXBITSハードウェア構造を符号化できるとともに、符号器に適用する符号化回路を示すブロック図である。
【図５Ｂ】この発明の実施形態にかかるリアルタイム正規化操作を遂行することによって同時にTILE_HIGHPASSおよびTILE_FLEXBITSハードウェア構造を符号化できる符号化回路を示すブロック図である。
【符号の説明】
【００５５】
１１０  サンプリングおよび色彩空間変換を行う処理モジュール
１２０  重複変換を行う処理モジュール
１３０  サンプリングおよび色彩空間変換を行う処理モジュール
１４０  量子化および係数予測を行い、かつコード化ブロックパターンを発生する処理モジュール
４００  符号化回路
４１０  リード／ライト制御回路
４２０  TILE_HIGHPASSエントロピー符号器
４３０  TILE_FLEXBITSエントロピー符号器
４４０  正規化係数決定ユニット
４５０  TILE_HIGHPASSおよびTILE_FLEXBITビットストリームバッファー
５００  エントロピー符号化回路
５１０  リード／ライト制御回路
５１１  適応化走査位置発生器
５１５  係数バッファー
５２０  TILE_DCとTILE_LOWPASSとTILE_HIGHPASSとを処理するエントロピー符号器
５３０  TILE_FLEXBITSエントロピー符号器
５４０  正規化係数決定ユニット
５６０  バッファーデバイス
５６２  TILE_DC、TILE_LOWPASSおよびTILE_HIGHPASSビットストリームバッファー
５６４  TILE_FLEXBITビットストリームバッファー
５７０  出力回路
５７２  マルチプレクサー
５７４  メモリー書き込みユニット
５８０  メモリーユニット
【図１】
0004860678.tif 000002
【図２】
0004860678.tif 000003
【図３】
0004860678.tif 000004
【図４】
0004860678.tif 000005
【図４Ａ】
0004860678.tif 000006
【図４Ｂ】
0004860678.tif 000007
【図５Ａ】
0004860678.tif 000008
【図５Ｂ】
0004860678.tif 000009