(57)【特許請求の範囲】
【請求項１】
第１面に第１電極が形成された回路基板と、
第１面に第２電極が形成された電子部品と、
互いに応力の異なる第１導電膜と第２導電膜とを積層してなり、前記第１電極と前記第２電極とを電気的に接続する積層体とを有し、
前記第１導電膜と前記第２導電膜とは共に同じ材料で構成され、且つ前記第１導電膜と前記第２導電膜とは互いに異なるめっき条件で形成されて、前記第１導電膜の応力は引張応力であり、前記第２導電膜の応力は圧縮応力であり、
前記回路基板の前記第１面と前記電子部品の前記第１面とが互いに向き合うように前記回路基板と前記電子部品とを配置させ、
前記第２導電膜を外側にして前記積層体を弧状に湾曲させて、該第２導電膜の一方の端部を前記第１電極に接合し、該第２導電膜の他方の端部を前記第２電極に接合したことを特徴とする電子装置。
【請求項２】
ベース基板の上に、互いに応力の異なる第１導電膜と第２導電膜をこの順に積層してなる積層体を形成する工程と、
基板の第１電極に、前記第２導電膜の一方の端部を接合する工程と、
前記接合の後、前記ベース基板から前記積層体を剥離し、前記応力の違いにより前記積層体を湾曲させる工程と、
電子部品の第２電極に、前記第２導電膜の他方の端部を接合する工程と、
を有することを特徴とする電子装置の製造方法。
【請求項３】
前記積層体を形成する工程は、
前記ベース基板の上に、窓を備えたレジストパターンを形成する工程と、
前記レジストパターンの窓内の前記ベース基板上に、前記第１導電膜と前記第２導電膜とをこの順に形成する工程と、
前記レジストパターンを除去して、前記第１導電膜と前記第２導電膜とを前記ベース基板の上に前記積層体として残す工程とを有することを特徴とする請求項２に記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置とその電子装置の製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話のような携帯機器市場における機器の小型化の要求に伴い、半導体素子を高密度で実装する要求が高まっている。この要求を叶えるべく、半導体素子をフェイスダウンで接続電極を介して回路基板に接続し、狭ピッチと多ピン化を可能とするフリップチップ接合が多用されている。
【０００３】
このフリップチップ接合が進展する一方で、有機樹脂を主体とする回路基板と、シリコンを主体とする半導体素子との熱膨張率差に起因する応力により、接続電極或いは半導体素子内部にクラックが発生し、接続信頼性が低下するという問題がある。
【０００４】
このような回路基板と半導体素子との熱膨張率差を緩和するために、様々な応力緩和構造が提案されている。
【０００５】
例えば、特許文献１では、表面に凹凸が形成された加工基板上にレジストパターンを形成し、そのレジストパターンの窓から露出する加工基板上に、上記の凹凸を反映した屈曲部を備えた微小な導電性接続部を形成して、その導電性接続部で半導体素子と回路基板とを接続する応力緩和構造が提案されている。この構造によれば、熱膨張率差に起因した応力が導電性接続部の屈曲部により緩和されることになる。
【０００６】
しかしながら、この導電性接続部を形成するのに必要な加工基板は、製作コストが高いため、導電性接続部の製造コストを抑えるために繰り返し使用する必要がある。そのため、導電性接続部が加工基板から剥離し易くするための離形材の処理等を管理、維持するコストが高くなるという問題がある。
【０００７】
また、加工基板の表面に凹凸が形成されているため、加工基板上に塗布されたフォトレジストに十分な平坦性が得られず、露光工程においてフォーカスずれが発生し易くなり、微細なレジストパターンを形成するのが困難となる。
【０００８】
これに対し、特許文献２では、Ｓ字状のリードで回路基板と半導体素子とを接続し、そのリードで応力を緩和する応力緩和構造が提案されている。
【０００９】
しかし、この方法では、Ｓ字状のリードとその先端のスポットとを形成するのに露光工程が２回必要となり、工程数が多いという問題がある。更に、そのリードの両端に端子を形成するためにアンダーエッチングを用いているので、エッチング時間等の厳密な制御が必要になると供に、任意形状の端子を形成することができないという不都合もある。
【００１０】
その他に、バネ性が付与されたワイヤバンプにより回路基板と半導体素子とを接続する構造もあるが、この構造ではワイヤバンプを一個ずつ形成していかなければならないため時間がかかる上に、微小なワイヤを狭ピッチで配列させるのが技術的に困難であるという問題がある。
【００１１】
なお、この他にも、本発明に関連する技術が下記の特許文献３〜４にも開示される。
【特許文献１】特開２００３−１８８２０９号公報
【特許文献２】特開平１０−２５６３１４号公報
【特許文献３】特許第２９８６０９５号明細書
【特許文献４】特開平６−２６８０１７号公報
【特許文献５】特開２００５−１６６７３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、電子部品と基板との応力差を簡単に緩和できる電子装置とその製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の一観点によれば、第１面に第１電極が形成された回路基板と、第１面に第２電極が形成された電子部品と、互いに応力の異なる第１導電膜と第２導電膜とを積層してなり、前記第１電極と前記第２電極とを電気的に接続する積層体とを有し、前記第１導電膜と前記第２導電膜とは共に同じ材料で構成され、且つ前記第１導電膜と前記第２導電膜とは互いに異なるめっき条件で形成されて、前記第１導電膜の応力は引張応力であり、前記第２導電膜の応力は圧縮応力であり、前記回路基板の前記第１面と前記電子部品の前記第１面とが互いに向き合うように前記回路基板と前記電子部品とを配置させ、前記第２導電膜を外側にして前記積層体を弧状に湾曲させて、該第２導電膜の一方の端部を前記第１電極に接合し、該第２導電膜の他方の端部を前記第２電極に接合した電子装置が提供される。
【００１４】
また、本発明の別の観点によれば、ベース基板の上に、互いに応力の異なる第１導電膜と第２導電膜をこの順に積層してなる積層体を形成する工程と、基板の第１電極に、前記第２導電膜の一方の端部を接合する工程と、前記接合の後、前記ベース基板から前記積層体を剥離し、前記応力の違いにより前記積層体を湾曲させる工程と、電子部品の第２電極に、前記第２導電膜の他方の端部を接合する工程とを有する電子装置の製造方法が提供される。
【発明の効果】
【００１５】
本発明によれば、第１、第２導電膜の内部応力の違いにより自然に湾曲した積層体により、電子部品と回路基板との熱膨張率差に起因した応力が緩和され、電子部品等にクラックが入る危険性を低減でき、電子部品と回路基板との接続信頼性が向上する。
【００１６】
しかも、その積層体は、第１、第２導電膜の内部応力の違いによって自然に湾曲するので、積層体を湾曲させるための特別な装置が不要で、接続構造を低コストで簡単に得ることができる。
【００１７】
更に、半導体装置の製造工程等において微細加工が可能なレジストパターンの窓内に第１、第２導電膜を成膜することで、これらの導電膜から構成される積層体を微細に形成できると供に、積層体を狭ピッチで配列することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明の実施の形態に係る電子装置について、その製造工程を追いながら説明する。
【００１９】
図１〜図５は、本実施形態に係る電子装置の製造途中の断面図である。
【００２０】
最初に、図１（ａ）に示す断面構造を得るまでの工程について説明する。
【００２１】
まず、金属等よりなるベース基板１０の上に、加熱によって室温時（２０℃）よりも接着性が低下する材料よりなるフィルム、例えば熱発泡テープを離形層１１として貼付する。本実施形態では、この熱発泡テープとして日東電工製のリバアルファを用いる。なお、UV硬化により接着性が低下する材料で離形層１１を構成してもよい。
【００２２】
また、ベース基板１０の材料としては、銅、銅合金、又はステンレスのような金属の他に、シリコン、及びPET(Polyethylene terephthalate)等の有機材料もある。
【００２３】
次いで、スパッタ法により離形層１１の上にシード層１２としてチタン層を厚さ約０．１μmに形成する。なお、チタン層に代えて銅層をシード層１２として形成してもよい。また、シード層１２の成膜方法はスパッタ法に限定されず、蒸着法又は無電解めっきによりシード層１２を形成してもよいし、シード層１２として圧延箔を貼付してもよい。
【００２４】
次に、図１（ｂ）に示すように、シード層１２上にフォトレジストを塗布し、それを露光現像することにより、平面形状が長方形の窓１４ａを備えたレジストパターン１４を形成する。
【００２５】
続いて、図１（ｃ）に示すように、シード層１２に給電を行いがなら、窓１４ａから露出するシード層１２上に電解めっきにより第１金属膜（第１導電膜）１６ａとしてニッケル膜を１０〜１５μmの厚さに形成する。
【００２６】
そのめっき条件は特に限定されない。本実施形態では、次のめっき液組成とめっき条件で第１金属膜１６ａを形成する。
【００２７】
（めっき液組成）
・硫酸ニッケル：２４０〜３００g/リットル
・塩化ニッケル：４５〜５０g/リットル
・ホウ酸：３０〜４０g/リットル
（めっき条件）
・液温：４５〜６０℃
・電流密度：２〜８A/dm2
第１金属膜１６ａの構成材料は引張応力となり易い材料であるのが好ましいが、そのような材料としてはNiの他にFe、Pd、Cu、及びCr、或いはこれらの合金等もある。
【００２８】
また、第１金属膜１６ａの応力の値は、膜厚、めっき液組成、及びめっき条件を変えることにより調節することができる。
【００２９】
次いで、図２（ａ）に示すように、シード層１２から給電を行いながら、第１金属膜１６ａの上に電解めっきにより第２金属膜（第２導電膜）１６ｂとして金膜を厚さ０．０１〜２μmに形成する。
【００３０】
このめっき条件は特に限定されないが、本実施形態では次の条件を採用する。
【００３１】
（めっき液組成）
・亜硫酸金ナトリウム：１０g/リットル
・亜硫酸ナトリウム：２０g/リットル
・リン酸水素ナトリウム：２０g/リットル
・タリウム：０．０１g/リットル
（めっき条件）
・液温：４０〜７０℃
・電流密度：０．１〜３A/dm2
第２金属膜１６ｂの構成材料は圧縮応力となり易い材料であるのが好ましい。そのような材料としては、Auの他に、Zn、Sn、Bi、Co、Ag、及びTiがあり、これらの材料で第２金属膜１６ｂを構成するようにしてもよい。
【００３２】
更に、第１金属膜１６ａと同様に、膜厚、めっき液組成、及びめっき条件を変えることにより、第２金属膜１６ｂの応力の値を調節するようにしてもよい。
【００３３】
この後に、図２（ｂ）に示すように、レジストパターン１４を除去して、第１金属膜１６ａと第２金属膜１６ｂとをベース基板１０の上に積層体１６として残す。
【００３４】
次いで、図２（ｃ）に示すように、積層体１６が形成されていない部分のシード層１２をウエットエッチングにより除去する。シード層１２としてチタン層を形成する場合は、そのエッチング液として例えばフッ化水素と硝酸の混合液が使用される。
【００３５】
続いて、図３（ａ）に示すように、有機樹脂を主体とする回路基板５０を用意し、その回路基板を積層体１６に対向させる。
【００３６】
回路基板５０の主面にはソルダレジスト５３が形成されており、ソルダレジスト５３の開口部の内部には第１電極５１が形成されている。また、その第１電極５１の表面には融点が１３９℃のSn-57Bi合金よりなる導電層５２が形成されている。なお、導電層５２は、Sn-57Bi合金層に限定されず、Au、Cu、Sn、及びSn基合金のいずれかよりなるめっき層や、導電性ペーストであってもよい。
【００３７】
そして、図示のように、積層体１６を構成する第２金属膜１６ｂの一方の端部Aと、回路基板５０の第１電極５１とを位置合わせする。
【００３８】
次に、図３（ｂ）に示すように、導電層５２が溶融する１５０〜１８０℃の温度に導電層５２を加熱しながら、ベース基板１０を回路基板５０に向けて押圧し、導電層５２により積層体１６を第１電極５１に接合する。なお、このときベース基板１０に加える圧力は特に限定されないが、本実施形態では各第１電極５１に０．５〜１０gの圧力が加わるようにする。
【００３９】
続いて、図４（ａ）に示すように、熱発泡テープよりなる離形層１１が発泡する温度（約２００℃）に該離形層１１を加熱しながら、ベース基板１０を回路基板５０の上方に引き上げ、ベース基板１０から積層体１６を剥離する。なお、UV硬化により接着性が低下する材料で離形層１１を構成する場合は、離形層１１にUV照射を行うことでベース基板１０から積層体１６を剥離すればよい。
【００４０】
このように剥離すると、各金属膜１６ａ、１６ｂの応力の違いに起因して、積層体１６が第２金属膜１６ｂを外側にして弧状に湾曲するようになる。
【００４１】
なお、第１金属膜１６ａとシード層１２との密着力が弱い場合には、図２（ｃ）のシード層１２のエッチング工程を省き、本工程でシード層１２から積層体１６を剥離するようにしてもよい。また、シード層１２とベース基板１０の密着力が弱く、同様に本工程で積層体１６が剥離できる場合には、離形層１１を省いてもよい。
【００４２】
次いで、図４（ｂ）に示すように、回路形成面に第２電極６１が形成されたシリコンを主体とする半導体素子（電子部品）６０を用意する。その第２電極６１の上には、Sn-3.5Ag合金よりなる接続端子６２が予め接合されている。接続端子６２の材料は特に限定されず、Au、Cu、Sn、及びSn基合金のいずれかよりなるめっき膜や、導電性ペーストで接続端子６２を構成してもよい。
【００４３】
次いで、接続端子６２の融点である２２１℃以上の温度に該接続端子６２を加熱しながら、フェイスダウンの状態で半導体素子６０を回路基板５０に向けて押圧する。本実施形態では、例えば、一つ当たりの第２電極６１に０．５〜５gの圧力が加わるように半導体素子６０を押圧する。
【００４４】
これにより、積層体１６を構成する第２金属膜１６ｂの他方の端部Bが第２電極６１に接合され、積層体１６によって第１、第２電極５１、６１同士が電気的且つ機械的に接続されたことになる。
【００４５】
なお、上記のように半導体素子６０を押圧するのではなく、半導体素子６０の自重によって積層体１６を第２電極６１に接合するようにしてもよい。その場合は、接続端子６２に予めフラックスを転写しておき、そのフラックスにより接続端子６２を積層体１６に仮付けし、リフロー装置内で接続端子６２をリフローすればよい。
【００４６】
この後は、積層体１６による接続強度を補強するために、図５に示すように、回路基板５０と半導体素子６０との間に封止樹脂７０を流し込む。封止樹脂７０としては、例えば、エポキシ樹脂、或いはシアネートエステル樹脂等を使用できる。なお、封止樹脂７０を予め基板側またはチップ側に供給しておき、接続端子の接合と樹脂封止を同時に行うこともできる。
【００４７】
以上により、本実施形態に係る電子装置の基本構造が完成した。
【００４８】
上記した本実施形態によれば、図５に示したように、半導体素子６０と回路基板５０との熱膨張率差に起因した応力が、湾曲した積層体１６によって緩和されるので、半導体素子６０等にクラックが入る危険性が低減し、半導体素子６０と回路基板５０との接続信頼性が向上する。
【００４９】
しかも、図４（ａ）に示したように、第１、第２金属膜１６ａ、１６ｂの内部応力の違いによって積層体１６が自然に湾曲するので、積層体１６を湾曲させるために特別な装置を必要とせず、接続構造を低コストで簡単に得ることができる。
【００５０】
更に、図１（ｂ）〜図２（ｂ）に示したように、半導体装置の製造工程等において微細加工が可能なレジストパターン１４の窓１４ａ内に各金属膜１６ａ、１６ｂを成膜するので、これらの金属膜から構成される積層体１６を微細に形成できると供に、積層体１６を狭ピッチで配列することが可能となる。
【００５１】
ところで、上記実施形態では、第１金属膜１６ａを引張応力にし、第２金属膜１６ｂを圧縮応力にしたが、各膜１６ａ、１６ｂの応力の組み合わせはこれに限定されない。
【００５２】
例えば、第１金属膜１６ａの応力を上記と同じ引張応力にし、第２金属膜１６ｂの応力を、第１金属膜１６ａの引張応力よりも弱い引張応力にしてもよい。
【００５３】
或いは、第１金属膜１６ａの応力は圧縮応力にし、第２金属膜１６ｂの応力を、第１金属膜１６ａの圧縮応力よりも強い圧縮応力としてもよい。
【００５４】
これらによっても、図４（ａ）のように第２金属膜１６ｂを外側にして弧状に湾曲した積層体１６を得ることができる。
【００５５】
膜の応力の向きはその材料によって略決まる。金属膜１６ａ、１６ｂとして引張応力の膜を形成する場合には、Ni、Cr、Cu、Fe及びPdのいずれか或いはこれらの合金でその膜を形成すればよい。
【００５６】
一方、金属膜１６ａ、１６ｂとして圧縮応力の膜を形成する場合には、Au、Zn、Sn及びBiのいずれか或いはこれらの合金でその膜を形成すればよい。
【００５７】
また、応力の値については、既述のようにめっき液の組成、めっき条件、及び膜厚によって調節することができ、これにより所望の曲率で湾曲した積層体１６を得ることができる。
【００５８】
なお、上記では第１、第２金属膜１６ａ、１６ｂの二層で積層体１６を構成したが、積層数を３層以上としてもよい。
【００５９】
図６は、３層構造の積層体１６の一例を示す拡大断面図である。
【００６０】
この例では、第２金属膜１６ｂの上に更に第３金属膜（第３導電膜）１６ｃを形成している。その第３金属膜１６ｃは、例えば図２（ａ）の状態で、窓１４ａ内の第２金属膜１６ｂの上にめっきにより形成され得る。
【００６１】
第３金属膜１６ｃの応力の向きと値は特に限定されない。
【００６２】
但し、第１〜第３金属膜１６ａ〜１６ｃのそれぞれの応力の値が、第１金属膜１６ａから第３金属膜１６ｃに向かって単調に減少若しくは増大するように、第３金属膜１６ｃの材料やめっき条件等を設定するのが好ましい。このように応力を単調に変化させることで、第１、第２金属膜１６ａ、１６ｂのみで積層体１６を構成する場合と比較して、各膜１６ａ〜１６ｃの応力の違いによってそれらの界面に加わる応力が緩和され、積層体１６の内部にクラックが入る危険性を低減できる。
【００６３】
また、上記では、異種の材料よりなる第１、第２金属膜１６ａ、１６ｂの二層で積層体１６を構成するようにしたが、これら第１、第２金属膜１６ａ、１６ｂを供に同じ材料で構成し、且つそれらを異なるめっき条件で形成することにより、各金属膜１６ａ、１６ｂの応力に違いをもたせ、図４（ａ）のように積層体１６を湾曲させてもよい。
【００６４】
また、第１、第２金属膜１６ａ、１６ｂの一方に代えて、ポリイミドやエポキシ樹脂からなる樹脂膜を形成してもよい。そのような樹脂膜としては、例えば、東レ・デュポン株式会社製のカプトンフィルム等、現在市販されている膜を使用することが可能である。
【００６５】
このような樹脂膜を使用する場合、図１（ａ）の工程において、離形層１１の上にその樹脂層を形成した後、当該樹脂膜の上にレジストパターンを形成する。そして、レジストパターンの窓から露出する樹脂膜の上に無電解めっき法により例えば銅膜又はニッケル膜等の金属膜を形成する。その後、レジストパターンを、その上に形成された金属膜と供に除去することで、樹脂膜と金属膜よりなる積層体が離形層１１の上に形成される。その積層体は、金属膜と樹脂膜との応力の違いにより、金属膜を外側にした状態で図４（ａ）で説明したように湾曲する。
【００６６】
以下に、本発明の特徴を付記する。
【００６７】
（付記１）  第１電極が形成された回路基板と、
第２電極が形成された電子部品と、
互いに応力の異なる第１導電膜と第２導電膜とを積層してなり、前記第１電極と前記第２電極とを電気的に接続する積層体とを有し、
前記積層体を湾曲させて、該第２導電膜の一方の端部を前記第１電極に接合し、該第２導電膜の他方の端部を前記第２電極に接合したことを特徴とする電子装置。
【００６８】
（付記２）  前記第1導電膜は金属からなる第1金属膜、前記第２導電膜は金属からなる第２金属膜であることを特徴とする付記１に記載の電子装置。
【００６９】
（付記３）  前記第１導電膜と前記第２導電膜の少なくとも一方は、Ni、Fe、Pd、Cu、Cr、Au、Sn、Bi、Zn、Co、Ag、及びTiのいずれか、若しくはこれらの合金により構成されることを特徴とする付記２に記載の電子装置。
【００７０】
（付記４）  前記積層体は、前記第２導電膜を外側にして弧状に湾曲していることを特徴とする付記１に記載の電子装置。
【００７１】
（付記５）  前記第１導電膜の応力は引張応力であり、前記第２導電膜の応力は圧縮応力であることを特徴とする付記１に記載の電子装置。
【００７２】
（付記６）  前記第１導電膜の応力は引張応力であり、前記第２導電膜の応力は、前記第１導電膜の前記引張応力よりも弱い引張応力であることを特徴とする付記１に記載の電子装置。
【００７３】
（付記７）  前記第１導電膜の応力は圧縮応力であり、前記第２導電膜の応力は、前記第１導電膜の前記圧縮応力よりも強い圧縮応力であることを特徴とする付記１に記載の電子装置。
【００７４】
（付記８）  前記第２導電膜の上に更に第３導電膜が形成され、前記第１〜第３導電膜におけるそれぞれの応力の値が、前記第１導電膜から前記第３導電膜に向かって単調に減少若しくは増大することを特徴とする付記１に記載の電子装置。
【００７５】
（付記９）  ベース基板の上に、互いに応力の異なる第１導電膜と第２導電膜をこの順に積層してなる積層体を形成する工程と、
基板の第１電極に、前記第２導電膜の一方の端部を接合する工程と、
前記接合の後、前記ベース基板から前記積層体を剥離し、前記応力の違いにより前記積層体を湾曲させる工程と、
電子部品の第２電極に、前記第２導電膜の他方の端部を接合する工程と、
を有することを特徴とする電子装置の製造方法。
【００７６】
（付記１０）  前記ベース基板の上に離形層を形成する工程を更に有し、
前記積層体を形成する工程において、前記離形層の上に前記積層体を形成することを特徴とする付記９に記載の電子装置の製造方法。
【００７７】
（付記１１）  前記離形層の材料として、加熱により室温時よりも接着性が低下する材料を用い、
前記ベース基板から前記積層体を剥離する工程において、前記離形層を加熱することを特徴とする付記１０に記載の電子装置の製造方法。
【００７８】
（付記１２）  前記積層体を形成する工程は、
前記ベース基板の上に、窓を備えたレジストパターンを形成する工程と、
前記レジストパターンの窓内の前記ベース基板上に、前記第１導電膜と前記第２導電膜とをこの順に形成する工程と、
前記レジストパターンを除去して、前記第１導電膜と前記第２導電膜とを前記ベース基板の上に前記積層体として残す工程とを有することを特徴とする付記９に記載の電子装置の製造方法。
【００７９】
（付記１３）  前記第１導電膜と前記第２導電膜とを形成する工程において、該第１導電膜と該第２導電膜とを電解めっきにより形成すると供に、めっき条件、めっき液組成、又は膜厚により前記第１導電膜と前記第２導電膜の応力を調節することを特徴とする付記１２に記載の電子装置の製造方法。
【図面の簡単な説明】
【００８０】
【図１】図１（ａ）〜（ｃ）は、本発明の実施の形態に係る電子装置の製造途中の断面図（その１）である。
【図２】図２（ａ）〜（ｃ）は、本発明の実施の形態に係る電子装置の製造途中の断面図（その２）である。
【図３】図３（ａ）、（ｂ）は、本発明の実施の形態に係る電子装置の製造途中の断面図（その３）である。
【図４】図４（ａ）、（ｂ）は、本発明の実施の形態に係る電子装置の製造途中の断面図（その４）である。
【図５】図５は、本発明の実施の形態に係る電子装置の製造途中の断面図（その５）である。
【図６】図６は、本発明の実施の形態において、三層構造の積層体の一例を示す拡大断面図である。
【符号の説明】
【００８１】
１０…ベース基板、１１…離形層、１２…シード層、１４…レジストパターン、１４ａ…窓、１６ａ〜１６ｃ…第１〜第３金属膜、１６…積層体、５０…回路基板、５１…第１電極、５２…導電層、５３…ソルダレジスト、６０…半導体素子、６１…第２電極、６２…接続端子、７０…封止樹脂。
【図１】
0005034885.tif 000002
【図２】
0005034885.tif 000003
【図３】
0005034885.tif 000004
【図４】
0005034885.tif 000005
【図５】
0005034885.tif 000006
【図６】
0005034885.tif 000007