(57)【特許請求の範囲】
【請求項１】
書換え可能な不揮発性メモリと、
前記不揮発性メモリのアクセス制御と外部インタフェース制御を行うコントローラと、
第１の動作条件から動作が逸脱したか否かを検出する第１検出器と、
前記第１の動作条件よりも厳しい第２の動作条件から動作が逸脱したか否かを検出する第２検出器と、
前記第１検出器が前記第１の動作条件からの逸脱を検出することに応答して前記コントローラにリセットを指示するリセット回路と、を有し、
前記コントローラは、前記第２検出器が前記第２の動作条件からの逸脱を検出することに基づいて内部状態をバックアップすると共に、前記不揮発性メモリの記憶領域に対する外部からのアクセス制限を行う、データ処理回路であって、
前記コントローラは、その動作期間を積算して保持するカウンタを有し、前記カウンタによる積算値が所定値を超えていることを、前記アクセス制限を行う一つの条件とする、データ処理回路。
【請求項２】
書換え可能な不揮発性メモリと、
前記不揮発性メモリのアクセス制御と外部インタフェース制御を行うコントローラと、
第１の動作条件から動作が逸脱したか否かを検出する第１検出器と、
前記第１の動作条件よりも厳しい第２の動作条件から動作が逸脱したか否かを検出する第２検出器と、
前記第１検出器が前記第１の動作条件からの逸脱を検出することに応答して前記コントローラにリセットを指示するリセット回路と、を有し、
前記コントローラは、前記第２検出器が前記第２の動作条件からの逸脱を検出することに基づいて内部状態をバックアップすると共に、前記不揮発性メモリの記憶領域に対する外部からのアクセス制限を行う、データ処理回路であって、
前記不揮発性メモリは、書込み単位の一部の記憶領域に特定のデータを記憶した監視領域を有し前記書込み単位で電気的に書込み可能にされ、
前記コントローラは、前記不揮発性メモリのアクセスに際して前記監視領域から読み出したデータが特定のデータ以外に変化されことを検出することを、前記アクセス制限を行う一つの条件とする、データ処理回路。
【請求項３】
前記コントローラは外部との入出力を制御する入出力制御回路を有し、前記第２検出器が前記第２の動作条件からの逸脱を検出することに基づいて前記入出力制御回路に対する外部入出力制限を行う、請求項１又は２記載のデータ処理回路。
【請求項４】
書換え可能な不揮発性メモリと、
前記不揮発性メモリのアクセス制御と外部インタフェース制御を行うコントローラと、
第１の動作条件から動作が逸脱したか否かを検出する第１検出器と、
前記第１の動作条件よりも厳しい第２の動作条件から動作が逸脱したか否かを検出する第２検出器と、
前記第１検出器が前記第１の動作条件からの逸脱を検出することに応答して前記コントローラにリセットを指示するリセット回路と、を有し、
前記コントローラは、前記第２検出器が前記第２の動作条件からの逸脱を検出することに基づいて内部状態をバックアップすると共に、前記不揮発性メモリの記憶領域に対する外部からのアクセス制限を行う、データ処理回路であって、
前記コントローラは、外部との入出力を制御する入出力制御回路を有し、前記第２検出器が前記第２の動作条件からの逸脱を検出することに基づいて前記入出力制御回路に対する外部入出力制限を行い、且つ、
前記コントローラは、その動作期間を積算して保持するカウンタを有し、前記カウンタによる積算値が所定値を超えていることを、前記外部入出力制限を行う一つの条件とする、データ処理回路。
【請求項５】
書換え可能な不揮発性メモリと、
前記不揮発性メモリのアクセス制御と外部インタフェース制御を行うコントローラと、
第１の動作条件から動作が逸脱したか否かを検出する第１検出器と、
前記第１の動作条件よりも厳しい第２の動作条件から動作が逸脱したか否かを検出する第２検出器と、
前記第１検出器が前記第１の動作条件からの逸脱を検出することに応答して前記コントローラにリセットを指示するリセット回路と、を有し、
前記コントローラは、前記第２検出器が前記第２の動作条件からの逸脱を検出することに基づいて内部状態をバックアップすると共に、前記不揮発性メモリの記憶領域に対する外部からのアクセス制限を行う、データ処理回路であって、
前記コントローラは、外部との入出力を制御する入出力制御回路を有し、前記第２検出器が前記第２の動作条件からの逸脱を検出することに基づいて前記入出力制御回路に対する外部入出力制限を行い、
前記不揮発性メモリは、書込み単位の一部の記憶領域に特定のデータを記憶した監視領域を有し前記書込み単位で電気的に書込み可能にされ、
前記コントローラは、前記不揮発性メモリのアクセスに際して前記監視領域から読み出したデータが特定のデータ以外に変化されことを検出することを、前記外部入出力制限を行う一つの条件とする、データ処理回路。
【請求項６】
前記第１の動作条件は前記データ処理回路の動作仕様上における動作保証条件の一つである、請求項１，２，４，５の何れかに記載のデータ処理回路。
【請求項７】
前記第１検出器及び第２検出器は外部クロック端子から供給されるクロック信号を入力し、第１動作条件は前記クロック信号の周波数が第１周波数帯域の範囲にあることであり、第２動作条件は前記クロック信号の周波数が前記第１周波数帯域内の第２周波数帯域の範囲にあることである、請求項１，２，４，５の何れかに記載のデータ処理回路。
【請求項８】
前記第１検出器及び第２検出器は外部電源端子から供給される電源電圧を入力し、第１動作条件は前記電源電圧が第１電圧範囲にあることであり、第２動作条件は前記電源電圧が前記第１電圧範囲内の第２電圧範囲にあることである、請求項１，２，４，５の何れかに記載のデータ処理回路。
【請求項９】
前記第１検出器及び第２検出器はデータ処理回路の温度を検出し、第１動作条件は前記検出温度が第１温度範囲にあることであり、第２動作条件は前記検出温度が前記第１温度範囲内の第２温度範囲にあることである、請求項１，２，４，５の何れかに記載のデータ処理回路。
【請求項１０】
前記コントローラ及び不揮発性メモリをＩＣカード用マイクロコントローラとして備え、ＩＳＯ７８１６−２の規格に準拠する外部端子を有する、請求項１，２，４，５の何れかに記載のデータ処理回路。
【請求項１１】
サブスクライブ・アイデンティティ・モジュール・カードである、請求項１０記載のデータ処理回路。
【請求項１２】
請求項１１記載のデータ処理回路をサブスクライブ・アイデンティティ・モジュール・カードとして搭載した通信携帯端末装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコントローラを備えたデータ処理回路、例えばＩＣカード又はサブスクライブ・アイデンティティ・モジュール・カードに関し、更にはサブスクライブ・アイデンティティ・モジュール・カードを搭載した通信携帯端末装置に適用して有効な技術に関する。
【背景技術】
【０００２】
ＩＣカードに代表されるデータ処理回路は内部解析（リバース・エンジニアリング）や改変に対する防護力としての耐タンパ性を備える。例えばＩＣカードに適用されるマイクロコントローラ（ＩＣカード用マイクロコントローラ）は耐タンパ性として、電流解析や物理解析のような外部攻撃から、マイクロコントローラ内のメモリに保存してある重要なデータを保護するため、マイクロコントローラの仕様として規定される使用条件若しくは動作条件から外れた範囲の温度値、電圧値、動作周波数値等を検出する検出回路が搭載されている。これら検出回路は、規定範囲以外の温度値、電圧値、又は動作周波数値を検出すると、マイクロコントローラにリセット信号を送信し、マイクロコントローラを起動時の状態に遷移させる。この検出回路により、外部攻撃から重要なデータを保護することができる。
【０００３】
特許文献１には電圧低下検出回路が第１の検出電圧よりも低い値例えば９Vを検出するとＣＰＵにＮＭＩのような最優先割り込み信号（３ａ）を出力し、これに従ってＣＰＵは不揮発性メモリにデータをバックアップし、また、第２の検出電圧例えば７Ｖよりも低い値を検出すると、リセット回路を介してＣＰＵをリセットする技術が記載される。特許文献１において前記バックアップ処理を終了した後は、ウォッチタイマに対するパルスを停止させてＣＰＵをリセットすることが記載されている。これによれば、検出回路が異常を検出したときのマイクロコントローラの状態をリセット後に確認可能になる。
【０００４】
特許文献２には電源電圧が４．７５Ｖ以下になるとＣＰＵに割り込みを要求してデータをメモリに退避させる等の異常対策を行い、電源電圧が４．５Ｖ以下になるとＣＰＵをリセットする技術が記載される。これによれば、電源電圧の異常を検出したときのマイクロコントローラの状態をリセット後に確認可能になる。
【０００５】
特許文献３にはフラッシュメモリの特性劣化を検出する回路を設け、特性劣化を検出したときには割り込みによってＣＰＵの動作を停止させる技術が記載される。これによって、フラッシュメモリの特性劣化の進行を抑制することができる。
【０００６】
【特許文献１】特開２００１−１０１０８８号公報
【特許文献２】特開平６−３５５６２号公報
【特許文献３】特開平８−１７９９９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明者は外部攻撃からマイクロコントローラ内のデータを保護することについて検討した。マイクロコントローラの仕様として規定される使用条件若しくは動作条件から外れた所定範囲の電圧値を検出したときマイクロコントローラのリセット前に内部状態をバックすることができる。この後すぐにマイクロコントローラをリセットすることはデータ処理の効率化と言う点で得策ではない。不正アクセスとは無関係の実動作中に電源電圧や動作周波数等が変動する場合もあるからである。しかしながら不正アクセスに対する対策は必要であり、単なるバックアックアップだけでは足りない。例えば、ＥＥＰＲＯＭやフラッシュメモリのようなマイクロコントローラ内のメモリは、書き込み回数若しくは書き換え回数が増大するにつれて、デバイスの性能が劣化するため、マイクロコントローラの仕様で規定されている範囲以内の動作電源電圧でフラッシュメモリ等に保存してあるデータを読み込んだ場合でも、期待した値とは異なる値が読み出される虞がある。そのような状態を積極的に作り出して誤動作させることによってデータの不正アクセスが行われる虞がある。前述の通り、バックアップの後にすぐにリセットしてしまうようであれば、不正アクセスとは無関係の実動作中に電源電圧や動作周波数等が変動する度にリセットされることになり、データ処理効率が著しく低下する虞がある。特許文献１，２はこれらの点について考慮していない。特許文献３の技術はメモリの特性劣化の進行それ自体を阻もうとするものであり、メモリの特性劣化を不正アクセスの抑制に結び付ける観点はない。
【０００８】
本発明の目的は、マイクロコントローラの動作が動作保証範囲内で特定の動作条件から逸脱して性能劣化したとき内部状態を後から確認可能であると共にそのような状態においてマイクロコントローラ内部のデータに対する不正アクセスの抑制に寄与することができるデータ処理回路を提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】
すなわち、書換え可能な不揮発性メモリ及び不揮発性メモリの制御と外部インタフェース制御とを行うコントローラを有するデータ処理回路の動作が第１の動作条件から逸脱したか否かを検出する第１検出器と、データ処理回路の動作が前記第１の動作条件よりも厳しい第２の動作条件から逸脱したか否かを検出する第２検出器を採用し、第１検出器が前記第１の動作条件からの逸脱を検出することに応答して前記コントローラにリセットを指示する。更に、コントローラは、前記第２検出器が前記第２の動作条件からの逸脱を検出することに基づいて内部状態をバックアップすると共に、前記不揮発性メモリの記憶領域に対する外部からのアクセス制限を行う。前記バックアップにより、コントローラの動作が第２動作条件から逸脱して性能劣化したときに内部状態を後から確認可能になる。また、アクセス制限を行うことにより、そのような性能劣化した状態においてコントローラ内部のデータを改竄したりアクセス権限を無視して参照したりするという不正なアクセスの抑制に寄与する。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、データ処理回路におけるマイクロコントローラの動作が動作保証範囲内で特定の動作条件から逸脱して性能劣化したとき内部状態を後から確認可能であると共にそのような状態においてマイクロコントローラ内部のデータに対する不正アクセスの抑制に寄与することができる。
【発明を実施するための最良の形態】
【００１４】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１５】
〔１〕データ処理回路は、書換え可能な不揮発性メモリと、前記不揮発性メモリのアクセス制御と外部インタフェース制御を行うコントローラ（１４７，１４７Ａ）と、第１検出器（１５２，１９２、２０２）、第２検出器（１５４，１９４，２０４）、及びリセット回路（１３０）を有する。第１検出器は、第１の動作条件から動作が逸脱したか否かを検出する。第２検出器は前記第１の動作条件よりも厳しい第２の動作条件から動作が逸脱したか否かを検出する。リセット回路は前記第１検出器が前記第１の動作条件からの逸脱を検出することに応答して前記コントローラにリセットを指示する。前記コントローラは、前記第２検出器が前記第２の動作条件からの逸脱を検出することに基づいて内部状態をバックアップすると共に、前記不揮発性メモリの記憶領域に対する外部からのアクセス制限を行う。
【００１６】
前記バックアップにより、データ処理回路の動作が第２動作条件から逸脱してコントローラ及び不揮発性メモリの性能が劣化したときに内部状態を後から確認可能になる。また、アクセス制限を行うことにより、そのような性能劣化した状態において不揮発性メモリ内部のデータを改竄したりアクセス権限を無視して参照したりするという不正なアクセスの抑制に寄与する。
【００１７】
〔２〕項１のデータ処理回路において、前記コントローラは外部との入出力を制御する入出力制御回路（１４２）を有し、前記第２検出器が前記第２の動作条件からの逸脱を検出することに基づいて前記外部入出力制御回路に対する外部出力制限を行う。外部入出力制限を行うことにより上記同様に不正なアクセスの抑制に寄与する。
【００１８】
〔３〕項１のデータ処理回路において、前記コントローラは、その動作期間を積算して保持するカウンタ（１６０）を有し、前記カウンタによる積算値が所定値を超えていることを、前記アクセス制限を行う一つの条件とする。最初からアクセス制限を行う場合には不揮発性メモリの特性が劣化していなくてもアクセス制限を受けることによってデータ処理効率が低下する。ある程度特性の劣化が進んでからアクセス制限をかけるようにすれば、不揮発性メモリのデータ化けが健在化して不正アクセスを受ける虞が現実的になった状態で対処することができ、データ処理効率の低下を最小限に抑えることができる。
【００１９】
〔４〕項２のデータ処理回路において、前記コントローラは、その動作期間を積算して保持するカウンタを有し、前記カウンタによる積算値が所定値を超えていることを、前記外部入出力制限を行う一つの条件とする。最初から外部入出力制限を行う場合には不揮発性メモリの特性が劣化していなくても外部入出力制限を受けることによってデータ処理効率が低下する。ある程度特性の劣化が進んでから外部入出力制限をかけるようにすれば、不揮発性メモリのデータ化けが健在化して不正アクセスを受ける虞が現実的になった状態で対処することができ、データ処理効率の低下を最小限に抑えることができる。
【００２０】
〔５〕項１のデータ処理回路において、前記不揮発性メモリは、書込み単位（１７０）の一部の記憶領域に特定のデータを記憶した監視領域（１７１）を有し前記書込み単位で電気的に書込み可能にされる。前記コントローラは、前記不揮発性メモリのアクセスに際して前記監視領域から読み出したデータが特定のデータ以外に変化されことを検出することを、前記アクセス制限を行う一つの条件とする。監視領域の特性劣化の状態を実際に把握してアクセス制限をかけるようにすれば、不揮発性メモリのデータ化けが健在化して不正アクセスを受ける虞が現実的になった状態で対処することができ、データ処理効率の低下を最小限に抑えることができる。
【００２１】
〔６〕項２のデータ処理回路において、前記不揮発性メモリは、書込み単位の一部の記憶領域に特定のデータを記憶した監視領域を有し前記書込み単位で電気的に書込み可能にされる。前記コントローラは、前記不揮発性メモリのアクセスに際して前記監視領域から読み出したデータが特定のデータ以外に変化されことを検出することを、前記外部入出力制限を行う一つの条件とする。監視領域の特性劣化の状態を実際に把握してかい部入出力制限をかけるようにすれば、不揮発性メモリのデータ化けが健在化して不正アクセスを受ける虞が現実的になった状態で対処することができ、データ処理効率の低下を最小限に抑えることができる。
【００２２】
〔７〕項１のデータ処理回路において、前記第１の動作条件は前記データ処理回路の動作仕様上における動作保証条件の一つである。
【００２３】
〔８〕項１のデータ処理回路において、前記第１検出器及び第２検出器は外部クロック端子（１１６）から供給されるクロック信号を入力し、第１動作条件は前記クロック信号の周波数が第１周波数帯域の範囲にあることであり、第２動作条件は前記クロック信号の周波数が前記第１周波数帯域内の第２周波数帯域の範囲にあることである。故意にクロック信号周波数を劣化させて誤動作させることによって不正アクセスを行おうとする行為に対して直接的に対処することができる。
【００２４】
〔９〕項１のデータ処理回路において、前記第１検出器及び第２検出器は外部電源端子（１１０，１１２）から供給される電源電圧を入力し、第１動作条件は前記電源電圧が第１電圧範囲にあることであり、第２動作条件は前記電源電圧が前記第１電圧範囲内の第２電圧範囲にあることである。故意に電源電圧を劣化させて誤動作させることによって不正アクセスを行おうとする行為に対して直接的に対処することができる。
【００２５】
〔１０〕項１のデータ処理回路において、前記第１検出器及び第２検出器はデータ処理回路の温度を検出し、第１動作条件は前記検出温度が第１温度範囲にあることであり、第２動作条件は前記検出温度が前記第１温度範囲内の第２温度範囲にあることである。故意にデータ処理回路の温度環境を劣化させて誤動作させることによって不正アクセスを行おうとする行為に対して直接的に対処することができる。
【００２６】
〔１１〕項１のデータ処理回路において、前記コントローラ及び不揮発性メモリをＩＣカード用マイクロコントローラ（１４０）として備え、ＩＳＯ７８１６−２の規格に準拠する外部端子を有する。ＩＣカードマイクロコントローラの耐タンパ性を向上させることができる。
【００２７】
〔１２〕項１１のデータ処理回路は例えばサブスクライブ・アイデンティティ・モジュール・カードである。サブスクライブ・アイデンティティ・モジュール・カードの耐タンパ性を向上させることができる。
【００２８】
〔１３〕通信端末装置に項１２のデータ処理回路をサブスクライブ・アイデンティティ・モジュール・カードとして搭載する。通信端末装置を用いた取引等の安全性向上に寄与することができる。
【００２９】
２．実施の形態の詳細
実施の形態について更に詳述する。以下、本発明を実施するための最良の形態を図面に基づいて詳細に説明する。なお、発明を実施するための最良の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００３０】
図１には本発明に係るデータ処理回路の一例が示される。同図に示されるデータ処理回路は、特に制限されないが、ＩＣカード、サブスクライブ・アイデンティティ・モジュール・カード又はセキュリティ機能付きのメモリカード等とされる。
【００３１】
データ処理回路（ＣＲＤ）１００は、ＩＳＯ７８１６−２に準拠した外部インタフェース端子として、例えばカード基板に電源端子（Ｖｃｃ）１１０、グランド端子（ＧＮＤ）１１２、入出力端子（Ｉ／Ｏ）１１４、クロック入力端子（ＣＬＫ）１１６、リセット端子（ＲＳＴ）１１８を有する。データ処理回路１００はカード基板に搭載された電圧検出回路（ＶＯＬＤＴＣ）１２０、リセット制御回路（ＲＳＴＣＮＴ）１３０、周波数検出回路（ＦＲＱＤＴＣ）１５０、及びマイクロコントローラ（ＭＣＯＮ）１４０を有し、それらはシングルチップ又はマルチチップで構成される。
【００３２】
マイクロコントローラ１４０は、特に制限されないが、電気的に書換え可能な不揮発性メモリ（ＥＥＰＲＯＭ）１４６、揮発性メモリ（ＲＡＭ）１４５、読出し専用の不揮発性メモリ（ＲＯＭ）１４４、及びメモリ制御と外部インタフェース制御を行うコントローラ１４７とを有する。コントローラ１４７は、例えば、命令をフェッチして実行する中央処理装置（ＣＰＵ）１４１、外部との入出力制御を行う入出力制御回路（ＩＯＣＮＴ）１４２、及び内部のメモリ１４４，１４５，１４６の制御を行うメモリ制御回路（ＭＥＭＣＮＴ）１４３から成る。ＣＰＵ１４１はＲＯＭ１４４に格納されたプログラムをフェッチして実行し、プログラムを実行するときＲＡＭ１４５をワーク領域若しくはデータの一時記憶領域に用いる。ＣＰＵ１４１によるプログラムの実行においてメモリ制御回路１４３はメモリアクセスの要求を検出すると、アクセスアドレスに基づいてアクセス対象メモリに即した手順でアクセス制御を行う。
【００３３】
Ｖｃｃ１１０は、データ処理回路１００の動作電源を供給するためのインタフェースであり、ＩＳＯ７８１６−２ではＣ１端子が割り当てられている。ＧＮＤ１１２はデータ処理回路１００へグランド電位を供給する端子であり、ＩＳＯ７８１６−２ではＣ５端子が割り当てられている。Ｉ／Ｏ１１４はデータ処理回路１００が外部との間でＡＰＤＵ(Application Protocol Data Unitの略)即ちコマンドやレスポンス等にデータを送受信するためのインタフェースであり、ＩＳＯ７８１６−２ではＣ７端子が割り当てられている。Ｉ／Ｏ１１４は入出力制御回路１４２に接続される。ＣＬＫ１１６はデータ処理回路１００がＩＳＯ７８１６−３に準拠した処理を行うために必要なクロック信号を入力するためのインタフェースであり、ＩＳＯ７８１６−２ではＣ３端子が割り当てられている。ＣＬＫ１１６から供給されるクロック信号ｃｋはマイクロコントローラ１４０の動作基準クロックとして利用され、その周波数はＣＰＵ１４１の命令実行サイクル時間、メモリ１４４〜１４６に対するアクセスサイクル時間、ＥＥＰＲＯＭ１４６の書込み動作時間や消去動作時間に影響を与える。ＲＳＴ１１８は外部からデータ処理回路１００にリセット信号が供給されるインタフェースであり、ＩＳＯ７８１６−２ではＣ２端子が割り当てられている。リセット信号１３１はマイクロコントローラ１４０に与えられ、マイクロコントローラ１４０にリセットが指示されると、コントローラ内部の記憶回路（レジスタ）やデータパスの論理値が初期化され、また、ＲＡＭ１４５の記憶内容も初期化される。以下においてＲＳＴ１１８経由のリセット信号を外部リセットと呼ぶことにする。ＩＳＯ７８１６−３準拠の通信において、どの端子がどのインタフェースに割り当てられていても、その割り当てが明らかであれば、以下の説明の本質には影響しない。
【００３４】
データ処理回路１００は、電流解析や物理解析のような外部攻撃からデータ処理回路１００に保存されているデータを保護したりするために、前記電圧検出回路１２０及び周波数検出制御回路１５０のような検出回路を搭載している。
【００３５】
電圧検出回路１２０は、Ｖｃｃ１１０から供給される電源電圧がデータ処理回路１００のユーザーズマニュアル等で規定されている動作仕様上における動作保証範囲の電圧範囲から逸脱しているかを検出するための回路である。電圧検出回路１２０は電源電圧が前記動作保証範囲の電圧範囲から逸脱したことを検出することによってリセット要求信号１２１によりリセット制御回路１３０にリセットを要求する。リセット制御回路１３０はリセットが要求されると、リセット信号１３１を活性化してマイクロコントローラ１４０にリセットを指示する。
【００３６】
周波数検出制御回路１５０には、第１の周波数検出器（ＦＲＱＤＴＣ＿Ｆ）１５２と第２の周波数検出器（ＦＲＱＤＴＣ＿Ｓ）１５４の２種類の周波数検出器を搭載している。周波数検出回路１５２はクロック端子１１６から供給されるクロック信号ｃｋの周波数が第１周波数帯域から逸脱している否かを検出する。第１周波数帯域は、データ処理回路１００のユーザーズマニュアル等で規定されている動作仕様上における動作保証条件の一つであり、所要の性能を得るために必要なクロック信号ｃｋの下限周波数から上限周波数の範囲を意味する。周波数検出回路１５４はクロック端子１１６から供給されるクロック信号ｃｋの周波数が前記第１周波数帯域内の第２周波数帯域から逸脱している否かを検出する。第２周波数帯域は第１周波数帯域で特定される動作保証条件に対して厳しい動作条件を意味する。更に具体的には、周波数検出器１５４は、性能が劣化したＥＥＰＲＯＭ１４６に保存したデータを、期待した通りに読み出すことのできる範囲以外の周波数値を検出するための回路である。周波数検出器１５２と周波数検出器１５４が検出する異常な周波数値の範囲を比べると、周波数検出回路１５４の方が広い周波範囲で異常状態を検出するものと考えるのが一般的である。
【００３７】
例えば、電圧検出回路１２０は、−１．０Ｖ〜１０．０Ｖ以外の電圧値を検出し、周波数検出器１５２は、３００ｋＨｚ〜１０．０ＭＨｚ以外の周波数値を検出し、周波数検出回路１５４は、１ＭＨｚ〜６ＭＨｚ以外の周波数値を検出する。
【００３８】
周波数検出器１５２によりクロック信号ｃｋの周波数が第１周波数帯域から逸脱したことを検出すると、周波数検出制御回路１５０はリセット制御回路１３０にリセット要求１５３を出し、これによってリセット制御回路１３０はリセット信号１３１にてマイクロコントローラ１４０を初期化する。周波数検出器１５４によりクロック信号ｃｋの周波数が第２周波数帯域から逸脱したことを検出すると、周波数検出制御回路１５０は異常周波数検出信号１５１によって例えば保護モードへの遷移を指示する。保護モードの詳細は後で説明する。
【００３９】
図２には電圧検出回路１２０、周波数検出器１５２、１５４が異常な値を検出したときのマイクロコントローラ１４０による制御動作が全体的に示される。ここでいう異常な値とは、前述のように、ユーザーズマニュアルで規定された範囲以外の値、又は性能が劣化したＥＥＰＲＯＭ１４６に保存してあるデータに対してＣＰＵ１４１が期待通りのデータを読み出すことができない範囲の値のことである。
【００４０】
電圧検出回路１２０が異常な電圧値を検出した場合、電圧検出回路１２０がリセット制御回路１３０にリセット要求信号を送信する(Ｓ１、Ｓ２)。リセット要求信号を受信したリセット制御回路１３０は、マイクロコントローラ１４０にリセット信号１３１を送信する(Ｓ３)。リセット信号を受信したマイクロコントローラ１４０は、いかなる動作を行っている場合でも、起動時の状態、すなわち初期状態に遷移される。
【００４１】
電圧検出回路１２０が異常な電圧値を検出しないが、周波数検出器１５２が異常な周波数値を検出すると、電圧検出回路１２０が異常な電圧値を検出した場合と同様に、周波数検出器１５２はリセット制御回路１３０にリセット要求信号を送信する(Ｓ４、Ｓ２)。以後の処理は、電圧検出回路１２０が異常な電圧値を検出した場合と同様である(Ｓ３)。
【００４２】
電圧検出回路１２０および周波数検出器１５２が異常な値を検出しないが、周波数検出器１５４が異常な周波数値を検出した場合、マイクロコントローラ１４０に異常周波数検出信号１５１を送信する(Ｓ５、Ｓ６)。異常周波数検出信号１５１を受信したマイクロコントローラ１４０は、保護モードに遷移する(Ｓ７)。
【００４３】
電圧検出回路１２０及び周波数検出器１５２、１５４の全てが異常な値を検出しない場合には、マイクロコントローラ１４０はＥＥＰＲＯＭ１４６等のメモリへのアクセス等に特別な制限のない通常モードで動作する(Ｓ８)。
【００４４】
図３には保護モードに遷移したマイクロコントローラ１４０の動作が例示される。ＣＰＵ１４１は、周波数検出器１５４からの異常周波数検出信号１５１を受取ると、スタック内のデータや汎用レジスタ等に内部の値をＥＥＰＲＯＭ１４６に保存する(Ｓ１０)するバックアップ動作を行う。バックアンプ動作は異常周波数検出信号１５１を一旦受け取った後、所定期間毎に自動的に繰り返してもよい。繰り返しのインターバルは図示を省略するタイマ等を利用してもよい。仮に、データ処理回路１００が不正に攻撃を受けている場合、攻撃者は周波数検出器１５４が異常を検出する周波数値の次に、周波数検出器１５２が異常を検出する周波数値で攻撃することが考えられる。上記バックアップ動作は例えば周波数検出器１５２が異常を検出するような周波数でデータ処理回路が動作されることに備えた動作である。この動作を行うことにより、周波数検出器１５４や電圧検出回路１２０がその後に異常な値を検出した場合でも、ＥＥＰＲＯＭ１４６に保存したデータを用いることにより、リセット後に、異常な値を検出する直前のマイクロコントローラの状態を確認でき、更には、ＣＰＵ１４６の初期化動作プログラムを介してマイクロコントローラ１４０の状態を初期状態から異常な値を検出する直前の状態に戻すことができる。これは、例えば、課金情報若しくは残高情報が処理されている途上で強制的に異常を発生させて最新データを無効化するような企てを阻止するのに役立つ。
【００４５】
周波数検出器１５４による前記異常検出値に基づいてＣＰＵ１４１は前記バックアップ動作の他にメモリ制御回路１４３に対してＥＥＰＲＯＭ１４６の記憶領域に対する外部からのアクセス制限を行うことを指示する（Ｓ１１）。メモリ制御回路１４３によるアクセス制限は、ＥＥＰＲＯＭ１４６に保存してある全てのデータに対してアクセスすることを禁止することである。また、重要なデータを保存する領域のアドレスが予め決まっているような場合は、メモリ制御回路１４３は、その重要なデータを保存するアドレスに保存してあるデータに対してのみＣＰＵ１４１からのアクセスを禁止する制御を行ってもよい。このようなメモリ制御を行うことにより、お金に関する情報やユーザに関する情報のような重要なデータを外部攻撃から保護することができる。
【００４６】
周波数検出器１５４による前記異常検出値に基づいてＣＰＵ１４１は更に入出力制御回路１４２に対して外部入出力制限を行うことを指示する（Ｓ１２）。入出力制御回路１４２による外部入出力制限は、ＥＥＰＲＯＭをアクセス対象とする外部からのアクセス要求を排除する機能であり、該当するアクセス要求をメモリ制御回路１４３に送信する操作を行なわない。これにより、メモリ制御回路１４３の前段でＥＥＰＲＯＭ１４６に対するアクセス要求を排除することができる。また、入出力制限として、外部端末装置からＥＥＰＲＯＭ１４６に保存されているデータにアクセスするようなＡＰＤＵが供給された場合に、ＥＥＰＲＯＭ１４６にアクセスできない状況であるということをＡＰＤＵのレスポンスとして端末装置に通知して、ＥＥＰＲＯＭ１４６に対するアクセス要求を受け付けないようにしてもよい。また、ＥＥＰＲＯＭ１４６に格納されているデータに対するアクセス要求以外のＡＰＤＵに対しても同様の要求拒絶の応答を返すようにしてもよい。
【００４７】
以上のような保護モードを採用することにより、リセット制御回路１３０がリセット信号を送信した場合でも、リセット信号を受信後に、マイクロコントローラ１４０を初期化プログラムを用いてリセット信号送信前の状態に遷移させることができる。さらに、性能が劣化したようなメモリに保存してあるデータを安全に保護することができる。
【００４８】
図４にはデータ処理回路１００に搭載されるマイクロコントローラの別の例が示される。同図に示されるマイクロコントローラ１４０Ａはコントローラ１４７Ａにカウンタ（ＣＯＵＮＴ）１６０を有する点が図１のマイクロコントローラ１４０と相違する。カウンタ１６０はＥＥＰＲＯＭ１４６に対する書換え回数の増大による特性劣化の指標として利用可能な値を取得することをも目的とするものであり、例えばＥＥＰＲＯＭの書換え動作時間を累積して保持し、或いは書換え回数を累積して保持する。カウンタ１６０にはリアルタイムクロックの秒カウンタ等を利用すればよい。カウンタ１６０による累積値は不揮発性レジスタに逐次格納される。ＣＰＵ１４１Ａは異常周波数検出信号１５１によって前記周波数異常を検出したとき、カウンタ１６０の計数値が所定値を超えているか否かを判定し、超えている場合にだけ前記保護モードにおけるアクセス制限と外部入出力制限の処理を行なう。所定値とは、ＥＥＰＲＯＭの書換え動作の繰り返しによって書込み、消去、読出し等の特性劣化を生じて、データ書き込み動作において書き込まれたデータが目的データと相違されたり、読出しデータが不所望に化けたりするといった状態を生ずる虞があると考えられる、書換え動作の累積時間に相関する値である。
【００４９】
この構成により、ＥＥＰＲＯＭ１４６の性能が劣化していないと判断できる期間は前記アクセス制限及び外部入出力制限が行われない。最初からアクセス制限等を行う場合には不揮発性メモリの特性が劣化していなくてもアクセス制限を受けることによってデータ処理効率が低下する。ある程度特性の劣化が進んでからアクセス制限をかけるようにすれば、不揮発性メモリのデータ化けが健在化して不正アクセスを受ける虞が現実的になった状態で対処することができ、データ処理効率の低下を最小限に抑えることができる。
【００５０】
ここでは、カウンタ１６０が所定値に達する前であってもバック動作は行うものとした。動作異常を生ずる虞は皆無では無いから、その場合における信頼性を優先させたものである。データ処理効率を最優先とする場合には、カウンタ１６０が所定値に達する前にはバック動作も行わないようにしてもよい。
【００５１】
図５には図４のカウンタに代えてデータ処理回路１００に搭載されるＥＥＰＲＯＭに性能監視領域を設定した例が示される。即ち、ＥＥＰＲＯＭ１４６のセクタのような書込み単位（ＳＣＴＲ）１７０の一部の記憶領域を性能監視領域とし、性能監視領域（ＣＨＫＡＲＥ）１７１には特定のデータ（監視データ）を書き込むようにする。監視データはマイクロコントローラ１４０の製造段階で書き込んでおいてもよい。ＣＰＵ１４１は異常検出信号１５１により異常を検出しているとき、ＥＥＰＲＯＭ１４６のアクセスに際して、アクセス対象セクタ１７０の性能監視領域１７１のデータを読み出し、読み出したデータが前記監視データと相違するか否かを判定する。相違することを判別したときにバックアップ動作に加えて前記アクセス制限を行う。尚、書込み動作では書込み対象セクタ１７０の性能監視領域１７１が保持するデータ（監視データ）を毎回書き戻すようにする。その書込み制御はメモリ制御回路１４３が自動的に行えばよい。書込み保証回数を超えて書き込みを行うことによって特定のデータにデータ化けを生ずる。監視領域からの読出しデータが正規の監視データと相違する場合、ＥＥＰＲＯＭ１４６の性能が劣化していることを意味する。この状態で前記アクセス制限によってＣＰＵ１４１抑制するによるＥＥＰＯＲＯＭ１４６のデータ読み出しが禁止されることにより、誤動作、秘匿データの流出等が阻止される。図５の構成においても図４と同様に、ＥＥＰＲＯＭ１４６にある程度特性の劣化が進んでからアクセス制限をかけるようにするから、ＥＥＰＲＯＭ１４６のデータ化けが健在化して不正アクセスを受ける虞が現実的になった状態で対処することができ、データ処理効率の低下を最小限に抑えることができる。図４の構成と図５の構成を併用すればその効果は更に向上する。
【００５２】
図６には周波数検出制御回路の代わりに温度検出制御回路１９０を搭載したデータ処理回路１００Ａが例示される。温度検出制御回路（ＴＭＰＤＴＣ）１９０は第１の温度検出器（ＴＭＰＤＴＣ＿Ｆ）１９２と第２の温度検出器（ＴＭＰＤＴＣ＿Ｓ）１９４を有する。この例では電圧検出回路１２０に代えて周波数検出回路１８０が配置される。
【００５３】
周波数検出回路１８０は前記周波数検出器１５２と同じ検出器機能を備え、それが異常な周波数を検出することによりリセット制御回路１３０のリセット要求１８１を出力する。
【００５４】
温度検出器１９２はデータ処理回路１００Ａの温度が第１温度範囲から逸脱している否かを検出する。第１温度範囲は、データ処理回路１００のユーザーズマニュアル等で規定されている動作仕様上における動作保証条件の一つであり、所要の性能を得るために必要な下限温度から上限温度の範囲を意味する。温度検出器１９４はデータ処理回路１００Ａの温度が前記第１温度範囲内の第２温度範囲から逸脱している否かを検出する。第２温度範囲は第１温度範囲で特定される動作保証条件に対して厳しい動作条件を意味する。更に具体的には、温度検出器１９４は、性能が劣化したＥＥＰＲＯＭ１４６に保存したデータを、期待した通りに読み出すことのできる範囲以外の温度を検出するための回路である。温度検出器１９２と温度検出器１９４が検出する正常な温度範囲を比べると、温度検出器１９４の方が広い温度範囲で異常状態を検出する。例えば、温度検出器１９２は、摂氏−２５度〜８５度の範囲外の温度を検出し、温度検出器１９４は摂氏−５度〜６０度の範囲外の温度を検出する。
【００５５】
温度検出器１９２によりデータ処理回路１００Ａの温度が第１温度範囲から逸脱したことを検出すると、温度検出制御回路１９０はリセット制御回路１３０にリセット要求１９３を出し、これによってリセット制御回路１３０はリセット信号１３１にてマイクロコントローラ１４０を初期化する。温度検出器１９４によりデータ処理回路１００Ａの温度が第２温度範囲から逸脱したことを検出すると、温度検出制御回路１９０は異常温度検出信号１９１によって例えば保護モードへの遷移を指示する。保護モードは図３で説明した内容と同じである。
【００５６】
図７には周波数検出回路１８０、温度検出器１９２、１９４が異常な値を検出したときのマイクロコントローラ１４０による制御動作が全体的に示される。ここでいう異常な値とは、前述のように、ユーザーズマニュアルで規定された範囲以外の値、又は性能が劣化したＥＥＰＲＯＭ１４６に保存してあるデータに対してＣＰＵ１４１が期待通りのデータを読み出すことができない範囲の値のことである。
【００５７】
周波数検出回路１８０が異常な周波数値を検出した場合、周波数検出回路１８０がリセット制御回路１３０にリセット要求信号を送信する(Ｓ２１、Ｓ２２)。リセット要求信号を受信したリセット制御回路１８０は、マイクロコントローラ１４０にリセット信号１３１を送信する(Ｓ２３)。リセット信号を受信したマイクロコントローラ１４０はデータ処理回路１００Ａの初期化動作に移行する。
【００５８】
周波数検出回路１８０が異常な周波数値を検出しないが、温度検出器１９２が異常な温度を検出すると、周波数検出回路１８０が異常な周波数値を検出した場合と同様に、温度検出器１９２はリセット制御回路１３０にリセット要求信号を送信する(Ｓ２４、Ｓ２２)。以後の処理は、周波数検出回路１８０が異常な周波数値を検出した場合と同様である(Ｓ２３)。
【００５９】
周波数検出回路１８０および温度検出器１９２が異常な値を検出しないが、温度検出器１９４が異常な温度を検出した場合、マイクロコントローラ１４０に異常温度検出信号１９１を送信する(Ｓ２５、Ｓ２６)。異常温度検出信号１９１を受信したマイクロコントローラ１４０は、保護モードに遷移する(Ｓ２７)。
【００６０】
周波数検出回路１８０及び温度検出器１９２、１９４の全てが異常な値を検出しない場合には、マイクロコントローラ１４０はＥＥＰＲＯＭ１４６等のメモリへのアクセス等に特別な制限のない通常モードで動作する(Ｓ２８)。
【００６１】
図６及び図７の構成により、故意にデータ処理回路１００Ａの温度環境を劣化させて誤動作させることによって不正アクセスを行おうとする行為に対して直接的に対処することが可能になる。
【００６２】
図８には温度検出制御回路の代わりに電圧検出制御回路２００を搭載したデータ処理回路１００Ｂが例示される。電圧検出制御回路（ＶＯＬＤＴＣ）２００は第１の電圧検出器（ＶＯＬＤＴＣ＿Ｆ）２０２と第２の電圧検出器（ＶＯＬＤＴＣ＿Ｓ）２０４を有する。その他の構成は図６と同様である。
【００６３】
電圧検出回路２０２はデータ処理回路１００Ｂの動作電源が第１電圧範囲から逸脱している否かを検出する。第１電圧範囲は、データ処理回路１００のユーザーズマニュアル等で規定されている動作仕様上における動作保証条件の一つであり、所要の性能を得るために必要な下限電圧から上限電圧の範囲を意味する。電圧検出器２０４はデータ処理回路１００Ｂの動作電源が前記第１電圧範囲内の第２電圧範囲から逸脱している否かを検出する。第２電圧範囲は第１電圧範囲で特定される動作保証条件に対して厳しい動作条件を意味する。更に具体的には、電圧検出器２０４は、性能が劣化したＥＥＰＲＯＭ１４６に保存したデータを、期待した通りに読み出すことのできる範囲以外の動作電圧を検出するための回路である。電圧検出器２０２と電圧検出器２０４が検出する正常な温度範囲を比べると、電圧検出器２０４の方が広い電圧範囲で異常状態を検出する。例えば、電圧検出器２０２は、−１．０Ｖ〜１０．０Ｖの範囲外の電源電圧を検出し、電圧検出器２０４は０Ｖ〜８．０Ｖの範囲外の電源電圧を検出する。
【００６４】
電圧検出器２０２によりデータ処理回路１００Ｂの動作電圧が第１電圧範囲から逸脱したことを検出すると、電圧検出制御回路２００はリセット制御回路１３０にリセット要求２０３を出し、これによってリセット制御回路１３０はリセット信号１３１にてマイクロコントローラ１４０を初期化する。電圧検出器２０４によりデータ処理回路１００Ｂの動作電圧が第２電圧範囲から逸脱したことを検出すると、電圧検出制御回路２００は異常電圧検出信号２０１によって例えば保護モードへの遷移を指示する。保護モードは図３で説明した内容と同じである。
【００６５】
図９には周波数検出回路１８０、電圧検出器２０２、２０４が異常な値を検出したときのマイクロコントローラ１４０による制御動作が全体的に示される。ここでいう異常な値とは、前述のように、ユーザーズマニュアルで規定された範囲以外の値、又は性能が劣化したＥＥＰＲＯＭ１４に保存してあるデータに対してＣＰＵ１４１が期待通りのデータを読み出すことができない範囲の値のことである。
【００６６】
周波数検出回路１８０が異常な周波数値を検出した場合には前述と同様の処理によってデータ処理回路１００Ｂの初期化動作に移行される(Ｓ３１、Ｓ３２、Ｓ３３)。
【００６７】
周波数検出回路１８０が異常な周波数値を検出しないが、電圧検出器２０２が異常な電圧を検出すると、周波数検出回路１８０が異常な周波数値を検出した場合と同様に、電圧検出器２０２はリセット制御回路１３０にリセット要求信号を送信する(Ｓ３４、Ｓ３２)。以後の処理は、周波数検出回路１８０が異常な周波数を検出した場合と同様である(Ｓ３３)。
【００６８】
周波数検出回路１８０および電圧検出器２０２が異常な値を検出しないが、電圧検出器２０４が異常な電圧を検出した場合、マイクロコントローラ１４０に異常電圧検出信号２０１を送信する(Ｓ３５、Ｓ３６)。異常電圧検出信号２０１を受信したマイクロコントローラ１４０は、保護モードに遷移する(Ｓ３７)。
【００６９】
周波数検出回路１８０及び電圧検出器２０２、２０４の全てが異常な値を検出しない場合には、マイクロコントローラ１４０はＥＥＰＲＯＭ１４６等のメモリへのアクセス等に特別な制限のない通常モードで動作する(Ｓ３８)。
【００７０】
図８及び図９の構成により、故意に電源電圧を劣化させて誤動作させることによって不正アクセスを行おうとする行為に対して直接的に対処することができる。
【００７１】
図１０にはデータ処理回路（ＣＲＤ）１００（１０Ａ，１００Ｂ）を適用した通信携帯端末装置が例示される。携帯通信端末装置（ＴＲＭＬ）２１０は例えばＧＳＭ（Global System for Mobile）等の移動体通信プロトコルを採用した携帯電話機であり、この携帯電話器に着脱自在に装着されたデータ処理回路１００（１０Ａ，１００Ｂ）はサブスクライブ・アイデンティティ・モジュール・カードとされ、端末装置の認証及びその他のセキュリティ処理に用いられる。特に図示はしないが、データ処理回路１００（１０Ａ，１００Ｂ）はサブスクライブ・アイデンティティ・モジュール・カードへの適用に限定されず、クレジットカードやキャッシュカード等のＩＣカードにも適用することができる。データ処理回路１００（１０Ａ，１００Ｂ）はサブスクライブ・アイデンティティ・モジュール・カード又はＩＣカードに適用されるとき、前記マイクロコントローラ１４０、１４０ＡはＩＣカード用マイクロコントローラと称される。
【００７２】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００７３】
例えば、図１、図８のデータ処理回路に温度検出器１９２を追加し、異常温度を検出したときマイクロコントローラをリセットするようにしてもよい。また、図６のデータ処理回路に電圧検出回路１２０を追加し、異常電圧を検出したときマイクロコントローラをリセットするようにしてもよい。また、図６、図８のデータ処理回路に図４のマイクロコントローラを採用してもよい。ＩＣカード用のマイクロコントローラは認証機関による形式認定を受けていることを要しない。マイクロコントローラが保有する回路モジュールは上記接説明に限定されず適宜変更可能である。電気的に書き換え可能な不揮発性メモリはＥＥＰＲＯＭに限定されずフラッシュメモリ等であってもよい。また、ＥＥＰＲＯＭに代表される不揮発性メモリはＣＰＵに代表されるコントローラ１４７とは別チップで構成されてもよい。本発明はＩＣカードだけではなく、セキュリティ機能を有するメモリカード等にも適用することができる。この種のメモリカードは、ファイルメモリとして大容量のフラッシュメモリをＩＣカード用マイクロコントローラと共に備え、ＩＣカード用マイクロコントローラが必要なセキュリティ処理を行なう。
【図面の簡単な説明】
【００７４】
【図１】図１は本発明に係るデータ処理回路の一例を示すブロック図である。
【図２】図２は電圧検出回路、周波数検出器が異常な値を検出したときのマイクロコントローラによる制御動作を全体的に示すフローチャートである。
【図３】図３は保護モードに遷移したマイクロコントローラの動作を例示摺るフローチャートである。
【図４】図４はデータ処理回路に搭載されるマイクロコントローラとしてカウンタを備えたマクロコントローラの例を示すブロック図である。
【図５】図５は図４のカウンタに代えてデータ処理回路に搭載されるＥＥＰＲＯＭに性能監視領域を設定した例を示すブロック図である。
【図６】図６は周波数検出制御回路の代わりに温度検出制御回路を搭載したデータ処理回路を例示するブロック図である。
【図７】図７は周波数検出回路、温度検出器が異常な値を検出したときのマイクロコントローラによる制御動作を全体的に示すフローチャートである。
【図８】図８は温度検出制御回路の代わりに電圧検出制御回路を搭載したデータ処理回路のブロック図である。
【図９】図９は周波数検出回路、電圧検出器が異常な値を検出したときのマイクロコントローラによる制御動作を全体的に示すフローチャートである。
【図１０】図１０はデータ処理回路を適用した通信携帯端末装置を示すブロック図である。
【符号の説明】
【００７５】
１００，１００Ａ、１００Ｂ  データ処理回路（ＣＲＤ）
１１０  電源端子（Ｖｃｃ）
１１２  グランドイ端子（ＧＮＤ）
１１４  入出力端子（Ｉ／Ｏ）
１１６  クロック入力端子（ＣＬＫ）
１１８  リセット端子（ＲＳＴ）
１２０  電圧検出回路（ＶＯＬＤＴＣ）
１３０  リセット制御回路（ＲＳＴＣＮＴ）
１３１  リセット信号
１４０  マイクロコントローラ（ＭＣＯＮ）
１４１  中央処理装置（ＣＰＵ）
１４２  入出力制御回路（ＩＯＣＮＴ）
１４３  メモリ制御回路（ＭＥＭＣＮＴ）
１４４  読出し専用の不揮発性メモリ（ＲＯＭ）
１４５  揮発性メモリ（ＲＡＭ）
１４６  不揮発性メモリ（ＥＥＰＲＯＭ）
１４７，１４７Ａ  コントローラ
１５０  周波数検出回路（ＦＲＱＤＴＣ）
１５２  第１の周波数検出器（ＦＲＱＤＴＣ＿Ｆ）
１５３  リセット要求
１５４  第２の周波数検出器（ＦＲＱＤＴＣ＿Ｓ）
１６０  カウンタ（ＣＯＵＮＴ）
１７０  セクタのような書込み単位（ＳＣＴＲ）
１７１  性能監視領域（ＣＨＫＡＲＥ）
１８０  周波数検出回路
１９０  温度検出制御回路（ＴＭＰＤＴＣ）
１９２  第１の温度検出器（ＴＭＰＤＴＣ＿Ｆ）
１９３  リセット要求
１９４  第２の温度検出器（ＴＭＰＤＴＣ＿Ｓ）
２００  電圧検出制御回路（ＶＯＬＤＴＣ）
２０２  第１の電圧検出器（ＶＯＬＤＴＣ＿Ｆ）
２０３  リセット要求
２０４  第２の電圧検出器（ＶＯＬＤＴＣ＿Ｓ）
２１０  携帯通信端末装置（ＴＲＭＬ）
【図１】
0005041980.tif 000002
【図２】
0005041980.tif 000003
【図３】
0005041980.tif 000004
【図４】
0005041980.tif 000005
【図５】
0005041980.tif 000006
【図６】
0005041980.tif 000007
【図７】
0005041980.tif 000008
【図８】
0005041980.tif 000009
【図９】
0005041980.tif 000010
【図１０】
0005041980.tif 000011