(57)【特許請求の範囲】
【請求項１】
炭化珪素基板上に形成され、積層欠陥を有し第１の導電型を有する炭化珪素の第１の半導体層と、
前記第１の半導体層に接して形成され、積層欠陥を有し第２の導電型を有する炭化珪素の第２の半導体層と、
前記第１の半導体層、および／または、前記第２の半導体層に形成され、再結合中心が導入された再結合領域と、
前記第１の半導体層、および／または、前記第２の半導体層に形成され、当該半導体層よりも不純物濃度が高い第３の半導体層とを備え、
前記再結合領域は、
前記第１の半導体層と前記第２の半導体層との接合界面であるＰＮ界面のうち、順方向通電開始直後に電流が前記第２の半導体層から前記第３の半導体層を介して前記第１の半導体層へ進む経路上にのみ形成された、
炭化珪素半導体装置。
【請求項２】
前記第３の半導体層は、前記再結合領域に隣接して形成された、
請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第３の半導体層は、前記再結合領域に重ねて形成された、
請求項１に記載の炭化珪素半導体装置。
【請求項４】
前記第３の半導体層の不純物濃度が１×１０１９ｃｍ−３以上である、
請求項２または請求項３に記載の炭化珪素半導体装置。
【請求項５】
前記第３の半導体層の厚みが、０．１〜０．５μｍである、
請求項２乃至請求項４のいずれかに記載の炭化珪素半導体装置。
【請求項６】
前記再結合領域は、
遷移金属を含んでなる、
請求項１乃至請求項５のいずれかに記載の炭化珪素半導体装置。
【請求項７】
前記遷移金属は、
Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗの少なくとも一つを含む、
請求項６に記載の炭化珪素半導体装置。
【請求項８】
前記再結合領域の前記遷移金属の濃度は、１×１０１７ｃｍ−３以上である、
請求項６または請求項７に記載の炭化珪素半導体装置。
【請求項９】
前記再結合領域の厚さは、０．１μｍ以上である、
請求項６乃至請求項８のいずれかに記載の炭化珪素半導体装置。
【請求項１０】
（ａ）炭化珪素基板上に、積層欠陥を有し第１の導電型を有する炭化珪素の第１の半導体層を形成する工程と、
（ｂ）前記第１の半導体層に接して、積層欠陥を有し第２の導電型を有する炭化珪素の第２の半導体層を形成する工程と、
（ｃ）前記第１の半導体層、および／または、前記第２の半導体層に、再結合中心が導入された再結合領域を形成する工程と、
（ｄ）前記第１の半導体層、および／または、前記第２の半導体層に、当該半導体層よりも不純物濃度が高い第３の半導体層を形成する工程とを備え、
前記工程（ｃ）における前記再結合領域は、
前記第１の半導体層と前記第２の半導体層との接合界面であるＰＮ界面のうち、順方向通電開始直後に電流が前記第２の半導体層から前記第３の半導体層を介して前記第１の半導体層へ進む経路上にのみ形成された、
炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
モータ等を制御するために用いられるインバータ回路の駆動時において、各相の上下アームでの短絡を抑制するため、上下アームのＭＯＳＦＥＴがともにオフされるデッドタイムと呼ばれる数マイクロ秒の期間が設けられている。このデッドタイムの間、直前にオフされたＭＯＳＦＥＴから反対側アームのＭＯＳＦＥＴに回流した電流を流すため、多くの場合、インバータ回路では、各ＭＯＳＦＥＴと逆並列に帰還ダイオードが接続されている。その中でも、Ｓｉを用いたデバイスでは、部品点数削減によるコスト削減や小型化のために、帰還ダイオードを接続せずに、ボディーダイオードと呼ばれるＭＯＳＦＥＴ寄生のＰＮダイオードの順方向に、回流した電流を流している。しかし、炭化珪素（ＳｉＣ）を用いたバイポーラ・デバイスでは、ＰＮ界面に通電した場合に界面付近の積層欠陥等において電子−正孔の再結合が起こると、放出されたエネルギによって積層欠陥等が成長する。その結果、正孔の寿命が短くなり、上述のＰＮ積層順方向の抵抗（以下、順方向抵抗）が上昇するといった問題があった。
【０００３】
これに対して、特許文献１では、バイポーラ・デバイスのＰ型層およびＮ型層それぞれの層厚を、層内での少数キャリア拡散長よりも大きく設定することによって、これらの層における少数キャリア濃度を固有レベルに低下させる。これにより、積層欠陥が一部の領域を除いたデバイス全域に増殖し続けることを抑制し、順方向抵抗の上昇を抑制している。
【０００４】
また、特許文献２および特許文献３には、ＰＮ積層部に形成されたダイオードが記載されている。このダイオードでは、それぞれの層あるいはいずれかの層にチタンやバナジウム等のイオンを含んでなる再結合中心として導入した再結合領域を備える。この再結合領域では、電子−正孔の再結合を早めることができるため、順方向通電から逆阻止状態に切り替えた際に界面付近に存在する少数キャリアの再結合を早めている。
【０００５】
【特許文献１】特表２００５−５０８０８６号公報
【特許文献２】特表２００１−５０２４７４号公報
【特許文献３】特開２００５−２７６９５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示された炭化珪素半導体装置では、ＰＮ界面付近から離れたデバイス領域において、積層欠陥が増殖し続けることは抑制できるが、ＰＮ界面付近の積層欠陥の増殖を抑制することはできない。そのため、順方向抵抗の経時的な上昇を避けることができないという問題があった。
【０００７】
また、特許文献２および特許文献３に開示された炭化珪素半導体装置によれば、導入された再結合領域により、積層欠陥を増やさずに再結合が行われる。そのため、積層欠陥等における再結合が抑制され、順方向抵抗の経時的な上昇を抑制することができる。しかしながら、これら発明では、順方向通電から逆阻止状態に切り換えた際に界面近傍に存在する少数キャリアの再結合を早めることを目的とする。そのため、再結合領域そのものの抵抗が大きいにも関わらず、再結合領域がＰＮ界面全面に導入されているため、順方向抵抗の初期値が大きくなるという問題があった。また、ＭＯＳＦＥＴなどのＰＮ積層部が内在するデバイスに上記発明を適用した場合、順方向の抵抗の初期値に加えて、ＯＮ抵抗の初期値も大きくなるという問題があった。
【０００８】
本発明は、上記のような問題点を解決するためになされたものであり、順方向抵抗の経時的な上昇を抑制するとともに、順方向抵抗や素子のＯＮ抵抗の初期値の上昇も抑制可能な炭化珪素半導体装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る炭化珪素半導体装置は、炭化珪素基板上に形成され、積層欠陥を有し第１の導電型を有する炭化珪素の第１の半導体層と、前記第１の半導体層に接して形成され、積層欠陥を有し第２の導電型を有する炭化珪素の第２の半導体層と、前記第１の半導体層、および／または、前記第２の半導体層に形成され、再結合中心が導入された再結合領域とを備える。また、前記炭化珪素半導体装置は、前記第１の半導体層、および／または、前記第２の半導体層に形成され、当該半導体層よりも不純物濃度が高い第３の半導体層を備える。前記再結合領域は、前記第１の半導体層と前記第２の半導体層との接合界面であるＰＮ界面のうち、順方向通電開始直後に電流が前記第２の半導体層から前記第３の半導体層を介して前記第１の半導体層へ進む経路上にのみ形成される。
【発明の効果】
【００１０】
本発明の炭化珪素半導体装置によれば、再結合領域が、電子−正孔が積層欠陥において再結合する機会を減らし、積層欠陥の経時的な成長を抑制するため、順方向の電気抵抗の経時的な上昇を抑制することができる。また、順方向通電開始直後に電流が流れる経路上のみに再結合領域を形成することにより、順方向の電気抵抗や素子のＯＮ抵抗の初期値の上昇も抑制することができる。
【発明を実施するための最良の形態】
【００１１】
＜実施の形態１＞
本実施の形態では、第１の導電型をｎ型、第２の導電型をｐ型であるものとして説明する。図１は、本実施の形態に係る炭化珪素半導体装置を示す断面図である。図１に示すように、本実施の形態に係る炭化珪素半導体装置は、第１の半導体層であるドリフト層２と、第２の半導体層であるベース領域３と、第３の半導体層である中濃度ｐ型（第２の導電型）領域６と、再結合領域７とを備える。
【００１２】
本実施の形態に係る炭化珪素半導体装置は、ｎチャネル炭化珪素ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effective Transistor）を備え、このｎチャネル炭化珪素ＭＯＳＦＥＴは、ｎ型（第１の導電型）を有する炭化珪素基板１と、ｎ型（第１の導電型）を有するドリフト層２と、ｐ型（第２の導電型）を有するベース領域３と、ｎ型（第１の導電型）のソース領域４と、高濃度ｐ型（第２の導電型）領域５と、ゲート絶縁膜８と、ゲート電極９と、層間絶縁膜１０と、ソース電極１１と、ドレイン電極１２とを備える。
【００１３】
このｎチャネル炭化珪素ＭＯＳＦＥＴでは、ゲート電極９に電圧を印加すると、ゲート電極９近傍のベース領域３にチャネルが形成される。本発明の趣旨は、図２に記載のＯＮ時の通電経路２１と別な位置にできるボディーダイオード順方向通電開始箇所２２のｐｎ接合部のどちらか、または、両方に再結合領域７を形成していることにある。なお、本実施の形態に係る炭化珪素半導体装置では、図１に係るｎチャネル炭化珪素ＭＯＳＦＥＴを複数個備え、炭化珪素基板１に周期的に形成されているものとする。
【００１４】
次に、本実施の形態に係る炭化珪素半導体装置の構成およびその製造工程について説明する。まず、ｎ型を有する炭化珪素基板１を準備する。この炭化珪素基板１の抵抗率は、例えば、０．１Ωｃｍ以下が好適である。
【００１５】
第１の半導体層であるドリフト層２は、ｎ型を有し、炭化珪素基板１上に形成される。ドリフト層２は、ｎ型の炭化珪素からなり、例えば、エピタキシャル結晶成長法により形成される。このドリフト層２の濃度は、例えば、１×１０15ｃｍ-3以上１×１０17ｃｍ-3以下、厚みは、例えば、８〜１２μｍであることが好ましい。
【００１６】
エピタキシャル結晶成長法によりドリフト層２を形成した後、レジストをマスクとしてｎ型のドリフト層２の中に活性イオン種を注入し、再結合領域７を形成する。なお、注入エネルギを制御することにより、ドリフト層２表面から所望の深さに不純物を注入することができる。また、本実施の形態では、ｐ型のベース領域３と再結合領域７との境界でベース領域３側に、当該ベース領域３よりも不純物濃度が高い中濃度ｐ型領域６を形成する。これら再結合領域７および中濃度ｐ型領域６については、後で詳述する。
【００１７】
第２の半導体層であるベース領域３は、ｐ型を有し、ドリフト層２に接して形成される。このｐ型のベース領域３は、例えば、ドリフト層２上にレジストを形成して、そのレジストをマスクとして不純物をイオン注入して形成される。ｐ型となる不純物としては、例えば、ボロン（Ｂ）あるいはアルミニウム（Ａｌ）が挙げられる。ｐ型のベース領域３の不純物濃度は、例えば、１×１０18ｃｍ-3以上、厚みは、例えば、０．２〜１μｍが好ましい。
【００１８】
こうして、第２の半導体層であるベース領域３は、ｐ型を有し、ドリフト層２に接して形成される。本実施の形態では、隣り合うｎチャネル炭化珪素ＭＯＳＦＥＴのベース領域３同士を、所定の間隔で互いを離間した部位に形成する。
【００１９】
次に、ｐ型のベース領域３上にレジストを形成した後、そのレジストをマスクとして各ベース領域３中に不純物をイオン注入して、ｎ型のソース領域４を形成する。ｎ型となる不純物としては、例えば、リン（Ｐ）あるいは窒素（Ｎ）が挙げられる。
【００２０】
さらに、ベース領域３上およびソース領域４上にレジストを形成し、そのレジストをマスクとして各ソース領域４中にｐ型の不純物をイオン注入する。このイオン注入により、高濃度ｐ型領域５を形成する。本実施の形態では、高濃度ｐ型領域５は、再結合領域７の真上に形成する。なお、この高濃度ｐ型領域５の不純物濃度は、例えば、１×１０20ｃｍ-3以上、厚みは、例えば、０．２〜０．５μｍが好ましい。ただし、高濃度ｐ型領域５と中濃度ｐ型領域６との厚さの和は、ベース領域３の厚さよりも小さくしなければならない。ｎ型不純物およびｐ型不純物のイオン注入後、熱処理装置によってウエハ（炭化珪素基板１）を高温でアニール処理すると、注入イオンが電気的に活性化される。
【００２１】
次に、ドリフト層２の上部を熱酸化法によって酸化することによって、ウエハ上側にＳｉＯ2からなるゲート絶縁膜８を形成する。なお、ウエハの平面視において、ドリフト層２を熱酸化法によって酸化する範囲は全部でも一部でもよい。ドリフト層２を熱酸化法によって酸化してなるゲート絶縁膜８の膜厚は、もとのおよそ２倍となる。熱酸化後、Ｏ2雰囲気をＡｒ雰囲気あるいはＮ2雰囲気に切り換え、冷却する。
【００２２】
次に、ゲート絶縁膜８上にゲート電極９を成膜およびパターニングする。ゲート電極９の形状は、例えば、その端部が、ベース領域３上およびソース領域４上に位置するとともに、その中央が、隣り合うベース領域３の間のドリフト層２上に位置するように形成する。
【００２３】
さらに、層間絶縁膜１０を成膜後、各ソース領域４上部は、ゲート絶縁膜８の一部とあわせて、リソグラフィ技術およびエッチング技術によって除去される。除去後、ソース領域４が表面に露出した部位にソース電極１１を成膜し、パターニングする。その後、炭化珪素基板１の裏面側にドレイン電極１２を形成する。こうして、図１に示すような素子構造の主要部が完成する。
【００２４】
次に、本実施の形態に係る炭化珪素半導体装置が備える中濃度ｐ型領域６と、再結合領域７について説明する。
【００２５】
まず、再結合領域７について説明する。再結合領域７は、ドリフト層２に形成され、再結合中心が導入された領域である。本実施の形態に係る再結合領域７は、ｎ型のドリフト層２とｐ型のベース領域３との接合界面であるＰＮ界面のうち、図２に記載のボディーダイオード順方向通電開始直後に電流が流れる経路２３上にのみ形成される。本実施の形態では、その経路２３は、正孔がベース領域３から中濃度ｐ型領域６を介してドリフト層２へ進む経路である。また、本実施の形態では、再結合領域７は、ｐ型のベース領域３の直下で、ベース領域３より深い位置に形成される。
【００２６】
また、本実施の形態では、再結合領域７は、遷移金属を含んでなり、その遷移金属は、Ｓｃ（スカンジウム），Ｔｉ（チタン），Ｖ（バナジウム），Ｃｒ（クロム），Ｙ（イットリウム），Ｚｒ（ジルコニウム），Ｎｂ（ニオブ），Ｍｏ（モリブデン），Ｈｆ（ハフニウム），Ｔａ（タンタル），Ｗ（タングステン）の少なくとも一つを含む。また、本実施の形態では、再結合領域７の所定の不純物の濃度は、１×１０17ｃｍ-3以上であり、再結合領域７の厚さは、０．１μｍ以上であるものとする。
【００２７】
次に、中濃度ｐ型領域６について説明する。第３の半導体層である中濃度ｐ型領域６は、ベース領域３に形成され、当該ベース領域３よりも不純物濃度が高い。本実施の形態では、この中濃度ｐ型領域６は、再結合領域７に隣接して形成されている。この中濃度ｐ型領域６の不純物濃度は、周辺のベース領域３の不純物濃度より１桁程度大きければよく、ここに示す実施の形態の場合、例えば、１×１０19ｃｍ-3以上であることが好ましい。また、厚みは、例えば、０．１〜０．５μｍであることが好ましい。
【００２８】
以上の構成からなる本実施の形態に係る炭化珪素半導体装置では、再結合中心が導入された再結合領域７が形成されている。この再結合領域７では、積層欠陥を増やさずに電子−正孔の再結合を行う。これにより、電子−正孔が積層欠陥において再結合する機会を減らし、積層欠陥の経時的な成長を抑制するため、積層欠陥の経時的な成長を抑制することにより、順方向抵抗の経時的な上昇を抑制することができる。また、本実施の形態では、図２に記載のボディーダイオード順方向通電開始直後に電流が流れる経路２３上にのみ再結合領域７を形成している。このように、ドリフト層２と、ベース領域３との間のＰＮ界面全面に、大きな抵抗を有する再結合領域７を形成していないため、順方向抵抗や素子のＯＮ抵抗の初期値の上昇を抑制することができる。
【００２９】
また、本実施の形態では、再結合領域７に隣接して中濃度ｐ型領域６を設けた。この中濃度ｐ型領域６は、周辺の同導電型の領域よりも抵抗が低い。そのため、順方向通電開始直後に電流（少数キャリア）が流れる経路２３を所望の経路にすることができ、効率よく再結合領域７に電流を導くことができる。
【００３０】
また、本実施の形態では、再結合領域７は、遷移金属を有し、その遷移金属は、Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗの少なくとも一つを含む。そのため、少数キャリアをさらに効率的に捕らえることができる。
【００３１】
また、本実施の形態では、再結合領域７の所定の不純物の濃度は、１×１０17ｃｍ-3以上であり、再結合領域７の厚さは、０．１μｍ以上である。そのため、順方向抵抗や素子のＯＮ抵抗の初期値の上昇を抑制することができるとともに、効率的に電子−正孔の再結合を行うことができる。
【００３２】
なお、本実施の形態に係る炭化珪素半導体装置の構成は、図１の構成に限ったものではなく、図３に示すような終端構造を有するように作成してもよい。なお、図の点線で示される構造１４は、図１と同じ構造であり、この構造１４を周期的に繰り返したものであってもよい。そして、終端部にＪＴＥ（Junction Termination Extension）部１３を形成する。ＪＴＥ部１３は、終端部の電界集中を低減する役割をする。このＪＴＥ部１３は、上述のベース領域３の形成後、イオン注入法により形成する。このＪＴＥ部１３の不純物濃度は、１×１０17ｃｍ-3以上、厚みは０．２〜１μｍが好ましい。
【００３３】
なお、本実施の形態では、図４（ａ）に示すようにドリフト層２に再結合領域７を設けた構成について説明した。しかし、これに限ったものではなく、再結合領域７は、図４（ｄ）（ｅ）（ｆ）に示すように、ベース領域３に設ける構成であってもよく、図４（ｇ）（ｈ）（ｉ）に示すように、ドリフト層２およびベース領域３の両方に設ける構成であってもよい。これらの構成であっても、上述と同様に、順方向抵抗の経時的な上昇を抑制することができるとともに、順方向抵抗を低減することができる。
【００３４】
また、本実施の形態では、図４（ａ）に示すように、ベース領域３に形成され、当該ベース領域３よりも不純物濃度が高い第３の半導体層である中濃度ｐ型領域６を設けた構成について説明した。そして、中濃度ｐ型領域６を、再結合領域７に隣接して形成した。しかし、これに限ったものではなく、図４（ｄ）（ｅ）（ｇ）（ｈ）に示すように、中濃度ｐ型領域６を、再結合領域７に重ねて形成してもよい。また、中濃度ｐ型領域６の代わりに、ドリフト層２に形成され、当該ドリフト層２よりも不純物濃度が高い第３の半導体層である中濃度ｎ型領域２４を設ける。そして、図４（ｆ）に示すように、中濃度ｎ型領域２４を、再結合領域７と隣接して形成してもよく、あるいは、図４（ｂ）（ｃ）（ｈ）（ｉ）に示すように、中濃度ｎ型領域２４を、再結合領域７に重ねて形成してもよい。また、図４（ｂ）（ｅ）（ｈ）に示すように、中濃度ｐ型領域６と中濃度ｎ型領域２４の両方を設ける構成であってもよい。これらの構成であっても、上述と同様に、順方向通電開始直後に電流が流れる経路２３を所望の経路にすることができ、効率よく再結合領域７に電流を流すことができる。
【００３５】
また、本実施の形態では、第１の導電型をｎ型、第２の導電型をｐ型であるものとして説明したが、これに限ったものではなく、第１の導電型をｐ型、第２の導電型をｎ型とするものであってもよい。
【００３６】
＜実施の形態２＞
本実施の形態では、第１の導電型をｎ型、第２の導電型をｐ型であるものとして説明する。図５に、本実施の形態に係る炭化珪素半導体装置の断面図を示す。図５に示すように、本実施の形態に係る炭化珪素半導体装置は、第１の半導体層であるドリフト層２と、第２の半導体層であるガードリング領域１５と、第３の半導体層である中濃度ｐ型（第２の導電型）領域６と、再結合領域７とを備える。以下、本実施の形態に係る半導体装置の構成のうち、実施の形態１と同一の構成については、同一の符号を付すものとし、新たに説明しない構成については、実施の形態１と同じであるものとする。
【００３７】
本実施の形態に係る炭化珪素半導体装置は、炭化珪素ＳＢＤ（ショートバリアダイオード）を備え、この炭化珪素ＳＢＤは、ｎ型（第１の導電型）を有する炭化珪素基板１と、ｎ型（第１の導電型）を有するドリフト層２と、中濃度ｐ型領域６と、再結合領域７と、ｐ型（第２の導電型）を有するガードリング領域１５と、ｐ型（第２の導電型）を有するＪＴＥ領域１６と、ショットキー電極１７と、アノード電極１８と、カソード電極１９とを備える。
【００３８】
次に、本実施の形態に係る炭化珪素半導体装置の構成およびその製造工程について説明する。まず、ｎ型を有する炭化珪素基板１を準備する。この炭化珪素基板１の抵抗率は、例えば、０．１Ωｃｍ以下が好適である。
【００３９】
第１の半導体層であるドリフト層２は、ｎ型を有し、炭化珪素基板１上に形成される。ドリフト層２は、ｎ型の炭化珪素からなり、例えば、エピタキシャル結晶成長法により形成される。このドリフト層２の濃度は、例えば、１×１０15ｃｍ-3以上１×１０17ｃｍ-3以下、厚みは、例えば、８〜１２μｍであることが好ましい。
【００４０】
エピタキシャル結晶成長法によりドリフト層２を形成した後、レジストをマスクとしてｎ型のドリフト層２の中に活性イオン種を注入し、再結合領域７を形成する。なお、注入エネルギを制御することにより、ドリフト層２表面から所望の深さに不純物を注入することができる。また、本実施の形態では、ｐ型のガードリング領域１５と再結合領域７との境界でガードリング領域１５側に、当該ガードリング領域１５よりも不純物濃度が高い中濃度ｐ型領域６を形成する。これら再結合領域７および中濃度ｐ型領域６については、後で詳述する。
【００４１】
第２の半導体層であるガードリング領域１５は、ｐ型を有し、ドリフト層２に接して形成される。このｐ型のガードリング領域１５は、例えば、ドリフト層２上の所定の部位にレジストを形成した後、そのレジストをマスクとして不純物をイオン注入して形成される。ｐ型のＪＴＥ領域１６も、ガードリング領域１５と同様に形成される。ｐ型となる不純物としては、例えば、ボロン（Ｂ）あるいはアルミニウム（Ａｌ）が挙げられる。ｐ型のガードリング領域１５の不純物濃度は、例えば、１×１０17ｃｍ-3以上、厚みは、例えば、０．２〜１μｍが好ましい。ｐ型のＪＴＥ領域１６の不純物濃度は、例えば、１×１０17ｃｍ-3以上、厚みは、例えば、０．２〜１μｍが好ましい。
【００４２】
このｐ型不純物のイオン注入後、熱処理装置によってウエハを高温でアニール処理すると、注入イオンが電気的に活性化される。その後、ショットキー電極１７、アノード電極１８を順次成膜、パターニングし、炭化珪素基板１の裏面側にカソード電極１９を形成する。こうして、図５に示すような素子構造の主要部が完成する。
【００４３】
次に、本実施の形態に係る炭化珪素半導体装置が備える中濃度ｐ型領域６と、再結合領域７について説明する。
【００４４】
まず、再結合領域７について説明する。再結合領域７は、ドリフト層２に形成され、再結合中心が導入された領域である。本実施の形態に係る再結合領域７は、ｎ型のドリフト層２とｐ型のガードリング領域１５との接合界面であるＰＮ界面のうち、順方向通電開始直後に電流が流れる経路上にのみ形成される。本実施の形態では、その経路は、ガードリング領域１５から中濃度ｐ型領域６を介してドリフト層２へ進む経路である。また、本実施の形態では、再結合領域７は、ｐ型のガードリング領域１５の直下で、ガードリング領域１５より深い位置に形成される。
【００４５】
本実施の形態では、再結合領域７は、遷移金属を含んでなり、その遷移金属は、Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗの少なくとも一つを含む。また、本実施の形態では、再結合領域７の所定の不純物の濃度は、１×１０17ｃｍ-3以上であり、再結合領域７の厚さは、０．１μｍ以上であるものとする。
【００４６】
次に、中濃度ｐ型領域６について説明する。第３の半導体層である中濃度ｐ型領域６は、ガードリング領域１５に形成され、当該ガードリング領域１５よりも不純物濃度が高い。本実施の形態では、この中濃度ｐ型領域６は、再結合領域７と隣接して形成されている。この中濃度ｐ型領域６の不純物濃度は、周辺のガードリング領域１５の不純物濃度より１桁程度大きければよく、ここに示す実施の形態の場合、例えば、１×１０18ｃｍ-3以上であることが望ましい。また、厚みは、例えば、０．１〜０．５μｍであることが好ましい。
【００４７】
以上の構成からなる本実施の形態に係る炭化珪素半導体装置では、再結合中心が導入された再結合領域７が形成されている。この再結合領域７では、積層欠陥を増やさずに電子−正孔の再結合を行う。そのため、積層欠陥の経時的な成長を抑制することにより、順方向抵抗の経時的な上昇を抑制することができる。また、本実施の形態では、順方向通電開始直後に電流が流れる経路上にのみ再結合領域７を形成している。このように、ドリフト層２と、ガードリング領域１５との間のＰＮ界面全面に、大きな抵抗を有する再結合領域７を形成していないため、順方向抵抗や素子のＯＮ抵抗の初期値の上昇を抑制することができる。
【００４８】
また、本実施の形態では、再結合領域７に隣接して中濃度ｐ型領域６を設けた。これにより、順方向通電開始直後に電流が流れる経路を所望の経路にすることができ、効率よく再結合領域７に電流を流すことができる。また、実施の形態１のその他の効果も得ることができる。
【００４９】
なお、本実施の形態では、第１の導電型をｎ型、第２の導電型をｐ型であるものとして説明したが、これに限ったものではなく、第１の導電型をｐ型、第２の導電型をｎ型とするものであってもよい。
【００５０】
＜実施の形態３＞
本実施の形態では、第１の導電型をｎ型、第２の導電型をｐ型であるものとして説明する。図６に、本実施の形態に係る炭化珪素半導体装置の断面図を示す。図６に示すように、本実施の形態に係る炭化珪素半導体装置は、第１の半導体層であるドリフト層２と、第２の半導体層であるガードリング領域１５およびｐ型（第２の導電型）領域２０と、第３の半導体層である中濃度ｐ型（第２の導電型）領域６，２１と、再結合領域７とを備える。以下、本実施の形態に係る半導体装置の構成のうち、実施の形態１と同一の構成については、同一の符号を付すものとし、新たに説明しない構成については、実施の形態２と同じであるものとする。
【００５１】
本実施の形態に係る炭化珪素半導体装置は、炭化珪素ＳＢＤ（ショートバリアダイオード）を備え、この炭化珪素ＳＢＤは、ｎ型（第１の導電型）を有する炭化珪素基板１と、ｎ型（第１の導電型）を有するドリフト層２と、高濃度ｐ型領域５と、中濃度ｐ型領域６，２１と、再結合中心が導入された再結合領域７と、ｐ型（第２の導電型）を有するガードリング領域１５と、ｐ型（第２の導電型）を有するＪＴＥ領域１６と、ショットキー電極１７と、アノード電極１８と、カソード電極１９と、ｐ型領域２０とを備える。
【００５２】
次に、本実施の形態に係る炭化珪素半導体装置の構成およびその製造工程について説明する。まず、ｎ型を有する炭化珪素基板１を準備する。この炭化珪素基板１の抵抗率は、例えば、０．１Ωｃｍ以下が好適である。
【００５３】
第１の半導体層であるドリフト層２は、ｎ型を有し、炭化珪素基板１上に形成される。ドリフト層２は、ｎ型の炭化珪素からなり、例えば、エピタキシャル結晶成長法により形成される。このドリフト層２の濃度は、例えば、１×１０15ｃｍ-3以上１×１０17ｃｍ-3以下、厚みは、例えば、８〜１２μｍであることが好ましい。
【００５４】
エピタキシャル結晶成長法によりドリフト層２を形成した後、レジストをマスクとしてｎ型のドリフト層２の中に活性イオン種を注入し、再結合領域７を形成する。なお、注入エネルギを制御することにより、ドリフト層２表面から所望の深さに不純物を注入することができる。また、ｐ型のガードリング領域１５と再結合領域７との境界でガードリング領域１５側に、当該ガードリング領域１５よりも不純物濃度が高い中濃度ｐ型領域６を形成する。また、本実施の形態では、ｐ型領域２０と再結合領域７との境界でｐ型領域２０側に、当該ｐ型領域２０よりも不純物濃度が高い中濃度ｐ型領域２１を形成する。これら再結合領域７および中濃度ｐ型領域６，２１については、後で詳述する。
【００５５】
第２の半導体層であるガードリング領域１５およびｐ型領域２０は、ｐ型を有し、ドリフト層２に接して形成される。このｐ型のガードリング領域１５およびｐ型領域２０は、例えば、ドリフト層２上の所定の部位にレジストを形成した後、そのレジストをマスクとして不純物をイオン注入して形成される。ｐ型のＪＴＥ領域１６も、これらと同様に形成される。ｐ型となる不純物としては、例えば、ボロン（Ｂ）あるいはアルミニウム（Ａｌ）が挙げられる。ｐ型のガードリング領域１５の不純物濃度は、例えば、１×１０17ｃｍ-3以上、厚みは、例えば、０．２〜１μｍが好ましい。ｐ型のＪＴＥ領域１６の不純物濃度は、例えば、１×１０17ｃｍ-3以上、厚みは、例えば、０．２〜１μｍが好ましい。ｐ型領域２０の不純物濃度は、例えば、１×１０18ｃｍ-3以上、厚みは、例えば、０．２〜１μｍが好ましい。
【００５６】
さらに、ドリフト層２上の所定の部位にレジストを形成した後、そのレジストをマスクとして不純物をイオン注入することにより、高濃度ｐ型領域５を形成する。これらｐ型不純物のイオン注入後、熱処理装置によってウエハを高温でアニール処理すると、注入イオンが電気的に活性化される。その後、ショットキー電極１７、アノード電極１８を順次成膜、パターニングし、炭化珪素基板１の裏面側にカソード電極１９を形成する。こうして、図６に示すような素子構造の主要部が完成する。
【００５７】
次に、本実施の形態に係る炭化珪素半導体装置が備える中濃度ｐ型領域６と、再結合領域７について説明する。
【００５８】
まず、再結合領域７について説明する。再結合領域７は、ドリフト層２に形成され、再結合中心が導入された領域である。本実施の形態では、再結合領域７は、ｎ型のドリフト層２とｐ型のガードリング領域１５との接合界面であるＰＮ界面のうち、順方向通電開始直後に電流が流れる経路上にのみ形成される。その経路は、ガードリング領域１５から中濃度ｐ型領域６を介してドリフト層２へ進む経路である。本実施の形態では、再結合領域７は、ｐ型のガードリング領域１５の直下で、ガードリング領域１５より深い位置に形成される。
【００５９】
また、本実施の形態では、再結合領域７は、ｎ型ドリフト層２とｐ型領域２０との接合界面であるＰＮ界面のうち、順方向通電開始直後に電流が流れる経路上にのみ形成される。その経路は、ｐ型領域２０から中濃度ｐ型領域６を介してドリフト層２へ進む経路である。本実施の形態では、再結合領域７は、ｐ型領域２０の直下で、ｐ型領域２０より深い位置に形成される。
【００６０】
本実施の形態では、再結合領域７は、遷移金属を含んでなり、その遷移金属は、Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗの少なくとも一つを含む。また、本実施の形態では、再結合領域７の所定の不純物の濃度は、１×１０17ｃｍ-3以上であり、再結合領域７の厚さは、０．１μｍ以上であるものとする。
【００６１】
次に、中濃度ｐ型領域６について説明する。第３の半導体層である中濃度ｐ型領域６は、ガードリング領域１５に形成され、当該ガードリング領域１５よりも不純物濃度が高い。本実施の形態では、この中濃度ｐ型領域６は、再結合領域７と隣接して形成されている。この中濃度ｐ型領域６の不純物濃度は、周辺のガードリング領域１５の不純物濃度より１桁程度大きければよく、ここに示す実施の形態の場合、例えば、１×１０18ｃｍ-3以上であることが好ましい。また、厚みは、例えば、０．１〜０．５μｍであることが好ましい。中濃度ｐ型領域２１については、ガードリング領域１５が、ｐ型領域２０に変更する以外は、中濃度ｐ型領域６と同じである。
【００６２】
以上の構成からなる本実施の形態に係る炭化珪素半導体装置では、再結合中心が導入された再結合領域７が形成されている。この再結合領域７では、積層欠陥を増やさずに電子−正孔の再結合を行う。そのため、積層欠陥の経時的な成長を抑制することにより、順方向抵抗の経時的な上昇を抑制することができる。また、本実施の形態では、順方向通電開始直後に電流が流れる経路上にのみ再結合領域７を形成している。このように、ドリフト層２とガードリング領域１５との間、および、ドリフト層２とｐ型領域２０との間それぞれのＰＮ界面全面に、大きな抵抗を有する再結合領域７を形成していないため、順方向抵抗や素子のＯＮ抵抗の初期値の上昇を抑制することができる。
【００６３】
また、本実施の形態では、再結合領域７に隣接して中濃度ｐ型領域６，２１を設けた。これにより、順方向通電開始直後に電流が流れる経路を所望の経路にすることができ、効率よく再結合領域７に電流を流すことができる。また、実施の形態１のその他の効果も得ることができる。
【００６４】
なお、本実施の形態では、第１の導電型をｎ型、第２の導電型をｐ型であるものとして説明したが、これに限ったものではなく、第１の導電型をｐ型、第２の導電型をｎ型とするものであってもよい。
【００６５】
また、本実施の形態では、ガードリング領域１５側とｐ型領域２０側の両方に再結合領域７を形成した。しかしこれに限ったものではなく、ガードリング領域１５側とｐ型領域２０の片方に再結合領域７を形成した構成であってもよい。
【図面の簡単な説明】
【００６６】
【図１】実施の形態１に係る炭化珪素半導体装置を示す断面図である。
【図２】実施の形態１に係る炭化珪素半導体装置の通電経路等を示す断面図である。
【図３】実施の形態１に係る炭化珪素半導体装置を示す断面図である。
【図４】実施の形態１に係る炭化珪素半導体装置を示す断面図である。
【図５】実施の形態２に係る炭化珪素半導体装置を示す断面図である。
【図６】実施の形態３に係る炭化珪素半導体装置を示す断面図である。
【符号の説明】
【００６７】
１  炭化珪素基板、２  ドリフト層、３  ベース領域、４  ソース領域、５  高濃度ｐ型領域、６，２１  中濃度ｐ型領域、７  再結合領域、８  ゲート絶縁膜、９  ゲート電極、１０  層間絶縁膜、１１  ソース電極、１２  ドレイン電極、１３  ＪＴＥ部、１４  構造、１５  ガードリング領域、１６  ＪＴＥ領域、１７  ショットキー電極、１８  アノード電極、１９  カソード電極、２０  ｐ型領域、２１  ＯＮ時の通電経路、２２  ボディーダイオード順方向通電開始箇所、２３  ボディーダイオード順方向通電開始直後に電流が流れる経路、２４  中濃度ｎ型領域。
【図１】
0005036569.tif 000002
【図２】
0005036569.tif 000003
【図３】
0005036569.tif 000004
【図４】
0005036569.tif 000005
【図５】
0005036569.tif 000006
【図６】
0005036569.tif 000007