(57)【特許請求の範囲】
【請求項１】
予め定めたピーク期間中の予め定めたピーク電流及びベース期間中の予め定めたベース電流から形成されるパルス電流を通電し、チップ・被溶接材間電圧をフィードバックしてパルス周期を制御することによって溶接電流平均値を増減させてアーク長制御をする消耗電極パルスアーク溶接のアーク長制御方法において、
アーク電圧ディジタル設定値Ｖｓｄを設定し、ワイヤ送給速度設定値と対応させたパルス周期の増減の中心値であるパルス周期増減中心値Ｔｃを設定し、アーク電圧フィードバック制御の利得を調整する積分上限Ｃｉを設定し、周期算出積分加算値Ｋｉ＝Ｃｉ／Ｔｃを自動設定するステップと、
溶接を開始すると前記チップ・被溶接材間電圧を溶接電圧瞬時値ディジタル検出値Ｖｄｄとして検出し、前記アーク電圧ディジタル設定値Ｖｓｄと前記溶接電圧瞬時値ディジタル検出値Ｖｄｄとの差である設定・検出ディジタル電圧差ΔＶｄｄ＝Ｖｓｄ−Ｖｄｄを算出するステップと、
第Ｎ周期を開始するとパルス周期算出積分値Ｉｎ＝∫（Ｋｉ＋ΔＶｄｄ）ｄｔの積分を開始し、前記ピーク期間に続く前記ベース期間中に前記パルス周期算出積分値Ｉｎが前記積分上限Ｃｉに達した時点で前記ベース期間を終了して第Ｎ周期を終了すると共に前記パルス周期算出積分値Ｉｎをリセットし、次の第（Ｎ＋１）周期を開始するステップと、
からなり、前記パルス周期をパルス周期増減中心値から増減させて溶接電流平均値を増減させアーク長を復帰させる消耗電極パルスアーク溶接のアーク長制御方法。
【請求項２】
請求項１の積分上限Ｃｉの選定によって電源の外部特性の傾斜を調整する消耗電極パルスアーク溶接のアーク長制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、消耗電極（以下、溶接ワイヤという）を定速度送給し、パルス溶接電流を通電してアーク長を制御する消耗電極パルスアーク溶接のアーク長制御方法に関するものである。
【０００２】
【従来の技術】
消耗電極式パルスアーク溶接機では、均一な高品質の溶接を得るためにアーク長を一定に保つことが必要不可欠である。一般には、アーク長に対応するアーク電圧をフィードバックして適切なアーク長になるように制御している。
溶接中にアーク長に影響を与える外乱がランダムに発生する。この外乱の影響に速やかに応答して適切なアーク長に復帰させるためには、アーク電圧フィードバック回路を高速に応答させる必要がある。
一方、アーク長に対応するアーク電圧値は、アーク長に対応する電圧値と関係しない電圧を含んでいる。
【０００３】
従来技術のアーク長制御方法（以下、従来技術という）のように、単に、アーク電圧フィードバック回路を高速に応答させると、後述する図４及び図５で説明するように、アーク長に関係しないアーク電圧値のフィードバック信号にも応答するために、アーク長制御は誤動作してアーク長をハンチングさせてしまう。
アーク電圧フィードバック回路を安定に動作させるために、従来技術では、フィードバックされたアーク電圧を時定数の大きいフィルタで平滑したフィードバック信号によってアーク電圧値を制御している。このアーク電圧値を制御するフィードバック信号は、時間遅れが大きくアーク長制御を高速にすることができなかった。
【０００４】
図１は、溶接ワイヤの先端１ａ、被溶接材２、溶融池２ａ、チップ３、見かけのアーク長（以下、アーク長という）Ｌａの関係を説明する図である。
同図において、送給ロールによって送給される溶接ワイヤは、ノズルの中にあるチップ３を通過してパルス溶接電流Ｉが流れる。図示していないパルス溶接電源からチップ３と被溶接材２との間にパルス溶接電源の出力が供給され、溶接ワイヤの先端１ａと被溶接材２との間にアーク４を発生して、突き出し長さＥｘを流れる電流によるジュール熱とアークによるアーク熱とによって、溶接ワイヤの先端１ａが溶融して溶滴を被溶接材２の溶融池２ａに移行させて溶接する。
【０００５】
従来技術では、アーク長Ｌａが、チップ・被溶接材間電圧Ｖｗに比例するとして、アーク長Ｌａを一定に保つために、チップ・被溶接材間電圧Ｖｗを一定値に維持するように制御している。即ち、適切なチップ・被溶接材間電圧Ｖｗを設定し、アーク電圧平均値Ｖａをフィードバックして設定したチップ・被溶接材間電圧Ｖｗと比較してその差を０にするように制御している。
【０００６】
従来技術は、後述する図２に示すように、溶接電圧瞬時値検出信号Ｖｄを検出して平滑した検出溶接電圧平滑信号Ｖdaと、アーク長Ｌａに対応するアーク電圧平均値Ｖａが設定されたアーク電圧設定信号Ｖｓとを比較して、その差の設定・検出溶接電圧比較信号Ｃm2によって、パルス周波数ｆを制御してワイヤ溶融速度Ｗｍを変化させ、設定したアーク電圧設定値Ｖｓと検出したアーク電圧平均値Ｖａとが等しくなるように制御している。この設定・検出溶接電圧比較信号Ｃm2が、従来技術のフィードバック信号となる。
【０００７】
図２は、パルス電流を通電し、チップ・被溶接材間電圧Ｖｗをフィードバック制御してパルス周波数を制御することによってアーク長制御をする従来のパルスアーク溶接装置のブロック図である。ワイヤは定速度送給されているので、アーク長を制御するためには、パルス溶接電流Ｉの平均値を制御してワイヤ溶融速度Ｗｍを増減させている。パルス溶接電流Ｉは、ピーク電流Ｉｐとベース電流Ｉｂとを、それぞれピーク期間Ｔｐとベース期間Ｔｂとからなるパルス周期Ｔで、交互に繰り返し通電する。
【０００８】
同図において、パルス溶接電源ＰＳは、商用電源ＡＣを入力して溶接用電力をワイヤ１及び被溶接材２に出力する。
ワイヤ送給速度設定回路ＷＳは、設定したワイヤ送給速度設定信号Ｗｓに対応した電圧をワイヤ送給モータＷＭに出力する。
【０００９】
溶接電圧瞬時値検出回路ＶＤは、チップ・被溶接材間電圧Ｖｗの瞬時値を検出して溶接電圧瞬時値検出信号Ｖｄを出力する。検出溶接電圧平滑回路ＶＤＡは、チップ・被溶接材間電圧Ｖｗの瞬時値を平滑して検出溶接電圧平滑信号Ｖdaを出力する。
アーク電圧設定回路ＶＳは、アーク電圧設定信号Ｖｓを出力する。設定・検出溶接電圧比較回路ＣＭ２は、検出溶接電圧平滑信号Ｖdaとアーク電圧設定信号Ｖｓとを入力として、設定・検出溶接電圧比較信号Ｃm2を出力する。以下、溶接電圧瞬時値検出回路ＶＤ、検出溶接電圧平滑回路ＶＤＡ、アーク電圧設定回路ＶＳ及び設定・検出溶接電圧比較回路ＣＭ２をアーク電圧フィードバック回路ＦＢという。
【００１０】
電圧・周波数変換回路ＶＦは、設定・検出溶接電圧比較信号Ｃm2を入力して、パルス周波数ｆに対応した周波数制御信号Ｖｆを出力する。
パルス幅設定回路ＴＰは、設定したパルス幅のパルス幅設定信号Ｔｐを出力する。
パルス周波数・幅制御回路ＤＦは、周波数制御信号Ｖｆ及びパルス幅設定信号Ｔｐを入力して、周波数制御信号Ｖｆのパルス周波数に同期して、設定したパルス幅のパルス周波数・幅制御信号Ｄｆを出力する。
【００１１】
ベース電流値設定回路ＩＢＳは、ベース電流値設定信号Ｉbsを出力し、ピーク電流値設定回路ＩＰＳは、ピーク電流値設定信号Ｉpsを出力する。
ピーク・ベース電流値切換回路ＳＷ１は、ピーク電流値設定信号Ｉpsとベース電流値設定信号Ｉbsとを切換えて、ピーク・ベース電流値切換信号Ｓw1を出力する。このピーク・ベース電流値切換信号Ｓw1は、後述する図３の経過時間ｔに示すように、パルス周波数・幅制御信号Ｄｆの周波数に同期して、ピーク期間Ｔｐのときはピーク電流値設定信号Ｉpsを出力し、ベース期間Ｔｂのときはベース電流値設定信号Ｉbsを出力する。
【００１２】
設定・検出電流比較回路ＣＭ１は、溶接電流検出信号Ｉｄとピーク・ベース電流値切換信号Ｓw1とを入力して、その差の溶接電流制御信号Ｃm1を出力して、例えばＰＷＭ制御のインバータ回路を含むパルス溶接電源ＰＳに出力して溶接電流値を制御する。
【００１３】
溶接条件は、次の回路で設定する。アーク電圧設定回路ＶＳは出力（アーク）電圧を設定し、パルス幅設定回路ＴＰはパルス幅を設定し、ピーク電流値設定回路ＩＰＳはピーク電流値を設定し、ベース電流値設定回路ＩＢＳはベース電流値を設定する。
【００１４】
図３は、図２のブロック図の各回路の出力信号波形を示す図である。
同図（Ａ）は、溶接電圧瞬時値検出信号Ｖｄであって、この信号の波形にはノイズ、インバータ制御の溶接電源装置のインバータ出力のリップル等が含まれている。
同図（Ｂ）は、溶接電圧瞬時値検出信号Ｖｄを平滑した検出溶接電圧平均値Ｖｄaの検出溶接電圧平滑信号Ｖｄaと溶接電圧を設定するアーク電圧設定信号Ｖｓとを示す。同図（Ｃ）は周波数制御信号Ｖｆを示し、同図（Ｄ）はパルス周波数・幅制御信号Ｄｆを示す。
同図（Ｅ）は、パルス周波数・幅制御信号Ｄｆを入力したピーク・ベース電流値切換回路ＳＷ１から出力されるピーク・ベース電流値切換信号Ｓw1を示す。同図（Ｆ）は、溶接電流検出信号Ｉｄを示す。
【００１５】
【発明が解決しようとする課題】
上記の従来のアーク長制御方法は、以下の問題がある。
従来のアナログ信号のフィードバック制御回路を使用した溶接装置において、アーク長の変動に対してアーク長制御の応答性を向上させようとして、溶接電圧瞬時値検出信号Ｖｄを直接又は平滑を小さくして設定・検出溶接電圧比較回路ＣＭ２に入力してフィードバック制御するとハンチングが生じる。そこで、従来技術は、溶接電圧瞬時値検出信号Ｖｄをアナログの平滑回路によってハンチングをしない程度に平滑してフィードバックしている。
【００１６】
前述したように、従来技術は、アーク長Ｌａがチップ・被溶接材間電圧Ｖｗに比例するという仮定に基づいて、アーク長Ｌａを一定に維持させようとして、チップ・被溶接材間電圧Ｖｗを一定値に維持するように制御している。即ち、適切なチップ・被溶接材間電圧Ｖｗを設定し、アーク電圧平均値Ｖａをフィードバックして設定したチップ・被溶接材間電圧Ｖｗと比較しその差を０にするように制御している。
【００１７】
従来技術は、アーク長に対応するチップ・被溶接材間電圧Ｖｗをフィードバックし、アーク電圧平均値Ｖａが一定になるように制御している。例えば、アルミニウム及びその合金の消耗電極式ミグアーク溶接では、被溶接材の表面状況の不均一、その温度変化等によって、後述する図４（Ｃ）の陰極点Ｋｐの動く範囲が異なり、アーク形状も大きく変化する。
【００１８】
図４は、同じアーク長Ｌａであっても、実際のアーク長（真のアーク長）Ｌｂが異なる説明図である。同図（Ａ）はアーク４がワイヤ先端１ａと被溶接材２との最短距離を飛んで、実際のアーク長Ｌb1が適正アーク長Ｌ０と同じになっている最短アーク長説明図である。同図（Ｂ）はアーク４が広がり、ワイヤ先端１ａと被溶接材２との距離が同図（Ａ）よりも増加して、実際のアーク長Ｌb2が適正アーク長Ｌ０よりも増加している広がりアーク長の説明図である。同図（Ｃ）は後述するように、短絡からアークを再発生したときに、ワイヤ先端１ａと被溶接材２との最短距離から離れた酸化皮膜上の新しい陰極点Ｋｐに、アークが集中して、ワイヤ先端１ａと被溶接材２との距離が同図（Ｂ）よりもさらに増加して、実際のアーク長Ｌb3が適正アーク長Ｌ０よりも増加している異常アーク長の説明図である。
【００１９】
アルミ溶接では、ワイヤ先端１ａとアルミニウム及びその合金の被溶接材２との最短距離付近に酸化皮膜があるときは、同図（Ａ）に示すように、アークを形成する電子は、ワイヤ先端１ａと被溶接材２との最短距離付近の酸化皮膜からワイヤ先端１ａに飛びやすい。
【００２０】
この電子が飛び出す陰極点Ｋｐは高温度であるので、このワイヤ先端１ａとの最短距離にある酸化皮膜が破壊し、この酸化皮膜が破壊すると、同図（Ｂ）に示すように、陰極点Ｋｐは、ワイヤ先端１ａと被溶接材２との最短距離から離れた酸化皮膜に移動する。
さらに、短絡からアークを再発生したときに、ワイヤ先端１ａと被溶接材２との最短距離から離れた酸化皮膜上の新しい陰極点Ｋｐに、アークが集中する。
【００２１】
図５は、溶接電流平均値Ｉａを一定にしたときのアーク長Ｌａ（横軸）とアーク電圧平均値Ｖａ（縦軸）との関係を示すアーク長・アーク電圧特性図である。
同図において、アークが発生しているとき（アーク長Ｌａ＞０）のアーク電圧平均値Ｖａは、陰極点Ｋｐでの陰極電圧降下Ｖｋを定数としアーク長Ｌａの増加にしたがって増加する勾配αの直線ＡＢとなる。
【００２２】
前述した図４（Ａ）に示す最短アーク長では、実際のアーク長Ｌb1が適正アーク長Ｌ０と同じになっているので、アーク電圧平均値ＶａはＶ０となる。しかし、図４（Ｂ）に示す広がりアーク長では、実際のアーク長Ｌb2が適正アーク長Ｌ０よりも増加するために、アーク電圧平均値ＶａはＶ０よりも高いＶ２となる。さらに、図４（Ｃ）に示す異常アーク長では、実際のアーク長Ｌb3が適正アーク長Ｌ０よりも異常に増加するために、アーク電圧平均値ＶａはＶ０よりも異常に高いＶ３となる。
【００２３】
また、短絡すると陰極点Ｋｐが消失し、陰極電圧降下Ｖｋも０になって、フィードバックされたアーク電圧平均値Ｖａは急に低下し、アーク長Ｌａとアーク電圧平均値Ｖａとのほぼ線形な関係に従って推定すると、アーク長Ｌａは横軸と点線との交点ＣのマイナスＬｋとなり大きなマイナス値になってしまう。
【００２４】
さらに、短絡からアークが再発生したときに、前述したように、ワイヤ先端１ａと被溶接材２との最短距離から離れた酸化皮膜上の新しい陰極点Ｋｐに、アークが集中するために、図４（Ｃ）に示すように、実際のアーク長Ｌb3が適正アーク長Ｌ０よりも異常に増加して、アーク電圧平均値ＶａはＶ１よりも異常に高いＶ３となる。
【００２５】
アーク電圧フィードバック回路ＦＢを高速に応答させると、短絡が発生したときに、実際のアーク長が０であるのに、アーク電圧フィードバック回路ＦＢは、アーク長をマイナスＬｋまで減少させるように動作し、さらに、短絡からアークが再発生したときに、図４（Ｃ）に示すように、実際のアーク長Ｌb3が適正アーク長Ｌ０よりも異常に増加して、アーク電圧平均値ＶａはＶ０よりも異常に高いＶ３となり、この異常に高いアーク電圧Ｖ３が、アーク電圧フィードバック回路ＦＢに入力されると、アーク長Ｌａを実際のアーク長Ｌb3まで増加させるように動作する。
【００２６】
従来技術では、アーク電圧フィードバック回路ＦＢを高速に応答させると、短絡が発生したとき、アーク長を大きく減少させ、次に短絡からアークが再発生すると、アーク長を大きく減少させさせるように動作する。このように、適正アーク長Ｌ０の変化に関係しないアーク電圧変化のフィードバック信号（設定・検出溶接電圧比較信号Ｃm2）に応答してアーク長制御は誤動作し、逆に、アーク長の変化を発生させてアーク長をハンチングさせてしまう。アーク電圧フィードバック回路ＦＢを安定に動作させるために、従来のアーク長制御方式では、フィードバック信号を時定数の大きいフィルタ（検出溶接電圧平滑回路ＶＤＡ）によって平滑していた。その大きいフィルタのために、アーク電圧Ｖａのフィードバック信号は時間遅れが大きく高速なアーク長制御ができなかった。
【００２７】
図６は、溶接中の経過時間ｔの時刻ｔ１で、アークが段差のある位置を通過したとき、アーク長Ｌａに対応したアーク電圧平均値Ｖａ、溶接電流平均値Ｉａ及びアーク長Ｌａの変化を示す図である。同図（Ａ）は、溶接中の経過時間ｔの時刻ｔ１で、段差のある位置を通過したとき、パルス電流波形に対応したチップ・被溶接材間電圧Ｖｗ及びアーク長Ｌａに対応したアーク電圧平均値Ｖａの変化の応答性を示す図であり、同図（Ｂ）は、制御されたパルス周波数ｆ（パルス周期Ｔ）に対応したパルス電流波形及び溶接電流平均値Ｉａの時間的変化を示す図であり、同図（Ｃ）は、アーク長Ｌａの変化の応答性を示す図である。
【００２８】
溶接中の経過時間ｔの時刻ｔ１で、段差のある位置を通過したとき、同図（Ｃ）に示すように、アーク長が段差変化前の適正アーク長Ｌ０から段差変化後のアーク長Ｌ２に変化して、前述した図２の溶接装置の動作によって、周波数制御信号Ｖｆがパルス周波数ｆを減少させるので、同図（Ｂ）に示すように、パルス周期Ｔ＝１／ｆが長くなって、溶接電流平均値Ｉａが徐々に低下して、同図（Ｃ）に示すように、アーク長Ｌａが徐々に短くなって、時刻ｔ５で、段差変化前のアーク長Ｌ１に復帰する。
【００２９】
このように、従来技術のアナログ信号のフィードバック制御回路を使用した溶接装置では、溶接電圧瞬時値検出信号Ｖｄをアナログの検出溶接電圧平滑回路ＶＤＡによってハンチングをしない程度に平滑しているために、段差のある位置を通過した直後のアーク長Ｌ２が、段差変化前の適正アーク長ＬＯに復帰するまでの時間が長くなり応答性がよくない。
【００３０】
図７は、従来技術によって溶接をしてアークが段差を通過したときの溶接ビード外観の変化状態を示す図である。
同図に示すように、段差通過後にアーク長が長くなるので、被溶接物がアーク熱を受ける範囲が広くなってビード幅Ｗが広がる。このときに、従来技術では、適正アーク長ＬＯに速やかに復帰させることができないので、広いビード幅の部分が長くなる。その結果、従来技術では、溶接ビード幅Ｗが広がる期間が長くなり溶け込み形状の変化が大きくなって溶接結果の均一性が低下する。
【００３１】
従来のアーク長制御方式では、アーク電圧フィードバック回路ＦＢを高速に応答させたときに、短絡が発生すると、アーク長を大きく減少させ、次に短絡からアークが再発生すると、アーク長を大きく増加させさせるように誤動作し、アーク長の変化を逆に起こしてアーク長をハンチングさせてしまう。したがって、従来技術では、アーク電圧フィードバック回路ＦＢを安定に動作させるために、フィードバック信号を時定数の大きいフィルタ（検出溶接電圧平滑回路ＶＤＡ）によって平滑していたために、アーク電圧Ｖａのフィードバック信号は時間遅れが大きく高速なアーク長制御ができなかった。
【００３２】
【課題を解決するための手段】
【００３８】
請求項１のアーク長制御方法は、予め定めたピーク期間中の予め定めたピーク電流及びベース期間中の予め定めたベース電流から形成されるパルス電流を通電し、チップ・被溶接材間電圧をフィードバックしてパルス周期を制御することによって溶接電流平均値を増減させてアーク長制御をする消耗電極パルスアーク溶接のアーク長制御方法において、
アーク電圧ディジタル設定値Ｖｓｄを設定し、ワイヤ送給速度設定値と対応させたパルス周期の増減の中心値であるパルス周期増減中心値Ｔｃを設定し、アーク電圧フィードバック制御の利得を調整する積分上限Ｃｉを設定し、周期算出積分加算値Ｋｉ＝Ｃｉ／Ｔｃを自動設定するステップと、
溶接を開始すると前記チップ・被溶接材間電圧を溶接電圧瞬時値ディジタル検出値Ｖｄｄとして検出し、前記アーク電圧ディジタル設定値Ｖｓｄと前記溶接電圧瞬時値ディジタル検出値Ｖｄｄとの差である設定・検出ディジタル電圧差ΔＶｄｄ＝Ｖｓｄ−Ｖｄｄを算出するステップと、
第Ｎ周期を開始するとパルス周期算出積分値Ｉｎ＝∫（Ｋｉ＋ΔＶｄｄ）ｄｔの積分を開始し、前記ピーク期間に続く前記ベース期間中に前記パルス周期算出積分値Ｉｎが前記積分上限Ｃｉに達した時点で前記ベース期間を終了して第Ｎ周期を終了すると共に前記パルス周期算出積分値Ｉｎをリセットし、次の第（Ｎ＋１）周期を開始するステップと、
からなり、前記パルス周期をパルス周期増減中心値から増減させて溶接電流平均値を増減させアーク長を復帰させる消耗電極パルスアーク溶接のアーク長制御方法である。
【００４２】
請求項２のアーク長制御方法は、請求項１の積分上限Ｃｉの選定によって電源の外部特性の傾斜を調整する消耗電極パルスアーク溶接のアーク長制御方法である。
【００４３】
請求項６のアーク長制御方法は、請求項１又は請求項２又は請求項３の積分上限Ｃｉの選定によってパルス周期Ｔと中心パルス周期Ｔｃとの比のパルス周期変化比ΔＴ／Ｔｃを増減させることによってアーク電圧フィードバック回路ＦＢの利得を調整する消耗電極パルスアーク溶接のアーク長制御方法である。
【００４４】
請求項７のアーク長制御方法は、請求項１又は請求項２又は請求項３の積分上限Ｃｉの選定によって溶接電流変化量ΔＩａを増減させることによって電源の外部特性の傾斜を調整する消耗電極パルスアーク溶接のアーク長制御方法である。
【００４５】
【発明の実施の形態】
発明の実施の形態は、後述する図１７及び図１８のフローチャートに示すように、次の手順を実行する。
（Ａ）演算回路ＣＰＵがワイヤ送給速度ディジタル設定信号Ｗsd及びアーク電圧ディジタル設定値Ｖsdを設定すると、予め設定した溶接条件記憶回路から、適切なピーク期間Ｔｐ、ピーク電流値Ｉｐ、ベース電流値Ｉｂ及び中心パルス周期Ｔｃ、積分上限Ｃｉ、周期算出積分加算値Ｋｉを読み取って、自動設定する。そして、ピーク期間制御カウンタＴＰＣのカウントＴpc及びパルス周期算出積分値Ｉｎをリセットする。以下の各動作は、制御割込み周期Ｔsmごとに制御される。
【００４６】
（Ｂ）演算回路ＣＰＵは、ピーク期間（Ｔｐ）中かベース期間（Ｔｂ）中かを判別し、ピーク期間中のときは、電流制御指令レジスタＩＣＲにピーク電流値Ｉｐに相当する信号を入力して電流制御ディジタル信号ＩcdをＩｐとし、ベース期間中のときは、電流制御指令レジスタＩＣＲにベース電流値Ｉｂに相当する信号を入力して電流制御ディジタル信号ＩcdをＩｂとする。
【００４７】
（Ｃ）Ｄ／Ａ変換回路ＤＡ１は、演算回路ＣＰＵから出力された電流制御ディジタル信号Ｉcdを電流制御信号ＩcaにＤＡ変換してパルス溶接電源ＰＳに出力する。
（Ｄ）Ａ／Ｄ変換回路ＡＤ１は、検出した溶接電圧瞬時値検出信号Ｖｄを溶接電圧瞬時値ディジタル検出値ＶddにＡＤ変換して演算回路ＣＰＵに入力する。
（Ｅ）演算回路ＣＰＵは、上記アーク電圧ディジタル設定値Ｖsdと上記溶接電圧瞬時値ディジタル検出値Ｖddとの差の設定・検出ディジタル電圧差ΔＶddを算出する。
【００４８】
（Ｆ）演算回路ＣＰＵは、上記自動設定した周期算出積分加算値Ｋｉと上記算出した設定・検出ディジタル電圧差ΔＶddとの和のパルス周期ディジタル信号Ｔｄを算出する。
（Ｆ）演算回路ＣＰＵは、上記算出したパルス周期ディジタル信号Ｔｄを積分してパルス周期算出積分値Ｉｎを算出し、上記自動設定した積分上限Ｃｉとを比較し、パルス周期算出積分値Ｉｎが積分上限Ｃｉよりも小さいときは、上記ピーク期間中かベース期間中かを判別する手順に戻り、パルス周期算出積分値Ｉｎが積分上限Ｃｉよりも大きいときは、次の手順に進む。
【００４９】
（Ｇ）パルス周期算出積分値Ｉｎが積分上限Ｃｉを超えたとき、演算回路ＣＰＵは、現在のＮ周期のパルス周期Ｔを終了し、次の（Ｎ＋１）周期のパルス期間を算出するためにピーク期間制御カウントＴpc及びパルス周期算出積分値Ｉｎをリセットする。
（Ｈ）演算回路ＣＰＵは、溶接停止指令が出力されているかどうかを判別し、溶接停止指令が出力されているときは、パルス溶接電流通電制御を終了する。溶接停止指令が出力されていないときは、上記ピーク期間中かベース期間中かを判別する手順に戻って次のパルス周期を算出するための上記各ステップを繰り返す。
【００５０】
【実施例】
［図８の説明］
図８は、アーク長が変化したときに、パルス周波数ｆを増減させて、アーク長Ｌａを適正アーク長Ｌ０に復帰させる説明図である。同図（Ａ）は適正アーク長Ｌ０のときのパルス周波数ｆがｆｃであり、同図（Ｂ）は適正アーク長よりも短いアーク長Ｌ１のときのパルス周波数ｆがｆ１であり、同図（Ｃ）は適正アーク長よりも長いアーク長Ｌ２のときのパルス周波数ｆがｆ２であることを示す図である。
【００５１】
同図（Ａ）に示すように、適正アーク長Ｌ０であるときのパルス周波数ｆをｆｃとしたときの溶接電流平均値をＩa0とすると、同図（Ｂ）に示すように、適正アーク長よりも短いアーク長Ｌ１になったとき、パルス周波数ｆを大にしてｆ１にすると、溶接電流平均値Ｉa1がＩa0よりも大になり、ワイヤ溶融速度Ｗｍが大となって、アーク長が長くなり適正アーク長Ｌ０に復帰する。逆に、同図（Ｃ）に示すように、適正アーク長よりも長いアーク長Ｌ２になったとき、パルス周波数ｆを小にしてｆ２にすると、溶接電流平均値Ｉa2がＩa0よりも小になり、ワイヤ溶融速度Ｗｍが小となって、アーク長が短くなり適正アーク長Ｌ０に復帰する。
【００５２】
以下、上記の適正アーク長Ｌ０であるときのパルス周波数ｆｃを中心パルス周波数という。
（数１の説明）
本出願人がパルス溶接において、ワイヤ溶融速度Ｗｍと溶接電流平均値Ｉａとの関係についてシュミレーション実験及び理論分析した結果、数１の関係があることが判明している。
【００５３】
【数１】
0004855559.tif 000002
【００５４】
ただし、ａはワイヤ突き出し部先端の実効抵抗率に相当する定数、ｂはワイヤの室温抵抗率に依存する定数、Φは陽極の等価溶融電圧、Ｈｏは溶滴離脱時の単位体積当たりの熱量、Ｅｘはワイヤ突き出し長さ、Ｓはワイヤ断面積、Ｉｂはベース電流値、Ｉｐはピーク電流値、Ｉａは溶接電流平均値である。
号の説明
【００５５】
この数１を検討すると、ピーク電流値Ｉｐ、ピーク期間Ｔｐ及びベース電流値Ｉｂが一定である固定ユニットパルス条件のとき、数１のワイヤ溶融速度Ｗｍ及び溶接電流平均値Ｉａ以外は、すべて一定値又は定数であるので、ワイヤ溶融速度Ｗｍと溶接電流平均値Ｉａとが線形関係を有する。
【００５６】
固定ユニットパルス条件の溶接電流平均値Ｉａとパルス周波数ｆとは次の式１で示される。
Ｉａ＝Ｉｂ＋（Ｉｐ−Ｉｂ）・Ｔｐ・ｆ＝［（Ｉｐ−Ｉｂ）Ｔｐ］／Ｔ
…（式１）
【００５７】
この式１において、ピーク電流値Ｉｐ、ピーク期間Ｔｐ及びベース電流値Ｉｂが一定であるので、溶接電流平均値Ｉａとパルス周波数ｆとが線形関係を有する。
したがって、上記の数１と式１とからワイヤ溶融速度Ｗｍとパルス周波数ｆとは、線形関係を有することになる。
【００５８】
適正アーク長Ｌ０を維持するためには、ワイヤ送給速度Ｗｓとワイヤ溶融速度Ｗｍとを一致させなければならないので、ワイヤ送給速度Ｗｓが増加するとワイヤ溶融速度Ｗｍも増加させるので、ワイヤ送給速度Ｗｓとワイヤ溶融速度Ｗｍを左右するパルス周波数ｆとも線形関係（単調増加関係）を有する。
従って、予め定めたワイヤ送給速度設定値Ｗｓに対して、適正アーク長Ｌ０に維持する図８（Ａ）で説明した中心パルス周波数ｆｃが存在する。
【００５９】
［アーク長制御の説明］
次に、上記のワイヤ送給速度設定値Ｗｓと中心パルス周波数ｆｃとの関係を使用して、アーク長を高速に制御するアーク長制御方法について説明する。
アーク電圧設定値Ｖｓとアーク電圧瞬時値検出値Ｖｄとの差の設定・検出電圧差ΔＶｄ＝Ｖｓ−Ｖｄを算出し、このΔＶｄが０のときのパルス周波数を中心パルス周波数ｆｃに設定しておく。
なお、後述する実施例のパルスアーク溶接装置においては、アーク電圧ディジタル設定値Ｖsdと溶接電圧瞬時値ディジタル検出値Ｖddとの差の設定・検出ディジタル電圧差ΔＶdd＝Ｖsd−Ｖddを算出し、このΔＶddが０のときのパルス周期Ｔをパルス周期増減中心値（以下、中心パルス周期Ｔｃという）に設定しておく。
【００６０】
前述した図８（Ｂ）のように、適正アーク長Ｌ０よりも短いアーク長Ｌ１になって設定・検出ディジタル電圧差ΔＶddがプラスになると、パルス周波数は中心パルス周波数ｆｃから増加してｆ１となり、アーク長を適正アーク長Ｌ０に復帰させる。逆に、図８（Ｃ）のように、適正アーク長Ｌ０よりも長いアーク長Ｌ２になって設定・検出ディジタル電圧差ΔＶddがマイナスになるとパルス周波数は中心パルス周波数ｆｃから減少してｆ２となり、アーク長を適正アーク長Ｌ０に復帰させる。上記の制御方法の実施例は図１０乃至図１４、図１７及び図１８の説明において後述する。
【００６１】
上記のように、設定・検出ディジタル電圧差ΔＶddが０になると、必ず、直ちに、中心パルス周波数ｆｃに戻るので、アーク電圧フィードバック回路ＦＢのフィルタ（検出溶接電圧平滑回路ＶＤＡ）を取り除き、溶接電圧瞬時値検出信号Ｖｄをフィードバック信号にしても、遅れなくリアルタイムでアーク長を制御することができる。この制御方法においては、ハンチングを生じることなく、アーク電圧フィードバック回路ＦＢを安定に動作させることができる。
【００６２】
従来技術は、アーク電圧設定値Ｖｓと検出溶接電圧平均値Ｖda（設定・検出電圧差ΔＶｄ）だけによるパルス周期の決定方式であったが、本発明のアーク長制御方法は、アーク電圧フィードバック回路ＦＢのフィルタを取り除き、アーク電圧設定値Ｖｓと溶接電圧瞬時値検出値Ｖｄによって、遅れなく、リアルタイムで、ハンチングを生じることなく、アーク長を制御することができる。
【００６３】
本発明のアーク長制御方法は、中心パルス周波数ｆｃを中心に、設定・検出ディジタル電圧差ΔＶddに応じてパルス周期Ｔ＝１／ｆを増減させると、外乱が生じても、アーク電圧フィードバック回路ＦＢが、直ちにパルス周期Ｔを増減させてアーク長を制御し、外乱が無くなると、必ず、直ちに、中心パルス周波数ｆｃに戻る。即ち、このようなアーク電圧フィードバック回路ＦＢは、常に中心パルス周波数ｆｃに復帰し、例えば、短絡が多発するアルミニウム合金メソスプレー移行溶接で発生するような激しい外乱があっても、アーク電圧フィードバック回路ＦＢがハンチングを生じることがない。
【００６４】
［本アーク長制御方法を実施する制御回路の説明］
図９は、パルス電流を通電し、ワイヤ送給速度設定値Ｗｓに対応した中心パルス周波数ｆｃを設定して、チップ・被溶接材間電圧Ｖｗをフィードバック制御してパルス周波数ｆを制御することによってアーク長制御をする本発明のアーク長制御方法を実施するパルスアーク溶接装置のブロック図である。
本発明のアーク長制御方法と従来のアーク長制御方法との異なる構成の主要部は次のとおりである。
【００６５】
従来技術が、パルス電流を通電し、チップ・被溶接材間電圧Ｖｗをフィードバックして、アーク電圧設定値Ｖｓと溶接電圧瞬時値検出信号Ｖｄを平滑した検出溶接電圧平均値Ｖdaとの差の設定・検出電圧差ΔＶｄ＝Ｖｓ−Ｖdaによってパルス周波数ｆを制御して溶接電流平均値Ｉａを増減させるアーク長制御方法であって、上記設定・検出電圧差ΔＶｄが０のときに復帰する原点となるパルス周波数ｆが設定されていなかったので、設定・検出電圧差ΔＶｄの増減に応じてパルス周波数ｆが増減を繰り返してパルス周波数ｆが一定値になるまでに時間を必要とした。
【００６６】
それに対して、本発明のアーク長制御方法は、ワイヤ送給速度設定値Ｗｓに対応した中心パルス周波数ｆｃを設定し、パルス電流を通電し、チップ・被溶接材間電圧Ｖｗをフィードバックして、アーク電圧設定信号ＶｓをＡＤ変換したアーク電圧ディジタル設定値Ｖsdと溶接電圧瞬時値検出信号ＶｄをＡＤ変換した溶接電圧瞬時値ディジタル検出値Ｖddとの差の設定・検出ディジタル電圧差ΔＶdd＝Ｖsd−Ｖddが０のときにパルス周波数ｆが復帰する原点となる中心パルス周波数ｆｃになるようにしておき、溶接開始後、上記設定・検出ディジタル電圧差ΔＶddの増減に応じて溶接電流平均値Ｉａを増減させて適正アーク長Ｌ０に復帰させ、復帰と同時に、増減したパルス周波数ｆを直ちに中心パルス周波数ｆｃに復帰させることによって溶接電流平均値Ｉａを復帰させてアーク長を復帰させるアーク長制御方法である。
【００６７】
本発明のアーク長制御方法を実施するパルスアーク溶接装置は、ワイヤ送給速度設定値Ｗｓに対応した中心パルス周波数ｆｃを設定し、チップ・被溶接材間電圧Ｖｗを検出して、従来の溶接装置のような時定数の大きい平滑回路（検出溶接電圧平滑回路ＶＤＡ）を通さないで、チップ・被溶接材間電圧ＶｗをＡＤ変換し、このＡＤ変換した溶接電圧瞬時値ディジタル検出信号Ｖddを溶接装置の演算回路ＣＰＵに入力し、アーク電圧設定信号ＶｓをＡＤ変換したアーク電圧ディジタル設定値Ｖsdと上記溶接電圧瞬時値検出信号ＶｄをＡＤ変換した溶接電圧瞬時値ディジタル検出値Ｖddとの差の設定・検出ディジタル電圧差ΔＶddを算出する。この設定・検出ディジタル電圧差ΔＶddが、本発明のアーク長制御方法のフィードバック信号となる。
【００６８】
次に、中心パルス周波数ｆｃ（中心パルス周期Ｔｃ＝１／ｆｃ）を原点として、この設定・検出ディジタル電圧差ΔＶddに対応したパルス周波数ｆ（パルス周期Ｔ＝１／ｆ）をリアルタイムに算出する。演算回路ＣＰＵは、この算出したパルス周波数ｆに対応した電流制御ディジタル信号ＩcdをＤＡ変換してパルス溶接電源ＰＳに溶接電流制御信号Ｃm1を出力する。
【００６９】
本発明を実施する溶接装置の図９に示すブロック図において、点線で示す変更部分以外は従来の溶接装置と同様であるので、以下、この変更部分について説明する。
ＡＤ変換回路ＡＤ１は、アナログの溶接電圧瞬時値検出信号Ｖｄを溶接電圧瞬時値ディジタル検出信号Ｖddに変換し、演算回路ＣＰＵに入力する。ＡＤ変換回路ＡＤ２は、アナログのアーク電圧設定信号Ｖｓをアーク電圧ディジタル設定信号Ｖsdに変換し、演算回路ＣＰＵに入力する。ＡＤ変換回路ＡＤ３は、アナログのワイヤ送給速度設定信号Ｗｓをワイヤ送給速度ディジタル設定信号Ｗsdに変換し、演算回路ＣＰＵに入力する。ＤＡ変換回路ＤＡ１は演算回路ＣＰＵから出力された電流制御ディジタル信号ＩcdをＤＡ変換してパルス溶接電源ＰＳに溶接電流制御信号Ｃm1を出力する。
【００７０】
［演算回路ＣＰＵの説明］
演算回路ＣＰＵに、ワイヤの材質及び直径に対応したパルス電流の各パラメータ（ピーク期間Ｔｐ、ピーク電流値Ｉｐ、ベース電流値Ｉｂ、ワイヤ送給速度設定値Ｗｓと対応させた中心パルス周期Ｔｃ、各種制御用の定数等）を予め設定する。
【００７１】
演算回路ＣＰＵは、各パルス周期Ｔのピーク電流の通電開始時点から通電終了時点までのパルス周期Ｔを数２によって判断する。
【００７２】
【数２】
0004855559.tif 000003
【００７３】
ただし、Ｋｉは周期算出積分加算値であって、ワイヤ送給速度設定値Ｗｓに対応した値であって、この周期算出積分加算値Ｋｉは、前述した設定・検出ディジタル電圧差ΔＶddが０のとき、出力中のパルス周期Ｔが中心パルス周期Ｔｃになるような積分入力値である。この中心パルス周期Ｔｃのとき、数２は、Ｋｉ・Ｔｃ＝Ｃｉとなる。
Ｉｎは上記周期算出積分加算値Ｋｉと前述した設定・検出ディジタル電圧差ΔＶddとの和のパルス周期ディジタル信号Ｔｄの積分値（以下、パルス周期算出積分値という）である。Ｃｉは積分上限であって、後述するアーク電圧フィードバック回路のゲインに関係する定数である。
【００７４】
演算回路ＣＰＵは、ワイヤ送給速度設定値Ｗｓに応じて中心パルス周期Ｔｃ及び周期算出積分加算値Ｋｉを算出する。上記数２の積分開始時点は、Ｎ周期のパルス周期Ｔのピーク電流Ｉｐの通電開始時点とする。ピーク電流Ｉｐの通電を開始すると、リセットされたパルス周期積分回路は、周期算出積分加算値Ｋｉと設定・検出ディジタル電圧差ΔＶddとの和のパルス周期ディジタル信号Ｔｄを入力して積分を開始する。
【００７５】
上記積分を開始すると、演算回路ＣＰＵは、時間の経過にしたがって増加するパルス周期算出積分値Ｉｎと積分上限Ｃｉとを、例えばサンプリング周期Ｔsmで比較し、パルス周期算出積分値Ｉｎが積分上限Ｃｉを超える時点を、Ｎ周期のパルス周期Ｔの終了時点とする。このＮ周期のパルス周期Ｔの終了時点で、次の（Ｎ＋１）周期のパルス周期Ｔのピーク電流Ｉｐを出力すると共に、パルス周期積分回路をリセットする。このリセットされたパルス周期積分回路は、周期算出積分加算値Ｋｉと設定・検出ディジタル電圧差ΔＶddとの和のパルス周期ディジタル信号Ｔｄを入力して、次の（Ｎ＋１）周期の積分を再び開始し、以下同様にしてパルス周期制御を繰り返す。
【００７６】
数２を変形すると数３になる。
【００７７】
【数３】
0004855559.tif 000004
【００７８】
上記積分した一周期のアーク電圧平均値Ｖａがアーク電圧設定値Ｖｓに等しいとき、即ち、アーク電圧フィードバック回路ＦＢのアーク電圧ディジタル設定値Ｖsdと溶接電圧瞬時値ディジタル検出値Ｖddとの差の設定・検出ディジタル電圧差ΔＶddが０のとき、下記の数４の関係が成立する。
【００７９】
【数４】
0004855559.tif 000005
【００８０】
この数４を数３に代入すと、下記の式２の関係が成立する。
Ｉｎ＝Ｋｉ・ｔ＝Ｃｉ  …（式２）
さらに、前述した中心パルス周期Ｔｃのときの関係式Ｋｉ・Ｔｃ＝Ｃｉを式２に代入すると、下記の式３の関係が成立する。
Ｉｎ＝Ｃｉ／Ｔｃ×ｔ  …（式３）
【００８１】
適正アーク長Ｌ０のときは、各周期のアーク電圧平均値Ｖａがアーク電圧設定値Ｖｓと等しくなるので、パルス周期Ｔは中心パルス周期Ｔｃとなる。
しかし、適正アーク長よりも短いアーク長Ｌ１又は適正アーク長よりも長いアーク長Ｌ２になったときは、一周期のアーク電圧平均値Ｖａがアーク電圧設定値Ｖｓよりも小又は大となり、下記のとおり、適正アーク長Ｌ０に復帰させる。
【００８２】
（１）適正アーク長Ｌ０よりも短いアーク長Ｌ１になって、一周期のアーク電圧平均値Ｖａがアーク電圧設定値Ｖｓよりも小であるときは、下記の数５の関係が成立する。
【００８３】
【数５】
0004855559.tif 000006
【００８４】
この数５及び周期算出積分加算値Ｋｉ＝Ｃｉ／Ｔｃを数３に代入すと、下記の式４の関係が成立する。
Ｃｉ／Ｔ・ｔ＜Ｃｉ
ｔ＜Ｔｃ  …（式４）
【００８５】
この式４は、積分上限Ｃｉに達する時間ｔ（パルス周期Ｔ）が、中心パルス周期Ｔｃよりも小となることを示し、パルス周期Ｔが小になって溶接電流平均値Ｉａが増加して、アーク長Ｌａが長くなり、適正アーク長Ｌ０に復帰する。
このとき、適正アーク長Ｌ０よりもアーク長Ｌａが短いほど、アーク電圧平均値Ｖａがアーク電圧設定値Ｖｓよりも小さくなり、周波数ｆ（パルス周期Ｔ）の変化が大きくなるので、溶接電流平均値Ｉａを大きく増加させて、直ちに、適正アーク長Ｌ０に復帰させる。
【００８６】
（２）逆に、適正アーク長Ｌ０よりも長いアーク長Ｌ２になって、一周期のアーク電圧平均値Ｖａがアーク電圧設定値Ｖｓよりも大であるときは、下記の数６の関係が成立する。
【００８７】
【数６】
0004855559.tif 000007
【００８８】
この数６及び周期算出積分加算値Ｋｉ＝Ｃｉ／Ｔを数３に代入すと、下記の式５の関係が成立する。
Ｃｉ／Ｔ・ｔ＞Ｃｉ
ｔ＞Ｔｃ  …（式５）
この式５は、積分上限Ｃｉに達する時間ｔ（パルス周期Ｔ）が、中心パルス周期Ｔｃよりも大となることを示し、パルス周期Ｔが大になって溶接電流平均値Ｉａが減少して、アーク長Ｌａが短くなり、適正アーク長Ｌ０に復帰する。
このときも、適正アーク長Ｌ０よりもアーク長Ｌａが長いほど、アーク電圧平均値Ｖａがアーク電圧設定値Ｖｓよりも大きくなり、周波数ｆ（パルス周期Ｔ）の変化が大きくなるので、溶接電流平均値Ｉａを大きく減少させて、直ちに、適正アーク長Ｌ０に復帰させる。
【００８９】
図１０は、数２に示す演算式によって周期算出積分加算値Ｋｉと一周期の設定・検出ディジタル電圧差ΔＶddとの和のパルス周期ディジタル信号Ｔｄを積分してパルス周期Ｔを算出するパルス周期積分算出図である。
【００９０】
同図の直線ｏｙは、設定・検出ディジタル電圧差ΔＶddが、一周期のいずれの時刻においても、０のときのパルス周期算出積分値Ｉｎ＝Ｃｉ×ｔ／Ｔｃの積分直線である。折れ線ｏｖｙは、適正アーク長Ｌ０であって、アーク電圧設定値Ｖｓと検出溶接電圧平均値Ｖdaとの差の設定・検出ディジタル電圧差ΔＶddが、一周期平均すると、０のときの積分直線である。
【００９１】
同図の折れ線ｏｕｘは、アーク長Ｌａが適正アーク長よりも短いアーク長Ｌ１であって、アーク電圧設定値Ｖｓと検出溶接電圧平均値Ｖdaとの差の設定・検出ディジタル電圧差ΔＶddがプラスのときの積分直線である。
同図の折れ線ｏｗｚは、アーク長Ｌａが適正アーク長よりも長いアーク長Ｌ２であって、アーク電圧設定値Ｖｓと検出溶接電圧平均値Ｖdaとの差の設定・検出ディジタル電圧差ΔＶddがマイナスのときの積分直線である。
同図の折れ線ｏｓｔは、アーク長Ｌａが折れ線ｏｗｚのアーク長Ｌ２よりもさらに長いアーク長Ｌ３であって、アーク電圧設定値Ｖｓと検出溶接電圧平均値Ｖdaとの差の設定・検出ディジタル電圧差ΔＶddが大きなマイナスのときの積分直線である。
【００９２】
以下の説明において、設定・検出ディジタル電圧差ΔＶddを積分する現時点の一周期をＮ周期としたとき、このＮ周期のパルス周期Ｔは、後述する図１１乃至図１４に示すように、現時点のＮ周期で算出する一周期Ｔである。以下の説明において、０からｔまでの積分記号を∫で示す。
【００９３】
図１１は、図１０の折れ線ｏｖｙの一周期の各信号の説明図である。同図（Ａ）は折れ線ｏｖｙのときの一周期の溶接電圧瞬時値ディジタル検出信号Ｖddの波形図であり、同図（Ｂ）は一周期の設定・検出ディジタル電圧差ΔＶddの波形図であり、同図（Ｃ）は周期算出積分加算値Ｋｉと一周期の設定・検出ディジタル電圧差ΔＶddとの和のパルス周期ディジタル信号Ｔｄの波形図である。
【００９４】
同図（Ｄ）はパルス周期ディジタル信号Ｔｄのパルス周期算出積分値時間経過図であり、同図（Ｅ）は現時点のＮ周期で算出するパルス周期のパルス溶接電流Ｉの波形図である。
【００９５】
同図（Ａ）は、Ｎ周期のアーク長Ｌａが適正なアーク長Ｌ０のときに、溶接電圧瞬時値ディジタル検出信号Ｖddはピーク期間Ｔｐのピーク電圧Ｖｐに対応したピーク電圧信号Ｖp0及びベース期間Ｔｂ＝Ｔｃ−Ｔｐのベース電圧Ｖｂに対応したベース電圧信号Ｖb0であり、Ｖsdはピーク電圧信号Ｖp0及びベース電圧信号Ｖb0と比較するアーク電圧ディジタル設定信号を示す。
【００９６】
同図（Ｂ）は、ピーク電圧信号Ｖp0及びベース電圧信号Ｖb0とアーク電圧ディジタル設定信号Ｖsdとの差の設定・検出ディジタル電圧差ΔＶddを示す。
この設定・検出ディジタル電圧差ΔＶddのピーク電流Ｉｐの通電開始時（ｔ＝０）から積分上限Ｃｉに達してベース電流Ｉｂの通電を終了するまでのパルス周期算出積分値∫ΔＶd・dtは０となる。
【００９７】
同図（Ｃ）は、周期算出積分加算値Ｋｉと一周期の設定・検出ディジタル電圧差ΔＶddとの和のパルス周期ディジタル信号Ｔｄを示し、パルス周期ディジタル信号Ｔｄはピーク期間Ｔｐでは（Ｋｉ−Ｖp0）となり、ベース期間Ｔｂ＝Ｔｃ−Ｔｐでは（Ｋｉ−Ｖb0）となる。
【００９８】
同図（Ｄ）は、パルス周期算出積分値Ｉｎを示し、ピーク期間Ｔｐでは（Ｋｉ−Ｖp0）を積分してパルス周期算出積分値Ｉｎは直線ｏｖとなり、ベース期間Ｔｂ＝Ｔｃ−Ｔｐでは（Ｋｉ−Ｖb0）を積分してパルス周期算出積分値Ｉｎは直線ｖｙとなる。
これらのピーク期間Ｔｐ及びベース期間Ｔｂの一周期を平均したパルス周期ディジタル信号Ｔｄは周期算出積分加算値Ｋｉとなり、この周期算出積分加算値Ｋｉを積分すると直線ｏｙとなる。
パルス周期ディジタル信号Ｔｄのパルス周期算出積分値Ｉｎが積分上限Ｃｉに達した時刻ｔのパルス周期Ｔを中心パルス周期Ｔｃとする。
【００９９】
同図（Ｅ）は、上記算出した中心パルス周期Ｔｃに達した時点で、ベース電流Ｉｂを終了して次の（Ｎ＋１）周期のピーク電流Ｉｐの通電を開始する。
上記積分上限Ｃｉに達した時刻ｔでパルス周期積分回路をリセットし、次の（Ｎ＋１）周期のパルス周期のピーク電流Ｉｐを出力して再び積分を開始し、以下同様にしてパルス周期制御を繰り返す。
【０１００】
図１２は、図１１（Ａ）乃至図（Ｅ）と同様に、折れ線ｏｕｘのときの一周期の各信号の説明図である。同図（Ａ）は折れ線ｏｕｘのときの一周期の溶接電圧瞬時値ディジタル検出信号Ｖddの波形図であり、同図（Ｂ）は一周期の設定・検出ディジタル電圧差ΔＶddの波形図であり、同図（Ｃ）は周期算出積分加算値Ｋｉと一周期の設定・検出ディジタル電圧差ΔＶddとの和のパルス周期ディジタル信号Ｔｄの波形図である。
【０１０１】
同図（Ｄ）はパルス周期ディジタル信号Ｔｄのパルス周期算出積分値時間経過図であり、同図（Ｅ）は現時点のＮ周期で算出するパルス周期のパルス溶接電流Ｉの波形図である。
【０１０２】
同図（Ａ）は、Ｎ周期のアーク長Ｌａが適正アーク長よりも短いアーク長Ｌ１のときに、溶接電圧瞬時値ディジタル検出信号Ｖddはピーク期間Ｔｐのピーク電圧Ｖｐに対応したピーク電圧信号Ｖp1及びベース期間Ｔｂ＝Ｔ１−Ｔｐのベース電圧Ｖｂに対応したベース電圧信号Ｖb1であり、Ｖsdはピーク電圧信号Ｖp1及びベース電圧信号Ｖb1と比較するアーク電圧ディジタル設定信号を示す。
【０１０３】
同図（Ｂ）は、ピーク電圧信号Ｖp1及びベース電圧信号Ｖb1とアーク電圧ディジタル設定信号Ｖsdとの差の設定・検出ディジタル電圧差ΔＶddを示す。
この設定・検出ディジタル電圧差ΔＶddのピーク電流Ｉｐの通電開始時（ｔ＝０）から積分上限Ｃｉに達してベース電流Ｉｂの通電を終了するまでのパルス周期算出積積分値∫ΔＶd・dtはプラスとなる。
【０１０４】
同図（Ｃ）は、周期算出積分加算値Ｋｉと一周期の設定・検出ディジタル電圧差ΔＶddとの和のパルス周期ディジタル信号Ｔｄを示し、パルス周期ディジタル信号Ｔｄはピーク期間Ｔｐでは（Ｋｉ−Ｖp1）となり、ベース期間Ｔｂ＝Ｔ１−Ｔｐでは（Ｋｉ−Ｖb1）となる。
【０１０５】
同図（Ｄ）は、パルス周期算出積分値Ｉｎであり、ピーク期間Ｔｐでは（Ｋｉ−Ｖp1）を積分してパルス周期算出積分値Ｉｎは直線ｏｕとなり、ベース期間Ｔｂ＝Ｔ１−Ｔｐでは（Ｋｉ−Ｖb1）を積分してパルス周期算出積分値Ｉｎは直線ｕｘとなる。パルス周期ディジタル信号Ｔｄのパルス周期算出積分値Ｉｎが積分上限Ｃｉに達した時刻ｔのパルス周期をパルス周期Ｔ１とする。
【０１０６】
同図（Ｅ）は、上記算出したパルス周期Ｔ１に達した時点で、ベース電流Ｉｂを終了して次の（Ｎ＋１）周期のピーク電流Ｉｐの通電を開始する。
上記積分上限Ｃｉに達した時刻ｔでパルス周期積分回路をリセットし、次の（Ｎ＋１）周期のパルス周期のピーク電流Ｉｐを出力して再び積分を開始し、以下同様にしてパルス周期制御を繰り返す。
【０１０７】
前述したパルス周期Ｔ１は、図１０の折れ線ｏｖｙの中心パルス周期Ｔｃよりも短い周期Ｔになるので、このパルス周期Ｔ１の溶接電流平均値Ｉa1は、パルス周期Ｔｃのときの溶接電流平均値Ｉa0よりも増加して、適正アーク長Ｌ０に直ちに復帰させる。
このように、アーク長が変化すると、パルス周期Ｔは中心パルス周期Ｔｃよりも小さくなって、溶接電流平均値Ｉａを増加させて直ちに適正アーク長Ｌ０に復帰させる。適正アーク長Ｌ０に復帰すると同時に設定・検出ディジタル電圧差ΔＶddが０になり、図１０の折れ線ｏｖｙに復帰し、パルス周期Ｔは中心パルス周期Ｔｃに復帰する。
【０１０８】
図１３は、図１１（Ａ）乃至図（Ｅ）と同様に、折れ線ｏｗｚのときの一周期の各信号の説明図である。同図（Ａ）は折れ線ｏｗｚのときの一周期の溶接電圧瞬時値ディジタル検出信号Ｖddの波形図であり、同図（Ｂ）は一周期の設定・検出ディジタル電圧差ΔＶddの波形図であり、同図（Ｃ）は周期算出積分加算値Ｋｉと一周期の設定・検出ディジタル電圧差ΔＶddとの和のパルス周期ディジタル信号Ｔｄの波形図である。
【０１０９】
同図（Ｄ）はパルス周期ディジタル信号Ｔｄのパルス周期算出積分値時間経過図であり、同図（Ｅ）は現時点のＮ周期で算出するパルス周期のパルス溶接電流Ｉの波形図である。
【０１１０】
同図（Ａ）は、Ｎ周期のアーク長Ｌａが適正アーク長よりも長いアーク長Ｌ２のときに、溶接電圧瞬時値ディジタル検出信号Ｖddはピーク期間Ｔｐのピーク電圧Ｖｐに対応したピーク電圧信号Ｖp2及びベース期間Ｔｂ＝Ｔ２−Ｔｐのベース電圧Ｖｂに対応したベース電圧信号Ｖb2であり、Ｖsdはピーク電圧信号Ｖp2及びベース電圧信号Ｖb2と比較するアーク電圧ディジタル設定信号を示す。
【０１１１】
同図（Ｂ）は、ピーク電圧信号Ｖp2及びベース電圧信号Ｖb2とアーク電圧ディジタル設定信号Ｖsdとの差の設定・検出ディジタル電圧差ΔＶddを示す。
この設定・検出ディジタル電圧差ΔＶddのピーク電流Ｉｐの通電開始時（ｔ＝０）から積分上限Ｃｉに達してベース電流Ｉｂの通電を終了するまでのパルス周期算出積分値∫ΔＶd・dtはマイナスとなる。
【０１１２】
同図（Ｃ）は、周期算出積分加算値Ｋｉと一周期の設定・検出ディジタル電圧差ΔＶddとの和のパルス周期ディジタル信号Ｔｄを示し、パルス周期ディジタル信号Ｔｄはピーク期間Ｔｐでは（Ｋｉ−Ｖp2）となり、ベース期間Ｔｂ＝Ｔ２−Ｔｐでは（Ｋｉ−Ｖb2）となる。
【０１１３】
同図（Ｄ）は、パルス周期算出積分値Ｉｎであり、ピーク期間Ｔｐでは（Ｋｉ−Ｖp2）を積分してパルス周期算出積分値Ｉｎは直線ｏｗとなり、ベース期間Ｔｂ＝Ｔ２−Ｔｐでは（Ｋｉ−Ｖb2）を積分してパルス周期算出積分値Ｉｎは直線ｗｚとなる。パルス周期ディジタル信号Ｔｄのパルス周期算出積分値Ｉｎが積分上限Ｃｉに達した時刻ｔのパルス周期Ｔをパルス周期Ｔ２とする。
【０１１４】
同図（Ｅ）は、上記算出したパルス周期Ｔ２に達した時点で、ベース電流Ｉｂを終了して次の（Ｎ＋１）周期のピーク電流Ｉｐの通電を開始する。
上記積分上限Ｃｉに達した時刻ｔでパルス周期積分回路をリセットし、次の（Ｎ＋１）周期のパルス周期のピーク電流Ｉｐを出力して再び積分を開始し、以下同様にしてパルス周期制御を繰り返す。
【０１１５】
前述したパルス周期Ｔ２は、図１０の折れ線ｏｖｙの中心パルス周期Ｔｃよりも長い周期Ｔになるので、このパルス周期Ｔ２の溶接電流平均値Ｉa2は、パルス周期Ｔｃのときの溶接電流平均値Ｉa0よりも減少して、適正アーク長Ｌ０に直ちに復帰させる。
このように、アーク長が変化すると、パルス周期Ｔは中心パルス周期Ｔｃよりも大きくなって、溶接電流平均値Ｉａを減少させて直ちに適正アーク長Ｌ０に復帰させる。適正アーク長Ｌ０に復帰すると同時に設定・検出ディジタル電圧差ΔＶddが０になり、図１０の折れ線ｏｖｙに復帰し、パルス周期Ｔは中心パルス周期Ｔｃに復帰する。
【０１１６】
図１４は、図１１（Ａ）乃至図（Ｅ）と同様に、折れ線ｏｓｔのときの一周期の各信号の説明図である。同図（Ａ）は折れ線ｏｓｔのときの一周期の溶接電圧瞬時値ディジタル検出信号Ｖddの波形図であり、同図（Ｂ）は一周期の設定・検出ディジタル電圧差ΔＶddの波形図であり、同図（Ｃ）は周期算出積分加算値Ｋｉと一周期の設定・検出ディジタル電圧差ΔＶddとの和のパルス周期ディジタル信号Ｔｄの波形図である。
【０１１７】
同図（Ｄ）はパルス周期ディジタル信号Ｔｄのパルス周期算出積分値時間経過図であり、同図（Ｅ）は現時点のＮ周期で算出するパルス周期のパルス溶接電流Ｉの波形図である。
【０１１８】
同図（Ａ）において、Ｎ周期のアーク長Ｌａが適正アーク長よりも長いアーク長Ｌ２よりもさらに長いアーク長Ｌ３のときに、溶接電圧瞬時値ディジタル検出信号Ｖddはピーク期間Ｔｐのピーク電圧Ｖｐに対応したピーク電圧信号Ｖp3及びベース期間Ｔｂ＝Ｔ３−Ｔｐのベース電圧Ｖｂに対応したベース電圧信号Ｖb3であり、Ｖsdはピーク電圧信号Ｖp3及びベース電圧信号Ｖb3と比較するアーク電圧ディジタル設定信号を示す。
【０１１９】
同図（Ｂ）は、ピーク電圧信号Ｖp3及びベース電圧信号Ｖb3とアーク電圧ディジタル設定信号Ｖsdとの差の設定・検出ディジタル電圧差ΔＶddを示す。
この設定・検出ディジタル電圧差ΔＶddのピーク電流Ｉｐの通電開始時（ｔ＝０）から積分上限Ｃｉに達してベース電流Ｉｂの通電を終了するまでのパルス周期算出積分値∫ΔＶd・dtは、図１３のパルス周期算出積分値∫ΔＶd・dtよりもさらにマイナスとなる。
【０１２０】
同図（Ｃ）は、周期算出積分加算値Ｋｉと一周期の設定・検出ディジタル電圧差ΔＶddとの和のパルス周期ディジタル信号Ｔｄを示し、パルス周期ディジタル信号Ｔｄはピーク期間Ｔｐでは（Ｋｉ−Ｖp3）となり、ベース期間Ｔｂ＝Ｔ３−Ｔｐでは（Ｋｉ−Ｖb3）となる。
【０１２１】
同図（Ｄ）は、パルス周期算出積分値Ｉｎであり、ピーク期間Ｔｐでは（Ｋｉ−Ｖp3）を積分してパルス周期算出積分値Ｉｎは直線ｏｓとなり、ベース期間Ｔｂ＝Ｔ３−Ｔｐでは（Ｋｉ−Ｖb3）を積分してパルス周期算出積分値Ｉｎは直線ｓｔとなる。パルス周期ディジタル信号Ｔｄのパルス周期算出積分値Ｉｎが積分上限Ｃｉに達した時刻ｔのパルス周期Ｔをパルス周期Ｔ３とする。
【０１２２】
同図（Ｅ）は、上記算出したパルス周期Ｔ３に達した時点で、ベース電流Ｉｂを終了して次の（Ｎ＋１）周期のピーク電流Ｉｐの通電を開始する。
上記積分上限Ｃｉに達した時刻ｔでパルス周期積分回路をリセットし、次の（Ｎ＋１）周期のパルス周期のピーク電流Ｉｐを出力して再び積分を開始し、以下同様にしてパルス周期制御を繰り返す。
【０１２３】
前述したパルス周期Ｔ３は、図１０の折れ線ｏｗｚのパルス周期Ｔ２よりもさらに長い周期Ｔ３になるので、このパルス周期Ｔ３の溶接電流平均値Ｉa3は、パルス周期Ｔ２のときの溶接電流平均値Ｉa2よりもさらに低下して、適正アーク長Ｌ０に直ちに復帰させる。
このように、アーク長変化が大きくなるほど、パルス周期Ｔは中心パルス周期Ｔｃよりも大きく変化して、溶接電流平均値Ｉａを大きく変化させて直ちに適正アーク長Ｌ０に復帰させる。適正アーク長Ｌ０に復帰すると同時に設定・検出ディジタル電圧差ΔＶddが０になり、図１０の折れ線ｏｖｙに復帰し、パルス周期Ｔは中心パルス周期Ｔｃに復帰する。
【０１２４】
［短絡による陰極電圧降下Ｖｋの影響の補償の説明］
図５において前述したように、短絡すると、陰極点Ｋｐが消失し、陰極電圧降下Ｖｋも０になって、フィードバックされたアーク電圧平均値Ｖａは急に低下し、アーク長Ｌａとアーク電圧平均値Ｖａとのほぼ線形な関係に従って推定すると、アーク長Ｌａは横軸と点線との交点ＣのマイナスＬｋの大きなマイナス値になってしまう。例えば、アーク電圧設定値Ｖｓを２５［Ｖ］とし、短絡直前のアーク電圧平均値Ｖａ（陰極電圧降下Ｖｋ）を１５［Ｖ］とする。
このとき、従来技術では、短絡直前のフィドバック信号となる設定・検出電圧差（設定・検出溶接電圧比較信号Ｃm2）ΔＶｄ＝Ｖｓ−ＶｄをＦ1aとすると、Ｆ1aは１０［Ｖ］で、短絡するとフィドバック信号Ｆ1sは２５［Ｖ］となり、短絡すると、フィドバック信号Ｆ1sは、短絡直前のフィドバック信号Ｆ1aの２５／１０＝２.５倍になり、パルス周期Ｔを大きく変化させてしまう。
【０１２５】
本発明のアーク長制御方法は、周期算出積分加算値Ｋｉと算出した設定・検出電圧差ΔＶｄ＝Ｖｓ−Ｖｄとの和を積分してパルス周期Ｔを算出するので、周期算出積分加算値Ｋｉを、例えば、１５［Ｖ］にすると、短絡直前のフィドバック信号となる設定・検出電圧差ΔＶｄ＝Ｖｓ−ＶｄをＦ2aとすると、Ｆ2aは１０＋１５＝２５［Ｖ］で、短絡するとフィドバック信号Ｆ2sは１５＋２５＝４０［Ｖ］となり、短絡すると、フィドバック信号Ｆ2sは、短絡直前のフィドバック信号Ｆ2aの４０／２５＝１.６倍になり、従来技術の２.５倍に比較して相当に小さくなるので、パルス周期Ｔの変化を大きく変化させることはない。
【０１２６】
［アーク電圧フィードバック回路ＦＢのゲイン調整の説明］
次に、積分上限Ｃｉとアーク電圧フィードバック回路ＦＢのゲイン（利得）との関係について説明する。
前述した式２のＩｎ＝Ｋｉ・ｔ＝Ｃｉにおいて、ｔ＝Ｔｃのとき、Ｋｉ・Ｔｃ＝Ｃｉとなる。
このＫｉ＝Ｃｉ／Ｔｃ及び設定・検出ディジタル電圧差ΔＶddを数２に代入して整理すると、
（ｔ−Ｔｃ）／Ｔｃ＝−１／Ｃｉ・∫ΔＶd・dt  …（式６）
【０１２７】
上記（式６）の左辺は、設定・検出ディジタル電圧差ΔＶddが生じたとき、中心パルス周期Ｔｃからの変化分（ｔ−Ｔｃ）と中心パルス周期Ｔｃとの比のパルス周期変化比ΔＴ／Ｔｃとなる。（式６）の右辺から同じ設定・検出ディジタル電圧差ΔＶddに対して、積分上限Ｃｉが大きいほどパルス周期変化比ΔＴ／Ｔｃは小さい。逆に、積分上限Ｃｉが小さいほどパルス周期変化比ΔＴ／Ｔｃは大きい。したがって、積分上限Ｃｉの選定によってアーク電圧フィードバック回路ＦＢのゲイン（利得）を調整することができる。
【０１２８】
［積分上限Ｃｉと電源外部特性との関係の説明］
（１）積分上限Ｃｉとパルス周期Ｔとの関係
図１５は、設定・検出ディジタル電圧差ΔＶddが同じで積分直線の傾斜が同一であっても、積分上限Ｃｉが異なると、パルス周期Ｔが異なることを説明する図である。
同図（Ａ）において、積分上限Ｃｉのときの積分直線をｏｖｙとすると、積分直線ｏｖｙと同じ設定・検出ディジタル電圧差ΔＶddで、積分上限ＣｉがＣiqの積分直線は、積分直線ｏｖｙと傾斜が同一のｏｖｙｑとなる。また、積分直線ｏｖｙと同じ設定・検出ディジタル電圧差ΔＶddで、積分上限ＣｉがＣirの積分直線は、積分直線ｏｖｙと傾斜が同一のｏｖｙｑｒとなる。
積分上限Ｃｉの積分直線のｏｖｙのパルス周期をＴｃとすると、積分上限Ｃiqの積分直線のｏｖｙｑのパルス周期はＴｑで、積分上限Ｃirの積分直線のｏｖｙｑｒのパルス周期はＴｒである。したがって、同じ設定・検出ディジタル電圧差ΔＶddであっても、積分上限Ｃｉが大になるほどパルス周期Ｔが大になる。
【０１２９】
（２）パルス周期Ｔと溶接電流平均値Ｉａとの関係
同図（Ｂ）に示すように、パルス周期Ｔｃのときの溶接電流平均値ＩａをＩa0とすると、同図（Ｃ）に示すように、パルス周期Ｔｑのとき、溶接電流平均値ＩａはＩaqとなり、また同図（Ｄ）に示すように、パルス周期Ｔｒのとき、溶接電流平均値ＩａはＩarとなる。
上記パルス周期Ｔと溶接電流平均値Ｉａとの関係は、前述した式１からも説明することができる。式１はＩａ＝Ｉｂ＋（Ｉｐ−Ｉｂ）・Ｔｐ・ｆであるので、パルス周波数ｆが大（パルス周期Ｔが小）になると、溶接電流平均値Ｉａが大になる。逆に、パルス周期Ｔが大になると、溶接電流平均値Ｉａが小になる。
【０１３０】
パルス周期Ｔｑのときの（パルス周期Ｔｃに対する）溶接電流変化量ΔＩaqは、（Ｉaq−Ｉa0）／Ｉa0となり、パルス周期Ｔｒのときの（パルス周期Ｔｃに対する）溶接電流変化量ΔＩarは、（Ｉar−Ｉa0）／Ｉa0となり、Ｉaq＞Ｉarなので、パルス周期Ｔｑのときの溶接電流変化量ΔＩaqが、パルス周期Ｔｒのときの溶接電流値変化量ΔＩarよりも大である。
【０１３１】
（３）溶接電流変化量ΔＩａと外部特性の傾斜との関係
図１６は、積分上限Ｃｉが大きいほど、パルス溶接電源ＰＳの外部特性の傾斜が大になることを説明する図である。
同図において、Ｉａ（横軸）は溶接電流平均値であり、Ｖａ（縦軸）はアーク電圧平均値であり、ＶＩｑ及びＶＩｒは後述する傾斜の異なる外部特性であり、ＶＬ0aは適正なアーク長Ｌ０のアーク特性であり、ＶＬ1aはアーク長がＬ０よりも短いときのアーク特性である。
【０１３２】
適正なアーク長Ｌ０のとき、アーク電圧平均値Ｖａは、アーク電圧設定値Ｖｓ（アーク電圧ディジタル設定値Ｖsd）と溶接電流平均値Ｉａとの交点ｙ１に動作点があるとする。次に、適正なアーク長Ｌ０からアーク長Ｌ１に変動すると、アーク特性はＶＬ0aからＶＬ1aに変化するので、アーク電圧設定値Ｖｓ（アーク電圧ディジタル設定値Ｖsd）とアーク電圧検出値Ｖｄ（溶接電圧瞬時値ディジタル検出値Ｖdd）との差の設定・検出電圧差ΔＶｄが発生する。この設定・検出電圧差ΔＶｄは外部特性の溶接電圧変化量ΔＶａと同一になる。
溶接電圧変化量ΔＶａと溶接電流変化量ΔＩａとの比ΔＶａ／ΔＩａは、パルス溶接電源ＰＳの外部特性の傾斜になる。
【０１３３】
上記溶接電圧変化量がΔＶａで、前述した溶接電流変化量ΔＩaqの外部特性をＶＩｑとすると、溶接電流変化量ΔＩarの外部特性はＶＩｒとなる。図１５で説明したように、積分上限Ｃiqの溶接電流変化量ΔＩaqが、積分上限Ｃirの溶接電流変化量ΔＩarよりも大であるので、外部特性ＶＩｑの傾斜は外部特性ＶＩｒの傾斜よりも小になる。このように、積分上限Ｃｉが大きいほど、パルス溶接電源ＰＳの外部特性の傾斜は大になる。なお、適正なアーク長Ｌ０からアーク長Ｌ１に変動すると、外部特性ＶＩｑの動作点は、アーク特性ＶＬ0aのｙ１点からアーク特性ＶＬ1aのｑ１点に変化し、また、外部特性ＶＩｒの動作点ｙ１は、アーク特性ＶＬ0aのｙ１点からアーク特性ＶＬ1aのｒ１点に変化する
【０１３４】
以上を符号で示すと次のとおりになる。
▲１▼Ｃir＞Ｃiq
▲２▼Ｔｒ＞Ｔｑ
▲３▼Ｉar＜Ｉaq
▲４▼ΔＩar＜ΔＩaq
▲５▼ＶＩｒ＞ＶｑＩ
【０１３５】
前述した図１５から、積分上限Ｃｉが大になるほどパルス周期Ｔが大になり、パルス周期Ｔが大になるほど、溶接電流平均値Ｉａが小になり、溶接電流平均値Ｉａが小になるほど溶接電流値変化量ΔＩａが小になる。次に、図１６から、溶接電流値変化量ΔＩａが小になるほど外部特性の傾斜は大になる。
したがって、積分上限Ｃｉが大になるほど外部特性の傾斜は大になるので、積分上限Ｃｉの選定によって電源の外部特性の傾斜を調整することができる。
【０１３６】
図１７及び図１８は、本発明のアーク長制御方法を実施する図９のパルスアーク溶接装置のブロック図の演算回路ＣＰＵの動作順序を示すのフローチャートである。以下、演算回路ＣＰＵの動作を説明する。以下の各ステップは、制御割込み周期Ｔsmごとに制御される。
（１）初期設定ステップＳＴ１
演算回路ＣＰＵが、ワイヤ送給速度ディジタル設定信号Ｗsd及びアーク電圧ディジタル設定値Ｖsdを設定すると、予め設定した溶接条件記憶回路から、適切な固定ユニットパルス条件（ピーク期間Ｔｐ、ピーク電流値Ｉｐ、ベース電流値Ｉｂ）及び中心パルス周期Ｔｃ、パルス周期積分パラメータ（積分上限Ｃｉ、周期算出積分加算値Ｋｉ）を読み取って、自動設定する。次に、ピーク期間制御カウンタＴＰＣのカウントＴpc及びパルス周期算出積分値Ｉｎをリセットする。また、制御割込み周期Ｔsm（１００［μｓ］）を設定する。
【０１３７】
（２）制御割込み待機ステップＳＴ２
制御割込み周期Ｔsm（１００［μｓ］）まで待機する。
（３）ピーク期間・ベース期間判別ステップＳＴ３
演算回路ＣＰＵは、ピーク期間（Ｔｐ）中かベース期間（Ｔｂ）中かを判別する。
（４）電流制御ディジタル信号設定ステップＳＴ４
上記ステップＳＴ３の判別がピーク期間中のときは、電流制御指令レジスタＩＣＲにピーク電流値Ｉｐに相当する信号を入力して電流制御ディジタル信号ＩcdをＩｐとし、ピーク期間制御カウントＴpcを１加算する。上記ステップＳＴ３の判別がベース期間中のときは、電流制御指令レジスタＩＣＲにベース電流値Ｉｂに相当する信号を入力して電流制御ディジタル信号ＩcdをＩｂとする。
【０１３８】
（５）電流制御ディジタル信号出力ステップＳＴ５
演算回路ＣＰＵは、Ｄ／Ａ変換回路ＤＡ１に電流制御ディジタル信号Ｉcdを出力し、Ｄ／Ａ変換回路ＤＡ１は、ＤＡ変換された電流制御信号Ｉcaをパルス溶接電源ＰＳに出力する。
（６）溶接電圧瞬時値ディジタル検出値入力ステップＳＴ６
Ａ／Ｄ変換回路ＡＤ１は、溶接電圧瞬時値検出信号Ｖｄを溶接電圧瞬時値ディジタル検出値ＶddにＡＤ変換して演算回路ＣＰＵに入力する。
（７）設定・検出ディジタル電圧差算出ステップＳＴ７
演算回路ＣＰＵは、上記アーク電圧ディジタル設定値Ｖsdと溶接電圧瞬時値ディジタル検出値Ｖddとの差の設定・検出ディジタル電圧差ΔＶddを算出する。
【０１３９】
（８）パルス周期ディジタル信号算出ステップＳＴ８
演算回路ＣＰＵは、上記自動設定した周期算出積分加算値Ｋｉと上記算出した設定・検出ディジタル電圧差ΔＶddとの和のパルス周期ディジタル信号Ｔｄを算出する。
（９）パルス周期ディジタル信号積分ステップＳＴ９
演算回路ＣＰＵは、上記算出したパルス周期ディジタル信号Ｔｄを積分してパルス周期算出積分値Ｉｎを算出する。
【０１４０】
（１０）パルス周期算出積分値・積分上限比較ステップＳＴ１０
演算回路ＣＰＵは、上記算出したパルス周期算出積分値Ｉｎと上記自動設定した積分上限Ｃｉとを比較し、パルス周期算出積分値Ｉｎが積分上限Ｃｉよりも小さいときは、ステップＳＴ２に戻り、逆に、パルス周期算出積分値Ｉｎが積分上限Ｃｉよりも大きいときは、ステップＳＴ１１に進む。
（１１）パルス周期算出積分値リセットステップＳＴ１１
ステップＳＴ１０においてパルス周期算出積分値Ｉｎが積分上限Ｃｉを超えたとき、演算回路ＣＰＵは、現在のＮ周期のパルス周期Ｔを終了し、次の（Ｎ＋１）周期のパルス期間を算出するためにパルスピーク制御用カウントＴpc及びパルス周期算出積分値Ｉｎをリセットする。
（１２）ステップＳＴ１２
演算回路ＣＰＵは、溶接停止指令が出力されているかどうかを判別し、溶接停止指令が出力されているときは、パルス溶接電流通電制御を終了する。溶接停止指令が出力されていないときは、ステップＳＴ２に戻って次のパルス周期を算出するための上記各ステップを繰り返す。
【０１４１】
図１９は、溶接中の経過時間ｔの時刻ｔ１で、アークが段差のある位置を通過したとき、アーク長Ｌａに対応したアーク電圧平均値Ｖａ、溶接電流平均値Ｉａ及びアーク長の変化Ｌａを示す図である。同図（Ａ）は、溶接中の経過時間ｔの時刻ｔ１で、アークが段差のある位置を通過したとき、パルス電流波形に対応したチップ・被溶接材間電圧Ｖｗの応答性を示す図であり、同図（Ｂ）は、適正なアーク長Ｌ０の中心パルス周期Ｔｃと長いアーク長Ｌ２のパルス周期Ｔ２のパルス電流波形及び溶接電流Ｉａの時間的変化を示す図であり、同図（Ｃ）は、アーク長Ｌａの応答性を示す図である。
【０１４２】
溶接中の経過時間ｔの時刻ｔ１で、アークが段差のある位置を通過したとき、同図（Ｃ）に示すように、アーク長が段差変化前のアーク長Ｌ０から段差変化後のアーク長Ｌ２に変化するので、前述した図１７及び図１８の溶接装置の動作によって、パルス周期Ｔを中心パルス周期Ｔｃからパルス周期Ｔ２に増加させるので、同図（Ｂ）に示すように、溶接電流平均値Ｉａが直ちに低下して、同図（Ｃ）に示すように、平均アーク長Ｌａが速やかに短くなって、時刻ｔ３で、段差変化前のアーク長Ｌ０に復帰する。
【０１４３】
図２０は、本発明のアーク長制御方法によって溶接をしてアークが段差を通過したときの溶接ビード外観の変化状態を示す図である。同図に示すように、段差通過後に、一時的に、アーク長が長くなって、被溶接物がアーク熱を受ける範囲が広くなってビード幅Ｗが広がる。しかし、このときに、本発明の方法では、従来技術よりも短時間でアーク長Ｌａを速やかに復帰させることができるので、広いビード幅の部分が短くなる。その結果、本発明の方法では、溶接ビード幅Ｗが広がる期間がわずかで、溶け込み形状の変化がほとんどなく、均一な溶接結果を維持することができる。
【０１４４】
前述したように、積分上限Ｃｉを選定して適切なアーク電圧フィードバック回路ＦＢのゲインを設定することによって、アーク長は１乃至３パルス周期で適正アーク長Ｌ０に復帰することができる。パルス周期Ｔは、直ちに、中心パルス周期Ｔｃに戻り、アーク電圧フィードバック回路ＦＢは安定に動作する。
また、アーク電圧フィードバック回路ＦＢのゲインが高すぎると、小電流・低電圧領域では、その１パルス周期が長くなりすぎると、ベース期間中にアークが不安定になってしまうことがある。このような場合には、アーク電圧フィードバック回路ＦＢのゲインを、中間長さのパルス周期に選定し、２パルス周期以内でアーク長を復帰させるようにすればよい。
【０１４５】
図２１は、溶接中に、短絡、段差の通過そのたの外乱が生じたときに、従来技術及び本発明のアーク長制御方法によって適正アーク長Ｌ０に復帰してアークが安定する溶接電流平均値Ｉａ（横軸）とアーク電圧平均値Ｖａ（縦軸）との範囲を示すアーク安定範囲対比図である。
同図のアーク安定範囲を算出する溶接には、直径１．２［mm］のアルミニウム合金Ａ５１８３ワイヤを定速度送給し、パルス溶接電流を通電して従来技術及び本発明のアーク長制御方法によって消耗電極式ミグアーク溶接を採用した。
【０１４６】
同図において、安定範囲ＡＡは、従来技術のアーク長制御方法によって適正アーク長Ｌ０に復帰してアークが安定するアーク安定範囲を示し、安定範囲ＢＢは、本発明のアーク長制御方法によって適正アーク長Ｌ０に復帰して、従来技術の安定範囲ＡＡよりも拡大したアーク安定拡大範囲になっていることを示す。アーク安定拡大範囲ＢＢは、従来技術に比べて小電流・低電圧領域までアークが安定であることを示している。小電流領域で溶接電圧が低下すると、短絡が頻繁に発生するが、アーク安定拡大範囲ＢＢは、このような短絡が頻繁に発生する小電流・低電圧領域まで、アーク長を安定させて均一な溶接結果を維持することができる。
【０１４７】
【発明の効果】
本発明の効果は次のとおりである。
（１）従来技術では、溶接電圧瞬時値検出信号Ｖｄを直接又は平滑を小さくして設定・検出溶接電圧比較回路ＣＭ２に入力してフィードバック制御するとハンチングが生じるので、溶接電圧瞬時値検出信号Ｖｄをアナログの平滑回路によってハンチングをしない程度に平滑したフィードバック信号によってアーク電圧値を制御しているために、時間遅れが大きくアーク長制御を高速にすることができなかった。
本発明のアーク長制御方法は、設定・検出ディジタル電圧差ΔＶddが０になると、必ず、直ちに、中心パルス周波数ｆｃに戻るので、アーク電圧フィードバック回路ＦＢのフィルタ（検出溶接電圧平滑回路ＶＤＡ）を取り除き、溶接電圧瞬時値検出信号Ｖｄをフィードバック信号にしても、遅れなくリアルタイムでアーク長を制御することができる。この制御方法においては、ハンチングを生じることなく、アーク電圧フィードバック回路ＦＢを安定に動作させることができる
【０１４８】
（２）従来技術が、パルス電流を通電し、チップ・被溶接材間電圧Ｖｗをフィードバックして、アーク電圧設定値Ｖｓと溶接電圧瞬時値検出信号Ｖｄを平滑した検出溶接電圧平均値Ｖdaとの差の設定・検出電圧差ΔＶｄ＝Ｖｓ−Ｖdaによってパルス周波数ｆを制御して溶接電流平均値Ｉａを増減させるアーク長制御方法であって、上記設定・検出電圧差ΔＶｄが０のときに復帰する原点となるパルス周波数ｆが設定されていなかったので、設定・検出電圧差ΔＶｄの増減に応じてパルス周波数ｆが増減を繰り返してパルス周波数ｆが一定値になるまでに時間を必要とした。
本発明のアーク長制御方法は、中心パルス周波数ｆｃを中心に設定・検出ディジタル電圧差ΔＶddに応じてパルス周期Ｔ＝１／ｆを増減させると、外乱が生じても、アーク電圧フィードバック回路ＦＢが、直ちにパルス周期Ｔを増減させてアーク長を制御し、外乱が無くなると、必ず、直ちに、中心パルス周波数ｆｃに戻る。即ち、このようなアーク電圧フィードバック回路ＦＢは、常に中心パルス周波数ｆｃに復帰し、例えば、短絡が多発するアルミニウム合金メソスプレー移行溶接で発生するような激しい外乱があっても、アーク電圧フィードバック回路ＦＢがハンチングを生じることがない。
【０１４９】
（３）短絡すると、図５に示すように、陰極点Ｋｐが消失し、陰極電圧降下Ｖｋも０になって、フィードバックされたアーク電圧平均値Ｖａは急に低下し、アーク長Ｌａとアーク電圧平均値Ｖａとのほぼ線形関係にあるので、アーク長Ｌａは横軸と点線との交点ＣのマイナスＬｋの大きなマイナス値になってしまう。従来技術では、短絡すると、フィドバック信号は、短絡直前のフィドバック信号よりもかなり大きくなるために、パルス周期Ｔを大きく変化させてしまう。
本発明のアーク長制御方法は、周期算出積分加算値Ｋｉと算出した設定・検出電圧差ΔＶｄ＝Ｖｓ−Ｖｄとの和を積分してパルス周期Ｔを算出するので、短絡すると、従来技術に比較して、フィドバック信号は、短絡直前のフィドバック信号になり、相当に小さくなるので、パルス周期Ｔの変化を大きく変化させることはない。
【０１５０】
（４）従来技術では、図６に示すように、アークが段差のある位置を通過したとき、段差通過後に適正アーク長ＬＯに速やかに復帰させることができないので、広いビード幅の部分が長くなる。その結果、従来技術では、溶接ビード幅Ｗが広がる期間が長くなって溶け込み形状の変化が大きくなって溶接結果の均一性が低下する。
本発明のアーク長制御方法は、図１９に示すように、アークが段差のある位置を通過したとき、パルス周期Ｔを中心パルス周期Ｔｃからパルス周期Ｔ２に増加させるので、溶接電流平均値Ｉａが直ちに低下して、平均アーク長Ｌａが速やかに短くなって、段差変化前のアーク長Ｌ０に復帰する。
【０１５１】
（５）本発明のアーク長制御方法は、図２１に示すように、適正アーク長Ｌ０に復帰する安定範囲ＢＢが、従来技術の安定範囲ＡＡよりも拡大し、短絡が頻繁に発生する小電流・低電圧領域まで、アーク長を安定させて均一な溶接結果を維持することができる。
【０１５２】
（６）積分上限Ｃｉを選定して適切なアーク電圧フィードバック回路ＦＢのゲインを設定することによって、アーク長は１乃至３パルス周期で適正アーク長Ｌ０に復帰し、パルス周期Ｔは、直ちに、中心パルス周期Ｔｃに戻り、アーク電圧フィードバック回路ＦＢは安定に動作する。
また、アーク電圧フィードバック回路ＦＢのゲインが高すぎると、小電流・低電圧領域では、その１パルス周期が長くなりすぎると、ベース期間中にアークが不安定になってしまうので、アーク電圧フィードバック回路ＦＢのゲインを、中間長さのパルス周期に選定し、２パルス周期以内でアーク長を復帰させることができる。
【０１５３】
（７）積分上限Ｃｉの選定によって溶接電流変化量ΔＩａを増減させることによって電源の外部特性の傾斜を調整することができ、特に、本出願人の先願の特願平９ー２８４６７０において提案したアーク電圧設定値ごとの溶接電源の電源外部特性の傾斜を、アーク負荷特性の傾斜と同じ値に連動させることによって、アークの広がりの影響を受けないで見かけのアーク長の変化を抑制するメソスプレー移行溶接に最適である。
【図面の簡単な説明】
【図１】図１は、溶接ワイヤの先端１ａ、被溶接材２、溶融池２ａ、チップ３、見かけのアーク長Ｌａの関係を説明する図である。
【図２】図２は、従来のパルスアーク溶接装置のブロック図である。
【図３】図３は、図２のブロック図の各回路の出力信号波形を示す図である。
【図４】図４は、同じ見かけのアーク長Ｌａであっても、実際のアーク長（真のアーク長）Ｌｂが異なる説明図である。
【図５】図５は、溶接電流平均値Ｉａを一定にしたときのアーク長Ｌａ（横軸）とアーク電圧平均値Ｖａ（縦軸）との関係を示すアーク長・アーク電圧特性図である。
【図６】図６は、溶接中の経過時間ｔの時刻ｔ１で、アークが段差のある位置を通過したとき、アーク長Ｌａに対応したアーク電圧平均値Ｖａ、溶接電流平均値Ｉａ及びアーク長Ｌａの変化を示す図である。
【図７】図７は、従来技術によって溶接をしてアークが段差を通過したときの溶接ビード外観の変化状態を示す図である。
【図８】図８は、アーク長が変化したときに、パルス周波数ｆを増減させて、アーク長Ｌａを適正アーク長Ｌ０に復帰させる説明図である。
【図９】図９は、本発明のアーク長制御方法を実施するパルスアーク溶接装置のブロック図である。
【図１０】図１０は、数２に示す演算式によって周期算出積分加算値Ｋｉと一周期の設定・検出ディジタル電圧差ΔＶddとの和のパルス周期ディジタル信号Ｔｄを積分してパルス周期Ｔを算出するパルス周期積分算出図である。
【図１１】図１１は、図１０の折れ線ｏｖｙの一周期の各信号の説明図である。
【図１２】図１２は、図１０の折れ線ｏｕｘの一周期の各信号の説明図である。
【図１３】図１３は、図１０の折れ線ｏｗｚの一周期の各信号の説明図である。
【図１４】図１４は、図１０の折れ線ｏｓｔの一周期の各信号の説明図である。
【図１５】図１５は、設定・検出ディジタル電圧差ΔＶddが同じで積分直線の傾斜が同一であっても、積分上限Ｃｉが異なると、パルス周期Ｔが異なることを説明する図である。
【図１６】図１６は、積分上限Ｃｉが大きいほど、パルス溶接電源ＰＳの外部特性の傾斜が大になることを説明する図である。
【図１７】図１７は、本発明のアーク長制御方法を実施する図９のパルスアーク溶接装置のブロック図の演算回路ＣＰＵの動作順序を示すのフローチャート（１／２）である。
【図１８】図１８は、本発明のアーク長制御方法を実施する図９のパルスアーク溶接装置のブロック図の演算回路ＣＰＵの動作順序を示すのフローチャート（２／２）である。
【図１９】図１９は、溶接中の経過時間ｔの時刻ｔ１で、アークが段差のある位置を通過したとき、アーク長Ｌａに対応したアーク電圧平均値Ｖａ、溶接電流平均値Ｉａ及びアーク長の変化Ｌａを示す図である。
【図２０】図２０は、本発明のアーク長制御方法によって溶接をしてアークが段差を通過したときの溶接ビード外観の変化状態を示す図である。
【図２１】図２１は、溶接中に、短絡、段差の通過そのたの外乱が生じたときに、従来技術及び本発明のアーク長制御方法によって適正アーク長Ｌ０に復帰してアークが安定する溶接電流平均値Ｉａ（横軸）とアーク電圧平均値Ｖａ（縦軸）との範囲を示すアーク安定範囲対比図である。
【符号の説明】
１    溶接ワイヤ
１ａ    溶接ワイヤの先端
２    被溶接材
２ａ    溶融池
３    チップ
４    アーク
ＡＣ  商用電源
ＡＤ１、ＡＤ２、ＡＤ３    ＡＤ変換回路
ＣＭ１    設定・検出電流比較回路
Ｃm1    溶接電流制御信号
ＣＭ２    設定・検出溶接電圧比較回路
Ｃm2    設定・検出溶接電圧比較信号
Ｃｉ、Ｃiq、Ｃir    積分上限
ＣＰＵ    演算回路
ＤＦ    パルス周波数・幅制御回路
Ｄｆ    パルス周波数・幅制御信号
ＥＸ    突き出し長さ
ｆ    パルス周波数
ＦＢ    アーク電圧フィードバック回路
ｆｃ    中心パルス周波数
Ｉ    パルス溶接電流
Ｉａ    溶接電流平均値
ΔＩaq、ΔＩar    溶接電流変化量
Ｉｂ    ベース電流／ベース電流値
ＩＢＳ    ベース電流値設定回路
Ｉｂｓ    ベース電流値設定信号
Ｉca    電流制御信号
Ｉcd    電流制御ディジタル信号
ＩＣＲ    電流制御指令レジスタ
Ｉｄ    溶接電流検出信号
Ｉｎ    パルス周期算出積分値
Ｉｐ    ピーク電流／ピーク電流値
ＩＰＳ    ピーク電流値設定回路
Ｉｐｓ    ピーク電流値設定信号
Ｋｉ    周期算出積分加算値
Ｋｐ    陰極点
Ｌ０    適正アーク長
Ｌ１    （適正アーク長よりも）短いアーク長
Ｌ２    （適正アーク長よりも）長いアーク長
Ｌａ    （見かけの）アーク長
Ｌｂ    実際のアーク長
ＰＳ    パルス溶接電源
ＳＷ１    ピーク・ベース電流値切換回路
Ｓw1    ピーク・ベース電流値切換信号
Ｔ、Ｔ１、Ｔ２、Ｔ３    パルス周期
ｔ    経過時間
Ｔｂ    ベース期間
Ｔｃ    中心パルス周期
Ｔｄ    パルス周期ディジタル信号
ＴＰ    パルス幅設定回路
Ｔｐ    ピーク期間／パルス幅設定信号
ＴＰＣ    ピーク期間制御カウンタ
Ｔpc    ピーク期間制御カウント
Ｔsm    制御割込み周期／サンプリング周期
ΔＴ／Ｔｃ    パルス周期変化比
Ｖａ    アーク電圧平均値
Ｖｂ    ベース電圧
ＶＤ    溶接電圧瞬時値検出回路
Ｖｄ    アーク電圧瞬時値検出値／溶接電圧瞬時値検出信号
ＶＤＡ    検出溶接電圧平滑回路
Ｖda    検出溶接電圧平均値／検出溶接電圧平滑信号
Ｖdd    溶接電圧瞬時値ディジタル検出値／溶接電圧瞬時値ディジタル検出信号
ＶＦ    電圧・周波数変換回路
Ｖｆ    周波数制御信号
Ｖｋ    陰極電圧降下
Ｖｐ    ピーク電圧
ＶＳ    アーク電圧設定回路
Ｖｓ    アーク電圧設定値／アーク電圧設定信号
Ｖsd    アーク電圧ディジタル設定値／アーク電圧ディジタル設定信号
Ｖｗ    チップ・被溶接材間電圧
ΔＶｄ    設定・検出電圧差
ΔＶdd    設定・検出ディジタル電圧差
ＷＳ    ワイヤ送給速度設定回路
Ｗｓ    ワイヤ送給速度／ワイヤ送給速度設定値／ワイヤ送給速度設定信号
Ｗsd    ワイヤ送給速度ディジタル設定値／ワイヤ送給速度ディジタル設定信号
ＷＭ    ワイヤ送給モータ
Ｗｍ    ワイヤ溶融速度
【図１】
0004855559.tif 000008
【図２】
0004855559.tif 000009
【図３】
0004855559.tif 000010
【図４】
0004855559.tif 000011
【図５】
0004855559.tif 000012
【図６】
0004855559.tif 000013
【図７】
0004855559.tif 000014
【図８】
0004855559.tif 000015
【図９】
0004855559.tif 000016
【図１０】
0004855559.tif 000017
【図１１】
0004855559.tif 000018
【図１２】
0004855559.tif 000019
【図１３】
0004855559.tif 000020
【図１４】
0004855559.tif 000021
【図１５】
0004855559.tif 000022
【図１６】
0004855559.tif 000023
【図１７】
0004855559.tif 000024
【図１８】
0004855559.tif 000025
【図１９】
0004855559.tif 000026
【図２０】
0004855559.tif 000027
【図２１】
0004855559.tif 000028