(57)【特許請求の範囲】
【請求項１】
低振幅の入力信号を、高振幅の出力信号に変換するレベルシフト回路であって、
一定の大きさの第１電流を生成する定電流生成部と、
前記第１電流が供給される第１の高電圧トランジスタと、前記第１の高電圧トランジスタとゲートが接続され前記第１電流に比例した大きさの第２電流を出力する第２の高電圧トランジスタとを有するカレントミラー部と、
前記第１の高電圧トランジスタと第１電源電圧との間に直列に接続されたｎ（ｎは２以上の自然数）個の第１ダイオードと、
ゲートに前記入力信号が供給され、ソースに前記第１電源電圧が供給され、ドレインが前記第２の高電圧トランジスタのソースに接続され、前記第２の高電圧トランジスタよりも耐圧が低い低電圧トラジスタと、
前記低電圧トランジスタがオフ状態のときに、前記第２の高電圧トランジスタのドレインに第２電源電圧を供給する一方、前記低電圧トランジスタがオン状態のときに、前記第２の高電圧トランジスタのドレインへ供給する前記第２電源電圧を遮断する電圧供給部と、
前記低電圧トランジスタのドレインと前記第１電源電圧との間に直列に接続されたｎ個の第２ダイオードとを備え、
前記出力信号を前記第２の高電圧トランジスタのドレインから取り出し、
前記第２電流が前記ｎ個の第２ダイオードを流れたときの電圧降下が、前記低電圧トランジスタの耐圧よりも小さい、
ことを特徴とするレベルシフト回路。
【請求項２】
前記電圧供給部は、前記低電圧トランジスタがオン状態のときにオフ状態となり、前記低電圧トランジスタがオン状態のときにオフ状態となり、一方の端子に第２電源電圧が供給され、前記他方の端子と前記第２の高電圧トランジスタのドレインとが接続されるスイッチを備えることを特徴とする請求項１に記載のレベルシフト回路。
【請求項３】
前記ｎ個の第１ダイオードと前記ｎ個の第２ダイオードは、同一の電気的特性を備え、前記第２の高電圧トランジスタよりも耐圧が低いトランジスタをダイオード接続して構成したことを特徴とする請求項１または２に記載のレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レベルシフト回路に関する。
【背景技術】
【０００２】
特許文献１に記載されているように、レベルシフト回路を、耐圧特性の高い高電圧トランジスタと、耐圧特性の低い低電圧トランジスタとを組み合わせて構成する場合がある。一般に、高電圧トランジスタは耐圧性に優れるが動作が遅く、低電圧トランジスタは高電圧には耐えられないが動作が速いため、高電圧供給部分に高電圧トランジスタを用い、信号入力部分に低電圧トランジスタが用いられる。これにより高速に動作するレベルシフト回路を構成することができる。
【０００３】
図２は、そのようなレベルシフト回路２００の例を示す回路図である。図中で「Ｎｎ」は低電圧用ＮチャネルＦＥＴを示し（ただし、ｎは識別用の符号）、「ＨＮｎ」は高電圧用ＮチャネルＦＥＴを示し、「ＨＰｎ」は高電圧用ＰチャネルＦＥＴを示すものとする。本図の例では、高電圧電源ＶＨ（例えば、２４Ｖ）と、低電圧電源ＶＬ（例えば、３．３Ｖ）が供給され、入力端子Ｉｎに入力される低電圧信号を高電圧信号に変換し、出力端子Ｏｕｔから反転信号を取り出せるようになっている。
【０００４】
ここで、ゲートで入力信号を受ける低電圧トランジスタＮ１のドレインには、Ａ点の電圧がかかる。本レベルシフト回路２００は、このＡ点の電圧が低電圧トランジスタＮ１の耐圧値を超えないように構成されており、以下のような動作を行なう。
【０００５】
すなわち、入力信号がローレベルの時は、低電圧トランジスタＮ１がオフ状態となる。この時、高電圧用トランジスタＨＮ２は、低電圧トランジスタＮ２およびＮ３で構成される定電流回路９０に電流を流すため、能動状態にある。このため、高電圧電源ＶＨからトランジスタＨＰ３、ＨＮ２、およびＮ２を介して電流（例えば、１０μＡ）が流れる。このとき、トランジスタＨＰ３のドレイン、すなわち、出力端子Ｏｕｔは高電圧電源ＶＨ近辺の電圧となる。なお、トランジスタＨＰ３およびＨＰ４はラッチ回路２０を構成しており、トランジスタＨＰ３およびＨＰ４は、一方がオン状態のとき他方がオフ状態となる。
【０００６】
一方、入力信号がハイレベル（例えば、３．３Ｖ）の時は、低電圧トランジスタＮ１がオン状態となり、高電圧用トランジスタＨＮ２もオン状態になる。これにより、高電圧用トランジスタＨＰ３のドレイン、すなわち、出力端子Ｏｕｔは０Ｖに落ち、高電圧用トランジスタＨＰ４がオン状態となる。
【０００７】
ここで、高電圧用トランジスタＨＰ１は、常時定電流（例えば、１０μＡ）が流れるようにゲート電圧が設定されている。また、高電圧用トランジスタＨＮ１およびＨＮ２はカレントミラー回路を構成している。これにより、高電圧用トランジスタＨＮ２のソース電圧、すなわち、Ａ点の電圧が常時ＨＮ１のソース電圧と同一となり、低電圧電源ＶＬ（例えば、３．３Ｖ）が保持される。これにより、低電圧トランジスタＮ１が保護されるようになっている。
【特許文献１】特開２００６−１９８１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来のレベルシフト回路２００は、出力電圧を生成する高電圧源ＶＨに加え、低電圧トランジスタを保護するために低電圧源ＶＬを用いなければならないため、回路構成が複雑になる。また、ＦＥＴの飽和領域では、ドレイン電圧の増加によってドレイン側の空乏層が伸び実効的なチャネル長が短くなり電流が増加するチャネル長変調効果がある。このため、高電圧トランジスタＨＮ２のドレイン電圧が高くなると、チャネル長変調効果によって、Ａ点の電圧が上がってしまい、低電圧トランジスタＮ１を充分保護できないといった問題があった。
【０００９】
本発明は、このような状況を鑑みてなされたものであり、低電圧トランジスタを保護するための低電圧源を不要とするとともに、チャネル長変調効果に強いレベルシフト回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明に係るレベルシフト回路は、低振幅の入力信号を、高振幅の出力信号に変換するものであって、一定の大きさの第１電流を生成する定電流生成部と、前記第１電流が供給される第１の高電圧トランジスタと、前記第１の高電圧トランジスタとゲートが接続され前記第１電流に比例した大きさの第２電流を出力する第２の高電圧トランジスタとを有するカレントミラー部と、前記第１の高電圧トランジスタと第１電源電圧との間に直列に接続されたｎ（ｎは２以上の自然数）個の第１ダイオードと、ゲートに前記入力信号が供給され、ソースに前記第１電源電圧が供給され、ドレインが前記第２の高電圧トランジスタのソースに接続され、前記第２の高電圧トランジスタよりも耐圧が低い低電圧トラジスタと、前記低電圧トランジスタがオフ状態のときに、前記第２の高電圧トランジスタのドレインに第２電源電圧を供給する一方、前記低電圧トランジスタがオン状態のときに、前記第２の高電圧トランジスタのドレインへ供給する前記第２電源電圧を遮断する電圧供給部と、前記低電圧トランジスタのドレインと前記第１電源電圧との間に直列に接続されたｎ個の第２ダイオードとを備え、前記出力信号を前記第２の高電圧トランジスタのドレインから取り出し、前記第２電流が前記ｎ個の第２ダイオードを流れたときの電圧降下が、前記低電圧トランジスタの耐圧よりも小さいことを特徴とする。
【００１１】
このレベルシフト回路によれば、第１の高電圧トランジスタに与えられるバイアスは、ｎ個のダイオードによって与えられる。したがって、別途、電源を用意する必要がなくなるので、構成を簡素化できる。また、低電圧トランジスタがオン状態の場合、ｎ個の第２ダイオードはオフ状態となり、低電圧トランジスタがオフ状態の場合、ｎ個の第２ダイオードはオン状態となる。このとき、第２の高電圧トランジスタはゲート接地として動作し、そのソース電圧は、ｎ個の第２ダイオードによって規定される。したがって、第２の高電圧トランジスタのチャネル長変調効果によって、低電圧トランジスタのドレイン電圧が上昇することがない。よって、低電圧トランジスタは、ｎ個の第２ダイオードによって確実に保護される。なお、トランジスタの耐圧とは、ドレインとソースとの間に印加される電圧であって、トランジスタを故障させだけの電圧の意味である。
【００１２】
電圧供給部の具体的な態様としては、前記低電圧トランジスタがオン状態のときにオフ状態となり、前記低電圧トランジスタがオン状態のときにオフ状態となり、一方の端子に第２電源電圧が供給され、前記他方の端子と前記第２の高電圧トランジスタのドレインとが接続されるスイッチを備えることが好ましい。このスイッチは、例えば、高電圧トランジスタで構成される。
【００１３】
さらに、前記ｎ個の第１ダイオードと前記ｎ個の第２ダイオードは、同一の電気的特性を備え、前記第２の高電圧トランジスタよりも耐圧が低いトランジスタをダイオード接続して構成することが好ましい。
【発明を実施するための最良の形態】
【００１４】
本発明の実施の形態について図面を参照して説明する。図１は、本実施形態に係るレベルシフト回路１００の構成を示す回路図である。本図において「Ｎｎ」は低電圧用ＮチャネルＦＥＴを示し（ただし、ｎは識別用の符号）、「ＨＮｎ」は高電圧用ＮチャネルＦＥＴを示し、「ＨＰｎ」は高電圧用ＰチャネルＦＥＴを示すものとする。また、図２の各部に対応する部分は同一の符号を付している。本実施形態において、レベルシフト回路１００は、高電圧電源ＶＨ（例えば、２４Ｖ）が供給され、低電圧の入力信号ＩＮ１およびＩＮ２を高電圧の出力信号ＯＵＴ１およびＯＵＴ２に変換する。なお、入力信号ＩＮ２は入力信号ＩＮ１の論理レベルを反転したものであり、出力信号ＯＵＴ２は出力信号ＯＵＴ１の論理レベルを反転したものである。
【００１５】
本図に示すようにレベルシフト回路１００は、ゲートに入力信号ＩＮ１が供給され、ソースが接地された低電圧トランジスタＮ１を備える。低電圧トランジスタＮ１のドレインには高電圧トランジスタＨＮ２のソースが接続されている。高電圧トランジスタＨＮ２のドレインには、高電圧トランジスタＨＰ３およびＨＰ４を含んで構成されるラッチ回路２０を介して高電圧電源ＶＨが供給され、出力信号ＯＵＴ１が取り出される。高電圧トランジスタＨＰ３およびＨＰ４は、一方がオン状態のとき、他方がオフ状態となるスイッチとして機能する。レベルシフト回路１００の基本的な動作は、入力信号ＩＮ１がローレベル（０Ｖ）の時は、低電圧トランジスタＮ１がオフ状態となり、出力信号ＯＵＴ１は高電圧電源ＶＨ近辺となる。一方、入力信号ＩＮ１がハイレベル(例えば、３．３Ｖ)のときは、低電圧トランジスタＮ１がオン状態となり、出力信号ＯＵＴ１は０Ｖとなる。
【００１６】
ラッチ回路２０は、入力信号ＩＮ１がハイレベルの時、高電圧トランジスタＨＰ３はオフ状態、高電圧トランジスタＨＰ４はオン状態となり、入力信号ＩＮ１がローレベルの時、高電圧トランジスタＨＰ３はオン状態、高電圧トランジスタＨＰ４はオフ状態となるように構成されている。ラッチ回路２０は、高電圧トランジスタＨＮ２に高電圧電源ＶＨを供給するか遮断するかを制御する電圧供給部として機能する。また、入出力回路７０は、高電圧トランジスタＨＮ２、低電圧トランジスタＮ１、および第２ダイオード部５０を含み、これらと同様に動作する。
【００１７】
レベルシフト回路１００において、Ａ点の電圧を制御する回路として、定電流回路３０、第１ダイオード部４０および第２ダイオード部５０が設けられている。第１ダイオード部４０は、ダイオード接続された低電圧トランジスタＮ７およびＮ８が縦続接続されて構成される。第１ダイオード部４０の一端は接地され、他端はＢ点に接続される。ダイオード接続された低電圧トランジスタの電圧降下は、例えば、約０．６Ｖで、最大でも１Ｖ程度である。このため、Ｂ点の電圧は、約１．２Ｖとなり、最大でも２Ｖ程度となる。
【００１８】
第２ダイオード部５０は、ダイオード接続された低電圧トランジスタＮ１０およびＮ１１が縦続接続されて構成される。第２ダイオード部５０の一端はＨＮ２のソースに接続され、他端は接地されている。ここで、第１ダイオード部４０を構成するＮ７およびＮ８と、第２ダイオード部５０を構成するＮ１０およびＮ１１とは電気特性が揃えられている。なお、第１ダイオード部４０および第２ダイオード部５０は、低電圧トランジスタを２段接続することで構成したが、段数を変更したり、他の回路を用いてもよい。
【００１９】
定電流回路３０は、高電圧トランジスタＨＰ１と図示せぬ定電圧回路から構成される。高電圧トランジスタＨＰ１は、ソースが高電圧電源ＶＨに接続され、常時、定電流Ｉｂ（例えば、１０μＡ）が流れるように定電圧回路によってゲート電圧が設定されている。
また、カレントミラー回路６０は、高電圧トランジスタＨＮ１およびＨＮ２を備える。高電圧トランジスタＨＮ１は、そのソースが第１ダイオード部４０とＢ点で接続される。また、高電圧トランジスタＨＮ１はゲートとドレインが接続され、さらに、高電圧トランジスタＨＮ２と共通のゲート電圧（Ｃ点の電圧）となる。このため、高電圧トランジスタＨＮ１と高電圧トランジスタＨＮ２とでカレントミラー回路を構成することになる。これにより、ゲート接地で接続された高電圧トランジスタＨＮ２のドレイン−ソース間には、電流Ｉｂをコピーした電流Ｉａが流れることになる。第１ダイオード部４０と第２ダイオード部５０とは同じ特性を有しているため、入力信号ＩＮ１がローレベルで低電圧トランジスタＮ１がオフ状態の時は、点Ａと点Ｂとは同電位となる。なお、電流Ｉａは電流Ｉｂに比例した大きさの電流値が流れるように設定してもよい。
【００２０】
ここで、低電圧トランジスタＮ１のドレインには、Ａ点の電圧がかかる。本レベルシフト回路１００は、このＡ点の電圧が低電圧トランジスタＮ１の耐圧値を超えないように構成されており、以下のような動作を行なう。なお、低電圧トランジスタＮ１の耐圧値は、第２ダイオード部５０の最大電圧降下値より大きいものとする。
【００２１】
入力信号がハイレベル（例えば、３．３Ｖ）の時は、低電圧トランジスタＮ１がオン状態となり、Ａ点は０Ｖとなる。これにより、高電圧トランジスタＨＮ２もオン状態になり、オフ状態の高電圧トランジスタＨＰ３のドレインの電圧、すなわち、出力信号ＯＵＴ１のレベルは０Ｖに落ちる。このとき、低電圧トランジスタＮ１に高電圧が印加されることはない。
【００２２】
入力信号がハイレベルからローレベルに遷移すると、低電圧トランジスタＮ１がオフ状態となる。すると、高電圧トランジスタＨＰ３と高電圧トランジスタＨＰ４との状態が切り替わって、高電圧トランジスタＨＰ３がオン状態になり、高電圧電源ＶＨから、高電圧トランジスタＨＰ３→高電圧トランジスタＨＮ２→第２ダイオード部５０の経路で電流（例えば、１０μＡ）が流れる。このとき、高電圧トランジスタＨＰ３のドレインの電圧、すなわち、出力信号ＯＵＴ１のレベルは高電圧電源ＶＨ近辺の電圧となる。Ａ点は、第２ダイオード部５０に電流Ｉａが流れるため、約１．２Ｖとなり最大でも２Ｖ程度となる。したがって、低電圧トランジスタＮ１を高電圧から保護することができる。また、高電圧トランジスタＨＮ２のソース電圧は、第２ダイオード部５０により上昇を食い止めることができる。したがって、チャネル長変調効果によって電流Ｉａが増加し、点Ａの電圧が上昇することがない。よって、高電圧トランジスタＨＮ２の飽和領域の電気特性が、チャネル長変調効果によって電流が増加する傾向があっても、低電圧トランジスタＮ１を保護することができる。
なお、上述した実施形態において、ｎチャネルのトランジスタとｐチャネルのトランジスタとを入れ替え、電源電位の関係を逆転させてもよい。
【図面の簡単な説明】
【００２３】
【図１】本実施形態のレベルシフト回路の構成を示す回路図である。
【図２】従来のレベルシフト回路の構成を示す回路図である。
【符号の説明】
【００２４】
２０…ラッチ回路、３０…定電流回路、４０…第１ダイオード部、５０…第２ダイオード部、６０…カレントミラー回路、７０…入出力回路、１００…レベルシフト回路。
【図１】
0004957422.tif 000002
【図２】
0004957422.tif 000003