(57)【特許請求の範囲】
【請求項１】
ベースバンド信号を処理するベースバンド部に接続された無線周波数（ＲＦ）信号を処理するＲＦ部の電力制御を提供する、ＲＦ―ベースバンド間インターフェースであって、
前記ベースバンド部から前記ＲＦ部へ電力制御メッセージを通信し、かつ前記ＲＦ部から前記ベースバンド部へクロック状態メッセージを通信する双方向メッセージ・インターフェースと、
前記ＲＦ部から前記ベースバンド部へデータを通信するデータ・インターフェースを備えており、
前記ＲＦ部が、前記ベースバンド部から前記電力制御メッセージを受信するレジスタを含んでおり、
前記電力制御メッセージによって制御されるべき予め選択されたハードウェア要素群が、前記レジスタに接続されており、前記受信された電力制御メッセージからそれぞれの電力制御データを受信するインターフェース。
【請求項２】
前記電力制御メッセージが、前記ＲＦ部の中の前記予め選択されたハードウェア要素群の少なくとも１つの電力状態を指定する少なくとも１つの電力制御ビットを備える、請求項１のインターフェース。
【請求項３】
前記電力状態が、始動状態および停止状態のうちの１つである、請求項２のインターフェース。
【請求項４】
前記電力制御メッセージが、前記ＲＦ部の中の複数の前記予め選択されたハードウェア要素群の電力状態を個別的に指定する複数の電力制御ビット群を備える、請求項１のインターフェース。
【請求項５】
前記予め選択されたハードウェア要素群が、分周器、発振器、および増幅器のうちの少なくとも１つを含む、請求項２のインターフェース。
【請求項６】
前記メッセージ・インターフェースがシリアル・メッセージ・インターフェースである、請求項１のインターフェース。
【請求項７】
前記メッセージ・インターフェースが、メッセージ入力信号線、メッセージ出力信号線、およびメッセージ・クロック信号線を備える、請求項１のインターフェース。
【請求項８】
ベースバンド信号を処理するベースバンド部に双方向メッセージ・インターフェースを介して接続された無線周波数（ＲＦ）信号を処理するＲＦ部における電力を制御する方法であって、前記双方向メッセージ・インターフェースは前記ＲＦ部から前記ベースバンド部へクロック状態メッセージを通信しており、その方法は、
電力制御メッセージにおける電力制御ビットを設定する工程と、
前記双方向メッセージ・インターフェース上で前記ベースバンド部から前記ＲＦ部へ前記電力制御メッセージを通信する工程と、
前記電力制御メッセージを前記ＲＦ部の中のレジスタに格納する工程と、
前記レジスタのそれぞれのビットに応答して、前記ＲＦ部の中の予め選択されたハードウェア要素群への電力を供給する、あるいは電力を除去する工程を備える方法。
【請求項９】
前記通信する工程が、前記電力制御メッセージをシリアルに通信する工程を備える、請求項８の方法。
【請求項１０】
前記通信する工程が、メッセージ入力信号線、メッセージ出力信号線、およびメッセージ・クロック信号線を用いて前記電力制御メッセージをシリアルに通信する工程を備える、請求項８の方法。
【請求項１１】
前記電力制御メッセージの前記電力制御ビットのそれぞれが、前記ＲＦ部の中の予め選択されたハードウェア要素群のそれぞれについての電力状態を指定する、請求項８の方法。
【請求項１２】
前記電力状態が、始動状態および停止状態のうちの１つである、請求項１１の方法。
【請求項１３】
前記設定する工程が、前記ＲＦ部の中の複数の前記選択されたハードウェア要素群についての電力状態を個別的に指定する複数の電力制御ビット群を設定する工程を備える、請求項８の方法。
【請求項１４】
衛星測位システム受信機のＲＦフロントエンドであって、
衛星測位システム信号を受信するＲＦ入力を備えるＲＦ処理部と、
前記ＲＦ処理部に接続されたＲＦ―ベースバンド間インターフェースを備えており、
前記インターフェースが、
前記ＲＦ処理部とベースバンド処理部の間でメッセージを通信する双方向メッセージ・インターフェースと、
前記ＲＦ処理部から前記ベースバンド処理部へデータを通信するデータ・インターフェースを備えており、
前記双方向メッセージ・インターフェースが、前記ベースバンド処理部から前記ＲＦ処理部へ電力制御メッセージを通信し、かつ前記ＲＦ処理部から前記ベースバンド処理部へクロック状態メッセージを通信し、
前記ＲＦ処理部が、前記ベースバンド処理部から前記電力制御メッセージを受信するレジスタを含んでおり、
前記電力制御メッセージによって制御されるべき予め選択されたハードウェア要素群が、前記レジスタに接続されており、前記受信された電力制御メッセージからそれぞれの電力制御データを受信する、ＲＦフロントエンド。
【請求項１５】
前記メッセージ・インターフェースが、
メッセージ・クロック線と、
メッセージ入力信号線と、
メッセージ出力信号線を備えており、
前記メッセージ出力信号線が、前記電力制御メッセージを表現する出力ビット・ストリームを伝達する、請求項１４のＲＦフロントエンド。
【請求項１６】
前記電力制御メッセージが、前記ＲＦ部の中の前記予め選択されたハードウェア要素群の少なくとも１つの電力状態を指定する少なくとも１つの電力制御ビットを備える、請求項１５のＲＦフロントエンド。
【請求項１７】
前記電力状態が、始動状態および停止状態のうちの１つである、請求項１６のＲＦフロントエンド。
【請求項１８】
前記電力制御メッセージが、前記ＲＦ部の中の複数の前記予め選択されたハードウェア要素群の電力状態を個別的に指定する複数の電力制御ビット群を備える、請求項１５のＲＦフロントエンド。
【請求項１９】
前記予め選択されたハードウェア要素群が、分周器、発振器、および増幅器のうちの少なくとも１つを含む、請求項１５のＲＦフロントエンド。
【請求項２０】
前記データ・インターフェースが、データ・クロック信号線とデータ・ビット信号線を備える、請求項１５のＲＦフロントエンド。
【請求項２１】
前記データ・クロック信号線が、立上りエッジと立下りエッジを備えるデータ・クロックを伝達し、
前記データ・ビット信号線が、符号ビットと振幅ビットを備えており、
前記第１のデータ・ビットが前記データ・クロックの立上りエッジで有効化され、前記第２のデータ・ビットが前記データ・クロックの立下りエッジで有効化される、請求項２０のＲＦフロントエンド。
【請求項２２】
衛星測位システム受信機のベースバンド・バックエンドであって、
デジタル装置と通信するアドレス線、データ線、および制御線のうちの少なくとも１つを備えるベースバンド処理部と、
前記ベースバンド処理部に接続されたＲＦ―ベースバンド間インターフェースを備えており、
前記インターフェースが、
ＲＦ処理部と前記ベースバンド処理部の間でメッセージを通信する双方向メッセージ・インターフェースと、
前記ＲＦ処理部から前記ベースバンド処理部へデータを通信するデータ・シリアル・インターフェースを備えており、
前記双方向メッセージ・インターフェースが、前記ベースバンド処理部から前記ＲＦ処理部へ電力制御メッセージを通信し、かつ前記ＲＦ処理部から前記ベースバンド処理部へクロック状態メッセージを通信し、
前記電力制御メッセージが複数のビット群を含んでおり、それぞれのビットが、前記ＲＦ処理部の中の前記予め選択されたハードウェア要素群の一つに電力を供給するか、あるいは電力を除去するかを示している、ベースバンド・バックエンド。
【請求項２３】
前記メッセージ・シリアル・インターフェースが、
メッセージ・クロック線と、
メッセージ入力信号線と、
メッセージ出力信号線を備えており、
前記メッセージ出力信号線が、前記電力制御メッセージを表現する出力ビット・ストリームを伝達する、請求項２２のベースバンド・バックエンド。
【請求項２４】
前記予め選択されたハードウェア要素群が、分周器、発振器、および増幅器のうちの少なくとも１つを含む、請求項２３のベースバンド・バックエンド。
【請求項２５】
衛星測位システム受信機であって、
衛星測位システム信号を受信するＲＦ入力とＲＦ処理部を備えているＲＦフロントエンドと、
デジタル装置と通信するアドレス線、データ線、および制御線のうちの少なくとも１つと、ベースバンド処理部を備えるベースバンド・バックエンドと、
前記ＲＦ処理部と前記ベースバンド処理部の間を接続するＲＦ―ベースバンド間インターフェースを備えており、
前記インターフェースが、
前記ＲＦ処理部と前記ベースバンド処理部の間でメッセージを通信する双方向メッセージ・インターフェースと、
前記ＲＦ処理部から前記ベースバンド処理部へデータを通信するデータ・インターフェースを備えており、
前記双方向メッセージ・インターフェースが、前記ベースバンド処理部から前記ＲＦ処理部へ電力制御メッセージを通信し、かつ前記ＲＦ処理部から前記ベースバンド処理部へクロック状態メッセージを通信し、
前記ＲＦ処理部が、前記ベースバンド処理部から前記電力制御メッセージを受信するレジスタを含んでおり、
前記電力制御メッセージによって制御されるべき予め選択されたハードウェア要素群が、前記レジスタに接続されており、前記受信された電力制御メッセージからそれぞれの電力制御データを受信する、衛星測位システム受信機。
【請求項２６】
前記メッセージ・インターフェースが、
メッセージ・クロック線と、
メッセージ入力信号線と、
メッセージ出力信号線を備えており、
前記メッセージ出力信号線が、前記電力制御メッセージを表現する出力ビット・ストリームを伝達する、請求項２５の衛星測位システム受信機。
【請求項２７】
前記電力制御メッセージが、前記ＲＦ処理部の中の前記予め選択されたハードウェア要素群の少なくとも１つの電力状態を指定する少なくとも１つの電力制御ビットを備える、請求項２６の衛星測位システム受信機。
【請求項２８】
前記電力状態が、始動状態および停止状態のうちの１つである、請求項２７の衛星測位システム受信機。
【請求項２９】
前記電力制御メッセージが、前記ＲＦ部の中の複数の前記予め選択されたハードウェア要素群の電力状態を個別的に指定する複数の電力制御ビット群を備える、請求項２６の衛星測位システム受信機。
【請求項３０】
前記予め選択されたハードウェア要素群が、分周器、発振器、および増幅器のうちの少なくとも１つを含む、請求項２９の衛星測位システム受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は無線周波数（ＲＦ）処理部とベースバンド処理部を接続するインターフェースに関する。詳細には、本発明はベースバンド処理部とＲＦ処理部の間の電力制御メッセージの通信に関する。
【背景技術】
【０００２】
双方向無線、ページャ（ポケベル）、ポータブル・テレビ、パソコン（ＰＣ）、パーソナル通信システム（ＰＣＳ）、携帯情報端末（ＰＤＡ）、セルラー電話または携帯電話、Ｂｌｕｅｔｏｏｔｈ（Ｒ）装置、衛星ラジオ受信機、ＮＡＶＳＴＡＲとしても知られている全地球測位システム（ＧＰＳ）などの衛星測位システム（ＳＰＳ）、および、自動車テレマティック・システムのような無線装置の世界的利用が、急速に伸びている。その結果、現在の傾向は、できる限り多くの特徴的機能を、これらの無線装置に組み込むことを求めている。一例として、現在、ＳＰＳサービスを、広範囲の上記電子装置およびシステムに取り入れる要望がある。
【０００３】
ＧＰＳ信号を処理するシステムを含むＳＰＳシステムは、全体として、できる限り高い精度で、できる限り速く、ＧＰＳ受信機を地理的に位置決めする作業を達成するように設計されている様々なハードウェア・コンポーネントやソフトウェア・コンポーネントを含む。ＧＰＳシステムは、まさに最初のＧＰＳユニットが利用できるようになってから、注目すべきほどの能力を備えるようになってきた。半導体技術やマイクロプロセッサ技術の進歩は、このように向上した機能を実現可能にすることに役立った。さらに、小型で、高速のＧＰＳ対応の装置（例えば、Ｅ９１１適合のセルラー電話）に対する消費者および政府当局の要望も、ＧＰＳシステム設計の向上を推進するのに役立った。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本明細書に用いられるＧＰＳ機能とは、ＧＰＳ信号を受信して、処理し、さらに、これらの処理されたＧＰＳ信号を使用して、正確な位置情報を生成する機能である。ＧＰＳ機能を組み込んだ装置がますます増えている。それゆえ、広範な製品の製造者は、ＧＰＳのハードウェアやソフトウェアを、それらの製品設計に組み込めることを要望するか、または求めている。もちろん、ＧＰＳハードウェアは、できる限り小さな半導体ダイ・スペースを使用し、また、ＧＰＳのハードウェアおよびソフトウェア・システムは、メモリと電力の需要において、できる限り経済的であることが望ましい。
【０００５】
本発明では、ＧＰＳシステムを構成するＲＦ処理部に関して、その機能を実現するための複数のハードウェア・ブロックそれぞれについて、電力状態（例えば、始動または停止）のきめ細かな制御を行うことで、少ない平均電力消費を実現可能な技術を提供する。
【課題を解決するための手段】
【０００６】
本発明のＧＰＳシステムは、ＲＦ処理部とベースバンド処理部との間のインターフェースを介した、ＲＦ電力制御メッセージの送信と、ＲＦ電力制御メッセージを送る方法を提供する。このインターフェースは、ＲＦ処理部とベースバンド処理部との間の汎用双方向メッセージ伝送をサポートしている。このインターフェースはさらに、このインターフェースに過度の複雑さを加えることなく、これら２つの処理部間のＳＰＳ信号サンプルの伝送もサポートしている。
【０００７】
一実施例では、このインターフェースは、メッセージ・シリアル・インターフェースとデータ・シリアル・インターフェースを含む。このデータ・シリアル・インターフェースは、ＳＰＳ信号サンプル・データを、ＲＦ処理部からベースバンド処理部へ伝える。このメッセージ・シリアル・インターフェースは、ＲＦ処理部とベースバンド処理部との間で、電力制御メッセージを含むメッセージをやり取りする。
【０００８】
上記の通り、メッセージ・シリアル・インターフェースは、これらの処理部間で、電力制御メッセージをやり取りする。このメッセージ・シリアル・インターフェースは、メッセージ入力信号線、メッセージ出力信号線、メッセージ・クロック信号線を含むことがある。いくつかの実施例では、このメッセージ・シリアル・インターフェースはまた、スレーブ選択信号線も含むことがある。電力制御メッセージは、例えば、複数の電力制御ビットを含むことがある。それぞれの電力制御ビットは、ＲＦ処理部中の所定の回路に対して、電力状態（例えば、始動または停止）を指定する。
【０００９】
このデータ・シリアル・インターフェースの複雑さは、例えば、単一のデータ・ビット信号線を用いて、信号サンプルをＲＦ処理部からベースバンド処理部にシリアルに運ぶことにより、減らされることがある。このデータ・シリアル・インターフェースはまた、信号サンプルにタイミングを与えるデータ・クロック信号線も含むことがある。特に、一例として、このデータ・クロック信号線は、公称１６ｆ０（ここで、ｆ０＝１．０２３ＭＨｚ）で動作するデータ・クロック（立上りエッジと立下りエッジを含む）を運ぶが、一方、このデータ・ビット信号線は、シリアルに伝送されるデータ・ビットから成るデータ信号を運ぶ。一実施例では、第１のタイプのデータ・ビットは、このデータ・クロックの立上りエッジで有効であり、また、第２のタイプのデータ・ビットは、このデータ・クロックの立下りエッジで有効である。一例として、第１のタイプのデータ・ビットは符号ビットであることがあるが、一方、第２のタイプのデータ・ビットは振幅ビットであることがある。
【発明の効果】
【００１０】
本発明によれば、ＲＦ処理部で消費される電力のきめ細かな制御を確立することができる。本発明では、ベースバンド処理部が、常に、ＲＦ処理部中のハードウェア・ブロックのうちで動作するものと、停止するものを決定することができる。その結果、ＲＦ処理部は、すべてのハードウェア・ブロックが絶え間なく動作しているＲＦ処理部よりも少ない平均電力を消費することになる。このような電力制御は、バッテリで動作する装置において、あるいは電力の供給が限られている他の如何なるＧＰＳシステムにおいても、極めて有用である。
【実施例】
【００１１】
図１は、衛星測位システムの受信部２００を示している。受信部２００は、ＲＦ―ベースバンド間インターフェース２０６を用いて、ベースバンド処理部２０４に結合されたＲＦ処理部２０２を含む。ＲＦ処理部２０２は、ＲＦ入力部２０７で、ＳＰＳ信号、例えば１５７５．４２ＭＨｚのＧＰＳ信号を受信する。
【００１２】
受信部２００は、一般に、ＲＦフロントエンド２２４とベースバンド・バックエンド２２６を含むものと見なされることがある。ＲＦフロントエンド２２４は、ＲＦ処理部２０２と、ＲＦ−ベースバンド間インターフェース２０６を含む。ＲＦフロントエンド２２４は、一連のダウン・コンバージョン、自動利得制御、アナログ・デジタル変換を通じて、ＲＦ入力部２０７で受け取られたＳＰＳ信号を処理する。ベースバンド・バックエンド２２６は、ベースバンド処理部２０４とＲＦ−ベースバンド間インターフェース２０６を含む。ベースバンド・バックエンド２２６は、（マイクロコントローラのコア、ＣＰＵ、または他の制御ロジックを用いて）ＲＦフロントエンド２２４で与えられたサンプリングされたデータを処理する。ベースバンド・バックエンド２２６は、この処理されたデータを、デジタル通信インターフェース２２２を含む１つまたは複数のアドレス信号、データ信号、制御信号、クロック信号を用いて、デジタル装置（例えば、デジタル信号処理装置、汎用マイクロコントローラまたはＣＰＵ、あるいは、ホストＰＣ）に伝える。
【００１３】
ＲＦフロントエンド２２４とベースバンド・バックエンド２２６の一方または両方は、例えば、個別の単一集積回路として構築されることがある。したがって、ＲＦフロントエンド２２４は、ＲＦ入力部２０７（例えば、パッケージ上の特定の入力ピン）、ＲＦ処理部２０２、インターフェース２０６（例えば、以下でさらに詳しく述べられる一組のインターフェース・ピン）を含む単一パッケージである。同様に、ベースバンド・バックエンド２２６は、ベースバンド処理部２０４、インターフェース２０６、デジタル・インターフェース２２２を含む単一パッケージである。ＲＦ処理部２０２とベースバンド処理部２０４で行われる処理は、ＳｉＲＦＳｔａｒ（Ｒ）（登録商標）Ｉ、ＩＩ、またはＩＩＩのチップ・データシートにさらに詳しく記述されているであろう。一方、インターフェース２０６は、以下でさらに詳しく述べられる。ＳｉＲＦＳｔａｒ（Ｒ）のチップセットは、Ｓａｎ  Ｊｏｓｅ  ＣａｌｉｆｏｒｎｉａのＳｉＲＦ  Ｔｅｃｈｎｏｌｏｇｙ，Ｉｎｃ．から入手できる。
【００１４】
さらに、ＲＦフロントエンド２２４とベースバンド・バックエンド２２６の機能の基礎になる回路はどれも、追加機能とともに、単一のパッケージまたは集積回路、複数のパッケージまたは集積回路に組み込まれるか、あるいは、１つまたは複数の回路基板の全体に分散されることがある。例として、ＲＦ回路とベースバンド回路は、セルラー電話、ＰＤＡ操作、あるいは、自動車向けのエンジン、計器、または電子コントローラに用いる、デジタルまたはアナログ処理回路を持つダイ上に集積される。したがって、図１と、上に挙げられた例は、限定的なものではない。もっと適切に言えば、通常の当業者であれば、ＲＦ処理、ベースバンド処理、インターフェース２０６を実施する回路の具体的な実装形態、機能の分割、パッケージングは、そのときのアプリケーション、設計上考慮すべき事項、費用の問題などにより、多種多様であるものと理解されよう。
【００１５】
インターフェース２０６は、メッセージ・シリアル・インターフェース２０８と、データ・シリアル・インターフェース２１０を含む。メッセージ・シリアル・インターフェース２０８は、ＲＦ処理部２０２とベースバンド処理部２０４との間で、双方向に汎用メッセージをシリアルでやり取りできるようにする。これと対照的に、ＲＦ処理部２０２は、データ・シリアル・インターフェース２１０を使用して、ＳＰＳ信号サンプルをベースバンド処理部２０４に送る。
【００１６】
当初の問題として、一般に、図１に示されるインターフェース２０６の信号は、ＣＭＯＳ対応のものであることに留意する。特に、入力は、ロジック１では０．７＊ＶｃｃＶよりも高く、また、ロジック０では０．３＊ＶｃｃＶよりも低い。出力は、ロジック１ではＶｃｃ−０．４Ｖよりも高く、また、ロジック０では０．４Ｖよりも低い。これらの入出力ピンは、一般に、所望の実装形態に応じて、２．５Ｖか、３．３Ｖのいずれかの電圧レンジで動作する。リアルタイム・クロック（ＲＴＣ）入出力ピンは、１．５Ｖで動作するが、ただし、これらの入出力ピンは、要望があれば、３．３Ｖのレベルを許容するように設計されることがある。しかしながら、これらの信号はどれも、所望の実装形態に応じて、異なる定格電圧または仕様に合わせられる。
【００１７】
図１に示されるメッセージ・シリアル・インターフェース２０８は、メッセージ入力信号線（ＭＳＧ＿ＤＯ／ＭＩと表記）、メッセージ出力信号線（ＭＳＧ＿ＤＩ／ＭＯと表記）、メッセージ・クロック信号線（ＭＳＧ＿ＣＬＫ／ＭＫと表記）、スレーブ選択信号線（ＭＳＧ＿ＣＥＢ／ＳＳ＿Ｎ［０］と表記）を含む。これらのメッセージ信号線上のラベルは、ＲＦ処理部２０２／ベースバンド処理部２０４の視点から、データフローの方向を示している。例えば、メッセージ出力信号線（ＭＳＧ＿ＤＩ／ＭＯ）は、ＲＦ処理部２０２に入力され、かつ、ベースバンド処理部２０４により出力されるメッセージ・ビットを運ぶ。
【００１８】
データ・シリアル・インターフェース２１０は、データ・クロック信号線（ＡＣＱＣＬＫと表記）とデータ・ビット信号線（ＳＧＮＭＡＧと表記）を含む。データ・シリアル・インターフェース２１０は、一般に、単一のデータ・ビット信号線だけを使用して、データ・ビットをベースバンド処理部２０４にシリアルに伝える（図２に関して、以下でさらに詳しく説明される）。したがって、データ・シリアル・インターフェース２１０は、一般に、わずか２本の信号線、すなわち、データ・クロックに１本、またデータ・ビットに１本を含む。従って、データ・シリアル・インターフェース２１０は、ＲＦ処理部２０２とベースバンド処理部２０４との間のＳＰＳ信号サンプル・インターフェースについてのそれほど複雑でない解決策と言える。
【００１９】
図１に示される通り、受信部２００は、ＲＦ処理側に、リアルタイム・クロック（ＲＴＣ）発振器（ＯＳＣ）およびモニタ部２１２も含む。３２ＫＨｚの水晶発振器（または、他のクロック発生源）は、ＲＴＣ  ＯＳＣ部２１２に対して、入力クロック２１４を与える。ＲＴＣ  ＯＳＣ部２１２は、ＲＴＣＬＫ／ＲＩＮ信号線上にクロック出力を生成し、そのクロック出力をベースバンド処理部２０４が使用して、例えば、ＧＰＳ時刻またはＵＴＣ時刻を保持する。このクロック出力は、例えば、３２，７６８Ｈｚ  １．５Ｖ  ＣＭＯＳ出力である。ＲＴＣ  ＯＳＣ部２１２は、ベースバンド処理部２０４が正確な時刻基準を維持するのに役立つように、電力停止モードの間も、動作し続ける。
【００２０】
しかしながら、ＲＴＣ  ＯＳＣ部２１２中のモニタ回路（例えば、クロック入力に接続され、かつ比較器が後続する整流器）は、入力クロック２１４が確実な動作をしている（例えば、停止している期間が１０〜３０クロック・サイクルを超えない）場合を特定する。このクロックの停止が長すぎる場合には、ＲＦ処理部２０２は、１ビットをセットして（例えば、フリップ／フロップ出力をセットするか、あるいは、マルチビット・ステータス・レジスタ中の１ビットをセットして）、そのクロック出力が確実なものではなかったこと（および、場合によっては、ベースバンド処理部２０４が、受信されたＳＰＳ信号の全領域にわたって探索して、正確な時刻を決定すべきであること）を知らせる。
【００２１】
ＲＦ処理部２０２はまた、水晶発振器２１６、あるいは外部クロック発生源２１８（例えば、無線装置において提供される周波数基準）のいずれかから、クロック入力を受け取る。それらのクロック入力２１６および２１８は、ＲＦ処理部２０２中のＰＬＬ分周器チェーンがＡＣＱＣＬＫ信号を作り出すために利用するクロック発生源を提供する。クロック入力２１６および２１８は、以下ではまとめてＯＳＣＣＬＫと称され、ＰＬＬ分周器チェーンのクロックは、ＰＬＬＣＬＫと称される。ＰＬＬＣＬＫは通常、データ・クロック信号線であるＡＣＱＣＬＫに、ＯＳＣＣＬＫ（あるいは内部の周波数基準）から生成される１６Ｆ０の公称周波数（ここで、Ｆ０＝１．０２３ＭＨｚである）を作り出すようにセットされる。
【００２２】
始動時、ＡＣＱＣＬＫの出力にはＯＳＣＣＬＫ（一般に５〜２７ＭＨｚの範囲内にある）が現れている。メッセージ（後述する）がＲＦ処理部２０２に指示し、ＡＣＱＣＬＫをＯＳＣＣＬＫからＰＬＬＣＬＫへ、およびＰＬＬＣＬＫからＯＳＣＣＬＫへ切換える。ＡＣＱＣＬＫ信号は、（ＡＣＱＣＬＫが長期にわたる低サイクルを備え得る、クロック発声源の切換え時を除き）４５％〜５５％のデューティ・サイクルを備える、２．５／３．３ＶのＣＭＯＳ出力であってもよい。
【００２３】
電力制御信号（ＰＷＲＵＰ／ＲＦＰＷＲＵＰと表記）を状況に応じて供給して、ＲＦ処理部２０２のどの部分を始動するかを制御することがある。例えば、電力制御信号はＲＦ処理部２０２の電圧調整器有効化ピンに接続されて、ＲＦ処理部２０２中の回路の大部分についての粗い（coarse）始動／停止制御を可能にする。その一方、ＲＴＣ  ＯＳＣ部２１２は、ベースバンド処理部２０４にクロックを供給し続けることができるように、独立して電力の供給を受ける。電力制御信号は、２．５／３．３ＶのＣＭＯＳ信号であってもよい。ベースバンド処理側には、ＲＴＣロジック部２２０が含まれている。ＲＴＣロジック部２２０は、現在の時刻とＳＰＳ位置解を特定する上での支援として、ＲＴＣ  ＯＳＣおよびモニタ部２１２によって生成された入力クロックを受け入れる。
【００２４】
ＲＴＣロジック部２２０は更に、（ローでアサートされる）リセット信号ＧＲＦＲＳＴ＿Ｎ／ＲＥＳＥＴ＿Ｎを出力する。リセット信号は、電源投入時に、ＲＴＣ  ＯＳＣ部２１２とＲＦ処理部２０２の制御レジスタの状態をリセットするために使用される。例えば、ＧＲＦＲＳＴ＿Ｎがアサートされると、ＲＦ処理側のデジタル制御レジスタは、デフォルト状態にリセットされる。制御レジスタのデフォルト状態は、ＯＳＣＣＬＫの回路が動作することを可能とし、（ＰＷＲＵＰがアサートされた場合）ＯＳＣＣＬＫによってＡＣＱＣＬＫの出力を生成することを可能にする。ＧＲＦＲＳＴ＿Ｎがアサートされていない場合、ＲＦ処理部２０２は内部ロジックの状態に従って動作する。
【００２５】
一実施例では、メッセージ・シリアル・インターフェース信号は２．５／３．３ＶのＣＭＯＳ入出力信号である。ＭＳＧ＿ＣＬＫ／ＭＫ、ＭＳＧ＿ＤＩ／ＭＯ、およびＭＳＧ＿ＣＥＢ／ＳＳ＿Ｎ［０］の信号は、ＲＦ処理部２０２への入力である。ＭＳＧ＿ＤＯ／ＭＩ信号は、三状態制御を用いたＲＦ処理部２０２からの出力である。ＭＳＧ＿ＣＥＢ／ＳＳ＿Ｎ［０］がロジック・ハイの場合、ＭＳＧ＿ＤＯ／ＭＩ出力は高インピーダンスであって、同じようにメッセージ・シリアル・インターフェース２０８に接続されている他の装置によって生起されることもある。従って、ベースバンド処理部２０４からのＭＳＧ＿ＣＥＢ／ＳＳ＿Ｎ［０］出力はスレーブ選択信号として機能し、ＲＦ処理部２０２がＭＳＧ＿ＤＯ／ＭＩ信号線上にデータを生成することを可能にする。更なる装置がメッセージ・シリアル・インターフェース２０８に取付けられる場合、ベースバンド処理部２０４は、どの装置をＭＳＧ＿ＤＯ／ＭＩ信号線にデータを生成可能とするかを決定する、更なるスレーブ選択信号線を提供してもよい。
【００２６】
ＲＦ処理部２０２は更に、一つまたはそれ以上の外部アナログ・センサ（図示せず）の入力を含んでもよい。従って、ＲＦ処理部２０２にある複数チャネルのアナログ／デジタル（Ａ／Ｄ）変換器は、アナログ入力信号を測定して、その結果をベースバンド処理部２０４に通信してもよい。アナログ入力は、温度入力、ジャイロ回頭角速度（turn rate）入力、ホイール・ティック（wheel tick）入力、あるいはバッテリ電圧入力などを含んでも良い。ただし、これらに限定されるものではない。
【００２７】
表１に、受信部２００の動作モードをまとめる。
【００２８】
次いで図２には、データ・クロック３０２とデータ信号３０４の関係を表すタイミング図が示されている。データ信号３０４はベースバンド処理部２０４にＳＰＳ信号サンプルを提供する。ＳＰＳ信号サンプルは、ＲＦ処理部２０２に接続されたアンテナによって受信されるＳＰＳ入力信号から得られる。ＡＣＱＣＬＫ信号線はデータ・クロック３０２を伝送し、ＳＧＮＭＡＧ信号線はデータ信号３０４を伝送する。データ信号３０４は、例えば２．５／３．３ＶのＣＭＯＳ出力であってもよいが、符号ビット・データ３０６と振幅ビット・データ３０８を、ＳＧＮＭＡＧ信号線で送信する。一実施例では、データ信号３０４は、ＲＦ処理部２０２にあるＡ／Ｄ変換器によって特定された符号ビットと振幅ビットの情報を提供する。
【００２９】
他の実施例では、ベースバンド処理部２０４が送信されたデータを認識できるようにするために、データ・ビットに適用される（例えば擬似ランダム・ノイズ符号といった）所定のプロトコルまたは符号化技術に合わせて、追加の情報ビットまたは量子化ビットが提供されてもよい。更に、データ信号３０４は、ＲＦ処理部２０２が扱う様々なラジオ・チェーンに対する信号サンプルを送信する事ができる。例えば、ＲＦ処理部２０２がＳＰＳデータを処理する場合、データ信号３０４はサンプル毎に二つのビット（上述した符号と振幅）のデータ対を運ぶことができる。その一方で、ＲＦ処理部２０２が別のＲＦ信号（例えばブルートゥース信号）を処理する場合、データ信号３０４はそのＲＦ信号を処理するために定められたガイドラインに従って、サンプル毎により多くの、またはより少ないビット（例えば、４つまたは６つのビット）を代わりに送信する。同様に、データ・クロック３０２も、ＲＦ処理部２０２がその時点で処理しているＲＦ信号の処理に関するガイドラインに適合するように、周波数とデューティ・サイクルを変更することができる。
【００３０】
図２に示されるように、ＲＦ処理部２０２は、データ・クロック３０２がロジック・ハイの場合には、符号ビット３０６を出力し、データ・クロック３０２がロジック・ローの場合には、振幅ビット３０８を出力する。図２に示されるように、符号ビット３０６は、短くともデータ・クロック３０２の立下りエッジ３１０以前のＴＳＥＴＵＰ−Ｆの期間は有効である。同様に、振幅ビット３０８は、短くともデータ・クロック３０２の立上りエッジ３１２以前のＴＳＥＴＵＰ−Ｒの期間は有効である。
【００３１】
符号ビット３０６は、短くともデータ・クロック３０２の立下りエッジ３１０以降のＴＨＯＬＤ−Ｆの期間は有効であり続ける。振幅ビット３０８は、短くともデータ・クロック３０２の立上りエッジ３１２以降のＴＨＯＬＤ−Ｒの期間は有効であり続ける。上記のセットアップ時間とホールド時間は、実施例ごとに異なっていてもよい。一例として、セットアップ時間とホールド時間は約５〜１０ｎｓであってよい。
【００３２】
メッセージ・シリアル・インターフェース２０８は、さまざまな態様で実装することができる。一実施例では、メッセージ・シリアル・インターフェース２０８は下記の特徴を備えるが、他の実施例とすることも可能である。
【００３３】
ＲＦ処理部２０２のメッセージ・シリアル・インターフェースは、ベースバンド処理部２０４（あるいは下記の特徴にあてはまる他のマスタ・デバイス）のスレーブ・デバイスとして動作する。ＲＦ処理部２０２への（ＭＳＧ＿ＤＩ線上の）入力ビットは、ＭＳＧ＿ＣＬＫの支配下にあるＲＦ処理部２０２の３２ビット・シフト・レジスタにシフト・インされる。一実施例では、一つのメッセージ・ブロックにおいて最大３２ビットが送信され、データはその最上位のビットから送受信される。同時に、ＭＳＧ＿ＤＯの出力ビットは、その同じシフト・レジスタの反対側からシフト・アウトされる。ＲＦ処理部２０２からの出力が不要な場合、ＭＳＧ＿ＤＯの出力は接続されなくても良い。一実施例では、ＭＳＧ＿ＣＬＫは最大２０ＭＨｚで動作する。メッセージ・シリアル・インターフェース信号は、ロジック１では約０．８＊ＶＣＣ  Ｖより高く、ロジック０では約０．２＊ＶＣＣ  Ｖよりも低い。
【００３４】
スレーブ選択信号線（ＭＳＧ＿ＣＥＢ）は、シリアル・データ送信ではローで有効化される。従って、ＭＳＧ＿ＤＩとＭＳＧ＿ＣＬＫは、予め選択された期間（例えば５ｎｓ）だけＭＳＧ＿ＣＥＢがロジック・ハイである間は、無視されてもよい。データはＭＳＧ＿ＣＬＫの立上りエッジでサンプリングされる。一実施形態では、ＭＳＧ＿ＤＩもしくはＭＳＧ＿ＤＯの遷移は、ＭＳＧ＿ＣＬＫの立上りエッジから少なくとも５ｎｓ後には生起し、ＭＳＧ＿ＣＬＫの次の立上りエッジから少なくとも５ｎｓ前には安定する。そのデータは、ＭＳＧ＿ＣＬＫの立下りエッジでシフトされる。そして、ＭＳＧ＿ＣＥＢ信号は、最初のＭＳＧ＿ＣＬＫの立上りエッジから少なくとも１０ｎｓ前には有効（ロジック０）になり、ＭＳＧ＿ＣＬＫの最後の立下りエッジから少なくとも１０ｎｓ後まで有効（ロジック０）であり続ける。どちらの場合も、時間間隔は例えば１クロック・サイクルの半分である。その後、ＭＳＢ＿ＣＥＢ信号は、少なくとも３０ｎｓの間は無効（ロジック１）となり、ＲＦ処理部２０２がデータをラッチする時間を提供する。
【００３５】
もしＭＳＧ＿ＣＥＢ信号がメッセージ・ブロックのすべてのデータが送信される前にロジック・ハイに遷移すれば、そのデータは破棄されてＲＦ処理部２０２のレジスタには適用されない。メッセージ・ブロック内の未使用のビットはゼロにセットされている。しかしながら、短縮された１バイト・メッセージを許容するために、高速書込みモードが提供されている。８ビットを超えるビットが受信されるまでは、高速書込みモードが実行される。８ビットを超えるビットが受信されると、ＲＦ処理部２０２は有効なメッセージとなる３２ビット全てを受信しようとする。
【００３６】
ＲＦ処理部２０２は、ベースバンド処理部２０４からデータを要求するメッセージを受信すると、ベースバンド処理部２０４へ（ＭＳＧ＿ＤＯ上に）データを出力する。そして、ベースバンド処理部２０４は、次のメッセージを送信し、ＲＦ処理部２０２のシフト・レジスタ内にある要求されたデータを、そのシフト・レジスタ内からシフト・アウトさせる。上記した次のメッセージは、独立した動作に関するメッセージであってもよいし、その要望されたデータをシフト・アウトさせるためだけのダミー・メッセージであってもよい。
【００３７】
図３は、スレーブ選択信号（ＭＳＧ＿ＣＥＢ）４０２、メッセージ・クロック信号（ＭＳＧ＿ＣＬＫ）４０４、およびメッセージ・データ・ビット信号（ＭＳＧ＿ＤＯおよびＭＳＧ＿ＤＩ）４０６の間の関連性を表すタイミング図４００を示す。データ送信はスレーブ選択信号４０２の立下りの時点から開始する。送信されたデータは、スレーブ選択信号４０２の立上りの時点でラッチされる。
【００３８】
図３に示すように、メッセージ出力信号線（ＭＳＧ＿ＤＩ／ＭＯ）とメッセージ入力信号線（ＭＳＧ＿ＤＯ／ＭＩ）は、それぞれシリアル・ビット・ストリームを伝送する。メッセージ出力信号線上のシリアル・ビット・ストリームは、ベースバンド処理部２０４からＲＦ処理部２０２へ送信される、予め定められたＲＦ処理部のメッセージ群から選択されたメッセージを表現している。同様に、メッセージ入力信号線上のシリアル・ビット・ストリームは、ＲＦ処理部２０２からベースバンド処理部２０４へ送信される、予め定められたベースバンド処理部のメッセージ群から選択されたメッセージを表現している。
【００３９】
上記したメッセージは、特定の目的やフォーマットに限定されるものではない。以下に詳述するように、上記したメッセージはＲＦ処理部の電力制御メッセージ、ＲＦ処理部のテスト・メッセージ、クロック状態メッセージ、アナログ測定メッセージ、チャネル変換回数メッセージ等を含むが、これに限定されるものではない。
【００４０】
一実施例では、４つの形式のメッセージ・ブロックが定義されている。（３２ビットまたは８ビットの列における）データ［１：０］は、表２に示すように、４つのメッセージを定義するアドレス・ビットである。それぞれのメッセージ形式は、高速書込みモードと完全書込みモードの両方をサポート可能であって、両方のモードに対し余剰能力が定められる。
【００４１】
各メッセージの典型的な内容は、表３〜表８に詳細に示されている。表３はＡＧＣと合成器の制御メッセージを示し、表４Ａおよび表４Ｂは電力制御と合成器の制御メッセージを示し、表５は選択されたメッセージ形式に対する出力要求形式を示す。表６は出力メッセージ形式を示し、表７と表８は入力メッセージ形式を示す。縦の列は以下のように内容を定義する。１番目の縦列はビットと表記されており、メッセージ・データ・ビットを意味する。ここで、ビット“０”は最後に送信されたビットを指す。２番目の縦列はフィールド名称と表記されており、そのメッセージのフィールドの名称を示している。３番目の縦列は長さと表記されており、そのフィールドの長さを意味する。４番目の縦列はデフォルトと表記されており、電源が最初に投入された時点におけるＲＦ処理部２０２のデフォルトのパラメータを示す。５番目の縦列は内容と表記され、そのフィールドが許容する内容を記述する。６番目の縦列は機能と表記され、そのフィールドが果たす機能を示す。そして、７番目の縦列は＿Ｐｗｒと表記され、表４Ａおよび表４Ｂに示されるどの電力領域制御ビット（もし存在すれば）を用いて、ＲＦ処理部２０２のインターフェース上でこれらのフィールドの出力を０とするのかを示す。
【００４２】
メッセージ形式２は、最大３２種類の出力要求を特定するフィールドを用いて、出力要求を実施できるようにしている。メッセージ形式３は、入力メッセージ形式（あるいはアドレス）を、４から３６まで拡張できるようにしている。以下の「合成器」についての説明は、ＲＦ処理部２０２におけるＰＬＬ合成器のクロック生成回路についての説明である。ＰＬＬ合成器は、例えば、クロック分周値を設定することによって、入力される多種多様な基準周波数からＰＬＬＣＬＫを生成するように構成される。
【００４３】
出力メッセージ形式は表６に示されている。拡張や、ＲＦ処理部のテストに利用するために、予備のメッセージが定義されている。このデータはＲＦ処理部２０２からメッセージ・インターフェースへの入力であるから、これらのフィールドには、例えばｓｐａｒｅＩｎＡのように、入力を意味する名称が付けられている。データがシフト・アウトされると、そのデータは与えられたインデックス値を用いて出力データ・ストリームに位置付けられる。例えばｓｐａｒｅＩｎＡ［２３：０］は、３２ビットの出力フィールドにおいてシフト・アウトされる最後の２４ビットに位置する。これによって、最上位ビットからシフト・アウトするという仕様に従い、最初に８つの“０”があり、その後にｓｐａｒｅＩｎＡ［２３］からｓｐａｒｅＩｎＡ［０］が続くであろう。
【００４４】
Ｏｕｔ＿Ｄａｔ［４：０］＝４−８は、ＲＦ処理部２０２のデュアル・スロープＡ／Ｄ変換器によって測定される２０ビットの測定値を示す。上述のように、Ａ／Ｄ変換器は一つまたはそれ以上のアナログ測定装置に接続された複数のチャネルを備えてもよい。以下の通り、Ｏｕｔ＿Ｄａｔ［４：０］＝９は、ＲＴＣ  ＯＳＣ部２１２によって維持されている有効なクロック・ビットを示す。
【００４５】
（テストや拡張の目的に有用な）予備のメッセージが表８に示されている。これらのデータは、メッセージ・インターフェースによるＲＦ処理部２０２への制御ビット出力を表現するから、そのデータ・フィールドには、例えばＳｐａｒｅＯｕｔＡのように、出力を意味する名称が付けられている。
【００４６】
ＳＧＮＭＡＧ出力信号線についてのテスト・メッセージも定義されている。ＴｅｓｔＳｉｇｎＭａｇ［８］＝１のとき、テスト・モードに入る。ＴｅｓｔＳｉｇｎＭａｇ［８］＝０のとき、テスト・モードは終了する。テスト・モードにおいては、ＡＣＱＣＬＫがロジック・ハイであるときのＴｅｓｔＳｉｇｎＭａｇ［７］を発端に、ＡＣＱＣＬＫが動作している限り、ＴｅｓｔＳｉｇｎＭａｇ［７］において指定されるパターンが出力される。
【００４７】
Ａｄｄｒｅｓｓ［６：２］＝５−８は、ＲＦ処理部２０２におけるデュアル・スロープＡ／Ｄ変換器のパラメータを示す。ＤＳ＿ＡＤＣ＿ＰＥＲメッセージは、２０ビットの変換時間、Ａ／Ｄ変換サイクルの全体の継続時間（ＰＥＲＩＯＤ）をセットし、Ａ／Ｄ変換器に供給される入力クロックの一つ（例えば、ＯＳＣＣＬＫやＰＬＬＣＬＫ）を選択し（ＣＬＫ＿ＳＥＬ）、そのクロックを有効あるいは無効にする（ＣＬＫ＿ＥＮＢ）。ＤＳ＿ＡＤＣ＿ＳＨメッセージは、任意の時刻基準に関連してＡ／Ｄ変換サイクルの位相を変化させるために、Ａ／Ｄ変換器の制御回路が変換を開始する前のカウント・ダウン値として使用する、２０ビットのシフト時間（ＳＨＩＦＴ）を提供する。ＤＳ＿ＡＤＣ＿ＰＨは、デュアル・スロープＡ／Ｄ変換器に対する、２０ビットの位相の１変換時間（例えば、積分時間の継続時間）を指定する。
【００４８】
ＤＳ＿ＡＤＣ＿ＳＥＱメッセージは、Ａ／Ｄ変換器が四つの入力チャネルそれぞれに対して変換を行う際の、順序を制御する２４ビットを指定する。より具体的には、その２４ビットは２ビットの１２の対に分割される；それぞれの対は、Ａ／Ｄ変換器より前方のアナログ・マルチプレクサに対し、次の入力チャネルを指示する。従って、そのビット対は、どのチャネルがＡ／Ｄ変換器によって次にデジタル化されるかを制御しており、それ故、四つの入力チャネルは異なるレートでサンプリングされ得る。
【００４９】
表８の説明を続けると、Ａｄｄｒｅｓｓ［６：２］＝９は、ＲＴＣ  ＯＳＣ部２１２におけるクロック状態ビットが、良好なクロックを意味するようにセットされることを示す。あるいは（もしビット８が“１”なら）、ベースバンド処理部２０４が、ＲＦ処理部２０２によるクロック状態ビットの出力を要求していることを示す。Ａｄｄｒｅｓｓ［６：２］＝１０は、ＲＦ処理部２０２がＳＧＮＭＡＧ信号線上に提供する信号を（例えば、マルチプレクサを介して）制御する。デフォルト設定は符号ビットおよび振幅ビットの情報となっているか、あるいはその代わりにＯＳＣＣＬＫ信号となっている。
【００５０】
表４に示されるメッセージ形式におけるビット２〜７は、電力制御ビットである。電力制御ビットは、ＲＦ処理部２０２中の特定のハードウェア要素を始動させるか、あるいは停止させるかを制御する。電力制御ビットは、ＲＦ処理部２０２内のシフト・レジスタから転送されて、特定のハードウェア要素に電力を与えたり電力を除去したりする電力制御回路に適用される。例えば、ビット４、すなわちＰＬＬ＿Ｐｗｒビットは、ＲＦ処理部２０２中の位相ロック・ループ（ＰＬＬ）回路と分周器用の電力を制御する。ＲＦ処理部２０２がビット４をクリアされているメッセージを受信すると、ＲＦ処理部２０２は、電流が流れるスイッチを開放したり、電力調整器の制御ピンを駆動したり、あるいは、他の機構を通じて、ＰＬＬと分周器の回路から電力を除去するであろう。同様に、ＲＦ処理部２０２がビット４をセットされているメッセージを受信すると、ＲＦ処理部２０２は、そのスイッチを閉じるか、その電力調整器を有効にするなどして、ＰＬＬと分周器の回路に電力を与えるであろう。
【００５１】
上記のメッセージ形式は（２、３、４、５、７）の５つの電力制御ビットを提供しているが、その実施形態に応じて、さらに多い、またはさらに少ない電力制御ビットが提供されることもある。それぞれのビットは、ＲＦ処理部２０２中のあらかじめ選択された回路の１つまたは複数の部分についての電力制御状態（例えば、始動または停止）を指定する。さらに、他の実施例では、複数のビットを使用して、複数の電力制御レベルを含む電力状態を指定することもある。したがって、例えば、ＲＦ処理部２０２中の特定の１セットの回路について、異なる４つの電力状態の１つを指定するために、２ビットが使用される。
【００５２】
表２〜８は、メッセージ形式の一例を挙げているが、他の多くの実施例も可能である。表９〜１１に示されているものは、２ビット・メッセージ・ブロックの定義を使用せずに、５４ビット・メッセージを使用する他の典型的な形式である。
【００５３】
表９〜表１１は、メッセージの最後の８ビットが電力制御ビットである一実施例を示している。したがって、電力制御は先に記述された高速メッセージを通じて通信されるであろう。上述のように、電力制御ビットは、ＲＦ処理部２０２中の特定のハードウェア要素を始動させるか、あるいは停止させるかを特定する。電力制御ビットは、表１０（または表４）に示されているハードウェア・ブロックの制御には限定されない。その代りに、その実施形態に応じて、電力制御ビットは、ＲＦ処理部２０２に組み込まれる任意の所望のハードウェア回路への電力を制御するために、メッセージ中に設定されることがある。
【００５４】
これによって、ベースバンド処理部２０４は、ＲＦ処理部２０２で消費される電力のきめ細かい制御を確立するであろう。言い換えれば、ベースバンド処理部２０４は、常に、ＲＦ処理部２０２中のハードウェア・ブロックのうちで動作するものと、停止するものを決定するであろう。その結果、ＲＦ処理部２０２は、すべてのハードウェア・ブロックが絶え間なく動作しているＲＦ処理部よりも少ない平均電力を消費することになる。このような電力制御は、バッテリで動作する装置において、あるいは電力の供給が限られている他の如何なるＳＰＳが使用可能な装置においても、極めて有用である。
【００５５】
図４を参照すると、ＲＦ処理部２０２とベースバンド処理部２０４をインターフェースする方法を説明するフローチャート５００が示されている。具体的には、ベースバンド処理部２０４へのＳＰＳ信号サンプルのシリアル伝送に関し、ＲＦ処理部２０２はＳＧＮＭＡＧ信号線に符号ビット３０６をセットし（ステップ５０２）、そしてＡＣＱＣＬＫ線上に立下りエッジ３１０を提供する（ステップ５０４）。その後、ＲＦ処理部２０２は、ＳＧＮＭＡＧ信号線上に振幅ビット３０８をセットし（ステップ５０６）、そしてＡＣＱＣＬＫ信号線上に立上りエッジ３１２を提供する（ステップ５０８）。この手順は、ベースバンド処理部２０４に送信される、符号ビットと振幅ビットのサンプルの対それぞれについて繰り返される。それによって、ＳＰＳ信号データはベースバンド処理部２０４にシリアルに転送される。
【００５６】
ＲＦ処理部２０２とベースバンド処理部２０４の間のメッセージ送信に関し、マスタ・デバイス（たいていベースバンド処理部２０４）が、メッセージ・シリアル・インターフェース２０８上で、データを送信、あるいは受信する必要があるかを決定する（ステップ５１０）。もし必要であれば、ベースバンド処理部２０４は、そのメッセージが高速書込みメッセージかどうかを判断する（ステップ５１２）。もしそのメッセージが高速書込みメッセージであれば、ベースバンド処理部２０４（それがデータを送信する場合）、もしくはＲＦ部２０２（それがデータを送信する場合）が、適切なシリアル・メッセージ・データ線上に８つのデータ・ビットをシリアルにセットする。それぞれのデータ・ビットは、各データ・ビットに対応したメッセージ・クロック４０４の遷移によって、シフト・インされる（ステップ５１４）。そうでない場合には、ベースバンド処理部２０４、もしくはＲＦ処理部２０２は、あらゆるデータ・ビット（例えば３２のデータ・ビットまたは５６のデータ・ビット）を適切なシリアル・メッセージ線上にシリアルにセットし、しかも、それぞれのデータ・ビットにはメッセージ・クロック４０４の遷移を伴わせる（ステップ５１６）。
【００５７】
スレーブ選択信号線は、ベースバンド処理部２０４とＲＦ処理部２０２の間で、タイミングを転送するために利用することができる。具体的には、ＣＯＵＮＴ［１９：０］出力は（表６のＯｕｔ＿Ｄａｔ＝８参照）、ＲＦ処理部２０２に存在するカウンタの値を表しており、その値はＲＦ処理部２０２のデュアル・スロープＡ／Ｄ変換器のサンプリングの位相を示す。スレーブ選択信号線は、ＲＦ処理部２０２におけるＤＳＰタイミングをラッチする回路に接続されている。従って、ＣＯＵＮＴ値は、スレーブ選択信号線がＣＯＵＮＴの出力を要求するメッセージを生起して、ＣＯＵＮＴ値を送信のためにシフト・レジスタにラッチする時点でのカウンタの値である。ベースバンド処理部２０４においては、スレーブ選択信号は、スレーブ選択信号が非アサートされている場合（それは、ＲＦ処理部２０２がＣＯＵＮＴをラッチしている場合でもある）に、カウンタ（あるいは他の時刻を示すもの）をラッチする。
【００５８】
従って、Ａ／Ｄサンプル・タイミングは、ベースバンド処理部２０４のタイミングに関連している。ＳＨＩＦＴ［１９：０］の入力（表８のＡｄｄｒｅｓｓ＝６参照）は、Ａ／Ｄタイミングを、ベースバンド処理部２０４のタイミングから所望のオフセットだけシフトさせるために使用される。その結果、ベースバンド処理部２０４は、余分なインターフェース線を使用せずに、ＲＦ処理部２０２のタイミングを変えることができる。
【００５９】
したがって、本発明のシステムおよび方法は、ＲＦ処理部２０２とベースバンド処理部２０４の間の電力制御メッセージ通信（および、インターフェースを動作させるか、あるいは提供する方法）を提供する。このようなメッセージ通信は、多種多様な目的で使用されることがある。また、このメッセージ通信は、平均電力消費を少なくして、電源寿命を延ばすための、ＳＰＳ装置における全体的な電力制御の一部として特に有用である。
【００６０】
一般に、ＳＰＳ信号サンプルを取得するときを除いて、ＲＦ処理部２０２をできるだけ多く停止させることは、平均電力消費を減らすのに役立つ。これらのサンプルの取得は、ときには、屋外での強力信号環境において１０〜２０ｍｓ、あるいは、屋外でのより不利な条件において４８〜１００ｍｓ程度のタイム・スパンを占めることもある。屋内では、ＲＦ処理部２０２はＳＰＳ信号サンプルを取得するのに、特に信号が微弱な場合に、数秒程度のタイム・スパンの間動作することがある。さらに、ベースバンド処理部２０４がそれ自体の停止モードに入るときにＲＦ発振器２１２を停止させることによっても、電力消費を減らせることに留意されたい。
【００６１】
さらに具体的に言えば、電力制御を含む典型的な動作手順は、表１２に示されるように進行することがある。
【００６２】
実施形態のＧＰＳシステムの態様は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、プログラマブル・アレイ論理（ＰＡＬ）装置、電気的にプログラム可能な論理記憶装置および標準的なセルベースの装置といったプログラム可能論理装置（ＰＬＤ）だけでなく、特定用途向け集積回路（ＡＳＩＣ）を含む、多様な回路のいずれかにプログラムされた機能として具体化され得る。実施形態のＧＰＳシステムの態様を具体化するための一部の他の可能性は以下を含む。（電子的に消去可能なプログラム可能な読出し専用メモリ（ＥＥＰＲＯＭ）といった）メモリを備えるマイクロコントローラ、埋込み型マイクロプロセッサ、ファームウェア、ソフトウェア等々。さらに、実施形態のＧＰＳシステムの態様は、ソフトウェア・ベースの回路エミュレーション、個別論理回路（順序型および組合せ型）、カスタム・デバイス、ファジー（ニューラル）論理、量子デバイス、および上記の装置形式のいずれかの混成物を有するマイクロプロセッサにおいて実施され得る。当然、基礎となる装置技術は、例えば、相補形金属酸化膜半導体（ＣＭＯＳ）のような金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）技術、エミッタ結合論理（ＥＣＬ）のようなバイポーラ技術、ポリマー技術（例えばシリコン共役ポリマーおよび金属共役ポリマー−金属構造物）、アナログおよびデジタル混成などの多様な構成要素形式において提供され得る。
【００６３】
説明およびクレーム全体を通じて、文脈が明らかに別様に要求しない限り、「を備える」、「よりなる」などの語は、排他的または網羅的な意味ではなく包含的な意味において、すなわち「を含むが、限定されない」という意味において解釈しなければならない。また、単数または複数を使用している語は、それぞれ複数または単数も含む。さらに、単語「ここで」、「以下に」、「前に」、「後に」、および類似の趣旨の語は、ここで使用された場合、全体としてこの特許を指しており、この特許のいずれかの特定の部分を指しているのではない。単語「または」が２つ以上の項目の列挙に関して使用された場合、その語は単語の以下の解釈の全部を包括する。すなわち、列挙における項目のいずれか、列挙における項目の全部、および列挙における項目のいずれかの組合せ。
【００６４】
ここに記載された実施形態の態様は、必要に応じて、ＧＰＳシステムのさらに別な実施形態を提供するために上述の種々の特許および出願のシステム、機能および概念を使用するために修正することができる。
【００６５】
一般に、添付の特許請求の範囲において使用される用語は、ＧＰＳシステムをこの明細書および特許請求の範囲において開示された特定の実施形態に限定するように解釈してはならず、特許請求の範囲のもとで動作する全部の電子システムを包含するように解釈しなければならない。従って、ＧＰＳシステムは開示によって限定されるのではなく、むしろＧＰＳシステムの範囲は、特許請求の範囲によって完全に決定されるべきである。
【００６６】
ＧＰＳシステムの特定の態様が特定の請求項形式で添付する特許請求の範囲に提示されるが、発明者らはあらゆる数の請求項形式におけるＧＰＳシステムの種々の態様を想定している。従って、発明者らは、ＧＰＳシステムの他の態様に関するそうした付加的な請求項形式を追求するために本願を作成した後に付加的な請求項を追加する権利を留保している。
【００６７】
【表１】
0005011041.tif 000002
【００６８】
【表２】
0005011041.tif 000003
【００６９】
【表３】
0005011041.tif 000004
【００７０】
【表４Ａ】
0005011041.tif 000005
【００７１】
【表４Ｂ】
0005011041.tif 000006
【００７２】
【表５】
0005011041.tif 000007
【００７３】
【表６】
0005011041.tif 000008
【００７４】
【表７】
0005011041.tif 000009
【００７５】
【表８】
0005011041.tif 000010
【００７６】
【表９】
0005011041.tif 000011
【００７７】
【表１０】
0005011041.tif 000012
【００７８】
【表１１】
0005011041.tif 000013
【００７９】
【表１２】
0005011041.tif 000014
【図面の簡単な説明】
【００８０】
本発明の実施形態は、以下の図面を用いて説明されているが、これらに限定するものではない。これらの図面において、同じ参照番号は、同じ要素または働きを示す。
【００８１】
【図１】メッセージ・シリアル・インターフェースとデータ・シリアル・インターフェースとを含むインターフェースによる、ベースバンド処理部に結合されるＲＦ処理部を含む衛星測位システム受信機を示す。
【図２】データ・シリアル・インターフェースを形成するデータ・クロック信号線とデータ・ビット信号線でそれぞれ運ばれるデータ・クロックとデータ信号との間の関係を表わすタイミング図を示す。
【図３】メッセージ・シリアル・インターフェースの一部を形成するメッセージ・クロック信号線とメッセージ・データ・ビット信号線でそれぞれ運ばれるメッセージ・クロックとメッセージ・データ・ビットとの間の関係を表わすタイミング図を示す。
【図４】ＲＦ処理部とベースバンド処理部とをインターフェースする方法を示す。
【図１】
0005011041.tif 000015
【図２】
0005011041.tif 000016
【図３】
0005011041.tif 000017
【図４】
0005011041.tif 000018