(57)【特許請求の範囲】
【請求項１】
ピクセル部及び周辺部を備える第１基板と、
前記ピクセル部に形成された読み出し回路と、
前記ピクセル部及び周辺部上に形成された層間絶縁層と、
該層間絶縁層を貫通して、前記読み出し回路及び周辺部と電気的にそれぞれ接続された下部配線と、
前記ピクセル部に対応する層間絶縁層上に形成されたフォトダイオードと、
前記ピクセル部上のフォトダイオード及び前記周辺部の下部配線と直に接続されるように、前記ピクセル部上のフォトダイオード上、及び前記周辺部の層間絶縁層に配置された透明電極と、
該透明電極上に形成され、前記周辺部の下部配線に対応する前記透明電極を露出させるトレンチが形成された第１保護層と、
前記トレンチの内部に形成され、少なくとも一部が前記ピクセル部の第１保護層と等しい表面高さを有する上部配線と、
前記第１保護層及び上部配線上に形成された第２保護層と、
前記フォトダイオードに対応する前記第２保護層上に形成されたカラーフィルターと、
を備えることを特徴とするイメージセンサ。
【請求項２】
前記読み出し回路は、
前記第１基板に形成された電気接合領域を備え、
前記電気接合領域は、
前記第１基板に形成された第１導電型イオン注入領域と、
前記第１導電型イオン注入領域上に形成された第２導電型イオン注入領域と、を備えることを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記電気接合領域の上部に前記下部配線と電気的に接続されて形成された第１導電型接続領域をさらに備えることを特徴とする請求項２に記載のイメージセンサ。
【請求項４】
前記読み出し回路は、
トランジスタの両側のソース及びドレインの電圧差があるように設計されていることを特徴とする請求項１に記載のイメージセンサ。
【請求項５】
前記トランジスタは、トランスファートランジスタであり、
前記トランジスタのソースのイオン注入濃度がフローティングディフュージョン領域のイオン注入濃度より低いことを特徴とする請求項４に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ及びその製造方法に関する。
【背景技術】
【０００２】
イメージセンサは、光学的映像（Ｏｐｔｉｃａｌ  Ｉｍａｇｅ）を電気信号に変換する半導体素子であって、電荷結合素子（ｃｈａｒｇｅ  ｃｏｕｐｌｅｄ  ｄｅｖｉｃｅ；ＣＣＤ）イメージセンサとＣＭＯＳイメージセンサ（ＣＭＯＳ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ；ＣＩＳ）とに区分される。
【０００３】
イメージセンサは、基板にフォトダイオード（Ｐｈｏｔｏｄｉｏｄｅ）をイオン注入方式により形成する。ところが、チップサイズを増加させずにピクセル数を増加させるために、フォトダイオードのサイズがますます減少するにつれて、受光部の面積縮小によりイメージ特性（Ｉｍａｇｅ  Ｑｕａｌｉｔｙ）が減少するという傾向を見せている。
【０００４】
また、受光部の面積縮小分だけの積層高さ（Ｓｔａｃｋ  Ｈｅｉｇｈｔ）が減少されないことから、エアリーディスク（Ａｉｒｙ  Ｄｉｓｋ）と呼ばれる光の回折現象で受光部に入射されるフォトン（Ｐｈｏｔｏｎ）の数も減少するという傾向を見せている。
【０００５】
これを解消するための代案の一つとして、フォトダイオードをアモルファスシリコン（ａｍｏｒｐｈｏｕｓ  Ｓｉ）で蒸着するか、又はウェハ−ウェハ接合（Ｗａｆｅｒ−ｔｏ−Ｗａｆｅｒ  Ｂｏｎｄｉｎｇ）などの方法により読み出し回路（Ｒｅａｄｏｕｔ  Ｃｉｒｃｕｉｔｒｙ）をシリコン基板に形成し、フォトダイオードを読み出し回路の上部に形成する試み（以下、３次元イメージセンサとする）が行われている。フォトダイオードと読み出し回路とは、配線（Ｍｅｔａｌ  Ｌｉｎｅ）を介して接続される。
【０００６】
ところが、３次元イメージセンサによると、前記フォトダイオードが基板の上部に形成されて、前記フォトダイオードと基板とが段差を持つようになる。特に、フォトダイオード全体のうち、チップのフレーム領域に形成されたフォトダイオードは側面が露出するので、前記側面に所望しない光が入射されて光感度が低下し得る。更に、前記フォトダイオード及び周辺回路領域の回路部に電圧を印加するための別途の配線が求められる。
【０００７】
一方、従来の技術によると、光によりフォトダイオードの表面電圧が低くなると、電圧感知部の表面電圧も共に低くなる。その後、トランスファートランジスタＴｘがオンの状態からオフの状態になると、トランスファートランジスタのソースとドレインの電圧が等しくなり、ドレインの電圧差は、ドライブトランジスタを介して増幅される。ところが、従来の技術によると、トランスファートランジスタの両端のソース及びドレインの両方が、高濃度Ｎ型にドーピング（Ｄｏｐｉｎｇ）されているので、電荷共有（Ｃｈａｒｇｅ  Ｓｈａｒｉｎｇ）現象が発生するようになるという問題がある。電荷共有現象が発生すると、出力イメージの感度が低下し、イメージエラーを発生し得る。
【０００８】
また、従来の技術によると、フォトダイオードと読み出し回路との間でフォトチャージ（Ｐｈｏｔｏ  Ｃｈａｒｇｅ）がスムーズに移動できないことから、暗電流が発生するか、又はサチュレーション（Ｓａｔｕｒａｔｉｏｎ）及び感度の低下が発生している。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の実施の形態は、ピクセル部のフレーム領域に位置したフォトダイオードの側面に入射される光を遮断するための上部配線が形成されて、前記フォトダイオードの光感度を改善することができるイメージセンサ及びその製造方法を提供する。
【００１０】
また、本発明の実施の形態は、前記フォトダイオード及び周辺部上に透明電極が形成され、前記透明電極と前記上部配線とが電気的に接続されて、前記フォトダイオード及び周辺回路に電圧を印加することができるイメージセンサ及びその製造方法を提供する。
【課題を解決するための手段】
【００１１】
本実施の形態によるイメージセンサは、ピクセル部及び周辺部を備える第１基板と、前記ピクセル部に形成された読み出し回路と、前記ピクセル部及び周辺部上に形成された層間絶縁層と、該層間絶縁層を貫通して、前記読み出し回路及び周辺部と電気的にそれぞれ接続された下部配線と、前記ピクセル部に対応する層間絶縁層上に形成されたフォトダイオードと、前記フォトダイオード及び前記周辺部の下部配線と接続されるように、前記フォトダイオードを備える層間絶縁層上に形成された透明電極と、該透明電極上に形成され、前記周辺部の下部配線に対応する前記透明電極を露出させるトレンチが形成された第１保護層と、前記トレンチの内部に形成され、前記ピクセル部の第１保護層と等しい表面高さを有する上部配線と、を備える。
【００１２】
また、上記の目的を達成すべく、本発明の実施の形態によるイメージセンサの製造方法は、ピクセル部及び周辺部が画定された第１基板を用意するステップと、前記ピクセル部に読み出し回路を形成するステップと、前記ピクセル部及び周辺部を備える第１基板上に層間絶縁層を形成するステップと、前記層間絶縁層に前記読み出し回路及び周辺部と接続される下部配線を形成するステップと、結晶型半導体層を備える第２基板を用意するステップと、前記結晶型半導体層の内部にフォトダイオードを形成するステップと、前記第１基板の下部配線と前記フォトダイオードとが電気的に接続されるように、前記第１基板と第２基板とをボンディングするステップと、前記フォトダイオードが露出するように、前記第２基板を分離するステップと、前記ピクセル部上にのみフォトダイオードが残っているように、前記周辺部に対応する前記フォトダイオードを除去して前記周辺部の下部配線を露出させるステップと、前記フォトダイオード及び前記周辺部の下部配線と接続されるように、前記フォトダイオードを備える層間絶縁層上に透明電極層を形成するステップと、前記透明電極層上に第１保護層を形成するステップと、前記周辺部の配線に対応する前記第１保護層に、前記透明電極層を露出させるトレンチを形成するステップと、前記トレンチに上部配線を形成するステップと、を含む。
【発明の効果】
【００１３】
実施の形態のイメージセンサ及びその製造方法によると、ピクセル部のフレーム領域に位置したフォトダイオードの側面に入射される光を遮断するための上部配線が形成されて、前記フォトダイオードの光感度を改善させることができ、かつ前記フォトダイオード及び周辺部上に透明電極が形成され、前記透明電極と前記上部配線とが電気的に接続されて、前記フォトダイオード及び周辺回路に電圧を印加することができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付された図面を参照して、実施の形態によるイメージセンサ及びその製造方法について詳細に説明する。
【００１５】
（第１の実施の形態）
図１０は、実施の形態によるイメージセンサを示す断面図である。
【００１６】
図１０に示すように、実施の形態によるイメージセンサは、ピクセル部Ａ及び周辺部Ｂを有する第１基板１００と、前記ピクセル部Ａに形成された読み出し回路１２０と、前記ピクセル部Ａ及び周辺部Ｂ上に形成された層間絶縁層１６０と、前記層間絶縁層１６０を貫通して前記読み出し回路１２０及び周辺部Ｂと電気的に接続した下部配線１５０、１７０と、前記ピクセル部Ａに対応する層間絶縁層１６０上に形成されたフォトダイオード２０５と、前記フォトダイオード２０５及び前記周辺部Ｂの下部配線１７０と接続されるよう前記フォトダイオード２０５を有する層間絶縁層１６０上に形成された透明電極２３０と、前記透明電極２３０上に形成され、前記周辺部Ｂの下部配線１７０に対応する前記透明電極２３０を露出させるトレンチ２４１（図８参照）が形成された第１保護層２４０と、前記トレンチ２４１の内部に形成され、前記ピクセル部Ａの第１保護層２４０と等しい表面高さを有する上部配線２５０と、を備える。
【００１７】
前記第１基板１００の読み出し回路１２０は、前記第１基板１００に形成された電気接合領域１４０と、前記電気接合領域１４０の上部に前記下部配線１５０と接続されて形成された第１導電型接続領域１４７と、を備えることができる。
【００１８】
前記第１保護層２４０のトレンチ２４１の内部に上部配線２５０が配置されて、前記透明電極２３０と電気的に接続され得る。また、前記上部配線２５０は、前記フォトダイオード２０５上に形成された第１保護層２４０と等しい表面高さに形成され得る。すると、前記上部配線２５０が前記フォトダイオード２０５の側面に入射される光を遮断して、イメージ特性を改善することができる。
【００１９】
図１２は、前記フォトダイオード上にのみ透明電極が形成された状態を示す断面図である。
【００２０】
図１２に示すように、前記第１基板１００上にフォトダイオード２０５の上部にのみ透明電極２３５が配置されて、前記フォトダイオード２０５と電気的に接続され得る。そして、前記透明電極２３５を備える層間絶縁層１６０上に第１トレンチ２４３及び第２トレンチ２４５（図１１参照）を有する第１保護層２４０が配置されている。前記第１トレンチ２４３及び第２トレンチ２４５は、前記透明電極２３５及び前記下部配線１７０をそれぞれ露出させる。
【００２１】
前記第１トレンチ２４３及び第２トレンチ２４５を有する第１保護層２４０の上部には、上部配線２５５が配置されている。このとき、前記上部配線２５５は、単位ピクセルに対応するフォトダイオード２０５を隠さないよう形成され得る。前記第１トレンチ２４３及び第２トレンチ２４５の内部に上部配線２５５が配置されて、前記上部配線２５５は、前記透明電極２３５と電気的に接続され得る。
【００２２】
また、前記上部配線２５５は、前記第１トレンチ２４３から第２トレンチ２４５まで延びて、前記フォトダイオード２０５の側面を隠すことができる。したがって、前記上部配線２５５は、前記フォトダイオード２０５の側面に入射される光を遮断することができる。
【００２３】
第１の実施の形態は、前記フォトダイオードが結晶型半導体層（ｃｒｙｓｔａｌｌｉｎｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｌａｙｅｒ）に形成された例である。前記フォトダイオードが結晶型半導体層内に形成されることによって、フォトダイオードの欠陥を防止することができる。
【００２４】
また、前記フォトダイオードにグランド電圧を印加するための上部配線がフォトダイオードの側面領域を隠すよう形成されて、光遮断膜として機能し得る。したがって、フォトダイオードの光感度を向上させることができる。
【００２５】
次に、第１の実施の形態によると、トランスファートランジスタＴｘの両端のソース／ドレイン間に電圧差（Ｐｏｔｅｎｔｉａｌ  Ｄｉｆｆｅｒｅｎｃｅ）があるように素子を設計することにより、フォトチャージの完全なダンピング（Ｆｕｌｌｙ  Ｄｕｍｐｉｎｇ）が可能となり得る。これにより、フォトダイオードから発生したフォトチャージがフローティングディフュージョン領域にダンピングされることによって、出力イメージの感度を高めることができる。
【００２６】
即ち、前記読み出し回路１２０の形成された第１基板１００に電気接合領域１４０を形成させることによって、トランスファートランジスタＴｘ１２１の両端のソース／ドレイン間に電圧差があるようにして、フォトチャージの完全なダンピングが可能となり得る。前記読み出し回路１２０は、トランスファートランジスタＴｘ１２１、リセットトランジスタＲｘ１２３、ドライブトランジスタＤｘ１２５、及びセレクトトランジスタＳｘ１２７を備え得る。
【００２７】
以下、第１の実施の形態のフォトチャージのダンピング構造について具体的に説明する。
【００２８】
第１の実施の形態において、電気接合領域１４０は、第２導電型ウェル１４１又は第２導電型エピタキシャル層（図示せず）上に形成された第１導電型イオン注入層１４３、及び前記第１導電型イオン注入層１４３上に形成された第２導電型イオン注入層１４５を備え得る。例えば、前記電気接合領域１４０は、ＰＮジャンクション又はＰＮＰジャンクションであり得るが、これに限定されるものではない。
【００２９】
Ｎ＋ジャンクションであるフローティングディフュージョン領域ＦＤ１３１のノード（Ｎｏｄｅ）とは異なり、電気接合領域１４０であるＰ／Ｎ／Ｐジャンクション（１４０）は、印加電圧がすべて伝達されずに一定電圧でピンチオフ（Ｐｉｎｃｈ−ｏｆｆ）される。この電圧をピンニング電圧（Ｐｉｎｎｉｎｇ  Ｖｏｌｔａｇｅ）と呼び、ピンニング電圧は、Ｐ０領域（１４５）及びＮ−領域（１４３）のドーピング濃度に依存する。
【００３０】
具体的に説明すると、フォトダイオード２０５から生成された電子は、ＰＮＰジャンクション（１４０）へ移動し、トランスファートランジスタＴｘ１２１がオン（Ｏｎ）であるとき、フローティングディフュージョン領域ＦＤ１３１のノードに伝達されて電圧に変換される。
【００３１】
Ｐ０／Ｎ−／Ｐ−ジャンクション（１４０）の最大電圧値は、ピンニング電圧になり、フローティングディフュージョン領域ＦＤ１３１のノードの最大電圧値は、Ｖｄｄ−Ｒｘ（１２３）のスレッシュホールド電圧Ｖｔｈになるので、トランスファートランジスタＴｘ１２１の両端間の電位差によってチャージシェアリング無しでチップの上部のフォトダイオード２０５から発生した電子がフローティングディフュージョン領域ＦＤ１３１のノードに完全にダンピングされ得る。
【００３２】
即ち、実施の形態によると、第１基板１００であるシリコン基板（Ｓｉ−Ｓｕｂ）にＮ＋／ＰウェルジャンクションではないＰ０／Ｎ−／Ｐウェルジャンクションを形成させた理由は、４−Ｔｒアクティブピクセルセンサ（ＡＰＳ）リセット動作時にＰ０／Ｎ−／ＰウェルジャンクションでＮ−（１４３）に＋電圧が印加され、Ｐ０（１４５）及びＰウェル（１４１）にはグランド電圧が印加されるので、一定電圧以上では、Ｐ０／Ｎ−／Ｐウェルダブルジャンクションがバイポーラ接合トランジスタ（ＢＪＴ）構造と同様にピンチオフを発生するようになる。これをピンニング電圧と呼ぶ。したがって、トランスファートランジスタＴｘ１２１の両端のソース／ドレインに電圧差が発生するようになって、トランスファートランジスタＴｘのオン／オフ動作時にチャージシェアリング現象を防止することができる。
【００３３】
したがって、従来の技術のように単純にフォトダイオードがＮ＋ジャンクションに接続された場合とは異なり、第１の実施の形態によると、サチュレーション及び感度の低下などの問題を避けることができる。
【００３４】
また、第１の実施の形態によると、フォトダイオードと読み出し回路との間に第１導電型接続領域１４７を形成して、フォトチャージのスムーズな移動通路を形成することによって、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができる。
【００３５】
このために、第１の実施の形態は、Ｐ０／Ｎ−／Ｐ−ジャンクション（１４０）の表面にオームコンタクト（Ｏｈｍｉｃ  Ｃｏｎｔａｃｔ）のための第１導電型接続領域１４７を形成することができる。一方、このような第１導電型接続領域１４７が漏れソース（Ｌｅａｋａｇｅ  Ｓｏｕｒｃｅ）となるのを最小化するために、第１導電型接続領域１４７の幅を最小化することができる。これにより、３次元イメージセンサの暗電流の減少に寄与できる。
【００３６】
即ち、第１の実施の形態のように、コンタクト（Ｃｏｎｔａｃｔ）形成部にのみ局部的にＮ＋ドーピングを施したのは、暗信号（Ｄａｒｋ  Ｓｉｇｎａｌ）を最小化し、かつオームコンタクトの形成をスムーズにするためである。トランスファートランジスタ（Ｔｘ  Ｓｏｕｒｃｅ）部全体をＮ＋にドーピングする場合に、基板表面のダングリングボンド（Ｓｉ  Ｓｕｒｆａｃｅ  Ｄａｎｇｌｉｎｇ  Ｂｏｎｄ）により暗信号が増加し得る。
【００３７】
図１０及び図１２において説明していない図面符号は、以下の製造方法で説明する。
【００３８】
図１〜図１２を参照して、第１の実施の形態によるイメージセンサの製造方法を説明する。
【００３９】
図１に示すように、第１基板１００のピクセル部Ａに読み出し回路１２０が形成される。前記第１基板１００には、アクティブ領域及びフィールド領域を画定する素子分離膜１１０が形成される。前記第１基板１００の活性領域には、単位ピクセルが形成されるピクセル部Ａ及び信号を処理するための周辺部Ｂが形成される。例えば、前記読み出し回路１２０は、トランスファートランジスタＴｘ１２１、リセットトランジスタＲｘ１２３、ドライブトランジスタＤｘ１２５及びセレクトトランジスタＳｘ１２７を備えて形成され得る。その後、フローティングディフュージョン領域ＦＤ１３１及び前記各トランジスタに対するソース／ドレイン領域を備えるイオン注入領域１３０を形成することができる。前記読み出し回路１２０を形成する時に、前記周辺部Ｂのトランジスタ回路（図示せず）も同時に形成され得る。
【００４０】
前記第１基板１００に読み出し回路１２０を形成するステップは、前記第１基板１００に電気接合領域１４０を形成するステップ、及び前記電気接合領域１４０の上部に前記下部配線１５０と接続する第１導電型接続領域１４７を形成するステップを含み得る。
【００４１】
前記電気接合領域１４０は、ＰＮジャンクション（１４０）であり得るが、これに限定されるものではない。例えば、前記電気接合領域１４０は、第２導電型ウェル１４１又は第２導電型エピタキシャル層上に形成された第１導電型イオン注入層１４３、前記第１導電型イオン注入層１４３上に形成された第２導電型イオン注入層１４５を備えることができる。例えば、前記ＰＮジャンクション１４０は、図１のように、Ｐ０（１４５）／Ｎ−（１４３）／Ｐ−（１４１）ジャンクションであり得るが、これに限定されるものではない。前記第１基板１００は、第２導電型に導電され得るが、これに限定されるものではない。
【００４２】
第１の実施の形態は、図１のように、読み出し回路１２０の形成された第１基板１００に電気接合領域１４０を形成することによって、トランスファートランジスタＴｘ１２１の両端のソース／ドレイン間に電圧差があるようにして、フォトチャージの完全なダンピングが可能となり得る。
【００４３】
即ち、実施の形態によると、トランスファートランジスタＴｘの両端のソース／ドレイン間に電圧差があるように素子を設計して、フォトチャージの完全なダンピングが可能となり得る。例えば、Ｎ−領域（１４３）のドーピング濃度をＦＤ１３１のドーピング濃度より低くすることにより、トランスファートランジスタＴｘの両端のソース／ドレイン間に電圧差があるように素子を設計することができる。
【００４４】
次に、第１の実施の形態は、Ｐ０／Ｎ−／Ｐ−ジャンクション（１４０）の表面にオーミックコンタクトのための第１導電型接続領域１４７を形成することができる。例えば、Ｐ０／Ｎ−／Ｐ−ジャンクション（１４０）の表面にオーミックコンタクトのためのＮ＋領域（１４７）を形成することができる。前記Ｎ＋領域（１４７）は、前記Ｐ０領域（１４５）を貫通してＮ−領域（１４３）に接触するように形成できる。
【００４５】
一方、このような第１導電型接続領域１４７が漏れソースになるのを最小化するために、第１導電型接続領域１４７の幅を最小化することができる。このために、実施の形態は、第１メタルコンタクト１５１ａをエッチングした後、プラグインプラント（Ｐｌｕｇ  Ｉｍｐｌａｎｔ）を行うことができるが、これに限定されるものではない。例えば、イオン注入パターン（図示せず）を形成し、これをイオン注入マスクとして第１導電型接続領域１４７を形成することもできる。
【００４６】
第１の実施の形態によると、フォトダイオードと読み出し回路１２０との間に第１導電型接続領域１４７を形成して、フォトチャージのスムーズな移動通路を形成することによって、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができる。
【００４７】
その後に、前記第１基板１００上に層間絶縁層１６０を形成し、下部配線１５０を形成することができる。前記下部配線１５０は、第１メタルコンタクト１５１ａ、第１メタル１５１、第２メタル１５２、第３メタル１５３、第４メタルコンタクト１５４ａを備えることができるが、これに限定されるものではない。
【００４８】
前記下部配線１５０は、単位ピクセル別に形成されて、フォトダイオード２０５と前記読み出し回路１２０とを接続して、フォトダイオード２０５の光電荷を伝送する機能を果たすことができる。前記読み出し回路１２０と接続する下部配線１５０の形成時に、周辺部Ｂと接続する下部配線１７０も形成され得る。前記下部配線１５０、１７０は、金属、合金又はシリサイドを含む多様な導電性物質から形成され得る。
【００４９】
図２に示すように、結晶型半導体層２００を備える第２基板２０を用意する。前記第２基板２０は、単結晶又は多結晶のシリコン基板であり、ｐ型不純物又はｎ型不純物がドーピングされた基板であり得る。前記結晶型半導体層２００は、エピタキシャルにより第２基板２０に形成され得る。
【００５０】
図３に示すように、前記結晶型半導体層２００の内部にフォトダイオード２０５が形成される。前記フォトダイオード２０５は、第１不純物領域２１０及び第２不純物領域２２０で形成され得る。
【００５１】
前記第１不純物領域２１０は、前記結晶型半導体層２００の深い領域にｎ型不純物をイオン注入することにより形成され、前記第２不純物領域２２０は、前記結晶型半導体層２００の浅い領域にｐ型不純物をイオン注入することにより形成され得る。前記第１不純物領域２１０と第２不純物領域２２０とが接するように形成されるので、前記フォトダイオード２０５は、ＰＮ接合の構造を有することができる。したがって、前記フォトダイオード２０５から生成された光電子は、前記下部配線１５０を介して前記回路に伝達され得る。
【００５２】
図示していないが、前記第１不純物領域２１０の下部に高濃度のｎ型不純物をイオン注入することにより、オーミックコンタクト層が形成され得る。また、前記フォトダイオード２０５が単位ピクセル別に分離されるように、前記結晶型半導体層２００の内部にはＰ型不純物をイオン注入することにより、素子分離領域が形成され得る。
【００５３】
前記フォトダイオード２０５が前記結晶型半導体層２００の内部にイオン注入されて形成されるので、前記フォトダイオード２０５内の欠陥を防止して暗電流等の発生を遮断することができる。
【００５４】
図４に示すように、前記下部配線１５０、１７０を備える前記第１基板１００と前記結晶型半導体層２００を含む第２基板２０とをボンディング（ｂｏｎｄｉｎｇ）する。前記第１基板１００と第２基板２０とがボンディングされると、前記下部配線１５０の一部である第４メタルコンタクト１５４ａと前記フォトダイオード２０５の第１不純物領域２１０とが電気的に接続された状態となる。
【００５５】
図５に示すように、前記第１基板１００上に前記フォトダイオード２０５が残るように、前記第２基板２０が除去される。例えば、前記第２基板２０は、ブレードなどを利用して除去されて、前記フォトダイオード２０５を露出できる。
【００５６】
したがって、前記第１基板１００の上には、フォトダイオード２０５を備える前記結晶型半導体層２００が残った状態となるので、前記第１基板１００とフォトダイオード２０５とは、垂直型集積をなすようになる。
【００５７】
図６に示すように、前記第１基板１００にボンディングされた前記結晶型半導体層２００の一部を除去することにより、前記周辺部Ｂの層間絶縁層１６０及び下部配線１７０の一部を露出させる露出部１１５が形成される。前記露出部１１５によって、前記ピクセル部Ａの上部にのみフォトダイオード２０５が形成され得る。特に、図６に示す前記フォトダイオード２０５は、第１基板１００の全体面を基準に、前記ピクセル部Ａのフレーム領域に位置したフォトダイオード２０５であり得る。
【００５８】
前記フォトダイオード２０５は、前記ピクセル部Ａに対応する前記層間絶縁層１６０の上部に形成されて、前記周辺部Ｂの層間絶縁層１６０と段差を持つ。したがって、前記周辺部Ｂと隣接する前記フォトダイオード２０５の側壁は、露出した状態となる。
【００５９】
図７に示すように、前記フォトダイオード２０５を備える第１基板１００の上部に透明電極２３０が形成される。前記透明電極２３０は、前記フォトダイオード２０５及び前記周辺部Ｂの下部配線１７０とを電気的に接続することができる。例えば、前記透明電極２３０は、ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＣＴＯ（ｃａｒｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＺｎＯ２のうちの何れか一つで形成され得る。
【００６０】
図８に示すように、前記透明電極２３０を備える第１基板１００の上部にトレンチ２４１を有する第１保護層２４０が形成される。前記第１保護層２４０は、酸化膜又は窒化膜で形成され得る。そして、前記トレンチ２４１は、前記下部配線１７０に対応する前記透明電極２３０を露出させるように、前記第１保護層２４０をエッチングして形成される。
【００６１】
図９に示すように、前記トレンチ２４１に上部配線２５０が形成される。前記上部配線２５０は、前記下部配線１７０上の前記トレンチ２４１を有する第１保護層２４０上に形成されて、前記透明電極２３０と電気的に接続され得る。
【００６２】
前記上部配線２５０は、前記第１保護層２４０上に金属層（図示せず）を蒸着した後、平坦化工程を行って、前記ピクセル部Ａ上の第１保護層２４０と等しい表面高さを有し得る。前記上部配線２５０によって前記ピクセル部Ａと周辺部Ｂの段差は除去されるので、後続工程であるカラーフィルター工程を容易に行うことができる。例えば、前記上部配線２５０は、アルミニウム、銅、チタン、タングステンなどを含む導電性物質から形成され得る。
【００６３】
前記上部配線２５０が前記下部配線１７０に対応する前記透明電極２３０上に選択的に形成されるので、前記上部配線２５０は前記フォトダイオード２０５の上部領域を遮蔽せず、フォトダイオード２０５の受光領域を最大限確保することができる。
【００６４】
図１０に示すように、前記上部配線２５０を備える第１保護層２４０上に第２保護層２６０が形成される。そして、単位ピクセルのフォトダイオード２０５に対応する前記第２保護層２６０上にカラーフィルター２７０が形成される。
【００６５】
図１１及び図１２は、透明電極がフォトダイオード上にのみ形成された構成を示すものである。
【００６６】
図１１に示すように、透明電極２３５は、前記フォトダイオード２０５を備える第１基板１００上に透明電極層（図示せず）を形成した後、前記フォトダイオード２０５上にのみ残るようにパターニングして形成できる。
【００６７】
そして、前記透明電極２３５を備える第１基板１００上に第１トレンチ２４３及び第２トレンチ２４５を備える第１保護層２４０が形成される。前記第１保護層２４０は、前記フォトダイオード２０５及び前記周辺部Ｂの層間絶縁層１６０まで形成されて、前記フォトダイオード２０５及び下部配線１７０を保護し、かつ絶縁することができるようになる。前記第１トレンチ２４３は、フォトダイオード２０５の一部領域を露出させるように選択的に形成され、前記第２トレンチ２４５は、前記周辺部Ｂの下部配線１７０を露出させ得る。
【００６８】
図１２に示すように、上部配線２５５が前記第１トレンチ２４３の内部に形成されて、前記透明電極２３５を介して前記フォトダイオード２０５と電気的に接続され得る。また、前記上部配線２５５は、前記第１トレンチ２４３から前記第２トレンチ２４５まで延びて形成されているので、前記下部配線１７０と電気的に接続され得る。したがって、前記上部配線２５５を介して前記フォトダイオード２０５及び前記下部配線１７０にグランド電圧を印加することができる。また、前記上部配線２５５が前記フォトダイオード２０５の側面に対応する前記第１保護層２４０上に形成されているので、前記フォトダイオード２０５の側面に入射される光を遮断する機能を果たすことができる。
【００６９】
（第２の実施の形態）
図１３は、第２の実施の形態によるイメージセンサの断面図である。
【００７０】
第２の実施の形態によるイメージセンサは、下部配線１５０と読み出し回路１２０とが形成された第１基板１００と、前記読み出し回路１２０の上側に形成されたフォトダイオード２０５と、を備える。第１基板１００の読み出し回路１２０は、前記第１基板１００に形成された電気接合領域１４０と、前記電気接合領域の一側に前記下部配線１５０と接続されて形成された第１導電型接続領域１４８と、を備え得る。
【００７１】
第２の実施の形態は、前記第１の実施の形態の技術的な特徴を採用することができる。
【００７２】
実施の形態によると、トランファートランジスタＴｘの両端のソース／ドレイン間に電圧差があるように素子設計して、フォトチャージの完全なダンピングが可能となり得る。これにより、フォトダイオードから発生したフォトチャージがフローティングディフュージョン領域にダンピングされることによって、出力イメージに対する感度を高めることができる。
【００７３】
また、フォトダイオードと読み出し回路との間に電荷接続領域を形成して、フォトチャージのスムーズな移動通路を形成することによって、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができる。
【００７４】
一方、第２の実施の形態は、第１の実施の形態とは異なり、電気接合領域１４０の一方に第１導電型接続領域１４８が形成された例である。
【００７５】
実施の形態によると、Ｐ０／Ｎ−／Ｐ−ジャンクション（１４０）にオーミックコンタクトのためのＮ＋接続領域（１４８）を形成することができるが、このとき、Ｎ＋接続領域（１４８）及び第１メタルコンタクト１５１ａの形成工程は、漏れソース（Ｌｅａｋａｇｅ  Ｓｏｕｒｃｅ）になり得る。これは、Ｐ０／Ｎ−／Ｐ−ジャンクション（１４０）に反転バイアスが印加されたままで動作するので、基板表面に電界（ＥＦ）が発生し得るからである。このような電界内部からコンタクト形成工程中に発生する結晶欠陥は、漏れソースとなる。
【００７６】
また、実施の形態によると、Ｎ＋接続領域（１４８）をＰ０／Ｎ−／Ｐ−ジャンクション（１４０）の表面に形成させる場合に、Ｎ＋／Ｐ０ジャンクション（１４８／１４５）による電界が追加されるので、これも漏れソースとなる。
【００７７】
したがって、実施の形態は、Ｐ０層にドーピングされずにＮ＋接続領域（１４８）からなる活性領域に第１メタルコンタクト１５１ａを形成し、これをＮ−ジャンクション（１４３）と接続させるレイアウトを提示する。
【００７８】
第２の実施の形態によると、基板表面の電界が発生しなくなり、これは、３次元集積ＣＩＳの暗電流を減少させるのに寄与し得る。
【００７９】
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
【図面の簡単な説明】
【００８０】
【図１】第１の実施の形態によるイメージセンサの製造工程を示す断面図である。
【図２】第１の実施の形態によるイメージセンサの製造工程を示す断面図である。
【図３】第１の実施の形態によるイメージセンサの製造工程を示す断面図である。
【図４】第１の実施の形態によるイメージセンサの製造工程を示す断面図である。
【図５】第１の実施の形態によるイメージセンサの製造工程を示す断面図である。
【図６】第１の実施の形態によるイメージセンサの製造工程を示す断面図である。
【図７】第１の実施の形態によるイメージセンサの製造工程を示す断面図である。
【図８】第１の実施の形態によるイメージセンサの製造工程を示す断面図である。
【図９】第１の実施の形態によるイメージセンサの製造工程を示す断面図である。
【図１０】第１の実施の形態によるイメージセンサの製造工程を示す断面図である。
【図１１】第１の実施の形態によるイメージセンサの製造工程を示す断面図である。
【図１２】第１の実施の形態によるイメージセンサの製造工程を示す断面図である。
【図１３】第２の実施の形態によるイメージセンサの部分詳細図である。
【符号の説明】
【００８１】
１００  第１基板、  １１０  素子分離膜、  １２０  読み出し回路、  １３０  イオン注入領域、  １４０  電気接合領域、  １４７、１４８  第１導電型接続領域、  １５０、１７０  下部配線、  １６０  層間絶縁層、  ２００  結晶型半導体層、  ２０５  フォトダイオード、  ２３０  透明電極、  ２４０  第１保護層、  ２５０  上部配線、  ２６０  第２保護層、  ２７０  カラーフィルター  
【図１】
0004990859.tif 000002
【図２】
0004990859.tif 000003
【図３】
0004990859.tif 000004
【図４】
0004990859.tif 000005
【図５】
0004990859.tif 000006
【図６】
0004990859.tif 000007
【図７】
0004990859.tif 000008
【図８】
0004990859.tif 000009
【図９】
0004990859.tif 000010
【図１０】
0004990859.tif 000011
【図１１】
0004990859.tif 000012
【図１２】
0004990859.tif 000013
【図１３】
0004990859.tif 000014