(57)【特許請求の範囲】
【請求項１】
道路通行料の無線支払いのためのトランスポンダシステム内に設けられるバッテリ給電能動トランスポンダによってコード化された情報を処理するための方法であって、
二進入力データシーケンスを得るために復調された入力信号を得るために、アンテナを介して、前記トランスポンダによって所定の周波数の変調マイクロ波放射を受信するステップと、
前記二進入力データシーケンスを、所定のクロック周波数の処理クロックによって作動するデジタルプロセッサに供給するステップと、
デコード及び二進出力データシーケンスの生成のために、前記二進入力データシーケンスを処理するステップと、
一定期間内に受信した前記入力信号に対する応答を形成するための出力信号を形成するステップと、を含み、
前記処理するステップは、シンボルクロックの複数の連続するタイミングパルスを前記入力データシーケンスから取得することによってシンボルタイミング発生器のシンボルクロックから導出される１０ＭＨｚよりも低いクロック周波数で実現され、
前記出力信号は、前記トランスポンダの前記アンテナを介して送信される、
方法。
【請求項２】
前記シンボルクロックのクロック周波数から導出されるクロック周波数を形成するために、電子ＰＬＬ回路が適用される、請求項１に記載の方法。
【請求項３】
デコードされた前記入力データシーケンスのデータの処理がビット単位で実現される、請求項１記載の方法。
【発明の詳細な説明】
【０００１】
本発明は、請求項１の前段部分に係る方法及び請求項６の前段部分に係る通信制御装置に関する。
【０００２】
発明の背景
本発明の背景は、車による道路使用の料金（通行料）の無線支払いである。この目的に提供されるシステムは、長年にわたりQ-Free  ASA社によって提供されている。今日これらのシステムはノルウェーで使用され、「Ｑフリーボックス」の名称で周知である。これに関し、「ボックス」とは、個々の車に取り付けられているこのシステムのモジュール、すなわちいわゆるトランスポンダをいう。このトランスポンダは、トランスポンダシステムの主局からデータを受信し、これに対する返答として、個人データを道路脇に返送する。
【０００３】
ところで、この分野における技術開発は、この分野で以前から使用されているトランスポンダとは対照的に、受動的ではなく能動的に作動し、その作動にために５．８GHzの範囲の周波数のマイクロ波放射を放射するトランスポンダに移行した。この公知のトランスポンダシステムでは、トランスポンダによって受信される放射はデータ送信に備えて振幅変調され、一方、トランスポンダによって送信されるマイクロ波放射はデータ送信に備えて位相変調される。
【０００４】
まず、マイクロ波放射の受信によってトランスポンダで得られる変調入力信号が復調されて（入力データフレームの）二進入力データシーケンスが得られる。次いで、この入力データシーケンスが、所定のクロック周波数の処理クロックによって作動するデジタルプロセッサ（マイクロコントローラ）に供給されて、受信データがデコードされ、さらに処理され、二進出力データシーケンス（出力データフレーム）が生成される。一定期間中、出力データシーケンスから、入力信号に対する返答として、出力信号がトランスポンダ中で形成され、これが、一定の周波数のマイクロ波放射として、マイクロコントローラのアンテナに放射される。
【０００５】
これらの能動トランスポンダには、エネルギー源としてバッテリが設けられている。これに関して、「バッテリ」は、単一配置又は多重配置における電気的な一次電池及び電気的な二次電池を含む。
【０００６】
公知のトランスポンダシステムでは、トランスポンダシステムの主局と個々のトランスポンダとの間の連続するトランザクション（トランザクションシーケンス）が、先進の通信プロトコル（ＨＤＬＣ―高レベルデータリンク制御）に基づいて実行され、通常、データシーケンス及び制御フィールドの処理を含む。さらには、実行されるトランザクションのセキュリティのための相当な必要性がある。最も一般的なセキュリティアルゴリズムには、ＤＥＳ（データ暗号化標準システム）及びTrippel−ＤＥＳが属する。しかし、これらのセキュリティアルゴリズムの適用は通常、これにより、トランスポンダによるデータの処理に時間を非常に費やすようになることを意味する。
【０００７】
今日まで、トランスポンダシステムのトランスポンダに最も一般的な解決法は、直列プロセッサをマイクロコントローラとして適用する方法である。この解決法により、変更の融通性が得られ、１０MHz以上のクロック周波数のシステムクロックレートで作動するプロセッサの使用によって満足なトランザクション速度を達成することが可能である。
【０００８】
今まで通信制御装置として利用されているマイクロコントローラに関する最大の問題は、システムクロックの比較的高いクロック周波数によって、トランスポンダのバッテリに比較的高い負荷がかかることとなり、これは、電流の平均高さ及び期間（システムクロックの周波数分を差し引いた時間についての電流パルスの積分値）を考慮し、また、パルス状に発生する電流控除という事実を考慮すると、バッテリにとって例外的な負荷を表すということである。この電流控除がトランスポンダの部品の寿命にとって多くを意味しないとしても、そのような程度、特にパルス状に発生するような電流控除は、バッテリの内部抵抗が高くなる比較的低い温度において特に問題となる。
【０００９】
最後に、今までにトランスポンダに適用されてきたマイクロコントローラは、直列に作動するプロセッサである。これは、並列処理することができるデータの処理の点でこのようなプロセッサは理想的ではない、特に、一方で処理について伸長することができる動作（デコード）をプロセッサで必要とし、他方で入力信号の受信後できるだけ短い期間内に出力信号をトランスポンダから発しなければならない場合には理想的ではないことを意味する。
【００１０】
目的
本発明は、一つには、前述したバッテリの負荷を相当に減らしてその寿命を延ばし、その作動性を改善し、他方には、トランスポンダが、受信された入力信号に対して比較的短期間内に出力信号を発することを可能にする目的を有する。
【００１１】
発明
前述の目的を達成するため、請求項１及び６それぞれの特徴部分の発明が発案される。
【００１２】
さらなる有利で適切な処理ステップ又は手段が請求項２〜５及び７〜９で示されている。
【００１３】
当該トランスポンダシステムにより、トランスポンダによって少なくとも相当な量で送受信されるデータシーケンスの内容の構造が、並列処理、特にビット単位で発生する処理を可能にするという知識に基づき、請求項１に示す本発明の処理ステップを実施する解決法は、今日の技術水準に比較して、パルス状に発生する電流控除と、受信される入力信号に対する返答の放射までの比較的短い期間とによって、トランスポンダのバッテリの負荷を相当に減らす利点を提供する。
【００１４】
請求項１記載の本発明の有利な特徴が請求項２に示されている。それにしたがって実行されるデコードされた入力データシーケンスのデータの並列処理により、今まで通常に用いられていたクロック周波数のわずかの周波数のシステムクロックレートでこの処理を実現することが可能であり、それにもかかわらず、以前の解決法に比べて、入力信号の受信から出力信号の形成までの期間を相当に短縮することが可能となる。そのためには、今起こっている入力データシーケンスのデータの処理の範囲が、前述の期間に対するその影響において、クロック周波数の減少の範囲を越えねばならない。そのような、現在の技術水準に比べて「より遅い」処理速度を生成するためには、対応する発振器をトランスポンダに適用することができる。
【００１５】
有利には、請求項３記載の処理ステップが適用される。この解決法は、シンボルクロックが、トランスポンダシステム内の、最小のクロック周波数、すなわち従前のシステムクロックに比べて相当に低いクロック周波数を有するクロックであるという事実の点で有用である。プロセッサのためのシステムクロックを生成するためのトランスポンダ内の別個の発振器の適用は、なしで済ますことができる。これもまた、バッテリの負荷に対してプラスの影響を及ぼす。
【００１６】
シンボルクロックを取得したのち、それをシステムクロックとして使用することにより、バッテリからの電流控除に理想的な解決法が得られる。シンボルクロックは、さらなるバッファなどを採用することなくトランスポンダシステム中で得られることができる絶対的に最小のクロック周波数を有するクロックである。このシステムクロックによって作動する複数のプロセッサモジュールに基づくマイクロコントローラ解決法が、トランスポンダに達するデータのビット単位で発生するデコードを可能にする。これは、データシーケンス（データフレーム）を記憶してはじめてデータの処理を開始することができるマイクロコントローラ解決法とは対比を成す。
【００１７】
請求項４は、シンボルクロックタイミング発生器のクロック周波数から導出されるか、又はこのクロック周波数に対応するかするクロック周波数を形成するのに好ましい解決法を示す。
【００１８】
多少なりとも並列に行われるモードでの前述のデータの処理性の前述の知識の点から、請求項５が特に有用な手法を示す。
【００１９】
請求項６〜９は、本発明による方法に関して有利に適用することができるような通信制御装置又はその有用な設計に関する。
【００２０】
例
以下、図１及び２を参照して本発明をさらに詳細に説明する。
【００２１】
図１は、さらに詳細には示すものではないが、現在の技術水準のトランスポンダの通信制御装置１１を示す。通信制御装置１のシステムクロックは発振器１２によって送り出される。ライン１３を介して入ってくる入力データは受信メモリ（バッファ）１４に記憶される。完全なデータシーケンス（データフレーム）が受信され、記憶されると、プロセッサコア１５が入力データの処理を開始し、入力データに対するトランスポンダの返答を準備する。これは、約１０MHzのクロック周波数又はさらに高いクロック周波数を有するシステムクロックによって起こる。返答が完了したのち、その返答は送信バッファ１６に配置され、送信バッファ１６がデータで満杯になると直ちにデータの送信を開始することができ、返答をトランスポンダのアンテナを介して位相変調マイクロ波放射の形態で放射することができる。
【００２２】
図２は、本発明の通信制御装置１７の本質部分を示す。この通信制御装置１７は、図１の公知の通信制御装置１に比べて完全に異なるアーキテクチャに基づく。図２の通信制御装置１７によると、システムクロックは、シンボルクロック取得回路１８から送り出され、このようにして達成されるシステムクロックは、データの並列処理のために統合されたすべてのプロセッサモジュール１９〜２２すべてに送り出される。
【００２３】
符号１３で示されるデータデコーダは、デコードされたデータをプロセッサモジュール１９〜２２に送り出し、これらのプロセッサモジュールは、符号２４で示されるラインを介してデータを受信したのち、これらのデータをデコードし、処理し、返答を形成する。受信されたデータシーケンス（データフレーム）の最終ビットがデコードされた直後、符号２５で示されるラインを介して返答データの送信を開始することができる。このようにして、トランスポンダの、入力信号の受信と出力信号の放射との間の期間が相当に短縮されるだけでなく、トランスポンダのシステムクロックのクロック周波数の相当な減少のおかげで、トランスポンダのバッテリの負荷が相当な程度に減少する。
【図面の簡単な説明】
【図１】  本発明に関連して、現在の技術水準のトランスポンダの通信制御装置の本質部分をブロック図として示す。
【図２】  本発明に関連して適用される通信制御装置の本質部分をブロック図として示す。
【図１】
0004918206.tif 000002
【図２】
0004918206.tif 000003