(57)【特許請求の範囲】
【請求項１】
複数の誘電体層を積層してなる積層体と、
該積層体の内部で前記誘電体層を挟んで互いに対向するように交互に配置された複数の第１の内部電極および第２の内部電極と、
前記第１の内部電極から前記積層体の側面に引き出された第１の引出部と、
前記第２の内部電極から前記積層体の側面に引き出された第２の引出部と、
前記積層体の側面に積層方向に亘って設けられ、前記第１の引出部同士を電気的に接続する第１の端子電極と、
前記積層体の側面に積層方向に亘って設けられ、前記第２の引出部同士を電気的に接続する第２の端子電極と、
前記積層体の側面に積層方向に亘って設けられ、前記第１の端子電極に設けられた第１の絶縁層と、
前記積層体の側面に積層方向に亘って設けられ、前記第２の端子電極に設けられた第２の絶縁層と、を備える積層コンデンサにおいて、
前記第１の端子電極は、前記第１の絶縁層の両側において当該第１の絶縁層から露出しており、
前記第２の端子電極は、前記第２の絶縁層の両側において当該第２の絶縁層から露出していることを特徴とする積層コンデンサ。
【請求項２】
複数の誘電体層を積層してなる積層体と、
該積層体の内部で前記誘電体層を挟んで互いに対向するように交互に配置された複数の第１の内部電極および第２の内部電極と、
前記第１の内部電極から前記積層体の側面に引き出された第１の引出部と、
前記第２の内部電極から前記積層体の側面に引き出された第２の引出部と、
前記積層体の側面に積層方向に亘って設けられ、前記第１の引出部同士を電気的に接続する第１の端子電極と、
前記積層体の側面に積層方向に亘って設けられ、前記第２の引出部同士を電気的に接続する第２の端子電極と、
前記積層体の側面に積層方向に亘って設けられ、前記第１の引出部の露出面中央部に設けられた第１の絶縁層と、
前記積層体の側面に積層方向に亘って設けられ、前記第２の引出部の露出面中央部に設けられた第２の絶縁層と、を備える積層コンデンサにおいて、
前記第１の端子電極は、前記第１の絶縁層の両側に位置しており、
前記第２の端子電極は、前記第２の絶縁層の両側に位置していることを特徴とする積層コンデンサ。
【請求項３】
請求項１または２記載の積層コンデンサを基板の表面に複数実装してなるコンデンサ実装基板であって、
前記積層コンデンサの前記第１の絶縁層および前記第２の絶縁層が、前記基板の表面に形成された電極パターンの中央部に当接しており、
前記第１の絶縁層の両側に位置する前記第１の端子電極および前記第２の絶縁層の両側に位置する前記第２の端子電極と、それらに対応する前記電極パターンとが半田により接合されていることを特徴とするコンデンサ実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層コンデンサおよびコンデンサ実装基板に関し、特に、ＩＣに電力を供給するデカップリング回路等に好適に用いられる積層コンデンサおよびコンデンサ実装基板に関するものである。
【背景技術】
【０００２】
従来から、ＩＣと電源との間に並列接続するデカップリング回路に積層コンデンサが好適に用いられており、このような積層コンデンサはＩＣ内のスイッチングにおける切替直後の電力不足状態の間にＩＣに電力を供給するものである。
【０００３】
従来の積層コンデンサとしては、複数の誘電体層を積層してなる積層体の内部に誘電体層を挟んで互いに対向するように交互に配置された複数の第１の内部電極および第２の内部電極から複数の第１の引出部および第２の引出部をそれぞれ複数箇所で積層体の側面に引き出し、積層方向の上下に位置する第１の引出部同士および第２の引出部同士をそれぞれ電気的に接続しつつ積層体の側面に積層方向に渡って第１の端子電極および第２の端子電極を形成したものが知られている（例えば、特許文献１を参照。）。
【０００４】
上記従来の積層コンデンサは、内部電極から引き出された引出部を複数形成して流れる電流の経路を短くしたことにより等価直列インダクタンスが小さくなるので直列共振により形成されるインピーダンスの極小なピークが高周波側に形成される。このように形成された直列共振のピーク付近を機能帯域とするコンデンサは、例えば、機能帯域の周波数が異なるコンデンサを複数組み合わせて広い帯域でインピーダンスが低くなるように構成したデカップリング回路においては高周波側の機能帯域に対応するコンデンサとして用いられるものである。
【特許文献１】特表２００２−５０８１１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の積層コンデンサは機能帯域においては直列共振のピークが急峻に形成されており、この急峻度が高い場合であれば近い周波数帯域に対応する機能帯域を有したコンデンサとの間の並列共振により形成されるインピーダンスの極大なピークが急峻になってしまう。そのため、上記従来の積層コンデンサを用いて構成したデカップリング回路は、一部でインピーダンスが規格値よりも大きな周波数帯域が生じるという問題点があった。即ち、従来の積層コンデンサは、インピーダンスの低い機能帯域を高周波側に有しているにもかかわらず、共振点のピークが急峻に形成された場合にはデカップリング回路のインピーダンス特性を一部の周波数帯域で大きく劣化させてしまうという問題点があった。
【０００６】
従って、近年においては、積層コンデンサとして、等価直列インダクタンス（ＥＳＬ）を変化させることなく、等価直列抵抗（ＥＳＲ）を高くすることが要求されているが、未だインピーダンスが低いという問題があった。
【０００７】
本発明は、等価直列インダクタンス（ＥＳＬ）をそれ程変化させることなく、等価直列抵抗（ＥＳＲ）を高くすることができる積層コンデンサおよびコンデンサ実装基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の積層コンデンサは、複数の誘電体層を積層してなる積層体と、該積層体の内部で前記誘電体層を挟んで互いに対向するように交互に配置された複数の第１の内部電極および第２の内部電極と、前記第１の内部電極から前記積層体の側面に引き出された第１の引出部と、前記第２の内部電極から前記積層体の側面に引き出された第２の引出部と、前記積層体の側面に積層方向に亘って設けられ、前記第１の引出部同士を電気的に接続する第１の端子電極と、前記積層体の側面に積層方向に亘って設けられ、前記第２の引出部同士を電気的に接続する第２の端子電極と、前記積層体の側面に積層方向に亘って設けられ、前記第１の端子電極に設けられた第１の絶縁層と、前記積層体の側面に積層方向に亘って設けられ、前記第２の端子電極に設けられた第２の絶縁層と、を備える積層コンデンサにおいて、前記第１の端子電極は、前記第１の絶縁層の両側において当該第１の絶縁層から露出しており、前記第２の端子電極は、前記第２の絶縁層の両側において当該第２の絶縁層から露出していることを特徴とする。
【０００９】
また、本発明の積層コンデンサは、複数の誘電体層を積層してなる積層体と、該積層体の内部で前記誘電体層を挟んで互いに対向するように交互に配置された複数の第１の内部電極および第２の内部電極と、前記第１の内部電極から前記積層体の側面に引き出された第１の引出部と、前記第２の内部電極から前記積層体の側面に引き出された第２の引出部と、前記積層体の側面に積層方向に亘って設けられ、前記第１の引出部同士を電気的に接続する第１の端子電極と、前記積層体の側面に積層方向に亘って設けられ、前記第２の引出部同士を電気的に接続する第２の端子電極と、前記積層体の側面に積層方向に亘って設けられ、前記第１の引出部の露出面中央部に設けられた第１の絶縁層と、前記積層体の側面に積層方向に亘って設けられ、前記第２の引出部の露出面中央部に設けられた第２の絶縁層と、を備える積層コンデンサにおいて、前記第１の端子電極は、前記第１の絶縁層の両側に位置しており、前記第２の端子電極は、前記第２の絶縁層の両側に位置していることを特徴とする。
【００１０】
このような積層コンデンサでは、積層方向の上下に位置する第１の引出部の露出面中央部および第２の引出部の露出面中央部を覆うように、それぞれ絶縁層が存在し、この絶縁層の両側には、第１の端子電極または第２の端子電極が存在しており、このような積層コンデンサを半田を用いて基板表面に複数実装した場合には、積層コンデンサの絶縁層が、基板表面に形成されたそれぞれの電極パターンの中央部に当接し、絶縁層の両側に位置する第１の端子電極および第２の端子電極と、それぞれの電極パターンとが半田により接合され、第１の引出部、第２の引出部と、基板の各電極パターンとの間で、電流経路が２つの狭い経路となり、かつ、絶縁層の厚みを変更することにより半田高さを長くして電流経路を長くすることができ、等価直列インダクタンス（ＥＳＬ）をそれほど変化させることなく、等価直列抵抗（ＥＳＲ）を高くすることが可能となる。
【００１１】
これにより、積層コンデンサの直列共振のピークは最小値が上昇してなだらかになり、機能帯域の異なるコンデンサを複数組み合わせて広い帯域でインピーダンスが低くなるようにデカップリング回路を構成する場合に、本発明の積層コンデンサと隣の機能帯域のコンデンサとの並列共振のピークが急峻にならなくなるので、デカップリング回路のインピーダンス特性の劣化を低減させることが可能になる。
【００１２】
尚、等価直列インダクタンス（ＥＳＬ）は、半田により接合され、第１の引出部、第２の引出部と、基板の電極パターンとの間の電流経路が、絶縁層によって２つの狭い経路になることによって増大することはない。これは、等価直列インダクタンス（ＥＳＬ）が、電流経路の断面積に依存するのではなく、絶縁層を含めた電流経路の幅に依存するためである。
【００１３】
また、本発明の積層コンデンサでは、絶縁層の厚みを変更することにより、積層コンデンサと基板との隙間を調整でき、例えば、絶縁層の厚みを大きくすることにより、積層コンデンサと基板との隙間を大きくすることができ、積層コンデンサと基板との絶縁信頼性を向上できるとともに、半田接続部の長期接続信頼性（温度サイクル試験等の環境試験における半田の長寿命化）を向上することができる。
【００１４】
さらに、本発明の積層コンデンサでは、絶縁層の厚みを一定とすることにより、積層コンデンサを基板に配置したときに、積層コンデンサと基板との隙間を一定にすることができ、半田付けした際の積層コンデンサが傾斜して実装されることを防止できる。
【００１５】
本発明のコンデンサ実装基板では、上記積層コンデンサを基板の表面に複数実装してなるコンデンサ実装基板であって、前記積層コンデンサの前記第１の絶縁層および前記第２の絶縁層が、前記基板の表面に形成された電極パターンの中央部に当接しており、前記第１の絶縁層の両側に位置する前記第１の端子電極および前記第２の絶縁層の両側に位置する前記第２の端子電極と、それらに対応する前記電極パターンとが半田により接合されていることを特徴とする。
【００１６】
このようなコンデンサ実装基板では、上記したように、第１の引出部、第２の引出部と、基板の各電極パターンとの間で、電流経路が２つの狭い経路となり、かつ、絶縁層の厚みを変更することにより半田高さを長くして電流経路を長くすることができ、等価直列インダクタンス（ＥＳＬ）をそれほど変化させることがなく、等価直列抵抗（ＥＳＲ）を高くすることができ、これにより、積層コンデンサの直列共振のピークは最小値が上昇してなだらかになり、他のコンデンサとの並列共振のピークが緩やかになり、デカップリング回路のインピーダンス特性の劣化を低減できる。
【発明の効果】
【００１７】
本発明の積層コンデンサおよびコンデンサ実装基板によれば、積層コンデンサを半田を用いて基板表面に複数実装した場合には、積層コンデンサの絶縁層が、基板表面に形成された電極パターンの中央部に当接しており、絶縁層の両側に位置する第１の端子電極および第２の端子電極と、各電極パターンとが半田により接合され、第１の引出部、第２の引出部と基板の各電極パターンとの間で、電流経路が２つの狭い経路となり、かつ、絶縁層の厚みを変更することにより半田高さを長くして電流経路を長くすることができ、等価直列インダクタンス（ＥＳＬ）をそれほど変化させることがなく、等価直列抵抗（ＥＳＲ）を高くすることが可能となる。
【００１８】
これにより、積層コンデンサの直列共振のピークは最小値が上昇してなだらかになり、他のコンデンサとの並列共振のピークが急峻にならなくなるので、デカップリング回路のインピーダンス特性の劣化を低減させることが可能になる。
【発明を実施するための最良の形態】
【００１９】
以下に、本発明の積層コンデンサについて添付図面を参照しつつ詳細に説明する。
【００２０】
図１は本発明の積層コンデンサの一形態を示す断面図であり、本発明の積層コンデンサ１０は積層体１を具備するもので、複数の第１の内部電極３および複数の第２の内部電極４、第１の端子電極７および第２の端子電極８を備えている。
【００２１】
積層体１は、矩形状の複数の誘電体層２ａ、２ｂを、例えば、７０層〜６００層積層することによって形成された略直方体状の誘電体ブロックである。誘電体層２ａ、２ｂは、例えば、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム等を主成分とする誘電体材料によって１層あたり１μｍ〜３μｍの厚みに形成されている。積層体１の内部には、誘電体層２ｂを挟んで互いに対向するように交互に第１の内部電極３および第２の内部電極４が複数配置されており、対向領域では静電容量が発生する。
【００２２】
言い換えれば、積層体１は、誘電体層と内部電極とが交互に積層されており、誘電体層２ｂの上下面には、第１の内部電極３および第２の内部電極４が形成され、これにより静電容量が発生する。
【００２３】
なお、誘電体層２ｂは静電容量を形成する有効層として機能し、内部電極３、４により挟まれない誘電体層２ａは保護層として積層体１の主面側（積層方向上下）にそれぞれ配置されている。
【００２４】
この内部電極３、４は、例えば、ニッケル、銅、ニッケル−銅、銀−パラジウム等の金属を主成分とする導体材料によって、例えば、０．５μｍ〜２μｍの厚みに形成されている。また内部電極３、４の外周は積層体１の側面から離れているので、両内部電極３、４の対向面積は、例えば、各誘電体層２ｂの面積が２．３ｍｍ２である場合であれば、１．７ｍｍ２〜２ｍｍ２に設定される。
【００２５】
また第１の内部電極３および第２の内部電極４は、それぞれ積層体１の一方側の側面に引き出された第１の引出部５および第２の引出部６を介して、それぞれ積層体１の一方側の側面で複数の第１の端子電極７および第２の端子電極８と電気的に接続されている。第１の引出部５および第２の引出部６は、内部電極３、４と同一材料で形成されている。
【００２６】
第１の端子電極７および第２の端子電極８は、積層体１の側面に積層方向ｘに渡って例えば２μｍ〜７０μｍの厚みで形成されており、積層方向の上下に位置する第１の引出部５の露出面同士および第２の引出部６の露出面同士をそれぞれ電気的に接続している。尚、図１（ｂ）では、一部のみ誘電体層２ａ、２ｂを一点鎖線で、一部のみ引出部５、６の露出面を破線で記載した。
【００２７】
また端子電極７、８は、例えば、ニッケル、銅、銀、パラジウム等の金属を主成分とする導体材料によって、例えば０．５μｍ〜２μｍの厚みに形成される。なお端子電極７、８の表面には、外部の配線基板の配線等との接続を良好にする目的で錫、ハンダもしくは金等の導体材料によって被膜を形成するのが好ましい。
【００２８】
このように構成された積層コンデンサ１０では、第１の端子電極７と第２の端子電極８との間に所定の電圧が印加されると、第１の内部電極３と第２の内部電極４との間に位置する誘電体層２ｂの誘電率、厚み、対向面積および層数に対応した静電容量が形成される。
【００２９】
そして、本発明の積層コンデンサでは、第１の端子電極７および第２の端子電極８表面中央部に、第１の絶縁層１１および第２の絶縁層１２が積層方向ｘに形成されている。絶縁層１１、１２は、第１の端子電極７および第２の端子電極８を介して、積層方向ｘの上下に位置する第１の引出部５の露出面中央部および第２の引出部６の露出面中央部を覆うように（掛け渡すように）形成されている。
【００３０】
言い換えれば、引出部５、６の端面は、積層体１の一方側の側面に露出しており、この露出した端面（露出面）を連結するように端子電極７、８が積層体１の側面に形成され、この端子電極７、８の表面には、絶縁層１１、１２がそれぞれ積層方向ｘに延設され、絶縁層１１、１２の積層方向ｘと直交する方向（絶縁層１１、１２の両側）には、端子電極７、８が露出している。
【００３１】
絶縁層１１は、例えば、エポキシ樹脂等の耐熱性樹脂から形成されており、後述するように、基板に半田付けする際に溶融しないようになっている。絶縁層１１、１２の厚みｔは、積層コンデンサと基板との絶縁信頼性、または半田接続部の長期接続信頼性を向上できるような厚みに設定されている。厚みｔは、ほぼ半田高さとされる。
【００３２】
本発明の積層コンデンサ１０は、誘電体層２ｂがチタン酸バリウムを主成分とする誘電体材料から成る場合であれば、チタン酸バリウムの粉末に適当な有機溶剤、ガラスフリット、有機バインダ等を添加・混合して泥漿状になすとともに、これをドクターブレード法等によって所定形状、所定厚みのセラミックグリーンシートを複数形成する工程と、この各セラミックグリーンシートの一主面に、例えば、ニッケルの粉末に適当な有機溶剤、ガラスフリット、有機バインダ等を添加・混合して得た導体ペーストをスクリーン印刷法等によって所定パターンに印刷・塗布する工程と、得られたセラミックグリーンシートを所定の枚数だけ積層し圧着させることにより複数のセラミックグリーンシートからなる積層シートを形成し、これを個々の積層コンデンサに対応する個片の積層体に切断分離する工程と、この個片の積層体を、例えば、１１００℃〜１４００℃の温度で焼成して積層体１を得る工程と、積層体１の側面に上記導体ペーストをスクリーン印刷法等によって積層方向に渡って帯状に印刷・塗布・焼き付けして端子電極７、８を形成する工程とを含む製造方法を用いて製作される。
【００３３】
そして、耐熱性樹脂を、端子電極７、８上に所定厚みで塗布し、絶縁層１１を形成する。この絶縁層１１を形成する耐熱性樹脂の塗布方法は、例えば、スクリーン印刷で行う。スクリーン印刷は、個片の積層体に切断分離する前に行うことができる。
【００３４】
また端子電極７、８上の被膜は、例えば、無電解メッキ処理により形成される。この製造方法のうち焼成する工程においては、セラミックグリーンシートおよび導体ペーストは焼成によりそれぞれ誘電体層２および内部電極３、４となる。なお、この製造方法において使用されるセラミックグリーンシートの焼成に伴う収縮率は、例えば、１０％〜２０％程度に設定される。また導体ペースト中には、セラミックグリーンシート中に含有されている誘電体材料を添加・混合しておくようにしても構わない。
【００３５】
このようにして製作された積層コンデンサ１０は、第１の端子電極７および第２の端子電極８表面に、かつ第１の端子電極７および第２の端子電極８を介して、積層方向ｘの上下に位置する第１の引出部５の露出面中央部および第２の引出部６の露出面中央部に掛け渡すように、それぞれ絶縁層１１、１２を形成したので、このような積層コンデンサ１０を半田を用いて基板１３表面に複数実装した場合には、積層コンデンサ１０の絶縁層１１、１２が、基板１３表面に形成された電極パターン１５の中央部に当接しており、絶縁層１１、１２の両側に形成された積層コンデンサ１０の第１の端子電極７および第２の端子電極８と、電極パターン１５とが半田１７により接合され、第１の引出部５、第２の引出部６と、基板１３の電極パターン１５との間で、電流経路が２つの狭い経路となり、かつ、絶縁層１１、１２の厚みｔを変更することにより半田高さを高くして電流経路を長くすることができ、等価直列インダクタンス（ＥＳＬ）をそれほど変化させることなく、等価直列抵抗（ＥＳＲ）を高くすることが可能となる。
【００３６】
これにより、積層コンデンサの直列共振のピークは最小値が上昇してなだらかになり、機能帯域の異なるコンデンサを複数組み合わせて広い帯域でインピーダンスが低くなるようにデカップリング回路を構成する場合に、本発明の積層コンデンサと隣の機能帯域のコンデンサとの並列共振のピークが急峻にならなくなるので、デカップリング回路のインピーダンス特性の劣化を低減させることが可能になる。
【００３７】
すなわち、従来、図３（ｂ）に示すように、低周波側に機能帯域をもつコンデンサのインピーダンス特性をｙ、高周波側に機能帯域をもつコンデンサのインピーダンス特性をｑとした場合、これらを組み合わせて構成したデカップリング回路のインピーダンスは実線となり、２つのコンデンサの間の並列共振のピークｒでは高いインピーダンスとなる。一方図３（ａ）に示すように、高周波側に機能帯域をもつコンデンサに本発明の積層コンデンサを用いた場合には、そのインピーダンス特性はｘとなる。ＥＳＲが大きくなったため、インピーダンスが極小となる周波数でのインピーダンス値が大きくなっている。インピーダンス特性ｘを有する低周波側に機能帯域を有するコンデンサとの並列共振のピークｚが低く抑えられる。
【００３８】
また、本発明の積層コンデンサでは、絶縁層１１、１２の厚みｔを変更することにより、積層コンデンサ１０と基板１３との隙間Ｌを調整でき、例えば、絶縁層１１、１２の厚みｔを大きくすることにより、積層コンデンサ１０と基板１３との隙間Ｌを大きくすることができ、積層コンデンサ１０と基板１３との絶縁信頼性を向上できるとともに、半田接続部の長期接続信頼性を向上できる。
【００３９】
さらに、本発明の積層コンデンサでは、絶縁層１１、１２の厚みｔを一定とすることにより、積層コンデンサ１０を基板１３に配置したときに、積層コンデンサ１０と基板１３との隙間Lを一定にすることができ、半田付けした際の積層コンデンサ１０が基板１３に対して傾斜して実装されることを防止できる。
【００４０】
図２は、本発明のコンデンサ実装基板を示すもので、この図２では、上記した図１の積層コンデンサ１０を基板１３に複数実装している。尚、図２では、一つの積層コンデンサの実装構造のみ示している。
【００４１】
積層コンデンサ１０の絶縁層１１、１２が、例えば、樹脂製の基板１３表面に形成された電極パターン１５の中央部に当接しており、絶縁層１１の両側に位置する積層コンデンサ１０の第１の端子電極７および第２の端子電極８と、電極パターン１５とが半田１７により接合されている。
【００４２】
このようなコンデンサ実装基板では、上記したように、第１の引出部５、第２の引出部６と、基板１３の電極パターン１５との間で、電流経路が２つの狭い経路となり、かつ、絶縁層１１の厚みを変更することにより半田高さを長くして電流経路を長くすることができ、等価直列インダクタンス（ＥＳＬ）をそれほど変化させることがなく、等価直列抵抗（ＥＳＲ）を高くすることができ、これにより、積層コンデンサ１０の直列共振のピークは最小値が上昇してなだらかになり、他のコンデンサとの並列共振のピークが緩やかになり、デカップリング回路のインピーダンス特性の劣化を低減できる。
【００４３】
なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００４４】
例えば、上述した実施の形態の例においては、端子電極７、８表面に絶縁層１１を形成したが、図４に示すように、積層方向の上下に位置する第１の引出部５の露出面中央部および第２の引出部６の露出面中央部にそれぞれ掛け渡すように絶縁層１１が形成されており、第１の端子電極７ａ、７ｂおよび第２の端子電極８ａ、８ｂが、絶縁層１１の両側に形成されている。
【００４５】
このような積層コンデンサであっても上記と同様の効果を得ることができる。この場合の絶縁層１１としては、耐熱性樹脂のみならず、無機材料も使用することができる。
【００４６】
さらに、図５に示すように、一枚の内部電極に複数の引き出し部を有する場合にも、本発明を適用できることは勿論である。
【実施例】
【００４７】
本発明の積層コンデンサ１０の効果を示すため、ＰＥＥＣ（Partial Element Equivalent Circuit）法を用いた数値シミュレーションを行った。図１の形状に合わせて、誘電率４０００の誘電体材料の内部に、縦１．６８ｍｍ、横０．５３ｍｍ、厚さ１ｕｍ、シート抵抗１００ｍΩ／□の内部電極３と４を２μｍの間隔で交互に５０層積層した場合のＥＳＲとＥＳＬを計算した。
【００４８】
各内部電極から積層体の一方側の側面に引き出された引出部５と６は、それぞれ引出方向に１００μｍ、引出方向に対する幅４００μｍ、厚さ１μｍ、シート抵抗１００ｍΩ／□とした。本発明の特長である絶縁層１１を、厚さｔが１００μｍ、幅２００μｍ、積層方向の長さを１５０μｍとし、引出部の露出面中央部に設けた。
【００４９】
この積層コンデンサを基板に実装したときの半田接続部（図２の半田１７）を幅１００μｍ、高さ１００μｍ、積層方向の長さ１５０μｍの２箇所接続とした。比較のために、本発明の絶縁層１１がなく、半田接続部が幅４００μｍ、厚さ５０μｍ、積層方向の長さ１５０μｍの従来のコンデンサの計算も行った。
【００５０】
従来のコンデンサと本発明のコンデンサでＥＳＲとＥＳＬを比較した結果、本発明の積層コンデンサのＥＳＲは、従来のコンデンサの１．５倍と大きくなり、ＥＳＬは１．１５倍と僅かに増加しただけであった。
【図面の簡単な説明】
【００５１】
【図１】本発明の積層コンデンサの実施の形態の一例を示すもので、（ａ）は断面図、（ｂ）は側面図である。
【図２】コンデンサ実装基板の一部の断面図である。
【図３】（ａ）本発明の積層コンデンサおよびこれを用いたデカップリング回路のインピーダンス特性を示す線図、（ｂ）は従来の積層コンデンサおよびこれを用いたデカップリング回路のインピーダンス特性を示す線図である。
【図４】絶縁層を積層体の一方側の側面に直接形成した積層コンデンサの他の形態を示すもので、（ａ）は断面図、（ｂ）は側面図である。
【図５】一つの内部電極に複数の引出部を形成した積層コンデンサを示す断面図である。
【符号の説明】
【００５２】
１・・・積層体
２ａ・・・誘電体層（保護層）
２ｂ・・・誘電体層（有効層）
３・・・第１の内部電極
４・・・第２の内部電極
５・・・第１の引出部
６・・・第２の引出部
７、７ａ、７ｂ・・・第１の端子電極
８、８ａ、８ｂ・・・第２の端子電極
１０・・・積層コンデンサ
１１、１２・・・絶縁層
１３・・・基板
１５・・・電極パターン
１７・・・半田
【図１】
0004953989.tif 000002
【図２】
0004953989.tif 000003
【図３】
0004953989.tif 000004
【図４】
0004953989.tif 000005
【図５】
0004953989.tif 000006