(57)【特許請求の範囲】
【請求項１】
第１の電源電圧の電力が供給されて動作する入力回路部と、
前記入力回路部と電気的に接続され、前記第１の電源電圧とは異なる第２の電源電圧の電力が供給されて動作する出力回路部と、
前記出力回路部に設けられ、ソースが接地されたＮチャネル型の第１のトランジスタ及び第２のトランジスタ、ソースが前記第２の電源電圧の電源供給線に接続されると共にドレインが前記第１のトランジスタのドレインに接続され、ゲートが前記第２のトランジスタのドレインに接続されたＰチャネル型の第３のトランジスタ、ソースが前記第２の電源電圧の電源供給線に接続されると共にドレインが前記第２のトランジスタのドレインに接続され、ゲートが前記第１のトランジスタのドレインに接続された第４のトランジスタと、からなるレベル変換回路と、
前記第２の電源電圧の電力が供給されて動作し、前記出力回路部に対して外部から入力される電源遮断の制御信号を変換して出力する第１の変換回路と、
前記第２の電源電圧の電力が供給されて動作し、前記第１の変換回路から入力される信号を変換して出力する第２の変換回路と、
前記第１の電源電圧の電力が供給されて動作し、前記第１の変換回路から入力される信号を変換して出力する第３の変換回路と、
前記出力回路部に設けられ、前記レベル変換回路による出力及び前記第２の変換回路から出力された制御信号に基づいて、当該出力回路部から出力される信号レベルを固定化するための固定化回路と、
前記入力回路部に設けられ、当該入力回路部に対して外部から入力される入力信号、前記第２の変換回路から出力された信号及び前記第３の変換回路から出力された信号に基づき、前記第１のトランジスタのゲートに出力する制御信号を生成する第１の生成回路と、
前記入力回路部に設けられ、前記第１の生成回路で生成された信号、前記第２の変換回路から出力された信号及び前記第３の変換回路から出力された信号に基づき、前記第２のトランジスタのゲートに出力する制御信号を生成する第２の生成回路と、
を備えたレベルシフト回路。
【請求項２】
前記第３の変換回路の出力端を前記固定化回路の入力端に更に接続し、
前記固定化回路において、前記レベル変換回路による出力、前記第２の変換回路による出力、及び前記第３の変換回路による出力に基づいて、前記出力回路部から出力される信号レベルを固定化することを特徴とする請求項１記載のレベルシフト回路。
【請求項３】
ドレインが前記固定化回路の後段に接続されると共にソースが接地され、ゲートが前記第３の変換回路の出力端に接続されたＮチャネル型の第５のトランジスタを更に備えた請求項１記載のレベルシフト回路。
【請求項４】
第１の電源電圧の電力が供給されて動作する複数の回路部を有する第１の電源領域と、
前記第１の電源領域に設けられた回路部と電気的に接続された回路部を有し、前記第１の電源電圧とは異なる第２の電源電圧の電力が供給されて動作する第２の電源領域と、
前記第２の電源領域に設けられ、外部から入力される電源遮断の制御信号に所定の変換を施して出力する第１の変換回路部と、
前記第２の電源領域に設けられ、前記第１の変換回路部から出力される信号に対して、前記第１の変換回路部と逆の変換を行なって出力する第２の変換回路部と、
前記第１の電源領域に設けられ、前記第１の変換回路部から出力される信号に対して、前記第１の変換回路部と逆の変換を行なって出力する第３の変換回路部と、
前記第２の電源領域に設けられ、前記第１の電源領域を介して入力される信号に応じてレベル変換を行なうレベル変換回路部と、
前記第１の電源領域に設けられ、外部から入力される入力信号を、前記第２の変換回路部から出力された信号及び前記第３の変換回路部から出力された信号に基づき、レベル変換回路部に出力する信号を生成する生成回路部と、
前記第２の電源領域に設けられ、前記レベル変換回路部による出力を前記第２の変換回路から出力された信号に基づいて固定化する固定化回路部と、
を備えたレベルシフト回路。
【請求項５】
前記固定化回路部による出力を前記第３の変換回路部から出力された信号に基づいて更に固定化する副固定化回路部を更に備えたことを特徴とする請求項４記載のレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は異なる電源で動作する複数の回路部を備え、かつ各回路部同士の間での信号伝達を行なうレベルシフト回路に関する。
【背景技術】
【０００２】
従来、異なる電源電圧の複数の電源を用いて回路を動作させる構成の制御チップ等において、異なる電源電圧で動作される回路間における信号の伝達を行なうためにレベルシフト回路が用いられる。
【０００３】
この種のレベルシフト回路では、各電源電圧の電力が供給されている状態では正常に動作するが、何れかの電力の供給が遮断された場合、貫通電流が流れて出力が不定となる場合がある。この貫通電流は、電池で動作する用途に用いられる場合には電池の寿命を低下させる。
【０００４】
そこで、例えば、特許文献１には、図４に示されるように、電源電圧ＶＤＤ１で動作する入力回路１０１と、電源電圧ＶＤＤ２で動作する出力回路１０２と、で構成されたレベルシフト回路１００において、不図示の制御回路から入力される制御信号ＰＤがインバータ回路１０６により反転されて入力され、出力回路１０２の出力レベルを固定化するＮＡＮＤゲート回路１０５と、この制御信号ＰＤの反転信号が更にインバータ回路１０７により反転されて入力され、入力回路１０１の出力レベルを固定化するＮＯＲゲート回路１０３，１０４と、を備えることが記載されている。
【０００５】
このように構成されたレベルシフト回路１００において、入力回路１０１の電源電圧ＶＤＤ１が遮断された場合、出力回路１０２を動作させる制御回路が制御信号ＰＤとしてＨレベルの信号を入力するようにしている。
【０００６】
これにより、出力回路１０２側では、当該制御信号ＰＤがインバータ回路１０６により反転された信号が出力回路１０２のＮＡＮＤゲート回路１０５に入力され、出力回路１０２の出力レベルは固定化される。
【０００７】
一方、入力回路１側では、インバータ回路１０６により反転された制御信号が更にインバータ回路１０７により反転された信号が入力回路１０１のＮＯＲゲート回路１０３，１０４に入力され、入力回路１０１の出力レベルはＬレベルに固定化される。この結果、出力回路１０２のＮ１，Ｎ２がオフとされる。
【０００８】
したがって、このように制御することで、貫通電流の経路を遮断することができる。
【特許文献１】特開２００６−１７３８８９公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１のレベルシフト回路では、電源電圧ＶＤＤ１の電力が供給された状態で電源電圧ＶＤＤ２の電力の供給を遮断すると、出力回路１０２にあるインバータ回路１０７の出力は不定状態となり、入力回路１０１へは制御信号ＰＤは伝達されないため、入力回路部１０１のＮＯＲゲート回路１０３，１０４に貫通電流が流れてしまう、という問題点があった。
【００１０】
ここで、電源の立ち上げ時には、電源電圧ＶＤＤ２の電源を先に立ち上げ、電源の立ち下げ時には電源電圧ＶＤＤ２を後に立ち下げることにより、貫通電流が流れることを防止することも考えられるが、異なる電源で動作する複数の回路部を備え、かつ各回路部同士の間で信号のやり取りがあるＩＣでは、貫通電流パスを作らないために、電源の立ち上げ、立ち下げ順序の制御が複雑化してしまう。
【００１１】
本発明は上記問題点を解決するためになされたものであり、異なる電源で動作する複数の回路部への電源の供給状態に拘らず確実に貫通電流の経路を遮断することができるレベルシフト回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、請求項１の発明は、第１の電源電圧の電力が供給されて動作する入力回路部と、前記入力回路部と電気的に接続され、前記第１の電源電圧とは異なる第２の電源電圧の電力が供給されて動作する出力回路部と、前記出力回路部に設けられ、ソースが接地されたＮチャネル型の第１のトランジスタ及び第２のトランジスタ、ソースが前記第２の電源電圧の電源供給線に接続されると共にドレインが前記第１のトランジスタのドレインに接続され、ゲートが前記第２のトランジスタのドレインに接続されたＰチャネル型の第３のトランジスタ、ソースが前記第２の電源電圧の電源供給線に接続されると共にドレインが前記第２のトランジスタのドレインに接続され、ゲートが前記第１のトランジスタのドレインに接続された第４のトランジスタと、からなるレベル変換回路と、前記第２の電源電圧の電力が供給されて動作し、前記出力回路部に対して外部から入力される電源遮断の制御信号を変換して出力する第１の変換回路と、前記第２の電源電圧の電力が供給されて動作し、前記第１の変換回路から入力される信号を変換して出力する第２の変換回路と、前記第１の電源電圧の電力が供給されて動作し、前記第１の変換回路から入力される信号を変換して出力する第３の変換回路と、前記出力回路部に設けられ、前記レベル変換回路による出力及び前記第２の変換回路から出力された制御信号に基づいて、当該出力回路部から出力される信号レベルを固定化するための固定化回路と、前記入力回路部に設けられ、当該入力回路部に対して外部から入力される入力信号、前記第２の変換回路から出力された信号及び前記第３の変換回路から出力された信号に基づき、前記第１のトランジスタのゲートに出力する制御信号を生成する第１の生成回路と、前記入力回路部に設けられ、前記第１の生成回路で生成された信号、前記第２の変換回路から出力された信号及び前記第３の変換回路から出力された信号に基づき、前記第２のトランジスタのゲートに出力する制御信号を生成する第２の生成回路と、を備えている。
【００１３】
本発明は、前記第３の変換回路の出力端を前記固定化回路の入力端に更に接続し、前記固定化回路において、前記レベル変換回路による出力、前記第２の変換回路による出力、及び前記第３の変換回路による出力に基づいて、前記出力回路部から出力される信号レベルを固定化するように構成してもよい。
【００１４】
また、本発明は、ドレインが前記固定化回路の後段に接続されると共にソースが接地され、ゲートが前記第３の変換回路の出力端に接続されたＮチャネル型の第５のトランジスタを更に備えた構成としてもよい。
【００１５】
一方、上記目的を達成するために、請求項４の発明は、第１の電源電圧の電力が供給されて動作する複数の回路部を有する第１の電源領域と、前記第１の電源領域に設けられた回路部と電気的に接続された回路部を有し、前記第１の電源電圧とは異なる第２の電源電圧の電力が供給されて動作する第２の電源領域と、前記第２の電源領域に設けられ、外部から入力される電源遮断の制御信号に所定の変換を施して出力する第１の変換回路部と、前記第２の電源領域に設けられ、前記第１の変換回路部から出力される信号に対して、前記第１の変換回路部と逆の変換を行なって出力する第２の変換回路部と、前記第１の電源領域に設けられ、前記第１の変換回路部から出力される信号に対して、前記第１の変換回路部と逆の変換を行なって出力する第３の変換回路部と、前記第２の電源領域に設けられ、前記第１の電源領域を介して入力される信号に応じてレベル変換を行なうレベル変換回路部と、前記第１の電源領域に設けられ、外部から入力される入力信号を、前記第２の変換回路部から出力された信号及び前記第３の変換回路部から出力された信号に基づき、レベル変換回路部に出力する信号を生成する生成回路部と、前記第２の電源領域に設けられ、前記レベル変換回路部による出力を前記第２の変換回路から出力された信号に基づいて固定化する固定化回路部と、を備えている。
【００１６】
本発明は、前記固定化回路部による出力を前記第３の変換回路部から出力された信号に基づいて更に固定化する副固定化回路部を更に備えた構成とすることもできる。
【発明の効果】
【００１７】
以上説明したように、本発明は、異なる電源で動作する複数の回路部への電源の供給状態に拘らず確実に貫通電流の経路を遮断することができる、という優れた効果を有する。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
【００１９】
（第１実施形態）
図１には、本第１実施形態に係るレベルシフト回路１が示されている。
【００２０】
同図に示されるように、本第１実施形態にかかるレベルシフト回路１は、電源電圧ＶＤＤ１で動作する入力回路部８と、電源電圧ＶＤＤ２で動作する出力回路部９と、を含んで構成されている。
【００２１】
入力回路部８は、２つのＮＯＲ回路１０、１１を含んで構成されると共に、後述する出力回路部９のインバータ回路１５から出力される電源遮断の制御信号を入力とするインバータ回路１３が設けられている。
【００２２】
また、当該入力回路部８の入力端子ＩＮは、電源電圧ＶＤＤ１で動作する不図示の第１制御回路に接続されており、当該第１制御回路から制御信号ＩＮが入力される。一方、入力回路部８の出力端子は、上記出力回路部９に接続されている。
【００２３】
ＮＯＲゲート回路１０の入力端には、上記制御信号ＩＮが入力されると共に、インバータ回路１３の出力端及び出力回路部９のインバータ回路１４の出力端が接続されており、ＮＯＲゲート回路１１の入力端には、ＮＯＲゲート回路１０の出力端、インバータ回路１３の出力端及び出力回路部９のインバータ回路１４の出力端が接続されている。
【００２４】
一方、出力回路部９は、ＮＭＯＳトランジスタＮ３，Ｎ４と、ＰＭＯＳトランジスタＰ３，Ｐ４と、２つのインバータ回路１４、１５と、ＮＯＲゲート回路１２と、を含んで構成されている。
【００２５】
また、当該出力回路部９の制御端子ＰＤは、電源電圧ＶＤＤ１、ＶＤＤ２を供給する電源とは異なる電源であって、電源遮断が行なわれない電源（ただし、入力回路部８、出力回路部９と同一ＬＳＩ上の回路であれば、電源電圧ＶＤＤ３）で動作する不図示の第２制御回路に接続されており、当該第２制御回路から制御信号ＰＤが入力される。
【００２６】
インバータ回路１５の入力端には、制御端子ＰＤが接続されており、第２制御回路から入力された電源遮断の制御信号ＰＤが入力され、入力された制御信号ＰＤを反転出力する。
【００２７】
また、インバータ回路１４の入力端には、インバータ回路１５の出力端が接続されており、インバータ回路１５により反転された制御信号ＰＤをさらに反転して出力する。
【００２８】
ＮＭＯＳトランジスタＮ３，Ｎ４は、ソースが接地されると共に、ＮＭＯＳトランジスタＮ３のゲートには入力回路部８のＮＯＲゲート回路１０の出力端が、ＮＭＯＳトランジスタＮ４のゲートには入力回路部８のＮＯＲゲート回路１１の出力端が、それぞれ接続されている。
【００２９】
また、ＰＭＯＳトランジスタＰ３，Ｐ４は、ＶＤＤ２をソースとしており、ＰＭＯＳトランジスタＰ３のゲートにはＮＭＯＳトランジスタＮ４のドレインが、ＰＭＯＳトランジスタＰ４のゲートにはＮＭＯＳトランジスタＮ３のドレインが、それぞれ接続されている。
【００３０】
さらに、ＰＭＯＳトランジスタＰ４のドレインとＮＭＯＳトランジスタＮ４のドレインとが接続されており、ＮＭＯＳトランジスタＮ３のソースとＰＭＯＳトランジスタＰ３のドレインとが接続されている。
【００３１】
ＮＯＲゲート回路１２は、ＰＭＯＳトランジスタＰ３のドレインと、インバータ回路１４の出力端と、に接続されており、出力端は出力端子ＯＵＴに接続されている。
【００３２】
以下に、本第１実施形態の作用を説明する。
【００３３】
まず、電源電圧ＶＤＤ１及び電源電圧ＶＤＤ２の双方の電源が立ち上がっており、制御端子ＰＤ及びＩＮにそれぞれＨレベルの信号が入力された場合について説明する。
【００３４】
制御端子ＰＤに入力された信号は、出力回路部９のインバータ回路１５により反転され、インバータ回路１４により更に反転されて制御端子ＰＤと同じＨレベルとなる。さらに、インバータ回路１５の出力は入力回路部８のインバータ回路１３により制御端子ＰＤと同じＨレベルとなる。
【００３５】
このため、入力回路部８のＮＯＲゲート回路１０、１１にはインバータ回路１３からＨレベルが入力されるので、これらＮＯＲゲート回路１０、１１の出力信号は、入力端子ＩＮの入力信号レベルに関係なくＬレベルとなる。このＬレベルの出力信号により、出力回路部９のＮＭＯＳトランジスタＮ３，Ｎ４がオフとなり、貫通電流パスを遮断する。
【００３６】
また、出力回路部９のＮＯＲゲート回路１２には、インバータ回路１４によりＨレベルの信号が入力されるので、ＮＯＲゲート回路１２の出力信号は、もう一方の入力端の信号レベルに関係なくＬレベルとなる。
【００３７】
この結果、双方の電源が立ち上がっており、制御端子ＰＤがＨレベルのときには、レベルシフト回路１内の貫通電流経路が全て遮断された状態となる。
【００３８】
ここで、電源電圧ＶＤＤ１の電源供給を遮断した場合、出力回路部９からの信号は入力されていることから、入力回路部８のＮＯＲゲート回路１０、１１は、Ｌレベルが保持される。
【００３９】
この結果、電源電圧ＶＤＤ１の電源供給が遮断された場合でも、レベルシフト回路１内の貫通電流経路が全て遮断された状態に保たれる。
【００４０】
また、電源電圧ＶＤＤ１、ＶＤＤ２の双方の電源が供給されている状態から電源電圧ＶＤＤ２の電源供給を遮断した場合、出力回路部９のインバータ回路１５の出力はＬレベルを保持する。このとき、入力回路部８のインバータ回路１３の出力は、Ｈレベルが保持されるので、入力回路部８のＮＯＲゲート回路１０、１１の出力はＬレベルが保持される。
【００４１】
この結果、電源電圧ＶＤＤ２の電源供給が遮断された場合でも、レベルシフト回路１内の貫通電流経路が全て遮断された状態に保たれる。
【００４２】
なお、ここでは制御端子ＰＤ及びＩＮに、共にＨレベルの信号が入力された場合で説明したが、上述したように、ＮＯＲゲート回路１０，１１，１２の出力信号レベルは、入力端子ＩＮの信号レベルに依存しない動作となるため、制御端子ＰＤがＨレベル、入力端子ＩＮがＬレベルの場合も動作は同じである。
【００４３】
次に、電源電圧ＶＤＤ１及びＶＤＤ２の電源が立ち上がっており、制御端子ＰＤにＬレベル、入力端子ＩＮにＨレベルの信号が入力された場合について説明する。
【００４４】
この場合、出力回路部９のインバータ回路１５の出力信号はＨレベルとなり、入力回路部８のインバータ回路１３に入力される。したがって、インバータ回路１３の出力信号はＬレベルとなる。
【００４５】
この結果、入力回路部８のＮＯＲゲート回路１０、１１は、３入力のうちの２入力がＬレベルとなるので反転動作となる。入力端子ＩＮに入力されたＨレベルの信号は、入力回路部８のＮＯＲゲート回路１０の出力ではＬレベルに、ＮＯＲゲート回路１１の出力ではＨレベルになる。
【００４６】
これにより、出力回路部９側では、ＮＭＯＳトランジスタＮ４がオフ、Ｎ３がオンとなるので、ＰＭＯＳトランジスタＰ３はオフ、Ｐ４はオンへと移行して、ＮＯＲゲート回路１２の一方の入力端には、Ｌレベルが入力される。
【００４７】
また、ＮＯＲゲート回路１２のもう一方の入力端には、インバータ回路１４からＬレベルの出力信号が入力されるので、上述した入力回路部８のＮＯＲゲート回路１０、１１と同様に反転動作をして、出力端子ＯＵＴにはＨレベルが出力される。
【００４８】
一方、入力端子ＩＮにＬレベルが入力された場合は、入力回路部８のＮＯＲゲート回路１０、１１の出力は、それぞれＨレベル、Ｌレベルとなり、これにより、出力回路部９側では、ＮＭＯＳトランジスタＮ３はオフ、Ｎ４はオンとなる。これにより、ＰＭＯＳトランジスタＰ４はオフ、Ｐ３はオンへと移行して、ＮＯＲゲート回路１２の一方の入力端にはＨレベルが入力され、出力端子ＯＵＴには、Ｌレベルが出力される。
【００４９】
すなわち、制御端子ＰＤにＨレベルが入力された場合には、入力端子ＩＮの入力レベルに関係なく、出力端子ＯＵＴはＬレベルとなる。また、制御端子ＰＤにＬレベルが入力された場合には、入力端子ＩＮに入力された信号振幅ＶＤＤ１の信号は、信号振幅ＶＤＤ２の同一論理として出力端子ＯＵＴに出力される。
【００５０】
以上説明したように、本第１実施形態によれば、電源電圧ＶＤＤ１で動作する入力回路部８と、電源電圧ＶＤＤ２で動作する出力回路部９と、を備え、入力回路部８に、電源電圧ＶＤＤ１で動作し、出力回路部９から入力される制御信号を変換するインバータ回路１３を設け、当該インバータ回路１３の出力を、出力回路部９のＶＤＤ２で動作するインバータ回路１４の出力と共に制御信号として用いることにより、制御端子ＰＤにＨレベルが入力される場合には、ＶＤＤ１、ＶＤＤ２のどちらの電源供給が遮断されていても、貫通電流経路を作らないという効果が得られる。
【００５１】
（第２実施形態）
上記第１実施形態では、入力回路部８にインバータ回路を設けて貫通電流経路ができないようにする形態について説明したが、本第２実施形態では、更に、何れかの電源電圧の電源供給が遮断された場合の出力端子ＯＵＴからの出力をＬレベルに固定する形態について説明する。
【００５２】
図２には、本第２実施形態に係るレベルシフト回路２が示されている。なお、同図において、上記第１実施形態に係るレベルシフト回路１の構成と同一部分には同一の符号を付し、ここでの説明は省略する。
【００５３】
同図に示されるように、本第２実施形態では、出力回路部１７にＮＭＯＳトランジスタＮ７が更に設けられている。ＮＭＯＳトランジスタＮ７は、ドレインが出力回路部１７の出力端子ＯＵＴに、ゲートが電源電圧ＶＤＤ１で動作する入力回路１６のインバータ回路１３の出力端に、それぞれ接続されており、ソースは接地されている。
【００５４】
このように構成されたレベルシフト回路１７によれば、制御端子ＰＤにＨレベルの信号が入力されていて、電源電圧ＶＤＤ１、ＶＤＤ２が供給されている状態からＶＤＤ２の電源を遮断した場合、出力回路部１７のＮＯＲゲート回路１２の入力はどちらも不定となるため、その出力も不定となる。
【００５５】
このとき、ＶＤＤ１で動作する入力回路部１６のインバータ回路１３からはＨレベルが出力されているので、ＮＭＯＳトランジスタＮ７はオンとなり、出力端子ＯＵＴには、Ｌレベルが出力される。
【００５６】
以上説明したように、本第２実施形態によれば、ＮＭＯＳトランジスタＮ７を追加することにより、ＶＤＤ１、ＶＤＤ２のどちらの電源が遮断されている場合でも、出力端子ＯＵＴをＬレベルに固定することができるという効果が得られる。
【００５７】
なお、本第２実施形態では、出力端子ＯＵＴに接続される回路を、２入力ＮＯＲゲート回路１２とＮＭＯＳトランジスタＮ７とを用いて構成する形態について説明したが、本発明はこれに限定されるものではなく、この２つを併せて３入力ＮＯＲゲート回路とすることもできる。
【００５８】
また、上記各実施形態では、制御端子ＰＤからの信号伝達にインバータゲート回路を用いる形態について説明したが、本発明はこれに限定されるものではなく、上記各実施形態と同一論理を構成できればよい。例えば、ＮＡＮＤゲート回路やＮＯＲゲート回路等のゲート回路を適宜組み合わせて用いることにより、同一論理を構成することができる。
【００５９】
例えば、図４には、各実施形態のレベルシフト回路（図１及び図２参照）の構成を機能的に示す機能ブロック図が示されている。同図に示されるように、レベルシフト部５０は、第１の電源電圧ＶＤＤ１で駆動される第１の電源領域５２と、第２の電源電圧ＶＤＤ２で駆動される第２の電源領域５４と、を含んで構成されている。第１の電源領域５２と第２の電源領域５４とは、電気的に接続されており、第１の電源領域５２は、第１の制御部に接続されており、第２の電源領域５４は、第２の制御部及び負荷（何れも図示省略）に接続されている。
【００６０】
また、第１の電源領域５２には、上記第１の制御部から制御信号ＩＮが入力され、第２の電源領域５４は、上記第２の制御部から制御信号ＰＤが入力される。すなわち、第１の電源領域５２と第２の電源領域５４とは、それぞれ異なる制御部により動作状態（電源の供給状態も含む）が制御される。
【００６１】
第１の電源領域５２は、入力回路部５６を含んで構成されており、制御信号ＩＮが入力される。入力回路部５６では、信号Ｓ１及びＳ１’を生成して、それぞれ第２の電源領域５４に出力する。なお、当該入力回路部５６は、請求項４の発明の生成回路部に相当する。
【００６２】
また、第２の電源領域５４は、レベル変換回路部５８と、固定化回路部６０と、第１の変換回路部６２と、第２の変換回路部６３と、を含んで構成されている。レベル変換回路部５８では、第１の電源領域５２から出力された信号Ｓ１及び信号Ｓ１’に応じた変換信号Ｓ２を出力する。
【００６３】
また、第２の電源領域５４に入力される制御信号ＰＤは、第２の電源領域５４への電源供給の供給状態を示す制御信号である。当該制御信号ＰＤは、第１の変換回路部６２を介して変換され、変換信号Ｓ３として第２の変換回路部６３に出力される。第２の変換回路部６３では、変換信号Ｓ３に対して、第１の変換回路部６２とは逆の変換を施した信号Ｓ３’（＝制御信号ＰＤ）を、固定化回路部６０及び第１の電源領域の入力回路５６に出力する。
【００６４】
固定化回路部６０では、第２の電源領域５４が制御信号ＰＤに応じて動作するように、制御信号ＰＤとして電源供給を示す信号が入力された場合には、変換信号Ｓ２に応じた信号を負荷への出力信号とする一方、制御信号ＰＤとして電源供給の遮断を示す信号が入力された場合には、負荷への出力信号を固定する。
【００６５】
ここで、第１の電源領域５２は、第３の変換回路部６４を含んで構成されている。第３の変換回路部６４には、第２の電源領域５４の第１の変換回路部６２の変換信号Ｓ３が入力される。第３の変換回路部６４では、変換信号Ｓ３に対して、上記第１の変換回路６２と逆の変換を行なって、信号Ｓ４として入力回路部５６に出力する。
【００６６】
このように構成されているので、入力回路部５６では、制御信号ＩＮ、信号Ｓ３’及び信号Ｓ４に基づいて、信号Ｓ１及び信号Ｓ１’を生成して出力する。
【００６７】
以下、同図に示す機能による作用を説明する。
【００６８】
まず、少なくとも第２の電源領域５４への電源供給が行なわれている場合には、入力回路部５６に入力される変換信号Ｓ４及び信号Ｓ３’は同一の信号となる。したがって、第２の電源領域５４に電源が供給されていれば、第１の電源領域５２への電源供給状態（供給又は遮断）に拘らず、第１の電源領域５２及び第２の電源領域５４における貫通電流経路を遮断することができる。
【００６９】
一方、第２の電源領域５４への電源供給が遮断されており、かつ、第１の電源領域５２へは電源が供給されている場合には、第２の電源領域５４から第１の電源領域５２に対して信号を出力するラインの電圧レベルが同一となり、変換信号Ｓ３及び信号Ｓ３’として同一の信号が入力されることになる。しかし、変換信号Ｓ３は、第３の変換回路部６４により変換されるので、第３の変換回路部６４から出力される信号Ｓ４は、信号Ｓ３’とは逆の信号になる。この結果、入力回路部５６に入力される信号Ｓ４及び信号Ｓ３’の何れか一方は、制御信号ＰＤが電源遮断を示している場合の出力となる。したがって、第２の電源領域５４への電源供給が遮断されており、かつ、第１の電源領域５２へは電源が供給されている場合には、制御信号ＩＮの値に拘らず第１の電源領域５２及び第２の電源領域５４における貫通電流経路を遮断することができる。
【００７０】
なお、同図に示す構成の固定化回路部６０の出力端に、上記第２実施形態で説明したＮＭＯＳトランジスタＮ７に相当する副固定化回路部を更に接続し、第３の変換回路部６４の出力端を当該副固定化回路部の入力端に接続することもできる。
【００７１】
これにより、第１の電源領域５２への電源供給が遮断されている場合でも、出力端子ＯＵＴをＬレベルに固定することができるという効果が得られる。
【図面の簡単な説明】
【００７２】
【図１】第１実施形態に係るレベルシフト回路の構成図である。
【図２】第２実施形態に係るレベルシフト回路の構成図である。
【図３】各実施の形態のレベルシフト回路の構成を機能的に示す機能ブロック図である。
【図４】従来のレベルシフト回路の一例を示す構成図である。
【符号の説明】
【００７３】
１    レベルシフト回路
８    入力回路部
９    出力回路部
１０    ＮＯＲゲート回路（第１の生成回路）
１１    ＮＯＲゲート回路（第２の生成回路）
１２    ＮＯＲゲート回路（固定化回路）
１３    インバータ回路（第３の変換回路）
１４    インバータ回路（第２の変換回路）
１５    インバータ回路（第１の変換回路）
Ｎ３    ＮＭＯＳトランジスタ（第１のトランジスタ）
Ｎ４    ＮＭＯＳトランジスタ（第２のトランジスタ）
Ｐ３    ＰＭＯＳトランジスタ（第３のトランジスタ）
Ｐ４    ＰＭＯＳトランジスタ（第４のトランジスタ）
Ｎ７    ＮＭＯＳトランジスタ（第５のトランジスタ）
【図１】
0004922092.tif 000002
【図２】
0004922092.tif 000003
【図３】
0004922092.tif 000004
【図４】
0004922092.tif 000005