(57)【特許請求の範囲】
【請求項１】
データラインとゲートラインが交差され液晶セルがマトリックス形態に配置された液晶表示パネルと、
１フレーム期間の間入力されるデジタルビデオデータと第１しきい値を比べて前記デジタルビデオデータの中、前記第１しきい値以上のデータを抽出し、前記抽出されたデータの中で正極性データの個数をカウントしてライン単位でカウントされた正極性データの総数を発生し、負極性データの個数をカウントしてライン単位でカウントされた負極性データの総数を発生する極性カウンターと、各ラインに対する前記正極性データの総数と前記負極性データの総数の差と第２しきい値を比較して前記第２しきい値以上のラインを極性が偏向されたアンバランスラインとカウントしてアンバランスラインカウント値を発生するアンバランスラインカウンターと、前記１フレーム期間の間に前記アンバランスラインと判定されたラインの累積個数を第３しきい値と比較して、その比較結果に基づいて制御信号を発生するアンバランス総合判定部と、前記制御信号に応答して水平極性変換信号の論理を反転させる水平極性変換信号発生部を備える水平極性制御部と、
前記デジタルビデオデータを正極性／負極性データ電圧に変換し前記水平極性変換信号に応答して前記データ電圧の水平極性反転周期を調整するデータ駆動回路と、
前記ゲートラインにスキャン信号を供給するゲート駆動回路を備えることを特徴とする液晶表示装置。
【請求項２】
前記論理が反転された水平極性変換信号は前記データ駆動回路を制御して次のフレーム期間の間前記データ電圧の水平極性反転周期を制御することを特徴とする、請求項１記載の液晶表示装置。
【請求項３】
前記データ駆動回路は、
前記水平極性変換信号によって次のフレーム期間で前記液晶表示パネルのデータラインに供給されるデータ電圧の水平極性反転周期を広げることを特徴とする、請求項１記載の液晶表示装置。
【請求項４】
前記データ駆動回路は、
前記水平極性変換信号によって前記次のフレーム期間で前記データラインに供給されるデータ電圧の水平極性反転周期を水平１ドットインバージョン形態から水平２ドットインバージョン形態に広げることを特徴とする、請求項３記載の液晶表示装置。
【請求項５】
前記データ駆動回路は、
前記水平極性変換信号によって次のフレーム期間で前記液晶表示パネルのデータラインに供給されるデータ電圧の水平極性反転周期を狭めることを特徴とする、請求項１記載の液晶表示装置。
【請求項６】
前記データ駆動回路は、
前記水平極性変換信号によって前記次のフレーム期間で前記データラインに供給されるデータ電圧の水平極性反転周期を水平２ドットインバージョン形態から水平１ドットインバージョン形態で狭めることを特徴とする、請求項５記載の液晶表示装置。
【請求項７】
データラインとゲートラインが交差されて液晶セルがマトリックス形態に配置された液晶表示パネルを備える液晶表示装置の駆動方法において、
１フレーム期間の間入力されるデジタルビデオデータと第１しきい値を比べて前記デジタルビデオデータの中で前記第１しきい値以上のデータを抽出し、前記抽出されたデータの中で正極性データの個数をカウントしてライン単位でカウントされた正極性データの総数を発生し、負極性データの個数をカウントしてライン単位でカウントされた負極性データの総数を発生する段階と、
各ラインに対する前記正極性データの総数と前記負極性データの総数の差と第２しきい値を比較し前記第２しきい値以上のラインを極性が偏向されたアンバランスラインとカウントしてアンバランスラインカウント値を発生する段階と、
前記１フレーム期間の間に前記アンバランスラインと判定されたラインの累積個数を第３しきい値と比較して、その比較結果に基づいて制御信号を発生する段階と、
前記制御信号に応答して水平極性変換信号の論理を反転させる段階と、
前記デジタルビデオデータを正極性／負極性データ電圧に変換して前記水平極性変換信号に応答して前記データ電圧の水平極性反転周期を調整する段階と、
前記ゲートラインにスキャン信号を供給する段階を含むことを特徴とする液晶表示装置の駆動方法。
【請求項８】
前記論理が反転された水平極性変換信号は次のフレーム期間の間前記データ電圧の水平極性反転周期を制御することを特徴とする、請求項７記載の液晶表示装置の駆動方法。
【請求項９】
前記データ電圧の水平極性反転周期を調整する段階は、
前記水平極性変換信号によって次のフレーム期間で前記液晶表示パネルのデータラインに供給されるデータ電圧の水平極性反転周期を広げることを特徴とする、請求項７記載の液晶表示装置の駆動方法。
【請求項１０】
前記データ電圧の水平極性反転周期を調整する段階は、
前記水平極性変換信号によって次のフレーム期間で前記液晶表示パネルのデータラインに供給されるデータ電圧の水平極性反転周期を狭めることを特徴とする、請求項７記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置とその駆動方法に関する。
【背景技術】
【０００２】
アクティブマトリックス駆動方式の液晶表示装置はスイッチング素子として薄膜トランジスター（以下“ＴＦＴ”とする)を利用して動画を表示している。この液晶表示装置は陰極線管（ＣＲＴ）に比べて小型化が可能でポータブル情報機器、事務機器、コンピューターなどで表示器に応用されることは勿論、テレビにも応用されて近年では陰極線管に取って代わってきている。
【０００３】
液晶表示装置で画質を検査するために、図１のようなテストパターンを液晶表示装置の検査工程で利用することができる。検査工程は図１のようにホワイト階調電圧が充電されるピクセルとブラック階調電圧が充電されるピクセルが交番されるストライプパターンを液晶表示装置に印加してストライプパターンを一定時間間表示した後、表示画面の中間部分のピクセルに印加される電圧をホワイト階調とブラック階調の間の中間階調電圧で調整する。その結果、画面の位置によって共通電圧のシフトが発生してクロストークが発生する。これは液晶セルの画素電極と共通電極カップリングによって画素電極に印加されるデータ電圧の変化に従って共通電極に印加される共通電圧がシフトされるからである。
【０００４】
液晶表示装置に印加されるデータ電圧は液晶の分極を抑制するためにその極性が周期的に反転される。図１のようなテストパターンを液晶表示装置に表示する時データ電圧の極性は図２のようである。図２は図１のテストパターンの一部にデータ電圧の極性を表示した図面である。一般的な映像が入力される時と同時にテストパターンのデータ電圧は水平及び垂直１ドットインバージョン方式で反転される。水平及び垂直１ドットインバージョン形態では、水平方向で隣合う液晶セルに供給されるデータ電圧の極性がお互いに反対であり、垂直方向で隣合う液晶セルの極性がお互いに反対である。図１のようなテストパターンのデータの極性を水平及び垂直１ドットインバージョン形態で反転させれば緑色セルが明るく見える緑潮現象（ｇｒｅｅｎｉｓｈ）が現われて、隣合うラインの間に輝度の差が発生する。これは液晶表示装置に充電されるデータ電圧の極性がある一極性に偏向されるからである。これを図３及び図４を結付して説明する。
【０００５】
図３を参照すれば、Ａラインでホワイトデータ電圧が印加されるピクセルを見ればＲデータ電圧とＢデータ電圧の極性が正極性であり、Ｇデータ電圧の極性が負極性である。したがって、Ａラインでは正極性データ電圧が負極性データ電圧に比べて優勢である。その結果、Ａラインで共通電圧（Ｖｃｏｍ）のリップルが正極性の方に増加して共通電圧（Ｖｃｏｍ）が正極性の方でシフトされる。また、以前フレーム期間で正極性ブラック電圧（＋Ｖブラック）に印加されたＧデータ電圧が現在フレーム期間で負極性ホワイト電圧（−Ｖホワイト）に変化するためにＧデータの電圧の差が大きくなるのでＡラインで緑潮現象が現われる。
【０００６】
図４を参照すれば、Ｂラインでホワイトデータ電圧が印加されるピクセルを見ればＲデータ電圧とＢデータ電圧の極性が負極性であり、Ｇデータ電圧の極性が正極性である。したがって、Ｂラインでは負極性データ電圧が正極性データ電圧に比べて優勢である。その結果、Ｂラインで共通電圧（Ｖｃｏｍ）のリップルが負極性の方で増加して共通電圧（Ｖｃｏｍ）が負極性の方にシフトされる。また、以前フレーム期間で負極性ブラック電圧（−Ｖブラック）に印加されたＧデータ電圧が現在フレーム期間で正極性ホワイト電圧（＋Ｖホワイト）に変化するためにＧデータ電圧の、電圧の差が大きくなるのでＢラインでも緑潮現象が現われる。
【０００７】
したがって、隣合うピクセルでデータ電圧の差がホワイト電圧とブラック電圧のように大きくなるデータが入力される時従来の液晶表示装置はデータ電圧の極性偏向によって緑潮現象、スミア現象及びクロストークが発生される。これによって、従来の液晶表示装置は一部脆弱パターンのデータで表示品質が落ちる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、本発明の目的は前記背景技術の問題点を解決しようと案出された発明としてデータの極性偏向を予防して表示品質を高めるようにした液晶表示装置とその駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
前記目的を果たすために、本発明の実施形態による液晶表示装置はデータラインとゲートラインが交差されて液晶セルがマトリックス形態に配置された液晶表示パネルと、デジタルビデオデータとしきい値を比べてその比較結果に基づいて前記デジタルビデオデータの極性が偏向される時水平極性変換信号の論理を反転させる水平極性制御部と、前記デジタルビデオデータを正極性/負極性データ電圧で変換して前記水平極性変換信号に応答して前記データ電圧の水平極性反転周期を調整するデータ駆動回路と、前記ゲートラインにスキャン信号を供給するゲート駆動回路を具備する。
【００１０】
本発明の実施形態による液晶表示装置の駆動方法はデジタルビデオデータとしきい値を比べてその比較結果に基づいて前記デジタルビデオデータの極性が偏向される時水平極性変換信号の論理を反転させる段階と、前記デジタルビデオデータを正極性/負極性データ電圧で変換して前記水平極性変換信号に応答して前記データ電圧の水平極性反転周期を調整する段階と、前記ゲートラインにスキャン信号を供給する段階を含む。
【発明の効果】
【００１１】
本発明の実施形態に係る液晶表示装置とその駆動方法はしきい値以上のデータを抽出して、そのデータの極性が何れかの一側に偏向されたアンバランスラインが所定の水準以上の時のデータの水平極性反転周期を異なるように制御して極性の偏向を解消する。その結果、本発明の実施形態に係る液晶表示装置とその駆動方法はデータの極性偏向を予防して共通電圧のシフト現象と緑潮現象などを防止して表示品質を高めることができる。
【発明を実施するための最良の形態】
【００１２】
以下、図５乃至図１４を参照して本発明の望ましい実施形態に対して説明する。
【００１３】
図５を参照すれば、本発明の実施形態に係る液晶表示装置は液晶表示パネル５０、タイミングコントローラ５１、データ駆動回路５２、及びゲート駆動回路５３を備える。データ駆動回路５２は多数のソースドライブＩＣを含む。ゲート駆動回路５３は多数のゲートドライブＩＣを含む。
【００１４】
液晶表示パネル５０は二枚のガラス基板の間に液晶層が形成される。この液晶表示パネルはデータライン５４とゲートライン５５の交差構造によってマトリックス形態に配置された液晶セルを含む。
【００１５】
液晶表示パネル５０の下部ガラス基板にはデータライン５４、ゲートライン５５、ＴＦＴ、及びストレージキャパシターが形成される。液晶セルはＴＦＴに接続されて画素電極１と共通電極２の間の電界によって駆動される。液晶表示パネル５０の上部ガラス基板上にはブラックマットリックス、カラーフィルター及び共通電極２が形成される。共通電極２はＴＮモードとＶＡモードのような垂直電界駆動方式で上部ガラス基板上に形成され、ＩＰＳモードとＦＦＳモードのような水平電界駆動方式で画素電極１と共に下部ガラス基板上に形成される。液晶表示パネル５０の上部ガラス基板と下部ガラス基板それぞれには偏光板が附着して液晶のフリーチルト角を設定するための配向膜が形成される。
【００１６】
タイミングコントローラ５１はデータ駆動回路５２にデジタルビデオデータ（ＲＧＢ’）を供給する。また、タイミングコントローラ５１はデータイネーブル信号(ＤＥ)、ドットクロック（ＣＬＫ） などのタイミング信号の入力を受けてデータ駆動回路５２とゲート駆動回路５３の動作タイミングを制御するための制御信号を発生する。制御信号はゲート駆動回路５３の動作タイムを制御するためのゲートタイミング制御信号、データ駆動回路５２の動作タイミングとデータ電圧の垂直極性を制御するためのデータタイミング制御信号、及びデータ電圧の水平極性を制御するための水平極性変換信号（ＨＰＣ）を含む。タイミングコントローラ５１は入力データをあらかじめ貯蔵されたしきい値と比べて液晶表示パネル５０に供給されるデータ電圧の極性が偏向されることができるデータを判定して、その結果極性が偏向されるデータで水平極性変換信号（ＨＰＣ）を反転させる。
【００１７】
ゲートタイミング制御信号はゲートスタートパルス（ＧＳＰ）、ゲートシフトクロック（ＧＳＣ）、ゲート出力イネーブル信号（ＧＯＥ１乃至ＧＯＥ３）などを含む。ゲートスタートパルス（ＧＳＰ）は一番目ゲートパルスを発生するゲートドライブＩＣに印加されて一番目ゲートパルスが発生されるようにそのゲートドライブＩＣを制御する。ゲートシフトクロック（ＧＳＣ）はゲートドライブＩＣに共通に入力されるクロック信号としてゲートスタートパルス（ＧＳＰ）をシフトさせるためのクロック信号である。ゲート出力イネーブル信号（ＧＯＥ）はゲートドライブＩＣの出力を制御する。
【００１８】
データタイミング制御信号はソースサンプリングクロック（ＳＳＣ）、極性制御信号（ＰＯＬ）、及びソース出力イネーブル信号（ＳＯＥ）などを含む。ソースサンプリングクロック（ＳＳＣ）はライジングまたはフォーリングエッジに基準してデータ駆動回路５２ 内でデータのサンプリング動作を制御するクロック信号である。極性制御信号（ＰＯＬ）はデータ駆動回路５２から出力されるデータ電圧の垂直極性を制御する。ソース出力イネーブル信号（ＳＯＥ）はデータ駆動回路５２の出力を制御する。
【００１９】
水平極性変換信号（ＨＰＣ）は液晶表示パネル５０に入力されるデータ電圧の極性が何れかの一側に偏向されないデータが入力される時ロー論理に発生される一方、液晶表示パネル５０に入力されるデータ電圧の極性が何れかの一側に偏向されることができるデータが入力される時ハイ論理に発生される。水平極性変換信号（ＨＰＣ）がロー論理なら、データ駆動回路５２は隣合う出力チャンネルを通じて出力されるデータ電圧の極性を水平１ドットインバージョン形態 に反転させる。水平極性変換信号（ＨＰＣ）がハイ論理なら、データ駆動回路５２は隣合う出力チャンネルを通じて出力されるデータ電圧の極性を水平２ドットインバージョン形態に反転させる。水平１ドットインバージョン形態で水平に隣合うデータ電圧は図１３のように１ドット(または１液晶セル)単位で極性が反転される。
水平２ドットインバージョン形態で水平に隣合うデータ電圧は図１４のように２ドット(または２液晶セル)単位で極性が反転される。
【００２０】
データ駆動回路５２のデータドライブＩＣそれぞれはシフトレジスター、ラッチ、デジタル-アナログ変換器、出力バッファーなどを含む。データ駆動回路５２はタイミングコントローラ５１の制御の下にデジタルビデオデータ（ＲＧＢ’）をラッチする。そしてデータ駆動回路５２はデジタルビデオデータ（ＲＧＢ’）を極性制御信号（ＰＯＬ）によってアナログ正極性/負極性ガンマ補償電圧で変換して正極性/負極性アナログデータ電圧を発生してそのデータ電圧をデータライン５４に供給する。また、データ駆動回路５２は水平極性変換信号（ＨＰＣ）に応答して水平方向で隣合うデータ電圧の極性反転周期を制御する。
【００２１】
ゲート駆動回路５３はゲートタイミング制御信号に応答してゲートパルスをゲートライン５５に順次に供給する。このようなゲートドライブＩＣ（６３１乃至６３３）は図７のように構成される。
【００２２】
図６はタイミングコントローラ５１を詳しく示す。
【００２３】
図６を参照すれば、タイミングコントローラ５１はデータ処理部６１、ゲート/データタイミング信号発生部６２、及び水平極性制御部６３を備える。
【００２４】
データ処理部６１はドットクロック（ＣＬＫ）によって入力デジタルビデオデータ（ＲＧＢ）をサンプリングしてｍｉｎｉ ＬＶＤＳ方式でデータ（ＲＧＢ‘）とともにｍｉｎｉ ＬＶＤＳ クロックをデータ駆動回路５２に伝送する。
【００２５】
ゲート/データタイミング信号発生部６２はドットクロック（ＣＬＫ）によってデータイネーブル信号（ＤＥ）をカウントしてゲートタイミング制御信号とデータタイミング制御信号を発生する。
【００２６】
水平極性制御部６３はデジタルビデオデータ（ＲＧＢ）、フィードバックされた水平極性変換信号（ＨＰＣ）、データイネーブル信号（ＤＥ）、ドットクロック（ＣＬＫ）などの入力を受けて水平１ドットインバージョン形態を基準にして各ラインであらかじめ貯蔵された第１しきい値以上のデジタルビデオデータに対して極性を判定する。水平極性制御部６３は各ラインで正極性総合と負極性総合の差があらかじめ貯蔵された第２しきい値以上ならそのラインを極性が偏向されたアンバランスラインで判定する。一画面でアンバランスラインの個数が第３しきい値未満なら水平極性制御部６３はデータ駆動回路５２から出力されるデータ電圧の極性を水平１ドットインバージョン形態で制御するために水平極性変換信号（ＨＰＣ）をロー論理で発生する。一画面でアンバランスラインの個数があらかじめ貯蔵された第３しきい値以上なら水平極性制御部６３はデータ駆動回路５２から出力されるデータ電圧の極性を水平２ドットインバージョン形態 で制御するために水平極性変換信号（ＨＰＣ）をハイ論理に発生する。
【００２７】
図７は水平極性制御部６３を詳しく示す。
【００２８】
図７を参照すれば、水平極性制御部６３は極性カウンター７１、アンバランスラインカウンター７２、アンバランス総合判定部７３、及び水平極性変換信号発生部７４を備える。
【００２９】
極性カウンター７１は入力デジタルビデオデータ（ＲＧＢ）をあらかじめ貯蔵された第１しきい値と比べて、第１しきい値以上のデジタルビデオデータ（ＲＧＢ）を抽出する。第１しきい値を中間階調以上のデジタルビデオデータを抽出するように選択することができる。例えば、８ビットのデジタルビデオデータによって液晶表示パネル５０が２５６階調でデータを表示することができる場合、階調値が６４〜２５５間であるデジタルビデオデータの最上位２ビット（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ、ＭＳＢ）は‘０１’、‘１０’、‘１１’である。この場合に、第１しきい値は‘０１’で決まることができる。このように、極性カウンター７１はデジタルビデオデータ（ＲＧＢ）の最上位ビットを第１しきい値と比べることができるが、フルビット単位でデジタルビデオデータ（ＲＧＢ）と第１しきい値を比べることができる。例えば、第１しきい値は階調値‘６４’のような‘０１００００００’で決まることができる。極性カウンター７１は第１しきい値とデジタルビデオデータ（ＲＧＢ）を比べて、デジタルビデオデータを抽出する。そして極性カウンター７１は水平１ドットインバージョン形態の極性パターンを基準にして抽出されたデジタルビデオデータの中で液晶表示パネルに正極性データ電圧で供給されるデータをカウントして液晶表示パネル５０の各ラインごとに１ラインに表示される有効データ区間を指示する１データイネーブル信号（ＤＥ）内で累積した正極性カウント総合（＋ＣＮＴ）と、１データイネーブル信号（ＤＥ）内で累積した負極性カウント総合（−ＣＮＴ）を出力する。極性カウンター７１のカウント値はデータイネーブル信号（ＤＥ）のブランキング区間内でリセットされる。
【００３０】
アンバランスラインカウンター７２は極性カウンター７１からの正極性カウント総合（＋ＣＮＴ）と負極性カウント総合（−ＣＮＴ）の差値を算出して、その差値をあらかじめ貯蔵された第２しきい値と比べる。第２しきい値は１ラインに含まれたデータの総個数の５０％にあたる値で決まることができる。例えば、ＸＧＡ解像度で１ラインに含まれたデータは１０２４(ピクセル数)×３（ＲＧＢ）＝３０７２であるので第２しきい値はＸＧＡ解像度で 1536に決まることができる。そしてアンバランスラインカウンター７２は正極性カウント総合（＋ＣＮＴ）と負極性カウント総合（−ＣＮＴ）の差値と第２しきい値の比較を通じて第２しきい値以上に極性が偏向されたアンバランスラインをカウントしてアンバランスラインカウント値（ＣＮＴ＿ＵＬ）を出力する。アンバランスラインカウンター７２のカウント値は１フレーム期間単位にリセットされる。
【００３１】
アンバランス総合判定部７３は毎フレーム期間ごとにアンバランスラインカウント値（ＣＮＴ＿ＵＬ）を累積してその累積値をあらかじめ貯蔵された第３しきい値と比べる。第３しきい値Ｎ｛Ｎは液晶表示パネル５０の水平解像度ライン数以下の正の定数｝に選択される。例えば、第３しきい値は１０〜５０間の定数に選択されることができるが、この範囲に限定されないで液晶表示パネル５０の解像度や画質によって変わることができる。そしてアンバランス総合判定部７３はアンバランスラインの個数によって論理が反転される制御信号を発生して水平極性変換信号発生部７４の出力を制御する。
【００３２】
水平極性変換信号発生部７４は１フレーム期間内でアンバランスラインの個数が第３しきい値以上であると水平極性変換信号（ＨＰＣ）をハイ論理で発生する。そして、水平極性変換信号発生部７４は１フレーム期間内でアンバランスラインの個数が第３しきい値未満であると水平極性変換信号（ＨＰＣ）をロー論理に発生する。データ駆動回路５２は水平極性変換信号（ＨＰＣ）がロー論理である時データ電圧の極性を水平１ドットインバージョン形態に反転させ、水平極性変換信号（ＨＰＣ）がハイ論理である時データ電圧の極性を水平２ドットインバージョン形態に反転させる。
【００３３】
図８はデータ駆動回路５２のソースドライブＩＣを詳しく示す。
【００３４】
図８を参照すれば、データ駆動回路５２のソースドライブＩＣそれぞれは ｋ（ｋは正の定数）個のデータライン（Ｄ１乃至Ｄｋ）を駆動する。これのために、ソースドライブＩＣそれぞれはシフトレジスター９１、データレジスター９２、第１ラッチ９３、第２ラッチ９４、デジタル-アナログ変換器(以下、“ＤＡＣ”とする)９５、チャージシェア回路９６及び出力回路９７を含む。
【００３５】
シフトレジスター９１はソースサンプリングクロック（ＳＳＣ）によってサンプリング信号を発生する。また、シフトレジスター９１は次の端のソースドライブＩＣにキャリー信号（ＣＡＲ）を伝達する。データレジスター９２はタイミングコントローラ５１からのデジタルビデオデータ（ＲＧＢ’）を一時貯蔵してそのデータを第１ラッチ９３に供給する。第１ラッチ９３はシフトレジスター９１から順次に入力されるサンプリング信号に応答してデータレジスター９２からのデジタルビデオデータをサンプリングして、 そのデータをラッチした後、そのデータを同時に出力する。第２ラッチ９４は第１ラッチ９３から入力されるデータをラッチした後、ソース出力イネーブル信号（ＳＯＥ）のロー論理期間の間他のソースドライブＩＣの第２ラッチ９４と同時にデータを出力する。
【００３６】
ＤＡＣ９５は極性制御信号（ＰＯＬ）と水平極性変換信号（ＨＰＣ）に応答して第２ラッチ９４からのデジタルビデオデータを正極性ガンマ補償電圧（ＰＧＶ）または負極性ガンマ補償電圧（ＮＧＶ）で変換することでアナログ正極性/負極性データ電圧を出力する。
【００３７】
チャージシェア回路９６はソース出力イネーブル信号（ＳＯＥ）のハイ論理期間の間隣合うデータ出力チャンネルを短絡させて隣合うデータ電圧の平均値をチャージシェア電圧に出力するとか、ソース出力イネーブル信号（ＳＯＥ）のハイ論理期間の間データ出力チャンネルに共通電圧（Ｖｃｏｍ）を供給して正極性データ電圧と負極性データ電圧の急激な変化を減らす。
【００３８】
出力回路９７はバッファーを含みデータライン（Ｄ１乃至Ｄｋ）に供給されるアナログデータ電圧の信号減衰を最小化する。
【００３９】
図９はＤＡＣ９５を詳しく示す。
【００４０】
図９を参照すれば、ＤＡＣ９５はＰ−デコーダー１０１、Ｎ−デコーダー１０２、マルチプレクサ(１０３Ａ乃至１０３Ｄ)、水平出力反転回路１０４を備える。
【００４１】
Ｐ−デコーダー１０１はデジタルビデオデータ（ＤＡＴＡ１乃至ＤＡＴＡｋ）を正極性ガンマ補償電圧（ＰＧＶ）で変換してアナログ正極性データ電圧を発生する。Ｎ−デコーダー１０２はデジタルビデオデータ（ＤＡＴＡ１ 乃至ＤＡＴＡｋ）を負極性ガンマ補償電圧（ＮＧＶ）で変換してアナログ負極性データ電圧を発生する。
【００４２】
第４ｉ＋１（ｉは正の定数）マルチプレクサ１０３Ａは自分の非反転制御端子に入力される極性制御信号（ＰＯＬ）に応答して１水平期間単位でアナログ正極性データ電圧とアナログ負極性データ電圧を交互に選択する。第４ｉ＋２マルチプレクサ１０３Ｂは自分の反転制御端子に入力される極性制御信号（ＰＯＬ）に応答して１水平期間単位でアナログ正極性データ電圧とアナログ負極性データ電圧を交互に選択する。第４ｉ＋３マルチプレクサ１０３Ｃは自分の非反転制御端子に入力される水平出力反転回路１０４の出力に応答して１水平期間単位でアナログ正極性データ電圧とアナログ負極性データ電圧を交互に選択する。第４ｉ＋４マルチプレクサ１０３Ｄは自分の反転制御端子に入力される水平出力反転回路１０４の出力に応答して１水平期間単位でアナログ正極性データ電圧とアナログ負極性データ電圧を交互に選択する。
【００４３】
水平出力反転回路１０４は水平極性変換信号（ＨＰＣ）に応答して第４ｉ＋３及び第４ｉ＋４マルチプレクサ（１０３Ｃ、１０３Ｄ）を制御して水平極性変換信号（ＨＰＣ）によって水平方向でデータ電圧の極性反転周期を制御する。水平出力反転回路１０４はスイッチ素子（Ｓ１、Ｓ２）、及びインバーター１０５を備える。第１スイッチ素子Ｓ１の入力端子には極性制御信号（ＰＯＬ）が供給されてその出力端子は第４ｉ＋３または第４ｉ＋４マルチプレクサ（１０３Ｃ、１０３Ｄ）の反転/非反転制御端子に接続される。第１スイッチ素子Ｓ１の反転制御端子には水平極性変換信号（ＨＰＣ）が供給される。第２スイッチ素子Ｓ２の入力端子には極性制御信号（ＰＯＬ）が供給されてその出力端子はインバーター１０５に接続される。第２スイッチ素子Ｓ２の非反転制御端子には水平極性変換信号（ＨＰＣ）が供給される。インバーター１０５は第２スイッチ素子Ｓ２の出力端子と、第４ｉ＋３または第４ｉ＋４マルチプレクサ（１０３Ｃ、１０３Ｄ）の反転/非反転制御端子に接続されて水平極性変換信号（ＨＰＣ）によって選択的に極性制御信号（ＰＯＬ）を反転させる。
【００４４】
水平極性変換信号（ＨＰＣ）がハイ論理であると、第２スイッチ素子Ｓ２はターン-オンされて第１スイッチ素子Ｓ１はターン-オフされる。それでは第４ｉ＋３マルチプレクサ１０３Ｃの非反転制御端子にはインバーター１０５によって反転された極性制御信号（ＰＯＬ）が入力される。これと同時に、水平極性変換信号（ＨＰＣ）がハイ論理であると第４ｉ＋４マルチプレクサ１０３Ｄの反転制御端子にはインバーター１０５によって反転された極性制御信号（ＰＯＬ）が入力される。
【００４５】
水平極性変換信号（ＨＰＣ）がロー論理であると、第１スイッチ素子Ｓ１はターン-オンされて第２スイッチ素子Ｓ２はターン-オフされる。それでは第４ｉ＋３マルチプレクサ１０３Ｃの非反転制御端子には極性制御信号（ＰＯＬ）がそのまま入力される。これと同時に水平極性変換信号（ＨＰＣ）がロー論理であると第４ｉ＋４マルチプレクサ１０３Ｄの反転制御端子には極性制御信号（ＰＯＬ）がそのまま入力される。
【００４６】
したがって、水平極性変換信号（ＨＰＣ）がロー論理（ＨＰＣ：Ｌ）であると第４ｉ＋１乃至第４ｉ＋４データラインに供給されるデータの水平極性パターンは図１３のように第ｎ（ｎは正の定数）フレーム期間の間“＋ − ＋ −”に、第ｎ＋１フレーム期間の間“− ＋ − ＋”に発生される。これに反して、水平極性変換信号（ＨＰＣ）がハイ論理（ＨＰＣ：Ｈ）であると第４ｉ＋１乃至第４ｉ＋４データラインに供給されるデータの水平極性パターンは図１４のように第ｎフレーム期間の間“＋ − − ＋”で、第ｎ＋１フレーム期間の間”− ＋ ＋ −”に発生される。
【００４７】
図１０は水平１ドットインバージョン形態を基準でデータ電圧の極性が変換される時第１しきい値以上のデータに対する極性カウントの一つの例を示す。
【００４８】
デジタルビデオデータ（ＲＧＢ）が図１０のようなデータパターンで入力されて、そのデータ(ＲＧＢ)の極性が水平１ドットインバージョン形態 に変換されると仮定すれば、そのデータ電圧の極性は正極性に偏向される。
【００４９】
このデータパターンで、奇数ピクセルデータ（ＰＸＬ＃１、Ｐｘｌ＃３、 Ｐｘｌ＃５、．．．Ｐｘｌ＃１３は第1しきい値以上のＲデータと、第１しきい値未満のＧ及びＢデータを含む。偶数ピクセルデータ（Ｐｘｌ＃２、Ｐｘｌ＃４、Ｐｘｌ＃６、．．．Ｐｘｌ＃１４）は第１しきい値以上のＧデータと、第１しきい値未満のＲ及びＢデータを含む。各ピクセルデータ（Ｐｘｌ＃１乃至Ｐｘｌ＃１４）で第１しきい値以上のデータ極性は水平１ドットインバージョン形態の極性パターンによって全て正極性なのに比べて、第１しきい値未満のデータ極性は正極性または負極性である。
【００５０】
タイミングコントローラ５１は第１しきい値未満のデータに対してカウントをしないので第１及び第２ピクセルデータ（Ｐｘｌ＃１、Ｐｘｌ＃２）が入力される時正極性カウント総合（＋ＣＮＴ）を‘２’だけ増加させる一方、負極性カウント総合（−ＣＮＴ）を増加させない。第３及び第４ピクセルデータ（Ｐｘｌ＃３、Ｐｘｌ＃４）が入力される時タイミングコントローラ５１は正極性カウント総合（＋ＣＮＴ）を‘２’だけさらに増加させる一方、負極性カウント総合（−ＣＮＴ）を増加させない。第５及び第６ピクセルデータ（Ｐｘｌ＃５、Ｐｘｌ＃６）が入力される時タイミングコントローラ５１は正極性カウント総合（＋ＣＮＴ）を‘２’だけさらに増加させる一方、負極性カウント総合(−ＣＮＴ)を増加させない。このようなカウント動作を続いた後、第１４ピクセルデータ（Ｐｘｌ＃１４)までカウントした結果は正極性カウント総合（＋ＣＮＴ）は‘１４’に増加された一方、負極性カウント総合（−ＣＮＴ）は‘０’である。したがって、タイミングコントローラ５１は図１０のようなデータパターンが入力されて、その極性差が第２しきい値以上であり一つの画面で第２しきい値以上に極性が偏向されたアンバランスラインの個数が第３しきい値以上であると現在フレーム期間の間入力されるデータパターンを極性が一側に偏向されることができるデータパターンと判定する。この場合、タイミングコントローラ５１は現在フレーム期間の間発生される水平極性変換信号（ＨＰＣ）を反転させて図１１のように次のフレーム期間の間データ電圧の水平極性を水平２ドットインバージョン形態に制御する。
【００５１】
図１１を参照すれば、タイミングコントローラ５１は図１０のようなデータパターンが入力される時水平極性変換信号（ＨＰＣ）をハイ論理に発生する。したがって、第１、第２、第５、第６、第９、第１０、第１３  および第１４ピクセルデータ（Ｐｘｌ＃１、Ｐｘｌ＃２、Ｐｘｌ＃５、Ｐｘｌ＃６、Ｐｘｌ＃９、Ｐｘｌ＃１０、Ｐｘｌ＃１３、Ｐｘｌ＃１４）は正極性のデータ電圧に変換される第１しきい値以上のＲ及びＧデータを含む。
これに反して、第３、第４、第７、第８、第１１及び第１２ピクセルデータ（Ｐｘｌ＃３、Ｐｘｌ＃４、Ｐｘｌ＃７、Ｐｘｌ＃８、Ｐｘｌ＃１１、Ｐｘｌ＃１２）は負極性のデータ電圧に変換される第１しきい値以上のＲ及びＧデータを含む。
【００５２】
タイミングコントローラ５１は第１しきい値未満のデータに対してカウントをしないので第１及び第２ピクセルデータ（Ｐｘｌ＃１、Ｐｘｌ＃２）が入力される時正極性カウント総合（＋ＣＮＴ）を‘２’だけ増加させる一方、負極性カウント総合（−ＣＮＴ）を増加させない。第３及び第４ピクセルデータ（Ｐｘｌ＃３、Ｐｘｌ＃４）が入力される時タイミングコントローラ５１は正極性カウント総合（＋ＣＮＴ）を増加させない一方、負極性カウント総合（−ＣＮＴ）を‘２’だけ増加させる。第５及び第６ピクセルデータ（Ｐｘｌ＃５、Ｐｘｌ＃６）が入力される時タイミングコントローラ５１は正極性カウント総合（＋ＣＮＴ）を‘２’だけさらに増加させる一方、負極性カウント総合（−ＣＮＴ）を増加させない。第７及び第８ピクセルデータ（Ｐｘｌ＃３、Ｐｘｌ＃４）が入力される時タイミングコントローラ５１は正極性カウント総合（＋ＣＮＴ）を増加させない一方、負極性カウント総合（−ＣＮＴ）を‘２’だけさらに増加させる。したがって、このラインのデジタルビデオデータが液晶表示パネル５０に供給されるデータ電圧に変換されればその極性が何れかの一側で過度に偏向されない。したがって、このラインで共通電圧がシフトされないで緑潮現象が現われない。
【００５３】
図１２は本発明の実施形態に係る液晶表示装置の駆動方法を段階的に示す。
【００５４】
図１２を参照すれば、本発明の実施形態に係る液晶表示装置の駆動方法は入力デジタルビデオデータを第１しきい値（ＴＨ１）と比べる。（Ｓ１、Ｓ２)
【００５５】
第１しきい値（ＴＨ１）以上のデジタルビデオデータに対して水平１ドットインバージョン形態を基準にして極性がカウントされる。（Ｓ３）第１しきい値（ＴＨ１）未満のデジタルビデオデータは極性がカウントされない。（Ｓ４）
【００５６】
本発明の実施形態に係る液晶表示装置の駆動方法は液晶表示パネル５０の水平ラインごとに正極性カウント総合（＋ＣＮＴ）と負極性カウント総合（−ＣＮＴ）の差を計算して、その極性差値（ＤＩＦＦ（＋ＣＮＴ：−ＣＮＴ）を第２しきい値（ＴＨ２）と比べる。（Ｓ５、Ｓ６）本発明の実施形態に係る液晶表示装置の駆動方法は極性差値（ＤＩＦＦ（＋ＣＮＴ：−ＣＮＴ）が第２しきい値（ＴＨ２）以上のラインをアンバランスラインで判定して、アンバランスラインカウント値（ＣＮＴ＿ＵＬ）を増加させる。（Ｓ７）
極性差値（ＤＩＦＦ（＋ＣＮＴ：−ＣＮＴ）が第２しきい値（ＴＨ２）未満のラインでアンバランスラインカウント値（ＣＮＴ＿ＵＬ）は増加されない。（Ｓ８）
【００５７】
本発明の実施形態に係る液晶表示装置の駆動方法は一つのフレーム期間の間累積したアンバランスラインカウント値（ＣＮＴ＿ＵＬ）を第３しきい値（ＴＨ３）と比べる。（Ｓ９）アンバランスラインカウント値（ＣＮＴ＿ＵＬ）が第３しきい値（ＴＨ３）以上であると本発明の実施形態に係る液晶表示装置の駆動方法は水平極性変換信号（ＨＰＣ）をハイ論理で発生してデータ駆動回路５２から出力されるデータ電圧の極性を図１４のような水平２ドットインバージョン形態で制御する。（Ｓ１０）一方に、アンバランスラインカウント値（ＣＮＴ＿ＵＬ）が第３しきい値（ＴＨ３）未満であると本発明の実施形態に係る液晶表示装置の駆動方法は水平極性変換信号（ＨＰＣ）をロー論理で発生してデータ駆動回路５２から出力されるデータ電圧の極性を図１３のような水平１ドットインバージョン形態で制御する。（Ｓ１１）データ駆動回路５２は水平極性変換信号（ＨＰＣ）によって次のフレーム期間で液晶表示パネル５０のデータライン５４に供給されるデータ電圧の水平極性反転周期を水平１ドットインバージョン形態から水平２ドットインバージョン形態で広げる、またはその反対に狭める。
【００５８】
以上説明した内容を通じて当業者であると本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲によって決められなければならない。
【図面の簡単な説明】
【００５９】
【図１】クロストークを実験するためのテストパターンを例示する図である。
【図２】図１のテストパターンの一部を拡大してデータ電圧の極性を示す図である。
【図３】図２に示されたＡライン（Ａ−Ｌｉｎｅ）でデータ電圧の極性偏向を説明するための図である。
【図４】図２に示されたＢライン（Ｂ−Ｌｉｎｅ）でデータ電圧の極性偏向を説明するための図である。
【図５】本発明の実施形態に係る液晶表示装置を示すブロック図である。
【図６】図５に示されたタイミングコントローラを詳しく示すブロック図である。
【図７】図６に示された水平極性制御部を詳しく示すブロック図である。
【図８】図５に示されたデータ駆動回路のソースドライブＩＣを詳しく示すブロック図である。
【図９】図８に示されたデジタル-アナログ変換器を詳しく示す回路図である。
【図１０】水平１ドットインバージョン形態を基準でデータ電圧の極性が変換される時第１しきい値以上のデータに対する極性カウントの一つの例を示す図である。
【図１１】図１０のようなデータパターンでデータ電圧の極性を水平１ドットインバージョン形態に変換する時第１しきい値以上のデータに対する極性カウントの一つの例を示す図である。
【図１２】本発明の実施形態に係る液晶表示装置の駆動方法を段階的に示す流れ図である。
【図１３】水平極性変換信号がロー論理である時発生される水平１ドットインバージョン形態のデータ電圧極性を示す図である。
【図１４】水平極性変換信号がハイ論理である時発生される水平２ドットインバージョン形態のデータ電圧極性を示す図である。
【符号の説明】
【００６０】
５０    液晶表示パネル
５１    タイミングコントローラ
５２    データ駆動回路
５３    ゲート駆動回路
５４    データライン
５５    ゲートライン
６１    データ処理部
６２    ゲート／データタイミング信号発生部
６３    水平極性制御部
７１    極性カウンター
７２    アンバランスラインカウンター
７３    アンバランス総合判定部
７４    水平極性変換信号発生部
９１    シフトレジスター
９２    データレジスター
９３    第１ラッチ
９４    第２ラッチ
９５    デジタル−アナログ変換器
９６    チャージシェア回路
９７    出力回路
１０１  Ｐ−デコーダー
１０２  Ｎ−デコーダー
１０３  マルチプレクサ
１０４  水平出力反転回路
【図１】
0005052475.tif 000002
【図２】
0005052475.tif 000003
【図３】
0005052475.tif 000004
【図４】
0005052475.tif 000005
【図５】
0005052475.tif 000006
【図６】
0005052475.tif 000007
【図７】
0005052475.tif 000008
【図８】
0005052475.tif 000009
【図９】
0005052475.tif 000010
【図１０】
0005052475.tif 000011
【図１１】
0005052475.tif 000012
【図１２】
0005052475.tif 000013
【図１３】
0005052475.tif 000014
【図１４】
0005052475.tif 000015