(57)【特許請求の範囲】
【請求項１】
ＰＷＭ信号を発生するＰＷＭ信号発生手段を有する半導体集積回路であって、
外部から前記ＰＷＭ信号より遅延して入力するパルス信号のパルス幅をカウントするカウンタと、
前記カウンタのカウンタ値を前記ＰＷＭ信号に同期して取り込むレジスタと、
外部から入力する前記パルス信号の源信号となるアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、を有し、
前記Ａ／Ｄ変換手段は、Ｕ相用、Ｖ相用、およびＷ相用として３組で構成され、
前記ＰＷＭ信号発生手段は、前記レジスタのレジスタ値と前記Ａ／Ｄ変換手段のＡ／Ｄ変換結果値とに基づいて前記ＰＷＭ信号を発生することを特徴とする半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路において、
前記カウンタと前記レジスタと前記Ａ／Ｄ変換手段は組になっており、少なくとも１組を有することを特徴とする半導体集積回路。
【請求項３】
請求項１に記載の半導体集積回路において、
前記カウンタは、カウントするパルス信号のレベルを選択可能とするレベル選択手段を有することを特徴とする半導体集積回路。
【請求項４】
請求項１に記載の半導体集積回路において、
前記Ａ／Ｄ変換手段は、前記Ａ／Ｄ変換手段内で入力されたアナログ信号を増幅するとともに、増幅ゲイン選択手段を有することを特徴とする半導体集積回路。
【請求項５】
請求項４に記載の半導体集積回路において、
前記増幅ゲイン選択手段は、増幅ゲインを１倍または偶数倍または１／偶数倍に設定することを特徴とする半導体集積回路。
【請求項６】
請求項１に記載の半導体集積回路において、
前記レジスタは、前記ＰＷＭ信号発生手段のキャリア信号に同期して前記カウンタのカウンタ値を取り込み、
前記Ａ／Ｄ変換手段は、前記ＰＷＭ信号発生手段のＰＷＭ信号に同期してＡ／Ｄ変換を開始することを特徴とする半導体集積回路。
【請求項７】
設定された時間データに従ってＰＷＭ信号を発生するＰＷＭ信号発生手段を有する半導体集積回路を用いたＰＷＭ信号出力装置であって、
前記半導体集積回路は、前記半導体集積回路の外部から前記ＰＷＭ信号より遅延して入力するパルス信号のパルス幅をカウントするカウンタと、前記カウンタのカウンタ値を前記ＰＷＭ信号に同期して取り込むレジスタと、前記半導体集積回路の外部から入力する前記パルス信号の源信号となるアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、電圧指令値を時間データに変換したＰＷＭ電圧指令時間値と前記ＰＷＭ信号発生手段に設定したＰＷＭ設定時間値と前記レジスタのレジスタ値と前記Ａ／Ｄ変換手段のＡ／Ｄ変換結果値とを記憶する記憶手段と、を備え、
所定の周期毎に実行される周期処理において、前記レジスタ値と前記Ａ／Ｄ変換結果値と前記ＰＷＭ電圧指令時間値と前記ＰＷＭ設定時間値とを用いて次回ＰＷＭ設定時間値を算出し設定し、
前記Ａ／Ｄ変換手段は、Ｕ相用、Ｖ相用、およびＷ相用として３組で構成されることを特徴とするＰＷＭ信号出力装置。
【請求項８】
請求項７に記載のＰＷＭ信号出力装置において、
前記Ａ／Ｄ変換結果値と基準直流電圧値との誤差電圧を求め、前記誤差電圧分を補償して電圧指令値を求めると共に、
前記レジスタ値から得られる前記パルス信号のパルス幅時間と前記ＰＷＭ設定時間値との誤差時間を求め、前記誤差時間と前記ＰＷＭ電圧指令時間値とから前記次回ＰＷＭ設定時間値を算出し設定することを特徴とするＰＷＭ信号出力装置。
【請求項９】
請求項７に記載のＰＷＭ信号出力装置において、
前記Ａ／Ｄ変換結果値と基準直流電圧値との誤差電圧を求め、前記誤差電圧分を補償して電圧指令値を求めると共に、
前記レジスタ値から得られる前記パルス信号のパルス幅時間と前記ＰＷＭ電圧指令時間値との誤差時間を求め、前記誤差時間と前記ＰＷＭ設定時間値とから前記次回ＰＷＭ設定時間値を算出し設定することを特徴とするＰＷＭ信号出力装置。
【請求項１０】
請求項７に記載のＰＷＭ信号出力装置において、
前記Ａ／Ｄ変換手段は、前記ＰＷＭ信号発生手段のＰＷＭ信号のレベルが変化するタイミングでＡ／Ｄ変換を開始し、それぞれのＡ／Ｄ変換結果値の差と前記電圧指令値から誤差電圧を求めることを特徴とするＰＷＭ信号出力装置。
【請求項１１】
請求項７に記載のＰＷＭ信号出力装置において、
前記Ａ／Ｄ変換手段は、連続的にＡ／Ｄ変換を行い、前記パルス信号が同レベルの時のＡ／Ｄ変換結果値の平均値と前記電圧指令値から誤差電圧を求めることを特徴とするＰＷＭ信号出力装置。
【請求項１２】
請求項７に記載のＰＷＭ信号出力装置において、
前記Ａ／Ｄ変換手段は、連続的にＡ／Ｄ変換を行い、Ａ／Ｄ変換結果毎にＡ／Ｄ変換結果値とＡ／Ｄ変換時間の積による微小面積を求め、前記微小面積により前記ＰＷＭ電圧指令時間値を算出することを特徴とするＰＷＭ信号出力装置。
【請求項１３】
設定された時間データに従ってＰＷＭ信号を発生するＰＷＭ信号発生手段を有する半導体集積回路と、直流電力を交流電力に変換する２つ以上のスイッチング素子から構成された電力変換回路と、を備えた電力変換制御装置であって、
前記半導体集積回路は、前記半導体集積回路の外部から前記ＰＷＭ信号より遅延して入力するパルス信号のパルス幅をカウントするカウンタと、前記カウンタのカウンタ値を前記ＰＷＭ信号に同期して取り込むレジスタと、前記半導体集積回路の外部から入力する前記パルス信号の源信号となるアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、を備え、
前記ＰＷＭ信号として予め決定したパターンの信号を出力し、その際の前記パルス信号のパルス幅時間と、ＰＷＭ設定時間値もしくはＰＷＭ電圧指令時間値との誤差時間を求め、前記誤差時間を前記２つ以上のスイッチング素子の遅れ時間値として記憶する記憶手段を有し、
前記Ａ／Ｄ変換手段は、Ｕ相用、Ｖ相用、およびＷ相用として３組で構成されることを特徴とする電力変換制御装置。
【請求項１４】
請求項１３に記載の電力変換制御装置において、
前記記憶手段に記憶したスイッチング素子の遅れ時間値から、スイッチング素子の異常を判定することを特徴とする電力変換制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調（ＰＷＭ変調）信号により制御される電力変換器のＰＷＭ信号発生技術に係り、特にデッドタイム及びスイッチング素子の遅れ等による印加電圧誤差を補償するＰＷＭ変調形電力変換器の制御装置に適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、電力変換器のＰＷＭ信号発生技術において、電力変換器をＰＷＭ制御する場合、電源間に直列に接続されたスイッチング素子のスイッチング遅れに起因する短絡を防止するために、ＰＷＭ信号にデッドタイムを付加することが必須である。しかしながら、このデッドタイムの影響で電力変換器の出力電圧が電圧指令値と不一致となると共に、負荷電流波形に歪を生じる原因となっている。
【０００３】
そこで、これらデッドタイムの影響を補償する方法として、電圧指令値に対して、予め設定した補償量を負荷電流極性に応じて補償する方式や、電力変換器の出力電圧をフィードバックして補償する方式など、多数の補償方法が提案されている。
【０００４】
上記の予め設定した補正量を補償する方式は、設定した補正量と実際のスイッチング素子の動作速度とのズレ等により誤差を生じ、正しい補償ができない。また、出力電圧をフィードバックして補償する方式としては、ハードウェアで実現する方式（例えば特許文献１）と、ソフトウェアで実現する方式（例えば特許文献２）が知られている。さらに、特許文献３などの技術も提案されている。
【特許文献１】特開２０００−３１２４８６号公報
【特許文献２】特開２００１−３５２７６４号公報
【特許文献３】特開２００６−１５８０６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のハードウェアで実現する方式、ソフトウェアで実現する方式の一例を、図１１〜図１３を用いて説明する。図１１〜図１３はいずれも本発明者が本発明の前提として検討したものであり、図１１はハードウェアで実現するモータ駆動装置の全体構成図、図１２は図１１の動作時のタイムチャート、図１３はソフトウェアで実現するモータ駆動装置のブロック図をそれぞれ示す。
【０００６】
図１１において、モータ駆動装置は、マイクロコンピュータ等を用いてＰＷＭ信号を出力するＰＷＭ信号発生部７、ＰＷＭ信号を増幅して、スイッチング素子９を駆動するドライブ回路２、直流電源に接続されるインバータ回路３、モータ４、インバータ回路３の相電圧のレベルを出力電圧パルス信号として出力する電圧検出回路５、ＰＷＭ信号発生部７から出力されるＰＷＭ信号と電圧検出回路５の出力電圧パルス信号からデッドタイム補償を行った補正ＰＷＭ信号を出力するデッドタイム補償回路６等で構成される。
【０００７】
図１２は、上記デッドタイム補償回路６で行われる動作を示したタイムチャート（一相（Ｕ相）分を示す）であり、キャリア信号である三角波と電圧指令を比較して作成されるＰＷＭ信号Ｕｒと、ＰＷＭ信号Ｕｒと電圧検出回路５から出力される出力電圧パルス信号Ｕｆの時間差をカウントするアップダウンカウンタ値（以下カウンタ値と呼ぶ）と、前記カウンタ値からデッドタイム補償を行った補正ＰＷＭ信号Ｕｐ，Ｕｎ（インバータの上アーム用信号Ｕｐと下アーム用信号Ｕｎ）と、電圧検出回路５から出力される出力電圧パルス信号Ｕｆを示し、（ア）において、本回路の起動がなされ、（イ）において、モータ４に流れる電流の極性が正から負に変わった状態を示している。
【０００８】
図１２の通り、デッドタイムやスイッチング素子９の遅れを補償して、ＰＷＭ信号Ｕｒと同じパルス幅Ｔｒの出力電圧パルス信号Ｕｆを得ることができる。
【０００９】
しかし、本方式はＰＷＭ信号Ｕｒに対して遅らせて補正ＰＷＭ信号Ｕｐ，Ｕｎを出力しているため、ＰＷＭ信号Ｕｒの位相と補正ＰＷＭ信号Ｕｐ，Ｕｎの位相にズレを生じ、また、このズレの関係が一定でない。言い換えると、ＰＷＭ信号発生部７で実際に出力されているＰＷＭ信号を管理できない。
【００１０】
モータ制御では、モータの回転子の位置（位相）を基準に電圧位相を計算して電圧を印加しているため、電圧位相が計算通りに出力されないと、この値も電圧誤差として現れてしまう。また、モータ電流をＰＷＭ信号のタイミングに同期させて検出する電流検出法では、ＰＷＭ信号Ｕｒに対して、実際に出力される補正ＰＷＭ信号Ｕｐ，Ｕｎのタイミングが異なる（一定でない）ため、上記のような電流検出法は困難である。また、インバータの出力相電圧はパルス信号でのみ取り扱われるため、主にスイッチング素子９での電圧降下による電圧誤差は補償できない。さらに、上記ハード回路が必要であり、外部回路の増加、コスト増加は避けられない。
【００１１】
上記ハードウェアで実現する方式に対して、図１３に示すソフトウェアで実現する方式では、上記に示す問題点は無い。本方式は、図１３に示すように電流制御ループの内側に電圧制御ループを入れて、相電圧が電圧指令値通りになるように制御する方式であり、ソフトウェアで行っているため、出力するＰＷＭ信号のタイミングを管理できる。
【００１２】
しかし、本方式はＰＷＭ信号出力処理に大変大きな演算負荷が掛かり、汎用的で安価なマイクロコンピュータ等では容易に実現できない。また、上記電圧制御にはＰＩ制御を用いており、このゲイン調整等も必要になる。
【００１３】
以上のように、従来のハードウェアで実現する方式、ソフトウェアで実現する方式における問題点は、出力したＰＷＭ信号に対して実際に印加される補正ＰＷＭ信号のタイミングが異なり、また、そのタイミングが一定でないことにより、デッドタイム補償を行った時のＰＷＭ信号のタイミング管理ができないことと、外部回路の増加に伴うコスト増加及び、ソフトウェア処理の演算負荷の増加である。また、前記特許文献３の技術においても、主にスイッチング素子での電圧降下による電圧誤差は補償できないことが分かった。
【００１４】
そこで、本発明は、これらの課題を解決し、主にスイッチング素子での電圧降下による電圧誤差の補償と同時にＰＷＭ信号のスイッチングタイミングを管理でき、ソフト演算負荷の増減及びハード回路の追加部分を最小限に抑えることができるＰＷＭ変調形電力変換器の制御技術を提供することを目的とするものである。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
すなわち、代表的なものの概要は、ＰＷＭ信号を発生するＰＷＭ信号発生手段を有する半導体集積回路に、外部からＰＷＭ信号より遅延して入力するパルス信号のパルス幅をカウントするカウンタと、カウンタのカウンタ値をＰＷＭ信号に同期して取り込むレジスタと、外部から入力するパルス信号の源信号となるアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段とを備える。
【００１８】
さらに、電圧指令値を時間データに変換したＰＷＭ電圧指令時間値とＰＷＭ信号発生手段に設定したＰＷＭ設定時間値とレジスタのレジスタ値とＡ／Ｄ変換手段のＡ／Ｄ変換結果値とを記憶する記憶手段を備え、電力変換器の出力電圧の電圧レベルを出力電圧パルス信号として検出するレベル検出手段を用いて、出力電圧パルス信号を半導体集積回路に外部パルス信号として与え、また、電力変換器の出力電圧値を半導体集積回路内のＡ／Ｄ変換手段でデジタル信号に変換し、周期毎に実行される周期ソフトウェア処理において、レジスタ値とＡ／Ｄ変換結果値とＰＷＭ電圧指令時間値とＰＷＭ設定時間値とを用いて、次回のＰＷＭ設定時間値を算出し設定することにより実現できる。
【００１９】
ここで、周期処理はＰＷＭ信号発生手段のキャリア周期に同期して実行され、カウンタとレジスタとＡ／Ｄ変換手段は組になっており、少なくとも１組を有する。
【００２０】
また、カウンタはカウントするパルス信号のレベル（「Ｈｉ」または「Ｌｏｗ」）を選択可能とすることにより任意のレベルをカウントできる。
【００２１】
Ａ／Ｄ変換手段は、内部において入力されたアナログ信号を増幅する回路も備えており、源信号または増幅後の信号の内、選択した信号をＡ／Ｄ変換する。この時、増幅回路の増幅ゲインは偶数倍もしくは１／偶数倍に設定する。
【００２２】
上記、次回のＰＷＭ設定時間値の算出方法は、次の２段階で行う。まず、Ａ／Ｄ変換結果値を基に基準直流電圧値との誤差電圧を求め、誤差電圧分を加算した電圧指令値を作成する。次に、レジスタ値から得られるパルス信号のパルス幅時間とＰＷＭ設定時間値との誤差を求め、その誤差とＰＷＭ電圧指令時間値とから次回のＰＷＭ設定時間値を算出する。または、パルス幅時間とＰＷＭ電圧指令時間値との誤差を求め、その誤差とＰＷＭ設定時間値とから次回のＰＷＭ設定時間値を算出する方法もある。
【００２３】
また、ＰＷＭ信号出力装置とともに、直流電力を交流電力に変換する２つ以上のスイッチング素子から構成された電力変換回路を備えた際に、ＰＷＭ信号として予め決定したパターンの信号を出力し、その際のパルス幅時間とＰＷＭ設定時間値もしくはＰＷＭ電圧指令時間値とから誤差時間を求め、２つ以上のスイッチング素子の遅れ時間として記憶する記憶手段を有することにより、スイッチング素子の異常を判定することができる。
【００２４】
上記のように、ハードウェア回路で行う部分とソフトウェア処理で行う部分を切り分けることにより、半導体集積回路の汎用性を維持するとともに、演算負荷の軽減を行いながらデッドタイム補償を実現している。これにより、外部回路の追加は必要最小限になり、ＰＷＭ信号のタイミング管理が可能となり、演算負荷も軽減できる。
【００２５】
さらに、ＰＷＭ信号発生手段を有する半導体集積回路を用いたＰＷＭ信号出力装置や、ＰＷＭ信号発生手段と半導体集積回路及びレベル検出手段とその源信号を半導体集積回路に入力する手段を有する電力変換制御装置等にも適用できる。
【発明の効果】
【００２６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２７】
すなわち、代表的なものによって得られる効果は、処理速度の必要なカウンタ機能とその値を取り込むレジスタ機能及び電力変換器の出力電圧値をＡ／Ｄ変換する機能を半導体集積回路のハードウェア回路で備え、電圧誤差の補償およびＰＷＭタイマへの設定処理をソフトウェア処理で行うことにより、主にスイッチング素子での電圧降下による電圧誤差の補償と同時にＰＷＭ信号のスイッチングタイミングを管理でき、ソフト演算負荷の増加及びハード回路の追加部分を最小限に抑えることができる。よって、簡単な回路構成及びソフトウェア処理で出力電圧補償およびデッドタイム補償が可能となる。
【００２８】
また、代表的なものによって得られる他の効果は、半導体集積回路の汎用性が維持でき、安価な半導体集積回路として実現できる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３０】
＜実施の形態１＞
本実施の形態では、ＰＷＭ設定時間を小さくするとＰＷＭ信号の上アーム側の通流率が増加するＰＷＭタイマの設定で、出力電圧パルス信号の「Ｈｉ」レベルが上アーム側オン期間であって、この「Ｈｉ」レベルをカウントする場合を例として示す。これを第１のケースと呼ぶ。
【００３１】
先ず、本発明に係わる電力変換制御装置の実施の形態１について説明する。図１に、電力変換制御装置であるモータ駆動装置の全体構成図を示す。本実施の形態のモータ駆動装置（電力変換制御装置）は、マイクロコンピュータ（半導体集積回路）を用いた制御回路（ＰＷＭ信号出力装置）１と、制御回路１から出力されるＰＷＭ信号を増幅して後述のインバータ回路３のスイッチング素子９を駆動するドライブ回路２と、スイッチング素子９からなるインバータ回路（電力変換回路）３と、モータ４と、インバータ回路３の出力電圧のレベルを出力電圧パルス信号として出力すると共に出力電圧値を相電圧信号として出力する電圧検出回路５等で構成される。インバータ回路３には直流電圧Ｅｄｃが印加されている。
【００３２】
図２に、前記電圧検出回路５の回路構成図（一相（Ｕ相）分）を示す。電圧検出回路５は、抵抗５１〜５４と、コンパレータ５５等から構成され、直流電圧Ｅｄｃと端子電圧を比較して出力電圧パルス信号Ｕｆを出力すると共に出力電圧信号Ｕａを出力している。
【００３３】
図３に、前記制御回路１内に備えてあるＰＷＭタイマユニット（ＰＷＭ信号発生手段）１００の概略内部構成図を示す。ＰＷＭタイマユニット１００は、ＰＷＭ設定時間レジスタ１０１と、ＰＷＭ設定時間レジスタ１０１の値を基に三角波キャリア信号と比較して六相の相補ＰＷＭ信号２０２を出力するＰＷＭタイマ１０２と、外部端子より入力される出力電圧パルス信号２０３の出力電圧パルス幅をカウントするカウンタ１０３Ａと前記カウンタ１０３Ａの値をＰＷＭタイマ１０２からのトリガ信号２０１に従って取り込むレジスタ１０３Ｂからなる出力電圧パルス幅カウントユニット１０３と、外部端子より入力される相電圧信号（アナログ信号）２０４をＡ／Ｄ変換制御回路１０４Ａでデジタル信号に変換しそのＡ／Ｄ変換結果を格納するレジスタ１０４ＢからなるＡ／Ｄ変換手段１０４と、ユーザプログラム等を保存するＲＯＭ１０５等で構成される。
【００３４】
カウンタ１０３Ａは、カウントするパルス信号のレベルを選択可能とするレベル選択手段を有する。
【００３５】
レジスタ１０３Ｂは、キャリア信号に同期してカウンタ１０３Ａのカウンタ値を取り込み、取り込む周期を選択可能とする取り込み周期選択手段等の機能を有する。
【００３６】
Ａ／Ｄ変換手段１０４は、出力電圧パルス信号２０３のレベルが変わるタイミング、相補ＰＷＭ信号２０２のレベルが変わるタイミング等をトリガとしてＡ／Ｄ変換を開始する。なお、Ａ／Ｄ変換手段１０４が連続的にＡ／Ｄ変換を行うのも有効である。
【００３７】
図４に、前記Ａ／Ｄ変換手段１０４の内部構成図（一相（Ｕ相）分を示す）を示す。入力された相電圧信号Ｕａは、そのままもしくは増幅器を通して増幅ゲイン選択手段３０２に入力される。入力される信号は、本実施の形態においては４種類（そのままの信号（１倍）、増幅ゲイン２の増幅器３０１Ａを通した信号（２倍）、増幅ゲイン４の増幅器３０１Ｂを通した信号（４倍）、増幅ゲイン１／２の増幅器３０１Ｃを通した信号（１／２倍））である。増幅器のゲインは、半導体集積回路への実装を考慮すると偶数倍または１／偶数倍が好ましいが、他の増幅ゲインでももちろん良い。増幅ゲイン選択手段３０２は、増幅ゲイン設定レジスタ３０３の設定にしたがって、複数の入力値から所望の入力値をＡ／Ｄ変換制御手段３０４に出力する。Ａ／Ｄ変換制御手段３０４では、入力されたアナログ信号をデジタル信号に変換し、その結果をレジスタ１０４Ｂに格納する。
【００３８】
制御回路１内には、ＰＷＭタイマユニット１００のほかに、図示しないが、ＣＰＵやＲＡＭ（記憶手段）等のマイクロコンピュータを構成する通常の機能ブロックを含む。このＲＯＭには、電圧指令値を時間データに変換したＰＷＭ電圧指令時間値、ＰＷＭタイマユニット１００に設定したＰＷＭ設定時間値、レジスタ１０３Ｂのレジスタ値、Ａ／Ｄ変換手段１０４のＡ／Ｄ変換結果値などを記憶する。
【００３９】
ここで、本実施の形態では、カウンタ１０３Ａはアップカウンタとして設定されているが、ダウンカウンタとして設定しても問題はない。この時は、後述する出力電圧パルス幅Ｔｆ演算が異なる。
【００４０】
また、ＰＷＭ設定時間レジスタ１０１、出力電圧パルス幅カウントユニット１０３、及びＡ／Ｄ変換手段１０４は、Ｕ相，Ｖ相，Ｗ相用として３組の構成となっている。
【００４１】
レジスタ１０３Ｂへのカウンタ値の取り込み周期は、トリガ信号２０１によって決定され、三角波キャリア信号の山、谷、及び山谷両方の３種類から選択可能である。本実施の形態では山谷両方に設定した。また、カウンタ１０３Ａのクロックも選択可能である。ただし、上記クロックはＰＷＭタイマ１０２のクロックと同一もしくは偶数倍あるいは１／偶数倍に設定することが望ましい。
【００４２】
また、実際のＰＷＭタイマユニット１００では、各種の設定レジスタやデッドタイム用時間設定レジスタ等、多数のレジスタで構成されているが、本実施の形態では省略している。
【００４３】
図５に、図３で示したＰＷＭタイマユニット１００を用いて実現するデッドタイム補償方法の概略フローチャートを示す。本処理（ステップ（イ）〜（リ））は、ＰＷＭキャリア信号周期で起動がかかる割込み発生手段による割込み処理である。本実施の形態では谷割込み処理で記載している。このデッドタイム補償方法における各処理は、マイクロコンピュータを構成するＣＰＵにより実行される制御プログラムに基づいて制御される。また、以下で説明する処理は各相分行う必要があるが、全て同じ処理であるため、ここでは一相（Ｕ相）分についてのみ説明する。
【００４４】
ステップ（イ）では、インバータ回路３が出力する三相の電圧指令値の算出を行う。三相の電圧指令値の算出方法は各種知られているため、ここでは省略する。
【００４５】
ステップ（ロ）では、インバータの出力電圧の誤差電圧を求める。相補ＰＷＭ信号を作成する際、インバータ回路３に接続された直流電圧Ｅｄｃがそのままインバータから出力されているとしている。しかし、実際にはスイッチング素子９による電圧降下などによって、直流電圧Ｅｄｃよりも小さくなっている。そこで、上下それぞれのスイッチング素子９がＯＮしているときのインバータ出力電圧値を検出し、インバータから出力されている実際の相電圧を求め、出力電圧の誤差電圧を求める。演算式は次の通りでる。
【００４６】
ΔＶｏｎ＝Ｅｄｃ−（Ｖａｕ−Ｖａｌ）  ・・（１）
ここで、
ΔＶｏｎ：基準直流電圧値との誤差電圧電圧値
Ｅｄｃ：基準直流電圧値
Ｖａｕ：上アームがオンしているときのインバータ出力電圧値
Ｖａｌ：下アームがオンしているときのインバータ出力電圧値
である。
【００４７】
ステップ（ハ）では、ステップ（ロ）で求めた誤差電圧を用いて次式の通りに電圧指令値の補正を行う。
【００４８】
Ｖ＊＊＝Ｖ＊＋ΔＶｏｎ  ・・（２）
ここで、
Ｖ＊：電圧指令値（ステップ（イ）で算出）
Ｖ＊＊：補償後の電圧指令値
である。
【００４９】
ステップ（ニ）では、ＰＷＭ設定時間レジスタ１０１に設定した時間データから誤差時間演算用のＰＷＭ設定時間Ｔｓｅｔ（ｉ）データの算出を行う。ここでは、実際にＰＷＭ設定時間レジスタ１０１に設定した現在値と前回割込み時の設定値（前回処理時にＲＡＭに退避しておく）の平均値を算出する。そして、現在値を次回演算時に使用する前回値としてＲＡＭに保持しておく。
【００５０】
ここで、平均値を求めているが、これはＰＷＭ設定時間レジスタ１０１に設定しても実際にＰＷＭタイマ１０２に反映され出力されるまでに半周期のズレがあるためである。言い換えると、設定値を変更した周期では、前回設定値と今回設定値のＰＷＭ信号が半分ずつ出力されるためである。なお、ＰＷＭ設定時間データを設定した瞬間にＰＷＭタイマ１０２にデータが反映される場合は、平均値を演算する必要はなく、現在値で良い。
【００５１】
ステップ（ホ）では、ステップ（ハ）で算出した、補償後の電圧指令値より時間換算値であるＰＷＭ電圧指令時間Ｔｃの算出を行う。ここでは、ＰＷＭキャリア周波数とＰＷＭタイマ１０２のクロック周波数の関係から、電圧指令に相当する時間データを算出する。
【００５２】
ステップ（ヘ）では、出力電圧パルス幅時間Ｔｆを算出する。
【００５３】
ステップ（ト）では、誤差時間ΔＴを、ステップ（チ）では、ＰＷＭ設定時間レジスタ１０１に設定する設定時間Ｔｓｅｔ（ｉ＋１）を演算する。
【００５４】
ここで、上記ステップ（ト）および（チ）の演算方法は、ＰＷＭタイマ１０２の設定及び測定する出力電圧パルス信号のレベル設定によって異なる。
【００５５】
具体的には、ＰＷＭ設定時間の大小と例えば上アーム側通流率の大小の関係、及び、出力電圧パルス信号のレベルと上アーム側もしくは下アーム側オン期間の関係で４種類の組合せがある。
【００５６】
本実施の形態では、第１のケースとして、ＰＷＭ設定時間を小さくするとＰＷＭ信号の上アーム側の通流率が増加するＰＷＭタイマの設定で、出力電圧パルス信号の「Ｈｉ」レベルが上アーム側オン期間であって、この「Ｈｉ」レベルをカウントする場合、ＰＷＭ設定時間レジスタに設定される時間データはＰＷＭの上アーム側オンの時間に相当し、出力電圧パルス信号カウンタ値はＰＷＭの上アーム側のオン時間をカウントしている。そこで、上記内容を考慮して上記ステップ（ト）および（チ）の演算を行う必要がある。下記に、演算の一例を示す。ここで、ＰＷＭ電圧指令時間は上アーム側のオン時間を算出しているものとする。
【００５７】
本実施の形態の設定である第１のケースとしては、
ΔＴ（ｉ）ｏｎ＝Ｔｃ（ｉ＋１）ｏｎ−Ｔｆ（ｉ）ｏｎ  ・・（３）
Ｔｓｅｔ（ｉ＋１）ｏｆｆ＝Ｔｓｅｔ（ｉ）ｏｆｆ−ΔＴ（ｉ）ｏｎ  ・・（４）
もしくは、
ΔＴ（ｉ）ｏｎ＝［１−Ｔｓｅｔ（ｉ）ｏｆｆ］−Ｔｆ（ｉ）ｏｎ  ・・（５）
Ｔｓｅｔ（ｉ＋１）ｏｆｆ＝Ｔｃ（ｉ＋１）ｏｎ＋ΔＴ（ｉ）ｏｎ  ・・（６）
ここで、
ΔＴ（ｉ）ｏｎ：誤差時間（上アーム側オン時間ベース）
Ｔｃ（ｉ＋１）ｏｎ：更新後のＰＷＭ電圧指令時間値（上アーム側オン時間ベース）
Ｔｆ（ｉ）ｏｎ：出力電圧パルス幅時間値（上アーム側オン時間ベース）
Ｔｓｅｔ（ｉ）ｏｆｆ：ＰＷＭ設定時間値（上アーム側オフ時間ベース）
Ｔｓｅｔ（ｉ＋１）ｏｎ：更新するＰＷＭ設定時間値（上アーム側オフ時間ベース）
で演算できる。
【００５８】
第２のケースとして、ＰＷＭタイマ設定は上記と同じで、出力電圧パルス信号の「Ｌｏｗ」レベルをカウントする場合がある。第３のケースとして、第１と第２のケースとは反対に、ＰＷＭ設定時間を小さくするとＰＷＭ信号の上アーム側の通流率が減少するＰＷＭタイマの設定で、出力電圧パルス信号の「Ｈｉ」レベルが上アーム側オン期間であって、この「Ｈｉ」レベルをカウントする場合がある。第４のケースとして、ＰＷＭタイマ設定は第３のケースと同じで、出力電圧パルス信号の「Ｌｏｗ」レベルが下アーム側オン期間であって、この「Ｌｏｗ」レベルをカウントする場合がある。以上のような、ＰＷＭタイマの設定と出力電圧パルス信号を測定するレベル及びＰＷＭ電圧指令時間値により、様々な組合せの演算方法があるが、いずれも加減算のみで行うことができ、複雑な演算処理は無い。言い換えると、演算負荷が少なく、安価な汎用マイコンでも実現が容易である。また、ＰＷＭタイマの設定や出力電圧パルス信号の測定レベルなどはシステムの構成が決まれば固定されるものであり、動作中の変更は無く、演算方法は１つに決定できる。
【００５９】
ここで、本実施の形態は第１のケースで設定しているので、ステップ（ト）では、式（５）に従ってステップ（ニ）で算出した設定時間からステップ（ヘ）で算出した出力電圧パルス幅時間Ｔｆを減算し誤差時間ΔＴを算出する。または、式（３）に従って、ステップ（ホ）で算出したＰＷＭ電圧指令時間Ｔｃからステップ（ヘ）で算出した出力電圧パルス幅時間Ｔｆを減算し誤差時間ΔＴを算出しても良い、この場合は、次のステップ（チ）の演算が異なる。
【００６０】
ステップ（チ）では、式（６）に従ってステップ（ト）で算出された誤差時間ΔＴとステップ（ホ）で算出したＰＷＭ電圧指令時間ＴｃからＰＷＭ設定時間レジスタ１０１に設定する設定時間を算出する。または式（４）に従って、ステップ（ト）で算出された誤差時間ΔＴとステップ（ニ）で算出したＰＷＭ設定時間からＰＷＭ設定時間レジスタ１０１に設定する設定時間を算出する。
【００６１】
ステップ（リ）では、ステップ（チ）で算出した設定時間をＰＷＭ設定時間レジスタ１０１に設定する。
【００６２】
図６に、上記デッドタイム補償方法の動作時のタイムチャートを示す。ＰＷＭ発生用の三角波キャリア信号はデッドタイム時間間隔だけ異なる三角波が二つあるダブルキャリア方式で記載している。さらに、考察用にデッドタイムを付加しない場合の波形を得るためにダブルキャリアの中心に三角波信号（点線）を記載している。
【００６３】
図６は、上から、誤差電圧補償後の電圧指令値を基に算出されるＰＷＭ電圧指令時間値Ｔｃ（一点鎖線）、電圧指令値を基に算出されるＰＷＭ電圧指令時間値Ｔｃ０（点線）、実際に三角波と比較されるＰＷＭ設定時間値Ｔｓｅｔ（実線）、ダブルキャリアの三角波、前記ＰＷＭ電圧指令時間値Ｔｃ０と前記基準三角波信号を比較して得られる本来出力したい基準ＰＷＭ信号Ｕ００（点線）、前記ＰＷＭ電圧指令時間値Ｔｃと前記基準三角波信号を比較して得られる誤差電圧補償後ＰＷＭ信号Ｕ０（一点鎖線）、前記ＰＷＭ設定時間値Ｔｓｅｔと前記ダブルキャリア信号と比較して得られる実際に出力される上アームＰＷＭ信号Ｕｐ、下アームＰＷＭ信号Ｕｎ、前記電圧検出回路５から得られる出力電圧パルス信号Ｕｆ、上記出力電圧パルス信号の「Ｈｉ」レベルパルス幅をカウントするカウンタ値と、ソフトウェア処理及びＰＷＭタイマへの実際の反映タイミングを合わせて記載している。
【００６４】
上記カウンタ値のレジスタへの取り込みタイミングはＰＷＭキャリアの山谷両方の周期に設定している。また、ＰＷＭタイマはＰＷＭキャリアの谷周期割込み処理で設定値の演算及びレジスタへの設定などを行い、ＰＷＭキャリアの山周期で実際に三角波信号と比較されるレジスタに反映される設定とした。
【００６５】
なお、誤差電圧の補償とパルス幅の調整は同時に行われるが、本説明においては、それぞれについて説明する。
【００６６】
まず、タイミング（１）から（４）においてパルス幅の調整について説明する。説明の都合上、この間における直流電圧値は理想的な値（つまり基準直流電圧値Ｅｄｃ）であり変動はないものとする。つまり、本来出力したい基準ＰＷＭ信号Ｕ００と誤差電圧補償後ＰＷＭ信号Ｕ０は等しくなっている。この間においては、基準ＰＷＭ信号Ｕ００と電圧指令値を基に算出されるＰＷＭ電圧指令時間値Ｔｃ０の図示は省略する。
【００６７】
タイミング（１）以前は、モータ電流極性が正でインバータ出力電圧は上アームＰＷＭ信号Ｕｐに従っており、既に電圧誤差及びデッドタイムやスイッチング素子の遅れ等の補償がなされ、本来出力したい基準ＰＷＭ信号Ｕ００のパルス幅時間Ｔｃ０および誤差電圧補償後ＰＷＭ信号Ｕ０のパルス幅時間Ｔｃと、出力電圧パルス信号Ｕｆのパルス時間幅Ｔｆ（０１）が等しくなっている状態を示している。ここで、タイミング（１）でモータ電流の極性が正から負に変化すると、インバータ出力電圧は下アームＰＷＭ信号Ｕｎに従うことになり、タイミング（１）以降、出力電圧パルス信号Ｕｆのパルス時間がデッドタイム分増加する。
【００６８】
タイミング（２）では、図５で説明した処理が行われ、設定時間Ｔｓｅｔ（３）を算出し設定する。
【００６９】
具体的には、先ず、図５のステップ（ニ）に示す通り、現在の設定時間データを算出する。図６では、前回割込み周期であるタイミング（１）時の設定時間データＴｓｅｔ（１）と今回割込み周期であるタイミング（２）時点の設定時間データＴｓｅｔ（２）の平均値を算出し、これを現在の設定時間データＴｓｅｔ（１２）とする。タイミング（２）時点では設定時間データに変化がないので、平均値を算出しても同じ値である。
【００７０】
次に、図５のステップ（ホ）に示す通り、電圧指令値よりＰＷＭ電圧指令時間Ｔｃを算出する。図６では、Ｔｃ（２）である。本実施の形態の場合、電圧指令値は一定のため、同じ値である。
【００７１】
次に、図５のステップ（ヘ）に示す通り、出力電圧パルス幅Ｔｆを算出する。図６では、タイミング（２）時にカウンタから取り込んだレジスタ値Ｄからタイミング（１）時にＲＡＭに保存しておいたレジスタ値Ｂを差し引き、出力電圧パルス幅Ｔｆ（１２）を算出する。カウンタ値Ｃもレジスタに自動的に取り込まれるが、今回の演算方法では使用しない。
【００７２】
次に、図５のステップ（ト）では、図５で説明した通り、演算方法が２種類あるが、式（１）に従った場合、ＰＷＭ電圧指令時間Ｔｃ（２）から出力電圧パルス幅Ｔｆ（１２）を減算し、誤差時間ΔＴ（１２）を求める。上記で式（１）に従ったため、図５のステップ（チ）では、式（２）に従い、上記で算出した設定時間データＴｓｅｔ（１２）から上記で算出した誤差時間ΔＴ（１２）を減算し、設定時間Ｔｓｅｔ（３）を算出する。この値は、図５のステップ（リ）に示すように、ＰＷＭタイマのレジスタに設定する。ここで、図５で説明した式（３），（４）に従った場合の動作については説明を省略するが、同様の方法で演算可能である。
【００７３】
上記で設定した設定時間Ｔｓｅｔ（３）は、実際には図６のタイミング（２Ａ）の時点で反映され、その時ＰＷＭ信号が変化する。このため、タイミング（２）からタイミング（３）の期間の設定時間データは設定時間データＴｓｅｔ（２）と設定時間データＴｓｅｔ（３）の平均値が正しい値となる。ここで、例えば上記を無視してタイミング（２Ａ）時点で設定時間データＴｓｅｔ（３）を用いて次回設定時間データＴｓｅｔ（４）を算出すると、図６に示すようにタイミング（３）からタイミング（４）の期間でＰＷＭ電圧指令時間値Ｔｃと出力電圧パルス幅Ｔｆ（３４）は一致せず、若干の誤差を生じる。しかし、この方法でも最終的には一致する。言い換えると、電圧指令値が頻繁に変化しないシステムでは平均値を算出しなくても十分可能であるが、電圧指令値が時々刻々と変化するシステムでは平均値を算出することが望ましい。なお、ＰＷＭ電圧指令時間値Ｔｃは演算周期毎に演算されるため、平均化は必要ない。
【００７４】
以上の演算を行うことにより、タイミング（１）からタイミング（３）の期間では誤差電圧補償後ＰＷＭ信号Ｕ０と出力電圧パルス信号Ｕｆは等しくならないが、次のタイミング（３）からタイミング（４）の期間では本来出力したい基準ＰＷＭ信号Ｕ００と出力電圧パルス信号Ｕｆが等しくなり、電流の極性が変化してもＰＷＭ信号が補正され、出力したい電圧値が出力できるようになる。
【００７５】
次に、タイミング（４）から（５）において電圧補正の手順について説明する。説明の都合上、この間においては電流極性の変化などスイッチングタイミングの変更はないものとし、パルス幅調整について説明は省略する。
【００７６】
まず、図５のステップ（ロ）に示す通り、誤差電圧を算出する。後述するタイミングで相電圧検出を行い、上下それぞれのスイッチング素子がＯＮしているときのインバータ出力電圧値の差と基準直流電圧値との差を用いて、誤差電圧を求める。
【００７７】
次に、図５のステップ（ハ）に示す通り、補償後の電圧指令値を求める。この補償後の電圧指令値は、ステップ（ニ）からステップ（リ）の処理を行い、実際には図６のタイミング（４Ａ）の時点で反映される。この結果、スイッチング素子による電圧降下等に起因する電圧誤差の分だけ、基準ＰＷＭ信号に対して誤差電圧補償後ＰＷＭ信号Ｕ０の幅が広くなる。
【００７８】
相電圧検出のタイミングは、Ａ／Ｄ変換手段１０４の動作によっていくつか考えられる。例えば、上アームがオンしているときの相電圧および下アームがオンしているときの相電圧をそれぞれ１回ずつＡ／Ｄ変換を行う場合は、図７の様に上アームＰＷＭ信号Ｕｐに同期してＡ／Ｄ変換を行うことで上アームがオンしているときの出力相電圧を検出し、谷のタイミングに同期してＡ／Ｄ変換を行うことで下アームがオンしているときの出力相電圧を検出する。
【００７９】
一方、図８に、Ａ／Ｄ変換手段１０４を連続的に動作させる場合を示す。パルス信号Ｕｆが「Ｈｉ」の時のＡ／Ｄ変換結果の平均値を上アームがオンしているときの相電圧とし、パルス信号Ｕｆが「Ｌｏｗ」の時のＡ／Ｄ変換結果の平均値の値を下アームがオンしているときの相電圧とする。
【００８０】
また、Ａ／Ｄ変換手段１０４を連続的に動作させる場合については、微少時間の面積を求め、その面積の積算により電圧補正を行う事もできる。この場合、図５のステップ（ホ）でのＰＷＭ電圧指令時間値Ｔｃの求め方が変わる。先ずステップ（ロ）において、微少時間の面積ΔＶ（Ｎ）を下式により求める。
【００８１】
ΔＶ（Ｎ）＝（Ｖ（Ｎ）＋Ｖ（Ｎ＋１））／２×ΔＴａｄ  ・・（７）
ここで、
ΔＶ（Ｎ）：Ｎ番目とＮ＋１番目のＡ／Ｄ変換トリガで検出した相電圧の微少面積
Ｖ（Ｎ）：Ｎ番目のＡ／Ｄ変換トリガで検出した相電圧値のＡ／Ｄ変換結果
Ｖ（Ｎ＋１）：Ｎ＋１番目のＡ／Ｄ変換トリガで検出した相電圧値のＡ／Ｄ変換結果
ΔＴａｄ：Ａ／Ｄ変換間隔
である。
【００８２】
次に、ステップ（ハ）において、この微少面積をＰＷＭキャリア１周期分積算し、ＰＷＭキャリア１周期中にインバータから出力された電圧値Ｖｓｕｍを求める。
【００８３】
その後、ステップ（ニ）において、この電圧値Ｖｓｕｍとステップ（イ）で算出した電圧指令値を基に算出されるＰＷＭ電圧指令時間値Ｔｃ０を用いて、ＰＷＭ電圧指令時間値Ｔｃは次式の様に求められる。
【００８４】
Ｔｃ＝Ｔｃ０＋（Ｅｄｃ×Ｔｃ０−Ｖｓｕｍ）／Ｅｄｃ  ・・（８）
ここで、
Ｅｄｃ：直流電圧の電圧値
である。
【００８５】
つまり、誤差電圧分だけＰＷＭ電圧指令時間値が大きくなったことによりインバータから出力される電圧が大きくなる。
【００８６】
以上の実施の形態を用いることにより、インバータ回路のデッドタイム及びスイッチング素子の遅れを補償し、電圧誤差を防止できモータ電流の歪を無くすことができる。また、本実施の形態は、処理速度が必要な出力電圧パルス幅時間測定はマイクロコンピュータ内蔵のカウンタ機能及びレジスタ機能及びＡ／Ｄ変換機能を使用し、ＰＷＭ信号のタイミング等を管理する必要がある部分はソフトウェア処理で行うことにより、主にスイッチング素子での電圧降下による電圧誤差の補償と同時に柔軟なデッドタイム補償が実現でき、汎用性の高いシステムを実現できる。言い換えると、ハードウェア処理とソフトウェア処理を上手く切り分けることで、汎用性を落とさないマイクロコンピュータを実現し、さらに、スイッチングタイミングを管理できるデッドタイム補償が実現できる。
【００８７】
以上の実施の形態では、第１のケースについて式（３），（４）もしくは式（５），（６）に従って例を示したが、第２のケース、第３のケース、第４のケースにも適用可能である。さらに、出力電圧パルス信号の「Ｈｉ」レベルもしくは「Ｌｏｗ」レベルと上アーム側オンもしくは下アーム側オンの関係が逆でも適用可能である。
【００８８】
＜実施の形態２＞
本発明に係わる電力変換制御装置（モータ駆動装置）の実施の形態２について、図９と図１０を用いて各相のスイッチングスピードのバラツキ測定および故障診断について説明する。
【００８９】
本実施の形態では、ＰＷＭ設定時間を小さくするとＰＷＭ信号の上アーム側の通流率が増加するＰＷＭタイマの設定で、出力電圧パルス信号の「Ｈｉ」レベルが上アーム側オン期間であって、この「Ｈｉ」レベルをカウントする場合、ＰＷＭ設定時間レジスタに設定される時間データはＰＷＭの上アーム側オンの時間に相当し、出力電圧パルス信号カウンタ値はＰＷＭの上アーム側のオン時間をカウントしている。また、カウンタ値のレジスタへの取り込みタイミングはＰＷＭキャリアの山谷両方の周期に設定している。
【００９０】
図９に、スイッチングスピードのバラツキ測定方法の概略フローチャートを示す。
【００９１】
ステップ（Ａ）にて、次式の様に三相の電圧指令値を作成する。
【００９２】
Ｖｕ＊＝Ｖｍ  ・・（９）
Ｖｖ＊＝−Ｖｕ＊／２  ・・（１０）
Ｖｗ＊＝−Ｖｕ＊／２  ・・（１１）
ここで、
Ｖｍ：測定用電圧指令値
である。
【００９３】
上式のように三相電圧指令値を与えた場合、各相の電圧指令値および基準ＰＷＭパルス信号の波形は図１０のタイムチャートの通りとなる。図１０の期間Ａの時は、Ｕ相の上アームのスイッチング素子のみがオンし、Ｕ相の電流極性は正である。この時のパルス幅時間を測定し、記憶しておく。なお、図１０では、タイミング（８）時にカウンタから取り込んだレジスタ値Ｒからタイミング（７）時にＲＡＭに保存しておいたレジスタ値Ｐを差し引き、出力電圧パルス幅時間を測定する。ここまでのステップ（Ｂ）からステップ（Ｅ）までの処理は、前記実施の形態１で示した図５のステップ（ロ）からステップ（ヘ）と同様である。
【００９４】
その後、ステップ（Ｆ）で、誤差時間ΔＴを求めるが、この方法は前記実施の形態１で示した図５のステップ（ト）と同じであるため、説明は省略する。誤差時間ΔＴはＲＡＭに保存しておく。
【００９５】
次に、ステップ（Ｇ）では、全ての相のスイッチングスピードを測定したかを判定する。測定していなければ、ステップ（Ａ）から同様の処理を各相に対して行う。ここで、さらに測定電圧として−Ｖｍを与え、この時の出力電圧パルス信号の「Ｌｏｗ」レベルをカウントしてパルス幅時間を測定すると、下アームのスイッチング特性が得られる。
【００９６】
各相の誤差時間を遅れ時間値として記憶できたら、ステップ（Ｈ）の異常判定処理に進む。ステップ（Ｈ）では、各相の誤差時間を予め設定した基準値と比較し、基準値から外れていた場合、ドライバ回路もしくはスイッチング素子の不良と判定する。
【００９７】
以上の実施の形態を用いることにより、前記実施の形態１と同様に、インバータ回路のデッドタイム及びスイッチング素子の遅れを補償し、電圧誤差を防止できモータ電流の歪を無くすことができる。また、処理速度が必要な出力電圧パルス幅時間測定はマイクロコンピュータ内蔵のカウンタ機能及びレジスタ機能及びＡ／Ｄ変換機能を使用し、ＰＷＭ信号のタイミング等を管理する必要がある部分はソフトウェア処理で行うことにより、主にスイッチング素子での電圧降下による電圧誤差の補償と同時に柔軟なデッドタイム補償が実現でき、汎用性の高いシステムを実現できる。言い換えると、ハードウェア処理とソフトウェア処理を上手く切り分けることで、汎用性を落とさないマイクロコンピュータを実現し、さらに、スイッチングタイミングを管理できるデッドタイム補償が実現できる。
【００９８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００９９】
本発明は、電力変換器のＰＷＭ信号発生技術に係り、特にデッドタイム及びスイッチング素子の遅れ等による印加電圧誤差を補償するＰＷＭ変調形電力変換器の制御装置に適用して有効である。
【図面の簡単な説明】
【０１００】
【図１】本発明の実施の形態１において、モータ駆動装置を示す全体構成図である。
【図２】本発明の実施の形態１において、電圧検出回路を示す構成図である。
【図３】本発明の実施の形態１において、ＰＷＭタイマユニットを示す概略内部構成図である。
【図４】本発明の実施の形態１において、Ａ／Ｄ変換手段を示す内部構成図である。
【図５】本発明の実施の形態１において、デッドタイム補償方法を示す概略フローチャートである。
【図６】本発明の実施の形態１において、デッドタイム補償方法の動作時を示すタイムチャートである。
【図７】本発明の実施の形態１において、Ａ／Ｄ変換タイミングの第１の例を示すタイムチャートである。
【図８】本発明の実施の形態１において、Ａ／Ｄ変換タイミングの第２の例を示すタイムチャートである。
【図９】本発明の実施の形態２において、スイッチングスピードのバラツキ測定方法を示す概略フローチャートである。
【図１０】本発明の実施の形態２において、スイッチングスピードのバラツキ測定方法の動作時を示すタイムチャートである。
【図１１】本発明の前提として検討した、ハードウェアで実現するモータ駆動装置を示す全体構成図である。
【図１２】本発明の前提として検討した、図１１の動作時を示すタイムチャートである。
【図１３】本発明の前提として検討した、ソフトウェアで実現するモータ駆動装置を示すブロック図である。
【符号の説明】
【０１０１】
１…制御回路、２…ドライブ回路、３…インバータ回路、４…モータ、５…電圧検出回路、６…デッドタイム補償回路、７…ＰＷＭ信号発生部、９…スイッチング素子、
５１〜５４…抵抗、５５…コンパレータ、
１００…ＰＷＭタイマユニット、１０１…ＰＷＭ設定時間レジスタ、１０２…ＰＷＭタイマ、１０３…出力電圧パルス幅カウントユニット、１０３Ａ…カウンタ、１０３Ｂ…レジスタ、１０４…Ａ／Ｄ変換手段、１０４Ａ…Ａ／Ｄ変換制御回路、１０４Ｂ…レジスタ、１０５…ＲＯＭ、
３０１Ａ〜３０１Ｃ…増幅器、３０２…増幅ゲイン選択手段、３０３…増幅ゲイン設定レジスタ、３０４…Ａ／Ｄ変換制御手段。
【図１】
0005049707.tif 000002
【図２】
0005049707.tif 000003
【図３】
0005049707.tif 000004
【図４】
0005049707.tif 000005
【図５】
0005049707.tif 000006
【図６】
0005049707.tif 000007
【図７】
0005049707.tif 000008
【図８】
0005049707.tif 000009
【図９】
0005049707.tif 000010
【図１０】
0005049707.tif 000011
【図１１】
0005049707.tif 000012
【図１２】
0005049707.tif 000013
【図１３】
0005049707.tif 000014