(57)【特許請求の範囲】
【請求項１】
全体としてマトリクス状に配置されると共に、垂直配向（ＶＡ）モードの液晶により構成された液晶素子を有する複数の画素と、
各画素の液晶素子に対して映像信号に基づく電圧を印加することにより表示駆動を行う駆動手段と
を備え、
前記画素は、Ｒ（Red：赤），Ｇ（Green：緑）またはＢ（Blue：青）に対応する画素により構成され、
前記駆動手段は、前記映像信号に基づき、各画素に対する表示駆動を空間的または時間的に複数に分割して分割駆動を行うと共に、各分割駆動の際に前記液晶素子に印加される電圧の差の最大値が前記Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なることとなるように分割駆動を行う
ことを特徴とする液晶表示装置。
【請求項２】
前記駆動手段は、各分割駆動の際に前記液晶素子印加される電圧の差の最大値が、前記Ｒ，Ｇ，Ｂに対応する画素間で以下の式を満たすこととなるように分割駆動を行う
ことを特徴とする請求項１に記載の液晶表示装置。
（前記Ｒに対応する画素での最大値）≧（前記Ｇに対応する画素での最大値）≧（前記Ｂに対応する画素での最大値）
【請求項３】
前記画素は、各々が前記液晶素子を有する複数のサブ画素により構成され、
前記駆動手段は、前記映像信号に基づき、各画素に対する表示駆動を前記サブ画素ごとに空間的に複数に分割して分割駆動を行うと共に、各サブ画素の液晶素子に印加される電圧の差の最大値が前記Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なることとなるように分割駆動を行う
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記駆動手段は、前記映像信号と各サブ画素に対応する映像信号とを対応付けてなる第１のＬＵＴ（ルックアップテーブル）を用いることにより、各サブ画素に対応する映像信号の輝度レベルの差の最大値が前記Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なることとなるように分割駆動を行う
ことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記駆動手段は、前記映像信号を前記液晶素子に印加される電圧にＤ／Ａ（デジタル／アナログ）変換する際に用いるリファレンス電圧が、前記サブ画素ごとおよび前記Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なるように設定することにより、各サブ画素の液晶素子に印加される電圧の差の最大値が前記Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なることとなるように分割駆動を行う
ことを特徴とする請求項３に記載の液晶表示装置。
【請求項６】
各画素に対する表示駆動の単位フレーム期間が、複数のサブフレーム期間により構成され、
前記駆動手段は、前記映像信号に基づき、各画素に対する表示駆動を前記サブフレーム期間ごとに時間的に複数に分割して分割駆動を行うと共に、各サブフレーム期間において液晶素子に印加される電圧の差の最大値が前記Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なることとなるように分割駆動を行う
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
前記駆動手段は、前記映像信号と各サブフレーム期間に対応する映像信号とを対応付けてなる第２のＬＵＴ（ルックアップテーブル）を用いることにより、各サブフレーム期間における映像信号の輝度レベルの差の最大値が前記Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なることとなるように分割駆動を行う
ことを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
前記駆動手段は、前記映像信号を前記液晶素子に印加される電圧にＤ／Ａ（デジタル／アナログ）変換する際に用いるリファレンス電圧が、前記サブフレーム期間ごとおよび前記Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なるように設定することにより、各サブフレーム期間において液晶素子に印加される電圧の差の最大値が前記Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なることとなるように分割駆動を行う
ことを特徴とする請求項６に記載の液晶表示装置。
【請求項９】
全体としてマトリクス状に配置されると共に垂直配向（ＶＡ）モードの液晶により構成された液晶素子を有する複数の画素を備え、これらの画素がＲ（Red：赤），Ｇ（Green：緑）またはＢ（Blue：青）に対応する画素により構成された液晶表示装置に適用される駆動方法であって、
各画素の液晶素子に対して映像信号に基づく電圧を印加することにより表示駆動を行う際に、前記映像信号に基づき、各画素に対する表示駆動を空間的または時間的に複数に分割して分割駆動を行うと共に、各分割駆動の際に前記液晶素子に印加される電圧の差の最大値が前記Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なることとなるように分割駆動を行う
ことを特徴とする液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、垂直配向（ＶＡ）モードの液晶により構成された液晶表示装置およびそのような液晶表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、液晶テレビやノート型パソコン、カーナビゲーション等の表示モニタとして、例えば、垂直配向型液晶を用いたＶＡ（Vertical Alignment）モードを採用した液晶表示装置が提案されている。このＶＡモードでは、液晶分子が負の誘電率異方性、すなわち分子の長軸方向の誘電率が短軸方向に比べて小さい性質を有しており、ＴＮ（Twisted Nematic）モードに比べて広視野角を実現できる。
【０００３】
ところが、ＶＡモードの液晶を用いた液晶表示装置では、表示画面を正面方向から見た場合と斜め方向から見た場合とで、輝度が変動してしまうという問題がある。図１８は、ＶＡモードの液晶を用いた液晶表示装置における、映像信号の階調（０〜２５５階調）と輝度比（２５５階調での輝度に対する輝度比）との関係を表したものである。図中の矢印Ｐ１０１で示したように、正面方向から見た場合（Ｙｓ（０°））と、４５度方向から見た場合（Ｙｓ（４５°））とでは、輝度特性が大きく異なっている（輝度が高くなる方向に変動している）ことが分かる。このような現象は、「しらっちゃけ」や「Wash out」、「Color Shift」などと呼ばれ、ＶＡモードの液晶を用いた場合の液晶表示装置における最大の欠点とされている。
【０００４】
そこで、このような「しらっちゃけ」現象の改善策として、単位画素を複数のサブ画素に分離すると共に、各々のサブ画素でのしきい値を変えるようにしたもの（マルチ画素構造）が提案されている（例えば、特許文献１〜３）。これら特許文献１〜３に示されたマルチ画素構造は、容量結合によるＨＴ（ハーフトーン・グレスケール）法と呼ばれており、２つのサブ画素間の電位差が容量の比率で定まるようになっている。
【０００５】
図１９は、マルチ画素構造における映像信号の階調と各サブ画素の表示態様との関係の一例を表したものである。０階調（黒表示状態）から２５５階調（白表示状態）まで階調が上がる（輝度が高くなる）過程において、まず、画素のうちの一部分（一方のサブ画素）の輝度が高くなっていき、その後、画素のうちの他の部分（他方のサブ画素）の輝度が高くなっていくことが分かる。このようなマルチ画素構造によれば、例えば図１８中の矢印Ｐ１０２で示したように、マルチ画素構造における４５°方向での輝度特性（Ｙｍ（４５°））では、通常の画素構造における４５°方向での輝度特性（Ｙｓ（４５°））と比べ、「しらっちゃけ」現象が改善されていることが分かる。
【０００６】
なお、このようなマルチ画素構造とは別に、通常の画素構造において、表示駆動の単位フレームを複数（例えば、２つ）のサブフレームに時間的に分割すると共に、所望の輝度を高輝度のサブフレームと低輝度のサブフレームとを用いて分割して表現することによっても、マルチ画素構造の場合と同様にハーフトーンの効果を得ることにより、「しらっちゃけ」現象が改善されることが分かっている。
【０００７】
【特許文献１】特開平２−１２号公報
【特許文献２】米国特許第４，８４０，４６０号明細書
【特許文献３】特許第号３０７６９３８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、これらのようなハーフトーン技術を用いた場合、表示画面を斜め方向（例えば、４５°方向）から見たときに、例えば図２０に示したように色度ｘ，ｙの値が中間調においてともに増加してピークを持つことにより、中間調において黄色く色づいて見えてしまうという問題があった。すなわち、上記したようなハーフトーン技術を用いることにより、輝度の視野角特性は向上するものの、逆に色度の視野角特性は劣化してしまうという問題があった。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、ＶＡモードの液晶を用いた液晶表示装置において、輝度および色度の視野角特性を向上させることが可能な液晶表示装置および液晶表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の液晶表示装置は、全体としてマトリクス状に配置されると共に垂直配向（ＶＡ）モードの液晶により構成された液晶素子を有する複数の画素と、各画素の液晶素子に対して映像信号に基づく電圧を印加することにより表示駆動を行う駆動手段とを備えたものである。ここで、上記画素は、Ｒ（Red：赤），Ｇ（Green：緑）またはＢ（Blue：青）に対応する画素により構成されている。また、上記駆動手段は、映像信号に基づき、各画素に対する表示駆動を空間的または時間的に複数に分割して分割駆動を行うと共に、各分割駆動の際に液晶素子に印加される電圧の差の最大値がＲ，Ｇ，Ｂに対応する画素ごとに互いに異なることとなるように分割駆動を行うようになっている。
【００１１】
本発明の液晶表示装置の駆動方法は、全体としてマトリクス状に配置されると共に垂直配向（ＶＡ）モードの液晶により構成された液晶素子を有する複数の画素を備え、これらの画素がＲ（Red：赤），Ｇ（Green：緑）またはＢ（Blue：青）に対応する画素により構成された液晶表示装置に適用されるものであって、各画素の液晶素子に対して映像信号に基づく電圧を印加することにより表示駆動を行う際に、上記映像信号に基づき、各画素に対する表示駆動を空間的または時間的に複数に分割して分割駆動を行うと共に、各分割駆動の際に液晶素子に印加される電圧の差の最大値がＲ，Ｇ，Ｂに対応する画素ごとに互いに異なることとなるように分割駆動を行うようにしたものである。
【００１２】
本発明の液晶表示装置および液晶表示装置の駆動方法では、ＶＡモードの液晶を用いた各画素の液晶素子に対する表示駆動の際に、映像信号に基づき、各画素に対する表示駆動が空間的または時間的に複数に分割されて分割駆動がなされるため、そのような分割駆動を行わない場合と比べ、表示画面を斜め方向から見た場合のガンマ特性（映像信号の階調と輝度との関係を示す特性）の変動（表示画面を正面方向から見た場合からの変動）が分散される。また、各分割駆動の際に液晶素子に印加される電圧の差の最大値が、Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なっているため、電圧の差の最大値がＲ，Ｇ，Ｂに対応する画素でそれぞれ等しくなっている従来とは異なり、表示画面を斜め方向から見た場合のガンマ特性が、Ｒ，Ｇ，Ｂに対応する画素ごとに個別に調整可能となる。
【００１３】
本発明の液晶表示装置では、上記駆動手段が、各分割駆動の際に液晶素子印加される電圧の差の最大値がＲ，Ｇ，Ｂに対応する画素間で以下の式を満たすこととなるように分割駆動を行うのが好ましい。このように構成した場合、表示画面を斜め方向から見た場合のガンマ特性において、Ｒ，Ｇ，Ｂに対応する画素での輝度増加の割合がほぼ等しくなるような調整が可能となる。したがって、表示画面を斜め方向から見た場合における中間調での黄色への色づきが低減される。
（Ｒに対応する画素での最大値）≧（Ｇに対応する画素での最大値）≧（Ｂに対応する画素での最大値）
【発明の効果】
【００１４】
本発明の液晶表示装置または液晶表示装置の駆動方法によれば、ＶＡモードの液晶を用いた各画素の液晶素子に対する表示駆動の際に、各画素に対する表示駆動を空間的または時間的に複数に分割して分割駆動を行うようにしたので、そのような分割駆動を行わない場合と比べ、表示画面を斜め方向から見た場合のガンマ特性の変動を分散することができ、輝度の視野角特性を向上させることができる。また、各分割駆動の際に液晶素子に印加される電圧の差の最大値がＲ，Ｇ，Ｂに対応する画素ごとに互いに異なることとなるようにしたので、表示画面を斜め方向から見た場合のガンマ特性をＲ，Ｇ，Ｂに対応する画素ごとに個別に調整することが可能となり、表示画面を斜め方向から見た場合における中間調での色づきを低減することができる。よって、ＶＡモードの液晶を用いた液晶表示装置において、輝度および色度の視野角特性を向上させることが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１６】
図１は、本発明の一実施の形態に係る液晶表示装置（液晶表示装置１）の全体構成を表すものである。この液晶表示装置１は、液晶表示パネル２と、バックライト部３と、画像処理部４１と、マルチ画素変換部４３と、リファレンス電圧生成部４５と、データドライバ５１と、ゲートドライバ５２と、タイミング制御部６１と、バックライト制御部６３とを備えている。なお、本実施の形態に係る液晶表示装置の駆動方法は、本実施の形態の液晶表示装置によって具現化されるので、以下併せて説明する。
【００１７】
バックライト部３は、液晶表示パネル２に対して光を照射する光源であり、例えばＣＣＦＬ（Cold Cathode Fluorescent Lamp：冷陰極蛍光ランプ）やＬＥＤ（Light Emitting Diode：発光ダイオード）などを含んで構成される。
【００１８】
液晶表示パネル２は、後述するゲートドライバ５２から供給される駆動信号に従って、データドライバ５１から供給される駆動電圧に基づいてバックライト部３から発せられる光を変調することにより、映像信号Ｄinに基づく映像表示を行うものであり、全体としてマトリクス状に並んで配置された複数の画素２０を含んで構成されている。各画素２０は、Ｒ（Red：赤），Ｇ（Green：緑）またはＢ（Blue：青）に対応する画素（図示しないＲ，Ｇ，Ｂ用のカラーフィルタが設けられている画素であり、Ｒ，Ｇ，Ｂの色の表示光を射出する画素）により構成されている。また、各画素２０内には、２つのサブ画素（後述するサブ画素２０Ａ，２０Ｂ）を含む画素回路が形成されている。なお、この画素回路の詳細構成については、後述する（図２，図３）。
【００１９】
画像処理部４１は、外部からの映像信号Ｄinに対して所定の画像処理を施すことにより、ＲＧＢ信号である映像信号Ｄ１を生成するものである。
【００２０】
マルチ画素変換部４３は、後述するルックアップテーブル（ＬＵＴ）を用いることにより、画像処理部４１から供給される映像信号Ｄ１を、各サブ画素用の２つの映像信号Ｄ２ａ，Ｄ２ｂに変換する（マルチ画素変換を行う）と共に、これら映像信号Ｄ２ａ，Ｄ２ｂをタイミング制御部６１へ供給するものである。このＬＵＴは、映像信号Ｄ１の輝度レベルの階調と、各サブ画素に対応する映像信号の輝度レベルの階調とを、Ｒ，Ｇ，Ｂに対応する画素の映像信号ごとに対応付けてなるものである。なお、ＬＵＴの詳細については、後述する（図４〜図８）。
【００２１】
リファレンス電圧生成部４５は、データドライバ５１に対し、後述するＤ／Ａ（デジタル／アナログ）変換を施す際に用いるリファレンス電圧Ｖrefを供給するものである。具体的には、このリファレンス電圧Ｖrefは、黒電圧（後述する０階調の輝度レベルの電圧）から白電圧（例えば、後述する２５５階調の輝度レベルの電圧）までの複数の基準電圧により構成されている。また、本実施の形態では、このリファレンス電圧Ｖrefは、Ｒ，Ｇ，Ｂに対応する画素間で共通のものとなっている。なお、このリファレンス電圧生成部４５は、例えば複数の抵抗器が直列接続された抵抗ツリー構造などにより構成される。
【００２２】
ゲートドライバ５２は、タイミング制御部６１によるタイミング制御に従って、液晶表示パネル２内の各画素２０を図示しない走査線（後述するゲート線Ｇ）に沿って線順次駆動するものである。
【００２３】
データドライバ５１は、液晶表示パネル２の各画素２０（より詳細には、各画素２０内の各サブ画素）へそれぞれ、タイミング制御部６１から供給される映像信号Ｄ２ａ，Ｄ２ｂに基づく駆動電圧を供給するものである。具体的には、このデータドライバ５１は、映像信号Ｄ２ａ，Ｄ２ｂに対し、リファレンス電圧生成部４５から供給されるリファレンス電圧Ｖrefを用いてそれぞれＤ／Ａ変換を施すことにより、アナログ信号である映像信号（上記駆動電圧）を生成し、各画素２０へ出力するようになっている。
【００２４】
バックライト駆動部６２は、バックライト部３の点灯動作を制御するものである。タイミング制御部６１は、ゲートドライバ５２およびデータドライバ５１の駆動タイミングを制御すると共に、映像信号Ｄ２ａ，Ｄ２ｂをデータドライバ５１へ供給するものである。
【００２５】
次に、図２および図３を参照して、各画素２０に形成された画素回路の構成について詳細に説明する。図２は、この画素２０内の画素回路の回路構成例を表したものである。また、図３は、この画素回路内の液晶素子における画素電極の平面構成例を表したものである。
【００２６】
画素２０は、２つのサブ画素２０Ａ，２０Ｂにより構成され、マルチ画素構造となっている。サブ画素２０Ａは、主容量素子である液晶素子２２Ａと、補助容量素子２３Ａと、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）素子２１Ａとを有している。サブ画素２０Ｂも同様に、主容量素子である液晶素子２２Ｂと、補助容量素子２３Ｂと、ＴＦＴ素子２１Ｂとを有している。また、画素２０には、駆動対象の画素を線順次で選択するための１本のゲート線Ｇと、駆動対象の画素に対してサブ画素２０Ａ，２０Ｂごとにそれぞれ駆動電圧（データドライバ５１から供給される駆動電圧）を供給する２本のデータＤＡ，ＤＢと、補助容量素子２３Ａ，２３Ｂの対向電極側に対して所定の基準電位を供給するためのバスラインである１本の補助容量線Ｃｓとが接続されている。
【００２７】
液晶素子２２Ａは、データ線ＤＡからＴＦＴ素子２１Ａを介して一端に供給される駆動電圧に応じて、表示のための動作を行う（表示光を射出する）表示要素として機能している。また、液晶素子２２Ｂも同様に、データ線ＤＢからＴＦＴ素子２１Ｂを介して一端に供給される駆動電圧に応じて、表示のための動作を行う（表示光を射出する）表示要素として機能している。これら液晶素子２２Ａ，２２Ｂは、ＶＡモードの液晶により構成された液晶層（図示せず）と、この液晶層を挟む一対の電極（図示せず）とを含んで構成されている。これら一対の電極のうちの一方（一端）側（図２中の符号Ｐ１Ａ，Ｐ１Ｂ側）は、ＴＦＴ素子２１Ａ，２１Ｂのソースおよび補助容量素子２３Ａ，２３Ｂの一端に接続され、他方（他端）側は接地されている。また、一対の電極のうちの一方側（図２中の符号Ｐ１Ａ，Ｐ１Ｂ側）の電極は、例えば図３に示したような平面形状の画素電極２２０となっており、サブ画素２０Ａ側の画素電極と、サブ画素２０Ｂ（２０Ｂ−１，２０Ｂ−２からなる）側の画素電極とから構成されている。
【００２８】
補助容量素子２３Ａ，２３Ｂは、液晶素子２２Ａ，２２Ｂの蓄積電荷を安定化させるための容量素子である。補助容量素子２３Ａの一端（一方の電極）は、液晶素子２２Ａの一端およびＴＦＴ素子２１Ａのソースに接続され、他端（対向電極）は補助容量線Ｃｓに接続されている。また、補助容量素子２３Ｂの一端（一方の電極）は、液晶素子２２Ｂの一端およびＴＦＴ素子２１Ｂのソースに接続され、他端（対向電極）は補助容量線Ｃｓに接続されている。
【００２９】
ＴＦＴ素子２１Ａは、ＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor−Field Effect Transistor）により構成されており、ゲートがゲート線Ｇに接続され、ソースが液晶素子２２Ａの一端および補助容量素子２３Ａの一端に接続され、ドレインがデータ線ＤＡに接続されている。このＴＦＴ素子２１Ａは、液晶素子２２Ａの一端および補助容量素子２３Ａの一端に対し、サブ画素２０Ａ用の駆動電圧（映像信号Ｄ２ａに基づく駆動電圧）を供給するためのスイッチング素子として機能している。具体的には、ゲートドライバ５２からゲート線Ｇを介して供給される選択信号に応じて、データ線ＤＡと液晶素子２２Ａおよび補助容量素子２３Ａの一端同士との間を選択的に導通させるようになっている。
【００３０】
ＴＦＴ素子２１Ｂも同様にＭＯＳ−ＦＥＴにより構成されており、ゲートがゲート線Ｇに接続され、ソースが液晶素子２２Ｂの一端および補助容量素子２３Ｂの一端に接続され、ドレインがデータ線ＤＢに接続されている。このＴＦＴ素子２１Ｂは、液晶素子２２Ｂの一端および補助容量素子２３Ｂの一端に対し、サブ画素２０Ｂ用の駆動電圧（映像信号Ｄ２ｂに基づく駆動電圧）を供給するためのスイッチング素子として機能している。具体的には、ゲートドライバ５２からゲート線Ｇを介して供給される選択信号に応じて、データ線ＤＢと液晶素子２２Ｂおよび補助容量素子２３Ｂの一端同士との間を選択的に導通させるようになっている。
【００３１】
次に、図４〜図８を参照して、マルチ画素変換部４３において用いられるＬＵＴについて詳細に説明する。なお、以下説明する特性図においては、一例として、輝度レベルの階調が、０／２５５階調（黒表示状態）から２５５／２５５階調（白表示状態）までに設定されているものとする。
【００３２】
このＬＵＴは、例えば図４に示したように、マルチ画素変換部４３に供給される映像信号Ｄ１の輝度レベルの階調（図中の直線ＬＯに対応）を、サブ画素２０Ａ用の映像信号Ｄ２ａの輝度レベルの階調（図中の曲線Ｒａ，Ｇａ，Ｂａに対応）と、サブ画素２０Ｂ用の映像信号Ｄ２ｂの輝度レベルの階調（図中の曲線Ｒｂ，Ｇｂ，Ｂｂに対応）とに分割するためのものである。すなわち、映像信号Ｄ１に基づき、各画素２０に対する表示駆動をサブ画素２０Ａ，２０Ｂごとに空間的に２つに分割して分割駆動を行うために用いられるものである。なお、図中の曲線Ｒａ，Ｒｂは、Ｒに対応する画素の映像信号Ｄ１に対して用いられるものであり、曲線Ｇａ，Ｇｂは、Ｇに対応する画素の映像信号Ｄ１に対して用いられるものであり、曲線Ｂａ，Ｂｂは、Ｂに対応する画素の映像信号Ｄ１に対して用いられるものである。
【００３３】
また、例えば図５に示したように、このＬＵＴでは、サブ画素２０Ａの液晶素子２２Ａに印加される駆動電圧とサブ画素２０Ｂの液晶素子２２Ｂに印加される駆動電圧との差の最大値が、Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なることとなるようにするため、サブ画素２０Ａに対応する映像信号の輝度レベルの階調と、サブ画素２０Ｂに対応する映像信号の輝度レベルの階調と差（図中の縦軸の「Ａの階調−Ｂの階調」）の最大値が、Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なっている。すなわち、Ｒに対応する画素での差Ｒa-bの最大値Ｒmaxと、Ｇに対応する画素での差Ｇa-bの最大値Ｇmaxと、Ｂに対応する画素での差Ｂa-bの最大値Ｂmaxとが、互いに異なっている。また、具体的には、Ｒに対応する画素での差Ｒa-bの最大値Ｒmaxと、Ｇに対応する画素での差Ｇa-bの最大値Ｇmaxと、Ｂに対応する画素での差Ｂa-bの最大値Ｂmaxとの間で、以下の（１）式を満たすようになっている。
（Ｒに対応する画素での差Ｒa-bの最大値Ｒmax）≧（Ｇに対応する画素での差Ｇa-bの最大値Ｇmax）≧（Ｂに対応する画素での差Ｂa-bの最大値Ｂmax）  …（１）
【００３４】
また、このＬＵＴは、以下のようにして作成されたものである。すなわち、まず、例えば図６に示したＬＵＴのように、Ｒ，Ｇ，Ｂに対応する画素ごとの曲線Ｒａ０，Ｇａ０，Ｂａ０、および曲線Ｒｂ０，Ｇｂ０，Ｂｂ０が、Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なると共に、以下の（２）式および（３）式を満たしているＬＵＴを基にして作成する。具体的には、図６に示したようなＬＵＴを基にして、例えば図７に示したような透過率（Ｉ／Ｉ０）の波長依存性（Ｒの波長領域の光（例えば、波長が６２０ｎｍの光）の透過率ＩＲと、Ｇの波長領域の光（例えば、波長が５５０ｎｍの光）の透過率ＩＧと、Ｂの波長領域の光（例えば、波長が４６０ｎｍの光）の透過率ＩＢとが、図中の横軸（Δｎｄ；液晶の複屈折（液晶素子への印加電圧に対応））の変化に対し、それぞれ異なる変化を示している。）を考慮して、例えば図８に示したように、液晶表示パネル２の表示画面の正面方向での色度ｘ，ｙがそれぞれ映像信号Ｄ１の輝度レベルの階調の変化に対してフラットとなるように（色度曲線ｘ０，ｙ０がそれぞれ、図中の矢印で示したように、色度曲線ｘ１，ｙ１のようになるように）、曲線Ｒａ０，Ｇａ０，Ｂａ０および曲線Ｒｂ０，Ｇｂ０，Ｂｂ０を調整することにより、図４に示したＬＵＴが作成される。
Ｒａ０≧Ｇａ０≧Ｂａ０  …（２）
Ｒｂ０≧Ｇｂ０≧Ｂｂ０  …（３）
【００３５】
ここで、マルチ画素変換部４３、タイミング制御部６１、リファレンス電圧生成部４５、データドライバ５１およびゲートドライバ５２が、本発明における「駆動手段」の一具体例に対応する。また、図４に示したＬＵＴが、本発明における「第１のＬＵＴ」の一具体例に対応する。
【００３６】
次に、このような構成からなる本実施の形態の液晶表示装置１の動作について、詳細に説明する。
【００３７】
まず、図１〜図４を参照して、液晶表示装置１の基本動作について説明する。
【００３８】
この液晶表示装置１では、図１に示したように、外部から供給された映像信号Ｄinが画像処理部４１により画像処理され、各画素２０用の映像信号Ｄ１が生成される。この映像信号Ｄ１は、マルチ画素変換部４３へ供給される。マルチ画素変換部４３では、上述したＬＵＴを用いることにより、供給された映像信号Ｄ１が、各サブ画素２０Ａ，２０Ｂ用の２つの映像信号Ｄ２ａ，Ｄ２ｂに変換される（マルチ画素変換）。これら２つの映像信号Ｄ２ａ，Ｄ２ｂはそれぞれ、タイミング制御部６１を介してデータドライバ５１へ供給される。データドライバ５１では、リファレンス電圧生成部４５から供給されるリファレンス電圧Ｖrefを用いて映像信号Ｄ２ａ，Ｄ２ｂに対するＤ／Ａ変換が施され、アナログ信号である２つの映像信号が生成される。そしてこれら２つの映像信号に基づき、ゲートドライバ５２およびデータドライバ５１から出力される各画素２０内のサブ画素２０Ａ，２０Ｂへの駆動電圧によって、画素２０ごとに線順次表示駆動動作がなされる。具体的には、図２および図３に示したように、ゲートドライバ５２からゲート線Ｇを介して供給される選択信号に応じて、ＴＦＴ素子２１Ａ，２１Ｂのオン・オフが切り替えられ、データ線ＤＡ，ＤＢと液晶素子２２Ａ，２２Ｂおよび補助容量素子２３Ａ，２３Ｂとの間が選択的に導通されることにより、データドライバ５１から供給される２つの映像信号に基づく駆動電圧が液晶素子２２Ａ，２２Ｂおよび補助容量素子２３Ａ，２３Ｂへと供給され、表示駆動動作がなされる。
【００３９】
すると、データ線ＤＡ，ＤＢと液晶素子２２Ａ，２２Ｂおよび補助容量素子２３Ａ，２３Ｂとの間が導通された画素２０では、バックライト部３０からの照明光が液晶表示パネル２において変調され、表示光として出力される。これにより、映像信号Ｄinに基づく映像表示が、液晶表示装置１において行われる。
【００４０】
次に、図１〜図４に加えて図２，図６〜図１２を参照して、本発明の液晶表示装置の駆動動作の特徴的部分について、比較例と比較しつつ詳細に説明する。ここで、図９〜図１１は、比較例に係る従来の液晶表示装置におけるＬＵＴについて説明するためのものである。
【００４１】
まず、本実施の形態の液晶表示装置１では、図４に示したＬＵＴを用いることにより、ＶＡモードの液晶を用いた各画素２０の液晶素子２２Ａ，２２Ｂに対する表示駆動の際に、映像信号Ｄ１に基づき、各画素２０に対する表示駆動が空間的に２つに分割されて分割駆動がなされる。具体的には、各画素２０が２つのサブ画素２０Ａ，２０Ｂにより構成されると共に、映像信号Ｄ１に対してマルチ画素変換がなされた映像信号Ｄ３ａ，Ｄ３ｂ（図示せず；データドライバ５１から供給されるアナログ信号からなる２つの映像信号）に基づき、各画素２０に対する表示駆動をサブ画素２０Ａ，２０Ｂごとに空間的に２つに分割して分割駆動がなされるようになっている。したがって、そのような分割駆動を行わない場合と比べ、表示画面を斜め方向（例えば、４５°方向）から見た場合のガンマ特性（映像信号Ｄ１の輝度レベルの階調と、輝度との関係を示す特性）の変動（表示画面を正面方向から見た場合からの変動）が、分散される。これにより、例えば図１８中の輝度特性Ｙｍ（４５°）のように、マルチ画素構造による分割駆動を行っていない場合（例えば、図１８中の輝度特性Ｙｓ（４５°））と比べ、輝度の視野角特性が向上する。
【００４２】
一方、比較例に係る液晶表示装置においても、同様にマルチ画素構造による分割駆動を行っているため、マルチ画素構造による分割駆動を行っていない場合と比べ、輝度の視野角特性が向上している。ただし、この比較例では、図４に示した本実施の形態のＬＵＴの代わりに、例えば図９に示したようなＬＵＴ（Ｒ，Ｇ，Ｂに対応する画素ごとの曲線Ｒａ１００，Ｇａ１００，Ｂａ１００（サブ画素２０Ａ用）、および曲線Ｒｂ１００，Ｇｂ１００，Ｂｂ１００（サブ画素２０Ｂ用）により構成されている）を用いることにより、マルチ画素構造による分割駆動がなされている。具体的には、このＬＵＴでは、例えば図１０に示したように、サブ画素２０Ａに対応する映像信号Ｄ３ａの輝度レベルの階調とサブ画素２０Ｂに対応する映像信号Ｄ３ｂの輝度レベルの階調と差の最大値が、Ｒ，Ｇ，Ｂに対応する画素でそれぞれ等しくなっている。すなわち、Ｒに対応する画素での差Ｒa-b100の最大値Ｒmax100と、Ｇに対応する画素での差Ｇa-b100の最大値Ｇmax100と、Ｂに対応する画素での差Ｂa-b100の最大値Ｂmax100とが、それぞれ等しくなっている。なお、この比較例に係るＬＵＴは、例えば図１１に示したようなＬＵＴ（Ｒ，Ｇ，Ｂに対応する画素ごとの曲線ＲＧＢａ０，ＲＧＢｂ０が、Ｒ，Ｇ，Ｂに対応する画素において互いに共通となっている）を基にして、それ以降は図４に示した本実施の形態のＬＵＴと同様にして作成されたものである。
【００４３】
ここで、このようなＬＵＴを用いている比較例に係る液晶表示装置では、上記のように、サブ画素２０Ａに対応する映像信号Ｄ３ａの輝度レベルの階調とサブ画素２０Ｂに対応する映像信号Ｄ３ｂの輝度レベルの階調と差の最大値が、Ｒ，Ｇ，Ｂに対応する画素でそれぞれ等しくなっているため、例えば図１２（Ａ）中の符号Ｐ２で示したように、表示画面を斜め方向（例えば、４５°方向）から見た場合のガンマ特性において、Ｂに対応する画素での輝度ＹＢ１００の増加の割合と比べ、Ｒ，Ｇに対応する画素での輝度ＹＲ１００，ＹＧ１００の増加の割合が大きくなる。したがって、例えば図２０に示したように、表示画面を斜め方向（例えば、４５°方向）から見たときに、色度ｘ，ｙの値が中間調においてともに増加してピークを持つようになり、中間調において黄色く色づいて見えてしまうことになる。
【００４４】
これに対し、本実施の形態の液晶表示装置１では、図４に示したＬＵＴにおいて、図５に示したように、サブ画素２０Ａに対応する映像信号Ｄ３ａの輝度レベルの階調とサブ画素２０Ｂに対応する映像信号Ｄ３ｂの輝度レベルの階調と差の最大値が、Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なっている。具体的には、Ｒに対応する画素での差Ｒa-bの最大値Ｒmaxと、Ｇに対応する画素での差Ｇa-bの最大値Ｇmaxと、Ｂに対応する画素での差Ｂa-bの最大値Ｂmaxとの間で、前述の（１）式を満たすようになっている。したがって、表示画面を斜め方向から見た場合のガンマ特性が、Ｒ，Ｇ，Ｂに対応する画素ごとに個別に調整可能となる。
【００４５】
これにより、例えば図１２（Ｂ）中の符号Ｐ３で示したように、表示画面を斜め方向（例えば、４５°方向）から見た場合のガンマ特性において、図１２（Ａ）に示した比較例の場合と比べ、Ｒ，Ｇ，Ｂに対応する画素での輝度ＹＲ，ＹＧ，ＹＢの増加の割合がほぼ等しくなるような（Ｂに対応する画素での輝度ＹＢの増加の割合がより大きくなるような）調整が可能となる。よって、例えば図１３中の矢印および色度曲線ｘ２、ｙ２で示したように、比較例にかかる色度曲線ｘ１００，ｙ１００と比べ、表示画面を斜め方向から見た場合における中間調での黄色への色づきが低減される。
【００４６】
以上のように本実施の形態では、ＶＡモードの液晶を用いた各画素２０の液晶素子２２Ａ，２２Ｂに対する表示駆動の際に、各画素２０に対する表示駆動を空間的に２つ分割して分割駆動を行うようにしたので、そのような分割駆動を行わない場合と比べ、表示画面を斜め方向から見た場合のガンマ特性の変動を分散することができ、輝度の視野角特性を向上させることができる。また、各分割駆動の際に液晶素子２２Ａ，２２Ｂに印加される駆動電圧の差の最大値がＲ，Ｇ，Ｂに対応する画素ごとに互いに異なることとなるようにしたので、表示画面を斜め方向から見た場合のガンマ特性をＲ，Ｇ，Ｂに対応する画素ごとに個別に調整することが可能となり、表示画面を斜め方向から見た場合における中間調での色づきを低減することができる。よって、ＶＡモードの液晶を用いた液晶表示装置において、輝度および色度の視野角特性を向上させることが可能となる。
【００４７】
具体的には、各画素２０を２つのサブ画素２０Ａ，２０Ｂにより構成すると共に、映像信号Ｄ１に対してマルチ画素変換がなされた映像信号Ｄ３ａ，Ｄ３ｂに基づき、各画素２０に対する表示駆動をサブ画素２０Ａ，２０Ｂごとに空間的に２つに分割して分割駆動を行うようにしたので、上記効果を得ることが可能となる。
【００４８】
また、映像信号Ｄ１と各サブ画素２０Ａ，２０Ｂに対応する映像信号Ｄ３ａ，Ｄ３ｂとを対応付けてなるＬＵＴを用いることにより、各サブ画素２０Ａ，２０Ｂに対応する映像信号Ｄ３ａ，Ｄ３ｂの輝度レベルの階調の差の最大値（Ｒmax，Ｇmax，Ｂmax）がＲ，Ｇ，Ｂに対応する画素ごとに互いに異なることとなるようにしたので、上記のように、各分割駆動の際に液晶素子２２Ａ，２２Ｂに印加される駆動電圧の差の最大値を、Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なるようにすることが可能となる。
【００４９】
さらに、Ｒに対応する画素での差Ｒa-bの最大値Ｒmaxと、Ｇに対応する画素での差Ｇa-bの最大値Ｇmaxと、Ｂに対応する画素での差Ｂa-bの最大値Ｂmaxとの間で、前述の（１）式を満たすようにしたので、Ｒ，Ｇ，Ｂに対応する画素での輝度ＹＲ，ＹＧ，ＹＢの増加の割合がほぼ等しくなるような調整が可能となり、表示画面を斜め方向から見た場合における中間調での黄色への色づきを低減することが可能となる。
【００５０】
以上、実施の形態を挙げて本発明を説明したが、本発明はこの実施の形態に限定されるものではなく、種々の変形が可能である。
【００５１】
例えば、上記実施の形態では、図２に示した画素２０およびサブ画素２０Ａ，２０Ｂのように、各画素２０において、１本のゲート線Ｇおよび２本のデータ線ＤＡ，ＤＢが接続されている場合のマルチ画素構造について説明したが、例えば図１４に示した画素２０−１およびサブ画素２０Ａ−１，２０Ｂ−１のように、各画素２０−１において、２本のゲート線ＧＡ，ＧＢおよび１本のデータ線Ｄが接続されているようなマルチ画素構造においても、本発明を適用することが可能である。
【００５２】
また、上記実施の形態では、図１に示したように、リファレンス電圧生成部４５からデータドライバ５１へ供給されるリファレンス電圧ＶrefがＲ，Ｇ，Ｂに対応する画素間で共通のものとなっていると共に、図４に示したような、映像信号Ｄ１と各サブ画素２０Ａ，２０Ｂに対応する映像信号Ｄ３ａ，Ｄ３ｂとを対応付けてなるＬＵＴを用いることにより、各分割駆動の際に液晶素子２２Ａ，２２Ｂに印加される駆動電圧の差の最大値がＲ，Ｇ，Ｂに対応する画素ごとに互いに異なるようにする場合について説明したが、例えば図１５に示した液晶表示装置１Ａのように、画像処理部４１から供給される映像信号Ｄ１をデータドライバ５１において映像信号Ｄ３ａ，Ｄ３ｂ（図示せず）へＤ／Ａ変換する際に用いるリファレンス電圧が、サブ画素２０Ａ，２０ＢごとおよびＲ，Ｇ，Ｂに対応する画素ごとに互いに異なる（Ｒに対応する画素用のリファレンス電圧Ｖrefrと、Ｇに対応する画素用のリファレンス電圧Ｖrefgと、Ｂに対応する画素用のリファレンス電圧Ｖrefbとがそれぞれ、サブ画素２０Ａ，２０Ｂごとに異なっている）ように設定することにより、上記実施の形態と同様に、各サブ画素２０Ａ，２０Ｂの液晶素子２２Ａ，２２Ｂに印加される駆動電圧の差の最大値がＲ，Ｇ，Ｂに対応する画素ごとに互いに異なることとなるようにしてもよい。このように構成した場合も、上記実施の形態と同様の効果を得ることが可能である。なお、この場合においても、図１４に示したようなマルチ画素構造を適用することが可能である。
【００５３】
また、上記実施の形態では、各画素２０を２つのサブ画素２０Ａ，２０Ｂにより構成すると共に、各画素２０に対する表示駆動をサブ画素２０Ａ，２０Ｂごとに空間的に２つに分割して分割駆動を行う場合について説明したが、例えば図１６に示したような通常のシングル構造の画素２０−２（１つの液晶素子２２、１つの補助容量素子２３および１つのＴＦＴ素子２１を有すると共に、１本のゲート線Ｇおよび１本のデータ線Ｄが接続されている）において、例えば図１７に示したように、表示駆動の単位フレーム（１フレーム期間）を２つのサブフレーム期間ＳＦＡ，ＳＦＢに時間的に分割すると共に、所望の輝度を高輝度のサブフレームＳＦＡと低輝度のサブフレームＳＦＢとを用いて分割して表現することによって、マルチ画素構造の場合と同様にハーフトーンの効果を得るようにしてもよい。具体的には、映像信号Ｄ１に基づき、各画素２０−２に対する表示駆動をサブフレーム期間ＳＦＡ，ＳＦＢごとに時間的に２つに分割して分割駆動を行うと共に、各サブフレーム期間ＳＦＡ，ＳＦＢにおいて液晶素子２２に印加される駆動電圧の差の最大値が、Ｒ，Ｇ，Ｂに対応する画素ごとに互いに異なることとなるようにする。また、このように各サブフレーム期間ＳＦＡ，ＳＦＢにおける駆動電圧の差の最大値がＲ，Ｇ，Ｂに対応する画素ごとに互いに異なるようにする手法としては、図４に示したＬＵＴと同様に、映像信号Ｄ１と各サブフレーム期間ＳＦＡ，ＳＦＢに対応する映像信号とを対応付けてなるＬＵＴ（第２のＬＵＴ）を用いるようにしてもよく、また、図１５に示した液晶表示装置１Ａの場合と同様に、映像信号Ｄ１をＤ／Ａ変換する際に用いるリファレンス電圧がサブフレーム期間ＳＦＡ，ＳＦＢごとおよびＲ，Ｇ，Ｂに対応する画素ごとに互いに異なるように設定するようにしてもよい。これらのように構成した場合も、上記実施の形態と同様の効果を得ることが可能である。また、これらの場合においても、前述の（１）式と同様に、各サブフレーム期間ＳＦＡ，ＳＦＢにおいて液晶素子２２に印加される駆動電圧の差の最大値が、以下の（４）式を満たすようにするのが好ましい。上記実施の形態と同様に、表示画面を斜め方向から見た場合における中間調での黄色への色づきを低減することが可能となるからである。
（Ｒに対応する画素での最大値）≧（Ｇに対応する画素での最大値）≧（Ｂに対応する画素での最大値）  …（４）
【００５４】
また、上記実施の形態では、画素電極２２０の平面形状を具体的に挙げて説明したが、画素電極の平面形状は、図３に示したものには限られない。
【００５５】
さらに、各画素２０内のサブ画素の数および１フレーム期間内のサブフレーム期間の数は、これまで説明したような２つの場合には限られず、３つ以上であってもよい。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施の形態に係る液晶表示装置の全体構成を表すブロック図である。
【図２】図１に示した画素の詳細構成を表す回路図である。
【図３】図３に示した液晶素子における画素電極の詳細構成を表す平面図である。
【図４】図１に示したマルチ画素変換部において用いられるＬＵＴ（ルックアップテーブル）の一例を表す特性図である。
【図５】図４に示したＬＵＴにおけるサブ画素間の映像信号の階調の差の一例を各色ごとに表す特性図である。
【図６】図４に示したＬＵＴを作成する基となる各色ごとのＬＵＴの一例を表す特性図である。
【図７】各色光の複屈折（液晶素子への印加電圧）と液晶素子に対する透過率との関係の一例を表す特性図である。
【図８】図４に示したＬＵＴを作成する際に考慮される、映像信号の階調と液晶表示パネルの正面方向での色度との関係の一例を表す特性図である。
【図９】比較例に係るＬＵＴを表す特性図である。
【図１０】図９に示した比較例に係るＬＵＴにおけるサブ画素間の映像信号の階調の差を各色ごとに表す特性図である。
【図１１】図９に示した比較例に係るＬＵＴを作成する基となるＬＵＴの一例を表す特性図である。
【図１２】実施の形態および比較例に係る映像信号の階調と液晶表示パネルの４５°方向での輝度比との関係の一例を表す特性図である。
【図１３】実施の形態および比較例に係る映像信号の階調と液晶表示パネルの４５°方向での色度との関係の一例を表す特性図である。
【図１４】本発明の変形例に係る画素の詳細構成を表す回路図である。
【図１５】本発明の他の変形例に係る液晶表示装置の全体構成を表すブロック図である。
【図１６】本発明の他の変形例に係る画素の詳細構成を表す回路図である。
【図１７】図１６に示した変形例に係る表示駆動の際のサブフレーム期間について説明するためのタイミング図である。
【図１８】従来の液晶表示装置における映像信号の階調と液晶表示パネルの正面方向および４５°方向での輝度比との関係の一例を表す特性図である。
【図１９】従来のマルチ画素構造における映像信号の階調と各サブ画素の表示態様との関係の一例を表す平面図である。
【図２０】従来の液晶表示装置における映像信号の階調と液晶表示パネルの４５°方向での色度との関係の一例を表す特性図である。
【符号の説明】
【００５７】
１，１Ａ…液晶表示装置、２…液晶表示パネル、２０，２０−１，２０−２…画素、２０Ａ，２０Ａ−１，２０Ｂ，２０Ｂ−１…サブ画素、２１，２１Ａ，２１Ｂ…ＴＦＴ素子、２２，２２Ａ，２２Ｂ…液晶素子、２２０…画素電極、２３，２３Ａ，２３Ｂ…補助容量素子、３…バックライト部、４１…画像処理部、４３…マルチ画素変換部、４５，４５Ａ…リファレンス電圧生成部、５１…データドライバ、５２…ゲートドライバ、６１…タイミング制御部、６２…バックライト駆動部、Ｄin…映像信号、Ｄ１，Ｄ２ａ，Ｄ２ｂ…映像信号、Ｖref，Ｖrefr，Ｖrefg，Ｖrefb…リファレンス電圧、Ｇ，ＧＡ，ＧＢ…ゲート線、Ｄ，ＤＡ，ＤＢ…データ線、Ｃｓ…補助容量線、ＳＦＡ，ＳＦＢ…サブフレーム期間。
【図１】
0005012327.tif 000002
【図２】
0005012327.tif 000003
【図３】
0005012327.tif 000004
【図４】
0005012327.tif 000005
【図５】
0005012327.tif 000006
【図６】
0005012327.tif 000007
【図７】
0005012327.tif 000008
【図８】
0005012327.tif 000009
【図９】
0005012327.tif 000010
【図１０】
0005012327.tif 000011
【図１１】
0005012327.tif 000012
【図１２】
0005012327.tif 000013
【図１３】
0005012327.tif 000014
【図１４】
0005012327.tif 000015
【図１５】
0005012327.tif 000016
【図１６】
0005012327.tif 000017
【図１７】
0005012327.tif 000018
【図１８】
0005012327.tif 000019
【図１９】
0005012327.tif 000020
【図２０】
0005012327.tif 000021