(57)【特許請求の範囲】
【請求項１】
オートフォーカスを行う対象からの光束を瞳分割した光束を受光するための基準部と参照部の二つの領域に配置される複数の画素から構成される複数のアイランドを有し、該複数のアイランドに光束を導く基準部用結像レンズと参照部用結像レンズを有する第１のオートフォーカス用光学系を適用する場合に、所定の対応関係にある一つの基準部アイランドと一つの参照部アイランドから成るアイランド対毎に、制御パラメータが設定可能であるオートフォーカス用撮像素子において、
上記アイランド毎に制御パラメータを設定する複数のレジスタと、
上記第１のオートフォーカス用光学系よりも、基準部用結像レンズと参照部用結像レンズの光軸間隔が狭く、有効光束範囲の狭い第２のオートフォーカス用光学系を適用する場合に、上記アイランド対のうち、基準部アイランド及び参照部アイランドの何れか一方のアイランドの画素データが無効となる第１のアイランド対と、
上記第２のオートフォーカス用光学系を適用する場合に、上記アイランド対のうち、基準部アイランド及び参照部アイランドの両方のアイランドの画素データとも有効である第２のアイランド対と、
上記第１、第２のオートフォーカス用光学系の適用に応じて、上記複数のレジスタと、上記複数のアイランドとレジスタの接続と、を制御する制御部と、
を有し、
上記制御部は、
上記第１のオートフォーカス用光学系が適用される場合は、上記第１のアイランド対の基準部アイランドと参照部アイランドとに同一のレジスタを接続させ、上記第２のアイランド対の基準部アイランドと参照部アイランドとに別々のレジスタを接続させ、
上記第２のオートフォーカス用光学系が適用される場合は、上記第１のアイランド対の基準部アイランドと参照部アイランドの一方、または両方へのレジスタの接続を禁止させる
ことを特徴とするオートフォーカス用撮像素子。
【請求項２】
上記第１のオートフォーカス用光学系を適用する場合に、アイランド対を構成しないアイランドであって画素データが無効であり、かつ上記第２のオートフォーカス用光学系を適用する場合に、画素データが有効となる第３のアイランドを有し、
上記制御部は、
上記第１のオートフォーカス用光学系が適用される場合は、上記第３のアイランドへのレジスタの接続を禁止し、
上記第２のオートフォーカス用光学系が適用される場合は、上記第３のアイランドに、上記第２のアイランド対の一方に接続されているレジスタを接続させる
ことを特徴とする請求項１に記載のオートフォーカス用撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラやビデオカメラ等の光学機器に用いられるオートフォーカス用のラインセンサや二次元イメージセンサ等の固体撮像装置であるオートフォーカス用撮像素子に関する。
【背景技術】
【０００２】
従来、一眼レフレクスカメラのオートフォーカス（ＡＦ）用の複数の画素列を有する撮像素子において、特許文献１に開示されているような、複数のラインセンサとモニタセンサとを外部信号により任意の組み合せで駆動制御可能な構成とし、異なる種類の焦点検出光学系に対応させる方式が知られている。
【特許文献１】特開２００４−２７２２３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記特許文献１に開示の方式では、複数のラインセンサとモニタセンサとを任意の組み合わせで動作可能な構成にはなっているが、感度、ゲイン、蓄積終了レベル設定等を複数のラインセンサの組み合わせ毎に設定できるような機能についての記載がない。
【０００４】
上記のような機能を搭載するために対応可能な光学系毎に設定項目用のレジスタを設けると、回路規模が増大し、コストアップや実装スペースの制約が厳しくなる等の問題があった。
【０００５】
本発明は、上記の点に鑑みてなされたもので、回路規模の増大や機能低下を抑えつつ、複数のＡＦ光学系の使用に対応できるオートフォーカス用撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明のオートフォーカス用撮像素子の一態様は、オートフォーカスを行う対象からの光束を瞳分割した光束を受光するための基準部と参照部の二つの領域に配置される複数の画素から構成される複数のアイランドを有し、該複数のアイランドに光束を導く基準部用結像レンズと参照部用結像レンズを有する第１のオートフォーカス用光学系を適用する場合に、所定の対応関係にある一つの基準部アイランドと一つの参照部アイランドから成るアイランド対毎に、制御パラメータが設定可能であるオートフォーカス用撮像素子において、
上記アイランド毎に制御パラメータを設定する複数のレジスタと、
上記第１のオートフォーカス用光学系よりも、基準部用結像レンズと参照部用結像レンズの光軸間隔が狭く、有効光束範囲の狭い第２のオートフォーカス用光学系を適用する場合に、上記アイランド対のうち、基準部アイランド及び参照部アイランドの何れか一方のアイランドの画素データが無効となる第１のアイランド対と、
上記第２のオートフォーカス用光学系を適用する場合に、上記アイランド対のうち、基準部アイランド及び参照部アイランドの両方のアイランドの画素データとも有効である第２のアイランド対と、
上記第１、第２のオートフォーカス用光学系の適用に応じて、上記複数のレジスタと、上記複数のアイランドとレジスタの接続と、を制御する制御部と、
を有し、
上記制御部は、
上記第１のオートフォーカス用光学系が適用される場合は、上記第１のアイランド対の基準部アイランドと参照部アイランドとに同一のレジスタを接続させ、上記第２のアイランド対の基準部アイランドと参照部アイランドとに別々のレジスタを接続させ、
上記第２のオートフォーカス用光学系が適用される場合は、上記第１のアイランド対の基準部アイランドと参照部アイランドの一方、または両方へのレジスタの接続を禁止させる
ことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、回路規模の増大や機能低下を抑えつつ、複数のＡＦ光学系の使用に対応できるオートフォーカス用撮像素子を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明を実施するための最良の形態を図面を参照して説明する。
【０００９】
図１は、本発明の一実施形態に係るオートフォーカス用撮像素子を搭載するカメラとしてのレンズ交換式の一眼レフレクスカメラの構成を示すブロック図である。
【００１０】
同図に示すように、このカメラは、カメラ本体１０１と該カメラ本体１０１に対して着脱可能な交換レンズ１０２とから成る。
【００１１】
カメラ本体１０１内部には、以下の光学系やブロックが含まれる。即ち、カメラ動作の制御を行うシステムコントローラ（シスコン）を構成するＣＰＵ１０３、本実施形態に係るオートフォーカス用撮像素子であるＡＦセンサ１０４、該ＡＦセンサ１０４の制御を行うＡＦ演算ＩＣ１０５、プリズム１０６や接眼レンズ１０７等で構成されるファインダ光学系、コンデンサレンズ１０８やセパレータレンズ１０９等で構成されるＡＦ光学系、被写体光束を受光して撮像を行う撮像素子１１０、被写体光束をファインダ光学系に導くためのメインミラー１１１、被写体光束をＡＦ光学系に導くためのサブミラー１１２等がカメラ本体１０１に含まれている。
【００１２】
なお、ファインダ光学系のプリズム１０６は、ファインダ像として被写体の正立像を表示させるために被写体像の反転を行うものであり、接眼レンズ１０７は、ファインダ像として被写体像を結像させるものである。また、ファインダ光学系は、更に、メインミラー１１１により撮影光学系を透過した被写体光束が投影されるファインダスクリーン１１３を含む。
【００１３】
メインミラー１１１は、ＡＦ時には図中に示すようにダウンしており、撮影光学系を透過した被写体光束をＡＦ光学系とファインダ光学系に分割し、撮影時には上方へアップして、全光束を撮像素子１１０へ導く。撮像素子１１０は、撮影光学系を透過した被写体光束を受光し、撮像を行う。
【００１４】
また、サブミラー１１２は、撮影光学系を透過し、メインミラー１１１のハーフミラー部を通過した被写体光束を反射し、ＡＦ光学系に導く。なお、図中の参照符号１１４は、撮影光学系を透過した被写体光束が撮像素子１１０上で合焦状態にあるときに被写体像が合焦する、コンデンサレンズ１０８の前面の仮想面である撮像等価面を示している。
【００１５】
ＡＦ光学系は、撮影光学系を透過しサブミラー１１２で反射された被写体光束を集光するコンデンサレンズ１０８と、サブミラー１１２によりＡＦ光学系に入射された被写体光束を反射し、ＡＦセンサ１０４に導くミラー１１５と、コンデンサレンズ１０８により集光された被写体光束を瞳分割するためのセパレータ絞り１１６と、セパレータ絞り１１６で瞳分割された被写体光束をＡＦセンサ１０４上に被写体像として再結像させるセパレータレンズ１０９とから構成される。
【００１６】
ＡＦ演算ＩＣ１０５は、本実施形態に係るオートフォーカス用撮像素子であるＡＦセンサ１０４の制御とその出力データを用いたＡＦ演算の一部を行うハードウエア集積回路で形成される。このＡＦ演算ＩＣ１０５の動作制御は、各種カメラ動作や演算制御を行うシステムコントローラとしてのＣＰＵ１０３によって行われる。
【００１７】
一方、撮像素子１１０上に被写体像を結像させる、カメラ本体１０１に対して着脱可能な交換レンズ１０２は、合焦状態を得るために該交換レンズ１０２の光軸方向に駆動される焦点調節用のフォーカスレンズ１１７と、該フォーカスレンズ１１７を駆動するためのモータドライバ１１８と、カメラ本体１０１からデフォーカス量を受信してフォーカスレンズ１１７の駆動量を演算し、その駆動量だけフォーカスレンズ１１７を駆動制御するレンズＣＰＵ１１９と、から構成される。
【００１８】
次に、本発明の一実施形態に係るオートフォーカス用撮像素子であるＡＦセンサ１０４のカメラ内での動作について説明する。
【００１９】
図２は、ＡＦセンサ１０４が組み込まれるＡＦ光学系とＡＦセンサ１０４の画素を示す図であり、図中、１２０ａはＡＦセンサ１０４の水平画素列、１２０ｂはＡＦセンサ１０４の垂直画素列をそれぞれ示す。他の光学的要素については図１の説明と同様である。
【００２０】
図３（Ａ）及び図４（Ａ）は、ＡＦセンサ１０４の正面図を示しており、それぞれ２から５ブロック（以下、アイランドと称する）に分割された画素列を、ＡＦセンサ１０４の水平方向に３列、垂直方向に５列、配置して構成している。なお、図３（Ａ）及び図４（Ａ）において、ハッチングを付していないアイランドは有効アイランド、ハッチングを付したアイランドは無効アイランドを示している。また、水平画素列１２０ａは、水平方向基準部画素列１２０ａ１と水平方向参照部画素列１２０ａ２とから成り、垂直画素列１２０ｂは、垂直方向基準部画素列１２０ｂ１と垂直方向参照部画素列１２０ｂ２とから成る。
【００２１】
例えば、図３（Ａ）の水平方向においてアイランドｈ３ｃｂの中心とｈ３ｃｒの中心の間を基線長とし、及び垂直方向においてアイランドｖ３ｃｂの中心とｖ３ｃｒの中心との間を基線長とする第１のＡＦ光学系を適用する場合は、図３（Ａ）に示すような各アイランドの有効／無効の設定を行うことにより、図３（Ｂ）に示すような撮影画面１２１内のそれぞれ１１点の全ての測距点１２２において水平、垂直の２方向で公知の位相差方式ＡＦが可能な構成となっている。
【００２２】
また、例えば図４（Ａ）の水平方向においてアイランドｈ３ｄｂの中心とｈ３ｂｒの中心の間を基線長とし、及び垂直方向においてアイランドｖ４ｃｂの中心とｖ２ｃｒの中心との間を基線長とする、即ち基線長が第１のＡＦ光学系よりも小さい第２のＡＦ光学系を適用する場合は、図４（Ａ）に示すような各アイランドの有効／無効の設定を行うことにより、図４（Ｂ）に示すような撮影画面１２１内の７点の測距点１２２において一部水平、全部垂直の２方向で公知の位相差方式ＡＦが可能な構成となっている。
【００２３】
なお、上記基線長とは、光学的にセパレータレンズ１０９（セパレータ絞り１１６）の光軸間隔に略等しい。このように無効とするアイランドには、けられ等があって有効な光束が到達しないので、適正な測距を行うことはできない。
【００２４】
また、図３（Ａ）においてハッチングを付して示されているｘ１ｂ〜ｘ３ｂ、ｘ１ｒ〜ｘ３ｒアイランドは、１１点モード時には使用しない７点モード用のアイランドであり、７点モード時は、図４（Ａ）に示すように有効アイランドとして機能する。
【００２５】
１１点／７点モードのアイランド設定の切換等については後述するが、ＣＰＵ１０３からの命令に基づきＡＦ演算ＩＣ１０５を介して、本実施形態に係るオートフォーカス用撮像素子であるＡＦセンサ１０４内の制御回路、レジスタの設定がなされ、アイランドの設定がなされる。
【００２６】
図５は、説明及び図示の簡略化のため、ＡＦセンサ１０４の水平方向参照部画素列１２０ａ２のｈ２列（図３（Ａ）の３列の中の上列）を取り出して、その構成と出力回路部を示す図である。
【００２７】
画素部は、複数の遮光画素１２３、無効画素１２４、有効画素１２５で構成され、有効画素部は無効画素１２４により３個のアイランドに分割されている。
【００２８】
このｈ２列を構成する上下２列の画素部は、画素ピッチの１／２ずつずらして配置されており、画素部から出力される電荷は上下に配置された電荷転送路１２６を経由して、更にリーダー部１２７を経由し、画素用電荷電圧変換部１２８に入力される。画素用電荷電圧変換部１２８は、電荷を電圧に変換するＦＤＡ等で構成され、電荷転送路１２６より上下交互に転送された電荷を電圧に変換する。
【００２９】
変換された電圧信号は、ＣＤＳアンプ等の利得制御アンプ１２９を経由して、出力画素列選択部１３０に入力される。
【００３０】
出力画素列選択部１３０に入力された電圧信号は、出力画素列選択部１３０内の画素出力切換スイッチ１３１ａのスイッチ制御に応じて、バッファアンプ１３２を介して、ＡＦセンサ１０４の外部へ出力される。なお、出力画素列選択部１３０の画素出力切換スイッチ１３１ａは、ＡＦ演算ＩＣ１０５によって制御される。
【００３１】
また、上下２列の画素部間には、蓄積制御時に利用するモニタ画素１３３がアイランド数と同数配置され、モニタ画素１３３のリセット信号φＲＭ線と出力信号ｖｍｏｎ１〜３が接続されている。
【００３２】
モニタ画素１３３で発生した電荷は、モニタ用電荷電圧変換部１３４で電圧信号に変換され、不図示の蓄積制御回路へ出力される。
【００３３】
ＡＦセンサ１０４の水平方向参照部画素列１２０ａ２のｈ２列以外の画素列、及び他の水平、垂直画素列も上記と同様の構成となっており、ＡＦセンサ１０４としては４つの画素データ出力端子を有している。
【００３４】
図６は、ＡＦセンサ１０４の画素部付近の構成を示す図である。同図において、参照符号１３５はフォトダイオード（ＰＤ部）、１３６は第１の転送ゲート、１３７はストレージ（ＳＴ部）、１３８は第２の転送ゲート、１３９は電荷転送路（ＣＣＤ部）をそれぞれ示している。また、ＴＧ１は第１の転送ゲート１３６のＯＮ／ＯＦＦ制御信号、ＴＧ２は第２の転送ゲート１３８のＯＮ／ＯＦＦ制御信号、φＲＳはＳＴ部１３７の不要電荷をリセットするためのリセット信号、φ１，φ２はＣＣＤ部１３９での電荷転送時に供給される逆位相の電荷転送クロック信号をそれぞれ示す。
【００３５】
ＰＤ部１３５は、結像された被写体光束を光電変換し、入射光量に応じた電荷を出力する。第１の転送ゲート１３６は、ＴＧ１信号よってＰＤ部１３５からＳＴ部１３７に電荷を転送する。ＳＴ部１３７は、ＰＤ部１３５から転送された電荷を一時的に保持する。第２の転送ゲート１３８は、ＴＧ２信号によってＳＴ部１３７からＣＣＤ部１３９に電荷を転送する。ＣＣＤ部１３９は、φ１，φ２信号の転送周波数に応じて電荷を転送する。
【００３６】
図７は、ＡＦセンサ１０４での蓄積制御シーケンス〜読み出しシーケンス開始までの簡易的なタイミングチャートを示す図である。
【００３７】
まず、第１の転送ゲート１３６にＴＧ１パルス（Ｌ→Ｈ→Ｌ）を入力することによりＰＤ部１３５の不要電荷がリセットされ、φＲＳ信号をＨ状態とすることによってＳＴ部１３７の不要電荷がリセットされて、該φＲＳ信号のＨ→Ｌにより蓄積動作を開始する。
【００３８】
次に、モニタ画素１３３から出力されるｖｍｏｎ信号が所定レベルＶＴＨに達すると、再度ＴＧ１パルスが第１の転送ゲート１３６へ入力され、ＰＤ部１３５で蓄積された電荷がＳＴ部１３７に転送されて蓄積動作が終了する。
【００３９】
そして、ＴＧ１パルスの後にＴＧ２パルス（Ｌ→Ｈ→Ｌ）を入力することにより、ＳＴ部１３７からＣＣＤ部１３９に電荷を転送する。
【００４０】
図８は、本実施形態に係るオートフォーカス用撮像素子であるＡＦセンサ１０４におけるモニタ画素制御回路の構成を示す図である。
【００４１】
モニタ画素（ＭＰＤ）１３３は、ＡＦセンサ受光部の蓄積レベルをモニタするためＰＤである。モニタ用電荷電圧変換部１３４は、モニタ画素１３３のリセット信号φＲＭを反転するためのインバータ回路１４０と、リセット信号φＲＭにより制御される、モニタ画素１３３の蓄積レベルをリセットするためのスイッチ回路１４１と、モニタ画素１３３で発生した電荷を蓄積するための積分コンデンサ１４２とから構成されている。このようなモニタ用電荷電圧変換部１３４の出力信号であるモニタ信号ｖｍｏｎは、モニタ画素１３３の蓄積レベルに応じてＡＦセンサ受光部の蓄積制御を行う蓄積制御回路１４３に入力される。
【００４２】
図９は、蓄積制御シーケンスでのモニタ制御の簡易的なタイミングチャートを示す図である。
【００４３】
モニタ用リセット信号φＲＭをＨ→Ｌに変化させることにより、モニタ画素１３３のリセットが解除され、モニタ画素１３３による積分コンデンサ１４２での蓄積が開始される。蓄積が開始されると、モニタ信号ｖｍｏｎが基準電圧ＶＲＥＦから電圧が下がる方向に蓄積を行う。
【００４４】
蓄積制御回路１４３は、このようなモニタ信号ｖｍｏｎをモニタし、モニタ信号ｖｍｏｎが、蓄積終了電圧ＶＴＨに達すると、ＴＧ１パルスが第１の転送ゲート１３６へ入力し、ＰＤ部１３５での蓄積動作が終了する。
【００４５】
図１０は、ＡＦセンサ１０４の水平方向参照部画素列１２０ａ２の画素データ読み出しシーケンスのタイミングチャートを示す図である。
【００４６】
まず、ｈ３列の第２の転送ゲート制御信号ＴＧ２＿ｈ３のパルスにより、水平方向参照部画素列１２０ａ２のｈ３列の電荷転送が開始される。またこれと同時に、ｈ３列の画素出力切換スイッチ制御信号ｓｗ＿ｃｏｎｔ＿ｈ３により、画素出力切換スイッチ１３１ｂ（図５参照）がＯＮ状態にされると、ＡＦセンサ１０４の外部には、図１０に示すように、ｈ３列のリーダー部１２７、遮光画素１２３、無効画素１２４、有効画素１２５の順で各データが出力される。
【００４７】
次に、ｈ３列の有効画素１２５の電荷転送中に、ｈ２列の第２の転送ゲート制御信号ＴＧ２＿ｈ２のパルスがｈ２列に入力される。しかしながら、この時点では、ｈ２列の画素出力切換スイッチ１３１ａはＯＦＦ状態になっており、ＡＦセンサ１０４の外部にはｈ３列の有効画素１２５のデータが出力されている。
【００４８】
そして、ｈ３列の有効画素１２５のデータの出力が終了するタイミングで、ｈ３列の画素出力切換スイッチ制御信号ｓｗ＿ｃｏｎｔ＿ｈ３により、画素出力切換スイッチ１３１ｂをＯＦＦ状態にし、ｈ２列の画素出力切換スイッチ制御信号ｓｗ＿ｃｏｎｔ＿ｈ２により、画素出力切換スイッチ１３１ａをＯＮ状態にすることにより、ＡＦセンサ１０４の外部にはｈ３列の有効画素１２５のデータに続いてｈ２列の有効画素１２５のデータが出力される。
【００４９】
つまり、上記のようにＡＦセンサ１０４の外部へのｈ３列有効画素データの出力終了とｈ２列有効画素データの出力開始とが連続するようなタイミングで、ｈ２列の第２の転送ゲート制御信号ＴＧ２＿ｈ２のパルスはｈ２列に入力される。
【００５０】
ｈ２列とｈ４列の電荷転送開始及び画素出力切換スイッチ１３１ａ，１３１ｃ（図５参照）のＯＮ／ＯＦＦのタイミングに関しても、上記と同様な制御を行うことにより、ＡＦセンサ１０４の外部には、ｈ３列からｈ４列の有効画素１２５のデータを連続で出力させることができる。
【００５１】
続いて、図１１乃至図１４Ｂを参照して、本実施形態に係るオートフォーカス用撮像素子であるＡＦセンサ１０４の１１点モードと７点モードでのアイランド設定等について説明する。
【００５２】
図１１は、ＡＦセンサ１０４からの出力データに基づいて位相差方式のＡＦ演算において２像間隔値を求める際の相関演算時に対をなすアイランドの１１点モードと７点モードでの組み合わせを表す対応表を示す図である。
【００５３】
また、図１２は、ＡＦ演算ＩＣ１０５内に構成されている各アイランド制御用レジスタと対応する制御対象アイランドとの関係、及び１１点モードと７点モードのそれぞれの場合でのレジスタ設定値の関係を表す対応表を示す図である。
【００５４】
なお、図１２の対応表の右に示す双方向矢印は、７点モード時の相関演算で対をなすアイランドの組み合わせを示している。
【００５５】
また、図１２の対応表におけるレジスタ設定値ａ〜ｖは、レジスタに設定される所定のビット数の制御コードを示す変数である。図１２の対応表中では、１１点、７点の各モードの測距点毎のアイランドの組み合わせが判り易いように別の変数で示しており、同じ変数が設定されているアイランドが１１点及び７点モード時の各測距点を構成するアイランドの組み合わせを示す。
【００５６】
以下、より詳細に説明する。  
相関演算時の基準部、参照部の各アイランドの対応関係が、図１１に示すような関係になるように、図１２のレジスタＲｅｇ＿ｈ２ｂ〜Ｒｅｇ＿ｖ４ｄのレジスタ設定が反映されるアイランドが決定されている。
【００５７】
例えば、１１点モード時は、レジスタＲｅｇ＿ｈ２ｂに設定される制御コードａは、ｈ２ｂｂアイランドとｈ２ｂｒアイランドに反映され、この２つのアイランドではモニタ特性、感度、ゲイン等が同一の設定で制御が行われる。
【００５８】
なお、基準部と参照部の画素データに基づく公知の相関演算においては、基準部と参照部の画像データの相関を求めるために画像データの類似性が重要となる。したがって、基準部と参照部の画素データを同一の特性とすることが望ましい。そのために、基準部と参照部の特性要因である利得制御アンプ１２９、バッファアンプ１３２等の感度及びゲイン、モニタ特性である蓄積終了電圧ＶＴＨ等を同一に設定するものである。
【００５９】
７点モード時は、相関演算で対になるアイランドの対応関係が、同じｈ２列ではｈ２ｄｂアイランドとｈ２ｂｒアイランドに変更となるので、この場合は、レジスタＲｅｇ＿ｈ２ｂとＲｅｇ＿ｈ２ｄに同じ制御コードａを設定することで、上記の２つのアイランドで同一の制御を実行させることができる。
【００６０】
図１３Ａ乃至図１４Ｂは各モードにおける上記の各レジスタと各アイランドの関係を模式的に示したものである。即ち、図１３Ａは、図１２の対応表の１１点モード時のレジスタと各水平アイランドの接続の対応関係を示す図であり、図１３Ｂは、図１２の対応表の７点モード時のレジスタと各水平アイランドの接続の対応関係を示す図である。また、図１４Ａは、図１２の対応表の１１点モード時のレジスタと各垂直アイランドの接続の対応関係を示す図であり、図１４Ｂは、図１２の対応表の７点モード時のレジスタと各垂直アイランドの接続の対応関係を示す図である。
【００６１】
なお、これら図１３Ａ乃至図１４Ｂにおいて、ハッチングを付さない部分は、各モードで有効となるアイランド、レジスタ及び制御回路を示し、ハッチングを付した部分は各モードで無効となるアイランド、レジスタ及び制御回路をそれぞれ示す。また、実線は各モードで有効となる制御線、破線は各モードで無効となる制御線をそれぞれ示す。
【００６２】
レジスタＲｅｇ＿ｈ２ｂ〜Ｒｅｇ＿ｈ２ｄ，Ｒｅｇ＿ｈ３ａ〜Ｒｅｇ＿ｈ３ｅ，Ｒｅｇ＿ｈ４ｂ〜Ｒｅｇ＿ｈ４ｄ，Ｒｅｇ＿ｖ２ｂ〜Ｒｅｇ＿ｖ２ｄ，Ｒｅｇ＿ｖ３ａ〜Ｒｅｇ＿ｖ３ｅ，Ｒｅｇ＿ｖ４ｂ〜Ｒｅｇ＿ｖ４ｄ及び制御回路Ｒｅｇ＿ｃｎｔ＿ｈ２ｂ〜Ｒｅｇ＿ｃｎｔ＿ｈ２ｄ，Ｒｅｇ＿ｃｎｔ＿ｈ３ａ〜Ｒｅｇ＿ｃｎｔ＿ｈ３ｅ，Ｒｅｇ＿ｃｎｔ＿ｈ４ｂ〜Ｒｅｇ＿ｃｎｔ＿ｈ４ｄ，Ｒｅｇ＿ｃｎｔ＿ｖ２ｂ〜Ｒｅｇ＿ｃｎｔ＿ｖ２ｄ，Ｒｅｇ＿ｃｎｔ＿ｖ３ａ〜Ｒｅｇ＿ｃｎｔ＿ｖ３ｅ，Ｒｅｇ＿ｃｎｔ＿ｖ４ｂ〜Ｒｅｇ＿ｃｎｔ＿ｖ４ｄは、ＡＦセンサ１０４内に構成され、ＡＦ演算ＩＣ１０５からの制御信号により制御回路Ｒｅｇ＿ｃｎｔ＿＊（＊は各制御回路名）の設定がなされる。
【００６３】
したがって、図１３Ａ乃至図１４Ｂは、レジスタ制御回路Ｒｅｇ＿ｃｎｔ＿＊によって対になるアイランドを同一の制御条件にするための制御コードを各レジスタＲｅｇ＿＊（＊は各レジスタ名）に設定する場合の接続関係を示している。
【００６４】
例えば、１１点モードにおいて、ｈ３ｃｂアイランドとｈ３ｃｒアイランドがペアとなる関係であるので、レジスタＲｅｇ＿ｈ３ｃｂとＲｅｇ＿ｈ３ｃｒに同じ制御コードを制御回路Ｒｅｇ＿ｃｎｔ＿ｈ３ｃｂより書き込むような構成となっている。
【００６５】
以上のように、適用するＡＦ光学系の種類が１１点用か７点用かに応じて、ＣＰＵ１０３は、ＡＦ演算ＩＣ１０５を介して制御信号をＡＦセンサ１０４に入力し、ＡＦセンサ１０４の内部の制御回路Ｒｅｇ＿ｃｎｔ＿＊を設定し、該制御回路Ｒｅｇ＿ｃｎｔ＿＊によりアイランドの設定を１１点モードまたは７点モードとすることが可能である。
【００６６】
以上のように、本実施形態によれば、同一のＡＦセンサ１０４に対応させる複数のＡＦ光学系毎に異なるレジスタを用意することなく、レジスタ設定値を変更することでＡＦ光学系の変更への対応が可能となるので、回路規模の増大を抑えつつ複数のＡＦ光学系の使用に対応できるようにできるという効果が得られる。
【００６７】
［変形例］
以上、一実施形態に基づいて本発明を説明したが、本発明は上述した一実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００６８】
例えば、上記一実施形態では、ＡＦ演算ＩＣ１０５からの制御信号によってＡＦセンサ１０４の内部の制御回路Ｒｅｇ＿ｃｎｔ＿＊が設定され、該制御回路Ｒｅｇ＿ｃｎｔ＿＊によりレジスタＲｅｇ＿＊の設定を制御するようにしているが、変形例として、各モードにおける対応関係が図１２の対応表のようになるように、直接ＡＦセンサ１０４の外部から設定が行えるような構成としても良い。その際は、ＡＦ演算ＩＣ１０５の制御信号により直接レジスタＲｅｇ＿＊の設定を行う。
【００６９】
この場合は、制御回路Ｒｅｇ＿ｃｎｔ＿＊で行っているレジスタ組み合わせの変更等の処理を行う必要があるが、制御回路分の回路規模を削減して、低コスト化ができるという効果がある。
【００７０】
また、１１点モードと７点モードに限らず、より多くの多点モードを設定可能なように設けても良い。
【図面の簡単な説明】
【００７１】
【図１】図１は、本発明の一実施形態に係るオートフォーカス用撮像素子を搭載するカメラのブロック構成図である。
【図２】図２は、図１のカメラのＡＦ光学系の模式図である。
【図３】図３（Ａ）は、一実施形態に係るオートフォーカス用撮像素子であるＡＦセンサの１１点モード時の有効アイランドを説明するためのＡＦセンサの正面図であり、図３（Ｂ）は、１１点モード時の撮影画面内のＡＦポイント例を示す図である。
【図４】図４（Ａ）は、７点モード時の有効アイランドを説明するためのＡＦセンサの正面図であり、図４（Ｂ）は、７点モード時の撮影画面内のＡＦポイント例を示す図である。
【図５】図５は、ＡＦセンサの画素列の構成と出力回路部を示す図である。
【図６】図６は、ＡＦセンサの画素部周辺の構成を示す図である。
【図７】図７は、ＡＦセンサの有効画素部のリセット・蓄積制御シーケンスのタイミングチャートを示す図である。
【図８】図８は、ＡＦセンサのモニタ画素制御回路の構成を示す図である。
【図９】図９は、ＡＦセンサのモニタ画素部のリセット・蓄積制御シーケンスのタイミングチャートを示す図である。
【図１０】図１０は、ＡＦセンサの画素データ読み出しシーケンスのタイミングチャートを示す図である。
【図１１】図１１は、位相差方式のＡＦ演算において２像間隔値を求める際の相関演算時に対をなすアイランドの１１点モードと７点モードでの組み合わせを表す対応表を示す図である。
【図１２】図１２は、各アイランド制御用レジスタと１１点モードと７点モードで使用する制御対象アイランドとの対応関係を表す対応表を示す図である。
【図１３Ａ】図１３Ａは、図１２の対応表の１１点モード時のレジスタと各水平アイランドの接続の対応関係を示す図である。
【図１３Ｂ】図１３Ｂは、図１２の対応表の７点モード時のレジスタと各水平アイランドの接続の対応関係を示す図である。
【図１４Ａ】図１４Ａは、図１２の対応表の１１点モード時のレジスタと各垂直アイランドの接続の対応関係を示す図である。
【図１４Ｂ】図１４Ｂは、図１２の対応表の７点モード時のレジスタと各垂直アイランドの接続の対応関係を示す図である。
【符号の説明】
【００７２】
１０１…カメラ本体、  １０２…交換レンズ、  １０３…ＣＰＵ、  １０４…ＡＦセンサ、  １０６…プリズム、  １０５…ＡＦ演算ＩＣ、  １０７…接眼レンズ、  １０８…コンデンサレンズ、  １０９…セパレータレンズ、  １１０…撮像素子、  １１１…メインミラー、  １１２…サブミラー、  １１３…ファインダスクリーン、  １１４…撮像等価面、  １１５…ミラー、  １１６…セパレータ絞り、  １１７…フォーカスレンズ、  １１８…モータドライバ、  １１９…レンズＣＰＵ、  １２０ａ…水平画素列、  １２０ａ１…水平方向基準部画素列、  １２０ａ２…水平方向参照部画素列、  １２０ｂ…垂直画素列、  １２０ｂ１…垂直方向基準部画素列、  １２０ｂ２…垂直方向参照部画素列、  １２１…撮影画面、  １２２…測距点、  １２３…遮光画素、  １２４…無効画素、  １２５…有効画素、  １２６…電荷転送路、  １２７…リーダー部、  １２８…画素用電荷電圧変換部、  １２９…利得制御アンプ、  １３０…出力画素列選択部、  １３１ａ〜１３１ｃ…画素出力切換スイッチ、  １３２…バッファアンプ、  １３３…モニタ画素、  １３４…モニタ用電荷電圧変換部、  １３５…フォトダイオード（ＰＤ部）、  １３６…第１の転送ゲート、  １３７…ストレージ（ＳＴ部）、  １３８…第２の転送ゲート、  １３９…電荷転送路（ＣＣＤ部）、  １４０…インバータ回路、  １４１…スイッチ回路、  １４２…積分コンデンサ、  １４３…蓄積制御回路、  Ｒｅｇ＿ｈ２ｂ〜Ｒｅｇ＿ｈ２ｄ，Ｒｅｇ＿ｈ３ａ〜Ｒｅｇ＿ｈ３ｅ，Ｒｅｇ＿ｈ４ｂ〜Ｒｅｇ＿ｈ４ｄ，Ｒｅｇ＿ｖ２ｂ〜Ｒｅｇ＿ｖ２ｄ，Ｒｅｇ＿ｖ３ａ〜Ｒｅｇ＿ｖ３ｅ，Ｒｅｇ＿ｖ４ｂ〜Ｒｅｇ＿ｖ４ｄ…レジスタ、  Ｒｅｇ＿ｃｎｔ＿ｈ２ｂ〜Ｒｅｇ＿ｃｎｔ＿ｈ２ｄ，Ｒｅｇ＿ｃｎｔ＿ｈ３ａ〜Ｒｅｇ＿ｃｎｔ＿ｈ３ｅ，Ｒｅｇ＿ｃｎｔ＿ｈ４ｂ〜Ｒｅｇ＿ｃｎｔ＿ｈ４ｄ，Ｒｅｇ＿ｃｎｔ＿ｖ２ｂ〜Ｒｅｇ＿ｃｎｔ＿ｖ２ｄ，Ｒｅｇ＿ｃｎｔ＿ｖ３ａ〜Ｒｅｇ＿ｃｎｔ＿ｖ３ｅ，Ｒｅｇ＿ｃｎｔ＿ｖ４ｂ〜Ｒｅｇ＿ｃｎｔ＿ｖ４ｄ…制御回路。
【図１】
0005019385.tif 000002
【図２】
0005019385.tif 000003
【図３】
0005019385.tif 000004
【図４】
0005019385.tif 000005
【図５】
0005019385.tif 000006
【図６】
0005019385.tif 000007
【図７】
0005019385.tif 000008
【図８】
0005019385.tif 000009
【図９】
0005019385.tif 000010
【図１０】
0005019385.tif 000011
【図１１】
0005019385.tif 000012
【図１２】
0005019385.tif 000013
【図１３Ａ】
0005019385.tif 000014
【図１３Ｂ】
0005019385.tif 000015
【図１４Ａ】
0005019385.tif 000016
【図１４Ｂ】
0005019385.tif 000017