(57)【特許請求の範囲】
【請求項１】
第１電極と、これに電気的に接続された第１導電型からなる第１の半導体層を具備する基板とを備え、前記基板には、工程順に少なくともアバランシェ増倍層と、第２導電型の電界緩和層と、光吸収層と、前記光吸収層よりバンドギャップの大きい第２導電型からなる第２の半導体層とが順次積層され、前記第２の半導体層に形成された溝によって内部領域と外部領域とに分離され、前記内部領域は、第２電極に電気的に接続されたアバランシェフォトダイオードであって、
前記外部領域には、前記内部領域および前記溝を囲み、かつ最外領域を残すように外堀が設けられ、前記外堀により少なくとも光吸収層が除去され、側面を形成していることを特徴とするアバランシェフォトダイオード。
【請求項２】
光吸収層と、第２の半導体層との間には、前記光吸収層よりバンドギャップの大きい第３の半導体層を備え、前記第３の半導体層を残して溝を形成することを特徴とする請求項１に記載のアバランシェフォトダイオード。
【請求項３】
外堀と溝は連続して形成されていることを特徴とする請求項１に記載のアバランシェフォトダイオード。
【請求項４】
内部領域における第２の半導体層は、複数の層からなり、前記複数の層の幅は基板側が大きいことを特徴とする請求項１に記載のアバランシェフォトダイオード。
【請求項５】
内部領域における第２の半導体層は、複数の層からなり、前記複数の層の移動度は、基板側が低いことを特徴とする請求項１に記載のアバランシェフォトダイオード。
【請求項６】
光入射部が、基板の表面である表面入射型、基板の裏面である裏面入射型、溝あるいは外堀により形成された側壁である側面入射型のいずれかであることを特徴とする請求項１に記載のアバランシェフォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体を用いた受光素子に係り、特に暗電流が低く、長期的に信頼性の高いアバランシェフォトダイオードに関する。
【背景技術】
【０００２】
光通信等で使用されるアバランシェフォトダイオードは、光電変換を行なう光吸収層に加え、光電変換されたキャリアをアバランシェ（雪崩）増倍させる層を設けることによって受光感度を高めた半導体受光素子であり、暗電流が低くかつ高い信頼性を有することが要求される。【０００３】
上記アバランシェフォトダイオードの多くは化合物半導体によって形成され、その構造からメサ構造とプレーナ構造に大別することができる。メサ構造は、基板上にメサ（台地）を形成し、同メサ中にｐｎ接合を含んだ構造をとるものであり、メサ周辺の表面でブレークダウンが生じやすい。これを抑制するため、一般に傾斜を設けた構造が採られ、さらにメサ外周領域に高抵抗部となる埋め込み層を設けるなどの構造をとり、暗電流を低く抑える工夫がなされている（例えば特許文献１）。
プレーナ構造は、選択拡散領域を設けることによりｐｎ接合を形成するものであるが、前記ｐｎ接合のエッジ部におけるエッジブレークダウンが問題となる。エッジ部で電流が流れると、電圧を増大させても中央に位置する受光部のｐｎ接合の逆方向電圧はほとんど増加しないため、アバランシェフォトダイオードとしての機能を発揮できない。そのため例えば前記エッジ部に不純物注入などにより高抵抗のガードリングを設けるなどの対策がとられている（例えば特許文献２）。【０００４】
【特許文献１】特開２００２−３２４９１１号公報（第１図）
【特許文献２】特開平７−３１２４４２号公報（第４−６頁、第２、６図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のアバランシェフォトダイオードでは次のような問題があった。
傾斜型メサ構造において、メサ外周領域に埋め込み層を設けるためには、例えば有機金属気相成長法（ＭＯ−ＣＶＤ）法などで、部分的に、かつ結晶面によらず均一に結晶再成長させるというプロセスが必要であるため、製造コストが上昇する、歩留まりが悪い。
プレーナ構造において（特許文献２では擬似プレーナ構造と記載）、例えば受光領域周辺部の電界緩和層のｐ導電型を補償してガードリングを形成する方法では、トレンチを形成してＴiなどのイオン注入と注入イオンの活性化を行なわなければならず、エッチングストッパ層を設ける必要がある。さらにその外周に不純物拡散層を設けるので、プロセスが複雑となり製造コストが上昇するとともに、歩留まりが悪い。また光吸収層中のガードリングの電界強度が高くなるのでトンネル暗電流が大きくなる。【０００６】
本発明はこれらの問題を解決するためになされたものであり、簡易な工程で作製でき、かつ暗電流が抑制され、長期信頼性が確保されたアバランシェフォトダイオードを提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明に係るアバランシェフォトダイオードは、第１電極と、これに電気的に接続された第１導電型からなる第１の半導体層を具備する基板とを備え、前記基板には、工程順に少なくともアバランシェ増倍層と、第２導電型の電界緩和層と、光吸収層と、前記光吸収層よりバンドギャップの大きい第２導電型からなる第２の半導体層とが順次積層され、前記第２の半導体層に形成された溝によって内部領域と外部領域に分離され、前記内部領域は、第２電極に電気的に接続されたアバランシェフォトダイオードであって、
外部領域には、内部領域および記溝を囲み、かつ最外領域を残すように外堀が設けられ、外堀により少なくとも光吸収層が除去され、側面を形成しているものである。
【発明の効果】
【０００８】
本発明によれば、簡易な工程で、低暗電流、かつ長期信頼性の高いアバランシェフォトダイオードを提供できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１によるアバランシェフォトダイオードの概略構造を示す断面図である。
【図２】本発明の実施の形態１による図１のＡ−Ａ'断面における深さ方向の電界強度分布を表した特性図である。
【図３】本発明の実施の形態１による図１のＢ−Ｂ'断面及びＣ−Ｃ'断面における面方向の電界強度分布を表した特性図である。
【図４】本発明の実施の形態２によるアバランシェフォトダイオードの概略構造を示す断面図である。
【図５】本発明の実施の形態３によるアバランシェフォトダイオードの概略構造を示す断面図である。
【図６】本発明の実施の形態４によるアバランシェフォトダイオードの概略構造を示す断面図である。
【図７】本発明の実施の形態４によるアバランシェフォトダイオードの概略構造を示す上面図である。
【図８】本発明の実施の形態４によるアバランシェフォトダイオードについて電流および増倍率Ｍと逆バイアス電圧の関係を示した特性図である。
【図９】本発明の実施の形態５によるアバランシェフォトダイオードの概略構成を示す断面図である。
【図１０】本発明の実施の形態６によるアバランシェフォトダイオードの概略構成を示す断面図である。
【図１１】本発明の実施の形態７によるアバランシェフォトダイオードの概略構造を示す斜視図である。
【符号の説明】
【００１０】
１  基板、２  第１の半導体層、３  エッチングストッパ層、４  アバランシェ増倍層、５  電界緩和層、６  光吸収層、７  遷移層、８  第２の半導体層、９  コンタクト層、１０  溝、１１  空乏化領域、１２  保護膜、１３  第１電極、１４  第２電極、２１  反射防止膜、１５  第３の半導体層、２３  多層反射層、２４  反射調整層、２５  側面、２６  外堀、２７  劈開面、２８  光、８１  第１の窓層、８２  第２の窓層、８３  第１のキャップ層、８４  第２のキャップ層、１１０  内部領域、１１１  外部領域
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
図１は本発明の実施の形態１によるアバランシェフォトダイオードの概略構造を示す断面図である。ここでは第１導電型としてｎ型を、第２導電型としてｐ型を、第１電極としてｎ電極を、第２電極としてｐ電極を用いている。各半導体層の作製は、例えばｎ型ＩｎＰなどのウエハ状の基板１上に、ＭＯ-ＣＶＤや分子線エピタキシャル成長法（ＭＢＥ）などを用いて実現できる。本実施の形態では次の工程順で作製した。基板１上に、例えばキャリア濃度０．２〜２×１０１９ｃｍ−３のｎ型ＩｎＰなどの第１の半導体層２（以下バッファ層ともいう）を厚み０．１〜１μｍに、ｉ型ＡｌＩｎＡｓのアバランシェ増倍層４を厚み０．１５〜０．４μｍに、キャリア濃度０．５〜１×１０１８ｃｍ−３のｐ型ＩｎＰの電界緩和層５を厚み０．０３〜０．０６μｍに、キャリア濃度１〜５×１０１５ｃｍ−３のｐ−型ＧａＩｎＡｓの光吸収層６を厚み１〜１．５μｍに、第２の半導体層８として、ｐ型ＩｎＰを厚み１〜２μｍに、ｐ型ＧａＩｎＡｓコンタクト層９を厚み０．１〜０．５μｍに順次成長させた。ここでは被検出光を基板１と反対側から入射する構成（以下表面入射という）をとるため、前記第２の半導体層８のバンドギャップは被検出光のエネルギーより大きくしている。また第２の半導体層８は、被検出光を透過させるので以下第２の半導体層８を窓層ともいう。【００１２】
次に、ＳｉＯｘ膜をマスクとして形成し、光２８を受ける受光部を中心として、コンタクト層９が、内径２０μｍ、幅５〜１０μｍのリング状に残るように中央部と外部をエッチング除去する。続いてＳｉＮｘ膜を除去した後、ＳｉＯｘ膜をマスクとして形成し、コンタクト層９の周囲を幅５μｍのリング状に、少なくとも第２の半導体層８を除去して溝１０を形成し、内部領域１１０と外部領域１１１に分離する。さらに蒸着によりＳｉＮｘ表面保護膜兼反射防止膜１２０を形成し、コンタクト層９の上部にある前記ＳｉＮｘ表面保護膜兼反射防止膜１２０を取り除き、コンタクト層９の上にｐ電極１４をＡｕＺｎ／Ａｕによって形成する。さらに基板１において、バッファ層２が積層されている面と逆の面を研摩し、ｎ電極１３をＡｕＧｅ／Ａｕによって形成し、熱処理によってオーミック接合として、ｐ電極１４とコンタクト層９、およびｎ電極１３とバッファ層２が電気的に接続されるようにする。さらにウエハ状の基板１を劈開分離して、劈開面２７を有する３００μｍ角程度の素子とする。【００１３】
上記の工程で作製されたアバランシェフォトダイオードの動作を以下に説明する。ｎ電極１３側がプラス、ｐ電極１４側がマイナスとなるように外部から逆バイアス電圧を加えた状態で、ｐ電極１４側から光２８を入射させる。例えば光通信波長帯である１．３μｍ帯あるいは１．５μｍ帯の近赤外領域の光を前記コンタクト層９のリング内部に入射させると、光はバンドギャップの大きい窓層８を透過し光吸収層６において吸収されて電子−ホール対を発生し、前記電子はｎ電極１３側、前記ホールはｐ電極１４側に移動する。逆バイアス電圧が充分に高い時、前記アバランシェ増倍層４において電子はイオン化して新たな電子−ホール対を生成し、新たに生成された電子、ホールと共にさらなるイオン化を引き起こす事によって、電子、ホールが雪崩的に増倍するアバランシェ増倍が引き起こされる。【００１４】
次に、図１に示す本実施の形態のアバランシェフォトダイオードにおける電界強度について説明する。図２は図１のＡ−Ａ'断面における深さ方向の電界強度分布を表した特性図であり、図３は図１のＢ−Ｂ'断面及びＣ−Ｃ'断面における面方向の電界強度分布を表した特性図である。図２及び図３の横軸の符号は上記形成した各半導体層を示し、図中Ａ−Ａ’断面をＡ−Ａ'、Ｂ−Ｂ'断面をＢ−Ｂ'、Ｃ−Ｃ'断面をＣ−Ｃ'と表す。図２で示されるように、最も高電界となる部分はアバランシェ増倍層４となる。さらに図３のＢ−Ｂ'断面における電界強度分布で示されるように、その中でも前記内部領域１１０直下の受光領域中央部が最も高い領域となり、周辺部にいく程電界強度は小さくなる。また図３のＣ−Ｃ'断面における電界強度分布で示されるように、前記内部領域１１０の周辺部の電界強度は中央部よりも高くなるが、図２のＢ−Ｂ'断面における電界強度分布と比較するとアバランシェ増倍層４にかかる電界強度よりは低いため、エッジブレークダウンとして知られる周辺部での電流増幅およびトンネルブレークダウンとして知られる電流発生を抑えることができ、アバランシェフォトダイオードとして機能させることができる。【００１５】
したがって、本実施の形態によるアバランシェフォトダイオードは、エッジブレークダウンを抑制するガードリングと呼ばれる構造を設ける必要がなく、簡易に低暗電流で高信頼性を有するアバランシェフォトダイオードを実現することができる。【００１６】
なお本実施の形態では、電界緩和層５をｐ型ＩｎＰとした例を示したが、ＡｌＩｎＡｓとしてもよい。状況により例えばアバランシェ増倍層４を適度にｐ型化し、電界緩和層５を省略することもできる。また内部領域１１０とｐ電極１４とを電気的に接続させるためコンタクト層９を設けた例を示したが、内部領域１１０とｐ電極１４とを直接接触させてもよい。【００１７】
また、窓層８と光吸収層６との間に、０．０２〜０．２μｍ程度のｉ型ＧａＩｎＡｓＰやＡｌＧａＩｎＡｓなどの遷移層７（図示せず）を設ければ、価電子帯の不連続量が小さくなり、光吸収層６よりホールが流れやすくなる（ここではホール遷移層として働く）。したがってヘテロ界面でのホールのパイルアップを防ぐことができ、より高速な光応答を実現できる。【００１８】
また、本実施の形態における溝１０の形成方法としては、ＩｎＰ系半導体層を除去するために、例えば反応性イオンエッチング、塩酸／リン酸混合溶液などの塩酸系溶液による湿式エッチングを用いることができる。また、ＧａＩｎＡｓ系半導体層やＡｌＩｎＡｓ系半導体層を除去するために、例えばクエン酸や酒石酸などの有機酸と過酸化水素水とを混合させた有機酸溶液、硫酸と過酸化水素水とを混合させた硫酸溶液を用いることができる。【００１９】
実施の形態２．
図４は、本発明の実施の形態２によるアバランシェフォトダイオードを示す概略構造を示す断面図である。本実施の形態では、上記実施の形態１で示したアバランシェフォトダイオードにおいて、光吸収層６と第２の半導体層８との間に、光吸収層６よりバンドギャップの大きい０．０３μｍ程度のｉ型ＩｎＰからなる第３の半導体層１５を設け、前記第３の半導体層１５を残して溝１０を形成した。
本実施の形態によれば、外部に露出する溝１０の底部を光吸収層６よりバンドギャップが大きい層とできるので、溝１０の底部での表面劣化の抑制、暗電流特性低下の抑制、寿命向上を図ることができる。また、受光領域周辺部において局所的に電界強度の高い領域を、光吸収層６ではなく、バンドギャップの大きい層とできるので、よりエッジブレークダウンとして知られる周辺部での電流増幅およびトンネルブレークダウンとして知られる電流発生を抑えることができる。【００２０】
なお、本実施の形態では、第３の半導体層１５としてｉ型ＩｎＰを用いた例を示したが、ｉ型ＡｌＩｎＡｓ、ｉ型ＡｌＧａＩｎＡｓなどを用いてもよい。窓層８と組成の異なる材料とすれば、エッチング速度が異なることを利用して選択的にエッチングができるため、所望の深さに溝１０を精度よく形成することができる。この場合ホール遷移層を兼ねることもできる。
また、本実施の形態では、第３の半導体層１５としてｉ型を用いた例を示したが、光吸収層６よりバンドギャップが大きく、かつ第２導電型でなければよいので、半絶縁性としてもよい。
また、本実施の形態では、第３の半導体層１５を一層とした例を示したが、複数層としてもよい。【００２１】
実施の形態３．
図５は、本発明の実施の形態３によるアバランシェフォトダイオードを示す概略構造を示す断面図である。本実施の形態では、上記実施の形態１で示したアバランシェフォトダイオードにおいて、溝１０で分離された内部領域１１０の外周にさらに外堀２６を設け、光吸収層６まで除去して、例えば径１００μｍ程度の円形領域を残し、側面２５を形成した。【００２２】
本実施の形態におけるアバランシェフォトダイオードは、溝１０が形成されているので、内部領域１１０の直下に空乏化領域１１が形成される。暗電流は主に光吸収層６から発生し、空乏化領域１１および素子側面を経路として流れるため、空乏化領域１１を囲む光吸収層６の外周に外堀２６が設けられることにより、暗電流の経路を塞ぐことができるため、暗電流を低減することができる。なお空乏化領域１１の拡がりを考慮すれば、内部領域１１０の外側から側面２５までの距離（図４中Ｗ１）は、ｎｍオーダでもよいが、大きい程長期的に特性を維持できるため、例えば５μｍ以上、好ましくは１０μｍ以上、より好ましくは３０μｍ以上がよい。【００２３】
一方、外堀２６の内部の光吸収層６の幅（図４中Ｗ２）、あるいは径を小さくすると、前記側面２５の電界強度が高くなり長期信頼性も低下するため、外堀２６の形成により残す光吸収層６の幅、あるいは径は、５０μｍ以上２００μｍ以下程度とするのが好ましい。また、前記光吸収層６の形状は特に限定するものではなく、円形状、楕円形状に残してもよく、四角形状、五角形などの多角形状にしてもよい。前記多角形状とする場合には、角部に丸みを設けると前記角部での電界集中を防ぐことができ好ましい。また、複数の外堀２６を設ければ、内側の外堀２６において暗電流発生を抑制し、外側の外堀（図示せず）において素子端からのキズ、欠けを止めることができ、物理的な損傷を防ぐことができる。【００２４】
外堀２６の形成方法は、上述の溝１０の形成方法と同様にすればよい。ＩｎＰ系材料を選択的にエッチングする場合は、塩酸／リン酸混合溶液などの塩酸系溶液を用いることができ、ＡｌＧａＩｎＡｓ系材料やＧａＩｎＡｓＰ系材料を選択的にエッチングする場合は、有機酸（クエン酸、酒石酸など）／過酸化水素水混合溶液などの有機酸系溶液、硫酸系溶液を用いることができる。これらに選択エッチング性の小さいＨＢｒ／過酸化水素水やＢｒ／メタノールなどのＢｒ系溶液などを適宜組み合わせれば所望の除去が達成できる。【００２５】
また、ＳｉＮｘ、ＳｉＯｘなどの誘電体やポリイミドなどの有機材料により、側面２５に保護膜１２（図示せず）を設けてもよい。前記保護膜１２を設けることにより、酸化や水分吸収を防止できる、さらに暗電流発生抑制の効果、長期信頼性を得ることができる。
また、溝１０の側壁、外堀２６の側壁の少なくともいずれかにＭＯ−ＣＶＤなどにより、半導体結晶を再成長させ保護膜１２としてもよい。この場合保護膜１２とする半導体結晶としては、導電性の低いｉ型あるいは半絶縁性でバンドギャップの大きいものがよく、例えばＩｎＰ、ＡｌＩｎＡｓなどがよい。保護膜１２を半導体結晶とすることにより、誘電体に比し、界面での劣化を抑えることができる。【００２６】
本実施の形態では電界緩和層５に達するまで外堀２６を形成する例を示したが、アバランシェ増倍層４より深い層まで除去してもよい。
本実施の形態では窓層８と光吸収層６とを接合させた例を示したが、窓層８と光吸収層６との間に遷移層７（図示せず）あるいはエッチングストッパ層３（図示せず）を設けてもよい。【００２７】
なお、側面２５を基板１に対し垂直に設ける例を示したが、台形など他の形としてもよい。光吸収層６と電界緩和層５に段差を設けることにより、暗電流は流れにくくなるため、部分的に除去してもよい。【００２８】
また、特に電界緩和層５を設ける必要がない場合は、前記電界緩和層５を省略し、その下のアバランシェ倍増層４と光吸収層６とに段差を設ければよい。【００２９】
実施の形態４．
図６は本発明の実施の形態４によるアバランシェフォトダイオードの概略構造を示す断面図、図７は上面図である。本実施の形態では、上記実施の形態１と同様にして複数の半導体層を形成するが、基板１上に形成する第１の半導体層２として、キャリア濃度０．１〜２×１０１９ｃｍ−３程度のＩｎＰやＡｌＩｎＡｓなどのｎ型低屈折率層と、ＧａＩｎＡｓ、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓなどの高屈折率層とをペアとし、８〜２０ペア積層して、１／４波長分布ブラッグ多層反射層２３、およびｎ型ＩｎＰあるいはＡｌＩｎＡｓよりなる位相調整層２４を積層した層を用いた。ここで、位相調整層２４は、光吸収層６と多層反射層２３との間の光の位相を調整し、光吸収層６を透過した光の多層反射層２３における反射率を高める。【００３０】
また、第２の半導体層（窓層）８として、厚さ０．１〜０．３μｍ程度、キャリア濃度０．１〜２×１０１９ｃｍ−３程度のｐ型ＡｌＩｎＡｓの第１の窓層８１、および厚さ０．４〜１．０μｍ程度のｐ型ＩｎＰを第２の窓層８２の２層で構成した。
上記第１の窓層８１と第２の窓層８２とには２μｍ程度の幅の違いを設け、第１の窓層８１を幅広にしている。【００３１】
また、光吸収層６と第１の窓層８１との間に、ホール遷移層７として、ｉ型ＧａＩｎＡｓＰあるいはＡｌＧａＩｎＡｓを順次バンドギャップエネルギーを大きくして、０．０３μｍ程度ずつ３〜９層積層した。
エッチングストッパ層３として、ｉ型ＩｎＰ層を０．０１〜０．０５μｍ設けた。【００３２】
さらに、内部領域１１０と外部領域１１１を分離する溝１０を設け、前記溝１０により、第１の窓層８１と第２の窓層８２とで片側２μｍ程度の幅の差がつくように形成した。さらに外部領域１１１の一部を多層反射層２３まで除去して、側面２５を形成するための外堀２６を設け、側面２５から電界緩和層５が５μｍ程度張り出すようにした。【００３３】
さらに、素子表面には、保護膜１２が設けられている。【００３４】
ここで、図６および図７中のＷ１、すなわち内部領域１１０の外側から側面２５までの距離は、８０μｍ程度、Ｗ２、すなわち外堀２６の内部の光吸収層６の幅は、２００μｍ程度とした。【００３５】
本実施の形態では、第１の半導体層２として、１／４波長分布ブラッグ多層反射層２３、および位相調整層２４を積層した層を用いているので、光吸収層６において吸収されずに透過した光を再度光吸収層６へ向けて反射させることができる。したがって、光吸収層６での光吸収量をより高めることができ、アバランシェフォトダイオードの光感度を高めることが可能となる。【００３６】
また、光吸収層６と第１の窓層８１との間に、遷移層７を設けているので、光吸収層６と第１の窓層８１との間の価電子帯の不連続量は小さくなり、ヘテロ界面でのホールのパイルアップを防ぐことができ、低増倍率から高速な光応答を実現できる。
また、光吸収層６と第１の窓層８１との間に、エッチングストッパ層３を設けているので、溝１０によって第１の窓層８１を確実にエッチングできる。【００３７】
窓層８を、移動度の小さい第１の窓層８１（下部）と、移動度の高い第２の窓層８２（上部）で形成しているので、第２の窓層８２を薄くできるため、移動度の小さい窓層のみ設けた場合より、抵抗を低くすることができる。
さらに第１の窓層８１を第２の窓層８２より幅広にすることにより、内部領域１１０において、第２の窓層８２の外周部の抵抗を中央部より大きくできるため、外周部にトンネル暗電流が流れることを抑制できる。ブレークダウンも防止できる。【００３８】
また、外堀２６によって光吸収層６を除去しているので、外堀２６に囲まれた外部領域１１１において、光吸収層６より生じる発生電流が側面２５を経路としてアバランシェ増倍層４を経由して多層反射層２３や位相調整層２４に流れることを抑制できるので暗電流を低減できる。【００３９】
また、溝１０に段を設けたので、素子上面に設けた保護膜１２やｐ電極１４の溝側壁における途切れを防止でき、信頼性を向上できる。
同様に、外堀２６に段を設けたので、暗電流経路を遮断できるとともに、保護膜１２の外堀の側壁における途切れを防止でき、信頼性を向上できる。【００４０】
さらに、外堀２６を外部領域１１１の一部に設けて側面２５を形成し、かつ最外領域を残すようにしたので、暗電流を抑制できるとともに、素子の強度も確保できる。【００４１】
図８は、本実施の形態によるアバランシェフォトダイオードについて、電流および増倍率Ｍと逆バイアス電圧の関係を示した特性図である。図中破線は、溝１０を設け、外堀２６を設けず単に劈開して素子分離したアバランシェフォトダイオードの暗電流特性である。逆バイアス電圧に依存しない暗電流（図中Ｉｄａｒｋ）は、光吸収層６からの発生暗電流であり、単に劈開させたのみの構成では前記発生暗電流が劈開面を経由して流れるため、暗電流は１０−７Ａレベル（図中Ｉｄａｒｋ破線）となる。これに比較し、本実施の形態のアバランシェフォトダイオードでは光吸収層６からの発生暗電流経路を遮断できるため、暗電流を１０−８Ａレベル（図中Ｉｄａｒｋ実線）まで低減できることがわかる。また、５０倍以上の高い増倍率が得られた。【００４２】
なお、本実施の形態において、溝１０に段を設け、第１の窓層８１を第２の窓層８２より幅広にした例、および外堀２６に段を設けた例を示したが、これらのいずれも暗電流を低減できる効果があるため、これらのいずれかのみを用いてもよい。【００４３】
また、本実施の形態において、第１の半導体層２として多層反射層２３および位相調整層２４を積層した例、光吸収層６と第１の窓層８１との間に、遷移層７を設けた例、光吸収層６と第１の窓層８１との間に、エッチングストッパ層３を設けた例を示したが、これらのいずれもアバランシェフォトダイオードの特性を向上できる効果を有するため、これらのいずれかのみ、あるいは組合せの構成を用いればよい。【００４４】
第１の半導体層２として多層反射層２３および位相調整層２４を積層した例を示したが、基板１の一部を第１の半導体層２としてもよく、他の層を追加してもよい。【００４５】
なお、本実施の形態では、遷移層７をホール遷移層およびエッチングストッパ層３をｉ型とした例を示したが、半絶縁型、あるいはキャリア濃度が５×１０１５ｃｍ−３以下の低い導電型（好ましくはｎ型）としてもよい。【００４６】
また、エッチングストッパ層３をＩｎＰ、これと接する第１の窓層８１をＡｌＩｎＡｓとしたが、選択的にエッチングを実施できる組合せであれば他の材料を用いてもよい。例えば、エッチングストッパ層３をＡｌＩｎＡｓとし、第１の窓層８１をＩｎＰとしてもよい。四元系半導体を用いてもよい。
また、第１の窓層８１と光吸収層６との間に、光吸収層６よりバンドギャップの大きい第３の半導体層１５を設けてもよい。【００４７】
また、第１の窓層８１を第２の窓層８２より幅広に構成したが、同じ幅としてもよい。
また、溝１０により、外部領域１１１の第２の半導体層８を全て除去してもよい。
また、外堀２６に段を設けた例を示したが、ストレートな形状としてもよい。さらに外周の外部領域１１１に第２の外堀を設けてもよい。素子取扱いによって生じやすい劈開面側からの物理的損傷を上記第２の外堀によって止めることができる。【００４８】
また、外堀２６を劈開面２７まで延長させてもよい。【００４９】
また、外堀２６は、多層反射層２３あるいは位相調整層２４（第１の半導体層２）に至るまで形成するのがよい。外堀２６の底部をｎ型ＩｎＰ層上にすると、この部分にｎ電極１３を設けることができ、ｐ電極１４とｎ電極１３とを同一面側とできるため、プロセスが簡略化できて好ましい。ｎ型ＧａＩｎＡｓ層上にあればコンタクト抵抗が小さくなるため、さらに好ましい。【００５０】
実施の形態５．
図９は本発明の実施の形態５によるアバランシェフォトダイオードの概略構造を示す断面図である。本実施の形態では，基板１にｎ型、あるいはＦｅドープした光透過性に優れた半絶縁性基板を用い、光２８を基板１側より入射させる。半導体層の積層方法としては、例えば半絶縁性ＩｎＰ基板１上に、第１の半導体層２としてキャリア濃度０．１〜２×１０１９ｃｍ−３のｎ型ＩｎＰあるいはＡｌＩｎＡｓを厚み０．１〜１．５μｍ、アバランシェ増倍層４としてｉ型ＡｌＩｎＡｓを０．１５〜０．４μｍ、電界緩和層５としてキャリア濃度０．３〜１×１０１８ｃｍ−３のｐ型ＩｎＰあるいはＡｌＩｎＡｓを０．０３〜０．１μｍに、光吸収層６としてキャリア濃度５×１０１５ｃｍ−３以下のＧａＩｎＡｓを１〜２．５μｍ積層する。さらに、遷移層７として順次バンドギャップエネルギーを大きくしたｉ型ＧａＩｎＡｓＰあるいはＡｌＧａＩｎＡｓを０．０１〜０．０３μｍ／層で３〜９層積層し、エッチングストッパ層３としてｉ型ＩｎＰを０．０１〜０．０５μｍ、第２の半導体層８（キャップ層として作用する）として０．１〜２×１０１９ｃｍ−３のｐ型ＡｌＩｎＡｓ（第１のキャップ層８３）、およびＩｎＰ（第２のキャップ層８４）を０．３〜１．０μｍ、コンタクト層９としてｐ型ＧａＩｎＡｓを０．１〜０．５μｍに順次成長させた。
次に溝１０を形成し、内部領域１１０のコンタクト層９を円形に残して除去し、外堀２６を、深さ方向において第１の半導体層２にいたるまで（ｎ型ＩｎＰがあらわれるまで除去するのが好ましい）、幅方向において劈開面２７まで達するように形成した。
さらにＳｉＮｘにより保護膜１２を形成し、外堀２６の底部の第１の半導体層２上の保護膜１２を除いた部分にｎ電極１３を、コンタクト層９上の保護膜１２を除いた部分に円形ｐ電極１４を形成した。さらに基板１において、半導体層を積層した面と逆の面を研摩、エッチングして、ＳｉＮｘにより反射防止膜２１を形成し、シンター処理を行った。さらにウエハ状の基板１を劈開分離して、劈開面２７を有する３００μｍ角程度の素子とした。【００５１】
本実施の形態のアバランシェフォトダイオードは、上述のように構成したので、基板１側より光２８を入射させ、光吸収層６を透過した光をｐ電極１４によって反射させ，再度光吸収層６によって吸収することができる。またｎ電極１３とｐ電極１４を基板１に対し同一面側に設けたので、フリップチップ実装が可能である。本実施の形態による裏面入射型では、上記実施の形態１〜３の表面入射型に比し、内部領域１１０の面積が小さくできるため素子容量を低減でき高速動作が可能となる。さらに、電極１４の反射を利用できるため、多層反射層２３を設けなくても良好な感度が得られる。【００５２】
なお、本実施の形態では、途切れを防止して保護膜１２の形成ができるように、溝１０と外堀２６を連続して形成する例を示したが、上記実施の形態１〜４に示す、溝１０のみの構成、あるいは溝１０と外堀２６とを連続させずに設ける構成として、同様に裏面入射型を作製することもできる。【００５３】
実施の形態６．
図１０は、本発明の実施の形態６によるアバランシェフォトダイオードの概略構成を示す断面図である。本実施の形態では、上記実施の形態５と同様にして複数の半導体層を形成するが、溝１０に連続させて外堀２６を形成し、さらにその外周の外部領域１１１をエッチングストッパ層３まで除去し、ｎ電極１３を外堀２６の内部、およびエッチングストッパ層３上の保護膜１２上に設けた。
この構成によればｎ電極１３を保護膜１２上に設けられるので、ｎ電極１３の密着性が向上し、剥がれを抑制できる。また，内部領域１１０が突出した形にならないので、内部領域１１０への物理的な接触による損傷を防止できる。また、基板１を研削する場合、基板１の反対面に他の基板に貼り付ける場合などにおいて、基板１の反対面にかかる圧力を分散できるため、強度が向上し、損傷を防止できる。【００５４】
実施の形態７．
図１１は、本発明の実施の形態７によるアバランシェフォトダイオードの概略構成を示す斜視図である。本実施の形態では，光２８を側面より入射させる。各半導体層の積層方法としては、上記実施の形態４と同様であるが、溝１０により、内部領域１１０を矩形状に残し、エッチングストッパ層３まで除去する。さらに外堀２６により外部領域１１１のうち、上記矩形状に残した内部領域１１０を取り囲むように矩形状に、第１の半導体層２の上部まで除去し、クラッドを形成した。次に内部領域１１０の窓層８上にコンタクト層９を設け、該コンタクト層９上から溝１０の壁部を経由してエッチングストッパ層３上部の保護膜１２上にｐ電極１４を形成する。光入射面は、内部領域１１０の側壁であり、溝１０および外堀２６が連続して、深さ方向は第２の半導体層まで（好ましくはｎ型ＩｎＰが現れるまで）、幅方向は劈開面２７まで除去されている。次に、上記第１の半導体層２の上部の保護膜１２上にｎ電極１３を設け、さらに金属部材により素子をマウントした（図示せず）。【００５５】
本実施の形態のアバランシェフォトダイオードは、上述のように構成したので、光吸収層６をコアとする導波路構造とすることができる。内部領域１１０の側壁から光２８を入射させると、導波伝播していく間に光を吸収するので光吸収層６を薄くでき、またｐｎ接合面積を小さくできる。したがって、電子やホールの走行時間を短くでき、容量を低減できるので光信号に対し高速高速動作が可能となる。【００５６】
なお、本実施の形態ではストリップ装荷型導波路とした例を示したが、スラブ型導波路としてもよく、埋め込み導波路型構造としてもよい。さらに、結晶構成として第１の半導体層２と増倍層４との間あるいは光吸収層６上に、上下あるいはいずれか一方にだけでもクラッド層を設け、光閉じ込めを強めるようにしてもよい。【００５７】
なお、上記実施の形態１〜７において、第１導電型としてｎ型を、第２導電型としてｐ型を、第１電極としてｎ電極を、第２電極としてｐ電極を用いた例を示したが、第１導電型としてｐ型を、第２導電型としてｎ型を、第１電極としてｐ電極を、第２電極としてｎ電極を用いてもよい。
【図１】
0005045436.tif 000002
【図２】
0005045436.tif 000003
【図３】
0005045436.tif 000004
【図４】
0005045436.tif 000005
【図５】
0005045436.tif 000006
【図６】
0005045436.tif 000007
【図７】
0005045436.tif 000008
【図８】
0005045436.tif 000009
【図９】
0005045436.tif 000010
【図１０】
0005045436.tif 000011
【図１１】
0005045436.tif 000012