(57)【特許請求の範囲】
【請求項１】
第１の方向に順次配置された複数のパッドと、
隣接する前記パッド間の領域に配置された複数の素子と、
前記複数のパッドを左右交互に迂回しながら前記第１の方向に蛇行状に延在する、第１の配線と
を含むことを特徴とする半導体装置。
【請求項２】
前記パッド及び前記素子を接続する第２の配線と、前記第１の配線と前記素子とを接続する第３の配線を更に含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記複数のパッドは、それぞれ左右方向のうちで前記第１の配線の存しない方向に拡張されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
第１の方向に順次配置された複数のパッドと、
隣接する前記パッド間の領域に配置された複数の素子と、
前記複数のパッドを左右交互に迂回しながら前記第１の方向に蛇行状に延在する、第１の配線と
を含むモニタ装置が設けられてなることを特徴とする半導体基板。
【請求項５】
第１の方向に順次配置された複数のパッドと、
隣接する前記パッド間の領域に配置された複数の素子と、
前記複数のパッドを左右交互に迂回しながら前記第１の方向に蛇行状に延在する、第１の配線と
を含むモニタ装置に対して、
前記複数のパッドのそれぞれ左右方向のうちで前記第１の配線の存する側から、前記複数のパッドに交互に複数のプローブ針を接触させ、前記複数のプローブ針を介して前記複数の素子の電気的特性を検査することを特徴とするモニタ装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本件は、各種素子の電気的特性の検査に供される半導体装置及び半導体基板、並びにモニタ装置の検査方法に関する。
【背景技術】
【０００２】
通常、複数の半導体チップが形成された半導体基板には、例えば半導体チップ間のスクライブ領域に、試験用（モニタ用）のパターンを備えたモニタ装置が形成される。このモニタ装置では、半導体チップ内の各種パターンを形成する際に、これらと同時に同様のモニタ用パターンが作り込まれてなる素子を形成する。そして、パッドを介して素子の電気的特性を測定検査することにより、モニタ用パターンと対応する半導体チップの各種パターンの電気的特性の状態を推測判断する。
【０００３】
モニタ装置を用いた電気的検査を行うには、半導体基板に形成されたモニタ装置に接触させるプローブ針を有するプローブカードが用いられる。
電気的検査を行う際には、プローブカードのプローブ針をモニタ装置に設けられた試験用のパッドに接触させ、プローブカードを介してモニタ装置と測定機器とを接続させて素子の電気的特性を検査する。
【０００４】
【特許文献１】特開平６−２０４３０４号公報
【特許文献２】特開平８−２９４５１号公報
【特許文献３】特許第３４１６０８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記したモニタ装置は、極めて幅狭で長手方向に延在するスクライブ領域に形成されるという場所的制約がある。そのため、例えば図１２に示すように、従来のモニタ装置１００では、各パッド１０１がスクライブ領域の長手方向に一列に配置され、配線１０２がこれらパッド１０１に近接するように上記の長手方向に沿って形成される。モニタ用パターンが作り込まれてなる素子１０５は、隣接するパッド１０１間の領域に形成される。
【０００６】
ところで、上記の電気的検査を行う際に用いられるプローブカードでは、プローブ針の作製の容易性及び隣接するプローブ針間の寄生容量の低減を考慮して、プローブ針同士を適宜離間させて配置している。そのため、例えば測定対象が図１２のモニタ装置１００のような形状の場合、隣接する複数のパッド１０１に対して図中左側及び右側から交互にプローブ針１０３，１０４をパッド１０１面に垂直な方向から傾斜させて、各パッド１０１に接触させる構成を採る。
【０００７】
ここで、上記の電気的検査を行う際に、モニタ装置のパッドにプローブ針を確実に接触させるには、プローブ針をパッド面に比較的強く圧接させることが必要である。この圧接により、プローブ針はパッド面における接触点から若干摺動することになる（以下、この状況をオーバードライブと言う。）。オーバードライブにより、プローブ針によるパッド面における針跡は摺動方向に若干伸びた楕円様形状となる。図１２において、プローブ針１０３，１０４によるパッド１０１面の針跡をそれぞれ１０３ａ，１０４ａとして、針跡１０３ａにおける摺動方向を矢印Ａ、針跡１０４ａにおける摺動方向を矢印Ｂとしてそれぞれ図示する。
【０００８】
しかしながら、モニタ装置１００では、配線１０２が複数のパッド１０１の片側（ここでは左側）に近接するように延在しているため、プローブ針１０４のオーバードライブにより針跡１０４ａが配線１０２と接触してショートが発生し、正確な検査結果が得られないという問題がある。
この点、特許文献１には、プローブ針に工夫を凝らし、パッド面への接触時にプローブ針の根元方向へオーバードライブし、プローブ針と回路パターンとの接触を回避する構成が開示されている。ところがこの場合、回路パターンのショートを防止するために、プローブカードにおけるプローブ針の形状を変更するという精緻な手間を要する。
また、特許文献２には、半導体基板に形成された半導体チップの電気的特性を検査する際に、プローブ針の摺動方向を避けて配線を形成する構成が開示されている。ところがこの技術は、上記のモニタ装置の検査とは異なり、飽くまで半導体基板に形成された半導体チップの検査を対象としており、配線のレイアウトには比較的余裕があるため、その形成部位の選択の余地は広い。従って、上記のモニタ装置の場合と異なり、プローブ針の摺動方向を避けて配線を適宜形成することは容易である。
【０００９】
本件は、上記の課題に鑑みてなされたものであり、パッドに対する配線の形成位置に極めて強い制約がある場合において、検査装置の特殊なプローブ針を用いることなく、装置の占有面積を小さく抑え、プローブ針の作製の容易性及び隣接するプローブ針間の寄生容量の低減の要請を満たすも、簡易な構成でオーバードライブ時のプローブ針とパッドとのショートを確実に防止して、信頼性の高い検査を行うことができる半導体装置及び半導体基板、並びにモニタ装置の検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本件では、電気的検査に供される半導体装置を対象とする。この半導体装置は、第1の方向に順次配置された複数のパッドと、隣接する前記パッド間の領域に配置された複数の素子と、前記複数のパッドを左右交互に迂回しながら前記第1の方向に蛇行状に延在する、第１の配線とを含み構成される。
【００１１】
本件では、電気的検査に供されるモニタ装置の検査方法を対象とする。この検査方法は、第１の方向に順次配置された複数のパッドと、隣接する前記パッド間の領域に配置された複数の素子と、前記複数のパッドを左右交互に迂回しながら前記第１の方向に蛇行状に延在する、第１の配線とを含むモニタ装置に対して、前記複数のパッドのそれぞれ左右方向のうちで前記第１の配線の存する側から、前記複数のパッドに交互に複数のプローブ針を接触させ、前記複数のプローブ針を介して前記複数の素子の電気的特性を検査する。
【００１２】
本件では、電気的検査に供される半導体基板を対象とする。この半導体基板は、第１の方向に順次配置された複数のパッドと、隣接する前記パッド間の領域に配置された複数の素子と、前記複数のパッドを左右交互に迂回しながら前記第１の方向に蛇行状に延在する、第１の配線とを含むモニタ装置が設けられて構成される。
【発明の効果】
【００１３】
本件によれば、パッドに対する配線の形成位置に極めて強い制約がある場合において、検査装置の特殊なプローブ針を用いることなく、装置の占有面積を小さく抑え、プローブ針の作製の容易性及び隣接するプローブ針間の寄生容量の低減の要請を満たすも、簡易な構成でオーバードライブ時のプローブ針とパッドとのショートを確実に防止して、信頼性の高い検査を行うことができる。
【発明を実施するための最良の形態】
【００１４】
―本発明の基本骨子―
図１２に示すモニタ装置１００の改良態様としては、例えば以下のものが考えられる。
先ず、改良態様１を図１に示す。この改良態様１のモニタ装置２００では、一対の配線１１３，１１４を平行に配置し、配線１１３の右側に隣接するように複数のパッド１１１を並べて配置し、配線１１４の左側に隣接するように複数のパッド１１２を並べて配置する。このとき、隣接するパッド１１１間にパッド１１２が位置するように、パッド１１１，１１２を交互に配置する。
【００１５】
改良態様１では、モニタ装置２００の素子１０５の検査時において、プローブ針１０３をパッド１１１に、プローブ針１０４をパッド１１２に接触させる。この構成を採ることにより、パッド１１１，１１２面におけるプローブ針１０３，１０４のオーバードライブによる摺動方向Ａ，Ｂには配線１１３，１１４が存しないため、プローブ針１０３，１０４の配線１１３，１１４とのショートは発生しない。
【００１６】
しかしながらこの場合、２本の配線１１３，１１４を配置することに伴って、モニタ装置２００が増大する（モニタ装置１００の約２倍となる。）。モニタ装置は、スクライブ領域という極めて幅狭の領域に設けられる。
【００１７】
次いで、改良態様２を図２に示す。この改良態様２では、モニタ装置としては図１２のモニタ装置１００と同様（但し、図示の例では、配線１０２が複数のパッド１０１の右側に隣接する場合を示す。）である。改良態様２では、プローブカードにおけるプローブ針を変更し、プローブ針１０４のみから構成して、プローブ針１０４を図１２のプローブ針１０４の約２倍の密度で配置する。
【００１８】
改良態様２では、モニタ装置１００の素子１０５の検査時において、プローブ針１０４をパッド１０２に接触させる。この構成を採ることにより、パッド１０１面におけるプローブ針１０４のオーバードライブによる摺動方向Ｂには配線１０２が存しないため、プローブ針１０４の配線１０２とのショートは発生しない。
【００１９】
しかしながらこの場合、プローブ針１０４を高密度に配置することを要するため、プローブ針１０４の作製が困難となり、更には隣接するプローブ針１０４間の寄生容量が増加して測定精度の低下を来たす。
【００２０】
本発明者は、上記の改良態様１，２の問題点を考慮して鋭意検討した結果、本発明に想到した。
（発明例１）
本発明によるモニタ装置及びこれを用いた電気的検査の一例を、発明例１として図３に示す。
発明例１では、モニタ装置１０は、例えば半導体基板におけるスクライブ領域に設けられるものであり、一列に順次配置された複数のパッド１と、隣接するパッド１間の領域に配置された複数の素子３と、パッド１と素子３とを接続し、各パッド１を左右交互に迂回しながら一列方向に蛇行状に延在する、少なくとも１本の配線２（ここでは、説明の便宜上、配線２として１本のみ図示する。）とを備えて構成される。
【００２１】
素子３は、半導体チップの各種パターン、例えば各層の配線や当該配線間を接続する接続プラグ等に対応した各モニタパターンが形成されてなるものである。素子３は、パッド１と配線２との間の領域に配置される。
【００２２】
本発明に用いられるプローブカードでは、隣接する複数のパッド１に対して図中左側及び右側から交互にプローブ針１１，１２をパッド１面に垂直な方向から傾斜させて、各パッド１に接触させる構成を採る。
発明例１では、モニタ装置１０の素子３の電気的特性の検査時において、プローブ針１１，１２を、各パッド１のそれぞれ左右方向のうちで配線２の存する側から、各パッド１に交互にプローブ針１１，１２を接触させる。この構成を採ることにより、パッド１面におけるプローブ針１１，１２のオーバードライブによる摺動方向Ａ，Ｂには配線２が存しないため、オーバードライブによってプローブ針１１，１２の針跡１１ａ，１２ａがパッド１から一部はみ出たとしても、プローブ針１１，１２の配線２とのショートは発生しない。
【００２３】
しかもモニタ装置１０では、複数のパッド１は１列に配置され、隣接するパッド１間の領域を特に広く確保することを要しない。そのため、例えば図１２のモニタ装置１００と同様の幅狭にモニタ装置１０を形成することができる。更に、図１２のモニタ装置１００と同様に、プローブ針１１，１２を高密度に配することを要さず、プローブ針１１，１２が適宜離間させて配置される。そのため、プローブ針１１，１２の作製の容易性及び隣接するプローブ針１１，１２間の寄生容量の低減の要請を満たすことができる。
【００２４】
即ち、発明例１によれば、モニタ装置１０のパッド１に対する配線２の形成位置に極めて強い制約がある場合において、検査装置の特殊なプローブ針を用いることなく、装置の占有面積を小さく抑え、プローブ針１１，１２の作製の容易性及び隣接するプローブ針１１，１２間の寄生容量の低減の要請を満たすも、簡易な構成でオーバードライブ時のプローブ針１１，１２とパッド１とのショートを確実に防止して、信頼性の高い検査を行うことができる。
【００２５】
（発明例２）
本発明によるモニタ装置及びこれを用いた電気的検査の一例を、発明例２として図４に示す。
発明例２では、モニタ装置２０は、発明例１のモニタ装置１０の構成を踏襲するが、パッド１に代わって拡張パッド４が配置される。
即ち、モニタ装置２０は、例えば半導体基板におけるスクライブ領域に設けられるものであり、一列に順次配置された複数の拡張パッド４と、隣接する拡張パッド４間の領域に配置された複数の素子３と、拡張パッド４と素子３とを接続し、各拡張パッド４を左右交互に迂回しながら一列方向に蛇行状に延在する、少なくとも１本の配線２（ここでは、説明の便宜上、配線２として１本のみ図示する。）とを備えて構成される。
【００２６】
拡張パッド４は、発明例１のパッド１に対して、それぞれ左右方向のうちで配線２の存しない方向にその領域が拡張されている。
発明例１，２のモニタ装置１０，２０の幅は、図３及び図４において蛇行する配線２の水平部分の幅で規定される。発明例１のモニタ装置１０では、パッド１の幅に未だ余裕がある。発明例２では、この余裕部分を有効に活用し、例えば配線２の水平部分の幅を限度として、パッド幅を増加させた拡張パッド４を設ける。
【００２７】
発明例２によれば、発明例１で奏する諸効果に加え、装置の占有面積を増加させることなくパッド面積をプローブ針１１，１２の摺動方向に増加させ、検査時において、プローブ針１１，１２を拡張パッド４に更に安定且つ確実に接触させることができ、審査の信頼性が更に向上する。
【００２８】
―本発明を適用した好適な実施形態―
以下、上述した本発明の基本骨子を踏まえ、本発明を適用した好適な実施形態について、図面を参照しながら詳細に説明する。
【００２９】
図５は、本実施形態による半導体基板を示す概略平面図である。
この半導体基板は、表面に複数の半導体チップ３２が行列状に形成されており、隣接する半導体チップ３２間の領域であるスクライブ領域３３に、モニタ装置３０が形成されている。
【００３０】
モニタ装置３０について、図６（ａ）にいわゆる２端子素子型のものを、図６（ｂ）にいわゆる４端子素子型のものをそれぞれ例示する。
図６（ａ）に示す２端子素子型のモニタ装置３０は、一列に順次配置された複数のパッド４１と、隣接するパッド４１間の領域に配置された複数の素子４３と、パッド４１と素子４３とを接続し、各パッド４１を左右交互に迂回しながら一列方向に蛇行状に延在する１本の配線４２とを備えて構成される。
【００３１】
ここで、素子４３は、半導体チップの各種パターン、例えば各層の配線や当該配線間を接続する接続プラグ等に対応した各モニタパターンが形成されてなるものである。素子４３は、パッド１と配線２との間の領域に配置されており、パッド１と配線４２の部分４２ａで接続され、配線４２とはその部分４２ｂで接続されている。
【００３２】
図６（ｂ）に示す４端子素子型のモニタ装置３０は、一列に順次配置された複数のパッド４１と、隣接するパッド４１間の領域に配置された複数の素子４３と、パッド４１と素子４３の３つの端子とを接続し、各パッド４１を左右交互に迂回しながら一列方向に蛇行状に延在する３本の配線４４，４５，４６と、パッド４１と素子４３の残りの１つ端子とを接続する配線４７とを備えて構成される。
【００３３】
ここで、素子４３は、モニタパターンとして、ゲート４３ａ、一対のソース／ドレイン領域４３ｂ及びウェル４３ｃとを備えたＭＯＳトランジスタが形成されてなるものである。素子４３は、パッド１と配線２との間の領域に配置されている。素子４３では、ゲート４３ａと配線４５とが、ソース／ドレイン領域４３ｂの一方と配線４４とが、ソース／ドレイン領域４３ｂの他方と配線４７とが、ウェル４３ｃと配線４６とがそれぞれ接続されている。
【００３４】
以下、上記構成のモニタ装置３０の形成方法について説明する。
形成工程ごとの概略平面を図７（２端子素子型）及び図８（４端子素子型）にそれぞれ示す。また、断面図として２端子素子型を例にとり、図６（ａ）の破線Ｉ−Ｉ'に沿った概略断面を図９に示す。図９には、素子４３より上方の構成のみを示し、半導体基板及び素子の記載を省略する。また図９では、各層を埋め込む各層間絶縁膜を総括して「層間絶縁膜５１」と記す。
モニタ装置３０は、シリコン基板等の半導体基板上に、複数の半導体チップと共に、半導体チップの各パターンの工程を適宜利用して、当該工程で半導体チップの各パターンと同時に順次形成される。
【００３５】
先ず、図７（ａ）又は図８（ａ）に示すように、半導体基板上に素子４３を形成する。図７（ａ）では、上部の素子４３について、モニタパターンとして例えば接続プラグのパターン（コンタクト（ビア）パターン）を例示する。図８（ａ）では素子４３としてＭＯＳトランジスタを例示する。
【００３６】
続いて、図７（ｂ），（ｃ）又は図８（ｂ），（ｃ）、及び図９に示すように、Ｃｕ又はその合金からなる各Ｃｕ層であるＣｕ１層〜Ｃｕ８層を順次積層形成してゆく。図７（ｂ），（ｃ）又は図８（ｂ），（ｃ）では、Ｃｕ１層及びＣｕ２層のみを示す。
【００３７】
Ｃｕ１層〜Ｃｕ８層は、いわゆるシングルダマシン法又はデュアルダマシン法により適宜形成される。
シングルダマシン法では、層間絶縁膜５１に配線溝及び開口等を形成し、当該配線溝及び開口等を埋め込むようにＣｕ又はその合金をメッキ法により埋め込み形成する。そして、その表面を例えば化学機械研磨（ＣＭＰ）により平坦化し、配線溝及び開口等をＣｕ又はその合金で充填してなるＣｕ層を形成する。
デュアルダマシン法では、層間絶縁膜５１に配線溝及び開口等と、これらと一体となるビア孔とを同時形成し、当該配線溝及び開口等とビア孔とを埋め込むようにＣｕ又はその合金をメッキ法により埋め込み形成する。そして、その表面を例えば化学機械研磨（ＣＭＰ）により平坦化し、配線溝及び開口等とビア孔とＣｕ又はその合金で充填してなるＣｕ層を形成する。
【００３８】
続いて、図９に示すように、Ｃｕ８層と接続されるＷプラグ５２を形成する。
詳細には、層間絶縁膜５１にＣｕ８層の表面の一部を露出させるビア孔（不図示）を形成し、このビア孔の内壁面を覆うようにＴｉやＴｉＮを堆積し、グルー膜（不図示）を形成する。そして、ビア孔をグルー膜を介して埋め込むように、ＣＶＤ法等により導電物、ここではタングステン（Ｗ）を堆積する。その後、Ｗその表面を例えばＣＭＰにより平坦化し、ビア孔をＷで充填してなるＷプラグ５２が形成される。
【００３９】
続いて、図７（ｄ）又は図８（ｄ）、及び図９に示すように、パッド４１及び配線４２を形成する。
詳細には、Ｗプラグ５２の上面が露出する層間絶縁膜５１上に、アルミニウム又はその合金をスパッタ法等により堆積し、Ａｌ膜（不図示）を形成する。そして、このＡｌ膜をリソグラフィー及びドライエッチングにより加工する。これにより、層間絶縁膜５１上でＷプラグ５２と適宜接続されてなるパッド４１及び配線４２が形成される。
【００４０】
以下、上記構成のモニタ装置３０を用いた検査方法について説明する。
図１０（ａ）は、この検査で用いる検査装置（プロービング装置）の概略構成を示す模式図である。
電気的検査の対象は、複数の半導体チップと共にモニタ装置３０が形成されてなる半導体基板３１である。この電気的検査に用いられるプローブカード６３は、矩形状のベースに複数のプローブホルダ６４が設けられて構成されている。プローブホルダ６４には、モニタ装置３０のパッド４１に対応して当該パッド４１に接触する複数のプローブ針１１，１２が設けられている。詳細には、図１０（ｂ）に拡大して示すように、プローブホルダ６４にはモニタ装置３０の各パッド４１に対応した複数のプローブ針１１が図中右側から、プローブ針１２が図中左側からそれぞれが設けられている。
【００４１】
本実施形態によるプロービング装置は、半導体基板基板３１が載置固定されるウェーハステージ６１と、例えばウェーハステージ６１の下部に設けられ、プローブカード６３のプローブ針１１，１２と電気的に接続されて電気的検査を行う検査部６２とを備えて構成されている。
【００４２】
モニタ装置３０の電気的検査を行うには、図１１（ａ）に示すように、隣接する複数のパッド４１に対して図中左側及び右側から交互にプローブ針１１，１２をパッド１面に垂直な方向から傾斜させて、各パッド４１に接触させる。ここでは、プローブ針１１，１２を、各パッド４１のそれぞれ左右方向のうちで配線４２の存する側から、各パッド４１に交互にプローブ針１１，１２を接触させ、検査部６２により電気的特性を測定する。
【００４３】
この場合、図１１（ｂ）に示すように、パッド４１面におけるプローブ針１１，１２のオーバードライブによる摺動方向Ａ，Ｂには配線４２が存しないため、オーバードライブによってプローブ針１１，１２の針跡１１ａ，１２ａがパッド４１から一部はみ出たとしても、プローブ針１１，１２の配線４２とのショートは発生しない。
【００４４】
以上説明したように、本実施形態によれば、モニタ装置３０のパッド４１に対する配線４２（又は４４〜４６）の形成位置に極めて強い制約がある場合において、検査装置の特殊なプローブ針を用いることなく、装置の占有面積を小さく抑え、プローブ針１１，１２の作製の容易性及び隣接するプローブ針１１，１２間の寄生容量の低減の要請を満たすも、簡易な構成でオーバードライブ時のプローブ針１１，１２とパッド４１とのショートを確実に防止して、信頼性の高い検査を行うことができる。
【００４５】
以下、本発明の諸態様を付記としてまとめて記載する。
【００４６】
（付記１）第１の方向に順次配置された複数のパッドと、
隣接する前記パッド間の領域に配置された複数の素子と、
前記複数のパッドを左右交互に迂回しながら前記第１の方向に蛇行状に延在する、第１の配線と
を含むことを特徴とする半導体装置。
【００４７】
（付記２）前記パッド及び前記素子を接続する第２の配線と、前記第１の配線と前記素子とを接続する第３の配線を更に含むことを特徴とする付記１に記載の半導体装置。
【００４８】
（付記３）前記複数のパッドは、それぞれ左右方向のうちで前記第１の配線の存しない方向に拡張されていることを特徴とする付記１又は２に記載の半導体装置。
【００４９】
（付記４）第１の方向に順次配置された複数のパッドと、
隣接する前記パッド間の領域に配置された複数の素子と、
前記複数のパッドを左右交互に迂回しながら前記第１の方向に蛇行状に延在する、第１の配線と
を含むモニタ装置が設けられてなることを特徴とする半導体基板。
【００５０】
（付記５）表面に複数の半導体チップが行列状に配置されており、
前記半導体チップ間のスクライブ領域に前記モニタ装置が配置されていることを特徴とする付記４に記載の半導体基板。
【００５１】
（付記６）前記モニタ装置において、前記パッドと前記素子とを接続する第２の配線と、前記素子と前記第１の配線とを接続する第３の配線とをさらに有することを特徴とする付記４又は５に記載の半導体基板。
【００５２】
（付記７）前記モニタ装置において、前記複数のパッドが、それぞれ左右方向のうちで前記第１の配線の存しない方向に拡張されていることを特徴とする付記４〜６のいずれか１項に記載の半導体基板。
【００５３】
（付記８）第１の方向に順次配置された複数のパッドと、
隣接する前記パッド間の領域に配置された複数の素子と、
前記複数のパッドを左右交互に迂回しながら前記第１の方向に蛇行状に延在する、第１の配線と
を含むモニタ装置に対して、
前記複数のパッドのそれぞれ左右方向のうちで前記第１の配線の存する側から、前記複数のパッドに交互に複数のプローブ針を接触させ、前記複数のプローブ針を介して前記複数の素子の電気的特性を検査することを特徴とするモニタ装置の検査方法。
【図面の簡単な説明】
【００５４】
【図１】従来のモニタ装置の改良態様１を示す概略平面図である。
【図２】従来のモニタ装置の改良態様２を示す概略平面図である。
【図３】本発明のモニタ装置の発明例１を示す概略平面図である。
【図４】本発明のモニタ装置の発明例２を示す概略平面図である。
【図５】本実施形態による半導体基板を示す概略平面図である。
【図６】本実施形態によるモニタ装置の一部を拡大して示す概略平面図である。
【図７】本実施形態による２端子素子型のモニタ装置の形成工程の主要部分を示す概略平面図である。
【図８】本実施形態による４端子素子型のモニタ装置の形成工程の主要部分を示す概略平面図である。
【図９】図６（ａ）の破線Ｉ−Ｉ'に沿った概略断面図である。
【図１０】検査装置（プロービング装置）の概略構成を示す模式図である。
【図１１】モニタ装置の電気的検査を行う様子を示す模式図である。
【図１２】従来のモニタ装置を示す概略平面図である。
【符号の説明】
【００５５】
１，４１，１０１，１１１，１１２  パッド
２，４２，４４〜４７，１０２，１１３，１１４  配線
３，４３，１０５  素子
４  拡張パッド
１０，２０，３０，１００，２００  モニタ装置
１１，１２，１０３，１０４  プローブ針
１１ａ，１２ａ，１０３ａ，１０４ａ  針跡
３１  半導体基板
３２  半導体チップ
３３  スクライブ領域
５１  層間絶縁膜
５２  Ｗプラグ
６１  ウェーハステージ
６２  検査部
６３  プローブカード
６４  プローブホルダ
【図１】
0005012530.tif 000002
【図２】
0005012530.tif 000003
【図３】
0005012530.tif 000004
【図４】
0005012530.tif 000005
【図５】
0005012530.tif 000006
【図６】
0005012530.tif 000007
【図７】
0005012530.tif 000008
【図８】
0005012530.tif 000009
【図９】
0005012530.tif 000010
【図１０】
0005012530.tif 000011
【図１１】
0005012530.tif 000012
【図１２】
0005012530.tif 000013