(57)【特許請求の範囲】
【請求項１】
画素のランダム・テレグラフ・シグナル・ノイズの影響を低減可能なイメージセンサであって、
センサ素子を含むセンサ回路と該センサ素子からの信号を増幅するＭＩＳ型トランジスタを含む選択回路とを有しており、カラム線に接続された画素と、
前記画素内の前記選択回路に接続されており、前記画素から信号を読み出す期間中に、前記ＭＩＳ型トランジスタに複数回のスイッチング動作を生じさせることによって前記画素のランダム・テレグラフ・シグナル・ノイズのスペクトルの帯域を拡大してランダム・テレグラフ・シグナル・ノイズのスペクトル密度を下げると共に前記画素に読出状態を設定するための制御信号を、前記選択回路に提供する制御回路と、
前記画素からの信号にハイカットフィルタリング処理を行うように、前記読出状態において前記画素からの信号を前記カラム線を介して読み出す処理回路と
を備える、ことを特徴とするイメージセンサ。
【請求項２】
前記制御信号は、前記複数回のスイッチング動作により、前記ＭＩＳ型トランジスタのチャネルキャリア密度の異なる第１及び第２の状態を設定し、
前記第１及び第２の状態のいずれか一方は前記読出状態のために設けられ、
前記読出状態では、前記選択回路に複数回の読出期間が設定される、ことを特徴とする請求項１に記載されたイメージセンサ。
【請求項３】
前記選択回路は、前記センサ回路に接続された制御入力、前記カラム線に接続された信号出力、及び前記制御回路に接続された電源端子を含み、
前記制御回路は、前記読み出し期間の第１の部分に電位レベルを提供すると共に、前記読み出し期間の第２の部分に該電位レベルより低いレベルとを提供し、
前記第１の部分は前記読出状態に設定される、ことを特徴とする請求項１又は請求項２に記載されたイメージセンサ。
【請求項４】
前記選択回路は、前記センサ回路に接続された制御入力、前記カラム線を介して前記制御回路に接続された信号出力、及び電源端子を含み、
前記制御回路は、前記読み出し期間の第１の部分に第１の電流を流すと共に、前記読み出し期間の第２の部分に該第１の電流より大きい第２の電流を流しており、
前記読出状態は、前記第１及び第２の部分のいずれか一方において前記画素に設定される、ことを特徴とする請求項１又は請求項２に記載されたイメージセンサ。
【請求項５】
前記処理回路は、前記画素からの信号を受ける積分器を含む信号読み出し回路を有する、ことを特徴とする請求項１〜請求項４のいずれか一項に記載されたイメージセンサ。
【請求項６】
前記積分器は、
前記読出状態において前記画素からの信号を受けるサンプリング回路と、前記サンプリング回路によってサンプリングされた信号を積分する積分回路とを含み、
前記積分器の帯域ｆＩＮＴは、前記制御回路からの前記制御信号を受けた前記ＭＩＳ型トランジスタによって生成されるランダム・テレグラフ・シグナル・ノイズの帯域ｆＲＴＮより小さい、ことを特徴とする請求項５に記載されたイメージセンサ。
【請求項７】
前記処理回路は、前記画素からの信号を増幅する信号読み出し回路を有しており、
前記信号読み出し回路の帯域ｆＡＭＰは、前記制御回路からの前記制御信号を受けた前記ＭＩＳ型トランジスタによって生成されるランダム・テレグラフ・シグナル・ノイズの帯域ｆＲＴＮより小さい、ことを特徴とする請求項１〜請求項４のいずれか一項に記載されたイメージセンサ。
【請求項８】
前記処理回路に接続された保持キャパシタを更に備え、前記保持キャパシタは、前記信号読み出し回路の出力からの信号を保持する、ことを特徴とする請求項７に記載されたイメージセンサ。
【請求項９】
前記画素は、リセットレベルを示す第１の信号と、信号レベルを示す第２の信号とを提供し、
前記イメージセンサは、
前記リセットレベルに対応しており前記処理回路によって生成された第１の読出信号を保持する第１の保持回路と、
前記信号レベルに対応しており前記処理回路によって生成された第２の読出信号を保持する第２の保持回路と
を更に備える、ことを特徴とする請求項１〜請求項８のいずれか一項に記載されたイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサに関する。
【背景技術】
【０００２】
特許文献１には、イメージセンサのカラムに集積化されたＡ／Ｄ変換器のアレイが記載されている。個々のＡ／Ｄ変換器は、イメージアレイの画素から信号レベルとリセットレベルを読み出して、これらのレベルのディジタル信号を生成した後に、これらの差分を生成する。
【０００３】
特許文献２には、イメージセンサのカラムに集積化されたＡ／Ｄ変換器のアレイが記載されている。第１キャパシタにリセットレベルを格納すると共に、第２キャパシタに信号レベルを格納する。Ａ／Ｄ変換器では、第１および第２キャパシタをアンプと共に用いて、リセットレベルと信号レベルとの差分信号を生成する。
【０００４】
特許文献３には、イメージセンサのためのＡ／Ｄ変換器が記載されている。イメージセンサのノイズレベルを支配するアンプ回路が発生するランダムノイズを、センサでの蓄積途中の信号を読み出して、ディジタル領域での処理で低減する。
【０００５】
非特許文献１には、ｐ型ＭＯＳトランジスタ及びｎ型ＭＯＳトランジスタを含むテスト・エレメント・グループを用いてソースフォロアのランダム・テレグラフ・信号を解析している。
【特許文献１】特開２００６−２５１８９号公報
【特許文献２】特開２００７−１０４６５５号公報
【特許文献３】特開２００３−１５３０８５号公報
【非特許文献１】K. Abe, S. Sugawa, R. Kuroda, S. Watabe, N. Miyamoto, A. Teramoto,T. Ohmi, Y. Kamata and K. Shibusawa, INTERNATIONAL  IMAGE  SENSOR  WORKSHOP  2007, Ogunquit, ME, 2007,p.62-65“Analysis of Source Follower RandomTelegraph Signal Using nMOS and pMOS Array TEG”
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＣＭＯＳイメージセンサでは、画素に埋め込みフォトダイオードを用いることにより、フォトダイオード部の暗電流の低減が達成されている。また、画素のリセットの際に発生するリセットノイズのキャンセルが達成されている。現在においては、ＣＭＯＳイメージセンサにおける支配的なノイズは、画素の読み出しトランジスタによって発生される。微細加工技術の進歩により、微細化された読み出しトランジスタからのランダム・テレグラフ・シグナル・ノイズが、画素からの読み出し信号に影響を与えている。ランダム・テレグラフ・シグナル・ノイズは、イメージセンサの画素の各々によって異なっており、アレイ内の画素のなかには、極端に大きなノイズを発生する画素がある。故に、ランダム・テレグラフ・シグナル・ノイズの低減が、例えば極低照度におけるＣＭＯＳイメージセンサの応用において望まれている。
【０００７】
本発明は、イメージセンサ内の画素からの信号に含まれるランダム・テレグラフ・シグナル・ノイズを低減可能なイメージセンサを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る一側面は、画素のランダム・テレグラフ・シグナル・ノイズの影響を低減可能なイメージセンサである。このイメージセンサは、（ａ）センサ素子を含むセンサ回路と該センサ素子からの信号を増幅するＭＩＳ型トランジスタを含む選択回路とを有しており、カラム線に接続された画素と、（ｂ）前記画素内の前記選択回路に接続されており、前記画素から信号を読み出す期間中に、前記ＭＩＳ型トランジスタに複数回のスイッチング動作を生じさせることによって前記画素のランダム・テレグラフ・シグナル・ノイズのスペクトルの帯域を拡大してランダム・テレグラフ・シグナル・ノイズのスペクトル密度を下げると共に前記画素に読出状態を設定するための制御信号を、前記選択回路に提供する制御回路と、（ｃ）前記画素からの信号にハイカットフィルタリング処理を行うように、前記読出状態において前記画素からの信号を前記カラム線を介して読み出す処理回路とを備える。
【０００９】
画素のＭＩＳ型トランジスタによって発生されるランダム・テレグラフ・シグナル・ノイズのスペクトルは、比較的低い周波数の領域に分布する。本発明のイメージセンサによれば、読み出し期間中に、ノイズシェイピングのための制御信号を選択回路に加えて選択回路内のＭＩＳ型トランジスタの状態を変化させる。この制御信号に応じて、画素のランダム・テレグラフ・シグナル・ノイズのスペクトルの帯域は成形されて拡大され、スペクトル密度が低減される。このため、拡大された帯域のノイズスペクトルは、上記の低い周波数領域よりも広い周波数の範囲にわたって分布する。処理回路は、変更されたスペクトルでランダム・テレグラフ・シグナル・ノイズを生成する画素からの信号を受け、処理回路は、ハイカットフィルタリング処理を施して読み出し信号を生成する。これ故に、この読み出し信号へのランダム・テレグラフ・シグナル・ノイズの影響は低減される。
【００１０】
本発明に係るイメージセンサでは、前記制御信号は、前記複数回のスイッチング動作により、前記ＭＩＳ型トランジスタのチャネルキャリア密度の異なる第１及び第２の状態を設定し、前記第１及び第２の状態のいずれか一方は前記読出状態のために設けられ、前記読出状態では、前記選択回路に複数回の読出期間が設定されることができる。
【００１１】
このイメージセンサによれば、前記画素は、複数回のスイッチング動作及び複数回の読出状態に置かれる。これ故に、ＭＩＳ型トランジスタの動作状態は読み出し期間中に複数回の変化を受けてキャリアのトラップ及びデトラップが生じて、そのランダム・テレグラフ・シグナル・ノイズのスペクトルは変更される。
【００１２】
本発明に係るイメージセンサでは、前記選択回路は、前記センサ回路に接続された制御入力、前記カラム線に接続された信号出力、及び前記制御回路に接続された電源端子を含み、前記制御回路は、前記読み出し期間の第１の部分に電位レベルを提供すると共に、前記読み出し期間の第２の部分に該電位レベルより低いレベルとを提供し、前記読出状態は、前記第１の部分において前記画素に設定される。
【００１３】
このイメージセンサによれば、制御回路からの制御信号は、選択回路の電源端子に加えられる。印加された制御信号の２つのレベルは、ＭＩＳ型トランジスタに伝わり、ＭＩＳ構造のチャネルのキャリア密度が変更される。
【００１４】
本発明に係るイメージセンサでは、前記選択回路は、前記センサ回路に接続された制御入力、前記カラム線を介して前記制御回路に接続された信号出力、及び電源端子を含み、前記制御回路は、前記選択回路の前記信号出力に接続されており、前記制御回路は、前記読み出し期間の第１の部分に第１の電流を流すと共に、前記読み出し期間の第２の部分に該第１の電流より大きい第２の電流を流しており、前記読出状態は、前記第１及び第２の部分のいずれか一方において前記画素に設定される。
【００１５】
このイメージセンサによれば、制御回路からの制御信号は、選択回路の信号出力に加えられる。印加された制御信号の２つの電流値はＭＩＳ型トランジスタを流れ、ＭＩＳ構造のチャネルのキャリア密度が変更される。
【００１６】
本発明に係るイメージセンサでは、前記処理回路は、前記画素からの信号を受ける積分器を含む信号読み出し回路を有することができる。このイメージセンサによれば、積分器より、読み出しに際してハイカットフィルタリング処理が可能になる。
【００１７】
本発明に係るイメージセンサでは、前記積分器は、前記読出状態において前記画素からの信号を受けるサンプリング回路と、前記サンプリング回路によってサンプリングされた信号を積分する積分回路とを含み、前記積分器の帯域ｆＩＮＴは、前記制御回路からの前記制御信号を受けた前記ＭＩＳ型トランジスタによって生成されるランダム・テレグラフ・シグナル・ノイズの帯域ｆＲＴＮより小さい。
【００１８】
このイメージセンサによれば、制御信号の印加により、ランダム・テレグラフ・シグナル・ノイズのスペクトル密度を下げランダム・テレグラフ・シグナル・ノイズのスペクトル帯域の上限を大きくできる。積分器の帯域ｆＩＮＴは、積分回数とサンプリング周期とに関係している。サンプリング周期は制御信号によって決定される読出状態と関係づけられており、所望の帯域ｆＩＮＴを得るように積分回数を調整することが好ましい。
【００１９】
本発明に係るイメージセンサでは、前記処理回路は、前記画素からの信号を増幅する信号読み出し回路を有しており、前記信号読み出し回路の帯域ｆＡＭＰは、前記制御回路からの前記制御信号を受けた前記ＭＩＳ型トランジスタによって生成されるランダム・テレグラフ・シグナル・ノイズの帯域ｆＲＴＮより小さい。
【００２０】
このイメージセンサによれば、制御信号の印加により、ランダム・テレグラフ・シグナル・ノイズのスペクトル密度を下げランダム・テレグラフ・シグナル・ノイズのスペクトル帯域の上限を大きくできる。また、信号読み出し回路の回路定数を調整して、所望の利得帯域ｆＡＭＰを得ることができる。
【００２１】
本発明に係るイメージセンサは、前記処理回路に接続された保持キャパシタを更に備え、前記保持キャパシタは、前記信号読み出し回路の出力からの信号を保持することができる。このイメージセンサによれば、保持キャパシタは処理回路の負荷となり、処理回路の利得帯域を狭めるように作用する。
【００２２】
本発明に係るイメージセンサでは、前記画素は、リセットレベルを示す第１の信号と、信号レベルを示す第２の信号とを提供することができる。前記イメージセンサは、前記リセットレベルに対応しており前記処理回路によって生成された第１の読出信号を保持する第１の保持回路と、前記信号レベルに対応しており前記処理回路によって生成された第２の読出信号を保持する第２の保持回路とを更に備えることができる。
【００２３】
このイメージセンサによれば、リセットレベル及び信号レベルの各々に対して、ランダム・テレグラフ・シグナル・ノイズの影響が低減される。
【００２４】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【００２５】
以上説明したように、本発明によれば、イメージセンサ内の画素からの信号に含まれるランダム・テレグラフ・シグナル・ノイズを低減可能なイメージセンサが提供される。
【発明を実施するための最良の形態】
【００２６】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のイメージセンサに係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２７】
図１は、本実施の形態に係るイメージセンサの構成を示す図面である。イメージセンサ１１は、画素１３、制御回路１５、及び処理回路１７を備える。このイメージセンサ１１は、画素１３のランダム・テレグラフ・シグナル・ノイズ（ＲＴＳ：random telegraph signal）の影響を低減可能である。画素１３はセンサ回路１９と選択回路２１とを有しており、センサ回路１９はセンサ素子１９ａを含んでおり、センサ素子１９ａは、光Ｌに応答して光電流を生成する。センサ素子１９ａは、例えばフォトダイオードであることが好ましい。選択回路２１は、センサ素子１９ａからの信号ＶＳＥＮを増幅するＭＩＳ型トランジスタ（以下、「増幅用トランジスタ」と記す）２１ａを含む。増幅用トランジスタはｎチャネル型を有することができる。制御回路１５は、画素１３内の選択回路２１に接続されており、画素１３の読み出し期間中に、増幅用トランジスタ２１ａのＲＴＳノイズのノイズシェイピングを生じさせて画素１３のＲＴＳのスペクトルの帯域を拡大してＲＴＳノイズのスペクトル密度を小さくすると共に画素１３に読出状態を設定するための制御信号ＳＣＯＮＴを生成する。制御信号ＳＣＯＮＴは選択回路に提供され、当該画素１３の読出状態において増幅用トランジスタ２１ａの動作状態は制御信号ＳＣＯＮＴによって変更される。処理回路１７は、画素１３からの信号ＳＤＡＴＡをカラム線を介して読み出す。画素１３からの信号ＳＤＡＴＡにハイカットフィルタリング処理を施すように、この読出は行われる。
【００２８】
増幅用トランジスタ２１ａによって発生されるＲＴＳのスペクトルは、比較的低い周波数の領域に分布する。このイメージセンサ１１によれば、選択回路２１内の増幅用トランジスタ２１ａは、読み出し期間中にノイズシェイピングのための制御信号ＳＣＯＮＴを受ける。この制御信号ＳＣＯＮＴに応じて画素１３のＲＴＳのスペクトルは成形され、この成形により、ＲＴＳ帯域は、ＲＴＳノイズのスペクトル密度を小さくするように拡大される。拡大された帯域のノイズスペクトルは、上記の低い周波数領域よりも広い周波数の範囲にわたって分布して、そのノイズスペクトル密度は小さくなる。処理回路１７は、変更されたスペクトルを有するＲＴＳを生成する画素１３からの信号ＳＤＡＴＡを受ける。処理回路１７は、ハイカットフィルタリング処理を施して読み出し信号ＳＯＵＴを生成するので、この読み出し信号ＳＯＵＴへのＲＴＳの影響は低減される。
【００２９】
イメージセンサ１１では、制御信号ＳＣＯＮＴは、ノイズシェイピングのために増幅用トランジスタ２１ａに複数回のスイッチング動作を行うためのスイッチング動作期間を設定すると共に、読出状態において選択回路２１に複数回の読出期間を設定することができる。このイメージセンサ１１によれば、画素１３は、複数回のスイッチング動作及び複数回の読出状態に置かれる。これ故に、増幅用トランジスタ２１ａの動作状態は読み出し期間中に複数回の変化を受けてキャリアのトラップ及びデトラップが生じて、そのＲＴＳノイズのスペクトルはそのスペクトル密度下げるように変更される。スイッチング動作期間及び読出期間は交互に配置されることが好ましく、またその配置は周期的であることがより好ましい。
【００３０】
画素１３の一例として、ＣＭＯＳイメージセンサセルがある。ＣＭＯＳイメージセンサセルでは、例えば図１に示されるように、センサ素子１９ａとして、例えば埋込型フォトダイオードが用いられる。センサ回路１９は、センサ素子１９ａと増幅用トランジスタ２１ａと間に接続された伝達トランジスタ１９ｂと、蓄積ノード１９ｃをリセットするためのリセットトランジスタ１９ｄとを含む。伝達トランジスタ１９ｂのゲートはＸ伝達制御信号ＴＸを受けており、リセットトランジスタ１９ｄのゲートはリセット信号Ｒを受けている。蓄積ノード１９ｃは、増幅用トランジスタ２１ａのゲートに接続されている。選択回路２１は、増幅用トランジスタ２１ａと直列に接続された選択トランジスタ２１ｂを含んでおり、増幅用トランジスタ２１ａに流れる電流は、選択トランジスタ２１ｂに流れる。選択トランジスタ２１ｂのゲートは選択信号Ｓを受けている。選択回路２１は、電源端子２２ａ、カラム線に接続された信号出力２２ｂ、及びセンサ回路１９に接続された制御入力２２ｃを有している。このＣＭＯＳイメージセンサによれば、ＣＭＯＳイメージセンサセルのランダム・テレグラフ・シグナル・ノイズをイメージセンサのカラムにおける信号処理により低減し、低ノイズを実現できる。
【００３１】
増幅用トランジスタ２１ａでは、ゲートが制御入力２２ｃからの信号を受け、ソース及びドレインの一方は信号出力２２ｂに接続され、ソース及びドレインの他方が電源端子２２ａに接続されている。ソース及びドレインの少なくともいずれか一方が制御信号ＳＣＯＮＴを受けることが好ましい。ソース及びドレインの少なくともいずれか一方に制御信号ＳＣＯＮＴを加えれば、増幅用トランジスタ２１ａのＭＩＳ構造における印加電界を変えて、チャネルキャリア密度を変更できる。
【００３２】
図１を参照すると、処理回路１７からの読み出し信号ＳＯＵＴは、保持回路２３によって保持される。イメージセンサ１１における画素１３が、リセットレベルを示す第１の信号Ｓ１と、信号レベルを示す第２の信号Ｓ２とを生成するとき、処理回路１７は第１及び第２の信号Ｓ１、Ｓ２をそれぞれ処理して読み出し信号ＳＯＵＴ１、ＳＯＵＴ２を生成する。保持回路２３は、読み出し信号ＳＯＵＴ１、ＳＯＵＴ２を保持する。このイメージセンサ１１によれば、リセットレベル及び信号レベルの各々に対して、ＲＴＳノイズが低減される。Ａ／Ｄ変換回路２５は、保持回路２３からの信号のディジタル化処理を行っており、必要な場合には、リセットノイズキャンセル処理を行うことができる。また、イメージセンサ１１は、画素１３のアレイ７を含み、アレイ７のカラムには、信号処理回路９がアレイ状に配置されている。タイミング回路２８は、画素１３及びその他の回路等を制御するための信号を提供する。
【００３３】
引き続き、ノイズシェイピングによるＲＴＳスペクトルの帯域拡大を説明する。ｎ型ＭＯＳ電界効果トランジスタを強反転状態にすると、そのチャネルには十分高い濃度の電子が生成される。このため、シリコンとシリコン酸化膜との界面のトラップ（界面準位）の大部分が長い時間にわたって電子で満たされた状態にある。トラップにある電子がトラップから放出されることもあり、チャネル電子が、空いたトラップに捕獲されることもある。この電子の捕獲及び放出がＭＯＳ電界効果トランジスタにおけるランダムノイズの発生原因となる。ランダムノイズは、１／ｆノイズや、ＲＴＳノイズと呼ばれる。例えば。１／ｆノイズは、いろいろな時定数をもったＲＴＳノイズが重なり合って観測されるものであると言われている。
【００３４】
ランダムノイズの挙動を理解するために、まず１つのトラップによるＲＴＳノイズの振る舞いを考える。トランジスタのシリコン酸化膜内のトラップに電子が捕獲されると、そのトランジスタのしきい値電圧が高くなる。これ故に、そのトランジスタの電流端子に定電流の負荷が接続されたソースフォロワ回路の出力電圧を観測したとき、そのしきい値電圧変動に対応してチャンネル電流が変化する。このため、ソース電圧にＲＴＳの波形が観測される。また、トランジスタのゲート・ソース間に一定の電圧ＶＧＳ０を加えてトランジスタのドレイン電流を直接観測したとき、しきい値電圧変動に対応してチャンネルの電子密度が変化する。このため、ドレイン電流にＲＴＳ波形が観測される。これらのＲＴＳ波形から、ｎ型ＭＯＳ電界効果トランジスタの閾値の変動が見積もられる。
【００３５】
図２は、ＲＴＳノイズによりｎ型ＭＯＳ電界効果トランジスタの閾値の変動及び閾値変動の波形のスペクトルを示す。ｎ型ＭＯＳ電界効果トランジスタを飽和領域で動作させると共に、該トランジスタにあまり大きな電流を印加しないとき、界面トラップが電子を捕獲するまでの平均時間が比較的長くなる。閾値変動の波形として、図２（ａ）に示すような波形が観測される。図２（ａ）において、「τｃ１」はトラップが電子を捕獲する平均時間を示し、ｎ型ＭＯＳ電界効果トランジスタのトラップにおける捕獲Ｃと放出Ｅによる信号波形は、ローレンツ型のスペクトルを有する。図３は、電子の捕獲と放出による信号波形のスペクトルＳｐ１を示す。τｃ１が大きいほど、スペクトルの成分が低い周波数で大きくなる。トラップが電子を放出するまでの平均時間「τｅ１」が電子を捕獲する平均時間τｃ１に等しいとき、図２（ｂ）に示される式（１）で表される。
【００３６】
このようなスペクトルをもつ信号の実効値は、図２（ｃ）に示される式（２）で表される。式（２）を参照すると、信号の実効値はτｃ１に無関係にある。図３は、また、スペクトルＳｐ２を示す。スペクトルＳｐ２では、トラップが電子を捕獲する平均時間は「τｃ２」である。スペクトルＳｐ２は、図２（ｄ）に示すような閾値変動によって生成される。「τｃ２」が「τｃ１」より十分に小さく、且つ「τｅ２」が「τｅ１」より十分に小さいとき、スペクトルＳｐ２は、全体に低いスペクトル密度であり、広い高い周波数まで成分をもつ。図３において、スペクトルＳｐ１の面積Ａ１はスペクトルＳｐ２の面積Ａ２に等しく、スペクトルＳｐ１からスペクトルＳｐ２に変化しても、ノイズの実効値は変化しない。
【００３７】
ＭＯＳ電界効果トランジスタのチャネルの電子密度を繰り返し変化させることによって、電子の捕獲Ｃと放出Ｅによる閾値変動の信号波形を、スペクトルＳｐ１からスペクトルＳｐ２に変化させることができる。トランジスタのチャネル電子密度の変化は、例えばトランジスタを動作させて飽和領域における動作と線形領域における動作とに繰り返し行うことにより得られる。このような繰り返しにより、トラップにおける電子の平均捕獲時間を短くすることができる。したがって、ノイズシェイピングによるＲＴＳスペクトルの帯域の拡大とＲＴＳスペクトル密度の低減とが達成される。この画素からの信号を読み出すとき、その信号のＲＴＳノイズのスペクトルは、スペクトルＳｐ１よりはＳｐ２のスペクトルに近い。これ故に、画素からの信号を、利得帯域が制限された回路を用いて読み出すことによって、ＲＴＳノイズを部分的に除くことができる。例えば、画素からの信号にハイカットフィルタリング処理（或いは、ローパスフィルタリング処理、またはこれらの処理の少なくともいずれか一方の処理）を施すように読み出せば、ＲＴＳノイズが低減される。
【００３８】
ＭＯＳ電界効果トランジスタのトラップに電子が捕獲される確率は、ＭＯＳ界面の電子濃度に比例すると考えられる。また、ＭＯＳ電界効果トランジスタで発生するＲＴＳノイズに関する実験結果によれば、大きなドレイン電流がトランジスタに流れるとき、トラップに電子が捕獲された状態の時間は、トラップから電子が放出されている状態の時間よりも長くなる。大きなドレイン電流ではチャネルの電子濃度が大きくなると共に、ゲート電極には大きな電圧が印加されてゲート酸化膜中の電界も強くなる。これ故に、電子がトラップに引きつけられやすい。
【００３９】
上記の２つの理由により、以下の事項がトラップへの電子捕獲を促進するために有効である：（１）チャネルの電子濃度を高くすること、（２）ゲート電極と基板の間に大きな電圧を加えること。
【００４０】
ノイズシェイピングを実現するための具体例を示す。
その一：ＭＯＳ電界効果トランジスタを線形領域で動作させると共に、ゲート絶縁膜には大きな電圧を印加する。
その二：ソースとドレインとの間に０ボルトまたは０ボルトに近い値の電圧を印加すると共に、ゲート絶縁膜には大きな電圧を印加する。
長い時間にわたって飽和領域で動作するＭＯＳ電界効果トランジスタでは、電子がＭＯＳ界面のトラップから放出されてしまうので、トラップに電子を供給するためにＭＯＳ電界効果トランジスタに電圧を加える期間を設ける。
【００４１】
図４（ｂ）に示されるように、画素の選択回路といったアナログ回路内のＭＯＳ電界効果トランジスタが飽和領域で動作するとき、ドレイン近傍のチャネルは空乏状態にある或いは低い電子濃度の状態にある。その結果、ドレイン近傍のＭＯＳ界面に存在するトラップでは、電子捕獲の確率が低くなる。そこで、図４（ｃ）に示されるように、例えばソースとドレインとの間に０ボルトまたは０ボルトに近い値の電圧を印加する期間をＭＯＳ電界効果トランジスタに設けて、十分に大きな濃度の電子をチャネル領域の全体に供給する。この電子供給期間では、トラップの電子捕獲が容易に生じる。故に、電子供給期間と飽和領域での動作期間とを交互に（好ましくは周期的に）配置して、電子の捕獲と放出の繰り返しを促進する。
【００４２】
飽和領域の動作で電子が放出されたトラップが、図４（ａ）に示される波形Ｂ（ＶＤＳ）の電圧印加によって、次の電子供給期間中に電子を捕獲するものとすると、ＲＴＳノイズの波形は、波形Ｃ（With Switching）のようになり、波形Ａ（Without Switching）に比べて電子の平均捕獲時間を短くできる。
【００４３】
ＭＯＳ電界効果トランジスタにおいて、ホールのアキュムレーションと電子反転層を繰り返して形成することによって１／ｆノイズを低減できる。しかしながら、ホールのアキュムレーションは、集積回路、例えばイメージセンサ等の実際の回路では使いにくい。なぜなら、ＭＯＳ電界効果トランジスタをカットオフ状態にして、高濃度のホールをＭＯＳ界面に蓄積する電圧印加が難しいからである。
【００４４】
本実施の形態では、ＭＯＳ電界効果トランジスタを強反転状態に置いたままで、より強い強反転状態と相対的に弱い強反転状態との間でスイッチング動作を行わせる。このスイッチング動作によって１／ｆノイズやＲＴＳノイズを低減できる。なお、相対的に弱い強反転状態は、そのＭＯＳ電界効果トランジスタを実際に信号の読み出しに使う状態であり、ＭＯＳ電界効果トランジスタは飽和領域で動作している。より強い強反転状態の具体例としては以下のものがある。（１）ＭＯＳ電界効果トランジスタを線形領域で動作させる。（２）ＭＯＳ電界効果トランジスタを飽和領域のままで、ドレイン電流を大きくする。
【００４５】
このノイズシェイピング処理と帯域制限を利用した信号読み出し回路とにより、画素内の増幅用トランジスタのＲＴＳノイズを低減できる。帯域制限を利用した読み出しのために、例えば増幅器および積分器を用いる。
【００４６】
図５は、本実施の形態に係るイメージセンサの回路を示す図面である。図６は、図５に示されたイメージセンサの回路のためのタイミングチャートを示す図面である。タイミング回路２８ａは、画素１３及びその他の回路等を制御するための信号を提供する。イメージセンサ１１ａは、制御回路１５ａを含んでおり、制御回路１５ａは、画素１３の選択回路２１の電源端子２２ａに接続されている。選択回路２１の信号出力２２ｂは、カラム線２７を介してバイアス回路２９に接続されており、バイアス回路２９は、画素１３の読み出しの際に、増幅用トランジスタ２１ａのためのバイアス電流Ｉ１を提供する。本実施例では、バイアス電流Ｉ１は、トランジスタ３０ａによって生成される。トランジスタ３０ａは、例えばＭＯＳ型電界効果トランジスタであり、電圧源３０ｂによって生成されゲートに受けるバイアス信号Ｖｂｉａｓに応じたバイアス電流Ｉ１を流す。カラム線２７には、代表的な画素１３が接続されており、さらに複数の画素が画素１３と同様に接続されている。イメージセンサ１１ａは、更に処理回路１７ａを含んでおり、処理回路１７ａは、カラム線２７を介して画素１３からの信号を受ける。処理回路１７ａからの読み出し信号ＳＯＵＴは保持回路２３ａに提供され、保持回路２３ａは、受けた信号ＳＯＵＴを保持する。保持回路２３ａは、例えば相関二重サンプリング（ＣＤＳ）回路である。
【００４７】
図６を参照すると、読み出し期間は、リセットレベルＶＲの読出のための期間ＴＲと信号レベルＶＳの読出のための期間ＴＳとを含む。リセットレベル期間ＴＲでは、画素１３のリセットトランジスタ１９ｄがリセット信号Ｒ（Ｒ（ｉ））に応答して拡散ノード１９ｃをリセットする。拡散ノード１９ｃの信号は、増幅用トランジスタ２１ａのゲートに提供される。選択回路２１の選択トランジスタ２１ｂは、信号Ｓ（Ｓ（ｉ））に応答して電源端子２２ａと信号出力２２ｂとの間の電流経路を導通させる。カラム線２７には、リセットレベルＶＲが生成される。同様に、信号レベル期間ＴＳでは、画素１３の伝達トランジスタ１９ｂが伝達信号ＴＸ（ＴＸ（ｉ））に応答して導通して、フォトダイオード１９ａからの電荷が拡散ノードに転送される。この信号は、増幅用トランジスタ２１ａのゲートに提供される。選択回路２１の選択トランジスタ２１ｂは、信号Ｓ（Ｓ（ｉ））に応答して電源端子２２ａと信号出力２２ｂとの間の電流経路を導通させる。カラム線２７には、信号レベルＶＳが生成される。
【００４８】
図５を参照すると、制御回路１５ａは、信号φ１ｄ（信号φ１と実質的に同等の信号）に応答するスイッチ３１と信号φｓに応答するスイッチ３３とを含む。スイッチ３１の一端３１ａは、電源線ＶＤＤといった第１のレベルを提供する供給回路３２ａに接続されており、他端３１ｂは制御回路１５ａの出力１６ａに接続されている。スイッチ３３の一端３３ａは、接地線といった第２のレベルを供給する供給回路３２ｂに接続されており、他端３３ｂは制御回路１５ａの出力１６ａに接続されている。図６を参照すると、タイミング回路２８ａによって提供された信号φ１ｄ及び信号φｓに応答して、スイッチ３１、３３は交互に導通する。制御信号ＳＣＯＮＴには、第１及び第２のレベルが交互に現れる。第１のレベルの電位は第２のレベルの電位と異なっており、この違いにより、画素１３の読み出し期間中に、選択回路２１の増幅用トランジスタ２１ａには、少なくとも２種類のバイアス条件の下に置かれる。この結果、ＲＴＳノイズのノイズシェイピングによるＲＴＳスペクトルの帯域が拡大されて、ＲＴＳノイズスペクトル密度が小さくされる。本実施例では、第１のレベルの電位は第２のレベルより高い。
【００４９】
リセットレベル及び信号レベルの読出は、制御信号ＳＣＯＮＴを用いて、以下のように行われる。スイッチ３１の非導通及びスイッチ３３の導通の期間ＴＬ１では、選択回路２１の電源端子には接地電位が提供され、増幅用トランジスタ２１ａは非飽和領域にある。増幅用トランジスタ２１ａのチャネルの電子密度は高い。より具体的には、増幅用トランジスタ２１ａのソース及びドレインには接地電位が印加され、ゲートには、センサ回路１９からの信号が印加されている。また、スイッチ３１の導通及びスイッチ３３の非導通の期間ＴＬ２では、選択回路２１の電源端子には読み出しのための電位（例えばＶＤＤ）が提供される。増幅用トランジスタ２１ａへの電源電圧の印加に応答して、増幅用トランジスタ２１ａのチャネルの電子密度は、ドレイン近傍において低くなる。より具体的には、バイアス回路２９からの電流が、制御回路１５ａから供給され、また選択回路２１の増幅用トランジスタ２１ａに流れる。カラム線２７の電位は、拡散ノード１９ｃに電位に応じた値なる。
【００５０】
上記の説明によれば、制御回路１５ａからの信号ＳＣＯＮＴにより、読み出し期間中に、増幅用トランジスタ２１ａのチャネルの電子密度が変更されており、また、ゲート絶縁膜に印加される電界も変更されている。期間ＴＬ１及び期間ＴＬ２は、期間ＴＲより十分に短いので、増幅用トランジスタ２１ａは、読み出し期間中に複数回の電位の変更を受ける。この変更によりトラップにおいて電子の放出及び捕獲が強制的に引き起こされる。故に、トラップの放出状態及び捕獲状態の緩和時間は平均値として短くできる。
【００５１】
画素１３からの信号ＳＤＡＴＡは、カラム線２７を介して処理回路１７ａに提供される。処理回路１７ａは、増幅回路を用いた帯域制限を利用してハイカットフィルタリング処理を行うように、読出状態の画素からの信号ＳＤＡＴＡを読み出す。処理回路１７ａの信号読み出し回路３５ａでは、制御信号ＳＣＯＮＴの印加によりＲＴＳノイズのスペクトル帯域の上限を大きくできる。また、信号読み出し回路３５ａの回路定数を調整して、所望の利得帯域ｆＡＭＰを得ることができる。故に、信号読み出し回路３５ａの帯域ｆＡＭＰは、制御回路１５ａからの制御信号ＳＣＯＮＴを増幅用トランジスタ２１ａに加えるとき増幅用トランジスタ２１ａによって生成されるＲＴＳノイズの帯域ｆＲＴＮより小さい。
【００５２】
帯域制限は、処理回路１７ａ（或いは信号読み出し回路３５ａ）の出力にキャパシタ（例えば、ＣＤＳ回路内のキャパシタ）を接続することによって提供される。このキャパシタは、処理回路１７ａの負荷となり、処理回路１７ａの利得帯域を狭めるように作用する。このキャパシタのキャパシタンスは比較的大きな値なので、出力信号を保持するための利用できる。
【００５３】
この帯域制限を具体的に説明する。既に説明したように、画素１９からの信号の読み出しでは、ＲＴＳノイズの周波数成分の帯域に比べて増幅器の帯域を十分低くすることによってノイズ低減が可能となる。ＲＴＳノイズの帯域ｆｃは、以下の式（１）で表される：
ｆｃ＝１／（２π×τｃ２）  （１）
τｃ２は制御信号ＶＣＯＮＴの印加された増幅用トランジスタの平均放出時間である。
キャパシタンス比で増幅率を規定する増幅回路に演算増幅回路として伝達コンダクタンス型アンプを用いるとき、この増幅回路の帯域ｆｃａは、近似的に式（２）で規定される。
ｆｃａ〜ｇｍａ／（２π×Ｇ×ＣＬ）  （２）
である。記号Ｇは、増幅回路のゲイン（Ｃ１／Ｃ２）であり、記号ｇｍａは演算増幅回路の伝達コンダクタンスであり、記号ＣＬは演算増幅回路の出力に接続される負荷容量である。したがって、ゲインを十分大きくとるとともに、オペアンプの伝達コンダクタンスを小さくし、負荷容量を大きくすることによって、アンプの帯域を低くすることができる。これにより、
ｆｃａ＜＜ｆｃ
となるように、制御信号ＶＣＯＮＴを発生すると共に処理回路１７ａを設計する。ただし、増幅回路の応答時間ｔｒのセットリング誤差を１％以下に収めるためには、
ｔｒ 〜４．６×Ｇ×ＣＬ／ｇｍａ  （３）
となる。故に、帯域を低くしすぎると増幅回路の応答ができなくなるので、応答時間ｔｒを、画素１３のリセットレベル及び信号レベルそれぞれの読み出し時間より短く設定する。
【００５４】
再び図５を参照すると、信号読み出し回路３５ａは、信号ＳＤＡＴＡを受けて、その増幅を行う増幅回路３９を含む。増幅回路３９は、第１及び第２のキャパシタ４５、４７と、キャパシタ４５、４７と共に増幅を行う演算増幅回路４９とを含むことができる。第１及び第２のキャパシタ４５、４７のキャパシタンス比（Ｃ１／Ｃ２）は、増幅回路３９の増幅率を規定する。増幅回路３９では、キャパシタ４１の一端とカラム線２７との間にスイッチ４３が接続されている。キャパシタ４５がスイッチ４３と演算増幅回路４９の入力（例えば、反転入力）との間に接続されており、キャパシタ４７及びリセットスイッチ５１が、演算増幅回路４９の入力（例えば、反転入力４９ａ）と出力（例えば、非反転出力４９ｂ）との間に接続されている。演算増幅回路４９の別の入力４９ｃには参照信号線が接続されており、参照信号ＶＣＯＭが与えられる。制御信号ＳＣＯＮＴに応答して、信号読み出し回路３５ａ出力は、例えば図６に示されたＶＡＭＰのように変化する。
【００５５】
保持回路２３は、第１及び第２の保持回路２３ａ、２３ｂを含む。第１の保持回路２３ａは、リセットレベルに対応しており処理回路１７ａによって生成された読出信号を保持する。また、第２の保持回路２３ｂは、信号レベルに対応しており処理回路１７ａによって生成された別の読出信号を保持する。このイメージセンサ１１ａによれば、リセットレベル及び信号レベルの各々に対して、ＲＴＳノイズの影響が低減される。
【００５６】
第１の保持回路２３ａは、保持キャパシタ５３ａと、保持キャパシタ５３ａの一端と保持回路２３の入力との間に接続されたスイッチ５５ａとを含むことができる。スイッチ５５ａは信号φＳＨ１に応答して動作し、リセットレベルの読み出し期間ＴＲに閉じられている。第２の保持回路２３ｂは、保持キャパシタ５３ｂと、保持キャパシタ５３ｂの一端と保持回路２３の入力との間に接続されたスイッチ５５ｂとを含むことができる。スイッチ５５ｂは信号φＳＨ２に応答して動作し、信号レベルの読み出し期間ＴＳに閉じられている。第１及び第２の保持回路２３ａ、２３ｂにおいて、保持キャパシタ５３ａ、５３ｂの一端は、それぞれ、スイッチ５７ａ、５７ｂを介してリセットレベルライン５９ａ、信号レベルライン５９ｂも接続されている。スイッチ５７ａ、５７ｂは、信号ＨＳ（ｉ）に応答する。
【００５７】
図７は、本実施の形態に係るイメージセンサの回路を示す図面である。図８は、図７に示されたイメージセンサの回路のためのタイミングチャートを示す図面である。タイミング回路２８ｂは、画素１３及びその他の回路等を制御するための信号を提供する。イメージセンサ１１ｂは、制御回路１５ａを含むと共に、処理回路１７ａに替えて処理回路１７ｂを含む。イメージセンサ１１ｂでは、制御回路１５ａが用いられるので、イメージセンサ１１ｂと同様にＲＴＳノイズのスペクトラムのシェイピングが行われる。処理回路１７ｂは、画素１３からの信号ＳＤＡＴＡを受ける積分器を含む信号読み出し回路３５ｂを有することができる。積分器より、読み出しに際してハイカットフィルタリング処理が可能になる。積分器の帯域ｆＩＮＴは、上記のＲＴＳノイズの帯域ｆＲＴＮより小さい。
【００５８】
信号読み出し回路３５ｂは、読出状態において信号ＳＤＡＴＡを受けるサンプリング回路６１と、サンプリング回路６１によってサンプリングされた信号ＳＳＡＭＰを積分する積分回路６３とを含む。積分器の帯域ｆＩＮＴは、積分回数とサンプリング周期とに関係している。このイメージセンサによれば、制御信号ＶＣＯＮＴの印加によりＲＴＳノイズのスペクトル帯域の上限を大きくして、ノイズスペクトル密度を下げることができる。サンプリング周期は制御信号ＶＣＯＮＴによって決定される読出状態と関係づけられており、所望の帯域ｆＩＮＴを得るように積分回数を調整することができる。
【００５９】
この帯域制限を具体的に説明する。既に説明したように、画素からの信号の読み出しでは、積分器を用いた場合の積分器の帯域は、式（４）で表される。
ｆＩＮＴ〜１／（π×Ｍ×ＴＳ）  （４）
記号Ｍは、積分器のサンプリング回数であり、記号ＴＳは１サンプリングの周期を示す。
ｆＩＮＴ＜＜ｆＣ 
となるようにサンプリング回数Ｍ及びサンプリング周期ＴＳを設定する。
【００６０】
サンプリング回路６１は、サンプリング用キャパシタ６５を含む。キャパシタ６５の一端６５ａは、信号φ１ｄ（信号φ１と実質的に同等の信号）に応答するスイッチ６７ａを介してカラム線２７に接続されており、また信号φ２ｄ（信号φ２と実質的に同等の信号）に応答するスイッチ６７ｂを介して参照信号線（ＶＣＯＭ）に接続されている。キャパシタ６５の他端６５ｂは、信号φ２に応答するスイッチ６９ａを介して積分回路６３の入力に接続されており、また信号φ１に応答するスイッチ６９ｂを介して参照信号線（ＶＣＯＭ）に接続されている。積分回路６３では、キャパシタ７１及びリセットスイッチ７５が、演算増幅回路７３の入力（例えば、反転入力７３ａ）と出力（例えば、非反転出力７３ｂ）との間に接続されている。演算増幅回路４９の別の入力（例えば、非反転入力７３ｃ）には参照信号線が接続されており、参照信号ＶＣＯＭが与えられる。制御信号ＳＣＯＮＴに応答して、信号読み出し回路３５ｂ出力は、例えば図８に示されたＶＩＮＴのように変化する。保持回路２３は、信号読み出し回路３５ｂ出力を受ける。
【００６１】
図９は、本実施の形態に係るイメージセンサの回路を示す図面である。図６は、また図１０に示されたイメージセンサの回路のためのタイミングチャートを示している。タイミング回路２８ｃは、図６に示されたクロック信号等を提供する。イメージセンサ１１ｃは、画素１３及び処理回路１７ａを含む。イメージセンサ１１ｃは、更に、制御回路１５ａに替えて制御回路１５ｂを含む。この実施例では、制御回路１５ｂ内にはバイアス回路２９が含まれていてもよい。また、画素１３の選択回路２１の電源端子は、電源線ＶＤＤに接続されている。制御回路１５ｂは、カラム線２７を介して画素１３の選択回路２１の信号出力２２ｂに接続されている。制御回路１５ｂは、制御信号ＳＣＯＮＴを生成する電流回路７５ａと、電流回路７５ａとカラム線２７との間に接続されたスイッチ７５ｂとを含む。電流回路７５ａは、例えば供給回路３４から提供されるバイアス信号（例えばバイアス信号Vｂｉａｓ）をゲートに受けるトランジスタを含む。制御回路１５ｂのために、バイアス回路２９とは別のバイアス回路を設けることができる。スイッチ７５ｂは、タイミング回路２８ｃによって提供される信号φｓに応答する。電流回路７５ａは、スイッチ７５ｂが閉じたときに、カラム線２７に電流Ｉ２を提供する。読み出し期間中の全体にわたって、カラム線２７にバイアス回路２９から電流Ｉ１が提供されている。図６を参照すると、信号φｓに応答して、スイッチ７５ｂは周期的に導通して電流Ｉ２が提供される一方で、バイアス回路２９のトランジスタ３０ａは連続的に導通して電流Ｉ１が提供される。
【００６２】
リセットレベル及び信号レベルの読出は、制御信号ＳＣＯＮＴを用いて、以下のように行われる。増幅用トランジスタ２１ａのチャネルの電子密度は高い。より具体的には、ゲートには、センサ回路１９からの信号が印加されており、ドレインには電源電圧が印加されている。制御回路１５ｂの導通及びバイアス回路２９の導通の期間ＴＬ１では、選択回路２１の信号出力にはバイアス電流Ｉ１＋Ｉ２が提供され、増幅用トランジスタ２１ａは非飽和領域にある。増幅用トランジスタ２１ａには、バイアス電流Ｉ１＋Ｉ２が流れるので、増幅用トランジスタ２１ａのソースの電位は下がり、ゲート−ソース間の電位差が大きくなり、チャネル界面におけるゲート電界が強まる。また、制御回路１５ｂの非導通及びバイアス回路２９の導通の期間ＴＬ２では、選択回路２１の電源端子には電源電圧（例えばＶＤＤ）が印加されている。増幅用トランジスタ２１ａへの通常のバイアス電流Ｉ１（＜Ｉ１＋Ｉ２）の印加に応答して、増幅用トランジスタ２１ａのチャネルの電子密度は低くなる。より具体的には、バイアス回路２９とは別のバイアス回路を設けることができる。ソースの電位は上昇し、ソース−ドレイン間の電位差が小さくなり、ゲート−ソース間の電位差が小さくなる。このため、チャネル界面におけるゲート電界が弱まり、増幅用トランジスタのドレイン近傍には、空乏層が生成しやすくなる。増幅用トランジスタ２１ａには、バイアス電流Ｉ１が流れる。
【００６３】
制御信号ＳＣＯＮＴに応答して、増幅用トランジスタのチャネル電子密度には、第１及び第２のレベルが交互に現れる。第１のレベルのチャネル電子密度は第２のレベルのチャネル電子密度と異なっており、この違いにより、画素１３の読み出し期間中に、選択回路２１の増幅トランジスタには、少なくとも２種類のバイアス条件の下に置かれる。この結果、ＲＴＳノイズのノイズシェイピングによるＲＴＳスペクトルの帯域が拡大される。本実施例では、第１のレベルのチャネル電子密度は第２のレベルより高い。
【００６４】
上記の説明によれば、制御回路１５ｂからの信号ＳＣＯＮＴにより、読み出し期間中に、増幅用トランジスタ２１ａのチャネルの電子密度が変更されており、また、ゲート絶縁膜に印加される電界も変更されている。期間ＴＬ１及び期間ＴＬ２は、期間ＴＲより十分に短いので、増幅用トランジスタ２１ａは、読み出し期間中に複数回の電位の変更を受ける。この変更によりトラップにおいて電子の放出及び捕獲が強制的に引き起こされる。故に、トラップの放出状態及び捕獲状態の緩和時間は平均値として短くできる。
【００６５】
図１０は、本実施の形態に係るイメージセンサの回路を示す図面である。図８は、また図１０に示されたイメージセンサの回路のためのタイミングチャートを示している。タイミング回路２８ｄは、図８に示されたクロック信号等を提供する。イメージセンサ１１ｄは、画素１３及び処理回路１７ｂを含む。イメージセンサ１１ｄは、更に、制御回路１５ａに替えて制御回路１５ｂを含む。制御回路１５ｂは、イメージセンサ１１ｃの実施の形態で説明したように、制御回路１５ｂからの信号ＳＣＯＮＴにより、読み出し期間中に、増幅用トランジスタ２１ａのチャネルの電子密度が変更されており、また、ゲート絶縁膜に印加される電界も変更されている。期間ＴＬ１及び期間ＴＬ２は、期間ＴＲより十分に短いので、増幅用トランジスタ２１ａは、読み出し期間中に複数回の電位の変更を受ける。この変更によりトラップにおいて電子の放出及び捕獲が強制的に引き起こされる。故に、トラップの放出状態及び捕獲状態の緩和時間は平均値として短くできる。
【００６６】
以上説明したように、本実施の形態によれば、イメージセンサ内の画素からの信号に含まれるＲＴＳノイズを低減可能なイメージセンサ１１、１１ａ〜１１ｄが提供される。回路図に示されたスイッチは、例えばＭＯＳ型トランジスタ、ＭＯＳアナログスイッチ等のトランジスタによって実現される。スイッチの種類は、これらの例示に限定されるものではない。
【００６７】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。例えば、本実施の形態では、ＭＯＳ型電界効果トランジスタを参照しながらイメージセンサを説明したが、本実施の形態は、これ以外のＭＩＳ型トランジスタを含むイメージセンサにも適用される。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【産業上の利用可能性】
【００６８】
ＣＭＯＳイメージセンサは、埋め込みフォトダイオードの応用により、フォトダイオード部の暗電流の低減、及びリセットノイズのキャンセルがなされたので、読み出しトランジスタが発生するノイズが支配的になっている。特に、トランジスタが微小になることにより発生するＲＴＳが読み出しに関係するようになってきている。画素によっては、極端に大きなＲＴＳノイズを発生する場合があり、その低減が、例えば極低照度でのＣＭＯＳイメージセンサの応用において重要な課題となっている。
【００６９】
本発明の実施の形態では、イメージセンサのカラムに設けた回路における信号処理によりＲＴＳノイズを低減し、低ノイズのＣＭＯＳイメージセンサを提供している。
【００７０】
本発明の実施の形態では、画素内の増幅用トランジスタのＲＴＳノイズを低減するために、増幅用トランジスタのチャネルの電子濃度を周期的に非常に大きくなるようにするスイッチング動作を加えると共に、画素からの信号を読み出す。具体的には、画素からの信号の多数回のサンプリングを行って積分処理を行う。読み出しは、画素のリセットレベル、信号レベルのそれぞれに対して行う。この結果、画素からの信号のＲＴＳノイズが低減される。このスイッチング動作によって、ＲＴＳノイズに起因するチャネル界面におけるトラップへの平均捕獲時間が短くなり、そのノイズの周波数成分を高い周波数に分散させる。この結果、ＲＴＳノイズの低減が図られる。ノイズ低減の方法として、積分器の代わりに、容量比で増幅するアンプを用いることもできる。また、スイッチング方法として、画素内の増幅用トランジスタに対して、周期的に大きな電流を流すことによって、界面トラップへの平均捕獲時間を短くしても、ＲＴＳノイズを低減できる。
【図面の簡単な説明】
【００７１】
【図１】図１は、本実施の形態に係るイメージセンサの構成を示す図面である。
【図２】図２は、ＲＴＳノイズによりｎ型ＭＯＳ電界効果トランジスタの閾値の変動及び閾値変動の波形のスペクトルを示す図面である。
【図３】図３は、電子の捕獲と放出による信号波形のスペクトルを示す図面である。
【図４】図４は、ノイズシェイピングのための制御信号とトランジスタのチャネル電子の状態を示す図面である。
【図５】図５は、実施の形態に係るイメージセンサの回路を示す図面である。
【図６】図６は、図５に示されたイメージセンサの回路のためのタイミングチャートを示す図面である。
【図７】図７は、別の実施の形態に係るイメージセンサの回路を示す図面である。
【図８】図８は、図７に示されたイメージセンサの回路のためのタイミングチャートを示す図面である。
【図９】図９は、更に別の実施の形態に係るイメージセンサの回路を示す図面である。
【図１０】図１０は、また更に別の実施の形態に係るイメージセンサの回路を示す図面である。
【符号の説明】
【００７２】
７…画素アレイ、９…信号処理回路、１１、１１ａ〜１１ｄ…イメージセンサ、１３…画素、１５、１５ａ、１５ｂ…制御回路、１７、１７ａ、１７ｂ…処理回路、１９…センサ回路、１９ａ…センサ素子、１９ｂ…伝達トランジスタ、１９ｃ…蓄積ノード、２１…選択回路、２１ａ…増幅用トランジスタ（ＭＩＳ型トランジスタ）、２１ｂ…選択トランジスタ、２２ａ…電源端子、２２ｂ…信号出力、２２ｃ…制御入力、２７…カラム線、２９…バイアス回路、３５ａ、３５ｂ…信号読み出し回路、３９…増幅回路、４１…キャパシタ、４５、４７…第１及び第２のキャパシタ、４９…演算増幅回路、６１…サンプリング回路、６３…積分回路、ＳＣＯＮＴ…制御信号、ＳＤＡＴＡ…カラム線上の信号、ＳＯＵＴ、ＳＯＵＴ１、ＳＯＵＴ２…読み出し信号、Ｓ１…第１の信号、Ｓ２…第２の信号、τｃ１…トラップが電子を捕獲する平均時間、τｅ１…トラップが電子を放出するまでの平均時間、ＴＲ…リセットレベルの読出のための期間、ＴＳ…信号レベルの読出のための期間、ＶＲ…リセットレベル、ＶＳ…信号レベル、ｆＡＭＰ…信号読み出し回路の帯域、ｆＲＴＮ…増幅用トランジスタによって生成されるＲＴＳノイズの帯域、
ｆＩＮＴ…積分器の帯域  
【図１】
0004941989.tif 000002
【図２】
0004941989.tif 000003
【図３】
0004941989.tif 000004
【図４】
0004941989.tif 000005
【図５】
0004941989.tif 000006
【図６】
0004941989.tif 000007
【図７】
0004941989.tif 000008
【図８】
0004941989.tif 000009
【図９】
0004941989.tif 000010
【図１０】
0004941989.tif 000011