(57)【特許請求の範囲】
【請求項１】
変位センサから入力されるアナログ信号を処理して変位を検出するための変位検出装置において、
前記アナログ信号をパルスに変換して計数するパルス計数手段と、
前記アナログ信号の周期、及び、１周期内のデータを別々に計測して合成する演算手段と、
前記パルス計数手段の出力を該演算手段の出力でオフセットして出力するための切替手段とを備え、
前記切替手段が、通常測定時は、前記演算手段の出力を出力し、ピーク測定時は、ピーク測定開始時の演算手段の出力でパルス計数手段の出力をオフセットさせてから、該パルス計数手段の出力を出力するようにされていることを特徴とする変位検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変位センサから入力されるアナログ信号を処理して変位を検出するための変位検出装置に係り、特に、リニアゲージを使った倣い測定に用いるのに好適な、高速応答性とピーク測定に必要なリアルタイム性の両方を実現することが可能な変位検出装置に関する。
【背景技術】
【０００２】
リニアゲージカウンタのように、変位センサから入力されるアナログ信号を処理して変位を検出するための変位検出装置が知られている。
【０００３】
その１つに、特許文献１に記載されているように、図１に例示するパルス計数回路２０の如く、変位センサ１０から入力されるアナログ信号を分割・パルス化回路２２で分割して変位量に応じたパルス信号に変換し、カウンタＩＣ２４によりリアルタイムで計数してピークデータを得るパルス計数方式のものがある。ここで、アナログ信号の内挿パルスを発生するものとして、出願人は特許文献２や特許文献３の技術を提案している。
【０００４】
このパルス計数方式によれば、アナログ信号からパルスへの変換及びパルスカウントはハードウェアで行なうため、リアルタイム性に優れており、倣い測定等におけるピーク位置をリアルタイムで検出することが可能である。
【０００５】
但し、高分解能になる程パルスの周波数が高くなるため、ハードウェアへの要求性能が高くなる。例えば分解能が１μｍで応答速度が１０００ｍｍ／秒の場合は周波数１ＭＨｚ、０．１μｍで１０００ｍｍ／秒の場合は１０ＭＨｚ、０．０１μｍで１０００ｍｍ／秒の場合は１００ＭＨｚ、０．００１μｍで１０００ｍｍ／秒の場合は１０００ＭＨｚであり、現在の技術によれば、０．１μｍ以下のサブミクロン領域では、コスト、消費電力、ノイズの点で実現が困難であり、応答速度の確保が難しくなっていた。
【０００６】
このようなパルス計数方式における高分解能化に伴う高波周帯域化を回避するため、図２に示す如く、演算回路３０に、アナログ入力信号の周期を計数するカウンタＩＣ３２と、１周期内を分割して計数する分割回路３４を別々に設けて、マイクロコンピュータ（マイコン）３６で演算により合成して出力する演算方式も考えられる。
【０００７】
【特許文献１】特開平５−２４８８５０号公報
【特許文献２】特開平８−１３６２８０号公報
【特許文献３】特開平１０−２７５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、図３に示すような、測定対象８への倣い測定のピーク検出に際しては、図１に示したパルス計数方式によれば、図３（Ａ）に示す如く、リアルタイムで対応可能であるが、図２に示した演算方式では、図３（Ｂ）に示す如く、データの算出が演算周期毎になるため、測定対象８のピークを捉えることができず、倣い測定のピーク検出等のリアルタイム性を要求される用途には対応困難であった。
【０００９】
本発明は、前記従来の問題点を解消するべくなされたもので、高速応答性とピーク測定に必要なリアルタイム性の両方を実現することを課題とする。
【課題を解決するための手段】
【００１０】
本発明は、変位センサから入力されるアナログ信号を処理して変位を検出するための変位検出装置において、前記アナログ信号をパルスに変換して計数するパルス計数手段と、前記アナログ信号の周期、及び、１周期内のデータを別々に計測して合成する演算手段と、前記パルス計数手段の出力を該演算手段の出力でオフセットして出力するための切替手段とを備え、前記切替手段が、通常測定時は、前記演算手段の出力を出力し、ピーク測定時は、ピーク測定開始時の演算手段の出力でパルス計数手段の出力をオフセットさせてから、該パルス計数手段の出力を出力するようにして、前記課題を解決したものである。
【発明の効果】
【００１３】
本発明によれば、演算手段の出力により高速応答性を満足し、パルス計数手段の出力によりピーク測定に必要なリアルタイム性を確保することができる。
【発明を実施するための最良の形態】
【００１４】
以下図面を参照して、本発明の実施形態を詳細に説明する。
【００１５】
ピーク測定に用いるのに好適な本発明の実施形態は、図４に示す如く、図１に示した従来例と同様のパルス計数回路（パルス計数手段）２０と、図２に示した比較例と同様の演算回路（演算手段）３０と、通常測定時は、前記演算回路３０のカウンタＩＣ３２と分割回路３４の出力を合成して現在値データとして出力し、倣い測定によるピーク測定時には、図５に例示するように、測定対象に変位センサのスピンドルを当ててピーク値をクリアするピーク測定開始時の演算回路３０出力の現在値データ（実線）でパルス検出回路２０の出力のリアルタイムデータ（破線）をオフセットさせてから、ピークデータ（一点鎖線）として出力するマイコン（切替手段）４０を備えたものである。
【００１６】
ここで、ピークデータのピーク値は、次にクリアされる迄、ホールドされる。
【００１７】
パルス計数回路２０は追従できる変位センサ１０の移動速度に限界があり、オーバースピードになると測定値の信頼性が無くなるが、本実施形態のように、ピーク測定開始用リセット時の現在値データを用いてパルス計数回路２０の出力をオフセットさせることにより、信頼性の高いピークデータを得ることができる。
【００１８】
なお、通常、ピーク値周辺での測定対象の変位は少ないので、ピーク値周辺でパルス計数回路２０がオーバースピードとなって追従困難となることは殆ど無い。
【００１９】
前記実施形態は、ピーク測定に適したものであったが、ピーク測定の有無に拘らず、信頼性の高いリアルタイムデータを得ることができるようにした比較形態を図６に示す。
【００２０】
本比較形態は、パルス計数回路２０に、変位量に対する追従が困難なオーバースピードを検出してアラームを出力するオーバースピード検出回路２６を設けると共に、マイコン４０内に現在値データの速度を検出する速度モニタ４２と、前記オーバースピード検出回路２６でオーバースピードが検出された後に該速度モニタ４２でオーバースピードで無くなったことが検出された時は、図７に例示する如く、演算回路３０の現在値データでパルス計数回路２０出力のリアルタイムデータを自動的にオフセットさせるためのＡＮＤ回路４４とを設けたものである。
【００２１】
本比較形態によれば、ピーク測定時だけでなく、オーバースピード検出回路２６で変位量のオーバースピードが検出されてアラームが出力されてから、マイコン４０内の速度モニタ４２で信頼性の高いリアルタイムデータが得られる速度まで下がるまでの間を除き、信頼性の高いリアルタイムデータを得ることが可能となる。
【００２２】
なお、本比較形態においては、オーバースピード検出回路２６と別の速度モニタ４２がマイコン４０内に設けられていたが、オーバースピード検出回路２６の出力を利用して、オーバースピードが検出されなくなった時にリアルタイムデータをオフセットさせることも可能である。
【００２３】
本発明の適用対象は、リニアゲージを使った倣い測定に限定されず、変位検出一般に適用できる。
【図面の簡単な説明】
【００２４】
【図１】従来のパルス計数方式の回路を示すブロック図
【図２】比較例の演算方式の回路を示すブロック図
【図３】従来例及び比較例の問題点を説明するための図
【図４】本発明の実施形態の構成を示すブロック図
【図５】同じく動作例を示す図
【図６】比較形態の構成を示すブロック図
【図７】同じく動作例を示す図
【符号の説明】
【００２５】
８…測定対象
１０…変位センサ
２０…パルス計数回路
２２…分割・パルス化回路
２４、３２…カウンタＩＣ
２６…オーバースピード検出回路
３０…演算回路
３４…分割回路
３６、４０…マイクロコンピュータ（マイコン）
４２…速度モニタ
【図１】
0005006752.tif 000002
【図２】
0005006752.tif 000003
【図３】
0005006752.tif 000004
【図４】
0005006752.tif 000005
【図５】
0005006752.tif 000006
【図６】
0005006752.tif 000007
【図７】
0005006752.tif 000008