(57)【特許請求の範囲】
【請求項１】
絶縁表面上に、トランジスタ及び配線を有する画素部をマトリクス状に形成し、
前記画素部を覆って層間絶縁膜を形成し、
前記層間絶縁膜に形成されたコンタクトホールを介して、前記トランジスタに電気的に接続する第１の導電膜を形成し、
前記第１の導電膜をパターニングして前記トランジスタに電気的に接続する画素電極を形成し、
前記画素電極に電気的に接続する第２の導電膜を形成し、
前記マトリクス状に形成された前記トランジスタを順次オンにして、前記第２の導電膜に流れる電流の値を測定し、前記測定した電流の値から、前記画素部の良不良を判定し、
前記第２の導電膜を除去し、
前記画素電極上にＥＬ層と対向電極とを順に積層することを特徴とする表示パネルの作製方法。
【請求項２】
絶縁表面上に、スイッチング用トランジスタ、前記スイッチング用トランジスタに電気的に接続するソース信号線及びゲート信号線、駆動用トランジスタ、及び前記駆動用トランジスタに電気的に接続する電源供給線を有する画素部をマトリクス状に形成し、
前記画素部を覆って層間絶縁膜を形成し、
前記層間絶縁膜に形成されたコンタクトホールを介して、前記駆動用トランジスタに電気的に接続する第１の導電膜を形成し、
前記第１の導電膜をパターニングして前記駆動用トランジスタに電気的に接続する画素電極を形成し、
前記画素電極に電気的に接続する第２の導電膜を形成し、
前記マトリクス状に形成された前記スイッチング用トランジスタ及び前記駆動用トランジスタを順次オンにして、前記第２の導電膜に流れる電流の値を測定し、前記測定した電流の値から、前記画素部の良不良を判定し、
前記第２の導電膜を除去し、
前記画素電極上にＥＬ層と対向電極とを順に積層することを特徴とする表示パネルの作製方法。
【請求項３】
請求項１又は請求項２において、
前記第２の導電膜を、導電性を有する合成樹脂、又は導電性物質と合成樹脂とを混合した物質を用いて形成することを特徴とする表示パネルの作製方法。
【請求項４】
請求項３において、
前記導電性を有する合成樹脂は、ポリアセチレン又はポリビニルカルバゾールであることを特徴とする表示パネルの作製方法。
【請求項５】
請求項３において、
前記導電性物質と合成樹脂とを混合した物質は、合成樹脂であるポリイミド、アクリル、ポリイミドアミド、ベンゾシクロブテン、ポリエチレン、ポリスチレン、ポリ塩化ビニル、又はポリアミドに、導電性物質であるＡｕ、Ａｇ、Ｃｕ、Ｎｉ、カーボンブラック、導電性黒鉛、金属繊維、又は炭素繊維を混合した物質であることを特徴とする表示パネルの作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＥＬ（エレクトロルミネッセンス）素子を基板上に作り込んで形成された電子ディスプレイにおいて、ＥＬ素子を形成する前に画素部が正常に動作するかどうかを検査する方法に関する。特に半導体素子（半導体薄膜を用いた素子）を用いたＥＬディスプレイにおいて、ＥＬ素子を形成する前に画素部が正常に動作するかどうかを検査する方法（検査方法）に関する。
【０００２】
【従来の技術】
近年、基板上にＴＦＴを形成する技術が大幅に進歩し、アクティブマトリクス型の電子ディスプレイへの応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来基板の外に設けられた駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【０００３】
このようなアクティブマトリクス型の電子ディスプレイは、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、電子ディスプレイの小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００４】
そして特に電子ディスプレイの中でも、自発光型素子としてＥＬ素子を有したアクティブマトリクス型のＥＬディスプレイの研究が活発化している。ＥＬディスプレイは有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ばれている。
【０００５】
ＥＬディスプレイは、液晶ディスプレイと異なり自発光型である。ＥＬ素子は一対の電極（陽極と陰極）間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬディスプレイは殆どこの構造を採用している。
【０００６】
また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０００７】
本明細書において陰極と陽極の間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【０００８】
そして、上記構造でなるＥＬ層に一対の電極から所定の電圧をかけることによって、ＥＬ層に直流の電場が発生し、それにより発光層においてキャリアの再結合が起こって発光する。ＥＬ層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明のＥＬディスプレイは、上述した発光のうちのいずれか一方の発光を用いても良いし、または両方の発光を用いても良い。
【０００９】
なお、本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。またＥＬ素子が発光することを本明細書中では、ＥＬ素子が駆動すると呼ぶ。
【００１０】
ＥＬ層は熱、光、水分、酸素等によって劣化が促進されることから、一般的にアクティブマトリクス型のＥＬディスプレイの作製において、画素部に配線やＴＦＴを形成した後にＥＬ素子が形成される。
【００１１】
そしてＥＬ素子が形成された後、ＥＬ素子が設けられる基板（ＥＬパネル）とカバー材とを、ＥＬ素子が外気に曝されないように貼り合わせてシール材等により封止（パッケージング）する。
【００１２】
パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（ＦＰＣ、ＴＡＢ等）を取り付けて、アクティブマトリクス型のＥＬディスプレイが完成する。
【００１３】
【発明が解決しようとする課題】
アクティブマトリクス型のＥＬディスプレイにおいて、ＥＬ素子の一対の電極からＥＬ層にかかる電圧は、各画素に設けられたＴＦＴによって制御される。そのため、画素部が有するＴＦＴがスイッチング素子として機能しなかったり、配線が断線またはショートするなど、何らかの不具合が生じると、ＥＬ素子が有するＥＬ層に所定の電圧をかけることができなくなる。その場合、画素は所望の階調を表示することができない。
【００１４】
そして、このように画素部においてＥＬ素子の発光を制御する配線やＴＦＴに何らかの不具合が生じていても、ＥＬディスプレイを完成させて実際に表示を行うまで、その不具合の存在を確認することが難しい。そのため実際には製品にならないＥＬパネルであっても、良品との区別をつけるために、ＥＬ素子を形成し、パッケージングし、コネクターを取り付けてＥＬディスプレイとして完成させる必要がある。この場合、ＥＬ素子を形成する工程と、パッケージングする工程と、コネクターを取り付ける工程とが無駄になるため、時間とコストを抑えることができない。また多面取りの基板を用いてＥＬパネルを形成する場合でも、パッケージングしコネクターを取り付ける工程が無駄になり、同様に時間とコストを抑えることができない。
【００１５】
アクティブマトリクス型のＥＬディスプレイに先行して量産化されているアクティブマトリクス型の液晶ディスプレイでは、画素部を有するパネル（液晶パネル）と対向電極を有する基板との間に液晶を封入して液晶ディスプレイを完成させる前に、画素部において配線やＴＦＴを形成した後、各画素が有するコンデンサに電荷を蓄積し、その電荷量を各画素ごとに測定することで、画素部に不具合が生じていないかどうかを確認している。
【００１６】
しかしアクティブマトリクス型のＥＬディスプレイの場合、一般的に各画素ごとにＴＦＴが２つ以上設けられていることが多い。そしてＥＬ素子が有する一方の電極（画素電極）とコンデンサとが、ＴＦＴを間に介して接続されている場合がある。この場合、コンデンサに蓄積した電荷量を測定しても、コンデンサと画素電極との間に接続されている配線およびＴＦＴに不具合があるかどうかを確認することが難しい。
【００１７】
アクティブマトリクス型のＥＬディスプレイの量産化に向けて、ＥＬディスプレイを完成させる前に、画素部において配線およびＴＦＴに不具合が生じていないか、言いかえると、各画素のＥＬ素子の画素電極に所定の電圧を印加することができるかどうかの検査方法の確立が求められている。
【００１８】
【課題を解決するための手段】
本発明で開示するＥＬパネルの第１の検査方法では、画素部において配線およびＴＦＴが形成された後、ＥＬ素子の画素電極となる導電性を有する膜（導電膜）を画素部全体に形成する。導電膜は、画素部の配線およびＴＦＴが全てショートすることがないように、間に層間絶縁膜を挟んで配線またはＴＦＴの上に形成することが必要である。そして該導電膜は、各画素が有する少なくとも１つのＴＦＴのソース領域もしくはドレイン領域と、それぞれ接続するように形成されている。
【００１９】
そして各画素が有する配線に、実際に画像を表示するのに必要な高さの電位を与える。なお本明細書において、画素が有する配線、言いかえると画素に設けられるＥＬ素子の駆動を制御するために電位が与えられる配線に、実際に画像を表示するのに必要な高さの電位が与えられている状態を、該画素が選択状態にある（該画素が選択される）と呼ぶ。
【００２０】
そして、各画素が選択されているときに、導電膜に流れる電流を測定する。そして、測定した電流の値がある所定の範囲内に納まっているかどうかで、各画素が有する配線およびＴＦＴに不具合が生じていないかどうかを判断することができる。
【００２１】
例えば、ある画素が選択されているときに導電膜に流れる電流が所定の範囲からはずれてた場合、該画素が有するＴＦＴがスイッチング素子として機能していなかったり、配線が断線またはショートするなどの不具合が生じていると判断することができる。逆にある画素が選択されているときに導電膜に流れる電流が所定の範囲に納まっている場合、該画素が有するＴＦＴおよび配線は正常に機能しているものとみなすことができる。
【００２２】
なお、ＴＦＴおよび配線が正常に機能しているとみなすことができる電流値の範囲は、実施者が適宜設定することができる。また検査した結果、不具合が生じている画素（不良画素）の数が１つのＥＬパネルにｎ個以上存在している場合、該パネルは不良品とみなされる。なお不良品とみなす不良画素の数ｎは、実施者が適宜設定することができる。
【００２３】
また第１の検査方法では、検査終了後、該導電膜をパターニングすることで画素電極を形成することができる。よって検査のために工程数を増やす必要がない。
【００２４】
またさらに、本発明の第１の検査方法は液晶ディスプレイにも適用することができる。液晶ディスプレイの場合、液晶パネルの画素部において配線およびＴＦＴが形成された後、画素電極となる導電性を有する導電膜を画素部全体に形成する。この場合、画素部の配線およびＴＦＴが導電膜によって全てショートすることがないように、該導電膜を、間に層間絶縁膜を挟んで配線またはＴＦＴ上に形成することが必要である。
【００２５】
なお本明細書において、画素部を有するパネルを表示パネルと呼び、ＥＬパネルと液晶パネルは表示パネルに含まれる。
【００２６】
そして画素が有する配線に、実際に表示を行うのに必要な高さの電位を与え、全ての画素を順に選択していく。なお液晶パネルの場合、画素が有する配線とは、各画素の画素電極と対向電極の間に設けられる液晶を駆動させるために電位が与えられる配線を意味する。
【００２７】
各画素が選択されているときに、画素電極または画素電極となる導電膜に流れる電流の値を測定する。そして、測定した電流の値がある一定の範囲内に納まっているかどうかで、各画素が有する配線およびＴＦＴに不具合が生じていないかどうかを判断することができる。
【００２８】
検査終了後、液晶パネルと、対向電極を有する対向基板との間に液晶を封入して液晶ディスプレイを完成させる。上記構成によって、液晶ディスプレイを完成させる前に画素部に不具合が生じていないかどうかを検査することが可能になる。よって液晶を封入する工程と、封入した後にコネクターを取り付ける工程とを省略することができ、時間とコストを抑えることができる。また対向電極を有する対向基板を無駄にすることがなくなる。
【００２９】
本発明で開示するＥＬパネルの第２の検査方法では、画素部において配線、ＴＦＴおよびＥＬ素子の画素電極が形成された後、検査用として用いる導電性を有する膜（検査用導電膜）により、検査しようとする全ての画素の画素電極を電気的に接続する。
【００３０】
そして各画素が有する配線に、実際に画像を表示するのに必要な高さの電位を与える。
【００３１】
そして、各画素が選択されているときに、検査用導電膜に流れる電流を測定する。そして、測定した電流の値がある所定の範囲内に納まっているかどうかで、各画素が有する配線およびＴＦＴに不具合が生じていないかどうかを判断することができる。
【００３２】
例えば、ある画素が選択されているときに検査用導電膜に流れる電流が所定の範囲からはずれてた場合、該画素が有するＴＦＴがスイッチング素子として機能していなかったり、配線が断線またはショートするなどの不具合が生じていると判断することができる。逆にある画素が選択されているときに検査用導電膜に流れる電流が所定の範囲に納まっている場合、該画素が有するＴＦＴおよび配線は正常に機能しているものとみなすことができる。
【００３３】
なお、ＴＦＴおよび配線が正常に機能しているとみなすことができる電流値の範囲は、実施者が適宜設定することができる。また検査した結果、不具合が生じている画素（不良画素）の数が１つのＥＬパネルにｎ個以上存在している場合、該ＥＬパネルは不良品とみなされる。なお不良品とみなす不良画素の数ｎは、実施者が適宜設定することができる。
【００３４】
検査終了後、該検査用導電膜は除去される。
【００３５】
本発明の検査方法によって、ＥＬパネルをＥＬディスプレイとして完成させなくても、ＥＬパネルが良品か不良品かの区別をつけることが可能になる。よって、実際には製品にならない不良品のＥＬパネルをＥＬディスプレイとして完成させる必要がなくなる。そのため、不良品のＥＬパネルについて、ＥＬ素子を形成する工程と、パッケージングする工程と、コネクターを取り付ける工程とを省くことができ、時間とコストを抑えることができる。また多面取りの基板を用いてＥＬパネルを形成する場合でも、パッケージングする工程と、コネクターを取り付ける工程とを省くことができ、同様に時間とコストを抑えることができる。
【００３６】
なお本発明の検査方法は、各画素にＥＬ素子の発光を制御するためのＴＦＴが複数設けられているＥＬパネルにのみ適用できるわけではない。各画素にＥＬ素子の発光を制御するためのＴＦＴが１つしかないＥＬパネルの場合でも、本発明の検査方法を用いることによって、良品と不良品の区別をつけることが可能である。
【００３７】
またさらに、本発明の第２の検査方法は液晶ディスプレイにも適用することができる。液晶ディスプレイの場合、液晶パネルの画素部において配線、画素電極およびＴＦＴが形成された後、導電性を有する検査用導電膜によって検査する画素の画素電極を全て電気的に接続する。
【００３８】
そして画素が有する配線に、実際に表示を行うのに必要な高さの電位を与え、全ての画素を順に選択していく。なお液晶パネルの場合、画素が有する配線とは、各画素の画素電極と対向電極の間に設けられる液晶を駆動させるために電位が与えられる配線を意味する。
【００３９】
各画素が選択されているときに、画素電極または検査用導電膜に流れる電流の値を測定する。そして、測定した電流の値がある一定の範囲内に納まっているかどうかで、各画素が有する配線およびＴＦＴに不具合が生じていないかどうかを判断することができる。
【００４０】
検査終了後、液晶パネルと、対向電極を有する対向基板との間に液晶を封入して液晶ディスプレイを完成させる。上記構成によって、液晶ディスプレイを完成させる前に画素部に不具合が生じていないかどうかを検査することが可能になる。よって液晶を封入する工程と、封入した後にコネクターを取り付ける工程とを省略することができ、時間とコストを抑えることができる。また対向電極を有する対向基板を無駄にすることがなくなる。
【００４１】
【発明の実施の形態】
本発明のＥＬパネルの第１の検査方法について、図１を用いて詳しく説明する。図１は検査時におけるＥＬパネルの上面図であり、ソース信号線駆動回路１０１、ゲート信号線駆動回路１０２、画素部１０３が図に示すように設けられている。画素部１０３において、ソース信号線とゲート信号線と電源供給線とを１つづつ含む領域が画素１０４である。画素部１０３上には導電膜１０５が形成されている。
【００４２】
なお導電膜１０５は画素電極を形成するための膜である。導電膜１０５は画素部１０３に設けられたソース信号線、ゲート信号線および電源供給線とショートしないようにすることが必要であり、本実施の形態では導電膜１０５を画素部１０３上に形成された層間絶縁膜（図示せず）上に形成している。
【００４３】
外部接続配線１０７は、コネクターを介してＥＬパネルの外部からの信号をソース信号線駆動回路１０１またはゲート信号線駆動回路１０２に入力するための配線である。
【００４４】
導電膜１０５は、測定用配線１０６を介してＥＬパネルの外部の電流計に接続される。測定用配線１０６は、導電性を有する材料を用いて形成されていれば良い。導電膜１０５を流れる電流は、測定点（Prove Point）において測定されることになる。
【００４５】
次に、本発明のＥＬパネルの第２の検査方法について、図２を用いて詳しく説明する。図２は検査時におけるＥＬパネルの上面図であり、ソース信号線駆動回路１１１、ゲート信号線駆動回路１１２、画素部１１３が図に示すように設けられている。画素部１１３において、ソース信号線とゲート信号線と電源供給線とを１つづつ含む領域が画素１１４である。画素部１１３上には検査用導電膜１１５が形成されている。
【００４６】
なお検査用導電膜１１５は全ての画素１１４が有する画素電極を電気的に接続するための膜である。検査用導電膜１１５は画素部１１３に設けられたソース信号線、ゲート信号線および電源供給線とショートしないように形成することが必要である。
【００４７】
検査用導電膜１１５に用いられる材料は、導電性を有し、検査後に検査用導電膜１１５のみを除去することができるものであることが重要である。検査用導電膜に用いられる材料として、導電性を有する合成樹脂、または導電性物質と合成樹脂とを混合したものを用いることができる。前者としては例えばポリアセチレン、ポリビニルカルバゾール等が挙げられる。後者としては、ポリイミド、アクリル、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）、ポリエチレン、ポリスチレン、ポリ塩化ビニル、ポリアミド等の合成樹脂に、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、カーボンブラック、黒鉛などの導電性粉末または箔、金属繊維、炭素繊維などの導電性繊維を多量に配合した、等方導電性のものを用いることが可能である。また導電性を有する合成樹脂に金属塩を添加したものを用いても良い。
【００４８】
また画素電極を腐食させることなくウェットエッチングにより除去することが可能な材料であれば、金属を検査用導電膜に用いても良い。
【００４９】
また、画素電極に結晶化されたＩＴＯを用いた場合、検査用導電膜としてアモルファスのＩＴＯを用いることも可能である。結晶化されたＩＴＯはウェットエッチングされないことから、検査終了後、ウェットエッチによって検査用導電膜であるアモルファスのＩＴＯのみを除去することができる。
【００５０】
外部接続配線１１７は、コネクターを介してＥＬパネルの外部からの信号をソース信号線駆動回路１１１またはゲート信号線駆動回路１１２に入力するための配線である。
【００５１】
検査用導電膜１１５は、測定用配線１１６を介してＥＬパネルの外部の電流計に接続される。測定用配線１１６は、導電性を有する材料を用いて形成されていれば良い。検査用導電膜１１５を流れる電流は、測定点（Prove Point）において測定されることになる。
【００５２】
図３に、図１に示した画素部１０３の回路図を示す。なお、図２に示した画素部１１３も、回路図では画素部１０３と同じなので、図３を参照することができる。ゲート信号線Ｇ１〜Ｇｙのいずれか１つと、ソース信号線Ｓ１〜Ｓｘのいずれか１つと、電源供給線Ｖ１〜Ｖｘのいずれか１つとを有する領域が画素１０４（または画素１１４）である。画素部１０３（または画素部１１３）にはマトリクス状に複数の画素１０４が配置されている。
【００５３】
ゲート信号線駆動回路１０２（または１１２）からの選択信号が入力されるゲート信号線（Ｇ１〜Ｇｙ）は、各画素が有するスイッチング用ＴＦＴ２０１のゲート電極に接続されている。また各画素の有するスイッチング用ＴＦＴ２０１のソース領域とドレイン領域は、一方がソース信号線Ｓ１〜Ｓｘに、もう一方が各画素が有するＥＬ駆動用ＴＦＴ２０２のゲート電極及び各画素が有するコンデンサ２０３にそれぞれ接続されている。ソース信号線Ｓ１〜Ｓｘには、ソース信号線駆動回路１０１（または１１１）から出力されるアナログのビデオ信号が入力される。
【００５４】
コンデンサ２０３はスイッチング用ＴＦＴ２０１がオフの時、ＥＬ駆動用ＴＦＴ２０２のゲート電圧（ゲート電極とソース領域間の電位差）を保持するために設けられている。なお本実施の形態ではコンデンサ２０３を設ける構成を示したが、本発明はこの構成に限定されず、コンデンサ２０３を設けない構成であっても良い。
【００５５】
各画素が有するＥＬ駆動用ＴＦＴ２０２のソース領域は電源供給線Ｖ１〜Ｖｘに接続されている。本明細書では、電源供給線Ｖ１〜Ｖｘの電位を電源電位と呼ぶ。電源電位は、ＥＬパネルの外付けのＩＣ等により設けられた電源によって与えられる。また電源供給線Ｖ１〜Ｖｘは、各画素が有するコンデンサ２０３に接続されている。そして画素１０４（または画素１１４）が有するＥＬ駆動用ＴＦＴ２０２のドレイン領域は、導電膜１０５（図２に示した画素の場合検査用導電膜１１５）によって全て電気的に接続されている。導電膜１０５（図２に示した画素の場合検査用導電膜１１５）に流れる電流が、Prove Pointにおいて測定される。
【００５６】
以下に、第１と第２の検査方法の、Prove Pointにおける電流の測定手順について、図４を用いて説明する。
【００５７】
図４（Ａ）は、図３で示した画素部１０３（または画素部１１３）における画素１０４（または画素１１４）の配置を、簡略的に示したものである。括弧内の数字は、左が該画素が有するソース信号線の番号を示し、右が該画素が有するゲート信号線の番号を示している。例えば（ｘ，ｙ）は、ソース信号線Ｓｘとゲート信号線Ｇｙとを有する画素を意味する。
【００５８】
まず、電源供給線Ｖ１〜Ｖｘの電源電位は、実際に表示を行うときと同じ高さの電位に保たれる。具体的には、ＥＬディスプレイが完成して表示を行う際、ＥＬ素子の画素電極に電源電位が与えられたときにＥＬ素子が発光する程度に、対向電極との間に電位差を有する高さに保たれる。なお対向電極とは、ＥＬ素子が有する２つの電極のうち、画素電極ではないほうの電極を意味する。
【００５９】
そしてゲート信号線駆動回路１０２（または１１２）からゲート信号線Ｇ１に選択信号が入力される。選択信号は、ゲート信号線Ｇ１にゲート電極が接続されているスイッチング用ＴＦＴ２０１を、理想的には全てオンにするような高さの電位を有している。
【００６０】
なお、本明細書では、ＴＦＴのソース領域またはドレイン領域のうち、いずれか一方に所定の電位を与えることで、もう一方に所望する電位を与えることができる状態のことを、該ＴＦＴがオンであると定義する。逆に、ＴＦＴのソース領域またはドレイン領域のうち、いずれか一方に所定の電位を与えても、もう一方に所望する電位を与えることができない状態のことを、該ＴＦＴがオフであると定義する。
【００６１】
次にソース信号線駆動回路１０１（または１１１）からソース信号線Ｓ１に検査用のビデオ信号が入力される。検査用のビデオ信号の電位は、実際にＥＬディスプレイが表示を行う際に、一番明るい表示を行うときにソース信号線Ｓ１〜Ｓｘに入力されるビデオ信号の電位と同じ高さに設定されている。またデジタルのビデオ信号を用いて表示を行うＥＬディスプレイの場合、検査用のビデオ信号の電位は、実際の表示と同じ明るさでＥＬ素子が発光するような高さであれば良い。
【００６２】
このように、画素（１，１）が画像を表示するのに必要な信号線（表示に携わる信号線）（図３の場合ソース信号線Ｓ１、ゲート信号線Ｇ１、電源供給線Ｖ１）に、該画素が実際に表示を行うときと同じ高さの電位が与えられる。そしてこの画素（１，１）の表示に携わる信号線に、該画素が実際に表示を行うときと同じ高さの電位が与えられており、画素（１、１）が選択されていることになる。
【００６３】
図３の場合具体的には、電源供給線Ｖ１の電源電位が実際に表示を行うときと同じ高さの電位に保たれ、ゲート信号線Ｇ１に選択信号が入力され、かつソース信号線Ｓ１に検査用のビデオ信号が入力されている状態を、画素（１，１）が選択されていると呼ぶ。
【００６４】
画素（１，１）が選択されると、電源供給線Ｖ１の電源電位は導電膜１０５または検査用導電膜１１５に与えられ、Prove Pointにおいて電流値が測定される。
【００６５】
そして順に全ての画素１０４が選択され、Prove Pointにおいて電流値が測定される。
【００６６】
各画素１０４が有するＴＦＴ（図３の場合スイッチング用ＴＦＴ２０１とＥＬ駆動用ＴＦＴ２０２）のいずれか１つが正常に機能していなかったり、ソース信号線Ｓ（Ｓ１〜Ｓｘのいずれか１つ）、ゲート信号線Ｇ（Ｇ１〜Ｇｙのいずれか１つ）、電源供給線Ｖ（Ｖ１〜Ｖｘのいずれか１つ）や、その他ＴＦＴ同士を接続する配線が断線またはショートしていると、Prove Pointにおける電流の測定値は理想とする値にはならない。
【００６７】
Prove Pointにおける電流の測定値が理想とする値かどうかの判断基準は、実施者が適宜設定することができる。例えば、図４（Ｂ）に示した画素（１，１）、（１，２）等のように、電流の測定値がｉ1からｉ2の範囲内に納まっていれば、測定値が理想とする値であると判断することができる。ｉ1とｉ2の値は、実施者が適宜設定することができる。なお図４（Ｂ）において×印は該画素を選択したときのProve Pointの電流の測定値を示す。
【００６８】
測定値が理想とする値であれば、該画素において配線およびＴＦＴに不具合が生じておらず、該画素に形成するＥＬ素子の画素電極に所定の電圧を印加することができると判断される。
【００６９】
また例えば図４（Ｂ）に示した画素（１，３）や画素（ｘ−１，ｙ）のように、電流の測定値がｉ1からｉ2の範囲からはずれている場合、測定値が理想とする値ではないと判断することができる。よって該画素において配線およびＴＦＴに不具合が生じており、該画素に形成するＥＬ素子の画素電極に所定の電圧を印加することができないと判断される。
【００７０】
不具合が生じていると判断された画素（不良画素）を有するＥＬパネルは、ＥＬディスプレイに用いるかどうか判断される。画素部１０３または画素部１１３に不良画素が１つでも存在するＥＬパネルは不良品としてＥＬディスプレイに用いないとしても良いし、実施者が決めた以上の数の不良画素が存在するＥＬパネルを不良品としてＥＬディスプレイに用いないようにしても良い。
【００７１】
第１の検査方法において、１つの基板から１つのＥＬパネルが形成される場合、良品と判断されたＥＬパネルは、検査終了後、導電膜１０５をパターニングすることによって画素電極（図示せず）が形成される。そしてその後ＥＬ層と対向電極が画素電極上に順に積層して形成され、ＥＬ素子２０４が完成する。また不良品と判断されたＥＬパネルは、検査終了後の工程を省略することができる。（図５）
【００７２】
１つの基板から複数のＥＬパネルが形成される場合、検査終了後、全てのＥＬパネルについて導電膜１０５がパターニングされ、画素電極（図示せず）が形成される。そしてその後ＥＬ層と対向電極を画素電極上に順に積層して形成し、ＥＬ素子２０４が完成する。そして基板を切断することによって複数のＥＬパネルを分離し、良品と判断されたＥＬパネルはカバー材によって封止した後コネクターを接続することによってＥＬディスプレイとして完成し、不良品と判断されたＥＬパネルは切断後の工程を省略することができる。
【００７３】
第１の検査方法では、検査終了後、該導電膜をパターニングすることで、画素電極を形成することができる。そのため検査のために工程数を増やす必要がない。
【００７４】
第２の検査方法において、１つの基板から１つのＥＬパネルが形成される場合、良品と判断されたＥＬパネルは、検査終了後、検査用導電膜１１５は溶剤によって除去される。溶剤は、検査用導電膜１１５に用いられている合成樹脂のみを溶解することができるものを用いる。
【００７５】
そしてその後ＥＬ層と対向電極が画素電極上に順に積層して形成され、ＥＬ素子２０４が完成する。また不良品と判断されたＥＬパネルは、検査終了後の工程を省略することができる。（図５）
【００７６】
１つの基板から複数のＥＬパネルが形成される場合、検査終了後、全てのＥＬパネルについて検査用導電膜１１５が除去される。そしてその後ＥＬ層と対向電極を画素電極上に順に積層して形成し、ＥＬ素子２０４が完成する。そして基板を切断することによって複数のＥＬパネルを分離し、良品と判断されたＥＬパネルはカバー材によって封止した後コネクターを接続することによってＥＬディスプレイとして完成し、不良品と判断されたＥＬパネルは切断後の工程を省略することができる。
【００７７】
ＥＬ素子２０４の対向電極の電位（対向電位）は、ＥＬパネルの外付けのＩＣ等により設けられた電源によって与えられる。
【００７８】
ＥＬ素子２０４が形成された後、ＥＬ素子２０４を覆うように保護膜（図示せず）を形成して、ＥＬパネルを完成させても良い。なお保護膜は必ずしも設けなくとも良く、その場合ＥＬ素子２０４が形成されたらＥＬパネルが完成したものとみなす。
【００７９】
上述した本発明の検査方法によって、ＥＬパネルをＥＬディスプレイとして完成させなくても、ＥＬパネルが良品か不良品かの区別をつけることが可能になる。そのため、実際には製品にならない不良品のＥＬパネルをＥＬディスプレイとして完成させる必要がなくなる。よってＥＬ素子を形成する工程と、パッケージング（封止）する工程と、コネクターを取り付ける工程とを省くことができ、時間とコストを抑えることができる。また多面取りの基板を用いてＥＬパネルを形成する場合でも、パッケージングする工程と、コネクターを取り付ける工程とを省くことができ、同様に時間とコストを抑えることができる。
【００８０】
なお本発明の検査方法は、各画素にＥＬ素子の発光を制御するためのＴＦＴが複数設けられているＥＬパネルにのみ適用できるわけではない。各画素にＥＬ素子の発光を制御するためのＴＦＴが１つしかないＥＬパネルの場合でも、本発明の検査方法を用いることによって、良品と不良品の区別をつけることが可能である。また、各画素にＥＬ素子の発光を制御するためのＴＦＴが２つ以上設けられたＥＬパネルの場合でも、本発明の検査方法を用いることによって、良品と不良品の区別をつけることが可能である。
【００８１】
なお図３、図５に示したＥＬパネルにおいて、スイッチング用ＴＦＴ２０１とＥＬ駆動用ＴＦＴ２０２は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも構わない。ＥＬ素子２０４の陽極がＥＬ駆動用ＴＦＴ２０２のドレイン領域と接続している場合、ＥＬ素子２０４の陽極が画素電極、陰極が対向電極となり、ＥＬ駆動用ＴＦＴ２０２はｐチャネル型ＴＦＴを用いるのが好ましい。逆にＥＬ素子２０４の陰極がＥＬ駆動用ＴＦＴ２０２のドレイン領域と接続している場合、ＥＬ素子２０４の陽極が対向電極、陰極が画素電極となり、ＥＬ駆動用ＴＦＴ２０２はｎチャネル型ＴＦＴを用いるのが好ましい。
【００８２】
またスイッチング用ＴＦＴ２０１、ＥＬ駆動用ＴＦＴ２０２は、シングルゲート構造ではなく、ダブルゲート構造、やトリプルゲート構造などのマルチゲート構造を有していても良い。
【００８３】
【実施例】
以下に、本発明の実施例について説明する。
【００８４】
（実施例１）
本実施例では、実施の形態で示したＥＬパネルとは異なる構成の画素部を有するＥＬパネルについて、本発明の検査方法を適用する例について説明する。
【００８５】
本実施例で用いるＥＬパネルの画素部５０１の回路図を図６に示す。本実施例において、第１のゲート信号線Ｇａ１〜Ｇａｙのいずれか１つと、第２のゲート信号線Ｇｅ１〜Ｇｅｙのいずれか１つと、ソース信号線Ｓ１〜Ｓｘのいずれか１つと、電源供給線Ｖ１〜Ｖｘのいずれか１つとを有する領域が画素５０２である。画素部５０１にはマトリクス状に複数の画素５０２が配置されている。
【００８６】
第１のゲート信号線駆動回路からの第１の選択信号が入力される第１のゲート信号線Ｇａ１〜Ｇａｙのいずれか１つは、各画素５０２が有する第１のスイッチング用ＴＦＴ５０３のゲート電極に接続されている。また各画素の有する第１のスイッチング用ＴＦＴ５０３のソース領域とドレイン領域は、一方がアナログのビデオ信号を入力するソース信号線Ｓ１〜Ｓｘのいずれか１つに、もう一方が各画素が有するＥＬ駆動用ＴＦＴ５０４のゲート電極及び各画素が有するコンデンサ５０５にそれぞれ接続されている。
【００８７】
コンデンサ５０５は第１のスイッチング用ＴＦＴ５０３がオフの時、ＥＬ駆動用ＴＦＴ５０４のゲート電圧（ゲート電極とソース領域間の電位差）を保持するために設けられている。なお本実施例ではコンデンサ５０５を設ける構成を示したが、本発明はこの構成に限定されず、コンデンサ５０５を設けない構成にしても良い。
【００８８】
ＥＬ駆動用ＴＦＴ５０４のソース領域は電源供給線Ｖ１〜Ｖｘのいずれか１つに接続されている。そして第１の検査方法では、ＥＬ駆動用ＴＦＴ５０４のドレイン領域はＥＬ素子の画素電極となる導電膜（図示せず）によって、全て電気的に接続されている。電源供給線Ｖ１〜Ｖｘのいずれか１つはコンデンサ５０５に接続されている。そして第２の検査方法では、ＥＬ駆動用ＴＦＴ５０４のドレイン領域は、ＥＬ素子の画素電極に接続されており、全ての画素の画素電極は検査用導電膜（図示せず）によって電気的に接続されている。電源供給線Ｖ１〜Ｖｘのいずれか１つはコンデンサ５０５に接続されている。
【００８９】
また第２のスイッチング用ＴＦＴ５０６のソース領域とドレイン領域のうち、第１のスイッチング用ＴＦＴ５０３のソース領域またはドレイン領域に接続されていない方は、電源供給線Ｖ１〜Ｖｘのいずれか１つに接続されている。そして第２のスイッチング用ＴＦＴ５０６のゲート電極は、第２のゲート信号線駆動回路からの第２の選択信号が入力される第２のゲート信号線Ｇｅ１〜Ｇｅｙのいずれか１つに接続されている。
【００９０】
電源供給線Ｖ１〜Ｖｘの電源電位は、ＥＬパネルの外付けのＩＣ等により設けられた電源によって与えられる。また電源供給線Ｖ１〜Ｖｘは、各画素が有するコンデンサ５０５に接続されている。
【００９１】
導電膜または検査用導電膜に流れる電流をProve Pointにおいて測定する。以下にProve Pointにおける測定の手順について、図７を用いて説明する。
【００９２】
図７は、図６で示した画素部５０１における画素５０２の配置を、簡略的に示したものである。括弧内の数字は、左が該画素が有するソース信号線の番号を示し、右が該画素が有する第１のゲート信号線および第２のゲート信号線の番号を示している。例えば（ｘ，ｙ）は、ソース信号線Ｓｘと第１のゲート信号線Ｇａｙおよび第２のゲート信号線Ｇｅｙとを有する画素を意味する。
【００９３】
図６に示した画素部５０１を有するＥＬパネルの場合、第１のゲート信号線に第１の選択信号が入力されているときと、第２のゲート信号線に第２の選択信号が入力されているときと、各画素につき２回づつ測定を行う必要がある。
【００９４】
まず、電源供給線Ｖ１〜Ｖｘの電源電位は実際に表示を行うときと同じ高さの電位に保たれる。具体的には、ＥＬディスプレイが完成して表示を行う際、ＥＬ素子の画素電極に電源電位が与えられたときにＥＬ素子が発光する程度に、対向電極との間に電位差を有する高さに保たれる。
【００９５】
そして第１のゲート信号線駆動回路から第１のゲート信号線Ｇａ１に第１の選択信号が入力される。第１の選択信号は、第１のゲート信号線Ｇａ１にゲート電極が接続されている第１のスイッチング用ＴＦＴ５０３を、理想的には全てオンにするような高さの電位を有している。
【００９６】
次にソース信号線駆動回路からソース信号線Ｓ１に検査用のビデオ信号が入力される。検査用のビデオ信号の電位は、実際にＥＬディスプレイが表示を行う際に、一番明るい表示を行うときにソース信号線Ｓ１〜Ｓｘに入力されるビデオ信号の電位と同じ高さに設定されている。またデジタルのビデオ信号を用いて表示を行うＥＬディスプレイの場合、検査用のビデオ信号の電位は、実際の表示と同じ明るさでＥＬ素子が発光するような高さであれば良い。
【００９７】
このように、画素（１，１）の表示に携わる信号線（図６の場合ソース信号線Ｓ１、第１のゲート信号線Ｇａ１、電源供給線Ｖ１）には、該画素が実際に表示を行うときと同じ高さの電位が与えられており、該画素が選択されていることになる。図６の場合具体的には、電源供給線Ｖ１の電源電位が実際に表示を行うときと同じ高さの電位に保たれ、第１のゲート信号線Ｇａ１に第１の選択信号が入力され、かつソース信号線Ｓ１に検査用のビデオ信号が入力されている状態を、画素（１，１）が選択されていると呼ぶ。
【００９８】
画素（１，１）が選択されると、電源供給線Ｖ１の電源電位は導電膜または検査用導電膜に与えられるため、Prove Pointにおいて電流値が測定される。
【００９９】
そして順に全ての画素５０２が選択され、Prove Pointにおいて電流値が測定される。
【０１００】
次に、再び画素（１，１）を選択する。そして、電源供給線Ｖ１〜Ｖｘの電源電位を実際に表示を行うときと同じ高さに保ったまま、第２のゲート信号線駆動回路から第２のゲート信号線Ｇｅ１に第２の選択信号を入力する。
【０１０１】
第２の選択信号は、第２のゲート信号線Ｇｅ１にゲート電極が接続されている第２のスイッチング用ＴＦＴ５０６を、理想的には全てオンにするような高さの電位を有している。
【０１０２】
図６に示した画素部５０１の場合、第２のスイッチング用ＴＦＴ５０６がオンになると、画素（１，１）、（２，１）、…、（ｘ、１）が有するＥＬ駆動用ＴＦＴ５０４が全てオフになり、理想的には導電膜または検査用導電膜に電流が流れなくなる。
【０１０３】
このように、画素（１，１）を選択した後に、画素（１，１）が表示を行わなくなるような電位を、画素（１，１）の表示に携わる信号線（図６の場合、第２のゲート信号線Ｇｅ１、電源供給線Ｖ１）に与える。この状態を、本明細書では該画素が非選択状態にあると呼ぶ。図６の場合、具体的には、電源供給線Ｖ１の電源電位が実際に表示を行うときと同じ高さの電位に保ち、かつ第２のゲート信号線Ｇｅ１に第２の選択信号が入力されている状態を、画素（１，１）が非選択状態にあると呼ぶ。
【０１０４】
そして画素（１，１）を非選択状態にし、Prove Pointにおいて電流値を測定する。
【０１０５】
同様に、全ての画素５０２を選択状態にした後に非選択状態にし、Prove Pointにおいて電流値を測定する。
【０１０６】
各画素５０２が有するＴＦＴのうち（図６の場合第１のスイッチング用ＴＦＴ５０３と、第２のスイッチング用ＴＦＴ５０６と、ＥＬ駆動用ＴＦＴ２０２）のいずれか１つが正常に機能していなかったり、ソース信号線Ｓ（Ｓ１〜Ｓｘのいずれか１つ）、第１のゲート信号線Ｇａ（Ｇａ１〜Ｇａｙのいずれか１つ）、第２のゲート信号線Ｇｅ（Ｇｅ１〜Ｇｅｙのいずれか１つ）、電源供給線Ｖ（Ｖ１〜Ｖｘのいずれか１つ）や、その他の配線が断線またはショートしていると、Prove Pointにおける電流の測定値は理想とする値にはならない。
【０１０７】
画素が非選択状態のときのProve Pointにおける電流の測定値が理想とする値かどうかの判断基準は、実施者が適宜設定することができる。例えば、電流の測定値がｉ3からｉ4の範囲内に納まっていれば、測定値が理想とする値であると判断することができる。ｉ3とｉ4の値は、実施者が適宜設定することができる。
【０１０８】
測定値が理想とする値であれば、該画素において配線およびＴＦＴに不具合が生じておらず、該画素に形成するＥＬ素子の画素電極に所定の電圧を印加することができると判断される。
【０１０９】
また例えば電流の測定値がｉ3からｉ4の範囲からはずれている場合、測定値が理想とする値ではないと判断することができる。よって該画素において配線およびＴＦＴに不具合が生じており、該画素に形成するＥＬ素子の画素電極に所定の電圧を印加することができないと判断される。
【０１１０】
不具合が生じていると判断された画素（不良画素）を有するＥＬパネルは、ＥＬディスプレイに用いるかどうか判断される。この場合、画素部５０１に不良画素が１つでも存在するＥＬパネルは、不良品としてＥＬディスプレイに用いないとしても良いし、実施者が決めた以上の数の不良画素が存在するＥＬパネルは、不良品としてＥＬディスプレイに用いないとしても良い。
【０１１１】
第１の検査方法では、１つの基板から１つのＥＬパネルが形成される場合、良品と判断されたＥＬパネルは、検査終了後、導電膜をパターニングすることによって画素電極（図示せず）が形成される。そしてその後ＥＬ層と対向電極が画素電極上に順に積層して形成され、ＥＬ素子５０７が完成する。また不良品と判断されたＥＬパネルは、検査終了後の工程を省略することができる。（図８）
【０１１２】
１つの基板から複数のＥＬパネルが形成される場合、検査終了後、全てのＥＬパネルについて導電膜がパターニングされ、画素電極（図示せず）が形成される。そしてその後ＥＬ層と対向電極を画素電極上に順に積層して形成し、ＥＬ素子５０７が完成する。そして基板を切断することによって複数のＥＬパネルを分離し、良品と判断されたＥＬパネルはカバー材によって封止した後コネクターを接続することによってＥＬディスプレイとして完成し、不良品と判断されたＥＬパネルは切断後の工程を省略することができる。
【０１１３】
また第１の検査方法の場合、検査終了後、該導電膜をパターニングすることで、画素電極を形成することができる。そのため検査のために工程数を増やす必要がない。
【０１１４】
第２の検査方法では、１つの基板から１つのＥＬパネルが形成される場合、良品と判断されたＥＬパネルは、検査終了後、検査用導電膜が除去される。そしてその後ＥＬ層と対向電極が画素電極上に順に積層して形成され、ＥＬ素子５０７が完成する。また不良品と判断されたＥＬパネルは、検査終了後の工程を省略することができる。（図８）
【０１１５】
１つの基板から複数のＥＬパネルが形成される場合、検査終了後、全てのＥＬパネルについて検査用導電膜が除去される。そしてその後ＥＬ層と対向電極を画素電極上に順に積層して形成し、ＥＬ素子５０７が完成する。そして基板を切断することによって複数のＥＬパネルを分離し、良品と判断されたＥＬパネルはカバー材によって封止した後コネクターを接続することによってＥＬディスプレイとして完成し、不良品と判断されたＥＬパネルは切断後の工程を省略することができる。
【０１１６】
ＥＬ素子５０７の対向電極の電位（対向電位）は、ＥＬパネルの外付けのＩＣ等により設けられた電源によって与えられる。
【０１１７】
ＥＬ素子５０７が形成された後、ＥＬ素子５０７を覆うように保護膜（図示せず）が形成され、ＥＬパネルが完成する。なお保護膜は必ずしも設けなくとも良く、その場合ＥＬ素子５０７が形成されたらＥＬパネルが完成する。
【０１１８】
上述した本発明の検査方法によって、ＥＬパネルをＥＬディスプレイとして完成させなくても、ＥＬパネルが良品か不良品かの区別をつけることが可能になる。よって、実際には製品にならない不良品のＥＬパネルをＥＬディスプレイとして完成させる必要がなくなる。そのためＥＬ素子を形成する工程と、パッケージングする工程と、コネクターを取り付ける工程とを省くことができ、時間とコストを抑えることができる。また多面取りの基板を用いてＥＬパネルを形成する場合でも、パッケージングする工程と、コネクターを取り付ける工程とを省くことができ、同様に時間とコストを抑えることができる。
【０１１９】
なお本発明の検査方法は、各画素にＥＬ素子の発光を制御するためのＴＦＴが複数設けられているＥＬパネルにのみ適用できるわけではない。各画素にＥＬ素子の発光を制御するためのＴＦＴが１つしかないＥＬパネルの場合でも、本発明の検査方法を用いることによって、良品と不良品の区別をつけることが可能である。また、各画素にＥＬ素子の発光を制御するためのＴＦＴが４つ以上設けられたＥＬパネルの場合でも、本発明の検査方法を用いることによって、良品と不良品の区別をつけることが可能である。
【０１２０】
なお図６〜図８に示したＥＬパネルにおいて、第１のスイッチング用ＴＦＴ５０３と第２のスイッチング用ＴＦＴ５０６とＥＬ駆動用ＴＦＴ５０４は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも構わない。ＥＬ素子５０７の陽極がＥＬ駆動用ＴＦＴ５０４のドレイン領域と接続している場合、ＥＬ素子５０７の陽極が画素電極、陰極が対向電極となり、ＥＬ駆動用ＴＦＴ５０４はｐチャネル型ＴＦＴを用いるのが好ましい。逆にＥＬ素子５０７の陰極がＥＬ駆動用ＴＦＴ５０４のドレイン領域と接続している場合、ＥＬ素子５０７の陽極が対向電極、陰極が画素電極となり、ＥＬ駆動用ＴＦＴ５０４はｎチャネル型ＴＦＴを用いるのが好ましい。
【０１２１】
また第１のスイッチング用ＴＦＴ５０３、第２のスイッチング用ＴＦＴ５０６、ＥＬ駆動用ＴＦＴ５０４は、シングルゲート構造ではなく、ダブルゲート構造、やトリプルゲート構造などのマルチゲート構造を有していても良い。
【０１２２】
（実施例２）
本実施例では、本発明の検査方法を用いて検査した後の、ＥＬパネルの画素の上面図の一例を示す。
【０１２３】
図９（Ａ）に本実施例の画素の上面図を、また図９（Ｂ）に画素の回路図を示す。４４０２はスイッチング用ＴＦＴであり、４４０６はＥＬ駆動用ＴＦＴである。
【０１２４】
スイッチング用ＴＦＴ４４０２は、ゲート信号線４４０４の一部であるゲート電極４４０４ａ、４４０４ｂを有している。スイッチング用ＴＦＴ４４０２のソース領域はソース信号線４４１５に接続され、ドレイン領域はドレイン配線４４０５に接続される。また、ドレイン配線４４０５はＥＬ駆動用ＴＦＴ４４０６のゲート電極４４０７に電気的に接続される。また、ＥＬ駆動用ＴＦＴ４４０６のソース領域は電源供給線４４１６に電気的に接続され、ドレインはドレイン配線４４１７に電気的に接続される。また、ドレイン配線４４１７は画素電極４４１８に電気的に接続される。
【０１２５】
このとき、４４１９で示される領域にはコンデンサが形成される。コンデンサ４４１９は、電源供給線４４１６と電気的に接続された半導体膜４４２０、ゲート絶縁膜と同一層の絶縁膜（図示せず）及びゲート電極４４０７との間で形成される。また、ゲート電極４４０７、第１層間絶縁膜と同一の層（図示せず）及び電源供給線４４１６で形成される容量もコンデンサとして用いることが可能である。
【０１２６】
本実施例において画素電極はソース信号線４４１５と電源供給線４４１６と重なっていないが、層間絶縁膜を間に介して重なるような構成にしても良い。
【０１２７】
また図示していないが、画素電極４４１８上にＥＬ層と対向電極とが順に積層してＥＬ素子４４１４を形成している。
【０１２８】
（実施例３）
本実施例では、図５に示したＥＬパネルにおいて、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製し、なおかつ第１の検査方法を用いて検査する方法について詳細に説明する。
【０１２９】
まず、図１０（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス、または石英基板から成る基板４００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜４０１を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１０〜２００nm（好ましくは５０〜１００nm）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜を５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。なお図１０（Ａ）では下地膜を１つの層で示した。本実施例では下地膜４０１を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【０１３０】
半導体層４０２〜４０５は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この半導体層４０２〜４０５の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【０１３１】
公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法、触媒金属を用いた結晶化法がある。
【０１３２】
レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０％として行う。
【０１３３】
次いで、半導体層４０２〜４０５を覆うゲート絶縁膜４０６を形成する。ゲート絶縁膜４０６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０ｎｍの厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜４０６はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【０１３４】
そして、ゲート絶縁膜４０６上にゲート電極を形成するための第１のゲート電極用導電膜４０７と第２のゲート電極用導電膜４０８とを形成する。本実施例では、第１のゲート電極用導電膜４０７をＴａで５０〜１００ｎｍの厚さに形成し、第２のゲート電極用導電膜４０８をＷで１００〜３００ｎｍの厚さに形成する。
【０１３５】
Ｔａ膜はスパッタ法で形成し、ＴａのターゲットをＡｒでスパッタする。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することができる。また、α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０ｎｍ程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることができる。
【０１３６】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【０１３７】
なお、本実施例では、第１のゲート電極用導電膜４０７をＴａ、第２のゲート電極用導電膜４０８をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例は、第１のゲート電極用導電膜を窒化タンタル（ＴａＮ）で形成し、第２のゲート電極用導電膜をＷとする組み合わせ、第１のゲート電極用導電膜を窒化タンタル（ＴａＮ）で形成し、第２のゲート電極用導電膜をＡｌとする組み合わせ、第１のゲート電極用導電膜を窒化タンタル（ＴａＮ）で形成し、第２のゲート電極用導電膜をＣｕとする組み合わせで形成することが好ましい。（図１０（Ｂ））
【０１３８】
次に、レジストによるマスク４０９〜４１２を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【０１３９】
なお図１０（Ｃ）では図示しなかったが、上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされることになる。また図１０（Ｃ）では図示しなかったが、ゲート絶縁膜４０６は、上記エッチングによって第１の形状の導電層４１４〜４１７で覆われない領域が２０〜５０nm程度エッチングされ薄くなった。
【０１４０】
こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１４〜４１７（第１の導電層４１４ａ〜４１７ａと第２の導電層４１４ｂ〜４１７ｂ）を形成する。
【０１４１】
次に、図１０（Ｄ）に示すように第２のエッチング処理を行う。同様にＩＣＰエッチング法を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Paの圧力でコイル型の電極に５００ＷのＲＦ電力(13.56MHz)を供給し、プラズマを生成して行う。基板側（試料ステージ）には５０WのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりＷ膜を異方性エッチングし、かつ、それより遅いエッチング速度で第１の導電層であるＴａを異方性エッチングして第２の形状の導電層４１９〜４２２（第１の導電層４１９ａ〜４２２ａと第２の導電層４１９ｂ〜４２２ｂ）を形成する。また図１０（Ｄ）では図示しなかったが、ゲート絶縁膜４０６は、上記エッチングによって第２の形状の導電層４１９〜４２２で覆われない領域がさらに２０〜５０nm程度エッチングされ薄くなった。
【０１４２】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【０１４３】
そして、マスク４０９ａ〜マスク４１２ａを除去し、図１１（Ａ）に示すように第１のドーピング処理を行い、ｎ型を付与する不純物元素を添加する。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13/cm2のドーズ量で行う。ドーピングは、第２の形状の導電層４１９〜４２２を不純物元素に対するマスクとして用い、第２の導電層４１９ａ〜４２２ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第２の導電層４１９ａ〜４２２ａと重なる第１の不純物領域４２５〜４２８と、第１の不純物領域よりも不純物の濃度が高い第２の不純物領域４２９〜４３２とが形成される。なお本実施例ではマスク４０９ａ〜４１２ａを除去してからｎ型を付与する不純物元素を添加したが、本発明はこれに限定されない。図１１（Ａ）の工程においてｎ型を付与する不純物元素を添加してからマスク４０９ａ〜マスク４１２ａを除去しても良い。
【０１４４】
次に第２の導電層４２１ａ、４２１ｂを覆うように半導体層４０４上にレジストからなるマスク４３３を形成する。マスク４３３はゲート絶縁膜４０６を間に挟んで第２の不純物領域４３１と一部重なっている。そして第２のドーピング処理を行いｎ型を付与する不純物元素を添加する。この場合、第１のドーピング処理よりもドーズ量を上げて低い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。（図１１（Ｂ））ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、第２の形状の導電層４１９〜４２２がｎ型を付与する不純物元素に対するマスクとなり、自己整合的にソース領域４３４〜４３７、ドレイン領域４３８〜４４１、Ｌｏｖ領域４４２〜４４５が形成される。またマスク４３３によってＬｏｆｆ領域４４６が形成される。ソース領域４３４〜４３７、ドレイン領域４３８〜４４１には１×１０20〜１×１０21atomic/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【０１４５】
本実施例はマスク４３３のサイズを制御することで、Ｌｏｆｆ領域４４６の長さを自由に設定することが可能である。
【０１４６】
なお本明細書において、ゲート絶縁膜を介してゲート電極と重なるＬＤＤ領域をＬｏｖ領域と呼ぶ。またゲート絶縁膜を介してゲート電極と重ならないＬＤＤ領域をＬｏｆｆ領域と呼ぶ。
【０１４７】
ｎ型を付与する不純物元素は、Ｌｏｆｆ領域で１×１０17〜１×１０19atoms/cm3の濃度となるようにし、Ｌｏｖ領域で１×１０16〜１×１０18atoms/cm3の濃度となるようにする。
【０１４８】
なお図１１（Ｂ）において、上述したような条件でｎ型を付与する不純物元素をドーピングする前または後に、半導体層４０４上にマスク４３３を形成した状態で加速電圧を７０〜１２０ｋｅＶとしｎ型を付与する不純物元素をドーピングしても良い。上記工程によって、スイッチング用ＴＦＴのＬｏｆｆ領域となる部分４４６のｎ型を付与する不純物元素の濃度を抑えつつ、駆動回路に用いられるＴＦＴのＬｏｖ領域となる部分４４２、４４３のｎ型を付与する不純物元素の濃度を高めることができる。スイッチング用ＴＦＴのＬｏｆｆ領域となる部分４４６のｎ型を付与する不純物元素の濃度を抑えることで、スイッチング用ＴＦＴのオフ電流を提言することが可能である。また駆動回路に用いられるｎチャネル型ＴＦＴのＬｏｖ領域となる部分４４３のｎ型を付与する不純物元素の濃度を高めることで、ホットキャリア効果による、ドレイン近傍の高電界によって発生したホットキャリアが劣化現象を引き起こすのを防ぐことができる。
【０１４９】
そして、マスク４３３を除去した後、図１１（Ｃ）に示すように、ｐチャネル型ＴＦＴを形成する半導体層４０２、４０５に一導電型とは逆の導電型のソース領域４４７、４４８と、ドレイン領域４４９、４５０と、Ｌｏｖ領域４５１、４５２を形成する。第２の形状を有する導電層４１９、４２２を不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する半導体層４０２、４０３はレジストマスク４５３で全面を被覆しておく。ソース領域４４７、４４８及びドレイン領域４４９、４５０と、Ｌｏｖ領域４５１、４５２とにはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度を２×１０20〜２×１０21atoms/cm3となるようにする。
【０１５０】
以上までの工程でそれぞれの半導体層４０２〜４０５に不純物領域（ソース領域、ドレイン領域、Ｌｏｖ領域、Ｌｏｆｆ領域）が形成される。半導体層と重なる第２の導電層４１９〜４２２がゲート電極として機能する。
【０１５１】
こうして導電型の制御を目的として、それぞれの半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。ただし、４１９〜４２２に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【０１５２】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１５３】
次いで、第１の層間絶縁膜４５５は酸化窒化シリコン膜から１００〜２００ｎｍの厚さで形成する。（図１２（Ａ））その上に有機絶縁物材料から成る第２の層間絶縁膜４５８を形成する。
【０１５４】
そして、ゲート絶縁膜４０６、第１の層間絶縁膜４５５、第２の層間絶縁膜４５８にコンタクトホールを形成し、該コンタクトホールを介して、ソース領域４４７、４３９、４３６、４４８と接するようにソース配線４５９〜４６２を形成した。また同様に、ドレイン領域４４９、４３５、４４０、４５０と接するドレイン配線４６３〜４６５を形成する（図１２（Ｂ））。
【０１５５】
なお、ゲート絶縁膜４０６、第１の層間絶縁膜４５５、第２の層間絶縁膜４５８がＳｉＯ2膜またはＳｉＯＮ膜の場合、ＣＦ4とＯ2とを用いたドライエッチングでコンタクトホールを形成するのが好ましい。またゲート絶縁膜４０６、第１の層間絶縁膜４５５、第２の層間絶縁膜４５８が有機樹脂膜の場合、ＣＨＦ3を用いたドライエッチング、またはＢＨＦ（緩衝フッ酸：ＨＦ＋ＮＨ4Ｆ）でコンタクトホールを形成するのが好ましい。またゲート絶縁膜４０６、第１の層間絶縁膜４５５、第２の層間絶縁膜４５８が異なる材料で形成されている場合、膜ごとにエッチングの方法及び用いるエッチャントやエッチングガスの種類を変えることが好ましいが、エッチングの方法及び用いるエッチャントやエッチングガスを全て同じにしてコンタクトホールを形成しても良い。
【０１５６】
次に、有機樹脂からなる第３層間絶縁膜４６７を形成する。有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第３層間絶縁膜４６７は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５μm（さらに好ましくは２〜４μm）とすれば良い。
【０１５７】
次に第３層間絶縁膜４６７に、ドレイン配線４６５に達するコンタクトホールを形成し、画素部上に画素電極となる導電膜４６６を形成する（図１２（Ｃ））。本実施例ではメタルマスクを用いて画素部上に酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、導電膜４６６とした。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した材料を導電膜４６６に用いても良い。また酸化亜鉛（ＺｎＯ）からなる膜でも良いし、酸化スズ（Ｉｎ2Ｏ3）からなる膜でも良い。なお本発明において画素電極となる導電膜４６６は、ＥＬ駆動用ＴＦＴのドレイン領域以外の部分とショートしないようにすることが必要であり、本実施例では第３層間絶縁膜４６７上に形成することで防いでいる。
【０１５８】
図１２（Ｃ）の状態で、本発明の第１の検査方法により各画素が選択され、導電膜４８０を流れる電流の値が測定される。
【０１５９】
測定後、導電膜４６６をパターニングし画素電極４６８を形成する。この画素電極４６８がＥＬ素子の陽極となる。（図１３（Ａ））
【０１６０】
次に、樹脂材料でなる第１バンク４６９及び第２バンク４７０を形成する。第１バンク４６９及び第２バンク４７０は後に形成されるＥＬ層及び陰極を隣り合う画素間で分離するために設けられる。よって第１バンク４６９よりも第２バンク４７０の方が横に張り出している構成にすることが望ましい。なお第１バンク４６９と第２バンク４７０とを合わせた厚さは１〜２μm程度であることが好ましいが、後に形成されるＥＬ層及び陰極を隣り合う画素間で分離することができるならこの厚さに限らない。また第１バンク４６９及び第２バンク４７０は絶縁膜で形成されることが必要であり、例えば酸化物、樹脂等で形成することが可能である。そして第１バンク４６９と第２バンク４７０は互いに同じ材料で形成されていても、異なる材料で形成されていてもどちらでも良い。第１バンク４６９及び第２バンク４７０は画素と画素との間にストライプ状に形成される。第１バンク４６９及び第２バンク４７０はソース配線（ソース信号線）上に沿って形成しても良いし、ゲート配線（ゲート信号線）上に沿って形成しても良い。なお第１バンク４６９及び第２バンク４７０を樹脂に顔料等を混ぜたもので形成しても良い（図１３（Ａ））。
【０１６１】
次に、ＥＬ層４７１及び陰極（ＭｇＡｇ電極）４７２を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層４７１の膜厚は８００〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極４７２の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。なお、本実施例では一画素しか図示されていないが、このとき同時に赤色に発光するＥＬ層、緑色に発光するＥＬ層及び青色に発光するＥＬ層が形成される。なおバンク４７０上にＥＬ層と陰極を形成する材料が一部積層されるが、本明細書ではこれらをＥＬ層４７１と陰極４７２に含めない。
【０１６２】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次ＥＬ層４７１及び陰極４７２を形成する。但し、ＥＬ層４７１は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層４７１及び陰極４７２を形成するのが好ましい。
【０１６３】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
【０１６４】
なお、本実施例ではＥＬ層４７１を発光層のみからなる単層構造とするが、ＥＬ層は発光層の他に正孔輸送層、正孔注入層、電子輸送層、電子注入層等を有していても構わない。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。ＥＬ層４７１としては公知の材料を用いることができる。公知の材料としては、ＥＬ駆動電圧を考慮すると有機材料を用いるのが好ましい。また、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料を用いることが可能である。
【０１６５】
こうして図１３（Ｂ）に示すような構造のＥＬパネルが完成する。なお、第１バンク４６９と第２バンク４７０を形成した後、陰極４７２を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の薄膜形成装置を用いて、大気解放せずに連続的に処理することは有効である。
【０１６６】
本実施例において、スイッチング用ＴＦＴ５０１の半導体層は、ソース領域５０４、ドレイン領域５０５、Ｌｏｆｆ領域５０６、Ｌｏｖ領域５０７、チャネル形成領域５０８を含んでいる。Ｌｏｆｆ領域５０６はゲート絶縁膜４０６を介してゲート電極４２１と重ならないように設けられている。またＬｏｖ領域５０７はゲート絶縁膜４０６を介してゲート電極４２１と重なるように設けられている。このような構造はオフ電流を低減する上で非常に効果的である。
【０１６７】
また、本実施例ではスイッチング用ＴＦＴ５０１はシングルゲート構造としているが、本発明ではスイッチング用ＴＦＴはダブルゲート構造やその他のマルチゲート構造を有していても良い。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流をさらに低減することができるという利点がある。
【０１６８】
また本実施例ではスイッチング用ＴＦＴ５０１はｎチャネル型ＴＦＴであるが、ｐチャネル型ＴＦＴであってもかまわない。
【０１６９】
ＥＬ駆動用ＴＦＴ５０２の半導体層は、ソース領域５１０、ドレイン領域５１１、Ｌｏｖ領域５１２、チャネル形成領域５１３を含んでいる。Ｌｏｖ領域５１２はゲート絶縁膜４０６を介してゲート電極４２２と重なるように設けられている。なお本実施例においてＥＬ駆動用ＴＦＴ５０２はＬｏｆｆ領域を有していないが、Ｌｏｆｆ領域を有する構成にしても良い。
【０１７０】
また本実施例ではＥＬ駆動用ＴＦＴ５０２はｐチャネル型ＴＦＴであるが、ｎチャネル型ＴＦＴであってもかまわない。
【０１７１】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するＴＦＴを、駆動回路部を形成するＣＭＯＳ回路のｎチャネル型ＴＦＴ５０３として用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、サンプリング回路（サンプル及びホールド回路）などが含まれる。デジタル駆動を行う場合には、Ｄ／Ａコンバータなどの信号変換回路も含まれ得る。
【０１７２】
本実施例の場合、ＣＭＯＳ回路のｎチャネル型ＴＦＴ５０３の半導体層は、ソース領域５２１、ドレイン領域５２２、Ｌｏｖ領域５２３及びチャネル形成領域５２４を含んでいる。
【０１７３】
また本実施例の場合、ＣＭＯＳ回路のｐチャネル型ＴＦＴ５０４の半導体層は、ソース領域５３１、ドレイン領域５３２、Ｌｏｖ領域５３３及びチャネル形成領域５３４を含んでいる。
【０１７４】
なお、実際には図１３（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＥＬ素子の信頼性が向上する。
【０１７５】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷できるまでした状態を本明細書中ではＥＬ表示装置（ＥＬディスプレイ）という。
【０１７６】
上述したように本実施例の作製行程では、ゲート電極のチャネル長方向の長さ（以下単にゲート電極の幅と呼ぶ）が異なっているため、ゲート電極をマスクとしてイオン注入を行うことにより、ゲート電極の厚さが異なることによるイオンの侵入深さの違いを利用して、第１のゲート電極の下に位置する半導体層中のイオン濃度を、第１のゲート電極の下に位置しない半導体層中のイオン濃度より低くすることが可能である。
【０１７７】
またマスクを用いてＬｏｆｆ領域を形成するために、エッチングで制御しなくてはならないのはＬｏｖ領域の幅のみであり、Ｌｏｆｆ領域とＬｏｖ領域の位置の制御が容易である。
【０１７８】
本発明の第１の検査方法は、本実施例において示したＥＬディスプレイに限定されることはなく、他のあらゆるＥＬディスプレイに用いることが可能である。
【０１７９】
本発明の第１の検査方法は、画素電極となる導電性を有する導電膜を画素部全体に形成し、該導電膜を流れる電流の値を測定することで検査を行うので、検査終了後、該導電膜をパターニングすることで、画素電極を形成することができる。そのため検査のために工程数を増やす必要がない。
【０１８０】
次に本発明の第２の検査方法を用いた場合について説明する。図１２（Ｃ）の工程までは、第１の検査方法を有する作製方法と同じである。図１２（Ｃ）の工程が終了したら、画素電極となる画素電極用の導電膜４６６を形成し、パターニングすることで画素電極４６８を形成する（図１４）。本実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングすることで画素電極４６８を形成した。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した材料を画素電極４６８に用いても良い。また酸化亜鉛（ＺｎＯ）からなる膜でも良いし、酸化スズ（Ｉｎ2Ｏ3）からなる膜でも良い。この画素電極４６８がＥＬ素子の陽極となる。
【０１８１】
次に画素電極４６８に接するように、前記第３層間絶縁膜４６７上に検査用導電膜４８０を形成する。検査用導電膜４８０は画素部の全ての画素電極４６８を電気的に接続する。なお検査用導電膜４８０は画素部にのみ形成し、ソース信号線駆動回路やゲート信号線駆動回路などを含む駆動部には形成しないことが重要である。本実施例では検査用導電膜４８０として、ポリアセチレンからなる２００μｍの厚さの検査用導電膜４８０を、メタルマスクを用いて形成した。
【０１８２】
なお本発明において検査用導電膜４８０は、画素電極４６８以外の配線やＴＦＴとショートしないようにすることが必要であり、本実施例では第３層間絶縁膜４６７上に形成することで防いでいる。
【０１８３】
図１４の状態で、本発明の検査方法により各画素が選択され、導電膜４６７を流れる電流の値が測定される。
【０１８４】
測定後、検査用導電膜４８０を溶剤で除去する。（図１４）
【０１８５】
次に、樹脂材料でなる第１バンク４６９及び第２バンク４７０を形成する。この後の工程については、第１の検査方法の場合と同じなので、ここでは説明を省略する。
【０１８６】
なお本実施例ではＥＬ層から発せられる光が基板側に向いている例について説明したが、本発明はこれに限定されず、ＥＬ層から発せられる光が基板の上に向いているような構成であっても良い。この場合ＥＬ素子の陰極が画素電極となり、ＥＬ駆動用ＴＦＴはｎチャネル型ＴＦＴであることが望ましい。
【０１８７】
なお本実施例は実施例１、２と自由に組み合わせることが可能である。
【０１８８】
（実施例４）
本実施例では、本発明の検査方法によって良品と判断されたＥＬパネルを用いて、ＥＬディスプレイを作製した例について説明する。なお、図１５（Ａ）は本実施例のＥＬディスプレイの上面図であり、図１５（Ｂ）はその断面図である。
【０１８９】
図１５（Ａ）、（Ｂ）において、４００１は基板、４００２は画素部、４００３はソース信号線駆動回路、４００４はゲート信号線駆動回路であり、それぞれの駆動回路は配線４００５を経てＦＰＣ（フレキシブルプリントサーキット）４００６に至り、外部機器へと接続される。
【０１９０】
このとき、画素部４００２、ソース信号線駆動回路４００３及びゲート信号線駆動回路４００４を囲むようにして第１シール材４１０１、カバー材４１０２、充填材４１０３及び第２シール材４１０４が設けられている。
【０１９１】
図１５（Ｂ）は図１５（Ａ）をＡ−Ａ’で切断した断面図に相当し、基板４００１の上にソース信号線駆動回路４００３に含まれる駆動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示している。）４２０１及び画素部４００２に含まれるＥＬ駆動用ＴＦＴ（ＥＬ素子への電流を制御するＴＦＴ）４２０２が形成されている。
【０１９２】
本実施例では、駆動ＴＦＴ４２０１には公知の方法で作製されたｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴが用いられ、ＥＬ駆動用ＴＦＴ４２０２には公知の方法で作製されたｐチャネル型ＴＦＴが用いられる。また、画素部４００２にはＥＬ駆動用ＴＦＴ４２０２のゲート電極に接続されたコンデンサ（図示せず）が設けられる。
【０１９３】
駆動ＴＦＴ４２０１及び画素ＴＦＴ４２０２の上には樹脂材料でなる層間絶縁膜（平坦化膜）４３０１が形成され、その上に画素ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４３０２が形成される。本実施例では、画素電極４３０２として仕事関数の大きい導電膜が用いられる。導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記導電膜にガリウムを添加したものを用いても良い。
【０１９４】
そして、画素電極４３０２の上には絶縁膜４３０３が形成され、絶縁膜４３０３は画素電極４３０２の上に開口部が形成されている。この開口部において、画素電極４３０２の上にはＥＬ（エレクトロルミネッセンス）層４３０４が形成される。ＥＬ層４３０４は公知の有機ＥＬ材料または無機ＥＬ材料を用いることができる。また、有機ＥＬ材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０１９５】
ＥＬ層４３０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０１９６】
ＥＬ層４３０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４３０５が形成される。また、陰極４３０５とＥＬ層４３０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で両者を連続成膜するか、ＥＬ層４３０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４３０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１９７】
そして陰極４３０５は４３０６で示される領域において配線４００５に電気的に接続される。配線４００５は陰極４３０５に所定の電圧を与えるための配線であり、異方導電性フィルム４３０７を介してＦＰＣ４００６に電気的に接続される。
【０１９８】
以上のようにして、画素電極（陽極）４３０２、ＥＬ層４３０４及び陰極４３０５からなるＥＬ素子が形成される。このＥＬ素子は、第１シール材４１０１及び第１シール材４１０１によって基板４００１に貼り合わされたカバー材４１０２で囲まれ、充填材４１０３により封入されている。
【０１９９】
カバー材４１０２としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０２００】
但し、ＥＬ素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【０２０１】
また、充填材４１０３としては紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材４１０３の内部に吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質を設けておくとＥＬ素子の劣化を抑制できる。
【０２０２】
また、充填材４１０３の中にスペーサを含有させてもよい。このとき、スペーサを酸化バリウムで形成すればスペーサ自体に吸湿性をもたせることが可能である。また、スペーサを設けた場合、スペーサからの圧力を緩和するバッファ層として陰極４３０５上に樹脂膜を設けることも有効である。
【０２０３】
また、配線４００５は異方導電性フィルム４３０７を介してＦＰＣ４００６に電気的に接続される。配線４００５は画素部４００２、ソース信号線駆動回路４００３及びゲート信号線駆動回路４００４に送られる信号をＦＰＣ４００６に伝え、ＦＰＣ４００６により外部機器と電気的に接続される。
【０２０４】
また、本実施例では第１シール材４１０１の露呈部及びＦＰＣ４００６の一部を覆うように第２シール材４１０４を設け、ＥＬ素子を徹底的に外気から遮断する構造となっている。こうして図１５（Ｂ）の断面構造を有するＥＬディスプレイとなる。
【０２０５】
（実施例５）
本実施例では、本発明を実施したＥＬディスプレイの画素構造の例を図１６に示す。なお、本実施例において、４７０１はスイッチング用ＴＦＴ４７０２のソース配線を含むソース信号線、４７０３はスイッチング用ＴＦＴ４７０２のゲート電極を含むゲート信号線、４７０４はＥＬ駆動用ＴＦＴ、４７０５はコンデンサ（省略することも可能）、４７１０は電源供給線、４７０７は電源制御用ＴＦＴ、４７０９は電源制御用ゲート配線、４７０８はＥＬ素子とする。電源制御用ＴＦＴ４７０７の動作については特願平１１−３４１２７２号を参照すると良い。
【０２０６】
また、本実施例では電源制御用ＴＦＴ４７０７をＥＬ駆動用ＴＦＴ４７０４とＥＬ素子４７０８との間に設けているが、電源制御用ＴＦＴ４７０７とＥＬ素子４７０８との間にＥＬ駆動用ＴＦＴ４７０４が設けられた構造としても良い。また、電源制御用ＴＦＴ４７０７はＥＬ駆動用ＴＦＴ４７０４と同一構造とするか、同一の活性層で直列させて形成するのが好ましい。
【０２０７】
また、図１６（Ａ）は、二つの画素間で電源供給線４７０６を共通とした場合の例である。即ち、二つの画素が電源供給線４７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０２０８】
また、図１６（Ｂ）は、ゲート配線４７０３と平行に電源供給線４７１０を設け、ソース信号線４７０１と平行に電源制御用ゲート配線４７１１を設けた場合の例である。なお、図１６（Ｂ）では電源供給線４７１０とゲート配線４７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線４７１０とゲート配線４７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０２０９】
本発明の検査方法は、図１６に示した以外の、様々な構成の画素を有する、あらゆるＥＬディスプレイに適用することが可能である。
【０２１０】
本実施例は実施例２〜４と自由に組み合わせて実施することが可能である。
【０２１１】
（実施例６）
本実施例では、本発明の表示パネルにＦＰＣやＴＡＢ等のコネクターを接続し、実際に製品として出荷することができる形体にした場合について、図１７及び図１８を用いて説明する。
【０２１２】
１８０１は本発明の検査方法をパスした画素部であり、複数の画素が設けられている。画素部１８０１と、画素部１８０１が有する配線を外部へ接続するコネクターとを有するモジュールを本明細書では表示パネル１８０６と呼ぶ。
【０２１３】
１８０２はソース信号線駆動回路、１８０３はゲート信号線駆動回路である。ゲート信号線駆動回路１８０３から出力された選択信号によって、ソース信号線駆動回路１８０２から出力されたビデオ信号が画素部１８０１の指定された画素に入力される。ビデオ信号はデジタルでもアナログでもどちらでも良い。またソース信号線駆動回路１８０２とゲート信号線駆動回路１８０３はいくつ設けられていても良い。
【０２１４】
ソース信号線駆動回路１８０２及びゲート信号線駆動回路１８０３からなる駆動回路と、画素部１８０１と、画素部１８０１が有する配線及び駆動回路が有する配線を外部へ接続するコネクターとを有するモジュールを、本明細書では駆動回路付表示パネル１８０７と呼ぶ。駆動回路付表示パネル１８０７は表示パネル１８０６に駆動回路を付けたものである。
【０２１５】
駆動回路付表示パネル１８０７は、駆動回路と画素部１８０１とが別の基板上に設けられＦＰＣやＴＡＢ等のコネクターにより接続されている場合と、駆動回路と画素部１８０１とが同じ基板上に設けられている場合とがある。本明細書では、前者を駆動回路外付型駆動回路付表示パネルと呼び、後者を駆動回路一体形成型駆動回路付表示パネルと呼ぶ。
【０２１６】
図１７（Ａ）は駆動回路外付き型駆動回路付表示パネルの上面図である。基板１８１０上に画素部１８０１が設けられており、画素部１８０１が有する配線はＦＰＣ１８１１を介して、外付用基板１８１３上に設けられたソース信号線駆動回路１８０２とゲート信号線駆動回路１８０３とに接続されている。そして外部接続用ＦＰＣ１８１２により、ソース信号線駆動回路１８０２及びゲート信号線駆動回路１８０３と、画素部１８０１とが有する配線が外部へ接続されている。
【０２１７】
図１７（Ｂ）に駆動回路一体形成型駆動回路付表示パネルの上面図を示す。基板１８１０上に画素部１８０１、ソース信号線駆動回路１８０２及びゲート信号線駆動回路１８０３が設けられている。画素部１８０１、ソース信号線駆動回路１８０２及びゲート信号線駆動回路１８０３が有する配線は外部接続用ＦＰＣ１８１２を介して、外部へ接続されている。
【０２１８】
図１８において、１８０４はコントローラーであり、駆動回路を駆動し、画素部に１８０１に画像を表示させるための機能を有している。例えば、外部から入力された画像情報を有する信号をソース信号線駆動回路１８０２に入力したり、駆動回路が駆動するための信号（例えばクロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ））を生成したり、駆動回路や画素部１８０１に電位を供給するための電源としての機能を有している。
【０２１９】
駆動回路と、画素部１８０１と、コントローラー１８０４と、画素部１８０１、駆動回路、及びコントローラーがそれぞれ有する配線を外部へ接続するコネクターとを有するモジュールを、本明細書ではコントローラー及び駆動回路付表示パネル１８０８と呼ぶ。コントローラー及び駆動回路付表示パネル１８０８は、表示パネル１８０６に駆動回路及びコントローラーを付けたものである。
【０２２０】
１８０５はマイコンであり、コントローラーの駆動を制御している。マイコン１８０５と、駆動回路と、画素部１８０１と、コントローラー１８０４と、画素部１８０１、駆動回路、及びコントローラーがそれぞれ有する配線を外部へ接続するコネクターとを有するモジュールを、本明細書ではマイコン及びコントローラー及び駆動回路付表示パネル１８０９と呼ぶ。マイコン及びコントローラー及び駆動回路付表示パネル１８０９は、表示パネル１８０６に駆動回路及びコントローラーを付けたものである。
【０２２１】
なお実際には、表示パネル１８０６、駆動回路付表示パネル１８０７、コントローラー及び駆動回路付表示パネル１８０８またはマイコン及びコントローラー及び駆動回路付表示パネル１８０９の形体で製品として出荷される。本明細書において、表示パネル１８０６、駆動回路付表示パネル１８０７、コントローラー及び駆動回路付表示パネル１８０８及びマイコン及びコントローラー及び駆動回路付表示パネル１８０９を全て表示用モジュールと呼ぶ。
【０２２２】
（実施例７）
本実施例では、実施例３及び実施例４で示した構成とは異なるＥＬ素子を有する画素部の詳しい構成について説明する。
【０２２３】
図１９（Ａ）はＥＬ素子１９０７の断面図であり、樹脂に顔料を加えて層間絶縁膜に遮光膜としての機能を加えた遮光膜１９０１である。遮光膜１９０１上に陽極１９０２が設けられており、陽極１９０２上にＥＬ層１９０３が設けられている。
【０２２４】
ＥＬ層１９０３上にクラスタ１９０６が設けられており、クラスタ１９０６を覆ってＥＬ層１９０３上に透明電極１９０４が形成されている。透明電極１９０４上にＥＬ層に酸素または水分が入り込むのを防ぐ効果がある保護膜１９０５を形成した。
【０２２５】
クラスタ１９０６は周期表の１族もしくは２族に属する元素の集合体であり、ＥＬ層１９０３上に点状もしくは塊状に設けられている。図１９（Ａ）の構造では、クラスタ１９０６の仕事関数が電子の注入障壁を決め、クラスタ１９０６を介してＥＬ層１９０３に電子が注入される。
【０２２６】
クラスタ１９０６はＥＬ層１９０３上に点在して設けられているため、クラスタ１９０６の隙間からＥＬ１９０３から発せられる光を透過することができる。
【０２２７】
クラスタ１９０６は、その直径もしくは長径が１０〜１００ｎｍ、高さ５〜１０ｎｍとすることが好ましく、この程度の大きさならばクラスタ１９０６自体も半透明である。このようなクラスタ１９０６は、５〜１０ｎｍといった薄い膜厚を目標として、蒸着法により成膜することで形成することができる。
【０２２８】
図１９（Ｂ）は、図１９（Ａ）におけるクラスタ１９０６を、ＥＬ層１９０３上ではなく、陽極１９０２上に形成した例である。
【０２２９】
図１９（Ｂ）において、樹脂に顔料を加えて層間絶縁膜に遮光膜としての機能を加えた遮光膜１９０１上に透明電極１９０４が設けられており、透明電極１９０４上にＥＬ層１９０３が設けられている。
【０２３０】
透明電極１９０４上にクラスタ１９０６が設けられており、クラスタ１９０６を覆って透明電極１９０４上にＥＬ層１９０３が形成されている。
【０２３１】
ＥＬ層１９０３上に陽極１９０２が形成されている。陽極１９０２は図１９（Ｂ）では透明な材料を用いる。陽極１９０２上にＥＬ層に酸素または水分が入り込むのを防ぐ効果がある保護膜１９０５を形成した。
【０２３２】
クラスタ１９０６は周期表の１族もしくは２族に属する元素の集合体であり、ＥＬ層１９０３上に点状もしくは塊状に設けられている。クラスタ１９０６は図１９（Ａ）に示したものと同じ材料を用いることが可能である。図１９（Ｂ）の構造では、クラスタ１９０６の仕事関数が電子の注入障壁を決め、クラスタ１９０６を介してＥＬ層１９０３へ電子が注入される。
【０２３３】
（実施例８）
本発明の検査方法を適用したＥＬディスプレイは、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電子機器の表示部として用いることが出来る。例えば、ＴＶ放送等を大画面で鑑賞するには対角３０インチ以上（典型的には４０インチ以上）のディスプレイの表示部において本発明の検査方法を適用したＥＬディスプレイを用いると良い。
【０２３４】
なお、ＥＬディスプレイには、パソコン用表示装置、ＴＶ放送受信用表示装置、広告表示用表示装置等の全ての情報表示用表示装置が含まれる。また、その他にも様々な電子機器の表示部に本発明の検査方法を用いることが出来る。
【０２３５】
その様な本発明の電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型表示装置（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディをディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、ＥＬディスプレイを用いることが望ましい。それら電子機器の具体例を図２０および図２１に示す。
【０２３６】
図２０（Ａ）はＥＬディスプレイであり、筐体３３０１、支持台３３０２、表示部３３０３等を含む。本発明の検査方法を適用したＥＬディスプレイは表示部３３０３に用いることが出来る。ＥＬディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることが出来る。
【０２３７】
図２０（Ｂ）はビデオカメラであり、本体３３１１、表示部３３１２、音声入力部３３１３、操作スイッチ３３１４、バッテリー３３１５、受像部３３１６等を含む。本発明の検査方法を適用したＥＬディスプレイは表示部３３１２にて用いることが出来る。
【０２３８】
図２０（Ｃ）はヘッドマウントＥＬディスプレイの一部（右片側）であり、本体３３２１、信号ケーブル３３２２、頭部固定バンド３３２３、表示部３３２４、光学系３３２５、表示装置３３２６等を含む。本発明の検査方法を適用したＥＬディスプレイは表示装置３３２６にて用いることが出来る。
【０２３９】
図２０（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体３３３１、記録媒体（ＤＶＤ等）３３３２、操作スイッチ３３３３、表示部（ａ）３３３４、表示部（ｂ）３３３５等を含む。表示部（ａ）３３３４は主として画像情報を表示し、表示部（ｂ）３３３５は主として文字情報を表示するが、本発明の検査方法を適用したＥＬディスプレイはこれら表示部（ａ）３３３４、表示部（ｂ）３３３５にて用いることが出来る。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０２４０】
図２０（Ｅ）はゴーグル型表示装置（ヘッドマウントディスプレイ）であり、本体３３４１、表示部３３４２、アーム部３３４３を含む。本発明の検査方法を適用したＥＬディスプレイは表示部３３４２にて用いることが出来る。
【０２４１】
図２０（Ｆ）はパーソナルコンピュータであり、本体３３５１、筐体３３５２、表示部３３５３、キーボード３３５４等を含む。本発明の検査方法を適用したＥＬディスプレイは表示部３３５３にて用いることが出来る。
【０２４２】
なお、将来的にＥＬ材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型あるいはリア型のプロジェクターに用いることも可能となる。
【０２４３】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。ＥＬ材料の応答速度は非常に高いため、ＥＬディスプレイは動画表示に好ましい。
【０２４４】
また、ＥＬディスプレイは発光している部分が電力を消費するため、省消費電力化のためには発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部にＥＬディスプレイを用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０２４５】
図２１（Ａ）は携帯電話であり、本体３４０１、音声出力部３４０２、音声入力部３４０３、表示部３４０４、操作スイッチ３４０５、アンテナ３４０６を含む。本発明の検査方法を適用したＥＬディスプレイは表示部３４０４にて用いることが出来る。なお、表示部３４０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることが出来る。
【０２４６】
図２１（Ｂ）は音響再生装置、具体的にはカーオーディオであり、本体３４１１、表示部３４１２、操作スイッチ３４１３、３４１４を含む。本発明の検査方法を適用したＥＬディスプレイは表示部３４１２にて用いることが出来る。また、本実施例では車載用オーディを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部３４１４は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
【０２４７】
図２１（Ｃ）はデジタルカメラであり、本体３５０１、表示部（Ａ）３５０２、接眼部３５０３、操作スイッチ３５０４、表示部（Ｂ）３５０５、バッテリー３５０６を含む。本発明の検査方法を適用したＥＬディスプレイは、表示部（Ａ）３５０２、表示部（Ｂ）３５０５にて用いることが出来る。また、表示部（Ｂ）３５０５を、主に操作用パネルとして用いる場合、黒色の背景に白色の文字を表示することで消費電力を抑えることが出来る。
【０２４８】
また、本実施例にて示した携帯型電子機器においては、消費電力を低減するための方法としては、外部の明るさを感知するセンサ部を設け、暗い場所で使用する際には、表示部の輝度を落とすなどの機能を付加するなどといった方法が挙げられる。
【０２４９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜実施例７に示したいずれの構成を適用しても良い。
【０２５０】
【発明の効果】
本発明の検査方法によって、ＥＬパネルをＥＬディスプレイとして完成させなくても、ＥＬパネルが良品か不良品かの区別をつけることが可能になる。よって、実際には製品にならない不良品のＥＬパネルをＥＬディスプレイとして完成させる必要がなくなる。そのためＥＬ素子を形成する工程と、パッケージングする工程と、コネクターを取り付ける工程とを省くことができ、時間とコストを抑えることができる。また多面取りの基板を用いてＥＬパネルを形成する場合でも、パッケージングする工程と、コネクターを取り付ける工程とを省くことができ、同様に時間とコストを抑えることができる。
【０２５１】
また第１の検査方法では、検査終了後、該導電膜をパターニングすることで画素電極を形成することができる。よって検査のために工程数を増やす必要がない。
【０２５２】
なお本発明の検査方法は、様々な構成を有する画素を含む、あらゆるＥＬディスプレイの良品と不良品の区別をつけることが可能である。
【図面の簡単な説明】
【図１】  本発明の検査方法を適用するＥＬパネルの上面図。
【図２】  本発明の検査方法を適用するＥＬパネルの上面図。
【図３】  本発明の検査方法を適用するＥＬパネルの画素部の回路図。
【図４】  画素部の配置パターンと測定値の判断基準を示すグラフ。
【図５】  本発明の検査方法を適用した後のＥＬパネルの画素部の回路図。
【図６】  本発明の検査方法を適用するＥＬパネルの画素部の回路図。
【図７】  画素部の配置パターン。
【図８】  本発明の検査方法を適用した後のＥＬパネルの画素部の回路図。
【図９】  本発明の検査方法を適用した後のＥＬパネルの画素の拡大図と回路図。
【図１０】  本発明の検査方法を適用するＥＬパネルの作製方法を示す図。
【図１１】  本発明の検査方法を適用するＥＬパネルの作製方法を示す図。
【図１２】  本発明の検査方法を適用するＥＬパネルの作製方法を示す図。
【図１３】  本発明の検査方法を適用するＥＬパネルの作製方法を示す図。
【図１４】  本発明の検査方法を適用するＥＬパネルの作製方法を示す図。
【図１５】  本発明の検査方法を適用したＥＬパネルを用いたＥＬディスプレイの上面図と断面図。
【図１６】  本発明の検査方法を適用したＥＬパネルの画素の回路図。
【図１７】  本発明の検査方法を適用した駆動回路付表示パネルの上面図。
【図１８】  本発明の検査方法を適用した表示用モジュールを示す図。
【図１９】  ＥＬ素子の断面図。
【図２０】  本発明の検査方法を適用したＥＬディスプレイを用いた電子機器。
【図２１】  本発明の検査方法を適用したＥＬディスプレイを用いた電子機器。
【図１】
0004849739.tif 000002
【図２】
0004849739.tif 000003
【図３】
0004849739.tif 000004
【図４】
0004849739.tif 000005
【図５】
0004849739.tif 000006
【図６】
0004849739.tif 000007
【図７】
0004849739.tif 000008
【図８】
0004849739.tif 000009
【図９】
0004849739.tif 000010
【図１０】
0004849739.tif 000011
【図１１】
0004849739.tif 000012
【図１２】
0004849739.tif 000013
【図１３】
0004849739.tif 000014
【図１４】
0004849739.tif 000015
【図１５】
0004849739.tif 000016
【図１６】
0004849739.tif 000017
【図１７】
0004849739.tif 000018
【図１８】
0004849739.tif 000019
【図１９】
0004849739.tif 000020
【図２０】
0004849739.tif 000021
【図２１】
0004849739.tif 000022