(57)【特許請求の範囲】
【請求項１】
一対の電極を有すると共にこの一対の電極間に異なる極性の電圧を印加することにより抵抗値が可逆的に変化する可変抵抗素子を含んで構成された記憶装置に適用される駆動方法であって、
前記可変抵抗素子の抵抗値が高い高抵抗状態から可変抵抗素子の抵抗値が低い低抵抗状態へと変化させる際に、前記一対の電極間に、互いに異なる形状の複数回のパルス状電圧を印加する
ことを特徴とする記憶装置の駆動方法。
【請求項２】
前記高抵抗状態から前記低抵抗状態へと変化させる際に、前記一対の電極間に、互いに異なる形状の２回のパルス状電圧を印加する
ことを特徴とする請求項１に記載の記憶装置の駆動方法。
【請求項３】
前記２回のパルス状電圧のうち、２回目のパルス状電圧の電圧値のほうが１回目のパルス状電圧の電圧値よりも低くなるように設定する
ことを特徴とする請求項２に記載の記憶装置の駆動方法。
【請求項４】
前記高抵抗状態から前記低抵抗状態へと変化する際に前記一対の電極間に形成される導電経路の温度が所定の閾値以下まで低下したとき以降に、前記２回目のパルス状電圧がオフとなるように設定する
ことを特徴とする請求項３に記載の記憶装置の駆動方法。
【請求項５】
前記２回のパルス状電圧のうち、２回目のパルス状電圧の電圧値のほうが１回目のパルス状電圧の電圧値よりも高くなるように設定する
ことを特徴とする請求項２に記載の記憶装置の駆動方法。
【請求項６】
前記２回目のパルス状電圧のパルス幅のほうが前記１回目のパルス状電圧のパルス幅よりも大きくなるように設定する
ことを特徴とする請求項５に記載の記憶装置の駆動方法。
【請求項７】
前記可変抵抗素子は、前記一対の電極間に、
絶縁体により構成された記憶層と、
イオン化が容易な金属元素を含む金属含有層と
を有する
ことを特徴とする請求項１に記載の記憶装置の駆動方法。
【請求項８】
前記金属元素が、銅（Ｃｕ），銀（Ａｇ），亜鉛（Ｚｎ）のうちの少なくとも１種の元素である
ことを特徴とする請求項７に記載の記憶装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性の可変抵抗素子によりメモリセルを構成した記憶装置において、可変抵抗素子を高抵抗状態から低抵抗状態に変化させる動作（書込み動作）を行う際の記憶装置の駆動方法に関する。
【背景技術】
【０００２】
従来の記憶装置、特にフラッシュメモリを用いた記憶装置は、記憶データを保持するための電力が不要であることから、近年、盛んに用いられるようになっている。特に、携帯電話装置を含む携帯用の端末装置には、メモリとしてフラッシュメモリが多く用いられている。ところが、このようなフラッシュメモリを用いた記憶装置においては、データの書込み速度が遅いという問題がある（例えば、非特許文献１参照）。
【０００３】
そこで本出願人は、既に、上述したフラッシュメモリよりも優れた特性を持ちうる、不揮発性の可変抵抗素子を用いた記憶装置を提案している（例えば、特許文献１）。この可変抵抗素子は、一対の電極間に導体膜と絶縁体膜とを有する積層構造となっている。そして、導体膜から絶縁体膜へ向けて電流が流れるように一対の電極間に電圧を印加すると、可変抵抗素子が低抵抗状態に変化してデータが書き込まれる一方、逆に絶縁体膜から導体膜へ向けて電流が流れるように一対の電極間に電圧を印加すると、可変抵抗素子が高抵抗状態に変化してデータが消去されるようになっている。
【０００４】
このような構成の可変抵抗素子は、上述したフラッシュメモリ等と比較して単純な構造でメモリセルを構成することができるため、素子のサイズ依存性がなく、大きい信号を得ることができるため、スケーリングに強いという特長を有する。また、抵抗変化によるデータ書込み速度を例えば５ナノ秒程度と速くすることができ、さらに低電圧（例えば１Ｖ程度）かつ低電流（例えば２０μＡ程度）で動作させることができるという利点を有する。
【０００５】
【非特許文献１】日経エレクトロニクス，２００２．１１．１８号，ｐ．１３０
【特許文献１】特開２００５−１９７６３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、この可変抵抗素子では、絶縁体膜や導体膜の構成や製法によっては、書込み後の低抵抗状態において、抵抗値のばらつきが大きい場合がある。そしてこのように抵抗値のばらつきが大きいと、書き込んだデータを安定して保持するのが困難となってしまう。
【０００７】
また、書込みエラー等が生じないように十分に書込みを行うためには、可変抵抗素子への印加電圧を大きくしたり流れる電流を大きくしたり、電圧の印加時間を長くしたりする必要がある。ところが、可変抵抗素子に必要以上に高電圧を印加したり大電流を流し過ぎたりすると、絶縁体膜が絶縁破壊を起こし、可変抵抗素子自体が破壊されてしまう場合もありうる。
【０００８】
このように従来の記憶装置では、データの書込みや保持を安定して行うのが困難であることから信頼性を高めるのが困難であり、改善の余地があった。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、可変抵抗素子を含んで構成された記憶装置において、データの書き込みに伴う信頼性を向上させることが可能な記憶装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の記憶装置の駆動方法は、一対の電極を有すると共にこの一対の電極間に異なる極性の電圧を印加することにより抵抗値が可逆的に変化する可変抵抗素子を含んで構成された記憶装置に適用されるものであって、可変抵抗素子の抵抗値が高い高抵抗状態から可変抵抗素子の抵抗値が低い低抵抗状態へと変化させる際に、一対の電極間に互いに異なる形状の複数回のパルス状電圧を印加するようにしたものである。ここで、「パルス状電圧」とは、文字通りのパルス状波形の電圧には限られず、例えばランプ状波形の電圧をも含むものである。
【００１１】
本発明の記憶装置の駆動方法では、可変抵抗素子の一対の電極間に電圧が印加されると、これら一対の電極間に導電経路が形成されて電流が流れることにより可変抵抗素子が高抵抗状態から低抵抗状態へと変化し、データが書き込まれる。ここで、このようなデータの書き込み動作の際（高抵抗状態から低抵抗状態へと変化する際）に、一対の電極間に互いに異なる形状の複数回のパルス状電圧を印加されるため、可変抵抗素子の自己発熱による導電経路の拡散消失が回避されうる。また、十分な書込み動作を行おうとして可変抵抗素子を破壊してしまうのも回避されうる。
【００１２】
本発明の記憶装置の駆動方法では、高抵抗状態から低抵抗状態へと変化させる際に、一対の電極間に互いに異なる形状の２回のパルス状電圧を印加するようにしてもよい。この場合において、上記２回のパルス状電圧のうち、２回目のパルス状電圧の電圧値のほうが１回目のパルス状電圧の電圧値よりも低くなるように設定してもよい。このように構成した場合、１回目のパルス状電圧によってデータの書き込み動作がなされたのち、より低い電圧値よりなる２回目のパルス状電圧によって可変抵抗素子の自己発熱が抑えられつつ、一対の電極間の無バイアス状態による導電経路の拡散消失が回避されうる。したがって、書込み動作後の低抵抗状態における可変抵抗素子の抵抗値が安定化し、書き込まれたデータが安定して保持される。
【００１３】
また、上記のように互いに異なる形状の２回のパルス状電圧を印加する場合において、これら２回のパルス状電圧のうち、２回目のパルス状電圧の電圧値のほうが１回目のパルス状電圧の電圧値よりも高くなるように設定してもよい。このように構成した場合、より低い電圧値よりなる１回目のパルス状電圧によって可変抵抗素子がソフトブレイクダウン状態となったのち、より高い電圧値よりなる２回目のパルス状電圧によって十分な量の導電経路が形成されることにより、十分な書込み動作がなされる。したがって、可変抵抗素子の破壊や劣化が回避されつつ書込み動作の際のエラー（書き込みエラー）発生が抑えられ、安定した書込み動作が可能となる。
【発明の効果】
【００１４】
本発明の記憶装置の駆動方法によれば、データの書き込み動作の際（高抵抗状態から低抵抗状態へと変化する際）に、一対の電極間に互いに異なる形状の複数回のパルス状電圧を印加するようにしたので、可変抵抗素子の自己発熱による導電経路の拡散消失や、十分な書込み動作を行おうとして可変抵抗素子を破壊してしまうのが回避されうる。よって、データの書き込みや保持の動作を安定化させることができ、データの書き込み動作に伴う信頼性を向上させることが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１６】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る記憶装置の駆動方法が適用される記憶装置におけるメモリセル１の回路構成例を表すものである。このメモリセル１は、可変抵抗素子２と、選択トランジスタＴｒと、ゲート電圧電源３１と、スイッチＳＷと、書込み電圧電源３２と、消去電圧電源（図示せず）とを含んで構成されている。なお、このような構成の複数のメモリセル１が例えばマトリクス状に配置されることにより、記憶装置（メモリ）が構成されるようになっている。
【００１７】
可変抵抗素子２は、後述する一対の電極を有すると共に、この一対の電極間に異なる極性の電圧（後述する書込み電圧および消去電圧）を印加することにより抵抗値が可逆的に変化するように構成されたものである。なお、この可変抵抗素子２の詳細構成については後述する。
【００１８】
選択トランジスタＴｒは、ゲートが選択ワード線ＷＬに接続され、ソースがコモン電圧端子Ｖcommonに接続され、ドレインが可変抵抗素子２の一端（後述する電極２４側）に接続されている。また、選択ワード線ＷＬの一端は、ゲート電圧電源３１に接続されている。このような構成により選択トランジスタＴｒは、データの書込み時または消去時にゲート電圧電源３１からゲート電圧が供給され、オン状態となるようになっている。
【００１９】
スイッチＳＷは、可変抵抗素子２の他端（後述する電極２１側）と書込み電圧電源３２との間を接続するビット線ＢＬに挿入配置されている。また、スイッチＳＷには、書込み信号発生部４により、書込み信号Ｓ１が供給されるようになっている。このような構成により、書込み信号Ｓ１に従ってスイッチＳＷがオン状態となると、書込み電圧電源３２から書込み電圧が可変抵抗素子２へ供給され、これにより可変抵抗素子２の一対の電極間に書込み電圧が印加されると共に、後述する書込み電流Ｉｗが一対の電極間を流れるようになっている。
【００２０】
次に、図２を参照して、可変抵抗素子２の詳細構成について説明する。図２は、可変抵抗素子２の断面構成例を表したものである。
【００２１】
この可変抵抗素子２は、一対の電極２１，２４間に、電極２１の側から導電体膜２２および絶縁体膜２３がこの順に積層された積層構造となっている。
【００２２】
電極２１，２４は、ビット線ＢＬを介して、互いに異なる極性の書込み電圧および消去電圧が印加される電極であり、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）またはタングステン（Ｗ）などの材料により構成される。
【００２３】
導体膜２２は、イオン化が容易な金属元素を含んで構成されており、本発明における「金属含有層」の一具体例に対応する。このような金属元素としては、例えば、銅（Ｃｕ），銀（Ａｇ），亜鉛（Ｚｎ）のうちの少なくとも１種の元素が挙げられる。このような構成により導体膜２２は、電極２１，２４間に書込み電圧が印加されたとき、金属元素がイオン化して陰極側（電極２４側）に引き寄せられる性質を有する。なお、イオン化が容易な元素であれば、上述したＣｕ，Ａｇ，Ｚｎ以外の金属元素を用いてもよい。また、導体膜２２の一例としては、ＣｕＴｅ（テルル）膜を膜厚２０ｎｍ程度で形成したものが挙げられる。
【００２４】
絶縁体膜２３は、書き込まれたデータを記憶・保持する記憶層として機能しており、例えば、アモルファス状のガドリニウム酸化物（Ｇｄ２Ｏ３）や、シリコン酸化物（ＳｉＯ２）などの絶縁材料により構成される。なお、このような絶縁体層２３の一例としては、アモルファス状のＧｄ２Ｏ３膜を膜厚５ｎｍ程度で形成したものが挙げられる。
【００２５】
次に、図１，図２に加えて図３〜図７を参照して、本実施の形態の記憶装置の駆動方法（特にデータの書込み方法）について、詳細に説明する。
【００２６】
まず、図１〜図３を参照して、記憶装置の駆動方法の基本動作（データの書き込み方法および消去方法の基本動作）について説明する。
【００２７】
まず、データの書き込みの際には、図３（Ａ）に示したように、書込み電圧電源３２からスイッチＳＷおよびビット線ＢＬを介して電極２１，２４間に、絶縁体膜２３側の電極２４が低電位となるように書込み電圧が印加されることにより、図中の矢印Ｐ１で示したように、導体膜２２中の金属元素のイオンが電極２４側に引き寄せられ、絶縁体膜２３内へ入っていく。そしてこのイオンが電極２４にまで到達すると、図示しない導電経路（導電パス）が電極２１，２４間に形成されて電極２１，２４間が電気的に導通するようになり、図中に示したように電極２１から電極２４へ向けて書込み電流Ｉｗが流れることにより、可変抵抗素子２の抵抗値が下がる（高抵抗状態から低抵抗状態へと変化する）。このようにして、可変抵抗素子２へのデータ（情報）の書込みが行われる。
【００２８】
一方、書き込まれたデータの消去の際には、図３（Ｂ）に示したように、図示しない消去電圧電源からビット線ＢＬを介して電極２１，２４間に、導体膜２２側の電極２１が低電位になるように消去電圧が印加されることにより、図中の矢印Ｐ２で示したように、絶縁体膜２３中の金属元素がイオン化して電極２１側に引き寄せられて絶縁体膜２３から抜けていくため、電極２１，２４間に形成されていた導電経路が小さくなり、図中に示したように電極２４から電極２１へ向けて消去電流Ｉｅが流れることにより、電極２１，２４間の絶縁性が増し、可変抵抗素子２の抵抗値が上がる（低抵抗状態から高抵抗状態へと変化する）。このようにして、可変抵抗素子２に対してデータ（情報）の消去が行われる。
【００２９】
なお、上述したように、極性の異なる電圧を電極２１，２４間に印加することを繰り返すことにより、可変抵抗素子２の抵抗値を、高抵抗状態と低抵抗状態との間で可逆的に変化させることができる。また、絶縁体膜２３中の金属元素のイオンの量に応じて絶縁体膜２３の抵抗値が変化するようになっているため、前述したように、この絶縁体膜２３が記憶層として機能するようになっている。
【００３０】
次に、図１，図２，図４〜図７を参照して、本発明の特徴的部分に対応する記憶装置の駆動方法（データの書き込み方法）について、比較例と比較しつつ詳細に説明する。ここで、図４および図５は、比較例に係る従来のデータの書き込み方法について表したものであり、図４はデータの書き込み動作の際のタイミング波形（図４（Ａ）は書込み電流Ｉｗを、図４（Ｂ）は図示しない導電経路の温度Ｔｐを、図４（Ｃ）は可変抵抗素子２の抵抗値Ｒｖを、それぞれ表している。）を、図５はデータの書き換え回数（データの書込みおよび消去を繰り返した回数）と可変抵抗素子２の抵抗値（書込み後の抵抗値Ｒｗおよび消去後の抵抗値Ｒｅ）との関係の一例を表している。また、図６および図７は、本実施の形態に係るデータの書き込み方法の一例（実施例に係るデータの書き込み方法）について表したものであり、図６はデータの書き込み動作の際のタイミング波形（図６（Ａ）は書込み電流Ｉｗを、図６（Ｂ）は図示しない導電経路の温度Ｔｐを、図６（Ｃ）は可変抵抗素子２の抵抗値Ｒｖを、それぞれ表している。）を、図７はデータの書き換え回数（データの書込みおよび消去を繰り返した回数）と可変抵抗素子２の抵抗値（書込み後の抵抗値Ｒｗおよび消去後の抵抗値Ｒｅ）との関係の一例を表している。
【００３１】
なお、図４および図５に示した比較例では、書込みパルス（パルス状電流またはパルス状電圧）として、１００ｎｓ（ナノ秒）のパルス幅を有する２００μＡの電流および３Ｖの電圧を用いると共に、消去パルス（パルス状電流またはパルス状電圧）として、１００ｎｓのパルス幅を有する２Ｖの電圧を用いている。
【００３２】
まず、比較例に係るデータ書込み方法では、例えば図４に示したように、タイミングｔ１０１からタイミングｔ１０２の期間に、電極２１，２４間にパルス状の書込み電圧が印加されてパルス状の書込み電流Ｉｗ（図４（Ａ））が流れることにより、電極２１，２４間に導電経路が形成されて可変抵抗素子２の抵抗値Ｒｖ（図４（Ｃ））が抵抗値ＲＨ（消去後の抵抗値Ｒｅ）から抵抗値ＲＬ（書込み後の抵抗値Ｒｗ）まで低下すると共に、この書込み電流Ｉｗによってジュール熱が導電経路に発生し、導電経路の温度Ｔｐが上昇する（図４（Ｂ））。ここで、タイミングｔ１０２において書込みパルス（パルス状の書込み電圧およびパルス状の書込み電流）の印加が終了したのちも、導電経路の温度Ｔｐは直ぐには低下しない（図中の符号Ｐ３で示したように、タイミングｔ１０３において温度ＴＬにまで低下している）ため、書込みパルスの印加が終了した後のある期間ΔＴにおいては、無バイアス状態で高温（温度ＴＨ）状態となる。したがって、導電経路を形成していた金属イオンや原子が熱拡散してしまうため、例えば図５に示したように、消去後の抵抗値Ｒｅは比較的安定している一方、書込み後の抵抗値Ｒｗは書き換えごとに大きく変動してしまい、不安定となる。そしてこのように可変抵抗素子２の抵抗値のばらつきが大きいと、書き込んだデータを安定して保持するのが困難となってしまう。
【００３３】
これに対して、実施例に係るデータ書込み方法では、例えば図６に示したように、データの書き込み動作の際（タイミングｔ１１〜ｔ１４の期間）に、書込み信号発生部４により供給される書込み信号Ｓ１に従って電極２１，２４間に互いに異なる複数回（ここでは２回）のパルス状の書込み電圧が印加され、互いに異なる複数回（ここでは２回）のパルス状の書込み電流Ｉｗ（図６（Ａ））が流れる（パルス幅Δｔ１１，Δｔ１２を有する２回の書込みパルスＰＬＳ１１，ＰＬＳ１２が印加される）ようになっている。また、このような２回の書込みパルスＰＬＳ１１，ＰＬＳ１２のうち、２回目の書込みパルスＰＬＳ１２の電圧値および電流値（電流値Ｉ１２）のほうが、１回目の書込みパルスＰＬＳ１１の電圧値および電流値（電流値Ｉ１１）と比べて低くなるように設定されている。さらに、このような書込み動作の際に、電極２１，２４間に形成される導電経路の温度Ｔｐが所定の閾値（例えば、温度ＴＬ）以下まで低下したとき（ここではタイミングｔ１３）以降に（ここではタイミングｔ１４）、２回目の書込みパルスＰＬＳ１２の電圧値および電流値がオフとなるように設定されている。これにより、１回目の書込みパルスＰＬＳ１１によってデータの書き込み動作がなされたのち、より低い電圧値および電流値（電流値Ｉ１２）よりなる２回目の書込みパルスＰＬＳ１２によって可変抵抗素子２の自己発熱（ジュール熱の発生）が抑えられつつ、電極２１，２４間の無バイアス状態による導電経路の拡散消失が回避されうる。したがって、書込み動作後の低抵抗状態における可変抵抗素子２の抵抗値が安定化し、書き込まれたデータが安定して保持される。
【００３４】
一例として、図７に示した実施例（比較例を含む）では、１回目の書込み電流Ｉｗを２００μＡとすると共に、２回目の書込み電流Ｉｗを２５μＡとし、書き換え回数の１０００回ごとにそのパルス幅Δｔ１２を変えている。具体的には、書き換え回数が１〜１０００回の間（比較例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝１００ｎｓ、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝０であり、結果として１回の書込みパルスだけとなっている。また、書き換え回数が１００１〜２０００回の間（実施例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝１００ｎｓ、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝１００μｓであり、書き換え回数が２００１〜３０００回の間（実施例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝１００ｎｓ、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝１ｍｓであり、書き換え回数が３００１〜４０００回の間（実施例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝１００ｎｓ、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝１０ｍｓであり、書き換え回数が４００１〜５０００回の間（実施例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝１００ｎｓ、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝１００ｍｓであり、書き換え回数が５００１〜６０００回の間（実施例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝１００ｎｓ、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝１ｓであり、書き換え回数が６００１〜７０００回の間（実施例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝１００ｎｓ、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝１０ｓである。また、書き換え回数が７００１〜８０００回の間（比較例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝１００ｎｓ、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝０であり、結果として１回の書込みパルスだけとなっている。また、書き換え回数が８００１〜９０００回の間（比較例）は、１回目の書込みパルスＰＬＳ１１のパルス幅Δｔ１１＝０、かつ２回目の書込みパルスＰＬＳ１２のパルス幅Δｔ１２＝１００ｍｓであり、結果として１回の書込みパルスだけとなっている。なお、消去パルスとしては、１００ｎｓのパルス幅を有する２Ｖの電圧を用いている。
【００３５】
図７により、互いに異なる２回の書込みパルスＰＬＳ１１，ＰＬＳ１２が印加されている実施例（書き込み回数が１００１〜７０００回の間）では、可変抵抗素子２の自己発熱（ジュール熱の発生）が抑えられつつ電極２１，２４間の無バイアス状態による導電経路の拡散消失が回避されうるため、書込み後の抵抗値Ｒｗが安定となっていることが分かる。一方、１回の書込みパルスのみが印加されている比較例のうち、書き込み回数が１〜１０００回および書き込み回数が７００１〜８０００回の間では、可変抵抗素子２の自己発熱による導電経路の拡散消失のため、書込み後の抵抗値Ｒｗが不安定となっている。なお、比較例のうちの８００１〜９０００回の間では、１回目の書込みパルスがなく２回目の書込みパルスだけであるため、そもそも書込みが十分に行われていない。
【００３６】
以上のように本実施の形態では、データの書き込み動作の際（高抵抗状態から低抵抗状態へと変化する際）に、可変抵抗素子２の電極２１，２４間に互いに異なる形状の複数回の書込みパルスを印加するようにしたので、可変抵抗素子２の自己発熱（ジュール熱）による導電経路の拡散消失が回避されうる。よって、書込み後のデータの保持動作を安定化させることができ、データの書き込み動作に伴う信頼性を向上させることが可能となる。
【００３７】
具体的には、データの書き込み動作の際に、電極２１，２４間に互いに異なる形状の２回の書込みパルスＰＬＳ１１，ＰＬＳ１２を印加すると共に、これら２回の書込みパルスＰＬＳ１１，ＰＳＬ１２のうち、２回目の書込みパルスＰＬＳ１２の電圧値および電流値のほうが１回目の書込みパルスの電圧値および電流値よりも低くなるようにしたので、１回目の書込みパルスＰＬＳ１１によってデータの書き込み動作がなされたのち、より低い電圧値および電流値（電流値Ｉ１２）よりなる２回目の書込みパルスＰＬＳ１２によって可変抵抗素子２の自己発熱（ジュール熱の発生）が抑えられつつ、電極２１，２４間の無バイアス状態による導電経路の拡散消失が回避されうる。よって、書込み動作後の低抵抗状態における可変抵抗素子２の抵抗値を安定化させ、書き込まれたデータを安定して保持することが可能となる。
【００３８】
また、データの書込み動作の際に、電極２１，２４間に形成される導電経路の温度Ｔｐが所定の閾値（例えば、温度ＴＬ）以下まで低下したとき以降に、２回目の書込みパルスＰＬＳ１２の電圧値および電流値がオフとなるようにしたので、上記のように可変抵抗素子２の自己発熱（ジュール熱）による導電経路の拡散消失を確実に回避することができる。
【００３９】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。なお、第１の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００４０】
図８は、本実施の形態に係るデータの書き込み方法の一例について表したものであり、具体的には、データの書き込み動作の際のタイミング波形を表している。なお、本実施の形態に係るデータの書き込み方法が適用される記憶装置は、第１の実施の形態で説明したものと同様であるため、説明を省略する。
【００４１】
ここでまず、本実施の形態のデータの書き込み方法について説明する前に、データの書き込み動作の詳細について考察する。このデータの書込み動作は、２つの段階により構成されると考えられる。まず、第一段階では、絶縁性の高抵抗状態において電極２１，２４間に書込み電圧が印加され、絶縁体膜２３のうちのある弱い部分においてソフトブレイクダウンが発生することにより、リーク電流が流れる。そして第二段階では、このリーク電流により発生したジュール熱によって導体膜２２中の金属原子のイオン化が促進されると共に、書込み電圧によってこの金属イオンが移動することにより、電極２１，２４間に低抵抗な導電経路が形成される。
【００４２】
ここで、第一段階において印加する書込み電圧が大き過ぎると、ハードブレイクダウンが発生し、可変抵抗素子２が半破壊状態となってしまう。また、ハードブレイクダウン状態に至らないまでも、第一段階での印加電圧が大き過ぎてリーク電流が増大しすぎると、可変抵抗素子２の劣化が早まることになる。一方、電極２１，２４間に十分に安定な導電経路を形成するには、比較的大きな電流を流したり比較的大きな電圧を印加することにより、十分な量の金属イオンを絶縁体膜２３中に移動させて十分な導電経路を形成する必要がある。
【００４３】
そこで、本実施の形態のデータ書込み方法では、例えば図８に示したように、データの書き込み動作の際（タイミングｔ２１〜ｔ２４の期間）に、まず、第１の実施の形態と同様に、書込み信号発生部４により供給される書込み信号Ｓ１に従って電極２１，２４間に互いに異なる複数回（ここでは２回）のパルス状の書込み電圧が印加され、互いに異なる複数回（ここでは２回）のパルス状の書込み電流Ｉｗが流れる（パルス幅Δｔ２１，Δｔ２２を有する２回の書込みパルスＰＬＳ２１，ＰＬＳ２２が印加される）ようになっている。また、このような２回の書込みパルスＰＬＳ２１，ＰＬＳ２２のうち、２回目の書込みパルスＰＬＳ２２の電圧値および電流値（電流値Ｉ２２）のほうが、１回目の書込みパルスＰＬＳ２１の電圧値および電流値（電流値Ｉ２１）と比べて高くなるように設定されると共に、２回目の書込みパルスＰＬＳ２２のパルス幅Δｔ２２のほうが、１回目の書込みパルスＰＬＳ２１のパルス幅Δｔ２１よりも大きくなるように設定されている。
【００４４】
このような構成により、より低い電圧値および電流値（電流値Ｉ２１）よりなる１回目の書込みパルスＰＬＳ２１によって可変抵抗素子２がソフトブレイクダウン状態となったのち、より高い電圧値および電流値（電流値Ｉ２２）よりなる２回目の書込みパルスＰＬＳ２２によって十分な量の導電経路が形成されるため、十分な書込み動作がなされる。したがって、可変抵抗素子２の破壊や劣化が回避されつつ書込み動作の際のエラー（書き込みエラー）発生が抑えられ、安定した書込み動作がなされるようになる。
【００４５】
以上のように本実施の形態では、データの書き込み動作の際（高抵抗状態から低抵抗状態へと変化する際）に、可変抵抗素子２の電極２１，２４間に互いに異なる形状の複数回の書込みパルスを印加するようにしたので、十分な書込み動作を行おうとして可変抵抗素子２を破壊してしまうのが回避されうる。よって、データの書き込み動作を安定化させることができ、データの書き込み動作に伴う信頼性を向上させることが可能となる。
【００４６】
具体的には、データの書き込み動作の際に、電極２１，２４間に互いに異なる形状の２回の書込みパルスＰＬＳ２１，ＰＬＳ２２を印加すると共に、これら２回の書込みパルスＰＬＳ２１，ＰＬＳ２２のうち、２回目の書込みパルスＰＬＳ２２の電圧値および電流値のほうが１回目の書込みパルスＰＬＳ２１の電圧値および電流値と比べて高くなるようにしたので、より低い電圧値および電流値よりなる１回目の書込みパルスＰＬＳ２１によって可変抵抗素子２がソフトブレイクダウン状態となったのち、より高い電圧値および電流値よりなる２回目の書込みパルスＰＬＳ２２によって十分な量の導電経路が形成されるため、十分な書込み動作を行うことができる。よって、可変抵抗素子２の破壊や劣化を回避しつつ書込み動作の際のエラー（書き込みエラー）発生を抑え、安定した書込み動作を行うことが可能となる。
【００４７】
また、２回の書込みパルスＰＬＳ２１，ＰＬＳ２２のうち、２回目の書込みパルスＰＬＳ２２のパルス幅Δｔ２２のほうが１回目の書込みパルスＰＬＳ２１のパルス幅Δｔ２１よりも大きくなるようにしたので、可変抵抗素子の破壊や劣化を回避しつつ書込み動作の際のエラー発生をより抑えることができ、より安定した書込み動作を行うことが可能となる。
【００４８】
以上、第１および第２の実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されるものではなく、種々の変形が可能である。
【００４９】
例えば、上記実施の形態では、２回の書込みパルスＰＬＳ１１，ＰＬＳ１２や２回の書込みパルスＰＬＳ２１，ＰＬＳ２２において、書込みパルス間の時間間隔が０（ゼロ）となっている場合について説明したが、これら２回の書込みパルス間にある程度の時間間隔が設けられていてもよい。
【００５０】
また、上記実施の形態では、データの書込み動作の際（高抵抗状態から低抵抗状態へと変化させる際）に、電極２１，２４間に互いに異なる形状の２回の書込みパルスを印加する場合について説明したが、印加する書込みパルスの回数は２回の場合には限られず、３回以上としてもよい。
【００５１】
また、上記実施の形態では、書込み電圧や書込み電流の制御方法として、書込み電圧電源３２から供給される書込み電圧を制御する方法について説明したが、例えば、書込み電圧電源３２から供給される書込み電圧を固定とすると共にゲート電圧電源３１から供給される選択トランジスタＴｒのゲート電圧を制御するようにしたり、さらに、書込み電圧およびゲート電圧の両方の制御を組み合わるようにしてもよい。
【００５２】
また、上記実施の形態では、１つの選択トランジスタＴｒに対して１つの不揮発性の可変抵抗素子２を接続したメモリセル１（いわゆる１Ｔ−１Ｒ型のメモリセル）を挙げて説明したが、本発明の駆動方法（書込み方法）が適用される記憶装置は、このような１Ｔ−１Ｒ型のメモリセルを有するものには限定されず、例えば、１つの選択トランジスタに対して複数の不揮発性の可変抵抗素子を接続した構成のメモリセルや、選択トランジスタを設けないようにした構成のメモリセル等を有する記憶装置にも適用することが可能である。
【００５３】
また、本発明の駆動方法（書込み方法）は、上記実施の形態で説明した構成の可変抵抗素子２（図１および図２）以外の構成からなる可変抵抗素子を含む記憶装置に対しても適用することが可能である。例えば、図２の断面構成において、導体膜２２と絶縁体膜２３との積層順序を逆にした構成の可変抵抗素子や、導体膜２２が電極２１を兼ねる構成の可変抵抗素子や、導体膜２２を設ける代わりに導体膜２２に用いられる金属元素を絶縁体膜２３に含有させた構成の可変抵抗素子等を含む記憶装置に対しても適用することが可能である。また、イオン化が容易な金属元素と絶縁体膜とを含む可変抵抗素子以外にも、様々な構成の可変抵抗素子を含む記憶装置に対しても適用することが可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施の形態に係る記憶装置の駆動方法が適用されるメモリセルの構成例を表す回路図である。
【図２】図１に示した可変抵抗素子の詳細構成例を表す断面図である。
【図３】書込み動作時および消去動作時における可変抵抗素子の作用について説明するための断面図である。
【図４】比較例に係る記憶装置の駆動方法について説明するためのタイミング波形図である。
【図５】比較例に係る可変抵抗素子の抵抗値と書き込み回数との関係の一例を表す特性図である。
【図６】第１の実施の形態に係る記憶装置の駆動方法について説明するためのタイミング波形図である。
【図７】実施例に係る可変抵抗素子の抵抗値と書き込み回数との関係を表す特性図である。
【図８】第２の実施の形態に係る記憶装置の駆動方法について説明するためのタイミング波形図である。
【符号の説明】
【００５５】
１…メモリセル、２…可変抵抗素子、２１，２４…電極、２２…導電体膜、２３…絶縁体膜、３１…ゲート電圧電源、３２…書込み電圧電源、４…書込み信号発生部、Ｔｒ…選択トランジスタ、ＳＷ…スイッチ、ＷＬ…選択ワード線、ＢＬ…ビット線、Ｓ１…書込み信号、Ｖcommon…コモン電圧端子、Ｉｗ…書込み電流、Ｉｅ…消去電流、Ｔｐ…導電パスの温度、Ｒｖ…可変抵抗素子の抵抗値、Ｒｗ…書込み後の可変抵抗素子の抵抗値、Ｒｅ…消去後の可変抵抗素子の抵抗値、ＲＨ，ＲＬ…抵抗値、Ｉ１１，Ｉ１２，Ｉ２１，Ｉ２２…電流値、ＴＨ，ＴＬ…温度、ＰＬＳ１１，ＰＬＳ１２，ＰＬＳ２１，ＰＬＳ２２…書込みパルス、ｔ１１〜ｔ１３，ｔ２１〜ｔ２３…タイミング、ΔＴ…期間、Δｔ１１，Δｔ１２，Δｔ２１，Δｔ２２…書込み用パルスのパルス幅。
【図１】
0005012312.tif 000002
【図２】
0005012312.tif 000003
【図３】
0005012312.tif 000004
【図４】
0005012312.tif 000005
【図５】
0005012312.tif 000006
【図６】
0005012312.tif 000007
【図７】
0005012312.tif 000008
【図８】
0005012312.tif 000009