(57)【特許請求の範囲】
【請求項１】
装置間にまたがったLAG（Link Aggregation）グループの出力ポートをLAGグループ単位で管理する管理手段と、
前記出力ポートのトラフィックに偏りが発生した場合に、前記出力ポートから送信する
フローをLAGグループ単位で制御する制御手段と、を有し、
前記制御手段は、前記出力ポートと接続する下位の通信装置から前記フローの抑制要求を受信した場合に、前記抑制要求を満たすように、前記フローを制御することを特徴とする通信装置。
【請求項２】
前記制御手段は、
前記LAGグループを構成する各々の出力ポートから送信するフローのレート比に応じて
前記フローを制御することを特徴とする請求項１記載の通信装置。
【請求項３】
前記抑制要求には、前記フローを抑制する抑制レートが含まれており、
前記制御手段は、
前記抑制レート分のフローを抑制することを特徴とする請求項１から請求項２に記載の通信装置。
【請求項４】
前記制御手段は、
前記出力ポートと接続する下位の通信装置から前記フローの振替要求を受信した場合に
、前記振替要求を満たすように、前記フローを制御することを特徴とする請求項１から請
求項３の何れかの請求項に記載の通信装置。
【請求項５】
前記振替要求には、前記フローを振り替える振替レートが含まれており、
前記制御手段は、
前記振替レート分のフローを振り替えることを特徴とする請求項４記載の通信装置。
【請求項６】
複数の通信装置を有して構成する通信システムであって、
前記通信装置は、
装置間にまたがったLAG（Link Aggregation）グループの出力ポートをLAGグループ単位で管理する管理手段と、
前記出力ポートのトラフィックに偏りが発生した場合に、前記出力ポートから送信する
フローをLAGグループ単位で制御する制御手段と、を有し、
前記制御手段は、前記出力ポートと接続する下位の通信装置から前記フローの抑制要求を受信した場合に、前記抑制要求を満たすように、前記フローを制御することを特徴とする通信システム。
【請求項７】
装置間にまたがったLAG（Link Aggregation）グループの出力ポートをLAGグループ単位
で管理する通信装置で行う通信制御方法であって、
前記出力ポートのトラフィックに偏りが発生した場合に、前記出力ポートから送信する
フローをLAGグループ単位で制御する制御工程を有し、
前記制御工程は、前記出力ポートと接続する下位の通信装置から前記フローの抑制要求を受信した場合に、前記抑制要求を満たすように、前記フローを制御することを特徴とする通信制御方法。
【請求項８】
装置間にまたがったLAG（Link Aggregation）グループの出力ポートをLAGグループ単位
で管理する通信装置に実行させる通信制御プログラムであって、
前記出力ポートのトラフィックに偏りが発生した場合に、前記出力ポートと接続する下位の通信装置から前記フローの抑制要求を受信し、前記抑制要求を満たすように、前記出力ポートから送信するフローをLAGグループ単位で制御する制御処理を、前記通信装置に実行させることを特徴とする通信制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、LAG（Link Aggregation）機能を有する通信装置、通信システム、通信制御方法及び通信制御プログラムに関し、特に、装置間にまたがったLAG（Link Aggregation）グループの帯域制御を行う通信装置、通信システム、通信制御方法及び通信制御プログラムに関するものである。
【背景技術】
【０００２】
LAG機能は、IEEE802．3adに規定されており、相手装置と複数の物理リンクを介して接続し、その複数の物理リンクを仮想的に１本の論理リンクのように扱って通信を行う機能である。このLAG機能では、次の２つの効果が得られることになる。
【０００３】
１；仮想的な１本の論理リンクの帯域を、LAGグループを構成する全物理リンクの帯域の合計（総帯域）に拡大することができる。
２；何れかの物理リンクで障害が発生し、通信不能になっても、残りの物理リンクで通信を継続することができ、回線の冗長化を図ることができる。
【０００４】
なお、本発明よりも先に出願された先行技術文献として、複数の装置間にまたがったLAG機能を実現する技術（装置間またがりのLAG機能）について開示された文献がある（例えば、特許文献１参照）。
【０００５】
装置間またがりのLAG機能は、複数の通信装置間で情報を交換し、装置間にまたがったLAGグループを管理することで、そのLAGグループ内の通信装置に接続している通信装置は、あたかも１つのLAG対応の通信装置と接続しているかのように通信を行うことを実現するものである。また、複数の通信装置に対し、装置間またがりのLAG機能を適用することで、１つの通信装置で障害が発生しても、他の通信装置で通信を継続することができるため、ネットワーク全体への障害発生の影響を回避することが可能となる。
【０００６】
また、LAG機能には複数の物理リンクを束ねて仮想的に帯域を拡大できる利点もある。但し、複数の物理リンクを束ねたLAGグループ内では、複数のLAGポートからどのLAGポートに出力するかを選択する必要がある。IEEE802．3adでは、LAGポートの選択ルールについては規定されておらず、一般的には、送信フレームのヘッダフィールド（MACアドレス、VLANタグ、IPアドレスなど）の値を基に、何かしらの計算アルゴリズムに従い、LAGポートを選択することになる。しかし、計算アルゴリズムと、送信フレームのヘッダフィールドの値によっては、LAGポートの選択に偏りが発生する虞がある。
【０００７】
なお、上記特許文献１では、装置間にまたがったLAGグループの構成手法、障害発生時の切替、復旧動作の手法については言及しているが、装置間にまたがったLAGグループの帯域制御については言及していない。
【０００８】
また、本発明より先に出願された先行技術文献として、エンド装置1及び中継装置2等に用いられるトラッキング機能を備えた帯域制御装置に関し、特定のトラフィック専用に物理リンク80を割り当てて帯域保証及び帯域可変制御を行う技術について開示された文献がある（例えば、特許文献２参照）。
【０００９】
また、サービス毎にパケット転送の最低保障レートと最大制限レートを契約するパケット通信網において、トラフィック増加時にも最低保証レート以上のパケット転送速度を保証しつつ、余剰帯域の再配分を簡易かつ公平に行う技術について開示された文献がある（例えば、特許文献３参照）。
【００１０】
また、リンクアグリゲーションの論理ポートを構成する複数の物理ポートへの均等な帯域配分を行う技術について開示された文献がある（例えば、特許文献４参照）。
【００１１】
また、リンクアグリゲーションを構成している複数の物理ポート各々のトラフィックを平準化する技術について開示された文献がある（例えば、特許文献５参照）。
【特許文献１】米国特許６９１０１４９号公報
【特許文献２】特開２００２−２３２４２７号公報
【特許文献３】特開２００２−２３７８４１号公報
【特許文献４】特開２００６−５４３７号公報
【特許文献５】特開２００７−１８０８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、上記特許文献２〜５も、上記特許文献１と同様に、装置間にまたがったLAGグループの帯域制御を行う点については何ら記載もその必要性についても示唆されていない。
【００１３】
本発明は、上記事情に鑑みてなされたものであり、上述した課題である、装置間にまたがったLAGグループの帯域制御を行うことが可能な通信装置、通信システム、通信制御方法及び通信制御プログラムを提供することを特徴とする。
【課題を解決するための手段】
【００１４】
かかる目的を達成するために、本発明は、以下の特徴を有することとする。
【００１５】
＜通信装置＞
本発明にかかる通信装置は、
装置間にまたがったLAG（Link Aggregation）グループの出力ポートをLAGグループ単位で管理する管理手段と、
前記出力ポートのトラフィックに偏りが発生した場合に、前記出力ポートから送信するフローをLAGグループ単位で制御する制御手段と、
を有することを特徴とする。
【００１６】
＜通信システム＞
また、本発明にかかる通信システムは、
複数の通信装置を有して構成する通信システムであって、
前記通信装置は、
装置間にまたがったLAG（Link Aggregation）グループの出力ポートをLAGグループ単位で管理する管理手段と、
前記出力ポートのトラフィックに偏りが発生した場合に、前記出力ポートから送信するフローをLAGグループ単位で制御する制御手段と、
を有することを特徴とする。
【００１７】
＜通信制御方法＞
また、本発明にかかる通信制御方法は、
装置間にまたがったLAG（Link Aggregation）グループの出力ポートをLAGグループ単位で管理する通信装置で行う通信制御方法であって、
前記出力ポートのトラフィックに偏りが発生した場合に、前記出力ポートから送信するフローをLAGグループ単位で制御する制御工程を有することを特徴とする。
【００１８】
＜通信制御プログラム＞
また、本発明にかかる通信制御プログラムは、
装置間にまたがったLAG（Link Aggregation）グループの出力ポートをLAGグループ単位で管理する通信装置に実行させる通信制御プログラムであって、
前記出力ポートのトラフィックに偏りが発生した場合に、前記出力ポートから送信するフローをLAGグループ単位で制御する制御処理を、前記通信装置に実行させることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、装置間にまたがったLAGグループの帯域制御を行うことが可能となる。
【発明を実施するための最良の形態】
【００２０】
＜通信システムの概要＞
まず、図５を参照しながら、本実施形態の通信システムの概要について説明する。
本実施形態における通信システムは、複数の通信装置（M1、M2、E1〜E3）を有して構成する通信システムである。
そして、通信装置（E1〜E3）は、装置（M1、M2）間にまたがったLAG（Link Aggregation）グループの出力ポートをLAGグループ単位で管理する。そして、出力ポートのトラフィックに偏りが発生した場合に、出力ポートから送信するフローをLAGグループ単位で制御する。これにより、装置（M1、M2）間にまたがったLAGグループの帯域制御を行うことが可能となる。以下、添付図面を参照しながら、本実施形態の通信システムについて詳細に説明する。
【００２１】
＜通信システムのシステム構成＞
まず、図１を参照しながら、本実施形態の通信システムのシステム構成について説明する。図１は、本実施形態における通信システムのシステム構成例を示す図である。
【００２２】
本実施形態の通信システムは、MDLA（Multi-Device Link Aggregation）ノード（M）と、エッジ（E）と、を有して構成している。MDLAノード（M）は、エッジ（E）と接続し、エッジ（E）から送信されたフレームを中継する通信装置である。エッジ（E）は、MDLAノード（M）にフレームを送信する通信装置である。なお、図１に示すシステム構成では、MDLAノード（M）は、基幹網と接続し、エッジ（E）は、ユーザ網と接続している。
【００２３】
基幹網は、サービスプロバイダが提供するような比較的大規模なネットワークである。基幹網内のトポロジとしては、メッシュ網、リング網など様々な構成が挙げられる。なお、基幹網内のトポロジは、特に限定するものではなく、様々なトポロジが適用可能である。
ユーザ網は、基幹網を介して接続しているネットワークである。
【００２４】
なお、図１では、ユーザ網と基幹網との接続例を示したが、通信システムを構成するための網構成は特に限定するものではなく、あらゆる網構成が適用可能であり、例えば、基幹網だけで構成することも可能である。
【００２５】
本実施形態の各MDLAノード（M）は、装置間にまたがったLAGを構成している。そのため、各MDLAノード（M）と接続しているエッジ（E）は、その各MDLAノード（M）を、あたかも１台のLAG対応のMDLAノード（M）であるかのように認識し、通信を行うことになる。なお、MDLAノード（M）同士は、回線で接続し、相互に制御情報のやりとりを行うことで、装置間にまたがったLAGグループを管理することになる。
【００２６】
＜MDLAノード；Mの内部構成＞
次に、図２を参照しながら、本実施形態のMDLAノード（M）の内部構成について説明する。なお、図２は、MDLAノード（M）の内部構成例を示す図である。
【００２７】
本実施形態のMDLAノード（M）は、入力IF（10）、LAGレート測定部（11）、LAGレート監視部（12）、LAG制御部（13）、出力IF（14）、出力レート監視部（15）、帯域制御部（16）、を有して構成している。
【００２８】
入力IF（10）は、フレームを受信するものである。なお、入力IF（10）は、入力レート測定部（101）を有して構成し、その入力レート測定部（101）が、入力IF（10）のトラフィックのレートを測定することになる。
【００２９】
LAGレート測定部（11）は、入力IF（10）のトラフィックのレートをフロー毎に測定する。各フローは、エッジ（E）毎に分類することが可能である。
【００３０】
LAGレート監視部（12）は、LAGレート測定部（11）で測定したフロー単位のトラフィックのレートをLAGポート単位で合算し、該合算した結果を基に、LAGポート向けレートが物理帯域以上か否かを監視する。LAGレート監視部（12）は、LAGポート単位で合算した合算結果、及び、監視結果をLAG制御部（13）に通知する。なお、監視結果とは、LAGポート向けレートが物理帯域以上であるか否かを特定するための情報である。
【００３１】
出力IF（14）は、フレームを送信するものである。なお、出力IF（14）は、出力レート測定部（141）を有して構成し、その出力レート測定部（141）が、出力IF（14）のトラフィックのレートを測定することになる。なお、出力IF（14）に出力ポートが複数ある場合には、出力ポート毎にトラフィックのレートを測定する。
【００３２】
出力レート監視部（15）は、出力レート測定部（141）で測定した出力ポート毎のトラフィックのレートの情報を基に、各出力ポートの余剰帯域と、LAGグループ単位の出力レートと、を算出する。出力レート監視部（15）は、各出力ポートの余剰帯域と、LAGグループ単位の出力レートと、の情報をLAG制御部（13）に通知する。
【００３３】
LAG制御部（13）は、装置間にまたがったLAGを構成しているMDLAノード（M）間で制御情報を交換し、LAGグループ全体の入出力レートの情報を把握する。制御情報としては、出力IF（14）から出力しているLAGグループ毎の出力レートの情報と、入力IF（10）に入力されているLAGグループ毎の入力レートの情報と、が挙げられる。なお、LAG制御部（13）は、入出力レートの情報を帯域制御部（16）に通知する。
【００３４】
帯域制御部（16）は、LAG制御部（13）から収集した入出力レートの情報を解析し、その解析結果に応じて、上流のエッジ（E）に制御要求を送信し、エッジ（E）の送信を制御する。具体的には、帯域制御部（16）は、解析結果を基に、出力IF（14）から出力可能なレート以上のフレームが上流のエッジ（E）から送信されていると判断した場合には、そのエッジ（E）に制御要求を送信し、エッジ（E）の送信レートの抑制制御を行ったり、または、エッジ（E）のフローの振替制御を行ったりする。
【００３５】
＜エッジ；Eの内部構成＞
次に、図３を参照しながら、本実施形態のエッジ（E）の内部構成例について説明する。図３は、エッジ（E）の内部構成例を示す図である。
【００３６】
エッジ（E）は、入力IF（21）、MAC検索部（22）、LAG制御部（23）、出力IF（24）、帯域制御部（25）、を有して構成している。
【００３７】
入力IF（21）は、フレームを受信するものである。
【００３８】
MAC検索部（22）は、入力IF（21）が受信したフレームの宛先MACアドレスを検索キーとし、MAC学習テーブル（221）を検索し、そのフレームを送信する出力ポートを決定する。MAC学習テーブル（221）は、MACアドレスと出力ポートとの関係をラーニングした結果を格納しているテーブルであり、MAC検索部（22）は、MAC学習テーブル（221）で管理する情報を参照し、フレームを送信する出力ポートを決定する。
【００３９】
LAG制御部（23）は、LAGメンバ判定部（231）、LAGポート分配部（232）、LAGフロー分類部（233）、フロー帯域制御部（234）、LAGフロー振替部（235）、を有して構成している。
【００４０】
LAGメンバ判定部（231）は、LAG管理テーブル（236）で管理する情報を参照し、MAC検索部（22）で決定した出力ポートがLAGメンバポートか否かを判定する。LAG管理テーブル（236）は、LAGグループとそれに属する出力ポートの情報を管理しており、LAGメンバ判定部（231）は、MAC検索部（22）で決定した出力ポートが、LAGグループに属している場合には、LAGメンバポートと判定し、LAGグループに属していない場合には、LAGメンバポートでないと判定することになる。
【００４１】
LAGポート分配部（232）は、分配アルゴリズムに従い、フレームをどのLAGポートに分配するかを選択する。分配アルゴリズムは、フレームのヘッダフィールド（MACアドレス、VLANタグ、IPアドレスなど）の値を基に、所望の計算アルゴリズムに従い、LAGポートを選択する。本実施形態では、LAGポート分配部（232）は、宛先MACアドレスの下位３ビットの値で決定する手法を用いて、フレームを、どのLAGポートに分配するかを選択する。例えば、下位３ビットの値が0，2，4，6のフレームは、LAGポート１に分配し、1，3，5，7のフレームは、LAGポート２に分配する。なお、上述した手法は、一例であり、様々な手法を用いてLAGポートを選択するように構築することが可能である。また、LAGポート分配部（232）は、リンク障害通知を受け付けた場合に、フレームを出力するLAGポートを切り替えることも行う。
【００４２】
LAGフロー分類部（233）は、あるルールに従い、LAGグループ向けのトラフィックをフローに分類する。なお、上記フローとは、LAGポート分配部（232）がLAGポート単位で分配するレートよりも細かいレートで分類したトラフィックのことを意味する。本実施形態では、LAGフロー分類部（233）で分類するフロー数が多いほど、１つ１つのフローのレートを小さくすることができ、より柔軟な帯域制御を行うことが可能となる。フロー分類のルールには、Ethernet（登録商標）ヘッダのタイプ、VLANタグのVLAN IDやTPID、IPヘッダのIPアドレス、プロトコルなどのフレームフィールドで分類する方法、または、それらを適宜組み合わせてハッシュをかける方法などが適用可能である。
【００４３】
フロー帯域制御部（234）は、下流のMDLAノード（M）から受信する制御要求に従い、フロー単位の帯域制御を行う。具体的には、フロー帯域制御部（234）は、MDLAノード（M）からフロー抑制要求を受信した場合には、そのフロー抑制要求のレートに従い、フローの抑制制御を行う。例えば、MDLAノード（M1）から200Mbpsのフロー抑制要求を受信した場合には、MDLAノード（M1）向けのフローの中から200Mbpsのフローの送信を中止する。なお、１つのフローでフロー抑制要求を満たせない場合には、レート抑制を行う複数フローの合計値がフロー抑制要求のレート以上になるように制御する。
【００４４】
LAGフロー振替部（235）は、下流のMDLAノード（M）から受信する制御要求に従い、フローの振替制御を行う。具体的には、LAGフロー振替部（235）は、MDLAノード（M）からフロー振替要求を受信した場合には、そのフロー振替要求のレートに従い、フレームを出力するLAGポートを振り替える。例えば、MDLAノード（M1）から200Mbpsのフロー振替要求を受信した場合には、MDLAノード（M1）向けのフローの中から200Mbps以内のフローをMDLAノード（M2）向けに振り替える。MDLAノード（M1）から通知されたレート以内であれば、複数のフローを他のMDLAノード（M2）に振り替えることが可能である。
【００４５】
＜通信システムにおける処理動作＞
次に、図２〜図５を参照しながら、本実施形態の通信システムにおける一連の処理動作について説明する。なお、図４、図５は、本実施形態の通信システムの処理動作を説明するために適用するシステム構成例を示す図である。
【００４６】
図４、図５に示すシステム構成では、エッジ（E1、E2、E3）は、MDLAノード（M1、M2）と接続している。MDLAノード（M1、M2）は、装置（M1、M2）間にまたがったLAGを構成している。このため、MDLAノード（M1）、MDLAノード（M2）は、図５に示すように、LAG制御部（13）を通じて互いに接続し、制御情報の交換を行い、装置（M1、M2）間にまたがったLAGグループを管理することになる。なお、制御情報は、図２に示す出力IF（14）から出力しているLAGグループ毎の出力レートの情報と、入力IF（10）に入力されているLAGグループ毎の入力レートの情報と、の情報である。
【００４７】
＜エッジ；E側の処理動作＞
まず、エッジ（E1）における処理動作について説明する。
ここでは、エッジ（E1）は、図３に示す入力IF（21）でフレームを受信し、そのフレームをLAGグループ１に送信することにする。なお、LAGグループ１は、MDLAノード（M1、M2）で構成していることにする。また、LAGグループ１は、出力ポート１、出力ポート２で構成し、各々をLAGポート１、LAGポート２と呼ぶことにする。また、エッジ（E1）のLAGポート１は、MDLAノード（M1）に接続し、LAGポート２は、MDLAノード（M2）に接続しているとする。
【００４８】
図３において、エッジ（E1）は、入力IF（21）でフレームを受信すると、その受信したフレームをMAC検索部（22）に送信する。MAC検索部（22）は、フレームの宛先MACアドレスを検索キーとし、MAC学習テーブル（221）を検索し、フレームを出力する出力ポートを決定する。MAC検索部（22）は、決定した出力ポート、フレームをLAG制御部（23）に送信する。
【００４９】
LAG制御部（23）のLAGメンバ判定部（231）は、MAC検索部（22）で決定した出力ポートを基に、LAG管理テーブル（236）を参照し、MAC検索部（22）で決定した出力ポートがLAGメンバポートか否かを判定する。
【００５０】
LAGメンバ判定部（231）は、MAC検索部（22）で決定した出力ポートがLAGメンバポートでないと判定した場合は、MAC検索部（22）で決定した出力ポートと、フレームと、を帯域制御部（25）に送信し、帯域制御部（25）は、出力ポート毎の帯域制御処理を行う。また、LAGメンバ判定部（231）は、MAC検索部（22）で決定した出力ポートがLAGメンバポートであると判定した場合は、MAC検索部（22）で決定した出力ポートと、フレームと、をLAGポート分配部（232）に送信する。
【００５１】
LAGポート分配部（232）は、分配アルゴリズムに従い、フレームをどのLAGポートに分配するかを選択する。本実施形態では、LAGポート分配部（232）は、宛先MACアドレスの下位３ビットの値で決定する分配アルゴリズムの手法を用いて、フレームを、どのLAGポートに分配するかを選択する。例えば、下位３ビットの値が0，2，4，6のフレームは、LAGポート１に分配し、1，3，5，7のフレームは、LAGポート２に分配する。なお、上述した手法は、一例であり、様々な手法を用いてLAGポートを選択するように構築することが可能である。
【００５２】
次に、LAGフロー分類部（233）は、あるルールに従い、LAGメンバポート向けのフレームをLAGポート単位で分配するレートよりも細かいレートで分類する。
【００５３】
なお、フロー帯域制御部（234）は、MDLAノード（M）からの制御要求に従い、フロー単位の帯域制御を行う。また、LAGフロー振替部（235）は、MDLAノード（M）からの制御要求に従い、フローの振替制御を行う。
【００５４】
＜MDLAノード；M側の処理動作＞
次に、MDLAノード（M）における処理動作について説明する。なお、MDLAノード（M1）は、エッジ（E1、E2、E3）からフレームを受信しているものとする。
【００５５】
エッジ（E1、E2、E3）から送信されたフレームを受信する入力IF（10）側では、LAGレート測定部（11）が、入力IF（10）のトラフィックのレートをフロー（エッジ；E1、E2、E3）毎に測定し、LAGレート監視部（12）に通知する。
【００５６】
LAGレート監視部（12）は、LAGレート測定部（11）から通知されたフロー単位のトラフィックのレートをLAGポート単位で合算し、該合算した結果を基に、LAGポート向けレートが物理帯域以上か否かを監視する。LAGレート監視部（12）は、LAGポート単位で合算した合算結果、及び、監視結果をLAG制御部（13）に通知する。なお、監視結果とは、LAGポート向けレートが物理帯域以上であるか否かを特定するための情報である。LAG制御部（13）では、LAGレート監視部（12）から通知された各LAGポート単位の合算結果、及び、監視結果を基に、LAGポート向けレートが物理帯域以上となっているレートの情報と、各エッジ（E1、E2、E3）が送信しているレート（フロー単位のレート）の情報と、を帯域制御部（16）に通知する。
【００５７】
一方、MDLAノード（M）の出力IF（14）側では、出力レート測定部（141）が、出力IF（14）のトラフィックのレートを出力ポート毎に測定し、出力レート監視部（15）に通知する。
【００５８】
出力レート監視部（15）は、出力レート測定部（141）から通知された出力ポート毎のトラフィックのレートの情報を基に、各出力ポートの余剰帯域と、LAGグループ単位の出力レートと、を算出する。出力レート監視部（15）は、各出力ポートの余剰帯域と、LAGグループ単位の出力レートと、の情報をLAG制御部（13）に通知する。
【００５９】
LAG制御部（13）は、他のMDLAノード（M2）のLAG制御部（13）から出力レートの情報を取得し、その取得した出力レートの情報と、出力レート監視部（15）から通知された出力レートの情報と、を基に、LAGグループ全体で出力している出力レートの情報を把握する。そして、LAG制御部（13）は、LAGグループ全体で出力している出力レートの情報を基に、LAGグループに割り当てられた帯域を違反しているか否かの判定を行う。LAG制御部（13）は、出力レート監視部（15）、他のMDLAノード（M2）のLAG制御部（13）から通知されたLAGグループ単位の出力レートを合算し、その合算した結果を基に、そのLAGグループ単位に割り当てられているレートを超過している場合には、その超過した分のレートを帯域制御部（16）に通知する。LAG制御部（13）は、LAGグループ単位に割り当てられているレートを超過している場合、どちらのMDLAノード宛のトラヒックをどれだけ抑制するかを決定する必要がある。例えば、LAGグループ１に割り当てられているレートが200Mbpsを超過している場合、制御の簡単化の為、出力レートの合計値の多いMDLAノード（M1）側が200Mbpsの抑制を行うように制御する方法が挙げられる。なお、MDLAノードが出力している合計レートやLAGグループ単位の合計レートに比例し、抑制レートを配分するように構築することも可能である。
【００６０】
帯域制御部（16）は、LAGポート向けレートが物理帯域以上となっているレートの情報、LAGグループ単位に割り当てられているレートを超過しているレートの情報、各エッジ（E1、E2、E3）が送信しているレート（MDLAノードへの入力レート）の情報をLAG制御部（13）から収集する。帯域制御部（16）は、LAG制御部（13）から収集した上記の情報を基に、上流に位置するエッジ（E1、E2、E3）の送信を制御する。具体的には、帯域制御部（16）は、LAG制御部（13）から収集した情報を基に、出力IF（14）から出力可能なレート以上のフレームが上流のエッジ（E1、E2、E3）から送信されている場合には、そのエッジ（E1、E2、E3）の送信レートを抑制したり（抑制制御）、または、エッジ（E1、E2、E3）のフレーム送信相手先となるMDLAノード（M1）をMDLAノード（M2）に振り替えたりする（振替制御）。
【００６１】
上流のエッジ（E1、E2、E3）の送信を制御する必要があるのは、次の条件の場合である。
入力IF（10）のトラフィックの入力レートが出力IF（14）のLAGポートの物理レートを超えている場合。
入力IF（10）のトラフィックの入力レートは出力IF（14）のLAGポートの物理レートを超えていないが、LAGグループ内での入力レートの合計値が当該LAGグループに割り当てられたLAGポートの物理レートを超えている場合。
【００６２】
帯域制御部（16）は、入力IF（10）における各エッジ（E1、E2、E3）のトラフィックのレート比に従い、各エッジ（E1、E2、E3）のフローの送信レートを抑制するための抑制レートを算出し、その算出した抑制レートを、上流のエッジ（E1、E2、E3）に通知する（フロー抑制要求）。なお、通知するレートの合計値は、上述したLAGポートの物理レートを超過した分の値以上となる。帯域制御部（16）は、各エッジ（E1、E2、E3）のトラフィックのレート比に従った抑制レートを、上流のエッジ（E1、E2、E3）に通知することで、各エッジ（E1、E2、E3）間での抑制制御の公平性を保つことが可能となる。
【００６３】
ここで、入力IF（10）のトラフィックの入力レートは出力IF（14）のLAGポートの物理レートを超えているが、LAGグループ内での入力レートの合計値が当該LAGグループに割り当てられたLAGポートの物理レートを超えていない場合がある。即ち、MDLAノード（M1）のLAGポートの物理レートは超えているが、MDLAノード（M2）のLAGポートの物理レートが超えていない場合である。この場合には、MDLAノード（M2）のLAGポートに余剰帯域があるため、帯域制御部（16）は、MDLAノード（M2）のLAGポートの余剰帯域を算出し、その算出した余剰帯域を各エッジ（E1、E2、E3）のトラフィックのレート比に従って分配し、その分配したレートを、上流の各エッジ（E1、E2、E3）に通知する。なお、MDLAノード（M1）のLAGポートの物理レートを超過した分の値が、MDLAノード（M2）のLAGポートの余剰帯域を超えている場合には、上述した抑制制御を行い、各エッジ（E1、E2、E3）のトラフィックのレート比に従った抑制レートを、上流のエッジ（E1、E2、E3）に通知する。
【００６４】
エッジ（E1、E2、E3）のLAG制御部（23）は、レート抑制要求を受信した場合には、そのフロー抑制要求の抑制レートに従い、フロー帯域制御部（234）がフローの抑制制御を行い、抑制レートよりも大きいレートのフローの中から廃棄するフローを選択し、該選択したフローを廃棄する。例えば、MDLAノード（M1）から200Mbpsのフロー抑制要求を受信した場合には、MDLAノード（M1）向けのフローの中から200Mbpsのフローの送信を中止する。なお、１つのフローでフロー抑制要求を満たせない場合には、レート抑制を行う複数フローの合計値がフロー抑制要求のレート以上になるように制御する。
【００６５】
また、LAG制御部（23）は、フロー振替要求を受信した場合には、そのフロー振替要求の振替レートに従い、LAGフロー振替部（235）がフローの振替制御を行い、フローの中から振り替えるフローを選択し、該選択したフローを他のMDLAノード向けに振り替える。例えば、MDLAノード（M1）から200Mbpsのフロー振替要求を受信した場合には、MDLAノード（M1）向けのフローの中から200Mbps以内のフローをMDLAノード（M2）向けに振り替える。MDLAノード（M1）から通知されたレート以内であれば、複数のフローを他のMDLAノード（M2）に振り替えることが可能である。
【００６６】
＜本実施形態の通信システムの作用・効果＞
このように、本実施形態の通信システムでは、MDLAノード（M1、M2）は、装置（M1、M2）間にまたがったLAGを構成し、仮想的に１つのLAGとして制御するように構成し、エッジ（E1、E2、E3）は、MDLAノード（M1、M2）間にまたがったLAGグループの出力ポートをLAGグループ単位で管理する。そして、エッジ（E1、E2、E3）は、その出力ポートのトラフィックに偏りが発生した場合に、その出力ポートから送信するフローをLAGグループ単位で制御する。これにより、装置（M1、M2）間にまたがったLAGグループの帯域制御を行うことが可能となる。
【００６７】
また、本実施形態の通信システムでは、LAGグループを構成する１つの出力ポートの物理レートを超過した場合、または、契約レートを超過した場合に、フロー抑制制御、または、フロー振替制御を行うことにしている。
【００６８】
例えば、図４、図５において、MDLAノード（M1）の契約レートが40Mbpsである１つの出力ポートに対し、上流のエッジ（E1、E2、E3）がそれぞれ10Mbps、20Mbps、30Mbpsでフローを送信した場合に、違反帯域として20Mbps分（合計帯域；60Mbps−契約帯域；40Mbps）が発生することになる。本実施形態の通信システムでは、この違反帯域となる20Mbps分を、上流のエッジ（E1、E2、E3）において10Mbps:20Mbps:30Mbpsの割合で公平にレート抑制制御を行うことにしている。これにより、各エッジ（E1、E2、E3）間での抑制制御の公平性を保つことが可能となる。
【００６９】
また、MDLAノード（M1、M2）間で出力ポートの使用状況の情報（制御情報）を交換し、その情報を基に、MDLAノード（M2）側に余剰帯域がある場合には、違反帯域となる20Mbps分を、MDLAノード（M2）側に振り分けるように制御する。これにより、余剰帯域の有効活用を図ることが可能となる。
【００７０】
なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
【００７１】
例えば、上述した図２に示すMDLAノード（M）の構成に対し、図３に示すエッジ（E）のMAC検索部（22）、LAG制御部（23）の機能を設けるように構築することも可能である。この場合には、MDLAノード（M）同士が対向し、データの送受信を行うように構築することも可能である。
【００７２】
また、上述した実施形態における通信システムを構成する各装置における制御動作は、ハードウェア、または、ソフトウェア、あるいは、両者の複合構成を用いて実行することも可能である。
【００７３】
なお、ソフトウェアを用いて処理を実行する場合には、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれているコンピュータ内のメモリにインストールして実行させることが可能である。あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。
【００７４】
例えば、プログラムは、記録媒体としてのハードディスクやROM（Read Only Memory）に予め記録しておくことが可能である。あるいは、プログラムは、リムーバブル記録媒体に、一時的、あるいは、永続的に格納（記録）しておくことが可能である。このようなリムーバブル記録媒体は、いわゆるパッケージソフトウエアとして提供することが可能である。なお、リムーバブル記録媒体としては、フロッピー（登録商標）ディスク、CD-ROM（Compact Disc Read Only Memory）、MO（Magneto optical）ディスク、DVD（Digital Versatile Disc）、磁気ディスク、半導体メモリなどが挙げられる。
【００７５】
なお、プログラムは、上述したようなリムーバブル記録媒体からコンピュータにインストールすることになる。また、ダウンロードサイトから、コンピュータに無線転送することになる。また、ネットワークを介して、コンピュータに有線で転送することになる。
【００７６】
また、本実施形態における通信システムは、上記実施形態で説明した処理動作に従って時系列的に処理が実行されるのみならず、処理を実行する装置の処理能力、あるいは、必要に応じて並列的にあるいは個別に処理を実行するように構築することも可能である。
【産業上の利用可能性】
【００７７】
本発明は、装置間にまたがるLAGを構成する機器に適用可能である。
【図面の簡単な説明】
【００７８】
【図１】本実施形態の通信システムのシステム構成例を示す図である。
【図２】本実施形態の通信システムを構成するMDLAノード（M）の内部構成例を示す図である。
【図３】本実施形態の通信システムを構成するエッジ（E）の内部構成例を示す図である。
【図４】本実施形態の通信システムの処理動作を説明するためのシステム構成例を示す第１の図である。
【図５】本実施形態の通信システムの処理動作を説明するためのシステム構成例を示す第２の図である。
【符号の説明】
【００７９】
M    MDLAノード
E    エッジ
１０    入力IF
１０１    入力レート測定部
１１    LAGレート測定部
１２    LAGレート監視部
１３    LAG制御部
１４    出力IF
１４１    出力レート測定部
１５    出力レート監視部
１６    帯域制御部
２１    入力IF
２２    MAC検索部
２２１    MAC学習テーブル
２３    LAG制御部
２３１    LAGメンバ判定部
２３２    LAGポート分配部
２３３    LAGフロー分類部
２３４    フロー帯域制御部
２３５    LAFフロー振替部
２３６    LAG管理テーブル
２４    出力IF
２５    帯域制御部
【図１】
0005077004.tif 000002
【図２】
0005077004.tif 000003
【図３】
0005077004.tif 000004
【図４】
0005077004.tif 000005
【図５】
0005077004.tif 000006