(57)【特許請求の範囲】
【請求項１】
シリコンを含む第１導電型半導体基板の表面層に、複数個の開口部を介して第２導電型拡散領域を形成し、該第２導電型拡散領域が、垂直拡散で開口部直下に形成される第１領域と、横方向拡散で前記開口部外に形成され、互いに前記半導体基板表面で接する第２領域で構成される半導体装置において、
前記半導体基板上に、少なくともシリコンを含み、該半導体基板内で第２導電型となる元素から成る金属膜が形成され、該金属膜と接する前記半導体基板の表面層に、第２導電型の半導体層を含むショットキー接合となる第４領域が形成され、前記第１領域の表面の面積が、前記金属膜と前記半導体基板とが接している全面積に対して、５０％以下であることを特徴とする半導体装置。
【請求項２】
シリコンを含む第１導電型半導体基板の表面層に、複数個の開口部を介して第２導電型拡散領域を形成し、該第２導電型拡散領域が、垂直拡散で開口部直下に形成される第１領域と、横方向拡散で開口部外に形成される第２領域で構成され、該第２領域が、互いに表面層で重なり合う第３領域を有する半導体装置において、
前記半導体基板上に、少なくともシリコンを含み、該半導体基板内で第２導電型となる元素から成る金属膜が形成され、該金属膜と接する前記半導体基板の表面層に、第２導電型の半導体層を含むショットキー接合となる第４領域が形成され、前記第１領域の表面の面積が、前記金属膜と前記半導体基板とが接している全面積に対して、５０％以下であり、前記第３領域の最高濃度が、第１導電型半導体基板の１倍以上で１０倍以下であることを特徴とする半導体装置。
【請求項３】
シリコンを含む第１導電型半導体基板の表面層に、複数個の開口部を介して第２導電型拡散領域を形成し、該第２導電型拡散領域が、垂直拡散で開口部直下に形成される第１領域と、横方向拡散で開口部外に形成される第２領域で構成され、該第２領域が、互いに表面層で重なり合う第３領域を有する半導体装置において、
前記第２導電型拡散領域の最高不純物濃度箇所が、前記半導体基板の内部にあり、前記半導体基板上に、少なくともシリコンを含み、該半導体基板内で第２導電型となる元素から成る金属膜が形成され、該金属膜と接する前記半導体基板の表面層に、第２導電型の半導体層を含むショットキー接合となる第４領域が形成され、前記第１領域の表面の面積が、前記金属膜と前記半導体基板とが接している全面積に対して、５０％以下であり、前記第３領域の最高濃度が、第１導電型半導体基板の１倍以上で１０倍以下であることを特徴とする半導体装置。
【請求項４】
前記第１領域の表面の面積が、前記金属膜と前記半導体基板とが接している全面積に対して、２０％以下であることを特徴とする請求項１ないし３のいずれかに記載の半導体装置。
【請求項５】
前記第１領域の表面の幅が、４μｍ以下であることを特徴とする請求項１ないし４のいずれかに記載の半導体装置。
【請求項６】
前記第１領域の表面の幅が、１μｍ以下であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
請求項１ないし６のいずれかに記載の半導体装置の製造方法において、イオン注入および熱拡散で、前記第１領域および第２領域を形成する工程と、スパッタリングないし真空蒸着にて前記金属膜を形成する工程と、少なくとも水素を含む雰囲気で熱処理を施すことで前記第４領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項８】
前記第４領域を形成するときの熱処理の温度が、３５０℃以上で、５００℃以下であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記金属膜が、少なくともシリコンを含むアルミニウムであることを特徴とする請求項７および８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電力用半導体整流素子などの半導体装置に関する。
【０００２】
【従来の技術】
現在、電力用半導体整流素子（ダイオード）は、インバータを始め様々な用途に利用されており、その適用範囲は、耐圧６００Ｖ以下の小・中容量から２．５ｋＶ以上の大容量と広い。また近年、ＩＧＢＴに代表される高耐圧かつ大容量の用途において、低損失かつ高い周波数で動作可能なスイッチング素子が開発され、実用に供されている。特に、大容量分野では、ＧＴＯ（Ｇａｔｅ  Ｔｕｒｎ−Ｏｆｆ  Ｔｈｙｒｉｓｕｔｏｒ）のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）への置き換えが進められている。それに伴い、ダイオードにも同様の用途において、低損失かつ高い周波数動作が可能な高速リカバリ特性が要求されている。さらに、近年、パワーエレクトロニクス機器でのダイオードの動作時におけるＥＭＩノイズ（電磁ノイズ）の低減のために、ソフトリカバリー特性も要求されるようになってきた。
【０００３】
電力用半導体整流素子の代表例であるｐｉｎダイオードは、アノード電極にコンタクトしているｐ+ アノード層と、カソード電極にコンタクトしているｎ+ カソード層との間に高い耐圧を確保するために、両層よりも高い比抵抗のｎ- ドリフト層（ｉ層）を有する構造を持ち、現在広く用いられている整流素子である。
図１７は、このような従来型ｐｉｎダイオードの断面図である。この図において、高比抵抗のｎ- ドリフト層５１の一方の面に、ｎ+ カソード層５２が形成されており、カソード電極５５にコンタクトしている。さらに、ｎ- ドリフト層５１の面には、ｐ+ アノード層５３が形成されており、このｐ+ アノード層５３はアノード電極５６にコンタクトしている。
【０００４】
ダイオードがオン状態からオフ状態にスイッチするとき（逆回復時）には、過渡的に大きな逆向きの電流がダイオードに流れる。これを逆回復電流というが、このときダイオードに、定常的な状態よりも大きな電気的損失が生じる。この損失を小さくすることが、ダイオードの特性に強く要求される。
さらに、このときダイオード内部には、定常状態の場合に比べて高い電気的責務が生じる。ダイオードに流れる定常電流を大きくしたり、阻止状態の電圧を大きくすると、この電気的責務が大きくなり、そのためダイオードが破壊することがある。電力用途のダイオードにおいて高い信頼性を保証するためには、この逆回復耐量を、定格よりはるかに大きくすることが強く要求される。
【０００５】
また、この逆回復電流の減少率（急峻さ）が大きくなると、逆回復電流が振動する、所謂、リンギング現象を起こす電圧が低下し、このリンギング現象が現れると電磁ノイズが放射される。そのために、このリンギング現象を防止する対策も重要となる。
現在、ｐｉｎダイオードの逆回復特性および耐量を改善するための対策として、重金属拡散や電子線照射などを用いた少数キャリアのライフタイム制御が広く適用されている。すなわち、ライフタイムを小さくすることで、定常状態における総キャリア濃度が低減されるため、逆回復中に空間電荷領域の広がりで吐き出されるキャリア濃度が減少し、逆回復時間や逆回復ピーク電流、逆回復電荷を小さくすることができる。また、正孔が空間電荷領域を走り抜けることによる逆回復中の電界強度も、その正孔濃度の減少により緩和されるため、電気的責務が小さくなり逆回復耐量が向上する。
【０００６】
図１８は、特開平７−３７８９５号公報に開示された半導体装置の断面構造である。ｐ+ アノード層５３を複数個のｐ+ 層５３ａで形成し、このｐ+ 層５３ａを横方向で重なるようにしたものである。
重なり箇所５４をｐ+ 層５３ａの拡散深さＸj より小さくすることにより、前記のｐｉｎ構造より逆回復電流減少率ｄＩR ／ｄｔを小さくすることができる。つまり、ソフト・リカバリー特性とすることができる。
【０００７】
図１９は、特開平７−２３５６８３号公報に開示された半導体装置の断面構造である。図１７のｐ+ アノード層５３を複数個からなるｐ+ 層５３ａを形成し、このｐ+ 層５３ａを横方向で接するようにしたものである。図１８の重なる箇所を無くすることで、ソフト・リカバリー特性の改善を図っている。
さらに、マージド・ｐｉｎ／ショットキー・ダイオード（Ｍｅｒｇｅｄ  ｐｉｎ／Ｓｃｈｏｔｔｋｙ  Ｄｉｏｄｅ）（以下「ＭＰＳダイオード」と略称、米国特許第４，６４１，１７４号明細書参照）といった、少数キャリアの注入効率を下げて逆回復特性を向上する構造も開発されている。
【０００８】
図２０は、ＭＰＳダイオードの断面図である。この図において、高比抵抗のｎ- ドリフト層５１の一方の面に、ｎ+ カソード層５２が形成されており、カソード電極５５にコンタクトしている。さらに、ｎ- ドリフト層５１の一方の面の一部には、ｐ+ アノード層５３が形成されており、このｐ+ アノード層５３はアノード電極５６にコンタクトしている。また、このｐ+ アノード層５３に並列に、ｎ- ドリフト層５１とアノード電極５６とがショットキー接合６０を形成している。このショットキー接合６０を形成することで、逆回復特性の改善を図っている。しかし、アノード電極５６に純Ａｌを用いた場合には、このショットキー接合は、Ａｌの仕事関数で決まるショットキーバリアができる。このバリア高さは高くないために、漏れ電流が大きい。
【０００９】
図２１は、ＳＦＤダイオードの断面図である。アノード電極５６をＳｉを微量に含んだＡｌ膜、つまり、Ａｌ−Ｓｉ膜で形成することで、ｎ- ドリフト層５１の表面に極めて薄いｐ- 層を形成し、このｐ- 層を含むようにショットキー接合が形成されている。このショットキーバリア高さはＭＰＳダイオードと比べて高くなり、漏れ電流の低減と逆回復特性の改善を図ることができる。
【００１０】
【発明が解決しようとする課題】
しかし、ＩＧＢＴの諸特性が改善され、高耐圧化が進につれて、このＩＧＢＴの還流ダイオードとして用いられるダイオードの逆回復特性の改善、つまり、逆回復損失の低減、逆回復電流の低減、逆回復電荷の低減、逆回復時間の低減およびソフトリカバリ化が益々強く求められ、また、同時に、静特性である逆漏れ電流の低減、オン電圧の低減なども強く求められている。
【００１１】
前記の図２０の半導体装置では、逆回復特性は向上するものの、ショットキー接合６０での漏れ電流が大きくなる。
また、前記の図１８の半導体装置では、横方向拡散領域が重なり合うことで、逆回復特性と漏れ電流を改善している。しかし、重なり具合が大きくになるにつれて、重なり合う領域の濃度は、指数関数的に増加し、それに応じて、正孔の注入が増加して蓄積キャリアが増えるため、逆回復電流は、重なり合う濃度に大きく影響を受け、この濃度が増加すると著しく大きくなる。また、このように、重なり合う濃度が大きくなると、逆回復電流の減少率（急峻さ）が大きくなり、低電流逆回復時に電流波形が振動するリンギング現象が起こる。
【００１２】
また、図１９に示す、特開平７−２３５６８３号公報に開示された構造で、ｐ+ 層５３ａ同士が表面で接する構造の場合でも、表面濃度が高い垂直拡散領域６１の割合が大きい場合には、リンギング現象が起こる。
一方、逆回復特性の改善とリンギング現象の抑制に有効な、図２１に示されるＳＦＤダイオードでは、ｐ- 層６３を含むショットキー接合の厚さが１２ｎｍ程度と極めて浅いため、アセンブリでのワイヤボンディングの際に半導体表層に入るボンディングダメージのスケールがそのオーダーより深いと、漏れ電流が増加する。
【００１３】
つぎに、漏れ電流について説明する。ショットキー接合に起因する漏れ電流は、十分に逆バイアス電圧が低い場合には、次式で与えられる。
Ｊｓ＝ＡＴ2 ｅｘｐ（−ｑφB ／ｋＴ）
Ｊｓは飽和電流密度、Ａは定数、Ｔは絶対温度、ｑは電荷、φB はショットキーバリア高さ、ｋはボルツマン定数である。
【００１４】
従って、バリア高さφB がｐｎ接合程度（約０．９５ｅＶ程度）であれば漏れ電流は十分ｐｎ接合並となる。
図２２は、各構造の電子エネルギー図であり、同図（ａ）は図２０のＭＰＳダイオードのショットキー接合箇所の場合、同図（ｂ）は図２１のＳＦＤダイオードのｐ- 層を含むショットキー接合箇所の場合、同図（ｃ）は、図１９のｐｎ接合ダイオードのｐ層が接している箇所のそれぞれの電子エネルギー図である。電子エネルギーは伝導帯の電子エネルギーを示す。
【００１５】
同図（ａ）では、エネルギーバンドは公知であり、漏れ電流は金属（純アルミニウムなど）のバリア高さで決まる。よって逆バイアス時の鏡像効果により、バリアが低下し、ｐｎ接合よりは、漏れ電流の増加につながる。
同図（ｂ）では、表層にｐ- 層を浅く形成し、実効的なバリア高さＥ３を大きくきる。このため、理論的には漏れ電流がＭＰＳよりも低く抑えられる。しかし、実際は、そのｐ- 層厚さＷ６が１２ｎｍ程度と極めて浅く、ボンディングダメージがそれより深ければ漏れ電流がその部分から増加する。
【００１６】
同図（ｃ）では、ｐ層が接した場合は、ｐ層の横方向拡散領域での不純物濃度が基板濃度程度に低いため、同図（ａ）と同様のショットキー接合が形成されている。このショットキー接合があるために、上式で与えられる漏れ電流Ｊｓが、ｐｎ接合がフラットな場合よりも幾分大きくなるが、図２１のＳＦＤダイオードと比べると、ｎ- ドリフト層５１が露出していないため、ボンディングダメージの影響が大幅に少なくなり、漏れ電流は低くなる。
【００１７】
この発明の目的は、前記の課題を解決して、漏れ電流の低下と、逆回復特性の改善とリンギング現象が起こる電圧の低下を防止することができる半導体装置を提供することにある。
【００１８】
【課題を解決するための手段】
前記の目的を達成するために、（１）シリコンを含む第１導電型半導体基板の表面層に、複数個の開口部を介して第２導電型拡散領域を形成し、該第２導電型拡散領域が、垂直拡散で開口部直下に形成される第１領域と、横方向拡散で前記開口部外に形成され、互いに前記半導体基板表面で接する第２領域で構成される半導体装置において、前記半導体基板上に、少なくともシリコンを含み、該半導体基板内で第２導電型となる元素から成る金属膜が形成され、該金属膜と接する前記半導体基板の表面層に、第２導電型の半導体層を含むショットキー接合となる第４領域が形成され、前記第１領域の表面の面積が、前記金属膜と前記半導体基板とが接している全面積に対して、５０％以下となる構成とする。（２）シリコンを含む第１導電型半導体基板の表面層に、複数個の開口部を介して第２導電型拡散領域を形成し、該第２導電型拡散領域が、垂直拡散で開口部直下に形成される第１領域と、横方向拡散で開口部外に形成される第２領域で構成され、該第２領域が、互いに表面層で重なり合う第３領域を有する半導体装置において、前記半導体基板上に、少なくともシリコンを含み、該半導体基板内で第２導電型となる元素から成る金属膜が形成され、該金属膜と接する前記半導体基板の表面層に、第２導電型の半導体層を含むショットキー接合となる第４領域が形成され、前記第１領域の表面の面積が、前記金属膜と前記半導体基板とが接している全面積に対して、５０％以下であり、前記第３領域の最高濃度が、第１導電型半導体基板の１倍以上で１０倍以下となる構成とする。（３）シリコンを含む第１導電型半導体基板の表面層に、複数個の開口部を介して第２導電型拡散領域を形成し、該第２導電型拡散領域が、垂直拡散で開口部直下に形成される第１領域と、横方向拡散で開口部外に形成される第２領域で構成され、該第２領域が、互いに表面層で重なり合う第３領域を有する半導体装置において、前記第２導電型拡散領域の最高不純物濃度箇所が、前記半導体基板の内部にあり、前記半導体基板上に、少なくともシリコンを含み、該半導体基板内で第２導電型となる元素から成る金属膜が形成され、該金属膜と接する前記半導体基板の表面層に、第２導電型の半導体層を含むショットキー接合となる第４領域が形成され、前記第１領域の表面の面積が、前記金属膜と前記半導体基板とが接している全面積に対して、５０％以下であり、前記第３領域の最高濃度が、第１導電型半導体基板の１倍以上で１０倍以下である構成とする。（４）（１）、（２）、（３）の半導体装置において、前記第１領域の表面の面積が、前記金属膜と前記半導体基板とが接している全面積に対して、２０％以下であるとさらによい。（５）前記第１領域の表面の幅が、４μｍ以下であるとよい。（６）前記第１領域の表面の幅が、１μｍ以下であるとさらによい。（７）（１）から（６）の半導体装置の製造方法において、イオン注入および熱拡散で、前記第１領域および第２領域を形成する工程と、スパッタリングないし真空蒸着にて前記金属膜を形成する工程と、少なくとも水素を含む雰囲気で熱処理を施すことで前記第４領域を形成する工程とを含む製造方法とする。（８）（７）の前記第４領域を形成するときの熱処理の温度��、３５０℃以上で、５００℃以下であるとよい。（９）（７）、（８）の前記金属膜が、前記半導体基板の半導体元素を含むアルミニウムであるとよい。
【００１９】
前記のように、表面にＡｌ−Ｓｉ金属（Ｓｉ含有率５％以内）を主体とする金属層をスパッタリングなどで形成し、水素などを含む雰囲気中で３５０℃以上５００℃以下の温度で熱処理することで、半導体基板の表面にごく浅いｐ- 層を形成し、前記の第２領域と、このｐ- 層で、ショットキーバリア高さが高いショットキー接合が形成される。このｐ- 層を含むショットキー接合により、漏れ電流の低下と、逆回復特性の改善とリンギング現象が起こる電圧の低下を防止することができる。
【００２０】
【発明の実施の形態】
この発明の要点について説明する。
図１３は、ｎ型の半導体基板２１上に、選択的にｐ層２２を形成し、表面に導電膜２３を形成した場合の断面図である。
ｐ層２２をイオン注入と熱拡散で形成すると、イオン注入された箇所から熱拡散で、横方向（Ｘ方向）へも拡散される。Ｉ部は、イオン注入時のマスク開口部、II部は横方向拡散領域、III 部はｎ半導体基板である。このｐ層２２を形成した後で、表面に導電膜２３を形成する。
【００２１】
図１４は、横方向拡散した場合の半導体基板表面での濃度分布図である。横方向の拡散深さは、垂直方向拡散深さ（Ｘｊ）に対して０．８倍程度であり、III 部に近づくにつれて濃度は低下する。
ここで、導電膜２３は、ｐ型アクセプタとなる元素、例えばＡｌと、半導体基板（ｎ- シリコン層２１）の元素、例えばＳｉを含む金属、すなわちＡｌ−３％ＳｉもしくはＡｌ−３％Ｓｉ−０．５％Ｃｕ等をスパッタリングや真空蒸着して形成する。その後、水素や窒素雰囲気にて熱処理をする。例えばＲｅｉｔｈら〔４〕の文献等で開示されているように、Ｓｉを含むＡｌ金属でショットキーバリアを形成すると、表層にごく浅いｐ- 層を含むショットキー接合２４を形成することができ、Ａｌのみよりもバリアが高くできる。これは、Ａｌ−Ｓｉ金属がＳｉを数％含んでいるため、熱処理時にＳｉ表層にｐ- 層のエピタキシャル再成長層が形成できて、その層内にＡｌをアクセプタとして含んでいるためである。熱処理温度をあげると、再成長層の厚さが増加するので、実効的なショットキーバリア高さ（ｐ- 層を含むショットキー接合のバリア高さ）もそれに伴い増加する。
【００２２】
発明者らは、図１５のように、実験にて実際にバリア高さが３５０℃以上５００℃以下で増加することを確認した。
さらに、導電膜２３を形成するＡｌ−Ｓｉ金属膜を王水等で除去し、Ｓｉ表面をＳＩＭＳ等で分析したところ、文献〔４〕にあるように、表面には約１２ｎｍの厚さでエピタキシャルなＳｉの再成長層が形成され、それが約１０17ｃｍ-3のＡｌ（アクセプタ）を含むｐ- 層を含むショットキー接合２４となっていることを確認した。このことは、図１４のｐ層２２の拡散プロフィルにおいて、濃度が１０17ｃｍ-3程度までは、ｐ- 層を含むショットキー接合２４が形成され、ショットキーバリア高さが高くなることを意味する。
【００２３】
図１６は、図１３のようにｐ層２２を形成したｎ- シリコン基板２１の表面にＡｌ−Ｓｉ膜を形成した場合の電子エネルギー図である。このエネルギー図は伝導帯のエネルギー図であり、図１３のＹ方向（Ｙ１、Ｙ２、Ｙ３方向）でのエネルギー図である。点線は純Ａｌでのショットキーバリアである。
ｐ型不純物濃度が高いＩ部は、ｐｎ接合によるバリア（バリア高さＥ１）はある。ｐ型不純物濃度が低いII部は、ｐｎ接合によるバリアと、界面では濃度の低いｐ層とＡｌ−Ｓｉ膜とのバリア（ｐ- 層２４を含むショットキー接合）が加わったバリア（バリア高さはＥ２）が形成される。ｐ層２２が形成されないIII 部は、ショットキーバリアに、Ａｌ−Ｓｉ膜により形成されたｐ- 層２４によるバリアが加わったバリア（バリア高さＥ３）となる。このバリア幅Ｗ５は１２ｎｍ程度と極めて狭い。
【００２４】
これらのバリア高さはＥ１＞Ｅ２＞Ｅ３となる。また、点線は、純Ａｌ膜でショットキー接合が形成されたときのエネルギー図を示している。
この発明のポイントは、前記の横方向拡散領域であるII部上に、半導体基板であるｎ- シリコン基板２１の不純物（この場合は、Ｓｉ）を数％と微量に含むＡｌ膜の導電膜２３形成することで、界面にｐ- 層２４を含むショットキー接合を形成し、このｐ- 層を含むショットキー接合２４とｐ層２２を主に利用して、ボンディングダメージの影響を抑え、さらに、ＳＦＤダイオードと比べて漏れ電流の低下を図り、且つ、ＳＦＤダイオード並の逆回復特性の改善とリンギング現象が発生する電圧の低下の抑制も図っている点である。
【００２５】
つぎに、具体的な実施例について説明する。以下の説明では第１導電型をｎ型、第２導電型をｐ型として説明するが、逆としても構わない。
図１は、この発明の第１実施例の半導体装置の要部断面図である。リンをドープした７０Ω・ｃｍで１３０μｍ厚のｎ型半導体基板１００の一方の主面の表面層に、ｎカソード層２を形成し、他方の主面の表面層に、多数の開口部３ｃを有するレジスト１１をマスクにイオン注入によりｐ型の不純物を注入し、その後の熱拡散により、垂直拡散深さＸｊが２．５μｍであるｐ層３ａを横方向で接するように形成する。この横方向拡散領域を３ｂとする。この横方向で接したｐ層３ａ全体がｐアノード層３となる。前記のｎカソード層２上にカソード電極５を形成し、ｐアノード層３上に、Ａｌ−Ｓｉ膜（Ａｌ−３％Ｓｉ膜またはＡｌ−３％Ｓｉ−０．５％Ｃｕ膜）をスパッタもしくは真空蒸着し、水素等を含む雰囲気で４８０℃の温度で熱処理してアノード電極６を形成する。この熱処理温度は３５０℃から５００℃の範囲とする。
【００２６】
ｎカソード層２とｎアノード層３に挟まれたｎ型半導体基板がｎ- ドリフト層１となる。
前記のイオン注入するマスクの開口幅Ｗｐを１μｍ以下として、アノード電極６に接する横方向拡散領域３ｂの全接触に対する割合を８０％以上、つまり、イオン注入マスクの開口部１２の割合を２０％以下とする。また、ｐアノード層３の横方向拡散領域３ｂ上に、前記のＡｌ−Ｓｉ膜を、被覆し、３５０℃から５００℃の温度範囲で熱処理することで、図１３で示したようにｐ- 層を含むショットキー接合２４が、横方向拡散領域３ｂの濃度の低い箇所（横方向拡散領域３ｂの一部）で出来て、逆回復特性の改善とリンギングが発生する電圧の低下を抑制することができる。また、ｐ層３ａが接しているために、図２１のＳＦＤダイオードと比べると、ワイヤボンディングによるダメージの影響が受け難く、漏れ電流をｐｎ接合並に低下させることができる。
【００２７】
また、前記の開口部１２の割合が５０％を超すと、ｐ- 層を含むショットキー接合２４の割合が小さくなり、前記した効果は小さくなる。また、Ｗｐが４μｍを超すと、やはり、ｐ- 層を含むショットキー接合２４の割合が小さくなり、前記した効果は小さくなる。
このようにして製作した半導体装置にライフタイムキラーを導入すると、一層の逆回復特性の改善やリンギング発生電圧の低下の防止を図ることができる。このライフタイムキラーの導入箇所はｐアノード層３近傍のｎ- ドリフト層１や、開口部１２直下のｎ- ドリフト層１全域が効果的である。
【００２８】
図２は、図１のレジストの開口幅Ｗｐと、逆回復電流減少率ｄｉＲ／ｄｔおよび漏れ電流の特性の関係を示した図である。
図３は、図２のデータを得るための開口幅Ｗｐと全表面に対する開口部の割合と、これと裏腹になる横方向拡散領域の割合を示した図である。ここでは、垂直拡散深さＸｊを２．５μｍとした。Ｗｐが４μｍの場合は、接合深さが２．５μｍのため横方向拡散は２μｍであり、セルピッチは８μｍ、したがってＷｐの割合は５０％である。同様にＷｐが１μｍの場合は、セルピッチは５μｍ、Ｗｐの割合は２０％である。
【００２９】
図２より、開口幅Ｗｐの大きさによらず、漏れ電流はほとんど従来品と変わらない。一方逆回復電流減少率ｄｉR ／ｄｔは、Ｗｐが４μｍ以下で従来品よりも小さくなり、特に１μｍ以下では十分低減できていることが判る。これは、横方向拡散の接する領域が、ｐ層３ａの濃度がｎ半導体基板１００の濃度と同じオーダーで低いため、図１３のｐ- 層を含むショットキー接合２４となっていることと、開口部３ｃのアノード電極と接触する全面積に対する割合が２０％以下（言い換えると、横方向拡散領域３ｂのアノード電極と接触する全面積に対する割合（マスク幅Ｗの割合）が８０％以上）と十分小さくできているために、少数キャリア（ホール）の順バイアス時の注入が低く抑えられ、その結果ソフトリカバリーとなるためである。
【００３０】
図４は、隣り合う垂直拡散領域の間隔Ｗｓと漏れ電流不良率の関係を示す図である。この図は、アノード電極６をＡｌ−３％Ｓｉとした場合と純Ａｌとした場合で、４００μｍ径ワイヤボンディング後の漏れ電流の不良率（ここでは便宜的に、１２００Ｖで０．１ｍＡ／ｃｍ2 以上の電流を示したチップ数の割合）を示したものである。各条件１５０チップ程実施した。横軸は、隣り合う垂直拡散部分の間隔Ｗｓで、Ｗｐは１μｍに固定した。Ｗｓが０μｍのところは、従来型ｐｉｎダイオード（活性部で一様なｐｎ接合）を示した。Ｗｓが１．６Ｘｊ（Ｘｊ：接合深さ）のときは、図１のように、隣り合う横方向拡散が丁度表面で接っしており、漏れ電流不良率は大幅に低減し、従来型ｐｉｎダイオードと同レベルとなる。
【００３１】
また、Ｗｓが１．６Ｘｊより小さいときは、後述する図９〜図１２で示すように、ｐ層３ａが重なる場合である。この図４から、Ｗｓ≦１．６Ｘｊの領域で、且つ、アノード電極６にＡｌ−３％Ｓｉを用いると漏れ電流不良率が大幅に低減し、従来型ｐｉｎと同等レベルまで漏れ不良を抑えることができる。
また、熱処理温度を４８０℃とすることで、漏れ電流不良率を３８０℃より低減できる。
【００３２】
図５から図８は、図１の半導体装置の製造工程であり、工程順に示した要部工程断面図である。
ｎ型半導体基板１００の一方の主面の表面層にｎカソード層２を形成し、他方の主面にはレジスト１１を被覆し、フォトリソグラフィーで開口部１２を形成する。隣り合う開口部１２の間隔をマスク幅Ｗとする。アノード電極６と接触する全面積に対する開口部１２の面積の割合を５０％以下とする。好ましくは２０％以下がよい（図５）。
【００３３】
つぎに、開口部１２からｐ型不純物１４のイオン注入１３を行う（図６）。
つぎに、熱処理して、ｐ層３ａが接するようにｐアノード層３を形成する。このときの垂直方向の拡散深さをＸj 、横方向拡散深さをＡとすると、Ａ＝０．８Ｘj となる（図７）。
つぎに、ｎカソード層２上にカソード電極２を形成し、ｐアノード層３上にアノード電極６を形成する。このアノード電極６は、Ａｌ−Ｓｉ膜（Ａｌ−３％Ｓｉ膜またはＡｌ−３％Ｓｉ−０．５％Ｃｕ膜）をスパッタもしくは真空蒸着し、水素等を含む雰囲気で３５０℃から５００℃の範囲の温度で熱処理する。この熱処理で、ｐアノード層３の表面層にはエピタキシャル再結晶層が形成され、ｐ- 層を含むショットキー接合２４が形成される（図８）。
【００３４】
図９は、この発明の第２実施例の半導体装置の要部断面図である。図１との違いは、横方向拡散領域が重なっている点である。アノード電極６にＡｌ−Ｓｉ膜を用い、アノード電極６に接する横方向拡散領域の割合を８０％以上（開口部の割合を２０％以下）とすることで、広い領域にｐ- 層を含むショットキー接合（エピタキシャル再結晶層の一部）が形成される。また、重なり箇所４の最高の濃度箇所７の濃度を、ｎ- ドリフト層１の濃度の１倍から１０倍とすることで、このｐ- 層を含むショットキー接合２４の効果と合わせて、逆回復特性の改善とリンギングが発生する電圧（これをリンギング発生電圧という）の低下を抑制することができる。
【００３５】
また、漏れ電流不良率は図４で示したように大幅に低減し、従来型ｐｉｎダイオード並となる。
図１０は、図９の半導体装置で、重なり箇所の最高の濃度（アクセプタ濃度ＮA ) と逆回復電流の関係を示す。図では、縦軸を、逆回復電流密度ＪRPと、逆回復過程に入る直前の順電流密度ＪF の比で示す。
【００３６】
重なり箇所４の最高の濃度（アクセプタ濃度ＮA ) が、ｎ型半導体基板１００の濃度（ｎ- ドリフト層１の濃度：ドナー濃度ＮD ）の１０倍を超すと、急激に逆回復電流が大きくなる。これは、正孔の注入が増加して蓄積キャリアが急増するためである。そのため、重なり箇所４の最高の濃度は、ｎ型半導体基板１００の濃度の１倍から１０倍の範囲がよい。
【００３７】
図１１は、この発明の第３実施例の半導体装置の要部断面図である。
図９との違いは、ｐ型不純物を注入深さＬp （イオンの平均飛程）でイオン注入し、その後、熱拡散して互いに横方向で重なるように形成される点である。アノード電極６にＡｌ−Ｓｉ膜を用い、アノード電極に接する横方向拡散領域の全接触に対する割合を８０％以上とし、表面の不純物濃度を低下させることで、図９より広い領域にｐ- 層を含むショットキー接合（エピタキシャル再結晶層の一部）が形成される。また、重なり箇所４の最高の濃度箇所７の濃度を、ｎ- ドリフト層１の濃度の１倍から１０倍とすることで、ｐ- 層を含むショットキー接合２４の効果と合わせて、逆回復特性の改善とリンギングが発生する電圧の低下を抑制することができる。
【００３８】
この場合も、漏れ電流不良率は大幅に低減し、従来型ｐｉｎダイオード並となる。
図１２は、この発明の第４実施例の半導体装置の要部断面図である。
図１１との違いは、イオン注入の深さＬp を深くし、表面層にｐ+ 層３ａが重ならない箇所が生じるようにする点である。この重ならない箇所はｎ- 層８である。アノード電極６にＡｌ−Ｓｉ膜を用い、アノード電極に接する横方向拡散領域の割合を８０％以上とし、さらに前記のｎ- 層８を加えた領域にも、Ａｌ−Ｓｉ膜の熱処理により、ｐ- 層を含むショットキー接合２４が形成されるため、図１１より広い範囲にｐ- 層を含むるショットキー接合２４が形成される。
【００３９】
また、重なり箇所４の最高の濃度箇所７の濃度を、ｎ- ドリフト層１の濃度の１倍以上で、１０倍以下とすることで、前記のショットキー接合の効果と合わせて、逆回復特性の一層の改善とリンギングが発生する電圧の低下を抑制することができる。
尚、ｎ- 層８の平面パターンはストライプでも円形や多角形の島状であっても構わない。
【００４０】
この場合も、漏れ電流不良率は大幅に低減し、従来型ｐｉｎダイオード並となる。
【００４１】
【発明の効果】
この発明により、漏れ電流の低下と、逆回復特性の改善とリンギング現象が起こる電圧の低下を防止することができる。
また、この半導体素子を用いることで、電気的損失および放射電磁ノイズの低い、環境問題を考慮したＩＧＢＴモジュール、ＩＰＭの提供が可能となる。
参考文献
[1] B.J.Baliga, "The Pinch Rectifier," IEEE Electron. Dev. Lett., ED-5, pp194, 1984.
[2] M. Mori, et. al., "A Novel Soft and Fast Recovery Diode (SFD) with Thin P-layer Formed by Al-Si Electrode," Proceedings of ISPSD'91, pp113-117, 1991.
[3] 特願2000-311442
[4] T. M. Reith and J. D. Schick, "The electrical effect on Schottky barrier diodes of Si crystallization from Al-Si metal films," Appl. Phys. Lett., 25, 9, pp524-526, 1974.
[5] S. M. Sze, Physics of Semiconductor Devices
【図面の簡単な説明】
【図１】この発明の第１実施例の半導体装置の要部断面図
【図２】図１のレジストの開口幅Ｗｐと、逆回復電流減少率ｄｉＲ／ｄｔおよび漏れ電流の特性の関係を示した図
【図３】図２のデータを得るための開口幅Ｗｐと全表面に対する開口部の割合と、これと裏腹になる横方向拡散領域の割合を示した図
【図４】隣り合う垂直拡散領域の間隔Ｗｓと漏れ電流不良率の関係を示す図
【図５】図１の半導体装置の要部工程断面図
【図６】図５に続く、図１の半導体装置の要部工程断面図
【図７】図６に続く、図１の半導体装置の要部工程断面図
【図８】図７に続く、図１の半導体装置の要部工程断面図
【図９】この発明の第２実施例の半導体装置の要部断面図
【図１０】図９の半導体装置で、重なり箇所の最高の濃度（アクセプタ濃度ＮA ) と逆回復電流の関係を示す図
【図１１】この発明の第３実施例の半導体装置の要部断面図
【図１２】この発明の第４実施例の半導体装置の要部断面図
【図１３】この発明の要点を説明する断面図
【図１４】横方向拡散した場合の半導体基板表面での濃度分布図
【図１５】熱処理温度とショットキーバイリア高さの関係を示す図
【図１６】図１３のＹ方向での電子エネルギー図
【図１７】従来型ｐｉｎダイオードの断面図
【図１８】特開平７−３７８９５号公報に開示された半導体装置の断面構造図
【図１９】特開平７−２３５６８３号公報に開示された半導体装置の断面構造図
【図２０】ＭＰＳダイオードの断面図
【図２１】ＳＦＤダイオードの断面図
【図２２】各構造の電子エネルギー図であり、（ａ）は図２０のＭＰＳダイオードのショットキー接合箇所の場合、（ｂ）は図２１のＳＦＤダイオードのｐ- 層を含むショットクー接合箇所の場合、（ｃ）は、図１９のｐｎ接合ダイオードのｐ層が接している場合の図
【符号の説明】
１    ｎ- ドリフト層
２    ｎカソード層
３    ｐアノード層
３ａ  ｐ層
３ｂ  横方向拡散領域
４    重なり箇所
５    カソード電極
６    アノード電極
７    最高の濃度箇所
８    ｎ- 層
１１    レジスト
１２    開口部
１３    イオン注入
１４    ｐ型不純物
２１    ｎ- シリコン基板
２２    ｐ層
２３    導電膜
２４    ｐ- 層を含むショットキー接合
１００    ｎ型半導体基板
Ｗ    マスク幅
Ｗｐ  開口幅
Ｗｓ  隣り合う垂直方向拡散領域の間隔
Ｌp   注入深さ（イオンの平均飛程）
Ｘj   垂直方向の拡散深さ
Ａ    横方向の拡散深さ
【図１】
0005077508.tif 000002
【図２】
0005077508.tif 000003
【図３】
0005077508.tif 000004
【図４】
0005077508.tif 000005
【図５】
0005077508.tif 000006
【図６】
0005077508.tif 000007
【図７】
0005077508.tif 000008
【図８】
0005077508.tif 000009
【図９】
0005077508.tif 000010
【図１０】
0005077508.tif 000011
【図１１】
0005077508.tif 000012
【図１２】
0005077508.tif 000013
【図１３】
0005077508.tif 000014
【図１４】
0005077508.tif 000015
【図１５】
0005077508.tif 000016
【図１６】
0005077508.tif 000017
【図１７】
0005077508.tif 000018
【図１８】
0005077508.tif 000019
【図１９】
0005077508.tif 000020
【図２０】
0005077508.tif 000021
【図２１】
0005077508.tif 000022
【図２２】
0005077508.tif 000023