(57)【特許請求の範囲】
【請求項１】
入力電圧を降圧して出力電圧を制御するシリーズレギュレータの出力端子とグランドとの間に直列接続される複数の論理回路ブロックと、
これら複数の論理回路ブロックにそれぞれ配置され、各ブロックの消費電力を調整する消費電力調整部と、
前記複数の論理回路ブロックのうち、最上段に配置されるもの以外について、電源端子の電位を監視する電位監視手段と、
この電位監視手段による各電位の監視結果に応じて、前記複数の論理回路ブロックの消費電力調整部にそれぞれ電力調整指令を与える制御手段とを備え、
前記制御手段は、前記複数の論理回路ブロックのうち、
最上段に配置されるものについては、その直下の論理回路ブロックの電源端子電位が基準値を超える場合には消費電力を増加させるように電力調整指令を与え、前記電位が前記基準値以下である場合には消費電力を減少させるように電力調整指令を与え、
前記最上段に配置されるもの以外については、当該論理回路ブロックの電源端子電位が基準値以下である場合には消費電力を増加させるように電力調整指令を与え、前記電位が基準値よりも高い場合は消費電力を減少させるように電力調整指令を与えることを特徴とする回路システム。
【請求項２】
前記電位監視手段は、
監視対象電位を選択する選択手段と、
この選択手段により選択された電位をＡ／Ｄ変換するＡ／Ｄ変換回路とを備えることを特徴とする請求項１記載の回路システム。
【請求項３】
前記Ａ／Ｄ変換回路によりＡ／Ｄ変換された電位データを保持するデータ保持手段を備えることを特徴とする請求項２記載の回路システム。
【請求項４】
前記消費電力調整部は、
対応する論理回路ブロックの動作クロックを、設定された周波数で発振出力するクロック発振回路と、
このクロック発振回路により発振出力される動作クロックの周波数を設定する周波数設定手段とを備え、前記制御手段により与えられる制御指令に応じて、前記周波数設定手段の設定値を変更するように構成されることを特徴とする請求項１乃至３の何れかに記載の回路システム。
【請求項５】
前記消費電力調整部は、
対応する論理回路ブロックの動作クロックに同期してロジック動作する複数のダミー回路部と、
これら複数のダミー回路部を動作させる数を決定する動作数決定手段とを備え、前記制御手段により与えられる制御指令に応じて、前記動作数決定手段の設定値を変更するように構成されることを特徴とする請求項１乃至３の何れかに記載の回路システム。
【請求項６】
前記ダミー回路部は、
動作クロックの供給を制御するクロックゲート回路と、
奇数個の論理反転ゲートを含んでループ状に構成されるクロック２分周回路とを備え、
前記クロックゲート回路を介して、前記クロック２分周回路に前記動作クロックを供給するように構成されることを特徴とする請求項５記載の回路システム。
【請求項７】
入力電圧を降圧して出力電圧を制御するシリーズレギュレータの出力端子とグランドとの間に、自身の消費電力を調整する消費電力調整部を備える複数の論理回路ブロックを直列に接続し、
前記複数の論理回路ブロックのうち、最上段に配置されるもの以外について、電源端子の電位を監視し、その監視結果に応じて前記複数の論理回路ブロックの消費電力調整部にそれぞれ消費電力調整指令を与えて、各論理回路ブロックの電源端子電位を制御する際に、
前記複数の論理回路ブロックのうち、最上段に配置されるものについては、その直下の論理回路ブロックの電源端子電位が基準値を超える場合には消費電力を増加させるように電力調整指令を与え、前記電位が前記基準値以下である場合には消費電力を減少させるように電力調整指令を与えると共に、
前記最上段に配置されるもの以外については、当該論理回路ブロックの電源端子電位が基準値以下である場合には消費電力を増加させるように電力調整指令を与え、前記電位が基準値よりも高い場合は消費電力を減少させるように電力調整指令を与えることを特徴とする回路システムの電源電圧制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電源の電圧を降圧して出力電源の電圧を制御するシリーズレギュレータにより電源が供給されて動作する複数の論理回路ブロックを備えてなる回路システム及び回路システムの電源電圧制御方法に関する。
【背景技術】
【０００２】
入力電源を降圧して出力電源の電圧を制御するシリーズレギュレータにおいては、入力電源電圧と出力電源電圧との差が小さくなるほど効率が良くなる。例えば特許文献１には、シリーズレギュレータの入力電源電圧を、レギュレータの制御ＩＣの動作電源電圧よりも低くなるように設定した構成が開示されている。
【特許文献１】特開２００１−２１６０３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１の構成では、シリーズレギュレータの入力電源として、例えばバッテリのように出力電圧が変更できないものを使用せざるを得ない場合は、スイッチング電源のような降圧手段を別途用意する必要があり、その分のコストアップが避けられないという問題がある。
本発明は上記事情に鑑みてなされたものであり、その目的は、シリーズレギュレータの入力電圧を変更できない場合でも、出力電圧との差を縮めて効率を向上できる回路システム，及び回路システムの電源電圧制御方法を提供することにある。
【課題を解決するための手段】
【０００４】
請求項１記載の回路システムによれば、シリーズレギュレータの出力端子とグランドとの間に複数の論理回路ブロックを直列に接続し、これらの論理回路ブロックに自身の消費電力を調整する消費電力調整部を配置しておく。そして、電位監視手段が、最上段に配置されるもの以外の論理回路ブロックについて電源端子電位を監視すると、制御手段は、その監視結果に応じて、各論理回路ブロックの消費電力調整部にそれぞれ消費電力調整指令を与える。
即ち、各論理回路ブロックの消費電力を調整することで、各ブロックの電源端子電位（動作電圧）が適切な値となるように調整できる。そして、各論理回路ブロックの動作電圧の総和がシリーズレギュレータの出力電圧となるので、論理回路ブロックの直列接続数を適宜設定すれば、レギュレータの入力電圧を調整することが困難な場合でも出力電圧との電位差を縮小して損失を低減し、効率を向上させることができる。
また、制御手段は、複数の論理回路ブロックのうち、最上段に配置されるものについては、その直下の論理回路ブロックの電源端子電位が基準値を超える場合に消費電力を増加させるように電力調整指令を与え、前記電位が前記基準値以下である場合は消費電力を減少させるように電力調整指令を与える。
そして、最上段に配置されるもの以外については、当該論理回路ブロックの電源端子電位が基準値以下である場合には消費電力を増加させるように電力調整指令を与え、前記電位が基準値よりも高い場合は消費電力を減少させるように電力調整指令を与える。したがって、多段直列接続されている複数の論理回路ブロックの電源端子電位を、それぞれの接続位置に応じて適切に調整できる。
【０００５】
請求項２記載の回路システムによれば、電位監視手段は、選択手段により選択された監視対象電位をＡ／Ｄ変換回路によりＡ／Ｄ変換するので、複数の論理回路ブロックの電源端子電位を、１つのＡ／Ｄ変換回路によってデータ化することができる。
【０００６】
請求項３記載の回路システムによれば、Ａ／Ｄ変換回路によりＡ／Ｄ変換された電位データをデータ保持手段が保持するので、論理回路ブロックの数が多い場合でも、制御手段は、保持された各電位データを並行して評価することができる。
【０００８】
請求項４記載の回路システムによれば、消費電力調整部は、制御手段により与えられる制御指令に応じて周波数設定手段の設定値を変更し、クロック発振回路により発振出力される動作クロックの周波数を設定するので、動作クロックの周波数を増減させることで、論理回路ブロックの消費電力を調整できる。
【０００９】
請求項５記載の回路システムによれば、消費電力調整部は、制御手段により与えられる制御指令に応じて動作数決定手段の設定値を変更し、複数のダミー回路部を動作させる数を決定するので、ロジック動作するダミー回路部の数を増減させて論理回路ブロックの消費電力を調整できる。
【００１０】
請求項６記載の回路システムによれば、ダミー回路部は、クロックゲート回路を介して、奇数個の論理反転ゲートを含んでループ状に構成されるクロック２分周回路に動作クロックを供給することで、その動作クロックに同期して論理レベルを順次反転させるようにロジック動作させ、電力を消費させることができる。
【発明を実施するための最良の形態】
【００１１】
（第１実施例）
以下、本発明の第１実施例について図１乃至図５を参照して説明する。図１は、回路システムの全体構成を示すものである。シリーズ電源（シリーズレギュレータ）１は、例えば電圧が１２Ｖ程度のバッテリ電源ＶＢを降圧した電源を生成出力するもので、その電源出力端子とグランドとの間には、３つの回路ブロック（論理回路ブロック）２Ａ，２Ｂ，２Ｃが直列に接続されている。これらの回路ブロック２Ａ，２Ｂ，２Ｃの適正動作電圧は、例えば３．３Ｖ程度に設定されており、この場合、シリーズ電源１の出力電圧は、３．３Ｖ×３＝９．９Ｖとなるように設定する。
【００１２】
回路ブロック２は、論理回路部３と、消費電力調整部４とで構成されている。論理回路部３は、回路ブロック２に要求される本来の機能を論理回路により実現するように構成されている部分であり、消費電力調整部４は、上記の機能に関与せず、回路ブロック２の消費電力を調整するために構成されている部分である。
回路ブロック２Ｂ，２Ｃの電源端子は、センサ部（電位監視手段）５に接続されており、センサ部５は、回路ブロック２Ｂ，２Ｃの電源端子電位（Ｘ），（Ｙ）をＡ／Ｄ変換したデータを制御部（制御手段）６に出力するようになっている。制御部６は、与えられる電源端子電位（Ｘ），（Ｙ）のデータに応じて、各回路ブロック２Ａ，２Ｂ，２Ｃの消費電力調整部４Ａ，４Ｂ，４Ｃに消費電力指示（電力調整指令）を出力するようになっている。
【００１３】
図２は、センサ部５の内部構成を示す。センサ部５は、セレクタ（選択手段）７，Ａ／Ｄ変換部（Ａ／Ｄ変換回路）８，電位データ保持回路（データ保持手段）９Ｘ，９Ｙで構成されている。セレクタ７は、Ａ／Ｄ変換対象とするアナログ電圧を電源端子電位（Ｘ），（Ｙ）の何れにするか選択し、Ａ／Ｄ変換部８は、セレクタ７により選択された電圧をＡ／Ｄ変換したデータを電位データ保持回路９Ｘ，９Ｙに出力する。電位データ保持回路９はデータラッチで構成され、保持回路９により保持されたデータが制御部６に出力される。尚、セレクタ７における入力選択，Ａ／Ｄ変換部８のＡ／Ｄ変換制御，電位データ保持回路９Ｘ，９Ｙのラッチ制御は、何れも制御部６によって行われる。
【００１４】
図３（ａ）は、回路ブロック２を構成する消費電力調整部４の構成を機能ブロックで示すものである。消費電力調整部４は、クロック生成回路（クロック発振回路）１１，周波数保持回路（周波数設定手段）１２，周波数更新回路（周波数設定手段）１３で構成されている。クロック生成回路１１は、周波数保持回路１２を介して与えられる周波数指令に応じて、生成出力するクロック信号の発振周波数が変更可能に構成されており、そのクロック信号は、論理回路部３に供給されるシステムクロックとなる。周波数保持回路１２の出力データは周波数更新回路１３に与えられており、周波数更新回路１３は、制御部６より与えられる消費電力指示に応じて、周波数保持回路１２に出力するデータ値をｄｆだけ増減させるようになっている。
【００１５】
図３（ｂ）は、消費電力調整部４の構成例をより具体的に示すものである。クロック生成回路１１は、ＰＬＬ（Phase Locked Loop）回路１１Ａとして構成されており、図示しない発振回路より与えられる基準クロック信号の周波数を、周波数保持回路１２に対応する逓倍数保持回路１２Ａより与えられる逓倍データに応じて逓倍するように発振動作を行う。尚、ＰＬＬ回路１１Ａは、アナログ方式，デジタル方式の何れであっても良い。
【００１６】
周波数更新回路１３は、逓倍数更新回路１３Ａとして、加算器１４，減算器１５，セレクタ１６で構成されている。加算器１４，減算器１５は、逓倍数保持回路１２Ａの出力データをそれぞれ＋１，−１してセレクタ１６に出力し、セレクタ１６は、消費電力指示に応じて加算器１４，減算器１５より出力されるデータの何れか一方を選択し、逓倍数保持回路１２Ａに出力する。
【００１７】
図４（ａ）は、制御部６の内部機能を示すブロック図である。制御部６は、比較部１６Ｘ，１６Ｙと、指示信号生成部１７とで構成されている。比較部１６Ｘ，１６Ｙは、センサ部５によってＡ／Ｄ変換された電源端子電位（Ｘ），（Ｙ）のデータを、基準値Ｘ，Ｙのデータと比較するマグニチュードコンパレータであり、それぞれ［電位（Ｘ）＞基準値Ｘ］，［電位（Ｙ）＞基準値Ｙ］の場合に、データ「１」を指示信号生成部１７に出力する。基準値Ｙは、回路ブロック２Ｃの動作電圧である３．３Ｖに設定し、基準値Ｘはその２倍の６．６Ｖに設定する。
そして、指示信号生成部１７は、比較部１６Ｘ，１６Ｙの出力結果に応じて、図中に示すロジックに基づき、各回路ブロック２Ａ〜２Ｃの消費電力調整部４Ａ〜４Ｃに、消費電力指示Ａ〜Ｃを出力する。
【００１８】
図４（ｂ）は、指示信号生成部１７の制御ロジックを、論理ゲートで示したものである。すなわち、回路ブロック２Ａ〜２Ｃのうち、最上段に位置する回路ブロック２Ａについては、比較部１６Ｘの出力結果をそのまま指令として出力すれば良く、中段に位置する回路ブロック２Ｂについては、比較部１６Ｘの出力結果をＮＯＴゲート１８により反転して出力する。そして、最下段に位置する回路ブロック２Ｃについては、比較部１６Ｙの出力結果をＮＯＴゲート１９により反転して出力すれば良い。
【００１９】
次に、本実施例の作用について図５も参照して説明する。図５は、制御部６を中心とする回路による一連の処理の流れを示すフローチャートである。制御部６は、センサ部５に各制御信号を与えることで、回路ブロック２Ｂ，２Ｃの電源端子電位（Ｘ），（Ｙ）をそれぞれＡ／Ｄ変換させて、そのデータを保持回路９Ｘ，９Ｙに保持させる（ステップＳ１）。
【００２０】
それから、電位（Ｘ）を基準値Ｘと比較し（ステップＳ３）、［電位（Ｘ）＞基準値Ｘ］であれば（ＹＥＳ）、回路ブロック２Ａの消費電力を増加させると共に、回路ブロック２Ｂの消費電力を減少させるように指示を与える（ステップＳ４，Ｓ５）。一方、［電位（Ｘ）≦基準値Ｘ］であれば（ＮＯ）その逆となり、回路ブロック２Ａの消費電力を減少させると共に、回路ブロック２Ｂの消費電力を増加させるように指示を与える（ステップＳ６，Ｓ７）。
【００２１】
続いて、制御部６は、電位（Ｙ）を基準値Ｙと比較し（ステップＳ８）、［電位（Ｙ）＞基準値Ｙ］であれば（ＹＥＳ）、回路ブロック２Ｃの消費電力を減少させるように指示を与え（ステップＳ９）、［電位（Ｙ）≦基準値Ｙ］であれば（ＮＯ）、回路ブロック２Ｃの消費電力を増加させるように指示を与える（ステップＳ１０）。これらの指示は、図４に示すものに一致する。
各回路ブロック２Ａ〜２Ｃに対して消費電力増加指令が与えられると、消費電力調整部４により出力されるクロック信号の周波数が上昇するため、論理回路部３における消費電力が増加し、消費電力減少指令が与えられれば、消費電力調整部４により出力されるクロック信号の周波数が低下して、論理回路部３における消費電力が減少するようになる。
【００２２】
制御部６が上記のようにして各回路ブロック２Ａ〜２Ｃの消費電力を調整することで、回路ブロック２Ｂ，２Ｃの電源端子電位がそれぞれ３．３Ｖ，６．６Ｖ付近となるように維持すれば、それらの電源端子−（各回路の）ＧＮＤ端子間電圧は略３．３Ｖとなるので、回路ブロック２Ａの電源端子−ＧＮＤ端子間電圧も３．３Ｖ付近となり、シリーズ電源１の出力電圧を略３等分した状態になる。
【００２３】
以上のように本実施例によれば、シリーズ電源１の出力端子とグランドとの間に複数の回路ブロック２Ａ〜２Ｃを直列に接続し、これらの回路ブロック２に自身の消費電力を調整する消費電力調整部４を配置しておく。そして、センサ部５を介して、最上段に配置される回路ブロック２Ａを除く、回路ブロック２Ｂ，２Ｃについて電源端子電位（Ｘ），（Ｙ）を監視すると、制御部６は、その監視結果に応じて各回路ブロック２Ａ〜２Ｃの消費電力調整部４Ａ〜４Ｃにそれぞれ消費電力調整指令Ａ〜Ｃを与えるようにした。
【００２４】
即ち、各回路ブロック２Ａ〜２Ｃの消費電力を調整すれば、各回路ブロック２の電源−ＧＮＤ端子間電圧（動作電圧）が適切な値となるよう調整でき、各回路ブロック２の動作電位の総和がシリーズ電源１の出力電圧となる。したがって、回路ブロック２の直列接続数を適宜設定すれば、シリーズ電源１の入力電源がバッテリなどであり入力電圧を調整することが困難な場合でも、出力電圧との電位差を縮小して損失を低減し、効率を向上させることができる。
【００２５】
そして、センサ部５は、セレクタ７により選択された監視対象電位をＡ／Ｄ変換部８によりＡ／Ｄ変換するので、複数の回路ブロック２Ｂ，２Ｃの電源端子電位（Ｘ），（Ｙ）を、１つのＡ／Ｄ変換部８によってデータ化できる。また、Ａ／Ｄ変換部８によりＡ／Ｄ変換された電位（Ｘ），（Ｙ）のデータを、データ保持回路９Ｘ，９Ｙによって保持するので、回路ブロック２の数が多い場合でも、制御部６は、保持された電位データを並行して評価することができる。
【００２６】
更に、制御部６は、最上段に配置される回路ブロック２Ａについては、その直下の回路ブロック２Ｂの電位（Ｘ）が基準値Ｘを超える場合は消費電力を増加させるように電力調整指令Ａを与え、電位（Ｘ）が基準値Ｘ以下である場合は消費電力を減少させるように電力調整指令Ａを与える。また、それ以外の回路ブロック２Ｂ，２Ｃについては、電位（Ｘ），（Ｙ）が対応する基準値Ｘ，Ｙ以下である場合は消費電力を増加させるように、電位（Ｘ），（Ｙ）が対応する基準値Ｘ，Ｙよりも高い場合は消費電力を減少させるように電力調整指令Ｂ，Ｃを与える。したがって、多段直列接続されている複数の回路ブロック２Ａ〜２Ｃの電源−ＧＮＤ端子間電圧を、それぞれの接続位置に応じて適切に調整できる。
【００２７】
加えて、消費電力調整部４は、制御部６により与えられる消費電力指令に応じて周波数設定回路１２の設定値を変更し、クロック生成回路１２により発振出力される動作クロックの周波数を設定するので、論理回路部３の動作クロック周波数を増減させることで、回路ブロック２の消費電力を調整できる。
【００２８】
（第２実施例）
図６及び図７は本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例のＡ／Ｄ変換回路２１は、第１実施例の消費電力調整部４を、消費電力調整部２２に置き換えたものである。
消費電力調整部２２は、論理回路部３とは別に、回路ブロック２の本来の機能に関与することなく電力を消費するための電力消費回路２３を備えている。電力消費回路２３は、ダミー回路（クロック２分周回路）２４及びクロックゲート回路２５からなるダミーブロック（ダミー回路部）２６を複数備えたものである。クロックゲート回路２５は、クロック生成回路２７が出力するクロック信号を、ダミー回路２４に供給又は阻止する回路である。尚、クロック生成回路２７は、論理回路部３にもクロック信号を供給する。
【００２９】
各ダミーブロック２６のクロックゲート回路２５に対しては、動作数決定回路（動作数決定手段）２８によってクロック供給許可信号が与えられる。動作数決定回路２８は、ダミーブロック数保持回路２９，ブロック数更新回路３０，デコード回路３１で構成され、デコード回路３１は、ダミーブロック数保持回路２９より与えられるダミーブロック２６の動作数データをデコードして、各ダミーブロック２６のクロックゲート回路２５にクロック供給許可信号を個別に出力する。ブロック数更新回路３０は、制御部６より与えられる消費電力指示に応じて、ダミーブロック数保持回路２９に設定保持させるダミーブロック２６の動作数データを増減（±１）させる。
【００３０】
図７は、図６に示す構成をより具体的に示すものである。ダミー回路２４は、Ｄフリップフロップ（Ｆ／Ｆ）３２と、奇数個，例えば９個のＮＯＴゲート３３とをループ状に接続してクロック２分周回路を構成している。フリップフロップ３２は、初段に配置され、最終段である９個目のＮＯＴゲート３３の出力端子が、フリップフロップ３２のＤ入力端子に接続されている。そして、フリップフロップ３２のクロック端子には、例えばＡＮＤゲートで構成されるクロックゲート回路２５を介してクロック信号が供給される。そして、１つのダミー回路２４には、フリップフロップ３２と９個のＮＯＴゲート３３との組みが２組配置されている。
【００３１】
クロック生成回路２７としては、第１実施例のクロック生成回路１１と同様にＰＬＬ回路２７Ａが使用されるが、この場合、逓倍数データは例えば固定値が与えられる。
ダミーブロック数更新回路３０は、第１実施例の逓倍数更新回路１３Ａと同様に、加算器３４，減算器３５，セレクタ３６で構成されている。加算器３４，減算器３５は、ダミーブロック数保持回路２９の出力データをそれぞれ＋１，−１してセレクタ３６に出力し、セレクタ３６は、消費電力指示に応じて加算器３４，減算器３５の何れか一方を選択すると、ダミーブロック数保持回路２９に出力する。
【００３２】
次に、第２実施例の作用について説明する。ダミー回路２４は、クロックゲート回路２５を介してクロック信号が供給されると、フリップフロップ３２がそのクロック信号の立ち上がりに同期して動作し、９個のＮＯＴゲート３３は、フリップフロップ３２のＱ出力端子の信号レベルを順次反転させる。
ＮＯＴゲート３３の接続段数が奇数であるから、フリップフロップ３２のＱ出力端子のレベルに応じて、Ｄ入力端子に定まるレベルはＱ出力端子の反転となる。したがって、ダミー回路２４では、クロック信号の立ち上がりに同期して（クロック信号周期の２倍周期で）、フリップフロップ３２のＱ出力端子レベルが順次反転することになり、それに伴い、各ＮＯＴゲート３３の入出力レベルも交互に反転するようにロジック動作する。
【００３３】
そして、動作数決定回路２８は、制御部６の消費電力指令に応じて、ダミーブロック２６の動作数を増減させて保持回路２９に与えると、デコード回路３１が、保持回路２９の設定データに応じて、各ダミーブロック２６のクロックゲート回路２５に供給許可信号（ハイレベル）を出力する。すなわち、ダミーブロック２６の動作数が増加すれば回路ブロック２の消費電力が増加し、動作数が減少すれば消費電力も減少する。
【００３４】
以上のように第２実施例によれば、消費電力調整部２２を、制御部６により与えられる消費電力指令に応じて動作数決定回路２８における設定値を変更し、複数のダミーブロック２６を動作させる数を決定する構成とするので、ロジック動作するダミーブロック２６の数を増減させて回路ブロック２の消費電力を調整できる。
そして、ダミーブロック２６は、クロックゲート回路２５を介して、奇数個のＮＯＴゲート３２を含んでループ状に構成されるダミー回路２４にクロック信号を供給することで、そのクロック信号に同期してダミー回路２４をロジック動作させ、信号レベルを順次反転させるように循環させて電力を消費させることができる。
【００３５】
（第３実施例）
図８は本発明の第３実施例を示すものであり、第１実施例と異なる部分について説明する。第１実施例は、回路ブロック２の直列接続数が「３」の場合を示したが、第３実施例は、その直列接続数を「４」以上も含む「ｎ」の場合に拡張した適用例を示す。すなわち、シリーズ電源１Ｎの電源出力端子とグランドとの間には、ｎ個の回路ブロック２（１，２，…ｎ−１，ｎ）が接続されている（但し、グランド側が「１」）。そして、センサ部５Ｎは、回路ブロック２（１），２（２），…２（ｎ−１）の電位Ｖ１，Ｖ２，…Ｖ（ｎ−１）を順次切り換えてＡ／Ｄ変換し、制御部６Ｎは、それらの電位Ｖ１，Ｖ２，…Ｖ（ｎ−１）を、対応する基準値と比較した結果に基づいて、各回路ブロック２の消費電力調整部４（図示せず）に消費電力指示１〜ｎを与える。
【００３６】
この場合、制御部６Ｎが、最上段に位置する回路ブロック２（ｎ）以外に対して出力する消費電力指示ｉ（ｉ＝１〜ｎ−１）は、以下のように決定される。
電位（Ｖｉ）≦基準値Ｖｉ    →    消費電力指示ｉをプラス（増加）
電位（Ｖｉ）＞基準値Ｖｉ    →    消費電力指示ｉをマイナス（減少）
また、制御部６Ｎが、最上段に位置する回路ブロック２（ｎ）に対して出力する消費電力指示ｎは、以下のように決定される。
電位（Ｖｎ−１）＞基準値Ｖｎ−１    →    消費電力指示ｎをプラス（増加）
電位（Ｖｎ−１）≦基準値Ｖｎ−１    →    消費電力指示ｎをマイナス（減少）
以上のように設定することで、直列接続段数ｎが「２」の場合や「４」以上の場合でも、本発明を同様に適用することができる。
【００３７】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
シリーズレギュレータの入力電圧並びに出力電圧、各回路ブロックの適正動作電圧は一例であり、適宜変更して実施例すれば良い。
電位監視手段は、アナログのコンパレータで構成しても良い。
第２実施例において、１つのダミー回路内に配置されるクロック２分周回路の数は、１つでも、３つ以上であっても良い。
シリーズレギュレータの入力電源は、バッテリに限ることはない。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１実施例であり、回路システムの全体構成を示す図
【図２】センサ部の内部構成を示す図
【図３】（ａ）は消費電力調整部の構成を機能ブロックで示す図、（ｂ）は同構成をより具体的に示す図
【図４】（ａ）は制御部の機能を示すブロック図、（ｂ）は指示信号生成部の制御ロジックを論理ゲートで示す図
【図５】制御部を中心とする回路による処理の流れを示すフローチャート
【図６】本発明の第２実施例を示す図３（ａ）相当図
【図７】図３（ｂ）相当図
【図８】本発明の第３実施例を示す図１相当図
【符号の説明】
【００３９】
図面中、１はシリーズ電源（シリーズレギュレータ）、２は回路ブロック（論理回路ブロック）、３は論理回路部、４は消費電力調整部、５はセンサ部（電位監視手段）、６は制御部（制御手段）、７はセレクタ（選択手段）、８はＡ／Ｄ変換部（Ａ／Ｄ変換回路）、９は電位データ保持回路（データ保持手段）、１１はクロック生成回路（クロック発振回路）、１２は周波数保持回路（周波数設定手段）、１３は周波数更新回路（周波数設定手段）、２２は消費電力調整部、２４はダミー回路（クロック２分周回路）、２５はクロックゲート回路、２６はダミーブロック（ダミー回路部）、２８は動作数決定回路（動作数決定手段）を示す。
【図１】
0005077069.tif 000002
【図２】
0005077069.tif 000003
【図３】
0005077069.tif 000004
【図４】
0005077069.tif 000005
【図５】
0005077069.tif 000006
【図６】
0005077069.tif 000007
【図７】
0005077069.tif 000008
【図８】
0005077069.tif 000009