(57)【特許請求の範囲】
【請求項１】
少なくとも１次巻線および２次巻線を備えたトランスと、
該トランスの１次巻線に直列接続された主スイッチ素子と、
前記トランスの２次巻線に対して直列接続されたチョークコイルと、
出力部に対して並列接続された平滑コンデンサと、
前記トランスの２次巻線に対して直列接続され、前記主スイッチ素子のオン・オフに同期してオン・オフする整流側同期整流素子と、
前記出力部に対して並列接続され、前記主スイッチ素子のオン・オフに同期して反転したタイミングでオン・オフすることで、前記チョークコイルの励磁エネルギーの放出経路を形成する転流側同期整流素子と、
前記主スイッチ素子のスイッチング制御を行うパルス信号発生回路と、
前記パルス信号発生回路が前記主スイッチ素子に対して出力するオンタイミング信号を、絶縁状態で２次側へ伝達するためのタイミング信号伝達手段と、
を備えた同期整流型ＤＣ−ＤＣコンバータにおいて、
前記転流側同期整流素子のゲート電圧が一定時間以上継続して所定の閾値より大きいことを検出する時定数回路を備えるとともに、当該時定数回路が定める時間の経過後の前記転流側同期整流素子のゲート−ソース間に蓄積された電荷の放電によって前記転流側同期整流素子をターンオフさせるターンオフ回路と、
前記ターンオフ回路の動作に同期して、前記整流側同期整流素子のゲートバイアス電圧を所定の閾値未満になるように制限するゲートバイアス電圧制限回路を設けたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記ゲートバイアス電圧制限回路は、前記整流側同期整流素子のゲート端子にソース端子が接続され、前記２次巻線の一端にドレイン端子が接続された第２のスイッチ素子を少なくとも備え、前記ターンオフ回路に同期して、前記第２のスイッチ素子のゲート−ソース間の電荷が放電される構成である請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記第２のスイッチ素子のゲート端子と、前記整流側同期整流素子のソース端子との間に、前記第２のスイッチ素子のゲート端子側がカソードとなるように定電圧ダイオードが接続され、該定電圧ダイオードのカソードには、定常動作時に前記転流側同期整流素子をターンオフさせる際の放電路が接続されている請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記ゲートバイアス電圧制限回路は、前記トランスの２次巻線の一端と、前記整流側同期整流素子のゲート端子との間に接続された第１のコンデンサと、前記整流側同期整流素子のゲート端子と前記第１のコンデンサの接続点と、前記ターンオフ回路との間に接続された第３のダイオードと、前記第３のダイオードのカソードと、前記整流側同期整流素子のソース端子との間に接続された第２のコンデンサと、を少なくとも備えたことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記時定数回路は、前記転流側同期整流素子のゲート端子とソース端子との間に接続され、かつ前記転流側同期整流素子のゲート端子とソース端子との間の導通をオン・オフする第３のスイッチ素子の制御端子に前記時定数回路を接続した請求項１〜４のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記時定数回路は、少なくとも１つの抵抗および少なくとも１つのコンデンサからなるＣＲ時定数回路であって、前記少なくとも１つの抵抗および少なくとも１つのコンデンサのいずれかの接続点が、前記第３のスイッチ素子の制御端子に接続されている請求項５に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記ＣＲ時定数回路の前記抵抗と前記コンデンサとの接続点と、前記転流側同期整流素子のゲート端子との間に、逆流防止ダイオードが前記転流側同期整流素子のゲート端子側をカソードとして接続されている請求項６に記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記トランスは補助巻線を備え、該補助巻線の一端は前記転流側同期整流素子のゲート端子に接続され、他端は第１のスイッチ素子を介して前記転流側同期整流素子のソース端子に接続されていて、該第１のスイッチ素子の制御端子に前記タイミング信号伝達手段からの信号が印加されるように構成されている請求項１〜７のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記タイミング信号伝達手段は、前記パルス信号発生回路から出力されるパルス信号を２次側に伝達するパルストランスである請求項１〜８のいずれかに記載の同期整流型ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、トランスの１次巻線に主スイッチ素子を接続し、トランスの２次巻線に整流スイッチ素子と転流スイッチ素子とを備えてなる同期整流型ＤＣ−ＤＣコンバータに関するものである。
【背景技術】
【０００２】
例えば光ファイバーの送受信装置や携帯電話の基地局、ＰＣサーバといった情報通信機器用の電源装置においては、通常、複数の負荷が稼動しているため、装置全体として見た時の負荷変動が大きく、しかも負荷が急変した場合でも高い応答性が求められる。そのため、フォトカプラを用いたフィードバック制御では、出力電圧の安定性や応答性に問題があった。
【０００３】
また、特に情報通信機器の電源では、近年消費電力低減のために電源電圧は低下する一方で、電流は一時的に１０〜３０Ａ程度を必要とするという特殊な要求がなされている。
【０００４】
フォワード型の同期整流型ＤＣ−ＤＣコンバータは上記の要求に適するコンバータの一つであり、従来、例えば特許文献１が開示されている。
ここで、特許文献１に示されている同期整流型ＤＣ−ＤＣコンバータの構成を図１を基に説明する。
【０００５】
図１に示す回路では、一般的に「自己駆動型」と呼ばれる同期整流回路を構成している。「自己駆動型」の同期整流回路は、トランスに励起される電圧によって、直接同期整流素子のオン／オフがなされる回路である。
【０００６】
図１において、１次側のスイッチ素子４がオンの時にトランス５の２次側に上方向の電圧が励起され、その励起電圧によって整流側同期整流素子６がオンする。１次側のスイッチ素子４がオフすると、トランス５の２次側に下方向の電圧が励起され、これがダイオード８を通って転流側同期整流素子７に印加されて転流側同期整流素子７がオンする。（同時に整流側同期整流素子６はオフする。）
このようにして、トランス５に励起される電圧で直接同期整流素子をオン／オフさせる。
【特許文献１】特開２００５−８０３４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前述のように、図１においてトランス５に励起される電圧を直接同期整流素子のオン／オフに使う自己駆動型では次のような大きな問題がある。
【０００８】
このような構成のＤＣ−ＤＣコンバータの総合出力電流容量を大きくするために、共通の負荷に対して複数のＤＣ−ＤＣコンバータを並列接続した場合に、図１に示したコンバータ自体が停止している時、すなわち１次側のスイッチ素子４が定常的にオフ状態である時に、他のコンバータから出力された電圧が出力端子２５から逆に入力される。その状態では、出力端子２５→インダクタ２０→整流側同期整流素子６のゲートというルートで電圧が印加され、整流側同期整流素子６がオンしてしまい、１次側は動作していないにもかかわらず２次側だけで勝手に自励発振（自由共振）を始める、という現象が生じる。
【０００９】
上記自励発振が起こると、必要に応じて１次側のスイッチ素子４をオンさせて電源装置を起動しようとしても、２次側が既に共振しているため、正常に起動しないといった不具合が生じる。
【００１０】
また、自励発振によって、整流側同期整流素子のゲート，ドレイン、および主スイッチ素子のドレインに対して過電圧が印加されてコンバータが破壊するおそれが生じる。
【００１１】
そこで、この発明の目的は、１次側の動作を停止させた際に、出力端子から入力される外部電圧等による自励発振動作を抑止して回路の破壊を防止し、１次側の起動時および起動後に正常に動作する同期整流型ＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１２】
前記課題を解消するために、この発明は、１次側の動作を停止させた際に、転流側同期整流素子のオフと同時に、整流側同期整流素子も強制的にオフさせることで、出力端子から入力される外部電圧等による自励発振を防止する。
【００１３】
［１］具体的には、少なくとも１次巻線（ｎ１）および２次巻線（ｎ２）を備えたトランス（Ｔ１）と、
該トランス（Ｔ１）の１次巻線（ｎ１）に直列接続された主スイッチ素子（Ｑ１）と、
前記トランス（Ｔ１）の２次巻線（ｎ２）に対して直列接続されたチョークコイル（Ｌ１）と、
出力部に対して並列接続された平滑コンデンサ（Ｃ２）と、
前記トランス（Ｔ１）の２次巻線（ｎ２）に対して直列接続され、前記主スイッチ素子（Ｑ１）のオン・オフに同期してオン・オフする整流側同期整流素子（Ｑ２）と、
前記出力部に対して並列接続され、前記主スイッチ素子（Ｑ１）のオン・オフに同期して反転したタイミングでオン・オフすることで、前記チョークコイル（Ｌ１）の励磁エネルギーの放出経路を形成する転流側同期整流素子（Ｑ３）と、
前記主スイッチ素子（Ｑ１）のスイッチング制御を行うパルス信号発生回路（３１）と、
前記パルス信号発生回路（３１）が前記主スイッチ素子（Ｑ１）に対して出力するオンタイミング信号を、絶縁状態で２次側へ伝達するためのタイミング信号伝達手段と、
を備えた同期整流型ＤＣ−ＤＣコンバータにおいて、
前記転流側同期整流素子（Ｑ３）のゲート電圧が一定時間以上継続して所定の閾値より大きいことを検出する時定数回路を備えるとともに、当該時定数回路が定める時間の経過後の前記転流側同期整流素子（Ｑ３）のゲート−ソース間に蓄積された電荷の放電によって前記転流側同期整流素子（Ｑ３）をターンオフさせるターンオフ回路と、
前記ターンオフ回路の動作に同期して、前記整流側同期整流素子（Ｑ２）のゲートバイアス電圧を所定の閾値未満になるように制限するゲートバイアス電圧制限回路を設けたことを特徴とする。
【００１４】
この構成により、自己駆動型同期整流回路を備えたフォワード型ＤＣ−ＤＣコンバータでありながら、コンバータ停止後に出力端子から印加される電圧によって２次側回路が自励発振するのを防止できる。
【００１５】
［２］また、前記ゲートバイアス電圧制限回路は、前記整流側同期整流素子（Ｑ２）のゲート端子にソース端子が接続され、前記２次巻線（ｎ２）の一端にドレイン端子が接続された第２のスイッチ素子（Ｑ６）を少なくとも備え、前記ターンオフ回路に同期して、前記第２のスイッチ素子（Ｑ６）のゲート−ソース間の電荷が放電される構成とする。
【００１６】
［３］また、前記第２のスイッチ素子（Ｑ６）のゲート端子と、前記整流側同期整流素子（Ｑ２）のソース端子との間に、前記第２のスイッチ素子（Ｑ６）のゲート端子側がカソードとなるように定電圧ダイオード（ＺＤ１）が接続され、該定電圧ダイオード（ＺＤ１）のカソードには、定常動作時に前記転流側同期整流素子（Ｑ３）をターンオフさせる際の放電路が接続されている構成とする。
【００１７】
この構成により、第２のスイッチ素子（Ｑ６）のゲート電圧が上記定電圧ダイオード（ＺＤ１）によってクランプされることによって、第２のスイッチ素子（Ｑ６）のドレイン−ソース間にかかる電圧を一定にすることができ、入力電圧の増大による過電圧や、トランスのリーケージインダクタンスによるスパイク電圧から、整流側同期整流素子（Ｑ２）のゲートを保護（破壊防止）できる。
【００１８】
［４］また、前記ゲートバイアス電圧制限回路は、前記トランス（Ｔ１）の２次巻線（ｎ２）の一端と、前記整流側同期整流素子（Ｑ２）のゲート端子との間に接続された第１のコンデンサ（Ｃ５）と、前記整流側同期整流素子（Ｑ２）のゲート端子と前記第１のコンデンサ（Ｃ５）の接続点と、前記ターンオフ回路との間に接続された第３のダイオード（Ｄ５）と、前記第３のダイオード（Ｄ５）のカソードと、前記整流側同期整流素子（Ｑ２）のソース端子との間に接続された第２のコンデンサ（Ｃ４）と、を少なくとも備える。
【００１９】
この構成により、１次側の動作停止時に整流側同期整流素子（Ｑ２）を確実にオフ状態に保つことができる。しかも、トランス（Ｔ１）の２次巻線（ｎ２）の一端と整流側同期整流素子（Ｑ２）のゲート端子との間にコンデンサ（Ｃ５）を接続したことにより、トランス（Ｔ１）の２次コイル（ｎ２）に発生する電圧が、整流側同期整流素子（Ｑ２）の最適なゲート駆動電圧より高い場合、コンデンサ（Ｃ５）と整流側同期整流素子（Ｑ２）の入力容量との容量比を、ゲート駆動電圧が最適値になるように調整すると、コンデンサ直列接続によって容量が等価的に低減し、整流側同期整流素子（Ｑ２）の駆動損失を低減できる、という効果を奏する。
【００２０】
［５］また、前記時定数回路は、前記転流側同期整流素子（Ｑ３）のゲート端子とソース端子との間に接続され、かつ前記転流側同期整流素子（Ｑ３）のゲート端子とソース端子との間の導通をオン・オフする第３のスイッチ素子（Ｑ５）の制御端子に前記時定数回路を接続する。
【００２１】
［６］また、前記時定数回路は、少なくとも１つの抵抗および少なくとも１つのコンデンサからなるＣＲ時定数回路であって、前記少なくとも１つの抵抗および少なくとも１つのコンデンサのいずれかの接続点が、第３のスイッチ素子（Ｑ５）の制御端子に接続されたものとする。
【００２２】
この［５］［６］の構成により、定常動作時には時定数動作しないため、定常動作時における無駄な電力消費がなく、回路効率が向上する。
【００２３】
［７］また、前記ＣＲ時定数回路の前記抵抗と前記コンデンサとの接続点と、前記転流側同期整流素子（Ｑ３）のゲート端子との間に、逆流防止ダイオード（Ｄ３）を前記転流側同期整流素子（Ｑ３）のゲート端子側をカソードにして接続する。
【００２４】
この構成により、転流側同期整流素子（Ｑ３）のゲート・ソース間電荷の充電時に時定数回路のコンデンサの電荷が放電され、常に安定した時定数動作が行われる。
【００２５】
［８］また、前記トランス（Ｔ１）は補助巻線（ｎ３）を備え、該補助巻線（ｎ３）の一端は前記転流側同期整流素子（Ｑ３）のゲート端子に接続され、他端は第１のスイッチ素子（Ｑ４）を介して前記転流側同期整流素子（Ｑ３）のソース端子に接続されていて、該第１のスイッチ素子（Ｑ４）の制御端子に前記タイミング信号伝達手段からの信号が印加されるように構成されている。
【００２６】
この構成により、転流側同期整流器がほぼ最適なタイミングでオンオフ駆動される事で、高効率な電力変換動作が可能になる、という特有の効果を奏する。すなわち、転流側同期整流器のオフタイミングが早すぎる事で寄生ダイオードが導通して導通損失が増加する事や、転流側同期整流器のオフタイミングが遅すぎる事で短絡電流が流れる動作が回避できる。
【００２７】
［９］また、前記タイミング信号伝達手段は、前記パルス信号発生回路（３１）から出力されるパルス信号を２次側に伝達するパルストランスとする。
【００２８】
この構成により、小型で低コストな同期整流型ＤＣ−ＤＣコンバータが構成できる。
【発明の効果】
【００２９】
自己駆動型の同期整流素子を用いたフォワードコンバータにおいて、１次側の動作を停止させた際に、転流側同期整流素子のオフと同時に、整流側同期整流素子も強制的にオフさせることで、出力端子から入力される外部電圧等による自由共振を防止することができる。
【発明を実施するための最良の形態】
【００３０】
《第１の実施形態》
図２は第１の実施形態に係る同期整流型ＤＣ−ＤＣコンバータの回路図である。また図３はその各部の電圧波形図である。
【００３１】
図２において、この同期整流型ＤＣ−ＤＣコンバータ１０１は、トランスＴ１の１次巻線ｎ１に主スイッチ素子Ｑ１を直列に接続し、この直列回路に入力端子（＋Ｖｉｎ・−Ｖｉｎ）から入力される電圧を印加するように構成し、入力端子（＋Ｖｉｎ・−Ｖｉｎ）の間にコンデンサＣ１を接続している。第１のトランスＴ１の２次巻線ｎ２に、主スイッチ素子Ｑ１のオン・オフに同期してオン・オフする整流側同期整流素子Ｑ２、およびＱ１のオン・オフに同期してオフ・オンする転流側同期整流素子Ｑ３、チョークコイルＬ１および平滑コンデンサＣ２を含む同期整流回路を接続している。
【００３２】
第１のトランスＴ１の補助巻線ｎ３の一端は主スイッチ素子Ｑ１のオンタイミングで瞬間的にオンする第１のスイッチ素子Ｑ４を介して転流側同期整流素子Ｑ３の低圧側端子に接続し、他端は転流側同期整流素子Ｑ３の制御端子に接続している。
【００３３】
転流側同期整流素子Ｑ３の制御端子には第１のダイオードＤ４のアノードを接続し、この第１のダイオードＤ４のカソードと低圧端子との間に、電圧印加から一定時間後に導通する、時定数回路ＴＣを有するターンオフ回路ＳＷを設けている。
【００３４】
パルストランスである第２のトランスＴ２の２次巻線の一端は転流側同期整流素子Ｑ３の低圧側端子に接続し、他端は第１のスイッチ素子Ｑ４の制御端子に接続している。
【００３５】
整流側同期整流素子Ｑ２の制御端子には、整流側同期整流素子Ｑ２の制御端子の電位を一定電位にクランプする、第２のスイッチ素子Ｑ６を含むクランプ回路ＣＣを接続している。
【００３６】
第２のスイッチ素子Ｑ６の制御端子とターンオフ回路ＳＷとの間には、第２のスイッチ素子Ｑ６の制御端子に蓄積された電荷を放電する放電路としてのダイオードＤ５を設けている。
【００３７】
パルス信号発生回路３１は、主スイッチ駆動信号出力端子ＯＵＴ、フィードバック端子ＦＢ、グランド端子ＧＮＤを備え、第２のトランスＴ２の１次巻線を介して主スイッチ素子Ｑ１のゲートに対して駆動パルスを与える。この例では、第２のトランスＴ２の１次巻線にはリセットダイオードＤ１を接続していて、第２のトランスＴ２の２次巻線に、Ｑ１のオンの立ち上がりタイミングにのみパルスが発生するように構成している。
【００３８】
パルス信号発生回路３１は、出力端子（＋Ｖｏｕｔ・−Ｖｏｕｔ）間に接続した抵抗Ｒ３，Ｒ４からなる分圧回路の出力電圧を検出して、出力電圧が所定値を保つように主スイッチ素子Ｑ１のゲートに与えるパルス信号のオンデューティ比を制御する。
【００３９】
上記時定数回路ＴＣは抵抗Ｒ１，Ｒ２，コンデンサＣ３からなり、ターンオフ回路ＳＷはこの時定数回路ＴＣ、第３のスイッチ素子Ｑ５、およびダイオードＤ３から構成している。
【００４０】
上記クランプ回路ＣＣは、抵抗Ｒ５、ツェナーダイオードＺＤ１、コンデンサＣ４、および第２のスイッチ素子Ｑ６によって構成していて、整流側同期整流素子Ｑ２のゲート電圧をクランプする。
【００４１】
図２に示した同期整流型ＤＣ−ＤＣコンバータの動作は次のとおりである。
先ず、定常動作では、＋Ｖｉｎと−Ｖｉｎとの間に直流電力が入力され、入力フィルタのコンデンサＣ１で平滑される。主スイッチ素子Ｑ１はパルス信号発生回路３１のＯＵＴ端子から出力される方形波信号でスイッチングされ、前記直流電力を交流電力に変換する。前記交流電力は第１のトランスＴ１の１次巻線ｎ１から２次巻線ｎ２に伝送され、整流側同期整流素子Ｑ２と転流側同期整流素子Ｑ３で整流され、チョークコイルＬ１とコンデンサＣ２の出力フィルタで平滑されて、直流電力として＋Ｖｏｕｔと−Ｖｏｕｔ間から出力される。
【００４２】
出力電圧は抵抗Ｒ３，Ｒ４で分圧されてパルス信号発生回路３１のＦＢ端子に入力されてフィードバックされ、パルス信号発生回路３１がフィードバックに基づいて方形波信号をＰＷＭ制御してコンバータの出力電圧を安定化する。パルス信号発生回路３１のＯＵＴ端子から出力する方形波信号を、第２のトランスＴ２の１次巻線を経由して主スイッチ素子Ｑ１のゲートに加えると、第２のトランスＴ２の１次巻線には主スイッチ素子のオンタイミングとほぼ同期したパルス信号が形成され、第２のトランスＴ２で１次側から２次側へ伝送される。整流側同期整流素子Ｑ２は、第１のトランスＴ１に誘起される電圧の変化を利用してゲートを充放電する自己駆動型の回路を構成していて、Ｑ２のゲートに対して直列にＱ６を接続している。
【００４３】
定常動作におけるＱ６のゲート電圧は、第１のトランスの補助巻線ｎ３に誘起されるリセット電圧が、ダイオードＤ４、抵抗Ｒ５を通して充電され、コンデンサＣ４の平滑作用でツェナーダイオードＺＤ１のツェナー電圧となり、ほぼ安定している。ツェナーダイオードＺＤ１のツェナー電圧をＶｚ、Ｑ６のスレショルド電圧をＶｇｓとすると、整流側同期整流素子Ｑ２のゲート駆動電圧は、（Ｖｚ−Ｖｇｓ）でクランプされる。
【００４４】
転流側同期整流素子Ｑ３のゲートは、主スイッチ素子Ｑ１のオフ直後に第１のトランスＴ１の補助巻線ｎ３に生じるリセット電圧によって充電され、主スイッチ素子Ｑ１のオンタイミングに第２のトランスＴ２のパルス信号を第１のスイッチ素子Ｑ４へ印加することで放電される。これにより、転流側同期整流素子Ｑ３は主スイッチ素子Ｑ１に対してほぼ反転して駆動される。
【００４５】
入力電圧が低下すると、または外部から停止信号が入力されると、図３（ａ）に示すように、主スイッチ素子Ｑ１のスイッチング動作が停止する。主スイッチ素子Ｑ１が停止すると、図３（ｅ）に示すように、第１のスイッチ素子Ｑ４に対するパルス信号もなくなる。
【００４６】
図３（ｃ）に示すように、主スイッチ素子Ｑ１のスイッチング動作停止の直後にトランスＴ１の補助巻線ｎ３に生じたリセット電圧で転流側同期整流素子Ｑ３のゲートが充電されてオン状態になる。時定数回路ＴＣの時定数（ｔ４〜ｔ６）は、定常動作におけるオフ期間（ｔ２〜ｔ３、ｔ４〜ｔ５）より長く設定しているので、定常動作では第３のスイッチ素子Ｑ５はオフ状態を維持するが、スイッチング動作が停止すると、前記オフ期間より長い期間、転流側同期整流素子Ｑ３のオン状態が継続するので、図３（ｆ）に示すように、第３のスイッチ素子Ｑ５のＢ−Ｅ間電圧がｔ６でスレショルド電圧に到達してターンオンする。
【００４７】
図３（ｇ）に示すように、第３のスイッチ素子Ｑ５がターンオンすると、ダイオードＤ４を介して転流側同期整流素子Ｑ３のゲート蓄積電荷が放電すると共に、ダイオードＤ５を介してコンデンサＣ４の蓄積電荷も放電し、転流側同期整流素子Ｑ３のゲートと第２のスイッチ素子Ｑ６のゲートがほぼ等しい電圧で低下する。
【００４８】
転流側同期整流素子Ｑ３のゲート電圧が低下して、ｔ７でスレショルド電圧Ｖｇｓになると、転流側同期整流素子Ｑ３がターンオフする。転流側同期整流素子Ｑ３のゲート電圧がＶｇｓに低下した瞬間、第２のスイッチ素子Ｑ６のゲート電圧もほぼ同じＶｇｓになる。
【００４９】
上記ターンオフ回路ＳＷの作用により転流側同期整流素子Ｑ３がターンオフすると、図３（ｄ）に示すように、チョークコイルＬ１の蓄積エネルギーによって、第１のトランスＴ１に主スイッチ素子Ｑ１のオン期間と同じ極性の電圧が誘起されるが、第２のスイッチ素子Ｑ６のクランプ作用によって、整流側同期整流素子Ｑ２のスレショルド電圧に到達せず、Ｑ２はターンオンしない。
【００５０】
Ｑ３のゲート電圧が第２のスイッチ素子Ｑ６のスレショルド電圧Ｖｇｓまで低下した瞬間、整流側同期整流素子Ｑ２のゲート電圧は（Ｑ３のＶｇｓ−Ｑ６のＶｇｓ）にクランプされる。
【００５１】
前述のように、ターンオフ回路ＳＷの作動時に、転流側同期整流素子Ｑ３のゲートと共にゲート電圧が低減された第２のスイッチ素子Ｑ６のクランプ作用によって整流側同期整流素子Ｑ２のゲートの充電が妨げられるので自励発振を未然に防止できる。
【００５２】
ターンオフ回路ＳＷによる転流側同期整流素子Ｑ３ターンオフの瞬間、第１のトランスＴ１の２次巻線ｎ２の電圧変化が第２のスイッチ素子Ｑ６の帰還容量を通してＱ６のゲートにも誘起されるが、コンデンサＣ４の存在によってゲートの電圧変化を問題ないレベルに抑制できる。
【００５３】
さらに、スイッチング動作停止時には第１のトランスＴ１の補助巻線ｎ３に電圧は誘起されず、転流側同期整流素子Ｑ３のゲートが充電されないので、転流側同期整流素子Ｑ３のオフ状態が維持される。このときコンデンサＣ４の両端電圧はゼロボルトなので、第２のスイッチ素子Ｑ６が整流側同期整流素子Ｑ２のゲート充電を妨げ、整流側同期整流素子Ｑ２もオフ状態を維持する。
【００５４】
《第２の実施形態》
図４は第２の実施形態に係る同期整流型ＤＣ−ＤＣコンバータの回路図である。
図４において、この同期整流型ＤＣ−ＤＣコンバータ１０２は、トランスＴ１の１次巻線ｎ１に主スイッチ素子Ｑ１を直列に接続し、この直列回路に入力端子（＋Ｖｉｎ・−Ｖｉｎ）から入力される電圧を印加するように構成し、入力端子（＋Ｖｉｎ・−Ｖｉｎ）の間にコンデンサＣ１を接続している。第１のトランスＴ１の２次巻線ｎ２に、主スイッチ素子Ｑ１のオン・オフに同期してオン・オフする整流側同期整流素子Ｑ２、およびＱ１のオン・オフに同期してオフ・オンする転流側同期整流素子Ｑ３、チョークコイルＬ１および平滑コンデンサＣ２を含む同期整流回路を接続している。
【００５５】
図４に示すように、第１のトランスＴ１の補助巻線ｎ３の一端を、主スイッチ素子Ｑ１のオンタイミングで瞬間的にオンする第１のスイッチ素子Ｑ４を介して、転流側同期整流素子Ｑ３の低圧側端子に接続し、他端を転流側同期整流素子Ｑ３の制御端子に接続している。
ターンオフ回路ＳＷの構成については図２に示した第１の実施形態の場合と同様である。
【００５６】
この第２の実施形態に係る同期整流型ＤＣ−ＤＣコンバータ１０２の電力変換動作は第１の実施形態で示した同期整流型ＤＣ−ＤＣコンバータ１０１の電力変換動作と同じである。この同期整流型ＤＣ−ＤＣコンバータ１０２では、第１のトランスＴ１の２次巻線ｎ２の誘起電圧をコンデンサＣ５を介して整流側同期整流素子Ｑ２のゲートに加えている。
【００５７】
転流側同期整流素子Ｑ３のゲートは、主スイッチ素子Ｑ１のオフ直後に第１のトランスＴ１の補助巻線ｎ３に生じるリセット電圧によって充電され、主スイッチ素子Ｑ１のオンタイミングに、パルストランスである第２のトランスＴ２のパルス信号をスイッチ素子Ｑ４に印加することで放電され、転流側同期整流素子Ｑ３は主スイッチ素子Ｑ１とほぼ反転して駆動される。
【００５８】
もし、入力電圧が低下すると、または外部から停止信号が入力されると、主スイッチ素子Ｑ１のスイッチング動作が停止する。主スイッチ素子Ｑ１が停止すると、前記パルス信号もなくなる。主スイッチ素子Ｑ１のスイッチング動作停止の直後にトランスＴ１の補助巻線ｎ３に生じたリセット電圧で転流側同期整流素子Ｑ３のゲートが充電されてオン状態になる。時定数回路ＴＣの時定数は、定常動作におけるオフ期間より長く設定しているので、定常動作でスイッチ素子Ｑ５はオフ状態を維持するが、スイッチング動作が停止すると、前記オフ期間より長い期間、転流側同期整流素子Ｑ３のオン状態が継続するので、スイッチ素子Ｑ５のＢ−Ｅ間電圧がスレショルド電圧に到達してターンオンする。
【００５９】
スイッチ素子Ｑ５がターンオンすると、ダイオードＤ４を介して転流側同期整流素子Ｑ３のゲート蓄積電荷が放電し、ゲート電圧が低下してスレショルド電圧まで低下すると、転流側同期整流素子Ｑ３がターンオフする。
【００６０】
このようにして転流側同期整流素子Ｑ３がターンオフすると、チョークコイルＬ１の蓄積エネルギーによって、第１のトランスＴ１に主スイッチ素子Ｑ１のオン期間と同じ極性の電圧が誘起されるが、整流側同期整流素子Ｑ２のゲートはダイオードＤ５、スイッチ素子Ｑ５を介してソースに短絡されているのでスレショルド電圧に到達せず、整流側同期整流素子Ｑ２はターンオンしない。
【００６１】
このように、転流側同期整流素子Ｑ３のゲート蓄積電荷を放電すると共に整流側同期整流素子Ｑ２のゲート充電が妨げられ、自励発振を未然に防止できる。
【００６２】
《第３の実施形態》
図５は第３の実施形態に係る同期整流型ＤＣ−ＤＣコンバータの回路図である。
図５において、この同期整流型ＤＣ−ＤＣコンバータ１０３は、トランスＴ１の１次巻線ｎ１に主スイッチ素子Ｑ１を直列に接続し、この直列回路に入力端子（＋Ｖｉｎ・−Ｖｉｎ）から入力される電圧を印加するように構成し、入力端子（＋Ｖｉｎ・−Ｖｉｎ）の間にコンデンサＣ１を接続している。第１のトランスＴ１の２次巻線ｎ２に、主スイッチ素子Ｑ１のオン・オフに同期してオン・オフする整流側同期整流素子Ｑ２、およびＱ１のオン・オフに同期してオフ・オンする転流側同期整流素子Ｑ３、チョークコイルＬ１および平滑コンデンサＣ２を含む同期整流回路を接続している。
【００６３】
図５に示すように、第１のトランスＴ１の補助巻線ｎ３の一端を主スイッチ素子Ｑ１のオンタイミングで瞬間的にオンする第１のスイッチ素子Ｑ４を介して転流側同期整流素子Ｑ３の低圧側端子に接続し、他端を転流側同期整流素子Ｑ３の制御端子に接続し、第２のトランスＴ２の２次巻線の一端を転流側同期整流素子Ｑ３の低圧側端子に接続し、他端を第１のスイッチ素子Ｑ４の制御端子に接続している。
【００６４】
整流側同期整流素子Ｑ２の制御端子に、整流側同期整流素子Ｑ２の制御端子の電位を一定電位にクランプする、第２のスイッチ素子Ｑ６を含むクランプ回路ＣＣを接続している。
【００６５】
第１のトランスＴ１の補助巻線ｎ３の一端と第１のスイッチ素子Ｑ４との接続点と、第２のスイッチ素子Ｑ６の制御端子との間には第１のダイオードＤ４を接続している。
【００６６】
第２のスイッチ素子Ｑ６の高圧側端子と、第１のトランスＴ１の２次巻線ｎ２の一端との間には第１のコンデンサＣ５を接続している。
【００６７】
第２のスイッチ素子Ｑ６と第１のコンデンサＣ５との接続点と、整流側同期整流素子Ｑ２の低圧側端子との間には第２のダイオードＤ６を接続している。
【００６８】
この第３の実施形態に係る同期整流型ＤＣ−ＤＣコンバータ１０３の電力変換動作は第１の実施形態で示した同期整流型ＤＣ−ＤＣコンバータ１０１の電力変換動作と同じである。この同期整流型ＤＣ−ＤＣコンバータ１０３では、第１のトランスＴ１の２次巻線ｎ２の誘起電圧を、コンデンサＣ５とスイッチ素子Ｑ６とを介して整流側同期整流素子Ｑ２のゲートに加えている。このことにより、コンデンサＣ５の容量と整流側同期整流素子Ｑ２の入力容量とが直列接続されるので、２次巻線ｎ２の誘起電圧の振幅が整流側同期整流素子Ｑ２の駆動に必要な電圧より大きい場合に、等価的な容量を減らして駆動損失を低減させることができる。
【００６９】
ダイオードＤ６は整流側同期整流素子Ｑ２の駆動信号の下限をほぼゼロボルトでクランプする。主スイッチ素子Ｑ１のオフ期間中の第１のトランスＴ１のリセット完了後に、転流側同期整流素子Ｑ３のゲート蓄積電荷で第１のスイッチ素子Ｑ４の出力容量が充電されて、第１のスイッチ素子Ｑ４のＤ−Ｓ間に電圧が現れる。第１のトランスＴ１の補助巻線ｎ３に現れるリセット電圧のピーク値がツェナーダイオードＺＤ１のツェナー電圧Ｖｚより高くなるように回路定数を設定すると、第１のスイッチ素子Ｑ４のＤ−Ｓ間電圧はほぼＶｚでクランプされる。
【００７０】
一旦Ｖｚでクランプされた後は、抵抗Ｒ６を介して蓄積電荷を放電するので、第２のスイッチ素子Ｑ６のゲート電圧は主スイッチ素子Ｑ１のオフ期間中にやや低下するものの、整流側同期整流素子Ｑ２のゲート駆動電圧は、ほぼ（ＺＤ１のツェナー電圧Ｖｚ−Ｑ６のスレショルド電圧Ｖｇｓ）でクランプされる。
【００７１】
転流側同期整流素子Ｑ３のゲートは、主スイッチ素子Ｑ１のオフ直後にトランスＴ１の補助巻線ｎ３に生じるリセット電圧によって充電され、主スイッチ素子Ｑ１のオンタイミングに第２のトランスＴ２のパルス信号を第１のスイッチ素子Ｑ４に加えることで放電され、転流側同期整流素子Ｑ３は主スイッチ素子Ｑ１とほぼ反転して駆動される。
【００７２】
もし、入力電圧が低下すると、または外部から停止信号が入力されると、主スイッチ素子Ｑ１のスイッチング動作が停止し、第１のスイッチ素子Ｑ４に対するパルス信号もなくなる。
【００７３】
転流側同期整流素子Ｑ３は、主スイッチ素子Ｑ１のスイッチング動作停止の直後に第１のトランスＴ１の補助巻線ｎ３に生じたリセット電圧で転流側同期整流素子Ｑ３のゲートが充電されてオン状態になる。
【００７４】
コンデンサＣ４と抵抗Ｒ６は時定数回路ＴＣを構成していて、この時定数回路ＴＣとダイオードＤ４とによってターンオフ回路ＳＷを構成している。
【００７５】
転流側同期整流素子Ｑ３の入力容量とコンデンサＣ４の容量との和と、抵抗Ｒ６の積で定まる時定数に従って、転流側同期整流素子Ｑ３のゲート蓄積電荷は徐々に放電する。しかし、前記時定数は定常動作のオフ期間より長く設定しているので、定常動作では転流側同期整流素子Ｑ３は第１のスイッチ素子Ｑ４によってターンオフされるまでオン状態を維持する。もし１次側のスイッチング動作が停止すると、転流側同期整流素子Ｑ３のオン状態が前記オフ期間より長い期間継続する。
【００７６】
そのため、転流側同期整流素子Ｑ３のゲート蓄積電荷が前記時定数に従って放電して、Ｑ３のスレショルド電圧Ｖｇｓになると、転流側同期整流素子Ｑ３がターンオフする。ダイオードＤ４の順方向降下電圧をＶｆｄ４とすると、転流側同期整流素子Ｑ３のゲート電圧がスレショルド電圧Ｖｇｓに低下した瞬間、第２のスイッチ素子Ｑ６のゲート電圧は（Ｑ３のＶｇｓ−Ｖｆｄ４）になる。
【００７７】
このようにして転流側同期整流素子Ｑ３がターンオフすると、チョークコイルＬ１の蓄積エネルギーによって、第１のトランスＴ１に主スイッチ素子Ｑ１のオン期間と同じ極性の電圧が誘起されるが、第２のスイッチ素子Ｑ６のクランプ作用によって整流側同期整流素子Ｑ２のスレショルド電圧に到達せず、整流側同期整流素子Ｑ２はターンオンしない。第２のスイッチ素子Ｑ６のスレショルド電圧をＶｇｓとすると、転流側同期整流素子Ｑ３のゲート電圧がスレショルド電圧Ｖｇｓまで低下した瞬間、整流側同期整流素子Ｑ２のゲート電圧は（Ｑ３のＶｇｓ  −Ｖｆｄ４  −Ｑ６のＶｇｓ）にクランプされる。
【００７８】
このように、転流側同期整流素子Ｑ３のゲートと共にゲート電圧が低減された第２のスイッチ素子Ｑ６のクランプ作用によって整流側同期整流素子Ｑ２のゲート充電が妨げられるので自励発振を未然に防止できる。
【００７９】
以上に示した各実施形態によれば、自己駆動型の簡易な回路構成で自励発振を防止でき、自励発振によって生じる整流側同期整流素子Ｑ２のゲート，ドレイン、および主スイッチ素子Ｑ１のドレインに対する過電圧を未然に防いでコンバータの破壊を防止し、コンバータ停止時の逆流電流を制限して出力電圧のアンダーシュートを防止できる。
【００８０】
さらに、第１・第３の実施形態によれば、整流側同期整流素子Ｑ２のゲート駆動電圧をクランプ回路ＣＣで適正値にクランプすることにより、入力電圧の上昇による過電圧やトランスのリーケージインダクタンスに起因するスパイク電圧から整流側同期整流素子Ｑ２のゲートを保護ができ、スイッチング動作停止時にコンバータ出力から直流電圧が加わる動作モードでの逆流電流の発生を防止できる。
【００８１】
これらの効果により、簡易な回路構成で信頼性の高い同期整流型ＤＣ−ＤＣコンバータを構成できる。
【００８２】
因みに、特許文献１の図１に示されている回路と比較すると、特許文献１の図１におけるドライブトランス２４に励起される電圧で、スイッチ素子９と１４を直接駆動し、ツェナーダイオード１８による定電圧まで生成している。これだけの素子を駆動しようとすれば、ドライブトランス２４のインダクタンス値には大きな値が必要となり、トランスを小型化できない。これに対して本発明であれば、第２のトランスＴ２で第１のスイッチ素子Ｑ４を駆動するだけであるので、第２のトランスＴ２のインダクタンス値は小さくてすむ。そのため、第２のトランスとしてドライブトランスではなく、パルスの立上り／立下りだけを伝達すれば良いパルストランスを用いることができる。
【００８３】
また、特許文献１の図１における抵抗１０は、コンバータ停止時にスイッチ素子７のゲート−ソース間に貯まった電荷を放電させるための抵抗であるが、この抵抗１０には定常動作時にも電流が流れることになり、回路効率が悪化する一因となる。これに対して本発明における、抵抗Ｒ１，Ｒ２、コンデンサＣ３、第３のスイッチ素子Ｑ５からなる時定数回路ＴＣは、定常動作時には作動しないので、回路効率を悪化させることはない。
【００８４】
なお、本発明は以上に示した各実施形態に限定されるものではなく、様々な構成を採ることができる。
例えば時定数をＣＲ積分回路で構成するのではなく、タイマ回路を用いて構成してもよい。
また、クランプ回路ＣＣのスイッチ素子（Ｑ６）をＮチャネルＭＯＳＦＥＴでなく、ＮＰＮのバイポーラトランジスタで形成してもよく、その場合は前記ＮＰＮトランジスタのＣ−Ｅ間に対して逆方向のダイオードを並列接続すればよい。整流側同期整流素子Ｑ２、転流側同期整流素子Ｑ３の駆動電力源を第１のトランスＴ１ではなく、チョークコイルＬ１から得てもよい。
【００８５】
また、第１のトランスＴ１と第２のトランスＴ２とを同一のコアを共用する複合磁性部品（例えば特開２０００−２６０６３９に開示されているコイル装置）で構成し、部品の小型化、低価格化を図る事も可能である。
【００８６】
さらにパルストランスを用いないＳＲ駆動方法を適用してもよく、例えば整流側同期整流素子Ｑ２と直列に接続したインダクタの誘起電圧で転流側同期整流素子Ｑ３をターンオフするように回路を構成してもよい。
【図面の簡単な説明】
【００８７】
【図１】特許文献１に示されている同期整流型ＤＣ−ＤＣコンバータの回路図である。
【図２】第１の実施形態に係る同期整流型ＤＣ−ＤＣコンバータの回路図である。
【図３】同回路の各部の電圧波形図である。
【図４】第２の実施形態に係る同期整流型ＤＣ−ＤＣコンバータの回路図である。
【図５】第３の実施形態に係る同期整流型ＤＣ−ＤＣコンバータの回路図である。
【符号の説明】
【００８８】
３１−パルス信号発生回路
１０１〜１０３−同期整流型ＤＣ−ＤＣコンバータ
Ｃ２−平滑コンデンサ
ＣＣ−クランプ回路
Ｄ１−リセットダイオード
Ｄ３−逆流防止ダイオード
Ｄ４−第１のダイオード
Ｄ５−第３のダイオード
Ｄ６−第２のダイオード
Ｌ１−チョークコイル
ｎ１−１次巻線
ｎ２−２次巻線
ｎ３−補助巻線
Ｑ１−主スイッチ素子
Ｑ２−整流側同期整流素子
Ｑ３−転流側同期整流素子
Ｑ４−第１のスイッチ素子
Ｑ５−第３のスイッチ素子
Ｑ６−第２のスイッチ素子
ＳＷ−ターンオフ回路
Ｔ１−第１のトランス
Ｔ２−第２トランス（パルストランス）
ＴＣ−時定数回路
ＺＤ１…ツェナーダイオード
【図１】
0005012404.tif 000002
【図２】
0005012404.tif 000003
【図３】
0005012404.tif 000004
【図４】
0005012404.tif 000005
【図５】
0005012404.tif 000006