(57)【特許請求の範囲】
【請求項１】
プリント回路基板の表面に設けられたコネクタと
前記プリント回路基板の表面における前記コネクタの周辺部に、所定の周波数帯で電磁波の伝播を阻止するバンドギャップを持つ電磁バンドギャップ材料よりなる高インピーダンス面が形成されており、
前記高インピーダンス面は、前記プリント回路基板の第１導体層に位置し、周期的に配置された複数の第１導体小片と、
前記第１導体層とは異なる第２導体層に位置し、前記複数の第１導体小片に対向する領域に少なくとも一部が設けられているグランドプレーンと、
前記第１導体小片の各々と前記グランドプレーンとを電気的に接続する第１ヒダ付き導体柱とで構成され、
前記第１ヒダ付き導体柱の各々は、前記プリント回路基板の前記第１導体層と前記第２導体層との間に延在する第１柱状導体と、前記第１柱状導体に装着された第１ヒダ導体とを有しており、
前記第１ヒダ導体の厚さは、所望のバンドギャップ周波数帯における表皮深さの２倍以上とされていることを特徴とするコモンモード電流抑制フィルタ。
【請求項２】
前記第１導体小片が前記プリント回路基板の表面もしくは内層に配置され、前記グランドプレーンが前記プリント回路基板の裏面もしくは前記第１導体小片とは異なる内層に配置され、前記第１柱状導体が前記プリント回路基板の裏面からその表面まで延在する貫通ビアを用いて形成されている請求項１に記載のコモンモード電流抑制フィルタ。
【請求項３】
前記プリント回路基板の前記第１導体層と前記第２導体層の間にある前記プリント回路基板の第３導体層に、複数の第２導体小片が周期的に配置され、
前記第２導体小片の各々と前記グランドプレーンとは、複数の第２ヒダ付き導体柱によって電気的に相互接続され、
前記第２ヒダ付き導体柱の各々は、前記プリント回路基板の前記第３導体層と前記第２導体層との間に延在する第２柱状導体と、その第２柱状導体に装着された第２ヒダ導体とを有し、
前記第２ヒダ導体の厚さは、所望のバンドギャップ周波数帯における表皮深さの２倍以上とされ、上面から見たときに前記第１導体小片と前記第２導体小片は部分的に重なるように配置されている請求項１または２に記載のコモンモード電流抑制フィルタ。
【請求項４】
前記第１ヒダ付き導体柱の前記第１ヒダ導体が、対応する前記第１柱状導体を中心とする且つ所定の半径を持つ円を包含するような平面形状を有していると共に、隣接する他の前記第１ヒダ導体とは重ならないように配置されている請求項１〜３のいずれか１項に記載のコモンモード電流抑制フィルタ。
【請求項５】
互いに隣接する前記第１導体小片が、互いに噛み合った形態で配置されている請求項１〜４のいずれか１項に記載のコモンモード電流抑制フィルタ。
【請求項６】
前記第１導体小片と前記第１ヒダ付き導体柱が、前記コネクタまたはその近傍に中心を置く複数の同心円上または同心円弧上に、それら同心円または同心円弧の動径に沿って周期的に配置されている請求項１〜５のいずれか１項に記載のコモンモード電流抑制フィルタ。
【請求項７】
前記第２導体小片と前記第２ヒダ付き導体柱も、前記コネクタまたはその近傍に中心を置く複数の同心円上または同心円弧上に、それら同心円または同心円弧の動径に沿って周期的に配置されている請求項３に記載のコモンモード電流抑制フィルタ。
【請求項８】
前記第１導体小片の各々が、隣接する他の前記第１導体小片と接する辺の長さが略等し
くされている請求項１〜７のいずれか１項に記載のコモンモード電流抑制フィルタ。
【請求項９】
前記プリント回路基板の誘電体板が、絶縁性の磁性材料を用いて形成されている請求項
１〜８のいずれか１項に記載のコモンモード電流抑制フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コモンモード電流抑制フィルタに関し、さらに言えば、プリント回路基板の内部で発生した高周波ノイズ電流が、当該プリント回路基板上に設置されたコネクタを経由して当該コネクタに接続されたケーブルに伝播するのを、電磁バンドギャップ（Electromagnetic Band Gap、以下、「ＥＢＧ」という。）材料を用いて抑制するコモンモード電流抑制フィルタに関する。
【背景技術】
【０００２】
近年、技術の発展に伴ってＥＢＧ材料が開発され、例えば、高周波回路から放射される不要な電磁波に起因する回路間の電磁干渉を防ぐ手段として用いることが提案されている。ここで、「ＥＢＧ材料」とは、広義には、誘電体または導体が２次元的あるいは３次元的に周期的に配置された構造を持ち、特定周波数帯の電磁波の２次元方向あるいは３次元方向の伝播を抑制し、あるいは大きく減衰させる機能を持つ材料または構造をいう。
【０００３】
ＥＢＧ材料の利用の一形態として、高インピーダンス面（High-Impedance Surface、以下、「ＨＩＳ」という）が特許文献１（米国特許第６，２６２，４９５Ｂ１号）、特許文献２（米国特許第６，４８３，４８１Ｂ１号）等に開示されている。
【０００４】
図１７〜図１９は従来のＨＩＳの構造を示しており、図１７は特許文献１のＦＩＧ．２ａに記載されている従来のＨＩＳの断面図を、図１８は特許文献１のＦＩＧ．２ｂに開示されている従来のＨＩＳの上面図を、図１９は特許文献２のＦＩＧ．３ａに記載されている従来のＨＩＳの上面図をそれぞれ示す。
【０００５】
図１７に示した従来のＨＩＳ１は次のような構造を持つ。すなわち、ＨＩＳ１は、画鋲状の形状を持つ導体要素４を複数個、グランドプレーン５の上方に周期的に配置して構成されている。導体要素４の各々は、導体小片２と、その導体小片２に上端が接続された導体柱３とにより構成されている。導体要素４の各々は、その下端（すなわち導体柱３の他端）においてグランドプレーン５に対して電気的に接続されている。各導体小片２は、誘電体板６の上面に配置されている。グランドプレーン５は、誘電体板６の下面に配置されている。各導体柱３は、誘電体板６をその厚さ方向に貫通してグランドプレーン５に達している。導体小片２の平面形状としては、例えば、図１８に示す正六角形や、図１９に示す正方形等がある。
【０００６】
図１７に示した従来のＨＩＳ１は、図２０に示すように、隣接する二つの画鋲状の導体要素４間に生成される直列容量Ｃと、各導体要素４とグランドプレーン５から生成される並列インダクタンスＬとが、２次元的に分布した分布定数回路と考えることができる。ＨＩＳ１では、インダクタンスＬと容量Ｃからなる共振回路の共振周波数付近において、インピーダンスが高くなって表面電流の伝播が抑制されること、また、表面電流の伝播が抑制される帯域幅（バンドギャップ帯域幅）は容量Ｃの逆数に比例することが、特許文献１等に開示されている。
【０００７】
ＨＩＳ１によりフィルタを構成する場合、直列容量Ｃと並列インダクタンスＬの積の値を保持しながら各導体小片２の大きさを小さく設定することにより、ＨＩＳ１の占有面積を小さくすることが可能である。また、ＨＩＳ１の並列インダクタンスＬを大きく設定することにより、当該フィルタのバンドギャップ帯域幅を広くすることが可能である。
【０００８】
ＨＩＳ１の並列インダクタンスＬを大きくする方法は、すでに公開されている。例えば、特許文献３（米国特許第６，９３３，８９５Ｂ２号）のＦＩＧ．１３や特許文献４（特開２００６−２５３９２９号公報）の図１に開示された方法では、図２１に示したＨＩＳ１ａのように、導体小片２とグランドプレーン５の間に２層構造の誘電体板、すなわち第１誘電体板１６および第２誘電体板２６が配置され、上位の第１誘電体板１６上に複数の導体小片２が周期的に配置され、下位の第２誘電体板２６上に複数のインダクタンス要素８が周期的に配置される。したがって、インダクタンス要素８は、第１誘電体板１６と第２誘電体板２６の間に位置することになる。なお、グランドプレーン５は、第２誘電体板２６の下面に形成される。
【０００９】
複数の導体小片２と複数のインダクタンス要素８とは、第１誘電体板１６を貫通する複数の第１導体柱７によって一対一で電気的に相互接続される。複数のインダクタンス要素８とグランドプレーン５とは、第２誘電体板２６を貫通する複数の第２導体柱１７によって電気的に接続される。
【００１０】
図２１に示した従来のＨＩＳ１ａの等価回路図を図２２に示す。従来のＨＩＳ１ａでは、このように複数の導体小片２とグランドプレーン５の間に複数のインダクタンス要素８を挿入・配置することにより、図１７に示した従来のＨＩＳ１に比べて並列インダクタンスＬを大きくすることができる。
【００１１】
従来のＨＩＳ１ａで使用されたインダクタンス要素８としては、例えば、図２３に示したスパイラルコイル１８や、図２４に示したミアンダコイル２８が使用できる。しかし、これら以外であってもよく、例えば、弾性表面波共振器やバルク弾性波共振器等もインダクタンス要素８として使用可能である。
【００１２】
上記ＥＢＧ材料を電磁干渉問題の対策として適用した例は、例えば、特許文献３や特許文献５に開示されている。
【００１３】
特許文献３に開示された技術では、表面電流を介した２つのアンテナ間の干渉を防ぐために、グランドプレーンにＥＢＧ材料が用いられている。
【００１４】
特許文献５に開示された技術では、筐体の内壁の一部にＥＢＧ材料を用いている。そもそも、筐体内部の高周波回路に様々な機能が集積化された場合、筐体内に不要な電磁放射が発生して各々の機能間の信号が互いに電磁干渉し、高周波回路全体の特性に悪影響を及ぼすという問題がある。ＥＢＧ材料を高周波回路に対向する側の筐体内壁に用いることにより、筐体内の不要な電磁放射を防ぐことができるので、筐体の内壁を高周波回路に近接させても高周波回路の特性が変化せず、筐体の小形化が可能となる。
【００１５】
近年問題となっている電磁干渉の原因のひとつとして、プリント回路基板の内部で発生した高周波ノイズ電流が、当該プリント回路基板上に設置されたコネクタを経由して当該コネクタに接続されたケーブルに伝播することにより発生する、ケーブルからの不要な電磁放射が挙げられる。従来、このようなケーブルに対するコモンモード・ノイズ対策としては、例えば、ケーブルが接続されたプリント回路基板をシールドボックスで覆う、もしくは、ケーブルの一端にシールド用金属カバー付きコネクタを装着する等のシールド技術が採用されている。
【特許文献１】米国特許第６，２６２，４９５Ｂ１号（ＦＩＧ．１、２ａ、２ｂ）
【特許文献２】米国特許第６，４８３，４８１Ｂ１号（ＦＩＧ．２ａ、３ａ）
【特許文献３】米国特許第６，９３３，８９５Ｂ２号（ＦＩＧ．１３）
【特許文献４】特開２００６−２５３９２９号公報（図１）
【特許文献５】特開２００４-２２５８７号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上述した、プリント回路基板におけるケーブルからの不要な電磁放射を抑制する手法として用いられている上記従来のシールド技術には、製造コストが高いという問題がある。また、このような電磁放射シールドは、高周波ノイズの発生源であるプリント回路基板内で実行するのが望ましい。そこで、プリント回路基板内で実現可能な電磁放射シールド法について検討すると、プリント回路基板上に設けられたコネクタの周辺部に図１７に示した従来のＨＩＳ１を配置すれば、所望の電磁放射シールド機能を持つコモンモード電流抑制フィルタを実現できそうである。
【００１７】
例えば、２層以上の導体層を有するプリント回路基板において、ある導体層に複数の導体小片２を２次元的に周期的に配置すると共に、誘電体板６によって当該導体層とは分離されている別の導体層をグランドプレーン５として使用し、さらに、各導体小片２とグランドプレーン５の間を電気的に相互接続する複数の導体柱３を、内周面が導電膜で覆われた貫通ビア（貫通ビアホール）を用いて形成すれば、所望のコモンモード電流抑制フィルタを実現できる可能性がある。
【００１８】
この場合、従来のＨＩＳ１における直列容量Ｃと並列インダクタンスＬの積の値を保ちつつ、各導体小片２を小さく形成すれば、コモンモード電流抑制フィルタとして機能するＨＩＳ１の占有面積を小さくすることできる。
【００１９】
また、従来のＨＩＳ１の並列インダクタンスＬを増大させることにより、コモンモード電流抑制フィルタのバンドギャップ帯域幅を広くすることも可能である。しかしながら、ＨＩＳ１を用いて所望のバンドギャップ帯域幅を持つ広帯域コモンモード電流抑制フィルタを実現しようとすると、並列インダクタンスＬを大きくするためにＨＩＳ１の導体柱３を長くする必要があるため、並列インダクタンスＬの増大に伴ってＨＩＳ１の厚さが増加してしまい、フィルタの小型化という要請に反する。
【００２０】
よって、ＨＩＳ１を用いて小型で広帯域のコモンモード電流抑制フィルタを実現するには、各導体小片２の面積と、各導体小片２からグランドプレーン５までの距離の双方を保持しながら、並列インダクタンスＬを増大させる必要がある。
【００２１】
ここで、並列インダクタンスＬを増大させる方法として、図２１に示した従来のＨＩＳ１ａの構造を採用することは可能である。しかし、その場合には、各インダクタンス要素８とそれに対応する第１導体柱７との接続点１５と、当該インダクタンス要素８とそれに対応する第２導体柱１７との接続点２５とを、電気的に分離させる必要がある。その理由は、貫通ビアを用いて第１導体柱７と第２導体柱１７とを一体的に形成すると、接続点１５と接続点２５とが電気的に短絡してしまい、インダクタンス要素８による並列インダクタンスＬの増加がもたらされないからである。よって、第１導体柱７と第２導体柱１７を貫通ビアを利用して形成することはできないことになる。
【００２２】
電気的に分離した状態の第１導体柱７と第２導体柱１７が得られるプリント回路基板の製造方法としては、公知のビルドアップ・プロセスが使用可能である。しかし、ビルドアップ・プロセスを使用すると、プリント回路基板それ自体の製造コストが上昇するという問題が生じる。
【００２３】
このように、並列インダクタンスＬを増大してバンドギャップ帯域幅の拡大するために、図２１に示した従来のＨＩＳ１ａの構造を採用することは好ましくない。他の方法で並列インダクタンスＬを増大する必要がある。
【００２４】
本発明は、このような点を考慮してなされたものであって、その目的とするところは、プリント回路基板の内部で発生した高周波ノイズ電流が、当該プリント回路基板上に設置されたコネクタを経由して当該コネクタに接続されたケーブルに伝播することにより、当該ケーブルから放出される不要な電磁放射を抑制することができると共に、前記ケーブルから前記プリント回路基板への高周波ノイズ電流の伝播をも抑制することができ、しかも実用上問題のない大きさに小形化が可能な、ＥＢＧ材料を用いたコモンモード電流抑制フィルタを提供することにある。
【００２５】
本発明の他の目的は、広帯域にわたって上述した電磁放射抑制機能を得ることができる、ＥＢＧ材料を用いたコモンモード電流抑制フィルタを提供することにある。
【００２６】
本発明のさらに他の目的は、安価な多層プリント回路基板を使用して実装することができる、ＥＢＧ材料を用いたコモンモード電流抑制フィルタを提供することにある。
【００２７】
ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２８】
（１）  本発明のコモンモード電流抑制フィルタは、
表面にコネクタを有するプリント回路基板上に設けられるコモンモード電流抑制フィルタであって、
前記プリント回路基板の表面の前記コネクタの周辺部に形成された、所定の周波数帯で電磁波の伝播を阻止するバンドギャップを持つ電磁バンドギャップ材料（ＥＢＧ材料）よりなる高インピーダンス面（ＨＩＳ）を備えており、
前記高インピーダンス面（ＨＩＳ）は、
前記プリント回路基板の第１導体層に周期的に配置された複数の第１導体小片と、
前記プリント回路基板の第２導体層に形成されたグランドプレーンと、
前記第１導体小片の各々と前記グランドプレーンとを電気的に接続する複数の第１ヒダ付き導体柱とを備えており、
前記第１ヒダ付き導体柱の各々は、前記プリント回路基板の前記第１導体層と前記第２導体層との間に延在する第１柱状導体（例えば導電膜付きの貫通ビア）と、その第１柱状導体に装着された第１ヒダ導体（例えば内層ヒダ導体小片）とを有しており、
前記第１ヒダ導体の厚さは、所望のバンドギャップ周波数帯における表皮深さの２倍以上とされていることを特徴とするものである。
【００２９】
本発明のコモンモード電流抑制フィルタでは、上述したように、前記プリント回路基板の表面の前記コネクタの周辺部に、電磁バンドギャップ材料（ＥＢＧ材料）よりなる高インピーダンス面（ＨＩＳ）が配置されているので、前記プリント回路基板の内部で発生して前記グランドプレーンを流れる高周波ノイズ電流の前記コネクタへの伝播が抑制される。このため、前記高周波ノイズ電流が前記コネクタを経由して当該コネクタに接続されたケーブルに伝播することによって、当該ケーブルから放出される不要な電磁放射を抑制することができる。
【００３０】
また、それと同時に、外部の不要な電磁波により前記ケーブルに伝達された高周波ノイズ電流の前記コネクタから前記グランドプレーンへの伝播が抑制されるため、前記ケーブルから前記プリント回路基板への高周波ノイズ電流の伝播をも抑制することができる。
【００３１】
よって、前記プリント回路基板の内部回路の動作特性が、前記グランドプレーンを流れる高周波ノイズ電流の影響を受けるのを防止することが可能である。
【００３２】
さらに、前記高インピーダンス面は、前記プリント回路基板の第１導体層に周期的に配置された複数の第１導体小片と、前記プリント回路基板の第２導体層に形成されたグランドプレーンと、前記第１導体小片の各々と前記グランドプレーンとを電気的に接続する複数の第１ヒダ付き導体柱とを備えている。そして、前記第１ヒダ付き導体柱の各々は、前記プリント回路基板の第１導体層と第２導体層との間に延在する第１柱状導体と、その第１柱状導体に装着された第１内層ヒダ導体小片とを有しており、前記第１内層ヒダ導体小片の厚さは、所望のバンドギャップ周波数帯における表皮深さの２倍以上とされている。このため、前記プリント回路基板の第２導体層に形成された前記グランドプレーンを流れる高周波ノイズ電流は、前記第１内層ヒダ導体小片の各々の表面を迂回して、前記プリント回路基板の第１導体層にある前記第１導体小片まで流れる。したがって、前記高周波ノイズ電流によってその電流経路内に発生する磁束は、前記第１内層ヒダ導体小片がない従来の高インピーダンス面の場合に比べて増大する。一般に、高インピーダンス面の並列インダクタンスはその内部に発生する磁束に比例するから、これは並列インダクタンスが増大することを意味している。
【００３３】
本発明のコモンモード電流抑制フィルタでは、以上のような理由により、前記プリント回路基板の貫通ビア（前記ヒダ付き導体柱）を長くすることなく並列インダクタンスを増やすことができるので、それだけ前記プリント回路基板を薄くすることが可能である。また、並列インダクタンスの増大に応じて前記第１導体小片を小型化すれば、前記第１導体小片が前記プリント回路基板の表面を占有する面積が縮小する。よって、当該コモンモード電流抑制フィルタを実用上問題のない大きさに小形化することが容易である。
【００３４】
バンドギャップ帯域幅を狭めてもよい場合は、並列インダクタンスと同時に直列容量を増やすことにより、前記第１導体小片のサイズをさらに小型化できるので、当該コモンモード電流抑制フィルタをいっそう小型にすることも可能である。他方、並列インダクタンスの増加に応じて直列容量を減少させると、それだけ前記バンドギャップ帯域幅を広げることができるので、広帯域にわたって上述した電磁放射抑制機能が得られる。
【００３５】
さらに、前記第１ヒダ付導体柱は、前記プリント回路基板の貫通ビアと前記第１内層ヒダ導体小片を用いて形成することができるため、高コストのビルドアップ・プロセスを用いる必要がない。したがって、安価な多層プリント回路基板を使用して当該コモンモード電流抑制フィルタを実装することが可能である。
【００３６】
（２）  本発明のコモンモード電流抑制フィルタの好ましい例では、前記第１導体小片が前記プリント回路基板の表面もしくは内層に配置され、前記グランドプレーンが前記プリント回路基板の裏面もしくは前記第１導体小片とは異なる内層に配置され、前記第１柱状導体が前記プリント回路基板の裏面からその表面まで延在する貫通ビアを用いて形成される。
【００３７】
（３）  本発明のコモンモード電流抑制フィルタの他の好ましい例では、前記プリント回路基板の前記第１導体層と前記第２導体層の間にある前記プリント回路基板の第３導体層に、複数の第２導体小片が周期的に配置され、
前記第２導体小片の各々と前記グランドプレーンとは、複数の第２ヒダ付き導体柱によって電気的に相互接続され、
前記第２ヒダ付き導体柱の各々は、前記プリント回路基板の前記第３導体層と前記第２導体層との間に延在する第２柱状導体（例えば導電膜付きの貫通ビア）と、その第２柱状導体に装着された第２ヒダ導体（例えば内層ヒダ導体小片）とを有し、
前記第２ヒダ導体の厚さは、所望のバンドギャップ周波数帯における表皮深さの２倍以上とされ、
上面から見たときに前記第１層導体小片と前記第２層導体小片は部分的に重なるように配置される。
【００３８】
（４）  本発明のコモンモード電流抑制フィルタのさらに他の好ましい例では、前記第１ヒダ付き導体柱の前記第１ヒダ導体が、対応する前記第１柱状導体（例えば貫通ビア）を中心とする且つ所定の半径を持つ円を包含するような平面形状を有すると共に、隣接する他の前記第１ヒダ導体とは重ならないように配置される。
【００３９】
（５）  本発明のコモンモード電流抑制フィルタのさらに他の好ましい例では、互いに隣接する前記第１導体小片が、互いに噛み合った形態で配置される。
【００４０】
（６）  本発明のコモンモード電流抑制フィルタのさらに他の好ましい例では、前記第１導体小片と前記第１ヒダ付き導体柱が、前記コネクタまたはその近傍に中心を置く複数の同心円上または同心円弧上に、それら同心円または同心円弧の動径に沿って周期的に配置される。
【００４１】
（７）  （６）の例では、好ましくは、前記第２導体小片と前記第２ヒダ付き導体柱も、前記コネクタまたはその近傍に中心を置く複数の同心円上または同心円弧上に、それら同心円または同心円弧の動径に沿って周期的に配置される。
【００４２】
（８）  本発明のコモンモード電流抑制フィルタのさらに他の好ましい例では、前記第１導体小片の各々は、隣接する他の前記第１導体小片と接する辺の長さが略等しくされる。
【００４３】
（９）  本発明のコモンモード電流抑制フィルタのさらに他の好ましい例では、前記プリント回路基板の誘電体板が、絶縁性の磁性材料を用いて形成される。
【発明の効果】
【００４４】
本発明のコモンモード電流抑制フィルタによれば、（ａ）プリント回路基板の内部で発生した高周波ノイズ電流が、当該プリント回路基板上に設置されたコネクタを経由して当該コネクタに接続されたケーブルに伝播することにより、当該ケーブルから放出される不要な電磁放射を抑制することができると共に、前記ケーブルから前記プリント回路基板への高周波ノイズ電流の伝播をも抑制することができ、しかも実用上問題のない大きさに小形化が可能である、（ｂ）広帯域にわたって上述した電磁放射抑制機能を得ることができる、（ｃ）安価な多層プリント回路基板を使用して実装することができる、という効果が得られる。
【発明を実施するための最良の形態】
【００４５】
以下、本発明の好適な実施の形態について、添付図面を参照しながら詳細に説明する。
【００４６】
（第１実施形態）
図１〜図５は、プリント回路基板上に形成された本発明の第１実施形態のコモンモード電流抑制フィルタを示す。このコモンモード電流抑制フィルタは、ＨＩＳ１０１を用いて構成したものである。
【００４７】
図１は、プリント回路基板上に形成（実装）された本発明の第１実施形態のコモンモード電流抑制フィルタ（ＨＩＳ）を示す上面図、図２はその部分断面図、図３はその部分拡大上面図、図４は当該フィルタに使用された導体要素の斜視図、図５は当該フィルタにおける高周波ノイズ電流の経路を示す部分断面説明図である。
【００４８】
図１〜図５に示した第１実施形態のコモンモード電流抑制フィルタは、プリント回路基板１００上に形成されたＨＩＳ１０１から構成されている。このＨＩＳ１０１は、誘電体または導体が２次元的あるいは３次元的に周期的に配置された構造を持つＥＢＧ材料の一形態である。ＨＩＳ（ＥＢＧ材料）は、特定周波数帯の電磁波の２次元方向あるいは３次元方向の伝播を抑制し、または大きく減衰させる機能を持つ。
【００４９】
第１実施形態のコモンモード電流抑制フィルタを構成するＨＩＳ１０１は、プリント回路基板１００の表面において、その一つの端部の近傍に設けられたコネクタ１０８の周囲に、そのコネクタ１０８の三方向を囲むように形成されている。
【００５０】
ＨＩＳ１０１は、図１〜図３に示すように、プリント回路基板１００上に周期的に配置された複数の導体要素１０４を備えており、それら導体要素１０４（つまり後述の第１層導体小片１０２）のレイアウトは、図１に示すように略Ｕ字状の二次元周期的配置である。導体要素１０４は、コネクタ１０８に接続されたケーブル１０９が延在する方向には存在していない。導体要素１０４（すなわちＨＩＳ１０１）とコネクタ１０８との間には、所定の間隔が設けられており、したがって導体要素１０４（ＨＩＳ１０１）はコネクタ１０８から離隔している。各導体要素１０４（第１層導体小片１０２）の平面形状は、図３に明瞭に示すように、正方形である。
【００５１】
ＨＩＳ１０１は、図２に示すような断面構造を持っており、プリント回路基板１００の導体層と誘電体板を利用して形成されている。
【００５２】
プリント回路基板１００は、第１〜第５の導体層と第１〜第４の誘電体板１０６を交互に配置して構成されている。プリント回路基板１００の表面の第１導体層（最上位導体層）には、周期的に配置された複数の第１層導体小片１０２が形成されており、その裏面の第５導体層（最下位導体層）は、その全体がグランドプレーン５になっている。第１層導体小片１０２とグランドプレーン５との間に配置された第２〜第４の導体層には、それぞれ導体小片が形成されているが、これら三つの導体小片はそれぞれ内層ヒダ導体小片１２３を構成しており、「ヒダ導体」に対応する。
【００５３】
プリント回路基板１００には、さらに、プリント回路基板１００をその厚さ方向に貫通する複数の貫通ビア１０７が形成されている。各貫通ビア１０７は、第１〜第５の導体層と第１〜第４の誘電体板１０６を貫通していて、プリント回路基板１００の表面から裏面まで延在している。プリント回路基板１００の第１導体層と第５導体層には、それぞれ開口が形成されている。各貫通ビア１０７の内周面は導電膜で覆われているので、各貫通ビア１０７は導電膜付き貫通ビアと言うことができる。導電膜付きの各貫通ビア１０７は、「柱状導体」に対応する。
【００５４】
図２および図４に示すように、第２〜第４の導体層に形成された三層の内層ヒダ導体小片１２３は、対応する貫通ビア１０７の周囲に鍔状に配置されていると共に、当該貫通ビア１０７の内周面の導体膜に機械的・電気的に接続されている。こうして接続・一体化された貫通ビア１０７と三層の内層ヒダ導体小片１２３は、ヒダ付き導体柱１０３を構成している。このような構成を持つヒダ付き導体柱１０３は、プリント回路基板１００に貫通ビア１０７を形成した後、その内周面に導電膜をメッキすることにより、容易に形成することができる。ヒダ付き導体柱１０３（貫通ビア１０７）の上端は、対応する第１層導体小片１０２に機械的・電気的に接続されていて、画鋲状の導体要素１０４を構成している。ヒダ付き導体柱１０３（貫通ビア１０７）の下端は、グランドプレーン５（第５導体層）に機械的・電気的に接続されている。
【００５５】
本第１実施形態のＨＩＳ１０１では、プリント回路基板１００は、最上位にある第１導体層に第１層導体小片１０２を、第２〜第４の導体層に内層ヒダ導体小片１２３を、最下位にある第５導体層にグランドプレーン５を設けており、５層の導体層を持つ多層構造を有しているが、本発明はこれに限定されるものではなく、導体層が３層以上の多層プリント回路基板であればプリント回路基板１００として使用可能である。
【００５６】
導体要素１０４の第１層導体小片１０２および内層ヒダ導体小片１２３の厚みは、いずれも、所望のバンドギャップ周波数帯における表皮深さの２倍以上に設定している。例えば、プリント回路基板１００の導体層として銅板を用いた場合、３０ＭＨｚにおける表皮深さが約１２μｍであるため、通常のプリント回路基板の製造プロセスで用いられる銅板の厚さが３５μｍであれば、少なくとも３０ＭＨｚ以上では銅板の板厚が表皮深さの２倍以上という条件が満たされる。また、銅板として厚さ１５μｍのものを用いた場合でも、１００ＭＨｚ以上では銅板の板厚が表皮深さの２倍以上という条件が満たされる。
【００５７】
プリント回路基板１００上に設けられたコネクタ１０８が、グランドプレーン５と電気的に接続されていると、コネクタ１０８にケーブル１０９を接続した時には、ケーブル１０９のグランド部はグランドプレーン５に電気的に接続されることになる。ここで、もしＨＩＳ１０１が存在しないとすると、プリント回路基板１００の内部で発生した高周波ノイズ電流Ｉはグランドプレーン５を流れ、コネクタ１０８を経由してケーブル１０９へ伝播する。しかし、プリント回路基板１００上には、コネクタ１０８の周辺部において、所望の周波数帯域でバンドギャップが現れるＨＩＳ１０１が設けられているので、グランドプレーン５を流れる高周波ノイズ電流Ｉのコネクタ１０８への伝播が抑制される。このため、高周波ノイズ電流Ｉのケーブル１０９への伝播も抑制され、その結果、ケーブル１０９からの不要電磁波の発生を抑制することが可能となる。
【００５８】
また、外部の不要電磁波によってケーブル１０９のグランド部に高周波ノイズ電流Ｉが流れた場合、上記と同様にして、コネクタ１０８を経由してケーブル１０９からグランドプレーン５への高周波ノイズ電流Ｉの伝播がＨＩＳ１０１によって抑制される。
【００５９】
よって、プリント回路基板１００の内部の回路動作特性が、グランドプレーン５を流れる高周波ノイズ電流Ｉにより影響を受けるといった状況を防ぐことが可能である。
【００６０】
ＨＩＳ１０１は、上述したように、各導体要素１０４が、所望の周波数帯における表皮深さの２倍以上の厚みを有する内層ヒダ導体小片１２３を有しているため、高周波ノイズ電流Ｉは、図５に示すように、各内層ヒダ導体小片１２３の表面をミアンダ状に迂回して流れる。このような迂回電流の流れる電流経路を１１０とすると、電流経路１１０を流れる高周波ノイズ電流Ｉによって電流経路１１０内に発生する磁束は、内層ヒダ導体小片１２３がない場合に比べて増大する。一般に、ＨＩＳの並列インダクタンスはそれを通過する磁束Φに比例するから、本第１実施形態のＨＩＳ１０１では、内層ヒダ導体小片１２３がない場合に比べて並列インダクタンスが増大している。
【００６１】
本第１実施形態のコモンモード電流抑制フィルタでは、上述したような構成のＨＩＳ１０１を使用しているため、プリント回路基板１００の貫通ビア１０７（ヒダ付き導体柱）を長くすることなく並列インダクタンスを増やすことができ、したがって、それだけプリント回路基板１００を薄くすることが可能である。また、並列インダクタンスの増大に応じて直列容量を小さくすることが可能になるため、第１導体小片１０２の辺の長さを短くすることが可能となり、第１導体小片１０２の小型化が可能となる。その結果、第１層導体小片１０２がプリント回路基板１００の表面を占有する面積が縮小する。よって、当該コモンモード電流抑制フィルタを実用上問題のない大きさに小形化することが容易である。
【００６２】
バンドギャップ帯域幅を狭めてもよい代わりにバンドギャップ周波数を低くしたい場合は、並列インダクタンスと同時に直列容量を増やすことにより実現可能である。また、同じ第１層導体小片１０２のサイズ当たりの直列容量が増加する構造にすることにより、第１層導体小片１０２をさらに小型化しても直列容量を稼ぐことができるため、第１層導体小片１０２の小型化が可能となり、結果として、当該コモンモード電流抑制フィルタをいっそう小型にすることも可能である。他方、並列インダクタンスの増加に応じて直列容量を減少させると、それだけバンドギャップ帯域幅を広げることができるので、広帯域にわたって上述した電磁放射抑制機能が得られる。
【００６３】
さらに、各ヒダ付導体柱１０３は、プリント回路基板１００の貫通ビア１０７と内層ヒダ導体小片１２３を用いて形成されているため、高コストのビルドアップ・プロセスを用いる必要がない。したがって、安価な多層プリント回路基板を使用して当該コモンモード電流抑制フィルタを実装することが可能である。
【００６４】
なお、第１〜第４の誘電体板１０６の一部もしくは全てを、絶縁性の高透磁率材料で形成してもよい。この場合、並列インダクタンスがいっそう増加するという利点が得られる。
【００６５】
（第１実施形態の変形例）
図６及び図７は、上記第１実施形態のコモンモード電流抑制フィルタのＨＩＳ１０１で使用された内層ヒダ導体小片１２３の平面形状の例を示す図である。図８は、図３に示した第１層導体小片１０２の平面形状の変形例を示す図、図９は図８に示した第１層導体小片１０２のレイアウト（周期的配置）の例を示す図である。
【００６６】
ＨＩＳ１０１では、高周波ノイズ電流Ｉが迂回する電流経路は、内層ヒダ導体小片１２３のレイアウト（周期的配置）に依存し、また、高周波ノイズ電流Ｉは最短の電流経路に集中しやすい。このため、高周波ノイズ電流Ｉは、貫通ビア１０７から最短距離の箇所に集中して流れやすい。よって、導体ヒダに相当する内層ヒダ導体小片１２３のレイアウトを、図６に示すように、内層ヒダ導体小片１２３の端部に貫通ビア１０７からの距離が短い部分と長い部分が生じるようにした場合、貫通ビア１０７との距離が短い導体小片１２３の端部に電流が集中し、電流集中部１２０が生じる。その結果、高周波ノイズ電流Ｉの電流経路は、貫通ビア１０７から最短距離の箇所に形成されてしまう。
【００６７】
これに対し、内層ヒダ導体小片１２３のレイアウトを、図７に示すようにすると、すなわち、貫通ビア１０７から内層ヒダ導体小片１２３の端部までの最短距離が、図６に示すレイアウトの場合よりも長くなるようにすると、高周波ノイズ電流Ｉの迂回する経路が長くなる。従って、図６と図７に示すレイアウトを比較すると、図６のレイアウトよりも図７のレイアウトの方が並列インダクタンスは大きい。
【００６８】
このため、高周波ノイズ電流Ｉをある特定の距離以上、迂回させるためには、貫通ビア１０７（柱状導体）を中心としてそれからある特定の距離以上の半径を持つ円１１１を想定し、その円１１１が内層ヒダ導体小片１２３の内部に完全に含まれ、且つ隣接する内層ヒダ導体小片１２３とは重ならないように、内層ヒダ導体小片１２３のレイアウトを設定すればよい。
【００６９】
なお、本第１実施形態のＨＩＳ１０１を構成する導体小片１０２のレイアウトは、図１の上面図に示した正方形に限定されないことは言うまでもない。例えば、図１８に示した正六角形の三角格子配列などでもよい。また、内層ヒダ導体小片１２３の平面形状も任意であり、図３に示したような円形でもよいし、図７に示したような多角形でもよい。
【００７０】
バンドギャップ帯域幅を狭めてもよいが、第１層導体小片１０２をさらに小型化したい場合や、図１に示した正方形の場合よりもバンドギャップ帯域を低くしたい場合には、並列インダクタンスと同時に直列容量Ｃを増やすことも可能である。
【００７１】
例えば、図８や図９に示すような隣接する第１層導体小片１０２ａが互いに噛み合う形態（インタディジタル構造）を採用することにより、隙間領域１３１において隣接する二つの第１層導体小片１０２ａの対向する辺を長くすることができ、それによって直列容量Ｃを増加させることができる。こうすると、ヒダ付き導体柱１０３による並列インダクタンスの増加とともに、直列容量Ｃの増加が可能である。
【００７２】
（第２実施形態）
図１０〜図１２は、本発明の第２実施形態のコモンモード電流抑制フィルタを示す。図１０はそのコモンモード電流抑制フィルタを構成するＨＩＳの上面図、図１１は図１０のＡ−Ａ’線に沿った部分断面図、図１２は図１１に示したＨＩＳを構成要素ごとに分解して示した断面説明図である。
【００７３】
本第２実施形態は、図８と図９に示したように、隣接する第１層導体小片１０２を互いに噛み合う構造（インタディジタル構造）にすることなく、並列インダクタンスＬと同時に直列容量Ｃをも増大させたものである。
【００７４】
本第２実施形態のＨＩＳ２０１は、図１０および図１１に示すように、プリント回路基板上に周期的に配置された複数の第１導体要素２０４と、同基板上に周期的に配置された複数の第２導体要素２１４とを備えている。導体要素２０４および２１４（つまり後述の第１層導体小片２０２および２１２）のレイアウトは、例えば図１に示した二次元周期的配置とすることができる。図１０に明瞭に示すように、導体要素２０４および２１４（つまり後述の第１層導体小片２０２および２１２）の平面形状は、いずれも正方形である。
【００７５】
第１導体要素２０４と第２導体要素２１４の配置周期は同一である。隣接する第１層導体小片２０２と第２層導体小片２１２は、部分的に重なっており、両者の間には重なり領域２５１が形成されている。重なり領域２５１は、第２導体要素２１４の周期的配置に対して第１導体要素２０４の周期的配置を上下方向および左右方向にそれぞれ半周期ずらして配置することにより、容易に形成できる。
【００７６】
ＨＩＳ２０１は、図１１に示すような断面構造を持っており、プリント回路基板の導体層と誘電体板を利用して形成されている。
【００７７】
プリント回路基板は、第１実施形態と同様に、第１〜第５の導体層と第１〜第４の誘電体板２０６を交互に配置して構成されている。プリント回路基板の表面の第１導体層（最上位導体層）には、周期的に配置された複数の第１層導体小片２０２が形成されている。第１誘電体板２０６を挟んで前記第１導体層に隣接する同プリント回路基板の第２導体層には、周期的に配置された複数の第２層導体小片２１２が形成されている。同プリント回路基板の裏面の第５導体層（最下位導体層）は、その全体がグランドプレーン５になっている。
【００７８】
第２層導体小片２０２とグランドプレーン５との間に配置された第３〜第４の導体層には、それぞれ導体小片が形成されているが、これら二つの導体小片はそれぞれ内層ヒダ導体小片２２３を構成しており、「ヒダ導体」に対応する。
【００７９】
同プリント回路基板には、さらに、同プリント回路基板をその厚さ方向に貫通する複数の貫通ビア２０７が形成されている。各貫通ビア２０７は、第１〜第５の導体層と第１〜第４の誘電体板２０６を貫通していて、同プリント回路基板の表面から裏面まで延在している。同プリント回路基板の第１導体層と第５導体層には、それぞれ開口が形成されている。各貫通ビア２０７は、その内周面が導電膜で覆われた導電膜付き貫通ビアである。導電膜付きの各貫通ビア２０７は、「柱状導体」に対応する。
【００８０】
図１１および図１２に示すように、第３〜第４の導体層に形成された二層の内層ヒダ導体小片２２３は、対応する貫通ビア２０７の周囲に鍔状に配置されていると共に、当該貫通ビア２０７の内周面の導体膜に機械的・電気的に接続されている。こうして接続・一体化された貫通ビア２０７と二層の内層ヒダ導体小片２２３は、第１ヒダ付き導体柱２０３または第２ヒダ付き導体柱２１３を構成している。第１層導体小片２０２の直下にある貫通ビア２０７と二層の内層ヒダ導体小片２２３は、第１ヒダ付き導体柱２０３を構成し、第２層導体小片２１２の直下にある貫通ビア２０７と二層の内層ヒダ導体小片２２３は第２ヒダ付き導体柱２１３を構成している。
【００８１】
第１ヒダ付き導体柱２０３では、貫通ビア２０７の上端が対応する第１層導体小片２０２に機械的・電気的に接続されていて、画鋲状の第１導体要素２０４を構成している。第１ヒダ付き導体柱２０３の第２導体層に対応する箇所には、導体は存在していない。第１ヒダ付き導体柱２０３（貫通ビア２０７）の下端は、グランドプレーン５（第５導体層）に機械的・電気的に接続されている。
【００８２】
第２ヒダ付き導体柱２１３では、貫通ビア２０７の第２導体層に対応する箇所が対応する第２層導体小片２１２に機械的・電気的に接続されていると共に、貫通ビア２０７の上端が第２層導体小片２１２を貫通して同プリント回路基板の表面まで達していて、独楽状の第２導体要素２１４を構成している。第２ヒダ付き導体柱２１３の第１導体層に対応する箇所には、導体は存在していない。第２ヒダ付き導体柱２１３（貫通ビア２０７）の下端は、グランドプレーン５（第５導体層）に機械的・電気的に接続されている。
【００８３】
このような構成を持つ第１および第２のヒダ付き導体柱２０３および２１３は、同プリント回路基板に貫通ビア２０７を形成した後、その内周面に導電膜をメッキすることにより、容易に形成することができる。
【００８４】
第１導体要素２０４の第１層導体小片２０２と、第２導体要素２１４の第２層導体小片２１２と、内層ヒダ導体小片２２３の厚みは、いずれも、所望のバンドギャップ周波数帯における表皮深さの２倍以上に設定している。例えば、プリント回路基板１００の導体層として銅板を用いた場合、３０ＭＨｚにおける表皮深さが約１２μｍであるため、通常のプリント回路基板の製造プロセスで用いられる銅板の厚さが３５μｍであれば、少なくとも３０ＭＨｚ以上では銅板の板厚が表皮深さの２倍以上という条件が満たされる。また、銅板として厚さ１５μｍのものを用いた場合でも、１００ＭＨｚ以上では銅板の板厚が表皮深さの２倍以上という条件が満たされる。
【００８５】
本第２実施形態のコモンモード電流抑制フィルタでは、以上の構成を持つＨＩＳ２０１を備えているので、上記第１実施形態で述べたのと同じ理由により、上記プリント回路基板の内部の回路動作特性が、グランドプレーン５を流れる高周波ノイズ電流Ｉにより影響を受けるといった状況を防ぐことが可能であり、実用上問題のない大きさに小形化することが容易であり、安価な多層プリント回路基板を使用して実装することが可能である、といった効果が得られる。
【００８６】
また、本第２実施形態のＨＩＳ２０１では、上記第１実施形態のＨＩＳ１０１と同様の構成を有しているので、内層ヒダ導体小片２２３がない場合に比べて並列インダクタンスが増大している。しかも、第１導体要素２０４と第２導体要素２１４の重なり領域２５１において、第１層導体小片２０２と第２層導体小片２１２とが誘電体板２０６を介して対向する構造となっているため、重なり領域２５１において隣接する第１導体要素２０４と第２導体要素２１４とが容量結合する。従って、図１から図９までに示した上記第１実施形態とその変形例のＨＩＳ１０１に比べて、直列容量が増大しており、しかもその直列容量は、重なり領域２５１の面積を変えることにより容易に調整することが可能である。
【００８７】
さらに、直列容量の増大によって、より低い帯域にわたって上述した電磁放射抑制機能を得ることができる。他方、バンドギャップ帯域幅を狭めてもよい場合は、当該コモンモード電流抑制フィルタをいっそう小型化することが可能である。
【００８８】
なお、ＨＩＳ２０１を構成する第１層導体小片２０２および第２層導体小片２１２の平面形状は、図１０に示した正方形の四角格子配置に限定されない。例えば、正六角形の三角格子配置等でもよい。
【００８９】
また、第１〜第４の誘電体板２０６の一部もしくは全てを、絶縁性の高透磁率材料で形成してもよい。この場合、並列インダクタンスがいっそう増加するという利点が得られる。
【００９０】
（第３実施形態）
図１３は、本発明の第３実施形態のコモンモード電流抑制フィルタを構成するＨＩＳの上面図である。
【００９１】
本第３実施形態は、導体要素を、上記第１および第２実施形態のように正方格子状、もしくは三角格子状に周期的配置することによってではなく、コネクタ１０８付近のある点３１５を中心として導体要素を同心円弧状に配置することにより、ＨＩＳ３０１を構成したものである。
【００９２】
本第３実施形態で用いられるＨＩＳ３０１は、図１３に示すように、プリント回路基板１００の表面に設けられたコネクタ１０８の周囲に、そのコネクタ１０８の三方向を囲むように形成されている。
【００９３】
ＨＩＳ３０１は、プリント回路基板１００上に周期的に配置された複数の導体要素を備えており、それら導体要素（つまり後述の第１層導体小片３０２）のレイアウトは、図１３に示すように、コネクタ１０８を中心とした扇形領域内での二次元周期的配置である。導体要素は、コネクタ１０８に接続されたケーブル１０９が延在する方向には存在していない。導体要素（すなわちＨＩＳ３０１）とコネクタ１０８との間には、所定の間隔が設けられており、したがって導体要素１０４（ＨＩＳ３０１）はコネクタ１０８から離隔している。各導体要素（第１層導体小片３０２）の平面形状は、図１３に明瞭に示すように、扇形である。
【００９４】
ＨＩＳ３０１の各導体要素を構成する第１導体層小片３０２は、コネクタ１０８付近の点３１５を中心とした三つの同心円弧上に周期的に配置されていると共に、それら同心円弧の共通の動径方向に放射状に周期的に配置されている。図１３では、動径方法に等間隔に並んでいる三つの円弧の各々に沿って、等角度間隔で扇形の第１導体層小片３０２が配置されている。同一円弧上の第１導体層小片３０２は、同じ平面形状を持つ。三つの円弧上に配置された第１導体層小片３０２の大きさは、点３１５からの距離に応じて徐々に増加している。なお、符号３０７は貫通ビアを、符号３２３は内層ヒダ導体小片を、それぞれ示す。
【００９５】
ＨＩＳ３０１の各導体要素の他の構成は、上述した第１実施形態のＨＩＳ１０１の導体要素１０４と同じである。
【００９６】
ＨＩＳ３０１がない場合には、プリント回路基板１００から高周波ノイズ電流がコネクタ１０８に集中する経路をとり、またケーブル１０９から伝わる高周波ノイズ電流がコネクタ１０８からプリント回路基板１００のグランドプレーンへ放射状に伝播することが想定される。しかし、本第３実施形態のＨＩＳ３０１を図１３のようなレイアウトでコネクタ１０８の近傍に配置すると、高周波ノイズ電流が効率的に抑制され、それと同時に外部の不要電磁波によりケーブル１０９に伝わった高周波ノイズ電流のプリント回路基板１００への伝播も効率的に抑制される。よって、プリント回路基板１００の内部の回路動作特性が、グランドプレーンを流れる高周波ノイズ電流により影響を受けるといった状況を防ぐことが可能である。
【００９７】
また、本第３実施形態のコモンモード電流抑制フィルタでは、上述したような構成のＨＩＳ３０１を使用しているため、プリント回路基板１００の貫通ビア３０７（ヒダ付き導体柱）を長くすることなく並列インダクタンスを増やすことができ、したがって、それだけプリント回路基板１００を薄くすることが可能である。また、並列インダクタンスの増大に応じて直列容量を小さくすることが可能になるため、第１導体小片３０２の辺の長さを短くすることが可能となり、第１導体小片３０２の小型化が可能となる。その結果、第１層導体小片３０２がプリント回路基板１００の表面を占有する面積が縮小する。よって、当該コモンモード電流抑制フィルタを実用上問題のない大きさに小形化することが容易である。
【００９８】
バンドギャップ帯域幅を狭めてもよい代わりにバンドギャップ周波数を低くしたい場合は、並列インダクタンスと同時に直列容量を増やすことにより実現可能である。また、同じ第１層導体小片３０２のサイズ当たりの直列容量が増加する構造にすることにより、第１層導体小片３０２をさらに小型化しても直列容量を稼ぐことができるため、第１層導体小片３０２の小型化が可能となり、結果として、当該コモンモード電流抑制フィルタをいっそう小型にすることも可能である。他方、並列インダクタンスの増加に応じて直列容量を減少させると、それだけバンドギャップ帯域幅を広げることができるので、広帯域にわたって上述した電磁放射抑制機能が得られる。
【００９９】
さらに、各ヒダ付導体柱３０３は、プリント回路基板１００の貫通ビア３０７と内層ヒダ導体小片３２３を用いて形成されているため、高コストのビルドアップ・プロセスを用いる必要がない。したがって、安価な多層プリント回路基板を使用して当該コモンモード電流抑制フィルタを実装することが可能である。
【０１００】
なお、プリント回路基板１００の誘電体板の一部もしくは全てを、絶縁性の高透磁率材料で形成してもよい。この場合、並列インダクタンスがいっそう増加するという利点が得られる。
【０１０１】
（第３実施形態の変形例）
図１４は本第３実施形態のＨＩＳ３０１の第１層導体小片３０２の変形例を示す上面図、図１５は図１４に示した第１層導体小片３０２ａを用いた場合のＨＩＳ３０１ａの上面図である。
【０１０２】
本第３実施形態で使用されたＨＩＳ３０１の第１層導体小片３０２の平面形状は、図１３に示すように、隣接する二つの第１導体層小片３０２の対向する辺の長さが異なっている。このため、直列容量の値が異なってしまうという難点がある。これに対し、図１４の第１層導体小片３０２ａでは、四つの角の両側を斜めに切除して８角形とされており、これによって第１層導体小片３０２ａの四つの辺Ｌ１、Ｌ２、Ｌ３、Ｌ４の長さが互いにほぼ等しくなっている。
【０１０３】
図１４のような平面形状を持つ第１導体層小片３０２ａを図１３と同様のレイアウトで配置して、ＨＩＳ３０１ａを構成すると、図１４に示すようになり、隣接する第１層導体小片３０２ａの対向する辺の長さが互いにほぼ等しくなる。その結果、ＨＩＳ３０１ａの直列容量を略等しい値にすることが可能となるという効果が得られる。
【０１０４】
（第４実施形態）
図１６は、本発明の第４実施形態のコモンモード電流抑制フィルタのＨＩＳを示す上面図である。
【０１０５】
本第４実施形態は、上記第３実施形態（図１３を参照）のように、上記第１実施形態（図１および図２を参照）における導体要素１０４を、コネクタ１０８付近のある点３１５を中心として同心円弧状に配列してＨＩＳ３０１を構成するのではなく、上記第２実施形態における第１導体要素２０４と第２導体要素２１４をコネクタ１０８付近のある点４１５を中心として同心円弧状に配列することにより、ＨＩＳ４０１を構成したものである。
【０１０６】
本第４実施形態で用いられるＨＩＳ４０１は、図１６に示すように、プリント回路基板の表面に設けられたコネクタ１０８の周囲に、そのコネクタ１０８の三方向を囲むように形成されている。
【０１０７】
ＨＩＳ４０１は、プリント回路基板上に周期的に配置された複数の第１導体要素４０４と複数の第２導体要素４１４を備えており、それら導体要素４０４および４１４（つまり後述の第１層導体小片４０２と第２層導体小片４１２）のレイアウトは、図１６に示すように、コネクタ１０８を中心とした扇形領域内での二次元周期的配置である。導体要素４０４および４１４は、コネクタ１０８に接続されたケーブルが延在する方向には存在していない。導体要素４０４および４１４（すなわちＨＩＳ４０１）とコネクタ１０８との間には、所定の間隔が設けられており、したがって導体要素４０４および４１４（ＨＩＳ４０１）はコネクタ１０８から離隔している。
【０１０８】
第１導体要素４０４および第２導体要素４１４の各々（第１層導体小片４０２と第２層導体小片４１２）の平面形状は、図１６に明瞭に示すように、扇形の四つの角を斜めに落としてなる八角形である。これは、図１４および図１５に示した第１層導体小片３０２ａのように、隣接する第１層導体小片４０２の対向する辺の長さを互いにほぼ等しくすると共に、隣接する第２層導体小片４１２の対向する辺の長さを互いにほぼ等しくし、ＨＩＳ４０１の直列容量を略等しい値にするためである。
【０１０９】
ＨＩＳ４０１の第１導体要素４０４を構成する第１導体層小片４０２は、コネクタ１０８付近の点４１５を中心とした複数の同心円弧上に周期的に配置されていると共に、それら同心円弧の共通の動径方向に放射状に周期的に配置されている。図１６では、動径方法に等間隔に並んでいる複数の円弧の各々に沿って、等角度間隔で扇形の第１導体層小片４０２が配置されている。同一円弧上の第１導体層小片４０２は、同じ平面形状を持つ。複数の円弧上に配置された第１導体層小片４０２の大きさは、点４１５からの距離に応じて徐々に増加している。なお、符号４０７は貫通ビアを、符号４２３は内層ヒダ導体小片を、それぞれ示す。
【０１１０】
第２導体要素４１４のレイアウトは、第１導体要素４０４のそれと同一であるが、第１導体要素４０４に対して所定距離ずれている。このため、隣接する第１層導体小片４０２と第２層導体小片４１２は、部分的に重なっており、両者の間には重なり領域４５１が形成されている。重なり領域４５１は、第２導体要素４１４の周期的配置に対して第１導体要素４０４の周期的配置を円周方向および動径方向にそれぞれ半周期ずらして配置することにより、形成されている。
【０１１１】
第１導体要素４０４と第２導体要素４１４の他の構成は、それぞれ、上述した第２実施形態のＨＩＳ２０１の第１導体要素２０４および第２導体要素２１４と同じである。
【０１１２】
本第４実施形態のＨＩＳ４０１を図１６のようなレイアウトでコネクタ１０８の近傍に配置すると、高周波ノイズ電流が効率的に抑制され、それと同時に外部の不要電磁波によりケーブル１０９に伝わった高周波ノイズ電流のプリント回路基板への伝播も効率的に抑制される。よって、プリント回路基板の内部の回路動作特性が、グランドプレーンを流れる高周波ノイズ電流により影響を受けるといった状況を防ぐことが可能である。
【０１１３】
また、本第４実施形態のコモンモード電流抑制フィルタでは、上述したような構成のＨＩＳ４０１を使用しているため、プリント回路基板の貫通ビア４０７（ヒダ付き導体柱）を長くすることなく並列インダクタンスを増やすことができ、したがって、それだけプリント回路基板を薄くすることが可能である。また、並列インダクタンスの増大に応じて直列容量を小さくすることが可能となるため、重なり領域４５１の小型化が可能となり、第１層導体小片４０２および第２層導体小片４１２の小型化が可能となる。その結果、第１層導体小片４０２および第２層導体小片４１２がプリント回路基板の表面を占有する面積が縮小する。よって、当該コモンモード電流抑制フィルタを実用上問題のない大きさに小形化することが容易である。
【０１１４】
バンドギャップ帯域幅を狭めてもよい代わりにバンドギャップ周波数を低くしたい場合は、並列インダクタンスと同時に直列容量を増やすことにより実現可能である。また、同じ第１層導体小片４０２のサイズ当たりの直列容量が増加する構造にすることにより、第１層導体小片４０２および第２層導体小片４１２をさらに小型化しても直列容量を稼ぐことができるため、第１層導体小片４０２および第２層導体小片４１２の小型化が可能となり、結果として、当該コモンモード電流抑制フィルタをいっそう小型にすることも可能である。他方、並列インダクタンスの増加に応じて直列容量を減少させると、それだけバンドギャップ帯域幅を広げることができるので、広帯域にわたって上述した電磁放射抑制機能が得られる。
【０１１５】
さらに、各ヒダ付導体柱は、プリント回路基板の貫通ビア４０７と内層ヒダ導体小片４２３を用いて形成されているため、高コストのビルドアップ・プロセスを用いる必要がない。したがって、安価な多層プリント回路基板を使用して当該コモンモード電流抑制フィルタを実装することが可能である。
【０１１６】
なお、プリント回路基板の誘電体板の一部もしくは全てを、絶縁性の高透磁率材料で形成してもよい。この場合、並列インダクタンスがいっそう増加するという利点が得られる。
【０１１７】
（変形例）
上記第１〜４の実施形態は本発明の好適な例を示すものである。したがって、本発明はこれら実施形態に限定されず、種々の変形が可能なことは言うまでもない。 例えば、上記第１〜４の実施形態では、プリント基板上において、複数の第１層導体小片がコネクタを取り囲むように略Ｕ字状または円弧状の領域を占有しているが、本発明はこれには限定されない。複数の第１層導体小片の占有領域の形状は、必要に応じて任意に変更が可能である。
【図面の簡単な説明】
【０１１８】
【図１】本発明の第１実施形態のコモンモード電流抑制フィルタを構成するＨＩＳの上面図である。
【図２】本発明の第１実施形態のコモンモード電流抑制フィルタを構成するＨＩＳの断面図である。
【図３】本発明の第１実施形態のコモンモード電流抑制フィルタを構成するＨＩＳの部分拡大上面図である。
【図４】本発明の第１実施形態のコモンモード電流抑制フィルタのＨＩＳを構成する導体要素の斜視図である。
【図５】本発明の第１実施形態のコモンモード電流抑制フィルタのＨＩＳにおける高周波ノイズ電流の電流経路を示す断面説明図である。
【図６】本発明の第１実施形態のコモンモード電流抑制フィルタの内層ヒダ導体小片における電流集中を説明するための上面図である。
【図７】本発明の第１実施形態のコモンモード電流抑制フィルタの内層ヒダ導体小片の変形例を示す上面図である。
【図８】本発明の第１実施形態のコモンモード電流抑制フィルタの第１層導体小片の変形例を示す上面図である。
【図９】図８に示した第１層導体小片により構成されるＨＩＳの一例を示す上面図である。
【図１０】本発明の第２実施形態であるコモンモード電流抑制フィルタを構成するＨＩＳの上面図である。
【図１１】図１０のＡ−Ａ´線に沿った部分断面図である。
【図１２】図１１に示したＨＩＳを構成要素ごとに分解して示した部分断面説明図である。
【図１３】本発明の第３実施形態のコモンモード電流抑制フィルタを構成するＨＩＳの上面図である。
【図１４】本発明の第３実施形態のコモンモード電流抑制フィルタのＨＩＳで使用された第１層導体小片の変形例を示す上面図である。
【図１５】図１４に示した第１層導体小片により構成されるＨＩＳの一例を示す上面図である。
【図１６】本発明の第４実施形態のコモンモード電流抑制フィルタを構成するＨＩＳの上面図である。
【図１７】従来のＨＩＳの一例を示す断面図である。
【図１８】図１７に示した従来のＨＩＳの導体小片のレイアウトの一例を示す上面図である。
【図１９】図１７に示した従来のＨＩＳの導体小片のレイアウトの他の例を示す上面図である。
【図２０】図１７に示した従来のＨＩＳの等価回路図である。
【図２１】従来のＨＩＳの他の例を示す断面図である。
【図２２】図２１に示した従来のＨＩＳの等価回路図である。
【図２３】図２１に示した従来のＨＩＳにおいてインダクタンス要素としてスパイラルコイルを用いた場合の上面図である。
【図２４】図２１に示した従来のＨＩＳにおいてインダクタンス要素としてミアンダコイルを用いた場合の上面図である。
【符号の説明】
【０１１９】
１、１ａ  従来のＨＩＳ
２  導体小片
３  導体柱
４  導体要素
５  グランドプレーン
６  誘電体板
７  第１導体柱
８  インダクタンス要素
１５  インダクタンス要素と第１導体柱との接続点
１６  第１誘電体板
１７  第２導体柱
１８  スパイラルコイル
２５  インダクタンス要素と第２導体柱との接続点
２６  第２誘電体板
２８  ミアンダコイル
１００  プリント回路基板
１０１、２０１、３０１、３０１ａ、４０１  本発明のＨＩＳ
１０２、１０２ａ、２０２、３０２、３０２ａ、４０２  第１層導体小片
１０３  ヒダ付き導体柱
１０４  導体要素
１０６、２０６  誘電体板
１０７、２０７、３０７、４０７  貫通ビア
１０６  誘電体板
１０８  コネクタ
１０９  ケーブル
１１０  電流経路
１１１  円
１２０  電流集中部
１２３、２２３、３２３、４２３  内層ヒダ導体小片
１３１  隙間領域
２０３、４０３  第１ヒダ付き導体柱
２０４、４０４  第１導体要素
２１２、４１２  第２層導体小片
２１３、４１３  第２ヒダ付き導体柱
２１４、４１４  第２導体要素
２５１、４５１  重なり領域
３１５、４１５  円弧の中心
【図１】
0005012407.tif 000002
【図２】
0005012407.tif 000003
【図３】
0005012407.tif 000004
【図４】
0005012407.tif 000005
【図５】
0005012407.tif 000006
【図６】
0005012407.tif 000007
【図７】
0005012407.tif 000008
【図８】
0005012407.tif 000009
【図９】
0005012407.tif 000010
【図１０】
0005012407.tif 000011
【図１１】
0005012407.tif 000012
【図１２】
0005012407.tif 000013
【図１３】
0005012407.tif 000014
【図１４】
0005012407.tif 000015
【図１５】
0005012407.tif 000016
【図１６】
0005012407.tif 000017
【図１７】
0005012407.tif 000018
【図１８】
0005012407.tif 000019
【図１９】
0005012407.tif 000020
【図２０】
0005012407.tif 000021
【図２１】
0005012407.tif 000022
【図２２】
0005012407.tif 000023
【図２３】
0005012407.tif 000024
【図２４】
0005012407.tif 000025