(57)【特許請求の範囲】
【請求項１】
光センサーと、
γ補正回路を備え、前記光センサーと電気的に接続された制御回路と、
前記制御回路と電気的に接続されたソース信号線駆動回路と、
前記ソース信号線駆動回路と電気的に接続された画素部と、を有し、
前記画素部は第１の基板上に設けられ、
前記光センサーは、透光性を有する第２の基板上に設けられ、
前記第２の基板は、前記第１の基板上に設けられ、
前記光センサーは、
前記第２の基板上に設けられた透明電極と、
前記透明電極上に設けられた光電変換層と、
前記光電変換層上に設けられた、第１及び第２の光反射性電極と、を有し、
前記第１の光反射性電極は、前記光電変換層に設けられた第１の開孔を介して前記透明電極と電気的に接続され、
前記光センサーは、前記第１の光反射性電極と前記第１の基板上に設けられた第１の配線とが電気的に接続され、前記第２の光反射性電極と前記第１の基板上に設けられた第２の配線とが電気的に接続されるように、前記第１の基板に接着されていることを特徴とする表示装置。
【請求項２】
光センサーと、
γ補正回路を備え、前記光センサーと電気的に接続された制御回路と、
前記制御回路と電気的に接続されたソース信号線駆動回路と、
前記ソース信号線駆動回路と電気的に接続された画素部と、を有し、
前記画素部は、透光性を有する第１の基板上に設けられ、
前記光センサーは第２の基板上に設けられ、
前記第２の基板は、前記第１の基板上に設けられ、
前記光センサーは、
前記第２の基板上に設けられた光反射性電極と、
前記光反射性電極上に設けられた光電変換層と、
前記光電変換層上に設けられた透明電極と、
前記透明電極上に設けられた第１及び第２の外部接続端子と、を有し、
前記第１の外部接続端子は、前記光電変換層に設けられた第１の開孔を介して前記光反射性電極と電気的に接続され、
前記第２の外部接続端子は、前記透明電極と電気的に接続され、
前記光センサーは、前記第１の外部接続端子と前記第１の基板上に設けられた第１の配線とが電気的に接続され、前記第２の外部接続端子と前記第１の基板上に設けられた第２の配線とが電気的に接続されるように、前記第１の基板に接着されていることを特徴とする表示装置。
【請求項３】
請求項１において、
前記第１の基板上に設けられた素子形成領域及び入出力端子と、
前記素子形成領域上に設けられた第３の基板と、
前記第１の基板の裏面側に設けられたプリント基板と、
前記第１及び第３の基板を覆う筐体と、を有し、
前記入出力端子は、フレキシブルプリント配線板を介して前記プリント基板と電気的に接続され、
前記筐体は、前記第１の基板上に位置し、前記光センサーと重なる位置に第２の開孔を有し、
前記第２の開孔及び前記第２の基板を介して、前記光センサーに光が照射されることを特徴とする表示装置。
【請求項４】
請求項２において、
前記第１の基板上に設けられた素子形成領域及び入出力端子と、
前記素子形成領域上に設けられた第３の基板と、
前記第３の基板上に設けられたプリント基板と、
前記第１及び第３の基板を覆う筐体と、を有し、
前記入出力端子は、フレキシブルプリント配線板を介して前記プリント基板と電気的に接続され、
前記筐体は、前記第１の裏面側に位置し、前記光センサーと重なる位置に第２の開孔を有し、
前記第２の開孔及び前記第１の基板を介して、前記光センサーに光が照射されることを特徴とする表示装置。
【請求項５】
請求項１乃至４のいずれか一項において、
映像信号処理回路を有し、
前記制御回路は、ソースフォロワ回路を備えた検出回路と、Ａ／Ｄ変換回路と、演算処理回路と、を有し、
前記検出回路は前記光センサーと電気的に接続され、
前記Ａ／Ｄ変換回路は前記検出回路と電気的に接続され、
前記演算処理回路は前記Ａ／Ｄ変換回路と電気的に接続され、
前記γ補正回路は前記演算処理回路と電気的に接続され、
前記映像信号処理回路は前記γ補正回路と電気的に接続され、
前記ソース信号線駆動回路は前記映像信号処理回路と電気的に接続されていることを特徴とする表示装置。
【請求項６】
請求項１乃至５のいずれか一項において、
前記画素部は、少なくとも、画素電極、液晶層及び対向電極を有することを特徴とする表示装置。
【請求項７】
請求項１乃至５のいずれか一項において、
前記画素部は、少なくとも、画素電極及び発光層を有することを特徴とする表示装置。
【請求項８】
請求項１乃至７のいずれか一項において、
前記光センサーは、非晶質シリコン層を有することを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、周囲の明るさに応じて表示画面の輝度調節が可能な表示装置及びその作製方法に関する。
【０００２】
【従来の技術】
基板上に薄膜トランジスタ（以下、ＴＦＴという）を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用が進められている。従来、アモルファスシリコン膜を用いたＴＦＴにより実用化されていたアクティブマトリクス型表示装置は、ドライバＩＣを必要としていた。しかし、多結晶シリコン膜を用いたＴＦＴは高い駆動周波数で動作が可能となり、画素部のＴＦＴと駆動回路のＴＦＴを基板上に一体形成することが可能となっている。
【０００３】
駆動回路を基板上に一体形成したアクティブマトリクス型表示装置は、シフトレジスタやサンプリング回路など様々な回路を作り込むことでコストの低減、装置の小型化、生産歩留まりの向上など、様々な利点が得られるとして注目されている。
【０００４】
ところで、アクティブマトリクス型表示装置は、数十から数百万個の各画素にＴＦＴが配置され、そのＴＦＴのそれぞれに個別電極（画素電極）が設けられている。液晶表示装置の場合には、ＴＦＴが形成された素子基板と、共通電極が形成された対向基板との間に液晶が封入されている。そして、個別電極と共通電極との間の液晶を誘電体とした一種のコンデンサを形成している。液晶表示装置の動作は、各画素に印加する電圧をＴＦＴのスイッチング機能により制御して、このコンデンサへ電荷を蓄積することで液晶を駆動し、液晶を透過する光量を調節して画像を表示する仕組みとなっている。光源は、外光を利用する反射型液晶表示装置もあるが、バックライトまたはフロントライトを用いた液晶表示装置が一般的である。
【０００５】
一方、画素毎に発光素子を設け、その発光素子の点滅をＴＦＴにより制御して画像を表示する表示装置も開発されている。発光素子はエレクトロルミネセンス（Electro Luminescence : 以下、ＥＬと表記する）を利用していることから、この種の表示装置はＥＬ表示装置とも呼ばれている。ＴＦＴを用いたアクティブマトリクス型ＥＬ表示装置は、各画素のそれぞれにスイッチング用のＴＦＴ（以下スイッチング用ＴＦＴという）を設け、そのスイッチング用ＴＦＴによって電流制御を行うＴＦＴ（以下電流制御用ＴＦＴという）を動作させてＥＬ層（発光層を含む有機化合物層を指していう）を発光させる。例えば特開平１０−１８９２５２号に記載されたＥＬ表示装置がある。
【０００６】
このように、アクティブマトリクス型表示装置は、外光を利用するにしろ、自発光の光を用いるにしろ、映像信号に基づいた入力電圧により画面の輝度の強弱をＴＦＴで制御して画像表示を行う仕組みとなっている。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の表示装置の多くは画像表示を行うための入力電圧特性が固定であり、必要とされる表示装置の最大輝度が周囲環境によって異なることへの配慮が十分なされてなかった。周囲の環境が夜間であり暗い場合には、昼間屋外で使用する場合と同等の輝度がなくても認識することができるにもかかわらず、輝度調整がされていないことにより使用者にとっては眩しく感じられ視認性を損なってしまうことも多かった。
【０００８】
勿論、周囲の明るさをセンサーにより検知して画面の輝度を調節する方法は提案されている。明るさ、即ち照度を検知するセンサーとしてはフォトダイオード、フォトトランジスタなどが用いられる。しかし、これらのセンサーを個別部品として表示装置に実装すると、その分余計な面積を必要とする。外光は表示装置の周辺の物体で散乱して様々な角度から光センサーに入射する。その結果、周囲の明るさと輝度の補正にずれが生じてしまうことが問題となる。
【０００９】
また、センサーの種類によっては、人間の視感度とセンサーの分光感度特性とを合わせるために、光学フィルターを装着しなければ補正に誤差が生じてしまうという問題点がある。例えば、単結晶シリコンを用いたセンサーは、分光感度が赤外光領域に広がっているため、正確に明るさを補正するためには視感度補正フィルターを設ける必要がある。そのために、どうしても表示装置の大型化を余儀なくされてしまう。
【００１０】
上記問題点を解決するために、本発明は、周囲の明るさに応じて輝度調節を自動的に調節することを可能とすると共に、人間が感じる周囲の明るさの変化に対し適切な輝度調節が可能な表示装置を実現することを目的とする。
【００１１】
【課題を解決するための手段】
上記問題点を解決するための本発明の構成は、アクティブマトリクス型表示装置において、γ補正回路の出力線が映像信号処理回路に接続している。γ補正回路は光センサーからの出力信号により、周囲の明るさに応じて画素の見かけ上の輝度を変化させる信号を映像信号処理回路に入力する。光センサーは複数個設ける。光センサーをアクティブマトリクス型表示装置の画素部の周囲に複数個設けることにより周辺の物体で散乱して様々な角度から各光センサーに入射する光強度を検知して、そのバランスをとることにより適切な補正をすることができる。尚、γ補正回路以外の補正回路を用いることも可能である。
【００１２】
この場合、映像信号電圧を階調表示するための駆動電圧に変換するγ補正回路は第１の基板に形成され、前記γ補正回路入出力電圧特性を周囲の明るさに応じて制御するための光センサーが第２の基板に形成され、前記第１の基板に前記第２の基板が固定されている構成が望ましい。
【００１３】
また、他の発明の構成は、画素部が形成された基板の外周部に設けられた複数の光センサーと、複数の光センサーと接続するソースフォロワ回路と、ソースフォロワ回路に接続するγ補正回路と、γ補正回路に接続する映像信号増幅回路と、映像信号増幅回路に接続するソース信号線駆動回路と、ソース信号線駆動回路に接続する画素部とを有している。本発明で用いる光センサーは、好適には非晶質シリコンを光電変換層に含む光センサーを適用する。
【００１４】
この光センサーは、光電変換層にｐ型とｎ型の非晶質半導体膜又は微結晶半導体膜の間にＩ型の高抵抗の非晶質シリコン膜を挟んでいる。また、光入射側には透明電極を、その反対側には金属電極が形成された構造を有している。このような構造の光センサーは、分光感度特性において５００〜６００nmにピークを持ち、人間の視感度特性に近くなっている。従って、視感度補正フィルターを使わなくても良い。
【００１５】
また、他の発明の構成は、第１の基板上に薄膜トランジスタで画素部を形成する工程と、第２の基板上に光センサーを形成する工程と、前記第１の基板に前記第２の基板を固定する工程とを有することを特徴としている。
【００１６】
また、他の発明の構成は、第１の基板上に薄膜トランジスタで画素部と、前記画素部の駆動回路と、前記画素部の輝度を制御する制御回路とを形成する工程と、第２の基板上に光センサーを形成する工程と、前記第１の基板に前記第２の基板を固定し、前記制御回路と前記光センサーを電気的に接続する工程とを有することを特徴としている。
【００１７】
光センサーを構成する微結晶半導体膜や非晶質シリコン膜及び電極を形成するための導電膜は、プラズマＣＶＤ法やスパッタ法で形成することができる。これらの成膜法は基板の面積が大型化しても被膜を形成することが可能である。例えば、１辺が３００mm以上、好ましくは１０００mm以上の基板を用いることが可能である。一方、表示装置に実装する光センサーのサイズは１辺が１〜５mmであり、大型基板を用いることにより、１枚の基板から多数の光センサーを取り出すことができる。
【００１８】
【発明の実施の形態】
図１はデジタル駆動方式のアクティブマトリクス型表示装置の回路構成のブロック図を示す。画素部１０１はゲート信号線駆動回路１０２から延在する複数のゲート線１１３と、ソース信号線駆動回路１０３から延在する複数のソース線１１４とが交差して形成され、各交点にＴＦＴを設けて形成されている。画素部に入力されるデジタルデータ信号を形成する映像信号処理回路１１２を有している。
【００１９】
周囲の明るさを検知して画素部に入力する画像信号の振幅を制御する制御回路１００は、光センサー１０７からの出力を検出する検出回路１０８、Ａ／Ｄ変換回路１０９、演算処理回路１１０、γ補正回路１１１から成っている。
【００２０】
光センサー１０７は、光電変換層にｐ型とｎ型の非晶質半導体膜又は微結晶半導体膜の間にＩ型の高抵抗の非晶質シリコン膜を挟んだｐｉｎ接合を有する構造を採用する。光入射側には透明電極を、その反対側には金属電極が形成された構造を有している。このように非晶質シリコン膜を用いた光センサーは、分光感度特性において５００〜６００nmにピークを持ち、人間の視感度特性に近くなっている。従って、視感度補正フィルターを使わなくても良い。
【００２１】
図２は検出回路１０８を説明する回路図であり、リセット用ＴＦＴ２０２を導通状態にすると光センサー２０１には逆バイアス電圧が印加される。（以後、光センサー２０１のマイナス側端子の電位が電源電圧の電位まで充電される動作をリセットと呼ぶ）その後、リセット用ＴＦＴ２０２を非導通状態にする。その時、光センサー２０１の起電力により、時間が経過するに従い電源電圧の電位まで充電されていた光センサー２０１のマイナス側端子の電位が光電変換によって発生した電荷によって除々に低下する。そして、ある一定時間を経過した後、スイッチ用ＴＦＴ２０４を導通状態とすると、増幅用ＴＦＴ２０３を通って出力側に信号が出力される。
【００２２】
この場合、増幅用ＴＦＴ２０３とスイッチ用ＴＦＴ２０４はいわゆるソースフォロワ回路として動作する。図２ではソースフォロワ回路をｎチャネル型ＴＦＴで形成した例で示されているが、勿論、ｐチャネル型ＴＦＴでも形成することができる。増幅側電源線２０５には電源電圧Ｖddが加えられている。バイアス側電源線２０６は基準電位０Vが与えられている。増幅用ＴＦＴ２０３のドレイン側端子は増幅側電源線に接続され、ソース側端子はスイッチ用ＴＦＴ２０４のドレイン端子に接続されている。スイッチ用ＴＦＴ２０４のソース側端子はバイアス側電源線２０６に接続されている。スイッチ用ＴＦＴ２０４のゲート端子にはバイアス電圧Ｖbが印加され、このＴＦＴにはバイアス電流Ｉbが流れる。スイッチ用ＴＦＴ２０４は基本的には定電流源として動作する。増幅用ＴＦＴ２０３のゲート端子には入力電圧Ｖinが加えられ、ソース端子が出力端子となる。このソースフォロワ回路の入出力関係は、Ｖout＝Ｖin−Ｖbとなる。
【００２３】
この出力電圧ＶoutはＡ／Ｄ変換回路１０９によりデジタル信号に変換する。デジタル信号は演算処理回路１１０に入力された信号に対して、あらかじめ設定しておいた比較データに基づき画像の輝度を補正するための補正信号に変換する。γ補正回路１１１はこの補正信号に基づいて補正電圧を発生し、その出力線は映像信号処理回路１１２に接続して補正電圧を出力する。
【００２４】
映像信号処理回路１１２ではアナログ信号又はデジタル信号でなるビデオ信号（画像情報を含む信号）を、時分割階調を行うためのデジタルデータ信号に変換すると共に、時分割階調表示を行うために必要なタイミングパルス等を発生させ、ソース信号線駆動回路に入力する。
【００２５】
映像信号処理回路１１２には時分割階調データ信号発生回路が含まれ、この回路には１フレーム期間をｎビット（ｎは２以上の整数）の階調に対応した複数のサブフレーム期間に分割する手段と、それら複数のサブフレーム期間においてアドレス期間及びサステイン期間を選択する手段と、そのサステイン期間をＴｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ(n-１)：Ｔｓ(n)＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する手段とが含まれている。
【００２６】
次に時分割階調表示について、図２０を用いて説明する。ここではｎビットデジタル駆動方式により２n階調のフルカラー表示を行う場合について説明する。まず、図２０に示すように１フレーム期間をｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）に分割する。なお、画素部の全ての画素が１つの画像を表示する期間を１フレーム期間と呼ぶ。フレーム期間は、発振周波数は６０Hz以上、即ち１秒間に６０以上設けられており、１秒間に６０以上の画像が表示されている。１秒間に表示される画像の数が６０より少なくなると、視覚的にフリッカ等の画像のちらつきが目立ち始める。また、１フレーム期間をさらに複数に分割した期間をサブフレーム期間と呼ぶ。階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動しなければならない。
【００２７】
１つのサブフレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けられる。アドレス期間とは、１サブフレーム期間中、全画素にデータを入力するのに要する時間であり、サステイン期間とは、画素がオン状態（明状態）でいる期間を示している。
【００２８】
ｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）がそれぞれ有するアドレス期間（Ｔａ１〜Ｔａｎ）の長さは全て一定である。ＳＦ１〜ＳＦｎがそれぞれ有するサステイン期間（Ｔｓ）をそれぞれＴｓ１〜Ｔｓｎとする。サステイン期間の長さは、Ｔｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ（ｎ−１）：Ｔｓｎ＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。但し、ＳＦ１〜ＳＦｎを出現させる順序はどのようにしても良い。このサステイン期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【００２９】
サステイン期間はγ補正回路１１１からの補正電圧に基づいて決定され、周囲の明るさに応じて映像の輝度調整を行う。
【００３０】
ソース信号線駆動回路１０３は基本的にシフトレジスタ１０４、ラッチＡ１０５、ラッチＢ１０６を有している。また、シフトレジスタ１０４にはクロックパルス（ＣＬＫ）及びスタートパルス（ＳＰ）が入力され、ラッチＡ１０５にはデジタルデータ信号（Digital Data Signals）が入力され、ラッチＢ１０６にはラッチ信号（Latch Signals）が入力される。なお、図１においてソース信号線駆動回路１０３は１つだけ設けられているが、ソース信号線駆動回路は複数個設けても良い。
【００３１】
また、ゲート信号線駆動回路１０２は、シフトレジスタ、バッファ等（いずれも図示せず）を有している。なお、図３（Ａ）においてゲート信号線駆動回路３０２ａ、３０２ｂは２つ設けられているが、本実施の形態においてデータ信号線駆動回路は１つであってもよい。
【００３２】
図１５はアナログ駆動方式のアクティブマトリクス型表示装置の構成を示すブロック図を示す。１２１はソース信号線駆動回路、１０２はゲート信号線駆動回路である。本実施例ではソース信号線駆動回路とゲート信号線駆動回路とを１つづつ設けたが、本発明はこの構成に限定されない。ソース信号線駆動回路を２つ設けても良い。また、ゲート信号線駆動回路を２つ設けても良い。
【００３３】
ソース信号線駆動回路１２１は、シフトレジスタ１２２、レベルシフト１２３、サンプリング回路１２４を有している。なおレベルシフトは必要に応じて用いればよく、必ずしも用いなくとも良い。また本実施例においてレベルシフトはシフトレジスタ１２２とサンプリング回路１２４との間に設ける構成としたが、本発明はこの構成に限定されない。シフトレジスタ１２２の中にレベルシフト１２３が組み込まれている構成にしても良い。
【００３４】
クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）がシフトレジスタ１２２に入力される。シフトレジスタ１２２からアナログの信号（アナログ信号）をサンプリングするためのサンプリング信号が出力される。出力されたサンプリング信号はレベルシフト１２３に入力され、その電位の振幅が大きくなって出力される。レベルシフト１２３から出力されたサンプリング信号は、サンプリング回路１２４に入力される。そしてサンプリング回路１２４に入力されるアナログの映像表示信号がサンプリング信号によってそれぞれサンプリングされ、ソース信号線に入力される。
【００３５】
周囲の明るさを検知して画素部に入力する画像信号の振幅を制御する制御回路１２０は、光センサー１２６、光センサー１２６からの出力を検出する検出回路１２７、演算処理回路１２８、γ補正回路１２９から成っている。光センサー１２６と検出回路１２７の回路構成は図２と同様なものであり、この出力電圧Ｖoutは演算処理回路１２８に入力された信号に対して、画像の輝度を補正するための補正信号に変換する。映像信号処理回路１２５では、補正信号に基づいて映像信号の振幅を変化させ輝度調整を行う。
【００３６】
このように、アナログ駆動方式のアクティブマトリクス型表示装置であっても、光センサーを取り付け、光センサーが検知する周囲の明るさを基に補正電圧を変化させ電圧階調を行って輝度調節を行うことができる。尚、ここで示した画素部及やその駆動回路の構成は一例であり、本実施形態で示す構成に何ら限定されるものではない。
【００３７】
【実施例】
[実施例１]
図３は輝度の自動調節機能を有するアクティブマトリクス型表示装置の概略図を示している。絶縁表面を有する基板３００には、画素部３０１、ゲート信号線駆動回路３０２ａ、３０２ｂ、ソース信号線駆動回路３０３ａ、３０３ｂ、制御回路３０５、映像信号処理回路３０４、入力端子３０７、光センサー３０６が設けられている。光センサー３０６の数は図３で示すように基板３００の外周部に複数個設ける。複数個の光センサー３０６を設けると、様々な角度からの光を検知してきめ細かな輝度制御を行うことができる。
【００３８】
光センサー３０６は非晶質シリコンなど光電効果を有する材料を用いて作製する。光センサー３０６は別基板上に作製し、基板３００の画素部３０１及び駆動回路の外側であり、基板３００の外周部に取り付ける。この場合、光センサーの受光面と、画素部の映像表示面は同じ方向を向いている。
【００３９】
画素部３０１は、マトリクス状に複数の画素３０８が配列して形成されている。画素３０８は表示装置の種類によりその構成は異なるが、いずれにしても各画素にはＴＦＴが設けられている。
【００４０】
映像信号処理回路３０４及び制御回路３０５の構成は図１（デジタル駆動）または図１５（アナログ駆動）と同様なものであり、光センサー３０６からの出力に応じてソース信号線駆回路に入力する映像信号の振幅を変化させ輝度調整を行う。周囲が明るい場合には映像信号の振幅を大きくし、画像の輝度を高くする。
暗い場合にはその反対とする。
【００４１】
画素部３０１、ゲート信号線駆動回路３０２、ソース信号線駆動回路３０３、映像信号処理回路３０４、制御回路３０５はＴＦＴを用いて基板３００上に形成することができる。
【００４２】
本発明は、アクティブマトリクス型表示装置において、周囲の明るさを光センサーで検知し、この情報に基づいて映像表示の輝度を制御するものである。光センサー３０６は画素部３０１の周囲に複数個設けることにより周辺の物体で散乱して様々な角度から各光センサーに入射する光強度を検知して、そのバランスをとることにより適切な補正をすることができる。尚、図３の表示装置の構成に限定されるものではなく、図３の構造は本発明を実施する上での好ましい形態の一つに過ぎない。
【００４３】
[実施例２]
図３に示す構成アクティブマトリクス型表示装置は液晶表示装置やＥＬ表示装置を実現することを可能とする。本実施例では基板上にＴＦＴを形成し、液晶表示装置を作製する場合の例を説明する。
【００４４】
まず、図４（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラス基板４０１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成るブロッキング層４０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１０〜２００nm（好ましくは５０〜１００nm）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜を５０〜２００nm（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例ではブロッキング層４０２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【００４５】
島状に分割された半導体層４０３〜４０６は、非晶質構造を有する半導体膜を、レーザーアニール法やファーネスアニール炉を用いた熱処理により結晶構造を有する半導体膜（以下、結晶質半導体膜という）で形成する。この島状の半導体層４０３〜４０６の厚さは２５〜８０nm（好ましくは３０〜６０nm）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００４６】
レーザーアニール法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。レーザー発振器から出力されるレーザー光は、光学系で線状に集光し半導体膜に照射する方法を用いる。アニールの条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Hzとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合には、第２高調波を用いパルス発振周波数１〜１０kHzとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μm、例えば４００μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。
【００４７】
次いで、島状の半導体層４０３〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０nmとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０nmの厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜４０７はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００４８】
そして、ゲート絶縁膜４０７上にゲート電極を形成するための第１の導電膜４０８ａと第２の導電膜４０８ｂとを形成する。本実施例では、第１の導電膜４０８ａを窒化タンタルまたはチタンで５０〜１００nmの厚さに形成し、第２の導電膜４０８ｂをタングステンで１００〜３００nmの厚さに形成する。これらの材料は、窒素雰囲気中における４００〜６００℃の熱処理でも安定であり、抵抗率が著しく増大することがない。
【００４９】
次に図４（Ｂ）に示すように、レジストによるマスク４０９を形成し、ゲート電極を形成するための第１のエッチング処理を行う。エッチング方法に限定はないが、好適にはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いる。エッチング用ガスにＣＦ4とＣｌ2を混合し、０．５〜２Pa、好ましくは１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはタングステン膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングすることができる。
【００５０】
上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は２５〜４５度となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。タングステンに対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされる。こうして、第１のエッチング処理により第１の導電膜と第２の導電膜から成る第１の形状の導電層４１０〜４１５（第１の導電膜４１０ａ〜４１５ａと第２の導電膜４１０ｂ〜４１５ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層で覆われない領域は２０〜５０nm程度エッチングされ薄くなる。
【００５１】
そして、図４（Ｃ）で示すように、第１のドーピング処理を行いｎ型の不純物（ドナー）をドーピングする。ドーピングの方法はイオンドープ法若しくはイオン注入法で行う。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14/cm2として行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、加速電圧を制御（例えば、２０〜６０keV）して、第１の形状の導電層をマスクとして利用する。こうして、第１の不純物領域４１７〜４２０を形成する。例えば、第１の不純物領域４１７〜４２０おけるｎ型の不純物の濃度は１×１０20〜１×１０21/cm3の範囲で形成する。
【００５２】
図５（Ａ）で示す第２のエッチング処理は、同様にＩＣＰエッチング装置を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Paの圧力でコイル型の電極に５００WのＲＦ電力(13.56MHz)を供給してプラズマを生成する。基板側（試料ステージ）には５０WのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン膜を異方性エッチングし、第１の導電層である窒化タンタル膜またはチタン膜を残存させるようにする。こうして、第２の形状の導電層４２１〜４２６（第１の導電膜４２１ａ〜４２６ａと第２の導電膜４２１ｂ〜４２６ｂ）を形成する。ゲート絶縁膜は第２の形状の導電層４２１〜４２６で覆われない領域はさらに２０〜５０nm程度エッチングされて膜厚が薄くなる。
【００５３】
次いで、第２のドーピング処理を行う。第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型の不純物（ドナー）をドーピングする。例えば、加速電圧を７０〜１２０keVとし、１×１０13/cm2のドーズ量で行い、図４（Ｃ）で島状の半導体層に形成された第１の不純物領域の内側に第２の不純物領域４２７〜４３０を形成する。このドーピングは、第２の形状の導電層４２３ｂ〜４２６ｂを不純物元素に対するマスクとして用い、第２の形状の導電層４２３ａ〜４２６ａの下側の領域に不純物元素が添加されるようにドーピングする。この不純物領域は、第２の形状の導電層４２３ａ〜４２６ａがほぼ同じ膜厚で残存していることから、第２の形状の導電層に沿った方向における濃度分布の差は小さく、１×１０17〜１×１０19/cm3の濃度でｎ型の不純物（ドナー）が含まれるように形成する。
【００５４】
そして、図５（Ｂ）に示すように、第３のエッチング処理を行い、ゲート絶縁膜のエッチング処理を行う。その結果、第２の形状の導電層４２１ａ〜４２６ａもエッチングされ、端部が後退して小さくなり、第３の形状の導電層４３１〜４３６（第１の導電膜４３１ａ〜４３６ａと第２の導電膜４３１ｂ〜４３６ｂ）が形成される。４３７は残存するゲート絶縁膜であり、エッチングをさらに進めて半導体層の表面を露出させても良い。
【００５５】
ｐチャネル型ＴＦＴに対しては、図５（Ｃ）に示すように、レジストマスク４３８、４３９を形成し、ｐチャネル型ＴＦＴを形成する島状の半導体層にｐ型の不純物（アクセプタ）をドーピングする。ｐ型の不純物（アクセプタ）は１３族に属する元素から選ばれ、典型的にはボロン（Ｂ）を用いる。第３の不純物領域４４０ａ〜４４０ｃの不純物濃度は２×１０20〜２×１０21/cm3となるようにする。第３の不純物領域にはリンが添加されているが、それ以上の濃度でボロンを添加して導電型を反転させておく。
【００５６】
以上までの工程で半導体層に不純物領域が形成される。図５において、第３の形状の導電層４３３〜４３５はゲート電極となり、第３の形状の導電層４３６は容量配線となる。また、第３の形状の導電層４３１、４３２はソース線などの配線を形成する。
【００５７】
次に、図６（Ａ）では最初に、窒化シリコン膜（ＳｉＮ：Ｈ）または酸化窒化シリコン膜（ＳｉＮxＯy：Ｈ）から成る第１の絶縁膜４４１をプラズマＣＶＤ法で形成する。そして導電型の制御を目的としてそれぞれの島状の半導体層に添加された不純物元素を活性化する工程を行う。活性化はファーネスアニール炉を用いる熱アニール法で行うことが好ましい。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することもできる。熱アニール法では酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行う。
【００５８】
その後、第１の絶縁膜４４１上に窒化シリコン膜（ＳｉＮ：Ｈ）または酸化窒化シリコン膜（ＳｉＮxＯy：Ｈ）から成る第２の絶縁膜４４２を形成する。そして、３５０〜５００℃で熱処理を行う。第２の絶縁膜４４２から放出される水素により半導体膜の水素化を行う。
【００５９】
さらに、図６（Ｂ）で示すように有機樹脂からなる第３の絶縁膜４４３を約１０００nmの厚さに形成する。有機樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。
【００６０】
次に、に示すように、第３の絶縁膜４４３、第２の絶縁膜４４２、第１の絶縁膜４４１に、コンタクトホールを形成し、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）などを用いて、接続電極４５１及びソースまたはドレイン配線４４４〜４４７を形成する。また、画素部においては、画素電極４５０、ゲート配線４４９、接続電極４４８を形成する。
【００６１】
こうして、同一の基板上にｐチャネル型ＴＦＴ４５３とｎチャネル型ＴＦＴ４５４で形成される周辺回路４５１と、画素ＴＦＴ４５５と保持容量４５６を有する画素部４５２が形成される。図６（Ｂ）では周辺回路４５１のｐチャネル型ＴＦＴ４５３とｎチャネル型ＴＦＴ４５４の断面図のみを示しているが、これらのＴＦＴを用いて実施例１で示すゲート信号線駆動回路、ソース信号線駆動回路、映像信号処理回路、制御回路を形成することができる。その回路構成は実施者が適宣決定すれば良い。
【００６２】
駆動回路４５１のｐチャネル型ＴＦＴ４５３には、チャネル形成領域５０１、ソース領域またはドレイン領域として機能する第３の不純物領域５０２〜５０４を有している。
【００６３】
ｎチャネル型ＴＦＴ４５４には、チャネル形成領域５０５、第３の形状の導電層４３４から成るゲート電極と重なる第２の不純物領域５０６（Gate Overlapped Drain：ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の不純物領域５０７（Lightly Doped Drain：ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域５０８を有している。これらのＴＦＴを用いて、実施例１で示すゲート信号線駆動回路、ソース信号線駆動回路を形成することができる。
【００６４】
画素ＴＦＴ４５５にはチャネル形成領域５０９、ゲート電極を形成する第３の形状の導電層４３５と重なる第２の不純物領域５１０（ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の不純物領域５１１（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域５１２、５１３、５１４を有している。また、保持容量４５６の一方の電極として機能する半導体膜は不純物領域５１６、５１７と不純物が添加されない領域５１５が形成されている。
【００６５】
画素部４５２においては、接続電極４４８によりソース配線４３２は、画素ＴＦＴ４５５のソースまたはドレイン領域５１２と電気的な接続が形成される。また、ゲート配線４４９は、ゲート電極４３５と電気的な接続が形成される。また、画素電極４５０は、画素ＴＦＴ４５５のソースまたはドレイン領域５１４及び保持容量４５６の一方の電極である半導体膜の不純物領域５１７と接続している。
【００６６】
図６（Ｂ）における画素部４５２の断面図は、図７で示すＡ−Ａ'線に対応したものである。ゲート電極４３５は隣接する画素の保持容量の一方の電極を兼ね、画素電極４５２と接続する半導体層４５３と重なる部分で容量を形成している。また、ソース配線４３２と画素電極４５０及び隣接する画素電極４５１との配置関係は、画素電極４５０、４５１の端部をソース配線４３２上に設け、重なり部を形成することにより、迷光を遮り遮光性を高めている。また、図８はこのような画素の等価回路を示している。
【００６７】
以上のようにして、実施例１で説明した図３におけるアクティブマトリクス型表示装置の駆動回路及び画素部を形成することができる。
【００６８】
[実施例３]
図１６はアクティブマトリクス型表示装置を逆スタガ型ＴＦＴで作製した一例を示す。実施例２と同様に、基板１６０１に、ｐチャネル型ＴＦＴ１７０１とｎチャネル型ＴＦＴ１７０２で形成される周辺回路１７０５と、画素ＴＦＴ１７０３と保持容量１７０４を有する画素部１７０６が形成される。周辺回路１７０５のｐチャネル型ＴＦＴ１７０１とｎチャネル型ＴＦＴ１７０２の断面図のみを示しているが、これらのＴＦＴを用いて実施例１で示すゲート信号線駆動回路、ソース信号線駆動回路、映像信号処理回路、制御回路を形成することができる。
【００６９】
基板１６０１には、ゲート電極１６０２〜１６０４、ソースまたはドレイン線１６０６、１６０７、容量配線１６０５がモリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などから選ばれた材料で形成され、その上にシリコンを含む絶縁膜でゲート絶縁膜として用いる第１絶縁膜１６０８が形成されている。半導体膜１６１０〜１６１３はシリコンを含む結晶質半導体材料で形成され、ｐ型またはｎ型の不純物を含む領域が形成されている。ＴＦＴのチャネル形成領域上にはチャネル保護膜１６１５〜１６１７が形成されていても良く、その上層には窒化シリコンまたは窒化酸化シリコン膜から成る第２絶縁膜２３２と、有機樹脂材料から成る第３絶縁膜１６３３が形成されている。そして、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）などを用いて、ソースまたはドレイン配線１６３４〜１６３７、画素電極１６４０、ゲート配線１６３９、接続電極１６３８が形成されている。
【００７０】
周辺回路１７０５のｐチャネル型ＴＦＴ１７０１には、チャネル形成領域１７０７、ｐ型の不純物領域から成るソースまたはドレイン領域１７０８が形成されている。ｎチャネル型ＴＦＴ１７０２には、チャネル形成領域１７０９、ｎ型の不純物領域から成るＬＤＤ領域１７１０、ｎ型の不純物領域から成るソースまたはドレイン領域１７１１が形成されている。画素部１７０６の画素ＴＦＴ１７０３は、マルチゲート構造であり、チャネル形成領域１７１２、ＬＤＤ領域１７１３、ソースまたはドレイン領域１７１４〜１７１６が形成される。ＬＤＤ領域の間に位置するｎ型の不純物領域は、オフ電流を低減するために有用である。保持容量１７０４は、容量配線１６０５と半導体層１６１３とその間に形成される第１の絶縁層とから形成されている。
【００７１】
画素部１７０６においては、接続電極１６３８によりソース配線１６０７は、画素ＴＦＴ１７０３のソースまたはドレイン領域１７１４と電気的な接続が形成される。また、ゲート配線１６３９は、第１の電極と電気的な接続が形成される。また、画素電極１６４０は、画素ＴＦＴ１７０３のソースまたはドレイン領域１７１６及び保持容量１７０４の半導体層１６１３と接続している。
【００７２】
このような逆スタガ型ＴＦＴを用いても、ゲート電極や半導体膜が形成される層に変更があるものの、図７と同様な構成の画素を形成することができる。こうして、実施例１で説明した図３におけるアクティブマトリクス型表示装置の駆動回路及び画素部を形成することができる。
【００７３】
[実施例４]
図３に示す構成アクティブマトリクス型表示装置でＥＬ表示装置を作製する場合の一例を説明する。周囲の光強度を検知し映像信号に補正を加える制御回路、映像信号処理回路、ゲート信号線駆動回路、ソース信号線駆動回路は同様な構成であるので、本実施例では画素部の断面構造の概略を図９（Ａ）に示して説明する。
【００７４】
図９（Ａ）において、１１は基板、１２はブロッキング層である。基板１１は透光性基板、代表的にはガラス基板、石英基板、ガラスセラミックス基板、又は結晶化ガラス基板を用いることができる。但し、作製プロセス中の最高処理温度に耐えるものである必要がある。
【００７５】
７０１はスイッチング用ＴＦＴであり、ｎチャネル型ＴＦＴで形成されているが、スイッチング用ＴＦＴは、ｐチャネル型としてもよい。また、７０２は電流制御用ＴＦＴであり、図９（Ａ）は、電流制御用ＴＦＴ７０２がｐチャネル型ＴＦＴで形成された場合を示している。この場合は、電流制御用ＴＦＴのドレインは、ＥＬ素子の陽極に接続されている。但し、スイッチング用ＴＦＴをｎチャネル型ＴＦＴに電流制御用ＴＦＴをｐチャネル型ＴＦＴに限定する必要はなく、この逆、又は両方にｐチャネル型ＴＦＴまたは、ｎチャネル型ＴＦＴを用いることも可能である。
【００７６】
スイッチング用ＴＦＴ７０１は、ソース領域１３、ドレイン領域１４、ＬＤＤ領域１５a〜１５d、高濃度不純物領域１６及びチャネル形成領域１７a、１７bを含む活性層、ゲート絶縁膜１８、ゲート電極１９a、１９b、第１層間絶縁膜２０、ソース線２１並びにドレイン線２２を有して形成される。なお、ゲート絶縁膜１８又は第１層間絶縁膜２０は基板上の全ＴＦＴに共通であっても良いし、回路又は素子に応じて異ならせても良い。
【００７７】
また、図９（Ａ）に示すスイッチング用ＴＦＴ７０１はゲート電極１９a、１９bが電気的に接続されており、いわゆるダブルゲート構造となっている。勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造）であっても良い。
【００７８】
マルチゲート構造はオフ電流を低減する上で極めて有効であり、スイッチング用ＴＦＴ７０１のオフ電流を十分に低くすれば、それだけコンデンサに必要な容量を小さくすることができる。即ち、コンデンサの専有面積を小さくすることができるので、マルチゲート構造とすることはＥＬ素子７０３の有効発光面積を広げる上でも有効である。
【００７９】
さらに、スイッチング用ＴＦＴ７０１においては、ＬＤＤ領域１５a〜１５dは、ゲート絶縁膜１８を挟んでゲート電極１９a、１９bと重ならないように設ける。このような構造はオフ電流を低減する上で非常に効果的である。また、ＬＤＤ領域１５a〜１５dの長さ（幅）は０．５〜３．５μm、代表的には２．０〜２．５μmとすれば良い。
【００８０】
なお、チャネル形成領域とＬＤＤ領域との間にオフセット領域（チャネル形成領域と同一組成の半導体層でなり、ゲート電圧が印加されない領域）を設けることはオフ電流を下げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた分離領域１６（ソース領域又はドレイン領域と同一の濃度で同一の不純物元素が添加された領域）がオフ電流の低減に効果的である。
【００８１】
次に、電流制御用ＴＦＴ７０２は、ソース領域２６、ドレイン領域２７、チャネル形成領域２９、ゲート絶縁膜１８、ゲート電極３０、第１層間絶縁膜２０、ソース線３１並びにドレイン線３２を有して形成される。なお、ゲート電極３０はシングルゲート構造となっているがマルチゲート構造であっても良い。
【００８２】
図９（Ｂ）はこのＥＬ表示装置の画素の等価回路であり、スイッチング用ＴＦＴ７０１のドレインは電流制御用ＴＦＴ７０２のゲートに接続されている。また、１９はゲート電極１９ａ、１９ｂを構成するゲート配線であり、７０４は保持容量を示す。具体的には図９（Ａ）の電流制御用ＴＦＴ７０２のゲート電極３０はスイッチング用ＴＦＴ７０１のドレイン領域１４とドレイン配線（接続配線とも言える）２２を介して電気的に接続されている。また、ソース配線３１は図９（Ｂ）の電源供給線７０５に接続される。
【００８３】
また、ＥＬ層に流す電流量を多くするという観点から見れば、電流制御用ＴＦＴ７０２の活性層（特にチャネル形成領域）の膜厚を厚くする（好ましくは５０〜１００nm、さらに好ましくは６０〜８０nm）ことも有効である。逆に、スイッチング用ＴＦＴ７０１の場合はオフ電流を小さくするという観点から見れば、活性層（特にチャネル形成領域）の膜厚を薄くする（好ましくは２０〜５０nm、さらに好ましくは２５〜４０nm）ことも有効である。
【００８４】
４７は第１パッシベーション膜であり、膜厚は２０nm〜２００nmとすれば良い。材料としては、珪素を含む絶縁膜（特に窒化酸化珪素膜又は窒化珪素膜が好ましい）を用いることができる。このパッシベーション膜４７は形成されたＴＦＴをアルカリ金属や水分から保護する役割をもつ。最終的にＴＦＴの上方に設けられるＥＬ層にはナトリウム等のアルカリ金属が含まれている。即ち、第１パッシベーション膜４７はこれらのアルカリ金属（可動イオン）をＴＦＴ側に侵入させない保護層としても働く。
【００８５】
また、４８は第２層間絶縁膜であり、ＴＦＴによってできる段差の平坦化を行う平坦化膜としての機能を有する。第２層間絶縁膜４８としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を用いると良い。これらの有機樹脂膜は良好な平坦面を形成しやすく、比誘電率が低いという利点を有する。ＥＬ層は凹凸に非常に敏感であるため、ＴＦＴによる段差は第２層間絶縁膜で殆ど吸収してしまうことが望ましい。また、ゲート配線やデータ配線とＥＬ素子の陰極との間に形成される寄生容量を低減する上で、比誘電率の低い材料を厚く設けておくことが望ましい。従って、膜厚は０．５〜５μm（好ましくは１．５〜２．５μm）が好ましい。
【００８６】
また、４９は透明導電膜でなる画素電極（ＥＬ素子の陽極）であり、第２層間絶縁膜４８及び第１パッシベーション膜４７にコンタクトホール（開孔）を開けた後、形成された開孔部において電流制御用ＴＦＴ７０２のドレイン配線３２に接続されるように形成される。なお、図９（Ａ）のように画素電極４９とドレイン領域２７とが直接接続されないようにしておくと、陰極のアルカリ金属が画素電極を経由して活性層へ侵入することを防ぐことができる。
【００８７】
第２層間絶縁膜４８の上には絶縁材料でバンプ５９が形成され、その間にＥＬ層５１が設けられる。ＥＬ層５１は単層又は積層構造で用いられるが、積層構造で用いた方が発光効率は良い。一般的には画素電極上に正孔注入層／正孔輸送層／発光層／電子輸送層の順に形成されるが、正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層のような構造でも良い。本発明では公知のいずれの構造を用いても良いし、ＥＬ層に対して蛍光性色素等をドーピングしても良い。
【００８８】
有機ＥＬ材料としては、例えば、以下の米国特許又は公開公報に開示された材料を用いることができる。米国特許第4,356,429号、米国特許第4,539,507号、米国特許第4,720,732号、米国特許第4,769,292号、米国特許第4,885,211号、米国特許第4,950,950号、米国特許第5,059,861号、米国特許第5,047,687号、米国特許第5,073,446号、米国特許第5,059,862号、米国特許第5,061,617号、米国特許第5,151,629号、米国特許第5,294,869号、米国特許第5,294,870号、特開平１０−１８９５２５号公報、特開平８−２４１０４８号公報、特開平８−７８１５９号公報。
【００８９】
なお、ＥＬ表示装置には大きく分けて四つのカラー化表示方式があり、Ｒ（赤）Ｇ（緑）Ｂ（青）に対応した三種類のＥＬ素子を形成する方式、白色発光のＥＬ素子とカラーフィルターを組み合わせた方式、青色又は青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を使用してＲＧＢに対応したＥＬ素子を重ねる方式がある。尚、ＥＬには一重項励起による発光（蛍光）と三重項励起による発光（燐光）とがあり、本明細書でいうＥＬにはそのいずれか一方、又はその両者が混在した発光を含むものを指していう。
【００９０】
図９（Ａ）の構造はＲＧＢに対応した三種類のＥＬ素子を形成する方式を用いた場合の例である。なお、図９（Ａ）には一つの画素しか図示していないが、同一構造の画素が赤、緑又は青のそれぞれの色に対応して形成され、これによりカラー表示を行うことができる。
【００９１】
ＥＬ層５１の上にはＥＬ素子の陰極５２が設けられる。陰極５２としては、仕事関数の小さいマグネシウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ（ＭｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材料）でなる電極を用いれば良い。他にもＭｇＡｇＡｌ電極、ＬｉＡｌ電極、また、ＬｉＦＡｌ、ＡｌＬｉ電極が挙げられる。
【００９２】
陰極５２はＥＬ層５１を形成した後、大気解放しないで連続的に形成することが望ましい。陰極５２とＥＬ層５１との界面状態はＥＬ素子の発光効率に大きく影響するからである。なお、本明細書中では、画素電極（陽極）、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【００９３】
ＥＬ層５１と陰極５２とでなる積層体は、各画素で個別に形成する必要があるが、ＥＬ層５１は水分に極めて弱いため、通常のフォトリソグラフィ技術を用いることができない。従って、メタルマスク等の物理的なマスク材を用い、真空蒸着法、スパッタ法、プラズマＣＶＤ法等の気相法で選択的に形成することが好ましい。
【００９４】
なお、インクジェット法、スクリーン印刷法およびスピンコート法等を用いてＥＬ層５１を選択的に形成した後、蒸着法、スパッタ法及びプラズマＣＶＤ法等の気相法で陰極を形成することも可能である。
【００９５】
また、５３は保護電極であり、陰極５２を外部の水分等から保護すると同時に、各画素の陰極５２を接続するための電極である。保護電極５３としては、アルミニウム（Ａｌ）、銅（Ｃｕ）若しくは銀（Ａｇ）を含む低抵抗な材料を用いることが好ましい。この保護電極５３にはＥＬ層５１の発熱を緩和する放熱効果も期待できる。また、上記ＥＬ層５１、陰極５２を形成した後、大気解放しないで連続的に保護電極５３まで形成することも有効である。
【００９６】
また、５４は第２パッシベーション膜であり、膜厚は１０nm〜１μm（好ましくは２００〜５００nm）とすれば良い。第２パッシベーション膜５４を設ける目的は、ＥＬ層５１を水分から保護する目的が主であるが、放熱効果をもたせることも有効である。但し、上述のようにＥＬ層は熱に弱いので、なるべく低温（好ましくは室温から１２０℃までの温度範囲）で成膜するのが望ましい。従って、プラズマＣＶＤ法、スパッタ法、真空蒸着法、イオンプレーティング法又は溶液塗布法（スピンコーティング法）が望ましい成膜方法と言える。図９（Ａ）に示す構造は、ＥＬ素子から見た発光方向が基板１１側であり、このような画素構造のＥＬ表示装置は基板１１を通して映像を表示する。
【００９７】
一方、図１０（Ａ）には図９（Ａ）と同様にＥＬ表示装置の画素構造の断面図を示すが、ＥＬ素子７０３から見た発光方向が基板１１とは反対側であり、このような画素構造のＥＬ表示装置はＥＬ素子７０３が形成された面で映像を表示する。この場合、スイッチング用ＴＦＴ７０１は図９（Ａ）と同様なものであるが、電流制御用ＴＦＴ７０６はｎチャネル型ＴＦＴを用いる。電流制御用ＴＦＴ７０６は、ソース領域６６、ドレイン領域６７、チャネル形成領域６９、ゲート絶縁膜１８、ゲート電極６０、第１層間絶縁膜２０、ソース線６１並びにドレイン線６２を有して形成される。なお、ゲート電極６０はシングルゲート構造となっているがマルチゲート構造であっても良い。また、このような画素の等価回路を図１０（Ｂ）に示す。
【００９８】
また、５３はＡｌ、Ｃｕ、Ａｇなどで形成される画素電極（ＥＬ素子の陰極側）であり、その上にはＥＬ素子の陰極５２が設けられる。陰極５２とＥＬ層５１との界面状態はＥＬ素子の発光効率に大きく影響するので注意を要する。ＥＬ層５１は同様に単層又は積層構造で形成する。その上に透明電極（陽極側）４９が設けられ、さらに第２パッシベーション膜５４が設けられている。
【００９９】
本発明の主旨は、アクティブマトリクス型ＥＬ表示装置において、環境の変化をセンサーで検知し、この情報に基づきＥＬ素子を流れる電流量を制御し、ＥＬ素子の発光輝度を制御するというものである。従って、図９（Ａ）のＥＬ表示装置の構造に限定されるものではなく、図９（Ａ）の構造は実施例１で説明する図３に示す構成のアクティブマトリクス型表示装置における好ましい形態の一つに過ぎない。このようにして、実施例１で示すアクティブマトリクス型表示装置の画素部をＥＬ素子を用いて作製することができる。
【０１００】
[実施例５]
図１２は実施例１において示す光センサーをアクティブマトリクス型表示装置に実装する概念図を示す。尚、本実施例は液晶表示装置を一例として示すが、別基板に作製した光センサーをアクティブマトリクス基板に実装する概念はＥＬ表示装置にもそのまま適用することができる。
【０１０１】
画素部が形成された第１の基板８００には駆動回路（Ａ）８０１、駆動回路（Ｂ）８０２、画素部８０３、外部入出力端子８０４、接続配線８０５が形成されている。画素部８０３は実施例２で示すように画素ＴＦＴをマトリクス状に配置して形成されている。駆動回路（Ａ）８０１、駆動回路（Ｂ）８０２も同様に作製される。第２の基板８０８には対向電極８０９が形成され、シール材８１０で第１の基板８００と接着されている。シール材８１０の内側には液晶が封入され液晶層８１１を形成する。第１の基板と第２の基板とは所定の間隔を持って貼り合わせるが、ネマチック液晶の場合には３〜８μm、スメチック液晶の場合には１〜４μmとする。
【０１０２】
外部入出力端子８０４には、外部から電源及び制御信号を入力するためのＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）８１２を貼り付ける。ＦＰＣ８１２の接着強度を高めるために補強板８１３を設けても良い。
【０１０３】
光電変換層を非晶質シリコンやＣｄＳなどで作製した薄膜素子を用いる。光センサー８０６は第３の基板８０７に複数個作製されたものを分割し、第１の基板８００に実装する。実装の方法は、光センサーの光入射方向と画素部の表示方向との兼ね合いで若干異なるが、基本的には導電性樹脂を用いたフェイスダウン方式で装着する。
【０１０４】
図１１は非晶質シリコンを光電変換層に用いた光センサーの一例を示す。図１１（Ａ）は、透光性の基板６０１上に透明電極６０２、光電変換層６０３、光反射性電極６０４ａ、６０４ｂが形成された光センサーを示している。光電変換層６０３はｐｉｎ接合が形成されたもので、I型層は非晶質シリコンで形成されている。接合の方向は任意なものとするが、例えば、ｐ型層が透明電極６０２と接触し、ｎ型層が光反射性電極６０４ａ、６０４ｂと接触するように形成する。透明電極６０２は開孔６０５、６０６で基板６０１の端部と分離され短絡を防いでいる。外部接続端子は光反射性電極が兼ね、光反射性電極６０４ａは光電変換層６０３に形成された開孔６０７で透明電極と電気的に導通し、プラス端子となる。光反射性電極６０４ｂは−端子を形成する。図１１（Ａ）の場合、受光面は透光性の基板６１０側となり、基板６０１を透過した光が光電変換層に入射する仕組みとなっている。
【０１０５】
図１１（Ｂ）は、基板６１０上に光反射性電極６１１、光電変換層６１２、透明電極６１３が形成された光センサーを示している。光電変換層６１２はｐｉｎ接合が形成されたもので、I型層は非晶質シリコンで形成されている。接合の方向は任意なものとするが、ｐ型層が透明電極６１３と接触し、ｎ型層が光反射性電極６１１と接触する構造が好ましい。光反射性電極６１１、光電変換層６１２は開孔６１４、６１５で基板６１０の端部と分離され短絡を防いでいる。外部接続端子６１７、６１８は銀などの導電性ペーストから作製されたもので、透明電極上に選択的に形成されている。外部接続端子６１７は開孔６１４で光反射性電極と電気的に導通し、−端子（ｎ層側のコンタクト）となる。接続端子６１８は＋端子（ｐ層側のコンタクト）を形成する。図１１（Ｂ）の場合、受光面は透明電極６１３が形成された側となる。
【０１０６】
このように、光センサーは光電変換層に光が入射する面から見て２種類に分類することができる。光センサーは画素部及び駆動回路、制御回路が形成された基板に実装される。その場合、光センサーは基板の同一面上に形成された配線とコンタクトを形成するように実装する。図１３はその部分の詳細を示す。
【０１０７】
図１３（Ａ）は図１１（Ａ）の光センサーを実装する場合の例を示している。この場合、光センサーが形成されている基板６０１の側から光センサーに光が入射する。光センサーは基板８００上に形成された配線８５０に合わせて装着され、光または熱硬化型の樹脂８５２で接着されている。配線８５０とのコンタクトは樹脂８５２中に含まれる導電性粒子８５１により形成されている。
【０１０８】
図１３（Ｂ）は図１１（Ｂ）の光センサーを実装する場合の例を示している。この場合、基板８００を透過した光が光センサーに入射する構成となっている。光センサーは基板８００上に形成された配線８５０に合わせて装着され、クリーム半田や銀ペーストなどの導電性材料８５３で接着されている。
【０１０９】
図１２で示すように、光センサーを第３の基板８０７に複数個形成し、画素部及びその駆動回路が形成された第１の基板８００に実装することで表示装置を完成させる上での工程を簡略化することができる。本発明で用いる光センサーとアクティブマトリクス型表示装置を形成する基板とのデザインルールは異なり、後者は数μm〜サブミクロンのデザインルールが要求されるのに対し、前者は数十〜数百ミクロンのデザインルールで作製される。光センサーはレーザー加工やスクリーン印刷などによりパターンを形成することが可能である。
【０１１０】
[実施例６]
実施例１で示すような光センサーが実装されたアクティブマトリクス型表示装置を様々な電子装置に組み込む方法の一例を図１４に示す。図１４（Ａ）は、その一例であり、ＴＦＴなどの素子が形成された基板９０１、対向基板９０２が有り、その間に素子形成領域９０３がある。素子形成領域９０３の詳細な構造は省略されているが、液晶表示装置の場合、図６（Ｂ）または図１６で示す画素ＴＦＴの他に画素電極上に液晶層などが形成されている。また、ＥＬ表示装置の場合には、図９（Ａ）または図１０（Ａ）で示すスイッチング用ＴＦＴ、電流制御用ＴＦＴ、ＥＬ素子などが形成されている。その他に、図３で示すように画素部の周辺に設けられる各種回路が含まれていても良い。素子形成領域９０３はシール材９０４でこの２枚の基板間に封入されて、外気に曝されないようにすることにより表示装置の信頼性を高めている。
【０１１１】
光センサー９０７は画素部が形成された基板９０１に固定され、素子形成領域９０３の回路と電気的な接続を形成している。この場合の接続方法は図１３（Ａ）の方法が採用される。対向基板９０２の外側に実装されている。入出力端子９０８の一方の端はフレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）９０９と接続し、信号処理回路、増幅回路、電源回路などが設けられたプリント基板９１０に接続し、画像表示に必要な信号を伝達するようになっている。また、偏光板は省略されているが、適時必要に応じて設ければ良い。
【０１１２】
映像表示（表示光）は対向基板９０２側に出射される光により行われ、この面が表面となる。光センサーへの光の入射は筐体９１５に設けられた開孔９１６から入射しする。この場合。光センサーは図１１（Ａ）に示す構造のものを用いる。光センサーからの出力は配線９０６によって制御回路と接続する。
【０１１３】
図１４（Ａ）の構成は、反射型の液晶表示装置に適用することができる。また、図示していないが、画素部が形成された基板９０１の下側にバックライトを設ければ透過型の液晶表示装置に用いることもできる。その他に、図１０（Ａ）で示すような構成のＥＬ表示装置にも適用することができる。
【０１１４】
図１４（Ｂ）は他の一例であり、ＴＦＴなどの素子が形成された基板９２０と対向基板９２１がシール材９２３で固定され、その間に素子形成領域９２２が設けられている。光センサー９２５はＴＦＴなどの素子が形成された基板９２０に固定され素子形成領域の回路と電気的に接続している。この接続方法は図１３（Ｂ）の方法が採用される。入出力端子９２６の一方の端はフレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）９２７と接続し、信号処理回路、増幅回路、電源回路などが設けられたプリント基板９２８に接続し、画像表示に必要な信号を伝達するようになっている。画像表示（表示光）は基板９２０側に出射され、この面が表面となる。外光は筐体９２９に設けられた開孔９３０から導入され、ＴＦＴなどの素子が形成された基板９２０を透過した光が光センサー９２５に入射する。光センサーからの出力は配線９２４によって制御回路と接続する。
【０１１５】
図１４（Ｂ）の構成は、図９（Ａ）で示すような基板側にＥＬ層の光を出射する構成のＥＬ表示装置に適用することができる。
【０１１６】
ここで示す表示装置の実装方法は一例であり、表示装置の形態に合わせて適宣組み立てられるものである。
【０１１７】
[実施例７]
図１７は光センサーをＴＦＴなどの素子が形成された基板と一体形成した一例を示す。周辺回路８５１のｐチャネル型ＴＦＴ８５２、ｎチャネル型ＴＦＴ８５３は実施例２と同様にして作製される。基板８５６にブロッキング層８５７が形成され、半導体膜８５８、８５９、ゲート絶縁膜８６０、８６１、ゲート電極８６２、８６３が形成されている。ゲート絶縁膜８６０、８６１はゲート電極８６２、８６３の外側で半導体膜８５８、８５９の表面が露出するようにエッチング処理がなされている。ゲート電極８６２、８６３上にはパッシベーション膜８６４と有機樹脂材料から成る層間絶縁膜８６５が形成され、ソースまたはドレイン電極８６６〜８６９が形成されている。
【０１１８】
ｐチャネル型ＴＦＴ８５２の半導体膜８５８に形成されるチャネル形成領域及びｐ型の不純物領域、及びｎチャネル型ＴＦＴ８５３の半導体膜８５９に形成されるチャネル形成領域及びｎ型の不純物領域の詳細は、実施例２で示す図６（Ｂ）のｐチャネル型ＴＦＴ４５３、及びｎチャネル型ＴＦＴ４５４と同様なものである。
【０１１９】
一方、光センサー８５４はこれらのＴＦＴと同じ工程で作製される。ｐ型半導体領域８７０、及びｎ型半導体領域８７１は、半導体膜８５８、８５９と同じ結晶質半導体で形成される。ｐ型またはｎ型の不純物元素は、ＴＦＴの不純物領域を作製するときに同時に形成される。そして、この不純物半導体に重なるように、非晶質シリコン膜８７２が５００〜１０００nmの厚さで形成されている。この非晶質シリコン膜８７２は真性半導体であることが望ましく、これによりｐｉｎ接合が形成される。８７３はｐ型半導体領域８７０とコンタクトをとる電極であり、８７４はｎ型半導体領域とコンタクトをとる電極である。
【０１２０】
光センサー８５４への光の入射は基板８５６側から行うことが可能であり、また、非晶質シリコン膜８７２が形成されている面側から行うことも可能である。従って、実施例６で示す筐体への組込方法は、図１４（Ａ）または（Ｂ）のいずれの方法も採用することができる。
【０１２１】
本実施例では、ＴＦＴを実施例２で説明するトップゲート型の構造で示したが、
本実施例の光センサーは、実施例３で示す逆スタガ型のＴＦＴとも組み合わせることができる。そして、このような光センサーが形成された表示装置は、液晶表示装置及びＥＬ表示装置のいずれにも適用することができる。
【０１２２】
[実施例８]
本発明のアクティブマトリクス型表示装置は様々な電子機器に用いることができる。その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末機器（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８と図１９に示す。
【０１２３】
図１８（Ａ）はパーソナルコンピュータであり、本体９００１、画像入力部９００２、表示装置９００３、キーボード９００４等を含む。本発明は表示装置９００３に用いることができ、受光部９００５に設けられた光センサーにより、周囲の明るさに応じて表示装置９００３の輝度を制御することができる。
【０１２４】
図１８（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０４、操作スイッチ９１０３、バッテリー９１０６、受像部９１０５等を含む。本発明は表示装置９１０２に用いることができ、受光部９１０７に設けられた光センサーにより、周囲の明るさに応じて表示装置９１０２の輝度を制御することができる。
【０１２５】
図１８（Ｃ）はモバイルコンピュータまたはＰＤＡ（Personal Digital Assistant：個人用の情報端末）であり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５等を含む。本発明は表示装置９２０５に用いることができ、受光部９２０６に設けられた光センサーにより、周囲の明るさに応じて表示装置９２０５の輝度を制御することができる。
【０１２６】
図１８（Ｄ）はゴーグル型ディスプレイであり、本体９３０１、表示装置９３０２、アーム部９３０３等から成っている。本発明は表示装置９３０２に用いることができ、受光部９３０４に設けられた光センサーにより、周囲の明るさに応じて表示装置９３０２の輝度を制御することができる。
【０１２７】
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９４０１、表示装置９４０２、スピーカ部９４０３、記録媒体９４０４、操作スイッチ１２２３等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Digital Versatile Disc）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置９４０２に用いることができ、受光部９４０６に設けられた光センサーにより、周囲の明るさに応じて表示装置９４０２の輝度を制御することができる。
【０１２８】
図１８（Ｆ）はデジタルカメラであり、本体９５０１、表示装置９５０２、接眼部９５０３、操作スイッチ９５０４、受像部（図示しない）等を含む。本発明は表示装置９５０２に用いることができ、受光部９９５０５に設けられた光センサーにより、周囲の明るさに応じて表示装置９５０２の輝度を制御することができる。
【０１２９】
図１９（Ａ）は携帯電話であり、表示パネル１４０１、操作用パネル１４０２、接続部１４０３、表示装置１４０４、音声出力部１４０５、操作キー１４０６、電源スイッチ１４０７、音声入力部１４０８、アンテナ１４０９等を含む。本発明は表示装置１４０４に用いることができ、受光部１４１０に設けられた光センサーにより、周囲の明るさに応じて表示装置１４０４の輝度を制御することができる。
【０１３０】
図１９（Ｂ）は携帯書籍（電子書籍）であり、本体１４１１、表示装置１４１２、記憶媒体１４１３、操作スイッチ１４１４、アンテナ１４１５等を含む。本発明は表示装置１４１２に用いることができ、受光部１４１６に設けられた光センサーにより、周囲の明るさに応じて表示装置１４１２の輝度を制御することができる。
【０１３１】
図１９（Ｃ）はテレビ受像器であり、本体１４１６、支持台１４１７、表示装置１４１８等を含む。本発明は表示装置１４１８に用いることができ、受光部１４２０に設けられた光センサーにより、周囲の明るさに応じて表示装置１４１８の輝度を制御することができる。本発明のテレビ受像器は特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１３２】
以上の様に、本発明の適用範囲は極めて広く、様々な分野の電子機器に適用することが可能である。
【０１３３】
【発明の効果】
本発明の表示装置は、光センサーを用いて周囲の明るさを検知して表示装置の発光輝度を調節することを可能としている。表示装置の画素部に表示される映像の輝度を調節し、周囲が明るい場合には輝度を高く、暗い場合には輝度を低くすることにより、使用者にとって見やすい映像表示を提供し、また、表示装置を搭載した電子機器の低消費電力化を実現することもできる。
【図面の簡単な説明】
【図１】  本発明のデジタル駆動の表示装置の構成を説明する図。
【図２】  光センサーの出力を読み取るソースフォロワ回路図。
【図３】  光センサーと画素部、駆動回路、制御回路のレイアウトを説明する図。
【図４】  画素部、周辺回路のＴＦＴの作製工程を説明する断面図。
【図５】  画素部、周辺回路のＴＦＴの作製工程を説明する断面図。
【図６】  画素部、周辺回路のＴＦＴの作製工程を説明する断面図。
【図７】  画素部の画素構造を説明する上面図。
【図８】  液晶表示装置における画素の回路図。
【図９】  ＥＬ表示装置の画素の断面図及び等価回路。
【図１０】  ＥＬ表示装置の画素の断面図及び等価回路。
【図１１】  光センサーの断面図。
【図１２】  光センサーを実装する表示装置の組み立て図。
【図１３】  光センサーの接続方法と光の入射方向を説明する断面図。
【図１４】  本発明の表示装置を筐体に組み込んだ状態を示す断面図。
【図１５】  本発明のアナログ駆動の表示装置の構成を説明する図。
【図１６】  画素部、周辺回路のＴＦＴを説明する断面図。
【図１７】  基板上に一体形成される光センサーの断面図。
【図１８】  本発明の表示装置を組み込んだ電子機器の一例を示す図。
【図１９】  本発明の表示装置を組み込んだ電子機器の一例を示す図。
【図２０】  時分割階調方式の動作を示す図。
【図１】
0005110748.tif 000002
【図２】
0005110748.tif 000003
【図３】
0005110748.tif 000004
【図４】
0005110748.tif 000005
【図５】
0005110748.tif 000006
【図６】
0005110748.tif 000007
【図７】
0005110748.tif 000008
【図８】
0005110748.tif 000009
【図９】
0005110748.tif 000010
【図１０】
0005110748.tif 000011
【図１１】
0005110748.tif 000012
【図１２】
0005110748.tif 000013
【図１３】
0005110748.tif 000014
【図１４】
0005110748.tif 000015
【図１５】
0005110748.tif 000016
【図１６】
0005110748.tif 000017
【図１７】
0005110748.tif 000018
【図１８】
0005110748.tif 000019
【図１９】
0005110748.tif 000020
【図２０】
0005110748.tif 000021