(57)【特許請求の範囲】
【請求項１】
所定周波数のパルス信号でＡＳＫ変調した無線信号を起動信号として受信する回路において、
ＡＳＫ変調した無線信号を復調する検波回路と
前記検波回路の出力を予め設定された閾値と比較して２値化する比較器と、
前記ＡＳＫ変調した無線信号で構成される起動信号の変調パルス信号と同じ周波数を有しかつ位相が０度、９０度の関係にある２つの信号を生成する信号源と、
前記信号源の２つの出力と前記比較器の出力とのそれぞれの排他的論理和をとる論理回路と、
前記論理回路の２つの出力から高周波成分を取り除くロウパスフィルタと、
前記ロウパスフィルタの２つの出力に対し、前記論理回路の出力の論理レベルが、ハイレベルとロウレベルのときに第１の論理レベルとなり、かつ、中央値のときに第２の論理レベルとなるように変換する変換回路と、を有し、
前記変換回路の２つの出力結果から受信した無線信号が所望の起動信号かどうかを判断することを特徴とする無線信号起動回路。
【請求項２】
前記排他的論理和が排他的否定論理和である請求項１に記載の無線信号起動回路。
【請求項３】
前記論理回路がＣＭＯＳ回路により構成される請求項１又は２に記載の無線信号起動回路。
【請求項４】
前記変換回路は、
前記ロウパスフィルタの出力側に接続される第１のＣＭＯＳインバータと、
前記第１のＣＭＯＳインバータと並列に接続される第２のＣＭＯＳインバータと、
前記第２のＣＭＯＳインバータに直列に接続され、前記第２のＣＭＯＳインバータの貫通電流をゲート端子の制御電圧により調整可能に増減するＭＯＳＦＥＴと、
前記第１、第２のＣＭＯＳインバータを流れる電流を複製するカレントミラー回路とを有し、
前記カレントミラー回路により複製された電流を抵抗を介して電圧に変換することを特徴とする請求項１から３のいずれか１項に記載の無線信号起動回路。
【請求項５】
前記変換回路は、
前記ロウパスフィルタの出力側に接続され、可変抵抗で入力側と出力側とを接続した利得の変えられる第１のＣＭＯＳインバータと、
前記第１のＣＭＯＳインバータの出力側にカスケードに接続され、固定抵抗で入力側と出力側とを接続した第２のＣＭＯＳインバータと、
ゲート端子が前記第２のＣＭＯＳインバータの出力側に接続される第１のＭＯＳＦＥＴと、抵抗負荷をなす第１の抵抗素子とを有し、前記第１のＭＯＳＦＥＴのソース端子が接地された第１の抵抗負荷型インバータと、
ゲート端子が前記第２のＣＭＯＳインバータの入力側に接続される第２のＭＯＳＦＥＴと、抵抗負荷をなす第２の抵抗素子とを有し、前記第２のＭＯＳＦＥＴのソース端子が接地された第２の抵抗負荷型インバータと、
前記２つの抵抗負荷型インバータの出力の排他的論理和又は排他的否定論理和をとりその結果を出力する論理回路とを有することを特徴とする請求項１から３のいずれか１項に記載の無線信号起動回路。
【請求項６】
前記変換回路は、
前記ロウパスフィルタの出力側に接続され、固定抵抗で入力側と出力側とを接続したＣＭＯＳインバータと、
ゲート端子が前記ＣＭＯＳインバータの出力側に接続される第１のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴに接続される第２のＭＯＳＦＥＴと、負荷抵抗を構成する第１の抵抗素子とを有し、前記第２のＭＯＳＦＥＴのソース端子が接地された第１の抵抗負荷型インバータと、
ゲート端子が前記ＣＭＯＳインバータの入力側に接続される第３のＭＯＳＦＥＴと、第３のＭＯＳＦＥＴに接続される第４のＭＯＳＦＥＴと、負荷抵抗を構成する第２の抵抗素子とを有し、前記第４のＭＯＳＦＥＴのソース端子が接地された第２の抵抗負荷型インバータと、
前記２つの抵抗負荷型インバータの出力の排他的論理和又は排他的否定論理和をとりその結果を出力する論理回路とを有し、
前記第２、第４のＭＯＳＦＥＴのゲート端子の制御電圧により前記２つの抵抗負荷型インバータの閾値を制御することを特徴とする請求項１から３のいずれか１項に記載の無線信号起動回路。
【請求項７】
前記変換回路は、
前記ロウパスフィルタの出力側に接続され、可変抵抗で入力側と出力側とを接続したＣＭＯＳインバータと、
ゲート端子が前記ＣＭＯＳインバータの出力側に接続される第１のＭＯＳＦＥＴと、負荷抵抗を構成する第１の抵抗素子とを有し、前記ＭＯＳＦＥＴのソース端子が接地された第１の抵抗負荷型インバータと、
ゲート端子が前記ＣＭＯＳインバータの入力側に接続される第２のＭＯＳＦＥＴと、前記第２のＭＯＳＦＥＴに接続される第３のＭＯＳＦＥＴと、負荷抵抗を構成する第２の抵抗素子とを有し、前記第３のＭＯＳＦＥＴのソース端子が接地された第２の抵抗負荷型インバータと、
前記２つの抵抗負荷型インバータの出力の排他的論理和又は排他的否定論理和をとりその結果を出力する論理回路とを有し、
前記可変抵抗と前記前記第３のＭＯＳＦＥＴのゲート端子の制御電圧とにより、前記２つの抵抗負荷型インバータの閾値を制御することを特徴とする請求項１から３のいずれか１項に記載の無線信号起動回路。
【請求項８】
請求項１から７のいずれか１項に記載の無線信号起動回路を搭載した端末装置であって、
前記無線信号起動回路が起動信号として受信するＡＳＫ変調した無線信号により起動動作を行うことを特徴とする端末装置。
【請求項９】
請求項１から７のいずれか１項に記載の無線信号起動回路を搭載した複数の端末装置を備え、前記複数の端末装置は、前記無線信号起動回路により前記端末装置毎に異なる周波数に設定されたパルス信号でＡＳＫ変調した無線信号を起動信号として受信したときに起動動作を行うことを特徴とする無線信号起動回路を搭載した装置。
【請求項１０】
請求項１から７のいずれか１項に記載の無線信号起動回路を搭載した装置であって、
前記無線信号起動回路が受信する起動信号により起動動作を行うことを特徴とする装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線信号起動回路及びこれを搭載した装置に係り、特にＡＳＫ（Amplitude Shift Keying）変調した無線信号による簡易型の起動回路及びこれを搭載した無線端末等の装置に関する。
【背景技術】
【０００２】
２者端末間の無線通信において、通信の必要なときのみ通信の相手となる端末を起動し、その他の通信しない時間では通信に不要な回路の動作を抑え、端末の消費電力を抑える方法が知られている。
【０００３】
たとえば、特許文献１では、通信端末にキャリア信号のレベルを検出するための小規模で低電力に向く専用回路を設けた特定小電力無線用の通信機が開示されている。この通信機は、キャリアを検出状態で常時待機し、キャリアを受信したときのみ通信端末全体が作動して本格的通信を始めるという方法を採用し、これにより消費電力を抑えようというものである。図１６（ａ）はその一例を示す。
【０００４】
図１６（ａ）は、関連技術の検出回路を示す。この検出回路は、起動用のＲＦ（Radio Frequency）キャリア信号のキャリアを検出するものである。この検出回路は、受信されたＲＦキャリア信号２０１を増幅器２０３で増幅し、ＲＦ検波回路２０５でキャリア信号を検波し、ロウパスフィルタ（ＬＰＦ）２０７でキャリア周波数成分を取り除いて整流し、電圧検出回路２０９でキャリアの振幅成分をモニタすることで、その信号強度を検出する。
【０００５】
この方法では、キャリアのあるなしで起動することから、所望でない端末が同じ周波数（帯）で運用している場合には混信するため、誤動作が増えるという問題がある。また、キャリアの信号を検出するだけといっても、感度を稼ぐために高周波で十分な増幅が必要であり回路の消費電流をさげるのは容易ではない。
【０００６】
また、別な方法として、周期パルス信号でＡＳＫ変調した信号を相手端末の起動信号として送信し、受信側では復調したパルス信号のパルス数を数えて、いくつかのパルスが到着したと判断した時に通信端末を起動するというものがある。図１６（ｂ）はその一例を示す。
【０００７】
図１６（ｂ）は、無線信号による起動回路の関連技術を示す。この起動回路は、周波数ｆ０のオンオフキーイングによりＡＳＫ変調したキャリア信号２０２を増幅器２０４で増幅後、ＲＦ検波回路２０６で検波し、ロウパスフィルタ（ＬＰＦ）２０８で変調成分のみを取り出し、論理回路で構成されるパルスカウント部２１０でパルス数をカウントし、パルスカウント数が所望の数に達したときに起動信号の入力があったと判断する。
【０００８】
この場合、検波回路２０６のノイズ（雑音）を含むパルスでＡＳＫ変調した信号を検波したときの信号波形を調べると、パルスカウント部２１０でカウントされる信号は、０と１の信号に十分分離されないため（後述の図１１参照）、ノイズをカウントして誤動作するという問題がある。
【０００９】
以上のように、起動信号のＳ／Ｎ比を十分取らないと誤動作するため、起動信号に対する感度を下げざるを得ず、起動信号に対する感度を上げるには高周波での増幅が必要であるため、消費電力を下げられないという問題がある。
【００１０】
なお、本発明の関連技術として、特許文献２には、ＩＣカード及びリーダライタの変復調回路に適用される復調器が開示されている。この復調器は、送信信号の電力によりＩＣカードを動作させるもので、２値化回路、発振器、分周比可変型分周器、ＥＸＯＲ回路、ＬＰＦ（ロウパフフィルタ）、３値化回路、制御方向判定回路、積算回路、補正回路を有する。この構成により、ＥＸＯＲ回路により発振器及び可変型分周器からの第１の発振出力信号と、これに対して９０度位相の異なる第２の発振出力信号とを位相比較し、その位相比較結果の正負に基づき制御方向判定回路により制御方向を判定し、その結判定果を１周期分積算し、その積算結果に対し、補正回路により、位相比較結果による位相差がπ／２の場合に所定の制御量とする補正処理を行い、補正処理済みの制御信号により可変型分周器の動作を制御する。
【００１１】
また、特許文献３には、インバータ回路を構成する第１のＰＭＯＳ（P-channel Metal Oxide Semiconductor）及び第１のＮＭＯＳ（N-channel Metal Oxide Semiconductor）と、インバータ回路の貫通電流を検出するダイオード接続の第２のＮＭＯＳと、この第２のＮＭＯＳとカレントミラー回路を構成する第３のＮＭＯＳと、この第３のＮＭＯＳの電流を電圧に変換する負荷を構成する第２のＰＭＯＳとを有するＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路が開示されている。これにより、使用環境の温度や電源電圧という物理条件の変動や製造条件の変動に伴うＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の特性変動によって動作条件そのものが影響されることのない、一連の回路動作を正確に規定することができるとされている。
【特許文献１】特開平６−１２０８５３号公報
【特許文献２】国際公開第２００５／０７９０３２号パンフレット
【特許文献３】特開平５−２３５７４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
以上のように、起動のためだけの回路の消費電力は、待機電力として端末の消費電力を増大させるため、これを増加させないでかつ起動信号に対する感度を上げることができれば、誤動作を減らすことにより端末の消費電力を低減できる。
【００１３】
本発明の目的は、上記課題を解消し、消費電力を上げずに感度を上げ、誤動作を減らすことができる無線信号起動回路を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明に係る第１の無線信号起動回路は、所定周波数のパルス信号でＡＳＫ変調した無線信号を起動信号として受信する回路において、ＡＳＫ変調した無線信号を復調する検波回路と、前記検波回路の出力を予め設定された閾値と比較して２値化する比較器と、前記ＡＳＫ変調した無線信号で構成される起動信号の変調パルス信号と同じ周波数を有しかつ位相が０度、９０度の関係にある２つの信号を生成する信号源と、前記信号源の２つの出力と前記比較器の出力とのそれぞれの排他的論理和をとる論理回路と、前記論理回路の２つの出力から高周波成分を取り除くロウパスフィルタと、前記ロウパスフィルタの２つの出力に対し、前記論理回路の出力の論理レベルが、ハイレベルとロウレベルのときに第１の論理レベルとなり、かつ、中央値のときに第２の論理レベルとなるように変換する変換回路と、を有し、前記変換回路の２つの出力結果から受信した無線信号が所望の起動信号かどうかを判断することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、消費電力を上げずに感度を上げ、誤動作を減らすことができる無線信号による起動回路を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明に係る無線信号起動回路及びこれを搭載した装置の実施の形態について、図面を参照して詳細に説明する。
【００１９】
本発明の実施の形態に係る無線信号による簡易起動回路（以下、「無線信号起動回路」と呼ぶ。）は、ある周波数のパルス信号でＡＳＫ変調した無線信号を起動信号として受信する回路において、検波回路、比較器、信号源、論理回路、ロウパスフィルタ（以下、「ＬＰＦ」と略す。）、及び変換回路を有する。
【００２０】
検波回路は、ＡＳＫ変調した無線信号を復調する。比較器は、検波回路の出力を予め設定された閾値と比較して２値化する。信号源は、ＡＳＫ変調した無線信号で構成される起動信号の変調パルス信号と同じ周波数を有しかつ位相が０度、９０度の関係にある２つの信号を生成する。論理回路は、信号源の２つの出力と比較器の出力とのそれぞれの排他的論理和（ＥＸＯＲ）を取る。ＬＰＦは、論理回路のそれぞれの排他的論理和の出力から高周波成分を取り除く。変換回路は、ＬＰＦのそれぞれの出力に対し、論理回路の出力の論理レベルが、ハイレベルとロウレベルのときに第１の論理レベル（ロウレベル又はハイレベル）となり、かつ、中央値のときに第２の論理レベル（ハイレベル又はロウレベル）となるように変換する。
【００２１】
無線信号起動回路は、変換回路に入力して変換されたそれぞれの出力結果から、受信した無線信号が所望の起動信号かどうかを判断する。
【００２２】
なお、信号源の出力は、位相が互いに０度、９０度の関係にある２つの信号に限定されず、位相が互いに０度、４５度、９０度の関係にある３つの信号でもよく、位相が互いに０度、９０／（ｎ−１）度、（９０／（ｎ−１））×２度、…、９０度の関係にあるｎ（ｎは２以上の整数）個の信号でもよい。
【実施例１】
【００２３】
まず、本発明の第１の実施例について説明する。
【００２４】
図１（ａ）は、本実施例に係る無線信号起動回路の構成を示す。図１（ａ）に示す無線信号起動回路は、ＲＦ検波回路（以下、「検波回路」と略す。）４０１、２値化比較器（以下、「比較器」と略す。）４０２、信号源４０３、排他的論理和回路（以下、「ＥＸＯＲ回路」と略す。）４０４、４０５、ロウパスフィルタ（以下、「ＬＰＦ」と略す。）４０６、４０７、入出力変換回路４０８、４０９、及び否定的論理和回路（以下、「ＮＯＲ回路」と略す。）４１０を有する。このうち、ＮＯＲ回路４１０は、図４（ｂ）に示すように、入出力にヒステリシスのあるインバータ４１１、４１２と、否定的論理積回路（以下、「ＮＡＮＤ回路」と略す。）４１３とを設けた回路に置き換えてもよい。
【００２５】
以下、本実施例の無線信号起動回路を用いて、本発明の原理を説明する。
【００２６】
図１（ａ）及び（ｂ）に示す無線信号起動回路は、外部からＡＳＫ変調した無線信号の変調信号周波数を入力したときに、回路内部にもつ信号源４０３の出力周波数と入力したＡＳＫの変調信号周波数との相関をとり、相関が高かったときに出力に相関が高いという検出信号を出力するという動作を行う。
【００２７】
図１（ａ）及び（ｂ）において、まず、周波数ｆ０でオンオフキーイングしたＡＳＫ信号が検波回路４０１に入力され、復調（検波）される。その検波回路４０１の検波出力は、比較器４０２に入力され、予め設定された閾値と比較して、ロウレベルとハイレベルの２値の信号に振り分けて変換される。以下、話を簡単にするために、ロウレベルは０Ｖ、ハイレベルは１Ｖ、閾値は０．５Ｖとする。これは、ＣＭＯＳ回路で電源電圧を１Ｖで動作させた場合を想定している。
【００２８】
また、本実施例では、信号源４０３として、ｆ０の周波数で発振する信号源を２台用意し、２台の信号源により発振される周波数ｆ０の信号の互いの位相差を９０度とする。そのような信号は、ｆ０の２倍（２×ｆ０）の周波数で発振する信号源の出力を２分の１の分周回路に通すことにより容易に得ることができる。以下、この２つの出力を周波数ｆ０の信号源４０３のＩ、Ｑ出力（ＱがＩに対して９０度進んでいるとする。）と呼ぶことにする。
【００２９】
次に、信号源４０３のＩ、Ｑ出力と比較器４０２の出力とのそれぞれを２つに分けたＥＸＯＲ回路４０４、４０５に通す。ここで、ＥＸＯＲ回路４０４、４０５は、排他的否定論理和（ＥＸＮＯＲ）回路に置き換えても機能的には変わらない。
【００３０】
そして、２つのＥＸＯＲ回路４０４、４０５の出力をそれぞれＬＰＦ４０６、４０７で平滑化し、出力Ｉｏｕｔ、Ｑｏｕｔを得る。
【００３１】
ここで、動作の説明のため、比較器４０２を通った検波出力が検波回路４０１の雑音レベルより十分高い場合について、ＥＸＯＲ回路４０４、４０５へ入力された場合を考える。この場合、ＬＰＦ４０６の出力Ｉｏｕｔは、ＥＸＯＲ回路４０４に入力される２つ周波数が共にｆ０に一致していれば、２つの入力信号の位相差によって、図２のような関係となる。
【００３２】
図２は、ＥＸＯＲ回路４０４とＬＰＦ４０６の回路において、ＥＸＯＲ回路４０４の２つの入力に同一形の矩形波を入力し、その２つの入力の位相差をパラメータしたときのＬＰＦ４０６の出力をプロットしたグラフである。同図において、ＬＰＦ４０６の出力が０Ｖのときは論理レベルが常にロウであったことを示し、１Ｖのときは論理レベルが常にハイであったことを示し、０．５Ｖのときは論理レベルがハイのときとロウの時の時間割合が半々であったことを示している。一方、Ｑｏｕｔは、Ｉに対してＱが位相で９０度異なるので、図２の破線で示したようにＩｏｕｔに対して９０度ずれた出力が得られる。
【００３３】
以上の動作は、特許文献２に開示された回路でも同様であるが、特許文献２では、この回路が出力の位相によって応答出力のレベルが変わることを利用して、位相の制御に利用されているものである。
【００３４】
比較器４０２を通った検波出力がＩ、Ｑの信号と相関が無い場合（増幅した熱雑音を比較器４０２に入力した場合や、Ｉ、Ｑの信号と周波数が異なる周波数成分を入力した場合をいう。）、ＥＸＯＲ回路４０４、４０５の出力は１Ｖと０Ｖの割合が半々となり、０．５Ｖの出力となる。このため、図２に示す関係により、Ｉｏｕｔが０．５Ｖを出力する位相関係のときは、Ｑｏｕｔが１Ｖまたは０Ｖを出力するという関係が有るので、Ｉｏｕｔ、Ｑｏｕｔのどちらかが０．５Ｖで無ければ、検波出力にｆ０の変調信号成分をもつキャリア信号を検出したと判断できる。
【００３５】
次に、ＬＰＦ４０６、４０７のＩｏｕｔ、Ｑｏｕｔ出力を処理して検出信号を出力する方法について述べる。ＬＰＦ４０６、４０７の出力は、図３に示す入出力変換を行う変換回路４０８、４０９に通す。
【００３６】
図３は、変換回路４０８、４０９の入出力特性（横軸：入力［Ｖ］、縦軸：出力［Ｖ］）を示す。変換回路４０８、４０９の入出力特性は、同図のように入力が０Ｖ（ロウレベル）から１Ｖ（ハイレベル）に変化するときに０．５Ｖ（中間値）を中心に出力が０Ｖ（ロウレベル）から１Ｖ（ハイレベル）の間でＶ字状に折り返す特性、つまり、入力０Ｖを出力１Ｖに、入力０．５Ｖを出力０Ｖに、入力１Ｖを出力１Ｖにそれぞれ対応させた特性となっている。
【００３７】
すなわち、相関が無い信号を検出した場合は、入力は０．５Ｖ（中間値）であるため、出力は０Ｖ（ロウレベル）となり、相関がある信号を検出した場合は、入力は０Ｖ（ロウレベル）または１Ｖ（ハイレベル）であるため、出力は１Ｖ（ハイレベル）となる。ここで、変換回路４０８、４０９を通した後の出力を「相関を表す係数値」と呼ぶことにする。
【００３８】
図４は、変換回路４０８、４０９の出力をそれぞれＩ、Ｑの出力としたとき、ＥＸＯＲ回路４０４、４０６の比較器４０２側の入力端子に信号源４０３と同一形の矩形波を入力し、その位相差をパラメータに入力したときのＩ、Ｑの出力をプロットしたものを示す。
【００３９】
すなわち、図４は、変換回路４０８、４０９を通した後のＩｏｕｔ、Ｑｏｕｔである「相関を表す係数値」を計算したものである。なお、検波回路４０１で検波されて比較器４０２を通った信号の周波数は、Ｉ、Ｑの信号の周波数と同じ値を有し、雑音が乗っていないことを仮定している。図４の横軸は、検波後、比較器４０２を通った信号とＩの信号の位相差（度）をパラメータとしている。
【００４０】
図４からわかるように、前述した折り返しの入出力特性を持つ変換回路４０８、４０９が入ったことにより、例えば縦軸に関し判断閾値を０．５Ｖとすれば、０．５Ｖ以上のときに「相関を表す係数値」が高いので相関があったという判断ができるようになる。図４から、０．５Ｖを閾値に判断を下せば、どのような位相関係にあってもＩｏｕｔまたはＱｏｕｔのどちらか一方が閾値を超えていることがわかる。
【００４１】
従って、相関がある信号を検出した場合は、変換回路４０８、４０９を通した後のＩｏｕｔ、Ｑｏｕｔのいずれか一方が１Ｖ（ハイレベル）になるので、ＮＯＲ回路４１０にて、Ｉｏｕｔ、Ｑｏｕｔの否定的論理和（ＮＯＲ）を取れば、０Ｖ（ロウレベル）が出力される。これにより、受信した無線信号の検波出力に信号源４０３のＩ、Ｑ出力と同じ周波数成分が検出されたと判断される。一方、相関のない信号を検出した場合は、変換回路４０８、４０９を通した後のＩｏｕｔ、Ｑｏｕｔが共に０Ｖ（ロウレベル）になるので、ＮＯＲ回路４１０にて、Ｉｏｕｔ、Ｑｏｕｔの否定的論理和（ＮＯＲ）を取れば、１Ｖ（ハイレベル）が出力される。これにより、受信した無線信号の検波出力に信号源４０３のＩ、Ｑ出力と異なる周波数成分が検出されたと判断される。
【００４２】
以上述べたように、本実施例によれば、検波出力で検波される変調信号とＩ、Ｑ信号とを同期させるといった複雑な処理をしなくても、信号が所望のものかどうかといった検出が可能となる。
【００４３】
なお、実際の回路では、ＬＰＦ４０６、４０７の出力に、入出力にヒステリシスのあるインバータ回路を入れて急峻な変動に対して鈍感にする図１（ｂ）の回路を図１（ａ）のＮＯＲ回路４１０の代わりに置き換えても良く、論理的に等価であれば他の回路でもよい。
【００４４】
次に、図１（ａ）に示した回路の機能でモデル化し、雑音を乱数で生成し、機能的な動作の確認結果を以下に示す。なお、ＬＰＦについては、カットオフ周波数が十分低いという仮定で出力の平均を取ることでモデル化した。
【００４５】
図５は、検波出力に雑音成分が混じったとき、どのぐらいの雑音まで許容できるかを計算した結果である。同図において、横軸は検波出力の雑音の振幅とＡＳＫの検波出力の振幅の２乗比、すなわち信号対雑音比（Ｓ／Ｎ比）を表し、縦軸は「相関を表す係数値」を表す。すなわち、図５は、検波回路４０１の出力である復調パルス信号の振幅と雑音成分の振幅のそれぞれの２乗の比（Ｓ／Ｎ比）をパラメータにして、変換回路４０８、４０９の出力である「相関を表す係数値」をプロットしたものである。図５からわかるように、「Ｓ／Ｎ比」が０．１と信号よりも雑音のレベルの方が高くも、「相関を表す係数値」が０．４であり、このレベルでの検出が可能である。
【００４６】
図６は、信号源４０３の周波数と入力するＡＳＫ変調信号の変調パルス信号の周波数とが異なる場合について、「相関を表す係数値」がどのように応答するかを示す図である。すなわち、図１は、検波出力である復調パルス信号の振幅と雑音成分の振幅のそれぞれの２乗の比が１で、復調成分のパルス信号の周波数と信号源４０３の信号の周波数との「周波数比」をパラメータにして、変換回路４０８、４０９の出力である「相関を表す係数値」をプロットしたものである。同図において、信号対雑音の比は１とした。
【００４７】
図６から、周波数が異なると、「相関を表す係数」は小さくなり、１割程度異なれば確実に検出されないことがわかる。この結果、本実施例の無線信号起動回路を搭載した複数の端末に応用すると、周波数選択性により信号源４０３の周波数を搭載端末ごとに異なる周波数を割り当てれば、特定の端末を起動することができるといった利点もある。
【００４８】
以上の説明は、位相差が９０度の同じ周波数の信号源２台を使った場合について示したが、３台以上でも可能である。たとえば３台の信号源を用いそれぞれ０、４５、９０度の関係とし、３系統について排他的論理和、ＬＰＦ、変換回路を通し、その出力に論理演算することにより判別できる。この場合、２台の時には、位相差が４５度で最も検出確度が悪くなってしまうが、３台構成では４５度位相のときにもっとも感度の高くなる相関検出回路を用意できるので検出感度の劣化が抑えられ２台のときよりも検出確度の位相差による変動が小さくできるメリットがある。
【実施例２】
【００４９】
次に、本発明の第２の実施例について説明する。
【００５０】
図７は、本実施例に係る無線信号起動回路の構成を示す回路図である。図７に示す無線信号起動回路は、検波回路１０１、ＣＭＯＳ構成のインバータ（ＣＭＯＳインバータ）１０２、矩形波信号源１０３、１０４、ＣＭＯＳ構成のＥＸＯＲ回路１０５、１０６、ＬＰＦ１０７、１０８、変換回路１０９、１１０、及びＣＭＯＳ構成のＮＡＮＤ回路１１１を有している。
【００５１】
検波回路１０１は、外部からある周波数でＡＳＫ変調したＲＦ信号を復調する。インバータ１０２は、検波回路１０１の出力を２値化する。
【００５２】
矩形波信号源１０３、１０４は、互いに９０度の位相差をもつ信号Ｉ、Ｑを出力する。矩形波信号源１０４のＱ出力は、矩形波信号源１０３のＩ出力に対して９０度位相が進んでいる。
【００５３】
ＥＸＯＲ回路１０５、１０６は、インバータ１０２の出力と矩形波信号源１０３、１０４のＩ、Ｑ出力とのそれぞれの排他的論理和をとる。
【００５４】
ＬＰＦ１０７、１０８は、ＥＸＯＲ回路１０５、１０６の出力から高周波成分を取り除きＤＣ（直流）成分を抽出する。
【００５５】
変換回路１０９、１１０は、論理回路のハイレベル、ロウレベルをロウレベルに、論理レベルの中央値をハイレベルに変換する回路で、ＬＰＦ１０７、１０８の出力を変換する。
【００５６】
ＮＡＮＤ回路１１１は、変換回路１０９、１１０の２つの出力結果の否定的論理積をとる。この場合、ＥＸＯＲ回路１０５、１０６の出力であるＤＣ成分は、ＥＸＯＲ回路１０５、１０６の入力に相関が無いときと９０度位相差のときに論理レベルの中央値となるので、ＮＡＮＤ回路１１１にて、変換回路１０９、１１０の２つの出力結果の否定的論理積を取ると、出力がハイレベルのときに検波回路１０１に入力した変調信号の変調周波数と信号源１０３、１０４の周波数とが一致したと判断できる。
【００５７】
従って、本実施例でも、少ない論理回路で構成でき、消費電力が非常に小さい無線による簡易起動回路が提供できる。
【００５８】
次に、本実施例の無線信号起動回路を用いて、ＣＭＯＳ回路で構成した場合の動作解析結果について説明する。
【００５９】
図７において、検波回路１０１からの出力は、ＣＭＯＳ回路で構成されたインバータ１０２で受けて２値化され、２つに分岐してＣＭＯＳ構成のＥＸＯＲ回路１０５、１０６の一方の入力となる。ＥＸＯＲ回路１０５、１０６のもう一つの入力は、発振回路で構成された矩形波信号源１０３、１０４から供給され、互いに９０度位相差の異なるＩ、Ｑのパルス信号である。すなわち、図７に示す回路では、例えば時計用途で使われている低電力のＣＭＯＳ回路が利用できる（解析の都合上、発振回路は本解析の回路には含まれていない）。ＥＸＯＲ回路１０５、１０６の出力は、Ｒ（抵抗素子）、Ｃ（容量素子）などで構成されるＬＰＦ１０７、１０８で濾波され、変換回路１０９、１１０に入力される。
【００６０】
以下、ＣＭＯＳ回路による変換回路１０９、１１０の各構成例について説明する。
【００６１】
（第１の構成例）
図８（ａ）は、ＣＭＯＳ回路による変換回路１０９、１１０の第１の構成例を示す。
【００６２】
図８（ａ）に示す変換回路１０９、１１０は、ＣＭＯＳインバータの貫通電流が論理閾値で最大になることを利用している。具体的には、電源電位（第１の電位、高電位）（以下、「ＶＤＤ」と略す。）とグラウンド電位（第２の電位、低電位）（以下、「ＧＮＤ」と略す。）との間に、２つのＣＭＯＳインバータ、すなわち、第１のＣＭＯＳインバータＩＮＶ１１と、第２のＣＭＯＳインバータ（貫通電流制御型ＣＭＯＳインバータ）ＩＮＶ１２とが並列に接続されている。
【００６３】
第１のＣＭＯＳインバータＩＮＶ１１は、ＶＤＤ側に負荷トランジスタとなるｐチャネルＭＯＳＦＥＴ（Ｍ１）が、ＧＮＤ側に駆動トランジスタとなるｎチャネルＭＯＳＦＥＴ（Ｍ２）がそれぞれ接続されている。ｐチャネルＭＯＳＦＥＴ（Ｍ１）及びｎチャネルＭＯＳＦＥＴ（Ｍ２）は、それぞれのゲート端子が共通の入力端子として変換回路１０９、１１０の入力端子に接続されている。
【００６４】
第２のＣＭＯＳインバータＩＮＶ１２は、ＶＤＤ側に負荷トランジスタとなるｐチャネルＭＯＳＦＥＴ（Ｍ３）が、ＧＮＤ側に駆動トランジスタとなるｎチャネルＭＯＳＦＥＴ（Ｍ４）がそれぞれ接続されている。ｐチャネルＭＯＳＦＥＴ（Ｍ３）及びｎチャネルＭＯＳＦＥＴ（Ｍ４）のゲート端子は、共通の入力端子として変換回路１０９、１１０の入力端子に接続される。
【００６５】
第２のＣＭＯＳインバータＩＮＶ１２のＧＮＤ側には、ｎチャネルＭＯＳＦＥＴ（Ｍ５）が直列に挿入される。ｎチャネルＭＯＳＦＥＴ（Ｍ５）は、ゲート端子が外部から供給される制御電圧用の制御端子とされ、その制御電圧により第２のＣＭＯＳインバータＩＮＶ１２の貫通電流を調整可能としている。
【００６６】
第１、第２のＣＭＯＳインバータＩＮＶ１１、ＩＮＶ１２のＶＤＤ側は、カレントミラー回路ＣＭが接続される。カレントミラー回路ＣＭは、２つのｐチャネルＭＯＳＦＥＴ（Ｍ６、Ｍ７）で構成され、一方のｐチャネルＭＯＳＦＥＴ（Ｍ６）が第１、第２のＣＭＯＳインバータＩＮＶ１１、ＩＮＶ１２側に接続され、他方のｐチャネルＭＯＳＦＥＴ（Ｍ７）が抵抗素子Ｒ１を介してＧＮＤ側に接続されている。カレントミラー回路ＣＭのｐチャネルＭＯＳＦＥＴ（Ｍ７）と抵抗素子Ｒ１との接続点（ノード）が出力端子に接続される。このカレントミラー回路ＣＭにより、第１、第２のＣＭＯＳインバータＩＮＶ１１、ＩＮＶ１２を流れるインバータ電流を、一方のｐチャネルＭＯＳＦＥＴ（Ｍ６）に流すことにより、他方のｐチャネルＭＯＳＦＥＴ（Ｍ７）側に複製して流し、その電流を抵抗素子Ｒ１を介して電圧に変換して取り出す。
【００６７】
図８（ｂ）は、図８（ａ）に示す変換回路１０９、１１０のＶＤＤ＝１Ｖでの入出力特性（横軸：入力［Ｖ］、縦軸：出力［Ｖ］）を示す。
【００６８】
図８（ｂ）に示すように、本実施例の変換回路１０９、１１０は、図３に示す第１の実施例の変換回路とは入出力の対応関係が反転していて、入力が０．５Ｖのときに出力が１Ｖとなり、入力が０Ｖ、１Ｖのときに出力が０Ｖとなるように変換している。なお、図８（ａ）ではＶＤＤ側からインバータＩＮＶ１２、ＩＮＶ１２の電流をコピーしているが、ＧＮＤ側からその電流をコピーしてもよく、その場合、入出力特性のプロットは下に凸のグラフとなる。
【００６９】
図８（ｃ）は、図８（ａ）の変換回路１０９、１１０で、判定結果が検出なしの条件を斜線で示し、それが制御電圧［Ｖ］で変化することを示す。すなわち、図８（ｃ）は、図８（ｂ）において、次段の回路の閾値が０．５Ｖであるとして制御電圧を変えたときに０．５Ｖより上にある領域を斜線で示している。
【００７０】
第２のインバータＩＮＶ１２は、電流を加算する動作をするが、可変範囲を大きくするためには、第１のインバータＩＮＶ１１より貫通電流を大きく設計する必要がある。このため、ＭＯＳＦＥＴ（Ｍ５）のゲート端子の制御電圧を制御することにより貫通電流が増減し、図８（ｃ）に示したように判定領域を変えることができる。
【００７１】
変換回路１０９、１１０の出力は、図７に示すＣＭＯＳ構成のＮＡＮＤ回路１１１に入力され、判定される。判定のための領域を制御信号により外部から制御できるので実際に動作させるとき、そのときの条件により微調することができるようになる。回路製造のプロセスばらつき、動作時の外部環境の影響を考えると、状況により閾値を変更できることは必須である。
【００７２】
なお、上記と同様の原理に基づくＣＭＯＳ回路として、前述した特許文献３で開示されているものも知られている。しかし、特許文献３のＣＭＯＳ回路は、本発明とは目的が異なるために本発明に適用するには不十分である。
【００７３】
（第２の構成例）
図９（ａ）は、ＣＭＯＳ回路による変換回路１０９、１１０の第２の構成例を示し、図９（ｂ）は、図９（ａ）の変換回路１０９、１１０で、判定結果が検出なしの条件を斜線で示し、それが可変抵抗値で変化することを示し、図９（ｃ）は、図９（ａ）の変換回路１０９、１１０の消費電流の入力電圧依存性を示す。同図９（ａ）中のすべて機能で描かれているものは、すべてＣＭＯＳ回路で組まれているものとする。
【００７４】
変換回路１０９、１１０は、第１、第２のＣＭＯＳインバータＩＮＶ１、ＩＮＶ２と、第１、第２の抵抗負荷インバータ（抵抗負荷型のソース接地インバータ）ＩＮＶ３、ＩＮＶ４と、ＥＸＯＲ回路１２１とを有している。
【００７５】
第１のＣＭＯＳインバータＩＮＶ１は、図示しないＶＤＤ側に負荷トランジスタとなるｐチャネルＭＯＳＦＥＴが、ＧＮＤ側に駆動トランジスタとなるｎチャネルＭＯＳＦＥＴがそれぞれ接続されたＣＭＯＳ構成のインバータ回路であり、両ＭＯＳＦＥＴのゲート端子が入力端子として変換回路１０９、１１０の入力端子に接続されている。この第１のＣＭＯＳインバータＩＮＶ１の入力端子と出力端子とは、フィードバック可変抵抗ＲＦ１を介して接続され、フィードバック可変抵抗ＲＦ１により利得を変えることが可能となっている。
【００７６】
第２のＣＭＯＳインバータＩＮＶ２は、第１のＣＭＯＳインバータＩＮＶ１の出力側にカスケードに接続され、図示しないＶＤＤ側に負荷トランジスタとなるｐチャネルＭＯＳＦＥＴが、ＧＮＤ側に駆動トランジスタとなるｎチャネルＭＯＳＦＥＴがそれぞれ接続されたＣＭＯＳ構成のインバータ回路である。両ＭＯＳＦＥＴのゲート端子は、入力端子として第１のＣＭＯＳインバータＩＮＶ１の出力端子に接続される。この第２のＣＭＯＳインバータＩＮＶ２は、入力端子と出力端子とがフィードバック固定抵抗ＲＦ２を介して接続されている。第２のＣＭＯＳインバータＩＮＶ２は、出力端子と入力端子とがそれぞれ別々に同じ構成の第１、第２の抵抗負荷インバータＩＮＶ３、ＩＮＶ４に接続される。
【００７７】
第１の抵抗負荷インバータＩＮＶ３は、ＶＤＤ（１Ｖ）側に抵抗負荷となる抵抗素子Ｒ１１（第１の抵抗素子）が、ＧＮＤ側に駆動トランジスタとなるｎチャネルＭＯＳＦＥＴ（Ｍ１１）（第１のＭＯＳＦＥＴ）のソース端子が接続（接地）された抵抗負荷型のインバータ回路である。
【００７８】
第２の抵抗負荷インバータＩＮＶ４は、ＶＤＤ（１Ｖ）側に抵抗負荷となる抵抗素子Ｒ１２（第２の抵抗素子）が、ＧＮＤ側に駆動トランジスタとなるｎチャネルＭＯＳＦＥＴ（Ｍ１２）（第２のＭＯＳＦＥＴ）のソース端子が接続（接地）された抵抗負荷型のインバータ回路である。
【００７９】
第１、第２の抵抗負荷インバータＩＮＶ３、ＩＮＶ４の出力は、２入力の排他的論理和をとりその結果を出力するＥＸＯＲ回路１２１に接続される。ＥＸＯＲ回路１２１は、出力端子が変換回路１０９、１１０の出力端子に接続される。なお、ＥＸＯＲ回路１２１に代えて、２入力の排他的否定論理和をとりその結果を出力するＥＸＮＯＲ回路を設けてもよい。
【００８０】
以下、インバータの出力は、入力が０．５Ｖ（論理閾値）の時０．５Ｖを出力し、閾値を外せば、入力と出力がインバートするという機能であることを念頭において、動作について述べる。
【００８１】
図９（ａ）に示すように、第２のＣＭＯＳインバータＩＮＶ２の出力と入力とをそれぞれ第１、第２の抵抗負荷インバータＩＮＶ３、ＩＮＶ４に接続した場合を考える。この場合、第１、第２の抵抗負荷インバータＩＮＶ３、ＩＮＶ４は、第２のＣＭＯＳインバータＩＮＶ２の閾値より必ず低くなるので、もし、第２のＣＭＯＳインバータＩＮＶ２の入力、出力がともに０．５Ｖの近くにあると、抵抗負荷インバータＩＮＶ３、ＩＮＶ４は両方ともオン状態になり、その出力は０Ｖ（ロウ）となる。一方、入力、出力が１Ｖ／０Ｖまたは０Ｖ／１Ｖの場合、第１、第２の抵抗負荷インバータＩＮＶ３、ＩＮＶ４の出力は常に０Ｖ／１Ｖの組合せになる。
【００８２】
従って、第１、第２の抵抗負荷インバータＩＮＶ３、ＩＮＶ４の出力の排他的論理和（ＥＸＯＲ）をとれば，その出力が０Ｖの時、第２のＣＭＯＳインバータＩＮＶ２の入力は０．５Ｖであり、その出力が１Ｖの時は、第２のＣＭＯＳインバータＩＮＶ２の入力が１Ｖまたは０Ｖに対応し、所望の変換関係を作り出すことができる。
【００８３】
図９（ａ）の第２のＣＭＯＳインバータＩＮＶ２の入出力につながるフィードバック固定抵抗ＲＦ２は、利得を下げて第２のＣＭＯＳインバータＩＮＶ２の入力と出力の関係のリニアリティーの高い範囲を拡大して第１、第２の抵抗負荷インバータＩＮＶ３、ＩＮＶ４への入力信号の対称性をよくするためのものである。
【００８４】
図９（ａ）の第１のＣＭＯＳインバータＩＮＶ１の入出力につながるフィードバック可変抵抗ＲＦ１は、入力信号に対する利得を調整して第２のＣＭＯＳインバータＩＮＶ２へ感度を変え信号を入力することにより入力から見た閾値を制御するものである。
【００８５】
図９（ｂ）は、入力信号に対する出力の論理閾値がどこにあるかをシミュレーションした結果を示す（図８（ｃ）に相当する）。図からわかるように第２のＣＭＯＳインバータＩＮＶ２の利得を調整する可変抵抗ＲＦ１により判定範囲が帰られる。
【００８６】
従って、可変抵抗ＲＦ１を外部から制御することにより、判定条件も微調が可能となる。図９（ａ）に示す変換回路１０９、１１０では、第１、第２のインバータＩＮＶ１、ＩＮＶ２にフィードバック抵抗ＲＦ１、ＥＦ２を使うため消費電流が若干高くなるが、図９（ｃ）に示したように、０．５Ｖ入力でミニマムとなり、２０μＡ程度である。本実施例では、実施時に大半が待機状態で動作し、待機状態では相関のない信号を受けているので大半が０．５Ｖ入力となり、ミニマムの消費電流状態動作ですることになり、消費電力の増加とはならない。
【００８７】
（第３、第４の構成例）
図１０（ａ）及び（ｂ）は、ＣＭＯＳ回路による変換回路１０９、１１０の第３、第４の構成例を示す。図１０（ａ）、（ｂ）に示した回路も基本的に図９（ａ）と同じ仕組みで変換回路として動作する。
【００８８】
図１０（ａ）は、第３の構成例を示す。
【００８９】
図１０（ａ）に示す変換回路１０９、１１０は、ＣＭＯＳインバータＩＮＶ３１と、第１、第２の抵抗負荷インバータ（抵抗負荷型のソース接地カスコード型インバータ）ＩＮＶ３２、ＩＮＶ３３と、ｎチャネルＭＯＳＦＥＴ（Ｍ３３、Ｍ３４）と、ＥＸＯＲ回路１３１とを有する。
【００９０】
ＣＭＯＳインバータＩＮＶ３１は、図示しないＶＤＤ側に負荷トランジスタとなるｐチャネルＭＯＳＦＥＴが、ＧＮＤ側に駆動トランジスタとなるｎチャネルＭＯＳＦＥＴがそれぞれ接続されたＣＭＯＳ構成のインバータ回路であり、両ＭＯＳＦＥＴのゲート端子が共通の入力端子として変換回路１０９、１１０の入力端子に接続されている。このＣＭＯＳインバータＩＮＶ３１は、入力端子と出力端子とがフィードバック固定抵抗ＲＦ３を介して接続されている。ＣＭＯＳインバータＩＮＶ３１は、出力端子と入力端子とがそれぞれ別々に同じ構成の抵抗負荷インバータＩＮＶ３２、ＩＮＶ３３に接続される。２つの抵抗負荷インバータＩＮＶ３２、ＩＮＶ３３には、ＧＮＤ側にｎチャネルＭＯＳＦＥＴ（Ｍ３３、Ｍ３４）が直列に接続されている。
【００９１】
第１の抵抗負荷インバータＩＮＶ３２は、ＶＤＤ（１Ｖ）側に抵抗負荷となる抵抗素子Ｒ３１（第１の抵抗素子）が、ＧＮＤ側に駆動トランジスタとなるｎチャネルＭＯＳＦＥＴ（Ｍ３１）（第１のＭＯＳＦＥＴ）が接続されている。ｎチャネルＭＯＳＦＥＴ（Ｍ３１）は、ソース端子がｎチャネルＭＯＳＦＥＴ（Ｍ３３）（第２のＭＯＳＦＥＴ）のドレイン端子に接続されている。ｎチャネルＭＯＳＦＥＴ（Ｍ３３）は、ソース端子がＧＮＤ側に接続（接地）され、ゲート端子が外部から供給される制御電圧（制御１）用の制御端子に接続されている。
【００９２】
第２の抵抗負荷インバータＩＮＶ３３は、それぞれＶＤＤ（１Ｖ）側に抵抗負荷となる抵抗素子Ｒ３２（第２の抵抗素子）が、ＧＮＤ側に駆動トランジスタとなるｎチャネルＭＯＳＦＥＴ（Ｍ３２）（第３のＭＯＳＦＥＴ）が接続されている。ｎチャネルＭＯＳＦＥＴ（Ｍ３２）は、ソース端子がｎチャネルＭＯＳＦＥＴ（Ｍ３４）（第４のＭＯＳＦＥＴ）のドレイン端子に接続されている。ｎチャネルＭＯＳＦＥＴ（Ｍ３４）は、ソース端子がＧＮＤ側に接続（接地）され、ゲート端子が外部から供給される制御電圧（制御２）用の制御端子に接続されている。
【００９３】
第１、第２の抵抗負荷インバータＩＮＶ３２、ＩＮＶ３３の出力は、２入力の排他的論理和をとりその結果を出力するＥＸＯＲ回路１３１に接続される。ＥＸＯＲ回路１３１は、出力端子が変換回路１０９、１１０の出力端子に接続される。なお、ＥＸＯＲ回路１３１に代えて、２入力の排他的否定論理和をとりその結果を出力するＥＸＮＯＲ回路を設けてもよい。
【００９４】
この構成において、第１、第２の抵抗負荷インバータＩＮＶ３２、ＩＮＶ３３のｎチャネルＭＯＳＦＥＴ（Ｍ３３、Ｍ３４）のゲート端子の制御電圧（制御１、制御２）を調整することにより、２つの抵抗負荷インバータＩＮＶ３２、ＩＮＶ３３の閾値を制御する。
【００９５】
図１０（ｂ）は、第４の構成例を示す。
【００９６】
図１０（ａ）に示す変換回路１０９、１１０は、ＣＭＯＳインバータＩＮＶ４１と、第１、第２の抵抗負荷インバータ（抵抗負荷型のソース接地カスコード型インバータ）ＩＮＶ４２、ＩＮＶ４３と、ｎチャネルＭＯＳＦＥＴ（Ｍ４３）と、ＥＸＯＲ回路１４１とを有する。
【００９７】
ＣＭＯＳインバータＩＮＶ４１は、図示しないＶＤＤ側に負荷トランジスタとなるｐチャネルＭＯＳＦＥＴが、ＧＮＤ側に駆動トランジスタとなるｎチャネルＭＯＳＦＥＴがそれぞれ接続されたＣＭＯＳ構成のインバータ回路であり、両ＭＯＳＦＥＴのゲート端子が共通の入力端子として変換回路１０９、１１０の入力端子に接続されている。このＣＭＯＳインバータＩＮＶ４１は、入力端子と出力端子とがフィードバック可変抵抗ＲＦ４を介して接続されている。ＣＭＯＳインバータＩＮＶ４１は、出力端子と入力端子とがそれぞれ第１、第２の抵抗負荷インバータＩＮＶ４２、ＩＮＶ４３に接続される。このうち、第２の抵抗負荷インバータＩＮＶ４３には、ＧＮＤ側にｎチャネルＭＯＳＦＥＴ（Ｍ４３）が直列に接続されている。
【００９８】
第１の抵抗負荷インバータＩＮＶ４２は、ＶＤＤ（１Ｖ）側に抵抗負荷となる抵抗素子Ｒ４１（第１の抵抗素子）が、ＧＮＤ側に駆動トランジスタとなるｎチャネルＭＯＳＦＥＴ（Ｍ４１）（第１のＭＯＳＦＥＴ）が接続されている。ｎチャネルＭＯＳＦＥＴ（Ｍ４１）は、ソース端子がＧＮＤ側に接続（接地）されている。
【００９９】
第２の抵抗負荷インバータＩＮＶ４３は、ＶＤＤ（１Ｖ）側に抵抗負荷となる抵抗素子Ｒ４２（第２の抵抗素子）が、ＧＮＤ側に駆動トランジスタとなるｎチャネルＭＯＳＦＥＴ（Ｍ４２）（第２のＭＯＳＦＥＴ）が接続されている。ｎチャネルＭＯＳＦＥＴ（Ｍ４２）は、ソース端子がｎチャネルＭＯＳＦＥＴ（Ｍ４３）（第３のＭＯＳＦＥＴ）のドレイン端子に接続されている。ｎチャネルＭＯＳＦＥＴ（Ｍ４３）は、ソース端子がＧＮＤ側に接続（接地）され、ゲート端子が外部から供給される制御電圧（制御２）用の制御端子に接続されている。
【０１００】
第１、第２の抵抗負荷インバータＩＮＶ４２、ＩＮＶ４３の出力は、２入力の排他的論理和をとりその結果を出力するＥＸＯＲ回路１４１に接続される。ＥＸＯＲ回路１４１は、出力端子が変換回路１０９、１１０の出力端子に接続される。なお、ＥＸＯＲ回路１４１に代えて、２入力の排他的否定論理和をとりその結果を出力するＥＸＮＯＲ回路を設けてもよい。
【０１０１】
この構成において、フィードバック可変抵抗ＲＦ４の抵抗値を可変制御し、第２の抵抗負荷インバータＩＮＶ４３のｎチャネルＭＯＳＦＥＴ（Ｍ４３）のゲート端子の制御電圧（制御２）を調整することにより、２つの抵抗負荷インバータＩＮＶ４２、ＩＮＶ４３の閾値を制御する。
【０１０２】
図１０（ａ）及び（ｂ）に示す回路は、図９に示す回路と比べて、インバータが一段少ないので消費電流は少なくなるが、判定条件を制御する端子は２つとなってしまう。
【０１０３】
次に、図７の回路に、図１１に示すＡＳＫ信号の検波回路通過後の信号を入力したときの回路シミュレータによる解析結果を図１２に示す。
【０１０４】
図１１（ａ）は、ＲＦ検波回路の出力の応答波形（雑音を含む）を示す波形図、図１１（ｂ）は、変調パルス信号を示す波形図、図１１（ｃ）は、変調パルス信号で変調したＡＳＫ信号をＲＦ検波回路で検波した後の雑音を含む復調パルス信号の応答波形を示す波形図、図１１（ｄ）は、復調パルス信号に２値化比較器を通した後の信号の応答波形を示す波形図である。
【０１０５】
図１２は、検波回路の出力である復調パルス信号の振幅と雑音成分の振幅のそれぞれの２乗の比が１で復調成分のパルス信号の周波数と信号源４０３の信号源の周波数を一致させたとき信号（図３に示した信号）に対する回路出力であるＮＡＮＤ回路１１１の出力の応答波形および変換回路１０９、１１０の出力Ｉ、Ｑの応答波形を示す。
【０１０６】
図１２（ａ）は、ＮＡＮＤ回路１１１の出力端子の電圧の時間応答、図１２（ｂ）は、変換回路１０９、１１０の出力端子の電圧の時間応答をそれぞれ示す。パルスの周波数は１０ｋＨｚである。また、ＬＰＦ１０７、１０８のカットオフ周波数は１ｋＨｚである。
【０１０７】
図１２（ａ）に示すように、初めの０．８ｍｓｅｃ位までは、回路の初期定常状態（検波出力の雑音入力状態での定常状態）になるまでの時間で相関が無い信号が入力されているので、ＮＡＮＤ回路１１１の出力は０に落ち着く。さらに時間がたって１ｍｓｅｃのところからパルス信号が入り始めて、さらに約０．４ｍｓｅｃほどたったところでＮＡＮＤ回路１１１の出力が１Ｖとなり検出が完了する。
【０１０８】
また、図１２（ｂ）に示す変換回路１０９、１１０の出力Ｉ、Ｑをみるとわかるように、出力Ｉに対しては相関を表す係数値が低いが、出力Ｑに対しては高い（図１の回路とは出力が反転している）、すなわち出力Ｉに対して検波出力に含まれる同一周波数成分のパルス信号との位相差が９０度である場合にあたる。
【０１０９】
次に、位相差がどのような条件でも回路が正しく動作することを確認するため、Ｉの信号源に対して０度、２２．５度、４５度、６７．５度になるようＡＳＫ変調の検波出力にのるパルス側の位相を設定して計算した結果を図１３に示す。
【０１１０】
図１３（ａ）〜（ｄ）は、検波回路１０１の出力における復調パルス信号の振幅と雑音成分の振幅のそれぞれの２乗の比（Ｓ／Ｎ比）が１で、復調成分のパルス信号の周波数と信号源１０３の信号源の周波数を一致させ、信号源１０３に対する位相差を０度、２２．５度、４５度、６７．５度にした時の回路出力であるＮＡＮＤ回路１１１の出力の応答波形を示す。
【０１１１】
同図（ａ）〜（ｄ）から、位相差が異なると応答時間が若干異なるが、どの条件でもうまく検出されていることがわかる。すなわち、同期をとるという複雑な回路が無くとも、安定して所望信号があったがどうかの判定ができる。
【０１１２】
図７に示す回路では、検波回路１０１としてダイオード検波を使用し、ＬＰＦ１０７、１０８として抵抗と容量の１次フィルタを用いた場合は、直流電源の電力を消費しない（この１次フィルタでは電力を消費しない）。また、トランジスタレベルでシミュレーションしていないＩ、Ｑの信号源の消費電力を除いて、その他の回路による図１２に示す応答シミュレーションでの消費電流値は、平均で約２０μＡと非常に小さい。従って、本実施例により無線信号起動回路を構成すると、待機時の消費電流を大幅に削減できる。
【０１１３】
次に、本発明の応用例について述べる。
【０１１４】
図１４（ａ）及び（ｂ）は、上記の無線信号起動回路を搭載した装置の第１、第２の応用例を示す図である。
【０１１５】
図１４（ａ）に示す第１の応用例は、上記の無線信号起動回路により構成された起動用受信回路１３０１と、この起動用受信回路１３０１に接続されるブザー１３０２とを組み合わせたものである。本装置は、外部からアンテナ１３０３を介して起動信号を送ると、起動用受信回路１３０１の無線起動回路が動作してブザー１３０２を鳴らす仕組みとなっている。本装置は、特定の対象物に取り付け可能となっている。これにより、本装置を取り付けた対象物がどこにあるのかを無線により見つけ出すことが可能となる。本装置の低消費電力性から小型の電池の組み合わせが可能になり、また小型電池においても十分長くその働きを行わせることが可能となる。
【０１１６】
図１４（ｂ）に示す第２の応用例は、上記の無線信号起動回路により構成された起動用受信回路１３０４と、この起動用受信回路１３０４に接続される送受信機（送受信回路）１３０５とを組み合わせたものである。本装置は、通常、無線信号起動回路である起動用受信回路１３０４のみが動作し、外部からアンテナ１３０６を介して起動要求が来るのを待機している。この待機状態で、起動用受信回路１３０４に起動要求が入ると、送受信機１３０５の電源が入り、送受信動作を開始する。これによれば、通常、無線機の送受信回路の消費電流は非常に大きいので、専用の低消費電力の無線信号起動回路で待機させることにより無駄な待機電力を大幅に削減できる。
【０１１７】
図１５は、第３の応用例に係る無線信号起動回路を搭載した装置を示す。本応用例は、上記の無線信号起動回路（非図示）を複数の端末１４０２、１４０３、１４０４に搭載し、端末１４０２、１４０３、１４０４の信号源周波数にそれぞれ異なる値ｆ０、ｆ１、ｆ２を付与して設定するものである。すなわち、複数の端末１４０２、１４０３、１４０４のそれぞれに上記の無線信号起動回路を搭載し、各端末１４０２、１４０３、１４０４における無線信号起動回路の信号源の周波数ｆ０、ｆ１、ｆ２を別々に設定している。
【０１１８】
この構成によれば、図１５に示す送信元装置（送信機）１４０１から、複数の端末１４０２、１４０３、１４０４のうちの起動したい端末１４０３の信号源周波数ｆ１と同じ周波数ｆ１でＡＳＫ変調した信号を送信することにより、特定の端末１４０３のみを動作させることができる。
【０１１９】
例えば、図１４（ａ）の装置であれば、探し出したい対象物の信号周波数と同じ周波数でＡＳＫ変調した信号を送出することにより、対応する特定の端末のブザーを鳴らすことができる。また、図１４（ｂ）の送受信機搭載の端末であれば、呼び出したい端末を指定して起こすことができる。
【０１２０】
以上述べたように、本発明の実施の形態、実施例、及び応用例によれば、起動のみの機能に絞られるが、同期回路といった複雑な回路がなく、待機電力の非常に小さい簡易起動受信回路を端末と組み合わせることにより、電池動作長時間待機する端末、無線端末を製造可能となる。
【０１２１】
以上、実施の形態、実施例、及び応用例を参照して本発明を説明したが、本発明は上記実施の形態、実施例、及び応用例に限定されるものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更をすることができる。
【産業上の利用可能性】
【０１２２】
本発明は、無線信号による起動回路及びこれを搭載した端末等の各種装置に利用できる。
【図面の簡単な説明】
【０１２３】
【図１】（ａ）は、本発明の第１の実施例に係る無線信号起動回路の構成を示す回路図、（ｂ）は、（ａ）のＮＯＲ回路の部分を別の回路に置き換えた回路図である。
【図２】図１のＥＸＯＲ回路の２つの入力端子に同一波形の矩形波信号を入力し、その２つの入力信号の位相差をパラメータとしたときのＬＰＦの出力をプロットしたグラフである。
【図３】図１の変換回路の入出力特性を示すグラフである。
【図４】図１のＥＸＯＲ回路の比較器側の入力端子に信号源の出力信号と同一波形の矩形波を入力し、その位相差をパラメータに入力したときの変換回路の出力Ｉ、Ｑ（相関を表す係数値）をプロットしたグラフである。
【図５】図１の検波回路の出力におけるＳ／Ｎ比をパラメータにＬＰＦの出力（相関を表す係数値）をプロットしたグラフである。
【図６】図１の検波回路の出力におけるＳ／Ｎ比が１で、復調成分のパルス信号の周波数と信号源の信号源の周波数比をパラメータにＬＰＦの出力（相関を表す係数値）をプロットしたグラフである。
【図７】本発明の第２の実施例に係る無線信号起動回路の構成を示す回路図である。
【図８】（ａ）は、図７の変換回路の第１の構成例を示す回路図、（ｂ）は、（ａ）の変換回路の入出力特性を示すグラフ、（ｃ）は、（ａ）の変換回路で判定結果が検出なしの条件を斜線で示し、それが制御電圧で変化することを示すグラフである。
【図９】（ａ）は、図７の変換回路の第２の構成例を示す回路図、（ｂ）は、（ａ）の回路で判定結果が検出なしの条件が可変抵抗値で変化することを示すグラフ、（ｃ）は、（ａ）の変換回路の消費電流の入力電圧依存性を示すグラフである。
【図１０】（ａ）は、図７の変換回路の第３の構成例を示す回路図、（ｂ）は、図７の変換回路の第４の構成例を示す回路図である。
【図１１】（ａ）は、検波回路の出力における応答波形（雑音を含む）を示す波形図、（ｂ）は、変調パルス信号を示す波形図、（ｃ）は、変調パルス信号で変調したＡＳＫ信号を検波回路で検波した後の雑音を含む復調パルス信号の応答波形を示す波形図、（ｄ）は、復調パルス信号に比較器を通した後の信号の応答波形を示す波形図である。
【図１２】（ａ）及び（ｂ）は、図７の検波回路の出力におけるＳ／Ｎ比が１で、復調成分のパルス信号の周波数と信号源の周波数を一致させたときの図１１に示す信号に対するＮＡＮＤ回路の出力の応答波形及び変換回路の出力の応答波形を示す波形図である。
【図１３】（ａ）〜（ｄ）は、図７の検波回路の出力におけるＳ／Ｎ比が１で、復調成分のパルス信号の周波数と信号源の信号源の周波数を一致させ、信号源のＩ出力に対する位相差を０、２２．５、４５、６７．５度にしたときのＮＡＮＤ回路の出力の応答波形を示す波形図である。
【図１４】（ａ）は、本発明の第１の応用例に係る無線信号起動回路を搭載した装置の構成を示すブロック図、（ｂ）は、本発明の第２の応用例に係る無線信号起動回路を搭載した装置の構成を示すブロック図である。
【図１５】本発明の第３の応用例に係る無線信号起動回路を搭載した装置の構成を示すブロック図である。
【図１６】（ａ）は、関連技術の検出回路の構成を示す回路図、（ｂ）は、関連技術の無線信号による起動回路の構成を示す回路図である。
【符号の説明】
【０１２４】
１０１  ＲＦ検波回路
１０２  ＣＭＯＳインバータ
１０３、１０４  矩形波信号源
１０５、１０６  ＥＸＯＲ回路
１０７、１０８  ＬＰＦ
１０９、１１０  入出力変換回路
１１１  ＮＯＲ回路
２０１  ＲＦキャリア信号
２０２  ＡＳＫ変調したＲＦ信号
２０３、２０４  ＲＦ増幅回路
２０５、２０６  ＲＦ検波回路
２０７、２０８  ＬＰＦ
２０９  電圧検出回路
２１０  パルスをカウントする論理回路
４０１  ＲＦ検波回路
４０２  ２値化比較器
４０３  信号源
４０４、４０５  ＥＸＯＲ回路
４０６、４０７  ＬＰＦ
４０８、４０９  入出力変換回路
４１０  ＮＯＲ回路
４１１、４１２  入出力にヒステリシスのあるインバータ
４１３  ＮＡＮＤ回路
１３０１  起動用受信回路（無線信号起動回路）
１３０２  ブザー
１３０３  アンテナ
１３０４  起動用受信回路（無線信号起動回路）
１３０５  送受信機
１３０６  アンテナ
１４０１  送信元装置
１４０２、１４０３、１４０４  端末
【図１】
0005077008.tif 000002
【図２】
0005077008.tif 000003
【図３】
0005077008.tif 000004
【図４】
0005077008.tif 000005
【図５】
0005077008.tif 000006
【図６】
0005077008.tif 000007
【図７】
0005077008.tif 000008
【図８】
0005077008.tif 000009
【図９】
0005077008.tif 000010
【図１０】
0005077008.tif 000011
【図１１】
0005077008.tif 000012
【図１２】
0005077008.tif 000013
【図１３】
0005077008.tif 000014
【図１４】
0005077008.tif 000015
【図１５】
0005077008.tif 000016
【図１６】
0005077008.tif 000017