(57)【特許請求の範囲】
【請求項１】
正の整数であるＭ行の走査ラインと、各列のデータラインは第１サブデータラインと第２サブデータラインとを有し正の整数であるＮ列のデータラインと、（ｉ）番目の行と（ｊ）番目の列における画素がＰ（ｉ、ｊ）によって示され、ｉとｊが整数であり、１≦ｉ≦Ｍ、１≦ｊ≦Ｎであり、（ｊ）番目の列の前記第１サブデータラインと（ｉ）番目の走査ラインが前記画素Ｐ（ｉ、ｊ）に結合し、前記（ｊ）番目の列の前記第２サブデータラインと（ｉ＋１）番目の走査ラインが画素Ｐ（ｉ＋１、ｊ）に結合している、マトリックスに配列されたＭ×Ｎ個の画素とを有する表示パネルと、
前記走査ラインを駆動するためのゲートドライバと、
第１ソースドライバと、
前記第１ソースドライバとともに前記第１サブデータラインと第２サブデータラインをそれぞれ制御するために使用され、遅延した入力画像信号を受信しその後画像信号を出力し、複数の画像セグメントを有し前記画像セグメントの各々は隣接した２本の走査ラインに結合した画素の表示データを有する入力画像信号を出力する第２ソースドライバとを備えた表示装置であって、
正の整数であるＫ個毎の画像セグメントが１グループとして定義され、前記画像セグメントの各グループはリセットデータを有し、
前記ゲートドライバは、Ｋ個のバッチ内の第１グループに関連した前記走査ラインを第１開始波に従って駆動し、隣接した２本の走査ラインを毎回駆動し、前記隣接した２本の走査ラインが駆動されると、前記第１ソースドライバが、駆動されている前記走査ラインのうちの前記（ｉ）番目の走査ラインに結合した前記画素に関連した前記表示データを出力し、前記第２ソースドライバは、駆動されている走査ラインのうちの前記（ｉ＋１）番目の走査ラインに結合した前記画素に関連した前記表示データを出力し、
前記ゲートドライバは、同時に、前記第１グループに関連した前記走査ラインを、前記第１開始波の受信後に第２開始波に従って所定時間だけ駆動し、前記第１ソースドライバと前記第２ソースドライバは、前記リセットデータを前記第１サブデータラインおよび前記第２サブデータラインにそれぞれ出力することを特徴とする表示装置。
【請求項２】
入力画像信号とＫ個の画像セグメントに関連している計数関係とに従って前記リセットデータを生成する計算ユニットと、
前記計算ユニットに結合し、前記入力画像信号および前記リセットデータを受信し、前記入力画像信号と前記リセットデータとを認識して、前記画像信号を生成するデータ認識ユニットと、
前記第１開始波と第２開始波とを生成するために画像信号を受信し、前記第１開始波と第２開始波とを前記ゲートドライバに送信し、前記画像信号を前記第１ソースドライバおよび第２ソースドライバに送信するタイミング制御装置とをさらに備え、
前記タイミング制御装置は前記ゲートドライバ、前記第１ソースドライバ、第２ソースドライバを前記画像信号に従って制御し、前記第１ソースドライバと第２ソースドライバが前記画像信号の画像セグメントを出力する場合に、前記ゲートドライバが前記画像セグメントに関連した前記走査ラインを駆動し、また、前記第１ソースドライバと第２ソースドライバが前記画像信号のリセットデータを出力する場合に、前記ゲートドライバが前記リセットデータに関連した前記走査ラインを駆動することを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記第１開始波はゲート開始駆動信号の画像セグメント開始波であり、前記第２開始波は前記ゲート開始駆動信号のリセットデータ開始波であり、前記リセットデータ開始波は前記画像セグメント開始波の送信後の前記所定の時間経過した後に送信されることを特徴とする、請求項１に記載の表示装置。
【請求項４】
前記リセットデータは任意のシングルグレースケールの画像データであることを特徴とする、請求項１に記載の表示装置。
【請求項５】
正の整数であるＭ行の走査ラインと、各列のデータラインは第１サブデータラインと第２サブデータラインとを有し正の整数であるＮ列のデータラインと、（ｉ）番目の行と（ｊ）番目の列における画素はＰ（ｉ、ｊ）によって示され、ｉとｊが整数であり、１≦ｉ≦Ｍ、１≦ｊ≦Ｎであり、前記（ｊ）番目の列の前記第１サブデータラインは（ｉ）番目の走査ラインの結合点にて前記画素Ｐ（ｉ、ｊ）と結合し、（ｉ＋１）番目の走査ラインの結合点にて画素Ｐ（ｉ＋１、ｊ）と結合し、この結合は、（ｉ＋ｎ）番目の走査ラインの結合点にて画素Ｐ（ｉ＋ｎ、ｊ）となるまで行われ、（ｊ）番目の列の前記第２サブデータラインは（ｉ＋ｎ＋１）番目の走査ラインの結合点にて画素Ｐ（ｉ＋ｎ＋１、ｊ）と結合し、（ｉ＋ｎ＋２）番目の走査ラインの結合点にて画素Ｐ（ｉ＋ｎ＋２、ｊ）と結合し、この結合は、（ｉ＋２ｎ＋１）番目の走査ラインの結合点にて画素Ｐ（ｉ＋２ｎ＋１、ｊ）となるまで行われ、ｎは正の整数である、マトリックスに配列されたＭ×Ｎ個の画素とを有する表示パネルと、
前記走査ラインを駆動するためのゲートドライバと、
第１ソースドライバと、
前記第１ソースドライバとともに前記第１サブデータラインと第２サブデータラインとをそれぞれ制御するために使用され、遅延した入力画像信号を受信しその後画像信号を出力し、複数の画像セグメントを有し前記画像セグメントの各々は隣接した２本の走査ラインに結合された画素の表示データを有する入力画像信号を出力する第２ソースドライバとを備えた表示装置であって、
正の整数であるＫ個毎の画像セグメントが１グループとして定義され、前記画像セグメントの各グループはリセットデータを有し、
前記ゲートドライバは、Ｋ個のバッチ内の第１グループに関連した前記走査ラインを、第１開始波に従って駆動し、隣接した２本の走査ラインを毎回駆動し、前記隣接した２本の走査ラインが駆動されると、前記第１ソースドライバが、駆動されている前記走査ラインのうちの前記（ｉ）番目の走査ラインに結合した前記画素に関連した前記表示データを出力し、前記第２ソースドライバは、駆動されている前記走査ラインのうちの前記（ｉ＋１）番目の走査ラインに結合している前記画素に関連した前記表示データを出力し、
前記ゲートドライバは、同時に、前記第１グループに関連した前記走査ラインを、前記第１開始波の受信後に第２開始波に従って所定時間だけ駆動し、前記第１ソースドライバと前記第２ソースドライバは、前記リセットデータを前記第１サブデータラインおよび前記第２サブデータラインにそれぞれ出力することを特徴とする表示装置。
【請求項６】
入力画像信号とＫ個の画像セグメントに関連している計数関係とに従って前記リセットデータを生成する計算ユニットと、
前記計算ユニットと結合し、データイネーブル信号、前記入力画像信号、クロック信号、前記リセットデータを受信し、前記入力画像信号と前記リセットデータとを認識してこれにより前記画像信号を生成するデータ認識ユニットと、
前記第１開始波と第２開始波を生成するために画像信号を受信し、前記第１開始波と第２開始波とを前記ゲートドライバに送信し、前記画像信号を前記第１ソースドライバおよび第２ソースドライバに送信するタイミング制御装置とをさらに備え、
前記タイミング制御装置は前記ゲートドライバ、前記第１ソースドライバ、第２ソースドライバを前記画像信号に従って制御し、前記第１ソースドライバと第２ソースドライバが前記画像信号の画像セグメントを出力する場合に、前記ゲートドライバが前記画像セグメントに関連した前記走査ラインを駆動し、また、前記第１ソースドライバと第２ソースドライバが前記画像信号のリセットデータを出力する場合に、前記ゲートドライバが前記リセットデータに関連した前記走査ラインを駆動することを特徴とする、請求項５に記載の表示装置。
【請求項７】
前記第１開始波はゲート開始駆動信号の画像セグメント開始波であり、前記第２開始波は前記ゲート開始駆動信号のリセットデータ開始波であり、前記リセットデータ開始波は前記画像セグメント開始波の送信後の所定の時間経過した後に送信されることを特徴とする、請求項５に記載の表示装置。
【請求項８】
前記リセットデータは、任意のシングルグレースケールの画像データであることを特徴とする、請求項５に記載の表示装置。
【請求項９】
正の整数であるＭ行の走査ラインと、各列のデータラインは第１サブデータラインと第２サブデータラインとを有し正の整数であるＮ列のデータラインと、（ｉ）番目の行と（ｊ）番目の列における画素はＰ（ｉ、ｊ）によって示され、ｉとｊが整数であり、１≦ｉ≦Ｍ、１≦ｊ≦Ｎであり、（ｊ）番目の列の前記第１サブデータラインと（ｉ）番目の走査ラインとは前記画素Ｐ（ｉ、ｊ）に結合し、前記（ｊ）番目の列の前記第２サブデータラインと（ｉ＋１）番目の走査ラインとが画素Ｐ（ｉ＋１、ｊ）に結合している、マトリックスに配列されたＭ×Ｎ個の画素とを有する表示パネルと、
前記走査ラインを駆動するためのゲートドライバと、
前記第１サブデータラインと前記第２サブデータラインとを制御し、遅延した入力画像信号を受信し、前記遅延した入力画像信号は複数の画像セグメントを有し前記画像セグメントの各々は隣接した２本の走査ラインに結合した画素の表示データを有する画像信号を出力するためのソースドライバとを備えた表示装置であって、
正の整数であるＫ個毎の画像セグメントが１グループとして定義され、前記画像セグメントの各グループはリセットデータを有し、
前記ゲートドライバは、Ｋ個のバッチ内の第１グループに関連した前記走査ラインを第１開始波に従って駆動し、前記隣接した２本の走査ラインの駆動時に、隣接した２本の走査ラインを毎回駆動し、
前記ソースドライバは、前記第１サブデータラインへ駆動されている前記走査ラインのうち前記（ｉ）番目の走査ラインに結合している画素に関連した前記表示データを出力し、前記第２サブデータラインへ駆動されている前記走査ラインのうちの前記（ｉ＋１）番目の走査ラインに結合している前記画素に関連した前記表示データを出力し、
前記ゲートドライバは、前記第１開始波の受信後に、第２開始波に従って、前記第１グループに関連した複数の前記走査ラインを所定の時間だけ同時に駆動し、前記ソースドライバは、前記第１サブデータラインおよび前記第２サブデータラインに前記リセットデータを出力することを特徴とする表示装置。
【請求項１０】
入力画像信号とＫ個の画像セグメントに関連している計数関係とに従って前記リセットデータを生成する計算ユニットと、
前記計算ユニットと結合し、データイネーブル信号、前記入力画像信号、クロック信号、前記リセットデータを受信し、前記入力画像信号と前記リセットデータとを認識してこれにより前記画像信号を生成するデータ認識ユニットと、
前記第１開始波と第２開始波を生成するために画像信号を受信し、前記第１開始波と第２開始波を前記ゲートドライバに送信し、前記画像信号を前記ソースドライバに送信するタイミング制御装置とをさらに備え、
前記タイミング制御装置は、前記ゲートドライバと前記ソースドライバを前記画像信号に従って制御し、これにより、前記ソースドライバが画像信号の画像セグメントを出力する際に、前記ゲートドライバが前記画像セグメントに関連した前記走査ラインを駆動することができ、また、前記ソースドライバが前記画像信号の前記リセットデータを出力する際に、前記ゲートドライバが前記リセットデータに関連した前記走査ラインを駆動することを特徴とする、請求項９に記載の表示装置。
【請求項１１】
前記第１開始波は、ゲート開始駆動信号の画像セグメント開始波であり、前記第２開始波は、前記ゲート開始駆動信号のリセットデータ開始波であり、前記リセットデータ開始波は、前記画像セグメント開始波の送信後の所定の時間経過した後に送信されることを特徴とする、請求項９に記載の表示装置。
【請求項１２】
前記リセットデータは、任意のシングルグレースケールの画像データであることを特徴とする、請求項９に記載の表示装置。
【請求項１３】
正の整数であるＭ行の走査ラインと、各列のデータラインは第１サブデータラインと第２サブデータラインとを有し正の整数であるＮ列のデータラインと、（ｉ）番目の行と（ｊ）番目の列における画素はＰ（ｉ、ｊ）によって示され、ｉとｊが整数であり、１≦ｉ≦Ｍ、１≦ｊ≦Ｎであり、前記（ｊ）番目の列の前記第１サブデータラインは（ｉ）番目の走査ラインの結合点にて前記画素Ｐ（ｉ、ｊ）と結合し、（ｉ＋１）番目の走査ラインの結合点にて画素Ｐ（ｉ＋１、ｊ）と結合し、この結合は、（ｉ＋ｎ）番目の走査ラインの結合点にて画素Ｐ（ｉ＋ｎ、ｊ）となるまで行われ、（ｊ）番目の列の前記第２サブデータラインは（ｉ＋ｎ＋１）番目の走査ラインの結合点にて前記画素Ｐ（ｉ＋ｎ＋１、ｊ）と結合し、（ｉ＋ｎ＋２）番目の走査ラインの結合点にて画素Ｐ（ｉ＋ｎ＋２、ｊ）と結合し、この結合は、（ｉ＋２ｎ＋１）番目の走査ラインの結合点にて画素Ｐ（ｉ＋２ｎ＋１、ｊ）となるまで行われ、ｎは正の整数である、マトリックスに配列されたＭ×Ｎ個の画素とを有する表示パネルと、
前記走査ラインを駆動するためのゲートドライバと、
前記第１サブデータラインと前記第２サブデータラインを制御し、遅延した入力画像信号を受信し、前記遅延した入力画像信号は複数の画像セグメントを有し各画像セグメントは隣接した２本の走査ラインに結合した画素の表示データを有する画像信号を出力するためのソースドライバとを備えた表示装置であって、
正の整数であるＫ個毎の画像セグメントが１グループとして定義され、前記画像セグメントの各グループはリセットデータを有し、
前記ゲートドライバは、Ｋ個のバッチ内の前記第１グループに関連した前記走査ラインを、第１開始波に従って駆動し、隣接した２本の走査ラインを毎回駆動し、前記隣接した２本の走査ラインが駆動される際には、前記ソースドライバが、前記第１サブデータラインへ駆動されている前記走査ラインのうちの前記（ｉ）番目の走査ラインに結合している前記画素に関連した表示データを出力し、また、前記第２サブデータラインへ駆動されている前記走査ラインのうちの前記（ｉ＋１）番目の走査ラインに結合している前記画素に関連した前記表示データを出力し、
前記ゲートドライバは、前記第１開始波の受信後に、前記第１グループに関連している複数の前記走査ラインを同時に、第２開始波に従って所定の時間だけ駆動し、前記ソースドライバは前記第１サブデータラインおよび前記第２サブデータラインに前記リセットデータを出力することを特徴とする表示装置。
【請求項１４】
入力画像信号とＫ個の画像セグメントに関連している計数関係とに従って前記リセットデータを生成する計算ユニットと、
前記計算ユニットと結合し、データイネーブル信号、前記入力画像信号、クロック信号、前記リセットデータを受信し、前記入力画像信号と前記リセットデータとを認識してこれにより前記画像信号を生成するデータ認識ユニットと、
前記第１開始波と第２開始波を生成するために画像信号を受信し、前記第１開始波と第２開始波とを前記ゲートドライバに送信し、前記画像信号を前記ソースドライバに送信するタイミング制御装置とをさらに備え、
前記タイミング制御装置は、前記ゲートドライバと前記ソースドライバを前記画像信号に従って制御し、これにより、前記ソースドライバが画像信号の画像セグメントを出力する際に、前記ゲートドライバが前記画像セグメントに関連した前記走査ラインを駆動することができ、また、前記ソースドライバが前記画像信号の前記リセットデータを出力する際に、前記ゲートドライバが前記リセットデータに関連した前記走査ラインを駆動することを特徴とする、請求項１３に記載の表示装置。
【請求項１５】
前記第１開始波は、ゲート開始駆動信号の画像セグメント開始波であり、前記第２開始波は、前記ゲート開始駆動信号のリセットデータ開始波であり、前記リセットデータ開始波は、前記画像セグメント開始波の送信後の所定の時間経過した後に送信されることを特徴とする、請求項１３に記載の表示装置。
【請求項１６】
前記リセットデータは、任意のシングルグレースケールの画像データであることを特徴とする、請求項１３に記載の表示装置。
【請求項１７】
Ｍ行の走査ラインと、Ｎ列のデータラインと、Ｍ×Ｎ個の画素とを有する表示パネルであって、前記データラインの各列は第１サブデータラインと第２サブデータラインとを有し、前記画素はマトリックスに配列されており、（ｉ）番目の行と（ｊ）番目の列における画素はＰ（ｉ、ｊ）で示され、１≦ｉ≦Ｍ、 １≦ｊ≦Ｎであり、前記（ｊ）番目の列の第１サブデータラインと（ｉ）番目の走査ラインは画素Ｐ（ｉ、ｊ）に結合し、前記（ｊ）番目の列の前記第２サブデータラインと（ｉ＋１）番目の走査ラインは画素Ｐ（ｉ＋１、ｊ）に結合しており、Ｎ、Ｍ、ｉ、ｊは正の整数である、表示パネルを駆動する方法であって、
入力画像信号を提供し、
入力画像信号を、隣接した２本の走査ラインに結合した画素の表示データを有する複数の画像セグメントに分割し、
正の整数であるＫ個毎の画像セグメントを１グループとして定義し、
リセットデータを前記画像セグメントの各グループに挿入し、
Ｋ個のバッチ内の第１グループに関連した走査ラインを第１開始波に従って駆動し、隣接した２本の走査ラインを毎回駆動し、前記隣接した２本の走査ラインが駆動されると、駆動されている前記走査ラインのうちの前記（ｉ）番目の走査ラインに結合した前記画素の表示データが前記第１サブデータラインに提供され、前記駆動されている前記走査ラインのうちの前記（ｉ＋１）番目の走査ラインに結合している前記画素の表示データが前記第２サブデータラインに提供され、
前記第１開始波から所定の時間後に、前記第１グループに関連した複数の前記走査ラインを同時に第２開始波に従って駆動し、前記第１サブデータラインと第２サブデータラインに前記リセットデータを出力することを特徴とする方法。
【請求項１８】
前記第１開始波はゲート開始駆動信号の画像セグメント開始波であり、前記第２開始波は前記ゲート開始駆動信号のリセットデータ開始波であり、前記リセットデータ開始波は前記画像セグメント開始波の送信後の所定の時間経過した後に送信されることを特徴とする、請求項１７に記載の表示パネルを駆動する方法。
【請求項１９】
前記リセットデータは任意のシグナルグレースケールの画像データであることを特徴とする、請求項１７に記載の表示パネルを駆動する方法。
【請求項２０】
Ｍ行の走査ラインと、Ｎ列のデータラインと、Ｍ×Ｎ個の画素とを有する表示パネルであって、前記データラインの各列は第１サブデータラインと第２サブデータラインとを有し、前記画素はマトリックスに配列されており、（ｉ）番目の行と（ｊ）番目の列における画素はＰ（ｉ、ｊ）で示され、１≦ｉ≦Ｍ、１≦ｊ≦Ｎであり、前記（ｊ）番目の列の前記第１サブデータラインは、前記（ｉ）番目の走査ラインの結合点にて前記画素Ｐ（ｉ、ｊ）と結合し、（ｉ＋１）番目の走査ラインの結合点にて画素Ｐ（ｉ＋１、ｊ）とに結合し、この結合は、（ｉ＋ｎ）番目の走査ラインの結合点にて画素Ｐ（ｉ＋ｎ、ｊ）となるまで行われ、（ｊ）番目の列の前記第２サブデータラインは、（ｉ＋ｎ＋１）番目の走査ラインの結合点にて前記画素Ｐ（ｉ＋ｎ＋１、ｊ）と結合し、（ｉ＋ｎ＋２）番目の走査ラインの結合点にて画素Ｐ（ｉ＋ｎ＋２、ｊ）と結合し、前記結合は、（ｉ＋２ｎ＋１）番目の走査ラインの結合点における画素Ｐ（ｉ＋２ｎ＋１、ｊ）に達するまで続き、Ｎ、Ｍ、ｉ、ｊ、ｎは正の整数である、表示パネルを駆動する方法であって、
入力画像信号を提供し、
入力画像信号を、隣接した２本の走査ラインに結合した画素の表示データを有する複数の画像セグメントに分割し、
正の整数であるＫ個毎の画像セグメントを１グループとして定義し、
リセットデータを前記画像セグメントの各グループに挿入し、
Ｋ個のバッチ内の第１グループに関連した走査ラインを第１開始波に従って駆動し、隣接した２本の走査ラインを毎回駆動し、前記隣接した２本の走査ラインが駆動されると、駆動されている前記走査ラインのうちの前記（ｉ）番目の走査ラインに結合した前記画素の表示データが前記第１サブデータラインに提供され、前記駆動されている前記走査ラインのうちの前記（ｉ＋１）番目の走査ラインに結合している前記画素の表示データが前記第２サブデータラインに提供され、
前記第１開始波から所定の時間後に、前記第１グループに関連した複数の前記走査ラインを同時に第２開始波に従って駆動し、前記第１サブデータラインと第２サブデータラインに前記リセットデータを出力することを特徴とする方法。
【請求項２１】
前記第１開始波はゲート開始駆動信号の画像セグメント開始波であり、前記第２開始波は前記ゲート開始駆動信号のリセットデータ開始波であり、前記リセットデータ開始波は前記画像セグメント開始波の送信後の所定の時間経過した後に送信されることを特徴とする、請求項２０に記載の表示パネルを駆動する方法。
【請求項２２】
前記リセットデータは任意のシグナルグレースケールの画像データである、請求項２０に記載の表示パネルを駆動することを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置およびその表示パネルの駆動方法に関する。特に、本発明はＬＣＤ表示装置およびその表示パネルの駆動方法に関する。
【背景技術】
【０００２】
ＬＣＤテレビ市場の表示品質の要求に対応するために、液晶表示パネルの開発は高解像、インパルスシステム、高フレームレートの仕様へと徐々に向かっている。しかし、上述の仕様は既に限界に来ている充電時間に影響する。以下でこれについて詳細に説明する。
【０００３】
図１は、従来型の２倍フレームレートの表示システムのアーキテクチャの略図である。このシステムの表示パネル１０１は上方半部と下方半部とに分かれており、表示パネル１０１の左右両側に設けたゲートドライバ１０２、および１０３を使用して、表示パネル１０１の走査ライン（図示せず）を駆動し、これにより走査ラインに結合した画素をさらにオンにする。一方、表示パネル１０１の上方側および下方側のソースドライバ１０４、および１０５を使用して、上方半部と下方半部のそれぞれでオンにした画素に必要な表示データを提供する。
【０００４】
上のシステムはさらに、インパルスシステム技術を採用しており、このシステム内の信号タイミングは図２に示すとおりである。図２は、図１のシステムの信号のタイミング線図である。ＳＴＶ１〜ＳＴＶ４はゲート開始駆動信号、ＶＣＬＫはクロック信号、ＯＥは出力イネーブル信号、／ＯＥはＯＥの反転信号、ＶＧ１〜ＶＧｎはゲートパルス信号である。図２に示すように、インパルスシステム技術は、各走査ラインの時分割駆動方法を採用して、画像データとリセット信号（ブラックフレーム挿入のためのもの）の書き込み時間を分離させている。さらに図２から、画像データとリセット信号の書き込み時間が平均している場合には、これら２つの効率的な充電時間はＨ／２〜Ｔｒｃである。ここでは、Ｈは走査ラインの走査時間、ＴｒｃはＲＣの遅延時間である。例えば画像データとリセット信号の書き込み時間が平均していない場合は、画像データが２Ｈ／３の時間だけ書き込まれ、リセット信号がＨ／３の時間だけ書き込まれる。画像データとリセット信号の効率的な充電時間はそれぞれ２Ｈ／３〜Ｔｒｃ、Ｈ／３〜Ｔｒｃである。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ブラックフレームを挿入するためのリセット信号は、元々ホールドタイプのディスプレイによって生じたモーションブラーの問題を解決するために使用される。しかし、フレームレートを向上させる条件下では、充電時間は限界にある。画像データの充電時間が延長された場合でも、リセット信号の充電時間は不十分であるため、充電が非効率的となり、リセット信号の目標値を達成できない。これにより、アナログインパルスタイプの表示のパフォーマンスが劣化するので、モーションブラーの問題を効率的に解決することができない。
【課題を解決するための手段】
【０００６】
本発明は、２倍のフレームレートを提供でき、効率的にモーションブラーを除去することが可能な表示装置に関する。
【０００７】
本発明はまた、２倍のフレームレートを提供でき、モーションブラーを効率的に除去することが可能な表示パネルを駆動する方法にも関する。
【０００８】
本発明は、本明細書において具現化し幅広く説明しているように、表示パネル、ゲートドライバ、第１ソースドライバ、第２ソースドライバを装備した表示装置を提供する。表示パネルはＭ行の走査ライン、Ｎ列のデータライン、Ｍ×Ｎ個の画素を含む。各列のデータラインは第１サブデータラインと第２サブデータラインを含む。画素はマトリックスに配置されており、（ｉ）番目の行と（ｊ）番目の列の画素をＰ（ｉ、ｊ）で示し、この場合、１≦ｉ≦Ｍ、１≦ｊ≦Ｎである。（ｊ）番目の列の第１サブデータラインと（ｉ）番目の走査ラインは画素Ｐ（ｉ、ｊ）に結合している。（ｊ）番目の列の第２サブデータラインと（ｉ＋１）番目の走査ラインが画素Ｐ（ｉ＋１、ｊ）に結合している。ここでは、Ｎ、Ｍ、ｉ、ｊは正の整数である。ゲートドライバは走査ラインを駆動し、第１ソースドライバと第２ソースドライバは第１サブデータラインと第２サブデータラインをそれぞれ制御し、画像信号を出力する。画像信号は複数の画像セグメントを有し、各画像セグメントは、隣接した２本の走査ラインに結合した画素の表示データを有する。Ｋ個毎の画像セグメントが１グループとして定義され、この場合Ｋは正の整数である。画像セグメントの各グループはリセットデータを含む。ゲートドライバは、Ｋ個のバッチ内の第１グループに関連した走査ラインを、第１開始波に従って駆動し、隣接した２本の走査ラインを毎回駆動する。隣接した２本の走査ラインを駆動する場合、第１ソースドライバが、駆動されている走査ラインのうちの（ｉ）番目の走査ラインに結合した画素に関連した表示データを出力し、第２ソースドライバが、駆動されている走査ラインのうちの（ｉ＋１）番目の走査ラインに結合した画素に関連した表示データを出力する。第１開始波を所定の時間だけ受信した後に、ゲートドライバが第１グループに関連した複数の走査ラインを同時に第２開始波に従って駆動し、また、第１ソースドライバと第２ソースドライバが、第１サブデータラインおよび第２サブデータラインのそれぞれにリセットデータを出力する。
【０００９】
本明細書において具現化および幅広く説明しているように、本発明はさらに、表示パネル、ゲートドライバ、第１ソースドライバ、第２ソースドライバを装備した表示装置を提供する。表示パネルはＭ行の走査ライン、Ｎ列のデータライン、Ｍ×Ｎ個の画素を含む。各列のデータラインは第１サブデータラインと第２サブデータラインを含む。画素はマトリックスに配置され、この場合、（ｉ）番目の行と（ｊ）番目の列における画素はＰ（ｉ、ｊ）で示され、この場合１≦ｉ≦Ｍ、１≦ｊ≦Ｎである。（ｊ）番目の列の第１サブデータラインは、（ｉ）番目の走査ラインの結合点における画素Ｐ（ｉ、ｊ）と結合し、（ｉ＋１）番目の走査ラインの結合点における画素Ｐ（ｉ＋１、ｊ）と結合し、この結合は、（ｉ＋ｎ）番目の走査ラインの結合点における画素Ｐ（ｉ＋ｎ、ｊ）となるまで行われる。（ｊ）番目の列の第２サブデータラインは（ｉ＋ｎ＋１）番目の走査ラインの結合点における画素Ｐ（ｉ＋ｎ＋１、ｊ）と、（ｉ＋ｎ＋２）番目の走査ラインの結合点における画素Ｐ（ｉ＋ｎ＋２、ｊ）とに結合しており、この結合は、（ｉ＋２ｎ＋１）番目の走査ラインの結合点における画素Ｐ（ｉ＋２ｎ＋１、ｊ）となるまで行われる。ここでは、Ｎ、Ｍ、ｉ、ｊ、ｎは正の整数である。ゲートドライバは走査ラインを駆動し、第１ソースドライバと第２ソースドライバは第１サブデータラインと第２サブデータラインをそれぞれ制御して、画像信号を出力する。画像信号は複数の画像セグメントを有し、各画像セグメントは、隣接した２本の走査ラインに結合した画素の表示データを有する。Ｋ個毎の画像セグメントが１グループとして定義され、この場合Ｋは正の整数である。各グループの画像セグメントはリセットデータを含む。ゲートドライバは、Ｋ個のバッチ内の第１グループに関連した走査ラインを第１開始波に従って駆動し、また、隣接した２本の走査ラインを毎回駆動する。隣接した２本の走査ラインの駆動時に、第１ソースドライバが、駆動されている走査ラインのうち（ｉ）番目の走査ラインに結合した画素に関連する表示データを出力し、第２ソースドライバが、駆動されている走査ラインのうち（ｉ＋１）番目の走査ラインに結合した画素に関連した表示データを出力する。第１開始波を所定の時間だけ受信した後に、ゲートドライバが、第１グループに関連した複数の走査ラインを、第２開始波に従って同時に駆動し、また、第１ソースドライバと第２ソースドライバは、第１サブデータラインと第２サブデータラインのそれぞれにリセットデータを出力する。
【００１０】
本明細書において具現化および幅広く説明されるとおり、本発明はさらに、表示パネル、ゲートドライバ、ソースドライバを装備した表示装置を提供する。表示パネルはＭ行の走査ライン、Ｎ列のデータライン、Ｍ×Ｎ個の画素を含む。各列のデータラインは、第１サブデータラインと第２サブデータラインを含む。画素はマトリックスに配列されており、ここで、（ｉ）番目の行と（ｊ）番目の列における画素をＰ（ｉ、ｊ）で示しており、この場合、１≦ｉ≦Ｍ、１≦ｊ≦Ｎである。（ｊ）番目の列の第１サブデータラインと（ｉ）番目の走査ラインは画素Ｐ（ｉ、ｊ）に結合している。（ｊ）番目の列の第２サブデータラインと（ｉ＋１）番目の走査ラインは画素Ｐ（ｉ＋１、ｊ）に結合している。ここでは、Ｎ、Ｍ、ｉ、ｊは正の整数である。ゲートドライバは走査ラインを駆動し、ソースドライバは第１サブデータラインと第２サブデータラインを制御して、画像信号を出力する。画像信号は複数の画像セグメントを有し、この画像セグメントの各々は、隣接する２本の走査ラインに結合した画素の表示データを有する。Ｋ個毎の画像セグメントが１グループとして定義され、ここでＫは正の整数である。各グループの画像セグメントはリセットデータを含む。ゲートドライバは、Ｋ個のバッチ内の第１グループに関連した走査ラインを第１開始波に従って駆動し、また、隣接する２本の走査ラインを毎回駆動する。隣接する２本の走査ラインの駆動時に、ソースドライバが、第１サブデータラインへ駆動された走査ラインのうち（ｉ）番目の走査ラインに結合した画素に関連した表示データを出力し、また、第２サブデータラインへ駆動された走査ラインのうち（ｉ＋１）番目の走査ラインに結合した画素に関連した表示データを出力する。開始波を所定の時間だけ受信した後に、ゲートドライバが、第１グループに関連した複数の走査ラインを同時に第２開始波に従って駆動し、ソースドライバは、第１サブデータラインと第２サブデータラインへリセットデータを出力する。
【００１１】
本明細書において具現化および幅広く説明されるように、本発明はさらに、表示パネル、ゲートドライバ、ソースドライバを装備した表示装置を提供する。表示パネルはＭ行の走査ライン、Ｎ列のデータライン、Ｍ×Ｎ個の画素を含む。各列のデータラインは第１サブデータラインと第２サブデータラインを含む。画素はマトリックスに配列され、（ｉ）番目の行と（ｊ）番目の列における画素はＰ（ｉ、ｊ）で示され、この場合、１≦ｉ≦Ｍ、１≦ｊ≦Ｎである。（ｊ）番目の列の第１サブデータラインは、（ｉ）番目の走査ラインの結合点にて画素Ｐ（ｉ、ｊ）と、（ｉ＋１）番目の走査ラインの結合点における画素Ｐ（ｉ＋１、ｊ）とに結合し、この結合は（ｉ＋ｎ）番目の走査ラインの結合点において画素Ｐ（ｉ＋ｎ、ｊ）となるまで続く。（ｊ）番目の列の第２サブデータラインは、（ｉ＋ｎ＋１）番目走査ラインの結合点にて画素Ｐ（ｉ＋ｎ＋１、ｊ）と、（ｉ＋ｎ＋２）番目の走査ラインの結合点における画素Ｐ（ｉ＋ｎ＋２、ｊ）とに結合し、この結合は（ｉ＋２ｎ＋１）番目の走査ラインの結合点において画素Ｐ（ｉ＋２ｎ＋１、ｊ）となるまで続く。ここでは、Ｎ、Ｍ、ｉ、ｊ、ｎは正の整数である。ゲートドライバは走査ラインを駆動し、ソースドライバは第１サブデータラインと第２サブデータラインを制御して、画像信号を出力する。画像信号は複数の画像セグメントを有し、各画像セグメントは、隣接した２本の走査ラインに結合した画素の表示データを有する。Ｋ個の画像セグメントが１グループとして定義され、ここでＫは正の整数である。各グループの画像セグメントはリセットデータを含む。ゲートドライバは、Ｋ個のバッチ内の第１グループに関連した走査ラインを第１開始波に従って駆動し、また、隣接した２本の走査ラインを毎回駆動する。隣接した２本の走査ラインの駆動時に、ソースドライバが、第１サブデータラインへ駆動された走査ラインのうちの（ｉ）番目の走査ラインに結合した画素に関連した遅延データを出力し、第２サブデータラインへ駆動された走査ラインのうちの（ｉ＋１）番目の走査ラインに結合した画素に関連した表示データを出力する。第１開始波を所定時間だけ受信した後に、ゲートドライバが、第１グループに関連した複数の走査ラインを同時に、第２開始波に従って駆動し、ソースドライバが、第１サブデータラインと第２サブデータラインへリセットデータを出力する。
【００１２】
本明細書において具現化および幅広く説明するように、本発明は表示パネルを駆動する方法を提供する。表示パネルはＭ行の走査ライン、Ｎ列のデータライン、Ｍ×Ｎ個の画素を含む。各列のデータラインは、第１サブデータラインと第２サブデータラインを含む。画素はマトリックスに配列されており、ここで（ｉ）番目の行と（ｊ）番目の列における画素はＰ（ｉ、ｊ）で示され、この場合、１≦ｉ≦Ｍ、１≦ｊ≦Ｎである。（ｊ）番目の列の第１サブデータラインと（ｉ）番目の走査ラインは画素Ｐ（ｉ、ｊ）に結合している。（ｊ）番目の列の第２サブデータラインと（ｉ＋１）番目の走査ラインは画素Ｐ（ｉ＋１、ｊ）に結合している。ここでは、Ｎ、Ｍ、ｉ、ｊは正の整数である。この駆動方法は以下のステップを含む。まず、入力画像信号を提供する。次に、入力画像信号が複数の画像セグメントに分割され、また、各画像セグメントは、隣接する２本の走査ラインに結合した画素の表示データを有する。次に、Ｋ個毎の画像セグメントが１グループに定義され、ここでＫは正の整数である。次に、各グループの画像セグメントにリセットデータが挿入される。その後、第１グループに関連した走査ラインがＫ個のバッチ内で、第１開始波に従って駆動され、また、隣接した２本の走査ラインが毎回駆動される。隣接した２本の走査ラインの駆動時に、駆動された走査ラインのうちの（ｉ）番目の走査ラインに結合した画素の表示データが第１サブデータラインに提供され、駆動された走査ラインのうちの（ｉ＋１）番目の走査ラインに結合した画素の表示データが第２サブデータラインに提供される。次に、第１開始波から所定の時間後に、第１グループに関連した複数の走査ラインが同時に、第２開始波に従って駆動され、また、リセットデータが第１サブデータラインおよび第２サブデータラインに出力される。
【００１３】
本明細書において具現化および幅広く説明するように、本発明はさらに、表示パネルを駆動する方法を提供する。表示パネルはＭ行の走査ライン、Ｎ列のデータライン、Ｍ×Ｎ個の画素を含む。各列のデータラインは、第１サブデータラインと第２サブデータラインを含む。画素はマトリックスに配列されており、この場合、（ｉ）番目の行と（ｊ）番目の列における画素をＰ（ｉ、ｊ）で示しており、ここで、１≦ｉ≦Ｍ、１≦ｊ≦Ｎである。（ｊ）番目の列の第１サブデータラインは、（ｉ）番目の走査ラインの結合点において画素Ｐ（ｉ、ｊ）と、（ｉ＋１）番目の走査ラインの結合点における画素Ｐ（ｉ＋１、ｊ）とに結合しており、この結合は（ｉ＋ｎ）番目の走査ラインの結合点における画素Ｐ（ｉ＋ｎ、ｊ）となるまで続く。（ｊ）番目の列の第２サブデータラインは、（ｉ＋ｎ＋１）番目の走査ラインの結合点において画素Ｐ（ｉ＋ｎ＋１、ｊ）と、（ｉ＋ｎ＋２）番目の走査ラインの結合点における画素Ｐ（ｉ＋ｎ＋２、ｊ）とに結合しており、この結合は、（ｉ＋２ｎ＋１）番目の走査ラインの結合点における画素Ｐ（ｉ＋２ｎ＋１、ｊ）となるまで続く。ここで、Ｎ、Ｍ、ｉ、ｊ、ｎは、正の整数である。この駆動方法は以下のステップを含む。まず、入力画像信号を提供する。次に、入力画像信号が複数の画像セグメントに分割され、各画像セグメントは、隣接した２本の走査ラインに結合した画素の表示データを有する。次に、Ｋ個毎の画像セグメントが１グループに定義され、ここでＫは正の整数である。次に、各グループの画像セグメントにリセットデータが挿入される。その後、第１グループに関連した走査ラインがＫ個のバッチ内で、第１開始波に従って駆動され、また、隣接した２本の走査ラインが毎回駆動される。隣接した２本の走査ラインの駆動時に、駆動された走査ラインのうちの（ｉ）番目の走査ラインに結合した画素の表示データが第１サブデータラインに提供され、駆動された走査ラインのうち（ｉ＋１）番目の走査ラインに結合している画素の表示データが第２サブデータラインに提供される。次に、第１開始波から所定の時間後に、第１グループに関連した走査ラインが同時に、第２開始波に従って駆動され、リセットデータが第１サブデータラインおよび第２サブデータラインへ出力される。
【００１４】
本発明は、各列のデータラインが２本のサブデータラインを装備した特別な表示パネルを採用している。さらに、本発明では、入力画像信号が複数の画像セグメントに分割されており、各画像セグメントは、隣接した２本の走査ラインに結合した画素の表示データを有する。Ｋ個毎の画像セグメントが１グループに定義される。次に、各グループの画像セグメントにリセットデータを挿入することによって、画像信号が形成される。その後、第１グループの表示データが、第１開始波に従ってＫ個のバッチ内に書き込まれる。第１開始波から所定時間後に、第１グループに関連した複数の走査ラインが同時に、第２開始波に従って駆動され、リセットデータが第１サブデータラインおよび第２サブデータラインへ出力される。これにより、本発明は２倍のフレームレートを提供でき、モーションブラーを効率的に除去できるようになる。さらに、フレーム内でサブデータラインの極性は変化しないため、本発明は、隣接した数本の走査ラインの画素のデータを同時にリセットすることができる。
【００１５】
本発明の前述およびその他の目的、特徴、利点を理解するために、以下に好ましい実施形態を図面を添付して詳細に説明する。
【００１６】
先の一般的な説明と以下の詳細な説明は例証であり、請求されたとおりの本発明をさらに説明することを意図したものであることが理解されるべきである。
【発明を実施するための最良の形態】
【００１７】
図３は、本発明の一実施形態による表示装置を示す。この表示装置は計算ユニット３０１、データ認識ユニット３０２、タイミング制御装置３０３、および表示パネル３０４を含む。次に、上述の構成部品の動作について以下に簡単に説明する。計算ユニット３０１は入力画像信号ＤＡＴＡ１と、複数の画像セグメント（以降で説明する）に関連したカウントリレーションとに従ってリセットデータＲＤを生成する。リセットデータＲＤは黒または白の画像データ、あるいは任意のシングルグレースケールの画像データであってよい。データ認識ユニット３０２は入力画像信号ＤＡＴＡ１およびリセットデータＲＤを受信し、入力画像信号ＤＡＴＡ１およびリセットデータＲＤを認識することによって画像信号ＤＡＴＡ２を生成する。タイミング制御装置３０３は画像信号ＤＡＴＡ２を受信し、画像信号ＤＡＴＡ２に従って複数の制御信号ＣＳを生成する。さらに、タイミング制御装置３０３は複数の制御信号ＣＳと画像信号ＤＡＴＡ２を表示パネル３０４へ送信することによって、表示パネル３０４上への画像信号ＤＡＴＡ２の表示を制御する。
【００１８】
図４は図３の表示パネルの一実施形態であり、表示パネル３０４の内部構成部品とタイミング制御装置３０３の間と、タイミング制御装置３０３によって表示パネル３０４へ送信された画像信号ＤＡＴＡ２と複数の制御信号ＣＳの間との結合関係を示す。複数の制御信号ＣＳはゲートクロック信号ＣＰＶ、ゲート開始駆動信号ＳＴＶ、および出力イネーブル信号ＯＥ１〜ＯＥ４を含む。表示パネル３０４はゲートドライバ４０１、ソースドライバ４０２、および４０３、１６行の走査ライン、Ｎ列のデータライン、および１６×Ｎ画素を含む。１６行の走査ラインをそれぞれＧ５３１〜Ｇ５３４、Ｇ５４１〜Ｇ５４４、Ｇ５５１〜Ｇ５５４、およびＧ５６１〜Ｇ５６４で示す。各列の走査ラインは、第１サブデータライン、第２サブデータラインを含む。第１サブデータラインをＤ１〜ＤＮでそれぞれ表し、第２サブデータラインをＤ１’〜ＤＮ’でそれぞれ表す。１つのマトリックスには１６×Ｎ画素が配列されており、この図では画素マトリックス内の画素の列の結合関係を示している。例えば、画素４０４は走査ラインＧ５３１およびサブデータラインＤ１と結合し、画素４０５は走査ラインＧ５３２およびサブデータラインＤ１‘と結合している。
【００１９】
ゲートドライバ４０１は、さらに、符号５３〜５６でそれぞれ示す４つの走査ユニットを含む。各走査ユニットは４行の走査ラインを駆動する。例えば、走査ユニット５３は、ゲートクロック信号ＣＰＶ、ゲート開始駆動信号ＳＴＶ、および出力イネーブル信号ＯＥ１に従って走査ラインＧ５３１〜Ｇ５３４を駆動する。ゲートドライバ４０１がゲート開始駆動信号ＳＴＶを受信すると、ゲート開始駆動信号ＳＴＶがまず走査ユニット５３内で転送され、次に段階的に走査ユニット５６へ転送される。走査ユニットは、ゲート開始駆動信号ＳＴＶを受信すると、走査ユニットに結合している走査ラインを、ゲート開始駆動信号ＳＴＶが転送された位置に従って駆動し、また、ソースドライバ４０２、および４０３が画像信号ＤＡＴＡ２に関連した画像データを同時に送信する。
【００２０】
入力画像信号ＤＡＴＡ１とリセットデータＲＤのデータ再編成方法を例証し、その後、図４の回路の動作について詳細に説明する。図５は、図３、および図４の実施形態によるデータ認識方法の略図である。図５を参照すると、ＤＥ１は、入力画像信号ＤＡＴＡ１に関連したデータイネーブル信号であり、ＤＥ２は、画像信号ＤＡＴＡ２に関連したデータイネーブル信号であり、ＣＰＶは上述のゲートクロック信号であり、ＯＥＤ、およびＯＥＢは出力イネーブル信号（ＯＥ１〜ＯＥ４）のそれぞれを形成する２つの信号形式である。入力画像信号ＤＡＴＡ１は複数の画像セグメントを有する。各画像セグメントは、隣接した２本の走査ラインに結合した画素の表示データを有する。例えば、画像セグメント５０１は、走査ラインＧ５３１およびＧ５３２に結合した画素の表示データを有し、画像セグメント５０２は、走査ラインＧ５３３、およびＧ５３４に結合した画素の表示データを有する。
【００２１】
この実施形態では、２つおきの画像セグメントが１つのグループとして定義され、この画像セグメントの各グループにリセットデータＲＳＴが挿入される。そのため、２バッチのデータを本来有する時間セグメントＴｃｙｃｌｅは３つのデータバッチを有し、各グループの画像セグメントの後にリセットデータＲＳＴが配列される。そのため、計算ユニット３０１は、このようなカウント関係に従ってリセットデータＲＳＴを配列する位置を生成する必要がある。さらに、画像信号ＤＡＴＡ２はデータ認識から得られるため、当然、画像信号ＤＡＴＡ２は入力画像信号ＤＡＴＡ１と比較してＴ遅延の時間だけ遅くなる。画像信号ＤＡＴＡ２の取得後に、各走査ユニットが受信した出力イネーブル信号の信号形式を正確に制御することにより、関連する走査ラインを、画像信号ＤＡＴＡ２のデータタイミングに従って正確に制御できるようにし、これにより画素が正確なロードデータを受信できるようにする必要がある。即ち、出力イネーブル信号がＯＥＤ形式であるとし、これが低レベル（Ｔ１で示す）である場合には、表示データが関連する画素内にロードされる。出力イネーブル信号がＯＥＢ形式であるとし、これが低レベル（Ｔ２で示す）にある場合には、リセットデータは関連する画素内にロードされる。
【００２２】
図６は、図４の回路の信号の一部のタイミング線図であり、ゲートクロック信号ＣＰＶのタイミング、２つの形式の出力イネーブル信号（ＯＥＤ、およびＯＥＢ）、ゲート開始駆動信号ＳＴＶ、および走査ライン間のゲートパルス信号を示している。ゲート開始駆動信号ＳＴＶは、それぞれＳＴＶＤ、およびＳＴＶＢで示した２つの開始波を有する。図４、および図６を共に参照しながら、図４の回路の動作をより詳細に説明する。タイミング制御装置３０３が開始波ＳＴＶＤを走査ユニット５３へ送信し、ＯＥＤ形式の出力イネーブル信号ＯＥ１を走査ユニット５３に提供し、ＯＥＢ形式の出力ネーブル信号ＯＥ３を走査ユニット５５に提供する場合、走査ユニット５３は、開始波ＳＴＶＤ、ゲートクロック信号ＣＰＶ、およびＯＥＤ形式の出力イネーブル信号ＯＥ１に従って動作する。
【００２３】
走査ユニット５３は、走査ユニット５３内部で開始波ＳＴＶＤが転送されると、走査ユニット５３は２つのバッチ内の第１グループの画像信号ＤＡＴＡ２に関連した走査ラインを駆動し、隣接した２本の走査ラインを毎回駆動する。つまり、ＯＥＤ形式の出力イネーブル信号ＯＥ１が論理低レベルである場合には、走査ユニット５３が２本の走査ラインを同時に駆動する。例えば、走査ユニット５３はまず走査ラインＧ５３１、およびＧ５３２を同時に駆動し、次に走査ラインＧ５３３、およびＧ５３４を同時に駆動する。これと同時に、走査ユニット５３が走査ラインＧ５３１、およびＧ５３２を駆動する際に、ソースドライバ４０２が走査ラインＧ５３１に結合した画素の表示データを出力し、ソースドライバ４０３が走査ラインＧ５３２に結合した画素の表示データを出力する。これと同時に、走査ユニット５３が走査ラインＧ５３３、およびＧ５３４を駆動する際に、ソースドライバ４０２が、走査ラインＧ５３３に結合した画素の表示データを出力し、ソースドライバ４０３が走査ラインＧ５３４に結合した画素の表示データを出力する。
【００２４】
短時間の後、開始波ＳＴＶＤが走査ユニット５４へ送信される。これと同時に、タイミング制御装置３０３がＯＥＤ形式の出力イネーブル信号ＯＥ２を走査ユニット５４へ提供し、また、ＯＥＢ形式の出力イネーブル信号ＯＥ４を走査ユニット５６へ提供する。走査ユニット５４が開始波ＳＴＶＤを受信すると、走査ユニット５４はさらに、画像信号内の第２グループに関連する走査ラインを２つのバッチにて駆動する、即ち、まず走査ラインＧ５４１、およびＧ５４２を同時に駆動し、次に、走査ラインＧ５４３、およびＧ５４４を同時に駆動する。走査ラインＧ５４１、およびＧ５４２が駆動されると同時に、ソースドライバ４０２が走査ラインＧ５４１に関連的に結合した画素の表示データを出力し、ソースドライバ４０３は、走査ラインＧ５４２に関連的に結合した画素の表示データを出力する。走査ラインＧ５４３、およびＧ５４４が駆動されると同時に、ソースドライバ４０２が、走査ラインＧ５４３に関連的に結合した画素の表示データを出力し、ソースドライバ４０３は、走査ラインＧ５４４に関連的に結合した画素の表示データを出力する。より一般的には、隣接した２本の走査ラインが駆動されると同時に、ソースドライバ４０２が、関連的に駆動されている走査ラインのうちの（ｉ）番目の走査ラインに結合した画素の表示データを出力し、ソースドライバ４０３が、関連的に駆動されている走査ラインのうちの（ｉ＋１）番目の走査ラインに結合した画素の表示データを出力する。
【００２５】
次に、タイミング制御装置３０３が走査ユニット５３に開始波ＳＴＶＢを送信する。つまり、開始波ＳＴＶＤが出力される所定の時間後に、タイミング制御装置３０３が開始波ＳＴＶＢを出力する。その一方で、タイミング制御装置３０３がＯＥＤ形式の出力イネーブル信号ＯＥ３を走査ユニット５５に提供し、ＯＥＢ形式の出力イネーブル信号ＯＥ１を走査ユニット５３に提供する。次に、開始波ＳＴＶＤも走査ユニット５５へ転送される。これにより、走査ユニット５３が、開始波ＳＴＶＢ、ゲートクロック信号ＣＰＶ、およびＯＥＢ形式の出力イネーブル信号ＯＥ１に従って動作を開始する。走査ユニット５５はまた、開始波ＳＴＶＤ、ゲートクロック信号ＣＰＶ、およびＯＥＤ形式の出力イネーブル信号ＯＥ３に従って動作を開始する。明確には、上述の所定時間は、実際の必要性に従って設定することが可能であり、また、これはこの実施形態に限定するものではない。
【００２６】
ＯＥＤ形式またはＯＥＢ形式のいずれかの出力イネーブル信号は、走査ラインをイネーブルにするべく、論理低レベルとなる必要がある。そのため、走査ユニット５５が走査ライン（Ｇ５５１〜Ｇ５５４）を画像信号内の第３グループに対して、開始波ＳＴＶＤ、ゲートクロック信号ＣＰＶ、ＯＥＤ形式の出力イネーブル信号ＯＥ３に従って駆動する場合には、ＯＥＢ形式の出力イネーブル信号ＯＥ１が論理高レベルにあるため、走査ユニット５３はこれに結合している走査ラインを駆動しない。さらに、この場合には、走査ユニット５４、および５６内へ開始波が転送されないため、走査ユニット５４、および５６はやはりこれに結合した走査ラインを駆動しない。
【００２７】
走査ユニット５５がこれに結合している走査ラインを駆動すると同時に、ソースドライバ４０２が、関連して駆動された走査ラインのうちの（ｉ）番目の走査ラインに結合している画素の表示データを出力し、また、ソースドライバ４０３は、関連して駆動された走査ラインのうちの（ｉ＋１）番目の走査ラインに結合している画素の表示データを出力する。次に、ＯＥＤ形式の出力イネーブル信号ＯＥ３が論理高レベルを仮定し、ＯＥＢ形式の出力イネーブル信号ＯＥ１が論理低レベルを仮定する。これにより、この期間中に走査ユニット５３が走査ラインＧ５３１〜Ｇ５３４を同時に駆動し、その一方で、ソースドライバ４０２、および４０３がさらにリセットデータを出力することにより、走査ラインＧ５３１〜Ｇ５３４に結合した画素の表示データをリセットする。これにより、これら画素のモーションブラーの問題が回避され、インパルスシステムの効果が実現される。
【００２８】
次に、開始波ＳＴＶＤ、およびＳＴＶＢがそれぞれ走査ユニット５６、および５４に送信され、タイミング制御装置３０３がＯＥＤ形式の出力イネーブル信号ＯＥ４を走査ユニット５６に提供し、ＯＥＢ形式の出力イネーブル信号ＯＥ２を走査ユニット５４に提供する。これにより、走査ユニット５４が開始波ＳＴＶＢ、ゲートクロック信号ＣＰＶ、およびＯＥＢ形式の出力イネーブル信号ＯＥ２に従って動作を開始する。走査ユニット５６も開始波ＳＴＶＤ、ゲートクロック信号ＣＰＶ、およびＯＥＤ形式の出力イネーブル信号ＯＥ４に従って動作を開始する。
【００２９】
開始波ＳＴＶＤ、およびＳＴＶＢがゲートドライバ４０１内で転送されると、各走査ラインに間接的に結合している画素が、開始から所定の時間後にデータをリセットし、表示データをロードする。さらに、前述した新規のパネルアーキテクチャおよび新規の駆動方法から、各サブデータラインは同じフレーム内の極性を変更する必要はなく、期間Ｔ（図６に示す）においては行ったリセットデータを書き込むだけでよいことがわかっている。そのため、画像データとリセットデータの両方が、限定された充電時間を効果的に利用することができる。さらに、ＯＥＤ形式およびＯＥＢ形式の出力イネーブル信号が、異なる時間点において論理低レベルを仮定するので、画素内に間違ったデータをロードする問題が生じない。換言すれば、表示データを受信する画素はリセットデータＲＳＴを受信せず、リセットデータＲＳＴを受信する画素は表示データを受信しない。
【００３０】
次に、本発明による走査ラインの制御方法をより明確に例証するために、以下で図７について説明する。図７は、本発明の一実施形態による走査ラインの制御方法の略図であり、フレームＡ内の走査ユニット５３〜５６が受信した出力イネーブル信号の信号形式を示す。この図は、ゲートドライバ４０１が開始波ＳＴＶＤを受信後に、走査ユニット５３〜５６がＯＥＤ形式の出力イネーブル信号を一定期間だけ受信し、また、各走査ユニットが、開始波ＳＴＶＤの受信後に開始波ＳＴＶＢを所定時間Ｔｂｋの間だけ受信することを示している。
【００３１】
図８の極性制御タイミングは図６の動作方法に従って得られる。図８は、図４の回路の動作中におけるデータ極性の制御方法を示す略図であり、同図中に示すＰＯＬ１、ＰＯＬ２はそれぞれソースドライバ４０２、および４０３の極性制御信号である。同図中、２つの位置で極性が変更される。この２つの位置とは、この時点で表示データの極性を変更する必要があることを表す、（ｎ−１）番目のフレームが（ｎ）番目のフレームにシフトされる時間点（符号８０１）と、この時点でリセットデータの極性を変更する必要があることを表す、（ｎ−１）番目のリセットフレームが（ｎ）番目のリセットフレームへシフトされる時間点（符号８０２）である。サブデータラインの出力極性はパネルアーキテクチャの確立時に設計および計画されるため、同じフレームの時間内で表示データまたはリセットデータに列の反転動作を実行し、また、図７に示す走査ライン制御方法を使用する限り、インパルスシステムを実現することが可能である。そのため、表示データとリセットデータの両方が、ドット反転の最高の画像品質を達成することができる。
【００３２】
上述した実施形態の精神を考慮すると、別の表示パネルアーキテクチャを使用して、図９に示す本発明の駆動方法を実現することもできる。図９は、図３の表示パネルの別の実施形態を示し、また、別の表示パネル３０４とタイミング制御装置３０３の間の内部構成部品間における結合関係と、タイミング制御装置３０３によって表示パネル３０４へ送信された画像信号ＤＡＴＡ２と複数の制御信号ＣＳの間の結合関係を示す。図４、および図９を参照すると、これら２つの表示パネルのアーキテクチャは、図９の２本ライン反転方式で画素が結合している点で異なっている。図９に示す列内の最初の４つの画素を例にとると、画素９０４はサブデータラインＤ１および走査ラインＧ６３１に結合し、画素９０５はサブデータラインＤ１’および走査ラインＧ６３２に結合しており、また、画素９０６はサブデータラインＤ１’および走査ラインＧ６３３に結合し、画素９０７はサブデータラインＤ１および走査ラインＧ６３４に結合している。これ以外の画素の結合関係も上述と類似する。さらに、ゲートドライバ９０１内では、各走査ユニットが８行の走査ラインを駆動する。例えば、走査ユニット６３は、走査ラインＧ６３１〜Ｇ６３８を駆動する。
【００３３】
図１０は、図３、図９の実施形態によるデータ認識方法の略図である。図１０では、ＤＥ１は、入力画像信号ＤＡＴＡ１に関連したデータイネーブル信号、ＤＥ２は画像信号ＤＡＴＡ２に関連したデータイネーブル信号、ＣＰＶは上述のゲートクロック信号、ＯＥＤおよびＯＥＢは出力イネーブル信号（ＯＥ１〜ＯＥ４）それぞれのための２つの信号形式である。入力画像信号ＤＡＴＡ１は複数の画像セグメントを有する。各画像セグメントは、隣接した２本の走査ラインの画素の表示データを有する。例えば、画像セグメント１００１は、走査ラインＧ６３１、Ｇ６３２に結合した画素の表示データを有し、画像セグメント１００２は、走査ラインＧ６３３、Ｇ６３４に結合した画素の表示データを有する。
【００３４】
図５と図１０を参照すると、これらの図面の比較から、図１０のデータ認識方法が４つの画像セグメントを１つのグループとして定義し、画像セグメントの各グループ内にリセットデータＲＳＴを挿入することがわかる。これにより、元々４つのデータバッチを有する時間セグメントＴｃｙｃｌｅが、５つのデータバッチを有するように変更され、各グループの画像セグメントの後にリセットデータＲＳＴが配列される。そのため、前述の計算ユニット３０１は、このような数計関係に従ってリセットデータＲＳＴを配列する位置を生成する必要がある。
【００３５】
図１１は、図９中の回路の信号のタイミング線図の一部であり、ゲートクロック信号ＣＰＶのタイミング、出力イネーブル信号の２つの形式（ＯＥＤ、およびＯＥＢ）、ゲート開始駆動信号ＳＴＶ、および走査ライン間のゲートパルス信号を示している。ゲート開始駆動信号ＳＴＶは、それぞれ符号ＳＴＶＤ、ＳＴＶＢで示す２つの開始波を有する。図６と図１１を参照すると、図１１のタイミングは、４つのバッチ内の走査ユニットのそれぞれに結合している走査ラインを駆動し、同時に、リセットデータ書き込み時に８行の走査ラインを駆動することがこの２つの図の比較からわかる。
【００３６】
図１１の動作方法に従って、図１２の極性制御タイミングが得られる。図１２は、図９の回路の動作中におけるデータの極性の制御方法の略図であり、同図中のＰＯＬ１、ＰＯＬ２は、それぞれソースドライバ４０２、および４０３の極性制御信号である。この図では、極性は２つの位置で変更される。この２つの位置は、即ち、表示データの極性がこの時点で変更されることを表す、（ｎ−１）番目のフレームが（ｎ）番目のフレームにシフトする時間点（符号１２０１）と、この時点でリセットデータの極性を変更されるべきであることを表す、（ｎ−１）番目のリセットフレームが（ｎ）番目のリセットフレームにシフトする時間点（符号１２０２）である。
【００３７】
当業者は、図１３に示すように、上述の実施形態で説明したように、２つのソースドライバを使用してデータラインを駆動することに加え、シングルソースドライバを使用してデータラインを駆動することも可能であることを理解するはずである。図１３は、図３に示した表示パネルのさらに別の実施形態を示す。画素マトリックス１３０１中の画素の結合方法は図４または図９のアーキテクチャと同様である。また同様に、ゲートドライバ１３０２の各走査ユニットはＢ走査ラインの駆動を担当する。この場合、Ｂは正の整数である。しかし、ソースドライバ１３０３は全てのサブデータライン、即ちＤ１〜ＤＮ、Ｄ１’〜ＤＮ’の駆動を担当する。図１３の画素の結合方法が図４または図９のアーキテクチャを使用するか否かに関わらず、上述の駆動方法を利用することが可能であるため、これについて本明細書において再び説明することは省略する。
【００３８】
上述の実施形態では１６×Ｎ、３２×Ｎ、またはＢ×Ｎ画素を有する表示パネルを例にとっているが、使用者は、表示パネルがＭ×Ｎ個の画素を含んでいれば本発明を実現できることを理解するはずである。ここでは、Ｍはやはり正の整数であり、Ｂ＜Ｍとなる。これに加え、２つまたは４つ毎の画像セグメントを１グループとして定義することに限定されず、使用者はＫ個毎の画像セグメントを１グループとして自由に定義することができる。この場合、Ｋは正の整数である。
【００３９】
動作の基本処理は、図１４に示すように、上述の実施形態の教示に従って終了することができる。図１４は、本発明の一実施形態による表示パネルを駆動する方法の処理の略図である。最初に、入力画像信号が提供される（ステップ１４０１）。次に、入力画像信号が複数の画像セグメントに分割される。各画像セグメントは、隣接した２本の走査ラインに結合した画素の表示データを有する（ステップ１４０２）。続いて、Ｋ個毎の画像セグメントが１グループとして定義される（ステップ１４０３）。この後、画像セグメントの各グループにリセットデータが挿入される（ステップ１４０４）。次に、第１グループに関連している走査ラインがＫ個のバッチ内で、第１開始波に従って駆動され、また、隣接した２本の走査ラインが毎回駆動される。隣接した２本の走査ラインの駆動時に、駆動されている走査ラインのうちの（ｉ）番目の走査ラインに結合している画素の表示データが第１サブデータラインに提供され、駆動されている走査ラインのうちの（ｉ＋１）番目の走査ラインに結合している画素の表示データが第２サブデータラインに提供される（ステップ１４０５）。その後、第１開始波から所定の時間後に、第１グループに関連する複数の走査ラインが第２開始波に従って同時に駆動され、また、リセットデータが第１サブデータラインと第２サブデータラインに出力される（ステップ１４０６）。
【００４０】
要約すると、本発明は、データラインの各列が２本のサブデータラインを含んだ特別な表示パネルを採用している。本発明はさらに、入力画像信号を、各々が隣接した２本の走査ラインに結合した画素の表示データを有する複数の画像セグメントに分割する。次に、Ｋ個毎の画像セグメントが１グループとして定義され、画像セグメントの各グループにリセットデータが挿入されて、画像信号が形成される。その後、第１グループの表示データが、第１開始波に従ってＫ個のバッチ内に書き込まれる。第１開始波から所定の時間後に、第１グループに関連している複数の走査ラインが第２開始波に従って同時に駆動され、リセットデータが第１サブデータラインと第２サブデータラインへ出力される。従って、本発明は２倍のフレームレートを提供でき、モーションブラーを効率的に除去できる。これに加え、１つのフレーム内でサブデータラインの極性が変更しないので、本発明は隣接した数本の走査ラインの画素のデータをリセットすることができる。
【００４１】
当業者は、本発明の範囲または精神から逸脱しない限り、本発明の構造に様々な変更および応用を加えられることを理解するだろう。前述を考慮して、本発明は、請求項およびその同等物の範囲内に入る変更および応用を網羅するものとする。
【図面の簡単な説明】
【００４２】
【図１】２倍のフレームレートの従来の表示システムのアーキテクチャの略図である。
【図２】図１のシステムの信号のタイミング線図である。
【図３】本発明の実施形態による表示装置のアーキテクチャの略図である。
【図４】図３に示した表示パネルの実現された別のアーキテクチャの略図である。
【図５】図３、および図４の実施形態によるデータ認識方法の略図である。
【図６】図４に示した回路の信号の一部のタイミング線図である。
【図７】本発明の実施形態による走査ライン制御方法の略図である。
【図８】図４の回路の動作時にデータの極性を制御する方法の略図である。
【図９】別の実施形態による図３の表示パネルのアーキテクチャの略図である。
【図１０】図３、および図９の実施形態によるデータ認識方法の略図である。
【図１１】図９中の回路の信号の一部のタイミング線図である。
【図１２】図９の回路の動作時にデータの極性を制御する方法の略図である。
【図１３】さらに別の実施形態による図３の表示パネルのアーキテクチャの略図である。
【図１４】本発明の一実施形態である表示パネルを駆動する方法の工程の略図である。
【図１】
0004969395.tif 000002
【図２】
0004969395.tif 000003
【図３】
0004969395.tif 000004
【図４】
0004969395.tif 000005
【図５】
0004969395.tif 000006
【図６】
0004969395.tif 000007
【図７】
0004969395.tif 000008
【図８】
0004969395.tif 000009
【図９】
0004969395.tif 000010
【図１０】
0004969395.tif 000011
【図１１】
0004969395.tif 000012
【図１２】
0004969395.tif 000013
【図１３】
0004969395.tif 000014
【図１４】
0004969395.tif 000015