(57)【特許請求の範囲】
【請求項１】
走査電極及び維持電極からなる複数の表示電極対と、前記各表示電極対に対して放電空間を挟んで交差するように配されたデータ電極とを有し、前記交差部分に対応して複数の放電セルが配設された構造のプラズマディスプレイパネルを、複数のサブフィールドからなるフィールドを含む駆動プロセスに基づき駆動するプラズマディスプレイパネルの駆動方法であって、
前記フィールドに含まれるサブフィールドの全放電セルの初期化放電を行う全セル初期化期間中には、前記走査電極に上がり傾斜波形電圧を印加することにより、当該走査電極と、前記データ電極および前記維持電極の両方或いはその少なくとも一方の電極との間で第一の初期化放電を行う初期化期間前半部と、
前記走査電極に下り傾斜波形電圧を印加することにより前記走査電極と前記データ電極および前記維持電極または少なくともその一方の電極との間で第二の初期化放電を行う初期化期間後半部とが存在し、且つ、
前記初期化期間前半部終了後、前記初期化期間後半部との間に、前記初期化期間前半部で正常に初期化された放電セルが放電開始電圧に満たない電圧を前記走査電極と前記データ電極のそれぞれに印加して前記放電セル内の過剰壁電圧を消去するための過剰壁電圧消去期間が介在している
ことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記過剰壁電圧消去期間の長さは、０．５マイクロ秒から５０マイクロ秒の間である
ことを特徴とする請求項１記載のプラズマディスプレイの駆動方法。
【請求項３】
走査電極及び維持電極からなる複数の表示電極対と、前記各表示電極対に対して放電空間を挟んで交差するように配されたデータ電極とを有し、前記交差部分に対応して複数の放電セルが配設された構造のプラズマディスプレイパネルと、複数のサブフィールドからなるフィールドを含む駆動プロセスに基づき前記走査電極、前記維持電極および前記データ電極に電圧を印加して駆動する駆動回路を備えるプラズマディスプレイ装置であって、
前記駆動回路は、サブフィールドの全放電セルの初期化放電を行う全セル初期化期間中を、前記走査電極に上がり傾斜波形電圧を印加して、当該走査電極と、前記データ電極および前記維持電極の両方或いはその少なくとも一方の電極との間で第一の初期化放電を行う初期化期間前半部と、前記走査電極に下り傾斜波形電圧を印加して、前記走査電極と前記データ電極および前記維持電極または少なくともその一方の電極との間で第二の初期化放電を行う初期化期間後半部とを構成し、且つ、前記初期化期間前半部終了後、前記初期化期間後半部との間に、前記初期化期間前半部で正常に初期化された放電セルが放電開始電圧に満たない電圧を前記走査電極と前記データ電極のそれぞれに印加して前記放電セル内の過剰壁電圧を消去するための過剰壁電圧消去期間を構成する
ことを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル装置とその駆動方法に関し、特に初期化期間における誤放電発生の防止技術に関するものである。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「PDP」という。）は、2枚のフロントパネルおよびバックパネルを、複数の隔壁を介して対向させ、当該複数の隔壁の間にそれぞれ赤（R）、緑（G）、青（B）各色の蛍光体層を配し、両ガラス板の間隙である放電空間に放電ガスを封入してなる。フロントパネル側にはパネルガラス表面にスキャン（走査）電極およびサステイン（維持）電極を一対とする表示電極が複数対形成されている。またバックパネル側には別のパネルガラス表面に、前記放電空間を挟んで表示電極対と直交するように、複数のデータ（アドレス）電極が並設されている。これらの各電極には後述するサブフィールド法（フィールド内時分割表示方式）によって例えば図4に示す駆動波形プロセスに基づき、初期化パルス、走査パルス、書込パルス、維持パルス、消去パルス等の各パルスが印加されるようになっており、放電ガス中に発生した放電によって蛍光発光する。このようなPDPを構成に持つPDP装置は大画面化しても従来のディスプレイのＣＲＴのように奥行き寸法や重量が増大しにくく、また視野角が限定されることがないという点で優れている。
【０００３】
図4は代表的なPDPの各電極に印加する駆動波形のパターン例を示す図である。PDP装置では、駆動時に通常1秒間当り50から100枚程度の画像が連続的に表示され、その画像の1つ1つはフィールドと呼ばれる。PDPの駆動方法においては、そのフィールドを更にいくつかのサブフィールド（SF）に分割し、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的とされている。また、サブフィールド法の中でも、階調表示に関係しない発光を極力減らして黒輝度の上昇を抑え、コントラスト比を向上した駆動方法が例えば特許文献1に開示されている。以下にその駆動方法について簡単に説明する。
【０００４】
各サブフィールドはそれぞれ初期化期間、書込期間および維持期間から構成されている。また、初期化期間においては、画像表示を行うすべての放電セルに対して初期化放電を行わせる全セル初期化動作、または、直前のサブフィールドにおいて維持放電を行った放電セルに対して選択的に初期化放電を行わせる選択初期化動作のいずれかの動作を行う。図4は例として1フィールドをｘのサブフィールドで構成している。
【０００５】
次に示す図5は、上記サブフィールドのうち全セル初期化期間を部分的に拡大したものである。
初期化期間の前半部において、走査電極SCN1〜SCNnに緩やかに上昇するランプ電圧を印加したとき、通常は、走査電極SCN1〜SCNnを陽極とし維持電極SUS1〜SUSnおよびデータ電極D1〜Dmを陰極とする微弱放電（肉眼で見えない正常初期化発光）が発生する（図5のa）。
【０００６】
ここで、近年ではPDPに封入される放電ガスのXe分圧を増加させてPDPの発光効率を向上させる検討がなされているが、Xe分圧を増加させると放電遅れが大きくなり、特にプライミング(放電のための起爆剤＝励起粒子)が不足している場合には、微弱放電とはならず強い放電(強放電)が任意のセルにおいて偶発的に発生してしまう(異常初期化発光)ことがある（図5のbからd）。このような強放電は、下りランプ波形を有する後半部において発生すると（図5のd）、実質的に書込放電を行う前にこの強放電が書込み放電と同様の効果となってしまうため、維持放電が制御不能になり画像劣化を生じてしまう。
【０００７】
また当該強放電による問題は、例え後半部において陰極として作用する維持電極SUS1〜SUSnの表面が二次電子放出係数の大きい保護層7で覆われていても発生する。さらに当該異常初期化発光は、上記キセノン分圧以外の理由、例えば蛍光体層の電子放出係数や、放電セル内の壁電圧の状態等の理由でも生じうる。
そこで当該強放電の対策として、例えば特許文献2では、全セル初期化期間終了後に走査電極に補助消去パルス電圧を印加することで、初期化期間で消去しきれなかった過剰な壁電圧を消去し、万一発生した前記強放電が及ぼす書込期間及び維持期間に対する悪影響を予め回避する技術が開示されている。
【特許文献１】特開2000−242224号公報
【特許文献２】特開2004−191530号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献2に開示された技術では、以下の課題が存在する。
第一に、全セル初期化終了後に全放電セルを対象として、走査電極に一括して補助消去パルスを印加するものであるため、正常に初期化された放電セルの壁電圧にも影響を及ぼし、その後の書込み放電のマージンが狭くなるという新たな問題がある。
ここで「マージン」とは、印加可能な書込電圧により正常に書込放電ができる書込電圧の範囲等を示す。
【０００９】
第二に、全セル初期化期間で過剰な壁電圧により強放電が発生したサブフィールドが、本来維持放電を有するサブフィールドであった場合、前記補助消去パルスにより過剰な壁電圧は消去できるものの書込み放電させるために必要な壁電圧をも消去されてしまうため、書込放電が行えないため、続く維持期間において維持放電させることができない。このため現実的に当該技術を用いる場合には、階調表示性能をある程度犠牲にせざるを得ない。
【００１０】
第三に、特許文献2で用いられる補助消去パルスは、消去した後の再度の壁電圧蓄積を防止するため（蓄積すると誤った維持放電を起こす）、細幅パルスとなっている。しかしながら、当該細幅パルスの幅は設定が難しく、細すぎると放電遅れのため過剰壁電圧の消去放電が行えなかったり、逆にパルス幅が太すぎると壁電圧が蓄積されて誤維持放電が生じてしまう。このため補助消去パルスの設計マージンの確保が困難であり、当該パルスに依存するのは望ましくないと思われる。
【００１１】
また第四に、特許文献2に開示された技術に限定されないが、フルスペックハイビジョンであるHD（High Definition）以上の解像度を有する高精細PDPの開発における問題がある。PDPを高精細化する際には、放電セルサイズを従来より狭いピッチにする必要があり、放電空間と隔壁の距離を相対的に短くさせた構成となる。このように放電空間の容積が小さくなる構成では、PDPの駆動時において、放電空間内に浮遊するプライミング粒子が隔壁の電荷と結合する確率が、従来構成に比べて増加する。これにより放電遅れが大きくなったり、初期化期間で強放電が発生する問題も増加するといった問題がある。
【００１２】
このように、PDPの駆動方法においては、前記初期化期間における異常初期化放電に対して未だ解決すべき課題が残されている。
本発明はこのような課題に鑑みてなされたものであって、例え高精細なディスプレイ規格のプラズマディスプレイパネルであっても、前記消去期間終了後に補助消去パルスを用いることなく、初期化期間において発生する偶発的な強放電による誤維持放電の問題を抑制することにより、チラツキのない良好な品質で画像表示させることができるプラズマディスプレイパネルと、その駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
前記従来の課題を解決するために、本発明は、走査電極及び維持電極からなる複数の表示電極対と、前記各表示電極対に対して放電空間を挟んで交差するように配されたデータ電極とを有し、前記交差部分に対応して複数の放電セルが配設された構造のプラズマディスプレイパネルを、複数のサブフィールドからなるフィールドを含む駆動プロセスに基づき駆動するプラズマディスプレイパネルの駆動方法であって、前記フィールドに含まれるサブフィールドの全放電セルの初期化放電を行う全セル初期化期間中には、前記走査電極に上がり傾斜波形電圧を印加することにより、当該走査電極と、前記データ電極および前記維持電極の両方或いはその少なくとも一方の電極との間で第一の初期化放電を行う初期化期間前半部と、前記走査電極に下り傾斜波形電圧を印加することにより前記走査電極と前記データ電極および前記維持電極または少なくともその一方の電極との間で第二の初期化放電を行う初期化期間後半部とが存在し、且つ、前記初期化期間前半部終了後、前記初期化期間後半部との間に、前記初期化期間前半部で正常に初期化された放電セルが放電開始電圧に満たない電圧を前記走査電極と前記データ電極のそれぞれに印加して前記放電セル内の過剰壁電圧を消去するための過剰壁電圧消去期間が介在しているものとした。
【００１４】
ここで、前記過剰壁電圧消去期間の長さは、０．５マイクロ秒から５０マイクロ秒の間とすることもできる。
また、前記電位変化波形はパルス状とすることもでき、さらに当該電位変化波形を前記走査電極に印加することもできる。また、前記電位変化波形の印加中、または当該波形終了後に維持電極の電位を変化させることもできる。
また前記電位変化波形は、前記維持電極に印加することもできる。この場合、前記電位変化波形は、前記初期化期間前半部が終了し、且つ前記走査電極の電位が変化する前に印加することもできる。また前記電位変化波形は、前記初期化期間前半部が終了し、且つ前記走査電極の電位が変化した後に印加することもできる。
【００１５】
一方、前記電位変化波形を印加する電極を前記データ電極とすることもできる。この場合、前記電位変化波形の印加時には前記データ電極を陽極とすることもできる。
上記データ電極の電位変化波形は、前記維持電極の電位が変化する前後いずれにも印加することもできる。
或いは前記電位変化波形を印加する電極として、前記走査電極および前記維持電極の両方とすることもできる。この前記電位変化波形は、前記走査電極の電位変化波形の印加中もしくはその終了後に、前記維持電極に印加することもできる。
【００１６】
また前記電位変化波形を印加する電極としては、前記走査電極および前記データ電極の両方とすることもできる。この場合、前記電位変化波形は、前記走査電極の電位変化波形の印加中および前期維持電極の電位変化波形前に前記データ電極に印加するようにすることもできる。
さらに前記電位変化波形は、前記データ電極が陽極若しくは陰極となるように印加することもできる。この前記電位変化波形は、前記走査電極の電位変化波形の印加中および前期維持電極の電位変化波形の印加終了後に前記データ電極の電位を変化させることもできる。また、このデータ電極の電位変化波形は、前記データ電極が正極或いは負極のいずれの電位であっても印加することができる。
【００１７】
さらに前記電位変化波形を印加する電極としては、前記維持電極および前記データ電極とすることもできる。この前記電位変化波形は、前記維持電極の電位変化波形の印加中に、前記データ電極の電位を変化させることもできる。このデータ電極の電位変化波形は、前記走査電極および前記維持電極が正極或いは負極のいずれの電位となっても印加することもできる。  
【００１８】
さらに前記電位変化波形は、前記データ電極の電位変化波形の印加中に、前記維持電極の電位を変化させることもできる。この維持電極の電位変化波形は、前記走査電極および前記データ電極に対して陽極或いは陰極のいずれとしても印加することができる。  
また本発明の駆動方法では、所定の基準値に対し、表示すべき画像のAPLが低いときは全セル初期化動作を行う初期化期間を有するサブフィールドの数を減らし、前記所定の基準値に対し、前記表示すべき画像のAPLが高いときは全セル初期化動作を行う初期化期間を有するサブフィールドの数を増やすこともできる。
【００１９】
さらに本発明は、プラズマディスプレイパネル本体と、これに接続される駆動回路とを備えるプラズマディスプレイパネル装置であって、前記駆動回路は、前記いずれかの駆動方法に基づき前記プラズマディスプレイパネル本体を駆動するプラズマディスプレイパネル装置とした。
また本発明は、走査電極及び維持電極からなる複数の表示電極対と、前記各表示電極対に対して放電空間を挟んで交差するように配されたデータ電極とを有し、前記交差部分に対応して複数の放電セルが配設された構造のプラズマディスプレイパネルと、複数のサブフィールドからなるフィールドを含む駆動プロセスに基づき前記走査電極、前記維持電極および前記データ電極に電圧を印加して駆動する駆動回路を備えるプラズマディスプレイ装置であって、前記駆動回路は、サブフィールドの全放電セルの初期化放電を行う全セル初期化期間中を、前記走査電極に上がり傾斜波形電圧を印加して、当該走査電極と、前記データ電極および前記維持電極の両方或いはその少なくとも一方の電極との間で第一の初期化放電を行う初期化期間前半部と、前記走査電極に下り傾斜波形電圧を印加して、前記走査電極と前記データ電極および前記維持電極または少なくともその一方の電極との間で第二の初期化放電を行う初期化期間後半部とを構成し、且つ、前記初期化期間前半部終了後、前記初期化期間後半部との間に、前記初期化期間前半部で正常に初期化された放電セルが放電開始電圧に満たない電圧を前記走査電極と前記データ電極のそれぞれに印加して前記放電セル内の過剰壁電圧を消去するための過剰壁電圧消去期間を構成する
ことを特徴とするプラズマディスプレイ装置とした。
【発明の効果】
【００２０】
以上の特徴を有する本発明の駆動方法は、PDPの駆動時において、全セル初期化期間を対象とし、その期間の前半部と後半部の間に設けた過剰壁電圧消去期間において、走査電極等に上下電圧変化を伴う電位変化波形（電圧変化パルス）を印加する方法を採用するものである。
この電位変化波形を用いれば、初期化期間前半部において強放電が発生し、放電セル内に過剰な壁電圧が蓄積されたとしても、初期化期間後半部に入る前に積極的に消去されるので、全セル初期化期間の後半部において不要な強放電が発生するのが防止される。つまり、全セル初期化期間の終了時点で、あたかも書込放電が行われたのと同様の誤放電を生じる恐れがなく、当該サブフィールドにおける維持期間で不要な放電を生じることがないため、チラツキのない良好な画像表示性能を呈することが可能である。
【００２１】
また、本発明によれば、従来技術のように前記初期化期間の後半部終了後に消去パルスを印加しないため、正常に初期化された放電セルの壁電圧への影響がなく、書込みマージンを狭くすることがないため、書込みミスに起因する画像劣化を抑えて良好な画像表示性能を呈することが可能である。
また本発明によれば、前記初期化期間の後半部に移行する前に過剰壁電圧を消去できるため、前記初期化期間の後半部において正常な初期化が可能となる。従って、その後の書込み放電も可能となるため、前記過剰壁電圧を消去することができるだけでなく、階調も犠牲にすることがないため、より良好な画像表示性能を呈することが可能である。すなわち本発明の駆動方法における過剰壁電圧消去期間は、初期化期間の前半部において強放電が発生し、続く後半部において強放電が発生する恐れのある放電セルでの過剰な壁電圧を、予め下り傾斜波形（初期化期間後半部）に至る前に確実に消去するものであり、いわば初期化期間後半部において発生する書き込み放電と同様の効果となってしまう強放電のトラップとして作用するものである。このため、当該強放電に至るような過剰な壁電圧を持たない放電セルに当該過剰電圧消去期間を設けても、何ら壁電圧を損なうことがなく、良好な書込放電を行うことが可能となっている。
【００２２】
従って、後半部後に続く書込期間での書込放電が、すべての放電セル内における適切な壁電圧に基づいて所望のタイミングで行えるようになり、放電遅れの問題を解消して正常な維持放電の発生を促すことができる。これにより本発明では、良好に書込放電が行えるので、従来技術2のように階調表示を犠牲にすることなく、比較的容易に設計マージンが確保される効果を有する。
【００２３】
このように本発明では、放電セル内の壁電圧を適切に調整できるが、この効果は放電空間の容積が従来規格より小さいHD（High Definition）以上の解像度を有する高精細なPDPにおいて、駆動時にプライミング粒子が隔壁の電荷と結合しやすい構成であっても、壁電荷を適正に調整することができる。このため、いずれの規格のPDPであっても放電遅れや強放電の問題発生を防止して、良好な画像表示性能を発揮することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の各実施の形態について、図面を参照しながら説明する。
＜実施の形態1＞
（PDP装置の全体構成）
図1はPDPの構成例を示す部分的な斜視図である。当図に示すPDP1は、全体的には前述した従来構成と同様であり、重複する説明を適宜省略する。なお当該PDPとその駆動装置の構成は、後述の各実施の形態においてほぼ共通する。
【００２５】
PDP1では、互いにパネルガラスからなる前面基板（フロントパネル）2と背面基板（バックパネル）3とを対向配置して、その間に放電空間を形成するように構成されている。
前面基板2の片主面上には、表示電極対を構成する走査電極SCN1〜SCNnとSUS1〜SUSnとが互いに平行に複数対にわたり配設されている。そして、当該複数の走査電極SCN1〜SCNnおよびSUS1〜SUSnを全体的に覆うように誘電体層6及び保護層7が順次積層されている。
【００２６】
保護層7の材料としては、安定した放電を発生させるために二次電子放出係数が大きくかつ耐スパッタ性の高い材料が望ましく、例えば、MgO薄膜が用いられる。
背面基板3上には、複数のデータ電極D1〜Dmが併設されるとともに、当該データ9を覆うように絶縁体層9が被覆される。さらに、各データ電極D1〜Dmに対応する絶縁体層8の位置には、各データ電極D1〜Dmと平行して隔壁10が設けられている。絶縁体層8の表面および隣接する隔壁10間には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）各色のいずれかの蛍光体を塗布し、これらを順次併設してなる蛍光体層11が設けられている。
【００２７】
赤色蛍光体には、例えば（Y、Gd）BO3：Eu、 Y2O3:Eu、 YVO3：Eu等を単独で使用したもの、或いはこれらの混合蛍光体が用いられる。
緑色蛍光体には、Zn2SiO4：Mn、（Y、Gd）BO3：Tb、BaAl12O19：Mn、等を単独で使用したもの、或いはこれらの混合蛍光体が用いられる。
青色蛍光体には、BaMgAl10O17：Eu、CaMgSi2O6；Eu、等を単独で使用したもの、或いはこれらの混合蛍光体が用いられる。
【００２８】
前面基板2と背面基板3とは、前記走査電極SCN1〜SCNnおよび前記SUS1〜SUSnと前記データ電極D1〜Dmとが空間を挟んで交差するように対向配置される。当該空間は放電空間として作用するものであり、放電ガスとして例えば、He、Ne、Xe等の成分の混合ガスが封入される。一対の表示電極とデータ電極D1〜Dmとの交差位置に対応して、複数の放電セルがパネル平面に沿ってマトリクス状に配設される。
【００２９】
このような構成を持つPDP1では、各放電セル内でガス放電により紫外線を発生させ、この紫外線で蛍光体層11を励起発光させる。ここで隣接する蛍光体層11をＲＧＢ三原色毎の組み合わせとすることで、カラー表示を行うことができる。
次に示す図2は、前記PDP1の模式的な電極配列図である。当図に示されるように、PDP1には行方向にn本の走査電極SCN1〜SCNnおよびn本の維持電極SUS1〜SUSnが交互に配列され、列方向にm本のデータ電極D1〜Dmが配列されている。そして、1対の走査電極SCNiおよび維持電極SUSi（i＝1〜n）と1つのデータ電極Dｊ（ｊ＝1〜m）とが交差した部分に放電セルが形成され、放電セルは放電空間内にm×n個形成されている。
【００３０】
図3は、前記PDP1と、前記各電極SCN1〜SCNn、SUS1〜SUSn、D1〜Dmに接続される駆動回路からなるPDP装置の構成を示すブロック図である。
当該PDP装置は、全体的には公知の構成からなり、当図に示すようにPDP（パネル）1、データ電極駆動回路12、走査電極駆動回路13、維持電極駆動回路14、タイミング発生回路15、A／D（アナログ・デジタル）変換器16、走査数変換部17、サブフィールド変換部18、APL（アベレージ・ピクチャ・レベル）検出部19および電源回路（図示せず）とで構成される。
【００３１】
図3において、A／D変換器16には画像信号VDが入力される。一方、水平同期信号Hおよび垂直同期信号Vは、タイミング発生回路15、AD変換器16、走査数変換部17に入力される。
A／D変換器16は、画像信号VDをデジタル信号の画像データに変換し、その画像データを走査数変換部17およびAPL検出部19に出力するものである。
走査数変換部17は、画像データをPDP1の画素数に応じた画像データに変換し、サブフィールド変換部18に出力する。サブフィールド変換部18は、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割し、サブフィールド毎の画像データをデータ電極駆動回路12に出力する。
【００３２】
APL検出部19は、画像データの平均輝度レベルを検出する作用をなす。
タイミング発生回路15は、APL検出部19から出力されるAPLに基づいて駆動波形を制御する。具体的には後述するように、APLに基づいて1フィールドを構成する各々のサブフィールドの初期化動作を全セル初期化か選択初期化のいずれかに決定して、1フィールド内の全セル初期化動作の回数を制御する。当該タイミング発生回路15は、合計（a＋b）本の配線によって、走査電極駆動回路13にタイミング信号を供給する。ここで、前記（a＋b）本のうちのb本の配線は、後述する過剰壁電圧消去期間における電位変化を制御するためのものである。
【００３３】
走査電極駆動回路13は、タイミング信号に基づいて走査電極SCN1〜SCNnに駆動波形を供給するものである。当該回路13の内部には、図3に示すように過剰壁電圧消去回路131が備えられており、前記b本の配線により供給される各タイミング信号に基づき、過剰壁電圧消去期間において走査電極SCN1〜SCNnに対し、上下の電位変化波形（電圧変化パルス）を印加するようになっている。
【００３４】
なお、当該過剰壁電圧消去回路131はデータ電極駆動回路12、或いは維持電極駆動回路14のいずれかに設けることも可能である。
維持電極駆動回路14は、タイミング信号に基づいて維持電極SUS1〜SUSnに駆動波形を供給する。
データ電極駆動回路12は、サブフィールド毎の画像データを各データ電極D1〜Dmに対応する信号に変換し各データ電極を駆動するものである。タイミング発生回路15は、水平同期信号Hおよび垂直同期信号Vをもとにしてタイミング信号を発生し、各々走査電極駆動回路13および維持電極駆動回路14に出力する。
（PDPの駆動方法）
次に、当該PDP装置は、公知のサブフィールド法を用いた駆動方法により、初期化期間、書込期間、維持期間の順に駆動される。従って、ここでは各期間を順に説明する。
【００３５】
図4は、当該駆動波形を示す図である。
（a）初期化期間について
当該初期化期間に印加する駆動波形としては、全セル初期化サブフィールドの駆動波形、及び選択初期化サブフィールドの駆動波形の2種類が存在する。
（a-1）  全セル初期化期間について
全セル初期化サブフィールドの初期化動作は、全ての放電セルで一斉に初期化放電を行い、それ以前の個々の放電セルにおける壁電圧の履歴を消去すとともに、書込動作のために必要な壁電圧形成を行うものである。また、放電遅れを小さくし、書込放電を安定して発生させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させる働きもなされる。
【００３６】
全セル初期化期間は、以下のように前半部、後半部の2つの期間に分けることができる。
なお、本実施の形態1の特徴は、当該前半部・後半部の間に別途期間を設けた点にあるが、これについては別途詳説する。
初期化期間の前半部では、図4に示すように、維持電極SUS1〜SUSnおよびデータ電極D1〜Dmを0（V）に保持し、走査電極SCN1〜SCNnに対して放電開始電圧以下となる電圧Vｐ（V）から放電開始電圧を超える電圧Vr（V）に向かって緩やかに上昇するランプ電圧を印加する。
【００３７】
この電圧印加によれば、走査電極SCN1〜SCNnを陽極とし、維持電極SUS1〜SUSnおよびデータ電極D1〜Dmを陰極とする微弱な初期化放電が発生する。
こうして、全ての放電セルにおいて1回目の微弱な初期化放電を発生させ、走査電極SCN1〜SCNn上に負の壁電圧を蓄えるとともに維持電極SUS1〜SUSn上およびデータ電極D1〜Dm上に正の壁電圧を蓄える。ここで、電極上の壁電圧とは、電極を覆う誘電体層あるいは蛍光体層上に蓄積した壁電圧により生じる電圧を表す。この初期化期間の前半部の微弱放電は前のサブフィールドでの維持放電の有無に関わらず、全ての放電セルにおいて発生するものである。
【００３８】
一方、初期化期間の後半部では、維持電極SUS1〜SUSnを電圧Vh（V）に保ち、走査電極SCN1〜SCNnに電圧Vg（V）から電圧Va（V）に向かって緩やかに下降するランプ電圧を印加する。すると、全ての放電セルにおいて、走査電極SCN1〜SCNnを陰極とし維持電極SUS1〜SUSnおよびデータ電極D1〜Dmを陽極とする2回目の微弱な初期化放電が起きる。そして、走査電極SCN1〜SCNn上の壁電圧および維持電極SUS1〜SUSn上の壁電圧が弱められ、データ電極D1〜Dm上の壁電圧も次に説明する書込期間における書込動作に適した値に調整される。
【００３９】
（a-2）  選択初期化サブフィールドについて
一方、選択初期化サブフィールドの初期化動作は、前のサブフィールドで維持放電を行った放電セルにおいて初期化放電させる選択的な初期化動作となる。
次に、選択初期化サブフィールドの駆動波形とその動作について説明する。
選択初期化期間では、維持電極SUS1〜SUSnを電圧Vh（V）に保持し、データ電極D1〜Dmを0（V）に保持し、走査電極SCN1〜SCNnに電圧Vq（V）から電圧Va（V）に向かって緩やかに下降するランプ電圧を印加する。これにより前のサブフィールドの維持期間で維持放電を行った放電セルでは、微弱な初期化放電が発生し、走査電極SCNi上および維持電極SUSi上の壁電圧が弱められ、データ電極Dk上の壁電圧も書込動作に適した値に調整される。一方、前のサブフィールドで書込放電および維持放電を行わなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電圧状態がそのまま保たれる。
【００４０】
ここで本実施の形態1の特徴は、図6に示すように、全セル初期化期間の前半部と後半部の間に、走査電極SCN1〜SCNnに対して上下の電位変化波形（電圧変化パルス）を印加する過剰壁電圧消去期間を設けたことにある。以下、この特徴を図6（a）を用いて説明する。
一般に、初期化期間の前半部では、維持電極SUS1〜SUSnおよびデータ電極D1〜Dmを0（V）に保持し、走査電極SCN1〜SCNnに対して放電開始電圧以下となる電圧Vｐ（V）から放電開始電圧を超える電圧Vr（V）に向かって緩やかに上昇するランプ電圧を印加するとともに、走査電極SCN1〜SCNnを陽極とし、維持電極SUS1〜SUSnおよびデータ電極D1〜Dmを陰極とすることで、微弱な初期化放電が発生する。こうして全ての放電セルにおいて1回目の微弱な初期化放電を発生させ、走査電極SCN1〜SCNn上に負の壁電圧を蓄えるとともに、維持電極SUS1〜SUSn上およびデータ電極D1〜Dm上に正の壁電圧を蓄える。
【００４１】
なお、近年ではPDPに封入される放電ガスのXe分圧を増加させてPDPの発光効率を向上させる検討がなされているが、Xe分圧を増加させると放電遅れが大きくなり（例えば放電ガス中のXe分圧を7％以上の高い分圧に設定する場合など）、特にプライミングが不足している場合には、微弱放電とはならず強い放電(強放電)が任意のセルにおいて偶発的に発生してしまう(異常初期化発光)ことがある（図5のbからd）。このような強放電は、下りランプ波形を有する後半部において発生すると（図5のd）、実質的に書込放電を行う前にこの強放電が書込み放電と同様の効果となってしまうため、維持放電が制御不能になり画像劣化を生じてしまう。
【００４２】
また当該強放電による問題は、例え後半部において陰極として作用する維持電極SUS1〜SUSnの表面が二次電子放出係数の大きい保護層7で覆われていても発生する。さらに当該異常初期化発光は、上記キセノン分圧以外の理由、例えば蛍光体層の電子放出係数や、放電セル内の壁電圧の状態等の理由でも生じうる。
一方、この強放電の問題に対しては特許文献2で示すように、全セル初期化期間終了後に走査電極に補助消去パルスを印加し、これによって過剰な壁電圧を削除する対策も講じられているが、当該方法では、補助消去パルスが正常に初期化された放電セルの壁電圧にも影響を及ぼしてしまうため、書込マージンが狭くなったり、過剰な壁電圧は消去できるものの階調表示を犠牲にする等の問題がある。
【００４３】
そこで本発明では、初期化期間の前半部終了後に過剰壁電圧消去期間を設け、当該過剰壁電圧消去期間において、走査電極SCN1〜SCNnに対し、初期化期間前半部で正常に初期化された放電セルが放電開始電圧に満たない電圧Vera（V）を印加し、その後に初期化期間後半部の開始電圧であるVg（V）を印加するものとしている。
このような過剰壁電圧消去期間の導入によって、全セル初期化期間前半部において強放電が発生し、過剰な壁電圧が蓄積された放電セルのみ、全セル初期化期間後半部に移行する前にその過剰な壁電圧を消去させることができるため、初期化期間後半部において実質的に早期に書込放電がなされるのを防止できる。
【００４４】
また、この過剰壁電圧消去期間は、初期化期間前半部において強放電となった放電セルにおける過剰な壁電圧を消去するための消去放電を行う期間であるが、初期化期間前半部直後に配設されているので、初期化期間の前半部での強放電や隣接セルの微弱放電により発生した十分なプライミングにより、消去放電の放電遅れも小さくなるため、確実に消去放電させるための期間を比較的短くできる。すなわち、消去期間の設計マージンも比較的容易に確保できる。
【００４５】
このような効果により、放電ガス中の分圧が7％以上に達する高Xe分圧である場合でも、良好に前記放電遅れの問題を解消することができる。
一方、本発明では、過剰壁電圧消去期間の導入により、放電空間の容積が従来規格より小さいHD（High Definition）以上の解像度を有する高精細なPDPにおいて、駆動時にプライミング粒子が隔壁の電荷と結合しやすい構成でも、壁電荷を適正に調整することができる。
【００４６】
このため本発明によれば、高精細なPDPを製造する場合でも、放電遅れや強放電の問題発生を防止して、良好な画像表示性能を発揮できるので好適である。
さらに本発明は、前記過剰壁電圧消去期間におけるパルスは初期化期間後半部における強放電のトラップとして作用するものであり、当該強放電に至る過剰な壁電圧を持たない正常な放電セルには影響を及ぼさない。これにより、本発明では全セル初期化期間に前記過剰壁電圧消去期間を設けても、従来技術2のように全セル初期化期間終了後の放電セルの壁電圧に影響を及ぼす問題が回避されるので、書込みマージンが低下するのを防止できる。
【００４７】
さらに、本発明は、全セル初期化期間前半部で強放電が発生した放電セルの過剰な壁電圧を後半部に移行する前に消去することができるため、後半部において正常な初期化が可能になり、その後の書込み放電も可能になるため、従来技術2のように階調を犠牲にするといったことがなく、良質な画像表示が実現可能となる。
また、本実施の形態1に示したPDPのように、R、G、B蛍光体層を構成する蛍光体中にYVO3：Eu、Zn2SiO4：Mn、CaMgSi2O6：Eu、等の負に帯電し易い蛍光体が存在する場合には、全セル初期化期間における強放電の発生がより顕著になるため、本駆動方法がより効果的に働くことが発明者らの実験により分かっている。
【００４８】
なお、走査電極SCNi上、維持電極SUSi上およびデータ電極Dｊ上に過剰な壁電圧が蓄積している放電セルに対しては、走査電極SCN1〜SCNnに電圧Vera（V）を印加すると放電開始電圧（Vf）を超えて強放電が発生し、走査電極SCNi、維持電極SUSiおよびデータ電極Dｊ上の壁電圧が反転して放電セル内部の壁電圧が消去される。電圧Vera（V）はXe分圧によって変化する特性を有するので、初期化前半部において過剰な壁電圧が蓄積された放電セルのみが放電する値に各Xe分圧値により設定する必要がある。
【００４９】
また、この過剰壁電圧消去期間の適正な期間としては、放電遅れによっても確実に消去放電を起こすことが可能となる時間（例えば、0.5〜50μs程度）に設定するのが望ましい。
一方、初期化期間の後半部では、維持電極SUS1〜SUSnを電圧Vh（V）に保ち、走査電極SCN1〜SCNnに電圧Vg（V）から電圧Va（V）に向かって緩やかに下降するランプ電圧を印加する。すると、全ての放電セル（過剰壁電圧消去期間で放電した放電セルも）において、走査電極SCN1〜SCNnを陰極とし維持電極SUS1〜SUSnおよびデータ電極D1〜Dmを陽極とする2回目の微弱な初期化放電が起きる。そして、走査電極SCN1〜SCNn上の壁電圧および維持電極SUS1〜SUSn上の壁電圧が弱められ、データ電極D1〜Dm上の壁電圧も書込期間における書込動作に適した値に調整される。
（b）書込期間について
次に、書込期間の駆動波形と動作について説明する。
【００５０】
前記初期化期間に続く書込期間では、図4に示すように、走査電極SCN1〜SCNnを一旦Vs（V）に保持する。次に、データ電極D1〜Dmのうち、1行目に表示すべき放電セルのデータ電極Dkに書込パルス電圧Vw（V）を印加するとともに、1行目の走査電極SCN1に走査パルス電圧Vb（V）を印加する。これにより、データ電極Dkと走査電極SCN1との交差部の電圧は、外部印加電圧（Vw−Vb）にデータ電極Dk上の壁電圧および走査電極SCN1上の壁電圧の大きさが加算されたものとなり、放電開始電圧を超える。そして、データ電極Dkと走査電極SCN1との間および維持電極SUS1と走査電極SCN1との間に書込放電が起こり、この放電セルの走査電極SCN1上に正の壁電圧が蓄積されるとともに、維持電極SUS1上に負の壁電圧が蓄積され、さらにデータ電極Dk上にも負の壁電圧が蓄積される。このようにして、1行目に表示すべき放電セルで書込放電を起こして各電極上に壁電圧を蓄積する書込動作が行われる。
【００５１】
一方、書込パルス電圧Vw（V）を印加しなかったデータ電極と走査電極SCN1との交差部の電圧は、放電開始電圧を超えないので、書込放電は発生しない。
以上の書込動作をn行目の放電セルに至るまで順次行い、書込期間が終了する。このように書込期間では、走査電極に順次走査パルスを印加するとともに、データ電極には表示すべき画像信号に対応した書込パルス電圧を印加し、走査電極とデータ電極との間で選択的に書込放電を起こすことで壁電圧形成を行う。
（c）維持期間について
次に、維持期間の駆動波形と動作について説明する。
【００５２】
書込期間に続く維持期間では、図4に示すように、まず維持電極SUS1〜SUSnを0（V）に戻し、走査電極SCN1〜SCNnに維持パルス電圧Vm（V）を印加する。
このとき、書込放電を起こした放電セルにおいては、走査電極SCNi上と維持電極SUSi上との間の電圧は、維持パルス電圧Vm（V）に走査電極SCNi上および維持電極SUSi上の壁電圧の大きさが加算されたものとなり、放電開始電圧を超える。これにより走査電極SCNiと維持電極SUSiとの間に維持放電が起こり、走査電極SCNi上に負の壁電圧が蓄積され、維持電極SUSi上に正の壁電圧が蓄積される。このとき、データ電極Dk上にも正の壁電圧が蓄積される。一方、書込期間において書込放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧状態が保持される。
【００５３】
続いて、走査電極SUS1〜SUSnを0（V）に戻し、維持電極SUS1〜SUSnに正の維持パルス電圧Vm（V）を印加する。これにより維持放電を起こした放電セルでは、維持電極SUSi上と走査電極SCNi上との間の電圧が放電開始電圧を超えるので、再び維持電極SUSiと走査電極SCNiとの間に維持放電が起こり、維持電極SUSi上に負の壁電圧が蓄積され走査電極SCNi上に正の壁電圧が蓄積される。以降同様に、走査電極SCN1〜SCNnと維持電極SUS1〜SUSnとに交互に維持パルスを印加することにより、書込期間において書込放電を起こした放電セルにおいて維持放電が継続して行われる。
【００５４】
このとき、この維持パルスの回数が輝度の重みとなり、各サブフィールドにおいて維持パルス数を変化させ、それらの組み合わせにより任意の階調を実現する。
なお、維持期間の最後には走査電極SCN1〜SCNnと維持電極SUS1〜SUSnとの間にいわゆる細幅パルスを印加して、データ電極Dk上の正の壁電圧を残したまま、走査電極SCN1〜SCNnおよび維持電極SUS1〜SUSn上の壁電圧を消去している。こうして維持期間における維持動作が終了する。
【００５５】
このように維持期間では、走査電極と維持電極との間に輝度重みに応じた所定の回数の維持パルス電圧を印加し、書込放電による壁電圧形成を行った放電セルを選択的に放電させ、発光させる。
尚、本実施の形態1では、各駆動波形を図6（a）、を用いて説明したが、図6（b）のように、維持電極SUS1〜SUSnに印加する電圧Vh（V）を過剰壁電圧消去期間中に印加する駆動としても良い。このように、過剰壁電圧消去期間において走査電極SCN1〜SCNnおよび維持電極SUS1〜SUSnの両方に電圧を印加することで、それぞれの電極間の印加電圧が大きくなるため、より確実に消去放電を行うことができる。
【００５６】
（実施例について）
図7は、前述した実施の形態1におけるPDP（実施例）の駆動方法に係る設定例を示す図であり、表示すべき画像信号のAPLに基づいてサブフィールド構成を切替える設定を示すものである。当該サブフィールド構成の切り替えは、具体的には前記サブフィールド変換部18によって実現される。
【００５７】
図7のaは、APLが0〜1.5％の画像信号時に使用する構成であり、第1SFの初期化期間のみ全セル初期化動作を行い、第2SF〜第10SFの初期化期間は選択初期化動作を行うサブフィールド構成である。
図7のbは、APLが1.5〜5％の画像信号時に使用する構成であり、第1SF及び第4SFの初期化期間が全セル初期化動作を行い、第2SF、第3SFと第5SF〜第10SFの初期化期間は選択初期化期間であるサブフィールド構成となっている。
【００５８】
図7のcは、APLが5〜10％の画像信号時に使用する構成であり、第1SF、第4SF、第10SFの初期化期間は全セル初期化、第2SF、第3SF、第5SF〜第9SFの初期化期間は選択初期化期間であるサブフィールド構成となっている。
図7のdは、APLが10〜15％の画像信号時に使用する構成であり、第1SF、第4SF、第8SF、第10SFの初期化期間は全セル初期化期間、第2SF、第3SF、第5SF〜第7SF、第9SFの初期化期間は選択初期化期間であるサブフィールド構成となっている。
【００５９】
図7のeは、APLが15〜100％の画像信号時に使用する構成であり、第1SF、第4SF、第6SF、第8SF、第10SFの初期化期間は全セル初期化期間、第2SF、第3SF、第5SF、第7SF、第9SFの初期化期間は選択初期化期間であるサブフィールド構成となっている。
以下に示す表1に、上述のサブフィールド構成とAPLとの関係を示す。
[表1]
0005081618.tif 000002
【００６０】
＜考察＞
本実施の形態においては、駆動時の1フィールドあたりの全セル初期化期間の回数はAPLに依存して決定される。
具体的には表1に示されるように、APLの高い画像表示時においては、黒表示領域が狭いと考えられるため、全セル初期化回数を増加させてプライミングを増やし、安定した初期化放電および書込み放電を図っている。また逆に、APLの低い画像表示時においては黒の画像表示領域が広いと考えられるため全セル初期化回数を減らし、黒表示品質を向上させている。
【００６１】
このような設定を行うことにより実施例のPDP装置では、輝度の高い領域があっても、APLが低ければ黒表示領域の輝度を低くし、コントラストの高い画像表示を行うことが可能となっている。
なお、本実施例においては、1フィールドを10SFで構成し、全セル初期化回数を1〜5回に制御する例について説明したが、本発明はこれに限定されるものではない。
【００６２】
次に示す表2、表3は他の実施例のデータである。表2には、全セル初期化回数を1〜4回の範囲で制御し、全セル初期化を行うサブフィールドも変化させた例を示した。
また、表3には全セル初期化回数を1〜3回の範囲で制御し、先頭に近いサブフィールドの初期化を優先する例である。
[表2]
0005081618.tif 000003
【００６３】
[表3]
0005081618.tif 000004
【００６４】
このように実施例によれば、過剰壁電圧消去期間の導入により全セル初期化期間前半部において偶発的に発生する強放電によって生じた過剰壁電圧を消去することができるため、この後に続く維持期間における誤放電を防止することができる。また本実施例によれば、初期化期間後半部終了前に確実に過剰な壁電圧を消去することができるため、正常に初期化された放電セルの壁電圧への影響がなく、従来技術2のような書込マージンを低下させる問題も生じない。
【００６５】
さらに本実施例では、初期化期間前半部直後に過剰に蓄積された壁電圧を消去するため、初期化期間後半部において正常な初期化放電が可能である。従って、その後に続く書込期間における書込放電も正常に行うことができ、従来技術2のような階調を犠牲にするといったことがなく、良質な画像表示が実現可能となる。
また、過剰壁電圧消去期間における消去放電は、初期化期間前半部直後であるため、前半部に発生してしまった強放電や隣接セルの微弱放電により発生した十分なプライミングにより放電遅れも小さくなっているため、確実に消去放電できる期間を短くできる。このようなことから従来技術2のような消去期間の設計マージンも比較的容易に確保できる。
＜実施の形態2＞
図8は、本発明の実施の形態2によるPDPの全セル初期化期間における駆動波形を示した図である。
【００６６】
本実施の形態2の特徴は、図4の代表的なPDPの各電極に印加する駆動波形において、全セル初期化期間に図8に示すように、全セル初期化期間の前半部と後半部の間に維持電極SUS1〜SUSnにおいて上下の電位変化波形（電圧変化パルス）を印加する過剰壁電圧消去期間を設けた点にある。
本実施の形態2における初期化期間前半部と後半部の動作およびサブフィールド構成は実施の形態1と同様であるため説明を省略し、実施の形態1と異なる過剰壁電圧消去期間について説明する。
【００６７】
図8（a）において、初期化期間前半部終了後、走査電極SCN1〜SCNnに電圧Vg（V）を印加後、初期化期間前半部で正常に初期化された放電セルが放電開始電圧に満たない電圧Vera（V）を維持電極SUS1〜SUSnに印加し、その後、後半部の開始電圧であるVh（V）を印加する。この過剰壁電圧消去期間においては、正常な初期化放電を行った放電セルでは放電せず、その壁電圧も初期化期間前半部の状態が保持される。
【００６８】
しかしながら、走査電極SCNi上、維持電極SUSi上およびデータ電極Dｊ上に過剰な壁電圧が蓄積している放電セルに対しては、走査電極SCN1〜SCNnに電圧Veraを印加すると放電開始電圧（Vf）を超えて強放電が発生し、走査電極SCNi、維持電極SUSiおよびデータ電極Dｊ上の壁電圧が反転して放電セル内部の壁電圧が消去される。
電圧Vera（V）はXe分圧によって変化するため、上記のように、初期化前半部において過剰な壁電圧が蓄積されたセルのみが放電可能な値に各Xe分圧値により設定する必要がある。また、この過剰壁電圧消去期間は、万一別の理由で放電遅れを生じても確実に消去放電できる時間とする（例えば0.5〜50μs程度）。
【００６９】
このように本実施の形態2によっても、実施の形態1と同様の効果が奏される。すなわち、初期化期間前半部において、微弱放電による正常な初期化が行えず強放電となり、通常よりも過剰な壁電圧が形成された放電セルに対して、過剰壁電圧消去期間によりその過剰な壁電圧を消去することができる。このため、この後に続く維持期間における誤放電を防止することができる。
【００７０】
また、初期化期間後半部終了前に確実に過剰な壁電圧を消去することができるため、正常に初期化された放電セルの壁電圧への影響がなく、従来技術2のような書込マージンを低下させるようなことはない。さらに初期化期間前半部直後に過剰に蓄積された壁電圧を消去するため、前期初期化期間後半部において正常な初期化が可能となる。従って、その後に続く書込期間における書込放電も正常に行うことができるため、従来技術2のような階調を犠牲にするといったことがなく、良質な画像表示が実現可能となる。
【００７１】
また、過剰壁電圧消去期間における消去放電は、初期化期間前半部直後であるため、前半部に発生してしまった強放電や隣接セルの微弱放電により発生した十分なプライミングにより放電遅れも小さくなっている。このため、確実に消去放電に係る期間を短くできる。このような効果により、従来技術2の問題となっている消去期間の設計マージンも比較的容易に確保できる。
【００７２】
尚、本実施の形態では図8（a）を用いて説明したが、図8（b）のように、過剰壁電圧消去期間において電圧Vr（V）を保持させることによっても同様の効果が得られる。
また、図8（a）および（b）とも電圧Vera（V）は正の電圧を印加しているが、負の電圧を印加することによっても過剰な壁電圧を消去することができる。
＜実施の形態3＞
図9は、本発明の実施の形態3によるPDPの全セル初期化期間における駆動波形を示した図である。
【００７３】
本実施の形態3の特徴は、図4の代表的なPDPの各電極に印加する駆動波形において、全セル初期化期間に図9に示すように、全セル初期化期間の前半部と後半部の間にデータ電極D1〜Dmにおいて上下の電位変化波形を印加する過剰壁電圧消去期間を設けることにある。
本実施の形態3における初期化期間前半部と後半部の動作およびサブフィールド構成は実施の形態1と同様であるためここでは説明を省略し、実施の形態1と異なる過剰壁電圧消去期間について説明する。
【００７４】
図9（a）において、初期化前半部終了し、走査電極SCN1〜SCNnにVg（V）およびSUS電極に電圧Vh（V）を印加後、前半部で正常に初期化された放電セルが放電開始電圧に満たない電圧Vera（V）をデータ電極D1〜Dmに印加し、その後、0.5〜20μsの間保持した後、0（V）を印加する。この過剰壁電圧消去期間においては、正常な初期化放電を行った放電セルでは放電せず、その壁電圧も初期化期間前半部の状態が保持される。しかしながら、走査電極SCNi上、維持電極SUSi上およびデータ電極Dｊ上に過剰な壁電圧が蓄積している放電セルに対しては、走査電極SCN1〜SCNnに電圧Veraを印加すると放電開始電圧（Vf）を超えて強放電が発生し、走査電極SCNi、維持電極SUSiおよびデータ電極Dｊ上の壁電圧が反転して放電セル内部の壁電圧が消去される。電圧Vera（V）はXe分圧によって変化するため、上記のように、初期化前半部において過剰な壁電圧が蓄積されたセルのみが放電可能な値に各Xe分圧値により設定する必要がある。また、この過剰壁電圧消去期間は、万一別の理由で放電遅れを生じても確実に消去放電できる時間とする（例えば0.5〜50μs程度）。
【００７５】
このような駆動方法によっても、上記実施の形態1及び2とほぼ同様の効果が奏される。
尚、本実施の形態では図9（a）を用いて説明したが、図9（b）のように、過剰壁電圧消去期間において維持電極SUS1〜SUSnが0（V）にすることによっても同様の効果が得られる。
また、図9（a）および（b）とも電圧Vera（V）は正の電圧を印加しているが、負の電圧を印加することによっても過剰な壁電圧を消去することができる。
【００７６】
＜実施の形態4＞
図10は、本発明の実施の形態4によるPDPの全セル初期化期間における駆動波形を示した図である。
本実施の形態4の特徴は、図4の代表的なPDPの各電極に印加する駆動波形において、全セル初期化期間に図10に示すように、全セル初期化期間の前半部と後半部の間に走査電極SCN1〜SCNnおよび維持電極SUS1〜SUSnにおいて上下の電位変化波形を印加する過剰壁電圧消去期間を設けることにある。
【００７７】
本実施の形態4における初期化期間前半部と後半部の動作およびサブフィールド構成は実施の形態1と同様であるためここでは説明を省略し、実施の形態1と異なる過剰壁電圧消去期間について説明する。
図10（a）において、初期化前半部終了後、前半部で正常に初期化された放電セルが放電開始電圧に満たない電圧Vera1（V）を走査電極SCN1〜SCNnに印加し、その後、電圧Vg（V）を印加するとともに、前半部で正常に初期化された放電セルが放電開始電圧に満たない電圧Vera2（V）を維持電極SUS1〜SUSnに印加する。この過剰壁電圧消去期間においては、正常な初期化放電を行った放電セルでは放電せず、その壁電圧も初期化期間前半部の状態が保持される。しかしながら、走査電極SCNi上、維持電極SUSi上およびデータ電極Dｊ上に過剰な壁電圧が蓄積している放電セルに対しては、走査電極SCN1〜SCNnに電圧Veraを印加すると放電開始電圧（Vf）を超えて強放電が発生し、走査電極SCNi、維持電極SUSiおよびデータ電極Dｊ上の壁電圧が反転して放電セル内部の壁電圧が消去される。電圧Vera（V）はXe分圧によって変化するため、上記のように、初期化前半部において過剰な壁電圧が蓄積されたセルのみが放電可能な値に各Xe分圧値により設定する必要がある。また、この過剰壁電圧消去期間は、万一別の理由で放電遅れを生じても確実に消去放電できる時間とする（例えば0.5〜50μs程度）。このような駆動方法によっても、実施の形態1〜3とほぼ同様の効果が奏される。
【００７８】
尚、本実施の形態4では図10（a）を用いて説明したが、図10（b）のように、走査電極SCN1〜SCNnに電圧Vera1（V）を印加中に維持電極SUS1〜SUSnに電圧Vera2（V）を印加することにより、さらに確実な過剰壁電圧の消去が可能となる。
また、図10（a）および（b）とも電圧Vera2（V）は正の電圧を印加しているが、負の電圧を印加することによっても過剰な壁電圧を消去することができる。
【００７９】
＜実施の形態5＞
図11は、本発明の実施の形態5によるPDPの全セル初期化期間における駆動波形を示した図である。
本実施の形態5の特徴は、図4の代表的なPDPの各電極に印加する駆動波形において、全セル初期化期間に図11に示すように、全セル初期化期間の前半部と後半部の間に走査電極SCN1〜SCNnおよびデータ電極D1〜Dmにおいて上下の電位変化波形を印加する過剰壁電圧消去期間を設けることにある。
【００８０】
本実施の形態5における初期化期間前半部と後半部の動作およびサブフィールド構成は実施の形態1と同様であるためここでは説明を省略し、実施の形態1と異なる過剰壁電圧消去期間について説明する。
図11（a）において、初期化前半部終了後、前半部で正常に初期化された放電セルが放電開始電圧に満たない電圧Vera1（V）を走査電極SCN1〜SCNnに、電圧Vera2をデータ電極D1〜Dmに印加する。電圧Vera1およびVera2はそれぞれ0.5〜20μsの間保持する。この過剰壁電圧消去期間においては、正常な初期化放電を行った放電セルでは放電せず、その壁電圧も初期化期間前半部の状態が保持される。
【００８１】
しかしながら、走査電極SCNi上、維持電極SUSi上およびデータ電極Dｊ上に過剰な壁電圧が蓄積している放電セルに対しては、走査電極SCN1〜SCNnに電圧Veraを印加すると放電開始電圧（Vf）を超えて強放電が発生し、走査電極SCNi、維持電極SUSiおよびデータ電極Dｊ上の壁電圧が反転して放電セル内部の壁電圧が消去される。電圧Vera（V）はXe分圧によって変化するため、上記のように、初期化前半部において過剰な壁電圧が蓄積されたセルのみが放電可能な値に各Xe分圧値により設定する必要がある。また、この過剰壁電圧消去期間は、万一別の理由で放電遅れを生じても確実に消去放電できる時間とする（例えば0.5〜50μs程度）。
【００８２】
このような駆動方法によっても、実施の形態1〜4とほぼ同様の効果が奏される。
尚、本実施の形態5では図11（a）を用いて説明したが、図11（b）のように、データ電極D1〜Dmに印加する電圧Vera2が負の電圧であっても同様の効果が得られる。
また、図11（a）および（b）とも過剰壁電圧消去期間終了後に維持電極SUS1〜SUSnに電圧Vh（V）を印加しているが、過剰壁電圧消去期間中に印加することによっても過剰な壁電圧を消去することができる。
【００８３】
＜実施の形態6＞
図12は、本発明の実施の形態6の全セル初期化期間における駆動波形を示した図である。
本実施の形態6の特徴は、図4の代表的なPDPの各電極に印加する駆動波形において、全セル初期化期間に図12に示すように、全セル初期化期間の前半部と後半部の間に維持電極SUS1〜SUSnおよびデータ電極D1〜Dmにおいて上下の電位変化波形を印加する過剰壁電圧消去期間を設けることにある。
【００８４】
本実施の形態6における初期化期間前半部と後半部の動作およびサブフィールド構成は実施の形態1と同様であるためここでは説明を省略し、実施の形態1と異なる過剰壁電圧消去期間について説明する。
図12（a）において、初期化前半部終了後、前半部で正常に初期化された放電セルが放電開始電圧に満たない電圧Vera1（V）を維持電極SUS1〜SUSnに、電圧Vera2をデータ電極D1〜Dmに印加する。この過剰壁電圧消去期間においては、正常な初期化放電を行った放電セルでは放電せず、その壁電圧も初期化期間前半部の状態が保持される。しかしながら、走査電極SCNi上、維持電極SUSi上およびデータ電極Dｊ上に過剰な壁電圧が蓄積している放電セルに対しては、走査電極SCN1〜SCNnに電圧Veraを印加すると放電開始電圧（Vf）を超えて強放電が発生し、走査電極SCNi、維持電極SUSiおよびデータ電極Dｊ上の壁電圧が反転して放電セル内部の壁電圧が消去される。電圧Vera（V）はXe分圧によって変化するため、上記のように、初期化前半部において過剰な壁電圧が蓄積されたセルのみが放電可能な値に各Xe分圧値により設定する必要がある。また、この過剰壁電圧消去期間は、万一別の理由で放電遅れを生じても確実に消去放電できる時間とする（例えば0.5〜50μs程度）。
【００８５】
このような駆動方法によっても、実施の形態1〜5とほぼ同様の効果が奏される。
尚、本実施の形態6では図12（a）を用いて説明したが、図12（b）のように、データ電極D1〜Dmに印加する電圧Vera2が負の電圧であっても同様の効果が得られる。
また、図12（a）および（b）とも電圧Vera2（V）は電圧Vera1が印加された後に印加されているが、印加前に印加することによっても過剰な壁電圧を消去することができる。
【００８６】
＜その他の事項＞
上記実施の形態1〜6では、過剰壁電圧消去期間に設けた上下の電位変化波形はパルス電圧となっているが、ランプ電圧や時定数を持った電圧のように時間とともに変化するような電圧としてもよい。
上記実施の形態1〜6では、APLに応じて全セル初期化期間の回数を変化させる構成としているが、本発明は各全セル初期化期間ごとに過剰壁電圧消去期間を設ける駆動方法に限定するものではなく、例えば各放電セル毎に異なる輝度重みなどによって、選択的に過剰壁電圧消去期間を設けるようにしてもよい。
【００８７】
また、新たにパネルの温度を監視するパネル温度監視部を設け、その温度情報により初期化回数や選択的に設ける過剰壁電圧消去期間の回数を変化させるようにしてもよい。
また、その温度情報により過剰壁電圧消去期間の時間や電圧Vera（V）を変化させるようにしてもよい。
また、新たに使用時間を計測する全使用時間計測部を儲け、その使用時間情報により初期化回数や選択的に設ける過剰壁電圧消去期間の回数を変化させるようにしてもよい。
【００８８】
またその使用時間情報により過剰壁電圧消去期間の時間や電圧Vera（V）を変化させるようにしてもよい。
また、上記各実施の形態では、三電極面放電型のPDPの構成について説明したが、本発明はこれ以外の電極構造を持つPDPにも適用が可能である。例えば、各走査電極、各維持電極、各データ電極のいずれか1種と平行に延伸して補助電極を配し、前記過剰壁電圧消去期間における電位変化波形を印加する専用の電極としてこれを用いる構成とすることもできる。
【００８９】
なお、本明細書において言及する「HD（High Definition）以上の解像度を有する高精細なPDP」は、例えば、次のようなものを指している。
a.パネルサイズが37インチの場合；1024×720（画素）のHDパネルよりも高解像度のパネル
b.パネルサイズが42インチの場合；1024×768（画素）のHDパネルよりも高解像度のパネル
c.パネルサイズが50インチの場合；1366×768（画素）のHDパネルよりも高解像度のパネル
また、HD以上の解像度を有するパネルには、フルHDパネル（1920×1080（画素））も含んでいる。
【産業上の利用可能性】
【００９０】
本発明は、例えば家庭内でのテレビジョン装置、或いは公共施設における大型表示装置として用いられるプラズマディスプレイパネルに利用することが可能である。
【図面の簡単な説明】
【００９１】
【図１】代表的な交流面放電型PDPの斜視図である。
【図２】代表的なPDPの電極配列図である。
【図３】代表的なPDPの駆動方法を使用するPDP装置の構成図である。
【図４】代表的なPDPの各電極に印加する駆動波形図である。
【図５】代表的なPDPの駆動における問題を示した駆動波形図である。
【図６】本発明の実施の形態1におけるPDPの駆動波形図である。
【図７】本発明の実施の形態1におけるPDPの駆動方法のサブフィールド構成図である。
【図８】本発明の実施の形態2におけるPDPの駆動波形図である。
【図９】本発明の実施の形態3におけるPDPの駆動波形図である。
【図１０】本発明の実施の形態4におけるPDPの駆動波形図である。
【図１１】本発明の実施の形態5におけるPDPの駆動波形図である。
【図１２】本発明の実施の形態6におけるPDPの駆動波形図である。
【符号の説明】
【００９２】
1  PDP
2  前面基板
3  背面基板
6  誘電体層
7  保護層
8  絶縁体層
10  隔壁
11  蛍光体層
12  データ電極駆動回路
13  走査電極駆動回路
14  維持電極駆動回路
15  タイミング発生回路
16  A／D変換器
17  走査数変換部
18  サブフィールド変換部
19  APL検出部
D1〜Dm    データ電極
SCN1〜SCNn    走査電極
SUS1〜SUSn    維持電極
【図１】
0005081618.tif 000005
【図２】
0005081618.tif 000006
【図３】
0005081618.tif 000007
【図４】
0005081618.tif 000008
【図５】
0005081618.tif 000009
【図６】
0005081618.tif 000010
【図７】
0005081618.tif 000011
【図８】
0005081618.tif 000012
【図９】
0005081618.tif 000013
【図１０】
0005081618.tif 000014
【図１１】
0005081618.tif 000015
【図１２】
0005081618.tif 000016