(57)【特許請求の範囲】
【請求項１】
半導体チップに配置され、前記半導体チップの角部において面取り平坦部を有する耐湿リングと、
前記耐湿リングの内側に形成された第１のモニターパターンと
を含み、
前記第１のモニターパターンの少なくとも一部は、
前記面取り平坦部の中点を頂点の一つとし、前記耐湿リング内に位置される四角形領域の外側であり、且つ、前記面取り平坦部の第１の基点及び第２の基点を頂点の二つとし、前記耐湿リング内に位置する、前記四角形領域を内包するｎ角形領域（ｎは４以上の自然数）の内側に形成されることを特徴とする半導体装置。
【請求項２】
前記第１のモニターパターンと同じパターン配置を有する第２のモニターパターン、第３のモニターパターン及び第４のモニターパターンが、前記半導体チップの四隅に配置されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１のモニターパターンは、前記半導体チップのＩ／Ｏリングの外側に配置されることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
半導体チップの第１の領域に形成された半導体素子と、
前記半導体素子を囲う区画枠体と、
前記半導体チップの角部であって、前記区画枠体の内側に配置されたｎ角形（ｎは４以上の自然数）状の第２の領域に形成された第１のモニターパターンと
を含み、
前記区画枠体は、その角部が面取りされた平坦部を有し、前記第２の領域のｎ角形状の一辺が前記平坦部と平行とされていることを特徴とする半導体装置。
【請求項５】
前記第２の領域内に形成された第１のモニターパターンと相対的位置が同一である第２モニターパターン、第３のモニターパターン及び第４のモニターパターンが、前記半導体チップの四隅に配置されることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記区画枠体は、その四隅部分が面取りされた前記平坦部を有しており、前記第２の領域のｎ角形状の一辺が前記平坦部と平行とされていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
半導体チップの角部であって、前記半導体チップの区画枠体の内側にｎ角形（ｎは４以上の自然数）領域を規定する工程と、
前記半導体チップ内に第１のパターンを形成するとともに、前記ｎ角形領域内に第２のパターンを形成する工程と
を含み、
前記区画枠体は、その角部が面取りされた平坦部を有し、前記ｎ角形領域の一辺が前記平坦部と平行とされることを特徴とする半導体装置の製造方法。
【請求項８】
前記区画枠体は、その四隅部分が面取りされた前記平坦部を有しており、前記ｎ角形領域の一辺が前記平坦部と平行とされていることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記区画枠体はシールリングであることを特徴とする請求項７又は８に記載の半導体装置の製造方法。
【請求項１０】
半導体チップの角部であって、前記半導体チップの区画枠体の内側の領域にｎ角形（ｎは４以上の自然数）領域を規定するステップと、
前記ｎ角形領域内に、モニターパターンのデータを配置するステップと
を含み、
前記区画枠体は、その角部が面取りされた平坦部を有し、前記ｎ角形領域の一辺が前記平坦部と平行とされることを特徴とする半導体装置の設計方法。
【請求項１１】
前記区画枠体は、その四隅部分が面取りされた前記平坦部を有しており、前記ｎ角形領域の一辺が前記平坦部と平行とされていることを特徴とする請求項１０に記載の半導体装置の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ領域に半導体素子と共に測長用のパターンを備えた半導体装置及びその製造方法、並びにその設計方法に関する。
【背景技術】
【０００２】
近時では、半導体装置の小型化及び高集積化の要請に応えるべく、パターンの最小加工寸法の更なる縮小化が進行しており、そのために安定した微細加工技術が要求されている。かかる微細加工においては、パターンの寸法計測、即ち線幅管理が極めて重要となる。
【０００３】
従来より、線幅管理専用のパターン（モニターパターン）を半導体基板上のチップ作製に支障を来さない場所に形成し、このモニターパターンを測長ＳＥＭで観察することにより、半導体チップ内に形成された半導体素子の構成要素のパターンの線幅を推定する手法が採られている（特許文献１，２を参照）。
【０００４】
モニターパターンの形成領域（線幅管理領域）の配置場所としては、半導体基板上で完成された半導体チップを分離するための領域であるスクライブ・ラインが良く用いられる。
線幅管理領域をスクライブ・ラインに設ける場合、隣接する半導体チップとの関係で２つの線幅管理領域が並設されることから、スクライブ・ラインを幅広に形成する必要がある。この場合、スクライブ・ラインの面積が増加し、半導体チップ領域が狭くなるという問題がある。そこで、例えば特許文献２のように、スクライブ・ラインの代わりに、半導体チップ内（半導体チップ領域）における四隅部分に線幅管理領域を配置することが提案されている。
【０００５】
【特許文献１】特開平８−１４８４９０号公報
【特許文献２】特開昭６０−８３３４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、半導体装置の更なる小型化及び高集積化の要請は益々高まっており、モニターパターンの形成場所の確保が困難となりつつある。そのため、単に半導体チップ領域の四隅部分に線幅管理領域を形成することのみでは、確実な線幅管理が難しいという現況にある。
【０００７】
本件は、上記の課題に鑑みてなされたものであり、半導体チップ領域の四隅部分の面積を有効に活用することができる半導体装置及びその製造方法、並びにその設計方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本件の半導体装置の製造方法は、半導体基板上に設けられた複数の半導体チップ領域において、それぞれ第１の領域に半導体素子を備えた半導体装置をその対象とする。
本件では、前記半導体チップ領域内の四隅部分に、当該半導体チップ領域の区画枠体に近接する複数の辺が当該区画枠体に位置整合する八角形状の第２の領域がそれぞれ規定されており、前記第１の領域内に第１のパターンを順次形成するとともに、前記各第２の領域内に前記第１のパターンに対応した測長用の第２のパターンを、当該各第２の領域内における相対的位置が同一となるように順次形成する。
【０００９】
本件の半導体装置は、半導体チップに配置され、前記半導体チップの角部において面取り平坦部を有する耐湿リングと、前記耐湿リングの内側に形成された第１のモニターパターンとを含み構成される。ここで、前記第１のモニターパターンの少なくとも一部は、前記面取り平坦部の中点を頂点の一つとし、前記耐湿リング内に位置される四角形領域の外側であり、且つ、前記面取り平坦部の第１の基点及び第２の基点を頂点の二つとし、前記耐湿リング内に位置する、前記四角形領域を内包するｎ角形領域（ｎは４以上の自然数）の内側に形成される。
【００１０】
本件の半導体装置は、半導体チップの第１の領域に形成された半導体素子と、前記半導体素子を囲う区画枠体と、前記半導体チップの角部であって、前記区画枠体の内側に配置されたｎ角形（ｎは４以上の自然数）状の第２の領域に形成された第１のモニターパターンとを含み、前記区画枠体は、その角部が面取りされた平坦部を有し、前記第２の領域のｎ角形状の一辺が前記平坦部と平行とされている。
【００１１】
本件の半導体装置の製造方法は、半導体チップの角部であって、前記半導体チップの区画枠体の内側にｎ角形（ｎは４以上の自然数）領域を規定する工程と、前記半導体チップ内に第１のパターンを形成するとともに、前記ｎ角形領域内に第２のパターンを形成する工程とを含み、前記区画枠体は、その角部が面取りされた平坦部を有し、前記ｎ角形領域の一辺が前記平坦部と平行とされる。
【００１２】
本件の半導体装置の設計方法は、半導体チップの角部であって、前記半導体チップの区画枠体の内側の領域にｎ角形（ｎは４以上の自然数）領域を規定するステップと、前記ｎ角形領域内に、モニターパターンのデータを配置するステップとを含み、前記区画枠体は、その角部が面取りされた平坦部を有し、前記ｎ角形領域の一辺が前記平坦部と平行とされる。
【発明の効果】
【００１３】
本件によれば、半導体チップ領域の四隅部分の面積を最大限に活用し、しかも可及的に容易且つ確実な線幅管理を行うことを可能とし、信頼性の高い半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００１４】
―本発明の基本形態―
以下、本発明の基本形態について説明する。
【００１５】
図１に示すように、半導体基板１には複数（ここでは５×８個を例示する。）の同一の半導体チップ２がマトリクス状に形成されており、隣接する半導体チップ２間がスクライブ領域３（スクライブの中心線をスクライブセンタと記す。）で隔てられている。
図２に示すように、各半導体チップ２は、クラックのチップ内部への進行を防止する矩形状の枠体であるシールリング４で区画されている。シールリング４の内部である半導体チップ領域には、各種の半導体素子が形成される素子形成領域５と、この素子形成領域５の周辺に設けられ、配線群６ａにより素子形成領域５の半導体素子等と電気的に接続されてなる入出力（Ｉ／Ｏ）パッド６と、各Ｉ／Ｏパッド６間を電気的に接続し、素子形成領域５の周囲を囲む電源線群７ａで構成されてなるＩ／Ｏリング７とが設けられる。Ｉ／Ｏパッド６及びＩ／Ｏリング７からなる領域の大きさは、素子形成領域５の一端と配線群６ａの先端との間の距離（Ｉ／Ｏ高さ）で規定されている。
【００１６】
素子形成領域５内の半導体素子等に対応したモニターパターンの形成領域（線幅管理領域）８は、シールリング４内の四隅部分、即ちシールリング４とＩ／Ｏリング７との間に形成された間隙に配置される。線幅管理領域７は、図示のように四角形状、ここでは正方形状に規定することが考えられる。なお図２では、四隅部分のうち左上部分の線幅管理領域８のみを拡大して示す。
【００１７】
半導体チップ２では、半導体チップ領域内へのクラックの進行を防止すべく、図３に示すように、４つの角部分を面取りしたシールリング９を設けることが好ましい。
しかしながらこの場合、図示のように四角形状、ここでは正方形状（或いは長方形状）の線幅管理領域１１を配置すると、シールリング９の面取りにより、線幅管理領域１１は線幅管理領域８に比べて面積が小さくなるという不都合が生じる。
【００１８】
そこで、図４に示すように、シールリング９とＩ／Ｏリング７との間に形成された間隙の大きさ及び形状に整合した線幅管理領域１２を設けることが考えられる。
【００１９】
しかしながらこの場合、以下のような問題が生じる。
図５に示すように、線幅管理領域１２は、シールリング９で囲まれてなる半導体チップ領域内の四隅部分に配置される。線幅管理領域１２はその形状がシールリング９とＩ／Ｏリング７との間に形成された間隙の形状に整合したものであるため、各隅部分では回転移動した相異なる状態で配置される。各線幅管理領域１２内には、それぞれ同一の各種のモニターパターンが形成されるが、当該回転移動により、各線幅管理領域１１内における各モニターパターンの相対的位置は、各隅部分で異なるものとなる。線幅管理には、線幅管理領域内の各モニターパターンの相対的位置を予め登録しておき、登録された位置データに基づいて、例えば走査型電子顕微鏡（ＳＥＭ）によりモニターパターンの幅（或いは直径）を自動計測する構成を採る。従って、上記のように線幅管理領域１２ごとで各モニターパターンの相対的位置が異なる場合、各線幅管理領域１２に対応して逐一位置登録の作業を要するため、各モニターパターンの測定効率の低下を招くことになる。
【００２０】
本発明者は、半導体チップ領域内へのクラックの進行防止を確実にすべく、面取りされたシールリングを採用するも、各線幅管理領域内における各モニターパターンの相対的位置を同一とするとともに、線幅管理領域の面積を有効に利用すべく鋭意検討した結果、本基本形態に想到した。
【００２１】
本基本形態では、図６に示すように、半導体チップ１０１の角部において面取り平坦部１０２Ａを有する耐湿リング１０２と、素子領域１０３（Ｉ／Ｏリングや素子形成領域が設けられる部分）と、耐湿リング１０２の内側で素子領域１０３と間の領域に形成された複数のモニターパターン１１１とが形成される。ここで、モニターパターン１１１の少なくとも一部は、面取り平坦部１０２Ａの中点１０２ｃを頂点の一つとし、耐湿リング１０２内に位置される四角形領域１０４Ａの外側であり、且つ、面取り平坦部１０２Ａの２つの面取り基点１０２ａ，１０２ｂを頂点の２つとし、耐湿リング１０２内に位置する、四角形領域１０４Ａを内包するｎ角形領域（ｎは４以上の自然数）、ここでは８角形領域である線幅管理領域１０４の内側である領域に形成される。即ち、モニターパターン１１１の少なくとも一部（図示の例では、２つのモニターパターン１１１のそれぞれ一部）は、図６中で斜線で示す拡張領域１０４Ｂ内に位置することになる。
【００２２】
ここで図６では、半導体チップの左上部分を例示したが、他の角部（右上部分、左下部分、右下部分）にも同様にモニターパターン１１１と同じ配置のモニターパターンが形成される。
また、上記の例では、線幅管理領域１０４の辺の一部が耐湿リング１０２の一部と重なるように説明したが、実際に規定される線幅管理領域１０４は、耐湿リング１０２から極短の所定距離だけ離間させても好適である。
【００２３】
本基本形態では、耐湿リング１０２に面取り平坦部１０２Ａのような面取りが形成された場合でも、四角形領域１０４Ａのみならず、拡張領域１０４Ｂをもモニターパターン１１１の形成領域とすることができ、即ち四角形領域１０４Ａ及び張領域１０４Ｂからなる８角形領域である線幅管理領域１０４内がモニターパターン１１１の形成領域となる。このようにモニターパターン１１１を形成することにより、半導体チップの四隅部分の面積を有効に活用することができる。
【００２４】
以下、本基本形態を更に詳細に説明する。
本基本形態では、図７及び図８に示すように、半導体チップ領域内の四隅部分（シールリング９とＩ／Ｏリング７との間に形成された間隙）において、面取りされたシールリング９に近接する複数の辺が当該シールリング９に位置整合する八角形状、ここでは正八角形状に規定された同一の線幅管理領域１０をそれぞれ配置する。なお図７では、四隅部分のうち左上部分の線幅管理領域１０のみを拡大して示す。
【００２５】
線幅管理領域１０では、図７に示すように、シールリング９の面取り部分の辺９ａに整合してこれと平行に辺１０ａが、辺９ａと繋がる２辺９ｂ，辺９ｃに整合してこれらと平行に辺１０ｂ，１０ｃが、当該間隙におけるＩ／Ｏリング７の辺７ｂに整合してこれと平行に辺１０ｄがそれぞれ規定されており、当該間隙の面積が可及的に利用されている。例えば、線幅管理領域１０と図３の線幅管理領域９とでは、その面積比は１４：８となる。
【００２６】
しかも線幅管理領域１０は、回転対象形状であるため、半導体チップ領域内の四隅部分の各々において同一形状に規定される。従って、各線幅管理領域１０内における各モニターパターンの相対的位置は、各隅部分で同一にすることができる。この点について、以下、図９を用いて具体的に説明する。
【００２７】
図９では、半導体基板１上に複数（ここでは５×８個を例示する。）の同一の半導体チップ２がマトリクス状にスクライブ領域３で各々画されて配設されている。この実施例では、一枚のマスクに５×８個のチップパターンが形成され、一回の露光（１ショット）で５×８個のチップパターンが半導体基板上に露光される。
各半導体チップ２のシールリング９で囲まれた半導体チップ領域内の四隅部分には、上記のようにそれぞれ同一の線幅管理領域１０が規定されている。
【００２８】
一回のショットで形成される領域内において、線幅の変動がどの程度あるかの管理を行う場合、図９のような一群の半導体チップ２において、少なくとも、そのショットの四隅部分及び中央部分に相当する座標Ａ〜Ｅに位置する各線幅管理領域１０について、各モニターパターンを自動測長する必要がある。
線幅管理を行う際のＳＥＭによる測長レシピでは、測長ポイントから次の測長ポイントへの相対座標を予め登録しておき、自動測長するという構成を採る。
【００２９】
具体的には、先ず、一群の半導体チップ２の例えば左上部分に位置する線幅管理領域１０の座標Ａを入力する。
次に、線幅管理領域１０内の＋マークへ移動し、モニターパターン１０Ａの座標を登録し、その測長パラメータ（ライン状パターン、ホール状パターン、抜きパターン、残しパターン等の当該モニターパターンの種類を示すパラメータ）を登録する。
次に、Ｈマークへ移動し、同様にモニターパターン１０Ｂの座標登録、及びその測長パラメータ登録を行う。
【００３０】
続いて、一群の半導体チップ２の例えば右上部分に位置する線幅管理領域１０の座標Ｂを入力する。本実施形態では、この線幅管理領域１０は座標Ａの線幅管理領域１０とモニターパターン１０Ａ，１０Ｂ（及び＋マーク、Ｈマーク）の相対的位置が同一であるため、座標Ａで登録したモニターパターン１０Ａ，１０Ｂの座標及び測長パラメータを単純にコピーすれば良い。左下部分に位置する線幅管理領域１０Ｃ、右下部分に位置する線幅管理領域１０Ｄ、中央部分に位置する線幅管理領域１０Ｅについても同様である。
【００３１】
これに対して、例えば図４の線幅管理領域１２では、図１０に示すように、一群の半導体チップ２の四隅部分の線幅管理領域１２で各モニターパターンの相対的位置が異なるため、座標Ａ〜Ｄの各線幅管理領域１２について、モニターパターン１２Ａ，１２Ｂの座標及びこれらの測長パラメータを逐一登録しなければならない。なお、中央部位の線幅管理領域１２については、座標Ａ〜Ｄの各線幅管理領域１２のうちの１つと各モニターパターンの相対的位置が同一となる。
【００３２】
このように、本基本形態では、複数の線幅管理領域について各モニターパターンの座標及び測長パラメータを逐一登録する必要がなく、１つの線幅管理領域のみについて当該登録を行えば良く、高精度で、しかも図９のような場合に比べて容易に線幅管理を行うことができる。
【００３３】
なお、線幅管理領域として、本発明に最も適した形状が八角形状であるが、半導体チップ領域のシールリングに近接する複数の辺が当該シールリングに可及的に位置整合して大きな面積が確保され、且つ線幅管理領域内に配置する各モニターパターンの当該線幅管理領域内における相対的位置が同一となる形状であれば、適宜の変更は可能である。例えば、ｎ角形（ｎは４以上の自然数）として菱形形状、１６角形状、３２角形状や更なる多角形状（略円状に近いもの、或いは円形も含む。）、八角形状内に収まる十字形状等、様々な形状が適用できる。
【００３４】
ここでは、複数の半導体チップが１回のショットで形成され、ショット内での線幅バラツキを測定する場合について説明した。しかし、本発明はショット内での線幅バラツキを測定することに限定されない。個々の半導体チップに対して半導体チップの四隅に形成されたモニターパターンを測定することによって、半導体チップ内での線幅バラツキを管理することができる。
【００３５】
さらに、本発明は、複数の半導体チップが１回のショットで形成される場合に限定されない。１ショットで１つの半導体チップが形成される場合でも、半導体チップの四隅に形成されたモニターパターンを測定することによって、半導体チップ内での線幅バラツキを管理することができる。
【００３６】
更に、複数の半導体チップを１ショットで形成する場合において、ショット内バラツキを管理する目的であれば、モニターパターンは、すべての半導体チップの四隅に配置する必要はなく、図９に示したＡ〜Ｅのうちの少なくとも一箇所に、八角形領域のモニターパターンを形成することも考えられる。
【００３７】
―本基本形態を適用した具体的な実施形態―
以下、本基本形態を適用した具体的な実施形態について、図面を参照しながら詳細に説明する。
【００３８】
（半導体装置の設計方法）
先ず、本基本形態を適用した半導体装置の設計方法について説明する。
図１１は、本実施形態による半導体装置の設計装置の一例を示すブロック図である。
【００３９】
この設計装置は、線幅管理領域の規定部２１と、規定部２１で規定された線幅管理領域の座標を記憶するメモリ２２と、各種データが入力され、半導体装置の各種パターンのデータ及びこれらに対応した各モニターパターンのデータを作成するレイアウト設計を行うための制御部２３と、レイアウト設計の画像及び規定された線幅管理領域を表示する画像表示部２４とを備えて構成されている。
【００４０】
規定部２１は、制御部２３を用いてレイアウト設計で作成された、半導体チップ領域内の四隅部分（シールリング９とＩ／Ｏリング７との間に形成された間隙）において、当該間隙の形状及び大きさ等に対応して、上述したように当該間隙の面積を可及的に利用するように、八角形状、ここでは正八角形状の各点の座標を算出し、線幅管理領域を規定する。なお、規定部２１を設ける代わりに、ユーザが適切な座標を入力してメモリ２２に記憶させる構成を採っても良い。
【００４１】
制御部２３は、ＣＰＵ等からなり、例えばＣａｌｍａ社のＧＤＳ−ＩＩフォーマットデータ等であるストリームフォーマットを用い、入力された各種データに基づいてレイアウト設計を適宜行えるように構成されている。
【００４２】
図１２は、本実施形態による半導体装置の設計方法を示すフロー図である。
本実施形態では、先ず制御部２３を用いてレイアウト設計で作成された、半導体チップ領域内の四隅部分の間隙に対して、規定部２１により、或いはユーザの座標入力により、当該間隙に適切な正八角形状の各点の座標を算出し、線幅管理領域を規定する（ステップＳ１）。
【００４３】
続いて、半導体装置の各種半導体素子を構成する各種パターンのデータを作成してゆくとともに、規定された正八角形状の線幅管理領域内に適宜収まるように、即ち規定された線幅管理領域内に適宜収まるまで、当該パターンに対応した（同一の）モニターパターンのデータを逐一作成し、線幅管理領域内に配置してゆく（ステップＳ２）。
【００４４】
（半導体装置の製造方法）
以下、本基本形態を適用した半導体装置の製造方法について説明する。
図１３は、本実施形態による半導体装置の製造方法により製造される半導体装置において、線幅管理領域の様子を示す概略平面図である。
【００４５】
上記の設計方法を用いて作製されたフォトマスクを用い、例えば半導体チップ領域における素子形成領域に素子分離領域、例えばＳＴＩ（shallow Trench Isolation）法によるＳＴＩ素子分離構造を形成する際に、これらと同時に、図１３（ａ）に示すように、半導体チップ領域内の四隅部分の間隙に規定された正八角形状の線幅管理領域１０内に、各ＳＴＩ素子分離構造に対応した、同一形状で同一材料からなる各種のモニターパターンを形成する。
【００４６】
線幅管理領域１０のモニターパターンに対する、上記したようなＳＥＭを用いた自動測長は、ＳＴＩ素子分離構造を形成するためのパターニング時のレジストパターン、及びこのレジストパターンを用いてエッチングによりＳＴＩ素子分離構造に対応して形成したモニターパターンの双方について行うのが好適である。
【００４７】
続いて、形成対象である半導体素子が例えばＭＯＳトランジスタであれば、素子形成領域には、半導体素子の例えばゲート絶縁膜、ゲート電極、ソース／ドレイン領域、これを覆う層間絶縁膜、層間絶縁膜に形成される各コンタクト孔、各コンタクト孔を導電材料で埋め込む導電プラグ、各導電プラグとそれぞれ接続される配線、そして更なる層間絶縁膜やビア孔、導電プラグ、配線等が形成されてゆく。
【００４８】
本実施形態では、上記したＭＯＳトランジスタの構成要素のうち、パターニングを要するもの、例えばゲート電極、各コンタクト孔、各配線等について、当該間隙に規定された正八角形状の線幅管理領域１０内に、パターニングを要する各構成要素に対応した、同一形状で同一材料からなる各種のモニターパターンを逐一形成する。このようにして各種の構成要素に対応したモニターパターンを形成した一例を図１３（ｂ）に示す。
【００４９】
同様に、線幅管理領域１０のモニターパターンに対する、上記したようなＳＥＭを用いた自動測長は、各種の構成要素を形成するためのパターニング時のレジストパターン、及びこのレジストパターンを用いてエッチングにより各種の構成要素に対応して形成したモニターパターンの双方について行うのが好適である。
【００５０】
以上説明したように、本実施形態によれば、半導体チップ領域の四隅部分の面積を最大限に活用し、しかも可及的に容易且つ確実な線幅管理を行うことを可能とし、信頼性の高い半導体装置を実現することができる。
【００５１】
以下、本発明の諸態様を付記としてまとめて記載する。
【００５２】
（付記１）半導体チップに配置され、前記半導体チップの角部において面取り平坦部を有する耐湿リングと、
前記耐湿リングの内側に形成された第１のモニターパターンと、
を含み、
前記第１のモニターパターンの少なくとも一部は、
前記面取り平坦部の中点を頂点の一つとし、前記耐湿リング内に位置される四角形領域の外側であり、且つ、前記面取り平坦部の第１の基点及び第２の基点を頂点の二つとし、前記耐湿リング内に位置する、前記四角形領域を内包するｎ角形領域（ｎは４以上の自然数）の内側に形成されることを特徴とする半導体装置。
【００５３】
（付記２）前記第１のモニターパターンと同じパターン配置を有する第２のモニターパターン、第３のモニターパターン及び第４のモニターパターンが、前記半導体チップの四隅に配置されることを特徴とする付記１に記載の半導体装置。
【００５４】
（付記３）前記第１のモニターパターンは、前記半導体チップのＩ／Ｏリングの外側に配置されることを特徴とする付記１又は２に記載の半導体装置。
【００５５】
（付記４）半導体チップの第１の領域に形成された半導体素子と、
前記半導体素子を囲う区画枠体と、
前記半導体チップの角部であって、前記区画枠体の内側に配置された前記ｎ角形（ｎは４以上の自然数）状の第２の領域に形成された第１のモニターパターンと
を含むことを特徴とする半導体装置。
【００５６】
（付記５）前記第２の領域内に形成された第１のモニターパターンと相対的位置が同一である第２モニターパターン、第３のモニターパターン及び第４のモニターパターンが、前記半導体チップの四隅に配置されることを特徴とする付記４に記載の半導体装置。
【００５７】
（付記６）前記区画枠体は、その四隅部分が面取りされた平坦部を有しており、前記第２の領域のｎ角形状の一辺が前記面取り平坦部と平行とされていることを特徴とする付記５に記載の半導体装置。
【００５８】
（付記７）前記区画枠体はシールリングであることを特徴とする付記５又は６に記載の半導体装置。
【００５９】
（付記８）前記半導体素子は、リソグラフィーにより形成されるレジストパターンを用いて素子材料がエッチングされてなる第１の素子材料パターンであり、
前記第１、第２、第３及び第４のモニターパターンは、前記第１の素子材料パターンに対応した測長用の第２の素子材料パターンであることを特徴とする付記４〜７のいずれか１項に記載の半導体装置。
【００６０】
（付記９）半導体チップの角部であって、前記半導体チップの区画枠体の内側にｎ角形（ｎは４以上の自然数）領域を規定する工程と、
前記半導体チップ内に第１のパターンを形成するとともに、前記ｎ角形領域内に第２のパターンを形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【００６１】
（付記１０）前記区画枠体は、角部に面取り平坦部を有し、前記ｎ角形領域の一辺が前記面取り平坦部と平行することを特徴とする付記９に記載の半導体装置の製造方法。
【００６２】
（付記１１）前記区画枠体はシールリングであることを特徴とする付記９又は１０に記載の半導体装置の製造方法。
【００６３】
（付記１２）前記第１のパターンは、リソグラフィーにより形成される第１のレジストパターン及び前記第１のレジストパターンを用いて素子材料がエッチングされてなる第１の素子材料パターンであり、
前記第２のパターンは、前記第１のレジストパターンに対応した測長用の第２のレジストパターン及び前記第１の素子材料パターンに対応した測長用の第２の素子材料パターンであることを特徴とする付記９〜１１のいずれか１項に記載の半導体装置の製造方法。
【００６４】
（付記１３）半導体チップの角部であって、耐湿リングの内側の領域にｎ角形（ｎは４以上の自然数）領域を規定するステップと、
前記ｎ角形領域内に、モニターパターンのデータを配置するステップと
を含むことを特徴とする半導体装置の設計方法。
【００６５】
（付記１４）前記区画枠体は、その四隅部分が面取りされた平坦部を有し、前記ｎ角形の一辺が前記面取り平坦部と平行とされることを特徴とする付記１３に記載の半導体装置の設計方法。
【００６６】
（付記１５）前記区画枠体はシールリングであることを特徴とする付記１３は１４に記載の半導体装置の設計方法。
【００６７】
（付記１６）前記第１のパターンは、リソグラフィーにより形成される第１のレジストパターン及び前記第１のレジストパターンを用いて素子材料がエッチングされてなる第１の素子材料パターンであり、
前記第２のパターンは、前記第１のレジストパターンに対応した測長用の第２のレジストパターン及び前記第１の素子材料パターンに対応した測長用の第２の素子材料パターンであることを特徴とする付記１３〜１５のいずれか１項に記載の半導体装置の設計方法。
【図面の簡単な説明】
【００６８】
【図１】本発明の比較例を示す概略平面図である。
【図２】図１の主要部を拡大して示す概略平面図である。
【図３】本発明の他の比較例における主要部の一つを拡大して示す概略平面図である。
【図４】本発明の他の比較例における主要部の一つを拡大して示す概略平面図である。
【図５】図４の他の比較例の問題点を説明するための概略平面図である。
【図６】本発明の基本形態の原理を説明するための概略平面図である。
【図７】本発明の基本形態における主要部の一つを拡大して示す概略平面図である。
【図８】本発明の基本形態における各主要部を拡大して示す概略平面図である。
【図９】本発明の基本形態における効果の一つを説明するための概略平面図である。
【図１０】本発明の他の比較例における問題点を説明するための概略平面図である。
【図１１】本発明の実施形態による半導体装置の設計装置の一例を示すブロック図である。
【図１２】本発明の実施形態による半導体装置の設計方法を示すフロー図である。
【図１３】本発明の実施形態による半導体装置の製造方法により製造される半導体装置において、線幅管理領域の様子を示す概略平面図である。
【符号の説明】
【００６９】
１  半導体基板
２，１０１  半導体チップ
３  スクライブ領域
４，９  シールリング
５  素子形成領域
６  Ｉ／Ｏパッド
６ａ  配線群
７  Ｉ／Ｏリング
７ａ  電源線群
８，１０，１１，１２，１０４  線幅管理領域
９ａ〜９ｄ，１０ａ〜１０ｃ，７ｂ  辺
１０Ａ，１０Ｂ，１２Ａ，１２Ｂ，１１１  モニターパターン
１０２  耐湿リング
１０３  素子領域
１０２Ａ  面取り平坦部
１０２ａ，１０２ｂ  面取り基点
１０２ｃ  中点
１０４Ａ  四角形領域
１０４Ｂ  拡張領域
【図１】
0005012360.tif 000002
【図２】
0005012360.tif 000003
【図３】
0005012360.tif 000004
【図４】
0005012360.tif 000005
【図５】
0005012360.tif 000006
【図６】
0005012360.tif 000007
【図７】
0005012360.tif 000008
【図８】
0005012360.tif 000009
【図９】
0005012360.tif 000010
【図１０】
0005012360.tif 000011
【図１１】
0005012360.tif 000012
【図１２】
0005012360.tif 000013
【図１３】
0005012360.tif 000014