(57)【特許請求の範囲】
【請求項１】
フォース・アンプから、フォース・リレーを介して電圧測定器に入力される電圧が、センス・リレーを介してフィードバックされて基準電圧と一致するように制御される基準電圧校正回路において、
前記フォース・リレーの一端を前記フォース・アンプの出力端子とグランド端子のいずれかに接続する第１の半導体スイッチ手段と、
前記センス・リレーの一端を前記フォース・アンプの入力端子とグランド端子のいずれかに接続する第２の半導体スイッチ手段と、
前記第１，第２の半導体スイッチ手段でフォース・アンプ側への接続をオンにしたときの第１の測定結果の平均値と、グランド端子側への接続をオンにしたときの第２の測定結果の平均値との差分を演算する制御演算部と
を備えたことを特徴とする基準電圧校正回路。
【請求項２】
前記第１の半導体スイッチ手段は、前記フォース・リレーと前記フォース・アンプの出力端子との間に接続される第１の半導体スイッチと、前記フォース・リレーの前記フォース・アンプ側端子とグランド端子の間に接続される第２の半導体スイッチとを備え、
前記第２の半導体スイッチ手段は、前記センス・リレーと前記フォース・アンプの入力端子との間に接続される第３の半導体スイッチと、前記センス・リレーの前記フォース・アンプ側端子とグランド端子の間に接続される第４の半導体スイッチとを備えたことを特徴とする請求項１記載の基準電圧校正回路。
【請求項３】
前記制御演算部は、前記第１の測定の後に前記第２の測定を行う測定シーケンスＡと，前記第２の測定の後に前記第１の測定を行う測定シーケンスＢを交互に同数組み合わせてなる系列にしたがって前記半導体スイッチ手段を制御することを特徴とする請求項１乃至請求項２のいずれかに記載の基準電圧校正回路。
【請求項４】
前記制御演算部は、前記第１の測定の後に前記第２の測定を行う測定シーケンスＡと，前記第２の測定の後に前記第１の測定を行う測定シーケンスＢとからなり、１以上の整数Ｎのそれぞれについて、繰り返し周期が２のＮ乗の系列は繰り返し周期が２の（Ｎ-１）乗の系列の繰り返し周期ごとにＡとＢを入れ替えたものから構成される系列にしたがって前記半導体スイッチ手段を制御することを特徴とする請求項１乃至請求項２のいずれかに記載の基準電圧校正回路。
【請求項５】
前記制御演算部は測定時間間隔を等間隔とすることを特徴とする請求項１乃至請求項４のいずれかに記載の基準電圧校正回路。
【請求項６】
前記制御演算部は、前記第１、第２の測定結果とともにその測定時間を記録し、前記測定結果と前記測定時間に基づいて前記第１の測定結果の平均値と前記第２の測定結果の平均値との差分を演算することを特徴とする請求項１乃至請求項４のいずれかに記載の基準電圧校正回路。
【請求項７】
フォース・アンプから出力され、フォース・リレーを介して電圧測定器に入力される電圧が、センス・リレーを介してフィードバックされて基準電圧と一致するように制御され、前記電圧測定器の測定結果に基づいて前記基準電圧の測定を行う基準電圧校正方法において、
第１の半導体スイッチ手段により前記フォース・リレーの一端が前記フォース・アンプの出力端子とグランド端子のいずれかに接続され、
第２の半導体スイッチ手段により前記センス・リレーの一端が前記フォース・アンプの入力端子とグランド端子のいずれかに接続され、
前記第１，第２の半導体スイッチ手段がフォース・アンプ側への接続をオンにしたときの第１の測定結果の平均値と、グランド端子側への接続をオンにしたときの第２の測定結果の平均値との差分を演算する
ことを特徴とする基準電圧校正方法。
【請求項８】
前記第１の測定の後に前記第２の測定を行う測定シーケンスＡと，前記第２の測定の後に前記第１の測定を行う測定シーケンスＢを交互に同数組み合わせてなる系列にしたがって前記半導体スイッチを制御することを特徴とする請求項７記載の基準電圧校正方法。
【請求項９】
前記第１の測定の後に前記第２の測定を行う測定シーケンスＡと，前記第２の測定の後に前記第１の測定を行う測定シーケンスＢとからなり、１以上の整数Ｎのそれぞれについて、繰り返し周期が２のＮ乗の系列は繰り返し周期が２の（Ｎ-１）乗の系列の繰り返し周期ごとにＡとＢを入れ替えたものから構成される系列にしたがって前記半導体スイッチ手段を制御することを特徴とする請求項７記載の基準電圧校正方法。
【請求項１０】
測定時間間隔を等間隔とすることを特徴とする請求項７乃至請求項９のいずれかに記載の基準電圧校正方法。
【請求項１１】
前記第１、第２の測定結果とともにその測定時間を記録し、前記測定結果と前記測定時間に基づいて前記第１の測定結果の平均値と前記第２の測定結果の平均値との差分を演算することを特徴とする請求項７乃至請求項９のいずれかに記載の基準電圧校正方法。
【請求項１２】
前記フォース・リレー及び前記第１の半導体スイッチ手段又は前記センス・リレー及び前記第２の半導体スイッチ手段のいずれか一方のみを備え、前記フォース・アンプから出力される電圧が、抵抗を介してフィードバックされ前記基準電圧と一致するように制御されることを特徴とする請求項１乃至請求項６のいずれかに記載の基準電圧校正回路。
【請求項１３】
前記フォース・リレー及び前記第１の半導体スイッチ手段又は前記センス・リレー及び前記第２の半導体スイッチ手段のいずれか一方のみを備え、前記フォース・アンプから出力される電圧が、抵抗を介してフィードバックされ前記基準電圧と一致するように制御されることを特徴とする請求項７乃至請求項１１のいずれかに記載の基準電圧校正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣテスタ及び測定器のＤＣ関連モジュールが校正を行う際に電圧、抵抗基準として用いられる高精度な電圧基準の高精度な校正方法とその回路に関するものである。
【背景技術】
【０００２】
半導体集積回路のＤＣ試験では、ＤＵＴ（非試験デバイス）の入出力電流や入出力電圧などのＤＣ特性を試験する。ＤＣ試験には、電流印加電圧測定（ＩＳＶＭ）や電圧印加電流測定（ＶＳＩＭ）や電圧測定（ＭＶＭ）の機能があり、ＩＣテスタや測定器のＤＣ関連モジュールを用いて行われる。このＤＣ関連モジュールの校正には、電圧、抵抗基準として用いられる高精度な電圧基準を必要とするが、通常、ＩＣテスタ内部の基準電圧源を外部測定器で校正して使用する。
【０００３】
図５はＩＣテスタの内部基準電圧回路を校正するための従来の基準電圧校正回路の一例を示す構成ブロック図である。
【０００４】
校正の対象となるＩＣテスタの内部基準電圧回路１０は基準電圧源１とフォース・アンプ２とから構成される。基準電圧源１は、電源電圧Ｖccによって駆動され、グランド端子（接地端子ともいう）ＧＮＤを基準として例えば５Ｖの基準電圧ＶＲを出力する。フォース・アンプ２は、演算増幅器等からなり、基準電圧源１から出力される基準電圧ＶＲを非反転入力とし、これに対応する電圧ＶＯを出力する。フォース・リレー３は、リードリレーからなり、フォース・アンプ２の出力端子が５Ｖフォース・ライン５を介してその一端に接続され、図示しない制御装置によりオンオフが制御される。
【０００５】
電圧測定器９は、ＤＭＭ（Digital Multi Meter）などからなる外部校正機器で、フォース・リレー３の他端が５Ｖフォース・ライン５を介して所定の入力抵抗を持つその入力端子の信号側に接続される。センス・リレー４は、リードリレーからなり、その一端が５Ｖセンス・ライン６を介してフォース・アンプ２の反転入力端子に接続され、その他端が電圧測定器９の入力端子（信号側）の直前で５Ｖセンス・ライン６を介して５Ｖフォース・ライン５と接続される。電圧測定器９の入力端子の接地側は、ＧＮＤセンス・ライン７を介し、電圧測定器９の機器の接地側は、ＧＮＤフォース・ライン８を介して、いずれも基準電圧源１のＧＮＤ側に接続される。ここで、フォース・リレーとはフォースラインに挿入されているスイッチを指し、センス・リレーとはセンスラインに挿入されているスイッチを指す。
【０００６】
抵抗Ｒは、フォース・リレー３及びセンス・リレー４がオフのときにフォース・アンプ２の出力を５Ｖ程度に保つため、フォース・アンプ２の出力端子と反転入力端子の間に接続されるが、ここでは省略してもよい。
【０００７】
次に図５の基準電圧校正回路により内部基準電圧回路１０の校正を行う場合の動作を示す。校正に先立って、図示しない制御装置によりフォース・リレー３及びセンス・リレー４が閉じられる。基準電圧源１の基準電圧ＶＲはフォース・アンプ２の非反転入力端子に印加され、フォース・アンプ２の出力電圧ＶＯが校正対象信号としてフォース・ライン５及びフォース・リレー３を介して電圧測定器９の信号側入力端子に与えられる。信号側入力端子に生じた入力電圧ＶＩはセンス・ライン６及びセンス・リレー４を介してフォース・アンプ２の反転入力端子にフィードバックされる。フォース・アンプ２により、反転入力端子の電圧は非反転入力端子に加わる基準電圧ＶＲ（５Ｖ）と等しくなるように制御されるので、電圧測定器９のＧＮＤセンスライン７に対する（５Ｖ）信号側入力端子の電圧ＶＩ（すなわちＶＯ）は基準電圧ＶＲと等しくなる。したがって、電圧測定器９で電圧ＶＩの測定を行うことにより基準電圧出力ＶＯの校正を行うことができる。
【０００８】
なお、内部基準電圧回路１０を用いてＤＣ関連モジュールの校正を行う場合には、図５に図示されていない別のリレーにより、図５の電圧測定器９への配線と同様の配線で同モジュールの基準電圧部に電圧を供給する。
【０００９】
上記のように、内部基準電圧回路１０から外部校正機器９まではラインマトリクスを構成するリレー等（３個以上の場合もある）を含んだ経路で接続されている。外部校正機器と同じ場所に電流校正用の基準抵抗もあり（電圧基準と同じ場所に電流校正用の抵抗基準があり、これも同じ経路でＤＭＭに接続され、その抵抗値が校正される。この抵抗値はＩＣテスタの最小電流測定機能を校正するので１００ｋΩ〜１ＭΩ等の大きな値になっており、リークが問題となる。）、経路の電流リークを嫌うので、通常、図５のように高絶縁が可能なリードリレーで接続切り離しが行えるようにする。なお、メカリレー及び半導体リレーは絶縁性能が悪いのでめったに使われない。
【００１０】
ＩＣテスタの電圧校正に関連する先行技術文献としては次のようなものがある。
【００１１】
【特許文献１】特開平２００５−２０１７８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、フォース・リレー３やセンス・リレー４を構成するリードリレーは熱起電力を持つので、これが経路に入ると基準出力電圧ＶＯ（５Ｖ）をＤＭＭで正しく測定することができないという欠点がある。すなわち、リードリレーの一般的な熱起電力は５０μＶ程度なので、これらが４個ほど入れば合計２００μＶとなり、４０ｐｐｍ程度の大きな誤差となる。また、この熱起電力は時間とともに変動し、測定した時間によって変化するので、キャンセルしにくいという問題もあった。
【００１３】
本発明はこのような課題を解決しようとするもので、熱起電力の影響を受けずに正確にＩＣテスタや測定器の内部基準電圧を測定することができる基準電圧校正回路及び方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
このような課題を達成するために、本発明のうち請求項１記載の発明に係る基準電圧校正回路は、
フォース・アンプから、フォース・リレーを介して電圧測定器に入力される電圧が、センス・リレーを介してフィードバックされて基準電圧と一致するように制御される基準電圧校正回路において、
前記フォース・リレーの一端を前記フォース・アンプの出力端子とグランド端子のいずれかに接続する第１の半導体スイッチ手段と、
前記センス・リレーの一端を前記フォース・アンプの入力端子とグランド端子のいずれかに接続する第２の半導体スイッチ手段と、
前記第１，第２の半導体スイッチ手段でフォース・アンプ側への接続をオンにしたときの第１の測定結果の平均値と、グランド端子側への接続をオンにしたときの第２の測定結果の平均値との差分を演算する制御演算部と
を備えたことを特徴とする。
【００１５】
請求項２記載の発明は、
請求項１記載の基準電圧校正回路において、
前記第１の半導体スイッチ手段は、前記フォース・リレーと前記フォース・アンプの出力端子との間に接続される第１の半導体スイッチと、前記フォース・リレーの前記フォース・アンプ側端子とグランド端子の間に接続される第２の半導体スイッチとを備え、
前記第２の半導体スイッチ手段は、前記センス・リレーと前記フォース・アンプの入力端子との間に接続される第３の半導体スイッチと、前記センス・リレーの前記フォース・アンプ側端子とグランド端子の間に接続される第４の半導体スイッチとを備えたことを特徴とする。
【００１６】
請求項３記載の発明は、
請求項１乃至請求項２のいずれかに記載の基準電圧校正回路において、
前記制御演算部は、前記第１の測定の後に前記第２の測定を行う測定シーケンスＡと，前記第２の測定の後に前記第１の測定を行う測定シーケンスＢを交互に同数組み合わせてなる系列にしたがって前記半導体スイッチ手段を制御することを特徴とする。
【００１７】
請求項４記載の発明は、
請求項１乃至請求項２のいずれかに記載の基準電圧校正回路において、
前記制御演算部は、前記第１の測定の後に前記第２の測定を行う測定シーケンスＡと，前記第２の測定の後に前記第１の測定を行う測定シーケンスＢとからなり、１以上の整数Ｎのそれぞれについて、繰り返し周期が２のＮ乗の系列は繰り返し周期が２の（Ｎ-１）乗の系列の繰り返し周期ごとにＡとＢを入れ替えたものから構成される系列にしたがって前記半導体スイッチ手段を制御することを特徴とする。
【００１８】
請求項５記載の発明は、
請求項１乃至請求項４のいずれかに記載の基準電圧校正回路において、
前記制御演算部は測定時間間隔を等間隔とすることを特徴とする。
【００１９】
請求項６記載の発明は、
請求項１乃至請求項４のいずれかに記載の基準電圧校正回路において、
前記制御演算部は、前記第１、第２の測定結果とともにその測定時間を記録し、前記測定結果と前記測定時間に基づいて前記第１の測定結果の平均値と前記第２の測定結果の平均値との差分を演算することを特徴とする。
【００２０】
請求項７記載の発明に係る基準電圧校正方法は、
フォース・アンプから出力され、フォース・リレーを介して電圧測定器に入力される電圧が、センス・リレーを介してフィードバックされて基準電圧と一致するように制御され、前記電圧測定器の測定結果に基づいて前記基準電圧の測定を行う基準電圧校正方法において、
第１の半導体スイッチ手段により前記フォース・リレーの一端が前記フォース・アンプの出力端子とグランド端子のいずれかに接続され、
第２の半導体スイッチ手段により前記センス・リレーの一端が前記フォース・アンプの入力端子とグランド端子のいずれかに接続され、
前記第１，第２の半導体スイッチ手段がフォース・アンプ側への接続をオンにしたときの第１の測定結果の平均値と、グランド端子側への接続をオンにしたときの第２の測定結果の平均値との差分を演算する
ことを特徴とする。
【００２１】
請求項８記載の発明は、
請求項７記載の基準電圧校正方法において、
前記第１の測定の後に前記第２の測定を行う測定シーケンスＡと，前記第２の測定の後に前記第１の測定を行う測定シーケンスＢを交互に同数組み合わせてなる系列にしたがって前記半導体スイッチを制御することを特徴とする。
【００２２】
請求項９記載の発明は、
請求項７記載の基準電圧校正方法において、
前記第１の測定の後に前記第２の測定を行う測定シーケンスＡと，前記第２の測定の後に前記第１の測定を行う測定シーケンスＢとからなり、１以上の整数Ｎのそれぞれについて、繰り返し周期が２のＮ乗の系列は繰り返し周期が２の（Ｎ-１）乗の系列の繰り返し周期ごとにＡとＢを入れ替えたものから構成される系列にしたがって前記半導体スイッチ手段を制御することを特徴とする。
【００２３】
請求項１０記載の発明は、
請求項７乃至請求項９のいずれかに記載の基準電圧校正方法において、
測定時間間隔を等間隔とすることを特徴とする。
【００２４】
請求項１１記載の発明は、
請求項７乃至請求項９のいずれかに記載の基準電圧校正方法において、
前記第１、第２の測定結果とともにその測定時間を記録し、前記測定結果と前記測定時間に基づいて前記第１の測定結果の平均値と前記第２の測定結果の平均値との差分を演算することを特徴とする。
【００２５】
請求項１２記載の発明は、
請求項１乃至請求項６のいずれかに記載の基準電圧校正回路において、
前記フォース・リレー及び前記第１の半導体スイッチ手段又は前記センス・リレー及び前記第２の半導体スイッチ手段のいずれか一方のみを備え、前記フォース・アンプから出力される電圧が、抵抗を介してフィードバックされ前記基準電圧と一致するように制御されることを特徴とする。
【００２６】
請求項１３記載の発明は、
請求項７乃至請求項１１のいずれかに記載の基準電圧校正方法において、
前記フォース・リレー及び前記第１の半導体スイッチ手段又は前記センス・リレー及び前記第２の半導体スイッチ手段のいずれか一方のみを備え、前記フォース・アンプから出力される電圧が、抵抗を介してフィードバックされ前記基準電圧と一致するように制御されることを特徴とする。
【発明の効果】
【００２７】
以上説明したことから明らかなように、本発明によれば、フォース・アンプから出力され、フォース・リレーを介して電圧測定器に入力される電圧が、センス・リレーを介してフィードバックされて基準電圧と一致するように制御され、前記電圧測定器の測定結果に基づいて前記基準電圧の測定を行う基準電圧校正回路において、前記フォース・リレーの一端を前記フォース・アンプの出力端子とグランド端子のいずれかに接続する第１の半導体スイッチ手段と、前記センス・リレーの一端を前記フォース・アンプの入力端子とグランド端子のいずれかに接続する第２の半導体スイッチ手段と、前記第１，第２の半導体スイッチ手段でフォース・アンプ側への接続をオンにしたときの第１の測定結果と、グランド端子側への接続をオンにしたときの第２の測定結果との差分を演算する制御演算部とを備えたことにより、熱起電力を相殺することができるので、熱起電力の影響を受けずに正確にＩＣテスタや測定器の内部基準電圧を測定することができる基準電圧校正回路及び方法を提供することができる。
【発明を実施するための最良の形態】
【００２８】
以下本発明の実施の形態について図面を用いて詳細に説明する。
【００２９】
図１は本発明の実施の形態に係る基準電圧校正回路の一実施例を示す構成ブロック図である。図５と同じ部分は同一の記号を付して重複する説明は省略する。
【００３０】
４個の半導体スイッチ１１〜１４はフォトＭＯＳ，アナログスイッチ等熱起電力の小さいスイッチ素子が用いられる。第１の半導体スイッチ１１はフォース・アンプ２の出力端子とフォース・リレー３の一端との間に接続され、第２の半導体スイッチ１２はフォース・リレー３の一端（フォース・アンプ側端子）とＧＮＤとの間に接続され、第３の半導体スイッチ１３はフォース・アンプ２の反転入力端子とセンス・リレー４の一端との間に接続され、第４の半導体スイッチ１４は、センス・リレー４の一端（フォース・アンプ側端子）とＧＮＤとの間に接続される。
【００３１】
ここで、第１の半導体スイッチ１１と第２の半導体スイッチ１２とは、フォース・リレー３の一端をフォース・アンプ２の出力端子とグランド端子ＧＮＤのいずれかに接続する第１の半導体スイッチ手段を構成し、第３の半導体スイッチ１３と第４の半導体スイッチ１４とは、センス・リレー４の一端をフォース・アンプ２の（反転）入力端子とグランド端子ＧＮＤのいずれかに接続する第２の半導体スイッチ手段を構成する。
【００３２】
制御演算部１５は、リレー３，４を制御するほか、半導体スイッチ１１〜１４のオンオフを制御するとともに、これらと連動して電圧測定器９による電圧測定を制御し、得られた電圧測定値Ｖｍから基準電圧ＶＯの校正値を演算し、出力する。すなわち、半導体スイッチ１１〜１４のオンオフを制御することにより、フォース・リレー３とセンス・リレー４とを５Ｖ基準電圧（ＶＯ）とグランド端子ＧＮＤのいずれかに接続し、５Ｖ基準電圧（ＶＯ）に接続したとき電圧測定器９から得られる第１の測定結果と、グランド端子ＧＮＤに接続したときに同様に得られる第２の測定結果との差分を演算する。
【００３３】
なお、通常はこの電圧基準のほかに大電流基準のための低抵抗、微小電流基準のための高抵抗も接続されているが、一般に高抵抗による微小電流基準はリークの少ないことが要求される。この様な場合、高抵抗はそれぞれのフォース・リレー、センス・リレーを介してフォース・リレー３、センス・リレー４の右側に接続されていて、従来技術と同じようにリークの少ない環境を提供している。すなわち、リレー３と４は他の基準抵抗のリレーとパラレルに接続され、ＤＭＭに接続されているラインはリークが少なく高抵抗の校正でも支障がないように構成されている。
【００３４】
図１の構成の基準電圧校正回路の動作を次に説明する。各動作の制御は制御演算部１５により以下の順序で行われる。
（１）フォース・リレー３とセンス・リレー４をオンにする。
（２）ＧＮＤを測定できるように半導体スイッチ１２，１４をオンにしたとき（すなわち、第１，第２の半導体スイッチ手段でグランド端子側への接続をオンにしたとき）の電圧ＶＩを電圧測定器９で測り、リレーの熱起電力を示す電圧Ｖｍ１を得る。
（３）５Ｖを測定できるように半導体スイッチ１１，１３をオンにしたとき（すなわち、第１，第２の半導体スイッチ手段でフォース・アンプ側への接続をオンにしたとき）の電圧ＶＩを電圧測定器９で測り、電圧Ｖｍ２を得る。
（４）上記（３）による測定データと（２）による測定データの差分Ｖｍ２−Ｖｍ１をとる。
【００３５】
上記のシーケンスにより、リレーの熱起電力をキャンセルした５Ｖ基準電圧ＶＯを測定することができる。
【００３６】
しかし、前述したように、リレーの熱起電力は時間とともに変化するので、上記（２）と（３）の２つの測定の間に熱起電力の値が変化すればそれが誤差になる。
【００３７】
図２は上記の実施例で、リレーの熱起電力の時間変化分をキャンセルできるシーケンス例を示すタイムチャートである。先の実施例ではＧＮＤ測定と５Ｖ測定を各１回としたが、ここでは、測定を  ＧＮＤ，  ５Ｖ，  ５Ｖ，  ＧＮＤ，  ＧＮＤ，  ５Ｖ，  ５Ｖ，  ・・・  ＧＮＤ，  ＧＮＤ，  ５Ｖ，  ５Ｖ，  ＧＮＤのシーケンスで切り替えて、等（時間）間隔で測定し、５Ｖ，ＧＮＤそれぞれ同一回数の測定データについて平均を取った上で両者の差分を取ることにより、時間変化分をキャンセルする。
【００３８】
すなわち、図２において、シーケンスの繰り返し周期は４回（４測定点）であり、第１回測定でＧＮＤ、第２回測定で５Ｖ、第３回測定で５Ｖ、第４回測定でＧＮＤを測定する。５Ｖ，ＧＮＤそれぞれの測定データについて平均をとり前者から後者を引くと、例えば最初の繰り返し周期において、第２回測定の５Ｖから第１回測定のＧＮＤが引き算されたものと、第３回測定の５Ｖから第４回測定のＧＮＤが引き算されたものとが加算されることになるが、熱起電力ＥＴの前者の変化分と後者の変化分とは符号が逆となるので、互いにキャンセルされる。他の周期でも同様なので、全体の平均値は熱起電力の変化分がキャンセルされたものとなる。
【００３９】
上記したように、制御演算部１５による半導体スイッチ１１〜１４の制御を、第１の測定の後に第２の測定を行う測定シーケンスＡと，第２の測定の後に第１の測定を行う測定シーケンスＢを交互に同数組み合わせてなる系列ＡＢＡＢ・・・ＡＢにしたがって行うことにより、熱起電力の部分をキャンセルすることができる。
【００４０】
なお、制御演算部１５による半導体スイッチ１１〜１４の制御を、系列ＡＢと系列ＢＡを交互に同数組み合わせてなる系列ＡＢＢＡＡＢＢＡ・・・ＡＢＢＡにしたがって行うことにより、８回の繰り返し周期で熱起電力のキャンセルを行うと、熱起電力の時間勾配（１次微分）の変化分による誤差をキャンセルしてさらに高精度な基準電圧測定を行うことができる。２０回程度の測定で熱起電力の部分を１０００分の１程度までキャンセルすることができる。
【００４１】
また、御演算部１５による半導体スイッチ１１〜１４の制御を、系列ＡＢＢＡと系列ＢＡＡＢを交互に同数組み合わせてなる系列ＡＢＢＡＢＡＡＢＡＢＢＡＢＡＡＢ・・・ＡＢＢＡＢＡＡＢにしたがって行うことにより、１６回の繰り返し周期で熱起電力のキャンセルを行うと、熱起電力の時間軸上の２次微分の変化分による誤差をキャンセルしてさらに高精度な基準電圧測定を行うことができる。
【００４２】
また、一般に測定シーケンスＡと測定シーケンスＢとからなる系列を、１以上の整数Ｎのそれぞれについて２のＮ乗の繰り返し周期の系列が２の（Ｎ-１）乗の繰り返し周期の系列の周期ごとにＡとＢを入れ替えたものとなるように構成して、御演算部１５による半導体スイッチ１１〜１４の制御を行うことにより、熱起電力の（Ｎ-２）次微分の変化分による誤差をキャンセルした非常に高精度な基準電圧測定を行うことができる。
【００４３】
また、測定時間間隔は等間隔に限られず、制御演算部は、第１の測定結果（５Ｖ測定）、第２の測定結果（ＧＮＤ測定）とともにその測定時間を記録してタイムスタンプを付けた測定を行い、測定結果と測定時間に基づいて第１の測定結果の平均値と第２の測定結果の平均値との差分を演算してもよい。
【００４４】
また、基準電圧は５Ｖに限らない。
【００４５】
また、制御演算部の制御機能と演算機能を分離した構成としてもよい。
【００４６】
また、半導体スイッチは、熱起電力の小さいスイッチであればよく、フォトＭＯＳ，アナログスイッチに限らない。
【００４７】
図３は図１の実施例に係る基準電圧校正回路の一変形例を示す構成ブロック図である。図５と同じ部分は同一の記号を付して重複する説明は省略する。図１と異なるのは、センス・リレー４及び第２の半導体スイッチ手段（１３，１４）を省略し、フォース・リレー３及び第１の半導体スイッチ手段（１１,１２）のみを備えている点である。また、この場合、フォース・アンプ２の出力端子と反転入力端子を接続する抵抗Ｒは必須で、フォース・アンプ２から出力される電圧ＶＯが抵抗Ｒを介してフィードバックされ、基準電圧ＶＲと一致するように制御される。この回路では、図１の回路でフォース・リレー３及び第１の半導体スイッチ手段（１１,１２）について行われた動作が同様に行われる。
【００４８】
このような構成の基準電圧校正回路によれば、図１と同様な効果の他、回路素子の減少により、コストダウンを図ることができる。
【００４９】
図４は図１の実施例に係る基準電圧校正回路の他の変形例を示す構成ブロック図である。図１と同じ部分は同一の記号を付して重複する説明は省略する。図１と異なるのは、フォース・リレー３及び第１の半導体スイッチ手段（１１,１２）を省略し、センス・リレー４及び第２の半導体スイッチ手段（１３，１４）のみを備えている点である。図３の場合と同様、フォース・アンプ２の出力端子と反転入力端子を接続する抵抗Ｒは必須で、フォース・アンプ２から出力される電圧ＶＯが抵抗Ｒを介してフィードバックされ、基準電圧ＶＲと一致するように制御される。この回路では、図１の回路でセンス・リレー４及び第２の半導体スイッチ手段（１３，１４）について行われた動作が同様に行われる。
【００５０】
このような構成の基準電圧校正回路の効果は図３の場合と同様である。
【００５１】
また、上記の各実施例において、平均化するためのデータ数は校正精度及び校正時間を考慮して決める。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態に係る基準電圧校正回路の一実施例を示す構成ブロック図である。
【図２】図１の実施例のシーケンス例を示すタイムチャートである。
【図３】図１の実施例に係る基準電圧校正回路の一変形例を示す構成ブロック図である。
【図４】図１の実施例に係る基準電圧校正回路の他の変形例を示す構成ブロック図である。
【図５】従来例の基準電圧校正回路の構成を示すブロック図である。
【符号の説明】
【００５３】
１  基準電圧源
２  フォース・アンプ
３  フォース・リレー
４  センス・リレー
９  電圧測定器
１１，１２  第１の半導体スイッチ手段
１３，１４  第２の半導体スイッチ手段
１５  制御演算部
ＶＲ  基準電圧
ＧＮＤ  グランド端子
Ｒ  抵抗
【図１】
0004941164.tif 000002
【図２】
0004941164.tif 000003
【図３】
0004941164.tif 000004
【図４】
0004941164.tif 000005
【図５】
0004941164.tif 000006