(57)【特許請求の範囲】
【請求項１】
被試験対象に対してアナログ信号の試験を行うアナログ試験モジュールをテストヘッドの内部に搭載し、被試験対象を試験するＩＣテスタであって、
アナログ試験モジュールは、
前側より前記被試験対象と電気的に接続するメイン基板と、
このメイン基板の平面に平行に設けられ、前後にコネクタによりメイン基板に接続し、前半領域の両面に設けられる第１のアナログ回路、後半領域の両面に設けられ、前記第１のアナログ回路と電気的に接続する第１のデジタル回路を有し、第１のアナログ回路と第１のデジタル回路とにより、アナログ試験を行う第１のサブ基板と、
前記メイン基板の平面に第１のサブ基板と反対側に平行に設けられ、前後にコネクタによりメイン基板に接続し、前半領域の両面に第２のアナログ回路、後半領域の両面に設けられ、前記第２のアナログ回路と電気的に接続する第２のデジタル回路を有し、第２のアナログ回路と第２のデジタル回路により、アナログ試験を行う第２のサブ基板と
を備えたことを特徴とするＩＣテスタ。
【請求項２】
第１、第２のアナログ回路のそれぞれに、第１、第２のサブ基板に設けられたアナログ用グランドに電気的に接続し、シールドを行う第１のシールドケースと、
第１、第２のデジタル回路のそれぞれに、第１、第２のサブ基板に設けられたデジタル用グランドに電気的に接続し、シールドを行う第２のシールドケースと
を設けたことを特徴とする請求項１記載のＩＣテスタ。
【請求項３】
メイン基板の後側に設けられ、第１、第２のアナログ回路、第１、第２のデジタル回路に電源を供給する電源部と、
メイン基板の後側に設けられ、テストヘッドのバスと接続するバス・インターフェース部と
を設けたことを特徴とする請求項１または２記載のＩＣテスタ。
【請求項４】
第１のアナログ回路、第１のデジタル回路はアナログ信号を出力する波形発生部を構成し、第２のアナログ回路、第２のデジタル回路はアナログ信号を測定する波形測定部を構成することを特徴とする請求項１〜３のいずれかに記載のＩＣテスタ。
【請求項５】
テストヘッドは、アナログ試験モジュール、または、被試験対象にデジタル信号の授受の少なくとも一方を行い、被試験対象試験のデジタル試験を行うデジタル試験モジュールである試験モジュールを複数平行に並べて搭載することを特徴する請求項１〜４のいずれかに記載のＩＣテスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被試験対象、例えば、ＩＣ，ＬＳＩ等を試験するＩＣテスタに関し、テストヘッドの汎用性を維持しつつ、アナログ試験モジュールをテストヘッドに設けることができるＩＣテスタに関するものである。
【背景技術】
【０００２】
ＩＣテスタは、被試験対象（以下ＤＵＴ）に信号を与え、被試験対象の出力により良否の判定を行うものである。そして、ＩＣテスタは、一般的に、メインフレームとテストヘッドとにより構成され、大きな設置面積を必要とする。そこで、デジタル回路からなるＤＵＴを試験するＩＣテスタは、下記特許文献１〜３等に示されるように、メインフレームの回路をテストヘッドに設け、設置面積を小さくするようにしている。そして、テストヘッド内のプリント基板に搭載されるＩＣが高集積化され、発熱量が大きいため、冷却のためヒートシンク等が設けられている。
【０００３】
【特許文献１】特表昭５９−５００８９１号公報
【特許文献２】特開平７−１９８７９２号公報
【特許文献３】特表２００２−５０３３３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような装置は、デジタル回路のＤＵＴを試験するものであるが、ＤＵＴはデジタル回路だけでなく、アナログ信号が入力または出力されるアナログ回路が設けられるため、ＩＣテスタは、アナログ試験モジュールを設ける必要がある。
【０００５】
しかし、アナログ回路は、デジタル回路に比較して、高集積化できず、プリント基板の搭載面積を必要とする。一方、ＩＣテスタは、汎用性、すなわち、どのような種類のＤＵＴも試験が行えることが要求されているため、テストヘッドには、どのような種類のプリント基板（試験モジュール）も搭載できることが要求される。
【０００６】
そこで、本発明の目的は、テストヘッドの汎用性を維持しつつ、アナログ試験モジュールをテストヘッドに設けることができるＩＣテスタを実現することにある。
【課題を解決するための手段】
【０００７】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
被試験対象に対してアナログ信号の試験を行うアナログ試験モジュールをテストヘッドの内部に搭載し、被試験対象を試験するＩＣテスタであって、
アナログ試験モジュールは、
前側より前記被試験対象と電気的に接続するメイン基板と、
このメイン基板の平面に平行に設けられ、前後にコネクタによりメイン基板に接続し、前半領域の両面に設けられる第１のアナログ回路、後半領域の両面に設けられ、前記第１のアナログ回路と電気的に接続する第１のデジタル回路を有し、第１のアナログ回路と第１のデジタル回路とにより、アナログ試験を行う第１のサブ基板と、
前記メイン基板の平面に第１のサブ基板と反対側に平行に設けられ、前後にコネクタによりメイン基板に接続し、前半領域の両面に第２のアナログ回路、後半領域の両面に設けられ、前記第２のアナログ回路と電気的に接続する第２のデジタル回路を有し、第２のアナログ回路と第２のデジタル回路により、アナログ試験を行う第２のサブ基板と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明であって、
第１、第２のアナログ回路のそれぞれに、第１、第２のサブ基板に設けられたアナログ用グランドに電気的に接続し、シールドを行う第１のシールドケースと、
第１、第２のデジタル回路のそれぞれに、第１、第２のサブ基板に設けられたデジタル用グランドに電気的に接続し、シールドを行う第２のシールドケースと
を設けたことを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明であって、
メイン基板の後側に設けられ、第１、第２のアナログ回路、第１、第２のデジタル回路に電源を供給する電源部と、
メイン基板の後側に設けられ、テストヘッドのバスと接続するバス・インターフェース部と
を設けたことを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明であって、
第１のアナログ回路、第１のデジタル回路はアナログ信号を出力する波形発生部を構成し、第２のアナログ回路、第２のデジタル回路はアナログ信号を測定する波形測定部を構成することを特徴とするものである。
請求項５記載の発明は、請求項１〜４のいずれかに記載の発明であって、
テストヘッドは、アナログ試験モジュール、または、被試験対象にデジタル信号の授受の少なくとも一方を行い、被試験対象試験のデジタル試験を行うデジタル試験モジュールである試験モジュールを複数平行に並べて搭載することを特徴するものである。
【発明の効果】
【０００８】
本発明によれば以下のような効果がある。
メイン基板にアナログ試験を行う回路を設けず、サブ基板の両面にデジタル回路、アナログ回路を設け、アナログ試験を行うので、搭載面積を稼ぐことができ、テストヘッドの汎用性を維持できる。
【０００９】
また、アナログ試験を行う回路であるデジタル回路とアナログ回路とが同じ第１、第２のサブ基板に搭載され、コネクタを介さないため、デジタル回路とアナログ回路の信号の引き回しが容易で、メイン基板とのコネクタの信号数を増やすことがなく、搭載面積を稼ぐことができる。
【００１０】
また、メイン基板がシールドの役目を果たすことになり、一方の第１、第２のサブ基板の回路が動作しても、他方の第１、第２のサブ基板にノイズの影響を防止することができる。
【００１１】
請求項２によれば、第１、第２のサブ基板のアナログ回路とデジタル回路とのグランドを分離したので、デジタル回路のグランド・バウンスがアナログ回路のグランドに伝わることがなく、アナログ回路への影響を防止することができる。
【００１２】
請求項４によれば、波形発生部と波形測定部とを別々の第１、第２のサブ基板としたので、発生する熱が分散し、両者の熱結合を防止し、温度上昇を抑制することができる。
【発明を実施するための最良の形態】
【００１３】
以下本発明を、図面を用いて詳細に説明する。図１は本発明の構成概念図で、（ａ）は側面断面図、（ｂ）は上面断面図で、図２は本発明の要部構成図である。
【００１４】
図１において、テストヘッド１は、バックプレーン２、複数の試験モジュール３を平行に２列に並べて搭載する。試験モジュール３は、バックプレーン２に電気的に接続し、デジタル試験モジュールとアナログ試験モジュールとがある。デジタル試験モジュールはデジタル試験を行い、アナログ試験モジュールはアナログ試験を行う。ＤＵＴインターフェース部４は、テストヘッド１の上部に搭載され、試験モジュール３と電気的に接続する。ＤＵＴボード５は、ソケットまたはプローブを有し、ＤＵＴインターフェース部５と電気的に接続する。ＤＵＴ６は、ＩＣ、ＬＳＩ等で、ＤＵＴボード５に電気的に接続する。
【００１５】
そして、試験モジュール３の内、アナログ試験モジュールを、図２を用いて説明する。
図２において、メイン基板１０は、前端にポゴピン１１，１２が設けられ、後側にＤＣ／ＤＣコンバータ１３、バス・インターフェース部１４が設けられ、後端でバックプレーンと接続する。ポゴピン１１は、ＤＵＴインターフェース部と電気的に接続する。ＤＣ／ＤＣコンバータ１３は電源部で、バックプレーンに電気的に接続される。バス・インターフェース部１４は、バックプレーンに電気的に接続される。
【００１６】
第１のサブ基板２０は、メイン基板１０の平面に平行に設けられ、前後にコネクタＣ１，Ｃ２によりメイン基板１０に接続し、前半領域の両面に設けられる第１のアナログ回路２１，２２、後半領域の両面に設けられ、第１のアナログ回路２１，２２と電気的に接続する第１のデジタル回路２３，２４を有する。アナログ回路２１，２２は、コネクタＣ１を介して、ポゴピン１１に電気的に接続され、ＤＣ／ＤＣコンバータ１３より電力が供給される。デジタル回路２３，２４は、コネクタＣ２を介して、バス・インターフェース部１４と電気的に接続され、ＤＣ／ＤＣコンバータ１３より電力が供給される。シールドケース２５，２６は、それぞれアナログ回路２１，２２を覆うように構成され、サブ基板２０のアナログ用グランドに電気的に接続され、シールドを行う。同様に、シールドケース２７，２８は、それぞれデジタル回路２３，２４を覆うように構成され、サブ基板２０のデジタル用グランドに電気的に接続され、シールドを行う。ここで、第１のアナログ回路２１，２２、第１のデジタル回路２３，２４は波形発生部を構成する。
【００１７】
第２のサブ基板３０は、メイン基板１０の平面に第１のサブ基板２０と反対側に平行に設けられ、前後にコネクタＣ３，Ｃ４によりメイン基板１０に接続し、前半領域の両面に第２のアナログ回路３１，３２、後半領域の両面に設けられ、第２のアナログ回路３１，３２と電気的に接続するデジタル回路３３，３４を有する。アナログ回路３１，３２は、コネクタＣ３を介して、ポゴピン１２に電気的に接続され、ＤＣ／ＤＣコンバータ１３より電力が供給される。デジタル回路３３，３４は、コネクタＣ４を介して、バス・インターフェース部１４と電気的に接続され、ＤＣ／ＤＣコンバータ１３より電力が供給される。シールドケース３５，３６は、それぞれアナログ回路３１，３２を覆うように構成され、サブ基板３０のアナログ用グランドに電気的に接続され、シールドを行う。同様に、シールドケース３７，３８は、それぞれデジタル回路３３，３４を覆うように構成され、サブ基板３０のデジタル用グランドに電気的に接続され、シールドを行う。ここで、第２のアナログ回路３１，３２、第２のデジタル回路３３，３４は波形測定部を構成する。
【００１８】
このような装置の動作を以下に説明する。
図示しない電源部（ＡＣ／ＤＣ）がテストヘッド１に電力を供給し、バックプレーン２を介して、試験モジュール３に電力が供給される。バス・インターフェース部１４は、バックプレーン２からの電力をＤＣ／ＤＣコンバータ１３に渡す。ＤＣ／ＤＣコンバータ１３は、コネクタＣ１，Ｃ３を介して、サブ基板２０，３０のアナログ回路２１，２２，３１，３２に直流電圧を与える。そして、ＤＣ／ＤＣコンバータ１３は、コネクタＣ２，Ｃ４を介して、サブ基板２０，３０のデジタル回路２３，２４，３３，３４に直流電圧を与える。ここで、ＤＣ／ＤＣコンバータ１３は、サブ基板２０，３０のアナログ回路に与える電源と、サブ基板２０，３０のデジタル回路に与える電源とは分離されている。
【００１９】
そして、図示しない制御部がテストヘッド２に対して、ＤＵＴ６の試験指示を与える。この試験指示を、バックプレーン２を介して、試験モジュール３に入力される。試験モジュール３のデジタル試験モジュールが、ＤＵＴインターフェース部４、ＤＵＴボード５を介して、ＤＵＴ６に試験信号を与える。また、ＤＵＴ６からの出力が、ＤＵＴボード５、ＤＵＴインターフェース部４を介して、試験モジュール３のデジタル試験モジュールに入力される。試験モジュール３のデジタル試験モジュールは、ＤＵＴ６の出力の判定結果を、バックプレーン２を介して、図示しない制御部に出力する。
【００２０】
一方、アナログ試験モジュールでは、バックプレーン２からの試験指示をバス・インターフェース部１４に入力する。バス・インターフェース部１４は、コネクタＣ２，Ｃ４を介して、デジタル回路２３，２４，３３，３４に指示を与える。デジタル回路２３，２４は、アナログ回路２１，２２と共に、アナログ信号を作成し、コネクタＣ１、ポゴピン１１を介して出力し、ＤＵＴインターフェース部４、ＤＵＴボード５を通過して、ＤＵＴ６にアナログ信号を与える。デジタル回路３３，３４は、アナログ回路３１，３２と共に、ＤＵＴ６が出力し、ＤＵＴボード５、ＤＵＴインターフェース部４を通過したアナログ信号を、ポゴピン１２を介して入力し、測定を行う。そして、デジタル回路３３，３４は、測定結果をコネクタＣ４、バス・インターフェース部１４を介して、バックプレーン２に出力し、図示しない制御部に出力する。
【００２１】
このように、メイン基板１０にアナログ試験を行う回路を設けず、サブ基板２０，３０の両面にデジタル回路、アナログ回路を設け、アナログ試験を行うので、試験モジュール３に搭載面積を稼ぐことができ、デジタル試験モジュールとの汎用性を維持できる。
【００２２】
また、アナログ試験を行う回路であるデジタル回路とアナログ回路とが同じサブ基板２０，３０に搭載され、コネクタＣ１〜Ｃ４を介さないため、デジタル回路とアナログ回路の信号の引き回しが容易で、メイン基板１０とのコネクタＣ１〜Ｃ４の信号数を増やすことがなく、搭載面積を稼ぐことができる。
【００２３】
また、メイン基板１０がシールドの役目を果たすことになり、一方のサブ基板２０，３０の回路が動作しても、他方のサブ基板２０，３０にノイズの影響を防止することができる。
【００２４】
また、サブ基板２０，３０のアナログ回路とデジタル回路とのグランドを分離したので、デジタル回路のグランド・バウンスがアナログ回路のグランドに伝わることがなく、アナログ回路への影響を防止することができる。
【００２５】
そして、波形発生部と波形測定部とを別々のサブ基板２０，３０としたので、発生する熱が分散し、両者の熱結合を防止し、温度上昇を抑制することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の構成概念図である。
【図２】本発明の要部構成図である。
【符号の説明】
【００２７】
１  テストヘッド
３  試験モジュール
６  ＤＵＴ
１０  メイン基板
１３  ＤＣ／ＤＣコンバータ
１４  バス・インターフェース部
２０  第１のサブ基板
２１，２２  第１のアナログ回路
２３，２４  第１のデジタル回路
２５〜２８  シールドケース
３０  第２のサブ基板
３１，３２  第２のアナログ回路
３３，３４  第２のデジタル回路
３５〜３８  シールドケース
Ｃ１〜Ｃ４  コネクタ
【図１】
0004941253.tif 000002
【図２】
0004941253.tif 000003