(57)【特許請求の範囲】
【請求項１】
被検査対象に設けられた電極と接触する複数の接触端子と、
前記複数の接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
支持部材と、
前記複数の接触端子を取り囲むように形成された枠と、
前記複数の接触端子上に設置された押し駒と、
前記押し駒と前記支持部材の間で、かつ、前記枠上に設置された中間板と、
前記中間板に固定され、前記押し駒を介して前記プローブシート中央部に押し付け力を付与する第１手段と、
前記枠に押し付け力を付与する複数の第２手段と、
前記第１手段の下部先端に設けられた突起部と前記押し駒を接触させることで、前記枠が形成された領域内の前記複数の接触端子が形成された領域を傾動可能になるようにした手段と、
が設けられ、
前記プローブシートは、前記配線と電気的に接続されるグランド配線層および電源配線層の少なくとも一層を有し、
前記プローブシートの前記配線のうち、前記グランド配線層または前記電源配線層に接続される第１配線は、前記グランド配線層または前記電源配線層のいずれにも接続されない第２配線よりも、配線幅が広く形成され、
前記複数の接触端子は、結晶性を有する基板を異方性エッチングすることで形成した穴を型材としためっきにより形成され、
前記被検査対象は、ＳｉＯ２と比べて誘電率の低い絶縁膜を配線層間の絶縁膜として含み、
前記枠に押し付け力を付与する前記複数の第２手段は、複数のばね性を有したガイドピンを含んでいることを特徴とするプローブカード。
【請求項２】
請求項１記載のプローブカードにおいて、
前記押し駒は、前記第１手段の前記突起部を支点として傾動可能に保持されることを特徴とするプローブカード。
【請求項３】
請求項１または請求項２記載のプローブカードにおいて、
前記押し駒の上面中央部に前記突起部と係合する円錐溝が設けられていることを特徴とするプローブカード。
【請求項４】
被検査対象に設けられた電極と接触する複数の接触端子と、
前記複数の接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
前記複数の接触端子は、角錐形状または角錐台形状であり、かつ、結晶性を有する基板を異方性エッチングすることで形成した穴を型材としためっきにより形成され、
支持部材と、
前記多層配線基板の電極に前記プローブシートの前記複数の周辺電極を加圧接触するための押さえ板と、
前記複数の接触端子を取り囲むように形成された枠と、
前記複数の接触端子上に設置された押し駒と、
前記押し駒と前記支持部材の間で、かつ、前記枠上に設置された中間板と、
前記中間板に固定され、前記押し駒を介して前記プローブシート中央部に押し付け力を付与する第１手段と、
前記枠に押し付け力を付与する複数の第２手段と、
前記第１手段の下部先端に設けられた突起部と前記押し駒を接触させることで、前記枠が形成された領域内の前記複数の接触端子が形成された領域を傾動可能になるようにした手段と、
が設けられ、
前記プローブシートは、前記多層配線基板から張り出すように保持され、
前記プローブシートは、前記配線と電気的に接続されるグランド配線層および電源配線層の少なくとも一層を有し、
前記プローブシートの前記配線のうち、前記グランド配線層または前記電源配線層に接続される第１配線は、前記グランド配線層または前記電源配線層のいずれにも接続されない第２配線よりも、配線幅が広く形成され、
前記被検査対象は、ＳｉＯ２と比べて誘電率の低い絶縁膜を配線層間の絶縁膜として含み、
前記枠に押し付け力を付与する前記複数の第２手段は、複数のばね性を有したガイドピンを含んでいることを特徴とするプローブカード。
【請求項５】
請求項１〜４のいずれか１項に記載のプローブカードにおいて、
前記枠に押し付け力を付与する前記複数の第２手段は、複数のばね性を有したガイドピンと、複数のばね性のないガイドピンとを含むことを特徴とするプローブカード。
【請求項６】
被検査対象を載せる試料台と、
前記被検査対象に設けられた電極と接触する複数の接触端子を有し、かつ前記被検査対象の電気的特性を検査するテスタと電気的に接続されるプローブカードと、
を有する半導体検査装置であって、
前記プローブカードは、
前記被検査対象に設けられた電極と接触する前記複数の接触端子と、
前記複数の接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
支持部材と、
前記複数の接触端子を取り囲むように形成された枠と、
前記複数の接触端子上に設置された押し駒と、
前記押し駒と前記支持部材の間で、かつ、前記枠上に設置された中間板と、
前記中間板に固定され、前記押し駒を介して前記プローブシート中央部に押し付け力を付与する第１手段と、
前記枠に押し付け力を付与する複数の第２手段と、
前記第１手段の下部先端に設けられた突起部と前記押し駒を接触させることで、前記枠が形成された領域内の前記複数の接触端子が形成された領域を傾動可能になるようにした手段と、
が設けられ、
前記プローブシートは、前記配線と電気的に接続されるグランド配線層および電源配線層の少なくとも一層を有し、
前記プローブシートの前記配線のうち、前記グランド配線層または前記電源配線層に接続される第１配線は、前記グランド配線層または前記電源配線層のいずれにも接続されない第２配線よりも、配線幅が広く形成され、
前記複数の接触端子は、結晶性を有する基板を異方性エッチングすることで形成した穴を型材としためっきにより形成され、
前記被検査対象は、ＳｉＯ２と比べて誘電率の低い絶縁膜を配線層間の絶縁膜として含み、
前記枠に押し付け力を付与する前記複数の第２手段は、複数のばね性を有したガイドピンを含んでいることを特徴とする半導体検査装置。
【請求項７】
被検査対象を載せる試料台と、
前記被検査対象に設けられた電極と接触する複数の接触端子を有し、かつ前記被検査対象の電気的特性を検査するテスタと電気的に接続されるプローブカードと、
を有する半導体検査装置であって、
前記プローブカードは、
前記被検査対象に設けられた電極と接触する前記複数の接触端子と、
前記複数の接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
前記複数の接触端子は、角錐形状または角錐台形状であり、かつ、結晶性を有する基板を異方性エッチングすることで形成した穴を型材としためっきにより形成され、
支持部材と、
前記多層配線基板の電極に前記プローブシートの前記複数の周辺電極を加圧接触するための押さえ板と、
前記複数の接触端子を取り囲むように形成された枠と、
前記複数の接触端子上に設置された押し駒と、
前記押し駒と前記支持部材の間で、かつ、前記枠上に設置された中間板と、
前記中間板に固定され、前記押し駒を介して前記プローブシート中央部に押し付け力を付与する第１手段と、
前記枠に押し付け力を付与する複数の第２手段と、
前記第１手段の下部先端に設けられた突起部と前記押し駒を接触させることで、前記枠が形成された領域内の前記複数の接触端子が形成された領域を傾動可能になるようにした手段と、
が設けられ、
前記プローブシートは、前記多層配線基板から張り出すように保持され、
前記プローブシートは、前記配線と電気的に接続されるグランド配線層および電源配線層の少なくとも一層を有し、
前記プローブシートの前記配線のうち、前記グランド配線層または前記電源配線層に接続される第１配線は、前記グランド配線層または前記電源配線層のいずれにも接続されない第２配線よりも、配線幅が広く形成され、
前記被検査対象は、ＳｉＯ２と比べて誘電率の低い絶縁膜を配線層間の絶縁膜として含み、
前記枠に押し付け力を付与する前記複数の第２手段は、複数のばね性を有したガイドピンを含んでいることを特徴とする半導体検査装置。
【請求項８】
半導体ウエハに回路および前記回路と電気的に接続する電極を作り込み、複数の半導体素子を形成する工程と、
前記複数の半導体素子に設けられた前記電極と接触する複数の接触端子を有し、かつ前記複数の半導体素子の各々に形成された前記回路の電気的特性を検査するテスタと電気的に接続されるプローブカードを用いて前記複数の半導体素子の電気的特性を検査する工程と、
前記半導体ウエハをダイシングし、前記複数の半導体素子毎に分離する工程と、
を有する半導体装置の製造方法であって、
前記プローブカードは、
前記複数の半導体素子に設けられた前記電極と接触する前記複数の接触端子と、
前記接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
前記複数の接触端子は、角錐形状または角錐台形状であり、かつ、結晶性を有する基板を異方性エッチングすることで形成した穴を型材としためっきにより形成され、
支持部材と、
前記複数の接触端子を取り囲むように形成された枠と、
前記複数の接触端子上に設置された押し駒と、
前記押し駒と前記支持部材の間で、かつ、前記枠上に設置された中間板と、
前記中間板に固定され、前記押し駒を介して前記プローブシート中央部に押し付け力を付与する第１手段と、
前記枠に押し付け力を付与する複数の第２手段と、
前記第１手段の下部先端に設けられた突起部と前記押し駒を接触させることで、前記枠が形成された領域内の前記複数の接触端子が形成された領域を傾動可能になるようにした手段と、
が設けられ、
前記プローブシートは、前記配線と電気的に接続されるグランド配線層および電源配線層の少なくとも一層を有し、
前記プローブシートの前記配線のうち、前記グランド配線層または前記電源配線層に接続される第１配線は、前記グランド配線層または前記電源配線層のいずれにも接続されない第２配線よりも、配線幅が広く形成され、
前記半導体ウエハは、ＳｉＯ２と比べて誘電率の低い絶縁膜を配線層間の絶縁膜として含み、
前記枠に押し付け力を付与する前記複数の第２手段は、複数のばね性を有したガイドピンを含み、
前記枠を介して、前記多層配線基板から張り出すように保持された前記プローブシートの前記複数の接触端子が形成された前記領域に押し付け力を付与しつつ、前記複数の接触端子を前記半導体素子に設けられた前記電極に接触させて前記回路の前記電気的特性を検査することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プローブカード、半導体検査装置および半導体装置の製造技術に関し、特に、半導体集積回路の製造に用いるのと同様の手法で形成するプローブシート、そのプローブシートを用いたプローブカード、そのプローブカードを含む半導体検査装置、およびその半導体検査装置による検査工程を含む半導体装置の製造工程に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体素子回路を半導体ウエハ（以下、単にウエハと記す）に形成後に行う半導体装置の製造工程のうち、主に検査工程の流れの一例を、代表的な半導体装置の出荷形態であるパッケージ品、ベアチップおよびＣＳＰ（Chip Size(Scale) Package）を例にして、図２６に示した。
【０００３】
半導体装置の製造工程では、図２６に示したように大きく分けて次の３つの検査が行われる。まず、ウエハに半導体素子回路および電極を形成したウエハ状態で行われ、導通状態および半導体素子の電気信号動作状態を把握するウエハ検査、続いて半導体素子を高温や高印加電圧等の状態において不安定な半導体素子を摘出するバーンイン検査、そして半導体装置を出荷する前に製品性能を把握する選別検査である。
【０００４】
このような半導体装置の検査に用いられる装置（半導体検査装置）に対し、従来技術では、ウエハは、その面上に多数の半導体装置（半導体チップ（以下、単にチップと記す））が設けられ、個々に切り離して使用に供される。個々に切り離された半導体装置には、その表面に多数の電極が列設されている。こうした半導体装置を工業的に多数生産し、その電気特性を検査するには、プローブカードから斜めに出たタングステン針からなるプローブで構成される接続装置が用いられている。この接続装置による検査では、プローブのたわみを利用した接触圧により電極を擦って接触を取り、その電気特性を検査する方法が用いられている。
【０００５】
近年、半導体素子の高密度化に伴い、半導体装置製造時の検査工程において検査用のプローブの狭ピッチ多ピン化が進んでいる。そのため、半導体素子の電極と検査回路間で確実に電気信号を伝送し、動作検査を行う工程で、狭ピッチ多ピンの半導体素子の微小な電極に位置精度よくプロービングができ、しかもその半導体素子へ低荷重でプロービングして損傷を防止できる接続装置を使用した半導体素子の検査装置の開発が望まれている。
【０００６】
半導体素子の高密度化、狭ピッチ化が進み、高速信号による動作試験が必要になった場合の半導体素子の特性検査を可能とする検査方法および検査装置として、１９８８年度のＩＴＣ（インターナショナル  テスト  コンファレンス）の講演論文集の６０１頁から６０７頁（非特許文献１）に記載された技術がある。図２７はその非特許文献に開示された検査装置の構造概略図、図２８はその検査装置の要部拡大斜視図である。ここで用いられる半導体検査用のプローブは、フレキシブルな絶縁膜２０１の上面にフォトリソグラフ技術で配線２０２を形成し、絶縁膜２０１の下面にグランド層２０３を形成し、被検査対象の半導体の電極に対応する位置に設けた絶縁膜２０１のスルーホール２０４にめっきによって半球状のバンプ２０５を形成したものを接触端子として用いるものである。この技術は、絶縁膜２０１の表面に形成した配線２０２および配線基板２０６を通じて検査回路（図示は省略）に接続されているバンプ２０５を、板ばね２０７の弾性力によって、検査対象の半導体素子の電極にバンプ２０５をこすって接触させ、信号の授受を行って検査する方法である。
【０００７】
また、特開平２−１６３６６４号公報（特許文献１）には、半導体素子の検査装置が開示されており、図２９は、その検査用プローブカードの構造の模式図である。これは、板ばね２０７をつけた枢軸ピン２０８を、回転板２０９に支持された円錐井戸２１０に保持して、バンプ２０５および配線を形成した絶縁膜２０１を押し出すプローブ装置である。
【０００８】
また、特開２００５−２４３７７号公報（特許文献２）には、半導体素子の検査装置が開示されており、図３０は、その検査用プローブカードの構造の模式図である。これは、プローブシートを４分割して、プローブシートの中央に設置したスプリングプランジャ２１１により、四角錐状の接触端子２１２および配線を形成した絶縁膜２１３を押し駒２１４および緩衝材を介して押し出すプローブ装置である。
【非特許文献１】１９８８年度ＩＴＣ（インターナショナル  テスト  コンファレンス）講演論文集（６０１頁〜６０７頁）
【特許文献１】特開平２−１６３６６４号公報
【特許文献２】特開２００５−２４３７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
近年、狭ピッチかつ多ピンの半導体素子の電極と検査回路間で電気信号を伝送して動作検査できる接続装置を使用した半導体素子の検査装置の開発が望まれている。また、高速電気信号用の半導体素子は、誘電損失を低減しつつ微細配線化するため、酸化シリコン（ＳｉＯ２）と比べて誘電率の一段と小さな材料（例えば有機系材料）を用いるようになっている。このような誘電率の小さい材料は、耐荷重および機械的強度が比較的弱いため、その低誘電材料に損傷を与えないように、数１０ｍＮ程度以下の低荷重で安定した接触抵抗値が実現できる検査装置が望まれている。そこで、そのような観点から、上記の技術について検討する。
【００１０】
タングステン針からなるプローブおよび前記半球状のバンプを形成したプローブは、アルミニウム電極やはんだ電極などの材料表面に酸化物を生成する被接触材料に対しては、接触端子を電極に擦りつけることにより、電極材料表面の酸化物を擦リ取り、その下面の金属導体材料と接触させることにより、接触状態を確保している。その結果、電極を接触端子で擦ることで電極材料のクズが生じ、配線間のショートおよび異物発生の原因となる。また、電極にプローブを数百ｍＮ程度以上の荷重をかけながら擦りつけて接触状態を確保することにより、低誘電率材料に損傷を与える可能性が指摘されている。
【００１１】
このように、図２７〜図２９に示したような配線の一部にめっきによって形成したバンプをプローブとする方法は、バンプの先端部が平坦あるいは半球状となるため、アルミニウム電極あるいははんだ電極などの材料表面に酸化物を生成する被接触材料に対しては、酸化物を擦り取り難いために按触低抗が不安定になり、接触時の荷重を数百ｍＮ程度以上にする必要がある。しかし、接触時の荷重を大きくし過ぎることには間題がある。すなわち、半導体素子の高集積化が進み、高密度多ピンかつ狭ピッチの電極を半導体素子表面に形成するため、電極直下に多数の能動素子あるいは微細な配線が形成されていることが多くなり、半導体素子検査時のプローブの電極への接触圧が大き過ぎると、電極およびその直下の能動素子や配線に損傷を与えるおそれがあるため、プロービング時に注意深く動作制御する必要があり、検査のスループットの低下を招くおそれがある。
【００１２】
さらに、バンプの形状等にばらつきが生じることが予想されるため、接触が不十分な突起（バンプ）を完全に接触させるには、全体としてさらに大きな接触荷重が必要となり、部分的には、過大な接触圧となってしまうという問題がある。そのため、接触対象の材料表面の酸化物等を貫通して、安定した接触特性が確保できる接触端子の形状に加えて、プローブシートの押圧時に接触対象の電極と確実に接触させるために、柔軟性のあるプローブシートが必要となっている。
【００１３】
また、狭ピッチで配置された半導体素子の微小な検査用電極パッドに、高位置精度で検査用の接触端子を接触する必要があり、加えて、その後の工程でその電極パッドを用いたワイヤボンディングあるいは接続用バンプの形成時に接続不良の発生を防ぐために、プロービングによる電極パッド面の荒れを可能な限り防止することが求められる。そのため、プロービング痕は、可能な限り微小であることが求められている。
【００１４】
図３０に示した四角錐状の接触端子を用いて、半導体素子の検査用電極に垂直にプロービングする検査装置は、接触抵抗値が安定しているが、近年の更なる狭ピッチ化と高速の電気信号検査が求められる場合に、更なる接触端子の先端位置精度の向上が求められている。加えて、高速伝送用回路形成材料には、低誘電率の比較的耐荷重に弱い材料が用いられる傾向があり、プロービング時の半導体素子への損傷を防止するために更なる低荷重のプローブが求められている。
【００１５】
本発明の目的の一つは、被接触対象の電極パッドに低荷重で損傷を与えないでプロービング検査でき、多点かつ高密度で、小さなプロービング痕で接触できる接触端子を有する伝送特性が良好で接触特性が安定した半導体装置検査用のプローブカードを提供することにある。
【００１６】
また、本発明の他の目的の一つは、プロービング検査時の接触端子の先端位置精度を高精度に保つことのできるプローブカードを提供することにある。
【００１７】
また、本発明の他の目的の一つは、インピーダンス整合した高速伝送用回路を実現して、高速伝送信号の損失を少なくしたプローブシートを用いた半導体装置検査用のプローブカードを提供することにある。
【課題を解決するための手段】
【００１８】
上記いずれかの目的を達成するために、本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１９】
（１）本発明によるプローブカードは、
被検査対象に設けられた電極と接触する複数の接触端子と、
前記複数の接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
前記複数の接触端子を取り囲むように形成された枠と、
前記枠に押し付け力を付与する複数の手段とが設けられている。
【００２０】
（２）本発明によるプローブカードは、前記（１）記載のプローブカードにおいて、
前記枠が形成された領域内の前記複数の接触端子が形成された領域を傾動可能になるようにした手段が設けられている。
【００２１】
（３）本発明によるプローブカードは、
被検査対象に設けられた電極と接触する複数の接触端子と、
前記複数の接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
前記複数の接触端子を取り囲むように形成された枠と、
前記枠が形成された領域内の前記複数の接触端子が形成された領域を傾動可能になるようにした手段が設けられている。
【００２２】
（４）本発明によるプローブカードは、
被検査対象に設けられた電極と接触する複数の接触端子と、
前記複数の接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
前記複数の接触端子は、角錐形状または角錐台形状であり、
前記多層配線基板の電極に前記プローブシートの前記複数の周辺電極を加圧接触するための押さえ板と、
前記複数の接触端子を取り囲むように形成された枠と、
前記枠に押し付け力を付与する複数の手段とが設けられ、
前記プローブシートは、前記多層配線基板から張り出すように保持されている。
【００２３】
（５）本発明によるプローブカードは、
被検査対象の電気的特性を検査するテスタと電気的に接続される多層配線基板と、
前記多層配線基板の電極に接続される複数の周辺電極、および前記被検査対象に設けられた電極と接触する複数の接触端子を有するプローブシートと、
前記複数の接触端子を取り囲むように形成された枠と、
前記枠に押し付け力を付与する複数の手段が設けられたプローブカードであって、
前記複数の接触端子は、角錐形状または角錐台形状であり、
前記押し付け力を付与する複数の手段は、前記枠が形成された領域および前記複数の接触端子が形成された領域が傾動可能になるように配置されている。
【００２４】
（６）本発明によるプローブカードは、前記（１）〜（５）のいずれかに記載のプローブカードにおいて、
前記プローブシートは、前記配線と電気的に接続されるグランド配線層および電源配線層の少なくとも一層を有し、
前記グランド配線層または前記電源配線層に接続される配線は、前記グランド配線層または前記電源配線層のいずれにも接続されない配線よりも、配線幅が広く形成されている。
【００２５】
（７）本発明によるプローブカードは、前記（１）〜（６）のいずれかに記載のプローブカードにおいて、
プローブシート中央に押し付け力を付与する手段が設けられている。
【００２６】
（８）本発明によるプローブカードは、前記（１）〜（６）のいずれかに記載のプローブカードにおいて、
前記枠に押し付け力を付与する前記複数の手段は、複数のばね性を有したガイドピンである。
【００２７】
（９）本発明によるプローブカードは、前記（１）〜（６）のいずれかに記載のプローブカードにおいて、
前記枠に押し付け力を付与する前記複数の手段は、複数のばね性を有したガイドピンと、複数のばね性のないガイドピンとを含む。
【００２８】
（１０）本発明によるプローブカードは、前記（１）〜（９）のいずれかに記載のプローブカードにおいて、
前記複数の接触端子は、結晶性を有する基板を異方性エッチングすることで形成した穴を型材としためっきにより形成されたものである。
【００２９】
（１１）本発明による半導体検査装置は、
被検査対象を載せる試料台と、
前記被検査対象に設けられた電極と接触する複数の接触端子を有し、かつ前記被検査対象の電気的特性を検査するテスタと電気的に接続されるプローブカードと、
を有する半導体検査装置であって、
前記プローブカードは、
前記被検査対象に設けられた電極と接触する前記複数の接触端子と、
前記複数の接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
前記複数の接触端子を取り囲むように形成された枠と、
前記枠に押し付け力を付与する複数の手段と、
前記枠が形成された領域内の前記複数の接触端子が形成された領域を傾動可能になるようにした手段とが設けられている。
【００３０】
（１２）本発明による半導体検査装置は、
被検査対象を載せる試料台と、
前記被検査対象に設けられた電極と接触する複数の接触端子を有し、かつ前記被検査対象の電気的特性を検査するテスタと電気的に接続されるプローブカードと、
を有する半導体検査装置であって、
前記プローブカードは、
前記被検査対象に設けられた電極と接触する前記複数の接触端子と、
前記複数の接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
前記複数の接触端子は、角錐形状または角錐台形状であり、
前記多層配線基板の電極に前記プローブシートの前記複数の周辺電極を加圧接触するための押さえ板と、
前記複数の接触端子を取り囲むように形成された枠と、
前記枠に押し付け力を付与する複数の手段とが設けられ、
前記プローブシートは、前記多層配線基板から張り出すように保持されている。
【００３１】
（１３）本発明による半導体検査装置は、
被検査対象を載せる試料台と、
前記被検査対象に設けられた電極と接触する複数の接触端子を有し、かつ前記被検査対象の電気的特性を検査するテスタと電気的に接続されるプローブカードと、
を有する半導体検査装置であって、
前記プローブカードは、
前記被検査対象の電気的特性を検査する前記テスタと電気的に接続される多層配線基板と、
前記多層配線基板の電極に接続される複数の周辺電極、および前記被検査対象に設けられた電極と接触する複数の接触端子を有するプローブシートと、
前記複数の接触端子を取り囲むように形成された枠と、
前記枠に押し付け力を付与する複数の手段が設けられ、
前記複数の接触端子は、角錐形状または角錐台形状であり、
前記押し付け力を付与する複数の手段は、前記枠が形成された領域および前記複数の接触端子が形成された領域が傾動可能になるように配置されている。
【００３２】
（１４）本発明による半導体装置の製造方法は、
半導体ウエハに回路および前記回路と電気的に接続する電極を作り込み、複数の半導体素子を形成する工程と、
前記複数の半導体素子に設けられた前記電極と接触する複数の接触端子を有し、かつ前記複数の半導体素子の各々に形成された前記回路の電気的特性を検査するテスタと電気的に接続されるプローブカードを用いて前記複数の半導体素子の電気的特性を検査する工程と、
前記半導体ウエハをダイシングし、前記複数の半導体素子毎に分離する工程と、
を有する半導体装置の製造方法であって、
前記プローブカードは、
前記複数の半導体素子に設けられた前記電極と接触する前記複数の接触端子と、
前記接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
前記複数の接触端子は、角錐形状または角錐台形状であり、
前記複数の接触端子を取り囲むように形成された枠と、
前記枠に押し付け力を付与する複数の手段とが設けられ、
前記押し付け力を付与する前記複数の手段は、
前記枠が形成された領域および前記複数の接触端子が形成された領域が傾動可能になるように配置され、
前記枠を介して、前記多層配線基板から張り出すように保持された前記プローブシートの前記複数の接触端子が形成された前記領域に押し付け力を付与しつつ、前記複数の接触端子を前記半導体素子に設けられた前記電極に接触させて前記回路の前記電気的特性を検査する。
【００３３】
（１５）本発明による半導体装置の製造方法は、前記（１４）記載の半導体装置の製造方法において、
前記複数の接触端子は、結晶性を有する基板を異方性エッチングすることで形成した穴を型材としためっきにより形成されたものである。
【発明の効果】
【００３４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００３５】
本願発明のプローブカードは、角錐形状あるいは角錐台形状の位置精度の良好な接触端子と、引き出し配線と、周辺電極とを一括形成したプローブシートを備え、そのプローブシートの接触端子が形成された領域を囲むように枠を固着し、その枠に複数のばね性を有したガイドピンで押し付け力を付与し、多層配線基板から張り出すようにして、その枠および中央部の押し駒を微傾動可能としており、半球状のめっきバンプを形成したメンブレンプローブあるいは、プローブシート中央のみにスプリングプランジャを設置した押圧機構を用いたメンブレンプローブと比較して、以下の効果を奏する。
（１）数１０μｍ以下の狭ピッチで多ピンの接触端子を形成したプローブシートでも、半導体素子の対応する電極群に低荷重で容易に接触させられる接触端子群を容易に一括形成することができ、配線の多層化による電気信号特性の設計が容易なため、インピーダンス整合した高速伝送用回路を有したプローブカードが実現できる。
（２）プローブシートをばね性を有した複数のガイドピンおよび複数の位置決め専用ガイドピンで位置決めすると同時に、押し付け力を付与する構成により、押圧荷重を広範囲に制御した狭ピッチで多ピンの半導体検査用プローブカードが実現できる。
（３）角錐形状あるいは角錐台形状の接触端子を一括形成したプローブシートを、組立用基材と一体で形成し、ガイドピンで押圧動作と微傾動動作とを両立させることにより、低荷重でも接触抵抗値の安定性が良好で、接触端子の先端位置精度および組立性の良好なプローブカードが実現できる。
【発明を実施するための最良の形態】
【００３６】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００３７】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００３８】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
【００３９】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００４０】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
【００４１】
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【００４２】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【００４３】
以下の実施の形態および実施例では、主な用語を次のように定義する。
【００４４】
半導体装置とは、その形態に関わらず、回路が形成されたウエハ状態のものであっても、半導体素子であっても、その後パッケージされたもの（ＱＦＰ（Quad Flat Package）、ＢＧＡ（Ball Grid Array）およびＣＳＰ（Chip Size Package）等）でも構わない。
【００４５】
プローブシートとは、検査対象と接触する接触端子とそこから引き回された配線が設けられ、その配線に外部接続用の電極が形成された薄膜をいい、厚さ１０μｍ〜１００μｍ程度のものを対象としている。
【００４６】
プローブカードとは、検査対象と接触する端子、多層配線基板等を有する構造体（例えば、後述の実施の形態において図２を用いて説明する構造体）を示す。
【００４７】
半導体検査装置とは、プローブカードと検査対象を載せる試料支持系を有する検査装置を示す。
【００４８】
被検査対象の一例であるＬＳＩ用の半導体素子（チップ）２は、図１に示すようにウエハ１に多数個形成され、その後切り離されて使用に供される。図１は、ＬＳＩ用の半導体素子２が多数並設されたウエハ１を示す斜視図であり、その一部である１個の半導体素子２は拡大して示している。半導体素子２の表面には、周辺に沿って半導体素子２内に形成された回路と電気的に接続する多数の電極３が配列されている。
【００４９】
ところで、半導体素子２においては、高集積化に伴って上記電極３の配置の高密度化および狭ピッチ化が更に進む状況にある。電極３の配置の狭ピッチ化の傾向は、０．１ｍｍ程度以下となってきており、例えば、０．０８ｍｍ、０．０４ｍｍ、またはそれ以下となってきている。電極３の高密度化の傾向としては、半導体素子２の周辺に沿って、１列から２列へ、更に全面に配列される傾向となってきている。
【００５０】
また、半導体素子を高温で動作試験することにより、半導体素子の特性および信頼性をより明確に把握する高温動作試験（８５℃〜１５０℃）が実施される傾向となってきている。
【００５１】
以下の実施例に係る半導体検査装置は、上記電極３の高密度化および狭ピッチ化に対応でき、なおかつ、高速電気信号（１００ＭＨｚ〜２０ＧＨｚ）による検査を可能にするものである。
【００５２】
また、半導体検査装置におけるプローブカードの一部の構成材料として、１５０℃の耐熱性があり、かつ線膨張率が被検査対象と同程度の材料を用いることにより、雰囲気温度によるプローブ先端部の位置ずれを防止することを可能としている。
【００５３】
以下、本実施の形態に係る半導体装置検査用プローブカードについて図２から図１９を用いて説明する。
【００５４】
（実施の形態１）
図２は本実施の形態１のプローブカードの要部を示す断面図であり、図３は図２に示した主要部品を分解して図示した斜視図であり、図４は図２に示した主要部品を分解して図示した組み立て断面図である。これら図２〜図５を用いて本実施の形態１のプローブカードについて説明する。
【００５５】
本実施の形態１のプローブカードは、スプリングプランジャ４、枠５、中間板６および複数のガイドピン７等から構成される。
【００５６】
スプリングプランジャ（プローブシート中央に押し付け力を付与する手段）４は、中間板６の中央部にて高さ方向に調整可能な状態で固定され、下部先端に突起部４ａを有してセンターピボットの働きをし、その突起部４ａの先端を支点として可動な押し駒８を介してプローブシート９に押圧力を付与するばね４ｂが装填されている。
【００５７】
枠５は、プローブシート９の接触端子１０群が形成された領域を囲むようにプローブシート９の裏面に接着固定されている。
【００５８】
中間板６は、プローブシート９の接触端子１０群が形成された領域の裏面との間にシリコンシートなどの緩衝材１１および押し駒８を中央部に有し、上記枠５にねじ止めされている。
【００５９】
ガイドピン７は、支持部材（上部固定板）１２に挿入されて上記中間板６にねじ止めされている。また、ガイドピン７は、プロービング検査時に、接触端子先端の位置ずれを極力防止するためと、接触端子１０群が形成された領域が微傾した状態で動作（微傾動）可能な状態で、所望のほぼ一定の押し付け力（例えば、５００ピン程度の場合、押し込み量１５０μｍ程度で５〜１０Ｎ程度）を実現するために、図５に示すようなスプリング１３を内蔵したスプリング内蔵ガイドピン７ａおよび位置決め専用ガイドピン７ｂが用いられる構成となっている。これら複数のスプリング内蔵ガイドピン（枠に押し付け力を付与する複数の手段）７ａおよび複数の位置決め専用ガイドピン７ｂは、支持部材７に挿入され、中間板６にねじ止め固定されて用いられる。また、スプリング内蔵ガイドピン７ａは、金属製のチューブ７ｃ内に上記スプリング１３および中軸７ｄを内蔵し、スプリング１３の弾性力によって中軸７ｄが中間板６を押圧する構造となっており、位置決め専用ガイドピン７ｂは、金属製のチューブ７ｃ内に中軸７ｅを内蔵し、中軸７ｅが中間板６に固定されることによって位置決めを行う構造となっている。ガイドピン７は、少なくとも３本配置するものであり、好ましくは４本以上配置する。また、支持部材１２においてガイドピン７が挿入される挿入孔１２ａは、接触端子先端の位置ずれを防止するために、挿入後のガイドピン７との間での隙間（遊び）が極力ないことが好ましく、本実施の形態１では、挿入孔１２ａの径はガイドピン７の径より１０μｍ〜２０μｍ程度だけ大きくすることを例示できる。
【００６０】
押し駒８は、中間板６の中央部に設置されたスプリングプランジャ４の先端の突起部４ａにより微傾動可能に保持され、そのスプリングプランジャ４により、所望のほぼ一定の押し付け力を付与する（押圧する）構造のコンプライアンス機構である。なお、押し駒８の上面中央部に突起部４ａと係合する円錐溝８ａが形成されている。
【００６１】
なお、詳細は後述するが、スプリングプランジャ４は、ばね４ｂを省いて突起部４ａを支点として微傾動可能な状態で用いてもよい（図１０参照）。
【００６２】
上記プローブシート９は、シートのプロービング（主面）側の中央領域部に半導体素子２の電極３群と接触するための上記接触端子１０群が形成され、その接触端子１０群の周囲を二重に囲むように金属膜１４ａおよび枠５に対応した領域に金属膜１４ｂが形成されている。また、プローブシート９の４辺の周辺部には、多層配線基板１５との信号授受のための、上記接触端子１０群と同様の構造の周辺電極１６群が形成され、その周辺電極１６群を囲むように周辺電極固定板１７に対応した領域に金属膜１４ｃが形成されている。なお、周辺電極１６群は、上記接触端子１０群と同様の構造を有し、その先端が多層配線基板１５の電極１５ｂに接続されている。また、接触端子１０群と周辺電極１６群との間には、図３に示した多数の引き出し配線１８が形成されている。詳細は後述するが、接触端子１０群および周辺電極１６群を形成する個々の接触端子は、角錐形状あるいは角錐台形状となっている。
【００６３】
更に、上記接触端子１０群が形成された領域のプローブシート９の裏面には、上記枠５が接着固定され、信号授受のための上記周辺電極１６群が形成された部分のプローブシート９の裏面には、上記周辺電極固定板１７が接着固定される。
【００６４】
更に、上記枠５は、複数のガイドピン７がねじ止めされた中間板６にねじ止めされる。この中間板６には、スプリングプランジャ４が固定され、下部先端の突起部４ａが、押し駒８の上面中央に形成された円錐溝８ａと係合するように構成されている。
【００６５】
金属膜１４ｃには、位置決め用のノックピン用孔１４ｅおよびねじ挿入用孔１４ｆをエッチングでパターン形成しておき、周辺電極固定板１７および周辺押さえ板２０にも、それぞれ位置決め用のノックピン用孔１７ｅ、２０ｅおよびねじ挿入用孔１７ｆ、２０ｆを形成しておくことにより、組立性を向上することができる。
【００６６】
周辺電極１６群を囲むようにしてプローブシート９に固着した周辺電極固定板１７に対し、緩衝材１９を挟んで周辺押さえ板２０をねじ止めすることにより、緩衝材１９を介して周辺電極１６群は多層配線基板１５の電極１５ｂに接続される。
【００６７】
なお、支持部材１２に設けた傾斜微調節用のダブルねじ２１あるいは、スペーサ２２ａ（図６参照）を用いて、接触端子１０群が形成された領域のプローブシート９の傾きを微調整してもよい。ここで、ダブルねじ２１は、外側のねじ２１ａの中央に別の中ねじ２１ｂが形成されたものであり、外側のねじ２１ａで、支持部材１２と上板２２との間隔を調整することにより、両者の傾斜を微調整した後、中ねじ２１ｂでねじ止め固定する構造のものである。
【００６８】
また、プローブシート９中には基準電位（接地電位）に電気的に接続するグランド配線２３が形成されている。このようなグランド配線２３をプローブシート９中に設けることにより、プロービング検査時に伝達される信号波形の乱れを防ぐことができる。
【００６９】
また、プローブシート９の裏面には、チップコンデンサ２４が取り付けられている。このチップコンデンサ２４は、プローブシート９中に形成された配線を介して接触端子１０群中の所定の接触端子と電気的に接続されている。このようなチップコンデンサ２４の配置は、接触端子１０の近くにチップコンデンサ２４を配置して、信号の乱れを極力防止したい場合に効果を奏する。
【００７０】
上記のような種々の部材により本実施の形態１のプローブシート構造体２５が形成される。
【００７１】
上記のような本実施の形態１によれば、プローブシート９を複数のガイドピン７（ばね性を有するスプリング内蔵ガイドピン７ａ位置決め専用ガイドピン７ｂ）で位置決めすると同時に、押し付け力を付与する構成とすることにより、押圧荷重を広範囲に制御した狭ピッチで多ピンの半導体検査用プローブカードを実現できる。半導体素子２内の高集積化が進むと、高密度多ピンかつ狭ピッチの電極３を半導体素子２表面に形成するため、電極３直下に多数の能動素子あるいは微細な配線が形成されていることが多くなり、半導体素子２の検査時の接触端子１０群の電極３群への接触圧が大き過ぎると、電極３およびその直下の能動素子や配線に損傷を与えるおそれがあるが、本実施の形態１の半導体検査用プローブカードでは押圧荷重を広範囲に制御できるので、そのような能動素子や配線の損傷を防ぐことができる。
【００７２】
ところで、半導体素子２の表面の電極３群の面と、接触端子１０群の面とは、傾きが生じていることも予想される。そこで、上記の本実施の形態１によれば、図２中において一点鎖線で囲まれる領域内のスプリングプランジャ４、枠５、中間板６、ガイドピン７、押し駒８、プローブシート９、緩衝材１１、および金属膜１４ａ、１４ｂが、接触端子１０群が形成された領域を微傾動可能とした状況下で押圧動作を可能としている。それにより、接触が不十分な接触端子と電極３とを完全に接触させるためのさらに大きな接触荷重が不要となるので、接触端子１０群と電極３群との接触圧が部分的に過大となってしまうことを防止しつつ、接触端子１０群と接触対象の電極３群と確実に接触させることができる。その結果、プロービングによる電極３の表面の荒れを可能な限り防止することができるので、低荷重でも安定した接触特性、すなわち安定な接触抵抗値が確保できるようになる。
【００７３】
（実施の形態２）
図７は、本実施の形態２のプローブカードの要部を示す断面図である。前記実施の形態１では、プローブシート９にグランド配線２３を形成し、チップコンデンサ２４を搭載した場合（図２および図６参照）を示したが、高速電気検査信号が必要ない場合には、図７に示したように、グランド配線２３あるいはチップコンデンサ２４、もしくはそれらの両方を省略した構成としてもよい。
【００７４】
以下に説明するプローブカードの構成においても、検査信号の速度によっては、同様にグランド配線２３あるいはチップコンデンサ２４を省略した構成をとってもよい。また、傾斜微調節用のダブルねじ２１（図２参照）あるいはスペーサ２２ａ（図６参照）は、必要に応じて使用すればよく、省略してもよいことはいうまでもない。
【００７５】
また、前記実施の形態１で示した図２では、接触端子１０群の周囲を二重に囲むように形成した金属膜１４ａおよび枠５に対応した領域に金属膜１４ｂを形成した例を示したが、図７に示したように、必要な接触端子の先端位置精度に応じて、金属膜１４ａあるいは金属膜１４ｂの一方、もしくはそれらの両方を省略してもよい。
【００７６】
プローブシート９中に形成された配線（配線材料）のうち、基準電位（接地電位）に電気的に接続する上記グランド配線２３、および電源に電気的に接続する配線は、基準電位（接地電位）または電源に電気的に接続していない他の配線より可能な限り広い配線幅で形成してもよい。それにより、グランド配線２３および電源に電気的に接続する配線では、配線抵抗値を低くして、プロービング検査時の電圧変動を極力防止することができる。
【００７７】
上記のような構造を有する本実施の形態２のプローブシート構造体２５ｂによっても、前記実施の形態１と同様の効果を得ることができる。
【００７８】
（実施の形態３）
図８は本実施の形態３のプローブカードの要部を示す断面図であり、図９は本実施の形態３のプローブカードの接触端子１０付近を拡大して示す要部断面図である。これら図８および図９を用いて本実施の形態３のプローブカードについて説明する。
【００７９】
プローブシート９において、個々の接触端子１０が形成された接続電極部１０ｂと配線材料２６を接続する場合に、前記実施の形態１ではビアホールを介するが、本実施の形態３ではビアホールを省略して直接接続電極部１０ｂの表面に配線材料２６を形成する（図９参照）。その他の構成は、前記実施の形態１と同様である。
【００８０】
上記のような構造を有する本実施の形態３のプローブシート構造体２５ｃによれば、上記ビアホールが省略された構造となることから、接続電極部１０ｂと配線材料２６との間の接触抵抗値を低減することができる。また、プローブシート９を製造する工程においては、上記ビアホールを形成する工程を省略できることから、プローブシート９の製造のＴＡＴ（Turn Around Time）を短縮できる。さらに、ビアホール形成のためのマスクを省略できることから、プローブシート９の製造コストを低減することができる。
【００８１】
上記のような構造を有する本実施の形態３のプローブシート構造体２５ｃによっても、前記実施の形態１と同様の効果を得ることができる。
【００８２】
（実施の形態４）
図１０は本実施の形態４のプローブカードの要部を示す断面図である。この図１０を用いて本実施の形態４のプローブカードについて説明する。
【００８３】
本実施の形態４のプローブカードは、支持部材１２、ガイドピン７、中間板６ｃおよび枠５等から構成される。
【００８４】
ガイドピン７は、前記実施の形態１でも図２を用いて説明したように、支持部材１２に挿入されて上記中間板６ｃにねじ止めされている。
【００８５】
中間板６ｃは、突起部２７ａおよび調整ねじ２７ｂを備えている。突起部２７ａは、その中間板６ｃの中央部にプローブシート９の張り出し方向に調整可能に固定されてセンターピボットの働きをし、調整ねじ２７ｂは、その突起部２７ａの先端を支点として可動な押し駒８を介してプローブシート９を所望の張り出し量に調整可能にする。
【００８６】
枠５は、前記実施の形態１でも図２を用いて説明したように、プローブシート９の接触端子１０群が形成された領域を囲むようにプローブシート９の裏面に接着固定されている。
【００８７】
プローブシート９の接触端子１０群が形成された領域の裏面と中間板６ｃとの間には、シリコンシートなどの緩衝材１１および押し駒８が中央部に配置され、中間板６ｃは、枠５にねじ止めされている。
【００８８】
ここで、本実施の形態４のプローブカードにおいては、押し駒８は中間板６ｃの中央部に設置された突起部２７ａにより微傾動可能に保持され、また中間板６ｃには、中間板６ｃにねじ止めされた複数のスプリング内蔵ガイドピン７ａ（図５参照）および複数の位置決め専用ガイドピン７ｂ（図５参照）により微傾動可能に保持されつつ、所望のほぼ一定の押し付け力を付与する（押圧する）構造の倣い機構が備えられている。このような本実施の形態４のプローブカードは、接触端子１０群を半導体素子２等の電極３群に対して低荷重で平行に近い状態で加圧し始めるようにして、接触端子１０群の倣い動作を確実にし、接触端子および半導体素子２等の電極３の損傷を防止することができるようにした構成となっている。
【００８９】
上記のような種々の部材により本実施の形態４のプローブシート構造体２５ｄが形成される。
【００９０】
上記のような構造を有する本実施の形態４のプローブシート構造体２５ｄによっても、前記実施の形態１と同様の効果を得ることができる。
【００９１】
（実施の形態５）
図１１は本実施の形態５のプローブカードの要部を示す断面図であり、図１２は図１１に示した主要部品を分解して図示した斜視図である。これら図１１および図１２を用いて本実施の形態５のプローブカードについて説明する。
【００９２】
本実施の形態５のプローブカードは、スプリングプランジャ４、枠５ｂ、中間板６ｂおよびガイドピン７等から構成される。
【００９３】
スプリングプランジャ４は、中間板６ｂの中央部に高さ方向に調整可能な状態で固定され、下部先端に突起部４ａを有してセンターピボットの働きをし、その突起部４ａの先端を支点として可動な押し駒８を介してプローブシート９に押圧力を付与するばね４ｂが装填されている。
【００９４】
枠５ｂは、プローブシート９ｃの接触端子１０群が形成された領域を囲むようにプローブシート９ｃの裏面に接着固定されている。
【００９５】
プローブシート９ｃの接触端子１０群が形成された領域の裏面と中間板６ｂとの間には、シリコンシートなどの緩衝材１１および押し駒８が中央部に配置され、中間板６ｂは、枠５ｂにねじ止めされている。
【００９６】
ガイドピン７は、支持部材（上部固定板）１２ｂに挿入されて上記中間板６ｂにねじ止めされている。また、ガイドピン７は、前記実施の形態でも説明したように、プロービング検査時に、接触端子先端の位置ずれを極力防止するためと、接触端子１０群が形成された領域が微傾した状態で動作（微傾動）可能な状態で、所望のほぼ一定の押し付け力（例えば、５００ピン程度の場合、押し込み量１５０μｍ程度で５〜１０Ｎ程度）を実現するために、図５に示したようなスプリング１３を内蔵したスプリング内蔵ガイドピン７ａおよび位置決め専用ガイドピン７ｂが用いられる構成となっている。これら複数のスプリング内蔵ガイドピン７ａおよび複数の位置決め専用ガイドピン７ｂは、支持部材１２ｂに挿入され、中間板６ｂにねじ止め固定されて用いられる。
【００９７】
上記プローブシート９ｃは、シートのプロービング（主面）側の中央領域部に半導体素子２の電極３群と接触するための接触端子１０群が形成され、その接触端子１０群の周囲を二重に囲むように金属膜１４ａおよび枠５ｂに対応した領域に金属膜１４ｂが形成されている。また、プローブシート９ｃの周辺部には、多層配線基板１５ａとの信号授受のための周辺電極１６ａ群が形成され、接触端子１０群と周辺電極１６ａ群との間には、多数の引き出し配線１８ａが形成されている。プローブシート９ｃの裏面には、周辺電極１６ａ群の裏面に対向するように設置されたＯリング３０を挟んで、多層配線基板１５ａにＯリング押さえリング３１をねじ止めすることにより、Ｏリング３０を介して周辺電極１６ａ群を多層配線基板１５ａの電極１５ｃに接続することができる。
【００９８】
更に、上記接触端子１０群が形成された領域のプローブシート９ｃの裏面には、上記枠５ｂが接着固定され、枠５ｂは、中間板６ｂにねじ止めされる。この中間板６ｂには、スプリングプランジャ４が固定され、下部先端の突起部４ａが、押し駒８の上面中央に形成された円錐溝８ａと係合するように構成される。また、中間板６ｂには、支持部材１２ｂに挿入されたガイドピン７がねじ止め固定される。
【００９９】
押し駒８は、中間板６の中央部に設置されたスプリングプランジャ４の先端の突起部４ａにより微傾動可能に保持され、そのスプリングプランジャ４により、所望のほぼ一定の押し付け力を付与する（押圧する）構造のコンプライアンス機構である。なお、押し駒８の上面中央部に突起部４ａと係合する円錐溝８ａが形成されている。
【０１００】
なお、スプリングプランジャ４は、後述する図１７〜図１９に示すように、スプリング４ｂを省いた構造で突起部４ａを支点として微傾動可能な状態で用いてもよい。
【０１０１】
なお、支持部材１２ｂに設けた傾斜微調節用のダブルねじ２１あるいは、スペーサ（スペーサ２２ａ（図６参照））を用いて、接触端子１０群が形成された領域のプローブシート９ｃの傾きを微調整してもよい。ここで、ダブルねじ２１は、外側のねじ２１ａの中央に別の中ねじ２１ｂが形成されたものであり、外側のねじ２１ａで、支持部材１２ｂと上板２２ｂの間隔を調整することにより、両者の傾斜を微調整した後、中ねじ２１ｂでねじ止め固定する構造のものである。
【０１０２】
上記のような種々の部材により本実施の形態５のプローブシート構造体２５ｅが形成される。
【０１０３】
上記のような構造を有する本実施の形態５のプローブシート構造体２５ｅによっても、前記実施の形態１と同様の効果を得ることができる。
【０１０４】
（実施の形態６）
図１３は本実施の形態６のプローブカードの要部を示す断面図である。この図１３を用いて本実施の形態６のプローブカードについて説明する。
【０１０５】
前記実施の形態５（図１１および図１２参照）では、プローブシート９ｃにグランド配線２３ｃを形成し、チップコンデンサ２４を搭載した場合を示したが、高速電気検査信号がそれほど必要のない場合は、本実施の形態６である図１３に示したように、プローブシート９ｄからグランド配線２３ｃあるいはチップコンデンサ２４を省略した構成をとってもよい。
【０１０６】
以下に説明するプローブカードの構成においても、検査信号の速度によっては、同様にグランド配線２３ｃあるいはチップコンデンサ２４を省略した構成をとってもよい。また、傾斜微調節用のダブルねじ２１あるいは、スペーサ２２ａは、必要に応じて使用すればよく、省略してもよいことはいうまでもない。
【０１０７】
また、前記実施の形態５の図１１では、接触端子１０群の周囲を二重に囲むように形成した金属膜１４ａおよび枠５ｂに対応した領域に金属膜１４ｂを形成した例を示したが、本実施の形態６の図１３に示したように、必要な接触端子の先端位置精度に応じて、金属膜１４ａあるいは金属膜１４ｂの一方、もしくは両者を省略してもよい。
【０１０８】
上記のような種々の部材により本実施の形態６のプローブシート構造体２５ｆが形成される。
【０１０９】
上記のような構造を有する本実施の形態６のプローブシート構造体２５ｆによっても、前記実施の形態１と同様の効果を得ることができる。
【０１１０】
（実施の形態７）
図１４は本実施の形態７のプローブカードの要部を示す断面図である。この図１４を用いて本実施の形態７のプローブカードについて説明する。
【０１１１】
接触端子１０が形成された接続電極部１０ｂと上層の配線材料を接続する場合に、前記実施の形態５ではビアホールを介するが、本実施の形態７では、前記実施の形態３（図８および図９参照）と同様に、ビアホールを省略して直接接続電極部１０ｂの表面に配線材料２６ｂを形成する。その他の構成は、前記実施の形態５と同様である。
【０１１２】
上記のような種々の部材により本実施の形態７のプローブシート構造体２５ｇが形成される。
【０１１３】
上記のような構造を有する本実施の形態７のプローブシート構造体２５ｇによっても、前記実施の形態１と同様の効果を得ることができる。
【０１１４】
（実施の形態８）
図１５は本実施の形態８のプローブカードの要部を示す断面図である。この図１５を用いて本実施の形態８のプローブカードについて説明する。
【０１１５】
本実施の形態８では、前記実施の形態５のプローブカード（図１０参照）における中間板６ｃにねじ止めしたガイドピン７の代わりに、スプリングプランジャ保持材３２に固定したスプリングプランジャ３２ａを用いた構造の倣い押圧機構が構成される。
【０１１６】
つまり、本実施の形態８のプローブカードは、支持部材１２ｃ、スプリングプランジャ保持材３２、スプリングプランジャ３２ａ、スプリングプランジャ４、枠５ｃ、緩衝材１１および押し駒８等を備えた構造となっている。
【０１１７】
スプリングプランジャ保持材３２は支持部材１２ｃにねじ止めされ、スプリングプランジャ３２ａはスプリングプランジャ保持材３２に装填されている。
【０１１８】
スプリングプランジャ４は、中間板６ｃの中央部に高さ方向に調整可能な状態で固定され、下部先端に突起部４ａを有してセンターピボットの働きをし、その突起部４ａの先端を支点として可動な押し駒８を介してプローブシート９ｃに押圧力を付与するばね４ｂが装填されている。
【０１１９】
枠５ｃは、プローブシート９ｃの接触端子１０群が形成された領域を囲むようにプローブシート９ｃの裏面に接着固定されている。
【０１２０】
プローブシート９ｃの接触端子１０群が形成された領域の裏面と中間板６ｃとの間には、シリコンシートなどの緩衝材１１および押し駒８が中央部に配置され、中間板６ｃは、枠５ｃにねじ止めされている。
【０１２１】
本実施の形態８のプローブカードでは、押し駒８が中間板６ｃの中央部に設置されたスプリングプランジャ４の先端の突起部４ａにより微傾動可能に保持され、中間板６ｃがスプリングプランジャ保持材３２に装填された複数のスプリングプランジャ３２ａにより微傾動可能に保持されることにより、所望のほぼ一定の押し付け力を付与する（押圧する）構造の倣い機構が備えられている。このような本実施の形態８のプローブカードは、接触端子１０群を半導体素子２等の電極３群に対して低荷重で平行に近い状態で加圧し始めるようにして、接触端子１０群の倣い動作を確実にし、接触端子および半導体素子２等の電極３の損傷を防止することができるようにした構成となっている。
【０１２２】
上記のような種々の部材により本実施の形態８のプローブシート構造体２５ｈが形成される。
【０１２３】
上記のような構造を有する本実施の形態８のプローブシート構造体２５ｈによっても、前記実施の形態１と同様の効果を得ることができる。
【０１２４】
（実施の形態９）
図１６は本実施の形態９のプローブカードの要部を示す断面図である。この図１６を用いて本実施の形態９のプローブカードについて説明する。
【０１２５】
本実施の形態９においては、前記実施の形態８のプローブカードにおけるスプリングプランジャ保持材３２に保持されたスプリングプランジャ３２ａの代わりに、スプリング保持材３３に保持されたスプリング３３ａを用いた構造の倣い押圧機構を備えている。その他の構成は、前記実施の形態８と同様である。
【０１２６】
上記のような種々の部材により本実施の形態９のプローブシート構造体２５ｉが形成される。
【０１２７】
上記のような構造を有する本実施の形態９のプローブシート構造体２５ｉによっても、前記実施の形態１と同様の効果を得ることができる。
【０１２８】
（実施の形態１０）
図１７は本実施の形態１０のプローブカードの要部を示す断面図である。この図１７を用いて本実施の形態１０のプローブカードについて説明する。
【０１２９】
本実施の形態１０のプローブカードは、支持部材１２ｂ、ガイドピン７、中間板６ｅおよび枠５ｂ等を備えた構造となっている。
【０１３０】
ガイドピン７は、支持部材１２ｂに挿入されて中間板６ｅにねじ止めされている。
【０１３１】
中間板６ｅは、突起部２７ａおよび調整ねじ２７ｂを備えている。突起部２７ａは、その中間板６ｅの中央部にプローブシート９の張り出し方向に調整可能に固定されてセンターピボットの働きをし、調整ねじ２７ｂは、その突起部２７ａの先端を支点として可動な押し駒８を介してプローブシート９を所望の張り出し量に調整可能にする。
【０１３２】
枠５ｂは、プローブシート９ｃの接触端子１０群が形成された領域を囲むようにプローブシート９ｃの裏面に接着固定されている。
【０１３３】
プローブシート９ｃの接触端子１０群が形成された領域の裏面と中間板６ｅとの間には、シリコンシートなどの緩衝材１１および押し駒８が中央部に配置され、中間板６ｅは、枠５ｂにねじ止めされている。
【０１３４】
ここで、本実施の形態１０のプローブカードにおいては、押し駒８は中間板６ｅの中央部に設置された突起部２７ａにより微傾動可能に保持され、また中間板６ｅには、中間板６ｅにねじ止めされた複数のスプリング内蔵ガイドピン７ａ（図５参照）および複数の位置決め専用ガイドピン７ｂ（図５参照）により微傾動可能に保持されつつ、所望のほぼ一定の押し付け力を付与する（押圧する）構造の倣い機構が備えられている。このような本実施の形態１０のプローブカードは、接触端子１０群を半導体素子２等の電極３群に対して低荷重で平行に近い状態で加圧し始めるようにして、接触端子１０群の倣い動作を確実にし、接触端子および半導体素子２等の電極３の損傷を防止することができるようにした構成となっている。
【０１３５】
上記のような種々の部材により本実施の形態１０のプローブシート構造体２５ｊが形成される。
【０１３６】
上記のような構造を有する本実施の形態１０のプローブシート構造体２５ｊによっても、前記実施の形態１と同様の効果を得ることができる。
【０１３７】
（実施の形態１１）
図１８は本実施の形態１１のプローブカードの要部を示す断面図である。この図１８を用いて本実施の形態１１のプローブカードについて説明する。
【０１３８】
本実施の形態１１では、前記実施の形態１０のプローブカード（図１７参照）における中間板６ｅにねじ止めしたガイドピン７の代わりに、スプリングプランジャ保持材３２に固定したスプリングプランジャ３２ａを用いた構造の倣い押圧機構が構成される。また、中間板６ｆは、枠５ｃにねじ止めされている。その他の構成は、前記実施の形態１０と同様である。
【０１３９】
上記のような種々の部材により本実施の形態１１のプローブシート構造体２５ｋが形成される。
【０１４０】
上記のような構造を有する本実施の形態１１のプローブシート構造体２５ｋによっても、前記実施の形態１と同様の効果を得ることができる。
【０１４１】
（実施の形態１２）
図１９は本実施の形態１２のプローブカードの要部を示す断面図である。この図１９を用いて本実施の形態１２のプローブカードについて説明する。
【０１４２】
本実施の形態１２では、前記実施の形態１０のプローブカード（図１７参照）における中間板６ｅにねじ止めした複数のガイドピン７の代わりに、スプリング保持材３３に装填される複数のスプリング３３ａを用いた構造の倣い押圧機構が構成される。その他の構成は、前記実施の形態１０と同様である。
【０１４３】
上記のような種々の部材により本実施の形態１２のプローブシート構造体２５ｌが形成される。
【０１４４】
上記のような構造を有する本実施の形態１２のプローブシート構造体２５ｌによっても、前記実施の形態１と同様の効果を得ることができる。
【０１４５】
以下、本発明を実施するための最良の形態に対応する実施例を説明する。
【０１４６】
（実施の形態１３）
次に、前記実施の形態１〜１２で説明したプローブカードにて用いられるプローブシート（プローブシート構造体）の一例について、その製造方法を図２０を参照して説明する。なお、以降のプローブシートを形成する各部材は、図２〜図１９に示した前記実施の形態１〜１２のプローブカードの要部断面図中にも適宜示されている。
【０１４７】
図２０および図２１は、前記実施の形態１において図２に示したプローブカードを形成するための製造プロセスのうち、特に、型材であるシリコンウエハ４０に異方性エッチングで形成した角錐台形状の穴４０ａを型材として用いて、角錐台形状の接触端子部４１および引き出し配線用の配線材料２６をポリイミド膜４２に一体で形成し、さらにその表面にポリイミド膜４３および配線材料２６ｃを形成し、さらに金属膜１４を接着層５２で接合し、その金属膜１４に枠５を固着したプローブシート９を形成する製造プロセスを工程順に示したものである。
【０１４８】
まず、図２０（ａ）に示す工程が実行される。この工程は、厚さ０．２〜０．６ｍｍのシリコンウエハ４０の（１００）面の両面に熱酸化により二酸化シリコン膜４４を０．５μｍ程度形成し、ホトレジストを塗布し、ホトリソグラフィ工程により角錐台形状の穴を開ける位置のホトレジストを除去したパターンを形成する。次いで、そのホトレジストをマスクとし、二酸化シリコン膜４４をフッ酸とフッ化アンモニウムの混合液によりエッチング除去し、前記二酸化シリコン膜４４をマスクとして、シリコンウエハ４０を強アルカリ液（例えば、水酸化カリウム）により異方性エッチングして、角錐台形状の穴４０ａを形成する。
【０１４９】
ここで、本実施の形態１３ではシリコンウエハ４０を型材としたが、型材としては、結晶性を有するものであればよく、その範囲で種々変更可能であることは言うまでもない。また、本実施の形態１３では異方性エッチングによる穴を角錐台形状としたが、その形状は、角錐状でもよく、小さな針圧で安定した接触抵抗を確保できる程度の接触端子１０群を形成できる形状の範囲で、種々変更可能である。また、接触対象とする１つの電極に、複数の接触端子で接触するようにしてもよいことはいうまでもない。
【０１５０】
次に、図２０（ｂ）に示す工程が実行される。この工程では、マスクとして用いた二酸化シリコン膜４４をフッ酸とフッ化アンモニウムの混合液によりエッチング除去して、再度ウェット酸素中での熱酸化により、シリコンウエハ４０の全面に二酸化シリコン膜４５を０．５μｍ程度形成する。次いで、その二酸化シリコン膜４５の表面に導電性被覆４６を形成し、次にその導電性被覆４６の表面に、接続端子部４１を開口するようにホトレジストマスク４７を形成する工程が実行される。
【０１５１】
次に、図２０（ｃ）に示す工程が実行される。この工程では、上記ホトレジストマスク４７をマスクとし、上記導電性被覆４６を給電層とし、硬度の高い材料を主成分として電気めっきして、接触端子１０および接続電極部１０ｂを一体として形成する。この時、接触端子１０と同様の構造の周辺電極１６も形成される。その後、ホトレジストマスク４７を除去する工程が実行される。硬度の高いめっき材料として、例えば、ニッケル４１ａ、ロジウム４１ｂおよびニッケル４１ｃを順次にめっきして、接触端子１０および接続電極部１０ｂを一体として接触端子部４１を形成すればよい。
【０１５２】
次に、図２０（ｄ）に示す工程が実行される。この工程は、上記接触端子部４１および導電性被覆４６を覆うようにポリイミド膜４２を形成し、上記接触端子部４１からの引き出し配線接続用穴を形成すべき位置にあるポリイミド膜４２を、上記接触端子部４１の表面に至るまで除去し、そのポリイミド膜４２上に導電性被覆４８を形成し、ホトレジストマスク４９を形成した後、配線材料２６をめっきするものである。
【０１５３】
上記ポリイミド膜４２の一部を除去するには、例えば、レーザ穴開け加工あるいはポリイミド膜４２の表面に形成したアルミニウムマスクをマスクとしたドライエッチングを用いればよい。
【０１５４】
上記導電性被覆４８としては、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ０．１μｍ程度のクロム膜を形成し、そのクロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の銅膜を形成すればよい。また、配線材料２６としては、銅めっき、あるいは銅めっきにニッケルめっきを施した材料を用いればよい。
【０１５５】
次に、図２０（ｅ）に示す工程が実行される。この工程は、上記ホトレジストマスク４９を除去し、配線材料２６をマスクとして導電性被覆４８をソフトエッチング除去した後、ポリイミド膜４３を形成し、配線材料２６から上部の配線材料２６ｃに接続用の穴を形成すべき位置にあるポリイミド膜４３を上記配線材料２６の表面に至るまで除去する。次いで、ポリイミド膜４３上に導電性被覆５０を形成し、ホトレジストマスク５１を形成した後、配線材料２６ｃをめっきするものである。
【０１５６】
上記ポリイミド膜４３の一部を除去するには、ポリイミド膜４２の場合と同様に、例えば、レーザ穴開け加工あるいはポリイミド膜４３の表面に形成したアルミニウムマスクをマスクとしたドライエッチングを用いればよい。
【０１５７】
上記導電性被覆５０としては、導電性被覆４８と同様に、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ０．１μｍ程度のクロム膜を形成し、そのクロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の銅膜を形成すればよい。また、配線材料２６ｃとしては、配線材料２６と同様に、銅めっき、あるいは銅めっきにニッケルめっきを施した材料を用いればよい。
【０１５８】
次に、図２０（ｆ）に示す工程が実行される。この工程は、上記ホトレジストマスク５１を除去し、配線材料２６ｃをマスクとして導電性被覆５０をソフトエッチング除去した後、ポリイミド膜４３および配線材料２６ｃに接着層５２および金属膜１４を接着し、ホトレジストマスクでその金属膜１４をエッチングして所望の金属膜１４のパターン（金属膜１４ａ〜１４ｃ）を形成するものである。
【０１５９】
ここで、接着層５２としては、例えば、ポリイミド系接着シートあるいは、エポキシ系接着シートを用いればよい。また、金属膜１４としては、４２アロイ（ニッケル４２％および鉄５８％の合金で線膨張率４ｐｐｍ／℃）あるいはインバー（例えば、ニッケル３６％および鉄６４％の合金で線膨張率１．５ｐｐｍ／℃）の様な線膨張率で、かつシリコンウエハ（シリコン型材）４０の線膨張率に近い金属シートを用い、この金属シートを接着層５２を介して配線材料２６ｃを形成したポリイミド膜４３に貼り合わせることにより、形成されるプローブシート９の強度向上および大面積化が図れる他、検査時の温度による位置ずれ防止等、様々な状況下での位置精度確保が可能である。この主旨において、金属膜１４としては、バーンイン検査時の位置精度確保をねらい、検査対象の半導体素子２の線膨張率に近い線膨張率の材料を用いてもよい。
【０１６０】
上記接着工程は、例えば、接触端子部４１、配線材料２６およびポリイミド膜４３が形成されたシリコンウエハ４０と、接着層５２および金属膜１４とを重ね合わせて、１０〜２００ｋｇｆ／ｃｍ２程度で加圧しながら接着層５２のガラス転移点温度（Ｔｇ）以上の温度を加え、真空中で加熱加圧接着すればよい。
【０１６１】
また、金属膜１４のパターンニング用のホトレジストマスクとしては、液状レジストでもフィルム状レジスト（ドライフィルム）でもよい。
【０１６２】
次に、図２１（ｇ）に示す工程が実行される。この工程は、次の工程（図２１（ｈ）参照）の前処理として、まず、金属膜１４が形成された面を保護フィルムで覆い、反対面のシリコンエッチング用保護治具のふた５３ｂ（図２１（ｈ）参照）より露出する領域の二酸化シリコン膜４５を、中央をくりぬいた保護フィルムをマスクとしてフッ酸とフッ化アンモニウムとの混合液によりエッチング除去する。次いで、その保護フィルムを剥離した後、シリコンエッチング用保持リング５４を前記ポリイミド膜５２に接着剤５５で接着するものである。また、金属膜１４として、４２アロイシートあるいはインバーシートを用いた場合は、塩化第二鉄溶液でスプレーエッチングすればよい。
【０１６３】
次に、図２１（ｈ）に示す工程が実行される。この工程は、シリコンウエハ４０にシリコンエッチング用保護治具を取り付けて、シリコンをエッチング除去するものである。
【０１６４】
例えば、中間固定板５６ｄに、前記シリコンエッチング用保持リング５４をねじ止めして、ステンレス製の固定治具５３ａとステンレス製のふた５３ｂとの間にＯリング５３ｃを介して装着し、型材であるシリコンウエハ４０を強アルカリ液（例えば、水酸化カリウム）によりエッチング除去すればよい。
【０１６５】
次に、図２１（ｉ）に示す工程が実行される。この工程は、上記シリコンエッチング用保護治具を取り外し、シリコンエッチング用保持リング５４に保護フィルムを片面を覆うように接着し、二酸化シリコン膜４５、導電性被覆４６（クロムおよび銅）およびニッケル４１ａをエッチング除去する。次いで、その保護フィルムを除去した後、金属膜１４とプローブシートの枠５および周辺電極固定板１７との間に接着剤５５ｂを塗布して、金属膜１４の所定の位置に固着するものである。
【０１６６】
二酸化シリコン膜４５は、フッ酸とフッ化アンモニウムの混合液によりエッチング除去し、クロム膜は過マンガン酸カリウム液によりエッチング除去し、銅膜およびニッケル膜４１ａはアルカリ性銅エッチング液によりエッチング除去すればよい。
【０１６７】
なお、この一連のエッチング処理の結果、接触端子表面に露出するロジウム４１ｂを用いるのは、半導体素子２の電極３の材料であるはんだやアルミニウム等が付着し難く、ニッケルより硬度が高く、酸化され難く、接触抵抗が安定しているためである。
【０１６８】
その後、上記枠５および周辺電極固定板１７の外周部に沿って、ポリイミド膜４２、４３および接着層５２を切り出し、ガイドピン７を用いたプローブシート構造体２５（図２参照）を製作するものである。
【０１６９】
なお、組立工程用保持リングの外周部に沿って切り出したプローブシート９をプローブカードに組み立てる工程の説明図を、図３に斜視図で、図４に断面図で示した。
【０１７０】
プローブシート９をプローブカードに組み立てるに当たり、プローブシート９の周辺電極１６の先端が多層配線基板１５の電極１５ｂと接触する構成となることから、周辺電極１６と電極１５ｂとの接触が安定し、プロービング検査時の電気特性を得やすくすることができる。
【０１７１】
（実施の形態１４）
次に、前記実施の形態１３で説明したプローブシート９の製造工程とは若干異なる本実施の形態１４のプローブシートの製造方法について、図２２を参照して説明する。
【０１７２】
図２２（ａ）〜（ｄ）は、前記実施の形態１３とは若干異なるプローブシート９（実施の形態３および図８参照）を形成する製造プロセスを工程順に示したものである。
【０１７３】
接触端子１０を形成した接続電極部１０ｂと配線材料２６を接続する場合に、実施の形態１３ではビアホールを介するが、本実施の形態１４の製造工程では、ビアホールを形成しないで直接接続電極部１０ｂ表面に配線材料２６を形成する。その他の構成は、前記実施の形態１３と同様である。
【０１７４】
まず、前記実施の形態１３における図２０（ａ）、（ｂ）と同様の工程を経て、図２２（ａ）に示したシリコンウエハ４０に角錐状のエッチング穴４０ａを形成し、その表面に二酸化シリコン膜４５を形成し、その上に形成した導電性被覆４６の表面に、ポリイミド膜４２ｂを形成する。次いで、接触端子１０を形成すべき位置にあるポリイミド膜４２ｂを、上記導電性被覆４６の表面に至るまで除去する工程が実行される。
【０１７５】
上記導電性被覆４６としては、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ０．１μｍ程度のクロム膜を形成し、そのクロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の銅膜を形成すればよい。その銅膜に数μｍ厚の銅をめっきで形成して、レーザ加工の耐性を増してもよい。
【０１７６】
上記ポリイミド膜４２ｂの一部を除去するには、例えば、レーザ穴開け加工あるいはポリイミド膜４２ｂの表面に形成したアルミニウムマスクをマスクとしたドライエッチングを用いればよい。
【０１７７】
次に、図２２（ｂ）に示す工程が実行される。まず、上記ポリイミド膜４２ｂの開口部に露出した導電性被覆４６に、その導電性被覆４６を電極として、硬度の高い材料を主成分として電気めっきして、接触端子１０および接続電極部１０ｂを一体として形成する。硬度の高いめっき材料として、例えば、ニッケル４１ａ、ロジウム４１ｂ、ニッケル４１ｃを順次にめっきして、接触端子１０および接続電極部１０ｂを一体として接触端子部４１を形成すればよい。また、この時、接触端子１０と同様の構造の周辺電極１６も形成される。
【０１７８】
次に、図２２（ｃ）に示す工程が実行される。まず、上記の接触端子部４１およびポリイミド膜４２ｂに導電性被覆４８ｂを形成し、次いでホトレジストマスク４９ｂを形成した後に配線材料２６をめっきする。
【０１７９】
上記導電性被覆４８ｂとしては、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ０．１μｍ程度のクロム膜を形成し、そのクロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の銅膜を形成すればよい。また、配線材料２６としては、銅を用いればよい。
【０１８０】
次に、図２２（ｄ）に示す工程が実行される。この工程は、上記ホトレジストマスク４９ｂを除去し、配線材料２６をマスクとして導電性被覆４８ｂをソフトエッチング除去した後、ポリイミド膜４３を形成し、配線材料２６から上部の配線材料２６ｄに接続用の穴を形成すべき位置にあるポリイミド膜４３を、上記配線材料２６の表面に至るまで除去する。次いで、ポリイミド膜４３上に導電性被覆５０ｂを形成し、ホトレジストマスクを形成した後、配線材料２６ｄをめっきするものである。
【０１８１】
続いて、そのホトレジストマスクを除去し、配線材料２６ｄをマスクとして導電性被覆５０ｂをソフトエッチング除去した後、接着層５２および金属膜１４を接着し、ホトレジストマスクでその金属膜１４をエッチングして所望の金属膜１４のパターン（金属膜１４ａ〜１４ｃ）を形成するものである。
【０１８２】
上記ポリイミド膜４３の一部を除去するには、例えば、レーザ穴開け加工あるいはポリイミド膜４３の表面に形成したアルミニウムマスクをマスクとしたドライエッチングを用いればよい。
【０１８３】
上記導電性被覆５０ｂとしては、導電性被覆４８ｂと同様に、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ０．１μｍ程度のクロム膜を形成し、そのクロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の銅膜を形成すればよい。また、配線材料２６ｄとしては、配線材料２６と同様に、銅めっき、あるいは銅めっきにニッケルめっきを施した材料を用いればよい。
【０１８４】
次に、前記実施の形態１３において図２０（ｇ）〜図２１（ｉ）を用いて説明した工程と同様の工程を経て、本実施の形態１４のプローブシート構造体２５ｃ（図８参照）を製作するものである。
【０１８５】
（実施の形態１５）
次に、本実施の形態１５のプローブシートの製造方法について、図２３を参照して、その製造工程を説明する。
【０１８６】
本実施の形態１５のプローブシートの製造方法は、多層配線基板１５ａの電極１５ｃにプローブシート９ｃ（前記実施の形態５および図１１参照）の周辺電極１６ａを接触させるために、周辺電極１６ａをすべて接触端子１０の形成面の反対面に形成する工程とする点以外は、前記実施の形態１３（図２０および図２１参照）で記述したプローブシート９の製造方法と同様である。
【０１８７】
本実施の形態１５のプローブシートの製造方法は、まず、前記実施の形態１３において図２０（ａ）〜図２０（ｅ）を用いて説明した工程と同様の工程を経て、ポリイミド膜４２ｃ、４３ｃ、配線材料２６および導電性被覆５０等が形成され、さらに、それら各部材上にホトレジストマスク５１を形成した後、配線材料２６ｄをめっきする。配線材料２６ｄの一部は所定の接触端子１０と電気的に接続するグランド配線２３ｃとなり、また、配線材料２６ｄの他の一部はチップコンデンサ２４を搭載するためのコンデンサ接続用電極５７となる（図２３（ａ）参照）。
【０１８８】
前記実施の形態１でも説明したように、配線材料２６ｄのうち、基準電位（接地電位）に電気的に接続する上記グランド配線２３ｃ、および電源に電気的に接続する配線は、プロービング検査時において、他の配線に比べて大きな電流が流れる。そのため、それらグランド配線２３および電源に電気的に接続する配線は、他の配線材料２６ｄに比べて広い配線幅で形成し、配線抵抗を下げるようにする。
【０１８９】
次に、図２３（ｂ）に示す工程が実行される。この工程は、上記のホトレジストマスク５１を除去し、配線材料２６ｄをマスクとして導電性被覆５０をソフトエッチング除去した後、配線材料２６ｄの一部である周辺電極１６ａ部分を露出させた状態で配線材料２６ｄおよびポリイミド膜４３ｃを覆うように接続層５２および金属膜１４を接着する。次いで、ホトレジストマスクをマスクとしてその金属膜１４をエッチングして所望の金属膜１４のパターン（金属膜１４ａ、１４ｂ（図１１参照））を形成するものである。
【０１９０】
次に、前記実施の形態１３において図２０（ｇ）〜図２１（ｉ）を用いて説明したと同様の工程を経て、図１１に示すガイドピン７を用いたプローブシート構造体２５ｅを製作するものである。
【０１９１】
なお、高速伝送信号の安定化のために、必要に応じて、コンデンサ接続用電極５７となる配線材料２６ｄとグランド配線２３ｃ用の配線材料２６ｄとの配線間にチップコンデンサ２４を設置してもよい。
【０１９２】
（実施の形態１６）
次に、本実施の形態１６のプローブシートの製造方法について、図２４を参照して、その製造工程を説明する。
【０１９３】
本実施の形態１６のプローブシートの製造方法は、前記実施の形態１５のプローブシート９ｃの製造方法と同様に、多層配線基板１５ａの電極１５ｃにプローブシート９ｄ（前記実施の形態６および図１３参照）の周辺電極１６ａを接触させるために、周辺電極１６ａをすべて接触端子１０の形成面の反対面に形成するものである。ただし、プローブシート９ｄ中の配線材料である信号配線と電源配線とを同一面に形成したプローブシート構造の場合の製造方法である。
【０１９４】
まず、図２４（ａ）に示す工程が実行される。この工程では、まず、前記実施の形態１３において図２０（ａ）〜図２０（ｄ）を用いて説明した工程と同様の工程を経て、導電性被覆４６、ポリイミド膜４２および導電性被覆４８ｄ等が形成され、さらに、それら部材上にホトレジストマスク４９ｄを形成した後、配線材料２６ｅをめっきする。
【０１９５】
次に、図２４（ｂ）に示す工程が実行される。この工程は、上記のホトレジストマスク４９ｄを除去し、配線材料２６ｅをマスクとして導電性被覆４８ｄをソフトエッチング除去した後、周辺電極１６ａ部分を露出させた状態で配線材料２６ｅおよびポリイミド膜４２を覆うようにポリイミド膜４３ｄを形成するものである。
【０１９６】
次に、前記実施の形態１３において図２０（ｇ）〜図２１（ｉ）を用いて説明したと同様の工程を経て、図１３に示すガイドピン７を用いたプローブシート構造体２５ｆを製作するものである。
【０１９７】
（実施の形態１７）
次に、前記実施の形態１〜１２で説明したプローブカード（プロービング装置）を用いた半導体検査装置について図２５を用いて説明する。
【０１９８】
図２５は、本実施の形態１７に係る半導体検査装置を含む検査システムの全体概略構成を示す図であり、所望の荷重をウエハ１の面に加えて電気特性検査を実施する試験装置を示している。この状態では、ガイドピンの押圧力（荷重）が全接触端子１０に加わり、ウエハ１の電極３に接触した接触端子１０、引き出し配線１８（配線材料２６）、周辺電極１６、多層配線基板１５の電極１５ｂ、内部配線１５ｄ、および電極１５ｅを通じてウエハ１に作り込まれた半導体素子２（図２５中での符号は省略）の電気的特性の検査を行うテスタ５８と、半導体素子２との間で検査用電気信号の送受信が実施される。
【０１９９】
検査システムの全体構成において、プローブカードはウエハプローバとして構成されている。この検査システムは、被検査対象であるウエハ１を支持する試料支持系５９と、被検査対象（ウエハ１）の電極３に接触して電気信号の授受を行うプローブカード６０と、試料支持系５９の動作を制御する駆動制御系６１と、被検査対象（ウエハ１）の温度制御を行う温度制御系６２と、半導体素子（チップ）２の電気的特性の検査を行うテスタ５８とで構成される。このウエハ１は、前述の多数の半導体素子（チップ）２が配列され、各半導体素子２の表面には、外部接続電極としての複数の電極３が配列されている。試料支持系５９は、ウエハ１を着脱自在に載置してほぼ水平に設けられた試料台６３と、この試料台６３を支持するように垂直に配置される昇降軸６４と、この昇降軸６４を昇降駆動する昇降駆動部６５と、この昇降駆動部６５を支持するＸ−Ｙステージ６６とで構成される。Ｘ−Ｙステージ６６は、筐体６７の上に固定される。昇降駆動部６５は、例えば、ステッピングモータなどから構成される。試料台６３の水平および垂直方向における位置決め動作は、Ｘ−Ｙステージ６６の水平面内における移動動作と、昇降駆動部６５による上下動などとを組み合わせることにより行われる。また、試料台６３には、図示しない回動機構が設けられており、水平面内における試料台６３の回動変位が可能にされている。
【０２００】
試料台６３の上方には、プローブカード６０が配置される。すなわち、例えば、図２５に示すプローブカード６０は、対応する試料台６３に平行に対向する姿勢で設けられる。各々の接触端子１０は、プローブカード６０のプローブシート９に設けられた引き出し配線１８および周辺電極１６を介して、多層配線基板１５の電極１５ｂおよび内部配線１５ｄを通して、その多層配線基板１５に設けられた電極１５ｅに電気的に接続され、その電極１５ｅに接続されるケーブル６８を介してテスタ５８と電気的に接続される。
【０２０１】
駆動制御系６１は、ケーブル６９を介してテスタ５８と電気的に接続される。また、駆動制御系６１は、試料支持系５８の各駆動部のアクチュエータに制御信号を送って、その動作を制御する。すなわち、駆動制御系６１は、内部にコンピュータを備え、ケーブル６９を介して伝達されるテスタ５８のテスト動作の進行情報に合わせて、試料支持系５９の動作を制御する。また、駆動制御系６１は、操作部７０を備え、駆動制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。
【０２０２】
試料台６３には、ウエハ１（半導体素子２）を加熱させるためのヒータ７１が備えられている。温度制御系６２は、試料台６３のヒータ７１あるいは冷却治具を制御することにより、試料台６３に搭載されたウエハ１の温度を制御する。また、温度制御系６２は、前記操作部７０を備え、温度制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。ここで、上記プローブシート９あるいはプローブカード６０の一部に設けた温度制御の可能な発熱体と試料台６３のヒータ７１とを連動させて温度制御してもよい。
【０２０３】
以下、半導体検査装置の動作について説明する。まず、被検査対象であるウエハ１は、試料台６３の上に位置決めして載置され、Ｘ−Ｙステージ６６および回動機構を駆動制御し、ウエハ１上に配列された複数個の半導体素子２上に形成された電極３の群を、プローブカード６０に並設された多数の接触端子１０群の直下に位置決めする。その後、駆動制御系６１は、昇降駆動部６５を作動させて、多数の電極３（被接触材）の全体の面が接触端子１０の先端に接触した時点から１０〜１５０μｍ程度押し上げる状態になるまで試料台６３を上昇させる。それにより、プローブシート９における多数の接触端子１０が並設された領域を張り出させ、必要に応じてダブルねじ２１あるいはシムによる微調整を実施して平坦度を高精度に確保された多数の接触端子１０の群における各々の先端を、複数個のガイドピン７および押し駒８のコンプライアンス機構（押圧機構）により半導体素子２に配列された多数の電極３の群（全体）の面に追従するように倣って平行出しする。それにより、ウエハ１上に配列された各被接触材（電極３）に倣って均一な低荷重（１ピン当たり３〜１５０ｍＮ程度）に基づく押し込みによる接触が行われ、各接触端子１０と各電極３との間において低抵抗（０．０１Ω〜０．１Ω）で電気的に接続されることになる。
【０２０４】
この場合の押圧時には、スプリングプランジャ４の突起部４ａ（図２参照）により、押し駒８が微傾動可能な状態で枠５（図２参照）内のプローブシート面が半導体素子２の電極３の群の面に追随するように倣って平行出しされ、加えて、複数個のガイドピン７でその枠５に接着された枠５内のプローブシート面も半導体素子２の電極３の群の面に追随するように倣って平行出しされて、押し込みによる接触が行われる。
【０２０５】
半導体素子２が、複数の機能の半導体集積回路が形成されたＳｏＣ（System on Chip）である場合には、１つの半導体素子２内に複数の機能の半導体集積回路を作り込むためと、半導体素子２の小型化の要求に応えるためとの２つ目的を実現するために、電極３下にも配線および素子を配置する手段が採られる。また、半導体素子２がＳｏＣであり、高速電気信号用に用いられる場合には、誘電損失を低減しつつ微細配線化するため、酸化シリコン（ＳｉＯ２）と比べて誘電率の一段と小さな材料が配線層間の絶縁膜として用いられる。このような誘電率の小さい材料は、耐荷重および機械的強度が比較的弱いため、その配線層間の絶縁膜となる低誘電材料だけでなく、電極３下に配置された配線および素子にも損傷を与えないように、数１０ｍＮ程度以下の低荷重で安定した接触抵抗値が実現できる半導体検査装置が望まれている。
【０２０６】
前述したように、本実施の形態１７の半導体検査装置によれば、ウエハ１上に配列された各被接触材（電極３）に倣って均一な低荷重に基づく押し込みによる接触が行われ、各接触端子１０と各電極３との間において低抵抗で電気的に接続される。そのため、接触端子１０と電極３との接触時に、配線層間の絶縁膜となる低誘電材料、および電極３下に配置された配線および素子に損傷を与えてしまうことを防ぐことができる。
【０２０７】
また、ＳｏＣとなる上記半導体素子２においては、配線および素子上に電極３を配置できるので、半導体素子２の外周に沿った位置だけでなく、半導体素子２の面内においても電極３を配置する位置を自由に選択できるようになる。それにより、半導体素子２内における素子、配線および電極３のレイアウト設計の自由度を増すことができるので、たとえば半導体素子２内に形成された入出力バッファ回路等の直上に電極３を形成することによって入出力バッファ回路等から電極３までの配線長を短くし、入出力バッファ回路等の動作速度を向上することが可能となる。
【０２０８】
さらに、ケーブル６８、配線基板１５および接触端子１０を介して、ウエハ１に形成された半導体素子２とテスタ５８との間で、動作電流や動作検査信号などの授受を行い、その半導体素子２の動作特性の可否などを判別する。さらに、上記の一連の検査動作が、ウエハ１に形成された複数の半導体素子２の各々について実施され、動作特性の可否などが判別される。
【０２０９】
（実施の形態１８）
ここで、前記実施の形態１７で説明した半導体検査装置を用いた検査工程、または検査方法を含む半導体装置の製造方法の代表例について、図２６を参照して説明する。
【０２１０】
（１）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、半導体検査装置によりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（ウエハ検査）と、ウエハを切断し、半導体素子２毎に分離する工程（ダイシング）と、半導体素子２を樹脂等で封止する工程（組立・封止）とを有する。その後、バーンイン、選別検査、および外観検査を経て、チップパッケージ品として出荷される。
【０２１１】
（２）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体素子２を形成する工程（半導体素子回路形成）と、半導体検査装置によりウエハレベルで複数の半導体素子２の電気的特性を一括して検査する工程（ウエハ検査）と、ウエハ１を切断し、半導体素子２毎に分離する工程（ダイシング）とを有する。その後、チップ検査用ソケット装着、バーンイン、選別検査、ソケットからの取り外し、および外観検査を経て、ベアチップ出荷品として出荷される。
【０２１２】
（３）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、半導体検査装置によりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（ウエハ検査）とを有する。その後、バーンイン、選別検査、および外観検査を経て、フルウエハ出荷品として出荷される。このバーンインおよび選別検査においても、前記実施の形態１７に係る半導体検査装置により検査が行われる。
【０２１３】
（４）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、半導体検査装置によりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（ウエハ検査）とを有する。その後、バーンインおよび外観検査を経て、ウエハ１を切断し、半導体素子２毎に分離する工程（ダイシング）と、外観検査とを経て、ベアチップ出荷品として出荷される。このバーンインおよび選別検査においても、前記実施の形態１７に係る半導体検査装置により検査が行われる。
【０２１４】
（５）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハ１を分割する工程（ウエハ分割）と、半導体検査装置により分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）とを有する。その後、バーンイン、選別検査および外観検査を経て、分割ウエハ出荷品として出荷される。このバーンインおよび選別検査においても、前記実施の形態１７に係る半導体検査装置により検査が行われる。
【０２１５】
（６）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハ１を分割する工程（ウエハ分割）と、半導体検査装置により分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）とを有する。その後、バーンイン、選別検査、分割したウエハを切断し半導体素子２毎に分離する工程（ダイシング）、および外観検査を経て、ベアチップ出荷品として出荷される。このバーンインおよび選別検査においても、前記実施の形態１７に係る半導体検査装置により検査が行われる。
【０２１６】
（７）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハ１に樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハに形成された複数の半導体素子の電気的特性を半導体検査装置により一括して検査する工程（ウエハ検査）とを有する。その後、バーンインおよび選別検査を経て、ウエハ１を切断し、半導体素子２毎に分離する工程（ダイシング）と、外観検査とを経て、ＣＳＰ出荷品として出荷される。このバーンインおよび選別検査においても、前記実施の形態１７に係る半導体検査装置により検査が行われる。
【０２１７】
（８）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハ１に樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハに形成された複数の半導体素子２の電気的特性を半導体検査装置により一括して検査する工程（ウエハ検査）とを有する。その後、バーンイン、選別検査および外観検査を経て、フルウエハＣＳＰ出荷品として出荷される。このバーンインおよび選別検査においても、前記実施の形態１７に係る半導体検査装置により検査が行われる。
【０２１８】
（９）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハ１に樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハ１を分割する工程（ウエハ分割）と、半導体検査装置により分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）とを有する。その後、バーンイン、選別検査および外観検査を経て、分割ウエハＣＳＰ出荷品として出荷される。このバーンインおよび選別検査においても、前記実施の形態１７に係る半導体検査装置により検査が行われる。
【０２１９】
（１０）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハ１に樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハ１を分割する工程（ウエハ分割）と、半導体検査装置により分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）とを有する。その後、バーンイン、選別検査、ウエハを切断し半導体素子２毎に分離する工程（ダイシング）、および外観検査を経て、ＣＳＰ出荷品として出荷される。このバーンインおよび選別検査においても、前記実施の形態１７に係る半導体検査装置により検査が行われる。
【０２２０】
上記した半導体装置の製造方法における、半導体素子の電気的特性を検査する工程では、前記実施の形態１〜１２に係るプローブシート構造体を用いることにより、数１０ｍＮ以下の低荷重の押圧力で、接触端子１０の先端位置精度が高精度で、安定な接触抵抗値および良好な信号伝送特性を有する検査が実現できる。
【０２２１】
すなわち、前記実施の形態で説明したプローブカードは、角錐形状あるいは角錐台形状を有し、位置精度の良好な接触端子と、引き出し配線と、周辺電極とを一括形成したプローブシートに対し、その接触端子を形成した領域を囲むように枠を固着して、押し駒によりその枠からプローブシートが若干張り出すとともに微傾動可能にし、ばね性を有した複数のガイドピンによって微傾動可能な状態でその枠および押し駒を介して接触端子に押し付け力を付与することを可能にしている。それにより、数１０μｍ以下の狭ピッチで多ピンの接触端子を形成したプローブシートでも、半導体素子の対応する電極群に低荷重で容易に接触させられる接触端子群を一括形成することができ、配線の多層化による電気信号特性の設計が容易なため、インピーダンス整合した高速伝送用回路を有し組立が容易な狭ピッチで多ピンの半導体検査用プローブカードが実現できる。
【０２２２】
また、前記実施の形態で説明したプローブカードによれば、角錐形状あるいは角錐台形状の接触端子を一括形成したプローブシートを、組立用基材と一体で形成し、ガイドピンで押圧動作と微傾動動作を両立させている。それにより、接触抵抗値の安定性が良好で、接触端子群の位置精度および組立性の良好なプローブカードが実現できる。
【０２２３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０２２４】
例えば、前記実施の形態では、図２０および図２１を用いて説明した工程で製造したプローブシートに図２に示した構造を有するプローブシート構造体を組み合わせて用いた例を示したが、例えば、図２３あるいは図２４のような製造工程によるプローブシートと、図１１あるいは図１３〜図１９に示したようなプローブシート構造体とを自由に組み合わせて用いてもよいことは言うまでもない。
【産業上の利用可能性】
【０２２５】
本発明は、プローブカード、および半導体検査装置および半導体装置の製造方法に広く適用することができる。
【図面の簡単な説明】
【０２２６】
【図１】半導体素子（チップ）が配列された被接触対象であるウエハと、その一部である半導体素子（チップ）とを示す斜視図である。
【図２】本発明の実施の形態１であるプローブカードの要部断面図である。
【図３】図２に示したプローブカードの主要部品を分解して図示した斜視図である。
【図４】図２に示したプローブカードの主要部品を分解して図示した組み立て断面図である。
【図５】図２に示したプローブカードの主要部品であるガイドピンの要部を示す断面図である。
【図６】本発明の実施の形態１であるプローブカードの要部断面図である。
【図７】本発明の実施の形態２であるプローブカードの要部断面図である。
【図８】本発明の実施の形態３であるプローブカードの要部断面図である。
【図９】本発明の実施の形態３であるプローブカードの接触端子群付近を拡大して示す要部断面図である。
【図１０】本発明の実施の形態４であるプローブカードの要部断面図である。
【図１１】本発明の実施の形態５であるプローブカードの要部断面図である。
【図１２】図１１に示したプローブカードの主要部品を分解して図示した斜視図である。
【図１３】本発明の実施の形態６であるプローブカードの要部断面図である。
【図１４】本発明の実施の形態７であるプローブカードの要部断面図である。
【図１５】本発明の実施の形態８であるプローブカードの要部断面図である。
【図１６】本発明の実施の形態９であるプローブカードの要部断面図である。
【図１７】本発明の実施の形態１０であるプローブカードの要部断面図である。
【図１８】本発明の実施の形態１１であるプローブカードの要部断面図である。
【図１９】本発明の実施の形態１２であるプローブカードの要部断面図である。
【図２０】（ａ）〜（ｆ）は、本発明の実施の形態１３に係るプローブカードにおけるプローブシート（プローブシート構造体）部分を形成する製造プロセスの一部を示した要部断面図である。
【図２１】（ｇ）〜（ｉ）は、図２０の続きの製造プロセスを示した要部断面図である。
【図２２】（ａ）〜（ｄ）は、本発明の実施の形態１４に係るプローブカードにおけるプローブシート（プローブシート構造体）部分を形成する製造プロセスの一部を示した要部断面図である。
【図２３】（ａ）および（ｂ）は、本発明の実施の形態１５に係るプローブカードにおけるプローブシート（プローブシート構造体）部分を形成する製造プロセスの一部を示した要部断面図である。
【図２４】（ａ）および（ｂ）は、本発明の実施の形態１６に係るプローブカードにおけるプローブシート（プローブシート構造体）部分を形成する製造プロセスの一部を示した要部断面図である。
【図２５】本発明の実施の形態１７に係る検査システムの一例を示す全体概略構成図である。
【図２６】半導体装置の検査工程の一例を示す工程図である。
【図２７】従来のめっきによるバンプを用いた半導体素子検査装置の要部断面図である。
【図２８】図２７のめっきによるバンプ部分を示す斜視図である。
【図２９】従来のめっきによるバンプを用いた半導体素子検査装置の要部断面図である。
【図３０】四角錐接触端子が形成された従来のプローブシートを用いた半導体素子検査装置の要部断面図である。
【符号の説明】
【０２２７】
１  ウエハ
２  半導体素子（チップ）
３  電極
４  スプリングプランジャ（プローブシート中央に押し付け力を付与する手段）
４ａ  突起部
４ｂ  ばね
５、５ｂ、５ｃ  枠
６、６ｂ〜６ｆ  中間板
７  ガイドピン
７ａ  スプリング内蔵ガイドピン（枠に押し付け力を付与する複数の手段）
７ｂ  位置決め専用ガイドピン
７ｃ  チューブ
７ｄ、７ｅ  中軸
８  押し駒
８ａ  円錐溝
９、９ｃ、９ｄ  プローブシート
１０  接触端子
１０ｂ  接続電極部
１１  緩衝材
１２、１２ｂ、１２ｃ  支持部材（上部固定板）
１２ａ  挿入孔
１３  スプリング
１４、１４ａ〜１４ｃ  金属膜
１４ｅ  ノックピン用孔
１４ｆ  ねじ挿入用孔
１５、１５ａ  多層配線基板
１５ｂ、１５ｃ、１５ｅ  電極
１５ｄ  内部配線
１６、１６ａ  周辺電極
１７  周辺電極固定板
１７ｅ  ノックピン用孔
１７ｆ  ねじ挿入用孔
１８、１８ａ  引き出し配線
１９  緩衝材
２０  周辺押さえ板
２０ｅ  ノックピン用孔
２０ｆ  ねじ挿入用孔
２１  ダブルねじ
２１ａ  ねじ
２１ｂ  中ねじ
２２、２２ｂ  上板
２２ａ  スペーサ
２３、２３ｃ  グランド配線
２４  チップコンデンサ
２５、２５ｂ〜２５ｌ  プローブシート構造体
２６、２６ｂ、２６ｃ、２６ｄ、２６ｅ  配線材料
２７ａ  突起部
２７ｂ  調整ねじ
２９ｂ  引き出し配線
３０  Ｏリング
３１  Ｏリング押さえリング
３２  スプリングプランジャ保持材
３２ａ  スプリングプランジャ
３３  スプリング保持材
３３ａ  スプリング
４０  シリコンウエハ
４０ａ  穴
４１  接触端子部
４１ａ  ニッケル
４１ｂ  ロジウム
４１ｃ  ニッケル
４２、４２ｂ、４２ｃ、４３、４３ｃ、４３ｄ  ポリイミド膜
４４、４５  二酸化シリコン膜
４６  導電性被覆
４７  ホトレジストマスク
４８、４８ｂ、４８ｄ  導電性被覆
４９、４９ｂ、４９ｄ  ホトレジストマスク
５０、５０ｂ  導電性被覆
５１  ホトレジストマスク
５２  接着層
５３ａ  固定治具
５３ｂ  ふた
５３ｃ  Ｏリング
５４  シリコンエッチング用保持リング
５５、５５ｂ  接着剤
５６ｄ  中間固定板
５７  コンデンサ接続用電極
５８  テスタ
５９  試料支持系
６０  プローブカード
６１  駆動制御系
６２  温度制御系
６３  試料台
６４  昇降軸
６５  昇降駆動部
６６  Ｘ−Ｙステージ
６７  筐体
６８、６９  ケーブル
７０  操作部
７１  ヒータ
２０１  絶縁膜
２０２  配線
２０３  グランド層
２０４  スルーホール
２０５  バンプ
２０６  配線基板
２０７  板ばね
２０８  枢軸ピン
２０９  回転板
２１０  円錐井戸
２１１  スプリングプランジャ
２１２  接触端子
２１３  絶縁膜
２１４  押し駒
【図１】
0005049694.tif 000002
【図２】
0005049694.tif 000003
【図３】
0005049694.tif 000004
【図４】
0005049694.tif 000005
【図５】
0005049694.tif 000006
【図６】
0005049694.tif 000007
【図７】
0005049694.tif 000008
【図８】
0005049694.tif 000009
【図９】
0005049694.tif 000010
【図１０】
0005049694.tif 000011
【図１１】
0005049694.tif 000012
【図１２】
0005049694.tif 000013
【図１３】
0005049694.tif 000014
【図１４】
0005049694.tif 000015
【図１５】
0005049694.tif 000016
【図１６】
0005049694.tif 000017
【図１７】
0005049694.tif 000018
【図１８】
0005049694.tif 000019
【図１９】
0005049694.tif 000020
【図２０】
0005049694.tif 000021
【図２１】
0005049694.tif 000022
【図２２】
0005049694.tif 000023
【図２３】
0005049694.tif 000024
【図２４】
0005049694.tif 000025
【図２５】
0005049694.tif 000026
【図２６】
0005049694.tif 000027
【図２７】
0005049694.tif 000028
【図２８】
0005049694.tif 000029
【図２９】
0005049694.tif 000030
【図３０】
0005049694.tif 000031