(57)【特許請求の範囲】
【請求項１】
ライン状に配置された複数の画素センサを有し、１つの出力レジスタに対して２つの画素センサが割り当てられている、ラインセンサと、
前記ラインセンサの画素センサから画像情報を出力するための出力モードとして、１つの出力レジスタに割り当てられている一方の画素センサの画像情報を第１ブロック画像情報として出力した後に、他方の画像センサの画像情報を第２ブロック画像情報として出力する、ブロック出力を実行する、ブロック出力実行手段と、
前記ブロック出力実行手段で出力された第１ブロック画像情報において、判断対象となっている画素センサの画像情報が欠陥画素であるか否かを、判断対象となっている画素センサの前記第１ブロック画像情報における両隣にある２つの画像情報に基づいて判定する、第１判定手段と、
前記第１判定手段で、欠陥画素であると判定された第１ブロック画像情報における画素センサの画像情報を、前記欠陥画素であると判定された画素センサの前記第１ブロック画像情報における両隣にある２つの画像情報に基づいて補正する、第１補正手段と、
前記ブロック出力実行手段で出力された第２ブロック画像情報において、判断対象となっている画素センサの画像情報が欠陥画素であるか否かを、判断対象となっている画素センサの前記第２ブロック画像情報における両隣にある２つの画像情報に基づいて判定する、第２判定手段と、
前記第２判定手段で、欠陥画素であると判定された第２ブロック画像情報における画素センサの画像情報を、前記欠陥画素であると判定された画素センサの前記第２ブロック画像情報における両隣にある２つの画像情報に基づいて補正する、第２補正手段と、
を備えることを特徴とする画像読取装置。
【請求項２】
前記ラインセンサの画素センサから画像情報を出力するための出力モードとして、１つの出力レジスタに割り当てられている２つの画素センサの画像情報を合算して、１つの画像情報である通常出力画像情報として、前記出力レジスタから出力する通常出力を実行する、通常出力実行手段と、
前記通常出力実行手段で出力された通常出力画像情報において、判断対象となっている画素センサの画像情報が欠陥画素であるか否かを、判断対象となっている画素センサの前記通常出力画像情報における左右２つ隣の２つの画像情報に基づいて判定する、第３判定手段と、
前記第３判定手段で、欠陥画素であると判定された前記通常出力画像情報における画素センサの画像情報を、前記欠陥画素であると判定された画素センサの前記通常出力画像情報における左右２つ隣の２つの画像情報に基づいて補正する、第３補正手段と、
をさらに備えることを特徴とする請求項１に記載の画像読取装置。
【請求項３】
前記ブロック出力実行手段と前記通常出力実行手段とを切り替えて実行する、切替手段を、さらに備えることを特徴とする請求項２に記載の画像読取装置。
【請求項４】
請求項１乃至請求項３のいずれかに記載の画像読取装置を備えることを特徴とするデジタル複合機。
【請求項５】
ライン状に配置された複数の画素センサを有し、１つの出力レジスタに対して２つの画素センサが割り当てられている、ラインセンサを有する画像読取装置の制御方法であって、
前記ラインセンサの画素センサから画像情報を出力するための出力モードとして、１つの出力レジスタに割り当てられている一方の画素センサの画像情報を第１ブロック画像情報として出力した後に、他方の画像センサの画像情報を第２ブロック画像情報として出力する、ブロック出力を実行する工程と、
前記出力された第１ブロック画像情報において、判断対象となっている画素センサの画像情報が欠陥画素であるか否かを、判断対象となっている画素センサの前記第１ブロック画像情報における両隣にある２つの画像情報に基づいて判定する工程と、
前記欠陥画素であると判定された第１ブロック画像情報における画素センサの画像情報を、前記欠陥画素であると判定された画素センサの前記第１ブロック画像情報における両隣にある２つの画像情報に基づいて補正する工程と、
前記出力された第２ブロック画像情報において、判断対象となっている画素センサの画像情報が欠陥画素であるか否かを、判断対象となっている画素センサの前記第２ブロック画像情報における両隣にある２つの画像情報に基づいて判定する工程と、
前記欠陥画素であると判定された第２ブロック画像情報における画素センサの画像情報を、前記欠陥画素であると判定された画素センサの前記第２ブロック画像情報における両隣にある２つの画像情報に基づいて補正する工程と、
を備えることを特徴とする画像読取装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読取装置及びデジタル複合機に関し、特に、欠陥画素の検出とその補正を行う画像読取装置及びデジタル複合機に関する。
【背景技術】
【０００２】
画像読取装置は、原稿台に載置された原稿を、ラインセンサを搭載した読取ヘッドを駆動して読み取り、画像データを生成する。図１は、一般的なラインセンサＬＳの構造を説明するためのブロック図を示している。
【０００３】
この図１に示すように、ラインセンサＬＳは、ライン状に配置された画素センサである複数のフォトダイオードＰＤ［０］〜ＰＤ［２（Ｎ−１）＋１］と、複数の出力レジスタＨｒｅｇ［０］〜Ｈｒｅｇ［Ｎ−１］とを備えている。例えば、図１において、画素センサとして２４００個のフォトダイオードが設けられている場合、出力レジスタは、１２００個設けられていることとなり、Ｎ＝１２００である。
【０００４】
フォトダイオードＰＤ［０］〜ＰＤ［２（Ｎ−１）＋１］は、画像情報である光信号を電気信号に変換するための画素センサである。これらフォトダイオードＰＤ［０］〜ＰＤ［２（Ｎ−１）＋１］で生成された画像情報である電気信号は、出力レジスタＨｒｅｇ［０］〜Ｈｒｅｇ［Ｎ−１］を介して、このラインセンサＬＳから出力される。具体的には、この出力レジスタＨｒｅｇ［０］〜Ｈｒｅｇ［Ｎ−１］から出力された電気信号は、アナログ／デジタル変換器でデジタル信号に変換され、デジタルデータとして、この半導体チップから出力されて、デジタルデータからなる画像データが生成される。
【０００５】
この図１から分かるように、出力レジスタＨｒｅｇ［０］〜Ｈｒｅｇ［Ｎ−１］の数は、フォトダイオードＰＤ［０］〜ＰＤ［２（Ｎ−１）＋１］の数の１／２である。つまり、１つの出力レジスタ出力レジスタＨｒｅｇ［０］〜Ｈｒｅｇ［Ｎ−１］に対して、２つのフォトダイオードＰＤ［０］〜ＰＤ［２（Ｎ−１）＋１］が設けられている。このような構成のラインセンサＬＳには、通常出力とブロック出力という２つの出力モードが設けられている。
【０００６】
通常出力では、図２に示すように、例えば、画素Ｃ［０］の画像情報は、フォトダイオードＰＤ［０］とフォトダイオードＰＤ［１］との出力との和により構成され、画素Ｃ［１］の画像情報は、フォトダイオードＰＤ［２］とフォトダイオードＰＤ［３］との出力との和により構成される。このような画像情報の合成は、出力レジスタＨｒｅｇ［０］〜Ｈｒｅｇ［Ｎ−１］で行われる。すなわち、画素Ｃ［０］の画像情報は、フォトダイオードＰＤ［０］で生成された電荷と、フォトダイオードＰＤ［１］で生成された電荷が、出力レジスタＨｒｅｇ［０］に出力され、合算される。この合算された電荷を電気信号として、アナログ／デジタル変換器が取り込んでデジタル信号に変換するため、フォトダイオードＰＤ［０］とフォトダイオードＰＤ［１］との出力との和が画像情報として得られるのである。
【０００７】
このような動作で得られる画像情報で生成された画像データの解像度は、この図１のラインセンサＬＳの場合、１２００ｄｐｉとなる。これより低い解像度の画像データを得る場合には、デジタル信号に変換された後に、適宜必要な処理を行うこととなる。
【０００８】
一方、出力モードにブロック出力を用いると、このラインセンサＬＳを用いて、例えば、２４００ｄｐｉの解像度の画像データを得ることができる。図３は、このブロック出力の仕組みを説明するブロック図である。
【０００９】
この図３に示すように、１回目の出力であるブロック１では、偶数番目のフォトダイオードＰＤ［０］、［２］…［２（Ｎ−１）］で生成された電荷を、出力レジスタＨｒｅｇ［０］〜Ｈｒｅｇ［Ｎ−１］に出力し、この出力レジスタＨｒｅｇ［０］〜Ｈｒｅｇ［Ｎ−１］から出力された電気信号をデジタル信号に変換して、偶数番目の画素Ｃ［０］、［２］…［２（Ｎ−１）］の画像情報を生成する。
【００１０】
この１回目のブロック１の出力が終了した後、２回目の出力であるブロック２で、奇数番目のフォトダイオードＰＤ［１］、［３］…［２（Ｎ−１）＋１］で生成された電荷を、出力レジスタＨｒｅｇ［０］〜Ｈｒｅｇ［Ｎ−１］に出力し、この出力レジスタＨｒｅｇ［０］〜Ｈｒｅｇ［Ｎ−１］から出力された電気信号をデジタル信号に変換して、奇数番目の画素Ｃ［１］、［３］…［２（Ｎ−１）＋１］の画像情報を生成する。
【００１１】
このように、ブロック出力では、出力レジスタＨｒｅｇ［０］〜Ｈｒｅｇ［Ｎ−１］が、ダイオードＰＤ［０］〜ＰＤ［２（Ｎ−１）＋１］の半分の数しか設けられていないことから、フォトダイオードＰＤ［０］〜ＰＤ［２（Ｎ−１）＋１］で生成された画像情報を２回に分けて、出力するようにしている。
【００１２】
これら２つの出力モードである通常出力とブロック出力とは、ユーザの指定した読取解像度が切り替わることにより、画像読取装置が制御的に切り替えることとなる。
【００１３】
このようにして、通常出力やブロック出力で得られた画像情報については、フォトダイオードＰＤ［０］〜ＰＤ［２（Ｎ−１）＋１］に何らかの欠陥が存在することも考えられることから、各画素の画像情報について、その画素が欠陥画素であるか否かを判定するとともに、欠陥画素であった場合にはその補正を行うことが一般的である（例えば、特開平２００２−３５４２６２号公報、特開２００３−１０１７３７号公報参照）。
【００１４】
図４は、通常出力で得られた画像データについて、画素欠陥を検出して、これを補正する処理を説明する図である。この図４に示すように、ｎ番目の画素Ｃ［ｎ］が欠陥画素であるかどうかを判断して、その補正する場合、２画素隣の画素［ｎ−２］の画像情報と画素［ｎ＋２］の画像情報とに基づいて、これらの判断及び処理を行う。
【００１５】
ところが、従来の技術では、ブロック出力で得られた画像データについても同様の処理を実行していたため、画素欠陥を検出して、これを補正する処理を、４画素隣の画素［ｎ−４］の画像情報と画素［ｎ＋４］の画像情報とに基づいて行っていた。すなわち、図５に示すように、ブロック１における、２ｎ番目の画素Ｃ［２ｎ］が欠陥画素であるかどうかを判断して、その補正する場合、ブロック１における２画素隣の画素［２ｎ−４］の画像情報と画素［２ｎ＋４］の画像情報とに基づいて、これらの判断及び処理を行っていた。また、ブロック２における、２ｎ＋１番目の画素Ｃ［２ｎ＋１］が欠陥画素であるかどうかを判断して、その補正する場合、ブロック２における２画素隣の画素［２ｎ−３］の画像情報と画素［２ｎ＋５］の画像情報とに基づいて、これらの判断及び処理を行っていた。このため、実際の画像においては、４画素隣の画素の画像情報を用いて、画素欠陥の検出と補正を行うことになっていた。
【００１６】
しかしながら、４画素隣の画素の画像情報に基づいて、画素欠陥の検出と補正を行うと、必ずしも適切な画素欠陥の検出や補正にならない場合もあった。
【特許文献１】特開平２００２−３５４２６２号公報
【特許文献２】特開２００３−１０１７３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
そこで本発明は、前記課題に鑑みてなされたものであり、ラインセンサからブロック出力がなされた場合でも、適切な画素欠陥の検出や補正を行うことができる画像読取装置及びデジタル複合機を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するため、本発明に係る画像読取装置は、
ライン状に配置された複数の画素センサを有し、１つの出力レジスタに対して２つの画素センサが割り当てられている、ラインセンサと、
前記ラインセンサの画素センサから画像情報を出力するための出力モードとして、１つの出力レジスタに割り当てられている一方の画素センサの画像情報を第１ブロック画像情報として出力した後に、他方の画像センサの画像情報を第２ブロック画像情報として出力する、ブロック出力を実行する、ブロック出力実行手段と、
前記ブロック出力実行手段で出力された第１ブロック画像情報において、判断対象となっている画素センサの画像情報が欠陥画素であるか否かを、判断対象となっている画素センサの前記第１ブロック画像情報における両隣にある２つの画像情報に基づいて判定する、第１判定手段と、
前記第１判定手段で、欠陥画素であると判定された第１ブロック画像情報における画素センサの画像情報を、前記欠陥画素であると判定された画素センサの前記第１ブロック画像情報における両隣にある２つの画像情報に基づいて補正する、第１補正手段と、
前記ブロック出力実行手段で出力された第２ブロック画像情報において、判断対象となっている画素センサの画像情報が欠陥画素であるか否かを、判断対象となっている画素センサの前記第２ブロック画像情報における両隣にある２つの画像情報に基づいて判定する、第２判定手段と、
前記第２判定手段で、欠陥画素であると判定された第２ブロック画像情報における画素センサの画像情報を、前記欠陥画素であると判定された画素センサの前記第２ブロック画像情報における両隣にある２つの画像情報に基づいて補正する、第２補正手段と、
を備えることを特徴とする。
【００１９】
この場合、前記ラインセンサの画素センサから画像情報を出力するための出力モードとして、１つの出力レジスタに割り当てられている２つの画素センサの画像情報を合算して、１つの画像情報である通常出力画像情報として、前記出力レジスタから出力する通常出力を実行する、通常出力実行手段と、
前記通常出力実行手段で出力された通常出力画像情報において、判断対象となっている画素センサの画像情報が欠陥画素であるか否かを、判断対象となっている画素センサの前記通常出力画像情報における左右２つ隣の２つの画像情報に基づいて判定する、第３判定手段と、
前記第３判定手段で、欠陥画素であると判定された前記通常出力画像情報における画素センサの画像情報を、前記欠陥画素であると判定された画素センサの前記通常出力画像情報における左右２つ隣の２つの画像情報に基づいて補正する、第３補正手段と、
をさらに備えるようにしてもよい。
【００２０】
この場合、前記ブロック出力実行手段と前記通常出力実行手段とを切り替えて実行する、切替手段を、さらに備えるようにしてもよい。
【００２１】
本発明に係る画像読取装置の制御方法は、
ライン状に配置された複数の画素センサを有し、１つの出力レジスタに対して２つの画素センサが割り当てられている、ラインセンサを有する画像読取装置の制御方法であって、
前記ラインセンサの画素センサから画像情報を出力するための出力モードとして、１つの出力レジスタに割り当てられている一方の画素センサの画像情報を第１ブロック画像情報として出力した後に、他方の画像センサの画像情報を第２ブロック画像情報として出力する、ブロック出力を実行する工程と、
前記出力された第１ブロック画像情報において、判断対象となっている画素センサの画像情報が欠陥画素であるか否かを、判断対象となっている画素センサの前記第１ブロック画像情報における両隣にある２つの画像情報に基づいて判定する工程と、
前記欠陥画素であると判定された第１ブロック画像情報における画素センサの画像情報を、前記欠陥画素であると判定された画素センサの前記第１ブロック画像情報における両隣にある２つの画像情報に基づいて補正する工程と、
前記出力された第２ブロック画像情報において、判断対象となっている画素センサの画像情報が欠陥画素であるか否かを、判断対象となっている画素センサの前記第２ブロック画像情報における両隣にある２つの画像情報に基づいて判定する工程と、
前記欠陥画素であると判定された第２ブロック画像情報における画素センサの画像情報を、前記欠陥画素であると判定された画素センサの前記第２ブロック画像情報における両隣にある２つの画像情報に基づいて補正する工程と、
を備えることを特徴とする。
【００２２】
なお、本発明は、上述したような画像読取装置を備えるデジタル複合機として実現することもでき、そのようなデジタル複合機の制御方法として実現することもできる。
【発明を実施するための形態】
【００２３】
以下、図面を参照して、本発明の実施形態を説明する。なお、以下に説明する実施形態は、本発明の技術的範囲を限定するものではない。また、以下の実施形態では、本発明をデジタル複合機の画像読取装置であるスキャナユニットに適用した場合を例に説明するが、本発明は、あらゆる種類の画像読取装置に適用することができる。
【００２４】
図６は、本実施形態に係るデジタル複合機の内部構成の一例を示すブロック図である。この図６に示すように、デジタル複合機１０は、主として、ＣＰＵ（Central Processing Unit）２０と、ＲＡＭ（Random Access Memory）２２と、ＲＯＭ（Read Only Memory）２４と、プリンタユニット２６と、スキャナユニット２８と、ハードディスクドライブ３０とを備えて構成されており、これらは内部バス４０やインターフェース等を介して適宜接続されている。
【００２５】
ＣＰＵ２０は、このデジタル複合機１０の全体的な制御をソフトウェア的に行う制御部である。ＣＰＵ２０は、デジタル複合機１０の制御に必要なプログラムを、ＲＯＭ２４又はハードディスクドライブ３０から読み出して実行する。また、これらのプログラムを実行するにあたり、ＣＰＵ２０は適宜、ＲＡＭ２２やハードディスクドライブ３０にデータを一時的に格納する。
【００２６】
プリンタユニット２６は、インクジェット式又はレーザービーム式のプリンタエンジンにより構成されている。スキャナユニット２８は、本実施形態における画像読取装置に相当しており、セットされた原稿を画像データとして読み取るための装置である。ハードディスクドライブ３０は、補助記憶装置の一例であり、データを不揮発的に記憶することが可能である。
【００２７】
図７は、図６のスキャナユニット２８の内部構成の一例を説明するブロック図である。この図７に示すように、本実施形態に係るスキャナユニット２８は、主として、制御部５０と、原稿台５２と、読取ヘッド５４と、ＡＤＦ（Auto Document Feeder）５６とを備えて構成されている。
【００２８】
制御部５０は、このスキャナユニット２８の制御を行うためのユニットである。具体的には、読取ヘッド５４を移動するための制御や、ＡＤＦ５６を駆動／停止させるための制御を行う。本実施形態では、この制御部５０は、ＡＳＩＣ等のハードウェアにより構成されている。但し、この制御部５０に、独立したＣＰＵを設け、このＣＰＵを用いてソフトウェア的に、スキャナユニット２８の制御を行うようにしてもよい。
【００２９】
ＡＤＦ５６は、本実施形態における自動原稿送り装置を構成しており、ユーザが連続的に画像データとして読み込みたい原稿が束の状態でセットされる。ＡＤＦ５６は、セットされた原稿を、１枚ずつ原稿台５２に送り出す。原稿台５２に送り出されて、所定位置に載置された原稿は、読取ヘッド５４によりイメージデータとして読み取られる。本実施形態では、この読取ヘッド５４には、図１に示したラインセンサＬＳが設けられており、読取ヘッド５４が原稿の先頭から末尾まで移動することにより、１枚の原稿に対応する１つの画像データが取得される。
【００３０】
読取ヘッド５４から読み込まれた画像データは、例えば制御部５０に設けられた記憶装置に一時的に格納され、この記憶装置に格納された画像データは、適宜、ＲＡＭ２２やハードディスクドライブ３０に転送される。
【００３１】
次に、図８に基づいて、本実施形態に係る画素欠陥補正処理について説明する。この図８は、本実施形態に係るデジタル複合機１０が実行する画素欠陥補正処理の一例を示す図である。また、この画素欠陥補正処理は、ＲＯＭ２４に格納されている画素欠陥補正処理プログラムをＣＰＵ２０が読み込んで実行することにより、実現される処理である。また、この画素欠陥補正処理は、デジタル複合機１０がスキャナユニット２８から画像情報を取得した場合に自動的に起動される処理である。
【００３２】
この画素欠陥補正処理においては、まず、デジタル複合機１０は、ラインセンサＬＳからの出力モードがブロック出力であるかどうかを判断する（ステップＳ１０）。本実施形態では、ラインセンサＬＳが図１に示した構成であるので、画像データの解像度が２４００ｄｐｉであるか否かにより、ラインセンサＬＳからの出力モードがブロック出力であるか、通常出力であるかを判断することができる。或いは、この出力モードの切替は、デジタル複合機１０が行うため、この出力モードの切替を行ったＣＰＵ２０や制御部５０が、レジスタ等に、その切替設定を記憶しておくことにより、判断することもできる。
【００３３】
ラインセンサＬＳからの出力モードがブロック出力ではないと判断した場合（ステップＳ１０：ＮＯ）、すなわち、通常出力であると判断した場合には、デジタル複合機１０は、対象となっているｎ番目の画素Ｃ［ｎ］の２画素隣の画素［ｎ−２］の画像情報と画素［ｎ＋２］の画像情報とを参照して、画素Ｃ［ｎ］が画素欠陥であるかどうかを判定する（ステップＳ１２）。すなわち、図４を用いて説明したように、ラインセンサＬＳのフォトダイオードＰＤが並んでいる方向において、判断対象となっている画素の２つ隣の左右の２つの画素の画像情報に基づいて、判断対象の画素が欠陥のある画素であるか否かを判断する。
【００３４】
この判断手法は、様々なものが考えられるが、例えば、２画素隣の画素［ｎ−２］の画像情報と画素［ｎ＋２］の画像情報とに基づいて、画素Ｃ［ｎ］の画像情報がとり得る値の上限値と下限値を算出し、画素Ｃ［ｎ］の画像情報の値が、これらの上限値と下限値との間にない場合には、画素欠陥であると判断することができる。
【００３５】
そして、この判定の結果、判断対象の画素が画素欠陥であると判断した場合（ステップＳ１４：ＹＥＳ）には、デジタル複合機１０は、対象となっているｎ番目の画素Ｃ［ｎ］の２画素隣の画素［ｎ−２］の画像情報と画素［ｎ＋２］の画像情報とを参照して、画素Ｃ［ｎ］の画像情報の補正を行う（ステップＳ１６）。
【００３６】
この補正手法は、様々なものが考えられるが、例えば、２画素隣にある左右の画素［ｎ−２］の画像情報の値と画素［ｎ＋２］の画像情報の値との中間値を算出し、この中間値を、画素Ｃ［ｎ］の画像情報の値とすることができる。
【００３７】
このステップＳ１６の処理の後、又は、上述したステップＳ１４で判断対象の画素が画素欠陥ではないと判断した場合（ステップＳ１４：ＮＯ）には、デジタル複合機１０は、ラインセンサＬＳから取得した画像情報のすべてについて、この処理を行ったかどうかを判断する（ステップＳ１８）。すなわち、画素Ｃ［０］から画素Ｃ［２（Ｎ−１）＋１］まについて、画素欠陥の判定と補正の処理を行ったかどうかを判断する。
【００３８】
すべての画素についてこの処理を行っていないと判断した場合（ステップＳ１８：ＮＯ）には、デジタル複合機１０は、判断対象の画素を次の画素に移動して、上述したステップＳ１２からを繰り返す。具体的には、ｎに１を加算することにより、判断対象の画素を１つ右隣に移行して、上述したステップＳ１２からを繰り返す。
【００３９】
一方、すべての画素についてこの処理を行ったと判断した場合（ステップＳ１８：ＹＥＳ）には、デジタル複合機１０は、この画素欠陥補正処理を終了する。
【００４０】
これに対して、上述したステップＳ１０において、ラインセンサＬＳからの出力モードがブロック出力であると判断した場合（ステップＳ１０：ＹＥＳ）には、デジタル複合機１０は、図９に示すように、ブロック１で対象となっている２ｎ番目の画素Ｃ［２ｎ］の１画素隣の画素［２ｎ−２］と画素［２ｎ＋２］とを参照して、画素Ｃ［２ｎ］が画素欠陥であるかどうかを判定し、ブロック２で対象となっている２ｎ＋１番目の画素Ｃ［２ｎ＋１］の１画素隣の画素［２ｎ−１］と画素［２ｎ＋３］とを参照して、画素Ｃ［２ｎ＋１］が画素欠陥であるかどうかを判定する（ステップＳ２２）。
【００４１】
すなわち、まず、ブロック１については、ラインセンサＬＳのフォトダイオードＰＤが並んでいる方向において、判断対象となっている画素［２ｎ］の左右両隣の画素［２ｎ−２］と画素［２ｎ＋２］との画像情報に基づいて、判断対象の画素［２ｎ］が欠陥のある画素であるか否かを判断する。これは、ブロック出力の場合、判断対象となっている画素の両隣にある２つの画素が、ラインセンサＬＳの物理的な配置における２つ隣の２つの画素となるからである。
【００４２】
また、ブロック２については、ラインセンサＬＳのフォトダイオードＰＤが並んでいる方向において、判断対象となっている画素［２ｎ＋１］の１つ隣の画素［２ｎ−１］と画素［２ｎ＋３］との画像情報に基づいて、判断対象の画素［２ｎ＋１］が欠陥のある画素であるか否かを判断する。これは、ブロック出力の場合、判断対象となっている画素の両隣にある２つの画素が、ラインセンサＬＳの物理的な配置における２つ隣の２つの画素となるからである。
【００４３】
このステップＳ２２における判断手法は、様々なものが考えられることは、上述したステップＳ１２と同様である。
【００４４】
そして、この判定の結果、判断対象の画素が画素欠陥であると判断した場合（ステップＳ２４：ＹＥＳ）には、デジタル複合機１０は、補正対象となっている２ｎ番目の画素Ｃ［２ｎ］の１画素隣の画素［２ｎ−２］の画像情報と画素［２ｎ＋２］の画像情報とを参照して、画素Ｃ［２ｎ］の画像情報の補正を行い、補正対象となっている２ｎ＋１番目の画素Ｃ［２ｎ＋１］の１画素隣の画素［２ｎ−１］の画像情報と画素［２ｎ＋３］の画像情報とを参照して、画素Ｃ［２ｎ＋１］の補正を行う（ステップＳ２６）。
【００４５】
すなわち、まず、ブロック１については、ラインセンサＬＳのフォトダイオードＰＤが並んでいる方向において、補正対象となっている画素［２ｎ］の左右両隣の画素［２ｎ−２］と画素［２ｎ＋２］との画像情報に基づいて、補正対象の画素［２ｎ］の画像情報の補正を行う。これは、上述したように、ブロック出力の場合、補正対象となっている画素の両隣の２つの画素が、ラインセンサＬＳの物理的な配置における２つ隣の２つの画素となるからである。
【００４６】
また、ブロック２については、ラインセンサＬＳのフォトダイオードＰＤが並んでいる方向において、補正対象となっている画素［２ｎ＋１］の左右両隣の画素［２ｎ−１］と画素［２ｎ＋３］との画像情報に基づいて、補正対象の画素［２ｎ＋１］の補正を行う。これは、上述したように、ブロック出力の場合、補正対象となっている画素の両隣の２つの画素が、ラインセンサＬＳの物理的な配置における２つ隣の２つの画素となるからである。
【００４７】
この補正手法には、様々なものが考えられることは、上述したステップＳ１６と同様である。
【００４８】
このステップＳ２６の処理の後、又は、上述したステップＳ２４で判断対象の画素が画素欠陥ではないと判断した場合（ステップＳ２４：ＮＯ）には、デジタル複合機１０は、ラインセンサＬＳから取得した画像データのすべてについて、この処理を行ったかどうかを判断する（ステップＳ２８）。すなわち、画素Ｃ［０］から画素Ｃ［２（Ｎ−１）＋１］まで、画素欠陥の判定と補正の処理を行ったかどうかを判断する。
【００４９】
すべての画素についてこの処理を行っていないと判断した場合（ステップＳ２８：ＮＯ）には、デジタル複合機１０は、判断対象の画素を次の画素に移動して、上述したステップＳ２２からを繰り返す。具体的には、ｎに１を加算することにより、判断対象の画素を２つ右隣に移行して、上述したステップＳ２２からを繰り返す。
【００５０】
一方、すべての画素についてこの処理を行ったと判断した場合（ステップＳ２８：ＹＥＳ）には、デジタル複合機１０は、この画素欠陥補正処理を終了する。
【００５１】
以上のように、本実施形態に係るデジタル複合機１０によれば、ラインセンサＬＳからの出力モードが通常出力である場合には、対象画素の左右２つ隣の２つの画素を用いて画素欠陥の判定と補正を行い、ラインセンサＬＳからの出力モードがブロック出力である場合には、対象画素の左右両隣の２つの画素を用いて画素欠陥の判定と補正を行うこととした。このため、ブロック出力の場合でも、物理的にラインセンサＬＳのフォトダイオードＰＤが並んでいる方向における左右２つ隣の２つの画素を用いて、画素欠陥の判定と補正ができるようになる。このため、最も効果が期待できる適切な画素を参照して、画素欠陥の判定と補正ができるようになる。
【００５２】
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、上述した実施形態では、画素欠陥補正処理を、ＣＰＵ２０で実行する例を説明したが、この画素欠陥補正処理は、例えば、スキャナユニット２８に設けられた制御部５０により、実行されるようにしてもよい。この場合、制御部５０がＣＰＵを備えて構成されている場合には、上述したようにソフトウェア的に画素欠陥補正処理を実現できるが、ＡＳＩＣ等のハードウェアにより構成されている場合には、ハードウェア的に画素欠陥補正処理を実現するようにすればよい。
【００５３】
また、上述した実施形態では、ラインセンサＬＳに配置された画素センサが、フォトダイオードＰＤである場合を例に本発明を説明したが、画素センサは、フォトダイオードＰＤに限らず、様々なものを用いることができる。
【００５４】
また、上述した実施形態では、ＡＤＦ５６で読み込む原稿が紙である場合を例に説明したが、この原稿は、紙に限らず、ＯＨＰシートなどの他の媒体で形成されていてもよい。
【００５５】
また、上述した実施形態では、デジタル複合機１０のスキャナユニット２８に本発明を適用した場合を例に説明したが、本発明の適用対象は、デジタル複合機１０のスキャナユニット２８に限るものではなく、あらゆる種類の画像読取装置に適用することができる。
【００５６】
さらに、上述の各実施形態で説明した原稿自動読取処理については、この画素欠陥補正処理を実行するためのプログラムをフレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc-Read Only Memory）、ＲＯＭ、メモリカード等の記録媒体に記録して、記録媒体の形で頒布することが可能である。この場合、この記録媒体に記録されたプログラムをデジタル複合機１０等の画像読取装置に読み込ませ、実行させることにより、上述した実施形態を実現することができる。
【００５７】
また、デジタル複合機１０等の画像読取装置は、オペレーティングシステムや別のアプリケーションプログラム等の他のプログラムを備える場合がある。この場合、デジタル複合機１０の備える他のプログラムを活用するために、そのデジタル複合機１０等の画像読取装置が備えるプログラムの中から、上述した実施形態と同等の処理を実現するプログラムを呼び出すような命令を含むプログラムを、記録媒体に記録するようにしてもよい。
【００５８】
さらに、このようなプログラムは、記録媒体の形ではなく、ネットワークを通じて搬送波として頒布することも可能である。ネットワーク上を搬送波の形で伝送されたプログラムは、デジタル複合機１０等の画像読取装置に取り込まれて、このプログラムを実行することにより上述した実施形態を実現することができる。
【００５９】
また、記録媒体にプログラムを記録する際や、ネットワーク上を搬送波として伝送される際に、プログラムの暗号化や圧縮化がなされている場合がある。この場合には、これら記録媒体や搬送波からプログラムを読み込んだデジタル複合機１０等の画像読取装置は、そのプログラムの復号や伸張を行った上で、実行する必要がある。
【００６０】
また、上述した実施形態では、主として、画素欠陥補正処理をソフトウェアにより実現する場合を例に説明したが、これらの各処理をＡＳＩＣ（Application Specific IC）などのハードウェアにより実現するようにしてもよい。さらには、これらの各処理を、ソフトウェアとハードウェアとが協働して実現するようにしてもよい。
【図面の簡単な説明】
【００６１】
【図１】本発明の一実施形態に係る画像読取装置で用いられるラインセンサの構成を説明するブロック図である。
【図２】図１のラインセンサの画像情報を通常出力で出力する場合における、フォトダイオードで生成された画像情報と、出力レジスタに格納された画像情報の対応関係を説明するブロック図である。
【図３】図１のラインセンサの画像情報をブロック出力で出力する場合における、フォトダイオードで生成された画像情報と、出力レジスタに格納された画像情報の対応関係を説明するブロック図である。
【図４】通常出力において、ｎ番目の画素の画素欠陥の判定と補正の処理をする際に用いる物理的な２画素隣りの画像情報を指し示す図。
【図５】ブロック出力において、２ｎ番目及び２ｎ＋１番目の画素の画素欠陥の判定と補正の処理をする際に用いる物理的な４画素隣りの画像情報を指し示す図。
【図６】本発明の一実施形態に係るデジタル複合機の内部構成の一例を説明するブロック図。
【図７】図６のデジタル複合機におけるスキャナユニットの内部構成の一例を説明するブロック図。
【図８】図６のデジタル複合機で実行される画素欠陥補正処理の一例を説明するフローチャートを示す図。
【図９】ブロック出力において、２ｎ番目及び２ｎ＋１番目の画素の画素欠陥の判定と補正の処理をする際に用いる物理的な２画素隣りの画像情報を指し示す図。
【符号の説明】
【００６２】
１０  デジタル複合機
２０  ＣＰＵ
２２  ＲＡＭ
２４  ＲＯＭ
２６  プリンタユニット
２８  スキャナユニット
３０  ハードディスクドライブ
４０  内部バス
【図１】
0005045414.tif 000002
【図２】
0005045414.tif 000003
【図３】
0005045414.tif 000004
【図４】
0005045414.tif 000005
【図５】
0005045414.tif 000006
【図６】
0005045414.tif 000007
【図７】
0005045414.tif 000008
【図８】
0005045414.tif 000009
【図９】
0005045414.tif 000010