(57)【特許請求の範囲】
【請求項１】
ガードリング構造を備えている半導体素子の裏面を金属層によって基板の表面に接合したモジュールであり、
前記ガードリング構造よりも外側に位置している前記半導体素子の周辺領域に多重の溝が形成されており、
前記半導体素子の周辺領域の平均的厚みが、前記ガードリング構造よりも内側に位置している前記半導体素子の中央領域の平均的厚みより薄いことを特徴とするモジュール。
【請求項２】
前記ガードリング構造の内側の輪郭線より外側の領域の平均的厚みが、前記ガードリング構造の内側の輪郭線より内側の領域の平均的厚みより薄いことを特徴とする請求項１に記載のモジュール。
【請求項３】
前記半導体素子を平面視すると矩形であり、
前記ガードリング構造を平面視すると前記矩形の頂点近傍で湾曲して前記頂点の内側を通過しており、
前記頂点近傍において湾曲する前記ガードリング構造の外側に位置する四隅の領域に、前記の多重の溝が形成されていることを特徴とする請求項２に記載のモジュール。
【請求項４】
前記の多重の溝が、前記半導体素子の裏面に形成されていることを特徴とする請求項１から３のいずれかの１項に記載のモジュール。
【請求項５】
前記多重の溝に、前記金属層が入り込んでいることを特徴とする請求項４に記載のモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体素子を、はんだやろう材や合金層等の金属層によって、基板に接合して用いることが多い。本発明は、半導体素子を金属層によって基板に接合したモジュールに関する。
本明細書では、基板に接合する面を半導体素子の裏面といい、半導体素子を接合する面を基板の表面という。
【背景技術】
【０００２】
半導体素子の裏面をはんだ層によって基板の表面に接合してモジュールを形成する技術が普及している。半導体素子に流れる電流が小さく、半導体素子が加熱されない場合には上記のモジュールで不都合は生じない。しかしながら、半導体素子に流れる電流が大きいために半導体素子が発熱して温度上昇する場合には、上記のモジュールでは耐久性が低下する。半導体素子が加熱される場合には基板にも伝熱して基板も加熱されることになり、半導体素子と基板の双方が熱膨張する。通常は半導体素子の熱膨張率と基板の熱膨張率が相違しており、その相違に起因してはんだ層に大きな応力が作用する。半導体素子は、動作して発熱し、動作を停止して冷却されるサイクルを繰返すことから、はんだ層に繰返し応力が作用する。はんだ層に繰返し応力が作用する結果、はんだ層にクラックが入り、半導体素子と基板の接合強度が低下する。
【０００３】
ここでいう基板は、半導体素子に電気的に導通することもあれば、半導体素子を固定するためのものであり、電気的導通が必要とされない場合もある。例えば、特許文献１に、半導体素子をはんだ層によって絶縁性基板に固定したモジュールが開示されている。
特許文献２にも、パワーチップをはんだ層によって基板に接合したパワーデバイスが開示されている。特許文献２のパワーチップは、熱膨張率が低いシリコンを主材料とする半導体素子であり、基板は、熱膨張率が大きいアルミ板と絶縁層と銅箔を積層したものである。
特許文献３に、半導体素子を金属層によって基板に接合した電力用の半導体装置が開示されている。特許文献３の半導体素子は、熱膨張率が低いシリコンを主材料としており、基板は、絶縁基板の表裏両面に熱膨張率が大きな導電箔が積層されたものである。
【０００４】
【特許文献１】特開平９−１４４９８３号公報
【特許文献２】特開平４−２７３１５０号公報
【特許文献３】特開２０００−８７７３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
通常の半導体素子は、半導体ウェハから製造されるために、厚みが一定である。また、半導体素子を接合する基板の表面は平坦である。そのために、半導体素子の裏面を基板の表面に接合する金属層の厚みは一定である。
半導体素子の裏面を基板の表面に接合したモジュールが加熱されると、接合面の中央では半導体素子と基板の相対的位置関係の変化量が小さいのに対し、半導体素子の周辺領域では半導体素子と基板の相対的位置関係が大きく変化する。
例えば、加熱されることによって、加熱前には２０ｍｍのサイズであった半導体素子が２０ミクロン膨張するのに対し、同サイズの基板が６０ミクロン膨張するとする。この場合、接合面の中央では半導体素子と基板の相対的位置関係の変化量が非常に小さいのに対し、中央から５ｍｍの位置では、半導体素子が５ミクロン膨張するのに対して基板は１５ミクロン膨張し、中央から１０ｍｍの位置（半導体素子の周辺）では、半導体素子が１０ミクロン膨張するのに対して基板は３０ミクロン膨張する。この結果、半導体素子の周辺に向かうほど、はんだ層に大きな応力が作用する。上記の場合、半導体素子の中央を基板に接合するはんだには応力がほとんど作用しないのに対し、中央から５ｍｍの位置にある半導体素子を基板に接合するはんだには１０ミクロンの相対変位を拘束するのに必要な応力が作用し、中央から１０ｍｍの位置にある半導体素子の周辺を基板に接合するはんだには２０ミクロンの相対変位を拘束するのに必要な応力が作用する。
図１は、半導体素子２をはんだ層４によって基板６に接合したモジュールの断面を示しており、モジュールを熱サイクルに晒すと、大きな応力が作用するはんだ層４の周辺からクラック８ａ，８ｂが発生することが知られている。
本発明は、半導体素子と基板を接合する金属層に、大きな応力が作用しないようにする技術を提供する。
【課題を解決するための手段】
【０００６】
本発明は、半導体素子の裏面を金属層によって基板の表面に接合したモジュールに関する。本発明のモジュールでは、半導体素子の周辺領域に多重の溝が形成されている。このために、半導体素子の周辺領域の平均的厚みが半導体素子の中央領域の平均的厚みより薄くなっている。ここでいう周辺領域は、半導体素子に形成されているガードリング構造の外側の領域をいう。これに対してガードリング構造の内側の領域を中央領域という。
半導体素子の周辺領域の平均的厚みが中央領域の平均的厚みより薄ければ、半導体素子の周辺領域では半導体素子が変形しやすい。半導体素子が変形しやすければ、半導体素子と基板の相対的変位を拘束する金属層に作用する応力を低下させることができる。金属層に大きな応力が発達する周辺領域における半導体素子の平均的厚みを薄くすれば、金属層に大きな応力が発達するのを防止することができる。金属層に大きな応力が繰返し作用する現象の発生を抑制することができ、金属層の耐久性を向上させることができる。
半導体素子の表面側に多重の溝を形成してもよいし、裏面側に多重の溝を形成してもよい。
【０００８】
ガードリング構造の内側の輪郭線の外側の領域に多重の溝を形成することが好ましい。ガードリング構造の内側の輪郭線の外側の領域であれば、半導体素子の特性を損ねないようにしながら、多重の溝を形成しやすい。この場合、ガードリング構造の内側の輪郭線より外側の領域の平均的厚みが、ガードリング構造の内側の輪郭線より内側の領域の平均的厚みより薄いという関係を得ることができる。
【０００９】
半導体素子を平面視すると矩形であることが多い。ガードリング構造を平面視すると、矩形の頂点近傍で湾曲して頂点の内側を通過していることが多い。そこで、頂点近傍において湾曲するガードリング構造の外側に位置する四隅の領域に、多重の溝を形成することが好ましい。
矩形の半導体素子と基板を接合する矩形の金属層の場合、四隅で大きな応力が発達し、四隅でクラックが発生しやすい。最もクラックが発達しやすい四隅の領域に多重の溝を形成して半導体素子の平均的厚みを薄くすると、薄くした効果が顕著に発揮され、金属層の耐久性が顕著に向上する。
【発明の効果】
【００１０】
本発明のモジュールでは、金属層に大きな応力が発達する周辺領域における半導体素子の平均的厚みを薄くしているので、金属層に大きな応力が発達するのを防止することができる。金属層の耐久性を向上させることができる。
ガードリング構造よりも外側の領域に多重の溝を形成すれば、半導体素子の特性を損ねることもない。また、ガードリング構造の外側に位置する四隅の領域に多重の溝を形成すると、金属層の耐久性が顕著に向上する。
上記によってモジュールの耐久性を向上させることができる。
【発明を実施するための最良の形態】
【００１１】
下記に説明する実施例の主要な特徴を列記しておく。
（特徴１）半導体素子の周辺領域の表面または裏面に、周辺領域に沿って伸びる溝を設ける。溝を設けることによって半導体素子の厚みが減じられる。
（特徴２）半導体素子の周辺領域の表面または裏面に、周辺領域に沿って伸びる溝を多重に設ける。多重の溝を設けることによって半導体素子の平均的厚みが減じられる。周辺領域における厚みの平均値が中央領域における厚みの平均値よりも薄くなる。
【実施例】
【００１２】
（実施例１）
図２は、半導体素子１２をはんだ層１４によって基板１６に接合した実施例１のモジュール１０の断面を示している。半導体素子１２の周辺領域の裏面１２ａ，１２ｂ，１２ｃ，１２ｄが半導体素子１２の中央領域の裏面１２ｅよりも表面１２ｆ側に変位している。その結果、半導体素子１２の周辺領域の厚みが半導体素子１２の中央領域の厚みよりも薄くなっている。その結果、はんだ層１４の周辺領域の厚みがはんだ層１４の中央領域の厚みより厚くなっている。
図３は、半導体素子１２の表面近傍の深さの断面を模式的に示しており、周辺領域にガードリング１３が形成されている。ガードリング１３は周辺領域を一巡している。本実施例では、ガードリング１３の内側の輪郭線の外側の範囲を周辺領域という。なお、図２は図３のII−II線断面図である。 
半導体素子１２は平面視すると矩形であり、ガードリング１３は平面視すると矩形の頂点近傍で湾曲して頂点の内側を通過している。ガードリング１３の外側の範囲は、矩形の四隅１５ａ，１５ｂ，１５ｃ，１５ｄにおいて広く、ガードリング１３が直線的に伸びている範囲１５ｅでは狭い。
本実施例では、ガードリング１３の外側に位置している矩形の四隅１５ａ，１５ｂ，１５ｃ，１５ｄにおいて、半導体素子１２の裏面１２ａ，１２ｂ，１２ｃ，１２ｄが半導体素子１２の中央領域の裏面１２ｅよりも表面１２ｆ側に変位している。半導体素子１２の四隅１５ａ，１５ｂ，１５ｃ，１５ｄの厚みが、半導体素子１２の中央領域の厚みよりも薄くなっている。
【００１３】
はんだ層１４は、通常であれば、四隅１５ａ，１５ｂ，１５ｃ，１５ｄにおいて大きな応力が発達し、クラックが発生しやすい。
実施例１では、はんだ層１４が損傷しやすい四隅１５ａ，１５ｂ，１５ｃ，１５ｄにおいて半導体素子１２の厚みが薄くされている。半導体素子１２の厚みが薄いと半導体素子１２が変形しやすく、はんだ層１４に発達する応力を低下させることができる。
実施例１のモジュール１０では、基板１６の熱膨張率が半導体素子１２の熱膨張率よりも大きい。半導体素子１２が発熱してモジュール１０が加熱されると、半導体素子１２よりも基板１６の方が大きく膨張しようとする。その熱膨張の差がはんだ層１４に大きな応力を発生させる。
実施例１のモジュール１０では、四隅１５ａ，１５ｂ，１５ｃ，１５ｄにおいて半導体素子１２の厚みが薄くされているので、四隅１５ａ，１５ｂ，１５ｃ，１５ｄにおいて半導体素子１２が引き伸ばされやすい。基板１６が膨張するのに追従して半導体素子１２の四隅が引き伸ばされやすい。その結果、はんだ層１４の四隅における応力が低下する。応力が大きな値に発達しやすい四隅において、はんだ層１４に大きな応力が発達するのを抑制することができる。
【００１４】
実施例１のモジュール１０では、はんだ層１４の周辺領域の厚みがはんだ層１４の中央領域の厚みより厚い。周辺領域でははんだ層１４の厚みが厚いので、はんだ層１４の単位厚みあたりの歪率は低下する。歪率が低下するために応力も低下する。その現象も得られるために、実施例１のモジュール１０では、応力が大きな値に発達しやすい四隅においてはんだ層１４に大きな応力が発達するのを抑制することができる。
【００１５】
半導体素子１２の裏面側を薄くする範囲は、四隅１５ａ，１５ｂ，１５ｃ，１５ｄに限られず、ガードリング１３が直線的に伸びている範囲の外側の範囲１５ｅでも薄くすることができる。すなわち、半導体素子１２を薄くする範囲は、四隅に分断されていてもよいし、ガードリング１３に沿って一巡していてもよい。ガードリング１３に沿って一巡していれば、図３のＡ−Ａ断面で観測しても、裏面側が薄くされていることが観測される。
はんだ層１４に代えて、ろう材を用いることもできる。ろう材を用いても、半導体素子１２の厚みを周辺領域で薄く形成することによって、ろう材の層に大きな応力が発達するのを抑制することができる。
【００１６】
（実施例２）
図４は、半導体素子２２をはんだ層２４によって基板２６に接合した実施例２のモジュール２０の断面を示している。半導体素子２２は、周辺領域において表面２２ａ、２２ｂが削り込まれている。その結果、半導体素子２２の周辺領域の厚みが半導体素子２２の中央領域の厚みよりも薄くなっている。
この実施例の場合も、薄くする範囲は、ガードリングの外側に位置する四隅に分断されていてもよいし、ガードリングに沿って一巡していてもよい。
この実施例によっても、周辺領域のはんだ層２４に大きな応力が発達するのを抑制することができる。
はんだ層２４に代えて、ろう材を用いることもできる。ろう材を用いても、半導体素子２２の厚みを周辺領域で薄く形成することによって、ろう材の層に大きな応力が発達するのを抑制することができる。
半導体素子２２の周辺領域の厚みを薄くする処理を、半導体ウェハをダイシングするのと同時に実行してもよい。ダイシングラインの両サイドに位置する半導体ウェハの表面または裏面を薄くしながら、ダイシングラインに沿って切断すると、余分な工程が必要とされない。
【００１７】
（実施例３）
図５は、半導体素子３２をはんだ層３４によって基板３６に接合した実施例３のモジュール３０の断面を示している。半導体素子３２の周辺領域の表面に、３本の溝３２ａ，３２ｂ，３２ｃが多重に形成されている。溝３２ａ，３２ｂ，３２ｃが形成されているために、半導体素子３２の周辺領域の平均的厚みは、半導体素子３２の中央領域の平均的厚みより薄い。
この実施例の場合も、溝３２ａ，３２ｂ，３２ｃを形成する範囲は、図６に例示するように、ガードリングの外側に位置する四隅に分断されていてもよいし、ガードリングに沿って一巡していてもよい。あるいは、内側の溝はガードリングに沿って一巡し、外側の溝は四隅に分断されていてもよい、
この実施例によっても、周辺領域のはんだ層３４に大きな応力が発達するのを抑制することができる。
【００１８】
（実施例４）
図７は、半導体素子４２をはんだ層４４によって基板４６に接合した実施例４のモジュール４０の断面を示している。半導体素子４２の周辺領域の裏面に、３本の溝４２ａ，４２ｂ，４２ｃが多重に形成されている。溝４２ａ，４２ｂ，４２ｃが形成されているために、半導体素子４２の周辺領域の平均的厚みは、半導体素子４２の中央領域の平均的厚みより薄い。また、はんだ層４４は、溝４２ａ，４２ｂ，４２ｃ内に入り込んでいる。
この実施例の場合も、溝４２ａ，４２ｂ，４２ｃを形成する範囲は、図６に例示するように、ガードリングの外側に位置する四隅に分断されていてもよいし、ガードリングに沿って一巡していてもよい。あるいは、内側の溝はガードリングに沿って一巡し、外側の溝は四隅に分断されていてもよい、
この実施例によっても、周辺領域のはんだ層４４に大きな応力が発達するのを抑制することができる。
【００１９】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００２０】
【図１】従来のモジュールの断面を示す。
【図２】実施例１のモジュールの断面を示す。
【図３】実施例１の半導体素子の表面近傍の高さの断面を示す。
【図４】実施例２のモジュールの断面を示す。
【図５】実施例３のモジュールの断面を示す。
【図６】実施例３の半導体素子の平面図を示す。
【図７】実施例４のモジュールの断面を示す。
【符号の説明】
【００２１】
２，１２，２２，３２，４２：半導体素子
４，１４，２４，３４，４４：はんだ層（金属層）
６，１６，２６，３６，４６：基板
【図１】
0005080338.tif 000002
【図２】
0005080338.tif 000003
【図３】
0005080338.tif 000004
【図４】
0005080338.tif 000005
【図５】
0005080338.tif 000006
【図６】
0005080338.tif 000007
【図７】
0005080338.tif 000008