(57)【特許請求の範囲】
【請求項１】
直流定電圧源のプラス側とマイナス側の間に複数の半導体スイッチング素子を接続して構成され、該複数の半導体スイッチング素子のオン・オフ状態の組み合わせにより直流電圧源の電位レベルを選択し出力する電力変換器における、個々の半導体スイッチング素子を駆動するドライブ回路に対して制御指令信号を出力する電力変換器の制御装置において、
前記制御指令信号に対して所定の遅れ時間を生じさせる遅延機能部と、前記制御指令信号に対応して前記ドライブ回路がスイッチング素子を駆動している動作状態よりオン側に駆動しているかオフ側に駆動しているかを判定した判定情報出力と前記遅延機能部の出力とを比較し、所定の猶予時間以上の不一致状態が生じた時に前記ドライブ回路或いは前記スイッチング素子自体の異常動作と判定する不一致検出部とを有し、
前記遅延機能部により生じる遅れ時間の大きさは、前記制御指令信号が出力された後、これに対応する前記ドライブ回路の動作を前記判定機能部が検出し、その判定情報が不一致検出部に到達するまでの所要時間が使用環境条件により変動する値の内の最大値と最小値の平均値と、制御指令信号が遅延機能を介して不一致検出部に達するまでの時間がほぼ同等になるように設定することを特徴とする電力変換器制御装置。
【請求項２】
直流定電圧源のプラス側とマイナス側の間に複数の半導体スイッチング素子を接続して構成され、該複数の半導体スイッチング素子のオン・オフ状態の組み合わせにより直流電圧源の電位レベルを選択し出力する電力変換器における、個々の半導体スイッチング素子を駆動するドライブ回路に対して制御指令信号を出力する電力変換器の制御装置において、
前記制御指令信号に対して所定の遅れ時間を生じさせる遅延機能部と、前記制御指令信号に対応して前記ドライブ回路がスイッチング素子を駆動している動作状態よりオン側に駆動しているかオフ側に駆動しているかを判定した判定情報出力と前記遅延機能部の出力とを比較し、所定の猶予時間以上の不一致状態が生じた時に前記ドライブ回路或いは前記スイッチング素子自体の異常動作と判定する不一致検出部とを有し、
前記所定の猶予時間は制御指令信号が出力された後ドライブ回路が動作し判定機能が検出しその動作検出信号が不一致検出部に到達するまでの所要時間が使用環境条件により変動する最大の変動量の１／２以上に設定されることを特徴とする電力変換器制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換器制御装置に関し、特に鉄道車両などで駆動用電動機の制御に用いられる半導体スイッチ素子により構成される電力変換器の半導体スイッチ素子のドライブ異常を検出するものに関する。
【背景技術】
【０００２】
鉄道車両などの駆動用電動機の制御に用いられるインバータ装置などの電力変換器では、高圧大電流の電力制御を行う為、構成される半導体スイッチング素子が誤制御されると電源短絡などを発生し装置が激しく破壊される可能性がある。したがって半導体スイッチング素子が異常な動作をした場合、極力早く装置を停止させ、装置の損傷を避ける必要がる。このため、半導体スイッチング素子を駆動するドライブ回路に対する制御指令信号と、ドライブ回路がスイッチング素子をオンまたはオフにするよう駆動する動作状態を検出するドライバ動作情報とを比較し、不一致が生じた時にドライブ回路の異常動作と判定する異常検出方式が採用されている。
【０００３】
図４にこの異常検出が実施されているシステム例を示す。スイッチング素子数は電力変換器のシステムにより異なるが、本図ではスイッチング素子が２個の場合を示す。
図によりその構成を説明する。電力変換器の制御装置１は、制御信号発生部４で生成した制御信号を電力変換器３を構成する個々のＩＧＢＴ（絶縁ゲート２極トランジスタ）３００，３１０に対し制御情報ＰＷＭ０、ＰＷＭ１として個々のＩＧＢＴのドライブ回路２００、２１０に出力している。ＩＧＢＴ３００、３１０に対する制御情報ＰＷＭ０、ＰＷＭ１がドライブ回路２００、２１０内で整形され、電力変換器３を構成する半導体スイッチング素子ＩＧＢＴ３００、３１０が駆動される。またＩＧＢＴ３００、３１０のオン・オフの動作状態をドライブ回路２００、２１０内で判定し、その情報ＦＢ０、ＦＢ１が制御装置１にフィードバックされ、不一致検出部４００、４１０において制御指令信号と比較されて異常検出が行われている。異常検出された信号は論理和機能２０を介して制御信号発生部４に伝達され、異常検出時には制御信号の発生を停止する構成となっている。上記はスイッチング素子に対応した系列が２系列の場合を示したが、スイッチング素子に対応した系列がさらに多数あっても、論理和機能２０を介して異常信号が統合され制御指令信号発生部４の停止を行う点は変わりがない。
【０００４】
図５は、上記図４の従来例の構成の内ＩＧＢＴ３００に対応した１つの系列をより詳細に示した図である。図によりさらに詳細に説明する。制御装置１の内部では電力変換器３の制御に対応しＩＧＢＴのオン・オフに対応した制御指令信号ＰＷＭＰが制御指令信号発生部４より出力され、電気光変換器５により光の制御信号ＰＷＭ０が光ファイバ６を介してドライブ装置２００に伝達される。光ファイバ６は高電圧回路である電力変換器３と電子回路である制御装置１の間の電気的絶縁を取る為のものである。ドライブ装置２００では、制御指令ＰＷＭ０は光電気変換器７で再度電気信号に変換され、波形整形回路８によりドライブ回路内での電気的に整合の取れた波形ＤＳに整形し、これをＡＭＰ回路９により駆動信号ＧＳとしてＩＧＢＴ３００を駆動する。一方、判定機能１０は、駆動信号ＧＳを監視し、ＩＧＢＴがオンに駆動されているかオフに駆動されているかを判定し、その判定情報ＤＦＢは、論理反転機能１１、電気光変換器１２、光ファイバ１３、光電気変換器１４、及び論理反転機能１５を介してフィードバック信号ＦＢとして不一致検出部４００に与えられる。不一致検出部４００では、制御指令信号ＰＷＭＰとフィードバック信号ＦＢが不一致検出用のＥＯＲ機能１６に入力され、不一致信号ＮＥが猶予時間タイマー１７の猶予時間出力ＤＬ以上に継続して出力されるとＡＮＤ機能１８を介して異常信号ＤＴが出力され、異常検出保持機能１９により異常信号ＣＦＤが出力され、これが論理和機能２０を介して他の系列の異常信号とともに伝達されて制御指令信号発生部４の制御指令信号ＰＷＭＰ出力が停止させられる。
【０００５】
ＩＧＢＴ３１０に対応した系列も全く同様に構成され、検出された異常信号ＣＦＤは論理和機能２０を介して一つの信号とされ、制御指令信号発生部４の制御指令信号を停止させる。
【０００６】
図６に従来例の動作波形を示す。（図６ａ）は本構成の中に異常がない場合における制御指令信号がオフからオンへ変化した時の動作を示す。時刻Ａにおいて制御信号発生部からＩＧＢＴをオフからオンへ切り替えるよう信号が出力されたとする。この場合、図５の信号ＰＷＭＰから信号ＧＳに至るまでの回路の動作遅れによって時間Ｔｐｇ1を経た時刻において信号ＧＳがオフからオンに変化する。同様に信号ＦＢにおける変化は、図５の信号ＧＳから信号ＦＢに至るまでの回路の動作遅れによって時間Ｔｇｆ1を経た時刻Ｂでオフからオンに変化する。不一致検出用のＥＯＲ機能１６によってこの信号ＦＢが信号ＰＷＭＰと比較されるので、上記の時間Ｔｐｇ1及び時間Ｔｇｆ1の和の遅れにより時刻Ａから時刻Ｂの間、信号ＮＥに不一致に対応する信号が現れるが、不一致に対する猶予時間タイマー１７の猶予時間出力ＤＬの猶予時間Ｔｅｘによる設定時刻Ｃより前であるのでＡＮＤ機能１８によりマスクされ、異常検出保持機能１９はセットされることは無く、その出力ＣＦＤには異常信号は現れない。即ち構成の中に異常がない場合には異常信号は出ない。ここで大事なことは、誤検出を避ける為には、上記の猶予時間Ｔｅｘが、合計時間Ｔｐｇ１＋Ｔｇｆ1について使用環境条件の全範囲において予想される最大値よりも長く設定される必要があることである。誤差、経年変化、安全率などを考慮して設定される。
【０００７】
同様に（図６ｂ）は本構成の中に異常がない場合の制御指令信号がオンからオフへ変化した時の動作を示す。（図６ａ）と同様に時刻Ａにおいて制御信号発生部４からＩＧＢＴをオンからオフへ切り替えるよう信号ＰＷＭＰが出力されたとする。この場合の（図６ａ）と同様に信号ＰＷＭＰから信号ＧＳを経て信号ＦＢに至るまでの回路の動作遅れ時間によって不一致検出用のＥＯＲ機能１６にＴｐｇ０とＴｇｆ０の合計の時刻、即ち時刻Ａと時刻Ｂの間、信号ＮＥに不一致に対応する信号が現れ、不一致に対する猶予時間タイマー１７の猶予時間出力ＤＬの猶予時間Ｔｅｘによる設定時刻Ｃ前であるのでマスクされ、異常検出保持機能１９はセットされることは無く、その出力ＣＦＤには異常信号は現れない。ここでも誤検出を避ける為には、上記の猶予時間Ｔｅｘが合計時間Ｔｐｇ０＋Ｔｇｆ０使用環境条件の全範囲における最大値よりも長く設定される必要があることがわかる。
【０００８】
（図６ｃ）に制御指令信号がオフにもかかわらずドライバ回路出力ＧＳがオンとなり、かつ、猶予時間タイマーの猶予時間Ｔｅｘより長く継続した場合を示す。時刻ＡにおいてＧＳが異常動作すると、これが図５の判定機能１０により検出され、ＦＢに至るまでの回路の動作遅れ時間Ｔｇｆ1を経た後、時刻ＢでＦＢがオフからオンに変化する。不一致検出用のＥＯＲ機能１６によってこのＦＢがＰＷＭＰと比較されるので猶予時間Ｔｅｘ経過後の時刻ＣでＡＮＤ機能によるマスクが解け、異常検出保持機能１９はセットされ、ＣＦＤには異常信号は現れる。このようにして異常検出される。
【０００９】
従来例においては上記のようにして異常時には異常検知信号ＣＦＤが出力されるが、上記説明で明らかなように異常信号がＦＢに現れた後Ｔｅｘという長い時間を経過しないと検出信号を出力できない、即ちスイッチング素子の異常動作のような装置の損傷にかかわる異常時に検出信号が遅れるという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記従来例の異常検出方式の本質は、ＰＷＭＰ上での指令情報がＦＢ上で見て変化していないかを監視するという考え方の方式である。したがって本来の目的に従えば、ＰＷＭＰ上に発生した情報は動作遅延時間を持ちながら伝達されフィードバックされるのであるから、情報源である指令情報とその結果であるフィードバック信号の時刻の整合をとって比較されるべきである。即ち、ＦＢ上に現れる情報は伝達遅れのため時間的にＴｐｇ１＋Ｔｇｆ１またはＴｐｇ０＋Ｔｇｆ０だけ以前にＰＷＭＰ上で発生したものであり、その遅れ時間以前の指令情報とＦＢとを比べ監視すべきである。従来例は、ＦＢ上に現れる情報はＰＷＭＰ上に発生した情報がＴｐｇ１＋Ｔｇｆ１またはＴｐｇ０＋Ｔｇｆ０だけ遅れて現れることを無視して監視検定している。このため、大きな検出猶予時間Ｔｅｘの設定が必要となり、異常信号出力の遅れとなっている。
【００１１】
本発明の目的は、上記の不合理な点を修正し、異常検出出力の遅れ時間を大幅に短縮する異常検出方式を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明に係る異常検出方式では、制御指令信号をその信号が伝達されフィードバックされるまでに要する時間と同等の遅れを持たせた信号に変換し、これとフィードバックされる信号とを比較することにより、情報の発生源である制御指令信号とその結果として現れるフィードバック情報を近似的同時刻にそろえ検出猶予時間を低減し、異常検出出力の遅れ時間を大幅に短縮する方式とした。
【００１３】
すなわち、本発明は、直流定電圧源のプラス側とマイナス側の間に複数の半導体スイッチング素子を接続して構成され、該複数の半導体スイッチング素子のオン・オフ状態の組み合わせにより直流電圧源の電位レベルを選択し出力する電力変換器における、個々の半導体スイッチング素子を駆動するドライブ回路に対して制御指令信号を出力する電力変換器の制御装置において、前記制御指令信号に対して所定の遅れ時間を生じさせる遅延機能部と、前記制御指令信号に対応して前記ドライブ回路がスイッチング素子を駆動している動作状態よりオン側に駆動しているかオフ側に駆動しているかを判定した判定情報出力と前記遅延機能部の出力とを比較し、所定の猶予時間以上の不一致状態が生じた時に前記ドライブ回路或いは前記スイッチング素子自体の異常動作と判定する不一致検出部とを有する電力変換器制御装置である。
【００１４】
また、本発明は、前記遅延機能部により生じる遅れ時間により、前記判定情報出力と前記遅延機能部の出力とが整合をとって比較される電力変換器制御装置である。
【００１５】
そして、本発明は、前記遅延機能部により生じる遅れ時間の大きさは、前記制御指令信号が出力された後、これに対応する前記ドライブ回路の動作を前記判定機能部が検出し、その判定情報が不一致検出部に到達するまでの所要時間が使用環境条件により変動する値の内の最大値と最小値の平均値と、制御指令信号が遅延機能を介して不一致検出部に達するまでの時間がほぼ同等になるように設定する電力変換器制御装置である。
【００１６】
更に、本発明は、前記所定の猶予時間は制御指令信号が出力された後ドライブ回路が動作し判定機能が検出しその動作検出信号が不一致検出部に到達するまでの所要時間が使用環境条件により変動する最大の変動量の１／２以上に設定される電力変換器制御装置である。
【００１７】
また、本発明は、前記所定の猶予時間以上の不一致状態が生じた時、その後不一致状態が消失してもその異常検出情報を保持するとともに異常検出情報により前記電力変換器内の半導体スイッチング素子をオフする制御指令を出力させる電力変換器制御装置である。
【発明の効果】
【００１８】
以上説明したように、本発明によれば、ドライブ回路で発生した異常の情報を受け短い猶予時間で異常として判定できるので異常に対する保護動作を早く作動することができ異常によるシステムの損傷を最小限に抑制することが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態を図面を用いて説明する。
図１にこの異常検出が実施されているシステム例を示す。スイッチング素子数は電力変換器のシステムにより異なるが、本図ではスイッチング素子が２個の場合を示す。
図によりその構成を説明する。電力変換器制御装置１は、制御信号発生部４で生成した制御信号を電力変換器３を構成する個々のＩＧＢＴ３００，３１０に対し制御情報ＰＷＭ０、ＰＷＭ１として個々のＩＧＢＴのドライブ回路２００、２１０に出力している。ＩＧＢＴに対する制御情報がドライブ回路２００、２１０内で整形され、電力変換器３を構成する半導体スイッチング素子ＩＧＢＴ３００、３１０が駆動される。またＩＧＢＴのオンオフの動作状態をドライブ回路２００、２１０内で判定し、その情報ＦＢ０、ＦＢ１が制御装置１にフィードバックされ、不一致検出部４００、４１０において制御指令信号を所定の時間遅らせた信号ＤＰ０、ＤＰ１と比較されて異常検出が行われている。異常検出された信号は論理和機能２０を介して制御信号発生部４に伝達され、異常検出時には制御信号の発生を停止する構成となっている。上記はスイッチング素子に対応した系列が２系列の場合を示したが、スイッチング素子に対応した系列がさらに多数あっても論理和機能２０を介して異常信号が統合され制御指令信号発生部４の停止を行う点は変わりがない。
【００２０】
図２は上記図１の構成の内ＩＧＢＴ３００に対応した１つの系列をより詳細に示した図である。図によりさらに詳細に説明する。制御装置１の内部では、電力変換器３の制御に対応しＩＧＢＴ３００のオン・オフに対応した制御指令信号ＰＷＭＰが制御指令信号発生部４より出力され、電気光変換器５により光の制御信号ＰＷＭ０が光ファイバ６を介してドライブ装置２００に伝達される。光ファイバ６は高電圧回路である電力変換器と電子回路である制御装置の間の電気的絶縁を取る為のものである。ドライブ装置２００では、制御指令は光電気変換器７で再度電気信号に変換され、波形整形回路８によりドライブ装置２００内での電気的に整合の取れた波形ＤＳに整形し、これをＡＭＰ回路９により駆動信号ＧＳとしてＩＧＢＴ３００を駆動する。一方、判定機能１０は信号ＧＳを監視しＩＧＢＴ３００がオンに駆動されているかオフに駆動されているかを判定し、その判定情報ＤＦＢは論理反転機能１１、電気光変換器１２、光ファイバ１３、光電気変換器１４、及び論理反転機能１５を介してフィードバック信号ＦＢとして不一致検出部４００に与えられる。不一致検出部４００では、制御指令信号ＰＷＭＰを遅延機能２１により所定時間遅らせた信号ＤＰ０と信号ＦＢとが不一致検出用のＥＯＲ機能１６に入力され、不一致信号ＮＥが猶予時間タイマー１７の猶予時間出力ＤＬ以上に継続して出力されると、ＡＮＤ機能１８を介して異常信号ＤＴが出力され、異常検出保持機能１９により異常信号ＣＦＤが出力され、これが論理和機能２０を介して他の系列の異常信号とともに制御指令信号発生部４の制御指令信号ＰＷＭＰ出力が停止させられる。
【００２１】
ここで、以下のように定義する。
Ｔｐｇ０＝制御指令信号ＰＷＭＰがオンからオフに変化しこれがドライブ装置２００に伝達され信号ＧＳとして出力されるまでの時間
Ｔｇｆ０＝ＩＧＢＴ３００の駆動信号ＧＳがオンからオフ変化してからその情報が信号ＦＢに現れるまでの時間
Ｔｐｇ１＝制御指令信号ＰＷＭＰがオフからオンに変化しこれがドライブ装置２００に伝達され信号ＧＳとして出力されるまでの時間
Ｔｇｆ１＝ＩＧＢＴ３００の駆動信号ＧＳがオフからオンに変化してからその情報が信号ＦＢに現れるまでの時間
【００２２】
また、これらの時間は使用環境、例えば周囲温度、電源電圧、スイッチング素子に印加される電圧電流などにより変動するから使用環境の全範囲における変動に対し、
Ｔｍａｘ＝（（Ｔｐｇ１＋Ｔｇｆ１）或いは（Ｔｐｇ０＋Ｔｇｆ０））の内の最長時間
Ｔｍｉｎ＝（（Ｔｐｇ１＋Ｔｇｆ１）或いは（Ｔｐｇ０＋Ｔｇｆ０））の内の最短時間
のように定義する時、遅延機能２１の遅れ時間Ｔｐｆは次のように設計されている。
Ｔｐｆ≒（Ｔｍａｘ＋Ｔｍｉｎ）／２・・・・・・・・・・・・・・（１）
また猶予時間タイマー１７の猶予時間Ｔｅｘ’は、
Ｔｅｘ’＞Ｔｍａｘ−Ｔｐｆ、かつ、Ｔｅｘ’＞Ｔｐｆ−Ｔｍｉｎ・・・（２）
と設計されている。
【００２３】
ＩＧＢＴ３１０に対応した系列も全く同様に構成され、検出された異常信号は論理和機能２０を介して一つの信号とされ、制御指令信号発生部４の制御指令信号を停止させる。
【００２４】
図３に本発明の実施例の動作波形の一例を示す。（図３ａ）は本構成の中に異常がない場合における制御指令信号ＰＷＭＰがオフからオンへ変化した時の動作を示す。時刻Ａにおいて制御信号発生部４からＩＧＢＴ３００をオフからオンへ切り替えるよう信号が出力されたとする。この場合、図２の信号ＰＷＭＰから信号ＧＳに至るまでの回路の動作遅れによって時間Ｔｐｇ１を経た時刻に信号ＧＳがオフからオンに変化する。同様に信号ＦＢにおける変化は、図２の信号ＧＳから信号ＦＢに至るまでの回路の動作遅れによって時間Ｔｇｆ1を経た時刻Ｂでオフからオンに変化する。不一致検出用のＥＯＲ機能１６によって、この信号ＦＢと、信号ＰＷＭＰが遅れ回路２１によって時間Ｔｐｆの遅れを受けた信号ＤＰ０とが比較されるので、上記の時間Ｔｐｇ１とＴｇｆ１の合計の遅れ時間と時間Ｔｐｆの遅れ時間の差分、即ち時刻Ｂ’から時刻Ｂの間まで、信号ＮＥに不一致に対応する信号が現れる。この信号ＮＥは上記（１）、（２）式の関係より不一致に対する猶予時間タイマー１７の猶予時間出力ＤＬの猶予時間Ｔｅｘ’の設定の中に含まれるので、ＡＮＤ機能１８によりマスクされる。したがって異常検出保持機能１９はセットされることは無く、その出力ＣＦＤには異常信号は現れない。即ち構成の中に異常がない場合には異常信号は出ない。ここで大事なことは、誤検出を避ける為の上記の猶予時間Ｔｅｘ’が式（２）のように設計されることで、前記した従来例の時間ＴｅｘがＴｍａｘ、即ち（Ｔｐｇ１＋Ｔｇｆ１）の最長時間より長く設定する必要があったのに対して大幅に短縮されることである。
【００２５】
同様に（図３ｂ）は本構成の中に異常がない場合の制御指令信号ＰＷＭＰがオンからオフへ変化した時の動作を示す。（図３ａ）と同様に時刻Ａにおいて制御信号発生部４からＩＧＢＴ３００をオンからオフへ切り替えるよう信号ＰＷＭＰが出力されたとする。この場合も（図３ａ）と同様に、不一致検出用のＥＯＲ機能１６によって、信号ＦＢと、信号ＰＷＭＰが遅れ回路２１によって時間Ｔｐｆの遅れを受けた信号ＤＰ０とが比較されるので、上記の時間Ｔｐｇ０及び時間Ｔｇｆ０の遅れ時間と時間Ｔｐｆの遅れ時間の差分、即ち時刻Ｂ’から時刻Ｂまでの間、信号ＮＥに不一致に対応する信号が現れる。このときも前記と同様に、信号ＮＥは上記（１）、（２）式の関係より不一致に対する猶予時間タイマー１７の猶予時間出力ＤＬの猶予時間Ｔｅｘ’の設定の中に含まれるので、ＡＮＤ機能１８によりマスクされ、異常検出保持機能１９はセットされることは無く、その出力ＣＦＤには異常信号は現れない。ここでも、誤検出を避ける為の猶予時間Ｔｅｘ’は式（２）のように設計されることで大幅に短縮される。
【００２６】
（図３ｃ）に制御指令信号ＰＷＭＰがオフにもかかわらずドライバ回路出力ＧＳがオンとなり猶予時間タイマー１７の猶予時間Ｔｅｘ’より長く継続した場合を示す。時刻Ａにおいて信号ＧＳが異常動作すると、これが図２の判定機能１０により検出され、信号ＦＢに至るまでの回路の動作遅れ時間Ｔｇｆ１を経た後、時刻Ｂで信号ＦＢがオフからオンに変化する。不一致検出用のＥＯＲ機能１６によって、この信号ＦＢが信号ＤＰ０と比較されるので、猶予時間Ｔｅｘ’経過後の時刻ＣでＡＮＤ機能１８によるマスクが解け、異常検出保持機能１９はセットされ、信号ＣＦＤには異常信号は現れる。このようにして異常検出される。
【００２７】
本実施例においては、上記のように、制御指令信号ＰＷＭＰをその信号が伝達されフィードバックされるまでに要する時間と同等の遅れを持たせた信号に変換し、これとフィードバックされる信号とを比較することにより、情報の発生源である制御指令信号とその結果として現れるフィードバック情報を近似的同時刻にそろえ検出猶予時間を低減したので、異常信号が信号ＦＢに現れた後、時間Ｔｅｘ’という短い時間を経過後、異常検出信号ＣＦＤが出力でき、システムの保護動作が従来例に比較し大幅に早く動作できるようになった。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態を示すブロック図。
【図２】図１のより詳細を示すブロック図。
【図３】図２による動作波形を示す図。
【図４】従来例の実施形態を示すブロック図。
【図５】図４のより詳細を示すブロック図。
【図６】図５による動作波形を示す図。
【符号の説明】
【００２９】
１…制御装置、３…電力変換器、４…制御信号発生部、５，１２…電気光変換器、６，１３…光ファイバ、７，１４…光電気変換器、８…波形整形回路、９…ＡＭＰ回路、１０…判定機能、１１，１５…論理反転機能、１６…ＥＯＲ機能、１７…猶予時間タイマー、１８…ＡＮＤ機能、１９…異常検出保持機能、２０…論理和機能、２１，２２…遅延機能、２００，２１０…ドライブ回路、３００，３１０…ＩＧＢＴ、４００，４１０…不一致検出部。
【図１】
0005049817.tif 000002
【図２】
0005049817.tif 000003
【図３】
0005049817.tif 000004
【図４】
0005049817.tif 000005
【図５】
0005049817.tif 000006
【図６】
0005049817.tif 000007