(57)【特許請求の範囲】
【請求項１】
同一の一定電流を生成する複数の単位電流セルを有する電流セル群と、与えられるデジタル信号の値に応じた数の前記単位電流セルを選択するための選択制御信号を生成するスイッチ制御部と、前記選択制御信号に従って前記電流セル群の単位電流セルを選択し、該選択した単位電流セルで生成される一定電流を加え合わせて出力するスイッチと、前記スイッチから出力される電流をアナログ電圧に変換する電流電圧変換部とを備えたデジタル・アナログ変換器において、
前記電流セル群の複数の単位電流セルの内で特定の１個の単位電流セルは、
基底電流を出力する第１の主電流源と、前記第１の主電流源の基底電流に加えることによって前記一定電流を生成するための調整電流を出力する複数の第１の調整電流源と、電流値調整用の第１の制御信号を生成するためのＭ個（但し、Ｍは３以上の整数）のヒューズを有する第１のヒューズ回路と、前記第１の制御信号に従って前記第１の調整電流源の動作を制御する第１の制御部とを有し、
前記電流セル群の複数の単位電流セルの内で前記特定の単位電流セル以外の単位電流セルは、それぞれ、
基底電流を出力する第２の主電流源と、前記第２の主電流源の基底電流に加えることによって前記一定電流を生成するための調整電流を出力する複数の第２の調整電流源と、電流値調整用の補正信号を生成するためのＮ個（但し、ＮはＭよりも小さい２以上の整数）のヒューズを有する第２のヒューズ回路と、前記第１の制御信号と前記補正信号を加算して第２の制御信号を生成する加算器と、前記第２の制御信号に従って前記第２の調整電流源の動作を制御する第２の制御部とを有することを、
特徴とするデジタル・アナログ変換器。
【請求項２】
同一の一定電流を生成する複数の単位電流セルを有する電流セル群と、与えられるデジタル信号の値に応じた数の前記単位電流セルを選択するための選択制御信号を生成するスイッチ制御部と、前記選択制御信号に従って前記電流セル群の単位電流セルを選択し、該選択した単位電流セルで生成される一定電流を加え合わせて出力するスイッチと、前記スイッチから出力される電流をアナログ電圧に変換する電流電圧変換部とを備えたデジタル・アナログ変換器において、
前記電流セル群の複数の単位電流セルの内で特定の１個の単位電流セルは、
基底電流を出力する第１の主電流源と、前記第１の主電流源の基底電流に加えることによって前記一定電流を生成するための調整電流を出力する複数の第１の調整電流源と、電流値調整用の第１の制御信号を生成するためのＭ個（但し、Ｍは３以上の整数）のヒューズを有する第１のヒューズ回路と、前記第１の制御信号に従って前記第１の調整電流源の動作を制御する第１の制御部とを有し、
前記電流セル群の複数の単位電流セルの内で前記特定の単位電流セル以外の単位電流セルは、それぞれ、
基底電流を出力する第２の主電流源と、前記第２の主電流源の基底電流に加えることによって前記一定電流を生成するための調整電流を出力する複数の第２の調整電流源と、電流値調整用の補正信号を生成するためのＮ個（但し、ＮはＭよりも小さい２以上の整数）のヒューズを有する第２のヒューズ回路と、前記第１の制御信号または他の単位電流セルで生成される第２の制御信号と前記補正信号を加算して第２の制御信号を生成する加算器と、前記加算器で生成された第２の制御信号に従って前記第２の調整電流源の動作を制御する第２の制御部とを有することを、
特徴とするデジタル・アナログ変換器。
【請求項３】
前記特定の１個の単位電流セルは、マトリクス状に配置された複数の単位電流セルの内で中央部に配置された単位電流セルであることを特徴とする請求項１または２記載のデジタル・アナログ変換器。
【請求項４】
前記特定の単位電流セル以外の単位電流セルの加算器は、その単位電流セルの第２のヒューズ回路で生成される補正信号と、隣接する単位電流セルで生成される第１または第２の制御信号とを加算して第２の制御信号を生成することを特徴とする請求項２記載のデジタル・アナログ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流セル型のデジタル・アナログ変換器（以下、「ＤＡＣ」という）、特にその単位電流を流す単位電流セルの電流値調整機能に関するものである。
【背景技術】
【０００２】
図２は、一般的な電流セル型のＤＡＣの構成図である。
このＤＡＣは、入力される１０ビットのデジタル信号ＤＳに応じたアナログ電圧ＡＶを出力するもので、それぞれ単位電流Ｉを出力する３１個の単位電流セル（ＵＣ）１０１〜１０３１を有する単位電流セル群１０と、それぞれ単位電流Ｉの１／３２，１／１６，１／８／，１／４，１／２に重み付けされた一定電流を出力する分数電流セル（ＦＣ）２１，２２，２３，２４，２５を有する分数電流セル群２０を備えている。
【０００３】
分数電流セル群２０の分数電流セル２１〜２５は、１０ビットのデジタル信号ＤＳの下位の５ビットｂ０〜ｂ４によってそれぞれ動作が制御され、対応するビットが論理値“１”の時に、それぞれ重み付けされた一定電流をノードＮ２０に出力するようになっている。
【０００４】
一方、単位電流セル群１０の単位電流セル１０１〜１０３１の各出力電流は、１０ビットのデジタル信号ＤＳの上位の５ビットｂ５〜ｂ９の値によって制御されるようになっている。即ち、単位電流セル１０１〜１０３１の出力側は、スイッチ群３０の対応するスイッチ３０１〜３０３１を介してノードＮ３０に接続されており、各スイッチ３０１〜３０３１はスイッチ制御部４０からの選択制御信号によってオン・オフ制御されるようになっている。スイッチ制御部４０は、デジタル信号ＤＳの上位５ビットｂ５〜ｂ９に基づいて、その値（＝０〜３１）と同数のスイッチをオン状態にするための選択制御信号を出力するものである。
【０００５】
ノードＮ３０から出力される単位電流セル群１０の電流Ｉ３０は、ノードＮ２０から出力される分数電流セル群２０の電流Ｉ２０と加算されて電流電圧変換部５０に与えられるようになっている。電流電圧変換部５０は、入力される電流（Ｉ２０＋Ｉ３０）に応じたアナログ電圧ＡＶを出力するものである。
【０００６】
このＤＡＣでは、１０ビットのデジタル信号ＤＳの上位５ビットで指定される値（即ち、０〜３１）に従い、それと同数の単位電流セルから出力される単位電流Ｉがスイッチ群３０で加算され、ノードＮ３０から電流Ｉ３０として出力される。一方、分数電流セル群２０では、１０ビットのデジタル信号ＤＳの下位５ビットに応じて分数電流セル２１〜２５が制御され、この下位５ビットの値（即ち、０〜３１／３２）に応じた電流がノードＮ２０から電流Ｉ２０として出力される。
【０００７】
電流Ｉ２０，Ｉ３０は加算されて電流電圧変換部５０に与えられ、その電流の大きさに応じた電圧に変換されてアナログ電圧ＡＶとして出力される。
【０００８】
ここで、このＤＡＣの精度を考えた場合、単位電流セル群１０の各単位電流セル１０１〜１０３１の出力電流の誤差は、少なくとも分数電流セル群２０の電流Ｉ２０の分解能（即ち、単位電流Ｉの１／３２）以下でなければ意味は無く、特に１０個以上の単位電流セルの電流が加算されることを考慮すれば、単位電流セルの電流誤差はその１／１０以下とする必要がある。一般に半導体集積回路では、その製造工程での原料ガスの濃度や温度のばらつき等により、同一チップ内でも全く同一の特性の素子を形成することは困難である。このため、電流精度を重視する単位電流セルには電流値調整機能を設けることが多い。
【０００９】
図３は、電流値調整機能を有する従来の単位電流セルの構成図である。
この単位電流セルは、図２中の各単位電流セル１０１〜１０３１として設けられるもので、６組の抵抗１１ａ〜１１ｆとヒューズ１２ａ〜１２ｆによるヒューズ回路、デコーダ（ＤＥＣ）１３、微調整用の定電流源１４１〜１４６３とメインの定電流源１５による定電流回路で構成されている。
【００１０】
ヒューズ回路は、電源電位ＶＤＤと接地電位ＧＮＤの間に抵抗１１ｊとヒューズ１２ｊ（但し、ｊ＝ａ〜ｆ）を直列に接続し、ヒューズ１２ｊを選択的に切断することによってその接続点にレベル“Ｈ”（即ち、電源電位ＶＤＤ）の信号を出力するものである。デコーダ１３は、ヒューズ回路の６個のヒューズ１２ａ〜１２ｆの状態に応じて出力される信号の値に応じて、微調整用の定電流源１４１〜１４６３に対する制御信号を出力するものである。
【００１１】
各定電流源１４１〜１４６３は、それぞれ制御信号によって出力状態に制御されたときに、例えば単位電流Ｉの３／１０００程度の電流を出力するものである。これに対して、メインの定電流源１５は、制御信号とは無関係に単位電流Ｉの９／１０程度の基底電流を出力するものである。
【００１２】
この単位電流セルでは、定電流源１４１〜１４６３がすべてオフ状態の時には定電流源１５から（９／１０）Ｉ程度の基底電流が流れ、定電流源１４１〜１４６３がすべてオン状態の時にはこれらの定電流源１４１〜１４６３と定電流源１５から合計で（１１／１０）Ｉ程度の電流が流れることになる。即ち、この単位電流セルは、調整用のヒューズ１２ａ〜１２ｆの設定により、単位電流Ｉの９０％〜１１０％の間で０．３％程度の誤差で、出力電流を調整することができる。
【００１３】
【特許文献１】特許第２５０４７７３号公報
【特許文献１】特開平１１−２３９０５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、前記ＤＡＣの各単位電流セルは、それぞれ調整用に６個のヒューズを有している。従って、３１個の単位電流セル１０１〜１０３１を有する単位電流セル群１０全体では、１８６個のヒューズが必要になる。
【００１５】
ヒューズは、電流値の調整時に選択的にレーザビームの照射や電流によって焼き切るので、その切断時に隣接するヒューズが影響を受けないように、一定の距離をあけて配置する必要がある。このため、他のトランジスタや抵抗等の回路素子に比べて大きなレイアウト面積を必要とし、チップ全体の面積が大きくなるという課題があった。また、単位電流セル毎に６個のヒューズの設定を行う必要があるので、電流調整等のテスト時間が増加するという課題もあった。更に、ヒューズ自体の製造不良で調整が不能になり、歩留まりが低下するという課題もあった。
【００１６】
本発明は、電流セル型ＤＡＣの単位電流セル群で使用する調整用のヒューズの数を削減することにより、チップのレイアウト面積を削減することを主目的としている。
【課題を解決するための手段】
【００１７】
本発明は、同一の一定電流を生成する複数の単位電流セルを有する電流セル群と、与えられるデジタル信号の値に応じた数の前記単位電流セルを選択するための選択制御信号を生成するスイッチ制御部と、前記選択制御信号に従って前記電流セル群の単位電流セルを選択し、該選択した単位電流セルで生成される一定電流を加え合わせて出力するスイッチと、前記スイッチから出力される電流をアナログ電圧に変換する電流電圧変換部とを備えたＤＡＣにおいて、電流セル群を次のように構成したことを特徴としている。
【００１８】
即ち、電流セル群の複数の単位電流セルの内で特定の１個の単位電流セルは、基底電流を出力する第１の主電流源と、前記第１の主電流源の基底電流に加えることによって前記一定電流を生成するための調整電流を出力する複数の第１の調整電流源と、電流値調整用の第１の制御信号を生成するためのＭ個（但し、Ｍは３以上の整数）のヒューズを有する第１のヒューズ回路と、前記第１の制御信号に従って前記第１の調整電流源の動作を制御する第１の制御部を有している。
【００１９】
また、電流セル群の複数の単位電流セルの内で前記特定の単位電流セル以外の単位電流セルは、それぞれ、基底電流を出力する第２の主電流源と、前記第２の主電流源の基底電流に加えることによって前記一定電流を生成するための調整電流を出力する複数の第２の調整電流源と、電流値調整用の補正信号を生成するためのＮ個（但し、ＮはＭよりも小さい２以上の整数）のヒューズを有する第２のヒューズ回路と、前記第１の制御信号と前記補正信号を加算して第２の制御信号を生成する加算器と、前記第２の制御信号に従って前記第２の調整電流源の動作を制御する第２の制御部を有している。
【発明の効果】
【００２０】
本発明では、電流セル群の複数の単位電流セルの内で特定の１個の単位電流セルに、電流値調整用の第１の制御信号を生成するためのＭ個のヒューズを設け、特定の単位電流セル以外の単位電流セルは、それぞれ、第１の制御信号に加算するための補正信号を生成するＮ個のヒューズを設けている。補正信号は、第１の制御信号に比べて制御範囲が狭くて良いので、Ｍ＞Ｎとすることができる。これにより、電流セル群におけるヒューズの総数を削減することができる、という効果がある。
【発明を実施するための最良の形態】
【００２１】
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
【実施例１】
【００２２】
図１は、本発明の実施例１を示す単位電流セル群の構成図である。
この単位電流セル群は、図２のＤＡＣにおいて単位電流セル群１０として用いられるもので、基準となる１個の基準単位電流セル１０Ｒと、その他の３０個の単位電流セル１０Ａ１，１０Ａ２，…で構成されている。
【００２３】
基準単位電流セル１０Ｒは、例えば図２のように単位電流セルがマトリクス状に配置されている場合、このマトリクスのほぼ中央に配置された単位電流セル（図２の場合、単位電流セル１０１５）である。これは、単位電流セルの特性は、製造プロセスのばらつきのために配置位置によって特性が少しずつ変化するが、ほぼ中央の単位電流セルは平均的な特性を備えていると考えられるからである。なお、基準単位電流セル１０Ｒの単位電流１は、デジタル信号ＤＳに基づいて１個以上の単位電流セルを選択するときには、スイッチ制御部４０からの選択制御信号によって必ず選択されるようになっている。
【００２４】
基準単位電流セル１０Ｒは、図３に示した従来の単位電流セルと同様に、６組の抵抗１１ａ〜１１ｆとヒューズ１２ａ〜１２ｆによるヒューズ回路、デコーダ（ＤＥＣ）１３、及び微調整用の定電流源１４１〜１４６３とメインの定電流源１５による定電流回路で構成されている。
【００２５】
基準単位電流セル１０Ｒのヒューズ回路は、電源電位ＶＤＤと接地電位ＧＮＤの間に抵抗１１ｊとヒューズ１２ｊ（但し、ｊ＝ａ〜ｆ）を直列に接続し、ヒューズ１２ｊを切断することによってその接続点にレベル“Ｈ”（即ち、電源電位ＶＤＤ）の信号を出力するものである。なお、ヒューズ回路の６個のヒューズ１２ａ〜１２ｆの状態に応じて出力される制御信号Ｓａ〜Ｓｆは、信号Ｓａを符号ビットとし、信号Ｓｆを最下位ビットとする符号付の２進数を表すようにしている。即ち、制御信号Ｓａ〜Ｓｆによって−３２〜＋３１の範囲の値が出力されることになる。
【００２６】
デコーダ１３は、ヒューズ回路から出力される制御信号Ｓａ〜Ｓｆの値に応じて、微調整用の定電流源１４１〜１４６３に対する動作制御信号を出力するものである。即ち、制御信号Ｓａ〜Ｓｆの値が−３２のときは定電流源１４１〜１４６３をすべてオフ状態にする（０個の定電流源をオン状態にする）動作制御信号が出力される。また、制御信号Ｓａ〜Ｓｆの値が＋３２のときは定電流源１４１〜１４６３をすべてオン状態にする（６３個の定電流源をオン状態にする）動作制御信号が出力される。即ち、デコーダ１３は、制御信号Ｓａ〜Ｓｆの値がＫ（Ｋ＝−３２〜＋３１）のときは、（３２＋Ｋ）個の定電流源を同時にオン状態にする動作制御信号を出力するようになっている。
【００２７】
各定電流源１４１〜１４６３は、それぞれ動作制御信号によって出力状態に制御されたときに、例えば単位電流Ｉの３／１０００程度の電流を出力するものである。これに対して、メインの定電流源１５は、動作制御信号とは無関係に常に単位電流Ｉの９／１０程度の基底電流を出力するものである。
【００２８】
一方、その他の３０個の単位電流セル１０Ａ１，１０Ａ２，…は、何れも同様の構成で、例えば単位電流セル１０Ａ１として示すように、３組の抵抗１１ｇ〜１１ｉとヒューズ１２ｇ〜１２ｉによるヒューズ回路、加算器（ＡＤＤ）１６、デコーダ１３、及び基準単位電流セル１０Ｒと同様の定電流回路で構成されている。
【００２９】
単位電流セル１０Ａ１のヒューズ回路は、電源電位ＶＤＤと接地電位ＧＮＤの間に抵抗１１ｋとヒューズ１２ｋ（但し、ｋ＝ｇ〜ｉ）を直列に接続し、ヒューズ１２ｋを切断することによってその接続点にレベル“Ｈ”（即ち、電源電位ＶＤＤ）の補正信号を出力するものである。なお、ヒューズ回路の３個のヒューズ１２ｇ〜１２ｉの状態に応じて出力される補正信号Ｓｇ〜Ｓｉは、信号Ｓｇを符号ビットとし、信号Ｓｉを最下位ビットとする符号付の２進数を表すようにしている。即ち、補正信号Ｓｇ〜Ｓｉによって−４〜＋３の範囲の値が出力されることになる。
【００３０】
加算器１６は、その単位電流セル１０Ａ１のヒューズ回路から出力される補正信号Ｓｇ〜Ｓｉによる符号付の２進数と、基準単位電流セル１０Ｒのヒューズ回路から出力される制御信号Ｓａ〜Ｓｆによる符号付の２進数とを加算するものである。加算器１６の加算結果は、デコーダ１３に与えられている。
【００３１】
単位電流セル１０Ａ１のデコーダ１３は、単位電流セル１０Ａ１のデコーダと同じ機能を有するもので、加算器１６の加算結果に応じて、定電流回路の微調整用の定電流源１４１〜１４６３に対する動作制御信号を出力するものである。即ち、デコーダ１３は、加算器１６の加算結果がＫ（Ｋ＝−３２〜＋３１）のときは、（３２＋Ｋ）個の定電流源を同時にオン状態にする動作制御信号を出力するようになっている。
【００３２】
なお、この単位電流セル群を用いたＤＡＣのその他の構成要素（分数電流セル群２０、スイッチ群３０、及び電流電圧変換部５０）は、図２に示した一般的な電流セル型のＤＡＣと同様である。また、スイッチ制御部４０は、前述したように、デジタル信号ＤＳの上位５ビットｂ５〜ｂ９に基づいて、その値（＝０〜３１）と同数のスイッチをオン状態にするための選択制御信号を出力するものであるが、１個以上のスイッチをオン状態にするときには、基準単位電流セル１０Ｒに対応するスイッチを必ずオン状態にするように構成されている。
【００３３】
次に、図１の単位電流セル群を備えた図２のＤＡＣにおいて、この単位電流セル群の各単位電流セルの調整方法を説明する。
【００３４】
先ず、１０ビットのデジタル信号ＤＳとして、２進数“０００００１１１１１”を入力すると共に、図示しない調整信号を与える。この調整信号は、調整時に図２の分数電流セル群２０の分数電流セル２１と並列に設けられて同じ一定電流（単位電流Ｉの１／３２）を出力するテスト用分数電流セル（図示せず）を起動させるものである。これにより、分数電流セル群２０の分数電流セル２１〜２５とテスト用分数電流セルから電流が出力され、その合計の電流Ｉ２０は単位電流Ｉに一致する。一方、単位電流セル群１０の単位電流セルは選択されないので、スイッチ群３０から出力される電流Ｉ３０は０である。このとき、電流電圧変換部５０から出力されるアナログ電圧ＡＶの値を単位電流Ｉに対応する基準電圧として記録する。
【００３５】
次に、調整信号を停止し、デジタル信号ＤＳとして２進数“００００１０００００”を入力する。これにより、分数電流セル群２０から出力される電流Ｉ２０は０となる。一方、スイッチ群３０では、単位電流セル群１０の基準単位電流セル１０Ｒから出力される電流のみが選択され、電流Ｉ３０として電流電圧変換部５０に与えられる。この時点で電圧変換部５０から出力されるアナログ電圧ＡＶを測定し、先に記録した基準電圧と比較する。そして、測定した電圧と基準電圧との差に基づいて、基準単位電流セル１０Ｒのヒューズ１２ａ〜１２ｆの中で切断すべきヒューズを決定し、該当するヒューズを切断する。（なお、基準電圧との差に応じて、どのヒューズを切断するかは、予めテスト用のチップを用いた試験で決定されているものとする。）
【００３６】
これにより、基準単位電流セル１０Ｒのヒューズ回路の制御信号Ｓａ〜Ｓｆが設定され、この制御信号Ｓａ〜Ｓｆに従って、デコーダ１３から定電流回路内の微調整用の定電流源１４１〜１４６３に対する動作制御信号が出力される。この状態で、電圧変換部５０から出力されるアナログ電圧ＡＶが、先に記録した基準電圧に対して許容誤差の範囲内に収まったことを確認する。
【００３７】
次に、デジタル信号ＤＳを２進数“０００１００００００”に変更する。これにより、スイッチ群３０では、単位電流セル群１０の基準単位電流セル１０Ｒに加えて、もう１つの他の単位電流セル１０Ａ１から出力される電流が選択され、電流Ｉ３０として電流電圧変換部５０に与えられる。単位電流セル１０Ａ１の加算器１６では、基準単位電流セル１０Ｒの制御信号Ｓａ〜Ｓｆとヒューズ回路の補正信号Ｓｇ〜Ｓｉが加算されるが、ヒューズ回路のヒューズ１２ｇ〜１２ｉは未切断状態となっているので、補正信号Ｓｇ〜Ｓｉの値は０である。従って、加算器１６の加算結果は基準単位電流セル１０Ｒの制御信号Ｓａ〜Ｓｆと同じ値となり、単位電流セル１０Ａ１の定電流回路は、基準単位電流セル１０Ｒの定電流回路と同じ状態に制御される。
【００３８】
このとき、単位電流セル群１０の基準単位電流セル１０Ｒと単位電流セル１０Ａ１は、同一マトリクス内で同様の製造プロセスで形成されているので、基準単位電流セル１０Ｒと単位電流セル１０Ａ１の定電流回路の特性の相違は僅少である。この時点で電圧変換部５０から出力されるアナログ電圧ＡＶを測定し、先に記録した基準電圧と比較する。そして、測定した電圧が基準電圧の２倍の電圧となるように、単位電流セル１０Ａ１のヒューズ１２ｇ〜１２ｉの中で切断すべきヒューズを決定し、該当するヒューズを切断する。
【００３９】
これにより、単位電流セル１０Ａ１のヒューズ回路の補正信号Ｓｇ〜Ｓｉが設定され、この補正信号Ｓｇ〜Ｓｉと基準単位電流セル１０Ｒの制御信号Ｓａ〜Ｓｆが加算器１６で加算される。そして、その加算結果に従って、デコーダ１３から定電流回路内の微調整用の定電流源１４１〜１４６３に対する動作制御信号が出力される。この状態で、電圧変換部５０から出力されるアナログ電圧ＡＶが、先に記録した基準電圧の２倍に対して許容誤差の範囲内に収まったことを確認する。
【００４０】
同様にして、デジタル信号ＤＳを順番に１ずつ増加させ、残りの２９個の単位電流セル１０Ａ２〜１０Ａ３０のヒューズ回路の補正信号Ｓｇ〜Ｓｉを順次設定する。
【００４１】
以上のように、この実施例１の単位電流セル群は、複数の単位電流セルの内の特定の１つを基準単位電流セル１０Ｒとし、残りの複数の単位電流セル１０Ａと区別している。そして、基準単位電流セル１０Ｒは、単位電流Ｉを出力するように調整するための制御信号Ｓａ〜Ｓｆを生成する６個のヒューズを有し、他の単位電流セル１０Ａは、３個のヒューズによって補正信号Ｓｇ〜Ｓｉを生成して基準単位電流セル１０Ｒの出力電流との差を調整するようにしている。これにより、単位電流セル群のヒューズの数をほぼ半減（厳密には、本実施例の場合は１８６個から９６個に減少）することができるという利点がある。
【００４２】
また、基準単位電流セル１０Ｒ以外の単位電流セル１０Ａでは、基準単位電流セル１０Ｒの出力電流との差に応じて補正用のヒューズ１２ｇ〜１２ｉを切断すれば良い。従って、出力電流に差が無ければ、補正用のヒューズ１２ｇ〜１２ｉを切断する必要がなくなり、単位電流調整等のテスト時間を格段に削減することができるという利点がある。更に、ヒューズの数が減少することにより、ヒューズ自体の製造不良で調整が不能になり、歩留まりが低下するというおそれもなくなる。
【実施例２】
【００４３】
図４は、本発明の実施例２を示す単位電流セル群の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００４４】
この単位電流セル群では、図１中の２番目以降の単位電流セル１０Ａ２，…に代えて、若干接続関係の異なる単位電流セル１０Ｂ２，…を設けている。即ち、単位電流セル１０Ｂ２の加算器１６は、隣接する単位電流セル１０Ａ１の加算器１６の加算結果の制御信号Ｓａ１〜Ｓｆ１と、ヒューズ回路からの補正信号Ｓｇ〜Ｓｉを加算し、加算結果の制御信号Ｓａ２〜Ｓｆ２をデコーダ１３に与えると共に、隣接する後段の単位電流セルの加算器に与えるようにしている。その他（基準単位電流セル１０Ｒと単位電流セル１０Ａ１）の構成は、図１と同様である。
【００４５】
ここで、基準単位電流セル１０Ｒは、実施例１で説明したように、図２においてマトリクスのほぼ中央に配置された単位電流セル１０１５でも良いし、マトリクスの端部に配置された単位電流セル１０１でも良い。このように接続された単位電流セル群の各単位電流セルの調整方法は、実施例１で説明した通りである。
【００４６】
以上のように、この実施例２の単位電流セル群は、基準単位電流セル１０Ｒ以外の残りの複数の単位電流セル１０Ｂでは、隣接する単位電流セル（基準単位電流セル１０Ｒの場合も有れば、その他の単位電流セル１０Ｂの場合もある）の出力電流との差を、補正用のヒューズ１２ｇ〜１２ｉによって調整するようにしている。これにより、単位電流セル間の出力電流の差が非常に小さくなることが期待されるので、調整範囲を縮小することが可能になり、実施例１と同様の利点に加えて、補正用のヒューズの数を更に削減することができるという利点がある。
【００４７】
なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ）  基準単位電流セル１０Ｒと、その他の単位電流セル１０Ａ，１０Ｂのヒューズ回路のヒューズの数は、例示したものに限定されない。即ち、基準単位電流セルでは３以上の整数Ｍ個を使用し、その他の単位電流セルではＭよりも小さい２以上の整数Ｎ個を使用すれば、同様の効果を得ることができる。
（ｂ）  定電流回路では、微調整のために同一電流を生成する６３個の定電流源を使用しているが、重み付けした微調整用の電流を生成する定電流源を使用すれば、定電流源の数を削減することができる。その場合、定電流回路を制御するデコーダの構成も変更する必要がある。
（ｃ）  実施例１，２の単位電流セル群が適用される図２のＤＡＣは、単位電流Ｉ以下の電流を出力する分数電流セル群２０を備えているが、分数電流セル群２０を持たないＤＡＣにも同様に適用可能である。その場合、基準単位電流セルのヒューズ回路の設定は、デジタル信号ＤＳとして１を入力したときに、アナログ電圧ＡＶが規定の電圧となるように調整すればよい。
（ｄ）  ヒューズ回路の構成は、例示したものに限定されない。
（ｅ）  デジタル信号ＤＳのビット数は１０に限定されない。また、単位電流セルの数や分数電流セルの数も、例示したものに限定されない。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施例１を示す単位電流セル群の構成図である。
【図２】一般的な電流セル型のＤＡＣの構成図である。
【図３】従来の単位電流セルの構成図である。
【図４】本発明の実施例２を示す単位電流セル群の構成図である。
【符号の説明】
【００４９】
１０    単位電流セル群
１０Ｒ    基準単位電流セル
１０Ａ，１０Ｂ    単位電流セル
１１    抵抗
１２    ヒューズ
１３    デコーダ
１４，１５    定電流源
１６    加算器
２０    分数電流セル群
２１〜２５    分数電流セル
３０    スイッチ群
４０    スイッチ制御部
５０    電流電圧変換部
【図１】
0004892499.tif 000002
【図２】
0004892499.tif 000003
【図３】
0004892499.tif 000004
【図４】
0004892499.tif 000005