(57)【特許請求の範囲】
【請求項１】
ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、電子線照射により得られる二次電子を検出してＴＦＴアレイの欠陥を検査するＴＦＴ基板の検査方法であって、
前記ＴＦＴ基板に第１の検査信号を印加してライン欠陥の有無を検出するライン欠陥検出工程と、
前記ＴＦＴ基板に前記第１の検査信号と異なる信号パターンを有する第２の検査信号を印加して欠陥点の有無を検出する欠陥点検出工程と、
前記ライン欠陥の位置と前記欠陥点の位置とを比較し、ライン欠陥上にある欠陥点をショートライン欠陥の欠陥点として抽出する欠陥点抽出工程とを備えることを特徴とする、ＴＦＴ基板の検査方法。
【請求項２】
前記第１の検査信号はＴＦＴ基板の全ＴＦＴアレイの全ピクセルに同一の電圧を印加する信号パターンであり、
前記第２の検査信号はＴＦＴ基板のＴＦＴアレイのピクセルに対して縦方向あるいは横方向の縞状に異なる電圧を印加する信号パターンであることを特徴とする、請求項１に記載のＴＦＴ基板の検査方法。
【請求項３】
前記第１の検査信号はＴＦＴ基板の全ＴＦＴアレイの全ピクセルに同一の電圧を印加する信号パターンであり、
前記第２の検査信号はＴＦＴ基板のＴＦＴアレイのピクセルに対して格子状に異なる電圧を印加する信号パターンであることを特徴とする、請求項１に記載のＴＦＴ基板の検査方法。
【請求項４】
ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、当該電圧印加による電圧状態を電子線照射により得られる二次電子によって検出し、ＴＦＴアレイの欠陥を検査するＴＦＴ基板の検査装置であって、
ＴＦＴ基板に電子線を照射する電子線源と、
ＴＦＴ基板から放出される二次電子を検出する検出器と、
ＴＦＴ基板のＴＦＴアレイに検査信号を生成し印加する検査信号生成部と、
前記検出器の検出信号に基づいてＴＦＴアレイの欠陥を検出する欠陥検出部とを備え、
前記検査信号生成部は、信号パターンを異にする第１の検査信号と第２の検査信号を生成し、
前記欠陥検出部は、第１の検査信号の印加時に検出する検出信号に基づいてライン欠陥の有無を検出する欠陥検出処理と、
第２の検査信号の印加時に検出する検出信号に基づいて欠陥点の有無を検出する欠陥点検出処理と、
前記ライン欠陥の位置と前記欠陥点の位置とを比較し、ライン欠陥上にある欠陥点をショートライン欠陥の欠陥点として抽出する欠陥点抽出処理の各検出処理を行うことを特徴とする、ＴＦＴ基板の検査装置。
【請求項５】
前記第１の検査信号はＴＦＴ基板の全ＴＦＴアレイの全ピクセルに同一の電圧を印加する信号パターンであり、
前記第２の検査信号はＴＦＴ基板のＴＦＴアレイのピクセルに対して縦方向あるいは横方向の縞状に異なる電圧を印加する信号パターンであることを特徴とする、請求項４に記載のＴＦＴ基板の検査装置。
【請求項６】
前記第１の検査信号はＴＦＴ基板の全ＴＦＴアレイの全ピクセルに同一の電圧を印加する信号パターンであり、
前記第２の検査信号はＴＦＴ基板のＴＦＴアレイのピクセルに対して格子状に異なる電圧を印加する信号パターンであることを特徴とする、請求項４に記載のＴＦＴ基板の検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶基板等の製造過程等で行われるＴＦＴアレイ検査に関し、特に、ＴＦＴアレイ検査する際のＴＦＴアレイ駆動に関する。
【背景技術】
【０００２】
液晶基板や有機ＥＬ基板等のＴＦＴアレイが形成された半導体基板の製造過程では、製造過程中にＴＦＴアレイ検査工程を含み、このＴＦＴアレイ検査工程において、ＴＦＴアレイの欠陥検査が行われている。
【０００３】
ＴＦＴアレイは、例えば液晶表示装置の画素電極を選択するスイッチング素子として用いられる。ＴＦＴアレイを備える基板は、例えば、走査線として機能する複数本のゲートラインが平行に配設されると共に、信号線として記載する複数本のソースラインがゲートラインに直交して配設され、両ラインが交差する部分の近傍にＴＦＴ（Thin film  transistor）が配設され、このＴＦＴに画素電極が接続される。液晶表示装置は、上記したＴＦＴアレイが設けられた基板と対向基板との間に液晶層を挟むことで構成され、対向基板が備える対向電極と画素電極との間に画素容量が形成される。
【０００４】
このＴＦＴアレイにおいて、走査線（ゲートライン）や信号線（ソースライン）の断線、走査線（ゲートライン）と信号線（ソースライン）の短絡、画素を駆動するＴＦＴの特性不良による画素欠陥等の欠陥検査は、例えば、対向電極を接地し、ゲートラインの全部あるいは一部に、例えば、−１５Ｖ〜＋１５Ｖの直流電圧を所定間隔で印加し、ソースラインの全部あるいは一部に検査信号を印加することによって行っている。（例えば、特許文献１の従来技術。）
【０００５】
ＴＦＴアレイ検査装置は、ＴＦＴアレイに検査用の駆動信号を入力し、そのときの電圧状態を検出することで欠陥検出を行う他に、液晶の表示状態を観察することによって、ＴＦＴアレイの欠陥検出を行うこともできる。液晶の表示状態を観察することによってＴＦＴアレイを検査する場合には、ＴＦＴアレイ基板と対向電極との間に液晶層を挟んだ液晶表示装置の状態で検査する他に、液晶層と対向電極を備えた検査治具をＴＦＴアレイ基板に取り付けることによって、液晶表示装置に至らない半製品の状態で検査することもできる。
【０００６】
ＴＦＴアレイには、その製造プロセス中に様々な欠陥が発生する可能性がある。欠陥の種類として、例えば、ピクセルとソースラインとの間に短絡欠陥（Ｓ−Ｄshort）、ピクセルとゲートラインとの間に短絡欠陥（Ｇ−Ｄshort）、ソースラインとゲートラインとの間に短絡欠陥（Ｓ−Ｇshort）、ピクセル１２とＴＦＴ１１との間の断線（Ｄ−open）がある。また、上記した各ピクセルにおける欠陥の他に、隣接するピクセル間で生じる隣接欠陥と呼ばれるものがある。この隣接欠陥として、例えば、横方向で隣接するピクセル間の欠陥、縦方向で隣接するピクセル間の欠陥、隣接するソースライン間の短絡、隣接するゲートライン間の短絡等が知られている。ここで、これら欠陥の内で、ライン間の短絡による欠陥をショートライン欠陥と呼ぶことにする。
【特許文献１】特開平５−３０７１９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ライン間の短絡による欠陥（以下、ショートライン欠陥と呼ぶ）は、欠陥による電圧状態は、同じラインに接続される複数のピクセルに影響を与えるため、通常、欠陥を有するピクセルのみ限らず、そのラインに接続される他のピクセルと共にライン状に検出される。そのため、このように検出される欠陥は、ライン欠陥として検出されることになる。
【０００８】
そのため、ショートライン欠陥を検出した場合には、そのショートライン欠陥の結果のみによっては、ライン上のどの点が欠陥点であるかを特定することができないという問題がある。
【０００９】
そこで、本発明は上記課題を解決して、ＴＦＴアレイ検査においてショートライン欠陥上の欠陥点を特定することを目的とする。
【課題を解決するための手段】
【００１０】
ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、電子線照射により得られる二次電子を検出してＴＦＴアレイの欠陥を検査するＴＦＴ基板の検査では、ＴＦＴアレイに印加する検査信号の信号パターンによって検出される欠陥種が異なるという特性を有している。本発明は、この特性を利用して、異なる信号パターンの検査信号を用い、はじめに、ライン欠陥を検出し、次に、異なる信号パターンの検査信号を用いて欠陥点を検出し、ライン欠陥上にある欠陥点をショートライン欠陥の欠陥点として検出する。
【００１１】
本発明のＴＦＴ基板の検査は、方法の態様と装置の態様とを含むものである。
【００１２】
本発明のＴＦＴ基板の検査方法の態様は、ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、電子線照射により得られる二次電子を検出してＴＦＴアレイの欠陥を検査するＴＦＴ基板の検査方法であって、ＴＦＴ基板に第１の検査信号を印加してライン欠陥の有無を検出するライン欠陥検出工程と、ＴＦＴ基板に第１の検査信号と異なる信号パターンを有する第２の検査信号を印加して欠陥点の有無を検出する欠陥点検出工程と、ライン欠陥の位置と欠陥点の位置とを比較し、ライン欠陥上の欠陥点をショートライン欠陥の欠陥点として抽出する欠陥点抽出工程とを備える。
【００１３】
本発明の検査方法の態様によれば、ＴＦＴ基板に印加する検査信号の信号パターンを変えることで、ライン欠陥検出と欠陥点検出とを切り替えて行うことができ、欠陥点検出で検出した欠陥位置が、ライン欠陥検出で検出して検出位置中にあるか否かを、例えば、位置座標を比較することによって行うことができる。
【００１４】
ＴＦＴ基板に印加する検査信号の信号パターンの一形態では、第１の検査信号をＴＦＴ基板の全ＴＦＴアレイの全ピクセルに同一の電圧を印加する信号パターンとし、第２の検査信号をＴＦＴ基板のＴＦＴアレイのピクセルに対して縦方向あるいは横方向の縞状に異なる電圧を印加する信号パターンとする。
【００１５】
また、ＴＦＴ基板に印加する検査信号の信号パターンの他の形態では、第１の検査信号をＴＦＴ基板の全ＴＦＴアレイの全ピクセルに同一の電圧を印加する信号パターンとし、第２の検査信号をＴＦＴ基板のＴＦＴアレイのピクセルに対して格子状に異なる電圧を印加する信号パターンとしてもよい。
【００１６】
欠陥点を検出するために用いる第２の検出信号の信号パターンは、上記したように、ＴＦＴアレイに縞状の電圧分布を形成する信号パターンや、格子状の電圧分布を形成する信号パターンに限らず、ＴＦＴアレイのショートライン欠陥の種類に応じて選択することができる。
【００１７】
また、本発明のＴＦＴ基板の検査装置の態様は、ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、当該電圧印加による電圧状態を電子線照射により得られる二次電子によって検出し、ＴＦＴアレイの欠陥を検査するＴＦＴ基板の検査装置であって、ＴＦＴ基板に電子線を照射する電子線源と、ＴＦＴ基板から放出される二次電子を検出する検出器と、ＴＦＴ基板のＴＦＴアレイに検査信号を生成し印加する検査信号生成部と、検出器の検出信号に基づいてＴＦＴアレイの欠陥を検出する欠陥検出部とを備える。
【００１８】
検査信号生成部は、信号パターンを異にする第１の検査信号と第２の検査信号を生成する。欠陥検出部は、第１の検査信号の印加時に検出する検出信号に基づいてライン欠陥の有無を検出するライン欠陥検出処理と、第２の検査信号の印加時に検出する検出信号に基づいて欠陥点の有無を検出する欠陥点検出処理と、ライン欠陥の位置と欠陥点の位置とを比較し、ライン欠陥点からショートライン欠陥の欠陥点を抽出する欠陥点抽出処理の各検出処理を行う。
【００１９】
検査信号生成部が生成する検査信号の一形態では、ＴＦＴ基板の全ＴＦＴアレイの全ピクセルに同一の電圧を印加する信号パターンを有する検査信号を第１の検査信号として生成し、一方、ＴＦＴ基板のＴＦＴアレイのピクセルに対して縦方向あるいは横方向の縞状に異なる電圧を印加する信号パターン、又は、ＴＦＴ基板のＴＦＴアレイのピクセルに対して格子状に異なる電圧を印加する信号パターンを第２の検査信号として生成する。第２の検査信号は、ＴＦＴアレイのショートライン欠陥の種類に応じて選択することができる。
【発明の効果】
【００２０】
本発明によれば、ＴＦＴアレイ検査においてショートライン欠陥上の欠陥点を特定することができる。
【００２１】
本発明の態様によれば、第１の検査信号を印加してライン欠陥が検出された場合には、単に、第２の検査信号として用いる、ＴＦＴアレイに印加する検査信号の信号パターンを変えることによって、ショートライン欠陥上の欠陥点を特定することができる。
【００２２】
本発明の態様によれば、ショートライン欠陥の欠陥種が異なる場合には、単にＴＦＴアレイに印加する検査信号の信号パターンを切り替えることによって、欠陥点を検出することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について、図を参照しながら詳細に説明する。
【００２４】
図１は、本発明のＴＦＴアレイ検査装置の概略図である。
【００２５】
ＴＦＴアレイ検査装置１は、ＴＦＴ基板１０にアレイ検査用の検査信号を生成する検査信号生成部４と、検査信号生成部４で生成した検査信号をＴＦＴ基板１０に印加するプローバ８と、ＴＦＴ基板の電圧印加状態を検出する機構（２，３，５）と、検出信号に基づいてＴＦＴアレイの欠陥を検出する欠陥検出部６を備える。
【００２６】
プローバ８は、プローブピン（図示していない）が設けられたプローバフレームを備える。プローバ８は、ＴＦＴ基板１０上に載置する等によってプローブピンをＴＦＴ基板１０上に形成した電極に接触させ、ＴＦＴアレイに検査信号を印加する。
【００２７】
ＴＦＴ基板の電圧印加状態を検出する機構は種々の構成とすることができる。図１に示す構成は、電子線による検出構成であり、ＴＦＴ基板１０上に電子線を照射する電子線源２、照射された電子線によってＴＦＴ基板１０から放出される二次電子を検出する二次電子検出器３、二次電子検出器３の検出信号を信号処理してＴＦＴ基板１０上の電位状態を検出する信号処理部５等を備える。
【００２８】
電子線が照射されたＴＦＴアレイは、印加された検査信号の電圧に応じた二次電子を放出するため、この二次電子を検出することによって、ＴＦＴアレイの電位状態を検出することができる。
【００２９】
欠陥検出部６は、信号処理部５で取得したＴＦＴアレイの電位状態に基づいて、正常状態における電位状態と比較することによってＴＦＴアレイの欠陥を検出する。
【００３０】
なお、ここでは、ＴＦＴ基板の電圧印加状態を検出する機構（２，３，５）を用いてＴＦＴアレイの欠陥を検出する構成例を示しているが、ＴＦＴ基板が液晶表示装置を構成している場合には、検査信号によって液晶を駆動して、検査信号による表示パターンを表示させ、この表示状態を撮像装置で撮像して取得した撮像画像に画像処理することで欠陥検査を行う他、表示像を目視で観察してもよい。また、ＴＦＴ基板がＴＦＴアレイのみを備える段階の場合には、検査信号を印加する治具に液晶層や対向電極を設けることで一時的に液晶表示装置を構成して、上記のようにして欠陥検査を行っても良い。
【００３１】
検査信号生成部４は、ＴＦＴ基板１０上に形成されるＴＦＴアレイを駆動する検査信号の検査パターンを生成する。この検査パターンについては後述する。
【００３２】
走査制御部９は、ＴＦＴ基板１０上のＴＦＴアレイの検査位置を走査するために、ステージ７や電子源２を制御する。ステージ７は、載置するＴＦＴ基板１０をＸＹ方向に移動し、また、電子源２はＴＦＴ基板１０に照射する電子線をＸＹ方向に振ることで、電子線の照射位置を走査する。走査位置が検出位置となる。
【００３３】
なお、上記したＴＦＴアレイ検査装置の構成は一例であり、この構成に限られるものではない。
【００３４】
電子線を用いたＴＦＴアレイ検査装置では、ピクセル（ＩＴＯ電極）に対して電子線を照射し、この電子線照射によって放出される二次電子を検出することによって、ピクセル（ＩＴＯ電極）に印加された電圧波形を二次電子波形に変えて、信号によるイメージ化し、これによってＴＦＴアレイの電気的検査を行う。
【００３５】
図２はＴＦＴアレイを構成する各要素部分で生じる欠陥を説明するための図である。図２中の破線で示す各箇所において、ソースライン１５oとゲートライン１４eとの間に示す短絡欠陥（Ｓ−Ｇshort）はショートライン欠陥の一例である。このショートライン欠陥の他に、隣接するソースライン間の短絡（ＳＳshort）、隣接するゲートライン間の短絡（ＧＧshort）が知られている。
【００３６】
また、上記したショートライン欠陥の他に、図２では、ピクセル１２oeとソースライン１５eとの間に短絡欠陥（Ｓ−Ｄshort）を示し、ピクセル１２eoとゲートライン１４eとの間に短絡欠陥（Ｇ−Ｄshort）を示し、また、ピクセル１２eeとＴＦＴ１１eeとの間に断線（Ｄ−open）を示している。
【００３７】
また、上記した各ピクセルにおける欠陥の他に、隣接するピクセル間で生じる隣接欠陥がある。この隣接欠陥として、横方向で隣接するピクセル間の欠陥、縦方向で隣接するピクセル間の欠陥がある。
【００３８】
本発明のＴＦＴアレイ検査では、上記したＴＦＴアレイの欠陥の内で各ライン間の短絡欠陥を検出する。
【００３９】
以下、本発明のＴＦＴアレイ検査の手順について、図１の構成図、図３のフローチャート、図４の説明図を用いて説明する。
【００４０】
はじめに、検査信号生成部４は、第１の検査信号を生成しプローブ８を介して基板１０に印加する。第１の検査信号は、ＴＦＴ基板の全ＴＦＴアレイの全ピクセルに同一の電圧を印加する信号パターンである（Ｓ１）。ＴＦＴアレイにショートライン欠陥が存在する場合には、この第１の検査信号を印加することによって、ショートライン欠陥が存在するラインがライン欠陥として検査される。
【００４１】
第１の検査信号が印加された基板１０に対して電子源２から電子線を照射し、この電子線照射によって基板１０から放出される二次電子線を二次電子検出器３で検出する。信号処理部５は二次電子検出器３で検出した検出信号を信号処理して画像信号を取得する。欠陥検出部６は、信号処理部５で取得された画像信号に基づいてライン欠陥を検出する（Ｓ２）。
【００４２】
欠陥検出部６によるライン欠陥検出においてライン欠陥が検出された場合（Ｓ３）には、検査信号生成部４は、第２の検査信号を生成しプローブ８を介して基板１０に印加する。第２の検査信号は、第１の検査信号と異なる信号パターンを有し、欠陥点の有無を検出する信号パターンである（Ｓ４）。ＴＦＴアレイに欠陥点が存在する場合には、この第２の検査信号を印加することによって、欠陥点が検出される。この第２の検査信号の印加によって検査される欠陥点は、ショートライン欠陥の欠陥点に限らず、他の要因による欠陥点も同様に検出する。
【００４３】
第２の検査信号が印加された基板１０に対して電子源２から電子線を照射し、この電子線照射によって基板１０から放出される二次電子線を二次電子検出器３で検出する。信号処理部５は二次電子検出器３で検出した検出信号を信号処理して画像信号を取得する。欠陥検出部６は、信号処理部５で取得された画像信号に基づいて欠陥点を検出する（Ｓ５）。
【００４４】
欠陥検出部６による欠陥点検出において欠陥点が検出された場合（Ｓ６）には、欠陥検出部６は、ライン欠陥と欠陥点の欠陥位置を比較し（Ｓ７）、ライン欠陥と判定された欠陥位置の座標の中に欠陥点と判定された欠陥位置の座標が存在する場合には（Ｓ８）、この欠陥点検出で検出された欠陥点をショートライン欠陥の欠陥点として判定する（Ｓ９）。
【００４５】
上記工程において、Ｓ３の工程でライン欠陥が検出されない場合や、Ｓ６の工程で欠陥点が検出されない場合には、ショートライン欠陥は存在しないと判定する。また、Ｓ８の工程において、ライン欠陥と判定された欠陥位置の座標の中に欠陥点と判定された欠陥位置の座標が存在しない場合には、この欠陥点はショートライン欠陥によるものではなく、その他の要因による欠陥点であると判定する（Ｓ１０）。
【００４６】
したがって、本発明のＴＦＴアレイ検査は、Ｓ１〜Ｓ３の工程によるライン欠陥検出工程と、Ｓ４〜Ｓ６の工程による欠陥点検出工程と、Ｓ７〜Ｓ９の工程による欠陥点抽出工程を含む。
【００４７】
図４は本発明のライン欠陥検出工程と欠陥点検出工程と欠陥点抽出工程で得られ各画像例を示している。
【００４８】
図４（ａ）は、ショートライン欠陥の欠陥点ＡのＴＦＴアレイ上の位置を示している。図４（ｂ）は、ライン欠陥検出工程で得られる画像例を模式的に示している。ライン欠陥検出工程では、ショートライン欠陥はライン欠陥Ｌとして検出される。このライン欠陥では、ショートライン欠陥の欠陥点Ａを含むラインＬとして検出されるため、欠陥点Ａを特定することはできない。
【００４９】
また、図４（ｃ）は、欠陥点検出工程で得られる画像例を模式的に示している。欠陥点検出工程では、ショートライン欠陥の欠陥点Ａを検出することで取得される欠陥点ａの他に、その他の要因による欠陥点ｂ，ｃも検出される。この欠陥点検出で検出される検出点ａ，ｂ，ｃのみからショートライン欠陥の欠陥点Ａを選別することはできない。
【００５０】
図４（ｄ），（ｅ）は欠陥点抽出工程で得られる画像例を模式的に示している。図４（ｄ）は欠陥点抽出工程で得られるショートライン欠陥の欠陥点Ａの画像を模式的に示し、図４ｅ）は欠陥点抽出工程で得られるショートライン欠陥以外の欠陥点ｂ、ｃの画像を模式的に示している。
【００５１】
図４（ｄ）の欠陥点Ａは、図４（ｂ）に示されるライン欠陥Ｌ上に存在する図４（ｃ）に示される検出点を検出することで、欠陥点Ａ，Ｂ，Ｃから抽出することができる。図４（ｅ）の欠陥点ｂ，ｃは欠陥点抽出工程によってショートライン欠陥の欠陥点Ａ以外のものと判定される欠陥点である。
【００５２】
次に、ライン欠陥検出工程において基板に印加する第１の検査信号例について図５、６を用いて説明し、欠陥点検出工程において基板に印加する第２の検査信号例について図７、８を用いて説明する。また、図９（ａ）はライン欠陥検出工程によるピクセルの動作例を示し、図９（ｂ）は欠陥点検出工程によるピクセルの動作例を示している。
【００５３】
図５は、ライン欠陥検出工程に用いる第１の検査信号例である。図５（ａ），（ｂ）はゲート信号を示し、図５（ｃ），（ｄ）はソース信号を示している。図５（ａ），（ｂ）のゲート信号と図５（ｃ），（ｄ）のソース信号との組み合わせによって、ＴＦＴアレイの全ピクセルに正電圧（ここでは１０ｖ）と負電圧（ここでは−１０ｖ）を交互に印加する。
【００５４】
図６（ａ）、（ｂ）は全ピクセルに同電圧（ここでは１０ｖおよび−１０Ｖ）を印加したときに発生するピクセル（ＩＴＯ）の電圧状態を示している。なお、図９（ａ）では、全ピクセルに−１０Ｖを印加する場合を示している。
【００５５】
ＴＦＴ基板上のＴＦＴアレイを前記図５に示すような一様に駆動する信号パターンによって欠陥検査を行った場合に、例えば、図９に示すショートライン欠陥が存在する場合には、そのショートライン欠陥の欠陥点Ａが存在するラインに接続されるピクセル（ＩＴＯ）の電圧状態は、本来あるべき電圧状態（例えば、−１０Ｖ）と異なる。このピクセル（ＩＴＯ）の電圧状態は、ピクセルから放出される二次電子線を検出することができる。
【００５６】
図７は、欠陥点検出工程に用いる第２の検査信号例である。図７（ａ），（ｂ）はゲート信号を示し、図７（ｃ），（ｄ）はソース信号を示している。図７（ａ），（ｂ）のゲート信号と図７（ｃ），（ｄ）のソース信号との組み合わせによって、ＴＦＴアレイのピクセルに対して縦縞状に正電圧（ここでは１０ｖ）と負電圧（ここでは−１０ｖ）を交互に印加する。
【００５７】
図８（ａ）、（ｂ）は、図７の信号パターンを印加したときに発生するピクセル（ＩＴＯ）の電圧状態を示し、例えば、ＴＦＴアレイ上において＋電圧のピクセル（ＩＴＯ）と−電圧のピクセル（ＩＴＯ）は縦縞パターンの電圧分布を形成する。この縦縞パターンは、ＴＦＴアレイの縦方向のピクセルを同電圧とし、隣接する横方向のピクセル列同士は異なる電圧としている。この電圧分布は、横方向隣接欠陥の検出に用いられるものである。
【００５８】
また、ＴＦＴアレイ上において＋電圧のピクセル（ＩＴＯ）と−電圧のピクセル（ＩＴＯ）が形成する電圧分布が横縞パターンとなるように電圧を印加し、ＴＦＴアレイの横方向のピクセルを同電圧とし、隣接する縦方向のピクセル列同士は異なる電圧とする電圧分布を用いてもよい。この電圧分布は、縦方向隣接欠陥の検出に用いられるものである。
【００５９】
ＴＦＴ基板上のＴＦＴアレイを前記図７に示すような縞状の電圧分布を生じさせる信号パターンによって欠陥検査を行った場合に、例えば、図９に示すショートライン欠陥が存在する場合には、そのショートライン欠陥の欠陥点Ａのピクセル（ＩＴＯ）の電圧状態は、本来あるべき電圧状態（例えば、−１０Ｖ）と異なる。このピクセル（ＩＴＯ）の電圧状態は、ピクセルから放出される二次電子線を検出することができる。
【００６０】
図９（ａ）においてライン欠陥として検出されるピクセル（図中のハッチングを施したピクセル）の中から、図９（ｂ）において欠陥点として検出されるピクセル（図中のハッチングを施したピクセル）を抽出することで、ショートライン欠陥の欠陥点を検出する。
【００６１】
なお、欠陥点検出工程に用いる第２の検査信号は、図７、図８（ａ）、（ｂ）で示した縞状の電圧分布を示す例の他に、図１０，１１で示すような格子状の電圧分布を示す検査信号を用いてもよい。
【００６２】
図１０（ａ），（ｂ）はゲート信号を示し、図１０（ｃ），（ｄ）はソース信号を示している。図１０（ａ），（ｂ）のゲート信号と図１０（ｃ），（ｄ）のソース信号との組み合わせによって、ＴＦＴアレイのピクセルに対して格子状に正電圧（ここでは１０ｖ）と負電圧（ここでは−１０ｖ）を交互に印加する。
【００６３】
図１１（ａ）、（ｂ）は、図１０の信号パターンを印加したときに発生するピクセル（ＩＴＯ）の電圧状態を示し、例えば、ＴＦＴアレイ上において＋電圧のピクセル（ＩＴＯ）と−電圧のピクセル（ＩＴＯ）は格子パターンの電圧分布を形成する。
【産業上の利用可能性】
【００６４】
本発明は、液晶製造装置におけるＴＦＴアレイ検査工程の他、有機ＥＬや種々の半導体基板が備えるＴＦＴアレイの欠陥検査に適用することができる。
【図面の簡単な説明】
【００６５】
【図１】本発明のＴＦＴアレイ検査装置の概略図である。
【図２】ＴＦＴアレイを構成する各要素部分で生じる欠陥を説明するための図である。
【図３】本発明のＴＦＴアレイ検査の手順を説明するためのフローチャートである。
【図４】本発明のライン欠陥検出工程と欠陥点検出工程と欠陥点抽出工程で得られ各画像例を示す図である。
【図５】本発明のライン欠陥検出工程において基板に印加する第１の検査信号を示す図である。
【図６】本発明のライン欠陥検出工程において第１の検査信号の印加による基板の電圧分布を示す図である。
【図７】本発明の欠陥点検出工程において基板に印加する第２の検査信号を示す図である。
【図８】本発明の欠陥点検出工程において第２の検査信号の印加による基板の電圧分布を示す図である。
【図９】本発明のライン欠陥検出工程および欠陥点検出工程によるピクセルの動作例を示す図である。
【図１０】本発明の欠陥点検出工程において基板に印加する第２の検査信号の他の例を示す図である。
【図１１】本発明の欠陥点検出工程において他の例の第２の検査信号の印加による基板の電圧分布を示す図である。
【符号の説明】
【００６６】
１…ＴＦＴアレイ検査装置、２…電子源、３…二次電子検出器、４…検査信号生成部、５…信号処理部、６…欠陥検出部、７…ステージ、８…プローブ、９…走査制御部、１０…ＴＦＴ基板、１１…ＴＦＴ、１１Ａ…ＴＦＴエリア、１２…画素電極、１３…付加容量、１４…ゲートライン、１５…ソースライン。
【図１】
0005077544.tif 000002
【図２】
0005077544.tif 000003
【図３】
0005077544.tif 000004
【図４】
0005077544.tif 000005
【図５】
0005077544.tif 000006
【図６】
0005077544.tif 000007
【図７】
0005077544.tif 000008
【図８】
0005077544.tif 000009
【図９】
0005077544.tif 000010
【図１０】
0005077544.tif 000011
【図１１】
0005077544.tif 000012