(57)【特許請求の範囲】
【請求項１】
上面に半導体素子を載置するための凸部が設けられた、少なくとも表面が金属からなる基体と、
底面および内側面が金属層で被覆されているセラミック枠体と、
前記セラミック枠体が前記基体上面に前記半導体素子載置用凸部を囲繞するように前記基体上面と前記金属層とを接合するろう材と、
を備える半導体素子収納用パッケージであって、
対向する前記セラミック枠体の底面と前記基体のセラミック枠体の搭載部分の上面との間に、それらの離間距離を１０〜３０μｍに規定するスペーサ部材を介在させるとともに、
前記セラミック枠体の内側面の金属層と前記基体との間隙部のろう材表面が、前記基体の前記半導体素子載置用凸部の上面より下方で、かつ、前記基体のセラミック枠体の搭載部分の上面より上方に位置するように構成したことを特徴とする半導体素子収納用パッケージ。
【請求項２】
前記スペーサ部材が、前記セラミック枠体の底面および／または前記基体のセラミック枠体の搭載部分の上面に設けられた突起部からなることを特徴とする請求項１記載の半導体素子収納用パッケージ。
【請求項３】
前記セラミック枠体の内側面と前記基体との間隙の下方の基体に、溶融したろう材を溜める凹部を設けたことを特徴とする請求項１または２記載の半導体素子収納用パッケージ。
【請求項４】
前記セラミック枠体の内側面と前記基体との間隙の幅ｄが、５０〜２００μｍであることを特徴とする請求項１乃至３のいずれか１項記載の半導体素子収納用パッケージ。
【請求項５】
前記半導体素子載置用凸部の高さｈが、１００〜３５０μｍであることを特徴とする請求項１乃至４のいずれか１項記載の半導体素子収納用パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を収納する半導体素子収納用パッケージに関する。特に、金属製の基体とセラミック枠体とをろう材で接合してなる半導体素子収納用パッケージに関する。
【背景技術】
【０００２】
半導体素子を気密に封止して収容する半導体素子収納用パッケージとして、図５に示すような、熱伝導性の良い銅−モリブデン（ＣｕＭｏ）合金、銅−タングステン（ＣｕＷ）合金等の金属からなり、上面に半導体素子（図示なし）を載置するための凸部１ａが設けられた基体１上に、底面２ａ、内側面２ｂおよび上面２ｃが金属層（図示なし）で被覆されているセラミック枠体２を、半導体素子載置用凸部１ａを囲繞するように搭載し，両者をろう材３によりろう付けしたものが知られている。セラミック枠体２の底面２ａの金属層はろう付けのために設けられたものであり、内側面２ｂおよび上面２ｃの金属層は電気特性を向上させるために設けられたものである。
【０００３】
このような半導体素子収納用パッケージにおいては、セラミック枠体２の底面２ａのみならず、内側面２ｂにも金属層が設けられているため、基体１上面にセラミック枠体２をろう付けした際に、過多となったろう材３がセラミック枠体２の内側面２ｂと基体１との間の間隙部Ｇに溜まり、そのろう材３が冷却固化して収縮する際に、セラミック枠体２に応力が加わり、クラックが発生する場合があることが明らかとなってきた。
【０００４】
この問題を解決する方法として、例えば、使用するろう材の量を減らしたり、間隙部Ｇの幅や高さを大きくすることが考えられるが、ろう材の量を減らした場合には、セラミック枠体２の底面２ａと基体１との間のろう材３にボイドが発生し、接合性が損なわれるおそれがある。一方、間隙部Ｇの幅や高さを変えると、設計の変更が必要になるという問題がある。
【０００５】
なお、半導体素子収納用パッケージのこの種の問題の解決を図ったものとして、過剰なろう材を溜める溝あるいは窪みを設けたものが提案されている（例えば、特許文献１参照。）。
【０００６】
しかしながら、特許文献１に開示の半導体素子収納用パッケージは、いずれも上記半導体素子収納用パッケージとは、基体と枠体との接合部分の形状が異なるものであり、その従来技術を上記問題の解決に適用することはできない。
【特許文献１】特開２００２−１９８４５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記従来技術の課題に対処してなされたものであり、上面に半導体素子を載置するための凸部が設けられた基体上に、底面および内側面が金属層で被覆されているセラミック枠体を、半導体素子載置用凸部を囲繞するように搭載し、ろう付けしてなるような半導体素子収納用パッケージにおいて、基体とセラミック枠体との良好な接合性を確保することができ、かつセラミック枠体におけるクラックの発生を防止することができる半導体素子収納用パッケージを提供することを目的とする。
【課題を解決するための手段】
【０００８】
（１）請求項１の発明（半導体素子収納用パッケージ）は、上面に半導体素子を載置するための凸部が設けられた、少なくとも表面が金属からなる基体と、底面および内側面が金属層で被覆されているセラミック枠体と、前記セラミック枠体が前記基体上面に前記半導体素子載置用凸部を囲繞するように前記基体上面と前記金属層とを接合するろう材と、を備える半導体素子収納用パッケージであって、対向する前記セラミック枠体の底面と前記基体のセラミック枠体の搭載部分の上面との間に、それらの離間距離を１０〜３０μｍに規定するスペーサ部材を介在させるとともに、前記セラミック枠体の内側面の金属層と前記基体との間隙部のろう材表面が、前記基体の前記半導体素子載置用凸部の上面より下方で、かつ、前記基体のセラミック枠体の搭載部分の上面より上方に位置するように構成したことを特徴とする。
【０００９】
本発明では、セラミック枠体の内側面の金属層と基体との間隙部のろう材表面が、基体の半導体素子載置用凸部の上面より下方で、かつ、基体のセラミック枠体の搭載部分の上面より上方に位置するように構成されているので、間隙部のろう材が固化し収縮する際にセラミック枠体に加わる応力を低減でき、かかる応力に起因するセラミック枠体のクラックの発生を防止することができる。また、基体とセラミック枠体との良好な接合性も確保することができる。
【００１１】
本発明では、対向するセラミック枠体の底面と記基体のセラミック枠体の搭載部分の上面との間に、それらの離間距離を１０〜３０μｍに規定するスペーサ部材を介在させているので、間隙部に侵入するろう材の量を容易にコントロールすることができ、これにより、間隙部のろう材表面の位置を上述したような適正な位置に容易に調節することができる。
【００１２】
なお、対向するセラミック枠体の底面と記基体のセラミック枠体の搭載部分の上面との間の離間距離が１０μｍ未満では、間隙部のろう材表面が、基体の半導体素子載置用凸部の上面より下方にすることが困難になる。また、逆に同離間距離が３０μｍを超えると、ろう材部分が厚くなり過ぎて、冷却収縮による応力がセラミック枠体に加わる恐れがある。
【００１３】
（２）請求項２の発明は、前記スペーサ部材が、前記セラミック枠体の底面および／または前記基体のセラミック枠体の搭載部分の上面に設けられた突起部からなることを特徴とする。
【００１４】
本発明は、好ましいスペーサ部材を例示したものであり、形成が容易である上に、対向するセラミック枠体の底面と記基体のセラミック枠体の搭載部分の上面との間の離間距離を安定に制御することができる。
【００１５】
（３）請求項３の発明は、前記セラミック枠体の内側面と前記基体との間隙の下方の基体に、溶融したろう材を溜める凹部を設けたことを特徴とする。
【００１６】
本発明では、セラミック枠体の内側面と基体との間隙の下方の基体に、溶融したろう材を溜める凹部が設けられているので、間隙部のろう材表面の位置を上述したような適正な位置に容易に調節することができる。
【００１７】
（４）請求項４の発明は、前記セラミック枠体の内側面と前記基体との間隙の幅ｄが、５０〜２００μｍであることを特徴とする。
【００１８】
本発明では、セラミック枠体の内側面と基体との間隙の幅ｄが、５０〜２００μｍであるので、半導体素子収納用パッケージの設計上の変更を不要とすることができる。
【００１９】
（５）請求項５の発明は、前記半導体素子載置用凸部の高さｈが、１００〜３５０μｍであることを特徴とする。
【００２０】
本発明では、半導体素子載置用凸部の高さｈが、１００〜３５０μｍであるので、半導体素子収納用パッケージの設計上の変更を不要とすることができる。
【発明の効果】
【００２１】
本発明によれば、上面に半導体素子を載置するための凸部が設けられた基体上に、底面および内側面が金属層で被覆されているセラミック枠体を、半導体素子載置用凸部を囲繞するように搭載しろう付けしてなるような半導体素子収納用パッケージにおいて、基体とセラミック枠体との良好な接合性を確保することができ、かつセラミック枠体におけるクラックの発生を防止することができ、ひいては、半導体素子を気密に封止して収容する半導体素子収納用パッケージを提供できる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明に係る実施の形態について説明する。なお、説明は図面に基づいて行うが、それらの図面は単に図解のために提供されるものであって、本発明はそれらの図面により何ら限定されるものではない。また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なることに留意すべきである。さらに、以下の説明において、同一もしくは略同一の機能及び構成を有する構成要素については、同一符号を付し、重複する説明は省略する。
【００２３】
（第１の実施形態）
図１は本発明の第１の実施形態に係る半導体素子収納用パッケージを示す斜視図であり、また、図２は、その要部を拡大して示す断面図である。
【００２４】
これらの図１および図２に示すように、本実施形態の半導体素子収納用パッケージは、基体１０１と、この基体１０１上にろう材１１２を介して接合されたセラミック枠体１０２とを備えている。
【００２５】
基体１０１は、熱伝導性の良い銅−モリブデン（ＣｕＭｏ）合金からなり、その上面に半導体素子（図示なし）を載置するための凸部１０３を有している。なお、基体１０１は、銅−タングステン（ＣｕＷ）合金、コバール（Ｋｏｖａｒ）と称する鉄−ニッケル−コバルト（ＦｅＮｉＣｏ）合金等の金属や、セラミックス等で形成されていてもよい。セラミックスの場合は、少なくとも表面が金属で覆われている。
【００２６】
本実施形態では、基体１０１は、平面形状が矩形であり、凸部１０３の高さｈは、例えば１００〜３５０μｍ程度である。また、基体１０１には、外部の実装基板にネジ止めするためのネジ止め孔が設けられた固定部１０４を備えている。
【００２７】
基体１０１は、半導体素子（図示なし）を支持する支持部材としての機能と、半導体素子の作動時の熱を放熱する放熱部材としての機能を併せ有する。
【００２８】
基体１０１の表面には、必要に応じて、ろう材との濡れ性に優れる金属、例えば厚さ１．０〜２．５μｍ程度のニッケル（Ｎｉ）層がめっき法により形成される。ニッケル（Ｎｉ）層上にさらに厚さ２〜３μｍ程度の金（Ａｕ）層をめっき法により形成してもよい。
【００２９】
セラミック枠体１０２は、所定形状のアルミナ（Ａｌ２Ｏ３）等からなるセラミックグリーンシートを複数枚積層し焼成して形成される。セラミック枠体１０２の内側および外側には、段部１０５，１０６が形成されており、これらの段部１０５，１０６の上面には、セラミック枠体１０２の内部で接続される、タングステン（Ｗ）等のメタライズからなる複数本の線路導体１０７やグランドとなる金属層１０９が設けられている。これらの各線路導体１０７には、さらに外部電気回路と電気的に接続するためのリード端子１０８が接合されている。
【００３０】
また、セラミック枠体１０２の底面１０２ａと下部内側面１０２ｂには、タングステン（Ｗ）等のメタライズからならなる金属層１０９が設けられ、底面１０２ａには、さらに、タングステン（Ｗ）等の再度のメタライズにより高さが５〜２５μｍのスペーサ部材としてのバンプ１１０が複数個、形成されている。セラミック枠体１０２の下部内側面１０２ｂの金属層１０９と、底面１０２ａのバンプ１１０が形成された金属層１０９の表面には、必要に応じて、ろう材との濡れ性に優れる金属、例えば厚さ１．０〜２．５μｍ程度のニッケル（Ｎｉ）層がめっき法により形成される。ニッケル（Ｎｉ）層上にさらに厚さ２〜３μｍ程度の金（Ａｕ）層をめっき法により形成してもよい。なお、タングステン（Ｗ）等のメタライズからならなる金属層１０９や、ニッケル（Ｎｉ）層、金（Ａｕ）層は、線路導体１０７の形成部分を除くセラミック枠体１０２の外表面全体に設けられていてもよい。
【００３１】
セラミック枠体１０２は、基体１０１の上面に半導体素子載置用凸部１０３を囲繞するとともに、セラミック枠体１０２の下部内側面１０２ｂの金属層１０９の表面と基体１０１との間に、幅ｄが５０〜２００μｍ程度の間隙（間隙部１１１）を備え、銀ろう等のろう材１１２により接合されている。
【００３２】
このような半導体素子収納用パッケージにおいては、セラミック枠体１０２の底面１０２ａに高さ５〜２５μｍ程度のバンプ１１０が形成されているため、セラミック枠体１０２の底面１０２ａと基体１０１のセラミック枠体１０２の搭載部分の上面との間に１０〜３０μｍの離間距離ａが確保される。
【００３３】
その結果、セラミック枠体１０２の底面１０２ａと基体１０１のセラミック枠体１０２の搭載部分の上面との間のろう材１１２におけるボイドの発生が防止されるとともに、セラミック枠体１０２の内側面１０８の金属層１０９と基体１０２との間隙部１１１のろう材１１２表面が、基体１０１の半導体素子載置用凸部１０３の上面より下方で、かつ、基体１０１のセラミック枠体１０２の搭載部分の上面より上方に位置するように構成することができ、セラミック枠体１０２におけるクラックの発生を防止することができる。
【００３４】
一方、バンプ１１０が形成されていない場合は、セラミック枠体１０２の底面１０２ａと基体１０１のセラミック枠体１０２の搭載部分の上面との間の離間距離ａは５μｍ程度となる。上記実施形態と同量のろう材にて、セラミック枠体１０２と基体１０１とを接合した場合、間隙部１１１に多量のろう材溜まりが発生し、図３に示すようにろう材１１２表面は、基体１０１の半導体素子載置用凸部１０３の上面より上方に位置することになる。また、ろう材量を減らすと、間隙部１１１のろう材１１２表面が、基体１０１の半導体素子載置用凸部１０３の上面より下方で、かつ、基体１０１のセラミック枠体１０２の搭載部分の上面より上方に位置するようになるが、セラミック枠体１０２の底面１０２ａと基体１０１のセラミック枠体１０２の搭載部分の上面との間のろう材１１２にボイドが発生し、セラミック枠体１０２と基体１０１との接合が十分とならない場合があった。
【００３５】
このように、セラミック枠体１０２の底面１０２ａと基体１０１のセラミック枠体１０２の搭載部分の上面との間に１０〜３０μｍの離間距離ａを確保しない場合は、ろう材１１２内のボイドの防止とセラミック枠体１０２のクラックの防止を両立させることができないのに対し、本実施形態では、これらを両立させることができ、基体１０１とセラミック枠体１０２との接合性に優れ、かつセラミック枠体１０２におけるクラックの発生のない高品質、高信頼性の半導体素子収納用パッケージが得られる。
【００３６】
なお、本実施形態においては、セラミック枠体１０２の底面１０２ａと基体１０１のセラミック枠体１０２の搭載部分の上面との間の離間距離ａを確保するためのスペーサ部材として、セラミック枠体１０２の底面１０２ａにメタライズにより設けたバンプ１１０を用いているが、バンプ１１０は、基体１０１側に設けてもよく、あるいは、セラミック枠体１０２の底面１０２ａと基体１０１の上面の両方にも設けてもよい。また、基体１０１を成形加工する際に、上面に突起を設けるようにしてもよく、さらに、セラミック枠体１０２の底面１０２ａと基体１０１の上面との間にセラミックボールや金属ボールを介在させるようにしてもよい。
【００３７】
（第２の実施の形態）
図４は本発明の第２の実施形態に係る半導体素子収納用パッケージの要部を拡大して示す断面図である。なお、重複する説明を避けるため、第１の実施の形態と共通する点については説明を省略し、相違点のみ説明する。
【００３８】
図４に示すように、第２の実施形態に係る半導体素子収納用パッケージにおいては、バンプを形成せず、セラミック枠体１０２の内側面１０２ｂと基体１０１との間隙部１１１の下方の基体１０１に、溶融したろう材１０７を溜める凹部１１３を設けている。図４の例では、断面矩形状の凹部１１３が形成されているが、特にこのような形状に限定されるものではない。また。深さについても特に限定されるものではないが、通常、５０〜２００μｍである。
【００３９】
本実施形態においては、溶融したろう材１１２の少なくとも一部は凹部１１３に流入するため、第１の実施形態と同様、セラミック枠体１０２の内側面１０８の金属層１０９と基体１０２との間隙部１１１のろう材１１２表面が、基体１０１の半導体素子載置用凸部１０３の上面より下方で、かつ、基体１０１のセラミック枠体１０２の搭載部分の上面より上方に位置するように構成することができ、セラミック枠体１０２におけるクラックの発生を防止することができる。また、セラミック枠体１０２の底面１０２ａと基体１０１のセラミック枠体１０２の搭載部分の上面との間のろう材１１２におけるボイドの発生も防止することができる。
【００４０】
なお、本発明は以上説明した実施の形態に記載内容に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の態様で実施し得ることはいうまでもない。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施形態に係る半導体素子収納用パッケージを示す斜視図である。
【図２】図１の要部を拡大して示す断面図である。
【図３】第１の実施の形態との比較のための半導体素子収納用パッケージの要部構成を示す断面図である。
【図４】本発明の第２の実施形態に係る半導体素子収納用パッケージの要部を拡大して示す断面図である。
【図５】従来の半導体素子収納用パッケージの構成を概略的に示す断面図である。
【符号の説明】
【００４２】
１０１…基体、１０２…セラミック枠体、１０２ａ…底面、１０２ｂ…内側面、１０３…半導体素子載置凸部、１０９…金属層、１１０…バンプ、１１１…間隙部、１１２…ろう材、１１３…凹部。
【図１】
0005101375.tif 000002
【図２】
0005101375.tif 000003
【図３】
0005101375.tif 000004
【図４】
0005101375.tif 000005
【図５】
0005101375.tif 000006