(57)【特許請求の範囲】
【請求項１】
被測定圧力に応じて静電容量が変化する圧力センサの前記静電容量を利用し、被測定圧力値を求める圧力測定装置であって、
前記圧力センサにおける静電容量を用いて構成する積分回路と、前記積分回路に供給される充電電流によって生成される電圧値を、第１と第２の異なるレベルの基準電圧値と比較する比較回路とが具備され、
前記比較回路が、前記第１の基準電圧値との電圧比較を実行する第１比較回路と、前記第２の基準電圧値との電圧比較を実行する前記第１比較回路とは異なる第２比較回路とにより構成され、
前記第１の基準電圧値との比較によって前記第１比較回路において生成される第１比較出力の発生タイミングから、前記第２の基準電圧値との比較によって前記第２比較回路において生成される第２比較出力の発生タイミングに至る経過時間に基づいて、被測定圧力を求めるように構成され、
前記第１比較回路からの第１比較出力と前記第２比較回路からの第２比較出力を利用してオンオフ制御されるスイッチング素子を含み、前記スイッチング素子の第１の動作状態において積分回路を構成する前記静電容量への充電動作を実行し、前記スイッチング素子の第２の動作状態において、積分回路を構成する前記静電容量に対して逆極性に充電する充電作用を実行するようになされ、
前記第１比較回路からの第１比較出力と前記第２比較回路からの第２比較出力が、それぞれ時定数回路を介して前記スイッチング素子のオンオフ制御を実行するように構成したことを特徴とする圧力測定装置。
【請求項２】
前記第１比較出力の発生タイミングから、第２比較出力の発生タイミングに至る経過時間に基づいて被測定圧力を求める演算手段が具備され、前記演算手段には、前記第１比較出力の発生タイミングと第２比較出力の発生タイミングとの間において、基準クロック発生手段からもたらされる基準クロック信号を通過させるゲート手段と、前記ゲート手段を介してもたらされるクロック数をカウントアップするクロックカウンタが具備され、前記クロックカウンタによるカウントアップ値に基づいて、被測定圧力を演算するように構成した請求項１に記載の圧力測定装置。
【請求項３】
前記比較回路よりもたらされる第２比較出力の発生後において、前記積分回路を構成する圧力センサの静電容量における電荷を、初期状態に設定する初期状態設定手段がさらに具備され、前記圧力センサの静電容量における電荷が初期状態に設定された場合において、再び前記積分回路に充電電流を供給して被測定圧力を求める動作が繰り返されるように構成した請求項１または請求項２に記載の圧力測定装置。
【請求項４】
前記初期状態設定手段は、前記第２比較回路によって生成される比較出力を利用し、当該比較出力の発生後において駆動されるように構成した請求項３に記載の圧力測定装置。
【請求項５】
前記積分回路が、オペレーショナルアンプの反転入力端子と出力端子との間に前記圧力センサにおける静電容量が介在されると共に、オペレーショナルアンプの前記反転入力端子に接続された抵抗を介して電圧源からの電流が前記圧力センサにおける静電容量を充電する構成とされた請求項１に記載の圧力測定装置。
【請求項６】
前記第１比較回路および第２比較回路の出力が、前記ゲート手段に対してフォトカプラを介して伝達されるように構成した請求項２に記載の圧力測定装置。
【請求項７】
前記クロックカウンタが、第１と第２のカウンタにより構成されると共に、前記ゲート手段のオープン動作時に、第１と第２のカウンタに対して、前記基準クロック発生手段からもたらされるクロック信号と、当該クロック信号をほぼ１８０度遅延させたクロック信号が、それぞれ供給されるように構成し、前記第１と第２のカウンタによるカウントアップ値に基づいて、被測定圧力を演算するように構成した請求項２に記載の圧力測定装置。
【請求項８】
前記圧力センサの静電容量値と被測定圧力との間のノンリニアな関係を補正するために、前記クロックカウンタによるカウントアップ値に対応した補正値を記述したテーブルが具備された請求項２または請求項７に記載の圧力測定装置。
【請求項９】
少なくとも前記積分回路における温度情報を取得する温度情報取得手段が具備され、前記クロックカウンタによるカウントアップ値に対応する値を前記温度情報により補正し、被測定圧力を演算するように構成した請求項２または請求項７に記載の圧力測定装置。
【請求項１０】
前記比較回路において発生する第１の基準電圧値との比較によって生成される第１比較出力の発生タイミングから、前記クロックカウンタによるクロックのカウントアップ開始に至る第１時間を取得すると共に、第２の基準電圧値との比較によって生成される第２比較出力の発生タイミングから、前記クロックカウンタによるクロックのカウントアップ終了に至る第２時間を取得する取得手段が具備され、前記クロックカウンタによるカウントアップ値に対応する値を前記第１時間と第２時間の差分により補正し、被測定圧力を演算するように構成した請求項２または請求項７に記載の圧力測定装置。
【請求項１１】
前記第１時間および第２時間を、コンデンサへの充電電圧に基づいて取得するように構成され、前記充電電圧に基づくデジタル変換出力を利用して、前記第１時間と第２時間の差分を求めるように構成した請求項１０に記載の圧力測定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、圧力に応じて静電容量が変化する圧力センサ、例えばダイヤフラムを用いたセンサにおける静電容量を利用して、真空装置内等の被測定圧力を求める圧力測定装置に関する。
【０００２】
【従来の技術】
例えば半導体あるいは液晶表示ディバイス等の製造設備においては、真空装置内の圧力を測定するために、ダイヤフラム型真空計が利用されている。このダイヤフラム型の真空センサ１は、図１に模式的に示したように、気密容器１１の中央部に金属薄膜等の可動ダイヤフラム電極１２が配置されている。また、気密容器１１の中央部に中央固定電極１３が、さらに、気密容器１１の外周部に外周固定電極１４が、それぞれ可動ダイヤフラム電極１２に対向接近した状態で配置されている。
【０００３】
そして、真空装置内部の圧力を測定するに際しては、気密容器１１内の気密空間Ｓが真空導入部１５を介して真空装置内に連通される。この状態において、真空装置内の圧力は、真空導入部１５を経てダイヤフラム型真空計の気密空間Ｓに伝達され、その圧力に応じて可動ダイヤフラム電極１２が変位する。この可動ダイヤフラム電極１２の変位作用により、前記中央固定電極１３と可動ダイヤフラム電極１２との間に形成される静電容量Ｃｓ（以下、センサキャパシタともいう）、および外周固定電極１４と可動ダイヤフラム電極１２との間に形成される静電容量Ｃｒ（以下、リファレンスキャパシタともいう）を利用して、真空装置内の圧力が求められる。
【０００４】
図３は、前記したダイヤフラム型真空計によって得られるセンサキャパシタＣｓおよびリファレンスキャパシタＣｒを利用して、真空装置内の圧力を求める従来の圧力測定装置の回路構成を示したものである。前記センサキャパシタＣｓおよびリファレンスキャパシタＣｒは、ダイオードＤ1 〜Ｄ4 により構成されるブリッジ回路２１の対向する接続交点に対してコンデンサＣ1 およびＣ2 を介して接続される。このブリッジ回路２１の他の一対の接続交点には、コンデンサＣ3 およびＣ4 を介して、クロック発振回路２２より数十ＫＨｚのクロック信号が供給されるように構成されている。
【０００５】
前記発振回路２２の出力端子にはダイオードＤ5 が接続されており、このダイオードＤ5 により得られる半波整流出力は、抵抗Ｒ1 およびコンデンサＣ5 によって平滑され、レベルコントロール回路２３に供給されるように構成されている。そして、レベルコントロール回路２３より発振回路２２にレベル制御信号が供給され、この閉ループにより、発振回路２２の出力レベル（ピークレベル）が調整されるように作用する。これにより、前記したダイオードブリッジ回路２１に印加されるクロック信号のレベルが、各ダイオードＤ1 〜Ｄ4 の順方向電圧に満たない程度に調整され、ダイオードブリッジ２１回路において、直流閉回路が形成されるのを阻止するようなされる。そして、高周波信号においてのみ、ダイオードの一方向性伝達機能を利用するようにしている。
【０００６】
ここで、前記した真空計においては、被測定雰囲気の真空度が上昇した場合（圧力が低下した場合）においては、図１に示す中央固定電極１３と可動ダイヤフラム電極１２との間のギャップが開き、両者の間に形成される前記センサキャパシタＣｓは小さくなる。また、被測定雰囲気の真空度が低下した場合（圧力が上昇した場合）においては、中央固定電極１３と可動ダイヤフラム電極１２との間のギャップが狭まり、両者の間に形成される前記センサキャパシタＣｓは大きくなる。一方、外周固定電極１４と可動ダイヤフラム電極１２との間に形成されるリファレンスキャパシタＣｒは、被測定雰囲気の真空度にはほとんど左右されない。
【０００７】
また、前記ブリッジ回路２１における発振回路２２からのクロック信号の供給点の一方、すなわちダイオードＤ２，Ｄ３の接続点は、抵抗Ｒ2 およびコンデンサＣ6 を介して基準電位点に接続されており、これにより交流的にアース接続されている。また、前記抵抗Ｒ2 とコンデンサＣ6 との接続点には、可変抵抗Ｒ3 を介して直流のバランス調整電位が印加されており、これにより直流動作点が基準電位に定められている。
【０００８】
そこで、真空計における前記センサキャパシタＣｓおよびリファレンスキャパシタＣｒの容量値が同一であるならば、ダイオードＤ1 〜Ｄ4 により構成される交流ブリッジ回路２１は、バランス状態が保たれ、ブリッジ回路２１における基準電位に対向する出力点２４、すなわちダイオードＤ1 とＤ4 の接続点は基準電位となる。しかしながら、真空計に作用する圧力の変化により、センサキャパシタＣｓおよびリファレンスキャパシタＣｒの容量値のバランスが崩れた場合（差が発生した場合）には、前記出力点２４に直流電圧が発生する。
【０００９】
この直流電圧は、高周波等の外来ノイズを除去する抵抗Ｒ4 およびコンデンサＣ7 によるフィルタ回路を介して、直流増幅器を構成するオペアンプＯＰ1 の非反転入力端子に供給され、ここで所定のレベルに増幅される。そして、前記オペアンプＯＰ1 で増幅された直流出力は、ゲイン調整機能を有するオペアンプＯＰ2 を介して出力される。この時の出力レベルは０〜１０（Ｖ）程度のアナログ出力となる。このアナログ出力は図示せぬコントローラ側に伝達され、測定結果が表示されるようになされる。
【００１０】
一方、図３に示すように正負の動作電源間には、２つのダイオードＤ6 ，Ｄ7 および抵抗Ｒ5 の直列回路が形成されており、ダイオードＤ7 と抵抗Ｒ5 との接続点の電位が、オペアンプＯＰ3 に印加されるように構成されている。この構成は温度補償を司るものであり、ダイオードＤ6 ，Ｄ7 の順方向電圧の温度依存性を利用して温度情報を取得するように作用する。そして、オペアンプＯＰ3 の出力、すなわち温度補償情報は、オペアンプＯＰ1 の出力に重畳され、結果としてゲイン調整機能を有するオペアンプＯＰ2 からのアナログ出力の温度補償がなされる。
【００１１】
【発明が解決しようとする課題】
ところで、前記した従来の構成による圧力測定装置において用いられる前記真空計においては、被測定圧力の変化によって得られる前記センサキャパシタＣｓの可変範囲は、１０〜２０ｐＦ程度の範囲である。したがって前記したセンサキャパシタの可変範囲に基づいて、０〜１０Ｖ程度のアナログ出力に変換する関係で、以下に示すような種々の問題点を抱えている。
【００１２】
その第１は、真空計によって得られる前記したセンサキャパシタＣｓとリファレンスキャパシタＣｒの差に基づいて、アナログ信号を出力するプロセスを実行し、当該アナログ信号をコントローラ側に伝達して測定値を求める構成になされるため、外来ノイズの影響を受けやすいという問題が発生する。特にこの種の圧力測定装置は、前記したように半導体等の製造設備において好適に利用されており、当該製造設備における例えばプラズマ処理装置等より発生する高周波（マイクロ波）の影響を受けやすく、正確な圧力の計測が困難になるケースも発生し得る。
【００１３】
また第２の問題点は、測定精度を向上させることが困難である。すなわち、前記した真空計により得られるセンサキャパシタＣｓの値は、被測定圧力には比例せず、ノンリニアな関係となる。これは、ダイヤフラム電極が圧力を受けてたわむことで、前記センサキャパシタＣｓが変化する現象を利用していることに起因する。このために、測定圧力がミニマムの状態とフルスケールの状態の２点を採り、両者の間で補正を加える等の対処が必要になるものの、前記２点を結ぶ全てのポイントにおいて、前記したノンリニアな特性を補正する回路を形成することは、アナログ回路であるが故に極めて困難である。
【００１４】
第３の問題点は、測定結果の応答速度が遅い点にある。すなわち、前記したようにアナログ信号で処理する回路構成を採用するために、ノイズ対策が必要となり、交流ブリッジ回路によって生成した直流伝送系に、前記したように抵抗Ｒ4 およびコンデンサＣ7 よりなるフィルタ回路（積分回路）を挿入する等の対処が必要となる。このために、測定結果の応答速度は１０〜１００ｍｓｅｃ程度となる。特に昨今における半導体製造設備等においては、プロセス時間を短縮させるために、瞬時に圧力を切り換えたいという要請が高まっており、これに伴い圧力測定結果の応答速度をより短縮させることは重要な課題となる。
【００１５】
さらに第４の問題点は、交流ブリッジ回路によって直流出力を生成するプロセス、および直流伝送系を採用するために、多くの回路部品が必要になり、回路構成の小型化および単純化が困難であり、また製造コストの低減も不可能な状態に行き着いている。さらにまた第５の問題点は、前記した真空計において２つのキャパシタＣｓ，Ｃｒの値を生成する必要があるために、センサチップを簡素化することが困難である。すなわち、センサチップにおける構成の単純化、および小型化を図る意味での障害となっている。
【００１６】
この本発明は、前記したような問題点に着目してなされたものであり、外来ノイズの影響を受ける度合いを低減させると共に、測定精度の向上および応答速度の改善等の技術的な課題を解決し得る圧力測定装置を提供することを目的とするものである。
【００１７】
【課題を解決するための手段】
前記した目的を達成するためになされたこの発明にかかる圧力測定装置は、被測定圧力に応じて静電容量が変化する圧力センサの前記静電容量を利用し、被測定圧力値を求める圧力測定装置であって、前記圧力センサにおける静電容量を用いて構成する積分回路と、前記積分回路に供給される充電電流によって生成される電圧値を、第１と第２の異なるレベルの基準電圧値と比較する比較回路とが具備され、前記比較回路が、前記第１の基準電圧値との電圧比較を実行する第１比較回路と、前記第２の基準電圧値との電圧比較を実行する前記第１比較回路とは異なる第２比較回路とにより構成され、前記第１の基準電圧値との比較によって前記第１比較回路において生成される第１比較出力の発生タイミングから、前記第２の基準電圧値との比較によって前記第２比較回路において生成される第２比較出力の発生タイミングに至る経過時間に基づいて、被測定圧力を求めるように構成され、前記第１比較回路からの第１比較出力と前記第２比較回路からの第２比較出力を利用してオンオフ制御されるスイッチング素子を含み、前記スイッチング素子の第１の動作状態において積分回路を構成する前記静電容量への充電動作を実行し、前記スイッチング素子の第２の動作状態において、積分回路を構成する前記静電容量に対して逆極性に充電する充電作用を実行するようになされ、前記第１比較回路からの第１比較出力と前記第２比較回路からの第２比較出力が、それぞれ時定数回路を介して前記スイッチング素子のオンオフ制御を実行するように構成される。
【００１８】
この場合、好ましくは前記第１比較出力の発生タイミングから、第２比較出力の発生タイミングに至る経過時間に基づいて被測定圧力を求める演算手段が具備され、前記演算手段には、前記第１比較出力の発生タイミングと第２比較出力の発生タイミングとの間において、基準クロック発生手段からもたらされる基準クロック信号を通過させるゲート手段と、前記ゲート手段を介してもたらされるクロック数をカウントアップするクロックカウンタが具備され、前記クロックカウンタによるカウントアップ値に基づいて、被測定圧力を演算するように構成される。
【００１９】
また、好ましくは前記比較回路よりもたらされる第２比較出力の発生後において、前記積分回路を構成する圧力センサの静電容量における電荷を、初期状態に設定する初期状態設定手段がさらに具備され、前記圧力センサの静電容量における電荷が初期状態に設定された場合において、再び前記積分回路に充電電流を供給して被測定圧力を求める動作が繰り返されるように構成される。この場合、前記初期状態設定手段は、好ましくは前記第２比較回路によって生成される比較出力を利用し、当該比較出力の発生後において駆動されるように構成される。
【００２０】
一方、好ましい実施の形態においては、前記積分回路が、オペレーショナルアンプの反転入力端子と出力端子との間に前記圧力センサにおける静電容量が介在されると共に、オペレーショナルアンプの前記反転入力端子に接続された抵抗を介して電圧源からの電流が前記圧力センサにおける静電容量を充電する構成とされる。
【００２４】
一方、好ましくは前記第１比較回路および第２比較回路の出力が、前記ゲート手段に対してフォトカプラを介して伝達されるように構成される。
【００２５】
さらに、好ましい実施の形態においては、前記クロックカウンタが、第１と第２のカウンタにより構成されると共に、前記ゲート手段のオープン動作時に、第１と第２のカウンタに対して、前記基準クロック発生手段からもたらされるクロック信号と、当該クロック信号をほぼ１８０度遅延させたクロック信号が、それぞれ供給されるように構成し、前記第１と第２のカウンタによるカウントアップ値に基づいて、被測定圧力を演算するように構成される。
【００２６】
また、前記圧力センサの静電容量値と被測定圧力との間のノンリニアな関係を補正するために、前記クロックカウンタによるカウントアップ値に対応した補正値を記述したテーブルが具備されることが望ましい。
【００２７】
また、少なくとも前記積分回路における温度情報を取得する温度情報取得手段が具備され、前記クロックカウンタによるカウントアップ値に対応する値を前記温度情報により補正し、被測定圧力を演算するように構成することも有効である。
【００２８】
さらに、前記比較回路において発生する第１の基準電圧値との比較によって生成される第１比較出力の発生タイミングから、前記クロックカウンタによるクロックのカウントアップ開始に至る第１時間を取得すると共に、第２の基準電圧値との比較によって生成される第２比較出力の発生タイミングから、前記クロックカウンタによるクロックのカウントアップ終了に至る第２時間を取得する取得手段が具備され、前記クロックカウンタによるカウントアップ値に対応する値を前記第１時間と第２時間の差分により補正し、被測定圧力を演算するように構成することも有効である。
【００２９】
この場合、好ましい実施の形態においては、前記第１時間および第２時間を、コンデンサへの充電電圧に基づいて取得するように構成され、前記充電電圧に基づくデジタル変換出力を利用して、前記第１時間と第２時間の差分を求めるように構成される。
【００３０】
以上の構成によると、圧力センサにおける静電容量が積分回路を構成し、当該積分回路に充電される充電電流によって生成される電圧値が、比較回路によって比較される。この場合、充電電流によって生成される電圧値をリニアに変化させることができ、この電圧値は、比較回路において第１と第２の異なるレベルの基準電圧値と比較される。そして、第１の基準電圧値との比較によって生成される第１比較出力の発生タイミングから、第２の基準電圧値との比較によって生成される第２比較出力の発生タイミングに至る経過時間は、前記積分回路を構成する静電容量の容量値の情報として引き出すことができる。
【００３１】
したがって、前記した第１比較出力の発生タイミングと第２比較出力の発生タイミングとの間でオープン制御されるゲート手段にクロック信号を与え、ゲートオープン状態において出力されるクロック数をカウントアップすることで、前記圧力センサにおける静電容量値を把握することができる。
【００３２】
前記した作用を実現する後述する回路構成は、その主要部のほとんどをデジタル処理によって実現することができる。したがって、外来ノイズの影響を極端に低減させることができ、また、真空計により得られる静電容量と被測定圧力のノンリニアな関係を容易に補正することも可能となる。さらに測定結果の応答レスポンスも向上させることができると共に、汎用のデジタルＩＣ等の組み合わせにより構成することができるので、部品点数の低減および装置の小型化を図ることも可能となる。
【００３３】
【発明の実施の形態】
以下、この発明にかかる圧力測定装置の好ましい幾つかの例を、図に基づいて説明する。まず図２は、この発明にかかる圧力測定装置において好適に利用される真空センサの基本構成を示したものである。この図２に示した真空センサ２は、図１に示した構成と基本的には同一であり、図１に示した構成に比較すると、外周固定電極１４が取り除かれている。したがって、図２においては図１の構成に対応する部分を同一符号で示しており、その詳細な説明は省略する。
【００３４】
図４は、図２に示した真空センサ２における中央固定電極１３と、可動ダイヤフラム電極１２との間において得られるセンサキャパシタＣｓを利用して、センサキャパシタＣｓに対応するパルス波形信号を生成するセンサ回路の第１の実施の形態を示したものである。図４に示すように、真空センサ２において得られるセンサキャパシタＣｓは、オペレーショナルアンプ（以下、これをオペアンプと称する）ＯＰ11の反転入力端子と、出力端子との間に介在されている。
【００３５】
このオペアンプＯＰ11の反転入力端子には、抵抗Ｒ11の一端が接続されており、また、オペアンプＯＰ11の非反転入力端子は基準電位点（アース）に接続されている。この構成によって、前記抵抗Ｒ11の他端、すなわちＢ点からオペアンプＯＰ11側を見た場合、抵抗Ｒ11とセンサキャパシタＣｓとによる積分回路３１が形成されている。
【００３６】
前記積分回路３１の入力端子であるＢ点は、抵抗Ｒ12を介して第１の基準電位点Ｖref1（＋１０Ｖ）に接続されており、またＢ点は、ｎｐｎ型トランジスタＱ11のコレクタ・エミッタ間を介して、動作電源Ｖss（−１５Ｖ）に接続されている。前記トランジスタＱ11のベース電極は、抵抗を介して動作電源Ｖssに接続されると共に、抵抗およびコンデンサの並列回路を介してｐｎｐ型トランジスタＱ12のコレクタに接続されている。前記トランジスタＱ12のエミッタは、前記基準電位点Ｖref1に接続されており、また同トランジスタＱ12のベースは、後述する第１および第２の比較回路からの制御電圧を受けてスイッチング動作が行われるように構成されている。
【００３７】
なお、これらトランジスタＱ11およびＱ12は、第１および第２の比較回路からの制御信号を受けて、前記センサキャパシタＣｓを含む積分回路３１に対して電荷を充電する動作と、センサキャパシタＣｓに充電された電荷を放電し、さらに逆極性に充電して初期状態に設定する初期状態設定手段を構成している。
【００３８】
前記オペアンプＯＰ11の出力端子、すなわちＡ点は、第１の比較回路を構成するオペアンプＯＰ12の反転入力端子に接続されると共に、第２の比較回路を構成するオペアンプＯＰ13の非反転入力端子に接続されている。前記オペアンプＯＰ12の非反転入力端子には、前記した第１の基準電位点Ｖref1より基準電圧が供給されており、またオペアンプＯＰ13の反転入力端子には、第２の基準電位点Ｖref2（−１０Ｖ）より基準電圧が供給されている。
【００３９】
さらに、オペアンプＯＰ12の出力は、互いにダイオードを逆極性に接続した電圧リミッタを介して、同じく第１の比較回路を構成するコンパレータＯＰ14の反転入力端子に供給されるように構成されている。また、同様にオペアンプＯＰ13の出力は、互いにダイオードを逆極性に接続した電圧リミッタを介して、同じく第２の比較回路を構成するコンパレータＯＰ15の非反転入力端子に供給されるように構成されている。そして、前記コンパレータＯＰ14の非反転入力端子、およびコンパレータＯＰ15の反転入力端子は、アース接続されている。さらに前記各コンパレータＯＰ14，ＯＰ15の出力は、オープンコレクタとなっている。
【００４０】
なお、この実施の形態にかかる第１および第２の比較回路においては、それぞれ前段出力と後段入力との間に、抵抗と小容量のコンデンサとのフィルタ回路が挿入されており、これにより、比較回路が受けるノイズ等の影響が低減できるようになされている。
【００４１】
前記第１の比較回路を構成するコンパレータＯＰ14のグランド端子には、フォトカプラを構成する発光ダイオード（ＬＥＤ）Ｄ11が接続されており、また、第２の比較回路を構成するコンパレータＯＰ15のグランド端子にも、フォトカプラを構成する発光ダイオードＤ12が接続されており、これら各発光ダイオードＤ11，Ｄ12による光出力（パルス信号）は、後述するコントローラ回路に伝達される。
【００４２】
また、前記コンパレータＯＰ14の出力端子Ｏ1 は、プルアップ抵抗Ｒ13を介して動作電源Ｖcc（＋１５Ｖ）が印加されると共に、抵抗Ｒ14およびダイオードＤ13、並びに抵抗Ｒ15を介して前記トランジスタＱ12のベースに接続されている。なお、ここで前記ダイオードＤ13と抵抗Ｒ15との接続点とアース間にはコンデンサＣ11が接続されており、抵抗Ｒ14とコンデンサＣ11とにより時定数回路を構成している。
【００４３】
また同様に、前記コンパレータＯＰ15の出力端子Ｏ2 は、プルアップ抵抗Ｒ16を介して動作電源Ｖcc（＋１５Ｖ）が印加されると共に、抵抗Ｒ17およびダイオードＤ14、並びに抵抗Ｒ15を介して前記トランジスタＱ12のベースに接続されている。そして同様に、抵抗Ｒ17とコンデンサＣ11とにより時定数回路を構成している。
【００４４】
前記した回路構成において、前記トランジスタＱ12がオフ状態とされた場合には、トランジスタＱ11もオフ状態とされる。したがって、前記したＢ点は前記抵抗Ｒ12を介して第１の基準電位点Ｖref1側にプルアップされる。図５に示した特性Ｂの立上がり点、すなわち符号ａで示した立上がり点は、その状態を示すものである。したがって、センサキャパシタＣｓには抵抗Ｒ11を介して充電電流が流れ、この結果、オペアンプＯＰ11の出力端子の電位は、図５にＡとして示すように＋１０Ｖを超える状態から、−１０Ｖの電位に向かってリニアに降下するように作用する。この時の図５に示すＡの傾斜は、積分回路を構成する前記センサキャパシタＣｓと、抵抗Ｒ11の積によって決定される。
【００４５】
ここで、Ａ点の電位が＋１０Ｖを超える状態（図５のｇ点からｂ点）においては、図４に示すオペアンプＯＰ12の出力は負（−）出力となり、したがって、これを受けるコンパレータＯＰ14の出力端子とグランド端子間は開放状態となり、フォトカプラを構成する発光ダイオードＤ11は、消灯状態になされる。この時、コンパレータＯＰ14の出力端子は、抵抗Ｒ13により動作電源Ｖcc側にプルアップされる。したがって、このプルアップされた電位はダイオードＤ13を介してトランジスタＱ12のベースに印加され、これによりトランジスタＱ12はオフ状態を継続し、これに基づいて、トランジスタＱ11もオフ状態を継続する。
【００４６】
一方、前記Ａ点の電位が＋１０Ｖを超える状態においては、オペアンプＯＰ13の出力は正（＋）出力となり、したがって、これを受けるコンパレータＯＰ15の出力端子とグランド端子間は開放状態となり、フォトカプラを構成する発光ダイオードＤ12は、消灯状態になされる。この時、コンパレータＯＰ15の出力端子は抵抗Ｒ16により、動作電源Ｖcc側にプルアップされており、これによりダイオードＤ14は逆バイアス状態となり、トランジスタＱ12のスイッチング動作には影響を与えない。
【００４７】
続いて、Ａ点の電位が降下して＋１０Ｖをクロスした状態、すなわち図５に示すｂ点を経過した場合においては、オペアンプＯＰ12の出力は正（＋）出力となり、したがって、これを受けるコンパレータＯＰ14の出力端子とグランド端子間は短絡状態となる。したがって、フォトカプラを構成する発光ダイオードＤ11は、この瞬間において点灯状態になされる。この時、コンパレータＯＰ14の出力は立下がるが、ダイオードＤ13は逆バイアス状態となり、トランジスタＱ12のスイッチング動作には影響を与えない。
【００４８】
一方、この時、オペアンプＯＰ13の出力は正（＋）出力を継続し、したがって、これを受けるコンパレータＯＰ15の出力端子とグランド端子間は開放されたままであり、フォトカプラを構成する発光ダイオードＤ12は、消灯状態を継続する。この時、コンパレータＯＰ15の出力は動作電源Ｖcc側にプルアップされたままであり、これにより、ダイオードＤ14は逆バイアス状態を継続し、トランジスタＱ12のスイッチング動作には影響を与えない。
【００４９】
さらに、Ａ点の電位が降下して−１０Ｖをクロスした状態、すなわち図５に示すｃ点を経過した場合においては、オペアンプＯＰ12の出力は正（＋）出力を継続し、したがって、これを受けるコンパレータＯＰ14の出力端子とグランド端子間は開放状態を継続する。したがって、図５に示すようにコンパレータＯＰ14の出力端子Ｏ1 の電位は立下がった状態を継続し、フォトカプラを構成する発光ダイオードＤ11は、点灯状態を継続する。この時、ダイオードＤ13は逆バイアス状態を継続し、トランジスタＱ12のスイッチング動作には影響を与えない。
【００５０】
この時、オペアンプＯＰ13の出力は負（−）出力となり、したがって、これを受けるコンパレータＯＰ15の出力端子とグランド端子間は短絡状態となり、フォトカプラを構成する発光ダイオードＤ12は、点灯状態になされる。この時、コンパレータＯＰ15の出力端子Ｏ2 の電位は立下がる。したがって、ダイオードＤ14を介してトランジスタＱ12のベースは負方向にバイアスされる。
【００５１】
この場合、トランジスタＱ12は抵抗Ｒ17とコンデンサＣ11による時定数をもってオン状態になされる。すなわち、前記時定数の作用により、図５に示すｄ点からｅ点までは、トランジスタＱ12はオフ状態を継続し、ｄ点においてオン状態になされる。これに伴い、トランジスタＱ11もオン動作され、図５に示すように、前記Ｂ点の電位は動作電源Ｖssに立下がる。この時、前記時定数の作用による時間経過により、Ａ点の電位は−１０Ｖ以下に降下する。
【００５２】
前記トランジスタＱ11のオン動作により、前記Ｂ点にはほぼＶss（−１５Ｖ）が印加される。これにより、積分回路３１を構成する前記センサキャパシタＣｓは、電荷を放電すると共に、逆方向への充電作用がなされる。すなわち、トランジスタＱ11のオン動作により、センサキャパシタＣｓの電荷は抵抗Ｒ11を介して放電される。これにより、Ａ点の電位は＋１０Ｖ方向にリニアに上昇するように転ずる。
【００５３】
そして、Ａ点の電位が−１０Ｖをクロスした瞬間、すなわち図５に示すｅ点において、オペアンプＯＰ13の出力は正（＋）出力となり、したがって、これを受けるコンパレータＯＰ15の出力端子とグランド端子間は開放状態となり、フォトカプラを構成する発光ダイオードＤ12は、消灯状態になされる。この時、コンパレータＯＰ15の出力は、Ｖcc側にプルアップされるが、ダイオードＤ14は逆バイアス状態となり、トランジスタＱ12のスイッチング動作には影響を与えない。一方、オペアンプＯＰ12の出力は負（−）出力を保ったままとなり、状態は変化しない。
【００５４】
そして、積分回路３１を構成する前記センサキャパシタＣｓが逆極性に充電されて、Ａ点の電位が上昇し、＋１０Ｖを超える図５に示すｆ点に至った場合においては、オペアンプＯＰ12の出力は負（−）出力となり、したがって、これを受けるコンパレータＯＰ14の出力端子とグランド端子間は開放状態となり、フォトカプラを構成する発光ダイオードＤ11は、この瞬間において消灯状態になされる。
【００５５】
この時、コンパレータＯＰ14の出力は、動作電源Ｖcc側にプルアップされ、これによりダイオードＤ13を介してトランジスタＱ12のベースは正方向にバイアスされる。この場合、抵抗Ｒ14を介してコンデンサＣ11を充電する時定数回路が働き、この時定数の遅れをもってａ点においてトランジスタＱ12がオフされ、これに伴いトランジスタＱ11もオフ状態になされる。この時、前記時定数による時間経過により、Ａ点の電位は＋１０Ｖ以上に上昇する。これにより、積分回路３１を構成する前記センサキャパシタＣｓへの逆極性の充電が完了し、初期状態になされる。以下は、前記した説明のとおり、Ａ点の電位はリニアに降下する動作がなされ、これが継続して反復繰り返される。
【００５６】
前記した説明から明らかなとおり、積分回路３１を構成するセンサキャパシタＣｓには、第１の基準電位Ｖref1（＋１０Ｖ）を若干超える範囲から第２の基準電位Ｖref2（−１０Ｖ）を若干下回る範囲において、反復して逆極性に至る充放電が繰り返される。この場合、積分回路３１における前記Ａ点の電位が、第１の基準電位Ｖref1（＋１０Ｖ）をクロスする第１タイミングから、Ａ点の電位が第２の基準電位Ｖref2（−１０Ｖ）をクロスする第２タイミングに至る時間は、積分回路を構成するセンサキャパシタＣｓの容量値と、抵抗Ｒ11の積に比例することになる。しかも、前記センサキャパシタＣｓは、初期状態の充電状態から放電され、さらに逆極性に充電されるように作用する。
【００５７】
これにより、抵抗Ｒ11の抵抗値を“Ｒ”とし、センサキャパシタＣｓの容量値を“Ｃｓ”とした場合、図５に示すＯ1 の立下がりからＯ2 の立下がりに至る時間は、“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”のパラメータとして示すことができる。ここで、前記“Ｒ”は、一定であり、したがってＯ1 の立下がりからＯ2 の立下がりに至る時間を計測することにより、センサキャパシタの容量値“Ｃｓ”に対応する値を求めることができる。
【００５８】
なお、前記したセンサ回路では、抵抗Ｒ15とコンデンサＣ11が構成する時定数の働きにより、Ｂ点の電位が立下がった後、一定時間の経過後にＢ点の電位が完全に安定してから前記した第１タイミングが訪れる。したがって、第１タイミングから第２タイミングに至る期間では、積分回路３１に常に安定した電流が流れる。すなわち、比較回路とスイッチング素子との間に時定数回路を設けることにより、より高精度な計測が可能になっている。
【００５９】
図６はフォトカプラを介して伝達される前記Ｏ1 の立下がりと、Ｏ2 の立下がりの情報を受けて、センサキャパシタの容量値“Ｃｓ”を演算するコントローラ回路の第１の実施の形態を示したものである。この図６に示した実施の形態においては、フォトカプラにおける一対のフォトトランジスタＰＴ1 ，ＰＴ2 から得られる前記Ｏ1 およびＯ2 に対応する各出力が、ＲＳフリップフロップ３５によって受けるように構成されている。すなわちＲＳフリップフロップ３５のセット端子Ｓに対して、前記Ｏ1 に対応する出力が印加され、また、ＲＳフリップフロップ３５のリセット端子Ｒに対して、前記Ｏ2 に対応する出力が印加されるように構成されている。
【００６０】
このＲＳフリップフロップ３５は、前記信号Ｏ1 の立下がりによってセットされ、信号Ｏ2 の立下がりによってリセットされる動作がなされる。これにより、フリップフロップ３５のＱ出力端子からは、図５に示した“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”に対応する時間において、“Ｈｉ”が出力される。前記フリップフロップ３５におけるＱ出力は、さらに第１と第２のＪＫフリップフロップ３６，３７におけるＪ端子およびＫ端子に供給される。
【００６１】
また、前記第１のＪＫフリップフロップ３６のクロック入力端子ＣＫには、クロック発生手段としての水晶発振器３８より１００ＭＨｚのクロック信号が供給されるように構成されている。また、水晶発振器３８からのクロック信号は、２つのインバータにより構成された位相遅延手段３９を介して、第２のＪＫフリップフロップ３７のクロック入力端子ＣＫに供給されるように構成されている。
【００６２】
なお、前記位相遅延手段３９を構成する２つのインバータは、水晶発振器３８からの１００ＭＨｚのクロック信号の位相を、ほぼ１８０度遅延させるために利用されている。この構成により、後述するクロックカウンタの機能を、実質的に２００ＭＨｚのクロック信号でカウントアップできるように機能させており、これにより分解能をより向上させることができる。
【００６３】
前記第１と第２のＪＫフリップフロップ３６，３７は、Ｊ端子とＫ端子に同一信号が入力されるため、それぞれＴ型フリップフロップとして機能しており、前記フリップフロップ３５のＱ出力が“Ｈｉ”の場合において、それぞれＱ端子より発振器３８からのクロック信号を２分周した状態で出力する。そして、それぞれのフリップフロップ３６，３７のＱ端子から出力されるパルス信号は、第１および第２のカウンタ４０，４１に供給される。
【００６４】
すなわち、前記フリップフロップ３６，３７は前記“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”に対応する時間において、クロック発振器３８からのクロック信号を第１および第２のカウンタ４０，４１に与えるゲート制御手段として利用されている。そして、第１および第２のカウンタ４０，４１におけるカウント値は、１チップマイコン４２におけるＩ／Ｏポート４３に入力され、マイコン４２内において入力数が判定される。このマイコン４２内には複数のカウンタが内蔵されており、カウント値の下位ビットはカウンタ４０，４１により、上位ビットは内蔵のカウンタによりカウントする構成になっている。
【００６５】
一方、前記第１および第２のカウンタ４０，４１は、図５に示したＯ1 の立上がりのタイミングによりクリアされ、再度図５に示したＯ1 の立下がりからＯ2 の立下がりの期間において出力される前記第１および第２のＪＫフリップフロップ３６，３７からのパルス数をカウントアップするように動作する。
【００６６】
なお、図４に示したセンサキャパシタＣｓに対応する時間間隔パルスを生成するセンサ側回路においては、特にセンサキャパシタＣｓおよびこのキャパシタＣｓと積分回路を構成する抵抗Ｒ11の温度依存性が問題となる。そこで、これらの温度補償を行うために温度センサの機能を備えたＩＣが備えられている。この温度補償用のＩＣは、図６に符号４４として示されているが、これは前記図４に示したセンサ回路側に配置されている。
【００６７】
前記温度補償用のＩＣ４４は、温度に対しほぼリニアに変化するアナログ出力を発生するものであり、このアナログ出力は、前記マイコン４２に搭載されているＡ／Ｄコンバータ４５に入力されるように構成されている。そして、Ａ／Ｄコンバータ４５においてデジタル変換され、前記カウンタ値をマイコン内４２内のＣＰＵ４６においてソフトウエアで処理することにより、温度補償するように機能する。
【００６８】
さらに、図２に示した真空センサ２においては、ダイヤフラム電極が圧力を受けてたわむことで、前記センサキャパシタＣｓが変化し、このキャパシタＣｓに基づいて圧力を求める関係で、センサキャパシタＣｓの容量値は被測定圧力には比例せず、ノンリニアな関係となる。そこで、マイコン内のＥＰＲＯＭ４７には、前記したノンリニアな関係を是正するためのテーブルが構築されている。
【００６９】
すなわち、測定圧力がミニマムの状態からフルスケールに至る範囲を数十分割し、測定値に対応してＥＰＲＯＭ４７に構築されたテーブルを参照し、各ポイントにおいてテーブルに記述された補正値を利用して補正することにより、ノンリニアな関係を是正するようになされている。このような操作は、この実施の形態のようなデジタル信号による処理構成においては、極めて容易に成し得るものである。
【００７０】
以上のようにして、温度補償並びにノンリニアな関係が是正された測定値は、マイコン４２に接続された例えば液晶ディスプレイ４８によって圧力値として表示することができる。また、符号４９として示すようにＤ／Ａコンバータを用いてアナログ信号を出力することもできる。
【００７１】
以上の説明は、センサキャパシタＣｓに対応する時間間隔パルスを生成するセンサ側回路（図４）および前記時間間隔パルスを受けて被測定圧力を演算するコントローラ側の回路（図６）の好ましい組み合わせに基づいて、その作用を説明したが、続いてセンサ側回路およびコントローラ側回路の他の好ましい例について説明する。
【００７２】
図７はセンサ側回路の他の好ましい例を示したものである。この回路は図４に示した回路の基本型であるということができる。そして、図４の各部に相当する各部は同一符号で示しており、したがって、その詳細な説明は適宜省略する。この図７に示した回路構成においては、第１の比較回路を、コンパレータＯＰ14のみで構成しており、また第２の比較回路を、コンパレータＯＰ15のみで構成している。
【００７３】
また、第１の比較回路を構成するコンパレータＯＰ14の反転入力端子が第１の基準電位点Ｖref1（＋１０Ｖ）に接続されており、このコンパレータＯＰ14の反転入力端子と非反転入力端子との間には、電圧リミッタとして機能するダイオードが順方向に接続されている。一方、第２の比較回路を構成するコンパレータＯＰ15の反転入力端子が第２の基準電位点Ｖref2（−１０Ｖ）に接続されており、このコンパレータＯＰ15の反転入力端子と非反転入力端子との間には、同様に電圧リミッタとして機能するダイオードが順方向に接続されている。そして、積分回路を構成するオペアンプＯＰ11の出力端子、すなわちＡ点はそれぞれ抵抗を介して、各コンパレータＯＰ14，ＯＰ15の非反転入力端子に接続されている。
【００７４】
この構成によると、図４に示した構成に比較して第１と第２の比較回路の構成を簡素化することができ、この図７に示す構成においても実用上において十分に利用することができる。換言すれば、図４に示した構成においては、第１と第２の比較回路をそれぞれ２段のコンパレータで構成しており、これによると、より安定したコンパレータの機能を発揮することができる。
【００７５】
一方、図７に示した構成においては、初期状態設定手段を構成するｐｎｐ型トランジスタＱ12に代えて、ＰチャンネルＦＥＴＱ12が用いられている。そして、このＦＥＴＱ12のゲートに接続されたコンデンサＣ11は、抵抗Ｒ14またはＲ17と共に時定数回路を構成すると共に、ＦＥＴＱ12のゲート電圧を保持する役割も果たしている。
【００７６】
次に図８は、センサ側回路のさらに他の好ましい例を示したものである。なお、図８においては図４に示した回路構成における各部に相当する部分を同一符号で示しており、したがって、その詳細な説明は適宜省略する。この図８に示した回路構成においては、第１の比較回路を、コンパレータＯＰ12と、ｐｎｐ型トランジスタをダーリントン接続したスイッチ回路５１の２段で構成している。また、第２の比較回路においても同様に、コンパレータＯＰ13と、ｐｎｐ型トランジスタをダーリントン接続したスイッチ回路５２の２段で構成している。
【００７７】
さらに、フォトカプラを構成する各発光ダイオードＤ11，Ｄ12のアノードは、スイッチ回路５１，５２を構成する各トランジスタの共通接続コレクタに、抵抗Ｒ14およびＲ17を介してそれぞれ接続されている。また、各発光ダイオードＤ11，Ｄ12のカソードは、それぞれ動作電源Ｖssに接続されている。
【００７８】
また、初期状態設定手段を構成するスイッチング素子Ｑ12として、ＮチャンネルＦＥＴが用いられている。そして、この実施の形態においてはＮチャンネルＦＥＴＱ12のゲートと直列にコンデンサＣ15が接続されており、このコンデンサＣ15は抵抗Ｒ14またはＲ17と共に時定数回路を構成している。そして、前記コンデンサＣ15に電荷がチャージされることにより、電池としての役割を果たし、ＦＥＴＱ12のゲート電圧を保持するように作用する。
【００７９】
前記した図７および図８に示すセンサ側回路の構成を利用した場合においても、すでに説明した図５に示したタイミングチャートと同様の作用を得ることができる。したがって、コントローラ側においては、図６に示した回路構成をそのまま利用することができる。
【００８０】
ところで、以上説明した図４、図７および図８に示すセンサ側の回路構成は、共にフォトカプラを構成する一対の発光ダイオードＤ11，Ｄ12に対して、独立して点灯制御信号（図５に示す出力Ｏ1 ，Ｏ2 に相当）を送出するように作用するが、この場合においてはセンサ側回路とコントローラ側とを結ぶ発光ダイオードＤ11，Ｄ12への信号供給線が少なくとも４本必要になる。また、必然的に２つのフォトカプラを利用することになる。
【００８１】
そこで、図９は１つのフォトカプラを用いて、フォトカプラに対する信号供給線の数を少なくすることがきるセンサ側の回路構成を示している。なお、図９においては図８に示した回路構成における各部に相当する部分を同一符号で示しており、したがって、その詳細な説明は適宜省略する。この図９に示した回路構成においては、第１の比較回路を構成するコンパレータＯＰ12の出力が、ＲＳフリップフロップ５５の反転セット端子に供給されるように構成されている。また、第２の比較回路を構成するコンパレータＯＰ13の出力は、前記ＲＳフリップフロップ５５の反転リセット端子に供給されるように構成されている。そして、フリップフロップ５５のＱ端子にフォトカプラを構成する１つの発光ダイオードＤ21が接続されている。
【００８２】
この図９に示した構成によると、図５に示す出力Ｏ1 の立下がりのタイミングによって、発光ダイオードＤ21が消灯され、また、出力Ｏ2 の立下がりのタイミングによって、発光ダイオードＤ21が点灯される。すなわち、前記した“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”に相当する期間において、発光ダイオードＤ21が消灯される。
【００８３】
一方、図９において、コンパレータＯＰ12の出力端子より、その比較出力が抵抗Ｒ21を介してインバータ５４の入力に供給されるように構成されている。前記インバータ５４の入力端子とアース間にはコンデンサＣ11が挿入されており、したがってインバータ５４は、抵抗Ｒ21とコンデンサＣ11とによる時定数回路を介してスイッチ動作がなされる。前記インバータ５４の出力端は、ＲＳフリップフロップ５６の反転セット端子に接続されている。また、ＲＳフリップフロップ５６の反転リセット端子には、コンパレータＯＰ13の比較出力が抵抗を介して供給されるように構成されている。
【００８４】
前記ＲＳフリップフロップ５６は、コンパレータＯＰ12の比較出力に基づいてセット状態とされ、また、コンパレータＯＰ13の比較出力に基づいてリセット状態とされる。フリップフロップ５６の反転Ｑ端子より得られるセット・リセット出力は、コンデンサＣ15を介してＮチャンネルＦＥＴＱ12のゲートに供給されるように構成されており、これによりＦＥＴＱ12はオンまたはオフ動作され、積分回路３１を構成するセンサキャパシタＣｓへの充電動作および初期設定動作がなされるように作用する。
【００８５】
図９に示した構成によると、前記したように１つの発光ダイオードＤ21により前記“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”の情報をコントローラ側に伝達することができる。したがって、これを受けるコントローラ側においては、図６に示すＲＳフリップフロップ３５を省略することができ、前記した第１および第２のフリップフロップ３６，３７に対して１つのフォトカプラを経由した伝達信号を供給することができる。
【００８６】
次に説明する図１０は、コントローラ側回路の他の好ましい例を示している。この構成においては、図６に基づいて説明したコントローラ回路をより単純化したものである。なお、図１０においては図６に示した回路構成における各部に相当する部分を同一符号で示しており、したがって、その詳細な説明は適宜省略する。
【００８７】
この図１０に示すコントローラ側回路においては、水晶発振器３８より供給される２００ＭＨｚのクロック信号は、１つのＪＫフリップフロップ３６におけるＪ端子およびＫ端子に供給される。このＪＫフリップフロップ３６はＴ型フリップフロップとして機能しており、フリップフロップ３５からの立上がり信号を受けた場合において、フリップフロップ３６のＱ端子より、発振器３８からのクロック信号が２分周した状態で出力される。
【００８８】
そして、フリップフロップ３６のＱ端子から出力されるパルス信号はカウンタ４０に供給され、当該カウンタ４０におけるカウント値は、１チップマイコン４２におけるＩ／Ｏポート４３に入力され、マイコン４２内において入力数が判定される。このマイコン４２内には１６ｂｉｔのカウンタが内蔵されており、カウント値の下位ビットはカウンタ４０により、上位ビットは内蔵のカウンタによりカウントする構成になっている。
【００８９】
前記した図１０に示す回路構成によると、図６に示した回路構成に比較して簡素化することができる。なお、この構成によると、同じ測定分解能を得ようとすると、図６に示した回路構成に比較して２倍の周波数のクロック信号が必要になり、より高速な素子を用いる必要があるが、実用上においては図１０に示す回路構成においても十分に機能させることができる。
【００９０】
ところで、図６および図１０に示したコントロール回路では、Ｔ型フリップフロップとして機能するＪＫフリップフロップ３６においては、前記Ｏ1 の立下がりのタイミングから、前記Ｏ2 の立下がりに至る期間において、水晶発振器３８からもたらされるクロック信号を、クロックカウンタ４０に送り出すように作用するが、前記Ｏ1 の立下がりのタイミングと、水晶発振器３８からもたらされるクロック信号の立下がりタイミングとは、必ずしも同期はとれていない。
【００９１】
したがって、実際には図１１に示したように、前記Ｏ1 の立下がりのタイミングｔ１以降において、水晶発振器３８からもたらされるクロック信号が初めて立下がった時点ｔ２より、クロックカウンタ４０はカウントアップを開始することになる。したがって、そのｔ１からｔ２の間はクロックカウンタ４０は実質的に機能せず、分解能を低下させる要因になる。同様にクロック信号が立下がった時点ｔ３から前記Ｏ2 の立下がりのタイミングｔ４の間は、クロックカウンタ４０は実質的に機能せず、分解能を低下させる要因になる。
【００９２】
図６および図１０に示したコントロール回路において、この要因によって決まる誤差δは、以下の数式１によって表される。
【００９３】
【数１】
0004849723.tif 000002
【００９４】
ここで、ｆは等価クロックアップ周波数であり、図６の例においても図１０の例においても２００ＭＨｚである。前記数式１に、ｆ＝２００ＭＨｚ、Ｒ＝３０ＭΩ、Ｃｓ＝１０ｐＦ、Ｖref1＝＋１０Ｖ、Ｖref2＝−１０Ｖを代入すると、δ＝１／６００００となり、高い測定精度が得られることが判る。したがって、図６および図１０に示したコントロール回路は、実用上において十分に利用することができるが、測定精度を向上させようとすると必然的に高いクロック周波数が必要になる。高いクロック周波数を得ることができる水晶発振器は一般に温度安定性が悪く、消費電力が大きく、高価である。
【００９５】
図１２は、コントロール回路のさらに他の好ましい例を示している。この構成によると、図６および図１０に示したコントロール回路よりも、低いクロック周波数で高い測定精度を得ることが期待できる。なお、図１２においては、図６に示した回路構成における。各部に相当する部分を同一符号で示している。
図１２に示す構成では、図１３に示すように、前記Ｏ1 の立下がりのタイミングｔ１′から前記クロック信号の立下がりのタイミングｔ２′までの第１時間Ｔ１′および前記前記Ｏ2 の立下がりのタイミングｔ３′から前記クロック信号の立下がりのタイミングｔ４′までの第２時間Ｔ２′を、それぞれアナログ的に計測してクロックカウンタにより得られるカウントアップ値を補正する機能を備えている。
【００９６】
図１２に示す構成においては、フォトカプラにおける一対のフォトトランジスタＰＴ1 ，ＰＴ2 から得られる前記Ｏ1 およびＯ2 に対応する各出力が、それぞれ立下がりエッジ検出回路６２および６３を介してＲＳフリップフロップ６０および６１のセット端子Ｓに入力されるように構成されている。また水晶発振器２８より、１２．８ＭＨｚのクロック信号が立下がりエッジ検出回路６４を介してＲＳフリップフロップ６０および６１のリセット端子Ｒに入力されるように構成されている。
【００９７】
立下がりエッジ検出回路６２，６３および６４は、入力信号の立下がりエッジを検出し、エッジ検出回路を構成する抵抗とコンデンサの時定数によって決まる短パルス幅（この例では６ｎｓｅｃ）の“Ｌｏｗ”パルスを発生させるように機能する。すなわち、ＲＳフリップフロップ６０は、前記第１時間Ｔ１′においてのみＱ出力端子から“Ｈｉ”が出力され、同様にＲＳフリップフロップ６１は、前記第２時間Ｔ２′においてのみＱ出力端子から“Ｈｉ”が出力されるように動作する。
【００９８】
そして、第１のフリップフロップ６０におけるＱ端子は、インバータ６５を介してＮＡＮＤゲート６７の一方の入力端子に接続され、また、第２のフリップフロップ６１におけるＱ端子は、同じくインバータ６６を介してＮＡＮＤゲート６７の他方の入力端子に接続されている。したがって、ＮＡＮＤゲート６７の出力（図１２のＤ点）の電位は、図１３に示すように、前記第１時間Ｔ１′および前記第２時間Ｔ２′においてのみ“Ｈｉ”となる。
【００９９】
さらに、ＮＡＮＤゲート６７とアース間には抵抗Ｒ25、ダイオードＤ25、およびコンデンサＣ25が直列接続接続されており、前記ダイオードＤ25およびコンデンサＣ25の接続点は、オペアンプＯＰ21の非反転入力端子に接続されている。したがって前記ゲート６７が開いた場合においては、抵抗Ｒ25を介してコンデンサＣ25に対する充電動作がなされる。この時の時定数は抵抗Ｒ25とコンデンサＣ25との値によって決定される。
【０１００】
一方、前記オペアンプＯＰ21は、電圧フォロアを構成しておりインピーダンス変換器として機能する。すなわち、前記コンデンサＣ25に充電された電圧値は、オペアンプＯＰ21の出力端に移され、この電圧値はマイコン４２内に搭載されたＡ／Ｄコンバータ４５によってデジタル変換される。また、前記した第１および第２のフリップフロップ６０，６１のＱ出力端子より得られる制御パルスは、前記マイコン４２におけるＩ／Ｏポートによって取り込まれ、さらにＩ／ＯポートからはＦＥＴ６８を介して、前記ダイオードＤ25とコンデンサＣ25の接続点に、リセット信号が加えられるように構成されている。
【０１０１】
さらに、ＲＳフリップフロップ６０，６１のＱ出力端子は、それぞれ立下がりエッジ検出回路６９および７０を介してＲＳフリップフロップ３５のセット端子Ｓおよびリセット端子Ｒに接続されている。立下がりエッジ検出回路６９および７０は、エッジ検出回路６２，６３および６４と同様に、入力信号の立下がりエッジを検出し、エッジ検出回路を構成する抵抗とコンデンサの時定数によって決まるパルス幅（この例では２０ｎｓｅｃ）の“Ｌｏｗ”パルスを発生させるように機能する。立下がりエッジ検出回路６９および７０にはダイオードが付加されているため、エッジ検出回路の入力の“Ｈｉ”時間が極めて短くても立下がりエッジを検出することができる。
【０１０２】
フリップフロップ３５のＱ出力端子からは、カウントアップ動作を行う時間のみ“Ｈｉ”となるゲート制御信号が出力される。このゲート制御信号は、ＮＡＮＤゲート７１の一方入力端子に入力される。また、他方の入力端子には、前述した立下がりエッジ検出回路６４を介して水晶発振器３８が出力したクロック信号が入力されるように構成されている。さらにＮＡＮＤゲート７１の出力は、マインコ４２に内蔵されたクロックカウンタ４０に入力され、ゲートが開いた状態では、クロック数をカウントアップするよう動作する構成になっている。
【０１０３】
前記した構成において、図１３に示すように第１のフリップフロップ６０は、Ｏ1 の立下がりｔ１′によってセットされ、また発振器３８からのクロックの立下がりｔ２′によってリセットされる。したがって、このｔ１′からｔ２′に至る第１時間Ｔ１′において、前記コンデンサＣ25は抵抗Ｒ25を介して充電される。この時に充電された電圧値はオペアンプＯＰ21によってＡ／Ｄコンバータ４５に供給され、デジタル変換される。
【０１０４】
これにより、前記Ｔ１′に対応する値がマイコン４２に取り込まれる。さらにＥＰＲＯＭ４７に記憶されたテーブルに基づき、補間法を用いてＣＰＵ４６で演算を行うことにより、Ｔ１′が求められる。そして、この後にＦＥＴ６８を介してコンデンサＣ25に充電された電荷はリセットされる。
【０１０５】
また、第２のフリップフロップ６１は、図１３に示すように、Ｏ2 の立下がりｔ３′によってセットされ、また発振器３８からのクロックの立下がりｔ４′によってリセットされる。したがって、このｔ３′からｔ４′に至る時間Ｔ２′において、前記コンデンサＣ25は抵抗Ｒ25を介して再び充電される。この時に充電された電圧値はオペアンプＯＰ21によってＡ／Ｄコンバータ４５に供給され、デジタル変換される。これにより、前記Ｔ２′に対応する値がマイコン４２に取り込まれる。さらにＥＰＲＯＭ４７に記憶されたテーブルに基づき、補間法を用いてＣＰＵ４６で演算を行うことにより、Ｔ２′が求められる。
【０１０６】
前記マイコン４２内においては、すでに取得したＴ１′に対応する値からＴ２′に対応する値を減算する操作が実行される。そして、“Ｔ１′−Ｔ２′”に対応する値（負である場合もある）を、クロックカウンタ４０によってカウントアップされた値に加えることにより、図１３に示す“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”に対応する値を演算することができる。
【０１０７】
以上の説明で明らかなように、この図１２に示した回路構成によると、前記した第１時間Ｔ１′および第２時間Ｔ２′をアナログデータで取得し、クロックカウンタによってカウントアップされた値に補正を加える演算処理がなされるため、クロックの周波数が低くても、きわめて高い精度で測定値を求めることが可能になる。
【０１０８】
以上は、真空計として図２に示したように中央固定電極１３のみが具備され、この中央固定電極１３と可動ダイヤフラム電極１２との間に形成される静電容量（センサキャパシタ）Ｃｓを利用して圧力を測定する測定装置について説明したが、図１に示したように中央固定電極１３に加えて外周固定電極１４も備え、この外周固定電極１４と可動ダイヤフラム電極１２との間に形成される静電容量（リファレンスキャパシタ）Ｃｒも利用して、前記したようなデジタル処理により圧力を求めるように構成することもできる。
【０１０９】
このように、センサキャパシタＣｓとリファレンスキャパシタＣｒを併用することにより、真空計におけるセンサキャパシタＣｓの温度依存性を、リファレンスキャパシタＣｒの温度依存性を利用して相殺または低減させることができ、より好ましい測定結果を期待することができる。
【０１１０】
図１４は、センサキャパシタＣｓとリファレンスキャパシタＣｒとを独立に測定することができるセンサ回路の一例を示している。なお、図１４に示した回路構成の主要部、すなわちセンサキャパシタＣｓに基づいて、前記した“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”に対応した時間情報を抽出する点においては、図４に示した回路構成と同一であり、したがって対応する部分を同一符号で示し、その説明は適宜省略する。
【０１１１】
この図１４に示す回路構成においては、積分回路３１の入力点であるＢ点は、ＰチャンネルＦＥＴＱ12のオン動作によって第１の基準電圧Ｖref1（＋１０Ｖ）にプルアップされ、オフ動作によって抵抗Ｒ30を介して第２の基準電圧Ｖref2（−１０Ｖ）にプルダウンされるように作用する。
【０１１２】
また、リファレンスキャパシタＣｒの一端は、センサキャパシタＣｓの一端、すなわちオペアンプＯＰ11の反転入力端子において接続されており、リファレンスキャパシタＣｒの他端、すなわちＣ点にはＰチャンネルＦＥＴＱ25を介して、第１の基準電位点Ｖref1に接続され、第１の基準電圧が印加できるように構成されている。また、前記Ｃ点は抵抗Ｒ31を介して第２の基準電位点Ｖref2に接続され第２の基準電圧が印加できるように構成されている。したがって、前記Ｃ点は、ＦＥＴＱ25のオン動作によって第１の基準電圧（＋１０Ｖ）にプルアップされ、オフ動作によって抵抗Ｒ31を介して第２の基準電圧（−１０Ｖ）にプルダウンされるように作用する。
【０１１３】
そして、前記ＦＥＴＱ25はＲＳフリップフロップ８１によってオン・オフ駆動され、また、ＦＥＴＱ12はＲＳフリップフロップ８２によってオン・オフ駆動されるように構成されている。前者のフリップフロップ８１の反転セット端子には、第２比較回路を構成するコンパレータＯＰ15におけるプルアップ抵抗Ｒ16からの信号が、インバータ８３を介して供給されるように構成されており、また、後者のフリップフロップ８２の反転セット端子には、同じくコンパレータＯＰ15におけるプルアップ抵抗Ｒ16からの信号が、抵抗Ｒ32およびコンデンサＣ30よりなる時定数回路（遅延回路）を介して供給されるように構成されている。
【０１１４】
さらに、前者のフリップフロップ８１の反転リセット端子には、第１比較回路を構成するオペアンプＯＰ12の出力信号が供給されるように構成されており、また、後者のフリップフロップ８２の反転リセット端子には、同じくオペアンプＯＰ12における出力信号が、抵抗Ｒ33およびコンデンサＣ31よりなる時定数回路（遅延回路）を介して供給されるように構成されている。
【０１１５】
図１５は前記した構成のセンサ側回路が駆動された場合の各部の信号波形を示している。ここで、積分回路を構成するセンサキャパシタＣｓへの充電動作により、前記した“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”に対応する時間情報を得ることは、図５に示した場合と同一である。すなわち、ＦＥＴＱ12のオン動作によってＢ点は、ａに示すタイミングにおいて立上がり、これにより、Ａ点はリニアに−１０Ｖに向かって降下する。この時、ＦＥＴＱ25はオンになされており、したがってＣ点にはＶref1（＋１０Ｖ）が印加されている。したがって、この時、リファレンスキャパシタＣｒには、Ｃ点が正（＋）となるように電荷が充電されている。
【０１１６】
そして、図１５に示すｄ点に至った場合においてＦＥＴＱ12はオフ制御され、これにより、Ｂ点は第２の基準電圧Ｖref2にプルダウンされる。これにより、センサキャパシタＣｓは放電を開始するが、前記Ａ点が第２の基準電圧Ｖref2（−１０Ｖ）をクロスした時点ｅから、わずかに遅れたｊ点において、ＦＥＴＱ25がオフ制御される。したがってＣ点には第２の基準電圧Ｖref2（−１０Ｖ）が印加される。
【０１１７】
前記ＦＥＴＱ12はオフ制御される直前においては、前記リファレンスキャパシタＣｒには、すでにＣ点が正（＋）となるように第１の基準電圧Ｖref1によって充電されており、その充電電圧は＋１０Ｖとなっている。一方、前記したようにＦＥＴＱ12がオフ制御された場合においては、Ｃ点に第２の基準電圧Ｖref2（−１０Ｖ）が印加されるため、リファレンスキャパシタＣｒには瞬間的に逆極性の電荷が充電される。このためにＡ点とＣ点間におけるセンサキャパシタＣｓとリファレンスキャパシタＣｒとの直列回路において電荷が瞬時に移動し、これに基づく電流がＣ点を介して瞬間的にＶref2（−１０Ｖ）に向かって流れる。
【０１１８】
要するに、リファレンスキャパシタＣｒが逆極性に充電されるに必要な電荷量が、センサキャパシタＣｓに充電されている電荷量からが引き抜かれることになり、Ａ点の電位は図１４のｊ点に示すように、瞬時にして＋１０Ｖ側にシフトされる。続いて、Ｂ点はＶref2（−１０Ｖ）にプルダウンされているため、センサキャパシタＣｓは抵抗Ｒ11を介して−１０Ｖ方向に充電される。これによりＡ点はリニアに＋１０Ｖに向かって上昇する。
【０１１９】
そして、Ａ点の電位が＋１０Ｖをクロスする瞬間ｋにおいて、第１の比較回路を構成するオペアンプＯＰ12およびコンパレータＯＰ14が反転し、前記Ｏ1 が“Ｈｉ”出力となる。ここで、前記したｅからｋに至る時間は、センサキャパシタＣｓとリファレンスキャパシタＣｒとの差に対応したものとなり、これは“Ｒ（Ｃｓ−Ｃｒ）×（Ｖref1−Ｖref2）／Ｖref1”として表すことができる。
【０１２０】
一方、Ａ点の電位が＋１０Ｖをクロスしてから、わずかに遅れた時点であるｍ点において、ＦＥＴＱ12がオン動作される。これにより、リファレンスキャパシタＣｒには、第１の基準電圧Ｖref1（＋１０Ｖ）が印加され、Ｃ点が正（＋）となる充電動作が瞬時に行われる。したがって、図１５に示すようにＡ点は瞬時に−１０Ｖ方向にシフトされる。このために、第１の比較回路を構成するオペアンプＯＰ12およびコンパレータＯＰ14が再び反転し、前記Ｏ1 が“Ｌｏｗ”となる。
【０１２１】
前記センサキャパシタＣｓは、抵抗Ｒ11を介して、引き続き第２の基準電圧Ｖref2（−１０Ｖ）に充電されるため、Ａ点はリニアに＋１０Ｖ方向に上昇する。これにより、センサキャパシタＣｓは初期状態になされ、再び前記した動作が繰り返される。
【０１２２】
図１６は、図１４に示したセンサ側回路によってもたらされる信号Ｏ1 およびＯ2 を受けて、前記“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”および“Ｒ（Ｃｓ−Ｃｒ）×（Ｖref1−Ｖref2）／Ｖref1”の情報から、圧力を求めるコニトローラ側の回路構成を示している。なお、図１６に示した回路構成の主要部は、基本的には図６に示した回路構成と同じであり、したがって対応する部分を同一符号で示しており、その説明は適宜省略する。
【０１２３】
この図１６に示す回路構成においては、フォトカプラにおけるフォトトランジスタＰＴ1 の出力は、インバータ９０を介してＲＳフリップフロップとして機能するＪＫフリップフロップ９２の反転クリア端子に供給される。また、フォトカプラにおけるフォトトランジスタＰＴ2 の出力は、インバータ９１を介して前記フリップフロップ９２のクロック入力端子に供給される。すなわち、このフリップフロップ９２は、図１５に示す信号Ｏ2 の立上がりによってセットされ、信号Ｏ1 の立上がりによってリセットされるように作用する。
【０１２４】
したがって、フリップフロップ９２においては、前記した“Ｒ（Ｃｓ−Ｃｒ）×（Ｖref1−Ｖref2）／Ｖref1”に対応した時間情報を生成することができる。一方、フリップフロップ３５は図６に基づいて説明したように、前記信号Ｏ1 の立下がりによってセットされ、信号Ｏ2 の立下がりによってリセットされる動作がなされ、これにより、“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”に対応する時間情報を生成している。
【０１２５】
一方、図１６に示す実施の形態においては、フリップフロップ３５の反転Ｑ端子の出力と、フリップフロップ９２の反転Ｑ端子の出力が、ＮＡＮＤゲート９３に供給されるように構成されている。ここで、前記２つのフリップフロップ３５，９２の出力は反転出力となっており、かつこれらが互いにＮＡＮＤゲート９３に加わるので、ＮＡＮＤゲート９３は実質的にＯＲゲートとして機能する。
【０１２６】
そして、ゲート９３からもたらされる前記時間情報“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”および“Ｒ（Ｃｓ−Ｃｒ）×（Ｖref1−Ｖref2）／Ｖref1”は、フリップフロップ３６，３７に供給され、図６に基づいて説明したように、クロック発振器３８からのクロック信号を第１および第２のカウンタ４０，４１に与えるゲート制御手段として利用される。
【０１２７】
ここで、図１６に示すように前記フリップフロップ３５のＱ端子の出力と、フリップフロップ９２のＱ端子の出力がマイコン４２内に取り込まれており、これによりマイコン４２内においては、前記時間情報“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”および“Ｒ（Ｃｓ−Ｃｒ）×（Ｖref1−Ｖref2）／Ｖref1”の到来タイミングを把握するようになされている。
【０１２８】
したがって、前記時間情報“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”に対応したカウントアップ値をマイコン４２におけるＩ／Ｏポート４３に入力し、マイコン４２内において入力数を判定した後、カウンタ４０，４１はクリアされる。続いて、前記時間情報“Ｒ（Ｃｓ−Ｃｒ）×（Ｖref1−Ｖref2）／Ｖref1”に対応したカウントアップ値をマイコン４２におけるＩ／Ｏポート４３に入力し、マイコン４２内において入力数を判定した後、カウンタ４０，４１はクリアされる。
【０１２９】
一方、前記マイコン４２においては、前記“ＲＣｓ（Ｖref1−Ｖref2）／Ｖref1”および“Ｒ（Ｃｓ−Ｃｒ）×（Ｖref1−Ｖref2）／Ｖref1”に対応するそれぞれのカウントアップ値を利用して被測定圧力を演算する。この場合、被測定圧力は“Ｃｓ”と“Ｃｒ”の比として求めることができる。そして、真空センサにおいて取得される“Ｃｓ”と“Ｃｒ”は、ほぼ同一の温度依存性を有しており、したがって、前記した２つの値の比（割り算）を求めることで、前記した温度依存性を相殺または低減させた状態の測定結果を得ることができる。
【０１３０】
【発明の効果】
以上の説明で明らかなように、本発明にかかる圧力測定装置によると、圧力センサにおける静電容量を時間情報に置き換える手段、並びに前記時間情報に基づいて被測定圧力を演算する手段において、その主要な操作をすべてデジタル処理によって実行することができるので、従来の圧力測定装置に比較すると、外来ノイズ等の影響を極端に低減させることができ、測定精度を遥かに向上させることが可能となる。
【０１３１】
加えて、真空計により得られる静電容量と被測定圧力のノンリニアな関係を、テーブル形式に構築された補正値を利用して精度よく補正することが可能であり、相乗的に測定精度を向上させることに寄与できる。さらに、圧力センサにおける静電容量を時間情報に置き換える手段、並びに前記時間情報に基づいて被測定圧力を演算する手段は高速度で反復繰り返して駆動することができるので、測定結果の応答レスポンスも向上させることができると共に、これらの回路構成は１チップマイコンを含む汎用の集積回路により構成することができるので、部品点数の低減および装置の小型化を図ることも可能となる。
【図面の簡単な説明】
【図１】従来において主に使用されている真空計の構成を示した模式図である。
【図２】本発明において好適に使用し得る真空計の構成を示した模式図である。
【図３】従来の圧力測定装置の回路構成の一例を示した結線図である。
【図４】本発明にかかる圧力測定装置におけるセンサ回路の第１の例を示した結線図である。
【図５】図４に示す回路構成によってなされる駆動動作を説明するタイミングチャートである。
【図６】図４に示すセンサ回路からの信号を受けて、被測定圧力を演算するコントローラ側回路の第１の例を示した結線図である。
【図７】センサ回路の第２の例を示した結線図である。
【図８】同じく第３の例を示した結線図である。
【図９】同じく第４の例を示した結線図である。
【図１０】コントローラ側回路の第２の例を示した結線図である。
【図１１】図６および図１０に示す回路構成によってなされる駆動動作を説明するタイミングチャートである。
【図１２】コントローラ側回路の第３の例を示した結線図である。
【図１３】図１３に示すコントローラ側回路における作用を説明するタイミングチャートである。
【図１４】図１に示す真空計を利用した場合の本発明にかかる圧力測定装置におけるセンサ回路の例を示した結線図である。
【図１５】図１３に示す回路構成によってなされる駆動動作を説明するタイミングチャートである。
【図１６】図１４に示すセンサ回路からの信号を受けて、被測定圧力を演算するコントローラ側回路の例を示した結線図である。
【符号の説明】
１，２            真空センサ
１１              気密容器
１２              可動ダイヤフラム電極
１３              中央固定電極
１４              外周固定電極
３１              積分回路
３６，３７        フリップフロップ（ゲート手段）
３８              水晶発振器（基準クロック発生手段）
４０，４１        クロックカウンタ
４２              マイコン
４３              Ｉ／Ｏポート
４４              温度補償用ＩＣ
４５              Ａ／Ｄコンバータ
４６              ＣＰＵ
４７              ＥＰＲＯＭ
４８              液晶ディスプレイ
Ｃｓ              センサキャパシタ
Ｃｒ              リファレンスキャパシタ
Ｄ11，Ｄ12，Ｄ21  発光ダイオード（フォトカプラ）
ＯＰ11            オペアンプ
ＯＰ12，ＯＰ13    オペアンプ
ＯＰ14，ＯＰ15    コンパレータ
ＰＴ1 ，ＰＴ2     フォトトランジスタ（フォトカプラ）
Ｑ11，Ｑ12        トランジスタ（初期状態設定手段）
Ｒ11              積分用抵抗
Ｓ                気密空間
【図１】
0004849723.tif 000003
【図２】
0004849723.tif 000004
【図３】
0004849723.tif 000005
【図４】
0004849723.tif 000006
【図５】
0004849723.tif 000007
【図６】
0004849723.tif 000008
【図７】
0004849723.tif 000009
【図８】
0004849723.tif 000010
【図９】
0004849723.tif 000011
【図１０】
0004849723.tif 000012
【図１１】
0004849723.tif 000013
【図１２】
0004849723.tif 000014
【図１３】
0004849723.tif 000015
【図１４】
0004849723.tif 000016
【図１５】
0004849723.tif 000017
【図１６】
0004849723.tif 000018