(57)【特許請求の範囲】
【請求項１】
ｎが２以上として、符号周期のｎ倍の周期を有し、レベルの一方が符号周期の１／２を占め、他のレベルが符号周期の（ｎ−１）倍と１／２を占めるｎ次の狭パルスクロックを生成する狭パルスクロック生成器と、
バイナリデータと前記狭パルスクロックとに応答して電気信号を生成する変調器ドライバと、
前記電気信号に応答して、変調された光キャリアが、ｎ個の符号毎に振幅がゼロになるＰＲＺ（ｎ）形式になるように光キャリアを変調する光変調器
とを具備する
疑似リターントゥゼロ変調器。
【請求項２】
請求項１に記載の疑似リターントゥゼロ変調器であって、
前記狭パルスクロックが前記レベルの一方に設定されたことに応答して前記光キャリアが強制的にゼロになるように、前記変調器ドライバが前記電気信号を生成する
疑似リターントゥゼロ変調器。
【請求項３】
請求項１に記載の疑似リターントゥゼロ変調器であって、
前記光変調器の駆動に使用される前記電気信号が、２つの電気信号である
疑似リターントゥゼロ変調器。
【請求項４】
請求項１の疑似リターントゥゼロ変調器であって、
前記光変調器の駆動に使用される前記電気信号が、１つの電気信号である
疑似リターントゥゼロ変調器。
【請求項５】
請求項１乃至４のいずれかに記載の疑似リターントゥゼロ変調器であって、
前記変調された光キャリアが、ＰＲＺ−ＱＰＳＫ形式である
疑似リターントゥゼロ変調器。
【請求項６】
請求項１乃至４のいずれかに記載の疑似リターントゥゼロ変調器であって、
前記変調された光キャリアが、ＰＲＺ−ＤＰ−ＱＰＳＫ形式である
疑似リターントゥゼロ変調器。
【請求項７】
請求項１乃至４のいずれかに記載の疑似リターントゥゼロ変調器であって、
前記変調された光キャリアが、ＰＲＺ−ＯＯＫ形式である
疑似リターントゥゼロ変調器。
【請求項８】
請求項１乃至４のいずれかに記載の疑似リターントゥゼロ変調器であって、
前記変調された光キャリアが、ＰＲＺ−ＢＰＳＫ形式である
疑似リターントゥゼロ変調器。
【請求項９】
請求項４に記載の疑似リターントゥゼロ変調器であって、
更に位相変調器を備え、
前記変調された光キャリアが、ＰＲＺ−ＱＰＳＫ形式であり、
前記位相変調器は、ｘを２以上として、前記変調された光キャリアからＰＲＺ−ｘＰＳＫ形式で変調された合成光キャリアを生成する
疑似リターントゥゼロ変調器。
【請求項１０】
請求項１乃至４のいずれかに記載の疑似リターントゥゼロ変調器であって、
前記変調された光キャリアが、ＰＲＺ−ｘＱＡＭ形式である
疑似リターントゥゼロ変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全体としては光通信技術に関し、特に、疑似リターントゥゼロ変調方式に関する。
【背景技術】
【０００２】
リターントゥゼロ（ＲＺ）及び非リターントゥゼロ（ＮＲＺ）は、オンオフキーイング（ＯＯＫ）のために行われる場合に変調の名目として広く使用される。光通信向けのＯＯＫの場合、信号は光キャリアによって伝送され、符号化は、次のようにして行われる：
（ａ）符号化されたビットが“１”のときには、該符号周期の間、光が出射される。
（ｂ）符号化されたビットが“０”のときには、該符号周期の間、光が出射されない。
【０００３】
しかしながら、連続する同一のビットが現れる場合、ＲＺ及びＮＲＺ実装が広く用いられる：
（ａ）連続する符号化された“１”ビットの間で、一時的に光が遮断される（光が出射されない）。これが、ＲＺである。
（ｂ）連続する符号化された“１”ビットの間で、光が遮断されない。これが、ＮＲＺである。
ＲＺ変調を行うための装置は、例えば、特開平０９−２３０２９０号公報及び特開２００４−１８０３４３号公報に開示されている。
【０００４】
加えて、ＲＺ及びＮＲＺは、二位相偏移変調（ＢＰＳＫ），ＱＰＳＫ（直角位相偏移変調）、２ＡＳＫ−４ＰＳＫや直角位相振幅変調（ＱＡＭ）等のような振幅変調と位相変調の組み合わせと共に用いられ得る。更に、ＲＺが上記の変調形式と共に用いられる場合には、振幅が連続する符号の間で強制的にゼロに設定される。同様に、ＮＲＺが上記の変調形式と共に用いられる場合には、振幅が連続する符号の間で強制的にゼロに設定されるわけではない。その値は上記の変調形式の信号空間マップに従って決定される。この観点からは、違いがデータ符号化のみにあり光信号は同一であるから、差動位相偏移変調（ＤＰＳＫ）とＰＳＫとの間で区別は無いことに留意されたい。ＲＺ−ＤＰＳＫ変調を実施する装置は、例えば、特開２００３−６０５８０号公報及び特開２００７−５１２７４８号公報に開示されている。
【０００５】
伝送線や条件に依存して、ＲＺ又はＮＲＺのいずれを行うかを決定してもよい。一面では、ＲＺは、受信機の感度を良好にし、偏波モード分散（ＰＭＤ）障害への耐性が良好で、符号間の光振幅リップルの効果を低減することが知られている。他方、ＮＲＺ信号は、狭い光スペクトルをもち、よって、フィルター効果に対する耐性が良好で、又は、波長分散（ＣＤ）に対する耐性が良好である。
【０００６】
ｎ次の疑似リターントゥゼロ（ＰＲＺ（ｎ））は変調方式として導入されており、ここでは、光波信号の振幅がｎ個の符号毎に強制的にゼロに設定され、他の場合にはゼロに設定されない。Le Taillandier de Gabory et al.
(ECOC 2009, paper 3.4.4)によると、ＰＲＺは、偏波多重信号の偏波間スキューを監視可能にし、また、多重偏波を弁別することを可能にする。また、Le Taillandier de Gabory et al.
(IEICE Society Conference 2009, paper B-10-85)によると、ＰＲＺは、一次の偏波モード分散（ＰＭＤ）に対する光偏波分離の耐性を向上することを可能にする。
【０００７】
ＰＲＺ（ｎ）の定義によると、ＰＲＺ（１）は、ＲＺと認識することができ、ＰＲＺ（∞）はＮＲＺと認識することができる。したがって、本願発明の技術的範囲においては、ＰＲＺ（ｎ）をｎが有限で２以上である場合に限定する。
【０００８】
ＰＲＺ（ｎ）形式では、もし、符号振幅がゼロであるかゼロを横切らなければ、振幅がｎ個の符号毎に連続する符号の間でゼロに戻り、他の場合にはゼロに戻らない。ＰＲＺ（ｎ）形式は、振幅が強制的にゼロにされ、非常に急峻な傾き（ＲＺと同じ傾き）で緩和されるので、ｎ倍遅いクロック周波数でのＲＺ形式ではない。ＰＲＺ（ｎ）は、ｎ個の符号毎に光振幅にディップ（dip）を生じさせる。逆に、ｎ倍クロック周波数が遅いＲＺ形式は、振幅が強制的にゼロにされるときに傾きがｎ倍遅くなり、符号の中央部が振幅変化の傾きが遅いことに影響されるために、伝送品質の低下を生じさせ得る。したがって、ｎ倍遅いクロックスピードでのＲＺは、ＰＲＺ（ｎ）の代わりにはならない。
【０００９】
ＰＲＺ（ｎ）カービングを生成するために提案されている方法は、ｎ個の同じ符号でできた連続する列の間におけるＰＳＫ変調器の遷移を用いる方法である。この構成は、いくつかの不利益がある。
【００１０】
第１に、追加して設けられる光変調器がＰＲＺディップを書き込む必要がある。更に、追加の変調器は、バイアス点のドリフトを避けるために自動バイアス制御（ＡＢＣ）回路を必要とし、したがって、熱的なドリフトや装置のエージングにより、信号品質の低下が起こる。したがって、そのような手法は、ＰＲＺカービングを行う光送信器のサイズとコストの両方を増加させるであろう。
【００１１】
第２にＰＲＺディップを書き込む追加の光変調器は、光信号に損失を生じさせる。典型的には、挿入損失は６ｄＢのオーダーである。これは、現実に、発信器の光信号−雑音比における損失を生じさせ、したがって、出射された信号の質に影響を及ぼす。出力信号が高出力である光源レーザを用いてこの損失を補償することを望むかもしれない。もしそのようなレーザが利用可能なら、その電力消費は高くなるであろう。
【００１２】
第３に、データを光キャリアに書き込むために用いられる光変調器とＰＲＺディップを書き込むために用いられる光変調器とが、光ファイバによって分離されるであろう。光ファイバの屈折率と長さは温度によって変化するので、上記の両変調器の同時性は、温度ドリフトによって影響されるであろう。したがって、出射された信号の品質には温度変化が生じるであろう。
【００１３】
第４に、偏波多重（ＤＰ）のための集積化変調器は、Optical Iフォーラム（ＯＩＦ）の標準化活動で奨励されているように、コスト面で有効な解決であることは明らかである。しかしながら、ＰＳＫ変調器には強い偏波依存損失（ＰＤＬ）があるので、ＰＲＺディップを書き込むためのＤＰ変調器と共にＰＳＫ変調器を用いる有効な唯一の解決は、ＰＲＺ変調器の前にＰＳＫ変調器を置くことである。そのような構成では、両偏波は、同じ次数で同じＰＲＺカービングを有するであろう。その場合、ＰＲＺディップに基づく偏波識別は、もはや可能ではない。
【００１４】
第５に、ＰＲＺカービングの次数ｎが高い場合、典型的にはｎが８以上である場合、伝送は、低い周波数成分、即ち、ｎ個の同一符号列に起こる一定振幅の長い符号列と、高周波成分、即ち、ディップがｎ個の逆符号の列の間に遷移において発生するディップを書き込むのに用いられるＰＳＫ変調伝送とを含むので、
ＰＲＺ（ｎ）ディップをＰＳＫ変調器で書き込むには、該変調器について広く平坦な帯域特性が必要になる。しかしながら、１００Ｇ  ＰＲＺ−ＤＰ−ＱＰＳＫについては、ボーレートは２５Ｇボーであり、そのような場合、ＰＲＺカービングは、標準のＰＳＫ変調器でｎが８次であるときには出射される信号に劣化を起こし得る。変調器の平坦性や帯域幅により厳しい仕様を要求することは、コストの増大に繋がる。
【００１５】
更に、カルテシアン変調器によって光信号が変調される場合には、符号空間マップにおける出射された光信号の位置を正確に制御するために、高速デジタル−アナログコンバータ（ＤＡＣ）を用いることを考えることがあるかも知れない。このようにしてＰＲＺディップを書き込むためには、変調した符号を符号化し、同時に、符号間の遷移を符号化した信号を生成する必要があるだろう。これは、符号によって少なくとも２つの値が発生される必要があることを意味しており、少なくとも２倍のボーレートで動作するＤＡＣが必要になる。しかしながら、１００Ｇｂ／ｓのＤＰ−ＱＰＳＫ変調形式の場合には、ボーレートは２５Ｇボーになり、従って、出射された符号と信号空間マップでの遷移を同時に制御するためには少なくとも５０Ｇｂ／ｓのＤＡＣが必要になるであろう。これらのデバイスは、この観点では商業的に利用できず、利用できたとしても、高価であり、且つ、大量の電力を消費するであろう。
【００１６】
しかしながら、ＰＲＺカービング装置の簡素性、サイズ、コスト、出射信号パワー、安定性、及び機能性には、向上の余地がある。簡便で、小サイズで、低コストで、低損失で、安定で、且つ、多目的なＰＲＺカービング装置のニーズがある。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開平９−２３０２９０号公報
【特許文献２】特開２００４−１８０３４３号公報
【特許文献３】特開２００３−６０５８０号公報
【特許文献４】特表２００７−５１２７４８号公報
【非特許文献】
【００１８】
【非特許文献１】Le Taillandier de Gabory etal., “Pseudo-Return-to-Zero Modulation Scheme: Application to the Compensationof Intra-Polarization Skew for PolMux Signals”, ECOC 2009, paper 3.4.4.
【非特許文献２】Le Taillandier de Gabory et al.,“DGD Tolerance Enhancement of Optical Polarization Demultiplexing by usingPseudo-Return-to-Zero Modulation Scheme”, IEICE Society Conference 2009, paperB-10-85.
【非特許文献３】Le Taillandier de Gabory etal., “A Method of Accurately Optimizing the Timing of Phase Modulation in WideTemporal Ranges for DQPSK Transmitters”, OFC 2009, paper JWA42.
【非特許文献４】Seimetz et al., “CoherentRZ-8PSK Transmission at 30 Gbit/s over 1200km Employing Homodyne Detection withDigital Carrier Phase Estimation”, ECOC 2007, paper 08.3.4.
【非特許文献５】Zhou et al., “Cascadedtwo-modulus algorithm for blind polarization demultiplexing of 114-Gb/sPDM-8-QAM optical signals”, OFC 2009, paper OWG3.
【非特許文献６】Sano et al., “240-Gb/sPolarization-Multiplexed 64-QAM Modulation and Blind Detection Using PLC-LNHybrid Integrated Modulator and Digital Coherent Receiver”, ECOC 2009, paperPDP 2.2.
【発明の概要】
【００１９】
疑似リターントゥゼロ変調器は、狭パルスクロック生成器と、変調器ドライバと、光学変調器とを備えている。狭パルスクロック生成器は、ｎ次の狭パルスクロックを生成する。ここで、ｎが２以上であり、レベルの一方が符号周期の１／２を占め、他方のレベルが符号周期の（ｎ−１）倍と１／２を占める。変調器ドライバは、バイナリデータと該狭パルスクロックに応答して電気信号を生成する。光学変調器は、該電気信号に応答して光キャリアを変調し、変調された光キャリアがＰＲＺ（ｎ）形式になるようにする。
【図面の簡単な説明】
【００２０】
図１Ａ乃至図１Ｄは、それぞれＯＯＫ、ＢＰＳＫ、ＱＰＳＫ、及び、８ＰＳＫの信号空間マップである。
図２Ａは、ＮＲＺ信号の光波形である。
図２Ｂ乃至図２Ｄは、ＰＲＺ信号の光波形である。
図３は、狭パルスクロックを生成する狭パルスクロック生成器の概略図である。
図４は、図３の装置のタイムチャートの図である。
図５は、光キャリアにＰＲＺディップを書き込み、該光キャリアを変調する変調器を駆動する信号を生成する変調器ドライバの概略図である。
図６は、図５の変調器ドライバのタイムチャートの図である。
図７は、光キャリアにＰＲＺディップを書き込み、該光キャリアを変調する変調器を駆動する信号を生成する他の変調器ドライバの概略図である。
図８は、図７の変調器ドライバのタイムチャートの図である。
図９は、光キャリアにＰＲＺディップを書き込み、該光キャリアを変調する変調器を駆動する信号を生成する他の変調器ドライバの概略図である。
図１０は、図９の変調器ドライバのタイムチャートの図である。
図１１は、本発明による、ＰＲＺ（ｎ）−ＱＰＳＫ変調信号を出射するＱＰＳＫ送信器の例示的な構成の概略図である。
図１２は、本発明による、ＰＲＺ（ｎ）−ＤＰ−ＱＰＳＫ変調信号を出射するＤＰ−ＱＰＳＫ送信器の例示的な構成の概略図である。
図１３は、本発明による、ＰＲＺ（ｎ）−ＯＯＫ変調信号を出射するＯＯＫ送信器の例示的な構成の概略図である。
図１４は、本発明による、ＰＲＺ（ｎ）−ＢＰＳＫ変調信号を出射するＯＯＫ送信器の例示的な構成の概略図である。
図１５は、本発明による、ＰＲＺ（ｎ）カービングがなされた信号を出射する高次変調送信器の例示的な構成の概略図である。
図１６は、本発明による、ＰＲＺ（ｎ）カービングがなされた信号を出射するトランスポンダの例示的な構成の概略図である。
【発明を実施するための形態】
【００２１】
一実施形態では、バイナリデータを受け取り、光変調器に電気信号を供給する変調器ドライバが設けられ、光キャリアが該バイナリデータに従って変調され、且つ、該光キャリアにＰＲＺ（ｎ）カービングがなされる。変調器ドライバは、該供給されたデータとクロック信号に従って電気信号を生成する。電気信号は、光変調器に供給される。該変調器によって変調された該光信号は、バイナリデータの情報を伝送すると共に、且つ、ＰＲＺ（ｎ）に従って光振幅に書き込まれたディップを有している。
【００２２】
一実施形態では、該光変調器は強度変調器であり、変調形式はＯＯＫである。変調器ドライバは、供給されたデータとクロック信号に従って電気信号を生成する。前記電気信号は、ＰＲＺ（ｎ）−ＯＯＫ信号を出射するために強度変調器に供給される。
【００２３】
他の実施形態では、光変調器がＰＳＫ変調器であり、変調形式がＢＰＳＫである。変調器ドライバは、供給されたデータとクロック信号に応じて電気信号を生成する。
前記電気信号は、ＰＲＺ（ｎ）−ＢＰＳＫ信号を出射するためにＰＳＫ変調器に供給される。
【００２４】
更に他の実施形態では、光変調器がＰＳＫ変調器であり、後段に他の位相変調器が設けられている。この変調方式の例は、Le Taillandier de Gabory et al.
(OFC 2009, paper JWA42)に与えられており、直列変調方式でＱＰＳＫ信号を生成するために、ＰＳＫ変調器の後段に位相変調器が設けられている。変調器ドライバは、供給されたデータとクロック信号に応じて電気信号を生成する。電気信号は、ＰＳＫ変調器に供給される。ＰＳＫ変調器は、ＰＲＺ（ｎ）−ＢＰＳＫ形式に従って変調し、最終段の変調器の出力における変調形式はＰＲＺ（ｎ）−ｘＰＳＫである。ここで、ｘは４以上である。
【００２５】
更に他の実施形態では、光変調器がカルテシアン変調器であり、変調形式がＱＰＳＫである（図１１参照）。２つの変調器ドライバが使用される。ＱＰＳＫ変調のために、一つは同相（Ｉ）データを受け取り、もう一つは直交（Ｑ）データを受け取る。両変調器ドライバは、ボーレートで同一クロックを受け取る。Ｉデータを受け取る変調器ドライバは、供給されたデータとクロック信号に応じて電気信号を生成する。電気信号は、カルテシアン変調器のＩアームに対応するネスト型変調器に供給される。同様に、Ｑデータを受け取る変調器ドライバは、供給されたデータとクロック信号に応じて電気信号を生成する。カルテシアン変調器からＰＲＺ（ｎ）−ＱＰＳＫ信号を出射するために、電気信号は、カルテシアン変調器のＱアームに対応するネスト型変調器に供給される。
【００２６】
更に他の実施形態では、光変調器がカルテシアン変調器であり、後段に他の位相変調器が設けられている。この変調方式はSeimetz et al. (ECOC 2007, paper
08.3.4)によって与えられており、ここでは、シリアル変調方式で８ＰＳＫ信号を生成するために、ＱＰＳＫカルテシアン変調器の後段に位相変調器が設けられている。他の例はZhou et al. (OFC 2009, paper OWG3)で与えられており、ここでは、シリアル変調方式で８ＱＡＭ信号を生成するために、カルテシアン変調器の後段に位相変調器が設けられている。２つの変調器ドライバが、カルテシアン変調器のＩデータとＱデータを生成するために用いられる。カルテシアン変調器は、変調器ドライバに供給されたＩ及びＱデータに従って変調され、且つ、ＰＲＺ（ｎ）ディップが書き込まれた信号を生成する。最終段の変調器の出力における変調形式はＰＲＺ（ｎ）−ｘＰＳＫである。更に他の実施形態では、最終段の変調器の出力における変調形式はＰＲＺ（ｎ）−ｘＱＡＭである。
【００２７】
更に他の実施形態では、光変調器が、数個のネスト型カルテシアンＱＰＳＫ変調器におけるｘＱＡＭ変調器である。一つの例が、Sano et al. (ECOC 2009, paper PDP
2.2)に与えられており、このようにして６４ＱＡＭ信号が生成されている。各ネスト型カルテシアン変調器は、２つの変調器ドライバを備えており、一つはＩデータのためのもので、一つはＱデータのためのものである。光波信号は、該変調器によってＰＲＺ（ｎ）−ｘＱＡＭとして変調される。
【００２８】
一実施形態では、光変調器は二重駆動される。変調器ドライバは、二重駆動変調器の正極性入力に対する電気信号と負極性入力に対する信号とを生成する。該変調器から出射される光信号は、光振幅にＰＲＺ（ｎ）ディップが書き込まれている。
【００２９】
代替的な実施形態では、光変調器が一重駆動される。変調器ドライバは、該変調器に供給すべき一重電気信号を生成する。該変調器の後の光信号は、ＰＲＺ（ｎ）ディップが光振幅に書き込まれている。
【００３０】
一の実施形態では、変調器ドライバは、光変調器から出射された光信号が、変調器ドライバに供給されたデータに従って変調され、ｎ個のシンボル毎に光振幅が強制的にゼロにされるように電気信号を生成し、その結果、ＰＲＺ（ｎ）ディップを書き込む。
【００３１】
代替的な実施形態では、変調器ドライバは、光変調器によって出射された光信号が変調器ドライバに供給されたデータに従って変調され、ｎ個の符号毎に光振幅が零点を通過するように電気信号を生成し、その結果、ＰＲＺ（ｎ）ディップを書き込む。
【００３２】
以下では、本発明の実施形態が添付図面を参照して詳細に説明される。
【００３３】
図１Ａ乃至図１Ｄは、異なる変調形式についての信号空間マップである。図１Ａは、ＯＯＫの信号空間マップであり、番号１００がＯＯＫの“０”符号、番号１０１が“１”符号を示している。
【００３４】
図１Ｂは、ＢＰＳＫの信号空間マップであり、番号１１０は光振幅がゼロになる零点を示しており、番号１１１が“１”符号を示しており、番号１１２が“０”符号を示している。マッハ−ツェンダー変調器で生成された場合、“１”符号１１１から“０”符号１１２への遷移はゼロを通過する。したがって、“１”符号１１１と“０”符号１１２は、同一の光振幅を有しているが、データの反転は、零点１１０の通過をもたらす。
【００３５】
図１Ｃは、ＱＰＳＫの信号空間マップであり、番号１３０が零点を示しており、番号１３１、１３２、１３３、１３４が４つの異なる位相を示しており、２つのバイナリビットを一の符号に符号化している。全符号が同一の光振幅を有している。しかしながら、符号間の遷移は、３つの異なる振幅レベルを誘起し得る。即ち、信号空間マップが２つのネスト型ＱＰＳＫ変調器からなるカルテシアン変調器で生成される場合、２つの符号間の遷移は次のようになる：２つの符号間で位相が一定の場合、光振幅は、遷移において一定のままである。位相がπラジアンだけ変化する場合、信号は零点１３０を通過し、これは、符号間の遷移に零振幅を生じさせる。符号間の位相がπ／２ラジアンだけ変化する場合、振幅は、中間的な振幅状態になり、符号中心における振幅から低減する一方で、なおゼロよりは高い。
【００３６】
図１Ｄは、８ＰＳＫ変調の信号空間マップであり、番号１４０が零点、番号１４１乃至１４８が、各符号に３バイナリビットのデータを符号化する８つの位相を示している。
【００３７】
図２Ａ乃至図２Ｄは、１４符号周期における光振幅を示す光波形である。図表２１０は、５５ＧＢ／ｓ  ＮＲＺ−ＱＰＳＫ信号の光波形の測定結果であり、ＱＰＳＫ変調がカルテシアン変調器で実施されている。符号周期は３６．３６ｐｓである。任意の２符号の間での３つの可能な振幅レベルが、図１Ｄの信号空間で記述された符号化位相の間の遷移のための３つの可能な振幅に対応している。
【００３８】
図表２２０は、５５Ｇｂ／ｓのＰＲＺ（４）−ＱＰＳＫ信号についての光波形の測定結果であり、ＱＰＳＫ変調は、図表２１０のものと同一である。符号２２１は、ＰＲＺ（４）ディップを示しており、ＰＲＺ（４）の４符号毎に、従って、１４５．４５ｐｓ毎に現れる。
【００３９】
図表２３０は、５５Ｇｂ／ｓのＰＲＺ（８）−ＱＰＳＫ信号についての光波形の測定結果であり、ＱＰＳＫ変調は、図表２１０のものと同一である。番号２３１は、ＰＲＺ（８）ディップを示しており、ＰＲＺ（８）の８符号毎に、従って、２９０．９１ｐｓ毎に現れる。
【００４０】
図表２４０は、図表２２０及び２３０で測定された信号の偏波多重信号である１１０Ｇｂ／ｓのＰＲＺ（４，８）−ＤＰ−ＱＰＳＫの光波形の測定結果であり、信号の符号とＰＲＺディップが同期している。符号２４１は、ＰＲＺ（８）のピークを示しており、ＰＲＺ（４）のディップの半数と同期している。番号２４２は、ＰＲＺ（４）のディップの残りの半分を示しており、ＰＲＺ（８）ディップに同期しておらず、従って、標準的な、３レベルＱＰＳＫ遷移に同期している。
【００４１】
図３は、狭パルスクロックを生成するために使用される狭パルスクロック生成器の概略的な図である。一のレベルが符号周期の１／２を占め、他のレベルが符号周期の（ｎ−１）倍と１／２を占めている場合に、ｎ次の狭パルスクロックと呼ぶ。ｎ次の狭パルスクロックの周期は、符号周期のｎ倍である。この定義では、１次の狭パルスクロックは５０％デューティ比のクロックである。よって、以下では、ｎが２以上として、有限な次数ｎの狭パルスクロックについて考える。
【００４２】
狭パルスクロック生成器３００は、標準的な周波数ｆの５０％デューティのクロックである電気信号３０１を受け取る。電気信号３０１は分割器３１０及び３１１によって２分割される。その結果として得られる支流の一つは、周波数分周器３２０によってｎ分周される。したがって、電気信号３０３は、周波数ｆ／ｎの５０％デューティ比のクロックである。電気信号３０３は、Ｄフリップフロップ（ＤＦＦ）３３０のＤ入力に供給され、周波数ｆのクロックはクロック入力に供給される。番号３０４で示されている、Ｄフリップフロップ３３０の出力信号Ｑは、分割器３１２によって分割される。結果として得られる一つの支流は、Ｄフリップフロップ３３１のＤ入力に供給される。周波数ｆのクロック信号はＤフリップフロップ３３１の反転クロック入力にも供給される。分割器３１２の他の出力は、ＡＮＤ論理回路３４０に供給される。ＡＮＤ論理回路３４０の他の入力は、番号３０５で示されているＤフリップフロップ３３１の反転出力Ｑに接続されている。Ｄフリップフロップ３３０、３３１及びＡＮＤ回路３４０の相対的な位相は、ＡＮＤ回路３４０の出力３０２が、図４に図示されているように、ｎ次の狭パルスクロックであるように調節される。狭パルスクロック生成器３００は、周波数ｆの入力クロックを、ｎ次の狭パルスクロックの出力に変換する。
【００４３】
図４は、図３に図示された概略図の信号のタイムチャートである。ｎはｎ＝４に取られている。信号４０１、４０２、４０３、４０４及び４０５は、図３の信号３０１、３０２、３０３、３０４及び３０５の各タイムチャートである。
【００４４】
番号４０１は、周波数ｆのクロックを示している。番号４０３は、周波数ｆ／４のクロックを示している。番号４０４は、周波数ｆ／４のもう一つのクロックであり、クロック４０３からｆの半周期（２／ｆ）だけずれている。番号４０５は、周波数ｆ／４のもう一つのクロックであり、クロック４０３から８／ｆだけずれている。出力信号４０２は、４次の狭パルスクロックであり、ｎ＝４の場合に狭パルスクロック生成器３００によって生成される。
【００４５】
図５は、変調器ドライバ５００の概略的な図である。変調器ドライバ５００は、変調器を通過する光信号を信号バイナリデータ５０１に従って変調し、番号５０２によって示されたｎ次の狭パルスクロックに従って光信号にＰＲＺ（ｎ）ディップを書き込むように、変調器を駆動するために使用される２つの電気信号５０３、５０４を生成する。
【００４６】
変調器ドライバ５００は、バイナリデータ信号５０１と狭パルス信号５０２とを受け取る２つの入力を有している。バイナリデータ信号５０１は、それに従って光信号が変調されるバイナリデータを伝送する。狭パルスクロック５０２は、図３に図示された狭パルスクロック生成器３００によって生成されてもよい。番号５２０は、バイナリデータ信号５０１を増幅する差動増幅器を示している。差動増幅器５２０の非反転出力は、ＡＮＤ論理回路５１１の一つの入力に供給される。差動増幅器５２０の反転出力は、ＡＮＤ論理回路５１２の一つの入力に供給される。狭パルスクロック５０２は、分割器５１０によって分割される。５１０の一つの出力はＡＮＤ回路５１１の他の入力に供給される。該他の入力は反転される。分割器５１０の他の出力は、ＡＮＤ回路５１２の他の入力に供給される。該他の入力も反転される。各ＡＮＤ回路５１１及び５１２の出力は、それぞれ、増幅器５２１、５２２に接続されており、それぞれレベルを増幅する。増幅器５２１及び５２２のそれぞれの出力５０３、５０４は、光変調器を駆動するために適した振幅を有している。
【００４７】
図６は、図５に図示されている概略図の信号のタイムチャートである。番号５０２は４次の狭パルスクロックを示しており、バイナリデータ信号５０１で伝送されるデータは、下記のビットシーケンスである：
０，１，１，１，１，１，０，１，０，０，１
信号６０１、６０２、６０３及び６０４は、それぞれ、図５の信号５０１、５０２、５０３及び５０４のタイムチャートである。
【００４８】
信号６０３及び６０４は、バイナリデータ信号６０１に従って変調された信号の光振幅にＰＲＺ（４）ディップを書き込む変調器を駆動するために生成された電気信号である。
【００４９】
図７は、異なる構成の変調器ドライバ７００の概略図である。変調器ドライバ７００は、バイナリデータ信号７０１に従って変調器を通過する光信号を変調し、番号７０２で示されたｎ次の狭パルスクロックに従って光信号にＰＲＺ（ｎ）ディップを書き込むように、変調器を駆動するために使用される一つの電気信号７０３を生成する。
【００５０】
変調器ドライバ７００は、バイナリデータ信号７０１と狭パルスクロック７０２を受け取る２つの入力を有している。バイナリデータ信号７０１は、それに従って光信号が変調されるバイナリデータを伝送する。狭パルスクロック７０２は、図３に図示されている狭パルスクロック生成器３００によって生成されてもよい。バイナリデータ信号７０１は、ＡＮＤ論理回路７１１の一つの入力に供給される。狭パルスクロック７０２は、ＡＮＤ回路７１１の他の入力に供給される。該他の入力は反転される。ＡＮＤ回路７１１の出力は、増幅器７２１に接続されており、レベルを増幅する。増幅器７２１の出力７０３は、光変調器を駆動するのに適した振幅を有している。
【００５１】
図８は、図７に図示されている概略図の信号のタイムチャートである。ここで、狭パルスクロック７０２は４次の狭パルスクロックであり、バイナリデータ信号７０１は、下記のビットシーケンスのデータを伝送する：
０，１，１，１，１，１，０，１，０，０，１
信号８０１、８０２及び８０３は、それぞれ、図７の信号７０１、７０２及び７０３のタイムチャートである。番号８０３は、変調された信号の光振幅にバイナリデータ信号８０１に従ってＰＲＺ（４）ディップを書き込む変調器を駆動するために生成される電気信号を示している。
【００５２】
図９は、異なる構成の変調器ドライバ９００の概略図である。変調器ドライバ９００は、バイナリデータ信号９０１に従って変調器を通過する光信号を変調し、番号９０２で示されたｎ次の狭パルスクロックに従って、該光信号にＰＲＺ（ｎ）ディップを書き込むように変調器を駆動するために使用される一つの電気信号９０３を生成する。
【００５３】
変調器ドライバ９００は、バイナリデータ信号９０１と狭パルスクロック９０２を受け取る２つの入力を有している。バイナリデータ信号９０１は、それに従って光信号が変調されるバイナリデータを伝送する。狭パルスクロック９０２は、図３に図示されている狭パルスクロック生成器３００によって生成されてもよい。分割器９１０、ＡＮＤ回路９１１、９１２、増幅器９２０、９２１、９２２は、それぞれ、図５における分割器５１０、ＡＮＤ回路５１１、５１２、増幅器５２０、５２１、５２２と同一である。増幅器９２１の出力９９３と増幅器９２２の反転出力９９４とが加算回路９１３によって加算される。インピーダンスの理由により、増幅器９２１、９２２及び加算回路９１３は集積化されている。加算回路９１３の出力９０３は、光変調器を駆動するために適した電圧を有している。
【００５４】
図１０は、図９に図示されている概略図の信号のタイムチャートである。ここで、狭パルスクロック９０２は４次の狭パルスクロックであり、バイナリデータ信号９０１は、下記のビットシーケンスを伝送する：
０，１，１，１，１，１，０，１，０，０，１
信号１００１、１００２、１００３、１０９３及び１０９４は、それぞれ、図９の信号９０１、９０２、９０３、９９３及び９９４のタイムチャートである。
【００５５】
番号１００３は、変調された信号の光振幅にバイナリデータ信号１００１に従ってＰＲＺ（４）ディップを書き込む変調器を駆動するために生成される電気信号を示している。
【００５６】
一実施形態では、本願発明は、図１１に図示されている光送信器に組み込まれる。送信器１１００は、本願発明によるＰＲＺ（ｎ）−ＱＰＳＫ送信器である。送信器１１００は、一の入力においてバイナリデータ１１０１を受け取り、他の入力においてクロック１１０２をボーレートで受け取る。番号１１０３は、バイナリデータ１１０１に従ってＱＰＳＫデータが変調されている光キャリアを示している。番号１１２４は、ＱＰＳＫフォーマットで光キャリア１１０３を変調するために、バイナリデータ１１０１から２つのバイナリデータシーケンスを生成する符号化器を示している。番号１１１０はＩデータを示しており、番号１１１１はＱデータを示している。クロック１１０２は、図３に図示された狭パルスクロック生成器３００と同一である狭パルスクロック生成器１１２２に供給される。
【００５７】
狭パルスクロック生成器１１２２の出力は、ｎ次の狭パルスクロックであり、該狭パルスクロックは分割器１１２３で分割される。分割器１１２３の出力は、図５に図示されている変調器ドライバ５００と同一である変調器ドライバ１１２０、１１２１に接続されている。変調器ドライバ１１２０、１１２１は、それぞれ、二重電気信号の組１１１２、１１１３を生成する。ここで、各組は図５の電気信号５０３及び５０４と等価である。レーザダイオード１１３０は、カルテシアン変調器１１４０によって変調される、連続波（ＣＷ）光キャリアを生成するために設けられており、該カルテシアン変調器１１４０は、追加のπ／２ラジアン位相シフト１１４４に加えて結合器１１４１、１１４５と共に、ネスト型マッハ−ツェンダー変調器（ＭＺＭ）１１４２及び１１４３を備えている。マッハ−ツェンダー変調器１１４２及び１１４３は、いずれも、二重信号の組１１１２、１１１３が二重駆動方式で変調器を駆動するように２重駆動である。光キャリア１１０３は、バイナリデータ１１０１に従ってＱＰＳＫ形式で変調され、その振幅はＰＲＺ（ｎ）ディップが書き込まれる。
【００５８】
ここで、送信器１１００の動作の例を示す。一実施例では、送信器１１００のビットレートが５６ＧＢ／ｓであり、よってボーレートが２８Ｇｂ／ｓである。バイナリデータ１１０１のデータレートは５６Ｇｂ／ｓであり、クロック１１０２の周波数は２８ＧＨｚである。バイナリデータシーケンス１１１０及び１１１１は、それぞれ、２８ＧＢ／ｓのＩデータ及びＱデータである。狭パルスクロック１１２２は、図４に図示されているような４次の狭パルスクロックを生成する。電気信号組１１１２及び１１１３は、図６に図示されているような、各々２８Ｇｂ／ｓの２組の二重電気信号である。ネスト型マッハ−ツェンダー変調器１１４２及び１１４３のそれぞれは、図１Ｂと同一の信号空間マップを生成する。マッハ−ツェンダー変調器１１４２については、Ｉデータ１１１０に従ってマッハ−ツェンダー変調器１１４２によって変調される光が、図１Ｂの“０”信号１１１又は“１”信号１１２のいずれかであるように、符号中心において、二重駆動信号１１１２が逆相になっている。
【００５９】
符号間の遷移については、狭パルスクロックがハイであるとき、マッハ−ツェンダー変調器１１４３によって変調された光が零点１１０にあるように、二重駆動信号１１１２が等しい。狭パルスクロックがハイである場合以外の遷移については、振幅が強制的にゼロにならない。マッハ−ツェンダー変調器１１４３は、同様にしてＱデータ１１１１に従って光を変調する。マッハ−ツェンダー変調器１１４２及び１１４３によって得られる信号空間のベクトル和により、図１ＣのＱＰＳＫ信号空間を得る。信号中心については、位相が、Ｉデータ１１１０及びＱデータ１１１１のビットの組み合わせに依存して、点１３１、１３２、１３３又は１３４のうちの一つにある。狭パルスクロックがハイであるときには、遷移の間にキャリアが零点１３０を通過する。そうでない場合、振幅は、遷移の間でも、強制的に零点１３９にはならない。従って、光キャリア１１０３は、５６Ｇｂ／ｓでのＰＲＺ（４）−ＱＰＳＫ変調された光である。
【００６０】
送信器１１００に組み込まれたＰＲＺカービング方式は、簡単で、小サイズで、低コストで、安定である。該送信器は、ＰＲＺディップを書き込むために追加の光変調器に依拠しない。
【００６１】
本発明の他の実施形態では、今度は、一重駆動マッハ−ツェンダー変調器１１４２及び１１４３が、カルテシアン変調器１１４０にネスト型として設けられる。今度は、変調器ドライバ１１２０及び１１２２は、いずれも、図９に図示されている変調器ドライバ９００と同一であり、それぞれ、図１０の出力１００３に等しい一重電気信号１１１２及び１１１３を生成する。１１１２及び１１１３がローかハイかに依存して、４つの位相１３１、１３２、１３３又は１３４のうちの一つが、光キャリア１１０３に符号化される。遷移の間においては、狭パルスクロックがハイであるとき、電気信号１１１２及び１１１３が同時に中間状態になり、これにより、光キャリアが零点１３０を横切る。他の遷移の間には、光キャリア１１０３の振幅は強制的にゼロにならない。光キャリア１１０３は、バイナリデータ１１０１に従ってＱＰＳＫ形式で変調され、その振幅には、ＰＲＺ（ｎ）ディップが書き込まれる。
【００６２】
他の実施形態では、本願発明が図１２に図示されている光送信器に組み込まれる。送信器１２００は、本願発明によるＰＲＺ（ｎ）−ＤＰ−ＱＰＳＫ送信器である。送信器１２００は、バイナリデータ１２０１を受け取る入力と、ボーレートでクロック１２０２を受け取る他の入力とを有している。番号１２０３は、バイナリデータ１２０１に従って変調されるＤＰ−ＱＰＳＫデータが変調される光キャリアを示している。番号１２２４は、光キャリアをＤＰ−ＱＰＳＫ形式で変調するために、バイナリデータ１２０１から２つのバイナリデータシーケンスの２組を生成する符号化器を示している。ここで、当該組のそれぞれが番号１２１０、１２１１で示されている。バイナリデータシーケンス組１２１０は、Ｘ偏波のためのＩ及びＱデータの組であり、バイナリデータシーケンス組１２１１は、Ｙ偏波のためのＩ及びＱデータの組である。
【００６３】
クロック１１０２は、分割器１２２３によって分割され、図３に図示された狭パルスクロック生成器３００と同一である狭パルスクロック生成器１２２２ａ、１２２２ｂに供給される。狭パルスクロック生成器１２２２ａの出力は、次数ｎの狭パルスクロックであり、狭パルスクロック生成器１２２２ｂの出力は、次数ｍの狭パルスクロックである。生成された狭パルスクロックは、それぞれ、分割器１２２５及び１２２６によって分割される。変調器ドライバ１２２０及び１２２１は、それぞれ、図５に図示されている２つの変調器ドライバ５００の組を備えている。変調器ドライバ１２２０は、偏波Ｘに対応したＩ及びＱデータの二重電気信号１２１２の組を生成する。当該組は、図５に図示されている出力信号５０３及び５０４の組と等価である。同様に、変調器ドライバ１２２１は、偏波Ｙに対応したＩ及びＱデータの二重電気信号１２１２の組を生成する。当該組は、図５に図示されている出力信号５０３及び５０４の組と等価である。レーザダイオード１２３０はＣＷ光キャリアを生成する。該ＣＷ光キャリアは、偏波旋回器１２４４に加えて偏波維持結合器１２４１と偏波コンバイナ１２４５と共に、それぞれが図１１に図示されているカルテシアン変調器１１４０に類似したネスト型の２つのカルテシアンＱＰＳＫ変調器１２４２及び１２４３を備える二重偏波カルテシアン変調器１２４０によって変調される。カルテシアンＱＰＳＫ変調器１２４２及び１２４３は、電気信号の組１２１２及び１２１３が二重駆動方式でＱＰＳＫ変調器を駆動するように、いずれも、二重駆動ＱＰＳＫ変調器である。光キャリア１２０３は、バイナリデータ１２０１に従ってＤＰ−ＱＰＳＫ形式で変調され、その振幅には、Ｘ偏波に対してはＰＲＺ（ｎ）ディップが書き込まれ、Ｙ偏波に対してはＰＲＺ（ｍ）ディップが書き込まれる。
【００６４】
ここで、送信器１２００の動作の例を提示する。送信器１２００のビットレートは１１２Ｇｂ／ｓであり、よってボーレートは２８Ｇｂ／ｓである。バイナリデータ１２０１のデータレートは１１２Ｇｂ／ｓであり、クロック１２０２の周波数は２８ＧＨｚである。バイナリデータシーケンス１２１０及び１２１１は、それぞれ、Ｘ及びＹ偏波のＩ及びＱデータの組であり、各データシーケンスは２８Ｇｂ／ｓである。狭パルスクロック生成器１２２２は、図４に図示されているような、４次の狭パルスクロックを生成する。狭パルスクロック生成器１２２４は、８次の狭パルスクロックを生成する。電気信号１２１２及び１２１３は、図６に図示されているような、それぞれ２８Ｇｂ／ｓである二重電気信号の２組である。ネスト型ＱＰＳＫ変調器１２４２及び１２４３のそれぞれは、図１１に図示されている送信器１１００と同様に、図１Ｃと同じ、５６Ｇｂ／ｓ  ＰＲＺ−ＱＰＳＫの信号空間マップを生成する。光キャリア１２０３は、１１２Ｇｂ／ｓの偏波多重ＰＲＺ（４）−ＱＰＳＫ及びＰＲＺ(８)−ＱＰＳＫで変調される。
【００６５】
送信器１２００に組み込まれているＰＲＺカービング方式は、簡単で、小サイズで、低コストで、安定である。送信器１２００は、集積化ＤＰ−ＱＰＳＫ変調器１２４０と共に使用可能であってもよい。送信器１２００は、ＰＲＺディップを書き込むために追加の光変調器に依拠していない。
【００６６】
本発明の他の実施形態では、今度は、ＱＰＳＫ変調器１２４２及び１２４３は一重駆動ＱＰＳＫ変調器である。今度は、変調器ドライバ１２２０及び１２２１は、それぞれ、図９に図示されている変調器ドライバ９００を２つ内蔵している。変調器ドライバ１２２０は、それぞれが図１０に図示された出力信号１００３と同一である一重電気信号１２１２の組を生成する。同様に、変調器ドライバ１２２１は、それぞれが図１０に図示された出力信号１００３と同一である一重電気信号１２１３の組を生成する。光キャリア１２０３は、バイナリデータ１２０１に従ってＤＰ−ＱＰＳＫ形式で変調され、その振幅には、Ｘ偏波に対してＰＲＺ（ｎ）ディップが書き込まれ、Ｙ偏波に対してＰＲＺ（ｍ）ディップが書き込まれる。
【００６７】
他の実施形態では、本発明が図１３に図示されている光送信器１３００に組み込まれる。送信器１３００は、本発明によるＰＺＲ（ｎ）−ＯＯＫ送信器である。送信器１３００は、バイナリデータ１３０１を一つの入力で受け取り、クロックをボーレートでもう一つの入力で受け取る。番号１３０３は、光キャリアを示しており、該光キャリアにＯＯＫデータがバイナリデータ１３０１に従って変調される。クロック１３０２は、図３に図示された狭パルスクロック生成器３００と同一である狭パルスクロック生成器１３２２に供給される。パルスクロック生成器１３２２の出力は、ｎ次の狭パルスクロックである。番号１３２０は、図７に図示された変調器ドライバ７００と同一であり、且つ、図７に図示された電気信号７０３と等価な電気信号１３１２を生成する変調器ドライバを示している。番号１３３０は、ＯＯＫ変調器１３４９で変調されるＣＷ光キャリアを生成するレーザダイオードを示している。電気信号１３１２は、図１Ａと同一の信号空間マップを生成するために、一重駆動方式でＯＯＫ変調器１３４０を駆動する。ここで、変調器ドライバ１３２０の出力がローであるときに零点１００が達成され、変調器ドライバ１３２０の出力がハイであるときに点１０１が達成される。
【００６８】
狭パルスクロックがハイであるとき、光キャリア１３０３の振幅は強制的にゼロになり、そうでなければ強制的にゼロにならない。光キャリア１３０３は、バイナリデータ１３０１にしたがってＯＯＫ形式で変調され、その振幅はＰＲＺ（ｎ）ディップが書き込まれる。
【００６９】
他の実施形態では、本発明が図１４に図示されている光送信器１４００に組み込まれる。光送信器１４００は、本発明を組み込んだＰＲＺ（ｎ）−ＢＰＳＫ送信器である。送信器１４００は、バイナリデータ１４０１を一つの入力で受け取り、クロックをボーレートでもう一つ入力で受け取る。番号１４０３は、バイナリデータ１４０１に従ってＢＰＳＫデータが変調された光キャリアを示している。クロック１４０２は、図３に図示されている狭パルスクロック生成器３００と同一の狭パルスクロック生成器１４２２に供給される。狭パルスクロック生成器１４２２の出力は、ｎ次の狭パルスクロックである。番号１４２０は、図５に図示されている変調器ドライバ５００と同一で、図５に図示されている電気信号５０４、５０４と等価な二重電気信号１４１２の組を生成する変調器ドライバを示している。番号１４３０は、マッハ−ツェンダー変調器１４４０によって変調されるＣＷ光キャリアを生成するレーザダイオードを示している。二重電気信号１４１２の組は、図１Ｂと同じ信号空間マップを生成するように、マッハ−ツェンダー変調器１４４０を二重駆動方式で駆動する。ここで、変調器ドライバ１４２０の出力がローのときに零点１１２が達成され、変調器ドライバ１４２０の出力がハイのときに点１１１が達成される。狭パルスクロックがハイのとき、光キャリア１４０３の振幅が強制的にゼロ１１０になり、 
そうでない場合には強制的にゼロにならない。光キャリア１４０３は、バイナリデータ１４０１に従ってＢＰＳＫ形式で変調され、その振幅には、ＰＲＺ（ｎ）ディップが書き込まれる。
【００７０】
他の実施形態では、変調器ドライバ１４２０は、図９に図示されている変調器ドライバ９００と同一であり、図９に図示されている電気信号９０３と等価な一重電気信号１４１２を生成する。電気信号１４１２は、図１Ｂと同一の信号空間マップを生成するために、一重駆動方式でマッハ−ツェンダー変調器１４４０を駆動する。光キャリア１４０３は、バイナリデータ１４０１に従ってＰＳＫ形式で変調され、その振幅には、ＰＲＺ（ｎ）ディップが書き込まれる。
【００７１】
他の実施形態では、本発明が図１５に図示されている光送信器１５００に組み込まれる。送信器１５００は、図１１で図示されている光送信器１１００のような、ＰＲＺ（ｎ）−ＱＰＳＫ形式で変調された光を出射する光サブアセンブリ１５３０を含むｘＰＳＫ送信器である。光送信器１５００は、位相変調器１５４０を含んでいる。光送信器１５００は、バイナリデータ１５０１とクロック１５０２を光サブアセンブリ１５３０のボーレートで受け取る。ＱＰＳＫカルテシアン変調器の後段に位相変調器を設けて８ＰＳＫを生成するSeimetz et al. (ECOC 2007, paper
08.3.4)で説明されているように、光変調器１５００は、ＰＲＺ（ｎ）−８ＰＳＫ送信器である。
【００７２】
他の実施形態では、光サブアセンブリ１５３０は、ＰＳＫ変調器の後段に位相変調器が設けられてシリアル変調方式でＱＰＳＫ信号を生成するLe Taillandier de Gabory et al.
(OFC 2009, paper JWA42)で説明されているようなＰＲＺ（ｎ）−ＢＰＳＫ送信器である。この場合、光送信器１５００は、ＰＲＺ（ｎ）−ＱＰＳＫ送信器として動作する。
【００７３】
他の実施形態では、光サブアセンブリ１５３０は、図１１に図示されている送信器１１００のようなカルテシアン変調器を含んでいる。カルテシアン変調器の後段に位相変調器を設けてシリアル変調方式で８ＱＡＭ信号を生成するZhou et al. (OFC 2009, paper OWG3)によって説明されているように、光送信器１５００は、ＰＲＺ（ｎ）−８ＱＡＭ送信器として動作する。
【００７４】
他の実施形態では、本発明は、図１６に図示されている光送信器１６００に組み込まれる。光送信器１６００は、本発明によるＰＲＺ（ｎ）−ＱＡＭ送信器である。光送信器１６００は、バイナリデータ１６０１を一つの入力で受け取り、クロック１６０２をボーレートでもう一つの入力で受け取る。番号１６０３は、バイナリデータ１６０１に従ってｘＱＡＭデータが変調されている光キャリアを示している。クロック１６０２は、図３に図示されている狭パルスクロック生成器３００と同一である狭パルスクロック生成器１６２２に供給される。狭パルスクロック生成器１６２２の出力は、次数ｎの狭パルスクロックである。番号１６４０は、ネスト型カルテシアン変調器によって６４ＱＡＭ信号が生成されるSano et al. (ECOC 2009, paper PDP
2.2)で記述されているＱＡＭ変調器と同一のＱＡＭ変調器を示している。変調器ドライバ１６２０は、ＱＡＭ変調器１６４０におけるネスト型カルテシアン変調器のそれぞれについて、一つはＩデータ用であり、一つはＱデータ用である２つの図５で図示された変調器ドライバ５００を含んでおり、図５に図示されている電気信号５０３、５０４と等価な二重電気信号の組を生成する。番号１６１２は、変調器ドライバ１６２０によって生成される二重電気信号の全組をまとめたものである。光キャリア１６０３は、ＱＡＭ変調器１６４０によってＰＲＺ（ｎ）−ｘＱＡＭとして変調される。レーザダイオード１６３０は、ＱＡＭ変調器１６４０によって変調されるＣＷ光キャリアを生成する。電気信号１６１２は、二重駆動方式でＱＡＭ変調器１６４０を駆動する。狭パルスクロックがハイである場合、光キャリア１６０３の振幅は強制的にゼロにされる。そうでない場合、強制的にゼロにされない。光キャリア１６０３は、バイナリデータ１６０１に従ってｘＱＡＭ形式で変調され、その振幅には、ＰＲＺ（ｎ）ディップが書き込まれる。
【００７５】
実施形態を参照しながら本発明を具体的に示して説明してきたが、本発明は、これらの実施形態に限定されない。請求項に規定された本発明の精神や技術的範囲から離れることなく、形態や詳細において様々な変更をしてもよいことは、当業者には理解されよう。
【要約】  疑似リターントゥゼロ変調器が、狭パルスクロック生成器と、変調器ドライバと、光変調器とを備えている。狭パルスクロック生成器は、ｎ次の狭パルスクロックを生成する。ここで、ｎは２以上であり、レベルの１つが符号周期の１／２を占め、他のレベルが符号周期の（ｎ−１）倍と１／２を占める。変調器ドライバは、バイナリデータと狭パルスクロックに応答して電気信号を生成する。光変調器は、変調された光キャリアがＰＲＺ（ｎ）形式になるように、該電気信号に応答して光キャリアを変調する。【図１Ａ】
0004941852.tif 000002
【図１Ｂ】
0004941852.tif 000003
【図１Ｃ】
0004941852.tif 000004
【図１Ｄ】
0004941852.tif 000005
【図２Ａ】
0004941852.tif 000006
【図２Ｂ】
0004941852.tif 000007
【図２Ｃ】
0004941852.tif 000008
【図２Ｄ】
0004941852.tif 000009
【図３】
0004941852.tif 000010
【図４】
0004941852.tif 000011
【図５】
0004941852.tif 000012
【図６】
0004941852.tif 000013
【図７】
0004941852.tif 000014
【図８】
0004941852.tif 000015
【図９】
0004941852.tif 000016
【図１０】
0004941852.tif 000017
【図１１】
0004941852.tif 000018
【図１２】
0004941852.tif 000019
【図１３】
0004941852.tif 000020
【図１４】
0004941852.tif 000021
【図１５】
0004941852.tif 000022
【図１６】
0004941852.tif 000023