(57)【特許請求の範囲】
【請求項１】
カスケードに接続されてデータを処理する複数の弱判別器と、
前記複数の弱判別器それぞれの処理内容を規定する情報を格納する第１の格納手段と、
前記データを処理するにあたっての前提条件と、前記複数の弱判別器のうち前記データの処理に使用すべき弱判別器を決定するための情報とが、該前提条件ごとに規定されたテーブルを格納する第２の格納手段と、
前記テーブルを参照することにより、前記データの処理に使用すべき弱判別器を前記複数の弱判別器から選択する選択手段と、
前記選択手段により選択された前記弱判別器に対応する前記処理内容を規定する情報に基づいて、該弱判別器が前記データを処理することで得られた評価値を用いて、前記データよりオブジェクトを抽出する抽出手段と、を備え、
前記テーブルには、
前記抽出手段の処理速度に応じて、使用すべき弱判別器を決定するための情報が、複数の弱判別器をカスケードに接続してなるステージ単位に規定されていることを特徴とする情報処理装置。
【請求項２】
前記テーブルには、
前記抽出手段の処理速度に応じて、使用すべき弱判別器の数が、複数の弱判別器をカスケードに接続してなるステージ単位に規定されていることを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記テーブルには、
前記抽出手段の処理速度に応じて、使用すべき弱判別器を指定する情報が、複数の弱判別器をカスケードに接続してなるステージ単位に規定されていることを特徴とする請求項１に記載の情報処理装置。
【請求項４】
前記使用すべき弱判別器を指定する情報は、前記処理内容を規定する情報に含まれる、前記弱判別器の信頼度に基づいて生成されることを特徴とする請求項３に記載の情報処理装置。
【請求項５】
カスケードに接続されてデータを処理する複数の弱判別器と、
前記複数の弱判別器それぞれの処理内容を規定する情報を格納する第１の格納手段と、
前記データを処理するにあたっての前提条件と、前記複数の弱判別器のうち前記データの処理に使用すべき弱判別器を決定するための情報とが、該前提条件ごとに規定されたテーブルを格納する第２の格納手段と、
前記テーブルを参照することにより、前記データの処理に使用すべき弱判別器を前記複数の弱判別器から選択する選択手段と、
前記選択手段により選択された前記弱判別器に対応する前記処理内容を規定する情報に基づいて、該弱判別器が前記データを処理することで得られた評価値を用いて、前記データよりオブジェクトを抽出する抽出手段と、を備え、
前記データは複数のフレームから構成される画像データであり、
前記テーブルには、
前記抽出手段により前フレームの画像データから抽出されたオブジェクトの数に応じて、使用すべき弱判別器の数が、複数の弱判別器をカスケードに接続してなるステージ単位に規定されていることを特徴とする情報処理装置。
【請求項６】
カスケードに接続されてデータを処理する複数の弱判別器と、
前記複数の弱判別器それぞれの処理内容を規定する情報を格納する第１の格納手段と、
前記データを処理するにあたっての前提条件と、前記複数の弱判別器のうち前記データの処理に使用すべき弱判別器を決定するための情報とが、該前提条件ごとに規定されたテーブルを格納する第２の格納手段と、
前記テーブルを参照することにより、前記データの処理に使用すべき弱判別器を前記複数の弱判別器から選択する選択手段と、
前記選択手段により選択された前記弱判別器に対応する前記処理内容を規定する情報に基づいて、該弱判別器が前記データを処理することで得られた評価値を用いて、前記データよりオブジェクトを抽出する抽出手段と、を備え、
前記データは撮像装置により生成された画像データであり、
前記テーブルには、
該撮像装置が画像データを生成した際の撮影モードに応じて、使用すべき弱判別器を指定する情報が、複数の弱判別器をカスケードに接続してなるステージ単位に規定されていることを特徴とする情報処理装置。
【請求項７】
カスケードに接続されてデータを処理する複数の弱判別器と、
前記複数の弱判別器それぞれの処理内容を規定する情報を格納する第１の格納手段と、
前記データを処理するにあたっての前提条件と、前記複数の弱判別器のうち前記データの処理に使用すべき弱判別器を決定するための情報とが、該前提条件ごとに規定されたテーブルを格納する第２の格納手段と、
前記テーブルを参照することにより、前記データの処理に使用すべき弱判別器を前記複数の弱判別器から選択する選択手段と、
前記選択手段により選択された前記弱判別器に対応する前記処理内容を規定する情報に基づいて、該弱判別器が前記データを処理することで得られた評価値を用いて、前記データよりオブジェクトを抽出する抽出手段と、を備え、
前記データは撮像装置により生成される画像データであり、
前記テーブルには、
該撮像装置による画像データを生成する動作と並行して画像データの処理を行うモードであるか、該撮像装置による画像データを生成する動作が完了した後に画像データの処理を行うモードであるかに応じて、使用すべき弱判別器の数が、複数の弱判別器をカスケードに接続してなるステージ単位に規定されていることを特徴とする情報処理装置。
【請求項８】
前記テーブルには、使用すべきステージの数が規定され、
前記抽出手段は、該規定されたステージの数のもとで前記データを処理することで各ステージごとに得られた前記弱判別器の評価値の累積値を用いて、前記データよりオブジェクトを抽出することを特徴とする請求項２乃至７のいずれか１項に記載の情報処理装置。
【請求項９】
前記第１の格納手段は、書き換え不可能な第１の記憶手段と、書き換え可能な第２の記憶手段とを備え、
前記抽出手段は、前記前提条件に応じて、前記第１の記憶手段または前記第２の記憶手段のいずれかに格納された前記処理内容を規定する情報に基づいて前記データよりオブジェクトを抽出することを特徴とする請求項１乃至８のいずれか１項に記載の情報処理装置。
【請求項１０】
カスケードに接続される複数の弱判別器を用いてデータを処理する情報処理装置における情報処理方法であって、
第１の格納手段が、前記複数の弱判別器それぞれの処理内容を規定する情報を格納する第１の格納工程と、
第２の格納手段が、前記データを処理するにあたっての前提条件と、前記複数の弱判別器のうち前記データの処理に使用すべき弱判別器を決定するための情報とが、該前提条件ごとに規定されたテーブルを格納する第２の格納工程と、
選択手段が、前記テーブルを参照することにより、前記データの処理に使用すべき弱判別器を前記複数の弱判別器から選択する選択工程と、
抽出手段が、前記選択工程において選択された前記弱判別器に対応する前記処理内容を規定する情報に基づいて、前記データを処理することで得られた該弱判別器の評価値を用いて、前記データよりオブジェクトを抽出する抽出工程と、を備え、
前記テーブルには、
前記抽出手段の処理速度に応じて、使用すべき弱判別器を決定するための情報が、複数の弱判別器をカスケードに接続してなるステージ単位に規定されていることを特徴とする情報処理方法。
【請求項１１】
カスケードに接続される複数の弱判別器を用いてデータを処理する情報処理装置における情報処理方法であって、
第１の格納手段が、前記複数の弱判別器それぞれの処理内容を規定する情報を格納する第１の格納工程と、
第２の格納手段が、前記複数の弱判別器のうち前記データの処理に使用すべき弱判別器を決定するための情報が規定されたテーブルを格納する第２の格納工程と、
選択手段が、前記テーブルを参照することにより、前記データの処理に使用すべき弱判別器を前記複数の弱判別器から選択する選択工程と、
抽出手段が、前記選択工程において選択された前記弱判別器に対応する前記処理内容を規定する情報に基づいて、前記データを処理することで得られた該弱判別器の評価値を用いて、前記データよりオブジェクトを抽出する抽出工程と、を備え、
前記データは複数のフレームから構成される画像データであり、
前記テーブルには、
前記抽出工程において前フレームの画像データから抽出されたオブジェクトの数に応じて、使用すべき弱判別器の数が、複数の弱判別器をカスケードに接続してなるステージ単位に規定されていることを特徴とする情報処理方法。
【請求項１２】
カスケードに接続される複数の弱判別器を用いてデータを処理する情報処理装置における情報処理方法であって、
第１の格納手段が、前記複数の弱判別器それぞれの処理内容を規定する情報を格納する第１の格納工程と、
第２の格納手段が、前記複数の弱判別器のうち前記データの処理に使用すべき弱判別器を決定するための情報が規定されたテーブルを格納する第２の格納工程と、
選択手段が、前記テーブルを参照することにより、前記データの処理に使用すべき弱判別器を前記複数の弱判別器から選択する選択工程と、
抽出手段が、前記選択工程において選択された前記弱判別器に対応する前記処理内容を規定する情報に基づいて、前記データを処理することで得られた該弱判別器の評価値を用いて、前記データよりオブジェクトを抽出する抽出工程とを備え、
前記データは複数のフレームから構成される画像データであり、
前記テーブルには、
該撮像装置が画像データを生成した際の撮影モードに応じて、使用すべき弱判別器を指定する情報が、複数の弱判別器をカスケードに接続してなるステージ単位に規定されていることを特徴とする情報処理方法。
【請求項１３】
カスケードに接続される複数の弱判別器を用いてデータを処理する情報処理装置における情報処理方法であって、
第１の格納手段が、前記複数の弱判別器それぞれの処理内容を規定する情報を格納する第１の格納工程と、
第２の格納手段が、前記複数の弱判別器のうち前記データの処理に使用すべき弱判別器を決定するための情報が規定されたテーブルを格納する第２の格納工程と、
選択手段が、前記テーブルを参照することにより、前記データの処理に使用すべき弱判別器を前記複数の弱判別器から選択する選択工程と、
抽出手段が、前記選択工程において選択された前記弱判別器に対応する前記処理内容を規定する情報に基づいて、前記データを処理することで得られた該弱判別器の評価値を用いて、前記データよりオブジェクトを抽出する抽出工程とを備え、
前記データは撮像装置により生成される画像データであり、
前記テーブルには、
該撮像装置による画像データを生成する動作と並行して画像データの処理を行うモードであるか、該撮像装置による画像データを生成する動作が完了した後に画像データの処理を行うモードであるかに応じて、使用すべき弱判別器の数が、複数の弱判別器をカスケードに接続してなるステージ単位に規定されていることを特徴とする情報処理方法。
【請求項１４】
カスケードに接続される複数の弱判別器を用いてデータを処理する情報処理装置におけるコンピュータに、請求項１０乃至１３のいずれか１項に記載の情報処理方法を実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カスケードに接続される複数の弱判別器を用いてデータを処理する情報処理技術に関するものである。
【背景技術】
【０００２】
近年、画像データから人物の顔等の特定オブジェクトを抽出する様々な手法が提案され、実用に供されている。
【０００３】
その中でも、非特許文献１に開示されている手法はその高速性から注目を集めている。当該手法は、Ｂｏｏｓｔｉｎｇ（ブースティング）学習アルゴリズム（詳細は、非特許文献２に開示）により生成された複数の弱判別器群からなる判別器をカスケードに接続し、判別器毎に打ち切り判定を行いながら処理を進める手法である。
【０００４】
図２４に非特許文献１に開示されている手法の概要構成を示す。２４０１〜２４０ｎ（ｎは自然数）は学習によって生成される判別器（ステージともいう）であり、各判別器は、例えば、処理負荷の低い複数の矩形フィルタ等で構成されている。このとき用いられる１つ１つの矩形フィルタは、判別能力がそれほど高く無いことから、一般に“弱判別器”と呼ばれている。
【０００５】
図２５は特定のオブジェクトを抽出するための矩形フィルタの例を示す図である。２５０１ａ〜２５０１ｃは、矩形フィルタにより抽出しようとする画像ブロックの一例であり、画像データ全体から切り出した所定サイズの部分画像である。
【０００６】
図２６は処理対象の画像データを表わす図である。このうち、２６０１は処理対象の画像データ１フレーム分を表わしている。また、２６０２は処理対象の画像データ１フレーム分を処理する際の処理単位である処理ブロックを表わしており、矩形フィルタ２５０２ａ〜２５０１ｃのサイズに対応するサイズの部分画像である。当該矩形フィルタ２５０２ａ〜２５０２ｃを用いて、白領域と黒領域で示す領域データ総和の差分を算出することで部分画像内の局所領域の特徴を抽出する。
【０００７】
当該部分画像２６０２により所定のステップサイズで画像データ２６０１全体を順次走査し、当該処理単位で処理を行うことで、画像データ２６０１中の特定オブジェクトを抽出する。
【０００８】
判別器２４０１〜２４０ｎでは、それぞれ、矩形フィルタ毎の判定結果の出力である評価値を累積し、識別閾値により閾値処理することで特定オブジェクトが存在するか否かの判定を行う。上述のように各判別器２４０１〜２４０ｎはカスケードに接続されており、各判別器は、処理単位の部分画像２６０２に特定オブジェクトが存在すると判定された場合のみ、後段の判別器による処理に進む。
【０００９】
当該手法はこのようにステージと呼ばれる判別器毎に、処理単位の部分画像が、特定オブジェクトであるか非特定オブジェクトであるかの判定を行い、非特定オブジェクトと判定された場合には、直ちに演算を終了することを特徴とする。実際の画像データでは、ステージの初期の段階で非特定オブジェクトであると判定される場合が多いため、高速な抽出処理を実現することができる。
【非特許文献１】Ｖｉｏｌａ，Ｐ．;Ｊｏｎｅｓ，Ｍ．“Ｒａｐｉｄ  ｏｂｊｅｃｔ  ｄｅｔｅｃｔｉｏｎ  ｕｓｉｎｇ  ａ  ｂｏｏｓｔｅｄ  ｃａｓｃａｄｅ  ｏｆ  ｓｉｍｐｌｅ  ｆｅａｔｕｒｅｓ”．Ｐｒｏｃ．  ｏｆ  Ｃｏｍｐｕｔｅｒ  Ｖｉｓｉｏｎ  ａｎｄ  Ｐａｔｔｅｒｎ  Ｒｅｃｏｇｎｉｔｉｏｎ,  ２００１−１２，ＩＥＥＥ  Ｃｏｍｐｕｔｅｒ  Ｓｏｃｉｅｔｙ．ｐ．５１１−５１８．
【非特許文献２】Ｙｏａｖ  Ｆｒｅｕｎｄ  ａｎｄ  Ｒｏｂｅｒｔ  Ｅ．Ｓｃｈａｐｉｒｅ．Ａ  ｄｅｃｉｓｉｏｎ−ｔｈｅｏｒｅｔｉｃ  ｇｅｎｅｒａｌｉｚａｔｉｏｎ  ｏｆ  ｏｎ−ｌｉｎｅ  ｌｅａｒｎｉｎｇ  ａｎｄ  ａｎ  ａｐｐｌｉｃａｔｉｏｎ  ｔｏ  ｂｏｏｓｔｉｎｇ．Ｉｎ  Ｃｏｍｐｕｔａｔｉｏｎａｌ  Ｌｅａｒｎｉｎｇ  Ｔｈｅｏｒｙ：Ｅｕｒｏｃｏｌｔ’９５,  ｐａｇｅｓ  ２３−３７．  Ｓｐｒｉｎｇｅｒ−Ｖｅｒｌａｇ，１９９５．
【特許文献１】特開２００５−１００１２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ここで、非特許文献１のような手法を用いて、特定のオブジェクトを抽出する機能を、組み込み機器等において実現する場合について考える。このような場合、抽出目的や組み込み機器の演算性能に応じて抽出精度と抽出処理速度とのトレードオフの調整が必要なケースがある。
【００１１】
一例として、共通デバイスとしてハードウェア化したユニット（或いは集積回路）を互いに仕様の異なる複数の組み込み機器に搭載する場合が挙げられる。このような場合、搭載する組み込み機器の動作クロックや使用条件等に応じて抽出精度と抽出処理速度とのトレードオフを調整しておくことが望ましい。
【００１２】
また、同一の組み込み機器に対して実装する場合であっても、組み込み機器に搭載されたアプリケーションの種類によっては、必要とする抽出精度及び抽出処理時間が異なることがある。このような場合も、抽出精度と抽出処理速度とのトレードオフを調整することが出来れば、組み込み機器のパフォーマンスを最適化することができる。
【００１３】
一方で、従来は、このようなケースに対して処理対象となる画像データの解像度を下げたり、部分画像により処理対象となる画像データを走査する際のステップサイズを粗くしたりするなどして、対応していた。例えば、ステップサイズを変更する手法に関しては、非特許文献１にも開示されている。
【００１４】
しかしながら、このような対応の場合、抽出精度と抽出処理速度との柔軟なトレードオフを実現することができないという問題がある。例えば、解像度を変更することで抽出処理速度をコントロールしようとすると、入力された画像データを対応する解像度に変換しておかなければならない。また、解像度毎に対応する複数の判別器を予め用意しておく必要もある。
【００１５】
また、ステップサイズを変更する場合であっても、トレードオフ点（抽出精度と抽出処理速度との適切な組み合わせ）の種類（ステップサイズをｎ画素単位にする等）には限りがあり、柔軟なコントロールができないという問題がある。
【００１６】
一方で、上記特許文献１のように、適用しようとする組み込み機器での計算量を考慮して、予め複数の判別器により学習を行っておき、抽出処理を行う際に複数の判別器群の中から、組み込み機器に応じた判別機器群を選択することで対応することが考えられる。しかし、その場合、トレードオフ点毎に異なる複数の判別器群を用意しておく必要があり、メモリ等のリソースが増大してしまうという問題がある。特に、構成する判別器の数が多く必要となるようなパラメータ情報が多い場合にあっては、この問題が大きい。
【００１７】
本発明は上記課題に鑑みてなされたものであり、カスケードに接続される複数の弱判別器を用いて、入力されたデータより特定のオブジェクトを抽出するにあたり、抽出処理速度と抽出精度との組み合わせを柔軟に変更できるようにすることを目的とする。
【課題を解決するための手段】
【００１８】
上記の目的を達成するために本発明に係る情報処理装置は以下のような構成を備える。即ち、
カスケードに接続されてデータを処理する複数の弱判別器と、
前記複数の弱判別器それぞれの処理内容を規定する情報を格納する第１の格納手段と、
前記データを処理するにあたっての前提条件と、前記複数の弱判別器のうち前記データの処理に使用すべき弱判別器を決定するための情報とが、該前提条件ごとに規定されたテーブルを格納する第２の格納手段と、
前記テーブルを参照することにより、前記データの処理に使用すべき弱判別器を前記複数の弱判別器から選択する選択手段と、
前記選択手段により選択された前記弱判別器に対応する前記処理内容を規定する情報に基づいて、該弱判別器が前記データを処理することで得られた評価値を用いて、前記データよりオブジェクトを抽出する抽出手段と、を備え、
前記テーブルには、
前記抽出手段の処理速度に応じて、使用すべき弱判別器を決定するための情報が、複数の弱判別器をカスケードに接続してなるステージ単位に規定されていることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、カスケードに接続される複数の弱判別器を用いて、入力されたデータより特定のオブジェクトを抽出するにあたり、抽出処理速度と抽出精度との組み合わせを柔軟に変更することが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照しながら各実施形態の詳細について説明する。
【００２１】
［第１の実施形態］
＜パターン識別装置のハードウェア構成＞
図１は本発明の第１の実施形態にかかる情報処理装置（パターン識別装置１００）のハードウェア構成例を示す図である。当該パターン識別装置１００は画像データ中の特定のオブジェクト（画像パターン）を抽出する機能を有する。
【００２２】
図１において、１０１は画像入力部であり、光学系、光電変換デバイス及び光電変換デバイスを制御するドライバ回路／ＡＤコンバータ／各種画像補正を司る信号処理回路／フレームバッファ等により構成される。なお、ここでいう光電変換デバイスには、ＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅｓ）又はＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサ等が含まれる。
【００２３】
１０２は前処理部であり、抽出処理を効果的に行うための各種前処理を行う。具体的には、色変換テーブルやコントラスト補正情報に基づいて、色変換処理／コントラスト補正処理等の画像データ変換をハードウェアにて処理する。
【００２４】
１０３は識別処理部であり、本実施形態にかかる情報処理方法を実現するための中心的な処理を実行するハードウェアブロックである。なお、識別処理部１０３の詳細は図２を用いて後述する。
【００２５】
１０６はＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）である。ＤＭＡＣ１０６は、画像バス１０４上の各処理部間及び画像バス１０４上のデバイスとＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）バス１０７上のＲＡＭ１１０／ＲＯＭ１０９間のデータ転送等を司る。
【００２６】
１０５はブリッジであり、画像バス１０４とＣＰＵバス１０７のブリッジ機能を提供する。１０８はＣＰＵであり、パターン識別装置１００全体の動作を制御するものである。１０９はＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）であり、ＣＰＵ１０８の動作を規定する命令や各種演算に必要なデータを格納する。
【００２７】
１１０はＣＰＵ１０８の動作に必要なメモリ（ＲＡＭ：Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）である。ＲＡＭ１１０はＤＲＡＭ（Ｄｙｎａｍｉｃ  ＲＡＭ）等の比較的容量の大きいメモリで構成する。
【００２８】
ＣＰＵ１０８はブリッジ１０５を介して画像バス１０４上の各処理部にアクセスすることが可能である。画像バス１０４とＣＰＵバス１０７とを分離することで、ハードウェアによる各処理部（１０１〜１０３）とＣＰＵ１０８とは同時に動作させることが可能である。
【００２９】
１１１はインタフェース部であり、操作者がパターン識別装置１００の動作を指定する為の入出力インタフェースである。
【００３０】
＜識別処理部１０３の詳細構成＞
図２は識別処理部１０３の詳細を説明する図である。２０１は矩形フィルタ演算部であり、ＲＡＭ２０４に格納された処理対象の画像データ２１０に対して、所定の矩形フィルタ演算処理を実行する。ＲＡＭ２０４は処理対象の画像データ２１０を格納するメモリであり、レイテンシの低い高速なメモリで構成する。２０５はＲＯＭであり、各矩形フィルタの演算内容を規定するパラメータ情報２１１を格納する（第１の格納手段）。
【００３１】
矩形フィルタ演算部２０１はＲＯＭ２０５に格納するパラメータ情報２１１の矩形座標情報（詳細は後述）に従って、ＲＡＭ２０４上の画像データ２１０にアクセスし、予め学習によって生成された矩形フィルタによる演算処理と弱判別処理とを順次実行する。
【００３２】
２０２は処理数カウンタであり、処理中の矩形フィルタ番号及び処理中のステージ番号をカウントするカウンタ等からなる。２０３は処理実行判定部であり、処理数カウンタ２０２が具備する矩形フィルタ処理数カウンタ及びステージ処理数カウンタと、外部から指定される矩形フィルタの実行の有無及び終了条件に従って矩形フィルタ演算部２０１を制御する。
【００３３】
即ち、予め学習によって得られた複数の矩形フィルタの中から、処理実行判定部２０３で指定する矩形フィルタが矩形フィルタ演算部２０１で実際の処理に使用される。
【００３４】
２０６は識別処理部１０３の内部ローカルバスであり、図示しないブリッジを介して画像バス１０４に接続されているものとする。ＣＰＵ１０８はブリッジを介して内部ローカルバス２０６上の各種デバイス（２０１〜２０５）にアクセスする。
【００３５】
＜矩形フィルタ演算部２０１の詳細構成＞
図３は矩形フィルタ演算部２０１の詳細構成を示す図である。図３は図２４における２４０１〜２４０ｎのそれぞれの内容を説明する図に相当する。３１１〜３１ｋはそれぞれ判別器であり、ＲＯＭ２０５に格納されたパラメータ情報２１１に従って複数の矩形フィルタが演算処理と弱判別処理とを実行する。３２０は判別処理部であり、各矩形フィルタ３１１〜３１ｋの弱判別処理の結果である評価値の累積値を識別閾値により閾値処理し、抽出対象のオブジェクトが存在するか否かを判定する。
【００３６】
＜パラメータ情報２１１の構成＞
図４はＲＯＭ２０５に格納されたパラメータ情報２１１の一例を示す図である。図４は１つのステージ処理に必要なパラメータ情報の一例を表わしている。
【００３７】
図４において、矩形座標４０２は１つの矩形ブロックに対応する４つの頂点座標データである。ここでの座標データは抽出対象のオブジェクト内の座標値に相当する。矩形座標４０２は矩形数４０１に応じた組の座標データを有する。
【００３８】
フィルタ閾値４０４は対象の矩形フィルタ出力を弱判別するための閾値である。信頼度は対象とする矩形フィルタの結果である評価値に対する信頼度（寄与率）を示す。矩形フィルタ３１１〜３１ｋは矩形フィルタ演算処理の結果をフィルタ閾値で弱判別した結果（１又は−１）に信頼度を乗じた値をその出力とする。識別閾値４０５は判別処理部３２０で識別処理を実行するための閾値である。
【００３９】
以上のパラメータ情報２１１を矩形フィルタの数（図４ではｋ個）だけ格納し、更にステージ数だけ格納する。
【００４０】
＜パターン識別装置１００における処理の流れ＞
以下、図５に示すフローチャートを用いて本実施形態にかかるパターン識別装置１００の動作を詳細に説明する。図５はＣＰＵ１０８の動作と識別処理部１０３の動作を１つのフローチャート上に記述している。図中「識別処理」と明記したフロー（ステップＳ５０８〜Ｓ５１８）が識別処理部１０３の動作に相当する。
【００４１】
まず、ステップＳ５０１では識別処理の開始に先立ち、ＣＰＵ１０８が各種初期化処理を実行する。各処理部（１０１〜１０３）はＣＰＵ１０８の初期化指示に従って内部のレジスタ・メモリ等を初期化する。
【００４２】
次にステップＳ５０２で実際の処理に使用する矩形フィルタを指定し、各ステージ内の矩形フィルタ処理の内容を決定する。具体的には、処理する矩形フィルタの数をステージ毎に指定する。
【００４３】
ステップＳ５０３では、実際に処理するステージを指定する。具体的には処理するステージの数を指定する。ここでは、パターン識別装置１００の動作クロックに従って処理する矩形フィルタの数やステージの数を決定する。
【００４４】
図６は弱判別器（矩形フィルタ）の総数と抽出精度との関係を模式的に示した図である。弱判別器の総数は各ステージに含まれる弱判別器の総和であり、誤検出は検出誤りの程度を示す。
【００４５】
図６に示すように、一般的に弱判別器の総数を増やすに従って誤検出が減り、抽出精度は向上する。一方で、弱判別器の総数は概ね抽出処理時間に比例すると考えられることから、弱判別器の総数を制御することで抽出処理速度と抽出精度とのトレードオフを極めて簡単に調整することができる。
【００４６】
図７は、動作クロックと使用する弱判別器の総数とを関連付けるテーブルの一例である。図７中、Ｎ１〜Ｎ３はそれぞれ動作クロック１〜動作クロック３の場合のステージ数を示し、Ｓｘｙ（ｘ：クロック種別、ｙ：ステージ番号）は各ステージ内の弱判別器の数を示す。
【００４７】
Ｎ１〜Ｎ３及びＳｘｙは、それぞれ、学習によって生成したステージ数及び弱判別器数以下の値が設定される。また、Ｔｈｘｙ（ｘ：クロック種別、ｙ：ステージ番号）は各ステージの識別閾値である。ブースティング学習アルゴリズムにより生成される判別器は、式（１）に示す累積値を使用して識別を行う。
【００４８】
【数１】
0005101993.tif 000002
【００４９】
ここでＴは実際に使用する弱判別器の数であり、弱判別器の数を削減した場合にあっては、削減後の数になる。Ｔの値はステージ毎に異なる場合もある。
【００５０】
αｉは弱判別器に対する信頼度であり、弱判別器の学習によって決定する値である。αｉは判別器に対する該当弱判別器の寄与率と言うこともできる。
【００５１】
ｈｉ（ｘ）は弱判別器の出力である評価値であり、図２５に示す矩形フィルタ２５０２ａ〜２５０２ｃの出力をフィルタ閾値で弱判別した結果（±１を出力）である。弱判別器の数を削減した場合、式（１）に示すＴの値が学習時と比較して変わることから、所定条件毎に新たな識別閾値Ｔｈｘｙを用意する必要がある。なお、Ｔの値が学習時と実行時とで同じ場合には、図４に示す識別閾値がそのまま使用される。
【００５２】
図７に示すテーブルは予め外部のワークステーション等により作成しておき、ＲＯＭ１０９等（第２の格納手段）に格納しておくものとする。即ち動作クロックが高い場合は数多くの弱判別器が使用され、動作クロックが低い場合は少ない数の弱判別器が使用されるように、テーブルを作成しておく。
【００５３】
なお、ステージ数の削減とステージ内の弱判別器の削減との組み合わせは従来より提案されている最適化手法等により決定すれば良い。例えば、事前に検定用のデータセットを使用し、抽出精度と抽出処理時間との関係から所望の組み合わせを作成しておく。ステージの数とステージ内の弱判別器の数とを独立に設定することで、より柔軟にトレードオフ点を決定することができる。
【００５４】
更に、弱判別器の数を決定する際に、弱判別器に対する信頼度を利用することで抽出精度の低下を抑えつつ、弱判別器の数を削減することも可能である。信頼度が低い弱判別器は識別に対する影響が小さく、また概ね後段になる程、信頼度が低下する。このため、例えば連続する判別器に含まれる弱判別器のうち、後段の判別器に含まれる弱判別器の信頼度が所定値以下である場合には、当該複数の判別器を全て削減する等の方法を用いても良い。信頼度を利用することで最適化が容易になるという効果が得られる。
【００５５】
ステップＳ５０２及びＳ５０３では図７に示すテーブルを参照して、実際の処理に使用する矩形フィルタ数、ステージ数及び識別閾値等を処理実行判定部２０３が内蔵するレジスタ（図示しない）に設定する。
【００５６】
識別処理のための各種設定を終了すると、ステップＳ５０４では画像入力部１０１を起動し、ステップＳ５０６では前処理部１０２を起動する。そして、それぞれ以下の処理を実行する。
【００５７】
まず、画像入力部１０１では、光電変換デバイスにおいて取得した１フレーム分の画像データを、図示しない内部バッファに格納する。
【００５８】
格納を終了するとＣＰＵ１０８に対して画像データの取得を終了した旨の割り込みを発生する。ＣＰＵ１０８では割り込みを検知すると、ＤＭＡＣ１０６を起動して取得した画像データを前処理部１０２の内部メモリ（図示しない）に転送する。
【００５９】
画像データを受信した前処理部１０２では、前処理を開始する。具体的には、予め指定された色変換テーブルやコントラスト補正情報に基づいて画像データの色変換処理及びコントラスト補正処理等の画像データ変換処理を実行する。更に、前処理部１０２では、画像データ変換処理を終了するとＣＰＵ１０８に対して割り込み信号を送信する。
【００６０】
続いて、ステップＳ５０６では、ＣＰＵ１０８が、前処理部１０２より送信された割り込み信号を検知し、画像データ変換処理後の画像データに基づいてＳａｍｍｅｄ  Ａｒｅａ  Ｔａｂｌｅデータ（以下ＳＡＴデータと呼ぶ）を生成する。ＳＡＴデータは図２５に示すような矩形型フィルタを高速に処理するために好適なデータ形式である。なお、ＳＡＴデータに関しては、上記非特許文献１に開示されており、本発明の特徴に関連するものでもないため、ここでは詳細な説明を省略する。
【００６１】
図８はＳＡＴデータから矩形ブロックを算出する方法を説明するための図である。入力データ領域８０１内の矩形領域８０２内のデータ総和は、ＳＡＴデータ領域内の４つの点の値Ｓ１〜Ｓ４（入力データと同一座標位置）を使用して、Ｓ４＋Ｓ１−（Ｓ２＋Ｓ３）により算出することができる。ＳＡＴデータを参照することで、例えば図２５の２５０２ａに示す矩形フィルタの場合、６点のデータリードで矩形フィルタ演算処理をすることができる。
【００６２】
ステップＳ５０７では、ＣＰＵ１０８が、生成したＳＡＴデータを転送し、処理対象の画像データとして識別処理部１０３のＲＡＭ２０４に格納する。ＳＡＴデータのＲＡＭ２０４への転送を終了すると識別処理部１０３による識別処理を開始する。
【００６３】
＜識別処理部１０３における識別処理の流れ＞
以下、ステップＳ５０８〜Ｓ５１８に示す識別処理部１０３の識別処理（ハードウェア処理）の流れについて説明する。
【００６４】
ステップＳ５０８では、ＲＡＭ２０４に格納された画像データのうち、処理単位となる処理ブロックを決定する。処理ブロックは図２６の２６０２に示す部分画像であり、当該ウインドウを１画素或いは１ライン単位で走査させながら抽出を行うことで、１フレームの画像データに含まれる抽出対象オブジェクトを抽出する。
【００６５】
ステップＳ５０９では、矩形フィルタ演算部２０１がＲＯＭ２０５上のパラメータ情報２１１を読み出す。更に、ステップＳ５１０では、処理ブロック上の所定の画像データを参照して矩形フィルタ演算処理を実行する。矩形フィルタ演算処理は前述したように、処理ブロックに対する複数の矩形ブロックの差分値を算出する。
【００６６】
次に、ステップＳ５１１では、ステップＳ５０９における矩形フィルタの出力とＲＯＭ２０５に格納された当該フィルタに対する矩形フィルタ閾値とを比較する。そして、矩形フィルタの出力がフィルタ閾値を超えていた場合には、当該矩形フィルタ出力に対して、当該矩形フィルタの信頼度を積算することで得られた評価値を累積値に加算する。
【００６７】
一方、矩形フィルタの出力がフィルタ閾値以下であった場合には、当該矩形フィルタの出力に対して当該矩形フィルタの信頼度を積算することで得られた評価値を累積値から減算する。
【００６８】
１つの矩形フィルタ演算（弱判別器演算）処理を完了すると、ステップＳ５１２では、処理数カウンタ２０２が、矩形フィルタ処理数カウンタを更新する。
【００６９】
次に、ステップＳ５１３では、１つのステージ内のすべての弱判別器列の矩形フィルタ演算処理を終了したか否か判定する。ここでは、処理実行判定部２０３がステップＳ５０２で指定した矩形フィルタの数と処理数カウンタ２０２から出力された矩形フィルタ処理数カウンタの値とを比較し、ステージ内の矩形フィルタ演算処理が終了したか否かを判定する。
【００７０】
ステップＳ５１３において、すべての矩形フィルタによる矩形フィルタ演算処理を終了していないと判定された場合には、ステップＳ５０９に戻って、次の矩形フィルタによる矩形フィルタ演算処理を実行する。
【００７１】
一方、ステップＳ５１３において、すべての矩形フィルタによる矩形フィルタ演算処理を終了したと判定された場合には、ステップＳ５１４に進み、判別処理部３２０が、累積値の識別を行い、ステージの打ち切りを行うか否かを決定する。
【００７２】
ここではステップＳ５０２で設定した識別閾値４０５と比較することで抽出対象オブジェクトが処理ブロック内に存在するか否かを判別する。判別処理部３２０による識別の結果、抽出対象オブジェクトは存在しないと識別した場合には、識別処理を打ち切る。
【００７３】
識別処理を打ち切る場合、ステップＳ５１７では、当該処理ブロックには、抽出対象オブジェクトが存在しないこと（非抽出対象オブジェクトであること）を記録する。
【００７４】
一方、判別処理部３２０による識別の結果、抽出対象オブジェクトがあると識別した場合には、ステップＳ５１５に進み、処理数カウンタ２０２のステージ数カウンタを更新する。
【００７５】
ステップＳ５１６では、処理実行判定部２０３が、ステージ処理数カウンタとステップＳ５０３で指定したステージ数とを比較する。ステップＳ５１６における比較の結果、指定のステージ数に達していないと判断された場合には、ステップＳ５０９に戻り、次のステージに含まれる矩形フィルタ演算処理を開始する。
【００７６】
一方、ステップＳ５１６における比較の結果、指定のステージ数に達したと判断された場合には、ステップＳ５１７に進み、当該処理ブロックには、抽出対象オブジェクトが存在することを記録する。
【００７７】
ステップＳ５１８では、処理対象の画像データ内のすべての処理ブロックについて識別処理を実行したか否かを判定する。処理対象の画像データ内の処理ブロックすべてについて識別処理が完了していないと判定された場合には、ステップＳ５０８に戻りで１画素または１ライン隣接する処理ブロックを決定し、同様の処理を繰り返す。
【００７８】
一方、ステップＳ５１８において、処理対象の画像データ内のすべての処理ブロックについて識別処理が完了したと判定された場合には、ステップＳ５１９に進み、次のフレームの画像データに対して識別処理を実行するか否かを判定する。次のフレームの画像データに対して識別処理を実行する場合には、ステップＳ５０４に戻り、ステップＳ５０４〜ステップＳ５１８の処理を繰り返す。一方、次のフレームの画像データに対して識別処理を実行しないと判定された場合には、処理を終了する。
【００７９】
以上説明したように、本実施形態では、識別処理を実行するパターン識別装置の動作クロックに応じて、使用する弱判別器の数及びステージの数（処理する順番を示す番号に相当する）を指定する構成とした。これにより、識別処理を実行するパターン識別装置では、識別処理に際して、指定するステージ数以降のステージにおいて矩形フィルタ演算処理が実行されない。
【００８０】
つまり、動作クロックに応じて弱判別器の数を制御可能な構成とすることで、識別処理部を互いに仕様の異なる複数の組み込み機器に搭載する場合でも、組み込み機器の動作クロックに応じた、抽出精度と抽出処理速度に調整することが可能となる。
【００８１】
［第２の実施形態］
上記第１の実施形態では、使用する弱判別器の数またはステージ数を指定することで、抽出精度と抽出処理速度とのトレードオフを調整する構成について説明したが、本発明はこれに限られない。例えば、弱判別器の実行有無を、信頼度に基づいて個別に指定することで、抽出精度と抽出処理速度とのトレードオフを調整する構成としてもよい。
【００８２】
以下、抽出精度と抽出処理速度とのトレードオフを調整するための本実施形態にかかるパターン識別装置の詳細について説明する。なお、本実施形態にかかるパターン識別装置のハードウェア構成や矩形フィルタ演算部２０１の詳細構成、パラメータ情報２１１の構成等は、上記第１の実施形態と同様であるため、ここでは説明を省略する。
【００８３】
図９は、本発明の第２の実施形態にかかるパターン識別装置１００の動作を示すフローチャートである。ここでは第１の実施形態との違いのみについて説明する。
【００８４】
ステップＳ９０２では、使用する弱判別器を決定する。図１０はブースティング学習にアルゴリズムによって得られる弱判別器数と、対応する弱判別器の信頼度との関係を模式的に示した図である。
【００８５】
弱判別器の数が増加するに従って対応する弱判別器の信頼度は概ね低下していくが、常に一様に低下していくわけではなく、上下を繰り返しながら平均的に低下していく。
【００８６】
そこで、ステップＳ９０２において、使用する弱判別器を決定するにあたっては、弱判別器を所定の信頼度に基づいて判別することで決定する。例えば、図１０に示す例の場合、閾値Ｔｈを超える信頼度を有する弱判別器を実際の処理に使用し、Ｔｈ以下の弱判別器は矩形フィルタ演算処理には使用しない。
【００８７】
このようにして使用する弱判別器を指定することで、上記第１の実施形態のように処理数によって一律に使用する弱判別器を決定する場合に比べて、より信頼度の高い弱判別器（寄与率の高い判別器）を指定することが可能となる。
【００８８】
ここでは、学習によって生成した弱判別器列の信頼度を判定し、所定の条件を具備する弱判別器を“使用する弱判別器”とし、所定の条件を具備しない弱判別器を“使用しない弱判別器”とするマスク情報を予め生成しておく。つまり、ここでいうマスク情報とは、弱判別器の使用有無を記載した情報である。
【００８９】
図１１は、動作クロックと使用する弱判別器の総数とを関連付けるテーブルの一例を示す図である。図１１中、Ｎ１〜Ｎ３及びＴｈｘｙ（ｘ：クロック種別、ｙ：ステージ番号）は第１の実施形態と同様の変数である。Ｍｘｙ（ｘ：クロック種別、ｙ：ステージ番号）は各弱判別器の実行有無を指定するマスク情報であり、バイナリビット列で表現される。以下にＭｘｙの一例を示す。ここでは３２個の弱判別器の実行有無をＭＳＢ（Ｍｏｓｔ  Ｓｉｇｉｆｉｃａｎｔ  Ｂｉｔ）から昇順に割り当てた場合の例を示している。
Ｍ１１＝１１１１１１１１１１１１１１１１１０１０１００１０１０１００００
各ビットで１が割り当てられた弱判別器は矩形フィルタ演算処理時に実際に使用し、０が割り当てられた弱判別器は矩形フィルタ演算処理時に使用しない。例えば１番目の弱判別器は矩形フィルタ演算処理に使用し、３２番目の弱判別器は使用しない。
【００９０】
ステップＳ９０２では、動作クロックに従って所定のＭｘｙを選択し、処理実行判定部２０３内の図示しないレジスタに設定する。
【００９１】
ステップＳ９０３〜ステップＳ９０７に示す処理は、図７におけるステップＳ７０３〜ステップＳ７０７に示す処理と同じであるため説明は省略する。
【００９２】
また、識別処理部１０３の動作であるステップＳ９０８〜ステップＳ９１９の処理についても、図７におけるステップＳ７０８〜ステップＳ７１９の処理との違いのみ説明する。
【００９３】
ステップＳ９２０では、処理実行判定部２０３が、使用する弱判別器を判定する。処理実行判定部２０３では処理数カウンタ２０２にてカウントされた矩形フィルタ処理数カウンタとステップＳ９０２で設定されたマスク情報Ｍｘｙとに基づいて、矩形フィルタ演算処理に使用するか否かを判定する。
【００９４】
即ち、矩形フィルタ処理数カウンタの値からＭｘｙの対応するビット位置を決定し、その値が０であるか１であるかを判定する。矩形フィルタ処理数カウンタの値に対応するビット位置の値が、１であると判定された場合には、当該弱判別器を“使用する弱判別器”であると判定し、ステップＳ９０９〜Ｓ９１１で矩形フィルタ演算処理及び弱判別処理を実行する。
【００９５】
ステップＳ９１２では、弱判別器を使用したか否かに関わらず矩形フィルタ処理数カウンタを更新する。ステップＳ９１３では１つのステージ内のすべての弱判別器列の矩形フィルタ演算処理を終了したか否か判定する。ここでの判定は、予め学習によって生成した弱判別器の数と矩形フィルタ処理数カウンタとの比較に基づいて行う。
【００９６】
続くステップＳ９１３〜ステップＳ９１９の処理は、図５におけるステップＳ５１３〜ステップＳ５１９の処理と同じであるため説明を省略する。
【００９７】
以上説明したように、本実施形態では、識別処理を実行するパターン識別装置の動作クロックに応じて、使用する弱判別器数を変更する構成とした。これにより、共通デバイスとしてハードウェア化した識別処理部を、互いに仕様の異なる複数の組み込み機器に搭載する場合でも、組み込み機器の動作クロックに応じた、抽出精度と抽出処理速度に調整することが可能となる。
【００９８】
更に、本実施形態では、使用する弱判別器を指定するにあたり、弱判別器の信頼度に応じて指定する構成とした。これにより、上記第１の実施形態に比べ、抽出精度の劣化を抑えることが可能となる。
【００９９】
［第３の実施形態］
上記第１及び第２の実施形態では、パターン識別装置の動作クロックに応じて使用する弱判別器の数を変化させることで抽出精度と抽出処理速度とのトレードオフを調整することとしたが、本発明はこれに限られない。例えば、抽出対象のオブジェクトの抽出状況に応じて、使用する弱判別器の数を動的に変化させることで、抽出精度と抽出処理速度とのトレードオフを調整するようにしてもよい。
【０１００】
以下、抽出精度と抽出処理速度とのトレードオフを調整するための本実施形態にかかるパターン識別装置の詳細について説明する。なお、本実施形態にかかるパターン識別装置のハードウェア構成や矩形フィルタ演算部２０１の詳細構成、パラメータ情報２１の構成等は、上記第１の実施形態と同様であるため、ここでは説明を省略する。
【０１０１】
図１２は、本発明の第３の実施形態にかかるパターン識別装置１００の動作を示すフローチャートである。以下、説明の簡略化のため、第２の実施形態との違いについてのみ説明する。
【０１０２】
ステップＳ１２０１〜ステップＳ１２２０の処理は、図９のステップＳ９０１〜ステップＳ９２０の処理と同じである。但し、ステップＳ１２０２、Ｓ１２０３及びＳ１２１７の処理は、それぞれ図９におけるステップＳ９０２、Ｓ９０３及びＳ９１７の処理とは処理内容が異なる。
【０１０３】
ステップＳ１２２１では、前のフレームで抽出された抽出対象オブジェクトの数を読み出す。次にステップＳ１２０２及びステップＳ１２０３では、ここで読み出した前フレームにおける抽出対象オブジェクトの数に基づいて、使用する弱判別器の数及びステージ数を決定する。例えば、前フレームにおいて抽出された抽出対象オブジェクトの数が多い場合には、使用する弱判別器の数を減少させる。
【０１０４】
図１３は、本実施形態におけるパターン識別装置が有する、前フレームの抽出対象オブジェクト抽出数と使用する弱判別器の総数とを関連付けるテーブルの一例を示す図である。図１３中、Ｎ１〜Ｎ３、Ｔｈｘｙ（ｘ：クロック種別、ｙ：ステージ番号）及びＭｘｙ（ｘ：クロック種別、ｙ：ステージ番号）は第２の実施形態の図１１に示す変数に対応する。
【０１０５】
図１３に示すテーブルの場合、前フレームにおける抽出対象オブジェクトの抽出数に対応して３つのパラメータが格納されている。図１３の中でＤ１、Ｄ２は抽出された抽出対象オブジェクトの数に相当する。本実施形態の場合、抽出された抽出対象オブジェクトの数が多い場合、弱判別器の総数が減少するように設定される。なお、図１３に示すテーブルはＲＯＭ１０９に格納されているものとする。
【０１０６】
ステップＳ１２０２及びステップＳ１２０３では、前フレームで抽出された抽出対象オブジェクトの数（ステップＳ１２２１）とテーブルに記載された条件（Ｄ１、Ｄ２）とを比較する。これにより、使用するステージ数等を変更する。
【０１０７】
即ち、抽出対象オブジェクトの数が変化した場合、ステップＳ１２０２、ステップＳ１２０３では、これに対応する弱判別器の総数及びパラメータ（Ｎ１〜Ｎ３、Ｔｈｘｙ及びＭｘｙ）を処理実行判定部２０３内のレジスタに設定する。
【０１０８】
ここで設定したパラメータに従って、ステップＳ１２０４〜ステップＳ１２２０では、識別処理を実行する。
【０１０９】
ステップＳ１２０４〜Ｓ１２２０の処理は、第２の実施形態に示すステップＳ９０４〜Ｓ９２０の処理と等価であるが、本実施形態の場合、抽出された抽出対象オブジェクトの数をステップＳ１２１７においてカウントしていく点が異なる。
【０１１０】
ステップＳ１２１７では、記録した抽出対象オブジェクトの数（フレーム処理終了後のカウント値）を、次フレームの識別処理時にステップＳ１２２１で読み出し、利用する。当該カウンタはステップＳ１２２１で読み出した後、初期化するものとする。
【０１１１】
以上説明したように、本実施形態では前フレームにおける抽出結果に従って使用する弱判別器の数を動的に変更する構成とした。これにより、前フレームで抽出された抽出対象オブジェクトの数が少なかった場合には、多くの弱判別器で高精度な抽出が実行されることとなる。また、前フレームで抽出された抽出対象オブジェクトの数が多かった場合には、弱判別器の数を減少させて抽出処理速度優先の処理が実行されることとなる。この結果、動画像に対して所定の時間内にリアルタイムに抽出処理を実行する必要がある場合であっても、適正に抽出処理を実現させることが可能となる。
【０１１２】
［第４の実施形態］
上記第３の実施形態では、前フレームにおける抽出結果に応じて使用する弱判別器の数を変化させることで抽出精度と抽出処理速度とのトレードオフを調整することとしたが、本発明はこれに限られない。例えば、処理中の現フレームにおける抽出状況に応じて、使用する弱判別器の数を変化させることで、抽出精度と抽出処理速度とのトレードオフを調整するようにしてもよい。
【０１１３】
以下、本実施形態にかかるパターン識別装置の構成について説明する。なお、本実施形態にかかるパターン識別装置のハードウェア構成や矩形フィルタ演算部２０１の詳細構成、パラメータ情報２１の構成等は、上記第１の実施形態と同様であるため、ここでも説明は省略する。
【０１１４】
図１４は、本発明の第４の実施形態にかかるパターン識別装置１００の動作を示すフローチャートである。以下、説明の簡略化のため、第３の実施形態との違いについてのみ説明する。
【０１１５】
ステップＳ１４０１〜ステップＳ１４２１の処理は、図１２のステップＳ１２０１〜ステップＳ１２２１の処理と概ね等価であるが、本実施形態の場合、処理の順序及びステップＳ１４２１における処理内容が異なる。
【０１１６】
ステップＳ１４０４〜ステップＳ１４０７でＳＡＴデータを処理対象の画像データとしてＲＡＭ２０４に格納すると、処理対象フレームに対する識別処理を開始する。
【０１１７】
ステップＳ１４２１では現在までに抽出された抽出対象オブジェクトの数を読み出す。読み出される値はステップＳ１４１７で抽出対象オブジェクトを抽出する毎にカウントアップするカウンタの値である。なお、ステップＳ１４２１では、フレーム内の最初の処理ブロックを処理する際に当該カウンタを初期化する。
【０１１８】
ステップＳ１４０２及びステップＳ１４０３では読み出されたカウント値（フレーム内で抽出された抽出対象オブジェクトの数）に従って、使用する弱判別器を決定する。弱判別器の決定は第３の実施形態と同様に図１３に示すテーブルを参照して決定する。
【０１１９】
即ち、テーブルに示す条件に変化が生じたか否かを判定し、変化が生じたと判定された場合には、対応するパラメータをステップＳ１４０２、Ｓ１４０３で設定する。
【０１２０】
ステップＳ１４０８〜ステップＳ１４１８では、処理ブロックに対する識別処理を実行し、抽出対象オブジェクトが抽出された場合、ステップＳ１４１７で抽出数をカウントするカウンタを更新する。部分画像である処理ブロックの処理を終了すると、ステップＳ１４２１、ステップＳ１４０２及びステップＳ１４０３では、再び、テーブルに基づいて、使用する弱判別器の数を再設定する。
【０１２１】
以上説明したように、本実施形態では部分画像となる処理ブロック単位で弱判別器の数を再設定する。即ち、現在処理中のフレームにおいて抽出された抽出対象オブジェクトの数に応じて弱判別器の数を処理ブロック単位で動的に変更する。これにより、現在処理中のフレーム内の抽出対象オブジェクトの数が増加し、抽出処理時間に余裕が無くなる可能性が生じた場合には、以降の処理ブロックを処理する際に、弱判別器数を減少させ、抽出処理時間の短縮を優先させることが可能となる。
【０１２２】
この結果、動画像に対して所定の時間内にリアルタイムに識別処理を実行する必要がある場合であっても、適正に識別処理を実行することが可能となる。
【０１２３】
［第５の実施形態］
上記第１の実施形態及び第２の実施形態では、動作クロックに応じて、使用する弱判別器の数を変化させることで抽出精度と抽出処理速度とのトレードオフを調整することとしたが、本発明はこれに限られない。例えば、ユーザの指定する撮影モードに応じて処理する弱判別器の数を変更するように構成してもよい。
【０１２４】
以下、抽出精度と抽出処理速度とのトレードオフを調整するための本実施形態にかかるパターン識別装置の構成について説明する。なお、本実施形態にかかるパターン識別装置のハードウェア構成や矩形フィルタ演算部２０１の詳細構成、パラメータ情報２１の構成等は、上記第１の実施形態と同様であるため、ここでは説明を省略する。
【０１２５】
また、パターン識別装置１００の動作を説明するにあたっては、上記第２の実施形態におけるフローチャート（図９）を用いて行うこととする。
【０１２６】
一般にカメラ等の場合、撮影したい対象に応じて複数の撮影モードが設定可能となっている。図１５は撮影モードの例を説明するための図であり、（ａ）はポートレートモード、（ｂ）は標準モードで撮影する典型的な構図を示す図である。
【０１２７】
１５０１、１５０２は被写体を模式的に表したものである。ポートレートモードでは数少ない被写体１５０１を比較的大きめに撮影し、被写体以外の背景はぼかして撮影する（例えば画像入力部１０１の光学系を制御して被写界深度を浅くする）。
【０１２８】
このように、撮影モードに応じてある程度構図を予測することが可能である。即ち、構図中から被写体の検出を行う場合、抽出対象オブジェクトの数を予測することができる。例えばポートレートモードでは被写体の数が少なくかつ背景領域がぼかされることから、抽出される抽出対象オブジェクトの数は少ない。
【０１２９】
本実施形態ではこのような観点で抽出精度と抽出処理速度とのトレードオフを調整する。具体的にはＩ／Ｆ部１１１でユーザが撮影モードを指定した場合、ステップＳ９０２及びステップＳ９０３では指定された撮影モードに応じて実際に使用する弱判別器の数を決定する。
【０１３０】
図１６は、撮影モードと使用する弱判別器の総数とを関連付けるテーブルの一例を示す図であり、ステップＳ９０２及びステップＳ９０３において、使用する弱判別器を決定する際に使用される。
【０１３１】
Ｎ１〜Ｎ２、Ｔｈｘｙ（ｘ：クロック種別、ｙ：ステージ番号）及びＭｘｙ（ｘ：クロック種別、ｙ：ステージ番号）は第２の実施形態において説明したテーブル（図１１）と同様である。この場合、Ｎ１＞Ｎ２、またＭ１ｙの各ビットは全て１等に指定する。
【０１３２】
即ち、ポートレートモードの場合は、より多くの弱判別器（予め学習によって生成した全ての弱判別器）を使用して識別を行い、それ以外の場合は弱判別器の数を削減する。当該テーブルはＲＯＭ１０９に格納されているものとする。他のステップでは、ここで設定する条件に従って識別処理を行う。なお、その他のステップは第２の実施形態と同様であるため説明は省略する。
【０１３３】
以上説明したとおり、本実施形態では、ポートレートモードでは学習時に決定した全ての弱判別器を使用して高精度な識別処理を行い、標準モードでは弱判別器の数を減少させて高速な処理を行う構成とした。
【０１３４】
これにより、撮影モードに応じて使用する弱判別器の数を制御することが可能となり、抽出精度と抽出処理速度とのトレードオフを好適に調整することが可能となる。
【０１３５】
［第６の実施形態］
上記第７の実施形態では、撮影モードに応じて使用する弱判別器の数を制御する構成としたが、本発明はこれに限られない。例えば、ユーザの指定する動作モードに応じて使用する弱判別器の数を変更する構成としてもよい。
【０１３６】
撮像装置の動作モードによっては、画像データの生成と並行してリアルタイムに抽出対象オブジェクトを抽出する場合と、画像データの生成が完了し撮像装置の記録部に保持された画像データから非リアルタイムに抽出対象オブジェクトを抽出する場合とがある。一般に、前者をオンラインモード、後者をオフラインモードと呼ぶ。オンラインモードは撮影動作に対応し、オフラインモードは、例えば、撮影後の画像データに対して何らかの加工・検索等を行いたい場合の動作モードに対応する。
【０１３７】
このためオンラインモードでは抽出処理速度が優先され、オフラインモードでは抽出精度が優先される。本実施形態ではこのようにパターン識別装置の動作モードに応じて使用する弱判別器の数を制御する。なお、本実施形態の動作についても第２の実施形態のフローチャート（図９）を使用して説明する。
【０１３８】
具体的にはＩ／Ｆ部１１１でユーザが動作モードを指定した場合、ステップＳ９０２及びステップＳ９０３では指定された動作モードに応じて使用する弱判別器の数を決定する。
【０１３９】
図１７は、動作モードと使用する弱判別器の総数とを関連付けるテーブルの一例を示す図であり、ステップＳ９０２及びステップＳ９０３で使用する弱判別器を決定する際に使用すされる。
【０１４０】
Ｎ１〜Ｎ２、Ｔｈｘｙ（ｘ：クロック種別、ｙ：ステージ番号）及びＭｘｙ（ｘ：クロック種別、ｙ：ステージ番号）は第２の実施形態において説明したテーブル（図１１）と同様である。
【０１４１】
図１７は、オフラインモード時は学習時に生成した全ての弱判別器を使用して識別処理を行い、オンラインモード時は弱判別器の数を削減して識別処理を行うようにパラメータが設定されている。当該テーブルはＲＯＭ１０９に格納されているものとする。他のステップでは、ここで設定する条件に従って識別処理を行う。なお、その他のステップは第２の実施形態と同様であるため説明は省略する。
【０１４２】
以上説明したとおり、本実施形態では、オフラインモードでは学習時に決定した全ての弱判別器を使用して高精度な識別処理を行い、オンラインモードでは弱判別器の数を減少させて高速な識別処理を行う構成とした。
【０１４３】
これにより、動作モードに応じて使用する弱判別器の数を制御することが可能となり、抽出精度と抽出処理速度とのトレードオフを好適に調整することが可能となる。
【０１４４】
［第７の実施形態］
上記第１〜第６の実施形態では、抽出精度と抽出処理速度とのトレードオフを調整するにあたり、弱判別器の動作を規定するパラメータ情報２１１を、ＲＯＭ２０５に格納する構成とした。しかしながら、本発明はこれに限られない。
【０１４５】
本実施形態では弱判別器の動作を規定するパラメータ情報を、変更不可能な記録部（例えばＲＯＭ）と変更可能な記録部（例えばＲＡＭ）とに混在して格納する場合について説明する。
【０１４６】
図１８はＲＯＭ２０５及びＲＡＭ２０４に格納する弱判別器の動作を規定するパラメータ情報とその使用状況を模式的に説明する図である。図１８（ａ）は学習によって生成した弱判別器のパラメータ情報をＲＯＭ２０５に格納した状態を示している。
【０１４７】
１つの箱がＲＯＭ２０５上の所定の領域に格納する１つの矩形フィルタを規定するパラメータ情報のデータセットである。即ち、図４に示す１つの矩形フィルタに関するパラメータ情報が１つの箱に格納されているものとする。また、左から箱の並び順に、順番に処理する複数の矩形フィルタに関するパラメータ情報が格納されている。
【０１４８】
図１８（ｂ）は第１の実施形態で説明した弱判別器の実際の動作を示す。網掛け部の箱に相当する矩形フィルタが実際の処理に使用する矩形フィルタであることを示している。この場合、学習によって生成した矩形フィルタ列を早期に終了することで弱判別器（矩形フィルタ）の数を制御している。
【０１４９】
図１８（ｃ）は第２の実施形態で説明した弱判別器の実際の動作を示す。この場合、信頼度が低い特定の矩形フィルタをスキップするように処理することで、実際に使用する弱判別器（矩形フィルタ）の数を制御している。
【０１５０】
本実施形態は図１８（ｄ）及び図１８（ｅ）に示すように動作することを特徴とする。即ち、矩形フィルタを構成するパラメータ情報をＲＯＭ２０５（第１の記憶手段）だけでなく、ＲＡＭ２０４（第２の記憶手段）にも保持するように構成する。更に、所定位置（以下分岐点と呼ぶ）以降、或いは所定区間はＲＡＭ２０４に格納するパラメータ情報を使用して矩形フィルタ演算処理を実行することを特徴とする。
【０１５１】
図１９は矩形フィルタ演算部２０１から見たＲＯＭ２０５、ＲＡＭ２０４のメモリマップの一例を示す図である。ＡＤＲ０から（ＡＤＲ１―１）の範囲に予め学習により作成するパラメータ情報が格納されている。
【０１５２】
一方、ＡＤＲ１以上のアドレスはＲＡＭ２０４として確保されており、これによりパターン識別装置の出荷後に性能改善用の追加パラメータ情報等を格納することが出来る。分岐点で、参照するパラメータ情報をＲＯＭ２０５からＲＡＭ２０４に変更する場合には、後述するポインタレジスタにＲＡＭ２０４領域のアドレス値（＝ＡＤＲ１以降の値）を設定する。
【０１５３】
以下、図２０に示すフローチャートを使用して本実施形態の詳細について説明する。なお、説明の簡略化のため、ここでは、第１の実施形態との違いについてのみ説明する。
【０１５４】
ステップＳ２００２では動作クロックに基づいて処理する矩形フィルタ列を指定するための条件を設定する。具体的には分岐が発生する矩形フィルタ数（矩形フィルタ番号と等価）と、対応するパラメータ情報を格納するアドレスとを処理実行判定部２０３内のレジスタに設定する。なお、以下では、物理的に異なる格納先からパラメータ情報のロードを開始するポイントを分岐と呼ぶこととする。
【０１５５】
図２１は本実施形態に特有の処理実行判定部２０３の一部を説明する図である。２１１１〜２１１ｎはポインタアドレスであり、矩形フィルタを規定するパラメータ情報を参照する先頭アドレスを格納するレジスタである。２１２１〜２１２ｎは矩形フィルタ列の分岐点を指定するレジスタであり、矩形フィルタの番号に対応する。
【０１５６】
２１３０は比較器であり、分岐点レジスタと処理済みレジスタカウンタとを比較し分岐点を決定する。分岐点に達したと判定した場合、アドレスロード信号とアドレスとを出力する。
【０１５７】
２１４０は選択器であり、比較器の出力に従って、分岐点に対応する分岐先のアドレスをポインタアドレス２１１１〜２１１ｎの中から選択する。ステップＳ２００２では分岐点レジスタ２１２１〜２１２ｎ及びポインタアドレス２１１１〜２１１ｎを設定することとなる。
【０１５８】
図１８（ｄ）又は図１８（ｅ）に示す例の場合、ステージ毎に１つの分岐点レジスタと１つのポインタアドレスを設定する。
【０１５９】
図２２は本実施形態における動作クロックと使用する弱判別器の総数とを関連付けるテーブルの一例を示す図である。図２２中、Ｎ１〜Ｎ３及びＴｈｘｙ（ｘ：クロック種別、ｙ：ステージ番号）は第１の実施形態と同様の変数である。
【０１６０】
ＡＤｘｙ（ｘ：クロック種別、ｙ：ステージ番号）は分岐先のアドレスを指定するポインタ情報であり、Ｐｘｙ（ｘ：クロック種別、ｙ：ステージ番号）は分岐する矩形フィルタ番号である。
【０１６１】
ステップＳ２００２では、動作クロックに従って当該テーブルを参照し、ＡＤｘｙをポインタアドレス２１１１〜２１１ｎに設定し、Ｐｘｙを分岐点レジスタ２１２１〜２１２ｎに設定する。
【０１６２】
図１８（ｄ）に示す例の場合、予め学習によって生成し、ＲＯＭ２０５としてハード化された矩形フィルタのパラメータ情報に更に矩形フィルタのパラメータ情報を追加する。ステップＳ２０２１ではステップＳ２００２で指定する分岐先のアドレスであるＲＡＭ２０４に抽出精度を向上させるための追加の矩形フィルタのパラメータ情報をロードする。
【０１６３】
当該追加の矩形フィルタのパラメータ情報はＲＯＭ２０５等に格納されたデータであり、ＣＰＵ１０８が当該ステップでＲＡＭ２０４に転送する。
【０１６４】
識別処理部１０３を高速な動作クロックで動作させる場合、処理時間に余裕が生じるため、このように矩形フィルタ数を増加させて抽出精度の向上を図る。
【０１６５】
図１８（ｅ）に示す例の場合、予め学習によって生成し、ＲＯＭとしてハード化された矩形フィルタのパラメータ情報の一部を入れ替える。ステップＳ２０２１ではステップＳ２００２で指定する分岐先のアドレスであるＲＡＭ２０４に抽出精度或いは抽出処理速度させるための交換矩形フィルタのパラメータ情報をロードする。当該パラメータ情報はＲＯＭ１０９等に格納されたデータであり、ＣＰＵ１０８が当該ステップでＲＡＭ２０４に転送する。
【０１６６】
このような構成により、識別処理部１０３がハードウェア化されＲＯＭ２０５の内容が固定的に決定された後であっても、矩形フィルタのパラメータ情報の一部を入れ替えることが可能となる。ここで入れ替えるパラメータ情報は性能向上のために新たに学習したパラメータ情報でも良いし、抽出処理速度を拘束条件として加えて新たに学習したパラメータ情報でも良い。このように、パラメータ情報を一部入れ替えることで抽出精度と抽出処理速度時間のトレードオフを調整することが可能となる。
【０１６７】
ステップＳ２００３では動作クロックに基づいてステージ数を決定する。ここでの処理はステップＳ５０３と同じである。
【０１６８】
次に、ステップＳ２００４〜ステップＳ２００７では、処理対象の画像データをＲＡＭ２０４に転送する。ステップＳ２００８では処理ブロックを決定し、ステップＳ２００９では、パラメータ情報の読み出しを開始する。
【０１６９】
所定の矩形フィルタ演算処理の結果である評価値に基づいて累積値を算出する（ステップＳ２０１０〜ステップＳ２０１１）。ステップＳ２０１２では処理済みの矩形フィルタ数を更新する。
【０１７０】
ステップＳ２０２０では矩形フィルタ列の分岐を判断する。具体的には、前述した図２１に示す比較器２１３０でフィルタ処理数カウンタと指定する分岐点フィルタ番号とを比較することで判定する。
【０１７１】
分岐点であると判断した場合、ステップＳ２０２１でパラメータ情報の参照先先頭アドレスを新規に設定する。具体的には、図２１に示すポインタアドレス２１１１をアドレスロード信号に従って矩形フィルタ演算部２０１のメモリアクセスアドレスカウンタ（図示しない）にロードする。
【０１７２】
以後、矩形フィルタ演算処理に必要なパラメータ情報は、ここで設定した領域を参照して処理する。ここではポインタアドレス２１１１にＲＡＭ２０４の先頭アドレスが格納（ステップＳ２００２）されているものとする。
【０１７３】
矩形フィルタ演算部２０１はここで再設定したアドレスを先頭アドレスとして矩形フィルタを規定するパラメータ情報を順に読み出しながら処理を続行する（ステップＳ２００９〜ステップＳ２０１３）。
【０１７４】
なお、図１８（ｄ）、図１８（ｅ）に示すタイプの何れであるかは予め生成しＲＯＭ２０５に格納する弱判別器の数と抽出に使用するために指定する弱判別器の数の関係で決まり、構成上は同じである。
【０１７５】
以下、ステップＳ２０１３〜ステップＳ２０１９は第１の実施形態のステップＳ５１３〜Ｓ５１９と等価であるため説明を省略する。
【０１７６】
以上、本実施形態では、所定の前提条件に従って弱判別器の系列を柔軟に入れ替えることが可能になる。
【０１７７】
なお、本実施形態ではステップＳ２０２１で追加変更するパラメータ情報をロードする場合について説明したが、ステージ毎にロードするように構成しても良い。その場合、１つのステージ終了を判断した時点で（ステップＳ２０１３）ＲＡＭ２０４にパラメータ情報をロードする。この場合、ステージが複数ある場合に、ステージごとにＲＡＭ２０４を共有するため、より少ないＲＡＭ２０４で本実施形態を実現することができる。
【０１７８】
また、図１８（ｄ）、図１８（ｅ）に示す例では分岐点が１つの場合について説明したが、分岐点は１つに限られず、複数有っても良い。また、本実施形態ではステージ内の弱判別器単位で弱判別器列を分岐させる場合について説明したが、これに限られず、ステージ単位に分岐するように構成してもよい。すなわち、特定のステージにおけるすべての矩形フィルタ演算処理に必要な全てのパラメータ情報の格納先をＲＡＭ２０４上としても良い。
【０１７９】
以上本実施形態によれば、識別処理部１０３をハードウェアデバイスとして作成した後にも性能の向上やトレードオフの調整を図ることが可能となる。更に、全てのパラメータ情報をＲＡＭとして保持する構成に比べて少ない規模で実現することが可能となる。
【０１８０】
［第８の実施形態］
上記第５及び第６の実施形態では撮影モードや動作モードに連動して、使用する弱判別器の数を決定する構成について説明したが、本発明はこれに限られず、ユーザが抽出条件を直接選択するように構成としてもよい。その場合、ユーザはＩ／Ｆ部１１１を介して抽出モードを指定することとなる。
【０１８１】
図２３は２つの抽出モードを有する場合の抽出条件決定のためのテーブル例を示す。Ｎ１〜Ｎ２、Ｔｈｘｙ（ｘ：クロック種別、ｙ：ステージ番号）及びＭｘｙ（ｘ：クロック種別、ｙ：ステージ番号）は第２の実施形態と同様である。このようなテーブルを予め作成しておくことでユーザが直接抽出精度と抽出処理速度とのトレードオフを調整することができる。
【０１８２】
また、上記各実施形態では非特許文献１に開示されている手法を、本発明に適用した場合について説明したが、本発明はこれに限られない。カスケードに接続する複数の弱判別器に基づいて識別を行う様々な識別処理に適用可能である。
【０１８３】
また、上記各実施形態では弱判別器として矩形フィルタを用いた場合について説明したが、本発明はこれに限られず、他の様々な弱判別器を適用可能である。
【０１８４】
また、上記各実施形態ではステージの数とステージ内の矩形フィルタの数とを変更する場合について説明したが、本発明はこれに限られない。ステージ数は固定でステージ内の弱判別器の数のみを変更する構成としてもよい。また、アルゴリズムによってはステージが１つの場合もあるが本発明はそのような方式にも適用可能である。
【０１８５】
また、上記各実施形態では画像データから特定のオブジェクトを抽出する場合について説明したが、本発明はこれに限られず、音声信号等の１次元信号から特定のオブジェクト（パターン）を識別する装置に適用することも可能である。
【０１８６】
また、上記第２の実施形態では信頼度に基づいて使用する弱判別器を予め指定するマスク情報を作成する構成としたが、本発明はこれに限定されない。例えば、図１１に示すマスク情報Ｍｘｙを処理実行判定部２０３に設定する代わりに、信頼度閾値を処理実行判定部２０３に直接設定する構成としてもよい。更に、ステップＳ９０２でパラメータ情報の信頼度と設定する信頼度とを毎回比較して、対応する矩形フィルタを使用するか否かを判定する構成としても良い。
【０１８７】
なお、上記各実施形態では識別処理部１０３をハードウェアデバイスにより実現する場合について説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）等でソフトウェアにより実現する構成としてもよい。
【０１８８】
［他の実施形態］
なお、本発明は、複数の機器（例えばホストコンピュータ、インタフェース機器、リーダ、プリンタなど）から構成されるシステムに適用しても、一つの機器からなる装置（例えば、複写機、ファクシミリ装置など）に適用してもよい。
【０１８９】
また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記録媒体を、システムあるいは装置に供給するよう構成することによっても達成されることはいうまでもない。この場合、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記録媒体に格納されたプログラムコードを読出し実行することにより、上記機能が実現されることとなる。なお、この場合、そのプログラムコードを記録した記録媒体は本発明を構成することになる。
【０１９０】
プログラムコードを供給するための記録媒体としては、例えば、フロッピ（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭなどを用いることができる。
【０１９１】
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現される場合に限られない。例えば、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【０１９２】
さらに、記録媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、前述した実施形態の機能が実現される場合も含まれる。つまり、プログラムコードがメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって実現される場合も含まれる。
【図面の簡単な説明】
【０１９３】
【図１】本発明の第１の実施形態にかかる情報処理装置（パターン識別装置１００）の構成例を示す図である。
【図２】識別処理部１０３の詳細を説明する図である。
【図３】矩形フィルタ演算部２０１の詳細構成を示す図である。
【図４】パラメータ情報２１１の一例を示す図である。
【図５】本発明の第１の実施形態にかかるパターン識別装置１００の動作を示すフローチャートである。
【図６】弱判別器（矩形フィルタ）の総数と抽出精度との関係を模式的に示す図である。
【図７】動作クロックと使用する弱判別器の総数とを関連付けるテーブルの一例を示す図である。
【図８】ＳＡＴデータから矩形ブロックを算出する方法を説明するための図である。
【図９】本発明の第２の実施形態にかかるパターン識別装置１００の動作を示すフローチャートである。
【図１０】ブースティング学習にアルゴリズムによって得られる弱判別器数と、対応する弱判別器の信頼度との関係を模式的に示した図である。
【図１１】動作クロックと使用する弱判別器の総数とを関連付けるテーブルの一例を示す図である。
【図１２】本発明の第３の実施形態にかかるパターン識別装置１００の動作を示すフローチャートである。
【図１３】前フレームの抽出対象オブジェクト抽出数と使用する弱判別器の総数とを関連付けるテーブルの一例を示す図である。
【図１４】本発明の第４の実施形態にかかるパターン識別装置１００の動作を示すフローチャートである。
【図１５】撮影モードを説明するための図である。
【図１６】撮影モードと使用する弱判別器の総数とを関連付けるテーブルの一例を示す図である。
【図１７】動作モードと使用する弱判別器の総数とを関連付けるテーブルの一例を示す図である。
【図１８】ＲＯＭ２０５及びＲＡＭ２０４に格納する弱判別器の動作を規定するパラメータ情報とその使用状況を模式的に説明する図である。
【図１９】ＲＯＭ２０５、ＲＡＭ２０４のメモリマップの一例を示す図である。
【図２０】本発明の第７の実施形態にかかるパターン識別装置１００の動作を示すフローチャートである。
【図２１】本発明の第７の実施形態にかかるパターン識別装置１００の処理実行判定部２０３の一部を説明するための図である。
【図２２】動作クロックと使用する弱判別器の総数とを関連付けるテーブルの一例を示す図である。
【図２３】２つの抽出モードを有する場合の抽出条件決定のためのテーブルの一例を示す図である。
【図２４】ブースティング学習アルゴリズムにより生成された複数の弱判別器群からなる判別器をカスケードに接続し、判別器毎に打ち切り判定を行いながら処理を進める手法を説明するための図である。
【図２５】特定のオブジェクトを抽出するための矩形フィルタの例を示す図である。
【図２６】処理対象の画像データを表わす図である。
【図１】
0005101993.tif 000003
【図２】
0005101993.tif 000004
【図３】
0005101993.tif 000005
【図４】
0005101993.tif 000006
【図５】
0005101993.tif 000007
【図６】
0005101993.tif 000008
【図７】
0005101993.tif 000009
【図８】
0005101993.tif 000010
【図９】
0005101993.tif 000011
【図１０】
0005101993.tif 000012
【図１１】
0005101993.tif 000013
【図１２】
0005101993.tif 000014
【図１３】
0005101993.tif 000015
【図１４】
0005101993.tif 000016
【図１５】
0005101993.tif 000017
【図１６】
0005101993.tif 000018
【図１７】
0005101993.tif 000019
【図１８】
0005101993.tif 000020
【図１９】
0005101993.tif 000021
【図２０】
0005101993.tif 000022
【図２１】
0005101993.tif 000023
【図２２】
0005101993.tif 000024
【図２３】
0005101993.tif 000025
【図２４】
0005101993.tif 000026
【図２５】
0005101993.tif 000027
【図２６】
0005101993.tif 000028