(57)【特許請求の範囲】
【請求項１】
隣接する２つの配線の間にセルフアライン方式で開口されるコンタクトホールを有する半導体装置であって、
前記コンタクトホールの中に形成されたコンタクトプラグと、
前記コンタクトプラグの底面と導通する基板層と、
前記基板層の上に形成された層間酸化膜と、
前記コンタクトホールの部分を除き、前記層間酸化膜の全面を被うように、窒化系絶縁膜で形成された下部絶縁膜と、
前記下部絶縁膜の上に、前記コンタクトホールを挟んで形成された前記２つの配線と、
個々の配線の上面を被うように、前記配線と同じ幅で、窒化系絶縁膜により形成された上部絶縁膜と、
個々の配線の側面、並びに前記上部絶縁膜の側面を被うように、窒化系絶縁膜で形成されたサイドウォールと、を備え、
前記コンタクトホールは、前記層間酸化膜と同じ層に、前記２つの配線の間隔より大きな径を有する拡大部を有することを特徴とする半導体装置。
【請求項２】
隣接する２つの配線の間にセルフアライン方式で開口されるコンタクトホールを有する半導体装置であって、
前記コンタクトホールの中に形成されたコンタクトプラグと、
前記コンタクトプラグの底面と導通する基板層と、
前記基板層の上に形成された層間酸化膜と、
前記層間酸化膜の上に前記コンタクトホールを挟んで形成された前記２つの配線と、
個々の配線の上面を被うように、前記配線と同じ幅で、窒化系絶縁膜により形成された上部絶縁膜と、
個々の配線の側面、および前記上部絶縁膜の側面を被うように、窒化系絶縁膜で形成されたサイドウォールと、
前記コンタクトプラグの側面の全面を被うように単一の絶縁素材で形成された短絡防止膜と、を備え、
前記コンタクトホールは、前記層間酸化膜と同じ層に、前記２つの配線の間隔より大きな径を有することを特徴とする半導体装置。
【請求項３】
前記短絡防止膜は、窒化系絶縁膜で形成されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記窒化系絶縁膜は、シリコン窒化膜を含むことを特徴とする請求項１乃至３の何れか１項記載の半導体装置。
【請求項５】
前記窒化系絶縁膜は、シリコン窒化酸化膜を含むことを特徴とする請求項１乃至４の何れか１項記載の半導体装置。
【請求項６】
前記基板層は、半導体基板上に形成されたゲート電極と、前記ゲート電極を被覆する層間絶縁膜と、前記層間絶縁膜を貫通して前記半導体基板のソースドレイン領域と導通する複数のパッドコンタクトプラグと、を含み、
前記配線は前記基板層の上層に形成されるビット線であり、
前記コンタクトプラグは、前記ビット線の間を通って前記複数のパッドコンタクトプラグの一つと導通するストレージノードコンタクトプラグであり、
前記下部絶縁膜および前記層間酸化膜を貫通して前記ビット線と前記複数のパッドコンタクトプラグの一部とを導通状態とするビット線コンタクトプラグと、
前記ストレージノードコンタクトプラグの上に形成されるキャパシタと、を更に備えることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記下部絶縁膜は、酸素を含むプラズマ系窒化膜であることを特徴とする請求項６記載の半導体装置。
【請求項８】
前記基板層は、半導体基板上に形成されたゲート電極と、前記ゲート電極を被覆する層間絶縁膜と、前記層間絶縁膜を貫通して前記半導体基板のソースドレイン領域と導通する複数のパッドコンタクトプラグと、を含み、
前記配線は前記基板層の上層に形成されるビット線であり、
前記コンタクトプラグは、前記ビット線の間を通って前記複数のパッドコンタクトプラグの一つと導通するストレージノードコンタクトプラグであり、
前記層間酸化膜を貫通して前記ビット線と前記複数のパッドコンタクトプラグの一部とを導通状態とするビット線コンタクトプラグと、
前記ストレージノードコンタクトプラグの上に形成されるキャパシタと、を更に備えることを特徴とする請求項２または３記載の半導体装置。
【請求項９】
半導体装置の製造方法であって、
基板層の上に層間酸化膜を形成するステップと、
前記層間酸化膜の上に、窒化系絶縁膜からなる下部絶縁膜と、導電性の配線膜と、窒化系絶縁膜からなる上部絶縁膜とを重ねて形成するステップと、
前記下部絶縁膜が露出するように、前記上部絶縁膜と前記配線膜とを配線の形状にパターニングするステップと、
前記下部絶縁膜の上に、前記上部絶縁膜の側面および前記配線膜の側面を被うサイドウォールを、窒化系絶縁膜により形成するステップと、
前記下部絶縁膜、前記上部絶縁膜、および前記サイドウォールを被う第２層間酸化膜を形成するステップと、
セルフアラインの手法で、隣接する２つの配線の間を通って前記基板層に到達するコンタクトホールを開口するステップと、
前記層間酸化膜と同じ層における前記コンタクトホールの径が、前記２つの配線の間隔より大きくなるまでウェットエッチングによって前記層間酸化膜を後退させるステップと、
前記ウェットエッチングの後に、前記コンタクトホールの内部に、前記基板層と導通するコンタクトプラグを形成するステップと、
を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
半導体装置の製造方法であって、
基板層の上に層間酸化膜を形成するステップと、
前記層間酸化膜の上に、導電性の配線膜と、窒化系絶縁膜からなる上部絶縁膜とを重ねて形成するステップと、
前記層間酸化膜が露出するように、前記上部絶縁膜および前記配線膜を配線の形状にパターニングするステップと、
前記層間酸化膜の露出面の上に、前記上部絶縁膜の側面および前記配線膜の側面を被うサイドウォールを、窒化系絶縁膜により形成するステップと、
前記層間酸化膜、前記上部絶縁膜、および前記サイドウォールを被う第２層間酸化膜を形成するステップと、
セルフアラインの手法で、隣接する２つの配線の間を通って前記基板層に到達するコンタクトホールを開口するステップと、
前記層間酸化膜と同じ層における前記コンタクトホールの径が、前記２つの配線の間隔より大きくなるまでウェットエッチングによって前記層間酸化膜を後退させるステップと、
前記ウェットエッチングの後に、前記コンタクトホールの側壁を被う短絡防止膜を形成するステップと、
前記短絡防止膜で被われた前記コンタクトホールの内部に、前記基板層と導通するコンタクトプラグを形成するステップと、
を含むことを特徴とする半導体装置の製造方法。
【請求項１１】
前記短絡防止膜は、窒化系絶縁膜で形成されることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記窒化系絶縁膜は、シリコン窒化膜を含むことを特徴とする請求項９乃至１１の何れか１項記載の半導体装置の製造方法。
【請求項１３】
前記窒化系絶縁膜は、シリコン窒化酸化膜を含むことを特徴とする請求項９乃至１２の何れか１項記載の半導体装置の製造方法。
【請求項１４】
半導体基板上に前記基板層を形成するステップを含み、
当該基板層を形成するステップは、
前記半導体基板上にゲート電極を形成するサブステップと、
前記ゲート電極を被覆する層間絶縁膜を形成するサブステップと、
前記層間絶縁膜を貫通して前記半導体基板のソースドレイン領域と導通する複数のパッドコンタクトプラグを形成するサブステップとを含み、
前記配線は前記基板層の上層に形成されるビット線であり、
前記コンタクトプラグは、前記ビット線の間を通って前記複数のパッドコンタクトプラグの一つと導通するストレージノードコンタクトプラグであり、更に、
前記下部絶縁膜および前記層間酸化膜を貫通して前記ビット線と前記複数のパッドコンタクトプラグの一部とを導通状態とするビット線コンタクトプラグを形成するステップと、
前記ストレージノードコンタクトプラグの上にキャパシタを形成するステップと、を更に含むことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１５】
前記下部絶縁膜は、酸素を含むプラズマ系窒化膜であり、
前記ビット線コンタクトプラグを形成するステップは、
前記下部絶縁膜の上にフォトレジストを塗布するサブステップと、
前記フォトレジストを露光するサブステップと、
露光後のフォトレジストをマスクとして、前記パッドコンタクトプラグに開口するビット線コンタクトホールを形成するサブステップと、
前記ビット線コンタクトホールの内部に、前記ビット線コンタクトプラグを形成するサブステップと、を含むことを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１６】
半導体基板上に前記基板層を形成するステップを含み、
当該基板層を形成するステップは、
前記半導体基板上にゲート電極を形成するサブステップと、
前記ゲート電極を被覆する層間絶縁膜を形成するサブステップと、
前記層間絶縁膜を貫通して前記半導体基板のソースドレイン領域と導通する複数のパッドコンタクトプラグを形成するサブステップとを含み、
前記配線は前記基板層の上層に形成されるビット線であり、
前記コンタクトプラグは、前記ビット線の間を通って前記複数のパッドコンタクトプラグの一つと導通するストレージノードコンタクトプラグであり、更に、
前記層間酸化膜を貫通して前記ビット線と前記複数のパッドコンタクトプラグの一部とを導通状態とするビット線コンタクトプラグを形成するステップと、
前記ストレージノードコンタクトプラグの上にキャパシタを形成するステップと、を更に含むことを特徴とする請求項１０または１１記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係り、特に、セルフアライン方式で開口されるコンタクトホールを有する半導体装置、およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の集積度が向上し、メモリセルが微細化されるに伴い、配線のショートを生じさせることなく配線間にコンタクトを開口することが困難になってきている。従来、配線のショートを防止しつつコンタクトホールを開口するための方法の一つとして、セルフアライン法という手法が用いられている。
【０００３】
図１（Ａ）〜図１（Ｆ）は、セルフアライン法を用いてコンタクトホールを開口する従来の方法を説明するための一連の断面図を示す。従来の方法によれば、先ず、図１（Ａ）に示すように、半導体基板１０の上に層間酸化膜１２が堆積される。層間酸化膜１２の上にはシリコン膜１４が堆積され、さらにその上にはシリコン膜１４を保護するための窒化膜１６が堆積される。
【０００４】
次に、図１（Ｂ）に示すように、シリコン膜１４と窒化膜１６が所望の配線形状にパターニングされる。
その後、図１（Ｃ）に示すように、シリコン膜１４の側面を保護するためのサイドウォール１８が窒化膜により形成される。配線形状にパターニングされているシリコン膜１４は、この段階で窒化膜により覆われた状態となる。
【０００５】
サイドウォール１８が形成された後、図１（Ｄ）に示すように、半導体ウェハの全面に層間酸化膜２０が堆積される。次いで、層間酸化膜２０の埋め込み特性や平坦性を高めるために所定の熱処理が行われる。
【０００６】
図１（Ｅ）に示すように、層間酸化膜２０の上にはフォトレジスト２２がパターニングされる。このフォトレジスト２２をマスクとして、コンタクトホール２４を開口するための酸化膜エッチングが実行される。このエッチングは、窒化膜に対して高い選択比で酸化膜を除去するための条件で行われる。この場合、窒化膜１４およびサイドウォール１８がエッチングの進行を止めるストッパ膜として機能するため、フォトレジスト２２の開口が配線間隔より広い場合でも、配線をコンタクトホール２４内に露出させることなく、半導体基板１０に到達するまでコンタクトホール２４を開口することができる。このようにしてコンタクトホールを自己整合的に正しい位置に開口する手法がセルフアライン法である。
【０００７】
フォトレジスト２２は、コンタクトホール２４の開口後に除去される。コンタクトホール２４の内部にシリコンが満たされるように、半導体ウェハの全面にシリコン膜が堆積される。このようにして堆積されたシリコンが、所望の形状にパターニングされることにより、図１（Ｆ）に示すようなコンタクトプラグ２６および配線２８が形成される。
【０００８】
【発明が解決しようとする課題】
上述した従来の方法では、配線形状にパターニングされたシリコン膜１６の側面がサイドウォール１８で覆われた状況下でコンタクトホール２４を開口するためのエッチングが行われる。この場合、コンタクトホール２４の下端付近の幅は、隣接する２つのサイドウォール１８の間隔より狭くなる。また、コンタクトホール２４を開口するためのエッチング、すなわち、窒化膜に対して酸化膜を高い選択比で除去するための異方性エッチングによれば、サイドウォール１８より下に位置する層間酸化膜１２は、テーパー状にエッチングされる。
【０００９】
その結果、コンタクトホール２４の底部の径は、シリコン膜１４の間隔、すなわち、配線の間隔に比べて大幅に小さなものとなる。このため、従来の方法によると、コンタクト抵抗の増大、或いはトランジスタの駆動能力の劣化などの問題が生じ易い。
【００１０】
上述した問題を解決する手法としては、例えば、ドライエッチングによってコンタクトホール２４を開口させた後に、ＨＦ系のウェットエッチングなどを行って層間酸化膜１２を後退させることが考えられる。
しかしながら、このようなウェットエッチングが実行されると、図７に示すように、シリコン膜１４の底面の一部に露出部３０、すなわち、コンタクトホール２４の内部に露出する部分が形成され得る。この場合、コンタクトホール２４の内部にコンタクトプラグ２６が形成されると、シリコン膜１４とコンタクトプラグ２６とにショートが生ずる。
【００１１】
本発明は、上記のような課題を解決するためになされたもので、底部の拡大されたコンタクトホールを有し、かつ、配線とコンタクトプラグのショート防止に適した構造を有する半導体装置を提供することを第１の目的とする。
また、本発明は、上記特性を有する半導体装置を製造するための製造方法を提供することを第２の目的とする。
【００１２】
【課題を解決するための手段】
請求項１記載の発明は、隣接する２つの配線の間にセルフアライン方式で開口されるコンタクトホールを有する半導体装置であって、
前記コンタクトホールの中に形成されたコンタクトプラグと、
前記コンタクトプラグの底面と導通する基板層と、
前記基板層の上に形成された層間酸化膜と、
前記コンタクトホールの部分を除き、前記層間酸化膜の全面を被うように、窒化系絶縁膜で形成された下部絶縁膜と、
前記下部絶縁膜の上に、前記コンタクトホールを挟んで形成された前記２つの配線と、
個々の配線の上面を被うように、前記配線と同じ幅で、窒化系絶縁膜により形成された上部絶縁膜と、
個々の配線の側面、並びに前記上部絶縁膜の側面を被うように、窒化系絶縁膜で形成されたサイドウォールと、を備え、
前記コンタクトホールは、前記層間酸化膜と同じ層に、前記２つの配線の間隔より大きな径を有する拡大部を有することを特徴とするものである。
【００１６】
請求項２記載の発明は、隣接する２つの配線の間にセルフアライン方式で開口されるコンタクトホールを有する半導体装置であって、
前記コンタクトホールの中に形成されたコンタクトプラグと、
前記コンタクトプラグの底面と導通する基板層と、
前記基板層の上に形成された層間酸化膜と、
前記層間酸化膜の上に前記コンタクトホールを挟んで形成された前記２つの配線と、
個々の配線の上面を被うように、前記配線と同じ幅で、窒化系絶縁膜により形成された上部絶縁膜と、
個々の配線の側面、および前記上部絶縁膜の側面を被うように、窒化系絶縁膜で形成されたサイドウォールと、
前記コンタクトプラグの側面の全面を被うように単一の絶縁素材で形成された短絡防止膜と、を備え、
前記コンタクトホールは、前記層間酸化膜と同じ層に、前記２つの配線の間隔より大きな径を有することを特徴とするものである。
【００１７】
請求項３記載の発明は、請求項２記載の半導体装置であって、前記短絡防止膜は、窒化系絶縁膜で形成されていることを特徴とするものである。
【００１８】
請求項４記載の発明は、請求項１乃至３の何れか１項記載の半導体装置であって、前記窒化系絶縁膜は、シリコン窒化膜を含むことを特徴とするものである。
【００１９】
請求項５記載の発明は、請求項１乃至４の何れか１項記載の半導体装置であって、前記窒化系絶縁膜は、シリコン窒化酸化膜を含むことを特徴とするものである。
【００２０】
請求項６記載の発明は、請求項１記載の半導体装置であって、
前記基板層は、半導体基板上に形成されたゲート電極と、前記ゲート電極を被覆する層間絶縁膜と、前記層間絶縁膜を貫通して前記半導体基板のソースドレイン領域と導通する複数のパッドコンタクトプラグと、を含み、
前記配線は前記基板層の上層に形成されるビット線であり、
前記コンタクトプラグは、前記ビット線の間を通って前記複数のパッドコンタクトプラグの一つと導通するストレージノードコンタクトプラグであり、
前記下部絶縁膜および前記層間酸化膜を貫通して前記ビット線と前記複数のパッドコンタクトプラグの一部とを導通状態とするビット線コンタクトプラグと、
前記ストレージノードコンタクトプラグの上に形成されるキャパシタと、を更に備えることを特徴とするものである。
【００２１】
請求項７記載の発明は、請求項６記載の半導体装置であって、前記下部絶縁膜は、酸素を含むプラズマ系窒化膜であることを特徴とするものである。
【００２２】
請求項８記載の発明は、請求項２または３記載の半導体装置であって、
前記基板層は、半導体基板上に形成されたゲート電極と、前記ゲート電極を被覆する層間絶縁膜と、前記層間絶縁膜を貫通して前記半導体基板のソースドレイン領域と導通する複数のパッドコンタクトプラグと、を含み、
前記配線は前記基板層の上層に形成されるビット線であり、
前記コンタクトプラグは、前記ビット線の間を通って前記複数のパッドコンタクトプラグの一つと導通するストレージノードコンタクトプラグであり、
前記層間酸化膜を貫通して前記ビット線と前記複数のパッドコンタクトプラグの一部とを導通状態とするビット線コンタクトプラグと、
前記ストレージノードコンタクトプラグの上に形成されるキャパシタと、を更に備えることを特徴とするものである。
【００２３】
請求項９記載の発明は、半導体装置の製造方法であって、
基板層の上に層間酸化膜を形成するステップと、
前記層間酸化膜の上に、窒化系絶縁膜からなる下部絶縁膜と、導電性の配線膜と、窒化系絶縁膜からなる上部絶縁膜とを重ねて形成するステップと、
前記下部絶縁膜が露出するように、前記上部絶縁膜と前記配線膜とを配線の形状にパターニングするステップと、
前記下部絶縁膜の上に、前記上部絶縁膜の側面および前記配線膜の側面を被うサイドウォールを、窒化系絶縁膜により形成するステップと、
前記下部絶縁膜、前記上部絶縁膜、および前記サイドウォールを被う第２層間酸化膜を形成するステップと、
セルフアラインの手法で、隣接する２つの配線の間を通って前記基板層に到達するコンタクトホールを開口するステップと、
前記層間酸化膜と同じ層における前記コンタクトホールの径が、前記２つの配線の間隔より大きくなるまでウェットエッチングによって前記層間酸化膜を後退させるステップと、
前記ウェットエッチングの後に、前記コンタクトホールの内部に、前記基板層と導通するコンタクトプラグを形成するステップと、
を含むことを特徴とするものである。
【００２７】
請求項１０記載の発明は、半導体装置の製造方法であって、
基板層の上に層間酸化膜を形成するステップと、
前記層間酸化膜の上に、導電性の配線膜と、窒化系絶縁膜からなる上部絶縁膜とを重ねて形成するステップと、
前記層間酸化膜が露出するように、前記上部絶縁膜および前記配線膜を配線の形状にパターニングするステップと、
前記層間酸化膜の露出面の上に、前記上部絶縁膜の側面および前記配線膜の側面を被うサイドウォールを、窒化系絶縁膜により形成するステップと、
前記層間酸化膜、前記上部絶縁膜、および前記サイドウォールを被う第２層間酸化膜を形成するステップと、
セルフアラインの手法で、隣接する２つの配線の間を通って前記基板層に到達するコンタクトホールを開口するステップと、
前記層間酸化膜と同じ層における前記コンタクトホールの径が、前記２つの配線の間隔より大きくなるまでウェットエッチングによって前記層間酸化膜を後退させるステップと、
前記ウェットエッチングの後に、前記コンタクトホールの側壁を被う短絡防止膜を形成するステップと、
前記短絡防止膜で被われた前記コンタクトホールの内部に、前記基板層と導通するコンタクトプラグを形成するステップと、
を含むことを特徴とするものである。
【００２８】
請求項１１記載の発明は、請求項１０記載の半導体装置の製造方法であって、前記短絡防止膜は、窒化系絶縁膜で形成されることを特徴とするものである。
【００２９】
請求項１２記載の発明は、請求項９乃至１１の何れか１項記載の半導体装置の製造方法であって、前記窒化系絶縁膜は、シリコン窒化膜を含むことを特徴とするものである。
【００３０】
請求項１３記載の発明は、請求項９乃至１２の何れか１項記載の半導体装置の製造方法であって、前記窒化系絶縁膜は、シリコン窒化酸化膜を含むことを特徴とするものである。
【００３１】
請求項１４記載の発明は、請求項９記載の半導体装置の製造方法であって、
半導体基板上に前記基板層を形成するステップを含み、
当該基板層を形成するステップは、
前記半導体基板上にゲート電極を形成するサブステップと、
前記ゲート電極を被覆する層間絶縁膜を形成するサブステップと、
前記層間絶縁膜を貫通して前記半導体基板のソースドレイン領域と導通する複数のパッドコンタクトプラグを形成するサブステップとを含み、
前記配線は前記基板層の上層に形成されるビット線であり、
前記コンタクトプラグは、前記ビット線の間を通って前記複数のパッドコンタクトプラグの一つと導通するストレージノードコンタクトプラグであり、更に、
前記下部絶縁膜および前記層間酸化膜を貫通して前記ビット線と前記複数のパッドコンタクトプラグの一部とを導通状態とするビット線コンタクトプラグを形成するステップと、
前記ストレージノードコンタクトプラグの上にキャパシタを形成するステップと、を更に含むことを特徴とするものである。
【００３２】
請求項１５記載の発明は、請求項１４記載の半導体装置の製造方法であって、
前記下部絶縁膜は、酸素を含むプラズマ系窒化膜であり、
前記ビット線コンタクトプラグを形成するステップは、
前記下部絶縁膜の上にフォトレジストを塗布するサブステップと、
前記フォトレジストを露光するサブステップと、
露光後のフォトレジストをマスクとして、前記パッドコンタクトプラグに開口するビット線コンタクトホールを形成するサブステップと、
前記ビット線コンタクトホールの内部に、前記ビット線コンタクトプラグを形成するサブステップと、を含むことを特徴とするものである。
【００３３】
請求項１６記載の発明は、請求項１０または１１記載の半導体装置の製造方法であって、
半導体基板上に前記基板層を形成するステップを含み、
当該基板層を形成するステップは、
前記半導体基板上にゲート電極を形成するサブステップと、
前記ゲート電極を被覆する層間絶縁膜を形成するサブステップと、
前記層間絶縁膜を貫通して前記半導体基板のソースドレイン領域と導通する複数のパッドコンタクトプラグを形成するサブステップとを含み、
前記配線は前記基板層の上層に形成されるビット線であり、
前記コンタクトプラグは、前記ビット線の間を通って前記複数のパッドコンタクトプラグの一つと導通するストレージノードコンタクトプラグであり、更に、
前記層間酸化膜を貫通して前記ビット線と前記複数のパッドコンタクトプラグの一部とを導通状態とするビット線コンタクトプラグを形成するステップと、
前記ストレージノードコンタクトプラグの上にキャパシタを形成するステップと、を更に含むことを特徴とするものである。
【００３４】
【発明の実施の形態】
実施の形態１．
以下、図３（Ａ）〜図３（Ｈ）を参照して本発明の実施の形態１について説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。
【００３５】
図３（Ａ）に示すように、本実施形態の製造方法では、先ず、半導体基板１０の上に層間酸化膜１２が形成される。層間酸化膜１２は、減圧または常圧ＣＶＤ法により堆積された不純物を含まない酸化膜であり、５０〜１００ｎｍの膜厚が付与される。
【００３６】
層間酸化膜１２の上には、窒化膜３２が２０〜１００ｎｍの膜厚で形成される。尚、層間酸化膜１２の上に形成される膜は、ドライエッチングの際にシリコン酸化膜に対して選択比を確保し得る膜であればよく、窒化膜３２に代えて、窒化酸化膜、或いは窒化膜と窒化酸化膜の重ね合わせ膜などを用いてもよい。
【００３７】
窒化膜３２の上には、５０〜２００ｎｍの膜厚でシリコン膜１４が形成される。シリコン膜１４は、ＣＶＤ法で堆積された多結晶シリコンやアモルファスシリコンのドープトシリコン膜であり、Ｐ或いはＡｓなどの不純物を含んでいる。尚、窒化膜３２の上に形成される膜は導電性の膜であればよく、シリコン膜１４に代えて、例えば、Ｔｉ，ＴｉＮまたはＷなどの高融点金属膜のシリサイド膜、上述したドープトシリコン膜およびシリサイド膜の重ね合わせ膜、或いはＷ，Ａｌなどの導電性金属膜を用いてもよい。
【００３８】
シリコン膜１４の上には、窒化膜１６が堆積される。窒化膜１６には、上述した窒化膜３２の場合と同様に２０〜１００ｎｍの膜厚が付与される。また、本実施形態において、窒化膜１６は、窒化酸化膜、窒化膜と窒化酸化膜の重ね合わせ膜などで代用してもよい。
【００３９】
図示しないフォトレジストをマスクとしてＲＩＥ法などのドライエッチングが行われることにより、図３（Ｂ）に示すように、窒化膜１６およびシリコン膜１４が所望の配線形状にパターニングされる。この際、上記のドライエッチングは、窒化膜３２の除去が途中まで進行した段階で、すなわち、半導体ウェハの全面に窒化膜３２が残存する段階で終えられる。
【００４０】
次に、半導体ウェハの全面に２０〜８０ｎｍの膜厚でシリコン窒化膜が堆積される。ＲＩＥ法などのドライエッチングによって半導体ウェハの全面がエッチバックされることにより、図３（Ｃ）に示すように、シリコン膜１６の側面を覆うサイドウォール１８が形成される。この際、上記のエッチバックは、窒化膜３２が完全に除去されない段階で終えられる。従って、エッチバックが終了した段階において、窒化膜３２は、半導体ウェハの全面に残存している。
【００４１】
上述したエッチバックの後、半導体ウェハの全面に、図３（Ｄ）に示すように層間酸化膜２０が堆積される。層間酸化膜２０は、減圧または常圧ＣＶＤ法により、不純物を含まないシリコン酸化膜を５００〜１０００ｎｍの膜厚で堆積させることにより形成される。
【００４２】
層間酸化膜２０は、ノンドープのシリコン酸化膜に代えて、ＰやＢがドープされたシリコン酸化膜を堆積させることで形成してもよい。この場合、シリコン酸化膜の堆積後にＨ2Ｏ，Ｏ2或いはＮ2雰囲気中で７００〜９００℃の温度でアニールを行う方法（リフロー法）により、層間酸化膜２０の埋め込み特性や平坦性を高めることができる。
【００４３】
上記の埋め込み性や平坦性を高めるうえでは、Ｎ2雰囲気中でアニールを行うより、Ｈ2ＯまたはＯ2雰囲気中でアニールを行うことが効率的である。しかし、従来の製造方法では、シリコン膜１４の下部が酸化してしまうおそれがあり、層間酸化膜２０のアニールはＮ2雰囲気中でしか行うことができなかった。これに対して、本実施形態では、シリコン膜１４の底面を被い、かつ、半導体ウェハの全面を被うよう窒化膜３２が形成されているため、Ｈ2ＯまたはＯ2雰囲気中でアニールが実行されてもシリコン膜１４が酸化されることはない。このため、本実施形態の製造方法によれば、Ｈ2ＯまたはＯ2ガスをアニールガスとして用いることにより、層間酸化膜２０の埋め込み性や平坦性を十分に高めることができる。
【００４４】
図３（Ｅ）に示すように、層間酸化膜２０の上には、フォトレジスト２２がパターニングされる。フォトレジスト２２をマスクとして、ＲＩＥ法などにより層間酸化膜２０がドライエッチングされることにより、コンタクトホール２４が開口される。この際、上記のドライエッチングは、シリコン酸化膜をシリコン窒化膜に比して高い選択比で除去し得る条件で行われる。このため、窒化膜１６，３２およびサイドウォール１８は、エッチングの進行を止めるストッパー膜として機能する。
【００４５】
フォトレジスト２２が除去された後、次に、コンタクトホール２４の底部に露出している窒化膜３２、およびその下に位置する層間酸化膜１２が、ＲＩＥ法などのドライエッチングによって除去される。その結果、図３（Ｆ）に示すように、半導体基板１０の表面に到達するコンタクトホール２４が形成される。
【００４６】
上述の如く、本実施形態では、コンタクトホール２４の開口過程において、エッチングの進行を窒化膜３２によって一旦止めることができる。コンタクトホール２４を精度良く開口するためのエッチングの条件管理は、そのエッチングの進行がストッパー膜により一旦止められる方が、エッチングが止められることなくコンタクトホール２４が一度に形成される場合に比して容易である。このため、本実施形態の製造方向によれば、ストッパー膜として機能する窒化膜３２が存在しない場合に比して、コンタクトホール２４を、簡単な条件管理の下で、精度良く形成することができる。
【００４７】
次に、ＨＦなどを用いたウェットエッチングが実行される。その結果、図３（Ｇ）に示すように層間酸化膜１２が後退し、窒化膜３２の下部においてコンタクトホール２４の径が拡大される。この際、上記のウェットエッチングは、コンタクトホール２４が、サイドウォール１８直下の領域を越えて、シリコン膜１４直下の領域に到達するまで継続される。本実施形態ではシリコン膜１４の下に窒化膜３２が形成されているため、コンタクトホール２４がこのように拡大されても、シリコン膜１４の一部がコンタクトホール２４の内部に露出されることはない。
【００４８】
次に、コンタクトホール２４の内部にシリコンが満たされるように、半導体ウェハの全面にシリコン膜が堆積される。このシリコン膜は、ＰやＡｓがドープされた多結晶シリコンまたはアモルファスシリコンであり、層間酸化膜２０の上に５０〜２００ｎｍの膜厚を有している。このようにして堆積されたシリコンは、ＲＩＥ法などのドライエッチングによって所望の形状にパターニングされる。その結果、図３（Ｈ）に示すように、コンタクトプラグ２６および配線２８が形成される。
【００４９】
本実施形態では、コンタクトホール２４の底部の径が上記の如く拡大されているため、コンタクトプラグ２６と半導体基板１０との間に大きな接触面積が確保される。このため、本実施形態の製造方法によれば、コンタクトプラグ２６と半導体基板１０との接触抵抗を十分に小さくすることができ、コンタクト抵抗の増大や、トランジスタの駆動能力の低下などの問題が生ずるのを有効に防止することができる。
【００５０】
また、本実施形態においては、上記の如く、シリコン膜１４がコンタクトホール２４の内部に露出することがないため、コンタクトホール２４が拡大されているにも関わらず、シリコン膜１４とコンタクトプラグ２６のショートを確実に防止することができる。従って、本実施形態の製造方法によれば、コンタクト抵抗が小さく、安定した動作特性を示す半導体装置を安定に製造することができる。
【００５１】
実施の形態２．
以下、図４（Ａ）〜図４（Ｇ）を参照して本発明の実施の形態２について説明する。
図４（Ａ）に示すように、本実施形態の製造方法では、先ず、半導体基板１０の上に、実施の形態１の場合と同様に、層間酸化膜１２、窒化膜３２、シリコン膜１４および窒化膜１６の積層膜が形成される。
【００５２】
図示しないフォトレジストをマスクとしてＲＩＥ法などのドライエッチングが行われることにより、図４（Ｂ）に示すように、窒化膜１６、シリコン膜１４および窒化膜３２が所望の配線形状にパターニングされる。この際、上記のドライエッチングは、層間酸化膜１２が１０〜５０ｎｍ程度エッチングされた段階で終了される。その結果、配線形状にパターニングされたシリコン膜１６の下にのみ窒化膜３２が残存し、かつ、窒化膜３２の底面と、層間酸化膜１２の露出面との間に、１０〜５０ｎｍの段差が存在する状態が形成される。
【００５３】
次に、半導体ウェハの全面に２０〜８０ｎｍの膜厚でシリコン窒化膜が堆積される。ＲＩＥ法などのドライエッチングによって半導体ウェハの全面がエッチバックされることにより、図４（Ｃ）に示すように、シリコン膜１６の側面を覆うサイドウォール１８が形成される。本実施形態では、この段階で、窒化膜３２の底面とサイドウォール１８の底面との間に１０〜５０ｎｍの段差が形成される。
【００５４】
上述したエッチバックの後、半導体ウェハの全面に、図４（Ｄ）に示すように層間酸化膜２０が堆積される。層間酸化膜２０は、減圧または常圧ＣＶＤ法により、不純物を含まないシリコン酸化膜を５００〜１０００ｎｍの膜厚で堆積させることにより形成される。
【００５５】
層間酸化膜２０は、実施の形態１の場合と同様に、ノンドープのシリコン酸化膜に代えて、ＰやＢがドープされたシリコン酸化膜を堆積させることで形成してもよい。この場合、Ｈ2Ｏ，Ｏ2或いはＮ2雰囲気中でアニール（リフロー法）を行うことにより、層間酸化膜２０の埋め込み特性や平坦性を高めることができる。上記のアニールの段階で、窒化膜３２は実施の形態１の場合と異なり半導体ウェハの全面には残存していない。しかしながら、本実施形態においても、シリコン膜１４の底面は窒化膜３２で被われているため、Ｈ2ＯまたはＯ2雰囲気中でのアニールが可能である。このため、本実施形態の製造方法によっても、実施の形態１の場合と同様に、層間酸化膜２０に対して優れた埋め込み性および平坦性を付与することができる。
【００５６】
図４（Ｅ）に示すように、層間酸化膜２０の上には、フォトレジスト２２がパターニングされる。フォトレジスト２２をマスクとして、ＲＩＥ法などにより層間酸化膜２０がドライエッチングされることにより、コンタクトホール２４が開口される。この際、上記のドライエッチングは、シリコン酸化膜をシリコン窒化膜に比して高い選択比で除去し得る条件で行われるため、窒化膜１６およびサイドウォール１８はエッチングの進行を止めるストッパー膜として機能する。このため、上記のドライエッチングによれば、シリコン膜１４を露出させることなく、半導体基板１０に到達するまでコンタクトホール２４を開口させることができる。
【００５７】
フォトレジスト２２が除去された後、次に、ＨＦなどを用いたウェットエッチングが実行される。その結果、図４（Ｆ）に示すように層間酸化膜１２が後退し、サイドウォール１８の下部および窒化膜３２の下部においてコンタクトホール２４の径が拡大される。この際、上記のウェットエッチングは、コンタクトホール２４が、サイドウォール１８直下の領域を越えて、シリコン膜１４直下の領域に到達するまで継続される。本実施形態ではシリコン膜１４の下に窒化膜３２が形成されているため、コンタクトホール２４がこのように拡大されても、シリコン膜１４の一部がコンタクトホール２４の内部に露出されることはない。
【００５８】
ところで、図４（Ｆ）中に示すＬ１は、半導体基板１０の表面とサイドウォール１８の底面との距離である。セルフアラインの手法でコンタクトホール２４を形成する場合、図４（Ｃ）に示すように、この距離Ｌ１に対応する部分において、コンタクトホール２４がテーパー状となる。このため、距離Ｌ１は、コンタクトホール２４に開口不良を生じさせない距離に規定する必要がある。
【００５９】
一方、図４（Ｆ）中に示すＬ２は、半導体基板１０の表面とシリコン膜１４の底面との距離である。半導体装置の内部における線間容量は、半導体基板１０の表面とシリコン膜１４の底面とが離れているほど小さくなる。従って、その線間容量を抑制するためには、距離Ｌ２が大きいほど有利である。
【００６０】
上記の如く、本実施形態では、サイドウォール１８の底面が窒化膜３２の底面より１０〜５０ｎｍ程度半導体基板１０側に下がっている。このため、本実施形態の構造によれば、サイドウォール１８の底面と窒化膜３２の底面とが同じ高さに位置する場合に比して、距離Ｌ１と距離Ｌ２との間に大きな差を確保することができる。従って、本実施形態の製造方法は、線間容量を抑制するうえで、従来の製造方法、或いは実施の形態１の製造方法に比して優れている。
【００６１】
次に、コンタクトホール２４の内部にシリコンが満たされるように、半導体ウェハの全面にシリコン膜が堆積される。このシリコン膜は、ＰやＡｓがドープされた多結晶シリコンまたはアモルファスシリコンであり、層間酸化膜２０の上に５０〜２００ｎｍの膜厚を有している。このようにして堆積されたシリコンは、ＲＩＥ法などのドライエッチングによって所望の形状にパターニングされる。その結果、図４（Ｇ）に示すように、コンタクトプラグ２６および配線２８が形成される。
【００６２】
上述の如く、本実施形態の製造方法によれば、シリコン膜１４をコンタクトホール２４の内部に露出させることなくコンタクトホール２４の底部の径を拡大することができる。このため、本実施形態の製造方法によれば、実施の形態１の場合と同様に、コンタクト抵抗が小さく、安定した動作特性を示す半導体装置を安定に製造することができる。
【００６３】
実施の形態３．
以下、図５（Ａ）〜図５（Ｇ）を参照して本発明の実施の形態３について説明する。
図５（Ａ）に示すように、本実施形態の製造方法では、先ず、半導体基板１０の上に、実施の形態１の場合と同様に、層間酸化膜１２、窒化膜３２、シリコン膜１４および窒化膜１６の積層膜が形成される。
【００６４】
図示しないフォトレジストをマスクとしてＲＩＥ法などのドライエッチングが行われることにより、図５（Ｂ）に示すように、窒化膜１６およびシリコン膜１４が所望の配線形状にパターニングされる。この際、上記のドライエッチングは、窒化膜３２が途中までエッチングされた段階で終了される。その結果、この段階で、窒化膜３２は半導体ウェハの全面に残存する。
【００６５】
次に、半導体ウェハの全面に２０〜８０ｎｍの膜厚でシリコン窒化膜が堆積される。ＲＩＥ法などのドライエッチングによって半導体ウェハの全面がエッチバックされることにより、図５（Ｃ）に示すように、シリコン膜１６の側面を覆うサイドウォール１８が形成される。本実施形態では、この段階で、シリコン膜１４の下部とサイドウォール１８の下部とに窒化膜３２が残存する。
【００６６】
上述したエッチバックの後、半導体ウェハの全面に、図５（Ｄ）に示すように層間酸化膜２０が堆積される。層間酸化膜２０は、減圧または常圧ＣＶＤ法により、不純物を含まないシリコン酸化膜を５００〜１０００ｎｍの膜厚で堆積させることにより形成される。
【００６７】
層間酸化膜２０は、実施の形態１または２の場合と同様に、ノンドープのシリコン酸化膜に代えて、ＰやＢがドープされたシリコン酸化膜を堆積させることで形成してもよい。この場合、Ｈ2Ｏ，Ｏ2或いはＮ2雰囲気中でアニール（リフロー法）を行うことにより、層間酸化膜２０の埋め込み特性や平坦性を高めることができる。上記のアニールの段階で、窒化膜３２は、実施の形態１または２の場合と異なり、シリコン膜１４の下部とサイドウォール１８の下部にしか残存していない。しかしながら、本実施形態においても、シリコン膜１４の底面は窒化膜３２で被われているため、Ｈ2ＯまたはＯ2雰囲気中でのアニールが可能である。このため、本実施形態の製造方法によっても、シリコン膜１４の底面が窒化膜３２で被われていない場合に比べて、層間酸化膜２０に対して優れた埋め込み性および平坦性を付与することができる。
【００６８】
図５（Ｅ）に示すように、層間酸化膜２０の上には、フォトレジスト２２がパターニングされる。フォトレジスト２２をマスクとして、ＲＩＥ法などにより層間酸化膜２０がドライエッチングされることにより、コンタクトホール２４が開口される。この際、上記のドライエッチングは、シリコン酸化膜をシリコン窒化膜に比して高い選択比で除去し得る条件で行われるため、窒化膜１６、サイドウォール１８および窒化膜３２はエッチングの進行を止めるストッパー膜として機能する。このため、上記のドライエッチングによれば、シリコン膜１４を露出させることなく、半導体基板１０に到達するまでコンタクトホール２４を開口させることができる。
【００６９】
フォトレジスト２２が除去された後、次に、ＨＦなどを用いたウェットエッチングが実行される。その結果、図５（Ｆ）に示すように層間酸化膜１２が後退し、サイドウォール１８の下部および窒化膜３２の下部においてコンタクトホール２４の径が拡大される。この際、上記のウェットエッチングは、コンタクトホール２４が、サイドウォール１８直下の領域を越えて、シリコン膜１４直下の領域に到達するまで継続される。本実施形態ではシリコン膜１４の下に窒化膜３２が形成されているため、コンタクトホール２４がこのように拡大されても、シリコン膜１４の一部がコンタクトホール２４の内部に露出されることはない。
【００７０】
次に、コンタクトホール２４の内部にシリコンが満たされるように、半導体ウェハの全面にシリコン膜が堆積される。このシリコン膜は、ＰやＡｓがドープされた多結晶シリコンまたはアモルファスシリコンであり、層間酸化膜２０の上に５０〜２００ｎｍの膜厚を有している。このようにして堆積されたシリコンは、ＲＩＥ法などのドライエッチングによって所望の形状にパターニングされる。その結果、図５（Ｇ）に示すように、コンタクトプラグ２６および配線２８が形成される。
【００７１】
上述の如く、本実施形態の製造方法によれば、シリコン膜１４をコンタクトホール２４の内部に露出させることなくコンタクトホール２４の底部の径を拡大することができる。このため、本実施形態の製造方法によれば、実施の形態１の場合と同様に、コンタクト抵抗が小さく、安定した動作特性を示す半導体装置を安定に製造することができる。
【００７２】
実施の形態４．
次に、図６（Ａ）〜図６（Ｉ）を参照して、本発明の実施の形態４について説明する。図６（Ａ）〜図６（Ｅ）は、従来技術の説明で参照した図１（Ａ）〜図１（Ｅ）と同じである。また、図６（Ｆ）は、従来の方法と、コンタクトホール２４を拡大する処理とを組み合わせた場合に生ずる問題を説明するために参照した図２と同じである。
【００７３】
すなわち、本実施形態の製造方法では、先ず、従来の製造方法により半導体基板１０に到達するコンタクトホール２４が形成される（図６（Ａ）〜図６（Ｅ））。
次いで、シリコン膜１４の露出部３０が形成されるようにウェットエッチングによってコンタクトホール２４の底部が拡大される（図６（Ｆ））。
【００７４】
次に、図６（Ｇ）に示すように、コンタクトホール２４の内部および層間酸化膜２０の上部に、ＣＶＤ法により、１０〜５０ｎｍ程度の膜厚で窒化膜３４が堆積される。尚、窒化膜３４は、窒化酸化膜、或いは窒化膜と窒化酸化膜との重ね合わせ膜と代えてもよい。
【００７５】
次いで、図６（Ｈ）に示すように、ＲＩＥ法などのドライエッチングによって、半導体ウェハの全面がエッチバックされる。その結果、層間絶縁膜２０の表面およびコンタクトホール２４の底部から窒化膜３４が除去される。この際、コンタクトホール２４の側面に堆積されていた窒化膜３４は除去されないため、シリコン膜１４の露出部３０は、窒化膜３４に被われた状態で維持される。
【００７６】
次に、コンタクトホール２４の内部にシリコンが満たされるように、半導体ウェハの全面にシリコン膜が堆積される。このシリコン膜は、ＰやＡｓがドープされた多結晶シリコンまたはアモルファスシリコンであり、層間酸化膜２０の上に５０〜２００ｎｍの膜厚を有している。このようにして堆積されたシリコンは、ＲＩＥ法などのドライエッチングによって所望の形状にパターニングされる。その結果、図６（Ｉ）に示すように、コンタクトプラグ２６および配線２８が形成される。
【００７７】
上述の如く、本実施形態の製造方法によれば、コンタクトホール２４の底部の径を拡大しつつ、シリコン膜１４がコンタクトホール２４の内部に露出するのを防止することができる。このため、本実施形態の製造方法によれば、実施の形態１〜３の場合と同様に、コンタクト抵抗が小さく、安定した動作特性を示す半導体装置を安定に製造することができる。
【００７８】
本実施形態では、コンタクトホール２４の底部の径が上記の如く拡大されているため、コンタクトプラグ２６と半導体基板１０との間に大きな接触面積が確保される。このため、本実施形態の製造方法によれば、実施の形態１〜３の場合と同様に、コンタクトプラグ２６と半導体基板１０との接触抵抗を十分に小さくすることができ、コンタクト抵抗の増大や、トランジスタの駆動能力の低下などの問題が生ずるのを有効に防止することができる。
【００７９】
実施の形態５．
次に、図７、図８（Ａ）〜図８（Ｆ）および図９（Ａ）〜図９（Ｆ）を参照して本発明の実施の形態５について説明する。
図７は、ＤＲＡＭのメモリセルの構造を平面視で表した図である。
図７に示すように、ＤＲＡＭのメモリセルは、半導体基板の表面に形成された活性領域４０を備えている。活性領域４０には、トランジスタのソースドレイン領域として機能する不純物層（後述）と、トランジスタのチャネル領域として機能するチャネル領域が含まれている。個々の活性領域４０は、半導体基板上において、トレンチ分離（後述）によって区分されている。
【００８０】
半導体基板上には、また、所定の間隔を空けて複数のゲート電極４２が形成されている。更に、図７に示す２本のゲート電極４２の間、およびそれらのゲート電極４２の外側には、活性領域４０の不純物層と導通するパッドコンタクトプラグ４４，４６，４８が形成されている。パッドコンタクトプラグ４４は、ビット線コンタクトプラグ５０を介してビット線５２と導通している。一方、パッドコンタクトプラグ４６，４８は、ストレージノードコンタクトプラグ５４，５６を介して、それぞれストレージノード５８，６０と導通している。
【００８１】
図７に示すメモリセルは、ビット線５２およびストレージノードコンタクト５４，５６が、上述した実施の形態１の場合と同様の構造を有する点に特徴を有している。以下、図８（Ａ）〜図９（Ｆ）を参照して、図７に示すメモリセルの製造方法について説明する。
【００８２】
図８（Ａ）〜図９（Ｆ）は、図７に示すメモリセルの製造方法を説明するための一連の断面図である。これらの図において、紙面の左側の列に表されている図（（Ａ），（Ｃ），（Ｅ））は、メモリセルを図７に示すA-A'直線に沿って切断することにより得られる断面図である。また、紙面の右側の列に表されている図（（Ｂ），（Ｄ），（Ｆ））は、メモリセルを図７に示すB-B'直線に沿って切断することにより得られる断面図である。
【００８３】
本実施形態の製造方法では、先ず、図８（Ａ）および図８（Ｂ）に示すように、半導体基板１０の表面付近に、個々の活性領域を区分するトレンチ分離６２が形成される。次いで、半導体基板１０の上に、ゲート酸化膜６４およびゲート電極４２が形成される。ゲート電極４２は、それぞれ減圧ＣＶＤ法で堆積されたシリコン膜６６、シリコン酸化膜６８、およびシリコン窒化膜７０により構成されている。
【００８４】
ゲート電極４２に含まれる上記のシリコン膜６４は、多結晶シリコンやアモルファスシリコンのドープトシリコン膜であり、Ｐ或いはＡｓなどの不純物を含んでいる。尚、シリコン膜６４は、例えば、Ｔｉ，ＴｉＮまたはＷなどの高融点金属膜のシリサイド膜や、上述したドープトシリコン膜とシリサイド膜との重ね合わせ膜、或いはＷ，Ａｌなどの導電性金属膜に代えてもよい。
【００８５】
本実施形態の製造方法では、次に、図８（Ｂ）に示すように、半導体基板１０の活性領域上に、トランジスタのソースドレイン領域となる不純物層７２が形成される。
【００８６】
次に、半導体ウェハの全面に減圧ＣＶＤ法によりシリコン窒化膜が堆積される。ＲＩＥ法などのドライエッチングによって半導体ウェハの全面がエッチバックされることにより、図８（Ｃ）に示すように、ゲート電極４２の側面を覆うサイドウォール７４が形成される。
その後、図８（Ｃ）および図８（Ｄ）に示すように、半導体ウェハの全面に、減圧ＣＶＤ法によりシリコン窒化膜７６が堆積される。
【００８７】
この際、上記のエッチバックは、窒化膜３２が完全に除去されない段階で終えられる。従って、エッチバックが終了した段階において、窒化膜３２は、半導体ウェハの全面に残存している。
【００８８】
次に、図８（Ｅ）および図８（Ｆ）に示すように、減圧或いは常圧ＣＶＤにより、半導体ウェハの全面にＰ或いはＢなどの不純物がドープされた層間酸化膜７８が堆積される。層間酸化膜７８は、その埋め込み性や平坦性を高めるために、リフロー処理に付される。層間酸化膜７８には、セルフアラインの手法で、半導体基板１０の活性領域に到達するパッドコンタクトホールが形成される。
【００８９】
次に、パッドコンタクトホールの内部にシリコンが満たされるように、半導体ウェハの全面に、ＰやＡｓがドープされた多結晶シリコンまたはアモルファスシリコンが堆積される。このようにして堆積されたシリコンが、ＲＩＥ法などのドライエッチングによってエッチバックされることにより、層間酸化膜７８に埋め込まれたパッドコンタクトプラグ４４，４８が形成される。
【００９０】
以後、実施の形態１の製造方法を応用して、ビット線５２やストレージノードコンタクトプラグ５４などが形成される。
すなわち、上述した一連の処理によってパッドコンタクトプラグ４４，４８が形成されると、次に、図９（Ａ）および図９（Ｂ）に示すように、層間酸化膜７８の上に層間酸化膜１２と窒化膜３２とが形成される。層間酸化膜１２および窒化膜３２には、所望の位置に、パッドコンタクトプラグ４４に開口するビット線コンタクトホール８０が形成される。
【００９１】
その後、図９（Ｃ）に示すように、窒化膜３２の上に、ビット線５２の構成要素となるシリコン膜１４と窒化膜１６とが堆積される。そして、実施の形態１の方法に従って処理が進められることにより（図３（Ａ）〜図３（Ｈ）参照）、図９（Ｄ）に示すように、パッドコンタクトプラグ４８と導通するストレージノードコンタクトプラグ５４（実施の形態１におけるプラグ２６および配線２８に相当）が形成される。
【００９２】
上述した製造方法によれば、ビット線５２の配線層であるシリコン膜１４とストレージノードコンタクトプラグ５４とを短絡させることなく、そのプラグ５４の底部を大きく拡大することができる。このため、本実施形態の製造方法によれば、ビット線５２とストレージノードコンタクトプラグ５４とのショートを生じさせることなく、ストレージノードコンタクトプラグ５４とパッドコンタクトプラグ４８との接触抵抗を十分に小さく抑制することができる。
【００９３】
本実施形態では、次に、図９（Ｅ）に示すように、層間酸化膜２０の上に、減圧ＣＶＤによりシリコン窒化膜８２が堆積される。シリコン窒化膜８２の上には、更に、減圧または常圧ＣＶＤにより、ＰまたはＢがドープされたシリコン酸化膜８４が堆積される。
【００９４】
その後、図９（Ｆ）に示すように、ＲＩＥ法などのドライエッチングによってシリコン酸化膜８４の内部に、キャパシタのストレージノードを形成するためのスペースが形成される。そのスペース内には、ＰおよびＡｓがドープされた多結晶シリコン膜またはアモルファスシリコン膜、或いはそれらの重ね合わせ膜が、キャパシタの下部電極８６として形成される。
【００９５】
下部電極８６がアモルファスシリコンで構成される場合は、炉内にＳｉＨ4ガスを流してシリコン酸化膜８４の表面にＳｉ核を付けた後、ＰＨ3ガスを流して高温アニールを行うことでＳｉ結晶を成長させる手法が一般的に行われる。この手法によれば、下部電極８６の表面を、導電性の粒状結晶とすることができる。
【００９６】
下部電極８６の表面には、キャパシタ絶縁膜８８が堆積される。キャパシタ絶縁膜８８としては、ＣＶＤ法で堆積されたシリコン窒化膜の表面を熱酸化することで得られるいわゆるＯＮ膜や、Ｔａ2Ｏ5膜などが用いられる。キャパシタ絶縁膜８８の上には上部電極９０が堆積される。上部電極９０は、キャパシタ絶縁膜８８がＯＮ膜である場合は、ＰまたはＡｓのドープされた多結晶またはアモルファスシリコン膜をＣＶＤ法で堆積させることにより形成することができる。また、キャパシタ絶縁膜８８がＴａ2Ｏ5膜である場合、上部電極９０は、ＴｉやＴｉＮなどの高融点金属膜で形成することができる。
【００９７】
実施の形態６．
次に、図９（Ａ）および図９（Ｂ）と共に、図１０（Ａ）〜図１０（Ｄ）を参照して、本発明の実施の形態６について説明する。
本実施形態の製造方法では、実施の形態５の場合と同様の手順で、図９（Ａ）および図９（Ｂ）に示す構造が製造される。次に、実施の形態２の製造方法を応用して、ビット線５２やストレージノードコンタクトプラグ５４などが形成される。
【００９８】
すなわち、本実施形態では、実施の形態５の場合と同様の手法でビット線コンタクトホール８０が形成された後（図９（Ａ）および図９（Ｂ））、図１０（Ａ）に示すように、窒化膜３２の上に、ビット線５２の構成要素となるシリコン膜１４と窒化膜１６とが堆積される。そして、実施の形態２の方法に従って処理が進められることにより（図４（Ａ）〜図４（Ｇ）参照）、図１０（Ｂ）に示すように、窒化膜３２の底面より下方へ延びるサイドウォール１８と共に、パッドコンタクトプラグ４８に導通するストレージノードコンタクトプラグ５４（実施の形態２におけるプラグ２６および配線２８に相当）が形成される。
【００９９】
上述した製造方法によれば、ビット線５２の配線層であるシリコン膜１４とストレージノードコンタクトプラグ５４とを短絡させることなく、そのプラグ５４の底部を大きく拡大することができる。更に、本実施形態の製造方法によれば、層間酸化膜７８とシリコン膜１４との間に大きな間隔を確保して、メモリセル内の配線容量を十分に小さくすることができる。このため、本実施形態の製造方法によれば、優れた電気特性を示すＤＲＡＭを安定に製造することができる。
【０１００】
以後、実施の形態５の場合と同様の手順で、キャパシタの下部電極８６、キャパシタ絶縁膜８８、およびキャパシタの上部電極９０などが形成されることにより、図１０（Ｃ）および図１０（Ｄ）に示すメモリセル構造が実現される。
【０１０１】
実施の形態７．
次に、図９（Ａ）および図９（Ｂ）と共に、図１１（Ａ）〜図１１（Ｄ）を参照して、本発明の実施の形態７について説明する。
本実施形態の製造方法では、実施の形態５の場合と同様の手順で、図９（Ａ）および図９（Ｂ）に示す構造が製造される。次に、実施の形態３の製造方法を応用して、ビット線５２やストレージノードコンタクトプラグ５４などが形成される。
【０１０２】
すなわち、本実施形態では、実施の形態５の場合と同様の手法でビット線コンタクトホール８０が形成された後（図９（Ａ）および図９（Ｂ））、図１１（Ａ）に示すように、窒化膜３２の上に、ビット線５２の構成要素となるシリコン膜１４と窒化膜１６とが堆積される。そして、実施の形態３の方法に従って処理が進められることにより（図５（Ａ）〜図５（Ｇ）参照）、図１１（Ｂ）に示すように、シリコン膜１４の下部とサイドウォール１８の下部にのみ存在する窒化膜３２と共に、パッドコンタクトプラグ４８に導通するストレージノードコンタクトプラグ５４（実施の形態３におけるプラグ２６および配線２８に相当）が形成される。
【０１０３】
上述した製造方法によれば、ビット線５２の配線層であるシリコン膜１４とストレージノードコンタクトプラグ５４とを短絡させることなく、そのプラグ５４の底部を大きく拡大することができる。このため、本実施形態の製造方法によれば、ビット線５２とストレージノードコンタクトプラグ５４とのショートを生じさせることなく、ストレージノードコンタクトプラグ５４とパッドコンタクトプラグ４８との接触抵抗を十分に小さく抑制することができる。
【０１０４】
以後、実施の形態５の場合と同様の手順で、キャパシタの下部電極８６、キャパシタ絶縁膜８８、およびキャパシタの上部電極９０などが形成されることにより、図１１（Ｃ）および図１１（Ｄ）に示すメモリセル構造が実現される。
【０１０５】
実施の形態８．
次に、図８（Ｅ）および図８（Ｆ）と共に、図１２（Ａ）〜図１２（Ｆ）を参照して、本発明の実施の形態８について説明する。
本実施形態の製造方法では、実施の形態５の場合と同様の手順で、図８（Ｅ）および図８（Ｆ）に示す構造が製造される。次に、実施の形態４の製造方法を応用して、ビット線５２やストレージノードコンタクトプラグ５４などが形成される。
【０１０６】
すなわち、本実施形態では、実施の形態５の場合と同様の手法でパッドコンタクトプラグ４４，４８が形成された後（図８（Ｅ）および図８（Ｆ））、図１２（Ａ）および図１２（Ｂ）に示すように、層間酸化膜７８の上に、更に層間酸化膜１２が形成される。そして、層間酸化膜１２には、所望の位置に、パッドコンタクトプラグ４４に開口するビット線コンタクトホール８０が形成される。
【０１０７】
次に、図１２（Ｃ）に示すように、層間酸化膜１２の上に、ビット線５２の構成要素となるシリコン膜１４と窒化膜１６とが堆積される。そして、実施の形態４の方法に従って処理が進められることにより（図６（Ａ）〜図６（Ｉ）参照）、図１２（Ｄ）に示すように、ストレージノードコンタクトホールの側面を被う窒化膜３４と共に、パッドコンタクトプラグ４８と導通するストレージノードコンタクトプラグ５４（実施の形態４におけるプラグ２６および配線２８に相当）が形成される。
【０１０８】
上述した製造方法によれば、ビット線５２の配線層であるシリコン膜１４とストレージノードコンタクトプラグ５４とを短絡させることなく、そのプラグ５４の底部を大きく拡大することができる。このため、本実施形態の製造方法によれば、ビット線５２とストレージノードコンタクトプラグ５４とのショートを生じさせることなく、ストレージノードコンタクトプラグ５４とパッドコンタクトプラグ４８との接触抵抗を十分に小さく抑制することができる。
【０１０９】
実施の形態９．
次に、図１３および図１４を参照して、本発明の実施の形態９について説明する。
図１３は、上述した実施の形態５において、ビット線コンタクトホール８０を開口するためのエッチング工程が開始される時点でのメモリセルのA-A'断面を示す。また、図１４は、本実施形態において、同様のエッチングが開始される時点でのメモリセルのA-A'断面を示す。
【０１１０】
上述した実施の形態５においては、層間酸化膜１２が窒化膜３２で被われた状態でビット線コンタクトホール８０を開口するためのエッチングが実行される。この場合、写真製版によりフォトレジスト９２を精度良くパターニングするためには、窒化膜３２の上に、有機ＡＲＣなどの反射防止膜９４を形成する必要が生ずる。
【０１１１】
図１４に示すように、本実施形態の製造方法では、層間酸化膜１２の上に、窒化膜３２に代えて酸素を含むプラズマ系窒化膜（ｐ−ＳｉＯＮ膜）９６が形成される。尚、本実施形態の製造方法は、上記の点を除き、実施の形態５の製造方法と同じである。
【０１１２】
ｐ−ＳｉＯＮ膜９６は、シリコン酸化膜のドライエッチング時に窒化膜３２と同様にストッパー膜として機能させることができると共に、写真製版の際に、反射防止膜としても使用することができる。このため、本実施形態の製造方法によれば、ｐ−ＳｉＯＮ膜９６の上に反射防止膜９４を形成することなく、フォトレジスト９２を高精度にパターニングすることができる。このため、本実施形態の製造方法によれば、実施の形態５の製造方法に比して少ない工程でメモリセルを製造することができる。
【０１１３】
ところで、上述した実施の形態９では、ｐ−ＳｉＯＮ膜９６を実施の形態５の方法と組み合わせて用いる場合を説明しているが、ｐ−ＳｉＯＮ膜９６と組み合わせて用い得る製造方法は、実施の形態５の方法に限定されるものではない。すなわち、ｐ−ＳｉＯＮ膜９６は、実施の形態６または７の製造方法と組み合わせて用いることとしてもよい。
【０１１４】
【発明の効果】
この発明は以上説明したように構成されているので、以下に示すような効果を奏する。
請求項１または９記載の発明によれば、配線の底面が下部絶縁膜で被われているため、コンタクトホールが拡大部を有していても、配線とコンタクトプラグにショートは生じない。更に、本発明によれば、層間酸化膜のほぼ全面が下部絶縁膜で被われているため、層間酸化膜のリフローの際に配線が酸化されるのを有効に防止することができる。このため、本発明によれば、特性の安定した半導体装置を実現することができる。
【０１１８】
請求項２または１０記載の発明によれば、コンタクトホールが拡大されることによりその内部に露出した配線を、短絡防止膜で被覆することができる。このため、本発明によれば、配線の下に下部絶縁膜が形成されていないにも関わらず、配線とコンタクトプラグのショートを確実に防止することができる。
【０１１９】
請求項３または１１記載の発明によれば、短絡防止膜を、シリコン酸化膜に対してエッチング選択比を確保し易い窒化系絶縁膜で形成することができる。
【０１２０】
請求項４または１２記載の発明によれば、下部絶縁膜や上部絶縁膜、或いはサイドウォールなどを、シリコン酸化膜に対してエッチング選択比を確保し易いシリコン窒化膜で形成することができる。
【０１２１】
請求項５または１３記載の発明によれば、下部絶縁膜や上部絶縁膜、或いはサイドウォールなどを、シリコン酸化膜に対してエッチング選択比を確保し易いシリコン窒化酸化膜で形成することができる。
【０１２２】
請求項６、８，１４または１６記載の発明によれば、コンタクトホールを拡大することでコンタクト抵抗の低減を図る硬化を、ＤＲＡＭのメモリセルにおいて実現することができる。
【０１２３】
請求項７または１５記載の発明によれば、下部絶縁膜を反射防止膜として利用することで、工程の簡単化を図ることができる。
【図面の簡単な説明】
【図１】  従来の製造方法を説明するための断面図である。
【図２】  従来の製造方法にコンタクトホールを拡大する技術を適用した場合の問題点を説明するための図である。
【図３】  本発明の実施の形態１の製造方法を説明するための断面図である。
【図４】  本発明の実施の形態２の製造方法を説明するための断面図である。
【図５】  本発明の実施の形態３の製造方法を説明するための断面図である。
【図６】  本発明の実施の形態４の製造方法を説明するための断面図である。
【図７】  本発明の実施の形態５の半導体装置の構造を説明するための平面図である。
【図８】  本発明の実施の形態５の製造方法を説明するための断面図（その１）である。
【図９】  本発明の実施の形態５の製造方法を説明するための断面図（その２）である。
【図１０】  本発明の実施の形態６の製造方法を説明するための断面図である。
【図１１】  本発明の実施の形態７の製造方法を説明するための断面図である。
【図１２】  本発明の実施の形態８の製造方法を説明するための断面図である。
【図１３】  本発明の実施の形態５の製造方法において、ビット線コンタクトホールを開口するためのエッチング工程が開始される時点でのメモリセルの断面図である。
【図１４】  本発明の実施の形態９の製造方法において、ビット線コンタクトホールを開口するためのエッチング工程が開始される時点でのメモリセルの断面図である。
【符号の説明】
１０  半導体基板、    １２，２０  層間酸化膜、    １４  シリコン膜、    １６，３２  窒化膜、    １８  サイドウォール、    ２２  フォトレジスト、２４  コンタクトホール、    ２６  コンタクトプラグ、    ２８  配線、４０  活性領域、    ４２  ゲート電極、    ４４，４６，４８  パッドコンタクトプラグ、    ５０  ビット線コンタクトプラグ、    ５２  ビット線、５４，５６  ストレージノードコンタクトプラグ、    ９６  プラズマ系窒化膜。
【図１】
0004883836.tif 000002
【図２】
0004883836.tif 000003
【図３】
0004883836.tif 000004
【図４】
0004883836.tif 000005
【図５】
0004883836.tif 000006
【図６】
0004883836.tif 000007
【図７】
0004883836.tif 000008
【図８】
0004883836.tif 000009
【図９】
0004883836.tif 000010
【図１０】
0004883836.tif 000011
【図１１】
0004883836.tif 000012
【図１２】
0004883836.tif 000013
【図１３】
0004883836.tif 000014
【図１４】
0004883836.tif 000015