(57)【特許請求の範囲】
【請求項１】
それぞれが適切なタイプのビデオソースに接続されえる多数のデータポートと、実行可能な命令および関連付けられたデータを処理するよう構成されたプロセッサとを有するディスプレイコントローラにおいて、プロセッサのメモリ空間に記憶された拡張ディスプレイ識別データ（ＥＤＩＤ）の読み出しを制御する方法であって、
前記プロセッサのメモリ空間の第１部分に、前記プロセッサによって実行される命令および関連付けられたデータを記憶すること、および
前記プロセッサのメモリ空間の第２部分に、前記ＥＤＩＤを記憶すること
を備え、
前記第１および第２部分は、前記ディスプレイコントローラとプロセッサの電源がオフになっているときでも、前記データポートによってアクセスのために完全に利用可能であり、
前記ＥＤＩＤは、バッファメモリの中に一時的に格納され、
調停回路は、ＥＤＩＤリードリクエストと、クライアント装置リードリクエストを実行し、
前記バッファメモリに格納された前記ＥＤＩＤが少なくなったときに、未実行のＥＤＩＤリードリクエストを実行するために、前記バッファメモリは前記第２部分へのアクセスが認められる、方法。
【請求項２】
請求項１に記載の方法であって、
前記メモリ空間の前記第２部分に前記ＥＤＩＤを記憶することは、
前記メモリ空間の第２部分の一部に、アナログ拡張ディスプレイ識別データを記憶すること、および
前記メモリ空間の第２部分の他の部分に、ディジタル拡張ディスプレイ識別データを記憶すること
を備える方法。
【請求項３】
請求項１に記載の方法であって、前記データポートの少なくとも１つはアナログデータポートであり、前記データポートの少なくとも１つはディジタルデータポートである方法。
【請求項４】
請求項３に記載の方法であって、前記アナログデータポートは選択的に前記アナログ拡張ディスプレイ識別データを取り出す方法。
【請求項５】
請求項３に記載の方法であって、前記ディジタルデータポートは選択的に前記ディジタル拡張ディスプレイ識別データを取り出す方法。
【請求項６】
請求項１に記載の方法であって、
電源オフモードにおいて前記データポートのうちの選択されたものを経由してホストデバイスによって前記プロセッサのメモリ空間に電力を供給すること、および
電源オンモードにおいてオンボード電源だけによって前記プロセッサのメモリ空間に電力を供給すること
をさらに備える方法。
【請求項７】
請求項１に記載の方法であって、前記データポートはそれぞれＩ２Ｃ準拠データバスを経由して前記プロセッサのメモリ空間に接続される方法。
【請求項８】
請求項７に記載の方法であって、
Ｉ２Ｃ準拠を維持するように、適切なＥＤＩＤを前記リクエストしているポートによって前記プロセッサのメモリ空間から取り出すことおよびプロセッサメモリアクセスリクエストを調停すること
をさらに備える方法。
【請求項９】
請求項８に記載の方法であって、ディジタルポートはＤＶＩポートであり、アナログポートはＶＧＡポートである方法。
【請求項１０】
請求項９に記載の方法であって、
ディスプレイがディジタルディスプレイかアナログディスプレイかを決定すること、
前記ディスプレイがアナログまたはディジタルであるかに基づいて適切なポートをアクティベートすること、および
前記ディスプレイがアナログまたはディジタルであるかに基づいて前記プロセッサのメモリ空間の適切な部分にアクセスすること
をさらに備える方法。
【請求項１１】
ディスプレイインタフェースによってディスプレイ装置に、多数のデータポートによってホストデバイスに結合されたディスプレイコントローラであって、
実行可能な命令および関連付けられたデータを処理するよう構成されたプロセッサ
であって、前記プロセッサは、前記ディスプレイコントローラの外部にある、前記実行可能な命令および関連付けられたデータおよび前記ディスプレイ装置に対応する拡張ディスプレイ識別データ（ＥＤＩＤ）を記憶する単一のメモリデバイスに結合しており、前記単一のメモリデバイスは、前記プロセッサとディスプレイコントローラの電源がオフになっているときでも、前記データポートによってアクセスのために完全に利用可能である、プロセッサと、
前記単一のメモリデバイスから読まれたＥＤＩＤを一時的に格納するためのバッファメモリ格納領域であって、ＥＤＩＤリードリクエストによる指示に従って前記単一のメモリデバイスから読み出されたＥＤＩＤをデータポートが前記バッファメモリ格納領域から取得する、前記バッファメモリ格納領域と、
前記バッファメモリ格納領域が空になる前に前記プロセッサからのクライアントデバイスリードリクエストを遮ることによって前記データポートによって取得され得るＥＤＩＤを前記バッファメモリ格納領域が保持することを保証して、前記ディスプレイコントローラが前記多数のデータポートに接続されたバスをホールドする必要を回避する調停回路と、
を備えるディスプレイコントローラ。
【請求項１２】
請求項１１に記載のディスプレイコントローラであって、
前記データポートおよび前記単一のメモリデバイスを結合するブリッジ部分
をさらに備え、
前記ブリッジ部分および前記単一のメモリデバイスは、電源ダウンモードにおいて必要に応じて前記ホストデバイスが適切なＥＤＩＤを前記単一のメモリデバイスからアクセスおよび取り出しできるように、前記ホストデバイスによって共に電源供給される
ディスプレイコントローラ。
【請求項１３】
請求項１１に記載のディスプレイコントローラであって、前記単一のメモリデバイスは不揮発性ランダムアクセスメモリデバイスであるディスプレイコントローラ。
【請求項１４】
請求項１１に記載のディスプレイコントローラであって、前記ディスプレイコントローラは、アナログタイプディスプレイおよび／またはディジタルタイプディスプレイを制御するよう適切に構成されたデュアルポートコントローラであるディスプレイコントローラ。
【請求項１５】
請求項１１に記載のディスプレイコントローラであって、前記ＥＤＩＤの記憶のために割り当てられた前記単一のメモリデバイスの部分は、アナログＥＤＩＤ部分とディジタルＥＤＩＤ部分とにさらに区切られるディスプレイコントローラ。
【請求項１６】
請求項１５に記載のディスプレイコントローラであって、
前記ディスプレイ装置がアナログまたはディジタルディスプレイのどちらかを決定するよう構成されたディスプレイタイプ決定器、および
前記ディスプレイタイプ決定器に結合された、ディスプレイタイプの前記決定の結果に基づいて前記ポートのうちの適切な１つをアクティベートするよう構成されたポートアクティベータ
をさらに備えるディスプレイコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置に関する。より具体的には、本発明は、ディジタルおよびアナログの両方のディスプレイ情報を記憶することができる単一のメモリデバイスにディスプレイ装置がアクセスできるようにする方法および装置を記述する。
【背景技術】
【０００２】
コンピュータでは、基本入出力システム（ＢＩＯＳ）は、モニタが存在するかを決定するために、コンピュータのポートにクエリーを送る。もしモニタが存在するなら、ＢＩＯＳは、典型的にはモニタ内の読み出し専用メモリ（ＲＯＭ）に含まれる標準化されたデータをダウンロードする。この標準化されたデータは、モニタのタイプ、モデルおよび機能のような情報を含むモニタに関する情報を含む拡張ディスプレイ識別データ（ＥＤＩＤ）と典型的には呼ばれる。典型的にはＢＩＯＳは、そのコンピュータによってサポートされる全てのさまざまなモニタをリストするテーブルを含む。モニタがポートに接続されるとき、ＢＩＯＳは、ＥＤＩＤから選択された情報を読み出し、そのＥＤＩＤをＢＩＯＳに記憶されたモニタデータと比較する。標準化されたプロトコルは、モニタの電源がオフにされているときでさえも、ＢＩＯＳがモニタの情報を読み出すことを要求する。この場合、少量の電力がコンピュータによってモニタコネクタを通してモニタに供給され、ＥＤＩＤ記憶デバイスを動作させ、それにアクセスする。
【０００３】
もしＥＤＩＤおよびＢＩＯＳに記憶されたモニタデータとの一致が見られるなら、コンピュータシステムは、この特定のタイプのモニタおよびその機能を利用するよう構成される。例えば、もしモニタがボリュームコントロールまたはスリープボタンを有するなら、コンピュータは、この機能をサポートするよう構成される。しかし、もしＥＤＩＤからの情報がＢＩＯＳに記憶されたモニタデータと一致しないなら、コンピュータは、それが「レガシー」モニタと通信していると想定する。レガシーモニタは、比較的古い、時代遅れのモニタのような基本的な機能を有するモニタを指す語である。よってＢＩＯＳは、コンピュータをデフォールトのコンフィギュレーションに構成して、レガシーモニタと動作する。
【０００４】
現在、ＤＤＣモニタ（ディスプレイデータチャネル）は、モニタの解像度およびリフレッシュレートのようなモニタの機能に関するＥＤＩＤを記憶するＥＥＰＲＯＭのような記憶デバイスを含む。ＥＤＩＤフォーマットは、より高いモニタ／ホストコンピュータ互換性を促進するためにＶＥＳＡ（ビデオ電子装置規格化協会）によって開発された標準データフォーマットである。現時点において、現在のＥＤＩＤフォーマットは１９９４年８月１２日付けのDisplay Data Channel(DDC.TM.) Standard, version 1.0 revision 0のAppendix D（ＤＤＣ．ＴＭ．）において記述される。ＤＤＣモニタを利用するパーソナルコンピュータについては、システムソフトウェアは、ＤＤＣ関連のモニタ内に記憶されるＥＤＩＤにアクセスする。このシステムソフトウェアは、システムにインストールされているビデオコントローラのタイプも決定する。ビデオコントローラは、モニタに送られるビデオデータを制御および構成するのに用いられる。それからシステムソフトウェアは、ＤＤＣモニタから得られるリフレッシュレートをビデオコントローラの能力と比較し、モニタを制御するビデオコントローラにおいて設定される適切なリフレッシュレートを決定する。
【０００５】
典型的にはＥＤＩＤは、モニタの電源が落ちているときでさえも、ホストがアクセス可能なディスプレイ情報である。「デュアルインタフェース」（アナログおよびディジタルの両方のコネクタがサポートされる）をサポートするモニタにおいて、典型的には２つの別個の標準ＥＤＩＤ  ＲＯＭデバイスが存在し、これらはフラットパネルコントローラボード上に位置し、これらＲＯＭがアナログおよびディジタルＥＤＩＤを記憶する。ＥＤＩＤは専用のＤＤＣバスを介してアクセスされる。従来のデュアルパネルフラットパネルコントローラ設計においては、２つのＥＤＩＤ  ＲＯＭデバイスは、フラットパネルコントローラ上にあり、アナログＥＤＩＤ  ＲＯＭについてはアナログケーブル（ＶＧＡ  ＤＤＣケーブル）で、ディジタルＥＤＩＤ  ＲＯＭについてはディジタルケーブルでホスト電源から電源供給されている。２つのＥＤＩＤ  ＲＯＭデバイスをフラットパネルコントローラボード上に設けるコストは高い。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、現在のコストプレッシャーのある市場では、２つのＥＤＩＤ  ＲＯＭデバイスを持つことなくＤＤＣポートを通してＥＤＩＤをサポートするソリューションの要求がある。
【課題を解決するための手段】
【０００７】
単一のメモリからアナログおよびディジタルＥＤＩＤの両方をサポートする方法および装置が記載される。
【０００８】
ある実施形態において、それぞれが適切なタイプのビデオソースに接続されえる多数のデータポートおよび実行可能な命令および関連付けられたデータを処理するよう構成されたプロセッサを有するディスプレイコントローラ内の単一のメモリデバイスのメモリ空間を区切る方法が記載される。この方法は、前記メモリ空間の第１部分に、前記実行可能な命令および関連付けられたデータを記憶するよう割り当てること、および前記メモリ空間の第２部分に、拡張ディスプレイ識別データを記憶するよう割り当てることを備え、前記第１および第２部分は、前記ディスプレイコントローラの電源状態に関係なく、前記データポートおよび／または前記プロセッサによってアクセスのために常に利用可能である。
【０００９】
ディスプレイインタフェースによってディスプレイ装置に、多数のデータポートによってホストデバイスに結合されたディスプレイコントローラは、実行可能な命令および関連付けられたデータを処理するよう構成されたプロセッサ、および前記実行可能な命令および関連付けられたデータおよび前記ディスプレイ装置に対応するＥＤＩＤを記憶する単一のメモリデバイス、および前記単一のメモリデバイスを前記データポートによって前記ホストデバイスに結合するブリッジ部分を含み、前記ディスプレイコントローラが電源オフ状態であるブートアッププロセスのあいだのような前記ディスプレイコントローラが電源オフ状態であるときでさえも、前記ブリッジ部分は、常に電源オン状態であることによって、前記ホストデバイスによる前記単一のメモリデバイスへのアクセスを提供し、前記ブリッジ部分および前記単一のメモリデバイスは前記ホストデバイスによって共に電源供給されることによって、前記ホストデバイスは必要に応じて前記単一のメモリデバイスから前記適切なＥＤＩＤをアクセスおよび取り出しができる。
【発明を実施するための最良の形態】
【００１０】
本発明の特定の実施形態が詳細に参照され、その例が添付の図面に示される。本発明は、特定の実施形態について記載されるが、本発明を記載された実施形態に限定するよう意図されないことが理解されよう。逆に、添付の特許請求の範囲によって規定されるように、本発明の精神および範囲内に含まれえるよう代替物、改変物、および等価物を含むよう意図される。
【００１１】
ＤＤＣモニタ（ディスプレイデータチャネル）は、モニタの解像度およびリフレッシュレートのようなモニタの機能に関するＥＤＩＤを記憶するＥＥＰＲＯＭのような記憶デバイスを含む。「デュアルインタフェース」（すなわちアナログおよびディジタルの両方のコネクタがサポートされる）をサポートするモニタにおいて、典型的には２つの別個の標準ＥＤＩＤ  ＲＯＭデバイスが存在し、これらはフラットパネルコントローラボード上に位置し、これらＲＯＭがそれぞれアナログおよびディジタルＥＤＩＤを記憶する。ＥＤＩＤ  ＲＯＭデバイスに加えて、モニタも、典型的にはシリアル周辺インタフェース（ＳＰＩ）フラッシュシリアルＲＯＭとして構成されたプログラム可能なＲＯＭデバイスとして構成された関連付けられたプログラムメモリ記憶を有するプロセッサをそれ自身が含むモニタコントローラを含む。ＳＰＩフラッシュＲＯＭは、それ自身におけるパネルを制御する重要なファームウェアルーチンを保持するためにフラットパネルコントローラボード上で必要とされる。これらルーチンは、必要なコマンドをある時刻において実行するために我々のオンチップマイクロコントローラによって呼ばれる。シリアル周辺インタフェース（ＳＰＩ）は、フルデュープレクスモードで動作する、シリアル（すなわち一度に１ビットずつ）のデータ交換を多くのデバイス（少なくとも１つはマスタと呼ばれ、その他はスレーブと呼ばれる）の間で可能にするインタフェースであることに注意されたい。フルデュープレクスであるとは、同時に双方向にデータが転送されえることを意味する。ＳＰＩは、中央処理ユニット（ＣＰＵ）および周辺装置の間での通信のためにシステムで最もしばしば採用される。２つのマイクロプロセッサをＳＰＩによって接続することも可能である。
【００１２】
このことを頭に入れて、本発明は、ＥＤＩＤを記憶するためにプロセッサメモリ（ＳＰＩフラッシュシリアルＲＯＭのような）の使用されない部分（群）を利用することによって、ＥＤＩＤを記憶するための外部メモリデバイスの高価な使用をなくす。このようにして、ＥＤＩＤを記憶するために既にプロセッサに利用可能なＳＰＩフラッシュＲＯＭを用いることによって、本発明は、ＥＤＩＤだけを記憶するため専用であった別個のＲＯＭを持つコストを削減する。このようにして、ＥＤＩＤは、２つの別個のＥＤＩＤ  ＲＯＭデバイスを有することなく、ＤＤＣポート（もし必要ならアナログおよびディジタルの両方）に利用可能になる。
【００１３】
本発明は、ここでディスプレイコントローラ回路について記載される。ディスプレイコントローラは、任意の個数および種類のフラットパネルディスプレイモニタにおいて用いるのに適するフラットパネルディスプレイコントローラについて記載されるが、本発明のコントローラ回路は、適切とみなされる任意のタイプのディスプレイのために適することに注意されたい。したがって、ここで記載されるフラットパネルディスプレイは、コンピュータおよびディスプレイを必要とする他の装置と共に用いるのに適する液晶ディスプレイ（ＬＣＤ）タイプのモニタを含む。
【００１４】
図１は、本発明のある実施形態による本発明のディスプレイコントローラ１０２の実現例を含むシステム１００を示す。示されるように、ディスプレイコントローラ１０２は、ディスプレイ１０７に関連付けられたＥＤＩＤを、プロセッサ１０４によって処理される実行可能な命令および関連付けられたデータを記憶するためのメモリ位置１０９とは別個で、異なる特定のメモリ位置において記憶するよう構成されたＳＰＩ−ＲＯＭ１０６の形態をとるメモリデバイス１０６に結合されたプロセッサ１０４を含む。記載される実施形態において、システム１００は、外部ビデオソース１１０（コンピュータまたはＰＣホストのような）およびディスプレイコントローラ１０２の間の転送リンクを提供する多くのデータポート１０８も含む。一般に言って、システム１００は、任意の個数およびタイプのデータポート１０８を含みえるが、ここでの説明のために、システム１００は、ディスプレイデータチャネル（ＤＤＣ）タイプのディジタルポート（ＤＤＣ−ＤＶＩポート１０８ａと呼ばれる）およびＤＤＣアナログデータポート（ＤＤＣーＶＧＡポート１０８ｂと呼ばれる）を含むデュアルインタフェースタイプのシステムであるとされる。ディスプレイコントローラ１０２は、アナログディスプレイについてはＤＤＣーＶＧＡポート１０８ｂを、ディジタルディスプレイについてはＤＤＣーＤＶＩポート１０８ａを用いてビデオソース１１０へケーブル１１２によって結合される。ＤＤＣ標準は、モニタと、それが接続されるビデオソース中に含まれるディスプレイアダプタとの間の通信チャネルを定義する標準であることに注意されたい。モニタは、このチャネルを用いてそのアイデンティティおよび能力をディスプレイアダプタに伝える。
【００１５】
記載された実施形態において、ＳＰＩ−ＲＯＭ１０６は、仮想ＥＤＩＤ部１１４を含むように区切られ、この仮想ＥＤＩＤ部１１４はさらに、アナログディスプレイデータを記憶するのに用いられるアナログＥＤＩＤ部１１６、およびディジタルディスプレイデータを記憶するのに用いられるディジタルＥＤＩＤ部１１８に区切られる。特定の実現例において、アナログＥＤＩＤ部１１６は、メモリ位置０００〜１００に広がり、一方、ディジタルＥＤＩＤ部１１８は、メモリ位置１０１〜１ＦＦに広がるが、もちろん適切とみなされる任意のやり方で構成されえる。
【００１６】
コントローラ１０２の一部は、ＤＤＣーＶＧＡポート１０８ｂおよびＤＤＣ−ＤＶＩポート１０８ａと、ＳＰＩフラッシュＲＯＭ１０６との間のブリッジとして働くブリッジ部１２０と呼ばれるものに区切られる。（このブリッジ部１２０は、図２を参照してさらに詳細が以下に記載される。）ブリッジ部１２０はアナログ部１２２も含むことに注意されたい。動作のあいだ、ポート１０８のうちの１つからの任意のＥＤＩＤリードリクエストは、適切なＥＤＩＤを記憶するＲＯＭ１０６の該当部分（アナログデータについては部分１１６であり、ディジタルデータについては部分１１８である）にアクセスすることによってブリッジ部１２０によって処理される。さらにブリッジ部１２０は、ＳＰＩフラッシュＲＯＭ１０６から読み出されたデータをリクエストしているポートに戻す。
【００１７】
記載される実施形態において、コントローラ１０２は、ＳＤＡ（Serial DAta line、シリアルデータライン）およびＳＣＬ（Serial CLock line、シリアルクロックライン）の２つのアクティブな双方向ワイヤおよびグラウンド接続を有する集積回路群間の通信リンクを記述するインターＩＣバス（Ｉ２Ｃ）プロトコルに準拠する。Ｉ２Ｃバスに接続された各デバイスは、機能に依存して、レシーバおよび／またはトランスミッタとして働きえるそれ自身のユニークなアドレスを有する。例えば、ＬＣＤドライバはレシーバだけとして働くが、一方、メモリまたはＩ／Ｏチップは、トランスミッタおよびレシーバの両方として働きえる。
【００１８】
したがって、Ｉ２Ｃバースト読み出しのあいだ、ブリッジ部１２０は、ＥＤＩＤ関連データのそれぞれのバイトを、情報のシリアルビットに変換し、それをリクエストしているＤＤＣポートの２ワイヤＩ２Ｃバス上で転送する。オフモード（OFF_Mode）と呼ばれる期間のあいだ（アナログビット１２２によって検出されるようにオンボード電源レギュレータ１２４がオフである）、外部電源１２６からの電力は、ＤＤＣポート群（すなわちＤＤＣ−ＤＶＩポート１０８ａまたはＤＤＣーＶＧＡポート１０８ｂ）のうちのアクティブなもののいずれかによって、ケーブル１１２およびその関連付けられたチャネルを介して図３に示されるようにコントローラ１０２およびＳＰＩ−ＲＯＭ１０６に供給される。このようにして、コントローラ１０２中に含まれる電源レギュレータ１２４が電源オフであるときでさえも、ブリッジ部１２０およびＲＯＭ１０６は、ブートアップのあいだに必要なＥＤＩＤを提供するのに充分な電力をやはり受け取る。電源切り替えの遷移のあいだ（すなわちオンボード電源レギュレータ１２４がオフであるオフモード（OFF_MODE）およびオンボード電源レギュレータ１２４がオンであるオンモード（ON_MODE）の間、およびその逆）、アナログ部１２２は、オンボード電源レギュレータ１２４がオフからオンに切り替わるとき、およびその逆に切り替わるときを検出する。オフモードのあいだ、ブリッジ部１２０およびＳＰＩフラッシュＲＯＭ１０６の両方は、ケーブル１１２によってＤＤＣポート１０８のうちの一方または他方によって電源が共に供給される。記載された実施形態において、電源１２６は、図３に示されるカスケードダイオード３０２の２つのブランチを通して電力を供給するよう働く（簡単のためにコネクタ群のうちの１つしか示されないことに注意）。オフモード（実質的に電源が入っているコントローラ１０２の唯一の部分がブリッジ部１２０であるとき）におけるラッチアップ問題を避けるために、ブリッジ部１２０中のディジタルロジックは既知の状態に設定される。
【００１９】
電源がオフからオンに移行する場合、アナログ部１２２は、オンボードレギュレータ１２４がアクティブであり、電力を供給していることを検出し、その結果、電源１２６から電力を供給しているＤＤＣポート群１０８のうちのアクティブなものから、新しくアクティブになったオンボードレギュレータ１２４へ切り替わる。このようにして、ブリッジ部１２０は常に電力を受け取るが、それはオンボードおよびオフボード電源の間の任意の電力遷移が検出され、適切な切り替えアクションがとられることによって、電力切り替えのグリッチを避けることができるからである。
【００２０】
オフからオンへの電力遷移のあいだ（すなわち電源レギュレータ１２４がオンにされるとき）、任意の終わっていないＥＤＩＤリードサイクルは、そのサイクルの終わりまで継続することが許されることに注意されたい。この説明のコンテキストにおいて、未完了のＥＤＩＤリードサイクルとは、リクエストしているＤＤＣポートがＥＤＩＤをＲＯＭ１０６から読み出しているが、Ｉ２Ｃストップ条件にまだ到達していない状況である。ＥＤＩＤリード操作を完了するのに必要とされる期間のあいだ、コントローラ１０２は、任意の後続のＥＤＩＤリードリクエストについてオンモードへと切り替える前に、未完了のＥＤＩＤリードサイクルの終わりを待つ。オンボード電源レギュレータ１２４がオンにされるときの期間のあいだ（オンモード）、ブリッジ部１２０は、他のクライアントデバイスおよびポート１０８からＳＰＩフラッシュＲＯＭ１０６へのＥＤＩＤリードリクエストについてプロセッサ１０４のサービスリクエスト群間で調停をする。
【００２１】
ブリッジ部１２０のアナログ部１２２中に位置する自動アクティビティ検出回路１２８（以下により詳細に記載される）は、コントローラ１０２中の電源レギュレータ１２４が電源オンまたはオフになるときを検出するよう設計される。記載される実施形態において、この検出は、現在のＴＣＬＫアクティビティの決定に基づいており、ここでＴＣＬＫは、フラットパネルコントローラ内部クロックである。例えば、ＴＣＬＫアクティビティは、オンボード水晶クロックがアクティブであり、電源レギュレータ１２４がオンであると決定されることを示し、一方、ロウのＴＣＬＫアクティビティは、電源レギュレータ１２４がオフであると決定されることを示す。
【００２２】
オフモードのあいだは限られた電力バジェットしかないので、オンボード電源レギュレータ１２４がオフのときは、ＲＣベースの低周波数クロックがアクティベートされて、ブリッジ回路１２０およびＳＰＩフラッシュＲＯＭクロック（SPI _Flash ROM clock）を駆動する。しかしオンモードのあいだは、ＳＰＩフラッシュＲＯＭ１０６およびブリッジ回路１２０の両方のための電力がそれからオンボード電源レギュレータ１２４から供給されるので、低周波数クロックがオフにされ、オンボード水晶クロックがアクティベートされる。このようにして、シームレスにクロックを切り替えることによって、ＥＤＩＤリードまたはフラットパネルコントローラ動作のあいだのグリッチまたは誤動作はまず起こらない。
【００２３】
電源オフモードのあいだ、仮想ＥＤＩＤ動作のために必要とされる電力は、電源１２６によって発生され、ケーブル１１２によって供給される。しかし電源オンモードにおいては、コントローラ１０２がより高いクロック周波数において動作するので電流要件が高くなる。この状況において、ケーブル１１２は、必要な電流を維持できないので、ケーブル１１２からオンボード電源レギュレータ１２４へ切り替えることが必要である。しかし、この切り替えをイネーブルにするために満たされなければならない２つの条件が存在する。任意のディスプレイ製品において、内部発振器、外部発振器またはクロック源で発生されえるレファレンスクロック（ＴＣＬＫ）についての要件が存在する。このクロックの存在は、チップが電源オンモードにあることを示す。自動アクティビティ検出回路１２８は、このクロック信号ＴＣＬＫを見て、クロックがトグルしているかロウであるかに基づいてコンデンサを充電する。このコンデンサ電圧は、増幅器またはインバータを駆動し、もしそれが増幅器またはインバータのスレッショルド電圧を超えるなら、ロジック状態変化を起こす。例えば、ディスプレイ製品において、一般にマイクロコントローラインタフェースが存在し、いったんコントローラが電源オンモードにあるとそのレジスタビットを変化させることが可能である。上述のように、ＴＣＬＫ信号それ自身は、電源切り替えを行うのに充分である。システムをよりロバストにするために、ＴＣＬＫに加えて、レジスタビットからの信号が検出され、これは電源オフモードにおいてはロウつまり「０」である。しかしいったん電源がオンになると、このビットは、低周波数モードを用いてハイつまり「１」になるようにプログラムされえる。このビットおよびＴＣＬＫ（ａｃｔおよび／ａｃｔ）の論理組み合わせが電源切り替えを行うのに用いられる。
【００２４】
説明されるコントローラ１０２はＩ２Ｃ準拠であるので、Ｉ２Ｃプロトコル仕様書は、データ転送を開始するＩ２Ｃバスに接続される任意の回路がバスマスタであると考えられ、そのときにそのバスに接続された全ての他の回路をバススレーブと格を落としてみなすようにすると記述している。Ｉ２Ｃプロトコルにおいて、スレーブがマスタのリードまたはライトコマンドに追従できないとき、スレーブは、Ｉ２Ｃクロック（２つのワイヤＩ２Ｃのうちの１つ）をロウにホールドする（クロックストレッチングと呼ばれる）ことによってバスをホールドする（すなわちバスアクティビティを止める）。したがって、コントローラ１０２はビデオソース１１０（ＰＣホストのような）をマスタとして使われるので、ＰＣホスト１１０がＥＤＩＤをＤＤＣ−ＶＧＡ１０８ｂまたはＤＤＣ−ＤＶＩポート１０８ａのいずれかを通してＲＯＭ１０６から読み出したいとき、ＶＥＳＡ標準は、コントローラ１０２が、ポート１０８に接続されたバス群のうちのいずれかをホールドすることを許さない。換言すれば、ＶＥＳＡ標準は、ＲＯＭ１０６が常に利用可能であり、ＰＣホスト１１０はＥＤＩＤをＲＯＭ１０６からＤＤＣポート１０８のうちの一方または他方を通して読み出せると想定している。したがって、ＶＥＳＡ標準に準拠しながらも、Ｉ２Ｃ準拠のままであるために、調停回路１３０は、ＲＯＭ１０６を読み出すことを必要とするコントローラ１０２内の他のクライアントからのリクエストと併せて、デバイスＥＤＩＤリードリクエストの双方の実行を提供する。具体的な実施形態において、調停スキームは、ＲＯＭから読み出されたＥＤＩＤデータを保持するＦＩＦＯ１３２を利用する。リクエストしているＶＧＡ  ＤＤＣポートがＦＩＦＯ１３２（バイト単位で）を読み出すあいだ、データのそれぞれのバイトはリクエストしているＤＤＣポート（シリアルＩ２Ｃポート）を通してビット単位で送られる。ＦＩＦＯ１３２がほとんど空になるとき、ＦＩＦＯ１３２は、任意の進行中のＥＤＩＤリードリクエストを満足させるために再びＲＯＭ１０６へのアクセスが認められ、一方、他のリクエストしているクライアントは、ＦＩＦＯ１３２が適切なデータで満たされるときまで、割り込みがなされる。
【００２５】
図２は、本発明のある実施形態によるブリッジ回路２００を示す。ブリッジ回路２００は、図１に示され説明されたブリッジ回路１２０の特定の実現例であることに注意されたい。ブリッジ回路２００は、ＤＤＣポート１０８のそれぞれについてＤＤＣポートコントローラブロック２０２（ポート１０８ａに関連付けられた２０２ａおよび１０８ｂに関連付けられた２０２ｂ）を含む。電源レギュレータ１２４が電源オフであるとき（オフモード（Off_Mode））、電力はＤＤＣポートケーブル（ＶＧＡ／ＤＶＩ）のいずれかによって供給され、電力はチップのブリッジ部およびＳＰＩフラッシュＲＯＭ（SPI_FLASH ROM）１０６に与えられる。この時間のあいだ、ＤＤＣポートコントローラブロック２０２（ＶＧＡ／ＤＶＩ）のうちの１つは、ＥＤＩＤリードリクエストをＳＰＩステートマシン（SPI_SM）コントローラ２０４に送る責任を担う。SPI_SMコントローラ２０４は、ＥＤＩＤリードリクエストを処理してリクエストされたデータを、ＳＰＩフラッシュＲＯＭ１０６の適切な部分から読み出し、読み出されたデータを適切なＤＤＣポートコントローラ２０２へと返す。ＤＤＣポートコントローラ２０２は今度は、ＥＤＩＤ関連のデータのそれぞれのバイトを、情報のシリアルビットに変換し、それをアクティブなＤＤＣポート１０８のＩ２Ｃバス上で転送する。
【００２６】
上述のように、Ｉ２Ｃプロトコルにおいて、スレーブデバイスがマスタリードまたはライトコマンドに追いつけないときは、スレーブデバイスは、Ｉ２Ｃクロック（２つのワイヤのＩ２Ｃのうちの１つ）をロウにホールドする（クロックストレッチング）ことによって、バスを占有してそれ以上のアクティビティをできなくしえる（バスのアクティビティを麻痺させるような）。説明される実施形態において、フラットパネルコントローラ１０２はスレーブデバイスであり、ＰＣホストはマスタである。ＰＣホストがＥＤＩＤデータをＶＧＡ  ＤＤＣポート１０８ｂまたはＤＶＩ  ＤＤＣポート１０８ａのいずれかを通してＲＯＭ１０６から読み出したいとき、ＶＥＳＡ標準は、ＲＯＭ１０６が常に利用可能であると想定する（すなわちＰＣホストは、ＤＤＣポート１０８を通してＲＯＭからＥＤＩＤデータを読み出せる）。したがってＶＥＳＡ標準は、データがレディではないとき、リクエストしているＤＤＣポート１０８をホールドするためのスレーブデバイス（コントローラ１０２）を提供しない。したがって、ＶＥＳＡ標準に準拠したままであるために、調停ブロック１３０は、プロセッサ１０４がＥＤＩＤリードリクエストレートと共に、ＲＯＭ１０６へのアクセスを要求するフラットパネルコントローラ１０２内の他の回路からのリクエストにも追従することができるようにする調停サービスを提供する。
【００２７】
ＲＯＭアクセスリクエストの調停を促進するために、ＦＩＦＯ１３４（この場合８バイトの深さである）は、ＲＯＭ１０６から読み出されたＥＤＩＤを保持する。リクエストしているＤＤＣポートインタフェースブロックは、リクエストされたＥＤＩＤをＦＩＦＯ１３２から読み（バイト単位で）、データのそれぞれのバイトをリクエストしているＤＤＣポートを通してビット単位でＰＣホスト１１０に送る。ＦＩＦＯ１３２がほとんど空であるとき、プロセッサ１０４は、さらなるリクエストされたＥＤＩＤでＦＩＦＯ１３２を埋めるために、プロセッサ１０４が他のリクエストしているクライアントデバイスを割り込みすることが必要となるかもしれないことを示すフラグが立てられる。このようにして、リクエストしているＤＤＣポートは、クロックストレッチングに頼る必要なく、必要に応じてＲＯＭ１０６へのアクセスが提供され、それによりＶＥＳＡ標準への準拠を保つ。ＦＩＦＯ１３２が満たされているとき、プロセッサ１０４はフラグをはずし、任意の他のリクエストするクライアントはＲＯＭ１０６へのアクセスを許される。
【００２８】
図４は、本発明のある実施形態による例示的自動アクティビティ検出回路４００を示す。自動アクティビティ検出回路４００は、コントローラ中の電源レギュレータが電源オンまたはオフにされるときを検出するよう設計される。電源レギュレータが電源オンにされるとき、ＴＣＬＫはトグルし、そうではなく電源レギュレータが電源オフされるとき、ＴＣＬＫは０である。自動アクティビティ検出回路４００は、ＴＣＬＫがトグルし、ノードＮ１が高電圧に昇圧し、よってノードＮ２をハイにするとき、コンデンサＣ１を充電する。もしレジスタ制御からのiCORE_DETECTがハイにセットされるなら、ノードＮ３はハイになり、その結果、出力ＡＣＴ信号はハイになり、これはコントローラ電源がオンであることを示す。ＡＣＴは、iEDID_EN_PADイネーブル信号（これはボンドオプション信号（bond option signal）である）によっても１にセットされえる。
【００２９】
代わりに、ＴＣＬＫがゼロであるとき、コンデンサＣ１は充電しておらず、高インピーダンス抵抗Ｒ２はノードＮ１をプルダウンして、その結果、ノードＮ２がロウになり、これはノードＮ３をロウにし、結果として出力ＡＣＴ信号はロウになり、これはコントローラ電源がオフであることを示す。
【００３０】
図５Ａは、本発明のある実施形態によるプロセス５００を詳細に示すフロー図である。プロセス５００は、フラットパネルコントローラ（ＦＰＣ）が電源オンであるかを決定することによって５０２で始まる。もしコントローラが電源オンであると決定されるなら、ＤＤＣポートステートマシンは、仮想ＥＤＩＤＲＯＭへのアクセスを５０４において認められ、５０６においてリクエストされたＥＤＩＤは仮想ＥＤＩＤ  ＲＯＭから読み出され、５０８において、ＤＤＣポートステートマシンがビジーかどうかの決定がなされる。５０２に戻って、もしそうでなければ、コントローラは電源オフであると決定されているなら、制御は５０２から５０８に直接に渡され、ここでもしＤＤＣステートマシンがビジーだと決定されるなら、制御は５０６へと戻り、そうでなければコントローラステートマシンはＲＯＭへのアクセスを５１０において認められる。５１２において、他のポートがＲＯＭへのアクセスをリクエストしているかの決定がなされる。もし他のポートがアクセスをリクエストしていないなら、コントローラは全てのリクエストを５１４においてサービスし、そうでなければ、５１６においてコントローラは全てのリクエストをサービスし、任意のリクエストしているポートにＲＯＭへのアクセスを提供する。
【００３１】
図５Ｂは、本発明のある実施形態による実行可能な命令および関連付けられたデータを処理するプロセッサおよび多くのデータポートを有するビデオコントローラにおいて拡張ディスプレイ識別データ（ＥＤＩＤ）を獲得するプロセス５１８を詳細に示すフロー図を示す。プロセス５２０は、５２２においてオンボード電源をアクティベートすることによって始まり、５２４においてオンボード電源がアクティベートされるとき、メモリデバイスへ電力を供給するよう構成されたオフボード電源を遮断する。次に５２６において、ＥＤＩＤおよび実行可能な命令および関連付けられたデータを記憶するのに用いられるメモリデバイスにオンボード電源から電力を供給し、５２８において、高周波数クロック信号を提供することできるオンボードクロック回路にオンボード電源から電力を供給する。５３０において、オンボードクロック回路からメモリデバイスに高周波数クロック信号を供給し、５３２において、オンボード電源供給がアクティベートされるときメモリリード操作が進行中であるなら、メモリリード操作を５３４において完了する。
【００３２】
図５Ｃは、本発明のある実施形態による拡張ディスプレイ識別データ（ＥＤＩＤ）の獲得を調停するプロセス５３６を詳細に示すフロー図を示す。プロセス５３６は、メモリアクセスリクエストをリクエストしているデータポートによって発生することによって５３８において始まり、５４０において、アービトレーション回路によってメモリデバイスへのアクセスを認める。５４２において、ＥＤＩＤをメモリデバイスからデータバッファへ読み出し、５４４において、読み出されたＥＤＩＤをデータバッファに記憶し、５４６において、リクエストしているポートは、記憶されたＥＤＩＤのいくつかをリクエストしているデータポートによって読み出す。５４８において、プロセッサメモリアクセスリクエストをプロセッサによって生成し、５５０において、データバッファはフルであると決定されるかどうかの決定がなされる。もしデータバッファがフルであると決定されるなら、５５２において、プロセッサメモリアクセスリクエストが認められ、いずれの場合も５５４において、リクエストしているポートはバッファから読み出すことを続ける。５５６において、データバッファがほとんど空であるかどうかの決定がなされ、もしほとんど空であると決定されるなら、５５８において、リクエストしているポートはメモリへのアクセスを認められ、そうでなければ、リクエストしているポートはデータをバッファから読み出し続ける。
【００３３】
図５Ｄは、本発明のある実施形態によるインターＩＣ（Ｉ２Ｃ）プロトコルを用いたＥＤＩＤの獲得のためのプロセス５６０を詳細に示すフロー図を示す。プロセス５６０は、５６２においてＥＤＩＤリードリクエストをホストデバイスによって生成することによって始まり、５６４においてＥＤＩＤリードリクエストをリクエストしているポートを経由してメモリデバイスに渡す。５６６において、リクエストされたＥＤＩＤがメモリデバイスからデータバッファに転送され、一方、５６８において、メモリアクセスがプロセッサに認められ、５７０において、リクエストされたＥＤＩＤをバッファからバイト単位で読み出し、５７２において、データのそれぞれのバイトを、リクエストしているデータポートを通してビット単位でホストデバイスへ送る。このようにして、リクエストしているポートは、クロックストレッチングなしに、必要に応じてメモリデバイスへのアクセスを提供され、それによりＶＥＳＡ標準への準拠を維持できる。
【００３４】
図５Ｅは、本発明のある実施形態による低電力バジェットを維持するのに適する電力切り替えプロシージャ５７４を詳細に示すフロー図を示す。プロセス５７４は、オンボード電源がアクティブであるかを決定することによって５７６において始まり、もしオンボード電源がアクティブでないなら、５７８において、コネクタを経由してオフボード電源によって電力がディスプレイコントローラに供給され、５８０において、低周波数クロック信号を提供するよう構成された低電力、低周波数クロックをオンにすることによって、電力を節約する。
【００３５】
しかし５７６において、オンボード電源がアクティブではないと決定されるとき、５８２において、オンボード電源だけによって電力がディスプレイコントローラに供給され、５８４において、低周波数クロックがオフにされ、５８６において、高周波数クロック信号を提供するよう構成された高周波数クロックがオンにされる。
【００３６】
図５Ｆは、本発明のある実施形態によるディスプレイコントローラにおけるアクティブな電源の自動検出のためのプロセス５８８を詳細に示すフロー図を示す。プロセス５８８は、５９０においてレファレンスクロック信号を入力ノードにおいて受け取ることによって始まり、５９１において第１電圧を、入力ノードに結合された第１抵抗において発生する。５９２において、第１電圧に基づいて、第１抵抗に結合された（またはそうではない）コンデンサを充電し、５９３においてコンデンサ出力電圧を読み出す。５９４においてコンデンサ出力電圧はハイであるかどうかの決定がなされ、もしハイであると決定されるなら、５９５において、レファレンスクロック信号がアクティブであると決定され、一方、もしコンデンサ出力電圧はハイではないなら、５９６において、レファレンスクロック信号はアクティブではないと決定される。
【００３７】
図６は、本発明の回路６０２が採用されえるグラフィックシステム６００を示す。システム６００は、中央処理ユニット（ＣＰＵ）６１０、ランダムアクセスメモリ（ＲＡＭ）６２０、読み出し専用メモリ（ＲＯＭ）６２５、１つ以上の周辺機器６３０、主記憶装置６４０および６５０、グラフィックコントローラ６６０、およびディジタルディスプレイユニット６７０を含む。ＣＰＵ６１０は、以下に限定されないがトラックボール、マウス、キーボード、マイクロホン、タッチセンシティブディスプレイ、トランスデューサカードリーダ、磁気または紙テープリーダ、タブレット、スタイラス、音声または手書き認識器、またはもちろん他のコンピュータのようなよく知られた任意の他の入力デバイスのようなものを含みえる１つ以上の入力／出力デバイス６９０にも結合される。グラフィックコントローラ６６０は、画像データおよび対応するレファレンス信号を生成し、両方をディジタルディスプレイユニット６７０に提供する。画像データは、例えば、ＣＰＵ６１０から受け取られたピクセルデータに基づいて、または外部エンコード（不図示）から生成されえる。ある実施形態において、画像データは、ＲＧＢフォーマットにおいて提供され、レファレンス信号は、この技術分野でよく知られるＶＳＹＮＣおよびＨＳＹＮＣ信号を含む。しかし本発明は、他のフォーマットの画像、データおよび／またはレファレンス信号と共に実現されえることが理解されよう。例えば、画像データは、対応する時間レファレンス信号も持つビデオ信号データを含みえる。
【００３８】
本発明のいくつかの実施形態だけが説明されてきたが、本発明は、本発明の精神または範囲から逸脱することなく、多くの他の具体的な形態をとりえることが理解されよう。本発明の例は、例示的であって限定的ではないと考えられるべきであり、本発明は、ここで与えられた詳細に限定されず、等価物の完全な範囲と共に添付の特許請求の範囲内で改変されえる。
【００３９】
本発明は、具体的な実施形態について説明されてきたが、本発明の範囲に入る改変物、組み合わせ、および等価物が存在する。また本発明のプロセスおよび装置の両方を実現する多くの代替のやり方が存在することに注意されたい。したがって本発明は、全てのそのような改変物、組み合わせ、および等価物が本発明の真の精神および範囲に入るものとして含むように解釈されるよう意図されている。
【図面の簡単な説明】
【００４０】
【図１】本発明のある実施形態による本発明のディスプレイコントローラの実現例を含むシステムを示す図である。
【図２】本発明のある実施形態によるブリッジ回路を示す図である。
【図３】本発明のある実施形態によるケーブルおよびその関連付けられたチャネルの概略図である。
【図４】本発明のある実施形態による例示的自動アクティビティ検出回路を示す図である。
【図５Ａ】本発明のある実施形態によるプロセスを詳細に示すフロー図である。
【図５Ｂ】本発明のある実施形態による実行可能な命令および関連付けられたデータを処理するプロセッサおよび多くのデータポートを有するビデオコントローラにおいて拡張ディスプレイ識別データ（ＥＤＩＤ）を獲得するプロセスを詳細に示すフロー図である。
【図５Ｃ】本発明のある実施形態による拡張ディスプレイ識別データ（ＥＤＩＤ）の獲得を調停するプロセスを詳細に示すフロー図である。
【図５Ｄ】本発明のある実施形態によるインターＩＣ（Ｉ２Ｃ）プロトコルを用いたＥＤＩＤの獲得のためのプロセスを詳細に示すフロー図である。
【図５Ｅ】本発明のある実施形態による電源管理プロシージャを詳細に示すフロー図である。
【図５Ｆ】本発明のある実施形態によるディスプレイコントローラにおいて電源の切り替えをするプロセスを詳細に示すフロー図である。
【図６】本発明の回路が採用されえるグラフィックシステムを示す図である。
【図１】
0005009519.tif 000002
【図２】
0005009519.tif 000003
【図３】
0005009519.tif 000004
【図４】
0005009519.tif 000005
【図５Ａ】
0005009519.tif 000006
【図５Ｂ】
0005009519.tif 000007
【図５Ｃ】
0005009519.tif 000008
【図５Ｄ】
0005009519.tif 000009
【図５Ｅ】
0005009519.tif 000010
【図５Ｆ】
0005009519.tif 000011
【図６】
0005009519.tif 000012