(57)【特許請求の範囲】
【請求項１】
トランスの１次側コイルに流れる電流のスイッチングを行い、該トランスの２次側電圧を整流し平滑して負荷回路に電源として出力するスイッチング電源回路の異常検出回路において、
前記トランスの１次側コイルに流れる電流を電圧に変換してセンス電圧を生成し出力する電流検出回路部と、
生成した第１参照電圧と該センス電圧との電圧比較を行い、前記スイッチング電源回路が起動してから、前記スイッチング電源回路の出力電圧が、前記負荷回路の最低動作電圧になるまでの間、断続的に前記センス電圧が前記第１参照電圧以上であることを検出すると所定の異常検出信号を生成して出力する検出回路部と、
を備え、
前記検出回路部は、前記センス電圧が前記第１参照電圧以上である間、所定の定電流でコンデンサを充電し、該コンデンサの電圧が所定の第２参照電圧を超えると前記所定の異常検出信号を生成して出力することを特徴とする異常検出回路。
【請求項２】
前記スイッチング電源回路が、起動時に所定の速度で前記出力電圧を上昇させるソフトスタート動作を行う場合、前記検出回路部は、起動してから所定の傾斜で電圧が上昇するスロープ電圧を生成して前記第１参照電圧とすることを特徴とする請求項１記載の異常検出回路。
【請求項３】
前記検出回路部は、前記定電流の電流値を可変設定する手段を有することを特徴とする請求項１又は２記載の異常検出回路。
【請求項４】
前記検出回路部は、
前記第１参照電圧を生成して出力する第１参照電圧生成回路部と、
前記センス電圧と該第１参照電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第１電圧比較回路部と、
所定の定電流を生成して出力する定電流回路部と、
前記第１電圧比較回路部の出力信号に応じて、該定電流回路部からの定電流を前記コンデンサに供給する第１スイッチ回路部と、
前記コンデンサの電圧と所定の第２参照電圧との電圧比較を行い、該コンデンサの電圧が所定の第２参照電圧を超えると前記所定の異常検出信号を生成して出力する異常検出信号生成回路部と、
を備えることを特徴とする請求項１、２又は３記載の異常検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異常な負荷電流を流し続けることを防止するためのスイッチング電源回路における異常検出回路に関する。
【背景技術】
【０００２】
電気機器を長年使用すると、内部のプリント基板上にほこりや汚れが蓄積することによって、電気回路がショートする事故が発生することがある。システムの保護回路が作動するような大電流が流れると、該電流は遮断されて前記のような事故が発生することはない。しかし、このような保護回路が動作しないような電流であれば、ショート箇所で電流が流れ続け、異常な発熱が発生する可能性がある。プリント基板上で小さな抵抗を介したショートというモデルで表現できる、オーミックショートの状態がこのようなケースに該当する。
【０００３】
なお、本発明とはまったく異なるが、電源切断検出回路を１個のコンパレータで構成し、該コンパレータと１個のＯＲ回路で構成される電源制御補助回路を、電源制御用ＩＣに組み込むことで、チップ面積の増大を抑制しつつ、電源切断と出力短絡を検出することができる電源制御用ＩＣがあった（例えば、特許文献１参照。）。
【特許文献１】特許第３７１４０９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特に、商用電源から電力を受ける機器や、大容量のバッテリを内蔵する機器においては、前記オーミックショートによって不具合が発生する場合があり、十分な安全対策が求められている。また、ほこりや汚れとは違う原因として、プリント基板上の一部のＩＣがラッチアップ状態となると、一定の電流を流し続け、不具合が発生する場合があった。
【０００５】
本発明は、このような問題を解決するためになされたものであり、オーミックショート等で流れる異常電流を検知してシステムにアラーム信号を出力し、不具合の発生を防止することができるスイッチング電源回路の異常検出回路を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る異常検出回路は、トランスの１次側コイルに流れる電流のスイッチングを行い、該トランスの２次側電圧を整流し平滑して負荷回路に電源として出力するスイッチング電源回路の異常検出回路において、
前記トランスの１次側コイルに流れる電流を電圧に変換してセンス電圧を生成し出力する電流検出回路部と、
生成した第１参照電圧と該センス電圧との電圧比較を行い、前記スイッチング電源回路が起動してから、前記スイッチング電源回路の出力電圧が、前記負荷回路の最低動作電圧になるまでの間、断続的に前記センス電圧が前記第１参照電圧以上であることを検出すると所定の異常検出信号を生成して出力する検出回路部と、
を備え、
前記検出回路部は、前記センス電圧が前記第１参照電圧以上である間、所定の定電流でコンデンサを充電し、該コンデンサの電圧が所定の第２参照電圧を超えると前記所定の異常検出信号を生成して出力するものである。
【０００７】
また、前記スイッチング電源回路が、起動時に所定の速度で前記出力電圧を上昇させるソフトスタート動作を行う場合、前記検出回路部は、起動してから所定の傾斜で電圧が上昇するスロープ電圧を生成して前記第１参照電圧とするようにした。
【０００９】
この場合、前記検出回路部は、前記定電流の電流値を可変設定する手段を有するようにした。
【００１０】
また、前記検出回路部は、
前記第１参照電圧を生成して出力する第１参照電圧生成回路部と、
前記センス電圧と該第１参照電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第１電圧比較回路部と、
所定の定電流を生成して出力する定電流回路部と、
前記第１電圧比較回路部の出力信号に応じて、該定電流回路部からの定電流を前記コンデンサに供給する第１スイッチ回路部と、
前記コンデンサの電圧と所定の第２参照電圧との電圧比較を行い、該コンデンサの電圧が所定の第２参照電圧を超えると前記所定の異常検出信号を生成して出力する異常検出信号生成回路部と、
を備えるようにした。
【発明の効果】
【００１１】
本発明の異常検出回路によれば、前記トランスの１次側コイルに流れる電流を電圧に変換してセンス電圧を生成し、生成した第１参照電圧と該センス電圧との電圧比較を行い、前記スイッチング電源回路が起動してから、前記スイッチング電源回路の出力電圧が、前記負荷回路の最低動作電圧になるまでの間継続して、前記センス電圧が前記第１参照電圧以上であることを検出すると所定の異常検出信号を生成して出力するようにした。このことから、スイッチング電源回路の１次側に設けた電流検出回路部から、２次側の異常電流を負荷回路が起動する前に検出することができ、該異常電流が流れ続けることによる不具合の発生を防止することができる。更に、スイッチング電源回路の２次側の各所にこのような異常検出回路を設けることなく異常検出を行うことができるため、コストの削減を図ることができる。
【００１２】
また、スイッチング電源回路の２次側回路のコンデンサの総容量や負荷回路の最低動作電圧等に合わせて、異常を検出するしきい値を設定することができ、様々なスイッチング電源回路に使用することができる。
また、異常検出値を調整することができるため、２次側の電子回路に設計変更があっても直ちに対応することができ、スイッチング電源回路を搭載した機器の開発期間を短縮させることができる。
【発明を実施するための最良の形態】
【００１３】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチング電源回路の異常検出回路の回路例を示した図である。
図１において、異常検出回路１を有するスイッチング電源回路１０は、入力端子ＩＮに入力された電源電圧Ｖｄｄから所定の定電圧を生成して出力電圧Ｖｏｕｔとして負荷回路（図示せず）に出力する。
【００１４】
スイッチング電源回路１０は、異常検出回路１と、電力変換を行うトランス２と、ゲートに入力されたＰＷＭパルス信号に応じてスイッチングを行ってトランス２の１次側コイルＬ１に電流を流すスイッチングトランジスタＱ１と、トランス２の２次側電圧を整流して平滑し出力電圧Ｖｏｕｔとして出力する整流回路３と、該出力電圧Ｖｏｕｔが図示していないフォトカプラでフィードバックされ、該フィードバックされた電圧Ｖｆｂからトランス２の２次側コイルＬ２に接続された２次側回路に安定した電圧又は電流を供給するようにスイッチングトランジスタＱ１のスイッチング制御を行う制御回路４とを備えている。
【００１５】
制御回路４の動作としては、例えば、フィードバック電圧Ｖｆｂが所定の電圧で一定になるようにＰＷＭ制御された信号を生成してスイッチングトランジスタＱ１のゲートに出力することにより、前記２次側回路に供給する電圧を一定に保つ電圧制御型ＰＷＭ制御方式等が知られている。なお、出力電圧Ｖｏｕｔが供給される負荷を含めた２次側回路は、プリント基板上に搭載された電子回路を想定している。電子回路は一般的に、最低動作電圧の定められたＩＣやＬＳＩ等の集積回路とそれらを安定動作させるためのデカップリングコンデンサ、ＩＣやＬＳＩの動作条件を決める抵抗素子等から構成される。電子回路の電源電圧対電源電流特性は、電源電圧が電子回路の最低動作電圧を超えてから電源電流が流れ出すという特徴がある。また電源電圧の立ち上がり時には、デカップリングコンデンサの充電電流も流れる。
【００１６】
異常検出回路１は、トランス２の１次側コイルＬ１に流れる電流から２次側回路内におけるオーミックショートの発生検出を行い、該オーミックショートの発生を検出すると所定の異常検出信号を生成して出力する。
異常検出回路１は、トランス２の１次側コイルＬ１に流れる電流を検出するためのセンス抵抗ＲＳＮＳと、のこぎり波をなす所定のスロープ電圧ＶＴ１を生成して出力するスロープ回路１１と、コンパレータ１２〜１４と、演算増幅回路１５と、ＲＳフリップフロップ１６と、所定の参照電圧ＶＴ２を生成して出力する参照電圧生成回路１７と、所定の参照電圧ＶＴ３を生成して出力する参照電圧生成回路１８と、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路１９と、パルス発生回路２０と、ソフトスタート回路２１と、ＰＭＯＳトランジスタＭ１，Ｍ２と、ＮＭＯＳトランジスタＭ３〜Ｍ５と、抵抗Ｒ１と、コンデンサＣ１とを備えている。
【００１７】
なお、センス抵抗ＲＳＮＳを除く異常検出回路１の各回路は、制御回路４と共に１つの制御用ＩＣに集積されており、端子ＣＳ、ＦＬＧ、ＳＥＴ及びＣＯＮは該ＩＣの接続端子をなしている。また、センス抵抗ＲＳＮＳは電流検出回路部を、スロープ回路１１、コンパレータ１２〜１４、演算増幅回路１５、ＲＳフリップフロップ１６、参照電圧生成回路１７，１８、基準電圧発生回路１９、パルス発生回路２０、ソフトスタート回路２１、ＰＭＯＳトランジスタＭ１，Ｍ２、ＮＭＯＳトランジスタＭ３〜Ｍ５、抵抗Ｒ１及びコンデンサＣ１は検出回路部をそれぞれなす。また、スロープ回路１１は第１参照電圧生成回路部を、コンパレータ１２は第１電圧比較回路部を、演算増幅回路１５、基準電圧発生回路１９、ＰＭＯＳトランジスタＭ１，Ｍ２、ＮＭＯＳトランジスタＭ３及び抵抗Ｒ１は定電流回路部を、ＮＭＯＳトランジスタＭ４は第１スイッチ回路部を、コンパレータ１３、ＲＳフリップフロップ１６及び参照電圧生成回路１７は異常検出信号生成回路部をそれぞれなす。また、スロープ電圧ＶＴ１は第１参照電圧を、参照電圧ＶＴ２は第２参照電圧をそれぞれなす。
【００１８】
トランス２の１次側コイルＬ１、スイッチングトランジスタＱ１及びセンス抵抗ＲＳＮＳは直列に接続され、スイッチングトランジスタＱ１とセンス抵抗ＲＳＮＳとの接続部の電圧Ｖｓｎｓが端子ＣＳを介してコンパレータ１２の非反転入力端に入力されている。コンパレータ１２の反転入力端にはスロープ電圧ＶＴ１が入力され、コンパレータ１２の出力信号ＣＭＰはＮＭＯＳトランジスタＭ４のゲートに入力されている。電源電圧Ｖｄｄと接地電圧との間にはＰＭＯＳトランジスタＭ１、ＮＭＯＳトランジスタＭ３及び抵抗Ｒ１が直列に接続され、ＮＭＯＳトランジスタＭ３と抵抗Ｒ１との接続部は、演算増幅回路１５の反転入力端に接続されると共に接続端子ＳＥＴに接続されている。
【００１９】
演算増幅回路１５の非反転入力端には基準電圧Ｖｒｅｆが入力されており、演算増幅回路１５の出力端はＮＭＯＳトランジスタＭ３のゲートに接続されている。ＰＭＯＳトランジスタＭ１及びＭ２はカレントミラー回路を形成しており、ＰＭＯＳトランジスタＭ１及びＭ２において、各ソースは電源電圧Ｖｄｄにそれぞれ接続され、各ゲートは接続され該接続部はＰＭＯＳトランジスタＭ１のドレインに接続されている。ＰＭＯＳトランジスタＭ２のドレインと接地電圧との間には、ＮＭＯＳトランジスタＭ４とコンデンサＣ１が直列に接続され、ＮＭＯＳトランジスタＭ４とコンデンサＣ１との接続部は、コンパレータ１３の非反転入力端に接続されている。コンパレータ１３において、反転入力端には参照電圧ＶＴ２が入力され、出力端はＲＳフリップフロップ１６のセット入力端Ｓに接続されており、非反転入力端の電圧をＶ１とする。
【００２０】
また、パルス発生回路２０及びソフトスタート回路２１には、イネーブル信号ＥＮがそれぞれ入力されており、パルス発生回路２０の出力端は、ＲＳフリップフロップ１６のリセット入力端Ｒに接続されている。ソフトスタート回路２１から出力されたソフトスタート信号ＳＳは、コンパレータ１４の非反転入力端に入力され、コンパレータ１４の反転入力端には参照電圧ＶＴ３が入力されている。コンパレータ１４の出力端は、ＮＭＯＳトランジスタＭ５のゲートに接続され、ＮＭＯＳトランジスタＭ５は、コンパレータ１３の非反転入力端と接地電圧との間に接続されている。ＲＳフリップフロップ１６の出力端Ｑは、接続端子ＦＬＧに接続されており、該出力端Ｑから異常を検出したことを示す異常検出信号が出力される。
【００２１】
このような構成において、図２は、図１の各信号の波形例を示したタイミングチャートであり、図２を参照しながら図１の異常検出回路１の動作について説明する。なお、図２では、ＦＬＧは端子ＦＬＧの波形を示しており、すなわち前記異常検出信号を示している。
図２において、パルス発生回路２０及びソフトスタート回路２１を作動させるための所定のイネーブル信号ＥＮが入力されると、パルス発生回路２０からワンショットパルス信号がＲＳフリップフロップ１６のリセット入力端Ｒに入力され、ＲＳフリップフロップ１６はリセットされて出力端Ｑはローレベルになる。同時に、ソフトスタート回路２１は、ソフトスタート信号ＳＳを所定の時間をかけて立ち上げ、例えば、１ｍｓの時間で１.２Ｖまで立ち上げて一定にする。
【００２２】
２次側の出力電圧Ｖｏｕｔは、ソフトスタート信号ＳＳと同じ時間で立ち上がり、例えば１ｍｓの時間で１２Ｖまで立ち上がって一定になる。２次側コイルＬ２に流れる電流に比例した電流が１次側コイルＬ１に流れることから、１次側コイルＬ１に流れる電流をセンス抵抗ＲＳＮＳで電圧に変換してセンス電圧Ｖｓｎｓを生成している。
オーミックショートが発生していない通常負荷の状態では、ソフトスタート信号ＳＳの立ち上がり開始時刻ｔ０から、出力電圧Ｖｏｕｔが負荷をなす電子回路の最低動作電圧、例えば１.０Ｖに達する時刻ｔ１までは、整流回路３を構成する平滑用のコンデンサ等の充電電流が流れる。時刻ｔ１になるまでは、ソフトスタート信号ＳＳの電圧が参照電圧ＶＴ３未満であることから、コンパレータ１４の出力信号はローレベルであり、ＮＭＯＳトランジスタＭ５はオフして遮断状態になっている。
【００２３】
時刻ｔ１以降は、前記電子回路が動作を開始し、出力電圧Ｖｏｕｔの上昇に伴って、スイッチングトランジスタＱ１がオンしたときの１次側コイルＬ１に流れる電流が増加し、このときのセンス電圧Ｖｓｎｓも増加する。また、参照電圧ＶＴ３が、時刻ｔ１のときのソフトスタート信号ＳＳの電圧、例えば０.１Ｖに設定されており、時刻ｔ１になるとコンパレータ１４の出力信号がハイレベルになり、ＮＭＯＳトランジスタＭ５がオンして電圧Ｖ１は接地電圧に接続される。このため、コンパレータ１３の出力信号はローレベルになる。また、センス電圧Ｖｓｎｓがスロープ電圧ＶＴ１以上になるのは、最初にスイッチングトランジスタＱ１がオンしたときのみであり、これ以降、センス電圧Ｖｓｎｓがスロープ電圧ＶＴ１未満になる。
【００２４】
このことから、コンパレータ１２の出力信号ＣＭＰはローレベルになり、ＮＭＯＳトランジスタＭ４はオフし、コンデンサＣ１は充電されず、電圧Ｖ１はほとんど上昇することはない。したがって、コンパレータ１３の出力信号は、ローレベルの状態のままであり、時刻ｔ０で所定のイネーブル信号ＥＮが入力されていることから、パルス信号発生回路２０からハイレベルのワンショットパルス信号が出力されており、ＲＳフリップフロップ１６の出力端Ｑはローレベルであり、ハイレベルになることはない。
【００２５】
これに対して、オーミックショートが発生した状態では、時刻ｔ０から出力電圧Ｖｏｕｔの増加と共にスイッチングトランジスタＱ１がオンしたときの１次側コイルＬ１に流れる電流が増加し、センス電圧Ｖｓｎｓも増加する。このときのセンス電圧Ｖｓｎｓの包絡線は、オーミックショートの抵抗値が小さいほど傾斜が大きくなる。このことから、コンパレータ１２は、所定の傾斜を有するスロープ電圧ＶＴ１とセンス電圧Ｖｓｎｓとの電圧比較を行い、該比較結果を示す２値の信号ＣＭＰを生成して出力し、信号ＣＭＰがハイレベルになると、ＮＭＯＳトランジスタＭ４がオンする。
【００２６】
ここで、演算増幅回路１５は、ＮＭＯＳトランジスタＭ３と抵抗Ｒ１との接続部の電圧が基準電圧Ｖｒｅｆになるように、ＮＭＯＳトランジスタＭ３の動作を制御して、ＰＭＯＳトランジスタＭ１に所定の定電流が流れるようにする。該定電流に比例した定電流がＰＭＯＳトランジスタＭ２から出力され、コンデンサＣ１は、ＮＭＯＳトランジスタＭ４がオンしている間、ＰＭＯＳトランジスタＭ２から出力される電流で充電される。このため、信号ＣＭＰがハイレベルである間に電圧Ｖ１が上昇する。電圧Ｖ１が参照電圧ＶＴ２を超えると、コンパレータ１３の出力信号がハイレベルになり、ＲＳフリップフロップ１６がセットされて出力端Ｑがハイレベルになり、オーミックショートが発生していることを示す異常検出信号として端子ＦＬＧから出力される。
【００２７】
このようなことから、参照電圧ＶＴ１は、オーミックショートによる異常抵抗の検出値を決める設定値であり、参照電圧ＶＴ２は、該異常抵抗に与えた電力を判定するためのものである。端子ＳＥＴを介して抵抗Ｒ１に並列に抵抗を接続することにより、電圧Ｖ１の傾きを調整することができ、スロープ回路１１に同様の回路を設けるようにしてもよい。前記異常検出信号を２次側の負荷回路の制御部に出力し、該制御部から所定のイネーブル信号ＥＮが入力されることにより、パルス信号発生回路２０からハイレベルのワンショットパルス信号が出力され、ＲＳフリップフロップ１６がリセットされて出力端Ｑがローレベルになる。また、前記所定のイネーブル信号ＥＮが入力されることにより、ソフトスタート回路２１から出力されるソフトスタート信号ＳＳが参照電圧ＶＴ３以下になるため、コンパレータ１４の出力信号がローレベルになり、ＮＭＯＳトランジスタＭ５がオフして遮断状態になる。このようにして、ＩＣを再起動させることにより、異常負荷に電流を流し続けることを回避できる。
【００２８】
このように、本第１の実施の形態における異常検出回路は、スイッチングトランジスタＱ１がオンしたときのトランス２の１次側コイルＬ１に流れる電流をセンス抵抗ＲＳＮＳでセンス電圧Ｖｓｎｓに変換してモニタし、センス電圧Ｖｓｎｓが所定時間以上の間、断続的に異常値を示すとハイレベルの異常検出信号を端子ＦＬＧから出力するようにした。このことから、オーミックショート等で流れる異常電流を検知してシステムにアラーム信号を出力し、不具合の発生を防止することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の実施の形態におけるスイッチング電源回路の異常検出回路の回路例を示した図である。
【図２】図１の各信号の波形例を示したタイミングチャートである。
【符号の説明】
【００３０】
１  異常検出回路
２  トランス
３  整流回路
４  制御回路
１０  スイッチング電源回路
１１  スロープ回路
１２〜１４  コンパレータ
１５  演算増幅回路
１６  ＲＳフリップフロップ
１７，１８  参照電圧生成回路
１９  基準電圧発生回路
２０  パルス発生回路
２１  ソフトスタート回路
Ｑ１  スイッチングトランジスタ
ＲＳＮＳ  センス抵抗
Ｍ１，Ｍ２  ＰＭＯＳトランジスタ
Ｍ３〜Ｍ５  ＮＭＯＳトランジスタ
Ｒ１  抵抗
Ｃ１  コンデンサ
【図１】
0005031491.tif 000002
【図２】
0005031491.tif 000003