(57)【特許請求の範囲】
【請求項１】
MOS電界効果トランジスタの製造方法は、
シリコン酸化膜またはシリコン酸窒化膜上に第１の高誘電率膜を形成し、
前記第１の高誘電率膜と異なる比誘電率を有する第２の高誘電率膜を形成し、そして、
前記第２の高誘電率膜上に金属電極膜を形成することからなり、
前記第１の高誘電率膜がＨｆを含む酸化膜であり、
前記第２の高誘電体膜がＴｉを含む酸化膜であり、
前記金属電極膜は、Zr,C,Hf,Ta,Ti,Al,Ru,Si,Ni,Pt,Ir,Er,Yb,La,Dy,Y,Gd,Co及びWからなるグループから選択された１種又は２種以上の金属元素を含有し、
少なくとも前記第１及び第２の高誘電率膜の形成は、大気に晒すことなく連続的に行うことを特徴するMOS電界効果トランジスタの製造方法。
【請求項２】
前記第１と第２の高誘電率膜がゲート絶縁膜であり、
前記金属電極膜がゲート電極であることを特徴とする請求項１記載のMOS電界効果トランジスタの製造方法。
【請求項３】
前記第１の高誘電率膜がＨｆＳｉＯであり、前記第２の高誘電体膜がＴｉＯ2であることを特徴とする請求項１記載のMOS電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属酸化膜半導体電界トランジスタ(MOSFET)の製造において異なる比誘電率を有する高誘電率膜を積層し形成することと積層膜上に金属電極材料膜と堆積するための方法に関する。特に、本発明は、MOSFETにおいて、酸化膜換算膜厚(EOT)が1.0nm以下を満たすための方法に関する。
【背景技術】
【０００２】
金属酸化膜半導体電界トランジスタ(MOSFET)の製造において、現在、ゲート絶縁膜にはシリコン酸化膜、ゲート電極には、ポリシリコンを用いた組み合わせで製造している。集積回路の性能を向上させるため、デザインルールが徐々に縮小されている。これに伴い、ゲート絶縁膜の薄層化が要求される。しかしながら、シリコン酸化膜を用いたゲート絶縁膜では、薄層化に限界がある。即ち、限界を超えた薄層化は、許容範囲を超えた漏れ電流の増大を帰結する。
【０００３】
そこで、現在、シリコン酸化膜より比誘電率が大きいゲート絶縁膜の適用が検討されている。ゲート絶縁膜のことを高誘電率膜と呼んでいる。高誘電率膜をゲート絶縁膜に用いた場合、ゲート電極もポリシリコンから金属電極に変更しなければばらない。それは、以下に示す2つの理由からである。第1の理由は、ポリシリコンが殆どの高誘電率膜に適合しないからである。第2の理由は、ポリシリコンを使用すると、ポリシリコンと高誘電率膜との界面に空乏領域が形成され、それにより、酸化膜換算膜厚(EOT)が大きくなり、キャパシタンスが低下するからである。
【０００４】
ここで、酸化膜換算膜厚について説明する。ゲート絶縁膜の種類によらず、ゲート絶縁膜材料がシリコン酸化膜であると仮定して、ゲート容量から逆算して得られる絶縁膜の電気的な膜厚をシリコン酸化膜換算膜厚(EOT:Equivalent Oxide Thickness)という。即ち、絶縁膜の比誘電率をεh、シリコン酸化膜の比誘電率をεoとし、絶縁膜の厚さをdhとしたとき、シリコン酸化膜換算膜厚deは、下記数式 1で表される。
[数式 1]
de=dh×(εo/εh)
上記数式 1 は、ゲート絶縁膜に、シリコン酸化膜の比誘電率εoに比べて大きな誘電率εhをもった材料を用いた場合には、シリコン酸化膜換算膜厚は、このゲート絶縁膜の膜厚よりも薄いシリコン酸化膜と同等になることを示している。なお、シリコン酸化膜の比誘電率εoは3.9程度である。そのため、例えば、εh=39の高誘電率材料からなる膜は、その物理膜厚を15nmとしても、シリコン酸化膜換算膜厚(電気膜厚)が1.5nmになり、ゲート絶縁膜の容量値を膜厚が1.5nmのシリコン酸化膜と同等に保ちつつ、トンネル電流を著しく低減することができる。
【０００５】
現在、高誘電率膜として、HfO2、HfSiOまたはHfSiONが有望視されている。これらの比誘電率は、10から20程度であるため、上記数式1を用いて計算すると絶縁膜の厚さは、6から7nm程度になる。しかしながら、実際の構造では、シリコン基板と高誘電率膜との間には、1nm程度のシリコン酸化膜が必要であるため、Hf系高誘電率膜の膜厚は、1から2nm程度と薄くなってしまい、EOT<1nmを満たしながら、ゲートリーク電流を低減するのは、困難である。
【０００６】
そこで、Honda et al. (JJAP Vol.43(2004) p.1571)は、パルスレ−ザ−成膜法を用いて、Si基板上にHfO2を成膜し、HfO2膜上に異なる比誘電率を持つTiO2を積層し、大気暴露したのちに金属電極を成膜し、電気特性を評価した。その結果、ヒステリシスが50-300mV、また、EOT>1nm以上であった（非特許文献１）。
このように、ＭＯＳＦＥＴの低消費電力化ならびに高性能化技術として、Ｍｅｔａｌ／Ｈｉｇｈ−ｋゲートスタックの研究が精力的に進められている。Ｈｉｇｈ−ｋ絶縁膜材料としては、Ｈｆ−シリケート膜が優れた特性を有することが報告されているが、ＥＯＴのさらなる低減が求められている。Ｔｉ系酸化物は高い比誘電率を有するため、各種Ｈｉｇｈ−ｋ膜材料へのＴｉ添加による高性能化に関する試みがなされている。また、ＴｉＮ／ＨｆＳｉＯＮ界面反応でＴｉＯ２層が形成されることでＥＯＴの増加を殆ど伴わずにリーク電流が低下する現象が報告されている（非特許文献１）。
【０００７】
【非特許文献１】Ｈ．Ｗａｔａｎａｂｅ  ｅｔ  ａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．４５（２００６）２９３３
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明では、ＥＯＴ＜１ｎｍの極薄Ｈｉｇｈ−ｋ絶縁膜の実現に向け、ＨｆＴｉＳｉＯ膜の構造最適化を図ることを目的としている。Hf系高誘電率膜/異なる比誘電率を持つＴｉ系高誘電率膜の積層構造を用いて、EOT<1.0nm, 低リーク電流, ヒステリシス<20mVを満たすことが課題である。
【課題を解決するための手段】
【０００９】
本発明の第１の側面は、シリコン酸化膜（例えばSiO2膜）またはシリコン酸窒化膜（例えばSiON膜）上に第１の高誘電率膜を形成し、第１の高誘電率膜と異なる比誘電率を有する第２の高誘電率膜を形成し、そして、形成した第２の高誘電率膜上に金属電極材料を形成する方法であり、上記形成が連続的に行われることを特徴とする。
【００１０】
本発明の第１の側面の実施例として、第１の高誘電率膜の形成は、金属原子が酸化反応を生じ難い雰囲気中において、金属ターゲットを用いたスパッタ法により、シリコン酸化膜またはシリコン酸窒化膜上に第１の金属膜を堆積する第1の工程と、金属膜とシリコン酸化膜またはシリコン酸窒化膜を加熱酸化処理（アニーリング）することよって、第1の高誘電率膜を形成する第２の工程からなることを特徴とする。
【００１１】
第１の高誘電率膜形成の第１及び第２の工程は、大気に晒すことなく連続的に行われることを特徴とする。
【００１２】
第１の工程に堆積される金属は、少なくともハフニウムを含むことを特徴とする。
【００１３】
第２の工程は、加熱温度500℃以上900℃以下で行うことを特徴とする。
【００１４】
第２の工程は、加熱温度500℃以上900℃以下で、酸化処理圧力が1×10-3[Pa]以上10[Pa]以下で行うことを特徴とする。
【００１５】
本発明の第１の側面の実施例として、第２の高誘電率膜の形成は、金属原子が酸化反応を生じ難い雰囲気中において、金属ターゲットを用いたスパッタ法により、第２の工程で形成した第１の高誘電率膜上に第２の金属膜を堆積する第３の工程と、第２の金属膜を加熱酸化処理（アニーリング）することによって、第２の高誘電率膜を形成する第４の工程からなることを特徴とする。
【００１６】
第３及び第４工程は、大気に晒すことなく連続的に行われることを特徴とする。
【００１７】
第３の工程に堆積される金属は、少なくともチタニウムを含むことを特徴とする。
【００１８】
第４の工程は、加熱温度200℃以上４００℃以下で行うことを特徴とする。
【００１９】
第４の工程は、加熱温度200℃以上４００℃以下で、酸化処理圧力が1×10-3[Pa]以上10[Pa]以下で行うことを特徴とする。
【００２０】
本発明の第１の側面の実施例として、金属電極膜の形成は、酸素、窒素または、亜酸化窒素あるいは酸素、窒素同時導入可能な堆積装置で、反応性スパッタ法で形成されることを特徴とする。
【００２１】
金属電極膜の形成は、少なくとも２つ以上のカソードを同時放電することにより形成された２元系以上の金属混合膜であることを特徴とする。
【００２２】
金属電極膜の形成は、Zr,C,Hf,Ta,Ti,Al,Ru,Si,Ni,Pt,Ir,Er,Yb,La,Dy,Y,Gd,Co及びWからなるグループから選択された1種又は2種以上の金属元素を含有することを特徴とする。
【００２３】
本発明の第２の側面は、金属原子が酸化反応を生じ難い雰囲気中において、異なる金属ターゲットを用いたコスパッタ法により、シリコン酸化膜またはシリコン酸窒化膜上に金属混合膜を堆積し、金属混合膜を加熱酸化（アニーリング）し、加熱酸化処理を行って形成した高誘電率膜上に金属電極材料を形成する方法において、上記形成が連続的に行われることを特徴とする。
【００２４】
堆積される金属混合膜は、少なくともハフニウム或いはチタニウムのうちのいずれかを含むことを特徴とする。
【００２５】
金属混合膜の加熱酸化は、加熱温度500℃以上900℃以下で行うことを特徴とする。
【００２６】
金属混合膜の加熱酸化は、加熱温度500℃以上900℃以下で、酸化処理圧力が1×10-3[Pa]以上10[Pa]以下で行うことを特徴とする。
【００２７】
本発明の第２の側面の実施例として、金属電極膜の形成は、酸素、窒素または、亜酸化窒素あるいは酸素、窒素同時導入可能な堆積装置で、反応性スパッタ法で形成されることを特徴とする。
【００２８】
本発明の第２の側面の実施例として、金属電極膜の形成は、少なくとも２つ以上のカソードを同時放電することにより形成された2元系以上の金属混合膜であることを特徴とする。
【００２９】
本発明の第２の側面の実施例として、金属電極膜の形成は、Zr,C,Hf,Ta,Ti,Al,Ru,Si,Ni,Pt,Ir,Er,Yb,La,Dy,Y,Gd,Co及びWからなるグループから選択された1種又は2種以上の金属元素を含有することを特徴とする。
【００３０】
本発明の第３の側面は、金属原子が酸化反応を生じ難い雰囲気中において、異なる金属ターゲットを用いたスパッタ法により、シリコン酸化膜またはシリコン酸窒化膜上に金属積層膜を堆積し、金属積層膜を加熱酸化し、加熱酸化処理を行って形成した高誘電率膜上に金属電極材料を形成する方法において、上記形成が連続的に行われることを特徴とする。
【００３１】
本発明の第３の側面の実施例として、堆積される金属積層膜は、少なくともハフニウム或いはチタニウムのうちのいずれかを含むことを特徴とする。
【００３２】
本発明の第３の側面の実施例として、加熱酸化処理は、加熱温度500℃以上900℃以下で行うことを特徴とする。
【００３３】
本発明の第３の側面の実施例として、加熱酸化処理は、加熱温度500℃以上900℃以下で、酸化処理圧力が1×10-3[Pa]以上10[Pa]以下で行うことを特徴とする。
【００３４】
本発明の第３の側面の実施例として、金属電極膜は、酸素、窒素または、亜酸化窒素あるいは酸素、窒素同時導入可能な堆積装置で、反応性スパッタ法で形成されることを特徴とする。
【００３５】
本発明の第３の側面の実施例として、金属電極膜は、少なくとも2つ以上のカソードを同時放電することにより形成された2元系以上の金属混合膜であることを特徴とする。
【００３６】
本発明の第３の側面の実施例として、金属電極膜は、Zr,C,Hf,Ta,Ti,Al,Ru,Si,Ni,Pt,Ir,Er,Yb,La,Dy,Y,Gd,Co及びWからなるグループから選択された1種又は2種以上の金属元素を含有することを特徴とする。
【００３７】
本発明の高誘電率膜形成手法を用いたMOS電界効果トランジスタの製造方法は、シリコン酸化膜またはシリコン酸窒化膜上に第1の高誘電率膜を形成し、
第1の高誘電率膜と異なる比誘電率を有する第2の高誘電率膜を形成し、そして、
上記第2の高誘電率膜上に金属電極材料を形成することからなり、少なくとも上記第１と第２の高誘電率膜の形成は、大気に晒すことなく連続的に行うことを特徴する。
【００３８】
第１と第２の高誘電率膜がゲート絶縁膜であり、金属電極材料がゲート電極である。
【００３９】
実施例として、第１の高誘電率膜がＨｆを含む酸化膜であり、第２の高誘電体膜がＴｉを含む酸化膜であり、金属電極材料は、Zr,C,Hf,Ta,Ti,Al,Ru,Si,Ni,Pt,Ir,Er,Yb,La,Dy,Y,Gd,Co及びWからなるグループから選択された1種又は2種以上の金属元素を含有する。
【００４０】
実施例として、第１の高誘電率膜がＨｆＳｉＯであり、第２の高誘電体膜がＴｉＯ2である。
【００４１】
本発明の１つの実施例の概要によれば、高誘電率膜形成方法として、1nmから2nm以下のシリコン酸化膜（SiO2（又はシリコン酸窒化膜／SiON））上にスパッタ法によって、0.1nmから0.7nm以下のHf金属膜を形成する。形成したHf金属膜は、大気に晒すことなく、酸素分圧が1.0×10-8[Pa]以下の熱処理室に搬送し、基板温度500℃以上900℃以下, 酸素分圧1×10-3[Pa]以上10[Pa]以下で熱酸化処理を行い、Hfシリケート膜を形成する。形成したHfシリケート膜は、大気に晒すことなく、到達圧力が1.0×10-6[Pa]以下のスパッタ室に搬送し、Hfシリケート上にスパッタ法によって、0.1nmから1.0nm以下のTi金属膜を形成する。形成したTi/Hfシリケート積層構造膜を大気に晒すことなく、酸素分圧が1.0×10-8[Pa]以下の熱処理室に搬送し、基板温度200℃以上４００℃以下、酸素分圧1×10-3[Pa]以上10[Pa]以下でTiとHfシリケート膜の反応を起こすことなく、Hfシリケート上にTiO2膜を形成する。TiO2/Hfシリケート積層構造高誘電率膜を形成後、大気に晒すことなく、金属膜堆積室に搬送し、金属電極膜を形成する。
【００４２】
一例として、TiN/TiO2/HfSiO/SiO2/Si構造を形成する場合の手順を記す。まず、基板は、例えば(100)面方位を有する単結晶シリコンからなり、さらにリンがドープされ、抵抗値が2から10Ω・cmの範囲に制御されたもの等を使用する。公知のRCA洗浄法などにより、基板表面の金属、有機物、パーティクル、自然酸化膜等を除去し、清浄なシリコン原子を表面に露出させ、酸化してシリコン酸化膜を形成する。この酸化の方法は、熱酸化法、ラジカル酸化法など良好なシリコン界面が得られる手法であればどんな手法でも良い。ただし、シリコン酸化膜の膜厚が厚すぎると低い酸化膜換算膜厚値が得られないため、1nmから2nm以下の膜厚であることが望ましい。
【００４３】
こうして得られたシリコン酸化膜は、大気に晒されることなく、ロードロック室から搬送室を介して、金属膜堆積処理室に搬送する。搬送されたシリコン酸化膜上にスパッタ法によって、Hf膜を形成する。金属膜堆積処理室は、金属膜が酸化反応を生じ難い雰囲気であることが望ましい。例えば、スパッタを行う前に、スパッタを行う装置の処理容器内を超高真空に排気して、酸素や水などを極力排除することで、金属膜を酸化させないようにするのが良い。なおスパッタを行う装置の方式はECRスパッタ法の他、DCマグネトロンスパッタ法、RFマグネトロンスパッタ法などのいかなる処理方式であっても良い。
【００４４】
次に、Hf膜を形成した基板を、大気に晒すことなく、所望の加熱温度に達している熱処理室に搬送し、この基板が基板ホルダ−に設置された後、直ちに酸素を導入し、所定の時間の間、熱酸化処理を行い、HfSiO膜を形成する。ただし、シリコンと形成したHfSiO膜との間には、極力薄いシリコン酸化膜が存在するように金属膜堆積膜厚、加熱温度、処理酸素分圧、熱酸化処理時間を決定しなければならない。
【００４５】
次にHfSiO膜を形成した基板を、大気に晒すことなく、熱処理室から搬送室を介して、金属膜堆積処理室に搬送する。搬送されたHfシリケート膜上にスパッタ法によって、Ti膜を形成する。金属膜堆積処理室は、金属膜が酸化反応を生じ難い雰囲気であることが望ましい。例えば、スパッタを行う前に、スパッタを行う装置の処理容器内を超高真空に排気して、酸素や水などを極力排除することで、金属膜を酸化させないようにするのが良い。なおスパッタを行う装置の方式はECRスパッタ法の他、DCマグネトロンスパッタ法、RFマグネトロンスパッタ法などのいかなる処理方式であっても良い。
【００４６】
さらに、HfSiO膜上にTi膜を形成した基板を、大気に晒すことなく、金属膜堆積処理室から搬送室を介して、所望の加熱温度に達している熱処理室に搬送し、この基板が基板ホルダ−に設置された後、直ちに酸素を導入し、所定の時間の間、熱酸化処理を行い、HfSiO膜上にTiO2膜を形成する。
【００４７】
最後に、上述のようにして形成したTiO2/HfSiO積層高誘電率膜を、大気に晒すことなく、搬送室を介して、金属膜堆積処理室に搬送し、ターゲットをTiとし、反応性ガスN2を導入して、TiN膜を成膜する。
【実施例】
【００４８】
本発明を適用した実施例として図１及び図２を用いて説明する。図１Ａ〜図１Ｆにおいて、高誘電率膜の形成過程における構造が示されている。図１Ａ〜図１Ｆにおいて、101はSi基板、102はシリコン酸化膜、103はHf金属膜、104はHfシリケート膜、105はTi膜、106はTiO2膜、107は金属電極膜(TiN膜)である。
【００４９】
図２は、本発明に従って高誘電率膜を形成する半導体製造装置２００の構造を示す図である。ロードロック室２０１は、図示していないゲートバルブによって、搬送室２０２と仕切られており、これにより搬送室２０２は大気から遮断されている。ロードロック室２０１は、自動基板搬送機構を備えており、搬送室２０２の真空状態を維持しつつ、処理前、処理後の基板の出し入れを行うことが可能である。搬送室２０２は、ロードロック室２０１を介した基板の出し入れのみならず、高い真空状態を維持し基板の酸化や不純物汚染を発生させることなく、スパッタ装置２０３と熱処理室２０４との間で基板を自動搬送する機能を果たす。スパッタ装置２０３は、ゲートバルブを介して、搬送室２０２と接続している。熱処理室２０４も同様に、ゲートバルブを介して、搬送室２０２と接続している。
【００５０】
基板101は、直径200mm、P型単結晶シリコン基板を使用した。まず基板101表面をRCA洗浄により洗浄し、不純物や、自然酸化膜の除去を行った。次に基板101を図示しない急速熱酸化処理装置内に搬送し、酸素雰囲気中において1000℃の熱酸化を行った。これにより図1Ａに示すように、基板101表面に膜厚1.6nmのシリコン酸化膜102が形成された。
【００５１】
つづいて、基板101を図２に示したクラスター形の装置のロードロック室201に設置し、3.0×10-5[Pa]まで減圧したのちに、搬送室202を介して、DCマグネトロンスパッタ装置203に搬送した。スパッタ装置203のターゲットには、Hfを用いた。このスパッタ装置203は、基板102が搬送される前に1.0×10-6[Pa]以下に減圧されていることが望ましい。スパッタ装置203は、基板101に対して斜めにターゲットが設置されており、複数のターゲットを同時に搭載することが可能である。さらに基板101を設置する基板ホルダーは、任意の回転数で回転する機構になっている。
【００５２】
つづいて、スパッタ装置203に20sccmの流量のアルゴンガスを導入し、スパッタ装置203室内圧力を0.02Paに保持した。
【００５３】
つづいて、ターゲットに100WのDCを印加してプラズマを生成し、ターゲットを構成するHf原子のスパッタを行った。スパッタされたHf原子は、ターゲットに対向する位置に支持された基板101方向に飛来し、シリコン酸化膜102上に堆積することで金属膜103が形成される。この処理によって、図１Ｂに示すように膜厚0.5nmのHf膜103がシリコン酸化膜102上に形成された。
【００５４】
その後、基板101を熱処理室204内に搬送した。基板搬送時にスパッタ処理によって堆積されたHf膜が酸化されないよう、搬送室202の雰囲気は、残留酸素が極めて少ない超高真空に制御されている。熱処理室204内に基板101が搬送される前は、酸素分圧1.0×10-8 [Pa]以下であり、酸素の吸着性の強いHf膜が搬送されても酸化しないようにされた。また、基板加熱機構は、所望の設定温度にしておく必要がある。本実施例では、850℃に設定した状態で基板101が搬送された。  
【００５５】
基板が搬送され、基板ホルダ−に設置した後、直ちに酸素を所望の圧力まで導入する。本実施例では、熱処理室204に10sccmの酸素ガスを導入し、熱処理室204室内圧力を0.1[Pa]に保持し、加熱酸化処理を行い、図１Ｃに示すように、金属シリケ−ト膜104として、Hfシリケ−ト膜を形成した。
【００５６】
その後、再び基板101を、搬送室202を介してDCマグネトロンスパッタ装置203に搬送した。上述のようにして形成したHfシリケ−ト膜の表面上にカ−ボンに起因する不純物汚染が生じるのを防止し、Hfシリケ−ト膜の表面が酸化されないように、基板を搬送する搬送室202の雰囲気は、残留酸素が極めて少ない超高真空に制御されている。スパッタ装置203のタ−ゲットには、Tiを用いた。
【００５７】
つづいて、スパッタ装置203内に20sccmの流量のアルゴンガスを導入し、スパッタ装置203室内圧力を0.02Paに保持した。スパッタされたTi原子は、タ−ゲットに対向する位置に支持された基板101方向に飛来し、Hfシリケ−ト膜104上に堆積することでTi膜105が形成される。この処理によって、図１Ｄに示すように膜厚0.5nmのTi膜105がHfシリケ−ト膜104上に形成された。
【００５８】
その後、再び基板101を、搬送室202を介して、熱処理室204内に搬送した。このときスパッタ処理によって堆積されたTi膜が酸化されないよう、搬送室202の雰囲気は、残留酸素が極めて少ない超高真空であることが望ましい。熱処理室204内に基板101が搬送される前は、酸素分圧1.0×10-8 [Pa]以下であり、酸素の吸着性の強いTi膜が搬送されても酸化しない。また、基板加熱機構は、所望の設定温度にしておく必要がある。本実施例では、400℃に設定した状態で基板101が搬送された。
【００５９】
基板が搬送され、基板ホルダ−に設置した後、直ちに酸素を所望の圧力まで導入する。本実施例では、熱処理室204に10sccmの酸素ガスを導入し、熱処理室204室内圧力を0.1[Pa]に保持し、加熱酸化処理を行い、図１Ｅに示すように、金属酸化膜106として、Ti酸化膜(TiO2又はTiOx）を形成した。
【００６０】
その後、再び基板101を、搬送室202を介してDCマグネトロンスパッタ装置203に搬送した。上述のようにして形成したTiO2（又はTiOx）膜の表面が酸化されないように、基板搬送時の搬送室202の雰囲気は、残留酸素が極めて少ない超高真空に制御されている。スパッタ装置203のターゲットには、Tiを用いた。
【００６１】
つづいて、スパッタ装置203内に20sccmの流量のアルゴンガスと15sccmの窒素ガスを窒化源として同時に導入し、スパッタ装置203内圧力を0.03Paに保持した。
【００６２】
つづいて、ターゲットに1000WのDCを印加してプラズマを生成し、ターゲットを構成するTi原子のスパッタを行った。反応性ガスを用いているので、図１Ｆに示すように、金属酸化膜(TiO2又はTiOx）)106上には、金属電極膜107として、TiN膜が形成される。
【００６３】
図３Ａにおいて、本手法を用いて形成した高誘電率膜と金属電極材料との積層構造のC−V特性を示している。この図より、酸化膜換算膜厚値が0.95nm、ヒステリシスの値が20mV以下の優れた電気特性が得られていることが分かる。図３Ｂは、本手法を用いて形成した高誘電率膜と金属電極材料との積層構造のEOT-Ig特性（シリコン酸化膜厚換算値−リーク電流）を示す。図３Ｂより、従来の構造シリコン酸化膜とポリシリコン電極と比較して、リーク電流値Igを６桁低くすることができることが分かる。
【００６４】
図４Ａにおいて、１）本スパッタリング手法を用いて形成した積層構造と、２）HfとTi ターゲットを同時堆積（コスパッタリング）してHfTi膜をシリコン酸化膜上に形成してその後加熱酸化処理を施して形成した高誘電率膜（HfSiO, TiOx）と金属電極材料との積層構造と、３）シリコン酸化膜上にHf/Tiを順次スパッタリングで積層構造にて堆積した後に加熱酸化処理を施して形成した高誘電率膜（HfSiO, TiOx）と金属電極材料との積層構造とを用いて、それぞれのEOT-Ig特性（シリコン酸化膜厚換算値−リーク電流）を比較した結果を示している。明らかに、三角印で示す１）手法を用いて形成した積層構造によって、EOTの薄層化とEOT-Ig特性の向上が可能であることが分かる。なお、２）に示したHfとTiを同時堆積する場合のＨｆとＴｉターゲットの比率は、少なくともHf:Ti=1:1,3:2,7:3,85:15の4種類が可能である。四角印で示す２）、丸印で示す３）の製造方法も金属原子が酸化反応を生じ難い雰囲気において金属ターゲットをスパッタリングして堆積しているので、図４Ａに示すように、従来の手法よりも優れた結果のIg及びEOTとなっている。
【００６５】
また、図４Ｂにおいて、本手法を用いて形成した構造において、TiOx膜形成温度依存性を比較したEOT-Ig特性を示している。TiOx膜形成温度が500℃以下であると、EOT<1nm、低リーク電流が得られている。
【００６６】
図５において、本手法を用いて形成した積層構造において、TiOx膜の形成温度が400℃と850℃の場合の試料を用いて基板の裏面からXPS分析を行った結果を示している。図５ＡはTiOx膜の形成温度が400℃の場合を示し、図５ＢはTiOx膜の形成温度が850℃の場合を示している。明らかに850℃の試料において、Hfシリケート膜中にTiOxのピークが見られている。TiOx絶縁膜形成温度が400℃以下であると、Hfシリケート膜中にTiの拡散がないTiOx/Hfシリケート膜が形成できる。４００℃以下の低温でTiOx絶縁膜を形成することによって、リークパスの形成や界面準位密度の増大を防止することができ、電気特性の劣化を防止することができる。
【００６７】
さらに、図６において、TiOx膜形成温度が、400℃、600℃の場合の試料においてのC-V特性の周波数依存性を示している。図6AはTiOx膜形成温度が400℃の場合を示し、図６ＢはTiOx膜形成温度が600℃の場合を示している。600℃の試料において、周波数分散が大きいことが分かった。つまり、絶縁膜形成温度が600℃より低い温度であると、周波数分散が小さい曲線を得ることができる。
【００６８】
本発明において、EOT<1nm, 低リーク電流, ヒステリシス<20mVとさらに周波数分散の少ない良好な電気特性を実現することができる。
【００６９】
上記説明において、TiN/TiOx/HfSiO/SiO2/Si構造について説明したが、本発明の範囲においては、成膜する金属電極膜の種類を限定するものではない。
【００７０】
金属電極の材料は、Ta,Ru,Hf等の金属、TiN,HfN,TaN等の金属窒化物、RuTa,HfTa等の金属合金、HfSi,TaSi等の金属半導体合金、TaSiN等の金属半導体合金窒化物、または、前述した膜から成る積層体、例えばHf/TaN/TiN,Ru/Ta/TaNであっても良い。
【００７１】
本発明によって製造された高誘電率膜を含むMOS−FET７０を図７に示す。P型シリコン基板７１にｎ＋ドレイン電極７２、ｎ＋ソース電極７３及び反転層（チャネル）領域７５が形成されており、反転層領域７５上に本発明により形成された高誘電率層TiOx/HfSiO/SiO2層７４が配置され、高誘電率層７４上に金属電極TiN（又は他の金属）７６が形成されており、ゲート電極になっている。TiOx/HfSiO/SiO2層は、SiO2膜上にHf膜形成、熱酸化処理によるHfSiO2膜形成、HfSiO2膜上にTi膜形成、熱酸化処理によるTiO2膜形成を、好適な実施例として採用される。しかし、上述の他に、TiとHfのコスパッタリング堆積後の熱酸化処理、TiとHfの順次スパッタリング堆積後の熱酸化処理によっても金属原子が酸化反応を生じ難い雰囲気で金属をスパッタリング堆積することも仕様に応じ可能である。又、SiO2層の代わりにSiON層を用いることができることは前述したとおりである。
【００７２】
本発明によるMOS電界効果トランジスタの製造方法は、シリコン酸化膜またはシリコン酸窒化膜上に第１の高誘電率膜を形成し、第１の高誘電率膜と異なる比誘電率を有する第２の高誘電率膜を形成し、そして、上記第２の高誘電率膜上に金属電極材料を形成することからなり、少なくとも上記第１と第２の高誘電率膜の形成は、大気に晒すことなく連続的に行うことを特徴する。
【００７３】
第１と第２の高誘電率膜がゲート絶縁膜であり、金属電極材料がゲート電極である。
実施例では、第１の高誘電率膜がＨｆを含む酸化膜であり、第２の高誘電体膜がＴｉを含む酸化膜であり、金属電極材料は、Zr,C,Hf,Ta,Ti,Al,Ru,Si,Ni,Pt,Ir,Er,Yb,La,Dy,Y,Gd,Co及びWからなるグループから選択された1種又は2種以上の金属元素を含有する。
実施例では、第１の高誘電率膜がＨｆＳｉＯであり、第２の高誘電体膜がＴｉＯ2である。
【００７４】
上記のごとく、上述の具体例は、本発明の範囲を限定しようとするものではなく、本開示の観点において、前出発明の請求範囲の主題内容に対応すべく前述の諸具体例を拡大してよい。
【図面の簡単な説明】
【００７５】
【図１Ａ】本発明の方法を使って、形成した高誘電率膜と金属電極膜との積層構造の概略図である。
【図１Ｂ】本発明の方法を使って、形成した高誘電率膜と金属電極膜との積層構造の概略図である。
【図１Ｃ】本発明の方法を使って、形成した高誘電率膜と金属電極膜との積層構造の概略図である。
【図１Ｄ】本発明の方法を使って、形成した高誘電率膜と金属電極膜との積層構造の概略図である。
【図１Ｅ】本発明の方法を使って、形成した高誘電率膜と金属電極膜との積層構造の概略図である。
【図１Ｆ】本発明の方法を使って、形成した高誘電率膜と金属電極膜との積層構造の概略図である。
【図２】本発明の方法を実施するための装置構成図である。
【図３Ａ】本発明の方法で得られた高誘電率膜の電気特性の結果図である。
【図３Ｂ】本発明の方法で得られた高誘電率膜の電気特性の結果図である。
【図４Ａ】本発明の異なる実施例で形成した高誘電率膜の積層構造を比較した解析結果である。
【図４Ｂ】本発明の異なる実施例で形成した高誘電率膜の積層構造を比較した解析結果である。
【図５Ａ】本発明の方法を用いて、TiOx膜形成温度依存性を比較した解析結果である。
【図５Ｂ】本発明の方法を用いて、TiOx膜形成温度依存性を比較した解析結果である。
【図６Ａ】本発明の方法を用いて、TiOx膜形成温度依存性を比較した電気特性の結果図である。
【図６Ｂ】本発明の方法を用いて、TiOx膜形成温度依存性を比較した電気特性の結果図である。
【図７】本発明によって形成された高誘電率膜をゲート絶縁膜として含むMOS-FETを示す図である。
【符号の説明】
【００７６】
101…シリコン基板
102…シリコン酸化膜
103…Hf金属膜
104…Hf金属シリケート膜
105…Ti金属膜
106…TiOx膜
107…金属電極膜
201…ロードロック室
202…搬送室
203…スパッタ装置
204…熱処理室
【図１Ａ】
0005037242.tif 000002
【図１Ｂ】
0005037242.tif 000003
【図１Ｃ】
0005037242.tif 000004
【図１Ｄ】
0005037242.tif 000005
【図１Ｅ】
0005037242.tif 000006
【図１Ｆ】
0005037242.tif 000007
【図２】
0005037242.tif 000008
【図３Ａ】
0005037242.tif 000009
【図３Ｂ】
0005037242.tif 000010
【図４Ａ】
0005037242.tif 000011
【図４Ｂ】
0005037242.tif 000012
【図５Ａ】
0005037242.tif 000013
【図５Ｂ】
0005037242.tif 000014
【図６Ａ】
0005037242.tif 000015
【図６Ｂ】
0005037242.tif 000016
【図７】
0005037242.tif 000017