(57)【特許請求の範囲】
【請求項１】
良品であることが既知の第一のパッケージ済マイクロ電子装置と、
前記第一のパッケージ済マイクロ電子装置に積層構造で結合された、良品であることが既知の第二のパッケージ済マイクロ電子装置と、
を備えた積層型マイクロ電子装置組立体であって、
前記第一のパッケージ済マイクロ電子装置は、
複数の第一の中間接点を具えた第一の中間基板と、
前記第一の中間基板に担持され且つ電気的に結合された第一のダイであって、該第一のダイは、前記第一の中間基板を背にする方へ向いた活性側と、前記第一のダイの前記活性側に設けられ且つ前記第一の中間基板に複数の第一のワイヤボンドによって電気的に結合された複数の第一の端子とを含む、第一のダイと、
前記第一の中間基板に向いた第一の面、および、前記第一の面とは反対側の第二の面、を有し、且つ、前記第一のダイ、および、前記第一の中間基板の少なくとも一部分、を完全に封止する第一のケーシングと、
前記第一のケーシング内に少なくとも部分的に封止され、且つ、対応する第一の中間接点に接続され、且つ、前記対応する第一の中間接点から離れるように突出して前記第一の面から前記第二の面へと延びる、前記第一のケーシングを貫通する複数の第一のフィラメントであって、前記第一のフィラメントは細くてフレキシブルなワイヤからなる、複数の第一のフィラメントと、
を含み、
前記第二のパッケージ済マイクロ電子装置は、
複数の第二の中間パッドを具えた第二の中間基板と、
前記第二の中間基板に担持され且つ電気的に結合された第二のダイであって、該第二のダイは、前記第二の中間基板を背にする方へ向いた活性側と、前記第二のダイの前記活性側に設けられ且つ前記第二の中間基板に複数の第二のワイヤボンドによって電気的に結合された複数の第二の端子とを含む、第二のダイと、
前記第二のダイ、および、前記第二の中間基板の少なくとも一部分、を完全に封止する第二のケーシングと、
を含み、前記第二の中間パッドが、前記第一のケーシングの前記第二の面にて、対応する前記第一のフィラメントの露出した部位に直接接触し且つ電気的に結合されている、
ことを特徴とする積層型マイクロ電子装置組立体。
【請求項２】
前記第一の中間基板が、第一の側と、前記第一の側とは反対側の第二の側とを含み、前記第一の中間接点が、前記第一の側に所望のパターンで配置され、
前記第二の中間基板が、第一の側と、前記第一の側とは反対側の第二の側と、前記第一の側に所望のパターンで配置された複数の第二の中間接点と、前記第二の側に所望のパターンで配置された前記複数の第二の中間パッドと、を含み、
前記第二のパッケージ済マイクロ電子装置が、前記第二のケーシングを貫通する、細くてフレキシブルなワイヤからなる複数の第二のフィラメントをさらに含み、前記複数の第二のフィラメントは、前記第二のケーシング内に少なくとも部分的に封止され、且つ、対応する第二の中間接点に接続され、且つ、前記対応する第二の中間接点から離れるように突出している、
ことを特徴とする請求項１記載の組立体。
【請求項３】
前記複数の第一のフィラメントが、対応する第一の中間接点に接続された複数の第一の自立式ワイヤボンド配線を含み、
前記複数の第二のフィラメントが、対応する第二の中間接点に接続された複数の第二の自立式ワイヤボンド配線を含む、
ことを特徴とする請求項２記載の組立体。
【請求項４】
前記複数の第一のフィラメントが、対応する第一の中間接点に接続された複数の第一のワイヤループを含み、
前記複数の第二のフィラメントが、対応する第二の中間接点に接続された複数の第二のワイヤループを含む、
ことを特徴とする請求項２記載の組立体。
【請求項５】
前記第一の中間基板が、第一の側と、前記第一の側とは反対側の第二の側とを含み、前記第一の中間接点が、前記第一の側に所望のパターンで配置され、
前記第一のダイが、対応する第一の中間接点に、前記複数の第一のワイヤボンドを介して電気的に結合され、
前記第二の中間基板が、第一の側と、前記第一の側とは反対側の第二の側と、前記第一の側に所望のパターンで配置された複数の第二の中間接点と、前記第二の側に所望のパターンで配置された前記複数の第二の中間パッドと、を含み、
前記第二のダイが、対応する第二の中間接点に、前記複数の第二のワイヤボンドを介して電気的に結合されている、
ことを特徴とする請求項１記載の組立体。
【請求項６】
前記第一の中間基板が、第一の側と、前記第一の側とは反対側の第二の側とを含み、前記第一の中間接点が、前記第一の側に所望のパターンで配置され、
前記第二の中間基板が、第一の側と、前記第一の側とは反対側の第二の側と、前記第一の側に所望のパターンで配置された複数の第二の中間接点と、前記第二の側に所望のパターンで配置された前記複数の第二の中間パッドと、を含む、
ことを特徴とする請求項１記載の組立体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ電子装置（マイクロ電子デバイス）、積層型マイクロ電子装置、およびそうした装置の製造方法に関する。
【背景技術】
【０００２】
マイクロ電子装置は一般にダイ（チップ）を有しており、このダイは、超小型の部品を高密度で有する集積回路を含んでいる。通常の工程では、多種多様な処理を（場合によっては複数の工程段階でくりかえして）用いて、単独のウェハ上で多数のダイを組み立てる。そういった工程としては例えば、注入、添加（ドーピング）、光刻（フォトリソグラフィ）、化学気相蒸着、プラズマ気相蒸着、鍍金（メッキ）、平坦化、蝕刻（エッチング）、などがある。こうしたダイには通常、集積回路に接続した超小型接合パッドのアレイが含まれている。接合パッドは、電源電圧や信号などを介してダイに電気的に接続し、集積回路と双方向に連絡している。その後、ウェハを賽の目に切ってから裏面研削をかけることで、ダイ群を分割（個片化）し、独立したダイが得られる。ダイを個片化した後には、通常はそのダイを「パッケージ化」することで、結合パッドを電気端子の大型アレイに接続させるようにする。するとこうした電気端子は、種々の電源線、信号線、およびグランド線にもっと簡単に接続できるのである。
【０００３】
独立したダイ上の接合パッドを、ピン、ボールパッド、もしくは他の種類の電気端子に電気的に結合することで、独立したダイをパッケージ化できる。そうすると、ダイを封止できるので、環境条件（湿気、粉塵、静電気、および物理的な衝撃など）から保護できる。或る用途として、こうした接合パッドを、ボールパッドのアレイを有する中間基板上の接点に電気的に接続する。図１Ａは、従来技術にかかるパッケージ化マイクロ電子装置 10 を模式的に描いている。マイクロ電子装置10 は、中間基板 20 と、その中間基板 20 に接続したマイクロ電子ダイ 40 とを含んでいる。これまではマイクロ電子ダイ 40 をケーシング30 を用いて封止して、環境条件からダイ 40 を保護してきた。
【０００４】
電子製品には、非常に限られた空間内に素子を極高密度で詰め込むため、パッケージ化マイクロ電子装置が必要になる。例えば、携帯電話、PDA、携帯コンピュータ、およびいろいろな他の製品の内部には、メモリ装置、プロセッサ、ディスプレイ、および他のマイクロ電子部品が占められる空間というのは本当に限られたものでしかない。このため、プリント回路基板上にマイクロ電子装置10 が占める表面積（占有面積; "footprint"）を減らすことについては強い動因がある。しかし、高性能なマイクロ電子装置10 は一般に、多めの接合パッドを有するので、大きめのボールグリッドアレイをつくらなくてはならず、したがって占有面積が大きくなってしまう。このため、マイクロ電子装置10 の大きさを縮めるのは難しい。所定の占有面積内でのマイクロ電子装置10 の密度を高めるための技法のひとつとしては、マイクロ電子装置10 をひとつひとつ積み重ねるというやりかたがある。
【０００５】
図１Ｂでは、第一のパッケージ化電子装置10a を、類似した第二の電子装置10b に積み重ねるようにして接続したさまを模式的に描いている。第一の電子装置10a の中間基板 20 は、大型ハンダボール 50 を介して、第二の電子装置10b の中間基板（interposer） 20 に接続する。積層型装置 10a-b の欠点のひとつとしては、二枚の中間基板 20 同士の間隔をとるために必要な大型ハンダボール 50 が、中間基板 20 の貴重な空間を費してしまうので、積層型装置 10a-b の占有面積が増えてしまう、ということがある。
【０００６】
図２は、従来技術にかかる別のパッケージ化マイクロ電子装置60 を模式的に示したものである。装置 60 は、基板 80 に接続した第一のマイクロ電子ダイ 70a と、第一のダイ 70a に接続した第二のマイクロ電子ダイ 70b とを有している。第一のダイ 70a および第二のダイ 70b は、複数のワイヤボンド配線（ワイヤボンド） 90 を使って基板 80 に電気的に結合している。また、装置 60 は、ダイ 70a および ダイ 70b を封止するケーシング 95 と、ワイヤボンド配線 90 とをさらに有している。図２に示したパッケージ化マイクロ電子装置60 の欠点のひとつとしては、ダイ 70a および ダイ 70b の一方が、封止後の品質管理試験に落ちてしまうと、良品のダイ 70 を含んでいるのにもかかわらず通常は廃棄されてしまう、ということがある。同様に、ダイ 70a および ダイ 70b の一方が、パッケージ化後に動作不能になったり、かつ／あるいは損傷を受けてしまった場合には、やはりパッケージ化装置の全体 60 を（不良品のダイだけではなく）廃棄することになってしまうのが一般的である。
よって、占有面積が少なく且つ良品のダイを有する積層型マイクロ電子装置パッケージ化品の供給が要請されている。
【発明の開示】
【０００７】
〔A. 概要〕
以下の開示では、マイクロ電子装置、積層型マイクロ電子装置、およびそうした装置の製造方法に関する、いくつかの実施形態を述べている。本発明の或る態様が志向しているのは、良品であることが既知な第一のパッケージ化マイクロ電子装置、およびその第一の装置に積層構造に結合された、良品であることが既知な第二のパッケージ化マイクロ電子装置、を有する積層型マイクロ電子装置組立体である。第一の装置には、複数の第一の中間接点を具えた第一の中間基板と、第一の中間基板に搭載され且つ電気的に結合された第一のダイと、を含めることができる。この第一のダイは、第一の中間基板を背にする方へ向いた活性側と、第一のダイの活性側に設けられ且つ第一の中間基板に複数の第一のワイヤボンドによって電気的に結合された複数の第一の端子とを含む。また、第一の装置には第一のケーシングを含めることもでき、この第一のケーシングは、第一の中間基板に向いた第一の面と、その第一の面の反対側の第二の面とを有する。こうした場合には、第一のケーシングが、第一のダイ、および、第一の中間基板の少なくとも一部分を封止するようになっている。また、第一の装置には、第一のケーシング内に少なくとも部分的に封止され且つ対応する第一の中間接点に各々が接した、ケーシングを貫通する複数の第一の相互接続部、をさらに含めてもよい。第一の相互接続部は、第一の面から第二の面にかけて延びる。
【０００８】
第二の装置には、複数の第二の中間パッドを具えた第二の中間基板と、第二の中間基板に担持され且つ電気的に結合された第二のダイと、を含めることができる。第二のダイは、第二の中間基板を背にする方へ向いた活性側と、第二のダイの活性側に設けられ且つ第二の中間基板に複数の第二のワイヤボンドによって電気的に結合された複数の第二の端子とを含む。また、第二の装置には第二のケーシングを含めることもでき、この第二のケーシングは、第二のダイ、および、第二の中間基板の少なくとも一部分を封止するようになっている。対応する第一の相互接続部が第一のケーシングの第二の面にて露出している部位に、第二の中間パッドが直接接触し且つ電気的に結合されている。
【０００９】
第一の相互接続部は、多種多様な構成をとりうる。或る実施形態においては例えば、第一の中間基板の第一の面に接続され且つ第一のケーシングの周縁部から内向きに第一のダイへと突出した複数のリードフィンガー（lead finger）を、第一の相互接続部が有している。こうしたリードフィンガーは、対応する中間接点に接触し且つ電気的に結合するようにできる。別の実施形態においては、第一の中間接点に接続していてそこから突出しているようなフィラメントを、第一の相互接続部が有する。なおも別の実施形態では、第一のケーシングを貫いて延び且つ対応する第一の中間接点に対してほぼ位置整合するような、複数の開口部を、第一の相互接続部が有する。個々の開口部は、導電性材料で（少なくとも部分的には）充填される。こうした例として、ハンダ材料を再熔融工程にかけて開口部内に堆積するようにできる。いくつかの実施形態においては、第一の相互接続部が、第一のケーシングの周縁部に（少なくとも部分的に）沿うので、相互接続部の各々の少なくとも一部分を、第一のケーシングの周縁部に沿ったところで利用可能となる。しかし他の実施形態においては、第一の相互接続部が、第一のケーシングの周縁部の内側（inboard）に在るので、周縁部に沿ったところでは第一の相互接続部を利用できない。いくつかの実施形態においては、第二のケーシング内に（少なくとも部分的には）封止され、且つ、第二の中間基板上の対応する第二の中間接点に接続する、複数の第二のケーシング貫通相互接続部を、第二の装置がさらに含んでいる。この第二の相互接続部は、上述した第一の相互接続部にだいたい類似した特徴を有していてもよい。なおも別の実施形態においては、良品であることが既知なマイクロ電子装置を一個以上、積層構造にして、第二の装置に接続し且つ電気的に結合する。
【００１０】
本発明の別の態様では、マイクロ電子装置の製造方法を志向する。こうした方法の実施形態のひとつでは、良品であることが既知な第一のマイクロ電子装置を、良品であることが既知な第二のマイクロ電子装置に近接して配置することを包含している。第一の装置は、第一の中間基板と、その第一の中間基板に電気的に結合した第一のダイと、その中間基板に電気的に結合した複数の導電性相互接続部と、を有してもよい。第一のダイと、第一の中間基板の少なくとも一部分と、第一の相互接続部の少なくとも一部分とを、第一のケーシング内に包む。第一の相互接続部は、第一のケーシングの上部において利用可能な端子を有する。本方法はまた、第二の装置を第一の装置に積層構造に搭載することも包含している。第二の装置には、第二の中間基板と、その第二の中間基板に電気的に結合した第二のダイとを含めてもよい。第二のケーシングは、第二のダイと、第二の中間基板の少なくとも一部分とを蔽う。第一の相互接続部の、第一のケーシングの上部に在る端子が、第二の中間基板の対応する中間パッドに電気的に結合する。
【００１１】
本明細書を通じ、「組立体」（"assembly"）および「副組立体」（"subassembly"）という用語は、製品の中のさまざまな物品のことを含む。そうした物品の例としては、能動部品を有する半導体ウェハ、独立した集積回路ダイ、パッケージ化ダイ、ならびに、二個以上の微小なフィーチャ構造を持つ半製品もしくは部品を含んだ装置（積層型ダイパッケージなど）、がある。本発明の或る実施形態に特有の多数の詳細部分を、これらの実施形態群を徹底的に理解できるようにするため、以下の記載と図３Ａから図２０に示してある。しかし当業者は、そうした詳細部分のうちのいくつかを使わずに本発明を実施することもできるし、あるいは、本発明に詳細部分を追加して実施することもまた可能なのである。本発明の実施形態の記載を不必要に邪魔せぬよう、公知の構造および機能については特に詳しく述べてはいない。
【発明を実施するための最良の形態】
【００１２】
〔B. 積層型マイクロ電子装置の製造方法およびそうした方法を用いてつくられたマイクロ電子装置に関する実施形態群〕
図３Ａから図７には、本発明の或る実施形態にかかる、複数のマイクロ電子装置を積層型にしたものを製造する方法の工程段階を描いている。より具体的に述べると、図３Ａは、本方法の初期段階における副組立体100 の平面図であり、部分的に模式的に描いてある。また図３Ｂは、図３Ａの線 3B-3B にほぼ沿って得られる、側方からの断面図である。図３Ａと図３Ｂをともに参照すると、副組立体 100 には、支持部材 102 （中間基板、プリント回路基板、もしくは別の適切な構造体など）と、この支持部材上のリードフレーム 120 とが含まれる。示した実施形態では、支持部材 102 が、 (a) 複数の接点 108 を有する、第一の側 104 と、 (b) 第一の側 104 の反対側であり且つ複数のパッド 110 を有する、第二の側106 と、 (c) 接点 108 と、支持部材 102 の第二の側 106 に在る対応するパッド 110 （もしくは不図示である他の接点）との間の、複数の導線 112 （もしくは他の種類の導電線）とを含んでいる。複数の接点 108 をアレイ状に配置して、リードフレーム 120 上の対応する接点、および／もしくは支持部材 102 に接続した一個以上のマイクロ電子ダイと、電気的に接続するようにできる（詳しくは後述）。この実施形態の或る態様では、支持部材 102 の第二の側 106 に在るパッド 110 を、標準的なJEDECピンアウトに則ったアレイとして配置する。他の実施形態群では、支持部材 102 に、第一の側 104 および／もしくは第二の側 106 に在る接点／パッドの多種多様な配置を含めてもよい。
【００１３】
リードフレーム 120 は、自立構造をとっており、一般的には、周縁壁 122 および複数のリードフィンガー 124 を有する。リードフィンガー 124 同士には、間隙 126 をとってある。周縁壁 122 の内表面と、各リードフィンガー124 とが併さって、リードフレーム 120 中の開口部 129 の内縁部128 をかたちづくっている。この実施例では、開口部 129 が、リードフレーム 120 の全厚さを貫通している。リードフレーム 120 は金属でつくってもよいし、もしくは別の適切な導電性材料でつくってもよい。いくつかの実施形態においては、リードフレーム 120 として、貴金属（金、銀、もしくはパラジウムなど）で鍍金した導電性材料を使ってもよい。あるいは、リードフレーム 120 として、導電性材料で覆った非導電性材料を使ってもよい。各リードフィンガー124 の一部分が、支持部材 102 上の対応する接点 108 と接続している。
【００１４】
図示した実施形態では六個のリードフィンガー 124 を描いてはいるが、リードフレーム120 に電気的に結合することになるマイクロ電子ダイの構成に（少なくとも部分的に）応じて、リードフレーム 120 が別の数のリードフィンガー 124 を持つようにしてもよい。図示した実施形態ではリードフィンガー 124 がすっきりとした単純な四角形になっているが、なおも別の実施形態ではその代わりとして、もっと複雑な形状を有するリードフィンガー 124 を用いてもよい。
【００１５】
この実施形態の或る態様では、周縁壁 122 および各リードフィンガー 124 の高さがほぼ等しく D1 である。詳しくは後述するが、高さ D1 は、支持部材 102 上に配置することになるマイクロ電子ダイの高さよりも、大きくしておくべきである。しかしながら他の実施形態においては、リードフィンガー 124 の高さが、周縁壁 122 の高さと異なっていてもよい。
【００１６】
次に図４Ａおよび図４Ｂに移ると、ここではマイクロ電子ダイ 140 を、リードフレーム 120 の開口部 129 の内部に配置可能である。なおここでは、単独のリードフレーム 120 および単独のダイ 140 が支持部材 102 に接続しているさまを示してはあるが、複数のリードフレーム 120 および複数のダイ 140 を支持部材 102 に接続して、複数のマイクロ電子装置を製造することも可能である。ダイ 140 には、表面（活性面）部 142 と、活性面部 142 の反対側に在る背面部 144 と、集積回路 146 （模式的に示した）と、を含めることができる。ダイ 140 の背面部 144 が、開口部 129 内部の支持部材 102 の露出した第一の側 104 に接続している。また、活性面部 142 にアレイとして配置され、且つ、集積回路 146 に電気的に結合した、複数の端子 148 （接合パッドなど）を、ダイ 140 が有してもよい。すると、電源電圧、グランド電圧、および信号を、ダイ 140 中の集積回路 146 へと与えるための外部接点が、端子 148 により得られることになる。示した実施形態においては、端子 148 が、ダイ 140 の周縁部に隣接し、且つ、支持部材 102 上の対応する接点 108 にワイヤボンド配線 150 （または他の種類の接続子）を介して電気的に結合している。一般的にワイヤボンド配線 150 のループ高さは、リードフレーム120 の高さ D1 よりも低くして、封止材（encapsulant）でワイヤボンド配線 150 を完全に封止できるようにしておく（詳しくは後述する）。
【００１７】
他の実施形態においては、ダイ140 が他のフィーチャを有してもよく、且つ／あるいは、ダイ 140 を、支持部材 102に他の配置法を以って電気的に結合してもよい。そうした他の配置法としては、flip-chip構成法（FCIP）、もしくは別の適切な手法を使用可能である。さらには、リードフレーム 120 とダイ 140 を支持部材 102 に接続する順番を変更してもよい。上述した実施形態では、ダイ 140 を支持部材 102 に接続する前に、リードフレーム 120 を支持部材 102 に接続する。だが他の実施形態では、リードフレーム 120 を支持部材 102 に接続する前に、ダイ 140 を支持部材 102 に接続する。なおも別の実施形態においては、リードフレーム 120 とダイ 140 を、支持部材 102 に同時に接続できる。
【００１８】
次に図５Ａと図５Ｂを見ると、ここでは、ダイ 140 を接点108 に電気的に結合した後に開口部 129 内に封止材160 を入れることで、副組立体 100 の少なくとも一部分を封止するケーシング 162 をつくりだせる。より具体的には、支持部材 102 の露出した第一の側 104 と、リードフレーム 120 の内縁部 128 と、ダイ 140 とで、開口部129 の内部に窩部 152 を画定する。この窩部 152 を封止材 160 で（部分的にかもしくは完全に）充填することで、ケーシング 162 ができる。示した実施形態では、窩部 152 は封止材 160 で完全に満たされており、ケーシング 162 の上部 164 は、リードフィンガー 124 の上部 130 とほぼ同一平面をなしている。だが他の実施形態においては、ダイ 140 と対応するワイヤボンド配線 150 が完全に封止される程度を保ちつつ、ケーシング162 の上部 164 を、リードフィンガー 124 の上部 130 よりも低くできる。
【００１９】
封止材 160 は、適切な塗布工程を介して開口部 129 内に堆積できる。そうした塗布工程としては例えば、旧来の注入成形法、成膜法、もしくは他の適切な工程、がある。いくつかの実施形態においては、封止材 160 を窩部 152 に入れてただ充填し、ダイ 140 とワイヤボンド配線 150 を覆うようにできる。封止材 160 がリードフィンガー 124 の上部 130 を越えて外へ流れ出した場合には、封止材の盛り上がったところを、切削、研磨、もしくは他の適切な手法を用いて除去できる。だが他の実施形態においては、封止材 160 の流れは、成形用部品（不図示）を使って抑制できる。こうした成形用部品には、リードフィンガー 124 の上部 130 と実質的にくっつくようになっているほぼ平坦な成形面が具わり、封止材 160 がリードフレーム 120 を越えて流れださないようになっている。
【００２０】
図５Ａからよくわかると思うが、周縁壁 122 は、各リードフィンガー 124 と互いに物理的に接続しており、上述したように封止材 160 を受ける窩部 152 を画定する助けになっている。しかし、ケーシング162 を適切につくれたならば、周縁壁122 はもう不要である。ゆえに、副組立体 100 を線 A-A に沿って切断して周縁壁 122 を取り外し、パッケージ化マイクロ電子装置170 （図６Ａおよび図６Ｂ）を形成して、装置 170 の周縁部近傍に間隔をとって複数のリードフィンガー 124 が配置されるようにできる。副組立体100 の切断には、従来のウェハ鋸、高圧水ジェット、レーザー、などを使用できる。他の実施形態においては、線 A-A を、ダイ 140 のほうへと若干内側にずらして、各リードフィンガー 124 の一部分も周縁部 122 といっしょに取り除くようにしてもよい。
【００２１】
さて次に図６Ａおよび図６Ｂを見ると、ここでは装置 170 をパッケージ化後に試験にかけ、装置が完全に機能するかどうかを確認して、良品であるのがわかっている装置だけを以降の工程にかけるようにできる。また、複数の電気結合子 166 （ハンダボールなど）を、支持部材 102 の第二の側 106 に在る対応するパッド 110 に接続できる。一般的には、電気結合子 166 が、良品であることが既知の装置 170 だけに接続されていることを確かめる試験をした後に、電気結合子166 を装置 170 に接続する。しかしいくつかの実施形態では、試験前に電気結合子を装置に接続してもかまわない。
【００２２】
装置 170 の特徴のひとつとして、ケーシング162 の上部 164 が、リードフィンガー 124 の上部 130 とほぼ同一面になる、ということがある。すると、装置 170 は力学的に安定な構造となり、また各リードフィンガー 124 が、支持部材 102 の第二の側 106 に在るパッド 110 と、対応するリードフィンガー 124 の上部 130 との間を結ぶ導電路を画定する。後述するように、この特徴によって二個以上の装置 170 の積み重ねがやりやすくなる。装置170 の別の特徴として、各リードフィンガー 124 の少なくとも一部が、ケーシング 162 の周縁部に沿ったところで利用可能となる、ということもある。もっと具体的に云うと、各リードフィンガー 124 が、ダイ 140 に向いた表面132 と、その表面 132 の反対側であり且つケーシング 162 の周縁部にほぼ沿った背面 134 と、を有するということである。この特徴の利点のひとつは、各リードフィンガー 124 の利用可能な背面 134 によって、さらなる接点が得られるので、装置 170 の試験が容易になる、というものである。
【００２３】
図７は、積層型マイクロ電子装置組立体 190 の側方からの断面図であり、組立体190 は、下部マイクロ電子装置170b と、その下部装置 170b の上面に積み重ねられた上部マイクロ電子装置170a と、を有している。上部装置 170a および下部装置 170b は、図６Ａおよび図６Ｂにからめて上述したマイクロ電子装置170 とだいたい類似している。だが、上部装置 170a では、支持部材 102 の第二の側 106 に在るパッド 111a のアレイの配置が、装置 170 のパッド 110 のアレイの配置とは異なっているという点で、上部装置 170a と上述の装置 170 とには違いがある。より具体的に云うと、装置 170a が、積層型組立体中の「上側の」装置となるように構成されているので、パッド 111a が、下部装置 170b の対応するリードフィンガー 124 と接続するように配置される。こうして、上部装置 170a と下部装置 170b とが電気的に結合されるのである。さらには、上部装置 170a は一般に、パッド 111a に接続した電気結合子を有していない。他の実施形態においては、上部装置170a および／もしくは下部装置 170b の配置が異なっていてもよい。例えば、上述した装置 170 のパッド 110 の配置とだいたい類似した配置をされた複数のパッド 110 a （破線で示してある）を、上部装置 170a が有してもよい。また、下部装置 170b のリードフィンガー 124 は、各リードフィンガー 124 の表面 132 から突出した結合部位 124a （破線で示してある）を有してもよく、この結合部位 124a は対応するパッド 110a に接続するように構成されている。なおも他の実施形態においては、上部装置170a および下部装置 170b が、他のフィーチャを含んでいてもよい。
【００２４】
上部装置 170a を下部装置 170b に結合するにあたっては、上部装置 170a のパッド 111a を、下部装置 170b の対応するリードフィンガー 124 に接続して電気的に結合する。示した実施形態では、上部装置の支持部材 102 の第二の側 106 が、下部装置のケーシング 162 の上部 164 と直接に接している。つまり、積層型組立体 190 は、上部装置 170a と下部装置 170b の間に充填材料を有していない。しかしながら前述したように、他の実施形態においては、ケーシング 162 の上部 164 が、リードフィンガー 124 の上部 130 と同一平面になくともよい。つまり、上部装置 170a と下部装置 170b の間の間隙（窩部）内に、充填材料（不図示）を堆積できるということである。こうした充填材料（エポキシ樹脂、もしくは他の適切な成形材料など）によって、積層型組立体 190 の剛直性が高まり、さらには、湿気、化学物質、および他の夾雑物から、上部装置170a と下部装置 170b の部品群を保護できる。とは云え、この充填材料は任意付加部品である。
【００２５】
図３Ａから図７にからめて上述した方法を使って作成した装置 170 の利点のひとつとして、この装置は互いに積み重ねることができる、ということがある。マイクロ電子装置を積み重ねることで、所与の表面積（占有面積）内で、容量および／もしくは性能を増大できる。例えば、上部マイクロ電子装置170a を、下部マイクロ電子装置170b の上面に載せて積んで、下部装置 170b を回路基板もしくは他の外部装置に接続すると、上部装置 170a が、余分の表面積を回路基板上に占めることなく、回路基板もしくは他の外部装置と電気的且つ機能的に結合できる。
【００２６】
積層型組立体 190 の特徴のひとつとして、上部装置 170a と下部装置 170b の双方を、パッケージ化後且つ積載前に試験にかけることで、これらの装置を組み上げる前にその機能が適正にはたらいていることを確認できる、ということがある。こうすると、欠陥のある装置を検出して、前述した方法を使って作成する積層型組立体 190 からそうした欠陥のある装置を除くことができるので、積層型組立体190 の各々が一般に、良品であることが既知な装置のみを含むことになる。ゆえに、積層型組立体190 のスループットを向上できるのである。そして、上述したパッケージ化工程の歩留りを改善し、機能不全であるおよび／もしくは欠陥のある装置の個数を低減できる。
【００２７】
図３Ａから図７にからめて上述した方法を使って作成した装置 170 の別の特徴として、電気結合子166 が、リードフィンガー 124 よりも内側に位置する、ということがある。この特徴の利点は、積層型組立体 190 の占有面積を、旧来の積層型装置（図１Ｂに示した、ハンダボール50 がダイ 40 の基板から離れた側に在る、装置 10a, 10b など）に較べて少なくできる、ということである。携帯電話、PDA、および他の電気製品といった、使用するマイクロ電子部品の大きさを縮めることに始終汲々としているような装置においては、マイクロ電子装置の占有面積を最小化することが特に重要である。
【００２８】
〔C. 積層型マイクロ電子装置の製造方法およびそうした方法を用いてつくられたマイクロ電子装置に関する付加的な実施形態群〕
図８から図２１には、積層型マイクロ電子装置の製造方法にかかる他の実施形態における種々の工程段階を示してある。以降に述べる方法およびその方法を用いてつくる装置では、図３Ａから図７にからめて述べた装置 170 および積層型組立体 190 と同様の、多数の効果が得られる。
【００２９】
例えば図８は、支持部材 202 上にアレイとして配置された複数のマイクロ電子ダイ 220 （図では三個のみ示した）を有する副組立体 200 の、側方からの模式的な断面図である。中間基板、プリント回路基板、もしくは、ダイ 220 を担持するための適切な他の支持部材を、支持部材202 が有していてもよい。示した実施形態においては、支持部材 202 が、 (a) 複数の接点 208 を有する第一の側 204 と、 (b) 複数の第一のパッド 210および複数の第二のパッド 212 を有する第二の側 206 と、を含んでいる。接点 208 をアレイ状に配置して、ダイ 220 上の対応する端子に電気的に接続できる。また、複数の第一のパッド 210 および複数の第二のパッド 212 もアレイ状に配置して、複数の電気結合子（ハンダボールなど）および／もしくは他の種類の電気的相互接続部を受けるようにできる。支持部材 202 はさらに、複数の導電線（トレース） 214 も含み、この導電線 214 が、接点 208 を、対応する第一のパッド 210 および第二のパッド 212 に電気的に結合する。本実施形態の態様のひとつでは、支持部材 202 の第二の側 206 に在る複数の第一のパッド 210 および複数の第二のパッド 212 を、標準的なJEDEC ピンアウトに則ったアレイとして配置する。他の実施形態群では、支持部材 202 に、第二の側 204 および／もしくは第二の側 206 に在る接点／パッドの多種多様な配置を含めてもよい。
【００３０】
個々のダイ 220 は、集積回路 222 （模式的に示した）と、表（活性）側 224 と、活性側 224 においてアレイ状に配置され且つ集積回路 222 に電気的に結合した複数の端子226 （接合パッドなど）と、活性側 224 の反対側である背部側 228 と、を有する。ダイ 220 の背部側 228 は、支持部材 202 に、接着剤 230 （接着フィルム、エポキシ、テープ、糊、もしくは他の適切な材料など）を用いて接着する。複数のワイヤボンド配線 232 もしくは他の種類の接続子によって、ダイ 220 上の端子 226 を、支持部材 202 上の対応する接点 208 に結合する。なお図示したダイ群220 は同じ構造をしているのだが、他の実施形態では、ダイ群 220 が、異なるフィーチャを有し異なる機能を発揮するようになっていてもかまわない。さらなる実施形態においては、ダイ群 220 を支持部材 202 に接続し電気的に結合するに際して、FCIP 構造や別の適切な手法などの他の配置法を用いてもいい。
【００３１】
図９は、複数の相互接続部もしくはフィラメント 234 を、支持部材 202 の第一の側 204 に在る接点208 に接続した後の、副組立体 200 の側方からの模式的な断面図である。相互接続部もしくはフィラメント 234 としては、対応する接点 208 に接続し電気的に結合した細くてフレキシブルなワイヤが含まれうる。示した実施形態においては例えば、相互接続部 234 として、接点 208 に接続し接点 208 から離れるように支持部材 202 の第一の側204 のほぼ法線方向に突出した、比較的直線的である自立式ワイヤボンド配線が含まれる。相互接続部234 の高さ H は、支持部材 202 の第一の側 204 を基準とし、得ら
れるパッケージ化装置の所望の高さに（少なくとも部分的には）依拠している。また、各相互接続部 234 の末端には、電気結合子 236 （球状部位など）があってもよい。詳しくは後述するが、電気結合子 236 によって、ダイ 220 上に積載可能な一個以上の装置との相互接続の接合がやりやすくなる。相互接続部 234 は、ワイヤボンド配線 232 をつくった後に、接点 208 へと接続するのが一般的である。だが、いくつかの実施形態群では、
相互接続部234 とワイヤボンド配線 232 を同時につくってもよい。図１５にからめて後
述する実施形態などの他の実施形態群においては、相互接続部 234 が、多様な配置およ
び／もしくは多様な特徴を有していてもよい。
【００３２】
図１０では、封止材 240 を支持部材 202 の上に堆積することで、ダイ 220 、ワイヤボンド配線 232 、および相互接続部 234 の少なくとも一部分、を封止する複数のケーシング 242 をつくっている。こうした封止材240 を支持部材 202 上に堆積するにあたっては、適切な塗布工程（従来の注入成形法、成膜法、もしくは他の適切な工程など）を使用できる。
【００３３】
次に図１１を見ると、ここではケーシング 242 の最上部 244 （破線で示している）を除去することで、相互接続部 234 の末端に在る電気結合子 236 を（少なくとも部分的に）露出させている。ケーシング 242 の最上部 244 の除去に際しては、レーザー研磨工程もしくは他の適切な工程を使用できる。他の実施形態群においては、副組立体 200 の封止中に使う鋳型が、電気結合子 236 の配置に対応した窩部もしくは凹部を含んでいる。つまり、ケーシング 242 の形成時には、個々の電気結合子 236 が封止されないことになり、したがって研磨工程もしくは除去工程は不要である。なおも別の実施形態群では、封止材 240を別の適切な工程を用いて堆積し、装置を鋳型から取り外した後にも電気結合子 236 が露出したままになるようにする。なおも他の実施形態群においては、封止の後にレーザー掘削工程を使って、相互接続部 234 の少なくとも一部分を分離・露出させてから、得られたビアホール内に導電性材料（金など）を堆積して、複数の導電性パッドを、ケーシング 242 の最上部 244 に、所望の配置でつくることができる。所望であれば、その後に再配線構造を最上部 244 につくって、導電性パッドからの信号を、接点のより大型のアレイへと再配線するようにしてもよい。相互接続部 234 の電気結合子 236 を少なくとも部分的に露出させた後に、副組立体 200 を線 B-B に沿って切断して、複数の独立したマイクロ電子装置250 を個片化できる。
【００３４】
次に図１２を見ると、ここでは個々の装置 250 は 試験済のパッケージ化後のものであって、各装置が適正に機能していることを確認してある。なので、良品であることが既知な装置だけがさらなる工程にかけられる。さらには、複数の電気結合子 252 （ハンダボールなど）を、支持部材 202 の第二の側 206 に在る対応するパッド 212 に接続できる。これらの電気結合子 252 は、良品であることが既知な装置にのみ接続されていることを確認する試験を行なってから、装置 250 へと接続するのが一般的である。だが、いくつかの実施形態群では、電気結合子を試験する前に装置に接続してもよい。
【００３５】
いくつかの実施形態群においては、一個以上の独立した装置 250 を逐次積み重ねて、積層型マイクロ電子装置組立体を作成できる。図１３には一例として、積層型マイクロ電子装置組立体 290 の側方からの断面図を示した。この組立体 290 は、下部マイクロ電子装置250b の上面に載せて積んだ上部マイクロ電子装置250a を含んでいる。上部装置 250a および下部装置 250b は、図８から図１２にからめて上述した装置 250 とだいたい類似している。上部装置 250a を下部装置 250b に結合するにあたっては、上部装置の支持部材 202 の第二の側 206 を、下部装置のケーシング 242 の最上部 244 に、接着剤 260 を用いて接着できる。こうした接着剤 260 としては、接着フィルム、エポキシ、テープ、糊、もしくは他の適切な材料などを使用できる。下部装置の電気結合子 236b を、上部装置 250a 上の対応する第一のパッド 210a に、電気的に結合できる。示した実施形態においては例えば、各電気結合子236b が、対応する第一のパッド 210a に、電気接続子262 を介して結合している。この電気接続子 262 はまた、上部装置 250a を下部装置 250b に（少なくとも部分的に）物理的に結合するものであってもよい。電気接続子 262 としては、当該技術分野で公知のように再熔融（リフロー）したハンダ接続、もしくは他の適切な接続子、が含まれうる。
【００３６】
いくつかの実施形態群では、充填材料 264 を、上部装置250a と下部装置 250b の間の領域内に堆積可能である。そして、上部装置 250a の上にこれ以上装置を積まないのであれば、上部装置 250a の最上部 244 に在る露出した電気結合子 236a を覆うように、充填材料 264 を堆積できる。充填材料 264 によって、積層型組立体 290 の剛直性が高まり、さらには、湿気、化学物質、および他の夾雑物から、上部装置250a と下部装置 250b の部品群を保護できる。或る実施形態においては、充填材料 264 として、エポキシ樹脂などの成形材料が含まれうる。他の実施形態においては、充填材料 264 として、他の適切な材料が含まれうる。充填材料 264 の堆積は、任意付加工程であって、これが含まれない実施形態があってもよい。
【００３７】
他の実施形態群においては、付加的なマイクロ電子装置を、上部マイクロ電子装置250a の上に積み重ねてもよい。こうしたことを行うにあたっては、上部装置 250a の最上部 244 に在る電気結合子 236a を露出させてから、一個以上の付加的な装置（不図示）を、上部装置 250a に載せて電気結合子 236a に電気的に結合する。なおも別の実施形態では、上部装置 250a と下部装置 250b が違う装置であってもよい。例えば、上部装置 250a のマイクロ電子ダイ 220 と、下部装置 250b のマイクロ電子ダイ 220 は、同じ種類のダイであってもよいしもしくは違う種類のダイであってもよく、ならびに／あるいは、上部装置 250a と下部装置 250b が他の特徴的構造を有してもよい。
【００３８】
図１４には、本発明の別の実施形態に応じて構築した、マイクロ電子装置350 を示してある。このマイクロ電子装置350 は、図８から図１２にからめて上述したマイクロ電子装置250 とほぼ同様である。つまり、図８から図１２と図１４とでは、類似の参照番号は類似の要素を指している。装置 350 が装置 250 と異なっているところは、装置 350 の相互接続部 334 の構成が、装置 250 の相互接続部 234 のそれとは違うことである。より具体的には、装置 350 の相互接続部 334 がワイヤループを含むことで、このワイヤループの球状部位とかがり部位のどちらもが、支持部材 202 の対応する接点 208 に在るようにできる。こうしたループ状相互接続部の高さ H を、上述した相互接続部 234 のそれとほぼ同様にすることで、相互接続部 334 の最上部 335 を、ケーシング 242 の最上部 244 にて露出させることができる。こうしたループ状相互接続部 334 の利点のひとつとして、このような相互接続部は一般に、前述した単一フィラメント式相互接続部 234 よりも耐久性が高いことが期待できる、ということがある。なぜなら、こういったループ状相互接続部は、対応する接点 208 により堅固に繋留されることになるため、成形工程中に曲ってしまったり接点から外れてしまったりしづらいからである。さらには、いくつかの実施形態群では、ループ状相互接続部 334 のインダクタンスを、相互接続部234 のそれよりも小さくできる。
【００３９】
図１５Ａから図１８には、複数の積層型マイクロ電子装置を製造する方法のなおも別の実施形態における工程段階を示した。図１５Ａは、一例としての、本方法の初期段階における副組立体 400 の、部分的に模式的な斜視図である。副組立体 400 は、複数のマイクロ電子ダイ 430 （破線で示した）を含んでおり、これらのダイ群 430 は、支持部材 402 上にアレイとして配置され、ケーシング 462 で封止されている。なお、示した実施形態では、支持部材 402 に接続しているダイ 430 は四つだけではあるが、支持部材 402 に接続するダイ 430 の数を変えて、複数のマイクロ電子装置をつくってもよい、ということは理解できるであろう。副組立体 400 は、ケーシング 462 を貫いて支持部材 402 の第一の側 404 へと至るように延びる、複数の小型の開口部もしくはビア 440 （"ピンホール"）をさらに含む。開口部群 440 は概して、個々のダイ 430 同士の間の"路"（非活性領域）に配置される。開口部 440 については、図１６Ａおよび図１６Ｂにからめて詳しく後述する。
【００４０】
図１５Ｂは、図１５Ａの線 15B-15B にだいたい沿った、側方からの断面図である。図１５Ａと図１５Ｂに関してはともに、支持部材 402 として、中間基板、プリント回路基板、もしくは他の適切な支持部材、を使ってよい。示した実施形態においては、支持部材 402 が、 (a) 複数の第一の接点408 および複数の第二の接点 409 を有する、第一の側404 と、 (b) 第一の側 404 の反対側であり且つ複数の第一のパッド 410 および複数の第二のパッド 411 を有する、第二の側 406 と、 (c) 第一の接点408 および／もしくは第二の接点409 と、支持部材 402 の第二の側 406 に在る対応する第一のパッド 410 および／もしくは第二のパッド 411 または他の接点（不図示）との間に在る、複数の導電線（トレース） 412 もしくは他の種類の導電線と、を含む。第一の接点 408 および第二の接点 409 をアレイ状に配置して、ダイ 430 およびそのパッケージ化ダイに積載した一個以上の装置の上の対応する接点に、電気的に接続できる。この実施形態の態様のひとつでは、支持部材 402 の第二の側 406 に在る第二のパッド 411 を、標準JEDEC ピンアウトに応じたアレイ状に配置する。他の実施形態においては、支持部材 402 の含む接点ならびに／またはパッドの、数もしくは配置を変えてもよい。
【００４１】
個々のマイクロ電子ダイ430 には、表面側（活性側） 432 と、活性側 432 の反対側である背面側 434 と、集積回路 436 （模式的に示してある）とを含められる。ダイ 430 の背面側 434 を、支持部材 402 の第一の側 404 に、接着剤（不図示）で接着できる。また、ダイ 430 には、活性側 432 にてアレイをなすように配置され且つ集積回路 436 に電気的に結合された、複数の端子 438 （接合パッドなど）を含めてもよい。示した実施形態においては、複数の端子 438 をダイ 430 の周縁部に隣接して配置することで、ダイ 430 を支持部材 402 にチップ・オン・ボード（COB）構成を以って電気的に結合するために使用できる。より具体的には、複数のワイヤボンド439 もしくは他の種類の接続子が、端子 438 と、支持部材 402 上の対応する第二の接点 409 との間に延びる。他の実施形態においては、ダイ 430 が他のフィーチャを有してもよく、かつ／あるいは、他の配置法を以ってダイ 430 を支持部材 402 に接続して電気的に結合してもよい。そうした他の配置法としては例えば、FCIP構成、ボード・オン・チップ（BOC）構成、もしくは別の適切な構成がある。
【００４２】
次に図１６Ａと図１６Ｂを見ると、ここでは導電性材料 442 を各開口部 440 内に堆積して、ケーシング 462 を貫いて支持部材 402 上の対応する第一の接点 408 へと至るよう延びている、複数の導電性相互接続部 444 をつくっている。或る実施形態においては例えば、ハンダボール（不図示）を各開口部440 の最上部に配置してから再熔融（リフロー）させ、ハンダが対応する開口部をほぼ満たすようにする。とはいえ他の実施形態では、導電性材料 442 を他の適切な手法で開口部 440 内に堆積できる。導電性相互接続部 444 を形成した後には、副組立体 400 を線 C-C に沿って切断して、複数の独立したマイクロ電子装置450 を個片化できる。
【００４３】
図１７Ａでは一例として、個片化した装置 450 の、部分的に模式化した斜視図を示してある。また、図１７Ｂは、図１７Ａの線 17B-17B にほぼ沿った、側方からの断面図である。図１７Ａおよび図１７Ｂを併せて参照すると、本方法のこの工程段階で個々の装置450 を試験し、各装置が適切に機能しているかを確認して、良品であることがわかった装置のみを後続の工程にかけるようにできる。図１７Ａおよび図１７Ｂに示した装置 450を、積層型マイクロ電子装置中の「底部」もしくは「下部」の装置として構築して、複数の電気結合子（不図示）が、支持部材 402 の第二の側に在る対応する第二のパッド 411 に接続するようにできる。前述したように、第二のパッド 411 は、標準JEDECピンアウトになるよう配置する。一方、装置 450 は「上部の装置（つまり、一個以上の下部装置に載せた装置）になるように構築されており、第二のパッド 411 を異なる配置にしておいてもよいし、かつ／あるいは、電気結合子を第二のパッドに接続しないようにしてもいい。
【００４４】
装置 450 の特徴のひとつとして、装置 450 の最上部 454 および周縁部 452 にて、相互接続部 444 が少なくとも部分的に露出する、ということがある。するとこの露出した相互接続部444 によって、支持部材 402 の第二の側406 に在る第一のパッド 410 および第二のパッド 411 と、装置 450 の最上部 454 との間に、導電路が画定されることになるわけである。後述するが、こうした特徴により、二個以上の装置 450 の積み重ねがやりやすくなる。
【００４５】
図１８では一例として、積層型マイクロ電子装置組立体 490 の部分的に模式化した斜視図を示してある。この組立体 490 には、第一のマイクロ電子装置450a と、第一のマイクロ電子装置450a 上に積まれた第二の上部マイクロ電子装置450b と、第二の上部マイクロ電子装置450b 上に積まれた第三のマイクロ電子装置450c と、が含まれている。これらの装置 450a-c は、図１５Ａから図１７Ｂにからめて上述した装置 450 とだいたい同様のものである。第二の装置 450b を第一の装置 450a に結合するにあたっては、第二の装置の支持部材 402 の第二の側 406 に在る第一のパッド 410b を、第一の装置 450a の最上部 454 に在る第一の装置の相互接続部 444 の露出した部位に接続することで行える。第三の装置 450c の第二の装置 450b への結合もだいたい同様にできる。
【００４６】
或る実施形態においては、装置を積み重ねる前に、複数の超小型の位置整合穴（不図示）を、各装置450a-c を完全に貫通するように形成する。装置群 450 をまとめて積み重ねた最中か積み重ねた後かに、積層型組立体 490 の位置整合穴に、レーザー光線もしくは他の適切な光線を直接通すことで、個々の装置が互いに対して適正に並んでいて、各装置上の外部電気接点が、隣の装置（群）に適切な接点を介して接続しているかどうかを確認できる。例えば、光線が積層型組立体を完全に通過できたなら、各装置の位置整合穴は適正に並んでいることになる。一方、光が積層型組立体を完全に通過できなかったら、装置のうちの一個以上が位置整合できていないことになる。他の実施形態においては、他の適切な手法を使って、積層型組立体 490 の個々の装置 450 を互いに対して位置整合させられる。
【００４７】
図１９および図２０には、本発明のなおも別の実施形態に応じて、複数の積層型マイクロ電子装置を製造する方法の工程段階を示してある。この方法には、図１５Ａから図１７Ｂにからめて上述した工程とだいたい同じ工程段階を含めてもよい。図１９には一例として、マイクロ電子装置550 の、側方からの断面図を示してある。この装置 550 には、図１５Ａから図１７Ｂにからめて上述した装置 450 とほぼ似かよった多数のフィーチャがある。しかし装置 550 のダイの配置と相互接続部の構成は、装置 450 のダイ 430 の配置と相互接続部 444 の構成とは異なっている。より具体的には、装置 550 がFCIP構成を有するダイ 530 を有しているところが、上述した装置 450 のダイ 430 のCOB構成と違う。さらに云えば、装置 550 が持つ複数の相互接続部 544 は、装置 550 の周縁部 554 の内側に位置しており、相互接続部 444 が装置 450 の周縁部452 近辺で少なくとも部分的に露出していたのとは異なっている。
【００４８】
装置 550 のダイ 530 には、支持部材 402 の第一の側 404 に接続した活性側 532 と、活性側 532 の反対側である背面側 534 と、集積回路 536 （模式的に示した）と、を含められる。またダイ 530 は、複数の端子 538 を含み、この端子 538 は、集積回路 536 に電気的に結合し、且つ支持部材 402 の第一の側 404 に在る対応する第一の接点 508 に接続する。第一の接点 508 の支持部材 402 上での配置は、前述した第一の接点408 の配置と異っていてもいい。他の実施形態群においては、ダイ 530 が別のフィーチャを有していてもよいし、かつ／あるいは、ダイ530 を別の配置を以って支持部材402 に接続してもよい。
【００４９】
相互接続部 544 は、ケーシング 462 を貫いて、支持部材 402 上の対応する第二の接点 509 へと至るように延びる。相互接続部 544 の形成にあたっては、上述した相互接続部 444 の形成に使ったのとほぼ同じ手法を用いることができる。示した実施形態の相互接続部 544 のきわだった特徴のひとつには、この相互接続部は、ダイ 530 の周囲で、基板面に平行な方向に隣接した対（第一の相互接続部 544a と第二の相互接続部 544b として示してある）として配置される、というものがある。この特徴の利点のひとつは、装置 550 の占有面積を実質的に増すことなく、装置 550 から外部装置へと伝わる信号の数を増やせる、ということである。他の実施形態群においては、相互接続部 544 をダイの周囲に別のやりかたで配置できる（例えば、単独の相互接続部を装置 550 の周縁部の内側に配置するか、もしくは、二個よりも多い相互接続部をともに配置する、など）。
【００５０】
また装置 550 は、支持部材 402 の第二の側 406 に在る複数の第一のパッド 510 と複数の第二のパッド 511 を有する。複数の第一のパッド 510 を、標準JEDECピンアウトに応じたアレイとして配列し、そして複数の第二のパッド511 は、支持部材 402 の第一の側 404 に在る第二の接点 509 の配置にほぼ応じたパターンで配置することで、二個以上の装置 550 の積み重ねがやりやすくなる。いくつかの実施形態群においては、複数の電気結合子566 （ハンダボールなど）を、対応する第一のパッド 510 に接続できる。
【００５１】
図２０には一例として、積層型マイクロ電子装置組立体 590 の側方からの断面図を示した。この組立体 590 には、下部マイクロ電子装置550b の上面に載せた上部マイクロ電子装置550a が含まれている。上部装置 550a および下部装置 550b は、図１９にからめて上述したマイクロ電子装置550 とだいたい同様のものである。上部装置 550a が上述した装置 550 と違うところは、装置 550a は積層型組立体の「上部」の装置として構築されているので、上部装置 550a は一般に、第一のパッド 510a に接続した電気結合子を有さない、ということである。
【００５２】
上部装置 550a を下部装置 550b に結合するにあたっては、上部装置 550a の第二のパッド 511 を、下部装置 550b 上の対応する相互接続部 544 に接続して電気的に結合することで行う。示した実施形態においては例えば、上部装置の支持部材 402 の第二の側 406 が、下部装置のケーシングの最上部に直接に接触する。しかし他の実施形態群では、複数の電気結合子（不図示）を使って、上部装置の第二のパッド 511 を、下部装置 550b 上の対応する相互接続部 544 に結合できる。電気結合子を含んだ実施形態群では、充填材料（不図示）を、上部装置550a と下部装置 550b の間にできる間隙内に堆積させてもよい。
【００５３】
図７、図１３、図１８、図２０にそれぞれ関して述べた積層型組立体 190/290/490/590 の特徴のひとつとしては、各組立体中の個々のマイクロ電子装置170/250/450/550 が、各装置の最上部にて少なくとも部分的に露出したパッケージ貫通相互接続部を有することにより、積み重ねる装置間に中間的構造や大型のハンダボールを必要とすることなく、個々の装置を積み重ねやすくなっている。この特徴の利点は、積層型組立体 190/290/490/590 の縦（垂直）方向の形状を縮められることである。携帯電話、PDA、および他の電子装置のような、中に収めるマイクロ電子部品の大きさを減らしたい動因が常時あるような世界では、縦方向の形状が小さい装置がきわめて強く渇望されている。
【００５４】
前述した内容からは、本発明の具体的な実施形態群を例示のために記載してきたが、種々の変形例を本発明から逸脱することなく実施できることが理解できよう。例えば、一個以上の付加的なマイクロ電子装置を、各実施形態に述べた装置の上にさらに積み重ねて、積んだ構成単位の数がもっと多い積層型装置をつくってもかまわない。さらに云えば、一個以上の付加的なマイクロ電子装置を、上述した各マイクロ電子装置中のダイの上に積み重ねて、複数個のダイを持つ独立したマイクロ電子装置をつくってもよい。こうしたマイクロ電子装置にはまた、数多の別のフィーチャおよび／もしくは配置を含めてもいい。特定の実施形態の文脈で記載した本発明のフィーチャ群は、他の実施形態では組み合わせてもよいし削ってもよい。さらには、本発明の或る実施形態に関連した利点についてその実施形態の文脈で語ってはいるが、他の実施形態がそうした利点を発揮することもある。そして、そうした利点を発揮しないようなものを含んだすべての実施形態が、本発明の範疇に収まるわけである。つまり、本発明は付随する請求項を除く何物にも限定されることはない。
【図面の簡単な説明】
【００５５】
【図１Ａ】図１Ａは、従来技術にかかる旧来のパッケージ化マイクロ電子装置の、模式的な側方からの部分断面図である。
【図１Ｂ】図１Ｂは、類似した第二のマイクロ電子装置の上面に載せた状態の、図１Ａのパッケージ化マイクロ電子装置の、模式的な側方からの部分断面図である。
【図２】図２は、従来技術にかかる別のパッケージ化マイクロ電子装置の、模式的な側方からの部分断面図である。
【図３Ａ】図３Ａから図７では、本発明の或る実施形態にかかる、複数のマイクロ電子装置を積層型にしたものを製造する方法の工程段階を描いている。
【図３Ｂ】図３Ａから図７では、本発明の或る実施形態にかかる、複数のマイクロ電子装置を積層型にしたものを製造する方法の工程段階を描いている。
【図４Ａ】図３Ａから図７では、本発明の或る実施形態にかかる、複数のマイクロ電子装置を積層型にしたものを製造する方法の工程段階を描いている。
【図４Ｂ】図３Ａから図７では、本発明の或る実施形態にかかる、複数のマイクロ電子装置を積層型にしたものを製造する方法の工程段階を描いている。
【図５Ａ】図３Ａから図７では、本発明の或る実施形態にかかる、複数のマイクロ電子装置を積層型にしたものを製造する方法の工程段階を描いている。
【図５Ｂ】図３Ａから図７では、本発明の或る実施形態にかかる、複数のマイクロ電子装置を積層型にしたものを製造する方法の工程段階を描いている。
【図６Ａ】図３Ａから図７では、本発明の或る実施形態にかかる、複数のマイクロ電子装置を積層型にしたものを製造する方法の工程段階を描いている。
【図６Ｂ】図３Ａから図７では、本発明の或る実施形態にかかる、複数のマイクロ電子装置を積層型にしたものを製造する方法の工程段階を描いている。
【図７】図３Ａから図７では、本発明の或る実施形態にかかる、複数のマイクロ電子装置を積層型にしたものを製造する方法の工程段階を描いている。
【図８】図８から図１３では、本発明の別の実施形態にかかる、複数の積層型マイクロ電子装置を製造する方法の工程段階を描いている。
【図９】図８から図１３では、本発明の別の実施形態にかかる、複数の積層型マイクロ電子装置を製造する方法の工程段階を描いている。
【図１０】図８から図１３では、本発明の別の実施形態にかかる、複数の積層型マイクロ電子装置を製造する方法の工程段階を描いている。
【図１１】図８から図１３では、本発明の別の実施形態にかかる、複数の積層型マイクロ電子装置を製造する方法の工程段階を描いている。
【図１２】図８から図１３では、本発明の別の実施形態にかかる、複数の積層型マイクロ電子装置を製造する方法の工程段階を描いている。
【図１３】図８から図１３では、本発明の別の実施形態にかかる、複数の積層型マイクロ電子装置を製造する方法の工程段階を描いている。
【図１４】図１４は、本発明のなおも別の実施形態に応じて構築された、マイクロ電子装置の、模式的な側方からの部分断面図である。
【図１５Ａ】図１５Ａから図１８では、なおもさらに別の実施形態にかかる、複数の積層型マイクロ電子装置を製造する方法の工程段階を描いている。
【図１５Ｂ】図１５Ａから図１８では、なおもさらに別の実施形態にかかる、複数の積層型マイクロ電子装置を製造する方法の工程段階を描いている。
【図１６Ａ】図１５Ａから図１８では、なおもさらに別の実施形態にかかる、複数の積層型マイクロ電子装置を製造する方法の工程段階を描いている。
【図１６Ｂ】図１５Ａから図１８では、なおもさらに別の実施形態にかかる、複数の積層型マイクロ電子装置を製造する方法の工程段階を描いている。
【図１７Ａ】図１５Ａから図１８では、なおもさらに別の実施形態にかかる、複数の積層型マイクロ電子装置を製造する方法の工程段階を描いている。
【図１７Ｂ】図１５Ａから図１８では、なおもさらに別の実施形態にかかる、複数の積層型マイクロ電子装置を製造する方法の工程段階を描いている。
【図１８】図１５Ａから図１８では、なおもさらに別の実施形態にかかる、複数の積層型マイクロ電子装置を製造する方法の工程段階を描いている。
【図１９】図１９および図２０は、本発明のなおも別の実施形態にかかる、複数の積層型マイクロ電子装置の製造方法の工程段階を示したものである。
【図２０】図１９および図２０は、本発明のなおも別の実施形態にかかる、複数の積層型マイクロ電子装置の製造方法の工程段階を示したものである。
【図１Ａ】
0005088583.tif 000002
【図１Ｂ】
0005088583.tif 000003
【図２】
0005088583.tif 000004
【図３Ａ】
0005088583.tif 000005
【図３Ｂ】
0005088583.tif 000006
【図４Ａ】
0005088583.tif 000007
【図４Ｂ】
0005088583.tif 000008
【図５Ａ】
0005088583.tif 000009
【図５Ｂ】
0005088583.tif 000010
【図６Ａ】
0005088583.tif 000011
【図６Ｂ】
0005088583.tif 000012
【図７】
0005088583.tif 000013
【図８】
0005088583.tif 000014
【図９】
0005088583.tif 000015
【図１０】
0005088583.tif 000016
【図１１】
0005088583.tif 000017
【図１２】
0005088583.tif 000018
【図１３】
0005088583.tif 000019
【図１４】
0005088583.tif 000020
【図１５Ａ】
0005088583.tif 000021
【図１５Ｂ】
0005088583.tif 000022
【図１６Ａ】
0005088583.tif 000023
【図１６Ｂ】
0005088583.tif 000024
【図１７Ａ】
0005088583.tif 000025
【図１７Ｂ】
0005088583.tif 000026
【図１８】
0005088583.tif 000027
【図１９】
0005088583.tif 000028
【図２０】
0005088583.tif 000029