(57)【特許請求の範囲】
【請求項１】
非同期の複数の映像信号のうち第１の同期信号（Ｖｂａｓｅ）に同期した映像信号に基づく映像表示状態から、第２の同期信号（Ｖｉｎ）に同期した映像信号に基づく映像表示状態に切り換える際に、表示同期信号（Ｖｏｕｔ）の垂直同期信号と前記第２の同期信号（Ｖｉｎ）の垂直同期信号との位相差（Ｄ）を前記表示同期信号（Ｖｏｕｔ）の垂直同期毎に検出する位相検出部（１２）と、
同期補償期間を設定するための設定値（Ｖｓｈｔ及びＶｌｎｇ）と、前記位相検出部（１２）で検出した位相差（Ｄ）とを加算して出力する加算部（３２）と、
前記第２の同期信号（Ｖｉｎ）の垂直同期信号の位相を前記加算部（３２）の出力信号に基づいて補正し、第３の同期信号を得る第１の同期位相補正部（１４）と、
前記表示同期信号（Ｖｏｕｔ）の垂直同期信号を基準として、前記加算部（３２）の出力信号から同期補償期間を示すゲート信号（Ｖｇａｔｅ）を生成するゲート信号生成部（２９）と、
前記ゲート信号（Ｖｇａｔｅ）が与えられ、同期補償期間内に前記第２の同期信号（Ｖｉｎ）の垂直同期信号が存在するか否かを検出することで、同期化できるか否かを判定する同期化可否判定部（１５）と、
前記同期化可否判定部（１５）の判定結果に基づいて、前記第１の同期信号（Ｖｂａｓｅ）から前記第３の同期信号へ切り換える選択部（１６）と、
を有することを特徴とする同期信号制御回路。
【請求項２】
前記同期補償期間を設定する設定値（Ｖｓｈｔ及びＶｌｎｇ）は、前記同期補償期間の始まりを設定するための第１の設定値（Ｖｓｈｔ）と、前記同期補償期間の終わりを設定するための第２の設定値（Ｖｌｎｇ）とから構成され、
前記加算部（３２）は、前記第１の設定値（Ｖｓｈｔ）と前記位相差（Ｄ）とを加算する第１の加算回路（２４）と、
前記第２の設定値（Ｖｌｎｇ）と前記位相差（Ｄ）とを加算する第２の加算回路（２５）とを有し、
前記ゲート信号生成部（２９）は、前記第１及び前記第２の加算回路（２４及び２５）の加算結果に基づいて、前記ゲート信号（Ｖｇａｔｅ）を生成することを特徴とする請求項１に記載の同期信号制御回路。
【請求項３】
前記表示同期信号（Ｖｂａｓｅ）の垂直同期信号の位相を前記第２の設定値（Ｖｌｎｇ）に基づいて補正し、第４の同期信号を得る第２の同期位相補正部（１１）を有し、
前記選択部（１６）は、前記同期化可否判定部（１５）が同期化できると判定した場合、前記第１の同期位相補正部（１４）により補正された前記第３の同期信号を選択し、前記同期化可否判定部（１５）が同期化できないと判定した場合、前記第２の同期位相補正部（１１）により補正された前記第４の同期信号を選択することを特徴とする請求項２に記載の同期信号制御回路。
【請求項４】
前記第２の同期位相補正部（１１）は、前記表示同期信号（Ｖｂａｓｅ）の垂直同期信号の位相を、前記第２の設定値（Ｖｌｎｇ）に代えて前記第１の設定値（Ｖｓｈｔ）に基づいて補正し、前記第４の同期信号を得ることを特徴とする請求項３に記載の同期信号制御回路。
【請求項５】
前記第１の同期位相補正部（１４）は、前記第２の同期信号（Ｖｉｎ）の垂直同期信号の位相と前記加算部（３２）の出力信号に基づいて得られた位相差（Δｄ）を、前記第２の同期信号（Ｖｉｎ）の垂直同期信号の位相に加算することにより前記第３の同期信号を得ることを特徴とする請求項１から請求項４の何れか１項に記載の同期信号制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期信号制御回路に関し、特に、表示同期信号と入力同期信号の位相差を検出し、その位相差を見込んだ表示同期信号処理を行うことで同期化を瞬時に行う同期信号制御回路に関する。
【背景技術】
【０００２】
従来より、フラットパネルディスプレイ（以下、ＦＰＤという）等では、デジタル放送信号またはＤＶＤ（Digital Versatile Disc）再生装置等からの信号に基づいて、表示画面上に映像を表示している。このようなＦＰＤは、チャンネル切り換え等により同期信号が乱れると映像が正しく表示されないことがある。そのため、同期信号の切り換え時の画像の乱れを補正し、同期切り換えを伴う表示映像の移り変わりを、所定の時間内にスムーズに行うことのできる同期信号制御回路が提案されている（例えば、特許文献１参照）。
【０００３】
この提案では、表示されている映像信号の同期信号と、切り換えようとする映像信号の同期信号との位相比較を行って、切り換えようとする映像信号の同期信号の位相を表示中の映像信号の同期信号の位相に合わせてから映像の切り換えを実行している。
【０００４】
ところで、ＤＶＤ再生装置等により映画素材を再生する場合、ＤＶＤ再生装置は、２４フレーム毎秒のプログレッシブ方式の信号（２４Ｐ信号）を出力する。この２４Ｐ信号をＦＰＤに表示する場合、２４Ｐ信号を３０フレーム毎秒のインターレース方式、即ち、６０フィールド毎秒の信号（６０Ｉ信号）に変換し、表示画面上に映像を表示する。この変換処理は、２−３プルダウン変換処理と呼ばれ、２４Ｐ信号の４フレームを６０Ｉ信号の１０フィールド（５フレーム）に変換する処理を行っている。
【０００５】
しかし、ＦＰＤ等のように映像同期信号の取り得る許容範囲が狭い場合、表示されている元の同期信号から映画素材等の別の同期信号に切り換える際、従来では、同期化する表示同期信号と入力同期信号との位相差に依存して同期化するまでに時間がかかるという問題がある。また、同期化変更設定から実際の同期化するまでの時間は、フリーラン同期状態になってしまう場合があり、映像処理方法によっては、同期設定後に遅れて映像がスキップする、或いは、同じ映像が繰り返すリピート現象が発生するという問題がある。
【特許文献１】特開平１１−３３１６３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、表示同期信号と入力同期信号の位相差を検出し、その位相差を見込んだ表示同期信号処理を行うことで同期化を瞬時に行い、映像のスキップ及びリピートを防ぐことができる同期信号制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、非同期の複数の映像信号のうち第１の同期信号（Ｖｂａｓｅ）に同期した映像信号に基づく映像表示状態から、第２の同期信号（Ｖｉｎ）に同期した映像信号に基づく映像表示状態に切り換える際に、表示同期信号（Ｖｏｕｔ）の垂直同期信号と前記第２の同期信号（Ｖｉｎ）の垂直同期信号との位相差（Ｄ）を前記表示同期信号（Ｖｏｕｔ）の垂直同期毎に検出する位相検出部（１２）と、同期補償期間を設定するための設定値（Ｖｓｈｔ及びＶｌｎｇ）と、前記位相検出部（１２）で検出した位相差（Ｄ）とを加算して出力する加算部（３２）と、前記第２の同期信号（Ｖｉｎ）の垂直同期信号の位相を前記加算部（３２）の出力信号に基づいて補正し、第３の同期信号を得る第１の同期位相補正部（１４）と、前記表示同期信号（Ｖｏｕｔ）の垂直同期信号を基準として、前記加算部（３２）の出力信号から同期補償期間を示すゲート信号（Ｖｇａｔｅ）を生成するゲート信号生成部（２９）と、前記ゲート信号（Ｖｇａｔｅ）が与えられ、同期補償期間内に前記第２の同期信号（Ｖｉｎ）の垂直同期信号が存在するか否かを検出することで、同期化できるか否かを判定する同期化可否判定部（１５）と、前記同期化可否判定部（１５）の判定結果に基づいて、前記第１の同期信号（Ｖｂａｓｅ）から前記第３の同期信号へ切り換える選択部（１６）とを有することを特徴とする同期信号制御回路を提供することができる。
【発明の効果】
【０００８】
本発明の同期信号制御回路によれば、表示同期信号と入力同期信号の位相差を検出し、その位相差を見込んだ表示同期信号処理を行うことで同期化を瞬時に行い、映像のスキップ及びリピートを防ぐことができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明の実施の形態について詳細に説明する。  
まず、図１に基づいて、本発明の一実施の形態に係る同期信号制御回路の構成について説明する。図１は、本発明の一実施の形態に係る同期信号制御回路の構成を示すブロック図である。
【００１０】
図１に示すように、本実施の形態の同期信号制御回路１は、第１の同期位相補正部１１と、位相検出部１２と、同期補償期間生成部１３と、第２の同期位相補正部１４と、同期化可否判定部１５と、選択部１６とを有して構成されている。
【００１１】
同期位相補正部１１は、位相差検出回路３０と、加算回路３１とを有して構成されている。
【００１２】
位相検出部１２は、位相差検出用カウンタ２２と、フリップフロップ（以下、ＦＦという）２３とを有して構成されている。
【００１３】
同期補償期間生成部１３は、加算回路２４及び２５と、同期補償期間用カウンタ２６と、コンパレータ２７及び２８と、補償期間用ゲート信号生成部２９とを有して構成されている。
【００１４】
同期位相補正部１４は、加算回路２１を有して構成されている。
【００１５】
加算回路２１には、表示基準同期信号Ｖｂａｓｅと同期補償期間設定信号Ｖｌｎｇとが供給される。加算回路２１は、表示基準同期信号Ｖｂａｓｅと同期補償期間設定信号Ｖｌｎｇとを加算し、表示基準同期信号Ｖｂａｓｅの位相を同期補償期間設定信号Ｖｌｎｇの設定値に補正する。加算回路２１は、この補正した信号を選択部１６に出力する。なお、加算回路２１では、同期補償期間設定信号Ｖｓｈｔに基づいて、表示基準同期信号Ｖｂａｓｅの位相を同期補償期間設定信号Ｖｓｈｔの設定値に補正するようにしてもよい。
【００１６】
位相差検出用カウンタ２２は、位相差を計測するためのカウンタであり、表示同期信号Ｖｏｕｔによりカウンタ値をリセットする。位相差検出用カウンタ２２は、計測したカウント値をＦＦ２３に出力する。
【００１７】
ＦＦ２３は、位相差検出用カウンタ２２からのカウント値を入力同期信号Ｖｉｎでホールドし、入力同期信号Ｖｉｎでホールドしたカウント値を位相差Ｄとして加算回路２４及び２５に出力する。
【００１８】
加算回路２４には、同期補償期間の始まりを設定するための設定値である同期補償期間設定信号ＶｓｈｔとＦＦ２３からの位相差Ｄとが入力されている。加算回路２４は、同期補償期間設定信号Ｖｓｈｔに位相差Ｄを加算し、加算した信号（Ｖｓｈｔ＋Ｄ）をコンパレータ２７に出力する。一方、加算回路２５には、同期補償期間の終わりを設定するための設定値である同期補償期間設定信号ＶｌｎｇとＦＦ２３からの位相差Ｄとが入力されている。加算回路２５は、同期補償期間設定信号Ｖｌｎｇに位相差Ｄを加算し、加算した信号（Ｖｌｎｇ＋Ｄ）をコンパレータ２８に出力する。このように、加算回路２４及び２５は、同期補償期間を設定するための設定値と、位相検出部１２で検出した位相差Ｄとを加算する加算部３２を構成する。
【００１９】
同期補償期間用カウンタ２６は、同期補償期間ゲート信号Ｖｇａｔｅを生成するためのカウンタであり、表示同期信号Ｖｏｕｔによりカウンタ値をリセットする。同期補償期間用カウンタ２６は、計測したカウント値をコンパレータ２７及び２８に出力する。
【００２０】
コンパレータ２７は、加算回路２４からの信号と同期補償期間用カウンタ２６からのカウンタ値とを比較し、ゲートタイミングを生成し、補償期間用ゲート信号生成部２９及び位相差検出回路３０に出力する。一方、コンパレータ２８は、加算回路２５からの信号と同期補償期間用カウンタ２６からのカウンタ値とを比較し、ゲートタイミングを生成し、補償期間用ゲート信号生成部２９及び位相差検出回路３０に出力する。
【００２１】
補償期間用ゲート信号生成部２９は、コンパレータ２７及び２８からのゲートタイミングに基づいて、同期補償期間を補償するための同期補償期間ゲート信号Ｖｇａｔｅを生成する。補償期間用ゲート信号生成部２９は、この生成した同期補償期間ゲート信号Ｖｇａｔｅを同期化可否判定部１５に出力する。
【００２２】
位相差検出回路３０は、コンパレータ２７及び２８からのゲートタイミングと、入力同期信号Ｖｉｎとに基づいて、位相差Δｄを検出し、検出した位相差Δｄを加算回路３１に出力する。
【００２３】
加算回路３１は、入力同期信号Ｖｉｎに位相差Δｄを加算し、入力同期信号Ｖｉｎの位相を補正する。加算回路３１は、この補正した入力同期信号を選択部１６に出力する。このように、位相差検回路３０及び加算回路３１は、入力同期信号を補正する同期位相補正部１１を構成する。
【００２４】
同期化可否判定部１５は、同期補償期間ゲート信号Ｖｇａｔｅの有効な期間内に入力同期信号Ｖｉｎが存在するか否かを判定し、判定結果を選択部１６に出力する。
【００２５】
選択部１６は、同期化可否判定部１５の判定結果に基づいて、加算回路２１の出力信号又は加算回路３１の出力信号のいずれか一方を選択し、選択した出力信号を表示同期信号として出力する。選択部１６は、同期補償期間ゲート信号Ｖｇａｔｅの有効な期間内に入力同期信号Ｖｉｎが存在する場合、加算回路３１の出力信号を選択し、同期補償期間ゲート信号Ｖｇａｔｅの有効な期間内に入力同期信号Ｖｉｎが存在しない場合、加算回路２１の出力信号を選択する。
【００２６】
次に、このように構成された実施の形態の動作について説明する。  
図２は、本実施の形態の動作を説明するためのタイミングチャートである。図２は、１１２５ｐ（走査線数が１１２５本で走査方式がプログレッシブ）及び垂直同期周波数が６０Ｈｚの表示同期信号を、１１２５ｐ及び垂直同期周波数が６０Ｈｚの位相が異なる入力同期信号へ同期化する最も簡単な例である。他の周波数の入力同期信号への同期化も同様の動作をする。図２では、同期補償期間設定信号Ｖｓｈｔの設定値が１１２０、同期補償期間設定信号Ｖｌｎｇの設定値が１１３０として説明する。この同期補償期間設定信号Ｖｓｈｔ及びＶｌｎｇは、表示同期信号Ｖｏｕｔの同期信号を基準として、同期補償期間を補償するための同期補償期間ゲート信号Ｖｇａｔｅを生成するための信号である。
【００２７】
表示基準同期信号Ｖｂａｓｅに基づく映像表示状態から、入力同期信号Ｖｉｎに基づく映像表示状態に切り換えが行われると、加算回路２１では、表示基準同期信号Ｖｂａｓｅを同期補償期間設定信号Ｖｌｎｇ遅延させた同期信号が生成され、生成された同期信号は、選択部１６に供給される。
【００２８】
位相差検出用カウンタ２２では、表示同期信号Ｖｏｕｔから次の表示同期信号Ｖｏｕｔまでがカウントされ、そのカウント値がＦＦ２３に供給される。
【００２９】
ＦＦ２３では、入力同期信号Ｖｉｎによりカウント値がホールドされ、位相差Ｄとしてカウント値が加算回路２４及び２５に供給される。これにより、図２に示すように、表示同期信号Ｖｏｕｔの垂直同期信号と入力同期信号Ｖｉｎの垂直同期信号との位相差Ｄが６００と検出されることになる。
【００３０】
加算回路２４では、このように検出された位相差Ｄと同期補償期間設定信号Ｖｓｈｔとが加算され、コンパレータ２７に供給される。同様に、加算回路２５では、位相差Ｄと同期補償期間設定信号Ｖｌｎｇとが加算され、コンパレータ２８に供給される。
【００３１】
同期補償期間用カウンタ２６では、表示同期信号Ｖｏｕｔから次の表示同期信号Ｖｏｕｔまでがカウントされ、そのカウント値がコンパレータ２７及び２８に供給される。
【００３２】
コンパレータ２７では、加算回路２４の出力と同期補償期間用カウンタ２６のカウント値が比較され、ゲートタイミングが補償期間用ゲート信号生成部２９及び位相差検出回路３０に出力される。
【００３３】
コンパレータ２８では、加算回路２５の出力と同期補償期間用カウンタ２６のカウント値が比較され、ゲートタイミングが補償期間用ゲート信号生成部２９及び位相差検出回路３０に出力される。
【００３４】
位相差検出回路３０では、Ｖｓｈｔ＋Ｄ≦Ｖｉｎ≦Ｖｌｎｇ＋ＤかつＶｉｎ≦Ｖｌｎｇ＋Ｄの場合、位相差Δｄは、＋｜Ｖｌｎｇ＋Ｄ−Ｖｉｎ｜とし、Ｖｓｈｔ＋Ｄ≦Ｖｉｎ≦Ｖｌｎｇ＋ＤかつＶｓｈｔ＋Ｄ≦Ｖｉｎの場合、位相差Δｄは、−｜Ｖｓｈｔ＋Ｄ−Ｖｉｎ｜として加算回路３１に出力する。
【００３５】
加算回路３１では、入力同期信号Ｖｉｎの垂直同期信号に検出された位相差Δｄが加算され、位相補正された入力同期信号Ｖｉｎが選択部１６に供給される。
【００３６】
補償期間用ゲート信号生成部２９では、コンパレータ２７及び２８の出力から、表示同期信号Ｖｏｕｔの垂直同期信号を基準とした同期補償期間ゲート信号Ｖｇａｔｅが生成され、生成された同期補償期間ゲート信号Ｖｇａｔｅは、同期化可否判定部１５に出力される。
【００３７】
同期化可否判定部１５では、この同期補償期間ゲート信号Ｖｇａｔｅの期間内に入力同期信号Ｖｉｎの垂直同期信号が存在するか否かが検出され、検出結果が選択部１６に供給される。即ち、同期化可否判定部１５では、Ｖｓｈｔ＋Ｄ≦Ｖｉｎ≦Ｖｌｎｇ＋Ｄであるか否かが検出される。
【００３８】
選択部１６では、この選択結果に基づいて、加算回路２１又は加算回路３１の出力の一方が選択される。同期補償期間ゲート信号Ｖｇａｔｅの有効な期間内に入力同期信号Ｖｉｎの垂直同期信号が存在する場合（Ｖｓｈｔ＋Ｄ≦Ｖｉｎ≦Ｖｌｎｇ＋Ｄ）、加算回路３１の出力が選択され、同期補償期間ゲート信号Ｖｇａｔｅの有効な期間内に入力同期信号Ｖｉｎの垂直同期信号が存在しない場合（Ｖｓｈｔ＞Ｖｉｎ又はＶｉｎ＞Ｖｌｎｇ）、加算回路２１の出力が選択される。
【００３９】
Ｖｓｈｔ＋Ｄ≦Ｖｉｎ≦Ｖｌｎｇ＋Ｄの場合、同期化中であり、次の表示同期信号Ｖｏｕｔの周期は、入力同期信号Ｖｉｎの位相差になる。一方、Ｖｓｈｔ＞Ｖｉｎ又はＶｉｎ＞Ｖｌｎｇの場合、表示同期信号Ｖｏｕｔは、同期補償期間設定信号Ｖｌｎｇの設定値の周期でフリーラン動作が行われる。即ち、同期化できないと判定された場合、表示同期信号Ｖｏｕｔの位相を入力同期信号Ｖｉｎの位相に早く近づけるために、表示基準同期信号Ｖｂａｓｅを同期補償期間設定信号Ｖｌｎｇの設定値に補正している。
【００４０】
以上のように、同期信号制御回路１は、表示同期信号Ｖｏｕｔと入力同期信号Ｖｉｎの位相差に基づいて、同期補償期間ゲート信号Ｖｇａｔｅを生成し、この同期補償期間ゲート信号Ｖｇａｔｅの有効な期間内に入力同期信号Ｖｉｎが存在するか否かを検出する。同期補償期間ゲート信号Ｖｇａｔｅの有効な期間内に入力同期信号Ｖｉｎが存在する場合、位相補正した入力同期信号Ｖｉｎを表示同期信号Ｖｏｕｔとして出力し同期化を行う。この結果、同期信号制御回路１は、同期化を瞬時に行うことができる。また、瞬時に同期化を行うことにより、映像を表示後に発生するスキップ又はリピート等の映像品位が遅延することがなくなる。
【００４１】
よって、本実施の形態の同期信号制御回路によれば、表示同期信号と入力同期信号の位相差を検出し、その位相差を見込んだ表示同期信号処理を行うことで同期化を瞬時に行い、映像のスキップ及びリピートを防ぐことができる。
【００４２】
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施の形態に係る同期信号制御回路の構成を示すブロック図である。
【図２】本実施の形態の動作を説明するためのタイミングチャートである。
【符号の説明】
【００４４】
１…同期信号制御回路、１１…同期位相補正部、１２…位相検出部、１３…同期補償期間生成部、１４…同期位相補正部、１５…同期化可否判定部、１６…選択部、２１…加算回路、２２…位相検出用カウンタ、２３…フリップフロップ、２４，２５…加算回路、２６…同期補償期間用カウンタ、２７，２８…コンパレータ、２９…補償期間用ゲート信号生成部、３０…位相差検出回路、３１…加算回路、３２…加算部。
【図１】
0004956483.tif 000002
【図２】
0004956483.tif 000003