(57)【特許請求の範囲】
【請求項１】
入力信号の振幅を調整する振幅調整回路と；
前記振幅調整回路からの出力信号をフィルタリングするハイパスフィルタと；
オフセットの調整時に、前記振幅調整回路のゲインを変化させるゲイン変化回路と；
前記ゲイン変化回路によりゲインを変化させた状態で、前記ハイパスフィルタの後段に出力された信号の振幅を検出する振幅検出回路と；
前記振幅検出回路で検出された前記振幅に応じて、前記振幅調整回路へ入力される前記入力信号のオフセットを調整するオフセット調整回路と；
を備える、オフセット補正回路。
【請求項２】
前記ゲイン変化回路は、前記振幅調整回路のゲインを前記ハイパスフィルタのカットオフ周波数よりも高い周波数で変化させる、請求項１に記載のオフセット補正回路。
【請求項３】
前記ゲイン変化回路は、前記振幅調整回路のゲインを予め定められた２値の間で交互に変化させる、請求項１に記載のオフセット補正回路。
【請求項４】
前記オフセット調整回路は、前記振幅検出回路で検出された前記振幅が最小となるように前記入力信号のオフセットを調整する、請求項１に記載のオフセット補正回路。
【請求項５】
前記振幅調整回路は、後段の回路に出力した信号の振幅を用いたＡＧＣループにより前記入力信号の振幅を調整する、請求項１に記載のオフセット補正回路。
【請求項６】
振幅調整回路により入力信号の振幅を調整するステップと；
ハイパスフィルタにより前記振幅調整回路からの出力信号をフィルタリングするステップと；
オフセットの調整時に、ゲイン変化回路により前記振幅調整回路のゲインを変化させるステップと；
前記ゲイン変化回路によりゲインを変化させた状態で、前記ハイパスフィルタの後段に出力された信号の振幅を検出するステップと；
検出された前記振幅に応じて、前記振幅調整回路へ入力される前記入力信号のオフセットを調整するステップと；
を備える、オフセット補正方法。
【請求項７】
前記ゲインを変化させるステップにおいて、前記振幅調整回路のゲインを前記ハイパスフィルタのカットオフ周波数よりも高い周波数で変化させる、請求項６に記載のオフセット補正方法。
【請求項８】
前記ゲインを変化させるステップにおいて、前記振幅調整回路のゲインを予め定められた２値の間で交互に変化させる、請求項６に記載のオフセット補正方法。
【請求項９】
前記入力信号のオフセットを調整するステップにおいて、前記振幅検出回路で検出された前記振幅が最小となるように前記入力信号のオフセットを調整する、請求項６に記載のオフセット補正方法。
【請求項１０】
前記入力信号の振幅を調整するステップにおいて、前記振幅検出回路から後段の回路に出力した出力信号の振幅を用いたＡＧＣループにより前記入力信号の振幅を調整する、請求項６に記載のオフセット補正方法。
【請求項１１】
光記録媒体に光を照射し、前記光記録媒体からの反射光を受光する光ピックアップと；
前記光ピックアップから出力されたＲＦ信号の振幅を調整する振幅調整回路と；
前記振幅調整回路からの出力信号をフィルタリングするハイパスフィルタと；
オフセットの調整時に、前記振幅調整回路のゲインを変化させるゲイン変化回路と；
前記ゲイン変化回路によりゲインを変化させた状態で、前記ハイパスフィルタの後段に出力された信号の振幅を検出する振幅検出回路と；
前記振幅検出回路で検出された前記振幅に応じて、前記振幅調整回路へ入力される前記ＲＦ信号のオフセットを調整するオフセット調整回路と；
を備える、記録再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オフセット補正回路、オフセット補正方法及び記録再生装置に関する。
【背景技術】
【０００２】
従来、例えば下記の特許文献１に記載されているように、入力信号や回路において発生するオフセットをハイパスフィルタ（ＨＰＦ）により除去する方法が知られている。
【０００３】
【特許文献１】特開２００３−２２９７８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、入力信号や回路において発生するオフセットをハイパスフィルタで除去する際に、ＨＰＦのカットオフ周波数により、ダイナミックに変化するオフセットを十分に除去することができないという問題があった。
【０００５】
例えば、光ディスク装置においては、ＡＧＣループを動作させることにより、入力信号の振幅を一定に制御した後に、入力信号を後段のフィルタやＡＤＣに入力する。この際、ＡＧＣループの動作に伴いＶＧＡの出力オフセットが変動する。この場合において、ＡＧＣループの動作速度がＨＰＦのカットオフ周波数よりも高いと、出力オフセットの変化分はそのまま後段の回路に伝達されてしまい、信号歪や回路の飽和などの原因となってしまう。このオフセットを吸収するためには、ＨＰＦの時定数で信号が収束するまで待つ必要があり、その間の入力信号を正常に読み出すことができなくなるという問題が発生する。
【０００６】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、ダイナミックに発生するオフセットをキャンセルすることが可能な、新規かつ改良されたオフセット補正回路、オフセット補正方法及び記録再生装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のある観点によれば、入力信号の振幅を調整する振幅調整回路と、前記振幅調整回路からの出力信号をフィルタリングするハイパスフィルタと、オフセットの調整時に、前記振幅調整回路のゲインを変化させるゲイン変化回路と、前記ゲイン変化回路によりゲインを変化させた状態で、前記ハイパスフィルタの後段に出力された信号の振幅を検出する振幅検出回路と、前記振幅検出回路で検出された前記振幅に応じて、前記振幅調整回路へ入力される前記入力信号のオフセットを調整するオフセット調整回路と、を備える、オフセット補正回路が提供される。
【０００８】
上記構成によれば、振幅調整回路により入力信号の振幅が調整され、振幅調整回路からの出力信号がハイパスフィルタによりフィルタリングされる。また、オフセットの調整時に、ゲイン変化回路により振幅調整回路のゲインが変化され、ゲイン変化回路によりゲインを変化させた状態で、ハイパスフィルタの後段に出力された信号の振幅が検出される。そして、振幅検出回路で検出された振幅に応じて、振幅調整回路へ入力される入力信号のオフセットが調整される。従って、振幅調整回路による振幅調整時に発生するダイナミックなオフセットの変化を抑えることが可能となる。
【０００９】
また、前記ゲイン変化回路は、前記振幅調整回路のゲインを前記ハイパスフィルタのカットオフ周波数よりも高い周波数で変化させるものであってもよい。
【００１０】
また、前記ゲイン変化回路は、前記振幅調整回路のゲインを予め定められた２値の間で交互に変化させるものであってもよい。
【００１１】
また、前記オフセット調整回路は、前記振幅検出回路で検出された前記振幅が最小となるように前記入力信号のオフセットを調整するものであってもよい。
【００１２】
また、前記振幅調整回路は、後段の回路に出力した信号の振幅を用いたＡＧＣループにより前記入力信号の振幅を調整するものであってもよい。
【００１３】
また、上記課題を解決するために、本発明の別の観点によれば、振幅調整回路により入力信号の振幅を調整するステップと、ハイパスフィルタにより前記振幅調整回路からの出力信号をフィルタリングするステップと、オフセットの調整時に、ゲイン変化回路により前記振幅調整回路のゲインを変化させるステップと、前記ゲイン変化回路によりゲインを変化させた状態で、前記ハイパスフィルタの後段に出力された信号の振幅を検出するステップと、検出された前記振幅に応じて、前記振幅調整回路へ入力される前記入力信号のオフセットを調整するステップと、を備える、オフセット補正方法が提供される。
【００１４】
上記構成によれば、振幅調整回路により入力信号の振幅が調整され、振幅調整回路からの出力信号がハイパスフィルタによりフィルタリングされる。また、オフセットの調整時に、ゲイン変化回路により振幅調整回路のゲインが変化され、ゲインを変化させた状態で、ハイパスフィルタの後段に出力された信号の振幅が検出される。そして、検出された振幅に応じて、振幅調整回路へ入力される入力信号のオフセットが調整される。従って、振幅調整回路による振幅調整時に発生するダイナミックなオフセットの変化を抑えることが可能となる。
【００１５】
また、前記ゲインを変化させるステップにおいて、前記振幅調整回路のゲインを前記ハイパスフィルタのカットオフ周波数よりも高い周波数で変化させるものであってもよい。
【００１６】
また、前記ゲインを変化させるステップにおいて、前記振幅調整回路のゲインを予め定められた２値の間で交互に変化させるものであってもよい。
【００１７】
また、前記入力信号のオフセットを調整するステップにおいて、前記振幅検出回路で検出された前記振幅が最小となるように前記入力信号のオフセットを調整するものであってもよい。
【００１８】
また、前記入力信号の振幅を調整するステップにおいて、前記振幅検出回路から後段の回路に出力した出力信号の振幅を用いたＡＧＣループにより前記入力信号の振幅を調整するものであってもよい。
【００１９】
また、上記課題を解決するために、本発明の別の観点によれば、光記録媒体に光を照射し、前記光記録媒体からの反射光を受光する光ピックアップと、前記光ピックアップから出力されたＲＦ信号の振幅を調整する振幅調整回路と、前記振幅調整回路からの出力信号をフィルタリングするハイパスフィルタと、オフセットの調整時に、前記振幅調整回路のゲインを変化させるゲイン変化回路と、前記ゲイン変化回路によりゲインを変化させた状態で、前記ハイパスフィルタの後段に出力された信号の振幅を検出する振幅検出回路と、前記振幅検出回路で検出された前記振幅に応じて、前記振幅調整回路へ入力される前記ＲＦ信号のオフセットを調整するオフセット調整回路と、を備える、記録再生装置が提供される。
【００２０】
上記構成によれば、光ピックアップにより光記録媒体に光が照射され、光記録媒体からの反射光が受光される。光ピックアップから出力されたＲＦ信号の振幅は、振幅調整回路により調整され、振幅調整回路からの出力信号がハイパスフィルタによりフィルタリングされる。また、オフセットの調整時に、ゲイン変化回路により振幅調整回路のゲインが変化され、ゲインを変化させた状態で、ハイパスフィルタの後段に出力された信号の振幅が検出される。そして、検出された振幅に応じて、振幅調整回路へ入力されるＲＦ信号のオフセットが調整される。従って、振幅調整回路による振幅調整時に発生するダイナミックなオフセットの変化を抑えることが可能となる。
【発明の効果】
【００２１】
本発明によれば、ダイナミックに発生するオフセットをキャンセルすることが可能な、新規かつ改良されたオフセット補正回路、オフセット補正方法及び記録再生装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２３】
図１は、本発明の一実施形態に係る光ディスク装置１００の構成を示す模式図である。図１は、光ディスクのＲＦ系信号処理の全体構成を示している。図１に示すように、光ディスク装置１００は、ディスク状記録媒体２００のトラックを読み出す光学ヘッド（光ピックアップ）１０２、プリアンプ１０４、ＶＧＡ（Ｖａｒｉａｂｌｅ  Ｇａｉｎ  Ａｍｐ）回路１０６、ハイパスフィルタ（ＨＰＦ）１０８、アナログフィルタ１１０、ＨＰＦ１１２、ＡＤ変換回路（ＡＤＣ）１１４、デジタルフィルタ１１６、振幅検出回路１１８、ゲイン制御部１２０、ゲイン制御用ＤＡ変換回路（ＤＡＣ）１２２、ビタビデコーダ１２４、復号器１２６、コントローラ１２８を有して構成されている。
【００２４】
図１において、光学ヘッド１０２から出力されてプリアンプ１０４で増幅されたＲＦ信号は、ＶＧＡ回路（振幅調整回路）１０６で後段回路のダイナミックレンジに合わせて振幅調整され、ＨＰＦ１０８でフィルタリングされてＤＣオフセット成分を除去され、アナログフィルタ１１０に入力される。アナログフィルタ１１０により不要な信号成分を除去された再生信号は、ＨＰＦ１１２を経由して、ＡＤＣ１１４に入力される。
【００２５】
ＡＤＣ１１４からの出力信号は、デジタルフィルタ１１６に入力される。デジタルフィルタ１１６の出力は、ビタビデコーダ１２４、復号器１２６を経由して再生データの復号が行われ、コントローラ１２８に出力される。
【００２６】
また、ＡＧＣループとしては、デジタルフィルタ１１６の出力信号の振幅が振幅検出回路１１８により検出される。そして、検出された振幅は、ゲイン制御回路１２０によりターゲット振幅と比較され、比較の結果に基づいてゲイン制御信号が出力される。ゲイン制御信号は、ゲイン制御用ＤＡＣ１２２に入力され、アナログ変換された制御信号によりＶＧＡ１０６のゲインが制御される。
【００２７】
ここで、ＡＧＣ（Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）ループの動作において、ＡＧＣループの制御時定数とオフセット除去用のＨＰＦ１０８のカットオフ周波数の関係により、ＡＧＣループが高速でゲイン制御動作を行うと、ＶＧＡ１０６の出力のオフセットがダイナミックに変動する場合がある。この場合、ＨＰＦ１０８ではオフセットを除去することができず、オフセットの変動がＨＰＦ１０８を経由して後段の回路に伝播する場合がある。なお、以下の説明では、ＡＧＣループのゲイン制御時に発生するオフセット変動を、ダイナミックオフセットと称することとする。
【００２８】
特に、ＶＧＡ１０６への入力信号の周波数成分が、ＡＧＣの動作速度に対して比較的低い場合、オフセット除去用のＨＰＦ１０８のカットオフ周波数を十分に高くすることが出来ない。ＨＰＦ１０８のカットオフ周波数に対して、高い時定数でＡＧＣが動作した場合、ＶＧＡ１０６のオフセット変動は、ＨＰＦ１０８の時定数で収束するまでの間は、そのまま後段の回路に伝達されてしまう。そして、後段の回路でダイナミックレンジが不足すると、波形歪や波形のクランプなどが発生し、信号処理上問題となる。この種のオフセットはＤＣ的には内蔵ＨＰＦにより除去されるので、ＨＰＦ１０８の後段では静的に観測することができず、キャンセルが難しい。
【００２９】
一例として、ＢＤ−ＲＥやＤＶＤ−ＲＡＭではセクター先頭のＶＦＯ領域でＡＧＣを静定させる必要があるが、この期間はＢＤ−ＲＥで１５００チャネルビット（以下ｃｂｓとする）、ＤＶＤ−ＲＡＭで５００ｃｂｓ程度である。この期間を１倍速時の時間に換算すると、ＢＤ−ＲＥで２２ｕｓ、ＤＶＤ−ＲＡＭで１７ｕｓ程度である。更に、この区間ではＰＬＬを引き込む必要があり、実際にＡＧＣの引き込みに使用出来るのは、この区間の半分以下である。これに対して、ＨＰＦ１０８のカットオフ周波数ｆｃは１ＫＨｚ程度であり、時定数は１６０ｕｓである。このため、ＡＧＣ引き込み応答で発生するダイナミックオフセットをＨＰＦ１０８で吸収する時間は全く無い。
【００３０】
このため、本実施形態では、ダイナミックオフセットをキャンセルするためのダイナミックオフセットキャンセル回路を設けている。図２は、本実施形態に係るダイナミックオフセットキャンセル回路２００の構成を示す模式図である。ダイナミックオフセットキャンセル回路２００は、調整ファーム（オフセット調整回路）２０２、オフセット調整用レジスタ２０４、オフセット調整用ＤＡＣ２０６、スイッチ（ＳＷ）２０８、スイッチ（ＳＷ）２１０、分周器２１２、加算器２１４を有して構成されている。
【００３１】
ダイナミックオフセットキャンセル回路２００は、光ディスク装置１００のダイナミックオフセット調整工程において、ＨＰＦ１０８の時定数より十分高い周波数でＶＧＡ１０６（ＡＧＣ）のゲインをダイナミックに変化させる。ダイナミックオフセット調整工程は、例えば光ディスク装置１００の製造時に行われる。また、光ディスク装置１００において、所定のタイミングで行われる自動調整によりダイナミックオフセット調整工程を行うようにしても良い。
【００３２】
より詳細には、図２に示すように、ＶＧＡ１０６のゲインをダイナミックに変化させるため、スイッチ２１０には、００Ｈ（ＭＩＮ；最小値）と３Ｆ（ＭＡＸ；最大値）の２つの値が入力される。また、分周器２１２にはクロックパルスＣＬＫが入力され、分周器２１２からはクロックパルスＣＬＫと分周数に応じた周波数が出力されて、スイッチ２１０へ入力される。スイッチ２１０は、分周器２１２から出力された周波数により、００Ｈ、３Ｆの２つの値を交互に切り換えてスイッチ２０８へ出力する。
【００３３】
スイッチ２０８には、ゲイン制御回路１２０から出力されたゲイン制御信号と、スイッチ２１０からの出力が入力される。通常時には、スイッチ２０８は、ゲイン制御回路１２０から出力されたゲイン制御信号をゲイン制御用ＤＡＣ１２２へ出力する。一方、ダイナミックオフセット調整工程では、スイッチ２０８にテスト信号（ＴＥＳＴ（Ｒｅｇ））が入力されて、スイッチ２１０の出力がゲイン制御用ＤＡＣ１２２へ入力されるようにスイッチ２０８が動作する。このようにして、ダイナミックオフセット調整工程では、分周器２１２から出力された周波数により００Ｈと３Ｆの２つの値が交互に切り換えられてゲイン制御用ＤＡＣ１２２に入力される。そして、ゲイン制御用ＤＡＣ１２２は入力された信号をアナログ信号に変換し、ＶＧＡ１０６はゲイン制御用ＤＡＣ１２２から入力された値に基づいてゲインを変化させる。このように、分周器２１２及びスイッチ２１０は、ダイナミックオフセット調整時にＶＧＡ１０６のゲインを変化させるゲイン変化回路として機能する。
【００３４】
これにより、ＶＧＡ１０６の出力にダイナミックオフセットが発生する。そして、本実施形態では、発生したダイナミックオフセットを、ＨＰＦ１０８を経由して後段のロジック回路で計測し、ダイナミックオフセットの変動の振幅が最小になる様にＶＧＡ１０６の入力段に設けたオフセットキャンセル用ＤＡＣ２０６の設定を調整する。
【００３５】
なお、この時発生するダイナミックオフセットの周波数は、ゲイン制御用ＤＡＣ１２２におけるゲイン切り換えの周波数、すなわち分周器２１２からの出力信号の周波数と同じである。この周波数をＨＰＦ１０８のカットオフ周波数よりも十分高くした状態で、ＨＰＦ１０８の後段の振幅計測回路によりオフセットの変動量を振幅として計測する。本実施形態において、振幅計測回路は、ＡＧＣループを構成する回路の一部（振幅検出回路１１８）で構成され、特に専用回路を設ける必要はない。
【００３６】
なお、ＶＧＡ１０６の制御にゲイン制御用ＤＡＣ１２２は必須の構成ではなく、また、ゲイン制御値の切り換えにスイッチ２０８，２１０は必須ではない。ゲイン制御値をＨＰＦ１０８の時定数に対して十分高速で変化させるため、他の構成を用いても良く、例えば、ゲイン制御値を連続的かつ周期的に変化させても良い。また、ＶＧＡ１０６のゲインの切り換えは２値に限定されるものではなく、より多くの値の間で相互に切り換え、このときのダイナミックオフセットを検出しても良い。
【００３７】
図３は、ダイナミックオフセット調整工程におけるダイナミックオフセット調整の処理を示すフローチャートである。また、図４は、オフセット調整時の各部の波形を示す特性図である。ここで、図４（Ａ）はゲイン制御用ＤＡＣ１２２への入力波形、図４（Ｂ）はＶＧＡ１０６のゲイン、図４（Ｃ）はオフセット調整前のＶＧＡ１０６の出力波形、図４（Ｄ）はオフセット調整後のＶＧＡ１０６の出力波形、をそれぞれ示している。
【００３８】
図３に示すように、先ず、ステップＳ１では、ＶＧＡ１０６をオフセット調整モードに設定する。オフセット調整モードでは、スイッチ２０８にテスト信号が入力される。また、スイッチ２１０により、信号００Ｈ、３Ｆが分周器２１２の周波数で切り換えられて、スイッチ２０８を経由してゲイン制御用ＤＡＣ１２２へ入力される。これにより、図４（Ａ）に示すように、ＣＬＫを分周した周期で、ゲイン制御用ＤＡＣ１２２への入力は、００Ｈ（ＭＩＮ；最小値）→３Ｆ（ＭＡＸ；最大値）→００Ｈ（ＭＩＮ；最小値）→３Ｆ（ＭＡＸ；最大値）の値が交互に繰り返されるように設定される。これにより、図４（Ｂ）に示すように、ＶＧＡ１０６のゲインは、最大値と最小値の間で交互に切り換えられる。
【００３９】
そして、次のステップＳ２では、ＶＧＡ１０６の出力のダイナミックオフセットを調整するため、オフセット調整用ＤＡＣ２０６の設定を変更する。この際、振幅検出回路１１８にてダイナミックオフセットの振幅が検出され、振幅を最小にするため、調整ファーム２０２からオフセット調整用レジスタ２０４へ制御値が出力される。調整ファーム２０２は、ＶＧＡ１０６への入力信号のオフセットを調整するためのコントローラとして機能する。オフセット調整用レジスタ２０４は、振幅検出回路１１８から入力された制御値に基づいて、オフセット調整用ＤＡＣ２０６への入力値を設定するレジスタである。オフセット調整用ＤＡＣ２０６は、オフセット調整用レジスタ２０４からの入力値をアナログ信号に変換する。オフセット調整用ＤＡＣ２０６の出力は、加算器２１４によりＶＧＡ１０６の入力信号に対して加算され、入力信号のオフセットが変更される。
【００４０】
次のステップＳ３では、振幅検出回路１１８により、ダイナミックオフセットの変動成分の振幅を計測する。次のステップＳ４では、ステップＳ３で計測した振幅に基づいて、振幅が最小となるオフセット調整用ＤＡＣ２０６の調整値を判定可能であるか否かを判定し、判定可能の場合は、調整を終了する。一方、振幅が最小となる調整値を判定可能でない場合は、ステップＳ２に戻り、オフセット調整用ＤＡＣ２０６によるオフセット調整を再度行う。なお、調整工程において取得された振幅の値は、光ディスク装置１００が備えるメモリ（不図示）等に格納されることができる。
【００４１】
ダイナミックオフセットが変化している場合、図４（Ｃ）に示すように、ゲイン制御用ＤＡＣ１２２によりゲインを切り換えるタイミングで、ＶＧＡ１０６の出力にパルスが発生する。図３の処理によりダイナミックオフセット調整が行われると、図４（Ｄ）に示すように、オフセット調整後のＶＧＡ１０６の出力波形において、ＶＧＡ１０６の出力波形の振幅が減少する。従って、ダイナミックオフセットが最小となるように調整することができる。
【００４２】
以上説明したように本実施形態によれば、予め用意された２つの制御値を特定の周波数で切り換えることによりＶＧＡ１０６のゲインを制御し、このときに発生するダイナミックオフセットが最小となるようにＶＧＡ１０６の入力信号のオフセットが調整される。従って、簡素な回路構成および調整方法で、ＶＧＡ１０６のダイナミックオフセットを除去することが可能となる。そして、ダイナミックオフセットを除去することにより、オフセット除去用のＨＰＦ１０８のカットオフ周波数に影響を受けることなく、ＡＧＣループの動作速度を高めることが可能となり、高速ＡＧＣを実現することが可能となる。また、オフセット調整により、回路のダイナミックレンジを有効に活用することが可能となり、回路規模や電力消費量を低減することができる。
【００４３】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態に係る光ディスク装置の構成を示す模式図である。
【図２】本発明の一実施形態に係るダイナミックオフセットキャンセル回路の構成を示す模式図である。
【図３】ダイナミックオフセット調整工程におけるダイナミックオフセット調整の処理を示すフローチャートである。
【図４】オフセット調整時の各部の波形を示す特性図である。
【符号の説明】
【００４５】
１００    光ディスク装置
１０６    ＶＧＡ
１０８    ＨＰＦ
１１８    振幅検出回路
２０２    調整ファーム
２０４    オフセット調整用レジスタ
２０６    オフセット調整用ＤＡＣ
２０８，２１０    スイッチ
２１２    分周器
【図１】
0004915394.tif 000002
【図２】
0004915394.tif 000003
【図３】
0004915394.tif 000004
【図４】
0004915394.tif 000005