(57)【特許請求の範囲】
【請求項１】
ベース基板と、前記ベース基板の上に位置する絶縁層と、前記絶縁層の上に位置するシリコン層とを含むＳＯＩ基板と、
前記ＳＯＩ基板中にあり、前記シリコン層と前記絶縁層とを貫通して前記ベース基板中にまで伸びるトレンチ・キャパシタと、
前記トレンチ・キャパシタの底部にあり前記ベース基板に接触する第１の導電層と、
前記トレンチ・キャパシタにおける第１の絶縁層であって、前記第１の導電層の上に位置する第１の絶縁層と、
前記ＳＯＩ基板中に位置し、前記シリコン層と前記絶縁層とを貫通して前記ベース基板にまで伸びるキャパシタ・コンタクト・トレンチ内のキャパシタ・コンタクト部であって、第１のコンタクト導体と、前記第１のコンタクト導体の上に位置する第２のコンタクト導体とを有し、前記ベース基板を通して前記トレンチ・キャパシタへの電気的接触を形成するキャパシタ・コンタクト部と、
前記トレンチ・キャパシタおよび前記キャパシタ・コンタクト・トレンチの側壁に位置し、前記トレンチ・キャパシタにおける前記第１の導電層の上面まで伸びてこの上面に接し、前記キャパシタ・コンタクト・トレンチにおける前記第１のコンタクト導体の上面まで伸びてこの上面に接し、それによって前記ベース基板と前記シリコン層の間の短絡を防止する第２の絶縁層と、
を含む半導体装置。
【請求項２】
前記シリコン層上の第２の絶縁層と、
前記第２の絶縁層上の耐酸化膜層と、
前記第２の絶縁層と前記耐酸化膜層とを貫通して伸びるトレンチと、
を含む、請求項１に記載の半導体装置。
【請求項３】
前記トレンチ上にバイアを有する誘電体層と、
前記バイア中の導電性コンタクト部と、
を含む、請求項1または２に記載の半導体装置。
【請求項４】
前記キャパシタ・コンタクト・トレンチ内の前記第１のコンタクト導体および前記第２のコンタクト導体はシリコンを含むものである、請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
各導電層はシリコンからなるものである、請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】
各絶縁層は二酸化珪素からなるものである、請求項１乃至５のいずれかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびこの半導体装置を形成する方法に関し、特にキャパシタおよびこのキャパシタを形成する方法に関するものである。
【０００２】
【従来の技術】
半導体装置は、通常、例えば電荷蓄積のような各種の機能を実行するためにキャパシタを使用している。通常のキャパシタは誘電体絶縁材料によって互いに分離された２個の電極、すなわち“プレート”を含んでいる。電極は、通常導電性材料または半導体材料で形成されている。電荷を蓄積するキャパシタの能力はキャパシタの面積に依存している。大抵のキャパシタは半導体基板の表面上に形成されているので、（電荷保持容量を増大させるために）キャパシタの面積が増大すると、半導体基板上で他の装置用として利用される残された面積は減少する。そのため、キャパシタによって占有される表面積を減少させるために、半導体業界ではトレンチキャパシタ（溝形容量：ｔｒｅｎｃｈ  ｃａｐａｃｉｔｏｒ）が好んで利用されるようになってきた。
【０００３】
トレンチキャパシタは半導体基板の表面から下方向に伸びている。従って、キャパシタを半導体基板の表面上に形成する代わりに、このキャパシタは半導体基板中に掘られたトレンチ（溝）の形に形成される。従って、キャパシタの面積（および実質的にキャパシタの電荷保持能力）はトレンチの深さおよび幅を増大させることにより大きくなる。半導体基板の表面下にキャパシタを形成すると、半導体基板の表面上の面積を別の装置のために使用する自由度が高くなる。
【０００４】
【発明が解決しようとする課題】
半導体工業における最近の傾向は、シリコン−オン−インシュレータ（シリコン−オン−絶縁物：ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ、以下ではＳＯＩと称す）半導体基板を使用する傾向がある。標準のＳＯＩ基板はドープされたベース基板層（典型的にはシリコンで形成される）、絶縁層、および上位ドープシリコン層を含んでいる。ＳＯＩ基板は、上位シリコン層中に形成された有効装置がベース基板層から絶縁されているので好都合である。従って、基板を通る漏洩は最少になり、基板への関連する電気的結合は減少または除かれる。しかしながら、ＳＯＩ基板を使用すると、（例えばトレンチキャパシタを形成するために使用される）基板中に形成されるトレンチ開口は、トレンチキャパシタが充分な面積を持つようにするために絶縁層を通して伸びる必要があり、そのため上位シリコン層をベース基板層に対して露出される。その結果、シリコンベース基板層は上位シリコン層に電気的に短絡される可能性があるという問題がある。
【０００５】
従って、現在はＳＯＩ基板のシリコンベース基板層中に少なくとも部分的に形成されたトレンチキャパシタに対する要求があり、このキャパシタはＳＯＩ基板のシリコンベース基板層と上位シリコン層との間の電気的絶縁を与える。
【０００６】
【課題を解決するための手段】
本発明は、ベース基板層と絶縁層とシリコン層とを含むＳＯＩ（シリコン−オン−インシュレータ）基板と、上記ＳＯＩ基板中に形成され、ベース基板層、絶縁層およびシリコン層を通して伸びる少なくとも１個のトレンチを含むトレンチキャパシタとを含み、少なくとも１個のトレンチはそこに形成された少なくとも１つの絶縁層を含んでいる。
【０００７】
本発明の上記の特徴、効果および他の特徴、効果については、次の添付の図面を参照した本発明の好ましい実施例の説明から十分に理解することができよう。図１乃至１１は本発明の例示の実施例によるキャパシタおよびコンタクト（接触）構造を形成するために使用される処理工程（プロセス）のシーケンスを示している。
【０００８】
【発明の実施の形態】
図１乃至１１を参照すると、これには本発明の例示の実施形態による半導体キャパシタ装置１００を形成する処理工程が示されている。
【０００９】
図１は、半導体ベース基板層１１０、絶縁層１１５、およびシリコン層１２０からなるＳＯＩ（シリコン−オン−インシュレータ：ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）を示す。半導体製造業界で周知のように、半導体ベース基板層１１０はシリコン（Ｓｉ）ウエハで形成されているが、本発明の範囲内で半導体ベース基板層として他の材料を使用することもできる。絶縁層１１５は二酸化珪素（ＳｉＯ２）で形成することができるが、他の絶縁物も使用することができる。シリコン層１２０は、結晶シリコン層、アモルファスシリコン層でよいし、多結晶シリコン層（通常ポリシリコンと称される）でもよい。絶縁層１１５の厚みは２００オングストローム乃至６０００オングストロームの範囲でよく、シリコン層１２０の厚みは５００オングストローム乃至４０００オングストロームの範囲でよい。しかしながら、上記の範囲は単なる考えられる提案された寸法で、絶縁層１１５およびシリコン層１２０の厚みは任意適当な範囲でよい。
【００１０】
図２は処理工程の第２ステップを示し、この第２ステップではシリコン層１２０上に第２の絶縁層１２５と耐酸化膜層１３０が連続して形成（配置）される。上述のように第２の絶縁層１２５はＳｉＯ２または他の適当な絶縁物でよい。耐酸化膜層１３０は窒化珪素（Ｓｉ３Ｎ４）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化タンタル（ＴａＮ）、あるいは他の任意適当な耐酸化材料で形成される。第２の絶縁層１２５の厚みは１００オングストローム乃至５００オングストロームの範囲でよい。耐酸化膜層１３０の厚みは５０オングストローム乃至５０００オングストロームの範囲にあり、好ましくは３００乃至６００オングストロームの範囲にある。第２の絶縁層１２５と耐酸化膜層１３０は半導体製造業界で周知の処理工程によってシリコン層１２０上に形成される。
【００１１】
図３は処理工程の第３ステップを示し、この第３ステップではトレンチ３００、３１０が形成され、これらのトレンチにはシリコン（好ましくはドープされたポリシリコン）のような導電性材料１３５が充填される。トレンチ３００、３１０はエッチングあるいは他の周知の方法で形成される。トレンチ３００、３１０は後程説明するようにトレンチ・キャパシタの各別の端子を形成するために使用される。図３に示すように、トレンチ３００、３１０は好ましくは少なくとも部分的にベース基板層１１０まで伸びている。トレンチ３００の幅は好ましくは０．１ミクロンから２乃至３ミクロンの範囲で変更され、トレンチの深さは好ましくは０．５ミクロン乃至６ミクロンの範囲で変更される。トレンチ３００の“アスペクト比”は深さ対幅の比として定義され、好ましくは６以下または６に等しい。トレンチ３１０はトレンチ３００と同じまたは同等の寸法を有するものでよいが、このような寸法は必須ではない。簡単にするために、トレンチ３００と３１０は図では同じ寸法を有するものとして示されている。トレンチ３００はトレンチ・キャパシタを形成し、トレンチ３１０はＳＯＩ基板のベース基板層１１０を接続するコンタクト構造を形成する。導電層１３５はベース基板層１１０上にエピタキシャルシリコンを成長させることによって、あるいは当技術分野で周知のデポジション（堆積）処理（例えば化学蒸着法：ＣＶＤ）によって形成される。
【００１２】
図４は処理工程の第４ステップを示し、この第４ステップでは第２の耐酸化膜層１４０が装置１００の上位表面上に形成される。第１の耐酸化膜層１３０と同様に、第２の耐酸化膜層１４０もＳｉ３Ｎ４、ＴｉＮ、ＷＮ、ＴａＮ、あるいは他の任意適当な耐酸化材料で形成される。耐酸化膜層１４０は好ましくは５０オングストローム乃至５００オングストロームの範囲の厚みを持っている。第２の耐酸化膜層１４０は、ベース基板層１１０と上位シリコン層１２０との間で生じる可能性のある電気的短絡を実質的に防止する。
【００１３】
図５は処理工程の第５ステップを示し、この第５ステップでは装置１００の上位表面上の指定された部分にマスキングフィルム１５０がデポジット（堆積）される。マスキングフィルム１５０は好ましくはフォトレジスト材料で形成されるが、他の適当なマスキングフィルムも同様に使用される。例示の実施例では、マスキングフィルム１５０はトレンチ３００を除く装置１００の上位表面上のすべての部分を覆っている。
【００１４】
図６に示すように、マスキング層１５０がデポジットされた後、露光され、トレンチ３００内にデポジットされた第２の耐酸化膜層１４０の部分がエッチングにより除去され、トレンチ３００の底の導電層１３５を露出させる。
【００１５】
図７は処理工程の第６ステップを示し、この第６ステップではトレンチ３００内の導電層１３５上に第３の絶縁層１６０が形成される。第３の絶縁層は好ましくは二酸化珪素で形成されるが、他の好ましい絶縁物で形成することもできる。第３の絶縁層は（導電層がシリコンで形成されている場合は）導電層１３５上に二酸化珪素を成長させることにより形成され、あるいはデポジションで形成される（この場合は、当技術分野で周知のように付加マスキングステップを必要とする）。第３の絶縁層１６０は好ましくは１平方ミクロン乃至５００平方ミクロンの範囲の面積を持っている。
【００１６】
図８は処理工程の第７ステップを示し、第７ステップでは、第２の耐酸化膜層１４０の部分が除去される。トレンチ３１０の底から第２の耐酸化膜層１４０を除去するために第２のマスキング層１６５と異方性エッチング処理が使用され、また上記第２のマスキング層１６５および第２の耐酸化膜層１４０はその後それぞれ装置１００の上位表面から除去される。
【００１７】
図９は処理工程の第８ステップを示し、第８ステップではトレンチ３００、３１０の双方に充填するために第２の導電層１７０が使用される。第２の導電層１７０はシリコンで形成され、好ましくはポリシリコンで形成される。初めに第２の導電層１７０がトレンチ３００、３１０にデポジット（堆積）され、次いで装置１００の上位表面は（例えば化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）のような周知の技法を使用して）平坦化され、図９に示す装置が形成される。
【００１８】
図１０は処理工程の第９ステップを示し、第９ステップでは、誘電体層１８０が装置上にデポジット（堆積）され、トレンチ３００、３１０上の部分がエッチングにより除去される。誘電体層１８０は、窒化珪素（Ｓｉ３Ｎ４）、二酸化珪素（ＳｉＯ２）、オキシ窒化珪素（ＳｉＯＮ）、あるいは他の適当な誘電体材料で形成される。誘電体層１８０は化学成長法（ＣＶＤ：ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）のような当技術分野で周知の方法によってデポジット（堆積）される。装置１００の全表面上に誘電体層１８０を形成した後、該誘電体層１８０中にバイア（ｖｉａ：ヴィア、孔、通路）１８１、１８２がエッチングにより形成されて、トレンチ３００、３１０を露出させる。バイア１８１、１８２は当技術分野で周知のパターニング（パターン形成）とエッチング技法を使用して形成される。
【００１９】
図１１は処理工程の第１０（最終）ステップを示し、第１０ステップでは、導電性コンタクト（導電性接触部）１９０が装置１００の上位表面上に形成される。導電性コンタクト１９０はキャパシタ装置１００に電気信号を結合することのできる信号コンタクトランディング（信号接触結合部）となっている。導電性コンタクトは任意の適当な導体で形成することができるが、金属が好ましい。この時点で装置１００の上位表面は（ＣＭＰあるいは他の方法により）平坦化されて、誘電体層１８０と同一面（面一）にされ、装置１００の上位表面上に別の特定のレベルが形成される。
【００２０】
以上のように、上述の処理工程（プロセス）を使用して図１１に示すようなキャパシタ装置１００を形成することができる。トレンチ３００中に形成された導電層１３５および１７０はそれぞれキャパシタの第１と第２の電極を形成し、トレンチ３００に隣接するベース基板層１１０の部分はキャパシタの第１の電極の部分を形成している。第１の電極１３５に対するコンタクトはトレンチ３１０上の金属コンタクト（金属ランド）１９０を介して行われ、第２の電極１７０に対するコンタクトはトレンチ３００上に形成された金属コンタクト（金属ランド）１９０を介して行なわれる。
【００２１】
本発明の形状並びに構造的特徴は、ＳＯＩ基板上に形成され、トレンチに隣接し、上記ＳＯＩ基板の絶縁層１１５の下に配置された基板層１１０の領域によって形成された第１の電極の部分を有するトレンチ・キャパシタにあることに注目すべきである。本発明の他の形状ならびに構造的特徴は、トレンチ・キャパシタのすぐ近傍に形成され、ＳＯＩ基板の絶縁層１１５を貫通して伸びるコンタクト構造（トレンチ３１０）にある。従って、トレンチ３００中に形成された導電層１３５と１７０はそれぞれ半導体キャパシタの第１と第２の電極を形成し、トレンチ３００と境界を接するベース基板層１１０の部分は、トレンチ３１０中に形成されたコンタクト構造を介して接触する半導体キャパシタの第１の電極１３５の部分を形成している。
【００２２】
本発明のさらに他の利点は、装置１００の最上面（すなわち、導電性コンタクト１９０の表面）は平面であり、それによって途中の層形成ステップを介在させることなく装置の上位表面上に特定のレベルを形成することができる点にある。
【００２３】
図示の実施形態に関して本発明を説明したが、本発明はこれに限定されるものではない。特許請求の範囲は、本発明の範囲、さらに均等あるいは等価と見ることができる範囲を逸脱することなく当業者によって考えることのできる他の変形例、実施形態も含めて広く解釈されるべきである。
【図面の簡単な説明】
【図１】ＳＯＩ（シリコン−オン−インシュレータ）を示す側部断面図である。
【図２】ＳＯＩ基板上に形成された第２の絶縁層と耐酸化膜層を有するＳＯＩ基板を示す側部断面図である。
【図３】導電層が充填された１対のトレンチ（溝）の形成を示すＳＯＩ基板の側部断面図である。
【図４】第２の耐酸化膜層の形成を示す側部断面図である。
【図５】マスキング層の形成を示す側部断面図である。
【図６】１個のトレンチ中の第２の耐酸化膜層をエッチングにより取り除いた状態を示す側部断面図である。
【図７】１個のトレンチ中に第３の絶縁層を形成した状態を示す側部断面図である。
【図８】マスキングと第２の耐酸化膜層の部分をエッチングにより取り除いた状態を示す側部断面図である。
【図９】第２の導電層の形成を示す側部断面図である。
【図１０】誘電体層の形成を示す側部断面図である。
【図１１】導電性コンタクトの形成を示す側部断面図である。
【符号の説明】
１００  キャパシタ装置
１１０  ベース基板層
１１５  絶縁層
１２０  シリコン層
１２５  第２の絶縁層
１３０  耐酸化膜層
１３５  導電性材料
１４０  第２の耐酸化膜層
１５０  マスキング層
１６０  第３の絶縁層
１６５  第２のマスキング層
１７０  第２の導電層
１８０  誘電体層
１８１  バイア
１８２  バイア
１９０  導電性コンタクト
３００  トレンチ
３１０  トレンチ
【図１】
0004931291.tif 000002
【図２】
0004931291.tif 000003
【図３】
0004931291.tif 000004
【図４】
0004931291.tif 000005
【図５】
0004931291.tif 000006
【図６】
0004931291.tif 000007
【図７】
0004931291.tif 000008
【図８】
0004931291.tif 000009
【図９】
0004931291.tif 000010
【図１０】
0004931291.tif 000011
【図１１】
0004931291.tif 000012