(57)【特許請求の範囲】
【請求項１】
半導体素子及び受動部品を含む電力変換装置構成要素を有する電力変換装置の最適設計方法において、
電力変換装置のパラメータとして、半導体素子パラメータ、回路寄生パラメータ、受動部品パラメータ、制御パラメータおよび熱回路パラメータを設定する工程と、
前記半導体素子パラメータ、回路寄生パラメータ、受動部品パラメータおよび制御パラメータから算出される電力変換装置の総合損失と前記熱回路パラメータを用いて半導体素子と受動部品の温度を計算する工程と、
求められた半導体素子と受動部品の温度が収束したかどうかを判定し、収束していれば回路設計データベースに損失、温度およびパラメータなどのデータを保存し、収束していなければ、半導体素子パラメータ、回路寄生パラメータ、受動部品パラメータ、制御パラメータを補正し、損失および温度を再計算する工程と、
回路設計データベースに保存されたデータから、変換装置損失を最小化するためのパラメータを抽出する工程を有する電力変換装置の最適設計方法。
【請求項２】
請求項１に記載の最適設計方法において、熱回路パラメータを設定する工程は、熱回路パラメータを任意に設定する工程と、既存の構造体データベースならびに放熱装置データベースから選択し設定する工程を有し、前記任意に設定する工程において、電力変換装置構成要素である放熱装置と回路基板の熱抵抗と熱容量を設定する工程を有する電力変換装置の最適設計方法。
【請求項３】
請求項１に記載の最適設計方法において、電力変換回路構成要素を半導体素子、回路寄生パラメータ、受動部品および制御方式に分離する工程と、
分離された各工程においてパラメータを設定する工程と、
前記設定した各パラメータを用いて半導体素子のスイッチング時間を計算する工程と、
求められたスイッチング時間と前記各パラメータを用いて電力変換装置の電圧、電流値を計算する工程と、
求められた電圧、電流値と前記各パラメータを用いて半導体素子を流れるターンオン電流およびターンオフ電流を求める工程と、
求められたターンオン電流およびターンオフ電流と前記各パラメータから半導体素子損失を求める工程と、
求められた電力変換装置の電圧、電流値と前記各パラメータから電力変換装置に用いられる磁性体材料に生じる磁界と磁束密度を計算する工程と、
求められた磁界および磁束密度ならびに前記各パラメータを用いて受動部品損失を計算する工程と、
前記半導体素子損失および受動部品損失から変換装置総合損失を計算する工程と、
変換装置総合損失が収束したかどうかを判定し、収束していれば終了し、収束していなければ半導体素子のスイッチング時間を計算する工程に戻る工程を有する電力変換装置の最適設計方法。
【請求項４】
請求項３に記載の最適設計方法において、制御パラメータ入力を行う工程は、制御パラメータを任意に入力する工程と、制御方式データベースから選択し入力する工程を有し、
前記制御パラメータを任意に入力する工程は、スイッチング周波数、デッドタイムおよび通流率などを設定する工程を有する電力変換装置の最適設計方法。
【請求項５】
請求項３に記載の最適設計方法において、半導体素子パラメータ入力の工程は、半導体素子パラメータを任意に入力する工程と、半導体素子データベースから選択し入力する工程を有し、
前記半導体素子パラメータを任意に入力する工程は、電力変換装置の構成要素であるMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT（Insulated Gate Bipolar Transistor）に代表されるスイッチングデバイスのオン抵抗、トランスコンダクタンスgm、CV特性ならびに素子内部ゲート抵抗を入力する工程と、電力変換装置の構成要素であるSBD(Shottkey Barrier Diode)、PiNダイオードに代表されるダイオードの順方向IV特性とCV特性を入力する工程からなる電力変換装置の最適設計方法。
【請求項６】
請求項３に記載の最適設計方法において、回路寄生パラメータ入力の工程は、回路寄生パラメータを任意に入力する工程と、構造体データベースから選択し入力する工程を有し、
前記回路寄生パラメータを任意に入力する工程は、電力変換装置の構成要素である回路基板に生じる寄生インダクタンスLs、寄生キャパシタンスCs、寄生抵抗Rs、ゲート抵抗RgならびにゲートインダクタンスLsgを入力する工程からなる電力変換装置の最適設計方法。
【請求項７】
請求項３に記載の最適設計方法において、受動部品パラメータ入力の工程は、受動部品パラメータを任意に入力する工程と、受動部品データベースから選択し入力する工程を有し、
前記受動部品パラメータを任意に入力する工程は、電力変換装置の構成要素であるインダクタに用いる磁性体のBH特性とロスマップデータを入力する工程を有し、電力変換装置の構成要素であるキャパシタの等価直列抵抗を入力する工程を有する電力変換装置の最適設計方法。
【請求項８】
請求項１に記載の最適設計方法において、構造体を設計する工程を有し、
前記構造体に対して、実験または有限要素法などによるシミュレータを用いて回路寄生パラメータを抽出する工程と、熱回路パラメータを抽出する工程を有し、
変換装置最適パラメータ抽出で求められた最適パラメータと、前記回路寄生パラメータを比較する工程を有し、
前記回路寄生パラメータを比較する工程において、変換装置最適パラメータ抽出で求められた最適パラメータを満たす場合は、前記構造体を設計する工程と回路寄生パラメータを抽出する工程で得られた結果を構造体データベースに入力する工程に進み、満たさない場合は構造体設計を再度行う工程を有し、
入力されたデータから構造体最適パラメータ抽出を行う工程を有する電力変換装置の最適設計方法。
【請求項９】
請求項８に記載の最適設計方法において、変換装置の仕様を決定する工程を有し、
前記の構造最適化において、前記の変換装置パラメータ最適化を満たす場合に材料データベース参照へ進み、満たさない場合に変換装置パラメータ最適化へ戻り条件を調整する工程を有し、
材料データベースを参照し、前記最適化された構造体が実現可能かどうかを判断し、実現可能であれば試作を行う工程に進み、実現不可能であれば変換装置仕様を再設定する工程を有する電力変換装置の最適設計方法。
【請求項１０】
請求項３に記載の最適設計方法において、半導体素子で発生する損失とスイッチング時間は、求められた変換装置電圧および電流をもとに、インダクタ負荷のチョッパ回路とチョッパ回路上に配置される半導体素子パラメータと回路寄生パラメータで表される電気等価回路を解析的に、あるいは数値計算的に解く事で求められる電力変換装置の最適設計方法。
【請求項１１】
請求項１０に記載の最適設計方法において、受動部品であるインダクタで発生する損失は、求めた変換装置電圧、電流および制御パラメータと前記スイッチング時間から求められる磁界および磁束密度変化と、インダクタの寸法、巻き線の巻き数、磁性体BH特性およびロスマップデータを用いて計算される電力変換装置の最適設計方法。
【請求項１２】
請求項１１に記載の最適設計方法において、前記半導体素子損失計算と前記受動部品損失の計算から得られた結果を用いて総合損失を計算し、計算された複数の総合損失の中から総合損失が最小となる値と前記損失最小値を実現するためのパラメータを抽出する電力変換装置の最適設計方法。
【請求項１３】
半導体素子及び受動部品を含む電力変換装置構成要素を有する電力変換装置の最適設計シミュレータにおいて、
電力変換装置のパラメータとして、半導体素子パラメータ、回路寄生パラメータ、受動部品パラメータ、制御パラメータおよび熱回路パラメータを設定する手段と、
前記半導体素子パラメータ、回路寄生パラメータ、受動部品パラメータおよび制御パラメータから算出される電力変換装置の総合損失と前記熱回路パラメータを用いて半導体素子と受動部品の温度を計算する手段と、
求められた半導体素子と受動部品の温度が収束したかどうかを判定し、収束していれば回路設計データベースに損失、温度およびパラメータなどのデータを保存し、収束していなければ、半導体素子パラメータ、回路寄生パラメータ、受動部品パラメータ、制御パラメータを補正し、損失および温度を再計算する手段と、
回路設計データベースに保存されたデータから、変換装置損失を最小化するためのパラメータを抽出する手段を有する電力変換装置の最適設計シミュレータ。
【請求項１４】
請求項１３に記載の最適設計シミュレータにおいて、熱回路パラメータを設定する手段は、熱回路パラメータを任意に設定する手段と、既存の構造体データベースならびに放熱装置データベースから選択し設定する手段を有し、前記任意に設定する手段において、電力変換装置構成要素である放熱装置と回路基板の熱抵抗と熱容量を設定する手段を有する電力変換装置の最適設計シミュレータ。
【請求項１５】
請求項１３に記載の最適設計シミュレータにおいて、電力変換回路構成要素を半導体素子、回路寄生パラメータ、受動部品および制御方式に分離する手段と、
分離された各手段においてパラメータを設定する手段と、
前記設定した各パラメータを用いて半導体素子のスイッチング時間を計算する手段と、
求められたスイッチング時間と前記各パラメータを用いて電力変換装置の電圧、電流値を計算する手段と、
求められた電圧、電流値と前記各パラメータを用いて半導体素子を流れるターンオン電流およびターンオフ電流を求める手段と、
求められたターンオン電流およびターンオフ電流と前記各パラメータから半導体素子損失を求める手段と、
求められた電力変換装置の電圧、電流値と前記各パラメータから電力変換装置に用いられる磁性体材料に生じる磁界と磁束密度を計算する手段と、
求められた磁界および磁束密度ならびに前記各パラメータを用いて受動部品損失を計算する手段と、
前記半導体素子損失および受動部品損失から変換装置総合損失を計算する手段と、
変換装置総合損失が収束したかどうかを判定し、収束していれば終了し、収束していなければ半導体素子のスイッチング時間を計算する手段に戻る手段を有する電力変換装置の最適設計シミュレータ。
【請求項１６】
請求項１５に記載の最適設計シミュレータにおいて、制御パラメータ入力を行う手段は、制御パラメータを任意に入力する手段と、制御方式データベースから選択し入力する手段を有し、
前記制御パラメータを任意に入力する手段は、スイッチング周波数、デッドタイムおよび通流率などを設定する手段を有する電力変換装置の最適設計シミュレータ。
【請求項１７】
請求項１５に記載の最適設計シミュレータにおいて、半導体素子パラメータ入力の手段は、半導体素子パラメータを任意に入力する手段と、半導体素子データベースから選択し入力する手段を有し、
前記半導体素子パラメータを任意に入力する手段は、電力変換装置の構成要素であるMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT（Insulated Gate Bipolar Transistor）に代表されるスイッチングデバイスのオン抵抗、トランスコンダクタンスgm、CV特性ならびに素子内部ゲート抵抗を入力する手段と、電力変換装置の構成要素であるSBD(Shottkey Barrier Diode)やPiNダイオードに代表されるダイオードの順方向IV特性とCV特性を入力する手段からなる電力変換装置の最適設計シミュレータ。
【請求項１８】
請求項１５に記載の最適設計シミュレータにおいて、回路寄生パラメータ入力の手段は、回路寄生パラメータを任意に入力する手段と、構造体データベースから選択し入力する手段を有し、
前記回路寄生パラメータを任意に入力する手段は、電力変換装置の構成要素である回路基板に生じる寄生インダクタンスLs、寄生キャパシタンスCs、寄生抵抗Rs、ゲート抵抗RgならびにゲートインダクタンスLsgを入力する手段からなる電力変換装置の最適設計シミュレータ。
【請求項１９】
請求項１５に記載の最適設計シミュレータにおいて、受動部品パラメータ入力の手段は、受動部品パラメータを任意に入力する手段と、受動部品データベースから選択し入力する手段を有し、
前記受動部品パラメータを任意に入力する手段は、電力変換装置の構成要素であるインダクタに用いる磁性体のBH特性とロスマップデータを入力する手段を有し、電力変換装置の構成要素であるキャパシタの等価直列抵抗を入力する手段を有する電力変換装置の最適設計シミュレータ。
【請求項２０】
請求項１３に記載の最適設計シミュレータにおいて、構造体を設計する手段を有し、
前記構造体に対して、実験または有限要素法などによるシミュレータを用いて回路寄生パラメータを抽出する手段と、熱回路パラメータを抽出する手段を有し、
変換装置最適パラメータ抽出で求められた最適パラメータと、前記回路寄生パラメータを比較する手段を有し、
前記回路寄生パラメータを比較する手段において、変換装置最適パラメータ抽出で求められた最適パラメータを満たす場合は、前記構造体を設計する手段と回路寄生パラメータを抽出する手段で得られた結果を構造体データベースに入力する手段に進み、満たさない場合は構造体設計を再度行う手段を有し、
入力されたデータから構造体最適パラメータ抽出を行う手段を有する電力変換装置の最適設計シミュレータ。
【請求項２１】
請求項２０に記載の最適設計シミュレータにおいて、変換装置の仕様を決定する手段を有し、
前記の構造最適化において、前記の変換装置パラメータ最適化を満たす場合に材料データベース参照へ進み、満たさない場合に変換装置パラメータ最適化へ戻り条件を調整する手段を有し、
材料データベースを参照し、前記最適化された構造体が実現可能かどうかを判断し、実現可能であれば試作を行う手段に進み、実現不可能であれば変換装置仕様を再設定する手段を有する電力変換装置の最適設計シミュレータ。
【請求項２２】
請求項１５に記載の最適設計シミュレータにおいて、半導体素子で発生する損失とスイッチング時間は、求められた変換装置電圧および電流をもとに、インダクタ負荷のチョッパ回路とチョッパ回路上に配置される半導体素子パラメータと回路寄生パラメータで表される電気等価回路を解析的に、あるいは数値計算的に解く事で求められる電力変換装置の最適設計シミュレータ。
【請求項２３】
請求項２２に記載の最適設計シミュレータにおいて、受動部品であるインダクタで発生する損失は、求めた変換装置電圧、電流および制御パラメータと前記スイッチング時間から求められる磁界および磁束密度変化と、インダクタの寸法、巻き線の巻き数、磁性体BH特性およびロスマップデータを用いて計算される電力変換装置の最適設計シミュレータ。
【請求項２４】
請求項２３に記載の最適設計シミュレータにおいて、前記半導体素子損失計算と前記受動部品損失の計算から得られた結果を用いて総合損失を計算し、計算された複数の総合損失の中から総合損失が最小となる値と前記損失最小値を実現するためのパラメータを抽出する電力変換装置の最適設計シミュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子パラメータ、回路寄生パラメータ、受動部品パラメータおよび制御パラメータが変換器仕様におよぼす影響を定量化することで、変換器効率および体積ならびに電力密度を最適に設計することを可能とする電力変換装置の最適設計方法および最適設計シミュレータに関し、特に、電力変換器の高電力密度化に必要な、変換装置損失計算と変換装置損失最小化のためのパラメータ最適設計に関する。
【背景技術】
【０００２】
電力変換装置の損失は大きく分けて半導体素子損失が約60%、フィルタ損失が約30%、その他の損失が約10%である[非特許文献１参照]。従来の電力変換装置の損失設計は、損失の大半を占める半導体素子を中心に行われており、フィルタ損失およびその他の損失を考慮した総合的な損失設計は行われていない。
【０００３】
数kHzから数10kHzの比較的低い周波数で動作する電力変換器では、スイッチング時間が長くスイッチング時間に起因する損失の影響が大きいため、半導体素子の容量成分および回路基板に寄生するインダクタンスならびにキャパシタンスに蓄積されるエネルギーの影響は考慮されていない。また、数kHzから数10kHzの比較的低い周波数で動作する電力変換器では、半導体素子のスイッチング損失は素子を流れる電流にほぼ比例するため、電流平均値を用いて計算可能であり、フィルタインダクタンスによる電流脈動成分の影響を考える必要がなかった。
【０００４】
また、比較的低い周波数で動作する電力変換器では、半導体素子のオン期間に対してスイッチング時間が十分に短いため、フィルタインダクタに印加される電圧の期間は周波数と通流率などの制御パラメータでほぼ決定される。そのためフィルタインダクタの損失を求める際にスイッチング時間を考慮する必要がなかった。
【０００５】
図２２は、従来の代表的な電力変換装置の設計方法のフローチャートである。従来の電力変換装置の設計方法は以下のように行われる。
目的仕様を決定する処理1の工程で、電力変換装置の容量定格および電圧・電流定格、電圧・電流変動率ならびに目標効率・体積を決定する。
処理2の変換装置回路方式選定において、電力変換装置の回路方式を決定する。
処理3の制御パラメータ設定の工程において、スイッチング周波数fsw、デッドタイムTdおよび通流率Dなどの制御パラメータを設定する。
【０００６】
処理4の半導体素子選定の工程において、電力変換装置の定格電圧および電流を満たす素子を選択する。処理4において、オン抵抗Ronなどの半導体素子のパラメータを決定する。決定の方法は、(1)半導体素子のデータシートを使用、(2)測定のいずれかの方法が使われる。
【０００７】
処理5の半導体素子損失計算の工程において、導通損失とスイッチング損失を求める。半導体素子のオン抵抗Ronの値を以下の式(1)に代入し導通損失Pcondを算出する。
【数１】
0004931020.tif 000002
ここで、Vtは半導体素子の閾値電圧を表し、Ｉは電力変換器から負荷側へ流れる電流実効値を表す。kは電力変換器の出力電圧振幅を制御するための振幅変調率であり、cosφは負荷力率を表す。
【０００８】
また、スイッチング損失Pswは、ターンオンスイッチングエネルギーEON(Iave)およびターンオフスイッチングエネルギーEOFF(Iave)を実験的に測定した結果、あるいは簡易計算式から得られる値と制御パラメータであるスイッチング周波数fswを用いて計算する。スイッチング損失Pswは式(2)で計算される。
【数２】
0004931020.tif 000003
Iaveは半導体素子を流れる平均電流値をあらわし、目的仕様から得られる負荷電流実効値IRMSを用いて次式で与えられる。
【数３】
0004931020.tif 000004
【０００９】
処理6の受動部品選択の工程において、電力変換装置の電圧・電流変動率を満たす磁性体および誘電体を決定する。処理6の受動部品選択は、データシートを使用して行われる。
処理7の受動部品損失計算の工程において、電力変換装置に用いられる磁性体および誘電体の損失計算を行う。受動部品損失計算は、使用する磁性体および誘電体のデータシートに記載されたデータを用いて計算される。ただし、磁性体のデータシートに記載されたデータは、正弦波電圧を印加した際のものであり、矩形波が印加される電力変換装置において正確な損失を計算することは不可能であり、試作による評価が必要不可欠である。
【００１０】
処理8の評価用試作の工程において、半導体素子と受動部品の温度および損失を測定するための電力変換装置の試作を行い、処理9の半導体素子・受動部品損失・温度測定の工程において、半導体素子と受動部品の温度および損失を測定する。
【００１１】
判断10において、半導体素子と受動部品の温度および損失が、目的仕様を満たすかどうかを判断する。未達であれば処理3に戻りパラメータ調整を行い、達成している場合は処理11のプロトタイプ試作の工程に進む。処理11のプロトタイプ試作の工程において、プロトタイプの製作を行う。
【００１２】
判断12において、プロトタイプの体積が、目的仕様を満たすかどうかを判断する。未達であれば処理11に戻り微調整を行う、または処理2にもどる。目的仕様を満たす場合は、終了する。
【００１３】
以上より、従来の電力変換装置の損失設計では、半導体素子パラメータ、回路寄生パラメータ、フィルタパラメータおよび制御パラメータに相互関係はなく、半導体素子損失設計およびフィルタ損失は独立に設計されていた。
【００１４】
今後発展が予想されるCPU電源およびデータセンターなどの情報通信システム用電源、ハイブリッド自動車や燃料電池車およびモータドライバなどで使用される電力変換装置は、出力電力密度が大きく小型で軽量であることが要求される。こうした高出力密度の電力変換器では、体積小型化に伴い発熱密度が上昇するため、高精度の熱設計および損失計算が求められる。従来の電力変換装置の設計方法では、高密度化を行う上で顕在化する相互関係を考慮していないため、変換装置の損失を高精度に見積もることができず、電力変換装置の高密度設計を行うことができない。
【非特許文献１】ALEXANDER LIDOW, DAN KINZER, ASSOCIATE MEMBER, IEEE, GENE SHERIDAN, ANDDAVID TAM, “The Semiconductor Roadmap for Power Management in the New Millennium”, PROCEEDINGS OF THE IEEE, VOL.89, NO.6, JUNE 2001
【発明の開示】
【発明が解決しようとする課題】
【００１５】
電力変換装置の高密度化が進んでいる。電力変換装置の高密度化は、冷却装置と受動部品の小型化により実現される。冷却装置の小型化は電力変換装置の損失低減により行われ、損失低減化は、低オン抵抗、高速半導体素子や低損失磁性体などの受動部品材料を用いることで実現される。受動部品の小型化は半導体素子の高周波動作によって行われ、高周波動作では半導体素子と受動部品の損失は増加する傾向にある。電力変換装置の高密度化は、冷却装置小型化と受動部品小型化のトレードオフであり、電力変換装置を高密度に設計するためには、電力変換装置に使われている半導体素子と受動部品から発生する損失を正確に把握する必要がある。
【００１６】
高周波動作を行う場合、半導体素子を高速にスイッチングさせる必要がある。高速にスイッチングする将来の高密度電力変換装置では、今まで無視してきた半導体素子構造や電力変換装置の配線構造に由来する寄生インダクタンスや寄生キャパシタンスに起因する半導体素子損失の影響が無視できなくなる。また、半導体素子構造や電力変換装置の配線構造に影響を大きく受ける半導体素子損失は、素子を流れる電流に対して非線形に変化するようになり、電流の変動成分を抑制するフィルタインダクタなどの受動部品の構造や制御方式との相互作用も無視できなくなる。
【００１７】
したがって、高密度電力変換装置の設計における半導体素子損失を正確に把握するためには、半導体素子構造、配線構造、受動部品構造および制御方式の影響を考慮した計算方法が必要不可欠である。
【００１８】
従来の電力変換器設計法は、高速、高周波化により顕在化する半導体素子構造、配線構造、受動部品構造および制御方式と半導体素子損失や受動部品損失の関係を定量化しておらず、試作と再設計による微調整の繰り返しにより目的仕様を達成している。このため、上記相互作用が顕在化する高速、高周波動作条件では試作と再設計に膨大な時間を必要とする。また、試作と再設計を行うことで目的仕様を達成する設計方法では、電力変換装置の最適設計を行うことはできない。
【００１９】
以上より、本発明は、半導体素子構造、配線構造、受動部品構造および制御方式が半導体素子損失と受動部品損失に及ぼす影響を考慮した電力変換装置の高密度化に必要な損失計算方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明では、上記問題を解決するために、素子構造、配線構造に加えて受動部品構造、制御方式による相互関係を定量化した半導体素子損失計算方法を提供する。また、制御方式に加えて、素子構造および配線構造に大きな影響を受けるスイッチング時間を考慮した受動部品、特にフィルタインダクタの損失計算方法を提供する。
【００２１】
上記をまとめ、電力変換装置の損失を最小化するためのパラメータ抽出を可能とする電力変換装置最適設計方法と最適設計シミュレータを提供する。本発明では、電力変換装置が有する素子構造、配線構造、受動部品構造および制御方式に起因するパラメータとの協調設計による電力変換装置の最適化技術が提供される。
【００２２】
本発明の電力変換装置の最適設計方法及びシミュレータは、半導体素子及び受動部品を含む電力変換装置構成要素を有する。電力変換装置のパラメータとして、半導体素子パラメータ、回路寄生パラメータ、受動部品パラメータ、制御パラメータおよび熱回路パラメータを設定する。前記半導体素子パラメータ、回路寄生パラメータ、受動部品パラメータおよび制御パラメータから算出される電力変換装置の総合損失と前記熱回路パラメータを用いて半導体素子と受動部品の温度を計算する。求められた半導体素子と受動部品の温度が収束したかどうかを判定し、収束していれば回路設計データベースに損失、温度およびパラメータなどのデータを保存し、収束していなければ、半導体素子パラメータ、回路寄生パラメータ、受動部品パラメータ、制御パラメータを補正し、損失および温度を再計算する。回路設計データベースに保存されたデータから、変換装置損失を最小化するためのパラメータを抽出する。
【発明の効果】
【００２３】
本発明は、電力変換装置が有する素子構造、配線構造、受動部品構造および制御方式に起因するパラメータの影響を考慮して半導体素子損失および受動部品損失を計算することを可能とする。これにより、変換装置全体として損失を最小化するためのパラメータ抽出が可能となる。その結果、以下にあげる従来の電力変換装置の設計では実現できなかった効果が実現できる。
【００２４】
本発明によれば、電力変換装置が実際に動作する際の素子構造、配線構造、受動部品構造および制御方式に起因するパラメータの影響を分離できるので、これらのパラメータと半導体素子や受動部品損失が本来もっている特性と設計協調が可能となり、半導体素子や受動部品の特性を最大限に活用できる損失計算が可能となる。
【００２５】
本発明によれば、研究開発段階の新型半導体素子や新型受動部品を、将来実用化した際に使用される電力変換回路に搭載したときの損失および装置の仮想設計が正確に算出でき、製品開発に伴う課題を事前に予測でき、損失および装置設計に伴う課題を半導体素子や受動部品の開発にフィードバックをかけることが可能となり、研究開発効率が向上する。
【００２６】
本発明によれば、変換装置の仮想設計が可能となるので、新型半導体素子や新型受動部品の開発段階から、電力変換装置を実用化の過程で業務を分担する担当部署の責務が予測でき、開発期間の大幅な短縮と効率的な研究開発が可能となる。以上のように、本発明では従来の方法では実現できなかった多くの効果を得ることができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態を、3端子半導体素子を用いた主スイッチ、還流ダイオード、電流平滑用のインダクタからなり、ハードスイッチングによりスイッチングデバイスの制御を行う、ハイサイドとローサイドからなる2レベルまたは3レベルの直流または交流電圧出力を行う電力変換装置、または上記電力変換装置において、電気的絶縁を目的として、変換装置入力と変換装置出力の間に変圧器を有する電力変換装置に適用した場合を例にして、電力変換装置のパラメータを半導体パラメータ、回路寄生パラメータ、受動部品パラメータおよび制御パラメータに分離し、前述のパラメータから半導体素子損失および受動フィルタ損失を計算し、電力変換装置の損失を最小化するためのパラメータ抽出を行う電力変換装置の最適設計方法と最適設計プログラムについて説明する。
【００２８】
図１は、本発明における電力変換装置において使用する、電力変換装置の変換装置パラメータ最適化フローチャートである。図１の変換装置パラメータ最適化フローチャートにおいて、処理0開始の工程で設計作業を開始する。次に、処理1変換装置仕様・回路方式選定の工程で、設計対象となる電力変換装置の変換回路方式と定格電圧・電流ならびに効率を決定する。
【００２９】
図１の処理2において制御パラメータを設定し、処理3において素子パラメータを設定し、処理4において回路寄生パラメータを設定し、処理5において受動部品パラメータを設定し、処理6において熱回路パラメータを設定する。
【００３０】
ここで、制御パラメータはスイッチング周波数fsw、デッドタイムTdおよび通流率Dなどを表し、素子パラメータはゲートソース間容量Cgsとゲートドレイン間容量Cgdの和で表される入力キャパシタンスCiss、ゲートドレイン間容量Cgdとドレインソース間容量Cdsの和で表される出力容量Coss、ゲートドレイン間容量Cgdと等価である帰還容量Crss、オン抵抗Ron、トランスコンダクタンスgmおよびチップサイズSchipなどを表し、回路寄生パラメータは寄生インダクタンスLs、寄生キャパシタンスCsHおよびCsL、寄生抵抗Rs、ゲート寄生インダクタンスLsg、ゲート抵抗RgおよびソースコモンインダクタンスLscなどを表し、受動部品パラメータはフィルタインダクタンスLf、フィルタキャパシタCf、フィルタキャパシタ等価直列抵抗ESRf、直流リンクキャパシタCdc、直流リンクキャパシタ等価直列抵抗ESRdcおよび磁性体材料特性を表すロスマップ係数などを表し、熱回路パラメータは回路基板熱抵抗Rth_pcb、回路基板熱容量Cth_pcb、ヒートシンク熱抵抗Rth_hs、ヒートシンク熱容量Cth_hsおよび雰囲気温度Taなどを表す。
【００３１】
図１の処理7変換装置損失計算の工程において、図１の処理2〜6で設定したパラメータを用いて電力変換装置の損失を計算する。処理8素子・受動部品温度計算の工程で、処理7の結果と処理6で設定したパラメータを用いて半導体素子と受動部品の温度を計算する。判断9において、処理8で計算された半導体素子と受動部品の温度が収束するかどうかを判断し、収束しない場合は処理1に戻り、収束する場合は処理10の工程において回路設計データベースにデータを保存する。
【００３２】
図１の判断11において、処理2〜6のパラメータを変更して再計算する場合は処理1に戻り、処理10で作成された回路設計データベース12から変換装置最適パラメータを抽出する場合は処理13に進み、回路設計データベース12の中から電力変換装置の損失を最小化するための、前述の処理2〜6で設定した制御パラメータ、素子パラメータ、回路寄生パラメータ、受動部品パラメータおよび熱回路パラメータを抽出する。
【００３３】
図２は、本発明における電力変換装置において使用する、電力変換装置の変換装置損失計算フローチャートであり、図１の処理7を具体的に記述したものである。図２の変換装置損失計算フローチャートにおいて、処理0開始の工程で計算作業を開始する。図２の処理1において制御パラメータを入力し、処理2において素子パラメータを入力し、処理3において回路寄生パラメータを入力し、処理4において受動部品パラメータを入力する。入力するパラメータは、図１における処理2〜5の工程で設定されたパラメータである。
【００３４】
図２の処理5の工程において、図２の処理1〜4で入力したパラメータと定格電圧・電流を用いて定常状態における半導体素子と受動部品に加わる電圧および電流を計算する。処理5の結果を用いて処理6において、スイッチング時間を計算する。
【００３５】
次に、処理1〜4で入力したパラメータ、処理5で計算した定常状態における電圧・電流および処理6で計算したスイッチング時間を用いて半導体素子の損失を計算する。図2 の処理7の工程において、半導体素子の導通損失を計算する。処理8の工程で、スイッチングにおけるターンオン電流とターンオフ電流を計算し、処理9の工程で、スイッチング損失を計算する。
【００３６】
次に、処理1〜4で入力したパラメータ、処理5で計算した定常状態における電圧・電流および処理6で計算したスイッチング時間を用いて受動部品の損失を計算する。図2 の処理10の工程で、磁性体に加わる磁界および磁束密度を計算し、処理11の工程で磁性体の鉄損を計算する。処理12の工程で、磁性体の銅損を計算し、処理13の工程で、誘電体の等価直列抵抗（ESR: Equivalent Series Resistance）による損失を計算する。処理14の工程において、処理7、9、11、12、13で得られた結果を加算することで電力変換装置の総合損失を計算する。
【００３７】
図3は、図１の処理2において実行する制御パラメータの設定フローチャートである。処理0の工程で設定を開始する。任意に設定を行う場合は、処理1に進む。処理2において、スイッチング周波数を設定し、処理3においてデッドタイムを設定し、処理4において通流率を設定する。既存の制御方式を選択する場合は処理5に進み、処理2〜4で設定するパラメータを処理6のデータベース参照において制御方式データベース7から参照し、設定する。
【００３８】
図4は、図１ の処理3において実行する素子パラメータの設定フローチャートである。処理0の工程で設定を開始する。任意に設定を行う場合は、処理1に進む。処理2において電力変換装置に用いられるダイオードの設定を開始する。処理3の工程でダイオードに順方向に電圧を印加した際の、ダイオードを電流とアノードカソード間電圧の関係をプロットしたIV特性を設定し、処理4の工程でダイオードに逆方向に電圧を印加した際の、アノードカソード間が空乏化することで発生する容量と印加したアノードカソード間電圧の関係をプロットしたCV特性を設定する。処理5において電力変換装置に用いられるMOSFETの設定を開始する。処理6の工程でオン抵抗を設定し、処理7の工程で半導体素子のゲートソース間電圧とドレイン電流の関係を示すトランスコンダクタンスgmを設定し、処理8の工程でMOSFETに逆方向に電圧を印加した際の、ゲートソース間、ゲートドレイン間およびドレインソース間が空乏化することで発生する容量と印加したアノードカソード間電圧の関係をプロットしたCV特性を設定し、処理9の工程で素子内部ゲート抵抗を設定する。半導体デバイスデータベースから選択する場合は処理10に進み、処理11において、半導体デバイスデータベース12を用いて処理3、4、6、7、8、9で設定したパラメータを設定する。
【００３９】
図5は、図１の処理4において実行する回路寄生パラメータの設定フローチャートである。処理0の工程で設定を開始する。任意に設定を行う場合は、処理1に進み、処理2の工程において寄生インダクタンス、寄生キャパシタンスおよび寄生抵抗を設定し、処理3の工程においてゲート抵抗とゲートインダクタンスを設定する。構造体データベースから選択する場合は、処理4に進み、処理5のデータベース参照の工程において構造体データベース6から処理2、3で設定したパラメータを設定する。
【００４０】
図6は、図１の処理5において実行する受動部品パラメータの設定フローチャートである。処理0の工程で設定を開始し、処理1の工程で、電力変換装置に使用する受動部品の電気パラメータ（インダクタンスLf、キャパシタンスCfなど）を決定する。受動部品の材料特性を任意に設定する場合は、処理2に進み、処理3の工程において誘電体の設定を開始し、処理4において直列等価抵抗（ESR）を設定する。処理5において磁性体の設定を開始し、処理6の工程において磁性体のBH特性を設定し、処理7の工程において磁性体の磁界、磁束密度および周波数に対する損失特性（ロスマップ）を設定する。受動部品材料データベースから選択する場合は処理8に進み、処理9の工程において受動部品材料データベース10を参照し、処理4、6、7で設定したパラメータを設定する。
【００４１】
図7は図１の処理6において実行する熱回路パラメータの設定フローチャートである。処理0の工程で設定を開始する。熱抵抗および熱容量を任意に設定する場合は、処理1に進む。処理2の工程で放熱装置のパラメータ設定を開始し、処理3の工程で放熱装置の熱抵抗を、処理4の工程で放熱装置の熱容量を設定する。また、処理5の工程で回路基板のパラメータ設定を開始し、処理6の工程で回路基板の熱抵抗を、処理6の工程で回路基板の熱容量を設定する。構造体データベースと放熱装置データベースから選択する場合は、処理8にすすみ、処理9のデータベース参照の工程において、回路基板のデータを有する構造体データベース10と放熱装置データベース11から、処理3、4、6、7で設定したパラメータを設定する。
【００４２】
図8は、図１で得られた変換装置最適パラメータを満たす構造体を設計するフローチャートである。処理0の工程で開始する。処理1の工程で、CADソフトなどを用いて電力変換装置に用いる回路基板などの構造体を設計する。処理2の回路寄生パラメータ抽出の工程において電磁解析を行い、回路寄生インダクタンスLs、回路寄生キャパシタンスCs、回路寄生抵抗Rsを抽出する。また、処理3の熱回路パラメータ抽出の工程において、熱解析を行い、熱抵抗Rth、熱容量Cthを抽出する。処理2および処理3は、有限要素法を用いた3次元解析または簡易近似計算により求められる。判断4において、処理１で行った構造体が、図１で得られた変換装置最適パラメータを満たすかどうかを判断する。回路寄生パラメータ仕様を満たす場合は処理5に進み、満たさない場合は処理1に戻り、再度構造体の設計を行う。処理5の工程において、得られた結果を構造体データベース8に入力する。判断6において、構造体の設計を継続するか終了するかを判断し、継続する場合は処理1に戻り、終了する場合は処理9へ進み終了する。
【００４３】
図9は、高密度電力変換装置を設計するためのフローチャートである。処理0で設計を開始する。処理1の工程で電力変換装置の仕様を決定する。処理2の変換装置パラメータ最適化において、図１で記述した工程を実施する。処理3の変換装置構造最適化において、図8で記述した工程を実施する。判断4において、図8の処理7構造体最適パラメータ抽出で、構造体最適パラメータの有無を判断する。変換装置仕様を満たす構造体最適パラメータがない場合は、処理2に戻り、変換装置最適パラメータを再度計算する。構造体最適パラメータがある場合は、処理5に進む。処理5の材料データベース参照において、構造体最適パラメータを満たす材料を、材料データベース6から選択する。判断7において、構造体最適パラメータを満たす材料がない場合は、処理1に戻り、ある場合は処理8の工程において変換装置の試作を実施する。
【実施例】
【００４４】
図10は、図９[変換装置設計]の処理1で決定する変換器仕様の、変換回路構成である。図10は、昇圧チョッパ回路0と単相フルブリッジインバータ回路1から構成される。昇圧チョッパ0は、フィルタインダクタ2、ダイオード3および主スイッチ4から構成される。単相フルブリッジインバータ回路1は、フィルタインダクタ5、フィルタキャパシタ6、ダイオード7、8、9、10、主スイッチ11、12、13、14から構成される。
【００４５】
図10に示す主スイッチ4、11、12、13、14およびフィルタインダクタ2、5で発生する損失は、図2 の処理7、9、11、12で計算される。図11は、図10における昇圧チョッパ回路0と単相フルブリッジインバータ回路1の主スイッチ4、11、12、13、14で発生するスイッチング損失を求めるための等価回路である。図11は、フィルタインダクタ0、ダイオードの理想ダイオード1、ダイオードの接合容量2（Cfwd）、主スイッチのオン抵抗3（Ron）、ドレインソース間容量4（Cds）、ドレインゲート間容量5（Cgd）、ゲートソース間容量6（Cgs）、内部ゲート抵抗7（Rgin）、回路寄生インダクタンス8（Ls1）、9（Ls2）、10（Ls3）、11（Ls4）、ハイサイド回路寄生キャパシタンス12（CsH）、ローサイド回路寄生キャパシタンス13（CsL）、回路寄生抵抗14（Rs）、ゲート寄生インダクタンス15（Lsg）、ゲート抵抗16（Rg）、コモン寄生インダクタンス17（Lsc）、直流コンデンサ18（Cdc）、直流コンデンサ内部抵抗19（ESRdc）、ゲートドライバ20から構成される。
【００４６】
図10における主スイッチ4、11、12、13、14で発生する損失PMOSは、図2の7、9で求められ、数４を用いて計算する。
【数４】
0004931020.tif 000005
ここで、PcondMOSは導通損失であり、Pswはスイッチング損失である。fswはスイッチング周波数であり、Ronは主スイッチのオン抵抗である。ILは主スイッチを流れる電流であり、Tonはfswと通流率Dから求められるオン時間である。Ton’はTonと主スイッチのオン時間Tswonとオフ時間Tswoffから求められる、電力変換装置のパラメータを考慮した実動作条件における主スイッチのオン時間である。
【００４７】
図10における主スイッチ4、11、12、13、14で発生するスイッチング損失は、図2の9で求められ、図11を用いて計算される。図12は、主スイッチのターンオン、ターンオフにおける過渡的な電圧、電流波形の一例である。vcgtはMOSFETに加わるゲートソース間電圧であり、vdsはMOSFETに加わるドレインソース間電圧であり、idはMOSFETを流れるドレイン電流を表す。半導体スイッチがターンオンを開始する際、vcgtが閾値電圧Vthを越えることにより、idが増加を開始する。idが増加する際、回路寄生インダクタンスLsの影響で、vdsは若干低下する。idがILonより大きくなることで、vdsは低下を開始し、vdsが0になった時点でターンオンが終了する。半導体スイッチがターンオフする際、vcgtがVGPまで減少した時点で、vdsが上昇を開始する。このとき、回路寄生キャパシタンスCsHまたはCsLの影響で、idがILoffから若干減少する。vdsがVccより大きくなった時点でidは減少を開始し、idが0になった時点でターンオフが終了する。ゲートソース間電圧0（vdgt）は閾値電圧（Vth）、ミラー電圧（VGP）、ゲート印加電圧（VGA）で構成され、ドレインソース電圧（vds）は直流入力電圧（Vcc）で表され、ドレイン電流（id）は平均電流（IL）、ターンオン電流（ILON）、ターンオフ電流（ILOFF）で表される。過渡的な電圧および電流は、T1からT8までの8個の区間に分割される。T2からT8の区間それぞれに数５〜数１２を適用することで、主スイッチのスイッチング損失を計算する。数５〜数１２は図11における電圧および電流の関係を差分法にもとづき離散系で表現したものである。図10における主スイッチ4、11、12、13、14で発生する導通損失は、従来法と同様に求められる。
【数５】
0004931020.tif 000006
【数６】
0004931020.tif 000007
【数７】
0004931020.tif 000008
【数８】
0004931020.tif 000009
【数９】
0004931020.tif 000010
【数１０】
0004931020.tif 000011
【数１１】
0004931020.tif 000012
【数１２】
0004931020.tif 000013
【００４８】
主スイッチで発生するスイッチング損失を計算する際、図11のオン抵抗Ron 3、トランスコンダクタンスgmおよびドレインソース間容量Cds 4、ドレインゲート間容量Cdg 5、ゲートソース間容量Cgs 6を用いた入力容量Ciss、出力容量Coss、期間容量Crssを設定する。入力容量Ciss、出力容量Coss、期間容量Crssは、図13の0に示す電圧依存性を、実験的または任意に、ルックアップテーブルまたはフィッティング式でデータ化し、数５〜数１２の計算で使用する。オン抵抗Ron は、図13の1に示す温度依存性を、実験的または任意に、ルックアップテーブルまたはフィッティング式でデータ化し、数５〜数１２の計算で使用する。トランスコンダクタンスgmは、図13の2に示す電流依存性を、実験的または任意に、ルックアップテーブルまたはフィッティング式でデータ化し、数５〜数１２の計算で使用する。
【００４９】
図10におけるダイオード3、7、8、9、10で発生する導通損失は、図2の7で求められ、数１３を用いて計算する。
【数１３】
0004931020.tif 000014
数１３(1)は導通損失を算出するための理論式であり、図10のインバータ部1におけるダイオード7、8、9、10の損失を計算する場合は数１３(2)を用い、図10の昇圧チョッパ部0におけるダイオード3の損失を計算する場合は数１３(3)を用いる。数１３(2)および数１３(3)は数１３(1)を変形したものである。PFWDは導通損失を表す。fswはスイッチング周波数を表し、Tswはスイッチング周期を表す。Vfwdはダイオードのオン電圧を表し、ILはダイオードを流れる電流を表す。Vtはダイオードの閾値電圧であり、RFWDはダイオードの抵抗成分を表す。kはインバータ動作における振幅変調率であり、cosφはインバータ動作における負荷の力率を表す。Dはデューティである。数１３(1) (2) (3)は従来法においても使用される。
【００５０】
図10におけるダイオード3、7、8、9、10で発生する導通損失を計算する際、図11の理想ダイオード1の順方向特性、接合容量Cfwd 2を設定する。順方向特性は、図14の0に示す電圧・電流の関係を、実験的または任意に、ルックアップテーブルまたはフィッティング式でデータ化し、数５〜数１２の計算で使用する。接合容量Cfwd 2は、図14の1に示す電圧依存性を、実験的または任意に、ルックアップテーブルまたはフィッティング式でデータ化し、数５〜数１２の計算で使用する。
【００５１】
図10におけるインダクタ2、5で発生する鉄損は、図2の11で求められ、数１４を用いて計算される。
【数１４】
0004931020.tif 000015
ここで、leはインダクタにおける磁性体の平均磁路長であり、Seは磁性体の断面積である。Nはインダクタの巻き数であり、Hoはインダクタに加わる磁界であり、ΔBはインダクタに生じる磁束密度変化である。ILはインダクタに流れる平均電流であり、VLfはインダクタに加わる電圧である。インダクタで生じる鉄損エネルギーEcoreは、記載したパラメータとフィルタインダクタロスマップ係数an, bn, cn（nは整数）を用いて計算される。an, bn, cnは実数である。図15は、インダクタの鉄損エネルギーを、数１４を用いて計算し、グラフ化したものである。インダクタの鉄損Pcoreは、得られた鉄損エネルギーEcoreにインダクタ体積を乗じることで求められる。
【００５２】
図10におけるインダクタ2、5で発生する銅損および図10におけるキャパシタ15で発生するESR損失は、それぞれ図2の12、13で求められる。銅損およびESR損失は、従来法と同様に、オームの法則に基づき計算される。
【００５３】
図10における変換装置総合損失は、数１５に示すように、総和をとることで図2の14において求められる。
【数１５】
0004931020.tif 000016
変換装置総合損失を計算したのち、図1 の素子・受動部品温度計算8において、数１６を用いて半導体素子および受動部品の温度を計算する。
【数１６】
0004931020.tif 000017
【００５４】
図16は電力変換装置で使用する半導体素子と受動部品の温度を計算するための等価回路である。主スイッチの損失PMOSFET 0、ダイオードの損失PFWD 1、インダクタ損失PLf 2、キャパシタ損失PCf 3、PCdc 4、回路基板熱抵抗Rth_pcb 5、7、9、11、13、回路基板熱容量Cth_pcb 6、8、10、12、14、ヒートシンク熱抵抗Rth_hs 15、ヒートシンク熱容量Cth_hs 16および雰囲気温度Ta 17から構成される。
【００５５】
図17に、上記を用いて損失を計算した結果の一例を示す。図17の0は、回路寄生パラメータを0としたときのチップ面積と周波数を変えたときの主スイッチの損失を示す。図17の1は、回路寄生パラメータの設定を、寄生インダクタンスLst=9nH、コモン寄生インダクタンスLsc=3nH、ハイサイド寄生キャパシタンスCsH=8pF、ローサイド寄生キャパシタンスCsL=28pF、ゲート抵抗Rg=2.2Ωとし、チップ面積と周波数を変えたときの主スイッチの損失を示す。図17の2は、磁界と周波数を変化させたときのフィルタインダクタの鉄損を表す。図17の3は、フィルタインダクタンスの電流変化率とLscを変化させたときの変換装置損失を示す。以上のような計算を繰り返すことで変換装置におけるパラメータ間のトレードオフを定量化する。
【００５６】
図18の0および1は、周波数とチップ面積を変化させたときの変換装置の効率を示す。図17の1の条件下において、図17の4のLsc=1nH、電流変化率0.35における計算結果を図18の0に示し、図17の5のLsc=10nH、電流変化率0.45における計算結果を図18の1に示す。図18の図面を他の異なる回路パラメータに対して計算し、設計データベースを構築し、構築したデータベースの中から効率が最大になるパラメータを抽出する。
【００５７】
図8の1、2、3で行う構造体設計、回路寄生パラメータ抽出および熱回路パラメータ抽出の例を図19に示す。1において構造体を設計し、2において電磁解析を行い、回路寄生パラメータである、寄生インダクタンスLst、コモン寄生インダクタンスLsc、ハイサイド寄生キャパシタンスCsH、ローサイド寄生キャパシタンスCsL、ゲート抵抗Rgを抽出する。3において熱解析を行い、熱回路パラメータである回路基板熱抵抗Rth_pcb、回路基板熱容量Cth_pcb、ヒートシンク熱抵抗Rth_hsおよびヒートシンク熱容量Cth_hsを抽出する。有限要素法による3次元シミュレータあるいは近似計算によりパラメータ抽出は行われ、図19は有限要素法による3次元シミュレータでパラメータ抽出を行う一例である。
【００５８】
前述の構造設計結果を踏まえて電力変換装置のOPD（Output Power Density）を評価する。図9における変換装置構造最適化3において行われ、図20の0、1に図18の0、1に対応するOPD計算結果を示す。図18の2において、10W/ccのOPDをもつ変換装置が実現可能であることを示す。図21に10W/ccのOPDをもつ変換装置の概観を示す。全体像0は主に主回路基板1、フィルタインダクタ2、フィルタキャパシタ3、ヒートシンク4から構成される。
【図面の簡単な説明】
【００５９】
【図１】電力変換装置パラメータ最適化フローチャート
【図２】変換装置損失計算フローチャート
【図３】変換装置制御パラメータ設定フローチャート
【図４】変換装置半導体素子パラメータ設定フローチャート
【図５】変換装置回路寄生パラメータ設定フローチャート
【図６】変換装置受動部品パラメータ設定フローチャート
【図７】熱回路パラメータ設定フローチャート
【図８】変換装置構造最適化フローチャート
【図９】電力変換装置の設計フローチャート
【図１０】太陽光発電用電力変換装置構成例
【図１１】等価回路
【図１２】過渡状態電圧・電流波形
【図１３】半導体素子パラメータ詳細
【図１４】半導体素子パラメータ詳細
【図１５】フィルタインダクタロスマップ
【図１６】熱等価回路
【図１７】損失計算結果
【図１８】効率計算結果
【図１９】構造体設計、回路寄生パラメータ抽出および熱回路パラメータ抽出の例
【図２０】OPD計算結果
【図２１】変換装置の概観
【図２２】従来の変換装置設計法
【図１】
0004931020.tif 000018
【図２】
0004931020.tif 000019
【図３】
0004931020.tif 000020
【図４】
0004931020.tif 000021
【図５】
0004931020.tif 000022
【図６】
0004931020.tif 000023
【図７】
0004931020.tif 000024
【図８】
0004931020.tif 000025
【図９】
0004931020.tif 000026
【図１０】
0004931020.tif 000027
【図１１】
0004931020.tif 000028
【図１２】
0004931020.tif 000029
【図１３】
0004931020.tif 000030
【図１４】
0004931020.tif 000031
【図１６】
0004931020.tif 000032
【図２２】
0004931020.tif 000033
【図１５】
0004931020.tif 000034
【図１７】
0004931020.tif 000035
【図１８】
0004931020.tif 000036
【図１９】
0004931020.tif 000037
【図２０】
0004931020.tif 000038
【図２１】
0004931020.tif 000039