(57)【特許請求の範囲】
【請求項１】
ＳＯＩウェーハのＳＯＩ層にソース電極およびドレイン電極を接触させ、前記ＳＯＩウェーハの支持基板にゲート電極を接触させて前記ＳＯＩウェーハの電気特性を評価するＰｓｅｕｄｏ−ＭＯＳＦＥＴによるＳＯＩウェーハの評価方法において、前記ＳＯＩ層にレジストを塗布してフォトリソグラフィを行った後、エッチングを行って該ＳＯＩ層を部分的に薄膜化して、該薄膜化したＳＯＩ層の表面に前記ソース電極および前記ドレイン電極を接触させて評価を行うことを特徴とするＳＯＩウェーハの評価方法。
【請求項２】
前記ＳＯＩ層が、電気特性評価のために前記ＳＯＩウェーハに電圧を印加した際に前記ＳＯＩ層に形成される空乏層より厚い場合には、前記エッチングにおいて、前記空乏層の厚さよりも、前記薄膜化したＳＯＩ層の厚さが薄くなるようにすることを特徴とする請求項１に記載のＳＯＩウェーハの評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩウェーハの評価方法であって、詳しくは、ＳＯＩウェーハのシリコン活性層及び埋め込み酸化層の評価を行うＳＯＩウェーハの評価方法に関する。
【背景技術】
【０００２】
近年、電気的に絶縁性のあるシリコン酸化膜の上にシリコン活性層が形成されたＳＯＩ構造を有するＳＯＩウェーハが、デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、電子デバイス用の高性能ＬＳＩウェーハとして特に注目されている。これは、ＳＯＩウェーハでは支持基板とシリコン活性層（以下ＳＯＩ層と表記）の間に絶縁体である埋め込み酸化膜（以下ＢＯＸ層と表記）が存在するため、ＳＯＩ層に形成される電子デバイスは耐電圧が高く、α線のソフトエラー率も低くなるという大きな利点を有するためである。
【０００３】
また、ＳＯＩ層が１μｍ以下の厚さの薄膜ＳＯＩウェーハにおいて、ＳＯＩ層上に形成されたＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置は、完全空乏型で動作させた場合にソース・ドレインのＰＮ接合面積を小さくできるため、寄生容量が低減され、デバイス駆動の高速化をはかることができる。さらに、絶縁層となるＢＯＸ層の容量がゲート酸化膜直下に形成される空乏層容量と直列になるため、実質的に空乏層容量が減少し、低消費電力化を実現することができる。
【０００４】
最近では、電子デバイスのさらなる微細化、高性能化のため、より高品質なＳＯＩウェーハが求められている。そのため、ＳＯＩウェーハのＳＯＩ層およびＢＯＸ層の品質を評価することが積極的に行われている。このＳＯＩウェーハの品質評価の一手法として、ＳＯＩ層の表面にＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を形成し、その電極部分に電圧を印加してＳＯＩ層およびＢＯＸ層の品質を評価することが行われている。
【０００５】
しかしながら、ＳＯＩウェーハを評価するためのＭＯＳ構造をＳＯＩ層上に形成するには、フォトリソグラフィ工程のような大掛かりな装置と多数の工程を必要とし、コスト面での大きな負担や迅速性に欠ける等の不具合があった。
【０００６】
そこで、従来のような多数の工程を通してＭＯＳ構造をＳＯＩウェーハ上に形成せずとも、ＭＯＳ構造の電極として作用するプローブを用いてもっと簡便にＳＯＩウェーハを評価するための評価方法が開発されている。その一つとして、ＳＯＩウェーハを評価対象としたＰｓｅｕｄｏ−ＭＯＳＦＥＴ法が提案されている（例えば特許文献１、２及び非特許文献１、２参照）。この手法によれば、ＳＯＩ層とＢＯＸ層の界面における界面準位密度やＳＯＩウェーハの電気特性を精度良く、簡便に測定できる。
【０００７】
このＰｓｅｕｄｏ−ＭＯＳＦＥＴ法について説明する。図４はＰｓｅｕｄｏ−ＭＯＳ構造をあらわす模式図である。まず、図４に示すように、擬似的なＭＯＳ構造を形成するＳＯＩウェーハ１０のＳＯＩ層１１側に評価用電極として、直接、ニードルブローブまたは水銀プローブを接触させ、これらをソース電極（Ｓ）およびドレイン電極（Ｄ）とする。そして、ＳＯＩウェーハ１０の裏面、すなわち、ＳＯＩウェーハの支持基板１３の裏面を、電極としても用いることができるステージに真空吸着させるか、ウェーハ裏面にニードルを接触させることによりゲート電極（Ｇ）を形成し、これらの電極間に電圧を印加することで様々な電気特性を評価することができる。このとき、評価を行う前にフッ酸を含む水溶液でＳＯＩウェーハを洗浄すれば、ＳＯＩ層表面に形成される自然酸化膜を除去できるので、その自然酸化膜の影響を排除したことによって、正確にウェーハの電気特性を評価することが可能となる。
【０００８】
この評価方法においては、支持基板をゲート電極、ＢＯＸ層１２をゲート酸化膜に見立てる。そして、ＳＯＩ層の表面側に接触させた電極間での電流値から評価を行う訳であるが、この電流経路がＳＯＩ／ＢＯＸ界面であることから、界面品質を評価することができる。例えば、Ｐ型基板であれば、ゲート電圧を正側に印加して測定することにより、ＳＯＩ層の電子移動度およびＳＯＩ層とＢＯＸ層の界面の界面準位密度が得られる。一方、ゲート電圧を負側に印加して測定することにより、ＳＯＩ層の正孔移動度やＢＯＸ層の電荷密度が得られる。
【０００９】
【特許文献１】特開２００１−６０６７６号公報
【特許文献２】特開２００１−２６７３８４号公報
【非特許文献１】Ｓ．  Ｃｒｉｓｔｏｌｅｖｅａｎｕ  ｅｔ  ａｌ．，  “  Ａ  Ｒｅｖｉｅｗ  ｏｆ  ｔｈｅ  Ｐｓｅｕｄｏ−ＭＯＳ  Ｔｒａｎｓｉｓｔｏｒ  ｉｎ  ＳＯＩ  Ｗａｆｅｒｓ：  Ｏｐｅｒａｔｉｏｎ，  Ｐａｒａｍｅｔｅｒ  Ｅｘｔｒａｃｔｉｏｎ，  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ”  ＩＥＥＥ  Ｔｒａｎｓ．  ＥｌｅｃｔｒｏｎＤｅｖ，  ４７  １０１８  （２０００）
【非特許文献２】Ｈ．Ｊ．Ｈｏｖｅｌ，  “Ｓｉ  ｆｉｌｍ  ｅｌｅｃｔｒｉｃａｌ  ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ  ｉｎ  ＳＯＩ  ｓｕｂｓｔｒａｔｅｓ  ｂｙ  ＨｇＦＥＴ  ｔｅｃｈｎｉｑｕｅ”  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ，  ４７，  １３１１  （２００３）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、ＢＯＸ層を通じてゲート電圧を印加した際、空乏領域がＳＯＩ層表面にまで届いていない場合、ＳＯＩ層表面で電流が流れてしまい、ＳＯＩ／ＢＯＸ層界面の評価が不可能になってしまう。例えば、ＳＯＩ層が厚いＰ型ＳＯＩウェーハの場合、特に正側に電圧を印加した際は、空乏層がＳＯＩ表面にまで届かず、電流がＳＯＩ層表面を流れてしまい評価することが不可能になる。負側に印加した際は、蓄積層がＢＯＸ界面に形成されるが、やはりＳＯＩ層表面側を流れる電流の影響を完全に排除することができず、ＳＯＩ／ＢＯＸ層界面を正確に評価することができなかった。
【００１１】
本発明は、上記問題点を鑑みてなされたもので、ＳＯＩ層が厚いＳＯＩウェーハであっても、電子移動度や界面準位密度、正孔移動度、ＢＯＸ層電荷密度などのようなＳＯＩウェーハの電気特性を簡便に測定することができる評価方法を提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明では、ＳＯＩウェーハのＳＯＩ層にソース電極およびドレイン電極を接触させ、前記ＳＯＩウェーハの支持基板にゲート電極を接触させて前記ＳＯＩウェーハの電気特性を評価するＰｓｅｕｄｏ−ＭＯＳＦＥＴによるＳＯＩウェーハの評価方法において、前記ＳＯＩ層にレジストを塗布してフォトリソグラフィを行った後、エッチングを行って該ＳＯＩ層を部分的に薄膜化して、該薄膜化したＳＯＩ層の表面に前記ソース電極および前記ドレイン電極を接触させて評価を行うことを特徴とするＳＯＩウェーハの評価方法を提供する（請求項１）。
【００１３】
このように、Ｐｓｅｕｄｏ−ＭＯＳＦＥＴによってＳＯＩウェーハの電気特性を評価する際に、電極が接する箇所のＳＯＩ層を部分的に薄膜化することで、ＢＯＸ層を通じて印加するゲート電圧によりＳＯＩ層に生じる空乏層によって、ＳＯＩ層の表面側を電流が流れることを強く抑制し、ＳＯＩ／ＢＯＸ層界面に電流が流れるようにする。これによって、ＳＯＩウェーハのＳＯＩ／ＢＯＸ層界面の電気特性を評価することができる。
【００１４】
また、ＳＯＩ層が、電気特性評価のために前記ＳＯＩウェーハに電圧を印加した際に前記ＳＯＩ層に形成される空乏層より厚い場合には、前記エッチングにおいて、前記空乏層の厚さよりも、前記薄膜化したＳＯＩ層の厚さが薄くなるようにすることが好ましい（請求項２）。
このように、空乏層の厚さよりもＳＯＩ層を薄膜化することで、電気特性評価の際にＳＯＩ層表面に電流が流れることをより確実に阻止することができ、よって、ＳＯＩ／ＢＯＸ層界面の電気特性評価を正確に行うことができる。
【発明の効果】
【００１５】
以上説明したように、本発明のＳＯＩウェーハの評価方法では、ＳＯＩ層にレジストを塗布してフォトリソグラフィを行った後、エッチングを行ってＳＯＩ層を部分的に薄膜化して、薄膜化したＳＯＩ層の表面にソース電極およびドレイン電極を接触させて評価を行う。このようにＳＯＩ層を部分的に薄膜化することで、ＳＯＩ層表面側を電流が流れることを強く抑制することができるため、電子移動度や界面準位密度、正孔移動度、ＢＯＸ層電荷密度などのようなＳＯＩウェーハの電気特性をより短時間で、かつ簡便に評価することができる。
また全体を薄膜化しないことで、より正確なＳＯＩウェーハの品質評価が可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明についてより具体的に説明する。
前述のように、ＳＯＩ層が比較的厚いＳＯＩウェーハであっても、電子移動度や界面準位密度、正孔移動度、ＢＯＸ層電荷密度等のＳＯＩウェーハの電気特性を簡便に測定することができる評価方法の開発が待たれていた。
【００１７】
そこで、本発明者は、ＳＯＩ層の構造に負荷がかからない範囲で加工を行って測定ができるようにならないか鋭意検討を重ねた。
【００１８】
その結果、本発明者は、ＳＯＩ層を部分的にエッチングして一部を薄膜化し、その薄膜化した箇所に電極を接触させて評価を行うことで、ＳＯＩウェーハの電気特性を簡便に測定できることに想到し、本発明を完成させた。
【００１９】
以下、本発明について図１を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
本発明の評価方法でＳＯＩウェーハを評価する場合の一例を図１に示す。
本発明で評価されるＳＯＩウェーハ１０は、支持基板１３上に絶縁層（ＢＯＸ層）１２が形成され、その絶縁層の上にＳＯＩ層１１が形成されたものであり、ＳＯＩ層１１の表面はエッチングされたことによってＭＥＳＡ構造をしている。また、ＳＯＩウェーハ１０の裏面には、ゲート電極を兼ねた真空チャック１４が備えられている。
【００２０】
本発明の評価方法の一例を以下に示すが、本発明はこれらに限定されるものではない。
まず、評価対象となるＳＯＩウェーハを準備する。準備するＳＯＩウェーハとしては、少なくとも一方のシリコンウェーハ表面にシリコン酸化膜を形成した２枚の鏡面研磨ウェーハの研磨面を貼り合せ、熱処理後、一方のウェーハを研削、研磨により薄膜化したＳＯＩウェーハを準備する。
また、あらかじめ一方の鏡面研磨ウェーハに水素をイオン注入した後、２枚の鏡面研磨ウェーハの研磨面を貼り合せ、その後の熱処理により水素イオン注入層で一方のウェーハを剥離してＳＯＩ構造を形成した後、ＳＯＩ層となる薄膜の表面を研磨したＳＯＩウェーハであってもよい。
また、１枚の鏡面研磨ウェーハに酸素をイオン注入した後、高温熱処理を行って作製されたいわゆるＳＩＭＯＸ（Ｓｅｐａｒａｔｅｄ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｉｄｅ）ウェーハであってもよい。
【００２１】
このＳＯＩウェーハの表面にレジストを塗布し、フォトリソグラフィを行う。その後、エッチングを行い、ＳＯＩ層を部分的に薄膜化する。電気特性の評価の際には、ニードルプローブや水銀電極等をこの薄膜化した箇所に接触させることになる。この薄膜化は、ＳＯＩ層を部分的にエッチングできれば良く、任意のレジスト処理条件、任意のフォトレジスト条件を選択することができ、また、エッチングには、酸やアルカリのエッチング液を用いれば良く、特に指定はない。
エッチング完了後、硫酸過酸化水素水等でレジストを剥離する。
【００２２】
尚、ここで行われるフォトリソグラフィは、ＳＯＩ層を部分的に薄膜化できれば良い簡易的なものでよく、一度の露光工程で足りるものであり、ＳＯＩ層に実際にＭＯＳ構造を形成する場合のように多くの工程を費やすものではない。従って、本発明は、従来のＳＯＩ層に現実にＭＯＳ構造を作成する場合よりも、簡便であることに変わりはない。
【００２３】
ここで、エッチング前に予めＳＯＩ層の厚さを測定しておき、またＳＯＩ層の抵抗率から最大空乏層幅を算出して、ＳＯＩ層の厚さが最大空乏層幅よりも厚い場合は、ＳＯＩ層がこれよりも薄くなるようにエッチングを行うことが好ましい。このためには、予備サンプルにてエッチングレートの確認を予め行っておくことが望まれる。
このようにＳＯＩ層の厚さを空乏層の厚さよりも薄くなるように、ＳＯＩ層表面をエッチングすることで、電気特性評価の際にＳＯＩ層表面に電流が流れることをより確実に阻止することができ、よって、ＳＯＩ／ＢＯＸ層界面の評価を正確に行うことができる。
【００２４】
その後、このＳＯＩウェーハのＳＯＩ層表面に形成されている自然酸化膜を除去するため、フッ酸を含む水溶液で前記ＳＯＩウェーハを洗浄する。
フッ酸を含む水溶液のフッ酸濃度は、自然酸化膜を除去できる程度であればよく、水溶液温度、洗浄時間などの洗浄条件も同様に自然酸化膜を除去できる程度であれば良い。フッ酸の濃度が高いと、ＳＯＩ層と支持基板の間に介在するＢＯＸ層をエッチングしてしまう可能性があるので、フッ酸濃度は低い方が好ましい。
【００２５】
このようなフッ酸を含む水溶液でＳＯＩウェーハを洗浄した後、ＳＯＩウェーハは純水でリンスされ、乾燥させる。
乾燥方法は、乾燥空気をＳＯＩウェーハに当てて乾燥させることができる。また、スピンドライヤーのような装置を用いて乾燥させてもよい。あるいは、ＩＰＡ（イソプロピルアルコール）のような薬液を用いて乾燥させることもできる。
【００２６】
上記のような手順で前処理されたＳＯＩウェーハ１０の電気特性を、図１に示すような構成で電気特性の評価を行う。まず、ＳＯＩウェーハ１０の支持基板１３側の面を真空チャック１４で吸着する。この真空チャック１４は金属等の導電性材料でできており、ゲート電極（Ｇ）を兼ねることができる。
【００２７】
ＳＯＩウェーハ１０を真空チャック１４に吸着させたら、ＳＯＩ層１１表面の薄膜化した部分にニードルプローブないしは水銀プローブを近づけ、ＳＯＩ層に接触させ、どちらか一方をソース電極（Ｓ）とし、他方をドレイン電極（Ｄ）とする。このようにして、Ｐｓｅｕｄｏ−ＭＯＳＦＥＴ構造を形成する。
【００２８】
このＰｓｅｕｄｏ−ＭＯＳＦＥＴ構造を形成した状態で、ドレイン電極に一定のドレイン電圧を印加し、その状態でゲート電圧を変化させることで、ドレイン電流の変化をモニタリングし、ゲート電圧ＶＧとドレイン電流ＩＤの関係、すなわちＶＧ−ＩＤ特性を測定する。測定されたＶＧ−ＩＤ特性は、例えば図２のような結果となる。そして、測定されたＶＧ−ＩＤ特性から電子移動度、界面準位密度、正孔移動度および酸化膜電荷密度を求めることができる。
【００２９】
以上の工程を行うことにより、ＳＯＩ層およびＳＯＩ／ＢＯＸ層界面の電子移動度、界面準位密度、正孔移動度および酸化膜電荷密度を測定することができる。
【００３０】
ここで、最大空乏層幅の算出方法について以下に示す。
最大空乏層幅は、ＳＯＩ層のドーパント濃度、すなわち抵抗率によって決定される。抵抗率に応じた空乏層幅は、例えば非特許文献であるＳ．Ｍ．Ｓｚｅ著：“Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ”  ２ｎｄ  Ｅｄｉｔｉｏｎ  （邦訳  “半導体デバイス”第２版）（産業図書（株）、２００４）１５８頁等に記載されており、容易に算出することが可能である。
【実施例】
【００３１】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
測定対象ウェーハとして、支持基板、ＳＯＩ層となるウェーハとも、導電型Ｐ型、直径２００ｍｍ、結晶方位＜１００＞であるシリコンＳＯＩウェーハを準備した。なお、このウェーハをＰ型にするためのドーパントとしてボロンを用い、抵抗率は１０Ω・ｃｍである。また、ＳＯＩ層とＢＯＸ層の厚さは、それぞれ２μｍ、０．５μｍ程度である。
【００３２】
このＳＯＩウェーハのＳＯＩ層表面にレジストを塗布後フォトリソグラフィを行い、フッ硝酸にてエッチングを行なってＳＯＩ層を部分的に薄膜化した。その後、硫酸過酸化水素水を用いてレジストを除去した。ここで、ＳＯＩ層の抵抗率は１０Ω・ｃｍであり、よってＳＯＩ層中のドーパント濃度は１０×１０１５（ｃｍ−３）であり、この結果から、電圧を印加した際に形成される空乏層の厚さは約０．９μｍになることが分かったため、ＳＯＩ層を厚さ０．５μｍまで薄膜化した。
【００３３】
この後、１重量％のフッ酸を含む水溶液で１分間洗浄後、純水にてリンスを行い、その後、乾燥空気を吹きつけて水分を除去して乾燥させた。
【００３４】
この後、支持基板を真空チャックに吸着させてゲート電極とした。また、ＳＯＩ層を薄膜化した部分にソース電極とドレイン電極を接触させ、ＳＯＩウェーハのＶＧ−ＩＤ特性の測定を行った。測定は、一定のドレイン電圧を印加した状態でゲート電圧を変化させてドレイン電流をモニタリングして行った。本評価にはケースレー社製半導体パラメータアナライザＳＣ４２００を使用した。その評価結果を図２に示す。図２は本発明におけるＶＧ−ＩＤ特性の評価結果の一例を示す図である。
【００３５】
（比較例）
実施例において、ＳＯＩ層表面の部分的薄膜化のためのエッチングを行わない以外は、実施例と同様の条件でＳＯＩウェーハの評価を行った。その評価結果を図３に示す。図３は比較例におけるＶＧ−ＩＤ特性の評価結果の一例を示す図である。
【００３６】
図２の実施例におけるＶＧ−ＩＤ特性評価結果から、ＳＯＩ層およびＳＯＩ／ＢＯＸ層界面の電子移動度、界面準位密度、正孔移動度および酸化膜電荷密度を評価することができるＶＧ−ＩＤ特性を得られることがわかった。
これに対し、図３の比較例におけるＶＧ−ＩＤ特性評価結果では、実施例のようなゲート電圧依存性が見られないことから、電流はウェーハ表層部を流れていると考えられ、ＳＯＩ／ＢＯＸ層界面の評価は不可能であることがわかった。
【００３７】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００３８】
例えば、ＳＯＩ層全体を薄膜化して、ＳＯＩ層の表面にソース電極およびドレイン電極を接触させて評価を行っても、同様の効果を得ることができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の評価方法の一例を説明するための説明図である。
【図２】本発明におけるＶＧ−ＩＤ特性の評価結果の一例を示す図である。
【図３】比較例におけるＶＧ−ＩＤ特性の評価結果の一例を示す図である。
【図４】Ｐｓｅｕｄｏ−ＭＯＳ構造をあらわす模式図である。
【符号の説明】
【００４０】
１０…ＳＯＩウェーハ、  １１…ＳＯＩ層、  １２…ＢＯＸ層、  １３…支持基板、  １４…真空チャック。
【図１】
0005003322.tif 000002
【図２】
0005003322.tif 000003
【図３】
0005003322.tif 000004
【図４】
0005003322.tif 000005