(57)【特許請求の範囲】
【請求項１】
圧電振動素子と、集積回路素子と、外部接続用電極端子である電源電圧端子と出力端子とグランド端子と周波数制御端子とを有し、前記圧電振動素子と前記集積回路素子を収容するパッケージと、前記パッケージを気密封止するための蓋体とを備えた圧電発振器であって、
前記集積回路素子には、前記圧電振動素子の共振周波数に基づいて発振信号を出力する第１のインバータを含む発振回路部と、
前記発振信号が入力され、増幅された発振信号を前記出力端子に出力する第２のインバータを含む増幅回路部と、
電源電圧端子から入力される電源電圧と、周波数制御電圧端子から入力される周波数制御電圧を比較し、周波数制御電圧が電源電圧よりも大きい値か同じ値となる場合に出力信号を出力する比較器を有する切替回路部と、
前記増幅回路部の第２のインバータと電源電圧端子の接続間に配置され、前記比較器からの出力信号により動作するスイッチと、を備えることを特徴とする圧電発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器等に用いられる圧電発振器に関するものである。
【背景技術】
【０００２】
従来の圧電発振器は、凹部空間を有するパッケージと圧電振動素子と集積回路素子と蓋体とから主に構成されている。
前記パッケージは、セラミック材料等から成る概略直方体からなり、一方の主面に開口する凹部空間が形成され、前記凹部空間内には前記凹部空間内底面から段差により高い位置に搭載部が形成されている。
前記圧電振動素子は、前記搭載部に形成された圧電振動素子搭載パッド上に搭載されている。
前記集積回路素子は、前記パッケージの凹部空間内底面に形成された集積回路素子搭載パッド２０８上に搭載されている。
前記蓋体は、前記パッケージの凹部空間上に載置し、前記パッケージの側壁頂部と固着することにより、凹部空間内を気密封止される。
このような圧電発振器において、前記パッケージの他方の主面の４隅には、外部接続用電極端子である電源電圧端子、グランド端子、出力端子、周波数制御端子が形成されている構造が知られている（例えば、特許文献１を参照）。
【０００３】
また、図５は、従来の圧電発振器を構成する集積回路素子を示すブロック図である。  図５に示すように、集積回路素子２０３には、温度補償データを保持するメモリ部、周囲の温度検知する感温センサ部、可変容量ダイオードＣｖ、所定の温度補償データに基づいて所定電圧に変換して可変容量ダイオードＣｖに供給する３次関数発生回路部、これらの動作を制御するプロセッサ部からなる温度補償制御回路部Ｘと、負荷容量、発振インバータ及び帰還抵抗からなる発振回路部Ｙと、増幅インバータからなる増幅回路部Ｚが具備されている（例えば、特許文献２参照）。
【０００４】
また、図６は、従来のインヒビット端子を有する圧電発振器を示す回路図である。図６に示すように、圧電発振器には、圧電振動素子Ｘｔａｌと、発振回路となるインバータＩＮＶ１と負荷容量となるＣ１、Ｃ２と抵抗Ｒ、増幅回路となるインバータＩＮＶ２によって構成されており、増幅回路となるインバータＩＮＶ２の動作を一時的に停止させるためのインヒビット端子が形成されている構造が知られている（例えば、特許文献３参照）。
【０００５】
【特許文献１】特開２００３−１９８３１０号公報
【特許文献２】特開２００３−１６３５４２号公報
【特許文献３】実案登録第２５９７３８２号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の圧電発振器を携帯電話等の電子機器で使用されるモジュールに搭載する際に、圧電発振器からの出力が不必要な時に、消費電力を抑えるために圧電発振器の電源電圧端子Ｖｄｄに印加される電源電圧をＯＮ／ＯＦＦすることで間欠動作を行なっていたが、圧電発振器に電源電圧をＯＮした時、圧電発振器が無発振状態から安定した発振周波数を出力するまでの所定の立ち上がり時間を要するため、その立ち上がり時間の間、モジュールが起動しないといった課題があった。
また、圧電発振器の立ち上がり時間を考慮し、モジュールに搭載されている他の電子部品よりも前に圧電発振器に電源電圧を印加して立ち上げるため、圧電発振器に消費電力を費やしてしまうといった課題がある。
【０００７】
また、例えば図６における増幅回路部Ｚの増幅インバータと電源電圧端子Ｖｄｄとの間にスイッチを設け、スイッチをＯＦＦさせることによって、電源電圧端子Ｖｄｄからの電源電圧を増幅インバータに印加しないことで、増幅回路部Ｚのみを停止させ、圧電発振器の発振させる際には、増幅インバータに電源電圧を印加することですぐに発振周波数を出力することで、立ち上がり時間を短縮させているが、この構成をとるには、圧電発振器に図７に示したようなインヒビット端子という新たな電極端子を外部接続用電極端子として圧電発振器の表面に設けなければならないといけない。しかし、圧電発振器の小型化が進むと、圧電発振器の表面積も縮小してしまい、これ以上新たな電極端子を圧電発振器表面に設けることができないという課題があった。
【０００８】
そこで、本発明は前記課題に鑑みてなされたもので、圧電振動素子が搭載された圧電発振器の小型化が進んでも、電極端子数を増やすことなく、増幅回路部のみを停止させるインヒビット機能を持たせた圧電発振器を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の圧電発振器は、圧電振動素子と、集積回路素子と、外部接続用電極端子である電源電圧端子と出力端子とグランド端子と周波数制御端子とを有し、圧電振動素子と前記集積回路素子を収容するパッケージと、パッケージを気密封止するための蓋体とを備えた圧電発振器であって、集積回路素子には、圧電振動素子の共振周波数に基づいて発振信号を出力する第１のインバータを含む発振回路部と、発振信号が入力され、増幅された発振信号を前記出力端子に出力する第２のインバータを含む増幅回路部と、電源電圧端子から入力される電源電圧と、周波数制御電圧端子から入力される周波数制御電圧を比較し、周波数制御電圧が電源電圧よりも大きい値か同じ値となる場合に、出力信号を出力する比較器を有する切替回路部と、増幅回路部の第２のインバータと電源電圧端子の接続間に配置され、比較器からの出力信号により動作するスイッチと、を備えることを特徴とするものである。
【発明の効果】
【００１０】
本発明の圧電発振器によれば、増幅回路部の第２のインバータと電源電圧端子の接続間に配置されたスイッチと切替回路部の比較器の出力側が接続され、切替回路部の比較器のマイナス入力側は電源電圧端子と接続されており、プラス入力側は周波数制御端子と接続されることによって、比較器のプラス入力側に接続されている周波数制御端子から印加される電圧が、比較器に入力マイナス側に接続されている電源電圧端子から印加される電圧よりも大きくなることで、比較器から信号が出力され、スイッチがＯＮ状態である増幅回路部の第２のインバータと電源電圧端子が接続された状態からＯＦＦの状態である増幅回路部の第２のインバータと電源電圧端子が切り離された状態になることによって、増幅回路部の第２のインバータに電源電圧端子からの電源電圧が印加されなくなり、増幅回路部の第２のインバータのみを停止させることができる。それにより、発振回路部は動作したまま、発振振周波数の出力を停止することができるので、増幅回路部の第２のインバータに電源電圧を印加すると、発振回路部には、電源電圧が印加されたままである動作した状態なので、すぐに発振周波数を出力することができ、立ち上がり時間を短縮させることが可能となる。
また、圧電発振器の立ち上がり時間を考慮する必要がなく、モジュールに搭載されている他の電子部品よりも前に圧電発振器に電源電圧を印加する必要がないため、圧電発振器にかかる消費電力を低減することができる。
このような構成にすることによって、従来の圧電発振器のようなスイッチを動作させるためのインヒビット端子を別途、新たな端子として設けることなく、周波数制御端子をスイッチを動作させるための端子として使用できるので、圧電発振器の小型化が進んだ場合にも対応ができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を添付図面に基づいて詳細に説明する。
尚、説明を明りょうにするため説明に不必要な構造体の一部を図示していない。さらに図示した寸法も一部誇張して示している。
【００１２】
図１は、本発明の実施形態に係る圧電発振器を示す分解斜視図である。図２は、本発明の実施形態に係る圧電発振器を示す斜視図である。
図１及び図２に示すように、本発明の実施形態に係る圧電発振器１００は、圧電振動素子２０と、集積回路素子３０と、外部接続用電極端子である電源電圧端子Ｖｄｄと出力端子Ｏｕｔとグランド端子ＧＮＤと周波数制御端子Ｖｃｏｎｔを備え、前記圧電振動素子２０と前記集積回路素子３０を収容するパッケージ１０と、前記パッケージ１０を気密封止するための蓋体５０とによって構成されている。
【００１３】
圧電振動素子２０は、例えば水晶素板が用いられ、前記水晶素板の表裏両主面に励振用電極２１が被着形成したものであり、外部からの交番電圧が励振用電極２１を介して水晶素板に印加されると、所定の振動モード及び周波数で励振を起こすようになっている。
水晶素板は、人工水晶体から所定のカットアングルで切断し外形加工を施された概略平板状で平面形状が例えば四角形となっている。
このような圧電振動素子２０は、その両主面に被着されている励振用電極２１と凹部空間１１内の搭載部１６の開口側表面に形成されている圧電振動素子搭載パッド１５とを、導電性接着剤４０を介して電気的且つ機械的に接続することによって凹部空間１１の搭載部１６に搭載される。また、前記搭載部１６は、前記凹部空間１１の底面よりも高くなるように形成されている。また、前記圧電振動素子搭載パッド１５は、前記パッケージ１０の内部の配線導体やビアホール導体等及び凹部空間内底面に形成された集積回路素子接続用電極パッド１４を介して、集積回路素子３０に電気的に接続される。
【００１４】
導電性接着剤４０は、シリコーン樹脂の中に導電性フィラーが含有されているものであり、導電性粉末としては、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ニッケル鉄（ＮｉＦｅ）、またはこれらのうちのいずれかの組み合わせを含むものが用いられている。
【００１５】
集積回路素子３０は、その回路形成面に圧電振動素子２０からの発振出力を生成する発振回路等から成る電子回路が設けられており、この発振回路で生成された出力信号は外部接続用電極端子１３のうちの出力端子ＯＵＴを介して圧電発振器外へ出力され、例えば、クロック信号等の基準信号として利用される。また集積回路素子３０は、パッケージ１０の凹部空間１１内に形成された集積回路素子搭載パッド１４に搭載されている。
【００１６】
パッケージ１０は、例えば、アルミナセラミックス、ガラス−セラミック等のセラミック材料から成る絶縁層を複数積層することよって形成されており、前記パッケージ１０の一方の主面には、中央域に開口する矩形状の凹部空間１１が形成されている。また、凹部空間１１を囲繞するパッケージ１０の側壁部の開口側頂面の全周には、環状の封止用導体パターン１２が形成されている。凹部空間１１内には、前記凹部空間１１の底面から段差により高い位置に設けられる搭載部１６と、前記搭載部１６に形成される圧電振動素子搭載パッド１５と、前記凹部空間１１の底面に設けられる集積回路素子搭載パッド１２を備えている。更に、前記パッケージ１０の他方の主面には外部接続用電極端子１３である電源電圧端子Ｖｄｄ、グランド端子ＧＮＤ、出力端子ＯＵＴ、周波数制御端子Ｖｃｏｎｔが形成されている。
【００１７】
図１に示すように、集積回路素子搭載パッド１４は、前記パッケージ１０の前記凹部空間１１内底面に形成されている。
また、集積回路素子搭載パッド１４は、集積回路素子３０に形成されている接続パッドが電気的且つ機械的に接続され、前記パッケージ１０内部に形成されている配線導体やビアホール導体等を介して外部接続用電極端子１３のうちの出力端子ＯＵＴ、周波数制御端子Ｖｃｏｎｔ、電源電圧端子Ｖｄｄ、グランド端子ＧＮＤに電気的に接続される。
【００１８】
図２に示すように、外部接続用電極端子１３は、電源電圧端子Ｖｄｄ、グランド端子ＧＮＤ、出力端子ＯＵＴ、周波数制御端子Ｖｃｏｎｔにより構成されており、これらの外部接続用電極端子１３は、圧電発振器１００をマザーボード等の外部電気回路に搭載する際、半田付け等によって外部電気回路の回路配線と電気的に接続されることとなる。
【００１９】
また、パッケージ１０の側壁部の頂面に形成された封止用導体パターン１２は、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）等から成る基層の表面にニッケル（Ｎｉ）層及び金（Ａｕ）層を順次、前記パッケージ１０の環状に囲繞する形態で被着させることによって１０μｍ〜２５μｍの厚みに形成されており、その封止用導体パターン１２は、後述する蓋体５０を、蓋体５０に形成された封止部材５１を介して、前記パッケージ１０の側壁部の頂面に接合させるためのものであり、かかる封止用導体パターン１２に、Ｗ若しくはＭｏから成る基層の表面にＮｉ層及びＡｕ層を順次被着させた構成となしておくことにより、封止用導体パターン１２に対する封止部材５１の濡れ性を良好とし、圧電発振器１００の気密信頼性及び生産性を向上させる。
【００２０】
また図１に示すように、蓋体５０は従来周知の金属加工法を採用し、４２アロイ等の金属を所定形状に成形することによって製作され、前記蓋体５０の上面には、ニッケル（Ｎｉ）層が形成され、更にニッケル（Ｎｉ）層の上面の封止用導体パターン１２に対応する箇所に封止部材５１である金錫（Ａｕ−Ｓｎ）層が形成される。金錫（Ａｕ−Ｓｎ）層の厚みは、１０μｍ〜４０μｍである。例えば、成分比率が、金が８０％、錫が２０％のものが使用されている。また、このような封止部材５１は、封止用導体パターン１２の凹凸を緩和し、気密性の低下を防ぐことが可能となる。また、封止部材５１が薄すぎると当該機能を充分に発揮しない。
【００２１】
図３は、本発明の実施形態に係る圧電発振器のブロック図である。図４は、本発明の他の実施形態に係る圧電発振器のブロック図である。
図３及び図４に示すように、圧電振動素子２０と、前記集積回路素子３０には、発振回路部Ｘと、増幅回路部Ｙと、温度補償用制御データを記憶するためのメモリ部Ｍと、温度補償用制御データに基づき温度補償を行なう温度補償信号制御回路部Ｔと、スイッチＳＷ１と、前記スイッチＳＷ１と接続されている比較器ＣＯＭＰ１を含む切替回路部Ｚとを備えたものである。
尚、集積回路素子３０は、発振回路部Ｘと、増幅回路部Ｙと、第１のスイッチＳＷ１と、第２のスイッチＳＷ２と、メモリ部Ｍと、温度補償信号制御回路部Ｔと、切替信号制御回路部Ｃ等を集積した電子回路を内部に有する。
【００２２】
図３及び図４に示すように、電源電圧端子Ｖｄｄに印加された電源電圧によって発振回路部Ｘと増幅回路部Ｙに定電圧が印加される。
尚、図３及び図４に示した発振回路部Ｘ及び増幅回路部Ｙでは、電源電圧端子Ｖｄｄと第１のインバータＩＮＶ１、第２のインバータＩＮＶ２が接続される構成として表している。
【００２３】
図３及び図４に示すように、発振回路部Ｘは、第１のインバータＩＮＶ１、抵抗Ｒ３、可変容量ダイオードＣｖ１、Ｃｖ２によって構成されている。
前記発振回路部Ｘの第１のインバータＩＮＶ１と電源電圧端子Ｖｄｄは接続されている。  抵抗Ｒ３は、前記第１のインバータＩＮＶ１の入出力間に並列に接続されている。
圧電振動素子２０の一端であるＸＴ１は、第１のインバータＩＮＶ１の入力側及び抵抗Ｒ３の一端と負荷容量となる可変容量ダイオードＣｖ１のカソードが接続されている。可変容量ダイオードＣｖ１のアノードはグランド端子ＧＮＤと接続されている。
圧電振動素子２０の他端であるＸＴ２は、第１のインバータＩＮＶ１の出力側及び抵抗Ｒ３の他端と負荷容量となる可変容量ダイオードＣｖ２のカソードが接続されている。可変容量ダイオードＣｖ２のアノードはグランド端子ＧＮＤと接続されている。
周波数制御端子Ｖｃｏｎｔと可変容量ダイオードＣｖ１、Ｃｖ２のカソードが接続されている。周波数制御端子Ｖｃｏｎｔに定電圧が印加されることにより、負荷容量が調整される。このように、負荷容量を調整することによって、圧電振動素子２０の発振特性を基準周波数に補償する。
即ち、広い温度範囲領域においては、可変容量ダイオードＣｖ１、Ｃｖ２に供給される電圧が制御され、圧電振動素子２０が有する固有の温度周波数特性を広い温度範囲で平坦化することができる。
【００２４】
図３及び図４に示すように、増幅回路部Ｙは、第２のインバータＩＮＶ２によって構成されている。
前記増幅回路部Ｙの第２のインバータＩＮＶ２の入力側は、前記発振回路部Ｘの第１のインバータ１１の出力側と接続されている。
前記増幅回路部Ｙの第２のインバータＩＮＶ２の出力側は、出力端子ＯＵＴと接続されている。
前記増幅回路部Ｙの第２のインバータＩＮＶ２と電源電圧端子Ｖｄｄは、スイッチＳＷ１を介して接続されている。
後述する切替回路部Ｚの比較器ＣＯＭＰ１の出力側とのスイッチＳＷ１が接続されており、周波数制御端子Ｖｃｏｎｔに定電圧が印加されることにより、スイッチＳＷ１がＯＦＦの状態になり、電源電圧端子Ｖｄｄからの定電圧が、前記増幅回路部Ｙの第２のインバータＩＮＶ２に印加されなくなるので、発振が停止することになる。
【００２５】
図３及び図４に示すように、温度補償用制御データを記憶するためのメモリ部Ｍは、ＰＲＯＭ及びＥＥＰＲＯＭにより構成されている。
温度補償関数である下記の式１に示す３次関数のもととなるパラメータ、例えば３次成分調整値α、１次成分調整値β、０次成分調整値γの各値の温度補償用制御データが書込読込端子ＩＮＰＵＴ／ＯＵＴＰＵＴから入力され、メモリ部Ｍに保存される。
ｆ＝α（Ｔ−Ｔ０）３＋β（Ｔ−Ｔ０）＋γ・・・（式１）
尚、ｆは周波数を示し、αは３次成分の定数を示し、βは１次成分の定数を示し、γは０次成分の定数を示し、Ｔ、Ｔ０は、温度を示す。
【００２６】
温度補償信号制御回路部Ｔは、３次関数発生回路や５次関数発生回路等によって構成されている。例えば、３次関数発生回路の場合は、そのメモリ部Ｍに入力された温度補償用制御データを読出して、温度補償用制御データから各温度に対して３次関数で導き出された電圧を発生させる。尚、この時の外部の周囲温度は、集積回路素子内の温度センサより得られる。
温度補償信号制御回路部Ｔは、可変容量ダイオードＣｖ１、Ｃｖ２のカソードと接続されており、温度補償信号制御回路部Ｔからの電圧が印加される。
このように、可変容量ダイオードＣｖ１、Ｃｖ２に温度補償信号制御回路部Ｔからの電圧を印加することよって、圧電振動素子２０の周波数の温度特性を補正することにより、周波数の温度特性が平坦化される。
【００２７】
図３に示すように、切替回路部Ｚは、抵抗Ｒ１、Ｒ２と比較器ＣＯＭＰ１によって構成されている。
前記抵抗Ｒ１の一端は、電源電圧端子Ｖｄｄと接続されており、前記抵抗Ｒ１の他端は、前記抵抗Ｒ２の一端と接続されている。前記抵抗Ｒ２の他端は、グランド端子ＧＮＤと接続されている。
比較器ＣＯＭＰ１のマイナス入力側は、前記抵抗Ｒ１の他端及び前記抵抗Ｒ２の一端と接続されている。また、比較器ＣＯＭＰ１のプラス入力側は、周波数制御端子Ｖｃｏｎｔと接続されている。
比較器ＣＯＭＰ１の出力側は、スイッチＳＷ１と接続されている。
比較器ＣＯＭＰ１の入力プラス側に接続されている周波数制御端子Ｖｃｏｎｔから印加される電圧を、比較器ＣＯＭＰ１にマイナス入力側に接続されている電源電圧端子Ｖｄｄから印加される基準電圧Ｖｒｅｆよりも大きい値なるか同じ値になることで、比較器ＣＯＭＰ１から信号Ｓ１が出力される。
信号Ｓ１がスイッチＳＷ１に入力されることによって、スイッチＳＷ１をＯＮ状態である増幅回路部Ｘの第２のインバータＩＮＶ２と電源電圧端子Ｖｄｄが接続された状態からＯＦＦの状態である増幅回路部Ｙの第２のインバータＩＮＶ２と電源電圧端子Ｖｄｄが切り離された状態にさせる。
これによって、増幅回路部Ｙの第２のインバータＩＮＶ２に電源電圧端子Ｖｄｄからの電源電圧が印加されなくなり、増幅回路部Ｙの第２のインバータＩＮＶ２のみが停止する。そのことによって、発振回路部Ｘを動作させたまま圧電発振器の出力を停止することができる。
【００２８】
図３に示すように、スイッチＳＷ１は、増幅回路部Ｙの第２のインバータＩＮＶ２と電源電圧端子Ｖｄｄの接続間に配置され、切替回路部Ｚの比較器ＣＯＭＰ１から出力される信号Ｓ１によって、増幅回路部Ｙの第２のインバータＩＮＶ２と電源電圧端子Ｖｄｄが接続された状態から、切り離された状態となる。
【００２９】
また、図４に示すように、スイッチＳＷ１をＭＯＳ−ＦＥＴを用いて構成した場合、ＭＯＳ−ＦＥＴのゲート側は、切替回路部Ｚの比較器ＣＯＭＰ１の出力側と接続されている。ＭＯＳ−ＦＥＴのドレーン側と電源電圧端子Ｖｄｄが接続されており、ＭＯＳ−ＦＥＴのソース側と増幅回路部Ｙの第２のインバータＩＮＶ２が接続されている。
ＭＯＳ−ＦＥＴのゲート側に、抵抗Ｒ４の一端と接続されている。抵抗Ｒ４の他端はグランド端子ＧＮＤと接続されている。
このように抵抗Ｒ４を用いることにより、誤信号がＭＯＳ−ＦＥＴに出力された場合でも、プルアップ抵抗としての役割により、ＭＯＳ−ＦＥＴが誤動作することはない。
【００３０】
尚、信号Ｓ１は、スイッチＳＷ１に入力される。これにより、スイッチＳＷ１が電源電圧端子Ｖｄｄと増幅回路部Ｙの第２のインバータＩＮＶ２が接続された状態から電源電圧端子Ｖｄｄと増幅回路部Ｙの第２のインバータＩＮＶ２が切り離された状態になる。
【００３１】
例えば、抵抗Ｒ１と抵抗Ｒ２の抵抗値の比率が１：９となるように設定し、電源電圧端子Ｖｄｄに印加される電圧が３．０（Ｖ）の時には、比較器ＣＯＭＰ１のマイナス入力側に印加される基準電圧Ｖｒｅｆが２．７（Ｖ）に設定された場合、周波数制御端子Ｖｃｏｎｔに印加される電圧が２．０（Ｖ）の場合には、比較器ＣＯＭＰ１のプラス入力側には、２．０（Ｖ）が入力されるため、比較器ＣＯＭＰ１からの信号Ｓ１は出力されない。しかし、周波数制御端子Ｖｃｏｎｔに印加される電圧が２．７（Ｖ）の場合には、比較器ＣＯＭＰ１のプラス入力側には、２．７（Ｖ）が入力されるため、比較器ＣＯＭＰ１から信号Ｓ１が出力される。
このように比較器ＣＯＭＰ１のマイナス入力側に、印加される基準電圧Ｖｒｅｆを電源電圧端子の９０％以上となるように抵抗Ｒ１と抵抗Ｒ２を設定することによって、周波数制御端子Ｖｃｏｎｔに印加する電圧は、電源電圧の７０％以上に設計されることは少ないため、間違って周波数制御端子Ｖｃｏｎｔに少し高めの電圧を印加した場合でも、比較器ＣＯＭＰ１からスイッチＳＷ１に誤信号が出力されることを防止することができる。
【００３２】
このように本発明の実施形態に係る圧電発振器により、従来の圧電発振器のように増幅回路部Ｙの第２のインバータＩＮＶ２の動作をＯＮ／ＯＦＦさせるスイッチＳＷ１を制御するための信号を入力するインヒビット端子ＩＮＨのような新たな電極端子を設けることなく、周波数制御端子Ｖｃｏｎｔに印加する電圧値を可変することで、スイッチＳＷ１のＯＮ／ＯＦＦを切り替えることができる。
また、圧電発振器の電極端子数が増えないことから、携帯電話等のモジュールを構成しているマザーボード上に搭載する場合、マザーボード上の配線や圧電発振器を搭載する為の搭載パッドの位置を変更する必要がなく、前記搭載パッドに電圧を印加するタイミング等を調整するように、モジュールを起動させているソフトウエアを変更することで対応することが可能となる。
【００３３】
尚、本発明は前記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
例えば、前記した本実施形態では、圧電振動素子２０を構成する圧電素材として水晶を用いた場合を説明したが、他の圧電素材として、ニオブ酸リチウム、タンタル酸リチウムまたは、圧電セラミックスを圧電素材として用いた圧電振動素子でも構わない。
【００３４】
本発明の圧電発振器１００は、パッケージ１０の凹部空間内に圧電振動素子２０と、集積回路素３０が収容されて蓋体で気密封止されているが、前記パッケージ１０の一方の主面に形成されている第１の凹部空間内に、圧電振動素子２０が搭載され、前記パッケージの他方の主面に形成される第２の凹部空間１２内に集積回路素子５０が搭載された構造としても構わない。
【００３５】
また、本発明の圧電発振器１００では、温度補償型圧電発振器のブロック図にて説明したが、メモリ部と温度補償信号発生回路部がない電圧制御型圧電発振器の場合でも、本発明における手段は適用可能である。
【００３６】
また、本発明の圧電発振器１００は、パッケージ１０の他方の主面に書込読込端子ＩＮＰＵＴ／ＯＵＴＰＵＴが設けられているが、パッケージの側面に書込読込端子ＩＮＰＵＴ／ＯＵＴＰＵＴを設けても構わない。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態に係る圧電発振器を示す分解斜視図である。
【図２】本発明の実施形態に係る圧電発振器を示す斜視図である。
【図３】本発明の実施形態に係る圧電発振器のブロック図である。
【図４】本発明の他の実施形態に係る圧電発振器のブロック図である。
【図５】従来の圧電発振器を示すブロック図である。
【図６】従来の圧電発振器を示す回路図である。
【符号の説明】
【００３８】
１０・・・パッケージ
１１・・・凹部空間
１２・・・封止用導体パターン
１３・・・外部接続用電極端子
１４・・・圧電振動素子搭載パッド
１５・・・集積回路素子搭載パッド
１６・・・搭載部
２０・・・圧電振動素子
２１・・・励振用電極
３０・・・集積回路素子
４０・・・導電性接着剤
５０・・・蓋体
５１・・・封止部材
１００・・・圧電発振器
Ｘ・・・発振回路部
Ｙ・・・増幅回路部
Ｚ・・・切替回路部
Ｃｖ１、Ｃｖ２・・・可変容量ダイオード
Ｒ１、Ｒ２、Ｒ３・・・抵抗
ＩＮＶ１・・・第１のインバータ
ＩＮＶ２・・・第２のインバータ
ＳＷ１・・・スイッチ
ＣＯＭＰ１・・・比較器
Ｖｄｄ・・・電源電圧端子
Ｖｃｏｎｔ・・・周波数制御端子
ＯＵＴ・・・出力端子
ＧＮＤ・・・グランド端子
ＩＮＰＵＴ／ＯＵＴＰＵＴ・・・書込読込端子
【図１】
0005031480.tif 000002
【図２】
0005031480.tif 000003
【図３】
0005031480.tif 000004
【図４】
0005031480.tif 000005
【図５】
0005031480.tif 000006
【図６】
0005031480.tif 000007