(57)【特許請求の範囲】
【請求項１】
第１方向に伸びる第１電極と第２電極を隣接して配置し、１表示フィールドはリセット期間、アドレス期間及び維持放電期間を有する複数のサブフィールドを有するプラズマディスプレイ装置の駆動方法であって、
前記アドレス期間は、前記第２電極に負極性の走査パルスを印加する期間であり、
前記維持放電期間は、前記第１電極と前記第２電極の少なくとも何れか一方に、維持放電を行うための維持パルスを印加する期間であり、
前記リセット期間は、少なくとも書き込み放電工程と消去放電工程とを備え、
前記書き込み放電工程の際に、電圧値が時間の経過に伴って増大方向に徐々に変化する傾きの緩やかな第１のスロープ波形の電圧を前記第２電極に印加し、
前記消去放電工程の際に、電圧値が時間の経過に伴って減少方向に徐々に変化する傾きの緩やかな第２のスロープ波形の電圧を前記第２電極に印加し、
前記維持パルスの印加数が第１のサブフィールドより多い第２のサブフィールドの直後のサブフィールドでの、前記第１のスロープ波形の最大到達電圧時での前記第１及び第２電極間の電圧差が、前記第１のサブフィールドの直後のサブフィールドでの、前記第１のスロープ波形の最大到達電圧時での前記第１及び第２電極間の電圧差よりも大きくなるように、前記第１のスロープ波形の電圧の到達電圧値を異ならせることを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項２】
請求項１に記載のプラズマディスプレイ装置の駆動方法において、
前記書き込み放電工程の前記第１のスロープ波形の電圧は、単位時間当たりの電圧変化量が一定な所定の傾きを有するスロープ波形の電圧であることを特徴とするプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ（ＰＤＰ）装置及びその駆動方法に関し、特に各維持放電電極の両側に表示ラインを形成し、インタレース表示を行うＡＬＩＳ(Alternate Lighting of Surfaces)方式のＰＤＰ装置及びその駆動方法に関する。
【背景技術】
【０００２】
特許第２００１８９３号（特許文献１）は、高精細の表示を低コストで実現するＡＬＩＳ方式のＰＤＰ装置を開示している。図１は、この文献に開示されたＡＬＩＳ方式のＰＤＰ装置の概略構成を示すブロック図である。図示のように、ＡＬＩＳ方式のＰＤＰ装置は、維持放電電極を構成する第１電極（Ｘ電極）Ｘ−１，Ｘ−２，…及び第２電極（Ｙ電極）Ｙ−１，Ｙ−２，…と、アドレス電極Ａ−１，Ａ−２…とが設けられたパネル１と、制御回路１１と、アドレスドライバ１３と、走査ドライバ１２と、奇数Ｙ維持放電（サスティン）回路１６と、偶数Ｙ維持放電（サスティン）回路１７と、奇数Ｘ維持放電（サスティン）回路１４と、偶数Ｘ維持放電（サスティン）回路１５と、電源回路１８とを備える。各要素の構成及び動作については、特許文献１に開示されているので、ここでは詳しい説明を省略する。
【０００３】
ＡＬＩＳ方式の特徴は、各Ｙ電極の上側に隣接するＸ電極との間で第１表示ラインを形成し、下側に隣接するＸ電極との間で第２表示ラインを形成し、奇数フィールドで第１表示ラインを表示し、偶数フィールドで第２表示ラインを表示するインタレース表示を行う点で、この特徴により同じＸ電極及びＹ電極の本数で、従来の２倍の表示ラインが得られ、高精細化できる点である。
【０００４】
また、ＰＤＰ装置では、表示品質や信頼性の向上、消費電力の低減、低コスト化などのために各種の技術が提案されている。本発明はリセット動作に関係するが、これに関係する技術としては、例えば、特開２０００−７５８３５号公報（特許文献２）は、ＡＬＩＳ方式のパネルにおいて傾きの緩やかな電圧波形を有するリセットパルスを利用してコントラストを改善する技術を開示している。また、特表２０００−５０１１９９号公報（特許文献３）は、ランプ波を利用したリセット方式を開示している。更に、特開２０００−２４２２２４号公報（特許文献４）は全表示セルの点灯を伴うリセットパルスを第１サブフィールドのみに適用してコントラストを向上する技術を開示している。更に、特開２０００−２９４３１号公報（特許文献５）はサブフィールドの発光画素比率に従ってリセット電圧を変化させることにより動作を安定させる技術を開示しており、特開２０００−１７２２２４号公報（特許文献６）は直前のサブフィールドの維持放電回数に応じてリセットパルスの電圧を設定することにより誤動作を低減する技術を開示している。
【０００５】
近年、ＰＤＰ装置の表示性能は著しく向上し、輝度、精細度及びコントラストなどにおいてもブラウン管に近い性能が得られるようになってきた。しかしながら、放送や映像ソフトの進化に伴い、表示装置側にも更なる性能向上が望まれており、暗室コントラストに関しても更なる向上が望まれている。この暗室コントラストを低下させる原因である黒表示の輝度は、放電の安定化のためのリセット放電による発光であり、多くの表示ラインを高速でアドレスするためには、十分なリセット放電が必要であり、そのためにある程度の輝度を伴う放電が必要であった。このように安定動作と暗室コントラストは相反する関係にある。上記特許文献４によれば、全表示セルの点灯を伴うリセットパルスを１フィールドに１回、すなわち１個のサブフィールドのみで印加し、他のサブフィールドでは前のサブフィールドで点灯していた表示セルでのみ消去放電のみを実行することにより、大幅に背景発光（黒輝度）が低減し、暗室コントラストが向上する。
【０００６】
一方、特許文献１に開示されたＡＬＩＳ方式のＰＤＰ装置においては、特許文献２に開示されたスロープ波形のリセットパルスを利用することにより、５００：１程度の暗室コントラストが得られている。しかしながら、この方法はすべてのサブフィールドで全表示セルを対象としたリセット放電を実施しているため、特許文献４に開示された技術を適用した場合の背景発光の輝度より輝度が１０倍程度高くなっている。ＡＬＩＳ方式のような全ての電極の隙間を表示ラインとして利用するパネルや高精細パネルにおいては、上下に隣接する表示セル間の結合が強く、点灯セルから消灯セルへの電荷の拡散が起きやすい。従って、リセット後にアドレス放電や維持放電を実施しない場合でも表示セルの状態が変化する。そのために、次のサブフィールドのアドレス放電を安定に実施するためには、あらためて消灯セルを含めて全表示セルを対象としたリセット放電を実施する必要があった。
【特許文献１】特許第２００１８９３号
【特許文献２】特開２０００−７５８３５号公報
【特許文献３】特表２０００−５０１１９９号公報
【特許文献４】特開２０００−２４２２２４号公報
【特許文献５】特開２０００−２９４３１号公報
【特許文献６】特開２０００−１７２２２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図２は、ＡＬＩＳ方式のパネルで維持放電により電荷が隣接する表示セルに拡散する様子を示している。ＡＬＩＳ方式のパネルでは、維持電極（Ｘ電極、Ｙ電極）は等間隔に配置されており、全ての電極の隙間で放電が可能な構造となっている。この図では、奇数フィールドにおいてＸ２電極とＹ２電極間に点灯セルが形成される場合の動作を示している。図２の（Ａ）は維持放電期間の初期の様子を示している。放電によって生成された電子や正イオンなどの荷電粒子は放電空間内を電界によって移動する。ＡＬＩＳ方式のパネルや高精細パネルでは、隣接セルの電極が点灯セルの近傍にあり、そこには強電界がかかっているため電荷が移動して蓄積しやすい。この場合、隣接セルに拡散する電荷は、ほとんどが移動度の大きい電子である。
【０００８】
図２の（Ｂ）は、維持放電を繰返し実施した場合、つまり維持放電パルス数が多い（維持放電期間が長い）サブフィールドの維持放電期間の後半の状態を示す。次のサブフィールドに移行する段階で、仮に特許文献４に開示されたように点灯セルのみを対象としたリセット（消去）を実施した場合、点灯セルに隣接する消灯セルの電荷はそのまま残留することになる。そのような状態でアドレス期間に入り、図２の（Ｃ）に示すように、Ｙ１電極に走査パルスが印加されると、走査パルスの−１７０ＶにＹ１電極に蓄積された負電荷による電圧が重畳される。そのため、消灯セルでアドレスパルスが印加されず、アドレス電極ＡとＹ電極間に放電が無い表示セルでもＸ電極とＹ電極間に放電が発生してしまう。この表示セルは次の維持放電期間で発光することになり、誤表示になる。また、図２の（Ｄ）に示すように、Ｘ３電極に負電荷が蓄積されている場合には、Ｙ３電極に走査パルスが印加され、アドレス電極Ａにアドレスパルスが印加されてＹ３電極とアドレス電極の間で放電が実行されても、Ｘ電極側の負電荷が実効電圧を低下させるためＸ電極とＹ電極間の放電が不発となり、維持放電に必要な壁電荷が形成されず、維持放電が行われないことになる。すなわち不点灯になる。
【０００９】
このように、ＡＬＩＳ方式のパネルのような隣接セルの電極が近くに存在するパネルでは、すべてのサブフィールドごとの全表示セルを対象としたリセット放電が不可欠であった。また、蓄積電荷がもっとも多い場合を想定してリセット電圧を設定し、全サブフィールドにおいてその電圧でリセットを行っていた。そのため、リセット電圧は高くなり、背景発光をある程度以下に低減することが難しく、暗室コントラスト向上が不十分であった。
【００１０】
本発明は、このような問題を解決するもので、ＡＬＩＳ方式のパネルのような隣接セルの電極が近くに存在するパネルでも、背景発光を十分に低減し、暗室コントラストを更に向上できるＰＤＰ装置の駆動方法及びＰＤＰ装置を実現することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記目的を実現するため、第１方向に伸びる第１電極と第２電極を隣接して配置し、１表示フィールドはリセット期間、アドレス期間及び維持放電期間を有する複数のサブフィールドを有するプラズマディスプレイ装置の駆動方法であって、前記リセット期間は、少なくとも書き込み放電工程と消去放電工程とを備え、前記書き込み放電工程の際に、電圧値が時間の経過に伴って増大方向に徐々に変化する傾きの緩やかな第１のスロープ波形の電圧を前記第２電極に印加し、前記消去放電工程の際に、電圧値が時間の経過に伴って減少方向に徐々に変化する傾きの緩やかな第２のスロープ波形の電圧を前記第２電極に印加し、前記複数のサブフィールドのうち少なくとも２個のサブフィールドにおける前記第１のスロープ波形の電圧の到達電圧値を異ならせる。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。本発明によれば、各サブフィールドのリセット放電において、必要以上に大きな電圧を印加することがないため、背景輝度を低減でき、暗室コントラストを向上させることができる。
【発明を実施するための最良の形態】
【００１３】
以下本発明の実施例を説明するが、ここでは特許文献１に開示された図１に示したような構成を有するＡＬＩＳ方式のＰＤＰ装置に本発明を適用した場合を例として説明する。
【００１４】
図３は、本発明の実施例のＰＤＰ装置の駆動波形を示す図であり、奇数フィールドにおける駆動波形を示している。本発明は、リセット期間の駆動波形に特徴があり、アドレス期間及び維持放電期間は従来例と同じであるので、ここでは説明は省略し、リセット期間の電圧波形について説明する。
【００１５】
図４は、本発明の実施例において、リセット期間にＸ電極とＹ電極に印加される電圧波形を示す図である。リセット期間では、Ｘ電極に徐々に−Ｖｗｘ（−１２０Ｖ）に到達する傾きの緩やかなスロープ波形のパルスを印加する。このような波形を使用することにより、前のサブフィールドで点灯していた表示セルの壁電荷を消去する。これが第１消去期間である。次にＸ電極の電圧を維持した状態でＹ電極にスロープ波形のパルスを印加して、全表示セルを対象として放電させて壁電荷を形成する。これが書き込み期間である。その後、更にＸ電極に電圧Ｖｘ（９０Ｖ）を印加した状態で、Ｙ電極に−Ｖｅｙ（−１６０Ｖ）に到達するスロープ波形のパルスを印加する。これが第２消去期間である。
【００１６】
本発明では、第１消去期間及び書き込み期間にＸ電極とＹ電極間に印加する電圧を調整するのが特徴である。なお、図４に示すように印加電圧はスロープ波形であり徐々に変化するので、ここで電圧を調整するとは最終的に印加される電圧レベルを調整することを意味する。電圧の調整方法としては、Ｙ電極側の電圧を調整する方法、Ｘ電極側の電圧を調整する方法、更に両者を調整する方法がある。図４では、Ｘ電極に印加するスロープ波形の到達する最終電圧が−Ｖｗｘ１から−Ｖｗｘ２までの範囲で変化し、Ｙ電極に印加するスロープ波形の到達する最終電圧がＶｗ１からＶｗ２までの範囲で変化する。−Ｖｗｘ２は従来と同じ−１２０Ｖであり、−Ｖｗｘ１は−５０Ｖであり、この範囲内で各サブフィールド毎に所定の値に設定している。また、Ｖｗ２は従来と同じ２００Ｖであり、Ｖｗ１は１００Ｖであり、サブフィールドの条件や表示状態に応じてこの範囲内で所定の値に設定している。
【００１７】
図５は、上記のようなリセット波形を発生する駆動回路の構成を示す図であり、図１の奇数Ｘサスティン回路１４、偶数Ｘサスティン回路１５、奇数Ｙサスティン回路１６、及び偶数Ｙサスティン回路１７の部分に相当する。参照番号３１はＸ電極に印加する維持放電パルスを生成する回路であり、４１はＹ電極に印加する維持放電パルスを生成する回路である。この駆動回路では、Ｘ電極側及びＹ電極側共に、あらかじめリセット用の電圧値が４種類それぞれ用意されている。パネル１の表示セル２１のＹ電極に印加する電圧はスイッチ４２〜４５のいずれかを選択的にオンすることで対応する電圧値が出力される。また、Ｘ電極側については、もっとも低い（絶対値のもっとも大きな）電圧−Ｖｗｘの電源が設けられており、この電圧を出力する時にはスイッチ３７をオンした上でスイッチ３５をオンにする。また、それより高い（絶対値の小さな）電圧を出力する場合にはスイッチ３７をオフした状態でスイッチ３８又は３９をオンにするか又は両方をオフにしてスイッチ３５をオンする。スイッチ３７をオンした場合には、電圧−Ｖｗｘがパネル１の表示セル２１のＸ電極に出力され、それ以外の時には１個から３個のツエナーダイオードで規定される電圧を差し引いた電圧が出力される。なお、本実施例では、Ｙ電極側は複数の電源から、Ｘ電極側は単一電源からツエナーダイオードを利用して出力電圧を生成しているが、Ｘ電極側とＹ電極側の両者共いずれか一方の方式で実現することも可能である。なお、本実施例では出力電圧が取りうる電圧値は４種類であるが、この程度であっても背景発光を十分に低減することが可能である。
【００１８】
図６は、本発明の第１実施例における各サブフィールドのリセット波形を示す図である。ＰＤＰ装置は、発光するか発光しないかの制御しか行えないので、階調レベルの表示は１フィールドを複数のサブフィールドで構成し、点灯するサブフィールドを組み合わせることにより行う。第１実施例では、１フィールド（奇数フィールド又は偶数フィールド）は１０個のサブフィールドで構成されており、第１サブフィールドと第１０サブフィールドの維持放電期間がもっとも長く、維持放電パルスがもっとも多いのでもっとも明るい。そして、中央のサブフィールドほど維持放電期間が短くなっている。これはＰＤＰ装置特有の画質劣化現象である色偽輪郭を低減するための表示シーケンスである。
【００１９】
第１実施例では、リセット期間の書き込み期間にＹ電極に印加する電圧Ｖｗのみを可変にし、これをリセット電圧と呼ぶことにする。第１実施例では、次に説明する理由で、第１サブフィールドのリセット電圧をもっとも大きく設定している。第１の理由は、ＡＬＳ方式の場合、第１サブフィールドで奇数行の表示と偶数行の表示が切り替わるため、前のフィールドで点灯していなかった電極対側も活性化しておく必要があるためである。第２の理由は、フィールドの周期は表示装置の外部から入力される垂直同期信号に同期する。そのため、垂直同期信号の周期が長い映像信号の場合、最終サブフィールドが終了してから第１サブフィールドが開始されるまでの時間が長くなり、放電の安定度を左右するプライミング効果が低下するため、あらためて全表示セルに対して比較的強い放電を実施し、空間電荷を生成する必要があるためである。第３の理由は、第１０サブフィールドの維持放電回数が多いため、図２の（Ｂ）に示したように、多量の電子が隣接セルに蓄積している場合があるからであり、例えば、Ｙ電極側に蓄積した電子はリセット電圧（Ｖｗ）の実効値を下げるため高い電圧が必要になる。以上の理由により、第１サブフィールドのリセット電圧は約２００Ｖに設定する必要がある。従来は、ここで必要な２００Ｖの電圧を全サブフィールドで印加していたために第１サブフィールド以外では過剰な印加電圧になっていた。
【００２０】
第２サブフィールドのリセット電圧は、直前の第１サブフィールドの維持放電回数は多いが、上記の第１および第２の理由がないので第１サブフィールドより下げることが可能である。
【００２１】
第５サブフィールドの維持放電回数は数回ともっとも少なく、図２で説明した隣接する表示セルでの電荷の蓄積はほとんどないので、点灯セルに隣接する消灯セルであっても前のリセット期間で形成された状態が維持されている。従って、その後の第６サブフィールドのリセット電圧はもっとも低く約１００Ｖに設定している。Ｘ電極とＹ電極の間の放電閾値電圧は２２０Ｖ程度であるため、消灯セルはほとんど放電を行わない。
【００２２】
第３サブフィールドから第５サブフィールドのリセット電圧は、第２サブフィールドと第６サブフィールドのリセット電圧の間の値であり、第７サブフィールドから第１０サブフィールドのリセット電圧は、維持放電期間が徐々に長くなるのでそれに応じて第６サブフィールドのリセット電圧より若干高く設定する。なお、第１実施例では、リセット期間の長さは固定である。
【００２３】
図７は、本発明の第２実施例における各サブフィールドのリセット波形を示す図である。図６の第１実施例との違いは、Ｙ電極に印加する電圧Ｖｗを変化させると共に、電極に印加する電圧を諸条件に応じて変化させている点である。第１サブフィールドのリセット期間の第１消去期間におけるＸ電極への印加電圧と書き込み期間におけるＹ電極への印加電圧は、上記と同じ理由で両者とも絶対値を大きくしている。第１実施例では第サブフィールドのリセット電圧を低くしているが、この第２実施例ではＹ電極への印加電圧は高い状態に維持した上で、Ｘ電極側の電圧の絶対値を小さくしている（負電圧なので高くしている）。その理由は次の通りである。維持放電期間ではアドレス電極は平均的には陰極となるため、アドレス放電でアドレス電極側に形成された負電荷は、維持放電にさらされて徐々に消去される。しかし、維持放電回数が少ない場合は消去されにくい。そして、その電荷がそのまま残留するとアドレスパルス電圧の実行値を下げる方向に作用するため好ましくない。従って、リセット期間でのアドレス電極側の負電荷を消去するために、Ｘ電極とＹ電極間の電圧は小さく設定しても、Ｙ電極とアドレス電極間の電圧が大きくなるように設定し、アドレス電極とＹ電極間の放電によりアドレス電極側の負電荷を消去する働きを強めている。
【００２４】
図８は、本発明の第３実施例の維持電極駆動回路の構成を示す図である。図５の第１及び第２実施例の駆動回路では、電圧の異なる複数の電源を設けるか、単一電源からツエナーダイオードを利用して出力電圧を生成しているが、第３実施例の駆動回路では、電極に印加する電圧を徐々に変化させ、電極の電圧を監視して所定値に到達した時に電圧の印加を停止する点が異なる。なお、第３実施例のＸ電極側駆動回路３０は、図８のＸ電極側駆動回路と同様の構成を有するものとする。リセット電圧Ｖｗは、スイッチ５４をオンすることで、電流制限器５５を介して表示セル２１のＹ電極へ印加される。電流制限器５５が設けられているので、パネル１に流れ込む電流が制限され、Ｙ電極の電圧は傾きの緩やかなスロープ波形で変化する。更に、Ｙ電極に印加されるリセットパルス電圧は電圧検出器５６で監視され、所定の電圧に達した時にリセット電圧制御回路５３によりスイッチ５４がオフされる。リセット電圧制御回路５３は、表示シーケンス制御回路５１からの実行中のサブフィールドの情報、維持放電の回数情報などを受け、それらの情報からリセット印加電圧を決定する。
【００２５】
第３実施例では、リセット電圧が所定の値に達してスイッチ５４をオフすると同時に、次の消去工程に移行する。図９は、第３実施例における各サブフィールドのリセット波形を示す図である。図６及び図７ではＹ電極の電圧がそれぞれ所定値に達した後しばらくの間保持されているのに対して、第３実施例ではＹ電極の電圧がそれぞれ所定値に達した直後に印加が停止され、次の消去期間の動作に移行している。これにより、動作時間を短縮でき、短縮した時間を、例えば維持放電期間の延長に使用できる。
【００２６】
以上第１から第３実施例を説明したが、各設定電圧やいずれの電圧を出力するかについては、パネルの設計や駆動条件によって最適値を設定することはいうまでもない。
【００２７】
図１０は、本発明の効果を説明する図であり、第１から第３実施例で示したように各サブフィールドのリセット電圧を最適になるように制御した場合のリセット発光の強度を従来技術による場合と対比して示している。図示のように、中央でのリセットパルスによる発光強度が小さくなり、背景輝度は従来の約１／２から１／３になり、暗室コントラストは２倍から３倍に改善された。
【００２８】
なお、上記のように、維持放電回数が多い場合に放電で発生する電荷が拡散して隣接する表示セルの電極に蓄積されるのが大きな原因である。従って、前のフィールドの維持放電回数が少ない場合には、次のフィールドのリセット電圧を低くすることが可能である。例えば、ＰＤＰ装置では、表示率が高い時には維持放電期間の長さを短くして電力増加を制限することが行われるが、そのような場合には、書き込み放電工程のリセット電圧を小さくすることが可能である。
【００２９】
（付記１）  第１方向に伸びる第１電極と第２電極を隣接して交互に配置し、前記第２電極の一方に隣接する第１電極との間で第１表示ラインを形成し、前記第２電極の他方に隣接する第１電極との間で第２表示ラインを形成し、前記第１表示ラインと前記第２表示ラインを交互に別々のフィールドで表示するインタレース表示を行うプラズマディスプレイ装置の駆動方法であって、１表示フィールドは複数のサブフィールドで構成され、各サブフィールドは、少なくともリセット期間、アドレス期間及び維持放電期間より構成され、更に、前記リセット期間は、少なくとも書き込み放電工程と消去放電工程とを備えるプラズマディスプレイ装置の駆動方法において、前記書き込み放電工程の電圧を、少なくとも一部のサブフィールドで異ならせることを特徴とするプラズマディスプレイ装置の駆動方法（１）。
【００３０】
（付記２）  付記１に記載のプラズマディスプレイ装置の駆動方法であって、前記維持放電期間における維持放電回数の少ないサブフィールドの後のサブフィールドの前記リセット期間の前記書き込み放電工程の電圧を小さくするプラズマディスプレイ装置の駆動方法。
【００３１】
（付記３）  付記１に記載のプラズマディスプレイ装置の駆動方法であって、前記プラズマディスプレイ装置は、前記第１と第２電極に対して垂直な方向に伸びる第３電極を更に備え、前記書き込み放電工程では、前記第３電極に所定の電圧を印加した状態で、前記第１電極に印加する電圧又は第２電極に印加する電圧又はその両方の電圧を変化させるプラズマディスプレイ装置の駆動方法（２）。
【００３２】
（付記４）  付記１に記載のプラズマディスプレイ装置の駆動方法であって、前記第１又は第２表示ラインを表示するフィールドが終了した後、次のフィールドの最初のサブフィールドのリセット期間における前記書き込み放電工程の電圧を他のサブフィールドより大きくするプラズマディスプレイ装置の駆動方法。
【００３３】
（付記５）  付記１に記載のプラズマディスプレイ装置の駆動方法であって、１フィールドの時間が短くなり、フィールド内の最後のサブフィールドが終了した後次のフィールドの最初のサブフィールドを開始するまでの間に休止期間が発生した時には、前記休止期間の長さに応じて最初のサブフィールドのリセット期間における前記書き込み放電工程の電圧を大きくするプラズマディスプレイ装置の駆動方法。
【００３４】
（付記６）  付記１に記載のプラズマディスプレイ装置の駆動方法であって、前記書き込み放電工程の電圧波形は、電圧が緩やかに変化するスロープ波形であるプラズマディスプレイ装置の駆動方法（３）。
【００３５】
（付記７）  付記６に記載のプラズマディスプレイ装置の駆動方法であって、前記書き込み放電工程の時間は一定であり、各サブフィールド毎に所定の電圧に到達した後、その電圧を書き込み放電工程終了まで維持するプラズマディスプレイ装置の駆動方法。
【００３６】
（付記８）  付記６に記載のプラズマディスプレイ装置の駆動方法であって、前記書き込み放電工程の電圧波形の電圧変化率は全サブフィールドで同じであり、電圧が所定の値に到達した後直ちに次の消去工程に移行するプラズマディスプレイ装置の駆動方法。
【００３７】
（付記９）  第１方向に伸び、隣接して交互に配置された第１電極及び第２電極と、前記第１および第２電極に駆動電圧を印加する駆動回路とを備え、前記第２電極の一方に隣接する第１電極との間で第１表示ラインを形成し、前記第２電極の他方に隣接する第１電極との間で第２表示ラインを形成し、前記第１表示ラインと前記第２表示ラインを交互に別々のフィールドで表示するインタレース表示を行い、１表示フィールドは複数のサブフィールドで構成され、各サブフィールドは、少なくともリセット期間、アドレス期間及び維持放電期間より構成され、更に、前記リセット期間は、少なくとも書き込み放電工程と消去放電工程とを備えるプラズマディスプレイ装置において、前記駆動回路は、少なくとも一部のサブフィールドの前記書き込み放電工程で、異なる電圧を出力することを特徴とするプラズマディスプレイ装置（４）。
【００３８】
（付記１０）  付記９に記載のプラズマディスプレイ装置であって、前記駆動回路は、書き込み放電用の複数の電圧源を備え、該複数の電圧源を選択して電圧を異ならせるプラズマディスプレイ装置。
【００３９】
（付記１１）  付記９に記載のプラズマディスプレイ装置であって、前記駆動回路は、時間経過に従って、電圧が所定の値まで徐々に増加する電圧源回路と、電極に印加される電圧を監視する電圧監視回路とを備え、電極の電圧が所定の値に達した時点で電圧印加を中断するプラズマディスプレイ装置。
【００４０】
（付記１２）  第１方向に伸びる第１電極と第２電極を隣接して交互に配置し、前記第２電極の一方に隣接する第１電極との間で第１表示ラインを形成し、前記第２電極の他方に隣接する第１電極との間で第２表示ラインを形成し、前記第１表示ラインと前記第２表示ラインを交互に別々のフィールドで表示するインタレース表示を行うプラズマディスプレイ装置の駆動方法であって、１表示フィールドは複数のサブフィールドで構成され、
各サブフィールドは、少なくともリセット期間、アドレス期間及び維持放電期間より構成され、更に、前記リセット期間は、少なくとも書き込み放電工程と消去放電工程とを備えるプラズマディスプレイ装置の駆動方法において、表示率が高い時には前記維持放電期間の長さを短くして電力増加を制限するように、表示率に応じて前記維持放電期間の長さを制御し、前記維持放電期間が短い時には、前記書き込み放電工程の最終電圧を小さくすることを特徴とするプラズマディスプレイ装置の駆動方法（５）。
【産業上の利用可能性】
【００４１】
本発明は、プラズマディスプレイ装置に利用可能である。
【図面の簡単な説明】
【００４２】
【図１】ＡＬＩＳ方式のプラズマディスプレイ装置（ＰＤＰ装置）の概略構成を示すブロック図である。
【図２】従来技術の問題点を説明する図である。
【図３】本発明の実施例における駆動波形を示す図である。
【図４】実施例のリセット波形を示す図である。
【図５】実施例の維持電極駆動回路の構成を示す図である。
【図６】本発明の第１実施例における各サブフィールドのリセット波形を示す図である。
【図７】本発明の第２実施例における各サブフィールドのリセット波形を示す図である。
【図８】本発明の第３実施例の維持電極駆動回路の構成を示す図である。
【図９】第３実施例における各サブフィールドのリセット波形を示す図である。
【図１０】本発明の効果を説明する図である。
【符号の説明】
【００４３】
１…プラズマディスプレイパネル、１１…制御回路、１２…走査回路、１３…アドレスドライバ、１４…奇数Ｘ維持放電（サスティン）回路、１５…偶数Ｘ維持放電（サスティン）回路、１６…奇数Ｙ維持放電（サスティン）回路、１７…偶数Ｙ維持放電（サスティン）回路、１８…電源回路。
【図１】
0004902601.tif 000002
【図２】
0004902601.tif 000003
【図３】
0004902601.tif 000004
【図４】
0004902601.tif 000005
【図５】
0004902601.tif 000006
【図６】
0004902601.tif 000007
【図７】
0004902601.tif 000008
【図８】
0004902601.tif 000009
【図９】
0004902601.tif 000010
【図１０】
0004902601.tif 000011