(57)【特許請求の範囲】
【請求項１】
入力音響信号をＮ個の周波数帯域に帯域分割する帯域分割手段と、該帯域分割手段で帯域分割された互いに異なる帯域の音響信号の利得を制御するＮ個の可変利得増幅手段と、該Ｎ個の可変利得増幅手段から出力するそれぞれの出力信号の位相ずれを個別に補正するＮ個の位相補正手段と、該Ｎ個の位相補正手段の出力信号を互いに加算して出力音響信号を取り出す加算手段とを備え、
前記Ｎ個の可変利得増幅手段のそれぞれは、音響信号の入力レベルをＶＩＮとし、第１の閾値をＴＨ１とし、第２の閾値をＴＨ２（ＴＨ２＜ＴＨ１）とし、増幅レベルをＢＴとしたとき、
ＴＨ１≦ＶＩＮのときレベル圧縮率ＲＴ１で圧縮する利得制御値ＶＣを演算し、ＴＨ２＜ＶＩＮ＜ＴＨ１のときダイナミックレンジ圧縮率ＲＴ２で圧縮する利得制御値ＶＣを演算し、ＶＩＮ≦ＴＨ２でかつ（ＴＨ２−ＶＩＮ）＜ＢＴのとき「ＴＨ２−ＶＩＮ」でレベル増幅する利得制御値ＶＣを演算し、ＶＩＮ≦ＴＨ２でかつ（ＴＨ２−ＶＩＮ）＞ＢＴのときノイズ除去率ＲＴ３でノイズ除去する利得制御値ＶＣを演算し、得られた利得制御値ＶＣを前記入力レベルＶＩＮに加算した値が音響信号の出力レベルＶＯＵＴとなるようにし、
かつ、段階数Ｃｎｔを１以上に設定し、該段階数Ｃｎｔのデクリメントごとに、前記ＴＨ１を順次高くなるように更新し、前記デクリメントごとに得られた前記利得制御値ＶＣを前記入力音響入力レベルＶＩＮに加算し、前記Ｃｎｔ＝０になったときの前記利得制御値ＶＣを、直前までの前記利得制御値ＶＣを加算した前記入力レベルＶＩＮにさらに加算した値が前記出力レベルＶＯＵＴになるようにすることを特徴とするＡＧＣ装置。
【請求項２】
請求項１に記載のＡＧＣ装置において、
前記Ｎ個の可変利得制御手段と前記Ｎ個の位相補正手段は、互いに接続される少なくとも１組の前記可変利得制御手段と前記位相補正手段の接続順序を逆にしたことを特徴とするＡＧＣ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力音響信号の利得を制御するＡＧＣ（自動利得制御値）装置に関するものである。
【背景技術】
【０００２】
従来のこの種のＡＧＣ装置として、図８に示す構成のものがある（例えば、特許文献１）。図８において、入力端子４１に入力した音響信号は遅延回路４２で遅延されて可変利得増幅回路４３に入力し、ここで利得制御されて出力端子４４に出力する。また、入力端子４１に入力した音響信号の一部は絶対値回路４５に入力され、そこで絶対値化された信号は時定数Ｔ１の第１の平滑回路４６と時定数Ｔ２の第２の平滑回路４７に入力する。時定数はＴ１＜Ｔ２に設定されている。第１、第２の平滑回路４６，４７の出力信号は信号選択回路４８に入力し、ここで信号レベルの大きな側の平滑回路の出力信号が選択され、利得制御信号として、タイマ回路４９が動作している間、入力信号を保持する値保持回路５０に入力し、値保持回路５０からの出力信号が可変利得増幅回路４３に利得制御信号として入力する。
【０００３】
ここで、入力端子４１に入力した音響信号が低いレベルから高いレベルに変化するときを「アタック時」、高いレベルから低いレベルに変化するときを「リリース時」と定義すると、アタック時では時定数の小さな（反応の早い）第１の平滑回路４６の出力信号レベルの方が時定数の大きな（反応の遅い）第２の平滑回路４７のそれより大きくなり、リリース時ではその逆に、第２の平滑回路４７の出力信号レベルの方が第１の平滑回路４６のそれより大きくなる。したがって、アタック時では第１の平滑回路４６の出力信号が選択され、リリース時では第２の平滑回路４７の出力信号が選択されて、値保持回路５０に入力する。可変利得制御回路４３は値保持回路５０の出力信号で制御される。
【０００４】
遅延回路４２は第１の平滑回路４６が選択されるアタック時の制御時間に合わせて設定する。例えば、アタック時は音響信号が低いレベルから高いレベルに変化するが、第１の平滑回路４６の時定数による制御時間「アタック制御時間」が生じる。それにより、適切な利得低減制御が行われるためには一定の制御時間が必要となるため、アタック制御時間の間、高いレベルに対して圧縮が行われず「アタック感」のある不自然な音となる。そこで、アタック制御時間が経過し、適切な利得低減制御が行われる時間を遅延回路４２で設定することで「アタック感」のある不自然な音を抑制している。
【０００５】
このように、アタック時の不自然な音を抑制するために遅延回路４２が接続されているので、音響信号が高いレベルから低いレベルへと変化するリリース時において、遅延回路４２によりリリース直前の信号レベルが持ち上がる不自然なレベル変化となる。そこで、信号選択回路４８の出力に値保持回路５０とタイマ回路４９を接続している。アタック時はタイマ回路４９は不動作となり、値保持回路５０は信号選択回路４８の出力をそのまま可変利得増幅回路４３へ出力するが、リリース時はタイマ回路４９が動作し、信号レベルが高いレベルから低いレベルへ変化するまでの時間を値保持回路５０へ設定し、値保持回路５０は設定された時間の間、タイマ回路４９が動作する直前、つまりアタック時の利得制御値信号の出力を可変利得増幅回路４３に出力する。そして信号レベルが高いレベルから低いレベルへと変化したらリリース時の利得制御値信号を出力する。
【０００６】
このことから、小さな音響を大きくし、大きな音響を小さくすることでダイナミックレンジを失くすような音響信号に効果的であり、特にアタック時における制御を早め、リリース時における制御を遅らせることでレベル変化時の不自然な音を抑制し、自然なレベル抑圧効果を実現できる。
【特許文献１】特開２００４−７２５６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように、従来技術では入力音響信号の利得制御によるレベルの変化を自然にすることができる。しかし、入力音響信号が入力されることを想定しているが、信号のレベルのみを利得制御の対象としているため、音域に対する個別の制御を行うことができない。音響信号は大きく分けても低音域（低域），中音域（中域），高音域（高域）の３つがあり、例えば、低音域、中音域、高音域の信号レベルが一定である音響信号が入力した場合、ラウドネス曲線に基づくと、低音域と高音域を中音域よりも増幅しなければ、音として全ての音域のレベルが一定と感じられないといった特性がある。しかし、従来技術のＡＧＣ装置ではそのような各帯域に対して個別に利得制御値を行うことができない。
【０００８】
また、前記従来技術は、ダイナミックレンジをあえて失くし、聞こえやすくするように音響信号を処理する場合には効果的であるが、音楽のような音響信号に対してダイナミックレンジを失くした場合、明瞭感といった本来の音響効果を損ねてしまう。
【０００９】
本発明はこのような点に鑑みてなされたもので、その目的は、入力音響信号のレベルだけではなく、個別の音域に対して個別の利得制御を行うことを可能にし、より細やかな設定を行うことができるＡＧＣ装置を提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、請求項１にかかる発明のＡＧＣ装置は、入力音響信号をＮ個の周波数帯域に帯域分割する帯域分割手段と、該帯域分割手段で帯域分割された互いに異なる帯域の音響信号の利得を制御するＮ個の可変利得増幅手段と、該Ｎ個の可変利得増幅手段から出力するそれぞれの出力信号の位相ずれを個別に補正するＮ個の位相補正手段と、該Ｎ個の位相補正手段の出力信号を互いに加算して出力音響信号を取り出す加算手段とを備え、前記Ｎ個の可変利得増幅手段のそれぞれは、音響信号の入力レベルをＶＩＮとし、第１の閾値をＴＨ１とし、第２の閾値をＴＨ２（ＴＨ２＜ＴＨ１）とし、増幅レベルをＢＴとしたとき、ＴＨ１≦ＶＩＮのときレベル圧縮率ＲＴ１で圧縮する利得制御値ＶＣを演算し、ＴＨ２＜ＶＩＮ＜ＴＨ１のときダイナミックレンジ圧縮率ＲＴ２で圧縮する利得制御値ＶＣを演算し、ＶＩＮ≦ＴＨ２でかつ（ＴＨ２−ＶＩＮ）＜ＢＴのとき「ＴＨ２−ＶＩＮ」でレベル増幅する利得制御値ＶＣを演算し、ＶＩＮ≦ＴＨ２でかつ（ＴＨ２−ＶＩＮ）＞ＢＴのときノイズ除去率ＲＴ３でノイズ除去する利得制御値ＶＣを演算し、得られた利得制御値ＶＣを前記入力レベルＶＩＮに加算した値が音響信号の出力レベルＶＯＵＴとなるようにし、かつ、段階数Ｃｎｔを１以上に設定し、該段階数Ｃｎｔのデクリメントごとに、前記ＴＨ１を順次高くなるように更新し、前記デクリメントごとに得られた前記利得制御値ＶＣを前記入力音響入力レベルＶＩＮに加算し、前記Ｃｎｔ＝０になったときの前記利得制御値ＶＣを、直前までの前記利得制御値ＶＣを加算した前記入力レベルＶＩＮにさらに加算した値が前記出力レベルＶＯＵＴになるようにすることを特徴とする。
請求項２にかかる発明は、請求項１に記載のＡＧＣ装置において、前記Ｎ個の可変利得制御手段と前記Ｎ個の位相補正手段は、互いに接続される少なくとも１組の前記可変利得制御手段と前記位相補正手段の接続順序を逆にしたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、従来どおりに音響信号の入力レベルに対して利得制御（低減、増幅）を行えるだけではなく、個別の音域（帯域）に対しても利得制御を行うことが可能となり、ダイナミックレンジが狭くなることを抑え、映画や音楽といった利得制御の異なる音響信号に対応でき、また利得制御時の変化量をより細かく設定することができる等の利点がある。
【発明を実施するための最良の形態】
【００１２】
図１は本発明の実施形態の多帯域分割多段階可変型のＡＧＣ装置の構成を示すブロック図である。１は入力端子、２1〜２Nは入力音響信号の互いに異なる音域（帯域）を選択するＮ個のフィルタ回路、３1〜３Nはフィルタ回路２1〜２Nの出力信号を入力信号とするＮ個のＡＧＣ回路、４1〜４Nはフィルタ回路２1〜２Nにより変化した各帯域の位相を補正して揃えるためにＡＧＣ回路３1〜３Nの出力信号を入力信号とするＮ個の位相器、５は位相器４1〜４NからのＮ個の出力信号を加算して出力する加算器、６は出力端子である。なお、ＡＧＣ回路３1〜３Nと位相回路４1〜４Nは接続順序を入れ替えてもよい。このとき、全部のＡＧＣ回路３1〜３Nと全部の位相回路４1〜４Nの接続順序を入れ替えてもよいし、１組のみ、例えば、ＡＧＣ回路３1と位相回路４1のみの接続順序を入れ替えてもよい。
【００１３】
図２はフィルタ回路２1〜２N、位相器４1〜４Nとして使用される１次ＩＩＲフィルタの構成を示すブロック図である。この１次ＩＩＲフィルタは入力端子１１、１サンプルタイム遅延器１２，１７、乗算器１３，１４，１６、加算器１５、出力端子１８の構成からなる。各フィルタ回路２1〜２Nおよび位相器４1〜４Nは、全て個別の１次ＩＩＲフィルタ構成で実現でき、フィルタ回路２1〜２Nを示す１次ＩＩＲフィルタ構成は、入力端子１１は入力端子１に接続され、出力端子１８は各帯域のＡＧＣ回路３1〜３Nの入力端子に接続される。また、図１に示す構成においては、位相器４1〜４Nを示す１次ＩＩＲフィルタ構成は、入力端子１１は各帯域のＡＧＣ回路３1〜３Nの出力端子に接続され、出力端子１８は加算器５に接続される。
【００１４】
図３は図１に示したＡＧＣ回路３1〜３Nにおいて、入力音響信号のレベルを検出した後の処理内容を示したフローチャートである。ＡＧＣ回路への入力音響信号のレベル検出（Ｓ１）後、対数変換回路によりその信号を指数値（リニア値）から対数値の入力レベルＶＩＮへと変換する（Ｓ２）。次に、ＶＣをＡＧＣ回路の利得制御値として、ＶＣ＝０に設定し（Ｓ３）、その後の制御を繰り返す回数、つまり何段階処理を行うかを決定する段階数Ｃｎｔを１減算する（Ｓ４）。なお、この階段数Ｃｎｔには１以上の値が予め設定されている。このように、１個の入力レベルＶＩＮが検出されると、段階数Ｃｎｔが１づつデクリメントされ、デクリメント毎に得られる利得制御値ＶＣを入力レベルＶＩＮに順次加算し、段階数Ｃｎｔが０になったときの利得制御値ＶＣを加算した際の値が出力レベルＶＯＵＴとなるような制御が行われる。そして、新たな入力音響信号のレベルが検出されると、同様な処理が繰り返される。
【００１５】
まず、検出した入力レベルＶＩＮが第２の閾値ＴＨ２より大きいか小さいかを判別し（Ｓ５）、小さい場合（Ｓ５−Ｙ）は、検出した信号レベル「ＴＨ２−ＶＩＮ」が増幅レベルＢＴの範囲内にあるか判別する（Ｓ６）。そして、増幅レベルＢＴの範囲内の場合（Ｓ６−Ｙ）は、第２の閾値ＴＨ２のレベルを超えないように利得制御値ＶＣを決定し（Ｓ７）、増幅レベルＢＴの範囲外の場合（Ｓ６−Ｎ）は、ノイズ除去率ＲＴ３により利得制御値ＶＣを決定（Ｓ８）する。図３ではこの利得制御値をＶＣ＋で表したが、これは次回以降で加算されることを示す。
【００１６】
次に、検出した入力レベルＶＩＮが第２の閾値ＴＨ２より大きい場合（Ｓ５−Ｎ）は、さらに第１の閾値ＴＨ１（＞ＴＨ２）より大きいか小さいかの判別を行い（Ｓ９）、小さい場合、つまりＴＨ２＜ＶＩＮ＜ＴＨ１のとき（Ｓ９−Ｎ）、ダイナミックレンジ圧縮率ＲＴ２により入力レベルＶＩＮに対する利得制御値ＶＣを決定する（Ｓ１０）。ただし、これにより得られた利得制御値ＶＣが、第２の閾値ＴＨ２よりも小さくならないように設定する必要があるため、得られた利得制御値ＶＣが第２の閾値ＴＨ２よりも小さくなる場合（Ｓ１１−Ｙ）は、利得制御値ＶＣを第２の閾値ＴＨ２よりも小さくならないように設定する（Ｓ１２）。一方、検出した入力レベルＶＩＮが第１の閾値ＴＨ１よりも大きい場合（Ｓ９−Ｙ）、レベル圧縮率ＲＴ１により利得制御値ＶＣを決定する（Ｓ１３）。
【００１７】
そして、利得制御値ＶＣを決定した後に、段階数Ｃｎｔ＝０かどうか、つまり繰り返し処理を終了するかどうかの判別を行い（Ｓ１４）、段階数Ｃｎｔ＝０でない場合は、各段階に応じて第１の閾値ＴＨ１，第２の閾値ＴＨ２，増幅レベルＢＴ，ノイズ除去率ＲＴ３，ダイナミックレンジ圧縮率ＲＴ２，レベル圧縮率ＲＴ１を更新し、多段階処理を行って、前回得られた利得制御値ＶＣに今回得られた利得制御値ＶＣを加算する。段階数Ｃｎｔ＝０になった場合は、最終的に得られた利得制御値ＶＣを対数値から指数値へ変換して（Ｓ１６）、入力音響信号と利得制御値ＶＣの変換指数値とで乗算を行うことで利得増幅制御を行う。対数値では、出力レベルＶＯＵＴは、ＶＯＵＴ＝ＶＩＮ＋ＶＣで表される。
【００１８】
この結果、１回の利得制御値ＶＣの演算を１サンプルタイム毎に行う場合は、入力音響信号のＡＧＣ制御は、段階数Ｃｎｔ分のサンプリング数当り１回に行われることになるが、サンプルタイムより高速なクロックを使用して演算すれば、１サンプルタイムあたり段階数Ｃｎｔ分の演算を行い、入力音響信号のＡＧＣ制御を１サンプルタイム毎に行うことが可能となる。
【実施例】
【００１９】
図４は本発明の実施例の３帯域分割可変ＡＧＣ装置の構成を示すブロック図である。２１は入力端子である。２２は入力音響信号から低音域を通過させる遮断周波数をＦＬとしたローパスフィルタ回路、２３は入力音響信号から中音域を通過させるようローパスフィルタ回路とハイパスフィルタ回路を組み合わせローパスフィルタ側の遮断周波数をＦＢＬとしハイパスフィルタ側の遮断周波数をＦＢＨとしたバンドパスフィルタ回路、２４は入力音響信号から高音域を通過させる遮断周波数をＦＨとしたハイパスフィルタ回路である。２５はローパスフィルタ回路２２の出力信号を入力信号とするＡＧＣ回路、２６はバンドパスフィルタ回路２３の出力信号を入力信号とするＡＧＣ回路、２７はハイパスフィルタ回路２４の出力信号を入力信号とするＡＧＣ回路である。２８はローパスフィルタフィルタ回路２２により変化した位相を補正する為にＡＧＣ回路２５の出力信号を入力信号とする位相器、２９はバンドパスフィルタ回路により変化した位相を補正する為にＡＧＣ回路２６の出力信号を入力信号とする位相器、３０はハイパスフィルタ回路２４により変化した位相を補正する為にＡＧＣ回路２７の出力信号を入力信号とする位相器３である。３１は３分割されたローパスフィルタ回路２２、バンドパスフィルタ回路２３、ハイパスフィルタ回路２４、ＡＧＣ回路２５〜２７を通り、位相器２８〜３０で位相が揃えられた各々の信号を加算して出力する加算器、３２は出力端子である。ここで、各帯域の遮断周波数は分割した帯域に重ならないように設定する必要があり、その関係はＦＬ≦ＦＢＬ≦ＦＢＨ≦ＦＨとする。
【００２０】
図４の構成では、ローパスフィルタ回路２２において、カットオフ周波数ＦＬ付近から例えば９０度の位相遅れが発生するので、位相器２８ではこの遅れに対してカットオフ周波数を合わせて、９０度位相が進むような補正をかける。また、ハイパスフィルタ回路２４において、カットオフ周波数ＦＨ付近から例えば９０度の位相進みが発生するので、位相器３０ではこの進みに対してカットオフ周波数を合わせて、９０度位相が遅れるような補正をかける。さらに、バンドパスフィルタ回路２３において、１次ＩＩＲフィルタ回路で実現する場合は、ローパスフィルタ回路とハイパスフィルタ回路を組み合わせてバンドパスフィルタ回路を実現することから、そのバンドパスフィルタ回路２４内のローパスフィルタ回路のカットオフ周波数ＦＢＬに対しては９０度位相が進むように補正をかけ、ハイパスフィルタ回路のカットオフ周波数ＦＢＨに対しては９０度位相が遅れるよう補正をかける。このようにして、各帯域に使用されるフィルタ回路の移相特性に合わせて、位相補正を行う。
【００２１】
図５は図４の実施例に基づき、ＦＬ＝ＦＢＬ＝１００Ｈｚ、ＦＢＨ＝ＦＨ＝２．５ｋＨｚと設定し、入力音響信号を、ローパスフィルタ回路２２、バンドパスフィルタ回路２３、ハイパスフィルタ回路２４で低音域と中音域と高音域に分割し、それぞれのＡＧＣ回路２５〜２７において異なるレベル圧縮を行い、位相器２８〜３０により位相調整を行った出力を加算器３１で加算した結果を示した周波数特性である。点線で示した従来のＡＧＣ特性では全ての音域に対してレベルが一定だったのに対し、実線で示した本発明の実施例のＡＧＣ特性では分割した帯域ごとに音響レベルを変更することが可能となる。
【００２２】
ここで、ＡＧＣ回路２５〜２７を、図３で説明したフローチャートに沿って、実際に動作させる場合は、例えば、指数値０．０〜１．０を対数値−１４０ｄＢ〜０ｄＢとした場合、第１の閾値ＴＨ１の範囲を−１４０ｄＢ〜０ｄＢ、第２の閾値ＴＨ２の範囲を−１４０ｄＢ〜０ｄＢ、増幅レベルＢＴの範囲を０ｄＢ〜＋２４ｄＢ、ノイズ除去率ＲＴ３の範囲を０．０〜１０．０、ダイナミックレンジ圧縮率ＲＴ２の範囲を０．０〜１０．０、レベル圧縮率ＲＴ１の範囲を０．０〜１．０とする。また、第１の閾値ＴＨ１と第２の閾値ＴＨ２はＴＨ２＜ＴＨ１とする。
【００２３】
検出した信号レベルを対数へと変換したものを入力レベルＶＩＮとすると、まず入力レベルＶＩＮが第１の閾値ＴＨ１および第２の閾値ＴＨ２に対してどの位置にあるかにより処理内容を変更する。検出した入力レベルＶＩＮと第１の閾値ＴＨ１と第２の閾値ＴＨ２の関係は、ＶＩＮ≦ＨＴ２、ＴＨ２＜ＶＩＮ＜ＴＨ１、ＴＨ１≦ＶＩＮの３つの場合があるので、ＴＨ１≦ＶＩＮならばレベル圧縮を、ＴＨ２＜ＶＩＮ＜ＴＨ１ならばダイナミックレンジ圧縮を、ＶＩＮ≦ＨＴ２ならばレベル増幅かノイズ除去を行う。
【００２４】
まず、ＴＨ１≦ＶＩＮのときは、入力音響信号に対してレベル圧縮率ＲＴ１の設定に応じた圧縮（利得低減制御）を行う（Ｓ１３）。ＲＴ１＝１．０の場合は、圧縮率は最大となって出力信号が第１の閾値ＴＨ１よりも大きくならないためリミッタとして動作し、ＲＴ１＝０．０の場合は、圧縮は行わずに入力音響信号をそのまま出力し、０．０＜ＲＴ１＜１．０の場合は、値に応じた圧縮（コンプレッサとして動作）を行う。
【００２５】
また、ＶＩＮ≦ＴＨ２のときは、入力音響信号に対してノイズ除去（利得低減制御）およびレベル増幅（利得増幅制御）を行う。検出した入力レベルＶＩＮが第２の閾値ＴＨ２から増幅レベルＢＴの間にある場合、つまり（ＴＨ２−ＶＩＮ）＜ＢＴのとき、第２の閾値ＴＨ２よりも小さな出力信号を第２の閾値ＴＨ２のレベルまで増幅する利得増幅制御を行い（Ｓ７）、検出した入力入力レベルＶＩＮが第２の閾値ＴＨ２と増幅レベルＢＴの間にない場合、つまり（ＴＨ２−ＶＩＮ）≧ＢＴのとき、ノイズ除去率ＲＴ３の設定に応じて利得低減制御を行う（Ｓ８）。ＲＴ３＝０．０の場合は、ノイズ除去は行わず入力音響信号をそのまま出力し、ＲＴ３が０．０よりも大きくなっていくと、より急峻な利得低減制御となる。
【００２６】
次に、ＴＨ２＜ＶＩＮ＜ＴＨ１のときは、入力音響信号に対してダイナミックレンジ圧縮率ＲＴ２に応じたダイナミックレンジ抑制（利得低減制御）を行う（Ｓ１０）。ＲＴ２＝０．０の場合は、ダイナミックレンジ抑制は行わず、入力音響信号をそのまま出力し、ＲＴ２が０．０よりも大きくなっていくとダイナミックレンジの抑制が大きくなっていく。このとき、ダイナミックレンジ抑制を行った結果、第２の閾値ＴＨ２よりも小さくなると、レベル増幅およびノイズ除去処理に対して不自然な音響信号が出力されてしまうため、ダイナミックレンジ抑制による利得制御値ＶＣと検出した入力レベルＶＩＮを加算した結果が第２の閾値ＴＨ２よりも小さい場合、つまりＶＣ＜（ＴＨ２−ＶＩＮ）のときは、出力レベルＶＯＵＴが第２の閾値ＴＨ２よりも小さくならないようにレベル圧縮を行う（Ｓ１２）。
【００２７】
図６は図３のフローチャートで処理したＡＧＣ回路の入出力特性であり、Ｃｎｔ＝１とした場合の処理結果である。第１の閾値ＴＨ１を−２０ｄＢとし、第２の閾値ＴＨ２を−５０ｄＢとし、増幅レベルＢＴを＋２０ｄＢとし、レベル圧縮率ＲＴ１を０．５とし、ダイナミックレンジ圧縮率ＲＴ２を１．０とし、ノイズ除去率ＲＴ３を１．０としたときにおいて、入力レベルＶＩＮを−１００ｄＢ〜０ｄＢとした場合を示す。横軸は入力レベルＶＩＮ、縦軸は出力レベルＶＯＵＴである。
【００２８】
図６の入出力特性では、ＴＨ１≦ＶＩＮ、つまり「ＶＩＮ＝０ｄＢ〜−２０ｄＢ」の入力レベルＶＩＮに対しては、レベル圧縮率ＲＴ１＝０．５によってステップＳ１３で出力レベルＶＯＵＴが圧縮される。よって、ＶＩＮ＝−０ｄＢのときは、
ＶＣ＝ＲＴ１＊（ＴＨ１−ＶＩＮ）＝０．５＊（−２０−０）＝−１０ｄＢ
となるので、
ＶＯＵＴ＝ＶＩＮ＋ＶＣ＝−１０ｄＢ
となる。ＶＩＮ＝−２０ｄＢのときは、同様にしてＶＯＵＴ＝−２０ｄＢとなる。
【００２９】
次に、ＶＴＨ２＜ＶＩＮ＜ＴＨ１、つまり「ＶＩＮ＝−２０ｄＢ〜−５０ｄＢ」の入力レベルＶＩＮに対しては、ダイナミックレンジ圧縮率ＲＴ２＝１．０によってステップＳ１０で出力レベルＶＯＵＴが圧縮される。よって、ＶＩＮ＝−２０ｄＢのときは、
ＶＣ＝ＲＴ２＊（ＶＩＮ−ＴＨ１）＝（−２０＋２０））＝０ｄＢ
となるので、
ＶＯＵＴ＝ＶＩＮ＋ＶＣ＝−２０ｄＢ
となる。また、ＶＩＮ＝−３６ｄＢのときは、
ＶＣ＝（−３６＋２０））＝−１６ｄＢ
となるが、このＶＣはＶＣ＜（ＴＨ２−ＶＩＮ）のステップＳ１１を満足するので、ステップＳ１２によって、
ＶＣ＝ＴＨ２−ＶＩＮ＝−５０＋３６＝−１４ｄＢ
となり、
ＶＯＵＴ＝ＶＩＮ＋ＶＣ＝−３６−１４＝−５０ｄＢ
となる。また、ＶＩＮ＝−５０ｄＢのときも、同様にしてＶＯＵＴ＝−５０ｄＢとなる。
【００３０】
さらに、ＶＩＮ≦ＴＨ２で且つ（ＴＨ２−ＶＩＮ）＜ＢＴ、つまり「ＶＩＮ＝−５０ｄＢ〜−７０ｄＢ」の入力レベルＶＩＮに対しては、増幅率「ＴＨ２−ＶＩＮ」によってステップ７で出力レベルＶＯＵＴが圧縮される。よって、ＶＩＮ＝−５０ｄＢのときは、
ＶＣ＝ＴＨ２−ＶＩＮ＝−５０＋５０＝０ｄＢ
となり、
ＶＯＵＴ＝ＶＩＮ＋ＶＣ＝−５０＋０＝−５０ｄＢ
となる。また、ＶＩＮ＝−７０ｄＢのときも、同様にしてＶＯＵＴ＝−５０ｄＢとなる。
【００３１】
一方、（ＴＨ２−ＶＩＮ）＞ＢＴ、つまり「ＶＩＮ＝−７０ｄＢ〜−１４０ｄＢ」の入力レベルＶＩＮに対しては、ノイズ除去率ＲＴ３＝１．０によって出力レベルＶＯＵＴがステップＳ８で圧縮される。よって、ＶＩＮ＝−７０ｄＢのときは、
ＶＣ＝ＲＴ３＊（ＶＩＮ−（ＴＨ２−ＢＴ））＋ＢＴ
＝ＶＩＮ−ＴＨ２＋２ＢＴ＝−７０＋５０＋４０＝２０ｄＢ
となり、
ＶＯＵＴ＝ＶＩＮ＋ＶＣ＝−７０＋２０＝−５０ｄＢ
となる。また、ＶＩＮ＝−９０ｄＢのときは、同様にしてＶＯＵＴ＝−９０ｄＢとなり、ＶＩＮ＝−１４０ｄＢのときは、同様にしてＶＯＵＴ−１４０ｄＢとなる。
【００３２】
また、多段階可変利得制御を行う場合は、段階数Ｃｎｔを２以上にし、段階数Ｃｎｔと同数の第１の閾値ＴＨ１と第２の閾値ＴＨ２と増幅レベルＢＴとノイズ除去率ＲＴ３とダイナミックレンジ圧縮率ＲＴ２とレベル圧縮率ＲＴ１を使用して、入力レベルＶＩＮに対して各段階で得られた利得制御値ＶＣを加算した信号が出力レベルＶＯＵＴとなるよう制御する。
【００３３】
図７はＣｎｔ＝６の多段階可変を行った場合の結果を示す入出力特性である。ここで、段階数Ｃｎｔ＝１のとき第１の閾値ＴＨ１＝−２０ｄＢ、第２の閾値ＴＨ２＝−５０ｄＢ、増幅レベルＢＴ＝０ｄＢ、レベル圧縮率ＲＴ１＝０．５、ダイナミックレンジ圧縮率ＲＴ２＝０．０、ノイズ除去率ＲＴ３＝０．０とする。そして、Ｃｎｔ＝２のときＴＨ１＝−１７ｄＢ、Ｃｎｔ＝３のときＴＨ１＝−１４ｄＢ、Ｃｎｔ＝４のときＴＨ１＝−１１ｄＢ、Ｃｎｔ＝５のときＴＨ１＝−８ｄＢ、Ｃｎｔ＝６のときＴＨ１＝−５ｄＢのように、第１の閾値ＴＨ１を更新する。ただし、他の変数は変更しない。
【００３４】
Ｃｎｔ＝１のとき、入力ＶＩＮが−２０ｄＢ以上の場合はレベル圧縮率ＲＴ１を用いて利得制御値ＶＣを算出する。次にＣｎ＝２のとき、入力ＶＩＮが−１７ｄＢ以上の場合はレベル圧縮率ＲＴ１用いて利得制御値ＶＣを算出し、前回の利得制御値ＶＣと加算する。つまり、ＶＣ＝「Ｃｎｔ＝１のＶＣ」＋「Ｃｎｔ＝２のＶＣ」となる。Ｃｎ＝３のとき、入力ＶＩＮが−１４ｄＢ以上の場合はレベル圧縮率ＲＴ１用いて利得制御値ＶＣを算出し、前回の利得制御値ＶＣと加算する。つまりＶＣ＝「Ｃｎｔ＝１のＶＣ」＋「Ｃｎｔ＝２のＶＣ」＋「Ｃｎｔ＝３のＶＣ」となる。Ｃｎｔ＝４〜Ｃｎｔ＝６の場合も同様に第１の閾値ＴＨ１の値を更新し、各Ｃｎｔにおいて算出したＶＣを加算して、最終的な利得制御値ＶＣを確定する。
【００３５】
以上から、最後の段階数Ｃｎｔ＝６では、入力ＶＩＮが−２０ｄＢ〜−１７ｄＢのときはＣｎｔ＝１で算出した利得制御値ＶＣとなり、−１７ｄＢ〜−１４ｄＢのときはＣｎｔ＝２で算出した利得制御値ＶＣ（Ｃｎｔ＝１とＣｎｔ＝２のＶＣの加算結果）となり、−１４ｄＢ〜−１１ｄＢのときはＣｎｔ＝３で算出した利得制御値ＶＣ（Ｃｎｔ＝１とＣｎｔ＝２とＣｎｔ＝３のＶＣの加算結果）となり、−１１ｄＢ〜−８ｄＢのときはＣｎｔ＝４で算出した利得制御値ＶＣ（Ｃｎｔ＝１とＣｎｔ＝２とＣｎｔ＝３とＣｎｔ＝４のＶＣの加算結果）となり、−８ｄＢ〜−５ｄＢのときはＣｎｔ＝５で算出した利得制御値ＶＣ（Ｃｎｔ＝１とＣｎｔ＝２とＣｎ＝３とＣｎ＝４とＣｎｔ＝５のＶＣの加算結果）となり、−５ｄＢ〜０ｄＢのときはＣｎｔ＝６で算出した利得制御値ＶＣ（Ｃｎｔ＝１とＣｎ＝２とＣｎｔ＝３とＣｎ＝４とＣｎｔ＝５とＣｎｔ＝６のＶＣの加算結果）となり、これらを使用することで、Ｃｎｔ回数分だけ圧縮段階が増えるため、入出力特性は、図７に示したような擬似曲線となる。
【００３６】
以上のように、段階数Ｃｎｔが１のときは、図６に示したように、第１の閾値ＴＨ１より大きな信号に対して直線的な圧縮（利得低減制御）しか行えないが、段階数Ｃｎｔの値を大きくして多段階可変を行った場合は、直線的な圧縮を繰り返すことで、図７に示したように、擬似的に曲線による利得制御が可能となり、より細かな制御を行うことが可能となる。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態のＡＧＣ装置のブロック図である。
【図２】図１のＡＧＣ装置を構成するフィルタ回路および位相器の具体的な回路ブロック図である。
【図３】図１のＡＧＣ装置を構成するＡＧＣ回路のレベル検出後の動作を示すフローチャートである。
【図４】本発明の実施例を示す３帯域可変ＡＧＣ装置のブロック図である。
【図５】図４のＡＧＣ装置の各帯域における動作を示す周波数特性図である。
【図６】図４のＡＧＣ装置を構成するＡＧＣ回路のＣｎｔ＝１の場合の入出力特性図である。
【図７】図４のＡＧＣ装置を構成するＡＧＣ回路のＣｎｔ＝６の場合の入出力特性図である。
【図８】従来のＡＧＣ装置のブロック図である。
【符号の説明】
【００３８】
１：入力端子、２1〜２N：フィルタ回路、３1〜３N：ＡＧＣ回路、４1〜４N：位相器、５：加算器、６：出力端子
１１：入力端子、１２，１７：１サンプルタイム遅延器、１３，１４，１６：乗算器、１５：加算器、１８：出力端子
２１：入力端子、２２：ローパスフィルタ回路、２３：バンドパスフィルタ回路、２４：ハイパスフィルタ回路、２５，２６，２７：ＡＧＣ回路、２８，２９，３０：位相器
【図１】
0004912335.tif 000002
【図２】
0004912335.tif 000003
【図３】
0004912335.tif 000004
【図４】
0004912335.tif 000005
【図５】
0004912335.tif 000006
【図６】
0004912335.tif 000007
【図７】
0004912335.tif 000008
【図８】
0004912335.tif 000009