(57)【特許請求の範囲】
【請求項１】
回路板構造製造プロセスに適した電気相互接続構造製造プロセスであって、前記電気相互接続構造製造プロセスが
コアを提供することと；
レーザーアブレーティングにより前記コアの第１表面から前記コアの一部分を除去し、前記コアの前記第１表面上のトレンチを形成することと；
電気メッキにより前記トレンチを導電材料で充填してパターンを形成し、前記パターンを形成する間に前記コアの前記第１表面上および前記パターンの表面上に導電層を同時に形成することと；
前記導電層をパターン化してパターン化導電層を形成し、前記パターン化導電層を前記パターンの一部分に部分的に接続することと
を含む電気相互接続構造製造プロセス。
【請求項２】
前記レーザーアブレーティングにより前記トレンチと同時に少なくとも１つのスルーホールを形成し、
前記導電層を形成することは、前記スルーホールの内側に導電壁を形成することを含む請求項１に記載の電気相互接続構造製造プロセス。
【請求項３】
前記導電層をパターン化する方法がサブトラクティブプロセスを実行することを含む請求項１または２に記載の電気相互接続構造製造プロセス。
【請求項４】
前記導電層をパターン化する方法がフォトリソグラフィおよびエッチングプロセスを実行することを含む請求項１から３のいずれか１項に記載の電気相互接続構造製造プロセス。
【請求項５】
前記パターンおよび前記パターン化導電層を形成する方法がアディティブプロセスまたはセミアディティブプロセスを実行することを含む請求項１から４のいずれか１項に記載の電気相互接続構造製造プロセス。
【請求項６】
前記コアが誘電層である請求項１から請求項５の何れか１項に記載の電気相互接続構造製造プロセス。
【請求項７】
前記コアが、少なくとも２つの誘電層と、前記２つの誘電層の間に挿入される少なくとも１つの内部パターン化導電層を更に含み、前記２つの誘電層が、それぞれ前記コアの前記第１表面および前記第１表面に対応する第２表面を構成する請求項１から請求項６の何れか１項に記載の電気相互接続構造製造プロセス。
【請求項８】
前記第１表面に対応する第２表面上に他の導電層をパターン化して他のパターン化導電層を形成することを含み、
前記コアが、前記２つの誘電層の少なくとも１つを貫通し、前記内部パターン化導電層を前記パターン化導電層および前記他のパターン化導電層の少なくとも１つに接続する少なくとも１つの導電ビアを更に含む請求項７に記載の電気相互接続構造製造プロセス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気相互接続構造に関する。特に、本発明は、回路板（circuit board）に適用される電気相互接続構造及びその製造プロセスに関する。
【背景技術】
【０００２】
従来の回路板は、主に複数のパターン化導電層（patterned conductive layers）及び複数の誘電層（dielectric layers）が交互に積み重ねられるように構成される。更に、パターン化導電層は、導電ビア（conductive vias）を介して電気接続される。一方で、回路板は、更に回路板製造プロセスにより分類することができる。通常、回路板は、ラミネーティングプロセス（laminating process）またはビルドアッププロセス（build-up process）の実行により製造される。多くの場合、比較的低いレイアウト密度を有する回路板が、ラミネーティングプロセスの実行により製造され、比較的高いレイアウト密度を有する回路板が、ビルドアッププロセスの実行により製造される。
【０００３】
図１Ａ〜図１Ｇは、従来の回路板製造プロセスの断面表示する流れ図（cross-sectional flowcharts）である。図１Ａにおいて、非パターン化導電層（non-patterned conductive layers）１１０ａ，１１０ｂは、それぞれ誘電層１００の２つの対向面（opposite surfaces）上に配置される。ここで、誘電層１００がエポキシ樹脂(epoxy resin)またはガラス繊維(glass fiber)を含有するエポキシ樹脂で形成されることができ、導電層１１０ａ，１１０ｂが銅で形成される。
【０００４】
図１Ｂにおいて、複数のスルーホール(through hole)１１２（１つだけ図示する）は、誘電層１００および非パターン化導電層１１０ａ，１１０ｂに形成される。スルーホール１１２の形成方法は、メカニカルドリリング（mechanical drilling）またはレーザーアブレーティング（laser ablating）を含む。
【０００５】
次に、図１Ｃにおいて、導電ビア（conductive via）１１４としての役割をする導電壁が電気メッキによりスルーホール１１２の各表面上に形成される。電気メッキによる導電ビア１１４の形成の間、１つの電気メッキ層が導電層１１０ａの表面上に形成され、もう１つの電気メッキ層が導電層１１０ｂの表面上に形成される。ここで、２つの電気メッキ層が、それぞれ導電層１１０ａ，１１０ｂの一部として提供される。
【０００６】
その後、図１Ｄにおいて、非パターン化導電層１１０ａ，１１０ｂがフォトリソグラフィ及びエッチングプロセスを実行することによりパターン化され、パターン化導電層１１０ａ，１１０ｂが形成される。
【０００７】
図１Ｅにおいて、ラミネーティングプロセスまたはビルドアッププロセスが実行され、誘電層１２０ａ，１２０ｂをそれぞれパターン化導電層１１０ａ，１１０ｂ上に形成する。開口１１６ａ，１１６ｂがメカニカルドリリングまたはレーザーアブレーティングの方法により誘電層１２０ａ、１２０ｂ上に形成される。
【０００８】
図１Ｆにおいて、開口１１６ａ、１１６ｂが電気メッキにより導電材料で充填され、導電ビア（conductive vias）１１８ａ，１１８ｂが形成される。一方で、導電層１３０ａ，１３０ｂが誘電層１２０ａ，１２０ｂ上に形成される。ここで、導電ビア１１８ａ，１１８ｂおよび非パターン化導電層１３０ａ，１３０ｂが電気メッキにより形成される。
【０００９】
その後、図１Ｇにおいて、導電層１３０ａ，１３０ｂがフォトリソグラフィおよびエッチングプロセスを実行することによりパターン化される。次に、２つのソルダーマスク１４０ａ，１４０ｂが、それぞれパターン化導電層１３０ａ，１３０ｂ上に形成され、パターン化導電層１３０ａ，１３０ｂが２つのソルダーマスク(solder mask)１４０ａ，１４０ｂにより部分的に露出される。このようにして、回路板１５０が完全に形成される。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記の従来の回路板製造プロセスから分かるように、回路板は、複数のパターン化導電層および複数の誘電層を交互に積み重ねることにより形成されなければならない。しかしながら、超微細線（ultra fine wires）の線幅及びピッチ（pitch）上の制限のため、回路板のレイアウト密度が更に拡張されることができない。従って、回路が高密度および際立った複雑性を備える傾向にある時、フォトリソグラフィおよびエッチングプロセスを実行することで形成される導電層のレイアウト密度は、改善される見込みがない。回路板がより多くの信号伝送経路を提供していく限り、回路板中に更なるパターン化導電層の配置が要求される。結果として、回路板の厚さが必然的に増加する。
【課題を解決するための手段】
【００１１】
本発明は、レイアウト密度を有する回路板に適した電気相互接続構造を提供することを目的とする。
【００１２】
本発明は、更に、高レイアウト密度を提供する回路板構造を提供することを目的とする。
【００１３】
本発明は、更に、電気相互接続構造製造プロセスを提供することを目的とする。電気相互接続構造製造プロセスが回路板製造プロセスに適し、高レイアウト密度を有する回路板を形成することができる。
【００１４】
本発明は、回路板に適した電気相互接続構造を提供する。電気相互接続構造は、コア（core）と、超微細パターン(ultra fine pattern)と、パターン化導電層とを含む。コアが表面を有し、超微細パターンがコアの表面にちりばめられる（inlaid）。パターン化導電層がコアの表面中に配置され、超微細パターンに部分的に接続される。
【００１５】
本発明の実施形態中、コアが誘電層である。
【００１６】
本発明の実施形態中、コアがコアの表面を構成する誘電層を含む。
【００１７】
本発明は、また、コアと、第１超微細パターンと、第１パターン化導電層と、第２パターン化導電層とを含む回路板構造を提供する。コアが第１表面及び第１表面に対応する第２表面を有し、第１超微細パターンがコアの第１表面にちりばめられる。第１パターン化導電層がコアの第１表面上に配置され、第１超微細パターンの一部分に部分的に接続される。第２パターン化導電層がコアの第２表面上に配置される。
【００１８】
本発明の実施形態中、回路板構造が、コアを貫通し、第１パターン化導電層および第２パターン化導電層に接続する少なくとも１つの第１導電ビアを更に含む。
【００１９】
本発明の実施形態中、回路板構造がコアの第２表面にちりばめられる第２超微細パターンを更に含む。第１超微細パターンが第２パターン化導電層の一部の部分的に接続される。
【００２０】
本発明の実施形態中、コアが誘電層である。
【００２１】
本発明の実施形態中、コアが少なくとも２つの誘電層と、回路板構造の２つの誘電層の間に挿入される（interposed）少なくとも１つの第３パターン化導電層とを含む。２つの誘電層が、それぞれコアの第１表面及び第２表面を構成する。
【００２２】
本発明の実施形態中、コアが誘電層に接続する少なくとも１つの第２導電ビアを更に含む。また、第３パターン化導電層が第２導電ビアを介して第１パターン化導電層及び第２パターン化導電層の少なくとも１つに電気接続する。
【００２３】
本発明は、また、回路板製造プロセスに適する電気相互接続構造製造プロセスを提供する。電気相互接続構造製造プロセスは、先ず、コアを提供することと；その後、要求される回路レイアウトに基づき、コアの一部分をコアの第１表面から除去し、コアの第１表面上に超微細トレンチ（ultra fine trench）を形成することと；次に超微細トレンチを導電材料で充填し、超微細パターンを形成することと；その後、導電層をパターン化し、コアの第１表面上にパターン化導電層を形成し、パターン化導電層を超微細パターンの一部分に部分的に接続することとを含む。
【００２４】
本発明の実施形態中、コアの一部分を除去する方法がレーザーアブレーティングを含む。
【００２５】
本発明の実施形態中、超微細パターンを形成する間にパターン化するための導電層をコアの第１表面上に同時に形成する。次に、導電層をパターン化し、非パターン化導電層のパターン化によりコアの第１表面上にパターン化導電層を形成する。
【００２６】
本発明の実施形態中、超微細パターン及び非パターン化導電層を形成する方法が電気メッキを含む。
【００２７】
本発明の実施形態中、導電層をパターン化する方法がサブトラクティブプロセス（subtractive process）を実行することを含む。
【００２８】
本発明の実施形態中、非パターン化導電層をパターン化する方法がフォトリソグラフィおよびエッチングプロセスを実行することを含む。
【００２９】
本発明の実施形態中、超微細パターンを形成する間にコアの第１表面上に同時にパターン化導電層を形成する。
【００３０】
本発明の実施形態中、超微細パターンおよびパターン化導電層を形成する方法がアディティブプロセス（additive process）またはセミアディティブプロセス（semi-additive process）を実行することを含む。
【００３１】
本発明の実施形態中、超微細パターンおよびパターン化導電層を形成する方法がフォトリゾグラフィおよびエッチングプロセスを実行することを含む。
【００３２】
本発明の実施形態中、コアが誘電層である。
【００３３】
本発明の実施形態中、コアが少なくとも２つの誘電層と、回路板構造の２つの誘電層の間に挿入される少なくとも１つの第３パターン化導電層とを含む。２つの誘電層が、それぞれコアの第１表面及び第２表面を構成する。
【００３４】
本発明の実施形態中、コアが、更に、電気相互接続構造の誘電層を貫通する少なくとも１つの導電ビアを含む。また、第３パターン化導電層が第２導電ビアを介して第１パターン化導電層及び第２パターン化導電層の少なくとも１つに電気接続する。
【作用】
【００３５】
前記のように、本発明において、超微細パターンが、コアの表面にちりばめられ、コアの表面上に配置されたパターン化導電層に部分的に接続される。このようにして、超微細パターンの配置を介して回路板の平均レイアウト密度を改善することができる。
【発明の効果】
【００３６】
上記のように、本発明において、超微細パターンがコア（誘電層）の表面にちりばめられ、コア（誘電層）の表面上に配置されるパターン化導電層に部分的に接続される。超微細パターンの線幅及びピッチが通常のパターン化導電層の線幅及びピッチより小さいので、超微細パターンが回路板の平均レイアウト密度の改善に貢献する。
【００３７】
従って、回路板が提供する必要がある信号伝送経路の数を増加させる状況において、本発明に基づき、誘電層の表面にちりばめられる超微細パターンを利用し、回路板に追加的信号伝送経路を提供することができ、回路板が必要とするパターン化導電層の数を増加する必要がない。
【００３８】
言い換えれば、回路板が複数のパターン化導電層により要求される信号伝送経路を提供する時、本発明は、誘電層の表面にちりばめられる超微細パターンが形成する信号伝送経路を利用し、回路板の幾つかの導電層が形成する信号伝送経路に置き換えることができる。結果として、回路板中の要求されるパターン化導電層の数を減少することができ、回路板の全体的厚さをより低減することができる。
【００３９】
本発明の上記及び他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
【図面の簡単な説明】
【００４０】
【図１Ａ】従来の回路板製造プロセスの断面表示する流れ図である。
【図１Ｂ】従来の回路板製造プロセスの断面表示する流れ図である。
【図１Ｃ】従来の回路板製造プロセスの断面表示する流れ図である。
【図１Ｄ】従来の回路板製造プロセスの断面表示する流れ図である。
【図１Ｅ】従来の回路板製造プロセスの断面表示する流れ図である。
【図１Ｆ】従来の回路板製造プロセスの断面表示する流れ図である。
【図１Ｇ】従来の回路板製造プロセスの断面表示する流れ図である。
【図２Ａ】本発明の第１実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図２Ｂ】本発明の第１実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図２Ｃ】本発明の第１実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図２Ｄ】本発明の第１実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図２Ｅ】本発明の第１実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図３Ａ】本発明の第２実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図３Ｂ】本発明の第２実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図３Ｃ】本発明の第２実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図３Ｄ】本発明の第２実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図３Ｅ】本発明の第２実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図３Ｆ】本発明の第２実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図３Ｇ】本発明の第２実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図３Ｈ】本発明の第２実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図３Ｉ】本発明の第２実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図４Ａ】本発明の第３実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図４Ｂ】本発明の第３実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図４Ｃ】本発明の第３実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図４Ｄ】本発明の第３実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図４Ｅ】本発明の第３実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図４Ｆ】本発明の第３実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図４Ｇ】本発明の第３実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図４Ｈ】本発明の第３実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図４Ｉ】本発明の第３実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【図４Ｊ】本発明の第３実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【発明を実施するための形態】
【第１実施形態】
【００４１】
第１実施形態は、２つの導電層を有する回路板（circuit board）を教示する。図２Ａ〜図２Ｅは、本発明の第１実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【００４２】
図２Ａにおいて、電気相互接続構造製造プロセスに用いられるプレート（plate）は、２つの導電層が１つの誘電層（dielectric layer）の両側上にそれぞれ配置される両面プレート、導電層が１つの誘電層の片側上に配置される片面プレート、または１つの誘電層であることができる。本実施形態中、コア（core）２００がエポキシ樹脂（epoxy resin）またはガラス繊維（glass-fiber）を含有するエポキシ樹脂で形成される誘電層である。
【００４３】
図２Ｂにおいて、回路レイアウトの要求に基づき、少なくとも１つのスルーホール（through hole）２０２が、例えば、メカニカルドリリング（mechanical drilling）またはレーザーアブレーティング（laser ablating）の方法によりコア２００に形成される。同時に、超微細トレンチ（ultra fine trench）２０４ａおよび超微細トレンチ２０４ｂが、レーザーアブレーティングによりコア２００の各側に形成され、回路レイアウトに基づきコア２００の表面に分配される（distributed）。
【００４４】
図２Ｃにおいて、超微細トレンチ２０４ａ，２０４ｂが電気メッキの方法により導電層で充填され、２つの超微細パターン２０４ａ'，２０４ｂ'を形成する。更に、超微細パターン２０４ａ'，２０４ｂ'を形成する間に２つの非パターン化導電層（non-patterned conductive layers）２１０ａ，２１０ｂがコア２００の二側上に同時に形成されることができ、導電ビア（conductive via）２０２ａとしての役割をする導電壁がスルーホール２０２の内側に形成され、２つの導電層２１０ａ，２１０ｂを電気接続する。導電材料が、例えば、銅である。
【００４５】
その後、図２Ｄにおいて、非パターン化導電層２１０ａ，２１０ｂがフォトリソグラフィおよびエッチングプロセスを実行することによりパターン化され、２つのパターン化導電層２１０ａ，２１０ｂを形成し、超微細パターン２０４ａ'，２０４ｂ'の一部分に部分的に接続される。
【００４６】
次に、図２Ｅにおいて、２つのソルダーマスク（solder masks）２２０ａ，２２０ｂが、それぞれパターン化導電層２１０ａ，２１０ｂ上に形成され、電気相互接続構造２３０、即ち、回路板構造が、完全に形成される。
【００４７】
本発明の第１実施形態中、２つの導電層と、誘電層の表面にちりばめられる（inlaid）少なくとも１つの超微細パターンとを有する回路板が提供される。超微細パターンの線幅及びピッチ（pitch）が通常のパターン化導電層の線幅及びピッチより小さいので、超微細パターンが回路板の平均レイアウト密度の改善に貢献する。更に、超微細パターンおよび本実施形態中の超微細パターンに部分的に接続されるパターン化導電層がサブトラクティブプロセス（subtractive process）だけではなく、アディティブプロセス（additive process）またはセミアディティブプロセス（semi-additive process）を実行することにより形成されることができる。
【第２実施形態】
【００４８】
回路板が２つの導電層を備えている第１実施形態に比べて、第２実施形態は、４つの導電層を有する回路板を教示する。図３Ａ〜図３Ｉは、本発明の第２実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【００４９】
図３Ａにおいて、電気相互接続構造製造プロセスに用いられるプレートは、２つの導電層が１つの誘電層の両側上にそれぞれ配置される両面プレート、導電層が１つの誘電層の片側上に配置される片面プレート、または１つの誘電層であることができる。本実施形態中、電気相互接続構造製造プロセスに用いられるプレートのコアとしての役割をする回路板は、両面プレートを代表とする。コア３００が誘電層３１０と、パターン化される２つの内部導電層３１２ａ，３１２ｂとを含む。ここで、誘電層３１０がエポキシ樹脂またはガラス繊維を含有するエポキシ樹脂で形成されることができる。誘電層３１０の２つの表面上にそれぞれ配置される内部導電層３１２ａ，３１２ｂが銅で形成されることができる。
【００５０】
図３Ｂにおいて、回路レイアウトの要求に基づき、少なくとも１つのスルーホール３１４が、例えば、メカニカルドリリングまたはレーザーアブレーティングの方法によって誘電層３１０および内部導電層３１２ａ，３１２ｂに形成される。
【００５１】
次に、図３Ｃにおいて、導電ビア３１４ａとして提供される導電壁が、例えば、電気メッキプロセスを実行することによりスルーホール３１４に形成される。更に、内部導電層３１２ａ，３１２ｂの厚さが、電気メッキプロセスを実行する間に同時に増加される。
【００５２】
続いて、図３Ｄにおいて、内部導電層３１２ａ，３１２ｂが、例えば、フォトリソグラフィおよびエッチングプロセスの実行を介してパターン化される。
【００５３】
その後、図３Ｅにおいて、２つの誘電層３２０ａ，３２０ｂが内部パターン化導電層３１２ａ，３１２ｂ上にそれぞれ形成される。２つの導電層３３０ａ，３３０ｂが２つの誘電層３２０ａ，３２０ｂの表面上にそれぞれ配置される。
【００５４】
次に、図３Ｆにおいて、導電層３３０ａ，３３０ｂの一部分が、例えば、エッチングまたはレーザーアブレーティングにより除去され、誘電層３２０ａ，３２０ｂの表面が露出される。超微細トレンチ３３２ａ，３３２ｂが、例えば、誘電層３２０ａ，３２０ｂ上に後続的にレーザーアブレーティングされる。留意すべきことは、レーザーアブレーティングにより超微細トレンチ３３２ａ，３３２ｂを形成すると同時に、レーザーアブレーティングにより誘電層３２０ａ，３２０ｂ上に２つの開口３３４ａ，３３４ｂをそれぞれ形成することができるということである。
【００５５】
次に、図３Ｇにおいて、超微細トレンチ３３２ａ，３３２ｂおよび開口３３４ａ，３３４ｂが、例えば、電気メッキにより導電材料で充填され、超微細パターン３３２ａ'，３３２ｂ'および導電ビア（conductive vias）３３６ａ，３３６ｂを形成する。一方で、２つの導電層が超微細パターン３３２ａ'，３３２ｂ'上に全面的に形成される。２つの導電層および導電層３３０ａ，３３０ｂと共に２つの非パターン化導電層３４０ａ，３４０ｂを構成する。留意すべきことは、導電材料が銅を含むことができるということである。
【００５６】
図３Ｈにおいて、非パターン化導電層３４０ａ，３４０ｂが、例えば、フォトリソグラフィおよびエッチングプロセスを実行することによりパターン化され、パターン化導電層３４０ａ，３４０ｂが、超微細パターン３３２ａ'，３３２ｂ'の一部分に部分的に接続される。
【００５７】
図３Ｉにおいて、２つのソルダーマスク３５０ａ，３５０ｂが、それぞれパターン化導電層３４０ａ，３４０ｂ上に形成され、電気相互接続構造３６０、即ち、回路板構造が、完全に形成される。
【００５８】
本発明の第２実施形態中、４つの導電層と、誘電層の表面にちりばめられる少なくとも１つの超微細パターンとを有する回路板が提供される。超微細パターンの線幅及びピッチが通常のパターン化導電層の線幅及びピッチより小さいので、超微細パターンが回路板の平均レイアウト密度の改善に貢献する。更に、本実施形態中、超微細パターンおよび超微細パターンに部分的に接続されるパターン化導電層がサブトラクティブプロセスだけではなく、アディティブプロセスまたはセミアディティブプロセスを実行することにより形成されることができる。
【第３実施形態】
【００５９】
図４Ａ〜図４Ｊは、本発明の第３実施形態に係る電気相互接続構造製造プロセスの断面表示する流れ図である。
【００６０】
図４Ａにおいて、電気相互接続構造製造プロセスに用いられるプレートは、２つの導電層が１つの誘電層の両側上にそれぞれ配置される両面プレート、導電層が１つの誘電層の片側上に配置される片面プレート、または１つの誘電層であることができる。本実施形態中、電気相互接続構造を形成するプロセスに用いられるプレートのコアとしての役割をする回路板を両面プレートと称する。コア４００が誘電層４１０と、パターン化される２つの内部導電層４１２ａ，４１２ｂとを含む。ここで、誘電層４１０がエポキシ樹脂またはガラス繊維を含有するエポキシ樹脂で形成されることができる。誘電層４１０の２つの表面上にそれぞれ配置される内部導電層４１２ａ，４１２ｂが銅で形成されることができる。
【００６１】
図４Ｂにおいて、回路レイアウトの要求に基づき、少なくとも１つのスルーホール４１４が、例えば、メカニカルドリリングまたはレーザーアブレーティングの方法によって誘電層４１０および内部導電層４１２ａ，４１２ｂに形成される。
【００６２】
次に、図４Ｃにおいて、導電ビア４１４ａとして提供される導電壁が、例えば、電気メッキプロセスを実行することによりスルーホール４１４に形成される。更に、内部導電層４１２ａ，４１２ｂの厚さが、電気メッキプロセスを実行する間に同時に増加される。
【００６３】
続いて、図４Ｄにおいて、内部導電層４１２ａ，４１２ｂが、例えば、フォトリソグラフィおよびエッチングプロセスの実行を介してパターン化される。
【００６４】
その後、図４Ｅにおいて、２つの誘電層４２０ａ，４２０ｂが内部パターン化導電層４１２ａ，４１２ｂ上にそれぞれ形成される。２つの導電層４３０ａ，４３０ｂが２つの誘電層４２０ａ，４２０ｂの表面上にそれぞれ配置される。
【００６５】
図４Ｆにおいて、導電層４３０ａ，４３０ｂの一部分が、例えば、フォトリソグラフィおよびエッチングプロセスを実行することにより除去され、誘電層４２０ａ，４２０ｂが部分的に露出される。
【００６６】
図４Ｇにおいて、超微細トレンチ４３２ａ，４３２ｂが、誘電層４２０ａ，４２０ｂ上に後続的にレーザーアブレーティングされる。留意すべきことは、レーザーアブレーティングにより超微細トレンチ４３２ａ，４３２ｂを形成すると同時に、レーザーアブレーティングにより誘電層４２０ａ，４２０ｂ上に２つの開口４３４ａ，４３４ｂをそれぞれ形成することができるということである。
【００６７】
次に、図４Ｈにおいて、超微細トレンチ４３２ａ，４３２ｂおよび開口４３４ａ，４３４ｂが、例えば、電気メッキにより導電材料で充填され、超微細パターン４３２ａ'，４３２ｂ'および導電ビア４３６ａ，４３６ｂを形成する。一方で、２つの導電層が超微細パターン４３２ａ'，４３２ｂ'上に全面的に形成される。２つの導電層および導電層４３０ａ，４３０ｂと共に２つの非パターン化導電層４４０ａ，４４０ｂを構成する。留意すべきことは、導電材料が銅を含むことができるということである。
【００６８】
図４Ｉにおいて、非パターン化導電層４４０ａ，４４０ｂが、例えば、フォトリソグラフィおよびエッチングプロセスを実行することによりパターン化され、パターン化導電層４４０ａ，４４０ｂが、超微細パターン４３２ａ'，４３２ｂ'の一部分に部分的に接続される。
【００６９】
その後、図４Ｊにおいて、２つのソルダーマスク４５０ａ，４５０ｂが、それぞれパターン化導電層４４０ａ，４４０ｂ上に形成され、電気相互接続構造４６０、即ち、回路板構造が、完全に形成される。
【００７０】
本発明の第３実施形態中、４つの導電層と、誘電層の表面にちりばめられる少なくとも１つの超微細パターンとを有する回路板が提供される。超微細パターンの線幅及びピッチが通常のパターン化導電層の線幅及びピッチより小さいので、超微細パターンが回路板の平均レイアウト密度の改善に貢献する。更に、本実施形態中、超微細パターンおよび超微細パターンに部分的に接続されるパターン化導電層がサブトラクティブプロセスだけではなく、アディティブプロセスまたはセミアディティブプロセスを実行することにより形成されることができる。
【００７１】
留意すべきことは、第２実施形態中、開口および超微細トレンチが、レーザーアブレーティングにより導電層（即ち、銅箔）及び誘電層上にそれぞれ形成され、対照的に、第３実施形態中、導電層（即ち、銅箔）がフォトリソグラフィおよびエッチングプロセスを実行することにより部分的に除去され、超微細トレンチが形成される誘電層の表面が露出されるということである。
【００７２】
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【符号の説明】
【００７３】
１００  誘電層
１１０ａ，１１０ｂ  パターン化導電層
１１２  スルーホール
１１４  導電ビア
１１６ａ，１１６ｂ  開口
１１８ａ，１１８ｂ  導電ビア
１２０ａ，１２０ｂ  誘電層
１３０ａ，１３０ｂ  パターン化導電層
１４０ａ，１４０ｂ  ソルダーマスク
１５０  回路板
２００  コア
２０２  スルーホール
２０２ａ  導電ビア
２０４ａ，２０４ｂ  超微細パターン
２１０ａ，２１０ｂ  パターン化導電層
２２０ａ，２２０ｂ  ソルダーマスク
２３０  電気相互接続構造
３００  コア
３１０  誘電層
３１２ａ，３１２ｂ  パターン化導電層
３１４  スルーホール
３１４ａ  導電ビア
３２０ａ，３２０ｂ  誘電層
３３０ａ，３３０ｂ  導電層
３３２ａ，３３２ｂ  超微細パターン
３３４ａ，３３４ｂ  開口
３３６ａ，３３６ｂ  導電ビア
３４０ａ，３４０ｂ  パターン化導電層
３５０ａ，３５０ｂ  ソルダーマスク
３６０  電気相互接続構造
４００  コア
４１０  誘電層
４１２ａ，４１２ｂ  パターン化導電層
４１４  スルーホール
４１４ａ  導電ビア
４２０ａ，４２０ｂ  誘電層
４３０ａ，４３０ｂ  導電層
４３２ａ，４３２ｂ  超微細導電パターン
４３４ａ，４３４ｂ  開口
４３６ａ，４３６ｂ  導電ビア
４４０ａ，４４０ｂ  パターン化導電層
４５０ａ，４５０ｂ  ソルダーマスク
４６０  電気相互接続構造
【図１Ａ】
0005009946.tif 000002
【図１Ｂ】
0005009946.tif 000003
【図１Ｃ】
0005009946.tif 000004
【図１Ｄ】
0005009946.tif 000005
【図１Ｅ】
0005009946.tif 000006
【図１Ｆ】
0005009946.tif 000007
【図１Ｇ】
0005009946.tif 000008
【図２Ａ】
0005009946.tif 000009
【図２Ｂ】
0005009946.tif 000010
【図２Ｃ】
0005009946.tif 000011
【図２Ｄ】
0005009946.tif 000012
【図２Ｅ】
0005009946.tif 000013
【図３Ａ】
0005009946.tif 000014
【図３Ｂ】
0005009946.tif 000015
【図３Ｃ】
0005009946.tif 000016
【図３Ｄ】
0005009946.tif 000017
【図３Ｅ】
0005009946.tif 000018
【図３Ｆ】
0005009946.tif 000019
【図３Ｇ】
0005009946.tif 000020
【図３Ｈ】
0005009946.tif 000021
【図３Ｉ】
0005009946.tif 000022
【図４Ａ】
0005009946.tif 000023
【図４Ｂ】
0005009946.tif 000024
【図４Ｃ】
0005009946.tif 000025
【図４Ｄ】
0005009946.tif 000026
【図４Ｅ】
0005009946.tif 000027
【図４Ｆ】
0005009946.tif 000028
【図４Ｇ】
0005009946.tif 000029
【図４Ｈ】
0005009946.tif 000030
【図４Ｉ】
0005009946.tif 000031
【図４Ｊ】
0005009946.tif 000032