(57)【特許請求の範囲】
【請求項１】
１フレームは、表示セルの初期化を行うリセット期間と、各表示セルの点灯又は非点灯を選択するアドレス期間と、選択された表示セルの発光を行うサステイン期間とにより構成される複数のサブフレームを有して成り、
複数の第１の表示電極と複数の第２の表示電極とが互いに並行に配置されるとともに、複数のアドレス電極が前記第１及び第２の表示電極と交差するように配置され、
１つの行を構成する前記第１及び第２の表示電極の電極対の一方に陽極電位、他方に陰極電位を交互に印加することにより前記電極対の間で維持放電を行わせる前記サステイン期間において、
奇数行に対応する電極対に属する前記第１及び第２の表示電極に維持放電を行わせる前記陽極電位及び前記陰極電位を印加する際に、偶数行に対応する電極対に属する第１及び第２の表示電極に前記陽極電位よりも低くかつ前記陰極電位よりも高い中間電位を印加すると共に、
前記偶数行に対応する電極対に属する前記第１及び第２の表示電極に維持放電を行わせる前記陽極電位及び前記陰極電位を印加する際に、前記奇数行に対応する電極対に属する第１及び第２の表示電極に中間電位を印加し、
前記奇数行に対応する電極対に属する前記第１の表示電極、前記第２の表示電極、前記偶数行に対応する電極対に属する前記第１の表示電極、前記第２の表示電極の各々を一括して駆動する４個のドライバを有し、
前記ドライバは、
アノードに第１のスイッチを介して第１の電位に接続され、カソードに第２のスイッチを介して前記第１の電位より低い第２の電位に接続される第１のダイオードと、
一端に前記第１のダイオードのカソードが接続され、他端に第３のスイッチを介して前記第２の電位に接続される第１のコンデンサと、
アノードに第４のスイッチを介して前記第１のダイオードのカソードが接続され、カソードに前記第１又は第２の表示電極が接続される第２のダイオードと、
アノードに前記第１又は第２の表示電極が接続され、カソードに第５のスイッチを介して前記第１のコンデンサの前記他端に接続される第３のダイオードとを含み、
前記第１、第３、第４のスイッチをオン、前記第２、第５のスイッチをオフして前記陽極電位を前記第１又は第２の表示電極に印加し、前記第１、第３、第４のスイッチをオフ、前記第２、第５のスイッチをオンして前記陰極電位を前記第１又は第２の表示電極に印加するプラズマディスプレイ。
【請求項２】
前記陽極電位は前記第１の電位であり、前記中間電位は前記第２の電位である請求項１記載のプラズマディスプレイ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイに関する。
【０００２】
【従来の技術】
図１１は、プラズマディスプレイパネル装置の基本構成を示す図である。制御回路部１１０１は、アドレスドライバ１１０２、共通電極（Ｘ電極）サステイン回路１１０３、スキャン電極（Ｙ電極）サステイン回路１１０４、及びスキャンドライバ１１０５の制御を行う。
【０００３】
アドレスドライバ１１０２は、アドレス電極Ａ１，Ａ２，Ａ３，・・・に所定の電圧を供給する。以下、アドレス電極Ａ１，Ａ２，Ａ３，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。
【０００４】
スキャンドライバ１１０５は、制御回路部１１０１及びスキャン電極サステイン回路１１０４の制御に応じて、スキャン電極Ｙ１，Ｙ２，Ｙ３，・・・に所定の電圧を供給する。以下、スキャン電極Ｙ１，Ｙ２，Ｙ３，・・・の各々を又はそれらの総称を、スキャン電極Ｙｉといい、ｉは添え字を意味する。
【０００５】
共通電極サステイン回路１１０３は、共通電極Ｘ１，Ｘ２，Ｘ３，・・・にそれぞれ同一の電圧を供給する。以下、共通電極Ｘ１，Ｘ２，Ｘ３，・・・の各々を又はそれらの総称を、共通電極Ｘｉといい、ｉは添え字を意味する。各共通電極Ｘｉは相互接続され、同一の電圧レベルを有する。
【０００６】
表示領域１１０７では、スキャン電極Ｙｉ及び共通電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。スキャン電極Ｙｉ及び共通電極Ｘｉは、垂直方向に交互に配置される。リブ１１０６は、各アドレス電極Ａｊ間に設けられるストライプリブ構造を有する。
【０００７】
スキャン電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。表示セルＣｉｊは、スキャン電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接する共通電極Ｘｉにより形成される。この表示セルＣｉｊが画素に対応し、表示領域１１０７は２次元画像を表示することができる。
【０００８】
図１２（Ａ）は、図１１の表示セルＣｉｊの断面構成を示す図である。共通電極Ｘｉ及びスキャン電極Ｙｉは、前面ガラス基板１２１１上に形成されている。その上には、放電空間１２１７に対し絶縁するための誘電体層１２１２が被着されるとともに、更にその上にＭｇＯ（酸化マグネシウム）保護膜１２１３が被着されている。
【０００９】
一方、アドレス電極Ａｊは、前面ガラス基板１２１１と対向して配置された背面ガラス基板１２１４上に形成され、その上には誘電体層１２１５が被着され、更にその上に蛍光体が被着されている。ＭｇＯ保護膜１２１３と誘電体層１２１５との間の放電空間１２１７には、Ｎｅ＋Ｘｅペニングガス等が封入されている。
【００１０】
図１２（Ｂ）は、交流駆動型プラズマディスプレイの容量Ｃｐを説明するための図である。容量Ｃａは、共通電極Ｘｉとスキャン電極Ｙｉとの間の放電空間１２１７の容量である。容量Ｃｂは、共通電極Ｘｉとスキャン電極Ｙｉとの間の誘電体層１２１２の容量である。容量Ｃｃは、共通電極Ｘｉと走査電極Ｙｉとの間の前面ガラス基板１２１１の容量である。これらの容量Ｃａ，Ｃｂ，Ｃｃの合計によって、電極Ｘｉ及びＹｉ間の容量が決まる。
【００１１】
図１２（Ｃ）は、交流駆動型プラズマディスプレイの発光を説明するための図である。リブ１２１６の内面には、赤、青、緑色の蛍光体１２１８がストライプ状に各色毎に配列、塗付されており、共通電極Ｘｉ及びスキャン電極Ｙｉの間の放電によって蛍光体１２１８を励起して光１２２１が生成されるようになっている。
【００１２】
図１３は、画像の１フレームＦＲの構成図である。画像は、例えば６０フレーム／秒で形成される。１フレームＦＲは、第１のサブフレームＳＦ１、第２のサブフレームＳＦ２、・・・、第ｎのサブフレームＳＦｎにより形成される。このｎは、例えば１０であり、階調ビット数に相当する。サブフレームＳＦ１，ＳＦ２等の各々を又はそれらの総称を、以下、サブフレームＳＦという。
【００１３】
各サブフレームＳＦは、リセット期間Ｔｒ、アドレス期間Ｔａ、及びサステイン期間（維持放電期間）Ｔｓにより構成される。リセット期間Ｔｒでは、表示セルの初期化を行う。アドレス期間Ｔａでは、アドレス指定により各表示セルの点灯又は非点灯を選択することができる。選択されたセルはサステイン期間Ｔｓで発光を行う。各ＳＦにおいて発光回数（時間）が異なる。これにより、階調値を決めることができる。
【００１４】
図１４は、従来技術によるプログレッシブ方式のプラズマディスプレイのサステイン期間Ｔｓにおける駆動方法を示す。時刻ｔ１で、共通電極Ｘｎ−１，Ｘｎ，Ｘｎ＋１に陽極電位Ｖｓａを印加し、スキャン電極Ｙｎ−１，Ｙｎ，Ｙｎ＋１に陰極電位Ｖｓｂを印加する。これにより、共通電極Ｘｎ−１とスキャン電極Ｙｎ−１の間、共通電極Ｘｎとスキャン電極Ｙｎの間、共通電極Ｘｎ＋１とスキャン電極Ｙｎ＋１の間に、それぞれ高電圧が印加されて維持放電１４１０が行われる。
【００１５】
次に、時刻ｔ２で、共通電極Ｘｎ−１，Ｘｎ，Ｘｎ＋１に陰極電位Ｖｓｂを印加し、スキャン電極Ｙｎ−１，Ｙｎ，Ｙｎ＋１に陽極電位Ｖｓａを印加する。これにより、共通電極Ｘｎ−１とスキャン電極Ｙｎ−１の間、共通電極Ｘｎとスキャン電極Ｙｎの間、共通電極Ｘｎ＋１とスキャン電極Ｙｎ＋１の間に、それぞれ高電圧が印加されて維持放電１４１０が行われる。
【００１６】
次に、時刻ｔ３では、時刻ｔ１と同様の電位を印加することにより維持放電１４１０を行い、時刻ｔ４では、時刻ｔ３と同様の電位を印加することにより維持放電１４１０を行う。
【００１７】
図１５は、従来技術によるＡＬＩＳ（Alternate Lighting of Surfaces）方式のプラズマディスプレイのサステイン期間Ｔｓにおける駆動方法を示す。時刻ｔ１で、奇数行の共通電極Ｘｎ−１，Ｘｎ＋１に陽極電位Ｖｓａを印加し、奇数行のスキャン電極Ｙｎ−１，Ｙｎ＋１に陰極電位Ｖｓｂを印加する。そして、偶数行の共通電極Ｘｎに陰極電位Ｖｓｂを印加し、偶数行のスキャン電極Ｙｎに陽極電位Ｖｓａを印加する。これにより、共通電極Ｘｎ−１とスキャン電極Ｙｎ−１の間、共通電極Ｘｎとスキャン電極Ｙｎの間、共通電極Ｘｎ＋１とスキャン電極Ｙｎ＋１の間に、それぞれ高電圧が印加されて維持放電１５１０が行われる。
【００１８】
次に、時刻ｔ２で、奇数行の共通電極Ｘｎ−１，Ｘｎ＋１に陰極電位Ｖｓｂを印加し、奇数行のスキャン電極Ｙｎ−１，Ｙｎ＋１に陽極電位Ｖｓａを印加する。そして、偶数行の共通電極Ｘｎに陽極電位Ｖｓａを印加し、偶数行のスキャン電極Ｙｎに陰極電位Ｖｓｂを印加する。これにより、共通電極Ｘｎ−１とスキャン電極Ｙｎ−１の間、共通電極Ｘｎとスキャン電極Ｙｎの間、共通電極Ｘｎ＋１とスキャン電極Ｙｎ＋１の間に、それぞれ高電圧が印加されて維持放電１５１０が行われる。
【００１９】
次に、時刻ｔ３では、時刻ｔ１と同様の電位を印加することにより維持放電１５１０を行い、時刻ｔ４では、時刻ｔ３と同様の電位を印加することにより維持放電１５１０を行う。
【００２０】
【発明が解決しようとする課題】
図１６は、サステイン期間Ｔｓにて余剰点灯する異常動作を示す。電極Ｘｎ，Ｙｎの組みがアドレス指定され、電極Ｘｎ−１，Ｙｎ−１の組み及び電極Ｘｎ＋１，Ｙｎ＋１の組みがアドレス指定されない場合を示す。プラズマディスプレイが正常動作する場合、アドレス指定された電極Ｘｎ及びＹｎの間で放電される。その結果、電極Ｘｎ及びＹｎの表示セルが点灯し、電極Ｘｎ−１，Ｙｎ−１の表示セル及び電極Ｘｎ＋１，Ｙｎ＋１の表示セルが点灯しない。
【００２１】
しかし、リセット期間Ｔｒ（図１３）での初期化不良等により表示セルが完全に初期化されないことがある。その結果、電極Ｙｎ−１又はＸｎ＋１に不要な壁電荷が残留してしまうことがある。これにより、電極Ｙｎ及びＸｎ＋１の間、又は電極Ｘｎ及びＹｎ−１の間で誤って放電が起こってしまう。それに伴い、電極Ｘｎ＋１及びＹｎ＋１の間、又は電極Ｘｎ＋１及びＹｎ＋１の間で放電が起こり、不要な余剰点灯が起こってしまう。
【００２２】
図１７は、サステイン期間Ｔｓにて点灯すべき表示セルが消灯してしまう異常動作を示す。電極Ｘｎ，Ｙｎの組み、電極Ｘｎ−１，Ｙｎ−１の組み及び電極Ｘｎ＋１，Ｙｎ＋１の組みがアドレス指定されている場合を示す。プラズマディスプレイが正常動作する場合、電極Ｘｎ，Ｙｎの表示セル、電極Ｘｎ−１，Ｙｎ−１の表示セル及び電極Ｘｎ＋１，Ｙｎ＋１の表示セルがすべて点灯する。
【００２３】
しかし、リセット期間Ｔｒ（図１３）での初期化不良等により表示セルが完全に初期化されないことがある。その結果、本来、電極Ｘｎ＋１，Ｙｎ＋１の間及び電極Ｘｎ−１，Ｙｎ−１の間で放電すべきであるが、誤って電極Ｘｎ＋１，Ｙｎの間及び電極Ｙｎ−１，Ｘｎの間で放電されてしまうことがある。その結果、電極Ｘｎ＋１，Ｙｎ＋１の表示セル及び電極Ｘｎ−１，Ｙｎ−１の表示セルが消灯してしまう異常動作が生じる。
【００２４】
上記の問題点は、プラズマディスプレイの高精細化及び画素数の増加が進むにつれて隣接表示セルが接近し、放電の干渉の影響が大きくなり、顕著に生じる。また、図１１にて、各アドレス電極Ａｊ間にはリブ１１０６が設けられるが、図の垂直方向には隔壁が設けられないため、垂直方向の放電の干渉が起こりやすい。
【００２５】
一般的には、図１６及び図１７のように、維持放電する電極Ｘｎ及びＹｎの間のスリット間隔を小さくし、維持放電しない電極Ｙｎ及びＸｎ＋１（Ｙｎ−１及びＸｎ）の間のスリット間隔を大きくして放電を分離しているが、上述のように、高精細化が進むと、隣接表示セルの間の間隔を十分に確保できなくなる。
【００２６】
本発明の目的は、隣接する表示セルの影響を少なくすることにより、安定した維持放電を行うことができるプラズマディスプレイを提供することである。
【００２７】
【課題を解決するための手段】
本発明の一観点によれば、１フレームは、表示セルの初期化を行うリセット期間と、各表示セルの点灯又は非点灯を選択するアドレス期間と、選択されたセルの発光を行うサステイン期間とにより構成される複数のサブフレームを有して成り、複数の第１の表示電極と複数の第２の表示電極とが互いに並行に配置されるとともに、複数のアドレス電極が前記第１及び第２の表示電極と交差するように配置され、１つの行を構成する前記第１及び第２の表示電極の電極対の一方に陽極電位、他方に陰極電位を交互に印加することにより前記電極対の間で維持放電を行わせる前記サステイン期間において、奇数行に対応する電極対に属する前記第１及び第２の表示電極に維持放電を行わせる前記陽極電位及び前記陰極電位を印加する際に、偶数行に対応する電極対に属する第１及び第２の表示電極に前記陽極電位よりも低くかつ前記陰極電位よりも高い中間電位を印加すると共に、前記偶数行に対応する電極対に属する前記第１及び第２の表示電極に維持放電を行わせる前記陽極電位及び前記陰極電位を印加する際に、前記奇数行に対応する電極対に属する第１及び第２の表示電極に中間電位を印加し、前記奇数行に対応する電極対に属する前記第１の表示電極、前記第２の表示電極、前記偶数行に対応する電極対に属する前記第１の表示電極、前記第２の表示電極の各々を一括して駆動する４個のドライバを有し、前記ドライバは、アノードに第１のスイッチを介して第１の電位に接続され、カソードに第２のスイッチを介して前記第１の電位より低い第２の電位に接続される第１のダイオードと、一端に前記第１のダイオードのカソードが接続され、他端に第３のスイッチを介して前記第２の電位に接続される第１のコンデンサと、アノードに第４のスイッチを介して前記第１のダイオードのカソードが接続され、カソードに前記第１又は第２の表示電極が接続される第２のダイオードと、アノードに前記第１又は第２の表示電極が接続され、カソードに第５のスイッチを介して前記第１のコンデンサの前記他端に接続される第３のダイオードとを含み、前記第１、第３、第４のスイッチをオン、前記第２、第５のスイッチをオフして前記陽極電位を前記第１又は第２の表示電極に印加し、前記第１、第３、第４のスイッチをオフ、前記第２、第５のスイッチをオンして前記陰極電位を前記第１又は第２の表示電極に印加するプラズマディスプレイが提供される。
【００２８】
第１及び第２の表示電極の一方に陽極電位、他方に陰極電位を印加することにより該第１及び第２の表示電極の間で維持放電を行わせることができる。その際、該維持放電を行う第１及び第２の表示電極に隣接する第１及び第２の表示電極に前記陽極電位よりも低くかつ前記陰極電位よりも高い電位を印加することにより、維持放電を行う表示セルはそれに隣接する表示セルによる悪影響を防止することができる。
【００２９】
【発明の実施の形態】
図１は、本発明の実施形態によるプラズマディスプレイパネル装置の構成を示す図である。制御回路部１０１は、アドレスドライバ１０２、共通電極（Ｘ電極）サステイン回路１０３ａ，１０３ｂ、スキャン電極（Ｙ電極）サステイン回路１０４ａ，１０４ｂ、及びスキャンドライバ１０５ａ，１０５ｂの制御を行う。
【００３０】
アドレスドライバ１０２は、アドレス電極Ａ１，Ａ２，Ａ３，・・・に所定の電圧を供給する。以下、アドレス電極Ａ１，Ａ２，Ａ３，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。
【００３１】
第１のスキャンドライバ１０５ａは、制御回路部１０１及び第１のスキャン電極サステイン回路１０４ａの制御に応じて、奇数行のスキャン電極(第１の表示電極)Ｙ１，Ｙ３，・・・に所定の電圧を供給する。第２のスキャンドライバ１０５ｂは、制御回路部１０１及び第２のスキャン電極サステイン回路１０４ｂの制御に応じて、偶数行のスキャン電極Ｙ２，Ｙ４，・・・に所定の電圧を供給する。以下、スキャン電極Ｙ１，Ｙ２，Ｙ３，・・・の各々を又はそれらの総称を、スキャン電極Ｙｉといい、ｉは添え字を意味する。
【００３２】
第１の共通電極サステイン回路１０３ａは、奇数行の共通電極（第２の表示電極）Ｘ１，Ｘ３，・・・にそれぞれ同一の電圧を供給する。第２の共通電極サステイン回路１０３ｂは、偶数行の共通電極Ｘ２，Ｘ４，・・・にそれぞれ同一の電圧を供給する。以下、共通電極Ｘ１，Ｘ２，Ｘ３，・・・の各々を又はそれらの総称を、共通電極Ｘｉといい、ｉは添え字を意味する。奇数行及び偶数行の共通電極Ｘｉはそれぞれ相互接続され、同一の電圧レベルを有する。
【００３３】
表示領域１０７では、スキャン電極Ｙｉ及び共通電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。スキャン電極Ｙｉ及び共通電極Ｘｉは、垂直方向に交互に配置される。リブ１０６は、各アドレス電極Ａｊ間に設けられるストライプリブ構造を有する。
【００３４】
スキャン電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。表示セルＣｉｊは、スキャン電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接する共通電極Ｘｉにより形成される。この表示セルＣｉｊが画素に対応し、表示領域１０７は２次元画像を表示することができる。
【００３５】
表示セルＣｉｊの構成は、上記の図１２と同じである。プラズマディスプレイが表示する画像のフレームは、上記の図１３と同じである。
【００３６】
図２は、プログレッシブ方式のプラズマディスプレイの断面図である。ガラス基板２０１上には、共通電極Ｘｎ−１及びスキャン電極Ｙｎ−１の表示セル、共通電極Ｘｎ及びスキャン電極Ｙｎの表示セル、共通電極Ｘｎ＋１及びスキャン電極Ｙｎ＋１の表示セルが形成される。各表示セルの間には、遮光体２０３が設けられる。絶縁層２０２は、遮光体２０３及び電極Ｘｉ，Ｙｉを覆うように設けられる。
【００３７】
アドレス電極２０７の下には、絶縁層２０６及び蛍光体２０５が設けられる。放電空間２０４は、絶縁層２０２及び蛍光体２０５の間に設けられ、Ｎｅ＋Ｘｅペニングガス等が封入されている。表示セルでの放電光は、蛍光体２０５に反射してガラス基板２０１を透過して表示される。
【００３８】
プログレッシブ方式では、表示セルを構成する対となる電極Ｘｎ−１，Ｙｎ−１の間の間隔、電極Ｘｎ，Ｙｎの間の間隔、電極Ｘｎ＋１，Ｙｎ＋１の間の間隔が狭く、放電が可能である。そして、異なる表示セルにまたがる電極Ｙｎ−１，Ｘｎの間の間隔、電極Ｙｎ，Ｘｎ＋１の間の間隔が広く、放電を行わない。
【００３９】
プログレッシブ方式のより詳細な技術は、特開平１０−２０７４２０（ＦＲ２７５８６４１、ＵＳＳＮ／８８７３７１）の技術を参考に実施可能である。
【００４０】
図３は、プログレッシブ方式のプラズマディスプレイの駆動方法を示すタイミングチャートである。
【００４１】
まず、リセット期間Ｔｒでは、各スキャン電極Ｙｉ及び共通電極Ｘｉ間に所定の電圧を印加して電荷の全面書き込み及び全面消去を行い、前回の表示内容を消去して所定の壁電荷を形成する。
【００４２】
次に、アドレス期間Ｔａでは、アドレス電極Ａｊに正電位Ｖａのパルスを印加し、所望のスキャン電極Ｙｎ−１，Ｙｎ，Ｙｎ＋１等に、順次スキャンで、陰極電位Ｖｓｂのパルス３０１，３０２，３０３を印加する。これらパルス３０１〜３０３により、アドレス電極Ａｊとスキャン電極Ｙｎ−１，Ｙｎ，Ｙｎ＋１との間でアドレス放電が行われ、表示セルのアドレス指定がなされる。
【００４３】
次に、サステイン期間（維持放電期間）Ｔｓでは、各共通電極Ｘｉと各スキャン電極Ｙｉとの間に逆相の電圧を印加することにより、アドレス期間Ｔａでアドレス指定した表示セルに対応する共通電極Ｘｉとスキャン電極Ｙｉとの間で維持放電を行い、発光する。
【００４４】
具体的には、時刻ｔ１で、偶数行の共通電極Ｘｎに陰極電位Ｖｓｂを印加し、偶数行のスキャン電極Ｙｎに陽極電位Ｖｓａを印加する。これにより、共通電極Ｘｎとスキャン電極Ｙｎの間に高電圧が印加されて維持放電３２０が行われる。この際、維持放電を行う偶数行の電極Ｘｎ，Ｙｎに隣接する奇数行の電極Ｘｎ−１，Ｙｎ−１，Ｘｎ＋１，Ｙｎ−１に、電位Ｖｓｃ（例えばグランド（ＧＮＤ））を印加する。電位Ｖｓｃは、陽極電位Ｖｓａ及び陰極電位Ｖｓｂの中間電位（（Ｖｓａ＋Ｖｓｂ）／２）である。なお、電位Ｖｓｃは、陽極電位Ｖｓａよりも低くかつ陰極電位Ｖｓｂよりも高い電位であればよい。これにより、電極Ｘｎ，Ｙｎは、隣接表示セルの悪影響を受けることなく、安定した維持放電３２０を行うことができる。
【００４５】
次に、時刻ｔ２で、奇数行の共通電極Ｘｎ−１，Ｘｎ＋１に陽極電位Ｖｓａを印加し、奇数行のスキャン電極Ｙｎ−１，Ｙｎ＋１に陰極電位Ｖｓｂを印加する。これにより、電極Ｘｎ−１，Ｙｎ−１の間及び電極Ｘｎ＋１，Ｙｎ＋１の間にそれぞれ高電圧が印加されて維持放電３１０，３３０が行われる。この際、維持放電を行う奇数行の電極Ｘｎ−１，Ｙｎ−１，Ｘｎ＋１，Ｙｎ＋１に隣接する偶数行の電極Ｘｎ，Ｙｎに、電位Ｖｓｃ（ＧＮＤ）を印加する。これにより、電極Ｘｎ−１，Ｙｎ−１，Ｘｎ＋１，Ｙｎ＋１は、隣接表示セルの悪影響を受けることなく、安定した維持放電３１０，３３０を行うことができる。
【００４６】
次に、時刻ｔ３で、図４及び図６に示すように、偶数行の共通電極Ｘｎに陽極電位Ｖｓａを印加し、偶数行のスキャン電極Ｙｎに陰極電位Ｖｓｂを印加することにより、共通電極Ｘｎとスキャン電極Ｙｎの間に高電圧が印加されて維持放電３２１が行われる。この際、維持放電を行う偶数行の電極Ｘｎ，Ｙｎに隣接する奇数行の電極Ｘｎ−１，Ｙｎ−１，Ｘｎ＋１，Ｙｎ−１に、電位Ｖｓｃ（ＧＮＤ）を印加することにより、電極Ｘｎ，Ｙｎは、隣接表示セルの悪影響を受けることなく、安定した維持放電３２１を行うことができる。
【００４７】
次に、時刻ｔ４で、奇数行の共通電極Ｘｎ−１，Ｘｎ＋１に陰極電位Ｖｓｂを印加し、奇数行のスキャン電極Ｙｎ−１，Ｙｎ＋１に陽極電位Ｖｓａを印加することにより、電極Ｘｎ−１，Ｙｎ−１の間及び電極Ｘｎ＋１，Ｙｎ＋１の間にそれぞれ高電圧が印加されて維持放電３１１，３３１が行われる。この際、維持放電を行う奇数行の電極Ｘｎ−１，Ｙｎ−１，Ｘｎ＋１，Ｙｎ＋１に隣接する偶数行の電極Ｘｎ，Ｙｎに、電位Ｖｓｃを印加することにより、電極Ｘｎ−１，Ｙｎ−１，Ｘｎ＋１，Ｙｎ＋１は、隣接表示セルの悪影響を受けることなく、安定した維持放電３１１，３３１を行うことができる。
【００４８】
以後、時刻ｔ１〜ｔ４の動作を繰り返し行えばよい。本実施形態では、偶数行の電極Ｘｎ，Ｙｎの維持放電と奇数行の電極Ｘｎ−１，Ｙｎ−１，Ｘｎ＋１，Ｙｎ＋１の維持放電とを交互に行う。なお、上記の偶数行と奇数行は逆であってもよい。
【００４９】
図６は、図３の時刻ｔ３における状態を示す。電極Ｘｎ，Ｙｎの組みがアドレス指定され、電極Ｘｎ−１，Ｙｎ−１の組み及び電極Ｘｎ＋１，Ｙｎ＋１の組みがアドレス指定されない場合を例に説明する。従来は、図１６に示したように、電極Ｘｎ及びＹｎの表示セルが点灯するのみならず、電極Ｘｎ−１，Ｙｎ−１の表示セル及び電極Ｘｎ＋１，Ｙｎ＋１の表示セルが点灯してしまう誤動作が生じることがあった。
【００５０】
本実施形態によれば、偶数行の電極Ｘｎ及びＹｎにそれぞれ陽極電位Ｖｓａ及び陰極電位Ｖｓｂを印加し、奇数行の電極Ｘｎ−１，Ｙｎ−１，Ｘｎ＋１，Ｙｎ＋１に電位Ｖｓｃを印加する。これにより、偶数行の表示セルは、それに隣接する奇数行の表示セルの悪影響を受けずに、維持放電を行うことができる。すなわち、奇数行の電極Ｙｎ−１，Ｘｎ＋１等は中間電位Ｖｓｃであるので、電極ＸｎとＹｎ−１との間及び電極ＹｎとＸｎ＋１との間での余剰放電を防止できる。
【００５１】
仮に、電極Ｘｎ＋１を陽極電位Ｖｓａにすると、図１６に示すように、電極ＹｎとＸｎ＋１との間で余剰放電を起こしてしまう。また、仮に、電極Ｘｎ＋１を陰極電位Ｖｓｂにすると、電極Ｙｎ及びＸｎ＋１が同一の電極とみなされて、維持放電が電極Ｘｎ，Ｙｎ，Ｘｎ＋１の間で行われてしまうことになる。
【００５２】
次に、電極Ｘｎ，Ｙｎの組み、電極Ｘｎ−１，Ｙｎ−１の組み及び電極Ｘｎ＋１，Ｙｎ＋１の組みがアドレス指定されている場合を説明する。従来は、図１７に示したように、誤って電極Ｘｎ−１，Ｙｎ−１の表示セル及び電極Ｘｎ＋１，Ｙｎ＋１の表示セルが消灯してしまうことがあった。本実施形態によれば、奇数行の共通電極Ｘｎ−１，Ｘｎ＋１及びスキャン電極Ｙｎ−１，Ｙｎ＋１にそれぞれ陽極電位Ｖｓａ及びＶｓｂを印加する際には偶数行の電極Ｘｎ，Ｙｎに中間電位Ｖｓｃを印加するので、奇数行及び偶数行の表示セルをそれぞれ安定して点灯させることができる。
【００５３】
本実施形態では、隣接する表示セルの悪影響を受けずに、安定して表示セルの維持放電を行うことができるので、プラズマディスプレイの高精細化及び画素数の増加を図ることができる。この場合、隣接表示セルが接近するが、安定した維持放電が可能である。
【００５４】
図４は、図３のサステイン期間Ｔｓの他の波形を示す。時刻ｔ１，ｔ２，ｔ３，ｔ４は、それぞれ図３の時刻ｔ３，ｔ４，ｔ１，ｔ２に相当する。すなわち、図３の時刻ｔ３から開始してもよく、時刻ｔ１〜ｔ４を繰り返し行えばよい。この場合も、偶数行の電極Ｘｎ，Ｙｎの維持放電４２０，４２１と奇数行の電極Ｘｎ−１，Ｙｎ−１，Ｘｎ＋１，Ｙｎ＋１の維持放電４１０，４１１を交互に行う。
【００５５】
図５は、図３のサステイン期間Ｔｓのさらに他の波形を示す。時刻ｔ１で、偶数行の共通電極Ｘｎに陽極電位Ｖｓａを印加し、偶数行のスキャン電極Ｙｎに陰極電位Ｖｓｂを印加することにより、共通電極Ｘｎとスキャン電極Ｙｎの間に高電圧が印加されて維持放電５２０が行われる。この際、奇数行の電極Ｘｎ−１，Ｙｎ−１，Ｘｎ＋１，Ｙｎ−１に中間電位Ｖｓｃを印加することにより、電極Ｘｎ，Ｙｎは、隣接表示セルの悪影響を受けることなく、安定した維持放電５２０を行うことができる。
【００５６】
次に、時刻ｔ２で、偶数行の共通電極Ｘｎに陰極電位Ｖｓｂを印加し、偶数行のスキャン電極Ｙｎに陽極電位Ｖｓａを印加することにより、共通電極Ｘｎとスキャン電極Ｙｎの間に高電圧が印加されて維持放電５２１が行われる。この際、奇数行の電極Ｘｎ−１，Ｙｎ−１，Ｘｎ＋１，Ｙｎ−１に中間電位Ｖｓｃを印加することにより、電極Ｘｎ，Ｙｎは、隣接表示セルの悪影響を受けることなく、安定した維持放電５２１を行うことができる。
【００５７】
次に、時刻ｔ３で、奇数行の共通電極Ｘｎ−１，Ｘｎ＋１に陰極電位Ｖｓｂを印加し、奇数行のスキャン電極Ｙｎ−１，Ｙｎ＋１に陽極電位Ｖｓａを印加することにより、電極Ｘｎ−１，Ｙｎ−１の間及び電極Ｘｎ＋１，Ｙｎ＋１の間にそれぞれ高電圧が印加されて維持放電５１０が行われる。この際、偶数行の電極Ｘｎ，Ｙｎに中間電位Ｖｓｃを印加することにより、電極Ｘｎ−１，Ｙｎ−１，Ｘｎ＋１，Ｙｎ＋１は、隣接表示セルの悪影響を受けることなく、安定した維持放電５１０を行うことができる。
【００５８】
次に、時刻ｔ４で、奇数行の共通電極Ｘｎ−１，Ｘｎ＋１に陽極電位Ｖｓａを印加し、奇数行のスキャン電極Ｙｎ−１，Ｙｎ＋１に陰極電位Ｖｓｂを印加することにより、電極Ｘｎ−１，Ｙｎ−１の間及び電極Ｘｎ＋１，Ｙｎ＋１の間にそれぞれ高電圧が印加されて維持放電５１１が行われる。この際、偶数行の電極Ｘｎ，Ｙｎに中間電位Ｖｓｃを印加することにより、電極Ｘｎ−１，Ｙｎ−１，Ｘｎ＋１，Ｙｎ＋１は、隣接表示セルの悪影響を受けることなく、安定した維持放電５１１を行うことができる。
【００５９】
以後、時刻ｔ１〜ｔ４の動作を繰り返す。この場合、偶数行の電極Ｘｎ，Ｙｎで２回の維持放電５２０，５２１を連続して行い、その後、奇数行の電極Ｘｎ−１，Ｙｎ−１，Ｘｎ＋１，Ｙｎ＋１で２回の維持放電５１０，５１１を連続して行う。なお、偶数行の電極Ｘｎ，Ｙｎで必要なすべての維持放電を行った後、奇数行の電極Ｘｎ−１，Ｙｎ−１，Ｘｎ＋１，Ｙｎ＋１で必要なすべての維持放電を行ってもよい。
【００６０】
図７は、ＡＬＩＳ方式のプラズマディスプレイの断面図である。この構成は、図２のプログレッシブ方式のプラズマディスプレイの構成と基本的に同じである。ただし、ＡＬＩＳ方式では、すべての電極Ｘｎ−１，Ｙｎ−１，Ｘｎ，Ｙｎ，Ｘｎ＋１，Ｙｎ＋１の間の間隔が同じであり、遮光体２０３が存在しない。電極Ｘｎ−１とＹｎ−１の間、電極ＸｎとＹｎの間及び電極Ｘｎ＋１とＹｎ＋１の間をそれぞれ第１のスリットとし、電極Ｙｎ−１とＸｎの間及び電極ＹｎとＸｎ＋１の間を第２のスリットとする。ＡＬＩＳ方式では、図１３の第１回目のフレームＦＲで第１のスリットでの維持放電を行い、それに続く第２回目のフレームＦＲで第２のスリットでの維持放電を行う。ＡＬＩＳ方式は、プログレッシブ方式に比べ、表示ライン（行）数が２倍になり、高精細化を実現できる。ＡＬＩＳ方式のより詳細な技術は、特開平０９−１６０５２５（ＥＰ０７６２３７３、ＵＳＳＮ／６９００３８）の技術を参考に実施可能である。
【００６１】
図８は、ＡＬＩＳ方式のプラズマディスプレイの駆動方法を示すタイミングチャートである。リセット期間Ｔｒは、図３と同じである。アドレス期間Ｔａは、前半アドレス期間Ｔａ１及び後半アドレス期間Ｔａ２に分割される。前半アドレス期間Ｔａ１は、奇数行のスキャン電極Ｙｎ−１，Ｙｎ＋１を順次スキャンでアドレス指定するための期間である。後半アドレス期間Ｔａ２は、偶数行のスキャン電極Ｙｎを順次スキャンでアドレス指定するための期間である。
【００６２】
すなわち、前半アドレス期間Ｔａ１では、アドレス電極Ａｊに正電位Ｖａのパルスを印加し、奇数行のスキャン電極Ｙｎ−１，Ｙｎ＋１等に、順次スキャンで陰極電位Ｖｓｂのパルス８０１，８０２等を印加する。
【００６３】
後半アドレス期間Ｔａ２では、アドレス電極Ａｊに正電位Ｖａのパルスを印加し、偶数行のスキャン電極Ｙｎ等に、順次スキャンで陰極電位Ｖｓｂのパルス８０３等を印加する。
【００６４】
次に、サステイン期間Ｔｓでの動作を行う。サステイン期間Ｔｓは、図３と同じである。この場合も、偶数行の電極Ｘｎ，Ｙｎの維持放電８２０，８２１と奇数行の電極Ｘｎ−１，Ｙｎ−１，Ｘｎ＋１，Ｙｎ＋１の維持放電８１０，８１１を交互に行うことができる。
【００６５】
上記の処理は、第１のフレームの処理である。第１のフレームでは、第１のスリットでの維持放電を行う。第２のフレームの処理は、第１のフレームに続く処理であり、第２のスリットでの維持放電を行う。第２のフレームの処理は、図８のサステイン期間Ｔｓでの偶数行の共通電極Ｘｎ等と奇数行の共通電極Ｘｎ−１，Ｘｎ＋１等の波形を入れ替えればよい。すなわち、図１の第１の共通電極サステイン回路１０３ａと第２の共通電極サステイン回路１０３ｂの処理を入れ替えればよい。なお、共通電極の波形の代わりに、スキャン電極の波形を入れ替えてもよい。
【００６６】
ＡＬＩＳ方式では、図７に示すように、第１のスリット及び第２のスリットの間隔が同じであるので、図１６及び図１７に示した誤動作が生じやすい。本実施形態によれば、ＡＬＩＳ方式でも、各表示セルは、隣接表示セルを悪影響を受けずに、安定した維持放電を行うことができる。
【００６７】
図９は、共通電極サステイン回路９１０及びスキャン電極サステイン回路９６０の構成を示す。共通電極サステイン回路９１０は、図１の共通電極サステイン回路１０３ａ及び１０３ｂに相当し、共通電極９５１に接続される。スキャン電極サステイン回路９６０は、図１のスキャン電極サステイン回路１０４ａ及び１０４ｂに相当し、スキャン電極９５２に接続される。コンデンサ９５０は、共通電極９５１とスキャン電極９５２とその間の絶縁体により構成される。
【００６８】
共通電極サステイン回路９１０は、ＴＥＲＥＳ（Technology of Reciprocal Sustainer）回路９２０及び電力回収回路９３０を有する。
【００６９】
まず、ＴＥＲＥＳ回路９２０の構成を説明する。ダイオード９２２は、アノードがスイッチ９２１を介して第１の電位（例えばＶｓ／２［Ｖ］）に接続され、カソードがスイッチ９２３を介して上記第１の電位より低い第２の電位（例えばグランド）に接続される。コンデンサ９２４は、一端がダイオード９２２のカソードが接続され、他端がスイッチ９２５を介して第２の電位に接続される。ダイオード９３６は、アノードがスイッチ９３５を介してダイオード９２２のカソードに接続され、カソードが共通電極９５１に接続される。ダイオード９３７は、アノードが共通電極９５１に接続され、カソードがスイッチ９３８を介してコンデンサ９２４の上記他端に接続される。
【００７０】
次に、電力回収回路９３０がない場合のＴＥＲＥＳ回路９２０の動作を説明する。図４の共通電極Ｘｎを例に説明する。時刻ｔ１では、スイッチ９２１，９２５，９３５を閉じ、スイッチ９２３，９３８を開く。すると、Ｖｓ／２の電位がスイッチ９２１，９３５を介して共通電極９５１に印加される。陽極電位Ｖｓａは、例えばＶｓ／２［Ｖ］である。また、コンデンサ９２４は、図の上側の電極（以下、上端という）がＶｓ／２、図の下側の電極（以下、下端という）がグランドに接続され、充電される。
【００７１】
次に、時刻ｔ２では、スイッチ９２５，９３８を閉じ、スイッチ９２３，９３５を開く。すると、グランド電位は、スイッチ９２５，９３８を介して共通電極９５１に印加される。中間電位Ｖｓｃは、例えばグランドである。
【００７２】
次に、時刻ｔ３では、スイッチ９２３，９３８を閉じ、スイッチ９２１，９２５，９３５を開く。すると、コンデンサ９２４は、上端がグランドになり、下端が−Ｖｓ／２になる。その−Ｖｓ／２の陰極電位は、スイッチ９３８を介して共通電極９５１に印加される。陰極電位Ｖｓｂは、例えば−Ｖｓ／２［Ｖ］である。
【００７３】
次に、時刻ｔ４では、スイッチ９２３，９３５を閉じ、スイッチ９２１，９２５，９３８を開く。すると、グランド電位は、スイッチ９２３，９３５を介して共通電極９５１に印加される。以後、時刻ｔ１〜ｔ４を繰り返せばよい。
【００７４】
以上のように、ＴＥＲＥＳ回路９２０を用いることにより、中間電位Ｖｓｃを生成するための特別な回路を必要とせず、簡単な回路構成で陽極電位Ｖｓｃ、陰極電位Ｖｓｂ及び中間電位Ｖｓｃを生成することができる。
【００７５】
次に、電力回収回路９３０の構成を説明する。コンデンサ９３１は、下端がコンデンサ９２４の下端に接続される。ダイオード９３３は、アノードがスイッチ９３２を介してコンデンサ９３１の上端に接続され、カソードがコイル９３４を介してダイオード９３６のアノードに接続される。ダイオード９４０は、アノードがコイル９３９を介してダイオード９３７のカソードが接続され、カソードがスイッチ９４１を介してコンデンサ９３１の上端に接続される。
【００７６】
次に、電力回収回路９３０の動作を、図１０を参照しながら説明する。まず、電位１００３を生成するため、スイッチ９２１，９３５を閉じ、その他のスイッチを開く。すると、Ｖｓ／２の電位がスイッチ９２１，９３５を介して共通電極９５１に印加される。陽極電位Ｖｓａは、例えばＶｓ／２［Ｖ］である。
【００７７】
次に、電位１００４を生成するため、スイッチ９２５，９４１を閉じ、その他のスイッチを開く。すると、共通電極９５１上の電荷は、コイル９３９を介してコンデンサ９３１の上端に供給される。コンデンサ９３１の下端は、スイッチ９２５を介して第２の電位（ＧＮＤ）に接続される。コイル９３９及びコンデンサ９３１のＬＣ共振により、コンデンサ９３１が充電されて電力が回収され、電位１００４に下がる。また、ダイオード９４０及び９３７により、電位１００４は共振が除去され、コイル９３９により電位１００４を安定させることができる。
【００７８】
次に、電位１００５を生成するため、スイッチ９２５，９３８を閉じ、その他のスイッチを開く。すると、共通電極９５１の電位１００５はグランドになる。電位１００１は、電位１００５と同じである。
【００７９】
次に、電位１００２を生成するため、スイッチ９２５，９３２を閉じ、その他のスイッチを開く。共通電極９５１には、コンデンサ９３１に充電されている電荷がコイル９３４及びダイオード９３３，９３６を介して供給される。その結果、電位１００２に上昇して安定する。
【００８０】
次に、電位１００３を生成するため、スイッチ９２１，９３５を閉じ、その他のスイッチを開く。すると、共通電極９５１の電位１００３はＶｓ／２に上昇する。
【００８１】
以上の動作を周期的に繰り返すことにより、サステイン期間Ｔｓの波形を生成することができる。また、スキャン電極サステイン回路９６０の構成も、共通電極サステイン回路９１０と同様である。電力回収回路９３０を用いることにより、エネルギー効率を向上させ、消費電力を下げることができる。電力回収回路９３０の性質上、電位１００２はグランドより少し高くなり、電位１００４はグランドより少し低くなるが、電位１００２及び１００４は同じである必要はなく、両者とも陽極電位Ｖｓａより低くかつ陰極電位Ｖｓｂよりも高ければよい。
【００８２】
以上のように、本実施形態によれば、共通電極（Ｘｎ）及びスキャン電極（Ｙｎ）の一方に陽極電位Ｖｓａ、他方に陰極電位Ｖｓｂを印加することにより該共通電極（Ｘｎ）及びスキャン電極（Ｙｎ）の間で維持放電を行わせることができる。その際、該維持放電を行う共通電極（Ｘｎ）及びスキャン電極（Ｙｎ）に隣接する共通電極（Ｘｎ−１，Ｘｎ＋１）及びスキャン電極（Ｙｎ−１，Ｙｎ＋１）に陽極電位Ｖｓａよりも低くかつ陰極電位Ｖｓｂよりも高い電位Ｖｓｃを印加することにより、維持放電を行う表示セルはそれに隣接する表示セルによる悪影響を防止することができる。
【００８３】
上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００８４】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
（付記１）複数の第１の表示電極と複数の第２の表示電極とが互いに並行に配置されるとともに、複数のアドレス電極が前記第１及び第２の表示電極と交差するように配置され、
前記第１及び第２の表示電極の一方に陽極電位、他方に陰極電位を印加することにより該第１及び第２の表示電極の間で維持放電を行わせる際に、該維持放電を行う第１及び第２の表示電極に隣接する第１及び第２の表示電極に前記陽極電位よりも低くかつ前記陰極電位よりも高い電位を印加するドライバを有するプラズマディスプレイ。
（付記２）前記ドライバは、前記維持放電を行う第１及び第２の表示電極に隣接する第１及び第２の表示電極に前記陽極電位及び前記陰極電位の中間の電位を印加する付記１記載のプラズマディスプレイ。
（付記３）前記ドライバは、
アノードにスイッチを介して第１の電位に接続され、カソードにスイッチを介して前記第１の電位より低い第２の電位に接続される第１のダイオードと、
一端に前記第１のダイオードのカソードが接続され、他端にスイッチを介して前記第２の電位に接続される第１のコンデンサと、
アノードにスイッチを介して前記第１のダイオードのカソードが接続され、カソードに前記第１又は第２の表示電極が接続される第２のダイオードと、
アノードに前記第１又は第２の表示電極が接続され、カソードにスイッチを介して前記第１のコンデンサの前記他端に接続される第３のダイオードと
を含む付記１記載のプラズマディスプレイ。
（付記４）前記ドライバは、前記第１及び第２の表示電極の組みの維持放電とそれに隣接する第１及び第２の表示電極の組みの維持放電とを交互に行う付記１記載のプラズマディスプレイ。
（付記５）前記第１の表示電極及び前記第２の表示電極が交互に配置され、前記第１の表示電極はその両隣の前記第２の表示電極に対してそれぞれ維持放電が可能である付記１記載のプラズマディスプレイ。
（付記６）前記ドライバは、前記維持放電を行う第１及び第２の表示電極に隣接する第１及び第２の表示電極に前記陽極電位及び前記陰極電位の中間の電位を印加する付記３記載のプラズマディスプレイ。
（付記７）前記ドライバは、前記第１の表示電極に接続される第１のドライバ及び前記第２の表示電極に接続される第２のドライバを有し、
前記第１及び第２のドライバは、それぞれ、
アノードにスイッチを介して第１の電位に接続され、カソードにスイッチを介して前記第１の電位より低い第２の電位に接続される第１のダイオードと、
一端に前記第１のダイオードのカソードが接続され、他端にスイッチを介して前記第２の電位に接続される第１のコンデンサと、
アノードにスイッチを介して前記第１のダイオードのカソードが接続され、カソードに前記第１又は第２の表示電極が接続される第２のダイオードと、
アノードに前記第１又は第２の表示電極が接続され、カソードにスイッチを介して前記第１のコンデンサの前記他端に接続される第３のダイオードと
を含む付記３記載のプラズマディスプレイ。
（付記８）前記ドライバは、コイル及びコンデンサを含む電力回収回路を有する付記１記載のプラズマディスプレイ。
（付記９）前記ドライバは、コイル及びコンデンサを含む電力回収回路を有する付記３記載のプラズマディスプレイ。
（付記１０）前記電力回収回路は、
一端に前記第１のコンデンサの他端が接続される第２のコンデンサと、
アノードにスイッチを介して前記第２のコンデンサの他端が接続され、カソードにコイルを介して前記第２のダイオードのアノードに接続される第４のダイオードと、
アノードにコイルを介して前記第３のダイオードのカソードが接続され、カソードにスイッチを介して前記第２のコンデンサの他端が接続される第５のダイオードと
を有する付記９記載のプラズマディスプレイ。
（付記１１）前記ドライバは、前記維持放電を行うための維持放電期間の前に、前記表示セルの初期化を行うためのリセット期間及び前記点灯セルの選択を行うためのアドレス期間を有する付記１記載のプラズマディスプレイ。
（付記１２）前記ドライバは、前記維持放電を行う第１及び第２の表示電極の一方に隣接する第１及び第２の表示電極並びに他方に隣接する第１及び第２の表示電極に前記陽極電位よりも低くかつ前記陰極電位よりも高い電位を印加する付記１記載のプラズマディスプレイ。
（付記１３）前記第１の表示電極及び前記第２の表示電極が交互に配置され、前記第１の表示電極はその一方の隣の前記第２の表示電極に対してのみ維持放電が可能である付記１記載のプラズマディスプレイ。
（付記１４）前記第１の表示電極は、その一方の隣の前記第２の表示電極との間の間隔とその他方の隣の前記第２の表示電極との間の間隔とが異なる付記１３記載のプラズマディスプレイ。
（付記１５）前記第１の表示電極は、その一方の隣の前記第２の表示電極との間の間隔とその他方の隣の前記第２の表示電極との間の間隔とが同じである付記５記載のプラズマディスプレイ。
（付記１６）複数の第１の表示電極と複数の第２の表示電極とが互いに並行に配置されるとともに、複数のアドレス電極が前記第１及び第２の表示電極と交差するように配置されたプラズマディスプレイの駆動方法であって、
前記第１及び第２の表示電極の一方に陽極電位、他方に陰極電位を印加することにより該第１及び第２の表示電極の間で維持放電を行わせる際に、該維持放電を行う第１及び第２の表示電極に隣接する第１及び第２の表示電極に前記陽極電位よりも低くかつ前記陰極電位よりも高い電位を印加するステップを有するプラズマディスプレイの駆動方法。
【００８５】
【発明の効果】
以上説明したように本発明によれば、第１及び第２の表示電極の一方に陽極電位、他方に陰極電位を印加することにより該第１及び第２の表示電極の間で維持放電を行わせることができる。その際、該維持放電を行う第１及び第２の表示電極に隣接する第１及び第２の表示電極に前記陽極電位よりも低くかつ前記陰極電位よりも高い電位を印加することにより、維持放電を行う表示セルはそれに隣接する表示セルによる悪影響を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施形態によるプラズマディスプレイ装置の構成図である。
【図２】プログレッシブ方式のプラズマディスプレイの断面図である。
【図３】プログレッシブ方式のプラズマディスプレイの駆動方法を示すタイミングチャートである。
【図４】サステイン期間の波形を示すタイミングチャートである。
【図５】サステイン期間の他の波形を示すタイミングチャートである。
【図６】本実施形態によるサステイン期間の状態を示す図である。
【図７】ＡＬＩＳ方式のプラズマディスプレイの断面図である。
【図８】ＡＬＩＳ方式のプラズマディスプレイの駆動方法を示すタイミングチャートである。
【図９】共通電極サステイン回路及びスキャン電極サステイン回路の回路図である。
【図１０】電極回収回路を用いた維持放電波形を示す図である。
【図１１】プラズマディスプレイ装置の構成図である。
【図１２】図１２（Ａ）〜（Ｃ）はプラズマディスプレイの表示セルの断面図である。
【図１３】画像のフレーム構成図である。
【図１４】従来技術によるプログレッシブ方式のプラズマディスプレイのサステイン期間の波形を示す図である。
【図１５】従来技術によるＡＬＩＳ方式のプラズマディスプレイのサステイン期間の波形を示す図である。
【図１６】従来技術による余剰点灯の誤動作の状態を示す図である。
【図１７】従来技術による消灯の誤動作の状態を示す図である。
【符号の説明】
１０１  制御回路部
１０２  アドレスドライバ
１０３ａ  第１の共通電極サステイン回路
１０３ｂ  第２の共通電極サステイン回路
１０４ａ  第１のスキャン電極サステイン回路
１０４ｂ  第２のスキャン電極サステイン回路
１０５ａ  第１のスキャンドライバ
１０５ｂ  第１のスキャンドライバ
１０６  リブ
１０７  表示領域
２０１  ガラス基板
２０２  絶縁層
２０３  遮光体
２０４  放電空間
２０５  蛍光体
２０６  絶縁層
２０７  アドレス電極
１１０１  制御回路部
１１０２  アドレスドライバ
１１０３  共通電極サステイン回路
１１０４  スキャン電極サステイン回路
１１０５  スキャンドライバ
１１０６  リブ
１１０７  表示領域
１２１１  前面ガラス基板
１２１２  誘電体層
１２１３  Ｍｇｏ保護膜
１２１４  背面ガラス基板
１２１５  誘電体層
１２１６  リブ
１２１７  放電空間
１２２１  光
Ｔｒ  リセット期間
Ｔａ  アドレス期間
Ｔｓ  サステイン期間
【図１】
0005031952.tif 000002
【図２】
0005031952.tif 000003
【図３】
0005031952.tif 000004
【図４】
0005031952.tif 000005
【図５】
0005031952.tif 000006
【図６】
0005031952.tif 000007
【図７】
0005031952.tif 000008
【図８】
0005031952.tif 000009
【図９】
0005031952.tif 000010
【図１０】
0005031952.tif 000011
【図１１】
0005031952.tif 000012
【図１２】
0005031952.tif 000013
【図１３】
0005031952.tif 000014
【図１４】
0005031952.tif 000015
【図１５】
0005031952.tif 000016
【図１６】
0005031952.tif 000017
【図１７】
0005031952.tif 000018