(57)【特許請求の範囲】
【請求項１】
入力された制御信号に応じた電流を入力端子から出力端子に出力する出力トランジスタを備え、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子から出力する定電圧回路における、該出力端子から出力される出力電流が所定の制限電流値以上になると、該出力電流が該制限電流値未満になるように前記出力トランジスタに対して電流出力を制限する過電流保護動作を行う過電流保護回路において、
前記出力トランジスタから出力される電流に比例した比例電流を生成する比例電流生成回路部と、
該比例電流生成回路部で生成された比例電流が所定値以上になると、前記出力トランジスタに対して、前記出力電流が前記制限電流値未満になるように電流出力を制限する制限回路部と、
前記出力端子から出力される出力電圧の検出を行い、該検出した出力電圧が所定値以下になると、前記制限電流値を低下させる制限電流制御回路部と、
該制限電流制御回路部によって前記制限電流値を低下させたか否かを示す信号を生成し、該生成した信号を前記状態信号として出力する状態検出回路部と、
を備え、
前記過電流保護動作を行っているか否かを示す状態信号を生成して出力することを特徴とする過電流保護回路。
【請求項２】
前記制限電流制御回路部は、前記出力端子から出力された出力電圧の検出を行い、該検出した出力電圧が所定値以下になると、前記比例電流生成回路部に対して、前記制限電流値を第１所定値から第２所定値に低下させるように、生成する比例電流の比例定数を変えさせる比例定数制御回路を備えることを特徴とする請求項１記載の過電流保護回路。
【請求項３】
前記比例定数制御回路は、前記検出した出力電圧が前記所定値を超えると、前記比例電流生成回路部に対して、前記制限電流値を前記第２所定値から前記第１所定値に上昇させるように、生成する比例電流の比例定数を変えさせることを特徴とする請求項２記載の過電流保護回路。
【請求項４】
前記比例定数制御回路は、前記検出した出力電圧が所定値以下であるか否かの判断基準と、前記検出した出力電圧が該所定値を超えたか否かの判断基準との間にヒステリシスを設けることを特徴とする請求項３記載の過電流保護回路。
【請求項５】
前記状態検出回路部は、前記比例定数制御回路が、前記比例電流生成回路部に対して、前記制限電流値を低下させるように、生成する比例電流の比例定数を変えさせると、前記過電流保護動作を行っていることを示す前記状態信号を生成して出力することを特徴とする請求項２、３又は４記載の過電流保護回路。
【請求項６】
前記状態検出回路部は、前記比例定数制御回路が、前記比例電流生成回路部に対して、前記制限電流値を上昇させるように、生成する比例電流の比例定数を変えさせると、前記過電流保護動作を行っていないことを示す前記状態信号を生成して出力することを特徴とする請求項２、３、４又は５記載の過電流保護回路。
【請求項７】
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力する定電圧回路において、
入力された制御信号に応じた電流を入力端子から出力端子に出力する出力トランジスタと、
前記出力端子から出力される出力電圧に比例した電圧が所定の基準電圧になるように前記出力トランジスタの動作制御を行う制御回路と、
前記出力端子から出力される出力電流が所定の制限電流値以上になると、該出力電流が該制限電流値未満になるように前記出力トランジスタに対して電流出力を制限する過電流保護動作を行う過電流保護回路と、
を備え、
前記過電流保護回路は、
前記出力トランジスタから出力される電流に比例した比例電流を生成する比例電流生成回路部と、
該比例電流生成回路部で生成された比例電流が所定値以上になると、前記出力トランジスタに対して、前記出力電流が前記制限電流値未満になるように電流出力を制限する制限回路部と、
前記出力端子から出力される出力電圧の検出を行い、該検出した出力電圧が所定値以下になると、前記制限電流値を低下させる制限電流制御回路部と、
該制限電流制御回路部によって前記制限電流値を低下させたか否かを示す信号を生成し、該生成した信号を前記状態信号として出力する状態検出回路部と、
を備え、前記過電流保護動作を行っているか否かを示す状態信号を生成して出力することを特徴とする定電圧回路。
【請求項８】
前記制限電流制御回路部は、前記出力端子から出力された出力電圧の検出を行い、該検出した出力電圧が所定値以下になると、前記比例電流生成回路部に対して、前記制限電流値を第１所定値から第２所定値に低下させるように、生成する比例電流の比例定数を変えさせる比例定数制御回路を備えることを特徴とする請求項７記載の定電圧回路。
【請求項９】
前記比例定数制御回路は、前記検出した出力電圧が前記所定値を超えると、前記比例電流生成回路部に対して、前記制限電流値を前記第２所定値から前記第１所定値に上昇させるように、生成する比例電流の比例定数を変えさせることを特徴とする請求項８記載の定電圧回路。
【請求項１０】
前記比例定数制御回路は、前記検出した出力電圧が所定値以下であるか否かの判断基準と、前記検出した出力電圧が該所定値を超えたか否かの判断基準との間にヒステリシスを設けることを特徴とする請求項９記載の定電圧回路。
【請求項１１】
前記状態検出回路部は、前記比例定数制御回路が、前記比例電流生成回路部に対して、前記制限電流値を低下させるように、生成する比例電流の比例定数を変えさせると、前記過電流保護動作を行っていることを示す前記状態信号を生成して出力することを特徴とする請求項８、９又は１０記載の定電圧回路。
【請求項１２】
前記状態検出回路部は、前記比例定数制御回路が、前記比例電流生成回路部に対して、前記制限電流値を上昇させるように、生成する比例電流の比例定数を変えさせると、前記過電流保護動作を行っていないことを示す前記状態信号を生成して出力することを特徴とする請求項８、９、１０又は１１記載の定電圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に形成され、安定化された電源を必要とする電子機器に電源供給を行う定電圧回路の過電流保護回路に関する。
【背景技術】
【０００２】
図６は、従来の過電流保護回路を備えた定電圧回路の回路例を示した図である。
図６において、出力トランジスタＰ１０１に流れる電流ｉ１０１に比例した電流ｉ１０２を流すＰＭＯＳトランジスタＰ１０３を有し、電流ｉ１０２はＮＭＯＳトランジスタＮ１０１〜Ｎ１０３のカレントミラー回路によって、ＮＭＯＳトランジスタＮ１０２には電流ｉ１０３が流れる。抵抗Ｒ１０３と電流ｉ１０２による電圧降下で過電流制御用トランジタＰ１０２のゲート制御を行い、所定の制限電流値以上の電流が出力トランジスタＰ１０１から出力されると、抵抗Ｒ１０３の抵抗値ｒ１０３に電流ｉ１０２を乗算した電圧降下により過電流制御用トランジスタＰ１０２が出力トランジスタＰ１０１をオフさせることにより過電流保護を行っていた。
【０００３】
また、ＮＭＯＳトランジスタＮ１０３のソースにＮＭＯＳトランジスタＮ１０４のドレインが接続され、またＮＭＯＳトランジスタＮ１０４のゲートには、出力電圧Ｖｏｕｔが入力されている。出力トランジスタＰ１０１が前記制限電流値以上の電流を流そうとすると、出力電圧Ｖｏｕｔが低下することによりＮＭＯＳトランジスタＮ１０４がオフして遮断状態になる。このため、電流ｉ１０２と電流ｉ１０３との比は、ＮＭＯＳトランジスタＮ１０１〜Ｎ１０３の各トランジスタサイズをｎ１０１〜ｎ１０３とすると、（ｎ１０１＋ｎ１０３）：ｎ１０２からｎ１０１：ｎ１０２に変わる。したがって、出力電圧Ｖｏｕｔが所定値以下に低下すると、該制限電流値はｎ１０１／（ｎ１０１＋ｎ１０３）倍に変化する。このように、出力電圧Ｖｏｕｔに応じて、制限電流値を急峻に切り換えることができ、短絡や短絡付近のパーシャルショート状態であるときの電流ｉ１０１の電流値を同程度にすることができる。
【０００４】
なお、本発明とは異なるが、負荷がパーシャルショート状態になっても、負荷短絡時とほぼ同等な消費電力に抑えることができる、フの字特性を有する過電流保護回路を備えた定電圧回路があった（例えば、特許文献１参照。）。
【特許文献１】特開２００６−３５０７２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、図６のような回路では、定電圧回路から電源供給を受ける回路も含めたシステム装置側からは、定電圧回路における過電流保護の状態を確認することができなかった。また、前記制限電流値が切り換わる付近での出力電圧Ｖｏｕｔの電圧値では、前記制限電流値を測定する際に出力電圧Ｖｏｕｔを変化させて該制限電流値の測定を行うような手法の場合、測定器によっては、出力電圧Ｖｏｕｔが低下することにより前記制限電流値が下がると該測定器が出力電圧Ｖｏｕｔを上げて前記制限電流値が上がるといった発振のような状態になり、正確な測定が困難であった。また、システムの不具合等においての解析を行う上でも原因の特定が困難であった。
【０００６】
本発明は、このような問題を解決するためになされたものであり、過電流保護動作の状態を示す信号を生成して出力することにより、容易に過電流保護状態を知ることができ、前記制限電流値の測定を容易に行うことができると共にシステムの不具合等の解析を行う上で原因の特定を容易にすることができる過電流保護回路及びその過電流保護回路を備えた定電圧回路を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る過電流保護回路は、入力された制御信号に応じた電流を入力端子から出力端子に出力する出力トランジスタを備え、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子から出力する定電圧回路における、該出力端子から出力される出力電流が所定の制限電流値以上になると、該出力電流が該制限電流値未満になるように前記出力トランジスタに対して電流出力を制限する過電流保護動作を行う過電流保護回路において、
前記出力トランジスタから出力される電流に比例した比例電流を生成する比例電流生成回路部と、
該比例電流生成回路部で生成された比例電流が所定値以上になると、前記出力トランジスタに対して、前記出力電流が前記制限電流値未満になるように電流出力を制限する制限回路部と、
前記出力端子から出力される出力電圧の検出を行い、該検出した出力電圧が所定値以下になると、前記制限電流値を低下させる制限電流制御回路部と、
該制限電流制御回路部によって前記制限電流値を低下させたか否かを示す信号を生成し、該生成した信号を前記状態信号として出力する状態検出回路部と、
を備え、
前記過電流保護動作を行っているか否かを示す状態信号を生成して出力するものである。
【０００９】
この場合、前記制限電流制御回路部は、前記出力端子から出力された出力電圧の検出を行い、該検出した出力電圧が所定値以下になると、前記比例電流生成回路部に対して、前記制限電流値を第１所定値から第２所定値に低下させるように、生成する比例電流の比例定数を変えさせる比例定数制御回路を備えるようにした。
【００１０】
また、前記比例定数制御回路は、前記検出した出力電圧が前記所定値を超えると、前記比例電流生成回路部に対して、前記制限電流値を前記第２所定値から前記第１所定値に上昇させるように、生成する比例電流の比例定数を変えさせるようにした。
【００１１】
また、前記比例定数制御回路は、前記検出した出力電圧が所定値以下であるか否かの判断基準と、前記検出した出力電圧が該所定値を超えたか否かの判断基準との間にヒステリシスを設けるようにしてもよい。
【００１２】
具体的には、前記状態検出回路部は、前記比例定数制御回路が、前記比例電流生成回路部に対して、前記制限電流値を低下させるように、生成する比例電流の比例定数を変えさせると、前記過電流保護動作を行っていることを示す前記状態信号を生成して出力するようにした。
【００１３】
また、前記状態検出回路部は、前記比例定数制御回路が、前記比例電流生成回路部に対して、前記制限電流値を上昇させるように、生成する比例電流の比例定数を変えさせると、前記過電流保護動作を行っていないことを示す前記状態信号を生成して出力するようにしてもよい。
【００１４】
また、この発明に係る定電圧回路は、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力する定電圧回路において、
入力された制御信号に応じた電流を入力端子から出力端子に出力する出力トランジスタと、
前記出力端子から出力される出力電圧に比例した電圧が所定の基準電圧になるように前記出力トランジスタの動作制御を行う制御回路と、
前記出力端子から出力される出力電流が所定の制限電流値以上になると、該出力電流が該制限電流値未満になるように前記出力トランジスタに対して電流出力を制限する過電流保護動作を行う過電流保護回路と、
を備え、
前記過電流保護回路は、
前記出力トランジスタから出力される電流に比例した比例電流を生成する比例電流生成回路部と、
該比例電流生成回路部で生成された比例電流が所定値以上になると、前記出力トランジスタに対して、前記出力電流が前記制限電流値未満になるように電流出力を制限する制限回路部と、
前記出力端子から出力される出力電圧の検出を行い、該検出した出力電圧が所定値以下になると、前記制限電流値を低下させる制限電流制御回路部と、
該制限電流制御回路部によって前記制限電流値を低下させたか否かを示す信号を生成し、該生成した信号を前記状態信号として出力する状態検出回路部と、
を備え、前記過電流保護動作を行っているか否かを示す状態信号を生成して出力するものである。
【００１６】
この場合、前記制限電流制御回路部は、前記出力端子から出力された出力電圧の検出を行い、該検出した出力電圧が所定値以下になると、前記比例電流生成回路部に対して、前記制限電流値を第１所定値から第２所定値に低下させるように、生成する比例電流の比例定数を変えさせる比例定数制御回路を備えるようにした。
【００１７】
また、前記比例定数制御回路は、前記検出した出力電圧が前記所定値を超えると、前記比例電流生成回路部に対して、前記制限電流値を前記第２所定値から前記第１所定値に上昇させるように、生成する比例電流の比例定数を変えさせるようにした。
【００１８】
また、前記比例定数制御回路は、前記検出した出力電圧が所定値以下であるか否かの判断基準と、前記検出した出力電圧が該所定値を超えたか否かの判断基準との間にヒステリシスを設けるようにしてもよい。
【００１９】
具体的には、前記状態検出回路部は、前記比例定数制御回路が、前記比例電流生成回路部に対して、前記制限電流値を低下させるように、生成する比例電流の比例定数を変えさせると、前記過電流保護動作を行っていることを示す前記状態信号を生成して出力するようにした。
【００２０】
また、前記状態検出回路部は、前記比例定数制御回路が、前記比例電流生成回路部に対して、前記制限電流値を上昇させるように、生成する比例電流の比例定数を変えさせると、前記過電流保護動作を行っていないことを示す前記状態信号を生成して出力するようにしてもよい。
【発明の効果】
【００２１】
本発明の過電流保護回路及びその過電流保護回路を備えた定電圧回路によれば、過電流保護状態を示す信号を生成して出力するようにしたことから、外部の装置等に対して容易に過電流保護状態を知らせることができ、前記制限電流値の測定を容易に行うことができると共にシステムの不具合等の解析を行う上で原因の特定を容易にすることができる。また、制限電流制御回路部によって前記制限電流値を低下させたか否かを示す信号を生成し、該生成した信号を前記状態信号として出力する状態検出回路部を備えるようにしたことから、簡単な回路を追加するだけで外部の装置等に対して容易に過電流保護状態を知らせることができる。
【００２２】
また、前記出力電圧が所定値以下であるか否かの判断基準と、前記出力電圧が該所定値を超えたか否かの判断基準との間にヒステリシスを設けるようにしたことから、外部の装置等に過電流保護状態を知らせる動作に対する誤動作を低減させることができる。
【発明を実施するための最良の形態】
【００２３】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電圧回路の回路例を示した図である。
図１において、定電圧回路１は、入力端子ＩＮに入力された入力電圧Ｖｉｎから所定の定電圧を生成し出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力するシリーズレギュレータをなしている。
【００２４】
定電圧回路１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２と、ゲートに入力される信号に応じた電流を出力するＰＭＯＳトランジスタからなる出力トランジスタＰ１と、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆになるように出力トランジスタＰ１の動作制御を行う誤差増幅回路３と、出力端子ＯＵＴから出力される出力電流ｉｏｕｔが所定の制限電流値ｉＬ以上になると、出力電流ｉｏｕｔが制限電流値ｉＬ未満になるように出力トランジスタＰ１に対して電流出力を制限する過電流保護動作を行う過電流保護回路４とを備えている。過電流保護回路４は、ＰＭＯＳトランジスタＰ２，Ｐ３、ＮＭＯＳトランジスタＮ１〜Ｎ５、抵抗Ｒ３、所定の定電流ｉｃを生成して出力する定電流源１１及びインバータ１２で構成されている。
【００２５】
なお、基準電圧発生回路２、誤差増幅回路３及び抵抗Ｒ１，Ｒ２は制御回路をなし、ＰＭＯＳトランジスタＰ３及びＮＭＯＳトランジスタＮ１，Ｎ２は比例電流生成回路部を、ＰＭＯＳトランジスタＰ２及び抵抗Ｒ３は制限回路部を、ＮＭＯＳトランジスタＮ３，Ｎ４は制限電流制御回路部を、ＮＭＯＳトランジスタＮ５、定電流源１１及びインバータ１２は状態検出回路部をそれぞれなす。また、ＮＭＯＳトランジスタＮ３，Ｎ４は比例定数制御回路をなし、定電圧回路１は、１つのＩＣに集積されるようにしてもよい。
【００２６】
入力端子ＩＮと出力端子ＯＵＴとの間に出力トランジスタＰ１が接続され、出力端子ＯＵＴと接地電圧ＧＮＤとの間には抵抗Ｒ１及びＲ２が直列に接続されている。抵抗Ｒ１とＲ２との接続部から出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｆｂが出力され、該分圧電圧Ｖｆｂは誤差増幅回路３の非反転入力端に入力されている。誤差増幅回路３において、反転入力端には基準電圧Ｖｒｅｆが入力され、出力端は出力トランジスタＰ１のゲートに接続されている。出力トランジスタＰ１のソースとゲートとの間にはＰＭＯＳトランジスタＰ２が接続され、入力電圧Ｖｉｎと接地電圧ＧＮＤとの間にはＰＭＯＳトランジスタＰ３とＮＭＯＳトランジスタＮ１が直列に接続されている。また、ＮＭＯＳトランジスタＮ３とＮ４との直列回路がＮＭＯＳトランジスタＮ１に並列に接続され、ＰＭＯＳトランジスタＰ３のゲートは出力トランジスタＰ１のゲートに接続されている。
【００２７】
ＮＭＯＳトランジスタＮ１〜Ｎ３はカレントミラー回路を形成しており、ＮＭＯＳトランジスタＮ２のソースは接地電圧ＧＮＤに接続され、ＮＭＯＳトランジスタＮ３のソースと接地電圧ＧＮＤとの間にＮＭＯＳトランジスタＮ４が接続されている。ＮＭＯＳトランジスタＮ１〜Ｎ３の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＮ１のドレインに接続され、ＮＭＯＳトランジスタＮ４のゲートには出力電圧Ｖｏｕｔが入力されている。入力電圧ＶｉｎとＮＭＯＳトランジスタＮ２のドレインとの間には、抵抗Ｒ３が接続され、抵抗Ｒ３とＮＭＯＳトランジスタＮ２のドレインとの接続部にＰＭＯＳトランジスタＰ２のゲートが接続されている。
【００２８】
また、入力電圧Ｖｉｎと接地電圧ＧＮＤとの間には定電流源１１とＮＭＯＳトランジスタＮ５が直列に接続され、定電流源１１とＮＭＯＳトランジスタＮ５との接続部はインバータ１２の入力端に接続されている。ＮＭＯＳトランジスタＮ５のゲートは、ＮＭＯＳトランジスタＮ３とＮ４との接続部に接続され、インバータ１２の出力端から過電流保護状態を示す２値の状態信号Ｄ１が出力される。なお、ＰＭＯＳトランジスタのサブストレートゲートは入力電圧Ｖｉｎに接続され、ＮＭＯＳトランジスタのサブストレートゲートは接地電圧ＧＮＤに接続されている。
【００２９】
このような構成において、ＰＭＯＳトランジスタＰ３には、出力トランジスタＰ１に流れる電流ｉ１に比例した電流ｉ２が流れ、電流ｉ２はＮＭＯＳトランジスタＮ１〜Ｎ３のカレントミラー回路によって、ＮＭＯＳトランジスタＮ２には電流ｉ３が流れる。抵抗Ｒ３と電流ｉ３による電圧降下で過電流制御用トランジタをなすＰＭＯＳトランジスタＰ２のゲート制御を行う。
【００３０】
所定の制限電流値ｉＬ未満の電流が出力トランジスタＰ１から出力されている場合は、ＮＭＯＳトランジスタＮ４はオンして導通状態であり、電流ｉ２と電流ｉ３との比は、ＮＭＯＳトランジスタＮ１〜Ｎ３の各トランジスタサイズをｎ１〜ｎ３とすると、（ｎ１＋ｎ３）：ｎ２である。抵抗Ｒ３の抵抗値ｒ３に電流ｉ３を乗算した電圧降下によりＰＭＯＳトランジスタＰ２はオフして遮断状態にある。このため、出力トランジスタＰ１は、誤差増幅回路３によって、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆになるように動作制御され、出力電圧Ｖｏｕｔは前記所定の定電圧になる。また、このときＮＭＯＳトランジスタＮ５はオフして遮断状態にあり、状態信号Ｄ１はローレベルであり、前記過電流保護動作が行われていないことを示している。
【００３１】
次に、過電流保護回路４は、制限電流値ｉＬ以上の電流が出力トランジスタＰ１から出力されると、抵抗Ｒ３の抵抗値ｒ３に電流ｉ３を乗算した電圧降下によってＰＭＯＳトランジスタＰ２が出力トランジスタＰ１に対して電流出力を制限することにより過電流保護を行う。
すなわち、出力トランジスタＰ１が制限電流値ｉＬ以上の電流を流そうとすると出力電圧Ｖｏｕｔが低下し、出力電圧Ｖｏｕｔが所定値Ｖ１以下に低下するとＮＭＯＳトランジスタＮ４がオフして遮断状態になる。このため、電流ｉ２と電流ｉ３との比は、（ｎ１＋ｎ３）：ｎ２からｎ１：ｎ２に変わり、出力電圧Ｖｏｕｔが所定値Ｖ１以下に低下すると、制限電流値ｉＬはｎ１／（ｎ１＋ｎ３）倍に変化する。同時に、ＮＭＯＳトランジスタＮ４がオフすることにより、ＮＭＯＳトランジスタＮ５がオンし、インバータ１２の入力電圧が低下して状態信号Ｄ１をハイレベルにし、前記過電流保護動作が行われていることを示す。
【００３２】
このように、本第１の実施の形態における定電圧回路は、簡単な回路を追加するだけで、過電流保護回路４による過電流保護状態を示す状態信号Ｄ１を生成して出力することができ、容易に過電流保護状態を知ることができ、制限電流値ｉＬの測定を容易に行うことができると共にシステムの不具合等の解析を行う上で原因の特定を容易にすることができる。また、出力電圧Ｖｏｕｔに応じて、制限電流値ｉＬを急峻に切り換えることができ、短絡や短絡付近のパーシャルショート状態であるときの電流ｉ１の電流値、すなわち出力電流ｉｏｕｔの電流値を同程度にすることができる。
【００３３】
第２の実施の形態．
前記第１の実施の形態において、ＮＭＯＳトランジスタＮ５がオンさせるときとオフさせるときの出力電圧Ｖｏｕｔの電圧値にヒステリシスを設けるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図２は、本発明の第２の実施の形態における定電圧回路の回路例を示した図である。なお、図２では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００３４】
図２における図１との相違点は、図１の過電流保護回路４にＮＭＯＳトランジスタＮ６，Ｎ７及びバッファ１３を追加したことにある。これに伴って、図１の過電流保護回路４を過電流保護回路４ａにし、図１の定電圧回路１を定電圧回路１ａにした。
図２において、定電圧回路１ａは、入力端子ＩＮに入力された入力電圧Ｖｉｎから所定の定電圧を生成し出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力するシリーズレギュレータをなしている。
【００３５】
定電圧回路１ａは、基準電圧発生回路２と、抵抗Ｒ１，Ｒ２と、出力トランジスタＰ１と、誤差増幅回路３と、出力電流ｉｏｕｔが所定の制限電流値ｉＬ以上になると、出力電流ｉｏｕｔが制限電流値ｉＬ未満になるように出力トランジスタＰ１に対して電流出力を制限する過電流保護動作を行う過電流保護回路４ａとを備えている。過電流保護回路４ａは、ＰＭＯＳトランジスタＰ２，Ｐ３、ＮＭＯＳトランジスタＮ１〜Ｎ７、抵抗Ｒ３、定電流源１１、インバータ１２及びバッファ１３で構成されている。なお、ＮＭＯＳトランジスタＮ３，Ｎ４，Ｎ６，Ｎ７及びバッファ１３は比例定数制御回路をなし、定電圧回路１ａは、１つのＩＣに集積されるようにしてもよい。
【００３６】
過電流保護回路４ａにおいて、ＮＭＯＳトランジスタＮ５のゲートと接地電圧ＧＮＤとの間には、ＮＭＯＳトランジスタＮ６及びＮ７が直列に接続されている。バッファ１３の入力端は定電流源１１とＮＭＯＳトランジスタＮ５との接続部に接続され、バッファ１３の出力端はＮＭＯＳトランジスタＮ６のゲートに接続されている。また、ＮＭＯＳトランジスタＮ７のゲートには出力電圧Ｖｏｕｔが入力されている。
【００３７】
このような構成において、ＮＭＯＳトランジスタＮ４のしきい値電圧をＶｔｈ４とし、ＮＭＯＳトランジスタＮ７のしきい値電圧をＶｔｈ７とすると、Ｖｔｈ４＞Ｖｔｈ７になるようにＮＭＯＳトランジスタＮ４及びＮ７を形成する。このようにすることにより、ＰＭＯＳトランジスタＰ２がオンして過電流保護動作を開始したときは、ＮＭＯＳトランジスタＮ６がオンしているため制限電流値ｉＬの切り換えはＮＭＯＳトランジスタＮ７によって行われ、過電流保護動作を停止して通常動作に復帰する際は、ＮＭＯＳトランジスタＮ６がオフして遮断状態になっていることから、ＮＭＯＳトランジスタＮ４がオンすることで制限電流値ｉＬの切り換えが行われる。
【００３８】
図３及び図４は、定電圧回路１ａの出力電圧Ｖｏｕｔと出力電流ｉｏｕｔの関係例を示した図である。図３は、出力電圧Ｖｏｕｔが低下した状態から上昇していく場合の特性例を示しており、図４は、出力電圧Ｖｏｕｔが低下していく場合の特性例を示している。すなわち、図３は、過電流保護動作を停止して通常動作に戻るときの特性を示し、図４は、過電流保護動作を開始したときの特性を示している。図３及び図４から分かるように、制限電流値ｉＬが切り換わるときの出力電圧Ｖｏｕｔの電圧値にヒステリシスを設けていることが分かる。
【００３９】
このように、本第２の実施の形態における定電圧回路は、前記第１の実施の形態に、制限電流値ｉＬが切り換わるときの出力電圧Ｖｏｕｔの電圧値にヒステリシスを設けるようにしたことから、前記第１の実施の形態と同様の効果を得ることができると共に制限電流値ｉＬの切り換わり時の誤動作を防止することができる。
【００４０】
なお、前記第１及び第２の各実施の形態では、ＮＭＯＳトランジスタＮ４のゲートに出力電圧Ｖｏｕｔを入力するようにしたが、ＮＭＯＳトランジスタＮ４のゲートに分圧電圧Ｖｆｂを入力するようにしてもよく、このようにした場合、例えば図２は図５のようになり、図１の場合も図５と同様にすればよい。このようにすることにより、ＮＭＯＳトランジスタＮ４及びＮ７に、同じしきい値電圧を有するトランジスタを使用しても、図２の場合と同等の効果を得ることができる。
【００４１】
また、前記第１及び第２の各実施の形態において、状態信号Ｄ１は、外部のシステムで保持されるようにしてもよく、該保持する回路は、不揮発性メモリであって電源供給が停止しても状態信号Ｄ１が示す過電流保護動作の状態が保持されるようにしてもよい。また、前記保持する回路は、バックアップ電池によって電源供給され、主電源からの電源供給が停止しても状態信号Ｄ１が示す過電流保護動作の状態が保持されるようにしてもよい。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施の形態における定電圧回路の回路例を示した図である。
【図２】本発明の第２の実施の形態における定電圧回路の回路例を示した図である。
【図３】図２の定電圧回路１ａの出力電圧Ｖｏｕｔと出力電流ｉｏｕｔとの関係例を示した図である。
【図４】図２の定電圧回路１ａの出力電圧Ｖｏｕｔと出力電流ｉｏｕｔとの他の関係例を示した図である。
【図５】本発明の第２の実施の形態における定電圧回路の他の回路例を示した図である。
【図６】従来の過電流保護回路を備えた定電圧回路の回路例を示した図である。
【符号の説明】
【００４３】
１，１ａ  定電圧回路
２  基準電圧発生回路
３  誤差増幅回路
４，４ａ  過電流保護回路
１１  定電流源
１２  インバータ
１３  バッファ
Ｐ１  出力トランジスタ
Ｒ１〜Ｒ３  抵抗
Ｐ２，Ｐ３  ＰＭＯＳトランジスタ
Ｎ１〜Ｎ７  ＮＭＯＳトランジスタ
【図１】
0005047815.tif 000002
【図２】
0005047815.tif 000003
【図３】
0005047815.tif 000004
【図４】
0005047815.tif 000005
【図５】
0005047815.tif 000006
【図６】
0005047815.tif 000007