(57)【特許請求の範囲】
【請求項１】
貫通穴である第１のキャビティを有する第１のシリコン基板と、
有底穴である第２のキャビティおよび貫通電極を有し、前記第２のキャビティの底部裏面が前記第１のキャビティに向くように前記第１のシリコン基板と接合される第２のシリコン基板と、
前記第１のキャビティおよび前記第２のキャビティ内に収容される複数の電子装置チップと、
を備えることを特徴とする半導体パッケージ。
【請求項２】
前記第１のキャビティは、前記第２のシリコン基板に接する側から外部方向に向けて開口が広くなるテーパ形状である請求項１に記載の半導体パッケージ。
【請求項３】
前記第２のキャビティは、前記底部側から外部方向に向けて開口が広くなるテーパ形状である請求項１に記載の半導体パッケージ。
【請求項４】
前記第１のキャビティおよび前記第２のキャビティのうちいずれか一方に樹脂が充填される請求項１〜３のいずれか一項に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基板上に電子装置チップを搭載した半導体パッケージに関する。
【背景技術】
【０００２】
半導体装置を用いた種々の電子機器の小型化・薄型化を進めるために、半導体装置に用いる半導体パッケージも小型化・薄型化に対応する必要がある。特に薄型化のために、キャビティ付きのパッケージ用シリコン基板が用いられている（例えば特許文献１参照）。すなわち、基板表面からエッチング等により掘り込んだキャビティ内に、レーザダイオード（ＬＤ）、フォトダイオード（ＰＤ）、発光ダイオード（ＬＥＤ）、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）などの電子装置チップを搭載することで、電子装置チップの高さの一部または全部を基板で吸収し、パッケージを薄型化する。これにより、厚さの選択肢が規格範囲内に限られている市販のシリコンウェーハを用い、顧客の要求仕様に沿って薄型化したパッケージを提供できる。
【０００３】
ただし、市販シリコンウェーハの規格厚さ内に収容できるチップ高さに限界があった。
【０００４】
更に、電子装置チップをキャビティ内に収容することは、パッケージの薄型化とは別の観点から重要な場合もある。
【０００５】
すなわち、特にＭＥＭＳのような機械的動作を行なう電子装置チップは、外囲雰囲気による酸化や腐食が発生すると電子装置チップの性能に致命的なダメージを受ける虞が大きいため、キャビティ内に収容すると共に、キャビティの開口を気密性の蓋で密閉しキャビティ内部を窒素やアルゴン等の不活性なガスで置換したり真空に減圧したりすることが極めて重要である。
【０００６】
このように密閉キャビティ内の保護雰囲気中に収容することは、ＭＥＭＳに限らず、前述のＬＤ、ＰＤ、ＬＥＤなどの場合にも長期の性能安定性を保証する観点から非常に望ましい。
【０００７】
更に、複数の電子装置チップを積層したスタックをキャビティ内に搭載できれば、高密度実装の観点から非常の望ましいが、市販シリコンウェーハの規格厚さ内に収容できるチップ高さに限界があるためこれまでは実現できなかった。
【０００８】
図１に示す従来の半導体パッケージ１０は、シリコン基板１２のキャビティ１４内に接着層１５を介して電子装置チップ１６を搭載し、キャビティ１４の開口を蓋１８で気密封止し、キャビティ１４の内部を不活性ガスで置換してある。キャビティ１４の底面には配線パターン２０が形成されており、ワイヤボンディング２２により電子装置チップ１６の電極１７と接続されている。配線パターン２０は貫通電極２４を介して、搭載基板との接続用の裏面配線２６へ引き出されている。
【０００９】
各部の寸法関係は、典型的には下記のようになる。
【００１０】
例えばシリコン基板１２として８インチウェーハ市販規格品を用いた場合、規格厚さ７２５μｍであるが、裏面は梨地状であり使用に当って鏡面処理が必要で、そのための研磨代は５０μｍ以上であるため、実際に用いる状態でのシリコン基板１２の厚さＸは例えば６７５μｍ以下となる。
【００１１】
キャビティ１４の底部は機械的な強度を確保するために例えば厚さＺとして２００μｍとする。
【００１２】
その結果、キャビティ１４としての空間の高さＹは４７５μｍ以下となる（Ｙ＝Ｘ−Ｚ≦６７５−２００＝４７５）。
【００１３】
更に、ワイヤボンディング２２を可能とするために電子装置チップ１６上方の高さＷとして１５０μｍが、チップ実装用はんだ＋メタル厚さの合計Ｔとして２５μｍが、それぞれ必要であるとすると、キャビティ１４内に実際に収容可能なチップ１６の高さＨは３００μｍ以下となる（Ｈ＝Ｙ−Ｗ−Ｔ≦４７５−１５０−２５＝３００）。
【００１４】
このように、従来のキャビティ内搭載に際しては搭載チップの許容高さが非常に限定されていた。
【００１５】
【特許文献１】特開２００７−２０８０４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、市販シリコン基板の規格厚さによるチップ搭載高さの限界を超えて、シリコン基板のキャビティ内に電子装置チップを搭載した半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記の目的を達成するために、本発明によれば、複数枚のシリコン基板を貼り合せて成るシリコン基板積層体のキャビティ内に電子装置チップを搭載したことを特徴とする半導体パッケージが提供される。
【発明の効果】
【００１８】
本発明によれば、複数枚のシリコン基板を貼り合せて成るシリコン基板積層体にキャビティを設けたことにより、単独のシリコン基板の規格厚さに限定されずにキャビティ高さを達成することができ、従来は搭載不可能であった高さの電子装置チップあるいは電子装置チップスタックをキャビティに収容して搭載することができる。
【発明を実施するための最良の形態】
【００１９】
〔実施形態１〕
図２に示す半導体パッケージ１００は、貫通穴としてのキャビティ１４Ａを開口した窓枠状のシリコン基板１２Ａを別のシリコン基板１２Ｂ上に接合面３０で貼り合せてシリコン基板積層体１２０とした構成である。なお、図１中の部材に対応する部材には図１と同じ参照番号を付した。対応部材が複数ある場合には、参照番号の末尾にアルファベットを追加して区別した。また、シリコン基板表面の酸化絶縁膜、電子装置チップの電極など、本発明の理解に不要な細部は図示を省略し、説明を簡素かつ明瞭にした。
【００２０】
本実施形態においては、窓枠状の貫通キャビティ１４Ａを開口したシリコン基板１２Ａの厚さ全体をキャビティ１４Ａの高さＹとして利用できる。例えば、シリコン基板１２Ａとして図１と同じく８インチウェーハ市販規格品を用いた場合、研磨後厚さの最大値６７５μｍをそのままキャビティ１４Ａの高さＹの最大値として利用できる。
【００２１】
下側のシリコン基板１２Ｂの上面が規定するキャビティ１４Ａの底面上に、接着層１５を介して電子装置チップ１６Ｂが搭載され、更にその上に接着層１５を介して異種あるいは同種の電子装置チップ１６Ａが搭載されて、２個の電子装置チップ１６Ａ／１６Ｂから成るスタックとして搭載されている。
【００２２】
キャビティ底面上には配線パターン２０が形成されており、下側のシリコン基板１２Ｂを貫通する貫通電極２４を介して、搭載基板との接続用の裏面配線２６へ引き出されている。
【００２３】
電子装置チップ１６Ａ、１６Ｂと配線パターン２０とはワイヤボンディング２２Ａ、２２Ｂによりそれぞれ接続され、電子装置チップ１６Ａと１６Ｂとはワイヤボンディング２２Ｃにより接続されている。
【００２４】
図示の例では、２個の電子装置チップ１６Ａ／１６Ｂのスタックを搭載した構成を示したが、１個の大きい高さの電子装置チップを搭載することもできる。もちろん、本発明の目的からは逸れるが、３個以上の小さい高さの電子装置チップを搭載することもできる。
【００２５】
２個のシリコン基板１２Ａ／１２Ｂの接合部３０における接合は、気密性を確保できる接合方法で行なうことが望ましく、従来から知られているシリコン同士の直接接合、接着剤接合、ろうまたははんだ接合などの接合方法を適用できる。
【００２６】
蓋１８は、ガラス、プラスチック、シリコン、金属など気密性を確保できる種々の材質を用いることができ、透明性を要する場合には、ガラス、プラスチックなどを用いる。例えば蓋１８としてガラスを用いた場合には、シリコン基板１２Ａとの接合は陽極接合により行なうことが望ましい。もちろん、接着剤接合など、他の気密性接合であってもよい。
【００２７】
〔実施形態２〕
図３に示す半導体パッケージ２００は、貫通穴としてのキャビティ１４Ａを開口した窓枠状のシリコン基板１２Ａを、有底穴としてのキャビティ１４Ｂを掘り込んだ別のシリコン基板１２Ｂ上に接合面３０で貼り合せてシリコン基板積層体１２０とした構成である。図１中の部材に対応する部材には図１と同じ参照番号を付した。対応部材が複数ある場合には、参照番号の末尾にアルファベットを追加して区別した。
【００２８】
本実施形態においては、シリコン基板１２Ａの全厚に対応する高さの窓枠状貫通キャビティ１４Ａと、シリコン基板１２Ｂの有底キャビティ１４Ｂとの合計高さを、キャビティ１４の高さＹとして利用できる。例えば、シリコン基板１２Ａ、１２Ｂとして図１と同じく８インチウェーハ市販規格品を用いた場合、シリコン基板１２Ａについては研磨後厚さの最大値６７５μｍをそのままキャビティ１４Ａの高さＹＡの最大値として利用でき、加えて、シリコン基板１２Ｂについては底部厚さ２００μｍを６７５μｍから差し引いた４７５μｍをキャビティ１４Ｂの高さＹＢの最大値として利用できる。したがって、キャビティ１４の高さＹは、キャビティ１４Ａの高さＹＡとキャビティ１４Ｂの高さＹＢとの合計として、１１５０μｍを最大値として利用できる（Ｙ＝ＹＡ＋ＹＢ≦６７５＋４７５＝１１５０）。
【００２９】
下側のシリコン基板１２Ｂで構成するキャビティ１４の底面上に、配線パターン２０が形成され、その上に電子装置チップ１６Ｂがバンプ１９を介してフリップチップ接続により搭載され、更にその上に異種あるいは同種の電子装置チップ１６Ａが接着剤１５を介して搭載されて、２個の電子装置チップ１６Ａ／１６Ｂから成るスタックとして搭載されている。
【００３０】
電子装置チップ１６Ａはワイヤボンディング２２により配線パターン２０と接続されている。
【００３１】
キャビティ底面上に形成された配線パターン２０は、下側のシリコン基板１２Ｂを貫通する貫通電極２４を介して、搭載基板との接続用の裏面配線２６へ引き出されている。
【００３２】
電子装置チップの搭載個数、シリコン基板同士の接合方法、蓋の材質および蓋とシリコン基板との接合方法については、実施形態１と同様の選択肢が可能である。
【００３３】
〔実施形態３〕
図４に示す半導体パッケージ３００は、貫通穴としてのキャビティ１４Ａを開口した窓枠状のシリコン基板１２Ａを、有底穴としてのキャビティ１４Ｂを掘り込んだ別のシリコン基板１２Ｂ上に接合面３０で貼り合せてシリコン基板積層体１２０とした構成である。図１中の部材に対応する部材には図１と同じ参照番号を付した。対応部材が複数ある場合には、参照番号の末尾にアルファベットを追加して区別した。
【００３４】
本実施形態においては、実施形態２と同様に、シリコン基板１２Ａの全厚に対応する高さの貫通キャビティ１４Ａと、シリコン基板１２Ｂの有底キャビティ１４Ｂとの合計高さを、キャビティ１４の高さＹとして利用できる。例えば、シリコン基板１２Ａ、１２Ｂとして図１と同じく８インチウェーハ市販規格品を用いた場合、シリコン基板１２Ａについては研磨後厚さの最大値６７５μｍをそのままキャビティ１４Ａの高さＹＡの最大値として利用でき、加えて、シリコン基板１２Ｂについては底部厚さ２００μｍを６７５μｍから差し引いた４７５μｍをキャビティ１４Ｂの高さＹＢの最大値として利用できる。したがって、キャビティ１４の高さＹは、キャビティ１４Ａの高さＹＡとキャビティ１４Ｂの高さＹＢとの合計として、１１５０μｍを最大値として利用できる（Ｙ＝ＹＡ＋ＹＢ≦６７５＋４７５＝１１５０）。
【００３５】
電子装置チップ１６Ａ上に異種または同種の電子装置チップ１６Ｂを接着剤層１５を介して搭載し、両チップ１６Ａ／１６Ｂをワイヤボンディング２２で接続してスタックとする。このスタックを裏返して、前者の電子装置チップ１６Ａのバンプ１９を介して、下側のシリコン基板１２Ｂの貫通電極２４の上端にフリップチップ接続してある。これにより、電子装置チップ１６Ａのバンプ１９は、搭載基板との接続用の裏面配線２６へ引き出されている。
【００３６】
電子装置チップの搭載個数、シリコン基板同士の接合方法、蓋の材質および蓋とシリコン基板との接合方法については、実施形態１と同様の選択肢が可能である。
【００３７】
〔実施形態４〕
図５に示す半導体パッケージ４００は、有底穴としてのキャビティ１４Ａを掘り込んだシリコン基板１２Ａを、テーパ付き貫通穴としてのキャビティ１４Ｂを開口した窓枠状のシリコン基板１２Ｂ上に、シリコン基板１２Ａの底部裏面を接合面３０として貼り合せてシリコン基板積層体１２０とした構成である。すなわち、キャビティ１２Ａの底部を境界領域として、キャビティ１２Ａ、１２Ｂがそれぞれ上下に開口した構造である。図１中の部材に対応する部材には図１と同じ参照番号を付した。対応部材が複数ある場合には、参照番号の末尾にアルファベットまたはアルファベットと数字を追加して区別した。
【００３８】
本実施形態においては、上側のシリコン基板１２Ａについては図１の従来構造と同じく、有底キャビティ１４Ａは市販ウェーハの研磨後厚さ（６７５μｍ：８インチウェーハの場合。以下同様）から底部の厚さＺを差し引いた最大高さ（４７５μｍ）であるが、シリコン基板１２Ｂについては図２の実施形態１および図４の実施形態３と同じく、窓枠状貫通キャビティ１４Ｂは市販ウェーハの研磨後厚さ（６７５μｍ）全てを最大高さとして利用できる。
【００３９】
上側のキャビティ１４Ａ内では、キャビティ１４Ａの底面上に接着剤層１５を介して電子装置チップ１６Ａ２を搭載し、その上に接着剤層１５を介して異種または同種の電子装置チップ１６Ａ１を搭載してスタックとする。各電子装置チップ１６Ａ１、１６Ａ２はワイヤボンディング２２Ａ１、２２Ａ２によりそれぞれキャビティ１４Ａの底面上の配線パターン２０Ａに接続されている。上側キャビティ１４Ａはシリコン基板１２Ａに接合した蓋１８により気密封止され、内部は不活性ガス置換または真空状態にされている。
【００４０】
下側のキャビティ１４Ｂ内では、シリコン基板１２Ａの裏面により構成された底面上に、接着剤層１５を介して電子装置チップ１６Ｂ２を搭載し、その上に接着剤層１５を介して異種または同種の電子装置チップ１６Ｂ１を搭載してスタックとする。各電子装置チップ１６Ｂ１、１６Ｂ２はワイヤボンディング２２Ｂ１、２２Ｂ２によりそれぞれキャビティ１４Ｂの底面上の配線パターン２０Ｂに接続されている。下側キャビティ１４Ｂ内は実際にはモールド樹脂２８で充填されている。下側キャビティ１４Ｂの周縁ではテーパ配線２６Ｔにより、配線パターン２０Ｂが搭載基板との接続用の裏面配線２６まで引き出されている。
【００４１】
電子装置チップの搭載個数、シリコン基板同士の接合方法、蓋の材質および蓋とシリコン基板との接合方法については、実施形態１と同様の選択肢が可能である。
【００４２】
〔実施形態５〕
図６に示す半導体パッケージ５００は、貫通穴としてのキャビティ１４Ａを掘り込んだ窓枠状のシリコン基板１２Ａを、有底穴としてのキャビティ１４Ｂを開口したシリコン基板１２Ｂ上に、シリコン基板１２Ｂの底部裏面を接合面３０として貼り合せてシリコン基板積層体１２０とした構成である。すなわち、キャビティ１２Ｂの底部を境界領域として、キャビティ１２Ａ、１２Ｂがそれぞれ上下に開口した構造である。図１中の部材に対応する部材には図１と同じ参照番号を付した。対応部材が複数ある場合には、参照番号の末尾にアルファベットまたはアルファベットと数字を追加して区別した。
【００４３】
本実施形態においては、上側のシリコン基板１２Ａについては、実施形態１および図４の実施形態３と同じく、貫通キャビティ１４Ａは市販ウェーハの研磨後厚さ（６７５μｍ）全てを最大高さとして利用でき、シリコン基板１２Ｂについては図１の従来構造と同じく、有底キャビティ１４Ｂは市販ウェーハの研磨後厚さ（６７５μｍ：８インチウェーハの場合。以下同様）から底部の厚さＺを差し引いた最大高さ（４７５μｍ）である。
【００４４】
上側のキャビティ１４Ａ内では、シリコン基板１２Ｂの裏面により構成された底面上に接着剤層１５を介して電子装置チップ１６Ａ２を搭載し、その上に接着剤層１５を介して異種または同種の電子装置チップ１６Ａ１を搭載してスタックとする。各電子装置チップ１６Ａ１、１６Ａ２はワイヤボンディング２２Ａ１、２２Ａ２によりそれぞれキャビティ１４Ａの底面上の配線パターン２０Ａに接続されている。上側キャビティ１４Ａはシリコン基板１２Ａに接合した蓋１８により気密封止され、内部は不活性ガス置換または真空状態にされている。
【００４５】
下側のキャビティ１４Ｂ内では、キャビティ１４Ｂの底面上に、接着剤層１５を介して電子装置チップ１６Ｂ２を搭載し、その上に接着剤層１５を介して異種または同種の電子装置チップ１６Ｂ１を搭載してスタックとする。各電子装置チップ１６Ｂ１、１６Ｂ２はワイヤボンディング２２Ｂ１、２２Ｂ２によりそれぞれキャビティ１４Ｂの底面上の配線パターン２０Ｂに接続されている。下側キャビティ１４Ｂ内は実際にはモールド樹脂２８で充填されている。下側キャビティ１４Ｂの周縁ではテーパ配線２６Ｔにより、配線パターン２０Ｂが搭載基板との接続用の裏面配線２６まで引き出されている。
【００４６】
上側のキャビティ１４Ａ内の配線パターン２０Ａと、下側のキャビティ１４Ｂ内の配線パターン２０Ｂとは、下側のシリコン基板１２Ｂの底部を貫通するビア２３により接続されている。
【００４７】
電子装置チップの搭載個数、シリコン基板同士の接合方法、蓋の材質および蓋とシリコン基板との接合方法については、実施形態１と同様の選択肢が可能である。
【産業上の利用可能性】
【００４８】
本発明によれば、市販シリコン基板の規格厚さによるチップ搭載高さの限界を超えて、シリコン基板のキャビティ内に電子装置チップを搭載した半導体パッケージが提供される。
【図面の簡単な説明】
【００４９】
【図１】従来の単一のシリコン基板内に形成したキャビティ内に電子装置チップを収容して搭載した半導体パッケージの断面図。
【図２】本発明の実施形態１により、複数枚のシリコン基板を貼り合せたシリコン基板積層体内に形成したキャビティ内に電子装置チップを収容して搭載した半導体パッケージの断面図。
【図３】本発明の実施形態２により、複数枚のシリコン基板を貼り合せたシリコン基板積層体内に形成したキャビティ内に電子装置チップを収容して搭載した半導体パッケージの断面図。
【図４】本発明の実施形態３により、複数枚のシリコン基板を貼り合せたシリコン基板積層体内に形成したキャビティ内に電子装置チップを収容して搭載した半導体パッケージの断面図。
【図５】本発明の実施形態４により、複数枚のシリコン基板を貼り合せたシリコン基板積層体内に形成したキャビティ内に電子装置チップを収容して搭載した半導体パッケージの断面図。
【図６】本発明の実施形態５により、複数枚のシリコン基板を貼り合せたシリコン基板積層体内に形成したキャビティ内に電子装置チップを収容して搭載した半導体パッケージの断面図。
【符号の説明】
【００５０】
１００、２００、３００、４００、５００    半導体パッケージ
１２Ａ、１２Ｂ    シリコン基板
１２０    シリコン基板積層体
１４、１４Ａ、１４Ｂ    キャビティ
１６Ａ、１６Ａ１、１６Ａ２、１６Ｂ、１６Ｂ１、１６Ｂ２    電子装置チップ
１８    蓋
２０    配線パターン
２２、２２Ａ、２２Ａ１、２２Ａ２、２２Ｂ、２２Ｂ１、２２Ｂ２、２２Ｃ    ワイヤボンディング
２３    ビア
２４    貫通電極
２６    裏面配線
２８    モールド樹脂
３０    接合部
【図１】
0004912275.tif 000002
【図２】
0004912275.tif 000003
【図３】
0004912275.tif 000004
【図４】
0004912275.tif 000005
【図５】
0004912275.tif 000006
【図６】
0004912275.tif 000007