(57)【特許請求の範囲】
【請求項１】
検出した温度に応じた電圧を生成して温度検出電圧として出力する温度検出回路において、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度係数を有する第１電圧を生成する第１の電圧源回路部と、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第２の電圧源回路部と、
前記基準電圧の電圧補正を行って出力する補正回路部と、
前記第１電圧と該補正回路部の出力電圧との減算を行い更に増幅して前記温度検出電圧として出力する減算増幅回路部と、
を備え、
前記補正回路部は、前記基準電圧を分圧して出力し、前記検出した温度が第１所定値以下になると、電圧が低下する方向に前記温度検出電圧がシフトするように該分圧比を変えて前記基準電圧の電圧補正を行うことを特徴とする温度検出回路。
【請求項２】
前記補正回路部は、前記温度検出電圧と所定の参照電圧との電圧比較を行って、前記検出した温度が前記第１所定値以下であるか否かの検出を行うことを特徴とする請求項１記載の温度検出回路。
【請求項３】
前記補正回路部は、
前記基準電圧のインピーダンス変換を行って出力する第１インピーダンス変換回路と、
前記温度検出電圧と前記参照電圧との電圧比較を行い、該比較結果を示す信号を出力する電圧比較回路と、
該電圧比較回路の出力信号に応じて変えた分圧比で、前記第１インピーダンス変換回路の出力電圧を分圧して出力する分圧回路と、
を備えることを特徴とする請求項２記載の温度検出回路。
【請求項４】
前記分圧回路は、
前記第１インピーダンス変換回路の出力端と接地電圧との間に直列に接続された第２抵抗及び第１抵抗と、
第３抵抗と、
前記電圧比較回路の出力信号に応じてスイッチングを行い、前記第２抵抗に該第３抵抗を並列に接続するスイッチと、
を備えることを特徴とする請求項３記載の温度検出回路。
【請求項５】
前記補正回路部は、前記検出した温度が前記第１所定値よりも大きい第２所定値以上になると、電圧が低下する方向に前記温度検出電圧がシフトするように前記基準電圧の電圧補正を行うことを特徴とする請求項１、２、３又は４記載の温度検出回路。
【請求項６】
検出した温度に応じた電圧を生成して温度検出電圧として出力する温度検出回路において、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度係数を有する第１電圧を生成する第１の電圧源回路部と、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第２の電圧源回路部と、
前記基準電圧の電圧補正を行って出力する補正回路部と、
前記第１電圧と該補正回路部の出力電圧との減算を行い更に増幅して前記温度検出電圧として出力する減算増幅回路部と、
を備え、
前記補正回路部は、前記基準電圧を分圧して出力し、前記検出した温度が第２所定値以上になると、電圧が低下する方向に前記温度検出電圧がシフトするように該分圧比を変えて前記基準電圧の電圧補正を行うことを特徴とする温度検出回路。
【請求項７】
前記補正回路部は、
前記基準電圧のインピーダンス変換を行って出力する第１インピーダンス変換回路と、
前記温度に応じて変えた分圧比で、前記第１インピーダンス変換回路の出力電圧を分圧して出力する分圧回路と、
を備えることを特徴とする請求項６記載の温度検出回路。
【請求項８】
前記分圧回路は、
前記第１インピーダンス変換回路の出力端と接地電圧との間に直列に接続された第２抵抗及び第１抵抗と、
該第１抵抗に並列に接続され、制御電極にはオフするように制御信号が入力されたトランジスタと、
を備え、
前記トランジスタは、温度が上昇するとオフリーク電流が流れることにより前記分圧比を変えることを特徴とする請求項７記載の温度検出回路。
【請求項９】
前記減算増幅回路部は、
前記第１電圧のインピーダンス変換を行って出力する第２インピーダンス変換回路と、
一方の入力端である第１入力端に前記補正回路部の出力電圧が入力され、出力端から前記温度検出電圧を出力する演算増幅回路と、
該演算増幅回路の他方の入力端である第２入力端と前記第２インピーダンス変換回路の出力端との間に接続された第４抵抗と、
前記演算増幅回路の出力端と、前記演算増幅回路の第２入力端との間に接続された第５抵抗と、
を備えることを特徴とする請求項１、２、３、４、５、６、７又は８記載の温度検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低電圧動作や低消費電力動作を行うことができる高精度な温度検出回路に関する。
【背景技術】
【０００２】
従来、周辺温度に対して線形に変化する電圧を出力する半導体装置を温度検出回路として使用していた。
このような温度検出回路１００は、図１０に示すように、絶対温度の１次関数となる電圧を発生させる第１の電圧源回路１０１と、周辺温度の影響を受けることがない所定の基準電圧を発生させる第２の電圧源回路１０２とを備えていた。
図１１は、図１０の第１の電圧源回路１０１及び第２の電圧源回路１０２の回路例を示した図であり、第１及び第２の各電圧源回路１０１及び１０２は同じ回路構成をなしている。但し、図１１の２つの電界効果トランジスタにおけるゲート幅Ｗ／ゲート長Ｌの比は、第１の電圧源回路１０１と第２の電圧源回路１０２とで異なっている。また、図１１の括弧内に示した符号は、第２の電圧源回路１０２の場合を示している。
【０００３】
第１の電圧源回路１０１は、高濃度Ｎ型ゲートを有したデプレッション型の電界効果トランジスタＭ１０１ａと高濃度Ｐ型ゲートを有した電界効果トランジスタＭ１０２ａとのチャネル長Ｌの比を適切に調整することで、絶対温度に比例する電圧であるＰＴＡＴ（Ｐｒｏｐｏｒｔｉｏｎａｌ−Ｔｏ−Ａｂｓｏｌｕｔｅ−Ｔｅｍｐｅｒａｔｕｒｅ）電圧Ｖｐを出力することができる。同様に、第２の電圧源回路１０２は、高濃度Ｎ型ゲートを有したデプレッション型の電界効果トランジスタＭ１０１ｂと高濃度Ｐ型ゲートを有した電界効果トランジスタＭ１０２ｂとのチャネル長Ｌの比を適切に調整することで、所定の基準電圧Ｖｒｅｆを出力することができる。
【０００４】
高濃度Ｎ型ゲートを有したデプレッション型の電界効果トランジスタＭ１０１ａ及びＭ１０１ｂにおいて、しきい値電圧をＶｔｈ１０１とすると共にゲートの濃度をＮｇとし、高濃度Ｐ型ゲートを有したデプレッション型の電界効果トランジスタＭ１０２ａ，Ｍ１０２ｂにおいて、しきい値電圧をＶｔｈ１０２とすると共にゲートの濃度をＰｇとすると、しきい値電圧Ｖｔｈ１０１及びＶｔｈ１０２は、下記（ａ）式及び（ｂ）式のようになる。
Ｖｔｈ１０１＝φｍ（Ｎｇ）−φｓ−Ｑｆ／Ｃｏｘ＋２×φｆ−Ｑｂ／Ｃｏｘ………………（ａ）
Ｖｔｈ１０２＝φｍ（Ｐｇ）−φｓ−Ｑｆ／Ｃｏｘ＋２×φｆ−Ｑｂ／Ｃｏｘ………………（ｂ）
【０００５】
なお、前記（ａ）式及び（ｂ）式において、φｍ（Ｎｇ）及びφｍ（Ｐｇ）はゲートの仕事関数を、φｓは基板の仕事関数を、Ｑｆは酸化膜中の固定電荷を、Ｃｏｘは酸化膜の単位面積あたりの静電容量を、Ｑｂは反転層と基板間の空乏層内電荷を、φｆは基板のフェルミレベルをそれぞれ示している。
更に、ゲートの仕事関数φｍは
φｍ＝χ＋Ｅｇ／２±φｆ………………（ｃ）
で表すことができ、前記（ｃ）式の右辺第３項目の符号は、ゲートがＰ型であれば＋に、ゲートがＮ型であれば−になる。但し、Ｅｇは、シリコンのバンドギャップを示している。
【０００６】
電界効果トランジスタＭ１０１ａ及びＭ１０１ｂの導電係数をβ１０１、電界効果トランジスタＭ１０２ａ及びＭ１０２ｂの導電係数をβ１０２とすると、図１１の回路の出力電圧をＶｏｕｔとすると、出力電圧Ｖｏｕｔは、下記（ｄ）式のようになる。
Ｖｏｕｔ＝φｍ（Ｐｇ）−（β１０１／β１０２）１／２×φｍ（Ｎｇ）−｛１−（β１０１／β１０２）１／２｝×（φｓ＋Ｑｆ／Ｃｏｘ−２×φｆ＋Ｑｂ／Ｃｏｘ）
＝−｛ｌｏｇ（Ｐｇ／Ｎｉ）＋（β１０１／β１０２）１／２ｌｏｇ（Ｎｇ／Ｎｉ）｝×ｋＴ／ｑ＋｛１−（β１０１／β１０２）１／２｝×｛χ＋Ｅｇ／２−（φｓ＋Ｑｆ／Ｃｏｘ−２×φｆ＋Ｑｂ／Ｃｏｘ）｝………………（ｄ）
なお、前記（ｄ）式において、ｋはボルツマン定数を、ｑは電子の電荷量を、Ｔは絶対温度を、Ｎｉは真性半導体のキャリア濃度をそれぞれ示している。
【０００７】
前記（ｄ）式における右辺の第１項目の係数−｛ｌｏｇ（Ｐｇ／Ｎｉ）＋（β１０１／β１０２）１／２ｌｏｇ（Ｎｇ／Ｎｉ）｝や、定数項｛１−（β１０１／β１０２）１／２｝×｛χ＋Ｅｇ／２−（φｓ＋Ｑｆ／Ｃｏｘ−２×φｆ＋Ｑｂ／Ｃｏｘ）｝は小さいながらもそれぞれ温度特性を有している。したがって、厳密には出力電圧Ｖｏｕｔは、温度Ｔの１次関数とはならず、実測の結果、出力電圧Ｖｏｕｔは、非常に小さい負の２次係数を持つ温度Ｔの２次関数になる。
これらのことから、第１の電圧源回路１０１から出力されるＰＴＡＴ電圧Ｖｐと、第２の電圧源回路１０２から出力される基準電圧Ｖｒｅｆは、共に負の２次係数を持つ温度Ｔの２次関数になる。ＰＴＡＴ電圧Ｖｐと基準電圧Ｖｒｅｆは、共に１０−７オーダの負の２次係数を有し、かつ（ＰＴＡＴ電圧Ｖｐの２次係数の絶対値）＞（基準電圧Ｖｒｅｆの２次係数の絶対値）となることが実験より分かっている。
【０００８】
第１の電圧源回路１０１は、発生する電圧の負の１次係数が十分な値ではないため、そのままでは高感度な温度検出回路をなすことができない。したがって、図１０に示すように、第１の電圧源回路１０１から出力されるＰＴＡＴ電圧Ｖｐと、第２の電圧源回路１０２から出力される基準電圧Ｖｒｅｆとを、減算増幅回路１０３で減算し増幅した電圧を温度検出回路１００の出力電圧である温度検出電圧Ｖｔｅｍｐとして使用している。温度検出電圧Ｖｔｅｍｐが周囲温度Ｔに対して線形に変化するようにすることにより、周囲温度Ｔに対して温度検出電圧Ｖｔｅｍｐが線形に変化することを利用して半導体の周囲温度Ｔの検出を行うことができる。
【０００９】
このようなことから、第１の電圧源回路１０１から出力されるＰＴＡＴ電圧Ｖｐと、第２の電圧源回路１０２から出力される基準電圧Ｖｒｅｆは、下記（ｅ）式と（ｆ）式のように示すことができる。
Ｖｐ＝ａ１０１×Ｔ２＋ｂ１０１×Ｔ＋ｃ１０１………………（ｅ）
Ｖｒｅｆ＝ａ１０２×Ｔ２＋ｂ１０２×Ｔ＋ｃ１０２………………（ｆ）
ＰＴＡＴ電圧Ｖｐと基準電圧Ｖｒｅｆとを減算し増幅した電圧が、温度検出回路１００の温度検出電圧Ｖｔｅｍｐとして出力され、温度検出電圧Ｖｔｅｍｐは、下記（ｇ）式のように示すことができる。なお、下記（ｇ）式において、ｋは増幅率を示している。
Ｖｔｅｍｐ＝ｋ×｛（ａ１０１−ａ１０２）×Ｔ２＋（ｂ１０１−ｂ１０２）×Ｔ＋（ｃ１０１−ｃ１０２）｝………………（ｇ）
【００１０】
なお、本発明と異なるが、２つの電界効果トランジスタのゲート電極の仕事関数差を用いて、温度係数を有する第１電圧を生成する第１の電圧源回路と、複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第２の電圧源回路と、前記第１電圧と該基準電圧との減算を行い、該差分を増幅する減算回路とを備えるようにした温度検出回路があった（例えば、特許文献１参照。）。
【特許文献１】特開２００６−２４２８９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、ａ１０１＞ａ１０２であるため、温度検出電圧Ｖｔｅｍｐは下に凸の２次曲線になり、増幅率ｋが大きくなればなるほど温度検出電圧Ｖｔｅｍｐの曲率は大きくなっていた。温度に対して線形に変化するように設計しようとした温度検出回路にとって、このような温度検出電圧Ｖｔｅｍｐの非線形性は、温度検出精度を悪化させる要因になっていた。温度検出回路１００の温度検出電圧Ｖｔｅｍｐは、図１２の実線のようになり、最小二乗法を用いて生成した温度検出電圧Ｖｔｅｍｐの近似直線は図１２の点線Ａのようになる。該近似直線Ａに平行で、温度検出電圧Ｖｔｅｍｐの２次曲線における凹部の深さを示す点線Ｂと点線Ｃとの距離をＤＩＳとし、該ＤＩＳの値で温度検出電圧Ｖｔｅｍｐの線形性を示す。
【００１２】
本発明は、このような問題を解決するためになされたものであり、前記ＤＩＳの値が小さくなるようにして、温度検出電圧Ｖｔｅｍｐをより線形に近づけて温度検出精度を向上させることができる温度検出回路を得ることを目的とする。
【課題を解決するための手段】
【００１３】
この発明に係る温度検出回路は、検出した温度に応じた電圧を生成して温度検出電圧として出力する温度検出回路において、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度係数を有する第１電圧を生成する第１の電圧源回路部と、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第２の電圧源回路部と、
前記基準電圧の電圧補正を行って出力する補正回路部と、
前記第１電圧と該補正回路部の出力電圧との減算を行い更に増幅して前記温度検出電圧として出力する減算増幅回路部と、
を備え、
前記補正回路部は、前記基準電圧を分圧して出力し、前記検出した温度が第１所定値以下になると、電圧が低下する方向に前記温度検出電圧がシフトするように該分圧比を変えて前記基準電圧の電圧補正を行うものである。
【００１５】
また、前記補正回路部は、前記温度検出電圧と所定の参照電圧との電圧比較を行って、前記検出した温度が前記第１所定値以下であるか否かの検出を行うようにした。
【００１６】
この場合、前記補正回路部は、
前記基準電圧のインピーダンス変換を行って出力する第１インピーダンス変換回路と、
前記温度検出電圧と前記参照電圧との電圧比較を行い、該比較結果を示す信号を出力する電圧比較回路と、
該電圧比較回路の出力信号に応じて変えた分圧比で、前記第１インピーダンス変換回路の出力電圧を分圧して出力する分圧回路と、
を備えるようにした。
【００１７】
また、前記分圧回路は、
前記第１インピーダンス変換回路の出力端と接地電圧との間に直列に接続された第２抵抗及び第１抵抗と、
第３抵抗と、
前記電圧比較回路の出力信号に応じてスイッチングを行い、前記第２抵抗に該第３抵抗を並列に接続するスイッチと、
を備えるようにした。
【００１８】
また、前記補正回路部は、前記検出した温度が前記第１所定値よりも大きい第２所定値以上になると、電圧が低下する方向に前記温度検出電圧がシフトするように前記基準電圧の電圧補正を行うようにした。
【００１９】
また、この発明に係る温度検出回路は、検出した温度に応じた電圧を生成して温度検出電圧として出力する温度検出回路において、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度係数を有する第１電圧を生成する第１の電圧源回路部と、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第２の電圧源回路部と、
前記基準電圧の電圧補正を行って出力する補正回路部と、
前記第１電圧と該補正回路部の出力電圧との減算を行い更に増幅して前記温度検出電圧として出力する減算増幅回路部と、
を備え、
前記補正回路部は、前記基準電圧を分圧して出力し、前記検出した温度が第２所定値以上になると、電圧が低下する方向に前記温度検出電圧がシフトするように該分圧比を変えて前記基準電圧の電圧補正を行うものである。
【００２１】
この場合、前記補正回路部は、
前記基準電圧のインピーダンス変換を行って出力する第１インピーダンス変換回路と、
前記温度に応じて変えた分圧比で、前記第１インピーダンス変換回路の出力電圧を分圧して出力する分圧回路と、
を備えるようにした。
【００２２】
また、前記分圧回路は、
前記第１インピーダンス変換回路の出力端と接地電圧との間に直列に接続された第２抵抗及び第１抵抗と、
該第１抵抗に並列に接続され、制御電極にはオフするように制御信号が入力されたトランジスタと、
を備え、
前記トランジスタは、温度が上昇するとオフリーク電流が流れることにより前記分圧比を変えるようにした。
【００２３】
また、前記減算増幅回路部は、
前記第１電圧のインピーダンス変換を行って出力する第２インピーダンス変換回路と、
一方の入力端である第１入力端に前記補正回路部の出力電圧が入力され、出力端から前記温度検出電圧を出力する演算増幅回路と、
該演算増幅回路の他方の入力端である第２入力端と前記第２インピーダンス変換回路の出力端との間に接続された第４抵抗と、
前記演算増幅回路の出力端と、前記演算増幅回路の第２入力端との間に接続された第５抵抗と、
を備えるようにした。
【発明の効果】
【００２４】
本発明の温度検出回路によれば、低温部分及び／又は高温部分において温度検出電圧を、電圧が低下する方向にシフトさせる補正を行う補正回路部を備えるようにしたことから、温度検出電圧をより直線に近づけることができるため、温度検出精度を向上させることができる。
【発明を実施するための最良の形態】
【００２５】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における温度検出回路の回路例を示した図である。
図１において、温度検出回路１は、第１の電圧源回路２と、第２の電圧源回路３と、補正回路４と、減算増幅回路５とで構成されている。第１の電圧源回路２は、２つの電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、負の温度係数を有する正のＰＴＡＴ電圧Ｖｐを生成して出力する。
【００２６】
第２の電圧源回路３は、２つの電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない基準電圧Ｖｒｅｆを生成して出力する。補正回路４は、第２の電圧源回路３から出力された基準電圧Ｖｒｅｆを補正して出力する。減算増幅回路５は、温度感度の上昇及び低消費電力化を実現するために、第１の電圧源回路２からのＰＴＡＴ電圧Ｖｐと補正回路４を介して入力された第２の電圧源回路３からの基準電圧Ｖｒｅｆとの減算を行って増幅し、温度検出電圧Ｖｔｅｍｐとして出力する。
補正回路４は、演算増幅回路１１、コンパレータ１２、アナログスイッチ１３及び抵抗Ｒ１〜Ｒ３で構成され、アナログスイッチ１３は、ＰＭＯＳトランジスタＭ１、ＮＭＯＳトランジスタＭ２及びインバータ１４で構成されている。減算増幅回路５は、演算増幅回路２１，２２及び抵抗Ｒ４，Ｒ５で構成されている。
【００２７】
補正回路４において、演算増幅回路１１は、出力端が反転入力端に接続されてボルテージホロワを形成している。演算増幅回路１１の非反転入力端には、基準電圧Ｖｒｅｆが入力され、演算増幅回路１１の出力端と接地電圧との間に抵抗Ｒ２及びＲ１が直列に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続部が補正回路４の出力端をなし、アナログスイッチ１３と抵抗Ｒ３との直列回路が、抵抗Ｒ１と並列に接続されている。アナログスイッチ１３において、ＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２が並列に接続され、ＮＭＯＳトランジスタＭ２のゲートはインバータ１４の出力端に接続され、インバータ１４の入力端とＰＭＯＳトランジスタＭ１のゲートとの接続部がアナログスイッチ１３の制御電極をなす。コンパレータ１２の反転入力端には温度検出電圧Ｖｔｅｍｐが入力され、コンパレータ１２の非反転入力端には、所定の参照電圧Ｖｃｏｍｐが入力されており、コンパレータ１２の出力端は、アナログスイッチ１３の制御電極に接続されている。
【００２８】
減算増幅回路５において、演算増幅回路２１の出力端と演算増幅回路２１の反転入力端との間には抵抗Ｒ５が接続され、演算増幅回路２１の反転入力端と演算増幅回路２２の出力端との間には抵抗Ｒ４が接続されている。演算増幅回路２１の非反転入力端は、補正回路４の出力端である抵抗Ｒ１とＲ２との接続部に接続され、演算増幅回路２１の出力端から温度検出電圧Ｖｔｅｍｐが出力される。また、演算増幅回路２２は、出力端が反転入力端に接続されてボルテージホロワを形成し、非反転入力端にはＰＴＡＴ電圧Ｖｐが入力されている。
なお、第１の電圧源回路２は第１の電圧源回路部を、第２の電圧源回路３は第２の電圧源回路部を、補正回路４は補正回路部を、減算増幅回路５は減算増幅回路部をそれぞれなす。また、演算増幅回路１１は第１インピーダンス変換回路を、演算増幅回路２２は第２インピーダンス変換回路をそれぞれなし、抵抗Ｒ１〜Ｒ３及びアナログスイッチ１３は分圧回路をなし、ＰＴＡＴ電圧Ｖｐは第１電圧をなす。
【００２９】
図２は、図１における第１及び第２の各電圧源回路２，３の回路例を示した図である。なお、第１及び第２の各電圧源回路２，３は同じ回路構成をなしているが、図２の２つの電界効果トランジスタにおけるゲート幅Ｗ／ゲート長Ｌの比は、第１の電圧源回路２と第２の電圧源回路３とで異なっている。また、図２の括弧内に示された符号は、第２の電圧源回路３の場合を示している。
【００３０】
第１の電圧源回路２は、高濃度Ｎ型ゲートを有したデプレッション型の電界効果トランジスタＭ１ａと高濃度Ｐ型ゲートを有した電界効果トランジスタＭ２ａとのチャネル長Ｌの比を適切に調整することで、絶対温度に比例する電圧であるＰＴＡＴ電圧Ｖｐを出力することができる。同様に、第２の電圧源回路３は、高濃度Ｎ型ゲートを有したデプレッション型の電界効果トランジスタＭ１ｂと高濃度Ｐ型ゲートを有した電界効果トランジスタＭ２ｂとのチャネル長Ｌの比を適切に調整することで、所定の基準電圧Ｖｒｅｆを出力することができる。
【００３１】
高濃度Ｎ型ゲートを有したデプレッション型の電界効果トランジスタＭ１ａ及びＭ１ｂにおいて、しきい値電圧をＶｔｈ１とすると共にゲートの濃度をＮｇとし、高濃度Ｐ型ゲートを有したデプレッション型の電界効果トランジスタＭ２ａ及びＭ２ｂにおいて、しきい値電圧をＶｔｈ２とすると共にゲートの濃度をＰｇとすると、しきい値電圧Ｖｔｈ１及びＶｔｈ２は、下記（１）式及び（２）式のようになる。
Ｖｔｈ１＝φｍ（Ｎｇ）−φｓ−Ｑｆ／Ｃｏｘ＋２×φｆ−Ｑｂ／Ｃｏｘ………………（１）
Ｖｔｈ２＝φｍ（Ｐｇ）−φｓ−Ｑｆ／Ｃｏｘ＋２×φｆ−Ｑｂ／Ｃｏｘ………………（２）
【００３２】
なお、前記（１）式及び（２）式において、φｍ（Ｎｇ）及びφｍ（Ｐｇ）はゲートの仕事関数を、φｓは基板の仕事関数を、Ｑｆは酸化膜中の固定電荷を、Ｃｏｘは酸化膜の単位面積あたりの静電容量を、Ｑｂは反転層と基板間の空乏層内電荷を、φｆは基板のフェルミレベルをそれぞれ示している。
更に、ゲートの仕事関数φｍは
φｍ＝χ＋Ｅｇ／２±φｆ………………（３）
で表すことができ、前記（３）式の右辺第３項目の符号は、ゲートがＰ型であれば＋に、ゲートがＮ型であれば−になる。但し、Ｅｇは、シリコンのバンドギャップを示している。
【００３３】
電界効果トランジスタＭ１ａ及びＭ１ｂの導電係数をβ１、電界効果トランジスタＭ２ａ及びＭ２ｂの導電係数をβ２とすると、図２の回路の出力電圧をＶｏｕｔとすると、出力電圧Ｖｏｕｔは、下記（４）式のようになる。
Ｖｏｕｔ＝φｍ（Ｐｇ）−（β１／β２）１／２×φｍ（Ｎｇ）−｛１−（β１／β２）１／２｝×（φｓ＋Ｑｆ／Ｃｏｘ−２×φｆ＋Ｑｂ／Ｃｏｘ）
＝−｛ｌｏｇ（Ｐｇ／Ｎｉ）＋（β１／β２）１／２ｌｏｇ（Ｎｇ／Ｎｉ）｝×ｋＴ／ｑ＋｛１−（β１／β２）１／２｝×｛χ＋Ｅｇ／２−（φｓ＋Ｑｆ／Ｃｏｘ−２×φｆ＋Ｑｂ／Ｃｏｘ）｝………………（４）
なお、前記（４）式において、ｋはボルツマン定数を、ｑは電子の電荷量を、Ｔは絶対温度を、Ｎｉは真性半導体のキャリア濃度をそれぞれ示している。
【００３４】
前記（４）式における右辺の第１項目の係数−｛ｌｏｇ（Ｐｇ／Ｎｉ）＋（β１／β２）１／２ｌｏｇ（Ｎｇ／Ｎｉ）｝や、定数項｛１−（β１／β２）１／２｝×｛χ＋Ｅｇ／２−（φｓ＋Ｑｆ／Ｃｏｘ−２×φｆ＋Ｑｂ／Ｃｏｘ）｝は小さいながらもそれぞれ温度特性を有している。したがって、厳密には出力電圧Ｖｏｕｔは、温度Ｔの１次関数とはならず、実測の結果、出力電圧Ｖｏｕｔは、非常に小さい負の２次係数を持つ温度Ｔの２次関数になる。
これらのことから、第１の電圧源回路２から出力されるＰＴＡＴ電圧Ｖｐと、第２の電圧源回路３から出力される基準電圧Ｖｒｅｆは、共に負の２次係数を持つ温度Ｔの２次関数になる。ＰＴＡＴ電圧Ｖｐと基準電圧Ｖｒｅｆは、共に１０−７オーダの負の２次係数を有し、かつ（ＰＴＡＴ電圧Ｖｐの２次係数の絶対値）＞（基準電圧Ｖｒｅｆの２次係数の絶対値）となることが実験より分かっている。
【００３５】
第１の電圧源回路２は、発生する電圧の負の１次係数が十分な値ではないため、そのままでは高感度な温度検出回路をなすことができない。したがって、第１の電圧源回路２から出力されるＰＴＡＴ電圧Ｖｐと、第２の電圧源回路３から出力される基準電圧Ｖｒｅｆとを、減算増幅回路５で減算及び増幅した電圧を温度検出回路１の温度検出電圧Ｖｔｅｍｐとして使用する。温度検出電圧Ｖｔｅｍｐが周囲温度に対して線形に変化するようにすることにより、周囲温度に対して温度検出電圧Ｖｔｅｍｐが線形に変化することを利用して半導体の周囲温度の検出を行うことができる。
【００３６】
このような構成において、温度検出電圧Ｖｔｅｍｐが参照電圧Ｖｃｏｍｐよりも大きい場合、コンパレータ１２はハイレベルの信号Ｓｃを出力し、アナログスイッチ１３はオフして遮断状態になる。このため、基準電圧Ｖｒｅｆは、演算増幅回路１１によってインピーダンス変換され、該インピーダンス変換された電圧が、抵抗Ｒ１及びＲ２によって分圧されて演算増幅回路２１の非反転入力端に入力される。また、ＰＴＡＴ電圧Ｖｐは、演算増幅回路２２によってインピーダンス変換される。演算増幅回路２１と抵抗Ｒ４，Ｒ５によって、抵抗Ｒ１及びＲ２によって分圧された電圧と、演算増幅回路２２によってインピーダンス変換されたＰＴＡＴ電圧Ｖｐとが減算され増幅される。なお、温度検出回路１の動作温度範囲は、−５０℃〜１２５℃であるものとする。
【００３７】
以下、抵抗Ｒ１〜Ｒ５の各抵抗値をｒ１〜ｒ５とし、周囲温度がＴであるときの、第１の電圧源回路２から出力されるＰＴＡＴ電圧ＶｐをＶｐ（Ｔ）とし、温度検出電圧ＶｔｅｍｐをＶｔｅｍｐ（Ｔ）とすると、下記（５）式が成り立つ。
Ｖｔｅｍｐ（Ｔ）＝ｒ１／（ｒ１＋ｒ２）×（１＋ｒ５／ｒ４）×Ｖｒｅｆ−ｒ５／ｒ４×Ｖｐ（Ｔ）………………（５）
前記（５）式から、ＰＴＡＴ電圧Ｖｐ（Ｔ）と、基準電圧Ｖｒｅｆの２次係数である（１＋ｒ５／ｒ４）及び｛ｒ１／（ｒ１＋ｒ２）｝の値次第で、温度検出電圧Ｖｔｅｍｐ（Ｔ）は、上に凸又は下に凸の２次曲線を描くが、以下の説明では、温度検出電圧Ｖｔｅｍｐ（Ｔ）が下に凸の２次曲線を描くことを前提に説明する。
【００３８】
図３は、コンパレータ１２、抵抗Ｒ３及びアナログスイッチ１３がない場合の、温度検出電圧Ｖｔｅｍｐと温度Ｔとの関係例を示した図である。なお、図３では、実線が温度検出電圧Ｖｔｅｍｐを示し、点線が最小二乗法による温度検出電圧Ｖｔｅｍｐの近似曲線を示している。
温度検出回路１では、コンパレータ１２、抵抗Ｒ３及びアナログスイッチ１３を設けることにより、低温領域での温度検出電圧Ｖｔｅｍｐを低下させるようにシフトさせて、ＤＩＳの値が小さくなるようにする。すなわち、前記（５）式の｛ｒ１／（ｒ１＋ｒ２）｝の値が大きくなるようにして、電圧が低下する方向に温度検出電圧Ｖｔｅｍｐ（Ｔ）をシフトさせる。
【００３９】
具体的には、温度検出電圧Ｖｔｅｍｐが参照電圧Ｖｃｏｍｐ以下になると、コンパレータ１２はローレベルの信号Ｓｃを出力する。このため、アナログスイッチ１３はオンして導通状態になり、抵抗Ｒ１に抵抗Ｒ３が並列に接続され、前記（５）式のｒ１が、｛ｒ１×ｒ３／（ｒ１＋ｒ３）｝に置き換わり、図４で示すように、温度検出電圧Ｖｔｅｍｐが、温度検出電圧Ｖｔｅｍｐが参照電圧Ｖｃｏｍｐになるときの温度Ｔ１以下では、温度検出電圧Ｖｔｅｍｐは、電圧が低下する方向にシフトされる。言うまでもなく、図４において、温度Ｔ１を超えているときは、温度検出電圧Ｖｔｅｍｐは、図３と同じ特性を示す。なお、温度Ｔ１は第１所定値をなす。
【００４０】
このように、本第１の実施の形態における温度検出回路は、温度Ｔ１以下のときには、抵抗Ｒ１に抵抗Ｒ３を並列に接続して、温度検出電圧Ｖｔｅｍｐ（Ｔ）を、電圧が低下する方向にシフトさせるようにした。このため、前記ＤＩＳの値を小さくすることができ温度検出電圧Ｖｔｅｍｐをより線形に近づけることができるため、温度検出精度を向上させることができる。
【００４１】
第２の実施の形態．
前記第１の実施の形態では、温度Ｔ１以下のときに、温度検出電圧Ｖｔｅｍｐを、電圧が低下する方向にシフトさせるようにしたが、温度Ｔ１よりも高い第２所定値をなす温度Ｔ２以上のときに、温度検出電圧Ｖｔｅｍｐを、電圧が低下する方向にシフトさせるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図５は、本発明の第２の実施の形態における温度検出回路の回路例を示した図である。なお、図５では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図５における図１との相違点は、図１のコンパレータ１２、抵抗Ｒ３及びアナログスイッチ１３をなくし、ＮＭＯＳトランジスタＭ１１を追加したことにある。これに伴って、図１の補正回路４を補正回路４ａにし、図１の温度検出回路１を温度検出回路１ａにした。
【００４２】
図５において、温度検出回路１ａは、第１の電圧源回路２と、第２の電圧源回路３と、補正回路４ａと、減算増幅回路５とで構成されている。補正回路４ａは、第２の電圧源回路３から出力された基準電圧Ｖｒｅｆを補正して出力するものであり、演算増幅回路１１、ＮＭＯＳトランジスタＭ１１及び抵抗Ｒ１，Ｒ２で構成されている。なお、補正回路４ａは補正回路部をなしている。
ＮＭＯＳトランジスタＭ１１は、抵抗Ｒ１に並列に接続され、ゲートが接地電圧に接続されて常時オフしている。すなわち、抵抗Ｒ１に非常に大きな抵抗値の抵抗を並列に接続したことと等価である。
【００４３】
ＮＭＯＳトランジスタＭ１１は、図６で示すように、温度Ｔ２以上の高温領域になるとオフリークが生じる。このようなオフリークが生じると、ＮＭＯＳトランジスタＭ１１を抵抗と見た場合の抵抗値が低下したことになるため、図７の実線で示すように、高温領域での温度検出電圧Ｖｔｅｍｐを、電圧が低下する方向にシフトさせることができる。なお、図７では、点線は従来の温度検出電圧Ｖｔｅｍｐの場合を示している。
このように、本第２の実施の形態における温度検出回路は、温度Ｔ２以上の高温領域になると、ＮＭＯＳトランジスタＭ１１にオフリークが生じることにより、温度検出電圧Ｖｔｅｍｐを、電圧が低下する方向にシフトさせるようにした。このため、前記第１の実施の形態と同様に、前記ＤＩＳの値を小さくすることができ温度検出電圧Ｖｔｅｍｐをより線形に近づけることができるため、温度検出精度を向上させることができる。
【００４４】
第３の実施の形態．
前記第１の実施の形態による低温領域の温度検出電圧Ｖｔｅｍｐの低下と、前記第２の実施の形態による高温領域の温度検出電圧Ｖｔｅｍｐの低下とをそれぞれ行うようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図８は、本発明の第３の実施の形態における温度検出回路の回路例を示した図である。なお、図８では、図１及び図５と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図８における図１との相違点は、ＮＭＯＳトランジスタＭ１１を追加したことにある。これに伴って、図１の補正回路４を補正回路４ｂにし、図１の温度検出回路１を温度検出回路１ｂにした。
【００４５】
図８において、温度検出回路１ｂは、第１の電圧源回路２と、第２の電圧源回路３と、補正回路４ｂと、減算増幅回路５とで構成されている。補正回路４ｂは、第２の電圧源回路３から出力された基準電圧Ｖｒｅｆを補正して出力するものであり、演算増幅回路１１、コンパレータ１２、アナログスイッチ１３、抵抗Ｒ１〜Ｒ３及びＮＭＯＳトランジスタＭ１１で構成されている。なお、補正回路４ｂは補正回路部をなす。
ＮＭＯＳトランジスタＭ１１は、抵抗Ｒ１に並列に接続され、ゲートが接地電圧に接続されて常時オフしている。すなわち、抵抗Ｒ１に非常に大きな抵抗値の抵抗を並列に接続したことと等価である。
【００４６】
ＮＭＯＳトランジスタＭ１１は、図６で示すように、温度Ｔ２以上の高温領域になるとオフリークが生じる。このようなオフリークが生じると、ＮＭＯＳトランジスタＭ１１を抵抗と見た場合の抵抗値が低下したことになるため、図９の実線で示すように、高温領域で温度検出電圧Ｖｔｅｍｐを、電圧が低下する方向にシフトさせることができる。
このようにすることにより、本第３の実施の形態における温度検出回路は、温度検出電圧Ｖｔｅｍｐが、図４と図７を合わせた図９のような特性になり、ＤＩＳの値を更に小さくすることができ、温度検出電圧Ｖｔｅｍｐの特性を更に直線に近づけることができるため、温度検出精度を更に向上させることができる。
【００４７】
なお、前記第１及び第３の各実施の形態において、参照電圧Ｖｃｏｍｐは基準電圧Ｖｒｅｆを分圧して生成するようにしてもよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施の形態における温度検出回路の回路例を示した図である。
【図２】図１における第１及び第２の各電圧源回路２，３の回路例を示した図である。
【図３】図１のコンパレータ１２、抵抗Ｒ３及びアナログスイッチ１３がないときの、温度検出電圧Ｖｔｅｍｐと温度Ｔとの関係例を示した図である。
【図４】図１の温度検出回路１における温度検出電圧Ｖｔｅｍｐの特性例を示した図である。
【図５】本発明の第２の実施の形態における温度検出回路の回路例を示した図である。
【図６】図５のＮＭＯＳトランジスタＭ１１のオフリーク例を示した図である。
【図７】図５の温度検出回路１ａにおける温度検出電圧Ｖｔｅｍｐの特性例を示した図である。
【図８】本発明の第３の実施の形態における温度検出回路の回路例を示した図である。
【図９】図８の温度検出回路１ｂにおける温度検出電圧Ｖｔｅｍｐの特性例を示した図である。
【図１０】従来の温度検出回路の例を示したブロック図である。
【図１１】図１０における第１及び第２の各電圧源回路１０１，１０２の回路例を示した図である。
【図１２】図１０の温度検出回路１００における温度検出電圧Ｖｔｅｍｐの特性例を示した図である。
【符号の説明】
【００４９】
１，１ａ，１ｂ  温度検出回路
２  第１の電源回路
３  第２の電源回路
４，４ａ，４ｂ  補正回路
５  減算増幅回路
１１，２１，２２  演算増幅回路
１２  コンパレータ
１３  アナログスイッチ
１４  インバータ
Ｒ１〜Ｒ５  抵抗
Ｍ１  ＰＭＯＳトランジスタ
Ｍ２，Ｍ１１  ＮＭＯＳトランジスタ
【図１】
0005031535.tif 000002
【図２】
0005031535.tif 000003
【図３】
0005031535.tif 000004
【図４】
0005031535.tif 000005
【図５】
0005031535.tif 000006
【図６】
0005031535.tif 000007
【図７】
0005031535.tif 000008
【図８】
0005031535.tif 000009
【図９】
0005031535.tif 000010
【図１０】
0005031535.tif 000011
【図１１】
0005031535.tif 000012
【図１２】
0005031535.tif 000013