(57)【特許請求の範囲】
【請求項１】
基板と、
該基板上において、互いに交差して延在するデータ線及び走査線と、
前記データ線及び前記走査線の交差に対応して規定される画素毎に設けられた画素電極と、
前記データ線又は前記走査線の延在方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域を有する半導体層と、
前記第１の接合領域を覆うように島状に設けられた第１絶縁膜と、
前記第２の接合領域を覆うように島状に設けられた第２絶縁膜と、
前記チャネル領域にゲート絶縁膜を介して対向すると共に、前記第１及び第２絶縁膜上に延在されるゲート電極と
を備えることを特徴とする電気光学装置。
【請求項２】
前記基板上で平面的に見て、
前記第１絶縁膜は、前記データ線側ソースドレイン領域の少なくとも一部に重ならないように設けられており、
前記第２絶縁膜は、前記画素電極側ソースドレイン領域の少なくとも一部に重ならないように設けられており、
前記ゲート電極は、前記データ線側ソースドレイン領域の少なくとも一部と重なるように延在されており、前記画素電極側ソースドレイン領域の少なくとも一部と重なるように延在されている
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記ゲート絶縁膜は、前記チャネル領域に加えて前記第１及び第２の接合領域に対向する領域に、前記第１及び第２絶縁膜の下地層として形成されている
ことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記ゲート絶縁膜は、前記第１及び第２の接合領域に対向する領域に形成されておらず、
前記第１及び第２絶縁膜は夫々、前記ゲート絶縁膜よりも厚い
ことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項５】
前記第１及び第２絶縁膜は、互いに同一層に同一膜で形成されることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項６】
前記第１絶縁膜は、前記基板上で平面的に見て、前記第１の接合領域に加えて、前記データ線側ソースドレイン領域を少なくとも部分的に覆うように設けられており、
前記ゲート電極は、前記第１絶縁膜における前記データ線側ソースドレイン領域を覆うように延在されている
ことを特徴とする請求項１に記載の電気光学装置。
【請求項７】
前記第２絶縁膜は、前記基板上で平面的に見て、前記第２の接合領域に加えて、前記画素電極側ソースドレイン領域を少なくとも部分的に覆うように設けられており、
前記ゲート電極は、前記第２絶縁膜における前記画素電極側ソースドレイン領域を覆うように延在されている
ことを特徴とする請求項１に記載の電気光学装置。
【請求項８】
前記第１及び第２絶縁膜の少なくとも一方は、前記基板上で平面的に見て、前記チャネル領域から所定距離隔てた位置に配置されていることを特徴とする請求項１から７のいずれか一項に記載の電気光学装置。
【請求項９】
前記第１及び第２絶縁膜の少なくとも一方は、前記半導体層に窒化膜を介して対向するように配置されていることを特徴とする請求項１から８のいずれか一項に記載の電気光学装置。
【請求項１０】
前記第２の接合領域は、前記基板上で平面的に見て、前記データ線及び前記走査線の交差する交差領域内に少なくとも部分的に配置されていることを特徴とする請求項１から９のいずれか一項に記載の電気光学装置。
【請求項１１】
請求項１から１０のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置の製造方法、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）がリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。
【０００３】
このような遮光手段或いは遮光膜について、例えば特許文献１は、ＴＦＴのチャネル領域において、ゲート電極として機能する走査線によって遮光する技術を開示している。特許文献２によれば、チャネル領域上に形成された複数の遮光膜と、内面反射光を吸収する層とを設けることによってＴＦＴのチャネル領域に到達する光を低減している。特許文献３は、ＴＦＴの好適な動作の確保及び走査線の狭小化を可能としつつ、ＴＦＴのチャネル領域に入射する入射光を極力低減する技術を開示している。
【０００４】
【特許文献１】特開２００４−４７２２号公報
【特許文献２】特許３７３１４４７号公報
【特許文献３】特開２００３−２６２８８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述のような遮光膜によってＴＦＴを遮光する場合、遮光膜とＴＦＴを構成する半導体層との間は、３次元的に見て例えば絶縁膜等を介して離間しており、遮光膜の脇から斜めに入射する入射光がＴＦＴを構成する半導体層に到達してしまい、ＴＦＴにおける光リーク電流が発生してしまうおそれがある。このようなＴＦＴにおける光リーク電流に起因して、フリッカ、画素ムラ等の表示不良が生じ、表示画像の品質が低下してしまうおそれがあるという技術的問題点がある。
【０００６】
本発明は、例えば上述した問題点に鑑みなされたものであり、例えば、アクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、画素スイッチング用のＴＦＴにおける光リーク電流の発生を低減でき、高品質な画像を表示可能な電気光学装置及びその製造方法、並びに該電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上において、互いに交差して延在するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して規定される画素毎に設けられた画素電極と、前記データ線又は前記走査線の延在方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域を有する半導体層と、前記第１の接合領域を覆うように島状に設けられた第１絶縁膜と、前記第２の接合領域を覆うように島状に設けられた第２絶縁膜と、前記チャネル領域にゲート絶縁膜を介して対向すると共に、前記第１及び第２絶縁膜上に延在されるゲート電極とを備える。
【０００８】
本発明に係る電気光学装置によれば、その動作時に、例えばデータ線から画素電極への画像信号の供給が制御されつつ走査線から走査信号が供給され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが走査線から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。
【０００９】
上述したトランジスタは、チャネル領域、データ線側ソースドレイン領域、画素電極側ソースドレイン領域、並びにチャネル領域及びデータ線側ソースドレイン領域間に形成された第１の接合領域、チャネル領域及び画素電極側ソースドレイン領域間に形成された第２の接合領域を有する半導体層と、チャネル領域に重なるゲート電極と、半導体層及びゲート電極間に配置されたゲート絶縁膜とによって構築されている。尚、トランジスタは、半導体層を上下から二つのゲート電極が挟持する若しくは二つの直列に接続されたチャネル領域に対して二つのゲート電極が夫々存在するダブルゲート型の薄膜トランジスタが構築されてもよい。更に、三つ以上のゲート電極があってもよい。
【００１０】
本発明では特に、第１の接合領域を覆うように島状に設けられた第１絶縁膜と、第２の接合領域を覆うように島状に設けられた第２絶縁膜とが設けられる。即ち、第１及び第２の接合領域は夫々、基板上で平面的に見て、第１及び第２絶縁膜によって覆われる。第１及び第２絶縁膜は、例えば二酸化ケイ素（ＳｉＯ２）等の酸化膜からなり、エッチングによるパターニング等によって成形される。
【００１１】
また、半導体層におけるチャネル領域には、ゲート絶縁膜を介してゲート電極が設けられる。ゲート電極は、上述した第１及び第２絶縁膜上にまで延在するように設けられている。即ち、ゲート電極は、チャネル領域に対向する部分ではゲート絶縁膜を介して配置され、チャネル領域に隣接された第１の接合領域及び第２の接合領域に対向する部分では、第１及び第２絶縁膜の夫々を介して、或いは第１及び第２絶縁膜に加えてゲート絶縁膜等の絶縁膜を介して配置される。このためゲート電極は、半導体層に対して、チャネル領域において局所的に近接するように配置され、第１及び第２の接合領域においては、第１及び第２絶縁膜が存在する分離れた位置に配置される。
【００１２】
仮に、ゲート電極を、第１及び第２の接合領域に対して、例えばゲート絶縁膜の膜厚程度まで近接させると、この電極部分又は配線部分が接合領域に対して、大なり小なりゲート電圧と同電位を印加する電極として機能してしまう。即ち、接合領域でも想定外のキャリア密度の変化が発生してしまう。このため、本来は、チャネル領域にゲート電圧が印加されてチャネルが形成されることが想定されている薄膜トランジスタにおける、リーク電流の発生、オンオフ閾値の変化等につながってしまう。
【００１３】
しかるに本発明では特に、第１及び第２絶縁膜が設けられているため、ゲート電極と第１及び第２の接合領域とが、上述したようなリーク電流の発生、オンオフ閾値の変化等を生ずるまでに近接されない。よって、トランジスタにおける動作不良を効果的に防止することが可能である。
【００１４】
更に本発明では特に、ゲート電極が第１及び第２絶縁膜上にまで延在するように設けられている。即ち、ゲート絶縁膜は、基板上で平面的に見て、第１及び第２の接合領域に重なるように配置されている。このため、第１及び第２の接合領域に対して、ゲート電極より上層側から入射しようとする光を遮光することが可能である。特に、半導体層における第２の接合領域は、光リーク電流が発生し易いとされている。従って、第２の接合領域に入射しようとする光を遮光することで、より効果的に光リーク電流の発生を防止することができる。
【００１５】
また、上述したような優れた遮光性能により、別途遮光膜等を設けなくとも十分な遮光を行なうことができる。よって、各画素の非開口領域（即ち、画像を表示するのに用いられる光が通過しない領域）の配置面積が広くなり、非開口領域を除いた開口領域が、より小さくなるのを防止することができる。その結果、各画素を微細化しても、比較的高い開口率を維持することが可能となる。
【００１６】
以上説明したように、本発明に係る電気光学装置によれば、トランジスタの動作不良を防止しつつ、トランジスタにおける光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。従って、本発明の電気光学装置用基板によれば、高品位な画像表示が可能となる。
【００１７】
本発明の電気光学装置の一態様では、前記基板上で平面的に見て、前記第１絶縁膜は、前記データ線側ソースドレイン領域の少なくとも一部に重ならないように設けられており、前記第２絶縁膜は、前記画素電極側ソースドレイン領域の少なくとも一部に重ならないように設けられており、前記ゲート電極は、前記データ線側ソースドレイン領域の少なくとも一部と重なるように延在されており、前記画素電極側ソースドレイン領域の少なくとも一部と重なるように延在されている。
【００１８】
この態様によれば、第１絶縁膜は、基板上で平面的に見て、データ線側ソースドレイン領域の少なくとも一部に重ならないように設けられており、ゲート電極は、第１絶縁膜の輪郭に沿うようにして、データ線側ソースドレイン領域の少なくとも一部と重なるように延在される。このため、半導体層における第１の接合領域に対して、第１絶縁膜を介して離れた位置に配置されたゲート電極は、データ線側ソースドレイン領域に対して、例えばゲート絶縁膜の膜厚程度まで近接するように配置される。
【００１９】
また他方で、第２絶縁膜は、基板上で平面的に見て、画素電極側ソースドレイン領域の少なくとも一部に重ならないように設けられており、ゲート電極は、第２絶縁膜の輪郭に沿うようにして、画素電極側ソースドレイン領域の少なくとも一部と重なるように延在される。よって、上述した第１絶縁膜の場合と同様に、ゲート電極は、画素電極側ソースドレイン領域に対して、例えばゲート絶縁膜の膜厚程度まで近接するように配置される。
【００２０】
尚、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域は、高濃度にドープされた導電層である。このため、上述したように、ゲート電極がデータ線側ソースドレイン領域、或いは画素電極側ソースドレイン領域に近接するように配置されたとしても、ゲート電極に生じる電界が、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に電気的な影響を与えて、トランジスタに動作不良が生じることは殆ど又は実用上全くない。
【００２１】
ゲート電極が、データ線側ソースドレイン領域、或いは画素電極側ソースドレイン領域に近接するように配置されることで、例えばデータ線側ソースドレイン領域、或いは画素電極側ソースドレイン領域の上層側から、第１及び第２の接合領域に対して斜めに入射しようとする光を遮光することが可能となる。よって、より効果的に光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。従って、高品位な画像表示が可能となる。
【００２２】
本発明の電気光学装置の他の態様では、前記ゲート絶縁膜は、前記チャネル領域に加えて前記第１及び第２の接合領域に対向する領域に、前記第１及び第２絶縁膜の下地層として形成されている。
【００２３】
この態様によれば、ゲート絶縁膜が、チャネル領域に加えて第１及び第２の接合領域に対向する領域にも形成されている。そして、ゲート絶縁膜は第１及び第２絶縁膜の下地層とされる。即ち、第１及び第２絶縁膜は夫々ゲート絶縁膜の上層に配置される。
【００２４】
このように構成することで、ゲート電極は半導体層に対して、第１及び第２の接合領域に対向する部分では、第１及び第２絶縁膜の厚さ分離れた位置に配置される。よって、ゲート電極に生じた電界が第１及び第２の接合領域に電気的な影響を与えてしまうのを、より効果的に防止することができる。従って、トランジスタにおける動作不良を、より確実に防止することが可能である。
【００２５】
本発明の電気光学装置の他の態様では、前記ゲート絶縁膜は、前記第１及び第２の接合領域に対向する領域に形成されておらず、前記第１及び第２絶縁膜は夫々、前記ゲート絶縁膜よりも厚い。
【００２６】
この態様によれば、ゲート絶縁膜は、第１及び第２の接合領域に対向する領域に形成されていない。このため、第１及び第２絶縁膜は、半導体層に対して、ゲート絶縁膜を介さずに対向配置される。
【００２７】
ここで特に、第１及び第２絶縁膜は夫々、ゲート絶縁膜よりも厚くなるように形成されている。このため、ゲート電極は半導体層に対して、第１及び第２の接合領域に対向する部分では、第１及び第２絶縁膜の厚さとゲート絶縁膜の厚さとの差分だけ離れた位置に配置される。言い換えれば、ゲート電極は、第１及び第２の接合領域に対向する部分では、チャネル領域に対向する部分と比べて、確実に半導体層から離れた位置に配置される。よって、ゲート電極に生じた電界が第１及び第２の接合領域に電気的な影響を与えてしまうのを、より効果的に防止することができる。従って、トランジスタにおける動作不良を、より確実に防止することが可能である。
【００２８】
本発明の電気光学装置の他の態様では、前記第１及び第２絶縁膜は、互いに同一層に同一膜で形成される。
【００２９】
この態様によれば、第１及び第２絶縁膜が、互いに同一層に同一膜で形成されるため、第１及び第２絶縁膜を同一の成膜工程で形成することが可能となる。尚、第１及び第２絶縁膜は、同一の成膜工程で形成されるのであれば、例えば膜の厚さ等は互いに異なっていてもよい。第１及び第２絶縁膜を同一の成膜工程で形成することで、製造工程の長期化及び複雑高度化等を防止することが可能となる。
【００３０】
本発明の電気光学装置の他の態様では、前記第１絶縁膜は、前記基板上で平面的に見て、前記第１の接合領域に加えて、前記データ線側ソースドレイン領域を少なくとも部分的に覆うように設けられており、前記ゲート電極は、前記第１絶縁膜における前記データ線側ソースドレイン領域を覆うように延在されている。
【００３１】
この態様によれば、第１絶縁膜は、基板上で平面的に見て、第１の接合領域に加えて、データ線側ソースドレイン領域を少なくとも部分的に覆うように設けられている。そして、ゲート電極は、第１絶縁膜におけるデータ線側ソースドレイン領域を覆うように延在されている。即ち、ゲート電極は、基板上で平面的に見て、データ線側ソースドレイン領域に少なくとも部分的に重なるように配置される。このため、例えばデータ線側ソースドレイン領域の上層側から、第１の接合領域に対して斜めに入射しようとする光を、ゲート電極によって遮光することが可能となる。よって、より効果的に光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。従って、高品位な画像表示が可能となる。
【００３２】
本発明の電気光学装置の他の態様では、前記第２絶縁膜は、前記基板上で平面的に見て、前記第２の接合領域に加えて、前記画素電極側ソースドレイン領域を少なくとも部分的に覆うように設けられており、前記ゲート電極は、前記第２絶縁膜における前記画素電極側ソースドレイン領域を覆うように延在されている。
【００３３】
この態様によれば、第２絶縁膜は、基板上で平面的に見て、第２の接合領域に加えて、画素電極側ソースドレイン領域を少なくとも部分的に覆うように設けられている。そして、ゲート電極は、第２絶縁膜における画素電極側ソースドレイン領域を覆うように延在されている。即ち、ゲート電極は、基板上で平面的に見て、画素電極側ソースドレイン領域に少なくとも部分的に重なるように配置される。このため、例えば画素電極線側ソースドレイン領域の上層側から、第１の接合領域に対して斜めに入射しようとする光を、ゲート電極によって遮光することが可能となる。よって、より効果的に光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。従って、高品位な画像表示が可能となる。また、チャネル領域と第２の接合領域との界面で最も光リーク電流が発生しやすいことから、このような態様によれば、該界面での遮光性の向上を図ることができる。
【００３４】
本発明の電気光学装置の他の態様では、前記第１及び第２絶縁膜の少なくとも一方は、前記基板上で平面的に見て、前記チャネル領域から所定距離隔てた位置に配置されている。
【００３５】
この態様によれば、第１及び第２絶縁膜の少なくとも一方は、基板上で平面的に見て、チャネル領域から所定距離隔てた位置に配置される。尚、ここでの「所定距離」とは、第１及び第２絶縁膜が、チャネル領域の保持特性に影響を与えないような距離である。具体的には、例えば０．１２５μｍ程度であり、製造マージン或いはパターニング精度が加味されてもよい。
【００３６】
第１及び第２絶縁膜を、チャネル領域から所定距離隔てた位置に配置することで、１及び第２絶縁膜が、チャネル領域の保持特性に影響を与えないようにすることが可能である。よって、トランジスタがオンとされている際に、チャネル領域に流れる電流（即ち、オン電流）の低下を防止することができる。従って、高品質な画像を表示することが可能となる。
【００３７】
本発明の電気光学装置の他の態様では、前記第１及び第２絶縁膜の少なくとも一方は、前記半導体層に窒化膜を介して対向するように配置されている。
【００３８】
この態様によれば、半導体層と第１及び第２絶縁膜の少なくとも一方との間には、窒化膜が形成されている。窒化膜は、例えば第１及び第２絶縁膜をエッチングによりパターニングする際等に保護膜として機能する。よって、過度のエッチングによりゲート絶縁膜や半導体層が傷ついてしまうことを防止することができる。従って、製造工程の複雑高度化等を防止することが可能となる。
【００３９】
更に、窒化膜は遮光性能を有しているため、半導体層に入射しようとする光を遮光することが可能である。よって、半導体層における光リーク電流の発生を防止するという効果を高めることも可能である。
【００４０】
本発明の電気光学装置の他の態様では、前記第２の接合領域は、前記基板上で平面的に見て、前記データ線及び前記走査線の交差する交差領域内に少なくとも部分的に配置されている。
【００４１】
この態様によれば、第２の接合領域は、基板上で平面的に見て、走査線及びデータ線の交差する交差領域内に少なくとも部分的に配置されている。走査線及びデータ線を交差させることで、交差領域における遮光性能は向上する。よって、光リーク電流が発生し易いとされている第２の接合領域を、遮光性能が高い交差領域内に配置することで、より効果的に光リークの電流の発生を防止することができる。従って、高品質な画像を表示することが可能となる。
【００４２】
本発明の電気光学装置の他の態様では、前記第２の接合領域は、ＬＤＤ領域である。
【００４３】
この態様によれば、半導体層がＬＤＤ領域（即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域）を有しており、ＬＤＤ型の薄膜トランジスタとして構築される。尚、第２の接合領域に加えて、第１の接合領域もＬＤＤ領域であってよい。
【００４４】
仮に、第２の接合領域として形成されたＬＤＤ領域（以下、適宜「画素電極側ＬＤＤ領域」と称する）に光リーク電流が発生すると、ＬＤＤ構造を有するトランジスタの特性上、トランジスタがオフとされている際に、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に流れる電流（即ち、オフ電流）が増加する。
【００４５】
しかるに本態様では特に、画素電極側ＬＤＤ領域に入射する光を、ゲート電極によって効果的に遮光することができる。従って、上述したような、オフ電流の増加を効果的に防止することができ、高品質な画像を表示することが可能となる。
【００４６】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【００４７】
本発明の電子機器によれば、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
【００４８】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に、チャネル領域、データ線側ソースドレイン領域、画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域を有する半導体層を形成する工程と、前記基板上で平面的に見て、前記半導体層を覆うようにゲート絶縁膜を形成する工程と、前記基板上で平面的に見て、前記ゲート絶縁膜を覆うように形成された絶縁膜をパターニングして、前記基板上で平面的に見て、前記第１の接合領域を覆うように島状に設けられた第１絶縁膜、及び前記第２の接合領域を覆うように設けられた第２絶縁膜を形成する工程と、前記チャネル領域にゲート絶縁膜を介して対向するように、且つ前記基板上で平面的に見て、前記第１及び第２絶縁膜上に延在するようにゲート電極を形成する工程と、互いに交差して延在するように走査線及びデータ線を形成する工程と、前記走査線及び前記データ線の交差に対応して規定される画素毎に画素電極を形成する工程とを備える。
【００４９】
本発明に係る電気光学装置の製造方法によれば、先ず基板上にチャネル領域、データ線側ソースドレイン領域、画素電極側ソースドレイン領域、チャネル領域及びデータ線側ソースドレイン領域間に形成された第１の接合領域、並びにチャネル領域及び画素電極側ソースドレイン領域間に形成された第２の接合領域を有する半導体層が形成され、続いて、基板上で平面的に見て、半導体層を覆うようにゲート絶縁膜が形成される。
【００５０】
次に、基板上で平面的に見て、ゲート絶縁膜を覆うように絶縁膜が形成される。絶縁膜はパターニングされ、基板上で平面的に見て、第１の接合領域を覆うように島状に設けられた第１絶縁膜、及び第２の接合領域を覆うように設けられた第２絶縁膜が形成される。更に、チャネル領域にゲート絶縁膜を介して対向するように、且つ基板上で平面的に見て、第１及び第２絶縁膜上にまで延在するようにゲート電極が形成される。ゲート電極は、予め第１及び第２絶縁膜が形成されることによって、半導体層に入射しようとする光を効果的に遮光できるように、且つチャネル領域以外に電気的な影響を与えないように形成される。
【００５１】
最後に、互いに交差して延在するように走査線及びデータ線が形成され、走査線及びデータ線の交差に対応して規定される画素毎に画素電極が形成される。
【００５２】
以上説明したように、本発明に係る電気光学装置の製造方法によれば、上述した高品位な画像表示が可能な電気光学装置を好適に製造することが可能である。
【００５３】
本発明の電気光学装置の製造方法の一態様では、前記半導体層を形成する工程は、前記チャネル領域、前記データ線側ソースドレイン領域、前記画素電極側ソースドレイン領域、並びに前記第１及び第２の接合領域が形成される前の半導体層に、低濃度のイオンを注入することにより、ＬＤＤ領域として前記第１及び第２の接合領域を形成する工程と、前記第１及び第２の接合領域が形成された半導体層に、高濃度のイオンを注入することにより、前記データ線側ソースドレイン領域及び前記画素電極側ソースドレイン領域を形成する工程とを含む。
【００５４】
この態様によれば、チャネル領域、データ線側ソースドレイン領域、画素電極側ソースドレイン領域、並びに第１及び第２の接合領域が形成される前の半導体層に対して、低濃度のイオンが注入される。これにより、第１及び第２の接合領域がＬＤＤ領域として形成される。また、第１及び第２の接合領域が形成されることによって、第１及び第２の接合領域間に形成されるチャンネル領域も規定されることとなる。イオン注入の際には、ＬＤＤ領域としない部分（例えば、チャネル領域）には、例えばマスクを設けておき、イオンが注入されないようにする。
【００５５】
更に、第１及び第２の接合領域が形成された後には、半導体層に高濃度のイオンが注入される。これにより、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域が形成される。データ線側ソースドレイン領域及び画素電極側ソースドレイン領域は高濃度にドープされた領域として形成されるため、上述した低濃度のイオンが注入されていてもよいし、注入されていなくともよい。逆に、チャネル領域及び第１及び第２の接合領域には、高濃度のイオンが注入されないように行う。尚、上述したような工程は、典型的には、ゲート絶縁膜を形成した後に行われる。
【００５６】
以上説明したように、半導体層に低濃度のイオンと高濃度のイオンの注入を行うことで、より好適にＬＤＤ領域を有する半導体層を形成することができる。
【００５７】
本発明の電気光学装置の製造方法の他の態様では、前記ゲート絶縁膜を形成する工程の後に、前記基板上で平面的に見て、前記ゲートを覆うように窒化膜を形成する工程と、前記第１及び第２絶縁膜を形成する工程の後に、熱リン酸処理によって前記窒化膜を除去する工程とを更に備える。
【００５８】
この態様によれば、ゲート絶縁膜が形成されると、基板上で平面的に見て、ゲート絶縁膜を覆うように窒化膜が形成される。このため、上述した第１及び第２絶縁膜は、窒化膜の上層に形成される。ここで、窒化膜は、例えば第１及び第２絶縁膜をエッチングによりパターニングする際等に保護膜として機能する。よって、過度のエッチングによりゲート絶縁膜や半導体層が傷ついてしまうことを防止することができる。従って、製造工程の複雑高度化等を防止することが可能となる。
【００５９】
第１及び第２絶縁膜が形成された後には、窒化膜は熱リン酸処理によって除去される。熱リン酸処理は、例えば摂氏１２０度から１３０度のリン酸を用いて、２０分程度の時間をかけて行われる。この際、第１及び第２絶縁膜は、例えば酸化膜のような熱リン酸の影響を受けない材料によって構成される。よって、熱リン酸によって窒化膜が除去され、第１及び第２絶縁膜は残る。このように、熱リン酸処理を行うことで、より容易に窒化膜の除去が行える。尚、第１及び第２絶縁膜とゲート絶縁膜間に形成された窒化膜（即ち、第１及び第２絶縁膜に保護され、熱リン酸の影響を受けなかった窒化膜）は残ることになるが、窒化膜は遮光性能を有しているため、半導体層に入射しようとする光を遮光する遮光膜として機能させることができる。よって、半導体層における光リーク電流の発生を防止するという効果を高めることも可能である。
【００６０】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００６１】
以下では、本発明の各実施形態について図を参照しつつ説明する。以下の実施形態では、それぞれ、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００６２】
＜電気光学装置＞
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に、対向基板の側から見た液晶装置の概略的な平面図であり、図２は、図１のＨ−Ｈ’断面図である。
【００６３】
図１及び図２において、本実施形態に係る液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とから構成されている。ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板２０も例えばＴＦＴアレイ基板１０と同様の材料からなる透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００６４】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００６５】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００６６】
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１及びサンプリング回路７、走査線駆動回路１０４、外部回路接続端子１０２がそれぞれ形成される。
【００６７】
ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。また、ＴＦＴアレイ基板１０上の周辺領域のうちシール領域より内側に位置する領域には、ＴＦＴアレイ基板１０の一辺に沿う画像表示領域１０ａの一辺に沿って且つ額縁遮光膜５３に覆われるようにしてサンプリング回路７が配置される。
【００６８】
走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００６９】
また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して該端子１０６に電気的に接続されて設けられる。
【００７０】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜１６が形成されている。尚、本実施形態では、画素スイッチング素子はＴＦＴのほか、各種トランジスタ或いはＴＦＤ等により構成されてもよい。
【００７１】
他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。
【００７２】
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。
【００７３】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
【００７４】
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００７５】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及びＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００７６】
ＴＦＴ３０のゲートには走査線１１ａが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００７７】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００７８】
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に蓄積容量７０が付加されている。蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０の一方の電極は、画素電極９ａと電気的に並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線３００に接続されている。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量７０は、後述するように、ＴＦＴ３０へ入射する光を遮る内蔵遮光膜としても機能する。
【００７９】
次に、上述の動作を実現する画素部の具体的な構成について、図１から図３に加えて図４から図９を参照して説明する。ここに図４は、相隣接する複数の画素部を示す平面図であって、図５は、トランジスタに着目してその構成を示す平面図である。また図６は、図４のＡ−Ａ’線断面図であり、図７は、図６におけるトランジスタ部分の拡大図である。更に図８は、本実施形態に係る液晶装置の変形例を示す平面図であり、図９は、図４のＢ−Ｂ’線断面図である。
【００８０】
尚、図４から図９では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述の該当する各図について同様である。図４から図９では、図１又は図２を参照して説明した構成中、ＴＦＴアレイ基板側の構成のみについて説明するが、説明の便宜上、これらの図では画素電極９ａより上側に位置する部分の図示を省略している。また、図５では、トランジスタに着目して、その構成をより詳細に示すと共に、非開口領域におけるトランジスタに対するデータ線や走査線、蓄積容量を構成する各種膜の配置関係についても概略的に示してある。
【００８１】
図４において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられている。そして、画素電極９ａの縦横の境界にそれぞれ沿ってデータ線６ａ及び走査線１１ａが設けられている。走査線１１ａは、図４中Ｘ方向に沿って延びており、データ線６ａは、走査線１１ａと交差するように、図４中Ｙ方向に沿って延びている。走査線１１ａ及びデータ線６ａが互いに交差する個所の各々には、図５に拡大して示すような、画素スイッチング用のＴＦＴ３０が設けられている。
【００８２】
上述した走査線１１ａ、データ線６ａ及びＴＦＴ３０、並びに蓄積容量７０、下側遮光膜１１０、中継層９３は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域９９ａ（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域９９ｂ内に配置されている。即ち、これらの走査線１１ａ、データ線６ａ、ＴＦＴ３０、蓄積容量７０、下側遮光膜１１０及び中継層９３は、表示の妨げとならないように、各画素の開口領域９９ａではなく、非開口領域９９ｂ内に配置されている。
【００８３】
非開口領域９９ｂは、例えば、ＴＦＴアレイ基板１０側のデータ線６ａや走査線１１ａ、或いは蓄積容量７０を構成する導電膜の少なくとも一部が遮光性を有する遮光膜により規定され、このような遮光膜により各画素に入射される光を遮光可能な領域として、ＴＦＴアレイ基板１０側において規定される。より具体的には、非開口領域９９ｂは、Ｙ方向に沿う第１領域９９ｂａ及びＸ方向に沿う第２領域９９ｂｂを含む。また、好ましくは、図２を参照して説明したように、対向基板２０側において形成された遮光膜２３によっても、ＴＦＴアレイ基板１０側の遮光膜と共に非開口領域９９ｂが規定される。
【００８４】
以下では、図６に示されている画素部の構成要素を、下層側から順に説明する。
【００８５】
図６において、下側遮光膜１１０は、ＴＦＴアレイ基板１０上に配置され、例えばタングステン（Ｗ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等の高融点金属材料等の遮光性の導電材料からなる。また下側遮光膜１１０は、図４又は図５に示すように、例えば走査線１１ａの延在方向（即ち、Ｘ方向）に沿って形成されている、即ち、各走査線１１ａに対応して画像表示領域１０ａにストライプ状に形成されている。このような下側遮光膜１１０によれば、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光のうちＴＦＴ３０に進行する光を遮光することができる。
【００８６】
更に、下側遮光膜１１０は、走査線１１ａとコンタクトホール等によって電気的に接続されることにより、冗長的に走査線として機能させることが可能である。
【００８７】
下地絶縁膜１２は、例えばシリコン酸化膜等からなる。下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００８８】
図４から図６において、ＴＦＴ３０は、半導体層１ａ、ゲート電極３ａを含んで構成されている。
【００８９】
半導体層１ａは、例えばポリシリコンからなり、図４中Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。尚、データ線側ＬＤＤ領域１ｂは、本発明の「第１の接合領域」の一例であり、画素電極側ＬＤＤ領域１ｃは、本発明の「第２の接合領域」の一例である。
【００９０】
データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。即ち、データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃはそれぞれ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
【００９１】
半導体層１ａにおけるデータ線側ＬＤＤ領域１ｂ及びデータ線側ソースドレイン領域１ｄの上層側には、ゲート絶縁膜２及び第１窒化膜３２ａを介して、第１絶縁膜３１ａが設けられる。同様に、画素電極側ＬＤＤ領域１ｃ及び画素電極側ソースドレイン領域１ｅの上層側には、ゲート絶縁膜２及び第２窒化膜３２ｂを介して、第２絶縁膜３１ｂが設けられる。第１絶縁膜３１ａ及び第２絶縁膜３１ｂは、例えば二酸化ケイ素（ＳｉＯ２）から構成されている。また、第１窒化膜３２ａ及び第２窒化膜３２ｂは、例えば窒化ケイ素（ＳｉＮ）から構成されており、半導体層１ａに上層側から入射しようとする光を遮光する機能を有する。
【００９２】
走査線１１ａは、半導体層１ａよりも上層側に、例えばシリコン酸化膜等からなる絶縁膜２０２を介して配置される。走査線１１ａは、例えば導電性ポリシリコンからなり、Ｘ方向に延在するように形成される。走査線１１ａには、その一部として遮光性を有するゲート電極３ａが形成されている。ゲート電極３ａは、ゲート絶縁膜２を介して、平面的に見てチャネル領域１ａ’に重なるように設けられている。更に、ゲート電極３ａは、データ線側ＬＤＤ領域１ｂ及びデータ線側ソースドレイン領域１ｄ、並びに画素電極側ＬＤＤ領域１ｃ及び画素電極側ソースドレイン領域１ｅにも重なるように設けられている。
【００９３】
ここで、ゲート電極３ａは、上述した第１絶縁膜３１ａ及び第２絶縁膜３１ｂが設けられているために、第１絶縁膜３１ａ及び第２絶縁膜３１ｂ上に延在するように設けられる。このため、ゲート電極３ａは、データ線側ＬＤＤ領域１ｂ及びデータ線側ソースドレイン領域１ｄ、並びに画素電極側ＬＤＤ領域１ｃ及び画素電極側ソースドレイン領域１ｅに重なる領域では、チャネル領域１ａ’に重なる領域と比べると、半導体層から離れた位置に配置される。よって、ゲート電極３ａが、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに電気的な影響を与えるまでに近接されない。よって、トランジスタにおける動作不良を効果的に防止することが可能である。この観点からは、第１絶縁膜３１ａ及び第２絶縁膜３１ｂは夫々、例えば数十から数千ｎｍ（ナノメートル）程度の膜厚を有すると共にＬＤＤ領域とほぼ同一の輪郭或いは一回り大きい輪郭を有するように形成される。
【００９４】
また、ゲート電極３ａは遮光性を有しているため、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対して上層側から入射しようとする光は、ゲート電極３ａによって遮光される。このため、ゲート電極３ａは、ゲート本来の機能を果たすことを条件として、例えば反射率が高い又は光吸収率が高いなど、遮光性に優れた不透明のポリシリコン膜、金属膜、金属シリサイド膜等の単一層又は多層から構成されているのが好ましい。但し、ゲート電極３ａの材料に若干なりとも遮光能力（即ち、光反射能力又は光吸収能力）が備わっていれば、上述の如き独自の形状及び配置を有する限りにおいて、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対して入射しようとする光を遮光する機能は相応に得られる。
【００９５】
図７において、上述した第１絶縁膜３１ａ及び第２絶縁膜３２ｂは、基板１０上で平面的に見て、チャネル領域１ａ’から所定距離Ｗ離れた位置に配置された方がよい。所定距離Ｗは、例えば０．１２５μｍ程度であり、このように配置することで、チャネル領域１ａ’の保持特性にバラツキが生じてしまうことを抑制することが可能となる。また、チャネル領域１ａ’と画素電極側ＬＤＤ領域１ｃとの界面で最も光リーク電流が発生しやすいことから、このような構成によれば、該界面での遮光性の向上を図ることができる。
【００９６】
上述したゲート電極３ａの構成は、あくまで一例であり、例えば以下に示すような構成をとることも可能である。
【００９７】
図８において、ゲート電極３ａは、第１絶縁膜３１ａ及び第２絶縁膜３２ｂを乗り越えた位置まで延在され、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅの一部に、ゲート絶縁膜２を介して対向するように設けられてもよい。このように構成することで、例えば、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅの上層側から、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対して斜めに入射しようとする光を遮光することが可能となる。よって、より効果的に光リーク電流の発生を防止することができる。
【００９８】
尚、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、高濃度にドープされた導電層であるため、上述したように、ゲート電極３ａがデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅに近接するように配置されたとしても、ゲート電極３ａに生じる電界が、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅに電気的な影響を与えて、トランジスタに動作不良が生じることは殆ど又は実用上全くない。
【００９９】
以上説明したように、本実施形態に係る液晶装置では、第１絶縁膜３１ａ及び第２絶縁膜３２ｂ、並びに第１窒化膜３２ａ及び第２窒化膜３２ｂを設けることによって、ゲート電極３ａを、好適に遮光が行えるような位置に配置することができる。従って、半導体層１ａに入射する光をより効果的に遮光し、光リーク電流の発生を防止することが可能である。
【０１００】
図５において、画素電極側ＬＤＤ領域１ｃは、非開口領域９９ｂにおいて第１領域９９ｂａ及び第２領域９９ｂｂが互いに交差する交差領域９９ｃｒに配置されている。交差領域９９ｃｒにおいては、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光のうち、図５において矢印Ｐｙで示す進行方向に沿って進行する光は第１領域９９ｂａによって遮光することが可能であり、図５において矢印Ｐｘで示す進行方向に沿って進行する光は第２領域９９ｂｂによって遮光することが可能である。尚、図５において、矢印Ｐｙは、Ｙ方向に沿って進行する成分を有する光の進行方向の一例を示し、矢印Ｐｘは、Ｘ方向に沿って進行する成分を有する光の進行方向の一例を示したものである。
【０１０１】
従って、交差領域９９ｃｒでは、ゲート電極３ａに加えて、第１領域９９ｂａ及び第２領域９９ｂｂによって、画素電極側ＬＤＤ領域１ｃに対して進行する光を遮光することができる。よって、画素電極側ＬＤＤ領域１ｃに入射される光を効果的に低減することが可能となる。
【０１０２】
ここに、その詳細については後述するが、特に画素電極側ＬＤＤ領域１ｃに光が照射された場合には、データ線側ＬＤＤ領域１ｂに光が照射された場合と比較して、ＴＦＴ３０における光リーク電流が生じやすいと本願発明者は推察している。本実施形態では、半導体層１ａに形成される各種領域のうち画素電極側ＬＤＤ領域１ｃに対する遮光性をいわばピンポイントで高めることができる。従って、各画素のＴＦＴ３０の光リーク電流を効果的に低減できる。
【０１０３】
また、本実施形態では、画素電極側ＬＤＤ領域１ｃに対して交差領域９９ｃｒとは別に遮光領域を設けなくても、ピンポイントで画素電極側ＬＤＤ領域１ｃに対する遮光性を高めることができる。よって、このようなピンポイントに遮光性を高めるための領域を設けることで、各画素の非開口領域９９ｂの配置面積が広くなり、開口領域９９ａがより小さくなるのを防止することが可能となる。その結果、各画素を微細化しても、ピンポイントに遮光性を向上させ且つ開口率もより向上させることができる。
【０１０４】
図６において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも層間絶縁膜４１を介して上層側には、蓄積容量７０が設けられている。
【０１０５】
蓄積容量７０は、下部容量電極７１と上部容量電極３００が誘電体膜７５を介して対向配置されることにより形成されている。
【０１０６】
上部容量電極は、容量線３００の一部として形成されている。その構成については図示を省略してあるが、容量線３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続される。これにより、上部容量電極３００は、固定電位に維持され、固定電位側容量電極として機能し得る。上部容量電極３００は、例えばＡｌ（アルミニウム）、Ａｇ（銀）等の金属又は合金を含んだ非透明な金属膜から形成されており、ＴＦＴ３０を遮光する上側遮光膜（内蔵遮光膜）としても機能する。尚、上部容量電極３００は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。
【０１０７】
図４又は図６において、下部容量電極７１は、ＴＦＴ３０の画素電極側ソースドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極７１は、コンタクトホール８３（図４及び図６参照）を介して画素電極側ソースドレイン領域１ｅと電気的に接続されると共に、コンタクトホール８４（図４及び図９参照）を介して中継層９３に電気的に接続されている。更に、中継層９３は、コンタクトホール８５（図４及び図９参照）を介して画素電極９ａに電気的に接続されている。即ち、下部容量電極７１は、中継層９３と共に画素電極側ソースドレイン領域１ｅ及び画素電極９ａ間の電気的な接続を中継する。下部容量電極７１は、例えば導電性のポリシリコン、或いは例えばＡｌ（アルミニウム）等の金属又は合金を含んだ非透明な金属膜から形成されている。
【０１０８】
ここに、下部容量電極７１は、好ましくは画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極３００とＴＦＴ３０との間に配置される、光吸収層或いは遮光膜としての機能も有する。従って、交差領域９９ｃｒにおいて、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光について、上部容量電極３００及び下部容量電極７１の各々によっても、遮光することが可能である。
【０１０９】
誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。
【０１１０】
図６及び図９において、ＴＦＴアレイ基板１０上の蓄積容量７０よりも層間絶縁膜４２を介して上層側には、データ線６ａ及び中継層９３が設けられている。
【０１１１】
データ線６ａは、半導体層１ａのデータ線側ソースドレイン領域１ｄに、絶縁膜２０２、層間絶縁膜４１、誘電体膜７５及び層間絶縁膜４２を貫通するコンタクトホール８１を介して電気的に接続されている。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６ａは、ＴＦＴ３０を遮光する機能も有している。
【０１１２】
図４又は図５に示すように、データ線６ａは、交差領域９９ｃｒにおいて、ゲート電極３ａと重なるように形成される。よって、交差領域９９ｃｒにおいて、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光について、データ線６ａによっても遮光することが可能となる。
【０１１３】
図４及び図９において、中継層９３は、層間絶縁膜４２上においてデータ線６ａ（図６参照）と同層に形成されている。データ線６ａ及び中継層９３は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜４２上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線６ａ及び中継層９３を同一工程で形成できるため、装置の製造プロセスを簡便にできる。
【０１１４】
図６及び図９において、画素電極９ａは、データ線６ａよりも層間絶縁膜４３を介して上層側に形成されている。画素電極９ａは、下部容量電極７１、コンタクトホール８３、８４及び８５、並びに中継層９３を介して半導体層１ａの画素電極側ソースドレイン領域１ｅに電気的に接続されている。コンタクトホール８５は、層間絶縁層４３を貫通するように形成された孔部の内壁にＩＴＯ等の画素電極９ａを構成する導電材料が成膜されることによって形成されている。画素電極９ａの上側表面には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。
【０１１５】
以上に説明した画素部の構成は、各画素部に共通である。画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されている。
【０１１６】
よって、以上説明したような本実施形態の液晶装置では、その動作時において、ＴＦＴ３０の光リーク電流の発生に起因する、表示不良の発生を防止、或いは発生しても表示上、表示不良と視認されない程度に低減することが可能となる。また、ＴＦＴ３０の動作不良や開口率の低下を防止しつつ容易に各画素を精細化することもできる。その結果、本実施形態では、液晶装置において高品質な画像を表示することができる。
【０１１７】
ここで、上述したＴＦＴ３０の動作時に、画素電極側ＬＤＤ領域１ｃにおいて、データ線側ＬＤＤ領域１ｂに比べて光リーク電流が相対的に発生しやすい理由について、図１０から図１５を参照して、詳細に説明する。
【０１１８】
先ず、テスト用のＴＦＴに光を照射した場合における、ドレイン電流の大きさを測定した測定結果について、図１０を参照して説明する。ここに図１０は、テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。
【０１１９】
図１０において、データＥ１は、テスト用の単体のＴＦＴ、即ちＴＥＧ（Test Element Group）に対して、光スポット（約２．４ｕｍの可視光レーザ）をドレイン領域側からソース領域側へ順に走査しつつ照射した場合におけるドレイン電流の大きさを測定した結果を示している。ＴＥＧは、チャネル領域、ソース領域及びドレイン領域に加え、チャネル領域とソース領域との接合部に形成されたソース側接合領域、及びチャネル領域とドレイン領域との接合部に形成されたドレイン側接合領域を有している。
【０１２０】
尚、図１０の横軸は、光スポットが照射された光照射位置を示しており、チャネル領域とドレイン側接合領域との境界及びチャネル領域とソース側接合領域との境界、更にチャネル領域をゼロとしている。図１０の縦軸は、ドレイン電流の大きさ（但し、所定の値で規格化された相対値）を示しており、ドレイン電流がドレイン領域からソース領域へ向かって流れている場合には、正の値（即ち、プラスの値）を示し、ドレイン電流がソース領域からドレイン領域へ向かって流れている場合には、負の値（即ち、マイナスの値）を示す。
【０１２１】
図１０において、データＥ１は、いずれの光照射位置でもプラスの値を示している。即ち、ドレイン電流が、ドレイン領域からソース領域へ向かって流れていることを示している。また、データＥ１は、ドレイン側接合領域内において、ソース側接合領域内におけるよりも大きな値を示している。即ち、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなることを示している。つまり、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなることを示している。尚、ドレイン電流は、暗電流（或いはサブスレッショルドリーク、即ち、光を照射しない状態でも、ＴＥＧのオフ状態においてソース領域及びドレイン領域間に流れる漏れ電流）と光リーク電流（或いは光励起電流、即ち、光が照射されることによる電子の励起に起因して生じる電流、）とから構成されている。
【０１２２】
次に、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１１及び図１２を参照して説明する。ここに図１１は、ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。図１２は、ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。尚、図１１及び図１２では、上述したＴＦＴ３０が電気的に接続された画素電極９ａにおける中間階調の表示を想定して、ソース電位（即ち、ソース領域の電位）を４．５Ｖ、ゲート電位（即ち、チャネル領域の電位）を０Ｖ、ドレイン電位（即ち、ドレイン領域の電位）を９．５Ｖとしている。図１１及び図１２の横軸は、ＴＥＧを構成する半導体層における各領域を示している。図１１及び図１２の縦軸は、電子のポテンシャル（フェルミレベル）を示している。電子は負の電荷を有するため、各領域における電位が高いほど、電子のポテンシャルは低くなり、各領域における電位が低いほど、電子のポテンシャルは高くなる。
【０１２３】
図１１は、チャネル領域及びドレイン領域間に形成されたドレイン側接合領域に光スポットが照射され、ドレイン側接合領域において光励起が生じる場合におけるキャリアの振舞いを示している。
【０１２４】
図１１において、光リーク電流は、２つの電流成分からなると推定できる。
【０１２５】
即ち、第１の電流成分として、光励起によって生じた電子の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ドレイン側接合領域からポテンシャルのより低いドレイン領域へ移動することにより生じる電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。
【０１２６】
第２の電流成分として、光励起によって生じたホール（即ち、正孔、図中、「ｈ」参照）の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じたホールが、ドレイン側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動することによって発生するバイポーラ効果に起因する電流成分である。つまり、チャネル領域へ移動したホールの正電荷によって、チャネル領域のポテンシャル(即ち、いわゆるベースポテンシャル)がポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。よって、ドレイン側接合領域において光励起が生じる場合において、第１及び第２の電流成分はいずれもドレイン電流（言い換えれば、コレクタ電流）を増大させる方向（即ち、ドレイン領域からソース領域へ流れる方向）に発生する。
【０１２７】
図１２は、チャネル領域及びソース領域間に形成されたソース側接合領域に光スポットが照射され、ソース側接合領域において光励起が生じる場合にキャリアの振舞いを示している。
【０１２８】
図１２において、光リーク電流は、図１１を参照して上述したドレイン側接合領域において光励起が生じる場合とは異なり、ホールがソース側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動するバイポーラ効果に起因した第２の電流成分が支配的であると推定できる。即ち、ソース側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ソース側接合領域からポテンシャルのより低いソース領域へ移動することにより生じる第１の電流成分（この電流成分は、ソース領域からドレイン領域へ流れる）は、バイポーラ効果に起因した第２の電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）よりも少ないと推定できる。
【０１２９】
図１２において、バイポーラ効果に起因した第２の電流成分（即ち、チャネル領域へ移動したホールの正電荷によって、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ３へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分）は、ドレイン領域からソース領域へと流れる。一方、上述した第１の電流成分は、ソース領域からドレイン領域へと流れる。即ち、第１の電流成分と第２の電流成分とは互いに反対方向に流れる。ここで、再び図１０において、ソース側接合領域に光スポットを照射した場合には、ドレイン電流（データＥ１参照）は正の値を示している。即ち、この場合には、ドレイン電流はドレイン領域からソース領域へ向かって流れている。よって、第１の電流成分は、暗電流や第２の電流成分であるバイポーラ効果による電流成分を抑制するのみで、ドレイン電流の流れをソース領域からドレイン領域へ向かわせる程度までは大きくないといえる。
【０１３０】
更に、チャネル領域及びソース領域間の電位差は、チャネル領域及びドレイン領域間の電位差よりも小さいため、ソース領域側の空乏化領域（即ち、ソース側接合領域）は、ドレイン領域側の空乏化領域（即ち、ドレイン側接合領域）よりも狭い。このため、ソース側接合領域に光スポットを照射した場合には、ドレイン側接合領域に光スポットを照射した場合と比較して、光励起の絶対量が少ない。
【０１３１】
以上、図１１及び図１２を参照して説明したように、ドレイン側接合領域において光励起が生じる場合、第１及び第２の電流成分はいずれもドレイン電流を増大させる方向に発生する。一方、ソース側接合領域において光励起が生じる場合、第１の電流成分が第２の電流成分を抑制する。よって、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなる（即ち、光リーク電流が大きくなる）。
【０１３２】
次に、画素電極側ソースドレイン領域がドレイン電位とされると共に画素電極側接合領域内に光スポットが照射された場合の方が、データ線側ソースドレイン領域がドレイン電位とされると共にデータ線側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１３及び図１４を参照して説明する。ここに図１３は、データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。図１４は、画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【０１３３】
以下では、画素スイッチング用のＴＦＴを含む画素部に電荷が保持され、光励起が生じた場合を考える。上述したようなＴＥＧを想定した場合と異なる点は、画素スイッチング用のＴＦＴの画素電極側は、フローティング状態になり得る点である。画素スイッチング用のＴＦＴの画素電極側には、蓄積容量７０の如き保持容量が接続される場合もあり、容量値が十分に大きければ、上述したＴＥＧを用いた場合と同様に固定電極に近い状態となるが、容量が十分に大きくなければ、フローティング状態或いはこれに近い状態になる。尚、ここでは、容量値は十分には大きくないものと仮定する。
【０１３４】
図１３及び図１４において、液晶装置では、いわゆる焼き付きを防止するために交流駆動が採用される。ここでは、中間階調の表示を想定して、画素電極に、７Ｖを基準電位として、４．５Ｖのマイナスフィールドの電荷と９．５Ｖのプラスフィールドの電荷とが交互に保持される場合を想定する。このため画素スイッチング用のＴＦＴのソース及びドレインは、画素電極側ソースドレイン領域とデータ線側ソースドレイン領域との間で、固定ではなく変化する。即ち、図１３に示すように、画素電極にマイナスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも低くなる場合）には、画素電極側ソースドレイン領域は、ソースとなるのに対し、図１４に示すように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも高くなる場合）には、画素電極側ソースドレイン領域は、ドレインとなる。
【０１３５】
図１３において、画素電極にマイナスフィールドの電荷が保持される場合には、画素電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、データ線側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースである画素電極側ソースドレイン領域からドレインであるデータ線側ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域から電子が抜き取られることになり、エミッタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｓ１からポテンシャルＬｓ２へと低下する（電位は、上昇する）。即ち、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベースポテンシャルが低下すると共にエミッタとしての画素電極側ソースドレイン領域のポテンシャルも低下する。言い換えれば、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベース電位の上昇に伴ってエミッタ電位も上昇する。このため、ドレイン電流（即ち、コレクタ電流）が、抑制されることになる。
【０１３６】
一方、図１４において、画素電極にプラスフィールドの電荷が保持される場合には、データ電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、画素電極側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域である画素電極側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、ソースとなるデータ線側ソースドレイン領域は、データ線と接続されているため、画素電極とは異なりフローティング状態ではなく、電位に変化は生じない。バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースであるデータ線側ソースドレイン領域からドレインである画素電極ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域へ電子が流れ込むことになり、コレクタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｄ１からポテンシャルＬｄ２へと上昇する（電位は、低下する）。しかし、コレクタとしての画素電極側ソースドレイン領域のポテンシャルの上昇は、上述したソースとしての画素電極側ソースドレイン領域のポテンシャルの低下とは異なり、ドレイン電流を抑制する働きは殆どない。ドレイン電流（即ち、コレクタ電流）は、エミッタ電位に対するベース電位の大きさよって殆ど決まるため、コレクタ電位が低下してもドレイン電流を抑制する働きは殆ど生じない、言い換えれば、バイポーラトランジスタの飽和領域に入った状態である。
【０１３７】
以上、図１３及び図１４を参照して説明したように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は殆ど抑制されないのに対し、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は、フローティング状態である画素電極側ソースドレイン領域の電位の上昇に起因して抑制される。つまり、画素電極側ソースドレイン領域がドレインとなる場合の方が、データ側ソースドレイン領域がドレインとなる場合よりも、光リーク電流に起因してドレイン電流が増加する。
【０１３８】
ここで、図１５は、画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【０１３９】
図１５において、データＥ２は、画素電極にプラスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ１とされる場合）における画素電極電位の変動Δ１は、画素電極にマイナスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ２とされる場合）における画素電極電位の変動Δ２よりも大きいことを示している。即ち、画素電極において、プラスフィールドの電荷は、マイナスフィールドの電荷よりも保持されにくい（つまり、光リークが発生しやすい）ことを示している。これは、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）の方が、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ線側ソースドレイン領域が、ドレインとなる場合）よりも光リーク電流が生じやすいという上述したメカニズムと一致している。
【０１４０】
以上、図１０から図１５を参照して詳細に説明したように、画素スイッチング用のＴＦＴにおけるドレイン側接合領域において光励起が生じる場合にドレイン電流が増加しやすい。更に、画素電極側ソースドレイン領域がドレインとなる場合においてドレイン電流が増加しやすい（逆に言えば、データ線側ソースドレイン領域がドレインとなる場合には、バイポーラ効果に起因した電流成分が抑制されている）。よって、本実施形態に係る液晶装置のように、画素電極側接合領域である画素電極側ＬＤＤ領域１ｃに対する遮光性を、データ線側接合領域であるデータ線側ＬＤＤ領域１ｂに対する遮光性よりも高めることで、高い開口率を維持しつつＴＦＴ３０における光リーク電流を極めて効果的に低減できる。
【０１４１】
＜電気光学装置の製造方法＞
以下では、上述した本実施形態に係る液晶装置の製造プロセスについて、図１６から図１８を参照して説明する。ここに、図１６、図１７及び図１８は夫々、製造プロセスの各工程を、順を追って示す工程図である。尚、図１６から図１８では、トランジスタ３０を画像表示用トランジスタＰｉｘとドライバ用トランジスタＤｒとに分けて示している。
【０１４２】
また、以下においては、トランジスタ３０を形成する工程について詳細に説明し、これより上層及び下層に形成される層の製造工程については省略することとする。例えば減圧ＣＶＤ等によりアモルファスシリコン膜を形成し熱処理を施すことでポリシリコン膜を固相成長させ或いは減圧ＣＶＤ法等によりポリシリコン膜を直接形成し、その後のパターニングなどにより、半導体層１ａを形成する。尚、図における左側に配置された半導体層１ａが画像表示用トランジスタＰｉｘを構成する半導体層１ａであり、図における右側に配置された半導体層１ａがドライバ用トランジスタＤｒを構成する半導体層１ａである。また、この時点における半導体層１ａには、チャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは形成されていない。半導体層１ａが形成された後は、形成された半導体層１ａを平面的に見て覆うように、熱酸化等によりゲート絶縁膜２を形成する。
【０１４３】
図１６（ｂ）に示す工程では、ゲート絶縁膜２の上層に、イオン注入の際のマスクとなる第１マスク５１０を形成する。第１マスク５１０は、画像表示用トランジスタＰｉｘ側では、半導体層１ａのチャネル領域１ａ’が形成される部分に対向する位置に設けられる。他方で、ドライバ用トランジスタＤｒ側では、半導体層１ａの全面を覆うように設けられる。続いて、第１マスク５１０の上層側から、半導体層１ａに低濃度イオンを注入する。この際、低濃度イオンは、半導体層１ａにおける第１マスク５１０で覆われていない部分にのみ注入される。
【０１４４】
図１６（ｃ）に示す工程では、第１マスク５１０に代えて、第２マスク５２０を形成する。尚、第２マスク５２０は、第１マスク５１０を除去した後に新たに形成されてもよいし、第１マスク５１０を部分的に除去したり、第１マスク５１０に部分的な追加をしたりすることで形成されてもよい。第２マスク５２０は、画像表示用トランジスタＰｉｘ側及びドライバ用トランジスタＤｒ側共に、チャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃが形成される部分と対向する位置に設けられる。続いて、第２マスク５２０の上層側から、半導体層１ａに高濃度イオンを注入する。これにより、画像表示用トランジスタＰｉｘ側では、チャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅが形成される。他方で、ドライバ用トランジスタＤｒ側では、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅが形成される。
【０１４５】
図１７（ａ）に示す工程では、ゲート絶縁膜２を平面的に見て覆うように、例えば減圧ＣＶＤ法、プラズマＣＶＤ法等により窒化膜３２を形成する。窒化膜３２は例えばＳｉＮを含んでおり、０．０２５μｍ程度の厚さで形成される。更に、形成した窒化膜３２を、平面的に見て覆うように、絶縁膜３１を形成する。絶縁膜３１は、例えばＳｉＯ２を含んでおり、０．３〜０．４μｍ程度の厚さで形成される。より具体的には、ここでは例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる絶縁膜３１を形成ればよい。
【０１４６】
図１７（ｂ）に示す工程では、絶縁膜３１をエッチングによってパターニングして、島状の第１絶縁膜３１ａ及び第２絶縁膜３１ｂを形成する。第１絶縁膜３１ａ及び第２絶縁膜３１ｂは、画像表示用トランジスタＰｉｘ側において、平面的に見て、少なくともデータ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃを覆うように形成される。また、これらに加えてデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅを覆うように形成してもよい。尚、このエッチングにおいて、上述した窒化膜３２は、下層のゲート絶縁膜２及び半導体層１ａを保護する保護膜（所謂、エッチストッパ膜）として機能する。
【０１４７】
図１７（ｃ）に示す工程では、熱リン酸処理によって、窒化膜３２を除去する。熱リン酸処理は、例えば摂氏１２０度から１３０度で、２０分程度行われる。この熱リン酸処理では、上述した第１絶縁膜３１ａ及び第２絶縁膜３１ｂは影響を受けず除去されない。また、窒化膜３２のうち第１絶縁膜３１ａ及び第２絶縁膜３１ｂに覆われた部分も、第１窒化膜３２ａ及び第２窒化膜３２ｂとして残ることになる。この、第１窒化膜３２ａ及び第２窒化膜３２ｂは、遮光性を有しているため、半導体層１ａに入射しようとする光を遮光するという機能を備える。
【０１４８】
図１８（ａ）に示す工程では、例えば減圧ＣＶＤ法等によりポリシリコン膜を堆積した後に、リン（Ｐ）を熱拡散して、このポリシリコン膜を導電化することにより、ゲート電極３ａを形成する。ゲート電極３ａは、画像表示用トランジスタＰｉｘ側では、チャネル領域１ａ’に対向すると共に、第１絶縁膜３１ａ及び第２絶縁膜３１ｂ上に延在するように設けられる。他方で、ドライバ用トランジスタＤｒ側では、チャネル領域１ａ’が形成される部分に対向するように設けられる。
【０１４９】
図１８（ｂ）に示す工程では、ドライバ用トランジスタＤｒ側に、ゲート電極３ａの上層側から、低濃度のイオンを半導体層１ａに注入する。これにより、ドライバ用トランジスタＤｒ側の半導体層１ａに、チャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃが形成される。尚、上述したイオン注入の際に、ゲート電極３ａは、マスクとして機能する。即ち、ドライバ用トランジスタＤｒは、自己整合型のトランジスタである。
【０１５０】
以上説明したような工程によって、トランジスタ３０が形成される。本実施形態に係る電気光学装置の製造方法によれば、第１絶縁膜３１ａ及び第２絶縁膜３１ｂを形成することにより、ゲート電極３ａを容易に好適な位置に配置できる。従って、上述したような、高品位な画像表示を可能とする電気光学装置を、より容易に製造することが可能である。
【０１５１】
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図１９は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【０１５２】
図１９に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１５３】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１５４】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１５５】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１５６】
尚、図１９を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１５７】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１５８】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法、並びに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１５９】
【図１】本実施形態に係る液晶装置の構成を概略的に示す平面図である。
【図２】図１のＨ−Ｈ´線断面図である。
【図３】本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【図４】相隣接する複数の画素部の平面図である。
【図５】トランジスタに着目してその構成を示す平面図である。
【図６】図４のＡ−Ａ’線断面図である。
【図７】図６におけるトランジスタ部分の拡大図である。
【図８】本実施形態に係る液晶装置の変形例を示す断面図である。
【図９】図４のＢ−Ｂ’線断面図である。
【図１０】テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。
【図１１】ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図１２】ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図１３】データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図１４】画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図１５】画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【図１６】本実施形態に係る液晶装置の製造プロセスの各工程を、順を追って示す工程図（その１）である。
【図１７】本実施形態に係る液晶装置の製造プロセスの各工程を、順を追って示す工程図（その２）である。
【図１８】本実施形態に係る液晶装置の製造プロセスの各工程を、順を追って示す工程図（その３）である。
【図１９】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１６０】
１ａ…半導体層、１ａ’…チャネル領域、１ｂ…データ線側ＬＤＤ領域、１ｃ…画素電極側ＬＤＤ領域、１ｄ…データ線側ソースドレイン領域、１ｅ…画素電極側ソースドレイン領域、２…ゲート絶縁膜、３ａ…ゲート電極、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…走査線、３０…ＴＦＴ、３１ａ…第１絶縁膜、３１ｂ…第２絶縁膜、３２ａ…第１窒化膜、３２ｂ…第２窒化膜、９９ａ…開口領域、９９ｂ…非開口領域、９９ｂａ…第１領域、９９ｂｂ…第２領域、９９ｃｒ…交差領域
【図１】
0005003366.tif 000002
【図２】
0005003366.tif 000003
【図３】
0005003366.tif 000004
【図４】
0005003366.tif 000005
【図５】
0005003366.tif 000006
【図６】
0005003366.tif 000007
【図７】
0005003366.tif 000008
【図８】
0005003366.tif 000009
【図９】
0005003366.tif 000010
【図１０】
0005003366.tif 000011
【図１１】
0005003366.tif 000012
【図１２】
0005003366.tif 000013
【図１３】
0005003366.tif 000014
【図１４】
0005003366.tif 000015
【図１５】
0005003366.tif 000016
【図１６】
0005003366.tif 000017
【図１７】
0005003366.tif 000018
【図１８】
0005003366.tif 000019
【図１９】
0005003366.tif 000020