(57)【特許請求の範囲】
【請求項１】
抵抗変化メモリ装置に多値データを書き込む方法であって、
メモリセルの複数抵抗値レベルの一つへの書き込みを、各電圧パルス間に一定の熱緩和時間を設定した複数の電圧パルス印加により行い、各電圧パルスの形状を前回の電圧パルス印加の結果としての抵抗値に応じて制御し、
メモリセルの複数抵抗値レベルのそれぞれの間に境界抵抗値を設定すると共に、これらを参照抵抗値とする抵抗値区間を設定して、所望の抵抗値レベルへの書き込み時、電圧パルス印加毎にメモリセル抵抗値がどの抵抗値区間にあるかを判定して、書き込み制御を行い、
メモリセルの低抵抗状態を初期状態として、電圧パルス印加によるジュール熱によりそれより高い複数抵抗値レベルの一つへの書き込みを行う際に、各電圧パルスの幅を、その電圧パルスでメモリセル内に発生する熱が略一定となるように設定する
ことを特徴とする抵抗変化メモリ装置のデータ書き込み方法。
【請求項２】
抵抗変化メモリ装置に多値データを書き込む方法であって、
メモリセルの複数抵抗値レベルの一つへの書き込みを、各電圧パルス間に一定の熱緩和時間を設定した複数の電圧パルス印加により行い、各電圧パルスの形状を前回の電圧パルス印加の結果としての抵抗値に応じて制御し、
メモリセルの複数抵抗値レベルのそれぞれの間に境界抵抗値を設定すると共に、これらを参照抵抗値とする抵抗値区間を設定して、所望の抵抗値レベルへの書き込み時、電圧パルス印加毎にメモリセル抵抗値がどの抵抗値区間にあるかを判定して、書き込み制御を行い、
メモリセルの高抵抗状態を初期状態として、メモリセルに印加される電圧によりそれより低い複数抵抗値レベルの一つへの書き込みを行う際に、各電圧パルスの幅を、メモリセルに印加される電圧の積分値が略一定となるように設定する
ことを特徴とする抵抗変化メモリ装置のデータ書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、抵抗変化型メモリセルを用いて構成される抵抗変化メモリ装置のデータ書き込み方法に関する。
【背景技術】
【０００２】
電圧、電流、熱等を利用して物質の抵抗値を可逆的に変化させ、その抵抗値の異なる状態を情報として記憶する抵抗変化メモリが、フラッシュメモリの後継候補として注目されている。抵抗変化メモリは、微細化に向いており、クロスポイント型セルアレイを構成することができ、更にセルアレイの積層化も容易である。
【０００３】
抵抗変化メモリの三次元セルアレイ化に関して、本発明者は既にいくつか提案している（例えば、特許文献１或いは特許文献２参照）。
【０００４】
これらの特徴を活かしながら、更に記憶データの高密度化、大容量化を図るためには、セル抵抗値の多値レベル設定が有効である。しかし、抵抗変化メモリの可変抵抗素子の抵抗値は、印加する電圧やジュール熱によって、記録層内での一定のポテンシャルバリアを越える電荷移動等によりセット、リセットされる。従ってその動作原理上、データ抵抗値には基本的に統計的な不確定性が避けられず、特に多値データ記憶において、高抵抗値と低抵抗値の間にいくつかの中間抵抗値を安定に設定することは容易ではない。
【特許文献１】特表２００５−５２２０４５
【特許文献２】特表２００６−５１４３９３
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この発明は、抵抗変化メモリ装置において、安定した多値データ記憶を行うことを可能としたデータ書き込み方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明の一態様による抵抗変化メモリ装置の多値データ書き込み方法は、
メモリセルの複数抵抗値レベルの一つへの書き込みを、各電圧パルス間に一定の熱緩和時間を設定した複数の電圧パルス印加により行い、各電圧パルスの形状を前回の電圧パルス印加の結果としての抵抗値に応じて制御する
ことを特徴とする。
【発明の効果】
【０００７】
この発明によれば、抵抗変化メモリ装置において、安定した多値データ記憶を行うことを可能としたデータ書き込み方法を提供することができる。
【発明を実施するための最良の形態】
【０００８】
この発明においては、抵抗変化メモリで多値データ記憶を行う際の中間抵抗値を安定に設定するための工夫として、第１に、セルに印加する電圧パルス幅をセルの抵抗体が到達した抵抗値によって順次制御しかつ、パルス間に熱緩和時間を設けるというパルス制御を行う。目標抵抗設定は、境界抵抗値を決めた抵抗値区間とし、この区間にセル抵抗値が入るようにする。
【０００９】
第２に、パルス幅の決定方法としてセルの抵抗体の抵抗によって発生するパルスごとのジュール熱が一定になるようにする方法、或いは抵抗体にかかる電圧とパルス幅の積が一定になるようにする方法を用いて、それぞれ熱による抵抗体の抵抗状態変化と電圧による抵抗状態変化が主要な物理過程である場合にパルスごとの状態変化が一定になるようにする。
【００１０】
この発明の技術的要素をまとめると、次の通りである。
【００１１】
（１）電圧及び電流または熱によって抵抗値状態を変える記録層を用いる抵抗変化メモリにおいて、３以上の複数の抵抗値レベルを設定してセルに多値データを記憶させる際に、目標とする抵抗値への状態変化を複数のパルス電圧をセルに印加して行いかつ、複数パルスの時間的形状を決めるために、前回与えたパルスの抵抗体に与えた結果を用いて次のパルス形状を決める。
【００１２】
（２）目標抵抗値に設定するためにメモリセルに複数回与えるパルス列において、パルス間にセルで発生した熱を周囲に緩和させ得る熱緩和時間をおいて次のパルスをセルに印加する。
【００１３】
（３）セルに設定する複数の抵抗値を、境界抵抗値を複数与え、これらを参照抵抗値とした抵抗値区間を設定し、セル抵抗値と境界抵抗値の大小関係を比較してセル抵抗体の抵抗値がどの抵抗値区間に属するかを判断する。
【００１４】
（４）上記境界抵抗値をセルの高抵抗値を用いて、これを複数個並列に接続する個数を変えることによって設定する。
【００１５】
（５）電圧及び電流または熱によって抵抗値状態を変える物資を記録層として用いる抵抗変化メモリにおいて、複数の抵抗値レベルを設定してセルに多値データを記憶させる際に、セルの低抵抗状態を初期状態として目標とする抵抗値へより高抵抗状態への変化を複数のパルス電圧をセルに印加して行い、複数パルスの時間的形状を決めるために、前回与えたパルスの抵抗体に与えた結果を用いて次のパルス形状を決め、パルス形状はパルス持続時間中にセルの抵抗体中に発生する熱がほぼ一定となるように決める。
【００１６】
（６）電圧及び電流または熱によって抵抗値状態を変える物資を記録層として用いる抵抗変化メモリにおいて、複数の抵抗値レベルを設定してセルに多値データを記憶させる際に、セルの高抵抗状態を初期状態として目標とする抵抗値へより低抵抗状態への変化を複数のパルス電圧をセルに印加して行い、複数パルスの時間的形状を決めるために、前回与えたパルスの抵抗体に与えた結果を用いて次のパルス形状を決め、パルス形状はパルス持続時間中にセルの抵抗体に印加される電圧の積分値がほぼ一定となるように決める。
【００１７】
以下、この発明の実施の形態を説明する。
【００１８】
図１は、実施の形態によるセルアレイＭＡの等価回路を示している。図示のようにワード線ＷＬとビット線ＢＬの交差部に、アクセス素子例えばダイオードＤｉと可変抵抗素子ＶＲが直列接続された抵抗変化型メモリセルＭＣが配置される。可変抵抗素子ＶＲは例えば、電極／遷移金属酸化物／電極なる構造を有し、電圧、電流、熱等の印加条件により金属酸化物（記録層）の抵抗値変化をもたらし、その抵抗値の異なる状態を情報として不揮発に記憶する。
【００１９】
メモリセルＭＣの積層構造は、例えば図２のようになる。ビット線ＢＬ及びワード線ＷＬとなるメタル配線２１及び２２の交差部に、メモリセルＭＣを構成する可変抵抗素子ＶＲとアクセス素子Ｄｉが重ねて配置される。
【００２０】
この実施の形態では、メモリセルＭＣが多値レベル記憶（例えば４値レベル記憶）を行う。この様な多値レベル書き込みに際してこの実施の形態では、メモリセルの抵抗値変化特性を考慮した所定の書き込みパルス制御を行う。具体的な書き込みパルスの説明に先立って、セルの抵抗値変化特性について説明する。
【００２１】
まず、図３及び図４を参照して、メモリセルに発生するパワーＰが、記録層の抵抗値によってどの様に変化するのかの概要を説明する。図３に示すようにワード線ＷＬに書き込み電圧を与える書き込み電圧生回路３１は、メモリセルにとっては、電圧Ｖを出力する定電圧発生回路３２と、これとセルとの間に入るワード線抵抗を含む抵抗ｒと見ることができる。
【００２２】
なお以下でいうメモリセルの電圧、抵抗値は厳密には可変抵抗素子ＶＲの電圧、抵抗値であるが、ここではアクセス時のアクセス素子Ｄｉの電圧、抵抗値を無視して、単にメモリセルの電圧、抵抗値として説明する。メモリセルの抵抗をＲとし、セルにかかる電圧をｖとし、抵抗Ｒとｒの比をβとすると、これらには数１のような関係がある。
【００２３】
【数１】
0005060191.tif 000002
メモリセルで発生するパワーＰは、数２のように表される。
【００２４】
【数２】
0005060191.tif 000003
【００２５】
即ち、パワーＰはβの関数であるεに比例し、εは図４に示すように、β＞１ではβに逆比例依存する。図４は両対数グラフであるから、βが大きい領域ではβが１０倍になるとεが１０分の１になり、セルの抵抗が１０倍になれば発生パワーは１０分の１になる。つまり、βが小さい領域（すなわちセル抵抗が小さい領域）ではこの関係は鈍り、抵抗が１０倍になってもパワーは数分の１にしかならず発生パワーは抵抗の変化の影響を受けにくいことを意味する。なお、β＜１では、ε自体は小さくなるが電圧ｖとの比較をすると、ｖ／Ｐ∝１＋βから分かるように、βが減少するに従いβ＞１のときと同様にパワーの効果が電圧の効果よりも大きくなり続ける。
【００２６】
メモリセルの抵抗物質に発生する熱は抵抗値によってこのように異なり、熱によって生じるメモリセル抵抗値への影響も抵抗値自体によって変わるため、目標とする抵抗値を得るためには書き込み電圧発生に工夫が必要となる。
【００２７】
図５及び図６は、メモリセルにしばらくの間電圧を与え続けた場合の抵抗値の予測変化を示す。長時間電圧を加え続けると、メモリセルでのジュール熱発生と発生した熱の周囲への拡散とが平衡状態に達する。この一定の熱量によるメモリセルの状態ポテンシャルバリアを越えてのある抵抗値状態への遷移とメモリセルにかかる電圧による逆方向へのポテンシャルバリア越えとが拮抗して、電圧または熱による抵抗値の変化が減少する。
【００２８】
より具体的に説明する。図５では、高抵抗状態のセルに電圧を印加して抵抗値を減少させるという動作での抵抗値変化を示し、図６では低抵抗状態のセルに電圧を印加してジュール熱により抵抗値を上昇させる動作での抵抗値変化を示している。
【００２９】
図５の動作においては、抵抗値の高い初期状態において電圧印加の効果が大きく、大きな抵抗値減少が生じる。ある程度まで抵抗値が減少すると、メモリセルにかかる電圧が減少し、逆に発生するジュール熱が増えて、ジュール熱による抵抗値上昇のモードが加味される結果、抵抗減少率が小さいものとなる。
【００３０】
一方図６の動作においては、抵抗値の低い初期状態において大きなジュール熱が発生し、これにより大きな抵抗値上昇が生じる。ある程度まで抵抗値が増加すると、発生するジュール熱は減少してメモリセルにかかる電圧が上昇し、この電圧による抵抗値下降のモードが加味されて、抵抗値上昇率が小さいものとなる。
【００３１】
即ち高抵抗値状態から出発しても、低抵抗値状態から出発しても、やがてほぼ一定の抵抗値に落ち着く。最終的に落ち着く抵抗値や初期抵抗変化率はセルの環境に依存して変わり、目標抵抗値をいろいろな値に設定する多値レベルの設定は電圧の印加時間との関係で制御することは困難となる。
【００３２】
以上の抵抗変化メモリの書き込み特性を考慮してこの実施の形態では、書き込み電圧発生回路の出力電圧Ｖを定電圧に設定し、パルス幅制御を行った複数の電圧パルス印加により、目標抵抗値を安定に設定する書き込み法を用いる。
【００３３】
図７は、メモリセルの初期抵抗値が低く、従ってセルで発生するジュール熱を利用して抵抗変化（抵抗値増大）を起こさせる場合（図６の場合）の書き込み電圧パルス列を示している。このとき各パルス間にはセルで発生した熱の熱拡散時定数以上の一定の時間（熱緩和時間）をおいて、セルの熱環境を毎回リセットする。
【００３４】
メモリセルの抵抗値上昇はジュール熱による記録層状態のポテンシャルバリア越えによるので、ジュール熱がパルス毎に一定になるようにパルス幅τを決める。先に説明したように、Ｐ＝（Ｖ２／ｒ）εであるので、τＰが一定からτεが一定となり、先のεとβの関係からτはほぼβに比例する。
【００３５】
すなわち抵抗値が１０倍になれば同じ熱を発生させるのに１０倍のパルス幅が必要となる。そこで、設定すべき最上位の抵抗値と初期抵抗値の間を複数区間に分けてその区間ごとにパルス幅を設定するのが実用的であり、例えば最上位抵抗値と初期抵抗値との間を、境界抵抗値Ｒ０，Ｒ１，Ｒ２，Ｒ３（Ｒ０＞Ｒ１＞Ｒ２＞Ｒ３）を定めて５区間に分け、電圧パルス印加後の抵抗値がどの区間にあるかに応じて、数３に示すように次の電圧パルスの幅τを決めるようにする。
【００３６】
【数３】
0005060191.tif 000004
【００３７】
パルス幅τは区間を代表する抵抗値での発熱量が一定になるように、従ってτ４＜τ３＜τ２＜τ１を満たすように設定する。具体的に図７では、抵抗値ＲがＲ３より低く発生ジュール熱が大きい書き込み初期には、最も小さいパルス幅τ４から書き込み動作を開始する。抵抗値ＲがＲ２＞Ｒ≧Ｒ３になったら、印加パルス幅をτ３とする。以下、境界抵抗値を超える毎にパルス幅を大きくする、という方法により、一回の電圧パルス印加での発生ジュール熱はほぼ一定という条件で書き込みを行う。実際には、発生するジュール熱を一定に制御することは容易ではないので、一定範囲に収まるように制御すればよい。
【００３８】
多値レベル書き込みのため抵抗値の設定目標値は、図７に示す抵抗値の区間から選択する。従ってこの例では図９に示すように、抵抗値Ｒ３以下に設定されたレベルＬ４を初期値として、境界抵抗値Ｒ０−Ｒ３で規定されるデータレベルＬ０−Ｌ３の４値レベル設定が可能である。
【００３９】
図８は、メモリセルの初期抵抗値が大きく、書き込み初期にジュール熱の発生は小さく、セル電圧によりポテンシャルバリアを下げて抵抗変化（抵抗値減少）を起こさせる場合（図５の場合）である。
【００４０】
この場合も、書き込み電圧発生回路の定電圧源Ｖは高い一定値に設定され、定電圧パルスの幅の制御と回数によってセルの抵抗値を設定値にする。また、パルスの間にセルで発生した熱の熱拡散時定数以上の一定の時間（熱緩和時間）をおいてセルの熱環境を毎回リセットする。
【００４１】
メモリセルの抵抗値下降は、電圧による記録層の状態のポテンシャルバリア越えによるのでメモリセルにかかる電圧ｖとパルス幅τの積が一定となるように、パルス幅τを決める。前述のように、ｖ＝Ｖβ／(β＋１)であるので、τｖが一定からτβ〜β＋１となり、βの変化に対してτはほぼ一定となる。
【００４２】
抵抗値を極端に下げてβが非常に小さくなった場合に、この条件ではτを大きくすることになるが、このときはジュール熱の影響がかなり大きくなるので設定抵抗値の下限やパルス幅の上限を設定して抵抗値の多値書き込みでは高抵抗からの設定の場合はあまり低抵抗側を利用しないようにする。
【００４３】
目標抵抗値は抵抗値を区間に分けてその区間ごとにパルス幅を設定するのが実用的であり、この例ではＲ０〜Ｒ３を境界抵抗値として５つの区間に分けている。Ｒ３より抵抗が低くなればパルスは印加しない。抵抗値がパルス印加後にどの区間にあるかに応じて、下記数４に従って次に印加すべきパルス幅τを決める。
【００４４】
【数４】
0005060191.tif 000005
【００４５】
τは区間を代表するメモリセルにかかる電圧ｖの効果が一定になるように、τｖ＝一定とする。従って、τ４＜τ３＜τ２＜τ１を満たすように設定する。具体的に図８では、抵抗値ＲがＲ０より高くセル印加電圧が高い書き込み初期には、最も小さいパルス幅τ４から書き込み動作を開始する。抵抗値ＲがＲ０＞Ｒ≧Ｒ１になったら、印加パルス幅をτ３とする。以下、境界抵抗値を超える毎にパルス幅を大きくする、という方法により、一回の電圧パルス印加でのτｖはほぼ一定という条件での書き込みが可能である。実際には、τｖ一定という条件設定は容易ではないので、これが一定範囲に収まるように制御すればよい。
【００４６】
多値レベル書き込みのための抵抗値の目標値は、図８の抵抗値区間から選択する。従って図の例では、図９に示すように、抵抗値Ｒ０以上に設定されたレベルＬ０を初期状態として、境界抵抗値Ｒ０−Ｒ３で規定されるデータレベルＬ１−Ｌ４の４値レベル設定が可能である。
【００４７】
抵抗値の上昇によって多値レベルを設定する場合は、抵抗値が出来る限り低い状態にセルを初期設定して、ここから抵抗の上昇過程をはじめる。抵抗値の下降によって多値レベルを設定する場合には、抵抗値が出来る限り高い状態にセルを初期設定して、ここから抵抗の下降過程をはじめる。すなわちセルの消去状態として、抵抗値上昇の場合は最低抵抗値状態を、抵抗値下降の場合は最高抵抗値状態をあらかじめ設定しておく。
【００４８】
次に、各電圧パルス印加毎にメモリセルの抵抗値が目標抵抗区間に入ったかどうかの判定をするためのセル抵抗ベリファイの説明を行う。ここでセンス方式は、選択メモリセルがつながるワード線ＷＬと、参照セル抵抗がつながる参照ワード線ＲＷＬに読み出し電圧Ｖｒｅａｄを与えて、セル電流差を検出する差動センスアンプによるものとする。
【００４９】
図１０及び図１１は、参照する抵抗値設定法が異なる２例のベリファイ法を示している。書き込み電圧発生回路の定電圧Ｖに代わって、ベリファイ読み出し時には、電圧Ｖｒｅａｄを、センスアンプ４１を介してワード線ＷＬ及び参照ワード線ＲＷＬに与える。センスアンプ４１とメモリセルの間には書き込み電圧発生回路とメモリセルとの間に存在するのと同じ抵抗ｒが存在するものとする。
【００５０】
図１０の方法は、参照ワード線ＲＷＬ側に参照セルとして、境界抵抗値Ｒ０−Ｒ３をそれぞれ作りこんでおき、これを順次切り替えて、ベリファイ読み出しを行う。抵抗値下降の設定過程と抵抗値上昇の設定過程では順番に切り替える方向が逆となる。
【００５１】
図１１の方法は、参照ワード線ＲＷＬ側に参照セルとして一定の高抵抗Ｒｈを複数個用意し、これらの並列接続数ｎｉを順次切り換えることにより、参照抵抗値Ｒｉ＝Ｒｈ／ｎｉを設定する方法である。この場合は抵抗値下降の設定過程と抵抗値上昇の設定過程とでは順次切り換える並列接続数の増減が逆となる。
【００５２】
図１２は、ベリファイ結果のセンスアンプのGO/NOGO判定からパルス発生回路を選択するシステムを示す。参照抵抗切り替えとパルス発生回路の選択はリンクしていて参照抵抗切り替え回路５１で行われる。参照抵抗切り替えは、センス結果に基づくGO/NOGO判定回路５２の判定結果を受けて行われ、これによりパルス発生回路５３（５３ａ〜５３ｄ）の選択が行われる。パルス発生回路５３は書き込み電圧発生回路３１のセルへの電圧供給をオンオフ制御する。
【００５３】
先の抵抗値上昇モード（図７）と下降モード（図８）の例にあわせると、τ4パルス発生回路５３ａは下降モードではＲ０まで下がっていない場合（R0 NOGO)、上昇モードではＲ３まで上がっていない場合（R3 NOGO）に選択される。τ3パルス発生回路５３ｂは下降モードではＲ０まで下がったがＲ１まで下がっていない場合（R0 GO, R1 NOGO）、上昇モードではＲ３まで上がったがＲ２までは上がっていない場合（R3 GO, R2 NOGO）に選択される。
【００５４】
τ2パルス発生回路５３ｃは下降モードではR1 GO, R2 NOGOで、上昇モードではR2 GO, R3 NOGOで選択される。τ1パルス発生回路５３ｄは下降モードではR2 GO, R3 NOGOで、上昇モードではR1 GO, R0 NOGOで選択される。
【００５５】
なお参照抵抗と比較して抵抗値下降モードではセル抵抗Ｒが低いときをＧＯ、抵抗値上昇モードではセル抵抗Ｒが高いときをＧＯとする。
【００５６】
これらの判断を行う回路ブロックをまとめて図のように抵抗値プログラム論理回路５０としてまとめる。
【００５７】
図１３及び図１４は、それぞれ抵抗値下降モードと上昇モードでの抵抗値プログラム論理回路５０のフローを示している。目標抵抗値をＲｄとし抵抗値区間はｍとｍ＋１の間すなわちＲｍ＞Ｒｄ＞Ｒｍ１＋１とする。
【００５８】
下降モードでは、図１３に示すように、初期値としてｉ＝０を設定し（ステップＳ１１）、参照抵抗ＲｉによってＲｉ＞Ｒのセンス判定を行う（ステップＳ１２）。結果がＹＥＳならｉをｉ＋１にして（ステップＳ１３）、同様の判定を行う。
【００５９】
判定結果がＮｏならｉとｍ＋１を比較して（ステップＳ１４）、一致していれば終了、一致していなければＲi-1 GO, Ｒi NOGOによってパルス発生回路の選択を行う（ステップＳ１５）。パルス発生後再び判定ループに戻る。
【００６０】
上昇モードでは、図１４に示すように、初期値としてｉ＝ｎを設定し（ステップＳ２１）、参照抵抗ＲｉによってＲｉ＜Ｒのセンス判定を行う（ステップＳ２２）。結果がＹＥＳならｉをｉ−１にして（ステップＳ２３）、同様の判定を行う。
【００６１】
判定がＮｏならｉとｍを比較して（ステップＳ２４）、一致していれば終了、一致していなければＲi+1 GO, Ｒi NOGOによってパルス発生回路の選択を行う（ステップＳ２５）。パルス発生後再び判定ループに戻る。
【００６２】
なお、以上においては一連のパルスの制御因子を、パルスの持続時間であるパルス幅としたが、これをパルスの高さやあるいは高さと幅を複合させたパルス形状とすることは有効であり、これはパルス発生回路と電圧源の回路を変更すれば容易である。この場合も、与えたパルスの結果の抵抗値から次に与えるパルスの状態を決める方式は同様に適用できる。
【００６３】
その際発生するジュール熱をセルに発生するパワーの時間積分値としてこれを一定にしたり、セルに印加される電圧の時間積分値を一定にするようなパルス形状を毎回与えることが出来る。
【図面の簡単な説明】
【００６４】
【図１】実施の形態によるメモリセルアレイの等価回路を示す図である。
【図２】メモリセルの積層構造を示す図である。
【図３】メモリセルの定電圧印加による書き込み時の条件変化を示す図である。
【図４】同じくメモリセルの抵抗変化とパワー変化の特性を説明するための図である。
【図５】メモリセルを高抵抗状態から抵抗値を下降させる場合の抵抗変化特性を示す図である。
【図６】メモリセルを低抵抗状態から抵抗値を上昇させる場合の抵抗変化特性を示す図である。
【図７】図６の特性を利用する多値データ書き込み時の電圧パルス列を示す図である。
【図８】図５の特性を利用する多値データ書き込み時の電圧パルス列を示す図である。
【図９】図７或いは図８の書き込みパルスによる多値データレベル設定の様子を示す図である。
【図１０】書き込みパルス印加後のベリファイ時の参照抵抗設定法を示す図である。
【図１１】書き込みパルス印加後のベリファイ時の他の参照抵抗設定法を示す図である。
【図１２】ベリファイ判定結果によりパルス発生回路選択を行う抵抗値プログラム論理回路を示す図である。
【図１３】同論理回路のフローを、抵抗値下降モードの場合について示す図である。
【図１４】同論理回路のフローを、抵抗値上昇モードの場合について示す図である。
【符号の説明】
【００６５】
ＭＣ…メモリセル、ＶＲ…可変抵抗素子、Ｄｉ…アクセス素子、ＷＬ…ワード線、ＢＬ…ビット線、３１…書き込み電圧発生回路、３２…定電圧発生回路、Ｒ０−Ｒ３…境界抵抗値、τ４−τ１…パルス幅、４１…センスアンプ、５１…参照抵抗切り替え回路、５２…ベリファイ判定回路、５３ａ−５３ｄ…パルス発生回路。
【図１】
0005060191.tif 000006
【図２】
0005060191.tif 000007
【図３】
0005060191.tif 000008
【図４】
0005060191.tif 000009
【図５】
0005060191.tif 000010
【図６】
0005060191.tif 000011
【図７】
0005060191.tif 000012
【図８】
0005060191.tif 000013
【図９】
0005060191.tif 000014
【図１０】
0005060191.tif 000015
【図１１】
0005060191.tif 000016
【図１２】
0005060191.tif 000017
【図１３】
0005060191.tif 000018
【図１４】
0005060191.tif 000019