(57)【特許請求の範囲】
【請求項１】
増大した最大電圧を実現するシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、
該パワー・トランジスタは、シリコン・カーバイド中に形成した金属酸化物半導体のエンハンスメント型電界効果トランジスタであって、ゲート・トレンチと、該トレンチの壁部及び底部上のゲート酸化物とを含むエンハンスメント型電界効果トランジスタを備え、
該エンハンスメント電界効果トランジスタは、第１の導電型のソース及びドレインと、これとは逆の第２の導電型のチャネル領域とを有し、
前記パワー・トランジスタは、前記エンハンスメント電界効果トランジスタの前記ゲート酸化物の下にあり、前記ゲート・トレンチの底部の幅と整列されたインプラント保護領域であって、前記ソース及びドレインとは逆の第２の導電型を有するインプラント保護領域を備え、
前記インプラント保護領域は、前記ドレインに印加される大電圧による劣化又はブレークダウン効果から前記ゲート酸化物を保護するために、前記インプラント保護領域の表面で直接接地され、かつ、前記ゲート・トレンチの対向する両コーナーにまで延在していることを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項２】
請求項１記載のシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、前記ソース及びドレインはＰ型であり、前記ゲート酸化物の下の前記インプラント保護領域はＮ型であることを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項３】
請求項１記載のシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、該トランジスタは、
Ｎ型のシリコン・カーバイド基板と、
該Ｎ型基板上のＰ型のシリコン・カーバイド・エピタキシャル層と、
該Ｐ型エピタキシャル層中のＮ型ウエルと、
前記Ｎ型ウエル及び前記Ｐ型エピタキシャル層を貫通して前記Ｎ型基板まで延在する前記ゲート・トレンチと、
前記ゲート・トレンチの壁部及び底部上の前記ゲート酸化物と、
ゲートを定めるための前記ゲート酸化物に対するオーミック・コンタクト、ソースを定めるための前記Ｎ型ウエルに対するオーミック・コンタクト、及び、ドレインを定めるための前記基板に対するオーミック・コンタクトと、
を備え、
前記インプラント保護領域は、前記ゲート酸化物と前記Ｎ型基板との間にあり、かつ前記ゲート・トレンチの前記底部と位置合わせされたＰ型シリコン・カーバイド領域であって、前記ゲート・トレンチ内の前記ゲート酸化物を、前記ドレインに印加される正の高電圧による劣化又はブレークダウン効果から保護するように構成されている
ことを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項４】
請求項３記載のシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、前記Ｎ型ウエルと前記Ｎ型基板とは、両方とも窒素がドープされていることを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項５】
請求項３記載のシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、前記Ｎ型基板は、約２×１０16ｃｍ-3のキャリア濃度を有し、前記Ｐ型エピタキシャル層は、約５×１０17ｃｍ-3のキャリア濃度を有することを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項６】
請求項３記載のシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、該トランジスタはさらに、前記Ｎ型基板上でかつ前記N型基板と前記Ｐ型エピタキシャル層との間にＮ型エピタキシャル層を備えていることを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項７】
請求項６記載のシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、前記Ｎ型基板は、前記Ｎ型エピタキシャル層よりもより高濃度にドープされていることを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項８】
請求項６記載のシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、前記Ｎ型基板は、約２×１０19ｃｍ-3のキャリア濃度を有し、前記Ｎ型エピタキシャル層は、約２．５×１０15ｃｍ-3と約２×１０16ｃｍ-3との間のキャリア濃度を有することを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項９】
請求項１、３又は６に記載のシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、前記シリコン・カーバイドは、４Ｈと６Ｈとからなるグループから選択されたポリタイプを有することを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項１０】
請求項６記載のシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、前記Ｐ型エピタキシャル層は約５×１０17ｃｍ-3のキャリア濃度を有し、Ｐ型の前記インプラント保護領域は約５×１０17ｃｍ-3のキャリア濃度を有することを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項１１】
請求項１、３又は６に記載のシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、前記インプラント保護領域は、Ｐ型であることを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項１２】
請求項６記載のシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、Ｐ型の前記インプラント保護領域のためのドーパントは、アルミニウム及びボロンからなるグループから選択されることを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項１３】
請求項３又は６記載のシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、前記Ｎ型ウエル及び前記Ｎ型基板に対する前記オーミック・コンタクトは、ニッケル及びニッケル合金からなるグループから選択されることを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項１４】
請求項１、３又は６に記載のシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、前記インプラント保護領域は、Ｐ型であり、かつ、アルミニウム、アルミニウム合金及びコバルト・シリサイドからなるグループから選択されたオーミック・コンタクトを通して接地されていることを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項１５】
請求項６記載のシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、前記Ｎ型エピタキシャル層は、窒素でドープされていることを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項１６】
請求項３又は６記載のシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、前記Ｐ型エピタキシャル層のためのドーパントは、アルミニウム及びボロンからなるグループから選択されたことを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項１７】
請求項１、３又は６記載のシリコン・カーバイドＵＭＯＳパワー・トランジスタにおいて、前記ゲート酸化物は、二酸化シリコンからなることを特徴とするシリコン・カーバイドＵＭＯＳパワー・トランジスタ。
【請求項１８】
増大した最大電圧を実現するシリコン・カーバイド絶縁ゲート・バイポーラ・パワー・トランジスタ（ＩＧＢＴ）であって、該トランジスタは、
Ｐ型のシリコン・カーバイド基板と、
該Ｐ型基板上のＮ-型シリコン・カーバイド・エピタキシャル層と、
該Ｎ-型エピタキシャル層上のＰ型シリコン・カーバイド・エピタキシャル層と、
前記Ｐ型シリコン・カーバイド・エピタキシャル層中のＮ型ウエルと、
前記Ｎ型ウエル及び前記Ｐ型シリコン・カーバイド・エピタキシャル層を貫通して延在して前記Ｎ-型シリコン・カーバイド・エピタキシャル層内まで延在するゲート・トレンチと、
前記ゲート・トレンチの壁部及び底部上のゲート酸化物と、
ゲートを定めるための前記ゲート酸化物に対するオーミック・コンタクトと、ソースを定めるための前記Ｎ型ウエルに対するオーミック・コンタクトと、エミッタを定めるための前記基板に対するオーミック・コンタクトと、
前記ゲート酸化物と前記Ｎ-型シリコン・カーバイド・エピタキシャル層との間にあり、かつ前記ゲート・トレンチの前記底部の幅と整列されたＰ型シリコン・カーバイド保護領域であって、前記ゲート・トレンチ内の前記ゲート酸化物を、前記トランジスタに印加される正の高電圧による劣化又はブレークダウン効果から保護するために、該Ｐ型シリコン・カーバイト保護領域の表面で直接接地され、かつ、前記ゲート・トレンチの対向する両コーナーにまで延在しているＰ型シリコン・カーバイド保護領域と
からなり、
前記Ｐ型シリコン・カーバイド保護領域は、該領域と前記Ｐ型シリコン・カーバイド・エピタキシャル層との間の電流ピンチング効果を最小化するように、前記Ｐ型シリコン・カーバイド・エピタキシャル層から十分に離間配置されている
ことを特徴とするシリコン・カーバイド絶縁ゲート・バイポーラ・パワー・トランジスタ。
【請求項１９】
請求項１８記載のシリコン・カーバイドＩＧＢＴパワー・トランジスタにおいて、前記Ｐ型シリコン・カーバイド保護領域は、インプラント領域であることを特徴とするシリコン・カーバイドＩＧＢＴパワー・トランジスタ。
【請求項２０】
請求項１８記載のシリコン・カーバイドＩＧＢＴパワー・トランジスタにおいて、前記Ｎ型ウエルに対する前記オーミック・コンタクトは、ニッケル及びニッケル合金からなるグループから選択されることを特徴とするシリコン・カーバイドＩＧＢＴパワー・トランジスタ。
【請求項２１】
請求項１８記載のシリコン・カーバイドＩＧＢＴパワー・トランジスタにおいて、前記Ｐ型シリコン・カーバイド保護領域は、アルミニウム、アルミニウム合金及びコバルト・シリサイドからなるグループから選択されたオーミック・コンタクトを介して接地されていることを特徴とするシリコン・カーバイドＩＧＢＴパワー・トランジスタ。
【請求項２２】
請求項１８記載のシリコン・カーバイドＩＧＢＴパワー・トランジスタにおいて、前記Ｎ型ウエルは、窒素でドープされ、前記Ｐ型エピタキシャル層のためのドーパントは、アルミニウム及びボロンからなるグループから選択されることを特徴とするシリコン・カーバイドＩＧＢＴパワー・トランジスタ。
【請求項２３】
請求項１８記載のシリコン・カーバイドＩＧＢＴパワー・トランジスタにおいて、前記シリコン・カーバイドは、４Ｈと６Ｈとからなるグループから選択されたポリタイプを有することを特徴とするシリコン・カーバイドＩＧＢＴパワー・トランジスタ。
【請求項２４】
請求項１、３又は６記載のＵＭＯＳパワー・トランジスタにおいて、該トランジスタはさらに、前記インプラント保護領域とは逆の導電型を有し、かつ前記インプラント保護領域と前記ＵＭＯＳ構造の前記チャネルとの間に配置した電流エンハンス層を含んでいることを特徴とするＵＭＯＳパワー・トランジスタ。
【請求項２５】
請求項２４記載のＵＭＯＳパワー・トランジスタにおいて、前記電流エンハンス層は、前記トランジスタの前記ドレイン領域の残りの部分よりもより高濃度にドープされていることを特徴とするＵＭＯＳパワー・トランジスタ。
【請求項２６】
請求項１８記載のシリコン・カーバイドＩＧＢＴパワー・トランジスタにおいて、該トランジスタはさらに、前記Ｐ型シリコン・カーバイド保護領域と前記トランジスタの前記ソース領域との間に配置されたＮ型電流エンハンス層を含むことを特徴とするシリコン・カーバイドＩＧＢＴパワー・トランジスタ。
【請求項２７】
請求項１８記載のシリコン・カーバイドＩＧＢＴパワー・トランジスタにおいて、前記ゲート酸化物は、二酸化シリコンからなることを特徴とするシリコン・カーバイドＩＧＢＴパワー・トランジスタ。
【発明の詳細な説明】
発明の技術分野
本発明は、絶縁ゲート型パワー半導体デバイスに関し、特に、シリコン・カーバイド（炭化珪素）中に形成されたＵＭＯＳ電界効果トランジスタ及びＩＧＢＴ電界効果トランジスタに関する。
発明の背景
本発明は、パワー半導体デバイスに関し、特に、シリコン・カーバイド中に形成されたパワーＭＯＳＦＥＴ（金属酸化半導体電界効果トランジスタ）に関する。パワーＭＯＳＦＥＴは、小型で信頼性が高い電子的に制御可能なスイッチング・デバイスであり、高電圧／高電力のデバイス及び集積回路に幅広く適用可能なデバイスである。パワーＭＯＳＦＥＴは、通信、消費者用、データ処理、軍事、工業、自動車産業及び関連市場等の種々の分野において、多様に使用されている。特に、パワーＭＯＳＦＥＴは、バイポーラ・トランジスタに比べてスイッチング・スピードが高速であり、したがって、高周波アプリケーション用として、特に有用である。多数の半導体アプリケーション用の材料として、シリコンが採用されているが、シリコンの基本的な電子的構造及び電子的特徴により、あるパラメータを超えて適用範囲を広げることができない。したがって、パワーＭＯＳＦＥＴデバイスに関して、シリコンからシリコン・カーバイド等の他の材料に、関心が移っている。シリコン・カーバイドは、パワーＭＯＳＦＥＴアプリケーションに関して本質的な効果を多数備えている。シリコン・カーバイドは、電界飽和速度が高く、該速度はガリウム砒素（ＧａＡｓ）に比べて３倍である。シリコン・カーバイドは、ガリウム砒素よりも、ブレークダウン電界が１０倍大きく、また温度伝達率が１０倍大きい。
ＳｉＣは、本来の酸化物がシリコンの酸化物と同一であるＳｉＯである複合半導体のグループの中でユニークなものである。これは、パワーＭＯＳＦＥＴ、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、ＭＯＳ制御型等のシリコンに使用されるワークホース・パワー・デバイスがＳｉＣにすべて形成することができることを意味している。
しかしながら、技術的な相違により、ＳｉＣにおけるパワー・デバイスは、シリコン・デバイスと大きく異なっており、シリコンの概念をＳｉＣに直接適用することは必ずしも可能ではない。ＳｉＣは、シリコンと比べて、ブレークダウン電界が７倍大きく、また、ＳｉＣデバイスは、シリコン中の同様な機能デバイスと対比して、１／１００〜１／２００小さい抵抗となる特徴を有することができる。それにも拘わらず、このようなデバイスを実現する前に、幾つかの実際的な問題を解消しなければならない。ＳｉＣ中のバイポーラ・デバイス（例えば、ＩＧＢＴ及びＭＣＴ）は少数キャリア・ライフタイムが短く、通常、４０〜４００ナノセカンド（ｎｓ）の範囲である。この結果、ＳｉＣバイポーラ・トランジスタにおいて報告されている電流利得の最大値は、１０〜１２程度である。シリコンの場合と比べてピーク電界が８倍大きいことから、ＳｉＣスイッチング・デバイスは、同様な機能のシリコン・デバイスと比べて、その厚さが１／８であるドリフト領域を備えるよう、形成することができる。ドリフト領域が１／８に薄い場合、該ドリフト領域のドーピングは約１２倍に大きくなる。ドリフト領域の抵抗は厚さに比例しドーピングに反比例し、したがって、ＳｉＣ抵抗のスペシフィックは、同一の電圧レートの同様な機能シリコン・デバイスと比べて、１／１００〜１／２００と小さくすることができる。このことは、ＳｉＣデバイスが同様な機能シリコン・デバイスと比べて１／１００〜１／２００に小さくできることを意味している。逆に、ＳｉＣデバイスが同様な機能のシリコン・デバイスと同一の大きさの領域に形成された場合、抵抗のスペシフィックは１／１００〜１／２００と小さくなる。
ＳｉＣはシリコンに対比して実質的な作用効果を奏することができるが、ＳｉＣは半導体材料として依然として十分に活用されていない。ＳｉＣの単結晶ウエハは、１９９１年以降に商業的に入手可能となっただけであり、パワー・デバイスへの適用にシリコン・カーバイドがシリコンに取って代わることができるようになる前に、多数の技術的問題点を解決する必要がある。主要な問題点は、ＳｉＣ材料の結晶成長に関するものである。溶融点が極めて高いので、シリコン用に使用されるＣｚｏｃｈｒａｌｓｋｉ方法における溶融から、単結晶ブール（ｂｏｕｌｅ）を引き抜くことができない。その代わりに、高温焼鈍プロセスにより、種水晶上にブールが成長される。今日では、高温焼鈍によって成長させられたブールは、約２インチの直径を持ち、シリコン産業分野で一般的な６〜８インチと比べて極めて小さい。さらに、ＳｉＣ材料は依然として比較的多数の欠陥を有している。これらの欠陥の１つは、マイクロパイプ、すなわち、ウエハを貫通するミクロン・サイズの穴である。しかしながら、マイクロパイプの問題は管理可能であり、最近のウエハにおけるマイクロパイプの密度は２７ｃｍ-2である。また、現在の改良速度によれば、マイクロパイプは最終的に完全に除去されるであろう。
ＳｉＣは、シリコン原子及びカーボン原子の交互平面を有する６面格子に結晶化される。Ｓｉ-Ｃ平面対は、Ａ、Ｂ、Ｃとラベリングされたの３つの方向に生じる。Ｓｉ-Ｃ平面対の特定の重合構造は、結晶のポリタイプを決定する。ＳｉＣは、種々のポリタイプとして生じるが、一般的なものは３Ｃ、４Ｈ、６Ｈである。現在では、６Ｈポリタイプが最も詳細に検討されているが、４Ｈポリタイプが、電子移動が高速であることから、パワー・デバイス用としてより魅力がある。
ＳｉＣはシリコンに比べてブレークダウン電界がより大きいので、ＳｉＣは、ホール移動及び電子移動が低速であり、また少数キャリア・ライフタイムが短い。短いライフタイムにより、ＳｉＣ中のバイポーラ・デバイスは、同様の機能のシリコン・デバイスと比べて、スイッチング速度が高速となるが、ＳｉＣバイポーラ・トランジスタの電流利得を通常２０以下の低い値に制限することになる。順方向電圧降下が小さい高速スイッチングについて、最適なＳｉＣデバイスはパワーＭＯＳＦＥＴである。シリコン中の一般的なパワーＭＯＳＦＥＴは、ＤＭＯＳ（２重拡散ＭＯＳ）構造である。Ｐ型ベース層及びＮ＋ソースを同一の酸化窓を介して拡散してフォトマスクの整列に依存する影響を排除することにより、チャネル長を短くすることができる。Ｐ型ベースは、ブロック状態のドレイン電界によるスルーホールを防止するために、単位エリア当たりのドーパント粒子（厚さ×密度）を大きくする必要がある。残念ながら、ＳｉＣ中にドーパント粒子を熱拡散することが不可能であるため、ＤＭＯＳ技術をＳｉＣ技術に変換することは困難である。イオン注入技術により同様な構造を形成することが考えられるが、その場合のチャネル長はマスク整列によって規定されており、また、パンチスルーを防止するに十分な深さにＰ型不純物を注入することは困難である。これらの理由により、垂直ＵＭＯＳＦＥＴ構造、すなわち、ＳｉＣエピタキシャル層とトレンチとの組み合わせ構造が、ＳｉＣにおいて最も実際的である。
しかしながら、シリコン・カーバイドＭＯＳＦＥＴにおける最大電圧が２酸化シリコン（ＳｉＯ2）絶縁体のブレークダウン電界により制限されるため、ＳｉＣ ＭＯＳＦＥＴの理論上の電位には未だ到達していない。この酸化物は、実際には、電界が約１０7ボルト／センチメートル（Ｖ／ｃｍ）に到達するまで問題が生じないが、実際的な観点から見ると、酸化物の低い経年信頼性が約２〜３×１０6Ｖ／ｃｍ程度の電界にまで低下する。このような電界制限は、すでに、シリコン・カーバイドのブレイクダウン電界よりも少々低くなっている。しかしながら、２酸化シリコンとシリコン・カーバイドの誘電常数の比が２．５：１であるため、ガウスの法則により、デバイスのシリコン・カーバイド部分の最大電界をほぼ１×１０6Ｖ／ｃｍに制限する必要がある。この結果、シリコン・カーバイド・パワー・トランジスタにおいては、実際上、シリコン・カーバイドが理論的に可能であるブロッキング電圧よりも極めて低いブロッキング電圧に制限されてしまう。
したがって、シリコン・カーバイド中のパワーＭＯＳＦＥＴ等のパワー・トランジスタが、シリコン・カーバイドの本来的な好ましい作用効果を奏することができるようにすることが切望されている。
発明の概要
本発明は、このような目的に合致したものであり、シリコン・カーバイド絶縁ゲートパワー・トランジスタの最大電圧を増大させることである。該トランジスタは、絶縁ゲートに隣接して反対の導電型の領域であって、デバイスに供給される大電圧による劣化すなわちブレークダウンの影響からゲート絶縁材料を保護するための領域を備えている。
他の観点では、本発明は、増大した最大電圧で動作するシリコン・カーバイド・パワー・トランジスタを製造する方法に関するものである。該方法は、第１の−反対の−第１の導電型のシリコン・カーバイド構造にエッチングを施してトレンチを形成し、トレンチの壁部によって規定されるトレンチの底部に反対導電型の層を注入するステップを含んでいる。適宜の酸化物層及びオーミック・コンタクトを付加することにより、本発明の完成されたトランジスタが製造される。
【図面の簡単な説明】
本発明の上記した目的及び他の目的は、特徴、作用効果は、以下の本発明の好適な実施例の詳細な説明及び図面から明らかとなるであろう。
図１は、従来例によるＵＭＯＳの概略断面図、及び、このような従来例デバイスのＰＮセクション及びＭＯＳセクションに沿った電界の概略プロット図である。
図２は、本発明によるＵＭＯＳの同様な概略断面図、及び、該デバイスのＰＮセクション及びＭＯＳセクションに沿って得られた電界の概略プロット図である。
図３は、デバイス・シミュレーション・ソフトウエアを用いて、汎用されている従来例のＵＭＯＳのユーザ規定グリッド（格子）を表した図である。
図４は、図３と同様なグリッドの図であるが、垂直方向に伸張した図である。
図５及び図６は、それぞれ、図３及び図４のグリッドに基づいた汎用の従来例のＵＭＯＳ内における種々の部分での電界強度のプロット図である。
図７及び図８は、それぞれ、４ミクロン及び１６ミクロンの垂直断面の場合の、本発明のＵＭＯＳに関するユーザ規定グリッドの図である。
図９及び図１０は、図７及び図８に示された本発明のＵＭＯＳ内の種々の部分での電界強度のプロット図である。
図１１及び図１２は、図９及び図１０と同様な情報のプロット図であるが、ただし高電圧が供給された場合の図である。
図１３は、図１１及び図１２と同様な条件でのプロット図であるが、ただしデバイスの異なる部分についてのプロット図である。
図１４及び図１５は、図９〜１２と同様なプロット図であるが、ただしこれらの図におけるデバイスよりもドーピング・レベルが低い場合の図である。
図１６〜図１８は、図１４及び図１５と同様に低いドーピング・レベルの場合のプロット図であるが、ただしより高いドレイン電圧を供給した場合の図である。
図１９は、本発明に係るＩＧＢＴを示す図である。
図２０は、本発明に係る他のＵＭＯＳの断面図である。
図２１は、本発明に係る他のＩＧＢＴの断面図である。
好適な実施例の詳細な説明
最も広い観点では、本発明は、絶縁ゲート・トランジスタ、電界効果又はバイポーラ・トランジスタに係り、該トランジスタにおいては、ゲート材料が酸化物であり、高電界から該酸化物を保護するために、酸化物に隣接して反対導電型の半導体が配置されている。本発明の好適な実施例は、図２において符号１０で示したシリコン・カーバイドＵＭＯＳパワー・トランジスタである。比較のために、従来例のデバイスを図１に示している。
好適な実施例においては、ＵＭＯＳ１０はＮ型単結晶シリコン・カーバイド基板１１と、該Ｎ型基板１１上のＮ型シリコン・カーバイドエピタキシャル層１２と、該Ｎ型エピタキシャル層１２上のＰ型エピタキシャル層１３とを含んでいる。Ｎ型エピタキシャル層１３中には、Ｎ型ウエル１４が形成されている。トレンチの壁１５及び平坦な底部１６によって画定されたゲート・トレンチは、Ｎ型ウエル１４及びＰ型エピタキシャル層１３を通って、Ｎ型エピタキシャル層１２まで延びている。ゲート酸化物１７がトレンチの壁１５及び底部１６を覆っている。オーミック・コンタクトにより、ソース、ゲート及びドレインが規定されている。詳細には、ゲート・コンタクト２０は酸化物層１７上に、ソース・コンタクトはＰ型エピタキシャル層１３上にあってＮ型ウエル１４と部分的に重なっており、ドレイン・コンタクトはＮ型基板１１に形成されており、これら３つのコンタクトにより、ＵＭＯＳ１０のソース、ゲート及びドレインが画定されている。
これらのコンタクトとして多数の金属及び合金が適用可能であり、これらは当技術分野において知られているので、ここでは詳細に説明しないが、例えば、ニッケル又はニッケル-チタン合金がＮ型シリコン・カーバイドへのオーミック・コンタクトとして好適であり、アルミニウム又はアルミニウム-チタン合金がＰ型シリコン・カーバイドへのオーミック・コンタクトとして好適である。さらに、近年、コバルト・シリコン（ＣｏＳｉ2）が、Ｐ型シリコン・カーバイドへのオーミック・コンタクト材料として使用可能であることが提示されている。
発明の背景において述べたように、この１０年間の間に、シリコン・カーバイド基板及び適宜のエピタキシャル層を含む基板が商業的に入手可能になった。したがって、これら基板の製造及び成長についてここでは詳細に説明しないが、例示的な基板及びエピタキシャル成長技術について、米国特許第４９１２０６３号、同９１２０６４号、Ｒｅ．３４８６１号、米国特許第５０１１５４９号に開示されている。同様に、酸化物層１７は、デポジット酸化物又は温度酸化物として形成でき、シリコン・カーバイド上に高品質のシリコン酸化物層を形成する好適な方法は、米国特許第５４５９１０７号に開示されている。好適なオーミック・コンタクト構造は、米国特許第５３２３０２２号及び同５４０９８５９号に開示されている。
図２に示したように、好適な実施例においては、Ｎ型基板１１は、Ｎ型エピタキシャル層１２よりもいくらか高濃度にドーピングされており、Ｎ型エピタキシャル層１２の好適なドーピング濃度が２×１０16ｃｍ-3であるのに対して、基板１１の場合は２×１０19ｃｍ-3である。Ｎ＋型基板上にＮ型エピタキシャル層を採用することにより、特殊な状況で電流にある種の長所が生じる。他の実施例では、Ｎ型層又はＮ型基板により適宜のドレイン構造が提供される。同様に、Ｎ型ウエル１４を、Ｐ型エピタキシャル層１３又はＮ型エピタキシャル層１２よりも高濃度にドーピングする。一例を挙げれば、Ｎ型ウエル１４のドーピング濃度は２×１０19ｍ-3であり、Ｐ型層１３のドーピング濃度は５×１０17ｃｍ-3である。本発明は更に、酸化物層１７とＮ型エピタキシャル層１２との間に接地されたＰ型の保護領域２３を備えており、該領域２３は、図２に示された実施例において、トレンチ酸化物層１７の底部よりも下方に配置されている。Ｐ型保護領域２３は、図２において符号２４で概略的に示すオーミック・コンタクトにより、グランドに接続されている。このオーミック・コンタクトは、通常、水平面１６上に形成され、該水平面上のゲート金属及びゲート酸化物を被覆しない位置、例えば図２の面に隠れている平面の一部に形成される。Ｐ型領域２３は、トレンチ中の酸化物１７をドレイン・コンタクトに供給される大きな正電圧による障害すなわちブレークダウン効果から保護するために、ゲート・トレンチの底部１６と整列されている。
特定の極性と無関係に、反対の導電型の保護領域（図２の２３）が絶縁ゲート（図２のシリコン酸化物２０）に隣接して設けられ、ゲート絶縁材料１７を、ドレインに供給された大電圧によって生じる障害すなわちブレークダウン効果から保護する。この構造により得られた特性は、図１の電界強度のプロットと対比させて図２に概略的に示されており、これらのより正確な情報が図３〜図１８に示されている。図１及び図２において、ＰＮセクションに沿った電界強度は基本的に同一である。しかしながら、本発明においてＰ型層２３を付加したことによる影響が、図１及び図２にプロットされたＭＯＳセクションに沿った電界強度の相違によって図示されている。図２に示すように、本発明は酸化物の電界から離れてピーク電界強度が保持されており、これにより、（図２にＶd＞＞０と示したように）ドレインに高電圧が供給されても、図１の従来例における酸化物層が高電圧により影響を受けてしまうのとは相違して、図２のＵＭＯＳ１０中の酸化物層１７はこのような影響を受けることがない。
高電圧によって生成される電界から酸化物層１７を基本的に保護することによって、Ｐ型層２３は、本発明のシリコン・カーバイド・デバイスの振る舞いを理論的ポテンシャルにより近づけることができる。
該デバイスの振る舞いをより正確に表すために、図２に示した設計のデバイスを、ＭＥＤＩＣＩ（登録商標）デバイス・シミュレーション・プログラムを用いて分析した。ＭＥＤＩＣＩは、商業的に入手可能なデバイス・シミュレーション・プログラムの１つであり、個々のＳｉＣ ＵＭＯＳデバイス内部の各点のＥ電界値を異なるバイアスで発見するために、該プログラムを使用した。各ＵＭＯＳに関する最大バイアスは３×１０6Ｖ／ｃｍ以下の酸化物層での最大Ｅ電界により決定される。分析のために、このＥ電界をデバイスの最大バイアス電圧として定義した。ＭＥＤＩＣＩプログラムは、ＴＭＡ、５９５Ｌａｗｒｅｎｃｅ  Ｅｘｐｒｅｓｓｗａｙ，Ｓｕｎｎｙｄａｌｅ，ＣＡ９４０８７（ＵＲＬ：http://www.tmai.com）から入手可能である。ＭＥＤＩＣＩは、ユーザが指定した動作条件の下で、任意の２次元構造の電気的特性を推定する。ＭＯＳＦＥＴの分析は、ＭＥＤＩＣＩシミュレーション・プログラムが使用可能なデバイス・アプリケーションの典型例である。ＭＥＤＩＣＩの分析結果が、図３〜図１８に示されている。図３〜図６は、汎用の従来例ＵＭＯＳについての結果であり、図７〜図１８は本発明によるＵＭＯＳに付いての結果である。図３は、図１に示したような汎用のＵＭＯＳに関するユーザ規定グリッドを示している。ＭＥＤＩＣＩプログラムを使用して、グリッド点の数及び位置を選択して、２次元パターンの所定のデバイスを画定した。通常、図３に示したように、多数のグリッド点が選択されてデバイスの点に割り当てられ、これにより、電圧、電流及び電界に関する大きな影響又は応答特性を立証する。例えば、図３においては、多数のグリッド点が酸化物に割り当てられ、暗いＬ字型幅ラインとして表されている。リストアップしたディメンジョンが表しているように、図３は約４ミクロンの幅と２ミクロンの高さの汎用のＵＭＯＳの断面部分を表している。図４は図３と同様なデータに基づいているものであるが、図４は垂直距離が約１６ミクロンの場合を表している。
図５は、ＭＥＤＩＣＩプログラムによって、モデル化された汎用のＳｉＣ ＵＭＯＳの振る舞いを表したものである。図５のプロットは、ｙ＝１．２０３３のライン、即ち図３の左右の境界の間の水平ラインに沿って得られたものである。図３に示したように、該水平ラインは、ＵＭＯＳトレンチの底部における酸化物部分を介して延びている。特に、図５は、ドレイン電圧が１５０Ｖの汎用のＵＭＯＳの振る舞いをモデル化したものである。このような条件下で、ピーク電界は、ほぼ３．８２２×１０6Ｖ／ｃｍであり、かつ、Ｘ軸が約３．０８ミクロンの水平ラインに沿って生じている。図３を再度参照すると、これは、酸化物のコーナーに対応しており、該コーナーは最大の電界強度が予想される位置である。上記の条件下でない場合には、先に説明したように、高電界強度により、酸化物が直ちにブレークダウンするか、又は、デバイスが通常想定されると同様な速度で劣化する。これも先述したことであるが、酸化物の劣化を防止するために、酸化物でのピーク電界強度は、約２．５〜３×１０6Ｖ／ｃｍ以下に保つことが好ましく、さらには、これよりも低い値に保つことが好ましい。
図６は、図５と同様の情報を表しているが、ただし、３．０９６７のＸ軸によって規定される垂直ラインに沿って測定することによって得られたものであり、ドレイン供給電圧が１５０Ｖである。図６に示されているように、電界のピーク値は、約３．８２×１０6Ｖ／ｃｍであり、これは酸化物のコーナーすなわちＸ＝３．１ミクロン及びＹ＝１．２５ミクロンにおいて生じている。
図７は、本発明のＵＭＯＳに関するユーザ規定ＭＥＤＩＣＩのグリッドを示しており、注入されたＰ型層（例えば、図２の２３）は約０．５ミクロンの深さである。図３と同様に、グリッドにおける点の最大数は、酸化物部分内に選択されている。なお、該酸化物部分は、図７のＬ字型実線ラインとして表されている。しかしながら、図７は、酸化物直下の注入されたＰ型層に対応するグリッド点を多数含んでいる。図３と同様に、図７の１つの断面グリッドは、垂直方向に約４ミクロン、水平方向に約４ミクロンをカバーしている。
図８は、図７と同様の構造に対応するものであるが、１６ミクロンの深さを表すようプロットしたものである。
図９は、本発明に係る、ＭＥＤＩＣＩプログラムにより推定されたＵＭＯＳの振る舞いを表しているものであり、ドレイン供給電圧が１５０Ｖであり、Ｎ型層（例えば図７の１２）のドーピング濃度が２．０×１０16ｃｍ-3（２Ｅ１６）であり、基板１１におけるノードは２×１０19ｃｍ-3であり、Ｐ型エピタキシャル層１３及び接地されたＰ型領域２３における濃度はともに５×１０17ｃｍ-3である条件の下で行った。図９は、Ｙ＝１．２０２３ミクロンにより画定される水平ライン、すなわち図５と同一の水平ラインに沿って得られたものである。したがって、図５及び図９は、２つのデバイスの構造的に等価な点での比較ように基準を提供する。図９に示されているように、電界のピークは依然として酸化物のコーナー（Ｘ＝３ミクロン、Ｙ＝２０１．２ミクロン）において生じているが、この点における電界は、約０．２７８×１０6Ｖ／ｃｍ程度大幅に低減されており、したがって、注入されたＰ型層がない場合の酸化物のコーナーでの電界よりも、（図５及び図６の同一点における電界３．８２×１０6Ｖ／ｃｍと対比して）１桁低い電界となる。
図１０は図９と同様な情報を表しているが、図１０においては、垂直ラインがＸ＝３．０９６７の場合である。したがって、図１０は、幾何学的には図６と対応している。図１０では、２つのピークが現れている。２つのピーク中の大きい方は、Ｘ＝３．１及びＹ＝１．７５において生じており、これは、図７に示すように、Ｐ-Ｎ接合に近接している。図１０は又、酸化物でのピークが酸化物のコーナー（Ｘ＝３．１、Ｙ＝１．２）において生じてはいるが、従来例すなわち約０．１８×１０6Ｖ／ｃｍと対比して、大幅に低減されている。
図１１は、他の類似する図と同一の水平ライン（Ｙ＝１．２０３３ミクロン）に沿った電界をプロットしたものである。ただし、図１１においては、本発明の構造に９５０Ｖのドレイン電圧を供給する場合のものである。図１１はまた、Ｎ型層のドーパント・レベルが図９及び図１０と同一であることを表している。再度述べるが、電界のピークが酸化物のコーナー（Ｘ＝３ミクロン及びＹ＝１．２ミクロン）に生じているものの、それは比較的低く、１．３２×１０6Ｖ／ｃｍである。種々に説明したが、ドレイン供給電圧が９５０Ｖである場合、本発明の構造により酸化物のコーナーの電界を、汎用の構造のものにおいてドレイン供給電圧を上記よりもかなり低くしたときの酸化物のコーナーでの電界の微小値と同程度に低減することができる。図１２は、ドレイン供給電圧が９５０Ｖである場合の図１１と対応する図であるが他の同様なプロットを示しており、Ｘ＝３．０９６の垂直ラインに沿って得られた電界を示している。図１２では、２つのピークが生じている。２つのピークの大きい方（Ｘ＝３．１ミクロン及びＹ＝１．９ミクロン）は、Ｐ-Ｎ接合での電界を表し、約３．１２×１０6Ｖ／ｃｍの電界強度が、このドーピング・レベルでのシリコン・カーバイドのブレークダウン電界となっている。他のピークが酸化物のコーナー（（Ｘ＝３．１ミクロン、Ｙ＝１．２ミクロン）で現れ、これは約１．８２×１０6Ｖ／ｃｍであって、所望の電界強度パラメータ範囲内に十分入っている。図１３は、先のプロットとは少々異なる垂直ライン（Ｘ＝１．０５３６）に沿って得られたものであり、ただし、ドレイン供給電圧が９５０ＶでＮ型ドーピング・レベルが２Ｅ１６である。この場合のＸ＝１．０５３６は、本発明の構造を酸化物から少々変位した垂直スライスを表しており、したがって、トランジスタのＰ型部分及びＮ型部分を通過する電界強度、特に、Ｐ-Ｎ接合（Ｘ＝１．０５３６ミクロン、Ｙ＝約１．１ミクロン）での電界強度を表している。
図１３は、Ｐ-Ｎ接合に近接するシリコン・カーバイドにおける電界強度のピークが約２．３３×１０6Ｖ／ｃｍ程度であることを表しており、この値は許容範囲内である。先に述べたように、図５及び図１３は、Ｎ型層のドーピング濃度が２Ｅ１６ｃｍ-3である場合の計算結果である。ブレイクダウン電圧へドーピング濃度が影響を与えるため、ＭＥＤＩＣＩプログラムが再度用いられて、本発明の振る舞いを、Ｎ型層のドーピング・レベルを２．Ｓ×１０15ｃｍ-3に低下させてシミュレーションした。グリッドは、図７及び図８に画定したものと同一であり、したがって、図１４〜図１８の座標は、図９〜図１３の座標と対応している。
図１４は、Ｘ＝３．０９６７ミクロンの場合の垂直ラインに沿った他の電界のプロット図である。この場合、９５０Ｖのドレイン供給電圧、２．５Ｅ１５ｃｍ-3の低いドーピング・レベルである。図１４は、酸化物とＰ-Ｎ接合との２箇所に電界強度のピークが現れている。Ｐ-ｎ接合（Ｘ＝３．１ミクロン、Ｙ＝１．９５ミクロン）での電界強度は、約１．６９×１０6Ｖ／ｃｍであり、十分に許容範囲内である。同様に、酸化物（Ｘ＝３．１ミクロン、Ｙ＝１．２５ミクロン）での電界強度は約１．１９×１０6Ｖ／ｃｍであり、対応する従来例デバイスの場合の最大電界強度よりも十分に小さい値である。
図１５は図１４と対応する図であるが、Ｙ＝１．２０３３ミクロンの水平ラインに沿ってプロットしたものである。このラインに沿って、電界強度のピークは酸化物のコーナー（Ｘ＝３ミクロン、Ｙ＝１．２ミクロン）に生じており、その値は約０．２５×１０6Ｖ／ｃｍであって、従来例のデバイスの最大電界強度よりも十分に小さい。
図１６及び図１７は、図１４及び図１５と同一のドーピング・レベルの場合でのプロット図である。ただし、ドレイン供給電圧は２３００Ｖである。電界のピークは酸化物のコーナー（Ｘ＝３ミクロン、Ｙ＝１．２ミクロン）に生じ、その大きさは１．１５×１０6Ｖ／ｃｍであって、汎用のデバイスがより低いドレイン電圧を供給した場合に生じる低い電界強度程度でしかない。
図１７は、図１６に対応しているが、Ｘ＝３．０９６７ミクロンの垂直ラインに沿って得られたプロット図である。垂直ラインに沿って得られた他のプロット図と同様に、図１７は２つのピークを示しており、大きい方のピークはＰ-Ｎ接合（Ｘ＝３．１ミクロン、Ｙ＝１．８ミクロン）に生じている。Ｐ-Ｎ接合においては、電界強度は約３．１×１０6Ｖ／ｃｍであり、このドーピング・レベルでのシリコン・カーバイドのブレークダウン電圧に近い値である。しかしながら、酸化物での電界強度のピークは、それよりも低い約１．４７×１０6Ｖ／ｃｍ程度であり、電界強度の変動が問題になる。
最後に図１８は図１３に対応している（すなわち、Ｘ＝１．０５３６ミクロンの垂直ラインに沿ったプロット図である。ただし、ドーピング・レベルは２．５Ｅ１５ｃｍ-3であり、ドレイン電圧が２３００Ｖである点で相違している。図１８は、デバイスのＰ型部分及びＮ型部分を通じて、この垂直ラインに沿っての電界強度が大きく、全てに点でブレークダウン電圧に近似している（常に、約２．１０×１０6Ｖ／ｃｍ以上）ことを表している。
簡単に言えば、図４〜図１８は、本発明のＵＭＯＳによれば、汎用のシリコン・カーバイドＵＭＯＳデバイスであればブレークダウンしてしまうような電圧において、酸化物に障害又はブレークダウンを生じさせない耐性を提供できることが示されている。ただし、トランジスタのＰ型エピタキシャル層が注入されたＰ型保護層に比較的近接している場合、ピンチング効果を増長させてデバイスのオン電流を低下させてしまうことがある。したがって、好適な実施例においては、接地されたＰ型領域が、Ｐ型エピタキシャル層から十分に離間するように配置され、これにより、ピンチング効果を最小化している。
他の観点によれば、本発明は、ゲート絶縁型シリコン・カーバイド・パワー・トランジスタの製造方法を提供する。このような製造方法の観点では、本発明は、第１の−反対の−第１の導電型のシリコン・カーバイド構造をエッチングして該第１の−反対の−第１の導電型の壁を有するトレンチを形成し、トレンチの底部に該トレンチの壁と整列するように反対の導電型の層を形成し、トレンチの壁及び底部上に適宜の酸化物層を形成し、ソース、ゲート及びドレイン（又は、ＩＧＢＴにおいては、エミッタ）を形成するようにオーミック・コンタクトを付加することを含んでいる。
したがって、Ｎ型ソース及びドレインを備えた上記した実施例を製造する際、本発明の方法はさらに、Ｎ型エピタキシャル層又はＮ型基板上にＰ型エピタキシャル層を成長させ、そして、Ｎ型ウエル及びＮ-Ｐ-Ｎエピタキシャル層を形成することを含んでいる。これにより、Ｎ-Ｐ-Ｎ壁を生成するためにエッチングされるＮ-Ｐ-Ｎ ＳｉＣ構造を製造することができる。ＳｉＣのエピタキシー（結晶の方位関係）は通常、化学的ベイパー・デポジション（ＣＶＤ）によって実現される。カスタマ指定のエピタキシャル層を有する４Ｈ及び６Ｈ-ＳｉＣウエハはともに、商業的に入手可能である。これらの層は、ドーピング・レベルが１０１４ｃｍ-3〜１０２０ｃｍ-3の窒素（Ｎ型）をドーピングしたものか、アルミニウム（Ｐ型）をドーピングしたものとして形成される。選択した領域のドーピングは、イオン注入によって実行される。これは、ＳｉＣにおける熱拡散係数が不純物の拡散を実際に行うには小さすぎるため、必要なことである。ＳｉＣは、窒素（Ｎ型）及びボロン又はアルミニウム（Ｐ型）を１０20ｃｍ-3以上注入することができる。好適な実施例においては、注入は高温でウエハを処理し、注入を１２００〜１５００℃のアルゴン中で活性化される。（１５００℃でシリコン・ウエハが融けてしまうことに留意すべきである。）このような高温注入は、米国特許第５０８７５７６号に開示されている。異方性のエッチングはＲＩＥによるものである。ＮＦ3及びＳＦ6等の任意のフッ素化ガスを使用することができる。シリコンをエッチングするための適宜の技術が米国特許第４８６５５８５号及び同４９８１５５１号に開示されている。何人かの研究者が報告していた従来の問題点は、ＳｉＣのＲＩＥ中におけるアルミ粒子汚染によって生じるミクロマスキングの問題であった。この問題は、ＲＩＥチャンバーにおいて、アルミのカソードにグラファイトのカバー・プレートを付加することによって、解決することができる。これにより、６Ｈ-ＳｉＣにおける数１０ミクロンの深さに対して極めて異方性のあるプロファイルが、得られる。エッチングされた表面の組織は、良好である。
熱酸化に関して、ＭＯＳの酸化物は、殆どの半導体デバイス、特にパワー・デバイスの結晶要素である。長所の重要なものは、インターフェース状態濃度（interface state density）ＤＩＴ、固定チャージ濃度ＱＦ、ブレークダウン電界ＥＢＯＸである。ＳｉＣ上でインターフェース状態濃度ＤＩＴを正確に測定することが困難である。ＳｉＣのバンドギャップが大きいことから、ＳｉＯ2／ＳｉＣインターフェースにおける深く横たわるインターフェース状態が、室温における半導体と熱的に同等ではなく、インターフェース状態の存在によりＤＣバイアスの変化に追従することができない。ＣＶ技術を用いてインターフェース状態濃度を正確に測定するために、サンプルを十分に熱して、ゲート電圧が変化するに連れてインターフェース状態がある程度安定状態となるようにする必要がある。このことは、ＳｉＣの研究者に今まで認識されていなかったことであり、また、論文に間違ったレポートが掲載されている。
より良いアプローチは、変更されたｈｉ−ｌｏキャパシタンス技術、及び高温でのＡＣコンダクタンス技術に現れており、これにより、ＳｉＯ２／ＳｉＣインターフェースを特徴付けしている。厚い酸化物が、電界用及び中間誘電体用に用いられ、そして、高電圧デバイス上の電界終端用の保護層として用いられる。汎用の熱酸化により厚い酸化物を成長させることは、長時間を必要としかつ加熱を必要とするので実用的ではない。さらに、熱酸化による成長におけるドーパントの再分配（分離）も問題である。幾つかの他の技術が環境に応じて採用可能であり、該環境とは、（ｉ）ＬＰＣＶＤ又はＰＥＣＶＤのいずれかによる厚い酸化物の形成、（ｉｉ）熱酸化により後にＳｉＯ2に変換されるアモルファス・シリコン層の形成、又は、（ｉｉｉ）スピン-オン-グラス（ＳＧＯ）のアプリケーションである。
オーミック・コンタクトは、焼鈍されたニッケル及びアルミニウムそれぞれによってＮ型層及びＰ型層に形成される。これらの工程は極めて汎用のものであり、高濃度にドーピングされたＮ型ＳｉＣに対して、１０-6Ω-ｃｍ2範囲のコンタクト抵抗率を得ることができる。Ｐ型材料に対するオーミック・コンタクトはより製造が困難であり、低濃度にドーピングされた材料に対しての１０-6Ω-ｃｍ2から、高濃度にドーピングされた材料に対しての１０-1Ω-ｃｍ2までの範囲の抵抗率となる。
ショットキー・コンタクトは簡単に形成することができ、フェルム・レベル・ピニングは観測されない。その結果、バリアの高さは金属の関数となり、バリアの高さの範囲は、達成可能である。ＳｉＣ上のショットキー・コンタクトとして使用される通常の金属は、Ａｕ、Ｐｔ、Ｔｉである。
金属及びポリシリコンの形成工程は、シリコンの場合と同様であり、一般的でない問題は通常、生じない。好適な技術では、ＳｉＣ ＭＯＳＦＥＴ用のゲート材料として、ボート-エバポレート・アルミニウム、モリブデン、又はＬＰＣＶＤポリシリコンが含まれる。
他の実施例においては、本発明は、絶縁ゲートバイポーラ・トランジスタを提供する。このようなデバイスにおいて知られているように、ＩＧＢＴは、ＭＯＳＦＥＴの高入力インピーダンス特性及び高速特性を備えており、バイポーラ・トランジスタの導電特性−低飽和電圧−を備えている。この最も典型的なアプリケーションにおいて、ＩＧＢＴは、ソースとエミッタとの間に正の電圧を印加することにより、ターンオンされ、ＭＯＳＦＥＴの場合と同様に、ゲート信号をゼロ又はいくらか負とすることにより、ターンオフされる。ＩＧＢＴは、対応するＭＯＳＦＥＴよりもかなり低いオン抵抗を有している。ＭＯＳＦＥＴと対比して、同一の電流率の場合はＩＧＢＴは通常小型である。ただし、ＩＧＢＴ中のバイポーラ動作がデバイスの動作を低下させるので、対応するＭＯＳＦＥＴよりも低い周波数特定を呈する。ＩＧＢＴについての詳細がＤｏｒｆ（Ｔｈｅ  ｅｌｅｃｔｒｉｃａｌ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｈａｎｄｂｏｏｋ（１９９３））、ＣＲＣ  ＰｒｅｓｓのＰ．６９９〜７００に記載されており、電界制御型サイリスタ等の関連するデバイスがＳｚｅ（Ｐｈｙｓｉｃｓ  ｏｆ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｅｖｉｃｅｓ、第２版、１９８１年、Ｐ．２３８〜２４０）において検討されている。したがって、ＩＧＢＴの構造及び機能について、本発明の実施例を説明する以外には、詳細に説明しない。
この実施例において、本発明の絶縁ゲート・バイポーラ・パワー・トランジスタは、シリコン・カーバイド中に形成され、ゲート絶縁用として２酸化シリコンを備えている。このトランジスタは、第１の導電型のソースと、ソースと反対の導電型でゲート酸化物の直下に配置された保護領域であって、トランジスタに供給される大電圧による障害又はブレークダウン効果からゲート酸化物を保護するための保護領域とを備えている。
本発明のＩＧＢＴは、図１９に示されており、符号３０で示されている。ＩＧＢＴ３０は、Ｐ型シリコン・カーバイド基板３１、該基板３１上のＮ型シリコン・カーバイド・エピタキシャル層３２、該エピタキシャル層３２上のＰ型エピタキシャル層３３、及び、該エピタキシャル層３３上のＮ型ウエルを具備している。壁３５及び底部３６によって表されているゲート・トレンチは、Ｎ型ウエル３４及びＰ型エピタキシャル層３３を通って、Ｎ型基板３２に到達している。ゲート酸化物３７はトレンチの壁３５と底部３６上に形成されている。オーミック・コンタクト４０、４１、及び４２がゲート酸化物３７、Ｎ型ウエル３４、及びＰ型基板３１に形成され、ゲート、ソース、及びエミッタを画定する。
他の実施例と同様に、ＩＧＢＴは、ゲート酸化物３７とＮ型エピタキシャル層３２との間にＰ型シリコン・カーバイド領域４３を備え、該領域はゲート・トレンチの底部と整列されている。該領域４３は、トランジスタ３０に印加された正の高電圧による障害又はブレークダウン効果から、トレンチ内の酸化物３７を保護する。好適な実施例においては、Ｐ型領域はグランドに接続され、また該領域は先に説明したように注入によって形成される。同様に、そして本発明のＭＯＳＦＥＴの実施例と同様に、Ｐ型領域４３はＰ型エピタキシャル層３３から離間して配置され、Ｐ型領域４３とＰ型エピタキシャル層３３との間の電流ピンチング効果を最小化する。
先の実施例と同様に、Ｎ型領域へのオーミック・コンタクトは、ニッケル、ニッケル合金のグループから選択し、Ｐ型材料へのオーミック・コンタクトはアルミ、アルミ合金、及びコバルト・シリカ化合物のグループから選択することが好ましい。先の実施例と同様に、Ｎ型材料をドーピングするために窒素が通常好適であり、Ｐ型材料は通常、アルミ又はボロンによりドーピングされる。先の実施例と同様に、トランジスタ３０中のシリコン・カーバイドは、４Ｈ及び６Ｈのグループから選択されたポリタイプである。
オン抵抗の低減
図２０は、本発明の他の実施例を示している。この実施例に関して、ＭＥＤＩＣＩシミュレーションにより、トレンチの底部に付加したＰ型層により呈される保護機能は、トランジスタのＰ型層とＰ型保護層との間のトレンチの壁に沿っている距離（図２０の符号「ｄ」）が増大するに連れて、低下するという結果が得られた。言い換えると、酸化物の保護効果は、デバイスの２つのＰ型部分の距離が近いほど、良好である。しかしながら、先に述べたように、２つのＰ型領域の離間距離を増大させることは、これらの間のピンチオフを増大させる傾向があり、これにより、順方向バイアスでのすべての電流を阻止してしまうことになる。基本的な計算によれば、ＵＭＯＳのＰ型及びＮ型部分における通常の使用可能なドーピング濃度（例えば、Ｐ＝２×１０17ｃｍ-3、Ｎ＝２×１０17ｃｍ-3）に関しては、２つのＰ型部分の距離が１．５ミクロンよりも小さい場合に、ピンチオフが生じることが得られている。
しかしながら、１．５ミクロンの間隙を得ることには、現時点では幾つかの問題が存在している。その第１は、処理の観点からみると、このような距離を物理的に画定することは、トレンチの深さを約３ミクロンにエッチングする必要がある。したがって、アルミをリアクティブ・イオン・エッチング（ＲＩＥ）用のマスクとして通常の態様で使用する場合、少なくとも約６７５０Ａのアルミを理論上必要とする。しかしながら、実際には、アルミ形成の厚み変動及びＲＩＥ中のエッチング速度の変動があるため、８０００Ａのアルミが安全マスク用として通常必要となる。そして、アルミのマスクは、トレンチの側壁をまっすぐに保持するために、リフトオフ技術により除去する必要がある。しかしながら、８０００Ａのアルミをリフトオフすることは、技術的に困難であり、また、可能であるとしても実行しない方が好ましい。
処理上の問題を最小化するために、上記のようにする代わりに、２つのＰ型層の距離を１．５ミクロン以上に離間した場合、大きな離間距離により、構造中に追加のＰ型層が含まれるための保護効果が低減してしまう。したがって、幾何学的構造を適宜設計して、２つのＰ型層の距離を最小化するために、電流のピンチオフの可能性を最小化し、かつマスキング及び深いトレンチをエッチングする際の技術的困難を排除する必要がある。
よって、図２０に示した実施例においては、特にシリコン・カーバイド中のＵＭＯＳ及びＩＧＢＴが奏することができる長所を保持しつつ、電流のピンチオフの可能性を最小化することができる絶縁ゲート構造を提供している。この実施例においては、本発明はＵＭＯＳ電界効果トランジスタを構成し、該トランジスタは、トレンチと、該トレンチの壁及び底部上のトレンチ酸化物を含んでいる。そして、デバイスに高電圧が供給された場合の障害及びブレークダウン効果からトランジスタのトレンチ酸化物を保護するために、保護領域がトレンチ酸化物の底部の直下に形成されている。電流エンハンスメント層が、保護層とゲート絶縁構造のチャネルとの間に形成されている。該電流エンハンスメント層は、トランジスタのＮ型ドレイン領域の他の部分よりも高濃度にドーピングされていることが好ましい。
図２０は、符号５０で示した、垂直型の金属酸化物半導体Ｐチャネル・エンハンスメント型電界効果トランジスタの形態の本発明を示している。該構造は、シリコン・カーバイドの特質の作用効果を奏することができるよう設計されているが、本発明によれば、シリコン中のデバイス及びシリコン・カーバイド中のデバイスの両方について、作用効果を奏することができるものである。しかしながら、実施例の説明の以降の部分では、シリコン・カーバイドについて説明することにする。
図２０は、本発明のＵＭＯＳ５０が、Ｎ型シリコン・カーバイド基板５１を備え、そのＮ型シリコン・カーバイド・エピタキシャル層５２がこのＮ型基板上にある。図２０がＮ＋とＮ−表示で図示しているように、好ましい実施形態においては、ドレイン・コンタクトと接触する基板５１は、エピタキシャル層５２よりも重くドープすることにより、ドレインへの電流フローを増大（エンハンス）する。理解されるように、ある環境の下では、単一基板で、基板５１とエピ層５２の代わりとすることができる。しかし、このＮ＋／Ｎ−構造は、ある一定の電流フロー利点を提供し、したがって一般的には好ましい。
Ｐ型エピタキシャル層５３は、ＵＭＯＳ５０のチャネル領域を形成し、そしてＮ型ウエル５４はソースを形成する。図２０はまた、トレンチ５５と、そしてゲート酸化物５６を示しており、ゲート酸化物５６は、トレンチ５５の壁部５７と底部６０を覆っている。前の実施形態におけるのと同じように、この発明は、酸化物５６とＮ型エピタキシャル層５２との間に接地したＰ型領域６１を含み、そしてこれは、トレンチ５５内の酸化物５６をドレインに印加される大きな正電圧による劣化又はブレークダウン効果から保護するため、ゲート・トレンチ５５の底部６０と位置合わせしている。
しかし、この実施形態のＵＭＯＳは、さらに、電流エンハンスＮ型層６２、好ましくはＮ＋型層を、接地したＰ型領域６１とＵＭＯＳ構造５０のＰ型チャネル領域５３との間に備えている。この電流エンハンスＮ型層６２は、好ましくはＮ型エピタキシャル層５２の残りの部分よりも高濃度にドーピングする。また、図２０は、ソース・コンタクト６３、ゲート・コンタクト６４及びドレイン・コンタクト６５を示している。
この電流エンハンスＮ型層６２をＰ型チャネル層５３の下に置くことにより、本構造は、Ｐ型チャネル部分５３と接地したＰ型領域６１との間の距離がはるかに小さいときでも、電流ピンチオフを回避できる。例えば、図１のような構造における１．５ミクロン以下の距離（ｄ）で発生するピンチオフを実証する計算は、０．１８ミクロンのような小さな距離に対して本発明を使用することにより、ピンチオフを回避することができることを実証している。したがって、距離ｄを幾分小さくすることができる場合、本構造の処理は、それに対応して容易に行うことができ、しかも、同時にＰ型層６１の保護効果を強めることができる。
加えて、電流エンハンス層６２はまた、順方向バイアスでのドレイン抵抗を低減するのにも役立つ。この追加のＮ型層６２がない場合、トレンチのコーナーの底部からドレインに拡散する電流が、そのトレンチのコーナーのまわりに大きな拡散抵抗を生成する。Ｎ型層６２を追加すると、その電流は、最初にＮ型層内で横方向に流れ、そして次に下方へとドレインに流れることができ、これにより順方向バイアスの下での拡散抵抗を最小限にあるいは排除することができる。
ＭＥＤＩＣＩ（登録商標）シミュレーション・システムを再び使って、本発明のこの構造の振る舞いをチェックした。このシミュレーションは、Ｎ型電流エンハンス層６２における約２×１０17ｃｍ-3の濃度で、しかも２つのＰ型部分５３及び６１との間の０．１８ミクロンの距離ｄにおいては、ピンチオフが発生せず、順方向電流が約１０倍大きくなることを実証した。理解されるように、このドーピング濃度とＮ型層６２のこの厚さとは、注意深く設計して、Ｎ型層６２が接地したＰ型層６１の保護効果を実効上強めることができるようにする一方で、これと同時にＮ型領域５２の最大使用を逆電圧降下を阻止するために提供するようにすべきである。
まとめると、Ｎ型層６２の追加は、少なくとも２つの目的に作用する。第１に、これは、非常に小さな距離ｄに対してもピンチオフを防ぎ、これによってさらに、逆バイアスでの接地したＰ型層６１の保護効果を強化する。第２に、Ｎ型層６２は、順バイアスでのオン抵抗を低減する。上記のように、事前の２次元ＭＥＤＩＣＩ（登録商標）シミュレーションは、これら２つの利点を実証している。
処理の観点からは、Ｎ型層６２の追加は、比較的単純であり、これは、図２に示したＵＭＯＳを作るのに使用する同一のマスク設計及びプロセスを使用しながら、もう１つのエピタキシャル層を単に成長させることを必要とするだけである。
ある種の追加の細部として、好ましい実施形態においては、Ｎ型基板５１は、代表的には、約２×１０19ｃｍ-3のキャリア濃度をもつ。Ｎ型エピタキシャル層５２は、一般的には、約２．５×１０15ｃｍ-3と約２×１０16ｃｍ-3との間のキャリア濃度をもつ。電流エンハンスＮ型エピタキシャル層６２は、好ましくは、約２×１０17ｃｍ-3のキャリア濃度をもつ。Ｐ型エピタキシャル層５３と接地したＰ型領域６１とは、代表的には、約２×１０17ｃｍ-3と約５×１０17ｃｍ-3との間のキャリア濃度をもつ。先の実施形態に関して説明したのと同じように、半導体がシリコン・カーバイドであるとき、接地したＰ型領域６１は、代表的には、アルミニウム又はボロンをドープした注入領域である。加えて、シリコン・カーバイドの実施形態では、好ましいＮ型ドーパントは、窒素であり、そしてまたＰ型エピタキシャル層５３に対し好ましいドーパントもアルミニウムである。この構造がシリコンに形成するときには、好ましいＰ型ドーパントはボロンであり、好ましいＮ型ドーパントは、リン、砒素、アンチモンである。
シリコン・カーバイドでの実施形態においては、Ｎ型ウエル５４及びＮ型基板５１に対するオーミック・コンタクト６３及び６５は、一般に、ニッケル及びニッケル合金からなるグループから選択し、一方、Ｐ型領域６１は、アルミニウム及びアルミニウム合金、並びにコバルト・シリサイド（ＣｏＳｉ2）からなるグループから選択したオーミック・コンタクト（図示せず）を通して接地する。
別の面においては、本実施形態は、トレンチ５５の構造によって記述することができる。この構造は、トレンチ壁部５７と、トレンチ底部６０を形成する接地したＰ型領域６１とからなっている。トレンチ壁部５７とトレンチ底部６０とは、ＵＭＯＳ５０のゲート酸化物５６により覆っわれている。酸化物５６の下のトレンチ壁部５７は、さらに、ソースのためのＮ＋ウエル５４と、このＮ＋ウエル５４の下に位置したチャネルのためのＰ型エピタキシャル層５３と、このＰ型エピタキシャル層５３の下の電流エンハンスＮ型層６２と、そしてこの電流エンハンスＮ型層６２の下のＮ型ドレイン領域５２（基板５１と一緒に）からなっている。その他の実施形態におけるのと同じように、Ｎ型ドレイン領域５２は、電流エンハンスＮ型層６２よりも高濃度にはドーピングしない。
別の実施形態においては、本発明は、シリコン・カーバイド中に形成する絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）を構成し、二酸化シリコンをゲート絶縁体として備えている。このトランジスタは、第１の導電型のソースと、ゲート酸化物に隣接した保護領域であってこのトランジスタの両端に印加される大電圧による劣化又はブレークダウン効果からゲート酸化物を保護するためソースとは反対の導電型を有する上記の保護領域と、そして第１導電型を有しかつ保護領域と本トランジスタのソース領域との間に配置した電流エンハンス層と、を有する。
図２１は、特に好ましいＩＧＢＴ実施形態を示しており、これは、全体を７０で指示している。このＩＧＢＴ７０は、Ｐ型シリコン・カーバイド基板７１と、Ｐ型基板７１上のＮ型シリコン・カーバイド・エピタキシャル層７２と、Ｎ型エピタキシャル層７２上のＰ型シリコン・カーバイド・エピタキシャル層７３と、このＰ型エピタキシャル層７３中のＮ型ウエル７４と、そして全体を７５で指示したゲート・トレンチとからなり、このゲート・トレンチは、Ｎ型ウエル７４とＰ型エピタキシャル層７３を貫通して延在し、そしてＮ型エピタキシャル層７２中で終端している。ゲート酸化物７６は、トレンチ７５の壁部及び底部上にあり、そして各オーミック・コンタクト７７、８０及び８１を、それぞれゲート、ソース及びエミッタを定めるため、ゲート酸化物７６と、Ｎ型ウエル７４と、そしてＰ型基板７１とに対して形成する。
Ｐ型シリコン・カーバイド保護領域８２は、酸化物７６とＮ型エピタキシャル層７２との間にあり、そしてこれは、ＩＧＢＴ７０の両端に印加される大きな正電圧による劣化又はブレークダウン効果からトレンチ７５内の酸化物保護するため、ゲート・トレンチ７５と位置合わせする。Ｎ型電流エンハンス層８３は、保護領域８２とソース７４との間に配置する。
前の実施形態におけるのと同じように、Ｐ型保護領域８２は、好ましくは、アルミニウム、アルミニウム合金及びコバルト・シリサイドからなるグループから選択したオーミック・コンタクトで接地し、そして、これは好ましくはイオン注入により形成する。Ｎ型ウエル７４に対するオーミック・コンタクトは、好ましくは、ニッケル及びニッケル合金からなるグループから選択する。Ｎ型ウエル７４、Ｎ型エピタキシャル層７２、Ｎ型電流エンハンス層８３はすべて、好ましくは、窒素をドープし、そしてＰ型エピタキシャル層７３のための好ましいドーパントは、アルミニウム及びボロンからなるグループから選択する。その他の実施形態におけるのと同じように、シリコン・カーバイドは、好ましくは、４Ｈ及び６Ｈから成るグループから選択したポリタイプを有する。
図面及び明細書においては、本発明の代表的な好ましい実施形態を開示し、そして特定の用語を用いたが、これらは、一般的な意味及び記述的意味においてのみ使用したものであって、限定目的のものではなく、本発明の範囲は、以下の請求の範囲に示す。
【図１】
0005054255.tif 000002
【図２】
0005054255.tif 000003
【図３】
0005054255.tif 000004
【図４】
0005054255.tif 000005
【図５】
0005054255.tif 000006
【図６】
0005054255.tif 000007
【図７】
0005054255.tif 000008
【図８】
0005054255.tif 000009
【図９】
0005054255.tif 000010
【図１０】
0005054255.tif 000011
【図１１】
0005054255.tif 000012
【図１２】
0005054255.tif 000013
【図１３】
0005054255.tif 000014
【図１４】
0005054255.tif 000015
【図１５】
0005054255.tif 000016
【図１６】
0005054255.tif 000017
【図１７】
0005054255.tif 000018
【図１８】
0005054255.tif 000019
【図１９】
0005054255.tif 000020
【図２０】
0005054255.tif 000021
【図２１】
0005054255.tif 000022