(57)【特許請求の範囲】
【請求項１】
映像信号を増幅する増幅回路と、
該増幅回路の出力ノードと出力端子との間に直列に接続された出力コンデンサおよび抵抗と、
前記増幅回路の前段に設けられたＱの値が１よりも大きい２次のハイパスフィルタと、を備え、
前記２次のハイパスフィルタの特性で、前記出力コンデンサおよび抵抗を含んだ出力側のハイパスフィルタで生じるサグを補正させるような歪みを入力映像信号に与えるように構成されていることを特徴とする映像信号増幅回路。
【請求項２】
前記２次のハイパスフィルタは、
出力電圧が逆相入力端子にフィードバックされるように結合された演算増幅回路と、
入力端子と前記演算増幅回路の正相入力端子との間に直列に接続された第１入力コンデンサおよび第２入力コンデンサと、
該第１入力コンデンサと第２入力コンデンサとの接続ノードと前記演算増幅回路の出力端子との間に接続されたフィードバック抵抗と、
前記演算増幅回路の正相入力端子と定電位点との間に接続された抵抗とを備え、前記第１および第２入力コンデンサを介して前記演算増幅回路の正相入力端子に映像信号が入力されるように構成されていることを特徴とする請求項１に記載の映像信号増幅回路。
【請求項３】
前記第１入力コンデンサと第２入力コンデンサは、その容量比が１：１に設定されていることを特徴とする請求項２に記載の映像信号増幅回路。
【請求項４】
映像信号を増幅する増幅回路と、
該増幅回路の出力ノードと出力端子との間に直列に接続された出力コンデンサおよび抵抗と、
出力電圧が逆相入力端子にフィードバックされるように結合された演算増幅回路と、入力端子と前記演算増幅回路の正相入力端子との間に直列に接続された第１入力コンデンサおよび第２入力コンデンサと、該第１入力コンデンサと第２入力コンデンサとの接続ノードと前記演算増幅回路の出力ノードとの間に接続されたフィードバック抵抗と、前記演算増幅回路の正相入力端子と定電位点との間に接続されたバイアス抵抗とを備え、前記増幅回路の前段に設けられたＱの値が１よりも大きい２次のハイパスフィルタと、
を備え、前記２次のハイパスフィルタの特性で、前記出力コンデンサおよび抵抗を含んだ出力側のハイパスフィルタで生じるサグを補正するような歪みを入力映像信号に与えるようにされる映像信号増幅回路を構成するのに用いられる増幅用半導体集積回路であって、
前記増幅回路と前記演算増幅回路と前記フィードバック抵抗と、前記バイアス抵抗とが１つの半導体チップに形成され、
該半導体チップには、前記演算増幅回路の正相入力端子が内部で接続され前記第１入力コンデンサが外部で接続される第１の外部端子と、前記第１および第２入力コンデンサが外部で接続される第２の外部端子と、前記増幅回路の出力ノードが内部で接続され前記出力コンデンサが外部で接続される第３の外部端子と、電源電圧が印加される第４の外部端子と、接地電位が印加される第５の外部端子とが設けられていることを特徴とする増幅用半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号増幅回路に関し、特に信号を出力する装置の側の出力インピーダンスおよび信号を受信する装置の側の入力インピーダンスが規定されている映像信号増幅回路における出力コンデンサの低容量化に利用して有効な技術に関する。
【背景技術】
【０００２】
ＤＶＤディスクなどから読み取られＤＡ変換された映像信号を増幅してケーブルを介してテレビジョン装置などへ出力するための増幅回路として、例えば図４（Ａ）に示すような回路が知られている。この種の映像信号増幅回路においては、映像信号の交流成分のみ伝送するため出力コンデンサＣ１が使用されており、例えばＪＥＩＴＡ（日本電子情報技術産業協会）では、この出力コンデンサＣ１と直列に接続された抵抗Ｒ１と、出力された映像信号を受信する入力機器側の入力抵抗Ｒｉの抵抗値をそれぞれ７５Ωとすることを規定している。従って、出力側機器のバッファから見た負荷はトータルで１５０Ωとなる。
【０００３】
ところで、映像信号は３０Ｈｚ〜６ＭＨｚのような非常に広い周波数範囲の信号であるので、これを増幅するため図４（Ａ）に示すような構成の増幅回路を使用した場合、出力コンデンサＣ１と抵抗Ｒ１，Ｒｉはハイパスフィルタを構成しており、３０Ｈｚの映像信号を歪ませずに出力するにはそのカットオフ周波数を１Ｈｚ程度にする必要がある。その場合、出力コンデンサＣ１としては１０００μＦのような大きな容量値が必要となるため、電解コンデンサを使用せざるを得ず、コストダウンや小型化を妨げる原因となっていた。
【０００４】
そこで、図４（Ｂ）に示すように、出力端子と演算増幅器ＡＭＰ１の逆相入力端子との間にフィードバック・コンデンサＣ２と抵抗Ｒ２とを接続することで出力信号の波形が垂れるサグの発生を防止しつつコンデンサの小型化を可能にした技術が開発されている。図４（Ｂ）の回路は図４（Ａ）の回路に比べて出力コンデンサＣ１の容量値を１／１０程度にすることができるという利点がある。図４（Ａ）や図４（Ｂ）の回路は例えば特許文献１の図３Ｃ，図３Ｂに従来技術として開示されている。
【特許文献１】特開２００４−２７４４３４号公報
【特許文献２】特開２００５−１８４０５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図４（Ｂ）の回路は図４（Ａ）の回路に比べて出力コンデンサＣ１の容量値を１／１０程度にすることができるという利点を有しているが、その場合でもＣ１としては１００μＦ程度必要であるとともに、フィードバック・コンデンサＣ２として２２μＦ程度必要である。そのため、コンデンサＣ１，Ｃ２として比較的高価な電解コンデンサを使用しなければならず、充分なコストダウンが図れないという課題が残る。
【０００６】
また、図４（Ｂ）の回路は低電源電圧化した場合、入力ダイナミックレンジが狭くなるという不具合がある。特許文献１には、反転型増幅回路を使用することで、入力ダイナミックレンジを広くすることができるようにした発明が開示されている。ただし、この発明にあっても、出力コンデンサＣ１として１００μＦ程度、フィードバック・コンデンサＣ２として２２μＦ程度必要であり、図４（Ａ）の回路よりはコンデンサの小型化が可能であるが、図４（Ｂ）の回路と同様に充分なコストダウンが図れない。
【０００７】
また、特許文献１の発明は、反転型増幅回路を使用しているため映像信号が反転してしまうという不具合があり、それを回避するには特許文献１の図５にも開示されているように、反転型増幅回路の前段にさらに反転型増幅回路を設ける必要があり、回路規模の増大を招くという課題がある。
【０００８】
一方、非反転型増幅回路を使用してサグの発生を防止しつつコンデンサのさらなる小型化を可能にした発明として、例えば特許文献２に開示されている発明がある。この発明は、図５に示すように、増幅器４の出力映像信号から直流成分を抽出するロウパスフィルタ６と加算回路５とを設け、入力映像信号に上記直流成分を足し込んだものを増幅器４に入力させることで、出力側のハイパスフィルタで生じるサグを補正するようにしたものである。したがって、特許文献２の発明は本願発明と課題及び目的が類似し同程度にコンデンサの小型化が可能であるものの、後述のように課題の解決の仕方が大きく異なっている。
【０００９】
この発明の目的は、サグの発生を防止しつつ出力コンデンサの小型化およびコストダウンが可能な映像信号増幅回路を提供することにある。
【００１０】
この発明の他の目的は、映像信号増幅回路の一部を半導体集積回路化する場合、外部端子の数が少なく外付け素子の数も少なくて済む増幅用半導体集積回路を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、上記目的を達成するため、出力側にハイパスフィルタを構成することとなる出力コンデンサが接続される非反転型の増幅回路（出力バッファ）の前段に、Ｑの値が１よりも大きい２次のハイパスフィルタを設け、この２次のハイパスフィルタの特性で、出力側のハイパスフィルタで生じるサグを補正するような歪みを予め入力映像信号に与えるようにしたものである。
【００１２】
より具体的には、映像信号を増幅する増幅回路と、該増幅回路の出力ノードと出力端子との間に直列に接続された出力コンデンサおよび抵抗と、前記増幅回路の前段に設けられたＱの値が１よりも大きい２次のハイパスフィルタと、を備え、前記２次のハイパスフィルタの特性で、前記出力コンデンサおよび抵抗を含んだ出力側のハイパスフィルタで生じるサグを補正させるような歪みを入力映像信号に与えるように構成した。
【００１３】
上記した手段によれば、非反転型の増幅回路の前段に設けた２次のハイパスフィルタの特性で、出力側のハイパスフィルタで生じるサグを補正するような歪みを予め入力映像信号に与えるため、出力コンデンサの容量値を小さくしても出力信号にサグが生じることがないようにすることができる。
【００１４】
また、  前記２次のハイパスフィルタは、出力電圧が逆相入力端子にフィードバックされるように結合された演算増幅回路と、入力端子と前記演算増幅回路の正相入力端子との間に直列に接続された第１入力コンデンサおよび第２入力コンデンサと、該第１入力コンデンサと第２入力コンデンサとの接続ノードと前記演算増幅回路の出力端子との間に接続されたフィードバック抵抗と、前記演算増幅回路の正相入力端子と定電位点との間に接続された抵抗とを備え、前記第１および第２入力コンデンサを介して前記演算増幅回路の正相入力端子に映像信号が入力されるように構成するのが望ましい。
【００１５】
一般に、アナログ交流信号を増幅する増幅回路の前段にはＤＣカット用の入力カップリング容量と入力端子のバイアス点を与える抵抗が設けられるが、上記した手段のような構成によれば、２次のハイパスフィルタを構成する入力コンデンサと演算増幅回路の正相入力端子と定電位点との間に接続された抵抗とが、入力カップリング容量とバイアス抵抗を兼用する構成となるため、素子の大幅な増加を伴なうことなく２次のハイパスフィルタを設けることが可能となる。
【００１６】
さらに、前記２次のハイパスフィルタの第１入力コンデンサと第２入力コンデンサは、その容量比が１：１に設定するのが望ましい。これにより、２次のハイパスフィルタのカットオフ周波数を、フィードバック抵抗と正相入力端子と定電位点との間に接続された抵抗との抵抗比で決定できるようになるため、２次のハイパスフィルタの設計が容易となる。
【発明の効果】
【００１７】
本発明に従うと、サグの発生を防止しつつ出力コンデンサの小型化およびコストダウンが可能な映像信号増幅回路を提供できるようになるという効果がある。また、映像信号増幅回路の一部を半導体集積回路化する場合、外部端子の数が少なく外付け素子の数も少なくて済む増幅用半導体集積回路を提供できるようになるという効果がある。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の好適な実施形態を図面に基づいて説明する。
【００１９】
図１は、本発明に係る映像信号増幅回路の一実施例を示したものである。
【００２０】
本実施例の映像信号増幅回路１０は、映像信号が入力される入力端子ＩＮに接続された２次のハイパスフィルタ１１と、該ハイパスフィルタ１１の出力を増幅する出力バッファ１２と、該出力バッファ１２と出力端子ＯＵＴとの間に直列に接続された出力コンデンサＣ１および出力抵抗Ｒ１とから構成されている。出力端子ＯＵＴへ出力された信号は、ケーブルなどの伝送路を経て受信側回路２０へ伝送される。受信側回路２０の入力端子には接地点との間に入力抵抗Ｒｉが接続されている。ＪＥＩＴＡでは、出力抵抗Ｒ１および入力抵抗Ｒｉとしてそれぞれ７５Ωを用いることを規定している（「ＡＶ機器の電気的信号の接続要件」ＣＰ−１２０３，ｐ８）。
【００２１】
ハイパスフィルタ１１は、出力電圧が逆相入力端子（−）にフィードバックされるように結合された演算増幅回路（オペアンプ）ＡＭＰ１と、入力端子ＩＮと演算増幅回路ＡＭＰ１の正相入力端子（＋）との間に直列に接続された入力コンデンサＣ２，Ｃ３と、Ｃ２，Ｃ３の接続ノードＮ１と演算増幅回路ＡＭＰ１の出力端子との間に接続されたフィードバック抵抗Ｒ２と、演算増幅回路ＡＭＰ１の正相入力端子（＋）と接地点のような定電位点との間に接続された抵抗Ｒ３とを備え、入力コンデンサＣ２，Ｃ３を介して演算増幅回路ＡＭＰ１の正相入力端子（＋）に映像信号が入力されるように構成されている。出力バッファ１２は、信号の極性を反転させずかつ所定の振幅範囲の信号を歪ませずに増幅できるものであれば良い。
【００２２】
図１の回路においては、出力バッファ１２の後段の出力コンデンサＣ１および出力抵抗Ｒ１と受信側回路２０の入力抵抗Ｒｉとで、１次のハイパスフィルタが形成される。出力抵抗Ｒ１および入力抵抗Ｒｉはそれぞれ７５Ωと規定されているため、この寄生のハイパスフィルタで３０Ｈｚ以上の周波数の信号を歪ませずに通過させるには、そのカットオフ周波数ｆｃ１を１Ｈｚ程度にしなければならず、それには出力コンデンサＣ１を１０００μＦ以上にする必要があった。
【００２３】
本実施例の映像信号増幅回路は、出力バッファ１２の前段に２次のハイパスフィルタ１１を設け、該ハイパスフィルタ１１のカットオフ周波数ｆｃ２を出力側のハイパスフィルタのカットオフ周波数ｆｃ１よりも低く設定し、かつＱの値を１よりも大きく設定することで、容量値の小さな出力コンデンサを使用しても信号を歪ませずに増幅できるようにしたものである。
【００２４】
具体的には、図２に示すように、映像信号増幅回路１０の望ましい周波数特性が実線Ａである場合、容量値の小さな出力コンデンサを使用することにより出力側のハイパスフィルタの周波数特性は破線Ｂのように周波数の高い側へずれる。そこで、前段の２次のハイパスフィルタ１１の周波数特性を一点鎖線Ｃのように設計して、出力側のハイパスフィルタで生じる歪みを補正するような歪みを、出力バッファ１２に入力される信号に予め与えるようにしたものである。
【００２５】
この場合、カットオフ周波数については、回路の望ましい周波数特性Ａのカットオフ周波数をｆｃ０とすると、ｆｃ２＜ｆｃ０＜ｆｃ１の関係となるようにハイパスフィルタのカットオフ周波数を設計すれば良い。最適なｆｃ２は、Ｑの値のとり方によっても異なるが、例えばｆｃ０＝（ｆｃ１＋ｆｃ２）／２となるようにすると設計が容易である。図１における２次のハイパスフィルタ１１のカットオフ周波数ｆｃ２は、入力コンデンサＣ２，Ｃ３の容量値を１：１とした場合、抵抗Ｒ２とＲ３との抵抗比で決定することができる。
【００２６】
次に、本実施例の映像信号増幅回路１０における各コンデンサおよび抵抗の具体的な数値について検討する。入力コンデンサＣ２，Ｃ３は回路の周波数特性にほとんど影響を与えないので、その容量値は０．１μＦのような小さな値とすることができる。回路の望ましい周波数特性Ａのカットオフ周波数ｆｃ０は１Ｈｚである。Ｃ２，Ｃ３の容量値が０．１μＦの場合、本発明者が試算したところによると、２次のハイパスフィルタ１１の周波数特性は、抵抗Ｒ２，Ｒ３の合計抵抗値（Ｒ２＋Ｒ３）を２００ｋΩ程度にすることでカットオフ周波数ｆｃ２をｆｃ０よりも十分に小さくすることができることが分かった。
【００２７】
ここで、（Ｒ２＋Ｒ３）≒２００ｋΩとしたのは、出力側のハイパスフィルタのカットオフ周波数ｆｃ１によってｆｃ２が異なり、ｆｃ２は抵抗Ｒ２とＲ３との抵抗比に依存するためである。仮に、出力側のハイパスフィルタのカットオフ周波数ｆｃ１が１００Ｈｚでよいとすると、Ｒ１＋Ｒｉ＝１５０Ωであるため、出力コンデンサＣ１の値は１０μＦ程度とすることができ、Ｃ１として電解コンデンサでなくチップコンデンサを使用することができる。入力コンデンサＣ２，Ｃ３の容量値は０．１μＦであるので、本実施例では使用するすべてのコンデンサにチップコンデンサを用いることができるようになる。
【００２８】
図３は、前記実施例の映像信号増幅回路の変形例を示す。この変形例は、図において一点鎖線４０で囲まれた部分を、１個の半導体チップ上に半導体集積回路（本明細書ではこれを増幅用半導体集積回路と称する）として形成し、他の素子はディスクリートの外付け素子を用いて構成するようにしたものである。
【００２９】
具体的には、２次のハイパスフィルタ１１を構成するオペアンプＡＭＰ１および抵抗Ｒ２，Ｒ３と、出力バッファ１２を構成する素子が単結晶シリコン基板のような１個の半導体チップ上に形成され、該半導体チップの外部端子に、それぞれがディスクリート部品からなるコンデンサＣ１，Ｃ２，Ｃ３と抵抗Ｒ１が接続されている。Ｔ１は入力端子、Ｔ２は出力端子、Ｔ３は電源電圧端子、Ｔ４はグランド端子、Ｔ５はコンデンサＣ２，Ｃ３を接続するための端子であり、本変形例に従うと、増幅用半導体集積回路の外部端子は５個である。
【００３０】
次に、本発明の映像信号増幅回路と特許文献２に開示されている映像信号増幅回路との相違について説明する。
【００３１】
特許文献２の発明はサグの発生を防止しつつコンデンサの小型化を図るもので、本願発明と課題及び目的が類似している。しかしながら、特許文献２の発明は、図５に示すように、増幅器４の出力映像信号から直流成分を抽出するロウパスフィルタ６と加算回路５とを設け、入力映像信号に上記直流成分を足し込んだものを増幅器４に入力させることで、出力側のハイパスフィルタで生じるサグを補正するようにしている。
【００３２】
これに対し、本発明は、入力側に２次のハイパスフィルタを設け、この２次のハイパスフィルタの特性で、出力側のハイパスフィルタで生じるサグを補正するような歪みを予め入力映像信号に与えることで、サグの発生を防止しつつコンデンサの小型化を可能にしている。つまり、特許文献２の発明はフィードバック方式で出力の歪みを補正するのに対して、本願発明はフィードフォワード方式で出力の歪みを補正するといえる。従って、特許文献２の発明と本願発明とでは、課題の解決の仕方が大きく異なっている。なお、図５と図１とを比較すると、図５の回路の方がコンデンサの数が少なく有利であるかのように見えるが、実際の回路では、特許文献２の発明でも図６に示すように、入力側にカップリング容量Ｃ２が必要であり、コンデンサの数の点では本発明も特許文献２の発明も同じである。
【００３３】
また、特許文献２の発明によると、本発明と同様に、出力コンデンサとして１０μＦ程度の小さな容量値のチップコンデンサを用いることが可能であるが、半導体チップの構成を考えた場合には大きな差異がある。
【００３４】
図５に示されている特許文献２の発明の実施例回路では、ロウパスフィルタ６を構成するコンデンサＣ４の容量値を本発明のコンデンサＣ２，Ｃ３と同じ０．１μＦに設定すると、抵抗Ｒ４の抵抗値は１０ＭΩ程度必要である。従って、一応、抵抗Ｒ４としてオンチップの抵抗を用いることも可能である。しかし、オンチップの抵抗は外付けの抵抗に比べて温度特性が低下するとともに、抵抗Ｒ４にオンチップの抵抗を用いると製造ばらつきにより抵抗値のばらつきも大きくなるという不具合がある。
【００３５】
従って、特許文献２の発明の実施例の回路を半導体集積回路化する場合、図６に一点鎖線で示すように、増幅器４および抵抗Ｒ２，Ｒ３と、出力バッファ１２およびクランプ回路を構成する素子を１個の半導体チップ上に形成するのが、一般的であると考えられる。その場合には、ロウパスフィルタのコンデンサＣ４および抵抗Ｒ４を接続するための外部端子Ｔ５，Ｔ６が別途必要であり、特許文献２の発明を適用した場合には増幅用半導体集積回路の外部端子は全部で６個となるとともに外付け素子が増える。そのため、本発明の増幅用半導体集積回路（図３参照）に比べて端子数が増加してチップのコストアップ、部品点数の増加を免れないという不利な点がある。
【００３６】
また、特許文献２の発明では、チップのコストアップを避けるため、あえて抵抗Ｒ４にオンチップの抵抗を用いると、温度特性が低下するので本発明の映像信号増幅回路に比べて性能が悪くなるという不具合が生じる。特に、特許文献２の回路の場合、抵抗Ｒ４の抵抗値（数ＭΩ）が抵抗Ｒ２，Ｒ３の抵抗値（数１００Ω）に比べて２桁近く大きく、抵抗Ｒ４の製造ばらつきが大きくなるので、特性のばらつきを補正できるようにするために、外付けの抵抗を使用するのが望ましいと考えられる。
【００３７】
しかるに、抵抗Ｒ４に外付け素子を使用すると前述したように外部端子数および外付け素子が増加することとなる。さらに、特許文献２の発明では、オンチップ化によるデメリットを小さくするため抵抗Ｒ４の抵抗値を小さくしようとすると、逆にコンデンサＣ４の容量値を０．１μＦよりも大きくしなければならず、本発明よりも大きな外付けコンデンサが必要になる。従って、半導体集積回路化という観点からは本発明の映像信号増幅回路の方が優れていると言える。
【００３８】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではない。例えば、前記実施形態においては、オペアンプＡＭＰ１の正相側入力端子に抵抗Ｒ３を介して接地電位を印加するとしたが、接地電位以外の所定の定電位を印加するようにしてもよい。また、電源電圧を低くしても入力ダイミックレンジが狭くならないようにするため、オペアンプＡＭＰ１の正相側入力端子の電位をクランプするクランプ回路を設けるようにしてもよい。
【産業上の利用可能性】
【００３９】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である映像信号増幅回路およびそれに用いられる増幅用半導体集積回路に適用した場合を説明したが、音声信号など他のアナログ信号を増幅する回路および増幅用半導体集積回路に広く利用することができる。本発明は、特に周波数帯域の広いアナログ信号を増幅する回路に適用すると有効である。
【図面の簡単な説明】
【００４０】
【図１】本発明に係る映像信号増幅回路の一実施例を示す回路図である。
【図２】実施例の映像信号増幅回路の動作原理を説明するための周波数特性図である。
【図３】実施例の映像信号増幅回路の変形例を示す回路図である。
【図４】図４（Ａ），（Ｂ）は従来提案されている映像信号増幅回路の一例を示す回路図である。
【図５】図５は特許文献２で従来提案されている映像信号増幅回路の一例を示す回路図である。
【図６】図６は図５の回路の一部を半導体集積回路化した場合に想定される回路の構成を示す回路図である。
【符号の説明】
【００４１】
１０  映像信号増幅回路
１１  ２次のハイパスフィルタ
１２  出力バッファ
２０  受信側回路
Ｃ１  出力コンデンサ
Ｃ２，Ｃ３  入力コンデンサ
Ｒ２  フィードバック抵抗
Ｒ３  バイアス抵抗
ＡＭＰ１  演算増幅回路（オペアンプ）
【図１】
0005088099.tif 000002
【図２】
0005088099.tif 000003
【図３】
0005088099.tif 000004
【図４】
0005088099.tif 000005
【図５】
0005088099.tif 000006
【図６】
0005088099.tif 000007