(57)【特許請求の範囲】
【請求項１】
導波路の作製方法において、
アンダークラッド層を形成するアンダークラッド層形成ステップと、
前記アンダークラッド層上にサイドクラッド層を形成するサイドクラッド層形成ステップと、
前記サイドクラッド層をエッチングして、第１のサイドクラッドおよび第２のサイドクラッドを形成するサイドクラッド形成ステップと、
前記第１のサイドクラッドおよび前記第２のサイドクラッド上に、レジストを配置するレジスト配置ステップと、
前記第１のサイドクラッドと前記第２のサイドクラッドとの間に、前記サイドクラッド層と略同じ厚さのコア膜を堆積することによってコアを形成するコア形成ステップであって、該コアは、該コアの第１の側面と前記第１のサイドクラッドとの間および該コアの第２の側面と前記第２のサイドクラッドとの間に、それぞれすきまを有している、コア形成ステップと、
リフトオフによって、前記レジストを除去するリフトオフステップと、
前記第１のサイドクラッド、前記第２のサイドクラッドおよび前記コアの上に、前記サイドクラッド層と同一組成によって、オーバークラッド層を形成すると同時に、前記コアの第１の側面と前記第１のサイドクラッドとの間および前記コアの第２の側面と前記第２のサイドクラッドとの間のそれぞれの前記すきまを埋め込むオーバークラッド層形成ステップと
を備えることを特徴とする作製方法。
【請求項２】
前記サイドクラッド形成ステップは、
前記サイドクラッド層の全面に第１のレジストを塗布するステップと、
フォトリソグラフィーによって、前記第１のレジストを導波路パターンにパターニングして、レジストパターンを形成するステップと、
前記レジストパターンをマスクにして前記サイドクラッド層をエッチングするステップと
を含むことを特徴とする請求項１に記載の作製方法。
【請求項３】
前記レジスト配置ステップは、
前記第１のレジストを除去するステップと、
前記第１のおよび第２のサイドクラッドの上、並びに、前記第１のおよび第２のサイドクラッドの間に、第２のレジストを塗布するステップと、
フォトリソグラフィーによって、前記第２のレジストを導波路パターンにパターニングして、前記第１のおよび第２のサイドクラッド上にのみ前記第２のレジストを残すステップと
を含むことを特徴とする請求項２に記載の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導波路の作製方法に関し、より詳細には、石英系平面光波回路（ＰＬＣ：Ｐｌａｎａｒ  Ｌｉｇｈｔｗａｖｅ  Ｃｉｒｃｕｉｔ）デバイスの導波路の作製方法に関する。
【背景技術】
【０００２】
ＰＬＣデバイスは、光通信システムおよび光・電子回路で中心的役割を担う。従来のＰＬＣデバイスの導波路においては、ＬＳＩ技術をはじめとする半導体製造技術を適用した高性能導波路開発が進んでおり、その作製方法が既に確立されている。
【０００３】
石英系光導波路の作製方法としては、大別して火炎堆積（ＦＨＤ）法、減圧化学気相堆積（ＬＰ−ＣＶＤ）法、常圧化学気相堆積（ＡＰ−ＣＶＤ）法、プラズマ化学気相堆積（Ｐ−ＣＶＤ）法などがあり、それぞれ特徴を有する堆積技術である（非特許文献参照）。
【０００４】
【非特許文献１】M. Kawachi, “Silica waveguides on silicon and their application to integrated-optic components,” Opt. Quantum Electron., Vol. 22, pp. 391-416, 1990
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の石英系光導波路の作製方法ではいずれの場合も、堆積したコア膜を加工して、その上にオーバークラッド（ＯＣ）を堆積するという工程を経るものであり、そのために生じる問題がある。信号光の導波するコアは、コア膜をドライエッチングして形成されるが、ドライエッチングによりコアの側面荒れが生じ、この側面荒れが信号光に直接に影響を与えるために信号光の導波損失（加工損失）につながる。また、コアを導波する信号光を制限するためにオーバークラッドが堆積されるが、コアをオーバークラッドで埋め込む際にコアに変形が生じ、コア側面とコア表面に不均一な応力が発生する。このような不均一な応力分布は、偏波依存性をもたらす。一例として、アレイ導波路回折格子（ＡＷＧ）においては、ＴＥ光とＴＭ光との中心波長差（ＰＤλ）が存在する。ＰＤλを低減するための技術的工夫、たとえばＵＶ光照射や熱処理、波長板挿入などの光回路作製後の工程が開発されているが、プロセスが複雑化してしまい、製造工程の負担は大きくなっている。
【０００６】
本発明はこのような問題点に鑑みてなされたものであり、その目的は、ＰＬＣデバイスの導波路の作製方法において、作製プロセスの複雑化を伴わずに加工損失および偏波依存性が低減された導波路の作製方法を提供することにある。
【課題を解決するための手段】
【０００７】
このような目的を達成するために、請求項１に記載の発明は、導波路の作製方法において、アンダークラッド層を形成するアンダークラッド層形成ステップと、前記アンダークラッド層上にサイドクラッド層を形成するサイドクラッド層形成ステップと、前記サイドクラッド層をエッチングして、第１のサイドクラッドおよび第２のサイドクラッドを形成するサイドクラッド形成ステップと、前記第１のサイドクラッドおよび前記第２のサイドクラッド上に、レジストを配置するレジスト配置ステップと、前記第１のサイドクラッドと前記第２のサイドクラッドとの間に、前記サイドクラッド層と略同じ厚さのコア膜を堆積することによってコアを形成するコア形成ステップであって、該コアは、該コアの第１の側面と前記第１のサイドクラッドとの間および該コアの第２の側面と前記第２のサイドクラッドとの間に、それぞれすきまを有している、コア形成ステップと、リフトオフによって、前記レジストを除去するリフトオフステップと、前記第１のサイドクラッド、前記第２のサイドクラッドおよび前記コアの上に、前記サイドクラッド層と同一組成によって、オーバークラッド層を形成すると同時に、前記コアの第１の側面と前記第１のサイドクラッドとの間および前記コアの第２の側面と前記第２のサイドクラッドとの間のそれぞれの前記すきまを埋め込むオーバークラッド層形成ステップとを備えることを特徴とする。
【０００８】
また、請求項２に記載の発明は、請求項１において、前記サイドクラッド形成ステップは、前記サイドクラッド層の全面に第１のレジストを塗布するステップと、フォトリソグラフィーによって、前記第１のレジストを導波路パターンにパターニングして、レジストパターンを形成するステップと、前記レジストパターンをマスクにして前記サイドクラッド層をエッチングするステップとを含むことを特徴とする。
【０００９】
また、請求項３に記載の発明は、請求項２において、前記レジスト配置ステップは、前記第１のレジストを除去するステップと、前記第１のおよび第２のサイドクラッドの上、並びに、前記第１のおよび第２のサイドクラッドの間に、第２のレジストを塗布するステップと、フォトリソグラフィーによって、前記第２のレジストを導波路パターンにパターニングして、前記第１のおよび第２のサイドクラッド上にのみ前記第２のレジストを残すステップとを含むことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、サイドクラッドを予め設けて、サイドクラッド間にコア膜を堆積することにより信号光を導波するコアを形成するため、従来行っているプロセスであるコア膜のドライエッチングが不要である。また、コアの側面及び表面をオーバークラッド層により一括して埋め込む一括堆積も不要である。そのため、コアの側面荒れ及び不均一な応力分布を防ぎ、作製プロセスの複雑化を伴わずに損失および偏波依存性が低減された導波路の作製方法を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の実施形態を詳細に説明する。図１〜７は、本発明に係る導波路の製造方法のステップをそれぞれ示している。なお、以下の各ステップにおいて膜質安定化のための熱処理は適宜行う。
【００１２】
まず、第１のステップで、Ｓｉ基板１０１上にアンダークラッド層１０２を成膜する（図１参照）。アンダークラッド層１０２の成膜には、ＦＨＤ法等を用いることができる。
【００１３】
続いて第２のステップで、サイドクラッド層１０３を堆積する（図２参照）。ＬＰ−ＣＶＤ法等を用いることができる。サイドクラッド層１０３は、コアとクラッドの屈折率差を調整するために、ある濃度組成のＰやＢ等のドーパントを有するものとすることができる。
【００１４】
次に第３のステップで、サイドクラッド層１０３をエッチングし、コア領域１０３Ａを形成する（図３参照）。詳細には、サイドクラッド層１０３の全面にレジストを塗布し、フォトリソグラフィーによりレジストを導波路パターンにパターニングし、そしてレジストパターンをマスクにしてサイドクラッド層１０３をエッチングする。サイドクラッド層１０３は、コア領域１０３Ａとサイドクラッド１０３Ｂとに分かれる。そして、レジストを除去する。サイドクラッド層１０３のエッチングは、ドライエッチングとしてもウェットエッチングとしてもよい。
【００１５】
続いて第４のステップで、サイドクラッド１０３Ｂ上にレジスト１０４を配置する（図４参照）。詳細には、コア領域１０３Ａおよびサイドクラッド１０３Ｂにレジストを塗布し、フォトリソグラフィーによりレジストを導波路パターンにパターニングし、サイドクラッド１０３Ｂ上にのみレジスト１０４を残すことができる。エッチング選択比や熱耐性の問題からレジストを再度塗布することが好ましいが、これを回避できるレジストを用いることで、第３のステップにおいてレジストを除去せずに、そのレジストを第４のステップで使用することもできる。
【００１６】
第５のステップで、レジスト１０４上にサイドクラッド層１０３と同じ厚さのコア膜を堆積する（図５参照）。コア膜は、一部がレジスト１０４上に堆積してコア層１０５Ｂとなり、一部がコア領域１０３Ａに堆積してコア１０５Ａとなる。コア膜の堆積にはＦＨＤ法を用いることができる。
【００１７】
ついで第６のステップで、リフトオフによりレジスト１０４およびコア層１０５Ｂを除去する（図６参照）。その結果、サイドクラッド１０３Ｂおよびコア１０５Ａのフラットな表面が現れる。
【００１８】
最後に第７のステップで、オーバークラッド層１０６を堆積する（図７参照）。ＬＰ−ＣＶＤ法等を用いることができる。ここでオーバークラッド層１０６は、サイドクラッド層１０３と同一組成とする。
【００１９】
本発明は、コアの形成に当たりドライエッチングを行わないため、コアの側面荒れが回避される。また、コアを、コア領域（あるいはサイドクラッド間）にコア膜を堆積して形成することにより、シャドウ効果（堆積で陰となる部分に薄膜化が生じる効果）に基づいてコア側面に近づくほど薄膜化が顕著となって現れる。それにより、コア側面の垂直性が失われた、エッチングでは形成されない自然なコア堆積形状１０５Ａとなるため、コア１０５Ａ表面には不均一な張力のかからない構造となる。このようなコアは、オーバークラッド層堆積の際の緩衝構造の役割を果たし、同じ組成であるオーバークラッド層１０６が上記シャドウ効果のために生じたコア１０５Ａとサイドクラッド１０３Ｂのすきまにゆるやかに浸透して埋め込むことができるため、コア側面とコア表面にかかる不均一な応力分布、そして偏波依存性を低減することができる。
【００２０】
このような効果は、上述した各ステップの説明から分かるように従来に比べて大幅なプロセス軽減化を実現するものである。加えて、従来の光回路製造後に行うプロセスの歩留まりに比べて、本発明の簡易な方法では格段に歩留まり向上が期待できるので、結果として導波路作製全体の歩留まりが大きく向上する。一実施例として、従来方法でサイドクラッドを用いずに応力分布のみをわずかに低減した堆積法では、ＰＤλが従来の方法の場合の０．１６ｎｍから大幅に向上した０．０７ｎｍであった。従って不均一応力分布低減がＰＤλ改善に効果があると言えるので本発明の有効性が示された。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る導波路の製造方法の第１のステップを示す図である。
【図２】本発明に係る導波路の製造方法の第２のステップを示す図である。
【図３】本発明に係る導波路の製造方法の第３のステップを示す図である。
【図４】本発明に係る導波路の製造方法の第４のステップを示す図である。
【図５】本発明に係る導波路の製造方法の第５のステップを示す図である。
【図６】本発明に係る導波路の製造方法の第６のステップを示す図である。
【図７】本発明に係る導波路の製造方法の第７のステップを示す図である。
【符号の説明】
【００２２】
１０１  Ｓｉ基板
１０２  アンダークラッド層
１０３  サイドクラッド層
１０３Ａ  コア領域
１０３Ｂ  サイドクラッド
１０４  レジスト
１０５Ａ  コア
１０５Ｂ  コア層
１０６  オーバークラッド層
【図１】
0005009762.tif 000002
【図２】
0005009762.tif 000003
【図３】
0005009762.tif 000004
【図４】
0005009762.tif 000005
【図５】
0005009762.tif 000006
【図６】
0005009762.tif 000007
【図７】
0005009762.tif 000008