(57)【特許請求の範囲】
【請求項１】
基板にＣＶＤシリコン酸化膜で形成される第１絶縁膜、無機ＳＯＧのＨＳＱで形成されるＳＯＧ低誘電膜、ＣＶＤシリコン酸化膜で形成される第２誘電膜及びシリコン酸化窒化膜を順次に積層する段階と、
フォトレジストビアパターンを形成する段階と、
前記フォトレジストビアパターンをエッチングマスクとして前記シリコン酸化窒化膜及び前記第２絶縁膜の一部を湿式エッチングする段階と、
前記フォトレジストビアパターンをエッチングマスクとして異方性エッチングして、前記基板の上面を露出させるビアホールを形成する段階と、
前記フォトレジストビアパターンを除去する段階と、
前記フォトレジストビアパターンを除去した前記基板に対して高周波エッチングを実施して、前記シリコン酸化窒化膜が覆った状態で、前記ビアホールの側壁の前記シリコン酸化窒化膜が覆った前記第２誘電膜を含む逆傾斜の部分を除去する段階と、
逆傾斜を除去した前記ビアホールに金属プラグを形成する段階とを含むことを特徴とする半導体装置の形成方法。
【請求項２】
前記フォトレジストビアパターンを除去する段階は、アッシング又はアッシングとストリッピングの組み合せによって行われることを特徴とする請求項１に記載の半導体装置の形成方法。
【請求項３】
前記ビアホールの逆傾斜を除去するための高周波エッチング段階は、前記シリコン酸化窒化膜が全部除去される時まで実施されることを特徴とする請求項１に記載の半導体装置の形成方法。
【請求項４】
前記ビアホールに金属プラグを形成する段階は、スパッタリング及び熱フロー工程によって行われることを特徴とする請求項１に記載の半導体装置の形成方法。
【請求項５】
前記スパッタリングはアルミスパッタリングであることを特徴とする請求項４に記載の半導体装置の形成方法。
【請求項６】
前記高周波エッチング段階は、スパッタ装置において、前記金属プラグ形成方法とインサイチュー法で実施されることを特徴とする請求項４に記載の半導体装置の形成方法。
【請求項７】
前記高周波エッチング段階は、前記湿式エッチングによって前記第２絶縁膜に発生するアンダカット部分の幅以上に前記ビアホールの上部幅が拡張する前に中止されることを特徴とする請求項１に記載の半導体装置の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の形成方法に関し、例えば、ベース絶縁膜、低誘電膜及びキャッピング用絶縁膜構造を含む層間絶縁膜に形成される金属ビアコンタクトを有する半導体装置の形成方法に関する。
【０００２】
【従来の技術】
半導体装置の素子高集積化に従って、素子及び配線の寸法が小さくなり、狭い表面に多数の素子を形成する方法として素子及び配線が立体化されつつある。配線の立体化は多層配線を有する半導体装置で典型的である。多層配線の形成工程は、半導体装置の素子のトランジスタ、キャパシタ及びビットラインを形成する工程が前段階工程であるに対して、後段階工程と呼ばれる。
【０００３】
後段階工程で層間絶縁膜の形成に使用する材質としては、配線層と配線層との間の距離や、同一層間絶縁膜における配線間の距離が狭くなることによる寄生キャパシタの増加を抑えるために、低誘電膜を使用する場合が増加している。しかし、低誘電膜は、一般的に段差部分において下地膜とのアドヒジョン（ａｄｈｅｓｉｏｎ）がよくないので、十分にギャップフィルされない。従って、先ず、基板にＴＥＯＳ（ｔｅｔｒａ  ｅｔｈｙｌｅｎｅ  ｏｒｔｈｏ  ｓｉｌｉｃａｔｅ）膜のように下地膜と低誘電膜とのアドヒジョンを高めるウェッティングレイヤー（ｗｅｔｔｉｎｇ  ｌａｙｅｒ）でベース絶縁膜を形成し、段差構造の平坦化に優れたＳＯＧ（ｓｐｉｎ  ｏｎ  ｇｌａｓｓ）方式のＨＳＱ（ｈｙｄｒｏ  ｓｉｌｓｅｓｑｕｏｘａｎｅ）のような低誘電膜で絶縁膜を形成することが一般的である。
【０００４】
又、ＨＳＱのような低誘電膜は、コンタクトホールの形成等のためにパターニングをした後、フォトレジストを除去する段階でアッシングのために供給する酸素と反応して水を作り、これが原因となって亀裂が発生する等の問題点がある。従って、低誘電膜の上部に、媒介的なエッチングマスク又はハードマスクの役割をするＰＥ−ＴＥＯＳ（ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ  ＴＥＯＳ）のようなキャッピング用絶縁膜をさらに形成する。その結果、低誘電膜を採用する場合の層間絶縁膜は、一般には、ベース絶縁膜、低誘電膜、キャッピング絶縁膜の３層構造である。
【０００５】
一方、多層配線で配線の材質としては、アルミ又はアルミ含有合金を使用する場合が多い。層と層の間で配線の連結のために層間絶縁膜にコンタクトホールを形成し、金属プラグを充填してビアコンタクトを形成する場合、特に、スパッタリングとリフローを使用して形成するアルミのような金属コンタクトプラグを採用する場合、高集積化に伴うコンタクトの幅の縮小によってアスペクト比が増加する問題点がある。即ち、コンタクトプラグを形成する過程で正常にギャップフィルされずにボイドが形成され、これによって、コンタクトの抵抗が高くなったり、断線したりする等、配線の安定性が低下しうる。
【０００６】
さらに、層間絶縁膜にＳＯＧで形成するＨＳＱのような低誘電膜を採用する場合、コンタクトホールを形成する過程で３層の層間絶縁膜で、低誘電膜の高エッチング率とアッシング段階での酸素作用によって低誘電膜の側壁が凹んで形成されるボーイング（ｂｏｗｉｎｇ）現象が発生する。ボーイング現象はビアホールの側壁に逆傾斜を発生させ、これがプラグの形成段階でギャップフィルを難しくする。図１は、従来技術でボーイングが発生したビアホールに金属層１７を充填する時、ボイド１９が発生した状態を示す。
【０００７】
ボーイング現象を防止したり、修復したりするための方法は大韓民国特許出願第１９９８−０００９６７号，同１９９７−０２６３１号に開示されている。しかし、この技術では、フォトレジスタパターンがある状態で高周波エッチングを実施してフォトレジスタを除去する時に問題が発生しうるし、ビアホールのパターニングで異方性エッチングだけで形成された狭い入口には、スパッタリングによってビアホールのプラグを形成する時にオーバーハングが発生しやすいし、フォトレジスタパターンが除去された状態で高周波エッチングを実施する場合において、ビアホールの入口が広すぎて、上部配線を形成する時にブリッジが発生するおそれがある。
【０００８】
【発明が解決しようとする課題】
本発明は、ボーイング現象によるボイドを防止できる金属ビアコンタクトを有する半導体装置の形成方法を提供することを目的とする。
【０００９】
本発明は、ビアホールの入口が広くなって上部配線に短絡が発生することを抑制できる金属ビアコンタクトを有する半導体装置の形成方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前述の目的を達成するための本発明は、基板にＣＶＤシリコン酸化膜で形成される第１絶縁膜、無機ＳＯＧのＨＳＱで形成されるＳＯＧ低誘電膜、ＣＶＤシリコン酸化膜で形成される第２誘電膜及びシリコン酸化窒化膜を順次に積層する段階と、フォトレジストビアパターンを形成する段階と、前記フォトレジストビアパターンをエッチングマスクとして前記シリコン酸化窒化膜及び前記第２絶縁膜の一部を湿式エッチングする段階と、前記フォトレジストビアパターンをエッチングマスクとして異方性エッチングして、前記基板の上面を露出させるビアホールを形成する段階と、前記フォトレジストビアパターンを除去する段階と、前記フォトレジストビアパターンを除去した前記基板に対して高周波エッチングを実施して、前記シリコン酸化窒化膜が覆った状態で、前記ビアホールの側壁の前記シリコン酸化窒化膜が覆った前記第２誘電膜を含む逆傾斜の部分を除去する段階と、逆傾斜を除去した前記ビアホールに金属プラグを形成する段階とを含むことを特徴とする。
【００１４】
ビアパターンを除去する段階は、例えば、アッシング、ストリッピング又はこれらの組合によって行われる。
【００１５】
そして、ビアホールの逆傾斜を除去するための高周波エッチングは、望ましくは、シリコン酸化窒化膜を全部除去する時まで行われる。ビアホールに金属プラグを形成する段階は、アルミスパッタリングによって実施することが望ましい。これは高周波エッチング段階をスパッタリング装置で実施することが一般的であるので、同一の装置でスパッタリングによって金属プラグを形成する場合、工程上の移動を減らして工程を単純化できるためである。さらに、アルミスパッタリングに続いて熱フロー段階を実施することが望ましい。高周波エッチング段階は、スパッタ装置において、金属プラグ形成方法とインサイチュー法で実施されることが望ましい。
【００１６】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。
【００１７】
図２は、下部導電領域を有する基板１０にＰＥ−ＴＥＯＳ膜１１、ＳＯＧ低誘電膜１３、ＰＥ−ＴＥＯＳ膜１５を順次に積層し、その上にシリコン酸化窒化膜３１を積層した状態を示す。ＳＯＧ低誘電膜１３を形成する材質としてＨＳＱが代表的であり、ＦＯｘ、ＨＯＳＰ、Ｎａｎｏ  Ｇｌａｓｓ等を使用することができる。低誘電膜は、通常、絶縁膜として使用する比誘電率が４のシリコン酸化膜を基準にする時、これより低誘電率の絶縁膜である比誘電率が３．７以下の誘電膜、望ましくは、比誘電率が３．３以下の誘電膜を意味し、ＳｉＯＦ等の材質も選択可能である。
【００１８】
段差の下部基板１０にＳＯＧ低誘電膜１３を形成する過程で下地膜との界面で活性がよくなくて、良好にギャップフィルされないことを防止するために、まず、ウェッティングレイヤーとしてＰＥ−ＴＥＯＳ膜１１を数百乃至千Å積層する。続いて、ＳＯＧ方式で低誘電膜１３を積層する。積層厚さは数千Åであり、スピナの回転速度によって厚さを調節できる。塗布された低誘電膜１３は１００乃至３００℃でソフトベークによって水分及び溶媒除去され、４００℃で３０分間のアニーリングによって膜質が堅固にされる。又、パターニングの後のフォトレジストを除去するために低誘電膜の上に１０００乃至３０００Å程度のＰＥ−ＴＥＯＳ膜１５を積層する。
【００１９】
続いて積層するシリコン酸化窒化膜３１は、本発明の１つの特徴的な部分であり、数百Å程度の薄いものとする。シリコン酸化窒化膜３１が残ると、低誘電膜の利点が減殺されるので、シリコン酸化窒化膜３１は、後続のＲＦエッチング段階で全部除去できる厚さに積層することが望ましい。
【００２０】
図３を参照すると、シリコン酸化窒化膜３１の上にフォトレジストビアパターン３３を形成する。フォトレジストビアパターン３３はビアコンタクトを形成するためのビアパターンである。フォトレジスト層をスピンコティング方式で塗布し、これをビアホール用の開口を有するフォトマスクを利用して露光し、現像する通常の方式によってフォレジスタパターン３３を形成する。シリコン酸化窒化膜はＡＲＣ（ａｎｔｉ  ｒｅｆｌｅｃｔｉｏｎ  ｃｏａｔｉｎｇ）のために塗布されたものではないが、ＡＲＣの役割もするので、高集積半導体装置の精密なパターニングに役に立つ。
【００２１】
図４を参照すると、フォトレジストビアパターン３３をエッチングマスクとして、先ず、湿式エッチングを実施する。シリコン酸化窒化膜３１にホールを形成し、上側のＰＥ−ＴＥＯＳ膜１５の上部からエッチングによってビアホールを形成する。エッチングにはＬＡＬ溶液を使用し、上側のＰＥ−ＴＥＯＳ膜１５の全部にビアホールが形成される前に湿式エッチングを中止する。通常、ＬＡＬ溶液を使用するエッチング清浄は、３０乃至６０秒の間実施されることが一般的であるが、表面のシリコン酸化窒化膜３１を除去し、アンダカットを確実に形成するために、１００秒以上実施できる。通常、ＰＥ−ＴＥＯＳ膜１５のエッチング率が高いので、シリコン酸化窒化膜３１の下のＰＥ−ＴＥＯＳ膜１５にもアンダカットが形成される。又、フォトレジストビアパターン３３の下のシリコン酸化窒化膜３１’にも一部アンダカットが形成される。アンダカット部分の上部を構成するシリコン酸化窒化膜３１’の下面も一部がエッチングされるので、ビアホールの周辺でシリコン酸化窒化膜３１’は尖り、薄くなった状態になる。
【００２２】
図５を参照すると、フォトレジストビアパターン３３を残したまま、ＰＥ−ＴＥＯＳ膜１５、ＳＯＧ低誘電膜１３、下部のＰＥ−ＴＥＯＳ膜１１に対して異方性乾式エッチングを実施する。異方性乾式エッチングには、エッチ液ガスのプラズマを形成し、電界を与えて、一方に加速し追突させて、エッチング能率を高めるＲＩＥ（ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ）方式を多く使用する。ＳＯＧ低誘電膜１３は膜質が上下のＰＥ−ＴＥＯＳ膜１１，１５に比べて構造が粗であるので、エッチング率が高い。従って、異方性乾式エッチングを実施するが、逆傾斜を形成する部分が発生する。その結果、ＳＯＧ低誘電膜１３部分は側面側に凹んでボーイングが発生する。乾式エッチングは基板の下部の導電領域が露出するまで実施され、これによりビアホールが形成される。
【００２３】
フォトレジストビアパターン３３は、アッシング又はアッシングと湿式ストリッピングを組み合わせた方法によって除去される。アッシング段階で供給される酸素は、低誘電膜１３の露出面において、低誘電膜１３に含まれた水素又は炭素原子と作用して、水分又は炭酸ガスを発生させうる。そして、低誘電膜１３に含まれた水分は高温で膜外に放出されながら膜の形態に影響を与え得る。そのため、側壁が凹みが形成されて、ボーイング現象が深刻化しうる。
【００２４】
図６を参照すると、フォトレジストビアパターンが除去され、ビアホールの側壁を構成する低誘電膜１３にボーイング現象が発生した状態で、基板１０がスパッタリング装置内に配置される。
【００２５】
一般的に、スパッタリング積層を実施する前に、界面の洗浄のためのスパッタエッチング又は高周波エッチングを実施する。高周波エッチングは、ふくらんでいる部分にその効果が集中して、ホールの入口を広げる作用をする。従って、スパッタリング積層を実施する場合、高周波電力を調節し、電界方向を調節しながら積層とエッチングを反復的に実施すると、積層物質が凹んだ部分に堆積して、水平を基準にして、段差部分の傾斜を緩やかにすることができる。
【００２６】
本実施形態では、基板の大部分の表面を覆っているシリコン酸化窒化膜３１’に対してエッチングを実施する。ビアホールの入口は薄いながらも、シリコン酸化窒化膜３１’によって覆われているので、初期段階でＰＥ−ＴＥＯＳ１５膜に形成されたアンダカットによって拡張された幅以上に幅が広くなることはない。一方、ビアホールの内部では、側壁の平均的傾斜面を基準にして、該基準に対してふくらんでいる部分に対してエッチング作用が集中する。従って、ボーイングの逆傾斜部分である上部と他の突出した部分では、エッチングが進んで、ホールの幅が拡張される。結果的に、傾斜面の形状が次第に平均的傾斜面になりながら全体的に傾斜が緩やかになる。
【００２７】
高周波エッチングを続けて実施すると、基板を覆っているシリコン酸化窒化膜３１’が消耗され、相対的に膜の薄いビアホールの周辺からエッチングされて、ビアホールの上部の幅が広くなる。この段階で、アンダカットが形成されて傾斜が緩やかな部分に対してエッチングが実施され、これによりビアホールの全体の傾斜が平均化されるので、この部分の傾斜は次第に急になる。そして、ビアホールの上部の幅がアンダカットによって拡張された部分の幅に達するときに、リコン酸化窒化膜３１’がほぼ消耗される。
【００２８】
リコン酸化窒化膜３１’が全部消耗されると、ビアホールの上部幅は、非常に大きい幅に拡張されるので、上部配線を区分しにくくなる。従って、ビアホールの上部の最大幅は湿式エッチング段階のアンダカットによる幅以上に拡張されることは望ましくなく、高周波エッチングを中止することが必要である。通常の清浄のための高周波エッチングは数十秒で十分であるが、本発明での高周波エッチングは側壁の傾斜を緩やかにするために1分乃至2分間実施する。時間が長すぎると、基板１０の下部導電領域がエッチングによって損傷され得る。例えば、高周波エッチングは、ソースガスとして、主にスパッタリングに使用するアルゴンガスを６ｓｃｃｍで供給しながら、常温で、高周波電力が印加された環境で１分間実施される。
【００２９】
高周波エッチングの後、残留したシリコン窒化膜は別途のエッチングによって除去できるが、該シリコン窒化膜は少量であり、絶縁膜であるので、残留させた状態で後続工程を実施できる。
【００３０】
図７を参照すると、図６の過程によってビアホールの側壁傾斜を緩やかにした後、同一のスパッタ装備でスパッタリングによってアルミのような金属層２７でビアホールを充填する。ビアホールの入口が鈍角になり、オーバーハングが軽減されるので、熱を加えてフローする段階でアルミはビアホールの入口の円満な曲線に沿ってビアホールを容易に充填する。必要によってアルミスパッタリングの前にチタン、チタン窒化膜のようなバリヤメタルを積層できる。熱フローによってビアホールにコンタクトプラグが十分に形成されると、パターニングによって上部配線を形成できる。
【００３１】
【発明の効果】
本発明によると、多層配線を含む高集積半導体装置の製造において、寄生キャパシタによる信号遅延が少ないＳＯＧ低誘電膜を層間絶縁膜として使用しても、良好なプロファイルのビアコンタクトを形成して、信頼性のある半導体装置を形成できる。
【図面の簡単な説明】
【図１】従来技術でボーイングが発生したビアホールに金属層を充填する時、ボイドが発生した状態を示す断面図である。
【図２】本発明の好適な実施の形態によって半導体装置の金属ビアコンタクトを形成する工程段階を示す工程断面図である。
【図３】本発明の好適な実施の形態によって半導体装置の金属ビアコンタクトを形成する工程段階を示す工程断面図である。
【図４】本発明の好適な実施の形態によって半導体装置の金属ビアコンタクトを形成する工程段階を示す工程断面図である。
【図５】本発明の好適な実施の形態によって半導体装置の金属ビアコンタクトを形成する工程段階を示す工程断面図である。
【図６】本発明の好適な実施の形態によって半導体装置の金属ビアコンタクトを形成する工程段階を示す工程断面図である。
【図７】本発明の好適な実施の形態によって半導体装置の金属ビアコンタクトを形成する工程段階を示す工程断面図である。
【符号の説明】
１０  基板
１１，１５  ＰＥ−ＴＥＯＳ膜
１３  低誘電膜
１７，２７  金属層
１９  ボイド
２１  ボーイング
３１，３１’  シリコン酸化窒化膜
３３  フォトレジスタビアパターン
【図１】
0005031956.tif 000002
【図２】
0005031956.tif 000003
【図３】
0005031956.tif 000004
【図４】
0005031956.tif 000005
【図５】
0005031956.tif 000006
【図６】
0005031956.tif 000007
【図７】
0005031956.tif 000008