(57)【特許請求の範囲】
【請求項１】
ＡＴＭ網に接続されるＡＴＭ回線に接続するＡＴＭ回線接続部と、
前記ＡＴＭ回線から受信した前記ＡＴＭ回線接続部によって入力されるＡＴＭセルに含まれる情報と、前記ＡＴＭセルのヘッダ部から抽出したＡＴＭヘッダ情報を情報要素ごとにオクテット単位で固定長パケットに割り付けて出力するＡＴＭヘッダ変換部と、
前記ＡＴＭヘッダ変換部から出力される前記固定長パケットのパケットを中継する中継処理部と、
を備えることを特徴とするＡＴＭ通信装置。
【請求項２】
前記固定長パケットの長さは、６４オクテットであることを特徴とする請求項１に記載のＡＴＭ通信装置。
【請求項３】
前記ＡＴＭヘッダ変換部は、ＵＮＩのＡＴＭヘッダ情報とＮＮＩのＡＴＭヘッダ情報とで共通する情報要素を、前記固定長パケットにおける共通の位置に割り付けることを特徴とする請求項１に記載のＡＴＭ通信装置。
【請求項４】
前記ＡＴＭヘッダ変換部は、前記中継処理部から入力される固定長パケットに割り付けられたＡＴＭセルの情報をＡＴＭセルとして抽出して前記ＡＴＭ回線接続部に出力することを特徴とする請求項１に記載のＡＴＭ通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主にＡＴＭ通信方式を利用するＡＴＭ通信装置に関する。
【背景技術】
【０００２】
従来の技術では、ＡＴＭ（Asynchronous Transfer Mode）通信技術を利用して、異なる方式による網間接続の際に必要となる変換方法について報告されている。
例えば、ＡＴＭ網と通信帯域を規定して利用するＳＴＭ（Synchronous Transfer Mode）網との接続に関する方法（例えば、特許文献１、特許文献２など）や、ＡＴＭ網と他のＡＴＭ網と接続して中継する際に、ＡＴＭセルに２４オクテット構造のＡＴＭセルを多重化して伝送効率を改善させる方法（例えば、特許文献３など）などＡＴＭ通信方式を利用する技術についての報告がある。
【０００３】
ＡＴＭ網とパケット網とに接続されるＡＴＭ通信方式の伝送装置においては、プロトコル変換処理を伴い、プロトコル変換処理においての処理負荷低減についての課題解決技術が特許文献４などで報告されている。
特許文献４では、ＡＴＭ網とパケット網とに接続する伝送装置内部のプロトコル処理を集中的に行うデータリンク処理部が備えるプロセッサの負荷を分散させるため、前述のデータリンク部のバスに接続されたＡＴＭ回線接続部とパケット回線接続部間をデータリンク部で中継することなくバス経由でＡＴＭセルを中継する方法によりプロセッサ処理の負荷軽減の対策を行う方法が紹介されている。
【０００４】
ＡＴＭ通信方式では、各ＡＴＭセルに付与されるヘッダ情報にＡＴＭセルとしての個別情報を有するため、ＡＴＭセルごとの処理が必要とされる。
ＡＴＭ網とパケット網を接続する場合において、プロトコル変換を回線モジュールごとに備える方式による従来技術での構成方法について、図７を参照し説明する。図７は従来技術の概略ブロック図である。
【０００５】
ＡＴＭ通信装置２は、２つの物理回線４１１と４１２とによって接続される２つの通信網間の通信を中継する。
ここで、物理回線４１１は、ＡＴＭ網に接続され、ＡＴＭ通信方式の通信を行う。また、物理回線４１２は、例えば、イーサネット（登録商標）、あるいは、ＩＥＥＥ８０２．３規格に準拠するパケット網に接続され、パケット通信方式の通信を行う。
【０００６】
ＡＴＭ回線である物理回線４１１に接続される回線モジュール１３において、物理回線収容部７０１は、物理回線４１１を収容し、ＴＲＣＶ部７３１にて物理条件変換を実施し、ＦＲＡＭＥＲ部７２１に受信データを入力する。ＴＲＣＶ部７３１にて実施する物理条件変換とは、物理回線４１１の各種条件つまり電気/光/回線周波数などを装置内部にて処理可能な電気信号に変換することである。
【０００７】
ＦＲＡＭＥＲ部７２１は到達したＳＯＮＥＴ／ＳＤＨフレーム（Synchronous Optical NETwork／Synchronous Digital Hierarchyフレーム）のチェックと整形、およびＳＯＮＥＴ／ＳＤＨフレームからＡＴＭセルの抽出とエラー検出時のエラー訂正処理などを実施し、必要なエラー訂正処理を行ったＡＴＭセルをプロトコル処理部８０１に入力する。
ここで、チェックとは、データフレーム中に含まれるパリティコードなどを内部にて再演算し照合することにより、データの正常性を判断することである。また、整形とはＳＯＮＥＴ／ＳＤＨフレーム中のＡＴＭセル位置の演算などを行うことである。
ここでのＡＴＭセルのフォーマットは、図８（ａ）と（ｂ）に示すように５３オクテット固定長セルの形式である。ここで、図８（ａ）は、ＵＮＩ（User Network Interface）フォーマットであり、図８（ｂ）は、ＮＮＩ(Network Node Interface)フォーマットであり、接続するＡＴＭ網の種別により、いずれか一方のフォーマットが適用される。
【０００８】
プロトコル処理部８０１のＰＲＯＣ（プロセッサ）部８２１は、ＡＴＭ通信装置２の主機能である交換処理を実施するデータ交換機能を有し、ＡＴＭヘッダからあて先アドレスなどの抽出を実施するＡＴＭヘッダ抽出部８２４と、複数ＡＴＭセルをリアセンブルしＩＥＥＥ８０２．３規格に準拠するパケットに変換するＳＡＲ処理部８２２と、ＩＥＥＥ８０２．３規格に準拠するパケットを解析し装置内の出力ポートを決定しＦＡＰ部８３１に送信するパケット処理部８２３とを備える。
ここでＳＡＲ処理部８２２が有するＳＡＲ（Segmentation and Reassembly sub-layer）機能とは、ＩＥＥＥ８０２．３規格に準拠するパケットをＡＴＭセルに分割し、ＡＴＭ網に伝達する機能およびその逆変換機能のことである。
【０００９】
ＡＴＭヘッダ抽出部８２４は、ＰＲＯＣ部８２１に入力されたＡＴＭセルから、あて先ＶＰＩ／ＶＣＩなどを抽出しＳＡＲ処理部８２２へ伝達すべきあて先アドレスの検索を実施し、ＡＴＭセルはあて先情報を付与された状態で、ＳＡＲ処理部８２２に入力する。
【００１０】
ＳＡＲ処理部８２２では、ＡＴＭセルをＩＥＥＥ８０２．３規格に準拠するパケットに変換しパケット処理部８２３に入力する。
【００１１】
パケット処理部８２３は、ＩＥＥＥ８０２．３規格に準拠するパケットのあて先アドレス情報を元に、装置内のいずれのポートに伝達すべきか決定し当該あて先情報をデータパケット中に保存し、その後パケットをＦＡＰ（ファブリックアクセスプロセッサ）部８３１に送出する。
【００１２】
ＦＡＰ部８３１は、他のプロトコル処理部８０２と伝送路を介して接続されデータ交換を実施するプロセッサであり、あて先ポート番号を決定したデータパケットを、あて先ポートの存在する他のプロトコル処理部８０２に対し入力する。
【００１３】
データパケットを入力されたプロトコル処理部８０２におけるＦＡＰ部８３２は、出力先とされるＰＲＯＣ部８４１に、入力されたデータパケットを入力する。
ＰＲＯＣ部８４１は、アドレス変換などのプロトコル処理を施し、パケット通信仕様の物理回線４１２を収容する物理回線収容部７０２に出力する。
物理回線収容部７０２は、入力されたパケット情報に物理的な変換をして、物理回線４１２に送信する。
【００１４】
続いて、従来技術におけるＡＴＭ回線への送信処理について説明する。
パケット通信仕様の回線である物理回線４１２に接続される物理回線収容部７０２は、物理回線４１２により受信したパケット情報の物理的変換処理を行い、プロトコル処理部８０２に入力する。
プロトコル処理部８０２のＰＲＯＣ部８４１は、入力されたパケット情報から通信先が回線モジュール１３であることを抽出し、ＦＡＰ部８３２にパケット情報を入力する。
ＦＡＰ部８３２は、入力されたデータパケットを回線モジュール１３に入力する。
回線モジュール１３のＦＡＰ部８３１は、入力されたパケット情報を、当該ＰＲＯＣ部８２１に入力する。
【００１５】
ＰＲＯＣ部８２１に入力されたパケット情報により、パケット処理部８２３は、ＩＥＥＥ８０２．３規格に準拠するパケットの抽出処理を実施し当該ＩＥＥＥ８０２．３規格に準拠するパケットヘッダから、あて先アドレスを抽出し、当該あて先情報をパケットに添付しＳＡＲ処理部８２２に入力する。
【００１６】
ＳＡＲ処理部８２２は、ＩＥＥＥ８０２．３規格に準拠するパケットをＡＴＭセルに分割し物理回線収容部７０１に入力する。
物理回線収容部７０１に入力されたＡＴＭセルは、ＦＲＡＭＥＲ部７２１に入力される。ＦＲＡＭＥＲ部７２１は、ＡＴＭセルをＳＯＮＥＴ／ＳＤＨフレームに挿入して、ＴＲＣＶ部７３１に入力する。
ＴＲＣＶ部７３１は、入力されたＡＴＭセルの物理回線条件を変換して、物理回線４１１に送信する。
【００１７】
以上に示したように、送信受信のいずれの処理においても、ＰＲＯＣ部８２１における送付先情報の抽出・解析・送付先情報の付与などを集中して行う処理となっている。
【特許文献１】特開平０６−１６９３２０号公報
【特許文献２】特開平０５−０２２４０４号公報
【特許文献３】特開平０７−０９５２１５号公報
【特許文献４】特開平１１−１９６１０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、ＡＴＭヘッダの交換処理を行う中継処理部のプロセッサなどによって処理をする際に、ＡＴＭセルの大きさが５３オクテットという短い長さで規定されていることにより、利用する通信速度の高速化に伴って、ＡＴＭセルの交換処理に費やされる処理量が増加するので、中継処理部のプロセッサなどによる処理の負担が増大するという問題がある。
【００１９】
また、交換処理以外にも、通信処理において必要とされる機能が多様化することにより、通信処理を行うプロセッサの処理は、増加する傾向がある。
【００２０】
このような状況において、ＡＴＭヘッダ情報を参照する交換処理では、ＡＴＭヘッダの抽出処理として以下の処理を行うため、中継処理部のプロセッサなどにおける負荷が高くなるという問題がある。
【００２１】
ＰＲＯＣ部８２１が備えるＡＴＭヘッダ抽出部８２４の処理について処理負担が高く、装置実装上の問題となる理由について、図８〜図９を参照して説明する。
図９で示すように、ＡＴＭヘッダ抽出部８２４は、前述した図８（ａ）、（ｂ）の2つの形式のセルを扱う必要があることからその処理を２通りに分けて処理する必要がある。
【００２２】
ＵＮＩセルである場合、ＡＴＭヘッダ先頭から１オクテット目の４ｂｉｔに割り付けられている情報要素としてＧＦＣ（Generic Flow Control）部を抽出し、ＧＦＣ保管レジスタに格納する（ＮＮＩセルの場合はＧＦＣフィールドがないため抽出処理は不要である）。
さらに、２つのフォーマットに割り付けられている情報の位置や、情報サイズが異なる点があるが、順次、次の情報要素のＶＰＩ（Virtual Path Identifier）／ＶＣＩ（Virtual Channel Identifier）／ＰＴ（Payload Type）／ＣＬＰ（Cell Loss Priority）を抽出し、それぞれの保管レジスタに格納する。
【００２３】
ここで、各保管レジスタは通常アドレス検索エンジンのキー情報となりえるものであり、ｂｉｔ０位置もしくはプロセッサアーキテクチャに依存したｂｉｔ位置への格納が必要である。
したがって、図８で示すように、ＡＴＭセルの形式では、情報が４ｂｉｔを境目として割り付けられているので、各情報抽出から格納までにはｂｉｔシフト処理が必須となり、情報抽出にかかる処理の負担が大きくなっている。
【００２４】
さらに、装置内の交換処理においてパケット交換技術を利用して構築することが、パケット通信技術の普及により容易となってきた。しかし、ＡＴＭ通信方式で扱う５３オクテットのＡＴＭセルを６４オクテット以上のパケット長を標準的に扱うパケット交換技術では、扱いにくいという問題がある。
ＩＥＥＥ８０２．３規格に準拠するパケット処理を主眼としたプロセッサを採用する場合、パケットサイズが６４オクテット以上の可変長となっている例が多く、５３オクテットの固定長セルのままでは処理することができない。そのため、ＡＴＭ処理専用の処理方法を利用して機能を実現させているので、パケット処理を行う装置において、実現方法の簡素化が課題である。
【００２５】
本発明は、上記課題を解決すべくなされたもので、その目的は、ＡＴＭ通信方式に係るＡＴＭセルヘッダ処理を行う中継処理部の処理を低減させ、パケット通信技術と親和性の高いＡＴＭ通信装置を提供することにある。
【課題を解決するための手段】
【００２６】
上記問題を解決するために、本発明は、ＡＴＭ網に接続されるＡＴＭ回線に接続するＡＴＭ回線接続部と、前記ＡＴＭ回線から受信した前記ＡＴＭ回線接続部によって入力されるＡＴＭセルに含まれる情報と、前記ＡＴＭセルのヘッダ部から抽出したＡＴＭヘッダ情報を情報要素ごとにオクテット単位で固定長パケットに割り付けて出力するＡＴＭヘッダ変換部と、前記ＡＴＭヘッダ変換部から出力される前記固定長パケットのパケットを中継する中継処理部と、を備えることを特徴とするＡＴＭ通信装置である。
【００２７】
本発明は、前記固定長パケットの長さは、６４オクテットであることを特徴とする。
【００２８】
本発明は、前記ＡＴＭヘッダ変換部は、ＵＮＩのＡＴＭヘッダ情報とＮＮＩのＡＴＭヘッダ情報とで共通する情報要素を、前記固定長パケットにおける共通の位置に割り付けることを特徴とする。
【００２９】
本発明は、前記ＡＴＭヘッダ変換部は、前記中継処理部から入力される固定長パケットに割り付けられたＡＴＭセルの情報をＡＴＭセルとして抽出して前記ＡＴＭ回線接続部に出力することを特徴とする。
【発明の効果】
【００３０】
この発明によれば、ＡＴＭ通信装置は、ＡＴＭ網に接続されるＡＴＭ回線に接続するＡＴＭ回線接続部と、前記ＡＴＭ回線から受信した前記ＡＴＭ回線接続部によって入力されるＡＴＭセルに含まれる情報と、前記ＡＴＭセルのヘッダ部から抽出したＡＴＭヘッダ情報を情報要素ごとにオクテット単位で固定長パケットに割り付けて出力するＡＴＭヘッダ変換部と、前記ＡＴＭヘッダ変換部から出力される前記固定長パケットのパケットを中継する中継処理部と、を備えることとした。
これにより、ＡＴＭ処理に係る中継処理部の負荷を分散させることができ、プロセッサの処理速度を改善する効果がある。
【００３１】
また、本発明によれば、前記固定長パケットの長さは、６４オクテットであることとした。
これにより、パケット処理で利用されている手段の適用を、ＡＴＭ処理が必要となる場合においても適用できる効果がある。
【００３２】
また、本発明によれば、ＡＴＭヘッダ変換部は、ＵＮＩのＡＴＭヘッダ情報とＮＮＩのＡＴＭヘッダ情報とで共通する情報要素を、前記固定長パケットにおける共通の位置に割り付けることとした。
これにより、２種類の異なるＡＴＭインタフェース仕様においても共通的に処理を行える手段を提供することが可能となる。
【００３３】
また、本発明によれば、ＡＴＭヘッダ変換部は、中継処理部から入力される固定長パケットに割り付けられたＡＴＭセルの情報をＡＴＭセルとして抽出して前記ＡＴＭ回線接続部に出力することとした。
これにより、固定長パケット処理による中継処理部を用いて、ＡＴＭセル化処理も行うことが可能となる。
【発明を実施するための最良の形態】
【００３４】
（第１実施形態）
以下、本発明の実施形態について、図１を参照して説明する。
図１は、この発明の一実施形態によるＡＴＭ通信装置１を示す概略ブロック図である。
【００３５】
ＡＴＭ通信装置１は、２つの物理回線４０１と４０２とによって接続される２つの通信網に接続されている。
【００３６】
ここで、物理回線４０１は、ＡＴＭ網に接続され、ＡＴＭ通信方式の通信によってサービスされるものとする。また、物理回線４０２は、例えば、イーサネット（登録商標）、あるいは、ＩＥＥＥ８０２．３規格に準拠するパケット網に接続され、パケット通信方式によってサービスされるものとする。
【００３７】
ＡＴＭ通信装置１は、物理回線を収容する回線モジュール１１と１２とを備え、ＡＴＭ通信装置１内部での接続により、２つの回線モジュール間での通信を行う。
ＡＴＭ通信仕様の回線モジュール１１は、ＡＴＭ回線である物理回線４０１に接続され、パケット通信仕様の回線モジュール１２は、パケット回線である物理回線４０２に接続される。
【００３８】
回線モジュール１１は、物理回線収容部１０１とプロトコル処理部２０１を備える。
【００３９】
（物理回線収容部）
物理回線収容部１０１は、ＡＴＭ通信装置１に接続される物理回線４０１に接続され、物理回線４０１によって接続されるＡＴＭ網から受信する情報を変換・中継してプロトコル処理部２０１に入力する。またプロトコル処理部２０１から入力される情報を、変換・中継して物理回線４０１によって接続されるＡＴＭ網に送信する。
【００４０】
物理回線収容部１０１は、ＴＲＣＶ部１３１、ＦＲＡＭＥＲ部１２１、ＡＴＭヘッダ変換部１４１を備える。
ＴＲＣＶ部１３１は、物理回線収容部１０１に接続される物理回線４０１を収容する。
ＴＲＣＶ部１３１は、物理回線４０１に適応する信号を扱うための物理条件変換を行う。また、ＴＲＣＶ部１３１は、物理回線４０１から受信した情報をＦＲＡＭＥＲ部１２１に入力し、ＦＲＡＭＥＲ部１２１から入力された情報を物理回線４０１に送出する。
ＴＲＣＶ部１３１にて実施する物理条件変換とは、物理回線４０１の各種条件つまり電気/光/回線周波数などを装置内部にて処理可能な電気信号に変換することである。
【００４１】
ＦＲＡＭＥＲ部１２１は、ＴＲＣＶ部１３１と入出力されるＳＯＮＥＴ／ＳＤＨフレーム（Synchronous Optical NETwork／Synchronous Digital Hierarchyフレーム：ＳＯＮＥＴ／ＳＤＨフレームとはＡＴＭセルを伝達する物理レイヤプロトコル規定である）のチェックと整形、ＳＯＮＥＴ／ＳＤＨフレームで伝送されるＡＴＭセルの抽出処理と挿入処理、伝送エラー検出時のエラー訂正処理などを行う。
ＦＲＡＭＥＲ部１２１は、ＴＲＣＶ部１３１から入力されたＳＯＮＥＴ／ＳＤＨフレームからのＡＴＭセルを抽出してＡＴＭヘッダ変換部１４１に入力する。
また、ＦＲＡＭＥＲ部１２１は、ＡＴＭヘッダ変換部１４１から入力されるＡＴＭセルをＳＯＮＥＴ／ＳＤＨフレームに挿入してＴＲＣＶ部１３１に入力する。
ここで、チェックとは、データフレーム中に含まれるパリティコードなどを内部にて再演算し照合することにより、データの正常性を判断することである。また、整形とはＳＯＮＥＴ／ＳＤＨフレーム中のＡＴＭセル位置の演算などを行うことである。
【００４２】
ＡＴＭヘッダ変換部１４１は、ＡＴＭセルと６４オクテットの固定長パケットとの変換処理を行う。さらに、ＡＴＭヘッダ変換部１４１は、物理回線収容部１０１におけるプロトコル処理部２０１との接続部である。
ＡＴＭヘッダ変換部１４１は、ＦＲＡＭＥＲ部１２１から入力されたＡＴＭセルによる情報をもとに、拡張ＡＴＭヘッダ情報の付加を行い、６４オクテットの固定長パケットによる情報に変換してプロトコル処理部２０１に入力する。
また、ＡＴＭヘッダ変換部１４１は、プロトコル処理部２０１から入力される６４オクテットの固定長パケットによる情報をＡＴＭセルによる情報に変換し、ＦＲＡＭＥＲ部１２１に入力する。
【００４３】
（プロトコル処理部）
プロトコル処理部２０１は、ＳＡＲ処理部２２２とパケット処理部２２３とを備えるＰＲＯＣ（プロセッサ）部２２１、ならびに、ＦＡＰ（ファブリックアクセスプロセッサ）部２３１とを備える。
【００４４】
ＰＲＯＣ部２２１は、ＡＴＭ通信装置１の主機能である交換処理を実施するデータ交換機能を有し、ＡＴＭセルによる情報とＩＥＥＥ８０２．３規格に準拠するパケットによる情報との変換処理をする。
【００４５】
ＳＡＲ処理部２２２は、ＰＲＯＣ部２２１の中で、複数のＡＴＭセルによる情報とパケットによる情報との変換処理を行う。ＡＴＭ通信方式における一般的なＳＡＲ（Segmentation and Reassembly sub-layer）機能に相当する処理を行う。
ＳＡＲ処理部２２２は、物理回線収容部１０１から入力される６４オクテットの固定長パケットに割り付けられたＡＴＭセルによる情報を扱う。ＳＡＲ処理部２２２は、入力された複数のＡＴＭセルのペイロード部によって伝送されている情報を抽出してパケット化処理を行う。ＳＡＲ処理部２２２は、入力された固定長パケットに付与された拡張ＡＴＭヘッダ部を参照し、ＡＴＭセルが有するあて先情報を抽出し、抽出した情報を付加してパケット処理部２２３に入力する。
また、ＳＡＲ処理部２２２は、パケット処理部２２３から入力されるパケットによる情報を分解し、あて先情報を付加してＡＴＭセル化するとともに、６４オクテットの固定長パケットに割り付けて物理回線収容部１０１に出力する。
【００４６】
パケット処理部２２３は、ＳＡＲ処理部２２２によってＡＴＭセルからパケット化処理され入力されたパケット情報と、ＩＥＥＥ８０２．３規格に準拠するパケットとして扱う情報との変換処理を行う。
パケット処理部２２３は、ＳＡＲ処理部２２２から入力されるパケット情報にＩＥＥＥ８０２．３規格に準拠するパケットとして扱うためのあて先アドレスなどの情報を付加し、ＦＡＰ部２３１に入力する。
また、パケット処理部２２３は、ＦＡＰ部２３１が入力するＩＥＥＥ８０２．３規格に準拠するパケットとして扱う情報からあて先アドレスを抽出してあて先情報を付加した、パケット情報に変換してＳＡＲ処理部２２２に入力する。
【００４７】
ＦＡＰ部２３１は、回線モジュール１２と伝送路を介し接続しデータ交換を実施するプロセッサである。
ＦＡＰ部２３１は、プロトコル処理部２０１が指定したあて先ポート番号によって出力先を決定し、あて先ポートの存在する回線モジュール１２に対しデータパケットを入力する。
また、ＦＡＰ部２３１は、回線モジュール１２から入力されたデータパケットを指定されたあて先であるプロトコル処理部２０１に入力する。
【００４８】
回線モジュール１２は、適用される物理回線４０２がパケット回線仕様の回線とする点が、前述のＡＴＭ回線仕様の回線モジュール１１と異なっている。したがって、回線モジュール１２では、ＡＴＭ処理を必要とせず、パケット処理によって回線モジュール１１と物理回線４０２との中継を行う。
回線モジュール１２は、物理回線収容部１０２とプロトコル処理部２０２を備える。
【００４９】
物理回線収容部１０２は、物理回線４０２を収容し、物理回線４０２とプロトコル処理部２０２との接続を行い、物理回線４０２に適用する物理条件の変換を行う。
【００５０】
プロトコル処理部２０２は、物理回線収容部１０２と回線モジュール１１との通信をパケット処理で中継する。
プロトコル処理部２０２は、ＰＲＯＣ部２４１とＦＡＰ部２３２を備える。
【００５１】
ＰＲＯＣ部２４１は、物理回線収容部１０２からのパケット情報から送付先のアドレス情報を抽出し、パケット情報に付与してＦＡＰ部２３２に入力する。
また、ＦＡＰ部２３２から入力されたパケット情報に付与された送付先情報により、送付先アドレス情報を付与したパケット情報を生成し、物理回線収容部１０２に入力する。
【００５２】
ＦＡＰ部２３２は、回線モジュール１１と伝送路を介し接続しデータ交換を実施するプロセッサである。
ＦＡＰ部２３２は、プロトコル処理部２０２が指定したあて先ポート番号によって出力先を決定し、あて先ポートの存在する回線モジュール１１に対しデータパケットを入力する。
また、ＦＡＰ部２３２は、回線モジュール１１から入力されたデータパケットを指定されたあて先であるプロトコル処理部２０２に入力する。
【００５３】
次に、図２を参照してＡＴＭヘッダ変換部１４１について説明する。
最初に、ＡＴＭ回線から受信したＡＴＭセルから固定長パケットへの変換処理について説明する。
図２は、ＡＴＭヘッダ変換部１４１におけるＡＴＭセルから固定長パケットへの変換部のブロック図である。
【００５４】
ＡＴＭヘッダ変換部１４１は、ＩＧＢＵＦ部１０、ＩＧＣＥＬＬ部２０を備える。
ＩＧＢＵＦ部１０は、図１でのＦＲＡＭＥＲ部１２１からのＡＴＭセルを入力とし、ＩＧＣＥＬＬ部２０で処理するための一時的な記憶領域として、入力されたＡＴＭセル記録し、記録されたＡＴＭセル情報の読み出し処理を行う。
【００５５】
ＩＧＢＵＦ部１０は、一時的な記憶領域する受信バッファとして機能する入力バッファ部１１と１２ならびに入力バッファ部１１、１２からの読み出しを切り換える切換器１３を備える。
ＩＧＢＵＦ部１０は、ＡＴＭセルがＦＲＡＭＥＲ部１２１から入力された際に入力バッファ部１１（あるいは１２）にＡＴＭセルを記録する。ＩＧＢＵＦ部１０は、ＡＴＭセルの入力を契機として、ＩＧＣＥＬＬ部２０にＡＴＭセルが入力されたことを通知する。
ＩＧＢＵＦ部１０は、ＩＧＣＥＬＬ部２０に従い、切換器１３を入力バッファ部１１（あるいは１２）側に切り替え、入力バッファ部１１（あるいは１２）で記憶されるＡＴＭセルの読み出しを行い、ＩＧＣＥＬＬ部２０にＡＴＭセルを出力する。
【００５６】
ＩＧＣＥＬＬ部２０は、読出制御部２１、ヘッダーバッファ部２２、ペイロードバッファ部２３、拡張ヘッダ生成部２４、出力バッファ部２５、２６、切換器２７を備える。
【００５７】
読出制御部２１は、ＩＧＢＵＦ部１０における入力バッファ部１１（あるいは１２）へのＡＴＭセルが入力されたことの通知を受信する。また、読出制御部２１は、記憶されているＡＴＭセルを入力バッファ部１１（あるいは１２）から読み出してＩＧＣＥＬＬ部２０へ入力させる読み出し開始通知をＩＧＢＵＦ部１０に通知する。
【００５８】
ヘッダーバッファ部２２は、ＩＧＢＵＦ部１０から入力されたＡＴＭセルヘッダー（４オクテット）を一時的に保持し、拡張ヘッダ生成部２４に入力し、また、出力バッファ部２５（あるいは２６）のＡＴＭヘッダ情報記録部（header）に記録する。
【００５９】
ペイロードバッファ部２３は、ＩＧＢＵＦ部１０から入力されたＡＴＭセルペイロード（４８オクテット）を一時的に保持し、出力バッファ部２５（あるいは２６）のＡＴＭペイロード情報記録部（payload）に記録する。
【００６０】
拡張ヘッダ生成部２４は、ヘッダーバッファ部２２から入力されたＡＴＭセルのヘッダ情報を、出力バッファ部２５（あるいは２６）の所定の位置に配置させるため、情報の再配置を行って出力バッファ部２５（あるいは２６）の拡張ＡＴＭヘッダ情報記録部（ext#header）に記録する。
【００６１】
出力バッファ部２５、２６は、６４オクテットの固定長パケットを有する一時的な記憶領域とする出力バッファであり、情報の入力状況に応じて切り換えて利用する。
出力バッファ部２５、２６は、中継するＡＴＭ情報と拡張ＡＴＭヘッダ情報を保持する。
【００６２】
切換器２７は、ヘッダーバッファ部２２、ペイロードバッファ部２３、拡張ヘッダ生成部２４がそれぞれから出力バッファ部２５（あるいは２６）へ情報を記録すると、情報がそろった出力バッファ２５（あるいは２６）からの読み出しを行い、プロトコル処理部２０１への出力を行う。
【００６３】
図３と図４を参照し、ＵＮＩフォーマットで規定されるＡＴＭセル６４オクテットの固定長パケットに割り付ける処理についての説明を行う。
図３は、ＵＮＩで規定されるＡＴＭセル１５１と、ＡＴＭセルの情報を割り付けた固定長パケット２５１とを示している。
【００６４】
ＵＮＩ  ＡＴＭセル１５１は、５２オクテットの情報量を有し、ＡＴＭセルのヘッダ情報での５オクテット目にあたるＨＥＣ（Header Error Control）情報（１オクテット）を除くＡＴＭヘッダ１５６（４オクテット）とペイロード１５７（４８オクテット）を有している。
１オクテット目から順にＧＦＣ（Generic Flow Control）１５２、ＶＰＩ（Virtual Path Identifier）１５３、ＶＣＩ（Virtual Channel Identifier）１５４、ＰＴ（Payload Type）／ＣＬＰ（Cell Loss Priority）１５５、ペイロード１５７の順に隙間なく割り付けられている。
【００６５】
固定長パケット２５１は、６４オクテットの情報量を有し、１オクテット目から８オクテット目までを拡張ＡＴＭヘッダ２５８として定義し、ＡＴＭヘッダ１５６に割り付けられている情報を再配置して新たな情報要素として定義する。
拡張ＡＴＭヘッダ２５８に再配置する情報は、ＡＴＭヘッダ１５６に含まれる情報から抽出したＧＦＣ１５２、ＶＰＩ１５３、ＶＣＩ１５４、ＰＴ／ＣＬＰ１５５の情報である。
拡張ＡＴＭヘッダ２５８における再配置は、１オクテット目にＧＦＣ２５２、２オクテット目にＶＰＩ２５３、４〜５オクテット目にＶＣＩ２５４、６オクテット目にＰＴ／ＣＬＰ２５５の順で割り付ける。情報要素の再配置の割付位置はオクテット単位でのアライメント処理を行っている。それゆえ、固定長パケット２５１は、４ｂｉｔで定義されているＧＦＣ２５２、ＰＴ／ＣＬＰ２５５の場所などに未使用ｂｉｔが含まれることになる。
【００６６】
拡張ＡＴＭヘッダ２５８の情報要素となるＧＦＣ２５２、ＶＰＩ２５３、ＶＣＩ２５４、ＰＴ／ＣＬＰ２５５は、ＡＴＭヘッダ１５６に含まれる情報から抽出したＧＦＣ１５２、ＶＰＩ１５３、ＶＣＩ１５４、ＰＴ／ＣＬＰ１５５と同じ値をとる。
【００６７】
また、固定長パケット２５１は、拡張ＡＴＭヘッダ２５８に続いて、ＡＴＭヘッダ２５６、ペイロード２５７を配置する。ＡＴＭヘッダ２５６とペイロード２５７は、ＡＴＭセル１５１でのＡＴＭヘッダ１５６とペイロード１５７とをそのまま割り当てる。
固定長パケット２５１は、ＡＴＭヘッダ２５６とペイロード２５７を並べて配置することにより、ＡＴＭセルの構造を使って利用する用途において、再変換をすることなくそのまま読み出して利用できるという効果がある。
以上の割付により、固定長パケット２５１には、予備情報２６１〜２６４が含まれている。なお、予備情報２６１〜２６４の値は、予め定められた値を割り当てることとする。
【００６８】
続いて図４を参照し、ＡＴＭ通信装置１の受信処理について説明する。
図４は、図２で示したＡＴＭヘッダ変換部１４１において、図３に示したＡＴＭセルから固定長パケットに変換する処理をフローチャートで示している。
【００６９】
まず、物理回線収容部１０１のＴＲＣＶ部１３１は、物理回線４０１から入力される信号を受信する。
ＴＲＣＶ部１３１は、物理回線４０１から入力された信号に対しての物理条件変換を実施し、物理回線４０１から受信した情報をＦＲＡＭＥＲ部１２１に入力する。
【００７０】
ＦＲＡＭＥＲ部１２１は、入力されたＳＯＮＥＴ／ＳＤＨフレームの終端処理およびＳＯＮＥＴ／ＳＤＨフレームから抽出したＡＴＭセルをＡＴＭヘッダ変換部１４１に入力する。
【００７１】
ＡＴＭヘッダ変換部１４１では、入力されたＡＴＭセルから、図３で示したフォーマットに従った６４オクテット固定長パケットに変換する。
【００７２】
ＡＴＭヘッダ変換部１４１は、ＦＲＡＭＥＲ部１２１から入力されたＡＴＭセルは、図２に示すＩＧＢＵＦ部１０の入力バッファ部１１（または１２）に入力され一時的に記録される。ＩＧＢＵＦ部１０は、入力バッファ部１１（または１２）に入力が完了すると、ＩＧＣＥＬＬ部２０の読出制御部２１に入力完了信号を通知する（ステップＳａ１１）。
【００７３】
読出制御部２１は、読み出し開始通知をＩＧＢＵＦ部１０に返す。ＩＧＢＵＦ部１０は、切換器１３を切換え、入力バッファ部１１（または１２）からの読み出しを行いＩＧＣＥＬＬ部２０のヘッダーバッファ部２２にＡＴＭヘッダ１５６を入力する。
ヘッダーバッファ部２２は、入力されたＡＴＭヘッダ１５６を一時的な記憶領域に記録し、ＡＴＭヘッダ１５６を読み出して拡張ヘッダ生成部２４に入力する。
拡張ヘッダ生成部２４は、入力されたＡＴＭヘッダ１５６から、ＧＦＣ１５２情報を抽出し、固定長パケット２５１を要素とする出力バッファ部２５（または２６）の１オクテット目であるＧＦＣ２５２に抽出したＧＦＣ１５２を記録する（ステップＳａ１２）。
【００７４】
拡張ヘッダ生成部２４は、入力されたＡＴＭヘッダ１５６から、ＶＰＩ１５３情報を抽出し、固定長パケット２５１を要素とする出力バッファ部２５（または２６）の２オクテット目であるＶＰＩ２５３に抽出したＶＰＩ１５３を記録する（ステップＳａ１３）。
【００７５】
拡張ヘッダ生成部２４は、入力されたＡＴＭヘッダ１５６から、ＶＣＩ１５４情報を抽出し、固定長パケット２５１を要素とする出力バッファ部２５（または２６）の３、４オクテット目であるＶＣＩ２５４に抽出したＶＣＩ１５４を記録する（ステップＳａ１４）。
【００７６】
拡張ヘッダ生成部２４は、入力されたＡＴＭヘッダ１５６から、ＰＴ／ＣＬＰ１５５情報を抽出し、固定長パケット２５１を要素とする出力バッファ部２５（または２６）の６オクテット目であるＰＴ／ＣＬＰ２５５に抽出したＰＴ／ＣＬＰ１５５を記録する（ステップＳａ１５）。
【００７７】
拡張ヘッダ生成部２４は、固定長パケット２５１を要素とする出力バッファ部２５（または２６）の７、８オクテット目に規定値を記録する（ステップＳａ１６）。
【００７８】
また、ヘッダーバッファ部２２は、一時的に記録されたＡＴＭヘッダ１５６を読み出して、固定長パケット２５１を要素とする出力バッファ部２５（または２６）の９から１２オクテット目であるＡＴＭヘッダ２５６に記録する（ステップＳａ１７）。
【００７９】
またＩＧＢＵＦ部１０は、続いて、入力バッファ部１１（または１２）からの読み出しを行いＩＧＣＥＬＬ部２０のペイロードバッファ部２３にペイロード１５７を入力する。
ペイロードバッファ部２３は、一時的に記録されたペイロード１５７を読み出して、固定長パケット２５１を要素とする出力バッファ部２５（または２６）の１３から６０オクテット目であるペイロード２５７に記録する（ステップＳａ１８）。
【００８０】
ＩＧＣＥＬＬ部２０は、固定長パケット２５１を要素とする出力バッファ部２５（または２６）の６１から６４オクテット目に規定値を記録する（ステップＳａ１９）。
【００８１】
ＩＧＣＥＬＬ部２０は、出力バッファ部２５（または２６）への情報入力が完了すると、切換器２７を切換えて、出力バッファ部２５（または２６）から読み出して、プロトコル処理部２０１に入力する（ステップＳａ２０）。
【００８２】
以上に説明したようにＡＴＭヘッダ変換部１４１の処理を付加することにより、ＡＴＭセルごとに行っているヘッダ情報からの情報要素の抽出に係るプロトコル処理部２０１の負荷を軽減することができる。
【００８３】
（第２実施形態）
第１実施形態では、ＵＮＩフォーマットのＡＴＭセルへの適用する際の実施形態について説明を行った。第２実施形態では、ＮＮＩフォーマットのＡＴＭセルに適用する際の実施形態について説明する。
図１に示した概略ブロック図を同じく参照するので、構成ならびに符号の説明は省略する。
【００８４】
図５と図６を参照し、ＮＮＩフォーマットで規定されるＡＴＭセル６４オクテットの固定長パケットに割り付ける処理についての説明を行う。
前述のＵＮＩフォーマットと異なる点は、ＮＮＩフォーマットには、ＧＦＣの割付がなく、少なくなったＧＥＣの分がＶＰＩ情報としてさらに割り付けられている点が異なる。
【００８５】
図５は、ＮＮＩで規定されるＡＴＭセル１７１と、ＡＴＭセルの情報を割り付けた固定長パケット２７１とを示している。
【００８６】
図５では、固定長パケット２７１の１オクテット目を予備情報２８１とする。また、ＮＮＩ  ＡＴＭセル１７１のＶＰＩ１７３を固定長パケット２７１の２、３オクテット目のＶＰＩ２７３として割り付ける。
上記以外は、図３におけるＵＮＩ  ＡＴＭセルの割付方法と同様である。
【００８７】
図６では、図５のＵＮＩフォーマットのＡＴＭセルを固定長パケット２７１へ割り付ける処理で説明したように、ＡＴＭヘッダ変換部１４１は、ＦＲＡＭＥＲ部１２１から入力されたＡＴＭセルは、図２に示すＩＧＢＵＦ部１０の入力バッファ部１１（または１２）に入力され一時的に記録される。ＩＧＢＵＦ部１０は、入力バッファ部１１（または１２）に入力が完了すると、ＩＧＣＥＬＬ部２０の読出制御部２１に入力完了信号を通知する（ステップＳａ２１）。
【００８８】
読出制御部２１は、読み出し開始通知をＩＧＢＵＦ部１０に返す。ＩＧＢＵＦ部１０は、切換器１３を切換え、入力バッファ部１１（または１２）からの読み出しを行いＩＧＣＥＬＬ部２０のヘッダーバッファ部２２にＡＴＭヘッダ１７６を入力する。
ヘッダーバッファ部２２は、入力されたＡＴＭヘッダ１７６を一時的な記憶領域に記録し、ＡＴＭヘッダ１５６を読み出して拡張ヘッダ生成部２４に入力する。
【００８９】
拡張ヘッダ生成部２４は、固定長パケット２７１を要素とする出力バッファ部２５（または２６）の１オクテット目に規定値を記録する（ステップＳａ２２）。
【００９０】
拡張ヘッダ生成部２４は、入力されたＡＴＭヘッダ１７６から、ＶＰＩ１７３情報を抽出し、固定長パケット２７１を要素とする出力バッファ部２５（または２６）の２、２オクテット目であるＶＰＩ２７３に抽出したＶＰＩ１７３を記録する（ステップＳａ２３）。
【００９１】
以下、ＵＮＩフォーマットと同様な処理により、拡張ヘッダ生成部２４は、入力されたＡＴＭヘッダ１７６から、ＶＣＩ１７４情報を抽出し、固定長パケット２７１を要素とする出力バッファ部２５（または２６）の３、４オクテット目であるＶＣＩ２７４に抽出したＶＣＩ１７４を記録する（ステップＳａ２４）。
【００９２】
拡張ヘッダ生成部２４は、入力されたＡＴＭヘッダ１７６から、ＰＴ／ＣＬＰ１７５情報を抽出し、固定長パケット２７１を要素とする出力バッファ部２５（または２６）の６オクテット目であるＰＴ／ＣＬＰ２７５に抽出したＰＴ／ＣＬＰ１７５を記録する（ステップＳａ２５）。
【００９３】
拡張ヘッダ生成部２４は、固定長パケット２７１を要素とする出力バッファ部２５（または２６）の７、８オクテット目に規定値を記録する（ステップＳａ２６）。
【００９４】
また、ヘッダーバッファ部２２は、一時的に記録されたＡＴＭヘッダ１７６読み出して、固定長パケット２７１を要素とする出力バッファ部２５（または２６）の９から１２オクテット目であるＡＴＭヘッダ２７６に記録する（ステップＳａ２７）。
【００９５】
またＩＧＢＵＦ部１０は、続いて、入力バッファ部１１（または１２）からの読み出しを行いＩＧＣＥＬＬ部２０のペイロードバッファ部２３にペイロード１７７を入力する。
ペイロードバッファ部２３は、一時的に記憶されたペイロード１７７を読み出して、固定長パケット２７１を要素とする出力バッファ部２５（または２６）の１３から６０オクテット目であるペイロード２７７に記録する（ステップＳａ２８）。
【００９６】
ＩＧＣＥＬＬ部２０は、固定長パケット２７１を要素とする出力バッファ部２５（または２６）の６１から６４オクテット目に規定値を記録する（ステップＳａ２９）。
【００９７】
ＩＧＣＥＬＬ部２０は、出力バッファ部２５（または２６）への情報入力が完了すると、切換器２７を切換えて、出力バッファ部２５（または２６）から読み出して、プロトコル処理部２０１に入力する（ステップＳａ３０）。
【００９８】
（第３実施形態）
第１実施形態、第２実施形態では、ＡＴＭ回線側からパケット通信回線に向けての受信処理を説明した。
続いて、第３実施形態として、パケット通信回線側からＡＴＭ回線に向けての送信処理について説明する。
図１に示した概略ブロック図を同じく参照するので、構成ならびに符号の説明は省略する。
【００９９】
前述のＡＴＭ回線からの受信処理の場合には、接続されるＡＴＭ回線の種別により処理を変える必要があった。
ここで説明するＡＴＭ回線への送信処理については、前述の受信処理と異なりＡＴＭヘッダ変換部１４１でのＡＴＭヘッダの情報を参照しない処理とする方法を説明する。
【０１００】
ＰＲＯＣ部２２１から入力される固定長パケット（６４オクテット）におけるＡＴＭセルの情報（５２オクテット）は、ＡＴＭヘッダ変換部１４１が後段のＦＲＡＭＥＲ部１２１に入力するＡＴＭセル（５２オクテット）の構造と一致させることとし、固定長パケットに連続して割り付けることとする。
固定長パケットへの割り付けは、１オクテット目から５２オクテット目までの割付とする。
【０１０１】
これにより、ＡＴＭヘッダ変換部１４１では、ＰＲＯＣ部２２１から入力されるＡＴＭセルの情報（特にＡＴＭヘッダ情報）を参照する処理を行わないこととすることができる。
また、ＡＴＭヘッダ変換部１４１で拡張ＡＴＭヘッダを利用しないので、固定長パケットへの拡張ＡＴＭヘッダ情報も割り付けないこととし、拡張ＡＴＭヘッダを生成する処理をＰＲＯＣ部２２１の処理として増やさずにＡＴＭセルを生成できる。
【０１０２】
以上の方法をとることで、本実施形態によるＡＴＭヘッダ変換部１４１は、ＰＲＯＣ部２２２から入力されるＡＴＭセルの情報が割り付けられた固定長パケットを一時的な記憶領域に記録し、割り付けられたＡＴＭセルとして抽出し、その情報をそのまま読み出して、ＦＲＡＭＥＲ部１２１に入力することとする。
【０１０３】
改めて、処理の流れを説明すると、以下のようになる。
プロトコル処理部２０１に回線モジュール１２からデータパケットが入力された際、ＦＡＰ部２３１は、回線モジュール１２から入力されたデータパケットを指定されたあて先であるプロトコル処理部２０１に入力する。
【０１０４】
ＦＡＰ部２３１から入力されたパケット情報に付与されたアドレス情報に基づきＰＲＯＣ部２２１のＳＡＲ処理部２２２において、ＡＴＭセル化を行う。
ＳＡＲ処理部２２２は、固定長パケットにＡＴＭセルの情報を割付け、物理回線収容部１０１のＡＴＭヘッダ変換部１４１に固定長パケットを入力する。
【０１０５】
固定長パケットを入力されたＡＴＭヘッダ変換部１４１は、割り付けられたＡＴＭセル情報を抽出し、ＦＲＡＭＥＲ部１２１に入力する。
【０１０６】
ＡＴＭセルを入力されたＦＲＡＭＥＲ部１２１は、ＡＴＭヘッダ変換部１４１から入力されるＡＴＭセルをＳＯＮＥＴ／ＳＤＨフレームに挿入してＴＲＣＶ部１３１に入力する。
【０１０７】
ＳＯＮＥＴ／ＳＤＨフレームに挿入されたＡＴＭセルをＴＲＣＶ部１３１は、ＦＲＡＭＥＲ部１２１から入力された情報を物理回線４０１に送出する。
【０１０８】
以上の処理をとることにより、ＡＴＭヘッダ変換部１４１におけるＡＴＭ回線に向けての送信処理としては、ＡＴＭ回線の種別（ＵＮＩとＮＮＩ）の違いによって処理を変える必要はない。
【０１０９】
なお、固定フレームへのＡＴＭセル情報、拡張ＡＴＭヘッダ情報の割付を図３に示したが、各情報要素の割付順序、位置について上記説明に制限されることはなく、別の割付を行うことも可能である。説明した拡張ＡＴＭヘッダへの情報要素の割付方法としては、オクテット単位での割付を行うことを特徴としている。
ＡＴＭヘッダの情報要素をオクテット単位の割付を行うことにより、ＰＲＯＣ部２２１によるｂｉｔシフト処理などをＡＴＭヘッダ変換部１４１により実現することができる。
【０１１０】
なお、ＳＡＲ処理部２２２の入出力を６４オクテットの固定長パケットを使用する方法として説明したが、従来技術におけるＳＡＲ機能を利用し、物理回線収容部１０１と入出力される６４オクテットの固定長パケットと従来技術におけるＳＡＲ機能との変換処理部をＰＲＯＣ部２２１などに搭載する実施形態も本実施形態のＳＡＲ処理部２２２の一形態とする。
【０１１１】
なお、ＡＴＭ回線からの受信処理における固定長パケット２５１，２７１において、ＡＴＭヘッダ２５６，２７６を割り付けずに予備領域とする構成をとる方法も実施可能である。
【０１１２】
なお、ＡＴＭ通信方式によるＡＴＭ回線の通信品質などを管理するＯＡＭ（Operation, Administration, and, Maintenance）機能を使用する際においても、図１のＰＲＯＣ部２２１の物理回線収容部１０１側にＡＴＭ処理部として実装し、固定長パケットに割り付けられた拡張ＡＴＭヘッダを参照することにより、ＯＡＭ機能の処理を行うことができる。
【０１１３】
なお、ＦＡＰ部２３１は、あて先ポート番号として自己が収容する物理回線収容部１０１内に存在する場合は、ＦＡＰ部２３１とＦＡＰ部２３２との間の伝送路を介すことなくＰＲＯＣ部２２１にデータ送出を実施する構成を取ることも可能である。
また、物理回線収容部１０１内に複数のＡＴＭ回線を収容する構成をとり、上記のＦＡＰ部２３１を経由しないで通信するような場合において、固定長パケットへのＡＴＭヘッダならびにペイロード位置を送信と受信を合わせることにより、ＡＴＭ回線間の中継を行う際のＰＲＯＣ部２２１の中継処理の負荷を軽減することができる。
【０１１４】
なお、ＡＴＭヘッダ変換部１４１における、入力バッファ部１１と１２、ならびに、出力バッファ部２５と２６との切換は、一時的な記憶領域として用いられるためそれぞれの利用状況によって選択されることとする切換制御を行っている。
【図面の簡単な説明】
【０１１５】
【図１】この発明の第１の実施形態による概略ブロック図である。
【図２】図１のＡＴＭセル変換部におけるブロック図である。
【図３】第１の実施形態における固定長パケットへのＡＴＭセル情報の割付図（その１）である。
【図４】第１の実施形態における固定長パケットへのＡＴＭセル情報の割付処理を行う変換処理に関するフローチャート（その１）である。
【図５】第１の実施形態における固定長パケットへのＡＴＭセル情報の割付図（その２）である。
【図６】第１の実施形態における固定長パケットへのＡＴＭセル情報の割付処理を行う変換処理に関するフローチャート（その２）である。
【図７】従来技術における概略ブロック図である。
【図８】ＡＴＭセルフォーマットの構造である。
【図９】従来技術で行われているＡＴＭヘッダ処理に関するフローチャートである。
【符号の説明】
【０１１６】
１      ＡＴＭ通信装置
１１、１２      回線モジュール
１０１、１０２  物理回線収容部
１２１  ＦＲＡＭＥＲ部
１３１  ＴＲＣＶ部
１４１  ＡＴＭヘッダ変換部
２０１、２０２  プロトコル処理部
２２１、２４１  ＰＲＯＣ部
２２２  ＳＡＲ処理部
２２３  パケット処理部
２３１、２３２  ＦＡＰ部
４０１、４０２  物理回線
【図１】
0004903733.tif 000002
【図２】
0004903733.tif 000003
【図３】
0004903733.tif 000004
【図４】
0004903733.tif 000005
【図５】
0004903733.tif 000006
【図６】
0004903733.tif 000007
【図７】
0004903733.tif 000008
【図８】
0004903733.tif 000009
【図９】
0004903733.tif 000010