(57)【特許請求の範囲】
【請求項１】
バックブースト切換調整器回路を制御して、調整された出力電圧を出力ノードに供給する方法であって、該バックブースト切換調整器は、インダクタと、入力電圧と該インダクタの第１の端子との間に結合された第１のスイッチと、該インダクタの該第１の端子と接地との間に結合された第２のスイッチと、該インダクタの第２の端子と接地との間に結合された第３のスイッチと、該インダクタの該第２の端子と該出力ノードとの間に結合された第４のスイッチとを備え、
該切換調整器の該出力電圧に比例するフィードバック信号を生成する工程と、
該フィードバック信号に応答して生成される第１の駆動信号を用いて、該第１のスイッチのデューティサイクルを制御する工程と、
該フィードバック信号に応答して生成される第２の駆動信号を用いて、該第２のスイッチのデューティサイクルを制御し、これにより、該第１のスイッチがオンのときに該第２のスイッチはオフとなり、該第２のスイッチがオンのときに該第１のスイッチはオフとなる、工程と、
該フィードバック信号に応答して生成される第３の駆動信号を用いて、該第３のスイッチのデューティサイクルを制御し、これにより、該出力ノードにおいて該出力電圧が調整されている間、該第１のスイッチの非ゼロのデューティサイクルは、該第３のスイッチの非ゼロのデューティサイクルと等しくない、工程と、
該フィードバック信号に応答して生成される第４の駆動信号を用いて、該第４のスイッチのデューティサイクルを制御し、これにより、該第４のスイッチがオンのときに該第３のスイッチがオフとなり、該第３のスイッチがオンのときに該第４のスイッチがオフとなる、工程と、
を包含する方法。
【請求項２】
前記フィードバック信号に比例する第１および第２の電圧信号を生成する工程と、
第１および第２の周期的波形信号を提供する工程と、
該第１の電圧信号を該第１の周期的波形信号と比較して第１の制御信号を生成する工程であって、前記第１および第２の駆動信号は、該第１の制御信号に応答して生成される、工程と、
該第２の電圧信号を該第２の周期的波形信号と比較して第２の制御信号を生成する工程であって、前記第３および第４の駆動信号は、該第２の制御信号に応答して生成される、工程と、
をさらに包含する、請求項１に記載の方法。
【請求項３】
前記第１および前記第２の周期的波形信号を提供する工程は、直流のオフセット電圧だけ該第２の周期的波形信号からオフセットした該第１の周期的波形信号を提供する工程をさらに包含する、請求項２に記載の方法。
【請求項４】
前記第１および前記第２の電圧信号を生成する工程は、直流のオフセット電圧だけ該第１の電圧信号からオフセットした該第２の電圧信号を生成する工程をさらに包含する、請求項２に記載の方法。
【請求項５】
前記第１および前記第２の周期的波形信号を提供する工程は、同じ波形および同じピークツーピーク振幅を有する該第１および該第２の周期的波形信号を提供する工程をさらに包含する、請求項２に記載の方法。
【請求項６】
前記第１および前記第２の周期的波形信号を提供する工程は、該第１の周期的波形信号の波形と異なる波形を有する該第２の周期的波形信号を提供する工程をさらに包含する、請求項２に記載の方法。
【請求項７】
前記第１および前記第２の周期的波形信号を提供する工程は、該第１の周期的波形信号と異なるピークツーピーク振幅を有する該第２の周期的波形信号を提供する工程をさらに包含する、請求項２に記載の方法。
【請求項８】
前記第１および第２の周期的波形信号は鋸波形信号である、請求項２に記載の方法。
【請求項９】
前記第１および第２の周期的波形信号は三角波形信号である、請求項２に記載の方法。
【請求項１０】
前記フィードバック信号に比例する第１および第２の電圧信号を生成する工程と、
第１および第２の周期的波形信号を提供する工程と、
該第１の電圧信号を該第１の周期的波形信号と比較して、第１の制御信号を生成する工程と、
該第２の電圧信号と該第２の周期的波形信号と比較して、第２の制御信号を生成する工程と、
該第１および第２の制御信号を選択して、第１の選択信号を生成する工程であって、該第１の選択信号は、実質的に一定の伝播遅延を有し、前記第１および第２の駆動信号は、該第１の選択信号に応答して生成される、工程と、
該第１および第２の制御信号を選択して、第２の選択信号を生成する工程であって、該第２の選択信号は、実質的に一定の伝播遅延を有し、前記第３および第４の駆動信号は、該第２の選択信号に応答して生成される、工程と、
をさらに包含する、請求項１に記載の方法。
【請求項１１】
バックブースト切換調整器回路を制御して、調整された出力電圧を出力ノードに供給する方法であって、該バックブースト切換調整器は、インダクタと、入力電圧と該インダクタの第１の端子との間に結合された第１のスイッチと、接地に結合されたアノードおよび該インダクタの該第１の端子に結合されたカソードを備えた第１のダイオードと、該インダクタの第２の端子と接地との間に結合された第２のスイッチと、該インダクタの該第２の端子に結合されたアノードおよび該出力ノードに結合されたカソードを備えた第２のダイオードとを備え、
該切換調整器の該出力電圧に比例するフィードバック信号を生成する工程と、
該フィードバック信号に応答して生成される第１の駆動信号を用いて、該第１のスイッチのデューティサイクルを制御する工程と、
該フィードバック信号に応答して生成される第２の駆動信号を用いて、該第２のスイッチのデューティサイクルを制御し、これにより、該出力ノードにおいて該出力電圧が調整されている間、該第１のスイッチの非ゼロのデューティサイクルは、該第２のスイッチの非ゼロのデューティサイクルと等しくない、工程と、
を包含する、方法。
【請求項１２】
前記フィードバック信号に比例する第１および第２の電圧信号を生成する工程と、
第１および第２の周期的波形信号を提供する工程と、
該第１の電圧信号を該第１の周期的波形信号と比較して、第１の制御信号を生成する工程であって、前記第１の駆動信号は、該第１の制御信号に応答して生成される、工程と、
該第２の電圧信号を該第２の周期的波形信号と比較して、第２の制御信号を生成する工程であって、前記第２の駆動信号は、該第２の制御信号に応答して生成される、工程と、
をさらに包含する、請求項１１に記載の方法。
【請求項１３】
前記第１および前記第２の周期的波形信号を提供する工程は、直流電流オフセット電圧だけ該第２の周期的波形信号からオフセットした該第１の周期的波形信号を提供する工程をさらに包含する、請求項１２に記載の方法。
【請求項１４】
前記第１および前記第２の電圧信号を生成する工程は、直流オフセット電圧だけ該第１の電圧信号からオフセットした該第２の電圧信号を生成する工程をさらに包含する、請求項１２に記載の方法。
【請求項１５】
前記第１および前記第２の周期的波形信号を提供する工程は、同じ波形および同じピークツーピーク振幅を有する該第１および該第２の周期的波形信号を提供する工程をさらに包含する、請求項１２に記載の方法。
【請求項１６】
前記第１および前記第２の周期的波形信号を提供する工程は、該第１の周期的波形信号の波形と異なる波形を有する該第２の周期的波形信号を提供する工程をさらに包含する、請求項１２に記載の方法。
【請求項１７】
前記第１および前記第２の周期的波形信号を提供する工程は、該第１の周期的波形信号と異なるピークツーピーク振幅を有する該第２の周期的波形信号を提供する工程をさらに包含する、請求項１２に記載の方法。
【請求項１８】
前記第１および前記第２の周期的波形信号は鋸波形信号である、請求項１２に記載の方法。
【請求項１９】
前記第１および前記第２の周期的波形信号は三角波形信号である、請求項１２に記載の方法。
【請求項２０】
前記フィードバック信号に比例する第１および第２の電圧信号を生成する工程と、
第１および第２の周期的波形信号を提供する工程と、
該第１の電圧信号を該第１の周期的波形信号と比較して、第１の制御信号を生成する工程と、
該第２の電圧信号を該第２の周期的波形信号と比較して、第２の制御信号を生成する工程と、
該第１および第２の制御信号を選択して、第１の選択信号を生成する工程であって、該第１の選択信号は、実質的に一定の伝播遅延を有し、前記第１の駆動信号は、該第１の選択信号に応答して生成される、工程と、
該第１および第２の制御信号を選択して、第２の選択信号を生成する工程であって、該第２の選択信号は、実質的に一定の伝播遅延を有し、前記第２の駆動信号は、該第２の選択信号に応答して生成される、工程と、
をさらに包含する、請求項１１に記載の方法。
【請求項２１】
バックブースト切換調整器回路を制御して、調整された出力電圧を出力ノードに供給する方法であって、該バックブースト切換調整器は、インダクタと、入力電圧と該インダクタの第１の端子との間に結合された第１のスイッチと、該インダクタの該第１の端子と接地との間に結合された第２のスイッチと、該インダクタの第２の端子と接地との間に結合された第３のスイッチと、該インダクタの該第２の端子に結合されたアノードおよび該出力ノードに結合されたカソードを備えたダイオードとを備え、該方法は、
該切換調整器の該出力電圧に比例するフィードバック信号を生成する工程と、
該フィードバック信号に応答して生成される第１の駆動信号を用いて、該第１のスイッチのデューティサイクルを制御する工程と、
該フィードバック信号に応答して生成される第２の駆動信号を用いて、該第２のスイッチのデューティサイクルを制御し、これにより、該第１のスイッチがオンのときに該第２のスイッチがオフとなり、該第２のスイッチがオンのときに該第１のスイッチがオフとなる、工程と、
該フィードバック信号に応答して生成される第３の駆動信号を用いて、該第３のスイッチのデューティサイクルを制御し、これにより、該出力ノードにおいて該出力電圧が調整されている間、該第１のスイッチの非ゼロのデューティサイクルは、該第３のスイッチの非ゼロのデューティサイクルと等しくない、工程と、
を包含する、方法。
【請求項２２】
前記フィードバック信号に比例する第１および第２の電圧信号を生成する工程と、
第１および第２の周期的波形信号を提供する工程と、
該第１の電圧信号を該第１の周期的波形信号と比較して第１の制御信号を生成する工程であって、前記第１および第２の駆動信号は、該第１の制御信号に応答して生成される、工程と、
該第２の電圧信号を該第２の周期的波形信号と比較して第２の制御信号を生成する工程であって、前記第３の駆動信号は、該第２の制御信号に応答して生成される、工程と、
をさらに包含する、請求項２１に記載の方法。
【請求項２３】
前記第１および前記第２の周期的波形信号を提供する工程は、直流のオフセット電圧だけ該第２の周期的波形信号からオフセットした該第１の周期的波形信号を提供する工程をさらに包含する、請求項２２に記載の方法。
【請求項２４】
前記第１および前記第２の電圧信号を生成する工程は、直流オフセット電圧だけ該第１の電圧信号からオフセットした該第２の電圧信号を生成する工程をさらに包含する、請求項２２に記載の方法。
【請求項２５】
前記第１および前記第２の周期的波形信号を提供する工程は、同じ波形および同じピークツーピーク振幅を有する該第１および第２の周期的波形信号を提供する工程をさらに包含する、請求項２２に記載の方法。
【請求項２６】
前記第１および前記第２の周期的波形信号を提供する工程は、該第１の周期的波形信号と異なる波形を有する該第２の周期的波形信号を提供する工程をさらに包含する、請求項２２に記載の方法。
【請求項２７】
前記第１および前記第２の周期的波形信号を提供する工程は、該第１の周期的波形信号と異なるピークツーピーク振幅を有する該第２の周期的波形信号を提供する工程をさらに包含する、請求項２２に記載の方法。
【請求項２８】
前記第１および前記第２の周期的波形信号は鋸波形信号である、請求項２２に記載の方法。
【請求項２９】
前記第１および前記第２の周期的波形信号は三角波形信号である、請求項２２に記載の方法。
【請求項３０】
前記フィードバック信号に比例する第１および第２の電圧信号を生成する工程と、
第１および第２の周期的波形信号を提供する工程と、
該第１の電圧信号を該第１の周期的波形信号と比較して、第１の制御信号を生成する工程と、
該第２の電圧信号を該第２の周期的波形信号と比較して、第２の制御信号を生成する工程と、
該第１および第２の制御信号を選択して、第１の選択信号を生成する工程であって、該第１の選択信号は、実質的に一定の伝播遅延を有し、前記第１および第２の駆動信号は、該第１の選択信号に応答して生成される、工程と、
該第１および第２の制御信号を選択して、第２の選択信号を生成する工程であって、該第２の選択信号は、実質的に一定の伝播遅延を有し、前記第３の駆動信号は、該第２の選択信号に応答して生成される、工程と、
をさらに包含する、請求項２１に記載の方法。
【請求項３１】
バックブースト切換調整器回路を制御して、調整された出力電圧を出力ノードに供給する方法であって、該バックブースト切換調整器は、インダクタと、入力電圧と該インダクタの第１の端子との間に結合された第１のスイッチと、接地に結合されたアノードおよび該インダクタの該第１の端子に結合されたカソードを備えたダイオードと、該インダクタの第２の端子と接地との間に結合された第２のスイッチと、該インダクタの該第２の端子と該出力ノードとの間に結合された第３のスイッチとを備え、
該切換調整器の該出力電圧に比例するフィードバック信号を生成する工程と、
該フィードバック信号に応答して生成される第１の駆動信号を用いて、該第１のスイッチのデューティサイクルを制御する工程と、
該フィードバック信号に応答して生成される第２の駆動信号を用いて、該第２のスイッチのデューティサイクルを制御し、これにより、該出力ノードにおいて該出力電圧が調整されている間、該第１のスイッチの非ゼロのデューティサイクルは、該第２のスイッチの非ゼロのデューティサイクルと等しくない、工程と、
該フィードバック信号に応答して生成される第３の駆動信号を用いて、該第３のスイッチのデューティサイクルを制御し、これにより、該第３のスイッチがオンのときに該第２のスイッチがオフとなり、該第２のスイッチがオンのときに該第３のスイッチがオフとなる、工程と、
を包含する、方法。
【請求項３２】
前記フィードバック信号に比例する第１および第２の電圧信号を生成する工程と、
第１および第２の周期的波形信号を提供する工程と、
該第１の電圧信号を該第１の周期的波形信号と比較して、第１の制御信号を生成する工程であって、前記第１の駆動信号は、該第１の制御信号に応答して生成される、工程と、
該第２の電圧信号を該第２の周期的波形信号と比較して、第２の制御信号を生成する工程であって、前記第２および第３の駆動信号は、該第２の制御信号に応答して生成される、工程と、
をさらに包含する、請求項３１に記載の方法。
【請求項３３】
前記第１および前記第２の周期的波形信号を提供する工程は、直流オフセット電圧だけ該第２の周期的波形信号からオフセットした該第１の周期的波形信号を提供する工程をさらに包含する、請求項３２に記載の方法。
【請求項３４】
前記第１および前記第２の電圧信号を生成する工程は、直流オフセット電圧だけ該第１の電圧信号からオフセットした該第２の電圧信号を生成する工程をさらに包含する、請求項３２に記載の方法。
【請求項３５】
前記第１および前記第２の周期的波形信号を提供する工程は、同じ波形および同じピークツーピーク振幅を有する該第１および該第２の周期的波形信号を提供する工程をさらに包含する、請求項３２に記載の方法。
【請求項３６】
前記第１および前記第２の周期的波形信号を提供する工程は、該第１の周期的波形信号と異なる波形を有する該第２の周期的波形信号を提供する工程をさらに包含する請求項３２に記載の方法。
【請求項３７】
前記第１および前記第２の周期的波形信号を提供する工程は、該第１の周期的波形信号と異なるピークツーピーク振幅を有する該第２の周期的波形信号を提供する工程をさらに包含する、請求項３２に記載の方法。
【請求項３８】
前記第１および第２の周期的波形信号は鋸波形信号である、請求項３２に記載の方法。
【請求項３９】
前記第１および第２の周期的波形信号は三角波形信号である、請求項３２に記載の方法。
【請求項４０】
前記フィードバック信号に比例する第１および第２の電圧信号を生成する工程と、
第１および第２の周期的波形信号を提供する工程と、
該第１の電圧信号を該第１の周期的波形信号と比較して、第１の制御信号を生成する工程と、
該第２の電圧信号を該第２の周期的波形信号と比較して、第２の制御信号を生成する工程と、
該第１および第２の制御信号を選択して、第１の選択信号を生成する工程であって、該第１の選択信号は、実質的に一定の伝播遅延を有し、前記第１の駆動信号は、該第１の選択信号に応答して生成される、工程と、
該第１および第２の制御信号を選択して、第２の選択信号を生成する工程であって、該第２の選択信号は、実質的に一定の伝播遅延を有し、前記第２および第３の駆動信号は、該第２の選択信号に応答して生成される、工程と、
をさらに包含する、請求項３１に記載の方法。
【請求項４１】
バックブースト切換調整器回路を制御して、調整された出力電圧を出力ノードに供給する制御回路であって、該バックブースト切換調整器は、インダクタと、入力電圧と該インダクタの第１の端子との間に結合された第１のスイッチと、該インダクタの該第１の端子と接地との間に結合された第２のスイッチと、該インダクタの第２の端子と接地との間に結合された第３のスイッチと、該インダクタの該第２の端子と該出力ノードとの間に結合された第４のスイッチとを備え、該制御回路は、
該切換調整器回路の該出力ノードに結合された入力ノードと、波形出力ノードにおいて周期的波形を提供する波形発生器と、第１、第２、第３および第４の出力ノードとを備える信号発生器回路であって、該第１および第２の出力ノードは該信号発生器回路の該入力ノードに結合され、該第３および第４の出力ノードは該波形発生器の該波形出力ノードに結合される、信号発生器回路と、
該信号発生器回路の該第１および第３の出力ノードにそれぞれ結合された第１および第２の入力を備える第１のコンパレータ回路と、
該信号発生器回路の該第２および第４の出力ノードにそれぞれ結合された第１および第２の入力を備える第２のコンパレータ回路と、
論理ゲートを備える論理回路であって、該論理回路は、該第１のコンパレータ回路の出力に結合された第１の入力と、該第２のコンパレータ回路の出力に結合された第２の入力と、該第１、第２、第３および第４のスイッチにそれぞれ結合された第１、第２、第３および第４の出力とを備え、該第２のスイッチがオンになると該第１のスイッチはオフとなり、該第１のスイッチがオンになると該第２のスイッチはオフとなり、該第４のスイッチがオンになると該第３のスイッチはオフとなり、該第３のスイッチがオンになると該第４のスイッチはオフとなる、論理回路と、
を備える、制御回路。
【請求項４２】
前記信号発生器回路の前記第３の出力ノードと前記第４の出力ノードとの間に直流オフセットが生成される、請求項４１に記載の制御回路。
【請求項４３】
前記信号発生器回路は、前記第３の出力ノードと前記第４の出力ノードとの間に結合された抵抗器と、該第４の出力ノードと接地との間に結合された電流ソースとをさらに備え、該抵抗器および該電流ソースは、前記直流オフセットを生成する、請求項４２に記載の制御回路。
【請求項４４】
前記信号発生器回路の前記第１の出力ノードと前記第２の出力ノードとの間に直流オフセットが生成される、請求項４１に記載の制御回路。
【請求項４５】
前記信号発生器回路は、前記第１の出力ノードと前記第２の出力ノードとの間に結合された抵抗器と、前記第２の出力ノードと接地との間に結合された電流ソースとをさらに備え、該抵抗器および該電流ソースは前記直流オフセットを生成する、請求項４４に記載の制御回路。
【請求項４６】
前記波形発生器は第１および第２の波形発生器を備え、該第１の波形発生器は、第１の波形出力ノードにおいて第１の周期的波形を提供し、該第２の周期的波形発生器は、第２の波形出力ノードにおいて第２の周期的波形を提供し、前記信号発生器回路の前記第３の出力ノードは、該第１の波形出力ノードに結合され、該信号発生器回路の前記第４の出力ノードは、該第２の波形出力ノードに結合される、請求項４１に記載の制御回路。
【請求項４７】
前記周期的波形は鋸波形である、請求項４１に記載の制御回路。
【請求項４８】
前記周期的波形は三角波形である、請求項４１に記載の制御回路。
【請求項４９】
前記制御回路は、第１および第２のマルチプレクサ回路をさらに備え、該第１のマルチプレクサ回路は、前記論理回路の前記第１の入力と前記第１および第２のコンパレータの各々の前記出力との間に結合され、該第２のマルチプレクサ回路は、該論理回路の前記第２の入力と該第１および第２のコンパレータの各々の該出力との間に結合される、請求項４１に記載の制御回路。
【請求項５０】
前記制御回路は、
第１および第２の入力と、前記信号発生器回路の前記入力ノードに結合された出力とを有する増幅器回路と、
前記切換調整器回路の前記出力ノードと該増幅器回路の該第１の入力との間に結合された第１の抵抗器と、
該増幅器回路の該第１の入力と接地との間に結合された第２の抵抗器と、
をさらに備える、請求項４１に記載の制御回路。
【請求項５１】
バックブースト切換調整器回路を制御して、調整された出力電圧を出力ノードに供給する制御回路であって、該バックブースト切換調整器は、インダクタと、入力電圧と該インダクタの第１の端子との間に結合された第１のスイッチと、接地に結合されたアノードおよび該インダクタの該第１の端子に結合されたカソードを備えた第１のダイオードと、該インダクタの第２の端子と接地との間に結合された第２のスイッチと、該インダクタの該第２の端子に結合されたアノードおよび該出力ノードに結合されたカソードを備えた第２のダイオードとを備え、該制御回路は、
該切換調整器回路の該出力ノードに結合された入力ノードと、波形出力ノードにおいて周期的波形を提供する波形発生器と、第１、第２、第３および第４の出力ノードとを備える信号発生器回路であって、該第１および第２の出力ノードは該信号発生器回路の該入力ノードに結合され、該第３および第４の出力ノードは該波形発生器の該波形出力ノードに結合される、信号発生器回路と、
該信号発生器回路の該第１および第３の出力ノードにそれぞれ結合された第１および第２の入力を備える第１のコンパレータ回路と、
該信号発生器回路の該第２および第４の出力ノードにそれぞれ結合された第１および第２の入力を備える第２のコンパレータ回路と、
論理ゲートを備える論理回路であって、該論理回路は、該第１のコンパレータ回路の出力に結合された第１の入力と、該第２のコンパレータ回路の出力に結合された第２の入力と、該第１および第２のスイッチにそれぞれ結合された第１および第２の出力とを備える、論理回路と、
を備える、制御回路。
【請求項５２】
前記信号発生器回路の前記第３の出力ノードと前記第４の出力ノードとの間に直流オフセットが生成される、請求項５１に記載の制御回路。
【請求項５３】
前記信号発生器回路は、前記第３の出力ノードと前記第４の出力ノードとの間に結合された抵抗器と、前記第４の出力ノードと接地との間に結合された電流ソースとをさらに備え、該抵抗器および該電流ソースは、前記直流オフセットを生成する、請求項５２に記載の制御回路。
【請求項５４】
前記信号発生器回路の前記第１の出力ノードと前記第２の出力ノードとの間に直流オフセットが生成される、請求項５１に記載の制御回路。
【請求項５５】
前記信号発生器回路は、前記第１の出力ノードと前記第２の出力ノードとの間に結合された抵抗器と、前記第２の出力ノードと接地との間に結合された電流ソースとをさらに備え、該抵抗器および該電流ソースは、前記直流オフセットを生成する、請求項５４に記載の制御回路。
【請求項５６】
前記波形発生器は、第１および第２の波形発生器を備え、該第１の波形発生器は、第１の波形出力ノードにおいて第１の周期的波形を提供し、該第２の周期的波形発生器は、第２の波形出力ノードにおいて第２の周期的波形を提供し、該信号発生器回路の前記第３の出力ノードは該第１の波形出力ノードに結合され、該信号発生器回路の前記第４の出力ノードは該第２の波形出力ノードに結合される、請求項５１に記載の制御回路。
【請求項５７】
前記周期的波形は鋸波形である、請求項５１に記載の制御回路。
【請求項５８】
前記周期的波形は三角波形である、請求項５１に記載の制御回路。
【請求項５９】
前記制御回路は、第１および第２のマルチプレクサ回路をさらに備え、該第１のマルチプレクサ回路は、前記論理回路の前記第１の入力と前記第１および第２のコンパレータのそれぞれの前記出力との間に結合され、該第２のマルチプレクサ回路は、該論理回路の前記第２の入力と該第１および第２のコンパレータのそれぞれの該出力との間に結合される、請求項５１に記載の制御回路。
【請求項６０】
前記制御回路は、
第１および第２の入力と、前記信号発生器回路の前記入力ノードに結合された出力とを有する増幅器回路と、
前記切換調整器回路の前記出力ノードと該増幅器回路の該第１の入力との間に結合された第１の抵抗器と、
該増幅器回路の該第１の入力と接地との間に結合された第２の抵抗器と、
をさらに備える、請求項５１に記載の制御回路。
【請求項６１】
バックブースト切換調整器回路を制御して、調整された出力電圧を出力ノードに供給する制御回路であって、該バックブースト切換調整器は、インダクタと、入力電圧と該インダクタの第１の端子との間に結合された第１のスイッチと、該インダクタの該第１の端子と接地との間に結合された第２のスイッチと、該インダクタの第２の端子と接地との間に結合された第３のスイッチと、該インダクタの該第２の端子に結合されたアノードおよび該出力ノードに結合されたカソードを備えたダイオードとを備え、該制御回路は、
該切換調整器回路の該出力ノードに結合された入力ノードと、波形出力ノードにおいて周期的波形を提供する波形発生器と、第１、第２、第３および第４の出力ノードとを備える信号発生器回路であって、該第１および第２の出力ノードは該信号発生器回路の該入力ノードに結合され、該第３および第４の出力ノードは該波形発生器の該波形出力ノードに結合される、信号発生器回路と、
該信号発生器回路の該第１および第３の出力ノードにそれぞれ結合された第１および第２の入力を備える第１のコンパレータ回路と、
該信号発生器回路の該第２および第４の出力ノードにそれぞれ結合された第１および第２の入力を備える第２のコンパレータ回路と、
論理ゲートを備える論理回路であって、該論理回路は、該第１のコンパレータ回路の出力に結合された第１の入力と、該第２のコンパレータ回路の出力に結合された第２の入力と、該第１、第２および第３のスイッチにそれぞれ結合された第１、第２および第３の出力とを備え、該第２のスイッチがオンになると該第１のスイッチはオフになり、該第１のスイッチがオンになると該第２のスイッチはオフになる、論理回路と、
を備える、制御回路。
【請求項６２】
前記信号発生器回路の前記第３の出力ノードと前記第４の出力ノードとの間に直流オフセットが生成される、請求項６１に記載の制御回路。
【請求項６３】
前記信号発生器回路は、前記第３の出力ノードと前記第４の出力ノードとの間に結合された抵抗器と、該第４の出力ノードと接地との間に結合された電流ソースとをさらに備え、該抵抗器および該電流ソースは前記直流オフセットを生成する、請求項６２に記載の制御回路。
【請求項６４】
前記信号発生器回路の前記第１の出力ノードと前記第２の出力ノードとの間に直流オフセットが生成される、請求項６１に記載の制御回路。
【請求項６５】
前記信号発生器回路は、前記第１の出力ノードと前記第２の出力ノードとの間に結合された抵抗器と、該第２の出力ノードと接地との間に結合された電流ソースとをさらに備え、該抵抗器および該電流ソースは、前記直流オフセットを生成する、請求項６４に記載の制御回路。
【請求項６６】
前記波形発生器は、第１および第２の波形発生器を備え、該第１の波形発生器は、第１の波形出力ノードにおいて第１の周期的波形を提供し、該第２の周期的波形発生器は、第２の波形出力ノードにおいて第２の周期的波形を提供し、前記信号発生器回路の前記第３の出力ノードは、該第１の波形出力ノードに結合され、該信号発生器回路の前記第４の出力ノードは、該第２の波形出力ノードに結合される、請求項６１に記載の制御回路。
【請求項６７】
前記周期的波形は鋸波形である、請求項６１に記載の制御回路。
【請求項６８】
前記周期的波形は三角波形である、請求項６１に記載の制御回路。
【請求項６９】
前記制御回路は、第１および第２のマルチプレクサ回路をさらに備え、該第１のマルチプレクサ回路は、前記論理回路の前記第１の入力と前記第１および第２のコンパレータの各々の前記出力との間に結合され、該第２のマルチプレクサ回路は、該論理回路の前記第２の入力と該第１および第２のコンパレータの各々の該出力との間に結合される、請求項６１に記載の制御回路。
【請求項７０】
前記制御回路は、
第１および第２の入力と、前記信号発生器回路の前記入力ノードに結合された出力とを有する増幅器回路と、
前記切換調整器回路の前記出力ノードと該増幅器回路の該第１の入力との間に結合された第１の抵抗器と、
該増幅器回路の該第１の入力と接地との間に結合された第２の抵抗器と、
をさらに備える、請求項６１に記載の制御回路。
【請求項７１】
バックブースト切換調整器回路を制御して、調整された出力電圧を出力ノードに供給する制御回路であって、該バックブースト切換調整器は、インダクタと、入力電圧と該インダクタの第１の端子との間に結合された第１のスイッチと、接地に結合されたアノードおよび該インダクタの該第１の端子に結合されたカソードを備えたダイオードと、該インダクタの第２の端子と接地との間に結合された第２のスイッチと、該インダクタの該第２の端子と該出力ノードとの間に結合された第３のスイッチとを備え、該制御回路は、
該切換調整器回路の該出力ノードに結合された入力ノードと、波形出力ノードにおいて周期的波形を提供する波形発生器と、第１、第２、第３および第４の出力ノードとを備える信号発生器回路であって、該第１および第２の出力ノードは該信号発生器回路の該入力ノードに結合され、該第３および第４の出力ノードは該波形発生器の該波形出力ノードに結合される、信号発生器回路と、
該信号発生器回路の該第１および第３の出力ノードにそれぞれ結合された第１および第２の入力を備える第１のコンパレータ回路と、
該信号発生器回路の該第２および第４の出力ノードにそれぞれ結合された第１および第２の入力を備える第２のコンパレータ回路と、
論理ゲートを備える論理回路であって、該論理回路は、該第１のコンパレータ回路の出力に結合された第１の入力と、該第２のコンパレータ回路の出力に結合された第２の入力と、該第１、第２および第３のスイッチにそれぞれ結合された第１、第２および第３の出力とを備え、該第２のスイッチがオンになると該第３のスイッチはオフになり、該第３のスイッチがオンになると該第２のスイッチはオフになる、論理回路と、
を備える、制御回路。
【請求項７２】
前記信号発生器回路の前記第３の出力ノードと前記第４の出力ノードとの間に直流オフセットが生成される、請求項７１に記載の制御回路。
【請求項７３】
前記信号発生器回路は、前記第３の出力ノードと前記第４の出力ノードとの間に結合された抵抗器と、該第４の出力ノードと接地との間に結合された電流ソースとをさらに備え、該抵抗器および該電流ソースは、前記直流オフセットを生成する、請求項７２に記載の制御回路。
【請求項７４】
前記信号発生器回路の前記第１の出力ノードと前記第２の出力ノードとの間に直流オフセットが生成される、請求項７１に記載の制御回路。
【請求項７５】
前記信号発生器回路は、前記第１の出力ノードと前記第２の出力ノードとの間に結合された抵抗器と、前記第２の出力ノードと接地との間に結合された電流ソースとをさらに備え、該抵抗器および該電流ソースは、前記直流オフセットを生成する、請求項７４に記載の制御回路。
【請求項７６】
前記波形発生器は、第１および第２の波形発生器を備え、該第１の波発生器は、第１の波形出力ノードにおいて第１の周期的波形を提供し、該第２の周期的波形発生器は、第２の波形出力ノードにおいて第２の周期的波形を提供し、前記信号発生器回路の前記第３の出力ノードは該第１の波形出力ノードに結合され、該信号発生器回路の前記第４の出力ノードは該第２の波形出力ノードに結合される、請求項７１に記載の制御回路。
【請求項７７】
前記周期的波形は鋸波形である、請求項７１に記載の制御回路。
【請求項７８】
前記周期的波形は三角波形である、請求項７１に記載の制御回路。
【請求項７９】
前記制御回路は、第１および第２のマルチプレクサ回路をさらに備え、該第１のマルチプレクサ回路は、前記論理回路の前記第１の入力と前記第１および第２のコンパレータの各々の前記出力との間に結合され、該第２のマルチプレクサ回路は、該論理回路の前記第２の入力と該第１および第２のコンパレータの各々の該出力との間に結合される、請求項７１に記載の制御回路。
【請求項８０】
前記制御回路は、
第１および第２の入力と、前記信号発生器回路の前記入力ノードに結合された出力とを有する増幅器回路と、
前記切換調整器回路の前記出力ノードと該増幅器回路の該第１の入力との間に結合された第１の抵抗器と、
該増幅器回路の該第１の入力と接地との間に結合された第２の抵抗器と、
をさらに備える、請求項７１に記載の制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、切換調整器に関する。より詳細には、本発明は、高効率を保持するバックブースト切換調整器を制御する制御回路および方法に関する。
【０００２】
【従来の技術】
切換調整器は、調整されていない入力電圧ＶINから、調整された出力電圧ＶOUTを負荷に提供する。同期型切換調整器は、少なくとも２つのスイッチを有し、これらのスイッチは、互いに脱調状態で（ｏｕｔ  ｏｆ  ｐｈａｓｅ  ｗｉｔｈ  ｅａｃｈ  ｏｔｈｅｒ）オンおよびオフを切り換え、負荷に電流を提供する。
制御回路は、スイッチの切換えを制御する。
【０００３】
図１Ａ〜１Ｃを参照して、３種類の従来技術の同期型切換調整器について説明する。図１Ａは、典型的なバック切換調整器１０を示し、この調整器は、入力電圧ＶINよりも低い出力電圧ＶOUTを調整し得るだけである。図１Ｂは、典型的なブースト切換調整器１２を示し、この調整器は、入力電圧ＶINよりも高い出力電圧ＶOUTを調整し得るだけである。図１Ｃは、典型的なバックブースト切換調整器１４を示し、この調整器は、入力電圧ＶINよりも高いか、低いかあるいは同じ値の出力電圧ＶOUTを調整し得る。
【０００４】
図１Ａを参照して、同期型バック切換調整器１０は、２つのスイッチＡおよびＢを有する。制御回路（図示せず）は、ＡおよびＢを、互いに脱調状態でオン（閉）およびオフ（開）に切り換え、負荷１９に電流を供給する。切換調整器１０は、入力キャパシタ１６と、同期型スイッチＡおよびＢと、インダクタ１７と、出力キャパシタ１８とを含む。入力電圧ソースＶINおよび入力キャパシタ１６は、スイッチＡの第１の端子と接地との間に結合される。スイッチＢは、スイッチＡの第２の端子と接地との間に結合される。インダクタ１７の第１の端子は、スイッチＡの第２の端子に結合され、出力キャパシタ１８および負荷１９は、インダクタ１７の第２の端子と接地との間に結合される。
【０００５】
図１Ｂを参照して、同期型ブースト切換調整器１２は、２つのスイッチＣおよびＤを有する。制御回路（図示せず）は、ＣおよびＤを、互いに脱調状態でオン（閉）およびオフ（開）に切り換え、負荷１９に電流を供給する。切換調整器１２は、入力キャパシタ１６と、同期型スイッチＣおよびＤと、インダクタ１７と、出力キャパシタ１８とを含む。入力電圧ソースＶINおよび入力キャパシタ１６は、インダクタ１７の第１の端子と接地との間に結合される。スイッチＣは、インダクタ１７の第２の端子と接地との間に結合される。スイッチＤは、インダクタ１７の第２の端子に結合された第１の端子と、出力キャパシタ１８の第１の端子に結合された第２の端子とを有する。出力キャパシタ１８は、接地に結合された第２の端子を有し、負荷１９は、出力キャパシタ１８の第１の端子と接地との間に結合される。
【０００６】
図１Ｃを参照して、同期型バックブースト切換調整器１４は、入力キャパシタ１６と、インダクタ１７と、出力キャパシタ１８と、スイッチＡ、Ｂ、ＣおよびＤとを含む。スイッチＡ、Ｂ、ＣおよびＤは、例えば金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）またはバイポーラ接合型トランジスタ（ＢＪＴ）であり得る。入力電圧ＶINおよび入力キャパシタ１６は、スイッチＡの第１の端子と接地との間に結合される。スイッチＢは、スイッチＡの第２の端子と接地との間に結合される。インダクタ１７は、スイッチＡの第２の端子とスイッチＤの第１の端子との間に結合される。スイッチＣは、スイッチＤの第１の端子と接地との間に結合される。出力キャパシタ１８および負荷１９は、スイッチＤの第２の端子と接地との間に結合される。
【０００７】
切換調整器１４は、４つのスイッチ（Ａ、Ｂ、ＣおよびＤ）を含む。制御回路（図示せず）は、Ａ、Ｂ、ＣおよびＤのオンおよびオフを切り換えて、負荷１９に電流を供給する。従来技術の制御回路は典型的には、スイッチＡおよびＣを共にオンに切り換え、ＢおよびＤを共にオンに切り換える。スイッチＢおよびＤがオンになると、スイッチＡおよびＣはオフになり、スイッチＡおよびＣがオンになると、スイッチＢおよびＤはオフになる。従来技術の制御回路は、以下の切換えシーケンスの反復を使用する：すなわち、ＡおよびＣをオンし、次いでＢおよびＤをオンし、次いでＡおよびＣをオンし、次いでＢおよびＤをオンするといった具合にである。このように、従来技術の制御回路は、調整器１４内の４つのスイッチ全てのオンオフを切り換えて、負荷１９に電流を供給する。
【０００８】
図１Ａ〜１Ｃの調整器と用いられ得る従来技術の制御回路の一例は、その非反転入力における制御電圧とその反転入力における対称三角波（または非対称鋸波）の波形とを比較してデジタルパルス幅変調信号を発生する１つのコンパレータを有するパルス幅変調器を含む。制御電圧は、調整器の出力電圧から発生される。制御電圧が波形信号の下部から上部へと掃引されると、このパルス幅変調信号のデューティサイクルは、０％から１００％に増加する。バックブースト調整器において、パルス幅変調信号はスイッチＡおよびＣを共に駆動するために用いられ、反転型（ｉｎｖｅｒｓｅ）のパルス幅変調信号は、スイッチＢおよびＤを共に駆動するために用いられる。制御電圧は、パルス幅変調信号のデューティサイクルを変化させ、そのため調整器の入力−出力電圧比も変化させる。
【０００９】
調整器１４のような同期型バックブースト調整器は、多様かつ広範囲にわたる出力−入力電圧要求に対し、調整された出力電圧を提供するために有利に動作し得る。しかし、従来技術の同期型バックブースト切換調整器の制御回路は、不利なことに、出力電流および出力−入力電圧比に関係なく、各サイクルにおいて４つのスイッチ全てを常時駆動してオンオフを切り換えて、ＶOUTを調整する。スイッチがオンまたはオフのいずれかのままでいる場合よりも大きな電力がスイッチのオンオフを駆動するために消費される。同期型バック調整器１０または同期型ブースト調整器１２が消費する電力よりも多くの電力が、同期型バックブースト調整器１４によって消費される。なぜならば、調整器１０および１２においてオンオフ駆動する必要があるスイッチは２つだけであるからである。従って、従来技術の制御回路用と用いられる同期型バックブースト切換調整器１４は、同期型バック調整器１０または同期型ブースト調整器１２よりも効率が悪い。
【００１０】
【発明が解決しようとする課題】
従来技術の制御回路と用いられる切換調整器１４のさらなる不利点は、平均インダクタ電流が高いことである。平均インダクタ電流が高くなると、出力電圧を調整するためにより多くの電力がインダクタ内で消費されるため、望ましくない。従来技術の制御回路と用いられる切換調整器１４の平均インダクタ電流／ＩIND（／は本明細書においてオーバーバーを表す）と、平均出力電流／ＩOUTとの間の関係は、以下の式で表される。
【００１１】
【数１】
0004903945.tif 000002
ここで、ＶOUTは出力電圧であり、ＶINは切換調整器１４の入力電圧である。例えば、ＶIN＝ＶOUTである場合、平均インダクタ電流は、損失がゼロであると仮定したとき、切換調整器１４内の平均出力電流の２倍である。
【００１２】
しかし、入力電圧よりも高いか、低いか、あるいは同じである出力電圧を調整できる、高効率のバックブースト切換調整器制御回路を提供することが所望される。また、入力電圧が出力電圧よりも高いかまたは低い場合に、全スイッチよりも少数のスイッチを駆動することにより電力を節約するバックブースト切換調整器制御回路を提供することも所望される。また、平均インダクタ電流が低いバックブースト切換調整器を提供することも所望される。
【００１３】
本発明の目的は、入力電圧よりも高いか、低いか、または同じである出力電圧を調整することができる高効率のバックブースト切換調整器を提供することである。
【００１４】
本発明のさらなる目的は、入力電圧が出力電圧よりも高いかまたは低いときに全スイッチよりも少数のスイッチを駆動することにより電力を節約するバックブースト切換調整器制御回路を提供することである。
【００１５】
本発明のさらなる目的は、低い平均インダクタ電流を有するバックブースト切換調整器を提供することである。
【００１６】
【課題を解決するための手段】
本発明によるバックブースト切換調整器回路を制御して、調整された出力電圧を出力ノードに供給する方法は、該バックブースト切換調整器が、インダクタと、入力電圧と該インダクタの第１の端子との間に結合された第１のスイッチと、該インダクタの該第１の端子と接地との間に結合された第２のスイッチと、該インダクタの第２の端子と接地との間に結合された第３のスイッチと、該インダクタの該第２の端子と該出力ノードとの間に結合された第４のスイッチとを備え、該切換調整器の該出力電圧に比例するフィードバック信号を生成する工程と、該フィードバック信号に応答して生成される第１の駆動信号を用いて、該第１のスイッチのデューティサイクルを制御する工程と、該フィードバック信号に応答して生成される第２の駆動信号を用いて、該第２のスイッチのデューティサイクルを制御し、これにより、該第１のスイッチがオンのときに該第２のスイッチはオフとなり、該第２のスイッチがオンのときに該第１のスイッチはオフとなる、工程と、該フィードバック信号に応答して生成される第３の駆動信号を用いて、該第３のスイッチのデューティサイクルを制御し、これにより、該出力ノードにおいて該出力電圧が調整されている間、該第１のスイッチのデューティサイクルは、該第３のスイッチのデューティサイクルと等しくない工程と、該フィードバック信号に応答して生成される第４の駆動信号を用いて、該第４のスイッチのデューティサイクルを制御し、これにより、該第４のスイッチがオンのときに該第３のスイッチがオフとなり、該第３のスイッチがオンのときに該第４のスイッチがオフとなる工程とを包含し、これにより上記目的を達成する。
【００１７】
前記フィードバック信号に比例する第１および第２の電圧信号を生成する工程と、第１および第２の周期的波形信号を提供する工程と、該第１の電圧信号を該第１の周期的波形信号と比較して第１の制御信号を生成する工程であって、前記第１および第２の駆動信号は、該第１の制御信号に応答して生成される、工程と、該第２の電圧信号を該第２の周期的波形信号と比較して第２の制御信号を生成する工程であって、前記第３および第４の駆動信号は、該第２の制御信号に応答して生成される工程とをさらに包含してもよい。
【００１８】
前記第１および前記第２の周期的波形信号を提供する工程は、直流のオフセット電圧だけ該第２の周期的波形信号からオフセットした該第１の周期的波形号を提供する工程をさらに包含してもよい。
【００１９】
前記第１および前記第２の電圧信号を生成する工程は、直流のオフセット電圧だけ該第１の電圧信号からオフセットした該第２の電圧信号を生成する工程をさらに包含してもよい。
【００２０】
前記第１および前記第２の周期的波形信号を提供する工程は、同じ波形および同じピークツーピーク振幅を有する該第１および該第２の周期的波形信号を提供する工程をさらに包含してもよい。
【００２１】
前記第１および前記第２の周期的波形信号を提供する工程は、該第１の周期的波形信号の波形と異なる波形を有する該第２の周期的波形信号を提供する工程をさらに包含してもよい。
【００２２】
前記第１および前記第２の周期的波形信号を提供する工程は、該第１の周期的波形信号と異なるピークツーピーク振幅を有する該第２の周期的波形信号を提供する工程をさらに包含してもよい。
【００２３】
前記第１および第２の周期的波形信号は鋸波形信号であってもよい。
【００２４】
前記第１および第２の周期的波形信号は三角波形信号であってもよい。
【００２５】
前記方法が、前記フィードバック信号に比例する第１のおよび第２の電圧信号を生成する工程と、第１のおよび第２の周期的波形信号を提供する工程と、該第１の電圧信号を該第１の周期的波形信号と比較して、第１の制御信号を生成する工程と、該第２の電圧信号と該第２の周期的波形信号と比較して、第２の制御信号を生成する工程と、該第１および第２の制御信号を選択して、第１の選択信号を生成する工程であって、該第１の選択信号は、実質的に一定の伝播遅延を有し、前記第１および第２の駆動信号は、該第１の選択信号に応答して生成される、工程と、該第１および第２の制御信号を選択して第２の選択信号を生成する工程であって、該第２の選択信号は、実質的に一定の伝播遅延を有し、前記第３および第４の駆動信号は、該第２の選択信号に応答して生成される工程とをさらに包含してもよい。
【００２６】
本発明によるバックブースト切換調整器回路を制御して、調整された出力電圧を出力ノードに供給する方法は、該バックブースト切換調整器が、インダクタと、入力電圧と該インダクタの第１の端子との間に結合された第１のスイッチと、接地に結合されたアノードおよび該インダクタの該第１の端子に結合されたカソードを備えた第１のダイオードと、該インダクタの第２の端子と接地との間に結合された第２のスイッチと、該インダクタの該第２の端子に結合されたアノードおよび該出力ノードに結合されたカソードを備えた第２のダイオードとを備え、該切換調整器の該出力電圧に比例するフィードバック信号を生成する工程と、該フィードバック信号に応答して生成される第１の駆動信号を用いて、該第１のスイッチのデューティサイクルを制御する工程と、該フィードバック信号に応答して生成される第２の駆動信号を用いて、該第２のスイッチのデューティサイクルを制御し、これにより、該出力ノードにおいて該出力電圧が調整されている間、該第１のスイッチのデューティサイクルは、該第２のスイッチのデューティサイクルと等しくない工程とを包含し、これにより上記目的を達成する。
【００２７】
前記方法が、前記フィードバック信号に比例する第１および第２の電圧信号を生成する工程と、第１および第２の周期的波形信号を提供する工程と、該第１の電圧信号を該第１の周期的波形信号と比較して、第１の制御信号を生成する工程であって、前記第１の駆動信号は、該第１の制御信号に応答して生成される、工程と、該第２の電圧信号を該第２の周期的波形信号と比較して、第２の制御信号を生成する工程であって、前記第２の駆動信号は、該第２の制御信号に応答して生成される工程とをさらに包含してもよい。
【００２８】
前記第１および前記第２の周期的波形信号を提供する工程は、直流電流オフセット電圧だけ該第２の周期的波形信号からオフセットした該第１の周期的波形信号を提供する工程をさらに包含してもよい。
【００２９】
前記第１および前記第２の電圧信号を生成する工程は、直流オフセット電圧だけ該第１の電圧信号からオフセットした該第２の電圧信号を生成する工程をさらに包含してもよい。
【００３０】
前記第１および前記第２の周期的波形信号を提供する工程は、同じ波形および同じピークツーピーク振幅を有する該第１および該第２の周期的波形信号を提供する工程をさらに包含してもよい。
【００３１】
前記第１および前記第２の周期的波形信号を提供する工程は、該第１の周期的波形信号の波形と異なる波形を有する該第２の周期的波形信号を提供する工程をさらに包含してもよい。
【００３２】
前記第１および前記第２の周期的波形信号を提供する工程は、該第１の周期的波形信号と異なるピークツーピーク振幅を有する該第２の周期的波形信号を提供する工程をさらに包含してもよい。
【００３３】
前記第１および前記第２の周期的波形信号は鋸波形信号であってもよい。
【００３４】
前記第１および前記第２の周期的波形信号は三角波形信号であってもよい。
【００３５】
前記方法が、前記フィードバック信号に比例する第１および第２の電圧信号を生成する工程と、第１および第２の周期的波形信号を提供する工程と、該第１の電圧信号を該第１の周期的波形信号と比較して、第１の制御信号を生成する工程と、該第２の電圧信号を該第２の周期的波形信号と比較して、第２の制御信号を生成する工程と、該第１および第２の制御信号を選択して、第１の選択信号を生成する工程であって、該第１の選択信号は、実質的に一定の伝播遅延を有し、前記第１の駆動信号は、該第１の選択信号に応答して生成される、工程と、該第１および第２の制御信号を選択して、第２の選択信号を生成する工程であって、該第２の選択信号は、実質的に一定の伝播遅延を有し、前記第２の駆動信号は、該第２の選択信号に応答して生成される工程とをさらに包含してもよい。
【００３６】
本発明によるバックブースト切換調整器回路を制御して、調整された出力電圧を出力ノードに供給する方法は、該バックブースト切換調整器が、インダクタと、入力電圧と該インダクタの第１の端子との間に結合された第１のスイッチと、該インダクタの該第１の端子と接地との間に結合された第２のスイッチと、該インダクタの第２の端子と接地との間に結合された第３のスイッチと、該インダクタの該第２の端子に結合されたアノードおよび該出力ノードに結合されたカソードを備えたダイオードとを備え、該方法は、該切換調整器の該出力電圧に比例するフィードバック信号を生成する工程と、該フィードバック信号に応答して生成される第１の駆動信号を用いて、該第１のスイッチのデューティサイクルを制御する工程と、該フィードバック信号に応答して生成される第２の駆動信号を用いて、該第２のスイッチのデューティサイクルを制御し、これにより、該第１のスイッチがオンのときに該第２のスイッチがオフとなり、該第２のスイッチがオンのときに該第１のスイッチがオフとなる工程と、該フィードバック信号に応答して生成される第３の駆動信号を用いて、該第３のスイッチのデューティサイクルを制御し、これにより、該出力ノードにおいて該出力電圧が調整されている間、該第１のスイッチのデューティサイクルは、該第３のスイッチのデューティサイクルと等しくない工程とを包含し、これにより上記目的が達成される。
【００３７】
前記方法が、前記フィードバック信号に比例する第１および第２の電圧信号を生成する工程と、第１および第２の周期的波形信号を提供する工程と、該第１の電圧信号を該第１の周期的波形信号と比較して第１の制御信号を生成する工程であって、前記第１および第２の駆動信号は、該第１の制御信号に応答して生成される工程と、該第２の電圧信号を該第２の周期的波形信号と比較して第２の制御信号を生成する工程であって、前記第３の駆動信号は、該第２の制御信号に応答して生成される工程とをさらに包含してもよい。
【００３８】
前記第１および前記第２の周期的波形信号を提供する工程は、直流のオフセット電圧だけ該第２の周期的波形信号からオフセットした該第１の周期的波形信号を提供する工程をさらに包含してもよい。
【００３９】
前記第１および前記第２の電圧信号を生成する工程は、直流オフセット電圧だけ該第１の電圧信号からオフセットした該第２の電圧信号を生成する工程をさらに包含してもよい。
【００４０】
前記第１および前記第２の周期的波形信号を提供する工程は、同じ波形および同じピークツーピーク振幅を有する該第１および第２の周期的波形信号を提供する工程をさらに包含してもよい。
【００４１】
前記第１および前記第２の周期的波形信号を提供する工程は、該第１の周期的波形信号と異なる波形を有する該第２の周期的波形信号を提供する工程をさらに包含してもよい。
【００４２】
前記第１および前記第２の周期的波形信号を提供する工程は、該第１の周期的波形信号と異なるピークツーピーク振幅を有する該第２の周期的波形信号を提供する工程をさらに包含してもよい。
【００４３】
前記第１および前記第２の周期的波形信号は鋸波形信号であってもよい。
【００４４】
前記第１および前記第２の周期的波形信号は三角波形信号であってもよい。
【００４５】
前記方法が、前記フィードバック信号に比例する第１および第２の電圧信号を生成する工程と、第１および第２の周期的波形信号を提供する工程と、該第１の電圧信号を該第１の周期的波形信号と比較して、第１の制御信号を生成する工程と、該第２の電圧信号を該第２の周期的波形信号と比較して、第２の制御信号を生成する工程と、該第１および第２の制御信号を選択して、第１の選択信号を生成する工程であって、該第１の選択信号は、実質的に一定の伝播遅延を有し、前記第１および第２の駆動信号は、該第１の選択信号に応答して生成される、工程と、該第１および第２の制御信号を選択して、第２の選択信号を生成する工程であって、該第２の選択信号は、実質的に一定の伝播遅延を有し、前記第３の駆動信号は、該第２の選択信号に応答して生成される工程とをさらに包含してもよい。
【００４６】
本発明によるバックブースト切換調整器回路を制御して、調整された出力電圧を出力ノードに供給する方法は、該バックブースト切換調整器が、インダクタと、入力電圧と該インダクタの第１の端子との間に結合された第１のスイッチと、接地に結合されたアノードおよび該インダクタの該第１の端子に結合されたカソードを備えたダイオードと、該インダクタの第２の端子と接地との間に結合された第２のスイッチと、該インダクタの該第２の端子と該出力ノードとの間に結合された第３のスイッチとを備え、該切換調整器の該出力電圧に比例するフィードバック信号を生成する工程と、該フィードバック信号に応答して生成される第１の駆動信号を用いて、該第１のスイッチのデューティサイクルを制御する工程と、該フィードバック信号に応答して生成される第２の駆動信号を用いて、該第２のスイッチのデューティサイクルを制御し、これにより、該出力ノードにおいて該出力電圧が調整されている間、該第１のスイッチのデューティサイクルは、該第２のスイッチのデューティサイクルと等しくない工程と、該フィードバック信号に応答して生成される第３の駆動信号を用いて、該第３のスイッチのデューティサイクルを制御し、該第３のスイッチがオンのときに該第２のスイッチがオフとなり、該第２のスイッチがオンのときに該第３のスイッチがオフとなる工程と、を包含し、これにより上記目的が達成される。
【００４７】
前記方法が、前記フィードバック信号に比例する第１および第２の電圧信号を生成する工程と、第１および第２の周期的波形信号を提供する工程と、該第１の電圧信号を該第１の周期的波形信号と比較して、第１の制御信号を生成する工程であって、前記第１の駆動信号は、該第１の制御信号に応答して生成される、工程と、該第２の電圧信号を該第２の周期的波形信号と比較して、第２の制御信号を生成する工程であって、前記第２および第３の駆動信号は、該第２の制御信号に応答して生成される工程とをさらに包含してもよい。
【００４８】
前記第１および前記第２の周期的波形信号を提供する工程は、直流オフセット電圧だけ該第２の周期的波形信号からオフセットした該第１の周期的波形信号を提供する工程をさらに包含してもよい。
【００４９】
前記第１および前記第２の電圧信号を生成する工程は、直流オフセット電圧だけ該第１の電圧信号からオフセットした該第２の電圧信号を生成する工程をさらに包含してもよい。
【００５０】
前記第１および前記第２の周期的波形信号を提供する工程は、同じ波形および同じピークツーピーク振幅を有する該第１および該第２の周期的波形信号を提供する工程をさらに包含してもよい。
【００５１】
前記第１および前記第２の周期的波形信号を提供する工程は、該第１の周期的波形信号と異なる波形を有する該第２の周期的波形信号を提供する工程をさらに包含してもよい。
【００５２】
前記第１および前記第２の周期的波形信号を提供する工程は、該第１の周期的波形信号と異なるピークツーピーク振幅を有する該第２の周期的波形信号を提供する工程をさらに包含してもよい。
【００５３】
前記第１および第２の周期的波形信号は鋸波形信号であってもよい。
【００５４】
前記第１および第２の周期的波形信号は三角波形信号であってもよい。
【００５５】
前記方法が、前記フィードバック信号に比例する第１および第２の電圧信号を生成する工程と、第１および第２の周期的波形信号を提供する工程と、該第１の電圧信号を該第１の周期的波形信号と比較して、第１の制御信号を生成する工程と、該第２の電圧信号を該第２の周期的波形信号と比較して、第２の制御信号を生成する工程と、該第１および第２の制御信号を選択して、第１の選択信号を生成する工程であって、該第１の選択信号は、実質的に一定の伝播遅延を有し、前記第１の駆動信号は、該第１の選択信号に応答して生成される工程と、該第１および第２の制御信号を選択して、第２の選択信号を生成する工程であって、該第２の選択信号は、実質的に一定の伝播遅延を有し、前記第２および第３の駆動信号は、該第２の選択信号に応答して生成される工程とをさらに包含してもよい。
【００５６】
本発明によるバックブースト切換調整器回路を制御して、調整された出力電圧を出力ノードに供給する制御回路は、該バックブースト切換調整器が、インダクタと、入力電圧と該インダクタの第１の端子との間に結合された第１のスイッチと、該インダクタの該第１の端子と接地との間に結合された第２のスイッチと、該インダクタの第２の端子と接地との間に結合された第３のスイッチと、該インダクタの該第２の端子と該出力ノードとの間に結合された第４のスイッチとを備え、該制御回路は、該切換調整器回路の該出力ノードに結合された入力ノードと、波形出力ノードにおいて周期的波形を提供する波形発生器と、第１、第２、第３および第４の出力ノードとを備える信号発生器回路であって、該第１および第２の出力ノードは該信号発生器回路の該入力ノードに結合され、該第３および第４の出力ノードは該波形発生器の該波形出力ノードに結合される、信号発生器回路と、該信号発生器回路の該第１および第３の出力ノードにそれぞれ結合された第１および第２の入力を備える第１のコンパレータ回路と、該信号発生器回路の該第２および第４の出力ノードにそれぞれ結合された第１および第２の入力を備える第２のコンパレータ回路と、論理ゲートを備える論理回路であって、該論理回路は、該第１のコンパレータ回路の出力に結合された第１の入力と、該第２のコンパレータ回路の出力に結合された第２の入力と、該第１、第２、第３および第４のスイッチにそれぞれ結合された第１、第２、第３および第４の出力とを備え、該第２のスイッチがオンになると該第１のスイッチはオフとなり、該第１のスイッチがオンになると該第２のスイッチはオフとなり、該第４のスイッチがオンになると該第３のスイッチはオフとなり、該第３のスイッチがオンになると該第４のスイッチはオフとなる論理回路を備え、これにより上記目的が達成される。
【００５７】
前記信号発生器回路の前記第３の出力ノードと前記第４の出力ノードとの間に直流オフセットが生成されてもよい。
【００５８】
前記信号発生器回路は、前記第３の出力ノードと前記第４の出力ノードとの間に結合された抵抗器と、該第４の出力ノードと接地との間に結合された電流ソースとをさらに備え、該抵抗器および該電流ソースは、前記直流オフセットを生成してもよい。
【００５９】
前記信号発生器回路の前記第１の出力ノードと前記第２の出力ノードとの間に直流オフセットが生成されてもよい。
【００６０】
前記信号発生器回路は、前記第１の出力ノードと前記第２の出力ノードとの間に結合された抵抗器と、前記第２の出力ノードと接地との間に結合された電流ソースとをさらに備え、該抵抗器および該電流ソースは前記直流オフセットを生成してもよい。
【００６１】
前記波形発生器は第１および第２の波形発生器を備え、該第１の波形発生器は、第１の波形出力ノードにおいて第１の周期的波形を提供し、該第２の周期的波形発生器は、第２の波形出力ノードにおいて第２の周期的波形を提供し、前記信号発生器回路の前記第３の出力ノードは、該第１の波形出力ノードに結合され、該信号発生器回路の前記第４の出力ノードは、該第２の波形出力ノードに結合されてもよい。
【００６２】
前記周期的波形は鋸波形であってもよい。
【００６３】
前記周期的波形は三角波形であってもよい。
【００６４】
前記制御回路は、第１および第２のマルチプレクサ回路をさらに備え、該第１のマルチプレクサ回路は、前記論理回路の前記第１の入力と前記第１および第２のコンパレータの各々の前記出力との間に結合され、該第２のマルチプレクサ回路は、該論理回路の前記第２の入力と該第１および第２のコンパレータの各々の該出力との間に結合されてもよい。
【００６５】
前記制御回路は、第１および第２の入力と、前記信号発生器回路の前記入力ノードに結合された出力とを有する増幅器回路と、前記切換調整器回路の前記出力ノードと該増幅器回路の該第１の入力との間に結合された第１の抵抗器と、該増幅器回路の該第１の入力と接地との間に結合された第２の抵抗器とをさらに備えてもよい。
【００６６】
本発明によるバックブースト切換調整器回路を制御して、調整された出力電圧を出力ノードに供給する制御回路は、該バックブースト切換調整器が、インダクタと、入力電圧と該インダクタの第１の端子との間に結合された第１のスイッチと、接地に結合されたアノードおよび該インダクタの該第１の端子に結合されたカソードを備えた第１のダイオードと、該インダクタの第２の端子と接地との間に結合された第２のスイッチと、該インダクタの該第２の端子に結合されたアノードおよび該出力ノードに結合されたカソードを備えた第２のダイオードと、を備え、該切換調整器回路の該出力ノードに結合された入力ノードと、波形出力ノードにおいて周期的波形を提供する波形発生器と、第１、第２、第３および第４の出力ノードと、を備える信号発生器回路であって、該第１および第２の出力ノードは該信号発生器回路の該入力ノードに結合され、該第３および第４の出力ノードは該波形発生器の該波形出力ノードに結合される、信号発生器回路と、該信号発生器回路の該第１および第３の出力ノードにそれぞれ結合された第１および第２の入力を備える第１のコンパレータ回路と、該信号発生器回路の該第２および第４の出力ノードにそれぞれ結合された第１および第２の入力を備える第２のコンパレータ回路と、論理ゲートを備える論理回路であって、該論理回路は、該第１のコンパレータ回路の出力に結合された第１の入力と、該第２のコンパレータ回路の出力に結合された第２の入力と、該第１および第２のスイッチにそれぞれ結合された第１および第２の出力とを備える論理回路とを備え、これによろい上記目的が達成される。
【００６７】
前記信号発生器回路の前記第３の出力ノードと前記第４の出力ノードとの間に直流オフセットが生成されてもよい。
【００６８】
前記信号発生器回路は、前記第３の出力ノードと前記第４の出力ノードとの間に結合された抵抗器と、前記第４の出力ノードと接地との間に結合された電流ソースとをさらに備え、該抵抗器および該電流ソースは、前記直流オフセットを生成してもよい
前記信号発生器の前記第１の出力ノードと前記第２の出力ノードとの間に直流オフセットが生成されてもよい。
【００６９】
前記信号発生器回路は、前記第１の出力ノードと前記第２の出力ノードとの間に結合された抵抗器と、前記第２の出力ノードと接地との間に結合された電流ソースとをさらに備え、該抵抗器および該電流ソースは、前記直流オフセットを生成してもよい。
【００７０】
前記波形発生器は、第１および第２の波形発生器を備え、該第１の波形発生器は、第１の波形出力ノードにおいて第１の周期的波形を提供し、該第２の周期的波形発生器は、第２の波形出力ノードにおいて第２の周期的波形を提供し、該信号発生器回路の前記第３の出力ノードは該第１の波形出力ノードに結合され、該信号発生器回路の前記第４の出力ノードは該第２の波形出力ノードに結合されてもよい。
【００７１】
前記周期的波形は鋸波形であってもよい。
【００７２】
前記周期的波形は三角波形であってもよい。
【００７３】
前記制御回路は、第１および第２のマルチプレクサ回路をさらに備え、該第１のマルチプレクサ回路は、前記論理回路の前記第１の入力と前記第１および第２のコンパレータのそれぞれの前記出力との間に結合され、該第２のマルチプレクサ回路は、該論理回路の前記第２の入力と該第１および第２のコンパレータのそれぞれの該出力との間に結合されてもよい。
【００７４】
前記制御回路は、第１および第２の入力と、前記信号発生器回路の前記入力ノードに結合された出力とを有する増幅器回路と、前記切換調整器回路の前記出力ノードと該増幅器回路の該第１の入力との間に結合された第１の抵抗器と、該増幅器回路の該第１の入力と接地との間に結合された第２の抵抗器とをさらに備えてもよい。
【００７５】
本発明によるバックブースト切換調整器回路を制御して、調整された出力電圧を出力ノードに供給する制御回路は、該バックブースト切換調整器が、インダクタと、入力電圧と該インダクタの第１の端子との間に結合された第１のスイッチと、該インダクタの該第１の端子と接地との間に結合された第２のスイッチと、該インダクタの第２の端子と接地との間に結合された第３のスイッチと、該インダクタの該第２の端子に結合されたアノードおよび該出力ノードに結合されたカソードを備えたダイオードとを備え、該切換調整器回路の該出力ノードに結合された入力ノードと、波形出力ノードにおいて周期的波形を提供する波形発生器と、第１、第２、第３および第４の出力ノードと、を備える信号発生器回路であって、該第１および第２の出力ノードは該信号発生器回路の該入力ノードに結合され、該第３および第４の出力ノードは該波形発生器の該波形出力ノードに結合される、信号発生器回路と、該信号発生器回路の該第１および第３の出力ノードにそれぞれ結合された第１および第２の入力を備える第１のコンパレータ回路と、該信号発生器回路の該第２および第４の出力ノードにそれぞれ結合された第１および第２の入力を備える第２のコンパレータ回路と、論理ゲートを備える論理回路であって、該論理回路は、該第１のコンパレータ回路の出力に結合された第１の入力と、該第２のコンパレータ回路の出力に結合された第２の入力と、該第１、第２および第３のスイッチにそれぞれ結合された第１、第２および第３の出力と、を備え、該第２のスイッチがオンになると該第１のスイッチはオフになり、該第１のスイッチがオンになると該第２のスイッチはオフになる論理回路とを備え、これにより上記目的が達成される。
【００７６】
前記信号発生器回路の前記第３の出力ノードと前記第４の出力ノードとの間に直流オフセットが生成されてもよい。
【００７７】
前記信号発生器回路は、前記第３の出力ノードと前記第４の出力ノードとの間に結合された抵抗器と、該第４の出力ノードと接地との間に結合された電流ソースとをさらに備え、該抵抗器および該電流ソースは前記直流オフセットを生成してもよい。
【００７８】
前記信号発生器回路の前記第１の出力ノードと前記第２の出力ノードとの間に直流オフセットが生成されてもよい。
【００７９】
前記信号発生器回路は、前記第１の出力ノードと前記第２の出力ノードとの間に結合された抵抗器と、該第２の出力ノードと接地との間に結合された電流ソースとをさらに備え、該抵抗器および該電流ソースは、前記直流オフセットを生成してもよい。
【００８０】
前記波形発生器は、第１および第２の波形発生器を備え、該第１の波形発生器は、第１の波形出力ノードにおいて第１の周期的波形を提供し、該第２の周期的波形発生器は、第２の波形出力ノードにおいて第２の周期的波形を提供し、前記信号発生器回路の前記第３の出力ノードは、該第１の波形出力ノードに結合され、該信号発生器回路の前記第４の出力ノードは、該第２の波形出力ノードに結合されてもよい。
【００８１】
前記周期的波形は鋸波形であってもよい。
【００８２】
前記周期的波形は三角波形であってもよい。
【００８３】
前記制御回路は、第１および第２のマルチプレクサ回路をさらに備え、該第１のマルチプレクサ回路は、前記論理回路の前記第１の入力と前記第１および第２のコンパレータの各々の前記出力との間に結合され、該第２のマルチプレクサ回路は、該論理回路の前記第２の入力と該第１および第２のコンパレータの各々の該出力との間に結合されてもよい。
【００８４】
前記制御回路は、第１および第２の入力と、前記信号発生器回路の前記入力ノードに結合された出力とを有する増幅器回路と、前記切換調整器回路の前記出力ノードと該増幅器回路の該第１の入力との間に結合された第１の抵抗器と、該増幅器回路の該第１の入力と接地との間に結合された第２の抵抗器とをさらに備えてもよい。
【００８５】
本発明によるバックブースト切換調整器回路を制御して、調整された出力電圧を出力ノードに供給する制御回路は、該バックブースト切換調整器が、インダクタと、入力電圧と該インダクタの第１の端子との間に結合された第１のスイッチと、接地に結合されたアノードおよび該インダクタの該第１の端子に結合されたカソードを備えたダイオードと、該インダクタの第２の端子と接地との間に結合された第２のスイッチと、該インダクタの該第２の端子と該出力ノードとの間に結合された第３のスイッチとを備え、該切換調整器回路の該出力ノードに結合された入力ノードと、波形出力ノードにおいて周期的波形を提供する波形発生器と、第１、第２、第３および第４の出力ノードと、を備える信号発生器回路であって、該第１および第２の出力ノードは該信号発生器回路の該入力ノードに結合され、該第３および第４の出力ノードは該波形発生器の該波形出力ノードに結合される、信号発生器回路と、該信号発生器回路の該第１および第３の出力ノードにそれぞれ結合された第１および第２の入力を備える第１のコンパレータ回路と、該信号発生器回路の該第２および第４の出力ノードにそれぞれ結合された第１および第２の入力を備える第２のコンパレータ回路と、論理ゲートを備える論理回路であって、該論理回路は、該第１のコンパレータ回路の出力に結合された第１の入力と、該第２のコンパレータ回路の出力に結合された第２の入力と、該第１、第２および第３のスイッチにそれぞれ結合された第１、第２および第３の出力と、を備え、該第２のスイッチがオンになると該第３のスイッチはオフになり、該第３のスイッチがオンになると該第２のスイッチはオフになる論理回路とを備え、これにより上記目的が達成される。
【００８６】
前記信号発生器回路の前記第３の出力ノードと前記第４の出力ノードとの間に直流オフセットが生成されてもよい。
【００８７】
前記信号発生器回路は、前記第３の出力ノードと前記第４の出力ノードとの間に結合された抵抗器と、該第４の出力ノードと接地との間に結合された電流ソースとをさらに備え、該抵抗器および該電流ソースは、前記直流オフセットを生成してもよい。
【００８８】
前記信号発生器回路の前記第１の出力ノードと前記第２の出力ノードとの間に直流オフセットが生成されてもよい。
【００８９】
前記信号発生器回路は、前記第１の出力ノードと前記第２の出力ノードとの間に結合された抵抗器と、前記第２の出力ノードと接地との間に結合された電流ソースとをさらに備え、該抵抗器および該電流ソースは、前記直流オフセットを生成してもよい。
【００９０】
前記波形発生器は、第１および第２の波形発生器を備え、該第１の波発生器は、第１の波形出力ノードにおいて第１の周期的波形を提供し、該第２の周期的波形発生器は、第２の波形出力ノードにおいて第２の周期的波形を提供し、前記信号発生器回路の前記第３の出力ノードは該第１の波形出力ノードに結合され、該信号発生器回路の前記第４の出力ノードは該第２の波形出力ノードに結合されてもよい。
【００９１】
前記周期的波形は鋸波形であってもよい。
【００９２】
前記周期的波形は三角波形であってもよい。
【００９３】
前記制御回路は、第１および第２のマルチプレクサ回路をさらに備え、該第１のマルチプレクサ回路は、前記論理回路の前記第１の入力と前記第１および第２のコンパレータの各々の前記出力との間に結合され、該第２のマルチプレクサ回路は、該論理回路の前記第２の入力と該第１のおよび第２のコンパレータの各々の該出力との間に結合されてもよい。
【００９４】
前記制御回路は、第１および第２の入力と、前記信号発生器回路の前記入力ノードに結合された出力とを有する増幅器回路と、前記切換調整器回路の前記出力ノードと該増幅器回路の該第１の入力との間に結合された第１の抵抗器と、該増幅器回路の該第１の入力と接地との間に結合された第２の抵抗器とをさらに備えてもよい。
【００９５】
本発明の上記および他の目的は、高効率のバックブースト切換調整器を、入力電圧が所望の出力電圧よりも高いときはバックモードで、入力電圧が所望の出力電圧よりも低いときはブーストモードで、入力電圧が所望の出力電圧よりも高いか、低いかまたは同じときはバックブーストモードで動作させることができる制御回路により提供される。本発明はまた、高効率のバックブースト切換調整器の出力電圧を、バックモード、ブーストモードおよびバックブーストモードで調整する方法も含む。バックモードおよびブーストモードの間、全スイッチよりも少ないスイッチがオンおよびオフに切り換えられ、これにより負荷に電流が提供される。残りのスイッチは、バックモード動作またはブーストモード動作の間、オンまたはオフのままである。バックブーストモードの間、全スイッチがオンまたはオフに切り換えられる。この方式は、バックブーストモード時の各サイクルにおいてスイッチ全てをオンおよびオフに切換えるわけではないため、電力を節約する。
【００９６】
本発明の制御回路は、同期型バックブースト切換調整器および非同期型バックブースト切換調整器を制御し得る。本発明の制御回路は、パルス幅調整器回路および論理回路を含む。このパルス幅調整器回路は、出力電圧を示す制御電圧をモニタリングして、切換調整器をバックモード、ブーストモードまたはバックブーストモードで動作させるタイミングを決定する。パルス幅調整器回路は、スイッチのオンおよびオフを駆動する論理回路に結合される。本発明はまた、切換調整器の調整された電圧出力に比例する第１および第２の電圧信号を生成し、第１および第２の周期的波形信号を提供し、第１の電圧信号を第１の周期的波形信号と比較して第１の制御信号を生成し、第２の電圧信号を第２の周期的波形信号と比較して第２の制御信号を生成し、第１の制御信号に比例する第１の駆動信号で第１のスイッチを制御し、第２の制御信号に比例する第２の駆動信号で第２のスイッチを制御する方法も含む。
【００９７】
【発明の実施の形態】
上記の目的および本発明の機能は、以下の詳細な説明を添付の図面と共に考えれば、より明確に理解され得る。図面中、同じ参照符号は同じ構成要素を指す。
【００９８】
図２Ａを参照して、本発明による制御回路について説明する。電源１５は、同期型切換調整器１４および制御回路２０を含む。同期型切換調整器１４は、入力電圧ＶINを受け取り、調整された出力電圧ＶOUTを提供する。入力電圧ＶINは、出力電圧ＶOUTよりも高いか、低いか、あるいは実質的に同じであり得る。制御回路２０は、切換調整器１４をバックモード、ブーストモードまたはバックブーストモードで動作させ得る。同期型切換調整器１４は、ＶINとＶOUTとの間に結合された４つのスイッチを有する。これらのスイッチは、ＶOUTにある出力ノードへの電流の供給電圧を制御し、これにより、出力電圧は調整値で保持され得る。制御回路は、出力電圧ＶOUTを受け取り、同期型切換調整器１４内の４つのスイッチ（Ａ、Ｂ、ＣおよびＤ）の切り換えを制御する４つの駆動信号（ＶA、ＶB、ＶCおよびＶD）を提供する。
【００９９】
図２Ｂを参照して、電源１５の例示的模式図が示される。回路１５は、４つのスイッチ（Ａ、Ｂ、ＣおよびＤ）ならびに制御回路２０を有する同期型切換調整器１４を含む。スイッチＡ、Ｂ、ＣおよびＤはそれぞれ、駆動信号ＶA、ＶB、ＶCおよびＶDにより制御される。制御回路２０は、抵抗器２１Ａおよび２１Ｂと、誤り増幅器２２と、パルス幅変調器２５と、論理回路２９とを含む。パルス幅変調器２５は、信号発生器２４とコンパレータ２７および２８とを含む。
【０１００】
バックモードにおいて、電源１５は、入力電圧ＶINよりも小さな出力電圧ＶOUTを提供し、制御回路２０は、スイッチＤをオンにし、スイッチＣをオフにした状態で調整器の切換え周波数ｆsでスイッチＡおよびＢのオンオフを切り換える。ブーストモードにおいて、電源１５は、入力電圧ＶINよりも大きな出力電圧ＶOUTを提供し、制御回路２０は、スイッチＡをオンにし、スイッチＢをオフにした状態で、調整器の切換え周波数ｆsでスイッチＣおよびＤをオンおよびオフにする。バックブーストモードにおいて、電源１５は、入力電圧ＶINよりも小さいか、大きいかまたは同じ出力電圧ＶOUTを提供し、制御回路２０は、調整器の切換え周波数ｆsで４つのスイッチ全てのオンオフを切り換える。したがって、電源がバックブーストモードで動作するときのみに４つのスイッチ全てのオンオフ切り換えが行われるため、制御回路２０は電力を節約する。
【０１０１】
制御回路２０は、４つの切換え状態のみを可能にする：すなわち、ＡおよびＣを共にオンに切り換え、ＡおよびＤを共にオンに切り換え、ＢおよびＣを共にオンに切り換え、ＢおよびＤを共にオンに切り換える。３つ以上のスイッチが同時にオンになることは無く、スイッチがオンとして表示されていない場合、そのスイッチはオフである。スイッチＡおよびＢを共にオンすることは不可能である。なぜならば、このような構成は、ＶINを接地に対してショートさせるからである。スイッチＣおよびＤを共にオンすることは不可能である。なぜならば、このような構成は、ＶOUTを接地に対してショートさせるからである。スイッチＡおよびＣがオンになると、電流がインダクタ１７を通じてＶINと接地との間を流れる。スイッチＡおよびＤがオンになると、電流がインダクタ１７を通ってＶINおよびＶOUTを流れる。スイッチＢおよびＣがオンになると、インダクタ１７の両端子が接地に結合される。スイッチＢおよびＤがオンになると、電流がインダクタ１７を通じてＶoutと接地との間を流れる。
【０１０２】
本発明による同期型切換調整器の定常状態動作ポイントは、インダクタ１７にかかる平均電圧を考えることによって容易に得られ、以下の式として表され得る。
【０１０３】
【数２】
0004903945.tif 000003
ここで、／ＶINDはインダクタ１７にかかる平均電圧であり、ｔAC、ｔAD、ｔBCおよびｔBDはそれぞれ、１回の切り換えサイクルにおいてスイッチＡおよびＣと、ＡおよびＤと、ＢおよびＣと、ＢおよびＤとを共にオンに切り換える時間の合計である。ＶAC、ＶAD、ＶBCおよびＶBDはそれぞれ、１回の切り換えサイクルにおける時間ｔAC、ｔAD、ｔBCおよびｔBDの間のインダクタ１７にかかる電圧である。Ｔは、１回の切り換えサイクルの期間である。
【０１０４】
以下は、起こり得る各切換え状態の間のインダクタ１７にかかる電圧である。
【０１０５】
【表１】
0004903945.tif 000004
定常状態において、インダクタ１７にかかる平均電圧は、ゼロ（／ＶIND＝０）である。従って、等式（２）＝ゼロと設定し、上記の表からの値を代入することにより、出力電圧−入力電圧の定常状態の比は、以下のように表すことができる。
【０１０６】
【数３】
0004903945.tif 000005
ここで、ｔAは、スイッチＡがスイッチＣまたはスイッチＤのいずれかと組み合わされてオンになる１つの期間Ｔにおける時間の合計を表す。ｔDは、スイッチＤがスイッチＡまたはスイッチＢのいずれかと組み合わされてオンになる１つの期間Ｔにおける時間の合計を表す。等式（３）は、スイッチＡ〜Ｄ、図３Ｂのダイオード３２および３４ならびにインダクタ１７などの理想的な構成要素を仮定しており、本発明の切換調整器が、１回の切り換えサイクルの間に、ｔAがｔDよりも大きいか、小さいかまたは実質的に等しいかに応じて、入力電圧よりも高いか、低いかまたは実質的に同じ出力電圧を調整する能力を確認する。
【０１０７】
スイッチＡおよびＢが切換え周波数ｆsでオンオフを切り換える場合、スイッチＣは、各切換えサイクルＴの間オフのままであり、スイッチＤは、各切換えサイクルＴ（ｔD＝Ｔ）をの間オンのままであり、電源１５は、バックモードで動作する。スイッチＡのデューティサイクルＤAは／ｔAＴであり、／ｔAＴは、スイッチＡは期間Ｔよりも短い時間オンになるため、１よりも小さい。等式（３）から、出力−入力電圧比は、以下のように表すことができる。
【０１０８】
【数４】
0004903945.tif 000006
ＤAは１未満であるため、ＶOUTは、バックモードではＶINよりも小さい。
【０１０９】
スイッチＣおよびＤが切換え周波数ｆsでオンオフを切り換える場合、スイッチＡは、各切換えサイクルＴ（ｔA＝Ｔ）の間オンのままであり、スイッチＢは、各切換えサイクルＴの間オフのままであり、電源１５は、ブーストモードで動作する。スイッチＤのデューティサイクルＤDは／ｔDＴであり、／ｔDＴは、スイッチＤは期間Ｔよりも短い時間オンになるため、１よりも小さい。等式（３）から、出力−入力電圧比は、以下のように表すことができる。
【０１１０】
【数５】
0004903945.tif 000007
ＤDは１未満であるため、ＶOUTは、ブーストモードのＶINよりも大きい。
【０１１１】
各切換え周波数サイクルｆsの間、スイッチＡ、Ｂ、ＣおよびＤが期間Ｔよりも短い期間にオンになる場合、電源１５は、バックブーストモードで動作する。４つのスイッチの各々のデューティサイクルは、１より小さく（かつ０より大きい）。なぜならば、これらのスイッチは、各サイクルにおいて期間Ｔより短い期間オンであるからである。バックブーストモードにおいて、切換調整器１４は、各サイクルにおけるスイッチＡおよびＤの相対オン時間（ｔAおよびｔD）に応じて、等式（３）に示すような、１より大きいか、より小さいか、または実質的に１に等しい出力電圧−入力電圧比を調整し得る。したがって、ＶOUTは、バックブーストモードではＶINよりも大きいか、小さいか、または実質的に等しくすることができる。
【０１１２】
図２Ｂを再度参照して、抵抗器２１Ａおよび２１Ｂは、ＶOUTと接地との間の抵抗分割器を形成する。誤り増幅器２２は、抵抗器２１Ａおよび２１Ｂの接合部に結合された反転入力と、基準電圧ＶREFに結合された非反転入力と、信号発生器２４に結合された出力端子とを有する。コンパレータ２７は、信号発生器２４に結合された反転入力および非反転入力と、論理回路２９に結合された出力端子とを有する。コンパレータ２８は、信号発生器２４に結合された反転入力および非反転入力と、論理回路２９に結合された出力端子とを有する。論理回路２９は、スイッチＡ、Ｂ、ＣおよびＤを駆動する４つの論理信号（ＶA、ＶB、ＶCおよびＶD）を提供する。
【０１１３】
抵抗器２１Ａおよび２１Ｂは、出力電圧ＶOUTに比例する電圧フィードバック信号ＶFBを発生する分圧器を形成する。誤り増幅器２２は、ＶREFとＶFBとの差を増幅して制御電圧ＶCLを発生する。制御電圧ＶCLは、これらの４つのスイッチのデューティサイクルを決定する。ＶCLは、ＶOUTと逆に変化し、負荷電流または入力電圧の変化と共に変化する。したがって、ＶCLは、誤り増幅器２２および分圧器を通じて間接的にＶOUTに結合される。
【０１１４】
信号発生器２４は、同じ周波数および周期を有する２つの周期的波形ＶXおよびＶYを発生する。信号発生器２４は、コンパレータ２７の反転入力に結合された波形信号ＶXを発生する。信号発生器２４はまた、コンパレータ２８の反転入力に結合された波形信号ＶYを発生する。波形ＶXおよびＶYの周期は、切り換えサイクルの周期を決定する。これらの周期的波形は、例えば図６Ａに示すような対称な三角波形であり得、または、例えば図６Ｂおよび６Ｃに示すような非対称な鋸波形であり得る。信号発生器２４はまた、ＶCLに比例する準静的信号ＶUおよびＶVを発生する。信号発生器２４は、コンパレータ２７の反転入力においてＶUを発生し、コンパレータ２８の非反転入力においてＶVを発生する。
【０１１５】
波形信号ＶXおよびＶYまたは信号ＶUおよびＶV（あるいは両方とも）は、直流（ＤＣ）オフセット電圧ＶDC分だけ差がある。信号ＶUおよびＶVならびに波形ＶXおよびＶYは、図６Ａ〜６Ｃについて以下にさらに詳述するように、切換調整器がバックモード、ブーストモード、またはバックブーストモードで動作するかどうかを決定する。図２Ｃ、７および８Ａに関して、信号発生器２４の実施例を示し、説明する。
【０１１６】
再度図２Ｂを参照して、コンパレータ２７は、波形信号ＶXとＶUとを比較して制御信号ＶZ1を発生し、この制御信号ＶZ1はスイッチＡおよびＢの切換えを制御する。コンパレータ２８は、波形信号ＶYとＶVとを比較して制御信号ＶZ2を発生し、この制御信号ＶZ2はスイッチＣおよびＤの切換えを制御する。図６Ａは、波形信号ＶXおよびＶYならびに制御電圧ＶCLの例を示し、ＶOUTと共に変化する準静的信号である。図６Ａに示すように、ＶXは、周期Ｔを有し、最小値Ｖ1および最大値Ｖ3をそれぞれ有する三角波形である。ＶYは、周期Ｔを有し、最小値Ｖ2および最大値Ｖ4をそれぞれ有する三角波形である。図６Ａに示すように、Ｖ1＜Ｖ2＜Ｖ3＜Ｖ4である。以下により詳細に説明するように、Ｖ1＜ＶCL≦Ｖ2の場合、制御回路２０により制御される調整器１４はバックモードで動作し、Ｖ2＜ＶCL＜Ｖ3の場合、制御回路２０により制御される調整器１４はバックブーストモードで動作し、Ｖ3≦ＶCL＜Ｖ4の場合、制御回路２０により制御される調整器１４はブーストモードで動作する。ＶCL≦Ｖ1またはＶCL≧Ｖ4である場合、調整器１４は縮退モードで動作する。図６Ａに示すように、波形ＶXおよびＶYは、同相状態に同期され、（Ｖ2−Ｖ1）＝（Ｖ4−Ｖ3）に等しいＤＣオフセット差ＶDCを有する。
【０１１７】
論理回路２９（図２Ｂ）は、駆動信号ＶA、ＶB、ＶCおよびＶDを発生する。図６Ａは、Ｖ2＜ＶCL＜Ｖ3の場合の制御信号ＶZ1およびＶZ2と、駆動信号ＶA、ＶB、ＶCおよびＶDの例を示す。図６Ａ〜６Ｄ、８Ｂおよび９Ｃに関して、例示目的のため、スイッチＡは、ＶAがハイのときにオンになり、ＶAがローのときにオフになり、スイッチＢは、ＶBがハイのときにオンになり、ＶBがローのときにオフになり、スイッチＣは、ＶCがハイのときにオンになり、ＶCがローのときにオフになり、スイッチＤは、ＶDがハイのときにオンになり、ＶDがローのときにオフになる。また、図６Ａ〜６Ｄ、８Ｂおよび９Ｃに関して、例示目的のため、ＶA＝ＶZ1、ＶB＝／ＶZ1、ＶC＝ＶZ2、ＶD＝／ＶZ2である。ＶZ1、ＶZ2、とＶA、ＶB、ＶC、ＶDとの間の他の関係も可能である。例えば、コンパレータ２７の非反転入力がＶXに結合され、コンパレータ２７の反転入力がＶUに結合される場合、ＶA＝／ＶZ1であり、ＶB＝ＶZ1である。さらに、コンパレータ２８の非反転入力がＶYに結合され、コンパレータ２８の反転入力がＶVに結合される場合、ＶC＝ＶZ2であり、ＶD＝／ＶZ2である。
【０１１８】
図２Ｃは、本発明において用いられる信号変調器２４の一例を示す。信号発生器６０は、図２Ｂ、３Ｂ、４および５において信号発生器２４として用いられ得る。信号発生器６０は、波形発生器６１と、抵抗器６２と、定電流源６４とを含む。波形発生器６１は、コンパレータ２８の反転入力に結合される周期的波形ＶYを発生する。制御電圧ＶCLは、コンパレータ２７および２８の非反転入力に結合される。したがって、ＶUおよびＶYは、回路６０内のＶCLに等しい。制御電圧ＶCLは、例えば図２Ｂおよび３Ｂに示すような、出力電圧からの電圧フィードバックＶFB信号をモニタリングする誤り増幅器２２により発生され得る。コンパレータ２８の反転入力は、抵抗器６２の第１の端子に結合されれる。
【０１１９】
定電流源６４は、抵抗器６２の第２の端子と接地との間に結合され、定電流を流す。コンパレータ２７の反転入力は、抵抗器６２の第２の端子に結合される。コンパレータ２８および２７はそれぞれ、出力ＶZ2およびＶZ1を提供し、これらのＶZ2およびＶZ1はそれぞれ、図２Ｂ、３Ｂ、４および５の論理回路２９、３６、４６または５６に結合され得る。コンパレータ２７は、スイッチＡおよびＢ（または、非同期型実施形態の場合、スイッチＡのみ）の切換えを制御する制御信号ＶZ1を発生する。コンパレータ２８は、スイッチＣおよびＤ（または、非同期型実施形態の場合、スイッチＣのみ）の切換えを制御する制御信号ＶZ2を発生する。
【０１２０】
図２Ｃに示すように、コンパレータ２７および２８の反転入力に流入または流出する電流が実質的に無いと仮定すると、信号ＶYは信号ＶXに等しく、その上、定電流源６４により流される電流に実質的に等しい一定の負のＤＣオフセットが、抵抗器６２の抵抗を調節する。図６Ａ〜６Ｃは、信号発生器６０により発生される波形信号ＶYおよびＶXの例を示す。しかし、信号発生器６０の信号ＶXおよびＶYは、回路６０内の信号ＶXおよびＶYが同一の波形および同一のピークツーピーク振幅を有するため、図６Ｄの信号ＶX′およびＶY′と等しくない場合がある。信号ＶXおよびＶYは、例えば、対称な三角波形または対称な鋸波形であり得る。以下の図６Ａ〜６Ｃに関する議論は、信号発生器６０に当てはまる。
【０１２１】
信号ＶXおよびＶYのオーバーラップ電圧（Ｖ3−Ｖ2）は、以下のように表され得る。
【０１２２】
【数６】
0004903945.tif 000008
ここで、Ｖp-pはＶYのピークツーピーク振幅であり、Ｉ64は、定電流源６４によって流れる電流であり、Ｒ62は、抵抗器６２の抵抗である。信号ＶXは、信号ＶYと同じピークツーピーク振幅および波形を有する。
【０１２３】
本発明のさらなる実施形態において、図２Ｃの定電流源６４を抵抗器と取り替えて、信号ＶXに信号ＶYに対して変化する電圧オフセットを持たせることができる。この実施形態において、信号ＶXおよびＶYは、異なるピークツーピーク振幅を有する。
【０１２４】
再度図２Ｂを参照して、論理回路２９は、スイッチＡ、Ｂ、ＣおよびＤのオンおよびオフを駆動する駆動回路を含む。ＶZ1がハイになると、論理回路２９は、論理信号ＶAをハイにし、論理信号ＶBをローにし、スイッチＡをオンし、スイッチＢをオフする。ＶZ1がローになると、論理回路２９は、論理信号ＶAをローにし、論理信号ＶBをハイにし、スイッチＡをオフし、スイッチＢをオンする。ＶZ2がハイになると、論理回路２９は、論理信号ＶCをハイにし、論理信号ＶDをローにし、スイッチＣをオンし、スイッチＤをオフする。ＶZ2がローになると、論理回路２９は、ＶCをローにし、ＶDをハイにし、スイッチＣをオフし、スイッチＤをオンする。
【０１２５】
図２Ｄは、制御回路２０において用いられる論理回路２９の一例を示す。論理回路２９は、ＮＡＮＤゲート１５０、１５２、１６０および１６２ならびにインバータ１５１、１５３、１５４、１５５、１６１、１６３、１６４および１６５を含む複数の論理ゲートを有する。図２Ｄにおいて、スイッチＡおよびＤをＰチャネルの電界効果トランジスタ（ＦＥＴ）として示し、スイッチＢおよびＣをＮチャネルのＦＥＴとして示す。図２Ｄに関して、スイッチＡは、ＶAがローになるとオンされ、ＶAがハイになるとオフされる。スイッチＢは、ＶBがハイになるとオンされ、ＶBがローになるとオフされる。スイッチＣは、ＶCがハイになるとオンされ、ＶCがローになるとオフされる。スイッチＤは、ＶDがローになるとオンされ、ＶDがハイになるとオフされる。本発明のさらなる実施形態において、スイッチＡ〜Ｄは全て、ＮチャネルのＦＥＴであり得る。
【０１２６】
インバータ１５３、１５４および１５５は、ＶINと接地との間に結合されるインバータ１６３、１６４および１６５は、ＶOUTと接地との間に結合される。インバータ１５１は、ＶZ1に結合された入力と、ＮＡＮＤゲート１５２の第１の入力に結合された出力とを有する。ＮＡＮＤゲート１５０は、ＶZ1に結合された第１の入力と、ＮＡＮＤゲート１５２の出力に結合された第２の入力と、インバータ１５３の入力に結合された出力とを有する。インバータ１５３は、インバータ１５４の入力に結合された出力を有する。インバータ１５４は、ＮＡＮＤゲート１５２の第２の入力に結合された出力と、トランジスタＡのゲートとを有する。ＮＡＮＤゲート１５２は、インバータ１５５の入力に結合された出力を有する。インバータ１５５は、トランジスタＢのゲートに結合された出力を有する。インバータ１６１は、ＶZ2に結合された入力と、ＮＡＮＤゲート１６２の第１の入力と、ＮＡＮＤゲート１６０の第１の入力に結合された出力とを有する。ＮＡＮＤゲート１６２は、ＮＡＮＤゲート１６０の第２の入力に結合された出力と、インバータ１６５の入力とを有する。インバータ１６５は、トランジスタＣのゲートに結合された出力を有する。ＮＡＮＤゲート１６０は、インバータ１６３の入力に結合された出力を有する。インバータ１６３は、インバータ１６４の入力に結合された出力を有する。インバータ１６４は、ＮＡＮＤゲート１６２の第２の入力に結合された出力と、トランジスタＤのゲートとを有する。
【０１２７】
図２Ｄに示す論理回路２９は、スイッチＡおよびＢがオンになる時間とスイッチＣおよびＤがオンになる時間との間に短い不感時間を設けることにより、スイッチＡおよびＢが同時にオンになることを回避し、スイッチＣおよびＤが同時にオンになることを回避する。ＶZ1がローになると、例えば、図６Ａにおいて示すように、トランジスタＡはオフになり、トランジスタＢはオンになる。ＶZ1がハイになると、インバータ１５１の出力はローになり、次いでＮＡＮＤゲート１５２の出力がハイになり、次いでインバータ１５５の出力がローになり、ｎチャネルのＦＥＴ  Ｂがオフになる。ＮＡＮＤゲート１５２の出力がハイになると、ＮＡＮＤゲート１５０の出力がローになり、次いでインバータ１５３の出力がハイになり、次いでインバータ１５４の出力がローになり、ｐチャネルのＦＥＴ  Ａがオンになる。ＶZ1の立ち上がりエッジが論理ゲート１５１、１５２、１５０、１５３、次いで１５４を順番に伝播し、ＦＥＴ  Ａをオンするのにかかる所要時間は、ＶZ1の立ち上がりエッジが論理ゲート１５１、１５２、次いで１５５を順番に伝播し、ＦＥＴ  Ｂをオフする所要時間よりも長い。なぜならば、前者の場合、信号は、後者の場合よりも２つ多い論理ゲートを通過しなければならないからである。
【０１２８】
ＶZ1がローに遷移すると、ＮＡＮＤゲート１５０の出力がハイになり、次いでインバータ１５３の出力がローになり、次いでインバータ１５４の出力がハイになり、ｐチャネルのＦＥＴ  Ａがオフになる。インバータ１５４の出力がハイになり、インバータ１５１の出力がハイになると、ＮＡＮＤゲート１５２の出力がローになり、次いでインバータ１５５の出力がハイになり、ｎチャネルのＦＥＴＢがオンになる。ＶZ1の立ち下がりエッジは、論理ゲート１５０、１５３、および１５４を順番に通過してｐチャネルのＦＥＴ  Ａをオフにし、論理ゲート１５０、１５３、１５４、１５２および１５５を順番に通過してｎチャネルのＦＥＴ  Ｂをオンにする。したがって、ＶZ1の立ち下がりエッジ上において、ＦＥＴＢをオンするための所要時間の方が、ＦＥＴ  Ａをオフするための所要時間よりも長い。従って、ＦＥＴ  ＡおよびＢがオンになる時間の間に短い不感時間が設けられる。
【０１２９】
論理ゲート１６０〜１６５はまた、ＦＥＴ  ＣおよびＤがオンになる時間の間に短い不感時間を生成して、これらのＦＥＴが同時にオンになることを回避する。ＶZ2の立ち上がりエッジは、４つの論理ゲートを（１６１、１６０、１６３および１６４の順番で）通過してｐチャネルのＦＥＴ  Ｄをオフし、６つの論理ゲートを（１６１、１６０、１６３、１６４、１６２および１６５の順番で）通過し、ｎチャネルのＦＥＴ  Ｃをオンする。ＶZ2の立ち下がりエッジは、２つの論理ゲートを（１６２次いで１６５の順番で）通過してｎチャネルのＦＥＴ  Ｃをオフし、４つの論理ゲートを（１６２、１６０、１６３次いで１６４を順番に）通過してｐチャネルのＦＥＴ  Ｄをオンする。
【０１３０】
電源１５は、４つのスイッチ全てを入力−出力電圧関係に関わりなく切り換える従来技術のバックブースト切り換え調整器よりも、低い平均インダクタ電流を必要とする。平均インダクタ電流／ＩINDと電源１５内の平均出力電流／ＩOUTの平均との関係は、以下のように表され得る。
【０１３１】
【数７】
0004903945.tif 000009
例えばＶIN＝ＶOUTかつｔAD＞０の場合、平均インダクタ電流／ＩINDは、平均出力電流の半分以下である。時間ｔADは、バックモード、ブーストモード、およびバックブーストモードの場合に、波形ＶYおよびＶXの間のＤＣオフセット電圧ＶDC（すなわち、図６Ａ〜６Ｄの（Ｖ2−Ｖ1））がゼロよりも大きい場合、ゼロよりも大きい。従って、電源１５は、ＶDC＞０の場合の従来技術の制御回路のバックブースト切換調整器と比較して、低い平均インダクタ電流を必要とする。ＶDCおよびゆえにｔADがゼロに等しい場合、同期型切換調整器１４内の平均インダクタ電流は、等式（１）および等式（７）によって定義される。
【０１３２】
図３Ａを参照して、本発明による別の制御回路について説明する。電源３５は、非同期型バックブースト切換調整器３０および制御回路３８を含む。非同期型切換調整器３０は、入力電圧ＶINを受け取り、調整された出力電圧ＶOUTを生成する。入力電圧ＶINは、出力電圧ＶOUTよりも高いか、低いか、あるいは実質的に同じであり得る。制御回路３８は、切換調整器３０をバックモード、ブーストモード、またはバックブーストモードで動作させ得る。非同期型切換調整器３０は、出力電圧を調整された値で保持できるようにＶOUTにおける出力ノードへの供給電流を制御するＶINとＶOUTとの間に結合された２つのスイッチを有する。制御回路３８は、出力電圧ＶOUTを受け取り、非同期型切換調整器３０内の２つのスイッチの切換えを制御する２つの駆動信号（ＶAおよびＶC）を提供する。
【０１３３】
図３Ｂを参照して、本発明の電源回路の３５の模式図を示す。回路３５は、２つのスイッチ（ＡおよびＣ）を有する非同期型切換調整器３０と、制御回路３８とを含む。切換調整器３０において、ダイオード３２および３４がそれぞれ、図２Ｂの同期型スイッチＢおよびＤと代わっている。ダイオード３２は、スイッチＡの第２の端子に結合されたカソードと、接地に結合されたアノードとを有する。ダイオード３４は、キャパシタ１８に結合されたカソードと、インダクタ１７に結合されたアノードとを有する。
【０１３４】
図３Ｂの制御回路３８は、論理回路３６が２つの駆動信号（ＶAおよびＶC）を提供して制御スイッチＡおよびＣをそれぞれ制御する点を除いて図２Ｂの制御回路２０と同じである。スイッチＡがオンになると、ダイオード３２は逆方向バイアスされ、ごくわずかな電流を流す。スイッチＡがオフになると、ダイオード３２は順バイアスされ、インダクタ１７を通じて接地から電流を流す。スイッチＣがオンになると、ダイオード３４は逆方向バイアスされ、ごくわずかな電流を流す。スイッチＣがオフになると、ダイオード３４は順バイアスされ、インダクタ１７からＶOUTに電流を流す。
【０１３５】
従って、スイッチＡおよびＣがオンの場合、ダイオード３２および３４は逆方向バイアスされ、電流がインダクタ１７を通じてＶINと接地との間に流れる。スイッチＡがオンになり、スイッチＣがオフになると、ダイオード３２は逆方向バイアスされ、ダイオード３４は順方向バイアスされ、インダクタ１７を通じて電流がＶINとＶOUTとの間に流れる。スイッチＡおよびＣがオフになると、ダイオード３２および３４は順方向バイアスされ、インダクタ１７を通じて電流が接地とＶOUTとの間に流れる。スイッチＡがオフになり、スイッチＣがオンになると、ダイオード３２は順方向バイアスされ、ダイオード３４は逆方向バイアスされ、インダクタ１７を通る電流は、両方の端子が接地に結合されているため変化しない。図３Ｂの制御回路３８は、図６Ａ〜６Ｄを参照して議論したようなＶCLの値に応じて、非同期型切換調整器３０をバックモード、ブーストモード、またはバックブーストモードで動作させ得る。
【０１３６】
図４を参照して、本発明による別の制御回路について説明する。電源４０は、非同期型スイッチＡと、ダイオード３２と、同期型スイッチＣおよびＤとを有する切換調整器４２を含む。図４の制御回路４４は、論理回路４６が３つの駆動信号（ＶA、ＶCおよびＶD）を出力してスイッチＡ、ＣおよびＤをそれぞれ制御する点を除いて図２Ｂの制御回路２０と同じである。制御回路４４において、コンパレータ２７はスイッチＡの切換えを制御し、コンパレータ２８はスイッチＣおよびＤの切換えを制御する。本発明の制御回路４４は、ＶCLの値に応じて、図６Ａ〜６Ｄを参照して議論した様式と同じ様式で、切換調整器４２をバックモード、ブーストモード、またはバックブーストモードで動作させ得る。
【０１３７】
図５は、２つの同期型スイッチと、非同期型スイッチと、ダイオードとを有するバックブースト切換調整器の別の例を示す。図５の電源５０は、切換調整器５２および制御回路５４を有する。切換調整器５２は、同期型スイッチＡおよびＢと、ダイオード３４と、非同期型スイッチＣとを有する。制御回路５４は、論理回路５６が３つの駆動信号（ＶA、ＶBおよびＶC）のみを出力してスイッチＡ、ＢおよびＣをそれぞれ制御する点を除いて図２Ｂの制御回路２０と同じである。制御回路５４において、コンパレータ２７は、スイッチＡおよびＢの切換えを制御し、コンパレータ２８は、スイッチＣの切換えを制御する。本発明の制御回路５４は、切換調整器５２を、図６Ａ〜６Ｄを参照して議論した様式と同じ様式でバックモード、ブーストモード、またはバックブーストモードで動作させ得る。
【０１３８】
信号発生器２４は、制御回路２０、３８、４４および５４に対し、波形信号ＶXおよびＶYと、準静的信号ＶUおよびＶVとを発生する。図６Ａ〜６Ｃに示す波形ＶXおよびＶY（ならびに図６ＤのＶX′およびＶY′）は、電源１５、３５、４０および５０と共に用いられ得る。図６Ａ〜６Ｄは、本発明の切換調整器回路において用いられ得る、周期Ｔを有する周期的波形の４つの例を示す。別の種類の波形（例えば、立ち上がりエッジおよび立ち下がりエッジが緩やかな非対称形の鋸波形）も用いられ得る。
【０１３９】
図６Ａ〜６Ｄはまた、３つの動作モード（バック、ブーストおよびバックブースト）の間の制御電圧ＶCLと、制御信号ＶZ1およびＶZ2と、駆動信号ＶA、ＶB、ＶC、およびＶDとの例を示す。ＶCLの値は、活性定常状態動作モードを決定する。図６Ａ〜６Ｄを参照して、ＶUおよびＶVは両方とも、例えば図２Ｃおよび７に示すように、各周期Ｔの間ＶCLと等しい。または図６Ａ〜６Ｄを参照して、ＶDCは、（Ｖ2−Ｖ1）＝（Ｖ4−Ｖ3）と等しい。これらの３つの活性定常状態動作モードを、バック（Ｖ1＜ＶCL≦Ｖ2）、バックブースト（Ｖ2＜ＶCL＜Ｖ3）、およびブースト（Ｖ3≦ＶCL＜Ｖ4）と呼ぶ。図６Ａ〜６Ｄに関する以下の議論を参照して、調整器３０および４２内のダイオード３２は、スイッチＢがオンの表示になると順方向バイアスされ、スイッチＢがオフの表示になると逆方向バイアスされる。さらに、調整器３０および５２内のダイオード３４は、スイッチＤがオンの表示になると順方向バイアスされ、スイッチＤがオフの表示になると逆方向バイアスされる。
【０１４０】
図６Ａは、制御電圧ＶCLの２つの値（ＶCL1およびＶCL2）に対する例示的波形ＶYおよびＶXならびに信号ＶZ1、ＶZ2、ＶA、ＶB、ＶC、およびＶDを示す。本発明の切換調整器回路の動作モードは、制御電圧ＶCLの値と、電圧レベルＶ1、Ｖ2、Ｖ3およびＶ4とによって決定される。波形ＶXおよびＶYは、周期Ｔについて対称な三角波形である。信号ＶZ1、ＶZ2、ＶA、ＶB、ＶCおよびＶDの値は、ＶCL＝ＶCL1の場合に実線で示し、ＶCL＝ＶCL2の場合に点線で示す。
【０１４１】
図６Ａは、バックブーストモードの場合の本発明の一例を示す。図６Ａに示すように、ＶXおよびＶYが両方ともＶCLを下回る場合、信号ＶZ1およびＶZ2はハイとなり、信号ＶAおよびＶCはハイ（すなわち、スイッチＡおよびＣがオン）となり、信号ＶBおよびＶDはロー（すなわち、スイッチＢおよびＤがオフ）となる。ＶYがＶCLを上回りかつＶXがＶCLを下回る場合、ＶZ1はハイとなり、ＶZ2はローとなり、ＶAおよびＶDはハイ（すなわち、スイッチＡおよびＤがオン）となり、ＶBおよびＶCはロー（すなわち、スイッチＢおよびＣがオフ）となる。ＶXおよびＶYが両方ともＶCLを上回る場合、ＶZ1およびＶZ2はローとなり、ＶBおよびＶDはハイ（すなわち、スイッチＢおよびＤがオン）になり、ＶAおよびＶCはロー（すなわち、スイッチＡおよびＣがオフ）になる。バックブーストモードの場合、各周期Ｔにおいて全てのスイッチをオンおよびオフするために、電力が必要となる。
【０１４２】
調整器回路１４、３０、４２または５２の出力−入力電圧比が変化すると、スイッチＡ、Ｂ、ＣおよびＤ（ならびに／またはダイオード３２および３４）のオン時間もそれに応じて変化する。例えば、図２Ｂの電源回路１５において、ＶINがバックブーストモードで減少すると、出力−入力電圧比が増加する。ＶINが減少すると、これらのスイッチの所与のデューティサイクルについて、各周期Ｔにおける負荷１９への電流が減少するため、誤り増幅器２２がＶOUTのわずかな減少を感知する。ＶOUTが減少するにつれて、ＶCLが増加する。図６Ａからわかるように、ＶCLがＶCL2まで増加するにつれて、ＶZ1のオフ時間が減少し、ＶZ2のオン時間が増加する。これにより、スイッチＡおよびＣのオン時間が増加し、スイッチＢおよびＤのオン時間が減少する。このように、本発明の制御回路は、スイッチのデューティサイクルを調節して、ＶOUTを調整された値で保持する。このデューティサイクルは、理想的な構成要素を仮定した場合、等式（３）における関係を満足する。
【０１４３】
本発明によれば、切換調整器がバックブーストモードで動作する出力−入力電圧比の範囲は、波形ＶXおよびＶYの電圧のオーバーラップに依存する。図６Ａ〜６Ｄに示すように、ＶXおよびＶYの電圧オーバーラップは、領域（Ｖ3−Ｖ2）である。電圧オーバーラップが増加するにつれて、本発明の制御回路が切換調整器をバックブーストモードで動作させる出力−入力電圧比の範囲が増加する。電圧オーバーラップが減少するにつれて、本発明の制御回路が切換調整器をバックブーストモードで動作させる出力−入力電圧比の範囲が減少する。
【０１４４】
オーバーラップが最大（すなわち、ＶDC＝０、ゆえにＶ1＝Ｖ2およびＶ3＝Ｖ4）のとき、制御回路は、全ての出力−入力電圧比において、切換調整器をバックブーストモードで動作させる。この場合、スイッチＡおよびＤは同時にオンにならず、切換えシーケンスは、ＡおよびＣがオンになり、ＢおよびＤがオンになり、ＡおよびＣがオンになり、ＢおよびＤがオンなるといった具合である。
【０１４５】
オーバーラップが最大になると、幾つかの不利点を生む。第１に、等式（７）に示すようにｔADがゼロに等しくなるため、平均インダクタ電流が、所与の出力電流および出力−入力電圧比に対して大きくなる。第２に、各周期Ｔにおいて、出力−入力電圧比に関係なく全てのスイッチがオンおよびオフになるため、切換調整器が無効になる。従って、最大オーバーラップ条件（ＶDC＞０）よりも小さなオーバーラップが少しでもあると、切換調整器がバック、ブースト、およびバックブーストモードで動作することを可能にし、これにより効率を上げ、インダクタ電流を低減する。
【０１４６】
ＶXおよびＶYが全くオーバーラップしない（すなわち、Ｖ3≦Ｖ2の）場合、切換調整器はバックブーストモードで動作しない。この状況において、ＶCLがＶ3よりも大きくかつＶ2よりも小さい場合、スイッチＡおよびＤは各周期Ｔを通じてずっとオンであり、入力ノードおよび出力ノードはインダクタ（ＶIN＝ＶOUT）を通じて結合されるため、切換えは生じない。この場合、出力電圧ＶOUTは、一定の値に調整されない。ＶCLがこれらの波形のいずれかと交差する場合、バックモードおよびブーストモードはやはり存在する。
【０１４７】
電圧オーバーラップ（Ｖ3−Ｖ2）は、切換調整器の所望の挙動を調節するために用いられ得る。最大の効率を得たい場合、波形のオーバーラップを皆無にし（これにより、電圧オーバーラップはゼロ以下、すなわちＶ3≦Ｖ2となる）、バックブーストモードでの動作を無くすべきである。しかし、この場合、ＶCLによる出力−入力電圧比への制御が無効となる動作領域が存在する。これは、入力電圧が実質的に出力電圧と等しい場合に発生する。図２Ｂのようなシステム構成において波形がオーバーラップせず（すなわち、Ｖ3≦Ｖ2）、かつＶOUT≒ＶINである場合、ＶCLは、バックモードとブーストモードとの間を高速でシフトして、スイッチの一定のデューティサイクルを見つけようとする。１に近い出力−入力電圧比は、この条件に適応できる１つの制御電圧レベルをいつも有しているわけではない。したがって、システムは、バックモードとブーストモードとの間をシフトするため、ヒステリシス的に挙動する。この挙動は通常は望ましくない。
【０１４８】
電圧オーバーラップ（Ｖ3−Ｖ2）が増加してゼロを上回ると、調整器が比較的非効率なバックブーストモードで動作する入力電圧範囲が増加するが、上記にてモードバックモードとブーストモードとの間の遷移に関して説明したヒステリシス的モードが無くなる。これにより、より大きな出力−入力電圧比範囲が非効率となるが、遷移挙動は向上する。さらに、電圧オーバーラップ（Ｖ3−Ｖ2）がゼロよりも大きくなると、一定のスイッチのデューティサイクル（一定負荷電流の場合）であらゆる出力−入力電圧比を保持できる。
【０１４９】
図６Ｂは、Ｖ3≦ＶCL＜Ｖ4であり、ゆえに調整器がブーストモードで動作する別の波形ＶXおよびＶYを示す。図６Ｂにおける波形ＶXおよびＶYは、急な立ち上がりエッジおよび周期Ｔを有する鋸波形信号である。ＶCLがＶ3を下回らない限り、ＶCLは、常に波形ＶXより高く、ＶZ1は、各切換えサイクルの全周期Ｔにわたってハイである。したがって、ブーストモードにおいて、各切換えサイクルの全周期ＴにわたってＶAはハイであり、スイッチＡはオンであり、ＶBはローであり、スイッチＢは、オフである。コンパレータ２８は、電源１５および４０におけるブーストモードのスイッチＣおよびＤのオンおよびオフの切換えと、電源３５および５０内のブーストモードのスイッチＣのオンおよびオフの切換えとを制御する。ＶYがＶCLを上回る場合、ＶZ2はローとなり、ＶDはハイとなり、これによりスイッチＤはオンとなり、ＶCはローとなり、これによりスイッチＣはオフとなる。ＶYがＶCLを下回る場合、ＶZ2はハイとなり、ＶCはハイとなり、これによりスイッチＣはオンとなり、ＶDはローとなり、これによりスイッチＤはオフになる。
【０１５０】
図６Ａおよび６Ｂは、ピークツーピーク振幅が等しい波形ＶXおよびＶYの例を示す。図６Ａおよび６ＢにおけるＶXのピークツーピーク振幅が等しい場合、図６Ａおよび６ＢのＶYのピークツーピーク振幅は等しくなり、図６Ａおよび６Ｂにおける電圧オーバーラップ（Ｖ3−Ｖ2）は等しくなり、時間ｔAD、ｔBD、およびｔACは、図６ＡのＶXおよびＶYの形状（三角）が図６ＢのＶXおよびＶY（鋸波）と異なっていても、これらの２つの定常状態条件の実施形態における所与のＶCLにおいて等しくなる。また、この場合、スイッチＡおよびＤのオン時間のみが等式（３）に示すような定常状態の出力−入力電圧比の決定に関連するため、図６Ａおよび６Ｂの定常状態の出力−入力電圧比は同じである。これら２つの実施形態のスイッチのオン時間のシーケンスは異なる。図６Ａにおいて、バックブーストモードの場合の切換え反復シーケンスは、ＡＤをオンし、ＢＤをオンし、ＡＤをオンし、ＡＣをオンするといった具合である。図６Ｂにおいて、バックブーストモードの場合の切換え反復シーケンスは、ＡＤをオンし、ＡＣをオンし、ＢＤをオンするといった具合である。
【０１５１】
図６Ｃは、Ｖ1＜ＶCL≦Ｖ2でありゆえに調整器はバックモードで動作する、さらなる別の波形ＶXおよびＶYを示す。図６Ｃ内の波形ＶXおよびＶYは、急速な立ち下がりエッジおよび周期Ｔを有する鋸波形信号である。ＶCLがＶ2を越えない場合、波形ＶYはいつもＶCLよりも大きく、電源１５、３５、４０、および５０内のＶZ2は、各切換えサイクルの全体周期Ｔの間、ローである。従って、ＶCはローとなり、これにより、スイッチＣは、各サイクルの全周期Ｔにわたってオフとなり、ＶDは、ハイとなり、これにより、スイッチＤは、各サイクルの全周期Ｔにわたってバックモードでオンとなる。コンパレータ２７は、電源１５および５０内のバックモードのスイッチＡおよびＢのオンおよびオフの切換えを制御し、電源３５および４０内のバックモードのスイッチＡのオンおよびオフの切換えを制御する。ＶXがＶCLを上回る場合、ＶZ1はローであり、ＶBはハイであり、これにより、スイッチＢはオンとなり、ＶAはローとなり、これによりスイッチＡはオフとなる。ＶXがＶCLを下回る場合、ＶZ1はハイとなりＶAはハイとなり、これによりスイッチＡはオンとなり、ＶBはローとなり、これによりスイッチＢはオフとなる。
【０１５２】
図６Ｄは、本発明の制御回路において用いられ得る別の波形信号ＶX′およびＶY′の例を示す。信号発生器２４は、波形信号ＶXおよびＶYの代わりに、波形信号ＶX′およびＶY′をそれぞれ生成し得る。信号発生器２４により生成される波形信号は、同一である必要はなく、また同じ波形を有さない。図６Ｄに示すように、ＶX′は対称な三角波形であり、波形ＶY′は非対称な鋸波形である。これらの波形は両方とも、周期Ｔを有する。ＶX′のピークツーピーク振幅（Ｖ3−Ｖ1）は、ＶY′のピークツーピーク振幅（Ｖ4−Ｖ2）よりも大きい。
【０１５３】
本発明の制御回路により図６Ｄの波形ＶX′およびＶY′で制御されるバックブースト切換調整器は、図６Ａから６Ｃで上述したように、バックモード、ブーストモード、またはバックブーストモードで動作し得る。等式（３）はまた、波形およびピークツーピーク振幅が異なる波形ＶX′およびＶY′を有する本発明の制御回路に当てはまる。好適には、波形ＶX′およびＶY′は、スイッチＢおよびＣが同時にオンになる（すなわち、ＶCL＞ＶY′かつＶCL＜ＶX′となる）ことのないよう、互いに交差しないように選択される。
【０１５４】
図６Ａ〜６Ｄを参照して、２つの「縮退」モードが示されている。縮退モードは、制御電圧ＶCLがＶ1以下の場合またはＶCLがＶ4以上の場合に発生する。ＶCLがＶ1以下の場合、ＶZ1およびＶZ2は両方ともローのままであり、スイッチＢおよびＤは、各サイクルの周期Ｔにおいてずっとオンである（ＶA＝ＶZ1の場合、ＶB＝／ＶZ1、ＶC＝ＶZ2、およびＶD＝／ＶZ2）。このモードは、インダクタ１７を通じて出力電圧を接地に放電する。第２の縮退モードにおいて、ＶCLはＶ4以上であり、ＶZ1およびＶZ2は両方ともハイのままであり、スイッチＡおよびＣは、各サイクルの周期Ｔの間ずっとオンである（ＶA＝ＶZ1の場合、ＶB＝／ＶZ1、ＶC＝ＶZ2、およびＶD＝／ＶZ2）。このモードは、インダクタ１７を通じて入力電圧を接地に対してショートさせるため、通常は望ましくない。これらの縮退モードは、ＶOUTの調整には用いられない。これらのモードは両方とも、スイッチＡおよびＣが周期Ｔの全期間において共にオンになった場合またはスイッチＢおよびＤが周期Ｔの全期間において共にオンとなった場合のみに縮退すると考えられる。
【０１５５】
図７は、波形およびピークツーピーク振幅が異なる波形ＶX′およびＶY′の生成が可能な信号発生器２４の一例を示す。信号発生器６５は、図２Ｂ、３Ｂ、４および５の信号発生器２４として用いられ得る。信号発生器６５は、波形発生器６６および６８ならびに発振器６７を含む。回路６５において、信号ＶUおよびＶVは、コンパレータ２７および２８の非反転入力においてそれぞれ生成される。信号ＶUおよびＶVは、図７のＶCLに等しい。波形発生器６６は、コンパレータ２７の反転入力において波形ＶX′を発生し、波形発生器６８は、コンパレータ２８の反転入力において波形ＶY′を発生する。波形ＶX′およびＶY′は、例えば図６Ｄに示すように、異なる波形および異なるピークツーピーク振幅を有することができる。発振器６７は、ノード６９において、波形発生器６６および６８により受け取られる周期的信号を生成する。ノード６９における周期的信号は、波形ＶX′およびＶY′の周期Ｔを同期化し、これにより、これらの波形の周期は同時に開始および終了する。例えば、波形発生器６６および６８は、ノード６９におけるデジタル信号の立ち上がりエッジにおいて波形ＶX′およびＶY′の周期をそれぞれ開始し得る。所望ならば、図７の波形ＶX′およびＶY′は、ＤＣオフセット電圧がＶDC＝（Ｖ2−Ｖ1）＝（Ｖ4−Ｖ3）の場合、同じ波形および同じピークツーピーク振幅を有し得る。
【０１５６】
図８Ａは、本発明による信号発生器のさらなる実施形態を示す。図８Ａの信号発生器を備える制御回路はまた、同期型バックブースト切換調整器、非同期型バックブースト切換調整器、および同期型／非同期型バックブースト切換調整器用の制御信号を生成するために用いられ得る。図８Ａの信号発生器７０は、図２Ｂ、３Ｂ、４および５の信号発生器２４の代わりに用いられ得る。信号発生器７０は、波形発生器７１と、抵抗器７６と、定電流源７８とを含む。波形発生器７１は、コンパレータ２７および２８の反転入力において周期的波形ＶWを生成する。波形ＶWは、ＶXおよびＶYに等しい。制御電圧ＶCLは、例えば図２Ｂおよび３Ｂに示すような電圧フィードバック信号ＶFBをモニタリングする誤り増幅器２２から生成され得る。ＶCLは、コンパレータ２７の非反転入力（これにより、ＶUはＶCLと等しい）と、抵抗器７６の第１の端子とに結合される。定電流源７８は、抵抗器７６の第２の端子と接地との間に結合され、定電流を流す。コンパレータ２８の非反転入力は、抵抗器７６の第の端子に結合される。コンパレータ２７は、制御信号ＶZ1を生成し、この制御信号ＶZ1は、スイッチＡおよびＢの切換えを制御し、または、非同期型の実施形態の場合、スイッチＡのみを制御する。コンパレータ２８は、制御信号ＶZ2を生成し、この制御信号ＶZ2は、スイッチＣおよびＤの切換えを制御し、または、非同期型の実施形態の場合、スイッチＣのみを制御する。
【０１５７】
信号発生器７０は、ＶCLおよびＶUから一定だけの値だけ負方向にオフセットしたコンパレータ２８の非反転入力において電圧ＶVを生成する。コンパレータ２７および２８の非反転入力における電流の流出および流入が無いと仮定すると、ＶUとＶVとの間の一定のオフセットは、定電流源７８によって流される電流と抵抗器７６の抵抗とを乗算したものと等しい。ＶVは、以下のように表され得る。
【０１５８】
【数８】
0004903945.tif 000010
ここで、Ｉ78は、定電流源７８が流す電流であり、Ｒ76は、抵抗器７６の抵抗である。したがって、オフセット電圧ＶDCは、図８Ａ〜８Ｂの実施形態に関して、ＶU−ＶVに等しい。
【０１５９】
図８Ｂは、波形発生器７１により生成される信号ＶWの一例を示す。信号ＶWは、最大値Ｖ6および最小値Ｖ5を有する。図８Ｂは、信号ＶU、ＶV、ＶZ1、ＶZ2、ＶA、ＶB、ＶC、およびＶDの例も示す。信号発生器７０を備えた制御回路により制御される切換調整器は、ＶUおよびＶVが両方ともＶ6未満かつＶ5を越える場合、バックブーストモードで動作する。バックブーストモードにおいて、制御信号ＶZ1およびＶZ2は、各周期Ｔにおいて、これらのスイッチの各々のオンおよびオフの切換えを制御する。
【０１６０】
ＶUがＶ6以上であり、ＶVがＶ6未満である場合、信号発生器７０により制御される切換調整器は、各サイクルの全期間においてＶZ1およびＶAはハイであり、ＶBはローであり、スイッチＡはオンであり、スイッチＢはオフであるめ、ブーストモードで動作する。制御信号ＶZ2は、ブーストモードのスイッチＣおよびＤのオンおよびオフの切換えを制御する。ＶVがＶ5以下であり、ＶUがＶ5を越える場合、信号発生器７０により制御される切換調整器は、各サイクルの全期間においてＶZ2およびＶCはローであり、ＶDはハイであり、スイッチＣはオフであり、スイッチＤはオンであるため、バックモードで動作する。制御信号ＶZ1は、バックモードのスイッチＡおよびＢのオンおよびオフの切換えを制御する。図８Ｂを参照して、スイッチＡは、ＶWがＶU未満の場合にオンとなり、ＶWがＶUを越える場合にオフとなる。スイッチＢは、ＶWがＶUを越える場合にオンとなり、ＶWがＶU未満の場合にオフとなる。スイッチＣは、ＶWがＶV未満の場合にオンとなり、ＶWがＶVを越える場合にオフとなる。スイッチＤは、ＶWがＶVを越える場合にオンとなり、ＶWがＶV未満の場合にオフとなる。ＶUおよびＶV≧Ｖ6であるかまたはＶUおよびＶV≦Ｖ5である場合、切換調整器は、縮退モードで動作する。
【０１６１】
本発明のさらなる実施形態において、定電流源７８は抵抗器と取り替えられ得、これにより、ＶVがＶCLおよびＶUの一部となるよう、ＶVが生成される。この実施形態において、ＶUとＶVとの間のオフセット電圧は、ＶCLの増減に従って変化する。
【０１６２】
コンパレータの伝播遅延は、その差動入力電圧差がゼロを通過してからその出力信号が供給電圧の半分に到達するためにに必要な時間である。伝播遅延には２種類がある：すなわち、ｔPLHは、コンパレータの出力がローからハイに遷移する場合の伝播遅延であり、ｔPHLは、コンパレータ出力がハイからローに遷移する場合の伝播遅延である。コンパレータの伝播遅延は、オーバードライブ（差動入力電圧差）と、コンパレータの出力信号における遷移間の時間と共に変化し得る。例えば、コンパレータの入力においてオーバードライブが大きくなると、オーバードライブが小さい場合よりも伝播遅延が短くなり得る。パルス幅変調器内のコンパレータの伝播遅延は、制御電圧入力がコンパレータへの周期的波形入力の最小電圧および最大電圧に近づいた場合に最も変化する。コンパレータの出力信号の伝播遅延が変化すると、パルス幅変調器が切換調整器内のスイッチのデューティサイクルを正確に制御する能力に悪影響を与え得る。
【０１６３】
図９Ａは、本発明のパルス幅変調器のさらなる実施形態を示す。図９Ａのパルス幅変調器８０は、図２Ｂ、３Ｂ、４および５のパルス幅変調器２５の代わりに用いられ得る。図９Ａのパルス幅変調器回路８０は、スイッチの０％〜１００％のデューティサイクルの制御信号ＶZ1およびＶZ2において、実質的に一定の伝播遅延を生成する。パルス幅変調器８０は、それぞれが周期的波形信号を生成する２つの波形発生器と、２つのコンパレータと、２つのマルチプレクサとを用いて、信号ＶZ1およびＶZ2を生成する。これらのマルチプレクサの各々は、一方のコンパレータに結合された波形発生器により生成された波形信号がその最小電圧または最大電圧の１％以内でない場合、これらのコンパレータのうちのその一方の出力を信号ＶZ1およびＶZ2として選択する。このパーセントは、選択信号ＶS1およびＶS2によって決定される。この技術は、制御信号ＶZ1およびＶZ2における実質的に一定の伝播遅延を確実にするのに有用である。線形パルス幅変調システムのさらなる詳細について、本出願と同時に出願された、同一譲受人に譲渡された同時係属中の、Ｄｗｅｌｌｅｙらに付与された、米国特許出願第 号（弁理士受付番号：ＬＴ−１０７）に記載がある。本明細書中、同出願の開示内容全体を参考のため援用する。
【０１６４】
パルス幅変調器８０は、図２Ｂ、３Ｂ、４および５のパルス幅変調器２５の代わりに用いられ得る。パルス幅変調器８０は、信号発生器８１と、コンパレータ８４および８６と、マルチプレクサ８８および９０とを含む。信号発生器８１は、波形信号ＶMをコンパレータ８４の反転入力に提供し、波形信号ＶNをコンパレータ８６の反転入力に提供する。制御電圧ＶCLは、入力信号として信号発生器８１に結合される。ＶCLは、例えば図２Ｂ、３Ｂ、４および５に示すような電圧フィードバック信号ＶFBをモニタリングする誤り増幅器２２から生成され得る。信号発生器８１はまた、準静的信号ＶJをコンパレータ８４の非反転入力に提供し、準静的信号ＶKをコンパレータ８６の非反転入力に提供する。
【０１６５】
コンパレータ８４は、その出力において信号ＶRを提供し、コンパレータ８６は、その出力において信号ＶQを提供する。コンパレータ８４の出力は、ノード８７におけるマルチプレクサ８８および９０の入力端子に結合される。コンパレータ８６の出力は、ノード８９におけるマルチプレクサ８８および９０の入力端子に結合される。選択信号ＶS1は、マルチプレクサ８８のＳ入力にに結合され、選択信号ＶS2は、マルチプレクサ９０のＳ入力に結合される。マルチプレクサ８８の出力は、制御信号ＶZ1を提供する。マルチプレクサ９０の出力は、制御信号ＶZ2を提供する。
【０１６６】
波形信号ＶMおよびＶNは、同じ形状および同じ周期Ｔを有するが、周期Ｔの半分だけ互いに時間遅延される。図９Ｃは、信号ＶMおよびＶNの例を示す。信号発生器８１はまた、例えば立ち上がりエッジが急な鋸波形ならびに立ち上がりエッジおよび立ち下がりエッジが急でない鋸波形のような、別の種類の周期的波形を生成し得る。
【０１６７】
図９Ｂの信号発生器１００は、信号発生器８１の一例である。信号発生器１００は、図９Ｃに示すような急な立ち下がりエッジを有する２つの周期的鋸波形ＶMおよびＶNを生成する。波形ＶMおよびＶNは、図９Ｃに示すようにＶMAXとＶMINとの間で変化する。信号発生器１００はまた、準静的信号ＶJおよびＶKを生成し、これらの信号はそれぞれ、各周期ＴにわたってＶCLに等しい。波形発生器１００は、クロック信号発生器ｌ０４と、定電流源１０１および１０６と、キャパシタｌ０２および１０７と、ｎチャネルのＭＯＳ電界効果トランジスタ１０３および１０８と、ワンショット１０４および１０９とを含む。定電流源１０１は、供給電圧ＶCCに結合された第１の端子と、キャパシタ１０２の第１の端子、トランジスタ１０３のドレインおよびＶNに結合された第２の端子とを有する。キャパシタ１０２は、接地に結合された第２の端子を有し、トランジスタ１０３は、接地に結合されたソースを有する。定電流源１０６は、供給電圧ＶCCに結合された第１の端子と、キャパシタ１０７の第１の端子、トランジスタ１０８のドレインおよびＶMに結合された第２の端子とを有する。キャパシタ１０７は、接地に結合された第２の端子を有し、トランジスタ１０８は、接地に結合されたソースを有する。クロック信号発生器１０４は、ノードｌｌ０においてワンショット１０４および１０９の入力端子に結合された出力端子を有する。ワンショット１０４は、トランジスタ１０３のゲートに結合された出力を有し、ワンショット１０９は、トランジスタ１０８のゲートに結合された出力を有する。
【０１６８】
クロック信号発生器１０４は、ノードｌｌ０においてハイとローとの間で変化する、５０％のデューティサイクルを有する方形波のデジタルクロック信号を生成する。クロック信号の各サイクルの間、定電流源１０１は、キャパシタ１０２をＶMINからＶMAXまで充電し、定電流源１０６は、キャパシタ１０７をＶMINからＶMAXまで充電する。クロック信号がハイになると、ワンショット１０４の出力における信号はローからハイになり、これによりトランジスタ１０３はオンになる。次いで、キャパシタ１０２上のＶNにおける電圧が、ＶMAXからＶMINにまで下がる。ワンショット１０４の出力は、ごく短時間だけハイである（例えば、ノード１１０におけるクロック信号がハイを保つ時間のｌ％）。ワンショット１０４の出力は、次いで、ローに遷移し、トランジスタ１０３はオフになる。次いで、定電流源１０１は、キャパシタ１０２の充電を再度開始する。ワンショット１０４の出力は、クロック信号の次の立ち上がりエッジまでローのままである。
【０１６９】
クロック信号がローになると、ワンショット１０９の出力における信号はローからハイとなり、これによりトランジスタ１０８はオンとなる。次いで、キャパシタ１０７のＶMにおける電圧は、ＶMAXからＶMINまで下がる。ワンショット１０９の出力は、ごく短時間だけハイである（例えば、ノード１１０におけるクロック信号がローである時間の１％）。ワンショット１０９の出力は次いでローに遷移し、トランジスタ１０８はオフになる。定電流源１０６はここで、キャパシタ１０７の充電を再度開始する。ワンショット１０９の出力は、クロック信号の次の立ち下がりエッジまでローのままである。
【０１７０】
図９Ｃはまた、例示的論理信号ＶR、ＶQ、ＶZ1、ＶZ2、ＶS1およびＶS2を示す。信号ＶZ1は、スイッチＡおよびＢの切換えを制御し、信号ＶZ2は、本発明の上記の実施形態に関して説明したような、スイッチＣおよびＤの切換えを制御する。コンパレータ８４は、ＶJとＶMとを比較してＶRを生成する。ＶJがＶMよりも大きい場合、ＶRはハイとなる。ＶJがＶMよりも小さい場合、ＶRはローとなる。コンパレータ８６は、ＶKとＶNとを比較して、ＶQを生成する。ＶKがＶNよりも大きい場合、ＶQはハイである。ＶKがＶNよりも小さい場合、ＶQはローである。選択信号ＶS1およびＶS2は、信号ＶRおよびＶQのうちどちらをＶZ1およびＶZ2として、マルチプレクサ８８および９０を用いて周期Ｔの間所定の時間間隔で通過させるかを選択する。図９Ｂおよび９Ｃの例において、ＶCLはＶJおよびＶKに等しい。
【０１７１】
図９Ｃを参照して、ＶCLがＶ4よりも小さくかつＶ3以上である場合、切換調整器はブーストモードで動作する。ＶCLがＶ3よりも小さくかつＶ2よりも大きい場合、切換調整器はバックブーストモードで動作する。ＶCLがＶ2以下でありかつＶ1よりも大きい場合、切換調整器はバックモードで動作する。以下に説明するように、Ｖ1およびＶ3の値は、信号ＶS1の立ち下がりエッジおよび立ち上がりエッジによって決定され、Ｖ2およびＶ4の値は、信号ＶS2の立ち下がりエッジおよび立ち上がりエッジによって決定される。
【０１７２】
信号ＶMおよびＶNのＶ4よりも大きい部分およびＶ1よりも小さい部分は、制御信号ＶZ1およびＶZ2を生成するために用いられない。なぜならば、ＶCLがＶMおよびＶNのピークツーピーク振幅の最大パーセント（例えば、９０％）よりも大きい場合またはＶMおよびＶNのピークツーピーク振幅の最小パーセント（例えば、ｌ０％）よりも小さい場合、コンパレータ８４および８６の伝播遅延が変化し得るからである。したがって、信号ＶS2の選択は、（コンパレータ８４および８６の伝播遅延が異なり得る）ＶMおよびＶNのピークツーピーク振幅の最大パーセント（例えば、９０％）よりもＶ4が小さくなるように行われる。信号ＶS1の選択は、（コンパレータ８４および８６の伝播遅延が異なり得る）ＶMおよびＶNのピークツーピーク振幅の最小パーセント（例えば、１０％）よりもＶ1が大きくなるように行われる。
【０１７３】
図９Ｃを参照して、ＶCLがＶ4以上である場合、切換調整器は、各周期Ｔの間にインダクタ１７を通じて入力電圧を接地に結合する縮退モードで動作する。ＶCLがＶ1以下である場合、切換調整器は、各周期Ｔの間にインダクタ１７を通じて出力電圧を接地に結合する縮退モードで動作する。
【０１７４】
選択信号ＶS1およびＶS2は、図９Ｃに示すようなデジタル信号であり得る。選択信号ＶS1は、ノード８７および８９のうちどちらをマルチプレクサ８８の出力に結合するかを決定する。選択信号ＶS1は、マルチプレクサ８８に、波形信号ＶMがＶ1とＶ3との間にある場合にノード８７において信号ＶRを制御信号ＶZ1として送り、波形信号ＶNがＶ1とＶ3との間にある場合にノード８９において信号ＶQを制御信号ＶZ1として送らせる。波形信号ＶMおよびＶNがＶ1とＶ4との間にある場合、その波形信号に結合されたコンパレータの伝播遅延ｔPHLは、ＶRおよびＶQにおけるハイからローへの遷移は、ＶZ1を形成するために用いられるため、互いに対して実質的に一定である。コンパレータ８４および８６の伝播遅延ｔPLHは、実質的に一定である必要はない。なぜならば、ＶZ1におけるローからハイへの遷移は、ＶRおよびＶQにおけるローからハイへの遷移ではなくＶS1における遷移によって形成されるからである。しかし、信号ＶRおよびＶQは、ＶRおよびＶQがＶZ1として再度選択される前にローからハイへと遷移するべきである。
【０１７５】
選択信号ＶS2は、ノード８７および８９のうちどちらをマルチプレクサ９０の出力に結合するかを決定する。選択信号ＶS2は、マルチプレクサ９０に、波形信号ＶMがＶ2とＶ4との間にある場合にノード８７における信号ＶRを制御信号ＶZ2として送らせ、波形信号ＶNがＶ2とＶ4との間にある場合、ノード８９における信号ＶQを制御信号ＶZ2として送らせる。波形信号ＶMおよびＶNがＶ1とＶ4との間にある場合、その波形信号に結合されたコンパレータの伝播遅延ｔPHLは、互いに対して実質的に一定である。なぜならば、ＶRおよびＶQにおけるハイからローへの遷移はＶZ2を形成するために用いられるからである。コンパレータ８４および８６の伝播遅延ｔPLHは、実質的に一定でなくてよい。なぜならば、ＶZ2におけるローからハイへの遷移は、ＶRおよびＶQにおけるローからハイへの遷移ではなく、ＶS2における遷移によって形成されるからである。しかし、信号ＶRおよびＶQは、ＶRおよびＶQがＶZ2として再度選択される前に、ローからハイに遷移するべきである。
【０１７６】
ＶS1がハイの場合、コンパレータ８４の出力は、マルチプレクサ８８の出力に結合され、ＶMは、図９Ｃに示すようにＶ1とＶ3との間にある。ここで、信号ＶZ1は、信号ＶRと同じである。ＶS1がローの場合、コンパレータ８６の出力は、マルチプレクサ８８の出力に結合され、ＶNは、図９Ｃに示すようにＶ1とＶ3との間である。ここで、信号ＶZ1は、信号ＶQと同じである。ＶS2がハイの場合、コンパレータ８４の出力は、マルチプレクサ９０の出力に結合され、ＶMは、図９Ｃに示すようにＶ2とＶ4との間である。ここで、信号ＶZ2は、信号ＶRと同じである。ＶS2がローの場合、コンパレータ８６の出力は、マルチプレクサ９０の出力に結合され、ＶNは、図９Ｃに示すようにＶ2とＶ4との間である。ここで、信号ＶZ2は、信号ＶQと同じである。
【０１７７】
（Ｖ3とＶ2との間の）バックブースト領域は、ＶS2の立ち下がりエッジとＶS1の次の立ち上がりエッジとの間の遅延（図９ＣのＤ）を変更することにより、曲げまたは縮小が可能である。バックブースト領域は、Ｄが増加するにつれて拡大（Ｖ3〜Ｖ2が拡大する）し、バックブーストモードで調整される出力−入力電圧比の範囲が増加する。バックブースト領域が拡大されると、平均インダクタ電流が増加し、図６Ａを参照して上述したように調整器の効率が低減するため、バックブースト領域は好適には、全出力−入力電圧比に対して存在するよう、拡大されない。
【０１７８】
バックブースト領域は、ＶS2の立ち下がりエッジをＶS1の立ち上がりエッジの後に発生するようにして図９ＣのＤをゼロ未満とすることにより、なくすことができる。好適には、バックブースト領域は、全ての出力−入力電圧比が図６Ａを参照して上述したようなスイッチの一定のデューティサイクルで調整され得るよう、なくならない。
【０１７９】
当業者であれば、本発明の回路が、図示および上述した回路構成以外の回路構成を用いて実現され得ることをさらに認識する。このような改変物は全て、本明細書中の請求の範囲のみによって限定される本発明の範囲内である。
【０１８０】
【発明の効果】
従って本発明によればバックブースト切換調整器を動作させる、高い効率の制御回路が提供される。この切換調整器は、出力電圧をハイ、ロー、または入力電圧と同じに調整することができる。この切換調整器は、同期型または非同期型であり得る。この制御回路は、この切換調整器をバックモード、ブーストモード、またはバックブーストモードで動作させることができる。バックモードの場合、この切換調整器は、出力電圧を入力電圧よりも小さく調整する。ブーストモードの場合、この切換調整器は、出力電圧を入力電圧よりも大きく調整する。バックモードおよびブーストモードの場合、全スイッチよりも少数のスイッチがオンおよびオフに切換えられ、これにより、出力電圧を調整し、電力が節約される。バックブーストモードの場合、全スイッチがオンおよびオフに切り換えられ、入力電圧を上回るか、下回るか、または同等の値に出力電圧を調整する。
【図面の簡単な説明】
【図１Ａ】図１Ａは、従来技術の同期型切換調整器の模式図である。
【図１Ｂ】図１Ｂは、従来技術の同期型切換調整器の模式図である。
【図１Ｃ】図１Ｃは、従来技術の同期型切換調整器の模式図である。
【図２Ａ】図２Ａは、本発明の制御回路を備える同期型切換調整器のの例示的実施形態のブロック図である。
【図２Ｂ】図２Ｂは、本発明の制御回路を備える同期型切換調整器の例示的実施形態の模式図である。
【図２Ｃ】図２Ｃは、本発明の制御回路において用いられ得る信号発生器の例示的実施形態のブロック図である。
【図２Ｄ】図２Ｄは、本発明の論理回路の例示的実施形態の模式図である。
【図３Ａ】図３Ａは、本発明の制御回路を備える非同期型切換調整器の例示的実施形態のブロック図である。
【図３Ｂ】図３Ｂは、本発明の制御回路を備える非同期型切換調整器の例示的実施形態の模式図である。
【図４】図４は、本発明の制御回路を備える同期型／非同期型切換調整器の例示的実施形態の模式図である。
【図５】図５は、本発明の制御回路を備える同期型／非同期型切換調整器の別の例示的実施形態の模式図である。
【図６Ａ】図６Ａは、図２Ｂ、３Ｂ、４および５の回路の例示的信号のグラフである。
【図６Ｂ】図６Ｂは、図２Ｂ、３Ｂ、４および５の回路の例示的信号のグラフである。
【図６Ｃ】図６Ｃは、図２Ｂ、３Ｂ、４および５の回路の例示的信号のグラフである。
【図６Ｄ】図６Ｄは、図２Ｂ、３Ｂ、４および５の回路の例示的信号のグラフである。
【図７】図７は、本発明の制御回路において用いられ得る信号発生器の別の例示的実施形態のブロック図である。
【図８Ａ】図８Ａは、本発明の制御回路において用いられ得る信号発生器の別の例示的実施形態のブロック図である。
【図８Ｂ】図８Ｂは、図８Ａの回路を備える本発明の制御回路の例示的信号のグラフである。
【図９Ａ】図９Ａは、本発明の制御回路において用いられ得るパルス幅調整器の別の例示的実施形態のブロック図である。
【図９Ｂ】図９Ｂは、本発明の制御回路において用いられ得る信号発生器の別の例示的実施形態のブロック図である。
【図９Ｃ】図９Ｃは、図９Ａおよび９Ｂの回路の例示的信号のグラフである。
【符号の説明】
１４  切換調整器
１５  電源
１６  入力キャパシタ
１７  インダクタ
１８  出力キャパシタ
１９  負荷
２０  制御回路
２１  抵抗器
２２  誤り増幅器
２５  パルス幅変調器
２７、２８  コンパレータ
【図１Ａ】
0004903945.tif 000011
【図１Ｂ】
0004903945.tif 000012
【図１Ｃ】
0004903945.tif 000013
【図２Ａ】
0004903945.tif 000014
【図２Ｂ】
0004903945.tif 000015
【図２Ｃ】
0004903945.tif 000016
【図２Ｄ】
0004903945.tif 000017
【図３Ａ】
0004903945.tif 000018
【図３Ｂ】
0004903945.tif 000019
【図４】
0004903945.tif 000020
【図５】
0004903945.tif 000021
【図６Ａ】
0004903945.tif 000022
【図６Ｂ】
0004903945.tif 000023
【図６Ｃ】
0004903945.tif 000024
【図６Ｄ】
0004903945.tif 000025
【図７】
0004903945.tif 000026
【図８Ａ】
0004903945.tif 000027
【図８Ｂ】
0004903945.tif 000028
【図９Ａ】
0004903945.tif 000029
【図９Ｂ】
0004903945.tif 000030
【図９Ｃ】
0004903945.tif 000031