(57)【特許請求の範囲】
【請求項１】
ベースを第１電源に接続し、エミッタを電流信号入力点とし、コレクタを電流信号出力点とした第１トランジスタと、
ベースを前記第１電源に接続した第２トランジスタと、
前記第１トランジスタのエミッタの流出電流と前記電流信号入力点の入力電流の差を一定電流とし、前記第２トランジスタのエミッタの流出電流を前記一定電流と同じ電流とする第１定電流回路と、
前記第１トランジスタのコレクタ電流と、前記第２トランジスタのコレクタ電流とを同じ電流とする第１ミラー回路とを備え、
前記第１ミラー回路は、前記第１トランジスタのコレクタに、コレクタが接続された第３トランジスタと、前記第２トランジスタのコレクタに、コレクタが接続された第４トランジスタとを有し、前記第３トランジスタと前記第４トランジスタのそれぞれのエミッタはそれぞれ抵抗を介して第２電源に接続され、
前記第３トランジスタと前記第１トランジスタの間の前記電流信号出力点には、第１動作点電圧が供給され、
前記第４トランジスタと前記第２トランジスタの間の接続点には、前記第１動作点電圧に基づいた第２動作点電圧が供給され、前記第３トランジスタのコレクタ電流と前記第４トランジスタのコレクタ電流の差分が、前記第２電源の電圧変動によらず一定値であるバッファ回路。
【請求項２】
前記第１ミラー回路は基準となる第５トランジスタを備えることを特徴とする請求項１に記載のバッファ回路。
【請求項３】
前記第１定電流回路と前記第１ミラー回路の電流の差電流を流す第２ミラー回路を有する請求項１又は２に記載のバッファ回路。
【請求項４】
前記第４トランジスタと前記第２トランジスタの間の接続点に前記第２動作点電圧を与えるための、第６トランジスタを有する請求項１、２又は３に記載のバッファ回路。
【請求項５】
前記第６トランジスタのベースに、エミッタが接続された第７トランジスタを備え、
前記第４トランジスタと前記第２トランジスタの間の接続点に供給される電圧と、前記電流信号出力点に供給される電圧とを略等しくすることを特徴とする請求項４に記載のバッファ回路。
【請求項６】
請求項１〜５のいずれか１項に記載のバッファ回路と、
前記電流信号入力点に接続された受光素子と、
前記電流信号出力点に接続された電流−電圧変換回路とを備える受光回路。
【請求項７】
前記電流信号入力点に接続された受光素子と、
前記電流信号出力点に接続された電流−電圧変換回路と、
前記電流−電圧変換回路の入力側に設けられた第１バッファ回路と、基準側に設けられた第２バッファ回路とを備え、
前記第１バッファ回路と前記第２バッファ回路は、請求項１〜５のいずれかに記載のバッファ回路である受光回路。
【請求項８】
ベースを第１電源に接続し、受光素子と電流−電圧変換回路との間に設けられた第１トランジスタと、
ベースを前記第１電源に接続された第２トランジスタと、
前記第１トランジスタのエミッタの流出電流と前記電流信号入力点の入力電流の差を一定電流とし、前記第２トランジスタのエミッタの流出電流を前記一定電流と同じ電流とする第１定電流回路と、
前記第１トランジスタのコレクタ電流と、前記第２トランジスタのコレクタ電流とを同じ電流とする第１ミラー回路と、
前記第１ミラー回路の基準電流となる第３定電流回路とを有し、
前記第１ミラー回路は、前記第１トランジスタのコレクタに、コレクタが接続された第３トランジスタと、前記第２トランジスタのコレクタに、コレクタが接続された第４トランジスタとを有し、
前記第３トランジスタと前記第４トランジスタのそれぞれのエミッタはそれぞれの抵抗を介して第２電源に接続され、
前記第３トランジスタと前記第１トランジスタの間の前記電流信号出力点には、第１動作点電圧が供給され、
前記第４トランジスタと前記第２トランジスタの間の接続点には、前記第１動作点電圧に基づいた第２動作点電圧が供給され、前記第３トランジスタのコレクタ電流と前記第４トランジスタのコレクタ電流の差分が、前記第２電源の電圧変動によらず一定値である受光回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッファ回路とそれを用いた受光回路に関する。
【背景技術】
【０００２】
近年、記録媒体としてＣＤ、ＤＶＤなどが普及してきている。これらの光記録媒体は専用の記録装置により製作されるが、日々その記録速度を向上させる技術開発が行われている。記録装置内のピックアップ部に設けられる受光ＩＣは、光ディスクからの反射光を受光素子により電流変換し、それを電流−電圧変換回路にて電圧信号へ変換する機能を有している。記録装置の高速化には、ピックアップ部に使用されている受光ＩＣの高速化が要求される。
【０００３】
図７に、特許文献１に記載の従来の回路図を示す。図７に示すように、従来例においては、入力源となるＰＤ２をトランジスタ１４のエミッタ側に接続する構成となっている。ベース接地されているトランジスタ１４のベースのインピーダンスは小さく、更にエミッタのインピーダンスはベースのインピーダンスに電流増幅率の逆数を乗じた値となるため非常に小さい値となる。これにより、ＰＤ２の寄生容量成分による周波数特性への影響を低減する。この場合の周波数特性のグラフを図８に示す。トランジスタ１４を用いることで、ＰＤ２の寄生容量が変動した場合においてもピークの発生はなく、良好な周波数特性を得ることができる。
【０００４】
図７の従来例におけるオフセット電圧について以下に説明する。
トランジスタ１４のエミッタ電流とＰＤ２からの入力電流ＩＰＤの和は、定電流回路１５により一定電流Ｉとなっている。従って、トランジスタ１４のコレクタ電流ＩＣ１は、そのベース電流をＩＢ１とすると、
ＩＣ１＝Ｉ−ＩＰＤ−ＩＢ１  ・・・（１）
となる。
基準電流として設けたトランジスタ１８のコレクタ電流ＩＣ２は、ベース電流をＩＢ２とすると、
ＩＣ２＝Ｉ−ＩＢ２  ・・・（２）
となる。
【０００５】
ここで、カレントミラー回路１６によりＩＣ１とＩＣ２はほぼ等しくなるため、抵抗１７に流れる電流ＩＲは、
ＩＲ＝ＩＣ２−ＩＣ１＝ＩＰＤ＋ＩＢ１−ＩＢ２  ・・・（３）
となる。
さらに、トランジスタ１４と１８は同一トランジスタの構成で、
ＩＢ１＝ＩＢ２  ・・・（４）
の関係が成り立つとすると、Ｖｒｅｆ電圧を基準とした場合の出力信号電圧ＶＳは、抵抗１７の値をＲとして、
ＶＳ＝ＩＲ×Ｒ＝ＩＰＤ×Ｒ  ・・・（５）
となる。
ここで、光入力なし（ＩＰＤ＝０）の場合のオフセット電圧は、式（５）より、
ＶＳ＝ＩＰＤ×Ｒ＝０
となり、発生しないことが分かる。
【０００６】
図７に示す従来の受光ＩＣにおいて、電源電圧ＶＣＣ又はＶｒｅｆが変動した場合のオフセット電圧について以下に示す。
カレントミラー回路１６において、トランジスタ１９のコレクタ−エミッタ間電圧はトランジスタ２０及びトランジスタ２１のそれぞれのベース−エミッタ間電圧分の値となり、常に一定となる。一方、トランジスタ２１のコレクタ電圧はＶｒｅｆ電圧となっているため、コレクタ−エミッタ間電圧は電源電圧Ｖｃｃ又はＶｒｅｆ電圧により変動する。
【０００７】
このことから、トランジスタ１９のコレクタ電流ＩＣ２は電源電圧Ｖｃｃ及びＶｒｅｆ電圧の変動に対して一定であるが、トランジスタ２１のコレクタ電流ＩＣ１はアーリー電圧効果により電流が変動する。そのため、ＩＣ１とＩＣ２のバランスがくずれオフセット電圧の電源電圧依存性が発生する。ここで、トランジスタのアーリー電圧効果は、
ＩＣ＝ＩＳ（１＋ＶＣＥ／ＶＡ）ｅｘｐ（ＶＢＥ／ＶＴ）  ・・・（６）
ＩＳ：順方向活性領域のトランジスタの伝達特性を表す定数
ＶＡ：アーリー電圧
ＶＴ＝ｋＴ／ｑ≒２６ｍＶ ａｔ ３００Ｋ
と表される。
【０００８】
図７の従来の受光ＩＣにおける上記の影響を以下に考察する。ここで、電源電圧変動により生じる電流変動を図７に示す電流名にΔを付加して示す。
式（３）に対して電源電圧変動による電流変化ΔＩＲを加えた式に、ベース電流の関係式（４）とアーリー電圧効果の式（６）を代入すると、
ＩＲ＋ΔＩＲ＝（ＩＣ２−ＩＣ１）＋（ΔＩＣ２−ΔＩＣ１）
＝ＩＰＤ＋ＩＳ｛（ΔＶＣＥ２−ΔＶＣＥ１）／ＶＡ｝ｅｘｐ（ＶＢＥ／ＶＴ）
・・・（７）
となる。式（７）では、トランジスタ１９のコレクタ−エミッタ間電圧変動をΔＶＣＥ２とし、トランジスタ２０のコレクタ−エミッタ間電圧変動をΔＶＣＥ１としている。
【０００９】
ここで、
ΔＶＣＥ＝ΔＶＣＥ２−ΔＶＣＥ１  ・・・（８）
とし、
ＩＲ＋ΔＩＲ＝ＩＰＤ＋ＩＳ（ΔＶＣＥ／ＶＡ）ｅｘｐ（ＶＢＥ／ＶＴ）  ・・・（９）
とすると、式（５）に対して電源電圧変動により生じる出力電圧変化ΔＶＳを加えた式は、
ＶＳ＋ΔＶＳ＝（ＩＲ＋ΔＩＲ）×Ｒ
＝｛ＩＰＤ＋ＩＳ（ΔＶＣＥ／ＶＡ）ｅｘｐ（ＶＢＥ／ＶＴ）｝Ｒ  ・・・（１０）
となる。
【００１０】
ここで、光入力なし（ＩＰＤ＝０）の場合のオフセット電圧は、
ＶＳ＋ΔＶＳ＝｛ＩＳ（ΔＶＣＥ／ＶＡ）ｅｘｐ（ＶＢＥ／ＶＴ）｝×Ｒ  ・・・（１１）
となる。式（１１）より、電源電圧変動により発生するコレクタ−エミッタ間電圧差ΔＶＣＥが変数となり、オフセット電圧が変動することが分かる。この問題点については、従来例では解決する手段を明示していない。
【特許文献１】特公平６−２２２９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
このように、従来例では、電源電圧変動により発生するコレクタ−エミッタ間電圧差ΔＶＣＥにより、オフセット電圧が変動する。
【課題を解決するための手段】
【００１２】
本発明の一態様に係るバッファ回路は、ベースを第１電源に接続し、エミッタを電流信号入力点とし、コレクタを電流信号出力点とした第１トランジスタと、ベースを前記第１電源に接続した第２トランジスタと、前記第１トランジスタのエミッタの流出電流と前記電流信号入力点の入力電流の差を一定電流とし、前記第２トランジスタのエミッタの流出電流を前記一定電流と同じ電流とする第１定電流回路と、前記第１トランジスタのコレクタ電流と、前記第２トランジスタのコレクタ電流とを同じ電流とする第１ミラー回路とを備え、前記第１ミラー回路は、前記第１トランジスタのコレクタに、コレクタが接続された第３トランジスタと、前記第２トランジスタのコレクタに、コレクタが接続された第４トランジスタとを有し、前記第３トランジスタと前記第１トランジスタの間の前記電流信号出力点には、第１動作点電圧が供給され、前記第４トランジスタと前記第２トランジスタの間の接続点には、前記第１動作点電圧に基づいた第２動作点電圧が供給されるものである。
【００１３】
このように、第１ミラー回路の第３トランジスタ及び第４トランジスタのコレクタ電圧を、第１動作点電圧に依存する構成とすることができる。これにより、電源電圧の変動による、コレクタ−エミッタ間の電圧ずれを抑制し、オフセット電圧の電源電圧依存を低減させることができる。
【００１４】
本発明の一態様に係る受光回路は、ベースを第１電源に接続し、受光素子と電流−電圧変換回路との間に設けられた第１トランジスタと、ベースを前記第１電源に接続された第２トランジスタと、前記第１トランジスタのエミッタの流出電流と前記電流信号入力点の入力電流の差を一定電流とし、前記第２トランジスタのエミッタの流出電流を前記一定電流と同じ電流とする第１定電流回路と、前記第１トランジスタのコレクタ電流と、前記第２トランジスタのコレクタ電流とを同じ電流とする第１ミラー回路と、前記第１ミラー回路の基準電流となる第３定電流回路とを有し、前記第１ミラー回路は、前記第１トランジスタのコレクタに、コレクタが接続された第３トランジスタと、前記第２トランジスタのコレクタに、コレクタが接続された第４トランジスタとを有し、前記第３トランジスタと前記第１トランジスタの間の前記電流信号出力点には、第１動作点電圧が供給され、前記第４トランジスタと前記第２トランジスタの間の接続点には、前記第１動作点電圧に基づいた第２動作点電圧が供給されるものである。
【００１５】
このように、第３定電流回路を追加することで、第１ミラー回路の基準トランジスタを別に配置することができ、第１ミラー回路の基準としていないトランジスタのコレクタ電圧を電源電圧に依存する構成とすることができる。これにより、電源電圧の変動による、コレクタ−エミッタ間の電圧ずれを抑制し、オフセット電圧の電源電圧依存を低減させることができる。
【発明の効果】
【００１６】
本発明によれば、電源電圧変動によるコレクタ−エミッタ間の電圧ずれをなくし、オフセット電圧の電源電圧依存性を良好とすることができるバッファ回路とそれを用いた受光回路を提供することができる。
【発明を実施するための最良の形態】
【００１７】
実施の形態１．
図１を参照して、本発明の実施の形態１に係るバッファ回路を備える受光回路について説明する。図１は、本実施の形態に係るバッファ回路２０を備える受光回路１０の構成を示す図である。図１に示すように、本実施の形態に係る受光回路１０は、受光素子ＰＤ１、バッファ回路２０を備えている。バッファ回路２０は、第１定電流回路１、第２定電流回路２、第１ミラー回路３、第２ミラー回路４を含む。本発明は、入力源となる受光素子ＰＤ（Photodiode）の寄生容量の影響を低減し、かつオフセット電圧特性の電源電圧変動を抑制する受光回路に関する。
【００１８】
図１に示すように、入力源となるＰＤ１は、トランジスタｔ１のエミッタ側に接続されている。トランジスタｔ１は、ベースが電源Ｂｉａｓ１に接続され、エミッタが電流信号入力点、コレクタが電流信号出力点となっている。従って、ＰＤ１は、トランジスタｔ１の電流信号入力点に接続されている。トランジスタｔ１のベースとトランジスタｔ２のベースは同じ電源Ｂｉａｓ１に接続されている。トランジスタｔ２は、トランジスタｔ１と同電流を流すために設けられた基準側のトランジスタである。
【００１９】
トランジスタｔ１とトランジスタｔ２のエミッタ側には、それぞれＮＰＮトランジスタで構成された第１定電流回路１が接続されている。すなわち、第１定電流回路１は、トランジスタｔ１のエミッタの流出電流と電流信号入力点の入力電流の差を一定電流とする定電流回路と、トランジスタｔ２のエミッタの流出電流をトランジスタｔ１の一定電流と同じ電流とする定電流回路とを含む。
【００２０】
トランジスタｔ１、ｔ２のコレクタ側には、第２定電流回路２より生成した電流を流すため、ＰＮＰトランジスタで構成された第１ミラー回路３が接続されている。第１ミラー回路３は、トランジスタｔ１のコレクタ電流と、トランジスタｔ２のコレクタ電流とを同じ電流とする。
【００２１】
第１ミラー回路３は、トランジスタｔ５を基準として構成されている。トランジスタｔ５のコレクタ側には、第２定電流回路２が接続されている。第２定電流回路２は、第１ミラー回路３の基準電流となる。また、第１定電流回路１と第１ミラー回路３の電流は、それぞれ別の電流源から設定されている。
【００２２】
第１ミラー回路３は、トランジスタｔ１のコレクタに、コレクタが接続されたトランジスタｔ３と、トランジスタｔ２のコレクタに、コレクタが接続されたトランジスタｔ４を有する。トランジスタｔ３とトランジスタｔ１の間が電流信号出力点となる。電流信号出力点には、第１動作点電圧となるＶｒｅｆに依存した電圧が供給される。また、トランジスタｔ４とトランジスタｔ２の間の接続点には、第１動作点電圧に基づいた第２動作点電圧が供給される。
【００２３】
本実施の形態では、トランジスタｔ４とトランジスタｔ２の間の接続点には、トランジスタｔ６のエミッタが接続されている。また、トランジスタｔ６のベースには、出力Ｖｏの基準電圧となるＶｒｅｆ電圧が供給されている。従って、トランジスタｔ４のコレクタ電圧は、Ｖｒｅｆに依存する。
【００２４】
第１定電流回路１と第１ミラー回路３の電流の差電流を流す回路として第２ミラー回路４が設けられている。すなわち、第２ミラー回路４は、第１定電流回路１と第２定電流回路２との差電流を流す。なお、第１ミラー回路３及び第２ミラー回路４については、本実施例ではオフセット絶対値特性のよいウィルソン型を使用しているが、どのような形式でもよい。
【００２５】
ここで、図１に示す受光回路１０の動作について以下に説明する。まず、電源電圧を固定と考えた場合の回路動作について説明する。入力側のトランジスタｔ１のコレクタ電流ＩＣ１は一定電流Ｉ１からトランジスタｔ１のベース電流ＩＢ１と受光素子からの入力電流ＩＰＤの差となることから、
ＩＣ１＝Ｉ１＋ＩＰＤ−ＩＢ１  ・・・（１２）
となる。
また、基準側のトランジスタｔ２のコレクタ電流ＩＣ２はトランジスタｔ２のベース電流ＩＢ２とすると、
ＩＣ２＝Ｉ１−ＩＢ２  ・・・（１３）
となる。
【００２６】
第１ミラー回路３を構成しているトランジスタｔ３に流れる電流をＩ２'、トランジスタｔ４に流れる電流をＩ２"とすると、その差電流Ｉ２は、
Ｉ２＝Ｉ２'−Ｉ２"   ・・・（１４）
となる。
ここで、トランジスタｔ１とトランジスタｔ２、トランジスタｔ３とトランジスタｔ４は同一トランジスタで構成しているため、
ＩＢ１＝ＩＢ２  ・・・（１５）
Ｉ２＝Ｉ２'−Ｉ２"＝０  ・・・（１６）
となる。
【００２７】
また、第２ミラー回路４において、基準としている電流Ｉ３"は第１ミラー回路３の電流Ｉ２"とトランジスタｔ２のコレクタ電流ＩＣ２の差電流であり、もう一方の電流Ｉ３'は第１ミラー回路３の電流Ｉ２'とトランジスタ１のコレクタ電流ＩＣ１及び出力抵抗Ｒに流れる電流ＩＲの差電流となる。このため、
Ｉ３"＝Ｉ２"−ＩＣ２  ・・・（１７）
Ｉ３'＝Ｉ２'−ＩＣ１−ＩＲ  ・・・（１８）
となる。
【００２８】
第２ミラー回路４の全てのトランジスタ及び抵抗はそれぞれ同一構成としているため、
Ｉ３'＝Ｉ３"  ・・・（１９）
となる。
式(１７)(１８)(１９)より、出力抵抗Ｒに流れる電流ＩＲは、
ＩＲ＝（Ｉ２'−Ｉ２"）＋（ＩＣ２−ＩＣ１）  ・・・（２０）
となる。また、式（１２）（１３）（１４）（１５）より、
ＩＲ＝ＩＣ２−ＩＣ１＝ＩＰＤ＋ＩＢ１−ＩＢ２＝ＩＰＤ  ・・・（２１）
となる。
【００２９】
ここで、出力電圧Ｖｏは、
Ｖｏ＝ＩＲ×Ｒ＝ＩＰＤ×Ｒ  ・・・（２２）
となる。式（２２）より、光入力なし（ＩＰＤ＝０）の場合のオフセット電圧は、
Ｖｏ＝ＩＰＤ×Ｒ＝０
となり、発生しないことが分かる。
【００３０】
次に、図１の受光回路１０において、電源電圧Ｖｃｃ又はＶｒｅｆが変動した場合の回路動作について説明する。それぞれ、電源電圧の変動による電流変動を図１に示す電流名にΔを付加することで示す。また、電源電圧変動時の電流変動はアーリー電圧効果に依存するものであり、その式は下記のように表せる。
ＩＣ＝ＩＳ（１＋ＶＣＥ／ＶＡ）ｅｘｐ（ＶＢＥ／ＶＴ）  ・・・（２３）
ＩＳ：順方向活性領域のトランジスタの伝達特性を表す定数
ＶＡ：アーリー電圧
ＶＴ＝ｋＴ／ｑ≒２６ｍＶ ａｔ ３００Ｋ
【００３１】
なお、一般的にＮＰＮトランジスタに対してＰＮＰトランジスタのアーリー電圧が低く、ＰＮＰトランジスタのアーリー電圧効果の影響が支配的となるため、以下の説明においてはＮＰＮトランジスタのアーリー電圧効果については省略する。
【００３２】
トランジスタｔ１、ｔ２の電源電圧によるコレクタ−エミッタ間電圧変動をそれぞれΔＶＣＥ１、ΔＶＣＥ２とすると、コレクタ電流ΔＩＣ１、ΔＩＣ２は、
ΔＩＣ１＝ΔＩ１―ΔＩＰＤ―ΔＩＢ１＋ＩＳ（１＋ΔＶＣＥ１／ＶＡ）ｅｘｐ（ＶＢＥ／ＶＴ）
・・・（２４）
ΔＩＣ２＝ΔＩ１−ΔＩＢ１＋ＩＳ（１＋ΔＶＣＥ２／ＶＡ）ｅｘｐ（ＶＢＥ／ＶＴ）
・・・（２５）
となる。
【００３３】
ここで、入力電流ＩＰＤは電源電圧変動で変化しないため、
ΔＩＰＤ＝０
である。従って、式（２４）は、
ΔＩＣ１＝ΔＩ１―ΔＩＢ１＋ＩＳ（１＋ΔＶＣＥ１／ＶＡ）ｅｘｐ（ＶＢＥ／ＶＴ）
・・・（２６）
となる。
【００３４】
次にトランジスタｔ３、ｔ４の電源電圧によるコレクタ−エミッタ間電圧変動をそれぞれΔＶＣＥ３、ΔＶＣＥ４とすると、トランジスタｔ３、ｔ４に流れる電流ΔＩ２'、ΔＩ２"は、
ΔＩ２'＝ＩＳ（１＋ΔＶＣＥ３／ＶＡ）ｅｘｐ（ＶＢＥ／ＶＴ）  ・・・（２７）
ΔＩ２"＝ＩＳ（１＋ΔＶＣＥ４／ＶＡ）ｅｘｐ（ＶＢＥ／ＶＴ）  ・・・（２８）
となる。
【００３５】
ここで、ΔＩ２'とΔＩ２"の差分をΔＩ２とする。
ΔＩ２＝ΔＩ２'−ΔＩ２"
＝ＩＳ｛（ΔＶＣＥ３−ΔＶＣＥ４）／ＶＡ｝ｅｘｐ（ＶＢＥ／ＶＴ）  ・・・（２９）
トランジスタｔ３とｔ４のコレクタ−エミッタ間電圧の変動差をΔＶＣＥとすると、
ΔＶＣＥ＝ΔＶＣＥ３−ΔＶＣＥ４
となる。従って、ΔＩ２は、式（２９）から、
ΔＩ２＝ＩＳ（ΔＶＣＥ／ＶＡ）ｅｘｐ（ＶＢＥ／ＶＴ）  ・・・（３０）
となる。
【００３６】
式（３０）より、ΔＩ２の発生要因として電源電圧が変動した場合のトランジスタｔ３、ｔ４のコレクタ−エミッタ間電圧の変動差ΔＶＣＥが挙げられる。しかしながら、本発明に係る受光回路１０では、トランジスタｔ３のコレクタ−エミッタ間電圧はＶｒｅｆ電圧に依存している。また、トランジスタｔ４のコレクタは、ベースにＶｒｅｆ電圧が与えられたトランジスタｔ６のエミッタに接続されている。そのため、コレクタ−エミッタ間電圧は共にＶｒｅｆ電圧に依存する構成となっている。
【００３７】
これにより、トランジスタｔ３、ｔ４の電源電圧変動に対するコレクタ−エミッタ間電圧の変動差は、
ΔＶＣＥ＝０
となる。
従って、アーリー電圧による電流変動差ΔＩ２は、
ΔＩ２＝ＩＳ（ΔＶＣＥ／ＶＡ）ｅｘｐ（ＶＢＥ／ＶＴ）＝０
となる。
【００３８】
また、トランジスタｔ１、ｔ２についても、両トランジスタのコレクタ電圧はＶｒｅｆ電圧に依存する構成となっている。このため、コレクタ−エミッタ間電圧変動による電流変化は等しくなることから、
ΔＩＢ１＝ΔＩＢ２  ・・・（３１）
ΔＶＣＥ１＝ΔＶＣＥ２  ・・・（３２）
となる。
抵抗Ｒに流れる電流ΔＩＲは、
ΔＩＲ＝ΔＩＣ２−ΔＩＣ１＋ΔＩ２
＝ΔＩＰＤ＋ＩＳ｛（ΔＶＣＥ２−ΔＶＣＥ１）／ＶＡ｝ｅｘｐ（ＶＢＥ／ＶＴ）
＝０
となる。
【００３９】
式（２１）に電源電圧変動による電流変化ΔＩＲを加えた式は
ＩＲ＋ΔＩＲ＝ＩＰＤ  ・・・（３３）
となる。
式（２２）に電源電圧変動による電流変化ΔＶｏを加えた式は、
Ｖｏ＋ΔＶｏ＝（ＩＲ＋ΔＩＲ）×Ｒ＝ＩＰＤ×Ｒ  ・・・（３４）
となる。式（３４）から分かるように、電源電圧Ｖｃｃ又はＶｒｅｆが変動した場合であっても、光入力なし（ＩＰＤ＝０）時のオフセット電圧の電源電圧依存は発生しない。
【００４０】
図２に、本実施の形態に係る受光回路と、従来の受光回路の光入力なし（ＩＰＤ＝０）時のオフセット電圧の電源電圧依存性を示す。図２（ａ）はＶｃｃが変動した場合、同図（ｂ）はＶｒｅｆが変動した場合を示している。図２において、実線は本発明に係る受光回路を示し、破線は従来の受光回路を示している。図２（ａ）、（ｂ）に示すように、本願発明においては、電源電圧Ｖｃｃ又はＶｒｅｆが変動した場合であっても、光入力なし時のオフセット電圧の電源電圧依存は発生しない。
【００４１】
なお、従来と同様に、本実施の形態においても、入力源となるＰＤ１をベース接地トランジスタｔ１のエミッタ側に接続している。これにより、ＰＤ１の寄生容量の影響を低減することができる。図８に示すように、ベース接地トランジスタを用いることで、ＰＤ１の寄生容量が変動した場合においてもピークの発生はなく、周波数特性を安定させる効果が得られる。
【００４２】
また、第２定電流回路２と第１ミラー回路３を用いることで、基準側のトランジスタｔ４のコレクタ−ベース間ショートをなくすことができる。更に、トランジスタｔ６を用いることでトランジスタｔ４のコレクタ電位に、入力側であるトランジスタｔ３のコレクタ電位と同等の電源依存性をもつ電位を与えることができる。これにより、電源電圧が変動した場合においても、トランジスタｔ３、ｔ４のコレクタ−エミッタ間電圧の差は常に一定に保たれるため、アーリー電圧による電流変動差は０となり、図２のようにオフセット電圧特性の電源電圧変動が良好なものとなる。
【００４３】
実施の形態２．
本発明の実施の形態２に係るバッファ回路を用いた受光回路１０'について、図３〜図５を参照して説明する。図３は、本実施の形態に係る受光回路１０'の構成を示す図である。図４は図３の第１バッファ回路２１の構成を示す図であり、図５は、図３の第２バッファ回路２２の構成を示す図である。図３〜図５において、図１と同一の構成要素には同一の符号を付し、説明を適宜省略する。
【００４４】
図３に示すように、受光回路１０'では、電流−電圧変換するための差動オペアンプであるＩ／Ｖ変換オペアンプ１３の反転入力端子（入力側）に第１バッファ回路２１が接続されており、非反転入力端子（基準側）に第２バッファ回路２２が接続されている。図４及び図５に示すように、本実施の形態に係る受光回路１０'における第１バッファ回路２１、第２バッファ回路２２は、実施の形態１で説明したバッファ回路２０の回路構成と同等である。
【００４５】
入力電流ＩＰＤ＝０の場合、定電流回路及びミラー回路により電流のバランスをとり、第１バッファ回路２１からのＩ／Ｖ変換オペアンプ１３への入力を０にすることが望ましい。しかしながら、トランジスタの相対バラツキ等によって、ミラー回路のバランスずれが発生した場合、Ｉ／Ｖ変換オペアンプ１３の帰還抵抗Ｒｆに電流ＩＲｆが流れ、Ｖｒｅｆ電圧を基準としているＡｍｐ_Ｖｏ電圧にオフセット電圧が発生する。
【００４６】
図３に示す回路構成では、Ｉ／Ｖ変換オペアンプ１３の基準側である非反転入力端子に同様の回路構成を有する第２バッファ回路２２を接続している。これにより、帰還抵抗Ｒｆに流れる電流ＩＲｆと基準側の抵抗Ｒｒｅｆに流れる電流Ｉｒｅｆは同等となる。このため、本発明に係るバッファ回路のバランスがくずれた場合においても、基準側に同等の電流を流すことができ、Ｒｆ＝Ｒｒｅｆである場合オフセット電圧をキャンセルすることができる。また、ＩＲｆとＩｒｅｆの両者の温度特性が同じであることから、Ｉ／Ｖ変換オペアンプ１３のＶＩＮ側とＶｒｅｆ側の温度特性をキャンセルすることができ、オフセット電圧の温度特性を良好とすることができる。
【００４７】
実施の形態３．
本発明の実施の形態３に係るバッファ回路を備える受光回路について、図６を参照して説明する。図６は、本実施の形態に係る受光回路１０"の構成を示す図である。図６に示す受光回路１０"では、回路構成は実施の形態１と略同等であるが、第１ミラー回路３のトランジスタｔ３とｔ４のコレクタ−エミッタ間電圧差を改善し、更に、オフセット電圧の絶対値が改善できる構成となっている。
【００４８】
図６に示すように、受光回路１０"では、トランジスタｔ４のコレクタ電圧を設定しているトランジスタｔ６のベースに、トランジスタｔ７のエミッタが接続されている。また、トランジスタｔ７のベース電圧は、Ｖｒｅｆ電圧となっている。
【００４９】
実施の形態１では、トランジスタｔ３のコレクタ電圧がＶｒｅｆ電圧となるのに対して、トランジスタｔ４のコレクタ電圧がＶｒｅｆ電圧＋Ｖｂｅ６の構成となる。このため、Ｖｂｅ６分の電圧差が生じる。しかしながら、実施の形態３では、トランジスタｔ４のコレクタ電圧をＶｒｅｆ電圧＋Ｖｂｅ６−Ｖｂｅ７≒Ｖｒｅｆ電圧とすることができる。これにより、トランジスタｔ３とｔ４のコレクタ−エミッタ間電圧差がなくなり、電流Ｉ２'とＩ２"の絶対値が同等となることから、オフセット電圧の絶対値が改善される。
【００５０】
以上説明したように、本発明によれば、ＰＤを入力源とする受光回路において、ベース接地トランジスタのエミッタ側にＰＤを接続することで、ＰＤの寄生容量の影響を低減でき、安定した周波数特性を得ることができる。また、カレントミラーで構成しているトランジスタのコレクタ−ベース間ショートをなくし、トランジスタのコレクタ電圧にＶｒｅｆ電圧またはそれと同等の変動を有する電圧を与えることで、オフセット電圧の電源電圧依存性を改善することができる。
【図面の簡単な説明】
【００５１】
【図１】実施の形態１に係るバッファ回路を備える受光回路の構成を示す図である。
【図２】実施の形態１に係る受光回路のオフセット電圧の電源電圧依存性を示すグラフである。
【図３】実施の形態２に係るバッファ回路を備える受光回路の構成を示す図である。
【図４】図３に示す第１バッファ回路の構成を示す図である。
【図５】図３に示す第２バッファ回路の構成を示す図である。
【図６】実施の形態３に係るバッファ回路を備える受光回路の構成を示す図である。
【図７】従来の受光回路の構成を示す図である。
【図８】ベース接地トランジスタを用いた受光回路の周波数特性を示す図である。
【符号の説明】
【００５２】
１  第１定電流回路
２  第２定電流回路
３  第１ミラー回路
４  第２ミラー回路
１０、１０'  受光回路
１３  Ｉ／Ｖ変換オペアンプ
２０  バッファ回路
２１  第１バッファ回路
２２  第２バッファ回路
【図１】
0005108559.tif 000002
【図２】
0005108559.tif 000003
【図３】
0005108559.tif 000004
【図４】
0005108559.tif 000005
【図５】
0005108559.tif 000006
【図６】
0005108559.tif 000007
【図７】
0005108559.tif 000008
【図８】
0005108559.tif 000009