(57)【特許請求の範囲】
【請求項１】
ＳＤＩ（Serial Digital Interface）信号から補助データの有無を検出し、当該補助データの有無を示す検出信号を出力する補助データ検出部と、
前記補助データ検出部から出力される前記検出信号を少なくとも１フィールド分遅延させる遅延部と、
前記補助データ検出部から出力される検出信号と前記遅延部によって遅延された検出信号とを含む複数信号の論理演算によってペイロード識別データの付与を制御する制御信号を出力するペイロード識別データ制御部と、
前記ペイロード識別データ制御部から出力される前記制御信号が付与することを指示している場合、前記ＳＤＩ信号にペイロード識別データを加えて出力し、前記制御信号が付与しないことを指示している場合、前記ＳＤＩ信号にペイロード識別データを加えないでそのまま出力するペイロード識別データ付与部と
を有する信号処理装置。
【請求項２】
前記遅延部は、前記補助データ検出部から出力される前記検出信号を１フィールド分および２フィールド分遅延させる構成であり、
前記ペイロード識別データ制御部は、前記補助データ検出部から出力される検出信号と、前記遅延部から出力される１フィールド遅延された検出信号と、前記遅延部から出力される２フィールド遅延された検出信号と、１フレームのうちファーストフィールドとセカンドフィールドとを示すフィールド識別信号との論理演算によって前記制御信号を出力する
請求項１記載の信号処理装置。
【請求項３】
前記ペイロード識別データ付与部には、前記ペイロード識別データの内容を示す情報が入力される
請求項１または２記載の信号処理装置。
【請求項４】
前記ペイロード識別データ制御部の論理演算では、前記補助データ検出部から前記補助データが無いことを示す検出信号が出力された場合に前記ペイロード識別データを付与することを指示する前記制御信号を出力し、前記補助データが有ることを示す検出信号が出力された場合に前記ペイロード識別データを付与しないことを指示する前記制御信号を出力する
請求項１または２記載の信号処理装置。
【請求項５】
前記ペイロード識別データ付与部は、前記ペイロード識別データを付与する場合、前記ＳＤＩ信号の全てのフィールドに対応して前記ペイロード識別データを付与する
請求項１または２記載の信号処理装置。
【請求項６】
ＳＤＩ（Serial Digital Interface）信号から補助データの有無を検出し、当該補助データの有無を示す検出信号を出力する工程と、
前記検出信号を少なくとも１フィールド分遅延させる工程と、
前記ＳＤＩ信号による現在フィールドの検出信号と所定フィールド遅延された検出信号とを含む複数信号の論理演算によってペイロード識別データの付与を制御する制御信号を出力する工程と、
前記制御信号が付与することを指示している場合、前記ＳＤＩ信号にペイロード識別データを加えて出力し、前記制御信号が付与しないことを指示している場合、前記ＳＤＩ信号にペイロード識別データを加えないでそのまま出力する工程と
を有する信号処理方法。
【請求項７】
ＳＤＩ（Serial Digital Interface）信号から補助データの有無を検出し、当該補助データの有無を示す検出信号を出力するステップと、
前記検出信号を少なくとも１フィールド分遅延させるステップと、
前記ＳＤＩ信号による現在フィールドの検出信号と所定フィールド遅延された検出信号とを含む複数信号の論理演算によってペイロード識別データの付与を制御する制御信号を出力するステップと、
前記制御信号が付与することを指示している場合、前記ＳＤＩ信号にペイロード識別データを加えて出力し、前記制御信号が付与しないことを指示している場合、前記ＳＤＩ信号にペイロード識別データを加えないでそのまま出力するステップと
をコンピュータによって実行させる信号処理プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオ信号の伝送規格の一つであるＳＤＩ（Serial Digital Interface）信号に対して必要に応じてペイロード識別データを付与する信号処理装置、信号処理方法および信号処理プログラムに関する。
【背景技術】
【０００２】
映像技術に関する標準規格ＳＭＴＰＥ（Society of Motion Picture and Television Engineers）は、映像機器や音声機器のデータ伝送における同期をとるための規格であり、多数の機器メーカーで採用されている（特許文献１参照）。この規格のうち、ＳＭＰＴＥ−３５２Ｍには、ＶＰＩＤ(Video payload identifier：ペイロード識別データ)の規格が定められている。
【０００３】
ここで、ＨＤ（High Definition）、ＳＤ（Standard Definition）信号の伝送においてはＶＰＩＤが必須ではないため、従来機種の多くにおいてＶＰＩＤが付与されたＳＤＩ信号に対応していない。
【０００４】
また、近年制定されたＤｕａｌ Ｌｉｎｋ（ＳＭＰＴＥ−３７２Ｍ）や３Ｇ−ＳＤＩ（ＳＭＰＴＥ−４２５Ｍ）伝送規格ではＶＰＩＤが必須になったため（非特許文献１参照）、今後ＶＰＩＤを取り扱う機器が増加する一方、しばらくはＶＰＩＤが含まれるＳＤＩ信号と含まれないＳＤＩ信号とが放送システム内に混在する状況が予想される。このため、現在では、ＶＰＩＤの取り扱いは機器によってまちまちであり、例えば、ＶＰＩＤを識別しなかったり、ＳＤＩ信号に強制的にＶＰＩＤを付けて出力したり、入力されたＶＰＩＤをトランスペアレントに出力したりといった動作をする機器がみられる。
【０００５】
【特許文献１】特開２００７−０１３４６６号公報
【非特許文献１】黒毛利学著、「３Ｄ−ＳＤＩに関する規格の詳細」、”Design Wave Magazine 2008 January”、ＣＱ出版、２００８年１月１日、ｐ．１０３−１１４
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＳＤＩ信号にＶＰＩＤが組み込まれてないＤｕａｌ Ｌｉｎｋや３Ｇ−ＳＤＩ信号が放送システム内に紛れ込むと、放送機器の正常な動作の妨げとなる。また、特定のビデオフォーマットではＶＰＩＤとＬＴＣ（タイムコード）とが同じラインに定義されているため、ＬＴＣが組み込まれているＳＤＩ信号の上から強制的にＶＰＩＤを付与するとＬＴＣが失われてしまい、放送システムが誤動作するという問題が生じる。
【０００７】
本発明は、ＳＤＩ信号に対して必要に応じて適切にＶＰＩＤを付与する技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、ＳＤＩ（Serial Digital Interface）信号から補助データの有無を検出し、この補助データの有無を示す検出信号を出力する補助データ検出部と、補助データ検出部から出力される検出信号を少なくとも１フィールド分遅延させる遅延部と、補助データ検出部から出力される検出信号と遅延部によって遅延された検出信号とを含む複数信号の論理演算によってペイロード識別データの付与を制御する制御信号を出力するペイロード識別データ制御部と、ペイロード識別データ制御部から出力される制御信号が付与することを指示している場合、ＳＤＩ信号にペイロード識別データを加えて出力し、制御信号が付与しないことを指示している場合、ＳＤＩ信号にペイロード識別データを加えないでそのまま出力するペイロード識別データ付与部とを有する信号処理装置である。
【０００９】
また、本発明は、ＳＤＩ信号から補助データの有無を検出し、この補助データの有無を示す検出信号を出力する工程と、検出信号を少なくとも１フィールド分遅延させる工程と、ＳＤＩ信号による現在フィールドの検出信号と所定フィールド遅延された検出信号とを含む複数信号の論理演算によってペイロード識別データの付与を制御する制御信号を出力する工程と、制御信号が付与することを指示している場合、ＳＤＩ信号にペイロード識別データを加えて出力し、制御信号が付与しないことを指示している場合、ＳＤＩ信号にペイロード識別データを加えないでそのまま出力する工程とを有する信号処理方法である。
【００１０】
また、本発明は、ＳＤＩ信号から補助データの有無を検出し、この補助データの有無を示す検出信号を出力するステップと、検出信号を少なくとも１フィールド分遅延させるステップと、ＳＤＩ信号による現在フィールドの検出信号と所定フィールド遅延された検出信号とを含む複数信号の論理演算によってペイロード識別データの付与を制御する制御信号を出力するステップと、制御信号が付与することを指示している場合、ＳＤＩ信号にペイロード識別データを加えて出力し、制御信号が付与しないことを指示している場合、ＳＤＩ信号にペイロード識別データを加えないでそのまま出力するステップとをコンピュータによって実行させる信号処理プログラムである。
【００１１】
このような本発明では、ＳＤＩ信号から補助データの有無を検出し、補助データが無い場合にはペイロード識別データをＳＤＩ信号に加えて出力し、補助データが有る場合にはペイロード識別データをＳＤＩ信号に加えないでそのまま出力する。このため、ＳＤＩ信号に補助データが有る場合にはそれを失うことなく出力し、補助データが無い場合にはペイロード識別データを加えて後段の機器に対応させることができる。
【発明の効果】
【００１２】
本発明によれば、ペイロード識別データの付与されていないＳＤＩ信号に対して、必要に応じて適切なペイロード識別データを付与することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図に基づき説明する。本実施形態に係る信号処理装置、信号処理方法、信号処理プログラムは、映像技術に関する標準規格ＳＭＴＰＥで定義されるＳＤＩ（Serial Digital Interface）信号を取り込み、必要に応じてＳＭＰＴＥ−３５２ＭのＶＰＩＤ(Video payload identifier：ペイロード識別データ)を付与して出力するものである。
【００１４】
ＶＰＩＤは、ＨＤ−ＳＤＩやＳＤ−ＳＤＩでは必須ではないものの、Ｄｕａｌ Ｌｉｎｋや３Ｇ−ＳＤＩでは必須となっている。ＶＰＩＤの挿入位置は、ＳＭＰＴＥ−３５２Ｍにて規定されている。具体的には、ＶＰＩＤは、１フィールドまたは１フレームに一つ挿入される。ＶＰＩＤが挿入されるラインは、１０８０Ｉ（インターレース）のときは１０ラインと５７２ライン、７２０Ｐや１０８０Ｐ（プログレッシブ）のときは１０ラインである。ＶＰＩＤは、上記ラインのデータストリーム中において、ラインＣＲＣ（Cyclic Redundancy Check）直後にある水平補助領域に挿入される。
【００１５】
ＶＰＩＤは、３ワードの補助データフラグ、データＩＤ、セカンダリデータＩＤ、データ数、４ワードの識別データ、チェックサムで構成されており、伝送方式（インターレース、プログレッシブの区別）やフレームレート、サンプリング構造、チャネル識別、ダイナミックレンジ、ビット長等を規定する識別情報である。
【００１６】
本実施形態では、ＶＰＩＤが付与されていないＳＤＩ信号について、本来ＶＰＩＤが付与されるべきデータストリーム中のラインに補助データ（ＶＰＩＤを含む）が挿入されているかどうかを検出し、補助データが含まれている場合にはその補助データを破壊しないためそのまま出力し、補助データが含まれていない場合にはその位置にＶＰＩＤを付与して出力する点に特徴がある。
【００１７】
（第１実施形態）
＜信号処理装置＞
図１は、第１実施形態に係る信号処理装置を説明するブロック図である。第１実施形態に係る信号処理装置は、主として補助データ検出部１１、遅延部１２、ＶＰＩＤ制御部１３、ＶＰＩＤ付与部１４を備えている。また、信号処理装置は、シリアルビデオデータであるＳＤＩ信号をパラレルビデオデータに変換するシリアルパラレル変換部２１と、ＶＰＩＤ付与部１４から出力されるパラレルビデオデータをシリアルビデオデータに変換するパラレルシリアル変換部２２とを備えている。
【００１８】
補助データ検出部１１は、シリアルパラレル変換部２１によってＳＤＩ信号から変換されたパラレルビデオデータを入力し、ＳＤＩ信号に補助データが含まれるか否かを判断し、補助データの有無を示す検出信号を出力する。具体的には、ＳＤＩ信号における本来ＶＰＩＤが挿入されるべきデータストリーム中のラインの所定領域に補助データが有るか否かを検出する。より詳細には、１０８０Ｉ（インターレース）のときは１０ラインと５７２ライン、７２０Ｐや１０８０Ｐ（プログレッシブ）のときは１０ラインのデータストリーム中のラインＣＲＣ直後にある水平補助領域を参照する。この水平補助領域に補助データがあるか否かを検出し、その結果を検出信号として出力する。検出信号は、遅延部１２およびＶＰＩＤ制御部１３に出力される。
【００１９】
遅延部１２は、補助データ検出部１１から出力される検出信号を少なくとも１フィールド分遅延させる回路である。本実施形態では、主としてインターレースの映像データを取り扱う場合を例とするため、１フィールド遅延を例とするが、プログレッシブの映像データを取り扱う場合では、フレーム単位で遅延する。
【００２０】
ＶＰＩＤ制御部１３は、補助データ検出部１１から出力される検出信号と、遅延部１２によって遅延された検出信号とを含む複数信号を入力とした論理演算によって、ＶＰＩＤの付与を制御する信号を出力する部分である。
【００２１】
ＶＰＩＤ付与部１４は、ＶＰＩＤ制御部１３から出力される制御信号が付与することを指示している場合、ＳＤＩ信号（本実施形態では、ＳＤＩ信号をパラレル変換したパラレルビデオデータ）の所定位置にＶＰＩＤを加えて出力し、制御信号が付与しないことを指示している場合、ＳＤＩ信号（本実施形態では、ＳＤＩ信号をパラレル変換したパラレルビデオデータ）にＶＰＩＤを加えないでそのまま出力する処理を行う。
【００２２】
また、ＶＰＩＤ付与部１４には、ＶＰＩＤを付与する際に、付与するＶＰＩＤの内容を示す情報（入力信号に関する情報）が送られている。入力信号に関する情報は、信号処理装置が取り扱う信号の仕様など、予め設定されているもので、例えば、Picture rate、Sampling structure、Channel assignmentが挙げられる。ＶＰＩＤ付与部１４は、この入力信号に関する情報によって、付与するＶＰＩＤの内容をＳＭＰＴＥ−３５２Ｍの規格に合わせて決定している。
【００２３】
＜信号処理方法＞
先ず、ＳＤＩ信号をシリアルパラレル変換部２１に入力し、パラレルビデオデータに変換する。ここでは、１ｓｔフィールドと２ｎｄフィールドとによって１フレームが構成されるパラレルビデオデータに変換する。パラレルビデオデータは、ＶＰＩＤ付与部１４および補助データ検出部１１に送られる。
【００２４】
次に、補助データ検出部１１で、送られてきたパラレルビデオデータの中にＳＤＩ信号の補助データ（ＡＮＣデータ：本実施形態では「ＡＮＣＩ」と言う。）が含まれているか否かを判断する。タイムコードであるＬＴＣは、ＡＮＣＩに含まれる。具体的には、ＳＤＩ信号における本来ＶＰＩＤが挿入されるべきデータストリーム中のラインの所定領域に補助データが有るか否かを検出する。より詳細には、１０８０Ｉ（インターレース）のときは１０ラインと５７２ライン、７２０Ｐや１０８０Ｐ（プログレッシブ）のときは１０ラインのデータストリーム中のラインＣＲＣ直後にある水平補助領域を参照し、この領域に補助データがあるか否かを検出する。
【００２５】
補助データ検出部１１は、ＡＮＣＩを検出した場合、補助データが有ることを示す検出信号を出力し、ＡＮＣＩを検出しなかった場合、補助データが無いことを示す検出信号を出力する。検出信号は、ＶＰＩＤ制御部１３および遅延部１２に送られる。
【００２６】
次に、遅延部１２では、補助データ検出部１１から出力される検出信号を少なくとも１フィールド分遅延する処理を行う。本実施形態では、主としてインターレースの映像データを取り扱う場合を例とするため、フィールド単位で遅延するが、プログレッシブの映像データを取り扱う場合にはフレーム単位で遅延する。１フィールド分遅延した検出信号はＶＰＩＤ制御部１３に送られる。
【００２７】
次いで、ＶＰＩＤ制御部１３では、補助データ検出部１１から送られてきた現在のフィールドに対応した検出信号と、遅延部１２から送られてきた１フィールド遅延した検出信号とを含む複数信号を入力として、所定の論理演算によりＶＰＩＤを付与するか否かを指示する制御信号を出力する。
【００２８】
続いて、ＶＰＩＤ付与部１４は、ＶＰＩＤ制御部１３から出力される制御信号に応じて、パラレルビデオデータにＶＰＩＤを付与する。すなわち、制御信号が付与を指示している場合、パラレルビデオデータにＶＰＩＤを付与する。具体的には、１０８０Ｉ（インターレース）のときは１０ラインと５７２ライン、７２０Ｐや１０８０Ｐ（プログレッシブ）のときは１０ラインのデータストリーム中のラインＣＲＣ直後にある水平補助領域（水平補助領域に対応するパラレルビデオデータ）にＶＰＩＤを付与する。一方、制御信号が付与しないことを指示している場合、パラレルビデオデータにＶＰＩＤを付与しないでそのまま出力する。
【００２９】
最後に、ＶＰＩＤ付与部１４から出力されたパラレルビデオデータをパラレルシリアル変換部２２に送り、シリアル信号であるＳＤＩ信号に変換して出力する。
【００３０】
ここで、ＶＰＩＤ制御部１３で行う論理演算について説明する。図２は、第１実施形態に係る信号処理装置のＶＰＩＤ制御部で行う論理演算を説明する図である。なお、ここでは、入力される複数のＳＤＩ信号からいずれかを選択して出力するスイッチング装置で本実施形態の信号処理装置を適用した場合の論理演算となっている。
【００３１】
スイッチング装置で信号の切り換えが行われる場合、切り換え前のＳＤＩ信号および切り換え後のＳＤＩ信号には、Ａ〜Ｄの４種類がある。信号Ａは、１フレームを構成する１ｓｔフィールドおよび２ｎｄフィールドともにＡＮＣＩが含まれているもの、信号Ｂは、１フレームを構成する１ｓｔフィールドおよび２ｎｄフィールドともにＡＮＣＩが含まれていないもの、信号Ｃは、１フレームを構成する１ｓｔフィールドにＡＮＣＩが含まれ、２ｎｄフィールドにはＡＮＣＩが含まれていないもの、信号Ｄは、１フレームを構成する１ｓｔフィールドにＡＮＣＩが含まれておらず、２ｎｄフィールドにＡＮＣＩが含まれているものである。
【００３２】
したがって、スイッチング装置において４種類のＳＤＩ信号の切り換えが行われる場合、切り換え前の４種類から切り換え後の４種類の合計１６パターンの信号変化を検討する必要がある。
【００３３】
ここで、信号Ａは、１ｓｔフィールドおよび２ｎｄフィールドともにＡＮＣＩが含まれていることから、例えば、Ｄｕａｌ Ｌｉｎｋや３Ｇ−ＳＤＩのようにＶＰＩＤが含まれているＳＤＩ信号である。
【００３４】
また、信号Ｂは、１ｓｔフィールドおよび２ｎｄフィールドのいずれにもＡＮＣＩが含まれていないことから、例えば、ＨＤやＳＤのようにＶＰＩＤが含まれていないＳＤＩ信号である。
【００３５】
また、信号Ｃは、１ｓｔフィールドにはＡＮＣＩが含まれ、２ｎｄフィールドにはＡＮＣＩが含まれないことから、例えば、ＬＴＣ（タイムコード）が１ｓｔフィールドに含まれているＳＤＩ信号である。
【００３６】
また、信号Ｄは、１ｓｔフィールドにはＡＮＣＩが含まれず、２ｎｄフィールドにＡＮＣＩが含まれるものであるが、現時点でこのような信号は用いられていない。
【００３７】
なお、１６パターンの信号切り換えのうち、信号Ａから信号Ａ、信号Ｂから信号Ｂ、信号Ｃから信号Ｃ、信号Ｄから信号Ｄについては、実際には切り換え動作ではなく、スイッチング位置を同じ信号が通過する動作となる。また、信号Ｂが入力された場合には、切り換えの手間でＶＰＩＤを付加するようにしている。
【００３８】
このような１６パターンのＳＤＩ信号の切り換えにおいて、本実施形態のＶＰＩＤ制御部１３で行う論理演算は、１フィールド前の検出情報がＡＮＣＩ有り（補助データ有り）と、現時点での検出情報がＡＮＣＩ有り（補助データ有り）とのＯＲ（論理和）をとっている。すなわち、検出情報においてＡＮＣＩ有り（補助データ有り）を「１」、ＡＮＣＩ無し（補助データ無し）を「０」とした場合、１フィールド前の検出情報と現時点での検出情報とのＯＲ（論理和）が「０」であれば、ＶＰＩＤの付与を指示する制御信号を出力する。つまり、１フィールド前と現時点との両方とも補助データが無い場合のみＶＰＩＤを付与することになる。
【００３９】
図２に示す例では、太枠で示すフィールドにＶＰＩＤが付与されている。以下、各信号の切り換え（通過を含む）でのＶＰＩＤ付与について示す。
・信号Ａから信号Ａ…全てのフィールドでＶＰＩＤは付与されない。
・信号Ａから信号Ｂ…信号Ｂへ切り替わった最初のフレームの２ｎｄフィールド以降にＶＰＩＤが付与される。
・信号Ａから信号Ｃ…全てのフィールドでＶＰＩＤは付与されない。
・信号Ａから信号Ｄ…全てのフィールドでＶＰＩＤは付与されない。
【００４０】
・信号Ｂから信号Ａ…切り替えの手前の信号ＢでＶＰＩＤが付加される。
・信号Ｂから信号Ｂ…全てのフィールドにＶＰＩＤが付与される。
・信号Ｂから信号Ｃ…切り替えの手前の信号ＢでＶＰＩＤが付加される。
・信号Ｂから信号Ｄ…切り替えの手前の信号Ｂ、および信号Ｄへ切り替わった最初のフレームの１ｓｔフィールドでＶＰＩＤが付与されるが、それ以降の全てのフィールドでＶＰＩＤは付与されない。
【００４１】
・信号Ｃから信号Ａ…全てのフィールドでＶＰＩＤは付与されない。
・信号Ｃから信号Ｂ…信号Ｂへ切り替わった最初のフレームの１ｓｔフィールド以降にＶＰＩＤが付与される。
・信号Ｃから信号Ｃ…全てのフィールドでＶＰＩＤは付与されない。
・信号Ｃから信号Ｄ…信号Ｄへ切り替わった最初のフレームの１ｓｔフィールドのみＶＰＩＤが付与されるが、それ以降の全てのフィールドでＶＰＩＤは付与されない。
【００４２】
・信号Ｄから信号Ａ…全てのフィールドでＶＰＩＤは付与されない。
・信号Ｄから信号Ｂ…信号Ｂへ切り替わった最初のフレームの２ｎｄフィールド以降にＶＰＩＤが付与される。
・信号Ｄから信号Ｃ…全てのフィールドでＶＰＩＤは付与されない。
・信号Ｄから信号Ｄ…全てのフィールドでＶＰＩＤは付与されない。
【００４３】
この論理演算では、信号Ｃから信号Ｂへの切り換えにおいて、スイッチングが行われた最初のフレームの１ｓｔフィールドから全てのフィールドにＶＰＩＤが付与されることになる。
【００４４】
一方、信号Ａから信号Ｂへの切り換えでは、スイッチングが行われた最初のフレームの１ｓｔフィールドのみＶＰＩＤが付与されず、それ以降のフィールドでは全てＶＰＩＤが付与されるが、後段の機器において最初のフレームの１ｓｔフィールドだけＶＰＩＤがなくてもエラーを検出しないようにすればよい。
【００４５】
また、信号Ｂから信号Ｄへの切り換え、信号Ｃから信号Ｄへの切り換えでは、スイッチングが行われた最初のフレームの１ｓｔフィールドのみＶＰＩＤが付与され、信号Ｄから信号Ｂへの切り換えでは、スイッチングが行われた最初のフレームの１ｓｔフィールドにはＶＰＩＤが付与されていない。しかし、これらは全て信号Ｄが切り換えの対象に含まれるものであり、現時点では信号Ｄは用いられていないことから、この演算結果を実質的に考慮する必要はない。
【００４６】
上記の説明では、スイッチング装置に本実施形態の信号処理装置を適用した場合を例としているが、スイッチングを行わない装置（入出力の信号の種類が同じとなる装置）では、上記の論理演算のうち、信号Ａから信号Ａ、信号Ｂから信号Ｂ、信号Ｃから信号Ｃ、信号Ｄから信号Ｄの場合の演算のみを用いることになる。これら全ての場合において、入力されるＳＤＩ信号にＡＮＣＩが有る場合にはＶＰＩＤを付与しないでそのまま（ＡＮＣＩが有るまま）出力し、ＳＤＩ信号にＡＮＣＩが無い場合には最初のフレームの１ｓｔフィールドからＶＰＩＤを付与してそれ以降のフィールド全てにＶＰＩＤを付与して出力することになる。
【００４７】
＜信号処理プログラム＞
上記本実施形態に係る信号処理方法は、スイッチング装置等の機器（ハードウェア）内で処理手順として実施される場合のほか、汎用コンピュータ（パーソナルコンピュータとう）や専用機器内のコンピュータによるソフトウェア処理（信号処理プログラム）によっても実現できる。本実施形態に係る信号処理プログラムは、コンピュータのＣＰＵで実行されたり、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ等の記憶媒体に格納されたり、インターネット、ＬＡＮ等の通信回線を介して配信される。
【００４８】
図３は、本実施形態に係る信号処理プログラムの流れを説明するフローチャートである。先ず、ＳＤＩ信号の取り込みを行う（ステップＳ１０１）。次に、ＳＤＩ信号に対して必要に応じてパラレル信号への変換を施した後、補助データの有無を検出し、検出信号を出力する（ステップＳ１０２）。
【００４９】
次に、検出信号に基づき補助データが有るか否かを判断する（ステップＳ１０３）。補助データが有る場合にはＳＤＩ信号をそのまま出力する（ステップＳ１０９）。これにより、ＳＤＩ信号に含まれる補助データを破損することなく出力することになる。
【００５０】
一方、補助データが無い場合には、現在の検出信号を１フィールド遅延させる（ステップＳ１０４）。次に、現在の検出信号と１フィールド前の検出信号との論理演算を行い（ステップＳ１０５）、論理演算の結果をＶＰＩＤ付与の制御信号として出力する（ステップＳ１０６）。
【００５１】
次に、制御信号がＶＰＩＤ付与を指示しているか否かを判断する（ステップＳ１０７）。付与を指示していない場合にはＳＤＩ信号をそのまま出力する（ステップＳ１０９）。一方、付与を指示している場合にはＳＤＩ信号にＶＰＩＤを付与して出力する（ステップＳ１０８）。
【００５２】
このような信号処理プログラムにより、ＡＮＣＩ（補助データ）が含まれないＳＤＩ信号にはＶＰＩＤが付与され、ＡＮＣＩを含むＳＤＩ信号はそのまま出力して既存のＡＮＣＩを破壊せず出力するようになる。
【００５３】
（第２実施形態）
＜信号処理装置＞
図４は、第２実施形態に係る信号処理装置を説明するブロック図である。第２実施形態に係る信号処理装置は、主として補助データ検出部１１、第１遅延部１２ａおよび第２遅延部１２ｂを有する遅延部１２、ＶＰＩＤ制御部１３、ＶＰＩＤ付与部１４を備えている。また、信号処理装置は、シリアルビデオデータであるＳＤＩ信号をパラレルビデオデータに変換するシリアルパラレル変換部２１と、ＶＰＩＤ付与部１４から出力されるパラレルビデオデータをシリアルビデオデータに変換するパラレルシリアル変換部２２とを備えている。
【００５４】
補助データ検出部１１は、シリアルパラレル変換部２１によってＳＤＩ信号から変換されたパラレルビデオデータを入力し、ＳＤＩ信号に補助データが含まれるか否かを判断し、補助データの有無を示す検出信号を出力する。具体的には、ＳＤＩ信号における本来ＶＰＩＤが挿入されるべきデータストリーム中のラインの所定領域に補助データが有るか否かを検出する。より詳細には、１０８０Ｉ（インターレース）のときは１０ラインと５７２ライン、７２０Ｐや１０８０Ｐ（プログレッシブ）のときは１０ラインのデータストリーム中のラインＣＲＣ直後にある水平補助領域を参照する。この水平補助領域に補助データがあるか否かを検出し、その結果を検出信号として出力する。検出信号は、遅延部１２およびＶＰＩＤ制御部１３に出力される。
【００５５】
遅延部１２は、補助データ検出部１１から出力される検出信号を少なくとも１フィールド分遅延させる回路である。本実施形態では、第１遅延部１２ａによって検出信号を１フィールド分遅延させてＶＰＩＤ制御部１３に出力する。また、第２遅延部１２ｂでは、第１遅延部１２ａで１フィールド分遅延した検出信号を更に１フィールド分遅延して、合計２フィールド分遅延した検出信号をＶＰＩＤ制御部１３に出力する。
【００５６】
ＶＰＩＤ制御部１３は、補助データ検出部１１から出力される検出信号と、遅延部１２から出力される１フィールド前の検出信号および２フィールド前の検出信号と、ＦＤ信号とを含む複数信号を入力とした論理演算によって、ＶＰＩＤの付与を制御する制御信号を出力する部分である。ここで、ＦＤ信号とは、入力されるＳＤＩ信号が１ｓｔフィールドであるか、２ｎｄフィールドであるかを示す信号のことをいう。
【００５７】
ＶＰＩＤ付与部１４は、ＶＰＩＤ制御部１３から出力される制御信号が付与することを指示している場合、ＳＤＩ信号（本実施形態では、ＳＤＩ信号をパラレル変換したパラレルビデオデータ）の所定位置にＶＰＩＤを加えて出力し、制御信号が付与しないことを指示している場合、ＳＤＩ信号（本実施形態では、ＳＤＩ信号をパラレル変換したパラレルビデオデータ）にＶＰＩＤを加えないでそのまま出力する部分である。
【００５８】
また、ＶＰＩＤ付与部１４には、ＶＰＩＤを付与する際に、付与するＶＰＩＤの内容を示す情報（入力信号に関する情報）が送られている。入力信号に関する情報は、信号処理装置が取り扱う信号の仕様など、予め設定されているもので、例えば、Picture rate、Sampling structure、Channel assignmentが挙げられる。ＶＰＩＤ付与部１４は、この入力信号に関する情報によって、付与するＶＰＩＤの内容をＳＭＰＴＥ−３５２Ｍの規格に合わせて決定している。
【００５９】
＜信号処理方法＞
先ず、ＳＤＩ信号をシリアルパラレル変換部２１に入力し、パラレルビデオデータに変換する。ここでは、１ｓｔフィールドと２ｎｄフィールドとによって１フレームが構成されるパラレルビデオデータに変換する。パラレルビデオデータは、ＶＰＩＤ付与部１４および補助データ検出部１１に送られる。
【００６０】
次に、補助データ検出部１１で、送られてきたパラレルビデオデータの中にＳＤＩ信号の補助データ（ＡＮＣデータ：本実施形態では「ＡＮＣＩ」と言う。）が含まれているか否かを判断する。タイムコードであるＬＴＣは、ＡＮＣＩに含まれる。具体的には、ＳＤＩ信号における本来ＶＰＩＤが挿入されるべきデータストリーム中のラインの所定領域に補助データが有るか否かを検出する。より詳細には、１０８０Ｉ（インターレース）のときは１０ラインと５７２ライン、７２０Ｐや１０８０Ｐ（プログレッシブ）のときは１０ラインのデータストリーム中のラインＣＲＣ直後にある水平補助領域を参照し、この領域に補助データがあるか否かを検出する。
【００６１】
補助データ検出部１１は、ＡＮＣＩを検出した場合、補助データが有ることを示す検出信号を出力し、ＡＮＣＩを検出しなかった場合、補助データが無いことを示す検出信号を出力する。検出信号は、ＶＰＩＤ制御部１３および遅延部１２に送られる。
【００６２】
次に、遅延部１２では、補助データ検出部１１から出力される検出信号を第１遅延部１２ａによって１フィールド分遅延し、第２遅延部１２ｂによって更に１フィールド分遅延（合計２フィールド分遅延）する処理を行う。１フィールド分遅延した検出信号（１フィールド前の検出信号）および２フィールド分遅延した検出信号（２フィールド前の検出信号）はＶＰＩＤ制御部１３に送られる。
【００６３】
次いで、ＶＰＩＤ制御部１３では、補助データ検出部１１から送られてきた現在のフィールドに対応した検出信号と、遅延部１２から送られてきた１フィールド前の検出信号および２フィールド前の検出信号とＦＤ信号とを含む複数信号を入力として、所定の論理演算によりＶＰＩＤを付与するか否かを指示する制御信号を出力する。
【００６４】
続いて、ＶＰＩＤ付与部１４は、ＶＰＩＤ制御部１３から出力される制御信号に応じて、パラレルビデオデータにＶＰＩＤを付与する。すなわち、制御信号が付与を指示している場合、パラレルビデオデータにＶＰＩＤを付与する。具体的には、１０８０Ｉ（インターレース）のときは１０ラインと５７２ライン、７２０Ｐや１０８０Ｐ（プログレッシブ）のときは１０ラインのデータストリーム中のラインＣＲＣ直後にある水平補助領域（水平補助領域に対応するパラレルビデオデータ）にＶＰＩＤを付与する。一方、制御信号が付与しないことを指示している場合、パラレルビデオデータにＶＰＩＤを付与しないでそのまま出力する。
【００６５】
最後に、ＶＰＩＤ付与部１４から出力されたパラレルビデオデータをパラレルシリアル変換部２２に送り、シリアル信号であるＳＤＩ信号に変換して出力する。
【００６６】
ここで、ＶＰＩＤ制御部１３で行う論理演算について説明する。図５は、第２実施形態に係る信号処理装置のＶＰＩＤ制御部で行う論理演算を説明する図である。なお、ここでは、入力される複数のＳＤＩ信号からいずれかを選択して出力するスイッチング装置で本実施形態の信号処理装置を適用した場合の論理演算となっている。
【００６７】
スイッチング装置で信号の切り換えが行われる場合、切り換え前のＳＤＩ信号および切り換え後のＳＤＩ信号には、Ａ〜Ｄの４種類がある。信号Ａは、１フレームを構成する１ｓｔフィールドおよび２ｎｄフィールドともにＡＮＣＩが含まれているもの、信号Ｂは、１フレームを構成する１ｓｔフィールドおよび２ｎｄフィールドともにＡＮＣＩが含まれていないもの、信号Ｃは、１フレームを構成する１ｓｔフィールドにＡＮＣＩが含まれ、２ｎｄフィールドにはＡＮＣＩが含まれていないもの、信号Ｄは、１フレームを構成する１ｓｔフィールドにＡＮＣＩが含まれておらず、２ｎｄフィールドにＡＮＣＩが含まれているものである。
【００６８】
したがって、スイッチング装置において４種類のＳＤＩ信号の切り換えが行われる場合、切り換え前の４種類から切り換え後の４種類の合計１６パターンの信号変化を検討する必要がある。
【００６９】
ここで、信号Ａは、１ｓｔフィールドおよび２ｎｄフィールドともにＡＮＣＩが含まれていることから、例えば、Ｄｕａｌ Ｌｉｎｋや３Ｇ−ＳＤＩのようにＶＰＩＤが含まれているＳＤＩ信号である。
【００７０】
また、信号Ｂは、１ｓｔフィールドおよび２ｎｄフィールドのいずれにもＡＮＣＩが含まれていないことから、例えば、ＨＤやＳＤのようにＶＰＩＤが含まれていないＳＤＩ信号である。
【００７１】
また、信号Ｃは、１ｓｔフィールドにはＡＮＣＩが含まれ、２ｎｄフィールドにはＡＮＣＩが含まれないことから、例えば、ＬＴＣ（タイムコード）が１ｓｔフィールドに含まれているＳＤＩ信号である。
【００７２】
また、信号Ｄは、１ｓｔフィールドにはＡＮＣＩが含まれず、２ｎｄフィールドにＡＮＣＩが含まれるものであるが、現時点でこのような信号は用いられていない。
【００７３】
なお、１６パターンの信号切り換えのうち、信号Ａから信号Ａ、信号Ｂから信号Ｂ、信号Ｃから信号Ｃ、信号Ｄから信号Ｄについては、実際には切り換え動作ではなく、スイッチング位置を同じ信号が通過する動作となる。また、信号Ｂが入力された場合には、切り換えの手間でＶＰＩＤを付加するようにしている。
【００７４】
このような１６パターンのＳＤＩ信号の切り換えにおいて、本実施形態のＶＰＩＤ制御部１３で行う論理演算は、次のような演算結果を得るようにする。なお、ここで、前フレームの１ｓｔフィールドの検出情報をＰ１、前フレームの２ｎｄフィールドの検出情報をＰ２、現在フレームの１ｓｔフィールドの検出情報をＮ１、現在フレームの２ｎｄフィールドの検出情報をＮ２、検出情報としてＡＮＣＩ（補助データ）有りの場合は「１」、ＡＮＣＩ無しの場合は「０」、出力（演算結果）としてＶＰＩＤ付与する場合は制御信号「０」、ＶＰＩＤ付与しない場合は制御信号「１」とする。
【００７５】
演算は次のようになる。
１ｓｔフィールドでは、Ｐ１＝０、Ｐ２＝１のとき、制御信号＝１、その他のＰ１、Ｐ２のとき、制御信号＝Ｎ１とする。
２ｎｄフィールドでは、いずれのＰ１、Ｐ２でも、制御信号としてＮ１とＮ２とのＯＲ（論理和）とする。
【００７６】
図５に示す例では、太枠で示すフィールドにＶＰＩＤが付与されている。以下、各信号の切り換え（通過を含む）でのＶＰＩＤ付与について示す。
・信号Ａから信号Ａ…全てのフィールドでＶＰＩＤは付与されない。
・信号Ａから信号Ｂ…信号Ｂへ切り替わった最初のフレームの１ｓｔフィールド以降にＶＰＩＤが付与される。
・信号Ａから信号Ｃ…全てのフィールドでＶＰＩＤは付与されない。
・信号Ａから信号Ｄ…信号Ｄへ切り替わった最初のフレームの１ｓｔフィールドのみＶＰＩＤが付与されるが、それ以降の全てのフィールドでＶＰＩＤは付与されない。
【００７７】
・信号Ｂから信号Ａ…切り替えの手前の信号ＢでＶＰＩＤが付加される。
・信号Ｂから信号Ｂ…全てのフィールドにＶＰＩＤが付与される。
・信号Ｂから信号Ｃ…切り替えの手前の信号ＢでＶＰＩＤが付加される。
・信号Ｂから信号Ｄ…切り替えの手前の信号Ｂ、および信号Ｄへ切り替わった最初のフレームの１ｓｔフィールドでＶＰＩＤが付与されるが、それ以降の全てのフィールドでＶＰＩＤは付与されない。
【００７８】
・信号Ｃから信号Ａ…全てのフィールドでＶＰＩＤは付与されない。
・信号Ｃから信号Ｂ…信号Ｂへ切り替わった最初のフレームの１ｓｔフィールド以降にＶＰＩＤが付与される。
・信号Ｃから信号Ｃ…全てのフィールドでＶＰＩＤは付与されない。
・信号Ｃから信号Ｄ…信号Ｄへ切り替わった最初のフレームの１ｓｔフィールドのみＶＰＩＤが付与されるが、それ以降の全てのフィールドでＶＰＩＤは付与されない。
【００７９】
・信号Ｄから信号Ａ…全てのフィールドでＶＰＩＤは付与されない。
・信号Ｄから信号Ｂ…信号Ｂへ切り替わった最初のフレームの２ｎｄフィールド以降にＶＰＩＤが付与される。
・信号Ｄから信号Ｃ…全てのフィールドでＶＰＩＤは付与されない。
・信号Ｄから信号Ｄ…全てのフィールドでＶＰＩＤは付与されない。
【００８０】
この論理演算では、信号Ａから信号Ｂへの切り換え、信号Ｃから信号Ｂへの切り換えにおいて、スイッチングが行われた最初のフレームの１ｓｔフィールドから全てのフィールドにＶＰＩＤが付与されることになる。
【００８１】
一方、信号Ａから信号Ｄへの切り換え、信号Ｂから信号Ｄへの切り換え、信号Ｃから信号Ｄへの切り換えでは、スイッチングが行われた最初のフレームの１ｓｔフィールドのみＶＰＩＤが付与され、信号Ｄから信号Ｂへの切り換えでは、スイッチングが行われた最初のフレームの１ｓｔフィールドにはＶＰＩＤが付与されていない。しかし、これらは全て信号Ｄが切り換えの対象に含まれるものであり、現時点では信号Ｄは用いられていないことから、この演算結果を実質的に考慮する必要はない。
【００８２】
第２実施形態は、信号Ａから信号Ｂへの切り替え直後から即座にＶＰＩＤが付加できるようになっており、第１実施形態より適切なＶＰＩＤ付与処理を実現していることがわかる。
【００８３】
上記の説明では、スイッチング装置に本実施形態の信号処理装置を適用した場合を例としているが、スイッチングを行わない装置（入出力の信号の種類が同じとなる装置）では、上記の論理演算のうち、信号Ａから信号Ａ、信号Ｂから信号Ｂ、信号Ｃから信号Ｃ、信号Ｄから信号Ｄの場合の演算のみを用いることになる。これら全ての場合において、入力されるＳＤＩ信号にＡＮＣＩが有る場合にはＶＰＩＤを付与しないでそのまま（ＡＮＣＩが有るまま）出力し、ＳＤＩ信号にＡＮＣＩが無い場合には最初のフレームの１ｓｔフィールドからＶＰＩＤを付与してそれ以降のフィールド全てにＶＰＩＤを付与して出力することになる。
【００８４】
＜信号処理プログラム＞
上記本実施形態に係る信号処理方法は、スイッチング装置等の機器（ハードウェア）内で処理手順として実施される場合のほか、汎用コンピュータ（パーソナルコンピュータとう）や専用機器内のコンピュータによるソフトウェア処理（信号処理プログラム）によっても実現できる。本実施形態に係る信号処理プログラムは、コンピュータのＣＰＵで実行されたり、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ等の記憶媒体に格納されたり、インターネット、ＬＡＮ等の通信回線を介して配信される。
【００８５】
図６は、本実施形態に係る信号処理プログラムの流れを説明するフローチャートである。先ず、ＳＤＩ信号の取り込みを行う（ステップＳ２０１）。次に、ＳＤＩ信号に対して必要に応じてパラレル信号への変換を施した後、補助データの有無を検出し、検出信号を出力する（ステップＳ２０２）。
【００８６】
次に、検出信号に基づき補助データが有るか否かを判断する（ステップＳ２０３）。補助データが有る場合にはＳＤＩ信号をそのまま出力する（ステップＳ２０９）。これにより、ＳＤＩ信号に含まれる補助データを破損することなく出力することになる。
【００８７】
一方、補助データが無い場合には、現在の検出信号を１フィールドおよび２フィールド遅延させる（ステップＳ２０４）。次に、現在の検出信号と１フィールド前の検出信号および２フィールド前の検出信号との論理演算を行い（ステップＳ２０５）、論理演算の結果をＶＰＩＤ付与の制御信号として出力する（ステップＳ２０６）。
【００８８】
次に、制御信号がＶＰＩＤ付与を指示しているか否かを判断する（ステップＳ２０７）。付与を指示していない場合にはＳＤＩ信号をそのまま出力する（ステップＳ２０９）。一方、付与を指示している場合にはＳＤＩ信号にＶＰＩＤを付与して出力する（ステップＳ２０８）。
【００８９】
このような信号処理プログラムにより、ＡＮＣＩ（補助データ）が含まれないＳＤＩ信号にはＶＰＩＤが付与され、ＡＮＣＩを含むＳＤＩ信号はそのまま出力して既存のＡＮＣＩを破壊せず出力するようになる。
【００９０】
＜適用例＞
本発明は、例えばエフェクトスイッチャー装置に適用される。図７は、エフェクトスイッチャー装置を説明するブロック図である。エフェクトスイッチャー装置１００は、画像再生装置１や撮像装置２からデュアルリンクで供給される画像信号に第１の画像処理部１２０Ａと第２の画像処理部１２０Ｂでワイプ処理を施してモニター装置３、４にデュアルリンクで出力する画像処理システム５に適用される。
【００９１】
図７中に示すＣＨ１およびＣＨ２は、デジタル特殊効果部であり、入力された画像信号を一旦メモリに書き込む回路を有し、入力画面に対して座標変換などを施して出力画像を形成し、出力するものであり、画像の拡大縮小や変形などの特殊効果を行う。
【００９２】
図７では、第１の画像処理部１２０ＡがリンクＡ側を処理し、第２の画像処理部１２０ＢがリンクＢ側を処理するように、入出力の接続がなされる様子の概略を図示している。また第２の画像処理部１２０Ｂは、第１の画像処理部１２０Ａの制御にリンクして制御されることを、リンクの矢印で示している。
【００９３】
このエフェクトスイッチャー装置１００は、例えば図８に示すように、入力ラインＬ１〜Ｌ９に入力された映像信号を選択するマトリクススイッチャ部１１０、上記入力ラインＬ１〜Ｌ９に入力された映像信号が上記マトリクススイッチャ部１１０を介して供給される第１の画像処理部１２０Ａ、上記入力ラインＬ１〜Ｌ９に入力された映像信号が上記マトリクススイッチャ部１１０を介して供給される第２の画像処理部１２０Ｂ、これらを制御する制御部１３０などからなる主ユニット１４０と、上記主ユニット１４０の上記制御部１３０に通信路１５０を介して接続された選択入力部１６０とを備える。
【００９４】
このエフェクトスイッチャー装置１００において、上記入力ラインＬ１〜Ｌ９には、キーソース信号またはキーフィル信号となる映像信号が入力される。
【００９５】
上記マトリクススイッチャ部１１０は、上記入力ラインＬ１〜Ｌ９に入力される映像信号のうちの１つをキーソース信号として上記第１の画像処理部１２０Ａに供給するキーソース信号選択入力バス１１１Ａに接続するためのスイッチからなるキーソース交点列１１２Ａを備える。
【００９６】
また、このマトリクススイッチャ部１１０は、上記入力ラインＬ１〜Ｌ９に入力される映像信号のうちの１つをキーフィル信号として上記第１の画像処理部１２０Ａに供給するキーフィル信号選択入力バス１１３Ａに接続するためのスイッチからなるキーフィル交点列１１４Ａを備える。
【００９７】
また、このマトリクススイッチャ部１１０は、上記入力ラインＬ１〜Ｌ９に入力される映像信号のうちの１つを第１の背景信号として上記第１の画像処理部１２０Ａに供給する第１の背景信号選択入力バス１１５Ａに接続するためのスイッチからなる第１の背景交点列１１６Ａを備える。
【００９８】
また、このマトリクススイッチャ部１１０は、上記入力ラインＬ１〜Ｌ９に入力される映像信号のうちの１つを第２の背景信号として上記第１の画像処理部１２０Ａに供給する第２の背景信号選択入力バス１１７Ａに接続するためのスイッチからなる第２の背景交点列１１８Ａを備える。
【００９９】
また、このマトリクススイッチャ部１１０は、上記入力ラインＬ１〜Ｌ９に入力される映像信号のうちの１つをキーソース信号として上記第２の画像処理部１２０Ｂに供給するキーソース信号選択入力バス１１１Ｂに接続するためのスイッチからなるキーソース交点列１１２Ｂを備える。
【０１００】
また、このマトリクススイッチャ部１１０は、上記入力ラインＬ１〜Ｌ９に入力される映像信号のうちの１つをキーフィル信号として上記第２の画像処理部１２０Ｂに供給するキーフィル信号選択入力バス１１３Ｂに接続するためのスイッチからなるキーフィル交点列１１４Ｂを備える。
【０１０１】
また、このマトリクススイッチャ部１１０は、上記入力ラインＬ１〜Ｌ９に入力される映像信号のうちの１つを第１の背景信号として上記第２の画像処理部１２０Ｂに供給する第１の背景信号選択入力バス１１５Ｂに接続するためのスイッチからなる第１の背景交点列１１６Ｂを備える。
【０１０２】
さらに、このマトリクススイッチャ部１１０は、上記入力ラインＬ１〜Ｌ９に入力される映像信号のうちの１つを第２の背景信号として上記第２の画像処理部１２０Ｂに供給する第２の背景信号選択入力バス１７Ｂに接続するためのスイッチからなる第２の背景交点列１１８Ｂを備える。
【０１０３】
上記第１の画像処理部１２０Ａは、キー処理回路１２１Ａと合成回路１２２Ａからなる。
【０１０４】
上記キー処理回路１２１Ａは、上記キーソース信号選択入力バス１１１Ａと上記キーフィル信号選択入力バス１１３Ａとに接続されている。そして、このキー処理回路１２１Ａには、上記入力ラインＬ１〜Ｌ９に入力される映像信号から選択されたキーソース信号とキーフィル信号とが上記キーソース信号選択入力バス１１１Ａと上記キーフィル信号選択入力バス１１３Ａとを介して入力される。
【０１０５】
そして、このキー処理回路１２１Ａは、上記制御部１３０からの制御信号に応じたキー信号を、入力されたキーソース信号あるいは内蔵する波形生成回路（ワイプパターン生成回路）によって生成する処理を行う。そして、このキー処理回路１２１Ａは、上記キー信号と上記キーフィル信号とを上記合成回路１２２Ａに供給する。
【０１０６】
また、上記合成回路１２２Ａは、上記キー処理回路１２１Ａに接続されているとともに、上記第１の背景信号選択入力バス１１５Ａと上記第２の背景信号選択入力バス１１７Ａとに接続されている。
【０１０７】
この合成回路１２２Ａには、上記キー処理回路１２１Ａからキー信号とキーフィル信号とが入力される。また、この合成回路１２２Ａには、上記入力ラインＬ１〜Ｌ９に入力される映像信号から選択された第１の背景信号と第２の背景信号とが上記第１の背景信号選択入力バス１１５Ａと上記第２の背景信号選択入力バス１１７Ａとを介して入力される。
【０１０８】
そして、この合成回路１２２Ａは、上記キー処理回路１２１Ａから与えられるキー信号で示される領域を、上記第１の背景信号または上記第２の背景信号に置き換えてキーフィル信号を合成する処理（キーイング処理）を行う。
【０１０９】
また、上記第２の画像処理部１２０Ｂは、キー処理回路１２１Ｂと合成回路１２２Ｂとからなる。
【０１１０】
上記キー処理回路１２１Ｂは、上記キーソース信号選択入力バス１１１Ｂと上記キーフィル信号選択入力バス１１３Ｂとに接続されている。そして、このキー処理回路１２１Ｂは、上記入力ラインＬ１〜Ｌ９に入力される映像信号から選択されたキーソース信号とキーフィル信号とが上記キーソース信号選択入力バス１１１Ｂと上記キーフィル信号選択入力バス１３Ｂとを介して入力される。
【０１１１】
そして、このキー処理回路１２１Ｂは、上記制御部１３０からの制御信号に応じたキー信号を、入力されたキーソース信号あるいは内蔵する波形生成回路（ワイプパターン生成回路）によって生成する処理を行う。そして、このキー処理回路１２１Ｂは、上記キー信号と上記キーフィル信号とを上記合成回路１２２Ｂに供給する。
【０１１２】
また、上記合成回路１２２Ｂは、上記キー処理回路１２１Ｂに接続されているとともに、上記第１の背景信号選択入力バス１１５Ｂと上記第２の背景信号選択入力バス１１７Ｂとに接続されている。
【０１１３】
この合成回路１２２Ｂには、上記キー処理回路１２１Ｂからキー信号とキーフィル信号とが入力される。また、この合成回路１２２Ｂには、上記入力ラインＬ１〜Ｌ９に入力される映像信号から選択された第１の背景信号と第２の背景信号とが上記第１の背景信号選択入力バス１１５Ｂと上記第２の背景信号選択入力バス１１７Ｂとを介して入力される。
【０１１４】
そして、この合成回路１２２Ｂは、上記キー処理回路１２１Ｂから与えられるキー信号で示される領域を、上記第１の背景信号または上記第２の背景信号に置き換えてキーフィル信号を合成する処理（キーイング処理）を行う。
【０１１５】
以上の説明では、キー信号が二値で、背景信号かキーフィル信号かを指定するように説明をしたが、より詳しくは、キー信号が二値ではなく濃度を示し、キーフィル信号を背景信号に重ねる濃度を多値で示す。したがって、背景が見えたまま、キーフィル信号が半透過的に見える様な部分を持つ画像処理を行うことも可能である。
【０１１６】
さらに、上記制御部１３０は、マイクロコンピュータからなり、上記選択入力部６０から上記通信路１５０を介して与えられる上記選択入力信号に応じた制御信号を生成して、制御線１３５を介して上記マトリクススイッチャ部１１０、上記第１の画像処理部１２０Ａおよび上記第２の画像処理部１２０Ｂの各動作を制御する。
【０１１７】
上記選択入力部６０は、ボタン配置部６１、キーボード６２、マウスなどのポインティングデバイス６３、グラフィカルディスプレイ６４などが接続されたマイクロコンピュータ６５からなる。
【０１１８】
ボタン配置部６１のボタンで入力の選択が操作されると、主ユニットのマトリクススイッチャ部１１０では、対になる入力をＡ側とＢ側でそれぞれ選択する様に動作する。例えば、入力Ｌ１が第一画像信号のリンクＡ側で、入力Ｌ２が第一画像信号のリンクＢ側である場合、第1の背景に対して第一画像信号の選択が操作されると、第1の背景交点列１１６ＡにおいてＬ１を選択し、第２の背景交点列１１６ＢにおいてＬ２を選択する動作を行う。他の入力対や交点列についても、同様の動作を行う。なお、同じ装置でインターレース方式の画像を扱う場合は、このような対でのスイッチングを行わず、操作と一対一の対応で、スイッチングを行うだけで良い。
【０１１９】
このエフェクトスイッチャー装置１００では、上記選択入力部６０が上記主ユニット１４０の上記制御部１３０と通信路１５０を介して通信を行い、各種処理の実行を指示する。
【０１２０】
合成回路１２２Ａはまた、第１の背景信号選択入力バス１１５Ａと第２の背景信号選択入力バス１１７Ａとから、背景信号の入力を受け、選択入力部６０からの指示に従い、いずれかの背景信号を用いるか、あるいは指示された比率で指示された合成方法で２つの背景信号を合成して、キーイング処理に用いる合成後の背景信号とする。
【０１２１】
上記比率は、選択入力部のフェーダーレバーなどで手動にて指示されたり、自動遷移（自動進行）動作の場合は、時間とともに変化して、一方の背景信号から他方の背景信号へ切り替わる様に制御される。
【０１２２】
上記合成方法は、例えばミックスとして、上記比率で２つの背景信号を各画素毎に重み付け加算（例えば、比率が３０％ならば、第１の背景信号の値に０．３を乗算した値と、第２の背景信号の値に０．７を乗算した値とを、加算する）を行う。
【０１２３】
あるいは別の上記合成方法としては、ワイプとして、図８のワイプキー波形生成回路（WKG：Wipe Key Generator）１２６Ａから供給されるワイプ用キー信号によって、第１の背景信号に第２の背景信号をキーイングで重ねる処理を行う。ワイプキー波形生成回路１２６の生成するキー信号は、上記比率とともに変化するものであり、自動遷移ならば進行の時刻ｔを入力パラメータとしてワイプの境界線を決める様に生成する。自動遷移でない場合は、ｔの代わりに指示された比率を用いる。
【０１２４】
以上は、合成回路１２２Ｂの場合も、同様である。
【０１２５】
本実施形態の信号処理装置は、このようなエフェクトスイッチャー装置１００における第１の画像処理部１２０Ａや第２の画像処理部１２０Ｂに組み込まれ、入力されるＳＤＩ信号（リンクＡ、リンクＢ）の切り換え（透過）で先に説明した論理演算を用い、必要に応じて適切にＶＰＩＤを付与することになる。
【０１２６】
＜実施形態の効果＞
ＳＤＩ信号から成るビデオデータにＶＰＩＤを付与するにあたり、ＶＰＩＤ定義位置の補助データの有無情報をもとに、これを数フィールド分参照することで、適切にＶＰＩＤ付与処理を行うことが可能となる。また、通常のＳＤＩ信号に加え、幾つかの種類から成るＳＤＩ信号を切換えた後の信号に対しても、適切な付与処理が可能となる。また、数フィールド分参照することで、より適切なＶＰＩＤ付与処理が可能になる。また、装置内での処理遅延量は非常に短いため、スイッチング装置等の短い処理待ち時間を要求される機器にも実装が可能となる。
【０１２７】
また、入力信号の断線等のアクシデントの際にも、出力するＳＤＩ信号に対して正しくＶＰＩＤを補うことが可能となる。また、この機器の上流でＶＰＩＤが失われた場合でも正しくＶＰＩＤを補うことが可能となる。
【図面の簡単な説明】
【０１２８】
【図１】第１実施形態に係る信号処理装置を説明するブロック図である。
【図２】第１実施形態に係る信号処理装置のＶＰＩＤ制御部で行う論理演算を説明する図である。
【図３】本実施形態に係る信号処理プログラムの流れを説明するフローチャートである。
【図４】第２実施形態に係る信号処理装置を説明するブロック図である。
【図５】第２実施形態に係る信号処理装置のＶＰＩＤ制御部で行う論理演算を説明する図である。
【図６】本実施形態に係る信号処理プログラムの流れを説明するフローチャートである。
【図７】エフェクトスイッチャー装置を説明するブロック図である。
【図８】エフェクトスイッチャー装置の内部構成を説明するブロック図である。
【符号の説明】
【０１２９】
１１…補助データ検出部、１２…遅延部、１２ａ…第１遅延部、１２ｂ…第２遅延部、１３…ＶＰＩＤ制御部、１４…ＶＰＩＤ付与部、２１…シリアルパラレル変換部、２２…パラレルシリアル変換部
【図１】
0005062031.tif 000002
【図２】
0005062031.tif 000003
【図３】
0005062031.tif 000004
【図４】
0005062031.tif 000005
【図５】
0005062031.tif 000006
【図６】
0005062031.tif 000007
【図７】
0005062031.tif 000008
【図８】
0005062031.tif 000009