(57)【特許請求の範囲】
【請求項１】
入力信号電圧と、前記入力信号を抵抗及びキャパシタを用いて平滑して得られた基準電圧とを比較しその結果を出力するコンパレータと、
前記入力信号電圧に正の第１の電圧が加算された第１の加算信号と前記基準電圧とを比較し、前記第１の加算信号が前記基準電圧より低下した時に前記キャパシタを放電する放電回路と、
前記入力信号電圧に負の第２の電圧が加算された第２の加算信号と前記基準電圧とを比較し、前記第２の加算信号が前記基準電圧より上昇した時に前記キャパシタを充電する充電回路と、
を備えることを特徴とするコンパレータ回路。
【請求項２】
外部から入力された入力信号電圧を所望の値に変化させて前記入力信号電圧として出力する可変電圧手段をさらに備えることを特徴とする請求項１記載のコンパレータ回路。
【請求項３】
前記第１の電圧を所望の値に変化させる第１の可変電圧手段と、前記第２の電圧を所望の値に変化させる第２の可変電圧手段とをさらに備えることを特徴とする請求項１記載のコンパレータ回路。
【請求項４】
前記放電回路は、
前記入力信号電圧に前記第１の電圧が加算された前記第１の加算信号が一方の入力端子に入力し、前記基準電圧が他方の入力端子に入力する第１のオペアンプと、
前記第１のオペアンプの出力端子にカソードが接続され、前記基準電圧がアノードに入力される第１のダイオードとを有し、
前記充電回路は、
前記入力信号電圧に前記第２の電圧が加算された前記第２の加算信号が一方の入力端子に入力し、前記基準電圧が他方の入力端子に入力する第２のオペアンプと、
前記第２のオペアンプの出力端子にアノードが接続され、前記基準電圧がカソードに入力される第２のダイオードとを有することを特徴とする請求項１乃至３のいずれか一に記載のコンパレータ回路。
【請求項５】
前記放電回路は、
前記入力信号電圧に前記第１の電圧が加算された前記第１の加算信号が一方の入力端子に入力し、前記基準電圧が他方の入力端子に入力する第１の電流出力アンプと、
前記基準電圧が入力されて前記第１の電流出力アンプの出力端子に向かって電流を出力する第１の電流源とを有し、
前記充電回路は、
前記入力信号電圧に前記第２の電圧が加算された前記第２の加算信号が一方の入力端子に入力し、前記基準電圧が他方の入力端子に入力する第２の電流出力アンプと、
前記第２の電流出力アンプの出力端子から前記キャパシタへ向かって電流を出力する第２の電流源とを有することを特徴とする請求項１乃至３のいずれか一に記載のコンパレータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコンパレータ回路に関し、特にＦＳＫ復調回路のコンパレータ回路に好適なものに関する。
【背景技術】
【０００２】
ＦＳＫ（frequency shift keying）信号を復調する際に、ＦＳＫ信号に含まれる信号成分を除去して直流成分を抽出してこれをＦＳＫ信号の平均電圧とし、この電圧をスレッショルド電圧としてＦＳＫ信号と比較することで２値化されたデータを生成することが行われている。
【０００３】
ここで、ＦＳＫ信号の平均電圧を得るため、通常は抵抗とキャパシタとによる一次ローパスフィルタを使用するが、このローパスフィルタのカットオフ周波数はＦＳＫ信号に含まれる信号成分の周波数より十分に低く設定する必要がある。このためキャパシタの容量が大きくなり、充放電に時間を要し平均電圧の立ち上がりが遅くなり、２値化されたデータを取得するまでに長い時間が必要となる。即ち、入力信号電圧Ｖｉｎに変化があった場合に、キャパシタと抵抗から成る時定数により平均電圧Ｖrefが高速に追従することができない。
【０００４】
電池で動作するシステムでは特に、立ち上がり時間の短縮は電池寿命を伸ばすために重要であり、キャパシタを急速に充放電する充放電回路が必要になる。これを実現するために、従来はダイオードを用いてキャパシタを充放電する手法を用いていた。
【０００５】
しかし、この構成ではキャパシタを充電又は放電する時の信号電圧がダイオードの順方向電圧ＶFに拘束される。即ち、入力信号電圧Ｖｉｎから平均電圧Ｖrefを差し引いたＶｉｎ−Ｖrefが正の値をとるとき、順方向電圧ＶFより大きくなるとキャパシタを充電し、Ｖｉｎ−Ｖrefが負の値をとるとき、順方向電圧−ＶFより小さくなるとキャパシタを放電するが、充放電が開始される電圧を任意の値に設定することができず±ＶFで固定されることになる。
【０００６】
また、ダイオードの順方向電圧ＶFは０．６Ｖ程度と大きく、近年の低電源電圧化に伴う信号振幅の縮小化に適応することが困難であった。さらに、順方向電圧ＶFには温度に依存する特性（−２mＶ／℃）があり、高い信頼性を得ることが難しかった。
【特許文献１】特開平５−２５２００９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、充放電開始電圧を任意に設定可能であり、ダイオードの温度特性に依存することなく回路特性の向上が可能なコンパレータ回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様によるコンパレータ回路は、入力信号電圧と、前記入力信号を抵抗及びキャパシタを用いて平滑して得られた基準電圧とを比較しその結果を出力するコンパレータと、前記入力信号電圧に第１の電圧が加算された第１の加算信号と前記基準電圧とを比較し、前記第１の加算信号が前記基準電圧より低下した時に前記キャパシタを放電する放電回路と、前記入力信号電圧に第２の電圧が加算された第２の加算信号と前記基準電圧とを比較し、前記第２の加算信号が前記基準電圧より上昇した時に前記キャパシタを充電する充電回路とを備えることを特徴とする。
【発明の効果】
【０００９】
本発明のコンパレータ回路は、充放電開始電圧を任意に設定することができ、またダイオードの温度特性に依存することなく回路特性を向上させることが可能なコンパレータ回路を提供することを目的とする。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図面を参照して説明する。
【００１１】
先ず、本発明の実施の形態によるコンパレータ回路を含むＦＳＫ受信回路の構成について、図１を用いて説明する。
【００１２】
アンテナ（ＡＮＴ）１０１において受信された信号がローノイズアンプ（ＬＮＡ）１０２により増幅され、ミキサ（ＭＩＸ）１０３により周波数が低下された後に、ＩＦフィルタ（ＩＦＦ）１０４により中間周波数（ＩＦ）以外の成分が除去される。
【００１３】
その後、ＩＦアンプ（ＩＦ_ＡＭＰ）１０５で増幅され、ＦＭ検波器（ＤＥＴ）１０６により検波された後、ローパスフィルタ（ＬＰＦ）１０７において必要な低周波数成分のみが通過される。さらにこの信号が、コンパレータ（ＣＯＭＰ）回路１０８において、信号成分が除去された平均電圧と電圧比較されて、信号が出力される。
【００１４】
このようなＦＳＫ受信回路におけるコンパレータ回路１０８に適用された本発明の実施の形態１によるコンパレータ回路について述べる。
【００１５】
実施の形態１
図２に、本実施の形態１によるコンパレータ回路の構成を示す。
【００１６】
上述したＦＳＫ受信回路におけるＦＭ検波では、入力周波数に比例して検波出力の直流電圧が変化する。よって、無信号状態から信号が存在する状態に変化した時に直流電圧が変動し、コンパレータ回路１０８はこの変化に高速に追従する必要がある。
【００１７】
このコンパレータ回路１０８は、コンパレータＣＯＭを有し、その第１の入力端子、第２の入力端子にはそれぞれ抵抗Ｒ１、Ｒ２が接続されており、入力端子ＩＮを介してそれぞれ入力信号電圧Ｖｉｎが入力される。
【００１８】
第２の入力端子には、接地端子との間にキャパシタＣが接続されている。抵抗Ｒ２及びキャパシタＣとから成るローパスフィルタにより、第２の入力端子には比較対象としての平均電圧Ｖrefが発生する。このキャパシタＣへの充放電を急速に行うために充放電回路ＣＤＣ１が設けられている。
【００１９】
充放電回路ＣＤＣ１は、入力端子ＩＮと、コンパレータＣＯＭの第２の入力端子との間に、放電用にオペアンプＯＰ１、電圧Ｖ１、ダイオードＤ１が設けられ、充電用にオペアンプＯＰ２、電圧Ｖ２、ダイオードＤ２が設けられている。
【００２０】
オペアンプＯＰ１は、非反転入力端子に入力信号電圧Ｖｉｎ＋Ｖ１が入力され、反転入力端子に平均電圧Ｖrefが入力され、Ｖｉｎ＋Ｖ１＜ＶrefになるとキャパシタＣからダイオードＤ１、オペアンプＯＰ１の出力端子から接地端子へ電流が流れて、キャパシタＣが放電される。
【００２１】
一方、オペアンプＯＰ２は、非反転入力端子に電圧Ｖｉｎ−Ｖ２が入力され、反転入力端子に平均電圧Ｖrefが入力され、Ｖｉｎ−Ｖ２＞Ｖrefになると電源端子からオペアンプＯＰ２の出力端子、ダイオードＤ２、キャパシタＣへ電流が流れて、キャパシタＣが充電される。
【００２２】
このように、オペアンプＯＰ１の非反転入力端子に接続された電圧Ｖ１で放電開始電圧を設定し、オペアンプＯＰ２の非反転入力端子に接続された電圧Ｖ２で充電開始電圧を設定する。入力信号電圧Ｖｉｎが平均電圧ＶrefからＶ１より下がった時にオペアンプＯＰ１が動作してキャパシタＣを放電する。入力信号電圧Ｖｉｎが平均電圧ＶrefからＶ２より高くなった時にオペアンプＯＰ２が動作してキャパシタＣを充電する。
【００２３】
従って、本実施の形態１によれば充放電開始電圧を任意の値に設定することが可能である。
【００２４】
ここで、電圧Ｖ１、Ｖ２は同じ電圧に設定してもよく、あるいは異なる値に設定してもよい。また、電圧Ｖ１、Ｖ２に温度変動が生じない場合には、回路として温度変動は発生しない。しかし、検波出力レベルに温度変動がある場合には、電圧Ｖ１、Ｖ２を検波出力レベルの温度変動に合わせて変化させることにより、温度補正が可能である。
【００２５】
図３に、実施の形態１による回路において、電圧Ｖｉｎ−Ｖrefと、キャパシタＣに充放電を行う電流Ｉとの関係を示す。電圧Ｖｉｎ−Ｖrefが電圧Ｖ２より大きくなると（Ｖｉｎ−Ｖref＞Ｖ２、即ちＶｉｎ−Ｖ２＞Ｖref）キャパシタＣが充電され、電圧Ｖｉｎ−Ｖrefが電圧−Ｖ１より小さくなると（Ｖｉｎ−Ｖref＜−Ｖ１、即ちＶｉｎ＋Ｖ１＜Ｖref）キャパシタＣが放電される。
【００２６】
尚、オペアンプＯＰ１、ＯＰ２に入力ＤＣオフセット電圧ＶOFF1、ＶOFF2がそれぞれ存在する場合は、この分を考慮し、電圧Ｖｉｎ−Ｖrefが電圧Ｖ２−ＶOFF2より大きくなると（Ｖｉｎ−Ｖref＞Ｖ２−ＶOFF2、即ちＶｉｎ−（Ｖ２−ＶOFF2）＞Ｖref）キャパシタＣが充電され、電圧Ｖｉｎ−Ｖrefが電圧−Ｖ１−ＶOFF1より小さくなると（Ｖｉｎ−Ｖref＜−Ｖ１−ＶOFF1、即ちＶｉｎ＋（Ｖ１＋ＶOFF1）＜Ｖref）キャパシタＣが放電される。このような入力電圧ＤＣオフセット電圧を考慮した場合における充放電開始電圧は、以下の実施の形態２〜４においても同様である。尚、オフセット電圧には、回路上に寄生するものと、回路設計上意図して設定するものとが存在する。
【００２７】
上述したように、本実施の形態１によれば電圧Ｖ１、Ｖ２の値を任意に設定することで充放電開始電圧を任意の値に設定することが可能であり、またこの電圧Ｖ１、Ｖ２に温度変動がない場合には回路動作上温度変動を受けず回路特性を向上させることができる。
【００２８】
比較例
図４に、比較例によるコンパレータ回路の構成を示す。この回路では、キャパシタＣに充放電を行う充放電回路ＣＤＣ１０１として、抵抗Ｒ２の両端に並列にダイオードＤ１０１とダイオードＤ１０２とが設けられている。
【００２９】
入力信号電圧Ｖｉｎと平均電圧Ｖrefとの電圧差がダイオードの順方向電圧ＶＦを超えると（Ｖｉｎ−Ｖref＞ＶF）キャパシタＣが充電され、入力信号電圧Ｖｉｎと平均電圧Ｖrefとの電圧差がダイオードの順方向電圧ＶＦの負の値より低くなると（Ｖｉｎ−Ｖref＜−ＶF）キャパシタＣが放電される。
【００３０】
この場合の電圧（Ｖｉｎ−Ｖref）と充放電電流Ｉとの関係を図５に示す。キャパシタＣへの充放電を開始する充放電開始電圧は、ダイオードＤ１０１、Ｄ１０２の順方向電圧±ＶＦにより決定される。温度が摂氏２５度である場合は、約±０．６Ｖとなる。
【００３１】
この値は、低電源電圧化が要求される状況にあってかなり高く、また任意の値に設定することはできない。さらに、図５に示されたようにダイオードの順方向電圧は温度により変動するため、充放電開始電圧も変動することとなり回路特性の劣化を招く。
【００３２】
ここで、入力信号電圧をＶｉｎ（p−p）とすると、充放電速度を速くするためには、２×ＶＦ ≧ Ｖｉｎ（p−p）＞ＶＦという関係が成立するように設定する必要がある。特に、２×ＶＦ ＝ Ｖｉｎ（p−p）のときに、充放電速度が最も速くなり平均電圧Ｖrefの立ち上りを速くすることができる。
【００３３】
しかし、上述したように順方向電圧ＶFは温度変動が大きいため上記関係式が成立するように設定することは困難である。
【００３４】
２×ＶＦ ＞ Ｖｉｎ（p−p）＞ＶＦであるときは、平均電圧Ｖrefの立ち上がりが遅くなり、平均電圧Ｖrefが入力信号電圧Ｖｉｎのレベルに達するまでに時間を要する。このため、デューティ比が５０％に達するのが遅くなるが、コンパレータＣＯＭの動作開始は速い。
【００３５】
２×ＶＦ＜Ｖｉｎ（p−p）になると、平均電圧Ｖrefの振られが大きくなり、変調波ではデューティ比が５０％からずれが生じてコンパレータＣＯＭからの出力データにエラーが発生し易くなる。また、平均電圧ＶrefにノイズがのるためＳ／Ｎ比が劣化し感度が悪化する。
【００３６】
Ｖｉｎ（p−p）＜ＶＦであるときは、コンパレータＣＯＭの動作開始が遅くなる。
【００３７】
ダイオードの順方向電圧ＶFの温度特性は−２ｍＶ／℃であり、仮に摂氏２５度でＶＦ=０．６Ｖとする。この温度から±６５℃を考えた場合、摂氏−４０度でＶＦ=０．７３Ｖ、摂氏＋９０度でＶＦ=０．４７Ｖ となり、０．２６Ｖの変動が生じる。このため、２×ＶF＝Ｖｉｎ（ｐ−ｐ）の関係が成立するように設定することが困難である。
【００３８】
以上のように、比較例によればダイオードの順方向電圧ＶFの温度特性に充放電回路の特性が大きく影響され、また電圧ＶFが大きいために入力信号電圧Ｖｉｎに大きな振幅が要求され、低電源電圧下においては用いることができない。
【００３９】
実施の形態２
本発明の実施の形態２によるコンパレータ回路について、その構成を示した図６を用いて説明する。
【００４０】
本実施の形態２は、上記実施の形態１において入力端子ＩＮと抵抗Ｒ１及びＲ２の接続点との間に直列に、ゲイン可変型オペアンプＯＰ３が接続されている点で相違する。
【００４１】
入力端子ＩＮから入力された入力信号電圧Ｖｉｎ１がゲイン可変型オペアンプＯＰ３によりレベルが可変され、入力信号電圧Ｖｉｎ２として後段に出力される。
【００４２】
実施の形態２によれば、図１に示された前段のローパスフィルタ１０７から与えられた入力信号電圧Ｖｉｎ１がばらついて変動した場合であっても、ゲイン可変型オペアンプＯＰ３によりレベルを可変することで、２×Ｖ１（又はＶ２）＝Ｖｉｎ２（p−p）が成立するように調整し、平均電圧Ｖrefの立ち上りを速くすることが可能である。
【００４３】
上記実施の形態１と同一の他の要素については、同一の番号を付して説明を省略する。
【００４４】
次に、充放電回路が設けられていないコンパレータ回路と、上記実施の形態２によるコンパレータ回路について、その特性を示したグラフを用いて対比して説明する。
【００４５】
ここで、電源電圧が３Ｖという低電圧であっても十分動作することを前提とし、入力信号電圧Ｖｉｎにおける平均電圧Ｖrefが１．０Ｖ、充放電開始電圧が０．２Ｖに設定されている。
【００４６】
充放電回路が設けられていないコンパレータ回路における入力信号電圧Ｖｉｎ（＝０．４Ｖｐ−ｐ）と生成された平均電圧Ｖrefの波形を図７（ａ）に、コンパレータ回路からの出力電圧波形を図７（ｂ）にそれぞれ示す。
【００４７】
充放電回路が設けられていない構成では、平均電圧Ｖrefの立ち上りが遅く、これに伴いコンパレータ回路から出力が得られるまでに時間を要する。
【００４８】
本実施の形態２によるコンパレータ回路における入力信号電圧Ｖｉｎ（＝０．４Ｖｐ−ｐ）と生成された平均電圧Ｖrefの波形を図８（ａ）に、コンパレータ回路からの出力電圧波形を図８（ｂ）にそれぞれ示す。
【００４９】
この場合は、平均電圧Ｖrefの立ち上りが速く短時間でデューティ比５０％ に到達する。
【００５０】
本実施の形態２によるコンパレータ回路において、入力信号電圧Ｖｉｎを０．２Ｖｐ−ｐにした場合における平均電圧Ｖrefの波形を図９（ａ）に、コンパレータ回路からの出力電圧波形を図９（ｂ）にそれぞれ示す。
【００５１】
この場合は、平均電圧Ｖrefの立ち上りは速いが、デューティ比が５０％ に到達するまでに、入力信号電圧Ｖｉｎが０．４Ｖｐ−ｐの場合よりも時間を要する。
【００５２】
さらに本実施の形態２によるコンパレータ回路において、入力信号電圧Ｖｉｎを０．６Ｖｐ−ｐにした場合における平均電圧Ｖrefの波形を図１０（ａ）に、コンパレータ回路からの出力電圧波形を図１０（ｂ）にそれぞれ示す。
【００５３】
この場合は、Ｖｉｎ−Ｖref（＝０．６Ｖp−p）＞２×Ｖ（＝０．２Ｖ）の関係にある。平均電圧Ｖrefの立ち上りが速く出力波形が短時間で立ち上がっているが、平均電圧Ｖrefが直流成分のみで構成されず交流成分が含まれており、レベルが変動するためコンパレータ回路からの出力特性上感度の低下を招くこととなる。
【００５４】
このように、入力信号電圧Ｖｉｎ、充放電開始電圧Ｖ１、Ｖ２の関係が重要であり、可能な限り２×Ｖ１（又はＶ２）＝Ｖｉｎ（p−p）の関係が成立することが望ましい。
【００５５】
本実施の形態２によれば、充放電開始電圧Ｖ１、Ｖ２を任意に設定することができるので、低電源化に伴う入力信号電圧Ｖｉｎの振幅の縮小化に対しても高速に充放電を行うことが可能である。
【００５６】
実施の形態３
本発明の実施の形態３によるコンパレータ回路の構成を図１１に示す。上記実施の形態２では、入力信号電圧Ｖｉｎのレベルを可変にすることで、２×Ｖ１（又はＶ２）＝Ｖｉｎ２（p−p）が成立するように調整する。
【００５７】
これに対し本実施の形態３では、充放電回路ＣＤＣ３におけるオペアンプＯＰ１、ＯＰ２に入力される段階で充放電開始電圧を可変にすることで、２×Ｖ１ａ（又はＶ１ｂ）＝Ｖｉｎ２（p−p）が成立するように、電圧Ｖ１ａ、Ｖ１ｂを可変電圧として調整する。
【００５８】
上記実施の形態１と同一の他の要素については、同一の番号を付して説明を省略する。
【００５９】
実施の形態４
図１２に、本発明の実施の形態４によるコンパレータ回路の構成を示す。
【００６０】
上記実施の形態１〜３は、いずれもオペアンプＯＰ１、ＯＰ２を用いており、出力端子にダイオードＤ１、Ｄ２を接続して充電又は放電の向きを設定する必要がある。
【００６１】
このため、ダイオードＤ１、Ｄ２の存在により出力電圧が順方向電圧ＶF分だけ降下し、充放電動作のダイナミックレンジが狭くなる。例えば、電源電圧ＶCCが３Ｖ、順方向電圧ＶFが０．６Ｖとすると、０．６Ｖから２．４Ｖの範囲で動作することになる。
【００６２】
一方、本実施の形態４では電流出力アンプＯＰ１１、ＯＰ１２が用いられている。電流出力アンプＯＰ１１、１２の出力端子にダイオードが接続されていないのでダイナミックレンジは狭くならず、上記例では０Ｖから３Ｖの範囲で動作することができる。
【００６３】
尚、図１２では電流出力アンプＯＰ１１，ＯＰ１２の出力端子に電流源が示されているが、電流源が接続されているのではなく電流出力アンプＯＰ１１，ＯＰ１２が電流出力型であることを概念として示すものとする。
【００６４】
ここで、上記実施の形態１〜３ではダイオードＤ１、Ｄ２が用いられており、ダイナミックレンジは狭くなる。しかし上記比較例とは異なり、充放電開始電圧Ｖ１、Ｖ２には影響はなく、ダイオードの温度特性が充放電開始電圧Ｖ１、Ｖ２に影響を与えることもない。
【００６５】
尚、本実施の形態４において上記実施の形態１と同一の他の要素については、同一の番号を付して説明を省略する。
【００６６】
図１３に、本実施の形態４における充放電回路ＣＤＣ４の詳細な回路構成を示す。
【００６７】
電源端子と入力端子ＩＮとの間に電流源Ｉ１、抵抗Ｒ２１が接続され、接続点において電圧Ｖ１が発生する。入力端子ＩＮと接地端子との間に電流源Ｉ２、抵抗Ｒ２２が接続され、接続点において電圧Ｖ２が発生する。
【００６８】
電流出力アンプＯＰ１１が、ＰＮＰ型バイポーラトランジスタＴ１〜Ｔ２、ＮＰＮ型バイポーラトランジスタＴ３〜Ｔ６により構成されて電圧Ｖ１が入力され、電流出力アンプＯＰ１２が、ＰＮＰ型バイポーラトランジスタＴ１１〜Ｔ１２及びＴ１７〜Ｔ１８、ＮＰＮ型バイポーラトランジスタＴ１３〜Ｔ１６により構成されて電圧Ｖ２が入力され、出力端子がそれぞれコンパレータＣＯＭの第２の入力端子に接続されている。
【００６９】
電圧Ｖ１は、電流源ＣＳ２１に流れる電流Ｉ１と抵抗Ｒ２１の抵抗値Ｒ２１との間、電圧Ｖ２は、電流源ＣＳ２２に流れる電流Ｉ２と抵抗Ｒ２２の抵抗値Ｒ２２との間に、Ｖ１＝Ｉ１×Ｒ２１、Ｖ２ ＝Ｉ２×Ｒ２２という関係がある。よって、電流源ＣＳ２１、ＣＳ２２を可変電流源とし、電流Ｉ１、Ｉ２を変えることにより、電流出力アンプＯＰ１１、ＯＰ１２の充放電開始電圧を所望の値に設定することができる。
【００７０】
図１４に、本実施の形態４によるコンパレータにおける入力信号電圧Ｖｉｎ−平均電圧Ｖrefと、充放電電流Ｉとの間の電圧−電流特性を示す。
【００７１】
電圧Ｖｉ−ＶrefがＶ２を超えるとキャパシタＣが充電され、−Ｖ１よりも低下すると放電される。ここで、充放電に必要な電流は図１４において±Ｉ１であり、電圧Ｖｉ−Ｖrefと電流Ｉとの間がリニアである範囲内で動作するように設定することが望ましい。これにより、リニアでない範囲と異なり、速い応答速度が得られる。
【００７２】
上述した実施の形態はいずれも一例であって、本発明を限定するものではなく、本発明の技術的範囲内において様々に変形することが可能である。
【００７３】
また上記実施の形態１〜４によるコンパレータ回路を、図１に示されたコンパレータ回路１０８に適用し、ＦＳＫ受信回路として用いることもできる。
【００７４】
例えば、本発明のＦＳＫ受信回路は、
信号を受信するアンテナと、
前記アンテナに受信された前記信号を増幅するローノイズアンプと、
前記ローノイズアンプから出力された信号の周波数を低下させるミキサと、
前記ミキサから出力された信号から中間周波数以外の成分を除去して出力する中間周波数フィルタと、
前記中間周波数フィルタから出力された信号を増幅する中間周波数アンプと、
前記中間周波数アンプから出力された信号を検波する検波器と、
前記検波器により検波された信号から低周波数成分を通過させるローパスフィルタと、
前記ローパスフィルタから出力された信号の電圧と、この信号の平均電圧とを比較した結果を出力するコンパレータ回路とを備え、
前記コンパレータ回路が、
入力信号電圧と、前記入力信号を抵抗及びキャパシタを用いて平滑して得られた基準電圧とを比較しその結果を出力するコンパレータと、
前記入力信号電圧に第１の電圧が加算された第１の加算信号と前記基準電圧とを比較し、前記第１の加算信号が前記基準電圧より低下した時に前記キャパシタを放電する放電回路と、
前記入力信号電圧に第２の電圧が加算された第２の加算信号と前記基準電圧とを比較し、前記第２の加算信号が前記基準電圧より上昇した時に前記キャパシタを充電する充電回路とを有することを特徴とする。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施の形態１によるコンパレータ回路の適用が可能なＦＳＫ受信回路の構成を示したブロック図。
【図２】同実施の形態１によるコンパレータ回路の構成を示したブロック図。
【図３】同コンパレータ回路における充放電開始電圧を示したグラフ。
【図４】比較例によるコンパレータ回路の構成を示した回路図。
【図５】同コンパレータ回路におけるダイオードがもたらす温度依存性を示すグラフ。
【図６】本発明の実施の形態２によるコンパレータ回路の構成を示したブロック図。
【図７】充放電回路を有していないコンパレータ回路における入力信号電圧Ｖｉｎ＝０．４Ｖｐ−ｐ、平均電圧、コンパレータの出力電圧を示すグラフ。
【図８】上記実施の形態２によるコンパレータにおける入力信号電圧Ｖｉｎ＝０．４Ｖｐ−ｐ、平均電圧、コンパレータの出力電圧を示すグラフ。
【図９】上記実施の形態２によるコンパレータにおける入力信号電圧Ｖｉｎ＝０．２Ｖｐ−ｐ、平均電圧、コンパレータの出力電圧を示すグラフ。
【図１０】上記実施の形態２によるコンパレータにおける入力信号電圧Ｖｉｎ＝０．６Ｖｐ−ｐ、平均電圧、コンパレータの出力電圧を示すグラフ。
【図１１】本発明の実施の形態３によるコンパレータの構成を示したブロック図。
【図１２】本発明の実施の形態４によるコンパレータの構成を示したブロック図。
【図１３】同コンパレータにおける電流出力アンプの構成を示した回路図。
【図１４】同コンパレータにおける充放電開始電圧を示したグラフ。
【符号の説明】
【００７６】
ＣＯＭ  コンパレータ
Ｒ１、Ｒ２  抵抗
Ｃ  キャパシタ
ＣＤＣ１〜ＣＤＣ４  充放電回路
ＯＰ１、ＯＰ２  オペアンプ
Ｄ１、Ｄ２  ダイオード
【図１】
0004903637.tif 000002
【図２】
0004903637.tif 000003
【図３】
0004903637.tif 000004
【図４】
0004903637.tif 000005
【図５】
0004903637.tif 000006
【図６】
0004903637.tif 000007
【図７】
0004903637.tif 000008
【図８】
0004903637.tif 000009
【図９】
0004903637.tif 000010
【図１０】
0004903637.tif 000011
【図１１】
0004903637.tif 000012
【図１２】
0004903637.tif 000013
【図１３】
0004903637.tif 000014
【図１４】
0004903637.tif 000015