(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された、トランジスタ、及び、メッシュ構造又はくし型構造のフィルタと、
前記トランジスタ及び前記フィルタとの間に空洞を形成しつつ、前記トランジスタ及び前記フィルタを覆うカバー膜と、
前記半導体基板の裏面側から前記フィルタに達するバイアホールと、
前記半導体基板の裏面側から前記バイアホールを介して前記フィルタを覆う薄膜とを備えることを特徴とする半導体装置。
【請求項２】
前記フィルタと前記薄膜は金属材料で構成され、
前記フィルタと前記トランジスタのソース電極は電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板と、
前記半導体基板上に形成されたトランジスタと、
前記トランジスタとの間に空洞を形成しつつ、前記トランジスタを覆うカバー膜と、
前記半導体基板の裏面側から前記空洞に達するバイアホールと、
接合部材を用いて前記半導体基板がダイボンドされた基板とを備え、
前記接合部材により前記バイアホールが密閉されていることを特徴とする半導体装置。
【請求項４】
前記半導体基板の裏面において前記バイアホールの周囲に形成された金属膜を更に備え、
前記接合部材は半田であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
半導体基板と、
前記半導体基板上に形成されたトランジスタと、
前記トランジスタとの間に空洞を形成しつつ、前記トランジスタを覆うカバー膜と、
前記半導体基板の裏面側から前記空洞に達するバイアホールと、
前記半導体基板の裏面側から前記バイアホール及び前記空洞を介して前記カバー膜に接するように形成された厚膜とを備えることを特徴とする半導体装置。
【請求項６】
前記カバー膜と前記厚膜は金属材料で構成され、
前記カバー膜と前記トランジスタのソース電極は電気的に接続されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
半導体基板上に、トランジスタ、及び、メッシュ構造又はくし型構造のフィルタを形成する工程と、
前記トランジスタ及び前記フィルタを充填材で覆う工程と、
前記充填材上にカバー膜を形成する工程と、
前記半導体基板の裏面側から前記フィルタに達するバイアホールを形成する工程と、
前記半導体基板の裏面側から前記バイアホール及び前記フィルタを介して溶剤を流し込んで前記充填材を溶解除去し、前記トランジスタ及び前記フィルタと前記カバー膜との間に空洞を形成する工程と、
前記充填材を溶解除去した後に、前記半導体基板の裏面側から前記バイアホールを介して前記フィルタを覆うように薄膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項８】
前記フィルタと前記薄膜を金属材料で構成し、
前記フィルタと前記トランジスタのソース電極を電気的に接続することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
半導体基板上にトランジスタを形成する工程と、
前記トランジスタを充填材で覆う工程と、
前記充填材上にカバー膜を形成する工程と、
前記半導体基板の裏面側から前記充填材に達するバイアホールを形成する工程と、
前記半導体基板の裏面側から前記バイアホールを介して溶剤を流し込んで前記充填材を溶解除去し、前記トランジスタと前記カバー膜との間に空洞を形成する工程と、
前記充填材を溶解除去した後に、接合部材を用いて前記半導体基板を基板上にダイボンドし、前記接合部材により前記バイアホールを密閉する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１０】
前記ダイボンドの前に、前記半導体基板の裏面において前記バイアホールの周囲に金属膜を形成し、
前記接合部材として半田を用いることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
半導体基板上にトランジスタを形成する工程と、
前記トランジスタを充填材で覆う工程と、
前記充填材上にカバー膜を形成する工程と、
前記半導体基板の裏面側から前記充填材に達するバイアホールを形成する工程と、
前記半導体基板の裏面側から前記バイアホールを介して溶剤を流し込んで前記充填材を溶解除去し、前記トランジスタと前記カバー膜との間に空洞を形成する工程と、
前記充填材を溶解除去した後に、記半導体基板の裏面側から前記バイアホール及び前記空洞を介して前記カバー膜に接するように厚膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１２】
前記カバー膜と前記厚膜を金属材料で構成し、
前記カバー膜と前記トランジスタのソース電極を電気的に接続することを特徴とする請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタをカバー膜で覆ってトランジスタの周囲に空洞を形成した半導体装置及びその製造方法に関し、特にトランジスタ周囲の空洞を密閉性良く短時間で密閉することができる半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
従来は、トランジスタのゲート部周辺に低誘電率膜を満たし、その上部をＳｉＮなどの絶縁膜で覆うことで耐湿性を確保していた。しかし、ゲート電極の寄生容量を十分に低減することができず、高周波特性が劣化するという問題があった。
【０００３】
この問題を解決するために、トランジスタをカバー膜で覆ってトランジスタの周囲に空洞を形成した半導体装置が提案されている。これにより、耐湿性を低下させることなく、寄生容量を低減することができる。
【０００４】
この従来の半導体装置の製造方法について説明する。まず、半導体基板上にトランジスタを含む集積回路を形成する。次に、トランジスタを充填材で覆い、この充填材上にカバー膜を形成する。次に、半導体基板の裏面側から、半導体基板を貫通して充填材に達するバイアホールを形成する。次に、半導体基板の裏面側からバイアホールを介して溶剤を流し込んで充填材を溶解除去し、トランジスタとカバー膜との間に空洞を形成する。最後に、半導体基板の裏面側から厚膜を蒸着してバイアホールを埋めて、空洞を密閉する（例えば、特許文献１参照）。
【０００５】
【特許文献１】特開平８−１０７１２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
バイアホールの径は数１０μｍ程度と大きいため、薄膜ではバイアホールを埋めることができず、空洞を密閉性良く密閉することができなかった。従って、厚膜を成長しなければならないため、密閉のための蒸着時間が長く、製造装置の負荷が大きかった。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、その目的は、トランジスタ周囲の空洞を密閉性良く短時間で密閉することができる半導体装置及びその製造方法を得るものである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、半導体基板と、半導体基板上に形成された、トランジスタ、及び、メッシュ構造又はくし型構造のフィルタと、トランジスタとの間に空洞を形成しつつ、トランジスタを覆うカバー膜と、半導体基板の裏面側からフィルタに達するバイアホールと、半導体基板の裏面側からバイアホールを介してフィルタを覆う薄膜とを備える。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【０００９】
本発明により、トランジスタ周囲の空洞を密閉性良く短時間で密閉することができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す上面図であり、図２は図１のＡ−Ａ´における断面図である。
【００１１】
厚さ１００μｍ程度のＧａＡｓ基板１１（半導体基板）上に、トランジスタ１２を含むＭＭＩＣ（Microwave Monolithic IC）、及びフィルタ１３が形成されている。トランジスタ１２は、ゲート電極１４、ソース電極１５及びドレイン電極１６を有する電界効果トランジスタである。ゲート電極１４、ソース電極１５及びドレイン電極１６は、それぞれゲート電極パッド１７、ソース電極パッド１８及びドレイン電極パッド１９に接続されている。フィルタ１３はメッシュ構造又はくし型構造の金属膜又は絶縁膜である。
【００１２】
カバー膜２０は、トランジスタ１２及びフィルタ１３との間に空洞２１を形成しつつ、トランジスタ１２及びフィルタ１３を覆っている。ＧａＡｓ基板１１の裏面側からフィルタ１３に達するようにバイアホール２２が形成されている。ＧａＡｓ基板１１の裏面側からバイアホール２２を介して薄膜２３がフィルタ１３を覆っている。
【００１３】
上記の半導体装置の製造方法について説明する。
まず、図３に示すように、ＧａＡｓ基板１１上に、トランジスタ１２を含むＭＭＩＣ、及びフィルタ１３を形成する。
【００１４】
次に、図４に示すように、トランジスタ１２及びフィルタ１３を、レジストなどの充填材２４で覆う。そして、充填材２４上に、ＳｉＮなどの絶縁膜又は金属膜からなるカバー膜２０を形成する。
【００１５】
次に、図５に示すように、ＧａＡｓ基板１１の裏面側から、ＧａＡｓ基板１１を貫通してフィルタ１３に達するバイアホール２２を形成する。バイアホール２２の径は数１０μｍとする。
【００１６】
次に、図６に示すように、ＧａＡｓ基板１１の裏面側からバイアホール２２及びフィルタ１３を介して溶剤を流し込んで充填材２４を溶解除去し、トランジスタ１２及びフィルタ１３とカバー膜２０との間に空洞２１を形成する。
【００１７】
その後、図２に示すように、ＧａＡｓ基板１１の裏面側からバイアホール２２を介してフィルタ１３を覆うように、薄膜２３を蒸着法などにより形成する。これにより、トランジスタ１２の周囲の空洞２１を密閉して、トランジスタ１２を覆う中空構造を形成する。
【００１８】
上記のように、トランジスタ１２をカバー膜２０で覆ってトランジスタ１２の周囲に空洞２１を形成することで、耐湿性を低下させることなく、ゲート電極１４とソース電極１５の間などの寄生容量を低減することができる。
【００１９】
また、フィルタ１３を形成することで、厚膜を成長することなく空洞２１を密閉することができる。従って、密閉のための蒸着時間が短縮されて製造装置の負荷が減少するため、トランジスタ周囲の空洞を密閉性良く短時間で密閉することができる。
【００２０】
具体的には、開口径が１μｍ程度のメッシュ構造のフィルタ１３を用いた場合、数１００ｎｍ程度の薄膜２３により空洞２１を密閉することができる。ただし、フィルタ１３の開口径は、充填材２４を溶解除去するための溶剤が通る程度の大きさにする必要がある。
【００２１】
また、フィルタ１３は、ＧａＡｓ基板１１上にトランジスタ１２のソース電極１５や配線を形成する際に同時に形成することができる。このため、フィルタ１３を追加しても、製造工程は増加しない。
【００２２】
なお、フィルタ１３と薄膜２３を金属材料で構成し、フィルタ１３とトランジスタ１２のソース電極１５を電気的に接続することで、ソース電極１５をＧａＡｓ基板１１の裏面の接地部に接続することができる。
【００２３】
実施の形態２．
図７は、本発明の実施の形態２に係る半導体装置を示す断面図である。
ＧａＡｓ基板１１上に、トランジスタ１２を含むＭＭＩＣが形成されている。カバー膜２０は、トランジスタ１２との間に空洞２１を形成しつつ、トランジスタ１２を覆っている。ＧａＡｓ基板１１の裏面側からフィルタ１３に達するようにバイアホール２２が形成されている。接合部材２５を用いてセラミック基板２６（基板）上にＧａＡｓ基板１１がダイボンドされている。そして、接合部材２５によりバイアホール２２が封止されている。
【００２４】
上記の半導体装置の製造方法について説明する。
まず、図８に示すように、ＧａＡｓ基板１１上に、トランジスタ１２を含むＭＭＩＣを形成する。
【００２５】
次に、図９に示すように、トランジスタ１２をレジストなどの充填材２４で覆う。そして、充填材２４上に、ＳｉＮなどの絶縁膜又は金属膜からなるカバー膜２０を形成する。
【００２６】
次に、図１０に示すように、ＧａＡｓ基板１１の裏面側から、ＧａＡｓ基板１１を貫通して充填材２４に達するバイアホール２２を形成する。バイアホール２２の径は数１０μｍとする。
【００２７】
次に、図１１に示すように、ＧａＡｓ基板１１の裏面側からバイアホール２２を介して溶剤を流し込んで充填材２４を溶解除去し、トランジスタ１２とカバー膜２０との間に空洞２１を形成する。
【００２８】
その後、図７に示すように、接合部材２５を用いてＧａＡｓ基板１１をセラミック基板２６上にダイボンドし、半田や樹脂材などの接合部材２５によりバイアホール２２を密閉する。
【００２９】
このようにアセンブリ工程における接合部材２５によりバイアホール２２を密閉することで、トランジスタ周囲の空洞を密閉性良く短時間で密閉することができる。
【００３０】
実施の形態３．
図１２は、本発明の実施の形態３に係る半導体装置を示す断面図である。実施の形態２との相違点は、ダイボンドの前に、ＧａＡｓ基板１１の裏面においてバイアホール２２の周囲にＮｉなどの金属膜２７を蒸着法などで形成し、接合部材２５としてＡｕＳｎなどの半田を用いる点である。
【００３１】
バイアホール２２の周囲に金属膜２７を設けたことで、ダイボンド時に接合部材２５がバイアホール２２内に這い上がるのを防ぐことができる。従って、半田がフィルタ１３を破壊してＧａＡｓ基板１１の表面に進入してトランジスタ１２を損傷するのを防ぐことができる。
【００３２】
実施の形態４．
図１３は、本発明の実施の形態４に係る半導体装置を示す断面図である。
ＧａＡｓ基板１１上に、トランジスタ１２を含むＭＭＩＣが形成されている。カバー膜２０は、トランジスタ１２との間に空洞２１を形成しつつ、トランジスタ１２を覆っている。ＧａＡｓ基板１１の裏面側からフィルタ１３に達するようにバイアホール２２が形成されている。ＧａＡｓ基板１１の裏面側からバイアホール２２及び空洞２１を介してカバー膜２０に接するように厚膜２８が形成されている。
【００３３】
上記の半導体装置の製造方法について説明する。図８〜図１１の工程を行った後、ＧａＡｓ基板１１の裏面側からバイアホール２２及び空洞２１を介してカバー膜２０に接するように厚膜２８を蒸着法などにより形成する。
【００３４】
このようにカバー膜２０に接するように厚膜２８を形成することで、厚膜２８がカバー膜２０を支える支柱となる。これにより、上方からの圧力に対してトランジスタ周囲の空洞の強度を向上することができる。なお、厚膜２８とカバー膜２０の接続状態は、カバー膜２０の高さ、バイアホール２２の径、厚膜２８の膜厚などにより変わる。
【００３５】
なお、カバー膜２０と厚膜２８を金属材料で構成し、カバー膜２０とトランジスタ１２のソース電極１５を電気的に接続することで、ソース電極１５をＧａＡｓ基板１１の裏面の接地部に接続することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態１に係る半導体装置を示す上面図である。
【図２】図１のＡ−Ａ´における断面図である。
【図３】本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図４】本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図５】本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図６】本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図７】本発明の実施の形態２に係る半導体装置を示す断面図である。
【図８】本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図９】本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１０】本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１１】本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１２】本発明の実施の形態３に係る半導体装置を示す断面図である。
【図１３】本発明の実施の形態４に係る半導体装置を示す断面図である。
【符号の説明】
【００３７】
１１  ＧａＡｓ基板（半導体基板）；１２  トランジスタ；１３  フィルタ；２４  充填材；２０  カバー膜；２２  バイアホール；２１  空洞；２３  薄膜；１５  ソース電極；２６  セラミック基板（基板）；２５  接合部材；２７  金属膜
【図１】
0004888400.tif 000002
【図２】
0004888400.tif 000003
【図３】
0004888400.tif 000004
【図４】
0004888400.tif 000005
【図５】
0004888400.tif 000006
【図６】
0004888400.tif 000007
【図７】
0004888400.tif 000008
【図８】
0004888400.tif 000009
【図９】
0004888400.tif 000010
【図１０】
0004888400.tif 000011
【図１１】
0004888400.tif 000012
【図１２】
0004888400.tif 000013
【図１３】
0004888400.tif 000014