(57)【特許請求の範囲】
【請求項１】
半導体ナノ粒子を埋め込んだＳｉ絶縁膜を有するエレクトロルミネセンス（ＥＬ）素子の製造方法であって、
ガラス基板、めっき基板およびプラスチック基板からなる群より選択される温度感応性基板上に下部電極を形成する工程と、
高密度（ＨＤ）プラズマにより、上記下部電極を被覆するように、ＮおよびＣからなる群より選択される元素を含む上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜を堆積する工程と、
上記堆積されたＳｉ絶縁膜をアニール処理する工程と、
波長６３２ｎｍでの０．０１〜１．０の範囲の減衰係数（ｋ）および３ＭＶ／ｃｍより小さい電場としたときに１平方センチメートル当たり１Ａ（Ａ／ｃｍ２）以上の電流密度を示すアニール処理された上記Ｓｉ絶縁膜を形成する工程と、
上記Ｓｉ絶縁膜を被覆するように上部電極を形成する工程と、
を含むことを特徴とする製造方法。
【請求項２】
上記Ｓｉ絶縁膜を堆積する上記工程は、
上記Ｓｉ絶縁膜のアニール処理に先立って、半導体前駆体および水素を導入する工程をさらに含み、
上側電極に対して、１３．５６〜３００ＭＨｚの範囲の周波数であり、１平方センチメートル当たり５ワット（Ｗ／ｃｍ２）未満の電力密度の電力を供給し、
ＨＤプラズマにより上記下部電極を被覆する上記Ｓｉ絶縁膜を堆積する工程では、ＨＤプラズマ助長化学気相成長（ＰＥＣＶＤ）プロセスを用いて半導体薄膜を堆積することを特徴とする請求項１に記載の製造方法。
【請求項３】
上記Ｓｉ絶縁膜を堆積する上記工程は、下側電極に対して５０ｋＨｚ〜１３．５６ＭＨｚの範囲の周波数であり、３Ｗ／ｃｍ２未満の電力密度の電力を供給し、
半導体前駆体および水素を導入する上記工程は、１〜５００ｍＴｏｒｒの範囲の圧力をかける工程と、酸素原料ガスを供給する工程とを含むことを特徴とする請求項２に記載の製造方法。
【請求項４】
酸素原料ガスを供給する上記工程では、Ｎ２Ｏ、ＮＯ、Ｏ２およびＯ３からなる群より選択される酸素原料ガスを供給することを特徴とする請求項３に記載の製造方法。
【請求項５】
半導体前駆体および水素を導入する上記工程は、希ガスを供給する工程をさらに含むことを特徴とする請求項３に記載の製造方法。
【請求項６】
半導体前駆体および水素を導入する上記工程は、Ｎ２およびＮＨ３からなる群より選択される窒素原料ガスを供給する工程をさらに含むことを特徴とする請求項３に記載の製造方法。
【請求項７】
上記Ｓｉ絶縁膜をアニール処理する上記工程では、フラッシュランプアニール処理およびレーザーアニール処理からなる群より選択されるアニール処理を用いると共に、１５０〜６００ｎｍおよび９〜１１μｍのいずれかの放射波長を有する熱源を用いることを特徴とする請求項１に記載の製造方法。
【請求項８】
ＨＤＰＥＣＶＤプロセスを用いて半導体薄膜を堆積する上記工程では、電子温度が１０ｅＶ未満であり、プラズマ濃度が１×１０１１ｃｍ−３より大きいことを特徴とする請求項２に記載の製造方法。
【請求項９】
上記Ｓｉ絶縁膜を堆積する上記工程は、ＳｉおよびＧｅからなる群より選択される半導体ナノ粒子を堆積する工程を含むことを特徴とする請求項１に記載の製造方法。
【請求項１０】
半導体前駆体および水素を導入する上記工程は、ＳｉｎＨ２ｎ＋２およびＧｅｎＨ２ｎ＋２（ｎが１〜４である）、ＳｉＨｘＲ４−ｘ（ＲはＣｌ、ＢｒおよびＩからなる群より選択され、ｘは０〜３である）ならびにＧｅＨｘＲ４−ｘ（ＲはＣｌ、ＢｒおよびＩからなる群より選択され、ｘは０〜３である）からなる群より選択される半導体前駆体を供給する工程を含むことを特徴とする請求項２に記載の製造方法。
【請求項１１】
ＨＤＰＥＣＶＤプロセスを用いて半導体薄膜を堆積する上記工程では、誘導結合プラズマ（ＩＣＰ）源を用いることを特徴とする請求項２に記載の製造方法。
【請求項１２】
アニール処理された上記Ｓｉ絶縁膜を形成する上記工程では、非化学量論的なＳｉＯＸＮＹ膜（Ｘ＋Ｙ＜２であり、Ｙ＞０）およびＳｉＣＸ（Ｘ＜１）からなる群より選択される材料を用いた薄膜を形成することを特徴とする請求項１に記載の製造方法。
【請求項１３】
アニール処理した後の上記Ｓｉ絶縁膜は、２００〜１６００ｎｍの範囲の波長でスペクトル応答を示すことを特徴とする請求項１に記載の製造方法。
【請求項１４】
半導体薄膜を堆積する上記工程では、上記下部電極の下に配置されている基板の温度を４００℃未満に加熱することを特徴とする請求項２に記載の製造方法。
【請求項１５】
上記Ｓｉ絶縁膜をアニール処理する上記工程は、
上記下部電極の下に配置されている基板の温度を４００℃以上とし、酸素および水素、酸素、水素、ならびに不活性ガスからなる群より選択される雰囲気下で１０〜３００分間加熱する工程を含むと共に、
アニール処理した上記Ｓｉ絶縁膜を形成する上記工程は、上記アニール処理に応じて、上記Ｓｉ絶縁膜中の半導体ナノ粒子のサイズを変化させる工程を含むことを特徴とする請求項１に記載の製造方法。
【請求項１６】
上記Ｓｉ絶縁膜をアニール処理する上記工程におけるアニール処理は、６５０℃未満とすることを特徴とする請求項１に記載の製造方法。
【請求項１７】
アニール処理した上記Ｓｉ絶縁膜を形成する工程では、真性の半導体ナノ粒子を埋め込んだＳｉ絶縁膜、あるいは、ドープした半導体ナノ粒子を埋め込んだＳｉ絶縁膜を形成することを特徴とする請求項１に記載の製造方法。
【請求項１８】
上記Ｓｉ絶縁膜は、３価、４価、５価および希土類の元素からなる群より選択されるドーパントを含み、
ドーピングに応じて、深紫外線（ＵＶ）から遠赤外線（ＩＲ）までの周波数の範囲において光吸収を示すアニール処理された後のドーパントを含むＳｉ絶縁膜を形成する工程を含むことを特徴とする請求項１７に記載の製造方法。
【請求項１９】
アニール処理した上記Ｓｉ絶縁膜を形成する上記工程では、波長６３２ｎｍでの１．８〜３．０の範囲の屈折率を示すと共に、３ＭＶ／ｃｍより小さい電場としたときに１Ａ／ｃｍ２よりも大きい電流密度を示すアニール処理された上記Ｓｉ絶縁膜が形成されることを特徴とする請求項１に記載の製造方法。
【請求項２０】
アニール処理した上記Ｓｉ絶縁膜をＨ２雰囲気下でＨＤプラズマ処理する工程と、
ＨＤプラズマ処理する工程の後、アニール処理した上記Ｓｉ絶縁膜を水素化する工程と、をさらに含み、
ＨＤプラズマ処理する上記工程では、上記下部電極の下に配置されている基板の温度が４００℃未満であることを特徴とする請求項１に記載の製造方法。
【請求項２１】
ＨＤプラズマプロセスを用いて、アニール処理した上記Ｓｉ絶縁膜を水素化する上記工程では、
上側電極に対しては、１３．５６〜３００ＭＨｚの範囲の周波数であり、１０Ｗ／ｃｍ２以下の電力密度の電力を供給し、
下側電極に対しては、５０ｋＨｚ〜１３．５６ＭＨｚの範囲の周波数であり、３Ｗ／ｃｍ２以下の電力密度の電力を供給し、
１〜５００ｍＴｏｒｒの範囲の圧力をかけ、
Ｈ２および不活性ガスならびにＨ２からなる群より選択されるガスを供給することを特徴とする請求項２０に記載の製造方法。
【請求項２２】
上記Ｓｉ絶縁膜における半導体ナノ粒子の大きさは、１〜１０ｎｍの範囲であることを特徴とする請求項１に記載の製造方法。
【請求項２３】
半導体ナノ粒子を埋め込んだＳｉ絶縁膜を有するエレクトロルミネセンス素子であって、
ガラス基板、めっき基板およびプラスチック基板からなる群より選択される温度感応性基板上に形成された下部電極と、
高密度（ＨＤ）プラズマにより、上記下部電極を被覆するように設けられている上記Ｓｉ絶縁膜であって、ＮおよびＣからなる群より選択される元素を含む上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜と、
上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜を被覆するように設けられている上部電極と、
を備えており、
上記Ｓｉ絶縁膜は、波長６３２ｎｍでの０．０１〜１．０の範囲の減衰係数（ｋ）および３ＭＶ／ｃｍより小さい電場としたときに１平方センチメートル当たり１Ａ（Ａ／ｃｍ２）よりも大きい電流密度を示すことを特徴とするＥＬ素子。
【請求項２４】
上記Ｓｉ絶縁膜は、３価、４価、５価および希土類の元素からなる群より選択されるドーパントを含み、
当該ＥＬ素子は、深紫外線（ＵＶ）から遠赤外線（ＩＲ）までの周波数の範囲において光吸収特性を示すことを特徴とする請求項２３に記載のＥＬ素子。
【請求項２５】
上記Ｓｉ絶縁膜は、波長６３２ｎｍでの１．８〜３．０の範囲の屈折率（ｎ）および３ＭＶ／ｃｍより小さい電場としたときに１Ａ／ｃｍ２よりも大きい電流密度を示すことを特徴とする請求項２３に記載のＥＬ素子。
【請求項２６】
上記Ｓｉ絶縁膜は、２００〜６００ｎｍの範囲における波長でスペクトル応答を示すことを特徴とする請求項２３に記載のＥＬ素子。
【請求項２７】
上記Ｓｉ絶縁膜は、非化学量論的なＳｉＯＸＮＹ薄膜（Ｘ＋Ｙ＜２であり、Ｙ＞０）およびＳｉＣＸ（Ｘ＜１）からなる群より選択されることを特徴とする請求項２３に記載のＥＬ素子。
【請求項２８】
上記Ｓｉ絶縁膜における半導体ナノ粒子は、ＳｉおよびＧｅからなる群より選択されることを特徴とする請求項２３に記載のＥＬ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路（ＩＣ）エレクトロルミネセンス（ＥＬ）素子の製造方法に関し、より具体的には、減衰係数（ｋ）および導電率を制御するために、半導体ナノ粒子を埋め込んだ絶縁膜を有するＥＬ素子の製造方法に関する。
【背景技術】
【０００２】
集積光学素子の製造では、例えば、吸光、透過およびスペクトル感度などを好適にする光学特性を有する材料を堆積する必要がある。薄膜製造技術を用いることにより、多様な光学薄膜の製造が可能である。また、薄膜製造技術は、高いスループットおよび生産力を有するため、広い面積をもつデバイスの製造に適している。重要な光学パラメータとしては、屈折率（ｎ）および光学バンドギャップがあり、これらのパラメータは、薄膜の透過性および反射特性を決定付けている。
【０００３】
一般的に、所望の光学作用を有する光学素子の製造には、複数層からなる薄膜を必要とする。金属層、絶縁層、および／または半導体層を様々に組み合わせることにより、所望の光学特性を有する複数層からなる薄膜を形成することができる。材料は、目的とする反射性、透過性および吸光性に応じて選択する。単一の層からなる素子がより好ましいことは明らかではあるが、紫外線（ＵＶ）から遠赤外線（ＩＲ）周波数までの光学範囲において、所望の吸光、バンドギャップ、屈折率、反射性または透過性を得るために必要である広範囲の光学分散特性を提供し得る単一の薄膜材料が存在しない。
【０００４】
シリコン（Ｓｉ）は、処理技術が十分に発達しているため、光電子素子の製造において選択される材料である。しかし、シリコンの有する間接的なバンドギャップは、光電子素子としては役に立たない。長年、Ｓｉを基にした光電子製品の実現のために、Ｓｉの光学機能を調整することに焦点を当てて研究開発が進められている。室温における結晶性シリコンからの効率的な発光を実現することは、完全なＳｉを基にした光電子製品の開発への大きな一歩である。
【０００５】
現在、８５０ｎｍよりも短い波長で動作するＳｉ薄膜を基にした光センサーは、低コストであり、高集積であるＣＭＯＳデバイスにとって魅力的である。Ｓｉは、速度−応答性能を制限する間接的なバンドギャップを有する半導体であるが、ＵＶ−ＶＩＳ（可視）−ＮＩＲ（近ＩＲ）スペクトルの検出のためには未だ有用である。しかし、Ｓｉの間接的なバンドギャップは、Ｓｉの臨界波長を１．１２μｍに限定し、吸光をゼロにし、１．３０μｍと１．５０μｍとの２つの主要な電気通信波長を鈍感にする。Ｓｉを基にした光センサの有するさらなる問題としては、信号対ノイズ率（ＳＮＲ）を制限する暗電流、および５０℃よりも高い温度で動作する際の熱不安定性を挙げることができる。
【０００６】
安定であり、信頼性のある光電子素子の製造には、高いフォトルミネセンス（ＰＬ）およびエレクトロルミネセンス（ＥＬ）を有するＳｉナノ結晶が必要である。ＥＬは、通過する電流あるいは強い電場に応じて光を発する材料における光学現象および電気現象である。ＥＬは、熱による発光（白熱）、化学的な作用による発光（化学発光）、音波による発光（音波発光）および他の機械的な作用による発光（機械発光）に区別することができる。ＰＬは、基板が光子を吸収し（電磁放射）、続いて光子を再発散するプロセスである。量子力学的には、ＰＬは、高エネルギー状態に励起し、続いて光子の放射に伴って、低エネルギー状態に戻ることであると説明することができる。通常、吸収から放射までの間の期間は非常に短く、１０ナノ秒である。
【０００７】
集積した光電子素子の積極的な開発ための１つのアプローチとしては、Ｓｉナノ結晶を埋め込んだＳｉＯｘ（ｘ≦２）薄膜の製造を挙げることができる。Ｓｉナノ結晶中に閉じ込められた電子−正孔対の再結合に起因する発光は、ナノ結晶サイズにおいても強力である。Ｓｉナノ結晶を埋め込んだＳｉＯｘＮｙ膜における電気的、光学的特性は、Ｓｉナノ結晶のサイズ、濃度および分散に依存する。例えば、スパッタリングおよび容量結合プラズマ源を用いたプラズマ助長化学気相成長（ＰＥＣＶＤ）などのような様々な薄膜堆積技術が、安定しており、信頼性のあるＳｉナノ結晶薄膜の製造のために研究されている。薄膜堆積技術は、Ｓｉナノ結晶を埋め込んだ絶縁膜として本明細書等にも援用される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許公開第２００７／０１０３０６８号明細書
【特許文献２】米国特許公開第２００７／０１９４６９４号明細書
【特許文献３】米国特許第７，３０１，２７４号
【特許文献４】米国特許第６，４８３，８６１号
【特許文献５】米国特許第６，７１０，３６６号
【特許文献６】米国特許公開第２００４／０１０６２８５号明細書
【非特許文献】
【０００９】
【非特許文献１】Castagna et al, “High Efficiency light emission device in Si” Mat. Res. Soc. Symp. Proc., Vol.770, p.12.1.1(2003)
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、従来のＰＥＣＶＤおよびスパッタリング技術には、プラズマ密度の低さ、プラズマに対する電力結合の不足、イオン／中性比率の低さ、および、バルクを制御できない、高いイオン照射エネルギーにより表面に損傷が生じるといった欠点がある。したがって、従来の容量結合プラズマ（ＣＣＰ）が生成したプラズマにより形成される酸化膜が、衝突するイオン種における高い照射エネルギーに起因する信頼性の問題を生み出すことになる。プラズマが誘起するバルクまたは表面の損傷を制御するか、あるいは最小限とすることは重要である。しかし、ＣＣＰが生成したプラズマのＲＦ（radio frequency）電力を用いてイオンエネルギーを効率的に制御することはできない。印加する電力を増加することにより反応速度を増強する試みは、堆積した薄膜に対する照射量の増加となり、結果的に高い欠損密度を有する品質の悪い薄膜となる。さらに、これらのタイプのプラズマ源（〜１×１０８〜１０９ｃｍ−３）におけるプラズマ密度の低さは、プラズマおよび薄膜表面における反応の可能性の制限、処理速度を増強するための活性ラジカルおよびイオンの非効率的な生成、非効率的な酸化、ならびに処理およびシステムに生じた不純物を制限することになる。すなわち、低温度電気素子の製造に対する有用性を制限する。
【００１１】
絶縁薄膜中へのＳｉのパルスレーザーによる堆積およびイオン打ち込みもまた、Ｓｉナノ粒子の生成のために広く研究されている。しかし、イオン打ち込み法は、薄膜厚さ方向に対するシリコンナノ結晶（ｎｃ−Ｓｉ）粒子の分散の均一性の点から好適ではない。さらに、通常、Ｓｉイオンを打ち込んだり、パルスレーザーにより堆積された絶縁膜中の粒子凝塊は、ＰＬ／ＥＬスペクトルが赤色側へシフトすることになる。
【００１２】
堆積プロセスは、例えばスパッタリングまたはＰＥＣＶＤなどのような従来のプラズマを基にした技術と比較して、より広範囲の処理範囲および増強されたプラズマ特性を提供する。このような堆積プロセスは、ＰＬおよびエレクトロルミネセンス（ＥＬ）素子開発のための粒子の生成および粒子サイズの制御についても要求される。プラズマ密度の増強およびプラズマ照射の最小化を可能にする処理は、プラズマによる微細な損傷を引き起こすことなく、高品質の薄膜の成長を確実にするであろう。薄膜の界面およびバルク品質の制御の可能性を提供する処理は、高性能であり、信頼性の高い電気デバイスを独立して製造することができるであろう。活性プラズマ種、ラジカルおよびイオンを効率良く生成することが可能なプラズマ処理は、プロセス制御および特性制御を管理して新たな薄膜成長を可能にするであろう。
【００１３】
高品質のＳｉＯｘの製造では、成長する薄膜の酸化が高い絶縁性を有するＳｉナノ結晶粒子の層において行われることも重要である。高い濃度で活性酸素ラジカルを生成することが可能な処理は、酸素基質を取り囲むシリコンナノ結晶を効率よく不動態化することを確実にするであろう。プラズマによる損傷を最小限にしたプラズマ処理は、高品質のデバイスを製造するために重要である高品質の界面の形成を可能にするであろう。低い熱処理量での効果的な酸化処理および水素化処理は、高品質の光電子素子を製造するうえでの重要な処理となるであろう。高い温度での熱処理は、熱的に活性化した種の反応性を低下させ、素子の他の層に対して干渉を引き起こす。そのため、高い温度での熱処理は、効率および熱容量の点から効果的ではない。さらに、新たな薄膜構造の成長／堆積、酸化、水素化、粒子サイズ形成および制御、プラズマ密度およびイオンエネルギーの独立した制御、ならびに広範囲における処理の点において、より完全な解決法および可能性を提供するプラズマ処理は、高性能の光電子素子の開発のために望まれている。また、プラズマ処理を、薄膜特性を特定する様々なプラズマパラメータとして、薄膜特性に関連付けることも重要である。さらに、対象用途に応じた薄膜品質とすることも望まれている。対象用途に応じて決まるキープラズマおよび薄膜特性は、堆積率、基板温度、熱容量、密度、微細構造、品質干渉、純度、プラズマによる損傷、プラズマを生成する活性種（ラジカル／イオン）の状態、プラズマ電位、スケーリングプロセスおよびシステム、ならびに電気的品質および信頼性である。これらのパラメータの相関は、対象用途に対する薄膜品質を決定づけるためのプロセスマップとして薄膜品質の判断に重要である。プラズマエネルギー、ラジカルに対するイオンの組成、プラズマ電位、電子温度、および熱的条件は、別のプロセスマップに応じて関連付けられているため、低密度プラズマシステムまたは他の高密度プラズマシステムにおいて開発したプロセスを延長することにより、薄膜技術に転用したり、応用したりすることはできない。
【００１４】
１〜１０ｎｍの範囲のサイズのＳｉナノ結晶は、量子限定効果により強い光学的、電気的特性を示す。ｎｃ−Ｓｉ粒子を埋め込んだ薄膜を基にした、高性能ＥＬ素子の開発における１つの試みは、ｎｃ−Ｓｉ粒子の生成、サイズの制御および分散度の制御、埋め込む粒子媒体の特性の制御、ならびにｎｃ−Ｓｉ粒子／誘電体の界面品質の制御である。ＥＬ素子能率は、薄膜媒体における固有の光生成能率、光抽出能率、電気伝導性、および薄膜における放電電界強度に強く依存している。低印加電圧での効果的な電子注入は、実用的なＥＬ素子の製造の要素として組み込まれている。一般的には、薄膜の厚みを増加することにより、ナノ粒子を埋め込んだ薄膜からより高いＥＬ能力を得ることができる。しかし、対象とするＥＬ能力に達するまでに印加しなければならない電圧も増加する。低い電力で同じ電場に到達させるために薄膜の厚みを減少させる場合には、光を生成することができるナノ粒子の数が減少するためにＥＬ能力レベルは減少する。
【００１５】
液晶ディスプレイ（ＬＣＤ）の製造は、通常、低温であることが望まれており、大きいサイズの素子は、透明ガラス、石英基板またはプラスチック基板から形成されている。これらの透明基板は、６５０℃を超える温度にさらされると損傷が生じる。この温度に関する問題を解決するために、低温でのＳｉ酸化処理が開発されている。これらの処理は、例えば、誘導結合プラズマ（ＩＣＰ）源などのような高密度プラズマ源を用いる。また、これらの処理は、１２００℃の熱酸化方法をとった場合に匹敵する品質のＳｉ酸化物を形成することができる。
【００１６】
本明細書等において開示される高密度プラズマ（ＨＤＰ）処理は、現在までにｎｃ−Ｓｉを埋め込んだ絶縁膜の製造のために開発されたＳｉイオン打ち込み法ならびに様々な物理的技術および化学的技術と対比したとき、堆積率、薄膜密度、ｎｃ−Ｓｉ粒子密度およびサイズ制御、バルクおよび界面不良制御、欠陥終端化、ならびに内部粒子媒体の品質制御といった制限／課題を克服している。
【００１７】
高密度プラズマ堆積の実現による利点は、半導体ナノ粒子を埋め込んだＳｉ絶縁膜を用いてＥＬ素子を製造することができることである。本明細書等に用いられているＳｉ絶縁膜とは、構成分子の１つとしてＳｉを有する絶縁膜を意味している。
【００１８】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、低い駆動電圧で高い導電性を示すと共に、高品質のＳｉ絶縁膜を有するＥＬ素子を提供することにある。
【課題を解決するための手段】
【００１９】
本発明は、ＳｉＯｘＮｙ膜にｎｃ−Ｓｉを埋め込んだ効率的なＥＬ素子を製造するための高密度プラズマ（ＨＤＰ）を用いて、微細構造、光学的特性および電気的特性を制御する処理を開示している。ＨＤＰ処理した薄膜は、低い駆動電圧で高い導電性を示すため、光学的な励起を引き起こした荷電粒子による効率的な光の生成を実現する。ＨＤＰの特性は、ＳｉＯｘＮｙ基質中に、波長４７５〜９００ｎｍの範囲のＰＬ発光を有するＳｉナノ結晶を生成するための利用されている。ＨＤＰを堆積したＳｉＯｘＮｙ膜は、堆積時の状態においてさえもＰＬシグナルを示すが、続くアニーリング処理により、相分離および量子制限効果によって、ＰＬ／ＥＬ強度の著しい増強が起きる。堆積時の薄膜におけるナノ結晶のサイズ、濃度および分散度は、アニール処理後の薄膜の発光特性および電気的特性に影響を及ぼす。ＨＤＰ処理は、インサイチュー（in-situ）器か、またはクラスター器のいずれかを用いることにより、連続的な処理により光電子用途に好適である単一層または複数層構造を製造することができる。本発明に係るＥＬ素子は、低駆動電圧で高導電性を示し、１１．９ｍｍの直径検出器を利用して上部電極からの計測距離が２０ミリメータ（ｍｍ）の位置で計測してさえも、ナノワット（ｎＷ）レベルを超えるフリースペース（free-space）ＥＬ能力を有している。
【００２０】
したがって、本発明に係る方法では、ＥＬ用途のための半導体ナノ粒子を埋め込んだＳｉ絶縁膜の製造方法を提供する。本発明に係る方法は、下部電極を準備し、次に、下部電極を被覆するように、ＮおよびＣからなる群より選択される元素を含む半導体ナノ粒子を埋め込んだＳｉ絶縁膜を堆積する。そして、半導体ナノ粒子を埋め込んだＳｉ絶縁膜をアニーリング処理する。これによって、０．０１〜１．０の範囲の減衰係数（ｋ）であり、厚みが６３ナノメートル（ｎｍ）であり、３ＭＶ／ｃｍ以下の電場としたときの電流密度（Ｊ）が１平方センチ当たり１アンペア（Ａ／ｃｍ２）以上である半導体ナノ粒子を埋め込んだＳｉ絶縁膜が形成される。他の態様では、アニール処理した半導体ナノ粒子を埋め込んだＳｉ絶縁膜は、波長６３２ｎｍで１．８〜３．０の範囲の屈折率（ｎ）を有し、３ＭＶ／ｃｍよりも低い電場としたときの電流密度（Ｊ）が１平方センチ当たり１Ａ／ｃｍ２以上である。
【００２１】
一態様では、半導体ナノ粒子を埋め込んだＳｉ絶縁膜は、半導体前駆体および水素を導入することにより堆積される。そして、１３．５６〜３００メガヘルツ（ＭＨｚ）の周波数、および１平方センチ当たり５ワット（Ｗ／ｃｍ２）未満の電力密度で上側電極に対して電力を供給する高密度（ＨＤ）プラズマ助長化学気相成長（ＰＥＣＶＤ）プロセスを用いる。
【００２２】
また、本発明に係る製造方法では、酸素原料ガスを供給する上記工程では、Ｎ２Ｏ、ＮＯ、Ｏ２およびＯ３からなる群より選択される酸素原料ガスを供給することが好ましい。
【００２３】
また、本発明に係る製造方法では、半導体前駆体および水素を導入する上記工程は、不活性の希ガスを供給する工程をさらに含むことが好ましい。
【００２４】
不活性ガスおよび水素の組み合わせることにより、特に８００〜９００ｎｍの範囲でＰＬ応答を示すｎｃ−Ｓｉ粒子において、より大きなｎｃ−Ｓｉ粒子を生成することができる。
【００２５】
また、本発明に係る製造方法では、半導体前駆体および水素を導入する上記工程は、Ｎ２およびＮＨ３からなる群より選択される窒素原料ガスを供給する工程をさらに含むことが好ましい。
【００２６】
また、本発明に係る製造方法では、上記Ｓｉ絶縁膜をアニール処理する上記工程では、フラッシュランプアニール処理およびレーザーアニール処理からなる群より選択されるアニール処理を用いると共に、１５０〜６００ｎｍおよび９〜１１μｍのいずれかの放射波長を有する熱源を用いることが好ましい。
【００２７】
また、本発明に係る製造方法では、ＨＤＰＥＣＶＤプロセスを用いて半導体薄膜を堆積する上記工程では、電子温度が１０ｅＶ未満であり、プラズマ濃度が１×１０１１ｃｍ−３より大きいことが好ましい。
【００２８】
また、本発明に係る製造方法では、上記Ｓｉ絶縁膜を堆積する上記工程は、ＳｉおよびＧｅからなる群より選択される半導体ナノ粒子を堆積する工程を含むことが好ましい。
【００２９】
また、本発明に係る製造方法では、半導体前駆体および水素を導入する上記工程は、ＳｉｎＨ２ｎ＋２およびＧｅｎＨ２ｎ＋２（ｎが１〜４である）、ＳｉＨｘＲ４−ｘ（ＲはＣｌ、ＢｒおよびＩからなる群より選択され、ｘは０〜３である）ならびにＧｅＨｘＲ４−ｘ（ＲはＣｌ、ＢｒおよびＩからなる群より選択され、ｘは０〜３である）からなる群より選択される前駆体を供給する工程を含むことが好ましい。
【００３０】
また、本発明に係る製造方法では、ＨＤＰＥＣＶＤプロセスを用いてＳｉ絶縁膜を堆積する上記工程では、誘導結合プラズマ（ＩＣＰ）源を用いることが好ましい。
【００３１】
また、本発明に係る製造方法では、アニール処理した上記Ｓｉ絶縁膜を形成する上記工程では、非化学量論的なＳｉＯＸＮＹ膜（Ｘ＋Ｙ＜２であり、Ｙ＞０）およびＳｉＣＸ（Ｘ＜１）からなる群より選択される材料を用いた薄膜を形成することが好ましい。
【００３２】
また、本発明に係る製造方法では、アニール処理した後の上記Ｓｉ絶縁膜は、２００〜１６００ｎｍの範囲の波長でスペクトル応答を示すことが好ましい。
【００３３】
また、本発明に係る製造方法では、半導体薄膜を堆積する上記工程では、上記下部電極の下に配置されている基板の温度を４００℃未満に加熱することが好ましい。
【００３４】
また、本発明に係る製造方法では、上記Ｓｉ絶縁膜をアニール処理する上記工程は、上記下部電極の下に横たわる基板の温度を４００℃以上に加熱する工程を含むと共に、アニール処理した上記Ｓｉ絶縁膜を形成する上記工程は、上記アニール処理に応じて、上記Ｓｉ絶縁膜中の半導体ナノ粒子のサイズを変化させる工程を含み、上記加熱する工程は、酸素および水素、酸素、水素、ならびに不活性ガスからなる群より選択される雰囲気下で１０〜３００分の間行われることが好ましい。
【００３５】
また、本発明に係る製造方法では、下部電極を準備する上記工程は、ガラス、金属化した基板およびプラスチックからなる群より選択される温度に敏感な基板上に上記下部電極を配置する工程を含む場合、上記Ｓｉ絶縁膜をアニール処理する上記工程におけるアニール処理は、６５０℃未満とすることが好ましい。
【００３６】
また、本発明に係る製造方法では、アニール処理した上記Ｓｉ絶縁膜を形成する上記工程における上記Ｓｉ絶縁膜は、真性の半導体ナノ粒子か、あるいはドープした半導体ナノ粒子を埋め込んだＳｉ絶縁膜であることが好ましい。
【００３７】
また、本発明に係る製造方法では、上記Ｓｉ絶縁膜がドーパントを有する場合、当該ドーパントは３価、４価、５価および希土類の元素からなる群より選択され、アニール処理した後の上記ドーパントを有するＳｉ絶縁膜は、ドーピングに応じて、深紫外線（ＵＶ）から遠赤外線（ＩＲ）までの周波数の範囲において光吸収を示すことが好ましい。
【００３８】
また、本発明に係る製造方法では、アニール処理した上記Ｓｉ絶縁膜を形成する上記工程において形成されるアニール処理した上記Ｓｉ絶縁膜は、波長６３２ｎｍでの１．８〜３．０の範囲の屈折率および３ＭＶ／ｃｍより小さい電場としたときに１Ａ／ｃｍ２よりも大きい電流密度を示すことが好ましい。
【００３９】
また、本発明に係る製造方法では、アニール処理した上記Ｓｉ絶縁膜をＨ２雰囲気下でＨＤプラズマ処理する工程と、ＨＤプラズマ処理する工程の後、アニール処理した上記Ｓｉ絶縁膜を水素化する工程と、をさらに含み、ＨＤプラズマ処理する上記工程における基板温度は、４００℃未満であることが好ましい。
【００４０】
また、本発明に係る製造方法では、ＨＤプラズマプロセスを用いて、アニール処理した上記Ｓｉ絶縁膜を水素化する上記工程では、上側電極に対しては、１３．５６〜３００ＭＨｚの範囲の周波数であり、１０Ｗ／ｃｍ２以下の電力密度の電力を供給し、下側電極に対しては、５０ｋＨｚ〜１３．５６ＭＨｚの範囲の周波数であり、３Ｗ／ｃｍ２以下の電力密度の電力を供給し、１〜５００ｍＴｏｒｒの範囲の圧力をかけ、Ｈ２および不活性ガスならびにＨ２からなる群より選択されるガスを供給していることが好ましい。
【００４１】
また、本発明に係る製造方法では、上記Ｓｉ絶縁膜における半導体ナノ粒子の大きさは、１〜１０ｎｍの範囲であることが好ましい。
【００４２】
半導体ナノ粒子の大きさを上記の範囲内とすることにより、Ｓｉ絶縁膜におけるＰＬ応答特性を向上することができる。
【００４３】
また、半導体ナノ粒子を埋め込んだＳｉ絶縁膜を有するエレクトロルミネセンス素子であって、下部電極と、上記下部電極を被覆するように設けられている上記Ｓｉ絶縁膜であって、ＮおよびＣからなる群より選択される元素を含む上記Ｓｉ絶縁膜と、上記Ｓｉ絶縁膜を被覆するように設けられている上部電極と、を備えており、上記Ｓｉ絶縁膜は、波長６３２ｎｍで０．０１〜１．０の範囲の減衰係数（ｋ）を示し、３ＭＶ／ｃｍより小さい電場としたときに１平方センチメートル当たり１Ａ（Ａ／ｃｍ２）よりも大きい電流密度を示すことを特徴とするＥＬ素子についても本発明の範疇に含まれる。
【００４４】
上述した方法のさらなる詳細および半導体ナノ粒子を埋め込んだＳｉ絶縁膜を有するＥＬ素子については、以下に示す。
【発明の効果】
【００４５】
本発明に係る半導体ナノ粒子を埋め込んだＳｉ絶縁膜を有するＥＬ素子を製造する製造方法は、下部電極を準備し、準備した下部電極を被覆するように、ＮおよびＣからなる群より選択される元素を含む、半導体ナノ粒子を埋め込んだＳｉ絶縁膜を堆積する。次いで半導体ナノ粒子を埋め込んだＳｉ絶縁膜をアニール処理する。アニール処理することにより、半導体ナノ粒子を埋め込んだＳｉ絶縁膜は、波長６３２ｎｍで０．０１〜１．０の範囲の減衰係数（ｋ）を示し、３ＭＶ／ｃｍより小さい電場としたときに１Ａ／ｃｍ２よりも大きい電流密度を示す。また、Ｓｉ絶縁膜を堆積する工程では、高密度（ＨＤ）プラズマプロセスを用いる。
【００４６】
本発明に係る製造方法により製造されたＥＬ素子は、アニール処理することにより、強いＰＬ／ＥＬ強度を有することになる。また、本発明に係る製造方法では高密度プラズマを用いてＳｉ絶縁膜を堆積するため、低い駆動電圧で高い導電性を示す。すなわち、ＥＬ素子は、光学的な励起を引き起こした荷電粒子により効率的に光を生成することができる。また、プラズマによる微細な損傷が引き起こされないため、Ｓｉ絶縁膜の品質を向上することができる。
【図面の簡単な説明】
【００４７】
【図１】半導体ナノ粒子を埋め込んだＳｉ絶縁膜を有するエレクトロルミネセンス（ＥＬ）素子の部分断面図である。
【図２】フォトルミネセンス（ＰＬ）波長とシリコンナノ粒子サイズとの間の相関を表すグラフである。
【図３】シリコンナノ粒子を埋め込んだＳｉＯｘＮｙ膜が１層であるＥＬ素子の部分断面図である。
【図４】シリコンナノ粒子を埋め込んだＳｉＯｘＮｙ膜が複数層であるＥＬ素子の部分断面図である。
【図５】シリコンナノ粒子を埋め込んだＳｉＯｘＮｙ膜が複数層であり、さらなる光学層を有するＥＬ素子の部分断面図である。
【図６】誘導結合プラズマ源を有する高密度プラズマ（ＨＤＰ）システムの概略図である。
【図７】電荷補足特性におけるＲＦ電力の影響を表すグラフである。
【図８】（ａ）は、漏洩電流に対するＲＦ電力の影響を表す図であり、（ｂ）は、ＥＬ能力に対するＲＦ電力の影響を表す図である。
【図９】（ａ）は様々な基板に堆積したｎｃ−Ｓｉを埋め込んだＳｉＯｘＮｙ膜のＥＬ能力と印加電圧との間の相関を表すグラフであり、（ｂ）はｋ＝０．０３９２での電流密度とＥＬ能力との間の相関を表すグラフである。
【図１０】（ａ）はＰＬ応答に対するアニール温度の影響を表す図であり、（ｂ）はアニール処理の温度まで急速に加熱したことによる薄膜のＰＬスペクトルを表す図である。
【図１１】ＳｉＨ４／Ｎ２Ｏ／Ｋｒ／Ｈ２の組み合わせを用いて堆積した薄膜におけるＰＬの発光特性を表すグラフである。
【図１２】約８８０ｎｍでのピーク発光波長を有する薄膜におけるＰＬ応答に対する水素による欠陥終端化の影響を表す図である。
【図１３】（ａ）および（ｂ）は、いずれも、ＥＬ用途として半導体ナノ粒子を埋め込んだＳｉ絶縁膜の製造方法を示すフローチャートである。
【発明を実施するための形態】
【００４８】
図１は、半導体ナノ粒子を埋め込んだＳｉ絶縁膜を有するエレクトロルミネセンス（ＥＬ）素子の部分断面図である。ＥＬ素子１００は、下部電極１０２を備えている。下部電極１０２としては、ドープした半導体、金属またはポリマーを用いることができる。下部電極１０２は、半導体ナノ粒子を埋め込んだＳｉ絶縁膜１０４（以下、単にＳｉ絶縁膜とも称する）に被覆されている。半導体ナノ粒子を埋め込んだＳｉ絶縁膜１０４は、Ｎ（窒素）またはＣ（炭素）のいずれかの元素を含んでおり、波長６３２ｎｍで減衰係数（ｋ）が０．０１〜１．０の範囲である。同時に、半導体ナノ粒子を埋め込んだＳｉ絶縁膜１０４は、３ＭＶ／ｃｍよりも低い電場のときに１平方センチ当たり１アンペア（Ａ／ｃｍ２）以上の電圧密度を示す。
【００４９】
Ｓｉ絶縁膜１０４に埋め込まれた半導体ナノ粒子は、約１〜１０ナノメートル（ｎｍ）の範囲の直径を有しており、Ｓｉ（ケイ素）またはＧｅ（ゲルマニウム）から形成されている。上部電極１０６は、半導体ナノ粒子を埋め込んだＳｉ絶縁膜１０４を被覆している。上部電極１０６としては、薄い金属、または、例えば酸化インジウムスズなどのような透明金属酸化物を用いることができる。
【００５０】
光学分散、ｎｃ−Ｓｉ（シリコンナノ結晶）成長、および薄膜のＰＬ応答性の印となるサイズに影響を及ぼすキー（鍵）となる高密度プラズマプロセスパラメータを分析することにより、高性能のｎｃ−Ｓｉの埋め込まれた誘電膜を製造することができる。ｎ−ｋ分散は、薄膜におけるＳｉの比率と同様に、Ｎ／Ｏ比率を変化させることにより制御することができる。ＰＬ応答特性は、システムの圧力およびＲＦ電力に強く依存しているため、ｎｃ−Ｓｉのサイズを制御することにより対処することができる。これら薄膜特性と高密度プラズマ堆積条件との間の相関は、低電圧で駆動させることができる高性能のＥＬ素子を製造するための必要であるが、多くの変数が存在することから、現在まで決定されていない。
【００５１】
同時に、半導体ナノ粒子を埋め込んだＳｉ絶縁膜１０４は、３ＭＶ／ｃｍよりも低い電場としたときに１Ａ／ｃｍ２以上の電圧密度、波長６３２ｎｍで１．８〜３．０の範囲の屈折率（ｎ）を示す。
【００５２】
より具体的には、半導体ナノ粒子を埋め込んだＳｉ絶縁膜１０４としては、非化学量論的なＳｉＯｘＮｙ薄膜（Ｘ＋Ｙ＜２であり、Ｙ＞０）またはＳｉＣｘ（Ｘ＜１）薄膜を挙げることができる。一態様では、半導体ナノ粒子を埋め込んだＳｉ絶縁膜１０４（薄膜）は、約２００〜１６００ｎｍの範囲の波長においてスペクトル応答を示す。他の態様では、半導体ナノ粒子を埋め込んだＳｉ絶縁膜１０４は、３価、４価、５価の元素または希土類元素のドーパントを含み、ＥＬ素子１００は、深紫外線（ＵＶ）から遠赤外線（ＩＲ）までの周波数の範囲で光吸収特性を有している。
【００５３】
図２は、フォトルミネセンス（ＰＬ）波長とシリコンナノ粒子のサイズとの間の相関を表すグラフである。スペクトルの一部が可視領域を網羅するＰＬ発光を有するｎｃ−Ｓｉを埋め込んだＳｉ薄膜の開発は、多様な光−電子用途に対して魅力的である。高密度プラズマ（ＨＤＰ）プロセスが、１〜１０ｎｍの範囲のｎｃ−Ｓｉ粒子の生成および制御に影響を及ぼすことを以下に説明する。
【００５４】
表１には、量子効率およびＥＬ素子の性能に強く影響を及ぼすいくつかの因子をまとめている。堆積技術、堆積後のアニーリング処理条件、欠陥終端化効率、および薄膜／電極界面の全てが、ＰＬ／ＥＬ素子の全体的な性能を決定する役割を果たす。
【００５５】
【表１】
0004949419.tif 000002
【００５６】
図３は、シリコンナノ粒子を埋め込んだＳｉＯｘＮｙ膜が単一層であるＥＬ素子の部分断面図である。ｎｃ−Ｓｉ薄膜は、１Ａ／ｃｍ２を超える電流密度を示す。正孔および電子注入層は、ｎｃ−Ｓｉを埋め込んだ絶縁膜中へのキャリアの注入を増強するために単一または複数層構造としている。ｎｃ−Ｓｉ薄膜のスペクトル応答および導電性は、好適な方法を用いてインサイチュー（in-situ）またはエクスサイチュー（ex-situ）でドーピングすることにより、さらに改良することもできる。
【００５７】
図４は、シリコンナノ粒子を埋め込んだＳｉＯｘＮｙ膜が複数備えられたＥＬ素子の部分断面図である。少なくとも１層は高い導電性を有しており、他の層にはスペクトルを調節するための異なるサイズのｎｃ−Ｓｉ粒子が組み込まれている。
【００５８】
図５は、シリコンナノ粒子を埋め込んだＳｉＯｘＮｙ膜を複数備えると共に、さらなる光学層を有するＥＬ素子の部分断面図である。複数層のＥＬ素子には、可視領域からＩＲ波長までの領域において電気的および／または光学的な励起により光を発する様々な光学層が組み込まれている。光学層には、例えば、絶縁体または半導体媒質、広いバンドギャップの半導体、ポリマーおよび絶縁体における量子ドット（ＱＤｓ）が含まれる。
【００５９】
高密度ＰＥＣＶＤ（ＨＤＰＥＣＶＤ）プロセスは、堆積時においてさえも好適なＰＬ特性を有するＳｉナノ結晶膜の低温処理に効果的である。ＨＤＰ技術は、安定しており、信頼性の高い光電子素子の製造に用いられる高品質のＳｉ（アモルファス、微細結晶、ポリ結晶、またはナノ結晶）、ＳｉＯ２、ＳｉＮｘおよび化学量論的であり、Ｓｉの豊富であるＳｉＯｘＮｙ薄膜を形成するための処理として魅力的である。ＨＤＰを基にしたプロセスを用いることにより、高品質な単一層および複数層の超光子構造を製造することができる。当該構造は、効率的であり、信頼性のある光電子素子の製造に好適である。エレクトロルミネセンス素子の製造は、高性能であり、経済的な集積光電子素子の開発に用いられるであろうＳｉナノ結晶の光電子放出（フォトエミッション）に基づいている。ＳｉＯｘＮｙ薄膜の他の用途としては、フラッシュメモリーを挙げることができる。ｎｃ−Ｓｉを埋め込んだ絶縁膜は、電荷捕捉および発光の２つの目的を果たすことができる。
【００６０】
図６は、誘導結合プラズマ源を有する高密度プラズマ（ＨＤＰ）システムの概略図である。上側電極１は、高周波無線周波（ＲＦ）電源２により駆動され、下側電極３は、低周波電源４により駆動される。ＲＦ電源は、高密度誘導結合プラズマ（ＩＣＰ）源からマッチング回路５および高域フィルタ（ハイパスフィルタ）７を介して、上側電極１に結合されている。低域フィルタ（ローパスフィルタ）９および整合変成器１１を介した下部電極３に対する電力は、上側電極１とは独立して変化させることができる。上側電極の電源における周波数は、ＩＣＰの構成に依存しており、約１３．５６〜３００メガヘルツ（ＭＨｚ）の範囲とすることができる。下側電極の電源における周波数は、イオンエネルギーを制御するために、約５０キロヘルツ（ｋＨｚ）〜１３．５６ＭＨｚの範囲で変化させることができる。圧力は、５００Ｔｏｒｒまでの間で変化させることができる。上側電極の電力は、約１平方センチ当たり１０ワット（Ｗ／ｃｍ２）も要するが、上述した半導体ナノシリコンを埋め込んだＳｉ絶縁膜では、通常、上側電極の電力は５Ｗ／ｃｍ２未満である。下側電極の電力は、約３Ｗ／ｃｍ２も要する。
【００６１】
ＨＤＰシステムにおけるある興味深い構成として、プラズマに曝される誘導コイルを備えていない構成を挙げることができる。当該構成では、プラズマ源により誘因される不純物を排除することができる。上側電極および下側電極に対する電力は、独立して制御することができる。電極がプラズマに曝されないので、様々なコンデンサを用いてシステム本体の電位を調整する必要がない。すなわち、上側電極の電源と下側電極の電源との間でクロストークが生じない。また、プラズマ電位が低く、通常では２０Ｖ未満である。システム本体の電位は、浮動電位であり、システムの構成および電力結合の性質に依存している。
【００６２】
ＨＤＰ器は、１×１０１１ｃｍ−３を超える電子濃度を有する真の高密度プラズマ処理を行い、電子温度は１０ｅＶ未満である。例えば容量結合プラズマ器のような多くの高密度プラズマシステムおよび従来の構成と同じように、上側電極とシステム本体とを結ぶコンデンサとの間で異なるバイアスを維持する必要はない。上側電極および下側電極は、ＲＦおよび低周波（ＬＦ）電力を交互に受ける。
【００６３】
高性能ＥＬ素子の製造に好適である処理パラメータおよびｎｃ−Ｓｉを埋め込んだＳｉＯｘＮｙ膜の特性を表２に提示する。ＨＤＰプロセスは、広範囲を覆うｎｃ−Ｓｉを埋め込んだＳｉＯｘＮｙ膜における光学分散特性、ＰＬ特性、電気的特性、およびＥＬ特性を効率的に制御する。
【００６４】
【表２】
0004949419.tif 000003
【００６５】
ｎｃ−Ｓｉ粒子の生成ならびにサイズ、密度および分散制御は、高性能の光電子素子を製造するための因子である。プラズマにおけるＨ２ガスは、ｎｃ−Ｓｉサイズおよび光学分散特性の制御に非常に効果的である。様々な処理の組み合わせは、４７５〜９００ｎｍの範囲の波長においてＰＬ応答を示すｎｃ−Ｓｉ粒子の生成に影響を及ぼす。ＳｉＯｘＮｙ膜の特性は、ガスの流速および流速比、ＲＦ電力、システム圧力、および基板温度を変更することにより制御することができる。堆積プロセスは、ＳｉＯｘＮｙ膜の光学発光特性、ＰＬ特性およびＥＬ特性を最適化する。高品質のｎｃ−Ｓｉを埋め込んだＳｉＯｘＮｙ膜の製造に効果的である様々なガスの組み合わせおよび流速比を表３に示す。
【００６６】
【表３】
0004949419.tif 000004
【００６７】
化学量論的であり、Ｓｉが豊富なＳｉＯｘＮｙ膜を製造するためのＨＤＰプロセス条件の詳細を表４に示す。
【００６８】
【表４】
0004949419.tif 000005
【００６９】
図７は、電荷捕捉特性におけるＲＦ電力の影響を表すグラフである。ＲＦ電力は、ｎｃ−Ｓｉを埋め込んだ絶縁膜における電荷捕捉特性に強い影響を及ぼす。順次生じる電荷捕捉は、絶縁材質におけるｎｃ−Ｓｉ粒子密度に依存している。図７は、１００ｎｍの膜厚における電気容量−電圧（Ｃ−Ｖ）電圧ヒステリシスにおけるＲＦ電力の影響を示している。低ＲＦ電力レベルでは、薄膜におけるＳｉの豊富度を増強し、これにより高い導電性および増強された電荷捕捉が導かれる。高い導電性は、低電圧で動作する高性能ＥＬ素子の製造に有用である。
【００７０】
図８（ａ）は、漏洩電流に対するＲＦ電力の影響を表す図であり、図８（ｂ）は、ＥＬ能力に関するＲＦ電力の影響を表す図である。図に示すように、漏洩電流密度およびＥＬ応答はいずれも、ＲＦ電力の減少と共に著しく向上している。通常、ナノワット（ｎＷ）レベルを超えるＥＬ能力を示す高導電性薄膜では、５００Ｗ以下の電力レベルが要求される。
【００７１】
図９（ａ）は、様々な基板に堆積したｎｃ−Ｓｉを埋め込んだＳｉＯｘＮｙ膜のＥＬ能力と印加電圧との間の相関を表すグラフである。ｎｃ−Ｓｉを埋め込んだＳｉＯｘＮｙ膜におけるＥＬ応答は、導電率および基板に対するドーパントのタイプに強く依存している。測定されるＥＬ応答は、ｎｃ−Ｓｉを埋め込んだＳｉＯｘＮｙ膜における真の性能の下限のみである。ＥＬ応答は、電気的特性およびスペクトル応答を制御するための薄膜のドーピングにも影響を及ぼす。さらに、目的とする用途に好適なＥＬ応答のために、例えば電極材料、多数キャリアの性質、注入境界を制御するための複数層の電極構造などのような付帯的な要因を調整してもよい。
【００７２】
図９（ｂ）は、ｋ＝０．０３９２での電流密度とＥＬ能力との間の相関を表すグラフである。図に示すように、波長６３２ｎｍでのｋの値が０．０３９２であり、Ｅが３ＭＶ／ｃｍ未満（Ｅ＜３ＭＶ／ｃｍ）であり、電流密度（Ｊ）が１Ａ／ｃｍ２よりも大きい（＞１Ａ／ｃｍ２）場合、ＥＬ能力は１ｎｗよりも大きい（＞１ｎＷ）。
【００７３】
表５は、１５００ＷのＲＦ電力、７５ｍＴｏｒｒのシステム圧力で堆積したＳｉＯｘＮｙ膜の屈折率における水素流量の影響を示す。屈折率は、ｎｃ−Ｓｉ粒子のサイズの増加を導く（すなわち、薄膜におけるＳｉ豊富度の増加が示される）水素流量の増加と共に増加する。同様の相関は、表３および４に示すプロセスにおいても明らかにされている。
【００７４】
【表５】
0004949419.tif 000006
【００７５】
図１０（ａ）はＰＬ応答に対するアニール温度の影響を表す図であり、図１０（ｂ）はアニール処理の温度まで急速に加熱したことによる薄膜のＰＬスペクトルを表す図である。薄膜は、ＳｉＨ４／Ｎ２Ｏ／Ｈ２を１５／１５／１５０ｓｃｃｍの比率で堆積させている。印加したＲＦ電力、システム圧力、および基板温度は、それぞれ、７００Ｗ，７５ｍＴｏｒｒおよび２７０℃である。図１０（ａ）に示すように、ＰＬの発光波長は、堆積時の薄膜およびアニール処理した薄膜のいずれも５００ｎｍ周辺を維持している。図１０（ｂ）は、ＰＬのピークが５００ｎｍであることをよく示している。
【００７６】
図１１は、ＳｉＨ４／Ｎ２Ｏ／Ｋｒ／Ｈ２の組み合わせを用いて堆積した薄膜に対するＰＬの発光特性を表すグラフである。不活性ガスおよび水素の組み合わせは、特に８００〜９００ｎｍの範囲でＰＬ応答を示すｎｃ−Ｓｉ粒子において、より大きなｎｃ−Ｓｉ粒子を生成するために非常に効果的である。
【００７７】
図１２は、約８８０ｎｍでのピーク発光波長を有する薄膜におけるＰＬ応答に対する水素による欠陥終端化の影響を表す図である。高密度プラズマ水素化プロセスは、堆積したＳｉ、ＳｉＯｘＮｙおよびＳｉＯ２膜における欠陥およびダングリングボンドを低温かつ低い熱バジェットで効率的に終端化するために好適である。表６は、薄膜の効果的な水素化に好適である高密度プラズマプロセスをまとめたものである。
【００７８】
【表６】
0004949419.tif 000007
【００７９】
３００℃の低い温度であってさえも生じる、堆積時の薄膜における目で感知できる程のＰＬ／ＥＬシグナルは、ＨＤＰプロセスにより生成するＳｉナノ結晶の潜在性を示している。ＳｉＯｘＮｙ膜におけるＰＬ／ＥＬの発光特性は、好適な周辺環境における熱的な処理によりさらに増強することができる。高温でのアニーリング処理は、絶縁材料により分離されたＳｉクラスターまたはナノ結晶中にＳｉＯｘＮｙ相の分離を引き起こす。アニーリング処理の温度／時間は、他の薄膜堆積プロセスにおける条件および特性に応じて決められる。したがって、Ｓｉクラスターのサイズ、濃度、および分散度は変更することができる。アニーリング処理の条件の一例を表７に示す。
【００８０】
【表７】
0004949419.tif 000008
【００８１】
本明細書等において用いられているｎｃ−Ｓｉを埋め込んだＳｉＯｘＮｙ膜（ｘ＋ｙ＜２）は、非化学量論的なＳｉＯｘＮｙ膜（Ｘ＋Ｙ＜２であり、Ｙ＞０）についても言及している。本明細書等において用いられている、非化学量論的なＳｉＯｘＮｙ膜は、Ｓｉナノ結晶（ｎｃ−Ｓｉ）を有する薄膜であると理解され、Ｓｉの豊富なＳｉＯｘＮｙ膜としても言及されている。本明細書等において用いられている「非化学量論的な」なる用語は、明確な自然数の比率により表すことのできないために、定義されている比率の法則に当てはまらない元素組成を有する化合物として理解されている従来の技術的理解と同様の意味として用いられている。従来、非化学量論的な化合物は、ある元素の欠陥により生じる、無秩序な欠陥を含む固体として理解されている。化合物は、全体として電気的に中性である必要がある。失われた原子の電荷は、酸化状態に変化するか、または異なる電荷を有する異なる元素の原子に置き換わることのいずれかにより、化合物における他の原子の電荷からの埋め合わせられる。より具体的には、非化学量論的なＳｉＯｘＮｙにおける「欠陥」は、ナノ結晶粒子によるものである。
【００８２】
図１３（ａ）および図１３（ｂ）は、ＥＬ用途の半導体ナノ粒子を埋め込んだＳｉ絶縁膜の製造方法を示すフローチャートである。製造方法は、処理順を明確にするために、ステップに数字を割り振って表されているが、ステップの順序を示すための数字の割り振りは必須ではない。これらのステップのいくつかは、省略することができること、同時に実行することができること、または順序を厳格に維持されずに実行されることは理解されるべきである。方法は、ステップ（以下、単に「Ｓ」と表す）１３００から開始する。
【００８３】
まず、下部電極を準備する（Ｓ１３０２）。続いて、下部電極を被覆するように、Ｎ（窒素）またはＣ（炭素）のいずれかの元素を含む、半導体ナノ粒子を埋め込んだＳｉ絶縁膜を堆積する（Ｓ１３０４）。例えば、半導体ナノ粒子を埋め込んだＳｉ絶縁膜は、非化学量論的なＳｉＯｘＮｙ膜（Ｘ＋Ｙ＜２であり、Ｙ＞０）である。非化学量論的なＳｉＯｘＮｙ膜の光学分散特性は、薄膜の膜厚に対してＸおよびＹの値を変化させることにより調整することができる。半導体ナノ粒子を埋め込んだＳｉ絶縁膜として、ＳｉＣｘ（Ｘ＜１）を代わりに用いてもよい。半導体ナノ粒子は、ＳｉまたはＧｅのいずれかである。一態様では、半導体薄膜は、下部電極の下の基板を約４００℃未満の温度で加熱することにより堆積される。いくつかの態様では、下部電極および基板は同じ成分であることに注意されたい。
【００８４】
半導体ナノ粒子を埋め込んだＳｉ絶縁膜をアニール処理する（Ｓ１３０６）。アニール処理した半導体ナノ粒子を埋め込んだＳｉ絶縁膜を形成する（Ｓ１３０８）。このＳｉ絶縁膜は、波長６３２ｎｍで０．０１〜１．０の範囲の減衰係数（ｋ）を示し、３ＭＶ／ｃｍよりも低い電場としたときに１Ａ／ｃｍ２よりも大きい電流密度（Ｊ）を示す。Ｓ１３０８では、波長６３２ｎｍで１．８〜３．０の範囲の屈折率（ｎ）を示し、３ＭＶ／ｃｍよりも低い電場としたときに１Ａ／ｃｍ２よりも大きい電流密度（Ｊ）を示すようなアニール処理した半導体ナノ粒子を埋め込んだＳｉ絶縁膜を形成してもよい。アニール処理した半導体ナノ粒子を埋め込んだＳｉ絶縁膜は、約２００〜約１６００ｎｍの範囲の波長でスペクトル応答を示す（Ｓ１３１０）。
【００８５】
一態様において、半導体ナノ粒子を埋め込んだＳｉ絶縁膜の堆積（Ｓ１３０４）は、サブステップを含む。まず、半導体前駆体および水素を導入する（Ｓ１３０４ａ）。ＨＤＰＥＣＶＤプロセスを用いて、下部電極を被覆する半導体薄膜を堆積する（Ｓ１３０４ｂ）。上側電極に対して１３．５６〜３００ＭＨｚの周波数であり、５Ｗ／ｃｍ２未満の電力密度の電力を印加する（Ｓ１３０４ｃ）。また、下側電極に対して５０ｋＨｚ〜１３．５６ＭＨｚの範囲の周波数であり、３Ｗ／ｃｍ２以下の電力密度の電力を印加する（Ｓ１３０４ｄ）。なお、Ｓ１３０４ａにおける処理では、気圧を１〜５００Ｔｏｒｒの範囲とし、酸素原料ガスも供給する。他の態様では、Ｓ１３０４ａにおける処理において、酸素原料ガスに加えて不活性希ガスも供給する。異なる態様では、Ｓ１３０４ａにおける処理では、例えばＮ２またはＮＨ３などのような窒素原料ガスを含む水素および半導体前駆体を導入する。
【００８６】
一態様では、ＨＤＰＥＣＶＤプロセスは、誘導結合プラズマ（ＩＣＰ）源を用いる。他の態様では、ＨＤＰＥＣＶＤプロセスは、１０ｅＶよりも低い電子温度を有し、１×１０１１ｃｍ−３よりも大きいプラズマ濃度とする。半導体ナノ粒子を埋め込んだＳｉ絶縁膜は、ＲＦまたはマイクロ波の周波数で駆動する好適な高密度プラズマ技術により製造することができることにも言及する。
【００８７】
他の態様では、Ｓ１３０４ａにおける半導体前駆体および水素の供給は、例えばＳｉｎＨ２ｎ＋２またはＧｅｎＨ２ｎ＋２（ｎの値は１〜４である）、ＳｉＨｘＲ４−ｘ（ＲはＣｌ、ＢｒまたはＩであり、ｘは０〜３である）またはＧｅＨｘＲ４−ｘ（ＲはＣｌ、ＢｒおよびＩからなる群より選択され、ｘは０〜３である）などのような前駆体の供給を含む。ＳｉＯＸＮＹ膜も同様の方法により形成される。また、Ｓ１３０４においてＳｉＣｘ膜を堆積する場合、Ｃ源は好適な炭化水素を含む前駆体とすればよい。炭化水素を含む前駆体としては、例えば、アルカン（ＣｎＨ２ｎ＋２）、アルケン（ＣｎＨ２ｎ）、アルキン（ＣｎＨ２ｎ−２）、ベンゼン（Ｃ６Ｈ６）およびトルエン（Ｃ７Ｈ８）を挙げることができる。
【００８８】
Ｓ１３０８において形成されたアニール処理後の半導体ナノ粒子を埋め込んだ絶縁膜は、真性か、またはドープした半導体ナノ粒子を埋め込んだＳｉ絶縁膜である。ドープを行う場合、ドーパントは、３価、４価、５価または希土類の元素とすればよい。アニール処理後の半導体ナノ粒子を埋め込んだＳｉ絶縁膜は、深紫外線（ＵＶ）から遠赤外線（ＩＲ）の周波数領域において光吸収特性を示す（Ｓ１３１２）。
【００８９】
他の態様では、Ｓ１３０６における半導体ナノ粒子を埋め込んだＳｉ絶縁膜のアニール処理は、約１５０〜６００ｎｍまたは約９〜１１μｍのいずれかの放射波長を有する熱源を有する、フラッシュまたはレーザーアニール処理も含む。異なる態様では、半導体ナノ粒子を埋め込んだＳｉ絶縁膜は、サブステップを含む。まず、基板を約４００℃よりも高い温度に加熱する（Ｓ１３０６ａ）。約１０〜３００分の間加熱する（Ｓ１３０６ｂ）。酸素および水素、酸素、水素または不活性ガスの雰囲気下で加熱する（Ｓ１３０６ｃ）。アニール処理した半導体ナノ粒子を埋め込んだＳｉ絶縁膜の形成処理（Ｓ１３０８）は、アニール処理に応じて、Ｓｉ絶縁膜中の半導体ナノ粒子の大きさを調節する処理を含む。
【００９０】
他の態様では、Ｓ１３０２において例えば、ガラス、金属化基板またはプラスチックなどの温度に敏感な基板を下部電極の上に設ける場合、Ｓ１３０６は６５０℃よりも低い温度で半導体ナノ粒子を埋め込んだＳｉ絶縁膜をアニール処理するようにすればよい。
【００９１】
他の異なる態様では、アニール処理した半導体ナノ粒子を埋め込んだＳｉ絶縁膜のＨＤプラズマ処理は、４００℃未満の基板温度でＨ２雰囲気下において行われる（Ｓ１３０９ａ）。そして、アニール処理した半導体ナノ粒子を埋め込んだＳｉ絶縁膜を水素化する（Ｓ１３０９ｂ）。例えば、水素化は、以下に記載するようなＨＤプラズマプロセスを用いて達成することができる。
・上側電極に対して、１０Ｗ／ｃｍ２以下の電力密度、１３．５６〜３００ＭＨｚの範囲の周波数の電力を供給する。
・下側電極に対して、３Ｗ／ｃｍ２以下の電力密度、５０ｋＨｚ〜１３．５６ＭＨｚの範囲の周波数の電力を供給する。
・１〜５００ｍＴｏｒｒの範囲の圧力をかける。
・空気、またはＨ２および不活性ガスか、もしくはＨ２のいずれかを供給する。
【００９２】
本発明に係るＥＬ素子は、半導体ナノ粒子を埋め込んだＳｉ絶縁膜を用いて作製されていることを説明している。特に、ＳｉＯｘＮｙ膜およびＳｉＣｘ膜の例について詳細に説明している。他の具体的な材料の詳細および処理の詳細についても、本発明の説明を用いて行うことができる。しかし、本発明は、単にこれらの例示に限定されるものではない。当業者であれば、本発明の他の態様および実施形態についても想到し得るであろう。すなわち、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【００９３】
〔関連出願について〕
本出願は、Pooran Joshiらにより発明された「SILICON OXIDE THIN-FILMS WITH EMBEDDED NANOCRYSTALLINE SILICON」と題された係属中の特許出願（米国特許出願番号１１／４１８，２７３、代理人整理番号ＳＬＡ０９６３、２００６年５月４日出願）の一部継続出願である、Huangらにより発明された「LIGHT EMITTING DEVICE WITH A NANOCRYSTALLINE SILICON EMBEDDED INSULATOR FILM」と題された係属中の特許出願（米国特許出願番号１２／１２６，４３０、代理人整理番号ＳＬＡ２２７０、２００８年５月２３日出願）の一部継続出願である。Pooran Joshiらの発明の出願は、以下に示す出願の一部継続出願である。
米国特許出願番号１１／３２７，６１２（Pooran Joshiら、代理人整理番号ＳＬＡ８０１２、２００６年１月６日出願、「ENHANCED THIN-FILM OXIDATION PROCESS」）
米国特許出願番号１１／０１３，６０５（Pooran Joshiら、２００４年１２月１５日出願、「HIGH-DENSITY PLASMA HYDROGENATION」）
米国特許出願番号１０／８０１，３７７（Pooran Joshi、２００４年３月１５日出願、「DEPOSITION OXIDE WITH IMPROVED OXYGEN BONDING」）
米国特許出願番号１１／１３９，７２６（Joshiら、２００５年５月２６日出願、「HIGH-DENSITY PLASMA OXIDATION FOR ENHANCED GATE OXIDE PERFORMANCE」）
米国特許出願番号１０／８７１，９３９（Pooran Joshi、２００４年６月１７日出願、「HIGH-DENSITY PLASMA PROCESS FOR SILICON THIN-FILMS」）
米国特許出願番号１０／８０１，３７４（Joshiら、２００５年３月１５日出願、「METHOD FOR FABRICATING OXIDE THIN-FILMS」）
上記の特許出願の全てが本明細書中に参照として援用されている。
【００９４】
なお、本発明に係る製造方法およびＥＬ素子は、以下のように記載することも可能性である。
〔第１の構成〕
エレクトロルミネセンス（ＥＬ）用途の半導体ナノ粒子を埋め込んだＳｉ絶縁膜の製造方法であって、
下部電極を準備する工程と、
上記下部電極を被覆するように、ＮおよびＣからなる群より選択される元素を含む半導体ナノ粒子を埋め込んだＳｉ絶縁膜を堆積する工程と、
半導体ナノ粒子を埋め込んだＳｉ絶縁膜をアニール処理する工程と、
アニール処理した半導体ナノ粒子を埋め込んだＳｉ絶縁膜を形成する工程と、
約６３２ｎｍの測定で、０．０１〜１．０の範囲の減衰係数（ｋ）および３ＭＶ／ｃｍより小さい電場としたときに１平方センチメートル当たり１Ａ（Ａ／ｃｍ２）以上の電流密度を示すアニール処理された半導体ナノ粒子を埋め込んだＳｉ絶縁膜を形成する工程と、を含む製造方法。
〔第２の構成〕
上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜を堆積する工程は、
半導体前駆体および水素を導入する工程と、
ＨＤプラズマ助長化学気相成長（ＰＥＣＶＤ）プロセスを用いて、上記下部電極を被覆するようにＳｉ絶縁膜を堆積する工程と、
上側電極に対して、１３．５６〜３００ＭＨｚの範囲の周波数であり、１平方センチメートル当たり５ワット（Ｗ／ｃｍ２）未満の電力密度の電力を供給する工程と、を含む代１の構成に記載の製造方法。
〔第３の構成〕
下側電極に対して５０ｋＨｚ〜１３．５６ＭＨｚの範囲の周波数であり、３Ｗ／ｃｍ２未満の電力密度の電力を供給する工程をさらに含み、
上記半導体前駆体および水素を導入する工程は、１〜５００ｍＴｏｒｒの範囲の圧力をかけ、酸素原料ガスを供給する第２の構成に記載の製造方法。
〔第４の構成〕
酸素原料ガスを供給する工程では、Ｎ２Ｏ、ＮＯ、Ｏ２およびＯ３からなる群より選択される酸素原料ガスを供給する第３の構成に記載の製造方法。
〔第５の構成〕
半導体前駆体および水素を導入する工程は、不活性の希ガスを供給する工程をさらに含む第３の構成に記載の製造方法。
〔第６の構成〕
半導体前駆体および水素を導入する工程は、Ｎ２およびＮＨ３からなる群より選択される窒素原料ガスを供給する工程をさらに含む第３の構成に記載の製造方法。
〔第７の構成〕
半導体ナノ粒子を埋め込んだＳｉ絶縁膜をアニール処理する工程では、フラッシュランプアニール処理およびレーザーアニール処理からなる群より選択されるアニール処理を用いると共に、約１５０〜６００ｎｍおよび９〜１１μｍのいずれかの放射波長を有する熱源を用いる第１の構成に記載の製造方法。
〔第８の構成〕
ＨＤＰＥＣＶＤプロセスを用いて半導体薄膜を堆積する工程では、電子温度が１０ｅＶ未満であり、１×１０１１ｃｍ−３より大きいプラズマ濃度を用いる第２の構成に記載の製造方法。
〔第９の構成〕
上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜を堆積する工程は、ＳｉおよびＧｅからなる群より選択される半導体ナノ粒子を堆積する工程を含む第１の構成に記載の製造方法。
〔第１０の構成〕
半導体前駆体および水素を導入する工程は、ＳｉｎＨ２ｎ＋２およびＧｅｎＨ２ｎ＋２（ｎが１〜４である）、ＳｉＨｘＲ４−ｘ（ＲはＣｌ、ＢｒおよびＩからなる群より選択され、ｘは０〜３である）ならびにＧｅＨｘＲ４−ｘ（ＲはＣｌ、ＢｒおよびＩからなる群より選択され、ｘは０〜３である）からなる群より選択される半導体前駆体を供給する工程を含む第２の構成に記載の製造方法。
〔第１１の構成〕
ＨＤＰＥＣＶＤプロセスを用いて半導体薄膜を堆積する工程では、誘導結合プラズマ（ＩＣＰ）源を用いる第２の構成に記載の製造方法。
〔第１２の構成〕
アニール処理した上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜を形成する工程では、非化学量論的なＳｉＯＸＮＹ膜（Ｘ＋Ｙ＜２であり、Ｙ＞０）およびＳｉＣＸ（Ｘ＜１）からなる群より選択される薄膜を形成する第１の構成に記載の製造方法。
〔第１３の構成〕
アニール処理した上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜は、約２００〜１６００ｎｍの範囲の波長でスペクトル応答を示す第１の構成に記載の製造方法。
〔第１４の構成〕
半導体薄膜を堆積する工程では、横たわる基板の温度を４００℃未満に加熱する第２の構成に記載の製造方法。
〔第１５の構成〕
上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜をアニール処理する工程は、
横たわる基板の温度を約４００℃以上に加熱する工程と、
約１０〜３００分間加熱する工程と、
酸素および水素、酸素、水素、ならびに不活性ガスからなる群より選択される雰囲気下で加熱する工程と、を含むと共に、
アニール処理した上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜を形成する工程は、上記アニール処理に応じて、上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜中の半導体ナノ粒子のサイズを変化させる工程を含む第１の構成に記載の製造方法。
〔第１６の構成〕
下部電極を準備する工程は、ガラス基板、めっき基板およびプラスチック基板からなる群より選択される温度感応性基板上に上記下部電極を配置する工程を含み、上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜をアニール処理する工程では、６５０℃未満でアニール処理する第１の構成に記載の製造方法。
〔第１７の構成〕
上記アニール処理された半導体ナノ粒子を埋め込んだＳｉ絶縁膜を形成する工程では、真性の半導体ナノ粒子を埋め込んだＳｉ絶縁膜、あるいは、ドープした半導体ナノ粒子を埋め込んだＳｉ絶縁膜を形成する第１の構成に記載の製造方法。
〔第１８の構成〕
ドーパントを含むアニール処理された半導体ナノ粒子を埋め込んだＳｉ絶縁膜を形成する工程は、３価、４価、５価および希土類の元素からなる群より選択されるドーパントを含む半導体ナノ粒子を埋め込んだＳｉ絶縁膜を形成する工程と、
ドーピングに応じて、深紫外線（ＵＶ）から遠赤外線（ＩＲ）までの周波数の範囲において光吸収を示すアニール処理された後のドーパントを含む半導体ナノ粒子を埋め込んだＳｉ絶縁膜を形成する工程と、を含む第１７の構成に記載の製造方法。
〔第１９の構成〕
アニール処理した半導体ナノ粒子を埋め込んだＳｉ絶縁膜を形成する工程では、６３２ｎｍの測定で１．８〜３．０の範囲の屈折率を示すと共に、３ＭＶ／ｃｍより小さい電場としたときに１Ａ／ｃｍ２よりも大きい電流密度を示すアニール処理された半導体ナノ粒子を埋め込んだＳｉ絶縁膜が形成される第１の構成に記載の製造方法。
〔第２０の構成〕
アニール処理した上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜を、４００℃未満の基板を用いてＨ２雰囲気下でＨＤプラズマ処理する工程と、
アニール処理した上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜を水素化する工程と、をさらに含む第１の構成に記載の製造方法。
〔第２１の構成〕
ＨＤプラズマプロセスを用いて、アニール処理した上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜を水素化する工程は、
上側電極に対して、１３．５６〜３００ＭＨｚの範囲の周波数であり、１０Ｗ／ｃｍ２以下の電力密度の電力を供給する工程と、
下側電極に対して、５０ｋＨｚ〜１３．５６ＭＨｚの範囲の周波数であり、３Ｗ／ｃｍ２以下の電力密度の電力を供給する工程と、
１〜５００ｍＴｏｒｒの範囲の圧力をかける工程と、
Ｈ２および不活性ガスならびにＨ２からなる群より選択されるガスを供給する工程と、含む第２０の構成に記載の製造方法。
〔第２２の構成〕
半導体ナノ粒子を埋め込んだＳｉ絶縁膜を有するエレクトロルミネセンス（ＥＬ）素子であって、
下部電極と、
約６３２ｎｍの測定で０．０１〜１．０の範囲の減衰係数（ｋ）および３ＭＶ／ｃｍより小さい電場としたときに１平方センチメートル当たり１Ａ（Ａ／ｃｍ２）よりも大きい電流密度を示し、ＮおよびＣからなる群より選択される元素を含む上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜と、
上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜を被覆するように設けられている上部電極と、を備えるＥＬ素子。
〔第２３の構成〕
上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜は、３価、４価、５価および希土類の元素からなる群より選択されるドーパントを含み、
当該ＥＬ素子は、深紫外線（ＵＶ）から遠赤外線（ＩＲ）までの周波数の範囲において光吸収特性を示す第２２の構成に記載のＥＬ素子。
〔第２４の構成〕
上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜は、６３２ｎｍの測定で１．８〜３．０の範囲の屈折率（ｎ）および３ＭＶ／ｃｍより小さい電場としたときに１Ａ／ｃｍ２よりも大きい電流密度を示す第２２の構成に記載のＥＬ素子。
〔第２５の構成〕
上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜は、約２００〜６００ｎｍの範囲における波長でスペクトル応答を示す第２２の構成に記載のＥＬ素子。
〔第２６の構成〕
上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜は、非化学量論的なＳｉＯＸＮＹ薄膜（Ｘ＋Ｙ＜２であり、Ｙ＞０）およびＳｉＣＸ（Ｘ＜１）からなる群より選択される第２２の構成に記載のＥＬ素子。
〔第２７の構成〕
上記半導体ナノ粒子を埋め込んだＳｉ絶縁膜における半導体ナノ粒子は、ＳｉおよびＧｅからなる群より選択される第２２の構成に記載のＥＬ素子。
【産業上の利用可能性】
【００９５】
本発明に係る製造方法を用いて製造されたＥＬ素子は、液晶ディスプレイなどにおいて好適に利用することができる。
【符号の説明】
【００９６】
１００      ＥＬ素子
１０２      下部電極
１０４      Ｓｉ絶縁膜
１０６      上部電極
【図１】
0004949419.tif 000009
【図２】
0004949419.tif 000010
【図３】
0004949419.tif 000011
【図４】
0004949419.tif 000012
【図５】
0004949419.tif 000013
【図６】
0004949419.tif 000014
【図７】
0004949419.tif 000015
【図８】
0004949419.tif 000016
【図９】
0004949419.tif 000017
【図１０】
0004949419.tif 000018
【図１１】
0004949419.tif 000019
【図１２】
0004949419.tif 000020
【図１３】
0004949419.tif 000021