(57)【特許請求の範囲】
【請求項１】
所定の周期で蛇行するトラックが形成されたディスク状記録媒体に対して光ビームを照射する照射手段と、
前記ディスク状記録媒体からの前記光ビームの反射光を受光し、電気信号を出力する受光手段と、
前記受光手段からの出力信号に基づいて前記トラックの蛇行周期に係る周波数を有するウォブル信号を生成する信号生成手段と、
制御信号の周波数を逓倍することによりクロックを生成するクロック生成手段と、
前記クロックに基づいて前記ウォブル信号に応じた周波数の信号を生成し、前記ウォブル信号と前記ウォブル信号に応じた周波数の信号とを乗算処理することにより前記ウォブル信号と前記クロックとの位相差に応じた信号を出力する乗算手段と、
前記乗算手段の出力信号をデジタル信号に変換するＡＤ変換部と、
前記ＡＤ変換部から出力されたデジタル信号をシリアルデータに変換して出力するシリアル変換部と、
前記シリアル変換部から出力されたシリアルデータを入力し、前記シリアルデータから前記ウォブル信号とクロックとの位相差に応じたデジタル信号を検出する受信手段と、
前記受信手段により検出されたデジタル信号に基づいて前記ウォブル信号と前記クロックとの位相差を検出する位相差検出手段と、
前記位相差検出手段により検出された位相差に応じて前記ウォブル信号に同期した前記制御信号を生成し、前記生成した制御信号を前記クロック生成手段に出力する制御信号生成手段とを備える信号処理装置。
【請求項２】
前記クロック生成手段、前記乗算手段、前記ＡＤ変換部、及び前記シリアル変換部を一つのアナログ集積回路として構成し、前記受信手段、前記位相差検出手段、及び前記制御信号生成手段を一つのデジタル集積回路として構成したことを特徴とする請求項１記載の信号処理装置。
【請求項３】
前記シリアル変換部は、前記クロック生成手段から出力されたクロックに応じて前記ＡＤ変換部から出力されたデジタル信号をシリアルデータに変換することを特徴とする請求項１または２記載の信号処理装置。
【請求項４】
前記制御信号生成手段は、前記位相差検出手段の出力に応じた周波数の正弦波を生成する発信器を有し、前記正弦波を前記制御信号として出力することを特徴とする請求項１から３の何れか１項に記載の信号処理装置。
【請求項５】
所定の周波数の固定クロックを生成する固定クロック生成部を備え、前記発信器は前記前記位相差検出手段の出力に応じて前記固定クロックをカウントすることにより前記正弦波を生成することを特徴とする請求項４記載の信号処理装置。
【請求項６】
前記受光手段からの出力信号に基づいて前記ディスク状記録媒体に記録されたデータを検出するためのＲＦ信号を生成するＲＦ信号生成部と、前記ＲＦ信号生成部から出力されたＲＦ信号を前記固定クロックに応じてデジタル信号に変換する第２のＡＤ変換部と、前記第２のＡＤ変換部から出力されたデジタル信号に基づいて前記ディスク状記録媒体に記録されたデータを検出する手段とを備えたことを特徴とする請求項５記載の信号処理装置。
【請求項７】
前記クロック生成手段、前記乗算手段、前記ＡＤ変換部、前記シリアル変換部、及び前記ＲＦ信号生成部を一つのアナログ集積回路として構成し、前記受信手段、前記位相差検出手段、前記制御信号生成手段、前記固定クロック生成部、及び前記第２のＡＤ変換部を一つのデジタル集積回路として構成したことを特徴とする請求項６記載の信号処理装置。
【請求項８】
前記受光手段は複数の受光部を有し、
前記固定クロックを分周する分周手段と、
前記複数の受光部からの出力信号をそれぞれ前記分周手段により分周されたクロックに応じてデジタル信号に変換する第３のＡＤ変換部と、
前記第３のＡＤ変換部から出力された複数のデジタル信号を前記固定クロックに応じて多重し、シリアルデータとして出力する第２のシリアル変換部と、
前記第２のシリアル変換部からのシリアルデータを入力し、前記シリアルデータから前記複数の受光部からの出力信号に対応する複数のデジタル信号を検出する第２の受信手段と、
前記第２の受信手段により検出されたデジタル信号に基づいて前記照射手段のトラッキングを制御するための信号を生成するサーボ処理部とを備えたことを特徴とする請求項５に記載の信号処理装置。
【請求項９】
前記クロック生成手段、前記乗算手段、前記分周手段、前記第３のＡＤ変換部、及び前記第２のシリアル変換部を一つのアナログ集積回路として構成し、前記第２の受信手段、前記サーボ処理部、及び前記固定クロック生成部を一つのデジタル集積回路として構成したことを特徴とする請求項８記載の信号処理装置。
【請求項１０】
前記ＡＤ変換部はΔΣＡＤ変換器を含むことを特徴とする請求項１から９の何れか１項に記載の信号処理装置。
【請求項１１】
所定の周期で蛇行するトラックが形成されたディスク状記録媒体に対して光ビームを照射する照射手段と、
前記ディスク状記録媒体からの前記光ビームの反射光を受光し、電気信号を出力する受光手段と、
前記受光手段からの出力信号に基づいて前記トラックの蛇行周期に係る周波数を有するウォブル信号を生成する信号生成手段と、
制御信号の周波数を逓倍することによりクロックを生成するクロック生成手段と、
前記クロックに基づいて前記ウォブル信号に応じた周波数の信号を生成し、前記ウォブル信号と前記ウォブル信号に応じた周波数の信号とを乗算処理することにより前記ウォブル信号と前記クロックとの位相差に応じた信号を出力する乗算手段と、
前記乗算手段の出力信号をデジタル信号に変換するＡＤ変換部と、
前記ＡＤ変換部から出力されたデジタル信号をシリアルデータに変換して出力するシリアル変換部と、
前記シリアル変換部から出力されたシリアルデータを入力し、前記シリアルデータから前記ウォブル信号とクロックとの位相差に応じたデジタル信号を検出する受信手段と、
前記受信手段により検出されたデジタル信号に基づいて前記ウォブル信号と前記クロックとの位相差を検出する位相差検出手段と、
前記位相差検出手段により検出された位相差に応じて前記ウォブル信号に同期した前記制御信号を生成し、前記生成した制御信号を前記クロック生成手段に出力する制御信号生成手段と、
所定の周波数の固定クロックを生成する固定クロック生成部と、
前記受光手段からの出力信号に基づいて前記ディスク状記録媒体に記録されたデータを検出するためのＲＦ信号を生成するＲＦ信号生成部と、
前記ＲＦ信号生成部から出力されたＲＦ信号を前記固定クロックに応じてデジタル信号に変換する第２のＡＤ変換部と、
前記第２のＡＤ変換部から出力されたデジタル信号に基づいて前記ディスク状記録媒体に記録されたデータを検出するデータ検出手段と、
前記固定クロックを分周する分周手段と、
前記受光手段からの出力信号を前記分周手段により分周されたクロックに応じてデジタル信号に変換する第３のＡＤ変換部と、
前記第３のＡＤ変換部から出力されたデジタル信号を前記固定クロックに応じて多重し、シリアルデータとして出力する第２のシリアル変換部と、
前記第２のシリアル変換部からのシリアルデータを入力し、前記受光手段からの出力信号に対応するデジタル信号を検出する第２の受信手段と、
前記第２の受信手段により検出されたデジタル信号に基づいて前記照射手段のトラッキングを制御するための信号を生成するサーボ処理部とを備え、
前記クロック生成手段、前記乗算手段、前記ＡＤ変換部、前記シリアル変換部、前記ＲＦ信号生成部、前記分周手段、前記第３のＡＤ変換部、及び前記第２のシリアル変換部を一つのアナログ集積回路として構成し、前記受信手段、前記位相差検出手段、前記制御信号生成手段、前記固定クロック生成部、前記第２のＡＤ変換部、前記第２の受信手段、及び前記サーボ処理部を一つのデジタル集積回路として構成したことを特徴とする信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号処理装置に関し、特に、ディスク状記録媒体に対して光ビームを照射して、その反射光を電気信号に変換して処理する装置に関する。
【背景技術】
【０００２】
従来、ＤＶＤなどの光ディスクに対して映像データなどの情報信号を記録再生する装置が知られている。
【０００３】
ＤＶＤには所定の周期で蛇行するトラック（ウォブル）が予め形成されており、ディスク上に記録されるデータはこの蛇行周期（ウォブル周期）と同期している必要がある。
【０００４】
そのため、ＤＶＤにデータを記録する際、ディスクに対する光ビームの反射光を利用して、ウォブルに位相同期したクロックを生成し、このクロックを用いてディスク上にデータを記録している。（例えば、特許文献１参照）
また、ＤＶＤに対してデータの書き込み、読み出しを行うドライブ装置では、ディスクから読み出したデータに同期したクロックを生成し、この再生クロックに従って再生されたデジタルデータを処理している。
【０００５】
更に、この種の装置においては、記録時において、ディスクが所定の回転速度で回転するよう制御している。
【０００６】
また、再生信号に同期したクロックを生成する際には、ＰＬＬ回路が用いられる。
【０００７】
また、上記のクロック生成にはＰＬＬ回路を用いるが、ＰＬＬ回路を従来のアナログ回路で設計した場合、温度変化や経年変化、製造時ばらつきによるクロックの変動の影響が大きいため、デジタル回路で構成することが望まれる。
【０００８】
そのため、信号の増幅やＡＤ変換と言った最低限必要なアナログ信号処理をアナログ専用ＩＣで実行し、後の処理はデジタル信号処理ＬＳＩで実行するといった手段がとられる。
【特許文献１】特開２００２−２３０７５７
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、アナログ専用ＩＣとデジタル信号処理ＬＳＩ間で受け渡す信号の種類が多くなると、そのために必要なＩＣのピン数が増加する傾向にある。このピン数増加は、実装上の制約やチップのコスト増加につながるため、ピン数を減らすための仕組みが必要である。
【００１０】
また、元々ＤＶＤでは再生データの周波数が高く、更に近年では、２倍速や４倍速など、高速の書き込み、読み出しが一般的となっている。このため、再生ＲＦ信号のＡＤ変換後のデータビットレートは非常に広帯域となる。このため、再生ＲＦ信号をアナログ信号処理ＩＣでＡＤ変換し、そのデータをデジタル信号処理ＬＳＩに渡す場合には、両者間の正確なデータの受け渡しが困難である。
【００１１】
本発明は、上記の点に鑑みてなされたものであり、アナログ信号処理ＩＣとデジタル信号処理ＬＳＩにおいて、アナログデジタルの切り分けを最適化することを目的とする。
【００１２】
また、回路規模を抑えながら、安価な構成で光ディスクからの再生信号を処理することができる装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、所定の周期で蛇行するトラックが形成されたディスク状記録媒体に対して光ビームを照射する照射手段と、前記ディスク状記録媒体からの前記光ビームの反射光を受光し、電気信号を出力する受光手段と、前記受光手段からの出力信号に基づいて前記トラックの蛇行周期に係る周波数を有するウォブル信号を生成する信号生成手段と、制御信号の周波数を逓倍することによりクロックを生成するクロック生成手段と、前記クロックに基づいて前記ウォブル信号に応じた周波数の信号を生成し、前記ウォブル信号と前記ウォブル信号に応じた周波数の信号とを乗算処理することにより前記ウォブル信号と前記クロックとの位相差に応じた信号を出力する乗算手段と、前記乗算手段の出力信号をデジタル信号に変換するＡＤ変換部と、前記ＡＤ変換部から出力されたデジタル信号をシリアルデータに変換して出力するシリアル変換部と、前記シリアル変換部から出力されたシリアルデータを入力し、前記シリアルデータから前記ウォブル信号とクロックとの位相差に応じたデジタル信号を検出する受信手段と、前記受信手段により検出されたデジタル信号に基づいて前記ウォブル信号と前記クロックとの位相差を検出する位相差検出手段と、前記位相差検出手段により検出された位相差に応じて前記ウォブル信号に同期した前記制御信号を生成し、前記生成した制御信号を前記クロック生成手段に出力する制御信号生成手段とを備える。
【発明の効果】
【００１４】
本発明により、ＡＤ変換後のデータをシリアライズすることによりチップ間のピン削減を実現した。
【発明を実施するための最良の形態】
【００１５】
以下、図面を用いて本発明の実施形態を説明する。
【００１６】
図１は、本発明の実施形態におけるディスク装置の構成を示す図である。図１の装置では、予め蛇行するトラックが形成された光ディスクＤに対して光ビームを照射して情報信号を記録再生する。本実施形態では、光ディスクＤとしてＤＶＤ−Ｒを用いる。
【００１７】
図１において、１０１は映像データなどの情報データを入力する入力部、１０２は再生されたデータを出力する出力部である。１０３は、記録時においては入力された情報データを処理して記録に適した形態に変換し、再生時においては、ディスクからの反射光を処理すると共に再生データを処理して出力する信号処理部である。１０４はレーザドライバ、１０５はレーザビームを照射するレーザダイオードである。
【００１８】
１０６はビームスプリッタ、１０７はレンズである。１１２はレーザダイオード１０５の出射パワーを計測するフロントモニターである。レーザダイオード１０５、ビームスプリッタ１０６、レンズ１０７、フロントモニター１１２は光ピックアップユニット（ＯＰＵ）１１３を構成する。１０８は光ディスクＤを回転させるスピンドルサーボ回路であり、公知のスピンドルモータを含む。スピンドルサーボ回路１０８は、後述の様に信号処理部１０３から出力されるスピンドルエラー信号に従ってディスクＤの回転を制御する。
【００１９】
１０９はピックアップサーボ回路である。ピックアップサーボ回路１０９は、ＯＰＵ１１３を移動するピックアップモータと、レンズの位置を移動させるアクチュエータを有している。そして、ピックアップサーボ回路１０９は、後述の様に信号処理部１０３から出力されたフォーカスエラー、トラッキングエラー信号に従って、ディスクＤに対するレーザビームの照射位置、フォーカスを制御する。
【００２０】
１１０はＣＰＵを含むシステム制御部であり、操作部１１１からの指示によって各部を制御する。１１１は電源スイッチや記録、再生スイッチなど、各種のスイッチを有する操作部である。
【００２１】
記録時においては、入力された情報データに対し、信号処理部１０３により必要な処理を施す。そして、記録データに対してＮＲＺＩ変調処理を行い、ＮＲＺＩ変調処理後の記録データの１、０のマーク長に応じて、レーザドライバを駆動するための変調信号（ライトストラテジー信号）を生成し、ＬＤＤ１０４に出力する。ＬＤＤ１０４は、１０３の出力信号に応じた電流を出力してレーザダイオード１０５のレーザビーム出射量を制御し、ビームスプリッタ１０６、レンズ１０７を介してディスクＤ上にビームを照射する。
【００２２】
ＤＶＤ−Ｒでは、記録時にはディスク上のウォブル周期に同期したクロックでデータ記録を行う必要がある。またウォブルにはディスク上の位置情報を示す物理アドレス情報が埋め込まれている。このため、再生時、記録時ともに、ディスク反射光からウォブル信号を再生して、ウォブル信号に同期した記録クロックを生成すると共に、ウォブルに埋め込まれたアドレス情報を再生する必要がある。
【００２３】
具体的には、ディスクＤに対してレーザダイオード１０５によりレーザビームを照射する。そして、ディスクＤからの反射光をビームスプリッタ１０２により受け、信号処理部１０３に送る。信号処理部１０３では、ディスクからの反射光を処理してウォブル信号を生成し、ウォブル信号を用いて記録用のクロックを生成するとともに、アドレス再生を行う。
【００２４】
また、再生時においては、ディスクＤからの反射光を信号処理部１０３に送り、再生されたデータに同期したクロックを生成する。そして、この再生クロックに従ってディスクＤに既に記録された情報データを検出して出力する。
【００２５】
次に、本実施形態の特徴的な構成である、信号処理部１０３について説明する。
【００２６】
また、再生時においては、ディスクＤからの反射光を信号処理部１０３に送り、再生されたデータに同期したクロックを生成する。そして、この再生クロックに従ってディスクＤに既に記録された情報データを検出して出力する。
【００２７】
次に、本実施形態の特徴的な構成である、信号処理部１０３について説明する。
【００２８】
図２は信号処理部１０３の構成を示す図であり、信号処理部１０３は、三つの集積回路から構成される。２０１は光電変換ＩＣ（ＯＥＩＣ：Ｏｐｔｉｃａｌ  Ｅｌｅｃｔｒｉｃａｌ  ＩＣ）、２０２はアナログフロントエンド（ＡＦＥ）、２０３はデジタル処理回路である。ＯＥＩＣ２０１、ＡＦＥ２０２はそれぞれアナログ信号処理回路として機能し、デジタル処理回路２０３はデジタル信号処理回路として機能している。そして、ＡＦＥ２０２の各回路を一つのアナログ集積回路として構成し、デジタル処理回路２０３の各回路を一つのデジタル集積回路として構成する。
【００２９】
図２において、ビームスプリッタ１０２からの反射光が受光センサ２０１ａに出力される。受光センサ２０１ａは、反射光を受けて光−電流変換を行い、受光量に応じた電流値をＩ／Ｖ変換器アンプ２０１ｂに出力する。Ｉ／Ｖ変換器２０１ｂは、受光センサ２０１ａから出力された電流値を電圧値に変換し、ＡＦＥ２０２に出力する。
【００３０】
図３は受光センサ２０４ａの様子を示している。受光センサ２０４ａは、矢印３０２方向に移動するディスクＤのトラック３０１に対して図３に示す様に配置される。受光センサ２０４は、図３に示す様に、Ａ〜Ｈの八つの受光部を有する。すなわち、Ａ〜ＤのメインセンサーとＥ〜Ｈのサブセンサーである。
【００３１】
そして、各受光部から電気信号が出力される。また、後述するデータ再生ＲＦ信号処理用にメインセンサーを加算した信号（Ａ＋Ｂ＋Ｃ＋Ｄ）も別途出力される。
【００３２】
図２に戻り、受光センサ２０１ａの受光部Ａ〜Ｄの出力信号が、ＡＦＥ２０２におけるプレ処理部２０５、２１１に出力される。また、受光センサ２０１ａの受光部Ａ〜Ｈの出力信号が２１１に出力され、前述のメインセンサーを加算した信号がプレ処理部２１０に出力される。
【００３３】
また、ビームスプリッタ１０２における一部の信号はフロントモニターＩＣ（ＦＭ）１１２に出力し、電気信号が信号処理部１０３へと出力される。
【００３４】
次に、ウォブル信号の処理について説明する。
【００３５】
プレ処理部２０５は、受光センサ２０４ａの出力信号に対し、フィルタリングによるノイズ除去や、増幅処理等のプレ処理を施す。そして、受光センサ２０４ａの出力を公知のプッシュプル法（Ａ＋Ｄ−Ｂ−Ｃ）により演算することで、ディスクＤのトラックの蛇行周期に同期したウォブル信号を生成してＡＤ変換器（ＡＤＣ）２０６とＬＰＰ検出部２０９に出力する。
【００３６】
本実施形態において、ＡＤＣ２０６はΔΣ型ＡＤ変換器を用いた。そして、ウォブルクロックを分周したパルスに従ってΔΣＡＤ変換器のＳＷ動作を行う。この様な構成により、ウォブル信号とウォブルクロックの分周パルスとの乗算処理を利用したヘテロダイン検波を行い、その結果としてウォブル信号とウォブルクロックとの位相差に応じた信号を得る。そして、この乗算結果の信号をデジタル信号に変換し、パラレル−シリアル変換部（Ｐ／Ｓ）２０７に出力する。
【００３７】
ＰＬＬ２０８には、後述の様に、デジタル処理回路２０３におけるＷＢＬ処理部２１６から出力された６．５４ＭＨｚの正弦波信号が供給されている。ＰＬＬ２０８は、この正弦波信号の周波数を８逓倍し、ＤＶＤ−Ｒ、２倍速記録時のクロック相当の５２．３２ＭＨｚの動作クロックを発生し、ＡＤＣ２０６に対してサンプリングクロックとして出力する。また、ＰＬＬ２０８は、この動作クロックをＬＰＰ検出部２０９及び、Ｐ／Ｓ２０７に出力する。ＰＬＬ２０８の出力クロックは、本実施形態における記録用のクロックとして使用される。
【００３８】
ここで、ＡＤＣ２０６について説明する。
【００３９】
図４はＡＤＣ２０６の構成を示す図である。
【００４０】
図４において、ＡＤＣ２０６は、スイッチ４０１、４０４、符号反転回路４０２、４０５、ΔΣＡＤ変換器４０３、４０６、カウンタ４０７及び、分周器４０８から構成される。
【００４１】
ウォブル信号は、スイッチ４０１、４０４の一方の端子と、符号反転回路４０２、４０５に送られる。符号反転回路４０２、４０５はそれぞれ、入力されたウォブル信号の符号を反転してスイッチ４０１、４０４の他方の端子に出力する。
【００４２】
スイッチ４０１、４０４はそれぞれ、カウンタ４０７からの切り替え信号に従い、入力されたウォブル信号と符号反転回路４０２、４０５からの反転されたウォブル信号のうちの一方を選択してΔΣ型ＡＤ４０３、４０６に出力する。
【００４３】
カウンタ４０７はＰＬＬ２０８から出力された動作クロック（例えばＤＶＤの２倍速なら５２．３２ＭＨｚ）を１８６カウントすることで、ウォブル周波数（２８０ＫＨｚ）に相当する矩形のサイン波信号とコサイン波信号を生成する。そして、これらの信号をスイッチ４０１、４０４の切り替え信号として出力する。
【００４４】
スイッチ４０１、４０４の出力は、それぞれΔΣＡＤ変換器４０３、４０６により、１サンプル１ビットのデジタルデータに変換され、Ｐ／Ｓ２０７に出力される。
【００４５】
次に、ＡＤＣ２０６について詳細に説明する。
【００４６】
本実施形態では、図４に示したＡＤＣ２０６の機能を、ΔΣ型ＡＤ変換器の特徴を用いることで実現する。図７は、ＡＤＣ２０６のうち、スイッチ４０１、符号反転回路４０２、及びΔΣＡＤ４０３の回路構成を示す図である。
【００４７】
図７において、７０２、７１０はコンデンサ（キャパシタ）であり、その容量をそれぞれＣ０，Ｃ１とする。７０１、７０３、７０４、７０５、７０９、７１１、７１２、７１３はそれぞれコンデンサ７０２、７１０の周囲に配置され、決められたタイミングでオン、オフされるスイッチである。
【００４８】
そして、キャパシタ７０２、スイッチ７０１、７０３、７０４、７０５により一つのスイッチトキャパシタ回路７１７を構成する。また、キャパシタ７１０、スイッチ７０９、７１１、７１２、７１３により一つのスイッチトキャパシタ回路７１８を構成する。
【００４９】
７０６は容量Ｃ２のコンデンサ、７０７は反転アンプである。７０８は、ＰＬＬ２０８からのクロックを分周器４０８により４分周したサンプリングクロックに応じて入力されたアナログ信号を閾値と比較して、比較結果に基づき、１サンプル１ビットのデジタル信号に変換するＡＤ変換器である。ＡＤ変換器７０８の出力はＰ／Ｓ２０７に出力される。
【００５０】
７１４は、カウンタ４０７からの矩形波（切り替え信号）とタイミング信号生成部７１６からのタイミング信号とに基づき、スイッチ７０１、７０３、７０４、７０５のオン、オフを制御するスイッチ制御部である。また、７１５はＡＤ変換器７０６の出力とタイミング信号生成部７１６からのタイミング信号とに基づいて、スイッチ７０９、７１１、７１２、７１３のオン、オフを制御するスイッチ制御部である。
【００５１】
図７において、コンデンサ７０２の周囲にはスイッチ７０１、７０３、７０４、７０５が接続されている。タイミング信号生成部７１６は、ＰＬＬ２０８からの動作クロックを用いて、ウォブル信号周波数に関連した図１１に示すタイミング信号１１０１、１１０２を生成し、スイッチ制御部７１４、７１５に出力する。タイミング信号１１０１、１１０２は、カウンタ４０７からの切り替え信号と同じ周波数の信号であり、互いにハイレベル期間がオーバーラップしない信号である。
【００５２】
スイッチ制御部７１４は、カウンタ４０７からの矩形波のレベルと、タイミング信号１１０１、１１０２に基づいて、各スイッチのオン、オフを制御する。
【００５３】
また、スイッチ７０３とスイッチ７１１は、図７のＡ点を通じて反転アンプ７０７のマイナス端子に接続されており、反転アンプ７０７のマイナス端子と出力端子の間にはコンデンサ７０６が接続されている。
【００５４】
Ａ点に流れ込んだ電荷は、反転アンプ７０７のマイナス端子のインピーダンスが十分大きければ全てコンデンサ７０６に流れると考えることができ、またＡ点は仮想接地と考えることができる。
【００５５】
ここで、カウンタ４０７からの矩形波がローレベルであった場合、信号１１０１によりスイッチ７０１、７０５を切り替え、信号１１０２によりスイッチ７０３、７０４を切り替える。即ち、信号１１０１がハイレベルとなるタイミングではスイッチ７０１、７０５がオンになり、スイッチ７０３、７０４はオフされる。
【００５６】
これにより、コンデンサ７０２にＱ＝Ｃ０×Ｖｉｎに相当する電荷がチャージされる。次に、信号１１０２がハイレベルとなるタイミングではスイッチ７０３、７０４がオンになり、スイッチ７０１、７０５はオフされる。
【００５７】
これにより、コンデンサ７０２にチャージされた電荷が、全てコンデンサ７０６に移される。
【００５８】
一方、カウンタ４０７からの矩形波がハイレベルであった場合、信号１１０１によりスイッチ７０１、７０３を切り替え、信号１１０２によりスイッチ７０４、７０５を切り替える。即ち、信号１１０１がハイレベルとなるタイミングではスイッチ７０１、７０３がオンになり、スイッチ７０４、７０５はオフされる。
【００５９】
これにより、ＶｉｎとＣ０とで定まる電荷がコンデンサ７０２から引き抜かれる。
【００６０】
また、信号１１０２がハイレベルとなるタイミングでは、スイッチ７０４、７０５がオンになり、スイッチ７０１、７０３はオフされる。これにより、コンデンサ７０２がディスチャージされる。
【００６１】
このように各スイッチを制御することにより、コンデンサ７０６のチャージの方向を反転させることができ、結果として符号反転を実現することができる。
【００６２】
また、ΔΣ型ＡＤ変換器として動作させるために、スイッチ７０９、７１１、７１２、７１３の制御が必要である。
【００６３】
即ち、スイッチ制御部７１５は、ＡＤ変換器７０８の出力が０の場合は、信号１１０１によりスイッチ７０９、７１３を切り替え、信号１１０２によりスイッチ７１１、７１２を切り替える。即ち、信号１１０１がハイレベルとなるタイミングでスイッチ７０９と７１３がオンになり、Ｑ＝Ｃ１×Ｖｒｅｆに相当する電荷がコンデンサ７１０にチャージされる。
【００６４】
一方、ＡＤ変換器７０８の出力が１の場合は、信号１１０１によりスイッチ７０９、７１１を切り替え、信号１１０２によりスイッチ７１２、７１３を切り替える。即ち、信号１１０１がハイレベルとなるタイミングでスイッチ７０９と７１１がオンになり、Ｑ＝Ｃ１×Ｖｒｅｆに相当する電荷がコンデンサ７１０から引き抜かれる。そして、信号１１０２がハイレベルとなるタイミングでスイッチ７１２と７１３がオンになることで、コンデンサ７１０がディスチャージされる。
【００６５】
この様に各スイッチを制御することにより、ウォブル信号の電圧ＶｉｎはＣ０／Ｃ２倍され、基準信号の電圧ＶｒｅｆはＣ１／Ｃ２倍される。そして、これらが加算されたのち積分されることになり、ウォブル信号をカウンタ４０７からの矩形波で符号反転した信号をデジタル信号に変換するΔΣ型ＡＤ変換器として動作させることがでる。
【００６６】
以上が、ＡＤＣ２０６のうち、スイッチ４０１、符号反転回路４０２、及びΔΣＡＤ４０３の構成についての説明であるが、スイッチ４０４、符号反転回路４０５、及びΔΣ型ＡＤ４０６も、図７に示した構成により同様に実現できる。
【００６７】
次に、ランドプリピット検出部２０９について説明する。
【００６８】
ＤＶＤ−Ｒにおいては、ディスク上のトラックにおける所定の位置にランドプリピット（ＬＰＰ）が形成されている。このランドプリピットは、ウォブル信号に対して所定の位相を有しており、このランドプリピットを検出することでディスク上のアドレスを検出することができる。図５（ａ）は、ウォブル信号とＬＰＰの波形を示している。ウォブル信号のレベルをしきい値５０２と比較することにより、ＬＰＰ波形５０１を検出することができる。
【００６９】
図５（ｂ）はＬＰＰ検出部２０９の構成を示す図である。
【００７０】
図５（ｂ）において、比較器５０３にはプレ処理部２０５からのウォブル信号が入力される。また、カウンタ５０４は、ＰＬＬ２０８から出力された５２ＭＨｚの動作クロックを０〜１８５までカウントする。そして、１８５までカウントすると０に自己リセットする。
【００７１】
比較器５０３は、このウォブル信号のレベルと閾値とを比較する。そして、信号レベルが閾値よりも小さくなったことを検出すると、その時点でのカウンタ５０４のカウント値を取得して、ＬＰＰの検出タイミングを示すデジタル信号として出力する。
【００７２】
カウンタ５０４が０〜１８５までカウントする周期は、ウォブル信号の周期に等しい。そのため、比較器５０３によりＬＰＰを検出した時点におけるカウンタ５０４のカウント値を取得することで、ウォブル信号に対するＬＰＰの位相を検出することができる。
【００７３】
図２に戻り、Ｐ／Ｓ２０７は、ＰＬＬ２０８からのクロックに従い、ＡＤＣ２０６からのデジタル信号と、ＬＰＰ検出部２０９からの出力データとを多重してシリアル信号に変換し、デジタル処理回路２０３に送る。また、Ｐ／Ｓ２０７は更に、所定のタイミングで同期データを多重してデジタル処理回路２０３に送る。
【００７４】
また、ＰＬＬ２０８からの動作クロックは、Ｐ／Ｓ２０７からのデジタルデータとは独立にデジタル処理回路２０３に送られる。このＰＬＬ２０８からのクロック（ウォブルクロック）は、デジタル処理回路２０３において、記録用のクロックとして使用される。
【００７５】
デジタル処理回路２０３において、シリアル−パラレル変換部（Ｓ／Ｐ）２１５は、ＰＬＬ２０８からのクロックに従い、Ｐ／Ｓ２０７から出力されたデジタルデータを入力する。そして、図２におけるΔΣＡＤ変換器４０３、４０６の出力、ＬＰＰ検出データをそれぞれ分離してウォブル処理部（ＷＢＬ）２１６に送る。
【００７６】
Ｓ／Ｐ２１５は、ＰＬＬ２０８からのクロックに応じて、入力したシリアルデータを保持するシフトレジスタと、入力したシリアルデータ列から同期データを検出し、パラレルデータの出力タイミングを制御するタイミング制御部を持つ。
【００７７】
図６はＷＢＬ処理部２１６の構成を示す図である。
【００７８】
図６において、図４のΔΣＡＤ変換器４０３、４０６の出力がＳ／Ｐ２１５により分離され、平均化フィルタ６０１、６０２に出力される。平均化フィルタ６０１、６０２は、入力された１ビットのΔΣＡＤＣの高域ノイズをカットし、多ビット化するデシメーションフィルターの効果と共に、デジタルデータを時間方向に平均化し、サンプリングレートの低いデジタルデータに変換して、後段の処理速度を緩和させる。フィルタ結果はそれぞれ乗算器６０３、６０４に出力する。
【００７９】
乗算器６０３、６０４はそれぞれ、平均化フィルタ６０１、６０２の出力に対し、ＡＧＣ回路６０６からのゲインを乗算する。そして、乗算器６０３は乗算結果をＲＭＳ回路６０７に出力する。また、乗算器６０４は乗算結果をループフィルタ６０５とＲＭＳ回路６０７に出力する。
【００８０】
ＲＭＳ回路６０７は、各乗算器からの出力信号を、それぞれ２乗してから加算し、平方根を求めることで実効値（ＲＭＳ：Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）を求める。そして、その結果をＡＧＣ回路６０６に出力する。ＡＧＣ回路６０６は、ＲＭＳ値と所定の基準値との誤差を積分し、積分結果を乗算器６０３、６０４に出力することで、平均化フィルタ６０１、６０２の出力ゲインを一定に保つ。
【００８１】
乗算器６０４から出力された信号は、後述するように、ＰＬＬ２０８からのクロック（ウォブルクロック）と再生されたウォブル信号（再生データ）との位相差を示している。ループフィルタ６０５はこの位相差信号を平均化することで周波数誤差信号に変換し、ウォブルエラー信号としてデジタルＶＣＯ６０８とサーボ処理部２２１に出力する。
【００８２】
デジタルＶＣＯ６０８は、ループフィルタ６０５からの周波数情報に従って正弦波を発生し、ＰＬＬ２０８に出力する。ここで、本実施形態では、図２に示す固定クロック発生部２１９から１０８ＭＨｚのクロックをデジタル発振器（ＶＣＯ）６０８に供給する。そして、デジタルＶＣＯ６０８から約６．５４ＭＨｚ程度の正弦波を発生する。
【００８３】
ここで、プレ処理部２０５が出力するウォブル信号と、カウンタ４０７が出力する矩形のサイン波・コサイン波の関係について、図８〜図１０を用いて説明する。
【００８４】
図８において、８０１はプレ処理部２０５が出力するウォブル信号である。また、８０２は、カウンタ４０７が出力し、スイッチ４０４に出力される矩形のコサイン波である。８０３はスイッチ４０４の出力である。図８では、ウォブル信号８０１の山、谷が最大となるタイミングで、矩形波４０２の符号が反転している。この状態は、ウォブル信号と、カウンタ４０７が生成したコサイン波形の位相が合致している状態である。
【００８５】
また、カウンタ４０７からの矩形波の位相が遅れている場合が図９の９０１、９０２の状態、カウンタ４０７からの矩形波の位相が進んでいる場合が図１０の１００１、１００２の状態である。９０３、１００３はそれぞれ、カウンタ４０７からの矩形波の位相が遅れている場合、進んでいる場合のスイッチ４０４の出力を示している。
【００８６】
カウンタ４０７からの矩形波の位相が遅れている場合、９０３に示すように、スイッチ４０４の出力が８０３に比べて点線を超える部分が多く、平均するとプラスとなる。反対に、カウンタ４０７からの矩形波の位相が進んでいる場合は、１００３に示すように、スイッチ４０４の出力が８０３に比べて点線を超える部分が少なくなり、平均するとマイナスとなる。
【００８７】
このように、スイッチ４０４の出力をウォブル信号とカウンタ４０７からの矩形波との位相誤差、即ち、記録クロックに対するウォブル信号の位相変動量として扱うことができる。
【００８８】
そこで、この位相誤差信号をΔΣＡＤ４０６でデジタル信号に変換して、平均化フィルタ６０２で多値のデジタルデータに変換した結果が、多値のデジタル位相誤差信号として乗算器６０４に出力される。
【００８９】
また、８０４はカウンタ４０７が出力し、スイッチ４０１に出力される矩形のサイン波、８０５はスイッチ４０１の出力である。４０４、４０５の波形は、例えばＤＶＤの２倍速時であれば２８０ＫＨｚのウォブル信号を、直交する２つの軸で直流に折り返した結果であり、当該２つの波形のＲＭＳ値を求めることで、振幅値を求めることができる。
【００９０】
次に、図２に戻り、再生ＲＦ信号の処理について説明する。
【００９１】
プレ処理部２１０は、受光センサ２０４の出力信号に対し、増幅処理等の処理のプレ処理を施す。そして、受光センサ２０４における受光部Ａ〜Ｄの出力を全て加算することにより、再生データを検出するためのＲＦ信号を生成し、アナログ信号の状態でデジタル処理回路２０３に出力する。
【００９２】
デジタル処理回路２０３において、ＲＦ処理部２１７は、入力された再生ＲＦ信号から元のデジタルデータを検出して再生系処理部２１８に出力する。
【００９３】
図１２は、ＲＦ処理部２１７の構成を示す図である。
【００９４】
図において、プレ処理部２１０からのアナログＲＦ信号がプレフィルタ１２０１に入力され、不要な周波数帯域の成分、ここでは高周波数成分が除去される。このプレフィルタ１２０１は、次段のＡＤ変換器１２０２でＡＤ変換する際に高域の折り返しが出ないように、ＡＤ変換器１２０２におけるサンプリング周波数の半分以上の周波数帯域を除去しておくためのアンチエイリアスフィルタである。
【００９５】
ＡＤ変換器１２０２は、プレフィルタ１２０１によりフィルタ処理された再生信号を、図２の固定クロック発生部２１９からのクロックに従ってサンプリングする。そして、１サンプルｎビット（ｎは２以上の整数）デジタル信号に変換してデジタルフィルタ１２０３に出力する。本実施形態において、ＤＶＤ−Ｒからの４倍速再生時でのプレフィルタ１２０１に入力される再生信号の周波数は１０１．６ＭＨｚであり、２倍速再生時においては４倍速再生時の半分である５０．８ＭＨｚである。また、ＡＤ変換器１２０２には、固定クロック発生部２１９により生成された１０８ＭＨｚの基準クロックが供給されており、ＡＤ変換器１２０２はこの１０８ＭＨｚのクロックに従ってプレフィルタ１２０１からの信号をサンプリングする。
【００９６】
デジタルフィルタ１２０３は、ＡＤ変換器１２０２からのデジタルデータに対し、以下を目的としてフィルタ処理を行う。
（１）不要な高域を落とす。
（２）デジタルデータのサンプル数を増加させ、次段の補間部１２０４で必要な４倍オーバーサンプルデータを生成する。
【００９７】
まず、（１）について、図１７を用いて模式的に説明する。
【００９８】
図１７の１７０１は、プレフィルタ１２０１の周波数特性を示す図である。１７０１に示した様に、プレフィルタ１２０１は、ＡＤ変換器１２０２のサンプリング周波数である１０８ＭＨｚの半分の５４ＭＨｚ以上の帯域を低減している。
【００９９】
また、図１７の１７０２は、後述の様に、ＡＤ変換後、デジタルフィルタ１２０３、及び補間部１２０４による処理を通じた周波数特性を示している。補間部１２０４から出力されるデータの周波数特性は、２５ＭＨｚ以上の帯域が低減されている。
【０１００】
次に、（２）の点について説明する。
【０１０１】
本実施形態では、次段の補間部１２０４において、固定周波数の動作クロックに従いＡＤ変換されたデータから、再生信号に同期したクロックのタイミングに応じた位置の再生データを生成する。そのため、ＡＤ変換器１２０２から出力されたデジタルデータのサンプル数を増加させる。具体的には、ＡＤ変換器１２０２からのデジタルデータにおける二つのサンプル間に三つのサンプルを挿入した４倍オーバーサンプルのデジタルデータを生成する。
【０１０２】
図１４を用いてこの様子を説明する。
【０１０３】
図１４（ａ）は、ＡＤ変換器１２０２からの二つのサンプル間に三つのサンプルを挿入した様子を示している。図中の白丸はＡＤ変換器１２０２からの出力データで、黒丸が挿入したサンプルである。ただし、図１４（ａ）では、挿入したサンプルの値は０である。そして、ＡＤ変換器１２０２からの出力サンプル（白丸）を用いて演算（補間）し、この様に挿入されたサンプル（黒丸）の値を求める。
【０１０４】
図１４（ｂ）はこの様に補間演算した結果を示す図である。
【０１０５】
図１４（ｂ）に示すＡ，Ｂ，Ｃの三つのサンプル値が、複数のＤのサンプル値を用いて求められる。
【０１０６】
図１３はこの様な処理を行うデジタルフィルタ１２０３の構成を示す図である。
【０１０７】
図１３に示した様に、デジタルフィルタ１２０３は、２０タップのＦＩＲフィルタを四つ並べた構成とする。なお、各ＦＩＲフィルタをｎタップの構成とし、タップ数、及びタップ係数は再生信号の周波数に応じて適宜設定することが可能である。
【０１０８】
そして、ＡＤ１２０２から出力されたデジタルデータの各サンプルが、四つのＦＩＲフィルタ１３０１〜１３０４に対し、それぞれ出力される。
【０１０９】
各ＦＩＲフィルタのタップ係数は、それぞれ、図１４（ｂ）におけるサンプルＡ，Ｂ，Ｃ，Ｄの位置に対応して設定されている。そして、各ＦＩＲフィルタは入力されたサンプル（ここでは連続した２０個のサンプル）値を用いて演算を行い、それぞれ、図１４（ｂ）におけるサンプルＡ，Ｂ，Ｃ，Ｄの値を算出する。その結果、ＦＩＲフィルタ１３０１〜１３０４からは、図１４（ｂ）における一つの白丸と三つの黒丸からなるサンプルＡ〜Ｄが同時に出力される。
【０１１０】
これにより、ＡＤ変換器１２０２を実際に１０８ＭＨｚ×４＝４３２ＭＨｚで動作させること無く、基準クロックの４倍の周波数でサンプリングしてＡＤ変換した結果と等しいオーバーサンプルデータを得ることができる。
【０１１１】
補間部１２０４には再生データの他に、システム制御部１１０からの再生クロックの中心周波数情報と、ループフィルタ１２０８からの周波数変動の情報が与えられている。そして、これらの周波数情報を用いて、再生データに同期したクロックのタイミングを算出し、算出したクロックタイミングにおける再生データを生成する。
【０１１２】
図１５は補間部１２０４の構成を示す図である。
【０１１３】
図１５において、デジタルフィルタ１２０３から並列に出力された四つのサンプルＡ〜Ｄは、セレクタ１５０１と１５０２に供給される。ただし、サンプルＤだけは遅延部１５０４により１クロック期間遅延されてセレクタ１５０２に供給される。
【０１１４】
変換部１５０８は、システム制御部１１０からの再生倍速に応じた再生クロックの中心周波数情報から、ループフィルタ１２０８からの周波数変動の情報を減算し、更に周波数の逆数に変換する。これにより、次のクロックタイミングまでの間隔Δｔを算出し、加算部１５０６に出力する。
【０１１５】
変換部１５０８に出力される周波数情報は、後述の様に、再生信号に位相同期したクロックの周波数変動を示す情報である。この周波数情報をクロックタイミングの情報に変換することにより、再生データの位相変動に同期したクロックタイミングを得ることができる。
【０１１６】
加算部１５０６のもう一方の入力には、レジスタ１５０７からの位置情報が入力される。レジスタ１５０７は、１０８ＭＨｚの基準クロック位置からの前回の再生データの位置情報が格納されており、加算部１５０６はこれらを加算して区間判別部１５０５に出力する。
【０１１７】
具体的には、加算部１５０６は、レジスタ１５０７の値と変換部１５０８からの値を加算した和から、基準クロック期間に対応した所定値を減算した結果を出力する。
【０１１８】
区間判別部１５０５は、再生データのクロックタイミングがサンプルＡ〜Ｄを両端とする４系列データのどの区間に入っているかを判別する。そして、サンプルＡ〜Ｄのうち、判定した当該区間の両端のサンプルを選択して線形補間部１５０３に出力するよう、２ビットの制御信号をセレクタ１５０１、１５０２に出力する。また、判定結果に従い、更新されたクロックタイミングの基準クロックからの時間情報を算出してレジスタ１５０７に出力する。
【０１１９】
更に、区間判別部１５０５は、判定した区間と、基準クロックからの時間情報とに従い、セレクタ１５０１、１５０２からのサンプル値を用いて補間演算を行う際に用いる比率を線形補間部１５０３に出力する。
【０１２０】
更に、区間判別部１５０５は、基準クロック間に再生データのクロックタイミングが存在するか否かに応じて、クロックイネーブルの信号を出力する。
【０１２１】
次に、図１２の補間部１２０４の動作の様子を、図１６を用いて説明する。
【０１２２】
図１６において、図１４と同様、白丸がＡＤ変換部１２０２から出力されたサンプリングデータ、黒丸がデジタルフィルタ１２０３により生成された４倍オーバーサンプリングデータである。また、１６０１、１６０２の三角が、再生データとして検出すべきサンプルであるとする。また、ｔｓ１〜ｔｓ５は１０８ＭＨｚの基準クロックのタイミングであり、ｔ１、ｔ２はそれぞれ、再生データに位相同期したクロックによる再生データの検出位置を示している。２倍速再生時においては、再生データの周波数は５０．８ＭＨｚであるとする。
【０１２３】
今、検出データ１６０２を生成しようとしているものとする。
【０１２４】
この場合、レジスタ１５０７には、基準クロックのタイミングｔｓからの前回のデータ検出点ｔ１の時間差Ａ１を示す値が保持されている。そして、変換部１５０８により再生クロック周波数の逆数を演算することで、再生データのクロック期間Δｔを求める。ｔ１にΔｔを加えることで、再生データに同期した次のクロックタイミングｔ２を求める。その結果、レジスタ１５０７の値は、基準クロックタイミングｔｓとｔ２との差であるＡ２の値に更新される。
【０１２５】
また、この時、基準クロックｔｓ２とｔｓ３の間には再生データのクロック点が無いので、クロックがディスエーブルされる。１６０７はクロックイネーブル／ディスエーブルを示す２値信号であり、この２値信号１６０７が図２のビタビ検出部１２０５、復調部１２０６、位相検出部１２０７、ループフィルタ１２０８に出力される。これら各回路は、クロックイネーブル期間だけ動作する。
【０１２６】
また、区間判別部１５０５は、このＡ２の値に基づいて、再生データのクロックタイミングが、基準クロックの期間１６０５におけるどの区間に存在するかを判別する。
【０１２７】
具体的には、基準クロックの区間１６０５を、その間に含まれた隣接する二つのサンプルで四つの区間Ｉ〜ＩＶに区切る。そして、再生データのクロックタイミングｔ２が、この四つの区間の何れに含まれるかを判別する。
【０１２８】
図１６では、区間Ｉに含まれていることがわかる。
【０１２９】
従って、区間Ｉの両隣接サンプル１６０３、１６０４をセレクタ１５０１、１５０２により選択し、これらのサンプル値を線形補間演算することにより、再生データの検出タイミングにおけるデータ１６０２の値を算出する。
【０１３０】
同様に、再生データに同期したクロックの次のタイミングはｔ３となる。
【０１３１】
この時、基準クロックｔｓ４とｔｓ５の間には再生データのクロック点が無いので、クロックがディスエーブルされる。
【０１３２】
２倍速再生時においては、再生データのクロック周波数が５０．８ＭＨｚであり、一方、ＡＤ変換時の基準クロック周波数は１０８ＭＨｚである。そのため、１０８ＭＨｚのクロックタイミングのうち、ほぼ２クロックに１回、再生データのクロックタイミングが存在しない期間がある。図１６では、１６０６、１６０８がディスエーブル期間に相当する。
【０１３３】
図１２に戻って説明を続ける。
【０１３４】
補間部１２０４により検出されたデータはビタビ復号部１２０５と位相検出部１２０７に出力される。また、再生データの検出タイミングで無い場合にクロックをディスエーブルする信号を生成し、ビタビ復号部１２０５、復調部１２０６、位相検出部１２０７、及びループフィルタ１２０８に出力する。
【０１３５】
ビタビ復号部１２０５は、補間部１２０４から出力された再生データから１サンプル１ビットの２値デジタルデータを検出し、復調部１２０６に出力する。復調部１２０６は再生データに対して所定の復調処理を施して、図２の再生系処理部２１８に出力する。
【０１３６】
また、位相検出部１２０７は、補間部１２０４から出力された、再生データに同期したクロック点での再生信号レベルに基づいて、再生した情報信号の位相変動量を検出し、ループフィルタ１２０８に出力する。ループフィルタ１２０８は、位相検出部１２０７の出力をラグリード積分処理することにより周波数情報に変換し、補間部１２０４に出力する。このように、補間部１２０４、位相検出部１２０７、ループフィルタ１２０８により、再生データに同期したクロックを生成するためのＰＬＬが構成されている。
【０１３７】
再生系処理部２１８は、ＲＦ処理部２１７から出力された再生データに対し、エラー訂正処理や復号処理など、必要な処理を施し、図１の出力部１０２に出力する。
【０１３８】
この様に再生ＲＦ信号を処理することにより、再生データが得られる。
【０１３９】
次に、サーボ系の処理について説明する。
【０１４０】
プレ処理部２１１には、受光センサ２０４ａの受光部Ａ〜Ｈからの八つの出力信号がそれぞれ独立に供給される。プレ処理部２１１は、受光センサ２０４からの出力信号に対し、それぞれフィルタリング処理や増幅処理等の処理のプレ処理を施し、ＡＤＣ２１２に出力する。
【０１４１】
ＡＤＣ２１２は、受光部Ａ〜Ｈの八つの出力信号をそれぞれデジタル信号に変換する８個のＡＤ変換器から構成される。ＡＤＣ２１２は８個のΔΣＡＤ変換器からなり、ΔΣＡＤＣ変換器はそれぞれ、分周器２１４から供給されるクロックに従って入力信号をサンプリングし、公知のΔΣの１ビットデジタル信号に変換してＰ／Ｓ２１３に出力する。
【０１４２】
分周器２１４は、デジタル処理回路２０３の固定クロック発生部２２９から供給された固定周波数、ここでは１０８ＭＨｚのクロック、を８分周してＡＤＣ２１２とＰ／Ｓ２１３に供給する。
【０１４３】
Ｐ／Ｓ２１３は、デジタル処理回路２０３からの固定周波数のクロックに従い、ＡＤＣ２１２から出力された八つのデジタル信号をシリアル信号に変換して多重する。更に、Ｐ／Ｓ２１３は、所定のタイミングで同期データを多重してデジタル処理回路２０３に送る。この実施形態では受光センサ２０４ａが八つの出力であるため、ＡＤＣ２１２は８個のΔΣＡＤＣからなるが、受光センサ２０４ａの出力の数に応じてΔΣＡＤＣの数を変えて良い。
【０１４４】
デジタル処理回路２０３において、Ｓ／Ｐ２２０は、固定クロック発生部２２９からのクロックに従い、Ｐ／Ｓ２１３から出力されたデジタルデータを入力し、サンプル毎のパラレルデータに変換してサーボ処理部２２１に送る。
【０１４５】
また、サンプル毎のタイミング信号をＳＲＶＣＬＫ（図２においては１３．５ＭＨｚ）としてサーボ処理部２２１に出力する。サーボ処理部２２１はＳＲＶＣＬＫに同期して動作する。
【０１４６】
Ｓ／Ｐ２２０は、固定クロック発生部２１９からのクロックに応じて入力したシリアルデータを保持するシフトレジスタを有する。そして、入力したシリアルデータ列から同期データを検出し、パラレルデータの出力タイミングを決定する。
【０１４７】
サーボ処理部２２１は、Ｓ／Ｐ２２０から出力された各受光部Ａ〜Ｈの出力データに対し公知の作動プッシュプル法に基づくマトリクス演算を行う。そして、この演算結果により、ピックアップユニットと目標トラックとの間の位置ずれを示す、トラッキング制御のためのトラッキングエラー信号を生成する。
【０１４８】
また、サーボ処理部２２１は、Ｓ／Ｐ２２０から出力された各受光部Ａ〜Ｈの出力データに対し、公知の批点収差法に基づくマトリックス演算を行う。そして、この演算結果により、ディスクＤに対するレーザビームのフォーカスずれを示す、フォーカス制御のためのフォーカスエラー信号を生成する。
【０１４９】
更に、サーボ処理部２２１は、ＷＢＬ処理部２１６からの位相エラー信号に基づいて、ディスクＤの目標速度に対する実際の回転速度のずれを示すスピンドルエラー信号を生成する。
【０１５０】
そして、トラッキングエラー信号、フォーカスエラー信号及びスピンドルエラー信号に対し、サーボ処理内のＤＳＰによりフィルタリング等の信号処理を行い、それぞれＤＡ変換器２２２に出力する。ＤＡＣ２２２は、入力されたトラッキングエラー信号、フォーカスエラー信号及びスピンドルエラー信号をそれぞれアナログ信号に変換する３個のＡＤ変換器を有する。
【０１５１】
そして、トラッキングエラー信号とフォーカスエラー信号をそれぞれアナログ信号に変換して、図１のピックアップサーボ回路１０９に出力する。また、スピンドルエラー信号をアナログ信号に変換して、図１のスピンドルサーボ回路１０８に出力する。
【０１５２】
最後に、記録系処理部２２３について説明する。
【０１５３】
記録系処理部２２３は、入力部１０１から入力された情報データに対し、符号化処理やエラー訂正符号化処理などの必要な処理を施す。そして、ＰＬＬ２０８から出力されるＷＢＬＣＬＫに従ってデータを変調し、ＡＦＥ２０２内のパワー制御回路２２４に出力する。パワー制御回路はフロントモニターＩＣ１１２の出力からレーザダイオード１０５の出射パワーを計測し、出射パワーが最適になるように、レーザドライバ１０４を駆動する。
【０１５４】
この様に、本実施形態では、所定の周期で蛇行するトラックが形成されたディスク状記録媒体に対して光ビームを照射する照射手段と、前記ディスク状記録媒体からの前記光ビームの反射光を受光し、電気信号を出力する受光手段と、前記受光手段からの出力信号に基づいて前記トラックの蛇行周期に係る周波数を有するウォブル信号を生成する信号生成手段と、制御信号の周波数を逓倍することによりクロックを生成するクロック生成手段と、前記クロックに基づいて前記ウォブル信号に応じた周波数の信号を生成し、前記ウォブル信号と前記ウォブル信号に応じた周波数の信号とを乗算処理することにより前記ウォブル信号と前記クロックとの位相差に応じた信号を出力する乗算手段と、前記乗算手段の出力信号をデジタル信号に変換するＡＤ変換部と、前記ＡＤ変換部から出力されたデジタル信号をシリアルデータに変換して出力するシリアル変換部と、前記シリアル変換部から出力されたシリアルデータを入力し、前記シリアルデータから前記ウォブル信号とクロックとの位相差に応じたデジタル信号を検出する受信手段と、前記受信手段により検出されたデジタル信号に基づいて前記ウォブル信号と前記クロックとの位相差を検出する位相差検出手段と、前記位相差検出手段により検出された位相差に応じて前記ウォブル信号に同期した前記制御信号を生成し、前記生成した制御信号を前記クロック生成手段に出力する制御信号生成手段と、所定の周波数の固定クロックを生成する固定クロック生成部と、前記受光手段からの出力信号に基づいて前記ディスク状記録媒体に記録されたデータを検出するためのＲＦ信号を生成するＲＦ信号生成部と、前記ＲＦ信号生成部から出力されたＲＦ信号を前記固定クロックに応じてデジタル信号に変換する第２のＡＤ変換部と、前記第２のＡＤ変換部から出力されたデジタル信号に基づいて前記ディスク状記録媒体に記録されたデータを検出するデータ検出手段と、前記固定クロックを分周する分周手段と、前記受光手段からの出力信号を前記分周手段により分周されたクロックに応じてデジタル信号に変換する第３のＡＤ変換部と、前記第３のＡＤ変換部から出力されたデジタル信号を前記固定クロックに応じて多重し、シリアルデータとして出力する第２のシリアル変換部と、前記第２のシリアル変換部からのシリアルデータを入力し、前記受光手段からの出力信号に対応するデジタル信号を検出する第２の受信手段と、前記第２の受信手段により検出されたデジタル信号に基づいて前記照射手段のトラッキングを制御するための信号を生成するサーボ処理部とを備え、前記クロック生成手段、前記乗算手段、前記ＡＤ変換部、前記シリアル変換部、前記ＲＦ信号生成部、前記分周手段、前記第３のＡＤ変換部、及び前記第２のシリアル変換部を一つのアナログ集積回路として構成し、前記受信手段、前記位相差検出手段、前記制御信号生成手段、前記固定クロック生成部、前記第２のＡＤ変換部、前記第２の受信手段、及び前記サーボ処理部を一つのデジタル集積回路として構成した。
【０１５５】
即ち、ウォブル信号、ＲＦ信号、及びサーボ処理のための各受光部の出力をそれぞれデジタル信号に変換した後、シリアルデータとしてデジタル処理回路に出力している。
【０１５６】
そのため、各信号をパラレルのデジタルデータとして伝送する場合に比べ、データを正確にデジタル信号処理回路に送信することができる。
【０１５７】
また、アナログＩＣとデジタルＩＣの間のピン数を削減することが可能となる。
【図面の簡単な説明】
【０１５８】
【図１】実施形態におけるディスク装置の構成を示す図である。
【図２】信号処理部１０３の構成を示す図である。
【図３】受光センサとディスクトラックの配置を示す模式図である。
【図４】ＡＤ変換器の構成を示す図である。
【図５】ウォブル信号とＬＰＰの波形、並びに、ＬＰＰ検出部の構成を示す図である。
【図６】ＷＢＬ処理部の構成を示す図である。
【図７】ＡＤ変換器の内部の構成を示す図である。
【図８】図７のＡＤ変換器の動作波形を示す図である。
【図９】図７のＡＤ変換器の動作波形を示す図である。
【図１０】図７のＡＤ変換器の動作波形を示す図である。
【図１１】図７のＡＤ変換器の駆動パルスを示す図である。
【図１２】ＲＦ処理部の構成を示す図である。
【図１３】デジタルフィルタの構成を示す図である。
【図１４】補間回路の動作を示す図である。
【図１５】補間部の構成を示す図である。
【図１６】補間回路の動作を示す図である。
【図１７】フィルタの周波数特性を示す図である。
【図１】
0004948450.tif 000002
【図２】
0004948450.tif 000003
【図３】
0004948450.tif 000004
【図４】
0004948450.tif 000005
【図５】
0004948450.tif 000006
【図６】
0004948450.tif 000007
【図７】
0004948450.tif 000008
【図８】
0004948450.tif 000009
【図９】
0004948450.tif 000010
【図１０】
0004948450.tif 000011
【図１１】
0004948450.tif 000012
【図１２】
0004948450.tif 000013
【図１３】
0004948450.tif 000014
【図１４】
0004948450.tif 000015
【図１５】
0004948450.tif 000016
【図１６】
0004948450.tif 000017
【図１７】
0004948450.tif 000018