(57)【特許請求の範囲】
【請求項１】
電流ミラー回路を含む複数のＩＣチップに電流を供給し、この供給された電流を前記電流ミラー回路の基準電流として用いて前記複数のＩＣチップから電流出力される駆動出力によって、複数の表示ラインを担う複数の陰極線とこれら複数の陰極線の各々に交叉して配列された複数の陽極線が形成されているディスプレイパネルを構成する複数の自発光素子を駆動するディスプレイパネル駆動回路であって、前記複数のＩＣチップそれぞれに対応して設けられ対応するＩＣチップに前記基準電流を出力する電流供給手段と、前記ＩＣチップと前記電流供給手段との対応関係を前記複数の陰極線から走査線選択制御信号で示される表示ラインに対応した陰極線の切り替えタイミングで切り替えるスイッチング手段とを含むことを特徴とするディスプレイパネル駆動回路。
【請求項２】
前記電流供給手段に共通に設けられた基準電流源を更に含み、前記基準電流源と前記電流供給手段とによって前記電流ミラー回路とは別の電流ミラー回路が構成されることを特徴とする請求項１記載のディスプレイパネル駆動回路。
【請求項３】
前記複数のＩＣチップは３以上のＩＣチップを含み、前記電流供給手段と前記ＩＣチップとの対応関係がローテーションされて切り替わることを特徴とする請求項１又は２記載のディスプレイパネル駆動回路。
【請求項４】
前記自発光素子は、前記ＩＣチップから電流出力される駆動出力によってそれぞれ駆動される複数のエレクトロルミネッセンス素子によって構成されていることを特徴とする請求項１乃至３のいずれか１項に記載のディスプレイパネル駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はディスプレイパネル駆動回路に関し、特に有機エレクトロルミネセンス素子等の自発光素子からなるディスプレイパネルを用いたディスプレイ装置の駆動回路に関する
【０００２】
【従来の技術】
薄型で低消費電力なディスプレイ装置を実現するための自発光素子として、有機エレクトロルミネッセンス（以下、ＥＬと称する）素子が知られている。図５は、かかるＥＬ素子の概略構成を示す図である。同図に示されているように、ＥＬ素子は、透明電極１０１が形成されたガラス板等からなる透明基板１００上に、電子輸送層、発光層、正孔輸送層等からなる少なくとも１層の有機機能層１０２、及び金属電極１０３が積層されたものである。
【０００３】
図６は、かかるＥＬ素子の特性を電気的に示す等価回路である。同図に示されるように、ＥＬ素子は、容量成分Ｃと、該容量成分に並列に結合するダイオード特性の成分Ｅとによって置き換えることができる。
ここで、透明電極１０１の陽極にプラス、金属電極１０３の陰極にマイナスの電圧を加えて透明電極及び金属電極間に直流を印加すると、容量成分Ｃに電荷が蓄積される。この際、ＥＬ素子固有の障壁電圧または発光閥値電圧を越えると、電極（ダイオード成分Ｅの陽極側）から発光層を担う有機機能層に電流が流れ始め、この電流に比例した強度で有機機能層１０２が発光する。
【０００４】
図７は、複数の上記ＥＬ素子をマトリクス状に配列してなるＥＬディスプレイパネルを用いて画像表示を行うＥＬディスプレイ装置の概略構成を示す図である。同図において、ＥＬディスプレイパネルとしてのＥＬＤＰ１０には、第１表示ライン〜第ｎ表示ライン各々を担う陰極線（金属電極）Ｂ1〜Ｂnと、これら陰極線Ｂ1〜Ｂn各々に交叉して配列されたｍ個の陽極線（透明電極）Ａ1〜Ａmが形成されている。これら陰極線Ｂ1〜Ｂn及び陽極線Ａ１〜Ａｍの交差部分の各々に、上述した如き構造を有するＥＬ素子Ｅ11〜Ｅnmが形成されている。尚、これらＥＬ素子Ｅ11〜Ｅnm各々は、ＥＬＤＰ１０としての１画素を担うものである。
【０００５】
発光制御回路１は、入力された１画面分（ｎ行、ｍ列）の画像データを、ＥＬＤＰ１０の各画素、すなわち上記ＥＬ素子Ｅ11〜Ｅnmの各々に対応した画素データ群Ｄ11〜Ｄnmに変換し、これらを図８に示されるが如く、１行分毎に順次、陽極線ドライブ回路２に供給して行く。例えば、画素データＤ11〜Ｄnmとは、ＥＬＤＰ１０の第１表示ラインに属するＥＬ素子Ｅ11〜Ｅnm各々に対して発光を実施させるか否かを指定するｍ個のデータビットであり、夫々、論理レベル“１”である場合には“発光”、論理レベル“０”である場合に“非発光”を示す。
【０００６】
また、発光制御回路１は、図８に示されているように１行分毎の画素データの供給タイミングに同期して、ＥＬＤＰ１０の第１表示ライン〜第ｎ表示ライン各々を順次走査すべき走査線選択制御信号を陰極線走査回路３に供給する。陽極線ドライブ回路２は、先ず、上記画素データ群におけるｍ個のデータビットの内から、“発光”を指定する論理レベル“１”のデータビットを全て抽出する。次に、この抽出したデータビット各々に対応した“列”に属する陽極線を陽極線Ａ1〜Ａmの内から全て選択し、この選択した陽極線のみに定電流源を接続し、所定の画素駆動電流ｉを供給する。
【０００７】
陰極線走査回路３は、上記陰極線Ｂ1〜Ｂnの内から、上記走査線選択制御信号で示される表示ラインに対応した陰極線を択一的に選択してこの陰極線をアース電位に設定すると共に、その他の陰極線の各々に所定の高電位Ｖｃｃを夫々印加する。尚、かかる高電位Ｖｃｃは、ＥＬ素子が所望の輝度で発光しているときの両端電圧（寄生容量Ｃへの充電量に基づいて決定する電圧）とほほ同一値に設定される。
【０００８】
この際、上記陽極線ドライブ回路２によって上記定電流源が接続された“列”と、上記陰極線走査回路３にてアース電位に設定された表示ラインとの間には発光駆動電流が流れ、かかる表示ライン及び“列”に交叉して形成されているＥＬ素子は、この発光駆動電流に応じて発光する。一方、上記陰極線走査回路３によって高電位Ｖｃｃに設定された表示ラインと、上記定電流源が接続された“列”との間には電流が流れ込まないので、かかる表示ライン及び“列”に交叉して形成されているＥＬ素子は非発光のままである。
【０００９】
以上のような動作が、画素データ群Ｄ11〜Ｄ1m、Ｄ21〜Ｄ2m、… 、Ｄn1〜Ｄnm各々に基づいて実施されると、ＥＬＤＰ１０の画面上には、入力された画像データに応じた１フィールド分の発光パターン、つまり画像が表示されるのである。
【００１０】
【発明が解決しようとする課題】
ここで、近年、ディスプレイパネルの大画面化を実現するにあたり、表示ライン、つまり上記陰極線Ｂの本数を増加すると共に、陽極線Ａの本数を増加して画面の高精細化を行う必要が生じてきた。従って、これら陽極線Ａ及び陰極線Ｂ各々の本数の増加につれ、陽極線ドライブ回路２及び陰極線走査回路３各々の回路規模も増大するので、両者をＩＣ化するにあたり、チップ面積の増大に伴う歩留まりの悪化が懸念される。そこで、これら陽極線ドライブ回路２及び陰極線走査回路３各々を、夫々複数のＩＣチップで構築することが考えられた。
【００１１】
ところが、陽極線ドライブ回路２を複数のＩＣチップで構築すると、製造上のばらつき等により、各ＩＣチップ間で、上記陽極線に供給すべき発光駆動電流の電流量が異なってしまう場合がある。よって、かかる発光駆動電流の違いによりＥＬＤＰ１０の画面上には互いに輝度の異なる領域ができてしまうという問題があった。これを解決するための技術が特開２００１−４２８２７号公報に記載されている。
【００１２】
図９は、同公報に記載されているＥＬディスプレイ装置の概略構成を示す図である。同図において、ＥＬディスプレイパネルとしてのＥＬＤＰ１０’には、第１表示ライン〜第ｎ表示ライン各々を担う陰極線（金属電極）Ｂ1〜Ｂnと、これら陰極線Ｂ1〜Ｂn各々に交叉して配列された２ｍ個の陽極線（透明電極）Ａ1〜Ａ2mが形成されている。これら陰極線Ｂ1〜Ｂn及び陽極線Ａ1〜Ａ2m各々の交叉部に、図５に示されているような構造を有するＥＬ素子Ｅ1,1〜Ｅn,2mが形成されている。尚、これらＥＬ素子Ｅ1,1〜Ｅn,2m各々は、ＥＬＤＰ１０’としての１画素を担うものである。
【００１３】
発光制御回路１’は、図１０に示されているように、上記ＥＬＤＰ１０’の第１表示ライン〜第ｎ表示ライン各々を順次走査すべき走査線選択制御信号を陰極線走査回路３０に供給する。陰極線走査回路３０は、上記走査線選択制御信号で示される表示ラインに対応した陰極線を上記ＥＬＤＰ１０’の陰極線Ｂ1〜Ｂnの内から択一的に選択してこれをアース電位に接地すると共に、その他の陰極線各々に所定の高電位Ｖｃｃを夫々印加する。
【００１４】
また、発光制御回路１’は、入力された１画面分（ｎ行、２ｍ列）の画像データをＥＬＤＰ１０’の各画素、すなわち上記ＥＬ素子Ｅ1,1〜Ｅn,2m各々に対応した画素データＤ1,1〜Ｄn,2mに変換し、これを第１列〜第ｍ列に属するものと、第ｍ＋１列〜第２ｍ列に属するものとに分割する。この際、上記第１列〜第ｍ列に属する画素データを１表示ライン毎にグループ化した画素データＤ1,1〜Ｄ1,m、Ｄ2,1〜Ｄ2,m、Ｄ3,1〜Ｄ3,m、…、及びＤn,1〜Ｄn,m各々を、図１０に示されているように、第１駆動データＧＡ1-mとして、順次、第１陽極線ドライブ回路２１に供給する。これと同時に、発光制御回路１’は、上記第ｍ＋１列〜第２ｍ列に属する画素データを１表示ライン毎にグループ化した画素データＤ1,m+1〜Ｄ1,2m、Ｄ2,m+1〜Ｄ2,2m、Ｄ3,m+1〜Ｄ3,2m、…、及びＤn,m+1〜Ｄn,2m各々を、図１０に示されているように、第２駆動データＧＢ1-mとして、順次、第２陽極線ドライブ回路２２に供給する。
【００１５】
なお、これら第１駆動データＧＡ1-m及び第２駆動データＧＢ1-mの各々は、図１０に示されているように、上記走査線選択制御信号に同期して順次、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２の各々に供給される。この際、上記第１駆動データ群ＧＡ1-mとは、ＥＬＤＰ１０’の各表示ラインの第１列〜第ｍ列各々に属するｍ個のＥＬ素子の各々に対して、発光を実施させるか否かを指定するｍ個のデータビットである。また、上記第２駆動データ群ＧＢ1-mとは、ＥＬＤＰ１０’の各表示ラインの第ｍ＋１列〜第２ｍ列各々に属するｍ個のＥＬ素子の各々に対して、発光を実施させるか否かを指定するｍ個のデータビットである。例えば、かかるデータビットが論理レベル“１”である場合には発光を実施させる一方、“０”である場合には発光を実施させない。
【００１６】
図１１は、駆動回路としての上記第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々の内部構成を示す図である。尚、上記第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２の各々は、互いに異なる２つのＩＣチップ内に夫々構築される。同図において、第１陽極線ドライブ回路２１は、基準電流制御回路ＲＣ、制御電流出力回路ＣＯ、スイッチブロックＳＢ、並びに、ｍ個の電流駆動源としてのトランジスタＱ1〜Ｑm及び抵抗Ｒ1〜Ｒmから構成される。
【００１７】
基準電流制御回路ＲＣにおけるトランジスタＱbのエミッタには抵抗Ｒ0を介して所定電圧ＶBEが接続されており、そのベース及びコレクタにはトランジスタＱaのコレクタが接続されている。演算増幅器ＯＰには所定の基準電位ＶREFと、トランジスタＱaのエミッタ電位が入力されており、その出力電位は、トランジスタＱaのベースに入力される。トランジスタＱaのエミッタは、抵抗Ｒpを介してアース電位に接地されている。以上の如き構成により、トランジスタＱaのコレクタ−エミッタ間には基準電流ＩREF（＝ＶREF／Ｒp）が流れることになる。
【００１８】
トランジスタＱ1〜Ｑm各々のエミッタには、抵抗Ｒ１〜Ｒｍ各々を介して画素駆動電位ＶBEが印加されており、更に、夫々のベースには上記トランジスタＱbのベースが接続されている。この際、上記抵抗Ｒr、及びＲ1〜Ｒm各々の抵抗値は同一であり、更に、上記トランジスタＱ1〜Ｑm、Ｑa及びＱbの各々は、互いに同一特性を有するものである。よって、上記基準電流制御回路ＲＣと、トランジスタＱ1〜Ｑmとは電流ミラー回路（以下、カレントミラーと呼ぶ）を構成することになり、トランジスタＱ1〜Ｑm各々のエミッタ−コレクタ間には、上記基準電流ＩREFと同一の電流値を有する発光駆動電流ｉが流れ、これが出力されることになる。
【００１９】
スイッチブロックＳＢには、上記トランジスタＱ1〜Ｑm各々から出力された発光駆動電流ｉを夫々、出力端Ｘ1〜Ｘmの各々に導出するｍ個のスイッチング素子Ｓ1〜Ｓmが設けられている。この際、第１陽極線ドライブ回路２１のスイッチブロックＳＢでは、上記発光制御回路１’から供給された第１駆動データＧＡ1〜ＧＡm各々の論理レベルに応じて、上記スイッチング素子Ｓ1〜Ｓm各々が独立してオン／オフ制御される。例えば、第１駆動データＧＡ1が論理レベル“０”のときには、スイッチング素子Ｓ1はオフ状態となる一方、かかる第１駆動データＧＡ1が論理レベル“１”のときには、オン状態となってトランジスタＱ１から供給された発光駆動電流ｉを出力端Ｘ１に導出する。また、第１駆動データＧＡmが論理レベル“０”のときには、スイッチング素子Ｓmはオフ状態となる一方、論理レベル“１”である場合にはオン状態となってトランジスタＱmから供給された発光駆動電流ｉを出力端Ｘmに導出する。このように、上記トランジスタＱ1〜Ｑmの各々から出力された発光駆動電流ｉは、出力端Ｘ1〜Ｘmの各々を介して、図９に示されているように、ＥＬＤＰ１０’の陽極線Ａ1〜Ａmの各々に供給される。
【００２０】
制御電流出力回路ＣＯにおけるトランジスタＱ0のエミッタには抵抗Ｒ0を介して画素駆動電位ＶBEが印加されており、そのベースには上記基準電流制御回路ＲＣにおけるトランジスタＱbのベースが接続されている。この際、上記抵抗Ｒ0の抵抗値は、基準電流制御回路ＲＣにおける抵抗Ｒrと同一であり、更に、トランジスタＱ0は、基準電流制御回路ＲＣにおけるトランジスタＱａ及びＱｂ各々と同一特性を有するものである。よって、制御電流出力回路ＣＯにおけるトランジスタＱ0と、上記基準電流制御回路ＲＣとはカレントミラーを形成することになり、上記トランジスタＱ0のエミッタ−コレクタ間には、上記基準電流ＩREFと同一電流量の電流が流れる。制御電流出力回路ＣＯは、かかる電流を制御電流ｉｃとし、これを出力端Ｉoutを介して第２陽極線ドライブ回路２２の入力端Ｉinに供給する。つまり、第１陽極線ドライブ回路２１がＥＬＤＰ１０’の陽極線Ａ1〜Ａmの各々に供給する発光駆動電流ｉと同一の電流が、制御電流ｉｃとして第２陽極線ドライブ回路２２に供給されるのである。
【００２１】
第２陽極線ドライブ回路２２は、駆動電流制御回路ＣＣ、スイッチブロックＳＢ、並びに、ｍ個の電流駆動源としてのトランジスタＱ1〜Ｑm及び抵抗Ｒ1〜Ｒmから構成される。駆動電流制御回路ＣＣにおけるトランジスタＱｃのコレクタ及びベースは、上記入力端Ｉinに接続されており、そのエミッタは抵抗ＲQ1を介してアース電位に接地されている。よって、上記第１陽極線ドライブ回路２１から出力された制御電流ｉｃは、その入力端Ｉinを介してトランジスタＱcのコレクタ−エミッタ間に流れる。
【００２２】
また、駆動電流制御回路ＣＣにおけるトランジスタＱeのエミッタには抵抗ＲSを介して画素駆動電位ＶBEが印加されており、そのベース及びコレクタにはトランジスタＱdのコレクタが接続されている。かかるトランジスタＱdのベースは上記トランジスタＱcのコレクタ及びベースに夫々接続されており、そのエミッタは上記抵抗ＲQ2を介してアース電位に接地されている。この際、第１陽極線ドライブ回路２１のトランジスタＱ0と、上記トランジスタＱc、Ｑd、及びＱeの各々とは同一特性のトランジスタであり、更に、第１陽極線ドライブ回路２１における抵抗Ｒ0と上記抵抗ＲSとは同一抵抗値である。よって、上記第１陽極線ドライブ回路２１から供給された制御電流ｉｃと同一の電流が上記トランジスタＱdのコレクタ−エミッタ間に流れる。
【００２３】
また、第２陽極線ドライブ回路２２におけるトランジスタＱ1〜Ｑm各々のエミッタには、抵抗Ｒ1〜Ｒm各々を介して画素駆動電位ＶBEが印加されており、更に、夫々のベースには上記トランジスタＱeのベースが接続されている。この際、上記抵抗ＲS、及びＲ1〜Ｒm各々の抵抗値は同一であり、更に、上記トランジスタＱ1〜Ｑm、Ｑｄ及びＱｅの各々は、互いに同一特性を有するものである。よって、上記駆動電流制御回路ＣＣと、トランジスタＱ1〜Ｑmとはカレントミラーを構成することになり、トランジスタＱ1〜Ｑm各々のエミッタ−コレクタ間には、上記第１陽極線ドライブ回路２１から供給された制御電流ｉｃと同一の電流量を有する発光駆動電流ｉが流れ、これが夫々出力される。すなわち、上記駆動電流制御回路ＣＣにより、第２陽極線ドライブ回路２２のトランジスタＱ1〜Ｑm各々から出力される発光駆動電流ｉは、第１陽極線ドライブ回路２１が出力した発光駆動電流と同一の電流量となるように調整されるのである。
【００２４】
スイッチブロックＳＢには、上記トランジスタＱ1〜Ｑm各々から出力された発光駆動電流ｉを夫々、出力端Ｘ1〜Ｘmの各々に導出するｍ個のスイッチング素子Ｓ1〜Ｓmが設けられている。この際、第２陽極線ドライブ回路２２のスイッチブロックＳＢでは、上記発光制御回路１’から供給された第２駆動データＧＢ１〜ＧＢｍ各々の論理レベルに応じて、上記スイッチング素子ＳＩ〜Ｓｍ各々が独立してオン／オフ制御される。
【００２５】
例えば、第２駆動データＧＢ1が論理レベル“０”のときには、スイッチング素子Ｓ1はオフ状態となる一方、かかる第２駆動データＧＢ1が論理レベル“１”のときには、オン状態となってトランジスタＱ1から供給された発光駆動電流ｉを出力端Ｘ1に導出する。また、第２駆動データＧＢmが論理レベル“０”のときには、スイッチング素子Ｓmはオフ状態となる一方、論理レベル“１”である場合にはオン状態となってトランジスタＱmから供給された発光駆動電流ｉを出力端Ｘmに導出する。このように、第２陽極線ドライブ回路２２のトランジスタＱ1〜Ｑm各々から出力された発光駆動電流ｉは、出力端Ｘ1〜Ｘmの各々を介して、図９に示されているように、ＥＬＤＰ１０’の陽極線Ａm+1〜Ａ2mの各々に供給される。
【００２６】
以上のように、上記公報に記載されている駆動回路では、陽極線ドライブ回路内に、発光駆動電流を発生させるための電流源（トランジスタＱ1〜Ｑm）の他に、この発光駆動電流を、入力された制御電流に応じた電流量に維持する駆動電流制御回路ＣＣと、かかる発光駆動電流自体を制御電流として出力する制御電流出力回路ＣＯとを設ける構成としている。ここで、ディスプレイパネルの陽極線を、夫々個別のＩＣチップ内に構築された複数の陽極線ドライブ回路で分担して駆動するにあたり、第１の陽極線ドライブ回路は、第２の陽極線ドライブ回路が実際に出力した発光駆動電流に基づいて、その出力すべき発光駆動電流の電流量を制御する。よって、たとえ各ＩＣチップ（陽極線ドライブ回路としての）間に特性のばらつきがあっても、各々から出力される発光駆動電流の電流量は略同一になるので、ディスプレイパネル上において均一な発光輝度が得られるようになるのである。
【００２７】
上述した公報に記載されている技術においては、ＩＣチップで構成される第１陽極線ドライブ回路２１から、他のＩＣチップで構成される第２陽極線ドライブ回路２２に基準電流を渡す際、カレントミラーを用いている。このため、カレントミラーで電流ばらつきが生じると、複数のＩＣチップ間で、出力電流がばらついてしまう。すると、ディスプレイパネル上において均一な発光輝度が得られないという欠点がある。
【００２８】
本発明は上述した従来技術の欠点を解決するためになされたものであり、その目的はカレントミラーで発生する電流ばらつきを小さくすることができ、また複数のＩＣチップ間での基準電流のばらつきをなくすことのできるディスプレイパネル駆動回路を提供することである。
【００２９】
【課題を解決するための手段】
本発明の請求項１によるディスプレイパネル駆動回路は、電流ミラー回路を含む複数のＩＣチップに電流を供給し、この供給された電流を前記電流ミラー回路の基準電流として用いて前記複数のＩＣチップから出力される駆動出力によって、複数の表示ラインを担う複数の陰極線とこれら複数の陰極線の各々に交叉して配列された複数の陽極線が形成されているディスプレイパネルを構成する複数の自発光素子を駆動するディスプレイパネル駆動回路であって、前記複数のＩＣチップそれぞれに対応して設けられ対応するＩＣチップに前記基準電流を出力する電流供給手段と、前記ＩＣチップと前記電流供給手段との対応関係を前記複数の陰極線から走査線選択制御信号で示される表示ラインに対応した陰極線の切り替えタイミングで切り替えるスイッチング手段とを含むことを特徴とする。
【００３０】
本発明の請求項２によるディスプレイパネル駆動回路は、請求項１において、前記電流供給手段に共通に設けられた基準電流源を更に含み、前記基準電流源と前記電流供給手段とによって前記電流ミラー回路とは別の電流ミラー回路が構成されることを特徴とする。
本発明の請求項３によるディスプレイパネル駆動回路は、請求項１又は２において、前記複数のＩＣチップは３以上のＩＣチップを含み、前記電流供給手段と前記ＩＣチップとの対応関係がローテーションされて切り替わることを特徴とする。
【００３１】
本発明の請求項４によるディスプレイパネル駆動回路は、請求項１乃至３のいずれか１項において、前記自発光素子は、前記ＩＣチップから電流出力される駆動出力によってそれぞれ駆動される複数のエレクトロルミネッセンス素子によって構成されていることを特徴とする。
要するに、複数のＩＣチップと複数の駆動電流供給源との対応関係（電気的接続関係）を所定周期で切り替えることにより、カレントミラーで発生する電流ばらつきを小さくすることができる。また複数のＩＣチップ間での基準電流のばらつきをなくすことができるので、ディスプレイパネル上において均一な発光輝度が得られる。
【００３２】
【発明の実施の形態】
次に、図面を参照して本発明の実施の形態について説明する。なお、以下の説明において参照する各図においては、他の図と同等部分に同一符号が付されている。
図１は本発明によるディスプレイパネル駆動回路の実施の一形態における主要部分の構成を示す図である。同図には基準電流生成回路が示されている。本例においては、基準電流の供給先のＩＣチップが２つである場合が示されている。
【００３３】
同図に示されているように、基準電流生成回路２０は、電流源Ｉorgと、この電流源Ｉorgと共に基準電流源を構成するトランジスタＱ20と、電流源Ｉorg及びトランジスタＱ20を共通の基準電流源とし、この基準電流源と共にカレントミラーを構成するトランジスタＱ21及びＱ22とを含んで構成されている。トランジスタＱ21、Ｑ22からそれぞれ導出される電流Ｉcm1、Ｉcm2は、ＩＣチップであるドライブ回路２１、２２（図示せず）に与えられる。
【００３４】
さらに、基準電流生成回路２０には、トランジスタＱ21、Ｑ22からそれぞれ導出される電流Ｉcm1、Ｉcm2と、図示せぬドライブ回路２１、２２との対応関係を所定周期で切り替えるスイッチング回路ＳＷ１、ＳＷ２が設けられている。すなわち、トランジスタＱ21、Ｑ22からそれぞれ導出される電流Ｉcm1、Ｉcm2は、このスイッチング回路ＳＷ１、ＳＷ２によって切り替えられ、出力電流Ｉref1、Ｉref2として図示せぬドライブ回路２１、２２に与えられる。
【００３５】
スイッチング回路ＳＷ１、ＳＷ２を切り替えて時分割制御を行うことにより、カレントミラーの元電流を実現する電流源Ｉorgと電流Ｉref1、Ｉref2とのばらつきの量は減少し、さらに電流Ｉref1と電流Ｉref2とが等しくなる。具体的には、カレントミラーの元電流Ｉorgとカレントミラーで生成した電流Ｉcm1との電流ばらつき量をΔＩ1、カレントミラーの元電流Ｉorgとカレントミラーで生成した電流Ｉcm2との電流ばらつき量をΔＩ2とすると、スイッチング回路の出力電流Ｉref1、Ｉref2は電流ばらつきも時分割されるため、ばらつきの平均は以下のようになる。
【００３６】
ばらつきの平均＝１／２  ×  √（ΔＩ12＋ΔＩ22）
ここで、ΔＩ1、ΔＩ2＝ΔＩとすれば、
ばらつきの平均＝１／√２  ×  ΔＩ
となり、カレントミラーで生成した電流Ｉcm1、Ｉcm2の電流ばらつき量よりも小さくなる。
【００３７】
また、スイッチング回路の出力電流Ｉref1、Ｉref2は等しいことから複数のＩＣチップを用いてディスプレイパネル駆動回路を構成した場合であっても、ＩＣチップ間の出力電流のばらつきを小さくすることができる。
ここで、スイッチング回路の切り替えは、陰極線信号の切り替えタイミングで行う。図２（ａ）は、スイッチング回路の切り替えタイミングを示すタイミングチャートである。同図には、カレントミラーで生成した電流Ｉcm1、Ｉcm2がスイッチング回路ＳＷ１、ＳＷ２の切り替え動作によって出力電流Ｉref1又はＩref2として出力される様子が示されている。
【００３８】
同図に示されているように、陰極線１，２，３…のオフとなるタイミングでスイッチング回路の切り替えを行うと、電流Ｉref1と電流Ｉref2との切り替えに伴うノイズを軽減できる。これにより、ディスプレイ画面のちらつき等の悪影響を避けることができ、良好な画像表示を実現できる。
図３には、基準電流生成回路２０と、第１の陽極線ドライブ回路２１及び第２の陽極線ドライブ回路２２との接続関係が示されている。同図を参照すると、上述したスイッチング回路ＳＷ１、ＳＷ２の切り替え動作によって出力される出力電流Ｉref1が第１の陽極線ドライブ回路２１にカレントミラーの基準電流として入力され、出力電流Ｉref2が第２の陽極線ドライブ回路２２にカレントミラーの基準電流として入力されている。
【００３９】
以上説明した基準電流生成回路２０のスイッチング回路の出力電流Ｉref1と出力電流Ｉref2とが等しいので、それぞれ異なるＩＣチップで構成された第１の陽極線ドライブ回路２１、第２の陽極線ドライブ回路２２にそれぞれ供給される電流のばらつきを小さくすることができる。
図４にはスイッチング回路ＳＷ１、ＳＷ２の構成例が示されている。同図において、スイッチング回路ＳＷ１、ＳＷ２は、共にＭＯＳ（Ｍｅｔａｌ  ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等によって構成されている。
【００４０】
同図に示されているスイッチング回路ＳＷ１、ＳＷ２は、それぞれ対応するＩＣチップのチャネル番号Ｎから出力される電流が入力される２つのアナログスイッチ４１及び４２と、アナログスイッチ４３及び４４とを含んで構成されている。アナログスイッチ４１、４２、４３及び４４は、共に、ソース及びドレインを共通とするＮ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタによって構成されている。そして、これらＮ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタのゲートがスイッチング制御端子となり、互いに反転した信号によりオンオフが制御される。
【００４１】
また、同図においては、上記スイッチング制御端子であるゲートにパルス２０１を反転して与えるインバータＩＮＶとを含んで構成されている。なお、インバータＩＮＶは、例えば周知のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）インバータ回路で構成する。
アナログスイッチ４１のＮ型ＭＯＳトランジスタ、アナログスイッチ４２のＰ型ＭＯＳトランジスタ、アナログスイッチ４３のＰ型ＭＯＳトランジスタ及びアナログスイッチ４４のＮ型ＭＯＳトランジスタにはパルス２０１がそのまま入力されるのに対し、アナログスイッチ４１のＰ型ＭＯＳトランジスタ、アナログスイッチ４２のＮ型ＭＯＳトランジスタ、アナログスイッチ４３のＮ型ＭＯＳトランジスタ及びアナログスイッチ４４のＰ型ＭＯＳトランジスタには出力パルス２０１がインバータＩＮＶによって論理反転されて入力される。このため、パルス２０１がハイレベルのときにアナログスイッチ４１、４４がオン状態で、アナログスイッチ４２、４３がオフ状態となる。一方、パルス２０１がローレベルのときにアナログスイッチ４１、４４がオフ状態で、アナログスイッチ４２、４３がオン状態となる。
【００４２】
前者の期間内においては、電流Ｉcm1が出力電流Ｉref1として導出され、かつ、電流Ｉcm2が出力電流Ｉref2として導出される。一方、後者の期間内においては、電流Ｉcm1が出力電流Ｉref2として導出され、かつ、電流Ｉcm2が出力電流Ｉref1として導出される。以上のようにスイッチング回路を構成することにより、複数のＩＣチップを用いてディスプレイパネル駆動回路を構成した場合であっても、ＩＣチップ間の出力電流のばらつきを小さくすることができる。
【００４３】
なお、本実施例では基準電流生成回路２０をＩＣチップ１，ＩＣチップ２の外部に設けた例を示したが、基準電流生成回路２０をＩＣチップ１の内部に設けて、出力電流Ｉref1をＩＣチップ１に供給し、出力電流Ｉref2をＩＣチップ２に供給するようにしても良い。この場合、ＩＣチップ１をマスターＩＣ、ＩＣチップ２をスレーブＩＣとして、２チップのみで構成可能になる。
【００４４】
また、以上はＩＣチップを２つ用いた場合について説明したが、より多くのＩＣチップを用いた場合においても同様にＩＣチップと駆動電流供給源との対応関係（電気的接続状態）を所定周期で切り替えることにより、ＩＣチップ間の出力電流のばらつきを小さくすることができる。
例えば、複数のＩＣチップに対して、複数の駆動電流源を用意し、ＩＣチップと駆動電流源との接続を所定周期で順にローテーションしながら切り替えると、複数のＩＣチップへの駆動電流は平均化され、ほぼ同レベルとすることができる。図２（ｂ）は、３つのＩＣチップに対して３つの駆動電流源を用意し、ローテーションしながら切り替えるタイミングを示すタイミングチャートである。
【００４５】
【発明の効果】
以上説明したように本発明は、複数のＩＣチップと複数の駆動電流供給源との対応関係を所定周期で切り替えることにより、カレントミラーで発生する電流ばらつきを小さくすることができるという効果がある。また複数のＩＣチップ間での基準電流のばらつきをなくすことができるので、ディスプレイパネル上において均一な発光輝度が得られるという効果がある。
【図面の簡単な説明】
【図１】本発明によるディスプレイパネル駆動回路の主要部分の構成を示す図である。
【図２】図１のディスプレイパネル駆動回路におけるスイッチング回路の切り替えタイミングを示すタイミングチャートである。
【図３】基準電流生成回路と陽極線ドライブ回路との接続関係を示す図である。
【図４】スイッチング回路の構成例を示す図である。
【図５】ＥＬ素子の概略構成を示す図である。
【図６】ＥＬ素子の特性を電気的に示す等価回路を示す図である。
【図７】複数のＥＬ素子をマトリクス状に配列してなるＥＬディスプレイパネルを用いて画像表示を行うＥＬディスプレイ装置の概略構成を示す図である。
【図８】画素データ及び走査線選択信号の供給タイミングを示す図である。
【図９】陽極線ドライブ回路を２つのＩＣチップで構築した場合を示す図である。
【図１０】発光制御回路による画素データ、及び走査線選択制御信号の供給タイミングを示す図である。
【図１１】陽極線ドライブ回路の内部構成例を示す図である。
【符号の説明】
１  発光制御回路
２  陽極線ドライブ回路
３  陰極線走査回路
１０  ＥＬＤＰ
２０  基準電流生成回路
２１，２２  陽極線ドライブ回路
３０  陰極線走査回路
１００  透明基板
１０１  透明電極
１０２  有機機能層
１０３  金属電極
ＣＣ  駆動電流制御回路
ＣＯ  制御電流出力回路
Ｉorg  電流源
Ｑ20，Ｑ21，Ｑ22  トランジスタ
ＳＷ１，ＳＷ２  スイッチング回路
【図１】
0005108187.tif 000002
【図２】
0005108187.tif 000003
【図３】
0005108187.tif 000004
【図４】
0005108187.tif 000005
【図５】
0005108187.tif 000006
【図６】
0005108187.tif 000007
【図７】
0005108187.tif 000008
【図８】
0005108187.tif 000009
【図９】
0005108187.tif 000010
【図１０】
0005108187.tif 000011
【図１１】
0005108187.tif 000012