(57)【特許請求の範囲】
【請求項１】
配線基板に内蔵される電子部品であって、
主面及び裏面を有するセラミック焼結体と、前記セラミック焼結体の主面及び裏面の少なくとも一方の上に配置され、メタライズ金属層の表面に銅めっき層を形成してなる外部電極とを備え、
前記銅めっき層を構成する銅粒子の最大粒径が、１μｍ以下でありかつ前記メタライズ金属層を構成する導電金属粒子の最大粒径よりも小さいことを特徴とする配線基板内蔵用電子部品。
【請求項２】
前記メタライズ金属層と前記銅めっき層との界面において、前記メタライズ金属層を構成する導電金属粒子の１つの粒子に対し、前記銅粒子が２つ以上接していることを特徴とする請求項１に記載の配線基板内蔵用電子部品。
【請求項３】
前記メタライズ金属層と前記銅めっき層との界面において、前記銅粒子は、前記メタライズ金属層を構成する導電金属粒子同士の隙間に入り込んだ状態で前記導電金属粒子に接していることを特徴とする請求項２に記載の配線基板内蔵用電子部品。
【請求項４】
前記セラミック焼結体は、ペロブスカイト型酸化物を主体として構成され、前記メタライズ金属層は、導電金属粒子としてのニッケル粒子を主体として構成され、前記ペロブスカイト型酸化物が共材粒子として添加されていることを特徴とする請求項１乃至３のいずれか１項に記載の配線基板内蔵用電子部品。
【請求項５】
前記ペロブスカイト型酸化物からなる前記共材粒子の最大粒径は、前記銅粒子の最大粒径よりも大きいことを特徴とする請求項４に記載の配線基板内蔵用電子部品。
【請求項６】
前記セラミック焼結体には、セラミック誘電体層を介して複数の内部電極が積層配置され、前記複数の内部電極に接続された複数のコンデンサ内ビア導体が設けられ、
前記外部電極が、前記複数のコンデンサ内ビア導体における前記主面側及び前記裏面側の少なくとも一方の端部に接続され、
前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されていることを特徴とする請求項１乃至５のいずれか１項に記載の配線基板内蔵用電子部品。
【請求項７】
前記外部電極の表面の粗化処理が施された請求項１乃至６のいずれか１項に記載の配線基板内蔵用電子部品が、コア主面及びコア裏面を有する樹脂コア基板内、または、樹脂層間絶縁層及び導体層を積層した構造を有する配線積層部内に収容されていることを特徴とする配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板に内蔵される配線基板内蔵用電子部品及びその電子部品を内蔵した配線基板に関するものである。
【背景技術】
【０００２】
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するＩＣチップ搭載用配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。例えば、樹脂コア基板内にコンデンサを埋め込んだ配線基板（例えば特許文献１参照）や、樹脂コア基板の表面や裏面に形成されたビルドアップ層内にコンデンサを埋め込んだ配線基板が従来提案されている。
【０００３】
上記の配線基板に内蔵されるコンデンサとしては、ビアアレイタイプのセラミックコンデンサが実用化されている。このセラミックコンデンサは、複数のセラミック誘電体層と複数の内部電極層とが交互に積層配置されたセラミック焼結体を備える。そして、このセラミック焼結体において、各セラミック誘電体層を貫通して各内部電極層と電気的に接続される複数のコンデンサ内ビア導体がアレイ状に配置されている。さらに、セラミック焼結体の表面及び裏面には、コンデンサ内ビア導体の端部に接続される外部電極が設けられている。
【０００４】
このセラミックコンデンサにおける各外部電極は、例えば、ニッケルを主体として形成されたメタライズ金属層とその表面に形成された銅めっき層とからなる。外部電極において、メタライズ金属層の表面に銅めっき層を形成することにより、その外部電極の低抵抗化が図られている。さらに、外部電極における銅めっき層の表面を粗化することにより、配線基板へのコンデンサ内蔵時において、配線基板を構成する樹脂絶縁層との接触面積が大きくなるため、セラミックコンデンサと樹脂絶縁層との密着性が向上する。
【特許文献１】特開２００２−１００８７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、従来のセラミックコンデンサでは、外部電極における銅めっき層を形成した後、熱処理（例えば、４００℃、１時間程度のアニール）を施すことによりその銅めっき層を硬化させて耐摩耗性などの性能を高めるようにしている。この熱処理では、銅めっき層を構成する銅粒子が成長して、その最大粒径が７〜８μｍ以上となる。ところが、銅めっき層において、銅粒子の最大粒径が７〜８μｍ以上となると、表面粗化処理において、粗化される粒界領域が小さくなってしまう。このため、樹脂絶縁層との接触面積を十分に確保することができず、樹脂絶縁層との密着性が低下してしまう。
【０００６】
また、銅めっき層における銅粒子の粒径が大きくなると、メタライズ金属層との密着性が低下する。このため、外部端子のピール試験（剥離試験）を行う場合、メタライズ金属層との界面で銅めっき層が剥がれてしまうことがあり、十分な信頼性を得ることができなかった。
【０００７】
本発明は上記の課題に鑑みてなされたものであり、その目的は、外部電極の表面に形成される銅めっき層の表面粗化を適切に行うことができ、配線基板の樹脂絶縁層との密着性を十分に確保することができる配線基板内蔵用電子部品を提供することにある。また本発明の別の目的は、上記電子部品を内蔵した好適な配線基板を提供することにある。
【課題を解決するための手段】
【０００８】
そして上記課題を解決するための手段（手段１）としては、配線基板に内蔵される電子部品であって、主面及び裏面を有するセラミック焼結体と、前記セラミック焼結体の主面及び裏面の少なくとも一方の上に配置され、メタライズ金属層の表面に銅めっき層を形成してなる外部電極とを備え、前記銅めっき層を構成する銅粒子の最大粒径が、１μｍ以下でありかつ前記メタライズ金属層を構成する導電金属粒子の最大粒径よりも小さいことを特徴とする配線基板内蔵用電子部品がある。
【０００９】
従って、手段１の配線基板内蔵用電子部品によると、銅めっき層を構成する銅粒子の最大粒径が、１μｍ以下でありかつ前記メタライズ金属層を構成する導電金属粒子の最大粒径よりも小さいため、外部電極を構成するメタライズ金属層と銅めっき層との界面において、メタライズ金属層の導電金属粒子に銅粒子が確実に密着することができ、メタライズ金属層から銅めっき層が剥がれ難くなる。また、銅粒子の粒径は上記のように小さいため、銅めっき層の表面粗化処理において、粗化される粒界領域が大きくなり、表面粗化を確実に行うことができる。よって、その銅めっき層の表面粗化を行うことにより、配線基板における樹脂絶縁層と外部電極との密着性を十分に確保することが可能となる。
【００１１】
前記メタライズ金属層と前記銅めっき層との界面において、前記メタライズ金属層を構成する導電金属粒子の１つの粒子に対し、前記銅粒子が２つ以上接していることが好ましい。このように、メタライズ金属層の導電金属粒子に対して複数の銅粒子が確実に密着することにより、耐剥離性に優れた銅めっき層を形成することができる。
【００１２】
前記メタライズ金属層と前記銅めっき層との界面において、前記銅粒子は、前記メタライズ金属層を構成する導電金属粒子同士の隙間に入り込んだ状態で前記導電金属粒子に接していることが好ましい。このようにすれば、メタライズ金属層と銅めっき層との密着性をより高めることができる。
【００１３】
前記セラミック焼結体としては、ペロブスカイト型酸化物を主体として構成される焼結体を挙げることができる。また、このセラミック焼結体におけるメタライズ金属層は、導電金属粒子としてのニッケル粒子を主体として構成され、ペロブスカイト型酸化物が共材粒子として添加されていることが好ましい。このように、メタライズ金属層の形成材料としてニッケルを使用することにより、比較的に高価なパラジウムを用いる場合と比較して、セラミック焼結体の製造コストを抑えることができる。また、メタライズ金属層に共材粒子としてペロブスカイト型酸化物を添加することにより、セラミック焼結体におけるメタライズ金属層の熱収縮差を抑えることができ、クラックやデラミネーションなどの問題を回避することができる。
【００１４】
前記ペロブスカイト型酸化物からなる前記共材粒子の最大粒径は、前記銅粒子の最大粒径よりも大きいことが好ましい。この場合、銅粒子は、ニッケル粒子や共材粒子よりも小さいため、それら粒子の隙間に入り込んでニッケル粒子に確実に密着することができる。これにより、メタライズ金属層と銅めっき層との密着性を高めることができる。なお、前記共材粒子の最大粒径は、前記ニッケル粒子の最大粒径よりも小さくても大きくてもよいが、強いて言えば小さいほうが好ましい。
【００１５】
前記配線基板内蔵用電子部品としては、チップコンデンサやセラミックコンデンサを挙げることができる。また、好適なセラミックコンデンサとしては、主面及び裏面を有するセラミック焼結体を備え、前記セラミック焼結体には、セラミック誘電体層を介して複数の内部電極が積層配置され、前記複数の内部電極に接続された複数のコンデンサ内ビア導体が設けられ、前記外部電極が、前記複数のコンデンサ内ビア導体における前記主面側及び前記裏面側の少なくとも一方の端部に接続されたセラミックコンデンサなどを挙げることができる。なお、セラミックコンデンサは、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのセラミックコンデンサであることが好ましい。このような構造であれば、コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電圧安定化が可能となる。また、コンデンサ全体の小型化が図りやすくなり、ひいては配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。
【００１６】
なお、前記ペロブスカイト型酸化物としては、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどを挙げることができる。この種の酸化物は高い誘電率を有しているのでコンデンサにおける誘電体として極めて好適であり、それを使用することにより高容量のコンデンサを実現しやすくなる。
【００１７】
なお、前記銅めっき層は、メタライズ金属層を被覆するめっき層に限定されるものではなく、高さ１５０μｍ以上の銅ポストであってもよい。この場合、銅ポストの表面粗化を確実に行うことができ、配線基板の樹脂絶縁層との密着性を高めることができる。
【００１８】
また、上記課題を解決するための別の手段(手段２)としては、前記外部電極の表面の粗化処理が施された前記配線基板内蔵用電子部品が、コア主面及びコア裏面を有する樹脂コア基板内、または、樹脂層間絶縁層及び導体層を積層した構造を有する配線積層部内に収容されていることを特徴とする配線基板がある。
【００１９】
従って、手段２の配線基板によると、配線基板内蔵用電子部品において、外部電極を構成する銅めっき層の表面粗化を確実に行うことができるため、その外部電極と配線基板の樹脂層間絶縁層との接触面積が大きくなり、樹脂層間絶縁層との密着性を十分に高めることができる。
【００２０】
前記樹脂コア基板の具体例としては、ＥＰ樹脂（エポキシ樹脂）基板、ＰＩ樹脂（ポリイミド樹脂）基板、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）基板、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）基板などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。
【００２１】
上記配線基板を構成する配線積層部は、高分子材料を主体とする樹脂層間絶縁層及び導体層を積層した構造を有している。なお、配線積層部は、前記コア主面上及び前記コア裏面上のいずれか一方にのみ形成されていてもよいし、前記コア主面上及び前記コア裏面上の両方に形成されていてもよいが、前記コア主面上及び前記コア裏面上の両方に形成されることが好ましい。このように構成すれば、コア主面上に形成された配線積層部とコア裏面上に形成された配線積層部との両方に電気回路を形成できるため、配線基板のよりいっそうの高機能化を図ることができる。
【００２２】
前記樹脂層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂層間絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
【００２３】
前記導体層は、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって、樹脂層間絶縁層上にパターン形成される。前記導体層の形成に用いられる金属材料の例としては、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金などが挙げられる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明を配線基板に具体化した一実施の形態を図面に基づき詳細に説明する。
【００２５】
図１に示されるように、本実施の形態の配線基板１０は、ＩＣチップ搭載用の配線基板である。配線基板１０は、略矩形板状の樹脂コア基板１１と、樹脂コア基板１１のコア主面１２（図１では上面）上に形成される第１ビルドアップ層３１（配線積層部）と、樹脂コア基板１１のコア裏面１３（図１では下面）上に形成される第２ビルドアップ層３２（配線積層部）とからなる。
【００２６】
樹脂コア基板１１のコア主面１２上に形成された第１ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３３，３５と、銅からなる導体層４２とを交互に積層した構造を有している。第２層の樹脂層間絶縁層３５の表面上における複数箇所には、端子パッド４４がアレイ状に形成されている。さらに、樹脂層間絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、矩形平板状をなすＩＣチップ２１の面接続端子２２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５からなる領域は、ＩＣチップ２１を搭載可能なＩＣチップ搭載領域２３である。ＩＣチップ搭載領域２３は、第１ビルドアップ層３１の表面３９に設定されている。また、第２層の樹脂層間絶縁層３５内における複数箇所にはビア導体４３が形成されている。各ビア導体４３の下端となる箇所は、樹脂層間絶縁層３３の表面上に形成された導体層４２に接続されており、各ビア導体４３の上端となる箇所は、樹脂層間絶縁層３５の表面上に形成された端子パッド４４に接続されている。このビア導体４３は、導体層４２及び端子パッド４４を相互に電気的に接続している。
【００２７】
樹脂コア基板１１のコア裏面１３上に形成された第２ビルドアップ層３２は、上述した第１ビルドアップ層３１とほぼ同じ構造を有している。即ち、第２ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３４，３６と、導体層４２とを交互に積層した構造を有している。第１層の樹脂層間絶縁層３４内における複数箇所にはビア導体４７が形成されている。各ビア導体４７の下端となる箇所は、樹脂層間絶縁層３４の表面上に形成された導体層４２に接続されている。第２層の樹脂層間絶縁層３６内における複数箇所にはビア導体４３が形成されており、樹脂層間絶縁層３６の下面上において各ビア導体４３の下端となる箇所には、ビア導体４３を介して導体層４２に電気的に接続されるＢＧＡ用パッド４８が格子状に形成されている。また、樹脂層間絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボードに対して電気的に接続可能な複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。
【００２８】
本実施の形態の樹脂コア基板１１は、縦２５ｍｍ×横２５ｍｍ×厚さ０．９０ｍｍの平面視略矩形板状である。樹脂コア基板１１は、ガラスエポキシからなる基材１６１と、基材１６１の上面及び下面に形成され、シリカフィラーなどの無機フィラーを添加したエポキシ樹脂からなるサブ基材１６４と、同じく基材１６１の上面及び下面に形成され、銅からなる導体層１６３とによって構成されている。また、樹脂コア基板１１には、複数のスルーホール導体１６がコア主面１２、コア裏面１３及び導体層１６３を貫通するように形成されている。かかるスルーホール導体１６は、樹脂コア基板１１のコア主面１２側とコア裏面１３側とを接続導通するとともに、導体層１６３に電気的に接続している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。スルーホール導体１６の上端は、樹脂層間絶縁層３３の表面上にある導体層４２の一部に電気的に接続されており、スルーホール導体１６の下端は、樹脂層間絶縁層３４の下面上にある導体層４２の一部に電気的に接続されている。また、樹脂コア基板１１のコア主面１２及びコア裏面１３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体１６に電気的に接続されている。さらに、樹脂コア基板１１は、コア主面１２の中央部及びコア裏面１３の中央部にて開口する平面視で矩形状の収容穴部９０を１つ有している。即ち、収容穴部９０は貫通穴である。なお、収容穴部９０は、四隅に面取り寸法０．１ｍｍ以上２．０ｍｍ以下の面取り部を有している。
【００２９】
そして、収容穴部９０内には、図２，図３等に示すセラミックコンデンサ１０１（配線基板内蔵用電子部品）が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ１０１は、コンデンサ主面１０２をコア主面１２と同じ側に向け、かつ、コンデンサ裏面１０３をコア裏面１３と同じ側に向けた状態で収容されている。本実施の形態のセラミックコンデンサ１０１は、縦１２．０ｍｍ×横１２．０ｍｍ×厚さ０．７４ｍｍの平面視略矩形板状である。セラミックコンデンサ１０１は、樹脂コア基板１１において前記ＩＣチップ搭載領域２３の真下の領域に配置されている。なお、ＩＣチップ搭載領域２３の面積（ＩＣチップ２１において面接続端子２２が形成される面の面積）は、セラミックコンデンサ１０１のコンデンサ主面１０２の面積よりも小さくなるように設定されている。セラミックコンデンサ１０１の厚さ方向から見た場合、ＩＣチップ搭載領域２３は、セラミックコンデンサ１０１のコンデンサ主面１０２内に位置している。
【００３０】
図１等に示されるように、収容穴部９０の内面と、セラミックコンデンサ１０１のコンデンサ側面１０６との隙間は、高分子材料（本実施の形態ではエポキシ等の熱硬化性樹脂）からなる樹脂充填部９２によって埋められている。この樹脂充填部９２は、セラミックコンデンサ１０１を樹脂コア基板１１に固定する機能を有している。なお、セラミックコンデンサ１０１は、平面視略正方形状をなしており、四隅に面取り寸法０．５５ｍｍ以上（本実施の形態では面取り寸法０．６ｍｍ）の面取り部を有している。これにより、セラミックコンデンサ１０１を配線基板１０に内蔵するときや、温度変化に伴う樹脂充填部９２の変形時において、セラミックコンデンサ１０１の角部への応力集中を緩和できるため、樹脂充填部９２のクラックの発生を防止できる。
【００３１】
図１〜図３等に示されるように、本実施の形態のセラミックコンデンサ１０１は、いわゆるビアアレイタイプのセラミックコンデンサである。セラミックコンデンサ１０１を構成するセラミック焼結体１０４は、１つのコンデンサ主面１０２（図１では上面）、１つのコンデンサ裏面１０３（図１では下面）、及び、４つのコンデンサ側面１０６（図１では左面、右面）を有する板状物である。
【００３２】
図２に示されるように、セラミック焼結体１０４は、セラミック誘電体層１０５を介して電源用内部電極層１４１（内部電極）とグランド用内部電極層１４２（内部電極）とを交互に積層配置した構造を有している。また、セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層１４１及びグランド用内部電極層１４２間の誘電体（絶縁体）として機能する。電源用内部電極層１４１及びグランド用内部電極層１４２は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体１０４の内部において一層おきに配置されている。
【００３３】
図１，図２等に示されるように、セラミック焼結体１０４には、多数のビアホール１３０が形成されている。これらのビアホール１３０は、セラミック焼結体１０４をその厚さ方向に貫通するとともに、セラミック焼結体１０４の全面にわたって格子状（アレイ状）に配置されている。各ビアホール１３０内には、セラミック焼結体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３間を連通する複数のコンデンサ内ビア導体１３１，１３２が、ニッケルを主材料として形成されている。なお本実施の形態において、ビアホール１３０の直径は約１００μｍに設定されているため、コンデンサ内ビア導体１３１，１３２の直径も約１００μｍに設定されている。各電源用コンデンサ内ビア導体１３１は、各電源用内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している。各グランド用コンデンサ内ビア導体１３２は、各グランド用内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している。各電源用コンデンサ内ビア導体１３１及び各グランド用コンデンサ内ビア導体１３２は、全体としてアレイ状に配置されている。
【００３４】
そして図２，図３等に示されるように、セラミック焼結体１０４のコンデンサ主面１０２上には、複数の主面側電源用プレーン状電極１１１（外部電極）と複数の主面側グランド用プレーン状電極１１２（外部電極）とが設けられている。各プレーン状電極１１１，１１２は、コンデンサ主面１０２において互いに平行に配置されており、幅３００μｍ×厚さ２５μｍの平面視略矩形状をなす帯状パターンである（図３参照）。主面側電源用プレーン状電極１１１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ主面１０２側の端面に対して直接接続されており、主面側グランド用プレーン状電極１１２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ主面１０２側の端面に対して直接接続されている。
【００３５】
また、図２等に示されるように、セラミック焼結体１０４のコンデンサ裏面１０３上には、複数の裏面側電源用プレーン状電極１２１（外部電極）と複数の裏面側グランド用プレーン状電極１２２（外部電極）とが設けられている。各プレーン状電極１２１，１２２は、コンデンサ裏面１０３において互いに平行に配置されており、幅３００μｍ×厚さ２５μｍの平面視略矩形状をなす帯状パターンである。裏面側電源用プレーン状電極１２１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端面に対して直接接続されており、裏面側グランド用プレーン状電極１２２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端面に対して直接接続されている。よって、電源用プレーン状電極１１１，１２１は電源用コンデンサ内ビア導体１３１及び電源用内部電極層１４１に導通しており、グランド用プレーン状電極１１２，１２２はグランド用コンデンサ内ビア導体１３２及びグランド用内部電極層１４２に導通している。
【００３６】
図４に示されるように、プレーン状電極１１１，１１２，１２１，１２２は、メタライズ金属層１５１と、銅めっき層１５２とからなっている。メタライズ金属層１５１は、前記コンデンサ主面１０２及びコンデンサ裏面１０３の上に配置されており、ニッケル粒子を主体として構成されている。本実施の形態のメタライズ金属層１５１には、主材料のニッケル粒子に対して、例えば３０ｖｏｌ％のチタン酸バリウム（ペロブスカイト型酸化物）が共材粒子として添加されている。
【００３７】
銅めっき層１５２は、ニッケルよりも導電性が高く、メタライズ金属層１５１の表面を全体的に被覆している。本実施の形態において、銅めっき層１５２を構成する銅粒子の最大粒径は、１μｍ以下となっている。さらに、銅めっき層１５２の表面は粗化されており、銅めっき層１５２の表面の算術平均粗さＲａは０．４μｍに設定されている。なお、「算術平均粗さＲａ」とは、ＪＩＳ  Ｂ０６０１で定義されている算術平均粗さＲａである。算術平均粗さＲａの測定方法はＪＩＳ  Ｂ０６５１に準じるものとする。
【００３８】
図１〜図４に示されるように、各プレーン状電極１１１，１１２，１２１，１２２上には、それぞれ突起状導体５０が突設されている。これら突起状導体５０の数は、前記コンデンサ内ビア導体１３１，１３２の数と等しくなっており、本実施の形態では５０個以上となっている。また、各突起状導体５０は、銅めっきによって形成された円柱状導体（銅ポスト）である。即ち、突起状導体５０は、銅めっき層１５２と同じ金属材料である銅を主体として円柱状に形成されている。この突起状導体５０を構成する銅粒子の最大粒径も、銅めっき層１５２と同様に１μｍ以下となっている。各突起状導体５０の直径は、プレーン状電極１１１，１１２，１２１，１２２の幅（約３００μｍ）よりも小さく、かつ、コンデンサ内ビア導体１３１，１３２の直径（約１００μｍ）よりも大きく設定されており、本実施の形態では約２５０μｍに設定されている。また、突起状導体５０の高さは、１５０μｍ以上２００μｍ以下に設定されている。
【００３９】
各突起状導体５０の高さ（厚さ）は、前記樹脂層間絶縁層３３の厚さとほぼ等しくなっており、プレーン状電極１１１，１１２上に突設された突起状導体５０の頂部５２の表面は、樹脂層間絶縁層３３の表面と同じ位置にある。さらに、各突起状導体５０の表面は粗化されている。突起状導体５０の表面の算術平均粗さＲａは、前記銅めっき層１５２の表面の算術平均粗さＲａと等しく、具体的には０．４μｍに設定されている。そして、プレーン状電極１１１，１１２上に突設された突起状導体５０は、樹脂層間絶縁層３３の表面上に形成された導体層４２に接続される。一方、プレーン状電極１２１，１２２上に突設された突起状導体５０は、前記樹脂層間絶縁層３４内における複数箇所に形成されたビア導体４７に接続される。
【００４０】
図１に示されるように、コンデンサ主面１０２側にあるプレーン状電極１１１，１１２は、突起状導体５０、導体層４２、ビア導体４３、端子パッド４４、はんだバンプ４５及びＩＣチップ２１の面接続端子２２を介して、ＩＣチップ２１に電気的に接続される。一方、コンデンサ裏面１０３側にあるプレーン状電極１２１，１２２は、突起状導体５０、ビア導体４７、導体層４２、ビア導体４３、ＢＧＡ用パッド４８及びはんだバンプ４９を介して、図示しないマザーボードが有する電極に対して電気的に接続される。
【００４１】
例えば、マザーボード側からプレーン状電極１２１，１２２を介して通電を行い、電源用内部電極層１４１−グランド用内部電極層１４２間に電圧を加えると、電源用内部電極層１４１に例えばプラスの電荷が蓄積し、グランド用内部電極層１４２に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ１０１がコンデンサとして機能する。また、セラミックコンデンサ１０１では、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
【００４２】
次に、本実施の形態のセラミックコンデンサ１０１の製造方法について述べる。
【００４３】
先ず、チタン酸バリウムを主成分とする誘電体材料のグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極層１４１となる電源用内部電極部と、グランド用内部電極層１４２となるグランド用内部電極部とが形成される。次に、電源用内部電極部が形成されたグリーンシートとグランド用内部電極部が形成されたグリーンシートとを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。
【００４４】
さらに、レーザ加工機を用いてグリーンシート積層体にビアホール１３０を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール１３０内に充填する。次に、グリーンシート積層体の上面上に電極用ニッケルペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うようにプレーン状電極１１１，１１２のメタライズ金属層１５１を形成する。また、グリーンシート積層体の下面上に電極用ニッケルペーストを印刷し、グリーンシート積層体の下面側にて各導体部の下端面を覆うようにプレーン状電極１２１，１２２のメタライズ金属層１５１を形成する。
【００４５】
この後、グリーンシート積層体の乾燥を行い、各メタライズ金属層１５１をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０４となる。
【００４６】
次に、得られたセラミック焼結体１０４が有する各メタライズ金属層１５１に対して電解銅めっき（厚さ１５μｍ）を行う。その結果、各メタライズ金属層１５１の上に銅めっき層１５２が形成されることで、各プレーン状電極１１１，１１２，１２１，１２２が形成される。
【００４７】
本実施の形態では、銅めっき層１５２を構成する銅粒子の最大粒径が１μｍ以下となるようめっき条件が設定されている。具体的には、ピロリン酸銅めっき浴を用い、５０℃〜６０℃程度の温度、１．０Ａ／ｍ２〜３．０Ａ／ｍ２程度の電流密度、２０分〜２５分程度の析出時間等の条件で電解銅めっきが行われる。なお、銅めっき浴には、銅粒子の粒成長を抑制するための添加剤（例えば、光沢剤等）が含有されている。
【００４８】
本発明者は、銅めっき層１５２の形成後のプレーン状電極１１１を厚さ方向に切断し、その切断面を電子顕微鏡（ＳＥＭ）で観察した。図５は、そのプレーン状電極１１１の切断面でのＳＥＭ写真を示している。ここでは、銅めっき層１５２の観察を容易にするために、プレーン状電極１１１の切断面に対して、ＣＰ加工（化学研磨加工）を施した後にエッチングを行った。なお、このエッチングでは、超純水（１９ｍｌ）、６０％のアンモニア（１０ｍｌ）、及び過酸化水素水（１ｍｌ）からなるエッチング液を用い、７秒間処理した。
【００４９】
図５に示されるように、銅めっき層１５２を構成する銅粒子１５４の最大粒径は１μｍ以下（平均粒径は０．３μｍ程度）であり、銅めっき層１５２において厚さ方向で粒径のサイズ変化はなくほぼ均一な大きさの銅粒子１５４が分布している。また、メタライズ金属層１５１を構成するニッケル粒子１５５の最大粒径は１０μｍ程度であり、共材として添加されているチタン酸バリウム１５６の最大粒子は、５μｍ程度である。従って、メタライズ金属層１５１と銅めっき層１５２との界面において、メタライズ金属層１５１を構成するニッケル粒子１５５の１つに対して複数の銅粒子１５４が接している。
【００５０】
そして、各プレーン状電極１１１，１１２，１２１，１２２の銅めっき層１５２を形成した後、セラミック焼結体１０４のコンデンサ主面１０２上及びコンデンサ裏面１０３上に、所定箇所に開口部１８２（内径２５０μｍ）を有するフォトレジスト材１８１（厚さ２００μｍ）をラミネートする（図６参照）。これらの開口部１８２は、露光及び現像によって形成されており、プレーン状電極１１１，１１２，１２１，１２２の表面の一部を露出させている。なお、セラミック焼結体１０４のコンデンサ主面１０２上及びコンデンサ裏面１０３上にメタルマスク（厚さ２００μｍ）を積層配置し、ドリルを用いた孔あけ加工などをメタルマスクに対して行うことにより、開口部１８２を有するメタルマスクを形成してもよい。
【００５１】
そして、図７に示されるように、フォトレジスト材１８１を介してプレーン状電極１１１，１１２，１２１，１２２上に対する電解銅めっきを行う。さらに、フォトレジスト材１８１を除去する。その結果、図８に示されるように、プレーン状電極１１１，１１２，１２１，１２２上に、高さ１５０μｍ以上２００μｍ以下の突起状導体５０が形成され、セラミックコンデンサ１０１が完成する。なお、突起状導体５０の形成時には、プレーン状電極１１１，１１２，１２１，１２２の銅めっき層１５２の形成時と同様のめっき条件で電解銅めっきが行われる。この結果、突起状導体５０を構成する銅粒子もその最大粒径が１μｍ以下となる。なお、硫酸銅めっき浴を用いた電解めっきによって突起状導体５０を形成してもよい。
【００５２】
次に、本実施の形態の配線基板１０の製造方法について述べる。
【００５３】
先ず、コア基板準備工程では、樹脂コア基板１１の中間製品を従来周知の手法により作製し、あらかじめ準備しておく。
【００５４】
樹脂コア基板１１の中間製品は以下のように作製される。まず、縦４００ｍｍ×横４００ｍｍ×厚さ０．６５ｍｍの基材１６１の両面に銅箔が貼付された銅張積層板（図示略）を準備する。次に、銅張積層板の両面の銅箔のエッチングを行って導体層１６３を例えばサブトラクティブ法によってパターニングする。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔をエッチングで除去する。その後、ドライフィルムを剥離する。次に、基材１６１の上面及び下面と導体層１６３とを粗化した後、基材１６１の上面及び下面に、無機フィラーが添加されたエポキシ樹脂フィルム（厚さ８０μｍ）を熱圧着により貼付し、サブ基材１６４を形成する。
【００５５】
次に、上側のサブ基材１６４の上面及び下側のサブ基材１６４の下面に導体層４１（厚さ５０μｍ）をパターン形成する。具体的には、上側のサブ基材１６４の上面及び下側のサブ基材１６４の下面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。次に、基材１６１及びサブ基材１６４からなる積層体に対してルータを用いて孔あけ加工を行い、収容穴部９０となる貫通孔を所定位置に形成し、樹脂コア基板１１の中間製品を得る（図９参照）。なお、樹脂コア基板１１の中間製品とは、樹脂コア基板１１となるべき領域を平面方向に沿って縦横に複数配列した構造の多数個取り用コア基板である。
【００５６】
続く収容工程では、マウント装置（ヤマハ発動機株式会社製）を用いて、コア主面１２とコンデンサ主面１０２と同じ側に向け、かつ、コア裏面１３とコンデンサ裏面１０３とを同じ側に向けた状態で収容穴部９０内にセラミックコンデンサ１０１を収容する（図１０参照）。なお、収容穴部９０のコア裏面１３側開口は、剥離可能な粘着テープ１７１でシールされている。この粘着テープ１７１は、支持台（図示略）によって支持されている。かかる粘着テープ１７１の粘着面には、セラミックコンデンサ１０１が貼り付けられて仮固定されている。
【００５７】
そして、この状態において、収容穴部９０の内面とセラミックコンデンサ１０１のコンデンサ側面１０６との隙間に、ディスペンサ装置（Ａｓｙｍｔｅｋ社製）を用いて、熱硬化性樹脂製の樹脂充填部９２（株式会社ナミックス製）を充填する。その後、加熱処理を行うと、樹脂充填部９２が硬化して、セラミックコンデンサ１０１が収容穴部９０内に固定される（図１１参照）。そして、この時点で、粘着テープ１７１を剥離する。
【００５８】
その後、プレーン状電極１１１，１１２を構成する銅めっき層１５２の表面と突起状導体５０の表面とを粗化する（図４参照）。なお、銅めっき層１５２の表面と突起状導体５０の表面とが同時に粗化されるため、銅めっき層１５２の表面の一部（突起状導体５０との接続部分）が粗化されることはない。
【００５９】
次に、従来周知の手法に基づいてコア主面１２の上に第１ビルドアップ層３１を形成するとともに、コア裏面１３の上に第２ビルドアップ層３２を形成する。具体的に言うと、まず、コア主面１２及びコンデンサ主面１０２上に感光性エポキシ樹脂を被着して露光及び現像を行うことにより、樹脂層間絶縁層３３を形成する（図１２参照）。このとき、セラミックコンデンサ１０１の各突起状導体５０が樹脂層間絶縁層３３に噛み込むことにより、セラミックコンデンサ１０１の位置決めが図られる。また、コア裏面１３及びコンデンサ裏面１０３に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、樹脂層間絶縁層３４を形成する。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマー（ＬＣＰ：Liquid Crystalline Polymer）を被着してもよい。
【００６０】
さらに、ＹＡＧレーザまたは炭酸ガスレーザーを用いてレーザ孔あけ加工を行い、ビア導体４７が形成されるべき位置にビア孔を形成する。具体的には、樹脂層間絶縁層３４を貫通するビア孔を形成し、プレーン状電極１２１，１２２上に突設された突起状導体５０の頂部５２の表面を露出させる。
【００６１】
さらに、ドリル機を用いて孔あけ加工を行い、樹脂コア基板１１及び樹脂層間絶縁層３３，３４を貫通する貫通孔（図示略）を所定位置にあらかじめ形成しておく。そして、樹脂層間絶縁層３３，３４の表面上、ビア孔の内面、及び、貫通孔の内面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。これにより、樹脂層間絶縁層３３上に導体層４２が形成されるとともに、樹脂層間絶縁層３４上に導体層４２がパターン形成される。これと同時に、貫通孔内にスルーホール導体１６が形成されるとともに、各ビア孔の内部にビア導体４７が形成される。その後、スルーホール導体１６の空洞部を絶縁樹脂材料（エポキシ樹脂）で穴埋めし、閉塞体１７を形成する。
【００６２】
次に、樹脂層間絶縁層３３，３４上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４３が形成されるべき位置にビア孔（図示略）を有する樹脂層間絶縁層３５，３６を形成する。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマーを被着してもよい。この場合、レーザ加工機などにより、ビア導体４３が形成されるべき位置にビア孔が形成される。次に、従来公知の手法に従って電解銅めっきを行い、前記ビア孔の内部にビア導体４３を形成するとともに、樹脂層間絶縁層３５上に端子パッド４４を形成し、樹脂層間絶縁層３６上にＢＧＡ用パッド４８を形成する。
【００６３】
次に、樹脂層間絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。その後、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４０，４６をパターニングする。さらに、端子パッド４４上にはんだバンプ４５を形成し、かつ、ＢＧＡ用パッド４８上にはんだバンプ４９を形成する。なお、この状態のものは、配線基板１０となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用配線基板であると把握することができる。さらに、多数個取り用配線基板を分割すると、個々の製品である配線基板１０が多数個同時に得られる。
【００６４】
従って、本実施の形態によれば以下の効果を得ることができる。
【００６５】
（１）本実施の形態のセラミックコンデンサ１０１では、プレーン状電極１１１，１１２，１２１，１２２において、銅めっき層１５２を構成する銅粒子１５４の最大粒径が、１μｍ以下でありかつメタライズ金属層１５１を構成するニッケル粒子１５５の最大粒径よりも小さい。具体的には、ニッケル粒子１５５の最大粒径は１０μｍ程度であり、１つのニッケル粒子１５５に対し、１０個以上の複数の銅粒子１５４が接している。このように、メタライズ金属層１５１のニッケル粒子１５５に対して複数の銅粒子１５４が密着することにより、耐剥離性に優れた銅めっき層１５２を形成することができる。また、銅めっき層１５２を構成する銅粒子１５４の最大粒径が１μｍ以下と小さいため、粗化される粒界領域が大きくなり、銅めっき層１５２の表面粗化をより確実に行うことができる。これにより、配線基板１０における樹脂層間絶縁層３３との密着性を十分に確保することができる。
【００６６】
（２）本実施の形態のセラミックコンデンサ１０１では、各プレーン状電極１１１，１１２，１２１，１２２上には、それぞれ突起状導体５０が突設されている。各突起状導体５０は、電解銅めっきによって形成された銅めっき層であり、突起状導体５０を構成する銅粒子の最大粒径が１μｍ以下となっている。このようにすれば、各突起状導体５０の表面粗化をより確実に行うことができ、配線基板１０における樹脂層間絶縁層３３との密着性を十分に確保することができる。
【００６７】
（３）本実施の形態のセラミックコンデンサ１０１では、各プレーン状電極１１１，１１２，１２１，１２２において、メタライズ金属層１５１は、ニッケル粒子１５５を主体として構成され、チタン酸バリウム１５６が共材粒子として添加されている。このように、メタライズ金属層１５１の形成材料としてニッケルを使用することにより、比較的に高価なパラジウムを用いる場合と比較して、セラミック焼結体１０４の製造コストを抑えることができる。また、メタライズ金属層１５１に共材粒子としてチタン酸バリウム１５６を添加することにより、セラミック焼結体１０４におけるメタライズ金属層１５１の熱収縮差を抑えることができ、クラックやデラミネーションなどの問題を回避することができる。
【００６８】
（４）本実施の形態の場合、チタン酸バリウム１５６の最大粒径は、５μｍ程度であり、ニッケル粒子１５５の最大粒径よりも小さく、銅めっき層１５２の銅粒子１５４よりも大きくなっている。この場合、メタライズ金属層１５１と銅めっき層１５２の界面において、比較的に粒径が大きなニッケル粒子１５５とチタン酸バリウム１５６との間に隙間が形成されていたとしても、その隙間に銅粒子１５４が入り込んでニッケル粒子１５５に確実に密着することができる。これにより、メタライズ金属層１５１と銅めっき層１５２との密着性を高めることができる。
【００６９】
（５）本実施の形態の配線基板１０では、配線基板内蔵用電子部品としてビアアレイタイプのセラミックコンデンサ１０１が収容穴部９０に収納されている。このセラミックコンデンサ１０１では、複数のビア導体１３１，１３２が全体としてアレイ状に配置されているので、セラミックコンデンサ１０１のインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、セラミックコンデンサ１０１全体の小型化が図りやすくなり、ひいては配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、ＩＣチップ２１に対してより安定した電源供給が可能となる。
【００７０】
（６）本実施の形態の配線基板１０では、セラミックコンデンサ１０１がＩＣチップ搭載領域２３に搭載されたＩＣチップ２１の直下に配置されるため、セラミックコンデンサ１０１とＩＣチップ２１とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、セラミックコンデンサ１０１によるＩＣチップ２１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ＩＣチップ２１とセラミックコンデンサ１０１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
【００７１】
（７）本実施の形態の配線基板１０では、ＩＣチップ搭載領域２３がセラミックコンデンサ１０１の真上の領域内に位置しているため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１は高剛性で熱膨張率が小さいセラミックコンデンサ１０１によって支持される。よって、上記ＩＣチップ搭載領域２３においては、第１ビルドアップ層３１が変形しにくくなるため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１をより安定的に支持できる。従って、大きな熱応力に起因するＩＣチップ２１のクラックや接続不良を防止することができる。ゆえに、ＩＣチップ２１として、熱膨張差による応力（歪）が大きくなり熱応力の影響が大きく、かつ発熱量が大きく使用時の熱衝撃が厳しい１０ｍｍ角以上の大型のＩＣチップや、脆いとされるＬｏｗ−ｋ（低誘電率）のＩＣチップを用いることができる。
【００７２】
なお、本発明の実施の形態は以下のように変更してもよい。
【００７３】
・上記実施の形態の配線基板１０において、セラミックコンデンサ１０１は樹脂コア基板１１内に収容されていた。しかし、上記実施の形態のセラミックコンデンサ１０１などよりも薄いセラミックコンデンサ３０３（厚さ０．０８ｍｍ）を形成し、そのセラミックコンデンサ３０３を配線基板１０Ａの第１ビルドアップ層３１０内（例えば図１３参照）に収容してもよい。セラミックコンデンサ３０３においても、上記のセラミックコンデンサ１０１と同様に、そのメタライズ金属層１５１と銅めっき層１５２とからなる外部電極（コンデンサ主面１０２上のプレーン状電極１１１，１１２及びコンデンサ裏面１０３上のプレーン状電極１２１，１２２）が形成され、それらプレーン状電極１１１，１１２，１２１，１２２上に突起状導体５０が形成されている。なお、各電極１１１，１１２，１２１，１２２の銅めっき層１５２を構成する銅粒子の最大粒径は１μｍ以下であり、突起状導体５０を構成する銅粒子の最大粒径も１μｍ以下である。そして、各電極１１１，１１２，１２１，１２２の銅めっき層１５２の表面と突起状導体５０との表面が粗化された後、セラミックコンデンサ３０３が樹脂コア基板１１内に内蔵されている。
【００７４】
具体的には、樹脂コア基板１１のコア主面１２上に樹脂シート（未硬化状態の樹脂層間絶縁層３０）をラミネートし、樹脂シートが硬化する前に、マウント装置（ヤマハ発動機株式会社製）を用いて、セラミックコンデンサ３０３を樹脂シート上に配置する。このとき、加圧しながらセラミックコンデンサ３０３の一部（コンデンサ裏面１０３側のプレーン状電極１２１，１２２及び突起状導体５０）を樹脂シート内に潜り込ませるようにする。これにより、突起状導体５０が樹脂シートに噛み込むため、セラミックコンデンサ３０３が位置決めされる。その後、樹脂シートを硬化させて樹脂層間絶縁層３０とする。さらに、樹脂層間絶縁層３０及び導体層４２を交互に形成すれば、第１ビルドアップ層３１０が完成する。
【００７５】
このセラミックコンデンサ３０３においても、各電極１１１，１１２，１２１，１２２の銅めっき層１５２や突起状導体５０を構成する銅粒子の最大粒径が１μｍ以下と小さいため、粗化される粒界領域が大きくなり、銅めっき層１５２及び突起状導体５０の表面粗化をより確実に行うことができる。この結果、配線基板１０Ａにおいて、セラミックコンデンサ３０３の各電極１１１，１１２，１２１，１２２や突起状導体５０と樹脂層間絶縁層３０との密着性を十分に確保することができる。また、セラミックコンデンサ１０１が樹脂コア基板１１内に収容される場合に比べて、ＩＣチップ２１とセラミックコンデンサ３０３とを電気的に接続する導通経路（コンデンサ接続配線）が短くなる。これにより、配線のインダクタンス成分の増加が防止されるため、セラミックコンデンサ３０３によりＩＣチップ２１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。さらに、ＩＣチップ２１とセラミックコンデンサ３０３との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。なお、薄くしたセラミックコンデンサ３０３を用いたとしてもセラミックコンデンサ３０３自体は厚いため、図１３では、ビルドアップ層を、上記実施の形態よりも肉厚の樹脂層間絶縁層３０からなる第１ビルドアップ層３１０に具体化している。また、上記実施の形態のセラミックコンデンサ１０１を、上記実施の形態と同じ第１ビルドアップ層３１内に収容してもよい。
【００７６】
・上記実施の形態では、プレーン状電極１１１，１１２，１２１，１２２上に突起状導体５０を突設した後で、プレーン状電極１１１，１１２，１２１，１２２を構成する銅めっき層１５２の表面と、突起状導体５０の表面とを同時に粗化していた。しかし、プレーン状電極１１１，１１２，１２１，１２２を形成した時点で一度粗化した後、突起状導体５０を形成した時点で再度粗化するようにしてもよい。このようにすれば、銅めっき層１５２と突起状導体５０との接続部分も粗化されるため、両者の密着性が向上する（図１４参照）。
【００７７】
・上記実施の形態では、各プレーン状電極１１１，１１２，１２１，１２２上に突起状導体５０を有するセラミックコンデンサ１０１，３０３に具体化するものであったが、これに限定されるものではない。具体的には、例えば、図１５に示されるように、各プレーン状電極１１１，１１２，１２１，１２２上に突起状導体５０を形成していないセラミックコンデンサ１０１Ａを配線基板１０Ｂに内蔵してもよい。なお、セラミックコンデンサ１０１Ａは、上記実施の形態において、突起状導体５０の形成工程を実施しないで完成されたコンデンサであって、それ以外の構成は、セラミックコンデンサ１０１と同一である。また、配線基板１０Ｂにおいては、セラミックコンデンサ１０１Ａにおけるコンデンサ主面１０２上のプレーン状電極１１１，１１２は、樹脂層間絶縁層３３に形成されたビア導体４７を介して導体層４２に接続されている。さらに、セラミックコンデンサ１０１Ａにおけるコンデンサ裏面１０３上のプレーン状電極１２１，１２２は、樹脂層間絶縁層３４に形成されたビア導体４７を介して導体層４２に接続されている。このセラミックコンデンサ１０１Ａにおいても、プレーン状電極１１１，１１２，１２１，１２２の銅めっき層１５２を構成する銅粒子１５４の最大粒径は１μｍ以下である。このため、銅めっき層１５２の表面粗化を確実に行うことができ、配線基板１０Ｂにおける樹脂層間絶縁層３３，３４との密着性を十分に確保することができる。
【００７８】
・上記実施の形態のセラミックコンデンサ１０１では、平面視略矩形状をなすプレーン状電極１１１，１１２，１２１，１２２を外部電極として備えるものであったが、その外部電極の形状は、円形状などの形状に適宜変更してもよい。また、セラミックコンデンサ１０１において、プレーン状電極１１１，１１２，１２１，１２２は、コンデンサ主面１０２及びコンデンサ裏面１０３の両方に設けられるものであったが、いずれか一方のみに設けられていてもよい。
【００７９】
・上記実施の形態では、配線基板１０のパッケージ形態はＢＧＡ（ボールグリッドアレイ）であるが、ＢＧＡのみに限定されず、例えばＰＧＡ（ピングリッドアレイ）やＬＧＡ（ランドグリッドアレイ）等であってもよい。
【００８０】
次に、前述した実施の形態によって把握される技術的思想を以下に列挙する。
【００８１】
（１）主面及び裏面を有するセラミック焼結体と、前記セラミック焼結体の主面及び裏面の少なくとも一方の上に配置され、メタライズ金属層の表面に銅めっき層を形成してなる外部電極とを備え、前記銅めっき層を構成する銅粒子の最大粒径が５μｍ以下であり、配線基板への内蔵時に、前記銅めっき層の表面が粗化されることを特徴とする配線基板内蔵用電子部品。
【００８２】
（２）上記１において、前記銅めっき層が、高さ１５０μｍ以上の銅ポストであることを特徴とする配線基板内蔵用電子部品。
【図面の簡単な説明】
【００８３】
【図１】本発明を具体化した一実施の形態の配線基板を示す概略断面図。
【図２】セラミックコンデンサを示す概略断面図。
【図３】セラミックコンデンサを示す上面図。
【図４】セラミックコンデンサの要部を示す概略断面図。
【図５】プレーン状電極においてメタライズ金属層と銅めっき層との界面の様子を概念的に示した概略拡大断面図。
【図６】セラミックコンデンサの製造方法の説明図。
【図７】セラミックコンデンサの製造方法の説明図。
【図８】セラミックコンデンサの製造方法の説明図。
【図９】配線基板の製造方法の説明図。
【図１０】配線基板の製造方法の説明図。
【図１１】配線基板の製造方法の説明図。
【図１２】配線基板の製造方法の説明図。
【図１３】別の実施の形態における配線基板を示す概略断面図。
【図１４】別の実施の形態におけるセラミックコンデンサの要部を示す概略断面図。
【図１５】別の実施の形態における配線基板を示す概略断面図。
【符号の説明】
【００８４】
１０，１０Ａ，１０Ｂ…配線基板
１１…樹脂コア基板
１２…コア主面
１３…コア裏面
３１，３１０…配線積層部としての第１ビルドアップ層
３２…配線積層部としての第２ビルドアップ層
３０，３３，３４，３５，３６…樹脂層間絶縁層
４２…導体層
１０１，１０１Ａ，３０３…電子部品としてのセラミックコンデンサ
１０２…主面としてのコンデンサ主面
１０３…裏面としてのコンデンサ裏面
１０４…セラミック焼結体
１０５…セラミック誘電体層
１１１…外部電極としての主面側電源用プレーン状電極
１１２…外部電極としての主面側グランド用プレーン状電極
１２１…外部電極としての裏面側電源用プレーン状電極
１２２…外部電極としての裏面側グランド用プレーン状電極
１３１…コンデンサ内ビア導体としての電源用コンデンサ内ビア導体
１３２…コンデンサ内ビア導体としてのグランド用コンデンサ内ビア導体
１４１…内部電極としての電源用内部電極層
１４２…内部電極としてのグランド用内部電極層
１５１…メタライズ金属層
１５２…銅めっき層
１５４…銅粒子
１５５…ニッケル粒子
１５６…ペロブスカイト型酸化物としてのチタン酸バリウム
【図１】
0005078759.tif 000002
【図２】
0005078759.tif 000003
【図３】
0005078759.tif 000004
【図４】
0005078759.tif 000005
【図５】
0005078759.tif 000006
【図６】
0005078759.tif 000007
【図７】
0005078759.tif 000008
【図８】
0005078759.tif 000009
【図９】
0005078759.tif 000010
【図１０】
0005078759.tif 000011
【図１１】
0005078759.tif 000012
【図１２】
0005078759.tif 000013
【図１３】
0005078759.tif 000014
【図１４】
0005078759.tif 000015
【図１５】
0005078759.tif 000016