(57)【特許請求の範囲】
【請求項１】
強誘電体材料層を挟んで対の電極が形成され、
前記強誘電体材料層に電界による分極のヒステリシス特性の抗電界以上の分極処理が施されて成り、前記電極に印加される制御電圧に応じて静電容量が可変され、
分極のヒステリシス特性の抗電界未満において、制御電圧０Ｖの静電容量を中心として、印加される制御電圧に応じて静電容量がリニアに可変される
可変容量素子。
【請求項２】
前記分極処理が施された前記強誘電体材料層の分極状態が未飽和状態である
請求項１記載の可変容量素子。
【請求項３】
印加する前記制御電圧は、正側、負側、または正負にわたる範囲で制御される
請求項１記載の可変容量素子。
【請求項４】
印加する前記制御電圧は、０Ｖを中心に±ΔＶで制御される
請求項３記載の可変容量素子。
【請求項５】
単一極性電源を用い、印加する制御電圧の正負の極性を切り換えて、静電容量を可変させる
請求項１記載の可変容量素子。
【請求項６】
分極を減極させる減極電界に対応した電圧から分極反転飽和電界に対応した電圧にて容量をリセットし、容量を再書き込みし、再書き込みにおける電圧の大きさにより、容量値の変化量を制御する
請求項１記載の可変容量素子。
【請求項７】
分極処理に於ける印加電圧の大きさにより、制御電圧による容量の変化勾配と変化量を制御する
請求項１記載の可変容量素子。
【請求項８】
強誘電体材料層を挟んで対の電極が形成され、
前記強誘電体材料層に電界による分極のヒステリシス特性の抗電界以上の分極処理が施されて成り、前記電極に印加される制御電圧に応じて静電容量が可変され、
印加する前記制御電圧は、正側、負側、または正負にわたる範囲で制御され、
印加する前記制御電圧は、０Ｖを中心に±ΔＶで制御される
可変容量素子。
【請求項９】
強誘電体材料層を挟んで対の電極が形成され、
前記強誘電体材料層に電界による分極のヒステリシス特性の抗電界以上の分極処理が施されて成り、前記電極に印加される制御電圧に応じて静電容量が可変され、
分極を減極させる減極電界に対応した電圧から分極反転飽和電界に対応した電圧にて容量をリセットし、容量を再書き込みし、再書き込みにおける電圧の大きさにより、容量値の変化量を制御する
可変容量素子。
【請求項１０】
強誘電体材料層を挟んで対の電極が形成され、
前記強誘電体材料層に電界による分極のヒステリシス特性の抗電界以上の分極処理が施されて成り、前記電極に印加される制御電圧に応じて静電容量が可変され、
分極処理に於ける印加電圧の大きさにより、制御電圧による容量の変化勾配と変化量を制御する
可変容量素子。
【請求項１１】
強誘電体材料層を挟んで対の電極を有し、前記強誘電体材料層に分極のヒステリシス特性の抗電界以上の分極処理が施された可変容量素子の制御方法であって、
前記電極に印加する制御電圧を、０Ｖを中心に±ΔＶで制御して静電容量を可変制御する
可変容量素子の制御方法。
【請求項１２】
強誘電体材料層を挟んで対の電極を有し、前記強誘電体材料層に分極のヒステリシス特性の抗電界以上の分極処理が施され、分極のヒステリシス特性の抗電界未満において、制御電圧０Ｖの静電容量を中心として、印加される制御電圧に応じて静電容量がリニアに可変される可変容量素子の制御方法であって、
単一極性電源を用い、前記電極に印加する制御電圧の正負の極性を切り替えて、静電容量を可変制御する
可変容量素子の制御方法。
【請求項１３】
強誘電体材料層を挟んで対の電極が形成され、
前記強誘電体材料層に分極のヒステリシス特性の抗電界以上の分極処理が施されて成り、
前記電極に印加される制御電圧に応じて静電容量が可変され、分極のヒステリシス特性の抗電界未満において、制御電圧０Ｖの静電容量を中心として、印加される制御電圧に応じて静電容量がリニアに可変される可変容量素子を
備えて成る電子デバイス。
【請求項１４】
強誘電体材料層を挟んで対の電極が形成され、
前記強誘電体材料層に分極のヒステリシス特性の抗電界以上の分極処理が施されて成り、
前記電極に印加される制御電圧に応じて静電容量が可変され、分極のヒステリシス特性の抗電界未満において、制御電圧０Ｖの静電容量を中心として、印加される制御電圧に応じて静電容量がリニアに可変される
可変容量素子
を備えて成る通信モバイル機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変容量素子とその制御方法、この可変容量素子を組み込んだ電子デバイス及び通信モバイル機器に関する。
【背景技術】
【０００２】
近年、デジタル技術の発展により、情報技術（ＩＴ）に代表される電子機器の普及が活発化され、それに伴うエネルギーの消費が問題となっている。また、上記の情報技術において、通信によるモバイル機器間の通信技術が活発化している。
【０００３】
一般に、簡便な据え置き型の電子機器では、電源トランスを用いたシリーズレギュレータの電源回路方式が使われている。この電源方式は、商用電源の１００Ｖを分圧降下させて、ダイオードブリッジ回路にて整流し、大容量コンデンサによって波形を平滑にして外部交流電圧の変動と電子部品のバラツキと出力変動を安定にさせるために、半導体部品であるレギュレータにて、その変動電圧を吸収して電圧を安定にしている。
【０００４】
しかし、このレギュレータによる変動電圧の吸収は、変動分を余分なジュール熱として排出させ、環境問題に悪影響を与えていた。先に本出願人は、後述するように、可変容量コンデンサを利用して余分なジュール熱の排出をより少なくする方法を提案した。
【０００５】
図１７に、従来のセラミックコンデンサの特性、すなわち静電容量のＤＣバイアス電圧依存性を示す。セラミックコンデンサでは、図１７に示すように、大別して制御電圧であるＤＣバイアス電圧に対する容量変化の小さいＢ特性のコンデンサと、ＤＣバイアス電圧に対して容量変化の大きいＦ特性のコンデンサの２種類に代表される。図１７で示すＦ特性は、使用温度範囲が−２５℃〜８５℃において容量変化が＋３０〜−８０％内の使用特性である。Ｂ特性は、使用温度範囲が−２５℃〜８５℃において容量変化が±１０％の使用特性である。一般に用いられるコンデンサとしては、容量変化しないことが望まれているので、容量変化の小さいＢ特性のコンデンサが用いられる。
【０００６】
これらのコンデンサは、ＤＣバイアス電圧によって容量変化が生じるチタン酸バリウム（ＢａＴｉＯ３）系の強誘電体材料で作成される。この容量変化が外部電圧によって変化する現象は、コンデンサの容量に起因する分極電荷と、その分極のドメインの挙動が電場に作用されていると考えられる。この系の材料は、添加元素、焼結条件によってキュリー点を変えたり、粒子サイズを変えて容量を大きく（非特許文献１参照）すれば、その容量変化を大きくできる。しかし、一般のコンデンサの利用では電圧を加えることで容量が変化してしまうので、あまり好まれない。
【０００７】
コンデンサの強誘電体材料として、チタン酸バリウム系、チタン酸ジルコン酸鉛（ＰＺＴ）を用いることは、特許文献１，２などに開示されている。
【０００８】
【特許文献１】特開平１０−２２３４７５号公報
【特許文献２】特開２０００−１０１３４５号公報
【非特許文献１】Landolt-Bornstein Vol.16,Ferroelectrics and Related Substances(1981)
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、前述した本出願人が提案した電源回路における方法は、余分なジュール熱の排出をより少なくするために、電圧変動に対応した電圧降下を可変コンデンサを介してジュール熱の発生を低減させる方法である。この方法は、コンデンサによる電圧降下が、交流の虚数部に関与して電流の位相と電圧の位相がずれる為に電力損失が発生しない原理を利用している。このような電源回路で用いる可変コンデンサは、容量とその容量変化が大きい程、大きな電圧変動に対応した大きな電力損失を抑えることができるので望ましい。
【００１０】
強誘電体系材料の容量変化は、強誘電体材料であるがために、ＤＣバイアス電圧の大きさとその印加電圧の極性によってヒステリシス特性を持つ特徴がある。また、分極処理をしていないチタン酸バリウム材料系では、図１８に示されるようなＤＣバイアス電圧の原点（０Ｖ）からずれた容量変化のピークをもち、ピークを越えた領域では緩やかな減少変化を描いた曲線の容量変化を持っている。従って、このチタン酸バリウム材料系では、容量変化のピークを越えた場合、このヒステリシス特性の降下のため、同じＤＣバイアス電圧でも容量変化値が異なる不都合が生じていた。例えば、ＤＣバイアス電圧を印加しない零ボルトでも、ＤＣバイアス電圧の極性と大きさで容量が異なってしまう。その為、使用する領域を単調減少領域の狭い領域に限定するか、ピークを越えた場合に特性を配慮した回路を組む必要があった。また、単調減少する領域に限定しても、容量変化ではリニア性が劣るため、回路設計の煩わしさがあった。また、一般に極性の正の制御電圧に対して、負の容量変化の特性の利用は、回路の制御的な煩わしさがあった。
【００１１】
一方、近年、電気製品機器における消費電力の増大と、移動モバイル機器の通信の高度化が進んでおり、消費電力の省力化と電波通信の高機能な周波数のチューニングが求められている。モバイル機器のアンテナ通信により機器の電波周波数のチューニングは、バリキャップ半導体が検討されているが、大きな容量が得られないこと、半導体であるため耐圧が低いなどの問題があった。
【００１２】
本発明は、上述の点に鑑み、電源回路用、モバイル機器用、その他の電子機器の用途に応じて、対応可能な可変容量素子とその制御方法を提供するものである。
また、本発明は、上記可変容量素子を備えた電子デバイス、通信モバイル機器を提供するものである。
【課題を解決するための手段】
【００１３】
本発明に係る可変容量素子は、強誘電体材料層を挟んで対の電極が形成され、強誘電体材料層に分極のヒステリシス特性の抗電界以上の分極処理が施されて成り、電極に印加される制御電圧に応じて静電容量が可変され、分極のヒステリシス特性の抗電界未満において、制御電圧０Ｖの静電容量を中心として、印加される制御電圧に応じて静電容量がリニアに可変される構成とする。
【００１４】
本発明の可変容量素子では、その強誘電体材料層に抗電界以上の分極処理を施し、制御電圧に応じて静電容量を可変させるように構成することにより、大きな容量が得られると共に、リニア性のよい容量可変が得られる。また、同じ制御電圧であれば、一定の同じ容量変化値が得られる。
【００１５】
本発明に係る可変容量素子の制御方法は、強誘電体材料層を挟んで対の電極を有し、強誘電体材料層に抗電界以上の分極処理が施された可変容量素子の制御方法であって、電極に印加する制御電圧を、０Ｖを中心に±ΔＶで制御して静電容量を可変制御する。
【００１６】
本発明に係る可変容量素子の制御方法によれば、０Ｖを中心に±ΔＶの範囲で静電容量を可変制御するので、電圧を印加しないときには常に静電容量は０Ｖに対応した所要値に維持される。
【００１７】
本発明に係る可変容量素子の制御方法は、強誘電体材料層を挟んで対の電極を有し、強誘電体材料層に分極のヒステリシス特性の抗電界以上の分極処理が施され、分極のヒステリシス特性の抗電界未満において、制御電圧０Ｖの静電容量を中心として、印加される制御電圧に応じて静電容量がリニアに可変される可変容量素子の制御方法であって、前記電極に印加する制御電圧の正負の極性を切り替えることより、単一極性電源でも、静電容量を可変制御する。
【００１８】
本発明の可変容量素子の制御方法では、印加する制御電圧の正負の極性を切り換えることにより、例えば、正極性であれば容量が減少して可変され、負極性であれば容量が増加して可変され、単一極性電源を用いても大きな容量可変範囲が得られ、リニア性のよく容量可変させることができる。
【００１９】
本発明に係る電子デバイスは、強誘電体材料層を挟んで対の電極が形成され、強誘電体材料層に分極のヒステリシス特性の抗電界以上の分極処理が施されて成り、電極に印加される制御電圧に応じて静電容量が可変され、分極のヒステリシス特性の抗電界未満において、制御電圧０Ｖの静電容量を中心として、印加される制御電圧に応じて静電容量がリニアに可変される可変容量素子を備えて成る。
【００２０】
本発明の電子デバイスでは、上記本発明による可変容量素子を備えるので、電子デバイスの性能を高めることができる。
【００２１】
本発明に係る通信モバイル機器は、強誘電体材料層を挟んで対の電極が形成され、強誘電体材料層に分極のヒステリシス特性の抗電界以上の分極処理が施されて成り、電極に印加される制御電圧に応じて静電容量が可変され、分極のヒステリシス特性の抗電界未満において、制御電圧０Ｖの静電容量を中心として、印加される制御電圧に応じて静電容量がリニアに可変される可変容量素子を備えて成る。
圧に応じて静電容量が可変される可変容量素子を備えて成る。
【００２２】
本発明の通信モバイル機器では、上記本発明による可変容量素子を備えるので、通信モバイル機器の性能を高めることができる。
【発明の効果】
【００２３】
本発明に係る可変容量素子によれば、大きな容量が得られると共に、リニア性のよい容量可変が得られ、また同じ制御電圧であれば同じ容量変化値が得られえることにより、電子デバイス用、通信モバイル機器用、その他の電子機器の用途に応じて、対応する可変容量素子を提供することができる。
【００２４】
本発明に係る可変容量素子の制御方法によれば、０Ｖを中心に±ΔＶの範囲で容量変化を制御でき、あるいは単一極性電源で大きな容量変化を制御できるので、電子デバイス、通信モバイル機器用、その他の電子機器の用途に応じて利便性を高めることができる。
【００２５】
本発明に係る電子デバイス、通信モバイル機器によれば、本発明に係る可変容量素子を備えることにより、利便性を高めることができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して本発明の実施形態について説明する。
【００２７】
まず、本実施形態に係る可変容量素子について説明する。本実施形態に係る可変容量素子は、強誘電体材料層を挟んで両面に対をなす電極が形成され、両電極間に電圧を印加して強誘電体材料層を分極させた後、両電極間に印加する制御電圧に応じて、静電容量を可変できるように構成される。容量変化の制御電圧は、ＡＣバイアスでも同様に変化するが、本発明ではＤＣバイアス電圧の場合で説明する。本実施形態に係る可変容量素子は、以下に説明する特性を備えている。
【００２８】
本実施形態に係る可変容量素子の特性を検証するために、本実施形態では、試料として、強誘電体材料としてチタン酸ジルコン酸鉛（ＰＺＴ）を用いて構成された容量素子を用いる。基本的には、ＰＺＴ材料層を挟んで両面に対の電極を形成して構成されるが、本例では、図２ａ（上面図），図２ｂ（断面図）に示すように、ＰＺＴ材料層を用いた積層型の容量素子５を作成した。試料に係る容量素子５は、ＰＺＴ材料層による強誘電体材料層２の一方の面に電極層６を形成したシート状体７を複数枚、本例では６枚積層し、奇数層の電極層６Ａ同士、偶数層の電極層６Ｂ同士をそれぞれ電気的に接続して構成される。最下層または最上層のいずれか一方の強誘電体材料層２の両面には電極層６が形成される。この容量素子５は、後述で明らかとなるように、本実施の形態に係る可変容量素子の一例となる。
【００２９】
具体例としては、次のようにして試料となる容量素子５が作成される。酸化チタンと、酸化ジルコニウムと、酸化鉛からなるパウダーを所要の配合比で混合し、厚さ６０μｍに成形したセラミックシートを２枚重ねて、仮焼きをする。次に、パラジウム（Ｐｄ）系の電極粉を塗布して電極層６を形成したシート状体７を作成する。この２層のセラミックシート上に電極層６を形成したシート状体４を単位として６枚積層して焼成する。次に、銀（Ａｇ）を含む導電性ペーストを、積層体の一方の面に露出する例えば奇数層の電極層６に接続するように塗布し、また積層体の他方の面に露出する例えば偶数層の電極層６に接続するように塗布する。そして熱処理して対の電極６Ａ，６Ｂを形成して可変容量素子５を作成する。焼成して作成された容量素子５のサイズは、５×３０ｍｍ２の面に対して厚さが約０．３ｍｍの板状素子である。
【００３０】
この容量素子５におけるＤＣバイアス電圧の静電容量の変化を測定した。
まず、図３に、ポーリング処理（分極処理）を行わない容量素子５のＤＣバイアス電圧による容量依存性を示す。この容量素子は、焼成されたままの分極処理されていない素子である。この容量素子のＤＣバイアス電圧における容量変化の特性を測定した。容量変化の特性評価には、インストロン社製のインピーダンスアナライザ１２６０系システムを用いた。評価条件は、周波数が１０００Ｈｚで印加ＡＣ電圧は１０００ｍＶｐ−ｐにて、印加ＤＣ電圧を０Ｖから１４Ｖまで印加した。その結果、図２の特性１０で示すように、容量素子の容量は０．２２７μＦであったが、容量変化はなかった。
【００３１】
図４に、電圧を印加して強誘電体材料層２の分極を一方向に揃えるポーリング処理を行った容量素子５のＤＣバイアス電圧による容量依存性を示す。試料となる容量素子５に対して、図４（ａ）に示すように、電極６Ｂをプラスとし、電極６Ａをマイナスとして電圧Ｖ、本例では１００Ｖを数十秒間印加してポーリング処理する。そして、図３で説明したと同じ評価器システムを用いて、ＤＣバイアス電圧による容量素子の容量変化の特性を調べた。印加したＤＣバイアス電圧の極性の方向は図４（ａ）に示す方向であり、分極Ｐの方向（矢印）とＤＣバイアス電圧印加による電場Ｅの方向（矢印）を一致させている。分極後のＤＣバイアス電圧の極性を正（電極６Ｂがプラス、電極６Ａがマイナスとなるように電源１１を接続し）にして、ＤＣバイアス電圧を正から負に極性を変えて容量変化させたときの特性８を図４（ｂ）に示す。この特性８は右下がりである。
【００３２】
次に、分極Ｐの極性方向を変えず同じ分極の方向Ｐを有する容量素子５に対して、ＤＣバイアス電圧の極性を逆の負（電極６Ａがプラス、電極６Ｂがマイナスとなるように電源１１を切替えて接続し）に切り替えて、ＤＣバイアス電圧を正から負に極性を変えたときの容量変化を示したのが図４（ｂ）の特性９である。この特性９は右上がりである。
【００３３】
この図４から、分極処理をすることにより、容量素子５の容量変化が観測され、ＤＣバイアス電圧を印加しない（いわゆる０Ｖの）ときは、約４６０ｎＦの容量を示した。このＤＣバイアス電圧を±１５Ｖ印加してその容量変化を調べると、その変化は、市販されているＢ特性、Ｆ特性のものとは異なり、リニアな変化を示した。すなわち、ポーリング処理による分極方向の極性に対して、印加するＤＣバイアスの極性を変えることにより、静電容量の増減の極性が変化すること、つまり静電容量が増加変化、並びに減少変化することを見出した。
さらに、ポーリング処理による分極の極性方向を固定して、印加するバイアス電圧の極性を変えることにより、容量変化を大きく変えることが確認された。
【００３４】
更に、検討を重ねることにより、図２と同様にして作成した試料、つまりＰＺＴ材料による強誘電体材料層２を有する容量素子５に大きな電圧を印加することにより、図５に示すような静電容量のＤＣバイアス依存性をもつ特性が得られた。この特性の試料（容量素子５）を用いて、強誘電体材料層２の分極と電場のヒステリシス特性を測定したところ、図６に示すような特性が得られ、容量変化がリニアに変化する領域が、強誘電体材料層の抗電界Ｅｃ（絶対値）以下、すなわちＥｃと−Ｅｃの間の電圧に対応していることが確かめられた。
【００３５】
図５の特性は、ポーリング処理が施されていない試料（容量素子５）による特性である。図５において、横軸のＤＣバイアス電圧の大きさは、単位厚さ当たりの電圧として、印加電場のＤＣバイアス電界の大きさで規格化してある。印加した電圧は、最大±２５０Ｖである。また縦軸の容量変化は、ＤＣバイアス電圧を印加して２５０Ｖから戻って来たときの電圧印加０Ｖのときを基準にして容量変化率で規格化してある。評価は、大きなＤＣバイアス電圧を印加できる評価器にて評価した。本評価器は、ブリッジ回路にて試料に外部電圧を印加して評価できることを特徴としている。
【００３６】
図５では、ＤＣバイアス電圧０Ｖのスタートからフラットの位置（＋Ｅｃ）までが、分極のヒステリシス曲線のゼロから飽和途上のＥｃまでの部分に対応する。ここの曲線の微分係数が容量値に対応する。したがって、スタートからＥｃまでは容量変化がない。
【００３７】
図５に示すように、試料（容量素子５）に対するバイアス電圧の印加を、バイアス電圧０Ｖからスタートして行う。バイアス電圧印加に対する容量変化は、始めは一定で変化しないが、電界が０．４Ｖ／μｍ〜０．５Ｖ／μｍのところで減少の変化が現れる。２５０Ｖ印加の１．３Ｖ／μｍから、電界を下げると容量は増大し、電界の大きさが、−０．４Ｖ／μｍ〜−０．５Ｖ／μｍのところで急激に減少してその後、なだらかに減少に転じる。さらに、印加バイアス電圧を上げて戻すと、緩やかな増大から、再び０．４Ｖ／μｍ〜０．５Ｖ／μｍのところで、急激に容量変化が下がり、緩やかな減少に転じ、原点（０Ｖ）を対称にしたヒステリシス特性を示す。
【００３８】
一方、図６の特性は、ポーリング処理が施された後の試料（容量素子５）に対しての特性である。図６ｂにおける横軸及び縦軸は、図５で示したと同様の規格化された電界及び容量変化率を示す。図６ｂの特性は、図５の特性と同じ特性を有している。ここでは、図５で測定評価した試料（容量素子５）をポーリング処理し、図６ａの電界Ｅと分極Ｐにて示すヒステリシス特性を評価した。ヒステリシス測定は、ソーヤタワー回路を用いた評価器を用いた。評価器の使用性能上、印加バイアス電圧は１１５Ｖｐ−ｐで、周波数は５０Ｈｚの評価であった。この評価の抗電界Ｅｃは０．４７Ｖ／μｍであり、図５で評価した容量変化のＤＣバイアス依存性において、急激に容量変化する電界の大きさが０．４Ｖ／μｍ〜０．５Ｖ／μｍであることから、この値が抗電界に相当する値であることが示された。
【００３９】
上述の図４、図６から明らかなように、可変容量素子として、ＤＣバイアス電圧に依存した領域の容量変化の特性、特にリニアに変化する領域の容量変化の特性を使うことにより、回路的に制御しやすい利便性が確かめられた。すなわち、容量変化がＤＣバイアス電圧に対してリニア性に優れていること、ＤＣバイアス電圧の原点（０Ｖ）が一定の同じ容量値であることが利便性を高める。また、或る一方向に分極処理をして、印加するＤＣバイアス電圧の極性を変えることにより、容量変化をおおよそ２倍の変化量として大きな容量変化範囲で利用することができ、利便性を高めることができる。
【００４０】
本実施形態で用いる強誘電体材料は、抗電界Ｅｃ以下の電場に対応した電圧制御の容量変化を利用している。そして、本実施形態では、有限の抗電界Ｅｃをもつ誘電体材料であれば、分極処理し、抗電界Ｅｃ以下の電圧を使用することにより、容量変化がリニアな領域で電圧の制御において、中心（起点）の容量値がずれることなく、可変容量素子に応用することができる長所を見出した。但し、有限な抗電界Ｅｃをもつ領域は、材料的には、ヒステリシス相をもつ温度領域の強誘電体相に限定される。この可変容量素子は、電源回路に利用する場合、温度上昇が想定されるので、使用できる温度領域が広いほど望ましい。
【００４１】
本実施形態の可変容量素子で用いる強誘電体材料層の材料としては、イオン分極による強誘電体材料、及び電子分極による強誘電体材料を用いることができる。イオン分極による強誘電体材料は、イオン結晶材料からなり、プラスのイオンとマイナスのイオンの原子が変位することで、電気的に分極している強誘電体材料である。この材料には、原子Ａと原子Ｂが、ＡＢＯ３の化学式で表され、ペレブスカイト構造をもつ例えばチタン酸バリウム（ＴｉＢａＯ３）、ＫＮｂＯ３、ＰｂＴｉＯ３などがある。また本実施形態の一つに用いられたＰＺＴ（チタン酸ジルコン酸鉛）は、チタン酸鉛（ＰｂＴｉＯ３）にジルコン酸鉛（ＰｂＺｒＯ３）を混ぜ合わせた強誘電体材料である。
【００４２】
電子分極による強誘電体材料は、プラスの電荷に偏った部分とマイナスの電荷に偏った部分に分かれて電気双曲子モーメントが生じ、分極が生じている材料である。この強誘電体材料としては、Ｆｅ２＋の電荷面とＦｅ３＋の電荷面の形成により分極を形成している強誘電体的特性を示す希土類酸化物が報告されている。この系は希土類（ＲＥ）と鉄族（ＴＭ）にて、（ＲＥ）・（ＴＭ）２・Ｏ４なる分子式で表され、以下の元素からなる材料が、高誘電率をもつことが報告されている。
【００４３】
ＲＥ；Ｙ，Ｅｒ，Ｙｂ，Ｌｕ、・・（等にＹと重希土類元素）
ＴＭ；Ｆｅ，Ｃｏ，Ｎｉ（特にＦｅ）
・ＥｒＦｅ２Ｏ４
・ＬｕＦｅ２Ｏ４
・ＹＦｅ２Ｏ４
【００４４】
本発明の実施の形態に係る可変容量素子は、上述したように、強誘電体材料層の分極処理した後の特性を利用して構成される。本発明の基本的な構成に係る実施の形態の可変容量素子は、単層型構造または積層型構造で構成することができる。例えば単層型構造であれば、本可変容量素子１は、図１に示すように、強誘電体材料層２を挟んで両面にそれぞれ対をなす電極３及び４が形成されて成る。積層型構造であれば、本可変容量素子５は、図２に示すように、電極６Ａ，強誘電体材料層２、電極６Ｂ、強誘電体材料層２が交互に積層され、最終的に各強誘電体材料層２を電極６Ａ，６Ｂで挟んで構成される。積層型構造の場合には並列接続、あるいは直列接続の構成を採り得る。
【００４５】
強誘電体材料層２は、ヒステリシス特性を持つ強誘電体相材料で形成され、分極のヒステリシス特性の抗電界Ｅｃ（絶対値）以上の分極処理が施されている。ここでの分極処理としては、分極が飽和まで行っている状態、または分極が飽和まで行っていない状態、いわゆる未飽和の状態の、いずれかの状態を含む。そして、本可変容量素子１、５は、ヒステリシス特性を有する強誘電体相の温度領域において、電極３及び４間、あるいは電極６Ａ及び６Ｂ間に印加される制御電圧、すなわちＤＣバイアス電圧に応じて静電容量が可変されるように構成される。
【００４６】
本実施の形態に係る可変容量素子によれば、前述した特性検証で示すように、抗電界Ｅｃ（絶対値）の大きさ以上の分極処理を行い、ヒステリシス特性を有する強誘電体相の温度領域において、ＤＣバイアス電圧を可変させることにより、大きな容量が得られると共に、容量を可変させることができる。また、同じ制御電圧であれば、一定の同じ容量変化値が得られる。そして抗電界Ｅｃ未満の領域を利用するときは、ＤＣバイアス電圧の制御において、リニア性のよい容量可変が得られる。さらに容量の可変範囲も大きくとれる。分極処理を飽和状態まで行った場合には、可変の範囲は大きくとれる。
【００４７】
本発明の他の実施の形態に係る可変容量素子としては、誘電体材料層２に対して未飽和状態の分極処理を施しても構成することとができる。すなわち、分極処理が施された強誘電体材料層２の分極状態が未飽和状態である構成とすることができる。
【００４８】
本発明の他の実施の形態に係る可変容量素子としては、分極のヒステリシス特性の抗電界Ｅｃ未満において、零バイアス電圧の静電容量を中心として、対の電極間に印加されるＤＣバイアス電圧に応じて静電容量を、リニア（直線的）に変化するように構成することができる。零バイアス電圧を中心に静電容量が正側、負側にリニアに変化するので、大きな容量変化範囲を得ることができる。また零バイアス電圧の静電容量を中心とすることで、電子機器の回路設計を容易にする。例えば、後述する携帯電話やＩＣカードなどの通信モバイル機器における中心周波数のずれを回避することができる。
【００４９】
本発明の他の実施の形態に係る可変容量素としては、対の電極間に印加するバイアス電圧を、０Ｖを含むまたは０Ｖを含まない正側、０Ｖを含むまたは０Ｖを含まない負側、または０Ｖを含んで正負にわたる範囲で制御して、静電容量を可変するように構成することができる。この構成では、分極のヒステリシス特性の抗電界Ｅｃ未満で使用するときは、静電容量をリニアに可変することができる。抗電界Ｅｃ以上で使うときは、静電容量をリニア性が悪いゆるやかな曲線に沿って可変することができる。いわゆる静電容量は、リニア性、ゆるやかな曲線を含む単調増加、あるいは単調減少で変化させることができる。
【００５０】
さらに、本発明の他の実施の形態に係る可変容量素子としては、印加するＤＣバイアス電圧を、０Ｖを中心に±ΔＶで制御するように構成することができる。
【００５１】
上述したように本発明の実施の形態に係る可変容量素子によれば、有限の抗電界Ｅｃを有したヒステリシス特性をもつ強誘電体材料を用い、例えば抗電界Ｅｃ未満に対応したＤＣバイアス電圧による制御で、容量変化させることにより、容量変化のリニア性を得ると共に、０Ｖ（起点）における容量のずれを無くすことができる。また、分極方向を固定して印加するＤＣバイアス電圧の極性を反転することにより、容量変化領域を増大することができる。本実施の形態の可変容量素子は、このような長所を有することにより、例えば消費電力削減の回路を容易に設計することができ、回路における消費電力削減の効率向上に寄与することができる。
【００５２】
本実施の形態に係る可変容量素子は、容量変化をリニアに制御することができ、しかも、その静電容量とその容量変化を大きく変えることができるので、消費電力削減を要する回路、モバイル機器、その他の電子機器の用途に応じて対応が可能となり、各種用途に適用することができる。
【００５３】
電圧による容量変化の制御において、制御電圧の無印加状態の起点（０Ｖ）の固定容量値からの制御が容易にできる。このことから、本実施の形態の可変容量素子は、省エネルギー用の例えば電源回路ばかりでなく、ＩＴ機器に関して開発が活発化しているモバイル機器のアンテナ通信の電波の周波数のチューニング回路にも可変容量素子として応用することができる。
【００５４】
一方、チタン酸バリウム系のＤＣバイアス依存性によるピークの電圧（電界）も、抗電界Ｅｃに対応していることが分かった。抗電界Ｅｃの発現は、材料の格子歪みによる構造にも起因しているので、例えば、チタン酸バリウムも、抗電界を大きくするような界面の歪みを利用した構造のものを造れば、本実施の形態の可変容量素子に利用することが可能である。
【００５５】
本実施の形態に係る強誘電体材料は、構造的にはペロブスカイト系のＰＺＴ系材料にて検討したが、このハード的な抗電界Ｅｃを発現させる強誘電体材料であれば、他のペロブスカイト系を含めて、前述したイオン分極による強誘電体材料でも、電子分極による強誘電体材料でも本実施の形態の可変容量素子に利用することができる。
【００５６】
そして、本検討で得られた材料は、強誘電体材料で酸化物系であるので、強誘電体材料層の厚さを耐圧に見合った厚さに容易に設計することができ、可変容量素子を容易に製造することができる。
【００５７】
図７、図８に、本発明のさらに他の実施の形態を示す。本実施の形態に係る可変容量素子は、単一極性電源を用い、可変容量素子の両端に印加する制御電圧となるＤＣバイアス電圧の極性を切り替えて、静電容量の増減幅を大きくとれるように構成される。本実施の形態では、図７に示すように、上述と同様の構成を有する可変容量素子２２と、その両端にＤＣカット用容量素子２３，２４が直列接続された可変容量デバイス２１として構成される。この可変容量デバイス２１における可変容量素子２２の両端に極性切り換えスイッチン素子２５を介して制御電圧（ＤＣバイアス電圧）を供給する単一極性電源２６が接続される。極性切り換えスイッチング素子２５は、可変容量素子２２の両端から導出された端子ｔ１，ｔ２に接続される可動接点２７ａ，２７ｂと、対をなす２組の固定接点２８［２８ａ，２８ｂ］及び２９［２９ａ，２９ｂ］を有して成る。それぞれに対をなす固定接点２８，２９のそれぞれの一方２８ａと２９ａが単一極性電源のプラス側に接続され、他方２８ｂと２９ｂが単一極性電源２６のマイナス側に接続される。
【００５８】
この可変容量素子２２の制御動作を説明する。極性切り換えスイッチング素子２５の一方の固定接点２８ａ、２８ｂに可動接点２７ａ，２７ｂを接続して、制御電圧を０Ｖから正側に可変させる。このときの制御電圧の可変範囲は、図４、図６で示した静電容量がリニアに可変される範囲とすることが望ましい。制御電圧を０Ｖから正側に可変させることにより、静電容量は図８の特性３１に示すように増大する。すなわち、静電容量は、制御電圧０Ｖのときの容量Ｃ０から容量Ｃ０＋ΔＣへ増大する。
【００５９】
次に、制御電圧を０Ｖ以下にして静電容量をさらに下げたいときには、可変容量素子２２に印加する制御電圧の極性を切り換える。すなわち、極性切り換えスイッチング素子２５の可動接点２７ａ，２７ｂを固定接点２９ａ，２９ｂに切り換える。これによって、単一極性電源２６かの制御電圧の極性が切り換わって可変容量素子２２に印加される。このときの制御電圧の可変範囲も、図４、図６で示した静電容量がリニアに可変される範囲とすることが望ましい。制御電圧を０Ｖから正側に可変させることにより、静電容量は図７の特性３２に示すように減少する。すなわち、静電容量は、制御電圧０Ｖのときの容量Ｃ０から容量Ｃ０−ΔＣへ減少する。
【００６０】
本実施の形態に係る可変容量素子２２によれば、単一極性電源２５、いわゆる片電源のみで、可変容量素子２２の静電容量をＣ０±ΔＣの制御ができる。また、低電圧で容量変化を増大することができる。極性を切り換えないときは、容量変化＝（Ｃ０＋ΔＣ）／Ｃ０。極性を切り換えたときは、容量変化＝（Ｃ０−ΔＣ）／（Ｃ０−ΔＣ）。
【００６１】
本実施形態に係る可変容量素子は、静電容量の再書き込みが可能である。図１０に、書き込み電圧Ｖを印加していったときの容量値の変化を示す。この容量値は、その時の書き込み電圧を一端零Ｖにした時の値である。試料は、強誘電体材料としてＰＺＴを用いて分極処理された容量素子を、電気双極子モーメントの総和が最小となるようにキュリー温度以上に加熱処理、本例ではシリコンのオイルバスに２４０℃の加熱処理をして得られたものを出発評価試料としている。分極が消去された処女状態の試料を使用した。分極を消去するには２つの方法がある。加熱処理により電気双極子モーメントの総和（いわゆる分極の総和）を最小にする温度消去と電圧により電気双極子モーメントの総和を最小にする電圧消去あるいは電気的消去がある。試料の可変容量素子に対する書き込み容量の測定は、ＤＣの再書き込み電圧を印加した後、一旦、印加電圧を０Ｖに戻してから測定したものである。
【００６２】
図１０における特性Ｃａｐ１は、書き込み電圧Ｖを０Ｖから１１０Ｖまで増加させていき、極性を反転して−１１０まで減少させていったときの可変容量素子の容量値の変化を示す。
図１０おける特性Ｃａｐ２は、Ｃａｐ１と同様に書き込み電圧Ｖを０Ｖから１１０Ｖまで増加させていき、反転して−１１０まで減少させていったときの可変容量素子の容量値の変化を示し、Ｃａｐ１の再現性を示す。再現性がよいことがわかる。
次に、図１０における特性Ｃａｐ３は、書き込み電圧Ｖを０Ｖからおよそ４０Ｖまで増加させていき、そこで一端、書き込み電圧の大きさと極性を変えて−１１０まで減少させていったときの可変容量素子の容量値の変化を示す。
図１０から書き込み電圧に対応した容量が書き込まれて保持されていることが分かる。
【００６３】
図１０に示す特性Ｃａｐ１，２から分かるように、書き込み電圧を１１０Ｖから０Ｖまで減少させていく過程では、容量値がほぼ一定に保持される。さらに負の書き込み電圧を印加していくと、容量値は穏やかに上昇し、書き込み電圧がが−２０Ｖのときに、容量値は下がり始める。このときの電圧を減極電界に対応した容量値が下がり始める書き込み電圧Ｖを減極電圧と定義する。この減極電圧においては、分極のドメインが反転し始めて強誘電体材料層内の分極率が下がるため、容量値も減少し始める。容量値の最小値は、書き込み電圧Ｖが−３２．５Ｖのときであり、さらに書き込み電圧を減少させていくと、容量値は再び上昇に転じ、書き込み電圧が−６０Ｖで容量値はほぼ飽和値になる。
【００６４】
この容量値変化は、図９の分極のヒステリシス特性の曲線ｂに対応する。容量値が最小になる−３２．５Ｖの書き込み電圧Ｖは、このヒステリシス特性の抗電界Ｅｃに対応する。抗電界Ｅｃにおいては、電気双極子モーメントの総和が最小となり、容量値が最小となる。−６０Ｖの書き込み電圧Ｖは、上記ヒステリシス特性のマイナス側の飽和電界−Ｅｐに相当する。飽和電界に相当する書き込み電圧Ｖが印加されたとき、強誘電体層内の電気双極子モーメントの総和が最大となり、容量値が最大となる。
【００６５】
書き込まれた大きな容量（飽和状態の容量）に対して、容量の再書き込みをするには、印加電圧の極性を負に変えて所望の電圧を印加すれば、容量の再書き込みができる。電圧が負の領域で、特に減極電圧から、容量が最小になる負の抗電界−Ｅｃに相当する電圧−Ｖｃの前後を通じて容量が飽和する電圧領域までの電圧で容量の再書き込みができる。
【００６６】
図１０において、印Ｑ１は温度消去による容量値、印Ｑ２は電気的消去による容量値を示す。このＱ１，Ｑ２の容量値から分かるように、再書き込み時の容量を最小にするには、温度消去した場合より、電気的消去となる電圧を−Ｖｃにする電圧制御の方が容量を最小にできる。すなわち、電圧（−Ｖｃ）消去での容量Ｃは、Ｃ（−Ｖｃ）＝３２０ｎＦ程度であり、温度消去での容量は、Ｃ０＝３５０ｎＦ程度であった。温度消去より電圧書き込み消去の方が容量を小さくすることができる。
【００６７】
図１１に、前処理電圧（再書き込み処理電圧）による書き込み電界と容量変化の関係を示す。図１１は、上記試料となる可変容量素子を、＋１１０Ｖの分極処理の前処理（前処理１）をした後、次の前処理（前処理２）電圧を＋１１０Ｖ、−１１０Ｖ、−５０Ｖ、−４０Ｖ，−３０Ｖ，−２０Ｖとし、そこから、それぞれ正の書き込み電圧を印加していったときの容量値を測定している。図１１において、横軸は書き込み電界（Ｖ／μｍ）、縦軸は容量値（ｎＦ）を示す。
【００６８】
特性Ｃａｐ＋１１０Ｖは、１１０Ｖで前処理２をした後、書き込み電圧Ｖを＋１１０Ｖから−１１０Ｖまで減少させ、次いで正側に増加させていったときの容量値の変化を示す。
特性Ｃａｐ−１１０Ｖは、−１１０Ｖで前処理２した後、−１１０Ｖから書き込み電圧Ｖを正側に増加させていったときの容量値の変化を示す。
特性Ｃａｐ−５０Ｖは、−５０Ｖで前処理２をした後、書き込み電圧Ｖを零から正側に増加させていったときの容量値の変化を示す。
特性Ｃａｐ−４０Ｖは、−４０Ｖで前処理２をした後、書き込み電圧Ｖを零から正側に増加させていったときの容量値の変化を示す。
特性Ｃａｐ−３０Ｖは、−３０Ｖで前処理２をした後、書き込み電圧Ｖを零から正側に増加させていったときの容量値の変化を示す。
特性Ｃａｐ−２０Ｖは、−２０Ｖで前処理２をした後、書き込み電圧Ｖを零から正側に増加させていったときの容量値の変化を示す。
いずれも、前処理は印加電圧を１０秒間加え容量を固定し、その後、電圧を変化させている。
【００６９】
図１１より、始めに飽和容量値が得られる＋１１０Ｖ，−１１０Ｖの前処理電圧を印加した場合の方が、それよりも絶対値の小さい前処理電圧を始めに印加した場合よりも、書き込み電圧のよる容量変化の変化幅、すなわち容量値の最小値から最大値までの変化量ΔＣが大きくなる。
【００７０】
図１１から明らかなように、負のＤＣ印加電圧による前処理において、飽和した容量が分極のヒステリシス特性の抗電界―Ｅｃに相当する電圧−Ｖｃに向って下がり始める減極電圧のところから、分極反転させた飽和電圧まで、再書き込みの前処理は可能である。但し、この場合、負の前処理電圧は、−Ｖｃより大きな電圧を印加する場合の方が、次の正の電圧で容量を書き込む場合、幅、すなわち変化量ΔＣが大きく取れる。再書き込みの処理領域は、−Ｖｃより、容量が上がりきる、すなわち容量変化の電界微分が零になる領域の電圧（Ｖ＝Ｖ（ｄＣ／ｄＶ＝０））までが、現実的には有効である。
【００７１】
容量を再書き込みするには、前に書き込まれた容量に対応する書き込み電圧より大きい電圧を印加することにより、前に書き込まれた容量より大きい容量に再書き込みすることができる。一方、容量の再書き込みに際して、実際には前の書き込み状態が分からないので、一旦大きな電圧を印加して分極処理し、その状態から、書き込み電圧を制御すれば、所要の容量値を容易に利便的に書き込むことができる。
【００７２】
本発明の実施の形態に係る可変容量素子としては、上記図１０、図１１の特性を利用して、所要分極率が得られる分極処理による分極電圧の大きさを選定することにより、制御電圧（ＤＣバイアス電圧）にて容量値の変化量ΔＣを任意に制御できるように構成することができる。例えば、強誘電体材料層に対してポーリング処理された可変容量素子において、そのポーリング処理による分極方向とは異なる逆極性の電圧を印加して、所要の分極率を有する再分極処理を行う。その再分極処理での印加電圧の大きさにより、再書き込みの容量の変化量ΔＣを制御、すなわち再書き込みの容量の増減勾配と増減幅を任意に制御できるように、本実施の形態に係る可変容量素子を構成することができる。
【００７３】
本発明の実施の形態に係る可変容量素子は、分極を減極させる減極電界に対応した電圧から分極反転飽和電界に対応した電圧にて容量をリセットし、容量を再書き込みし、再書き込みにおける電圧の大きさにより、容量値の変化量を制御するように構成することができる。
【００７４】
図１２に、分極処理と負の前処理電圧−Ｖｄｃを印加した処理後における容量値のＤＣバイアス電圧依存性を示す。ＰＺＴを用いた容量素子による試料に、前述の図４ａで示される電圧の方向で＋１１０Ｖを印加して分極処理を行う。次に、前処理として、負の前処理電圧（ＤＣ電圧）−Ｖｄｃをパラメータとして振り、その各前処理後の容量変化によるＤＣバイアス電圧を測定した。測定の交流条件は、１２０Ｈｚ、５００ｍＶａｃである。なお、前処理電圧の極性とＤＣバイアス電圧の極性は、分極の方向の正を基準にしている。
【００７５】
図１２では、前処理２電圧Ｖｄｃを、０Ｖ、−２５Ｖ，−３０Ｖ、−３１．５Ｖ、−５０Ｖ，−１１０Ｖ、＋３２Ｖにおける、それぞれの容量のＤＣバイアス特性変化を測定した。負の前処理電圧を大きくすることで、はじめ右上がりでリニアで大きな容量変化を示すが、負の前処理電圧を大きくすると容量変化が小さくなり、電圧−Ｖｃに相当するＶｄｃ＝−３１．５Ｖで容量の変化しないプロット領域が現れた。各容量のリニアな変化は、抗電界より小さい電圧領域で電圧を印加しているからである。またＶｄｃの容量が変化しないプロット領域の出現は、ここでは、電圧の制御であるが、温度処理で分極を消去し、ＤＣバイアス電圧で容量が変化しないＶｃ以下のＤＣバイアス特性の変化に対応している。
【００７６】
この負の抗電界（−Ｖｃ）に相当する電圧を越える前処理電圧を印加すると、今度は容量変化の増減の極性が変わり、左下がりの変化に転ずる。更に負の前処理電圧を大きくすると容量変化の割合が大きく変化する特性が得られる。すなわち、０Ｖを含み負の前処理電圧の大きさで容量変化の勾配（傾き）θと容量の変化量ΔＣを変えられることができる。
【００７７】
図１３は、容量変化の絶対値変化を、負の前処理電圧を０Ｖの容量を基準に相対変化させて表示にした図である。測定するＤＣバイアス電圧の極性を変えれば、容量の増減変化する極性（容量の右上がり、左下がりの変化）は電圧に対して反転していることが分かる。
【００７８】
図１４に、負の前処理電圧による容量のＤＣバイアス依存性の概要を示す。図１４は、図１２と図１３から、前処理電圧による容量変化を、特に、各負の前処理電圧に対応した容量とその前処理後においてＤＣバイアス電圧による容量変化を、視覚的な特性変化として示した概要図である。容量のＤＣバイアス特性による変化量とその変化勾配は、負の前処理電圧を印加しない０Ｖの時が左上がりで一番大きく、負の前処理電圧を印加して行くと、その容量変化量と傾きは小さくなりＶ＝−Ｖｃにて極小容量で容量変化は零となる。そしてＶ＝−Ｖｃを越えると再び、容量の増減変化の極性を変えて変化し、増大して行くことが分かる。
【００７９】
本実施の形態に係る可変容量素子としては、上記図１２から図１４に示す特性を利用して、所要分極率が得られる分極処理による分極電圧の大きさを選定することにより、制御電圧（ＤＣバイアス電圧）による容量の変化の傾きθ、容量値の変化量ΔＣ′を任意に制御できるように構成することができる。例えば、強誘電体材料層に対してポーリング処理された可変容量素子において、そのポーリング処理による分極方向とは異なる逆極性の電圧を印加して、所要分極率を有する再分極処理を行う。その再分極処理での印加電圧の大きさにより、制御電圧による容量の変化の傾きθ、変化量ΔＣ′を任意に制御できるように、本実施の形態に係る可変容量素子を構成することができる。
【００８０】
上述の本発明の実施の形態に係る可変容量素子は、例えば後述する電源回路などの各種の用途に応じた電子デバイスに適用することができる。このため、本発明では、上述した特性を有する可変容量素子を備えた電子デバイスを構成することができる。
【００８１】
また、上述の本発明の実施の形態に係る可変容量素子は、ＩＣカードや携帯電話などの通信モバイル機器に適用することができる。従って、本発明は、上述した特性を有する可変容量素子を備えた通信モバイル機器を構成することができる。特に、モバイル機器におけるアンテナ通信の電波の周波数を選択するチューニング回路の容量素子に適用することができる。このときは、制御電圧を、０Ｖを中心に正負にわたる範囲で制御してリニアに容量が可変される可変容量素子を組み込むことが好ましい。
【００８２】
本実施の形態に係る通信モバイル機器によれば、例えば制御電圧を、０Ｖを中心に正負にわたる範囲で制御して静電容量を可変できる可変容量素子をチューニング回路に組み込む構成とすることにより、静電容量の可変範囲が増大すると共に、電圧が加わっていないときにも、モバイル機器における中心周波数がずれることがない。因みに、従来の０Ｖから正側、例えば５Ｖまでの間で容量変化させる可変容量素子を用いて、機器における周波数を合わせる際、センターの２．５Ｖのとき中心周波数とし、０Ｖのときマイナス周波数、５Ｖのときプラス周波数としなければならない。この機器では電圧を加えないときには中心周波数がずれてしまう。例えば、ＩＣカードでは、電圧が無い不使用の状態から使用する際には周波数がずれたところから始まることになる。本実施の形態に組み込まれる可変容量素子は０Ｖを中心に正負にわたり容量を可変できるので、電圧を印加しないときでも常に０Ｖを中心周波数とすることができ、利便性が高い。携帯電話、ＩＣカードなどの通信モバイル機器に適用して好適である。
【００８３】
図１５に、本発明に係る電子デバイスの一例である電源回路すなわち電源装置を示す。
本実施の形態に係る電源装置は、シリーズレギュレータ方式の電源装置である。本実施の形態においては、ＡＣ回路５１の電源トランス５３の２次側に、上述した本発明に係る可変容量素子からなるスタビライザー５４（図１６に於いて電圧制御可変コンデンサ２１）を有して構成される。
【００８４】
先に、電圧制御可変コンデンサ２１の構成を説明する。電圧制御可変コンデンサ２１は、例えば、図１６で示すように、４つの可変容量素子３２（Ｃ１）、３３（Ｃ２）、３４（Ｃ３）、３５（Ｃ４）がブリッジに接続される。そして、電圧制御可変コンデンサ２１は、ブリッジに接続された一方の対向する接続端のそれぞれにＡＣ入力端子３６及びＡＣ接続端子３７を導出し、他方の対向する接続端のそれぞれに正（＋）制御端子３８及び負（−）制御端子３９を導出して構成される。
【００８５】
電圧制御可変コンデンサ２１の動作を説明する。ＡＣ入力端子３６にＡＣ入力電圧が供給されると、可変容量素子３２〜３５の各電極間に電界が発生し、この電界により発生した電位によるＡＣ出力がＡＣ出力端子３７に出力される。一方、制御端子３８にＤＣの制御信号の＋電位が、制御端子３９に制御信号のー電位が、それぞれ抵抗器Ｒを介して供給される。＋電位、−電位の制御信号が供給されると、各可変容量素子３２〜３５の容量が可変し、全体として電圧制御可変コンデンサ２１の容量が可変する。この可変された容量とＡＣ入力電位に応じてＡＣ出力端子３７から出力されるＡＣ出力電位が制御される。この電圧制御可変コンデンサ２１は、制御端子３８，３９間に供給される＋電位，−電位の制御信号の絶対値が同じで、かつ逆極性とする作動方式としている。これにより、ＡＣ入出力端子３６，３７に生じる制御信号の電圧成分が相殺され常にゼロ電位となる。従って、ＡＣ入力、ＡＣ出力の信号への影響はなくすことができる。
【００８６】
さて、上記電源装置においては、ＡＣ電源として交流１００Ｖの商用電源５２が電源トランス５３の１次巻線の両端間に接続される。
【００８７】
この電源トランス５３は商用電源５２を約交流９Ｖに降圧するように構成される。電源トランス５３の２次巻線は、その一端がスタビライザー５４を介してＤＣ回路５５のダイオードブリッジより成る整流回路５６の一方の入力端子に接続され、他端が整流回路の他方の入力端子に接続される。すなわち、スタビライザー５４では、ＡＣ入力端子３６が電源トランス５３の２次件線の一端で接続され、ＡＣ出力端子３７が整流回路５６の一方の入力端子に接続される。
【００８８】
スタビライザー５４の制御信号入力端子（＋）３８は、エラーアンプを構成する差動増幅回路５８の非反転出力端子に接続される。スタビライザー５４の制御信号入力端子（−）３９は、差動増幅回路５８の反転出力端子に接続される。本例では、スタビライザー５４の制御信号入力端子（＋）３８及び制御信号入力端子（−）３９に、差動増幅回路５８の非反転出力端子及び反転出力端子から絶対値が同じで極性が異なる差動方式の制御信号が供給される。
【００８９】
整流回路５６の一方及び他方の出力端子間には、平滑用コンデンサＣが接続される。
【００９０】
整流回路５６及び平滑用コンデンサＣで平滑された直流電圧ＶＵＮＲＥＧは、３端子の８Ｖの定電圧回路（レギュレータ）５７を介して直流電圧の一方及び他方の出力端子５９に供給される。この一方及び他方の出力端子５９間に平滑用コンデンサＣが接続される。
【００９１】
本例においては、この整流回路５６の出力側に得られる平滑直流電圧ＶＵＮＲＥＧがエラーアンプを構成する演算増幅回路５８の一方の入力端子に供給される。これと共にこの演算増幅回路５８の他方の入力端子が基準電圧例えば９Ｖの電池を介して接地される。
【００９２】
本実施の形態に係る電源装置では、整流回路５６の出力側の平滑直流電圧ＶＵＮＲＥＧが演算増幅回路５８により基準電圧と比較される。この比較結果は片電源動作可能な演算増幅回路５８により差動増幅され、スタビライザー５４の制御信号入力端子（＋）及び制御信号入力端子（−）にフィードバックされる。
【００９３】
このスタビライザー５４により、整流回路５６の出力側の平滑直流電圧ＶＵＮＲＥＧが安定した基準電圧の９Ｖになるように制御される。
ここで、３端子定電圧回路５７における電力損失は、数１式で表される。
【００９４】
［数１］
（ＶＵＮＲＥＧ−８）Ｖ×ＩＬ
【００９５】
また、スタビライザー５４を設けないとき、整流出力電圧ＶＵＮＲＥＧは、９Ｖ＜ＶＵＮＲＥＧ＜１６Ｖの範囲で変動する。スタビライザー５４を設けることにより、整流出力電圧ＶＵＮＲＥＧは、９Ｖ＜ＶＵＮＲＥＧ＜９．４Ｖの範囲に収束する。
従って、損失改善分は、数２式で表される。
【００９６】
［数２］
（１６−９．４）Ｖ×ＩＬ（ＩＬ＝０．２６Ａ）
【００９７】
すなわち、従来の電源装置では本実施の形態に係るスタビライザー５４が設けられていないので、電源トランス５３の出力電圧は、交流１００Ｖ入力時、整流出力電圧ＶＵＮＲＥＧで１６ＶＩＬ＝０．２６Ａ）である。この場合、設計マージンを考慮しなければならないために最大定格時に、数３式で示す電力損失ＰＷが３端子定電圧回路５７で生じてしまう。
【００９８】
［数３］
（１６−８）Ｖ×０．２６Ａ＝２．０８Ｗ
【００９９】
これに対し、本実施の形態では、整流回路５６の出力側を９．０Ｖになるようにスタビライザー５４で制御しているので、設計マージンを考慮して、この電力損失ＰＷは、数４式で示すものとなる。
【０１００】
［数４］
（９．４−８）Ｖ×０．２６Ａ＝０．３６４Ｗ
【０１０１】
従って、本実施の形態に係る電源装置によれば、約１．７Ｗの大幅な省エネが達成できる。
【図面の簡単な説明】
【０１０２】
【図１】本発明に係る可変容量素子の一実施の形態を示す断面図である。
【図２】ａ，ｂ  本発明に係る可変容量素子の他の実施の形態を示す上面図及び断面図である。
【図３】図２と同じ構成の容量素子に対して、分極を行わないときの、容量のＤＣバイアス依存性を示す特性図である。
【図４】ａ，ｂ  本発明に係る容量素子の説明に供する容量のＤＣバイアス電圧依存性を示す試料及び特性図である。
【図５】本発明に係る容量素子の説明に供するＤＣバイアス履歴特性図である。
【図６】ａ，ｂ  本発明に係る容量素子の説明に供するＤＣバイアス履歴特性図である。
【図７】本発明に係る可変容量デバイスの一例を示す構成図である。
【図８】図７の可変容量デバイスの容量−制御電圧特性図である。
【図９】本発明の説明に供する分極のヒステリシス特性図である。
【図１０】本発明の説明に供する再書き込みに係る容量−書き込み電圧特性図である。
【図１１】本発明の説明に供する再書き込み処理電圧による書き込み電圧と容量変化の特性図である。
【図１２】本発明の説明に供する分極処理と前処理後における容量のＤＣバイアス電圧依存性を示す特性図である。
【図１３】図１２の容量変化を、前処理電圧０Ｖを基準に相対変化させた特性図である。
【図１４】本発明の説明に供する書き込みの前処理電圧による容量のＤＣバイアス電圧依存性を示す特性図である。
【図１５】本発明の可変容量素子を適用した電源装置の例を示す等価回路図である。
【図１６】図１５の電源回路に用いられる電圧制御可変コンデンサの構成図である。
【図１７】従来のチタン酸バリウムを用いた容量素子の特性図である。
【図１８】従来のチタン酸バリウムを用いた容量素子の特性図である。
【符号の説明】
【０１０３】
１，５・・可変容量素子、２・・強誘電体材料層、３，６Ａ，６Ｂ・・電極
【図１】
0004888418.tif 000002
【図２】
0004888418.tif 000003
【図３】
0004888418.tif 000004
【図４】
0004888418.tif 000005
【図５】
0004888418.tif 000006
【図６】
0004888418.tif 000007
【図７】
0004888418.tif 000008
【図８】
0004888418.tif 000009
【図９】
0004888418.tif 000010
【図１０】
0004888418.tif 000011
【図１１】
0004888418.tif 000012
【図１２】
0004888418.tif 000013
【図１３】
0004888418.tif 000014
【図１４】
0004888418.tif 000015
【図１５】
0004888418.tif 000016
【図１６】
0004888418.tif 000017
【図１７】
0004888418.tif 000018
【図１８】
0004888418.tif 000019