(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板とは絶縁された状態で前記基板上に選択的に形成された第１の電極と、
前記第１の電極上に堆積された絶縁膜と、
前記絶縁膜の表面に選択的に形成され、プラズマエッチング中はプラズマに曝される第２の電極と、
前記第２の電極に形成された開口部と、
前記絶縁膜に穿設され、前記開口部よりも大きな口径で、前記第１の電極を露出する深さのコンタクトホールと、
前記第１及び第２の電極間の電位差を測定する測定器と、
を有することを特徴とするプラズマプロセス検出用センサ。
【請求項２】
基板と、
前記基板とは絶縁された状態で前記基板上に選択的に形成された第１の電極と、
前記第１の電極上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に堆積された第２の絶縁膜と、
前記第２の絶縁膜の表面に選択的に形成され、プラズマエッチング中はプラズマに曝される第２の電極と、
前記第２の電極に形成された第１の開口部と、
前記第２の絶縁膜に穿設され、前記第１の開口部よりも大きな口径で、前記第１の開口部から前記第１の絶縁膜の表面に達する深さのコンタクトホールと、
前記コンタクトホール下の前記第１の絶縁膜に形成され、前記第１の開口部の口径よりも小さな口径の第２の開口部と、
前記プラズマエッチング中に前記第１及び第２の電極間の電位差を測定する測定器と、  を有することを特徴とするプラズマプロセス検出用センサ。
【請求項３】
基板上に、前記基板とは絶縁された状態で選択的に第１の電極を形成する工程と、
前記第１の電極上に絶縁膜を堆積する工程と、
プラズマエッチング中はプラズマに曝される第２の電極を前記絶縁膜の表面に選択的に形成する工程と、
ドライエッチングにより、前記第２の電極の表面から前記第１の電極の表面に達する深さまで前記第２の電極及び前記絶縁膜を削ってコンタクトホールを形成する工程と、
ウェットエッチングにより、前記絶縁膜に形成された前記コンタクトホールの内壁面を削って口径を広げる工程と、
前記第１及び第２の電極間の電位差を測定する測定器を、前記第１及び第２の電極に接続する工程と、
を有することを特徴とするプラズマプロセス検出用センサの製造方法。
【請求項４】
基板上に、前記基板とは絶縁された状態で選択的に第１の電極を形成する工程と、
前記第１の電極上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第２の絶縁膜を堆積する工程と、
プラズマエッチング中はプラズマに曝される第２の電極を前記第２の絶縁膜の表面に選択的に形成する工程と、
ドライエッチングにより、前記第２の電極の表面から前記第１の電極の表面に達する深さまで前記第２の電極、前記第２の絶縁膜、及び前記第１の絶縁膜を削ってコンタクトホールを形成する工程と、
ウェットエッチングにより、前記第２の絶縁膜に形成された前記コンタクトホールの内壁面を削って口径を広げる工程と、
前記第１及び第２の電極間の電位差を測定する測定器を、前記第１及び第２の電極に接続する工程と、
を有することを特徴とするプラズマプロセス検出用センサの製造方法。
【請求項５】
被処理基板の表面又は前記被処理基板の近傍に、請求項１又は２記載のプラズマプロセス検出用センサを設置する工程と、
プラズマを前記被処理基板の表面及び前記プラズマプロセス検出用センサの表面に照射し、前記プラズマプロセス検出用センサの前記第１の電極と前記第２の電極との電位差に基づいてプラズマエッチングの処理状態を制御しつつ、前記被処理基板に対しプラズマエッチング処理を施して半導体装置を製造する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記プラズマプロセス検出用センサは、前記被処理基板の表面内の異なる箇所に複数設けられていることを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造プロセス（工程）の一部であるドライエッチングプロセスのプラズマエッチングで起こるプラズマ状態の物理現象をモニタリングするプラズマプロセス検出用センサとそのセンサの製造方法、更に、そのセンサを用いた半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来、プラズマ処理装置内に設置されたウェハの処理過程をモニタするためのプラズマプロセス検出用センサを用いたプラズマモニタリングシステムに関する技術としては、例えば、次のような文献等に記載されるものがあった。
【０００３】
【特許文献１】特開２００３−２８２５４６号公報
【特許文献２】特開２００５−２３６１９９号公報
【０００４】
特許文献１、２等に記載された従来のプラズマモニタリングシステムは、プラズマ処理装置を備えている。プラズマ処理装置は、高周波（以下「ＲＦ」という。）バイアスの印加により、真空状態にしたプラズマチャンバ内にプラズマを発生させ、ステージ上に載置したモニタ対象物であるウェハに対するエッチングや成膜を行う装置である。ウェハ上には、プラズマプロセス検出用センサが貼着されている。
【０００５】
プラズマプロセスのモニタを行う場合、ＲＦバイアスの印加により、プラズマチャンバ内にプラズマが発生し、ウェハに対してプラズマ処理（例えば、プラズマエッチング処理）が行われる。プラズマエッチング処理は、プラズマにより発生する正イオン（正孔）ｈと電子ｅが被エッチング膜に入射することでエッチングが起こる。この際、プラズマプロセス検出用センサによって検出される電圧値を観測することにより、プラズマエッチングの終了時点を検出でき、ウェハの高精度加工が可能になる。
【０００６】
ところが、従来のプラズマプロセス検出用センサを用いたプラズマモニタリングシステムでは、次のような不具合がある。
【０００７】
ウェハ上に大規模集積回路（以下「ＬＳＩ」という。）等を形成するための加工では、例えば、プラズマエッチングにより複数のコンタクトホールが形成される。ところが、従来技術では、ウェハの表面の電位とコンタクトホール底の電位の両方をモニタすることができないため、電荷蓄積による電荷の偏り（チャージアップ）を測定することができない。アスペクト比（コンタクトホールの直径に対する深さの比）が高い場合、電子ｅはコンタクトホール底へ到達し難い（電子遮蔽効果）。そのため、コンタクトホール底は電子ｅの供給が不足し、コンタクトホールパターン表面に比較すると、コンタクトホール底はプラスにチャージアップする。これらはトランジスタの絶縁破壊、エッチング速度低下、エッチングが進行しない等の問題を引き起こす。先端の６５ｎｍ世代以降のコンタクトホール径はΦ０．１μｍであり、アスペクト比１０位と大きいため、チャージアップは深刻な問題である。
【０００８】
このような不具合を解消するために、本願発明者等は、先に図５に示すような提案を行った（この先の提案は、非公知である）。
【０００９】
図５は、本願発明者等が先に提案したプラズマプロセス検出用センサを示す概略の断面図である。
【００１０】
このプラズマプロセス検出用センサ１０は、プラズマ２１により発生する電子ｅ及び正イオンｈの状態を測定するものであり、基板（例えば、シリコン基板）１１を有し、このシリコン基板１１上に、シリコン酸化膜等の絶縁膜１２が形成されている。絶縁膜１２上には、ポリシリコン等の導電性材料からなる第１の電極（例えば、下部電極）１３が選択的に形成され、この上に、シリコン酸化膜等からなる絶縁膜１５が堆積されている。絶縁膜１４上には、ポリシリコン等の導電性材料からなる第２の電極（例えば、上部電極）１５が選択的に形成されている。
【００１１】
上部電極１５には、ドライエッチング（例えば、プラズマエッチング）により、実際にウェハに形成される複数の断面円形のコンタクトホール１６からなるコンタクトホールパターンが形成されている。各コンタクトホール１６は、例えば、断面円形のホール直径（口径）Ｄ１が約１００ｎｍで、ホール深さＤ２は上部電極１５の表面から下部電極１３の表面に達する長さを有し、約１．３μｍである。絶縁膜１４の表面の露出箇所には、配線接続用エリア１７が開口され、下部電極１３の表面が露出している。上部電極１５及び下部電極１３間には、配線１８，１９を介して電位差測定用の電圧測定器２０が接続されている。
【００１２】
前述したように、先端の６５ｎｍ世代以降のコンタクトホール径はΦ０．１μｍ、アスペクト比１０位である。このようなコンタクトホール１６の形成では、プラズマエッチング技術を用いても、垂直形状を得るのが難しく、順テーパぎみ（コンタクトホール１６の上部より下部の直径の方が小さい）になり易い。又、プラズマエッチングで逆テーパ形状にすることも難しい。プラズマエッチング工程は、正イオンｈと電子ｅが被エッチング膜に入射することでエッチングが起こる。通常、正イオンｈと電子ｅの入射量は同一である。しかし、電子ｅは正イオンｈより横方向の運動量が大きいので、コンタクトホール１６の直径Ｄ１に対する深さＤ２の比が大きい場合、電子ｅは正イオンｈほど垂直に入射しないため、コンタクトホール底に向かう電子ｅの中にはコンタクトホール１６の内壁面に衝突し、コンタクトホール底まで到達できないものが存在する。
【００１３】
一方、正イオンｈはコンタクトホール１６の内壁面に電子ｅほど衝突することなくコンタクトホール１６の底に到達する。そのため、コンタクトホール底には電子ｅより正イオンｈの方が多く蓄積することになる。又、コンタクトホール１６の上部には電子ｅの方が多く堆積するため、コンタクトホール１６の上部と下部で電荷の偏り、つまりチャージアップが生じる。チャージアップが生じると、前述したように、エッチング速度の減少やエッチングがストップするといった問題の原因となる。
【００１４】
次に、図５のセンサ１０を用いてチャージアップを定量的に計測する方法を説明する。
センサ１０をプラズマエッチング条件の環境であるプラズマ２１に曝すと、上部電極１５はマイナスに帯電し、コンタクトホール底つまり下部電極１３はプラスに帯電し、チャージアップが発生する。この電荷の偏り度合い（チャージアップ量）は、上部電極１５と下部電極１３の電位差として電圧測定器２０で計測し、プラズマエッチング条件に対するチャージアップ量を定量的に測定することができる。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、本願発明者等の先の提案では、従来技術の不具合を解決できるものの、図６に示すような課題が生じる可能性がある。
【００１６】
図６は、図５の正イオンｈによるコンタクトホール１６の内壁面におけるダメージの説明図である。
【００１７】
センサ１０をプラズマエッチング環境に曝すと、正イオンｈのごく一部はやや順テーパ形状である絶縁膜１４のコンタクトホール内壁面に衝突するため、この衝突により絶縁膜１４のコンタクトホール内壁面は物理的ダメージを受ける。この物理的ダメージは、具体的には絶縁膜１４中の欠陥であり、電子ｅに対して電気伝導をアシスト（助力）する欠陥準位を有する。つまり、正イオンｈの衝突による欠陥準位が多い程、絶縁膜１４のコンタクトホール内壁面の抵抗は減少し、電流（電子）が流れ易くなる。すると、上部電極１５に偏って蓄積していた電子ｅは、その欠陥準位を介して上部電極１５から下部電極１３へ移動し、下部電極１３に偏って堆積している正イオンｈを打ち消す。そのため、電荷の偏り度合いは小さくなり（チャージアップ量が減少）、上部電極１５と下部電極１３の電位差が減少してしまう。つまり、センサ１０をプラズマエッチング条件に曝す時間が長くなる程、電位差を計測することができなくなる可能性があり、チャージアップの測定中にセンサ機能の経時劣化が起きるといった課題が生じる可能性がある。
【課題を解決するための手段】
【００１８】
本発明のラズマプロセス検出用センサでは、基板と、前記基板とは絶縁された状態で前記基板上に選択的に形成された第１の電極と、前記第１の電極上に堆積された絶縁膜と、前記絶縁膜の表面に選択的に形成され、プラズマエッチング中はプラズマに曝される第２の電極と、前記第２の電極に形成された開口部と、前記絶縁膜に穿設され、前記開口部よりも大きな口径で、前記開口部から前記第１の電極の表面に達する深さのコンタクトホールと、前記プラズマエッチング中に前記第１及び第２の電極間の電位差を測定する測定器とを有している。
【００１９】
本発明のプラズマプロセス検出用センサの製造方法では、基板上に、前記基板とは絶縁された状態で選択的に第１の電極を形成する工程と、前記第１の電極上に絶縁膜を堆積する工程と、プラズマエッチング中はプラズマに曝される第２の電極を前記絶縁膜の表面に選択的に形成する工程と、ドライエッチングにより、前記第２の電極の表面から前記第１の電極の表面に達する深さまで前記第２の電極及び前記絶縁膜を削ってコンタクトホールを形成する工程と、ウェットエッチングにより、前記絶縁膜に形成された前記コンタクトホールの内壁面を削って口径を広げる工程と、前記第１及び第２の電極間の電位差を測定する測定器を、前記第１及び第２の電極に接続する工程とを有している。
【００２０】
本発明の半導体装置の製造方法では、被処理基板の表面又は前記被処理基板の近傍に、前記発明のプラズマプロセス検出用センサを設置する工程と、プラズマを前記被処理基板の表面及び前記プラズマプロセス検出用センサの表面に照射し、前記プラズマプロセス検出用センサの測定結果に基づいてプラズマエッチングの処理状態を制御しつつ、前記被処理基板に対しプラズマエッチング処理を施して半導体装置を製造する工程とを有している。
【発明の効果】
【００２１】
本発明のプラズマプロセス検出用センサでは、第２の電極に形成される開口部の口径を広げずに、第１及び第２の電極間の絶縁膜に形成されるコンタクトホールの口径を広げるようにしているので、プラズマエッチング条件の環境下で、チャージアップの測定中にセンサ機能の経時劣化を抑制することができる。
【発明を実施するための最良の形態】
【００２２】
ラズマプロセス検出用センサは、基板と、前記基板とは絶縁された状態で前記基板上に選択的に形成された第１の電極と、前記第１の電極上に堆積された絶縁膜と、前記絶縁膜の表面に選択的に形成され、プラズマエッチング中はプラズマに曝される第２の電極と、前記第２の電極に形成された開口部と、前記絶縁膜に穿設され、前記開口部よりも大きな口径で、前記開口部から前記第１の電極の表面に達する深さのコンタクトホールと、前記プラズマエッチング中に前記第１及び第２の電極間の電位差を測定する測定器とを有している。
【実施例１】
【００２３】
（実施例１のセンサの構成）
図１は、本発明の実施例１を示すプラズマプロセス検出用センサの概略の断面図である。
このプラズマプロセス検出用センサ３０は、プラズマ４１により発生する電子ｅ及び正イオンｈの状態を測定するものであり、基板（例えば、シリコン基板）３１を有している。シリコン基板３１上には、膜厚約１．０μｍのシリコン酸化膜（Ｓｉ０２膜）等からなる絶縁膜３２が形成されている。絶縁膜３２上には、膜厚約３００ｎｍのポリシリコン（Ｐｏｌｙ−Ｓｉ）等の導電性物質からなる第１の電極（例えば、下部電極）３３が選択的に形成され、この上に、膜厚約１．０μｍのシリコン酸化膜等からなる絶縁膜３４が堆積されている。絶縁膜３４上には、膜厚約３００ｎｍのポリシリコン等の導電性物質からなる第２の電極（例えば、上部電極）３５が選択的に形成されている。
【００２４】
上部電極３５には、実際に半導体装置の被処理基板となるウェハに形成される複数の断面円形のコンタクトホール３６からなるコンタクトホールパターンが形成されている。各コンタクトホール３６は、上部電極３５に形成されたホール直径Ｄ１０（例えば、約１００ｎｍ）を有する断面円形の開口部３６ａと、絶縁膜３４に穿設され、開口部３６ａよりも大きなホール直径Ｄ１１を有する断面円形のホール本体３６ｂとにより構成され、上部電極３５の表面から下部電極３３の表面に達する長さのホール深さＤ２０（例えば、約１．３μｍ）を有している。各コンタクトホール３６は、ドライエッチング（例えば、プラズマエッチング）により、上部電極３５の表面から下部電極３３の表面に達するホール直径Ｄ１０及びホール深さＤ２０のコンタクトホール３６が形成され、その後、エッチング液を用いたウェットエッチングにより、図１中の矢印で示すように、上部電極３６に形成された開口部３６ａのホール直径Ｄ１０を殆ど広げることなく、絶縁膜３４に形成されたホール本体３６ｂのホール直径Ｄ１１が広げられたホール構造になっている。
【００２５】
絶縁膜３４の表面の露出箇所には、配線接続用エリア３７が開口され、下部電極３３の表面が露出している。上部電極３５及び下部電極３３には、配線３８，３９がそれぞれ接続され、これらの配線３８，３９が図示しない端子を介してプラズマチャンバの外部に引き出されている。外部に引き出された配線３８，３９には、プラズマエッチング中に上部電極３５及び下部電極３３間の電位差を測定するための測定器（例えば、電圧測定器）４０が接続されている。
【００２６】
（実施例１のセンサの製造方法）
図２−１〜図２−５は、図１のプラズマプロセス検出用センサ３０の製造方法例を示す概略の断面工程図である。
【００２７】
図１のプラズマプロセス検出用センサ３０は、例えば、以下のような工程（１）〜（１０）により製造される。
【００２８】
絶縁膜形成工程（１）において、熱酸化処理により、シリコン基板３１上に膜厚約１．０μｍのシリコン酸化膜からなる絶縁膜３２を形成する。導電膜形成工程（２）において、気相成長法（以下「ＣＶＤ法」という。）により、絶縁膜３２上に、所定の不純物イオン濃度を有する膜厚約３００ｎｍのポリシリコン膜からなる導電膜３３ａを形成する。電極形成工程（３）において、ホトリソグラフィ技術により、導電膜３３ａ上に、レジスト膜からなる電極パターンのマスクを形成し、次に、プラズマエッチング等のドライエッチング技術により、導電膜３３ａをエッチングして下部電極３３を形成した後、不要になったマスクを灰化して除去する。
【００２９】
絶縁膜形成工程（４）において、ＣＶＤ法により、膜厚約１．０μｍのシリコン酸化膜からなる絶縁膜３４を堆積する。導電膜形成工程（５）において、工程（２）と同様に、ＣＶＤ法により、絶縁膜３４上に、所定の不純物イオン濃度を有する膜厚約３００ｎｍのポリシリコン膜からなる導電膜３５ａを形成する。電極形成工程（６）において、工程（３）と同様に、ホトリソグラフィ技術により、導電膜３５ａ上に、レジスト膜からなる電極パターンのマスクを形成し、プラズマエッチング等のドライエッチング技術により、導電膜３５ａをエッチングして上部電極３５を形成する。
【００３０】
コンタクトホール形成工程（７）において、ホトリソグラフィ技術により、上部電極３５上に、レジストパターンを形成した後、ドライエッチング技術（例えば、プラズマエッチング）により、レジストパターンをマスクにして上部電極３５及び絶縁膜３４を下部電極３３の表面の深さまでエッチングし、複数の断面円形のコンタクトホール３６からなるコンタクトホールパターンを形成する。各コンタクトホール３６の断面円形のホール直径Ｄ１０は約１００ｎｍ、ホール深さＤ２０は約１．３μｍである。配線接続用エリア開口工程（８）において、ホトリソグラフィ技術とドライエッチング技術により、絶縁膜３４の露出した表面から下部電極３３の表面までエッチングして配線接続用エリア３７を開口する。
【００３１】
コンタクトホール径拡大工程（９）において、フッ化水素酸（Ｄｉｒａｃ−Ｈａｒｔｒｅｅ−Ｆｏｃｋ：ＤＨＦ）の希薄溶液等のエッチング液を用いたウェットエッチング技術により、開口部３６ａを有する上部電極３６をマスクにして、絶縁膜３４に形成されたホール本体３６ｂの内壁面を削る。これにより、工程（９）中の矢印で示すように、絶縁膜３４に形成された開口部３６ａのホール直径Ｄ１０を殆ど広げることなく、絶縁膜３４に形成されたホール本体３６ｂのホール直径Ｄ１１が広げられる。
【００３２】
その後、配線接続工程（１０）において、上部電極３５と下部電極３３に配線３８，３９をそれぞれ接続し、図示しないプラズマチャンバの外部に設けた電圧測定器４０に接続する。
【００３３】
（実施例１のセンサの動作）
図１において、図示しないプラズマ処理装置に設けられたプラズマチャンバ内にプラズマプロセス検出用センサ３０を設置し、そのプラズマ処理装置にＲＦバイアスを印加してプラズマチャンバ内にプラズマ４１を発生させ、プラズマエッチング条件を形成する。プラズマエッチング条件（プラズマ４１）にセンサ３０を曝すと、同一量の電子ｅと正イオンｈがセンサ表面に向かってくる。この時、電子ｅは正イオンｈほど垂直に入射しないため、コンタクトホール底方向に向かってくる電子ｅの一部はコンタクトホール３６の内壁面に衝突し、コンタクトホール底まで到達できない。
【００３４】
これに対し、正イオンｈは電子ｅに比べて垂直に入射し易い。ウェットエッチングにより、絶縁膜３４に形成されたホール本体３６ｂのホール直径Ｄ１１が広げられているので、上部電極３５の開口部３６ａがひさしになり、絶縁膜３４のホール本体内壁面に正イオンｈが衝突し難くなる。そのため、下部電極３３には正イオンｈの方が多く堆積する。一方、上部電極３５には電子ｅの方が多く蓄積する。よって、上部電極３５及び下部電極３３間に電荷の偏りであるチャージアップが発生し、プラズマエッチング条件に対する電荷の偏り度合い（チャージアップ量）を電圧測定器４０により電極間の電位差として計測できる。
【００３５】
（実施例１のセンサを用いた半導体装置の製造方法）
図３は、本発明の実施例１のおける半導体装置の製造に使用されるプラズマ処理装置を示す概略の構成図である。
【００３６】
このプラズマ処理装置５０は、ＲＦバイアスの印加により、真空状態にしたプラズマチャンバ５１内にプラズマ４１を発生させ、ステージ５２上に載置した被処理基板（例えば、半導体ウェハ等のウェハ）６０に対するエッチングや成膜を行う装置である。
【００３７】
ウェハ６０を加工して半導体装置を製造する場合、ウェハ６０の表面内の異なる箇所に複数（例えば、２つ）のプラズマプロセス検出用センサ３０（＝３０−１，３０−２）を貼着する。そして、このセンサ付きウェハ６０を、プラズマチャンバ５１内のステージ５２上に載置する。次に、例えば、プラズマチャンバ５１内の圧力を１２０ｍＴｏｒｒ、封入ガスとしてＣＨＦ３、ＣＦ４、Ｎ２及びＡｒの混合ガスを封入し、プラズマ処理装置５０に１６００ＷのＲＦバイアスを印加し、プラズマチャンバ５１内にプラズマ４１を発生させてウェハ６０をプラズマ４１に曝す。
【００３８】
すると、プラズマ４１によるプラズマエッチングにより、ウェハ６０の表面が削られる。この際、各センサ３０（＝３０−１，３０−２）内のコンタクトホール３６の底に、チャージアップが発生する。即ち、コンタクトホールパターン表面とコンタクトホール３６の底との間に電荷の偏りができる。そのため、上部電極３５と下部電極３３に異なる電位が発生するので、この上部電極３５及び下部電極３３間の電位差を電圧測定器４０で測定し、チャージアップをモニタリングすれば、プラズマエッチングの終了時点等を検出することができる。従って、電圧測定器４０の測定結果に基づいて、プラズマエッチングの処理状態を制御すれば、ウェハ６０の高精度加工が可能になる。その他、ウェハ６０に対して必要な処理を行えば、所望の半導体装置を製造することができる。
【００３９】
なお、ウェハ６０に貼着するセンサ３０の数は、任意の数で良い。又、センサ３０は、ウェハ６０の近傍（例えば、ステージ５２や、ステージ５２の近く等）に設置しても良い。
【００４０】
（実施例１の効果）
本実施例１によれば、次の（ａ）、（ｂ）のような効果がある。
【００４１】
（ａ）  図１に示すセンサ３０によれば、ウェットエッチングにより、上部電極３５のホール直径Ｄ１０を殆ど広げることなく、絶縁膜３４のホール直径Ｄ１１を広げるようにしたので、コンタクトホール底へ入射する正イオンｈは絶縁膜３４のホール本体内壁面に衝突し難くなる。そのため、絶縁膜３４のホール本体内壁面はダメージを受け難くなり、電気伝導をアシストする欠陥準位の発生を抑制することができる。よって、プラズマエッチング条件の環境下で、チャージアップの測定中にセンサ機能の経時劣化を抑制できる。
【００４２】
（ｂ）  図１のセンサ３０を用いて半導体装置を製造する場合、電圧測定器４０の測定結果に基づいて、プラズマエッチングの処理状態を制御するので、ウェハ６０の高精度加工が可能になる。
【実施例２】
【００４３】
（実施例２のセンサの構成・製造方法）
図４は、本発明の実施例２を示すプラズマプロセス検出用センサの概略の断面図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。
【００４４】
本実施例２のプラズマプロセス検出用センサ３０Ａでは、下部電極３３と上部電極３５との間に、複数種類（例えば、２種類）の第１及び第２の絶縁膜４２，３４が積層されている。第１の絶縁膜４２は、膜厚が第２の絶縁膜３４よりも薄く（例えば、約１／１０）、第２の絶縁膜３４よりもエッチング耐性が大きいシリコン窒化膜等で形成されている。第２の絶縁膜３４は、実施例１と同様に、シリコン酸化膜等で形成されている。
【００４５】
上部電極３５には、実施例１とほぼ同様に、断面円形のコンタクトホール３６からなるコンタクトホールパターンが形成されている。各コンタクトホール３６は、上部電極３５に形成されたホール直径Ｄ１０（例えば、約１００ｎｍ）を有する断面円形の第１の開口部３６ａと、絶縁膜３４に穿設され、開口部３６ａよりも大きなホール直径Ｄ１１を有する断面円形のホール本体３６ｂと、絶縁膜４２に形成されたホール直径Ｄ１２（＜Ｄ１０）を有する断面円形の第２に開口部３６ｃとにより構成され、上部電極３５の表面から下部電極３３の表面に達する長さのホール深さＤ２０（例えば、約１．３μｍ）を有している。
【００４６】
各コンタクトホール３６の形成方法は、ドライエッチング（例えば、プラズマエッチング）により、上部電極３５の表面から下部電極３３の表面に達するホール直径Ｄ１０及びホール深さＤ２０のコンタクトホール３６を形成する。この際、上部電極３５に形成される開口部３６ａのホール直径Ｄ１０よりも、コンタクトホール底の絶縁膜４２に形成される開口部３６ｃのホール直径Ｄ１２が小さい。次に、上部電極３５、下部電極３３、及び絶縁膜４２に対して十分な選択比があるエッチング液を用いたウェットエッチング条件により、図４中の矢印で示すように、上部電極３６に形成された開口部３６ａのホール直径Ｄ１０と、絶縁膜４２に形成された開口部３６ｃのホール直径Ｄ１２とを殆ど広げることなく、絶縁膜３４に形成されたホール本体３６ｂを削ってホール直径Ｄ１１を広げる。
センサ３０Ａの他の構成及び製造方法は、実施例１と同様である。
【００４７】
（実施例２のセンサの動作）
プラズマエッチング条件にセンサ３０Ａを曝すと、同一量の電子ｅと正イオンｈがセンサ表面に向かってくる。この時、電子ｅは正イオンｈほど垂直に入射しないため、コンタクトホール底方向に向かってくる電子ｅの一部はホール本体３６ｂの内壁面に衝突し、コンタクトホール底まで到達できない。そのため、下部電極３３には、正イオンｈの方が多く堆積する。一方、上部電極３５には電子ｅの方が多く蓄積する。よって、上部電極３５及び下部電極３３間に電荷の偏りが発生し、プラズマエッチング条件に対する電荷の偏り度合い（チャージアップ量）を電圧測定器４０により電極間の電位差として計測する。
【００４８】
（実施例２の効果）
本実施例２のセンサ３０Ａによれば、上部電極３５及び下部電極３３間の絶縁膜３４のホール直径Ｄ１１を広げるようにしているので、コンタクトホール底方向に向う正イオンｈの絶縁膜３４への衝突が減少する。そのため、絶縁膜３４のホール本体内壁面はダメージを受け難くなって欠陥準位の発生が抑制され、チャージアップの測定中にセンサ機能の経時劣化を抑制することができる。この場合、次に述べる問題（１）〜（３）が懸念される。
【００４９】
（１）  ホール深さＤ２０に対するコンタクトホール底のホール直径Ｄ１２の比が大きい程、チャージアップ量が小さく、測定する電位差も小さくなってしまう。
【００５０】
（２）  前記の比が大きい程、プラズマエッチング条件の変化に対してチャージアップ量の変化幅が小さく、測定感度が鈍る。
【００５１】
（３）  前述したように、先端の６５ｎｍ世代以降では、コンタクトホール径はΦ０．１、アスペクト比１０位であり、この径に対するチャージアップを計測するためには、センサ３０Ａのコンタクトホール径もΦ０．１ｕｍ、アスペクト比１０位でなければならない。
【００５２】
そこで、このような問題（１）〜（３）を回避するため、本実施例２では、ウェットエッチングで殆どホール直径Ｄ１２が広がらない絶縁膜４２を設けているので、この絶縁膜４２の存在により、コンタクトホール底（コンタクトホール最底辺）のホール直径Ｄ１２を殆ど広げることなく、絶縁膜３４のホール本体内壁面のダメージを抑制することができる。勿論、絶縁膜４２のホール直径Ｄ１２は広がらないため、コンタクトホール底方向に入射する正イオンｈが絶縁膜４２に衝突し、この絶縁膜４２がダメージを受ける。しかし、ダメージを受ける絶縁膜４２を薄膜化（例えば、約１０ｎｍ程度）することで、上部電極３５及び下部電極３３間の絶縁膜３４のホール本体内壁面が正イオンｈの衝突によって受けるダメージ（欠陥準位の発生）を最小限にすることができる。
【００５３】
（変形例）
本発明は、上記実施例に限定されず、例えば、センサ３０，３０Ａの構成や製造方法等を図示以外のものに変更する等、種々の利用形態や変形が可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施例１を示すプラズマプロセス検出用センサの概略の断面図である。
【図２−１】図１のプラズマプロセス検出用センサ３０の製造方法例を示す概略の断面工程図である。
【図２−２】図１のプラズマプロセス検出用センサ３０の製造方法例を示す概略の断面工程図である。
【図２−３】図１のプラズマプロセス検出用センサ３０の製造方法例を示す概略の断面工程図である。
【図２−４】図１のプラズマプロセス検出用センサ３０の製造方法例を示す概略の断面工程図である。
【図２−５】図１のプラズマプロセス検出用センサ３０の製造方法例を示す概略の断面工程図である。
【図３】本発明の実施例１の半導体装置の製造に使用されるプラズマ処理装置を示す概略の構成図である。
【図４】本発明の実施例２を示すプラズマプロセス検出用センサの概略の断面図である。
【図５】先に提案したプラズマプロセス検出用センサを示す概略の断面図である。
【図６】図５の正イオンｈによるコンタクトホール１６の内壁面におけるダメージの説明図である。
【符号の説明】
【００５５】
３０，３０Ａ      プラズマプロセス検出用センサ
３１      シリコン基板
３２，３４，４２      絶縁膜
３３      下部電極
３５      上部電極
３６      コンタクトホール
４０      電圧測定器
４１      プラズマ
５０      プラズマ処理装置
【図１】
0004914789.tif 000002
【図２−１】
0004914789.tif 000003
【図２−２】
0004914789.tif 000004
【図２−３】
0004914789.tif 000005
【図２−４】
0004914789.tif 000006
【図２−５】
0004914789.tif 000007
【図３】
0004914789.tif 000008
【図４】
0004914789.tif 000009
【図５】
0004914789.tif 000010
【図６】
0004914789.tif 000011