(57)【特許請求の範囲】
【請求項１】
測定対象の電源の電圧を測定しサンプルホールドされない被測定電圧を出力する電圧測定器と、
基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、
各々に分圧基準電圧端子及び被測定電圧端子を備え、
前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、
前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記サンプルホールドされない被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、
前記各比較器の出力を同期してラッチするラッチ回路と、
を具備したことを特徴する電子装置。
【請求項２】
測定対象の電源の電圧を測定しサンプルホールドされない被測定電圧を出力する電圧測定器と、
基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、
各々に分圧基準電圧端子及び被測定電圧端子を備え、
前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、
前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記サンプルホールドされない被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、
前記各比較器の出力を同期してラッチするラッチ回路と、
所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、
前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む書き込み回路と、
を具備したことを特徴とする電子装置。
【請求項３】
測定対象の電源の電圧を測定しサンプルホールドされない被測定電圧を出力する電圧測定器と、
基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、
各々に分圧基準電圧端子及び被測定電圧端子を備え、
前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、
前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記サンプルホールドされない被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、
前記各比較器の出力を同期してラッチするラッチ回路と、
所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、
前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、
を具備したことを特徴とする電子装置。
【請求項４】
測定対象の電源の電圧を測定しサンプルホールドされない被測定電圧を出力する電圧測定器と、
基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、
各々に分圧基準電圧端子及び被測定電圧端子を備え、
前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、
前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記サンプルホールドされない被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、
前記各比較器の出力を同期してラッチするラッチ回路と、
所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、
前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、
前記比較器の出力のうち異常とみなした異常検出信号が出力されてから一定時間の間前記比較器のデータを記録装置に書き込む信号を有効にするタイマと、
を具備したことを特徴とする電子装置。
【請求項５】
測定対象の電源の電圧を測定しアナログの被測定電圧を出力する電圧測定器と、
基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、
各々に分圧基準電圧端子及び被測定電圧端子を備え、
前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、
前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、
前記各比較器の出力を同期してラッチするラッチ回路と、
を具備したことを特徴する電子装置。
【請求項６】
測定対象の電源の電圧を測定しアナログの被測定電圧を出力する電圧測定器と、
基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、
各々に分圧基準電圧端子及び被測定電圧端子を備え、
前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、
前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、
前記各比較器の出力を同期してラッチするラッチ回路と、
所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、
前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む書き込み回路と、
を具備したことを特徴とする電子装置。
【請求項７】
測定対象の電源の電圧を測定しアナログの被測定電圧を出力する電圧測定器と、
基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、
各々に分圧基準電圧端子及び被測定電圧端子を備え、
前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、
前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、
前記各比較器の出力を同期してラッチするラッチ回路と、
所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、
前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、
を具備したことを特徴とする電子装置。
【請求項８】
測定対象の電源の電圧を測定しアナログの被測定電圧を出力する電圧測定器と、
基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、
各々に分圧基準電圧端子及び被測定電圧端子を備え、
前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、
前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、
前記各比較器の出力を同期してラッチするラッチ回路と、
所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、
前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、
前記比較器の出力のうち異常とみなした異常検出信号が出力されてから一定時間の間前記比較器のデータを記録装置に書き込む信号を有効にするタイマと、
を具備したことを特徴とする電子装置。
【請求項９】
前記ラッチ回路は、前記各比較器における精度のばらつきを許容して前記各比較器の出力を同期してラッチする請求項１〜請求項８のいずれか一つに記載の電子装置。
【請求項１０】
前記ラッチ回路は、前記各比較器における出力のうち「１」を示すビットで最上位に位置するビットを最上位のビットとする信号或いは最下位のビットから「１」が連続する信号のみを有意と見なした信号で前記各比較器における出力をラッチする請求項１〜請求項８のいずれか一つに記載の電子装置。
【請求項１１】
前記記録装置への書き込みは、前記記録装置からデータ読み出し状態を示す信号があるとき行えないようにしたことを特徴とする請求項２〜請求項４、請求項６〜請求項８のいずれか一つに記載の電子装置。
【請求項１２】
前記アドレス発生回路は、インクリメントカウンタで構成した請求項３、４、７、８のいずれか一つに記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流定電圧源又は交流定電圧源での、高速外部ノイズによる異常電圧を検出できる電圧信号検出器及び異常電圧を監視することができる電子装置に関する。
【背景技術】
【０００２】
電子装置の定電圧源出力部に外部から誘導ノイズなどが乗り、電子装置が誤動作や停止するようなケースを監視する場合がある。これが常に影響を受け続けるようなものであれば通常のシンクロスコープにて、その影響を受ける箇所を特定したり、対策をとった後にその対策が良好である確認を行うことが可能である。
【０００３】
しかし、電子装置動作中、外部の高電圧接点の動作などによる瞬間のノイズが影響するような場合、そのノイズの周波数は１００Ｍｈｚを越え、その継続時間も数百μＳといった短時間であり、そして発生頻度が１年に一度以下というケースがある。こういったトラブルを的確に観測するためには高速での記録動作や長期間の監視、更に多くの箇所での監視が必要であるが、シンクロスコープや以下に説明する非特許文献１に示すトランジェントメモリ装置では高速動作や大きさに問題があった。
【０００４】
図７は、非特許文献１に示すトランジェントメモリ装置の概略構成を示すブロック図であり、図示しない定電圧源からのアナログの電圧測定信号３をバッファ１を介してＡＤ変換器２００で変換し、この変換後のデジタルデータをＡＤシーケンスコントローラ２０４の制御のもとで記憶装置２０５に記憶する。また外部からのトリガ信号や手動での停止信号がＡＤシーケンスコントローラ２０４により記憶装置２０５への書き込みを停止する。  
ここで、ＡＤ変換器２００は、特許文献１に示すように入力バッファ２０１ａと、サンプリングスイッチ２０１ｂと、ホールドキャパシタ２０１ｃを備えたサンプルホールド部２０１と、並列比較型のＡＤ変換部２０２と、エンコーダ部２０３を具備している。
【非特許文献１】システムデザインサービス株式会社  （略称：SDS)の高速多チャネンルトランジェントメモリシステムボードのカタログ      「ＰＣ−Ｇシリーズ：高速多チャンネルトランジェントメモリシステムボード」             （http://www.sds.co.jp/product/adda/pci_board/index.html）
【特許文献１】特開平７-３３６２２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この電子装置は通常、「波形の変化」を測定することが目的であり、
（１）波形の精度が必要なため、ＡＤ変換器２００は高精度のものを用いており、これは
動作周期を高速にできないか、あるいは十分高速なものは非常に高価である。また、波形精度が低い場合もＡＤ変換器２００の動作に必要な時間でその動作速度に限界がある。具体的には、ＡＤ変換器２００にサンプルホールド部２０１と、ＡＤ変換部２０２と、エンコーダ部２０３を備えているので、これらが各々処理するための時間を必要とすることからである。
【０００６】
しかし前述の電子装置の本来の目的は、トラブルを検知し、その原因が電源に影響する瞬時ノイズであることを識別できればよいことであり、その検出した電圧波形は高精度である必要はない。
【０００７】
（２）前述の電子装置は波形の変化を観測することが目的のため、前述の記憶装置２０５としては大容量でサイズも大きなものを用いており、頻度の少ない瞬時ノイズを長期にわたり監視するには隣接する装置の隙間でも配置できる小さな異常電圧監視装置が望まれている。
【０００８】
本発明は前述の問題点を克服するためになされたもので、ＡＤ変換に要する実行時間を短くでき、全体を小型化でき、定電圧電源の出力に影響する頻度の少ない瞬時ノイズの影響を長期監視できる電子装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
前記目的を達成するため、請求項１に対応する発明は、測定対象の電源の電圧を測定しサンプルホールドされない被測定電圧を出力する電圧測定器と、基準電圧を発生する基準電圧発生器と、前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、各々に分圧基準電圧端子及び被測定電圧端子を備え、前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記サンプルホールドされない被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、前記各比較器の出力を同期してラッチするラッチ回路と、を具備したことを特徴する電子装置である。
【００１０】
前記目的を達成するため、請求項２に対応する発明は、測定対象の電源の電圧を測定しサンプルホールドされない被測定電圧を出力する電圧測定器と、基準電圧を発生する基準電圧発生器と、前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、各々に分圧基準電圧端子及び被測定電圧端子を備え、前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記サンプルホールドされない被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、前記各比較器の出力を同期してラッチするラッチ回路と、所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む書き込み回路と、を具備したことを特徴とする電子装置である。
【００１１】
前記目的を達成するため、請求項３に対応する発明は、測定対象の電源の電圧を測定しサンプルホールドされない被測定電圧を出力する電圧測定器と、基準電圧を発生する基準電圧発生器と、前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、各々に分圧基準電圧端子及び被測定電圧端子を備え、前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記サンプルホールドされない被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、前記各比較器の出力を同期してラッチするラッチ回路と、所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、を具備したことを特徴とする電子装置である。
【００１２】
前記目的を達成するため、請求項４に対応する発明は、測定対象の電源の電圧を測定しサンプルホールドされない被測定電圧を出力する電圧測定器と、基準電圧を発生する基準電圧発生器と、前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、各々に分圧基準電圧端子及び被測定電圧端子を備え、前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記サンプルホールドされない被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、前記各比較器の出力を同期してラッチするラッチ回路と、所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、前記比較器の出力のうち異常とみなした異常検出信号が出力されてから一定時間の間前記比較器のデータを記録装置に書き込む信号を有効にするタイマと、を具備したことを特徴とする電子装置である。
【００１３】
前記目的を達成するため、請求項５に対応する発明は、測定対象の電源の電圧を測定しアナログの被測定電圧を出力する電圧測定器と、基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、各々に分圧基準電圧端子及び被測定電圧端子を備え、前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、前記各比較器の出力を同期してラッチするラッチ回路と、を具備したことを特徴する電子装置である。
前記目的を達成するため、請求項６に対応する発明は、測定対象の電源の電圧を測定しアナログの被測定電圧を出力する電圧測定器と、基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、各々に分圧基準電圧端子及び被測定電圧端子を備え、前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、前記各比較器の出力を同期してラッチするラッチ回路と、所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む書き込み回路と、を具備したことを特徴とする電子装置である。
前記目的を達成するため、請求項７に対応する発明は、測定対象の電源の電圧を測定しアナログの被測定電圧を出力する電圧測定器と、基準電圧を発生する基準電圧発生器と、前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、各々に分圧基準電圧端子及び被測定電圧端子を備え、前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、前記各比較器の出力を同期してラッチするラッチ回路と、所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、を具備したことを特徴とする電子装置である。
前記目的を達成するため、請求項８に対応する発明は、測定対象の電源の電圧を測定しアナログの被測定電圧を出力する電圧測定器と、基準電圧を発生する基準電圧発生器と、前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、各々に分圧基準電圧端子及び被測定電圧端子を備え、前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、前記各比較器の出力を同期してラッチするラッチ回路と、所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、前記比較器の出力のうち異常とみなした異常検出信号が出力されてから一定時間の間前記比較器のデータを記録装置に書き込む信号を有効にするタイマと、を具備したことを特徴とする電子装置である。
【発明の効果】
【００１４】
本発明では、ＡＤ変換に要する実行時間を短くでき、全体を小型化でき、定電圧電源の出力に影響する頻度の少ない瞬時ノイズの影響を長期監視できる電子装置を提供できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の電圧信号検出器及び異常電圧監視装置の実施形態について、図面を参照して説明する。
【００１６】
［実施形態１］
図１は、本発明の電圧信号検出器及び異常電圧監視装置の実施形態１のブロック図である。
【００１７】
（構成）
始めに、図１を参照して本発明の電圧信号検出器の実施形態１について説明する。図示しない定電圧電源の電圧を測定し測定信号３を出力する電圧測定器（図示せず）と、基準電圧を発生する基準電圧発生器（基準電圧設定器）２と、各々に前記電圧測定器からのサンプルホールドされていない被測定電圧を印加する被測定電圧端子及び基準電圧発生器２からの基準電圧を印加する基準電圧端子を備え、被測定電圧端子及び基準電圧端子にそれぞれ入力される電圧の比較を行い両者の差からデジタル信号に変換するものであって、各々を並列接続する複数（ここでは８個）の比較器Ｏ１、Ｏ２、Ｏ３、Ｏ４、Ｏ５、Ｏ６、Ｏ７、Ｏ８と、各比較器Ｏ１〜Ｏ８（以下単にＯとする）の隣接する基準電圧端子間及び終端側にある比較器Ｏ８と基準電圧発生器２の電源線間に接続し、基準電圧発生器２からの基準電圧を分圧する複数（ここでは８個）の分圧抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８（以下各分圧抵抗Ｒと称する）からなる分圧回路と、各比較器Ｏの出力を同期してラッチするラッチ回路１３と、比較器Ｏ８の被測定電圧端子と接地端子との間に接続した比較器保護用抵抗Ｒ０とを具備している。
【００１８】
各分圧抵抗Ｒと、各比較器Ｏとで、サンプルホールド部を備えておらず、例えばディスクリート回路によるＡＤ変換回路１１を構成している。このような構成の電圧信号検出器により、前記電圧測定器からの被測定電圧の波形変化を検出できる。
【００１９】
（作用）
次に、実施形態１での作用について説明する。ＡＤ変換回路１１は基準電圧設定器２からの基準電圧を複数の抵抗Ｒで分圧して得られる各比較器Ｏの個々の比較用の基準電圧信号と、被測定信号３を各比較器Ｏで比較することにより被測定信号３をデジタイズする。一方、クロック発生器１２が発生する高速のクロックはそれ自身で前記デジタイズされた信号のラッチ回路１３のラッチ指示信号を生成し、デジタイズされた信号をラッチする。
【００２０】
（作用・効果）
図２は、ＡＤ変換回路１１の作用効果、つまりサンプルホールド部を備えていないことによるメリットを説明するための図で、（ａ）は図示しない定圧電源装置の電圧測定信号（測定入力電圧）３を示し、（ｂ）及び（ｃ）は各比較器Ｏの出力例を示す図である。（ａ）において、ｄは電圧測定信号３が高い状態から下がるときの一例であり、この値ｄが直接各比較器Ｏの被測定電圧端子にそれぞれ出力されるが、各比較器Ｏの出力を同期してラッチするデータラッチ回路１３には（ｂ）に示すようなデジタル値がラッチされる。この結果、各比較器Ｏの性能のばらつきで電圧測定信号３の変化に応じてばらばらになる可能性がある。
【００２１】
また（ａ）において、ｕは電圧測定信号３が低い状態から上がるときの一例であり、この値ｕが直接各比較器Ｏの被測定電圧端子にそれぞれ出力されるが、各比較器Ｏの出力を同期してラッチするデータラッチ回路１３には（ｃ）に示すようなデジタル値がラッチされる。この結果、各比較器Ｏの性能のばらつきで電圧測定信号３の変化に応じてばらばらになる可能性がある。このように上に述べた程度のＡＤ変換回路１１の精度のばらつきを許容することで、通常のＡＤ変換回路のサンプル時間、デコーダの時間も省けることになる。このことは、サンプルホールド部２０１を備えていないことによるメリットとなる。
【００２２】
図３は実施形態１のメリットである、高速化について説明するための図である。図３の実線は、電圧測定信号３を示しており、電圧測定信号３が図３のように変化した場合、確実に“１”となるビット、△で示すように各比較器Ｏの特性により“１”か“０”と定まらない所謂不定となるビットがある。このことを例えば“１”を示す最上位のビットをもってその電圧値として採用する、或いは最下位ビットから“１”が連続する信号のみを有意とみなす処理、あるいは各比較器Ｏの遅れ特性を予め測定することで得られる情報からそのビット信号を補正する処理を記憶装置の後段に設けることで目的の精度を十分に満足し、かつ高速化が実現できる。
【００２３】
以上述べた電圧信号検出器によれば、ＡＤ変換に要する実行時間を短くでき、全体を小型化できる。また、ＡＤ変換回路１１には図７に示すサンプルホールド部２０１及びエンコーダ部２０３を備えていないことから、回路が単純になり、精度は落ちるが回路部が単純になり高速な変換が可能である。実施形態では電圧を８分割しており、またメモリも８ビットメモリを想定しているが、電圧を１６分割やそれ以上としメモリも１６ビット対応やメモリバンクを分けて設けるなどでその精度を上げて実現してもよい。
【００２４】
なお、図１ではクロック発生器１２、整形回路１０、記録装置例えばメモリ１４、書き込み回路１５を備えており、これら全てを含めて異常電圧監視装置を構成している。
【００２５】
この異常電圧監視装置によれば、前述した電圧信号検出器を備えているので、データラッチ回路１３において同期してラッチされた信号はそれぞれ後段のメモリ書き込み回路部１５にてメモリ１４に書きこまれる。この結果、定電圧電源の出力に影響する頻度の少ない瞬時ノイズの影響を長期監視できる。
【００２６】
また、電池駆動の小型で高速な監視装置が実現可能である。さらに、この小型監視装置を一つの電子装置だけでなく、多数の電子装置に配置することによりその設置場所の電気的環境全体を監視測定することも可能となる。
【００２７】
［実施形態２］
（構成）
図４を用いて実施形態２を説明する。図１と異なる点は、クロック発生器１２からのクロック信号を入力し、メモリ１４に対してアドレスを与えるインクリメントカウンタ２１によるアドレス発生回路部を付加した点であり、これ以外は図と同じであるので、同一部分には同一符号を付してその説明を省略する。
【００２８】
（作用）
実施形態１にてラッチされたデジタイズ信号をメモリ１４に書き込む際のアドレスは、インクリメントカウンタ２１によるアドレス発生回路部で行う。この仕組みは、データラッチに用いるクロック発生器１２からのクロック信号を単純にインクリメントして得られる信号である。クロック発生器１２からのクロック信号を整形回路９で整形することで１４のメモリ１４への書き込む際の書き込み信号を作成する。
【００２９】
（効果）
実施形態２によれば、単純なインクリメントカウンタ２１にてアドレス発生器を構成していること、およびメモリ１４への書込みもデータラッチの直後に行えるため書込み速度を高速にできる。また、この場合、クロックカウンタのビット長で、生成されるアドレスで決定されるサイズにまで制限でき、メモリ使用量を少なくできる。
【００３０】
なお、この例ではメモリ１４への書き込みをＡＤ変換回路１１から直列に構成される一段のメモリバンクとしているが、メモリ書込みの速度を改善するためＡＤ変換データのラッチ回路１３以降を並列に複数個設け、どのラッチ回路のデータをどのバンクに書き込むかを区別しながら並行して行ってもよい。
【００３１】
［実施形態３］
（構成）
図５を用いて実施形態３を説明するが、図１及び図４と同一部分には同じ符号を付してその説明を省略する。比較器Ｏのうち分圧回路の終端にある比較器Ｏ８の出力である、最低異常電圧の検出信号を取り込み、この異常電圧の検出信号の立ち上げ後一定時間のみ比較器Ｏ８のデータを記録装置例えばメモリ１４に書き込む信号を有効にするオフディレイタイマ３１を設けた点が異なる。それ以外の同一部分には同一符号を付してその説明を省略する。
【００３２】
（作用）
実施形態３によれば、ＡＤ変換回路１１の一番下の比較器Ｏ８の出力を異常電圧の検出信号とみなし、この信号のオン後、オフディレイタイマ３１により一定時間のみメモリ１４への書き込み信号が有効となる。
【００３３】
（効果）
実施形態３によれば、前述の実施形態２に対し、メモリ１４への書き込みを更に制限できる。
【００３４】
以上述べた実施形態３は、次のように変形してもよい。すなわち、オフディレイタイマ３１の動作は、比較器Ｏの出力のうちＯ８の出力に限らず他の比較器Ｏ１、Ｏ２、Ｏ３、Ｏ４、Ｏ５、Ｏ６、Ｏ７の出力を異常とみなした異常検出信号が出力されてから一定時間の間比較器のデータを記録装置例えばメモリ１４に書き込む信号を有効にするようにしてもよい。
【００３５】
［実施形態４］
（構成）
図６を用いて本発明の実施形態４を説明するが、図１、図４、図５と同一部分には同一符号を付してその説明を省略する。記録装置例えばメモリ１４への書き込みは、図示されていないデータ読み出し回路部からのデータ読み出し状態を示す信号（読出し中信号）４１があるとき行えないようにしたものである。このため、データラッチ回路１３と、オフディレイタイマ３１とインクリメントカウンタ２１との間、オフディレイタイマ３１とメモリ１４との間、データ読出し中信号ラインとの間に、１反転入力端子を有する論理積回路７、６、８をそれぞれ設けたものである。
【００３６】
なお、この構成は前述した実施形態１、２、３のいずれか一つに適用してもよい。
【００３７】
(作用)）
図示されていないデータ読み出し回路部が動作している間、データ読み出し中信号４１
によりカウンタ２１、データラッチ回路１３、データ書き込みが有効とならない。
【００３８】
（効果）
実施形態４によれば、データ読み出し中に動作する必要がないため、回路が簡単になり高速化が可能となる。
【００３９】
［変形例］
前述の実施形態で使用した比較器Ｏは、オペアンプ又は比較器のいずれであってもよい。
【００４０】
前述の実施形態では、異常信号の取り出しを、終端側にある比較器Ｏ８の出力（最低値）から行ったが、これに限らず他の比較器Ｏ１、Ｏ２、Ｏ３、Ｏ４、Ｏ５、Ｏ６、Ｏ７の出力であってもよい。
【図面の簡単な説明】
【００４１】
【図１】本発明の電圧信号検出器及び異常電圧監視装置の実施形態１を説明するためのブロック図。
【図２】図１の作用効果を説明するための図。
【図３】図１の作用効果を説明するための図。
【図４】本発明の異常電圧監視装置の実施形態２を説明するためのブロック図。
【図５】本発明の異常電圧監視装置の実施形態３を説明するためのブロック図。
【図６】本発明の異常電圧監視装置の実施形態４を説明するためのブロック図。
【図７】従来の異常電圧監視装置の概略構成を示すブロック図。
【符号の説明】
【００４２】
１…バッファ、２…基準電圧発生器、６、７、８…論理積回路、９…整形回路、１０…整形回路、１１…ＡＤ変換回路、１２…クロック発生器、１３…データラッチ回路、１４…メモリ、１５…書き込み回路、２１…インクリメントカウンタ、３１…オフディレイタイマ、２００…ＡＤ変換器、２０１ａ…入力バッファ、２０１ｂ…サンプリングスイッチ、２０１ｃ…ホールドキャパシタ、２０１…サンプルホールド部、２０２…ＡＤ変換部、２０３…エンコーダ部、２０４…ＡＤシーケンスコントローラ、２０５…記憶装置。
【図１】
0004914811.tif 000002
【図２】
0004914811.tif 000003
【図３】
0004914811.tif 000004
【図４】
0004914811.tif 000005
【図５】
0004914811.tif 000006
【図６】
0004914811.tif 000007
【図７】
0004914811.tif 000008