(57)【特許請求の範囲】
【請求項１】
測定対象半導体から出力される搬送波信号がデジタル信号で変調されて多重化された被測定信号をデジタイザでデジタル信号に変換してメモリに取り込むように構成された半導体試験装置において、
前記デジタイザは、各測定系統にＡ／Ｄ変換器とそれぞれ１個の検波用の乗算器と１個の所定の帯域特性を有するフィルタ回路とメモリを設けるとともに、一方の測定系統の入力を他方の測定系統にも入力するように測定系統を切り替えるマルチプレクサを設け、
前記Ａ／Ｄ変換器で被測定信号をデジタル信号に変換するのと同時に両方の測定系統の乗算器とフィルタ回路を用いて検波処理とフィルタ処理を行い、これら処理されたデータを前記メモリに取り込むことを特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体試験装置に関し、詳しくは、デジタル通信の分野で用いられる測定対象半導体（以下、ＤＵＴという）から出力される搬送波信号がデジタル信号で変調されて多重化された被測定信号をデジタル信号に変換してメモリに取り込むデジタイザの改良に関するものである。
【０００２】
たとえば携帯電話機のようなデジタル通信の分野に用いられるＤＵＴでは、搬送波信号がデジタル信号で変調されることにより多重化されたデジタル信号が被測定信号として出力される。
【０００３】
図４は、このような被測定信号Ａｉｎを測定するように構成された従来の半導体試験装置の一例を示すブロック図である。被測定信号Ａｉｎはデジタイザ１０に入力され、Ａ／Ｄ変換器１１により所定のタイミングでデジタル信号に変換されてキャプチャメモリ１２に格納される。制御回路１３は、外部から入力されるトリガ信号Ｓｔｒｇに基づいて、キャプチャメモリ１２へのデジタル信号の取り込みタイミングを制御する。
【０００４】
キャプチャメモリ１２に格納されたデジタル信号は、テスターコントローラ２０やＤＳＰなどの外部演算装置に転送され、所定の演算処理が実行されてＤＵＴ出力の解析処理が行われる。
【０００５】
ここで、キャプチャメモリ１２に格納されたデジタル信号は搬送波信号がデジタル変調されたデータであり、テスターコントローラ２０により解析処理する際に、搬送波信号による検波処理とフィルタ処理が必要となる。そこで、図４に示す従来の構成では、検波処理をテスターコントローラ２０内部の図示しない演算装置のソフトウェアにより行い、フィルタ処理は検波処理後のデータをテスターコントローラ２０からフィルタ演算装置３０に転送して行っていた。
【０００６】
特許文献１にはデジタル通信におけるデジタル変調解析装置の構成例が記載され、特許文献２には半導体試験装置におけるデジタイザの具体例の構成が記載されている。
【０００７】
【特許文献１】特開平０７−２９７８５９号公報
【特許文献２】特開２００１−０７４８１０号公報
【０００８】
ところで、近年、テスターコントローラ２０に搭載される演算装置が高速化し、外部にフィルタ演算装置３０を設けなくても高速な演算処理が可能になってきてはいるものの、常にテスターコントローラ２０においてひとつの演算処理が行われていることは少ない。特に、複数のＤＵＴを同時に測定するマルチＣＨ処理のような場合には、テスターコントローラ２０が同時に複数ＣＨの解析処理を行う必要が生じるため、テスターコントローラ２０の負荷軽減のためにも、従来と同様に、フィルタ演算処理は専用の装置により処理することが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、複数ＣＨのデータを同時に解析する場合でも、フィルタ演算装置を互いに共有する必要があり、解析処理に時間がかかる問題がある。
【００１０】
また、ＤＵＴの測定データは一旦キャプチャメモリ１３に格納されてからテスターコントローラ２０に転送されるため、常にキャプチャメモリ１３への波形取り込みとテスターコントローラ２０へのデータ転送、そして検波・フィルタ処理が順番に行われる必要があり、測定時間の高速化において妨げとなっていた。
【００１１】
本発明は、このような課題を解決するものであり、その目的は、搬送波信号がデジタル信号で変調されることにより多重化されたデジタル信号を被測定信号とした半導体試験装置において、デジタル信号を復調するために必要な検波・フィルタ処理を高速に実行できる半導体試験装置を実現することにある。
【課題を解決するための手段】
【００１２】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
測定対象半導体から出力される搬送波信号がデジタル信号で変調されて多重化された被測定信号をデジタイザでデジタル信号に変換してメモリに取り込むように構成された半導体試験装置において、
前記デジタイザは、各測定系統にＡ／Ｄ変換器とそれぞれ１個の検波用の乗算器と１個の所定の帯域特性を有するフィルタ回路とメモリを設けるとともに、一方の測定系統の入力を他方の測定系統にも入力するように測定系統を切り替えるマルチプレクサを設け、
前記Ａ／Ｄ変換器で被測定信号をデジタル信号に変換するのと同時に両方の測定系統の乗算器とフィルタ回路を用いて検波処理とフィルタ処理を行い、これら処理されたデータを前記メモリに取り込むことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、搬送波信号がデジタル信号で変調されることにより多重化されたデジタル信号を被測定信号とした半導体試験装置において、デジタル信号を復調するために必要な検波・フィルタ処理を高速に実行できる半導体試験装置を実現できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明について、図面を用いて詳細に説明する。図１は本発明の一実施例を示すブロック図である。図１において、被測定信号Ａｉｎは、搬送波信号がデジタル信号で変調されることにより多重化されたデジタル信号であり、図示しないＤＵＴからデジタイザ４０に入力されて、Ａ／Ｄ変換器４１により所定のタイミングでデジタル信号に変換される。
【００１７】
Ａ／Ｄ変換器４１で変換されたデジタル信号は、２個の乗算器４２，４３の一方の入力端子に入力される。これら乗算器４２，４３の他方の入力端子には、信号発生回路４４から互いに直交する２個の搬送波周波数の信号Ｉ，Ｑが入力され、検波処理が行われる。
これら乗算器４２，４３の検波処理により、多重化されていたデジタル信号成分は分離される。なお、検波処理の際に生じた高調波成分は、所定の帯域特性を有するフィルタ回路４５，４６により減衰される。
【００１８】
このようにして分離されたデジタル信号成分Ｓｄｐ，Ｓｄｑは、キャプチャメモリ４７に入力されて保存される。キャプチャメモリ４７に格納されたデジタルデータＳｄｐ，Ｓｄｑは、テスターコントローラ５０の指示により転送され、ＤＵＴ出力の解析処理が行われる。
【００１９】
制御回路４８は、外部から入力されるトリガ信号Ｓｔｒｇに基づいて、信号発生回路４４、フィルタ回路４５，４６およびキャプチャメモリ４７などの動作を制御する。
【００２０】
図２は図１の動作説明図であり、（Ａ）はシングルＣＨ（チャネル）の場合の動作を示し、（Ｂ）はマルチＣＨの場合の動作を示している。シングルＣＨの場合、図２（Ａ）に示すように、検波処理とフィルタ処理は、キャプチャメモリ４７に転送して格納する前のデータ取り込み段階、すなわち被測定信号をＡ／Ｄ変換器でデジタル信号に変換するのと同時に行われる。
【００２１】
これにより、それらの演算処理時間は取り込み時間の中に隠れてしまうことになり、従来例のように取り込まれた信号の解析処理を順番に処理する場合に比べて、高速に実行完了できる。
【００２２】
また、図２（Ｂ）に示すように複数のＤＵＴを同時に測定するマルチＣＨの場合、従来例における検波・フィルタ処理にはＣＨ数に比例した処理時間を要していたが、本発明によれば各ＣＨの検波・フィルタ処理はＣＨ数には関係なく取り込み時に同時に行われるので、シングルＣＨの場合よりもさらに高速に解析処理が実行完了できることになる。
【００２３】
図３は本発明の他の実施例を示すブロック図である。図１の実施例では、各ＣＨに２個の乗算器４２，４３とフィルタ回路４５，４６を設けているが、図３に示すように各ＣＨに１個の乗算器とフィルタ回路を設けてもよい。
【００２４】
図３において、ＣＨ１の被測定信号Ａｉｎ１は、図示しないＤＵＴからデジタイザ６０に入力されて、Ａ／Ｄ変換器６１により所定のタイミングでデジタル信号に変換される。  
【００２５】
Ａ／Ｄ変換器６１で変換されたデジタル信号は、乗算器６２の一方の入力端子に入力されるとともに、マルチプレクサ７２の一方の入力端子に入力される。
【００２６】
乗算器６２の他方の入力端子には、信号発生回路６３から互いに直交する２個の搬送波周波数の信号Ｉ，Ｑのいずれか一方（たとえばＩ）が入力され、検波処理が行われる。この乗算器６２の検波処理により、多重化されていたデジタル信号成分は分離される。検波処理の際に生じた高調波成分は、所定の帯域特性を有するフィルタ回路６４により減衰される。
【００２７】
このようにして分離されたデジタル信号成分Ｓｄｐは、キャプチャメモリ６６に入力されて保存される。キャプチャメモリ６６に格納されたデジタルデータＳｄｐは、テスターコントローラ８０の指示により転送され、ＤＵＴ出力の解析処理が行われる。
【００２８】
制御回路６５は、外部から入力されるトリガ信号Ｓｔｒｇに基づいて、信号発生回路６３、フィルタ回路６４およびキャプチャメモリ６６などの動作を制御する。
【００２９】
Ａ／Ｄ変換器６１で変換されたデジタル信号は、マルチプレクサ７２の他方の入力端子にも同時に入力される。マルチプレクサ７２の出力信号は乗算器７３の一方の入力端子に入力される。
【００３０】
乗算器７３の他方の入力端子には、信号発生回路７４から信号発生回路６３が発生する搬送波に対して直交する２個の搬送波周波数の信号Ｉ，Ｑの他方（たとえばＱ）が入力され、検波処理が行われる。この乗算器７３の検波処理により、多重化されていたデジタル信号成分は分離される。検波処理の際に生じた高調波成分は、所定の帯域特性を有するフィルタ回路７５により減衰される。
【００３１】
このようにして分離されたデジタル信号成分Ｓｄｑは、キャプチャメモリ７７に入力されて保存される。キャプチャメモリ７７に格納されたデジタルデータＳｄｑは、テスターコントローラ８０の指示により転送され、ＤＵＴ出力の解析処理が行われる。
【００３２】
制御回路７６は、外部から入力されるトリガ信号Ｓｔｒｇに基づいて、信号発生回路７４、フィルタ回路７５およびキャプチャメモリ７７などの動作を制御する。
【００３３】
マルチプレクサ７２において、ＣＨ２の被測定信号Ａｉｎ２をＡ／Ｄ変換器７１により所定のタイミングでデジタル信号に変換した信号を選択することにより、ＣＨ２はＣＨ１とは異なる信号を処理するデジタイザ７０を構成することもできる。
【００３４】
また、信号発生回路、制御回路、キャプチャメモリは、図３に示すように別々に設けてもよいが、両方のＣＨで共有してもよい。
【００３５】
またフィルタ回路は各ＣＨに１個に限るものでなく、複数のフィルタ回路により構成してもよく、乗算器とフィルタ回路の接続順序は実施例に限定されるものではない。
【００３６】
以上説明したように、本発明によれば、搬送波信号がデジタル信号で変調されることにより多重化されたデジタル信号を被測定信号とした半導体試験装置において、デジタル信号を復調するために必要な検波・フィルタ処理を高速に実行できる半導体試験装置が実現できる。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の動作説明図である。
【図３】本発明の他の実施例を示すブロック図である。
【図４】従来の半導体試験装置の構成例図である。
【符号の説明】
【００３８】
４０，６０，７０  デジタイザ
４１，６１，７１  Ａ／Ｄ変換器
４２，４３，６２，７３  乗算器
４４，６３，７４  信号発生回路
４５，４６，６４，７５  フィルタ回路
４７，６６，７７  キャプチャメモリ
４８，６５，７６  制御回路
５０，８０  テスターコントローラ
７２  マルチプレクサ
【図１】
0004935596.tif 000002
【図２】
0004935596.tif 000003
【図３】
0004935596.tif 000004
【図４】
0004935596.tif 000005