(57)【特許請求の範囲】
【請求項１】
平板基板に電子部品を収納するためのキャビティを形成する工程と、
前記キャビティの底面部の一部に前記平板基板底部に向かって孔径が小さくなるようにテーパー状の貫通孔を形成する工程と、
前記平板基板のキャビティ形成面とこれに対向する面と前記貫通孔内面に絶縁膜を形成する工程と、
前記キャビティ形成面と前記貫通孔内面に形成された前記絶縁膜上に金属膜を形成する工程と、
前記貫通孔の最小径部近傍を導電性部材で塞いで貫通電極を形成する工程と、
前記金属膜の内、電子部品搭載パッドと、該電子部品搭載パッドと前記貫通電極とを接続する接続配線部となる部位を残し、それ以外の不要な金属膜を除去して前記電子部品搭載パッドと前記接続配線部を形成する工程とを有し、
前記キャビティ形成面と貫通孔内面の前記絶縁膜上に金属膜を形成する工程は、スパッタリング法若しくは真空蒸着法であり、前記貫通孔の最小径部近傍を前記導電性部材で塞いで貫通電極を形成する工程は、前記金属膜を形成する工程と同時に行うことを特徴とする電子部品パッケージの製造方法。
【請求項２】
平板基板に電子部品を収納するためのキャビティを形成する工程と、
前記キャビティの底面部の一部に前記平板基板底部に向かって孔径が小さくなるようにテーパー状の貫通孔を形成する工程と、
前記平板基板のキャビティ形成面とこれに対向する面と前記貫通孔内面に絶縁膜を形成する工程と、
前記キャビティ形成面と前記貫通孔内面に形成された前記絶縁膜上に金属膜を形成する工程と、
前記貫通孔の最小径部近傍を導電性部材で塞いで貫通電極を形成する工程と、
前記金属膜の内、電子部品搭載パッドと、該電子部品搭載パッドと前記貫通電極とを接続する接続配線部となる部位を残し、それ以外の不要な金属膜を除去して前記電子部品搭載パッドと前記接続配線部を形成する工程とを有し、
前記貫通孔の最小径部近傍を導電性部材で塞いで貫通電極を形成する工程は、電解メッキにより行うことを特徴とする電子部品パッケージの製造方法。
【請求項３】
前記請求項１または２に記載の電子部品パッケージの製造方法により、少なくとも、電子部品収納部、電子部品搭載パッド、貫通電極、前記電子部品搭載パッドと前記貫通電極を接続する接続配線部が形成されて成ることを特徴とする電子部品パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品パッケージの製造方法および電子部品パッケージに関するものである。
【背景技術】
【０００２】
近年、高密度化された電子部品は、電子機器等に搭載する際に、電子部品本体への外乱の影響を抑えるために、各種パッケージ内に前記電子部品を実装してから前記電子機器等に搭載される。このようにして形成した電子部品パッケージには、導体パターンが形成された電子部品搭載パッドと外部端子とが電気的に接続されており、これを利用した電子部品の例としては前記電子部品パッケージ内に圧電振動片を収納した圧電振動子が挙げられる。
【０００３】
前記圧電振動子は、携帯用通信機器や電子機器などに数多く組み込まれ、機器の小型化に伴って圧電振動子の小型化も急速に進められてきている。中でも、表面実装にも対応した圧電振動子の開発が行われてきており、その実現のために前記圧電振動片と前記実装基板との電気的接続のために、前記圧電振動子に貫通電極を形成する事が知られている。（例えば、特許文献１参照。）
【０００４】
図５は前記圧電振動子の全体構造を示す図である。前記圧電振動子４１は、励振電極（不図示）を形成した圧電振動片４２を、前記電子部品搭載パッド４３に搭載し、前記貫通電極４４を通じて前記外部端子４５と電気的に接続している。前記電子部品を収納するパッケージ４６内に前記圧電振動片４２を搭載した後、前記電子部品パッケージ４６上部に蓋４７を接合してパッケージ内部４８を気密封止している。
【０００５】
前記貫通電極４４は、前記電子部品パッケージ４６に貫通孔４９を形成し、当該貫通孔４９内面に絶縁膜５０を形成して絶縁処理をした上、その内面に導電性部材５１を充填して形成されるものである。ここで、電子部品搭載パッド４３と導電性部材５１は、同一部材で一体的に形成できる。
【０００６】
図４−１、図４−２は従来技術による電子部品パッケージの製造方法を説明する図で、（ａ）〜（ｊ）は、各工程におけるパッケージ形成の状態を示す断面図である。以下、図４−１、図４−２を参照して従来技術の電子部品パッケージの製造方法を説明する。
【０００７】
（ａ）は基板裏面に絶縁膜を形成する工程を示す図である。
１０１は基板であり、基板材料は、例えばシリコンである。まず前記基板１０１の裏面に絶縁膜１０２を形成する。この絶縁膜は例えばシリコン酸化膜（ＳｉＯ２）であり、スパッタリング法やＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって形成される。
【０００８】
（ｂ）は前記基板１０１の表面の所定位置に配列するキャビティ１０３（凹部）を形成する工程を示す図である。前記キャビティ１０３の形成にはフォトリソグラフィー手法、エッチング手法を用いる。不図示ではあるが、前記基板１０１の表面にレジストをスピンコート法やスプレーコート法等で塗布した後、フォトマスクを前記基板１０１に被せて紫外線露光を行い、現像液によって不要な部分を取り除いてパターンを形成後、エッチングプロセスによって、基板表面が露出した部分をエッチングし、その後、前記レジストをアセトンなどの有機溶剤等を用いて剥離し、キャビティ１０３を形成する。本工程はポジ型のフォトレジストによるものであるが、ネガ型であっても同様に形成可能である。
【０００９】
（ｃ）は前記キャビティ１０３内に搭載する電子部品と外部端子とを接続するための貫通電極用の貫通孔１０４を形成する工程を示す図である。前記キャビティ１０３の形成と同様にフォトリソグラフィーによってパターンを形成した後、所定位置をドライおよびウェットエッチングによって絶縁膜１０２までエッチングを行い貫通孔１０４を形成する。
【００１０】
（ｄ）は、前記基板１０１の表面に絶縁膜１０５を形成する工程を示す図であり、後の工程で前記貫通孔１０４内を導電性部材で充填する際に、前記基板１０１と電気的絶縁を取るために形成される。前記絶縁膜１０５は、スパッタリング法やCVD法によって成膜されたものであり、例えばシリコン酸化膜（ＳｉＯ２）である。
【００１１】
続いて、前記貫通孔１０４内に導電性部材を充填する工程を実施する。導電性部材として種々のものが選択可能であるが、小径の孔内を充填させるには電解メッキが適している。
（ｅ）は前記絶縁膜上に共通電極膜１０６を形成する工程を示す図である。共通電極膜１０６の形成は、貫通孔１０４内に電解メッキを行うための前処理であり、まず前記基板１０１上の前記絶縁膜１０５上にスパッタリング法や真空蒸着法によって形成する。前記共通電極膜１０６の材料は、例えば金（Au）である。
【００１２】
図４−２に示す（ｆ）は前記共通電極上にフォトリソグラフィーによってマスクパターンを形成する工程である。前記共通電極膜１０６上に電解メッキ用レジスト膜１０７を塗布し、フォトマスク１０８を被せ、紫外線露光を行い、現像液によって光の照射された部分の除去を行い、前記電解メッキ用のパターンが形成される。本工程はポジ型のフォトレジストによるものであるが、ネガ型であっても同様に形成可能である。
【００１３】
（ｇ）は、前記貫通孔１０４内に導電性部材を充填する工程である。前記（ｅ）、（ｆ）工程によって、電解メッキ用の共通電極膜１０６と、パターン化された電解メッキ用レジスト膜１０７を形成した後、電解メッキを行い貫通孔１０４内に導電性部材１０９を充填する。尚、前記導電性部材は前記共通電極と同様に金（Ａｕ）である。
【００１４】
（ｈ）は前記貫通孔１０４内を導電性部材で充填した後、前記電解メッキ用レジスト膜１０７および前記共通電極膜１０６を剥離する工程である。
【００１５】
（ｉ）は前記貫通孔１０４直下の前記基板１０１の裏面に形成されている絶縁膜１０２と、前記基板１０１の表面で前記貫通孔１０４内の絶縁膜１０５を開口させるためのマスクパターンを示す図である。この工程においてもフォトリソグラフィー、エッチングによって行われる。前記基板１０１の裏面の絶縁膜１０２上にレジスト膜１１０を塗布し、フォトマスクを被せ、紫外線露光を行い、現像液によって光の照射された部分の除去を行い、前記絶縁膜１０２開口用のパターンを形成する。本工程はポジ型のフォトレジストによるものであるが、ネガ型であっても同様に形成可能である。その後、ウェットおよびドライエッチングによって前記基板１０１の表面と裏面に形成された絶縁膜１０５および絶縁膜１０２を同時にエッチングし、導電性部材１０９を露出させる。
【００１６】
（ｊ）は、前記キャビティ１０３内部に存在する電子部品搭載部（不図示）と外部端子（不図示）を前記導電性部材１０９を通して電気的に接続させるための工程を示す図である。前記基板１０１の裏面の絶縁膜１０２上に、スパッタリング法や真空蒸着法によって金属膜１１１を形成し、前記絶縁膜１０２および絶縁膜１０５の開口部上を金属で充填させ、前記導電性部材１０９と電気的接続を行う。
【００１７】
その後不図示ではあるが、前記電子部品パッケージ内に搭載される電子部品を前記キャビティ１０３内に搭載し、前記電子部品パッケージ上部に前記キャビティ内部を気密封止するために蓋をし、その後個々の製品毎に分割して一つの電子部品が完成する。
【００１８】
【特許文献１】特開２００７−２６７１０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、前述の従来技術による電子部品パッケージの製造方法には、一部工程において以下のような問題点がある。
【００２０】
前記電子部品パッケージを作製する上で、パッケージ基板としてシリコンを用いる場合には、シリコン自体も導電性を持つため、パッケージ基板となるシリコン全面はキャビティ内に収納される電子部品との導通を防ぐために、絶縁処理を行わなければならない。
【００２１】
前述した従来の製造工程では、まず、前記基板の裏面にスパッタリング法やＣＶＤ法等で絶縁膜を形成してキャビティおよび貫通孔を形成し、さらにキャビティと貫通孔形成後にも前記基板の表面にスパッタリング法やＣＶＤ法等で絶縁膜を形成しており、絶縁膜の成膜工程を２回に分けて行っている。したがって工数増の一因となっている。
【００２２】
例えば、前記基板に絶縁膜を形成する他の手法として、熱酸化法を用いて裏表ともに１回で絶縁処理を行う方法も考えられるが、前記キャビティや前記貫通孔形成前に熱酸化を行ってしまうと、前記基板の全面に絶縁膜が形成されるため、前記キャビティや前記貫通孔形成の前に絶縁膜を開口させなければならず、工数増になることは避けられない。
【００２３】
また、電子部品パッケージを作製する上で、パッケージ基板としてＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）ウェハを使用する事も考えられるが、前記ＳＯＩウェハ自体が多工程によって作製されるものであるため、一般的なシリコン基板に比べて高価になってしまう。
【００２４】
また、従来の製造方法では、貫通電極と外部端子の接続の際に、両者のコンタクトを可能にするため、絶縁膜の一部を開口させる工程が必要となっており、これも工数増の一要因となっていた。
【００２５】
本発明は、上記問題点に鑑み、製造が容易且つ安価な電子部品パッケージの製造方法および電子部品パッケージを提供することを目的とするものである。
【課題を解決するための手段】
【００２６】
前記目的を達成するため、本発明の電子部品パッケージの製造方法は、平板基板に電子部品を収納するためのキャビティを形成する工程と、前記キャビティの底面部の一部に前記平板基板底部に向かって孔径が小さくなるようにテーパー状の貫通孔を形成する工程と、前記平板基板のキャビティ形成面とこれに対向する面と前記貫通孔内面に絶縁膜を形成する工程と、前記キャビティ形成面と前記貫通孔内面に形成された前記絶縁膜上に金属膜を形成する工程と、前記貫通孔の最小径部近傍を導電性部材で塞いで貫通電極を形成する工程と、前記金属膜の内、電子部品搭載パッドと、該電子部品搭載パッドと前記貫通電極とを接続する接続配線部となる部位を残し、それ以外の不要な金属膜を除去して前記電子部品搭載パッドと前記接続配線部を形成する工程とを有し、前記キャビティ形成面と貫通孔内面の前記絶縁膜上に金属膜を形成する工程は、スパッタリング法若しくは真空蒸着法であり、前記貫通孔の最小径部近傍を前記導電性部材で塞いで貫通電極を形成する工程は、前記金属膜を形成する工程と同時に行うことができる。
【００２７】
さらに本発明の電子部品パッケージの製造方法は、平板基板に電子部品を収納するためのキャビティを形成する工程と、前記キャビティの底面部の一部に前記平板基板底部に向かって孔径が小さくなるようにテーパー状の貫通孔を形成する工程と、前記平板基板のキャビティ形成面とこれに対向する面と前記貫通孔内面に絶縁膜を形成する工程と、前記キャビティ形成面と前記貫通孔内面に形成された前記絶縁膜上に金属膜を形成する工程と、前記貫通孔の最小径部近傍を導電性部材で塞いで貫通電極を形成する工程と、前記金属膜の内、電子部品搭載パッドと、該電子部品搭載パッドと前記貫通電極とを接続する接続配線部となる部位を残し、それ以外の不要な金属膜を除去して前記電子部品搭載パッドと前記接続配線部を形成する工程とを有し、前記貫通孔の最小径部近傍を導電性部材で塞いで貫通電極を形成する工程は、電解メッキにより行うことができる。
【００３１】
本発明の電子部品パッケージは、前記の電子部品パッケージの製造方法により、少なくとも、電子部品収納部、電子部品搭載パッド、貫通電極、前記電子部品搭載パッドと前記貫通電極を接続する接続配線部が形成されて成ることを特徴とする。
【発明の効果】
【００３２】
本発明によれば、前記基板にエッチングストップ層となる絶縁膜を形成する事なく、前記キャビティおよび前記貫通孔を形成した後、熱酸化法によって前記シリコン基板の表面と裏面に一括で絶縁膜を形成できるため、工程の簡略化が実現できる。
【００３３】
また、貫通電極と外部端子の接続の際に、両者のコンタクトを可能にするために絶縁膜の一部を開口させる工程が必要なくなるので、工程の簡略化が実現できる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の電子部品パッケージの製造方法について、図面に基づいて詳細に説明する。図１−１、図１−２は、本発明の電子部品パッケージの製造方法を説明する図で、（ａ）〜（ｆ）は各工程における電子部品パッケージの状態を示す断面図である。
【実施例１】
【００３５】
図１−１（ａ）は、シリコン基板１１の表面の所定位置に配列されるキャビティ１２（凹部）を形成する工程である。不図示ではあるが、前記シリコン基板１１の表面にレジストをスピンコート法やスプレーコート法等で塗布した後、フォトマスクを前記シリコン基板１１の上部に被せて紫外線露光を行い、現像液によって不要な部分を取り除いてパターンを形成後、エッチングプロセスによってシリコン基板面が露出した部分をエッチングし、その後前記レジストをアセトンなどの有機溶剤等を用いて剥離し、キャビティ１２が形成させる。尚、本工程はポジ型のフォトレジストを用いているが、ネガ型のフォトレジストを採用しても同様に形成可能である。
【００３６】
（ｂ）は前記キャビティ１２内に搭載する電子部品と外部端子とを電気的に接続をするための貫通孔１３を形成する工程を示す図である。前記キャビティ１２形成同様にフォトリソグラフィーによって、貫通孔１３以外の部分にレジストを残すようにパターン化し、ドライおよびウェットエッチングによって貫通孔１３をテーパー状に形成する。テーパー状に形成する目的は、後に形成される前記電子部品パッケージ内の前記電子部品搭載パッド部１４（破線で示す仮想線）と、前記貫通孔１３から前記電子部品搭載パッド部１４までの電気的接続の際に、金属膜が短絡しないように形成するためである。さらにこの時、前記貫通孔１３の最小径部１５の径は可能な限り小さくなるように形成するのが好ましい。
【００３７】
（ｃ）は、前記キャビティ１２、前記貫通孔１３および前記シリコン基板１１の全面に熱酸化法によってシリコン酸化膜１６を形成する工程である。キャビティ１２および貫通孔１３が形成されたシリコン基板１１を石英管炉の中などに入れ、高温で加熱する事によってシリコン基板１１の表面にシリコン酸化膜１６が形成される。この工程により、前記シリコン基板１１の必要な部位に一括して絶縁膜の形成が可能となる。また、貫通孔１３が完全に開口した状態で絶縁膜であるシリコン酸化膜１６の形成を行うので、従来の製造方法に示したように、貫通電極と外部端子のコンタクトを可能にするために行う絶縁膜の一部を開口させる工程は必要なくなり、工程の簡略化が可能となる。
【００３８】
図１−２（ｄ）は、前記シリコン基板１１の全面に形成されたシリコン酸化膜１６上に、電子部品と外部端子とを電気的に接続をさせるための電極配線となる金属膜１７を形成する工程である。前記金属膜１７は主にスパッタリング法や真空蒸着法などによって形成され、成膜される金属は特に制限はない。ただし、前記金属膜１７は、シリコン基板１１全面に形成す工程において、前記貫通孔１３の最小径部１５を金属膜１７で充填することが可能であり、この観点からすれば、厚膜に形成可能な金属とすることが望ましい。また、スパッタリングや真空蒸着の際に、前記貫通孔１３のテーパー部に金属膜１７が堆積しやすくするために、斜方スパッタリング法や斜方蒸着法によって金属膜１７を成膜するのが好ましい。こうすることにより、貫通孔１３のテーパ−部への金属膜１７の形成がし易く、確実なものとなる。前記貫通孔１３はテーパー状に形成され、前記シリコン基板１１の裏面側で貫通孔幅を極微小の径に形成されているので、金属膜１７の形成時に用いられるスパッタリング法や真空蒸着法などによって、極微小な最径部に金属膜１７を充填させ貫通電極とすることができる。
【００３９】
図６は、斜方蒸着法の概念図である。斜方蒸着は、真空蒸着法であれば蒸着源５２に対して成膜されるシリコン基板５６は平行に設置されるが、基板ホルダー５３から真空チャンバー５５の外に出された基板ホルダー回転棒５４を回転させることによって、基板に意中の角度を付けて真空蒸着が可能となる。この斜方蒸着法によれば、成膜される金属にあえて膜厚分布を形成することが可能になったり、シリコン基板５６を平行に置いた場合に金属膜が付着しにくい部分も基板ホルダー５３の回転によって成膜しやすくなる。尚、斜方スパッタリング法を採用する場合にも、その概念図は図６とほぼ同様である。
【００４０】
（ｅ）は、前記キャビティ１２内面と貫通孔１３内面に成膜された金属膜１７の内、貫通孔１３内面の金属膜１７とこれに連結するキャビティ１２底面部において電子部品搭載用パッド部となる部位以外の金属膜１７を除去する工程である。不図示ではあるが、ポジ型もしくはネガ型のレジストを前記金属膜１７の表面に成膜し、その上にフォトマスクを被せ、紫外線露光を行い現像液に浸すことでパターニングし、露出した部分を金属エッチングによって除去して貫通孔１３の最小径部１５に金属膜１７による貫通電極を形成し、これに連結した状態で、キャビティ１２底面部に金属膜１７による電子部品搭載パッドを形成する。貫通孔１３のテーパー形状部に残る金属膜１７が、電子部品搭載パッドと貫通電極を接続する接続配線部となる。
【００４１】
（ｆ）は、前記シリコン基板１１裏面に金属膜１８を形成する工程であり、この金属膜１８がパターニングされることによって、前記キャビティ１２内に搭載される電子部品と電気的に接続した外部端子用のパッドとなる。金属膜１８は前記貫通孔１３の最小径部１５に露出する金属膜１７と接触した状態になる。前記シリコン基板１１裏面に、スパッタリング法もしくは真空蒸着法によって金属膜１８を形成し、不図示ではあるが、この金属膜１８をパターンニングし、所定の位置に外部端子用のパッド部を形成する。ここで、前記キャビティ１２の上面に蓋をし、前記キャビティ内を真空封止する場合においては、その真空度の要求精度によっては、前記金属膜１８を厚膜に形成することで貫通孔１３の最小径部１５近傍が厚膜化できるのでキャビティ内の真空度を保つ事が可能となる。
【実施例２】
【００４２】
図２は、他の実施例による電子部品パッケージの製造方法を説明する図である。ここでは、前記実施例１で示した工程の中で、前記貫通孔内の導電性部材の充填方法について他の例を説明する。具体的には前記実施例１で示したように、前記貫通孔の最底部の径は可能な限り小さいものになるように形成するが、それが不可能な場合の前記貫通孔内の導電性部材充填方法について述べるものとする。
【００４３】
実施例１で説明したように、シリコン基板１１表面にエッチングによってキャビティ１２を形成し、その後再度エッチングによって貫通孔１３を形成する。前記キャビティ１２および前記貫通孔１３のパターン形成はフォトリソグラフィーで行うものとし、使用レジストはポジ型・ネガ型ともに利用可能である。
【００４４】
その後、前記シリコン基板１１および前記キャビティ１２、前記貫通孔１３の全面に１回の熱酸化法によってシリコン酸化膜１６を形成し、前記シリコン基板１１表面すなわち前記キャビティ１２と前記貫通孔１３内の前記シリコン酸化膜１６上に金属膜１７を形成する。この前記金属膜１７はスパッタリング法もしくは真空蒸着法によって形成される。これによって、図２（ａ）に示すような状態となる。なお、本実施例においては前記金属膜１７を薄く形成した時の状態であり、この時点では、まだ貫通孔１３の最小径部は塞がれておらず開口した状態である。
【００４５】
図２（ｂ）は、前記金属膜１７上に電解メッキ用のマスクパターンを形成する工程である。前記金属膜上にレジスト膜１９を塗布し、フォトマスク２０を被せて紫外線露光を行い、現像液によって光の照射された部分の除去を行い、電解メッキ用のパターンを形成する。本工程はポジ型のフォトレジストによるものであるが、ネガ型であっても同様に形成可能である。
【００４６】
図２（ｃ）は、電解メッキにより貫通孔１３内を導電性部材で充填する工程である。これによって前記レジスト膜１９の無い部分に導電性部材として電解メッキ膜２１が形成され、貫通孔１３の最小径部が電解メッキ膜２１で充填され貫通電極となる。
【００４７】
図２（ｄ）は、前記電解メッキ用のレジスト１９と不要部分の前記金属膜を剥離する工程である。金属膜１７を剥離する場合には、不図示ではあるが、前記貫通孔１３内と電子部品パッドとなる部位とその両者を接続する配線のみを残すようにしてフォトリソグラフィーによってパターン化し、エッチングによって不要部分を剥離除去する。
【００４８】
図２（ｅ）は前記キャビティ１２内部と電子部品パッケージの外部端子を電気的に接続させるための工程を示す図である。前記シリコン基板１１の裏面のシリコン酸化膜１６上に、スパッタリング法や真空蒸着法によって金属膜２２を形成し、前記絶縁膜開口部上を金属で充填させ、前記貫通孔１３内の電解メッキ膜２１と電気的接続を行う。外部端子は前記金属膜２２を任意形状にパターニングして形成する。
【００４９】
前記した通り、導電性部材の充填に電解メッキを用いることによって、前記貫通孔１３内への導電性部材の充填が容易且つ確実となり、キャビティ１２内の気密性の確保も充分なものとなる。
【実施例３】
【００５０】
図３は、さらに他の実施例による電子部品パッケージの製造方法を説明する図である。ここでは、前記実施例１で示した工程の中で、前記貫通孔内の充填方法について他の例を説明する。具体的には前記実施例１で示したように、前記貫通孔の最底部の径は可能な限り小さいものになるように形成するが、それが不可能な場合の前記貫通孔充填の方法例について述べるものとする。
【００５１】
前記実施例１のように、シリコン基板表面１１にエッチングによってキャビティ１２を形成し、その後再度エッチングによって貫通孔１３を形成する。前記キャビティ１２および前記貫通孔１３のパターン形成はフォトリソグラフィーで行うものとし、使用レジストはポジ型・ネガ型ともに形成可能である。
【００５２】
その後、前記シリコン基板１１および前記キャビティ１２、前記貫通孔１３の全面に１回の熱酸化法によってシリコン酸化膜１６を形成し、前記シリコン基板１１表面すなわち前記キャビティ１２と前記貫通孔１３内の前記シリコン酸化膜１６上に金属膜１７を形成する。この金属膜１７はスパッタリング法もしくは真空蒸着法によって形成される。これによって、図３（ａ）で示したような状態になる。なお、本図は金属膜１７を薄く形成した時の状態であり、この時点では、まだ前記貫通孔１３の最小径部は塞がれておらず開口した状態である。
【００５３】
図３（ｂ）は、前記貫通孔１３部に導電性部材であるハンダボール２３を設置する工程である。少なくとも、前記貫通孔１３のキャビティ１２側の最大径よりも小さい径を持つ前記ハンダボール２３を前記貫通孔１３のキャビティ側に搭載する。
【００５４】
図３（ｃ）は前記ハンダボール２３を溶融した前記貫通孔内を充填する工程である。前記キャビティ１２側からレーザー光を照射する事によって前記ハンダボール２３が溶融して貫通孔１３が充填され貫通電極となる。
【００５５】
図３（ｄ）は、前記金属膜１７を剥離する工程である。金属膜１７を剥離する場合には、不図示ではあるが、前記貫通孔１３と電子部品パッドとその両者を接続する接続配線部のみを残すようにフォトリソグラフィーによってパターニングし、エッチングによって不要部分を剥離除去する。
【００５６】
図３（ｅ）は前記キャビティ１２内部と電子部品パッケージの外部端子を電気的に接続させるための工程を示す図である。前記シリコン基板１１の裏面のシリコン酸化膜１６上に、スパッタリング法や真空蒸着法によって金属膜２４を形成する。これにより、前記貫通孔１３の最小径部に露出する導電性部材（溶融したハンダボール１３）と前記金属膜２４が接触し、電気的接続が可能となる。
【００５７】
前記した通り、導電性部材の充填にハンダボールを用いることによって、前記貫通孔１３内への導電性部材の充填が容易且つ確実となり、キャビティ１２内の気密性の確保も充分なものとなる。外部端子は前記金属膜２４を任意形状にパターニングして形成する。
【００５８】
前述の電子部品パージの製造方法によれば、製作が容易で信頼性の高い電子部品パッケージが得られる。
【図面の簡単な説明】
【００５９】
【図１−１】電子部品パッケージの実施方法を示した説明図。（実施例１）
【図１−２】電子部品パッケージの実施方法を示した説明図。（実施例１）
【図２】電子部品パッケージの実施方法を示した説明図。（実施例２）
【図３】電子部品パッケージの実施方法を示した説明図。（実施例３）
【図４−１】電子部品パッケージの実施方法を示した説明図。（従来例）
【図４−２】電子部品パッケージの実施方法を示した説明図。（従来例）
【図５】電子部品パッケージ内に電子部品を搭載した際の完成例。
【図６】斜方蒸着法の概念図
【符号の説明】
【００６０】
１１    シリコン基板
１２    キャビティ
１３    貫通孔
１４    電子部品搭載用パット
１５    貫通孔最小径部
１６    シリコン酸化膜
１７    金属膜
１８    金属膜
１９    レジスト膜
２０    フォトマスク
２１    電解メッキ膜
２２    金属膜
２３    ハンダボール
２４    金属膜
４１    圧電振動子
４２    圧電振動片
４３    電子部品搭載パッド
４４    貫通電極
４５    外部端子
４６    電子部品パッケージ
４７    蓋
４８    パッケージ内部
４９    貫通孔
５０    絶縁膜
５１    導電性部材
５２    蒸着源
５３    基板ホルダー
５４    基板ホルダー回転棒
５５    真空チャンバー
５６    シリコン基板
１０１  基板
１０２  絶縁膜
１０３  キャビティ
１０４  貫通孔
１０５  絶縁膜
１０６  共通電極膜
１０７  電解メッキ用レジスト膜
１０８  フォトマスク
１０９  導電性部材
１１０  レジスト膜
１１１  金属膜
【図１−１】
0005108579.tif 000002
【図１−２】
0005108579.tif 000003
【図２】
0005108579.tif 000004
【図３】
0005108579.tif 000005
【図４−１】
0005108579.tif 000006
【図４−２】
0005108579.tif 000007
【図５】
0005108579.tif 000008
【図６】
0005108579.tif 000009