(57)【特許請求の範囲】
【請求項１】
ドライバ回路入力部で受信した入力信号に対応して出力端子（２５０）上において出力信号を駆動するためのドライバ回路を含む装置であって、前記ドライバ回路は、
前記ドライバ回路入力部と前記出力端子とに接続され、前記入力信号に応じて起動される主ドライバ（３６０）と、
前記入力信号と前記出力信号とを受信するために接続されたスルーレート制御回路（３２０）と、
前記スルーレート制御回路と前記出力端子とに接続された補助ドライバ（３４０）と
を備え、前記スルーレート制御回路が前記補助ドライバの起動を制御し、前記スルーレート制御回路は、さらに、
前記ドライバ回路入力部と前記出力端子とに接続されて、前記入力信号及び前記出力信号に基づいて、前記主ドライバ（３６０）の起動に対して補助ドライバ（３４０）の起動を遅延させる起動遅延を提供するコンパレータ（３２４）
を含むことを特徴とする装置。
【請求項２】
請求項１に記載の装置であって、
前記スルーレート制御回路には、前記補助ドライバの停止を遅延させるために前記コンパレータに接続されたオフ遅延部（３２６）がさらに含まれることを特徴とする装置。
【請求項３】
複数のドライバ回路を備える集積回路であって、前記複数のドライバ回路の各々は、
ドライバ回路の入力信号に応じて起動される主ドライバ（３６０）と、
基準信号を基準とした前記主ドライバの出力の時間に対する電圧変動に応じて制御信号を供給するために接続された電圧変動測定回路（３２０）であって、前記基準信号は前記入力信号に対応して生成される、前記電圧変動測定回路と、
前記電圧変動測定回路と前記主ドライバとに接続される第２ドライバ（３４０）であって、前記制御信号に応じて起動される前記第２ドライバと
を備え、前記電圧変動測定回路（３２０）は、前記基準信号に対して前記制御信号の生成を遅延する、集積回路。
【請求項４】
必要に応じて、補助駆動機能を用いて出力信号を駆動する方法であって、
入力信号の受信動作に応じて出力信号を駆動するために主ドライバ（３６０）を起動する段階と、
前記入力信号の受信動作に応じて基準信号を生成する段階と、
前記出力信号と前記基準信号とを比較する段階と、
前記出力信号が遅延閾値だけ前記基準信号から遅れる場合、補助ドライバ（３４０）を起動する段階と
を含み、前記補助ドライバ（３４０）の起動は、前記主ドライバ（３６０）の起動に対して遅延されている、方法。
【請求項５】
ドライバ回路入力部で受信した入力信号に対応して出力端子（１０９０）上において出力信号を駆動するためのドライバ回路を含む装置であって、前記ドライバ回路は、
前記ドライバ回路入力部と前記出力端子とに接続される主ドライバ（１０３０）と、
前記入力信号と前記出力信号とを受信するために接続されたスルーレート制御回路と、
前記スルーレート制御回路と前記出力端子とに接続された補助ドライバ（１０４０）と
を備え、
前記スルーレート制御回路が前記補助ドライバの起動を制御し、
前記主及び補助ドライバの内の一方は、前記入力信号を受信するために接続され、前記入力信号に応じて起動され、
前記主及び補助ドライバの内の他方は、遅延された入力信号を受信するために接続され、前記遅延された入力信号に応じて起動され、
前記スルーレート制御回路には、前記出力信号に応じて前記補助ドライバを停止するためのフィードバック信号を供給するために接続されたフィードバック遅延回路（１０７０）が含まれることを特徴とする装置。
【発明の詳細な説明】
【０００１】
発明の分野
本発明は、一般的に出力バッファに関し、特に、負荷容量補償出力バッファに関する。
【０００２】
関連技術の説明
半導体産業では、信号の過渡現象による影響をこれら信号のスルーレートを制御することによって制限することが知られている。未調整バッファのスルーレートは、負荷容量に基づき変動する。スルーレートの負荷依存性は、ドライバ出力からのフィードバック経路を用いてドライバの入力を制御することによって、また、ゲートをくねらせる等のレイアウト手法を用いることによって制御し得る。伝送路の影響による反射、ノード間のクロストーク、及びオーバーシュート／リンギング等の過渡現象による影響は、個々の出力ノードのスルーレートを制御するフィードバックを用いることによって低減される。
【０００３】
例えば、スルーレートは、制御電圧と出力段の出力信号との間にコンデンサを接続することによって制御し得る。コンデンサは、出力の過渡現象を緩和するために必要なフィードバックを行なうために用いられる。このタイプの回路の出力段に関する１つの不利な点は、前置ドライバの駆動電流を克服しつつ出力プルアップ及び／又はプルダウンゲートを駆動するために大きなコンデンサが必要なことである。プロセス変動に対して免疫性すなわち抵抗力があるやり方で、前置ドライバの駆動電流のバランスを確実にとることができるように、通常特別な処理が必要な高精度のシリーズ抵抗器を用い得る。
【０００４】
他のスルーレート制御の具体例では、基準コンデンサの１つの端子をトランジスタがプリングすることによって生成する信号と出力信号とを比較するために、切換式の差動増幅器が用いられる。このような具体例では、単一の信号ドライバであって、その出力が、ドライバの出力信号と、基準コンデンサに対応する信号との間の関係に基づく単一の信号ドライバが利用される。各差動対における増幅器の一方の足は、プルアップ又はプルダウンドライバの最終出力トランジスタを直接駆動するため、大きな切換式の増幅器が必要なことが多い。このような大きな切換式の増幅器の不利な点は、スピードが遅いことである。
【０００５】
従来のスルーレート制御器は、電圧の時間微分（ｄＶ／ｄｔ）における所定の値で信号の遷移に応答し、その後、ｄＶ／ｄｔを制限するように機能する。しかしながら、通常、このようなスルーレート制御器はｄＶ／ｄｔを制御することによってスルーレートに影響を及ぼす一方で、このようなスルーレート制御器は、電流の時間微分（ｄＩ／ｄｔ）をほとんど直接に制御しない。通常、異なる負荷に対するｄＩ／ｄｔ波形の初期成分は、ほぼ同じであり、従来のスルーレート制御器がｄＶ／ｄｔに応答した時までに既に発生したパルスの形態をとる。従って、ｄＶ／ｄｔは、従来の解によって制御されるが、ｄＩ／ｄｔの初期パルスは、ｄＩ／ｄｔの増加がｄＶ／ｄｔの大きさの増加に先行することから、実質的に影響を受けない。
【０００６】
負荷依存性のｄＶ／ｄｔとは異なり、初期ｄＩ／ｄｔ成分の類似性は、その成分が実質的に負荷とは独立であることを示す。バッファでの信号遷移の間、比較的大きい負荷（例えば、１つの実施形態では３０ｐＦ）のｄＶ／ｄｔ波形は、通常、ゼロＶ／Ｓから最大の大きさまで又反対にゼロまでスムーズに変化するが、比較的小さい負荷（例えば、１つの実施形態では５ｐＦ）のｄＶ／ｄｔ波形は、通常、容量が小さいため、より急峻に大きさが増加する。これに対して、初期ｄＩ／ｄｔは、主として、出力トランジスタの電流駆動と、出力トランジスタの制御電圧がオン閾値を越える速さとの関数である。通常、集積回路における一組の従来のドライバ各々に対する信号遷移間のｄＩ／ｄｔは、時間的にほぼ同じ瞬時にピークを示し、その大きさは、実質的に負荷依存性である。従って、多数のドライバを同時に切換えた場合、生成される総初期ｄＩ／ｄｔは、各ドライバの初期ｄＩ／ｄｔの合計である。この総ｄＩ／ｄｔは、電磁干渉（ＥＭＩ）や他の不要な過渡現象による影響の主たる原因であることが多い。
【０００７】
従来技術の他の不利な点には、ドライバを半導体で製造するための特別なプロセスが必要であることが含まれる。例えば、必要なトランジスタの大きさにもよるが、２つのポリプロセスすなわち精密抵抗器を提供し得るプロセスが好ましい。
【０００８】
従って、ベースラインプロセスにおいて、ｄＶ／ｄｔ及びｄＩ／ｄｔを制御する負荷容量補償出力バッファを有すると有益である。
以下議論する本発明の実施形態は、添付の図面を参照することによって、より良く理解し得る。
【０００９】
詳細な説明
以下に述べる内容は、本発明の少なくとも１つの例を詳述することを意図し、本発明を限定するものであると解釈すべきではない。むしろ、この説明に続く請求項において明確に定義される本発明の範囲にある変形例の数は、如何なる数の変形例であってもよい。
【００１０】
主ドライバが起動されると、入力信号に応じて出力信号が駆動される。基準信号は、入力信号に応じて生成される。出力信号は、基準信号と比較される。出力信号が、予め定義された量だけ基準信号から遅れる場合、補助ドライバが起動される。
【００１１】
１つの実施形態において、集積回路、マイクロプロセッサ、無線通信装置、コンピュータシステム等の装置は、出力端子上において出力信号を駆動するためのドライバ回路を含む。出力信号は、ドライバ回路の入力部で受信される入力信号に対応する。ドライバ回路には、主ドライバ、補助ドライバ、及びスルーレート制御回路が含まれる。主ドライバは、ドライバ回路入力部と出力端子に接続される。スルーレート制御回路は、ドライバ回路入力部に接続される。補助ドライバは、スルーレート制御回路と出力端子とに接続される。スルーレート制御回路は、補助ドライバの起動を制御する。例えば、スルーレート制御回路は、（例えば、他の例として、基準信号が、少なくとも信号の大きさ及び／又は時間遅延閾値だけ出力信号とは異なる場合、基準信号と出力信号の比較値に応じて）主ドライバの起動後に補助ドライバを起動するための回路を含み得る。更に、スルーレート制御回路は、出力信号と基準信号との間の差異の大きさに応じて、ある程度、出力信号の遷移を強化するための回路を含み得る。更に、スルーレート制御回路は、補助ドライバの停止時間を決定する（例えば、進める又は遅らせる）ための回路を含み得る。
【００１２】
他の実施形態において、装置は、主及び第２ドライバと電圧変動測定回路を含む。この電圧変動測定回路を接続すると、主ドライバの出力時間に対する電圧変動に応じて制御信号が提供される。第２ドライバは、電圧変動測定回路と主ドライバに接続され、制御信号に応じて起動される。
【００１３】
他の実施形態において、必要に応じて、補助駆動機能を用いて出力信号を駆動する方法には、次の動作が含まれる。すなわち、入力信号の受信動作に応じて出力信号を駆動するために主ドライバを起動する動作と、入力信号の受信動作に応じて基準信号を生成する動作と、出力信号と基準信号を比較する動作と、更に、出力信号が遅延閾値だけ基準信号から遅れる場合、補助ドライバを起動する動作と、が含まれる。
【００１４】
他の実施形態において、暫定的な補助駆動機能を用いて出力信号を駆動する方法には、次の動作が含まれる。すなわち、主ドライバによる入力信号の受信動作に応じて出力信号の遷移の駆動を開始する動作と、更に、出力信号に応じて補助ドライバによる出力信号の遷移の駆動を強化する動作と、が含まれる。
【００１５】
図２は、本発明に基づく負荷容量補償バッファ２０５から構成されるシステム２０１を示す。システム２０１は、個別バッファ構成要素、マイクロプロセッサの一部、又はこのようなバッファを組み込んだコンピュータシステムの一部であり得る。例示したバッファ２０５の実施形態には、前置ドライバ２１０、２３０、プルアップドライバ２２０、プルダウンドライバ２４０、及び端子２５０が含まれる。
【００１６】
バッファ２０５がイネーブル状態になり端子２５０への出力が可能になった場合、前置ドライバ２１０と２３０は、共通信号又は同等の信号（図示せず）を受信し、それぞれＩＮ１及びＩＮ２で示した信号をノード２１１、２３１に供給するように構成される。プルアップドライバ２２０は、このＩＮ１信号を受信して、端子２５０を駆動する。プルダウンドライバ２４０は、ＩＮ２信号を受信して、端子２５０を駆動する。
【００１７】
前置ドライバ２１０、２３０を用いて、それぞれドライバ２２０、２４０用の共通信号を調整する。前置ドライバ調整には、プルアップ及びプルダウンドライバ２２０、２４０の同時起動を確実に発生させないためのタイミング制御が含まれ、又、ドライバ２２０、２４０内部の構成要素との適切なインターフェイスを確保するために信号ＩＮ１とＩＮ２の電圧及び電流レベルの調整が含まれる。
【００１８】
プルアップドライバ２２０は、プルアップ遷移中、端子２５０において信号のスルーレート（ｄＶ／ｄｔ）とｄＩ／ｄｔを制御する。プルアップドライバ２２０には、主ドライバと補助ドライバが含まれる。主ドライバは、端子２５０での負荷に比べて比較的安定したピークの大きさを有する初期ｄＩ／ｄｔを提供する。補助ドライバは、主ドライバのｄＩ／ｄｔにおけるピークから遅延された大きさのピークを有する初期ｄＩ／ｄｔを提供する（例えば、図６における波形の正の部分を参照）が、補助ドライバの初期ｄＩ／ｄｔピークは、端子２５０での負荷の容量により異なってもよい。同様に、プルダウンドライバ２４０は、主及び補助ドライバを提供する。
【００１９】
例えば、プルアップドライバ２２０とプルダウンドライバ２４０各々の一部として複数のドライバを提供することによって、初期ｄＩ／ｄｔは、容量負荷に基づき時間軸上において分割され、ｄＩ／ｄｔの大きさは、その負荷に基づき変動する。したがって、各バッファに対する初期ｄＩ／ｄｔのピークが低下する。また、多数のＩ／Ｏドライバを集積回路上で同時に切換える場合、集積回路の総初期ｄＩ／ｄｔの大きさは、従来の回路の総初期ｄＩ／ｄｔと比較して減少する。
【００２０】
図３は、図２のプルダウンドライバ２４０の詳細図を示す。プルダウンドライバ２４０には、スルーレート制御器３２０、オプションとしてのフィルタ３５０、補助ドライバ３４０、及び主ドライバ３６０が含まれる。更に、図３は、端子２５０を示すが、端子２５０は、プルダウンドライバ２４０によって駆動される。当業者は、対応するプルアップドライバ２２０が、図３に図示し本明細書中で議論したものと類似する及び／又は補う構成要素や機能を有し存在し得ることを認識されるであろう。
【００２１】
端子２５０は、主ドライバ３６０と補助ドライバ３４０によって駆動される。主ドライバ３６０は、前置ドライバからＩＮ２信号を受信する。これに応じて、主ドライバ３６０は端子２５０を駆動する。スルーレート制御器３２０は、信号ＩＮ２及び出力端子２５０の表示信号を受信する。これら２つの信号に基づき、スルーレート制御器３２０は補助ドライバ３４０に制御信号を供給し、また、補助ドライバ３４０は端子２５０を駆動する。端子２５０の信号は、スルーレート制御器３２０が用いる出力信号を調整するオプションとしてのフィルタ３５０によって受信される。
【００２２】
主ドライバ３６０の制御の他に、信号ＩＮ２は、主ドライバ３６０による出力信号の理想的な表示信号であるスルー基準信号を生成するために用いられる。主ドライバ３６０による理想的な信号の出力表示信号は、信号ＩＮ２に基づくスルー基準発生器３２２によって生成される時間変動の基準信号を意味し、また、信号ＩＮ２は主ドライバ３６０の制御も行なう。更に、この表示信号は、負荷変動の影響を受けないため、理想的であると考えられる。スルー基準信号と出力端子２５０からの信号に基づき、スルーレート制御器３２０は、補助ドライバを起動すべきか否かを制御する。
【００２３】
一般的に、補助ドライバは、出力信号電圧が所定の或る差異の量又は固定できる“デルタ”だけ遅延される場合、起動される。そうである場合、端子２５０における出力信号のスルーレートが、追加駆動によって恩恵を受けるということである。したがって、制御信号が、補助ドライバのゲートを駆動するためにスルーレート制御器３２０により生成され、これによって、主ドライバ３６０が強化される。
【００２４】
スルー基準発生器３２２の他に、スルーレート制御器３２０には、オフ遅延部３２６と、コンパレータ３２４とが含まれる。コンパレータ３２４は、オプションのフィルタ３５０によりフィルタ処理し得る出力信号表示信号を端子２５０から受信し、また、スルー基準発生器３２２からスルー基準信号を受信する。端子２５０から受信される信号が、閾値電圧であるか又はスルー基準信号の電圧より大きい場合、制御信号はオフ遅延部３２６を介して、補助ドライバを駆動する。オフ遅延部３２６は、コンパレータがその駆動を停止した後アサ−トされる補助ドライバの制御信号の引き伸ばしすなわち保持を行なう。
【００２５】
スルー基準発生器３２２とコンパレータ３２４の組み合わせにより、スルー基準信号と比較して制御信号の生成が遅延される。１つの具体例において、この遅延は、コンパレータ３２６に関連した閾値電圧の結果である。他の具体例において、この遅延は、例えば、スルー基準発生器によって、コンパレータ３２４に先立ち生成し得る。生成された遅延量は、主出力ドライバと補助出力ドライバの初期ｄＩ／ｄｔスパイク間において、どの程度の時間の隔たりが存在するか定義する。このことは、主及び補助出力トランジスタの併用電源を介した総ｄＩ／ｄｔの大きさの低減に役立つ。
【００２６】
図５は、様々な容量値に対する端子２５０の電圧と補助ドライバ３４０の制御信号電圧とを表す曲線を示す。具体的には、曲線５２０は、負荷５ｐＦ、２０ｐＦ、３５ｐＦ、及び５０ｐＦに対する端子２５０の電圧を表す。曲線５１０は、様々な負荷容量に対する補助ドライバ３４０のゲートを駆動する信号の電圧を表す。曲線５１０は、低容量負荷の場合、補助ドライバ３４０のゲートが高容量負荷の場合ほど全面的にはアサートされないことを示す。一旦、補助ドライバゲートの遷移が始まると、曲線５２０によって表される端子電圧は、補助ドライバによって変化する。図５から分かるように、グループ５２０の各曲線の傾きはほぼ同じであり、同じ様なスルーレートを示す。
【００２７】
図６に示す曲線は、端子２５０における信号のｄＩ／ｄｔを表す。ｄＩ／ｄｔ曲線は、図５の曲線５２０に対応する。（図６を導く電流曲線は図８として含まれ、又、本明細書中では詳述しないことに留意されたい）。曲線６１０は、主ドライバ３６０の初期ｄＩ／ｄｔである位置６１５におけるほぼ同じｄＩ／ｄｔの大きさを有する。主ドライバの初期ｄＩ／ｄｔ曲線は、負荷の容量によって大幅に変動することは無い。しかしながら、補助ドライバ３４０に対応する初期ｄＩ／ｄｔ成分は、負荷の容量に基づき変動する。
【００２８】
補助ドライバの初期ｄＩ／ｄｔは、主ドライバのｄＩ／ｄｔ成分を（例えば、約１ｎｓだけ）オフセットする。これは、スルー基準発生器３２２とコンパレータ３２４に影響された遅延である。また、補助ドライバの初期ｄＩ／ｄｔの大きさは、端子２５０の負荷容量に依存する。例えば、５０ｐＦ負荷の場合、補助ドライバ３４０に帰する初期ｄＩ／ｄｔ成分は、約２８ＭＡ／ｓ（メガアンペア／秒）であり、３５ｐＦ負荷の場合、補助ドライバ３４０に帰する初期ｄＩ／ｄｔ成分は、約２０ＭＡ／ｓであり、２０ｐＦ負荷の場合、補助ドライバ３４０の初期ｄＩ／ｄｔは、約１８ＭＡ／ｓであり、また、５ｐＦ負荷の場合、初期ｄＩ／ｄｔ成分は、主ドライバ３６０によって提供される成分と比較して無視できることが観測されている。
【００２９】
補助ドライバ電流の生成遅延の利点は、ドライバ２４０に関連する総ｄＩ／ｄｔを長い時間に渡って分散し、これによってｄＩ／ｄｔの大きさを低減できるためである。更に、補助ドライバの初期ｄＩ／ｄｔが容量と共に変動できるようにすることによって、過剰駆動が防止される。このことは、最大予想負荷と最大許容伝搬遅延に基づくｄＩ／ｄｔ特性の全出力端子を駆動する従来の設計の幾つかに対して優っている。従って、このような設計によって、ｄＩ／ｄｔに関連するＥＭＩの規制は不可能である。
【００３０】
図４は、図３におけるブロック図の１つの実施形態を詳細に示す。具体的には、図４は、回路とブロック図構成要素を含み、図３の特定の実施形態を示す。図７は、本明細書中に述べる回路の機能に関連した方法の流れ図を示す。図４の議論では、図７のステップを参照する。
【００３１】
動作中、信号ＩＮは、反転レベルシフタ４１０と前置ドライバ４０５によって受信される（図７のステップ７１０も参照）。図２の前置ドライバ２３０は、図４の前置ドライバ４０５と同様である。レベルシフタ４１０はオプションであり、又、一般的に、ドライバ２４０（ＩＯ−ＶＤＤ）に関連するコアの正の供給電圧と、一般的により高い異なる正の供給電圧との間のインターフェイス提供するために用いられる。この例において、レベルシフタは、ｐ型ＭＯＳＦＥＴ４２４が確実に完全にオフするために用いられる。前置ドライバ４０５の出力は、主ドライバであるｎ型トランジスタ４６０の制御電極（図７のステップ７２０参照）と、スルー基準発生器４２２のｎ型トランジスタ４２０の制御電極とを駆動する。従って、トランジスタ４２０はトランジスタ４６０の電流ミラーとして動作する。
【００３２】
図４に示す実施形態において、スルー基準発生器４２２は、図３のスルー基準発生器３２２と同様なものである。スルー基準発生器４２２には、主ドライバトランジスタ４６０のミラー動作を行なうｎ型トランジスタ４２０と、ｐ型トランジスタ４２４、コンデンサ４３０とが含まれる。ミラートランジスタ４２０は、前置ドライバ４０５に接続される制御電極と、第１電流電極、及び基準電圧Ｖｓｓに接続される第２電流電極を有する。ｐ型トランジスタ４２４は、プルダウンドライバ２４０（ＩＯ−ＶＤＤ）の固定基準電圧に接続される第１電流電極と、トランジスタ４２０の第１電流電極に接続される第２電流電極と、反転レベルシフタに接続される制御電極とを有する。コンデンサ４３０には、ＩＯ／ＶＤＤに接続される第１電極と、トランジスタ４２０の第１電極に接続される第２電極とが含まれる。
【００３３】
動作中、スルー基準発生器４２２のトランジスタ４２０は、主トランジスタ４６０のミラー電流を供給する（図７のステップ７３０も参照）。１つの実施形態において、トランジスタ４２０は、主ドライバ４６０のゲート幅の約十分の一である。ミラー電流は、時間と共に変化する信号を電極４２５で生成させる。
【００３４】
電極４２５からの信号が、スルー基準発生器４２２によって出力される電極４２５からの信号と端子２５０の信号のコンパレータとして動作するトランジスタ４２９の制御電極に供給される。トランジスタ４２９は、端子２５０に接続される第１電流電極と、制御信号を供給するために接続された第２電流電極とを有する。
【００３５】
オフ遅延部４２６は、図３のオフ遅延部３２６と同様なものであり、コンデンサ４２７と抵抗素子４２８を含む。コンデンサ４２７は、トランジスタ４２９の第２電流電極に接続される第１電極と、Ｖｓｓに接続される第２電極とを有する。抵抗素子４２８は、コンデンサ４２７の第１電極に接続される第１電極と、Ｖｓｓに接続される第２電極とを有する。動作中、オフ遅延部４２６のコンデンサ４２７は、コンパレータトランジスタ４２９がオンの時、充電される。その結果、補助ドライバ４４０の制御電極は、トランジスタ４２９が遮断された後、所定時間、駆動される。
【００３６】
トランジスタ４４０は、図３の補助ドライバ３４０と同様なものである。トランジスタ４４０は、端子２５０に接続される第１電流電極と、Ｖｓｓに接続される第２電流電極と、コンデンサ４２７の第１ノードに接続される制御電極とを有する。動作中、トランジスタ４２９は、端子２５０の電圧とノード４２５におけるスルー基準信号の電圧との間の電圧デルタ（δ）が、所定のＤＥＬＴＡ（Δ）よりもどの時点で大きいか判断する電圧差測定回路として動作する。例示した特定の実施形態の場合、ＤＥＬＴＡは、トランジスタ４２９の閾値電圧に等しい。（図７のステップ７４０も参照）。従って、デルタ（δ）が閾値電圧ＤＥＬＴＡ（Δ）より大きい場合、トランジスタ４２９は、オン状態になって、補助トランジスタ４４０に端子２５０を能動的に駆動させる。（図７のステップ７５０も参照）。トランジスタ４２９からの出力信号は、トランジスタ４２９の閾値電圧に基づき、そのゲートで受信されるスルー基準信号から遅延される。一旦起動されると、トランジスタ４２９は、出力信号の電流駆動を強化する（図７のステップ７６０参照）。
【００３７】
一般的に、抵抗素子４２８は、選択によって能動デバイスであることに留意されたい。能動デバイスは、一般的に補助ドライバ４４０に関する変動を追跡するために選択し得るという点において、能動デバイスを用いることによって、プロセス、温度、及び電圧の変動は最小限に抑えられる。その結果、様々なプロセスや動作条件において、電流性能を比較的一定に維持することが可能である。更に、素子４２８に能動デバイスを用いることによって、高精度の抵抗を作製するための特別なプロセスが不要である。
【００３８】
図９は本発明の他の選択可能な実施形態を示し、これによって、多重補助ドライバ９４０、９４１が用いられる。このような具体例によって、ＥＭＩやｄＩ／ｄｔの他の影響は、制御し更に減少できる。例えば、ドライバに関連する総ｄＩ／ｄｔを長い時間に渡って分散し得るようにドライバ電流の生成を更に遅延させることによって、ｄＩ／ｄｔの大きさが減少する。
【００３９】
図１は、本発明の他の実施形態を示すが、ここでは、入力信号に応じて出力信号を駆動するために主ドライバを起動し、また、類似はしているが位相シフトした（例えば、遅延された）入力信号の表示信号に応じて出力信号を駆動するために補助ドライバを起動する。補助ドライバは、本実施形態において遅延信号を受信するが、主ドライバは、他の実施形態において遅延信号を受信し得る。出力信号が所定の閾値に近付くと、補助ドライバは停止する。図１の実施形態において、ＩＯ−ＶＤＤとコアＶＤＤは、ほぼ同じ正の供給電圧である。
【００４０】
動作中、信号ＩＮは、前置ドライバ１０１０によって受信される。前置ドライバ１０１０の出力は、主プルダウンドライバ１０３０の制御電極を駆動する。遅延回路１０５０は、所定の時間間隔だけＩＮに対して遅延されたＩＮ信号の表示信号であるＩＮ２Ｄを生成する。翻って、信号ＩＮ２Ｄは、補助前置ドライバ１０２０によって受信される。補助前置ドライバ１０２０の出力は、補助プルダウンドライバ１０４０の制御電極を駆動する。図４の前置ドライバ４０５は、図１の前置ドライバ１０１０と同様なものである。図４の主プルダウンドライバ４６０は、図１の主プルダウンドライバ１０３０と同様なものである。この実施形態において、図４のスルー基準発生器４２２とコンパレータ４２９は、図１の遅延部１０５０と前置ドライバ１０２０のｐ型トランジスタによって置き換えられる。この実施形態において、図４のオフ遅延部４２６は、図１のインバータ１０７０と前置ドライバ１０２０のｎ型トランジスタによって置き換えられる。
【００４１】
この実施形態において、インバータ１０７０の入力は、端子１０９０から出力信号の表示信号を受信し、この表示信号は、オプションのフィルタ１０６０によってフィルタ処理してもよい。この例において、インバータ１０７０のｎ型とｐ型トランジスタは、インバータ１０７０の遮断点がＶＤＤ未満のほぼｐ−ＭＯＳＦＥＴの閾値になるように大きさが設定される。従って、出力端子１０９０が、閾値又はＶＤＤ未満を越える値に近付く場合、インバータ１０７０の出力は、補助前置ドライバ１０２０を停止し、次に、補助前置ドライバ１０２０は、補助プルダウンドライバ１０４０を停止する。
【００４２】
補助プルダウンドライバ１０４０のオフは、主プルダウンドライバ１０３０が出力端子１０９０のプリングを開始して或る総フィードバック遅延の後生じる。この総フィードバック遅延は、便宜上、第１遅延及び第２遅延から成る説明し得る。第１遅延は、出力端子１０９０のＶＤＤ未満の閾値へのプリングに帰する出力スルー遅延である。第２遅延は、インバータ１０７０と補助前置ドライバ１０２０を介する信号伝搬遅延である。１つの実施形態において、出力スルー遅延は、インバータ１０７０と補助前置ドライバ１０２０を介した伝搬遅延と比較して、重要である。従って、補助プルダウンドライバ１０４０のデューティ時間は、実質的に出力スルー遅延に基づき変動し、出力スルー遅延は、端子１０９０の負荷に基づき変動する。
【００４３】
当業者は、本発明に対する変更が簡単に実現されることを認識されるであろう。例えば、当業者は、議論したプルダウンドライバと同様のプルアップドライバを備えるために、図３の回路が容易に修正されることを認識されるであろう。
【００４４】
更に、抵抗性及び容量性の素子は能動デバイスであってよい。更に、本明細書中に述べたものとは異なる種類（バイポーラや電界効果等）のトランジスタを用いた他の具体例を利用して、本発明の他の実施形態を実現してよい。更に、本発明は、制御電極と電流電極を有するトランジスタを用いて説明したが、制御及び電流端子、電流処理端子、電流ノード等の他の用語も用い得る。更に、本発明は電界効果トランジスタ（ＦＥＴ）を用いて説明したが、ゲート材料が、ポリシリコンや、金属以外の何らかの材料であっても、又、誘電体が酸素窒化物、窒化物、又は酸化物以外の何らかの材料であっても、絶縁ゲートＦＥＴ（ＩＧＦＥＴ）は、（文字通り“Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ・Ｆｉｅｌｄ・Ｅｆｆｅｃｔ・Ｔｒａｎｓｉｓｔｏｒ”の頭文字である）ＭＯＳＦＥＴデバイスと通常呼ばれることに留意されたい。このようなＭＯＳＦＥＴという歴史的に継承される用語が用いられていても、このような制約の意図が文脈上示されない場合、この用語が、酸化物誘電体の金属ゲートＦＥＴを文字通り指定していると解釈すべきではない。
【００４５】
上述した説明は代表的なものであるため、“１つの実施形態”について説明する場合、それは代表的な実施形態となる。従って、この意味において、“１つ”という語を用いても、１つの且つ１つのみの実施形態が、説明した特徴を有し得ることを示すものではない。むしろ、他の多くの実施形態が、往々にしてそうである様に、この代表的な“１つの実施形態”の説明した特徴を有し得る。上記において用いられたように、本発明が１つの実施形態の文脈で説明される場合、その１つの実施形態とは、本発明の多くの可能な実施形態の内の１つである。
【００４６】
詳細な説明における“１つの実施形態”という語の使用に関する上述の注意にもかかわらず、特定の数の創出請求要素が意図された場合、この意図は請求項で明確に説明され、又、このような説明が無い場合、このような制約が存在しない又は意図されないことを当業者は理解されるであろう。例えば、以下の請求項において、請求要素は、“１つ”の特徴を有すると記述された場合、記述された特徴の内の１つ且つ１つだけにその要素が限定されることを意図する。更に、以下の請求項において、請求要素が“ａ・ｆｅａｔｕｒｅ”（単数の特徴）を含む又は備えると記述される場合、その要素が記述した特徴の内の１つ且つ１つだけに限定されることを意図しない。むしろ、例えば、“ａ・ｆｅａｔｕｒｅ”を含む請求項は、問題となる特徴の内の１つ以上を含む装置又は方法と解釈する。すなわち、問題となる装置又は方法は、“ａ・ｆｅａｔｕｒｅ”を含むことから、請求項は、その装置又は方法が他のこのような同様の特徴を含むか否かにかかわらず、その装置又は方法を解釈する。請求項の特徴に対して非限定的な前置の冠詞として“ａ”という語を用いることは、反対に異例又は先例となる判例法があるかも知れないが、過去数多くの裁判所によって受け入れられた解釈と同じであるものとして、出願者によって本明細書中に採用されている。同様に、請求要素が、以下の請求項において、前述の特徴（例えば、“ｔｈｅ・ｆｅａｔｕｒｅ”）を含む又備えると記述される場合、この要素は、記述した特徴の内の１つ且つ１つだけに限定されないことを意図する。更に、請求項における“少なくとも１つの”や“１つ以上の”等の前置句の使用は、次のように解釈してはならない。すなわち、不定冠詞“ａ”又は“ａｎ”による他の請求要素の導入が、このような導入された要素を含むいずれかの個々の請求項を、たった１つのこのような要素を含む発明に限定すると解釈してはならない。このことは、同じ請求項が“１つ以上の”又は“少なくとも１つの”の前置句、及び“ａ”又は“ａｎ”等の不定冠詞を含む場合でさえそのように解釈してはならない。同じことが、定冠詞を用いる場合にも当てはまる。
【００４７】
上述した説明は、本発明の少なくとも１つの実施形態を説明することを意図する。上述の説明は、本発明の範囲を定義するものではない。むしろ、本発明の範囲は以下の請求項において定義する。従って、本発明の特定の実施形態を示し又説明したが、本明細書中における教示内容に基づき、本明細書中において請求される本発明から逸脱すること無く、様々な修正や他の選択可能な構成及び等価な内容を用い得ることが、当業者には明らかである。その結果、添付の請求項は、本発明の真の精神と範囲内にあるものとして、このような全ての変更や修正等をそれら請求項内に包含する。更に、本発明は、添付の請求項によってのみ定義されるものとする。上述の説明は、本発明の包括的な実施形態の一覧を提示するものではない。特に明確に規定しない限り、本明細書中において提示された各例は、用語“非限定的”、“非包括的”又は同様な用語が各例に同時に明記されているか否かに拘わらず、非限定的又は非包括的な例である。代表的な実施形態及びそれに対する代表的な変更の幾つかについて概説する試みは行なったが、他の実施形態及び／又は変更は、以下の請求項において定義されるように本発明の範囲内にある。
【図面の簡単な説明】
【図１】  本発明に基づくドライバの一部の実施形態を示す概略ブロック図。
【図２】  本発明に基づくドライバを示すブロック図。
【図３】  図２のドライバの一部をより詳細に示すブロック図。
【図４】  図２及び３の一部をより詳細に示すブロック図。
【図５】  本発明の実施形態に基づく、電圧、電流及び電流の時間微分に対応する曲線を示すグラフ。
【図６】本発明の実施形態に基づく、電圧、電流及び電流の時間微分に対応する曲線を示すグラフ。
【図７】本発明に基づく方法を示すフローチャート。
【図８】本発明の実施形態に基づく、電圧、電流及び電流の時間微分に対応する曲線を示すグラフ。
【図９】本発明に基づくドライバの代替実施形態を示すブロック図。
【図１】
0004903340.tif 000002
【図２】
0004903340.tif 000003
【図３】
0004903340.tif 000004
【図４】
0004903340.tif 000005
【図５】
0004903340.tif 000006
【図６】
0004903340.tif 000007
【図７】
0004903340.tif 000008
【図８】
0004903340.tif 000009
【図９】
0004903340.tif 000010