(57)【特許請求の範囲】
【請求項１】
アナログ入力信号をデジタル化することによりデジタル出力信号を発生するための装置（１０）であって、
第１の周波数帯域（４０）に存在するアナログ入力信号の第１の成分を第１のデジタル信号へ変換するよう構成された第１のアナログ／デジタルコンバータ（２０ａ）を含む第１の信号経路と、
第２の周波数帯域（５０）に存在するアナログ入力信号の第２の成分を第２のデジタル信号へ変換するよう構成された第２のアナログ／デジタルコンバータ（２０ｂ）を含む第２の信号経路と、
を備え、前記第１の周波数帯域（４０）及び前記第２の周波数帯域（５０）は、前記第１の周波数帯域（４０）及び前記第２の周波数帯域（５０）の両方で構成される共通周波数サブ帯域（６０）が存在するように重畳され、
当該装置（１０）は、合成ユニット（３０）を備え、この合成ユニットは、
前記共通周波数サブ帯域（６０）における前記第１のデジタル信号及び前記第２のデジタル信号の信号コンテンツに基づき、前記共通周波数サブ帯域（６０）における前記第１の信号経路と前記第２の信号経路との間の不一致を指示する少なくとも１つのパラメータであり、前記第１の信号経路と前記第２の信号経路との間の利得不一致を指示する利得パラメータである少なくとも１つのパラメータを決定し、
各々が前記第１のデジタル信号及び前記第２のデジタル信号に基づくと共に、前記共通周波数サブ帯域（６０）における前記第１の信号経路と前記第２の信号経路との間の不一致を補償するための少なくとも１つのパラメータに基づいて、第１の補償されたデジタル信号及び第２の補償されたデジタル信号を発生し、更に、
前記第１の補償されたデジタル信号と前記第２の補償されたデジタル信号を合成して前記デジタル出力信号を発生する、
ように構成されている、装置（１０）。
【請求項２】
前記合成ユニット（３０）は、
前記第１の補償されたデジタル信号を第１のフィルタ関数でフィルタリングして、第１のフィルタリングされたデジタル信号を発生し、
前記第２の補償されたデジタル信号を第２のフィルタ関数でフィルタリングして、第２のフィルタリングされたデジタル信号を発生し、更に、
前記第１のフィルタリングされたデジタル信号及び前記第２のフィルタリングされたデジタル信号の和として前記デジタル出力信号を発生する、
ように構成され、
前記第２のフィルタ関数は、前記第１のフィルタ関数に対して本質的に相補的であり、
前記第１のフィルタ関数及び前記第２のフィルタ関数は、前記第１の周波数帯域（４０）と前記第２の周波数帯域（５０）が重畳する周波数領域内にそれらの遷移帯域を有する、請求項１に記載の装置（１０）。
【請求項３】
前記少なくとも１つのパラメータの１つは、前記第１の信号経路と前記第２の信号経路との間の相互遅延を指示する遅延パラメータである、請求項１又は２に記載の装置（１０）。
【請求項４】
前記合成ユニット（３０）は、
前記共通周波数サブ帯域（６０）における前記第１のデジタル信号の信号コンテンツの複数の相互遅延バージョンを発生し、
各々の前記バージョンに対して、そのバージョンと、前記共通周波数サブ帯域（６０）における前記第２のデジタル信号の信号コンテンツとの間の相関を発生し、更に、
前記発生された相関に基づいて前記遅延パラメータを決定する、
ように構成されている、請求項３に記載の装置（１０）。
【請求項５】
前記相関の各々は、前記バージョンの符号ビットと、前記共通周波数サブ帯域（６０）における前記第２のデジタル信号の信号コンテンツの符号ビットとの間の相関である、請求項４に記載の装置（１０）。
【請求項６】
前記合成ユニット（３０）は、前記第１のデジタル信号及び前記第２のデジタル信号の前記共通周波数サブ帯域における信号コンテンツのエネルギーに基づいて前記利得パラメータを発生するように構成されている、請求項１〜５のいずれか一項に記載の装置（１０）。
【請求項７】
前記合成ユニット（３０）は、前記第１のデジタル信号及び前記第２のデジタル信号の前記共通周波数サブ帯域における信号コンテンツの平均絶対サンプル値に基づいて前記利得パラメータを発生するように構成されている、請求項１〜５のいずれか一項に記載の装置（１０）。
【請求項８】
前記合成ユニット（３０）は、前記第１のデジタル信号に前記利得パラメータを乗算して、前記第１の補償されたデジタル信号を発生するか、又は前記第２のデジタル信号に前記利得パラメータを乗算して、前記第２の補償されたデジタル信号を発生するように構成されている、請求項１〜７のいずれか一項に記載の装置（１０）。
【請求項９】
前記第１の信号経路は、バンドパス特性を有し、前記第２の信号経路は、ローパス特性を有する、請求項１〜８のいずれか一項に記載の装置（１０）。
【請求項１０】
当該装置（１０）は、前記第１のアナログ／デジタルコンバータ（２５ａ）へ差動入力信号を発生するための受動的回路を備える、請求項１〜９のいずれか一項に記載の装置（１０）。
【請求項１１】
前記受動的回路はバランである、請求項１０に記載の装置（１０）。
【請求項１２】
アナログ入力信号をデジタル化することによりデジタル出力信号を発生する装置（１０）内で信号を処理する方法であって、
前記装置（１０）は、
第１の周波数帯域（４０）に存在するアナログ入力信号の第１の成分を第１のデジタル信号へ変換するよう構成された第１のアナログ／デジタルコンバータ（２０ａ）を含む第１の信号経路と、
第２の周波数帯域（５０）に存在するアナログ入力信号の第２の成分を第２のデジタル信号へ変換するよう構成された第２のアナログ／デジタルコンバータ（２０ｂ）を含む第２の信号経路と、
を備え、前記第１の周波数帯域（４０）及び前記第２の周波数帯域（５０）は、前記第１の周波数帯域（４０）及び前記第２の周波数帯域（５０）の両方で構成される共通周波数サブ帯域（６０）が存在するように重畳され、
当該方法は、
前記共通周波数サブ帯域（６０）における前記第１のデジタル信号及び前記第２のデジタル信号の信号コンテンツに基づき、前記共通周波数サブ帯域（６０）における前記第１の信号経路と前記第２の信号経路との間の不一致を指示する少なくとも１つのパラメータであり、前記第１の信号経路と前記第２の信号経路との間の利得不一致を指示する利得パラメータである少なくとも１つのパラメータを決定するステップと、
各々が前記第１のデジタル信号及び第２のデジタル信号に基づくと共に、前記共通周波数サブ帯域（６０）における前記第１の信号経路と前記第２の信号経路との間の不一致を補償するための少なくとも１つのパラメータに基づいて、第１の補償されたデジタル信号及び第２の補償されたデジタル信号を発生するステップと、
前記第１の補償されたデジタル信号と前記第２の補償されたデジタル信号を合成して前記デジタル出力信号を発生するステップと、
を備える、方法。
【請求項１３】
第１の補償されたデジタル信号及び第２の補償されたデジタル信号を合成する前記ステップは、
前記第１の補償されたデジタル信号を第１のフィルタ関数でフィルタリングして、第１のフィルタリングされたデジタル信号を発生する段階と、
前記第２の補償されたデジタル信号を第２のフィルタ関数でフィルタリングして、第２のフィルタリングされたデジタル信号を発生する段階と、
前記第１のフィルタリングされたデジタル信号及び前記第２のフィルタリングされたデジタル信号の和として前記デジタル出力信号を発生する段階と、
を含み、
前記第２のフィルタ関数は、前記第１のフィルタ関数に対して本質的に相補的であり、更に、
前記第１のフィルタ関数及び前記第２のフィルタ関数は、前記第１の周波数帯域（４０）と前記第２の周波数帯域（５０）とが重畳する周波数領域内にそれらの遷移帯域を有する、請求項１２に記載の方法。
【請求項１４】
前記少なくとも１つのパラメータの１つは、前記第１の信号経路と前記第２の信号経路との間の相互遅延を指示する遅延パラメータである、請求項１２又は１３に記載の方法。
【請求項１５】
遅延パラメータを決定する前記ステップは、
前記共通周波数サブ帯域（６０）における前記第１のデジタル信号の信号コンテンツの複数の相互遅延バージョンを発生する段階と、
各々の前記バージョンに対して、そのバージョンと、前記共通周波数サブ帯域（６０）における前記第２のデジタル信号の信号コンテンツとの間の相関を発生する段階と、
前記発生された相関に基づいて遅延パラメータを決定する段階と、
を含む、請求項１４に記載の方法。
【請求項１６】
前記相関の各々は、前記バージョンの符号ビットと、前記共通周波数サブ帯域（６０）における前記第２のデジタル信号の信号コンテンツの符号ビットとの間の相関である、請求項１５に記載の方法。
【請求項１７】
前記利得パラメータを発生することは、前記第１のデジタル信号及び前記第２のデジタル信号の前記共通周波数サブ帯域（６０）における信号コンテンツのエネルギーに基づいて前記利得パラメータを発生することを含む、請求項１２〜１６のいずれか一項に記載の方法。
【請求項１８】
前記利得パラメータを発生することは、前記第１のデジタル信号及び前記第２のデジタル信号の前記共通周波数サブ帯域（６０）における信号コンテンツの平均絶対サンプル値に基づいて前記利得パラメータを発生することを含む、請求項１２〜１６のいずれか一項に記載の方法。
【請求項１９】
前記第１の補償されたデジタル信号を発生することは、前記第１のデジタル信号に前記利得パラメータを乗算することを含み、又は
前記第２の補償されたデジタル信号を発生することは、前記第２のデジタル信号に前記利得パラメータを乗算することを含む、請求項１２〜１８のいずれか一項に記載の方法。
【請求項２０】
前記第１の信号経路は、バンドパス特性を有し、前記第２の信号経路は、ローパス特性を有する、請求項１２〜１９のいずれか一項に記載の方法。
【請求項２１】
アナログ入力信号をデジタル化することによりデジタル出力信号を発生する方法であって、
請求項１２〜２０のいずれか一項に記載の方法を使用してデジタル出力信号を発生するステップと、
前記第１の周波数帯域（４０）に存在するアナログ入力信号の前記第１の成分を前記第１のデジタル信号へ変換するステップと、
前記第２の周波数帯域（５０）に存在するアナログ入力信号の前記第２の成分を前記第２のデジタル信号へ変換するステップと、
を備える、方法。
【請求項２２】
コンピュータ能力を有する電子装置（５１０）によってコンピュータプログラムコード手段が実行されるときに請求項１２〜２０のいずれか一項に記載の方法を実行するためのコンピュータプログラムコード手段を備えたコンピュータプログラム製品。
【請求項２３】
コンピュータ能力を有する電子装置（５１０）によってコンピュータプログラムコード手段が実行されるときに請求項１２〜２０のいずれか一項に記載の方法を実行するためのコンピュータプログラムコード手段を備えたコンピュータプログラム製品が記憶されたコンピュータ読み取り可能な媒体（５００）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号をデジタル化する装置及び方法と、その装置内で信号を処理する方法とに関する。
【背景技術】
【０００２】
電気信号を、例えば、周波数帯域巾に関して測定する測定装置に対する要求は、益々厳しくなりつつある。デジタルオシロスコープ、デジタルスペクトル分析器、等のデジタル測定装置は、例えば、処理及び分析能力が高いために、アナログの対照物より好ましいことが多い。このようなデジタル測定装置では、通常、アナログ／デジタルコンバータ（ＡＤＣ）を使用して、アナログ信号をデジタル化し、デジタル信号を形成している。
【０００３】
デジタル測定装置が取り扱いできねばならない信号周波数帯域巾は、ある用途では、数Ｈｚから数ＧＨｚまで、又はそれ以上に延びることがある。デジタル測定装置に対するこのような比較的厳しい帯域巾要求は、次いで、アナログ入力ポート間のインターフェイスのアナログ回路、及びデジタル測定装置のＡＤＣにも比較的厳しい帯域巾要求を課する。このようなアナログ回路は、例えば、アナログ信号をシングルエンドから差動表現へ変換するための回路、インピーダンスコンバータ、バッファ、等、を含む。このようなアナログ回路を設計するための１つの解決策は、それらの要求に対処するに充分な広い帯域巾の増幅器を含む増幅回路を使用することである。しかしながら、そのような増幅器の設計及び製造は、通常、些細な事柄とはかけ離れたもので、望ましからぬほど高い製造コストを招く。シングルエンドから差動信号表現への変換をなすと共に、必要に応じて、インピーダンス変換もなすための別の解決策は、通常、バランと称される受動的回路を使用することである。バランは、上述した増幅回路より比較的低いコストで比較的高い信号周波数を取り扱うように設計できる。しかしながら、バランは、通常、０Ｈｚからバランの特定形式に依存するある周波数まで延びる低周波数帯域において信号伝達特性が比較的悪い。従って、前記インターフェイスにおいてバランを使用して当該信号周波数帯域全体をカバーすることは不可能である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、比較的広い帯域巾をもつアナログ信号のデジタル化を容易にすることである。
【課題を解決するための手段】
【０００５】
第１の態様によれば、アナログ入力信号をデジタル化することによりデジタル出力信号を発生するための装置が提供される。この装置は、第１の周波数帯域に存在するアナログ入力信号の第１の成分を第１のデジタル信号へ変換するように構成された第１のアナログ／デジタルコンバータ（ＡＤＣ）を含む第１の信号経路を備えている。又、この装置は、第２の周波数帯域に存在するアナログ入力信号の第２の成分を第２のデジタル信号へ変換するように構成された第２のＡＤＣを含む第２の信号経路も備えている。第１及び第２の周波数帯域は、第１及び第２の両周波数帯域で構成される共通周波数サブ帯域が存在するように重畳される。更に、この装置は、合成ユニットを備えている。この合成ユニットは、共通周波数サブ帯域における第１及び第２のデジタル信号の信号コンテンツに基づき、共通周波数サブ帯域における第１及び第２の信号経路間の不一致を指示する少なくとも１つのパラメータを決定するようにされる。更に、この合成ユニットは、各々第１のデジタル信号及び第２のデジタル信号に基づくと共に、共通周波数サブ帯域における第１及び第２の信号経路間の不一致を補償するための少なくとも１つのパラメータに基づいて、第１の補償されたデジタル信号及び第２の補償されたデジタル信号を発生するようにされる。更に、この合成ユニットは、第１の補償されたデジタル信号と第２の補償されたデジタル信号を合成してデジタル出力信号を発生するようにされる。
【０００６】
合成ユニットは、第１の補償されたデジタル信号を第１のフィルタ関数でフィルタリングして、第１のフィルタリングされたデジタル信号を発生するようにされる。更に、合成ユニットは、第２の補償されたデジタル信号を第２のフィルタ関数でフィルタリングして、第２のフィルタリングされたデジタル信号を発生するようにされる。更に、合成ユニットは、第１のフィルタリングされたデジタル信号及び第２のフィルタリングされたデジタル信号の和としてデジタル出力信号を発生するようにされる。第２のフィルタ関数は、第１のフィルタ関数に対して本質的に相補的である。第１のフィルタ関数及び第２のフィルタ関数は、第１の周波数帯域と第２の周波数帯域が重畳する周波数領域内にそれらの遷移帯域を有する。
【０００７】
少なくとも１つのパラメータの１つは、第１及び第２の信号経路間の相互遅延を指示する遅延パラメータである。
【０００８】
合成ユニットは、共通周波数サブ帯域における第１のデジタル信号の信号コンテンツの複数の相互遅延バージョンを発生するようにされる。更に、合成ユニットは、各々の前記バージョンに対して、そのバージョンと、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツとの間の相関を発生するようにされる。更に、合成ユニットは、その発生された相関に基づいて遅延パラメータを決定するようにされる。
【０００９】
前記相関の各々は、前記バージョンの符号ビットと、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツの符号ビットとの間の相関である。
【００１０】
合成ユニットは、第１のデジタル信号に対して遅延Ｄ−ｄ１を有する第１のデジタル信号の第１遅延コピーと、第１のデジタル信号に対して遅延Ｄを有する第１のデジタル信号の第２遅延コピーと、第１のデジタル信号に対して遅延Ｄ＋ｄ２を有する第２のデジタル信号の第３遅延コピーとを発生するようにされる。Ｄは、遅延パラメータであり、ｄ１及びｄ２は、正の非ゼロ値を有する。合成ユニットは、第１のデジタル信号の第１、第２及び第３遅延コピーの各々をフィルタリングして、共通周波数サブ帯域における第１のデジタル信号の信号コンテンツの相互遅延バージョンの各々第１、第２及び第３のものを発生するようにされる。更に、合成ユニットは、第２のデジタル信号をフィルタリングして、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツを発生するようにされる。更に、合成ユニットは、前記バージョンの第２のものと、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツとの間の相関が、前記バージョンの第１のものと、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツとの間の相関より大きく、且つ前記バージョンの第３のものと、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツとの間の相関より大きくなるように、遅延パラメータＤを調整する。第１のデジタル信号の第２遅延コピーは、第１の補償されたデジタル信号である。
【００１１】
合成ユニットは、ある実施形態において、第１のデジタル信号と同一の第１の補償されたデジタル信号を発生するか、又は第２のデジタル信号と同一の第２の補償されたデジタル信号を発生するようにされる。
【００１２】
少なくとも１つのパラメータのうちの１つは、第１及び第２の信号経路間の利得不一致を指示する利得パラメータである。
【００１３】
合成ユニットは、第１のデジタル信号及び第２のデジタル信号の共通周波数サブ帯域における信号コンテンツのエネルギーに基づいて利得パラメータを発生するようにされる。或いは又、合成ユニットは、第１のデジタル信号及び第２のデジタル信号の共通周波数サブ帯域における信号コンテンツの平均絶対サンプル値に基づいて利得パラメータを発生するようにされる。
【００１４】
合成ユニットは、第１のデジタル信号に利得パラメータを乗算して、第１の補償されたデジタル信号を発生するようにされる。或いは又、合成ユニットは、第２のデジタル信号に利得パラメータを乗算して、第２の補償されたデジタル信号を発生するようにされる。
【００１５】
ある実施形態では、第１の信号経路は、バンドパス特性を有し、第２の信号経路は、ローパス特性を有する。
【００１６】
第１のＡＤＣは、第２のＡＤＣより高いサンプルレートで動作するように構成される。
【００１７】
合成ユニットは、第１のデジタル信号から導出された信号に対してデシメーションを遂行して、共通周波数サブ帯域における第１のデジタル信号の信号コンテンツを、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツと同じサンプルレートで発生するようにされる。更に、合成ユニットは、第２のデジタル信号から導出された信号に対して補間を遂行して、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツを、第２のデジタル信号より高いサンプルレートで発生するようにされる。更に、合成ユニットは、第２のデジタル信号から導出された信号に対して補間を遂行して、デジタル出力信号の発生を容易にするようにされる。
【００１８】
この装置は、第１のＡＤＣへ差動入力信号を発生するための受動的回路を備えている。この受動的回路は、バランである。
【００１９】
第２の態様によれば、アナログ入力信号をデジタル化することによりデジタル出力信号を発生する装置内で信号を処理する方法が提供される。この装置は、第１の周波数帯域に存在するアナログ入力信号の第１の成分を第１のデジタル信号へ変換するように構成された第１のＡＤＣを含む第１の信号経路を備えている。又、この装置は、第２の周波数帯域に存在するアナログ入力信号の第２の成分を第２のデジタル信号へ変換するように構成された第２のＡＤＣを含む第２の信号経路も備えている。更に、第１及び第２の周波数帯域は、第１及び第２の両周波数帯域で構成される共通周波数サブ帯域が存在するように重畳される。この方法は、共通周波数サブ帯域における第１及び第２のデジタル信号の信号コンテンツに基づき、共通周波数サブ帯域における第１及び第２の信号経路間の不一致を指示する少なくとも１つのパラメータを決定することを含む。更に、この方法は、各々第１のデジタル信号及び第２のデジタル信号に基づくと共に、共通周波数サブ帯域における第１及び第２の信号経路間の不一致を補償するための少なくとも１つのパラメータに基づいて、第１の補償されたデジタル信号及び第２の補償されたデジタル信号を発生することも含む。更に、この方法は、第１の補償されたデジタル信号と第２の補償されたデジタル信号を合成してデジタル出力信号を発生することも含む。
【００２０】
第１及び第２の補償されたデジタル信号を合成することは、第１の補償されたデジタル信号を第１のフィルタ関数でフィルタリングして、第１のフィルタリングされたデジタル信号を発生することを含む。更に、第１及び第２の補償されたデジタル信号を合成することは、第２の補償されたデジタル信号を第２のフィルタ関数でフィルタリングして、第２のフィルタリングされたデジタル信号を発生することを含む。更に、第１及び第２の補償されたデジタル信号を合成することは、第１のフィルタリングされたデジタル信号及び第２のフィルタリングされたデジタル信号の和としてデジタル出力信号を発生することを含む。第２のフィルタ関数は、第１のフィルタ関数に対して本質的に相補的である。第１のフィルタ関数及び第２のフィルタ関数は、第１の周波数帯域と第２の周波数帯域が重畳する周波数領域内にそれらの遷移帯域を有する。
【００２１】
少なくとも１つのパラメータの１つは、第１及び第２の信号経路間の相互遅延を指示する遅延パラメータである。遅延パラメータの決定は、共通周波数サブ帯域における第１のデジタル信号の信号コンテンツの複数の相互遅延バージョンを発生することを含む。更に、遅延パラメータの決定は、各々の前記バージョンに対して、そのバージョンと、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツとの間の相関を発生することを含む。更に、遅延パラメータの決定は、その発生された相関に基づいて遅延パラメータを決定することを含む。
【００２２】
前記相関の各々は、前記バージョンの符号ビットと、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツの符号ビットとの間の相関である。
【００２３】
共通周波数サブ帯域における第１のデジタル信号の信号コンテンツの複数の相互遅延バージョンを発生することは、第１のデジタル信号に対して遅延Ｄ−ｄ１を有する第１のデジタル信号の第１遅延コピーと、第１のデジタル信号に対して遅延Ｄを有する第１のデジタル信号の第２遅延コピーと、第１のデジタル信号に対して遅延Ｄ＋ｄ２を有する第２のデジタル信号の第３遅延コピーとを発生することを含む。共通周波数サブ帯域における第１のデジタル信号の信号コンテンツの複数の相互遅延バージョンを発生することは、第１のデジタル信号の第１、第２及び第３遅延コピーの各々をフィルタリングして、共通周波数サブ帯域における第１のデジタル信号の信号コンテンツの相互遅延バージョンの各々第１、第２及び第３のものを発生することを含む。Ｄは、遅延パラメータであり、ｄ１及びｄ２は、正の非ゼロ値を有する。更に、遅延パラメータＤを発生することは、第２のデジタル信号をフィルタリングして、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツを発生することを含む。更に、遅延パラメータＤを発生することは、前記バージョンの第２のものと、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツとの間の相関が、前記バージョンの第１のものと、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツとの間の相関より大きく、且つ前記バージョンの第３のものと、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツとの間の相関より大きくなるように、遅延パラメータＤを調整することを含む。第１のデジタル信号の第２遅延コピーは、第１の補償されたデジタル信号である。
【００２４】
第１の補償されたデジタル信号を発生することは、ある実施形態では、第１のデジタル信号と同一の第１の補償されたデジタル信号を発生することを含む。或いは又、第２の補償されたデジタル信号を発生することは、ある実施形態では、第２のデジタル信号と同一の第２の補償されたデジタル信号を発生することを含む。
【００２５】
少なくとも１つのパラメータのうちの１つは、第１及び第２の信号経路間の利得不一致を指示する利得パラメータである。利得パラメータを発生することは、第１のデジタル信号及び第２のデジタル信号の共通周波数サブ帯域における信号コンテンツのエネルギーに基づいて利得パラメータを発生することを含む。或いは又、利得パラメータを発生することは、第１のデジタル信号及び第２のデジタル信号の共通周波数サブ帯域における信号コンテンツの平均絶対サンプル値に基づいて利得パラメータを発生することを含む。
【００２６】
第１の補償されたデジタル信号を発生することは、第１のデジタル信号に利得パラメータを乗算することを含む。或いは又、第２の補償されたデジタル信号を発生することは、第２のデジタル信号に利得パラメータを乗算することを含む。
【００２７】
ある実施形態では、第１の信号経路は、バンドパス特性を有し、第２の信号経路は、ローパス特性を有する。
【００２８】
第１のＡＤＣは、第２のＡＤＣより高いサンプルレートで動作するように構成される。この方法は、第１のデジタル信号から導出された信号に対してデシメーションを遂行して、共通周波数サブ帯域における第１のデジタル信号の信号コンテンツを、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツと同じサンプルレートで発生することを含む。更に、この方法は、第２のデジタル信号から導出された信号に対して補間を遂行して、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツを、第２のデジタル信号より高いサンプルレートで発生することを含む。更に、この方法は、第２のデジタル信号から導出された信号に対して補間を遂行して、デジタル出力信号の発生を容易にすることを含む。
【００２９】
第３の態様によれば、アナログ入力信号をデジタル化することによりデジタル出力信号を発生する方法が提供される。この第３の態様の方法は、第２の態様の方法を使用してデジタル出力信号を発生することを含む。更に、この第３の態様の方法は、前記第１の周波数帯域に存在するアナログ入力信号の前記第１の成分を前記第１のデジタル信号へ変換することを含む。更に、この第３の態様の方法は、前記第２の周波数帯域に存在するアナログ入力信号の前記第２の成分を前記第２のデジタル信号へ変換することを含む。
【００３０】
第４の態様によれば、コンピュータ能力を有する電子装置によってコンピュータプログラムコード手段が実行されるときに前記第２の態様に基づく方法を実行するためのコンピュータプログラムコード手段を備えたコンピュータプログラム製品が提供される。
【００３１】
第５の態様によれば、コンピュータ能力を有する電子装置によってコンピュータプログラムコード手段が実行されるときに前記第２の態様に基づく方法を実行するためのコンピュータプログラムコード手段を備えたコンピュータプログラム製品が記憶されたコンピュータ読み取り可能な媒体が提供される。
【００３２】
本書で使用される「備える／備えている(comprises/comprising)」という語は、述べられた特徴、整数、ステップ又はコンポーネントの存在を特定するものであるが、１つ以上の他の特徴、整数、ステップ、コンポーネント又はそのグループの存在又は追加を除外するものではないことを強調しておく。
【００３３】
本発明の実施形態の更に別の目的、特徴及び効果は、添付図面を参照した以下の詳細な説明から明らかとなろう。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態によるデジタイザ装置のブロック図である。
【図２】幾つかの例に基づく周波数帯域を概略的に示すグラフである。
【図３】本発明の一実施形態による合成ユニットのブロック図である。
【図４】本発明の実施形態による方法のフローチャートである。
【図５】本発明の実施形態による方法のフローチャートである。
【図６】本発明の実施形態による方法のフローチャートである。
【図７】本発明の実施形態による方法のフローチャートである。
【図８】本発明の実施形態による方法のフローチャートである。
【図９】本発明の実施形態による方法のフローチャートである。
【図１０】本発明の実施形態による方法のフローチャートである。
【図１１】本発明の一実施形態によるコンピュータ読み取り可能な媒体及び電子装置を概略的に示す図である。
【発明を実施するための形態】
【００３５】
図１は、本発明の一実施形態によるデジタイザ装置１０のブロック図である。このデジタイザ装置１０は、入力ポート１５にアナログ入力信号を受信するようにされる。更に、デジタイザ装置１０は、アナログ入力信号をデジタル化することによりデジタル出力信号を発生するようにされる。
【００３６】
この実施形態によれば、デジタイザ装置１０は、その第１の信号経路に第１のアナログ／デジタルコンバータ（ＡＤＣ）２０ａを備えている。更に、デジタイザ装置１０は、その第２の信号経路に第２のＡＤＣ２０ｂを備えている。
【００３７】
第１の信号経路は、それが満足に信号を転送する第１の周波数帯域用である。第１のＡＤＣ２０ａは、第１の周波数帯域に存在するアナログ入力信号の第１成分を第１のデジタル信号へと変換するように構成される。同様に、第２の信号経路は、それが満足に信号を転送する第２の周波数帯域用である。第２のＡＤＣ２０ｂは、第２の周波数帯域に存在するアナログ入力信号の第２成分を第２のデジタル信号へと変換するように構成される。
【００３８】
図１のボックス２５ａ及び２５ｂで示したように、第１の信号経路は、バンドパス特性を有し、そして第２の信号経路は、ローパス特性を有する。これらの形式の特性は、次のように第１及び第２の信号経路に対して仮定されたものである。しかしながら、他の特性も考えられる。例えば、第１及び第２の両信号経路がバンドパス特性を有してもよい。
【００３９】
シングルエンドの信号表現から、ＡＤＣ２０ａにより要求される差動信号表現への変換を容易にするために、第１の信号経路にはバラン（図示せず）のような受動的回路が使用される。バランは、バランの形式に基づいて、数ＧＨＺ又はそれ以上のような比較的高い周波数まで延びる周波数範囲に対して比較的良好な信号伝達特性を与えることができる。良好な信号伝達特性とは、この状況では、例えば、前記周波数範囲にわたる本質的に一定の大きさの応答を意味するが、本質的に一定のグループ遅延（即ち、ほぼ直線的な位相応答）及び／又は比較的高度の直線性を含んでもよい。信号伝達特性に関する要求は、異なる用途で異なるものであり、バラン（もし使用すれば）の形式は、望ましい信号伝達特性が得られるようにそのような要求に基づいて選択されねばならない。
【００４０】
しかしながら、バランは、通常、低い周波数では充分な信号伝達を与えない。従って、バランが、充分な信号伝達を与え、ひいては、第１の信号経路のバンドパス特性を生じる周波数範囲には、低周波数限界がある。バランに加えて、第１の信号経路の充分に定義された周波数上限を与えて第１のＡＤＣ２０ａにおけるエイリアシングを回避するために、第１の信号経路にはフィルタが設けられる。
【００４１】
第２の信号経路のローパス特性は、例えば、第２のＡＤＣ２０ｂにおけるエイリアシングを回避するために適当な周波数応答を有する能動的又は受動的フィルタにより与えられてもよい。
【００４２】
図１に示す実施形態によれば、デジタイザ装置１０は、合成ユニット３０を備えている。この合成ユニット３０は、入力ポート３２ａを経て第１のＡＤＣ２０ａから第１のデジタル信号を受信するように構成される。更に、合成ユニット３０は、入力ポート３２ｂを経て第２のＡＤＣ２０ｂから第２のデジタル信号を受信するように構成される。更に、合成ユニット３０は、第１及び第２のデジタル信号を処理して、出力ポート３４にデジタル出力信号を発生するようにされる。
【００４３】
図２は、実施例による周波数帯域を概略的に示すもので、ｆは、周波数を表す。第１の周波数帯域は、図２において参照番号４０で示され、第１の信号経路の理想的な大きさ応答は、参照番号４５で示されている。更に、第２の周波数帯域は、図２において参照番号５０で示され、第２の信号経路の理想的な大きさ応答は、参照番号５５で示されている。図２に示す理想的な大きさ応答４５及び５５は、遷移帯域の巾がゼロで通過帯域内の大きさが完全に一定であるようにプロットされている。実際の物理的具現化では、当然、遷移帯域は、非ゼロの巾であり、且つ大きさ応答は、通過帯域全体にわたって完全に一定ではない。従って、図２のプロットは、単に概略表示であることが意図される。
【００４４】
図２に示されたように、第１及び第２の周波数帯域４０、５０は、重畳する。従って、第１及び第２の周波数帯域４０、５０で構成された共通の周波数サブ帯域が図２に６０で示されている。本発明の実施形態によれば、合成ユニット３０（図１）は、この共通周波数サブ帯域６０内の第１及び第２のデジタル信号の信号コンテンツを使用して、第１及び第２のデジタル信号に基づくデジタル出力信号の発生時に、２つの信号経路間の不一致を補償するように構成される。前記信号コンテンツを発生するために、合成ユニット３０は、図２にプロットされた（理想的な）大きさ応答６５をほぼ有するフィルタで、第１及び第２のデジタル信号、又はそこから導出された信号をフィルタリングする。
【００４５】
図２に示されたように、共通周波数サブ帯域６０は、必ずしも、第１の周波数帯域４０及び第２の周波数帯域５０が重畳する重畳領域全体に広がる必要がなく、ある実施形態では、前記重畳領域の一部分に広がるだけでよい。
【００４６】
ある非限定実施形態によれば、第１の周波数帯域４０は、約５ＭＨｚから第１の周波数帯域４０の周波数上限まで広がり、そして第２の周波数帯域５０は、約０Ｈｚから約１０ＭＨｚまで広がる。１つの非限定実施形態によれば、第１の周波数帯域の周波数上限は、約３ＧＨｚである。別の非限定実施形態によれば、第１の周波数帯域の周波数上限は、約１７０ＭＨｚである。
【００４７】
本発明の実施形態によれば、合成ユニット３０は、共通周波数サブ帯域６０における第１及び第２のデジタル信号の前記信号コンテンツに基づいて、共通周波数サブ帯域６０における第１の信号経路と第２の信号経路との間の不一致を指示する少なくとも１つのパラメータを決定する。この少なくとも１つのパラメータは、例えば、第１の信号経路と第２の信号経路との間の相互遅延を指示する遅延パラメータ、及び／又は第１の信号経路と第２の信号経路との間の利得不一致を指示する利得パラメータを含む。
【００４８】
更に、合成ユニット３０は、各々第１のデジタル信号及び第２のデジタル信号に基づくと共に、共通周波数サブ帯域６０における第１の信号経路と第２の信号経路との間の不一致を補償する少なくとも１つのパラメータに基づき、第１の補償されたデジタル信号及び第２の補償されたデジタル信号を発生する。不一致の補償は、第１及び第２のデジタル信号の一方に対して完全に遂行される。例えば、不一致の補償は、第１の補償されたデジタル信号の発生において第１のデジタル信号に対して完全に遂行される一方、第２のデジタル信号は、第２の補償されたデジタル信号としてそのまま通過されてもよく、又はその逆のことが行われてもよい。或いは又、不一致補償の一部分が第１及び第２のデジタル信号の各々において遂行されてもよい。例えば、第１の補償されたデジタル信号は、第１のデジタル信号と、両信号経路間の相互遅延を補償する遅延パラメータとに基づいて発生される一方、第２の補償されたデジタル信号は、第２のデジタル信号と、両信号経路間の利得不一致を補償する遅延パラメータとに基づいて発生されてもよく、或いはその逆のことが行われてもよい。
【００４９】
加えて、合成ユニット３０は、第１の補償されたデジタル信号及び第２の補償されたデジタル信号を合成して、デジタル出力信号を発生する。例えば、合成ユニット３０は、第１の補償されたデジタル信号を第１のフィルタ関数でフィルタリングして第１のフィルタリングされたデジタル信号を発生すると共に、第２の補償されたデジタル信号を第２のフィルタ関数でフィルタリングして第２のフィルタリングされたデジタル信号を発生する。第２のフィルタ関数は、第１のフィルタ関数と本質的に相補的であり、第１のフィルタ関数及び第２のフィルタ関数は、第１の周波数帯域４０及び第２の周波数帯域５０が重畳する周波数領域内にそれらの遷移帯域（以下、「合併帯域」と称される）を有する。更に、合成ユニット３０は、第１のフィルタリングされたデジタル信号及び第２のフィルタリングされたデジタル信号の和としてデジタル出力信号を発生するように構成される。これにより、第１及び第２のＡＤＣ２０ａ及び２０ｂから各々出力される第１のデジタル信号及び第２のデジタル信号は、有効に「一緒に接合」されて、デジタイザ装置のデジタル出力信号を形成する。更に、不一致補償により、合成された周波数帯域（即ち、第１及び第２の周波数帯域４０、５０の結合）にわたり全体的にほぼフラットな大きさの応答が得られる。利得不一致が存在して、補償されない場合には、ほぼ階段形状の全大きさ応答の変化が典型的に合体帯域に現れる。同様に、遅延不一致が存在して、補償されない場合には、全大きさ応答の垂下が典型的に合体帯域に現れる。
【００５０】
合成ユニット３０は、例えば、温度変動により生じることのある２つの信号経路間の不一致のドリフトを補償するために少なくとも１つのパラメータを連続的に更新することができる。或いは又、少なくとも１つのパラメータの更新は、周期的にトリガーされてもよいし、或いはユーザにより発せられるコマンド又はボタンの押し下げのような特定の事象によりトリガーされてもよい。相互遅延又は利得不一致のような信号経路間の不一致を指示する前記少なくとも１つのパラメータを、共通周波数サブ帯域６０におけるＡＤＣ２０ａ及び２０ｂからの出力信号の信号コンテンツに基づいて発生することの効果は、信号経路間の不一致を補償するための合成ユニット３０の盲目的適応が容易になることである。特定の校正やトレーニングシーケンスが不要であるし、専用の校正やトレーニング期間も不要である。むしろ、合成ユニット３０の適応は、デジタイザ装置１０により現在デジタル化されているアナログ信号とオンラインで行うことができる。
【００５１】
合成ユニット３０は、例えば、図２に示す大きさ応答６５と同様の大きさ応答を有するフィルタでのフィルタリングを通して、共通周波数サブ帯域における第２のデジタル信号の信号コンテンツを発生することができる。更に、合成ユニット３０は、共通周波数サブ帯域６０における第１のデジタル信号の信号コンテンツの複数の相互遅延バージョンを発生する。例えば、合成ユニット３０は、第１のデジタル信号の複数の相互遅延コピーを発生し、そして共通周波数サブ帯域における第２のデジタル信号の信号コンテンツを発生するのに使用されるフィルタと同じ又は本質的に同じ周波数応答を有するフィルタを通して各コピーをフィルタリングして、前記相互遅延バージョンを発生する。更に、合成ユニット３０は、前記相互遅延バージョンの各々に対して、そのバージョンと、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツとの間の相関を発生する。最も大きな相関を生じる前記複数の相互遅延バージョンの１つは、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツとの最良の対応を有する。それ故、発生された相関に基づき、共通周波数サブ帯域６０における第１及び第２の信号経路間の相互遅延を推定することができる。従って、ある実施形態では、合成ユニット３０は、発生された相関に基づいて遅延パラメータを発生する。
【００５２】
前記相関の各々を、対応するバージョンの（全ビットではなく）符号ビットと、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツの符号ビットとの間の相関として発生することにより、計算上の複雑さを減少できると共に、共通周波数サブ帯域６０における第１及び第２の信号経路間の相互遅延の満足な推定を得られることがコンピュータシミュレーションにより示された。或いは又、計算上の複雑さを減少するために、全ビットではなく、２つ以上のビット（サンプルごとに）に基づいて相関を計算することができ、これは、符号ビットしか考慮されない場合より高い計算精度を生じさせる。従って、計算上の複雑さと計算精度との間にはトレードオフがある。満足な精度で共通周波数サブ帯域における第１及び第２の信号経路間の相互遅延を推定するための相関を発生するときに必要とされる（各サンプルの）ビット数は、例えば、アプリケーションごとに、そのアプリケーションのコンピュータシミュレーション及び／又は測定並びに要件に基づいて決定される。
【００５３】
相関という語は、本明細書で使用されるときには、２つの信号間の相関の特定の尺度に限定されない。２つの信号間の相関の尺度を指示する共分散、相関係数、又は他の量のような適当な尺度を使用することができる。例えば、符号ビットのみに基づいて相関を決定する場合には、２つの信号の符号ビットが等しいところのサンプルの数に等しいか又はそれに比例する数に関して相関が測定される。
【００５４】
前記相関を発生するのに使用されるサンプルの数は、例えば、速度と精度との間のトレードオフに基づいて決定される。使用されるサンプルが多いほど、相関を発生できる精度が高くなる。他方、相関の発生に使用されるサンプルが少ないと、遅延パラメータを更新できる頻度が高くなる。相関を発生するのに使用されるべき適当なサンプル数は、例えば、シミュレーション及び／又は測定に基づいてアプリケーションごとに決定することができる。
【００５５】
図３は、本発明の一実施形態による合成ユニット３０のブロック図である。この実施形態によれば、合成ユニット３０は、第１のデジタル信号の相互遅延コピーを発生するための３つの遅延ユニット１４０ａ−ｃを備えている。更に、合成ユニット３０は、共通周波数サブ帯域６０における第１及び第２のデジタル信号の信号コンテンツを発生するための２つのフィルタユニット１４５ａ−ｂを備えている。更に、合成ユニット３０は、少なくとも１つのパラメータを発生するためのパラメータ推定ユニット１５０を備えている。更に、合成ユニット３０は、第２のデジタル信号及び利得パラメータに基づいて第２の補償されたデジタル信号を発生するための利得素子１５５を備えている。図３において、利得パラメータは、“Ｇ”と示され、遅延パラメータは、“Ｄ”と示される。図３に示す例では、合成ユニット３０は、更に、フィルタユニット１６０ａ−ｂと、第１及び第２の補償されたデジタル信号に基づきデジタル出力信号を発生するための加算ユニット１６５と、を備えている。フィルタユニット１６０ａ及び１６０ｂは、各々、前記相補的又は本質的に相補的な第１及び第２のフィルタ関数でフィルタリングを遂行することができる。
【００５６】
図３に示すように、遅延ユニット１４０ａは、第１のデジタル信号に関して遅延Ｄ−ｄ１を有する第１のデジタル信号の第１の遅延コピーを発生する（遅延は、例えば、第１のデジタル信号を発生するのに使用されるサンプルクロックのクロック周期の数、又は他の適当な単位に関して定義される）。同様に、遅延ユニット１４０ｂは、第１のデジタル信号に関して遅延Ｄを有する第１のデジタル信号の第２の遅延コピーを発生する。更に、遅延ユニット１４０ｃは、第１のデジタル信号に関して遅延Ｄ＋ｄ２を有する第２のデジタル信号の第３の遅延コピーを発生する。上述したように、Ｄは、この実施形態における遅延パラメータである。更に、ｄ１及びｄ２は、Ｄ−ｄ１＜Ｄ＜Ｄ＋ｄ２となるような正の非ゼロ値を有する。規範的な実施形態では、ｄ１＝ｄ２である。しかしながら、一般的には、ｄ１がｄ２と異なってもよい。
【００５７】
フィルタユニット１４５ａは、第１のデジタル信号の第１、第２及び第３の遅延コピーの各々をフィルタリングして、共通周波数サブ帯域６０における第１のデジタル信号の信号コンテンツの、各々、第１、第２及び第３の相互遅延バージョンを発生する。フィルタユニット１４５ｂは、第２のデジタル信号をフィルタリングして、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツを発生する。フィルタユニット１４５ａ及びｂは、図２に示す大きさ応答６５と同様の大きさ応答を有する。フィルタユニット１４５ａ及びｂが充分に一致される（即ち、同じ又はほぼ同じ周波数応答を有する）限り、フィルタユニット１４５ａ及び１４５ｂの仕様は、通常、比較的緩和される。例えば、それらの通過帯域におけるリップルの量が比較的僅かであるか、或いはほぼ一定のグループ遅延を与えることは、通常、必要とされない。従って、それらは、計算上の複雑さが比較的僅かな状態で具現化することができる。所与のアプリケーションに要求されるフィルタユニット１４５ａと１４５ｂとの間の一致の程度は、例えば、その特定のアプリケーションに対するコンピュータシミュレーション及び／又は測定並びに要件に基づいて決定される。
【００５８】
パラメータ推定ユニット１５０は、フィルタユニット１４５ａからの前記第１、第２、及び第３バージョン、並びにフィルタユニット１４５ｂからの共通周波数サブ帯域６０における第２のデジタル信号の発生された信号コンテンツを受け取る。更に、パラメータ推定ユニット１５０は、前記第１、第２及び第３バージョンの各々の間の相関と、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツとを発生する。以下、第１バージョンと、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツとの間の相関は、Ｃ１と示され、第２バージョンと、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツとの間の相関は、Ｃ２と示され、そして第３バージョンと、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツとの間の相関は、Ｃ３と示される。遅延パラメータＤの適当な値を見出すために、パラメータ推定ユニット１５０は、相関Ｃ２が相関Ｃ１及び相関Ｃ３の両方より大きくなるようにＤの値を調整する。この場合、第１のデジタル信号の第２の遅延コピー（即ち、遅延ユニット１４０ｂからの出力信号）は、若干短い遅延Ｄ−ｄ１及び若干長い遅延Ｄ＋ｄ２より（共通周波数サブ帯域６０における）第２のデジタル信号に良好に一致した遅延（即ち、Ｄ）を有する。従って、最適な又は最適に近いＤの値が選択されたと結論付けることができる。
【００５９】
第１及び第２のデジタル信号の共通周波数サブ帯域６０における信号コンテンツが帯域通過フィルタリングにより発生されるので、前記信号コンテンツは、通常、ほぼ周期的な見掛けを有する。これは、Ｃ２がＣ１及びＣ３の両方より大きいところの複数の異なるＤの値が潜在的にあって、そのうちの１つのＤの値だけが第１及び第２の信号経路間の実際の相互遅延に対応することを意味する。それ故、Ｄが、誤った周期に対応する値を採用して、第１及び第２の補償されたデジタル信号が時間的に正しく整列されないことになるのを回避するために、何らかの手段をとることが必要になる。第１及び第２の信号経路のデジタル部分の遅延は、通常、事前に予想することができ、時間的に又は温度等と共に変化しない。従って、第１及び第２の信号経路間の相互遅延の不確実性及び変動は、通常は、第１及び第２の信号経路のアナログコンポーネントの製造上の不正確さ及びそのパラメータのドリフト（例えば、温度変動及びエージングによる）によるものである。Ｄの公称値は、デジタル部分における既知の遅延及びアナログコンポーネントの公称コンポーネントパラメータに基づいて決定される。更に、Ｄの最大値及び最小値は、デジタル部分における既知の遅延及びアナログコンポーネントの最悪のコンポーネントパラメータに基づいて決定される。Ｄが誤った値を採用することを回避するための前記手段の一例として、Ｄの前記公称値は、デジタイザ装置１０がスタートするときにＤのスタート値として使用される。或いは又、Ｄの適当なスタート値は、例えば、既知の専用のトレーニング信号をデジタイザ装置１０への入力信号として使用して、例えば、デジタイザ装置１０の製造テスト又は校正の一部分として使用して、決定される。このような手段の更なる一例として、Ｄの値は、例えば、Ｄの前記最大値と最小値との間のあるインターバルに、又はこれら最大値及び最小値を含むインターバルに制限されてもよい。
【００６０】
Ｃ１がＣ２より大きい場合には、パラメータ推定ユニット１５０は、Ｄの値を減少又はデクリメントすることにより、Ｄを調整することができる。他方、Ｃ３がＣ２より大きい場合には、パラメータ推定ユニット１５０は、Ｄの値を増加又はインクリメントすることにより、Ｄを調整することができる。Ｃ１及びＣ３の両方がＣ２より大きい場合は、種々の異なる解決策を使用してＤを調整することができる。一実施形態では、そのような結果が破棄され、Ｄを不変のままとして、Ｃ１、Ｃ２及びＣ３の次の値が計算されるのを待機する。別の実施形態では、Ｄは、Ｃ１及びＣ３の大きい方により指示される方向に調整され、即ちＣ３＞Ｃ１の場合には増加され、Ｃ１＞Ｃ３の場合には減少される。更に別の実施形態では、Ｄは、Ｃ１及びＣ３の両方がＣ２より大きい場合に、ランダムに増加又は減少される（例えば、擬似ランダムシーケンスに基づいて）。
【００６１】
図３に示す実施形態では、遅延ユニット１４０ｂから出力される第１のデジタル信号の第２の遅延コピーは、第１の補償されたデジタル信号としてフィルタユニット１６０ａへ転送される。
【００６２】
図３に示すように、第２の補償されたデジタル信号は、この実施形態では、第２のデジタル信号に利得パラメータＧを乗算することにより発生される。パラメータ推定ユニット１５０は、第１のデジタル信号及び第２のデジタル信号の共通周波数サブ帯域における信号コンテンツのエネルギーに基づいて利得パラメータＧを発生する。例えば、パラメータ推定ユニット１５０は、特定の時間周期中の共通周波数サブ帯域６０における第１のデジタル信号の信号コンテンツの信号エネルギーＥ１及び同じ特定の時間周期中の共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツの信号エネルギーＥ２を計算する。更に、パラメータ推定ユニット１５０は、利得パラメータをＧ＝(Ｅ１／Ｅ２)１／２として発生する。別の実施形態では、利得パラメータＧは、第１及び第２のデジタル信号の共通周波数サブ帯域６０における信号コンテンツの平均絶対サンプル値に基づいて決定される。例えば、Ａ１及びＡ２が、各々、第１及び第２のデジタル信号の共通周波数サブ帯域６０における信号コンテンツの（サンプルの所与の範囲にわたる）平均絶対サンプル値を表すものとする。従って、利得パラメータＧは、Ｇ＝Ａ１／Ａ２として発生される。或いは又、第１の補償されたデジタル信号の発生が、第１のデジタル信号（又は、例えば、その遅延バージョン）と利得パラメータＧとの乗算を含む場合には、利得パラメータＧは、Ｇ＝(Ｅ２／Ｅ１)１／２又はＧ＝Ａ２／Ａ１として発生される。
【００６３】
ある実施形態において、第１のＡＤＣ２０ａ及び第２のＡＤＣ２０ｂ（図１）は、異なるサンプルレートで動作するように構成される。例えば、図２の状況において上述した例であって、第１の周波数帯域４０（図２）が３ＧＨｚ又は１７０ＭＨｚの周波数上限を有し、一方、第２の周波数帯域５０（図２）が１０ＭＨｚの周波数上限を有する例について考えると、第２のＡＤＣ２０ｂは、第１のＡＤＣ２０ａより著しく低いサンプルレートで動作するように構成される。従って、第２のＡＤＣ２０ｂのサンプルレートに関する設計仕様は、第１のＡＤＣ２０ａに比して著しく緩和され、これは、通常、第１のＡＤＣ２０ａと同じ（より厳しい）設計仕様を伴う第２のＡＤＣ２０ｂとしてＡＤＣを使用するものに比して製造コスト及び複雑さを低減するように利用できる。
【００６４】
第１の周波数帯域４０の周波数上限が３ＧＨｚであり、第２の周波数帯域５０の周波数上限が１０ＭＨｚである規範的実施形態では、第１のＡＤＣ２０ａは、７ＧＨｚのサンプルレートで動作するように構成され、第２のＡＤＣ２０ｂは、５４．６８７５ＭＨｚのサンプルレートで、即ち第１のＡＤＣ２０ａより係数１２８だけ低いサンプルレートで動作するように構成される。第１のＡＤＣ２０ａにとってこのように比較的高いサンプルレートを得るため、第１のＡＤＣ２０ａは、時間インターリーブ型（ＴＩ）ＡＤＣとして具現化され、これは、ＴＩ  ＡＤＣの合計サンプルレートより低いサンプルレートで各々動作する複数のサブＡＤＣ（図示せず）で構成される。例えば、第１のＡＤＣ２０ａは、１．７５ＧＨｚ（＝７ＧＨｚ／４）のサンプルレートで各々動作し、且つ第１のＡＤＣ２０ａへの入力信号の各１／４サンプルを変換するように働く４個のサブＡＤＣを有するＴＩ  ＡＤＣとして具現化される。又、第１のＡＤＣ２０ａは、個々のサブＡＤＣ間の不一致を補償するための処理回路（図示せず）も含む。このような補償は、例えば、ＷＯ２００８／１５６４００Ａ１及びＷＯ２００８／１５６４０１Ａ１に開示されている。
【００６５】
第１のＡＤＣ２０ａが第２のＡＤＣ２０ｂより高いサンプルレートで動作するよう構成される場合には、第１のデジタル信号は、第２のデジタル信号より高いサンプルレートを有する。上述した相関の発生を容易にするために、合成ユニット３０は、第１のデジタル信号から導出される１つ以上の信号に対してデシメーションを遂行して、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツと同じサンプルレートで共通周波数サブ帯域６０における第１のデジタル信号の信号コンテンツを発生する。図３を参照すれば、フィルタユニット１４５ａは、デシメーションを遂行することができる。例えば、第１のＡＤＣ２０ａのサンプルレートが第２のＡＤＣ２０ｂのサンプルレートよりも係数１２８で高い上述した規範的実施形態では、フィルタユニット１４５ａは、遅延ユニット１４０ａ−ｃからの出力信号の各々を係数１２８でデシメーションし、次いで、それにより発生されたデシメーションされた信号を、フィルタユニット１４５ｂのフィルタ関数と同一のフィルタ関数でフィルタリングする。
【００６６】
別の実施形態では、合成ユニット３０は、第１のデジタル信号のサンプルレートと第２のデジタル信号のサンプルレートとの間のどこかの中間サンプルレートで第１及び第２のデジタル信号の共通周波数サブ帯域６０における信号コンテンツを発生する。この場合に、合成ユニット３０は、第１のデジタル信号から導出された信号に対してデシメーションを遂行して共通周波数サブ帯域６０における第１のデジタル信号の信号コンテンツを中間サンプルレートで発生すると共に、第２のデジタル信号から導出された信号に対して補間を遂行して共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツを中間サンプルレートで発生する。前記デシメーションも、フィルタユニット１４５ａ（図３）で遂行される。同様に、前記補間は、例えば、フィルタユニット１４５ｂ（図３）で遂行される。
【００６７】
同様に、デジタル出力信号の発生を容易にするために、合成ユニット３０は、第２のＡＤＣ２０ｂと出力ポート３４との間の信号経路において補間を遂行することができる。例えば、図３を参照すれば、合成ユニット３０は、加算ユニット１６５へ入力される両信号が同じサンプルレートを有するように前記補間を遂行する。第１のＡＤＣ２０ａのサンプルレートが第２のＡＤＣ２０ｂのサンプルレートよりも係数１２８で高い上述した規範的実施形態を再び参照すれば、フィルタユニット１６０ｂは、係数１２８で補間を遂行する。補間は、例えば、フィルタユニット１６０ｂへの各連続する入力サンプル対間に１２７個のゼロ値サンプルを挿入するのに続いて、フィルタユニット１６０ａの前記第１フィルタ関数に対して相補的又は本質的に相補的な上述した第２フィルタ関数でフィルタリングを行うことにより、遂行される。多相分解によりフィルタユニット１６０ｂを具現化することにより、同等の動作を得ることができる。多相分解の原理は、マルチレート信号処理の分野で知られており、ここでは詳細に説明しない。
【００６８】
図３に示す実施形態では、デジタイザ装置１０の第１及び第２の信号経路間の相互遅延は、入力ポート３２ａから出力ポート３４への信号経路に対して補償される一方、利得不一致は、入力ポート３２ｂから出力ポート３４への信号経路に対して補償される。他の実施形態では、デジタイザ装置１０の第１及び第２の信号経路間の相互遅延は、入力ポート３２ｂから出力ポート３４への信号経路に対して補償される一方、利得不一致は、入力ポート３２ａから出力ポート３４への信号経路に対して補償される。更に別の実施形態では、相互遅延及び利得不一致の両方が、入力ポート３２ａから出力ポート３４への信号経路又は入力ポート３２ｂから出力ポート３４への信号経路のいずれかにおいて補償される。更に別の他の実施形態では、相互遅延及び／又は利得不一致が入力ポート３２ａから出力ポート３４への信号経路又は入力ポート３２ｂから出力ポート３４への信号経路において部分的に補償される。しかしながら、第１のＡＤＣ２０ａが第２のＡＤＣ２０ｂより高いサンプルレートで動作する場合には、入力ポート３２ａから出力ポート３４への信号経路における相互遅延、及び入力ポート３２ｂから出力ポート３４への信号経路における利得不一致を補償しても、あまり効果はない。先ず、利得不一致を補償するように構成された乗算器（図３の利得素子１５５のような）は、入力ポート３２ｂから出力ポート３４への信号経路において利得不一致が補償される場合には、入力ポート３２ａから出力ポート３４への信号経路において利得不一致を補償すべき場合に比して、低いサンプルレートで動作することができる。同時に、遅延パラメータを同じ周期に対応するステップで同調すべき場合には（これは、比較的低い複雑さで回路の具現化を可能にする）、入力ポート３２ｂから出力ポート３４への信号経路において相互遅延を補償すべき場合に比して遅延パラメータをより高い分解能（即ち、より小さなステップ）で同調することができる。というのは、この場合、第１のデジタル信号が第２のデジタル信号より高いサンプルレートを有するからである。しかしながら、入力ポート３２ｂから出力ポート３４への信号経路において相互遅延を補償すべき場合にも、例えば、補間を使用してサンプルレートを高めるか、又は分数遅延フィルタを使用することにより、第２のデジタル信号のサンプル周期より小さなステップで遅延パラメータを同調することができる。
【００６９】
因果関係のために、付加的な遅延を導入することによって第１及び第２の信号経路間の相互遅延を補償することしかできない（即ち、信号を進ませることにより相互遅延を補償することはできない）。例えば、図１及び３に示す実施形態について考える。デジタイザ装置１０の入力ポート１５から合成ユニット３０の入力ポート３２ｂへの全体的な遅延がデジタイザ装置１０の入力ポート１５から合成ユニット３０の入力ポート３２ａへの対応する遅延より短い場合には、入力ポート３２ｂから出力ポート３４への信号経路において合成ユニット３０に導入される遅延が入力ポート３２ｂから出力ポート３４への信号経路に導入される対応する遅延より長いことが必要である。従って、遅延ユニット１４０ｂ（図３）により導入される同調可能な遅延によって第１及び第２の信号経路間の相互遅延の補償を容易にするために、入力ポート３２ｂから出力ポート３４への経路に付加的な遅延素子（図示せず）を挿入する必要がある。入力ポート１５（図１）から出力ポート３４（図１）への全体的遅延が短いことが望まれる場合には、入力ポート３２ｂと出力ポート３４との間の信号経路に導入される同調可能な遅延により相互遅延を補償して、前記付加的な遅延素子を回避することが、このような場合、有益である。
【００７０】
本発明のある実施形態によれば、デジタイザ装置１０（図１）において信号を処理する方法が提供される。この方法は、例えば、合成ユニット３０（図１）により遂行される。図４は、図４に参照番号２００で示された方法の一実施形態のフローチャートである。この方法は、ステップ２０５において開始される。ステップ２１０において、共通周波数サブ帯域６０における第１及び第２の信号経路間の不一致を指示する少なくとも１つのパラメータが、共通周波数サブ帯域６０における第１及び第２のデジタル信号の信号コンテンツに基づいて決定される。ステップ２２０において、第１の補償されたデジタル信号及び第２の補償されたデジタル信号が、各々第１のデジタル信号及び第２のデジタル信号と、共通周波数サブ帯域６０における第１及び第２の信号経路間の不一致を補償するための少なくとも１つのパラメータとに基づき発生される。更に、ステップ２３０において、第１の補償されたデジタル信号及び第２の補償されたデジタル信号が合成されて、デジタイザ装置１０のデジタル出力信号が発生される。この方法は、ステップ２４０において終了となる。
【００７１】
図５は、本発明の一実施形態による図４のステップ２３０のフローチャートである。動作は、ステップ２５０において開始される。ステップ２６０ａにおいて、第１の補償されたデジタル信号が、例えば、フィルタユニット１６０ａ（図３）において、上述した第１のフィルタ関数でフィルタリングされて、上述した第１のフィルタリングされたデジタル信号を発生する。同様に、ステップ２６０ｂにおいて、第２の補償されたデジタル信号が、例えば、フィルタユニット１６０ｂ（図３）において、上述した第２のフィルタ関数でフィルタリングされて、上述した第２のフィルタリングされたデジタル信号を発生する。ステップ２７０では、例えば、加算ユニット１６５（図３）において、第１のフィルタリングされたデジタル信号及び第２のフィルタリングされたデジタル信号の和としてデジタル出力信号が発生される。
【００７２】
図６は、本発明の一実施形態による図４のステップ２１０のフローチャートである。動作は、ステップ２９０において開始される。ステップ３００において、例えば、パラメータ推定ユニット１５０（図３）により、遅延パラメータが決定される。ステップ３１０において、例えば、パラメータ推定ユニット１５０（図３）により、利得パラメータが決定される。動作は、ステップ３２０で終了する。ある実施形態では、ステップ３００が省略され、ステップ２１０において、利得パラメータのみが発生される。他の実施形態では、ステップ３１０が省略され、ステップ２１０において遅延パラメータのみが発生される。それとは別に、又はそれに加えて、デジタイザ装置１０の第１及び第２の信号経路間の不一致を指示する利得パラメータ及び遅延パラメータ以外のパラメータがステップ２１０において発生されてもよい。
【００７３】
図７は、本発明の一実施形態による図６のステップ３００のフローチャートである。動作は、ステップ３３０において開始される。ステップ３４０ａにおいて、共通周波数サブ帯域６０における第１のデジタル信号の信号コンテンツの前記複数の相互遅延バージョンが発生される。同様に、ステップ３４０ｂでは、共通周波数サブ帯域６０における第２のデジタル信号のコンテンツが発生される。更に、前記バージョンの各々に対して、そのバージョンと、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツとの間の前記相関がステップ３５０において発生される。更に、ステップ３６０では、その発生された相関に基づいて遅延パラメータが決定される。動作は、ステップ３７０で終了となる。
【００７４】
図８は、本発明の一実施形態による図６のステップ３００のフローチャートである。図７のフローチャートと同様の又は同じステップは、図８において、図７と同じ参照番号で示されている。図８に示す実施形態では、ステップ３４０ａは、ステップ３８０及び３９０を含む。ステップ３８０では、第１のデジタル信号に対して各々遅延Ｄ−ｄ１、Ｄ及びＤ＋ｄ２を有する第１のデジタル信号の前記第１、第２及び第３の遅延コピーが発生される。ステップ３８０は、例えば、遅延ユニット１４０ａ−ｃ（図３）により遂行される。ステップ３９０では、第１のデジタル信号の第１、第２及び第３の遅延コピーの各々がフィルタリングされて、共通周波数サブ帯域６０における第１のデジタル信号の信号コンテンツの相互遅延バージョンの前記第１、第２及び第３のものを各々発生する。ステップ３９０は、例えば、フィルタユニット１４５ａ（図３）により遂行される。ステップ３４０ｂは、例えば、フィルタユニット１４５ｂ（図３）において第２のデジタル信号をフィルタリングして、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツを発生することを含む。
【００７５】
更に、図８のステップ３６０は、ステップ４００を含む。ステップ４００では、前記バージョンの第２のものと、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツとの間の相関が、前記バージョンの第１のものと、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツとの間の相関より大きく、且つ前記バージョンの第３のものと、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツとの間の相関より大きくなるように、遅延パラメータが調整される。ステップ３５０及び４００は、例えば、パラメータ推定ユニット１５０（図３）により遂行される。図３に関して述べたように、第１のデジタル信号の第２の遅延コピーは、第１の補償されたデジタル信号である。
【００７６】
図９は、本発明の実施形態による図６のステップ３１０のフローチャートである。動作は、ステップ４１０において開始される。ステップ４２０ａでは、共通周波数サブ帯域６０における第１のデジタル信号の信号コンテンツの前記信号エネルギーＥ１が発生される。更に、ステップ４２０ｂでは、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツの前記信号エネルギーＥ２が発生される。更に、ステップ４３０では、その発生された信号エネルギーＥ１及びＥ２に基づいて利得パラメータが発生される。図９のフローチャートにおけるステップは、例えば、パラメータ推定ユニット１５０（図３）により遂行される。
【００７７】
別の実施形態では、ステップ３１０は、第１のデジタル信号及び第２のデジタル信号の共通周波数サブ帯域６０における信号コンテンツの平均絶対サンプル値に基づいて利得パラメータを発生することを含む。
【００７８】
第２の補償されたデジタル信号を発生することは、（例えば、利得素子１５５（図３）において）第２のデジタル信号に利得パラメータを乗算することを含む。
【００７９】
第１のＡＤＣ２０ａ（図１）が第２のＡＤＣ２０ｂ（図１）より高いサンプルレートで動作するように構成された実施形態では、方法２００（図４）は、例えば、図３を参照して上述したフィルタユニット１４５ａにより、第１のデジタル信号から導出された信号に対してデシメーションを遂行して、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツと同じサンプルレートで共通周波数サブ帯域６０における第１のデジタル信号の信号コンテンツを発生することを含む。或いは又、方法２００は、第１のデジタル信号のサンプルレートと第２のデジタル信号のサンプルレートとの間のどこかの中間サンプルレートで第１及び第２のデジタル信号の共通周波数サブ帯域６０における信号コンテンツを発生することを含む。この場合に、方法２００は、第１のデジタル信号から導出された信号に対して（例えば、図３のフィルタユニット１４５ａにおいて）デシメーションを遂行して、共通周波数サブ帯域６０における第１のデジタル信号の信号コンテンツを中間サンプルレートで発生すると共に、第２のデジタル信号から導出された信号に対して（例えば、図３のフィルタユニット１４５ｂにおいて）補間を遂行して、共通周波数サブ帯域６０における第２のデジタル信号の信号コンテンツを中間サンプルレートで発生することを含む。
【００８０】
更に、方法２００は、例えば、図３を参照して上述したフィルタユニット１６０ｂにより、第２のデジタル信号から導出された信号に対して補間を遂行して、デジタイザ装置１０のデジタル出力信号の発生を容易にすることを含む。
【００８１】
本発明のある実施形態によれば、デジタイザ装置１０（図１）のデジタル出力信号を発生する方法が提供される。図１０は、この方法の一実施形態のフローチャートである。この方法は、ステップ４６０において開始する。ステップ４７０ａでは、第１の周波数帯域４０（図２）に存在するアナログ入力信号の前記第１の成分が第１のデジタル信号へ変換される。ステップ４７０ａは、例えば、第１のＡＤＣ２０ａ（図１）により遂行される。更に、ステップ４７０ｂでは、第２の周波数帯域５０（図２）に存在するアナログ入力信号の前記第２の成分が第２のデジタル信号へ変換される。ステップ４７０ｂは、例えば、第２のＡＤＣ２０ｂ（図１）により遂行される。更に、ステップ４７５では、図４−９を参照して種々の実施形態に関して上述された方法２００に基づいて第１及び第２のデジタル信号が処理される。
【００８２】
図４−１０に示す方法に対して種々の変更がなされることに注意されたい。例えば、図４−１０に示すステップは、簡単化のために、順次に実行されるステップとして示されたが、これらステップの幾つか又は全部が、並列に実行される連続進行プロセスを表してもよい。例えば、図４を参照すれば、不一致を指示する少なくとも１つのパラメータを決定するステップ２１０は、少なくとも１つのパラメータを更新するために必要に応じて連続的に又は周期的に繰り返されてもよい。同時に、第１及び第２の補償されたデジタル信号のサンプルは、ステップ２２０において、少なくとも１つのパラメータの現在値に基づいて同時に発生されてもよい。というのは、第１及び第２の補償されたデジタル信号の他の（既に発生された）サンプルをステップ２３０に使用してデジタイザ装置１０の出力信号のサンプルが発生されるからである。
【００８３】
ある実施形態では、合成ユニット３０（図１及び３）は、専用の特定用途向けハードウェアユニットとして具現化される。或いは又、合成ユニット３０又はその一部分は、これに限定されないが、１つ以上のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プロセッサ、又はマイクロコントローラのようなプログラム可能及び／又は構成可能なハードウェアユニットで具現化されてもよい。従って、本発明の実施形態は、例えば、図４−９を参照して上述した信号を処理する方法２００の実施形態のように、ここに述べる方法及び機能の具現化を可能にするコンピュータプログラム製品に埋め込むことができる。それ故、本発明の実施形態によれば、上述した１つ以上のプロセッサ又はマイクロコントローラのような処理能力をもつプログラム可能なハードウェアユニットに前記方法のいずれかの実施形態のステップを遂行させるように構成されたインストラクションを含むコンピュータプログラム製品が提供される。このコンピュータプログラム製品は、図１１に示すコンピュータ読み取り可能な媒体５００に記憶されるプログラムコードを含み、コンピュータ読み取り可能な媒体５００は、処理能力を有するプログラム可能なハードウェアユニット５１０にロードされて実行され、前記方法のいずれかの実施形態のステップを遂行させることができる。処理能力を有するプログラム可能なハードウェアユニット５１０は、通常、埋め込み型システムと称されるものであるのが好ましい。従って、図１１にコンピュータとして示されたプログラム可能なハードウェアユニット５１０、及び図１１のコンピュータ読み取り可能な媒体５００は、原理を理解するための例示に過ぎないと解釈されるべきであり、又、要素の直接的例示として解釈されるべきではない。
【００８４】
以上、特定の実施形態を参照して本発明を説明した。しかしながら、前記以外の実施形態も本発明の範囲内で考えられる。又、ハードウェア又はソフトウェアにより方法を遂行する前記以外の方法ステップも本発明の範囲内で提供される。又、実施形態の異なる特徴及びステップが前記以外の組み合わせで結合されてもよい。本発明の範囲は、特許請求の範囲のみによって限定される。
【符号の説明】
【００８５】
１０・・・デジタイザ装置、２０ａ・・・第１のアナログ／デジタルコンバータ（ＡＤＣ）、２０ｂ・・・第２のＡＤＣ、３０・・・合成ユニット、３２ａ、３２ｂ・・・入力ポート、３４・・・出力ポート、４０・・・第１の周波数帯域、４５・・・第１の信号経路の理想的な大きさ応答、５０・・・第２の周波数帯域、５５・・・第１の信号経路の理想的な大きさ応答、６０：共通周波数サブ帯域、１４０ａ−ｃ・・・遅延ユニット、１４５ａ−ｂ・・・フィルタユニット、１５０・・・パラメータ推定ユニット、１５５・・・利得素子、１６０ａ−ｂ・・・フィルタユニット、１６５・・・加算ユニット、５００・・・コンピュータ読み取り可能な媒体、５１０・・・プログラム可能なハードウェアユニット、Ｇ・・・利得パラメータ、Ｄ・・・遅延パラメータ
【図１】
0005078045.tif 000002
【図２】
0005078045.tif 000003
【図３】
0005078045.tif 000004
【図４】
0005078045.tif 000005
【図５】
0005078045.tif 000006
【図６】
0005078045.tif 000007
【図７】
0005078045.tif 000008
【図８】
0005078045.tif 000009
【図９】
0005078045.tif 000010
【図１０】
0005078045.tif 000011
【図１１】
0005078045.tif 000012