(57)【特許請求の範囲】
【請求項１】
ターゲットと基板電極とが対向されている真空容器内でスパッタ現象を利用して前記基板電極に載置されている基板上に薄膜を形成するスパッタリング装置であって、高周波電源から印加される高周波電力により前記基板にプラズマ電位に対して相対的に負のバイアス電圧を印加する機構を備えていると共に、前記基板のターゲットに対向する側に、基板の直径よりも小さい内径を有するシャドーリングが基板と非接触で配置されているバイアススパッタリング装置において、当該シャドーリングは、絶縁部材を介して浮遊電位となるように配置されていることを特徴とするバイアススパッタリング装置。
【請求項２】
シャドーリングの内径は、基板の直径よりも４ｍｍ乃至３０ｍｍ小さく、かつ基板と非接触で配置されているシャドーリングと基板との間隔は０．２ｍｍ乃至２ｍｍであることを特徴とする請求項１記載のバイアススパッタリング装置。
【請求項３】
シャドーリングの基板に近接している部分のみが絶縁部材を介して浮遊電位となるように配置されていることを特徴とする請求項１又は２記載のバイアススパッタリング装置。
【請求項４】
シャドーリングは、ターゲットと同一材料で構成されていることを特徴とする請求項１乃至３のいずれか一項記載のバイアススパッタリング装置。
【請求項５】
シャドーリングは、基板に近接していて絶縁部材を介して浮遊電位となるように配置されている部分のみが、ターゲットと同一材料で構成されていることを特徴とする請求項３記載のバイアススパッタリング装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は薄膜堆積用の成膜装置の改善に関するものであり、とりわけ基板バイアス電圧印加機構を搭載したスパッタリング装置の改良に関するものである。
【０００２】
【従来技術】
従来より基板にバイアス電圧を印加する成膜装置は薄膜作成に用いられてきた。バイアス電圧印加の目的は、いろいろあるが、基板に薄膜を堆積すると同時にプロセスガスイオンで再スパッタして薄膜をイオン衝撃させながら薄膜生成させることがその主な目的とされている。
【０００３】
このことにより、薄膜に生じる応力を緩和させることが出来る。このメカニズムは正確には解明されていないが、あまり緻密ではない薄膜の空隙に再スパッタした膜を埋め込み、応力を緩和させたり、緻密な膜構造を得ることが可能となると考えられている。
【０００４】
又こうした緻密な膜を作成することで、膜質の改善が可能となる。
【０００５】
しかしながら、こうしたバイアス電圧を印加するには高周波電圧を基板に印加する為の特別な機構が必要となり、不具合が多く生じ易く、生産装置における信頼性低下の原因となっていた。
【０００６】
不具合の一つとして、電極構造の複雑さのため高周波の整合がうまく取れないという問題がある。
【０００７】
又連続成膜を行っていると、基板と基板ホルダーや基板外周に配置したリングとの間でアーキングが発生することがある。アーキングが発生すると、基板が接地電位となり、基板にバイアス電圧が印加されず、ストレスが高い値となってしまうという不具合が生じる。
【０００８】
又近年、基板の裏面に薄膜の回り込みが有ると、後工程でデバイス作成上問題が発生することが問題点として指摘されている。この場合の材料としてはＣｕ（銅）、Ｎｉ、Ｎａの材料があげられる。こうした材料を成膜する場合、シャドーリングと呼ばれる部材を基板前面（基板のターゲットに対向している側の面）に近接して配置させて、基板端部および側面や裏面に薄膜が堆積しないようにする方式が一般化している。しかしながらこのシャドーリングを設置する機構を用いると、構造が複雑化してアーキングが発生する不具合も多く生じている。
【０００９】
以下に、上述の事故例について具体例をあげて説明する。
【００１０】
図５図示のバイアススパッタリング装置は、ターゲットと基板電極とが対向されている真空容器内でスパッタ現象を利用して基板電極に載置されている基板上に薄膜を形成するスパッタリング装置であって、基板にバイアス電圧を印加する機構を備えているものである。図５中、１は真空容器、２は真空ポンプ、３は真空容器と真空ポンプ室を区切るゲートバルブ、４はターゲット、５は防着シールド、６はマグネット、７は直流電源、８はカソード絶縁石、９は基板、１０は基板ホルダー、１２は基板印加高周波電源である。
【００１１】
この装置を動作させる方法は以下の通りである。先ず真空容器１を真空ポンプ２でゲートバルブ３を開けて排気する。真空度が１．３×１０−６Ｐａから１．３×１０−７Ｐａ程度になる迄排気して、アルゴンガスをガスリザーバ１３から真空室１内に、所定の圧力（通常０．１３Ｐａ〜１．３Ｐａ）となるよう導入する。この状態で直流電源７から電力を印加すると、マグネット６による磁界と、それに直交する電界によりマグネトロン放電が真空容器１内に発生する。
【００１２】
このマグネトロン放電によって生成されたプラズマから負にバイアスされているターゲット４に、ガスイオンが衝突してターゲットを構成する物質をスパッタする。このスパッタされた粒子は基板９上に堆積するが、ほとんどが中性の金属原子である。
【００１３】
ここで、基板ホルダー１０に基板印加高周波電源１２から高周波電力を印加すると、基板９は自己バイアス効果によりプラズマ電位に対して相対的に負にバイアスされる。
【００１４】
この高周波電力印加により、プラズマからガスイオンが基板９に引き込まれて基板９がイオン衝撃を受けるのである。
【００１５】
バイアス電圧を印加された薄膜の応力と基板に印加されるバイアス電力の関係を表したものが、図６である。横軸がバイアス電力（高周波電力）で、ここでは４００ｋＨｚの周波数を用いた。
【００１６】
ここで縦軸は応力値をＭＰａ単位で示したものであり、バイアス電力を大きくしていくと、ストレスは引っ張り応力から圧縮応力へと顕著な変化を示すことが分かる。
【００１７】
このメカニズムに関しては明確にはなっていないが、図７（ａ）にその説明を示す。ターゲット４からスパッタされた粒子１４は基板９に堆積される。この薄膜はミクロに観察すると１５の様に柱状に堆積されるが、膜と膜の間の空間が疎となる部分が多く応力としても一般的に引っ張り応力となることが多い。ここで基板にバイアス電力を印加すると図７（ｂ）に示すように、ガスイオン１６で基板に衝撃を与えながら、薄膜が堆積されるので膜が緻密になり、応力も圧縮応力の方向に変化するといわれている。
【００１８】
【発明が解決しようとする課題】
しかしながらこのバイアス電圧印加により薄膜性能は改善するが、さまざまな不安定要因があった。これを図８を用いて説明する。
【００１９】
図５図示の従来のバイアススパッタリング装置において、基板９のターゲット４に対向する側に、基板９の直径よりも小さい内径を有するシャドーリング２０を基板９と非接触で配置しておく実施形態は、従来から公知であった。図８は、かかる実施形態における、基板９の周辺部を拡大して表したものである。このようにシャドーリング２０を配置するのは、堆積膜３０が基板９に堆積する際に、基板９裏側に薄膜が回り込まないようにするものである。
【００２０】
シャドーリング２０は、アースリング５０上に配置されており、シャドーリング２０上に堆積する膜３１は、接地電位に保たれている。そこで、シャドーリング２０表面に膜３１が徐徐に堆積していくと、膜３１と基板９の距離がだんだん近くなり、バイアスされた基板９とシャドーリング２０上の膜３１（接地電位に保たれている。）との間の間隔の狭くなった部分でアーキングを引き起こしてしまう。又アーキングを起こさないにしても、高周波の整合が充分に取れず、基板９へのバイアス電力投入効率が悪くなる。
【００２１】
図９は、図５図示の従来のバイアススパッタリング装置において、基板堆積膜３０を基板９の全面に万遍なく成膜することを目的として構成されている装置の基板９の周辺部を拡大して表したものである。このような形態の装置においては、以下のような問題点があった。
【００２２】
初期には基板全面に成膜することで、歩留り向上を図ったが、基板９の裏面に膜が回り込むことにより、図９中に図示した基板９の裏面側でアーキングが発生する。
【００２３】
これを解決するために、シャドー効果を付加したリングチャックが必要となった。シールド２０ａの内径は基板９の直径よりも大きく、基板９は全面に亘り成膜される。同時に基板９の裏側にも一部膜が回り込むような構造になっている。ここでシールド２０ａは単なる防着シールドの役割を果たすことになる。
【００２４】
従ってホルダーシールド２２には膜３１が堆積して来る。この堆積膜３１が基板９の裏側に達すると、接地電位である薄膜３１とバイアス電圧が印加されている基板９との間でアーキングが発生しやすくなるのである。
【００２５】
ここで図８図示の実施形態と、図９図示の実施形態との違いは基板９の全面に成膜するか、一部シャドーを施すかという違いであり、デバイス製造工程の違いに対応するものである。
【００２６】
本発明はかかる従来のバイアススパッタリング装置における不具合を改善して、バイアス電力印加時の不安定要因を排除し、安定的なバイアス電力印加が可能であって、信頼性の向上されたバイアススパッタリング装置を提供することを目的としている。
【００２７】
【課題を解決するための手段】
本発明は、前述したように、ターゲットと基板電極とが対向されている真空容器内でスパッタ現象を利用して前記基板電極に載置されている基板上に薄膜を形成するスパッタリング装置であって、高周波電源から印加される高周波電力により前記基板にプラズマ電位に対して相対的に負のバイアス電圧を印加する機構を備えていると共に、前記基板のターゲットに対向する側に、基板の直径よりも小さい内径を有するシャドーリングが基板と非接触で配置されているという基本的な構成からなるバイアススパッタリング装置において、バイアス電力印加時の不安定要因を排除でき、安定的なバイアス電力印加を可能とすることを目的としている。
【００２８】
かかる目的を達成するため、本発明が提案するバイアススパッタリング装置は、前述した基本的な構成において、シャドーリングが、絶縁部材を介して浮遊電位となるように配置されていることを特徴とするものである。
【００２９】
シャドーリングを浮遊電位となるように配置することによって、シャドーリング表面に膜が徐徐に堆積していって、膜と基板との距離がだんだん近くなり、バイアスされた基板とシャドーリング上の膜との間の間隔が狭くなっても、アーキングが生じるおそれがなくなり、高周波の整合を取ることが容易になる。
【００３０】
前記において、シャドーリングの内径は、基板の直径よりも４ｍｍ乃至３０ｍｍ小さく、かつ基板と非接触で配置されているシャドーリングと基板との間隔は０．２ｍｍ乃至２ｍｍであるように構成することが望ましい。
【００３１】
シャドーリングの内径が基板の直径より４ｍｍ以上小さくないと、基板裏面への膜の回り込みを抑制することが十分できなくなり、その一方、デバイス製造方法上、シャドーリングの内径が基板の直径より３０ｍｍを越えて小さくなることは好ましくないからである。
【００３２】
また、基板と非接触で配置されているシャドーリングと基板との間隔を０．２ｍｍより小さくすると、シャドーリングに堆積した膜と基板が接触してしまうことや、基板の反りによって基板とシャドーリングが接触してしまう等の問題が生じるおそれがあり、２ｍｍより大きくすると、膜の基板裏面への回り込みが発生してシャドーが形成されにくいという問題が発生するおそれがあって、好ましくないからである。
【００３３】
なお、前記において、シャドーリングを、ターゲットと同一材料で構成するようにすれば、コストの低減を図ることができると共に、基板の汚染防止（基板への不純物混入防止）を図ることができる。
【００３４】
更に、前記バイアススパッタリング装置において、シャドーリングの基板に近接している部分のみが絶縁部材を介して浮遊電位となるように配置されている構成とすることもできる。すなわち、シャドーリングを基板に近接している部分と、それ以外の部分とに分割し、その間に絶縁部材を介在させるものである。このようにすれば、浮遊電位に保たれるシャドーリング部分を小さくすることができる。
【００３５】
更に、このように、基板に近接していて絶縁部材を介して浮遊電位となるように配置されているシャドーリング部分のみを、ターゲットと同一材料で構成するようにすれば、一層、コストの低減を図ることができると共に、基板の汚染防止（基板への不純物混入防止）を図ることができる。
【００３６】
前記本発明のバイアススパッタリング装置において、シャドーリングを、リング状の絶縁部材の表面に張り付けられた薄膜状のシャドーリング箔から構成することもできる。
【００３７】
この場合、薄膜状のシャドーリング箔をターゲットと同一の材料にすることによって、低コスト化と汚染防止を実現することができる。
【００３８】
前記において、絶縁部材としては、絶縁石など、この技術分野で従来公知の部材を用いることができる。
【００３９】
【発明の実施の形態】
以下、図１乃至図４を参照して本発明の好ましい実施形態を説明する。
【００４０】
本願発明のバイアススパッタリング装置は、図５、図８図示の従来公知のバイアススパッタリング装置において、シャドーリングが、絶縁部材を介して浮遊電位となるように配置されていることを特徴とするものである。
【００４１】
図１は、この本願発明において特徴的な構造である基板ホルダー回りの部分断面を表すものである。なお、図１図示の実施形態は、基板９の外周部にシャドーをつけるタイプのものである。
【００４２】
本発明のバイアススパッタリング装置の特徴は、絶縁石４０をシャドーリング２０と、接地電位に保たれているアースリングとの間に設けたことである。この絶縁石４０を設けることによって、基板９とシャドーリング２０の先端部即ち空隙が最も狭い部分での電界集中によるアーキングを防止することが可能となる。
【００４３】
図５、図８図示の従来方式では、空隙を開けてアーキングを起こらないように適当に初期寸法を決めても、薄膜が徐徐にシャドーリング２０上に堆積して、シャドーリング２０の先端部と基板９間の距離がつまってくると、アーキングが発生しやすくなり、放電が不安定となってしまっていた。
【００４４】
図１の本発明のようにシャドーリーング２０をフローティングとすると、薄膜が堆積して上記間隔が狭まっても、アーキングが著しく発生しにくくなることを確認した。
【００４５】
フローティング電位となったシャドーリング２０がイオン衝撃をうけてシャドーリング構成部品がスパッタされることも考えられるが、基板９に堆積した薄膜の成分をＸ線分析で調べた結果、バイアス電力３００Ｗ程度までは特にシャドーリング構成部品からの不純物は検出されなかった。この事実はシャドーリングの浮遊電位程度ではイオンエネルギーによるスパッタリングが起こらないことを示している。
【００４６】
基板バイアス電力を大きくした場合、シャドーリング２０のフローテイング部位からのスパッタリングが生じる可能性がある。そこで、シャドーリング２０の材料をターゲット４と同一の材料にしておけば、このような場合であっても、基板９への不純物混入とはならないので好ましい。
【００４７】
図１図示の構成が採用されている本発明のバイアススパッタリング装置における、図１図示以外の部分の基本的な構成は、図５図示の従来の装置のものと同様であるので、その図示を省略する。また、図１図示の構成が採用されている本発明のバイアススパッタリング装置の動作方法は、図５を用いて説明した従来のバイアススパッタリング装置の動作方法と同様であるので、その説明も省略する。
【００４８】
図２は図１図示のバイアススパッタリング装置におけるシャドーリング２０ａの内径と、基板９の直径との関係、シャドーリング２０ａと基板９との間隔の関係について説明するものである。図２図示の実施形態においては、Ｌ１＝１０ｍｍ（すなわち、シャドーリング２０ａの内径が基板９の直径より２０ｍｍ小さい）、Ｌ２（シャドーリング２０ａと基板９との間隔）＝１ｍｍとされている。
【００４９】
デバイス製造方法により、シャドーリング２０ａの内径が、基板９の直径より３０ｍｍを越えて小さくなることは好ましくないが、その一方、シャドーリング２０ａの内径が、基板９の直径より４ｍｍ以上小さくないと、基板９の裏面への膜の回り込みを抑制することが出来なくなるので好ましくない。
【００５０】
基板９の有効利用面積をあまり限定されずに、かつ基板９裏面への薄膜の回り込みを防ぐためには、シャドーリング２０ａの内径を、基板９の直径よりも４ｍｍ乃至３０ｍｍ小さく、かつ基板９と非接触で配置されているシャドーリング２０ａと基板９との間隔（Ｌ２）は０．２ｍｍ乃至２ｍｍであるように構成することが望ましい。
【００５１】
Ｌ２距離を小さくし過ぎると、シャドーリング２０ａに堆積した膜と基板９が接触してしまうことや、基板９の反りによって基板９とシャドーリング２０ａが接触してしまう問題がある。又逆にＬ２距離を２ｍｍより大きくすると、膜の基板９裏面への回り込みが発生してシャドーが形成されにくいという問題が発生するので、Ｌ２寸法は０．２ｍｍから２ｍｍ範囲が望ましい。
【００５２】
図３は、本発明のバイアススパッタリング装置の他の実施形態における基板ホルダー回りの部分断面を表すものである。
【００５３】
図３図示の実施形態では、図１図示の実施形態におけるシャドーリング２０が、基板９に近接している部分２０ａと、それ以外の部分２０ｂとに分割され、その間に絶縁石４０が介装されている。
【００５４】
このようにすれば、浮遊電位に保たれるシャドーリング部分２０ａを小さくすることができ、コストの低減を図ることができる。更に、このシャドーリング部分２０ａをターゲットと同一材料で構成するようにすれば、コストの低減を図ることができるだけでなく、基板９への不純物混入を防止できる。
【００５５】
図４は、本発明のバイアススパッタリング装置の更に他の実施形態における基板ホルダー回りの部分断面を表すものである。
【００５６】
図４図示の実施形態では、図１図示の実施形態におけるシャドーリング２０が、リング状の絶縁石４０の表面に張り付けられた薄膜状のシャドーリング箔２０ｃから構成されている。このようにしても、シャドーリングを、浮遊電位で配置することが可能である。
【００５７】
この図４図示の実施形態の場合には、貼り付け材料をターゲット材料４と同一の材料にすることによって、低コスト化と、基板９への不純物混入防止が実現可能となる。
【００５８】
図３、図４図示の構成が採用されている本発明のバイアススパッタリング装置の動作方法も、図５を用いて説明した従来のバイアススパッタリング装置の動作方法と同様であるので、その説明は省略する。
【００５９】
以上、添付図面を参照して本発明の好ましい実施形態を説明したが、本発明はかかる実施形態に限定されるものではなく、特許請求の範囲の記載から把握される技術的範囲において種々の形態に変更可能である。
【００６０】
【発明の効果】
本発明によれば、基板前面外周部にシャドーを形成する方式のバイアススパッタにおいて、バイアス電力印加時の不安定要因を排除し、安定的なバイアス電力印加が可能であって、信頼性の向上されたバイアススパッタリング装置を提供することができる。
【００６１】
また、このような装置を、薄膜が堆積される基板の汚染防止（基板への不純物混入防止）を図りつつ、低コストで提供することができる。
【図面の簡単な説明】
【図１】  本願発明の装置における基板ホルダー回りの部分断面図。
【図２】  図１図示の装置における、基板に対するシャドウーリングの配置位置の一例を説明する図。
【図３】  本願発明の装置における他の基板ホルダー回りの部分断面図。
【図４】  本願発明の装置における更に他の基板ホルダー回りの部分断面図。
【図５】  従来のバイアススパッタリング装置の断面図。
【図６】  バイアス電力と応力の関係を表す図。
【図７】
（ａ）バイアス電力が印加されないときの薄膜堆積状態模式図、
（ｂ）バイアス電力が印加されたときの薄膜堆積状態模式図。
【図８】  従来のバイアススパッタリング装置の基板ホルダー回りにおける薄膜堆積状態模式図。
【図９】  従来の他のバイアススパッタリング装置の基板ホルダー回りにおける薄膜堆積状態模式図。
【符号の説明】
１  真空室
２  真空ポンプ
３  ゲートバルブ
４  ターゲット
５  防着シールド
６  マグネット
７  直流電源
８  絶縁石
９  基板
１０  基板ホルダー
１２  高周波電源
１３  ガスリザーバ
１４  スパッタ粒子
１５  基板上での柱状の堆積膜
１６  ガスイオン
２０  シャドーリング
２０ａ、２０ｂ  シャドーリング
２１  内蔵電極
２２  ホルダーシールド
３０  基板上に堆積した連続状の薄膜
４０  絶縁石
５０  アースリング
１００  マグネット支持体
【図１】
0004902051.tif 000002
【図２】
0004902051.tif 000003
【図３】
0004902051.tif 000004
【図４】
0004902051.tif 000005
【図５】
0004902051.tif 000006
【図６】
0004902051.tif 000007
【図７】
0004902051.tif 000008
【図８】
0004902051.tif 000009
【図９】
0004902051.tif 000010