(57)【特許請求の範囲】
【請求項１】
第１の入出力端子と第２の入出力端子との間とグランドとの間に直列に接続された第１の高周波線路及びインダクタと、
前記第１の高周波線路と前記インダクタとの間とグランドとの間に設けられたスイッチング素子と、
前記インダクタの、前記第１の高周波線路と反対側に接続された高周波接地手段と、
を備えた高周波スイッチ。
【請求項２】
請求項１に記載の高周波スイッチにおいて、
前記第１の入出力端子と前記第２の入出力端子との間に直列接続された第３の高周波線路及び第４の高周波線路をさらに備え、
前記第１の高周波線路と前記インダクタは、前記第３の高周波線路と前記第４の高周波線路の接続点とグランドとの間に設けられる
ことを特徴とする高周波スイッチ。
【請求項３】
請求項１または２に記載の高周波スイッチにおいて、
前記スイッチング素子は、少なくとも２つ以上並列に装荷される
ことを特徴とする高周波スイッチ。
【請求項４】
請求項１から３までのいずれか１項に記載の高周波スイッチを、少なくとも２つ以上組み合わせた
ことを特徴とする高周波スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、低損失且つ高アイソレーション特性をもつ高周波スイッチに関するものである。
【背景技術】
【０００２】
従来、この種の高周波スイッチとして、信号経路に対して第１及び第２のＦＥＴをシリーズに接続すると共に、これら第１及び第２のＦＥＴの接続中点とグランド領域との間に第３のＦＥＴを接続して高周波イッチを構成したものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開平８−２９３７７６号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述した従来の高周波スイッチは、信号経路に対して２つのＦＥＴをシリーズに接続しているためオン抵抗により通過損失が大きくなるという欠点があった。また、通過損失とアイソレーションの関係は、スイッチング素子のオン抵抗とオフ容量のトレードオフの関係であった。
【０００５】
この発明は上記のような問題点を解決するためになされたもので、低損失特性が可能な高周波スイッチを得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る高周波スイッチは、第１の入出力端子と第２の入出力端子との間とグランドとの間に直列に接続された第１の高周波線路及びインダクタと、前記第１の高周波線路と前記インダクタとの間とグランドとの間に設けられたスイッチング素子と、前記インダクタの、前記第１の高周波線路と反対側に接続された高周波接地手段と、を備えたものである。
【発明の効果】
【０００７】
この発明によれば、信号経路に対して、従来のようにシリーズにスイッチング素子を用いていないため、低損失特性を実現できる。また、オフ状態において、オフ容量と高周波線路の並列共振を用いるため、通過損失とアイソレーションの関係は、オン抵抗とオフ容量のトレードオフの関係ではなくなるため、低損失かつ高アイソレーション特性を実現できる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、この発明の実施の形態１による高周波スイッチの構成を示す回路図である。図１に示す高周波スイッチは、第１の入出力端子１０ａと第２の入出力端子１０ｂとの間とグランドとの間に直列に接続された第１の高周波線路２０ａ及び第２の高周波線路２０ｂと、第１の高周波線路２０ａと第２の高周波線路２０ｂとの間とグランドとの間に設けられたスイッチング素子３０とを備えている。なお、スイッチング素子３０としては、ＰＩＮダイオードを用いた例を示している。
【０００９】
ここで、スイッチング素子３０として用いるＰＩＮダイオードの動作について説明する。ＰＩＮダイオードは、アノード側に正の電圧を印加すると、オン状態になり、高周波において等価的に抵抗とみなすことができる（以下、これをオン抵抗とよぶ）。一方、アノード側に負の電圧を印加すると、オフ状態になり、高周波において等価的に容量とみなすことができる（以下、これをオフ容量とよぶ）。
【００１０】
次に、実施の形態１による高周波スイッチの動作について説明する。図２に、ＰＩＮダイオードをオン状態とした時の等価回路を示す。４０はＰＩＮダイオードのオン抵抗である。第１の高周波線路２０ａが所要周波数で１８０°×ｎ＋９０°（ｎ＝０、１、２、・・・）の電気長となっている場合、第１の入出力端子１０ａと第２の入出力端子１０ｂとの間は通過状態となる。
【００１１】
図３に、ＰＩＮダイオードをオフ状態とした時の等価回路を示す。５０はＰＩＮダイオードのオフ容量である。第１の高周波線路２０ａが所要周波数で１８０°×ｎ＋９０°（ｎ＝０、１、２、・・・）の電気長となっている場合であり、かつシャントに装荷されたＰＩＮダイオードのオフ容量と第２の高周波線路２０ｂが所要の周波数で並列共振している場合、第１の入出力端子１０ａと第２の入出力端子１０ｂとの間は遮断状態となる。
【００１２】
以上のように、実施の形態１によれば、信号経路に対して、従来のようにシリーズにスイッチング素子を用いていないため、低損失特性を実現できる。また、オフ状態において、オフ容量と高周波線路の並列共振を用いるため、通過損失とアイソレーションの関係は、オン抵抗とオフ容量のトレードオフの関係ではなくなるため、低損失かつ高アイソレーション特性を実現できる。
【００１３】
また、図４に第２の高周波線路２０ｂにインダクタ６０を用いた場合の構成を示す。図４に示す構成においては、スイッチング素子３０として用いるＰＩＮダイオードのオフ容量とインダクタ６０のインダクタンスが所要の周波数で並列共振するようにすることで、実施の形態１と同様な効果が得られる。
【００１４】
実施の形態２．
図５は、この発明の実施の形態２による高周波スイッチの構成を示す回路図である。図５において、図１ないし図４と同一部分は同一符号を付してその説明は省略する。新たな符号として、１１は制御電圧端子、２１はバイアス線路、７０ａないし７０ｃは第１ないし第３の高周波接地手段である。
【００１５】
この発明の実施の形態３によれば、第１ないし第３の高周波接地手段７０ａないし７０ｃにより、マイクロストリップ線路を用いた場合でも、同一平面上で高周波線路を接地することができる。また、バイアス線路２１が所要周波数で１８０°×ｎ＋９０°（ｎ＝０、１、２・・・）の電気長となっている場合、バイアス回路での損失を低減することができる。
【００１６】
実施の形態３．
図６は、この発明の実施の形態３による高周波スイッチの構成を示す回路図である。図６において、図１ないし図４と同一部分は同一符号を付してその説明は省略する。新たな符号として、２０ｃと２０ｄは第１の入出力端子１０ａと第２の入出力端子１０ｂとの間に直列接続された第３の高周波線路と第４の高周波線路であり、第１の高周波線路２０ａと第２の高周波線路２０ｂは、第３の高周波線路２０ｃと第４の高周波線路２０ｄの接続点とグランドとの間に設けられている。また、図６では、スイッチング素子３０として、ＰＩＮダイオードを用いた例を示している。
【００１７】
次に、実施の形態３による高周波スイッチの動作について説明する。図７に、スイッチング素子３０として用いたＰＩＮダイオードをオン状態とした時の等価回路を示す。４０はＰＩＮダイオードのオン抵抗である。第３の高周波線路２０ｃ、第４の高周波線路２０ｄ、第１の高周波線路２０ａがいずれも所要周波数で１８０°×ｎ＋９０°（ｎ＝０、１、２、・・・）の電気長となっている場合、第１の入出力端子１０ａと第２の入出力端子１０ｂとの間は通過状態となる。
【００１８】
図８に、スイッチング素子３０として用いたＰＩＮダイオードをオフ状態とした時の等価回路を示す。５０はＰＩＮダイオードのオフ容量である。第３の高周波線路２０ｃ、第４の高周波線路２０ｄ、第１の高周波線路２０ａがいずれも所要周波数で１８０°×ｎ＋９０°（ｎ＝０、１、２、・・・）の電気長となっている場合であり、かつシャントに装荷されたＰＩＮダイオードのオフ容量と第２の高周波線路２０ｂが所要の周波数で並列共振している場合、第１の入出力端子１０ａと第２の入出力端子１０ｂとの間は遮断状態となる。
【００１９】
以上のように、実施の形態３によれば、信号経路に対して、従来のようにシリーズにスイッチング素子を用いていないため、低損失特性を実現できる。また、オフ状態において、オフ容量と高周波線路の並列共振を用いるため、通過損失とアイソレーションの関係は、オン抵抗とオフ容量のトレードオフの関係ではなくなるため、低損失かつ高アイソレーション特性を実現できる。
【００２０】
また、第２の高周波線路にインダクタを用いた場合、ＰＩＮダイオードのオフ容量とインダクタのインダクタンスが所要の周波数で並列共振するようにすることで、実施の形態３と同様な効果が得られる。
【００２１】
実施の形態４．
図９は、この発明の実施の形態４による高周波スイッチの構成を示す回路図である。図９に示す高周波スイッチは、図６に示す構成と同様な高周波スイッチを２つ組み合わせたもので、図９において、１０は入力端子、１０ａは第１の出力端子、１０ｂは第２の出力端子を示し、スイッチング素子３０ａ及び３０ｂとして、ＰＩＮダイオードを用いた例を示している。なお、このような高周波スイッチは、図６のみならず、図１、図４、図５に示す構成と同様な高周波スイッチを少なくとも２つ以上組み合わせて構成される。
【００２２】
次に、実施の形態４による高周波スイッチの動作について説明する。図１０に、スイッチング素子３０ａとしての第１のＰＩＮダイオードをオン状態、スイッチング素子３０ｂとしての第２のＰＩＮダイオードをオフ状態とした時の等価回路を示す。４０は第１のＰＩＮダイオードのオン抵抗、５０は第２のＰＩＮダイオードのオフ容量である。第１と第３及び第４の高周波線路２０ａ、２０ｃ、２０ｄ及び２０ａ’、２０ｃ’、２０ｄ’がいずれも所要周波数で１８０°×ｎ＋９０°（ｎ＝０、１、２、・・・）の電気長となっている場合であり、かつシャントに装荷された第２のＰＩＮダイオードのオフ容量５０と第２の高周波線路２０ｂ’が所要の周波数で並列共振している場合、入力端子１０と第１の出力端子１０ａが通過状態となり、入力端子１０と第２の出力端子１０ｂが遮断状態となる。
【００２３】
図１１に、スイッチング素子３０ａとしての第１のＰＩＮダイオードをオフ状態、スイッチング素子３０ｂとしての第２のＰＩＮダイオードをオン状態とした時の等価回路を示す。４０は第２のＰＩＮダイオードのオン抵抗、５０は第１のＰＩＮダイオードのオフ容量である。第１と第３及び第４の高周波線路２０ａ、２０ｃ、２０ｄ及び２０ａ’、２０ｃ’、２０ｄ’がいずれも所要周波数で１８０°×ｎ＋９０°（ｎ＝０、１、２、・・・）の電気長となっている場合であり、かつシャントに装荷された第１のＰＩＮダイオードのオフ容量５０と第２の高周波線路２０ｂが所要の周波数で並列共振している場合、入力端子１０と第１の出力端子１０ａが遮断状態となり、入力端子１０と第２の出力端子１０ｂが通過状態となる。
【００２４】
以上のように、実施の形態４によれば、信号経路に対して、従来のようにシリーズにスイッチング素子を用いていないため、低損失特性を実現できる。また、オフ状態において、オフ容量と高周波線路の並列共振を用いるため、通過損失とアイソレーションの関係は、オン抵抗とオフ容量のトレードオフの関係ではなくなるため、低損失かつ高アイソレーション特性を実現できる。
【００２５】
ここでは、ＳＰＤＴ（Single Pole Double Throw）スイッチについて述べたが、ＳＰＮＴ（Ｎ＝２、３、４、・・・）としても実施の形態４と同様な効果が得られる。
【００２６】
また、第２の高周波線路２０ｂ、２０ｂ’にインダクタを用いた場合、ＰＩＮダイオードのオフ容量とインダクタのインダクタンスが所要の周波数で並列共振するようにすることで、実施の形態４と同様な効果が得られる。
【００２７】
実施の形態１から４では、スイッチング素子として、ＰＩＮダイオードを用いた場合について述べたが、その他ダイオード、トランジスタ、機械的スイッチを用いても同様な効果が得られる。また、少なくとも２つ以上並列に装荷することで、低損失かつ高アイソレーション特性を実現できる。
【図面の簡単な説明】
【００２８】
【図１】この発明の実施の形態１による高周波スイッチの構成を示す回路図である。
【図２】図１のスイッチング素子３０として用いたＰＩＮダイオードをオン状態とした時の等価回路図である。
【図３】図１のスイッチング素子３０として用いたＰＩＮダイオードをオフ状態とした時の等価回路図である。
【図４】図１の第２の高周波線路２０ｂにインダクタ６０を用いた場合の構成を示す回路図である。
【図５】この発明の実施の形態２による高周波スイッチの構成を示す回路図である。
【図６】この発明の実施の形態３による高周波スイッチの構成を示す回路図である。
【図７】図６のスイッチング素子３０として用いたＰＩＮダイオードをオン状態とした時の等価回路図である。
【図８】図６のスイッチング素子３０として用いたＰＩＮダイオードをオフ状態とした時の等価回路図である。
【図９】この発明の実施の形態４による高周波スイッチの構成を示す回路図である。
【図１０】図９のスイッチング素子３０ａとしての第１のＰＩＮダイオードをオン状態、スイッチング素子３０ｂとしての第２のＰＩＮダイオードをオフ状態とした時の等価回路図である。
【図１１】図９のスイッチング素子３０ａとしての第１のＰＩＮダイオードをオフ状態、スイッチング素子３０ｂとしての第２のＰＩＮダイオードをオン状態とした時の等価回路である。
【符号の説明】
【００２９】
１０ａ  第１の入出力端子、１０ｂ  第２の入出力端子、１１  制御電圧端子、２０ａ，２０ａ’  第１の高周波線路、２０ｂ，２０ｂ’  第２の高周波線路、２０ｃ，２０ｃ’  第３の高周波線路、２０ｄ，２０ｄ’  第４の高周波線路、２１  バイアス線路、３０，３０ａ，３０ｂ  スイッチング素子、４０  スイッチング素子としてのＰＩＮダイオードのオン抵抗、５０  スイッチング素子としてのＰＩＮダイオードのオフ容量、６０  インダクタ、７０ａないし７０ｃ  第１ないし第３の高周波接地手段。
【図１】
0005004781.tif 000002
【図２】
0005004781.tif 000003
【図３】
0005004781.tif 000004
【図４】
0005004781.tif 000005
【図５】
0005004781.tif 000006
【図６】
0005004781.tif 000007
【図７】
0005004781.tif 000008
【図８】
0005004781.tif 000009
【図９】
0005004781.tif 000010
【図１０】
0005004781.tif 000011
【図１１】
0005004781.tif 000012