(57)【特許請求の範囲】
【請求項１】
変調信号のシンボルタイミングを再生するタイミング再生回路と、
前記タイミング再生回路の出力信号の周波数ずれを補正するキャリア再生回路と、
複数のタップを備え、前記キャリア再生回路の出力信号の歪を補正するデジタルイコライザと、
前記デジタルイコライザの出力信号のＣ／Ｎ（キャリア／ノイズ）を検出するＣ／Ｎ検出回路と、
前記デジタルイコライザにおいて使用するタップ数を動的に制御し、前記Ｃ／Ｎ検出回路により検出されるＣ／Ｎに応じて、前記デジタルイコライザにおいて使用するタップ数を増加させる制御回路と、
を備え、
前記Ｃ／Ｎ検出回路は、前記デジタルイコライザがＮ個のタップを使用して動作したときのＣ／Ｎを検出し、
前記制御回路は、検出されたＣ／Ｎに応じて、前記デジタルイコライザがＭ個のタップを使用して動作すべき時間を決定する、
ことを特徴とする受信装置（Ｎ、Ｍは共に整数であり、ＭはＮよりも大きい）。
【請求項２】
請求項１に記載の受信装置であって、
前記デジタルイコライザは、
ＦＩＲフィルタと、
前記ＦＩＲフィルタの出力信号に基づいてそのＦＩＲフィルタ各タップに与えるべきタップ係数を生成するタップ係数演算手段を備え、
前記制御回路は、使用しないタップに与えるべきタップ係数をゼロに補正するための制御信号を生成する
ことを特徴とする受信装置。
【請求項３】
請求項１に記載の受信装置であって、
前記制御回路は、前記変調信号の受信開始時からの時間経過に伴って、前記デジタルイコライザにおいて使用するタップ数を増加させる
ことを特徴とする受信装置。
【請求項４】
請求項１に記載の受信装置であって、
前記タイミング再生回路の前段に設けられ、前記変調信号の周波数を粗く調整するＡＦＣ回路をさらに備え、
前記制御回路は、前記変調信号の受信開始時に、前記ＡＦＣ回路が動作すると共に前記キャリア再生回路が停止する第１の動作モードを提供し、前記第１の動作モードに続いて前記ＡＦＣ回路が停止すると共に前記キャリア再生回路が動作する第２の動作モードを提供する
ことを特徴とする受信装置。
【請求項５】
請求項４に記載の受信装置であって、
前記制御回路は、前記第１の動作モード中に前記デジタルイコライザにおいて使用するタップ数を増加させる
ことを特徴とする受信装置。
【請求項６】
請求項４に記載の受信装置であって、
前記制御回路は、前記第２の動作モード中に前記デジタルイコライザにおいて使用するタップ数を増加させる
ことを特徴とする受信装置。
【請求項７】
変調信号のシンボルタイミングを再生し、
シンボルタイミングが再生された信号の周波数ずれを補正し、
複数のタップを備えるデジタルイコライザを用いて、周波数ずれが補正された信号の歪を補正し、
前記デジタルイコライザの出力信号のＣ／Ｎ（キャリア／ノイズ）を検出し、
前記デジタルイコライザにおいて使用するタップ数を動的に制御し、前記Ｃ／Ｎ検出回路により検出されるＣ／Ｎに応じて、前記デジタルイコライザにおいて使用するタップ数を増加させる、
処理を行なう方法において、
前記デジタルイコライザがＮ個のタップを使用して動作したときのＣ／Ｎを検出し、検出したＣ／Ｎに応じて、前記デジタルイコライザがＭ個のタップを使用して動作すべき時間を決定する、
ことを特徴とする受信方法（Ｎ、Ｍは共に整数であり、ＭはＮよりも大きい）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変調信号を受信する受信装置に係わり、特に、信号の歪を補正するためのイコライザを備えるＰＳＫ復調装置に係わる。
【背景技術】
【０００２】
デジタル変調方式の１つとして、ＰＳＫ（Phase Shift Keying）が広く実用化されている。ＰＳＫは、送信データに応じて搬送波の位相を変化させる変調方式であり、例えば、衛星通信等の分野で広く使用されている。
【０００３】
図２２は、一般的なＰＳＫ復調装置の構成を示す図である。このＰＳＫ復調装置は、ＰＳＫ（ＢＰＳＫ、ＱＰＳＫ、８ＰＳＫなど）変調信号を受信して復調する。
直交検波回路１は、ＲＦ帯の入力信号からＰＳＫ変調信号のＩチャネル信号およびＱチャネル信号を得る。Ｉチャネル信号およびＱチャネル信号は、それぞれデジタル化されて出力される。タイミング再生回路２は、Ｉチャネル信号およびＱチャネル信号のシンボルタイミングを再生する。キャリア再生回路３は、受信信号の周波数ずれを補正することにより、キャリアを再生する。ＦＩＲイコライザ４は、Ｉチャネル信号およびＱチャネル信号の歪を補正する。ここで、タイミング再生回路２およびキャリア再生回路３は、それぞれ、ＦＩＲイコライザ４により歪が補正された信号を利用してタイミング再生およびキャリア再生を行うことができる。
【０００４】
特許文献１には、下記の回路を備えるＰＳＫ復調装置が記載されている。デジタル信号生成回路は、変調された入力信号の同期検波を行った後に、Ａ／Ｄ変換をして、位相軸に対応したデジタル信号を生成する。周波数補正値出力回路は、シンボルレートにもとづいて設定された周波数補正値を出力する。周波数補正回路は、周波数補正値にもとづいて、上記デジタル信号に周波数オフセットを与えて周波数補正信号を生成する。タイミング再生回路は、周波数補正信号のシンボルタイミングを抽出して、タイミング再生を行う。Ｃ／Ｎ検出回路は、タイミング再生回路によって得られたシンボルからＣ／Ｎを検出する。最適周波数補正値決定回路は、Ｃ／Ｎが最も高いときの周波数補正値を最適周波数補正値として出力する。キャリア再生回路は、最適周波数補正値により周波数補正およびタイミング再生された信号の周波数ずれを補正してキャリア再生を行う。同期検出回路は、キャリア再生後のシンボルのエラー訂正を行い、ユニークワードを検出する。
【特許文献１】特開２００２−１５８７２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図２２に示すＰＳＫ復調装置においては、周波数ずれ（ここでは、搬送波の周波数と復調装置において直交検波のために使用する正弦波の周波数との差）が大きい場合には、ＦＩＲイコライザ４が発散してしまうことがある。この問題を解決する方法としては、例えば、図２３のフローチャートに示すように、受信開始時にＦＩＲイコライザ４を停止する手順が考えられる。すなわち、ステップＳ１０１において、タイミング再生回路２およびキャリア再生回路３を動作させると共に、ＦＩＲイコライザ４を停止する。この状態において、キャリア再生回路３が周波数ずれを補正する。そして、キャリア再生回路３により周波数ずれが補正された後、ステップＳ１０２において、ＦＩＲイコライザ４を動作させる。
【０００６】
しかし、この手順においては、ＦＩＲイコライザ４が停止している状態でキャリア再生回路３が動作するので、入力信号の歪が大きい場合には、タイミング再生回路２および／
またはキャリア再生回路３の収束時間が長くなることがある。
【０００７】
このように、従来技術においては、歪のある入力信号を安定して復調することと、初期動作の収束時間を短くすることの両立が難しかった。
本発明の目的は、初期動作の収束時間を抑えながら変調信号を安定して受信できる受信装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明に係る受信装置は、変調信号のシンボルタイミングを再生するタイミング再生回路と、前記タイミング再生回路の出力信号の周波数ずれを補正するキャリア再生回路と、複数のタップを備え、前記キャリア再生回路の出力信号の歪を補正するデジタルイコライザと、前記デジタルイコライザにおいて使用するタップ数を動的に制御する制御回路と、を備える。
【０００９】
上記構成の受信装置において、デジタルイコライザのタップ数が少ないと、信号の歪を十分に補正できないので、系の収束時間が長くなる。一方、デジタルイコライザのタップ数が多すぎると、系が発散するおそれがある。本発明によれば、デジタルイコライザにおいて使用するタップ数が動的に制御されるので、安定した受信動作および短い収束時間が実現される。
【００１０】
本発明の受信装置は、デジタルイコライザの出力信号のＣ／Ｎを検出するＣ／Ｎ検出回路をさらに備えるようにしてもよい。この場合、制御回路は、前記Ｃ／Ｎ検出回路により検出されるＣ／Ｎに応じて、前記デジタルイコライザにおいて使用するタップ数を増加させる。Ｃ／Ｎが良好なときは、タップ数を増加させる速度を高くすることにより、系の収束時間をさらに短縮できる。
【発明の効果】
【００１１】
本発明によれば、変調信号を受信する受信装置において、初期動作の収束時間を抑えながら変調信号を安定して受信できる。
【発明を実施するための最良の形態】
【００１２】
図１は、本発明の実施形態の受信装置の構成を示す図である。この受信装置１０は、変調信号を受信する。変調信号は、特に限定されるものではないが、この実施例ではＰＳＫ変調信号である。ＰＳＫ変調信号は、例えば、ＢＰＳＫ、ＱＰＳＫ、８ＰＳＫ等である。そして、受信装置１０は、受信した変調信号を復調する。すなわち、受信装置１０は、変調器（この実施例では、ＰＳＫ変調器）として動作する。
【００１３】
直交検波回路１は、ＲＦ帯の入力信号から、ＰＳＫ変調信号のＩチャネル信号およびＱチャネル信号を得る。入力信号は、特に限定されるものではないが、例えば、衛星通信の無線信号であり、アンテナを介して受信される。また、直交検波回路１は、搬送波とほぼ同じ周波数の正弦波を利用して検波を行う。すなわち、準同期直交検波が行われる。Ｉチャネル信号およびＱチャネル信号は、それぞれデジタル化されて出力される。タイミング再生回路２は、Ｉチャネル信号およびＱチャネル信号のシンボルタイミングを再生する。キャリア再生回路３は、タイミングが再生されたＩチャネル信号およびＱチャネル信号の周波数ずれを補正する。
【００１４】
ＦＩＲイコライザ１１は、複素ＦＩＲフィルタを備え、周波数ずれが補正されたＩチャネル信号およびＱチャネル信号の歪を補正する。なお、タイミング再生回路２およびキャリア再生回路３は、それぞれＦＩＲイコライザ１１の出力信号を利用して、タイミング再生および周波数補正を行うことができる。
【００１５】
制御回路１２は、直交検波回路１、タイミング再生回路２、キャリア再生回路３、ＦＩＲイコライザ１１の動作状態（ＯＮ／ＯＦＦ）を制御する。また、制御回路１２は、ＦＩＲイコライザ１１が使用するタップ数を動的に制御することができる。ここで、「タップ数」とは、ＦＩＲイコライザ１１が備える複素ＦＩＲフィルタが使用するタップの数を意味する。なお、受信信号の歪が大きいときは（すなわち、信号が劣化しているときは）、一般に、ＦＩＲイコライザ１１が使用するタップ数を大きくする必要がある。また、受信信号の歪を精度よく補正する場合も、一般に、ＦＩＲイコライザ１１が使用するタップ数を大きくする必要がある。ただし、ＦＩＲイコライザ１１が使用するタップ数を大きくすると、ＦＩＲイコライザ１１の演算結果が発散しやすくなる。よって、制御回路１２は、ＦＩＲイコライザ１１が使用するタップ数を適切に決定する。
【００１６】
図２は、実施形態の受信装置１０の基本動作を示すフローチャートである。このフローチャートの処理は、この実施例では、変調信号の受信開始時（あるいは、受信装置の電源投入時）に制御回路１２により実行される。
【００１７】
ステップＳ１では、タイミング再生回路２、キャリア再生回路３、ＦＩＲイコライザ１１をＯＮ状態に設定する。また、ＦＩＲイコライザ１１が使用するタップ数として「Ａ」を設定する。これにより、ＦＩＲイコライザ１１は「タップ数＝Ａ」で動作する。「Ａ」は予め決められた整数である。さらに、タイマを起動して「時間Ｔ１」を計時する。ステップＳ１により、タイミング再生回路２はタイミング再生動作を開始し、キャリア再生回路３は周波数補正動作を開始する。また、ＦＩＲイコライザ１１は、「タップ数＝Ａ」で歪補正動作を開始する。
【００１８】
時間Ｔ１が経過してタイマが満了すると、ステップＳ２において、ＦＩＲイコライザ１１が使用するタップ数として「Ｂ」を設定する。これにより、ＦＩＲイコライザ１１は、「タップ数＝Ｂ」で動作するようになる。なお、「Ｂ」は「Ａ」よりも大きな整数である。そして、タイマを起動して「時間Ｔ２」を計時する。
【００１９】
同様に、時間Ｔ２が経過してタイマが満了すると、ステップＳ３において、ＦＩＲイコライザ１１が使用するタップ数として「Ｃ」を設定する。これにより、ＦＩＲイコライザ１１は、「タップ数＝Ｃ」で動作するようになる。なお、「Ｃ」は「Ｂ」よりも大きな整数である。以降、ＦＩＲイコライザ１１が使用するタップ数は、その最大数まで段階的に増加される。そして、ＦＩＲイコライザ１１が使用するタップ数がその最大数に達した後は、受信装置１０は通常の動作モードで変調信号を受信する。
【００２０】
このように、実施形態の受信装置１０においては、変調信号の受信開始時に、ＦＩＲイコライザ１１が使用するタップ数は、時間経過に従って段階的に増加する。すなわち、受信開始時には、ＦＩＲイコライザ１１が使用するタップ数が少ない。このため、ＦＩＲイコライザ１１の演算結果は収束しやすく、安定した受信動作が得られる。また、受信開始直後からＦＩＲイコライザ１１により信号の歪がある程度補正されるので、ＦＩＲイコライザ１１の出力信号がフィードバックされるタイミング再生回路２および／またはキャリア再生回路３のロック時間は短くなる。
【００２１】
なお、タップ数「Ａ」「Ｂ」「Ｃ」．．．および時間「Ｔ１」「Ｔ２」．．．は、それぞれ、例えば、シミュレーション等により予め適正な値が決められるものとする。また、時間「Ｔ１」「Ｔ２」．．．は、シンボル数を用いて定義するようしてもよい。
【００２２】
図３は、直交検波回路１の構成を示す図である。直交検波回路１は、この実施例では、ローカル発振器２１、π／２移相器２２、乗算器２３ａ、２３ｂ、ローパスフィルタ（Ｌ
ＰＦ）２４ａ、２４ｂ、Ａ／Ｄ変換器２５ａ、２５ｂを備える。
【００２３】
ローカル発振器２１は、変調信号の搬送波とほぼ同じ周波数の発振信号を生成する。この発振信号は、例えば、正弦波である。ただし、ローカル発振器２１は、送信装置の発振器とは独立して発振するので、搬送波とこの発振信号との間には周波数ずれが存在する。π／２移相器２２は、発振信号の位相をπ／２だけシフトさせる。乗算器２３ａ、２３ｂは、それぞれ、入力信号に対して発振信号を乗算する。ここで、乗算器２３ａ、２３ｂに供給される発振信号の位相は、互いにπ／２だけシフトしている。よって、変調信号のＩ軸成分およびＱ軸成分（以下、Ｉチャネル信号およびＱチャネル信号）が検出される。ローパスフィルタ２４ａ、２４ｂは、それぞれ、乗算器２３ａ、２３ｂの出力信号の低周波成分を通過させる。Ａ／Ｄ変換器２５ａ、２５ｂは、それぞれローパスフィルタ２４ａ、２４ｂの出力信号をデジタルデータに変換する。
【００２４】
このように、直交検波回路１は、Ｉチャネル信号およびＱチャネル信号のデジタルデータを出力する。すなわち、ＰＳＫ変調信号の準同期直交検波が行われる。
図４は、タイミング再生回路２の構成を示す図である。タイミング再生回路２は、補間部３１、位相比較器３２、ループフィルタ３３、数値制御発振器３４、タップ係数演算部３５を備える。そして、タイミング再生回路２は、シンボルタイミングを再生することによりシンボルデータを再生する。
【００２５】
補間器３１には、直交検波回路１からＩチャネル信号およびＱチャネル信号が入力される。補間器３１は、ＦＩＲフィルタを備え、Ｉチャネル信号およびＱチャネル信号のシンボルタイミングを再生する。これにより、適切なタイミングにおけるＩチャネルデータおよびＱチャネルデータが再生される。なお、このＦＩＲフィルタのタップ係数は、タップ係数演算部３５から与えられる。位相比較器３２は、理想的な位相に対する入力信号の位相誤差を検出する。ループフィルタ３３は、位相比較器３２の出力信号を平滑化する。数値制御発振器（ＮＣＯ：Numerical Controlled Oscillator）３４は、ループフィルタ３３の出力信号に対応する周波数で発振する。この発振周波数は、入力信号のシンボルレートとＡ／Ｄのサンプリング周波数との周波数差に相当する。
また、数値制御発振器３４の出力は、時間経過に伴ってほぼリニアに増加または減少し、上記発振周波数に対応する周期でリセットされる。タップ係数演算部３５は、数値制御発振器３４の出力値に応じてタップ係数を生成して補間器３１に与える。
【００２６】
なお、変調信号を受信する受信装置が備えるタイミング再生回路の構成および動作は、例えば、特許第３５７３６２７号に記載されている。そして、実施形態の受信装置１０が備えるタイミング再生回路２は、特に限定されるものではないが、例えば、特許第３５７３６２７号に記載の構成を採用することができる。
【００２７】
ただし、タイミング再生回路２は、ＦＩＲイコライザ１１の出力信号（すなわち、歪が補正されたＩチャネル信号およびＱチャネル信号）をフィードバック制御信号として利用することができる。この場合、例えば、補間器３１への入力信号がフィードバック制御信号により補正されるようにしてもよい。あるいは、タップ係数演算部３５により得られるタップ係数がフィードバック制御信号により補正されるようにしてもよい。いずれにしても、タイミング再生回路２によるタイミング再生精度（あるいは、シンボルデータ再生精度）は、このフィードバック制御により向上する。また、入力信号が歪んでいる場合であっても、タイミング制御回路２の初期動作時のロック時間は短縮される。
【００２８】
図５は、キャリア再生回路３の構成を示す図である。キャリア再生回路３は、複素乗算器４１、位相比較器４２、ループフィルタ４３、数値制御発振器４４、位相調整部４５を備える。そして、キャリア再生回路３は、Ｉチャネル信号およびＱチャネル信号の周波数
ずれを補正する。
【００２９】
複素乗算器４１には、タイミング再生回路２においてタイミング再生されたＩチャネル信号およびＱチャネル信号が入力される。複素乗算器４１は、Ｉチャネル信号およびＱチャネル信号に対してcosθ信号およびsinθ信号を乗算することにより、変調信号の位相を「θ」だけシフトさせる。これにより、入力信号の周波数が調整される。なお、cosθ信号およびsinθ信号は、位相調整部４５から与えられる。位相比較器４２、ループフィルタ４３、数値制御発振器４４の動作は、それぞれ、タイミング再生回路２の位相比較器３２、ループフィルタ３３、数値制御発振器３４と類似している。すなわち、位相比較器４２は、理想的な位相に対する入力信号の位相誤差を検出する。ループフィルタ４３は、位相比較器４２の出力信号を平滑化する。数値制御発振器４４は、ループフィルタ４３の出力信号に対応する周波数で発振する。この発振周波数は、周波数ずれ（すなわち、搬送波の周波数とローカル発振器の発振周波数との差）に相当する。そして、位相調整部４５は、数値制御発振器４４の出力値に応じてcosθ信号およびsinθ信号を生成する。
【００３０】
キャリア再生回路３は、ＦＩＲイコライザ１１の出力信号（すなわち、歪が補正されたＩチャネル信号およびＱチャネル信号）をフィードバック制御信号として利用することができる。この場合、例えば、複素乗算器４１への入力信号がフィードバック制御信号により補正されるようにしてもよい。あるいは、位相調整部４５により得られるcosθ信号およびsinθ信号がフィードバック制御信号により補正されるようにしてもよい。いずれにしても、キャリア再生回路３による周波数調整精度は、このフィードバック制御により向上する。また、入力信号が歪んでいる場合であっても、キャリア再生回路３の初期動作時のロック時間は短縮される。
【００３１】
図６は、ＦＩＲイコライザ１１の構成を示す図である。ＦＩＲイコライザ１１は、複素ＦＩＲフィルタ５１、識別器５２、タップ係数演算部５３を備える。そして、ＦＩＲイコライザ１１は、Ｉチャネル信号およびＱチャネル信号の歪を補正する。
【００３２】
複素ＦＩＲフィルタ５１には、キャリア再生回路３において周波数ずれが補正されたＩチャネル信号およびＱチャネル信号が入力される。また、複素ＦＩＲフィルタ５１のタップ数は「ｎ＋１」である。そして、複素ＦＩＲフィルタ５１は、タップ係数演算部５３から与えられるタップ係数Ａ(0)〜Ａ(n)、Ｂ(0)〜Ｂ(n)に従って、Ｉチャネル信号およびＱチャネル信号の歪みを補正する。ただし、複素ＦＩＲフィルタ５１が実際に使用するタップの数は、タップ数指示に従う。タップ数指示は、制御回路１２により生成される。
【００３３】
識別器５２は、複素ＦＩＲフィルタ５１への入力信号の歪み量を検出する。識別器５２による検出結果は、Ｉチャネル識別信号（Ｄi）、Ｑチャネル識別信号（Ｄq）、Ｉチャネル誤差信号（Ｅi）、Ｑチャネル誤差信号（Ｅq）として出力される。タップ係数演算部５２は、識別器５２による検出結果に基づいて、タップ係数Ａ(0)〜Ａ(n)、Ｂ(0)〜Ｂ(n)を生成する。このタップ係数は、識別器５２により検出される誤差を最小化するように決定される。
【００３４】
図７は、伝送信号の歪について説明する図である。以下の説明では、図７（ａ）に示すように、送信器から受信器へ経路１を介して信号が伝送されるものとする。ここで、経路１が有線通信であり、分岐ケーブルが設けられているものとする。また、分岐ケーブルの終端のインピーダンスが整合していないものとする。そうすると、分岐ケーブルにおいて反射波が発生する。この場合、受信器は、経路１および経路２の双方から信号を受信することとなる。なお、無線通信においては、マルチパス環境下で同様の状態が起こる。
【００３５】
受信信号の品質は、経路１の伝送遅延と経路２の伝送遅延との差（Δｔ）、および経路
１を介して受信した信号と経路２を介して受信した信号の電力比（Δｐ）に依存する。例えば、図７（ｂ）は、遅延差が小さく、かつ、主波信号に対して反射波信号の電力が十分に小さいときのスペクトラムを示している。図７（ｃ）は、遅延差が小さく、かつ、反射波信号の電力がある程度大きいときのスペクトラムを示している。図７（ｄ）は、遅延差が大きく、かつ、主波信号に対して反射波信号の電力が十分に小さいときのスペクトラムを示している。図７（ｅ）は、遅延差が大きく、かつ、反射波信号の電力がある程度大きいときのスペクトラムを示している。
【００３６】
実施形態のＦＩＲイコライザ１１は、上述したように、信号の歪を補正するために設けられている。遅延差が小さいときの歪は、タップ数が少なくても補正可能である。一方、遅延差が大きいときの歪は、タップ数が多くする必要がある。
【００３７】
図８は、複素ＦＩＲフィルタ５１の基本構成を示す図である。複素ＦＩＲフィルタ５１には、上述したように、Ｉチャネル信号およびＱチャネル信号が入力されると共に、タップ係数Ａ(0)〜Ａ(n)、Ｂ(0)〜Ｂ(n)が与えられる。なお、図８においては、タップ数を切り替える機能は省略されている。タップ数を切り替える機能を備えた複素ＦＩＲフィルタについては後で示す。
【００３８】
複素ＦＩＲフィルタ５１は、Ｉチャネル回路およびＱチャネル回路を備える。Ｉチャネル回路は、乗算器（a0／b0、a1／b1、a2／b2、．．．、an／bn）、遅延素子Ｔ、加算回路６１ａ、６１ｂを備える。１組の乗算器a0／b0には、Ｉチャネル信号が入力される。１組の乗算器a1／b1には、１シンボル時間だけ遅延したＩチャネル信号が入力される。１組の乗算器a2／b2には、さらに１シンボル時間だけ遅延したＩチャネル信号が入力される。同様に、乗算器a3／b3〜an／bnには、それぞれ１シンボル時間ずつ遅延したＩチャネル信号が入力される。なお、図８に示す「Ｔ」は、１シンボル遅延素子である。
【００３９】
乗算器a0は、Iチャネル信号にタップ係数Ａ(0)を乗算し、乗算器b0は、Iチャネル信号にタップ係数Ｂ(0)を乗算する。また、乗算器a1は、遅延したIチャネル信号にタップ係数Ａ(1)を乗算し、乗算器b1は、遅延したIチャネル信号にタップ係数Ｂ(1)を乗算する。同様に、各乗算器は、Ｉチャネル信号に対応するタップ係数を乗算する。そして、加算回路６１ａは、乗算器a0〜anの各乗算結果を足し合わせる。同様に、加算回路６１ｂは、乗算器b0〜bnの各乗算結果を足し合わせる。
【００４０】
Ｑチャネル回路の構成は、上述のＩチャネル回路と同じである。ただし、Ｑチャネル回路においては、Ｑチャネル信号に対してタップ係数Ａ(0)〜Ａ(n)、Ｂ(0)〜Ｂ(n)が乗算される。そして、加算回路６１ｃ、６１ｄは、それぞれ、加算回路６１ａ、６１ｂと同等の加算結果を出力する。
【００４１】
加算器６２ａは、加算回路６１ａの演算結果および加算回路６１ｃの演算結果を加算して出力する。加算器６２ａの出力信号は、歪が補正されたＩチャネル信号である。加算器６２ｂは、加算回路６１ｂの演算結果および加算回路６１ｄの演算結果を加算して出力する。加算器６２ｂの出力信号は、歪が補正されたＱチャネル信号である。
【００４２】
なお、上記構成の複素ＦＩＲフィルタにおいて、例えば、タップ係数Ａ(0)〜Ａ(n)の中のいずれか１つのみを「１」とし、他のすべてのタップ係数を「ゼロ」とすると、入力信号はそのまま出力されることとなる。すなわち「Ｉin＝Ｉout」および「Ｑin＝Ｑout」が得られる。そして、この状態は、ＦＩＲイコライザ１１をＯＦＦ状態にすることと同じである。
【００４３】
また、タップ係数として強制的に「ゼロ」を与えることにより、歪補正のために実際に
使用されるタップ数を変えることができる。例えば、係数Ａ(0)〜Ａ(n)の中のＡ(n/2−1)、Ａ(n/2)、Ａ(n/2＋1)以外の係数を「ゼロ」とし、かつ、係数Ｂ(0)〜Ｂ(n)の中のＢ(n/2−1)、Ｂ(n/2)、Ｂ(n/2＋1)以外の係数を「ゼロ」とするものとする。この場合、歪補正のために実際に使用されるタップ数は「３」となる。なお、「ｎ」は偶数であるものとしている。
【００４４】
図９は、識別器５２の動作を説明する図である。ここでは、変調方式はＱＰＳＫであるものとする。また、ＱＰＳＫにおいて得られる信号は、理想的には、図９（ａ）に示す位相平面において、信号点Ａ（＋１６，＋１６）、信号点Ｂ（−１６，＋１６）、信号点Ｃ（−１６，−１６）、信号点Ｄ（＋１６，−１６）のいずれか１つとして表されるものとする。
【００４５】
変調信号は、一般に、伝送路上で歪む。歪は、位相の変化および振幅の変化として表れる。図９（ａ）では、信号点Ａとして検出されるべき信号が、信号点Ｘ（Ｉx，Ｑx）として検出されている。すなわち、信号点Ｘとして検出されたシンボルは、Ｉ軸方向の誤差として「Ｅi」を有し、Ｑ軸方向の誤差として「Ｅq」を有している。
【００４６】
図９（ｂ）は、識別器５２の出力信号（Ｉチャネル識別信号Ｄi、Ｑチャネル識別信号Ｄq、Ｉチャネル誤差信号Ｅi、Ｑチャネル誤差信号Ｅq）を表す。識別信号Ｄi、Ｄqは、検出された信号点の符号（正／負）を表す。この実施例では、検出された信号点に最も近い理想信号点の座標が出力される。たとえば、図９（ａ）に示す信号点Ｘが検出された場合は、識別信号Ｄi、Ｄqとしてそれぞれ「＋１６」「＋１６」が得られる。また、誤差信号Ｅi、Ｅqは、それぞれ「Ｅi＝Ｄi−Ｉx」「Ｅq＝Ｄq−Ｑx」により算出される。
【００４７】
図１０は、タップ係数演算部５３の構成を示す図である。タップ係数演算部５３は、タップ係数Ａ(0)〜Ａ(n)、Ｂ(0)〜Ｂ(n)を生成するために、各係数に対応する係数計算部７０を備えている。各係数計算部７０は、互いに同じ構成であり、それぞれ演算部７１、セレクタ７２、ループフィルタ７３を備えている。各係数計算部７０には、それぞれ識別信号Ｄi、Ｄqおよび誤差信号Ｅi、Ｅqが与えられる。さらに、各係数計算部７０には、それぞれ対応するイネーブル信号Ｅｎ_A(0)〜Ｅｎ_A(n)、Ｅｎ_B(0)〜Ｅｎ_B(n)が与えられる。イネーブル信号は、上述したタップ数指示に相当し、制御回路１２により生成される。
【００４８】
タップ係数Ａ(0)を生成するための係数計算部７０の動作は下記の通りである。演算部７１は、識別信号Ｄi、Ｄqおよび誤差信号Ｅi、Ｅqに基づいて、仮タップ係数ａ(0)を生成する。なお、演算部７１の構成および動作については、後で詳しく説明する。仮タップ係数ａ(0)は、セレクタ７２の第１入力端子に与えられる。セレクタ７２の第２入力端子には、「ゼロ」が与えられる。セレクタ７２の選択端子にはイネーブル信号Ｅｎ_A(0)が与えられる。そして、セレクタ７２は、イネーブル信号Ｅｎ_A(0)が「１」であれば第１入力端子（仮タップ係数ａ(0)）を選択し、イネーブル信号Ｅｎ_A(0)が「ゼロ」であれば第２入力端子（「ゼロ」）を選択する。ループフィルタ７３は、セレクタ７２の出力を平滑化する。そして、ループフィルタ７３の出力信号が、タップ係数Ａ(0)である。
【００４９】
他の各係数計算部の動作は、基本的に、タップ係数Ａ(0)を生成するための係数計算部７０の動作と同じである。ただし、各係数計算部のセレクタ７２は、それぞれ、対応するイネーブル信号Ｅｎ_A(0)〜Ｅｎ_A(n)、Ｅｎ_B(0)〜Ｅｎ_B(n)により指示された入力信号を選択する。
【００５０】
上記構成のタップ係数演算部５３において、例えば、イネーブル信号Ｅｎ_A(0)、Ｅｎ_B(0)のみが「１」であり、他のイネーブル信号がすべて「ゼロ」であるものとする。この場合、１組のタップ係数Ａ(0)／Ｂ(0)は演算部７１により計算された値であるが、他のタ
ップ係数はすべて「ゼロ」となる。そうすると、ＦＩＲイコライザ１１が歪補正のために使用するタップ数は「１」になる。また、イネーブル信号Ｅｎ_A(0)、Ｅｎ_B(0)、Ｅｎ_A(1)、Ｅｎ_B(1)のみが「１」であり、他のイネーブル信号がすべて「ゼロ」であるものとする。この場合、２組のタップ係数Ａ(0)／Ｂ(0)、Ａ(1)／Ｂ(1)は演算部７１により計算された値であるが、他のタップ係数はすべて「ゼロ」となる。そうすると、ＦＩＲイコライザ１１が歪補正のために使用するタップ数は「２」になる。
【００５１】
図１１は、タップ係数演算部５３が備える演算部の構成を示す図である。ここでは、仮タップ係数ａ(0)〜ａ(n)、ｂ(0)〜ｂ(n)を生成する演算部を１つの回路として記載している。なお、「Ｔ」は遅延素子である。
【００５２】
演算部には、シンボル毎に識別信号Ｄi、Ｄqおよび誤差信号Ｅi、Ｅqが与えられる。そして、仮タップ係数ａ(0)〜ａ(n)は、以下のようにして生成される。なお、「ｎ」は偶数であるものとする。
【００５３】
仮タップ係数ａ(n/2)は、「Ｄi(0)×Ｅi(0)＋Ｄq(0)×Ｅq(0)」により得られる。ここで、「Ｄi(0)」「Ｅi(0)」「Ｄq(0)」「Ｅq(0)」は、それぞれ新たに与えられた識別信号Ｄi、Ｄq、誤差信号Ｅi、Ｅqである。
【００５４】
仮タップ係数ａ(n/2-1)は、「Ｄi(0)×Ｅi(1)＋Ｄq(0)×Ｅq(1)」により得られる。ここで、「Ｅi(1)」「Ｅq(1)」は、それぞれ１つ前のシンボルに対して与えられた誤差信号Ｅi、Ｅqである。また、仮タップ係数ａ(n/2-2)は、「Ｄi(0)×Ｅi(2)＋Ｄq(0)×Ｅq(2)」により得られる。ここで、「Ｅi(2)」「Ｅq(2)」は、それぞれ２つ前のシンボルに対して与えられた誤差信号Ｅi、Ｅqである。仮タップ係数ａ(n/2−3)〜ａ(0)も同様にして計算される。
【００５５】
仮タップ係数ａ(n/2+1)は、「Ｄi(1)×Ｅi(0)＋Ｄq(1)×Ｅq(0)」により得られる。ここで、「Ｄi(1)」「Ｄq(1)」は、それぞれ１つ前のシンボルに対して与えられた識別信号Ｄi、Ｄqである。また、仮タップ係数ａ(n/2+2)は、「Ｄi(2)×Ｅi(0)＋Ｄq(2)×Ｅq(0)」により得られる。ここで、「Ｄi(2)」「Ｄq(2)」は、それぞれ２つ前のシンボルに対して与えられた識別信号Ｄi、Ｄqである。仮タップ係数ａ(n/2+3)〜ａ(n)も同様にして計算される。
【００５６】
仮タップ係数ｂ(0)〜ｂ(n)は、基本的に、仮タップ係数ａ(0)〜ａ(n)と同様の演算により算出される。ただし、仮タップ係数ｂ(0)〜ｂ(n)を算出する際には、「Ｄi」の代わりに「−Ｄi」が使用される。
【００５７】
ＦＩＲイコライザ１１が使用するタップ数を動的に変更する機能は、図１０に示す実施例では、タップ係数演算部により実現されている。しかし、本発明はこの構成に限定されるものではない。すなわち、タップ数を変更する機能は、他の構成により実現するようにしてもよい。
【００５８】
図１２は、タップ数を変更する機能を備えた複素ＦＩＲフィルタ５１の構成を示す図である。この複素ＦＩＲフィルタの基本構成は、図８を参照しながら説明した通りである。ただし、この複素ＦＩＲフィルタには、制御回路１２により生成されるイネーブル信号Ｅｎ_A(0)〜Ｅｎ_A(n)、Ｅｎ_B(0)〜Ｅｎ_B(n)が与えられる。
【００５９】
Ｉチャネル回路において、乗算器a0〜anの出力信号は、それぞれ対応するセレクタ８１の第１入力端子に与えられる。各セレクタ８１の第２入力端子には、それぞれ「ゼロ」が与えられる。各セレクタ８１の選択端子には、それぞれイネーブル信号Ｅｎ_A(0)〜Ｅｎ_
A(n)が与えられる。各セレクタ８１は、イネーブル信号Ｅｎが「１」であれば第１入力端子（与えられたタップ係数）を選択し、イネーブル信号Ｅｎが「ゼロ」であれば第２入力端子（「ゼロ」）を選択する。
【００６０】
図面を見やすくするために省略しているが、乗算器b0〜bnの出力信号も同様にセレクタに与えられる。ただし、これらのセレクタは、イネーブル信号Ｅｎ_B(0)〜Ｅｎ_B(n)により制御される。また、Ｑチャネル回路の構成および動作も、基本的に、Ｉチャネル回路と同じである。
【００６１】
上記構成の複素ＦＩＲフィルタにおいて、例えば、イネーブル信号Ｅｎ_A(n/2-1)〜Ｅｎ_A(n/2+1)、Ｅｎ_B(n/2-1)〜Ｅｎ_B(n/2+1)のみを「１」にすれば、タップ係数Ａ(n/2-1)〜Ａ(n/2+1)、Ｂ(n/2-1)〜Ｂ(n/2+1)のみが有効になる。すなわち、ＦＩＲイコライザ１１において歪補償のために使用されるタップ数は「３」になる。同様に、たとえば、イネーブル信号Ｅｎ_A(n/2-2)〜Ｅｎ_A(n/2+2)、Ｅｎ_B(n/2-2)〜Ｅｎ_B(n/2+2)のみを「１」にすれば、ＦＩＲイコライザ１１において使用されるタップ数は「５」になる。
【００６２】
このように、実施形態の受信装置１０においては、イネーブル信号Ｅｎを利用して使用すべきタップ数を変更することができる。例えば、図２に示すシーケンスは、タイマを用いて時間Ｔ１、Ｔ２、．．．を計時し、そのタイマが満了するタイミングでイネーブル信号を切替えることにより、タップ数の変更が実現される。
【００６３】
図１３は、本発明の第２の実施形態の受信装置の構成を示す図である。第２の実施形態の受信装置の基本構成は、図１に示した受信装置１０と同じである。ただし、第２の実施形態の受信装置においては、タイミング再生回路２の前段にＡＦＣ（Automatic Frequency Control）回路１３が設けられている。ＡＦＣ回路１３は、入力信号の周波数を粗く調整する。すなわち、ＡＦＣ回路１３により、周波数ずれが低い精度で補正される。なお、この周波数ずれは、キャリア再生回路３により高い精度で補正される。
【００６４】
制御回路１４は、タイミング再生回路２、キャリア再生回路３、ＦＩＲイコライザ１１に加えて、ＡＦＣ回路１３も制御する。
図１４は、ＡＦＣ回路１３の構成を示す図である。ＡＦＣ回路１３の構成は、図５に示すキャリア再生回路３と類似している。すなわち、ＡＦＣ回路１３は、回転器９１、周波数比較器９２、ループフィルタ９３、数値制御発振器９４、回転角調整部９５を備える。そして、ＡＦＣ回路１３は、キャリア再生回路３よりも低い精度で、Ｉチャネル信号およびＱチャネル信号の周波数ずれを補正する。
【００６５】
回転器９１には、タイミング再生回路２においてタイミング再生されたＩチャネル信号およびＱチャネル信号が入力される。回転器９１は、回転角調整部９５により生成される回転角指示信号に応じて、入力信号の位相を「θ」だけシフトさせる。これにより、入力信号の周波数が調整される。周波数比較器９２、ループフィルタ９３、数値制御発振器９４の動作は、それぞれ、キャリア再生回路３の位相比較器４２、ループフィルタ４３、数値制御発振器４４と類似している。すなわち、周波数比較器９２は、理想的な周波数に対する入力信号の周波数誤差を検出する。ループフィルタ９３は、周波数比較器９２の出力信号を平滑化する。数値制御発振器９４は、ループフィルタ９３の出力信号に対応する周波数で発振する。この発振周波数は、概ね、周波数ずれ（すなわち、搬送波の周波数とローカル発振器の発振周波数との差）に相当する。そして、回転角調整部９５は、数値制御発振器９４の出力値に応じて回転角指示信号を生成する。
【００６６】
ＡＦＣ回路１３は、ＦＩＲイコライザ１１の出力信号（すなわち、歪が補正されたＩチャネル信号およびＱチャネル信号）をフィードバック制御信号として利用することができ
る。この場合、例えば、回転器９１への入力信号がフィードバック制御信号により補正されるようにしてもよい。あるいは、回転角調整部９５により得られる回転角指示信号がフィードバック制御信号により補正されるようにしてもよい。いずれにしても、フィードバック制御によりＡＦＣ回路１３の初期動作時のロック時間は短縮される。
【００６７】
図１５は、第２の実施形態の受信装置の動作を示すフローチャートである。このフローチャートの処理は、この実施例では、変調信号の受信開始時（あるいは、受信装置の電源投入時）に制御回路１４により実行される。
【００６８】
ステップＳ１１では、ＡＦＣ回路１３、タイミング再生回路２、ＦＩＲイコライザ１１をＯＮ状態に設定する。一方、キャリア再生回路３はＯＦＦ状態とする。また、ＦＩＲイコライザ１１が使用するタップ数として「Ａ」を設定する。これにより、ＦＩＲイコライザ１１は「タップ数＝Ａ」で動作する。「Ａ」は予め決められた整数である。さらに、タイマを起動して「時間Ｔ１」を計時する。ステップＳ１１により、ＡＦＣ回路１３は周波数の粗調整を開始し、タイミング再生回路２はタイミング再生動作を開始する。また、ＦＩＲイコライザ１１は、「タップ数＝Ａ」で歪補正動作を開始する。
【００６９】
時間Ｔ１が経過してタイマが満了すると、ステップＳ１２において、ＦＩＲイコライザ１１が使用するタップ数として「Ｂ」を設定する。これにより、ＦＩＲイコライザ１１は「タップ数＝Ｂ」で動作するようになる。なお、「Ｂ」は「Ａ」よりも大きな整数である。そして、タイマを起動して「時間Ｔ２」を計時する。
【００７０】
時間Ｔ２が経過してタイマが満了すると、ステップＳ１３において、ＡＦＣ回路１３を停止すると共に、キャリア再生回路３を起動する。また、ＦＩＲイコライザ１１が使用するタップ数として「Ｃ」を設定する。これにより、ＦＩＲイコライザ１１は、「タップ数＝Ｃ」で動作するようになる。なお、「Ｃ」は「Ｂ」よりも大きな整数である。そして、タイマを起動して「時間Ｔ３」を計時する。
【００７１】
時間Ｔ３が経過してタイマが満了すると、ステップＳ１４において、ＦＩＲイコライザ１１が使用するタップ数として「Ｄ」を設定する。これにより、ＦＩＲイコライザ１１は「タップ数＝Ｄ」で動作するようになる。なお、「Ｄ」は「Ｃ」よりも大きな整数である。以降、この状態で通常の受信動作を継続する。
【００７２】
このように、第２の実施形態の受信装置においては、変調信号の受信開始時にはＡＦＣ回路１３を利用して低い精度で周波数ずれが補正され、その後、キャリア再生回路３を利用して高い精度で周波数ずれが補正される。なお、ＦＩＲイコライザ１１が使用するタップ数は、図１に示す受信装置１０と同様に、時間経過に従って段階的に増加する。したがって、第２の実施形態の構成によれば、ＡＦＣ動作と並列に歪補正動作が行われるので、入力信号の歪が小さな遅延差に起因するものである場合（図７（ｂ）、図７（ｃ）参照）、より高速かつ正確に周波数の粗調整を行うことができる。
【００７３】
タップ数「Ａ」〜「Ｃ」．．．および時間「Ｔ１」〜「Ｔ３」．．．は、それぞれ、例えば、シミュレーション等により予め適正な値が決められるものとする。なお、タップ数「Ｄ」は、ＦＩＲイコライザ１１が備えるタップの総数である。
【００７４】
図１６は、本発明の第３の実施形態の受信装置の構成を示す図である。第３の実施形態の受信装置の基本構成は、図１３に示した第２の実施形態と同じである。ただし、第３の実施形態の受信装置は、ＦＩＲイコライザ１１の出力信号のキャリア／ノイズ比（Ｃ／Ｎ：Carrier/Noise）を検出するＣ／Ｎ検出回路１５を備える。また、制御回路１６は、Ｃ／Ｎ検出回路１５により検出されるＣ／Ｎに基づいて、ＡＦＣ回路１３、タイミング再生
回路２、キャリア再生回路３、ＦＩＲイコライザ１１を制御する。
【００７５】
図１７は、Ｃ／Ｎ検出回路１５の構成および動作を説明する図である。Ｃ／Ｎ検出回路１５は、図１７（ａ）に示すように、振幅誤差検出部１０１および振幅誤差積分部１０２を備える。振幅誤差検出部１０１は、例えばシンボル毎に、ＩチャネルデータおよびＱチャネルデータを取得し、変調信号の振幅を検出する。ＩチャネルデータおよびＱチャネルデータを、図１７（ｂ）に示すように、それぞれ「Ｉ」「Ｑ」と表すものとすると、信号の振幅は下式により表される。
振幅＝（Ｉ2＋Ｑ2）1/2
振幅誤差検出部１０１は、算出した振幅値と基準振幅値との差分（すなわち、誤差）を計算する。なお、基準振幅値は、システムの設計段階に予め決められているものとする。振幅誤差積分部１０２は、所定期間、振幅誤差検出部１０１により得られる振幅誤差データを累積的に加算する。すなわち、振幅誤差データが積分される。そして、Ｃ／Ｎ検出回路１５は、この積分結果をＣ／Ｎ標示データとして出力する。なお、Ｃ／Ｎ検出回路１５は、例えば、上述した特許文献１に記載の構成であってもよい。
【００７６】
Ｃ／Ｎが低いとき（すなわち、ノイズにより変調信号の振幅のばらつきが大きいとき）は、図１７（ｃ）に示すように、Ｃ／Ｎ検出回路１５から出力されるＣ／Ｎ標示データは大きい。反対に、Ｃ／Ｎが高いとき（すなわち、ノイズが小さく変調信号の振幅がほぼ基準振幅であるとき）は、Ｃ／Ｎ標示データは小さい。
【００７７】
図１８は、ＰＳＫ変調信号のＩ−Ｑコンスタレーションを示す図である。図１８（ａ）は、Ｃ／Ｎが低い状態を示している。一方、図１８（ｂ）は、Ｃ／Ｎが高い状態を示している。なお、図１８（ａ）および図１８（ｂ）は、いずれもキャリア再生が行われていない状態を示している。
【００７８】
ここで、ＡＦＣ回路１３、タイミング再生回路２、およびＦＩＲイコライザ１１の収束時間は、Ｃ／Ｎ検出回路１５により検出されるＣ／Ｎ値に依存する。すなわち、Ｃ／Ｎが低ければ収束時間は長くなり、Ｃ／Ｎが高ければ収束時間は短くなる。そこで、第３の実施形態の受信装置においては、Ｃ／Ｎ値に基づいて収束時間を推定し、その推定時間に従ってタップ数を増加させる速度（すなわち、受信開始時から通常受信モードに移行するまでの時間）を調整する。
【００７９】
図１９は、第３の実施形態の受信装置の動作を示すフローチャートである。このフローチャートの処理は、この実施例では、変調信号の受信開始時（あるいは、受信装置の電源投入時）に制御回路１６により実行される。
【００８０】
ステップＳ２１では、タイミング再生回路２をＯＮ状態に設定する。一方、ＡＦＣ回路１３、キャリア再生回路３、ＦＩＲイコライザ１１はＯＦＦ状態とする。そして、タイマを起動して「時間Ｔ１」を計時する。すなわち、受信開始時には、時間Ｔ１が経過するまでの期間、タイミング再生動作のみを行う。
【００８１】
時間Ｔ１が経過してタイマが満了すると、ステップＳ２２において、Ｃ／Ｎ検出回路１５にＣ／Ｎを検出させる。そして、Ｃ／Ｎ検出回路１５により検出されたＣ／Ｎに応じてステップＳ２３で使用すべき「時間Ｔ２」を決定する。
【００８２】
ステップＳ２３では、ＡＦＣ回路１３及びＦＩＲイコライザ１１の動作を開始させる。また、ＦＩＲイコライザ１１が使用するタップ数として「Ａ」を設定する。これにより、ＦＩＲイコライザ１１は「タップ数＝Ａ」で動作する。「Ａ」は予め決められた整数である。さらに、タイマを起動して「時間Ｔ２」を計時する。
【００８３】
時間Ｔ２が経過してタイマが満了すると、ステップＳ２４において、Ｃ／Ｎ検出回路１５にＣ／Ｎを検出させる。そして、Ｃ／Ｎ検出回路１５により検出されたＣ／Ｎに応じてステップＳ２５で使用すべき「時間Ｔ３」を決定する。
【００８４】
ステップＳ２５では、ＦＩＲイコライザ１１が使用するタップ数として「Ｂ」を設定する。これにより、ＦＩＲイコライザ１１は「タップ数＝Ｂ」で動作する。「Ｂ」は「Ａ」よりも大きな予め決められた整数である。さらに、タイマを起動して「時間Ｔ３」を計時する。
【００８５】
時間Ｔ３が経過してタイマが満了すると、ステップＳ２６において、Ｃ／Ｎ検出回路１５にＣ／Ｎを検出させる。そして、Ｃ／Ｎ検出回路１５により検出されたＣ／Ｎに応じてステップＳ２７で使用すべき「時間Ｔ４」を決定する。
【００８６】
ステップＳ２７では、ＡＦＣ回路１３を停止すると共に、キャリア再生回路３を起動する。また、ＦＩＲイコライザ１１が使用するタップ数として「Ｃ」を設定する。これにより、ＦＩＲイコライザ１１は「タップ数＝Ｃ」で動作する。「Ｃ」は「Ｂ」よりも大きな予め決められた整数である。さらに、タイマを起動して「時間Ｔ４」を計時する。以降、ＦＩＲイコライザ１１が使用するタップ数は、その最大数まで段階的に増加される。そして、ＦＩＲイコライザ１１が使用するタップ数がその最大数に達した後は、受信装置１０は通常の動作モードで変調信号を受信する。
【００８７】
このように、第３の実施形態の受信装置においては、Ｃ／Ｎに応じて時間Ｔ１、Ｔ２、Ｔ３、．．．が決定される。すなわち、例えば、Ｃ／Ｎが高いとき（すなわち、ノイズが小さいとき）は、Ｃ／Ｎが低いときと比較して、時間Ｔ１、Ｔ２、Ｔ３、．．．は短く設定される。したがって、受信開始時から通常動作モードに移行するまでの時間を短くすることができる。ユーザにとっては、受信開始時の待ち時間が短くなる。
【００８８】
なお、タップ数「Ａ」〜「Ｃ」．．．は、シミュレーション等により予め適正な値が決められるものとする。また、Ｃ／Ｎ値と「Ｔ２」〜「Ｔ４」．．．との対応関係は、シミュレーション等により予め求められているものとする。
【００８９】
図２０は、本発明に係わる復調回路の構成を示す図である。図２０において、ＡＦＣ回路１３、タイミング再生回路２、キャリア再生回路３、ＦＩＲイコライザ１１、Ｃ／Ｎ検出回路１５、制御回路１６は、上述した通りである。Ａ／Ｄコンバータ１１１は、Ｉチャネル信号およびＱチャネル信号をデジタルデータに変換する。エラー訂正回路１１２は、ＦＩＲイコライザ１１から出力されるＩチャネル信号およびＱチャネル信号から送信データを再生し、さらにエラー訂正処理を実行してＴＳ形式のデータ列を出力する。
【００９０】
なお、この復調回路は、例えば、１つの半導体チップ上に形成される。また、図２０に示す例では、第３の実施形態の受信装置を想定しているが、第１の実施形態または第２の実施形態の受信装置を対応する復調回路を構成するようにしてもよい。
【００９１】
図２１は、本発明に係わる衛星放送受信システムの構成を示す図である。図２１において、衛星放送信号は、ｎ相ＰＳＫ変調信号であり、アンテナを介してセットトップボックス１２０に入力される。セットトップボックス１２０は、ＲＦ部１２１、復調ＬＳＩ１２２、ＭＰＥＧデコーダ１２３、フロントパネルコントローラ１２４、メモリ１２５、Ａ／Ｖアンプ１２６を備える。
【００９２】
ＲＦ部１２１は、図１に示す直交検波回路１に相当し、Ｉチャネル信号およびＱチャネ
ル信号を生成する。復調ＬＳＩ１２２は、図２０に示す構成であり、受信変調信号を復調してＴＳ形式のデータ列を再生する。ＭＰＥＧデコーダ１２３は、フロントパネルコントローラ１２４からに指示に従い、メモリ１２５を利用して画像データおよび音声データを再生する。Ａ／Ｖアンプ１２６は、再生された画像データおよび音声データを増幅する。そして、表示装置１３０は、再生された画像を表示し、再生された音声を出力する。
【００９３】
なお、上述の実施例に記載の受信装置は、ＦＩＲフィルタを備えるＦＩＲイコライザを用いて信号の歪を補正しているが、本発明はこの構成に限定されるものではない。ＦＩＲイコライザの代わりに他のデジタルフィルタを利用することも可能である。
【００９４】
（付記１）
変調信号のシンボルタイミングを再生するタイミング再生回路と、
前記タイミング再生回路の出力信号の周波数ずれを補正するキャリア再生回路と、
複数のタップを備え、前記キャリア再生回路の出力信号の歪を補正するデジタルイコライザと、
前記デジタルイコライザにおいて使用するタップ数を動的に制御する制御回路と、
を備える受信装置。
（付記２）
付記１に記載の受信装置であって、
前記デジタルイコライザは、ＦＩＲフィルタを含むＦＩＲイコライザである
ことを特徴とする受信装置。
（付記３）
付記１に記載の受信装置であって、
前記デジタルイコライザは、
ＦＩＲフィルタと、
前記ＦＩＲフィルタの出力信号に基づいてそのＦＩＲフィルタ各タップに与えるべきタップ係数を生成するタップ係数演算手段を備え、
前記制御回路は、使用しないタップに与えるべきタップ係数をゼロに補正するための制御信号を生成する
ことを特徴とする受信装置。
（付記４）
付記１に記載の受信装置であって、
前記変調信号はＰＳＫ変調信号である
ことを特徴とする受信装置。
（付記５）
付記１に記載の受信装置であって、
前記制御回路は、前記変調信号の受信開始時からの時間経過に伴って、前記デジタルイコライザにおいて使用するタップ数を増加させる
ことを特徴とする受信装置。
（付記６）
付記１に記載の受信装置であって、
前記タイミング再生回路の前段に設けられ、前記変調信号の周波数を粗く調整するＡＦＣ回路をさらに備え、
前記制御回路は、前記変調信号の受信開始時に、前記ＡＦＣ回路が動作すると共に前記キャリア再生回路が停止する第１の動作モードを提供し、前記第１の動作モードに続いて前記ＡＦＣ回路が停止すると共に前記キャリア再生回路が動作する第２の動作モードを提供する
ことを特徴とする受信装置。
（付記７）
付記６に記載の受信装置であって、
前記制御回路は、前記第１の動作モード中に前記デジタルイコライザにおいて使用するタップ数を増加させる
ことを特徴とする受信装置。
（付記８）
付記６に記載の受信装置であって、
前記制御回路は、前記第２の動作モード中に前記デジタルイコライザにおいて使用するタップ数を増加させる
ことを特徴とする受信装置。
（付記９）
付記１に記載の受信装置であって、
前記デジタルイコライザの出力信号のＣ／Ｎを検出するＣ／Ｎ検出回路をさらに備え、
前記制御回路は、前記Ｃ／Ｎ検出回路により検出されるＣ／Ｎに応じて、前記デジタルイコライザにおいて使用するタップ数を増加させる
ことを特徴とする受信装置。
（付記１０）
付記９に記載の受信装置であって、
前記Ｃ／Ｎ検出回路は、前記デジタルイコライザがＮ個のタップを使用して動作したときのＣ／Ｎを検出し、
前記制御回路は、検出されたＣ／Ｎに応じて、前記デジタルイコライザがＭ個のタップを使用して動作すべき時間を決定する
ことを特徴とする受信装置（Ｎ、Ｍは共に整数であり、ＭはＮよりも大きい）。
（付記１１）
変調信号のシンボルタイミングを再生し、
シンボルタイミングが再生された信号の周波数ずれを補正し、
複数のタップを備えるデジタルイコライザを用いて、周波数ずれが補正された信号の歪を補正し、
前記デジタルイコライザにおいて使用するタップ数を動的に制御する、
ことを特徴とする受信方法。
【図面の簡単な説明】
【００９５】
【図１】本発明の実施形態の受信装置の構成を示す図である。
【図２】実施形態の受信装置の基本動作を示すフローチャートである。
【図３】直交検波回路の構成を示す図である。
【図４】タイミング再生回路の構成を示す図である。
【図５】キャリア再生回路の構成を示す図である。
【図６】ＦＩＲイコライザの構成を示す図である。
【図７】伝送信号の歪について説明する図である。
【図８】複素ＦＩＲフィルタの基本構成を示す図である。
【図９】識別器の動作を説明する図である。
【図１０】タップ係数演算部の構成を示す図である。
【図１１】タップ係数演算部が備える演算部の構成を示す図である。
【図１２】タップ数を切り替える機能を備えた複素ＦＩＲフィルタの構成を示す図である。
【図１３】第２の実施形態の受信装置の構成を示す図である。
【図１４】ＡＦＣ回路の構成を示す図である。
【図１５】第２の実施形態の受信装置の動作を示すフローチャートである。
【図１６】本発明の第３の実施形態の受信装置の構成を示す図である。
【図１７】Ｃ／Ｎ検出回路の構成および動作を説明する図である。
【図１８】ＰＳＫ変調信号のＩ−Ｑコンスタレーションを示す図である。
【図１９】第３の実施形態の受信装置の動作を示すフローチャートである。
【図２０】本発明に係わる復調回路の構成を示す図である。
【図２１】本発明に係わる衛星放送受信システムの構成を示す図である。
【図２２】一般的なＰＳＫ復調装置の構成を示す図である。
【図２３】従来技術における受信開始時の動作手順を示すフローチャートである。
【符号の説明】
【００９６】
１      直交検波回路
２      タイミング再生回路
３      キャリア再生回路
１０    受信装置
１１    ＦＩＲイコライザ
１２    制御回路
１３    ＡＦＣ回路
１４    制御回路
１５    Ｃ／Ｎ検出回路
１６    制御回路
【図１】
0004967977.tif 000002
【図２】
0004967977.tif 000003
【図３】
0004967977.tif 000004
【図４】
0004967977.tif 000005
【図５】
0004967977.tif 000006
【図６】
0004967977.tif 000007
【図７】
0004967977.tif 000008
【図８】
0004967977.tif 000009
【図９】
0004967977.tif 000010
【図１０】
0004967977.tif 000011
【図１１】
0004967977.tif 000012
【図１２】
0004967977.tif 000013
【図１３】
0004967977.tif 000014
【図１４】
0004967977.tif 000015
【図１５】
0004967977.tif 000016
【図１６】
0004967977.tif 000017
【図１７】
0004967977.tif 000018
【図１８】
0004967977.tif 000019
【図１９】
0004967977.tif 000020
【図２０】
0004967977.tif 000021
【図２１】
0004967977.tif 000022
【図２２】
0004967977.tif 000023
【図２３】
0004967977.tif 000024