(57)【特許請求の範囲】
【請求項１】
発光サイリスタよりなる発光素子が直線状に配列され、発光素子の発光を光書込み用として利用する転送機能を持った自己走査型発光素子アレイであって、
前記発光素子のそれぞれを順に光書込み可能な状態とする転送動作において、当該発光素子が光書込み可能な期間に、光書込みを行わないときは、オンした当該発光素子が再びオンするように電流を間欠的に与える
ことを特徴とする自己走査型発光素子アレイの駆動方法。
【請求項２】
前記発光素子の駆動において、２値以上の出力電流値をとることの可能な定電流回路で駆動することを特徴とする請求項１に記載の自己走査型発光素子アレイの駆動方法。
【請求項３】
転送のために必要な重なり時間を十分大きくとった場合に、転送動作が可能な電圧の絶対値をＶ０、クロックラインの容量をＣ、光書込みを行わないときの電流値をＩｎとしたときに、転送のために必要な重なり時間ｔａを、
ＣＶ０／Ｉｎ＜ｔａ＜５×ＣＶ０／Ｉｎ
とすることを特徴とする請求項２に記載の自己走査型発光素子アレイの駆動方法。
【請求項４】
前記発光素子の駆動において、２値以上の抵抗値をとることの可能な抵抗選択回路と定電圧回路とで駆動すること特徴とする請求項１に記載の自己走査型発光素子アレイの駆動方法。
【請求項５】
転送のために必要な重なり時間を十分大きくとった場合に、転送動作が可能な電圧の絶対値をＶ０、クロックラインの容量をＣ、光書込みを行わないときの出力抵抗値をＲｎ、クロックラインの電圧をＶＳとしたときに、転送のために必要な重なり時間ｔａを、
−ＲｎＣｌｎ（１−Ｖ０／ＶＳ）＜ｔａ＜−５×ＲｎＣｌｎ（１−Ｖ０／ＶＳ）
とすることを特徴とする請求項４に記載の自己走査型発光素子アレイの駆動方法。
【請求項６】
光書込みを行わないときの電流を、光書込みを行うときの電流に重畳して印加することを特徴とする請求項２または４に記載の自己走査型発光素子アレイの駆動方法。
【請求項７】
発光サイリスタよりなる発光素子が直線状に配列され、発光素子の発光を光書込み用として利用する転送機能を持った自己走査型発光素子アレイと、
前記発光素子を順に光書込み可能な状態とする転送動作において、当該発光素子のそれぞれが光書込み可能な期間に、光書込みを行わないときは、オンした当該発光素子が再びオンするように電流を間欠的に与える定電流回路と
を備えることを特徴とする光書込みヘッド。
【請求項８】
前記定電流回路は、カレントミラーにより構成されていることを特徴とする請求項７に記載の光書込みヘッド。
【請求項９】
前記定電流回路は、抵抗選択回路と定電圧回路とで構成されていることを特徴とする請求項７に記載の光書込みヘッド。
【請求項１０】
請求項７，８または９に記載の光書込みヘッドを備えることを特徴とする光プリンタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自己走査型発光素子アレイの駆動方法、特に非分離型の自己走査型発光素子アレイの駆動方法に関する。本発明は、さらに、このような駆動方法を実行する駆動回路を備える光書込みヘッドに関する。
【背景技術】
【０００２】
多数個の発光素子を同一基板上に集積した発光素子アレイは、その駆動用ＩＣと組み合わせて光プリンタヘッド等の光書込みヘッドとして利用されている。本発明者らは、発光素子アレイの構成要素としてＰＮＰＮ構造を持つ３端子発光サイリスタに注目し、発光点の自己走査が実現できることを既に提案し（特許文献１，２，３，４参照）、光プリンタヘッドとして実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光素子アレイを作製できること等を示した。
【０００３】
さらに本発明者らは、スイッチ素子（発光サイリスタ）アレイをシフト部として、発光部である発光素子（発光サイリスタ）アレイと分離した構造の自己走査型発光素子アレイを提案している（特許文献５参照）。
【０００４】
以下、前者のシフト機能と発光機能の両方を同じ素子に担わせた自己走査型発光素子アレイを非分離型と言い、後者のシフト機能（転送機能）と発光機能を別々のサイリスタに担わせた自己走査型発光素子アレイを分離型と言うものとする。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１−２３８９６２号公報
【特許文献２】特開平２−１４５８４号公報
【特許文献３】特開平２−９２６５０号公報
【特許文献４】特開平２−９２６５１号公報
【特許文献５】特開平２−２６３６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
非分離型の自己走査型発光素子アレイでは、書込みの位置情報を記憶しておくため、画像データが０（非書込み）の所でもわずかながら発光してしまう（バイアス光）。このため、非分離型の自己走査型発光素子アレイを光書込みヘッドに利用すると、画質の低下を招いてしまう。そこで、発光が漏れないように遮蔽したサイリスタにシフト機能をもたせ、画像データが０のときには全く発光しないようにしたのが分離型である。分離型は、バイアス光は低減できるが、次のような問題がある。
１．回路が複雑になりチップ寸法が大きくなる。すなわち、高価になる。
２．シフト部駆動用に別に電力が必要となる。シフト部の電力は、クロックラインの電流制限抵抗の大きさで決まるが、高速で転送させるためには電流制限抵抗を小さくしてクロックラインの時定数を小さくする必要がある。このため、転送速度によっては光書込みに寄与する電流の数分の１の電流を流す必要があり、チップの消費電力を引き上げ、温度上昇を招いていた。
【０００７】
本発明の目的は、上記のような問題点を有する分離型の自己走査型発光素子アレイではなく、非分離型の自己走査型発光素子アレイにおいて、バイアス光を低減できる駆動方法を提供することにある。
【０００８】
本発明の他の目的は、このような駆動方法を実現する駆動回路を有する光書込みヘッドを提供することにある。
【課題を解決するための手段】
【０００９】
請求項１に記載の発明は、発光サイリスタよりなる発光素子が直線状に配列され、発光素子の発光を光書込み用として利用する転送機能を持った自己走査型発光素子アレイであって、前記発光素子のそれぞれを順に光書込み可能な状態とする転送動作において、当該発光素子が光書込み可能な期間に、光書込みを行わないときは、オンした当該発光素子が再びオンするように電流を間欠的に与えることを特徴とする自己走査型発光素子アレイの駆動方法である。
【００１０】
請求項２に記載の発明は、前記発光素子の駆動において、２値以上の出力電流値をとることの可能な定電流回路で駆動することを特徴とする請求項１に記載の自己走査型発光素子アレイの駆動方法である。
請求項３に記載の発明は、転送のために必要な重なり時間を十分大きくとった場合に、転送動作が可能な電圧の絶対値をＶ０、クロックラインの容量をＣ、光書込みを行わないときの電流値をＩｎとしたときに、転送のために必要な重なり時間ｔａを、
ＣＶ０／Ｉｎ＜ｔａ＜５×ＣＶ０／Ｉｎ
とすることを特徴とする請求項２に記載の自己走査型発光素子アレイの駆動方法である。
請求項４に記載の発明は、前記発光素子の駆動において、２値以上の抵抗値をとることの可能な抵抗選択回路と定電圧回路とで駆動すること特徴とする請求項１に記載の自己走査型発光素子アレイの駆動方法である。
請求項５に記載の発明は、転送のために必要な重なり時間を十分大きくとった場合に、転送動作が可能な電圧の絶対値をＶ０、クロックラインの容量をＣ、光書込みを行わないときの出力抵抗値をＲｎ、クロックラインの電圧をＶＳとしたときに、転送のために必要な重なり時間ｔａを、
−ＲｎＣｌｎ（１−Ｖ０／ＶＳ）＜ｔａ＜−５×ＲｎＣｌｎ（１−Ｖ０／ＶＳ）
とすることを特徴とする請求項４に記載の自己走査型発光素子アレイの駆動方法である。
請求項６に記載の発明は、光書込みを行わないときの電流を、光書込みを行うときの電流に重畳して印加することを特徴とする請求項２または４に記載の自己走査型発光素子アレイの駆動方法である。
【００１１】
請求項７に記載の発明は、発光サイリスタよりなる発光素子が直線状に配列され、発光素子の発光を光書込み用として利用する転送機能を持った自己走査型発光素子アレイと、前記発光素子を順に光書込み可能な状態とする転送動作において、当該発光素子のそれぞれが光書込み可能な期間に、光書込みを行わないときは、オンした当該発光素子が再びオンするように電流を間欠的に与える定電流回路とを備えることを特徴とする光書込みヘッドである。
請求項８に記載の発明は、前記定電流回路は、カレントミラーにより構成されていることを特徴とする請求項７に記載の光書込みヘッドである。
請求項９に記載の発明は、前記定電流回路は、抵抗選択回路と定電圧回路とで構成されていることを特徴とする請求項７に記載の光書込みヘッドである。
【００１２】
請求項１０に記載の発明は、請求項７，８または９に記載の光書込みヘッドを備えることを特徴とする光プリンタである。
【発明の効果】
【００１３】
本発明によれば、非分離型の自己走査型発光素子アレイの利点であるチップサイズを小さくできるという点を生かしながら、バイアス光を低減することができる。
【図面の簡単な説明】
【００１４】
【図１】非分離型自己走査型発光素子アレイチップの等価回路を示す図である。
【図２】図１の発光素子の電流−光出力特性を示す図である。
【図３】代表的な光書込みヘッドの主要部を示す斜視図である。
【図４】光書込みヘッドを備える光プリンタの構成を示す図である。
【図５】非書込み時発光量と画像濃度の関係を調べた結果を示す図である。
【図６】定電流駆動回路を示す図である。
【図７】定電流駆動回路を、自己走査型発光素子アレイのドライバとして用いた場合の接続図を示す図である。
【図８】図７の回路の動作を説明するための駆動波形を示す図である。
【図９】抵抗選択回路の一例を示す図である。
【図１０】抵抗選択回路の他の例を示す図である。
【発明を実施するための形態】
【実施例１】
【００１５】
図１に、本発明の駆動方法が適用される非分離型自己走査型発光素子アレイチップ１０の等価回路図を示す。この自己走査型発光素子アレイチップは、直線状に配列された３端子発光サイリスタである発光素子Ｌ１，Ｌ２，Ｌ３，…を備え、これら発光素子のゲート電極間は、ダイオードＤ１，Ｄ２，…で結合されている。ＶＧＡは電源であり、ＶＧＡ端子１５から延びるＶＧＡラインおよび負荷抵抗ＲＬを経て各発光素子のゲート電極に接続されている。発光素子Ｌ１のゲート電極は、スタートパルスφＳ端子１３に接続されている。発光素子のカソード電極は、転送用クロックパルスφ１，φ２端子１１，１２から延びるクロックラインに交互に接続されている。各発光素子のアノードは、基板裏面共通電極に接続されている。図中、１４は裏面共通電極端子である。抵抗ＲＳは、スタートパルスラインに挿入された電流制限用抵抗である。
【００１６】
図１の発光サイリスタの電流−光出力特性を図２に示す。発光サイリスタの電流−光出力特性は、電流が小さいときは傾きが小さく、大きくなるにつれて傾きが大きくなり、傾きは一定値となる。電流をｘ、光出力をｙとすると、電流が小さいときは、特性は、ｙ＝０．５ｘ２．４で表され、電流が大きいときは、ｙ＝１１ｘ−４４で表される。これは、電流が小さいときは発光サイリスタの活性層内での電流拡がりが小さく、電極直下での発光の割合が大きいために、光取り出し効率が下がるためである。この特性を利用することで、バイアス光を減らすことができる。
【００１７】
実際には、非書込み時の電流を０．５ｍＡ、書込み時の電流１３ｍＡとした。この条件では、非書込み時の光出力は約０．１μＷ、書込み時の光出力は１００μＷである。書込み時と非書込み時の光量比は１０００倍となった。
【００１８】
このチップを使い光書込みヘッドを作製する。図３に、代表的な光書込みヘッドの主要部を示す斜視図を示す。光書込みヘッド３０は、実装基板２０上に複数個の自己走査型発光素子アレイチップ２２を千鳥配置で配列して構成された自己走査型発光素子アレイ２４と、複数個の正立等倍レンズ（ロッドレンズ）２６を配列して構成された正立等倍レンズアレイ２８とを備えている。発光素子アレイ２４から出た光は、レンズアレイ２８により集光されて、感光ドラム（図示せず）上に照射される。
【００１９】
図４は、このような光書込みヘッド３０を備える光プリンタの構成を示す。円筒形の感光ドラム３２の表面に、アモルファスＳｉ等の光導電性を持つ材料（感光体）が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器３４で一様に帯電させる。そして、光書込みヘッド３０で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和する。続いて、現像器３８で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器４０でカセット４２中から送られてきた用紙４４上に、トナーを転写する。用紙は、定着器４６にて熱等を加えられ定着され、スタッカ４８に送られる。一方、転写の終了したドラムは、消去ランプ５０で帯電が全面にわたって中和され、清掃器５２で残ったトナーが除去される。
【００２０】
以上のような光プリンタにおいて、書込み時の１００μＷの光出力で、最適となる露光条件（プロセス速度）での画像形成を行った。その結果、前述の条件でのバイアス光は、画像に悪影響を与えないことを確認できた。非書込み時の光出力を増やしていったところ、０．５μＷを越えるあたりから画像の画質の低下が見られ始め、１μＷでははっきりと劣化が見られた。これを定量的に見るために、３ｏｎ−１ｏｆｆおよび２ｏｎ−２ｏｆｆのパターンのベタ画像をプリントアウトして、非書込み時発光量と画像濃度の関係を調べた。結果を、図５に示す。
【００２１】
白黒２階調の画像で、灰色を出すときには、白と黒の面積比率により濃淡を表現する。ここで、３ｏｎ−１ｏｆｆは、３ドット黒，１ドット白の繰り返しパターンを、２ｏｎ−２ｏｆｆは、２ドット黒，２ドット白の繰り返しパターンを意味している。図中、●は、３ｏｎ−１ｏｆｆの濃度、○は、２ｏｎ−２ｏｆｆの濃度を示す。画像濃度は、非書込み時発光量最小値である０．１μＷでの濃度で規格化した。濃度は、プリントアウトされた紙をスキャナで再び読み込み、全面積での平均値を取った。
【００２２】
非書込み時発光光量が増えるにつれて、画像濃度は増える傾向にあるが、１μＷを越えると、３ｏｎ−１ｏｆｆおよび２ｏｎ−２ｏｆｆといったパターンによっても濃度変化の様子が変わってきており、画質劣化を裏付けている。これは、バイアス光によりドラムの暗電流が増えたのと等価となり、書込み／非書込みの電位差が減ったためと考えられる。この実験の結果、非書込みと書込みの光出力の比（光量比）は１／１００以下でなければならないことがわかった。更に望ましくは、１／２００以下であることがわかった。
【００２３】
一方、自己走査型発光素子アレイでは、オン状態を記憶するためには、少なくともサイリスタの保持電流以上の電流を流さなければならない。この保持電流値は主に素子構造で決まるが、通常０．１〜１ｍＡ程度の値を取る。このため、書込み時の電流を１３ｍＡとしたとき、保持電流が０．５ｍＡの場合、電流比は高々２６倍しかとれない。したがって、１００倍の光量比を取るには、非書込み時の発光効率が、書込み時の発光効率の１／４以下である必要がある。実際には前述したように、非書込み時の電流が０．５ｍＡのとき光出力は０．１μＷであるから、発光効率は０．１／０．５＝０．２（μＷ／ｍＡ）、書込み時の電流が１３ｍＡのとき光出力は１００μＷであるから、発光効率は１００／１３＝７．７（μＷ／ｍＡ）であり、非書込み時の発光効率は書込み時の発光効率の約１／３８であり、上記条件を満たしている。
【実施例２】
【００２４】
実施例１の電流比（２６倍）での駆動を実現するために、図６に示す定電流駆動回路をドライバとした。この定電流駆動回路６０は、非書込み電流を決めるカレントミラー６７と、書込み電流を決めるカレントミラー６８と、抵抗６５，６６とを備えている。カレントミラー６７，６８は、それぞれ、複数個のバイポーラトランジスタで構成される。すなわち、カレントミラー６７は４個のトランジスタで、カレントミラー６８は６個のトランジスタで構成される。
【００２５】
図中、６１は非書込み時信号入力端子、６２は書込み時信号入力端子、６３はドライバ出力端子、６４はドライバＧＮＤ端子を示している。
【００２６】
非書込み用入力端子６１に、Ｈレベル（たとえば、３．３Ｖ）が加えられると、この電圧は抵抗６５によって電流に変換され、この電流の１／４を出力電流として出力端子６３から吸い込む。一方、書込み用入力端子６２にＨレベルが加えられると、抵抗６６により電流に変換され、この電流の６倍の電流を出力電流として出力端子６３から吸い込む。抵抗６５，６６および、各カレントミラーを構成するトランジスタの数によって、出力端子６３から吸い込む電流値および電流比を決めることができる。なお、出力端子６３から吸い込む電流値には、０は含まない。
【００２７】
また、この例では、カレントミラー２個を組み合わせているが、他の方式でも良い。
【００２８】
このような定電流駆動回路６０を、自己走査型発光素子アレイのドライバとして用いた場合の接続図を、図７に示す。１０は、図１で示した自己走査型発光素子アレイチップである。
【００２９】
２個のドライバ６０は、クロックパルスφ１，φ２を駆動するものであり、各ドライバの出力端子６３は、φ１端子１１，φ２端子１２にそれぞれ接続されている。各ＧＮＤ端子６４は、ＧＮＤに接続されている。なお図中、７１はφ１非書込み時信号入力端子、７２はφ１書込み時信号入力端子、７３はφ２非書込み時信号入力端子、７４はφ２書込み時信号入力端子、７５はスタート信号端子、７６は電圧ＶＧＡを与える電源である。
【００３０】
図７の回路の動作を、図８に示す駆動波形を参照しながら説明する。図８のＶ（７１），Ｖ（７２），Ｖ（７３），Ｖ（７４），Ｖ（７５）は、端子７１，７２，７３，７４，７５における電圧をそれぞれ示している。
【００３１】
図８において、非書込みパルス電圧Ｖ（７１）とＶ（７３）の重なり時間ｔａは、転送のために必要な重なり時間を十分大きくとった場合（たとえば、１秒）に、転送動作が可能な、クロックパルス端子１１，１２に印加されるクロック電圧波形のＬレベルの電圧の絶対値の最小値（点弧電圧）をＶ０、クロックラインの寄生容量をＣ、非書込み電流の値をＩｎとしたときに、
ｔａ＞ＣＶ０／Ｉｎ
となるように選ぶ。これは、寄生容量Ｃを一定電流Ｉｎで充電したときに、時間ｔａ後には、点弧電圧Ｖ０に至ると言うことを示している。いま、Ｃ＝１５ｐＦ、Ｖ０＝−２．８Ｖ、Ｉｎ＝０．５ｍＡとして、ＣＶ０／Ｉｎ＝８４ｎｓ程度となる。
【００３２】
一方、時間ｔａを大きくすると言うことは、非書込み状態での点灯時間を大きくすることとなり、バイアス光の増加となる。この点を考慮すると、時間ｔａはＣＶ０／Ｉｎの５倍以下が望ましい。
【実施例３】
【００３３】
実施例３では、バイアス光を低減させるため、Ｖ（７１），Ｖ（７３）として間欠的にパルスを与えた。Ｖ（７１），Ｖ（７３）がＨとなるパルスの長さＴＨはｔａと同様、
ＴＨ＞ＣＶ０／Ｉｎ
で選ばれ、Ｌとなるパルスの長さＴＬは、ふたたびオン状態とするために必要な時間ＴＨとの和Ｔ０が、サイリスタのゲート電圧が−ＶＤまで低下するのに必要な時間より短く選ばれる。すなわち、
【００３４】
【数１】
0004998501.tif 000002
【００３５】
ただし、Ｒｇはサイリスタのゲートから見込んだインピーダンス、Ｃｇはサイリスタのゲート寄生容量である。また、ＶＳはクロックパルス端子１１，１２に印加されるクロック電圧波形のＬレベルの電圧、ＶＤはサイリスタのゲートを接続するダイオード１段あたりの電圧降下であり、ゲート電圧が−ＶＤにまで落ちると言うことは、隣接サイリスタがオンしている状態と同じである。いま、Ｒｇ＝３０ｋΩ、Ｃｇ＝１０ｐＦ、ＶＤ＝１．４Ｖ、ＶＳ＝−３．３Ｖとして、約１６６ｎｓとなった。ＴＨ＝１００ｎｓ、ＴＬ＝４０ｎｓと選ぶことによって、実質的な非書込み点灯時間を少なくとも４０／１４０削減できた。
【実施例４】
【００３６】
実施例２の回路はバイポーラトランジスタを使い、定電流駆動を可能としたが、定電流回路を、抵抗選択回路と定電圧回路とで構成することもできる。抵抗選択回路は、ＭＯＳまたはＣ−ＭＯＳを使って、抵抗を切り替える構成とすることができる。図９，図１０にその回路例を示す。
【００３７】
図９（ａ）に示す抵抗選択回路は、オープンドレイン型のインバータであり、ＭＯＳ−ＦＥＴ８１，８２と、抵抗８３，８４とにより構成される。ＭＯＳ−ＦＥＴ８１，８２は、２個の抵抗８３，８４を選択する回路である。
【００３８】
図６と同様、６１は非書込み時信号入力端子、６２は書込み時信号入力端子、６３はドライバ出力端子、６４はドライバＧＮＤ端子である。ドライバ出力端子６３は、入力端子６１，６２の信号に応じて、抵抗８３または８４を介してＧＮＤに接続される。
【００３９】
図９（ｂ）に示す抵抗選択回路は、（ａ）の回路のＭＯＳ−ＦＥＴ８１，８２のドレインを抵抗８５を介して電源端子６９でプルアップしている。このプルアップにより、φ１，φ２ラインのオフ速度を速くできる。
【００４０】
図１０（ａ）に示す抵抗選択回路は、図９（ｂ）の回路において、抵抗８５の代わりにＭＯＳ−ＦＥＴ８６を用い、入力端子６１，６２がともにＬ信号のとき、電源端子６９に接続する。なお、８７はオフ信号入力端子を示している。
【００４１】
図１０（ｂ）に示す抵抗選択回路は、図１０（ａ）におけるオフ信号入力を、ＯＲ回路８８で入力端子６１，６２の信号のＯＲをとることで合成している。
【００４２】
以上のような構成の抵抗選択回路を定電圧回路（図示せず）と組み合わせて定電流駆動回路（ドライバ）を構成できる。
【００４３】
図９（ａ）の抵抗選択回路を含むドライバは、図７で示したドライバ６０と全く同じ接続で、図８の波形で同様に駆動できる。このドライバを用いた場合、図６の定電流型のドライバと重なり時間ｔａの選び方が異なる。すなわち、図８において、非書込み電流の重なり時間ｔａは、転送のために必要な重なり時間を十分大きくとった場合（たとえば、１秒）に、転送動作が可能な電圧の絶対値をＶ０、クロックラインの容量をＣ、光書込みを行わないときの出力抵抗値をＲｎ（抵抗８４）、クロックラインの電圧をＶＳとしたときに、転送のために必要な重なり時間ｔａは、
−ＲｎＣｌｎ（１−Ｖ０／ＶＳ）＜ｔａ
となるように選ぶ。これは、クロックラインを時定数ＲｎＣの積分回路として充電したときに、時間ｔａ後には、点弧電圧Ｖ０に至ると言うことを示している。いま、Ｃ＝１５ｐＦ、Ｖ０＝−２．８Ｖ、ＶＳ＝−３．３Ｖ、Ｒｎ＝５ｋΩとして、−ＲｎＣｌｎ（１−Ｖ０／ＶＳ）＝１４０ｎｓ程度となる。
【００４４】
一方、重なり時間ｔａを大きくすると言うことは、非書込み状態での点灯時間を大きくすることとなり、バイアス光の増加となる。この点を考慮すると、重なり時間ｔａは−ＲｎＣｌｎ（１−Ｖ０／ＶＳ）の５倍以下が望ましい。
【実施例５】
【００４５】
実施例２，４で示したドライバで、非書込み電流Ｉｎと書込み電流Ｉｗの比を２０〜５０倍程度に設定すると、Ｉｎのオン／オフにより、書込み光出力を変化させることができる。さらに、ＩｎをＩｗが流れるタイミングに対し、適当な時間点灯させることで、発光点毎の光量補正を行うことができる。実施例１に示したように、Ｉｎ単独で流すときはほとんど発光しないが、発光効率の高くなっているＩｗに重畳することで、電流を効率よく使える。
【符号の説明】
【００４６】
１１，１２…クロックパルスφ１，φ２端子、１３…スタートパルスφＳ端子、１４…裏面共通電極端子、１５…ＶＧＡ端子、３０…光書込みヘッド、６０…定電流駆動回路、６１…非書込み時信号入力端子、６２…書込み時信号入力端子、６３…ドライバ出力端子、６４…ドライバＧＮＤ端子、６５，６６…抵抗、６７…カレントミラー、８１，８２…ＭＯＳ−ＦＥＴ
【図１】
0004998501.tif 000003
【図２】
0004998501.tif 000004
【図３】
0004998501.tif 000005
【図４】
0004998501.tif 000006
【図５】
0004998501.tif 000007
【図６】
0004998501.tif 000008
【図７】
0004998501.tif 000009
【図８】
0004998501.tif 000010
【図９】
0004998501.tif 000011
【図１０】
0004998501.tif 000012