(57)【特許請求の範囲】
【請求項１】
シンボルの情報を含む入力信号に、正のオフセットをかけた正のオフセット信号及び負のオフセットをかけた負のオフセット信号と、前記正のオフセット信号と前記負のオフセット信号との間で変化するスライス信号とを生成し、
前記正のオフセット信号が前記スライス信号より小さくなると、該スライス信号を前記正のオフセット信号に追従させ、
前記負のオフセット信号が前記スライス信号より大きくなると、該スライス信号を前記負のオフセット信号に追従させ、
前記スライス信号が前記正のオフセット信号にも前記負のオフセット信号にも追従しない期間は、前記入力信号が前記スライス信号より小さいときは該スライス信号を直線的に増加させ、前記入力信号が前記スライス信号より大きいときは該スライス信号を直線的に減少させ、
前記スライス信号と前記入力信号とが交差するときに前記シンボルのエッジを検知して、前記入力信号から前記シンボルの情報を引き出すことを特徴とする情報引き出し方法。
【請求項２】
前記シンボルがバーコードであり、前記スライス信号と前記入力信号との交差が前記バーコードの明から暗又は暗から明へ向かう領域で生ずる請求項１に記載の情報引き出し方法。
【請求項３】
端子電圧をスライス信号とする電荷蓄積装置と、
閉じているときには、前記電荷蓄積装置に充電速度を制限して電荷を充電させる第１スイッチと、
閉じているときには、前記電荷蓄積装置から放電速度を制限して電荷を放電させる第２スイッチと、
シンボルの情報を含む入力信号を受け入れ、該入力信号に、正のオフセットをかけて正のオフセット信号を生成し、負のオフセットをかけて負のオフセット信号を生成するオフセット信号生成回路と、
前記正のオフセット信号が前記スライス信号より小さくなると、該スライス信号を前記正のオフセット信号に追従させる第１の回路と、
前記負のオフセット信号が前記スライス信号より大きくなると、該スライス信号を該負のオフセット信号に追従させる第２の回路と、
前記入力信号が前記スライス信号より小さいときには前記第１スイッチが閉じて前記第２スイッチが開き、前記入力信号が前記スライス信号より大きいときには前記第２スイッチが閉じて前記第１スイッチが開くように、前記第１及び第２スイッチを開閉させる回路と、
前記スライス信号と前記入力信号とが交差するときに前記シンボルのエッジを検知する回路と
を有し、前記入力信号から前記シンボルの情報を引き出すための情報引き出し回路。
【請求項４】
前記電荷蓄積装置がコンデンサである請求項３に記載の情報引き出し回路。
【請求項５】
前記第１の回路が、前記正のオフセット信号を一方の入力とし、前記スライス信号を他方の入力とする演算増幅器と、該演算増幅器の出力端子と前記スライス信号を入力する端子との間にカソードを前記出力端子側にして接続したダイオードとからなり、
前記第２の回路が、前記負のオフセット信号を一方の入力とし、前記スライス信号を他方の入力とする演算増幅器と、該演算増幅器の出力端子と前記スライス信号を入力する端子との間にアノードを前記出力端子側にして接続したダイオードとからなることを特徴とする請求項３又は４に記載の情報引き出し回路。
【請求項６】
請求項３から５のいずれか一項に記載の情報引き出し回路において、
前記電荷蓄積装置への充電速度を制限する電流調整器を前記第１スイッチと直列に、前記電荷蓄積装置からの放電速度を制限する電流調整器を前記第２スイッチと直列に、それぞれ設けたことを特徴とする情報引き出し回路。
【請求項７】
前記シンボルのエッジを検知する回路が、前記スライス信号を一方の入力とし、前記入力信号を他方の入力とするコンパレータであることを特徴とする請求項３から６のいずれか一項に記載の情報引き出し回路。
【請求項８】
シンボルの情報を含むデジタル入力に、プラスオフセットを加えて正のオフセットデータを、マイナスオフセットを加えて負のオフセットデータをそれぞれ生成するオフセットデータ生成回路と、
前記正のオフセットデータ又は前記負のオフセットデータにクロックサイクルごとに正又は負の一定値を加えてスライスデータを生成するスライスデータ生成回路と、
前記デジタル入力と前記スライスデータとを入力してその大小関係に応じて出力を反転する第１のコンパレータとを設け、
前記デジタル入力が前記スライスデータより小さいときの前記第１のコンパレータの出力によって、前記オフセットデータ生成回路に前記正のオフセットデータを生成させ、前記スライスデータ生成回路に前記正のオフセットデータにクロックサイクルごとに正の一定値を加えて前記スライスデータを生成させ、
前記デジタル入力が前記スライスデータより大きいときの前記第１のコンパレータの出力によって、前記オフセットデータ生成回路に前記負のオフセットデータを生成させ、前記スライスデータ生成回路に前記負のオフセットデータにクロックサイクルごとに負の一定値を加えて前記スライスデータを生成させるようにし、
さらに、前記オフセットデータ生成回路が前記正のオフセットデータを生成しているときには、該正のオフセットデータが前記スライスデータより小さくなると、クロックサイクルごとに該正のオフセットデータをラッチして前記スライスデータ生成回路へ与え、前記正のオフセットデータが前記スライスデータより小さいくないと、前にラッチしたデータをそのままホールドして前記スライスデータ生成回路へ与え、
前記オフセットデータ生成回路が前記負のオフセットデータを生成しているときには、該負のオフセットデータが前記スライスデータより大きくなると、クロックサイクルごとに該負のオフセットデータをラッチして前記スライスデータ生成回路へ与え、前記負のオフセットデータが前記スライスデータより大きくないと、前にラッチしたデータをそのままホールドして前記スライスデータ生成回路へ与える、第２のコンパレータと論理ゲートとラッチ回路とからなるデジタル回路を備え、
前記スライスデータと前記デジタル入力とが交差するときに反転する前記第１のコンパレータの出力によって前記シンボルのエッジを検知し、前記デジタル入力から前記シンボルの情報を引き出すための情報引き出し回路。
【請求項９】
請求項８に記載の情報引き出し回路において、
前記デジタル入力を遅延させて前記第１のコンパレータに入力させる第１の遅延回路と、該第１のコンパレータの出力を遅延させる第２の遅延回路とを有することを特徴とする情報引き出し回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、特にバーコード等のシンボルの光学走査による入力信号からシンボルの情報を引き出す情報引き出し方法及び情報引き出し回路に関する。
【背景技術】
【０００２】
既存のバーコード走査装置においては、レーザ光はバーコード上で走査され、それから反射される光が取り込まれた信号による情報の内容が解析される。その反射光は、レーザがバーコードの明部と暗部を走査するのに対応してそれぞれ増減する。バーコード走査装置が、比較的大きな周囲光のある環境で動作する場合、信号が周囲光により失われるかあるいは損なわれることがある。特に、その周囲光は、信号増幅器によって増幅され、大きなダイナミックレンジを有し得る。その周囲光は信号を劣化させ、しばしばその信号のデコードを困難にする。
【０００３】
これを解決するための１つの周知の先行技術は、最終増幅の前に取り込まれた反射光による信号を微分することである。バーコードからの反射光が変化する頻度は周囲光が増減する頻度より著しく高いので、微分によって周囲光の影響を弱めることができる。言い替えると、周囲光は、バーコードからの反射光より微分係数(derivative)の値がはるかに低いであろう。
【０００４】
図１及び図２は既存のデジタル化回路のブロック図を示し、図２は図１におけるデジタイザ１０１の内部構成を表わしている。図２において、点ｂの信号は先ず、ノイズより大きい＋ノイズ除去レベル及びバーコード信号より小さい−ノイズ除去レベルと、それぞれ比較器で比較される。これらの各比較器の出力２０１及び２０２は、図１の点ａで受け取った入力信号（その波形を図３に示す）が第１微分器で最初の微分がなされた信号が、図２の第２微分器２０５によって再び微分される間に、論理ゲート２０３及び２０４に与えられる。図２に示す既存のデジタイザの処理プロセスは、図３から図９に明示されており、そこには図２における種々のアナログ及びデジタル構成要素の点ｂ〜ｇにおける信号の波形が示される。最終的には、図９に示すデジタル化された信号がフリップフロップ回路２１０の点ｇから出力されることを示している。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の先行技術は強い周囲光の環境における動作を幾らか改善しているが、周囲光の影響を低減するための微分係数(derivative)の使用はしばしば不十分である。結果として、その信号は誤読され、正しくデコードされない。
【０００６】
前述した点に鑑みて、バーコード等のシンボル走査装置において周囲光の影響をよりよく除去できるようにするための技術が必要である。
【０００７】
そこで、この発明は周囲光の影響をよりよく除去できる情報引き出し方法及び情報引き出し回路を提供することを目的とする。
【図面の簡単な説明】
【０００８】
【図１】先行技術による信号デコード装置のブロック図である。
【０００９】
【図２】図１におけるデジタイザの内部機能を示すロジック回路図である。
【００１０】
【図３】図１の点ａにおける典型的な信号を示す図である。
【００１１】
【図４】図１の点ｂにおける典型的な信号を示す図である。
【００１２】
【図５】図２の点ｃにおける典型的な信号を示す図である。
【００１３】
【図６】図２の点ｄにおける典型的な信号を示す図である。
【００１４】
【図７】図２の点ｅにおける典型的な信号を示す図である。
【００１５】
【図８】図２の点ｆにおける典型的な信号を示す図である。
【００１６】
【図９】図２の点ｇにおける典型的な信号を示す図である。
【００１７】
【図１０】この発明をアナログ回路で実施する典型的な実施例を示す図である。
【００１８】
【図１１】図１の点ｈにおける典型的な周囲光による信号を示す図である。
【００１９】
【図１２】図１０の点ｉにおける典型的な入力信号を示す図である。
【００２０】
【図１３】図１０の点ｊにおける典型的な正負のオフセット信号を入力信号と共に示す図である。
【００２１】
【図１４】図１０の点ｋにおける典型的なデジタル化信号を示す図である。
【００２２】
【図１５】図１０の点Ｌにおけるスライス信号を説明するために図１３の一部をタイムスケールを拡大して示す図である。
【００２３】
【図１６】図１０の点ｋにおける図１５に対応するデジタル化信号を示す図である。
【００２４】
【図１７Ａ】この発明をデジタル回路で実施する典型的な例を示す回路図である。
【図１７Ｂ】同じくその信号を示す図である。
【発明を実施するための形態】
【００２５】
図１０は、点ｉに入力信号を受け入れ、２つのオフセット回路４０１と４０２を含むこの発明の典型的な実施例を示している。オフセット回路４０１と４０２はオフセット信号生成回路であり、オフセット回路４０１は入力信号に正のオフセット（＋オフセット）をかけて上側の点ｊに図１３に示すような正のオフセット信号５０４を生成し、オフセット回路４０２は入力信号に負のオフセット（−オフセット）をかけて下側の点ｊに負のオフセット信号５０５を生成する。点ｉに受け入れる入力信号は、図１の点ｂにおける第１微分器で微分された信号に相当し、図１２に示すようにシンボルであるバーコードの情報を含む信号である。
図１０は、この発明による情報引き出し方法及び情報引き出し回路の典型的なアナログの実施例であるが、同様な機能を図１７に示すようにデジタル形式でも実施できる。
【００２６】
図１０に関してさらに、この発明を実施するために示された回路について先ず記載し、それから、その種々の点で発生する信号について記載する。
特に、第１スイッチ４２０と第２スイッチ４２１は、電荷蓄積装置であるコンデンサ４０７をそれぞれ充電及び放電する役目をしている。より具体的には、第１スイッチ４２０が閉じて第２スイッチ４２１が開いているときは、コンデンサ４０７は電荷が充電されてその端子電圧は上昇している。逆に、第２スイッチ４２１が閉じて第１スイッチ４２０が開いているときは、コンデンサ４０７から第２スイッチ４２１を経てアースへの放電経路が形成され、その結果コンデンサ４０７は電荷が放電される。
第１スイッチ４２０と第２スイッチ４２１にそれぞれ直列に設けられた２個の素子４３０、４３１は、コンデンサ４０７の充電速度と放電速度をそれぞれ制限する電流調整器であり、それは抵抗器あるいは同様な部品で充当することができる。コンデンサ４０７に代えて他の電荷蓄積装置を使用してもよい。
【００２７】
コンデンサ４０７の端子電圧（点Ｌの電圧）をスライス信号と称し、図１３に一部破線で示され、図１５に５０３として破線で示されている。
演算増幅器（オペアンプ）４０３とダイオード４０５によって第１の回路を、演算増幅器（オペアンプ）４０４とダイオード４０６によって第２の回路をそれぞれ構成している。第１の回路の演算増幅器４０３は、オフセット回路４０１からの正のオフセット信号を一方の入力（＋入力端子の入力）とし、上述したスライス信号を他方の入力（−入力端子の入力）とする。その出力端子とスライス信号を入力する端子との間に、カソードを上記出力端子側にしてダイオード４０５を接続している。
また、第２の回路の演算増幅器４０４は、オフセット回路４０２からの負のオフセット信号を一方の入力（＋入力端子の入力）とし、上述したスライス信号を他方の入力（−入力端子の入力）とする。その出力端子とスライス信号を入力する端子との間に、アノードを上記出力端子側にしてダイオード４０６を接続している。
そして、第１の回路は、正のオフセット信号がスライス信号より大きいときは、ダイオード４０５が逆バイアスされて非導通になるため、正のオフセット信号はスライス信号に影響しない。正のオフセット信号がスライス信号より小さくなると、ダイオード４０５が順バイアスされて導通するため、第１の回路がボルテージフォロワになり、正のオフセット信号がそのまま出力されてスライス信号になる。したがって、スライス信号を正のオフセット信号に追従させることになる。
また、第２の回路は、負のオフセット信号がスライス信号より小さいときは、ダイオード４０６が逆バイアスされて非導通になるため、負のオフセット信号はスライス信号に影響しない。負のオフセット信号がスライス信号より大きくなると、ダイオード４０６が順バイアスされて導通するため、第２の回路がボルテージフォロワになり、負のオフセット信号がそのまま出力されてスライス信号になる。したがって、スライス信号を負のオフセット信号に追従させることになる。
一方、コンパレータ４０８は、点ｉの入力信号を正転入力端子に、点Ｌのスライス信号を反転入力端子にそれぞれ入力して比較し、入力信号がスライス信号より小さいときには、出力（点ｋの図１４及び図１６に示すデジタル化信号）をローにする。それによって、第２スイッチ４２１が開き、インバータ４０７′の出力がハイになるのでが第１スイッチ４２０が閉じる。そのため、点Ｌのスライス信号が正負いずれのオフセット信号にも追従しない期間は、コンデンサ４０７を電流調整器４３０で充電速度を制限しながら充電し、スライス信号を直線的に増加させる。
コンパレータ４０８の入力信号がスライス信号より大きいときには、その出力（点ｋの図１４及び図１６に示すデジタル化信号）がハイになる。それによって、第２スイッチ４２１が閉じ、インバータ４０７′の出力がローになるので第１スイッチ４２０は開く。そのため、点Ｌのスライス信号が正負いずれのオフセット信号にも追従しない期間は、コンデンサ４０７を電流調整器４３１で放電速度を制限しながら放電させ、スライス信号を直線的に減少させる。
このようにして、点Ｌのスライス信号は、図１５に破線５０３で示すように正のオフセット信号５０４の下限値をホールドしつつ僅かな傾斜で直線的に増加するか、負のオフセット信号５０５の上限値をホールドしつつ僅かな傾斜で直線的に減少する。
なお、図１５において、スライス信号が正又は負のオフセット信号に追従している期間は、オフセット信号とスライス信号とが重なるため、正又は負のオフセット信号の実線を省略して、スライス信号の破線のみを示している。
そのスライス信号５０３はしかしながら、図１３に示す正のオフセット信号５０４又は負のオフセット信号５０５内に含まれる比較的高い周波数の小さな変動には追従しない。
【００２８】
【００２９】
したがって、そのスライス信号５０３が入力信号より大きい場合には、スライス信号５０３は一定の速度で正のオフセット信号５０４の最低レベルにゆっくりと追従する。
しかしながら、その入力信号がそのスライス信号５０３を上回ると、そのスライス信号５０３は、負のオフセット信号５０５に向かい、一定の速度でその負のオフセット信号５０５の最高レベルにゆっくりと追従する。
いずれの場合でも、正のオフセット信号５０４及び負のオフセット信号５０５における周囲光を表わさない比較的高い周波数の小さな変動は、そのスライス信号５０３によって追従されない。そのスライス信号５０３が入力信号と交差するごとに、コンパレータ４０８の出力（点ｋの信号）が反転し、図１４及び図１６に示すようにシンボルであるバーコードのエッジが検知される。
スライス信号と入力信号との交差は、バーコードの明から暗又は暗から明へ向かう領域で生ずる。したがって、コンパレータ４０８の出力である図１４及び図１６に示すデジタル化信号によって、入力信号に含まれるシンボルの情報を引き出すことができる。
【００３０】
そのスライス信号５０３は入力信号におけるゆっくりした変化に追従するので、デジタル化信号は大きな周囲光によって影響を受けることがない。従って、大きい周囲光があってもバーコードのパターンを正確に検知できる。
【００３１】
図１７Ａは、アナログで実施される図１０に示した情報引き出し回路と同様なデジタル版の情報引き出し回路を示している。図１０の演算増幅器（オペアンプ）は論理ゲートに置き換えられ、アナログ機能をデジタル的に実行するためにラッチ回路が用いられる。
図１７Ａの回路は、それに伴う図１７Ｂの図面に最もよく示すように動作する。詳細には、スライスデータは、基本的には先の例と同様に、正のオフセットデータの低い部分又は負のオフセットデータの高い部分に追従する。
しかしながら、アナログ部品は図示のように、セレクタ１７０３，１７０７、ラッチ回路１７０２、遅延回路１７０１，１７０８、コンパレータ１７０５，１７２５、ＥＸＯＲゲート１７０６、加算器１７０４，１７０９のようなデジタル部品に置き換えられている。
【００３２】
動作において、シンボルの情報を含むデジタル入力ＤＩＮに、出力１７２０が高い（ハイ）か低い（ロー）かによって、セレクタ１７０３によってセレクトされるプラスオフセット（＋オフセット）又はマイナスオフセット（−オフセット）が、加算器１７０４によってそれぞれ加えられ、正又は負のオフセットデータが生成される。すなわち、出力１７２０がハイのときには、デジタル入力ＤＩＮにプラスオフセットが加えられて正のオフセットデータが生成され、出力１７２０がローのときには、デジタル入力ＤＩＮにマイナスオフセットが加えられて負のオフセットデータが生成される。したがって、これらのセレクタ１７０３と加算器１７０４とによってオフセットデータ生成回路を構成している。
このプロセスは、図１３に示した正及び負のオフセット信号と等価なデジタル信号を生成する。詳細には、そのプラスオフセット及びマイナスオフセットの値はプログラム可能な定数であり、その標準的な値はデジタル入力ＤＩＮの値のおよそ１０％から３０％である。遅延回路１７０１へ入力するデジタル入力ＤＩＮは常に上記オフセットデータから一定量だけ離れている。
【００３３】
さらに、出力１７２０が高い（ハイ）か低い（ロー）かによって、セレクタ１７０７によってセレクトされる正の一定値（Ｄ＋）又は負の一定値（Ｄ−）を、加算器１７０９によって１クロックサイクルごとにラッチ回路１７０２が出力するホールドデータに加えて、スライスデータを生成する。したがって、これらのラッチ回路１７０２とセレクタ１７０７と加算器１７０９とによって、スライスデータ生成回路を構成している。
出力１７２０がハイのときはセレクタ１７０７によって正の一定値（Ｄ＋）がセレクトされ、スライスデータは一定の速度で増加する。出力１７２０がローのときは、セレクタ１７０７によって負の一定値（Ｄ−）がセレクトされ、スライスデータは一定の速度で減少する。
第１のコンパレータ１７２５は、スライスデータ（Ａ）と、第１の遅延回路１７０１で若干遅延されたデジタル入力ＤＩＮ（Ｂ）とを入力して比較し、スライスデータがデジタル入力ＤＩＮより大きい（Ａ＞Ｂ）ときは出力をハイにするので、第２の遅延回路１７０８を通して若干遅れて出力１７２０もハイになる。スライスデータがデジタル入力ＤＩＮより大きくないときは、第１のコンパレータ１７２５の出力がローになるので、第２の遅延回路１７０８を通して若干遅れて出力１７２０もローになる。
第２のコンパレータ１７０５は、オフセットデータ（Ａ）とスライスデータ（Ｂ）を入力して比較し、オフセットデータがスライスデータより大きいとき（Ａ＞Ｂ）は出力をハイにし、オフセットデータがスライスデータより小さいときは出力をローにする。
ＥＸＯＲゲート１７０６は第２の遅延回路１７０８の出力１７２０と第２のコンパレータ１７０５の出力とを入力して、両入力の論理値が異なるときは出力をハイにし、両入力の論理値が同じときは出力をローにする。
ラッチ回路１７０２は、ＥＸＯＲゲート１７０６の出力をＥＮ端子に入力し、それがハイのときにはクロックサイクルごとにオフセットデータをラッチして出力し、ＥＮ端子の入力がローになるとラッチ機能が無効になり、結果的に、前回と同じホールドデータが次のクロックサイクルに残り、それを出力して加算器１７０９に与える。
この図１７Ａの回路によれば、例えばデジタル入力ＤＩＮがスライスデータより大きいとき、第１のコンパレータ１７２５の出力がローになるので、第２の遅延回路１７０８の出力１７２０もローになる。そのため、セレクタ１７０３はマイナスオフセットをセレクトし、加算器１７０４によってデジタル入力ＤＩＮにマイナスオフセットが加えられて負のオフセットデータが生成される。その負のオフセットデータとスライスデータとが第２のコンパレータ１７０５によって比較され、負のオフセットデータがスライスデータより大きいと第２のコンパレータ１７０５がハイになる。
ＥＸＯＲゲート１７０６は、一方の入力が第２の遅延回路１７０８の出力１７２０でローであり、他方の入力が第２のコンパレータ１７０５の出力でハイになるため、出力がハイになり、ラッチ回路１７０２のＥＮ端子をハイにする。それによって、ラッチ回路１７０２は、クロックサイクルごとにオフセットデータをラッチしてホールドデータとして出力する。
このとき、第２の遅延回路１７０８の出力１７２０でローであるから、セレクタ１７０７は負の一定値（Ｄ−）をセレクトしており、ラッチ回路１７０２から出力される新たなホールドデータに、加算器１７０９によって負の一定値（Ｄ−）を加算して新たなスライスデータとする。したがって、この状態ではスライスデータは負のオフセットデータに追従する。
その後、負のオフセットデータが減少してスライスデータより小さくなると、第２のコンパレータ１７０５の出力がローになる。すると、ＥＸＯＲゲート１７０６の二つの入力がいずれもローになるため、その出力がローになり、ラッチ回路１７０２のＥＮ端子をローにする。その結果、ラッチ回路１７０２のラッチ機能が無効になり、クロックサイクルごとに前回と同じホールドデータを出力する。そのホールドデータに加算器１７０９によって負の一定値（Ｄ−）を加算（一定値Ｄを減算するのと同じ）して新たなスライスデータとする。
したがって、図１７Ｂに示すグラフ１７３０におけるＡ点の左側に示すように、下側の実線で示す負のオフセットデータが二点鎖線で示すスライスデータ以下にとどまっている間は、スライスデータが実質上直線的に減少するこの状態が続く。
【００３４】
グラフ１７３０における点Ａのように、破線で示すデジタル入力ＤＩＮが急激に上昇したとき、負のオフセットデータはスライスデータを上回り、第２のコンパレータ１７０５の出力がハイになり、ＥＸＯＲゲート１７０６の出力がハイになってラッチ回路１７０２のラッチ機能を有効にさせる。それによって、ラッチ回路１７０２が各クロックサイクルごとに急激に上昇する負のオフセットデータをラッチしてホールドデータとして出力し、スライスデータを急速に増加させ始める。
その後すぐに、スライスデータが第１の遅延回路１７０１で遅延されたデジタル入力ＤＩＮより大きくなり、第１のコンパレータ１７２５がその出力を反転させてハイにするので、第２の遅延回路１７０８の出力１７２０もハイになる。
その後、上記とは反対にデジタル入力ＤＩＮが急激に下降すると、負のオフセットデータも急減するためスライスデータはそれに追従しなくなり、すぐにデジタル入力ＤＩＮがスライスデータより小さくなって、正のオフセットデータが生成され、その正のオフセットデータがスライスデータより小さくなると、そのスライスデータが正のオフセットデータに追従する。基本的に、そのスライスデータは、グラフ１７３０の点ＡとＢの間に示すように、ゆっくりと実質的に正のオフセットデータの下限に追従するであろう。
【００３５】
図１７Ａのデジタル回路は、図１０のアナログ回路の作用をデジタル回路に有効に置き換えたものであり、下側（負）のオフセットデータの上限あるいは上側（正）のオフセットデータの下限に適切に追従するスライスデータを生成し得ることが理解される。
この装置は、そのスライスデータ（スライス信号）とデジタル入力（入力信号）ＤＩＮとが交差するごとにその大小関係が反転するため、図１７Ａに示す第１のコンパレータ１７２５の出力が反転し、それによって遅延回路１７０８の出力１７２０も図１７Ｂに矩形波で示すように反転して、シンボルであるバーコードのエッジを検知する。それによって、デジタル入力に含まれるシンボルの情報を引き出すことができる。
【００３６】
この発明を特定の実施例によって説明したが、これらの実施例はこの発明の原理及び適用を説明しているにすぎないことを理解されたい。従って、特許請求の範囲によって規定されるこの発明の精神及び範囲から逸脱することなく、上述した実施例について種々の変更を行うことができ、他の構成がなされてもよいことを理解されたい。
【図１】
0005084826.tif 000002
【図２】
0005084826.tif 000003
【図３】
0005084826.tif 000004
【図４】
0005084826.tif 000005
【図５】
0005084826.tif 000006
【図６】
0005084826.tif 000007
【図７】
0005084826.tif 000008
【図８】
0005084826.tif 000009
【図９】
0005084826.tif 000010
【図１０】
0005084826.tif 000011
【図１１】
0005084826.tif 000012
【図１２】
0005084826.tif 000013
【図１３】
0005084826.tif 000014
【図１４】
0005084826.tif 000015
【図１５】
0005084826.tif 000016
【図１６】
0005084826.tif 000017
【図１７Ａ】
0005084826.tif 000018
【図１７Ｂ】
0005084826.tif 000019