(57)【特許請求の範囲】
【請求項１】
金属微粒子を半導体基板上に形成する工程と、
ＶＬＳ成長またはＶＳＳ成長にて前記金属微粒子下に第１ナノワイヤを形成する工程と、
前記金属微粒子との間で前記第１ナノワイヤよりも格子定数差が大きく、前記第１ナノワイヤよりも幅の大きなバッファ層をＶＬＳ成長もしくはＶＳＳ成長と側面上への層成長との組み合わせにて前記第１ナノワイヤ上に形成する工程と、
前記金属微粒子との間で前記第１ナノワイヤよりも格子定数差が大きく、前記バッファ層と格子定数の近い第２ナノワイヤを、ＶＬＳ成長またはＶＳＳ成長にて前記バッファ層上に形成する工程とを備えることを特徴とするナノ構造の作製方法。
【請求項２】
前記第２ナノワイヤの形成後に、前記第１ナノワイヤおよび前記第２ナノワイヤの周囲を覆うキャッピング層を形成する工程を備えることを特徴とする請求項１記載のナノ構造の作製方法。
【請求項３】
前記第２ナノワイヤの製作時に量子ドット構造または超格子構造を形成する工程と、
前記第２ナノワイヤの製作時に前記量子ドット構造または超格子構造の上下に不純物をドーピングする工程を備えることを特徴とする請求項１または２記載のナノ構造の作製方法。
【請求項４】
共振器を構成するフォトニック結晶構造を半導体基板上に形成する工程と、
前記半導体基板上に金属微粒子を形成する工程と、
ＶＬＳ成長またはＶＳＳ成長にて前記金属微粒子下に配置され前記共振器に入れ込まれ
たナノワイヤを形成する工程とを備え、
前記ナノワイヤを形成する工程は、ＶＬＳ成長またはＶＳＳ成長にて前記金属微粒子下に第１ナノワイヤを形成する工程と、
前記金属微粒子との間で前記第１ナノワイヤよりも格子定数差が大きく、前記第１ナノワイヤよりも幅の大きなバッファ層をＶＬＳ成長もしくはＶＳＳ成長と側面上への層成長との組み合わせにて前記第１ナノワイヤ上に形成する工程と、
前記金属微粒子との間で前記第１ナノワイヤよりも格子定数差が大きく、前記バッファ層と格子定数の近い第２ナノワイヤを、ＶＬＳ成長またはＶＳＳ成長にて前記バッファ層上に形成する工程とを有することを特徴とするナノ構造の作製方法。
【請求項５】
金属微粒子をＳｉ基板上に形成する工程と、
ＶＬＳ成長またはＶＳＳ成長にて前記金属微粒子下にＧａＰナノワイヤを形成する工程と、
前記ＧａＰナノワイヤよりも幅の大きなＩｎＰバッファ層をＶＬＳ成長またはＶＳＳ成長と側面上への層成長との組み合わせにて５００から６００℃の温度の範囲で前記ＧａＰナノワイヤ上に連続して形成する工程と、
ＶＬＳ成長またはＶＳＳ成長にて１．３−３．４μｍに発光波長のあるＡｌＧａＩｎＡｓ系（ＩＩＩ族元素に対し、Ｉｎ組成０．１以上、Ａｌ組成０以上０．９以下、Ｇａ組成０以上０．９以下）ナノワイヤを前記ＩｎＰバッファ層上に連続して形成する工程とを備えることを特徴とするナノ構造の作製方法。
【請求項６】
前記ＡｌＧａＩｎＡｓ系ナノワイヤの形成後に、前記ＡｌＧａＩｎＡｓ系ナノワイヤよりもＡｌ組成の高いＡｌＧａＩｎＡｓ系キャッピング層またはＡｌＧａＩｎＰ系キャッピング層を側面上への層成長にて５００から７００℃の温度の範囲で前記ＧａＰナノワイヤおよび前記ＡｌＧａＩｎＡｓ系ナノワイヤの周囲に形成する工程を備えることを特徴とする請求項５記載のナノ構造の作製方法。
【請求項７】
前記ＡｌＧａＩｎＡｓ系ナノワイヤの製作時にＡｌＧａＩｎＡｓ系量子ドット構造またはＡｌＧａＩｎＡｓ系超格子構造を形成する工程と、
前記ＡｌＧａＩｎＡｓ系ナノワイヤの製作時に前記ＡｌＧａＩｎＡｓ系量子ドット構造またはＡｌＧａＩｎＡｓ系超格子構造の上下に不純物をドーピングし、ｐｉｎ型ダイオードを形成する工程を備えることを特徴とする請求項５または６記載のナノ構造の作製方法。
【請求項８】
Ｓｉ基板上に形成されたＧａＰナノワイヤと、
前記ＧａＰナノワイヤに軸方向に接続され、前記ＧａＰナノワイヤよりも幅の大きなＩｎＰバッファ層と、
前記ＩｎＰバッファ層に軸方向に接続され、１．３−３．４μｍに発光波長のあるＡｌＧａＩｎＡｓ系（ＩＩＩ族元素に対し、Ｉｎ組成０．１以上、Ａｌ組成０以上０．９以下、Ｇａ組成０以上０．９以下）ナノワイヤとを備えることを特徴とするナノ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はナノ構造およびナノ構造の作製方法に関し、特に、ＶＬＳ（Ｖａｐｅｒ  Ｌｉｑｕｉｄ  Ｓｏｌｉｄ：気相−液相−固相）成長またはＶＳＳ（Ｖａｐｅｒ  Ｓｏｌｉｄ  Ｓｏｌｉｄ：気相−固相−固相）成長にてナノオーダーの結晶構造を作製する方法に適用して好適なものである。
【背景技術】
【０００２】
受光発光素子で多く用いられるＩＩＩ−Ｖ族化合物半導体を使用したナノワイヤは、結晶が異なるＳｉ上でも比較的良好に結合でき、光デバイスをＳｉ回路上に容易に集積することが可能となることから、ＯＥＩＣ（Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔｓ）への応用が期待されている。
このナノワイヤを作製する方法として、ＶＬＳ成長またはＶＳＳ成長を用いる方法がある。このＶＬＳ成長またはＶＳＳ成長では、Ｓｉと格子定数の異なる化合物半導体であっても、軸方向では双晶も入ることはあるが、ドーピングを行いながら、原子の結合が途切れていない良好な単結晶を軸の垂直な方向に作製することができ、ナノオーダーの受光発光素子を形成することができる。
【０００３】
現状では、化合物半導体の中でも、ＧａＰのナノワイヤにおいては、Ｓｉ基板との界面で良好に原子が結合され、エピタキシャル成長できることが確認されている（非特許文献１）。また、格子定数差が大きなＩｎＰなどの化合物半導体をＳｉ基板上に直接ＶＬＳ成長させることも行われている（非特許文献２）。さらに、Ａｕを用いたＶＬＳ成長にてＧａＩｎＡｓのナノワイヤをＧａＡｓ基板上に形成することも行われている（非特許文献３）。
【０００４】
一方、ＡｌＧａＩｎＡｓ化合物は、ＡｌとＧａの量を少なくすることで、バンドギャップを小さくすることができ、発光波長をより長波長側にシフトさせることができる。また、Ａｌ、Ｇａ、Ｉｎの量を調整することで、ＡｌＧａＩｎＡｓ化合物をＩｎＰ基板と格子整合をとることもできる。さらに、ＡｌとＧａの比を調整することで、量子閉じ込め構造、光の屈折率閉じ込め構造を構成することができ、半導体レーザ、光アンプ、光変調器、受光器などを実現することができる。
【０００５】
【非特許文献１】Ｋ．Ｔａｔｅｎｏ  ｅｔ  ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８９，０３３１１４（２００６）．
【非特許文献２】Ｌ．Ｃ．Ｃｈｕａｎｇ  ｅｔ  ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９０，０４３１１５（２００７）．
【非特許文献３】Ｙ．Ｋｉｍ  ｅｔ  ａｌ．，Ｎａｎｏ．Ｌｅｔｔ．６（２００６）５９９．
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のＡｌＧａＩｎＡｓ化合物の作製方法では、ＭＢＥ（分子線エピタキシー）法やＭＯＶＰＥ（有機金属気相成長）法が用いられるため、Ｓｉ基板上にＡｌＧａＩｎＡｓ化合物を結晶成長させることが困難であり、光デバイスをＳｉ回路上に集積することができないという問題があった。
また、ＶＬＳ成長またはＶＳＳ成長を用いた場合においても、ＧａＰナノワイヤはＳｉ（１１１）基板上で垂直に成長させることができるが、ＧａＰ以外のＩＩＩ−Ｖ族化合物半導体ではＳｉ（１１１）基板のＡ面にも多く成長するため、［１１１］Ｂ方向に成長しやすい化合物半導体ナノワイヤでは斜めに成長し、ヘテロ構造などの層構造を制御性よく作製することが困難であるという問題があった。
【０００７】
さらに、格子定数差が大きなＩｎＰなどの化合物半導体をＳｉ基板上に直接ＶＬＳ成長させると、ナノワイヤの幅を大きくすることが困難となり、ＩｎＰなどでは５０ｎｍ程度で臨界太さとなることから、ナノワイヤの良好な成長自体が困難になるという問題があった。
そこで、本発明の目的は、格子定数差が大きな半導体基板上にボトムアップ的に制御性よくナノワイヤを作製することが可能なナノ構造およびナノ構造の作製方法を提供することである。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、請求項１記載のナノ構造の作製方法によれば、金属微粒子を半導体基板上に形成する工程と、ＶＬＳ成長またはＶＳＳ成長にて前記金属微粒子下に第１ナノワイヤを形成する工程と、前記金属微粒子との間で前記第１ナノワイヤよりも格子定数差が大きく、前記第１ナノワイヤよりも幅の大きなバッファ層をＶＬＳ成長もしくはＶＳＳ成長と側面上への層成長との組み合わせにて前記第１ナノワイヤ上に形成する工程と、前記金属微粒子との間で前記第１ナノワイヤよりも格子定数差が大きく、前記バッファ層と格子定数の近い第２ナノワイヤを、ＶＬＳ成長またはＶＳＳ成長にて前記バッファ層上に形成する工程とを備えることを特徴とする。
【０００９】
これにより、半導体基板と格子定数の近い第１ナノワイヤを形成してから、第１ナノワイヤと格子定数差の大きいバッファ層をＶＬＳ成長またはＶＳＳ成長と側面上への層成長との組み合わせにて幅広に形成して、格子定数差による歪みを第１ナノワイヤとバッファ層との間で緩和することができる。このため、バッファ層と格子定数の近い第２ナノワイヤを良好な結晶性を維持しながら形成することができ、半導体基板と第２ナノワイヤとの間の格子定数差が大きい場合においても、半導体基板上にボトムアップ的に制御性よく第２ナノワイヤを作製することが可能となる。
【００１０】
また、請求項２記載のナノ構造の作製方法によれば、前記第２ナノワイヤの形成後に、前記第１ナノワイヤおよび前記第２ナノワイヤの周囲を覆うキャッピング層を形成する工程を備えることを特徴とする。
これにより、第１ナノワイヤおよび第２ナノワイヤをキャッピング層にて保護することができ、第２ナノワイヤを用いて光デバイスを形成した場合においても、光デバイスを安定的に動作させることができる。
【００１１】
また、請求項３記載のナノ構造の作製方法によれば、前記第２ナノワイヤの製作時に量子ドット構造または超格子構造を形成する工程と、前記第２ナノワイヤの製作時に前記量子ドット構造または超格子構造の上下に不純物をドーピングする工程を備えることを特徴とする。
これにより、ＶＬＳ成長またはＶＳＳ成長にてナノワイヤ構造に発光素子を形成することができ、発光素子をＳｉ基板上に集積することが可能となることから、ＯＥＩＣへの応用性を拡大することが可能となる。
【００１２】
また、請求項４記載のナノ構造の作製方法によれば、共振器を構成するフォトニック結晶構造を半導体基板上に形成する工程と、前記半導体基板上に金属微粒子を形成する工程と、ＶＬＳ成長またはＶＳＳ成長にて前記金属微粒子下に配置され前記共振器に入れ込まれたナノワイヤを形成する工程と工程を備え、前記ナノワイヤを形成する工程は、ＶＬＳ成長またはＶＳＳ成長にて前記金属微粒子下に第１ナノワイヤを形成する工程と、前記金属微粒子との間で前記第１ナノワイヤよりも格子定数差が大きく、前記第１ナノワイヤよりも幅の大きなバッファ層をＶＬＳ成長もしくはＶＳＳ成長と側面上への層成長との組み合わせにて前記第１ナノワイヤ上に形成する工程と、  前記金属微粒子との間で前記第１ナノワイヤよりも格子定数差が大きく、前記バッファ層と格子定数の近い第２ナノワイヤを、ＶＬＳ成長またはＶＳＳ成長にて前記バッファ層上に形成する工程とを有することを特徴とする。
これにより、半導体基板上にナノワイヤを形成することで、レーザ構造を作製することができ、ＯＥＩＣへの応用性を拡大することが可能となる。
【００１３】
また、請求項５記載のナノ構造の作製方法によれば、金属微粒子をＳｉ基板上に形成する工程と、ＶＬＳ成長またはＶＳＳ成長にて前記金属微粒子下にＧａＰナノワイヤを形成する工程と、前記ＧａＰナノワイヤよりも幅の大きなＩｎＰバッファ層をＶＬＳ成長またはＶＳＳ成長と側面上への層成長との組み合わせにて５００から６００℃の温度の範囲で前記ＧａＰナノワイヤ上に連続して形成する工程と、ＶＬＳ成長またはＶＳＳ成長にて１．３−３．４μｍに発光波長のあるＡｌＧａＩｎＡｓ系（ＩＩＩ族元素に対し、Ｉｎ組成０．１以上、Ａｌ組成０以上０．９以下、Ｇａ組成０以上０．９以下）ナノワイヤを前記ＩｎＰバッファ層上に連続して形成する工程とを備えることを特徴とする。
【００１４】
これにより、Ｓｉ基板と格子定数の近いＧａＰナノワイヤを形成してから、ＧａＰナノワイヤと格子定数差の大きいＩｎＰバッファ層をＶＬＳ成長またはＶＳＳ成長と側面上への層成長との組み合わせにて形成することができ、良好な結晶性を維持しながら径の大きなＩｎＰバッファ層を作製することができる。このため、Ａｌ、Ｇａ、Ｉｎの量を調整することで、ＩｎＰバッファ層と格子整合されたＡｌＧａＩｎＡｓ系ナノワイヤを径の大きなＩｎＰバッファ層上に形成することが可能となるとともに、ＡｌとＧａの量や比を調整することで、発光波長を変化させたり、量子閉じ込め構造、光の屈折率閉じ込め構造を構成したりすることができる。このため、Ｓｉ基板とＡｌＧａＩｎＡｓ系ナノワイヤとの間の格子定数差が大きい場合においても、ＡｌＧａＩｎＡｓ系ナノワイヤをＳｉ基板上にボトムアップ的に制御性よく作製することが可能となり、半導体レーザ、光アンプ、光変調器、受光器などをＳｉ基板上に集積することができる。
【００１５】
また、請求項６記載のナノ構造の作製方法によれば、前記ＡｌＧａＩｎＡｓ系ナノワイヤの形成後に、前記ＡｌＧａＩｎＡｓ系ナノワイヤよりもＡｌ組成の高いＡｌＧａＩｎＡｓ系キャッピング層またはＡｌＧａＩｎＰ系キャッピング層を側面上への層成長にて５００から７００℃の温度の範囲で前記ＧａＰナノワイヤおよび前記ＡｌＧａＩｎＡｓ系ナノワイヤの周囲に形成する工程を備えることを特徴とする。
これにより、ＧａＰナノワイヤおよびＡｌＧａＩｎＡｓ系ナノワイヤを、ＧａＰナノワイヤおよびＡｌＧａＩｎＡｓ系ナノワイヤよりもバンドギャップの広いキャッピング層にて保護することができ、ＡｌＧａＩｎＡｓ系ナノワイヤを用いて光デバイスを形成した場合においても、光デバイスを安定的に動作させることができる。
【００１６】
また、請求項７記載のナノ構造の作製方法によれば、前記ＡｌＧａＩｎＡｓ系ナノワイヤの製作時にＡｌＧａＩｎＡｓ系量子ドット構造またはＡｌＧａＩｎＡｓ系超格子構造を形成する工程と、前記ＡｌＧａＩｎＡｓ系ナノワイヤの製作時に前記ＡｌＧａＩｎＡｓ系量子ドット構造またはＡｌＧａＩｎＡｓ系超格子構造の上下に不純物をドーピングし、ｐｉｎ型ダイオードを形成する工程を備えることを特徴とする。
これにより、ＶＬＳ成長またはＶＳＳ成長にてＡｌＧａＩｎＡｓ系ナノワイヤ構造に発光素子を形成することができ、発光素子をＳｉ基板上に集積することが可能となることから、ＯＥＩＣへの応用性を拡大することが可能となる。
【００１７】
また、請求項８記載のナノ構造の作製方法によれば、Ｓｉ基板上に形成されたＧａＰナノワイヤと、前記ＧａＰナノワイヤに軸方向に接続され、前記ＧａＰナノワイヤよりも幅の大きなＩｎＰバッファ層と、前記ＩｎＰバッファ層に軸方向に接続され、１．３−３．４μｍに発光波長のあるＡｌＧａＩｎＡｓ系（ＩＩＩ族元素に対し、Ｉｎ組成０．１以上、Ａｌ組成０以上０．９以下、Ｇａ組成０以上０．９以下）ナノワイヤとを備えることを特徴とする。
これにより、Ｓｉとの格子定数差の大きなＡｌＧａＩｎＡｓ系ナノワイヤをＳｉ基板上に形成することができ、半導体レーザ、光アンプ、光変調器、受光器などをＳｉ基板上に集積することができる。
【発明の効果】
【００１８】
以上説明したように、本発明によれば、半導体基板とナノワイヤとの間の格子定数差が大きい場合においても、半導体基板上にボトムアップ的に制御性よくナノワイヤを作製することが可能となり、半導体レーザ、光アンプ、光変調器、受光器などをＳｉ基板上に集積することが可能となることから、ＯＥＩＣへの応用性を拡大することが可能となる。
【発明を実施するための最良の形態】
【００１９】
本発明の一実施形態では、金半導体基板との間で第１ナノワイヤよりも格子定数差が大きく、第１ナノワイヤよりも幅の大きなバッファ層をＶＬＳ成長またはＶＳＳ成長と側面上への層成長との組み合わせにて第１ナノワイヤと第２ナノワイヤとの間に形成する。また、第２ナノワイヤの形成後に、第１ナノワイヤおよび第２ナノワイヤの周囲を覆うキャッピング層を形成するようにしてもよい。また、第２ナノワイヤの製作時に量子ドット構造または超格子構造を形成するようにしてもよく、第２ナノワイヤの製作時に不純物をドーピングし、Ｐｉｎ構造を形成するようにしてもよい。
【００２０】
なお、半導体基板としては、例えば、Ｓｉ（１１１）半導体基板、金属微粒子としては、例えば、直径２０ｎｍ程度のＡｕ微粒子を用いることができる。また、金属微粒子を半導体基板上に形成する方法としては、例えば、金属の蒸着とアニールによる自己形成、ＥＢリソグラフィによるパターニング、あるいはＡｕ微粒子１２を含む溶液の塗布などの方法を用いることができる。
なお、第１ナノワイヤ、第２ナノワイヤおよびバッファ層の材料は、Ｓｉ、Ｇｅ、ＧａＩｎＮ、ＡｌＧａＡｓ、ＧａＩｎＰ、ＡｌＧａＩｎＮ、ＡｌＧａＩｎＳｂ、ＡｌＧａＩｎＡｓ、ＩｎＰ、ＧａＰの中から選択することができる。
【００２１】
例えば、第１ナノワイヤの材料としてＧａＰ、第２ナノワイヤの材料としてＡｌＧａＩｎＡｓ（ＩＩＩ族元素に対し、Ｉｎ組成０．１以上、Ａｌ組成０以上０．９以下、Ｇａ組成０以上０．９以下）、バッファ層の材料としてＩｎＰ、キャッピング層の材料として第２ナノワイヤのＡｌＧａＩｎＡｓよりもＡｌ組成の高いＡｌＧａＩｎＡｓまたはＩｎＰを用いることができる。あるいは、キャッピング層の材料としてＩｎＰよりもバンドギャップの大きなＡｌＧａＩｎＰを用いるようにしてもよい。
これにより、Ｓｉとの格子定数差の大きなＡｌＧａＩｎＡｓ系ナノワイヤをＳｉ基板上に形成することができ、半導体レーザ、光アンプ、光変調器、受光器などをＳｉ基板上に集積することができる。
【００２２】
以下、本発明の実施形態に係るナノ構造の作製方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係るＳｉ（１１１）基板上に配置されたＡｕ微粒子を示す斜視図、図２（ａ）および図３は、本発明の第１実施形態に係るナノ構造の作製方法を示す断面図、図２（ｂ）は本発明の第１実施形態に係るナノ構造の構成を示すＳＥＭ像である。
図１において、直径２０ｎｍ程度のＡｕ微粒子１２をＳｉ（１１１）基板１１上に形成する。なお、Ａｕ微粒子１２をＳｉ（１１１）基板１１上に形成する方法としては、例えば、金属の蒸着とアニールによる自己形成、ＥＢリソグラフィによるパターニング、あるいはＡｕ微粒子１２を含む溶液の塗布などの方法を用いることができる。
【００２３】
次に、図２に示すように、Ａｕ微粒子１２が形成されたＳｉ（１１１）基板１１を有機気相成長炉内に設置し、ＴＭＧａ（トリメチルガリウム）を１×１０-5ｍｏｌ／ｍｉｍ、ＴＢＰ（ターシャリブチルフォスフィン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら４８０℃でＧａＰナノワイヤ１３をＳｉ（１１１）基板１１上に１分だけ成長させた。
なお、ＧａＰはＳｉ（１１１）基板１１上にＢ面を形成するため、ＧａＰナノワイヤ１３はＳｉ（１１１）基板１１に垂直に成長させることができる。
【００２４】
また、Ａｕを触媒としたＧａＰのＶＬＳ成長またはＶＳＳ成長は４００−５００℃の範囲内で見られるため、ＧａＰナノワイヤ１３の成長温度を４８０℃に設定した。
そして、ＴＭＩｎ（トリメチルインジウム）を１×１０-5ｍｏｌ／ｍｉｍ、ＴＢＰ（ターシャリブチルフォスフィン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら５５０℃で２０秒のエピタキシャル成長を行うことにより、ＩｎＰバッファ層１４をＧａＰナノワイヤ１３上に形成した。
【００２５】
なお、ＧａＰナノワイヤ１３の成長後にＩｎＰをヘテロにナノワイヤ成長させることは難しい。ただし、図２（ｂ）に示すように、ＩｎＰバッファ層１４を形成する時に５００−６００℃の範囲内に温度を上昇させることにより、ＧａＰナノワイヤ１３の先端にＩｎＰバッファ層１４をＶＬＳ成長もしくはＶＳＳ成長と側面上への層成長との組み合わせにて卵状に幅広に成長させることができることを見出した。
次に、ＴＭＧａ（トリメチルガリウム）およびＴＭＩｎ（トリメチルインジウム）を５×１０-6ｍｏｌ／ｍｉｍ、ＡｓＨ3（アルシン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら４５０℃でＧａＩｎＡｓナノワイヤ１５をＩｎＰバッファ層１４上に１分だけ成長させた。
【００２６】
なお、Ａｕを触媒としたＡｌＧａＩｎＡｓ（ＩＩＩ族元素に対し、Ｉｎ組成０．１以上、Ａｌ組成０以上０．９以下、Ｇａ組成０以上０．９以下）のＶＬＳ成長またはＶＳＳ成長は４００−５００℃の範囲内で見られるため、ＧａＩｎＡｓナノワイヤ１５の成長温度を４５０℃に設定した。
また、ＧａＰナノワイヤ１３の先端にＩｎＰバッファ層１４を幅広に成長させることにより、ＧａＰとＩｎＰの界面をスムースに結合させることができ、ＩｎＰに格子定数の近いＡｌＧａＩｎＡｓ系材料を連続してナノワイヤ成長させることができる。
【００２７】
次に、ＴＭＩｎ（トリメチルインジウム）を２×１０-5ｍｏｌ／ｍｉｍ、ＰＨ3（フォスフィン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら５５０℃で５分のエピタキシャル成長を行うことにより、ＧａＰナノワイヤ１３、ＩｎＰバッファ層１４およびＧａＩｎＡｓナノワイヤ１５の周囲が覆われるようにＩｎＰキャッピング層１６を形成した。
なお、Ａｕを触媒としたＶＬＳ成長もしくはＶＳＳ成長によるナノワイヤ成長から側面への層成長の起こる半導体表面でのエピタキシャル成長への成長モードの変化は５００−８００℃の範囲内で見られるため、ＩｎＰキャッピング層１６の成長温度を５５０℃に設定した。
【００２８】
これにより、Ｓｉ（１１１）基板１１と格子定数の近いＧａＰナノワイヤ１３を形成してから、ＧａＰナノワイヤ１３と格子定数差の大きいＩｎＰバッファ層１４を形成することができ、さらにＩｎＰバッファ層１４と格子整合されたＧａＩｎＡｓナノワイヤ１５を径の大きなＩｎＰバッファ層１４上に形成することが可能となる。ＧａＩｎＡｓにＡｌを加えたり、Ｇａの量やＡｌ、Ｇａ、Ｉｎの組成比を調整することで、発光波長を変化させたり、量子閉じ込め構造、光の屈折率閉じ込め構造を構成したりすることができる。このため、Ｓｉ（１１１）基板１１とＧａＩｎＡｓナノワイヤ１５との間の格子定数差が大きい場合においても、幅広なＩｎＰバッファ層１４を介してＧａＩｎＡｓナノワイヤ１５をＳｉ（１１１）基板１１上にボトムアップ的に制御性よく作製することが可能となり、半導体レーザ、光アンプ、光変調器、受光器などをＳｉ（１１１）基板１１上に集積することができる。
【００２９】
なお、上述した実施形態では、ＩｎＰバッファ層１４上にＧａＩｎＡｓナノワイヤ１５を形成する方法について説明したが、１．３−３．４μｍに発光波長のあるＡｌＧａＩｎＡｓ系（ＩＩＩ族元素に対し、Ｉｎ組成０．１以上、Ａｌ組成０以上０．９以下、Ｇａ組成０以上０．９以下）ナノワイヤならば何でも良く、例えば、ＡｌＩｎＡｓナノワイヤを形成するようにしてもよいし、ＩｎＰバッファ層１４上にＡｌＧａＩｎＡｓ系ナノワイヤを形成する時にＡｌ、Ｇａ、Ｉｎの組成を変化させたりしてもよい。
【００３０】
また、上述した実施形態では、キャッピング層の材料としてＩｎＰを用いる方法について説明したが、ＩｎＰよりもバンドギャップの大きなＡｌＧａＩｎＰを用いるようにしてもよい。
また、ＩｎＰバッファ層１４上にＧａＩｎＡｓナノワイヤ１５を形成する時にｐ型またはｎ型不純物のドーピングを行うことにより、ｐｉｎ型ダイオードを形成するようにしてもよい。
【００３１】
図４は、本発明の第１実施形態に係るナノ構造の発光特性を示す図である。
図４において、図３のナノ構造のサンプルについてフォトルミネッセンス測定にて発光特性を調べたところ、室温で１５５０ｎｍにピークを持つ発光が確認できた。
図５は、本発明の第２実施形態に係るナノ構造の概略構成を示す断面図である。
図５において、Ａｕの蒸着とアニールによる自己形成、ＥＢリソグラフィによるパターニング、あるいはＡｕ微粒子１２を含む溶液の塗布などの方法を用いることにより、直径４０ｎｍ程度のＡｕ微粒子１２をＳｉ（１１１）基板１１上に形成する。
【００３２】
次に、Ａｕ微粒子１２が形成されたＳｉ（１１１）基板１１を有機気相成長炉内に設置し、ＴＭＧａ（トリメチルガリウム）を１×１０-5ｍｏｌ／ｍｉｍ、ＰＨ3（フォスフィン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら４８０℃でＧａＰナノワイヤ３１をＳｉ（１１１）基板１１上に１分だけ成長させた。
なお、ＧａＰはＳｉ（１１１）基板１１上にＢ面を形成するため、ＧａＰナノワイヤ３１はＳｉ（１１１）基板１１に垂直に成長させることができる。
【００３３】
また、Ａｕを触媒としたＧａＰのＶＬＳ成長またはＶＳＳ成長は４００−５００℃の範囲内で見られるため、ＧａＰナノワイヤ３１の成長温度を４８０℃に設定した。
そして、ＴＭＩｎ（トリメチルインジウム）を１×１０-5ｍｏｌ／ｍｉｍ、ＴＢＰ（ターシャリブチルフォスフィン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら５５０℃で２０秒のエピタキシャル成長を行うことにより、ＩｎＰバッファ層３２をＧａＰナノワイヤ３１上に形成した。
【００３４】
なお、ＩｎＰバッファ層３２を形成する時に５００−６００℃の範囲内に温度を上昇させることにより、ＧａＰナノワイヤ３１の先端にＩｎＰバッファ層３２を卵状に幅広に成長させることができる。
次に、ＴＭＡｌ（トリメチルアルミニウム）およびＴＭＩｎ（トリメチルインジウム）を５×１０-6ｍｏｌ／ｍｉｍ、ＡｓＨ3（アルシン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら４５０℃でＡｌＩｎＡｓナノワイヤ３３をＩｎＰバッファ層３２上に１分だけ成長させた。
【００３５】
さらに、ＴＭＡｌ（トリメチルアルミニウム）およびＴＭＩｎ（トリメチルインジウム）をそれぞれ５×１０-6ｍｏｌ／ｍｉｍ、ＡｓＨ3（アルシン）を６×１０-4ｍｏｌ／ｍｉｍだけ流す工程と、ＴＭＧａ（トリメチルガリウム）およびＴＭＩｎ（トリメチルインジウム）を５×１０-6ｍｏｌ／ｍｉｍ、ＡｓＨ3（アルシン）を６×１０-4ｍｏｌ／ｍｉｍだけ流す工程とを５秒ごとに切り替えながら５回だけ繰り返すことにより、ＡｌＩｎＡｓ層３４ａとＧａＩｎＡｓ層３４ｂとが交互に積層されたＡｌＧａＩｎＡｓ系超格子構造３４を４５０℃でＡｌＩｎＡｓナノワイヤ３３上に成長させた。
【００３６】
次に、ＴＭＡｌ（トリメチルアルミニウム）およびＴＭＩｎ（トリメチルインジウム）を５×１０-6ｍｏｌ／ｍｉｍ、ＡｓＨ3（アルシン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら４５０℃でＡｌＩｎＡｓナノワイヤ３５をＡｌＧａＩｎＡｓ系超格子構造３４上に１分だけ成長させた。
なお、Ａｕを触媒としたＡｌＧａＩｎＡｓ（ＩＩＩ族元素に対し、Ｉｎ組成０．１以上、Ａｌ組成０以上０．９以下、Ｇａ組成０以上０．９以下）のＶＬＳ成長またはＶＳＳ成長は４００−５００℃の範囲内で見られるため、ＧａＩｎＡｓナノワイヤ３３、３５およびＡｌＧａＩｎＡｓ系超格子構造３４の成長温度を４５０℃に設定した。
【００３７】
また、ＧａＰナノワイヤ３１の先端にＩｎＰバッファ層３２を幅広に成長させることにより、ＧａＰとＩｎＰの界面をスムースに結合させることができ、ＩｎＰに格子定数の近いＡｌＧａＩｎＡｓ系材料を連続してナノワイヤ成長させることができる。
次に、ＴＭＡｌ（トリメチルアルミニウム）およびＴＭＩｎ（トリメチルインジウム）をそれぞれ１×１０-5ｍｏｌ／ｍｉｍ、ＡｓＨ3（アルシン）を６×１０-4ｍｏｌ／ｍｉｍだけ流しながら６００℃で５分のエピタキシャル成長を行うことにより、ＧａＰナノワイヤ３１、ＩｎＰバッファ層３２、ＧａＩｎＡｓナノワイヤ３３、３５およびＡｌＧａＩｎＡｓ系超格子構造３４の周囲が覆われるようにＡｌＩｎＡｓキャッピング層３６を形成した。
【００３８】
なお、キャッピング層の材料としては、ＡｌＩｎＡｓ以外にも、Ｇａを加えたＡｌＧａＩｎＡｓを用いるようにしてもよい。
そして、図５のナノ構造のサンプルについてフォトルミネッセンス測定にて発光特性を調べたところ、室温で１３００ｎｍにピークを持つ発光が確認できた。
なお、ＧａＰナノワイヤ３１、ＩｎＰバッファ層３２およびＡｌＩｎＡｓナノワイヤ３３を成長させる時にＳまたはＳｉ化合物などのｎ型ドーパントを供給し、ＡｌＩｎＡｓナノワイヤ３５を成長させる時にＺｎまたはＣ化合物などのｐ型ドーパントを供給することにより、図５のナノ構造にｐｉｎ型の発光ダイオードを形成するようにしてもよい。
【００３９】
そして、ＧａＰナノワイヤ３１、ＩｎＰバッファ層３２、ＡｌＩｎＡｓナノワイヤ３３、３５およびＡｌＧａＩｎＡｓ系超格子構造３４とＡｌＩｎＡｓキャッピング層３６のナノ構造の周囲を絶縁性のポリイミドで埋め込んだ後、先端のＡｕ微粒子１２および絶縁性ＡｌＩｎＡｓキャッピング層３６の先端部をエッチングにて除去し、ＡｌＩｎＡｓナノワイヤ３５の先端を露出させた後、Ｓｉ（１１１）基板１１の裏面にｎ側電極、ＡｌＩｎＡｓナノワイヤ３５の先端にｐ側電極を形成することにより、図５のナノ構造を発光ダイオードとして動作させることができる。
また、図５のナノ構造をフォトニック結晶などの反射鏡に囲まれた共振器に入れ込むことにより、レーザ構造を作製することができる。
【００４０】
図６は、本発明の第３実施形態に係るナノ構造の概略構成を示す斜視図である。
図６において、Ｓｉ（１１１）基板４１には間隙層４２を介してＳｉ層４３が形成され、Ｓｉ層４３にはフォトニック結晶を構成する貫通口４４が形成されている。そして、Ｓｉ層４３の光路上には、Ｓｉ（１１１）基板４１上に成長されたナノワイヤ４７が入れ込まれる貫通口４５が形成され、Ｓｉ（１１１）基板４１の裏面にはｎ側電極４６、ナノワイヤ４７の先端にはｐ側電極４８が形成されている。そして、ｎ側電極４６とｐ側電極４８とは、ボンディングワイヤ４９を介して電源５０に接続されている。
【００４１】
なお、ナノワイヤ４７の構造としては、例えば、発光ダイオードが形成された図３のナノ構造や図５のナノ構造を用いることができる。また、ナノワイヤ４７の発光部はＳｉ層４３の内部に埋め込まれるように配置することができる。
そして、ナノワイヤ４７の発光部から出射された光はＳｉ層４３に形成されたフォトニック結晶を導波し、フォトニック結晶で囲まれた共振器内で共振させることにより、レーザ光として外部に取り出すことができる。
【００４２】
図７は、図６のナノ構造の作製方法を示す断面図である。
図７（ａ）において、Ｓｉ（１１１）基板４１に間隙層４２を介してＳｉ層４３を形成する。なお、Ｓｉ（１１１）基板４１に間隙層４２を介してＳｉ層４３を形成する方法としては、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板に対して、Ｓｉ基板とＳｉ層の間のＳｉＯ2層を選択的に除去する方法を用いることができる。
【００４３】
そして、例えば、電子ビーム露光技術およびドライエッチング技術を組み合わせることにより、フォトニック結晶を構成する貫通口４４をＳｉ層４３に形成するとともに、ナノワイヤ４７をＳｉ層４３に入れ込む貫通口４５をＳｉ層４３に形成する。
次に、図７（ｂ）に示すように、Ａｕの蒸着とアニールによる自己形成、ＥＢリソグラフィによるパターニング、あるいはＡｕ微粒子５１を含む溶液の塗布などの方法を用いることにより、直径４０ｎｍ程度のＡｕ微粒子５１をＳｉ（１１１）基板４１上に形成する。
【００４４】
次に、図７（ｃ）に示すように、ＶＬＳ成長またはＶＳＳ成長を用いることにより、貫通口４５を介してＳｉ層４３に入れ込まれるようにしてＡｕ微粒子５１下にナノワイヤ４７を形成する。なお、ナノワイヤ４７の形成方法としては、図３のナノワイヤの作製方法や図５のナノワイヤの作製方法と同一の方法を用いることができる。
次に、図７（ｄ）に示すように、Ａｕ微粒子５１を除去し、Ｓｉ（１１１）基板４１の裏面にはｎ側電極４６、ナノワイヤ４７の先端にはｐ側電極４８を形成する。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１実施形態に係るＳｉ（１１１）基板上に配置されたＡｕ微粒子を示す斜視図である。
【図２】図２（ａ）は、本発明の第１実施形態に係るナノ構造の作製方法を示す断面図、図２（ｂ）は、本発明の第１実施形態に係るナノ構造の構成を示すＳＥＭ像である。
【図３】本発明の第１実施形態に係るナノ構造の作製方法を示す断面図である。
【図４】本発明の第１実施形態に係るナノ構造の発光特性を示す図である。
【図５】本発明の第２実施形態に係るナノ構造の概略構成を示す断面図である。
【図６】本発明の第３実施形態に係るナノ構造の概略構成を示す斜視図である。
【図７】図６のナノ構造の作製方法を示す断面図である。
【符号の説明】
【００４６】
１１、４１  Ｓｉ（１１１）基板
１２、５１  Ａｕ微粒子
１３、３１、  ＧａＰナノワイヤ
１５  ＧａＩｎＡｓナノワイヤ
３３、３５  ＡｌＩｎＡｓナノワイヤ
４７  ナノワイヤ
１４、３２  ＩｎＰバッファ層
１６、３６  ＩｎＰキャッピング層
３４  ＡｌＧａＩｎＡｓ系超格子構造
３４ａ  ＡｌＩｎＡｓ層
３４ｂ  ＧａＩｎＡｓ層
４２  間隙層
４３  Ｓｉ層
４４、４５  貫通口
４６  ｎ側電極
４８  ｐ側電極
４９  ボンディングワイヤ
５０  電源
【図１】
0005096824.tif 000002
【図３】
0005096824.tif 000003
【図４】
0005096824.tif 000004
【図５】
0005096824.tif 000005
【図６】
0005096824.tif 000006
【図７】
0005096824.tif 000007
【図２】
0005096824.tif 000008