(57)【特許請求の範囲】
【請求項１】
受信回路に信号を送信する送信回路を含む情報処理装置であって、
前記送信回路は、
第１の周期でハイレベルとローレベルを繰り返す差動信号を、遅延量を変化させて前記受信回路に送信する信号送出部と、
前記差動信号の差動電位差が基準値以上である間における、前記第１の周期の整数倍の時間間隔との差分が所定の時間間隔となる第２の周期の標本化信号による前記差動信号の標本化回数と、前記所定の時間間隔とにより、前記差動信号の前記差動電位差が前記基準値以上となっている期間を示すレベル確定期間を遅延量の変化に応じて算出する算出部と、
前記差動信号の遅延量の変化に対応した前記レベル確定期間のそれぞれのうちで最も大きいものを検出する検出部とを含むことを特徴とする情報処理装置。
【請求項２】
前記算出部は、前記差動信号を前記標本化信号により標本化した結果を示す出力信号がハイレベル又はローレベルのいずれかである間の前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数することを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記算出部は、前記標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出することを特徴とする請求項１又は２のいずれか１項に記載の情報処理装置。
【請求項４】
前記信号送出部は、前記レベル確定期間が算出される毎に前記差動信号の遅延量を変化させ、
前記検出部は、前記レベル確定期間が前記差動信号に付加された遅延量の変化に伴って継続して増加している状態から減少の状態に転じた場合に、減少の状態に転じる直前の前記レベル確定期間を検出することを特徴とする請求項１乃至３のいずれか１項に記載の情報処理装置。
【請求項５】
前記算出部は、
前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数するカウンタ部と、
前記出力信号がハイレベル若しくはローレベルのいずれかである間に前記カウンタ部が計数した標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出するレベル確定期間検出部とを含むことを特徴とする請求項２乃至４のいずれか１項に記載の情報処理装置。
【請求項６】
前記算出部は、
前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数するカウンタ部と、
前記標本化信号に同期して前記出力信号のレベル変化を検出するレベル変化検出部と、
前記レベル変化検出部により前記出力信号のレベルの変化が検出された回数を計数しカウンタ値として保持するレベル変化カウンタと、
前記出力信号がハイレベル若しくはローレベルのいずれかである間に前記カウンタ部が計数した標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出するレベル確定期間検出部とを含み、
前記レベル変化検出部は、前記出力信号のレベル変化を検出した際に前記レベル変化カウンタを参照し、前記レベル変化カウンタの値が初期値以外の場合にその時点で前記カウンタ部が計数している前記標本化回数を保持し、前記レベル確定期間検出部に前記レベル確定期間を算出させることを特徴とする請求項２乃至４のいずれか１項に記載の情報処理装置。
【請求項７】
前記送信回路は、前記受信回路に送信する前記信号に対して前記検出部が検出した前記レベル確定期間に対応する遅延を付加することを特徴とする請求項１乃至６のいずれか１項に記載の情報処理装置。
【請求項８】
前記所定の時間間隔は、前記差動信号が前記基準値以上となっている間の前記標本化信号による前記標本化回数が、前記差動信号の遅延量の変化に対応して変化するような時間間隔であることを特徴とする請求項１乃至７のいずれか１項に記載の情報処理装置。
【請求項９】
受信回路に対して信号を送信する信号伝送回路であって、
第１の周期でハイレベルとローレベルを繰り返す差動信号を、遅延量を変化させて前記受信回路に送信する信号送出部と、
前記差動信号の差動電位差が基準値以上である間における、前記第１の周期の整数倍の時間間隔との差分が所定の時間間隔となる第２の周期の標本化信号による前記差動信号の標本化回数と、前記所定の時間間隔とにより、前記差動信号の前記差動電位差が前記基準値以上となっている期間を示すレベル確定期間を遅延量の変化に応じて算出する算出部と、
前記差動信号の遅延量の変化に対応した前記レベル確定期間のそれぞれのうちで最も大きいものを検出する検出部とを含むことを特徴とする信号伝送回路。
【請求項１０】
前記算出部は、前記差動信号を前記標本化信号により標本化した結果を示す出力信号がハイレベル又はローレベルのいずれかである間の前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数することを特徴とする請求項９に記載の信号伝送回路。
【請求項１１】
前記算出部は、前記標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出することを特徴とする請求項９又は１０いずれか１項に記載の信号伝送回路。
【請求項１２】
前記信号送出部は、前記レベル確定期間が算出される毎に前記差動信号の遅延量を変化させ、
前記検出部は、前記レベル確定期間が前記差動信号に付加された遅延量の変化に伴って継続して増加している状態から減少の状態に転じた場合に、減少の状態に転じる直前の前記レベル確定期間を検出することを特徴とする請求項９乃至１１のいずれか１項に記載の信号伝送回路。
【請求項１３】
前記算出部は、
前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数するカウンタ部と、
前記出力信号がハイレベル若しくはローレベルのいずれかである間に前記カウンタ部が計数した標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出するレベル確定期間検出部とを含むことを特徴とする請求項１０乃至１２のいずれか１項に記載の信号伝送回路。
【請求項１４】
前記算出部は、
前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数するカウンタ部と、
前記標本化信号に同期して前記出力信号のレベル変化を検出するレベル変化検出部と、
前記レベル変化検出部により前記出力信号のレベルの変化が検出された回数を計数しカウンタ値として保持するレベル変化カウンタと、
前記出力信号がハイレベル若しくはローレベルのいずれかである間に前記カウンタ部が計数した標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出するレベル確定期間検出部とを含み、
前記レベル変化検出部は、前記出力信号のレベル変化を検出した際に前記レベル変化カウンタを参照し、前記レベル変化カウンタの値が初期値以外の場合にその時点で前記カウンタ部が計数している前記標本化回数を保持し、前記レベル確定期間検出部に前記レベル確定期間を算出させることを特徴とする請求項１０乃至１２のいずれか１項に記載の信号伝送回路。
【請求項１５】
前記送信回路は、前記受信回路に送信する前記信号に対して前記検出部が検出した前記レベル確定期間に対応する遅延を付加することを特徴とする請求項９乃至１４のいずれか１項に記載の信号伝送回路。
【請求項１６】
前記所定の時間間隔は、前記差動信号が前記基準値以上となっている間の前記標本化信号による前記標本化回数が、前記差動信号の遅延量の変化に対応して変化するような時間間隔であることを特徴とする請求項９乃至１５のいずれか１項に記載の信号伝送回路。
【請求項１７】
送信回路が受信回路に信号の送信をする信号伝送方法であって、
第１の周期でハイレベルとローレベルを繰り返す差動信号を、遅延量を変化させて前記受信回路に送信する信号送出ステップと、
前記差動信号の差動電位差が基準値以上である間における、前記第１の周期の整数倍の時間間隔との差分が所定の時間間隔となる第２の周期の標本化信号による前記差動信号の標本化回数と、前記所定の時間間隔とにより、前記差動信号の前記差動電位差が前記基準値以上となっている期間を示すレベル確定期間を遅延量の変化に応じて算出する算出ステップと、
前記差動信号の遅延量に対応した前記レベル確定期間のそれぞれのうちで最も大きいものを検出する検出ステップとを含むことを特徴とする信号伝送方法。
【請求項１８】
前記算出ステップは、前記差動信号を前記標本化信号により標本化した結果を示す出力信号がハイレベル又はローレベルのいずれかである間の前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数するステップを含むことを特徴とする請求項１７に記載の信号伝送方法。
【請求項１９】
前記算出ステップは、前記標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出するステップを含むことを特徴とする請求項１７又は１８のいずれか１項に記載の信号伝送方法。
【請求項２０】
前記信号送出ステップは、前記レベル確定期間が算出される毎に前記差動信号の遅延量を変化させるステップを含み、
前記検出ステップは、前記レベル確定期間が前記差動信号に付加された遅延量の変化に伴って継続して増加している状態から減少の状態に転じた場合に、減少の状態に転じる直前の前記レベル確定期間を検出するステップを含むことを特徴とする請求項１７乃至１９のいずれか１項に記載の信号伝送方法。
【請求項２１】
前記算出ステップは、
前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数するカウントステップと、
前記出力信号がハイレベル若しくはローレベルのいずれかである間に前記カウンタ部が計数した標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出するレベル確定期間検出ステップとを含むことを特徴とする請求項１８乃至２０のいずれか１項に記載の信号伝送方法。
【請求項２２】
前記算出ステップは、
前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数するカウントステップと、
前記標本化信号に同期して前記出力信号のレベル変化を検出するレベル変化検出ステップと、
前記レベル変化検出部により前記出力信号のレベルの変化が検出された回数を計数しカウンタ値として保持するレベル変化カウントステップと、
前記出力信号がハイレベル若しくはローレベルのいずれかである間に前記カウンタ部が計数した標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出するレベル確定期間検出ステップとを含み、
前記レベル変化検出ステップは、前記出力信号のレベル変化を検出した際に前記レベル変化カウンタを参照し、前記レベル変化カウンタの値が初期値以外の場合にその時点で前記カウンタ部が計数している前記標本化回数を保持し、前記レベル確定期間検出部に前記レベル確定期間を算出させるステップを含むことを特徴とする請求項１８乃至２０のいずれか１項に記載の信号伝送方法。
【請求項２３】
前記送信回路は、前記受信回路に送信する前記信号に対して前記検出部が検出した前記レベル確定期間に対応する遅延を付加することを特徴とする請求項１７乃至２２のいずれか１項に記載の信号伝送方法。
【請求項２４】
前記所定の時間間隔は、前記差動信号が前記基準値以上となっている間の前記標本化信号による前記標本化回数が、前記差動信号の遅延量の変化に対応して変化するような時間間隔であることを特徴とする請求項１７乃至２３のいずれか１項に記載の信号伝送方法。
【請求項２５】
信号を送受信する信号伝送システムであって、
第１の周期でハイレベルとローレベルを繰り返す差動信号を、遅延量を変化させて前記受信回路に送信する信号送出部と、
前記第１の周期の整数倍との差分が所定の時間間隔となる第２の周期の標本化信号を生成する標本化信号生成部と、
前記標本化信号により前記差動信号を標本化する標本化部と、
前記差動信号の差動電位差が基準値以上である間における、前記標本化信号による前記差動信号の標本化回数と、前記所定の時間間隔とにより、前記差動信号の前記差動電位差が前記基準値以上となっている期間を示すレベル確定期間を遅延量の変化に応じて算出する算出部と、
前記差動信号の遅延量の変化に対応した前記レベル確定期間のそれぞれのうち最も大きいものを検出する検出部とを含むことを特徴とする信号伝送システム。
【請求項２６】
前記算出部は、前記差動信号を前記標本化信号により標本化した結果を示す出力信号がハイレベル又はローレベルのいずれかである間の前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数することを特徴とする請求項２５に記載の信号伝送システム。
【請求項２７】
前記算出部は、前記標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出することを特徴とする請求項２５又は２６のいずれか１項に記載の信号伝送システム。
【請求項２８】
前記信号送出部は、前記レベル確定期間が算出される毎に前記差動信号の遅延量を変化させ、
前記検出部は、前記レベル確定期間が前記差動信号に付加された遅延量の変化に伴って継続して増加している状態から減少の状態に転じた場合に、反対の状態に転じる直前の前記レベル確定期間を検出することを特徴とする請求項２５乃至２７のいずれか１項に記載の信号伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号伝送に関し、特に差動信号の伝送におけるスキュー補正に関する。
【背景技術】
【０００２】
関連する技術を、図１８を参照して説明する。
【０００３】
送信回路１０００と受信回路２０００が、伝送路３０００を介して接続している。
【０００４】
送信回路１０００は、遅延制御回路１００１、最終段バッファ１００２を含む。受信回路２０００は、遅延量検出回路２００１、差動入力バッファ２００２を含む。
【０００５】
遅延量検出回路２００１は、送信回路１０００と受信回路２０００との伝送路に接続され、差動信号の遅延量を検出する。また、遅延量検出回路２００１は、検出した遅延量を送信回路１０００の遅延制御回路１００１に対して送信する。
【０００６】
遅延制御回路１００１は、遅延量検出回路２００１から受信した遅延量を基に、受信回路２０００に対して送信する差動信号を補正する。
【０００７】
また、関連する技術として以下のものが存在する。
【０００８】
【特許文献１】特開２００４−２０８００４号公報  特許文献１には、差動信号の位相差の補正に関する技術が開示されている。
【０００９】
特許文献１には、差動信号出力回路と差動信号入力回路の間の伝送路において、差動信号の遅延（位相差）を検出する位相差検出回路と、当該位相差検出回路により検出された位相差に基づいて差動信号の遅延を調整する遅延調整回路を含むＬＳＩが開示されている。特許文献１において、位相差検出回路は、差動信号の伝送路に接続されている。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図１８及び特許文献１の関連技術は、いずれも、差動信号の位相差（遅延）を検出する回路が差動信号の伝送路に接続されている。
【００１１】
差動信号の位相差（遅延）を検出する回路が伝送路に接続されているため、伝送路への付加容量が増大し、差動信号の波形劣化が大きくなるという問題がある。
【００１２】
そこで、本発明の目的は、位相差（遅延）を検出する回路の付加に伴う伝送路への付加容量の増加により、差動信号の波形が劣化することを防止することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明は、受信回路に信号を送信する送信回路を含み、送信回路は、第１の周期でハイレベルとローレベルを繰り返す差動信号を、遅延量を変化させて受信回路に送信する信号送出部と、差動信号の差動電位差が基準値以上である間における、第１の周期の整数倍の時間間隔との差分が所定の時間間隔となる第２の周期の標本化信号による差動信号の標本化回数と、所定の時間間隔とにより、差動信号の差動電位差が基準値以上となっている期間を示すレベル確定期間を遅延量の変化に応じて算出する算出部と、差動信号の遅延量の変化に対応した前記レベル確定期間のそれぞれのうちで最も大きいものを検出する検出部とを含むことを特徴とする。
【００１４】
また、本発明は、受信回路に対して信号を送信する信号伝送回路であって、第１の周期でハイレベルとローレベルを繰り返す差動信号を、遅延量を変化させて受信回路に送信する信号送出部と、差動信号の差動電位差が基準値以上である間における、第１の周期の整数倍の時間間隔との差分が所定の時間間隔となる第２の周期の標本化信号による差動信号の標本化回数と、所定の時間間隔とにより、差動信号の差動電位差が基準値以上となっている期間を示すレベル確定期間を遅延量の変化に応じて算出する算出部と、差動信号の遅延量の変化に対応した前記レベル確定期間のそれぞれのうちで最も大きいものを検出する検出部とを含むことを特徴とする。
【００１５】
また、本発明は、送信回路が受信回路に信号の送信をする信号伝送方法であって、第１の周期でハイレベルとローレベルを繰り返す差動信号を、遅延量を変化させて受信回路に送信する信号送出ステップと、差動信号の差動電位差が基準値以上である間における、第１の周期の整数倍の時間間隔との差分が所定の時間間隔となる第２の周期の標本化信号による差動信号の標本化回数と、所定の時間間隔とにより、差動信号の差動電位差が基準値以上となっている期間を示すレベル確定期間を遅延量の変化に応じて算出する算出ステップと、差動信号の遅延量に対応したレベル確定期間のそれぞれのうちで最も大きいものを検出する検出ステップとを含むことを特徴とする。
【発明の効果】
【００１６】
伝送路における付加容量の増加により差動信号の波形を劣化させることなく、伝送路のスキューに対する最適な補正量を求めることができる。
【発明を実施するための最良の形態】
【００１７】
本発明において、受信回路に信号を送信する送信回路を含む情報処理装置であって、送信回路は、第１の周期でハイレベルとローレベルを繰り返す差動信号を、遅延量を変化させて受信回路に送信する信号送出部と、差動信号の差動電位差が基準値以上である間における、第１の周期の整数倍の時間間隔との差分が所定の時間間隔となる第２の周期の標本化信号による差動信号の標本化回数と、所定の時間間隔とにより、差動信号の差動電位差が基準値以上となっている期間を示すレベル確定期間を遅延量の変化に応じて算出する算出部と、差動信号の遅延量の変化に対応したレベル確定期間のそれぞれのうちで最も大きいものを検出する検出部とを含むことを特徴とする。
【００１８】
図１を参照して、上記特徴を説明する。
【００１９】
信号送出部１１０は、受信回路に対して第１の周期の差動信号を送出する。なお、信号送出部１１０は、遅延量を変化させて差動信号を送出する。差動信号は、第１の周期との差分が所定の時間間隔となる第２の周期の標本化信号により標本化される。算出部１１２は、標本化回数と所定の時間間隔とにより、差動信号の差動電位差が基準値以上となっている期間を示すレベル確定期間を遅延量の変化に応じて算出する。検出部１１１は、算出部１１２により算出された遅延量の変化に対応したレベル確定期間のそれぞれのうちで最も大きいものを検出する。
【００２０】
かかる構成により、本発明は、送信回路１と受信回路２との間の伝送経路上に、差動信号の遅延量を検出する回路を付加せずに、伝送経路上で差動信号に付加される遅延を補正するための最適な遅延量を検出できる。つまり、算出部１１２により算出されたレベル確定期間のうち最も大きいものに対応する差動信号の遅延量が、伝送経路上で差動信号に付加される遅延を補正するための最適な遅延量となる。
【００２１】
図２から図９を参照し、本発明の概要を説明する。
【００２２】
図２を参照すると、本発明の情報処理装置５００は、送信回路１と受信回路２とを含む。送信回路１と受信回路２は、伝送路１００を介して接続する。なお、送信回路１と受信回路２とが、それぞれ別々の情報処理装置５００に含まれていてもよい。
【００２３】
送信回路１は、伝送路１００で生じる差動信号の位相差（スキュー）を補正するために用いられる繰返信号を、受信回路２に対して送信する。
【００２４】
図３に、繰返信号の模式図を示す。繰返信号は、＋極性の信号と−極性の信号とから構成される差動信号である。繰返信号は、一定の周期（周期X）で、ハイレベル（１）とローレベル（０）とを繰り返す。図４に示すように、受信回路２は、繰返信号を受信する。
【００２５】
次に、図５及び図６を参照し、受信回路２で実行される信号のサンプリングについて説明する。
【００２６】
図５は、送信回路１及び受信回路２が通常動作、即ち、通常にデータの送受信をする場合におけるサンプリング動作を示している。サンプリング回路入力は、受信した差動信号から生成した受信信号を示す。つまり、サンプリング回路入力は、差動入力バッファにより、＋極性の信号と−極性の信号との差分がとることにより生成されたものである。サンプリングクロックは、サンプリング回路入力をサンプリングする際に用いるクロックパルスである。サンプリングクロックの周期はTである。周期Tは、例えば、サンプリング回路入力の周期Ｘの１／２である。サンプリング回路出力は、サンプリング回路入力をサンプリングクロックに基づいてサンプリングした結果である。サンプリング回路入力は、サンプリングクロックの立ち上がりのタイミングでサンプリングポイントにおいてサンプリングされ、サンプリング回路出力に示す結果が得られる。なお、サンプリングは、オシロスコープ等と同様の原理で実行される。
【００２７】
図６は、送信回路１及び受信回路２がスキュー補正モード、即ち、繰返信号により差動信号のスキューを補正する場合におけるサンプリング動作を示している。サンプリング回路入力は、差動信号である繰返信号から生成した受信信号である。スキュー補正モードにおけるサンプリングクロックの周期は、例えば、図５に示した通常動作時におけるサンプリングクロックの２倍の周期（２T）に対して任意の微小時間ΔＴを加えたもの（２Ｔ＋ΔＴ）である。つまり、サンプリングクロックの各パルスが発生する毎に、パルスの発生タイミングがΔＴづつずれる。周期２Tは、例えば、サンプリング回路入力の周期に等しい。よって、サンプリング回路入力の１周期分に相当する波形におけるサンプリングポイントが、サンプリング毎にΔＴづつずれる。つまり、擬似的に、サンプリング回路入力を周期ΔＴのサンプリング信号でサンプリングすることに相当する。サンプリング回路入力を周期（２Ｔ＋ΔＴ）でサンプリングすることにより、サンプリング回路出力の時間軸がサンプリング回路入力の（Ｘ／ΔＴ）倍となる（Ｘはサンプリング回路入力の周期）。
【００２８】
図７及び図８を参照して、本発明におけるスキュー補正について説明する。
【００２９】
図７に、差動信号のある区間（例えば、１／２周期に相当する区間）における電位差（ΔV）と時間Ｔの関係を示す。差動信号にスキューがない場合の波形（受信波形１）の電位差と時間の関係を実線で示し、差動信号にスキューがある場合の波形（受信波形２）の電位差と時間の関係を破線で示す。受信波形２のようにスキューがある場合、＋／−のそれぞれの極性の波形のピークがスキューの分だけずれる。よって、差動信号の電位差もピークが減少する。その結果、差動信号の電位差が、ハイレベル（１）若しくはローレベル（０）のいずれかに確定するために必要な電位差以上となっている期間が減少する。図７を参照すると、破線で示した曲線の方が、実線で示した曲線よりもレベル確定に必要な電位差（基準電位差）以上となっている期間が短い。従って、基準電位差以上となっている期間が最大となる場合が、差動信号におけるスキューが最も少ない若しくは皆無であるといえる。
【００３０】
図８に、本発明におけるスキュー補正の概要を示す。
【００３１】
サンプリング回路入力を、図６に示したサンプリングクロックにより継続してサンプリングする。また、サンプリングの結果、ハイレベル（１）若しくはローレベル（０）のいずれかで確定している間のサンプリング回数をカウンタ値としてカウントする。サンプリング回路入力のサンプリング開始後、レベルがハイからロー若しくはローからハイへ最初に変化した時に、カウンタ値をリセットする。その後、サンプリングを継続し、再度レベルが変化した時に、その時点でのカウンタ値を保持する。保持したカウンタ値と図６において説明したΔＴを乗算することにより、レベル確定期間が算出できる。なお、この例の場合、カウンタ値は０からカウントされるが（０、１、２・・・）、これに限るものではない。
【００３２】
送信回路１は、受信回路２に対して、繰返信号のいずれか一方の極性の信号に対して遅延を段階的に付加して送信する。すなわち、送信回路１は、繰返信号に対して意図的にスキューを付加して受信回路２へ送信する。繰返信号に対して付加された遅延量（スキュー）に応じて、レベル確定期間は変化する。レベル確定期間が最大となる遅延量が、伝送路１００で生じたスキューを補正するための最適な遅延量と判断できる。
【００３３】
次に図９を参照して、ΔＴについて詳細に説明する。
【００３４】
図９は、サンプリング回路入力の一部（基準電位差との境界近傍部分）を拡大したものである。図９は、サンプリング回路入力とΔＴの関係を示している。図９は、サンプリング回路入力を周期がΔＴのクロック信号でサンプリングしたと仮定した場合の概念図である。サンプリング回路入力は、差動信号のいずれか一方の極性の信号に付加された遅延量が大きい程、サンプリング回路入力のレベルが減少する。よって、異なる遅延量が付加されたそれぞれのサンプリング回路入力を微小時間ΔＴでサンプリングした場合、基準電位差以上となってレベルが確定するサンプリングポイントの数（サンプリング回数）は、遅延量が大きいサンプリング回路入力程少なくなる。従って、レベルが確定するサンプリングポイントの数とΔＴとを乗算することにより得られるレベル確定期間は、サンプリング回路入力に対する遅延量が大きくなる程、短くなる。
【００３５】
このように、ΔＴは、信号送出部１１０から送信された繰返信号のレベルが基準電位差以上となっている間のサンプリングクロックによるサンプリング回数が、繰返信号に付加された遅延量に対応して変化するような時間間隔となる。ΔＴが微小となる程、レベル確定期間の変化を正確に検出することが可能となる。サンプリング回路入力の周波数にも依存するが、例えば、ΔＴは数ｐｓから数１０ｐｓ程度であると、レベル確定期間の変化をより正確に検出することが可能となる。
【００３６】
ここまで、本発明の概要について説明したが、次に、本発明の実施例について図面を参照して詳細に説明する。
【００３７】
図２を参照すると、情報処理装置５００は、送信回路１と受信回路２を含む。送信回路１と受信回路２は、伝送路１００を介して接続されている。送信回路１は、補正制御回路１０、制御回路１１、セレクタ回路１２及び最終段バッファ１３を含む。受信回路２は、差動入力バッファ２０、サンプリング回路２１、論理回路２２及びサンプリングクロック発生回路２３を含む。
【００３８】
まず、送信回路１について説明する。
【００３９】
補正制御回路１０は、図３に示した繰返信号を、制御回路１１、最終段バッファ１３及び伝送路１００を介して受信回路２に対して送信する。補正制御回路１０は、スキュー補正モード時に、繰返信号を送信する。繰返信号は、所定の周期（例えば、周期Ｘ）でハイレベルとローレベルを繰り返す。補正制御回路１０は、スキュー補正モードの開始時に、補正開始信号を、セレクタ回路１２、サンプリング回路２１及びサンプリングクロック発生回路２３に対して送信する。例えば、補正開始信号がハイレベルからローレベルに変化した場合、補正開始信号は、送信回路１及び受信回路２がスキュー補正モードに移行したことを示す。
【００４０】
セレクタ回路１２は、送信回路１と受信回路２とが通常の動作時に送受信する実データ信号（差動信号である）と、補正制御回路１０から送信された繰返信号のいずれかを選択し、制御回路１１に送信する。セレクタ回路１２は、補正開始信号がスキュー補正モードに移行したことを示している場合に、繰返信号を選択する。
【００４１】
制御回路１１は、必要に応じて、差動信号に遅延を付加して受信回路２に対して送信する。制御回路１１は、受信回路２から送信されたサンプリングクロックとサンプリング回路出力とを受信する。制御回路１１は、受信したサンプリングクロックとサンプリング回路出力とを用いて、スキュー補正に最適な遅延量を算出する。なお、制御回路１１の詳細は、後述する。
【００４２】
最終段バッファ１３は、制御回路１１から送信された信号を受信し、当該信号を伝送路１００を介して受信回路２に対して送信する。
【００４３】
次に、受信回路２について説明する。
【００４４】
差動入力バッファ２０は、伝送路１００を経由してきた差動信号を受信し、サンプリング回路２１へ出力する。差動入力バッファ２０は、受信した差動信号の＋極性の信号と−極性の信号との差分をとることにより、受信信号を生成する。この受信信号が、サンプリング回路入力としてサンプリング回路２１に入力される。
【００４５】
サンプリング回路２１は、サンプリングクロック発生回路２３が生成したサンプリングクロックにより、差動入力バッファ２０から受信した受信信号をサンプリングする。サンプリング回路２１は、例えば、オシロスコープ等と同様の原理により受信信号をサンプリングする。サンプリング回路２１は、送信回路１及び受信回路２が通常の動作モードである場合には、サンプリングした結果をサンプリング回路出力として論理回路２２に送信する。論理回路２２は、受信回路２が送信回路１から受信した信号を元に、様々な処理を実行する回路である。なお、論理回路２２は、本発明とは直接関連しないため、詳細な説明は省略する。
【００４６】
サンプリング回路２１は、送信回路１及び受信回路２がスキュー補正モードである場合には、サンプリングした結果をサンプリング回路出力として送信回路１へ送信する。サンプリング回路２１は、補正制御回路１０から受信した補正開始信号に基づいて、通常の動作モードであるかスキュー補正モードであるかを判別する。
【００４７】
図１０に、サンプリング回路２１の詳細を示す。
【００４８】
サンプリング回路２１は、サンプリング実行部２１０、選択部２１１を含む。
【００４９】
サンプリング実行部２１０は、サンプリングクロック発生回路２３から受信したサンプリングクロックにより、差動入力バッファ２０から受信した受信信号をサンプリングする。
【００５０】
選択部２１１は、補正開始信号が通常の動作モードを示している場合、サンプリング回路出力を論理回路２２へ送信する。また、選択部２１１は、補正開始信号がスキュー補正モードを示している場合、サンプリング回路出力を送信回路１へ送信する。なお、サンプリング回路出力の経路は、例えば、ＬＳＩテスト用として常備するＢＩＳＴ回路（Ｂｕｉｌｔ  ｉｎ  Ｓｅｌｆ  Ｔｅｓｔ）におけるサンプリング結果をバイパスして使用してもよい。受信回路２には、ＢＩＳＴ回路として、サンプリング結果が期待するレベルか否かをテストするための端子が備えられている。この端子は、サンプリング回路２１と接続している。この端子を送信回路１の制御回路１１にバイパスすることで、サンプリング結果を制御回路１１に送信することができる。これにより、サンプリング回路出力を送信回路１に送信するための専用の出力回路は不要となる。よって、回路面積を削減することが可能となる。
【００５１】
サンプリングクロック発生回路２３は、通常の動作モード、スキュー補正モードのそれぞれに対応するサンプリングクロックを発生する。
【００５２】
図１１に、サンプリングクロック発生回路２３の詳細を示す。
【００５３】
サンプリングクロック発生回路２３は、第１のクロック発生回路２３０、第２のクロック発生回路２３１、クロック選択回路２３２及び分配部２３３を含む。
【００５４】
第１のクロック発生回路２３０は、通常の動作モードに対応するサンプリングクロック（例えば、図５に示したサンプリングクロック）を生成する。
【００５５】
第２のクロック発生回路２３１は、例えば、図５に示した通常動作時におけるサンプリングクロックの２倍の周期（２T）に対して任意の微小時間ΔＴを加えた周期（２Ｔ＋ΔＴ）のサンプリングクロックを生成する。つまり、サンプリングクロックの各パルスが発生する毎に、パルスの発生タイミングがΔＴづつずれる。周期２Tは、例えば、サンプリング回路入力の周期に等しい。よって、サンプリング回路入力の１周期分に相当する波形におけるサンプリングポイントが、サンプリング毎にΔTに相当する分づつずれる。つまり、擬似的に、サンプリング回路入力を周期ΔＴのサンプリング信号でサンプリングすることに相当する。サンプリング回路入力を周期（２Ｔ＋ΔＴ）でサンプリングすることにより、サンプリング回路出力の時間軸がサンプリング回路入力の（Ｘ／ΔＴ）倍となる（Ｘはサンプリング回路入力の周期）。
【００５６】
クロック選択回路２３２は、補正制御回路１０から受信した補正開始信号に基づいて、第１のクロック発生回路２３０から生成されたサンプリングクロック若しくは第２のクロック発生回路２３１から生成されたサンプリングクロックのいずれかを選択する。クロック選択回路２３２は、補正開始信号が通常の動作モードを示している場合、第１のクロック発生回路２３０が生成したサンプリングクロックを選択する。また、クロック選択回路２３２は、補正開始信号がスキュー補正モードを示している場合、第２のクロック発生回路２３１が生成したサンプリングクロックを選択する。クロック選択回路２３２は、選択したサンプリングクロックをサンプリング回路２１へ送信する。
【００５７】
分配部２３３は、第２のクロック発生回路２３１が生成したサンプリングクロックを送信回路１へ送信する。分配部２３３は、補正制御回路１０から受信した補正開始信号がスキュー補正モードを示している場合、クロック選択回路２３２が選択したサンプリングクロックを送信回路１へ送信する。また、分配部２３３は、補正開始信号がスキュー補正モードを示している場合、クロック選択回路２３２が選択したサンプリングクロックをサンプリング回路２１へも送信する。一方、補正開始信号が通常の動作モードを示している場合、分配部２３３は、クロック選択回路２３２が選択したサンプリングクロックをサンプリング回路２１にのみ送信する。
【００５８】
次に、図１２を参照して第２のクロック発生回路２３１について詳細に説明する。
【００５９】
第２のクロック発生回路２３１は、ＰＬＬ回路２３１０、クロック生成部２３１２を備える。クロック生成部２３１２は、遅延バッファ２３１１、第１のセレクタ２３１３、位相補間回路２３１４、第２のセレクタ２３１５及び位相選択制御部２３１６を備える。
【００６０】
ＰＬＬ（Ｐｈｅａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路２３１０は、所望の周期のサンプリングクロックを生成する。なお、ＰＬＬ回路２３１０は周知の技術であるので、詳細な説明は省略する。ＰＬＬ回路２３１０は、例えば、第１のクロック発生回路２３０が生成する通常の動作モードにおけるサンプリングクロックの周期に対して整数倍の周期のクロック信号を生成する。ＰＬＬ回路２３１０は、例えば、図５に示すように通常の動作モードの周期Ｔの２倍の周期２Ｔのクロック信号を生成する。
【００６１】
遅延バッファ２３１１により、ＰＬＬ回路２３１０が出力したクロック信号に対して、所望の遅延が付加される。
【００６２】
第１のセレクタ２３１３は、位相選択制御部２３１６の制御により、信号ｄ０〜ｄ１のうちの２つの信号（Ｓ０、Ｓ１）を選択する。つまり、第１のセレクタ２３１３は、複数の遅延バッファ２３１１のいずれかの入力前後の２つの信号を、位相選択制御部２３１６の制御により、順次選択する。例えば、第１のセレクタ２３１３は、ｄ０とｄ１、ｄ１とｄ２・・・・、ｄ７とｄ８という順番で各信号を選択する。
【００６３】
位相補間回路２３１４は、信号Ｓ０とＳ１の間の位相差を補完する複数の信号を生成する。ここでは、位相補間回路２３１４が、信号Ｓ０とＳ１との間の位相を４分割するように５つの信号（Ｄ０〜Ｄ４）を生成する例を用いて説明する。しかし、位相補間回路２３１４の構成は、これに限るものではない。例えば、一つの遅延バッファ２３１１により付加される位相差をａとすると、Ｄ０〜Ｄ４のそれぞれの間の位相差はａ／４となる。この位相差ａ／４が、ΔＴとなる。以降、一つの遅延バッファ２３１１により付加される位相差をａとして説明する。
【００６４】
第２のセレクタ２３１５は、位相選択制御部２３１６の制御により、信号Ｄ０〜Ｄ４を順次選択する。第２のセレクタ２３１５からの出力が、補正モードのおけるサンプリングクロックとなる。
【００６５】
位相選択制御部２３１６は、第１のセレクタ２３１３と第２のセレクタ２３１５の動作を制御する。位相選択制御部２３１６は、まず、第１のセレクタ２３１３に信号ｄ０とｄ１を選択させる。そして、位相選択制御部２３１６は、第１のセレクタ２３１３に信号ｄ０とｄ１を選択させている状態で、第２のセレクタ２３１５に信号Ｄ０から順にＤ４まで選択させる。この場合、Ｄ０は遅延バッファ２３１１による遅延が付加されていないｄ０と等しい位相の信号となり、Ｄ１以降は一つ前の信号に対してａ／４の位相差の分だけ遅延した信号となる。ここで、位相選択制御部２３１６は、第２のセレクタ２３１５が選択する毎に、選択された信号を入力し、当該入力毎に第２のセレクタ２３１５に次の信号を選択させる。つまり、位相選択制御部２３１６の制御により、第２のセレクタ２３１５は、１パルス毎にａ／４の遅延（ΔＴ）だけパルスの立ち上がりがずれるようなサンプリングクロックが第２のセレクタ２３１５から出力される。
【００６６】
第２のセレクタ２３１５によりＤ４まで選択されると、位相選択制御部２３１６は、第１のセレクタ２３１３に、これまで選択していた遅延バッファ２３１１の次のバッファの前後の信号（ｄ１とｄ２）を選択させる。また、位相選択制御部２３１６は、ｄ１とｄ２に対応する信号Ｓ０とＳ１について位相補間された信号Ｄ０からＤ４を、順次第２のセレクタ２３１５に選択させる。
【００６７】
位相選択制御部２３１６は、信号ｄ７とｄ８に対応する位相補間信号Ｄ０からＤ４まで選択されると、再び第１のセレクタ２３１３に対して信号ｄ０とｄ１を選択させて上記動作を繰り返す。
【００６８】
例えば、遅延バッファ２３１１の遅延量が１６０ｐｓだとすると、位相補間回路２３１４により生成されるＤ０からＤ４の各信号間の位相差は４０ｐｓとなる。この位相差がΔＴに対応する。つまり、１パルス毎にパルスの立ち上がりが４０ｐｓずれるようなサンプリングクロックが生成される。
【００６９】
次に、制御回路１１の詳細を、図１３を参照して説明する。
【００７０】
制御部１１は、信号送出部１１０、検出部１１１、算出部１１２、遅延変化フラグ１１３、算出結果記憶部１１４、遅延カウンタ１１５及び受信部１１６を含む。
【００７１】
受信部１１６は、受信回路２から送信されたサンプリングクロックとサンプリング回路出力を受信する。受信部１１６は、それらを算出部１１２へ渡す。
【００７２】
算出部１１２は、サンプリングクロックとサンプリング回路出力から、繰返信号のレベル確定期間を算出する。算出部１１２の詳細は、後述する。
【００７３】
検出部１１１は、算出部１１２が算出したレベル確定期間のうち、最大値である期間を検出する。検出部１１１は、遅延カウンタ１１５が初期値（例えば、０）の場合、算出部１１２が算出したレベル確定期間を算出結果記憶部１１４に格納し、信号送出部１１０に繰返信号のいずれかの極性の信号（例えば、＋極性の信号）に遅延を付加するように指示する。なお、検出部１１は、信号送出部１１０に繰返信号のいずれかの極性の信号の遅延を減少するように指示してもよい。遅延カウンタ１１５は、信号送出部１１０が遅延を付加した繰返信号を送出する度に、信号送出部１１０によりインクリメントされる。なお、遅延カウンタ１１５は、信号送出部１１０が遅延を減少させた繰返信号を送出する度に、信号送出部１１０によりデクリメントされてもよい。遅延カウンタ１１５は、繰返信号の遅延が変化した回数を示す。
【００７４】
検出部１１１は、遅延カウンタ１１５が初期値でない場合、算出結果記記憶部１１４に格納されているレベル確定期間（前回算出されたレベル確定期間）と算出部１１２が算出したレベル確定期間とを比較する。比較した結果、前回算出されたレベル確定期間に対して今回算出したレベル確定期間が増加している場合、検出部１１１は、信号送出部１１０に対して繰返信号に更に遅延を付加するように指示する。検出部１１１は、算出結果記憶部１１４に格納されている値を、今回算出されたレベル確定期間により上書きする。なお、この時、検出部１１１は、遅延変化フラグ１１３がオフとなっている場合には当該フラグをオンにする。遅延変化フラグ１１３は、繰返信号に対して付加される遅延が継続的に変化していることを示すフラグである。つまり、遅延変化フラグ１１３は、繰返信号に対して付加される遅延が継続的に増加若しくは減少していることを示すフラグである。なお、検出部１１１は、レベル確定期間が継続して増加した回数が所定の数（例えば、３回等）に達した場合に、遅延変化フラグをオンにするようにしてもよい。
【００７５】
また、比較した結果、前回算出されたレベル確定期間に対して今回算出したレベル確定期間が減少した場合、検出部１１１は遅延変化フラグ１１３の内容を確認する。遅延変化フラグ１１３がオンである場合において前回算出されたレベル確定期間に対して今回算出したレベル確定期間が減少したということは、前回算出されたレベル確定期間がピークであることを示す。よって、この場合、検出部１１１は、この時点で算出結果記憶部１１４に格納されているレベル確定期間を最大値として検出し、信号送出部１１０に対してレベル確定期間の最大値を検出したことを通知する。信号送出部１１０は、当該通知を受けた時点での遅延量を、スキュー補正に最適な遅延量として保持する。以降、信号送出部１１０は、通常の動作モードにおいて受信回路２に対して送信する実データに対して保持した遅延量を付加して送信する。検出部１１１は、信号送出部１１０に対して通知した後、遅延カウンタ１１５、算出結果記憶部１１４及び遅延変化フラグ１１３をそれぞれリセットする。
【００７６】
一方、遅延変化フラグ１１３がオフである場合において前回算出されたレベル確定期間に対して今回算出したレベル確定期間が減少した場合とは、繰返信号に対する遅延の付加によりスキューがさらに悪化したことを示す。よって、この場合、検出部１１１は、現在遅延を付加している極性の信号（例えば、＋極性側の信号）に付加した遅延を一旦リセットし、逆の極性の信号（例えば、−極性側の信号）に対して遅延を付加するように信号送出部１１０に対して指示する。これにより、繰返信号に対してスキューが改善するように遅延を付加できることになる。
【００７７】
次に、図１４を参照して信号送出部１１０の詳細を説明する。
【００７８】
信号送出部１１０は、指示部１１０、複数段の遅延バッファを備える遅延付加部１１０１及び１１０２、信号選択部１１０３及び１１０４を含む。
【００７９】
信号送出部１１０は、セレクタ回路１２から入力した実データ信号若しくは繰返信号のいずれかに対して、必要に応じて遅延を付加して最終段バッファ１３に対して送出する。
【００８０】
遅延付加部１１０１及び１１０２は、セレクタ回路１２から入力した差動信号のそれぞれの極性の信号に対して遅延を付加する。遅延付加部１１０１及び１１０２は、それぞれ複数段の遅延バッファを備える。図１４には７段の遅延バッファが示されているが、これに限るものではなく、付加する遅延量の範囲に応じて段数は任意に設定可能である。それぞれの遅延バッファから、バッファにより遅延が付加された信号が送出される（信号Ｎｏ．１〜７）。セレクタ回路１２から入力した信号は、通過した遅延バッファの数に応じて遅延量が変化する。
【００８１】
信号選択部１１０３及び１１０４は、それぞれ、指示部１１００からの指示に応じて、信号Ｎｏ．０〜７のいずれか１つを選択する。これにより、信号送出部１１０は、差動信号に対して任意の遅延量の遅延を付加することができる。送信回路１の初期状態においては、信号選択部１１０３及び１１０４は、遅延の付加が無い信号Ｎｏ．０を選択するように構成される。
【００８２】
指示部１１００は、検出部１１１からの入力内容に応じた指示信号を、信号選択部１１０３及び１１０４に対してアサートする。例えば、＋極性の信号に対する遅延を増加することを示す入力を検出部１１１から受信した場合、指示部１１００は、信号選択部１１０３に対して遅延バッファが１段増加した信号を選択することを示す指示信号をアサートする（例えば、信号Ｎｏ．０を選択している状態である場合は、信号Ｎｏ．１を選択するように指示）。なお、指示部１１００は、信号選択部１１０３及び１１０４に対する現状の指示信号の状態を記憶するレジスタを備えている。検出部１１１からレベル確定期間の最大値を検出したことを示す入力があった場合、指示部１１００は、信号選択部１１０３及び１１０４に対する現状の指示信号の状態をそのまま保持する。よって、レベル確定期間の最大値を検出した後は、信号送出部１１０から送出される差動信号に対して、検出された最大値に対応する遅延が定常的に付加される。これにより、差動信号のスキュー補正のために最適な遅延量が固定される。
【００８３】
また、指示部１１００は、遅延選択信号１１０３若しくは１１０４のいずれかの遅延量が増加する毎に、遅延カウンタ１１５をインクリメントする。
【００８４】
次に、図１５を参照して、算出部１１２の詳細を説明する。
【００８５】
算出部１１２は、サンプリング回数カウンタ１１２０、レベル確定期間算出部１１２１、レベル変化検出部１１２２及びレベル変化カウンタ１１２３を含む。
【００８６】
サンプリング回数カウンタ１１２０は、受信部１１６からサンプリングクロックを受信する。サンプリング回数カウンタ１１２０は、サンプリングクロックによるサンプリング回数をカウントする。つまり、サンプリング回数カウンタ１１２０は、サンプリングクロックのパルスの立ち上がりの回数をカウントする。なお、本実施例において、サンプリング回数カウンタ１１２０は、パルスの立ち上がりの回数を０からカウント（０、１、２・・・）するが、これに限るものではない。
【００８７】
レベル変化検出部１１２２は、受信部１１６からサンプリング回路出力とサンプリングクロックとを受信する。レベル変化検出部１１２２は、サンプリングクロックのパルスの立ち上がり毎に、サンプリング回路出力がハイレベルからローレベル若しくはローレベルからハイレベルへ変化したか否かを検出する。レベル変化検出部１１２２は、サンプリング回路出力のレベル変化を検出した場合、レベル変化カウンタ１１２３の値を参照する。レベル変化カウンタ１１２３は、レベル変化検出部１１２２により検出されたサンプリング回路出力のレベル変化回数をカウントする。レベル変化カウンタ１１２３の値が０である場合、サンプリング回数カウンタ１１２０によるカウントを開始してから最初にサンプリング回路出力のレベルが変化したことを示す。この場合、サンプリング回路出力の途中からサンプリング回数のカウントが開始された可能性があり、サンプリング回路出力のレベル確定期間を正確にカウントできていない可能性がある。よって、レベル変化検出部１１２２は、一旦サンプリング回数カウンタ１１２０の値をリセットし、再度カウントをする。また、レベル変化検出部１１２２は、レベル変化カウンタ１１２３の値をインクリメントする。
【００８８】
レベル変化カウンタ１１２３の値が０以外の場合（レベル変化カウンタ１１２３の値が１の場合）、レベル変化検出部１１２２は、サンプリング回数カウンタ１１２０を、その時点での値に保持する。また、レベル変化検出部１１２２は、レベル確定期間算出部１１２１に対して、レベル確定期間を算出することを指示する信号を送出する。
【００８９】
レベル確定期間算出部１１２１は、サンプリング回数カウンタ１１２０の値と、サンプリングクロックのΔＴとを乗算し、レベル確定期間を算出する。レベル確定期間算出部１１２１は、ΔＴの値が予め設定されている。但し、これに限定されるものではなく、レベル確定期間算出部１１２１は、サンプリングクロックからΔＴを算出してもよい。レベル確定期間算出部１１２１は、算出したレベル確定期間を検出部１１１に対して送信する。
【００９０】
次に、図１６及び図１７のフローチャートを参照して、本発明の動作を説明する。
【００９１】
図１６は、制御回路１１によりレベル確定期間の最大値を検出する動作に関するフローチャートである。
【００９２】
なお、図１６のフローチャートに記載された動作は、情報処理装置５００の初期化処理等により送信回路１と受信回路２とがスキュー補正モードに移行し、信号送出部１１０が補正制御回路１０から受信した繰返信号に対して遅延を付加せずに送出した後の動作である。
【００９３】
受信部１１６がサンプリングクロックとサンプリング回路出力を受信した場合（Ｓ１でＹ）、算出部１１２は、当該サンプリングクロックとサンプリング回路出力を元に、レベル確定期間を算出する（Ｓ２）。
【００９４】
検出部１１１は、遅延カウンタ１１５が初期値（例えば、０）の場合（Ｓ３でＹ）、信号送出部１１０に対して、例えば繰返信号の＋極性の信号に遅延を付加して送信するように指示する信号を送信する（Ｓ４）。信号送出部１１０は、当該信号を受信し、繰返信号の＋極性の信号に遅延を付加して送信する。
【００９５】
信号送出部１１０の指示部１１００は遅延カウンタ１１５をインクリメントする（Ｓ５）。
【００９６】
信号送出部１１０は、遅延を付加した繰返信号を送信する（Ｓ６）。
【００９７】
遅延カウンタ１１５が初期値ではない場合（Ｓ３でＮ）、検出部１１１は、前回に算出されたレベル確定期間（算出結果記憶部１１４に格納されているレベル確定期間）と、今回算出されたレベル確定期間とを比較する（Ｓ７）。
【００９８】
前回と比較して増加している場合（Ｓ８でＹ）、検出部１１１は、算出結果記憶部１１４を、今回算出したレベル確定期間により上書きする（Ｓ９）。
【００９９】
遅延変化フラグ１１３がオフである場合（Ｓ１０でＮ）、検出部１１１は繰返信号の遅延が継続して増加した回数が所定数（任意の数。例えば３回）を超過したか否を判定する（Ｓ１１）。
【０１００】
Ｓ１１でＹの場合、検出部１１１は、遅延変化フラグ１１３をオンにする（Ｓ１２）。
【０１０１】
Ｓ１０でＹの場合若しくはＳ１１でＮの場合、Ｓ１３の処理へ移行する。
【０１０２】
遅延が付加されているのが、繰返信号の＋極性の信号の場合（Ｓ１３でＹ）、信号送出部１１０は、繰返信号の＋極性の信号に対して付加する遅延を更に増加させる（Ｓ１４）。
【０１０３】
信号送出部１１０は、遅延カウンタ１１５をインクリメントする（Ｓ１５）。
【０１０４】
信号送出部１１０は、遅延を更に増加させた繰返信号を送信する（Ｓ１６）。
【０１０５】
遅延が付加されているのが、繰返信号の−極性の信号の場合（Ｓ１３でＮ）、信号送出部１１０は、繰返信号の−極性の信号に対して付加する遅延を更に増加させる（Ｓ１７）。
【０１０６】
信号送出部１１０は、遅延カウンタ１１５をインクリメントする（Ｓ１８）。
【０１０７】
信号送出部１１０は、遅延を更に増加させた繰返信号を送信する（Ｓ１９）。
【０１０８】
レベル確定期間が前回算出されたものと比較して減少した場合（Ｓ８でＮ）、検出部１１１は遅延変化フラグ１１３がオフであるかオンであるかを確認する（Ｓ２０）。
【０１０９】
遅延変化フラグ１１３がオフである場合（Ｓ２０でＮ）、信号送出部１１０は、遅延が付加されている極性の信号（例えば、＋極性の信号）の遅延をリセットする（Ｓ２１）。
【０１１０】
信号送出部１１０は、他方の極性の信号（例えば、−極性の信号）に対して遅延を付加する（Ｓ２２）。
【０１１１】
信号送出部１１０は、遅延カウンタ１１５をインクリメントする（Ｓ２３）。
【０１１２】
信号送出部１１０は、遅延を付加した繰返信号を送信する（Ｓ２４）。
【０１１３】
遅延変化フラグ１１３がオンである場合（Ｓ２０でＹ）、検出部１１１は、信号送出部１１０に対してレベル確定期間の最大値を検出したことを通知する（Ｓ２５）。
【０１１４】
検出部１１１は、遅延カウンタ１１５、算出結果記憶部１１４をリセットし（Ｓ２６、Ｓ２７）、遅延変化フラグをオフにする（Ｓ２８）。
【０１１５】
なお、図１６においては、繰返信号に対する遅延を徐々に増加させる一例を示したが、本発明はこれに限定されるものではなく、繰返信号に対する遅延を徐々に減少させるように構成してもよい。つまり、Ｓ４とＳ５、Ｓ１４とＳ１５、Ｓ１７とＳ１８及びＳ２２とＳ２３において、信号の遅延を減少させるように構成してもよく、Ｓ１１において遅延が減少した回数が所定の回数に達したか否かを判定してもよい。
【０１１６】
次に、図１７は、算出部１１２がレベル確定期間を算出する動作を示すフローチャートである。
【０１１７】
サンプリング回数カウンタ１１２０はサンプリングクロックを受信し、レベル変化検出部１１２２はサンプリングクロックとサンプリング回路出力を受信する（Ｓ２９）。
【０１１８】
サンプリング回数カウンタ１１２０は、受信したサンプリングクロックを元に、サンプリング回数をカウントする（Ｓ３０）。
【０１１９】
レベル変化検出部１１２２は、サンプリングクロックのパルスの立ち上がり毎に、サンプリング回路出力のレベル変化の有無を確認する（Ｓ３１）。
【０１２０】
サンプリング回路出力のレベルが変化した場合（Ｓ３１でＹ）、レベル変化検出部１１２２はレベル変化カウンタ１１２３の値を参照する（Ｓ３２）。
【０１２１】
レベル変化カウンタ１１２３が０の場合（Ｓ３２でＹ）、レベル変化検出部１１２２は、サンプリング回数カウンタ１１２０をリセットする（Ｓ３３）。
【０１２２】
また、レベル変化カウンタ１１２３は、レベル変化カウンタ１１２３の値をインクリメントする（Ｓ３４）。
【０１２３】
レベル変化カウンタ１１２３が０以外の場合（Ｓ３２でＮ）、レベル変化検出部１１２２は、サンプリング回数カウンタ１１２０を、その時点での値に保持する（Ｓ３５）。
【０１２４】
レベル確定期間算出部１１２１は、保持されたサンプリング回数カウンタ１１２０の値とΔＴを乗算し、レベル確定期間を算出する（Ｓ３６）。
【０１２５】
レベル確定期間算出部１１２１は、算出したレベル確定期間を検出部１１１に対して送信する（Ｓ３７）。
【０１２６】
レベル変化検出部１１２２は、レベル変化カウンタ１１２３をリセットする（Ｓ３８）。
【０１２７】
レベル変化検出部１１２２は、サンプリング回数カウンタ１１２０をリセットする（Ｓ３９）。
【０１２８】
検出部１１１がレベル確定期間の最大値を検出した場合（Ｓ４０でＹ）、算出部１１２によるレベル確定期間の算出は終了する。
【０１２９】
検出部１１１がレベル確定期間の最大値を検出するまで、算出部１１２はレベル確定期間の算出処理を繰り返す（Ｓ４０でＮ）。
【０１３０】
本発明によれば、伝送路における付加容量の増加により差動信号の波形を劣化させることなく、伝送路のスキューに対する最適な補正量を求めることができる。また、受信回路２側に差動信号の遅延量を検出するための回路を設ける必要がないので、回路面積を削減することができる。
【０１３１】
以上、実施例により本発明を説明したが、本発明は実施例に限定されるものではない。
【図面の簡単な説明】
【０１３２】
【図１】本発明の実施例を説明する図面である。
【図２】本発明の実施例を説明する図面である。
【図３】本発明の繰返信号を説明する図面である。
【図４】本発明の実施例を説明する図面である。
【図５】本発明の動作概要を説明する図面である。
【図６】本発明の動作概要を説明する図面である。
【図７】本発明の動作概要を説明する図面である。
【図８】本発明の動作概要を説明する図面である。
【図９】本発明の動作概要を説明する図面である。
【図１０】本発明のサンプリング回路２１の一例を示す図面である。
【図１１】本発明のサンプリングクロック発生回路２３の一例を示す図面である。
【図１２】本発明の第２のクロック発生回路２３１の一例を示す図面である。
【図１３】本発明の制御回路１１の一例を示す図面である。
【図１４】本発明の信号送出部１１０の一例を示す図面である。
【図１５】本発明の算出部１１２の一例を示す図面である。
【図１６】本発明の動作を説明するフローチャートである。
【図１７】本発明の動作を説明するフローチャートである。
【図１８】関連技術を説明する図面である。
【符号の説明】
【０１３３】
１  送信回路
１０  補正制御回路
１１  制御回路
１１０  信号送出部
１１００  指示部
１１０１  遅延付加部
１１０２  遅延付加部
１１０３  信号選択部
１１０４  信号選択部
１１１  検出部
１１２  算出部
１１２０  サンプリング回数カウンタ
１１２１  レベル確定期間算出部
１１２２  レベル変化検出部
１１２３  レベル変化カウンタ
１１３  遅延変化フラグ
１１４  算出結果記憶部
１１５  遅延カウンタ
１１６  受信部
１２  セレクタ回路
１３  最終段バッファ
２  受信回路
２０  差動入力バッファ
２１  サンプリング回路
２１０  サンプリング実行部
２１１  選択部
２２  論理回路
２３  サンプリングクロック発生回路
２３０  第１のクロック発生回路
２３１  第２のクロック発生回路
２３１０  ＰＬＬ回路
２３１１  遅延バッファ
２３１２  クロック生成部
２３１３  第１のセレクタ
２３１４  位相補間回路
２３１５  第２のセレクタ
２３１６  位相選択制御部
２３２  クロック選択回路
２３３  分配部
【図１】
0004998191.tif 000002
【図２】
0004998191.tif 000003
【図３】
0004998191.tif 000004
【図４】
0004998191.tif 000005
【図５】
0004998191.tif 000006
【図６】
0004998191.tif 000007
【図７】
0004998191.tif 000008
【図８】
0004998191.tif 000009
【図９】
0004998191.tif 000010
【図１０】
0004998191.tif 000011
【図１１】
0004998191.tif 000012
【図１２】
0004998191.tif 000013
【図１３】
0004998191.tif 000014
【図１４】
0004998191.tif 000015
【図１５】
0004998191.tif 000016
【図１６】
0004998191.tif 000017
【図１７】
0004998191.tif 000018
【図１８】
0004998191.tif 000019