(57)【特許請求の範囲】
【請求項１】
集積回路を含む回路の特性を解析する回路解析装置が行う回路シミュレーション方法であって、
前記集積回路が有する複数の出力特性の１つと他の該出力特性の組み合わせとの整合性を検査する特性検査ステップと、
前記整合性に問題があると判定した場合、特性データの１つに対して補正を行って前記集積回路の出力モデルを生成し、該補正を前記特性データ毎に行うことで複数の該出力モデルを生成し、生成した複数の該出力モデルを記憶部に記憶させる特性データ補正ステップと、
前記記憶部に記憶された複数の出力モデルの各々において補正前の前記特性データに対する補正後の該特性データが該特性データごとに予め定められた所定の上限および下限の範囲内であるか否かを判定する補正可否判定ステップと、
補正前の前記特性データに対する補正後の該特性データが該特性データごとに予め定められた所定の上限および下限の範囲内であると判定された前記出力モデル各々を前記記憶部から読み出し、読み出した前記出力モデル各々を用いて前記回路のシミュレーションを行うシミュレーションステップと、
を有することを特徴とする回路シミュレーション方法。
【請求項２】
前記特性データは、前記集積回路をLOW駆動させた時のプルダウン側の電圧電流特性であるLOW電圧電流特性、前記集積回路をHIGH駆動させた時のプルアップ側の電圧電流特性であるHIGH電圧電流特性、前記集積回路の出力電圧および出力電流の関係を示す負荷特性、ならびに、時刻および前記集積回路の出力電圧の関係を示す過渡特性であることを特徴とする請求項１記載の回路シミュレーション方法。
【請求項３】
前記特性データ補正ステップは、前記LOW電圧電流特性を示す数値、前記HIGH電圧電流特性を示す数値のそれぞれに係数をかけあわせる補正を行うことを特徴とする請求項２記載の回路シミュレーション方法。
【請求項４】
前記特性データ補正ステップは、前記集積回路の出力電圧および出力電流をそれぞれ横軸および縦軸とする座標系において前記LOW電圧電流特性を示す曲線、ならびに、前記HIGH電圧電流特性を示す曲線を出力電圧方向および出力電流方向に変位する補正を行うことを特徴とする請求項２記載の回路シミュレーション方法。
【請求項５】
さらに、補正前の前記特性データに対する補正後の該特性データが該特性データごとに予め定められた所定の上限および下限の範囲内であると判定された前記出力モデルを用いて行った複数の前記シミュレーションによる各出力値が、該出力値ごとに予め定められた所定範囲の上限値および所定範囲の下限値をとり、かつ、該出力値ごとに予め定められた所定の期間において一定であるか否かを判定することにより複数の前記シミュレーションの結果を検査するシミュレーション検査ステップを有することを特徴とする請求項１記載の回路シミュレーション方法。
【請求項６】
コンピュータに、
集積回路が有する複数の出力特性の１つと他の該出力特性の組み合わせとの整合性を検査する特性検査ステップと、
前記整合性に問題があると判定した場合、特性データの１つに対して補正を行って前記集積回路の出力モデルを生成し、該補正を前記特性データ毎に行うことで複数の該出力モデルを生成し、生成した複数の該出力モデルを記憶部に記憶させる特性データ補正ステップと、
前記記憶部に記憶された複数の出力モデルの各々において補正前の前記特性データに対する補正後の該特性データが該特性データごとに予め定められた所定の上限および下限の範囲内であるか否かを判定する補正可否判定ステップと、
補正前の前記特性データに対する補正後の該特性データが該特性データごとに予め定められた所定の上限および下限の範囲内であると判定された前記出力モデル各々を前記記憶部から読み出し、読み出した前記出力モデル各々を用いて前記集積回路を含む回路のシミュレーションを行うシミュレーションステップと、
を実行させることを特徴とする回路シミュレーションプログラム。
【請求項７】
集積回路を含む回路の特性を解析する回路解析装置であって、
前記集積回路が有する複数の出力特性の１つと他の該出力特性の組み合わせとの整合性を検査する特性検査部と、
前記整合性に問題があると判定した場合、特性データの１つに対して補正を行って前記集積回路の出力モデルを生成し、該補正を前記特性データ毎に行うことで複数の該出力モデルを生成し、生成した複数の該出力モデルを記憶部に記憶させる特性データ補正部と、
前記記憶部に記憶された複数の出力モデルの各々において補正前の前記特性データに対する補正後の該特性データが該特性データごとに予め定められた所定の上限および下限の範囲内であるか否かを判定する補正可否判定部と、
補正前の前記特性データに対する補正後の該特性データが該特性データごとに予め定められた所定の上限および下限の範囲内であると判定された前記出力モデル各々を前記記憶部から読み出し、読み出した前記出力モデル各々を用いて前記回路のシミュレーションを行うシミュレーション部と、
を備えることを特徴とする回路解析装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、集積回路を含む回路の特性を解析する回路シミュレーション方法、当該回路シミュレーション方法に対応する回路シミュレーションプログラム、および当該回路シミュレーション方法を実現する回路解析装置に関する。
【背景技術】
【０００２】
従来から、ＬＳＩ（Large Scale Integration）やパッケージ、ＰＣＢ（Printed Circuit Board）などが信号波形伝送に及ぼす影響を把握することを目的として、ＬＳＩやパッケージ、ＰＣＢなどの設計時や設計変更時に回路シミュレーションを行って、信号波形を解析する技術が提案されている（例えば、特許文献１参照）。
【０００３】
そして、上記した回路シミュレーションを行う場合に、ＬＳＩモデルとして、ＬＳＩの電気的特性（例えば、入出力特性）を記述したビヘイビアモデルが用いられるようになってきている。このビヘイビアモデルは、設計データ等のノウハウを公開することに等しいことを理由に、半導体メーカー等が公開したがらないＬＳＩモデルの代わりとして考案され、注目を集めている。
【０００４】
【特許文献１】特開２００２−２４５１１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記したビヘイビアモデルには、電気的特性に矛盾のあるものが多数存在するので、正しい回路シミュレーションを実行することができない場合があるという問題点があった。
【０００６】
すなわち、ビヘイビアモデルは、実測またはＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis：汎用回路解析プログラム）シミュレーションで作成される。そして、実測で作成される場合には、ビヘイビアモデルの電気的特性である電圧電流特性、過渡特性および負荷特性を個別に測定する必要があるが、それぞれの測定値に測定誤差を含んでしまうことが考えられるので、電気的特性に矛盾のあるビヘイビアモデルが作成されてしまい、結果として、正しい回路シミュレーションを実行することができない場合がある。
【０００７】
また、ＳＰＩＣＥシミュレーションで作成される場合には、デバイスの特性に合わせて測定間隔や電圧の測定範囲などの設定を行ってシミュレーションする必要があるが、必要な範囲の電圧の測定がなされていない、測定間隔が荒い、過渡解析の解析時間が短いなどの影響から、電気的特性に矛盾のあるビヘイビアモデルが作成されてしまい、結果として、正しい回路シミュレーションを実行することができない場合がある。
【０００８】
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、ビヘイビアモデルを用いて正しい回路シミュレーションを実行することが可能な回路シミュレーション方法、回路シミュレーションプログラムおよび回路解析装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するため、本発明は、集積回路を含む回路の特性を解析する回路解析装置に用いる回路シミュレーション方法であって、前記集積回路が有する複数の出力特性の１つと他の該出力特性の組み合わせとの整合性を検査する特性検査ステップと、前記整合性に問題があると判定した場合、特性データの１つに対して補正を行って前記集積回路の出力モデルを生成し、該補正を前記特性データ毎に行うことで複数の該出力モデルを生成する特性データ補正ステップと、前記補正が許容範囲内であるかを検査する補正可否判定ステップと、前記補正が可と判断された前記出力モデル各々を用いて前記回路のシミュレーションを行うシミュレーションステップと、を有することを特徴とする。
【００１０】
また、本発明は、上記の発明において、前記特性データは、LOW電圧電流特性、HIGH電圧電流特性、負荷特性および過渡特性であることを特徴とする。
【００１１】
また、本発明は、上記の発明において、前記特性データ補正ステップは、LOW電圧電流特性、HIGH電圧電流特性のそれぞれに係数をかけあわせる補正を行うことを特徴とする。
【００１２】
また、本発明は、上記の発明において、前記特性データ補正ステップは、LOW電圧電流特性、HIGH電圧電流特性を電圧方向および電流方向に変位する補正を行うことを特徴とする。
【００１３】
また、本発明は、上記の発明において、さらに複数の前記シミュレーションの結果の可否を検査するシミュレーション検査ステップを有することを特徴とする。
【００１４】
また、本発明は、コンピュータに、集積回路が有する複数の出力特性の１つと他の該出力特性の組み合わせとの整合性を検査する特性検査ステップと、前記整合性に問題があると判定した場合、特性データの１つに対して補正を行って前記集積回路の出力モデルを生成し、該補正を前記特性データ毎に行うことで複数の該出力モデルを生成する特性データ補正ステップと、前記補正が許容範囲内であるかを検査する補正可否判定ステップと、前記補正が可と判断された前記出力モデル各々を用いて前記集積回路を含む回路のシミュレーションを行うシミュレーションステップと、を実行させることを特徴とする。
【００１５】
また、本発明は、集積回路を含む回路の特性を解析する回路解析装置であって、前記集積回路が有する複数の出力特性の１つと他の該出力特性の組み合わせとの整合性を検査する特性検査部と、前記整合性に問題があると判定した場合、特性データの１つに対して補正を行って前記集積回路の出力モデルを生成し、該補正を前記特性データ毎に行うことで複数の該出力モデルを生成する特性データ補正部と、前記補正が許容範囲内であるかを検査する補正可否判定部と、前記補正が可と判断された前記出力モデル各々を用いて前記回路のシミュレーションを行うシミュレーション部と、を備えることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、入手したビヘイビアモデルの電気的特性（例えば、入出力特性）に矛盾が存在する場合であっても、特性に矛盾の無いように生成したビヘイビアモデルを用いて正しい回路シミュレーションを実行することができるという効果が得られる。
【００１７】
本発明によれば、ビヘイビアモデルの特性に矛盾がある場合であっても、新たな別のモデルを提供元から入手する手間を省略して、正しい回路シミュレーションを実行することができるという効果が得られる。
【００１８】
本発明によれば、特性に矛盾の無いように生成したビヘイビアモデルを用いて実行した回路シミュレーションの結果をチェックして、より正しいシミュレーション結果を得ることができるという効果が得られる。
【発明を実施するための最良の形態】
【００１９】
以下に添付図面を参照して、この発明に係る回路シミュレーション方法、回路シミュレーションプログラムおよび回路解析装置の実施例を詳細に説明する。なお、以下では、本発明に係る回路シミュレーション方法を実現する回路解析装置の一実施形態として実施例１を説明した後に、本発明に含まれる他の実施形態（他の実施例）を説明する。
【実施例１】
【００２０】
以下の実施例１では、実施例１に係る回路解析装置の概要および特徴、かかる回路解析装置の構成および処理を順に説明し、最後に実施例１による効果を説明する。
【００２１】
［回路解析装置の概要および特徴（実施例１）］
最初に、図１を用いて、実施例１に係る回路解析装置の概要および特徴を説明する。図１は、実施例１に係る回路解析装置の概要および特徴を説明するための図である。
【００２２】
実施例１に係る回路解析装置は、シミュレーションを実行して、集積回路を含む回路の特性を解析することを概要とするが、ビヘイビアモデルを用いて正しい回路シミュレーションを実行することが可能である点に主たる特徴がある。
【００２３】
この主たる特徴について具体的に説明すると、実施例１に係る回路解析装置は、例えば、回路シミュレーションに用いる集積回路のモデルデータとして、ＬＳＩモデルデータ（ビヘイビアモデル）の入力を受け付けると、受け付けたビヘイビアモデルの特性である電圧電流特性、過渡特性および負荷特性間の整合性に問題があるか否かをチェックして、整合性に問題がない場合には特性に矛盾がないものと判定する（図１の（１）参照）。
【００２４】
ビヘイビアモデルの特性に矛盾があるものと判定された場合には、実施例１に係る回路解析装置は補正モデルを生成する（図１の（２）参照）。具体的に説明すると、ビヘイビアモデルの特性である電圧電流特性、過渡特性および負荷特性の中で、いずれか一つの特性に誤りがあるものと仮定して、電圧電流特性、過渡特性および負荷特性間の整合性が満たされるように、各特性について補正を行うことで複数の補正モデルを生成する。そして、実施例１に係る回路解析装置は、生成した各補正モデルを記憶部に格納しておく。
【００２５】
補正モデルをそれぞれ生成した後、実施例１に係る回路解析装置は、あらかじめ記憶している補正許容範囲データに基づいて、各特性について行った補正の可否を判定する（図１の（３）参照）。
【００２６】
実施例１に係る回路解析装置は、補正の可否を判定した結果、「補正内容可」と判定された補正モデルをＬＳＩモデルデータ（ビヘイビアモデル）として用いて、回路シミュレーションを行うための解析モデルを生成する（図１の（４）参照）。
【００２７】
解析モデルを生成した後、実施例１に係る回路解析装置は、生成した解析モデルを用いて回路シミュレーションを実行する（図１の（５）参照）。
【００２８】
このようなことから、実施例１に係る回路解析装置は、上述した主たる特徴の如く、ビヘイビアモデルを用いて正しい回路シミュレーションを実行することが可能である。
【００２９】
［回路解析装置の構成（実施例１）］
次に、図２〜図１８を用いて、実施例１に係る回路解析装置１０の構成を説明する。図２は、実施例１に係る回路解析装置１０の構成を示すブロック図である。
【００３０】
同図に示すように、実施例１に係る回路解析装置１０は、入力部１１と、出力部１２と、記憶部１３と、制御部１４とから構成される。
【００３１】
入力部１１は、ユーザから操作を受け付けて各種の情報の入力する入力部であり、キーボードやマウス、マイクなどを備えて構成され、例えば、ユーザからの操作を受け付けて、集積回路（例えば、ＬＳＩ）のモデルであるビヘイビアモデルの情報などを入力する。なお、後述するモニタも、マウスと協働してポインティングディバイス機能を実現する。
【００３２】
出力部１２は、各種の情報を出力する出力部であり、モニタ（若しくはディスプレイ、タッチパネル）やスピーカを備えて構成され、例えば、後述するシミュレーション結果チェック部１４ｆからシミュレーションのチェック結果などを表示出力する。
【００３３】
記憶部１３は、制御部１４による各種処理に必要なデータおよびプログラムを記憶する記憶部であり、特に本発明に密接に関連するものとしては、補正モデル記憶部１３ａと、補正許容範囲データ記憶部１３ｂと、解析モデル生成データ記憶部１３ｃとを備える。
【００３４】
補正モデル記憶部１３ａは、後述する補正モデル生成部１４ｂにより生成された補正モデルに関する各種の情報を記憶する記憶部である。
【００３５】
補正許容範囲データ記憶部１３ｂは、後述する補正可否判定部１４ｃによる処理に用いられる各種の情報を記憶する記憶部であり、電圧電流特性の補正に関する電圧電流補正許容範囲データと、過渡特性の補正に関する過渡特性補正許容範囲データと、負荷特性の補正に関する負荷特性補正許容範囲データとを記憶して構成される。
【００３６】
図３〜図７を用いて、電圧電流補正許容範囲データ、過渡特性補正許容範囲データおよび負荷特性補正許容範囲データについて具体的に説明する。図３は、電圧電流特性補正許容範囲データの一例を示す図である。図４は、過渡特性補正許容範囲データの一例を示す図である。図５は、過渡特性を表す波形の一例を示す図である。図６は、負荷特性補正許容範囲データの一例を示す図である。図７は、負荷特性を表す直線の一例を示す図である。
【００３７】
図３に例示するように、補正許容範囲データ記憶部１３ｂは、電圧電流補正許容範囲データとして、補正前に対する補正後の電流方向のシフト量（絶対値）のバラつき許容範囲、補正前に対する補正後における電圧方向のシフト量（絶対値）のバラつき許容範囲、および補正の前後における拡大若しくは縮小量のバラつき許容範囲をそれぞれ記憶して構成される。
【００３８】
また、図４に例示するように、補正許容範囲データ記憶部１３ｂは、過渡特性補正許容範囲データとして、補正前に対する補正後の波形の中心電圧（例えば、図５に示す「Ｖｄｃ」）バラつき許容範囲、および補正前に対する補正後の波形の振幅（例えば、図５に示す「Ｖａｍｐ」）バラつき許容範囲をそれぞれ記憶して構成される。
【００３９】
また、図６に例示するように、補正許容範囲データ記憶部１３ｂは、負荷特性補正許容範囲データとして、補正前に対する補正後の終端電圧（例えば、図７に示す「Ｖｔｅｒｍ」）のバラつき許容範囲、および補正前に対する補正後の負荷抵抗（例えば、図７に示す「Ｒ＿ｌｏａｄ」）のバラつき許容範囲をそれぞれ記憶して構成される。
【００４０】
解析モデル生成データ記憶部１３ｃは、後述する解析モデル生成部１４ｄにおいて解析モデルの生成に用いられるデータを記憶する記憶部であり、例えば、ＣＡＤデータの中のプリント基板のデータなどを記憶して構成される。
【００４１】
制御部１４は、所定の制御プログラム、各種の処理手順などを規定したプログラムおよび所要データを格納するための内部メモリを有し、これらによって種々の処理を実行する処理部であり、特に本発明に密接に関連するものとしては、特性矛盾判定部１４ａと、補正モデル生成部１４ｂと、補正可否判定部１４ｃと、解析モデル生成部１４ｄと、回路シミュレーション実行部１４ｅと、シミュレーション結果チェック部１４ｆとを備える。
【００４２】
なお、特性矛盾判定部１４ａは、特許請求の範囲に記載の「特性検査部」に対応し、補正モデル生成部１４ｂは、同じく特許請求の範囲に記載の「特性データ補正部」に対応し、補正可否判定部１４ｃは、同じく特許請求の範囲に記載の「補正可否判定部」に対応し、回路シミュレーション実行部１４ｅは、同じく特許請求の範囲に記載の「シミュレーション部」に対応する。
【００４３】
特性矛盾判定部１４ａは、入力部１１を介して受け付けたビヘイビアモデルの特性に矛盾があるか否か判定する処理部である。すなわち、特性矛盾判定部１４ａは、ビヘイビアモデルの特性である電圧電流特性、過渡特性および負荷特性間の整合性に問題があるか否かをチェックして、整合性に問題がない場合には特性に矛盾がないものと判定する。
【００４４】
特性矛盾判定部１４ａの特性矛盾判定方法について、図８を参照しつつ具体的に説明する。図８は、特性矛盾判定方法の一例を示す図である。同図に示すように、特性矛盾判定部１４ａは、電子回路をＬＯＷ駆動させた時のPulldown側の電圧電流特性を表す曲線と負荷特性を表す直線とが交差する点（例えば、「Ａ」）の出力電圧値、およびＨｉｇｈ駆動させた時のPullup側の電圧電流特性を表す曲線と負荷特性を表す直線とが交差する点（例えば、「Ｂ」）の出力電圧値が、過渡特性を表す波形の最初の電圧値を示す点（例えば、「Ａ’」）、および最後の電圧値を示す点（例えば、「Ｂ’」）にそれぞれ一致する場合には、電圧電流特性、過渡特性および負荷特性間の整合性に問題がないので、ビヘイビアモデルの特性に矛盾は無いものと判定する。一方、特性矛盾判定部１４ａは、「Ａ」と「Ａ’」、「Ｂ」と「Ｂ’」とがそれぞれ互いに一致しない場合には、電圧電流特性、過渡特性および負荷特性間の整合性に問題があるので、ビヘイビアモデルの特性に矛盾があるものと判定する。
【００４５】
補正モデル生成部１４ｂは、特性矛盾判定部１４ａによりビヘイビアモデルに矛盾があるものと判定された場合に、補正モデルを生成する処理部である。すなわち、補正モデル生成部１４ｂは、ビヘイビアモデルの電圧電流特性、過渡特性および負荷特性のいずれか一つの特性に誤りがあるものと仮定して、電圧電流特性、過渡特性および負荷特性間の整合性が満たされるように、各特性について補正を行うことで複数の補正モデルを生成する。
【００４６】
補正モデル生成部１４ｂの補正方法について、図９〜図１２を参照しつつ具体的に説明する。図９は、電圧電流特性の補正方法の一例を示す図である。図１０は、電圧電流特性の補正方法の一例を示す図である。図１１は、過渡特性の補正方法の一例を示す図である。図１２は、負荷特性の補正方法の一例を示す図である。
【００４７】
補正モデル生成部１４ｂは、電圧電流特性に誤りがあると仮定して電圧電流特性を補正したモデルを生成する場合には、図９に示すように、ビヘイビアモデルにおいてＬＯＷ側電圧電流特性を表す曲線と負荷特性を表す直線との交点である「Ａ」を「Ａ１」に一致させるように平行移動させるとともに、Ｈｉｇｈ側電圧電流特性を表す曲線と負荷特性を表す直線との交点である「Ｂ」を「Ｂ１」に一致させるように平行移動させることで、電圧電流特性、過渡特性および負荷特性間の整合性が満たされた補正モデルを生成する。なお、補正モデル生成部１４ｂは、図１０に示すように、係数（例えば、「ｍａｇ」）を掛け合わせて電圧電流特性を表す曲線を拡大、縮小させることにより、電圧電流特性、過渡特性および負荷特性間の整合性が満たされた補正モデルを生成することもできる。
【００４８】
また、補正モデル生成部１４ｂは、過渡特性に誤りがあるものとして過渡特性を補正したモデルを生成する場合には、図１１に示すように、ビヘイビアモデルにおいて過渡特性を表す波形の最初の電圧値を示す点である「Ａ’」および最後の電圧値を示す点である「Ｂ’」を、「Ａ２」および「Ｂ２」のそれぞれ一致させるように過渡特性を表す波形を縮小させることで（場合によって、拡大またはシフトさせることで）、電圧電流特性、過渡特性および負荷特性間の整合性が満たされた補正モデルを生成する。
【００４９】
また、補正モデル生成部１４ｂは、負荷特性に誤りがあるものとして負荷特性を補正したモデルを生成する場合には、図１２に示すように、ビヘイビアモデルにおいて負荷特性を表す直線と電圧電流特性を表す曲線との交点である「Ａ」および「Ｂ」を、「Ａ３」および「Ｂ３」にそれぞれ一致させるように負荷特性を表す直線を回転させることで、電圧電流特性、過渡特性および負荷特性間の整合性が満たされた補正モデルを生成する。
【００５０】
そして、補正モデル生成部１４ｂは、上述したようにして生成した各補正モデルを補正モデル記憶部１３ａに格納する。
【００５１】
補正可否判定部１４ｃは、補正モデル生成部１４ｂによって生成された各補正モデルの可否を判定する処理部である。具体的に説明すると、補正可否判定部１４ｃは、電圧電流特性の補正に関する電圧電流補正許容範囲データと、過渡特性の補正に関する過渡特性補正許容範囲データと、負荷特性の補正に関する負荷特性補正許容範囲データとを補正許容範囲データ記憶部１３ｂからそれぞれ読み出す。そして、補正可否判定部１４ｃは、補正前に対する補正後の各特性における数値が許容範囲内にある場合には「補正内容可」と判定し、許容範囲内に無い場合には「補正内容不可」と判定する。
【００５２】
電圧電流特性の補正モデル、過渡特性の補正モデルおよび負荷特性の補正モデルについて、補正可否判定を詳細に説明する。補正可否判定部１４ｃは、電圧電流特性の補正モデルについて補正可否判定を行う場合には、補正前に対する補正後の電流方向のシフト量が±５ｍＡ以内（図３参照）に収まっていて、かつ、補正前に対する補正後における電圧方向のシフト量が±１００ｍＶ（図３参照）に収まっている場合には「補正内容可」と判定する。また、補正の前後における拡大若しくは縮小量が、０．９５〜１．０５以内に収まっている場合には「補正内容可」と判定する。
【００５３】
また、補正可否判定部１４ｃは、過渡特性の補正モデルについて補正可否判定を行う場合には、補正前に対する補正後の波形の中心電圧（例えば、図５に示す「Ｖｄｃ」）が、±５％以内（図４参照）に収まっており、かつ、補正前に対する補正後の波形の振幅（例えば、図５に示す「Ｖａｍｐ」）が±１０％以内（図４参照）に収まっている場合には「補正内容可」と判定する。
【００５４】
また、補正可否判定部１４ｃは、負荷特性の補正モデルについて補正可否判定を行う場合には、補正前に対する補正後の終端電圧（例えば、図７に示す「Ｖｔｅｒｍ」）が、±５％以内（図４参照）に収まっており、かつ、補正前に対する補正後の負荷抵抗（例えば、図７に示す「Ｒ＿ｌｏａｄ」）が±１０％以内（図４参照）に収まっている場合には「補正内容可」と判定する。
【００５５】
解析モデル生成部１４ｄは、補正可否判定部１４ｃにより「補正内容可」と判定された補正モデルを用いて、後述する回路シミュレーション実行部１４ｅでシミュレーションを実行するための解析モデルを生成する処理部である。
【００５６】
具体的に説明すると、解析モデル生成部１４ｄは、補正可否判定部１４ｃにより補正「可」と判定された補正モデルを補正モデル記憶部１３ａからそれぞれ読み出すとともに、解析モデル生成データ記憶部１３ｃからプリント基板データを読み出す。そして、解析モデル生成部１４ｄは、図１３に例示するように、プリント基板データから生成したプリント基板モデルと、補正モデルのいずれか一つに該当するドライバモデルとを含んだ解析モデルを補正モデルの数だけそれぞれ生成する。図１３は、解析モデルの一例を示す図である。
【００５７】
回路シミュレーション実行部１４ｅは、解析モデル生成部１４ｄにより生成された各解析モデルを用いた回路シミュレーションを実行して、シミュレーション結果を取得する処理部である。
【００５８】
シミュレーション結果チェック部１４ｆは、回路シミュレーション実行部１４ｅにより取得された各シミュレーションの結果の波形品質およびタイミングをチェックする処理部である。
【００５９】
図１４〜図１９を用いて、シミュレーション結果チェック部１４ｆによる波形品質およびタイミングのチェックについて具体的に説明する。図１４は、波形品質のチェックについて説明するための図である。図１５は、実際のツールを用いた波形品質のチェック結果の一例を示す図である。図１６は、タイミングチェックについて説明するための図である。図１７は、実際のツールを用いたタイミングチェック結果の一例を示す図である。図１８は、実際のツールを用いた場合のシミュレーションチェック結果の表示例を示す図である。図１９は、シミュレーションチェック結果の詳細を示す図である。
【００６０】
図１４に示すように、シミュレーション結果チェック部１４ｆは、超えてはいけない電圧の上限値（ｓ＿ｏｖｅｒｓｈｏｏｔ（Ｈｉｇｈ））、スレッショルド電圧Ｈｉｇｈ側データをＨｉｇｈ側で受けている最中に割ってはいけないライン（Ｖｔｈ（Ｈｉｇｈ））、スレッショルド電圧Ｌｏｗ側データをＬｏｗ側で受けている最中に割ってはいけないライン（Ｖｔｈ（Ｌｏｗ））、および超えてはいけない電圧の下限値（ｓ＿ｏｖｅｒｓｈｏｏｔ（Ｌｏｗ））に基づいて、シミュレーション結果として得られた波形の電圧値が規定値内に収まっているかを検査することにより波形品質をチェックする。図１５に、実際のツールを用いた波形品質のチェック結果の一例を示す。
【００６１】
なお、図１５に示す［ＯＳ／ＵＳ］は、電圧の上限値および下限値のチェック結果を示す項目であり、同図に示す［ＣＲＡＣＫ］は、電圧のＶｔｈ（Ｈｉｇｈ）およびＶｔｈ（Ｌｏｗ）のチェック結果を示す項目である。
【００６２】
また、図１６に示すように、シミュレーション結果チェック部１４ｆは、入力信号を安定させなくてはいけないセットアップタイム、および入力信号を変化させてはならないホールドタイムからなる受けクロック時間内において、入力信号の電圧が「Ｈｉｇｈ」から「Ｌｏｗ」、若しくは「Ｌｏｗ」から「Ｈｉｇｈ」への変化を起こす恐れが無いか否かを検査することによりタイミングチェックを行う。図１７に、実際のツールを用いたタイミングチェック結果の一例を示す。なお、図１７に示す［ＴＭＧＣＨＫ］は、タイミングチェック結果を示す項目である。
【００６３】
そして、シミュレーション結果チェック部１４ｆは、各シミュレーションの結果の波形品質およびタイミングのチェック結果のサマリと（図１８参照）、補正方法ごとのシミュレーションチェック結果の詳細（図１９参照）を出力部１２に出力する。ここで、シミュレーションチェック結果の詳細について説明する。図１８に示すシミュレーションチェック結果の「ＮＯ１‐１」は、図１９に示すように、「過渡特性補正」の「ＮＯＩＳＥ  ＶＩＬ」と、「Ｖ‐Ｉ特性電流補正」の「Ｄｅｌａｙ  Ｃｈｋ  Ｍｉｎ」にＮＧがあるので、図１８の該当箇所にＮＧが表示される。なお、「ＮＯＩＳＥ  ＶＩＬ」は、Ｖｔｈ（Ｌｏｗ）のチェック結果に相当し、「Ｄｅｌａｙ  Ｃｈｋ  Ｍｉｎ」は、タイミングチェック結果に含まれる一項目である。
【００６４】
［回路解析装置による処理（実施例１）］
次に、図２０を用いて、実施例１に係る回路解析装置による処理を説明する。図２０は、実施例１に係る回路解析装置の処理の流れを示すフローチャートである。
【００６５】
同図に示すように、特性矛盾判定部１４ａは、入力部１１を介して受け付けたビヘイビアモデルの特性に矛盾があるか否か判定する（ステップＳ２００１）。そして、特性矛盾判定部１４ａは、ビヘイビアモデルの特性である電圧電流特性、過渡特性および負荷特性間の整合性に問題があり、ビヘイビアモデルの特性に矛盾があるものと判定した場合には（ステップＳ２００１肯定）、補正モデル生成部１４ｂは補正モデルを生成する（ステップＳ２００２）。一方、特性矛盾判定部１４ａは、ビヘイビアモデルの特性に矛盾がないものと判定した場合には（ステップＳ２００１否定）、後述するステップ２００４に移行する。
【００６６】
すなわち、補正モデル生成部１４ｂは、ビヘイビアモデルの電圧電流特性、過渡特性および負荷特性のいずれか一つの特性に誤りがあるものと仮定して、電圧電流特性、過渡特性および負荷特性間の整合性が満たされるように、各特性について補正を行うことで複数の補正モデルを生成する。
【００６７】
補正モデル生成部１４ｂにより補正モデルの生成が完了すると、補正可否判定部１４ｃは、補正モデル生成部１４ｂによって生成された各補正モデルの可否を判定する（ステップＳ２００３）。具体的に説明すると、補正可否判定部１４ｃは、電圧電流特性の補正に関する電圧電流補正許容範囲データと、過渡特性の補正に関する過渡特性補正許容範囲データと、負荷特性の補正に関する負荷特性補正許容範囲データとを補正許容範囲データ記憶部１３ｂからそれぞれ読み出す。そして、補正可否判定部１４ｃは、補正前に対する補正後の各特性における数値が許容範囲内にある場合には「補正内容可」と判定し、許容範囲内に無い場合には「補正内容不可」と判定する。
【００６８】
そして、解析モデル生成部１４ｄは、補正可否判定部１４ｃにより「補正内容可」と判定された補正モデルを用いて、後述する回路シミュレーション実行部１４ｅでシミュレーションを実行するための解析モデルを生成する（ステップＳ２００４）。
【００６９】
具体的に説明すると、解析モデル生成部１４ｄは、補正可否判定部１４ｃにより補正「可」と判定された補正モデルを補正モデル記憶部１３ａからそれぞれ読み出すとともに、解析モデル生成データ記憶部１３ｃからプリント基板データを読み出す。そして、解析モデル生成部１４ｄは、図１３に例示するように、プリント基板データから生成したプリント基板モデルと、補正モデルのいずれか一つに該当するドライバモデルとを含んだ解析モデルを補正モデルの数だけそれぞれ生成する。
【００７０】
次に、回路シミュレーション実行部１４ｅは、解析モデル生成部１４ｄにより生成された各解析モデルを用いた回路シミュレーションを実行して（ステップＳ２００５）、シミュレーション結果を取得する。
【００７１】
続いて、シミュレーション結果チェック部１４ｆは、回路シミュレーション実行部１４ｅにより取得された各シミュレーションの結果の波形品質およびタイミングをチェックする（ステップＳ２００６）。
【００７２】
例えば、図１４に示すように、シミュレーション結果チェック部１４ｆは、超えてはいけない電圧の上限値（ｓ＿ｏｖｅｒｓｈｏｏｔ（Ｈｉｇｈ））、スレッショルド電圧Ｈｉｇｈ側データをＨｉｇｈ側で受けている最中に割ってはいけないライン（Ｖｔｈ（Ｈｉｇｈ））、スレッショルド電圧Ｌｏｗ側データをＬｏｗ側で受けている最中に割ってはいけないライン（Ｖｔｈ（Ｌｏｗ））、および超えてはいけない電圧の下限値（ｓ＿ｏｖｅｒｓｈｏｏｔ（Ｌｏｗ））に基づいて、シミュレーション結果として得られた波形の電圧値が規定値内に収まっているかを検査することにより波形品質をチェックする。
【００７３】
また、図１６に示すように、シミュレーション結果チェック部１４ｆは、入力信号を安定させなくてはいけないセットアップタイム、および入力信号を変化させてはならないホールドタイムからなる受けクロック時間内において、入力信号の電圧が「Ｈｉｇｈ」から「Ｌｏｗ」、若しくは「Ｌｏｗ」から「Ｈｉｇｈ」への変化を起こす恐れが無いか否かを検査することによりタイミングチェックを行う。
【００７４】
そして、シミュレーション結果チェック部１４ｆは、各シミュレーションの結果の波形品質およびタイミングのチェック結果のサマリ（図１８参照）と、補正方法ごとのシミュレーションチェック結果の詳細（図１９参照）とを出力部１２に出力する（ステップＳ２００７）。
【００７５】
［実施例１による効果］
上述してきたように、実施例１によれば、入手したビヘイビアモデルの電気的特性（例えば、電圧電流特性、過渡特性および負荷特性）に矛盾が存在する場合であっても、各特性間の整合性が満足されるようにして生成した補正モデルを用いて回路シミュレーションを実行するので、正しい回路シミュレーションを実行することができるという効果が得られる。
【００７６】
また、実施例１によれば、各特性間の整合性が満足されるようにして生成した補正モデルを用いて回路シミュレーションを実行するので、新たな別のモデルを提供元から入手する手間を省略して、正しい回路シミュレーションを実行することができるという効果が得られる。
【００７７】
また、実施例１によれば、各特性間の整合性が満足されるようにして生成した補正モデルを用いて実行した回路シミュレーションの結果をチェックするので、より正しいシミュレーション結果を得ることができるという効果が得られる。
【実施例２】
【００７８】
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では、本発明に含まれる他の実施形態についての実施例を説明する。
【００７９】
（１）装置構成等
図２に示した回路解析装置１０の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、回路解析装置１０の分散・統合の具体的形態は図示のものに限られず、例えば、回路シミュレーション実行部１４ｅとシミュレーション結果チェック部１４ｆとを統合するなど、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、回路解析装置１０にて行なわれる各処理機能（図２０等参照）は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
【００８０】
（２）回路シミュレーションプログラム
ところで、上記の実施例で説明した回路解析装置１０の各種の処理（図２０等参照）は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータシステムで実行することによって実現することができる。そこで、以下では、図２１を用いて、上記の実施例と同様の機能を有する回路シミュレーションプログラムを実行するコンピュータの一例を説明する。図２１は、回路シミュレーションプログラムを実行するコンピュータを示す図である。
【００８１】
同図に示すように、回路解析装置としてコンピュータ２０は、入力部２１、出力部２２、ＨＤＤ２３、ＲＡＭ２４およびＣＰＵ２５をバス３０で接続して構成される。
【００８２】
ここで、入力部２１は、ユーザから各種データの入力を受け付ける。出力部２２は、各種情報を表示する。ＨＤＤ２３は、ＣＰＵ２５による各種処理の実行に必要な情報を記憶する。ＲＡＭ２４は、各種情報を一時的に記憶する。ＣＰＵ２５は、各種演算処理を実行する。
【００８３】
そして、ＨＤＤ２３には、図２１に示すように、上記の実施例に示した回路解析装置１０の各処理部と同様の機能を発揮する回路シミュレーションプログラム２３ａと、入力部２１を介してユーザから入力される回路シミュレーション用データ２３ｂとがあらかじめ記憶されている。なお、この回路シミュレーション用プログラム２３ａを適宜分散させて、ネットワークを介して通信可能に接続された他のコンピュータの記憶部に記憶させておくこともできる。
【００８４】
そして、ＣＰＵ２５が、この回路シミュレーションプログラム２３ａをＨＤＤ２３から読み出してＲＡＭ２４に展開することにより、図２１に示すように、回路シミュレーションプログラム２３ａは回路シミュレーション実行プロセス２４ａとして機能するようになる。そして、回路シミュレーション実行プロセス２４ａは、回路シミュレーション用データ２３ｂ等をＨＤＤ２３から読み出して、ＲＡＭ２４において自身に割り当てられた領域に展開し、この展開したデータ等に基づいて各種処理を実行する。なお、回路シミュレーション実行プロセス２４ａは、図２に示した回路解析装置１０の特性矛盾判定部１４ａと、補正モデル生成部１４ｂと、補正可否判定部１４ｃと、解析モデル生成部１４ｄと、回路シミュレーション実行部１４ｅと、シミュレーション結果チェック部１４ｆにそれぞれ対応する。
【００８５】
なお、上記した回路シミュレーションプログラム２３ａについては、必ずしも最初からＨＤＤ２３に記憶させておく必要はなく、例えば、コンピュータ２０に挿入されるフレキシブルディスク（ＦＤ）、ＣＤ−ＲＯＭ、ＤＶＤディスク、光磁気ディスク、ＩＣカードなどの「可搬用の物理媒体」、さらには、公衆回線、インターネット、ＬＡＮ、ＷＡＮなどを介してコンピュータ２０に接続される「他のコンピュータ（またはサーバ）」などに各プログラムを記憶させておき、コンピュータ２０がこれらから各プログラムを読み出して実行するようにしてもよい。
【産業上の利用可能性】
【００８６】
以上のように、本発明に係る回路シミュレーション方法、回路シミュレーションプログラムおよび回路解析装置は、集積回路を含む回路の特性を解析する場合に有用であり、特に、ビヘイビアモデルを用いて正しい回路シミュレーションを実行することに適する。
【図面の簡単な説明】
【００８７】
【図１】実施例１に係る回路解析装置の概要および特徴を説明するための図である。
【図２】実施例１に係る回路解析装置の構成を示すブロック図である。
【図３】電圧電流特性補正許容範囲データの一例を示す図である。
【図４】過渡特性補正許容範囲データの一例を示す図である。
【図５】過渡特性を表す波形の一例を示す図である。
【図６】負荷特性補正許容範囲データの一例を示す図である。
【図７】負荷特性を表す直線の一例を示す図である。
【図８】特性矛盾判定方法の一例を示す図である。
【図９】電圧電流特性の補正方法の一例を示す図である。
【図１０】電圧電流特性の補正方法の一例を示す図である。
【図１１】過渡特性の補正方法の一例を示す図である。
【図１２】負荷特性の補正方法の一例を示す図である。
【図１３】解析モデルの一例を示す図である。
【図１４】波形品質のチェックについて説明するための図である。
【図１５】実際のツールを用いた波形品質のチェック結果の一例を示す図である。
【図１６】タイミングチェックについて説明するための図である。
【図１７】実際のツールを用いた場合のタイミングチェック結果の一例を示す図である。
【図１８】実際のツールを用いた場合のシミュレーションチェック結果の表示例を示す図である。
【図１９】シミュレーションチェック結果の詳細を示す図である。
【図２０】実施例１に係る回路解析装置の処理の流れを示すフローチャートである。
【図２１】回路シミュレーションプログラムを実行するコンピュータを示す図である。
【符号の説明】
【００８８】
１０  回路解析装置
１１  入力部
１２  出力部
１３  記憶部
１３ａ  補正モデル記憶部
１３ｂ  補正許容範囲データ記憶部
１３ｃ  解析モデル生成データ記憶部
１４  制御部
１４ａ  特性矛盾判定部
１４ｂ  補正モデル生成部
１４ｃ  補正可否判定部
１４ｄ  解析モデル生成部
１４ｅ  回路シミュレーション実行部
１４ｆ  シミュレーション結果チェック部
２０  コンピュータ（回路解析装置）
２１  入力部
２２  出力部
２３  ＨＤＤ（Hard Disk Drive）
２３ａ  回路シミュレーションプログラム
２３ｂ  回路シミュレーション用データ
２４  ＲＡＭ（Random Access Memory）
２４ａ  回路シミュレーション実行プロセス
２５  ＣＰＵ（Central Processing Unit）
３０  バス
【図１】
0004967948.tif 000002
【図２】
0004967948.tif 000003
【図３】
0004967948.tif 000004
【図４】
0004967948.tif 000005
【図５】
0004967948.tif 000006
【図６】
0004967948.tif 000007
【図７】
0004967948.tif 000008
【図８】
0004967948.tif 000009
【図９】
0004967948.tif 000010
【図１０】
0004967948.tif 000011
【図１１】
0004967948.tif 000012
【図１２】
0004967948.tif 000013
【図１３】
0004967948.tif 000014
【図１４】
0004967948.tif 000015
【図１５】
0004967948.tif 000016
【図１６】
0004967948.tif 000017
【図１７】
0004967948.tif 000018
【図１８】
0004967948.tif 000019
【図１９】
0004967948.tif 000020
【図２０】
0004967948.tif 000021
【図２１】
0004967948.tif 000022