(57)【特許請求の範囲】
【請求項１】
層間絶縁膜上に形成されたボンディング用パッドを有する半導体装置において、
前記ボンディング用パッドの下の位置に、前記層間絶縁膜を介在して配置されるクラッ
ク検出用電極と、
前記層間絶縁膜上に形成され、前記クラック検出用電極と電気的に接続されるクラック
検出用パッドと、
を備え、
前記クラック検出用の電極は、所定幅からなる複数の導体を並列に配置したことを特徴とする半導体装置。
【請求項２】
層間絶縁膜上に形成された複数のボンディング用パッドを有する半導体装置において、
前記複数のボンディング用パッドの下の位置に、前記層間絶縁膜を介在してそれぞれ配
置される複数のクラック検出用電極と、
前記層間絶縁膜上に形成され、前記複数のクラック検出用電極と電気的に接続されるク
ラック検出用パッドと、
を備え、
前記クラック検出用の電極は、所定幅からなる複数の導体を並列に配置したことを特徴とする半導体装置。
【請求項３】
層間絶縁膜上に形成されたボンディング用パッドを有する半導体装置において、
前記ボンディング用パッドの下の位置に、前記層間絶縁膜を介在して配置されるクラッ
ク検出用電極と、
前記層間絶縁膜上に形成され、前記クラック検出用電極と電気的に接続されるクラック
検出用パッドと、
を備え、
前記クラック検出用の電極は、格子状に形成されていることを特徴とする半導体装置。
【請求項４】
層間絶縁膜上に形成された複数のボンディング用パッドを有する半導体装置において、
前記複数のボンディング用パッドの下の位置に、前記層間絶縁膜を介在してそれぞれ配
置される複数のクラック検出用電極と、
前記層間絶縁膜上に形成され、前記複数のクラック検出用電極と電気的に接続されるク
ラック検出用パッドと、
を備え、
前記クラック検出用の電極は、格子状に形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にボンディング用のパッドを有する半導体装置に関する。
【背景技術】
【０００２】
図７は、従来の半導体装置の構成例を示す断面図である。この半導体装置は、半導体基板１上に素子・配線領域２が形成され、最上の絶縁膜上に複数のボンディング用のパッド３が形成されている。
素子・配線領域２には、例えばＭＯＳトランジスタが形成され、このＭＯＳトランジスタ上に層間絶縁膜と配線パターン（配線層）とが交互に配置されている。
【０００３】
すなわち、ＭＯＳトランジスタ２０上に第１層間絶縁膜２１が形成され、第１層間絶縁膜２１上に第１配線パターン２２が形成されている。第１配線パターン２２上には第２層間絶縁膜２３が形成され、第２層間絶縁膜２３上に第２配線パターン２４が形成されている。第２配線パターン２４上には第３層間絶縁膜２５が形成され、第３層間絶縁膜２５上に第３配線パターン２６が形成されている。
【０００４】
また、第３配線パターン２６上には第４層間絶縁膜２７が形成され、第４層間絶縁膜２７上に複数のボンディング用パッド３が形成されている。
さらに、ＭＯＳトランジスタ２０と第１配線パターン２２はスルーホール２８ａによって電気的に接続されている。第１配線パターン２２と第２配線パターン２４とはスルーホール２８ｂによって電気的に接続され、第２配線パターン２４と第３配線パターン２６とはスルーホール２８ｃによって電気的に接続されている。
【０００５】
このような構成からなる半導体装置では、電気測定の際にはボンディング用パッド３に対してプローブ針が接触され、ワイヤボンディングの際にはパッド３にワイヤが接続される。このような場合には、ボンディング用パッド３に強い機械的衝撃が加わるので、下層の層間絶縁膜、配線、素子などに特性の変動を発生させることがあり、この対策のために以下の方法が採用されている。
【０００６】
（１）ワイヤボンディング、またはプロービング（パッドに対するプローブ針の接触）の条件によって機械的な衝撃を小さく設定する。
（２）衝撃を受けるパッド側が、衝撃に強くなる構造になるように工夫する。
具体的には、例えば図８に示すように、図７の配線パターン２６をダミーパターン（構造強化層）２９に置き換えて、機械的衝撃に強い構造とした半導体装置が知られている（例えば特許文献１参照）。
【０００７】
このような構成によれば、機械的な衝撃を吸収できる。また、図８に示すようにボンディング用パッド３にプローブ針４が接触するなどに起因し、第４層間絶縁膜２７に部分的にクラック（ヒビ割れ）ａが入っても、ダミーパターン２９で止まり、クラックａがそれ以上波及しないという利点がある。
【特許文献１】特許第３６３２７２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、図８に示す従来の半導体装置の場合は、層間絶縁膜２７に部分的にクラックａが入ってもダミーパターン２９で止まるので、回路としては動作不良を回避できる。
しかし、従来の半導体装置では、ワイヤボンディング作業に先立って、ボンディング用パッド３にプローブ針を接触することで所定の電気測定を行うが、その接触時に層間絶縁膜２７にクラックａが入る場合がある。この場合には、その後のワイヤボンディング作業によりパッド３が層間絶縁膜２７上から剥離するという不具合が発生する場合がある。
【０００９】
このため、パッド３に対するプローブ針４の接触時に層間絶縁膜２７にクラックが入った場合には、その事実が認識できないので、クラックが入った状態でその後のワイヤボンディング作業が行われる。従って、従来の半導体装置では、ワイヤボンディング作業時（組み立て時）に、パッドが絶縁膜上から剥離し、組み立ての歩留りが低下して製造費用（コスト）の上昇を招くという不具合があった。
【００１０】
そこで、本発明の目的は、上記の点に鑑み、ボンディング用パッドに対するプローブ針の接触時に層間絶縁膜にクラックが入った場合に、そのクラックの有無を検出できるようにし、後の組み立て時の歩留りの向上を図り、もってコストの低減化を図ることができる半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のような構成から
なる。
第１の発明は、層間絶縁膜上に形成されたボンディング用パッドを有する半導体装置に
おいて、前記ボンディング用パッドの下の位置に、前記層間絶縁膜を介在して配置される
クラック検出用電極と、前記層間絶縁膜上に形成され、前記クラック検出用電極と電気的
に接続されるクラック検出用パッドと、を備え、前記クラック検出用の電極は、所定幅からなる複数の導体を並列に配置したことを特徴とする。
【００１２】
第２の発明は、層間絶縁膜上に形成された複数のボンディング用パッドを有する半導体
装置において、前記複数のボンディング用パッドの下の位置に、前記層間絶縁膜を介在し
てそれぞれ配置される複数のクラック検出用電極と、前記層間絶縁膜上に形成され、前記
複数のクラック検出用電極と電気的に接続されるクラック検出用パッドと、を備え、前記クラック検出用の電極は、所定幅からなる複数の導体を並列に配置したことを特徴とする。
【００１３】
第３の発明は、層間絶縁膜上に形成されたボンディング用パッドを有する半導体装置に
おいて、前記ボンディング用パッドの下の位置に、前記層間絶縁膜を介在して配置される
クラック検出用電極と、前記層間絶縁膜上に形成され、前記クラック検出用電極と電気的
に接続されるクラック検出用パッドと、を備え、前記クラック検出用の電極は、格子状に形成されていることを特徴とする。
第４の発明は、層間絶縁膜上に形成された複数のボンディング用パッドを有する半導体
装置において、前記複数のボンディング用パッドの下の位置に、前記層間絶縁膜を介在し
てそれぞれ配置される複数のクラック検出用電極と、前記層間絶縁膜上に形成され、前記
複数のクラック検出用電極と電気的に接続されるクラック検出用パッドと、を備え、前記クラック検出用の電極は、格子状に形成されていることを特徴とする。
【００１４】
このような構成の本発明によれば、ボンディング用パッドに対するプローブ針の接触時にパッドの下の層間絶縁膜にクラックが入った場合に、そのクラックの有無を検出できるので、後のワイヤボンディング作業によるボンディング用パッドの層間絶縁膜上からの剥離を防止できる。その結果、組み立て時の歩留りの向上を図ることができ、コストの低減化を図ることができる。
また、本発明によれば、パッケージ後の検査において、回路に印加できないような高電圧を用いてクラックを検出することが可能となる。このため、クラックが進行性のある場合には、スクリーニングが可能となり、市場に出力するのに先立って動作不良を回避できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について、図面を参照して説明する。
本発明の半導体装置の実施形態の構成について、図１および図２を参照して説明する。図１は実施形態の部分的な断面図であり、図２はその全体の上から見た平面図である。
実施形態に係る半導体装置は、図１に示すように、半導体基板などの基板１上に素子・配線領域２ａが形成され、最上の層間絶縁膜上に複数のボンディング用のパッド３が形成されている。
【００１６】
素子・配線領域２ａには、例えばＭＯＳトランジスタが形成され、このＭＯＳトランジスタ上に層間絶縁膜と配線パターンとが交互に配置されている。
すなわち、ＭＯＳトランジスタ２０上には第１層間絶縁膜２１が形成され、第１層間絶縁膜２１上には第１配線パターン２２が形成されている。第１配線パターン２２上には第２層間絶縁膜２３が形成され、第２層間絶縁膜２３上には第２配線パターン２４が形成されている。第２配線パターン２４上には、第３層間絶縁膜２５が形成されている。ＭＯＳトランジスタ２０と第１配線パターン２２は、スルーホール２８ａによって電気的に接続されている。第１配線パターン２２と第２配線パターン２４は、スルーホール２８ｂによって電気的に接続されている。
【００１７】
また、第３層間絶縁膜２５上には、クラック検出用配線パターン５が形成されている。クラック検出用配線パターン５上には、第４層間絶縁膜２７が形成されている。第４層間絶縁膜２７上には、複数のボンディング用パッド３とクラック検出用パッド６とがそれぞれ形成されている。クラック検出用パッド６は、スルーホール７を介してクラック検出用配線パターン５と電気的に接続されている。
複数のボンディング用パッド３は、図２に示すように、半導体装置を構成する第４層間絶縁膜２７の端部の内側に沿って一列に配置されている。また、その一部には、ボンディング用パッド３に代えてクラック検出用パッド６が含まれている。
【００１８】
次に、複数のボンディング用パッド３と、それに関連するクラック検出用配線パターン５の具体的な構成例について、図１および図３を参照して説明する。図３は、ボンディング用パッド３とクラック検出用配線パターン５を上側から見た平面図である。
図１および図３に示すように、複数のボンディング用パッド３の下の位置であって、第４層間絶縁膜２７を介する第３層間絶縁膜２５上に、クラック検出用配線パターン５が形成されている。言い換えると、複数のボンディング用パッド３とクラック検出用配線パターン５とは、第４層間絶縁膜２７を介して対向する形態で配置されている。
【００１９】
クラック検出用配線パターン５は、図３に示すように、所定幅からなる複数（この例では５つ）の導体５１からなり、その複数の導体５１は第３層間絶縁膜２５上に所定間隔をおいて並列に配列するようにした。その複数の導体５１の配列方向は、複数のパッド３の配列方向と一致するようにした。複数の導体５１は、その各一端側が共通接続され、その共通接続部がスルーホール７を介してクラック検出用パッド６に接続されている。
このため、複数の導体５１のうち、複数のボンディング用パッド３と対向する各部分は、各ボンディング用パッド３の下の第４層間絶縁膜２７に生じるクラックを検出するためのクラック検出用電極として機能する。したがって、クラック検出用配線パターン５は、クラック検出用電極を含むものである。
【００２０】
次に、図１に示すクラック検出用配線パターン５の変形例について、図４および図５を参照して説明する。
図４に示すクラック検出用配線パターン５ａは、図３に示すクラック検出用配線パターン５の構成を基本とするものである。クラック検出用配線パターン５ａは、所定幅からなる複数の導体５１を有するとともに、その複数の導体５１のうち複数の各パッド３と対向する各部分には、格子状または網目状のクラック検出用電極を形成するようにした。そのクラック検出用電極は、複数の導体５１の間に導体５２を追加することにより、格子状または網目状になるようにした（図４参照）。
図５に示すクラック検出用配線パターン５ｃは、複数のボンディング用パッド３と対向する位置に、全体が四角形からなる平板状のクラック検出用電極５３をそれぞれ形成するようにした。そのクラック検出用電極５３は、導体５４によって接続されるとともに、スルーホール７などを介してクラック検出用パッド６に接続されている。
【００２１】
次に、図３〜図５に示すクラック検出用配線パターンのそれぞれの特徴について説明する。
図３のクラック検出用配線パターン５は、所定幅からなる複数の導体５１からなり、その複数の導体５１は第３層間絶縁膜２５上に所定間隔をおいて並列に配列するようにした。このように、複数のボンディング用パッド３と対向する各部分は、所定間隔の隙間（導体５１が存在しない部分）がある。このため、ボンディング用パッド３にプローブ針が接触したときに第４層間絶縁膜２７の変形に伴って変形可能であり、第４層間絶縁膜２７にクラックが発生しにくいという利点がある。
【００２２】
図５のクラック検出用配線パターン５ｂは、複数のボンディング用パッド３と対向する位置に、平板状のクラック検出用電極５３をそれぞれ設けるようにした。このように、クラック検出用電極５３は平板状であって、ボンディング用パッド３との対向面積が図３のクラック検出用配線パターン５よりも大きくなる。このため、第４層間絶縁膜２７にクラックが発生した場合に、そのクラックを検出する感度が向上するという利点がある。
【００２３】
図４のクラック検出用配線パターン５ａは、複数のボンディング用パッド３と対向する各部分には、網目状のクラック検出用電極を形成するようにした。このため、ボンディング用パッド３にプローブ針が接触したときに第４層間絶縁膜２７にクラックが発生するのを防止しつつ、仮に第４層間絶縁膜２７にクラックが発生した場合に、そのクラックを検出する感度の向上を図ることができる。
【００２４】
次に、本発明の実施形態において、層間絶縁膜にクラックが生じた場合に、そのクラックの検出の原理について、図６を参照して説明する。
図６に示すように、ボンディング用パッド３の表面にプローブ針４が接触し、ボンディング用パッド３に衝撃が加わることにより、第４層間絶縁膜２７にクラックａが入ったものとする。
【００２５】
この場合に、ボンディング用パッド３とクラック検出用パッド６の間に、例えば１０〔Ｖ〕程度の高電圧を印加すると、そのクラックａによってボンディング用パッド３とクラック検出用パッド６の間に漏れ電流が流れる。
したがって、その漏れ電流を電流計で測定すれば、漏れ電流の大きさを求めることができる。この測定した漏れ電流値は、第４層間絶縁膜２７にクラックａがある場合とない場合とで異なる。そこで、測定した漏れ電流値を所定の判定値と比較すれば、クラックａの有無を検出できる。すなわち、漏れ電流値が判定値以上であればクラックａがありと判定し、漏れ電流値が判定値以下であればクラックａがなしと判定する。
【００２６】
次に、本発明の実施形態において、層間絶縁膜にクラックが生じた場合に、そのクラックの検出方法について説明する。
まず、図２において、複数のボンディング用パッド３のうちのいずれかのパッド３の真下の第４層間絶縁膜２７にクラックが生じた場合に、そのクラックが生じた箇所を特定する場合の検出方法について説明する。
【００２７】
この場合には、複数のボンディング用パッド３について、任意のボンディング用パッド３とクラック検出用パッド６の間に高電圧を印加し、上記のように電流計で漏れ電流を測定し、その測定値によってクラックの有無を検出する。これらの測定を、ボンディング用パッド３を順次変更することにより、その測定を繰り返せば、クラックの発生箇所を特定できる。
【００２８】
次に、図２において、複数のボンディング用パッド３のうちのいずれかのパッド３の真下の第４層間絶縁膜２７にクラックが生じた場合に、そのクラックの発生箇所を特定することなく、クラックの発生の有無のみを知る場合の検出方法について説明する。
この場合には、複数のボンディング用パッド３の全てを電気的に共通接続し、この共通接続部とクラック検出用パッド６の間に高電圧を印加し、上記のように電流計で漏れ電流を測定し、その測定値によってクラックの有無を検出する。この場合には、クラックの発生箇所は特定できないが、クラックの有無を迅速に検出できる。
【００２９】
以上のように、実施形態によれば、クラック検出用配線パターンとクラック検出用パッドなどを設けるようにしたので、ボンディング用パッドに対するプローブ針の接触時にパッドの下の層間絶縁膜にクラックが入った場合に、そのクラックの有無を検出できる。このため、その後のワイヤボンディング作業によるボンディング用パッドの層間絶縁膜上からの剥離を防止できるので、組み立て時の歩留りの向上を図ることができ、コストの低減化を図ることができる。
【００３０】
また、実施形態によれば、パッケージ後の検査において、回路に印加できないような高電圧を用いてクラックを検出することが可能となる。このため、クラックが進行性のある場合には、スクリーニングが可能となり、市場に出力するのに先立って動作不良を回避できる。
なお、上記の実施形態では、図１に示すように、ボンディング用パッド３の下方に素子・配線領域２ａを設けるようにしたが、図１は一例であり、本発明はそのような構成に限定されるものではない。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態の部分的な断面図である。
【図２】その実施形態を上から見たときの概略平面図である。
【図３】クラック検出用配線パターンの構成を示す平面図である。
【図４】クラック検出用配線パターンの他の構成を示す平面図である。
【図５】クラック検出用配線パターンのさらに他の構成を示す平面図である。
【図６】本発明の実施形態のクラックの検出原理を説明する図である。
【図７】第１の従来技術の部分的な断面図である。
【図８】第２の従来技術の部分的な断面図である。
【符号の説明】
【００３２】
１・・・基板、２ａ・・・素子・配線領域、３・・・ボンディング用パッド、５、５ａ、５ｂ・・・クラック検出用配線パターン、６・・・クラック検出用パッド、５１、５２・・・導体、５３・・・クラック検出用電極
【図１】
0004967924.tif 000002
【図２】
0004967924.tif 000003
【図３】
0004967924.tif 000004
【図４】
0004967924.tif 000005
【図５】
0004967924.tif 000006
【図６】
0004967924.tif 000007
【図７】
0004967924.tif 000008
【図８】
0004967924.tif 000009