(57)【特許請求の範囲】
【請求項１】
半導体基板上に光吸収層、アバランシェ増倍層、電界緩和層を含む半導体層を有するメサ型半導体受光素子の製造方法であって、
メサ型半導体構造を形成する工程と、
形成された前記メサ型半導体構造の側壁表面にＳｉＮｘ膜またはＳｉＯｙＮｚ膜を形成する工程と、
前記ＳｉＮｘ膜または前記ＳｉＯｙＮｚ膜を形成する工程の後、不活性ガス雰囲気中において４５０℃以上７００℃以下で熱処理を行う工程を備えた半導体受光素子の製造方法。
【請求項２】
前記ＳｉＮｘ膜はＮ２ガスまたはＮＨ３ガス及びＳｉＨ４ガスを用いて、前記ＳｉＯｙＮｚ膜はＮ２ガスまたはＮＨ３ガス及びＳｉＨ４ガス及びＯ２ガスを用いて形成することを特徴とする請求項１に記載の半導体受光素子の製造方法。
【請求項３】
前記半導体層が、III−Ｖ族半導体であり、
ｐ型不純物がＢｅ，Ｚｎ，Ｃｄ，Ｈｇ，Ｍｇ，Ｃ、ｎ型不純物がＳｉ，Ｃ，Ｓ，Ｓｅ，Ｔｅ，Ｏであることを特徴とする請求項１又は２記載の半導体受光素子の製造方法。
【請求項４】
少なくとも窒素源としてＮ２ガスを用いて、前記ＳｉＮｘ膜または前記ＳｉＯｙＮｚ膜を形成することを特徴とする１〜３のいずれか一項に記載の半導体受光素子の製造方法。
【請求項５】
前記ＳｉＮｘ膜またはＳｉＯｙＮｚ膜は、ＥＣＲ法によって製造することを特徴とする請求項１〜４のいずれか一項に記載の半導体受光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば光通信に利用する半導体受光素子及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、光ファイバ通信用の半導体受光素子として複数のタイプの半導体受光素子が提案されているが、簡易なプロセスにより量産でき、量産性及び低コスト性において優位であり、かつ、高速性を得るために寄生容量を低減できるという利点を有することから、メサ型構造の半導体受光素子が注目されている。【０００３】
図１０にメサ型構造を有する半導体受光素子の模式図を示す。図１０に示されるように、メサ型構造の半導体受光素子９００では、基板９０２の裏面にｎ電極９０１が設けられ、基板９０２の入力光が入射する側には、メサ型構造がとられ、その内部はｎ型クラッド層９０３、吸収層９０４、ｐ型クラッド層９０５が積層されている。さらにｐ型クラッド層９０５の光入射面上にはｐ電極９０６が設けられている。このようにメサ型構造の半導体受光素子では、光吸収部以外のｐｎ接合部がエッチングされているため、ｐ側部のパッド電極容量を低減できる。これは、高速応答を目指す通信分野の受光素子として大きな利点となる。【０００４】
また、半導体受光素子として、感度向上の観点から素子内部に信号増幅作用を奏する構造を備えたアバランシェホトダイオード(Avalanche Photo diode : ＡＰＤ)がある。図１１に、メサ型ＡＰＤの基本構造を示す。図１１に示されるように、ＡＰＤ９１０は、ｎ電極９１１が裏面に形成された基板９１２の光の入射側にメサ型構造をとり、ｎ型クラッド層９１３、アバランシェ増倍層９１４、電界緩和層９１５、吸収層９１６、ｐ型クラッド層９１７、ｐ型コンタクト層９１８が積層され、その側部には側面保護膜９１９が形成されている。また、入力光の入射面にはｐ電極９２０が形成されている。【０００５】
吸収層９１６は、入射光を十分吸収できる半導体材料が選ばれ、特に通信用においては波長１．６０μｍより短波長側で高い吸収係数を維持するＩｎＧａＡｓが適用される。増倍層９１４には高い電界を印加することによって、注入されたキャリアを加速し増倍するため、高電界においてもリーク電流を抑制できるワイドギャップの材料が選ばれ、特に通信用においてはＩｎＡｌＡｓやＩｎＰが適用されている。【０００６】
ＡＰＤ９１０では、吸収層９１６において光を吸収することによって発生した電子もしくは正孔（一次キャリア）が、逆バイアスをかけることによって生じるＡＰＤの吸収層９１６内の電界で加速される。この一次キャリアが運動エネルギーを持ったまま、アバランシェ増倍層９１４に注入され、アバランシェ増倍層９１４内の中性原子と衝突する。この結果、さらに電子と正孔（二次キャリア）を発生させる。さらにまた、一次キャリアと二次キャリアが電界によって加速し、中性原子に衝突することによって、新しいキャリアを発生させる。この過程が次々に連続して起こることによって、発生する電子や正孔を累乗的に増加、即ち増倍させる。このことにより、ＡＰＤはホトダイオードに比べて、小さい信号でも感知することが可能になる。【０００７】
光通信帯で用いられているＡＰＤを考えると、ＩｎＰ基板上に格子整合したＩｎＧａＡｓ層、ＩｎＡｌＡｓ増倍層を基本構造としている。ここで、ｐｎ接合に逆バイアスを印加した場合、ＡＰＤの動作時の内部電界分布を図１２に示した。増倍層、電界緩和層、吸収層のドーピング濃度分布により、各層の電界は制御されている。図１２の縦軸は電界Ｅである。【０００８】
ＡＰＤを正常に動作させるために重要な点は、吸収層および増倍層における電界をそれぞれ制御することにある。例えば、上述の光通信帯で用いられているＡＰＤの場合、ＩｎＧａＡｓ吸収層の電界は５０〜１５０ｋＶ／ｃｍ、増倍層の電界は６００ｋＶ／ｃｍ以上に制御しなければならない。吸収層を構成するＩｎＧａＡｓは、バンドギャップエネルギーが０．７５ｅＶとナローギャップであるため、１５０ｋＶ／ｃｍ以上の電界ではトンネル電流に起因した雑音が生じ、感度劣化を引き起こす。また、必要以上の高電界は信頼性の観点からも好ましくない。５０ｋＶ／ｃｍ以下では、吸収層で生成された電子または正孔が吸収層内で十分に加速されないため、隣接した半導体層とのエネルギー障壁を乗り越えることができず、ドリフト走行による到達が不能になるため、高速応答特性等の点で問題が生じる。【０００９】
一方、増倍層においては、高電界を印加することにより増倍層内に注入されたキャリアが加速され、格子と衝突し新たな電子−正孔対を生成する。この過程が増倍層内で繰り返し生じることにより信号の増幅が行われるが、連続的に生じるためには６００ｋＶ／ｃｍ以上の電界が必要になる。【００１０】
上述の例のように、ＡＰＤにおいて最も重要なことは、ＡＰＤ内のアバランシェ増倍層、吸収層の電界を制御することである。ＡＰＤが正常に動作するためには、吸収層及び増倍層に最適な電界が要求される。これらの電界分布の制御は、アバランシェ増倍層と吸収層の間に挟まれている電界緩和層の層厚とキャリア濃度を制御することによって行っている。つまり、電界緩和層の幅とキャリア濃度を制御することが、ＡＰＤの信頼性及び特性における重要な鍵になっている。【００１１】
従来の方法において、高信頼性を有するＡＰＤを得ようとする場合、上述した層構造に対してイオン注入や拡散技術等を用いて電界を制御し、ｐｎ電極を結晶表面上に形成するプレーナ型構造や、擬似プレーナ型構造が採用されている（例えば、非特許文献１）。この方法は、高い電界のかかる増倍層部分の露出を避けるためにＢｅイオン注入したＩｎＰで、増倍層、電界緩和層、吸収層の周りを覆っている。このような構造をガードリング構造という。【００１２】
さらに、このプレーナ型構造をもつＡＰＤでは、ガードリング構造の周りをＳｉＮｘ膜で保護している。しかしながら、これらの構造を有するＡＰＤは、一般に作製方法が複雑であり、作製条件の許容範囲が小さいため素子特性の向上が難しく、歩留まりの向上も困難であるといった課題がある。【００１３】
それらに対して、メサ型の半導体受光素子は、成長過程で形成したｐｎ構造形成し、メサエッチングにより受光領域を作成するため、電界分布が一次元的に分布して素子設計が容易であることから、前述のプレーナ型と比較すると設計の自由度が高く、素子特性の向上が容易で、作製の歩留まりも向上させることができるという利点がある。しかしながら、高い電界を吸収層やアバランシェ増倍層に印加しており、それらの層が表面に露出しているため、現在までに十分な信頼性を実現した素子が現れていない。【００１４】
次に、デバイス製作の観点から素子の特性を考えてみる。メサ型の半導体受光素子では、図１１に示すように、高電界が印加される増倍層９１４、電界緩和層９１５、またトンネル電流が生じやすいナローギャップの吸収層９１６の側面が露出することになり、素子の信頼性の観点から、これらの側面を保護することが重要である。【００１５】
従来の方法では、プラズマＣＶＤ（化学気相成長法：Chemical Vapor Deposition）法によって作成されたＳｉＮｘ膜で保護膜を得る方法、あるいはポリイミド、ＢＣＢ等で保護する方法が提案されている。しかしながら、これらの保護膜では半導体と界面の安定性に問題があり、またポリイミド、ＢＣＢ等では吸湿性等にも問題がある。このため、メサ型構造からなるＡＰＤでは、８５度でのＡＰＤでの動作において１００万時間以上の高信頼化が困難であった。【００１６】
通常のメサ型ホトダイオードでは、プラズマＣＶＤにより作成されたＳｉＮｘ膜が保護膜として用いられていた。前述のＳｉＮｘ保護膜は、ＳｉＨ４とＮＨ３を原料としたプラズマＣＶＤで作製していた。かかる方法は、非常にプロセスが簡易であり、再現性、プロセスコストの点からも有利である。【００１７】
しかしながら、前述の方法をＡＰＤに適用した場合、ＮＨ３を分解したときに生じる水素ラジカルがＡＰＤ中に拡散してしまう。特に電界緩和層に拡散した水素に関しては、不純物の付近で水素ラジカルが電界緩和層の主たる構成元素と安定に結合するため、不純物がアクセプターとして十分機能しない状態となり、パッシベーション後に、特に側壁近傍での電界緩和層のキャリア濃度が変化する。【００１８】
これは、側壁でのリーク電流を増加させ、デバイス特性及び信頼性の観点から好ましい方法ではない。また、前述のように、電界緩和層のキャリア濃度はＡＰＤにおける信頼性の鍵であり、これが変化してしまうことは、ＡＰＤにおける信頼性が落ちてしまう原因になる。しかしながら、プロセス中の水素ラジカルの拡散量は制御が非常に困難であるため、再現性および信頼性を出すのが難しく、メサ型ＡＰＤにおける構造上および作製上の課題であった。【００１９】
上述の水素ラジカルの拡散による影響を防ぐための方法として、従来技術として増倍層をエッチングせずに残しておき、エッチングされた部分にＦｅがドープされたＩｎＰを再び積層させ（ガードリング）、その表面をＳｉＮｘ膜で保護するという方法（例えば、非特許文献２）がある。この方法においても、前述の非特許文献１と同様に作製工程が非常に複雑であり、素子特性や歩留まりの向上が困難である。
【非特許文献１】Isao Watanabe, Takeshi Nakata, Masayoshi Tsuji, Kikuo Makita, Toshitaka Torikai, and Kencho Taguchi, J. Lightwave Technol., vol. 18, p. 2200-2207, Dec. 2000.
【非特許文献２】S. Tanaka, S. Fujiki, T. tsuchiya, S. Tsuji, Monday Afternoon, OFC2003, vol. 1, 67
【発明の開示】
【発明が解決しようとする課題】
【００２０】
上述のように、従来の方法では、メサ型ＡＰＤの側面の保護を行って、信頼性および再現性の高いものを作成することができなかった。また、ＡＰＤの側面をＳｉＮｘ膜で覆う従来方法においては、水素パッシベーションによる影響を除去することができなかった。
【課題を解決するための手段】
【００２１】
本発明の一つの態様に係る半導体受光素子は、半導体基板上に光吸収層、アバランシェ増倍層、電界緩和層を含む半導体層を有するメサ型構造を有する半導体受光素子であって、前記メサ型構造の側壁に露出した前記光吸収層、アバランシェ増倍層、電界緩和層の側面をＳｉＮｘ膜またはＳｉＯｙＮｚ膜で保護し、前記光吸収層及び前記アバランシェ増倍層、前記電界緩和層における少なくとも一部の水素濃度が前記電界緩和層におけるキャリア濃度の１５％以下であるものである。より好ましくは、前記光吸収層及び前記アバランシェ増倍層、前記電界緩和層における少なくとも一部の水素濃度が前記電界緩和層におけるキャリア濃度の１０％以下であるものである。前述の範囲での水素濃度であるならば、電界緩和層でのキャリア濃度が変化したとしても、光吸収層、アバランシェ増倍層における電界が要求される範囲内に入ることが可能である。【００２２】
本発明の他の態様は、半導体受光素子の製造方法であって、半導体基板上に光吸収層を含む半導体層を有するメサ型半導体受光素子の製造方法であって、メサ型半導体構造を形成する工程と、メサ型半導体構造の側面にＳｉＮｘ膜またはＳｉＯｙＮｚ膜を形成する工程を備えた半導体受光素子の製造方法である。高電界が印加される増倍層、電界緩和層、またトンネル電流が生じやすいナローギャップの吸収層の側面をＳｉＮｘ膜またはＳｉＯｙＮｚ膜で保護することによって、信頼性の高い素子を作成することが可能になる。【００２３】
特に、本発明における半導体受光素子の製造方法は、前記ＳｉＮｘ膜またはＳｉＯｙＮｚ膜の形成工程において、当該ＳｉＮｘ膜または、ＳｉＯｙＮｚ膜は少なくとも窒素源としてＮ２ガスを用いて形成する。Ｎ２ガスを窒素源として用いることによって、ラジカル水素の発生を最小限に抑えることができるために、ＡＰＤ中に拡散する水素の量を抑えることが可能になる。【００２４】
また、他の観点による本発明の他の態様にかかる半導体受光素子の製造方法は、半導体基板上に光吸収層を含む半導体層を有するメサ型半導体受光素子の製造方法であって、メサ型半導体構造を形成する工程と、プラズマＣＶＤ法によりＳｉＮｘ膜またはＳｉＯｙＮｚ膜を形成する工程と、不活性ガス雰囲気中で４５０℃以上７００℃以下の熱処理を行う工程を備えたものである。前述の熱処理を用いることによって、ＡＰＤ中に含んでいるラジカル水素がＡＰＤの外に排出され、ＡＰＤ内の水素濃度を抑制することができる。
【発明の効果】
【００２５】
本発明によれば、再現性及び信頼性の高いＡＰＤ及びＡＰＤの製造方法を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明にかかるアバランシェ受光素子の構造を示す断面図である。
【図２】本発明にかかるアバランシェ受光素子における伝導率評価部を説明するための図である。
【図３】半導体受光素子における電界強度依存性を示すグラフである。
【図４】本発明にかかるアバランシェ受光素子の信頼性評価試験の結果を示すグラフである。
【図５】本発明の実施例１、実施例２の構造を示す断面図である。
【図６】本発明にかかるアバランシェ受光素子のＩ−Ｖ特性を示す図である。
【図７】本発明にかかるアバランシェ受光素子の計時変化を示すグラフである。
【図８】本発明の実施例２における信頼性評価試験の結果を示すグラフである。
【図９】本発明の実施例３である導波路構造を示す斜視図である。
【図１０】従来の半導体受光素子の構造を示す断面図である。
【図１１】従来のアバランシェ受光素子の構造を示す断面図である。
【図１２】アバランシェ受光素子の内部電界を示す図である。
【符号の説明】
【００２７】
１    電極
２    基板
３    クラッド層
４    増倍層
５    電界緩和層
６    吸収層
７    クラッド層
８    コンタクト層
９    表面保護膜
１０    ｐ電極
１１    ｎ電極
２１    ｎ電極
２２    ＩｎＰ基板
２３    ｎ型ＩｎＰクラッド層
２４    ＩｎＡｌＡｓ増倍層
２５    ｐ型ＩｎＡｌＡｓ電界緩和層
２６    ＩｎＧａＡｓ吸収層
２７    ｐ型ＩｎＰクラッド層
２８    ｐ型ＩｎＰコンタクト層
２９  ＳｉＮｘ膜またはＳｉＯｙＮｚ膜
３０    ｐ電極
３１    ｎ電極
４１    ＩｎＰ絶縁基板
４２    ｎ型ＩｎＰバッファ層
４３    ｎ型ＩｎＧａＡｓＰガイド層
４４    ＩｎＡｌＡｓ増倍層
４５    ＩｎＡｌＡｓ電界緩和層
４６    ＩｎＧａＡｓ吸収層
４７    ｐ型ＩｎＧａＡｓＰガイド層
４８    ｐ型ＩｎＰクラッド層
４９    ｐ型ＩｎＧａＡｓコンタクト層
５０    ＳｉＮｘ保護膜
５１    ｐ電極
５２    反射防止膜
５３    ｎ電極
５４    ｐ型パット電極
５５    段差緩和ポリイミド層
９０１    ｎ電極
９０２    ＩｎＰ基板
９０３    ｎ型ＩｎＰガイド層
９０４    ＩｎＧａＡｓ吸収層
９０５    ｐ型ＩｎＰガイド層
９０６    ｐ電極
９１１    ｎ電極
９１２    基板
９１３    ｎ型ガイド層
９１４    アバランシェ増倍層
９１５    電界緩和層
９１６    吸収層
９１７    ｐ型ガイド層
９１８    ｐ電極
９１９    側面保護層
９２０    ｐ電極
【発明を実施するための最良の形態】
【００２８】
図１を用いて、本発明の実施の形態１にかかるメサ型ＡＰＤ１００の構造について説明する。本実施形態における構造は、半絶縁性の基板２に反射鏡の役割をも有する電極１が形成されている。電極１は実装を容易にするために形成されたものであり、金属を含み反射率が高いもので構成されている。また、電極１の基板側の面が鏡面研磨されており、吸収層６に吸収されずに透過した光が、電極１の基板側の面で反射して、吸収層６に伝達させることができる。【００２９】
さらに、電極１の反対側において、基板２上に、ｎ型クラッド層３が形成されている。さらにまた、ｎ型クラッド層３上にメサ構造を有し、メサ構造内は、アバランシェ増倍層４、電界緩和層５、吸収層６、クラッド層７、ｐ型コンタクト層８が下から順番に重なって形成されている。ｐ型コンタクト層８の上の一部にｐ電極１０が形成されている。また、メサ型アバランシェホトダイオード１００の表面はＳｉＮｘ膜またはＳｉＯｙＮｚ膜９で覆われている。吸収層６には、入力光の吸収率が高い半導体材料が選ばれる。増倍層４には、高い電界を印加することによって、注入されたキャリアを加速し増倍させるため、高電界においてもトンネル電流を抑制できるワイドギャップの材料が選ばれる。【００３０】
ここで、ｎ型クラッド層３の一部が削除されているのは、図２に示すように、半絶縁性ＩｎＰ基板２上のＳｉＮｘ膜またはＳｉＯｙＮｚ膜９を剥がし、半導体表面を露出させ、表面電気伝導度を調べることによって水素パッシベーションの効果を確認するためであって、ｎ型クラッド層３が基板２上全体にあってもよい。また、ｎ型クラッド層３は、ｎ側のコンタクト層として機能し、ｎ型クラッド層３上には、ｎ電極１１が形成されている。図１、２においては、ｎ電極１１はｎ型クラッド層３上に存在しているが、これは一例にすぎず、この位置だけには限らない。【００３１】
本形態のＡＰＤ１００は、アバランシェ増倍層４、電界緩和層５、光吸収層６の側面をＳｉＮｘ膜またはＳｉＯｙＮｚ膜９で保護している。このことにより、高電界がかかるアバランシェ増倍層４、電界緩和層５、光吸収層６を露出することを防ぐことができる。また、アバランシェ増倍層４、電界緩和層５、光吸収層６の少なくとも一部の水素濃度が電界緩和層５にドーピングされているキャリア濃度の１５％以下に抑制している。【００３２】
上述の水素濃度にすることによって、電界緩和層５のキャリア濃度がほとんど変化することがないために、アバランシェ増倍層４と光吸収層６の電界を適正な値にすることが可能となり、信頼性の高いＡＰＤを得ることができる。【００３３】
ＳｉＮｘ膜またはＳｉＯｙＮｚ膜９を作成する際には、電界緩和層５に水素パッシベーションがおこるのと同時に、アバランシェ増倍層４と光吸収層６にも水素パッシベーションがおこる。これは、電界緩和層５は非常に薄いため、電界緩和層５の側面のみに水素パッシベーションがおこるＳｉＮｘ膜またはＳｉＯｙＮｚ膜９を形成することが不可能であるからである。そのため、アバランシェ増倍層４と光吸収層６のどちらかの一部の水素濃度が、電界緩和層５にドーピングされているキャリア濃度の１０％以下の水素濃度であれば、同時に電界緩和層５においても、電界緩和層５にドーピングされているキャリア濃度の１０％以下の水素濃度が含まれていると考えられるためである。【００３４】
図３は、吸収層及び増倍層の電界強度について、電界緩和層キャリア濃度の依存性を計算した結果の一例である。この素子において、吸収層にＩｎＧａＡｓを用い、キャリア濃度が１×１０１５ｃｍ−３、厚さが１．０μｍである。また、アバランシェ増倍層にはＩｎＡｌＡｓを用い、キャリア濃度が１×１０１５ｃｍ−３、厚さが０．２μｍである。電界緩和層はＩｎＡｌＡｓを用い、厚さは０．０４μｍである。【００３５】
上記の組成において、吸収層とアバランシェ増倍層における最適な電界強度は、それぞれ、５０〜１５０ｋＶ／ｃｍ、６００ｋＶ／ｃｍ以上である。図３から、吸収層または増倍層における電界強度を上述の最適値の範囲内にするためには、電界緩和層のキャリア濃度中心を１．０×１０１８としたとき、この中心からキャリア濃度は１５％以内の変化量であれば許容できることがわかる。水素ラジカルは不純物と結合してキャリア濃度を変化させるので、キャリア濃度は概ね半導体層にドーピングされた不純物濃度から水素拡散量を差し引けばよい。以上のことより、水素濃度を不純物濃度の１５％以下に抑制することが重要である。【００３６】
より一般的な条件について考える。作製するＡＰＤの増倍層電界の設計範囲を６００〜７００ｋＶ／ｃｍの間とする。一方で、このような増倍層電界を持つＡＰＤを作製する際に、光吸収層／電界緩和層界面の電界の作製許容範囲が、５０〜１５０ｋＶ／ｃｍで、かつ試作時の作製ばらつき（例えば、面内分布）が５０〜１５０ｋＶ／ｃｍ程度であるとする。作製ばらつきについては、例えばあらかじめウエハ面内の分布を調査し、その後に試作する領域を決めて置くことで事前に決定することが可能である。【００３７】
このような試作条件の下では、たとえば、プロセス中に電界緩和層の緩和量が変動して１００ｋＶ／ｃｍ少なくなった場合に、界面の電界は、１５０〜２５０ｋＶ／ｃｍという分布を持つ（実際にはその分布に近づく）ことが予想され、その結果作製ばらつきが作製許容範囲とまったく重ならなくなる。【００３８】
このとき、（計算の簡単のために）界面電界の作製ばらつきの実数がばらつき範囲に一様の密度で分布しているとすると、作製ばらつきと作製許容範囲の重なり領域の長さから、プロセス作製歩留まりを計算することができる。上記の場合には、作製ばらつきと作製許容範囲の重なりがないことから、プロセス作製歩留まりが０％となる。【００３９】
このような方法に従って、初期増倍層電界が６００〜７００ｋＶ／ｃｍの素子において、プロセス時の電界緩和層の緩和量のずれがｘ％生じた場合のプロセス作製歩留まりを計算すると、表１のような結果が得られる。
【表１】
0004894752.tif 000002
したがって、この計算の結果、プロセス中に発生する電界緩和層のずれを１８％以下に抑えることができれば、設計増倍電界強度６００ｋＶ／ｃｍの素子に対して、必ずある一定数（十分大きな数量の素子を作った場合）の完成素子を得ることが可能となる。電界緩和層のずれを１５％以下に抑えることで、設計増倍電界強度６００〜７００ｋＶ／ｃｍの素子で必ずある一定数の完成素子を得ることが可能となる。【００４０】
電界緩和層のずれを１０％以下に抑えることで、設計電界強度６００〜７００ｋＶ／ｃｍの素子で少なくとも３９％という高い確率で完成素子を得ることが可能となる。また、このような場合には、設計電界強度が６００〜７００ｋＶ／ｃｍからはずれた素子においても完成素子を得ることが可能であると予想できる。また、電界緩和層のずれを５％以内に抑えることで、設計電界強度６００〜７００ｋＶ／ｃｍの素子は、少なくとも７２％という非常に高い歩留まりで完成素子を得ることが可能である。【００４１】
実際の試作においては、電界緩和層のずれ以外にも歩留まり劣化要因があるから、ある一定数の完成素子を得るためには、設計電界強度６００〜７００ｋＶ／ｃｍの素子におけるプロセス時の電界緩和層のずれｘは、１５％以下であることが必須条件であると考えられる。【００４２】
本発明は、このような構造上の特徴を有すると共に、かかる構造の製造方法についても特徴を有する。本発明にかかる半導体受光素子の製造方法の一例では、ＮＨ3及びＳｉＨ４の代わりに、水素ラジカルの発生がより抑制されるＮ２またはＳｉＨ４及びＯ２またはＮ２Ｏを用いて、プラズマＣＶＤにより分解してＳｉＮｘ膜またはＳｉＯｙＮｚ膜を製造する。ここでＮ２はＮＨ３より分解効率が少ないため高周波プラズマ６０ＭＨｚまたは２．４ＧＨｚを用いたＥＣＲ（：Electron Cyclotron Resonance）法などにより製造する。この方法を用いることによって、発生する水素ラジカルの量が抑制されることになり、水素パッシベーションの効果を抑えることができる。【００４３】
さらに本発明にかかる半導体受光素子の他の製造方法は、ＡＰＤの表面にＳｉＮｘ膜またはＳｉＯｙＮｚ膜をＮＨ３ガス及びＳｉＨ４ガス及びＯ２ガスまたはＮ２Ｏガスを用いて作製した後に、不活性ガス雰囲気中において４５０℃以上７００℃以下で熱処理を行うことである。【００４４】
図４にアニール温度の素子信頼性の実験結果を示す。この試験では、１８０℃のＮ２雰囲気において１００μＡの電流が流れるように素子に逆バイアスを印加した状態で半導体受光素子の保管を行った。そして測定は半導体受光素子を室温に戻し、ブレークダウン電圧の０．９倍に相当する電圧における暗電流を測定した。図４に示されるように、（ａ）熱処理を行なわないサンプル、（ｂ）Ｎ２雰囲気下で１０分間４５０℃の熱処理を行なったサンプル、（ｃ）Ｎ２雰囲気下で１０分間５５０℃の熱処理を行なったサンプル、（ｄ）Ｎ２雰囲気下で１０分間６３０℃の熱処理を行なったサンプルにつき１０００時間に亘って暗電流の測定を行なった。【００４５】
図４に示すように、アニール温度４５０℃から６３０℃で１０分アニールした試料では、１０００時間まで劣化することがなかった。４５０℃以下の低温では、水素ラジカルが半導体から十分に出て行かない。ＡＰＤでは電界強度分布を制御する電界緩和層の側面に、ＳｉＮｘ膜またはＳｉＯｙＮｚ膜をパッシベーションする時に、原料とであるＳｉＨ４ガスから乖離したラジカル水素が拡散することによって、アクセプターであるＢｅが不活性化され、電界緩和層におけるキャリア濃度を変化させるために、電界強度分布の制御が困難となる。また、逆に７００℃以上の高温では、半導体自身の結晶性が崩れ、またＳｉＮｘ膜またはＳｉＯｙＮｚ膜と半導体の膨張係数の差異によるひずみ膜剥がれが生じてしまう。【００４６】
以上のことより、最適温度は４５０℃から７００℃の範囲である。この熱処理を行うことによって、ＡＰＤ内に入り込んだ水素ラジカルが、パッシベーション膜を通して外に排出され、ＡＰＤにおけるアバランシェ増倍層、電界緩和層、光吸収層の電界強度が要求される範囲に達することができると考えられる。
【実施例１】
【００４７】
本発明の実施例１にかかるメサ型ＡＰＤ２００及びその製造方法について図５を用いて説明する。本発明の実施例１にかかる半導体受光素子は、メサ型ＡＰＤである。ガスソース分子線エピタキシー（ＧＳ−ＭＢＥ：Gas Source - Molecular Beam Epitaxy）装置などの成長装置を用いて、図５に示されるような半導体層の積層構造を形成後、電極を作製する。【００４８】
図５に示されるように、半絶縁性のＩｎＰ基板２２上にｎ型ＩｎＰクラッド層２３を形成した。ｎ型ＩｎＰクラッド層２３は、Ｓｉが不純物としてドーピングされて形成されたものであり、１．０μｍの膜厚を有する。かかるｎ型ＩｎＰクラッド層２３は、n側のコンタクト層として機能する。【００４９】
増倍層２４は、アンドープのＩｎＡｌＡｓにより形成し、０．２μｍの膜厚を有する。電界緩和層２５は、ｐ型ＩｎＡｌＡｓにより形成し、０．０４μｍ（キャリア濃度１×１０１８ｃｍ−３）の膜厚を有する。吸収層２６は、アンドープのＩｎＧａＡｓにより形成し、１．０μｍの膜厚を有する。クラッド層２７は、ｐ型ＩｎＰ層により形成され、１．０μｍの膜厚を有する。その上部にｐ濃度を高くしたｐ―ＩｎＰを形成する。【００５０】
その後、レジストをマスクにしてメサ型構造を形成した。メサ型構造の形成にあたってはウェットエッチングやドライエッチングを用いた。その後、表面保護膜としてＳｉＮｘ膜またはＳｉＯｙＮｚ膜２９を４００ｎｍの厚さ分形成した。具体的には、原料ガスとしてＮ２ガスまたはＳｉＨ４ガスとＯ２ガスを使用し、６０ＭＨｚ周波数のプラズマを用いて原料ガスを分解し、ＳｉＮｘ膜またはＳｉＯｙＮｚ膜２９を形成した。その後ｐ型電極３０、ｎ型電極３１を形成した。【００５１】
本実施例の効果を確認するために、図２に示すように、半絶縁性ＩｎＰ基板２２上のＳｉＮｘ膜またはＳｉＯｙＮｚ膜を剥がし、半導体表面を露出させ、表面電気伝導度を調べた。図２におけるＱ部分が伝導度（伝導率）評価部に相当する。通常、表面に水素濃度の高い層が形成されるために、トラップがパッシベーションされて、電気伝導度の発現が見られるが、本実施例の方法を用いることで、基板上の電気伝導度は抑制される。【００５２】
また、効果を確認する別の方法としては、本実施例の方法によりＳｉＮｘ膜またはＳｉＯｙＮｚ膜を形成する際に、同時にｐ型の半導体基板（ＩｎＰ，ＧａＡｓ等)上にもＳｉＮｘ膜またはＳｉＯｙＮｚ膜を形成しておく。この半導体基板のＳｉＮｘ膜またはＳｉＯｙＮｚ膜を除去して半導体基板表面の導電型について評価することによって本実施例の効果が確認できる。【００５３】
従来のプラズマＣＶＤ法により形成した場合には、表面に水素が侵入することによってｐ型ドーパント不純物のパッシベーションが発生し、導電型が下がる現象が見られる。たとえば、５×１０１８ｃｍ−３のｐ型濃度を持つ半導体基板上にＳｉＮｘ膜を形成した場合に、基板表面に水素が侵入する程度を２×１０１８ｃｍ−３となったとして、そのパッシベーション率を１００％と仮定すると、表面のキャリア濃度は３×１０１８ｃｍ−３まで下がることになる。その際の変化量は、キャリア濃度で４０％減となった。一方で、本実施例の方法を用いた場合には、最表面での電気導電型についての変化が１５％減以下に抑えられている。【００５４】
図６は、上述した本発明にかかる半導体受光素子の製造方法により作製した素子のＩ−Ｖ特性である。（ｅ）は１μＷの光を入れた状態での測定、（ｆ）は完全に光を遮断した状態での測定である。図６に示すＩ−Ｖ特性から、１０Ｖで大体１μＡ程度の光電流が流れ、光が遮断されている状態では、その１００分１程度の暗電流しか流れないことから、良好なＡＰＤが作成されていることがわかる。【００５５】
図７は、高温加速による信頼性試験の結果を示す。この試験では、１８０℃のＮ２雰囲気において１００μＡの電流が流れるように素子に逆バイアスを印加した状態で半導体受光素子の保管を行った。そして測定は半導体受光素子を室温に戻し、ブレークダウン電圧の０・９倍に相当する電圧における暗電流を測定した。（ｇ）はＮＨ３、ＳｉＨ４を原料にプラズマＣＶＤ（１３ＭＨｚ）でＳｉＮｘ膜を製膜した素子、（ｉ）はＮ２、ＳｉＨ４を原料にプラズマＣＶＤ（６０ＭＨｚ）でＳｉＮｘ膜を製膜した素子、（ｊ）Ｎ２、ＳｉＨ４を原料にプラズマＣＶＤ（６０ＭＨｚ）でＳｉＮｘ膜を製膜後５５０℃で１０分アニールした素子である。【００５６】
ＮＨ３ガスを用いた作製方法により作製したＳｉＮｘ膜の半導体受光素子では数時間で劣化が生じるのに対して、Ｎ２ガスを窒素源として用いて作製した半導体受光素子に関する暗電流値の計時変化は抑制されていた。また、Ｎ２ガスを窒素源として用いて作成した半導体受光素子においても、５５０℃アニールをすることによって、より暗電流値の計時変化が抑制されていることがわかる。これは、ＮＨ３ガスの代わりにＮ２ガスを用いた効果である。ＳｉＯｙＮｚ膜を形成する場合にはＯ２ガスを原料として加える必要があるが、特に水素の生成量に影響を与えることはないため、ＳｉＯｙＮｚ膜であっても同等の特性を得ることができる。
【実施例２】
【００５７】
実施例２にかかる半導体受光素子では、熱処理により、電界緩和層からの水素を除去した。構造は実施例１と同様である。【００５８】
図５に示されるように、ＩｎＰ基板２２上にｎ型ＩｎＰクラッド層２３を形成した。ｎ型ＩｎＰクラッド層２３は、Ｓｉが不純物としてドーピングされて形成されたものであり、１．０μｍの膜厚を有する。かかるｎ型ＩｎＰクラッド層２３は、ｎ側のコンタクト層として機能する。【００５９】
増倍層２４は、アンドープのＩｎＡｌＡｓにより形成し、０．２μｍの膜厚を有する。電界緩和層２５は、ｐ型ＩｎＡｌＡｓにより形成し、０．０４μｍ（キャリア濃度１×１０１８ｃｍ−３）の膜厚を有する。吸収層２６は、アンドープのＩｎＧａＡｓにより形成し、１．０μｍの膜厚を有する。クラッド層２７は、ｐ型ＩｎＰ層により形成し、１．０μｍの膜厚を有する。ｐ型コンタクト層２８は、ｐ型ＩｎＰ層により形成し、０．１μｍの膜厚を有する。【００６０】
その後、レジストをマスクにしてメサ型構造を形成した。メサ型構造の形成にあたってはＨＢｒやＨ２Ｏ２等のエッチング液を用いた。その後、表面保護膜としてＳｉＮｘ膜またはＳｉＯｙＮｚ膜２９を、ＮＨ３とＳｉＨ４を原料として、４００ｎｍの厚さ分形成する。この工程において、水素が電界緩和層２５に拡散し、アクセプター不純物であるＢｅの活性化率を低減する。この影響は、ＡＰＤ２００では吸収層２６の電界強度の増加に繋がり暗電流の増加、信頼性に影響を与える。【００６１】
本実施例では、この影響を低減するため窒素雰囲気での熱処理を行った。熱処理は１０分間Ｎ２雰囲気下で５５０℃を維持した。その後、ｐ側、ｎ側のそれぞれにｐ電極３０、ｎ電極３１を形成した。ｐ電極３０はｐ型ＩｎＰコンタクト層２８上に形成され、ｎ電極３１はｎ型ＩｎＰクラッド層２３上に形成される。その後、実施例１と同じ方法により高温加速試験を実施した。【００６２】
図８に試験結果を示す。（ｋ）は熱処理しない素子であり、（ｌ）〜（ｏ）は１０分間アニールを行い、アニール温度がそれぞれ（ｌ）４００℃、（ｍ）４５０℃、（ｎ）６３０℃、（ｏ）５５０℃である。４００℃でアニールしたサンプルに関しては、効果はなく劣化はすぐに生じるが、４５０℃以上でアニールしたサンプルではアニールによる信頼性の向上が確認できた。
【実施例３】
【００６３】
本発明の高信頼化手法は、端面入射型である導波路構造に適用が可能である。図９に導波路型素子４００についての模式図を示す。Ｆｅ−ＩｎＰ基板４１上に以下の順で積層する。ｎ電極を取るためのｎ型ＩｎＰバッファ層４２、組成波長１．２μｍのｎ型ＩｎＧａＡｓＰガイド層４３を０．５μｍ、ＩｎＡｌＡｓ増倍層４４を０．２μｍ、ＩｎＡｌＡｓ電界緩和層４５を０．２μｍ、ＩｎＧａＡｓ吸収層４６を０．５μｍ、組成波長１．２μｍのｐ型ＩｎＧａＡｓＰガイド層４７を０．５μｍ、ｐ型ＩｎＰクラッド層４８を１．０μｍ、ｐ型ＩｎＧａＡｓコンタクト層４９を０．２μｍ連続に成長させることにより形成した。【００６４】
その後、受光部領域を残し、ｎ電極を形成する部分はｎ型ＩｎＰバッファ層４２までエッチングし、その他の部分は基板４１までエッチングを行う。メサ型構造は幅Ｗが入射側で１０μｍ、後端側で５μｍであり、導波路長Ｌが５０μｍである。その後、Ｎ２とＳｉＨ４を原料ガスとしてＳｉＮｘ保護膜５０を形成し、壁開により端面を作製する。端面にも同様に本特許で示す方法、Ｎ２ガスとＳｉＨ４より端面保護膜を形成する。その後、ｐ電極５１、反射防止膜５２、ｎ電極５３、ｐ型パット電極５４、段差緩和ポリイミド層５５を作成する。この構造では、入射光は図７に示すＡの部分より入射し、吸収層を導波しながら吸収される、薄い吸収層でも高い量子効率を得ることができ、吸収層でのキャリア走行時間の低減が可能となる。保護膜は本特許に記述した方法を用いているため、高い信頼性を得ることができている。【００６５】
さらに、水素原子の半導体中への拡散による不純物の不活性化は、ｎ型不純物に対しても生じる。このため、本発明は、正孔注入型のＩｎＰ増倍層、ＩｎＧａＡｓ吸収層からなるＡＰＤにも有効である。【００６６】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。また、本実施例においては、III−Ｖ族半導体で構成される受光素子を例としたが、本発明は、III−Ｖ族半導体で構成される受光素子のみに限らず、ＧａＮ系やＺｎＣｄＳｅ系などのII−ＶI族半導体やＳｉ系などのＩＶ族半導体で構成される受光素子においても有効である。
【図１】
0004894752.tif 000003
【図２】
0004894752.tif 000004
【図３】
0004894752.tif 000005
【図４】
0004894752.tif 000006
【図５】
0004894752.tif 000007
【図６】
0004894752.tif 000008
【図７】
0004894752.tif 000009
【図８】
0004894752.tif 000010
【図９】
0004894752.tif 000011
【図１０】
0004894752.tif 000012
【図１１】
0004894752.tif 000013
【図１２】
0004894752.tif 000014