(57)【特許請求の範囲】
【請求項１】
１つのパッケージ内にコントロールＩＣと二重構造で実装されるＭＯＳＦＥＴであって、
多数のＭＯＳトランジスタのセルを配列した実動作領域と、
該実動作領域上に設けられ前記ＭＯＳトランジスタの各セルのソース領域と接続されたソース電極と、
該ソース電極と接続したソースパッド電極と、
前記ＭＯＳトランジスタの各セルのゲート電極と接続したゲートパッド電極と、
前記ＭＯＳトランジスタのうちの複数のセルからなるセンス部と、
前記センス部に接続し前記センス部上を覆うセンス電極と、
前記セルを設けない半導体基板の領域上に設けられ前記センス電極と接続したセンスパッド電極と、
一端が前記ゲートパッド電極に圧着し他端が前記コントロールＩＣに圧着したワイヤと、
一端が前記コントロールＩＣに圧着し他端が前記センスパッド電極に圧着し擦り付けて切断された他のワイヤと、を具備し、
前記センスパッド電極は、前記センス電極と連続して前記ゲートパッド電極に接近する位置に配置されることを特徴とするＭＯＳＦＥＴ。
【請求項２】
前記センスパッド電極の直下は、平坦であることを特徴とする請求項１に記載のＭＯＳＦＥＴ。
【請求項３】
前記ワイヤおよび前記他のワイヤはＡｕ線であることを特徴とする請求項１に記載のＭＯＳＦＥＴ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＭＯＳＦＥＴに係り、特にセンス端子付きＭＯＳＦＥＴの組み立て時においてチップのクラックを抑制するＭＯＳＦＥＴに関する。
【０００２】
【従来の技術】
情報化社会の進展に伴い、一般家庭を含め電子機器は著しく普及し、スイッチング電源は小型で低損失のため、ほとんどの電子機器に利用されている。このため、最近の電子機器の多様化は電源に対する要求をますます複雑なものにしており、特にスイッチング電源のワンチップ化は電源の究極の課題と考えられる。スイッチング電源の小型化を達成するための基本的手段としては、スイッチング周波数の高周波化、損失の低減、部品数の低減と機能化がある。これらの手段により実際に製品化を行うには、低コスト化の厳しい関門を通らなければならず、それには量産化に適する方式であることが条件となる。
【０００３】
また、省エネルギーの立場から、火をいれたままスタンバイ状態にあるときの電力、すなわちホットスタンバイ電力は小さいことが必要で、できればゼロが望ましい。スタンバイ電力を低減するには出力に応じて回路の動作電力を減少させることが必要である。これには間欠発振の利用が一般に用いられているが、より完全に行うには、制御電力を出力から取る、いわゆる自励形回路の適用が有効である。自励形回路ではＲＣＣ（Ringing  Choke  Converter）がよく知られており、ＲＣＣ方式のスイッチング電源ＩＣには、多くの場合、電流検出用のセンス端子付きＭＯＳＦＥＴが用いられている。また、近年ではＲＣＣ方式のスイッチング電源ＩＣとセンス端子付きＭＯＳＦＥＴを2段重ねにすることにより小型パッケージに内蔵が可能となっている。
【０００４】
図４に従来のセンス端子付きＭＯＳＦＥＴの上面図を示す。センス端子付きＭＯＳＦＥＴ２００は、ゲートパッド電極３１と、センス部３２と、センスパッド電極３３と、ゲート連結電極３４と、実動作領域３５と、ＭＯＳトランジスタのセル３６と、ソース電極３７と、シールド電極３８と、ソースパッド電極３９とで構成される。
【０００５】
ゲートパッド電極３１は、ゲート電極と連結し、点線の丸印で示すようにＡｕ線などの径の小さいボンディングワイヤ２１０で電極の取り出しが行われる。
【０００６】
センス部３２は、過電流を保護するために、実動作領域３５上の複数のＭＯＳトランジスタを電流検出用のセンス端子として使用し、センスパッド電極３３にコンタクトしている。センス部３２を駆動するゲート電極はＭＯＳＦＥＴ本体のゲート電極と共通であり、チップ上でポリシリコンにより連結されている。
【０００７】
センスパッド電極３３は、電極の取り出しにソースパッド電極３９のボンディングワイヤと同径のワイヤを用いるため、その圧着面積に合わせてセンス部として必要な面積よりも大きく形成し、点線の丸印で示すようにボンディングワイヤ２２０が熱圧着される。
【０００８】
ゲート連結電極３４は、各セル３６のゲート電極と接続され且つ実動作領域３５の周囲に配置されている。
【０００９】
実動作領域３５は、この中にパワーＭＯＳＦＥＴを構成する多数のＭＯＳトランジスタのセル３６が配列されている。
【００１０】
ソース電極３７は、実動作領域３５上に設けられ且つ各セル３６のソース領域と接続して設けられる。
【００１１】
シールド電極３８は、その下に設けられたアニュラーリングとコンタクトして、チップ終端への空乏層の拡がりを抑える。
【００１２】
ソースパッド電極３９は、ソース電極３７に接続され、電流容量を稼ぐため、点線の丸印で示すように直径１５０μｍのアルミ線等の径の大きいボンディングワイヤが熱圧着され、電極の取り出しを行う。
【００１３】
図５に、上記のセンス端子付きＭＯＳＦＥＴ２００をコントロールＩＣ２３０と１パッケージに実装する場合の断面図を示す。これは、主にＲＣＣ方式のスイッチング電源ＩＣとセンス端子付きＭＯＳＦＥＴを2段重ねにすることにより小型パッケージに内蔵できるようにするもので、図４の実動作領域上に破線で示すようにコントロールＩＣ２３０を重ねて配置した場合のＢ−Ｂ線の断面図である。その際、同じワイヤで配線するソースパッド電極３９とセンスパッド電極３３では、ボンディングワイヤ２２０を往復させるように配線される。まず、センス端子付きＭＯＳＦＥＴ２００のソースパッド電極３９にワイヤボンドし（１’stボンド）、矢印Ｃ方向に延在してコントロールＩＣ２３０のワイヤボンド時に擦りつけて切断する（２’nｄボンド）。次に、コントロールＩＣ２３０にワイヤボンドし（１’stボンド）矢印Ｄ方向に延在してＭＯＳＦＥＴ２００のセンスパッド電極３３にワイヤボンドし、擦りつけて切断する（２’nｄボンド）。
【００１４】
図６に、トレンチ型の各セル３６の断面構造を示す。ＮチャンネルのパワーＭＯＳＦＥＴにおいては、Ｎ+型の半導体基板４１の上にＮ-型のエピタキシャル層からなるドレイン領域４２を設け、その上にＰ型のチャネル層４３を設ける。チャネル層４３からドレイン領域４２まで到達するトレンチ４４を作り、トレンチ４４の内壁をゲート酸化膜４５で被膜し、トレンチ４４に充填されたポリシリコンよりなるゲート電極４６を設けて各セル３６を形成する。トレンチ４４に隣接したチャネル層４３表面にはＮ+型のソース領域４８が形成され、隣り合う２つのセルのソース領域４８間のチャネル層４３表面にはＰ+型のボディコンタクト領域４９が形成される。さらにチャネル層４３にはソース領域４８からトレンチ４４に沿ってチャネル領域４７が形成される。トレンチ４４上は層間絶縁膜５０で覆い、ソース領域４８およびボディコンタクト領域４９にコンタクトするソース電極３４を設ける。チップ全面を覆って設けた表面保護膜５１に開口部を設けて、ゲートパッド電極およびセンスパッド電極、ソースパッド電極（図示せず）を形成する。かかるセル３６は図４の実動作領域５に多数個配列される。具体的には小さい四角で表示したものが１個のセルである。
【００１５】
【発明が解決しようとする課題】
かかる従来のセンス付きパワーＭＯＳＦＥＴでは、フレームに配線する場合にはワイヤーダイボンドは、最初にチップ側パッドに圧着し、その後フレームのポスト側に擦りつけて切断する。最初のワイヤボンド（１’stボンド）時は、ワイヤ先端がボール状になっており、チップへの機械的強度が緩和されるが、ポストへボンドし、ワイヤを擦りつけて切断するとき（２’ndボンド）に機械的強度が強くなってしまう。
【００１６】
特に、ＲＣＣ方式のスイッチング電源ＩＣとセンス端子付きＭＯＳＦＥＴを2段重ねにすることにより小型パッケージに内蔵するような場合には、ソースパッド電極とセンスパッド電極でボンディングワイヤを同じワイヤを使用し、往復させて配線している。そのため、１’stボンドとなるソースパッド電極はボール状のワイヤの圧着でよいが、２’ndボンドとなるセンスパッド電極はコントロールＩＣから延在されるワイヤを圧着し、擦りつけて切断するため、その部分での機械的強度が強くなってしまう。センスパッド電極の直下はセンス部のセルが配置されている部分と配置されていない部分があり、その間およびセンス部のセル間で、段差が生じてしまうため、ボンディングワイヤを圧着する際に、その衝撃でチップにクラックが発生する問題があった。
【００１７】
また、センスパッド電極に固着するボンディングワイヤ例えば１５０μｍのアルミ線などを使用するため、太いボンディングワイヤを圧着するセンスパッド電極は、その圧着面積に合わせて、センス端子として使用する面積よりも必要以上に大きく形成されていた。
【００１８】
更に、センスパッド電極は、ＭＯＳＦＥＴの組立作業効率上ソースパッド電極近くに設けられている。しかし、ゲート電極とセンスパッド電極を連結するポリシリコンが長くなるため、そこでの抵抗成分が発生し、センス端子としての特性を悪化させる原因となっていた。
【００１９】
本発明は、１つのパッケージ内にコントロールＩＣと二重構造で実装されるＭＯＳＦＥＴであって、多数のＭＯＳトランジスタのセルを配列した実動作領域と、該実動作領域上に設けられ前記ＭＯＳトランジスタの各セルのソース領域と接続されたソース電極と、該ソース電極と接続したソースパッド電極と、前記ＭＯＳトランジスタの各セルのゲート電極と接続したゲートパッド電極と、前記ＭＯＳトランジスタのうちの複数のセルからなるセンス部と、前記センス部に接続し前記センス部上を覆うセンス電極と、前記セルを設けない半導体基板の領域上に設けられ前記センス電極と接続したセンスパッド電極と、一端が前記ゲートパッド電極に圧着し他端が前記コントロールＩＣに圧着したワイヤと、一端が前記コントロールＩＣに圧着し他端が前記センスパッド電極に圧着し擦り付けて切断された他のワイヤと、を具備し、前記センスパッド電極は、前記センス電極と連続して前記ゲートパッド電極に接近する位置に配置されることを特徴とする。
【００２０】
さらに、ゲートパッド電極近くにセンスパッド電極を形成することにより、それらを連結しているポリシリコンでの抵抗成分を低減し、スイッチングのタイミングのずれを低減し、高品質なセンス部を有するＭＯＳＦＥＴを提供できる。
【００２１】
【発明の実施の形態】
本発明の実施の形態を図１から図３を参照して詳細に説明する。
【００２２】
本発明のパワーＭＯＳＦＥＴの平面図を図１に示す。
【００２３】
センス端子付きＭＯＳＦＥＴ１００は、ゲートパッド電極１と、センス部２と、センス電極３と、センスパッド電極３ａと、ゲート連結電極４と、実動作領域５と、ＭＯＳトランジスタのセル６と、ソース電極７と、シールド電極８と、ソースパッド電極９と、ボンディングワイヤ１１０とから構成される。
【００２４】
ゲートパッド電極１は、ゲート電極と連結し、点線の丸印で示すようにＡｕ線等の径の小さいボンディングワイヤ１１０で電極の取り出しが行われる。
【００２５】
センス部２は、過電流を保護するために、実動作領域５上の複数のＭＯＳトランジスタを電流検出用のセンス端子として使用し、センス電極３にコンタクトしている。センス端子として使用するセルと隣接した半導体基板の一部には、セルを設けず平坦な領域とする。この面積はボンディングワイヤ１１０の圧着に必要且つ十分な大きさとする。センス部２を駆動するゲート電極はＭＯＳＦＥＴ本体のゲート電極と共通であり、チップ上でポリシリコンにより連結されている。
【００２６】
センス電極３は、ゲートパッド電極１の近くに設け、センス部２に必要且つ十分な大きさでセンス部２を覆って形成する。
【００２７】
センスパッド電極３ａは、センス電極３に接続し、セルを配置しない平坦な半導体基板上にセンス電極３と同時に形成する。センスパッド電極３ａの大きさはボンディングワイヤ１１０の圧着に必要且つ十分な面積とし、点線の丸印で示すように、ゲートパッド電極１と同じボンディングワイヤ１１０が熱圧着され、電極の取り出しを行う。
【００２８】
ゲート連結電極４は、各セル６のゲート電極と接続され且つ実動作領域５の周囲に配置されている。
【００２９】
実動作領域５は、この中にパワーＭＯＳＦＥＴを構成する多数のＭＯＳトランジスタのセル６が配列されている。
【００３０】
ソース電極７は、実動作領域５上に設けられ且つ各セル６のソース領域と接続して設けられる。
【００３１】
シールド電極８は、その下に設けられたアニュラーリングとコンタクトして、チップ終端への空乏層の拡がりを抑える。
【００３２】
ソースパッド電極９は、ゲートパッド電極１およびセンスパッド電極３ａと同じボンディングワイヤ１１０を２〜３本使用し、点線の丸印で示すように熱圧着され、電極の取り出しを行う。
【００３３】
ボンディングワイヤ１１０は、直径４０μｍのＡｕ線等の金属細線で、ゲートパッド電極１およびセンスパッド電極３ａ、ソースパッド電極９にそれぞれ熱圧着される。
【００３４】
図２に、上記のセンス端子付きＭＯＳＦＥＴ１００をコントロールＩＣ１２０と１パッケージに実装する場合の断面図を示す。これは、主にＲＣＣ方式のスイッチング電源ＩＣとセンス端子付きＭＯＳＦＥＴを2段重ねにすることにより小型パッケージに内蔵できるようにするもので、図１の実動作領域上に破線で示すようにコントロールＩＣ１２０を重ねて配置した場合のＡ−Ａ線の断面図である。
【００３５】
その際、ソースパッド電極９、ゲートパッド電極１およびセンスパッド電極３ａは同じボンディングワイヤ１１０で配線され、特にゲートパッド電極１とセンスパッド電極３ａは、ボンディングワイヤ１１０を往復させるように配線される。
【００３６】
具体的には、センス端子付きＭＯＳＦＥＴ１００のゲートパッド電極にワイヤボンドし（１’stボンド）、矢印Ａ方向に延在してコントロールＩＣ１２０のワイヤボンド時に擦りつけて切断する（２’nｄボンド）。次に、コントロールＩＣ１２０にワイヤボンドし（１’stボンド）、矢印Ｂ方向に延在してＭＯＳＦＥＴ１００のセンスパッド電極にワイヤボンドし、擦りつけて切断する（２’nｄボンド）。
【００３７】
このとき、１’stボンドであるゲートパッド電極は、ボンディングワイヤ１１０先端がボール状になっており、機械的強度は緩和される。一方、2’ndボンドでは、コントロールＩＣ１２０から延在されたボンディングワイヤ１１０がセンスパッド電極に圧着され、擦りつけて切断されるが、その直下が平坦であるため、チップのクラック発生を抑制することができる。
【００３８】
図３は本発明に用いるトレンチ型のセル６の断面構造を示す。尚、図１に示すものと同一構成要素は同一記号とする。Ｎ+型の半導体基板１１の上にＮ-型のエピタキシャル層からなるドレイン領域１２を設け、その上にＰ型のチャネル層１３を設ける。チャネル層１３からドレイン領域１２まで到達するトレンチ１４を作り、トレンチ１４の内壁をゲート酸化膜１５で被膜し、トレンチ１４に充填されたポリシリコンよりなるゲート電極１６を設けて各セル６を形成する。トレンチ１４に隣接したチャネル層１３表面にはＮ+型のソース領域１８が形成され、隣り合う２つのセルのソース領域１８間のチャネル層１３表面にはＰ+型のボディコンタクト領域１９が形成される。さらにチャネル層１３にはソース領域１８からトレンチ１４に沿ってチャネル領域１７が形成される。トレンチ１４上は層間絶縁膜２０で覆い、ソース領域１８およびボディコンタクト領域１９にコンタクトするソース電極７を設ける。チップ全面を覆って設けた表面保護膜２１に開口部を設けて、ゲートパッド電極、センスパッド電極、センス電極およびソースパッド電極（図示せず）を形成する。かかるセル６は図１の実動作領域５に多数個配列される。具体的には小さい四角で表示したものが１個のセルである。
【００３９】
本発明の特徴は、センスパッド電極３ａにある。センスパッド電極３ａの直下にはセルを配置せず、平坦になっているため、２’nｄボンドで、ワイヤを擦りつけて切断する際に、その衝撃でチップにクラックが発生するのを抑制できる。
【００４０】
また、センス端子を駆動するゲート電極と、ＭＯＳＦＥＴ本体のゲート電極は共通であり、それらをチップ上でポリシリコンにより連結して動作させるため、センスパッド電極をゲートパッド電極の近くに設けることによりセンス部２とゲート電極の距離が近くなれば、ポリシリコンによる抵抗成分が低減されるため、オンするタイミングの差が小さくなる。センス部２は本体ＭＯＳＦＥＴの保護用に設けられているので、極力早くオンする必要があり、オンするタイミングの差が縮まれば、センス部２としての特性も向上する。
【００４１】
その上、センスパッド電極３ａを設けることによる、実動作領域５の無効領域を最小限に押さえられるのでセル密度も向上し、オン抵抗の低減に寄与できる。
【００４２】
更に、すべての電極を同じ径のボンディングワイヤで配線するため、作業効率も向上する。
【００４３】
【発明の効果】
本発明に依れば、第１に、平坦な領域上にセンスパッド電極を設けることにより、２’nｄボンドで、ワイヤを擦りつけて切断する際の衝撃によるチップのクラック発生を抑制できる。
【００４４】
第２に、センスパッド電極をゲートパッド電極１の近くに設け、センス部２とゲート電極の距離を近付けることにより、それらを連結するポリシリコンでの抵抗成分が低減されるため、オンするタイミングの差が小さくなる。センス部２は本体ＭＯＳＦＥＴの保護用に設けられているので、極力早くオンする必要があり、オンするタイミングの差が縮まれば、センス部２としての特性も向上する。
【００４５】
第３に、センスパッド電極を設けることによる、実動作領域５の無効領域を最小限に押さえられるのでセル密度も向上し、オン抵抗の低減に寄与できる。
【００４６】
第４にすべての電極を同じ径のボンディングワイヤで配線するため作業効率も向上する。
【図面の簡単な説明】
【図１】本発明のＭＯＳＦＥＴを説明する平面図である。
【図２】本発明の半導体装置を説明する断面図である。
【図３】本発明のＭＯＳＦＥＴを説明する断面図である。
【図４】従来のＭＯＳＦＥＴを説明する平面図である。
【図５】従来の半導体装置を説明する断面図である。
【図６】従来のＭＯＳＦＥＴを説明する断面図である。
【図１】
0005014534.tif 000002
【図２】
0005014534.tif 000003
【図３】
0005014534.tif 000004
【図４】
0005014534.tif 000005
【図５】
0005014534.tif 000006
【図６】
0005014534.tif 000007