(57)【特許請求の範囲】
【請求項１】
閾値変調型撮像素子としてのＭＯＳトランジスタとフォトダイオードとから成ると共に、当該フォトダイオードのカソード側がドレイン側と接続され、且つアノード側がバックゲート側と接続された構成の画素が行方向、列方向にそれぞれ所定数マトリクス状に配備された受光部と、
画素信号検出期間に前記ＭＯＳトランジスタのゲート電極をオン状態にするための走査信号を前記受光部の水平方向の前記画素における当該ＭＯＳトランジスタの当該ゲート電極側を共通接続して成るゲートラインに対して行ライン毎に出力する垂直走査回路と、
前記画素信号検出期間に前記受光部の垂直方向の前記画素における前記ＭＯＳトランジスタのソース電極側を共通接続して成るソースラインに対して一端側が接続され、且つ他端側が接地接続されると共に、前記走査信号が出力されている前記画素からの画素信号又は画素をリセットした直後のノイズ成分の電荷を蓄積保持する複数の容量素子から成るラインメモリ群と、
を有し、
前記ラインメモリ群における前記複数の容量素子の他端側は、前記画素信号検出期間中の前記ＭＯＳトランジスタのゲート電圧と同電圧箇所にそれぞれ接続されたことを特徴とする固体撮像装置。
【請求項２】
前記ラインメモリ群における前記複数の容量素子の他端側は、前記垂直走査回路に入力される高レベルの制御電圧のラインにそれぞれ接続されたことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
閾値変調型撮像素子としてのＭＯＳトランジスタとフォトダイオードとから成ると共に、当該フォトダイオードのカソード側がドレイン側と接続され、且つアノード側がバックゲート側と接続された構成の画素が行方向、列方向にそれぞれ所定数マトリクス状に配備された受光部を含む固体撮像装置用混入ノイズ抑止方法であって、
混入ノイズのレベル変動に対応して電圧レベルが変化する接地電圧を一方の入力とし、且つ画素信号検出期間に前記画素からの画素信号又は画素をリセットした直後のノイズ成分の電荷を他方の入力として、前記受光部の垂直方向の当該画素における前記ＭＯＳトランジスタのソース電極側を共通接続して成るソースライン経由で複数の容量素子へ蓄積保持する際、
当該複数の容量素子の一方の入力を前記画素信号検出期間中の当該ＭＯＳトランジスタのゲート電圧と同電圧箇所へそれぞれ接続した上、当該画素信号又は当該画素をリセットした直後のノイズ成分の電荷を当該他方の入力から蓄積保持するようにしたことを特徴とする固体撮像装置用混入ノイズ抑止方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素を構成するＭＯＳ型固体撮像素子に閾値変調型撮像素子（以下、ＶＭＩＳとする）を用いた固体撮像装置、及び固体撮像装置用混入ノイズ抑止方法に関する。
【背景技術】
【０００２】
従来、固体撮像装置では、画面のサイズに応じて所定数の画素が用いられており、それらの画素を構成するＭＯＳ型固体撮像素子の一つとして、ＶＭＩＳが知られている。このＶＭＩＳは、ＭＯＳトランジスタの基板変調効果を利用し、光量に応じた電荷を電圧に変換して読み出しを行うものである。具体的に言えば、受光によって発生した電荷でＭＯＳトランジスタのオフからオンへ動作切り替えする際の境界ゲート電圧閾値を変化させ、この閾値の変化を画素信号として出力させる。このとき、ＭＯＳトランジスタにおけるゲート側及びドレイン側にはバイアス電圧が印加され、ソース側からフォロア回路として画素信号が読み出される。
【０００３】
固体撮像装置における画素は、画像信号検出用絶縁ゲート型のＭＯＳトランジスタとフォトダイオードとから成り、ＶＭＩＳの画素の場合、基板上ではフォトダイオードのカソード側がドレイン側と接続され、且つアノード側がバックゲート側と接続される。ここでのＭＯＳトランジスタ部分は、ソース領域の近傍でゲート電極下のウエル領域内に設けられたフォトダイオードで光照射により発生した光発生電荷を蓄積する高濃度埋込層を有し、光発生電荷を高濃度埋込層に蓄積することによって、閾値電圧を変調させて画素信号を検出するものである。全画素としては行方向、列方向にそれぞれ所定数の画素がマトリクス状に配備されて受光部を成す。
【０００４】
受光部において、行方向のゲートラインは、水平方向の画素におけるＭＯＳトランジスタのゲート電極側を共通接続したもので、画素信号検出期間にＭＯＳトランジスタのゲート電極をオン状態にするための走査信号を行ライン毎に出力する垂直走査回路により順次ゲートラインへ印加する電圧を制御することで画素信号を読み出すことができる。ドレインラインは、水平方向の画素におけるＭＯＳトランジスタのドレイン電極側及びフォトダイオードのカソード側を共通接続したものであるが、電気的には全画素上で共通接続され、駆動回路によりドレインラインへ印加する駆動電圧を制御することで光信号の蓄積、画素信号の読み出しを行うことができる。
【０００５】
列方向のソースラインは、垂直方向の画素におけるＭＯＳトランジスタのソース電極側を共通接続すると共に、走査信号が出力されている画素からの画素信号又は画素をリセットした直後のノイズ成分の電荷を蓄積保持する複数の容量素子から成るラインメモリ群の一端側に接続され、画素リセット時にはリセット回路によりリセット電圧を画素に与えてリセットし、画素信号の読み出し時には垂直走査回路の制御によりラインメモリ群へ画素信号を伝送する。因みに、ここでの各容量素子の他端側は、それぞれ接地接続されている。
尚、このような固体撮像装置（固体撮像素子）、並びにそれに用いられる画素構成に関連する周知技術は、例えば特許文献１や特許文献２に開示されている。
【特許文献１】特開平１１−１９５７７８号公報
【特許文献２】特開２００１−２３０９７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した従来の画素構成にＶＭＩＳを用いた固体撮像装置の場合、受光部のゲートラインへのノイズ混入により水平方向の画素に影響して発生する横筋画像を十分に抑止できないという問題がある。
具体的に云えば、画素信号の読み出し時にチャネル長変調を無視すると、飽和領域のＭＯＳトランジスタにおけるドレイン電流Ｉｄ、ゲート電圧Ｖｇ、及びソース電圧Ｖｓは、以下の（１）式の関係で表わされる。
Ｉｄ＝０．５μＣｏｘ（Ｗ／Ｌ）・｛Ｖｇ−Ｖｓ−Ｖｔｈ（Φ）｝0.5        （１）
【０００７】
但し、ここでμは移動度、Ｃｏｘはゲート容量、Ｗはゲート幅、Ｌはゲート長、Ｖｔｈ（Φ）は光量Φの関数で表される閾値電圧である。この（１）式から画素信号の出力電圧Ｖｓを求めると、
Ｖｓ＝Ｖｇ−Ｖｔｈ（Φ）−（２Ｉｄ／μＣｏｘ）0.5・（Ｌ／Ｗ）0.5      （２）
となる。読み出し時のゲート電圧Ｖｇは垂直走査回路に入力される直流の高レベルの制御電圧Ｖｐｇｈであり、ゲートラインｖｐｇｎにノイズが混入したときのゲート電圧Ｖｇを、制御電圧Ｖｐｇｈにノイズ電圧Ｖｎｏｉｓｅが加えられたものとして置き換えると、この場合のゲート電圧Ｖｇは、
Ｖｇ＝（Ｖｐｇｈ＋Ｖｎｏｉｓｅ）−Ｖｔｈ（Φ）−（２Ｉｄ／μＣｏｘ）0.5・（Ｌ／Ｗ）0.5                                                                （３）
となる。高レベルの制御電圧Ｖｐｇｈは受光部の水平方向の画素に共通して与えられるため、ノイズ電圧Ｖｎｏｉｓｅが１行の画素出力の全てに重畳される。この結果、画像上では横筋となって現れる。人間の目は筋状ノイズには敏感であるため、ノイズ電圧Ｖｎｏｉｓｅが１ｍＶ程度でも横筋画像として認識されてしまう。この対策として、高レベルの制御電圧Ｖｐｇｈを１ｍＶ以下に設定しようとしても、実際には電源ノイズ等の外部からの不可避なノイズが混入されてしまうため、技術的には困難である。
そこで、本発明の技術的課題は、受光部のゲートラインへのノイズ混入により水平方向の画素に影響して発生する横筋画像を抑止し得る固体撮像装置、及び固体撮像装置用混入ノイズ抑止方法を提供することにある。
【課題を解決するための手段】
【０００８】
以上の技術的課題を解決するため、第１の発明は、
ＶＭＩＳとしてのＭＯＳトランジスタとフォトダイオードとから成ると共に、当該フォトダイオードのカソード側がドレイン側と接続され、且つアノード側がバックゲート側と接続された構成の画素（例えば図１中表記の画素）が行方向、列方向にそれぞれ所定数マトリクス状に配備された受光部（例えば図１中の受光部１）と、
画素信号検出期間に前記ＭＯＳトランジスタのゲート電極をオン状態にするための走査信号を前記受光部の水平方向の前記画素における当該ＭＯＳトランジスタの当該ゲート電極側を共通接続して成るゲートライン（例えば図１中のｖｐｇ１、ｖｐｇ２）に対して行ライン毎に出力する垂直走査回路（例えば図１中の垂直走査回路２）と、
画素信号検出期間に前記受光部の垂直方向の前記画素における前記ＭＯＳトランジスタのソース電極側を共通接続して成るソースライン（例えば図１中のｖｐｓ１、ｖｐｓ２）に対して一端側が接続され、且つ他端側が接地接続されると共に、前記走査信号が出力されている前記画素からの画素信号又は画素をリセットした直後のノイズ成分の電荷を蓄積保持する複数の容量素子（例えば図１中の画素信号記憶用のコンデンサｃ１−１、ｃ１−２、画素をリセットした直後のノイズ成分記憶用コンデンサｃ２−１、ｃ２−２）から成るラインメモリ群（例えば図１中のラインメモリ群５）と、
を有し、
前記ラインメモリ群における前記複数の容量素子の他端側は、前記画素信号検出期間中の前記ＭＯＳトランジスタのゲート電圧と同電圧箇所にそれぞれ接続されたことを特徴としている。
【０００９】
このような構成により、受光部のゲートライン（例えば図１中のゲートラインｖｐｇ１、ｖｐｇ２）に混入ノイズによるノイズ電圧Ｖｎｏｉｓｅが印加されても、ラインメモリ群に蓄積保持される画素成分信号と画素をリセットした直後のノイズ成分との双方についてノイズ電圧Ｖｎｏｉｓｅの影響を排除することができる。この結果、画素成分信号と画素をリセットした直後のノイズ成分との差分で得られる出力電圧Ｖｏｕｔの画像信号には横筋画像が現れることが無く、従来装置では得難い高画質を得ることができる。
【００１０】
又、第２の発明は、
前記ラインメモリ群における前記複数の容量素子の他端側は、前記垂直走査回路に入力される高レベルの制御電圧のライン（例えば図１中の垂直走査回路２に入力される高レベルの制御電圧Ｖｐｇｈのライン）にそれぞれ接続されたことを特徴としている。
このような構成により、高レベルの制御電圧Ｖｐｇｈのラインに混入ノイズによるノイズ電圧Ｖｎｏｉｓｅが印加されても、ラインメモリ群に蓄積保持される画素成分信号と画素をリセットした直後のノイズ成分との双方についてノイズ電圧Ｖｎｏｉｓｅの影響を排除することができ、第１の発明の場合と同様に画像信号には横筋画像が現れることが無く、従来装置では得難い高画質を得ることができる他、係る構成は配線変更だけで実施できるため、容易にして安価に実現できる。
【００１１】
更に、第３の発明は、
ＶＭＩＳとしてのＭＯＳトランジスタとフォトダイオードとから成ると共に、当該フォトダイオードのカソード側がドレイン側と接続され、且つアノード側がバックゲート側と接続された構成の画素（例えば図１中表記の画素）が行方向、列方向にそれぞれ所定数マトリクス状に配備された受光部（例えば図１中の受光部１）を含む固体撮像装置用混入ノイズ抑止方法であって、
混入ノイズのレベル変動に対応して電圧レベルが変化する接地電圧を一方の入力とし、且つ画素信号検出期間に前記画素からの画素信号又は画素をリセットした直後のノイズ成分の電荷を他方の入力として、前記受光部の垂直方向の当該画素における前記ＭＯＳトランジスタのソース電極側を共通接続して成るソースライン（例えば図１中のｖｐｓ１、ｖｐｓ２）経由で複数の容量素子（例えば図１中の画素信号記憶用のコンデンサｃ１−１、ｃ１−２、画素をリセットした直後のノイズ成分記憶用コンデンサｃ２−１、ｃ２−２）へ蓄積保持する際、
当該複数の容量素子の一方の入力を前記画素信号検出期間中の当該ＭＯＳトランジスタのゲート電圧と同電圧箇所へそれぞれ接続した上、当該画素信号又は当該画素をリセットした直後のノイズ成分の電荷を当該他方の入力から蓄積保持するようにしたことを特徴とした固体撮像装置用混入ノイズ抑止方法である。
このような構成により、第１の発明の場合と同様な作用効果を奏する。
【発明を実施するための最良の形態】
【００１２】
以下、図を参照して本発明に係る固体撮像装置の実施の形態を説明する。
（実施形態）
（構成）
図１は、本発明の実施形態に係る固体撮像装置の回路構成を例示した図である。
先ず、構成及びその各部機能を説明する。
この固体撮像装置は、受光部１と、垂直走査回路２と、駆動回路３と、リセット回路４と、ラインメモリ群５と、水平走査回路６と、引き算回路７とから構成される。
このうち、受光部１は、ＶＭＩＳとしての画像信号検出用絶縁ゲート型のＭＯＳトランジスタとフォトダイオードとから成ると共に、フォトダイオードのカソード側がドレイン側と接続され、且つアノード側がバックゲート側と接続された構成の画素（点線枠で表記）が行方向、列方向にそれぞれ所定数マトリクス状に配備されて成る。但し、図１中では説明を簡単にするために２×２画素分を表記しており、参照符号についても、これに準じるものとする。尚、ここでもＭＯＳトランジスタ部分は、ソース領域の近傍でゲート電極下のウエル領域内に設けられたフォトダイオードで光照射により発生した光発生電荷を蓄積する高濃度埋込層を有し、光発生電荷を高濃度埋込層に蓄積することによって、閾値電圧を変調させて画素信号を検出する構造となっている。
【００１３】
垂直走査回路２は、外部の図示されない制御電圧発生手段から低レベルの制御電圧Ｖｐｇｌ、高レベルの制御電圧Ｖｐｇｈが入力されると共に、受光部１の水平方向の各画素におけるＭＯＳトランジスタのゲート電極側を共通接続して成るゲートラインｖｐｇ１、ｖｐｇ２に接続され、各ゲートラインｖｐｇ１、ｖｐｇ２に対して高レベルの制御電圧Ｖｐｇｈに応じて画素信号検出期間にＭＯＳトランジスタのゲート電極をオン状態にするための走査信号を行ライン毎に出力する。又、垂直走査回路２は後文で詳述するように、画素読み出し時には切り替え制御によりラインメモリ群５の選定した容量素子へ画素信号、画素をリセットした直後のノイズ成分を伝送する。
【００１４】
駆動回路３は、受光部１の水平方向の各画素におけるＭＯＳトランジスタのドレイン電極側及びフォトダイオードのカソード側を共通接続して成るドレインラインｖｐｄに接続され、各ドレインラインｖｐｄへ印加する駆動電圧を制御することで光信号の蓄積、画素信号の読み出しを行うものである。尚、ドレインラインｖｐｄ自体は、電気的に全画素上で共通接続された構成とみなすことができる。
リセット回路４は、受光部１の垂直方向の各画素におけるＭＯＳトランジスタのソース電極側を共通接続して成るソースラインｖｐｓ１、ｖｐｓ２に接続され、画素リセット時にソースラインｖｐｓ１、ｖｐｓ２を介して各画素にリセット電圧を与えてリセット状態にする。
【００１５】
ラインメモリ群５は、画素信号検出期間にソースラインｖｐｓ１、ｖｐｓ２に対して一端側が接続され、且つ他端側が画素信号検出期間中のＭＯＳトランジスタのゲート電圧と同電圧箇所である垂直走査回路２に入力される高レベルの制御電圧Ｖｐｇｈのラインにそれぞれ接続されると共に、走査信号が出力されている画素からの画素信号又は画素をリセットした直後のノイズ成分の電荷を蓄積保持する複数の容量素子としてのコンデンサｃ１−１、ｃ２−１、ｃ１−２、ｃ２−２から成る。
従来のラインメモリ群の場合、各容量素子の他端側が接地接続されて基準電圧に維持される構成であるが、本実施の形態では各コンデンサｃ１−１、ｃ２−１、ｃ１−２、ｃ２−２の他端側をそれぞれ高レベルの制御電圧Ｖｐｇｈのラインに接続した点が構成上の特徴となっている。
【００１６】
更に、ここでのラインメモリ群５の場合、細部構成を説明すれば、一対のコンデンサｃ１−１、ｃ２−１の組と他の一対のコンデンサｃ１−２、ｃ２−２の組との一端側がそれぞれスイッチを介在してソースラインｖｐｓ１、ｖｐｓ２に並列接続されている。そこで、垂直走査回路２により二系統の切り替え信号を別個に対構成のスイッチの一方側の集まり又は他方側の集まりへそれぞれ切り替えて送出する。最初の画素読み出し時には対構成の一方側の集まりのコンデンサｃ１−１、ｃ１−２から成る第１のラインメモリ群へ画素信号を伝送し、コンデンサｃ１−１、ｃ１−２では画素信号の電荷を蓄積保持する。リセット直後の次の画素読み出し時には、他方側の集まりのコンデンサｃ２−１、ｃ２−２から成る第２のラインメモリ群へ画素をリセットした直後のノイズ成分を伝送し、コンデンサｃ２−１、ｃ２−２では画素をリセットした直後のノイズ成分の電荷を蓄積保持する。
【００１７】
水平走査回路６は、一対のコンデンサｃ１−１、ｃ２−１の組と他の一対のコンデンサｃ１−２、ｃ２−２の組との一端側にそれぞれ接続された別の対構成のスイッチの組を別個に閉成させるための二系統の切り替え信号を各スイッチへ伝送するもので、各スイッチを切り替え閉成させることにより、第１のラインメモリ群のコンデンサｃ１−１、ｃ１−２に蓄積された画素成分信号の電荷を引き算回路７の正極側に接続される正極ラインへ、第２のラインメモリ群のコンデンサｃ１−２、ｃ２−２に蓄積された画素をリセットした直後のノイズ成分の電荷を引き算回路７の負極側に接続される負極ラインへそれぞれ伝送する。
【００１８】
引き算回路７は、第１のラインメモリ群のコンデンサｃ１−１、ｃ１−２に蓄積された画素成分信号の電荷と第２のラインメモリ群のコンデンサｃ１−２、ｃ２−２に蓄積された画素をリセットした直後のノイズ成分の電荷との差分を出力電圧Ｖｏｕｔの画像信号として順次出力する。
尚、ここで説明した各スイッチの接続構成を含むラインメモリ群５が第１のラインメモリ群と第２のラインメモリ群とに分けられる構成、更にこれらのラインメモリ群から画素成分信号や画素をリセットした直後のノイズ成分を読み出すための各スイッチの接続構成を含む水平走査回路６の細部構成は、周知技術の範疇にあるものである。その他、本実施の形態に係る各容量素子の蓄積保持機能を変更し、コンデンサｃ２−１、ｃ２−２が画素信号の電荷を蓄積保持し、コンデンサｃ１−１、ｃ１−２が画素をリセットした直後のノイズ成分の電荷を蓄積保持するように反転した構成にしても良い。
【００１９】
（動作）
次に、動作を説明する。
図２は、図１に示す固体撮像装置に係る動作処理時の各部における信号のタイミングチャートである。
図２に示される固体撮像装置に係る動作処理について、１水平期間１Ｈに先立つＴ０期間は露光期間であって、受光部１の各画素のフォトダイオードで受光した光電荷を蓄積する期間である。露光期間Ｔ０後には１水平期間１Ｈに推移する。１水平期間１Ｈはブランキング期間Ｔ１〜Ｔ３とこれに続く水平走査期間・露光期間Ｔ４とに分けられる。
初期のブランキング期間Ｔ１は、最初の画素読み出し期間であり、それ以前に受光した光量に応じた画素信号を読み出す期間である。
【００２０】
ここでは水平方向の１行目の画素を読み出し行、２行目を非選択行とした場合について説明すれば、例えば１行目のゲートラインｖｐｇ１を高レベルの制御電圧Ｖｐｇｈ（＝２．５Ｖ）、ドレインラインｖｐｄを３．３Ｖとすることにより、ソースラインｖｐｓ１、ｖｐｓ２には光量に応じた画素信号が出力される。ソースラインｖｐｓ１、ｖｐｓ２は、垂直方向の画素が共通接続されているが、非選択行のソースラインｖｐｓ２には低レベルの制御電圧Ｖｐｇｌ（＝１Ｖ）という低い電圧が与えられているため、最も高いソース電圧である読み出し行の画素信号がソースラインｖｐｓ１、ｖｐｓ２に出力され、垂直走査回路２の切り替え制御によりスイッチを介して接続される第１のラインメモリ群のコンデンサｃ１−１、ｃ１−２に蓄積保持される。
【００２１】
中期のブランキング期間Ｔ２は、画素のリセットを行う期間である。ここでは、例えば読み出し行のゲートラインｖｐｇ１をハイ・インピーダンスＨｉＺにし、ソースラインｖｐｓ１、ｖｐｓ２に５Ｖの電圧を印加すると、ゲートラインｖｐｇ１はハイ・インピーダンスＨｉＺであるため、ソースラインｖｐｓ１、ｖｐｓ２のソース電圧が５Ｖに上昇するが、更にゲート−ソース間の容量によりゲートラインｖｐｇ１の電圧は概ね６Ｖに上昇する。この結果、ゲートラインｖｐｇ１に接続される画素は、チャネルが５Ｖという高い電圧になるため、画素に蓄積された光電荷が排出され、画素がリセットされる。非選択行のゲートラインｖｐｇ２は低レベルの制御電圧Ｖｐｇｌ（＝１Ｖ）という低い電圧が与えられており、ソースラインｖｐｓ１、ｖｐｓ２が５Ｖになっても画素のＭＯＳトランジスタがオフ状態であるため、画素はリセットされない。
【００２２】
後期のブランキング期間Ｔ３は、次の画素読み出し期間であり、リセット直後の画素出力である画素をリセットした直後のノイズ成分を読み出す期間である。
ここでも、初期のブランキング期間Ｔ１の場合と同様に水平方向の１行目の画素を読み出し行、２行目を非選択行とし、１行目のゲートラインｖｐｇ１を高レベルの制御電圧Ｖｐｇｈ（＝２．５Ｖ）、ドレインラインｖｐｄを３．３Ｖとした場合、最も高いソース電圧である読み出し行の画素をリセットした直後のノイズ成分がソースラインｖｐｓ１、ｖｐｓ２に出力され、スイッチを介して接続される第２のラインメモリ群のコンデンサｃ２−１、ｃ２−２に蓄積保持される。
【００２３】
水平走査期間・露光期間Ｔ４は、ラインメモリ群５に蓄積された信号を出力する期間であり、水平走査回路６の切り替え制御によりスイッチを介して順次ラインメモリが選択され、初期のブランキング期間Ｔ１で第１のラインメモリ群のコンデンサｃ１−１、ｃ１−２に蓄積保持された画素成分信号と後期のブランキング期間Ｔ３で第２のラインメモリ群のコンデンサｃ２−１、ｃ２−２に蓄積保持された画素をリセットした直後のノイズ成分とをそれぞれ引き算回路７の正極ライン、負極ラインへ出力する。引き算回路７では、初期のブランキング期間Ｔ１の画素成分信号と後期のブランキング期間Ｔ３の画素をリセットした直後のノイズ成分との差分を出力電圧Ｖｏｕｔの画像信号として順次出力する。初期のブランキング期間Ｔ１に蓄積した画素信号には、画素のオフセット成分や低周波ノイズが含まれるが、後期のブランキング期間Ｔ３に読み出した画素をリセットした直後のノイズ成分との差分を取ることにより、ノイズ成分がキャンセルされた画質を持つ画像出力が得られる。水平走査期間・露光期間Ｔ４では、画像信号の波形レベルの出力に続いて次の露光期間に推移する。
【００２４】
本実施の形態の固体撮像装置の場合、各容量素子（各ラインメモリ）の他端側が画素信号検出期間中のＭＯＳトランジスタのゲート電圧と同電圧箇所である高レベルの制御電圧Ｖｐｇｈのラインにそれぞれ接続されているため、初期のブランキング期間Ｔ１で第１のラインメモリ群のコンデンサｃ１−１、ｃ１−２に蓄積保持された画素成分信号と後期のブランキング期間Ｔ３で第２のラインメモリ群のコンデンサｃ２−１、ｃ２−２に蓄積保持された画素をリセットした直後のノイズ成分との双方について、高レベルの制御電圧Ｖｐｇｈのラインに混入ノイズによるノイズ電圧Ｖｎｏｉｓｅが混入していても、そのノイズ電圧Ｖｎｏｉｓｅによる影響が排除されているとみなすことができる。
【００２５】
即ち、各ラインメモリの他端側が高レベルの制御電圧Ｖｐｇｈのラインにそれぞれ接続されている構成において、初期のブランキング期間Ｔ１で第１のラインメモリ群のコンデンサｃ１−１、ｃ１−２や後期のブランキング期間Ｔ３で第２のラインメモリ群のコンデンサｃ２−１、ｃ２−２に蓄積される電荷Ｑは、ラインメモリ（単体）の容量値Ｃと関係し、上述した（３）式を用いれば、次式のように表される。
Ｑ＝Ｃ・｛（Ｖｐｇｈ＋Ｖｎｏｉｓｅ）−Ｖｔｈ（Φ）−（２Ｉｄ／μＣｏｘ）0.5・（Ｌ／Ｗ）0.5−（Ｖｐｇｈ＋Ｖｎｏｉｓｅ）｝＝Ｃ・｛−Ｖｔｈ（Φ）−（２Ｉｄ／μＣｏｘ）0.5・（Ｌ／Ｗ）0.5｝                                              （４）
【００２６】
（４）式からは、高レベルの制御電圧Ｖｐｇｈのラインに混入ノイズによるノイズ電圧Ｖｎｏｉｓｅが印加されていても、そのノイズ電圧Ｖｎｏｉｓｅによる影響が排除されることが判る。
従って、本実施の形態の固体撮像装置の引き算回路７から出力される画像信号の波形は、電圧レベルで混入ノイズによる影響を受けず、従来装置で受光部１のゲートラインへのノイズ混入により水平方向の画素に影響して発生した横筋画像を精度良く抑止することができる。
【００２７】
以上のように、本実施の形態に係る固体撮像装置は、ラインメモリ群５を構成する各コンデンサｃ１−１、ｃ２−１、ｃ１−２、ｃ２−２の他端側をそれぞれ高レベルの制御電圧Ｖｐｇｈのラインに接続することにより、高レベルの制御電圧Ｖｐｇｈのラインに混入ノイズによるノイズ電圧Ｖｎｏｉｓｅが印加されても（勿論、受光部１のゲートラインｖｐｇ１、ｖｐｇ２にノイズ電圧Ｖｎｏｉｓｅが印加された場合も同様である）、第１のラインメモリ群のコンデンサｃ１−１、ｃ１−２に蓄積保持される画素成分信号と第２のラインメモリ群のコンデンサｃ２−１、ｃ２−２に蓄積保持される画素をリセットした直後のノイズ成分との双方についてノイズ電圧Ｖｎｏｉｓｅの影響を排除できるようにしている。これにより、画素成分信号と画素をリセットした直後のノイズ成分との差分で得られる出力電圧Ｖｏｕｔの画像信号には横筋画像が現れることが無く、従来装置では得難い高画質を得ることができる。又、本実施の形態に係る固体撮像装置は、特別な回路や装置を必要とせず、配線変更だけで構成できるため、容易にして安価に実現できるという格別な長所がある。
【００２８】
（応用例１）
上述した実施の形態の固体撮像装置の場合、高レベルの制御電圧Ｖｐｇｈのラインとゲートラインｖｐｇ１とは殆ど同電位状態であるとみなせるため、ラインメモリ群５を構成する各コンデンサｃ１−１、ｃ２−１、ｃ１−２、ｃ２−２の他端側をそれぞれゲートラインｖｐｇ１に接続した構成としても、同等な作用効果が得られる。
【００２９】
（応用例２）
以上に説明した固体撮像装置における混入ノイズをキャンセルするための技術的要旨は、固体撮像装置用混入ノイズ抑止方法としても成立する。
具体的に云えば、上記実施の形態と同様な受光部１を含む固体撮像装置用混入ノイズ抑止方法として、
混入ノイズのレベル変動に対応して電圧レベルが変化する接地電圧を一方の入力とし、且つ画素信号検出期間に画素からの画素信号又は画素をリセットした直後のノイズ成分の電荷を他方の入力として、受光部１の垂直方向の画素におけるＭＯＳトランジスタのソース電極側を共通接続して成るソースライン（ｖｐｓ１、ｖｐｓ２）経由で各容量素子である画素信号記憶用のコンデンサｃ１−１、ｃ１−２、画素をリセットした直後のノイズ成分記憶用コンデンサｃ２−１、ｃ２−２へ蓄積保持する際、各容量素子の一方の入力を画素信号検出期間中のＭＯＳトランジスタのゲート電圧と同電圧箇所へそれぞれ接続した上、画素信号又は画素をリセットした直後のノイズ成分の電荷を他方の入力から蓄積保持するようにしたものである。
これにより、上記実施の形態の場合と同様な作用効果を奏する。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態に係る固体撮像装置の回路構成を例示した図である。
【図２】図１に示す固体撮像装置に係る動作処理時の各部における信号のタイミングチャートである。
【符号の説明】
【００３１】
１  受光部、２  垂直走査回路、３  駆動回路、４  リセット回路、５  ラインメモリ群、６  水平走査回路、７  引き算回路、ｃ１−１、ｃ１−２、ｃ２−１、ｃ２−２  コンデンサ
【図１】
0004998295.tif 000002
【図２】
0004998295.tif 000003