(57)【特許請求の範囲】
【請求項１】
複数の画素を備えた固体撮像装置であって、
各画素は、
入射光の強度に応じて電荷を生成するフォトダイオードと、
ソースフォロワを含む回路構成を有し、前記フォトダイオードにより第１の露光期間に生成された電荷量に応じた第１の電圧信号と前記フォトダイオードにより前記第１の露光期間と長さが異なる第２の露光期間に生成された電荷量に応じた第２の電圧信号とを１フレーム期間に前記ソースフォロワから出力する信号生成部と、
前記ソースフォロワから出力された前記第１及び第２の電圧信号を保持する少なくともひとつのキャパシタを含む回路構成を有し、前記キャパシタに保持された第１及び第２の電圧信号を合成する信号合成部と
を含むことを特徴とする固体撮像装置。
【請求項２】
前記信号合成部は、
第１のキャパシタと、前記第１のキャパシタと同一容量の第２のキャパシタとを含んでおり、
前記第１の電圧信号を第１のキャパシタに保持し、前記第２の電圧信号を前記第２のキャパシタに保持し、前記第１の電圧信号が保持されている第１のキャパシタと前記第２の電圧信号が保持されている第２のキャパシタとを並列に接続すること
を特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記信号合成部は、
前記第１の電圧信号と前記第２の電圧信号とをそれぞれ所定の重み付けを施して合成すること
を特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記信号合成部は、
第１のキャパシタと、前記第１のキャパシタと異なる容量の第２のキャパシタとを含んでおり、
前記第１の電圧信号を第１のキャパシタに保持し、前記第２の電圧信号を前記第２のキャパシタに保持し、前記第１の電圧信号が保持されている第１のキャパシタと前記第２の電圧信号が保持されている第２のキャパシタとを並列に接続すること
を特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記信号合成部は、
同一容量の複数のキャパシタを含んでおり、
前記第１のキャパシタは前記複数のキャパシタのうちの第１の個数のキャパシタを並列に接続したものであり、前記第２のキャパシタは前記複数のキャパシタのうち前記第１の個数と異なる第２の個数のキャパシタを並列に接続したものであること
を特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記信号合成部は、
前記第１の電圧信号の重み付けと前記第２の電圧信号の重み付けを任意に切り替え可能なこと
を特徴とする請求項３に記載の固体撮像装置。
【請求項７】
前記信号合成部は、
第１のキャパシタと、前記第１のキャパシタよりも小さな容量の第２のキャパシタとを含んでおり、
第１のモードでは前記第１の電圧信号を第１のキャパシタに保持し、前記第２の電圧信号を前記第２のキャパシタに保持し、前記第１の電圧信号が保持されている第１のキャパシタと前記第２の電圧信号が保持されている第２のキャパシタとを並列に接続し、
第２のモードでは前記第１の電圧信号を前記第２のキャパシタに保持し、前記第２の電圧信号を前記第１のキャパシタに保持し、前記第２の電圧信号が保持されている第１のキャパシタと前記第１の電圧信号が保持されている第２のキャパシタとを並列に接続すること
を特徴とする請求項６に記載の固体撮像装置。
【請求項８】
前記信号合成部は、
同一容量の複数のキャパシタを含んでおり、
第１のモードでは前記第１の電圧信号を前記複数のキャパシタのうちの第１の個数のキャパシタに保持し、前記第２の電圧信号を前記複数のキャパシタのうちの前記第１の個数よりも少ない第２の個数のキャパシタに保持し、前記第１の電圧信号が保持されている第１の個数のキャパシタと前記第２の電圧信号が保持されている第２の個数のキャパシタとを並列に接続し、
第２のモードでは前記第１の電圧信号を前記複数のキャパシタのうちの第３の個数のキャパシタに保持し、前記第２の電圧信号を前記複数のキャパシタのうちの前記第３の個数よりも多い第４の個数のキャパシタに保持し、前記第１の電圧信号が保持されている第３の個数のキャパシタと前記第２の電圧信号が保持されている第４の個数のキャパシタとを並列に接続すること
を特徴とする請求項６に記載の固体撮像装置。
【請求項９】
前記信号合成部は、
信号保持用のキャパシタと信号合成用のキャパシタとを含んでおり、
前記第１の電圧信号を前記信号保持用のキャパシタに保持し、第１の充電期間に前記信号保持用のキャパシタに保持された第１の電圧信号に応じた第１の電流により前記信号合成用のキャパシタを充電し、前記第１の充電期間の経過後に前記第２の電圧信号を前記信号保持用のキャパシタに保持し、前記第１の充電期間と同じ長さの第２の充電期間に前記第２の電圧信号に応じた第２の電流により前記信号合成用のキャパシタをさらに充電すること
を特徴とする請求項１に記載の固体撮像装置。
【請求項１０】
前記信号合成部は、
信号保持用のキャパシタと信号合成用のキャパシタとを含んでおり、
前記第１の電圧信号を前記信号保持用のキャパシタに保持し、第１の充電期間に前記信号保持用のキャパシタに保持された第１の電圧信号に応じた第１の電流により前記信号合成用のキャパシタを充電し、前記第１の充電期間の経過後に前記第２の電圧信号を前記信号保持用のキャパシタに保持し、前記第１の充電期間と異なる長さの第２の充電期間に前記第２の電圧信号に応じた第２の電流により前記信号合成用のキャパシタをさらに充電すること
を特徴とする請求項１に記載の固体撮像装置。
【請求項１１】
前記信号合成部は、
信号保持用のキャパシタと信号合成用のキャパシタとを含んでおり、
前記第１の電圧信号を前記信号保持用のキャパシタに保持し、前記信号合成用のキャパシタと前記第１の電圧信号が保持されている信号保持用のキャパシタとを並列に接続してから切り離し、その後、前記第２の電圧信号を前記信号保持用のキャパシタに保持し、前記第１の電圧信号に基づく電圧信号が保持されている信号合成用のキャパシタと前記第２の電圧信号が保持されている信号保持用のキャパシタとを並列に接続すること
を特徴とする請求項１に記載の固体撮像装置。
【請求項１２】
前記信号合成部は、
第１のキャパシタと第２のキャパシタとを含んでおり、
前記第１の電圧信号を前記第１のキャパシタに保持し、前記第２の電圧信号を前記第２のキャパシタに保持し、前記第１の電圧信号が保持されている第１のキャパシタと前記第２の電圧信号が保持されている第２のキャパシタとを直列に接続すること
を特徴とする請求項１に記載の固体撮像装置。
【請求項１３】
固体撮像装置を備えたカメラであって、
前記固体撮像装置は、複数の画素を備え、
各画素は、
入射光の強度に応じて電荷を生成するフォトダイオードと、
ソースフォロワを含む回路構成を有し、前記フォトダイオードにより第１の露光期間に生成された電荷量に応じた第１の電圧信号と前記フォトダイオードにより前記第１の露光期間と長さが異なる第２の露光期間に生成された電荷量に応じた第２の電圧信号とを１フレーム期間に前記ソースフォロワから出力する信号生成部と、
前記ソースフォロワから出力された前記第１及び第２の電圧信号を保持する少なくともひとつのキャパシタを含む回路構成を有し、前記キャパシタに保持された第１及び第２の電圧信号を合成する信号合成部と
を含むことを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラ等に用いられる固体撮像装置に関し、特に、ダイナミックレンジを広げる技術に関する。
【背景技術】
【０００２】
従来の固体撮像装置のダイナミックレンジは、６０ｄＢから８０ｄＢ程度であり、肉眼や銀塩フィルムに匹敵する１００ｄＢから１２０ｄＢ程度、あるいは車載カメラや監視カメラ等の用途によってはそれ以上のレベルにまで向上させることが望まれている。そこで特許文献１は、露光期間の長さを異ならせて複数のフレームを撮像し、撮像された複数のフレームを合成する技術を開示している。ひとつのフレームで撮影可能な輝度域は、露光期間の長さに応じて変化する。特許文献１の技術では、撮影可能な輝度域が異なる複数のフレームを合成することにより、ダイナミックレンジを広げることができる。
【特許文献１】特開2004-15298号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１の技術では、複数のフレームを記憶するためのフレームメモリや複数のフレームを合成するための信号合成部を固体撮像装置の外部に設けることとしているため、チップ面積や消費電力が増大してしまうという問題がある。また、ひとつのフレームを作成するために複数フレームの画素信号を固体撮像装置から読み出す必要があるため、読み出し速度に余裕がなければフレームレートが低減してしまうという問題もある。
【０００４】
そこで本発明は、上記問題の発生を最小限に抑えつつダイナミックレンジを広げることができる固体撮像装置及びカメラを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明に係る固体撮像装置は、複数の画素を備えた固体撮像装置であって、各画素は、入射光の強度に応じて電荷を生成するフォトダイオードと、ソースフォロワを含む回路構成を有し、前記フォトダイオードにより第１の露光期間に生成された電荷量に応じた第１の電圧信号と前記フォトダイオードにより前記第１の露光期間と長さが異なる第２の露光期間に生成された電荷量に応じた第２の電圧信号とを１フレーム期間に前記ソースフォロワから出力する信号生成部と、前記ソースフォロワから出力された前記第１及び第２の電圧信号を保持する少なくともひとつのキャパシタを含む回路構成を有し、前記キャパシタに保持された第１及び第２の電圧信号を合成する信号合成部とを含む。
【０００６】
本発明に係るカメラは、固体撮像装置を備えたカメラであって、前記固体撮像装置は、複数の画素を備え、各画素は、入射光の強度に応じて電荷を生成するフォトダイオードと、ソースフォロワを含む回路構成を有し、前記フォトダイオードにより第１の露光期間に生成された電荷量に応じた第１の電圧信号と前記フォトダイオードにより前記第１の露光期間と長さが異なる第２の露光期間に生成された電荷量に応じた第２の電圧信号とを１フレーム期間に前記ソースフォロワから出力する信号生成部と、前記ソースフォロワから出力された前記第１及び第２の電圧信号を保持する少なくともひとつのキャパシタを含む回路構成を有し、前記キャパシタに保持された第１及び第２の電圧信号を合成する信号合成部とを含む。
【発明の効果】
【０００７】
上記構成によれば、第１の電圧信号及び第２の電圧信号を合成するので、ダイナミックレンジを広げることができる。また第１の電圧信号及び第２の電圧信号は、画素内で合成されるので、固体撮像装置の外部にフレームメモリや信号合成部を設ける必要がない。さらに合成後の画素信号が読み出されることになるので、フレームレートの低減を抑制することができる。
【０００８】
また、第１の電圧信号及び第２の電圧信号はソースフォロアから出力されるため、画素内のキャパシタ間あるいは画素間でのキャパシタ間に容量のばらつきが存在していたとしても、保持された電圧信号のレベルにはばらつきが生じないという効果も併せ持つ。
【０００９】
また、前記信号合成部は、第１のキャパシタと、前記第１のキャパシタと同一容量の第２のキャパシタとを含んでおり、前記第１の電圧信号を第１のキャパシタに保持し、前記第２の電圧信号を前記第２のキャパシタに保持し、前記第１の電圧信号が保持されている第１のキャパシタと前記第２の電圧信号が保持されている第２のキャパシタとを並列に接続することとしてもよい。
【００１０】
上記構成によれば、第１のキャパシタと第２のキャパシタとで容量が同一なので、第１の電圧信号の寄与率と第２の電圧信号の寄与率とを同じにすることができる。
また、前記信号合成部は、前記第１の電圧信号と前記第２の電圧信号とをそれぞれ所定の重み付けを施して合成することとしてもよい。
【００１１】
上記構成によれば、合成後の画素信号における第１及び第２の画素信号の寄与率をそれぞれ所望の寄与率にすることができる。したがって、例えば、高輝度域のコントラストを高めたり、低輝度域のコントラストを高めたりすることができる。
【００１２】
また、前記信号合成部は、第１のキャパシタと、前記第１のキャパシタと異なる容量の第２のキャパシタとを含んでおり、前記第１の電圧信号を第１のキャパシタに保持し、前記第２の電圧信号を前記第２のキャパシタに保持し、前記第１の電圧信号が保持されている第１のキャパシタと前記第２の電圧信号が保持されている第２のキャパシタとを並列に接続することとしてもよい。
【００１３】
上記構成によれば、第１のキャパシタと第２のキャパシタとで容量が異なるので、第１の電圧信号の寄与率と第２の電圧信号の寄与率とを異ならせることができる。
また、前記信号合成部は、同一容量の複数のキャパシタを含んでおり、前記第１のキャパシタは前記複数のキャパシタのうちの第１の個数のキャパシタを並列に接続したものであり、前記第２のキャパシタは前記複数のキャパシタのうち前記第１の個数と異なる第２の個数のキャパシタを並列に接続したものであることとしてもよい。
【００１４】
上記構成によれば、第１のキャパシタと第２のキャパシタとで容量が異なるので、第１の電圧信号の寄与率と第２の電圧信号の寄与率とを異ならせることができる。
また、前記信号合成部は、前記第１の電圧信号の重み付けと前記第２の電圧信号の重み付けを任意に切り替え可能なこととしてもよい。
【００１５】
上記構成によれば、第１の電圧信号の寄与率と第２の電圧信号の寄与率とを動的に変更することができる。したがって、例えば、撮影条件に応じて高輝度域のコントラストを高めたり、低輝度域のコントラストを高めたりすることができる。
【００１６】
また、前記信号合成部は、第１のキャパシタと、前記第１のキャパシタよりも小さな容量の第２のキャパシタとを含んでおり、第１のモードでは前記第１の電圧信号を第１のキャパシタに保持し、前記第２の電圧信号を前記第２のキャパシタに保持し、前記第１の電圧信号が保持されている第１のキャパシタと前記第２の電圧信号が保持されている第２のキャパシタとを並列に接続し、第２のモードでは前記第１の電圧信号を前記第２のキャパシタに保持し、前記第２の電圧信号を前記第１のキャパシタに保持し、前記第２の電圧信号が保持されている第１のキャパシタと前記第１の電圧信号が保持されている第２のキャパシタとを並列に接続することとしてもよい。
【００１７】
上記構成によれば、第１及び第２の電圧信号を保持させるキャパシタを入れ替えるだけで、第１の電圧信号の寄与率と第２の電圧信号の寄与率とを動的に変更することができる。
【００１８】
また、前記信号合成部は、同一容量の複数のキャパシタを含んでおり、第１のモードでは前記第１の電圧信号を前記複数のキャパシタのうちの第１の個数のキャパシタに保持し、前記第２の電圧信号を前記複数のキャパシタのうちの前記第１の個数よりも少ない第２の個数のキャパシタに保持し、前記第１の電圧信号が保持されている第１の個数のキャパシタと前記第２の電圧信号が保持されている第２の個数のキャパシタとを並列に接続し、第２のモードでは前記第１の電圧信号を前記複数のキャパシタのうちの第３の個数のキャパシタに保持し、前記第２の電圧信号を前記複数のキャパシタのうちの前記第３の個数よりも多い第４の個数のキャパシタに保持し、前記第１の電圧信号が保持されている第３の個数のキャパシタと前記第２の電圧信号が保持されている第４の個数のキャパシタとを並列に接続することとしてもよい。
【００１９】
上記構成によれば、第１及び第２の電圧信号を保持させるキャパシタの個数を異ならせるだけで、第１の電圧信号の寄与率と第２の電圧信号の寄与率とを動的に変更することができる。
【００２０】
また、前記信号合成部は、信号保持用のキャパシタと信号合成用のキャパシタとを含んでおり、前記第１の電圧信号を前記信号保持用のキャパシタに保持し、第１の充電期間に前記信号保持用のキャパシタに保持された第１の電圧信号に応じた第１の電流により前記信号合成用のキャパシタを充電し、前記第１の充電期間の経過後に前記第２の電圧信号を前記信号保持用のキャパシタに保持し、前記第１の充電期間と同じ長さの第２の充電期間に前記第２の電圧信号に応じた第２の電流により前記信号合成用のキャパシタをさらに充電することとしてもよい。
【００２１】
上記構成によれば、第１の電圧信号及び第２の電圧信号を信号合成用のキャパシタを用いて逐次合成するため、第１及び第２の電圧信号を保持するための信号保持用のキャパシタをひとつ設けるだけでよく、その結果、画素の小型化を図ることができる。また、第１の充電時間と第２の充電時間とが同じなので、第１の電圧信号の寄与率と第２の電圧信号の寄与率とを同じにすることができる。
【００２２】
また、前記信号合成部は、信号保持用のキャパシタと信号合成用のキャパシタとを含んでおり、前記第１の電圧信号を前記信号保持用のキャパシタに保持し、第１の充電期間に前記信号保持用のキャパシタに保持された第１の電圧信号に応じた第１の電流により前記信号合成用のキャパシタを充電し、前記第１の充電期間の経過後に前記第２の電圧信号を前記信号保持用のキャパシタに保持し、前記第１の充電期間と異なる長さの第２の充電期間に前記第２の電圧信号に応じた第２の電流により前記信号合成用のキャパシタをさらに充電することとしてもよい。
【００２３】
上記構成によれば、第１の電圧信号及び第２の電圧信号を信号合成用のキャパシタを用いて逐次合成するため、第１及び第２の電圧信号を保持するための信号保持用のキャパシタをひとつ設けるだけでよく、その結果、画素の小型化を図ることができる。また、第１の充電時間と第２の充電時間とが異なるので、第１の電圧信号の寄与率と第２の電圧信号の寄与率とを異ならせることができる。
【００２４】
また、前記信号合成部は、信号保持用のキャパシタと信号合成用のキャパシタとを含んでおり、前記第１の電圧信号を前記信号保持用のキャパシタに保持し、前記信号合成用のキャパシタと前記第１の電圧信号が保持されている信号保持用のキャパシタとを並列に接続してから切り離し、その後、前記第２の電圧信号を前記信号保持用のキャパシタに保持し、前記第１の電圧信号に基づく電圧信号が保持されている信号合成用のキャパシタと前記第２の電圧信号が保持されている信号保持用のキャパシタとを並列に接続することとしてもよい。
【００２５】
上記構成によれば、第１の電圧信号及び第２の電圧信号を信号合成用のキャパシタを用いて逐次合成するため、第１及び第２の電圧信号を保持するための信号保持用のキャパシタをひとつ設けるだけでよく、その結果、画素の小型化を図ることができる。
【００２６】
また、前記信号合成部は、第１のキャパシタと第２のキャパシタとを含んでおり、前記第１の電圧信号を前記第１のキャパシタに保持し、前記第２の電圧信号を前記第２のキャパシタに保持し、前記第１の電圧信号が保持されている第１のキャパシタと前記第２の電圧信号が保持されている第２のキャパシタとを直列に接続することとしてもよい。
【００２７】
上記構成によれば、第１の電圧信号の寄与率と第２の電圧信号の寄与率とを同じにしつつ、合成後の電圧信号の信号レベルを高めることができる。
【発明を実施するための最良の形態】
【００２８】
本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係るＭＯＳ型固体撮像装置１００の構成を示す機能ブロック図である。
【００２９】
図１に示すように、本実施の形態に係るＭＯＳ型固体撮像装置１００では、マトリクス状に（Ｌ×Ｍ）の撮像画素９０（１１）〜９０（ＬＭ）が設けられている。各撮像画素はＭＯＳトランジスタ９１（１１）〜９１（ＬＭ）を介して共通垂直信号線９２（１）〜９２（Ｌ）にそれぞれ接続されている。
【００３０】
共通垂直信号線９２（１）〜９２（Ｌ）は、それぞれノイズキャンセル回路９３（１）〜９３（Ｌ）及びＭＯＳトランジスタ９４（１）〜９４（Ｌ）を介して共通信号線９５に接続されている。
【００３１】
また、ＭＯＳ型固体撮像装置１００においては、マトリクス状に配された（Ｌ×Ｍ）の撮像画素９０（１１）〜９０（ＬＭ）の周辺部分に垂直走査回路９６および水平走査回路９８が設けられている。この内、垂直走査回路９６からは、Ｘ軸方向に延伸する信号出力線９７（１）〜９７（Ｍ）が延出されている。信号出力線９７（１）〜９７（Ｍ）は、ＭＯＳトランジスタ９１（１１）〜９１（ＬＭ）のゲートに接続されている。
【００３２】
一方、水平走査回路９８からは、Ｙ軸方向に延伸する信号出力線９９（１）〜９９（Ｌ）が延出されている。信号出力線９９（１）〜９９（Ｌ）は、ＭＯＳトランジスタ９４（１）〜９４（Ｌ）のゲートに接続されている。
【００３３】
図２は、本発明の実施の形態１に係る撮像画素９０の構成を示す図である。
撮像画素９０は、フォトダイオード１、信号生成部及び信号合成部を備えている。
信号生成部は、ＭＯＳトランジスタ２、４、６、７及びフローティングディフュージョンＦを含む。ＭＯＳトランジスタ２は、フォトダイオード１とフローティングディフュージョンＦとを結ぶ経路に挿設されている。ＭＯＳトランジスタ４は、フローティングディフュージョンＦと基準電圧電源とを結ぶ経路に挿設されている。ＭＯＳトランジスタ６、７は、ソースフォロワを構成している。ＭＯＳトランジスタ６のゲートにはフローティングディフュージョンＦの電圧ＶＦが供給され、ＭＯＳトランジスタ６のドレインには電源電圧ＶＤＤが供給されている。ＭＯＳトランジスタ７のゲートにはバイアス電圧が供給されており、ＭＯＳトランジスタ７のソースにはグラウンド電圧が供給されている。ＭＯＳトランジスタ６、７により構成されるソースフォロワは、フローティングディフュージョンＦの電圧ＶＦにゲインを乗じて得られる電圧信号を出力する。
【００３４】
信号合成部は、ＭＯＳトランジスタ９、１１、１３、１４及びメモリＭ１〜Ｍｎ、信号合成用のキャパシタＣ０を含む。ＭＯＳトランジスタ９は、ＭＯＳトランジスタ７のドレインとＭ点とを結ぶ経路に挿設されている。ＭＯＳトランジスタ１１は、Ｍ点と基準電圧電源とを結ぶ経路に挿設されている。ＭＯＳトランジスタ１３、１４は、ソースフォロワを構成している。ＭＯＳトランジスタ１３のドレインには電源電圧ＶＤＤが供給され、ＭＯＳトランジスタ１３のゲートにはＭ点の電圧ＶＭが供給される。ＭＯＳトランジスタ１４のゲートにはバイアス電圧が供給されており、ＭＯＳトランジスタ１４のソースにはグラウンド電圧が供給されている。ＭＯＳトランジスタ１３、１４により構成されるソースフォロワは、Ｍ点の電圧ＶＭにゲインを乗じて得られる電圧Ｖ１６を出力する。メモリＭ１は、キャパシタ１９（１）とＭＯＳトランジスタ１７（１）とを含む。ＭＯＳトランジスタ１７（１）は、キャパシタ１９（１）とＭ点とを結ぶ経路に挿設されている。メモリＭ２〜Ｍｎは、メモリＭ１と同様の構成を有しており、キャパシタ１９（１）〜１９（ｎ）の容量は同一である。信号合成用のキャパシタＣ０は、浮遊容量である。
【００３５】
図３は、本発明の実施の形態１に係る撮像画素９０を駆動するための駆動信号及び、当該駆動信号により撮像画素９０を駆動したときに撮像画素９０の各部に現れる電圧信号を示すタイミング図である。
【００３６】
図３において期間Ａは読出時の電圧信号をメモリに保持させる期間、期間Ｂはメモリに保持させた読出時の電圧信号を出力する期間、期間Ｃはリセット時の電圧信号をメモリに保持させる期間、期間Ｄはメモリに保持させたリセット時の電圧信号を出力する期間である。
【００３７】
駆動信号Ｓ１０はＭＯＳトランジスタ９のゲート１０に供給される信号、駆動信号Ｓ１２はＭＯＳトランジスタ１１のゲート１２に供給される信号、駆動信号Ｓ５はＭＯＳトランジスタ４のゲート５に供給される信号、駆動信号Ｓ３はＭＯＳトランジスタ２のゲート３に供給される信号、駆動信号Ｓ１８（１）はＭＯＳトランジスタ１７（１）のゲート１８（１）に供給される信号、駆動信号Ｓ１８（２）はＭＯＳトランジスタ１７（２）のゲート１８（２）に供給される信号、駆動信号Ｓ１８（３）はＭＯＳトランジスタ１７（３）のゲート１８（３）に供給される信号である。
【００３８】
電圧信号ＶＦはフローティングディフュージョンＦに現れる信号、電圧信号Ｖ１９（１）はキャパシタ１９（１）に現れる信号、電圧信号Ｖ１９（２）はキャパシタ１９（２）に現れる信号、電圧信号Ｖ１９（３）はキャパシタ１９（３）に現れる信号、電圧信号ＶＭはＭ点に現れる信号、電圧信号Ｖ１６はＭＯＳトランジスタ１３、１４により構成されるソースフォロワの出力ノードに現れる信号である。
【００３９】
時刻ｔ２でＭＯＳトランジスタ２はオフ状態のまま、ＭＯＳトランジスタ４が所定期間だけオン状態になる。これによりフローティングディフュージョンＦの電圧ＶＦは基準レベルＶＲになる。
【００４０】
時刻ｔ３から時刻ｔ４まで、ＭＯＳトランジスタ４はオフ状態のまま、ＭＯＳトランジスタ２がオン状態になる。そうすると露光期間Ｔ１にフォトダイオード１で生成された電荷がフローティングディフュージョンＦに転送される。これによりフローティングディフュージョンＦの電圧ＶＦは、基準レベルＶＲから露光期間Ｔ１に生成された電荷量に応じた分だけ低下し、読出レベルＶＦ１になる。このとき、ＭＯＳトランジスタ１１、１７（２）、１７（３）はオフ状態、ＭＯＳトランジスタ９、１７（１）はオン状態である。そのためＭ点の電圧ＶＭは、読出レベルＶＦ１にソースフォロワのゲインを乗じて得られるレベルＶＭ１になり、キャパシタ１９（１）の電圧Ｖ１９（１）は、レベルＶＭ１と略同じレベルＶ１９（１）１になる。時刻ｔ４を過ぎてＭＯＳトランジスタ１７（１）がオフ状態になれば、キャパシタ１９（１）にレベルＶ１９（１）１が保持される。
【００４１】
次に時刻ｔ５でＭＯＳトランジスタ２はオフ状態のまま、ＭＯＳトランジスタ４が所定期間だけオン状態になる。これによりフローティングディフュージョンＦの電圧ＶＦは基準レベルＶＲになる。
【００４２】
時刻ｔ６から時刻ｔ７まで、ＭＯＳトランジスタ４はオフ状態のまま、ＭＯＳトランジスタ２がオン状態になる。そうすると露光期間Ｔ２にフォトダイオード１で生成された電荷がフローティングディフュージョンＦに転送される。これによりフローティングディフュージョンＦの電圧ＶＦは、基準レベルＶＲから露光期間Ｔ２に生成された電荷量に応じた分だけ低下し、読出レベルＶＦ２になる。このとき、ＭＯＳトランジスタ１１、１７（１）、１７（３）はオフ状態、ＭＯＳトランジスタ９、１７（２）はオン状態である。そのためＭ点の電圧ＶＭは、読出レベルＶＦ２にソースフォロワのゲインを乗じて得られるレベルＶＭ２になり、キャパシタ１９（２）の電圧Ｖ１９（２）は、レベルＶＭ２と略同じレベルＶ１９（２）１になる。時刻ｔ７を過ぎてＭＯＳトランジスタ１７（２）がオフ状態になれば、キャパシタ１９（２）にレベルＶ１９（２）１が保持される。
【００４３】
次に時刻ｔ８でＭＯＳトランジスタ２はオフ状態のまま、ＭＯＳトランジスタ４が所定期間だけオン状態になる。これによりフローティングディフュージョンＦの電圧ＶＦは基準レベルＶＲになる。
【００４４】
時刻ｔ９から時刻ｔ１０まで、ＭＯＳトランジスタ４はオフ状態のまま、ＭＯＳトランジスタ２がオン状態になる。そうすると露光期間Ｔ３にフォトダイオード１で生成された電荷がフローティングディフュージョンＦに転送される。これによりフローティングディフュージョンＦの電圧ＶＦは、基準レベルＶＲから露光期間Ｔ３に生成された電荷量に応じた分だけ低下し、読出レベルＶＦ３になる。このとき、ＭＯＳトランジスタ１１、１７（１）、１７（２）はオフ状態、ＭＯＳトランジスタ９、１７（３）はオン状態である。そのためＭ点の電圧ＶＭは、読出レベルＶＦ３にソースフォロワのゲインを乗じて得られるレベルＶＭ３になり、キャパシタ１９（３）の電圧Ｖ１９（３）は、レベルＶＭ２と略同じレベルＶ１９（３）１になる。時刻ｔ１０を過ぎてＭＯＳトランジスタ１７（３）がオフ状態になれば、キャパシタ１９（３）にレベルＶ１９（３）１が保持される。
【００４５】
次に時刻ｔ１２でＭＯＳトランジスタ９はオフ状態のまま、ＭＯＳトランジスタ１１が所定期間だけオン状態になる。これによりＭ点の電圧ＶＭは基準レベルＶＢになる。
時刻ｔ１３から時刻ｔ１４まで、ＭＯＳトランジスタ９、１１はオフ状態のまま、ＭＯＳトランジスタ１７（１）、１７（２）、１７（３）がオン状態になる。このときキャパシタ１９（１）、１９（２）、１９（３）、Ｃ０が並列に接続されることになる。この結果、Ｍ点の電圧ＶＭは、レベルＶ１９（１）１、Ｖ１９（２）１、Ｖ１９（３）１、ＶＢの平均電圧ＶＭ４になる。
【００４６】
次に時刻ｔ１６から時刻ｔ１７まで、ＭＯＳトランジスタ２はオフ状態のまま、ＭＯＳトランジスタ４がオン状態になる。そのためフローティングディフュージョンＦの電圧ＶＦは基準レベルＶＲになる。またこのとき、ＭＯＳトランジスタ１１はオフ状態であり、ＭＯＳトランジスタ９、１７（１）、１７（２）、１７（３）がオン状態である。そのためＭ点の電圧ＶＭは、基準レベルＶＲにソースフォロワのゲインを乗じて得られるレベルＶＭ５になり、キャパシタ１９（１）の電圧Ｖ１９（１）、キャパシタ１９（２）の電圧Ｖ１９（２）、キャパシタ１９の電圧Ｖ１９（３）は、いずれもレベルＶＭ５と略同じレベルＶ１９（１）３、Ｖ１９（２）３、Ｖ１９（３）３になる。時刻ｔ１７を過ぎてＭＯＳトランジスタ１７（１）、１７（２）、１７（３）がオフ状態になれば、キャパシタ１９（１）、１９（２）、１９（３）にそれぞれレベルＶ１９（１）３、Ｖ１９（２）３、Ｖ１９（３）３が保持される。
【００４７】
次に時刻ｔ１９でＭＯＳトランジスタ９はオフ状態のまま、ＭＯＳトランジスタ１１が所定期間だけオン状態になる。これによりＭ点の電圧ＶＭは基準レベルＶＢになる。
時刻ｔ２０から時刻ｔ２１まで、ＭＯＳトランジスタ９、１１はオフ状態のまま、ＭＯＳトランジスタ１７（１）、１７（２）、１７（３）がオン状態になる。このときキャパシタ１９（１）、１９（２）、１９（３）、Ｃ０が並列に接続されることになる。この結果、Ｍ点の電圧ＶＭは、レベルＶ１９（１）３、Ｖ１９（２）３、Ｖ１９（３）３、ＶＢの平均電圧ＶＭ６になる。
【００４８】
ＭＯＳトランジスタ１３、１４により構成されるソースフォロワは、Ｍ点の電圧ＶＭにゲインを乗じて得られる電圧Ｖ１６を出力する。電圧Ｖ１６は、時刻ｔ１６及び時刻ｔ２１にノイズキャンセル回路９３によりサンプリングされる。ノイズキャンセル回路９３は、時刻ｔ１６におけるレベルＶ１６１と時刻ｔ２１におけるレベルＶ１６２との差分を画素信号として得る。
【００４９】
図４は、本発明の実施の形態１に係る撮像画素９０の蓄積電荷と露光時間との関係を示す図である。
撮像画素９０の蓄積電荷の上限ｄは、フォトダイオード１あるいはフローティングディフュージョンＦの容量により定まる。直線ａの傾きは、露光期間Ｔ１で電荷が飽和しない光強度の上限を示す。同様に、直線ｂ、ｃの傾きは、露光期間Ｔ２、Ｔ３で電荷が飽和しない光強度の上限を示す。このように、露光期間が短いほど、光強度が強くても電荷が飽和しにくくなる。
【００５０】
図５は、本発明の実施の形態１に係る撮像画素９０の信号レベル（合成前）と光強度との関係を示す図である。
撮像画素９０の信号レベルの上限ｈは、蓄積電荷の上限ｄに対応して定まる。直線ｅは、露光期間Ｔ１の場合の光強度に対する信号レベルを示す。同様に、直線ｆ、ｇは、露光期間Ｔ２、Ｔ３の場合の光強度に対する信号レベルを示す。このように、露光期間が短いほど、光強度が強くても信号レベルが飽和しにくくなる。
【００５１】
図６は、本発明の実施の形態１に係る撮像画素９０の信号レベル（合成後）と光強度との関係を示す図である。
曲線ｉは、露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルを合成した場合の光強度に対する信号レベルを示す。このように、露光期間が異なる信号レベルを合成することにより、光強度が弱くてもある程度の信号レベルを確保しつつ光強度が強くても信号レベルの飽和を防止することができる。これはダイナミックレンジが広くなることを意味する。なお実施の形態１では、キャパシタ１９（１）〜１９（ｎ）の容量は同一である。そのため、合成後の信号レベルにおける露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルの寄与率はいずれも等しくなる。
【００５２】
本発明の実施の形態１に係る構成では、露光期間Ｔ１、Ｔ２、Ｔ３の各画素信号は、ソースフォロアから出力されて各キャパシタ１９に保持される。このため、各キャパシタ１９間に容量のばらつきが存在したとしても、保持された画素信号の電圧レベルにはばらつきが生じない。すなわちキャパシタ間の容量のばらつきに起因する固定パターンノイズの発生を防止することができる。したがってダイナミックレンジを広げる効果に加えて、画像ザラつきが抑制された良質な画像の取得という優れた効果が得られる。
（実施の形態２）
実施の形態２では、AMI(Amplified MOS Imager)型の固体撮像装置について説明する。
【００５３】
図７は、本発明の実施の形態２に係る撮像画素９０の構成を示す図である。
撮像画素９０は、フォトダイオード１、信号生成部及び信号合成部を備えている。信号合成部の構成は、実施の形態１と同様であるので説明を省略する。
【００５４】
信号生成部は、ＭＯＳトランジスタ４、６、７を含む。ＭＯＳトランジスタ４は、フォトダイオード１と基準電圧電源とを結ぶ経路に挿設されている。ＭＯＳトランジスタ６、７は、ソースフォロワを構成している。ＭＯＳトランジスタ６のゲートにはフォトダイオード１の電圧Ｖ１が供給され、ＭＯＳトランジスタ６のドレインには電源電圧ＶＤＤが供給されている。ＭＯＳトランジスタ７のゲートにはバイアス電圧が供給されており、ＭＯＳトランジスタ７のソースにはグラウンド電圧が供給されている。ＭＯＳトランジスタ６、７により構成されるソースフォロワは、フォトダイオード１の電圧Ｖ１に応じた電圧信号を出力する。
【００５５】
図８は、本発明の実施の形態２に係る撮像画素９０を駆動するための駆動信号及び、当該駆動信号により撮像画素９０を駆動したときに撮像画素９０の各部に現れる電圧信号を示すタイミング図である。
【００５６】
図８において期間Ａは読出時の電圧信号をメモリに保持させる期間、期間Ｂはメモリに保持された読出時の電圧信号を出力する期間、期間Ｃはリセット時の電圧信号をメモリに保持させる期間、期間Ｄはメモリに保持されたリセット時の電圧信号を出力する期間である。
【００５７】
駆動信号Ｓ１０はＭＯＳトランジスタ９のゲート１０に供給される信号、駆動信号Ｓ１２はＭＯＳトランジスタ１１のゲート１２に供給される信号、駆動信号Ｓ５はＭＯＳトランジスタ４のゲート５に供給される信号、駆動信号Ｓ１８（１）はＭＯＳトランジスタ１７（１）のゲート１８（１）に供給される信号、駆動信号Ｓ１８（２）はＭＯＳトランジスタ１７（２）のゲート１８（２）に供給される信号、駆動信号Ｓ１８（３）はＭＯＳトランジスタ１７（３）のゲート１８（３）に供給される信号である。
【００５８】
電圧信号Ｖ１はフォトダイオード１に現れる信号、電圧信号Ｖ１９（１）はキャパシタ１９（１）に現れる信号、電圧信号Ｖ１９（２）はキャパシタ１９（２）に現れる信号、電圧信号Ｖ１９（３）はキャパシタ１９（３）に現れる信号、電圧信号ＶＭはＭ点に現れる信号、電圧信号Ｖ１６はＭＯＳトランジスタ１３、１４により構成されるソースフォロワの出力ノードに現れる信号である。
【００５９】
時刻ｔ２でＭＯＳトランジスタ４が所定期間だけオン状態になる。これによりフォトダイオード１の電圧Ｖ１は基準レベルＶＲになる。
時刻ｔ３から時刻ｔ４まで、ＭＯＳトランジスタ１１はオフ状態のまま、ＭＯＳトランジスタ９、１７（１）がオン状態になる。フォトダイオード１の電圧Ｖ１は、基準レベルＶＲから露光期間Ｔ１に生成された電荷量に応じた分だけ低下し、読出レベルＶ１１になる。このときＭ点の電圧ＶＭは、読出レベルＶ１１にソースフォロワのゲインを乗じて得られるレベルＶＭ１になり、キャパシタ１９（１）の電圧Ｖ１９（１）は、レベルＶＭ１と略同じレベルＶ１９（１）１になる。時刻ｔ４を過ぎてＭＯＳトランジスタ１７（１）がオフ状態になれば、キャパシタ１９（１）にレベルＶ１９（１）１が保持される。
【００６０】
次に時刻ｔ５から時刻ｔ６まで、ＭＯＳトランジスタ１１はオフ状態のまま、ＭＯＳトランジスタ９、１７（２）がオン状態になる。フォトダイオード１の電圧Ｖ１は、基準レベルＶＲから露光期間Ｔ２に生成された電荷量に応じた分だけ低下し、読出レベルＶ１２になる。このときＭ点の電圧ＶＭは、読出レベルＶ１２にソースフォロワのゲインを乗じて得られるレベルＶＭ２になり、キャパシタ１９（２）の電圧Ｖ１９（２）は、レベルＶＭ２と略同じレベルＶ１９（２）１になる。時刻ｔ６を過ぎてＭＯＳトランジスタ１７（２）がオフ状態になれば、キャパシタ１９（２）にレベルＶ１９（２）１が保持される。
【００６１】
次に時刻ｔ７から時刻ｔ８まで、ＭＯＳトランジスタ１１はオフ状態のまま、ＭＯＳトランジスタ９、１７（３）がオン状態になる。フォトダイオード１の電圧Ｖ１は、基準レベルＶＲから露光期間Ｔ３に生成された電荷量に応じた分だけ低下し、読出レベルＶ１３になる。このときＭ点の電圧ＶＭは、読出レベルＶ１３にソースフォロワのゲインを乗じて得られるレベルＶＭ３になり、キャパシタ１９（３）の電圧Ｖ１９（３）は、レベルＶＭ３と略同じレベルＶ１９（３）１になる。時刻ｔ８を過ぎてＭＯＳトランジスタ１７（３）がオフ状態になれば、キャパシタ１９（３）にレベルＶ１９（３）１が保持される。
【００６２】
次に時刻ｔ１０でＭＯＳトランジスタ９はオフ状態のまま、ＭＯＳトランジスタ１１が所定期間だけオン状態になる。これによりＭ点の電圧ＶＭは基準レベルＶＢになる。
時刻ｔ１１から時刻ｔ１２まで、ＭＯＳトランジスタ９、１１はオフ状態のまま、ＭＯＳトランジスタ１７（１）、１７（２）、１７（３）がオン状態になる。このときキャパシタ１９（１）、１９（２）、１９（３）、Ｃ０が並列に接続されることになる。この結果、Ｍ点の電圧ＶＭは、レベルＶ１９（１）１、Ｖ１９（２）１、Ｖ１９（３）１、ＶＢの平均電圧ＶＭ４になる。
【００６３】
次に時刻ｔ１４から時刻ｔ１５まで、ＭＯＳトランジスタ１１がオン状態のまま、ＭＯＳトランジスタ４、９がオン状態になる。そのためフォトダイオード１の電圧Ｖ１は基準レベルＶＲになる。さらにＭ点の電圧ＶＭは基準レベルＶＲにソースフォロワのゲインを乗じて得られるレベルＶＭ５になり、キャパシタ１９（１）の電圧Ｖ１９（１）、キャパシタ１９（２）の電圧Ｖ１９（２）、キャパシタ１９の電圧Ｖ１９（３）は、いずれもレベルＶＭ５と略同じレベルＶ１９（１）３、Ｖ１９（２）３、Ｖ１９（３）３になる。時刻ｔ１５を過ぎてＭＯＳトランジスタ１７（１）、１７（２）、１７（３）がオフ状態になれば、キャパシタ１９（１）、１９（２）、１９（３）にそれぞれレベルＶ１９（１）３、Ｖ１９（２）３、Ｖ１９（３）３が保持される。
【００６４】
次に時刻ｔ１７でＭＯＳトランジスタ９はオフ状態のまま、ＭＯＳトランジスタ１１が所定期間だけオン状態になる。これによりＭ点の電圧ＶＭは基準レベルＶＢになる。
時刻ｔ１８から時刻ｔ１９まで、ＭＯＳトランジスタ９、１１はオフ状態のまま、ＭＯＳトランジスタ１７（１）、１７（２）、１７（３）がオン状態になる。このときキャパシタ１９（１）、１９（２）、１９（３）、Ｃ０が並列に接続されることになる。この結果、Ｍ点の電圧ＶＭは、レベルＶ１９（１）３、Ｖ１９（２）３、Ｖ１９（３）３、ＶＢの平均電圧ＶＭ６になる。
【００６５】
ノイズキャンセル回路９３は、時刻ｔ１２におけるレベルＶ１６１と時刻ｔ１９におけるレベルＶ１６２との差分を画素信号として得る。
図９は、本発明の実施の形態２に係る撮像画素９０の蓄積電荷と露光時間との関係を示す図である。
【００６６】
撮像画素９０の蓄積電荷の上限ｄは、フォトダイオード１の容量により定まる。直線ａの傾きは、露光期間Ｔ３で電荷が飽和しない光強度の上限を示す。同様に、直線ｂ、ｃの傾きは、露光期間Ｔ２、Ｔ１で電荷が飽和しない光強度の上限を示す。実施の形態１では露光期間の長さがＴ１、Ｔ２、Ｔ３の順に短くなるが、実施の形態２では露光期間の長さがＴ１、Ｔ２、Ｔ３の順に長くなる。そのため、直線ａ、ｂ、ｃと露光期間Ｔ１、Ｔ２、Ｔ３との対応関係が実施の形態２と実施の形態１とで異なる。しかしながら、露光期間が短いほど、光強度が強くても電荷が飽和しにくくなることについては、どちらの実施の形態でも同様である。
（実施の形態３）
実施の形態３では、メモリＭ１に含まれるキャパシタ１９（１）の容量と、メモリＭ２〜Ｍｎに含まれるキャパシタ１９（２）〜１９（ｎ）の容量とが異なる。
これ以外の点については実施の形態１と同様なので説明を省略する。
【００６７】
図１０は、本発明の実施の形態３に係る撮像画素９０の構成を示す図である。
メモリＭ１に含まれるキャパシタ１９（１）の容量は２ｐＦであり、メモリＭ２〜Ｍｎに含まれるキャパシタ１９（２）〜１９（ｎ）の容量はいずれも１ｐＦである。このように、キャパシタ１９（１）の容量をキャパシタ１９（２）〜１９（ｎ）の容量よりも大きくすることで、露光期間Ｔ１、Ｔ２、Ｔ３にそれぞれ対応する電圧信号を合成したときに、露光期間Ｔ１に対応する電圧信号の寄与率を露光期間Ｔ２、Ｔ３にそれぞれ対応する電圧信号の寄与率よりも大きくすることができる。
【００６８】
図１１は、本発明の実施の形態３に係る撮像画素９０の信号レベル（合成後）と光強度との関係を示す図である。
曲線ｊは、露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルを合成した場合の光強度に対する信号レベルを示す。実施の形態３では、キャパシタ１９（１）、１９（２）、１９（３）の容量比は２：１：１である。そのため、合成後の信号レベルにおける露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルの寄与率も２：１：１となる。このようにすることで、光強度が弱い領域（低輝度域）のコントラストを高めることができる。
【００６９】
なお、キャパシタ１９（１）、１９（２）、１９（３）の容量比を１：２：１とすることにより、合成後の信号レベルにおける露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルの寄与率を１：２：１とすることができる（図１２参照）。このようにすることで、中輝度域のコントラストを高めることができる。また、キャパシタ１９（１）、１９（２）、１９（３）の容量比を１：１：２とすることにより、合成後の信号レベルにおける露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルの寄与率を１：１：２とすることができる（図１３参照）。このようにすることで、高輝度域のコントラストを高めることができる。
（実施の形態４）
実施の形態４では、露光期間Ｔ１に対応する電圧信号を保持させるキャパシタの個数と、露光期間Ｔ２、Ｔ３に対応する電圧信号を保持させるキャパシタの個数とが異なる。これ以外の点については実施の形態１と同様なので説明を省略する。
【００７０】
図１４は、本発明の実施の形態４に係る撮像画素９０を駆動するための駆動信号及び、当該駆動信号により撮像画素９０を駆動したときに撮像画素９０の各部に現れる電圧信号を示すタイミング図である。
【００７１】
駆動信号Ｓ１８（１）はＭＯＳトランジスタ１７（１）のゲート１８（１）に供給される信号、駆動信号Ｓ１８（２）はＭＯＳトランジスタ１７（２）のゲート１８（２）に供給される信号、駆動信号Ｓ１８（３）はＭＯＳトランジスタ１７（３）のゲート１８（３）に供給される信号、駆動信号Ｓ１８（４）はＭＯＳトランジスタ１７（４）のゲート１８（４）に供給される信号である。
【００７２】
電圧信号Ｖ１９（１）はキャパシタ１９（１）に現れる信号、電圧信号Ｖ１９（２）はキャパシタ１９（２）に現れる信号、電圧信号Ｖ１９（３）はキャパシタ１９（３）に現れる信号、電圧信号Ｖ１９（４）はキャパシタ１９（４）に現れる信号である。
【００７３】
実施の形態４では、露光期間Ｔ１の信号レベルはキャパシタ１９（１）及び１９（２）に保持され、露光期間Ｔ２の信号レベルはキャパシタ１９（３）に保持され、露光期間Ｔ３の信号レベルはキャパシタ１９（４）に保持される。このように露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルを保持させるキャパシタの個数を２：１：１とすることにより、合成後の信号レベルにおける露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルの寄与率を２：１：１とすることができる（図１１参照）。
【００７４】
なお、露光期間Ｔ１、Ｔ２、Ｔ３に対応するキャパシタの個数を１：２：１とすることにより、合成後の信号レベルにおける露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルの寄与率を１：２：１とすることができる（図１２参照）。また、露光期間Ｔ１、Ｔ２、Ｔ３に対応するキャパシタの個数を１：１：２とすることにより、合成後の信号レベルにおける露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルの寄与率を１：１：２とすることができる（図１３参照）。
【００７５】
なお固体撮像装置の用途によっては、例えば、高輝度撮影モードでは高輝度域のコントラストを高め、低輝度撮影モードでは低輝度域のコントラストを高めるというように、撮像条件に応じてコントラストを高める輝度域を動的に変更したい場合がある。このような場合、高輝度撮影モードのときに露光期間Ｔ１、Ｔ２、Ｔ３に対応するキャパシタの個数が２：１：１となるように駆動信号Ｓ１８（１）〜Ｓ１８（４）を供給し、低輝度撮影モードのときに露光期間Ｔ１、Ｔ２、Ｔ３に対応するキャパシタの個数が１：１：２となるように駆動信号Ｓ１８（１）〜Ｓ１８（４）を供給することとしてもよい。以下に、撮像条件に応じてコントラストを高める輝度域を動的に変更するための構成を示す。
【００７６】
図１５は、本発明の実施の形態４に係るカメラの構成を示す図である。
カメラは、撮像チップ１０２、信号処理チップ１０３及び光学系１０５を備える。撮像チップ１０２には、ＭＯＳ型固体撮像装置１００及びタイミング生成部１０１が搭載されている。信号処理チップ１０３には、モード選択部１０４が搭載されている。タイミング生成部１０１は、モード選択部１０４により選択されたモードに応じた駆動信号を生成する。生成された駆動信号はＭＯＳ型固体撮像装置１００に供給される。このような構成により、撮像条件に応じてコントラストを高める輝度域を動的に変更することができる。
（実施の形態５）
実施の形態５では、露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルを逐次合成するＭＯＳ型固体撮像装置について説明する。
【００７７】
図１６は、本発明の実施の形態５に係る撮像画素９０の構成を示す図である。
実施の形態５では信号合成部の構成が実施の形態１と異なる。これ以外の構成については実施の形態１と同様なので説明を省略する。
【００７８】
信号合成部は、ＭＯＳトランジスタ１３、１４、２１、２３、２５、２７、３０、キャパシタ２９、３２、３３を含む。ＭＯＳトランジスタ２５のゲート２６にはバイアス電圧が供給され、ＭＯＳトランジスタ２５のドレインには電源電圧ＶＤＤが供給される。ＭＯＳトランジスタ２７、３０のドレインは、いずれもＭＯＳトランジスタ２５のソースに接続され、ＭＯＳトランジスタ２７のソースはグラウンドに接続され、ＭＯＳトランジスタ３０のソースはキャパシタ３３に接続されている。ＭＯＳトランジスタ２５、２７、３０により差動増幅回路が構成される。ＭＯＳトランジスタ２１は、ＭＯＳトランジスタ６、７により構成されるソースフォロワの出力ノードとＭＯＳトランジスタ２７のゲート２８とを結ぶ経路に挿設されている。ＭＯＳトランジスタ２３は、ＭＯＳトランジスタ６、７により構成されるソースフォロワの出力ノードとＭＯＳトランジスタ３０のゲート３１とを結ぶ経路に挿設されている。キャパシタ３３はＭＯＳトランジスタ３０のソースとグラウンドとを結ぶ経路に挿設されている。ＭＯＳトランジスタ１３、１４は、ソースフォロワを構成している。ＭＯＳトランジスタ１３のドレインには電源電圧ＶＤＤが供給され、ＭＯＳトランジスタ１３のゲートにはキャパシタ３３の電圧Ｖ３３が供給される。ＭＯＳトランジスタ１４のゲートにはバイアス電圧が供給されており、ＭＯＳトランジスタ１４のソースにはグラウンド電圧が供給されている。ＭＯＳトランジスタ１３、１４により構成されるソースフォロワは、キャパシタ３３の電圧Ｖ３３にゲインを乗じて得られる電圧Ｖ１６を出力する。キャパシタ２９、３２は、いずれも浮遊容量である。
【００７９】
図１７は、本発明の実施の形態５に係る撮像画素９０を駆動するための駆動信号及び、当該駆動信号により撮像画素９０を駆動したときに撮像画素９０の各部に現れる電圧信号を示すタイミング図である。
【００８０】
駆動信号Ｓ５はＭＯＳトランジスタ４のゲート５に供給される信号、駆動信号Ｓ２４はＭＯＳトランジスタ２３のゲート２４に供給される信号、駆動信号Ｓ３はＭＯＳトランジスタ２のゲート３に供給される信号、駆動信号Ｓ２２はＭＯＳトランジスタ２１のゲート２２に供給される信号、駆動信号Ｓ２６はＭＯＳトランジスタ２５のゲート２６に供給される信号である。
【００８１】
電圧信号ＶＦはフローティングディフュージョンＦに現れる信号、電圧信号Ｖ３２はキャパシタ３２に現れる信号、電圧信号Ｖ２９はキャパシタ２９に現れる信号、電圧信号Ｖ３３はキャパシタ３３に現れる信号、電圧信号Ｖ１６はＭＯＳトランジスタ１３、１４により構成されるソースフォロワの出力ノードに現れる信号である。
【００８２】
時刻ｔ１から時刻ｔ２まで、ＭＯＳトランジスタ２はオフ状態のまま、ＭＯＳトランジスタ４、２１、２３、２５がオン状態になる。これによりフローティングディフュージョンＦの電圧ＶＦは基準レベルＶＲになる。キャパシタ２９の電圧Ｖ２９及びキャパシタ３２の電圧Ｖ３２は、いずれも基準レベルＶＲにソースフォロワのゲインを乗じて得られるレベルＶ２９１、Ｖ３２１になる。ＭＯＳトランジスタ２７、３０のゲートには、それぞれレベルＶ２９１、Ｖ３２１が供給されるので、ＭＯＳトランジスタ２７、３０はいずれもオン状態になる。これによりキャパシタ３３の電圧Ｖ３３は初期レベルＶ３３１になる。時刻ｔ２を過ぎてＭＯＳトランジスタ２１、２３がオフ状態になれば、キャパシタ２９、３２にレベルＶ２９１、Ｖ３２１がそれぞれ保持される。
【００８３】
次に時刻ｔ３から時刻ｔ４まで、ＭＯＳトランジスタ４、２３、２５はオフ状態のまま、ＭＯＳトランジスタ２、２１がオン状態になる。そうすると露光期間Ｔ１にフォトダイオード１で生成された電荷がフローティングディフュージョンＦに転送される。これによりフローティングディフュージョンＦの電圧ＶＦは、基準レベルＶＲから露光期間Ｔ１に生成された電荷量に応じた分だけ低下し、読出レベルＶＦ２になる。このとき、ＭＯＳトランジスタ２１はオン状態である。そのためキャパシタ２９の電圧Ｖ２９は、読出レベルＶＦ２にソースフォロワのゲインを乗じて得られるレベルＶ２９２になる。時刻ｔ４を過ぎてＭＯＳトランジスタ２１がオフ状態になればキャパシタ２９にレベルＶ２９２が保持される。
【００８４】
次に時刻ｔ５から時刻ｔ６まで、ＭＯＳトランジスタ２、４、２１、２３はオフ状態のまま、ＭＯＳトランジスタ２５がオン状態になる。このときＭＯＳトランジスタ２７のゲート２８にはキャパシタ２９に保持されているレベルＶ２９２が供給され、ＭＯＳトランジスタ３０のゲート３１にはキャパシタ３２に保持されているレベルＶ３２１が供給される。そのためＭＯＳトランジスタ３０にレベルＶ３２１とレベルＶ２９２との差分に応じた電流が流れ、この電流によりキャパシタ３３が充電される。キャパシタ３３の電圧Ｖ３３は、初期レベルＶ３３１から充電電流の大きさ及び充電時間Ｔ４に応じた分だけ上昇し、レベルＶ３３２になる。
【００８５】
次に時刻ｔ７から時刻ｔ８まで、ＭＯＳトランジスタ２、２１、２５はオフ状態のまま、ＭＯＳトランジスタ４、２３がオン状態になる。これによりフローティングディフュージョンＦの電圧ＶＦは基準レベルＶＲになる。キャパシタ３２の電圧Ｖ３２は、基準レベルＶＲにソースフォロワのゲインを乗じて得られるレベルＶ３２２になる。時刻ｔ８を過ぎてＭＯＳトランジスタ２３がオフ状態になれば、キャパシタ３２にレベルＶ３２２が保持される。
【００８６】
次に時刻ｔ９から時刻ｔ１０まで、ＭＯＳトランジスタ４、２３、２５はオフ状態のまま、ＭＯＳトランジスタ２、２１がオン状態になる。そうすると露光期間Ｔ２にフォトダイオード１で生成された電荷がフローティングディフュージョンＦに転送される。これによりフローティングディフュージョンＦの電圧ＶＦは、基準レベルＶＲから露光期間Ｔ２に生成された電荷量に応じた分だけ低下し、読出レベルＶＦ３になる。このとき、ＭＯＳトランジスタ２１はオン状態である。そのためキャパシタ２９の電圧Ｖ２９は、読出レベルＶＦ３にソースフォロワのゲインを乗じて得られるレベルＶ２９３になる。時刻ｔ１０を過ぎてＭＯＳトランジスタ２１がオフ状態になればキャパシタ２９にレベルＶ２９３が保持される。
【００８７】
次に時刻ｔ１１から時刻ｔ１２まで、ＭＯＳトランジスタ２、４、２１、２３はオフ状態のまま、ＭＯＳトランジスタ２５がオン状態になる。このときＭＯＳトランジスタ２７のゲート２８にはキャパシタ２９に保持されているレベルＶ２９３が供給され、ＭＯＳトランジスタ３０のゲート３１にはキャパシタ３２に保持されているレベルＶ３２２が供給される。そのためＭＯＳトランジスタ３０にレベルＶ３２２とレベルＶ２９３との差分に応じた電流が流れ、この電流によりキャパシタ３３が充電される。キャパシタ３３の電圧Ｖ３３は、レベルＶ３３２から充電電流の大きさ及び充電時間Ｔ５に応じた分だけ上昇し、レベルＶ３３３になる。
【００８８】
次に時刻ｔ１３から時刻ｔ１４まで、ＭＯＳトランジスタ２、２１、２５はオフ状態のまま、ＭＯＳトランジスタ４、２３がオン状態になる。これによりフローティングディフュージョンＦの電圧ＶＦは基準レベルＶＲになる。キャパシタ３２の電圧Ｖ３２は、基準レベルＶＲにソースフォロワのゲインを乗じて得られるレベルＶ３２３になる。時刻ｔ１４を過ぎてＭＯＳトランジスタ２３がオフ状態になれば、キャパシタ３２にレベルＶ３２３が保持される。
【００８９】
次に時刻ｔ１５から時刻ｔ１６まで、ＭＯＳトランジスタ４、２３、２５はオフ状態のまま、ＭＯＳトランジスタ２、２１がオン状態になる。そうすると露光期間Ｔ３にフォトダイオード１で生成された電荷がフローティングディフュージョンＦに転送される。これによりフローティングディフュージョンＦの電圧ＶＦは、基準レベルＶＲから露光期間Ｔ３に生成された電荷量に応じた分だけ低下し、読出レベルＶＦ４になる。このとき、ＭＯＳトランジスタ２１はオン状態である。そのためキャパシタ２９の電圧Ｖ２９は、読出レベルＶＦ４にソースフォロワのゲインを乗じて得られるレベルＶ２９４になる。時刻ｔ１６を過ぎてＭＯＳトランジスタ２１がオフ状態になればキャパシタ２９にレベルＶ２９４が保持される。
【００９０】
次に時刻ｔ１７から時刻ｔ１８まで、ＭＯＳトランジスタ２、４、２１、２３はオフ状態のまま、ＭＯＳトランジスタ２５がオン状態になる。このときＭＯＳトランジスタ２７のゲート２８にはキャパシタ２９に保持されているレベルＶ２９４が供給され、ＭＯＳトランジスタ３０のゲート３１にはキャパシタ３２に保持されているレベルＶ３２３が供給される。そのためＭＯＳトランジスタ３０にレベルＶ３２３とレベルＶ２９４との差分に応じた電流が流れ、この電流によりキャパシタ３３が充電される。キャパシタ３３の電圧Ｖ３３は、レベルＶ３３３から充電電流の大きさ及び充電時間Ｔ６に応じた分だけ上昇し、レベルＶ３３４になる。
【００９１】
ＭＯＳトランジスタ１３、１４により構成されるソースフォロワは、キャパシタ３３の電圧Ｖ３３にゲインを乗じて得られる電圧Ｖ１６を出力する。電圧Ｖ１６は、時刻ｔ２及び時刻ｔ１８にノイズキャンセル回路９３によりサンプリングされる。ノイズキャンセル回路９３は、時刻ｔ２におけるレベルＶ１６１と時刻ｔ１８におけるレベルＶ１６２との差分を画素信号として得る。
【００９２】
図１８は、本発明の実施の形態５に係る撮像画素９０の信号レベル（合成後）と光強度との関係を示す図である。
曲線ｉは、露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルを合成した場合の光強度に対する信号レベルを示す。実施の形態５では、充電時間Ｔ４、Ｔ５、Ｔ６の長さは同一である。そのため、合成後の信号レベルにおける露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルの寄与率はいずれも等しくなる。
（実施の形態６）
実施の形態６では、充電時間Ｔ４、Ｔ５、Ｔ６の長さが異なる。これ以外については実施の形態５と同様なので説明を省略する。
【００９３】
図１９は、本発明の実施の形態６に係る撮像画素９０を駆動するための駆動信号及び、当該駆動信号により撮像画素９０を駆動したときに撮像画素９０の各部に現れる電圧信号を示すタイミング図である。
【００９４】
実施の形態６では、充電時間Ｔ４、Ｔ５、Ｔ６の長さが異なる。このように充電時間の長さを異ならせることにより、合成後の信号レベルにおける露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルの寄与率を異ならせることができる（図２０参照）。
（実施の形態７）
図２１は、本発明の実施の形態７に係る撮像画素９０の構成を示す図である。
【００９５】
実施の形態７では信号合成部の構成が実施の形態１と異なる。これ以外の構成については実施の形態１と同様なので説明を省略する。
信号合成部は、ＭＯＳトランジスタ１３、１４、４１、４４、キャパシタ４３、４６を含む。ＭＯＳトランジスタ４１及びキャパシタ４３は、ＭＯＳトランジスタ６、７により構成されるソースフォロワの出力ノードとグラウンドとを結ぶ経路に挿設されている。ＭＯＳトランジスタ４４及びキャパシタ４６は、ＭＯＳトランジスタ４１及びキャパシタ４３の接続ノードとグラウンドとを結ぶ経路に挿設されている。ＭＯＳトランジスタ１３、１４は、ソースフォロワを構成している。ＭＯＳトランジスタ１３のドレインには電源電圧ＶＤＤが供給され、ＭＯＳトランジスタ１３のゲートにはキャパシタ４６の電圧Ｖ４６が供給される。ＭＯＳトランジスタ１４のゲート１５にはバイアス電圧が供給されており、ＭＯＳトランジスタ１４のソースにはグラウンド電圧が供給されている。ＭＯＳトランジスタ１３、１４により構成されるソースフォロワは、キャパシタ４６の電圧Ｖ４６にゲインを乗じて得られる電圧Ｖ１６を出力する。
【００９６】
図２２は、本発明の実施の形態７に係る撮像画素９０を駆動するための駆動信号及び、当該駆動信号により撮像画素９０を駆動したときに撮像画素９０の各部に現れる電圧信号を示すタイミング図である。
【００９７】
駆動信号Ｓ５はＭＯＳトランジスタ４のゲート５に供給される信号、駆動信号Ｓ３はＭＯＳトランジスタ２のゲート３に供給される信号、駆動信号Ｓ４２はＭＯＳトランジスタ４１のゲート４２に供給される信号、駆動信号Ｓ４５はＭＯＳトランジスタ４４のゲート４５に供給される信号である。
【００９８】
電圧信号ＶＦはフローティングディフュージョンＦに現れる信号、電圧信号Ｖ４３はキャパシタ４３に現れる信号、電圧信号Ｖ４６はキャパシタ４６に現れる信号、電圧信号Ｖ１６はＭＯＳトランジスタ１３、１４により構成されるソースフォロワの出力ノードに現れる信号である。
【００９９】
時刻ｔ１から時刻ｔ２まで、ＭＯＳトランジスタ２はオフ状態のまま、ＭＯＳトランジスタ４、４１、４４がオン状態になる。これによりフローティングディフュージョンＦの電圧ＶＦは基準レベルＶＲになる。このときキャパシタ４３の電圧Ｖ４３及びキャパシタ４６の電圧Ｖ４６は、いずれも基準レベルＶＲにソースフォロワのゲインを乗じて得られるレベルＶ４３１、Ｖ４６１になる。時刻ｔ２を過ぎてＭＯＳトランジスタ４４がオフ状態になれば、キャパシタ４６にレベルＶ４６１が保持される。
【０１００】
次に時刻ｔ３から時刻ｔ４まで、ＭＯＳトランジスタ４、４４はオフ状態のまま、ＭＯＳトランジスタ２、４１がオン状態になる。そうすると露光期間Ｔ１にフォトダイオード１で生成された電荷がフローティングディフュージョンＦに転送される。これによりフローティングディフュージョンＦの電圧ＶＦは、基準レベルＶＲから露光期間Ｔ１に生成された電荷量に応じた分だけ低下し、読出レベルＶＦ２になる。このとき、ＭＯＳトランジスタ４１はオン状態である。そのためキャパシタ４３の電圧Ｖ４３は、読出レベルＶＦ２にソースフォロワのゲインを乗じて得られるレベルＶ４３２になる。
【０１０１】
次に時刻ｔ５から時刻ｔ６まで、ＭＯＳトランジスタ２、４、４１はオフ状態のまま、ＭＯＳトランジスタ４４がオン状態になる。このときキャパシタ４３、４６が並列に接続されることになる。この結果、キャパシタ４６の電圧Ｖ４６は、レベルＶ４３２とレベルＶ４６１との平均レベルＶ４６２になる。時刻ｔ６を過ぎてＭＯＳトランジスタ４４がオフ状態になれば、キャパシタ４６にレベルＶ４６２が保持される。
【０１０２】
次に時刻ｔ７から時刻ｔ８まで、ＭＯＳトランジスタ４、４４はオフ状態のまま、ＭＯＳトランジスタ２、４１がオン状態になる。そうすると露光期間Ｔ２にフォトダイオード１で生成された電荷がフローティングディフュージョンＦに転送される。これによりフローティングディフュージョンＦの電圧ＶＦは、基準レベルＶＲから露光期間Ｔ２に生成された電荷量に応じた分だけ低下し、読出レベルＶＦ３になる。このとき、ＭＯＳトランジスタ４１はオン状態である。そのためキャパシタ４３の電圧Ｖ４３は、読出レベルＶＦ３にソースフォロワのゲインを乗じて得られるレベルＶ４３３になる。
【０１０３】
次に時刻ｔ９から時刻ｔ１０まで、ＭＯＳトランジスタ２、４、４１はオフ状態のまま、ＭＯＳトランジスタ４４がオン状態になる。このときキャパシタ４３、４６が並列に接続されることになる。この結果、キャパシタ４６の電圧Ｖ４６は、レベルＶ４３３とレベルＶ４６２との平均レベルＶ４６３になる。時刻ｔ１０を過ぎてＭＯＳトランジスタ４４がオフ状態になれば、キャパシタ４６にレベルＶ４６３が保持される。
【０１０４】
次に時刻ｔ１１から時刻ｔ１２まで、ＭＯＳトランジスタ４、４４はオフ状態のまま、ＭＯＳトランジスタ２、４１がオン状態になる。そうすると露光期間Ｔ３にフォトダイオード１で生成された電荷がフローティングディフュージョンＦに転送される。これによりフローティングディフュージョンＦの電圧ＶＦは、基準レベルＶＲから露光期間Ｔ３に生成された電荷量に応じた分だけ低下し、読出レベルＶＦ４になる。このとき、ＭＯＳトランジスタ４１はオン状態である。そのためキャパシタ４３の電圧Ｖ４３は、読出レベルＶＦ４にソースフォロワのゲインを乗じて得られるレベルＶ４３４になる。
【０１０５】
次に時刻ｔ１３から時刻ｔ１４まで、ＭＯＳトランジスタ２、４、４１はオフ状態のまま、ＭＯＳトランジスタ４４がオン状態になる。このときキャパシタ４３、４６が並列に接続されることになる。この結果、キャパシタ４６の電圧Ｖ４６は、レベルＶ４３４とレベルＶ４６３との平均レベルＶ４６４になる。時刻ｔ１４を過ぎてＭＯＳトランジスタ４４がオフ状態になれば、キャパシタ４６にレベルＶ４６４が保持される。
【０１０６】
ＭＯＳトランジスタ１３、１４により構成されるソースフォロワは、キャパシタ４６の電圧Ｖ４６にゲインを乗じて得られる電圧Ｖ１６を出力する。電圧Ｖ１６は、時刻ｔ２及び時刻ｔ１４にノイズキャンセル回路９３によりサンプリングされる。ノイズキャンセル回路９３は、時刻ｔ２におけるレベルＶ１６１と時刻ｔ１４におけるレベルＶ１６２との差分を画素信号として得る。
【０１０７】
図２３は、露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルＶ１、Ｖ２、Ｖ３の寄与率を示す図である。
信号レベルＶ１、Ｖ２、Ｖ３の寄与率は、キャパシタ４３とキャパシタ４６との容量比Ｎに応じて異なる。例えばＮが２のとき、すなわちキャパシタ４６の容量がキャパシタ４３の容量の２倍であるとき、信号レベルＶ１、Ｖ２、Ｖ３の寄与率は、２１：３２：４７になる（図２４参照）。
（実施の形態８）
実施の形態８では、露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルを足し合せて合成するＭＯＳ型固体撮像装置について説明する。
【０１０８】
図２５は、本発明の実施の形態８に係る撮像画素９０の構成を示す図である。
実施の形態８では信号合成部の構成が実施の形態１と異なる。これ以外の構成については実施の形態１と同様なので説明を省略する。
【０１０９】
信号合成部は、ＭＯＳトランジスタ１３、１４、５１、５４、５７、５９、キャパシタ５３、５６を含む。ＭＯＳトランジスタ５１及びキャパシタ５３は、ＭＯＳトランジスタ６、７により構成されるソースフォロワの出力ノードとグラウンドとを結ぶ経路に挿設されている。ＭＯＳトランジスタ５４、キャパシタ５６、ＭＯＳトランジスタ５７は、ＭＯＳトランジスタ６、７により構成されるソースフォロワの出力ノードとグラウンドとを結ぶ経路に挿設されている。ＭＯＳトランジスタ５９は、キャパシタ５３の電源側端子とキャパシタ５６のグラウンド側端子とを結ぶ経路に挿設されている。ＭＯＳトランジスタ１３、１４は、ソースフォロワを構成している。ＭＯＳトランジスタ１３のドレインには電源電圧ＶＤＤが供給され、ＭＯＳトランジスタ１３のゲートにはキャパシタ５６の電圧Ｖ５６が供給される。ＭＯＳトランジスタ１４のゲートにはバイアス電圧が供給されており、ＭＯＳトランジスタ１４のソースにはグラウンド電圧が供給されている。ＭＯＳトランジスタ１３、１４により構成されるソースフォロワは、キャパシタ５６の電圧Ｖ５６にゲインを乗じて得られる電圧Ｖ１６を出力する。
【０１１０】
図２６は、本発明の実施の形態８に係る撮像画素９０を駆動するための駆動信号及び、当該駆動信号により撮像画素９０を駆動したときに撮像画素９０の各部に現れる電圧信号を示すタイミング図である。
【０１１１】
駆動信号Ｓ５はＭＯＳトランジスタ４のゲート５に供給される信号、駆動信号Ｓ３はＭＯＳトランジスタ２のゲート３に供給される信号、駆動信号Ｓ５２はＭＯＳトランジスタ５１のゲート５２に供給される信号、駆動信号Ｓ５５はＭＯＳトランジスタ５４のゲート５５に供給される信号、駆動信号Ｓ５８はＭＯＳトランジスタ５７のゲート５８に供給される信号、駆動信号Ｓ６０はＭＯＳトランジスタ５９のゲート６０に供給される信号である。
【０１１２】
電圧信号ＶＦはフローティングディフュージョンＦに現れる信号、電圧信号Ｖ５３はキャパシタ５３に現れる信号、電圧信号Ｖ５６はキャパシタ５６に現れる信号、電圧信号Ｖ１６はＭＯＳトランジスタ１３、１４により構成されるソースフォロワの出力ノードに現れる信号である。
【０１１３】
時刻ｔ１から時刻ｔ２まで、ＭＯＳトランジスタ２、５９はオフ状態のまま、ＭＯＳトランジスタ４、５１、５４、５７がオン状態になる。これによりフローティングディフュージョンＦの電圧ＶＦは基準レベルＶＲになる。このときキャパシタ５３の電圧Ｖ５３及びキャパシタ５６の電圧Ｖ５６は、いずれも基準レベルＶＲにソースフォロワのゲインを乗じて得られるレベルＶ５３１、Ｖ５６１になる。時刻ｔ２を過ぎてＭＯＳトランジスタ５１、５４がオフ状態になれば、キャパシタ５３にレベルＶ５３１が保持され、キャパシタ５６にレベルＶ５６１が保持される。
【０１１４】
次に時刻ｔ３から時刻ｔ４まで、ＭＯＳトランジスタ２、４、５１、５４、５７はオフ状態のまま、ＭＯＳトランジスタ５９がオン状態になる。このときキャパシタ５３、５６が直列接続されることになる。そのためキャパシタ５６の電圧Ｖ５６は、レベルＶ５３１、Ｖ５６１を足し合せたレベルＶ５６２になる。
【０１１５】
次に時刻ｔ５から時刻ｔ６まで、ＭＯＳトランジスタ４、５１、５９はオフ状態のまま、ＭＯＳトランジスタ２、５４、５７がオン状態になる。そうすると露光期間Ｔ１にフォトダイオード１で生成された電荷がフローティングディフュージョンＦに転送される。これによりフローティングディフュージョンＦの電圧ＶＦは、基準レベルＶＲから露光期間Ｔ１に生成された電荷量に応じた分だけ低下し、読出レベルＶＦ２になる。このとき、ＭＯＳトランジスタ５４はオン状態である。そのためキャパシタ５６の電圧Ｖ５６は、読出レベルＶＦ２にソースフォロワのゲインを乗じて得られるレベルＶ５６３になる。時刻ｔ６を過ぎてＭＯＳトランジスタ５４がオフ状態になれば、キャパシタ５６にレベルＶ５６３が保持される。
【０１１６】
次に時刻ｔ７から時刻ｔ８まで、ＭＯＳトランジスタ４、５４、５７、５９はオフ状態のまま、ＭＯＳトランジスタ２、５１がオン状態になる。そうすると露光期間Ｔ２にフォトダイオード１で生成された電荷がフローティングディフュージョンＦに転送される。これによりフローティングディフュージョンＦの電圧ＶＦは、基準レベルＶＲから露光期間Ｔ２に生成された電荷量に応じた分だけ低下し、読出レベルＶＦ３になる。このとき、ＭＯＳトランジスタ５１はオン状態である。そのためキャパシタ５３の電圧Ｖ５３は、読出レベルＶＦ３にソースフォロワのゲインを乗じて得られるレベルＶ５３２になる。時刻ｔ８を過ぎてＭＯＳトランジスタ５１がオフ状態になれば、キャパシタ５３にレベルＶ５３２が保持される。
【０１１７】
次に時刻ｔ９から時刻ｔ１０まで、ＭＯＳトランジスタ２、４、５１、５４、５７はオフ状態のまま、ＭＯＳトランジスタ５９がオン状態になる。このときキャパシタ５３、５６が直列接続されることになる。そのためキャパシタ５６の電圧Ｖ５６は、レベルＶ５３２、Ｖ５６３を足し合せたレベルＶ５６４になる。
【０１１８】
ＭＯＳトランジスタ１３、１４により構成されるソースフォロワは、キャパシタ５６の電圧Ｖ５６にゲインを乗じて得られる電圧Ｖ１６を出力する。電圧Ｖ１６は、時刻ｔ３及び時刻ｔ９にノイズキャンセル回路９３によりサンプリングされる。ノイズキャンセル回路９３は、時刻ｔ３におけるレベルＶ１６１と時刻ｔ９におけるレベルＶ１６２との差分を画素信号として得る。
【産業上の利用可能性】
【０１１９】
本発明は、デジタルカメラ、携帯電話機内蔵カメラ、車載カメラ、監視カメラ等に利用することができる。
【図面の簡単な説明】
【０１２０】
【図１】本発明の実施の形態１に係るＭＯＳ型固体撮像装置１００の構成を示す機能ブロック図である。
【図２】本発明の実施の形態１に係る撮像画素９０の構成を示す図である。
【図３】本発明の実施の形態１に係る撮像画素９０を駆動するための駆動信号及び、当該駆動信号により撮像画素９０を駆動したときに撮像画素９０の各部に現れる電圧信号を示すタイミング図である。
【図４】本発明の実施の形態１に係る撮像画素９０の蓄積電荷と露光時間との関係を示す図である。
【図５】本発明の実施の形態１に係る撮像画素９０の信号レベル（合成前）と光強度との関係を示す図である。
【図６】本発明の実施の形態１に係る撮像画素９０の信号レベル（合成後）と光強度との関係を示す図である。
【図７】本発明の実施の形態２に係る撮像画素９０の構成を示す図である。
【図８】本発明の実施の形態２に係る撮像画素９０を駆動するための駆動信号及び、当該駆動信号により撮像画素９０を駆動したときに撮像画素９０の各部に現れる電圧信号を示すタイミング図である。
【図９】本発明の実施の形態２に係る撮像画素９０の蓄積電荷と露光時間との関係を示す図である。
【図１０】本発明の実施の形態３に係る撮像画素９０の構成を示す図である。
【図１１】本発明の実施の形態３に係る撮像画素９０の信号レベル（合成後）と光強度との関係を示す図である。
【図１２】本発明の変形例に係る撮像画素９０の信号レベル（合成後）と光強度との関係を示す図である。
【図１３】本発明の変形例に係る撮像画素９０の信号レベル（合成後）と光強度との関係を示す図である。
【図１４】本発明の実施の形態４に係る撮像画素９０を駆動するための駆動信号及び、当該駆動信号により撮像画素９０を駆動したときに撮像画素９０の各部に現れる電圧信号を示すタイミング図である。
【図１５】本発明の実施の形態４に係るカメラの構成を示す図である。
【図１６】本発明の実施の形態５に係る撮像画素９０の構成を示す図である。
【図１７】本発明の実施の形態５に係る撮像画素９０を駆動するための駆動信号及び、当該駆動信号により撮像画素９０を駆動したときに撮像画素９０の各部に現れる電圧信号を示すタイミング図である。
【図１８】本発明の実施の形態５に係る撮像画素９０の信号レベル（合成後）と光強度との関係を示す図である。
【図１９】本発明の実施の形態６に係る撮像画素９０を駆動するための駆動信号及び、当該駆動信号により撮像画素９０を駆動したときに撮像画素９０の各部に現れる電圧信号を示すタイミング図である。
【図２０】本発明の実施の形態６に係る撮像画素９０の信号レベル（合成後）と光強度との関係を示す図である。
【図２１】本発明の実施の形態７に係る撮像画素９０の構成を示す図である。
【図２２】本発明の実施の形態７に係る撮像画素９０を駆動するための駆動信号及び、当該駆動信号により撮像画素９０を駆動したときに撮像画素９０の各部に現れる電圧信号を示すタイミング図である。
【図２３】露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルＶ１、Ｖ２、Ｖ３の寄与率を示す図である。
【図２４】本発明の実施の形態７に係る撮像画素９０の信号レベル（合成後）と光強度との関係を示す図である。
【図２５】本発明の実施の形態８に係る撮像画素９０の構成を示す図である。
【図２６】本発明の実施の形態８に係る撮像画素９０を駆動するための駆動信号及び、当該駆動信号により撮像画素９０を駆動したときに撮像画素９０の各部に現れる電圧信号を示すタイミング図である。
【符号の説明】
【０１２１】
９０    撮像画素
９１    ＭＯＳトランジスタ
９２    共通垂直信号線
９３    ノイズキャンセル回路
９４    ＭＯＳトランジスタ
９５    共通信号線
９６    垂直走査回路
９７    信号出力線
９８    水平走査回路
９９    信号出力線
１００    ＭＯＳ型固体撮像装置
１０１    タイミング生成部
１０２    撮像チップ
１０３    信号処理チップ
１０４    モード選択部
１０５    光学系
【図１】
0004909924.tif 000002
【図２】
0004909924.tif 000003
【図３】
0004909924.tif 000004
【図４】
0004909924.tif 000005
【図５】
0004909924.tif 000006
【図６】
0004909924.tif 000007
【図７】
0004909924.tif 000008
【図８】
0004909924.tif 000009
【図９】
0004909924.tif 000010
【図１０】
0004909924.tif 000011
【図１１】
0004909924.tif 000012
【図１２】
0004909924.tif 000013
【図１３】
0004909924.tif 000014
【図１４】
0004909924.tif 000015
【図１５】
0004909924.tif 000016
【図１６】
0004909924.tif 000017
【図１７】
0004909924.tif 000018
【図１８】
0004909924.tif 000019
【図１９】
0004909924.tif 000020
【図２０】
0004909924.tif 000021
【図２１】
0004909924.tif 000022
【図２２】
0004909924.tif 000023
【図２３】
0004909924.tif 000024
【図２４】
0004909924.tif 000025
【図２５】
0004909924.tif 000026
【図２６】
0004909924.tif 000027