(57)【特許請求の範囲】
【請求項１】
陽極層と陰極層との間に、電気絶縁性のラジカルポリマーからなるスイッチング層を有することを特徴とするメモリー素子において、
前記スイッチング層と前記陽極層との間に、ポリ（３，４−エチレンジオキシチオフェン）とポリ（スチレンスルホン酸）の混合物からなるホール注入輸送層を有することを特徴とするメモリー素子。
【請求項２】
陽極層と陰極層との間に、電気絶縁性のラジカルポリマーからなるスイッチング層を有することを特徴とするメモリー素子において、
前記スイッチング層と前記陰極層との間に、ポリ［２−メトキシ−５−（２’−エチルヘキシルオキシ）−１，４−フェニレンビニレン］からなる電子注入輸送層を有することを特徴とするメモリー素子。
【請求項３】
前記スイッチング層と前記陰極層との間に、ポリ［２−メトキシ−５−（２’−エチルヘキシルオキシ）−１，４−フェニレンビニレン］からなる電子注入輸送層を有することを特徴とする請求項１記載のメモリー素子。
【請求項４】
陽極層と陰極層との間に、電気絶縁性のラジカルポリマーからなるスイッチング層を有することを特徴とするメモリー素子において、
前記スイッチング層を２層に隔てる中間層を有し、この中間層は誘電体、電子またはイオン伝導体、あるいは絶縁体のいずれかから選ばれた材料からなることを特徴とするメモリー素子。
【請求項５】
陽極層と陰極層との間に、電気絶縁性のラジカルポリマーからなるスイッチング層を有することを特徴とするメモリー素子において、
前記スイッチング層と前記陽極層との間に中間層を有し、この中間層は誘電体、電子またはイオン伝導体、あるいは絶縁体のいずれかから選ばれた材料からなることを特徴とするメモリー素子。
【請求項６】
陽極層と陰極層との間に、電気絶縁性のラジカルポリマーからなるスイッチング層を有することを特徴とするメモリー素子において、
前記スイッチング層と前記陰極層との間にレドックス層を有することを特徴とするメモリー素子。
【請求項７】
陽極層と陰極層との間に、電気絶縁性のラジカルポリマーからなるスイッチング層を有することを特徴とするメモリー素子において、
前記スイッチング層と前記陰極層との間に中間層を有し、この中間層は誘電体、電子またはイオン伝導体、あるいは絶縁体のいずれかから選ばれた材料からなることを特徴とするメモリー素子。
【請求項８】
陽極層と陰極層との間に、電気絶縁性のラジカルポリマーからなるスイッチング層を有することを特徴とするメモリー素子において、
前記スイッチング層と前記陽極層との間にレドックス層を有することを特徴とするメモリー素子。
【請求項９】
前記スイッチング層と前記レドックス層との間に中間層を有し、この中間層は誘電体、電子またはイオン伝導体、あるいは絶縁体のいずれかから選ばれた材料からなることを特徴とする請求項６のメモリー素子。
【請求項１０】
前記スイッチング層と前記レドックス層との間に中間層を有し、この中間層は誘電体、電子またはイオン伝導体、あるいは絶縁体のいずれかから選ばれた材料からなることを特徴とする請求項８のメモリー素子。
【請求項１１】
前記ラジカルポリマーはニトロキシドラジカルポリマーであることを特徴とする請求項１〜１０のいずれか１項記載のメモリー素子。
【請求項１２】
前記中間層はシアノエチル化ポリマーからなることを特徴とする請求項４，５，７，９，１０のいずれか１項記載のメモリー素子。
【請求項１３】
陽極層と陰極層との間に電気絶縁性のラジカルポリマーからなるスイッチング層を有し、このスイッチング層と前記陽極層との間にホール注入輸送層、前記スイッチング層と前記陰極層との間に電子注入輸送層を有するメモリー素子の製造方法であって、前記スイッチング層、前記ホール注入輸送層、前記電子注入輸送層を、湿式法により積層形成することを特徴とするメモリー素子の製造方法。
【請求項１４】
陽極層と陰極層との間に電気絶縁性のラジカルポリマーからなるスイッチング層を有し、前記スイッチング層を２層に隔てる中間層を有するメモリー素子の製造方法であって、前記スイッチング層、前記中間層を、湿式法により積層形成することを特徴とするメモリー素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印加された電圧に応じてオン／オフ状態が切り替わってその状態を維持する、不揮発性のメモリー素子及びその製造方法に関する。さらに詳しくは、現在使われている不揮発性メモリーであるフラッシュメモリーに取って代わる、次世代の超高密度不揮発性メモリーとして位置付けられるポリマーメモリーを作製する上で、最も重要な構成要素となるポリマー材料及びそれを用いた素子構造に関する。
【背景技術】
【０００２】
従来、シリコン基板を用いたＤＲＡＭやＳＲＡＭなどの揮発性のメモリー素子が汎用されてきたが、今後は、書き換え可能な不揮発性のメモリー素子の開発が期待されている。しかし、従来のシリコン基板を用いたメモリー素子の製造にはフォトリソグラフィーという煩雑かつ製造コストが高い工程が必要であるため、最終製品としてのメモリー素子が非常に高価となってしまうという問題があった。このような従来のシリコン基板を用いたメモリー素子に対し、有機材料を用いた不揮発性のメモリー素子がいくつか提案されている。【０００３】
例えば、印加電圧の変化によって電気伝導率の急激な変化を生じうる、有機低分子化合物を用いたメモリー素子として、２−アミノ−４，５−イミダゾールジカルボニトリルを用いたメモリー素子（L.Ma ら, Applied Physics Letters, 82(9), p1419-1421 (2003)）や、７，７，８，８−テトラシアノキノンジメタンの銅錯体を用いたメモリー素子（R.S.Potember et
al., Applied Physics Letters, 34(6), p405-407 (2003)）が提案されている。【０００４】
これらの有機低分子化合物を用いたメモリー素子は、有機層内、又は電極層と有機層の間に金属アルミニウムなどの導電層を有し、ある閾値以上の電圧印加により高抵抗状態から低抵抗状態へ変化し、永続的に低抵抗状態が維持される。そして、この低抵抗状態で逆方向に電圧を印加すると、再び所定の閾値において再び高抵抗状態が復帰するものである。【０００５】
なお、これらのメモリー素子において、電圧印加により抵抗が変化する機構については未だ解明されていないが、メモリー素子の内部に設けられた導電層と有機層の界面、または有機層と電極層の界面に蓄積される空間電荷による何らかの電気的界面現象に起因していると考えられる。【０００６】
しかし、上記の有機低分子化合物を用いたメモリー素子は、いずれも真空蒸着法や電子ビーム法、スパッタリング法などの超高真空を必要とする工程によって低分子化合物の薄膜を形成することで作成されるものであり、その工程が繁雑であるとともに製品としてのメモリー素子の歩留まりが高くはなかった。【０００７】
一方、有機高分子化合物を用いてメモリー素子を作成する試みがなされている。例えば、ポリ（３，４−エチレンジオキシチオフェン）とポリ（スチレンスルホン酸）の混合物（ＰＥＤＯＴ：ＰＳＳ）を、インジウム−スズ酸化物（ＩＴＯ）からなる陽極と、アルミニウムからなる陰極にはさんだ単層型のメモリー素子が提案されている（S.Moller ら, Nature, 426, p166-169 (2003)）。【０００８】
しかし、上記の有機高分子化合物を用いたメモリー素子は、閾値以上の電圧印加によって低抵抗状態から高抵抗状態に変化するものであるが、そのオン／オフ比は高くはなかった。しかも、ＰＥＤＯＴ：ＰＳＳは水溶性の高分子であるため、ＰＥＤＯＴ：ＰＳＳの層を均一に形成するのが困難であり、メモリー素子の積層形成が容易ではないといった問題があった。【０００９】
また、これまでいろいろなタイプの不揮発性メモリー素子が開発されてきたが、いずれも異なる問題を抱えている。フラッシュメモリーは、すでに実用化しているが、動作速度がＤＲＡＭやＳＲＡＭに比べて遅く、しかも書き込みサイクル寿命に限界がある。これを克服すべく、ＦｅＲＡＭ，ＳＯＮＯＳ／ＮＲＯＭ，ＭＲＡＭなどいろいろなタイプの素子が考案されているが、いずれも金属酸化物または硫化物などのセラミック系材料を用いるため、素子製造に当たって真空蒸着プロセスを必要とし、製造コストが高い。フレキシブルで大面積の素子を安価に製造することが望まれているが、そのためにはどうしてもスピンコーテイングのような安価な湿式法を用いて、有機ポリマーのような材料を使うことが必須である。【００１０】
このような状況のなかで、ＴＦＥ（Thin Film Electronics）社はインテル社とともに、フッ化ビニリデンの単独重合体あるいは三フッ化ビニリデンと三フッ化エチレンの共重合体のような強誘電性ポリマーを用いたポリマーメモリーを提案した（US Patent 6,055,180; 6,326,936; US Patent Appl.
2003/0017623A1）。この素子の問題のひとつとして、書き込み後の非破壊的読み出しができないということが挙げられる。これを解決するため、ゼロックス社は同様のポリマー材料と有機半導体からなる多層構造の素子を用いて書き込みと読み出しの両方が繰り返し可能な不揮発性メモリーを考案した（特開2004-040094）。しかし、これらいずれもフッ素系ポリマーを使用するため、材料およびプロセス的にコスト高となるのが問題である。【００１１】
一方、米国ＡＭＤ社は、ＵＣＬＡのベンチャーであるCoatue社の基本技術を用いて、上記の強誘電性ポリマーとは異なる新しい原理のメモリー素子を提案した（US Patent Appl. 2003/0155602A1;
2002/0163828A1; WO 02091385）。即ち、塩化ナトリウムとか塩化セシュウムのようなイオン解離性塩をドープしたパイ共役系ポリマー（例えば、ポリアセチレン、ポリアニリンなど）を２枚の金属電極の間に挟んだ構造を有する素子であって、このポリマー薄膜に電圧を印加するとドープした塩がプラスとマイナスのイオンに解離し、それぞれ反対側の電極に引き寄せられることによって膜の電気伝導度が可逆的に変化する。このことを利用して、スイッチング機能が発現される。しかしながら、この素子は読み出しが破壊的であるので、書き込みのみのタイプとして使われる。しかも、スイッチング速度がミリ秒オーダーで遅い。これは、比較的大きなイオンが硬い分子鎖から成るパイ共役系ポリマーの固体膜中を移動することに起因すると考えられている。【００１２】
以上のポリマー材料とは異なるが、低分子量の有機物質を使ったメモリー素子も多くのグループで研究されてきた。先駆的な例として、R.S.Potemberら（ジョンズホプキンス大学）は２枚の銅電極の間にテトラシアノキノジメタン（ＴＣＮＱ）の薄膜を挟んだ構造を有するメモリー素子を提案した（US Patent 4,371,883; Appl. Phys. Lett., (1979), 34(6), 405）。ＴＣＮＱは電子受容性の強い化合物で、銅との間で電子の授受が起こり、一種の電荷移動型錯体（ＣＴ錯体）を形成することが知られている。このようなＣＴ錯体層がＴＣＮＱと銅電極の界面に１０ミクロン程度の厚さで生成し、その結果スイッチング機能が発現すると考えられている。この素子のスイッチング速度は１０ナノ秒と極めて速い。しかも、ＯＮ／ＯＦＦ比が１０，０００以上と大きく、メモリー素子としての可能性を持つものとして注目された。これを契機に、ＣＴ錯体のスイッチ／メモリー素子への応用が活発に検討された。とくに日本において、齋藤軍治らが中心になってＴＣＮＱ系の各種ＣＴ錯体が検討された（Appl.Phys.Lett.,
(1989), 55(20), 2111）。企業サイドでもこれに関連していくつかの特許が出願された（例えば、キャノンからは特開昭62-095882; 特開昭62-095883：松下電工からは特開平03-137894; 特開平03-137896など）。メカニズムについてはさまざまな意見があるが、ひとつの可能性として、ＣＴ錯体が電圧印加に伴うジュール熱の発生によって結晶相からアモルファス相に転移することにより膜の電気伝導度が変化することが考えられている。いずれにせよ、このような有機低分子結晶を蒸着した膜では、均一な薄膜を得るのに技術的に困難なことが多く、製造コストにも課題がある。【００１３】
上記と同様に銅電極を用いた例であるが、Potemberらのメカニズムとは異なるメモリー素子が検討された。２枚の金属電極（例えば、金や銅など）の間に有機ポリマーや金属酸化物または硫化物の薄膜を挟んで電圧を印加すると、電極として使った金属が電界中でイオン化し薄膜中を移動することが古くから知られていた。これがスイッチ素子に応用できる可能性を理論的に示したのは、J.G.SimmonsとR.R.Verderberである（Proc.Roy.Soc., (1967), A301, 77）。こうして生成した銅イオンが膜中を対極に向かって移動し、そこで還元されて金属銅になる際、膜中でフィラメント状に成長して対極まで達し、電気伝導パスを作ると考えられている。このような作動原理を用いて、ＮＥＣは新しいスイッチ素子を提案した（Appl.Phys.Lett.,
(2003), 82(18), 3032）。一方、Y.Yangら（カリフォルニア大学）のグループは、電気伝導に寄与するのは金属性の銅ではなく、銅イオンであるとしている（Appl.Phys.Lett.,
(2004), 84(24), 4908）。用いた材料が両者で異なるので同一基盤の議論はできないが、いずれにしても、このような素子がスイッチあるいはメモリー機能を持つことが注目されている。ただし、このタイプの素子もスイッチ速度がやや遅い（マイクロ秒オーダー）という問題がある。【００１４】
さらに、Y.Yangら（カリフォルニア大学）は、２枚のアルミニウム電極の間に低分子量のイミダゾール系化合物を挟み、この中間層の間にさらにもうひとつのアルミニウム層を入れた５層構造を有する素子をメモリーに用いた（US Patent Appl., 2004/0,027,849A1; Appl. Phys. Lett., (2002),
80(16), 2997）。ここで、中間のアルミニウム層は、フラッシュメモリーのフローテイングゲート電極のような働きをするものと考えられている。即ち、ここに空間電荷が蓄えられ、その出入りによってメモリー機能が発現するとされている。一方、J.C.Scottら（米国ＩＢＭ社）は、中間のアルミニウム層の代わりに金属（金など）のナノ粒子を有機層中に均一分散した構造の素子をメモリーとして検討した（Appl. Phys. Lett., (2004), 84, 607）。端子電極は、Yangらと同じアルミニウムであった。ここで、素子の安定駆動に重要なことは、有機層中の金属の形態（薄膜か微粒子か）ではなく、端子電極に使うアルミニウムの有機層と接触する表面が極薄い酸化物層を形成していることであるとしている。なお、富士電機のグループは、有機層中に金属を含有させなくても同様のメモリー特性が発現するとしており（H.Kawakami et al.,
Proc. SPIE, (2003), Vol. 5217, 71）、この種の素子の作動機構に関してはまだ充分な検討が必要である。【００１５】
以上説明したように、フレキシブルで大面積の書き換え可能なメモリー素子を安価に製造するための材料およびプロセスの開発に向けて、現時点において完璧な解となるような提案はまだなされていない。製造コストの問題はもとより、スイッチング速度、書き込み／読み出しの繰り返し性、メモリー保持時間などの基本特性において、実用レベルで満足のいくものはまだない。
【発明の開示】
【００１６】
上記の課題を解決するためには、やはり有機ポリマー材料をスピンコーテイングするというアプローチが最も適切である。用いるポリマーもフッ素系ポリマーのような高価なものでなく、かつ、スピンコーテイングプロセス適合性のある安価な材料およびプロセスを選択することが必須である。今回、本発明者らはこのような点を鑑みて、新規にして高性能な電気化学的活性なラジカルポリマーを安価に合成することに成功し、これを用いて簡単に書き換え可能な不揮発性メモリー素子を製造する方法を見出した。さらに、ラジカルポリマー層のなかに誘電体、電子またはイオン伝導体、あるいは絶縁体のいずれかから選ばれた高分子薄膜を挿入し、且つこれを挟んでラジカルポリマー層と対峙するもう一方の活物質を堆積することによって、素子の記録保持性および/あるいは駆動安定性が飛躍的に改善されることを見出し、本発明に想到した。
【００１７】
本発明のメモリー素子は、陽極層と陰極層との間に、電気絶縁性のラジカルポリマーからなるスイッチング層を有することを特徴とする。有機材料を用いて簡便かつ歩留まりの高い工程で製造でき、かつオン／オフ比が高い、新規の不揮発性のメモリー素子を提供することができる。
【００１８】
また、本発明のメモリー素子は、前記スイッチング層と前記陽極層との間にホール注入輸送層を有すること、或いは、前記スイッチング層と前記陰極層との間に電子注入輸送層を有することにより、オン／オフ比を向上させることができる。
【００１９】
また、本発明のメモリー素子は、前記スイッチング層を２層に隔てる中間層を有し、この中間層は誘電体、電子またはイオン伝導体、あるいは絶縁体のいずれかから選ばれた材料からなることにより、素子の記録保持性および/あるいは駆動安定性を飛躍的に改善することができる。
【００２０】
また、本発明のメモリー素子は、前記スイッチング層と前記陽極層との間に中間層を有し、この中間層は誘電体、電子またはイオン伝導体、あるいは絶縁体から選ばれた材料からなること、或いは、前記スイッチング層と前記陰極層との間に中間層を有し、この中間層は誘電体、電子またはイオン伝導体、あるいは絶縁体のいずれかから選ばれた材料からなることにより、素子の記録保持性および/あるいは駆動安定性を改善することができる。
【００２１】
また、本発明のメモリー素子は、前記スイッチング層と前記陰極層との間にレドックス層を有すること、または前記スイッチング層と前記陽極層との間にレドックス層を有すること、或いは、さらに前記スイッチング層と前記レドックス層との間に中間層を有し、この中間層は誘電体、電子またはイオン伝導体、あるいは絶縁体のいずれかから選ばれた材料からなることにより、素子の記録保持性および/あるいは駆動安定性を改善することができる。
【００２２】
また、本発明のメモリー素子は、前記ラジカルポリマーはニトロキシドラジカルポリマーであることにより、応答特性を迅速にすることができる。
【００２３】
さらに、本発明のメモリー素子は、前記中間層はシアノエチル化ポリマーからなることにより、ラジカルポリマーとの適合性がよく、簡便かつ歩留まりの高い工程で製造できる。
【００２４】
本発明のメモリー素子の製造方法は、陽極層と陰極層との間に電気絶縁性のラジカルポリマーからなるスイッチング層を有し、このスイッチング層と前記陽極層との間にホール注入輸送層、前記スイッチング層と前記陰極層との間に電子注入輸送層を有するメモリー素子の製造方法であって、前記スイッチング層、前記ホール注入輸送層、前記電子注入輸送層を、湿式法により積層形成することにより、各層の膜質の均一性を維持することができ、簡便かつ歩留まりの高い工程で、メモリー素子を製造することができる。
【００２５】
また、本発明のメモリー素子の製造方法は、陽極層と陰極層との間に電気絶縁性のラジカルポリマーからなるスイッチング層を有し、前記スイッチング層を２層に隔てる中間層を有するメモリー素子の製造方法であって、前記スイッチング層、前記中間層を、湿式法により積層形成することにより、各層の膜質の均一性を維持することができ、簡便かつ歩留まりの高い工程で、メモリー素子を製造することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施例１のメモリー素子を示す模式図である。
【００２７】
【図２】同上メモリー素子の製造方法を示す流れ図である。
【００２８】
【図３】本発明の実施例２のメモリー素子を示す模式図である。
【００２９】
【図４】同上メモリー素子の製造方法を示す流れ図である。
【００３０】
【図５】本発明の実施例３のメモリー素子を示す模式図である。
【００３１】
【図６】同上メモリー素子の製造方法を示す流れ図である。
【００３２】
【図７】本発明の実施例４のメモリー素子を示す模式図である。
【００３３】
【図８】同上メモリー素子の製造方法を示す流れ図である。
【００３４】
【図９】本発明の実施例５のメモリー素子の電流−電圧特性曲線である。
【００３５】
【図１０】本発明の実施例６のメモリー素子の電流−電圧特性曲線である。
【００３６】
【図１１】本発明の実施例７のメモリー素子の電流−電圧特性曲線である。
【００３７】
【図１２】本発明の実施例９のメモリー素子の電流−電圧特性曲線である。
【００３８】
【図１３】本発明の実施例１０のメモリー素子の電流−電圧特性曲線である。
【００３９】
【図１４】同上逆バイアス電圧を印加したときの電流−電圧特性曲線である。
【００４０】
【図１５】本発明の実施例１４のメモリー素子の電圧−電流特性曲線である。
【００４１】
【図１６】本発明の実施例１５のメモリー素子の電圧−電流特性曲線である。
【００４２】
【図１７】本発明の実施例１６のメモリー素子の電圧−電流特性曲線である。
【発明を実施するための最良の形態】
【００４３】
以下、本発明のメモリー素子及びその製造方法について詳細に説明する。【００４４】
本発明のメモリー素子のスイッチング層を形成するラジカルポリマーとしては、絶縁性であって、かつ酸化還元が迅速・可逆的なラジカルポリマーが好ましく用いられる。発明者らは、このようなラジカルポリマーについて永年にわたって研究してきた（例えば、西出ら, 高分子, 51巻(63), 453項-459項 (1996)、H.Nishideら, Magnetic Propertues of Organic Materials, P.M.Lahti
編集, p285-303 (1999)など）が、本発明のメモリー素子には、ニトロキシドラジカル、アミニウムラジカル、フェノキシラジカルなどを含有するポリマーを用いることができる。【００４５】
これらの中では、ニトロキシドを含有するニトロキシドラジカルポリマーが好適に用いられる。その理由は、化１に示すように、一般にニトロキシドラジカルポリマーは、一電子酸化および一電子還元のいずれも可能であって、不対電子の可逆な酸化還元特性を示し、その酸化還元過程、すなわち応答特性は迅速で、かつ安定に長寿命で繰り返し可能であるからである。また、ニトロキシドラジカルポリマーは、大気下において２５０℃まで安定な取り扱いが可能であるという利点を有する。さらに、ニトロキシドラジカルポリマーは導電性が低く、これによってキャリヤを永続的に保持し得るからである。【００４６】
【化１】
0005007566.tif 000002
【００４７】
なお、本発明に用いられるラジカルポリマーは、上記のものに限定されるものではない。【００４８】
ニトロキシドラジカルを含有する有機高分子の合成方法としては、例えば、２，２，６，６−テトラメチルピペリジニルオキシラジカル（以下、これをＴＥＭＰＯと略す）を有機高分子とブレンドした分散体を作ることも考えられる。また、ＴＥＭＰＯに反応性基を導入し、それを重合可能なモノマーに共有結合でカップリングし、これを通常の方法で単独重合あるいはラジカルを持たないその他のモノマーと共重合として高分子量体とすることも可能である。そのような具体例として、化２に示すような反応例を示すことができる。【００４９】
【化２】
0005007566.tif 000003
【００５０】
本発明のメモリー素子は、陽極層と陰極層との間に、電気絶縁性のラジカルポリマーからなる薄膜のスイッチング層を有するものであり、電圧印加にともない高抵抗状態から低抵抗状態へ変化する。【００５１】
前述のように、従来の２−アミノ−４，５−イミダゾールジカルボニトリルを用いたメモリー素子や、７，７，８，８−テトラシアノキノンジメタンの銅錯体を用いたメモリー素子が電圧印加にともない高抵抗状態から低抵抗状態へ変化する機構は明らかにされていない。これに対し、本発明のメモリー素子においては、ラジカルポリマーからなるスイッチング層において陽極近傍のラジカルは酸化され、陰極近傍のラジカルは還元されるため、閾値電圧の印加によりある所定の電荷密度に到達し、スイッチング層内でカチオン状態およびアニオン状態が飽和して導電経路が形成されて、低抵抗状態が実現すると考えられる。そして、このような電荷が注入された状態の低抵抗状態では、絶縁性のスイッチング層は、いわば帯電した状態、すなわち低抵抗状態が永続的に維持されると考えられる。【００５２】
このように、本発明のメモリー素子は、陽極層と陰極層との間に印加する電圧が閾値以下のときに高抵抗状態であって、電圧が閾値以上になると高抵抗状態から低抵抗状態へ変化し、電圧が再び閾値以下になっても低抵抗状態を維持するように構成されている。【００５３】
本発明のメモリー素子の第１の実施形態として、スイッチング層と陽極層又は陰極層の間にバッファー層を設けることにより、スイッチング層と陽極層又は陰極層の間に良好な接触界面が形成され、オン／オフ比などの特性が向上する。具体的には、スイッチング層と陽極層の間には、バッファー層としてホール注入輸送性材料からなるホール注入輸送層を設け、スイッチング層と陰極層の間には、バッファー層として電子注入輸送性材料からなる電子注入輸送層を設けるとよい。【００５４】
化３に、本発明のメモリー素子に好適に用いられるニトロキシドラジカルポリマーの例を示す。なお、（ａ）は、ポリ（４−メタクリロイロキシ−２，２，６，６−テトラメチルピペリジン−１−オキシル）、（ｂ）は、ポリ（４−アクリロイロキシ−２，２，６，６−テトラメチルピペリジン−１−オキシル）、（ｃ）は、ポリ（４−Ｎ−ｔ−ブチル−Ｎ−オキシアミノスチレン）、（ｄ）は、ポリ（４−アクリロイルアミノ−２，２，６，６−テトラメチルピペリジン−１−オキシル）、（ｅ）は、ポリ（４−メタクリロイルアミノ−２，２，６，６−テトラメチルピペリジン−１−オキシル）、（ｆ）は、ポリ（３，５−ジ−（Ｎ−ｔ−ブチル−Ｎ−オキシルアミノ）スチレン）、（ｇ）は、ポリ（Ｎ−ｔ−ブチルメタクリロイルアミン−Ｎ−オキシル）、（ｈ）は、ポリ（２，２，３，３−テトラメチルエチレンニトロキシド）である。【００５５】
【化３】
0005007566.tif 000004
【００５６】
なお、ラジカルポリマーはいずれもモノマー単位当たり１０％以上のラジカルを有することが望ましく、７０％から１００％が適切である。【００５７】
また、本発明のメモリー素子に用いられるラジカルポリマーは、高分子量のものが好適に用いられる。分子量は数千以上が望ましいが、１万〜数十万が適切である。このように、十分に分子量の高いラジカルポリマーを用いることにより、湿式法による簡便な成膜工程が可能になる。【００５８】
湿式法とは、有機高分子の薄膜を形成するための公知の技術であって、一般に、スピンコート法、インクジェット法、その他、各種印刷法などが知られている。この湿式法によれば、ラジカルポリマーによって形成されるスイッチング層の膜質の均一性およびアモルファス安定性が維持され、歩留まりが高くかつ量産性に適し、かつ低コストでのメモリー素子の製造が可能である。【００５９】
さらに、スイッチング層を形成するラジカルポリマーや、ホール注入輸送層、電子注入輸送層を形成する有機材料の溶媒への溶解性の差を巧みに利用することにより、スイッチング層、ホール注入輸送層、電子注入輸送層を湿式法により積層することが可能となる。また、湿式法によりスイッチング層、ホール注入輸送層、電子注入輸送層を積層形成することにより、スイッチング層とホール注入輸送層、又は電子注入輸送層との界面における平坦性かつ接着性が期待され、オン／オフ比の増大が実現されるばかりでなく、メモリー素子の寿命特性も大幅に延長される。【００６０】
本発明のメモリー素子に用いられるラジカルポリマーの溶媒への溶解性については、極性有機溶媒に可溶であり、水に不溶であるのが好ましい。非極性有機溶媒であるベンゼン、トルエンなどにも不溶である場合は、非極性有機溶媒に可溶な電子注入輸送層の積層も容易となるので、さらに好ましい。【００６１】
本発明のメモリー素子のホール注入輸送層を構成するホール注入輸送性材料としては、ホール注入輸送層に積層されるラジカルポリマーの溶媒に対する溶解度に応じて適宜選択されるが、ラジカルポリマーが水に不溶である場合には、水溶性のホール注入輸送性のポリマーが望ましい。例えば、ポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）とポリ（スチレンスルホン酸）（ＰＳＳ）の混合物（ＰＥＤＯＴ：ＰＳＳ）、ポリ(アニリン)：ＰＳＳ混合物、側鎖にアルキルスルホン酸を置換したポリチオフェン、またはポリピロール誘導体などが挙げられる。【００６２】
本発明のメモリー素子の電子注入輸送層を構成する電子注入輸送性材料は、特に制限されないが、トリス（８−ヒドロキシキノリナート）アルミニウム、ポリ［２−メトキシ−５−（２’−エチルヘキシルオキシ）−１，４−フェニレンビニレン］（ＭＥＨ−ＰＰＶ）、フェナントロリン誘導体などが挙げられる。【００６３】
本発明のメモリー素子の陽極層を構成する材料としては、インジウム−スズ酸化物（ＩＴＯ）などの酸化物半導体などが挙げられる。また、本発明のメモリー素子の陰極層を構成する材料は、特に制限されないが、アルミニウム、カルシウム、セシウム、フッ化リチウム／アルミニウムなどを用いることができる。【００６４】
また、本発明のメモリー素子の第２の実施形態として、スイッチング層の中間にスイッチング層を２層に隔てる中間層として、誘電体、電子またはイオン伝導体、あるいは絶縁体のいずれかから選ばれた材料からなる薄膜を挟んだ多層構造とすることにより、素子の記録保持性および/あるいは駆動安定性が飛躍的に改善される。【００６５】
或いは、中間層によって２層に隔てられたスイッチング層の一方をレドックス層としても、素子の記録保持性および/あるいは駆動安定性が改善される効果を有する。具体的には、スイッチング層と陰極層との間にレドックス層を配置し、さらにスイッチング層とレドックス層との間に中間層を配置すればよい。または、スイッチング層と陽極層との間にレドックス層を配置し、さらにスイッチング層とレドックス層との間に中間層を配置すればよい。【００６６】
または、中間層によって２層に隔てられたスイッチング層の一方を省略しても、中間層の存在によって素子の記録保持性および/あるいは駆動安定性が改善される効果を有する。具体的には、スイッチング層と陽極層との間に中間層を配置し、中間層と陽極層との間には層を設けなければよい。または、スイッチング層と陰極層との間に中間層を配置し、中間層と陰極層との間に層を設けなければよい。【００６７】
さらには、中間層を省略して、スイッチング層と陰極層との間、またはスイッチング層と陽極層との間にレドックス層を配置しただけの構成としても、レドックス層の存在によって素子の記録保持性および/あるいは駆動安定性が改善される効果を有する。【００６８】
なお、レドックス層とは、レドックス剤を含有する層のことをいい、レドックス剤とは、電子、ホールを受け取る電気化学的活性を有する化合物全般のことをいう。【００６９】
ここで、レドックス層に含有されるレドックス剤としては、フェロセン、ヒドロキノン、キノン、カテコール、ビオローゲン、フェノチアジン、ニコチン酸アミド、などの有機系化合物、プルシアンブルー、三酸化タングステン、などの金属含有化合物、或いは、その他の電子受容性または電子供与性基を有する化合物を挙げることができる。このような化合物を、有機高分子とブレンドするか、共有結合で有機高分子の骨格に導入するかのいずれかの方法でレドックス層に含有させることができる。または、レドックス剤を蒸着することによりレドックス層を形成してもよい。【００７０】
また、中間層として有用な材料として、１ｋＨｚにおける誘電率が７以上のポリマーが挙げられる。このようなポリマーを溶媒に溶解して、スピンコート法で膜厚が２００ｎｍ以下の薄膜として、２層のスイッチング層の間、スイッチング層とレドックス層の間、スイッチング層と陽極層の間、或いは、スイッチング層と陰極層の間に挟む形で積層形成することで、中間層を形成することができる。中間層の膜厚は２００ｎｍを超えない範囲で、できるだけ薄い方が好ましいが、均一膜として積層化する必要から、最低２０ｎｍ程度の膜厚が求められる。ここで、このような目的に有用な高誘電体の例としては、ポリフッ化ビニリデン、ポリジメチルシロキサン、シアノエチルセルロース、シアノエチルポリビニルアルコール、などを例示することができる。なかでも、ラジカルポリマーとの適合性、スピンコートの容易性、コストなどを勘案すると、シアノエチル化ポリマーが好適である。このほか、中間層として用いられる高誘電体は、セラミックスであってもよい。【００７１】
さらに、上記の高誘電体のほかに、中間層として有用な別の材料として、電子伝導体が挙げられる。すなわち、中間層としてアルミニウム蒸着膜などの金属層を用いた場合にも、素子の記録保持性および/あるいは駆動安定性が大幅に改善される。このような中間層を形成する場合は、蒸着などの手段により均一膜を形成すればよい。また、中間層としてイオン伝導体を用いる場合は、ガラス転移点の低い高分子（例えば、酸化ポリエチレン残基を有するポリマーなど）にリチウムをはじめとするアルカリ金属イオンを含む塩を含有した材料を溶液塗布法により均一膜を形成すればよい。【００７２】
さらに、中間層として有用な別の材料として、絶縁体が挙げられる。すなわち、中間層としてポリスチレン、ポリアクリレート、などの絶縁性高分子を数十から数百ナノメートルオーダーの薄膜として溶液塗布することによって、素子の記録保存性が大幅に改善される。【００７３】
本発明のメモリー素子は、ラジカルポリマーという従来この分野では用いられたことのない新しい材料をメモリー層、すなわちスイッチング層に使っているのが特徴である。このラジカルポリマーは、電子およびホールのいずれの注入も可能な、一種のレドックス剤である。【００７４】
上記の第２の実施形態では、このようなラジカルポリマーの電気化学的に活性な性質を利用して、スイッチング層の中間に、スイッチング層を２層に隔てる中間層として、誘電体、電子またはイオン伝導体、あるいは絶縁体のいずれかから選ばれた材料からなる薄膜を挟んだ多層構造したバイポーラセルの素子構成、又は、中間層によって２層に隔てられたスイッチング層の一方をレドックス層としたバイポーラセルの素子構成を基本構造としている。【００７５】
これに電圧を印加して、電子およびホールを注入すると、素子は低抵抗状態（オン状態）にセットされ、逆性電圧を印加すると元の高抵抗状態（オフ状態）に戻るといったスイッチングが可逆的に起こる。メモリー素子が不揮発性であるためには、自己放電性が低く、オン状態が開放電位下で長時間安定に持続する必要があるが、中間層によって電子とホールの再結合が防止され、この目的が達成される。一般に、誘電率の高い膜は、正負の電荷をそれぞれ膜の両側に安定に分離させることができ、この性質を中間層に利用することできる。【００７６】
上記のバイポーラセルの基本構造の変形として、中間層によって２層に隔てられたスイッチング層の一方、又はレドックス層を省略し、１層だけのスイッチング層を有するモノポーラセルの構造とすることも可能である。このようなモノポーラセルにおいては、高誘電体からなる中間層をスイッチング層と陽極層又は陰極層の間に配置することで、記録保持性および/あるいは駆動安定性が改善される。【００７７】
この場合の中間層の役割は、上記のバイポーラセルの中間層の役割と基本的に同じである。すなわち、スイッチング層のラジカルポリマーに一方の電荷（特にホール）が注入されると、中間層を挟んで配置された陽極層上又は陰極層上に発生した電荷（特に電子のもつ負電荷）は、陽極層上又は陰極層と、中間層との間に蓄えられる。【００７８】
さらに、中間層を省略する場合には、スイッチング層のラジカルポリマーのラジカルサイト間距離を適切に設定する。電圧印加の状態ではラジカルサイト間の電子またはホールのホッピングが可能であるが、電位開放時にはそのようなホッピングが不可能なようにラジカルポリマーの分子構造を精密設計することで、記録保持性を改善することができる。【００７９】
この場合、セルの構造上はモノポーラであるが、作用機構的にはバイポーラであり、スイッチング層のラジカルポリマーには電子とホールが同時に注入されるが、ラジカルサイト間の電子またはホールのホッピング動が不可能なように構成することで、記録保持性が良くなる。なお、ラジカルサイト間の距離をコントロールするためには、ラジカルモノマーを非ラジカルモノマー（例えば、スチレン、メタクリレート、など）と共重合すればよい。【００８０】
以下の具体的実施例により、本発明をさらに詳細に説明するが、本発明は下記の実施例に限定されるものではなく、種々の変形実施が可能である。
【実施例１】
【００８１】
図１に、本発明の実施例１に係る３層積層構造を有するメモリー素子の模式図を示す。10はメモリー素子であって、陽極層12、ホール注入輸送層13、スイッチング層14、電子注入輸送層15、陰極層16が、順に基板11の上に積層された積層構造を有している。各層12，13，14，15，16は、１〜１０００ｎｍの膜厚を有している。なお、基板11の例としては、ガラス基板、石英基板などが挙げられる。【００８２】
図２に、メモリー素子10の製造方法の流れ図を示す。メモリー素子10の製造においては、まず、陽極層形成工程Ｓ１１において、基盤11上に陽極層12を形成する。そして、ホール注入輸送層形成工程Ｓ１２にて、陽極層12の上に湿式法でホール注入輸送層13を形成する。例えば、ホール注入輸送層13を形成するホール注入輸送性材料の溶液を陽極層12の上に塗布した後、加熱真空乾燥させて薄膜を形成する。【００８３】
つぎに、スイッチング層形成工程Ｓ１３において、ホール注入輸送層13の上にスイッチング層14を形成する。具体的には、スイッチング層14を形成するラジカルポリマーをホール注入輸送層13上に溶液状態で塗布し、加熱真空乾燥を経て、スイッチング層14を成膜する。ここで塗布されるラジカルポリマーは、スイッチング層14の上に電子注入輸送層15が塗布される際の溶媒に対して不溶性のラジカルポリマーが適宜選択される。また、ラジカルポリマーの溶媒は、ホール注入輸送層13を形成するホール注入輸送性材料に対する溶解性が低いものが適宜選択される。ラジカルポリマーの溶媒としては、例えば、クロロホルム、ＴＨＦ、１，２-ジクロロエタンなどが挙げられる。【００８４】
つぎに、電子注入輸送層形成工程Ｓ１４において、スイッチング層14の上に電子注入輸送層15を形成する。具体的には、電子注入輸送層15を形成する電子注入輸送性材料を溶液状態から塗布した後、真空下で加熱乾燥し、スイッチング層14上に電子注入輸送層15を成膜する。電子注入輸送性材料の溶媒は、スイッチング輸送層14を構成するラジカルポリマーに対する溶解性が低いものが適宜選択される。例えば、トルエン、ｐ−キシレンなどが挙げられる。【００８５】
つぎに、陰極層形成工程Ｓ１５において、電子注入輸送層15の上に陰極層16を形成する。陰極層16の形成法は特に制限されないが、真空蒸着やスパッタリングなどにより、必要に応じて所定のマスクを介して、陰極層16を形成してもよい。【００８６】
このようにして製造されたメモリー素子10における陽極層12と陰極層16の間に電圧を印加・掃引すると、所定の閾値電圧において電気伝導率が急激に変化する。具体的には、０Ｖから正バイアスへ印加電圧を掃引すると、閾値電圧にて電流値が急激（１桁以上）上昇する。すなわち、閾値電圧にて高抵抗状態から低抵抗状態に変化し、この低抵抗状態は逆バイアスの電圧を印加するまで永続的に保持される。ここで、正バイアスとは、陰極層に対して陽極層が高電位にある電位状態であり、逆バイアスとは、陽極層に対して陰極層が高電位にある電位状態である。【００８７】
また、本実施例のメモリー素子10は、スイッチング特性を示す。ここで、スイッチング特性とは、低抵抗状態（オン状態）にある素子に逆バイアスへ印加電圧を掃引することで、高抵抗状態（オフ状態）とした後、再度正バイアスへ印加電圧を掃引した際に、閾値電圧にて高抵抗状態から低抵抗状態への変化を示す特性である。【００８８】
以上のように、本実施例のメモリー素子によれば、陽極層12と陰極層16との間に、電気絶縁性のラジカルポリマーからなるスイッチング層14を有することで、有機材料を用いて簡便かつ歩留まりの高い工程で製造でき、かつオン／オフ比が高い、新規の不揮発性のメモリー素子を提供することができる。【００８９】
また、前記スイッチング層14と前記陽極層12との間にホール注入輸送層13、前記スイッチング層14と陰極層16との間に電子注入輸送層15を有することで、オン／オフ比を向上させることができる。【００９０】
また、ラジカルポリマーはニトロキシドラジカルポリマーであることで、応答特性を迅速にすることができる。【００９１】
さらに、本実施例のメモリー素子の製造方法によれば、スイッチング層14、ホール注入輸送層13、電子注入輸送層15を、湿式法により積層形成することで、各層13，14，15の膜質の均一性を維持することができ、簡便かつ歩留まりの高い工程で、メモリー素子を製造することができる。
【実施例２】
【００９２】
図３に、本発明の実施例２に係る２層積層構造を有するメモリー素子の模式図を示す。20はメモリー素子であって、陽極層22、ホール注入輸送層23、スイッチング層24、陰極層26が、順に基板21の上に積層された積層構造を有している。各層22，23，24，26は、１〜１０００ｎｍの膜厚を有している。【００９３】
図４に、メモリー素子20の製造方法の流れ図を示す。メモリー素子20の製造においては、まず、陽極層形成工程Ｓ２１において、基盤21上に陽極層22を形成する。そして、ホール注入輸送層形成工程Ｓ２２にて、陽極層22の上に湿式法でホール注入輸送層23を形成する。例えば、ホール注入輸送層23を形成するホール注入輸送性材料の溶液を陽極層22の上に塗布した後、加熱真空乾燥させて薄膜を形成する。ここで塗布されるホール注入輸送性材料は、ホール注入輸送層23の上にスイッチング層24が塗布される際の溶媒に対して不溶性のホール注入輸送性材料が適宜選択される。【００９４】
つぎに、スイッチング層形成工程Ｓ２３において、ホール注入輸送層23の上にスイッチング層24を形成する。具体的には、スイッチング層14を形成するラジカルポリマーをホール注入輸送層23上に溶液状態で塗布し、加熱真空乾燥を経て、スイッチング層24を成膜する。ラジカルポリマーの溶媒は、ホール注入輸送層23を形成するホール注入輸送性材料に対する溶解性が低いものが適宜選択される。【００９５】
つぎに、陰極層形成工程Ｓ２５において、スイッチング層24の上に陰極層26を形成する。陰極層26の形成法は特に制限されないが、真空蒸着やスパッタリングなどにより、必要に応じて所定のマスクを介して、陰極層26を形成してもよい。【００９６】
このようにして製造されたメモリー素子20における陽極層22と陰極層26の間に電圧を印加・掃引すると、所定の閾値電圧において電気伝導率が急激に変化する。具体的には、０Ｖから正バイアスへ印加電圧を掃引すると、閾値電圧にて電流値が急激（１桁以上）に上昇する。すなわち、閾値電圧にて高抵抗状態から低抵抗状態に変化し、この低抵抗状態は逆バイアスの電圧を印加するまで永続的に保持される。【００９７】
以上のように、本実施例のメモリー素子によれば、陽極層22と陰極層26との間に、電気絶縁性のラジカルポリマーからなるスイッチング層24を有することで、有機材料を用いて簡便かつ歩留まりの高い工程で製造でき、かつオン／オフ比が高い、新規の不揮発性のメモリー素子を提供することができる。【００９８】
また、前記スイッチング層24と前記陽極層22との間にホール注入輸送層23を有することで、オン／オフ比を向上させることができる。
【実施例３】
【００９９】
図５に、本発明の実施例３に係る２層積層構造を有するメモリー素子の模式図を示す。30はメモリー素子であって、陽極層32、スイッチング層34と、電子輸送層35、陰極層36が、順に基板31の上に積層された積層構造を有している。各層32，34，35，36は、１〜１０００ｎｍの膜厚を有している。【０１００】
図６に、メモリー素子30の製造方法の流れ図を示す。メモリー素子30の製造においては、まず、陽極層形成工程Ｓ３１において、基盤31上に陽極層32を形成する。そして、スイッチング層形成工程Ｓ３３において、陽極層32の上にスイッチング層34を形成する。具体的には、スイッチング層34を形成するラジカルポリマーを陽極層32上に溶液状態で塗布し、加熱真空乾燥を経て、スイッチング層34を成膜する。ここで塗布されるラジカルポリマーは、スイッチング層34の上に電子注入輸送層35が塗布される際の溶媒に対して不溶性のラジカルポリマーが適宜選択される。【０１０１】
つぎに、電子注入輸送層形成工程Ｓ３４において、スイッチング層34の上に電子注入輸送層35を形成する。具体的には、電子注入輸送層35を形成する電子注入輸送性材料を溶液状態から塗布した後、真空下で加熱乾燥し、スイッチング層34上に電子注入輸送層35を成膜する。電子注入輸送性材料の溶媒は、スイッチング輸送層34を構成するラジカルポリマーに対する溶解性が低いものが適宜選択される。【０１０２】
つぎに、陰極層形成工程Ｓ３５において、電子注入輸送層35の上に陰極層36を形成する。陰極層36の形成法は特に制限されないが、真空蒸着やスパッタリングなどにより、必要に応じて所定のマスクを介して、陰極層36を形成してもよい。【０１０３】
このようにして製造されたメモリー素子30における陽極層32と陰極層36の間に電圧を印加・掃引すると、所定の閾値電圧において電気伝導率が急激に変化する。具体的には、０Ｖから正バイアスへ印加電圧を掃引すると、閾値電圧にて電流値が急激（１桁以上）に上昇する。すなわち、閾値電圧にて高抵抗状態から低抵抗状態に変化し、この低抵抗状態は逆バイアスの電圧を印加するまで永続的に保持される。【０１０４】
以上のように、本実施例のメモリー素子によれば、陽極層32と陰極層36との間に、電気絶縁性のラジカルポリマーからなるスイッチング層34を有することで、有機材料を用いて簡便かつ歩留まりの高い工程で製造でき、かつオン／オフ比が高い、新規の不揮発性のメモリー素子を提供することができる。【０１０５】
また、前記スイッチング層34と陰極層36との間に電子注入輸送層35を有することで、オン／オフ比を向上させることができる。
【実施例４】
【０１０６】
図７に、本発明の実施例４に係る単層型のメモリー素子の模式図を示す。40はメモリー素子であって、陽極層42、スイッチング層44、陰極層46が、順に基板41の上に積層された積層構造を有している。各層42，44，46は、１〜１０００ｎｍの膜厚を有している。【０１０７】
図８に、メモリー素子40の製造方法の流れ図を示す。メモリー素子40の製造においては、まず、陽極層形成工程Ｓ４１において、基盤41上に陽極層42を形成する。そして、スイッチング層形成工程Ｓ４３において、陽極層42の上にスイッチング層44を形成する。具体的には、スイッチング層44を形成するラジカルポリマーを陽極層42上に溶液状態で塗布し、加熱真空乾燥を経て、スイッチング層44を成膜する。【０１０８】
つぎに、陰極層形成工程Ｓ４５において、スイッチング層44の上に陰極層46を形成する。陰極層46の形成法は特に制限されないが、真空蒸着やスパッタリングなどにより、必要に応じて所定のマスクを介して、陰極層46を形成してもよい。【０１０９】
このようにして製造されたメモリー素子20における陽極層42と陰極層46の間に電圧を印加・掃引すると、所定の閾値電圧において電気伝導率は急激に変化する。具体的には、０Ｖから正バイアスへ印加電圧を掃引すると、閾値電圧にて電流値が急激（１桁以上）に上昇する。すなわち、閾値電圧にて高抵抗状態から低抵抗状態に変化し、この低抵抗状態は逆バイアスの電圧を印加するまで永続的に保持される。【０１１０】
以上のように、本実施例のメモリー素子によれば、陽極層42と陰極層46との間に、電気絶縁性のラジカルポリマーからなるスイッチング層44を有することで、有機材料を用いて簡便かつ歩留まりの高い工程で製造でき、かつオン／オフ比が高い、新規の不揮発性のメモリー素子を提供することができる。
【実施例５】
【０１１１】
＜２層構造を有するメモリー素子20の作製＞
ガラス基板上にＩＴＯ層（１５０ｎｍ）が予め形成されている基板（２５×２５×１ｍｍ、旭硝子社製）をスピンコーターに設置した。基板上にＰＥＤＯＴ：ＰＳＳ溶液（Bayer
Material Science社製、商品名ＢＡＹＴＲＯＮ Ｐ）を回転数１２００回転／秒にて６０秒スピンコートした後、真空下１２０℃で１．５時間乾燥させることで、基板上にＰＥＤＯＴ：ＰＳＳ薄膜４０ｎｍを作製した。その上に、ポリ（２，２，６，６−テトラメチルピペリジニルオキシメタクリレート）（ＰＴＭＡ）のクロロホルム溶液５ｇ／Ｌを回転数１０００回転／秒にて６０秒スピンコートした後、真空にて５０℃で１．０時間乾燥させることで、基板上にＰＴＭＡの薄膜を３０ｎｍの厚さで作製した。上述のようにＩＴＯ／ＰＴＭＡ構造が形成された基板を真空蒸着器のチャンバ内の基板ホルダに設置した。チャンバ内の電極に、Ａｌを巻き付けたフィラメントを取り付けた。つぎに、チャンバ内を減圧し、真空度１〜３×１０−５Ｐａの範囲にて、蒸着速度５〜７Å／秒、陰極となるアルミニウムを膜厚１２００ｎｍ基板に蒸着させた。蒸着終了後、チャンバ内を大気圧に戻し、基板を取り出した。以上のようにして、ガラス基板上に、ＩＴＯ（１５０ｎｍ）／ＰＥＤＯＴ：ＰＳＳ（４０ｎｍ）／ＰＴＭＡ（３０ｎｍ）／Ａｌ（１２０ｎｍ）の２層積層構造を有するメモリー素子20が作製された。【０１１２】
＜電流−電圧特性＞
前記のようにして作製されたメモリー素子20について、デジタルソース・メータ（2400-C Source Meter、KEITHLEY社製）を用いて、メモリー素子のＩＴＯを陽極とし、Ａｌを陰極とし、電流−電圧測定を行った。具体的には、メモリー素子の電極層間に印加される電圧を、０〜２０Ｖの範囲にて１．０Ｖずつ上昇させて、この間にメモリー素子に流れる電流を測定し、図９に示す電流−電圧特性曲線が得られた。閾値電圧は３〜５Ｖであり、正バイアス印加電圧３Ｖまでは、電流値は１０−５Ａの高抵抗状態にあったが、正バイアス電圧５Ｖにおいて、電流値は１０−２Ａと１０３倍上昇し、低抵抗状態に変化した（矢印（１））。またそれ以上の電圧印加では同様の低抵抗状態を維持した（矢印（２））。つぎに再度正バイアス電圧を印加したところ、低抵抗状態を維持し（矢印（３））、繰り返し正バイアス電圧を印加しても低抵抗状態は維持され（矢印（４））、メモリー特性を示した。
【実施例６】
【０１１３】
＜２層構造を有するメモリー素子20の作製−２＞
ＰＴＭＡ薄膜の厚さを３０ｎｍに代えて１０ｎｍとした以外は、実施例５と同様にしてメモリー素子を作製した。膜厚３０ｎｍのＰＴＭＡ薄膜は、ＰＴＭＡのクロロホルム溶液５ｇ／Ｌを回転数４０００回転／秒にて６０秒スピンコートした後、真空にて５０℃で１．０時間乾燥させることで形成した。【０１１４】
＜電流−電圧特性＞
作製されたメモリー素子20の電極層間に印加される電圧を０〜２０Ｖの範囲にて１．０Ｖずつ上昇させて実施例５と同様にして電流−電圧測定を行い、図１０に示す電流−電圧特性曲線が得られた。閾値電圧は３〜５Ｖであり、正バイアス印加電圧３Ｖにおいて、電流値は１０−４Ａの高抵抗状態にあったが、正バイアス電圧５Ｖにおいて、電流値は１０−１Ａと１０３上昇し、低抵抗状態に変化した（矢印（１））。またそれ以上の電圧印加では同様の低抵抗状態を維持した（矢印（２））。つぎに再度正バイアス電圧を印加したところ、低抵抗状態を維持し（矢印（３））、繰り返し正バイアス電圧を印加しても低抵抗状態は維持され（矢印（４））、メモリー特性を示した。
【実施例７】
【０１１５】
＜２層構造を有するメモリー素子30の作製＞
実施例６と同様にして、スピンコート法によって基板上にＰＴＭＡ薄膜を１０ｎｍの厚さで成膜した。その上にＭＥＨ−ＰＰＶのトルエン溶液１７ｇ／Ｌを回転数１０００回転／秒にて３秒スピンコートした後で、真空下１２０℃で１．５時間乾燥させることで、基板上にＭＥＨ−ＰＰＶ薄膜を２５ｎｍの厚さで成膜した。最後に陰極としてＡｌを実施例５と同様にして形成した。以上のようにしてガラス基板上に、ＩＴＯ（１５０ｎｍ）／ＰＴＭＡ（１０ｎｍ）／ＭＥＨ−ＰＰＶ（２５ｎｍ）／Ａｌ（１２０ｎｍ）の２層積層構造を有するメモリー素子30が作製された。【０１１６】
＜電流−電圧特性＞
作製されたメモリー素子30の電極層間に印加される電圧を０〜８Ｖの範囲にて０．４Ｖずつ上昇させて実施例５と同様にして電流−電圧測定を行い、図１１に示す電流−電圧特性曲線が得られた。閾値電圧は１〜２Ｖであり、正バイアス印加電圧１Ｖにおいて、電流値は１０−７Ａの高抵抗状態にあったが、正バイアス電圧２Ｖ以下では、電流値は１０−３Ａと１０４倍上昇し、低抵抗状態に変化した（矢印（１））。またそれ以上の電圧印加では同様の低抵抗状態を維持した（矢印（２））。つぎに再度正バイアス電圧を印加したところ、低抵抗状態を維持し（矢印（３））、繰り返し正バイアス電圧を印加しても低抵抗状態は維持され（矢印（４））、メモリー特性を示した。
【実施例８】
【０１１７】
＜単層型のメモリー素子40の作製＞
実施例６と同様にして、スピンコート法によって基板上にＰＴＭＡ薄膜を１０ｎｍの厚さで成膜した。さらに陰極のＡｌを実施例５と同様にして形成した。以上のようにしてガラス基板上に、ＩＴＯ（１５０ｎｍ）／ＰＴＭＡ（１０ｎｍ）／Ａｌ（１２０ｎｍ）の単層型メモリー素子40が作製された。【０１１８】
＜電流−電圧特性＞
作製されたメモリー素子40の電極層間に印加される電圧を０〜１０Ｖの範囲にて０．５Ｖずつ上昇させて実施例５と同様にして電流−電圧測定を行った。結果、図９〜図１１と同様の電流−電圧特性曲線が得られた。また、閾値電圧は５〜６Ｖであり、正バイアス印加電圧５Ｖまでは、電流値は１０−１Ａの高抵抗状態にあったが、正バイアス電圧６Ｖにおいて、電流値は１００Ａと１０１倍上昇し、低抵抗状態に変化した。またそれ以上の電圧印加では同様の低抵抗状態を維持した。つぎに再度正バイアス電圧を印加したところ、低抵抗状態を維持し、繰り返し正バイアス電圧を印加しても低抵抗状態は維持され、メモリー特性を示した。
【実施例９】
【０１１９】
＜３層積層構造を有するメモリー素子10の作製＞
実施例６と同様に、基板上にＰＥＤＯＴ：ＰＳＳ（４０ｎｍ）、ＰＴＭＡ（１０ｎｍ）を積層させた。その上に、実施例７と同様に膜厚２５ｎｍのＭＥＨ−ＰＰＶ薄膜を成膜し、最後に陰極のＡｌを実施例５と同様にして形成した。以上のようにしてガラス基板上に、ＩＴＯ（１５０ｎｍ）／ＰＥＤＯＴ：ＰＳＳ（３５ｎｍ）／ＰＴＭＡ（１０ｎｍ）／ＭＥＨ−ＰＰＶ（２５ｎｍ）／Ａｌ（１２０ｎｍ）の３層積層構造を有するメモリー素子10が作製された。【０１２０】
＜電流−電圧特性＞
作製されたメモリー素子10の電極層間に印加される電圧を０〜１５Ｖの範囲にて０．７５Ｖずつ上昇させて実施例５と同様にして電流−電圧測定を行い、図１２に示す電流−電圧特性曲線が得られた。閾値電圧は４〜６Ｖであり、正バイアス印加電圧４Ｖにおいて、電流値は１０−５Ａの高抵抗状態にあったが、正バイアス電圧６Ｖにおいて、電流値は１０−２Ａと１０３上昇し、低抵抗状態に変化した（矢印（１））。またそれ以上の電圧印加では同様の低抵抗状態を維持した（矢印（２））。つぎに再度正バイアス電圧を印加したところ、低抵抗状態を維持し（矢印（３））、繰り返し正バイアス電圧を印加しても低抵抗状態は維持され（矢印（４））、メモリー特性を示した。
【実施例１０】
【０１２１】
＜３層積層構造を有するメモリー素子10の作製−２＞
ＰＴＭＡの膜厚１０ｎｍに代えて２０ｎｍとした以外は、実施例９と同様にしてメモリー素子10を作製した。膜厚２０ｎｍのＰＴＭＡ薄膜は、ＰＴＭＡのクロロホルム溶液５ｇ／Ｌを回転数２０００回転／秒にて６０秒スピンコートした後、真空にて５０℃で１．０時間乾燥させることで形成した。【０１２２】
＜電流−電圧特性＞
作製されたメモリー素子10の電極層間に印加される電圧を０〜２０Ｖの範囲にて１．０Ｖずつ上昇させて実施例５と同様にして電流−電圧測定を行い、図１３に示す電流−電圧特性曲線が得られた。閾値電圧は３〜６Ｖであり、正バイアス印加電圧３Ｖにおいて、電流値は１０−５Ａの高抵抗状態にあったが、正バイアス電圧６Ｖにおいて、電流値は１０−２Ａと１０３上昇し、低抵抗状態に変化した（矢印（１））。またそれ以上の電圧印加では同様の低抵抗状態を維持した（矢印（２））。つぎに再度正バイアス電圧を印加したところ、低抵抗状態を維持し（矢印（３））、繰り返し正バイアス電圧を印加しても低抵抗状態は維持され（矢印（４））、メモリー特性を示した。【０１２３】
また、逆バイアス電圧印加すると、メモリーのオン／オフ比は大きくないもののスイッチング特性を示し、図１４に示す電流−電圧特性曲線が得られた。具体的には、正バイアス電圧を印加して、一度高抵抗状態から低抵抗状態に変化させ、再度正バイアス電圧を印加したところ、低抵抗状態を維持した（矢印（１））。つぎに逆バイアス電圧を印加した後（矢印（２））、正バイアス電圧を印加した。結果、印加電圧８Ｖにおいて、電流値は１０−３Ａの高抵抗状態に戻り、低抵抗状態にあるメモリーは消去された。正バイアス電圧１０Ｖにおいて、電流値は１０−２Ａと１０１倍上昇し、低抵抗状態に変化した（矢印（３））。またそれ以上の電圧印加では同様の低抵抗状態を維持した（矢印（４））。つぎに再度正バイアス電圧を印加したところ、低抵抗状態は維持され（矢印（５））、スイッチング特性を示した。
【実施例１１】
【０１２４】
＜３層積層構造を有するメモリー素子10の作製−３＞
ＰＴＭＡの膜厚１０ｎｍに代えて３０ｎｍとした以外は、実施例９と同様にしてメモリー素子を作製した。膜厚３０ｎｍのＰＴＭＡ薄膜は実施例５と同様にして成膜した。【０１２５】
＜電流−電圧特性＞
作製されたメモリー素子10の電極層間に印加される電圧を０〜１２Ｖの範囲にて０．６Ｖずつ上昇させて実施例５と同様にして電流−電圧測定を行い、実施例１０で作製したメモリー素子で得た図１３と同様な電流−電圧特性曲線が得られた。閾値電圧は６〜８Ｖであり、正バイアス印加電圧６Ｖにおいて、電流値は１０−４Ａの高抵抗状態にあったが、正バイアス電圧８Ｖにおいて、電流値は１０−２Ａと１０２上昇し、低抵抗状態に変化した。またそれ以上の電圧印加では同様の低抵抗状態を維持した。つぎに再度正バイアス電圧を印加したところ、低抵抗状態を維持し、繰り返し正バイアス電圧を印加しても低抵抗状態は維持され、メモリー特性を示した。【０１２６】
＜評価＞
本発明の第１の実施形態としての実施例５〜１１のメモリー素子は、電気絶縁性のラジカルポリマーを用いて、膜質の均一性を維持しつつ、かつ湿式法により簡便に作成され、良好なメモリー特性を示した。実施例８はＰＴＭＡ単層素子であるが、実施例５〜７、９〜１１のようにＰＴＭＡに電荷注入輸送性ポリマーであるＰＥＤＯＴ：ＰＳＳおよび／またはＭＥＨ−ＰＰＶを積層させることで、メモリーのオン／オフ比は１０１倍から最大１０4倍まで飛躍的に向上した。また、実施例１０のように、３層構造を形成することで、スイッチング特性も示した。
【実施例１２】
【０１２７】
＜ＰＴＭＡ単独重合体の合成＞【０１２８】
【化４】
0005007566.tif 000005
【０１２９】
上記の化４に示すスキーム（１）に従って、ＰＴＭＡ単独重合体を合成した。すなわち、２，２，６，６−テトラメチルー４−ヒドロキシピペリジン−１−オキシル（１）とメタクリル酸クロライドとの反応でモノマー（２）を合成し、フェニルマグネシウムブロマイドを重合開始剤としてモノマー（２）をアニオン重合し、モノマー（２）の単独重合体であるＰＴＭＡ（３）を赤色粉末として得た。得られたＰＴＭＡの分子量はＭｎ＝２１，０００（Ｍｗ／Ｍｎ＝１．２）であった。また、ＴＨＦ、クロロホルム、乳酸エチルなどの有機溶媒に可溶であった。ＥＳＲの測定において、ｇ＝２．００付近に単峰性スペクトルを示し、ラジカルが予想通りに定量的に導入されていることが確認された。
【実施例１３】
【０１３０】
＜ＣｏＰＴＭＡ共重合体の合成＞
実施例１２の方法で合成したモノマー（２）とメタクリル酸メチル（以下、ＭＭＡと略す）をモル比で３０：７０に混合したものを、フェニルマグネシウムブロマイドを重合開始剤として重合した。得られた共重合体であるＣｏＰＴＭＡの分子量はＭｎ＝１９，０００（Ｍｗ／Ｍｎ＝１．３）であった。溶解性およびその他の物性はＰＴＭＡ単独重合体と基本的に同じであった。
【実施例１４】
【０１３１】
＜高誘電体からなる中間層を有するメモリー素子の作製＞
本実施例のメモリー素子の構成は、アルミニウムを両電極としたＡｌ／ＰＴＭＡ／ＣＲ−Ｖ／ＰＴＭＡ／Ａｌという積層構造である。すなわち、陽極層／スイッチング層／中間層／スイッチング層／陰極層という構造になっている。【０１３２】
ここでスイッチング層に用いたラジカルポリマーは単独重合体のＰＴＭＡで、これを乳酸エチルに溶解し、スピンコート法でアルミ基板上に１００ｎｍの膜厚になるように成膜した。なお、陽極層としての基板のアルミニウムはＩＴＯ電極上に１５０ナノメートルの厚さに真空蒸着し、その表面をＵＶ／オゾンクリーナ装置を用いて酸化処理したものを用いた。中間層には信越化学社製シアノエチルポリビニルアルコール（商品名ＣＲ−Ｖ；比誘電率が室温でおよそ２０）を用い、これをアセトニトリルに溶解した溶液を使って、先に作ったＰＴＭＡ層の上にスピンコート法で膜厚が５０ナノメートルになるように積層した。さらに、ＣＲ−Ｖ層の上にスイッチング層としてＰＴＭＡを１００ナノメートルの膜厚になるように積層したのち、陰極層として上部のアルミニウム電極を蒸着した。【０１３３】
＜電圧−電流特性＞
得られたメモリー素子の電圧−電流特性を図１５に示す。下部アルミニウム電極に対して上部アルミニウム電極をマイナス側に分極すると、メモリー素子は高抵抗状態（オフ状態）から低抵抗状態（オン状態）になり、その後、電圧をプラス側にすることによってオン状態が持続した後、３Ｖ付近の閾値においてメモリー素子はオフ状態にスイッチングした。電圧を再びマイナスに印加することにより、メモリー素子は再びオン状態になった。このように、このメモリー素子の構成では、記録と消去が可逆的に行えることが確認された。【０１３４】
また、−４Ｖ印加でオン状態にした後、＋２Ｖでオン電流値を読み出し、その経時変化を調べた。ここで、初期電流値を１００とし、オフ電流値をゼロとしたときの初期値が５０％減衰する時間をリテンション時間として、これを記録保持性の指標とした。その結果、ここで用いた素子のリテンション時間はおよそ１８０秒であった。
【実施例１５】
【０１３５】
＜導電体からなる中間層を有するメモリー素子の作製＞
本実施例のメモリー素子の構成は、アルミニウムを両電極としたＡｌ／ＰＴＭＡ／Ａｌ／ＰＴＭＡ／Ａｌという積層構造である。中間層として膜厚３０ｎｍのアルミニウム層を蒸着したものを用いたほかは、実施例１４と同じである。【０１３６】
＜電圧−電流特性＞
得られたメモリー素子の電圧−電流特性を図１６に示す。下部電極に対して上部電極をマイナスに分極すると、−４Ｖくらいまで電流値は殆ど流れなかった（オフ状態）が、その後、オン状態に立ち上がった。電圧を−４Ｖから＋５Ｖにシフトしていくと、電流値は電圧の変化に対応してほぼ直線的に変化した。その後、電圧を低下させると電圧−電流曲線はヒステリシスを描き、オフ状態に移行した。【０１３７】
読み出し電圧を＋５Ｖに設定して、そこでのオン電流値とオフ電流値の比（オン／オフ比）を見たところ、その値は１０３オーダー以上と非常に大きかった。また、オン電流値の経時変化を調べたところ、初期の６００秒の間に初期電流値はわずか２％程度しか減衰しなかった。つまり、この素子のリテンション時間は少なくとも数時間以上と長く、記録保持性は極めて良好であった。
【実施例１６】
【０１３８】
＜イオン伝導性の中間層を有するメモリー素子の作製＞
本実施例のメモリー素子の構成は、Ａｌ／ＰＥＤＯＴ／ＰＭＭＡ＋ＬｉＣｌＯ４／ＰＴＭＡ／Ａｌという積層構造である。すなわち、陽極層／レドックス層／中間層／スイッチング層／陰極層、または陰極層／レドックス層／中間層／スイッチング層／陽極層という構造になっている。【０１３９】
中間層にはメタクリル酸メチルの単独重合体（ＰＭＭＡ；分子量が１５，０００）に過塩素酸リチウムを１重量％添加したイオン伝導性を有するものを用いた。陽極層としての基板アルミニウムに堆積するレドックス層には、バイトロン社製のポリ（３，４−エチレンジオキシチオフェン）・ポリ（スチレンスルホン酸）コンプレックス（商品名ＰＥＤＯＴ）を用いた。これを１００ｎｍになるようにスピンコート法で成膜し、その上に中間層として、過塩素酸リチウム分散ＰＭＭＡを同じくスピンコート法で３０ｎｍの膜厚になるように積層した。さらに、スイッチング層としてのＰＴＭＡおよび陰極層としてのＡｌ層を実施例１４と同様に積層してメモリー素子を作製した。【０１４０】
＜電圧−電流特性＞
得られたメモリー素子の電圧−電流特性を図１７に示す。初期状態でマイナス電圧を印加すると電流はほとんど流れなかったが、その後、電位をプラス側にシフトすると＋１．５Ｖ付近でオフ状態からオン状態へのスイッチングが見られた。【０１４１】
オン状態における初期電流値の経時変化から記録保持性を調べたところ、実施例１５と同様にオン／オフ比は１０３オーダー以上であり、リテンション時間は少なくとも数時間以上と長く、極めて良好な記録保持性が確認された。
【実施例１７】
【０１４２】
＜中間層を有しないメモリー素子の作製−１＞
本実施例のメモリー素子の構成は、Ａｌ／ＰＴＭＡ／Ａｌという積層構造である。中間層を形成しないほかは、実施例１４と同じである。【０１４３】
＜電圧−電流特性＞
得られたメモリー素子の電圧−電流特性は、実施例１４と基本的に同じであったが、オン状態での初期電流値の減衰は速く、半減期（リテンション時間）は約５秒であった。中間層がないため、スイッチング層であるＰＴＭＡ層に注入された電子及びホールが速やかに再結合し、オン電流値の減衰が急激になったものと考えられる。
【実施例１８】
【０１４４】
＜中間層を有しないメモリー素子の作製−２＞
本実施例のメモリー素子の構成は、Ａｌ／ＣｏＰＴＭＡ／Ａｌという積層構造である。スイッチング層を実施例１３で合成した共重合体のＣｏＰＴＭＡで構成したほかは、実施利１７と同じである。【０１４５】
＜電圧−電流特性＞
得られたメモリー素子の電圧−電流特性は、実施例１４と基本的に同じであったが、オン電流の減衰挙動は実施例１７とは異なり、半減期（リテンション時間）が長く、およそ１２０秒であった。
【実施例１９】
【０１４６】
＜誘電体からなる中間層を有するメモリー素子の作製＞
本実施例のメモリー素子の構成は、Ａｌ／ＰＥＤＯＴ／ＣＲ−Ｖ／ＰＴＭＡ／ＭＥＨ−ＰＰＶ／Ａｌという積層構造である。実施例１４と同様にスピンコート法で作製した。【０１４７】
＜電圧−電流特性＞
得られたメモリー素子の電圧−電流特性と記録保持性は、実施例１４と同等であった。【０１４８】
＜評価＞
本発明の第２の実施形態としての実施例１４〜１９のメモリー素子は、記録保持性において中間層の効果が明確に認められた。
【図１】
0005007566.tif 000006
【図２】
0005007566.tif 000007
【図３】
0005007566.tif 000008
【図４】
0005007566.tif 000009
【図５】
0005007566.tif 000010
【図６】
0005007566.tif 000011
【図７】
0005007566.tif 000012
【図８】
0005007566.tif 000013
【図９】
0005007566.tif 000014
【図１０】
0005007566.tif 000015
【図１１】
0005007566.tif 000016
【図１２】
0005007566.tif 000017
【図１３】
0005007566.tif 000018
【図１４】
0005007566.tif 000019
【図１５】
0005007566.tif 000020
【図１６】
0005007566.tif 000021
【図１７】
0005007566.tif 000022