(57)【特許請求の範囲】
【請求項１】
一方の端子を共通電極に接続し、画像データに基づき各々充放電される複数の容量性負荷と、
前記複数の容量性負荷のもう一方の端子に各々個別に接続し、前記複数の容量性負荷への充電及び放電を個別に制御する複数の充放電制御手段、及び前記複数の充放電制御手段に接続し、当該複数の充放電制御手段を介して前記複数の容量性負荷の充電経路を形成する第１電力配線及び前記複数の容量性負荷の放電経路を形成する第２電力配線、を有する第１駆動回路と、
前記第１及び第２電力配線に各々接続し、前記複数の充放電制御手段による充電制御数に応じて前記第１電力配線に接続される充電抵抗を調整するとともに、前記複数の充放電制御手段による放電制御数に応じて前記第２電力配線に接続される放電抵抗を調整する第２駆動回路と、を備え、
前記充放電制御手段は、前記容量性負荷への充電をオン、オフする複数の第１スイッチ素子と、前記容量性負荷からの放電をオン、オフする複数の第２スイッチ素子と、を有し、
前記第２駆動回路は、前記第１電力配線に接続する複数の第３スイッチ素子と、前記第２電力配線に接続する複数の第４スイッチ素子と、を有し、前記複数の第１スイッチ素子のオン、オフに同期して前記複数の第３スイッチ素子のオン、オフを制御し、前記複数の第２スイッチ素子のオン、オフに同期して前記複数の第４スイッチ素子を制御する画像形成装置。
【請求項２】
一方の端子を共通電極に接続し、画像データに基づき各々充放電される複数の容量性負荷と、
前記複数の容量性負荷を複数の容量性負荷群に分割し、各々の前記容量性負荷群のもう一方の端子に各々個別に接続し、前記容量性負荷群への充電及び放電を個別に制御する複数の充放電制御手段、及び前記複数の充放電制御手段に接続し、当該複数の充放電制御手段を介して前記容量性負荷群の充電経路を形成する第１電力配線及び前記容量性負荷群の放電経路を形成する第２電力配線、を有する複数の第１駆動回路と、
前記第１及び第２電力配線に各々接続し、前記複数の第１駆動回路に跨って各々前記複数の充放電制御手段による充電制御数に応じて前記第１電力配線に接続される充電抵抗を調整するとともに、前記複数の充放電制御手段による放電制御数に応じて前記第２電力配線に接続される放電抵抗を調整する第２駆動回路と、を備え、
前記充放電制御手段は、前記容量性負荷への充電をオン、オフする複数の第１スイッチ素子と、前記容量性負荷からの放電をオン、オフする複数の第２スイッチ素子と、を有し、
前記第２駆動回路は、前記第１電力配線に接続する複数の第３スイッチ素子と、前記第２電力配線に接続する複数の第４スイッチ素子と、を有し、前記複数の第１スイッチ素子のオン、オフに同期して前記複数の第３スイッチ素子のオン、オフを制御し、前記複数の第２スイッチ素子のオン、オフに同期して前記複数の第４スイッチ素子を制御する画像形成装置。
【請求項３】
前記第２駆動回路の前記第３スイッチ素子の個数を前記第１駆動回路の前記第１スイッチ素子の個数と等しくし、
前記第２駆動回路の前記第４スイッチ素子の個数を前記第１駆動回路の前記第２スイッチ素子の個数と等しくし、
前記第２駆動回路の制御信号を前記第１駆動回路の制御信号と等しくする
請求項１または請求項２記載の画像形成装置。
【請求項４】
前記第２駆動回路は、印加電圧に応じて前記複数の第３スイッチ素子及び前記複数の第４スイッチ素子の各々のオン抵抗を調整するオン抵抗調整端子を更に備える
請求項１〜請求項３の何れか１記載の画像形成装置。
【請求項５】
前記充放電制御手段は、画像データに応じて複数の駆動波形から選択する所定の駆動波形の駆動信号が各々入力され、前記複数の第１スイッチ素子及び前記複数の第２スイッチ素子をオン、オフし、
前記第２駆動回路は、同時期にオン状態となる前記第１スイッチ素子の個数に基づいてオン、オフを切り替える前記第３スイッチ素子の選択及び個数を制御し、同時期にオン状態となる前記第２スイッチ素子の個数に基づいてオン、オフを切り替える前記第４スイッチ素子の選択及び個数を制御する切替制御手段をさらに備えた
請求項１〜請求項４の何れか１記載の画像形成装置。
【請求項６】
前記切替制御手段は、前記複数の駆動波形の何れかの１つの前記駆動波形を基準駆動波形として、当該基準駆動波形によって同時期にオン状態となる前記第１スイッチ素子の個数に基づいてオン、オフを切り替える前記第３スイッチ素子の選択及び個数を制御し、当該基準駆動波形によって同時期にオン状態となる前記第２スイッチ素子の個数に基づいてオン、オフを切り替える前記第４スイッチ素子の選択及び個数を制御する
請求項５記載の画像形成装置。
【請求項７】
前記基準駆動波形を、前記充放電制御手段に対して最も多く入力される前記駆動波形とする
請求項６記載の画像形成装置。
【請求項８】
前記第１駆動回路を前記複数の容量性負荷と一体化もしくは近接するよう配置し、
前記第２駆動回路を前記第１駆動回路で発生する熱の影響が無視できる位置に配置する
請求項１〜請求項７の何れか１記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画像形成装置に関する。
【背景技術】
【０００２】
従来、記録媒体に対して吐出口からインク液を吐出して画像を形成するインクジェットプリンタ等の画像形成装置が知られている。
【０００３】
この種の画像形成装置では、駆動回路から電力を供給して、例えば、ピエゾ素子等の圧電素子を変形させてインク液が充填される圧力発生室に体積変化を発生させることによって、当該圧力発生室に空間的に接続された吐出口からインク滴を吐出させている。この圧電素子は、充電された電荷量に応じて変形するため、容量性を有している。
【０００４】
ところで、この種の画像形成装置では、駆動回路のオン抵抗と圧電素子の容量のＣＲ直列回路となるため、駆動回路から圧電素子に電力を供給した場合、駆動回路で発熱する。
【０００５】
特に、吐出口が多数設けられた長尺ヘッドでは、圧電素子も多数設けられるため、発熱量も大きくなり、大型の冷却手段が必要となる。このため、画像形成装置では、イジェクタ部や駆動回路を小型化できても、発熱量が変わらなければ冷却手段を小さくすることができないため、ヘッドを小型化することが困難であった。
【０００６】
そこで、特許文献１には、熱源の一部をヘッド外部に移動させて熱分散を図ることにより、ヘッドの小型化を可能にする技術が提案されている。
【０００７】
具体的には、各圧電素子の一方の電極を共通電極とし、当該共通電極とヘッド外部に設けた駆動回路とを接続して、駆動回路から共通電極を介して各圧電素子に対して充電、放電を行なうことにより、熱源の一部をヘッド外部に移動させて熱分散を図っている。この駆動回路では、各圧電素子の一方の電極を共通電極としているので圧電素子に対する充電、放電のタイミングが重なった場合、駆動回路内でショートが発生してしまうため、充電、放電のタイミングが重ならないようにする必要がある。
【特許文献１】特開平７−１３７２４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、容量性負荷に対する充電、放電のタイミングが重なったとしても、駆動回路内でショートを発生させることなく、熱分散を図ることができる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１に記載の発明は、一方の端子を共通電極に接続し、画像データに基づき各々充放電される複数の容量性負荷と、前記複数の容量性負荷のもう一方の端子に各々個別に接続し、前記複数の容量性負荷への充電及び放電を個別に制御する複数の充放電制御手段、及び前記複数の充放電制御手段に接続し、当該複数の充放電制御手段を介して前記複数の容量性負荷の充電経路を形成する第１電力配線及び前記複数の容量性負荷の放電経路を形成する第２電力配線、を有する第１駆動回路と、前記第１及び第２電力配線に各々接続し、前記複数の充放電制御手段による充電制御数に応じて前記第１電力配線に接続される充電抵抗を調整するとともに、前記複数の充放電制御手段による放電制御数に応じて前記第２電力配線に接続される放電抵抗を調整する第２駆動回路と、を備え、前記充放電制御手段は、前記容量性負荷への充電をオン、オフする複数の第１スイッチ素子と、前記容量性負荷からの放電をオン、オフする複数の第２スイッチ素子と、を有し、前記第２駆動回路は、前記第１電力配線に接続する複数の第３スイッチ素子と、前記第２電力配線に接続する複数の第４スイッチ素子と、を有し、前記複数の第１スイッチ素子のオン、オフに同期して前記複数の第３スイッチ素子のオン、オフを制御し、前記複数の第２スイッチ素子のオン、オフに同期して前記複数の第４スイッチ素子を制御するものである。
【００１０】
一方、請求項２に記載の発明は、一方の端子を共通電極に接続し、画像データに基づき各々充放電される複数の容量性負荷と、前記複数の容量性負荷を複数の容量性負荷群に分割し、各々の前記容量性負荷群のもう一方の端子に各々個別に接続し、前記容量性負荷群への充電及び放電を個別に制御する複数の充放電制御手段、及び前記複数の充放電制御手段に接続し、当該複数の充放電制御手段を介して前記容量性負荷群の充電経路を形成する第１電力配線及び前記容量性負荷群の放電経路を形成する第２電力配線、を有する複数の第１駆動回路と、前記第１及び第２電力配線に各々接続し、前記複数の第１駆動回路に跨って各々前記複数の充放電制御手段による充電制御数に応じて前記第１電力配線に接続される充電抵抗を調整するとともに、前記複数の充放電制御手段による放電制御数に応じて前記第２電力配線に接続される放電抵抗を調整する第２駆動回路と、を備え、
前記充放電制御手段は、前記容量性負荷への充電をオン、オフする複数の第１スイッチ素子と、前記容量性負荷からの放電をオン、オフする複数の第２スイッチ素子と、を有し、前記第２駆動回路は、前記第１電力配線に接続する複数の第３スイッチ素子と、前記第２電力配線に接続する複数の第４スイッチ素子と、を有し、前記複数の第１スイッチ素子のオン、オフに同期して前記複数の第３スイッチ素子のオン、オフを制御し、前記複数の第２スイッチ素子のオン、オフに同期して前記複数の第４スイッチ素子を制御するものである。
【００１２】
請求項３に記載の発明は、請求項１または請求項２記載の発明において、前記第２駆動回路の前記第３スイッチ素子の個数を前記第１駆動回路の前記第１スイッチ素子の個数と等しくし、前記第２駆動回路の前記第４スイッチ素子の個数を前記第１駆動回路の前記第２スイッチ素子の個数と等しくし、前記第２駆動回路の制御信号を前記第１駆動回路の制御信号と等しくしたものである。
【００１３】
請求項４に記載の発明は、請求項１〜請求項３記載の発明において、前記第２駆動回路は、印加電圧に応じて前記複数の第３スイッチ素子及び前記複数の第４スイッチ素子の各々のオン抵抗を調整するオン抵抗調整端子を更に備えるものである。
【００１４】
請求項５に記載の発明は、請求項１〜請求項４記載の発明において、前記充放電制御手段は、画像データに応じて複数の駆動波形から選択する所定の駆動波形の駆動信号が各々入力され、前記複数の第１スイッチ素子及び前記複数の第２スイッチ素子をオン、オフし、前記第２駆動回路は、同時期にオン状態となる前記第１スイッチ素子の個数に基づいてオン、オフを切り替える前記第３スイッチ素子の選択及び個数を制御し、同時期にオン状態となる前記第２スイッチ素子の個数に基づいてオン、オフを切り替える前記第４スイッチ素子の選択及び個数を制御する切替制御手段をさらに備えたものである。
【００１５】
請求項６に記載の発明は、請求項５記載の発明において、前記切替制御手段は、前記複数の駆動波形の何れかの１つの前記駆動波形を基準駆動波形として、当該基準駆動波形によって同時期にオン状態となる前記第１スイッチ素子の個数に基づいてオン、オフを切り替える前記第３スイッチ素子の選択及び個数を制御し、当該基準駆動波形によって同時期にオン状態となる前記第２スイッチ素子の個数に基づいてオン、オフを切り替える前記第４スイッチ素子の選択及び個数を制御するものである。
【００１６】
請求項７に記載の発明は、請求項６記載の発明において、前記基準駆動波形を、前記充放電制御手段に対して最も多く入力される前記駆動波形としたものである。
【００１７】
請求項８に記載の発明は、請求項１〜請求項７記載の発明において、前記第１駆動回路を前記複数の容量性負荷と一体化もしくは近接するよう配置し、前記第２駆動回路を前記第１駆動回路で発生する熱の影響が無視できる位置に配置したものである。
【発明の効果】
【００１８】
請求項１及び請求項２に記載の発明によれば、容量性負荷に対する充電、放電のタイミングが重なったとしても、駆動回路内でショートを発生させることなく、熱分散を図ることができ、更に第１スイッチ素子及び第２スイッチ素子のオン、オフに同期して第２駆動回路の充電抵抗及び放電抵抗を変化させることができる、という優れた効果を有する。
【００２０】
また、請求項３に記載の発明によれば、第３スイッチ素子と第１スイッチ素子の個数を等しくし、第４スイッチ素子と第２スイッチ素子の個数を等しくすることにより、設計や製造が容易となる、という優れた効果を有する。
【００２１】
また、請求項４に記載の発明によれば、第２駆動回路の抵抗値の制御が容易になる、という優れた効果を有する。
【００２２】
また、請求項５に記載の発明によれば、充放電の時定数の変化を抑えつつ、第２駆動回路の抵抗値を適切に変化させることができる、という優れた効果を有する。
【００２３】
また、請求項６に記載の発明によれば、吐出させる液滴の滴量毎に駆動波形が異なる場合であっても、充放電の時定数の変化を抑えつつ、第２駆動回路の抵抗値を適切に変化させることができる、という優れた効果を有する。
【００２４】
また、請求項７に記載の発明によれば、最も多く供給される駆動波形を基準駆動波形とするにより、充放電の時定数の変化を抑えつつ、第２駆動回路の抵抗値を適切に変化させることができる、という優れた効果を有する。
【００２５】
さらに、請求項８に記載の発明によれば、熱分散を図りつつ、ヘッドを小型化することができる、という優れた効果を有する。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。なお、以下では、本発明をインクジェットプリンタ（画像形成装置）に適用した場合について説明する。
【００２７】
［第１の実施の形態］
図１は、本実施の形態に係るインクジェットプリンタ（以下「プリンタ」という。）１０の要部構成を示す図であり、ここでは記録用紙の搬送系を除き、主としてインクジェット記録ヘッド周辺部の構成を示している。
【００２８】
同図に示すように、本実施の形態に係るプリンタ１０は、プリンタ１０全体の動作を司るコントローラ１２と、供給された印刷データに基づいてインク滴を吐出するインクジェット記録ヘッド１４と、インクジェット記録ヘッド１４での発熱を分散させるための駆動回路１５と、を備えている。
【００２９】
インクジェット記録ヘッド１４は、各々個別に設けられた圧電素子（ピエゾ素子）３０の変形によってインク滴を吐出する複数のイジェクタ３２が２次元配置されて構成された複数のイジェクタ群３３と、イジェクタ群３３の各々に対応して設けられ、イジェクタ群３３の各イジェクタ３２の駆動を制御する駆動ＩＣ（Integrated Circuit）１６と、を備えている。
【００３０】
一方、駆動回路１５は、電源から供給される電力を駆動ＩＣ１６に供給し、駆動ＩＣ１６の駆動制御に応じて抵抗値が変化する駆動ＩＣ１７を備えている。
【００３１】
なお、図１では、イジェクタ群３３、駆動ＩＣ１６、駆動ＩＣ１７を１つのみ図示しているが、本実施の形態に係るインクジェット記録ヘッド１４は、図２に示すように、所定方向に対してイジェクタ群３３が複数（図２では、イジェクタ群３３Ａ１、３３Ａ２、３３Ｂ１、３３Ｂ２）設けられると共に、各イジェクタ群３３に対応して駆動ＩＣ１６が複数（図２では、駆動ＩＣ１６Ａ１、１６Ａ２、１６Ｂ１、１６Ｂ２）設けられ、記録用紙の幅にほぼ等しい幅を有する長尺状のものとされている。また、本実施の形態では、複数設けられた駆動ＩＣ１６にそれぞれ対応して駆動回路１５に駆動ＩＣ１７が複数設けられている。
【００３２】
すなわち、本プリンタ１０は、当該インクジェット記録ヘッド１４を固定したまま記録用紙のみを搬送しながら各イジェクタ３２からインク滴を吐出することにより、記録用紙の全幅を一括して記録を行うインクジェットプリンタとして構成されている。
【００３３】
また、本実施の形態に係るイジェクタ３２は、有色のインク液が充填される圧力発生室と、当該圧力発生室に空間的に接続され、インクを吐出可能な吐出口と、前記圧力発生室の壁面の一部を構成し、振動することによって前記圧力発生室を膨張又は収縮させる振動板、及び記録すべき画像を示す画像データに応じて印加された電圧によって変形することにより前記振動板を振動させる圧電素子３０を備えたアクチュエータと、を含んで構成されている。
【００３４】
駆動ＩＣ１６及び駆動ＩＣ１７は、コントローラ１２と複数の信号線でそれぞれ接続されており、コントローラ１２から各種の信号が入力する（詳細後述）。
【００３５】
次に、本実施の形態に係る駆動ＩＣ１６及び駆動ＩＣ１７の詳細な構成について説明する。
【００３６】
本実施の形態に係る駆動ＩＣ１６（図１参照）は、複数の圧電素子３０に各々個別に接続され、複数の圧電素子３０への充電及び放電を個別に制御する複数のスイッチ回路２０と、各スイッチ回路２０の切り替えを制御する充電制御信号及び放電制御信号を出力する制御回路２２と、複数のスイッチ回路２０に並列に接続され、当該複数のスイッチ回路２０を介して複数の圧電素子３０に電力を供給するための２本の電力配線２６Ａ、２６Ｂと、を備えている。
【００３７】
一方、本実施の形態に係る駆動ＩＣ１７は、電源２８から電力が供給される配線３４Ａ及びグランドに接続された配線３４Ｂと電力配線２６Ａ、２６Ｂとを各々並列に接続する複数のスイッチ回路３６と、各スイッチ回路３６の切り替えを制御する充電制御信号及び放電制御信号を出力する制御回路３５と、を備えている。
【００３８】
本実施の形態に係る駆動ＩＣ１６と駆動ＩＣ１７は、複数のスイッチ回路２０と複数の圧電素子３０を接続する部分と、複数のスイッチ回路３６と電力配線２６Ａ、２６Ｂを接続する部分とで回路構成が異なり、他の部分で回路構成が同様となっており、制御回路２２と制御回路３５も同様の回路構成となっている。
【００３９】
具体的には、配線３４Ａは、電源２８から所定の電圧の電力が供給されており、配線３４Ｂは、電圧レベルがグランドレベルとされている。
【００４０】
駆動ＩＣ１７のスイッチ回路３６は、ＰチャネルＭＯＳ  ＦＥＴ（以下、「ＰＭＯＳ」という。）３８ＡとＮチャネルＭＯＳ  ＦＥＴ（以下、「ＮＭＯＳ」という）３８Ｂを含んで構成されている。ＰＭＯＳ３８Ａのソースは、配線３４Ａに接続されており、ＰＭＯＳ３８Ａのドレインは電力配線２６Ａに接続されいる。ＮＭＯＳ３８Ｂのソースは、配線３４Ｂに接続されており、ＰＭＯＳ３８Ａのドレインは電力配線２６Ｂに接続されている。さらに、ＰＭＯＳ３８Ａ及びＮＭＯＳ３８Ｂの各ゲートは、制御回路３５と接続されており、ＰＭＯＳ３８Ａのゲートには制御回路３５から充電制御信号が入力され、ＰＭＯＳ３８Ｂのゲートには制御回路３５から放電制御信号が入力される。
【００４１】
一方、駆動ＩＣ１６のスイッチ回路２０は、ＰＭＯＳ２４ＡとＮＭＯＳ２４Ｂを直列接続して構成したインバータ回路として構成されている。ＰＭＯＳ２４Ａのソースは、電力配線２６Ａに接続されており、ＮＭＯＳ２４Ｂのソースは、電力配線２６Ｂに接続されている。また、ＰＭＯＳ２４ＡのドレインとＮＭＯＳ２４Ｂのドレインは互いに接続されると共に圧電素子３０に接続されている。さらに、ＰＭＯＳ２４Ａ及びＮＭＯＳ２４Ｂの各ゲートは、制御回路２２と接続されており、ＰＭＯＳ２４Ａのゲートには制御回路２２から充電制御信号が入力され、ＰＭＯＳ２４Ｂのゲートには制御回路２２から放電制御信号が入力される。
【００４２】
なお、図１では、制御回路３５とＰＭＯＳ３８Ａ及びＮＭＯＳ３８Ｂを接続する配線、及び制御回路２２とＰＭＯＳ２４Ａ及びＮＭＯＳ２４Ｂを接続する配線をそれぞれ１本として図示しているが、制御回路３５とＰＭＯＳ３８Ａ及びＮＭＯＳ３８Ｂ、制御回路２２とＰＭＯＳ２４Ａ及びＮＭＯＳ２４Ｂは各々個別に接続されたバスラインとなっている。
【００４３】
次に、本実施の形態に係る制御回路２２と制御回路３５の回路構成について説明する。なお、上述したように、制御回路２２と制御回路３５は同様の回路構成とされているため、以下では制御回路２２の回路構成についてのみ説明する。
【００４４】
図３には、本実施の形態に係る制御回路２２の構成が示されている。
【００４５】
同図に示すように、本実施の形態に係る制御回路２２は、データシフトレジスタ４２と、ラッチ回路４６と、第１波形セットシフトレジスタ５４と、第２波形セットシフトレジスタ５６と、第３波形セットシフトレジスタ５８と、セレクタ６０と、レベルシフタ６２と、を備えている。
【００４６】
なお、制御回路２２では、データシフトレジスタ４２は、制御回路２２毎に設けられている。また、ラッチ回路４６、セレクタ６０、及びレベルシフタ６２は、それぞれイジェクタ３２毎に設けられている。さらに、第１波形セットシフトレジスタ５４、第２波形セットシフトレジスタ５６、及び第３波形セットシフトレジスタ５８は、各イジェクタ群３３の同時に吐出させるべきイジェクタのブロック毎に設けられている。
【００４７】
コントローラ１２は、インクジェット記録ヘッド１４に設けられた全ての駆動ＩＣ１６と、各々共通の第１クロック信号線、ラッチ信号線、第１波形セット信号線、第２波形セット信号線、第３波形セット信号線、及び第２クロック信号線により接続されている。また、コントローラ１２は、各駆動ＩＣ１６とデータ信号線により個別に接続されている。
【００４８】
データシフトレジスタ４２には、第１クロック信号線、及びデータ信号線が接続されている。また、ラッチ回路４６にはラッチ信号線が接続されている。さらに、第１波形セットシフトレジスタ５４には、第１波形セット信号線が接続され、第２波形セットシフトレジスタ５６には、第２波形セット信号線が接続され、第３波形セットシフトレジスタ５８には、第３波形セット信号線が接続されている。さらに、第１波形セットシフトレジスタ５４、第２波形セットシフトレジスタ５６、及び第３波形セットシフトレジスタ５８には、第２クロック信号線が並列に接続されている。
【００４９】
従って、コントローラ１２から出力された第１クロック信号、印刷データはデータシフトレジスタ４２に入力される。また、コントローラ１２から出力されたラッチ信号はラッチ回路４６に入力される。
【００５０】
また、コントローラ１２から出力された第１波形セット信号は第１波形セットシフトレジスタ５４に入力され、コントローラ１２から出力された第２波形セット信号は第２波形セットシフトレジスタ５６に入力され、コントローラ１２から出力された第３波形セット信号は第３波形セットシフトレジスタ５８に入力される。さらに、コントローラ１２から出力された第２クロック信号は第１波形セットシフトレジスタ５４、第２波形セットシフトレジスタ５６、及び第３波形セットシフトレジスタ５８にそれぞれ入力される。
【００５１】
上記印刷データは、第１波形セット信号、第２波形セット信号、及び第３波形セット信号のうち液滴を吐出させるために使用する波形信号を指定するデータであり、本実施の形態では、例えば、「００１」が使用する波形信号として第１波形セット信号を適用することを示し、「０１０」が使用する波形信号として第２波形セット信号を適用することを示し、「１００」が使用する波形信号として第３波形セット信号を適用することを示す３ビットのシリアルデータを適用している。
【００５２】
本実施の形態では、以上のような印刷データが、対応するイジェクタ群３３に含まれるイジェクタ３２の数だけ連続してデータシフトレジスタ４２に入力される。
【００５３】
データシフトレジスタ４２は、入力されるシリアルデータである印刷データを一旦記憶する。
【００５４】
コントローラ１２は、データシフトレジスタ４２に記憶されたデータの出力を指示する場合、第１クロック信号線に第１クロック信号を出力せずに、データ信号線に所定のパターンの指示パルスを出力するものとされている。
【００５５】
データシフトレジスタ４２は、データの出力が指示されると、記憶しているシリアルデータである印刷データを各イジェクタ３２毎のパラレルデータに変換し、各イジェクタ３２に対応して設けられたラッチ回路４６へ出力する。
【００５６】
なお、以下では、１つのイジェクタ３２に対応して設けられたラッチ回路４６、セレクタ６０、及びレベルシフタ６２についてのみ説明するが、他のイジェクタ３２についても同様である。
【００５７】
コントローラ１２は、ラッチ信号線にラッチ信号として電圧レベルがハイ（High）レベル（Ｈ）及びロー（Low）レベル（Ｌ）の信号を選択的に出力するものとされている。
【００５８】
ラッチ回路４６は、ラッチ信号線にハイレベルのラッチ信号が入力されると、データシフトレジスタ４２から出力されたパラレルデータをラッチ（自己保持）する。
【００５９】
一方、第１波形セットシフトレジスタ５４、第２波形セットシフトレジスタ５６、及び第３波形セットシフトレジスタ５８は入力された波形信号を一旦記憶する。また、第１波形セットシフトレジスタ５４、第２波形セットシフトレジスタ５６、及び第３波形セットシフトレジスタ５８は、入力された第２クロック信号に基づき、同時に吐出させるべきイジェクタのブロック毎に所定の期間だけ遅延させて記憶している波形信号を出力するものとされている。すなわち、同時に吐出させるべきイジェクタのブロックを、例えば、図２に示すイジェクタ列とした場合、インクジェット記録ヘッド１４の短手方向に対する位置に応じたタイミングで、記憶している波形信号を出力するものとする。
【００６０】
セレクタ６０は、第１波形セットシフトレジスタ５４、第２波形セットシフトレジスタ５６、及び第３波形セットシフトレジスタ５８から第１波形セット信号、第２波形セット信号、及び第３波形セット信号が選択対象とする信号として入力される。また、セレクタ６０は、ラッチ回路４６によってラッチされたパラレルデータがセレクト端子に入力される。従って、セレクタ６０は、第１波形セット信号、第２波形セット信号、及び第３波形セット信号からパラレルデータによって選択が指示された波形信号を選択して出力することになる。
【００６１】
セレクタ６０の波形信号の出力端子はレベルシフタ６２に接続されている。セレクタ６０から出力された波形信号はレベルシフタ６２に入力される。
【００６２】
レベルシフタ６２は、波形信号が入力されると、入力された波形信号を所定電圧レベルにレベル変換することにより得られた充電制御信号、及び入力された波形信号の波形を反転させて上記所定電圧レベルにレベル変換することにより得られた放電制御信号をそれぞれ出力する。よって、この充電制御信号はセレクタ６０によって選択された波形信号と同じ形状の波形となり、放電制御信号はセレクタ６０によって選択された波形信号と同じ形状の波形となる。
【００６３】
本実施の形態に係る制御回路２２及び制御回路３５は、イジェクタ３２毎に同じ波形の充電制御信号及び放電制御信号を出力する。制御回路２２から出力された充電制御信号は、ＰＭＯＳ２４Ａのゲートに供給され、制御回路２２から出力された放電制御信号は、ＮＭＯＳ２４Ｂのゲートに供給される。一方、制御回路３５から出力された充電制御信号は、ＰＭＯＳ３８Ａのゲートに供給され、制御回路３５から出力された放電制御信号は、ＮＭＯＳ３８Ｂのゲートに供給される。
【００６４】
本実施の形態に係るプリンタ１０では、圧電素子３０の駆動によって吐出されるインク滴の滴量の種類として、「大滴」、「中滴」、及び「小滴」の３種類が適用されており、コントローラ１２は、当該３種類のインク滴の各々吐出させる波形信号として、第１波形セット信号、第２波形セット信号、及び第３波形セット信号を生成する。
【００６５】
図４には、コントローラ１２により生成される波形信号の一例が示されている。
【００６６】
本実施の形態に係るプリンタ１０では、波形信号に含まれる駆動パルスのパルス幅ｔを変更することによって吐出口から吐出されるインク滴の滴量を大滴、中滴、小滴の何れかに変更しており、第１波形セット信号、第２波形セット信号、及び第３波形セット信号はパルス幅ｔが異なる駆動パルスが含まれたものとされている。
【００６７】
次に、図５を参照して、本実施の形態に係るプリンタ１０の印刷時の作用を説明する。なお、図５は、図示しない外部装置から印刷すべき画像を示す画像データが入力された際にコントローラ１２で実行される印刷処理プログラムの処理の流れを示すフローチャートである。なお、ここでは、錯綜を回避するために、１枚分の画像を印刷する場合について説明する。
【００６８】
同図のステップ１００では、入力された画像データに対して、例えば、ディザ法や誤差拡散法等のハーフトーン処理を行なって、例えば、２５６階調等の比較的高階調の画像データから、インクジェット記録ヘッド１４で記録可能な階調数の画像データに変換する。
【００６９】
次のステップ１０２では、変換した画像データにより示される２次元画像をインクジェット記録ヘッド１４によって一度に印刷する長尺矩形状の画像に対応する印刷データに分割し、長尺矩形状の画像に対応する印刷データをインクジェット記録ヘッド１４に設けられているイジェクタ群３３の各々で印刷する印刷データにさらに分割する。
【００７０】
ステップ１０４では、第１クロック信号線に第１クロック信号を出力すると共に、当該第１クロック信号に同期させて、上記ステップ１０２において、一度に印刷する長尺矩形状の画像をイジェクタ群３３毎に分割した印刷データを、各イジェクタ群３３に対応する駆動ＩＣ１６に接続されたデータ信号線にシリアルに出力する。また、本ステップ１０４では、ラッチ信号線にローレベルの信号を出力する。
【００７１】
これにより、データシフトレジスタ４２には、入力された印刷データが一旦記憶される。
【００７２】
次のステップ１０６では、第１クロック信号線に第１クロック信号を出力せずにデータ信号線に上記指示パルスを出力する。また、本ステップ１０６では、ラッチ信号線にハイレベルの信号を出力する。さらに、本ステップ１０６では、第２クロック信号線に第２クロック信号を出力する。
【００７３】
これにより、データシフトレジスタ４２は、記憶しているシリアルデータである印刷データをパラレルデータに変換して各イジェクタ３２に対応して設けられたラッチセレクタ４４へ出力する。この結果、印刷データは、ラッチ回路４６にラッチされる。このラッチされた印刷データは、新たな印刷データで更新されるまで保持される。
【００７４】
第１ラッチ回路４６によってラッチされた印刷データはセレクタ６０に出力される。
【００７５】
一方、第１波形セットシフトレジスタ５４、第２波形セットシフトレジスタ５６、及び第３波形セットシフトレジスタ５８は、第２クロック信号線を介して入力する第２クロック信号に基づき、同時に吐出させるべきイジェクタのブロック毎に所定の期間だけ遅延させて記憶している波形信号出力する。
【００７６】
この結果、セレクタ６０は、第１波形セットシフトレジスタ５４、第２波形セットシフトレジスタ５６、及び第３波形セットシフトレジスタ５８から供給される第１波形セット信号、第２波形セット信号、及び第３波形セット信号から印刷データによって選択が指示された波形信号をレベルシフタ６２に出力する。
【００７７】
レベルシフタ６２は、入力された波形信号を所定電圧レベルにレベル変換することにより得られた充電制御信号、及び入力された波形信号の波形を反転させて上記所定電圧レベルにレベル変換することにより得られた放電制御信号をそれぞれ出力する。
【００７８】
本実施の形態に係る制御回路２２及び制御回路３５は、イジェクタ３２毎に同じ波形の充電制御信号及び放電制御信号を出力する。
【００７９】
制御回路２２から出力された充電制御信号は、ＰＭＯＳ２４Ａのゲートに供給され、制御回路２２から出力された放電制御信号は、ＮＭＯＳ２４Ｂのゲートに供給される。
【００８０】
各ＰＭＯＳ２４Ａ及び各ＮＭＯＳ２４Ｂは供給される充電制御信号及び放電制御信号に応じてオン、オフする。これにより、各圧電素子３０の充放電が行われ、各圧電素子３０が各々充電された電荷量に応じて変形することにより吐出口から液滴を吐出される。
【００８１】
一方、制御回路３５から出力された充電制御信号は、ＰＭＯＳ３８Ａのゲートに供給され、制御回路３５から出力された放電制御信号は、ＮＭＯＳ３８Ｂのゲートに供給される。
【００８２】
各ＰＭＯＳ３８Ａ及び各ＮＭＯＳ３８Ｂは供給される充電制御信号及び放電制御信号に応じてオン、オフする。これにより、配線３４Ｂと電力配線２６Ａ、２６Ｂとを各々並列に接続する各ＰＭＯＳ３８Ａ及び各ＮＭＯＳ３８Ｂのオン、オフが切り替わるため、駆動ＩＣ１７の抵抗値が変化する。
【００８３】
次のステップ１０８では、画像データにより示される２次元画像の印刷が完了したか否かを判定し、否定判定となった場合は上記ステップ１０４へ戻る一方、肯定判定となった場合は本印刷処理プログラムを終了する。なお、上記ステップ１０４〜ステップ１０８の処理を繰り返し実行する際には、次に印刷すべき画像領域に対応する印刷データを処理対象印刷データとするようにする。
【００８４】
このように、本実施の形態に係るプリンタ１０では、概念的には、充電側、放電側ともにＣＲ直列回路の抵抗Ｒを２個の直列オン抵抗で構成しており、駆動ＩＣ１６はイジェクタ群３３と共にインクジェット記録ヘッド１４に搭載され、駆動ＩＣ１７はインクジェット記録ヘッド１４外部に設けられている。
【００８５】
これにより、抵抗Ｒの一部がインクジェット記録ヘッド１４外部に存在するため、熱源を分散でき、インクジェット記録ヘッド１４の発熱量が低減される。
【００８６】
また、充電側、放電側ともに、駆動ＩＣ１６のＰＭＯＳ２４Ａ及びＮＭＯＳ２４Ｂがオン状態となる個数に基づいて駆動ＩＣ１７のＰＭＯＳ３８Ａ及びＮＭＯＳ３８Ｂのオン、オフを制御するので、イジェクタ３２のオン数が異なっても充放電の時定数が略一定になり、充電制御信号及び放電制御信号の波形のエッジが鈍ることを抑えられるため、液滴の吐出特性の低下が抑制される。
【００８７】
例えば、１個の駆動ＩＣ１６当たり２５６個のイジェクタ３２を駆動させるものとし、同時に３２個のイジェクタ３２を充電し、６４個のイジェクタ３２を放電し、残る１６０個のイジェクタ３２は休止であるものとした場合、駆動ＩＣ１７では、３２個のＰＭＯＳ３８Ａがオン状態となり、６４個のＮＭＯＳ３８Ｂがオン状態となる。
【００８８】
このように、駆動ＩＣ１６に駆動ＩＣ１７を直列接続したことにより、駆動ＩＣ１６をそれぞれ２個直列接続した場合と略等価になるため、圧電素子イジェクタの駆動数によらず、充放電の時定数を略一定に保たれる。また、駆動ＩＣ１６に駆動ＩＣ１７で個々のＰＭＯＳ、ＮＭＯＳを電力配線２６Ａ、２６Ｂに並列に接続する構成したことにより、充電側、放電側ともに端子を共通化するができ、充電側、放電側ともに接続配線が１本で済む。
【００８９】
［第２の実施の形態］
第２の実施の形態に係るプリンタ１０の要部構成は、上記第１の実施の形態（図１参照）とほぼ同一であり、駆動ＩＣ１７の構成のみが一部異なっている。
【００９０】
図６には、第２の実施の形態に係る駆動ＩＣ１７の構成が示されている。なお、同図における図１と同一部分については同一の符号を付して説明を省略する。
【００９１】
本実施の形態に係る駆動ＩＣ１７は、各ＰＭＯＳ３８Ａのバックゲートに並列に接続されたバックゲート配線７０Ａ、及び各ＮＭＯＳ３８Ｂのバックゲートに並列に接続されたバックゲート配線７０Ｂをさらに備えている。
【００９２】
バックゲート配線７０Ａは電源７２Ａに接続されており、バックゲート配線７０Ｂは電源７２Ｂに接続されている。電源７２Ａ及び電源７２Ｂはコントローラ１２からの制御により、バックゲート配線７０Ａ、７０Ｂにそれぞれ印加する電圧レベルを変更することが可能とされている。
【００９３】
また、本実施の形態に係る駆動ＩＣ１７は、駆動ＩＣ１６とコントローラ１２を接続する信号線と別の複数の信号線でコントローラ１２と接続されており、コントローラ１２は、駆動ＩＣ１７と駆動ＩＣ１６に対して個別に、第１クロック信号、ラッチ信号、第１波形セット信号、第２波形セット信号、第３波形セット信号、及び第２クロック信号を出力する。
【００９４】
すなわち、コントローラ１２は、駆動ＩＣ１７と駆動ＩＣ１６を個別に制御することが可能となっている。
【００９５】
ところで、インクジェット記録ヘッド１４から液滴を吐出させた場合の発熱総量は変わらないため、インクジェット記録ヘッド１４の発熱量をより低減するには、駆動ＩＣ１７での発熱量をより多くする構成が必要である。
【００９６】
この駆動ＩＣ１７での発熱量をより多くするには、駆動ＩＣ１７のオン抵抗を高くすればよい。
【００９７】
本実施の形態のプリンタ１０において、駆動ＩＣ１７のオン抵抗を調整する方法として、以下のふたつの方法がある。
【００９８】
（１）駆動ＩＣ１７においてオン状態とするＰＭＯＳ３８Ａの個数やＮＭＯＳ３８Ｂの個数を、駆動ＩＣ１６においてオン状態となるＰＭＯＳ２４Ａの個数やＮＭＯＳ２４Ｂの個数よりも少なくする。例えば、オン状態となるトランジスタの比率を、駆動ＩＣ１６：駆動ＩＣ１７＝２：１とする。
【００９９】
すなわち、コントローラ１２が、駆動ＩＣ１７においてオン状態となるトランジスタの個数が駆動ＩＣ１６においてオン状態となるトランジスタの個数の１／２となるように個別に制御を行なう。なお、オン状態となるトランジスタの個数を１／２した場合の少数点以下の端数については、例えば、繰り上げてもよく、切り捨ててもよく、また四捨五入してもよい。
【０１００】
このように、駆動ＩＣ１７においてオン状態とするトランジスタの個数を減らすことにより、インクジェット記録ヘッド１４での発熱量が低減される。また、オン状態とするトランジスタの個数を１／２程度に減らしたとしても、充放電の時定数の変化を小さく抑えることができるため、十分実用に耐えうる。
【０１０１】
（２）バックゲート配線７０Ａ、７０Ｂを介してバックゲートに印加する電圧レベルを、ＰＭＯＳ３８ＡやＮＭＯＳ３８Ｂのオン抵抗が高くなるように変更する。
【０１０２】
このように、ＰＭＯＳ３８ＡやＮＭＯＳ３８Ｂのオン抵抗を高く変更することにより、インクジェット記録ヘッド１４での発熱量が低減される。
【０１０３】
［第３の実施の形態］
第３の実施の形態に係るプリンタ１０は、上記第１の実施の形態（図１参照）とほぼ同一であり、図７に示すように、１個の駆動ＩＣ１７に対して駆動ＩＣ１６が複数個に設けられ、駆動ＩＣ１６の電力配線２６Ａ、２６Ｂが駆動ＩＣ１７に並列に接続されている。なお、同図における図１と同一部分については同一の符号を付して説明を省略する。
【０１０４】
図７に示すように、本実施の形態に係るプリンタ１０では、複数の駆動ＩＣ１６（本実施の形態では２個）に対して１個の駆動ＩＣ１７を割り当てている。
【０１０５】
また、本実施の形態に係る駆動ＩＣ１７は、駆動ＩＣ１６とコントローラ１２を接続する信号線と別の複数の信号線でコントローラ１２と接続されており、コントローラ１２は、駆動ＩＣ１７と駆動ＩＣ１６に対して個別に、第１クロック信号、ラッチ信号、第１波形セット信号、第２波形セット信号、第３波形セット信号、及び第２クロック信号を出力する。
【０１０６】
すなわち、コントローラ１２は、駆動ＩＣ１７と駆動ＩＣ１６を個別に制御することが可能となっている。
【０１０７】
そして、コントローラ１２は、駆動ＩＣ１７においてオン状態となるトランジスタの個数が駆動ＩＣ１６においてオン状態となるトランジスタの個数の１／２となるように個別に制御を行なう。
【０１０８】
例えば、駆動ＩＣ１７においてオン状態となるトランジスタの個数が、当該駆動ＩＣ１７が接続された２個の駆動ＩＣ１６においてオン状態となるトランジスタの個数の１／２が駆動ＩＣ１７のオン状態となるトランジスタの個数となるように個別に制御を行なう。
【０１０９】
より具体的には、所定の駆動周期に対して、同時期にオン状態となる駆動ＩＣ１６のトランジスタの個数を求め、当該トランジスタの個数の１／２がオン数となるようなデータを生成して駆動ＩＣ１７の各トランジスタのオン状態、オフ状態を切替えを制御するようにする。なお、何れかの１つの波形信号の駆動波形を基準駆動波形として、当該基準駆動波形によって同時期にオン状態となる駆動ＩＣ１６のトランジスタの個数に応じて駆動ＩＣ１７の各トランジスタのオン状態、オフ状態を切替えを制御してもよい。この基準駆動波形は、駆動ＩＣ１６の各トランジスタに対して最も多く供給される駆動波形としてもよい。
【０１１０】
このように、駆動ＩＣ１７においてオン状態とするトランジスタの個数を減らすことにより、インクジェット記録ヘッド１４での発熱量が低減される。また、ヘッド外部に設ける駆動ＩＣ１７の個数を削減される。
【０１１１】
なお、上記各実施の形態では、インクジェット記録ヘッド１４を記録用紙の幅より幅広とした長尺ヘッドとし、当該長尺ヘッドに対して記録用紙を移動させて画像を記録する場合について説明したが、本発明はこれに限定されるものではなく、例えば、記録用紙に対してインクジェット記録ヘッドを往復移動させながら、記録用紙に画像を形成するインクジェットプリンタに適用してもよい。この場合も、上記各実施の形態と同様の効果を奏することができる。
【０１１２】
その他、上記各実施の形態で説明したプリンタ１０の構成（図１参照。）、インクジェット記録ヘッド１４の構成（図２参照。）、制御回路２２の構成（図３参照）、及び駆動ＩＣ１６、１７（図６、図７参照。）は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
【０１１３】
また、上記各実施の形態で説明した波形セット信号（図４）も一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
【０１１４】
また、上記各実施の形態で説明した印刷処理プログラム（図５参照。）の処理の流れも一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
【０１１５】
また、上記各実施の形態で説明したプリンタ１０は、記録媒体上へ画像（文字を含む）を形成するものであったが、本発明のプリンタ１０は、これに限定されるものではない。すなわち、記録媒体は記録用紙に限定されるものでなく、また、吐出する液体もインク液に限定されるものではない。例えば半導体や液晶表示器等のパターン形成のためにシート状の基板に液滴を吐出するパターン形成装置等の他の画像形成装置にも適用することができる。
【０１１６】
さらに、上記各実施の形態では、容量性負荷として圧電素子を用いる例をとり説明したが、本発明はこれに限定されるものではなく、圧電素子に代えて、例えば、対向電極の一方を弾性体電極として、静電気力による前記弾性体電極の変位を利用する静電アクチュエータや、液晶などを用いても同様の効果が得られる。
【図面の簡単な説明】
【０１１７】
【図１】第１の実施の形態に係るインクジェットプリンタの要部構成を示す概略図である。
【図２】実施の形態に係るインクジェット記録ヘッドの概略構成を示す平面図である。
【図３】実施の形態に係る制御回路の詳細な構成を示す平面図である。
【図４】コントローラにより生成される波形信号の一例を示す波形図である。
【図５】第１の実施の形態に係る印刷処理プログラムの処理の流れを示すフローチャートである。
【図６】第２の実施の形態に係る駆動ＩＣの要部構成を示す概略図である。
【図７】第３の実施の形態に係る駆動ＩＣの要部構成を示す概略図である。
【符号の説明】
【０１１８】
１０  プリンタ
１６  駆動ＩＣ（第１駆動回路）
１７  駆動ＩＣ（第２駆動回路）
３０  圧電素子（容量性負荷）
２０  スイッチ回路（充放電制御手段）
２４Ａ  ＰＭＯＳ（第１スイッチ素子）
２４Ｂ  ＮＭＯＳ（第２スイッチ素子）
２６Ａ  電力配線（第１電力配線）
２６Ｂ  電力配線（第２電力配線）
３８Ａ  ＰＭＯＳ（第３スイッチ素子）
３８Ｂ  ＮＭＯＳ（第４スイッチ素子）
１２  コントローラ（切替制御手段）
１４  インクジェット記録ヘッド
【図１】
0005071147.tif 000002
【図２】
0005071147.tif 000003
【図３】
0005071147.tif 000004
【図４】
0005071147.tif 000005
【図５】
0005071147.tif 000006
【図６】
0005071147.tif 000007
【図７】
0005071147.tif 000008