(57)【特許請求の範囲】
【請求項１】
集積回路に含まれる内部回路への入力端子に接続されているクランプ回路であって、
エミッタが前記入力端子に接続されているＮＰＮ型の第１のトランジスタと、
一端が前記集積回路に電力を供給する電圧源に接続され、他端が第１のトランジスタのコレクタに接続されている第１の抵抗素子と、
エミッタが前記入力端子および前記第１のトランジスタのエミッタに接続され、ベースが前記第１のトランジスタのベースに接続されているＮＰＮ型の第２のトランジスタと、
エミッタが前記電圧源に接続され、ベースおよびコレクタが前記第２のトランジスタのコレクタに接続されているＰＮＰ型の第３のトランジスタと、
エミッタが前記電圧源に接続され、ベースが前記第２のトランジスタのコレクタ、ならびに第３のトランジスタのベースおよびコレクタに接続されているＰＮＰ型の第４のトランジスタと、
ベースおよびコレクタが前記第４のトランジスタのコレクタに接続されているＮＰＮ型の第５のトランジスタと、
ベースおよびコレクタが前記第５のトランジスタのエミッタに接続され、エミッタがグランドに接続されているＮＰＮ型の第６のトランジスタと、
一端が前記第４のトランジスタのコレクタ、前記第５のトランジスタのベースおよびコレクタに接続されている第２の抵抗素子と、
一端が前記第２の抵抗素子の他端に接続され、他端が前記第５のトランジスタのエミッタ、ならびに前記第６のトランジスタのベースおよびコレクタに接続されている第３の抵抗素子と、
ベースが第２の抵抗素子と第３の抵抗素子との接続点に接続され、コレクタが前記第２のトランジスタのコレクタ、前記第３のトランジスタのベースおよびコレクタ、ならびに前記第４のトランジスタのベースに接続され、エミッタが前記第１のトランジスタのベースおよび前記第２のトランジスタのベースに接続されているＮＰＮ型の第７のトランジスタと、
一端が前記第７のトランジスタのエミッタ、ならびに前記第１のトランジスタのベースおよび前記第２のトランジスタのベースに接続され、他端が前記入力端子、ならびに前記第１のトランジスタのエミッタおよび前記第２のトランジスタのエミッタに接続されている第４の抵抗素子とを備えていることを特徴とするクランプ回路。
【請求項２】
一端が前記第３の抵抗素子の他端、前記第５のトランジスタのエミッタ、ならびに前記第６のトランジスタのベースおよびコレクタに接続されている第５の抵抗素子と、
エミッタが第５の抵抗素子の他端に接続され、コレクタが前記電圧源に接続されているＮＰＮ型の第８のトランジスタと、
一端が前記電圧源に接続され、他端が第８のトランジスタのベースに接続されている定電流源と、
ベースおよびコレクタが前記定電流源の他端および第８のトランジスタのベースに接続されているＮＰＮ型の第９のトランジスタと、
ベースおよびコレクタが第９のトランジスタのエミッタに接続され、エミッタがグランドに接続されているＮＰＮ型の第１０のトランジスタとをさらに備えていることを特徴とする請求項１に記載のクランプ回路。
【請求項３】
前記第１のトランジスタのエミッタ、前記第２のトランジスタのエミッタ、および前記第４の抵抗素子の他端の接続点と、前記入力端子との間に設けられ、エミッタが前記第１のトランジスタのエミッタおよび前記第２のトランジスタのエミッタ、ならびに前記第４の抵抗素子の他端に接続され、ベースおよびコレクタが前記入力端子に接続されているＰＮＰ型の第１１のトランジスタと、
前記第６のトランジスタのエミッタとグランドとの間に設けられ、エミッタが前記第６のトランジスタのエミッタに接続され、ベースおよびコレクタがグランドに接続されているＰＮＰ型の第１２のトランジスタとをさらに備えていることを特徴とする請求項１または２に記載のクランプ回路。
【請求項４】
集積回路に含まれる内部回路への入力端子に接続されているクランプ回路であって、
エミッタが前記入力端子に接続されているＰＮＰ型の第１のトランジスタと、
一端がグランドに接続され、他端が第１のトランジスタのコレクタに接続されている第１の抵抗素子と、
エミッタが前記入力端子および前記第１のトランジスタのエミッタに接続され、ベースが前記第１のトランジスタのベースに接続されているＰＮＰ型の第２のトランジスタと、
エミッタがグランドに接続され、ベースおよびコレクタが前記第２のトランジスタのコレクタに接続されているＮＰＮ型の第３のトランジスタと、
エミッタがグランドに接続され、ベースが前記第２のトランジスタのコレクタ、ならびに第３のトランジスタのベースおよびコレクタに接続されているＮＰＮ型の第４のトランジスタと、
ベースおよびコレクタが前記第４のトランジスタのコレクタに接続されているＰＮＰ型の第５のトランジスタと、
ベースおよびコレクタが前記第５のトランジスタのエミッタに接続され、エミッタが前記集積回路に電力を供給する電圧源に接続されているＰＮＰ型の第６のトランジスタと、
一端が前記第４のトランジスタのコレクタ、前記第５のトランジスタのベースおよびコレクタに接続されている第２の抵抗素子と、
一端が前記第２の抵抗素子の他端に接続され、他端が前記第５のトランジスタのエミッタ、ならびに前記第６のトランジスタのベースおよびコレクタに接続されている第３の抵抗素子と、
ベースが第２の抵抗素子と第３の抵抗素子との接続点に接続され、コレクタが前記第２のトランジスタのコレクタ、前記第３のトランジスタのベースおよびコレクタ、ならびに前記第４のトランジスタのベースに接続され、エミッタが前記第１のトランジスタのベースおよび前記第２のトランジスタのベースに接続されているＰＮＰ型の第７のトランジスタと、
一端が前記第７のトランジスタのエミッタ、ならびに前記第１のトランジスタのベースおよび前記第２のトランジスタのベースに接続され、他端が前記入力端子、ならびに前記第１のトランジスタのエミッタおよび前記第２のトランジスタのエミッタに接続されている第４の抵抗素子とを備えていることを特徴とするクランプ回路。
【請求項５】
請求項１〜４のいずれか１つに記載のクランプ回路を用いることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧を所定の電圧にクランプすることができるクランプ回路および電子機器に関する。
【背景技術】
【０００２】
図１は、従来の技術によるクランプ回路９の回路構成を示す図である。クランプ回路９は、集積回路の入力端子に印加される負極性の異常な電圧、たとえば負極性のサージ電圧から集積回路内に形成される内部回路を保護するためのクランプ回路であり、入力端子に接続されて、その集積回路内に形成される。クランプ回路９は、入力端子９１の電圧がクランプ電圧以下にならないようにクランプする回路であり、抵抗素子９２，９９，１００，１０２、ＮＰＮ型のトランジスタ９３，９４，９７，９８，１０１、およびＰＮＰ型のトランジスタ９５，９６を備えている。
【０００３】
抵抗素子９２は、一端が電圧ＶＢの定電圧源に接続され、他端がトランジスタ９３のコレクタに接続されている。トランジスタ９３は、エミッタが入力端子９１、トランジスタ９４のエミッタ、および集積回路の内部回路に接続され、コレクタが抵抗素子９２に接続されている。抵抗素子９２およびトランジスタ９３は、入力端子９１に負極性の異常な電圧が印加されたとき、内部回路を保護するために必要な電流を供給する。
【０００４】
エミッタが電圧ＶＢの定電圧源に接続されている２つのトランジスタ９５，９６は、カレントミラー回路を構成し、トランジスタ９５は、コレクタがトランジスタ９４のコレクタに接続され、トランジスタ９６は、コレクタがトランジスタ９７のコレクタおよびベースに接続されている。すなわち、トランジスタ９６は、トランジスタ９５がトランジスタ９４に供給する電流と同じ電流を、トランジスタ９７に供給する。
【０００５】
ダイオードとして機能する２つのトランジスタ９７，９８は、直列に接続され、トランジスタ９８のエミッタがグランドに接続されている。直列に接続されている抵抗値が同じ２つの抵抗素子９９，１００は、トランジスタ９７のベースエミッタ間の電圧を分圧する。トランジスタ１０１は、コレクタが電圧ＶＢの定電圧源に接続され、ベースが抵抗素子９９と抵抗素子１００との接続点に接続され、エミッタがトランジスタ９３，９４のベースに接続されている。トランジスタ９４は、コレクタがカレントミラー回路のトランジスタ９５に接続され、ベースがトランジスタ９３のベースおよびトランジスタ１０１のエミッタに接続され、エミッタが入力端子９１、トランジスタ９３のエミッタおよび集積回路の内部回路に接続されている。
【０００６】
したがって、クランプ回路９のクランプ電圧は、ダイオードとして機能する２つのトランジスタ９７，９８のベースエミッタ間の電圧、同じ抵抗値の２つの抵抗素子９９，１００によって分圧される電圧、および２つのトランジスタ９４，１０１のベースエミッタ間の電圧によって決まり、その値は、たとえば−０．３５Ｖ（ボルト）である。抵抗素子１０２は、２つの抵抗素子９９，１００にスタンバイ電流を流すための抵抗であり、一端が電圧ＶＢの定電圧源に接続され、他端が抵抗素子９９に接続されている。抵抗素子１０２の抵抗値は、たとえば１００ＫΩ（オーム）であり、抵抗素子９９，１００の抵抗値は、たとえば５０ＫΩ（オーム）である。
【０００７】
図２は、クランプ回路９のクランプ特性を示す図である。縦軸は、入力端子９１の電圧Ｖｃｌａｍｐであり、横軸は、入力端子９１に負極性の電圧が印加されたときに、入力端子９１から流れ出るクランプ電流Ｉｃｌａｍｐの値である。クランプ特性Ａは、抵抗素子１０２によってスタンバイ電流を流す場合のクランプ特性であり、クランプ特性Ｂは、抵抗素子１０２を設けないでスタンバイ電流を流さない場合のクランプ特性である。
【０００８】
抵抗素子１０２を設けない場合、入力端子９１の電圧Ｖｃｌａｍｐがクランプ電圧よりも高いとき、トランジスタ９４，１０１は遮断状態であるので、カレントミラー回路を構成するトランジスタ９５，９６は電流を流すことはなく、抵抗素子９９，１００に電流は流れない。この状態で、入力端子９１の電圧Ｖｃｌａｍｐが下がり、クランプ電圧より低くなった直後は、入力端子９１に印加される負極性の電圧が小さい段階では、電圧ＶＢの定電圧源からトランジスタ１０１に電流を供給するため、カレントミラー回路に電流が少量しか流れない。そのため、抵抗素子９９と抵抗素子１００とによる抵抗分割分の電圧つまり抵抗素子１００の電圧降下の電圧Ｖ１も、トランジスタ９７のベースエミッタ間の電圧ＶＢＥの１／２に対して小さい値となる。電圧Ｖｃｌａｍｐは、トランジスタ９８の電圧ＶＢＥに抵抗素子１００の電圧降下の電圧Ｖ１を加算した電圧から、トランジスタ１０１，９４の２つの電圧ＶＢＥを減算した電圧であり、すなわち電圧Ｖｃｌａｍｐ＝（ＶＢＥ＋Ｖ１）−２ＶＢＥであるので、図２のクランプ特性Ｂに示すように、電圧Ｖｃｌａｍｐが電圧−ＶＢＥの１／２以下、すなわちクランプ電圧−０．３５Ｖ以下になってしまう。
【０００９】
抵抗素子１０２を設けた場合、カレントミラー回路からの電流が少量の場合も、抵抗素子９９，１００に十分な電流を供給することができているので、抵抗素子９９と抵抗素子１００とによる抵抗分割分の電圧Ｖ１は、電圧ＶＢＥの１／２となる。したがって、電圧Ｖｃｌａｍｐが図２のクランプ特性Ｂに示すようにクランプ電圧−０．３５Ｖ以下になることはない。
【００１０】
スタンバイ電流を低減することができる従来の技術の例として、特許文献１に記載されているＥＣＬ（Emitter-Coupled Logic）カットオフドライバ回路、および特許文献２に記載されているエミッタフォロワ回路がある。特許文献１に記載されているＥＣＬカットオフドライバ回路は、ＥＣＬ論理ゲートをカットオフ状態にするためのカットオフドライバ回路の電流シンクを、電流スイッチ回路によって、カットオフ状態にするときだけスイッチオンさせる。ＥＣＬカットオフドライバ回路は、電流スイッチ回路を設けることによって、カットオフドライバ回路がスタンバイあるいはアイドル状態にある場合のシンク用電流を低減するものである。
【００１１】
特許文献２に記載されているエミッタフォロワ回路は、エミッタフォロワのトランジスタのエミッタにプルダウントランジスタを設け、エミッタフォロワのコレクタとプルダウントランジスタのベースとの間にレベル調整回路を設けることによって、エミッタフォロワ回路のスタンバイ電流を低減するものである。レベル調整回路は、エミッタフォロワトランジスタのコレクタの電位を所定のレベルだけシフトするとともに、プルダウントランジスタのベースに所定のベース電圧を与えることによって、プルダウントランジスタによる電流を選択的に変えるものである。
【００１２】
さらに、電圧を所定の電圧以下あるいは所定の電圧以上にならないようにクランプする回路の例として、許文献３に記載されているクランプ回路、特許文献４に記載されているクランプ回路、および特許文献５に記載されている映像信号のクリップ回路がある。特許文献３に記載されているクランプ回路は、複合映像信号の出力トランジスタのベースの電位をクランプする２段のＮＰＮ型トランジスタのコレクタにカレントミラーを構成する２つのＰＮＰ型トランジスタを設けることによって、同期信号によるクランプ電位の変動を抑制するものである。
【００１３】
特許文献４に記載されているクランプ回路は、カレントミラー負荷を有する差動増幅器の出力側に、比較回路とコンデンサとを用いた帰還回路を設けることによって、映像信号などの入力信号を所定の電位にクランプして出力するものである。特許文献５に記載されている映像信号のクリップ回路は、映像信号をＨＩＧＨ側およびＬＯＷ側のクリップレベルにクリップし、さらに、カレントミラー回路を用いた直流回路を、差動増幅器を構成するトランジスタのベースに接続することによって、ＨＩＧＨ側のクリップ付近でのなまりを改善するものである。
【００１４】
【特許文献１】特許第２９６３１８８号公報
【特許文献２】特開２００１−２４４９８号公報
【特許文献３】特開昭６１−１４５９７０号公報
【特許文献４】特許第２５４９１４７号公報
【特許文献５】実用新案登録第２５９１４１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、特許文献１に記載されているＥＣＬカットオフドライバ回路は、カットオフドライバ回路がスタンバイあるいはアイドル状態にある場合のシンク用電流を低減するものであり、特許文献２に記載されているエミッタフォロワ回路は、プルダウントランジスタによる電流を選択的に変えるものであり、いずれの従来の技術もクランプ回路９のスタンバイ電流を低減するものではない。
【００１６】
特許文献３に記載されているクランプ回路は、同期信号によるクランプ電位の変動を抑制するものであり、特許文献４に記載されているクランプ回路は、映像信号などの入力信号を所定の電位にクランプして出力するものであり、特許文献５に記載されている映像信号のクリップ回路は、映像信号をＨＩＧＨ側およびＬＯＷ側のクリップレベルにクリップするものであり、いずれの従来の技術も、入力端子に入力される異常な電圧、たとえばサージ電圧から、集積回路内の内部回路を保護するものではない。
【００１７】
本発明の目的は、集積回路の入力端子に印加される異常な電圧から、少ないスタンバイ電流で内部回路を保護することができるクランプ回路および電子機器を提供することである。
【課題を解決するための手段】
【００１８】
本発明（１）は、集積回路に含まれる内部回路への入力端子に接続されているクランプ回路であって、
エミッタが前記入力端子に接続されているＮＰＮ型の第１のトランジスタと、
一端が前記集積回路に電力を供給する電圧源に接続され、他端が第１のトランジスタのコレクタに接続されている第１の抵抗素子と、
エミッタが前記入力端子および前記第１のトランジスタのエミッタに接続され、ベースが前記第１のトランジスタのベースに接続されているＮＰＮ型の第２のトランジスタと、
エミッタが前記電圧源に接続され、ベースおよびコレクタが前記第２のトランジスタのコレクタに接続されているＰＮＰ型の第３のトランジスタと、
エミッタが前記電圧源に接続され、ベースが前記第２のトランジスタのコレクタ、ならびに第３のトランジスタのベースおよびコレクタに接続されているＰＮＰ型の第４のトランジスタと、
ベースおよびコレクタが前記第４のトランジスタのコレクタに接続されているＮＰＮ型の第５のトランジスタと、
ベースおよびコレクタが前記第５のトランジスタのエミッタに接続され、エミッタがグランドに接続されているＮＰＮ型の第６のトランジスタと、
一端が前記第４のトランジスタのコレクタ、前記第５のトランジスタのベースおよびコレクタに接続されている第２の抵抗素子と、
一端が前記第２の抵抗素子の他端に接続され、他端が前記第５のトランジスタのエミッタ、ならびに前記第６のトランジスタのベースおよびコレクタに接続されている第３の抵抗素子と、
ベースが第２の抵抗素子と第３の抵抗素子との接続点に接続され、コレクタが前記第２のトランジスタのコレクタ、前記第３のトランジスタのベースおよびコレクタ、ならびに前記第４のトランジスタのベースに接続され、エミッタが前記第１のトランジスタのベースおよび前記第２のトランジスタのベースに接続されているＮＰＮ型の第７のトランジスタと、
一端が前記第７のトランジスタのエミッタ、ならびに前記第１のトランジスタのベースおよび前記第２のトランジスタのベースに接続され、他端が前記入力端子、ならびに前記第１のトランジスタのエミッタおよび前記第２のトランジスタのエミッタに接続されている第４の抵抗素子とを備えていることを特徴とするクランプ回路である。
【００１９】
また本発明（４）は、集積回路に含まれる内部回路への入力端子に接続されているクランプ回路であって、
エミッタが前記入力端子に接続されているＰＮＰ型の第１のトランジスタと、
一端がグランドに接続され、他端が第１のトランジスタのコレクタに接続されている第１の抵抗素子と、
エミッタが前記入力端子および前記第１のトランジスタのエミッタに接続され、ベースが前記第１のトランジスタのベースに接続されているＰＮＰ型の第２のトランジスタと、
エミッタがグランドに接続され、ベースおよびコレクタが前記第２のトランジスタのコレクタに接続されているＮＰＮ型の第３のトランジスタと、
エミッタがグランドに接続され、ベースが前記第２のトランジスタのコレクタ、ならびに第３のトランジスタのベースおよびコレクタに接続されているＮＰＮ型の第４のトランジスタと、
ベースおよびコレクタが前記第４のトランジスタのコレクタに接続されているＰＮＰ型の第５のトランジスタと、
ベースおよびコレクタが前記第５のトランジスタのエミッタに接続され、エミッタが前記集積回路に電力を供給する電圧源に接続されているＰＮＰ型の第６のトランジスタと、
一端が前記第４のトランジスタのコレクタ、前記第５のトランジスタのベースおよびコレクタに接続されている第２の抵抗素子と、
一端が前記第２の抵抗素子の他端に接続され、他端が前記第５のトランジスタのエミッタ、ならびに前記第６のトランジスタのベースおよびコレクタに接続されている第３の抵抗素子と、
ベースが第２の抵抗素子と第３の抵抗素子との接続点に接続され、コレクタが前記第２のトランジスタのコレクタ、前記第３のトランジスタのベースおよびコレクタ、ならびに前記第４のトランジスタのベースに接続され、エミッタが前記第１のトランジスタのベースおよび前記第２のトランジスタのベースに接続されているＰＮＰ型の第７のトランジスタと、
一端が前記第７のトランジスタのエミッタ、ならびに前記第１のトランジスタのベースおよび前記第２のトランジスタのベースに接続され、他端が前記入力端子、ならびに前記第１のトランジスタのエミッタおよび前記第２のトランジスタのエミッタに接続されている第４の抵抗素子とを備えていることを特徴とするクランプ回路である。
また本発明（５）は、前記クランプ回路を用いることを特徴とする電子機器である。
【発明の効果】
【００２０】
本発明（１）によれば、集積回路に含まれる内部回路への入力端子をクランプするにあたって、ＮＰＮ型の第１のトランジスタは、エミッタが前記入力端子に接続され、第１の抵抗素子は、一端が前記集積回路に電力を供給する電圧源に接続され、他端が第１のトランジスタのコレクタに接続され、ＮＰＮ型の第２のトランジスタは、エミッタが前記入力端子および前記第１のトランジスタのエミッタに接続され、ベースが前記第１のトランジスタのベースに接続されている。
【００２１】
ＰＮＰ型の第３のトランジスタは、エミッタが前記電圧源に接続され、ベースおよびコレクタが前記第２のトランジスタのコレクタに接続され、ＰＮＰ型の第４のトランジスタは、エミッタが前記電圧源に接続され、ベースが前記第２のトランジスタのコレクタ、ならびに第３のトランジスタのベースおよびコレクタに接続されている。
【００２２】
ＮＰＮ型の第５のトランジスタは、ベースおよびコレクタが前記第４のトランジスタのコレクタに接続され、ＮＰＮ型の第６のトランジスタは、ベースおよびコレクタが前記第５のトランジスタのエミッタに接続され、エミッタがグランドに接続され、第２の抵抗素子は、一端が前記第４のトランジスタのコレクタ、前記第５のトランジスタのベースおよびコレクタに接続され、第３の抵抗素子は、一端が前記第２の抵抗素子の他端に接続され、他端が前記第５のトランジスタのエミッタ、ならびに前記第６のトランジスタのベースおよびコレクタに接続されている。
【００２３】
そして、ＮＰＮ型の第７のトランジスタは、ベースが第２の抵抗素子と第３の抵抗素子との接続点に接続され、コレクタが前記第２のトランジスタのコレクタ、前記第３のトランジスタのベースおよびコレクタ、ならびに前記第４のトランジスタのベースに接続され、エミッタが前記第１のトランジスタのベースおよび前記第２のトランジスタのベースに接続され、第４の抵抗素子は、一端が前記第７のトランジスタのエミッタ、ならびに前記第１のトランジスタのベースおよび前記第２のトランジスタのベースに接続され、他端が前記入力端子、ならびに前記第１のトランジスタのエミッタおよび前記第２のトランジスタのエミッタに接続されている。
【００２４】
したがって、第３および第４のトランジスタによって構成されるカレントミラー回路によって、第７のトランジスタを介して第４の抵抗素子に流れる電流と同じ電流を、第２および第３の抵抗素子に流すことができるので、負極性の異常な電圧が入力端子に印加されても、クランプ電流が少ないときに、第２の抵抗素子と第３の抵抗素子との接続点に発生する電圧が不足し、入力端子の電圧がクランプ電圧以下になることを防止することができる。すなわち、集積回路の入力端子に印加される負極性の異常な電圧から、少ないスタンバイ電流で内部回路を保護することができる。
【００２５】
また本発明（４）によれば、集積回路に含まれる内部回路への入力端子をクランプするにあたって、ＰＮＰ型の第１のトランジスタは、エミッタが前記入力端子に接続され、第１の抵抗素子は、一端がグランドに接続され、他端が第１のトランジスタのコレクタに接続され、ＰＮＰ型の第２のトランジスタは、エミッタが前記入力端子および前記第１のトランジスタのエミッタに接続され、ベースが前記第１のトランジスタのベースに接続されている。
【００２６】
ＮＰＮ型の第３のトランジスタは、エミッタがグランドに接続され、ベースおよびコレクタが前記第２のトランジスタのコレクタに接続され、ＮＰＮ型の第４のトランジスタは、エミッタがグランドに接続され、ベースが前記第２のトランジスタのコレクタ、ならびに第３のトランジスタのベースおよびコレクタに接続されている。
【００２７】
ＰＮＰ型の第５のトランジスタは、ベースおよびコレクタが前記第４のトランジスタのコレクタに接続され、ＰＮＰ型の第６のトランジスタは、ベースおよびコレクタが前記第５のトランジスタのエミッタに接続され、エミッタが前記集積回路に電力を供給する電圧源に接続され、第２の抵抗素子は、一端が前記第４のトランジスタのコレクタ、前記第５のトランジスタのベースおよびコレクタに接続され、第３の抵抗素子は、一端が前記第２の抵抗素子の他端に接続され、他端が前記第５のトランジスタのエミッタ、ならびに前記第６のトランジスタのベースおよびコレクタに接続されている。
【００２８】
そして、ＰＮＰ型の第７のトランジスタは、ベースが第２の抵抗素子と第３の抵抗素子との接続点に接続され、コレクタが前記第２のトランジスタのコレクタ、前記第３のトランジスタのベースおよびコレクタ、ならびに前記第４のトランジスタのベースに接続され、エミッタが前記第１のトランジスタのベースおよび前記第２のトランジスタのベースに接続され、第４の抵抗素子は、一端が前記第７のトランジスタのエミッタ、ならびに前記第１のトランジスタのベースおよび前記第２のトランジスタのベースに接続され、他端が前記入力端子、ならびに前記第１のトランジスタのエミッタおよび前記第２のトランジスタのエミッタに接続されている。
【００２９】
したがって、第３および第４のトランジスタによって構成されるカレントミラー回路によって、第７のトランジスタを介して第４の抵抗素子に流れる電流と同じ電流を、第２および第３の抵抗素子に流すことができるので、正極性の異常な電圧が入力端子に印加されても、クランプ電流が少ないときに、第２の抵抗素子と第３の抵抗素子との接続点に発生する電圧が不足し、入力端子の電圧がクランプ電圧以上になることを防止することができる。すなわち、集積回路の入力端子に印加される正極性の異常な電圧から、少ないスタンバイ電流で内部回路を保護することができる。
【００３０】
また本発明（５）によれば、前記クランプ回路を備えているので、異常な電圧が前記クランプ回路を用いる入力端子に印加されても、少ないスタンバイ電流で集積回路の内部回路を保護することができる。
【発明を実施するための最良の形態】
【００３１】
図３は、本発明の実施の第１の形態であるクランプ回路１の回路構成を示す図である。クランプ回路１は、集積回路に含まれる内部回路への入力端子１１に接続され、集積回路内に形成されるクランプ回路であり、抵抗素子１２，１９，２０，２２と、ＮＰＮ型のトランジスタ１３，１４，１７，１８，２１と、ＰＮＰ型のトランジスタ１５，１６とを備えている。
【００３２】
第１の抵抗素子である抵抗素子１２は、一端が前記集積回路に電力を供給する電圧源、たとえば電圧ＶＢを出力する車載用のシリーズレギュレータあるいはスイッチングレギュレータなどの直流の定電圧源に接続され、他端がトランジスタ１３のコレクタに接続されている。第１のトランジスタであるトランジスタ１３は、ＮＰＮ型のトランジスタ（以下「ＮＰＮトランジスタ」という）であり、エミッタが入力端子１１、トランジスタ１４のエミッタ、抵抗素子２２の一端、および内部回路に接続され、ベースがトランジスタ１４のベース、抵抗素子２２の他端、およびトランジスタ２１のエミッタに接続され、コレクタが抵抗素子１２の他端に接続されている。
【００３３】
第２のトランジスタであるトランジスタ１４は、ＮＰＮトランジスタであり、エミッタが入力端子１１、トランジスタ１３のエミッタ、抵抗素子２２の一端、および内部回路に接続され、ベースがトランジスタ１３のベース、抵抗素子２２の他端、およびトランジスタ２１のエミッタに接続され、コレクタがトランジスタ１５のベースおよびコレクタ、トランジスタ１６のベース、ならびにトランジスタ２１のコレクタに接続されている。
【００３４】
第３のトランジスタであるトランジスタ１５は、ＰＮＰ型のトランジスタ（以下「ＰＮＰトランジスタ」という）であり、エミッタが電圧ＶＢの定電圧源に接続され、ベースおよびコレクタがトランジスタ１４のコレクタ、トランジスタ１６のベース、ならびにトランジスタ２１のコレクタに接続されている。第４のトランジスタであるトランジスタ１６は、ＰＮＰトランジスタであり、エミッタが電圧ＶＢの定電圧源に接続され、ベースがトランジスタ１４のコレクタ、トランジスタ１５のベースおよびコレクタ、ならびにトランジスタ２１のコレクタに接続され、コレクタがトランジスタ１７のベースおよびコレクタ、ならびに抵抗素子１９の一端に接続されている。
【００３５】
第５のトランジスタであるトランジスタ１７は、ＮＰＮトランジスタであり、コレクタおよびベースがトランジスタ１６のコレクタおよび抵抗素子１９の一端に接続され、エミッタがトランジスタ１８のベースおよびコレクタならびに抵抗素子２０の一端に接続されている。第６のトランジスタであるトランジスタ１８は、ＮＰＮトランジスタであり、コレクタおよびベースがトランジスタ１７のエミッタおよび抵抗素子２０の一端に接続され、エミッタがグランドに接続されている。
【００３６】
第２の抵抗素子である抵抗素子１９は、一端がトランジスタ１６のコレクタならびにトランジスタ１７のベースおよびコレクタに接続され、他端が抵抗素子２０の他端およびトランジスタ２１のベースに接続されている。第３の抵抗素子である抵抗素子２０は、抵抗素子１９と同じ抵抗値、たとえば５０ＫΩ（オーム）の抵抗値であり、一端がトランジスタ１７のエミッタならびにトランジスタ１８のベースおよびコレクタに接続され、他端が抵抗素子１９の他端およびトランジスタ２１のベースに接続されている。
【００３７】
第７のトランジスタであるトランジスタ２１は、ＮＰＮトランジスタであり、ベースが抵抗素子１９と抵抗素子２０との接続点に接続され、コレクタがトランジスタ１４のコレクタ、トランジスタ１５のベースおよびコレクタ、ならびにトランジスタ１６のベースに接続され、エミッタがトランジスタ１３のベース、トランジスタ１４のベース、および抵抗素子２２の他端に接続されている。第４の抵抗素子である抵抗素子２２は、一端が入力端子１１、トランジスタ１３のエミッタ、トランジスタ１４のエミッタ、および内部回路に接続され、他端がトランジスタ１３のベース、トランジスタ１４のベース、およびトランジスタ２１のエミッタに接続されている。
【００３８】
抵抗素子１２およびＮＰＮトランジスタ１３は、入力端子１１に負極性の異常な電圧が印加されたとき、内部回路を保護するために必要な電流を供給する。トランジスタ１５およびトランジスタ１６は、カレントミラー回路を構成し、トランジスタ１６は、トランジスタ１５がトランジスタ１４およびトランジスタ２１に供給する電流と同じ電流を、トランジスタ１７および抵抗素子１９に供給する。
【００３９】
クランプ回路１のクランプ電圧は、ダイオードとして機能する２つのＮＰＮトランジスタ１７，１８のベースエミッタ間の電圧、同じ抵抗値の２つの抵抗素子１９，２０によって分圧される電圧、および２つのＮＰＮトランジスタ１４，２１のベースエミッタ間の電圧によって決まり、その値は、たとえば−０．３５Ｖ（ボルト）である。したがって、クランプ電圧よりも低い負極性の異常な電圧が入力端子に印加されても、クランプ回路１は、集積回路の内部回路をその負極性の異常な電圧から保護することができる。
【００４０】
図４は、クランプ回路１のクランプ特性Ｃを示す図である。縦軸は、入力端子１１の電圧Ｖｃｌａｍｐであり、横軸は、入力端子１１に負極性の電圧が印加されたときに、入力端子１１から流れ出るクランプ電流Ｉｃｌａｍｐの値である。
【００４１】
入力端子１１の電圧Ｖｃｌａｍｐが下がり、０ボルト以下になった直後から、トランジスタ２１を介して抵抗素子２２に電流が流れ始め、同じ電流が、トランジスタ１５およびトランジスタ１６によって構成されるカレントミラー回路から、抵抗素子１９および抵抗素子２０に供給される。抵抗素子１９，２０に電流が流れている状態で、入力端子１１の電圧Ｖｃｌａｍｐがさらに下がり、クランプ電圧より低くなったとき、トランジスタ２１によって、トランジスタ１３，１４を導通状態にするために必要なベース電流をすぐに供給することができ、クランプ電流Ｉｃｌａｍｐが少ないときでも、電圧Ｖｃｌａｍｐは、図２に示したクランプ特性Ｂのように、クランプ電圧−０．３５ボルトより下がることはない。入力端子１１の電圧Ｖｃｌａｍｐが０ボルトより高いと、トランジスタ２１は電流を流すことはなく、スタンバイ電流は０である。
【００４２】
上述した実施の形態では、クランプ回路１を集積回路内に形成したが、集積回路内に形成するのではなく、集積回路の入力端子に接続されている外付けの回路によって構成してもよい。
【００４３】
このように、集積回路に含まれる内部回路への入力端子１１をクランプするにあたって、ＮＰＮ型のトランジスタ１３は、エミッタが入力端子１１に接続され、抵抗素子１２は、一端が電圧ＶＢの定電圧源に接続され、他端がトランジスタ１３のコレクタに接続され、ＮＰＮ型のトランジスタ１４は、エミッタが入力端子１１およびトランジスタ１３のエミッタに接続され、ベースがトランジスタ１３のベースに接続されている。
【００４４】
ＰＮＰ型のトランジスタ１５は、エミッタが電圧ＶＢの定電圧源に接続され、ベースおよびコレクタがトランジスタ１４のコレクタに接続され、ＰＮＰ型のトランジスタ１６は、エミッタが電圧ＶＢの定電圧源に接続され、ベースがトランジスタ１４のコレクタ、ならびにトランジスタ１５のベースおよびコレクタに接続されている。
【００４５】
ＮＰＮ型のトランジスタ１７は、ベースおよびコレクタがトランジスタ１６のコレクタに接続され、ＮＰＮ型のトランジスタ１８は、ベースおよびコレクタがトランジスタ１７のエミッタに接続され、エミッタがグランドに接続され、抵抗素子１９は、一端がトランジスタ１６のコレクタ、トランジスタ１７のベースおよびコレクタに接続され、抵抗素子２０は、一端が抵抗素子１９の他端に接続され、他端がトランジスタ１７のエミッタ、ならびにトランジスタ１８のベースおよびコレクタに接続されている。
【００４６】
そして、ＮＰＮ型のトランジスタ２１は、ベースが抵抗素子１９と抵抗素子２０との接続点に接続され、コレクタがトランジスタ１４のコレクタ、トランジスタ１５のベースおよびコレクタ、ならびにトランジスタ１６のベースに接続され、エミッタがトランジスタ１３のベースおよびトランジスタ１４のベースに接続され、抵抗素子２２は、一端がトランジスタ２１のエミッタ、ならびにトランジスタ１３のベースおよびトランジスタ１４のベースに接続され、他端が入力端子１１、ならびにトランジスタ１３のエミッタおよびトランジスタ１４のエミッタに接続されている。
【００４７】
したがって、トランジスタ１５，１６によって構成されるカレントミラー回路によって、トランジスタ２１を介して抵抗素子２２に流れる電流と同じ電流を、抵抗素子１９および抵抗素子２０に流すことができるので、負極性の異常な電圧が入力端子１１に印加されても、クランプ電流が少ないときに、抵抗素子１９と抵抗素子２０との接続点に発生する電圧が不足し、入力端子１１の電圧がクランプ電圧以下になることを防止することができる。すなわち、集積回路の入力端子１１に印加される負極性の異常な電圧から、少ないスタンバイ電流で内部回路を保護することができる。
【００４８】
図５は、本発明の実施の第２の形態であるクランプ回路２の回路構成を示す図である。クランプ回路２は、図３に示したクランプ回路１にバイアス回路３０を設けたものである。バイアス回路３０は、トランジスタ３１，３４，３５、抵抗素子３２および定電流源３３を備えている。
【００４９】
第８のトランジスタであるトランジスタ３１は、ＮＰＮトランジスタであり、コレクタが電圧ＶＢの定電圧源に接続され、ベースが定電流源３３の一端ならびにトランジスタ３４のベースおよびコレクタに接続され、エミッタが抵抗素子３２の他端に接続されている。第５の抵抗素子である抵抗素子３２は、一端がトランジスタ１７のエミッタ、トランジスタ１８のベースおよびコレクタ、ならびに抵抗素子２０の一端に接続され、他端がトランジスタ３１のエミッタに接続されている。
【００５０】
定電流源３３は、一端がトランジスタ３１のベース、ならびにトランジスタ３４のベースおよびコレクタに接続され、他端が電圧ＶＢの定電圧源に接続されている。第９のトランジスタであるトランジスタ３４は、ＮＰＮトランジスタであり、ベースおよびコレクタがトランジスタ３１のベースおよび定電流源３３の一端に接続され、エミッタがトランジスタ３５のベースおよびコレクタに接続されている。第１０のトランジスタであるトランジスタ３５は、ＮＰＮトランジスタであり、ベースおよびコレクタがトランジスタ３４のエミッタに接続され、エミッタがグランドに接続されている。
【００５１】
トランジスタ３１のエミッタの電圧は、トランジスタ３４のベースエミッタ間電圧およびトランジスタ３５のベースエミッタ間電圧によって決まる電圧である。したがって、トランジスタ３１は、トランジスタ１８に形成される寄生コンデンサの電圧を、トランジスタ１８のベースエミッタ間電圧の電位まで充電することができる。すなわち、トランジスタ１８のベースの電圧を、トランジスタ１８のベースエミッタ間電圧の電圧に維持することができ、入力端子１１の電圧がクランプ電圧以下になったとき、トランジスタ１８をすぐに導通状態とすることができる。したがって、クランプ回路３０は、入力端子１１の電圧がクランプ電圧以下になった直後に、クランプ電流を流す応答速度を速くすることができる。
【００５２】
このように、抵抗素子３２は、一端が抵抗素子２０の他端、トランジスタ１７のエミッタ、ならびにトランジスタ１８のベースおよびコレクタに接続され、ＮＰＮ型のトランジスタ３１は、エミッタが抵抗素子３２の他端に接続され、コレクタが電圧ＶＢの定電圧源に接続されている。
【００５３】
そして、定電流源３３は、一端が電圧ＶＢの定電圧源に接続され、他端がトランジスタ３１のベースに接続され、ＮＰＮ型のトランジスタ３４は、ベースおよびコレクタが定電流源３３の他端およびトランジスタ３１のベースに接続され、ＮＰＮ型のトランジスタ３５は、ベースおよびコレクタがトランジスタ３４のエミッタに接続され、エミッタがグランドに接続されている。
【００５４】
したがって、トランジスタ１８が動作していないときに、トランジスタ１８のベースに形成される寄生コンデンサを、トランジスタ３１によって充電しておくことができるので、クランプ回路２が動作を開始するときの応答速度を速くすることができる。
【００５５】
図６は、本発明の実施の第３の形態であるクランプ回路３の回路構成を示す図である。クランプ回路３は、図３に示したクランプ回路１に２つのトランジスタ３８，３９を設けたものである。
【００５６】
第１１のトランジスタであるトランジスタ３８は、ＰＮＰトランジスタであり、トランジスタ１３のエミッタ、トランジスタ１４のエミッタおよび抵抗素子２２の一端の接続点と、入力端子１１との間に設けられる。トランジスタ３８は、ベースおよびコレクタが入力端子１１および内部回路に接続され、エミッタがトランジスタ１３のエミッタ、トランジスタ１４のエミッタおよび抵抗素子２２の一端の接続点に接続されている。第１２のトランジスタであるトランジスタ３９は、ＰＮＰトランジスタであり、トランジスタ１８のエミッタとグランドとの間に設けられ、エミッタがトランジスタ１８のエミッタに接続され、ベースおよびコレクタがグランドに接続されている。
【００５７】
クランプ回路３のクランプ電圧は、ダイオードとして機能する２つのＮＰＮトランジスタ１７，１８およびダイオードとして機能する１つのＰＮＰトランジスタ３９のベースエミッタ間電圧、同じ抵抗値の２つの抵抗素子１９，２０によって分圧される電圧、および２つのＮＰＮトランジスタ１４，２１および１つのＰＮＰトランジスタ３８のベースエミッタ間の電圧によって決まり、その値は、クランプ回路１と同じクランプ電圧、たとえば−０．３５Ｖ（ボルト）である。
【００５８】
トランジスタ３８は、ベースとコレクタとが接続され、ダイオードとしての機能を有するＰＮＰトランジスタである。ＮＰＮトランジスタは、正極性の電圧に対する耐圧がＰＮＰトランジスタよりも低い。クランプ回路３は、トランジスタ３８をトランジスタ１３のエミッタ、トランジスタ１４のエミッタおよび抵抗素子２２の一端の接続点と、入力端子１１との間に設けているので、入力端子１１に正極性の異常な電圧、たとえば正のサージ電圧が印加されても、クランプ回路を構成するＮＰＮトランジスタの破壊を防止することができる。
【００５９】
このように、ＰＮＰ型のトランジスタ３８は、トランジスタ１３のエミッタ、トランジスタ１４のエミッタ、および抵抗素子２２の他端の接続点と、入力端子１１との間に設けられ、エミッタがトランジスタ１３のエミッタおよびトランジスタ１４のエミッタ、ならびに抵抗素子２２の他端に接続され、ベースおよびコレクタが入力端子１１に接続され、さらに、ＰＮＰ型のトランジスタ３９は、トランジスタ１８とグランドとの間に設けられ、エミッタがトランジスタ１８のエミッタに接続され、ベースおよびコレクタがグランドに接続されている。
【００６０】
したがって、入力端子１１とトランジスタ１３，１４のエミッタとの間に正電圧に対する耐圧がＮＰＮ型トランジスタよりも高いＰＮＰ型のトランジスタ３８を設けているので、集積回路の入力端子１１に印加される正極性の異常な電圧から、クランプ回路３を構成するＮＰＮトランジスタの破壊を防止することができる。
【００６１】
図７は、本発明の実施の第４の形態であるクランプ回路４の回路構成を示す図である。クランプ回路４は、集積回路に含まれる内部回路への入力端子４１に接続され、集積回路内に形成されるクランプ回路であり、抵抗素子４２，４９，５０，５２と、ＰＮＰ型のトランジスタ４３，４４，４７，４８，５１と、ＮＰＮ型のトランジスタ４５，４６とを備えている。
【００６２】
クランプ回路４は、図３に示したクランプ回路１のＮＰＮトランジスタをＰＮＰトランジスタに置き換え、クランプ回路１のＰＮＰトランジスタをＮＰＮトランジスタに置き換え、さらに電圧ＶＢの定電圧源に接続されていたところをグランドに接続し、グランドに接続されていたところを電圧ＶＢの定電圧源に接続したクランプ回路である。
【００６３】
具体的には、第１の抵抗素子である抵抗素子４２は、一端がグランドに接続され、他端がトランジスタ４３のコレクタに接続されている。第１のトランジスタであるトランジスタ４３は、ＰＮＰトランジスタであり、エミッタが入力端子４１、トランジスタ４４のエミッタ、抵抗素子５２の一端、および内部回路に接続され、ベースがトランジスタ４４のベース、抵抗素子５２の他端、およびトランジスタ５１のエミッタに接続され、コレクタが抵抗素子４２の他端に接続されている。
【００６４】
第２のトランジスタであるトランジスタ４４は、ＰＮＰトランジスタであり、エミッタが入力端子４１、トランジスタ４３のエミッタ、抵抗素子５２の一端、および内部回路に接続され、ベースがトランジスタ４３のベース、抵抗素子５２の他端、およびトランジスタ５１のエミッタに接続され、コレクタがトランジスタ４５のベースおよびコレクタ、トランジスタ４６のベース、ならびにトランジスタ５１のコレクタに接続されている。
【００６５】
第３のトランジスタであるトランジスタ４５は、ＮＰＮトランジスタであり、エミッタがグランドに接続され、ベースおよびコレクタがトランジスタ４４のコレクタ、トランジスタ４６のベース、ならびにトランジスタ５１のコレクタに接続されている。第４のトランジスタであるトランジスタ４６は、ＮＰＮトランジスタであり、エミッタがグランドに接続され、ベースがトランジスタ４４のコレクタ、トランジスタ４５のベースおよびコレクタ、ならびにトランジスタ５１のコレクタに接続され、コレクタがトランジスタ４７のベースおよびコレクタ、ならびに抵抗素子４９の一端に接続されている。
【００６６】
第５のトランジスタであるトランジスタ４７は、ＰＮＰトランジスタであり、コレクタおよびベースがトランジスタ４６のコレクタおよび抵抗素子４９の一端に接続され、エミッタがトランジスタ４８のベースおよびコレクタならびに抵抗素子５０の一端に接続されている。第６のトランジスタであるトランジスタ４８は、ＰＮＰトランジスタであり、コレクタおよびベースがトランジスタ４７のエミッタおよび抵抗素子５０の一端に接続され、エミッタが前記集積回路に電力を供給する電圧源、たとえば電圧ＶＢを出力する車載用のシリーズレギュレータあるいはスイッチングレギュレータなどの直流の定電圧源に接続されている。
【００６７】
第２の抵抗素子である抵抗素子４９は、一端がトランジスタ４６のコレクタならびにトランジスタ４７のベースおよびコレクタに接続され、他端が抵抗素子５０の他端およびトランジスタ５１のベースに接続されている。第３の抵抗素子である抵抗素子５０は、抵抗素子４９と同じ抵抗値、たとえば５０ＫΩ（オーム）の抵抗値であり、一端がトランジスタ４７のエミッタならびにトランジスタ４８のベースおよびコレクタに接続され、他端が抵抗素子４９の他端およびトランジスタ５１のベースに接続されている。
【００６８】
第７のトランジスタであるトランジスタ５１は、ＰＮＰトランジスタであり、ベースが抵抗素子４９と抵抗素子５０との接続点に接続され、コレクタがトランジスタ４４のコレクタ、トランジスタ４５のベースおよびコレクタ、ならびにトランジスタ４６のベースに接続され、エミッタがトランジスタ４３のベース、トランジスタ４４のベース、および抵抗素子５２の他端に接続されている。第４の抵抗素子である抵抗素子５２は、一端が入力端子４１、トランジスタ４３のエミッタ、トランジスタ４４のエミッタ、および内部回路に接続され、他端がトランジスタ４３のベース、トランジスタ４４のベース、およびトランジスタ５１のエミッタに接続されている。
【００６９】
抵抗素子４２およびＰＮＰトランジスタ４３は、入力端子４１に正極性の異常な電圧が印加されたとき、内部回路を保護するために必要な電流を供給する。トランジスタ４５およびトランジスタ４６は、カレントミラー回路を構成し、トランジスタ４６は、トランジスタ４５がトランジスタ４４およびトランジスタ４１に供給する電流と同じ電流を、トランジスタ４７および抵抗素子４９に供給する。
【００７０】
クランプ回路４のクランプ電圧は、ダイオードとして機能する２つのＰＮＰトランジスタ４７，４８のベースエミッタ間の電圧、同じ抵抗値の２つの抵抗素子４９，５０によって分圧される電圧、および２つのＰＮＰトランジスタ４４，５１のベースエミッタ間の電圧によって決まり、その値は、たとえば「ＶＢ＋０．３５」Ｖ（ボルト）である。したがって、クランプ電圧を超える正極性の異常な電圧が入力端子に印加されても、クランプ回路４は、集積回路の内部回路をその正極性の異常な電圧から保護することができる。
【００７１】
入力端子４１の電圧Ｖｃｌａｍｐが上がり、電圧ＶＢボルト以上になった直後から、トランジスタ５１を介して抵抗素子５２に電流が流れ始め、同じ電流が、トランジスタ４５およびトランジスタ４６から構成されるカレントミラー回路によって、抵抗素子４９および抵抗素子５０に供給される。抵抗素子４９，５０に電流が流れている状態で、入力端子４１の電圧Ｖｃｌａｍｐがさらに上がり、クランプ電圧より高くなったとき、トランジスタ５１によって、トランジスタ４３，４４を導通状態にするために必要なベース電流をすぐに供給することができ、クランプ電流Ｉｃｌａｍｐが少ないときでも、電圧Ｖｃｌａｍｐは、クランプ電圧「ＶＢ＋０．３５」ボルトを超えることはない。入力端子４１の電圧Ｖｃｌａｍｐが電圧ＶＢより低いと、トランジスタ５１は電流を流すことはなく、スタンバイ電流は０である。
【００７２】
このように、集積回路に含まれる内部回路への入力端子４１をクランプするにあたって、ＰＮＰ型のトランジスタ４３は、エミッタが入力端子４１に接続され、抵抗素子４２は、一端がグランドに接続され、他端がトランジスタ４３のコレクタに接続され、ＰＮＰ型のトランジスタ４４は、エミッタが入力端子４１およびトランジスタ４３のエミッタに接続され、ベースがトランジスタ４３のベースに接続されている。
【００７３】
ＮＰＮ型のトランジスタ４５は、エミッタがグランドに接続され、ベースおよびコレクタがトランジスタ４４のコレクタに接続され、ＮＰＮ型のトランジスタ４６は、エミッタがグランドに接続され、ベースがトランジスタ４４のコレクタ、ならびにトランジスタ４５のベースおよびコレクタに接続されている。
【００７４】
ＰＮＰ型のトランジスタ４７は、ベースおよびコレクタがトランジスタ４６のコレクタに接続され、ＰＮＰ型のトランジスタ４８は、ベースおよびコレクタがトランジスタ４７のエミッタに接続され、エミッタが電圧ＶＢの定電圧源に接続され、抵抗素子４９は、一端がトランジスタ４６のコレクタ、トランジスタ４７のベースおよびコレクタに接続され、抵抗素子５０は、一端が抵抗素子４９の他端に接続され、他端がトランジスタ４７のエミッタ、ならびにトランジスタ４８のベースおよびコレクタに接続されている。
【００７５】
そして、ＰＮＰ型のトランジスタ５１は、ベースが抵抗素子４９と抵抗素子５０との接続点に接続され、コレクタがトランジスタ４４のコレクタ、トランジスタ４５のベースおよびコレクタ、ならびにトランジスタ４６のベースに接続され、エミッタがトランジスタ４３のベースおよびトランジスタ４４のベースに接続され、抵抗素子５２は、一端がトランジスタ５１のエミッタ、ならびにトランジスタ４３のベースおよびトランジスタ４４のベースに接続され、他端が入力端子４１、ならびにトランジスタ４３のエミッタおよびトランジスタ４４のエミッタに接続されている。
【００７６】
したがって、トランジスタ４５，４６によって構成されるカレントミラー回路によって、トランジスタ５１を介して抵抗素子５２に流れる電流と同じ電流を、抵抗素子４９および抵抗素子５０に流すことができるので、正極性の異常な電圧が入力端子４１に印加されても、クランプ電流が少ないときに、抵抗素子４９と抵抗素子５０との接続点に発生する電圧が不足し、入力端子４１の電圧がクランプ電圧以上になることを防止することができる。すなわち、集積回路の入力端子４１に印加される正極性の異常な電圧から、少ないスタンバイ電流で内部回路を保護することができる。
【００７７】
図８は、クランプ回路を用いる電子制御装置６０の外観を模式的に示す図である。電子制御装置６０は、たとえば車載用の電子機器であり、基板６１、コネクタ６２、集積回路６３および受動部品６４などの部品によって構成される。集積回路６３は、集積回路６３の入力端子に接続され、集積回路６３内に形成されるクランプ回路、たとえばクランプ回路１〜４のいずれか１つのクランプ回路を備えている。
【００７８】
このように、クランプ回路１〜４のいずれか１つのクランプ回路を用いているので、異常な電圧が前記クランプ回路を用いる入力端子に印加されても、少ないスタンバイ電流で集積回路の内部回路を保護することができる。
【図面の簡単な説明】
【００７９】
【図１】従来の技術によるクランプ回路９の回路構成を示す図である。
【図２】クランプ回路９のクランプ特性を示す図である。
【図３】本発明の実施の第１の形態であるクランプ回路１の回路構成を示す図である。
【図４】クランプ回路１のクランプ特性Ｃを示す図である。
【図５】本発明の実施の第２の形態であるクランプ回路２の回路構成を示す図である。
【図６】本発明の実施の第３の形態であるクランプ回路３の回路構成を示す図である。
【図７】本発明の実施の第４の形態であるクランプ回路４の回路構成を示す図である。
【図８】クランプ回路を用いる電子制御装置６０の外観を模式的に示す図である。
【符号の説明】
【００８０】
１〜４，９  クランプ回路
１１，９１  入力端子
１２，１９，２０，２２，３２，４２，４９，５０，５２  抵抗素子
１３，１４，１７，１８，２１，３１，３４，３５，４５，４６  ＮＰＮトランジスタ
１５，１６，３８，３９，４３，４４，４７，４８，５１  ＰＮＰトランジスタ
３３  定電流源
６０  電子制御装置
６１  基板
６２  コネクタ
６３  集積回路
６４  受動部品
【図１】
0005033036.tif 000002
【図２】
0005033036.tif 000003
【図３】
0005033036.tif 000004
【図４】
0005033036.tif 000005
【図５】
0005033036.tif 000006
【図６】
0005033036.tif 000007
【図７】
0005033036.tif 000008
【図８】
0005033036.tif 000009