(57)【特許請求の範囲】
【請求項１】
クロックを波形整形するクロックバッファにおいて、
前記クロックが入力される、周波数特性を変更するバッファと、
前記クロックの理想波形を有した理想クロックを出力する理想クロック出力回路と、
前記クロックの波形と前記理想クロックの波形との差を検出する波形検出回路と、
前記差に基づいて、前記理想クロックの周波数と位相とが前記バッファに入力される前記クロックの周波数と位相とに一致するように前記理想クロック出力回路を制御する制御回路と、
前記バッファから出力される前記クロックと前記制御回路によって制御された前記理想クロック出力回路から出力される前記理想クロックとの差に基づいて、前記バッファの周波数特性を変更する周波数特性変更回路と、
を有することを特徴とするクロックバッファ。
【請求項２】
前記制御回路は、前記理想クロック出力回路の周波数を先に合わせこむことを特徴とする請求項１記載のクロックバッファ。
【請求項３】
前記クロックの周波数が固定周波数の場合、前記制御回路は、前記理想クロック出力回路が前記固定周波数の前記理想クロックを発生し、位相を前記クロックの位相に合わせ込むよう制御することを特徴とする請求項１記載のクロックバッファ。
【請求項４】
クロックを波形整形するクロックバッファにおいて、
前記クロックが入力される、周波数特性を変更するバッファと、
前記クロックのスペクトルを検出するスペクトル検出回路と、
前記スペクトルに応じて、前記バッファの前記周波数特性を変更する周波数特性変更回路と、
を備え、
前記スペクトル検出回路は、前記クロックの周波数が既知でない場合、バンドパスフィルタの通過帯域を掃引させて前記クロックの周波数成分を取得し、取得した周波数成分のうち最大の振幅を有する周波数を基本周波数として検出し、前記クロックの周波数が固定周波数である場合、固定周波数を含む通過帯域より低い周波数および高い周波数のスペクトルを検出することを特徴とするクロックバッファ。
【請求項５】
前記スペクトル検出回路は、前記クロックの基本周波数を検出し、
前記周波数特性変更回路は、通過帯域が前記基本周波数を含むように前記バッファの前記周波数特性を変更することを特徴とする請求項４記載のクロックバッファ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はクロックバッファに関し、特にクロックを波形整形するクロックバッファに関する。
【背景技術】
【０００２】
近年、チップ内の回路ブロック間での信号伝送やＬＳＩ（Large Scale Integration）チップ間の信号伝送、ボード間や筐体間の信号伝送は、ますます高速化している。これに伴い、コンピュータや情報処理機器を構成する部品の性能は大きく向上してきた。例えば、ＳＲＡＭ（Static Random Access Memory）、ＤＲＡＭ（Dynamic Random Access Memory）、プロセッサ、スイッチ用ＬＳＩの性能向上が挙げられる。そのため、これらの部品あるいは要素の間の信号伝送速度を向上させていかなければ、システムの性能を向上できないという事態になっている。【０００３】
具体的には、ＳＲＡＭやＤＲＡＭ等のメモリと、プロセッサとの間の速度のギャップは大きくなる傾向にあり、近年はこの速度ギャップがコンピュータの性能向上の妨げになりつつある。また、これらのチップ間の信号伝送だけでなく、チップの大型化に伴い、チップ内の素子や回路ブロック間の信号伝送速度も、チップ性能を制限する大きな要因となっている。さらには、周辺機器とプロセッサ／チップセット間の信号伝送もシステム全体の性能を制限する要素になっている。【０００４】
回路ブロック間、チップ間、あるいは筐体内での信号伝送が高速化する上では、高速なクロックを、その質（スキュー、ジッタ量）を劣化することなく、回路ブロックに伝播することが重要である。なぜなら、クロックのタイミング精度が受信タイミングの精度や発生する信号のタイミング精度を与えるからである。【０００５】
従来、ＬＳＩ内でのクロック伝送には、インバータを使用した非平衡伝送のクロックバッファあるいは差動ＣＭＬ（カレントモードロジック）をベースにした平衡伝送のクロックバッファが用いられていた。【０００６】
図２６は、インバータを使用した非平衡伝送のクロックバッファの回路図である。図に示すクロックバッファは、ＰＭＯＳのトランジスタＭ１０１とＮＭＯＳトランジスタＭ１０２のインバータによって構成されている。【０００７】
図２７は、差動ＣＭＬをベースにした平衡伝送のクロックバッファの回路図である。図に示すクロックバッファは、差動入力を構成するＮＭＯＳのトランジスタＭ１１１，Ｍ１１２と、トランジスタＭ１１１，Ｍ１１２にバイアス電流を流すトランジスタＭ１１３と、抵抗Ｒ１０１，Ｒ１０２とによって構成されている。【０００８】
図２６，２７に示すクロックバッファは、低域通過型の周波数特性を有し、伝送するクロックの周波数よりもそのカットオフ周波数が大きく、クロックの基本周波数よりも十分低い周波数における利得は０以上となっている。これは、クロックの波形が減衰し、伝播されなくなることを防ぐためである。【０００９】
図２８は、従来のクロックバッファの周波数特性を示した図である。図に示すように従来のクロックバッファは、カットオフ周波数ｆｃ以下の信号を通過させるローパスフィルタの特性を持っている。クロックバッファのカットオフ周波数は、伝送するクロックの基本周波数より大きく、また、低域周波数での利得は、クロックの電圧波形が消滅しないよう、０ｄＢ以上となるように設計される。【００１０】
なお、ＣＣＤ（Charged Coupled Device）などの転送形固体撮像素子の電力消費を低減し，低周波数においても転送クロックを変調可能にする簡単な回路構成の固体撮像素子駆動回路がある（例えば、特許文献１参照）。
【特許文献１】特開平５−１２２６２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、クロックの基本周波数よりも十分低い周波数における利得が０ｄＢ以上となっているため、クロックの基本周波数以下のノイズが加わるとこれを増幅し、ジッタを増大させるという問題点があった。【００１２】
また、クロックバッファを構成する素子にばらつきが生じ、例えば、差動入力トランジスタのしきい値電圧に差が生じると、低域周波数での利得が０ｄＢ以上であるため、差動出力には、しきい値電圧差を入力電圧差に換算した誤差電圧（オフセット電圧）が増幅されて出力される。つまり、クロックに直流成分が重畳されて出力され、クロックバッファを複数段通過するうちにその直流成分が増幅され、クロックが消失してしまうという問題点があった。【００１３】
本発明はこのような点に鑑みてなされたものであり、クロックの基本周波数より低い周波数のノイズを低減してジッタを低減し、かつ、クロックに含まれる直流成分を抑制してクロックの消失を防止するクロックバッファを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明では上記問題を解決するために、クロックを波形整形するクロックバッファにおいて、前記クロックが入力される、周波数特性を変更するバッファと、前記クロックの理想波形を有した理想クロックを出力する理想クロック出力回路と、前記クロックの波形と前記理想クロックの波形との差を検出する波形検出回路と、前記差に応じて、前記バッファの前記周波数特性を変更する周波数特性変更回路と、を有することを特徴とするクロックバッファが提供される。
【００１５】
このようなクロックバッファによれば、バッファに入力されるクロックの波形を理想クロックの波形となるように波形整形する。
【発明の効果】
【００１６】
本発明のクロックバッファでは、バッファに入力されるクロックの波形を理想クロックの波形となるように波形整形するようにした。これにより、クロックの基本周波数より低い周波数のノイズを低減してジッタを低減し、かつ、クロックに含まれる直流成分を抑制してクロックの消失を防止することができる。
【００１７】
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【図面の簡単な説明】
【００１８】
【図１】クロックバッファの概要を示した図である。
【図２】第１の実施の形態に係るクロックバッファのブロック構成図である。
【図３】図２のクロックバッファの詳細なブロック構成図である。
【図４】アンプに入力されるクロックと理想クロックの波形を示した図である。
【図５】理想クロックの周波数および位相の決定を説明する図である。
【図６】図３のバッファの回路図である。
【図７】図６のフラットバンドアンプの回路図である。
【図８】図６の１次微分器の回路図である。
【図９】図３のバッファの別の回路図である。
【図１０】図９のバッファの周波数特性を示した図である。
【図１１】第２の実施の形態に係るクロックバッファのブロック構成図である。
【図１２】パラメータ調整回路のＬＰＦ、ＢＰＦ、およびＨＰＦの制御を説明する図である。
【図１３】スペクトル検出部をデジタルで実現する場合の回路ブロック構成図である。
【図１４】スペクトル検出部をアナログで実現する場合の回路ブロック構成図である。
【図１５】図１１のバッファの回路図である。
【図１６】図１５のバッファの周波数特性を示した図である。
【図１７】第３の実施の形態に係るクロックバッファのブロック構成図である。
【図１８】オフセットの影響およびノイズの影響をシミュレーションするクロックバッファのモデルを示した図である。
【図１９】図１８のクロックバッファの周波数特性を示した図である。
【図２０】オフセット電圧の影響をシミュレーションするモデルを示した図である。
【図２１】実クロックにオフセット電圧を加えた場合のシミュレーション結果を示した図である。
【図２２】実クロックに正弦波のノイズを加えた場合のシミュレーション結果を示した図である。
【図２３】オフセット電圧の影響をシミュレーションするモデルを示した図である。
【図２４】実クロックにオフセット電圧を加えた場合のシミュレーション結果を示した図である。
【図２５】実クロックに正弦波のノイズを加えた場合のシミュレーション結果を示した図である。
【図２６】インバータを使用した非平衡伝送のクロックバッファの回路図である。
【図２７】差動ＣＭＬをベースにした平衡伝送のクロックバッファの回路図である。
【図２８】従来のクロックバッファの周波数特性を示した図である。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の原理を、図面を参照して詳細に説明する。
図１は、クロックバッファの概要を示した図である。図に示すようにクロックバッファ１は、クロックＣＬＫ１が入力され、波形整形をして、クロックＣＬＫ２を出力する。【００２０】
クロックバッファ１は、図に示すような帯域通過型の周波数特性を有し、通過帯域がクロックＣＬＫ１の基本周波数ｆ０を含むようになっている。また、通過帯域より低い周波数では、信号を減衰させる利得、つまり、０ｄＢより小さい利得となっている。クロックＣＬＫ１は、例えば、クロック配線の伝播によって減衰する場合があり、そのため、通過帯域での利得は０ｄＢより大きくするようにしてもよい。【００２１】
これによって、クロックＣＬＫ１の基本周波数ｆ０より低い周波数のノイズを低減したクロックＣＬＫ２を出力することができる。また、クロックＣＬＫ１に含まれる直流成分（オフセット電圧）を抑制したクロックＣＬＫ２を出力することができる。【００２２】
このように、通過帯域がクロックの基本周波数ｆ０を含み、その通過帯域より低い周波数では、信号が減衰する利得を有するようにした。これにより、クロックの基本周波数ｆ０より低い周波数のノイズを低減するので、ジッタを低減することができ、また、クロックに含まれる直流成分を抑制するので、クロックの消失を防止することができる。【００２３】
次に、本発明の第１の実施の形態を、図面を参照して詳細に説明する。第１の実施の形態では、入力されるクロックの波形と、そのクロックの理想形である理想クロックの波形とを比較し、クロックが理想クロックに近づくよう周波数特性を変更して（波形整形を行って）、ジッタの低減およびクロックの消失を適切に防止できるようにする。【００２４】
図２は、第１の実施の形態に係るクロックバッファのブロック構成図である。図に示すようにクロックバッファは、バッファ制御回路１０およびバッファ２０から構成されている。クロックバッファは、入力端子ＩＮから、所定の回路ブロックに供給されるクロックが入力され、波形整形を行って、出力端子ＯＵＴに出力する。なお、クロックは、クロック配線または所定の回路を通過することによって振幅が減衰することがあり、クロックバッファに所定の利得を持たせるのが一般的である。【００２５】
バッファ制御回路１０は、入力端子ＩＮに入力されるクロック（以下、実クロック）の波形情報を取得する。バッファ制御回路１０は、内部で理想とする理想クロックを発生させ、理想クロックの波形と実クロックの波形とを比較する。そして、実クロックが、理想クロックの波形となるように、バッファ２０の周波数特性を調整する。【００２６】
バッファ２０は、バッファ制御回路１０から出力される信号に応じて、実クロックの波形整形を行い、出力端子ＯＵＴに出力する。すなわち、バッファ２０は、バッファ制御回路１０の制御によって、入力されるクロックを理想クロックの波形となるように周波数特性を変更し、出力端子ＯＵＴに出力する。【００２７】
このように、クロックバッファは、入力されるクロックの波形を理想クロックの波形となるように波形整形する。そして、クロックの基本周波数より低い周波数のノイズを低減してジッタを低減し、かつ、クロックに含まれる直流成分を抑制してクロックの消失を防止するようにする。【００２８】
次に、バッファ制御回路１０の詳細なブロック構成について説明する。
図３は、図２のクロックバッファの詳細なブロック構成図である。図に示すようにバッファ制御回路１０は、理想クロック出力制御回路１１、アンプ１２、およびパラメータ調整回路１３を有している。図３において、図２と同じものには同じ符号を付し、その説明を省略する。【００２９】
理想クロック出力制御回路１１は、内部で理想クロックを発生し、アンプ１２に出力する。このとき、理想クロック出力制御回路１１は、発生する理想クロックの周波数を、実クロックの周波数に一致するよう変化（掃引）させていく。そして、一致した周波数で、理想クロックの周波数を固定し、次いで、理想クロックの位相を、実クロックの位相に一致するよう変化させていく。なお、理想クロックの周波数および位相の制御は、後述するパラメータ調整回路１３によって行われ、理想クロックと実クロックの周波数および位相が一致したかどうかの判断もパラメータ調整回路１３によって行われる。【００３０】
なお、発生する理想クロックの波形は、実クロックの波形に応じて選択される。例えば、実クロックの波形が方形波であれば、方形波の理想クロックを発生し、実クロックが正弦波であれば、正弦波の理想クロックを発生し、実クロックの波形が三角波であれば、三角波の理想クロックを発生するようにする。これによって、様々な波形の実クロックに対し、波形整形をすることができる。【００３１】
アンプ１２は、入力信号に対してその強度を出力信号とするアンプで、例えば、入力される電圧差の２乗に比例した電流を流すアンプである。アンプ１２には、実クロックと、理想クロック出力制御回路１１から出力される理想クロックとが入力され、実クロックと理想クロックとの電圧差の２乗に比例した電流をパラメータ調整回路１３に出力する。つまり、実クロックの波形と理想クロックの波形とが類似しているほど、小さな電流をパラメータ調整回路１３に出力し、実クロックの波形と理想クロックの波形とが非類似であるほど、大きな電流をパラメータ調整回路１３に出力する。【００３２】
パラメータ調整回路１３は、アンプ１２から出力される電流に応じて、理想クロック出力制御回路１１の出力する理想クロックの周波数を制御する。すなわち、理想クロック出力制御回路１１の理想クロックの周波数を変化させていき、アンプ１２から出力される電流量が最小となったとき、つまり、実クロックと理想クロックとの周波数が一致したとき、理想クロックの周波数を固定する。次いで、理想クロック出力制御回路１１の理想クロックの位相を変化させていき、アンプ１２から出力される電流量が最小となったとき、つまり、実クロックと理想クロックとの位相が一致したとき、理想クロックの位相を固定する。【００３３】
また、パラメータ調整回路１３は、理想クロックと実クロックの周波数および位相が一致すると、アンプ１２から出力される電流量に応じて、バッファ２０の周波数特性を制御する。すなわち、バッファ２０に入力される実クロックの波形が、理想クロックの波形に近づくよう、アンプ１２から出力される電流に基づいて、バッファ２０を制御する。バッファ２０は、パラメータ調整回路１３からの制御に応じて周波数特性を変化させ、実クロックの波形整形を行い、出力端子ＯＵＴに出力する。【００３４】
パラメータ調整回路１３は、上述したように理想クロックの周波数および位相を実クロックの周波数および位相に一致するように合わせる。これにより、入力端子ＩＮに入力される実クロックは、固定の既知の周波数である必要なく、例えば、５００ＭＨｚ、１ＧＨｚ、２ＧＨｚなど、様々な周波数であっても波形整形を行うことができる。【００３５】
次に、図３のアンプ１２から出力される電流量について説明する。
図４は、アンプに入力されるクロックと理想クロックの波形を示した図である。図に示す波形Ｗ１ａ〜Ｗ４ａは、理想クロックの波形を示し、波形Ｗ１ｂ〜Ｗ４ｂは、実クロックを示している。【００３６】
図の（Ａ）には、理想クロックの周波数と実クロックの周波数とが異なっている場合の波形Ｗ１ａ，Ｗ１ｂを示している。図の（Ｂ）には、図の（Ａ）の波形Ｗ１ａ，Ｗ１ｂから、周波数を一致させたときの波形Ｗ２ａ，Ｗ２ｂを示している。図の（Ｃ）には、理想クロックの周波数と実クロックの周波数とは一致しているが、位相が異なっている場合の波形Ｗ３ａ，Ｗ３ｂを示している。図の（Ｄ）には、図の（Ｃ）の波形Ｗ３ａ，Ｗ３ｂから、位相を一致させたときの波形Ｗ４ａ，Ｗ４ｂを示している。【００３７】
理想クロックと実クロックとの周波数が異なる場合、図の（Ａ）の矢印に示すように、理想クロックと実クロックとの電圧差は大きい。一方、理想クロック出力制御回路１１により、理想クロックの周波数が変化され、理想クロックと実クロックとの周波数が一致すると、図の（Ｂ）の矢印に示すように、理想クロックと実クロックとの電圧差は小さくなる。これにより、アンプ１２から出力される電流が最小値となったとき、周波数が一致していると判断できる。【００３８】
理想クロックと実クロックとの位相が異なる場合、図の（Ｃ）の矢印に示すように、理想クロックと実クロックとの電圧差は大きい。一方、理想クロック出力制御回路１１により、理想クロックの位相が変化され、理想クロックと実クロックの位相が一致すると、図の（Ｄ）の矢印に示すように、理想クロックと実クロックとの電圧差は小さくなる。これにより、アンプ１２から出力される電流が最小値となったとき、位相が一致していると判断できる。【００３９】
このようにして、理想クロックと実クロックとの周波数および位相が一致すると、パラメータ調整回路１３は、アンプ１２から出力される電流に基づいて、実クロックの波形が、理想クロックの波形に近づくようにバッファ２０を制御する。例えば、電流量が大きければ、理想クロックと実クロックとの波形は大きく異なっていると認識でき、実クロックを理想クロックに近づけるようにバッファ２０を制御する。【００４０】
次に、理想クロックの周波数および位相の決定方法について説明する。
図５は、理想クロックの周波数および位相の決定を説明する図である。図の（Ａ）には、理想クロックの周波数の決定を説明するための図が示してあり、図の（Ｂ）には、理想クロックの位相の決定を説明するための図が示してある。【００４１】
図の（Ａ）に示す横軸は、理想クロックの周波数を示し、縦軸は、アンプ１２から出力される電流を示している。図の（Ｂ）に示す横軸は、理想クロックの位相を示し、縦軸は、アンプ１２から出力される電流を示している。【００４２】
理想クロック出力制御回路１１により、理想クロックの周波数を変化させてアンプ１２に出力すると、図の（Ａ）に示すように、アンプ１２から出力される電流値が最小値Ｉｍｉｎとなる周波数ｆ１が存在する。この最小値Ｉｍｉｎのときの周波数ｆ１が、実クロックの周波数である。つまり、理想クロックの周波数を変化させるとともにアンプ１２から出力される電流を監視し、その電流値が最小値Ｉｍｉｎとなったときの周波数ｆ１を、理想クロックの周波数として決定することができる。【００４３】
同様に、理想クロック出力制御回路１１により、理想クロックの位相を変化させてアンプ１２に出力すると、図の（Ｂ）に示すように、アンプ１２から出力される電流値が最小値Ｉｍｉｎとなる位相ｐ０が存在する。この最小値Ｉｍｉｎのときの位相ｐ０が、実クロックに一致した位相である。つまり、理想クロックの位相を変化させるとともにアンプ１２から出力される電流を監視し、その電流値が最小値Ｉｍｉｎとなったときの位相ｐ０を、理想クロックの位相として決定することができる。【００４４】
次に、図３のバッファ２０について詳細に説明する。
図６は、図３のバッファの回路図である。図に示すようにバッファ２０は、フラットバンドアンプ（図中１）２１ａ、１次微分器（図中ｓ）２１ｂ、２次微分器（図中ｓ2）２１ｃ、可変利得アンプ２２ａ〜２２ｃ、ミキサ２３、およびアンプ２４を有している。【００４５】
フラットバンドアンプ２１ａは、１個の極を持つ伝達関数を有している。１次微分器２１ｂは、１個の極と１個のゼロ点を持つ伝達関数を有している。２次微分器２１ｃは、１次微分器２１ｂを２段に接続した２次の微分器である。フラットバンドアンプ２１ａ、１次微分器２１ｂ、および２次微分器２１ｃには、入力端子ＩＮから、パラレルに実クロックが入力される。【００４６】
可変利得アンプ２２ａ〜２２ｃは、パラメータ調整回路１３からの制御によって、利得を可変する利得可変アンプである。可変利得アンプ２２ａは、パラメータ調整回路１３からの制御によって、フラットバンドアンプ２１ａから出力される実クロックを増幅する。可変利得アンプ２２ｂは、パラメータ調整回路１３からの制御によって、１次微分器２１ｂから出力される実クロックを増幅する。可変利得アンプ２２ｃは、パラメータ調整回路１３からの制御によって、２次微分器２１ｃから出力される実クロックを増幅する。【００４７】
ミキサ２３は、可変利得アンプ２２ａ〜２２ｃから出力される実クロックを足し合わせる。アンプ２４は、ミキサ２３によって足し合わされた実クロックを、所定倍増幅して出力端子ＯＵＴに出力する。つまり、図６のバッファ２０では、フラットバンドアンプ２１ａ、１次微分器２１ｂ、および２次微分器２１ｃの出力を、可変利得アンプ２２ａ〜２２ｃで適当に係数倍して足し合わせることにより周波数特性を変え、実クロックの波形を理想クロックの波形に近づくようにしている。【００４８】
次に、図６のフラットバンドアンプ２１ａについて詳細に説明する。
図７は、図６のフラットバンドアンプの回路図である。図に示すようにフラットバンドアンプ２１ａは、抵抗Ｒ１〜Ｒ３、ＮＭＯＳのトランジスタＭ１〜Ｍ４を有している。抵抗Ｒ１，Ｒ２の一端は、電圧Ｖｄｄの電源に接続され、他端は、トランジスタＭ１，Ｍ２のドレインに接続されている。トランジスタＭ１，Ｍ２のソース間には、抵抗Ｒ３が接続され、トランジスタＭ１，Ｍ２のそれぞれのソースには、トランジスタＭ３，Ｍ４のドレインが接続されている。トランジスタＭ３，Ｍ４のソースは、グランドに接続されている。【００４９】
トランジスタＭ１，Ｍ２は、差動入力を構成している。トランジスタＭ３，Ｍ４は、このトランジスタＭ１，Ｍ２のバイアス用トランジスタであり、ゲートにバイアス電圧ｂｉａｓが入力される。これによって、トランジスタＭ１，Ｍ２にバイアス電流が流れるようになっている。フラットバンドアンプ２１ａは、このような回路構成によって、１個の極を持った伝達関数を有し、カットオフ周波数より低い周波数域において、その利得は周波数にほぼよらず一定であり、位相が周波数によって変化する回路となる。【００５０】
次に、図６の１次微分器２１ｂについて詳細に説明する。
図８は、図６の１次微分器の回路図である。図において、図７と同じものには同じ符号を付し、その説明を省略する。【００５１】
１次微分器２１ｂでは、フラットバンドアンプ２１ａの抵抗Ｒ３の部分が、コンデンサＣ１となっている。１次微分器２１ｂは、このような回路構成によって、１つの極と１つのゼロ点を持った伝達関数を有し、高域通過型の周波数特性を有する回路となる。【００５２】
なお、図６の２次微分器２１ｃは、図８に示す１次微分器２１ｂを縦列接続することによって実現することができる。また、１次微分器２１ｂの周波数に対する利得の傾きは、２０ｄＢ／ｄｅｃａｄｅ、２次微分器２１ｃの周波数に対する利得の傾きは、４０ｄＢ／ｄｅｃａｄｅとなる。従って、バッファ２０は、周波数の低い方から、０の傾き、２０ｄＢ／ｄｅｃａｄｅの傾き、４０ｄＢ／ｄｅｃａｄｅの傾き、０の傾き、負の傾きとなる帯域通過型の周波数特性を持つ。なお、高域において周波数特性が負の傾きとなるのは、微分器を構成するトランジスタ等の特性によって制限されるためである。また、通過帯域は、実クロックの基本周波数を含むようになっている。【００５３】
次に、図３のバッファ２０の別の回路例について詳細に説明する。
図９は、図３のバッファの別の回路図である。図に示すバッファ２０は、大きく領域Ｔ１〜Ｔ３の回路部分に分けられる。領域Ｔ１〜Ｔ３に示す回路はそれぞれ差動回路を構成し、領域Ｔ１の差動回路の出力は、領域Ｔ２の差動回路に入力される。領域Ｔ３の差動回路は、領域Ｔ２の差動回路の出力を入力にネガティブフィードバックしている。【００５４】
領域Ｔ１の差動回路は、ＰＭＯＳのトランジスタＭ１１，Ｍ１２、ＮＭＯＳのトランジスタＭ１３〜Ｍ１７、およびコンデンサＣ１１を有している。トランジスタＭ１１，Ｍ１２のソースは、電圧Ｖｄｄの電源に接続され、ゲートは、グランドに接続されている。【００５５】
トランジスタＭ１３，Ｍ１４のドレインは、トランジスタＭ１１，Ｍ１２のドレインと接続され、ソース間には、コンデンサＣ１１およびトランジスタＭ１５が接続されている。また、トランジスタＭ１３，Ｍ１４のソースには、トランジスタＭ１６，Ｍ１７のドレインが接続されている。トランジスタＭ１３，Ｍ１４のゲートには、入力端子ＩＮに入力される実クロックが入力される。【００５６】
トランジスタＭ１３，Ｍ１４は、差動入力を構成している。トランジスタＭ１６，Ｍ１７は、このトランジスタＭ１３，Ｍ１４のバイアス用トランジスタであり、ゲートにバイアス電圧ｂｉａｓが入力される。これによって、トランジスタＭ１３，Ｍ１４にバイアス電流が流れるようになっている。【００５７】
トランジスタＭ１５は、可変抵抗として用いられており、そのゲートは、図３で示したパラメータ調整回路１３と接続されている。領域Ｔ１の差動回路の伝達関数は、ゼロ点を有しており、トランジスタＭ１５のゲートの電圧を調整することによって、そのゼロ点の位置を変えることができる。【００５８】
差動入力を構成しているトランジスタＭ１３，Ｍ１４のゲートに入力される差電圧の信号は、トランジスタＭ１３，Ｍ１４のドレインから増幅されて領域Ｔ２の差動回路に出力される。【００５９】
領域Ｔ２の差動回路は、ＰＭＯＳのトランジスタＭ２１，Ｍ２２およびＮＭＯＳのトランジスタＭ２３〜Ｍ２５を有している。トランジスタＭ２１，Ｍ２２のソースは、電圧Ｖｄｄの電源に接続され、ゲートは、グランドに接続されている。【００６０】
トランジスタＭ２３，Ｍ２４のドレインは、トランジスタＭ２１，Ｍ２２のドレインと接続され、ソースは互いに接続されてトランジスタＭ２５のドレインと接続されている。トランジスタＭ２３，Ｍ２４のゲートには、領域Ｔ１の差動回路から出力される信号が入力される。【００６１】
トランジスタＭ２３，Ｍ２４は、差動入力を構成している。トランジスタＭ２５は、このトランジスタＭ２３，Ｍ２４のバイアス用トランジスタであり、ゲートにバイアス電圧ｂｉａｓが入力される。これによって、トランジスタＭ２３，Ｍ２４にバイアス電流が流れるようになっている。【００６２】
差動入力を構成しているトランジスタＭ２３，Ｍ２４のゲートに入力される差電圧の信号は、トランジスタＭ２３，Ｍ２４のドレインから増幅されて出力端子ＯＵＴに出力されるとともに、領域Ｔ３の差動回路に出力される。【００６３】
領域Ｔ３の差動回路は、ＮＭＯＳのトランジスタＭ３１〜Ｍ３３およびＰＭＯＳのトランジスタＭ３４，Ｍ３５を有している。トランジスタＭ３１，Ｍ３２のドレインは、トランジスタＭ２３，Ｍ２４のゲートと接続されている。また、トランジスタＭ３１，Ｍ３２のソースは互いに接続されて、トランジスタＭ３３のドレインと接続されている。また、トランジスタＭ３１，Ｍ３２のゲートは、トランジスタＭ３４，Ｍ３５を介して、トランジスタＭ２３，Ｍ２４のドレインと接続されている。【００６４】
トランジスタＭ３１，Ｍ３２は、差動入力を構成している。トランジスタＭ３３は、このトランジスタＭ３１，Ｍ３２のバイアス用トランジスタであり、ゲートにバイアス電圧ｂｉａｓが入力される。これによって、トランジスタＭ３１，Ｍ３２にバイアス電流が流れるようになっている。【００６５】
差動入力を構成しているトランジスタＭ３１，Ｍ３２のゲートに入力される差電圧の信号は、トランジスタＭ３１，Ｍ３２のドレインからトランジスタＭ２３，Ｍ２４のゲートへ出力され、ネガティブフィードバックされている。【００６６】
トランジスタＭ３４，Ｍ３５は、可変抵抗として用いられており、そのゲートは、図３で示したパラメータ調整回路１３と接続されている。領域Ｔ３の差動回路は、領域Ｔ２の差動回路に、ネガティブフィードバックをかけることにより、２つ目のゼロ点を導入している。トランジスタＭ３４，Ｍ３５のゲートの電圧を調整することによって、このゼロ点の位置を変えることができる。【００６７】
このように、図９に示したバッファ２０では、パラメータ調整回路１３によって、トランジスタＭ１５およびトランジスタＭ３４，Ｍ３５の抵抗値を変えられることにより、領域Ｔ１の差動回路によるゼロ点と、領域Ｔ２，Ｔ３の差動回路によるゼロ点を移動し、周波数特性を変える。これによって、実クロックを理想クロックに近づけるようにしている。【００６８】
次に、図９に示したバッファ２０の周波数特性について説明する。
図１０は、図９のバッファの周波数特性を示した図である。図に示すように図９に示したバッファ２０の周波数特性は、傾き２０ｄＢ／ｄｅｃａｄｅと、傾き４０ｄＢ／ｄｅｃａｄｅの傾きを持った、帯域通過型の周波数特性を持つ。【００６９】
図の点Ｐ１での傾きの変化は、図９で示した領域Ｔ１の差動回路のゼロ点によって生じ、点Ｐ２での傾きの変化は、図９で示した領域Ｔ２，Ｔ３の差動回路のゼロ点によって生じる。前述したように、領域Ｔ１のトランジスタＭ１５の抵抗値を変えることによって、領域Ｔ１の差動回路のゼロ点は移動するので、点Ｐ１の位置を移動することができる。また、領域Ｔ３のトランジスタＭ３４，Ｍ３５の抵抗値を変えることによって、領域Ｔ３の差動回路のゼロ点は移動するので、点Ｐ２の位置を移動することができる。すなわち、パラメータ調整回路１３によって、トランジスタＭ１５，Ｍ３４，Ｍ３５の抵抗値を変えることにより、バッファ２０で所望の周波数特性を実現でき、実クロックを理想クロックの波形に近づけることができる。なお、通過帯域は、実クロックの基本周波数を含むようになっている。【００７０】
このように、実クロックの波形を理想クロックの波形に近づくよう周波数特性を変更するとともに、基本周波数を含む通過帯域より低い周波数では、信号が減衰する利得を有するようにした。これにより、実クロックの基本周波数ｆ０より低い周波数のノイズを低減するので、ジッタを低減することができ、また、実クロックに含まれる直流成分を抑制するので、実クロックの消失を防止することができる。【００７１】
また、オフセット電圧を対策するための比較的大きなフィードバック回路やノイズ低減要の回路を用いることなく、クロックを伝播することが可能となる。
なお、実クロックの周波数が既知である場合、理想クロック出力制御回路１１は、内部で発生する理想クロックの周波数を変化させる必要はない。この場合、理想クロックを、すでに分かっている実クロックの周波数で発生し、位相のみを変化するようにすればよい。【００７２】
また、実クロックの周波数が既知である場合、図６、１０で示したバッファ２０の通過帯域の中心が、その実クロックの周波数となるように、バッファ２０の回路素子の値を設計時に決定し、固定してもよい。これによって、バッファ制御回路１０を設けなくても、実クロックの周波数より低い周波数のノイズを低減してジッタを低減し、かつ、クロックに含まれるオフセット電圧を抑制してクロックの消失を防止することができる。【００７３】
また、バッファ２０の例を図６，９で示したが、特性を調整できるものであれば、これに限るものではない。
次に、本発明の第２の実施の形態を、図面を参照して詳細に説明する。第２の実施の形態では、クロックバッファに入力されるクロックのスペクトルを検出して、クロックの基本周波数付近の利得を十分にし、それよりも低域の周波数では、利得が十分小さくなるようにして、ジッタの低減およびクロックの消失を適切に防止する。【００７４】
図１１は、第２の実施の形態に係るクロックバッファのブロック構成図である。図に示すようにクロックバッファは、バッファ制御回路３０およびバッファ４０から構成されている。【００７５】
クロックバッファには、入力端子ＩＮから、例えば、５００ＭＨｚ、１ＧＨｚ、２ＧＨｚなどの様々な周波数のクロックが入力される。または、固定された既知の周波数のクロックが入力される。入力端子ＩＮに様々なクロックが入力される場合、バッファ制御回路３０は、入力端子ＩＮから入力されるクロック（以下、実クロック）のスペクトルを検出して、実クロックの基本周波数を取得し、基本周波数付近での利得を十分にし、それよりも低域の周波数では、利得が十分に小さくなるようにバッファ４０を制御する。【００７６】
一方、実クロックが既知である場合、バッファ制御回路３０は、その実クロックの基本周波数以外の周波数において、大きなノイズが乗っていないか検出する。そして、そのノイズの周波数において、利得が下がるようにバッファ４０を制御する。【００７７】
バッファ４０は、バッファ制御回路３０からの制御に応じて、周波数特性を変えることができ、実クロックを所望の波形に整形し、出力端子ＯＵＴに出力する。なお、実クロックは、クロック配線または所定の回路を通過することによって振幅が減衰することがあり、クロックバッファに所定の利得を持たせるのが一般的である。【００７８】
バッファ制御回路３０は、実クロックのスペクトルを検出するスペクトル検出部３１、およびスペクトル検出部３１によって検出された実クロックのスペクトルに応じて、バッファ４０を制御するパラメータ調整回路３４を有している。スペクトル検出部３１は、ＬＰＦ（ローパスフィルタ）３２ａ、ＢＰＦ（バンドパスフィルタ）３２ｂ、ＨＰＦ（ハイパスフィルタ）３２ｃ、および振幅情報取得部３３ａ〜３３ｃを有している。【００７９】
ＬＰＦ３２ａは、カットオフ周波数より低い周波数の信号を通過させる。ＬＰＦ３２ａは、パラメータ調整回路３４からの制御により、このカットオフ周波数を変更することができる。これにより、実クロックの所定の低域周波数成分は通過させ、所定の高域周波数成分は通過させないようにすることができる。【００８０】
ＢＰＦ３２ｂは、所定の帯域幅の、周波数の信号を通過させる。ＢＰＦ３２ｂは、パラメータ調整回路３４からの制御により、通過帯域を移動することができる。これにより、実クロックの所定の周波数帯域のみ通過させることができる。【００８１】
ＨＰＦ３２ｃは、カットオフ周波数より高い周波数の信号を通過させる。ＨＰＦ３２ｃは、パラメータ調整回路３４からの制御により、このカットオフ周波数を変更することができる。これにより、実クロックの所定の高域周波数成分は通過させ、所定の低域周波数成分は通過させないようにすることができる。【００８２】
振幅情報取得部３３ａは、ＬＰＦ３２ａから出力される実クロックの周波数成分における振幅を取得し、振幅の強度（振幅を２乗したもの）を算出する。振幅情報取得部３３ｂ，３３ｃも、振幅情報取得部３３ａと同様にして、ＢＰＦ３２ｂ、ＨＰＦ３２ｃから出力される実クロックの周波数成分における振幅を取得し、振幅の強度を算出する。【００８３】
パラメータ調整回路３４は、実クロックの周波数が既知でない場合、つまり、様々な周波数の実クロックが入力端子ＩＮに入力される場合、ＢＰＦ３２ｂの通過帯域が、例えば、低域から高域へ移動するようにＢＰＦ３２ｂを制御する。そして、振幅情報取得部３３ｂから出力される実クロックの振幅の強度をモニタし、最も振幅の強度の大きい周波数を実クロックの基本周波数として取得する。【００８４】
パラメータ調整回路３４は、実クロックの基本周波数を取得すると、その基本周波数より低い周波数における利得が十分低くなるようにバッファ４０を制御する。これにより、実クロックに含まれる直流成分が、バッファ４０で低減され、クロックバッファを複数段接続しても直流成分が増幅されることはなく、実クロックが消失することはない。また、実クロックの基本周波数より低い周波数の利得を低くすることにより、その周波数領域に乗っているノイズを除去でき、ジッタを低減することができる。なお、実クロックの基本周波数より低い周波数における利得は、十分低いことが望ましいが、少なくとも０ｄＢより小さければよい。【００８５】
一方、実クロックの基本周波数が既知である場合、パラメータ調整回路３４は、ＢＰＦ３２ｂの通過帯域を移動して、実クロックの基本周波数を取得する必要はない。この場合、パラメータ調整回路３４は、ＬＰＦ３２ａとＨＰＦ３２ｃを制御して、すでに分かっている実クロックの基本周波数を中心とした信号を通過させない不通過帯域を作る。そして、振幅情報取得部３３ａ，３３ｃから出力される振幅の強度をモニタし、実クロックの基本周波数以外に発生している振幅の強度に応じて、ある周波数の信号はノイズであると判断し、その周波数を取得する。【００８６】
パラメータ調整回路３４は、ノイズと判断した周波数を取得すると、その周波数における利得が十分低くなるようにバッファ４０を制御する。また、実クロックに含まれる直流成分が除去できるよう、低域においては、十分利得が下がるように制御する。これにより、実クロックに含まれる直流成分が、バッファ４０で低減され、クロックバッファを複数段接続しても直流成分が増幅されることはなく、実クロックが消失することはない。また、実クロックに乗っているノイズを低減でき、ジッタを低減することができる。なお、実クロックの基本周波数より低い周波数における利得は、十分低いことが望ましいが、少なくとも０ｄＢより小さければよい。【００８７】
次に、パラメータ調整回路３４のＬＰＦ３２ａ、ＢＰＦ３２ｂ、ＨＰＦ３２ｃの制御について説明する。
図１２は、パラメータ調整回路のＬＰＦ、ＢＰＦ、およびＨＰＦの制御を説明する図である。図には実クロックの周波数特性、ＢＰＦ３２ｂの周波数特性を示した波形Ｗ１１、およびＬＰＦ３２ａとＨＰＦ３２ｃとの周波数特性を示した波形Ｗ１２が示してある。なお、実クロックの基本周波数はｆ０とする。【００８８】
実クロックの周波数が既知でない場合、波形Ｗ１１に示すように、ＢＰＦ３２ｂの通過帯域を低域から高域に移動していくと、各周波数における実クロックの振幅の強度を取得することができる。取得した実クロックの振幅の強度のうち、最大値のものが実クロックの基本周波数ｆ０であると分かる。【００８９】
一方、実クロックの周波数が既知である場合、ＢＰＦ３２ｂの通過帯域を移動する必要はなく、ＬＰＦ３２ａとＨＰＦ３２ｃで波形Ｗ１２に示すような周波数特性を実現する。つまり、基本周波数ｆ０以外の周波数の信号が通過するようなフィルタを実現する。これによって、実クロックの基本周波数付近を除く周波数の信号を取得することができる。取得した信号の振幅の強度において、他の振幅の強度より明らかに大きな振幅の強度を持っている周波数の信号は、ノイズであると判断することができる。【００９０】
このように、パラメータ調整回路３４は、ＬＰＦ３２ａ、ＢＰＦ３２ｂ、ＨＰＦ３２ｃを制御している。
次に、図１１のスペクトル検出部３１の機能をデジタルで実現する場合と、アナログで実現する場合について説明する。まず、スペクトル検出部３１をデジタルで実現する場合について説明する。【００９１】
図１３は、スペクトル検出部をデジタルで実現する場合の回路ブロック構成図である。図に示すようにスペクトル検出部３１は、ＡＤＣ（アナログデジタルコンバータ）４１ａ、ＤＦＴ（離散フーリエ変換）４１ｂ、および振幅計算部４１ｃを有している。【００９２】
ＡＤＣ４１ａは、入力端子ＩＮに入力される実クロックをアナログからデジタルに変換する。ＤＦＴ４１ｂは、デジタル変換された実クロックの各周波数における振幅の大きさを算出する。振幅計算部４１ｃは、ＤＦＴ４１ｂで算出された振幅を２乗し、振幅の強度としてパラメータ調整回路３４に出力する。【００９３】
ＤＦＴ４１ｂは、パラメータ調整回路３４からの制御により、所定の周波数における振幅の大きさを出力することができる。すなわち、ＤＦＴ４１ｂは、フィルタとしての機能も有している。例えば、実クロックの周波数が既知でない場合、低域から高域に順に、実クロックの各周波数における振幅の大きさを出力する。また、実クロックの周波数が既知である場合、その実クロックの周波数以外での振幅の大きさを出力する。このようにして、スペクトル検出部３１の機能をデジタルによって実現することができる。【００９４】
次に、スペクトル検出部３１をアナログで実現する場合について説明する。
図１４は、スペクトル検出部をアナログで実現する場合の回路ブロック構成図である。図に示すようにスペクトル検出部３１は、オペアンプで構成されるＬＰＦ４２ａ、ＢＰＦ４２ｂ、およびＨＰＦ４２ｃと、バッファ４３ａ〜４３ｃとを有している。【００９５】
ＬＰＦ４２ａは、オペアンプＯＰ１、可変コンデンサＶＣ１、可変抵抗ＶＲ１、および抵抗Ｒ１１から構成されている。オペアンプＯＰ１の出力と反転入力端子の間には、並列接続された可変コンデンサＶＣ１と可変抵抗ＶＲ１とが接続されている。オペアンプＯＰ１の反転入力端子は、抵抗Ｒ１１と接続され、入力端子ＩＮからの実クロックが入力されるようになっている。オペアンプＯＰ１の非反転入力端子は、グランドに接続されている。オペアンプＯＰ１の出力には、入力の２乗に比例する出力特性を有したバッファ４３ａが接続されている。【００９６】
ＬＰＦ４２ａは、カットオフ周波数より低い周波数の信号を通過させ、バッファ４３ａは、その信号の振幅の２乗をパラメータ調整回路３４に出力する。ＬＰＦ４２ａは、このカットオフ周波数を、可変コンデンサＶＣ１および可変抵抗ＶＲ１の容量値および抵抗値を変えることによって変更できる。可変コンデンサＶＣ１および可変抵抗ＶＲ１の容量値および抵抗値は、パラメータ調整回路３４の制御によって変化させられる。なお、可変コンデンサＶＣ１の容量値と可変抵抗ＶＲ１の抵抗値との積の逆数が、カットオフ角周波数となる。【００９７】
ＢＰＦ４２ｂは、オペアンプＯＰ２、可変コンデンサＶＣ２，ＶＣ３および可変抵抗ＶＲ２，ＶＲ３から構成されている。オペアンプＯＰ２の出力と反転入力端子の間には、並列接続された可変コンデンサＶＣ３と可変抵抗ＶＲ３が接続されている。オペアンプＯＰ２の反転入力端子は、直列接続された可変コンデンサＶＣ２と可変抵抗ＶＲ２が接続され、入力端子ＩＮからの実クロックが入力されるようになっている。オペアンプＯＰ２の非反転入力端子は、グランドに接続されている。オペアンプＯＰ２の出力には、入力の２乗に比例する出力特性を有したバッファ４３ｂが接続されている。【００９８】
ＢＰＦ４２ｂは、所定の帯域幅の、周波数の信号を通過させ、バッファ４３ｂは、その信号の振幅の２乗をパラメータ調整回路３４に出力する。ＢＰＦ４２ｂは、可変コンデンサＶＣ２および可変抵抗ＶＲ２の容量値および抵抗値を変更することによって、帯域幅の下限の周波数を変化させることができる。また、可変コンデンサＶＣ３および可変抵抗ＶＲ３の容量値および抵抗値を変更することによって、帯域幅の上限の周波数を変化させることができる。可変コンデンサＶＣ１，ＶＣ２の容量値および可変抵抗ＶＲ１，ＶＲ２の抵抗値は、パラメータ調整回路３４の制御によって変化させられる。なお、可変コンデンサＶＣ２の容量値と可変抵抗ＶＲ２の抵抗値との積の逆数が、帯域幅の下限の角周波数となり、可変コンデンサＶＣ３の容量値と可変抵抗ＶＲ３の抵抗値との積の逆数が、帯域幅の上限の角周波数となる。【００９９】
ＨＰＦ４２ｃは、オペアンプＯＰ３、可変コンデンサＶＣ４、可変抵抗ＶＲ４、および抵抗Ｒ１２から構成されている。オペアンプＯＰ３の出力と反転入力端子の間には、抵抗Ｒ１２が接続されている。オペアンプＯＰ３の反転入力端子は、直列接続された可変抵抗ＶＲ４と可変コンデンサＶＣ４とが接続され、入力端子ＩＮからの実クロックが入力されるようになっている。オペアンプＯＰ３の非反転入力端子は、グランドに接続されている。オペアンプＯＰ３の出力には、入力の２乗に比例する出力特性を有したバッファ４３ｃが接続されている。【０１００】
ＨＰＦ４２ｃは、カットオフ周波数より高い周波数の信号を通過させ、バッファ４３ｃは、その信号の振幅の２乗をパラメータ調整回路３４に出力する。ＨＰＦ４２ｃは、このカットオフ周波数を、可変抵抗ＶＲ４および可変コンデンサＶＣ４の抵抗値および容量値を変えることによって変更できる。可変抵抗ＶＲ４および可変コンデンサＶＣ４の抵抗値および容量値は、パラメータ調整回路３４の制御によって変化させられる。なお、可変抵抗ＶＲ４の抵抗値および可変コンデンサＶＣ４の容量値との積の逆数が、カットオフ角周波数となる。【０１０１】
なお、ＬＰＦ４２ａとＨＰＦ４２ｃは、前述したように実クロックの周波数が既知の場合のノイズ検出に用いられるので、カットオフ周波数を変更する必要はなく、固定であってもよい。しかし、図１４に示すようにカットオフ周波数を変更できるようにすることによって、素子のばらつきやクロックバッファを用いるアプリケーションに応じて、ノイズ検出のための調整を行うことができる。【０１０２】
次に、図１１のバッファ４０について詳細に説明する。
図１５は、図１１のバッファの回路図である。図に示すようにバッファ４０は、抵抗Ｒ２１，Ｒ２２、可変抵抗ＶＲ１１、可変コンデンサＶＣ１１、およびＮＭＯＳのトランジスタＭ４１〜Ｍ４４を有している
抵抗Ｒ２１，Ｒ２２の一端は、電圧Ｖｄｄの電源に接続され、他端は、トランジスタＭ４１，Ｍ４２のドレインに接続されている。トランジスタＭ４１，Ｍ４２のドレイン間には、可変抵抗ＶＲ１１が接続され、ソース間には、可変コンデンサＶＣ１１が接続されている。トランジスタＭ４３，Ｍ４４のドレインは、トランジスタＭ４１，Ｍ４２のソースと接続され、ソースは、グランドに接続されている。【０１０３】
トランジスタＭ４１，Ｍ４２は、差動入力を構成している。トランジスタＭ４３，Ｍ４４は、このトランジスタＭ４１，Ｍ４２のバイアス用トランジスタであり、ゲートにバイアス電圧ｂｉａｓが入力される。これによって、トランジスタＭ４１，Ｍ４２にバイアス電流が流れるようになっている。【０１０４】
トランジスタＭ４１，Ｍ４２のゲートに差電圧の信号が入力されると、トランジスタＭ４１，Ｍ４２に差電流が流れる。この差電流によって、抵抗Ｒ２１，Ｒ２２に電圧が発生し、出力として取り出される。【０１０５】
バッファ４０の伝達関数は、１つのゼロ点と１つの極を持つ。可変コンデンサＶＣ１１の容量値を変えることにより伝達関数のゼロ点の周波数を調整でき、可変抵抗ＶＲ１１の抵抗値を変えることにより伝達関数の極の周波数を調整することができる。可変抵抗ＶＲ１１および可変コンデンサＶＣ１１の抵抗値および容量値は、図１１で示したパラメータ調整回路３４によって変更される。【０１０６】
ここで、可変コンデンサＶＣ１１の容量値が小さいと、トランジスタＭ４１，Ｍ４２に入力される所定の周波数の信号に対し、抵抗Ｒ２１、トランジスタＭ４１，Ｍ４３の回路と、抵抗Ｒ２２、トランジスタＭ４２，Ｍ４４の回路は分離される形となり（ここで、可変抵抗ＶＲ１１は考慮しない）、トランジスタＭ４１，Ｍ４２に差電流が流れなくなる。一方、可変コンデンサＶＣ１１の容量値が大きいと、トランジスタＭ４１，Ｍ４２に入力される所定の周波数の信号に対し、抵抗Ｒ２１、トランジスタＭ４１，Ｍ４３の回路と、抵抗Ｒ２２、トランジスタＭ４２，Ｍ４４の回路は、トランジスタＭ４１，Ｍ４２のソースにおいて短絡する形となり、差電流が流れる。つまり、可変コンデンサＶＣ１１の容量値が大きいと、低い周波数の信号においても、抵抗Ｒ２１、トランジスタＭ４１，Ｍ４３の回路と、抵抗Ｒ２２、トランジスタＭ４２，Ｍ４４の回路との結合が強く、信号を増幅することができる。一方、可変コンデンサＶＣ１１の容量値が小さいと、低い周波数の信号においては、抵抗Ｒ２１、トランジスタＭ４１，Ｍ４３の回路と、抵抗Ｒ２２、トランジスタＭ４２，Ｍ４４の回路との結合が弱くなり、信号を増幅することができなくなる。【０１０７】
可変抵抗ＶＲ１１は、信号の入出力間に、可変コンデンサＶＣ１１と並列接続され、ＬＰＦを構成している。よって、可変抵抗ＶＲ１１の抵抗値を変更することにより、バッファ４０のカットオフ周波数を変更することができる。可変抵抗ＶＲ１１の抵抗値を大きくすれば、カットオフ周波数を高域に移動することができ、可変抵抗ＶＲ１１の抵抗値を小さくすれば、カットオフ周波数を低域に移動することができる。【０１０８】
パラメータ調整回路３４は、この可変抵抗ＶＲ１１および可変コンデンサＶＣ１１の抵抗値および容量値を制御することによって、バッファ４０の周波数特性を変えることができる。例えば、スペクトル検出部３１によって算出されたスペクトルと、バッファ４０の周波数特性を乗算したものが、所望の実クロックのスペクトルとなるように、バッファ４０の伝達関数を変える。乗算を行う理由は、バッファ４０の出力波形のスペクトルは、バッファ４０の入力スペクトルにバッファ４０の伝達関数を乗算したものであるからである。実クロックのスペクトルは、スペクトル検出部３１で算出され、求めようとする実クロックのスペクトルは既知であるので、バッファ４０の伝達関数が求まる。【０１０９】
次に、バッファ４０の周波数特性について説明する。
図１６は、図１５のバッファの周波数特性を示した図である。図に示すようにバッファ４０の周波数特性は、通過帯域幅を持った形となる。図に示す点Ｐ１１は、図１５で示したバッファ４０の可変コンデンサＶＣ１１の容量値を変更することにより移動することができる。例えば、前述したように可変コンデンサＶＣ１１の容量値を大きくすれば、低い周波数の信号も通過するようになるので、点Ｐ１１は、図中左方向に移動することになる。【０１１０】
また、点Ｐ１２は、バッファ４０の可変抵抗ＶＲ１１の抵抗値を変更することにより移動することができる。例えば、前述したように可変抵抗ＶＲ１１の抵抗値を大きくすれば、信号は可変抵抗ＶＲ１１を通りにくくなり、点Ｐ１２は、図中右方向に移動することになる。【０１１１】
このように、通過帯域が実クロックの基本周波数を含み、その通過帯域より低い周波数では、信号が減衰する利得を有するようにした。これにより、実クロックの基本周波数より低い周波数のノイズを低減するので、ジッタを低減することができ、また、実クロックに含まれる直流成分を抑制するので、実クロックの消失を防止することができる。【０１１２】
また、オフセット電圧を対策するための比較的大きなフィードバック回路やノイズ低減要の回路を用いることなく、クロックを伝播することが可能となる。
なお、バッファ４０の通過帯域の利得は、０ｄＢ以上となるようにし、通過帯域より低い周波数および高い周波数の利得は、０ｄＢより十分低くなるようにする。つまり、実クロックの基本周波数は増幅され、それ以外の周波数は、増幅されないようにし、実クロックに直流成分やノイズが含まれないようにする。【０１１３】
また、実クロックの周波数が既知である場合、図１５で示したバッファ４０の通過帯域の中心が、その実クロックの周波数となるように、バッファ４０の回路素子の値を設計時に決定し、固定してもよい。これによって、バッファ制御回路３０を設けなくても、実クロックの周波数より低い周波数のノイズを低減してジッタを低減し、かつ、クロックに含まれるオフセット電圧を抑制してクロックの消失を防止することができる。なお、この場合の回路素子の値は、前述した伝達関数の決定方法と同様の方法により求めることができる。【０１１４】
なお、バッファ４０の例を図１５に示したが、特性を調整できるものであれば、これに限るものではない。例えば、図６，９で示したバッファ２０を用いることもできる。
次に、本発明の第３の実施の形態を、図面を参照して詳細に説明する。第３の実施の形態では、第１の実施の形態および第２の実施の形態で説明したバッファ制御回路とバッファの様々な接続関係例を示す。【０１１５】
図１７は、第３の実施の形態に係るクロックバッファのブロック構成図である。図の（Ａ）に示すバッファ制御回路５１ａおよびバッファ５１ｂは、第１の実施の形態で説明したバッファ制御回路１０およびバッファ２０と同じ構成を有している。または、第２の実施の形態で説明したバッファ制御回路３０およびバッファ４０と同じ構成を有している。【０１１６】
バッファ制御回路５１ａは、バッファ５１ｂから出力される実クロックに応じて、バッファ５１ｂを制御している。つまり、第１の実施の形態で説明したバッファ制御回路１０およびバッファ２０は、図の（Ａ）に示すような接続関係によっても、実クロックの波形を整形することができる。また、第２の実施の形態で説明したバッファ制御回路３０およびバッファ４０も、図の（Ａ）に示すような接続関係により、実クロックの波形を整形することができる。【０１１７】
なお、図３に示すクロックバッファにおいては、アンプ１２の入力端子ＩＮと接続されている線を切断して、バッファ２０の出力に接続すれば、図の（Ａ）に示す接続関係のクロックバッファを実現できる。また、図１１に示すクロックバッファにおいては、ＬＰＦ３２ａ、ＢＰＦ３２ｂ、およびＨＰＦ３２ｃの入力端子ＩＮと接続されている線を切断して、バッファ４０の出力に接続すれば、図の（Ａ）に示す接続関係のクロックバッファを実現できる。【０１１８】
図の（Ｂ）に示すバッファ制御回路５２ａ，５２ｂおよびバッファ５２ｃは、第１の実施の形態で説明したバッファ制御回路１０およびバッファ２０と同じ構成を有している。または、第２の実施の形態で説明したバッファ制御回路３０およびバッファ４０と同じ構成を有している。【０１１９】
バッファ制御回路５２ａは、入力端子ＩＮに入力される実クロックに応じて、バッファ５２ｃを制御している。また、バッファ制御回路５２ｂは、バッファ５２ｃから出力される実クロックに応じて、バッファ５２ｃを制御している。すなわち、図の（Ｂ）では、バッファ制御回路５２ａによって、入力端子ＩＮに入力される実クロックを波形整形するとともに、バッファ制御回路５２ｂによって、バッファ５２ｃにより含められてしまったノイズ等を除去して出力する。つまり、第１の実施の形態で説明したバッファ制御回路１０およびバッファ２０は、図の（Ｂ）に示すような接続関係によっても、実クロックの波形を整形することができる。また、第２の実施の形態で説明したバッファ制御回路３０およびバッファ４０も、図の（Ｂ）に示すような接続関係により、実クロックの波形を整形することができる。【０１２０】
図の（Ｃ）に示すバッファ制御回路５３ａおよびバッファ５３ｂは、第１の実施の形態で説明したバッファ制御回路１０およびバッファ２０と同じ構成を有している。または、第２の実施の形態で説明したバッファ制御回路３０およびバッファ４０と同じ構成を有している。【０１２１】
スイッチ５３ｃは、バッファ制御回路５３ａを、入力端子ＩＮに入力される実クロックに応じてバッファ５３ｂを制御するようにするのか、バッファ５３ｂから出力される実クロックに応じてバッファ５３ｂを制御するようにするのか切替える。【０１２２】
スイッチ５３ｃによって、バッファ制御回路５３ａを、入力端子ＩＮに入力される実クロックに応じてバッファ５３ｂを制御するように切替えた場合、第１の実施の形態、第２の実施の形態で説明したクロックバッファに対応する。スイッチ５３ｃによって、バッファ制御回路５３ａを、バッファ５３ｂから出力される実クロックに応じてバッファ５３ｂを制御するように切替えた場合、図の（Ａ）で説明したクロックバッファに対応する。つまり、第１の実施の形態で説明したバッファ制御回路１０およびバッファ２０は、図の（Ｃ）に示すスイッチ５３ｃで接続関係を切替えることにより、実クロックの波形を整形することができる。また、第２の実施の形態で説明したバッファ制御回路３０およびバッファ４０も、図の（Ｃ）に示すスイッチ５３ｃで接続関係を切替えることによって、実クロックの波形を整形することができる。【０１２３】
以下、オフセットとノイズに対する、低域通過型のクロックバッファと帯域通過型のクロックバッファのシミュレーションについて説明する。
図１８は、オフセットの影響およびノイズの影響をシミュレーションするクロックバッファのモデルを示した図である。図の（Ａ）に示すクロックバッファ６１は、図２６，２７で説明したクロックバッファと同様の低域通過型の周波数特性を有し、図に示すような伝達関数を有しているとする。【０１２４】
図の（Ｂ）に示すクロックバッファ６２は、第１の実施の形態および第２の実施の形態で説明したクロックバッファと同様の帯域通過型の周波数特性を有し、図に示すような伝達関数を有しているとする。【０１２５】
図１９は、図１８のクロックバッファの周波数特性を示した図である。図に示す波形Ｗ２１は、図１８のクロックバッファ６１の周波数特性を示している。すなわち、図１８のクロックバッファ６１で示した伝達関数は、波形Ｗ２１に示すように低域通過型となっている。図に示す波形Ｗ２２は、図１８のクロックバッファ６２の周波数特性を示している。すなわち、図１８のクロックバッファ６２で示した伝達関数は、波形Ｗ２２に示すような帯域通過型の周波数特性となっている。【０１２６】
次に、上記のクロックバッファ６１を多段接続し、実クロックにオフセット電圧を加えた場合と加えない場合の出力、つまり、実クロックに直流成分が乗った場合と乗っていない場合のシミュレーションについて説明する。【０１２７】
図２０は、オフセット電圧の影響をシミュレーションするモデルを示した図である。図の（Ａ）に示すクロックバッファ６３ａ〜６３ｄのそれぞれは、図１８で示したクロックバッファ６１である。クロックバッファ６３ｂ〜６３ｄは、実クロック（１Ｖ）にオフセット電圧（０．１Ｖ）が加えられた場合をシミュレーションするクロックバッファである。なお、シミュレーションで用いられる実クロックは、理想的な方形波であるため、現実的な波形に近づけるよう、クロックバッファ６３ａで波形をなまらせて、クロックバッファ６３ｂに入力するようにしている。【０１２８】
図の（Ｂ）に示すクロックバッファ６４ａ〜６４ｄのそれぞれは、図１８で示したクロックバッファ６１である。クロックバッファ６４ｂ〜６４ｄは、実クロックにオフセット電圧が加えられない場合をシミュレーションするクロックバッファである。なお、シミュレーションで用いられる実クロックは、理想的な方形波であるため、現実的な波形に近づけるよう、クロックバッファ６４ａで波形をなまらせて、クロックバッファ６４ｂに入力するようにしている。【０１２９】
クロックバッファ６３ｂ〜６３ｄは、クロックバッファ６１であるので、図１９の波形Ｗ２１に示す低域通過型の周波数特性を有している。そのため、０．１Ｖのオフセット電圧は、クロックバッファ６３ｂ〜６３ｄを通過してしまう。【０１３０】
図２１は、実クロックにオフセット電圧を加えた場合のシミュレーション結果を示した図である。図に示す波形Ｗ３１は、図２０で示したクロックバッファ６３ｄの出力波形を示し、波形Ｗ３２は、クロックバッファ６４ｄの出力波形を示している。実クロックに加えられた０．１Ｖのオフセット電圧は、低域通過型のクロックバッファ６３ｂ〜６３ｄを通過してしまい、波形Ｗ３１に示すように、オフセット電圧が加えられない場合の波形Ｗ３２に対し、オフセット電圧の影響が出てしまう。【０１３１】
なお、クロックバッファは一般に、クロック配線等で減衰した実クロックを増幅するよう、利得を有している。そのため、クロックバッファを通過するたびにオフセット電圧が増幅され、クロック波形がつぶれてしまうことがある。【０１３２】
次に、実クロックに、オフセット電圧の替わりにノイズを加え、クロックバッファ６３ｂに入力した場合について説明する。
図２２は、実クロックに正弦波のノイズを加えた場合のシミュレーション結果を示した図である。図の波形Ｗ４１は、図２０の（Ａ）において、０．１Ｖのオフセット電圧の替わりに角周波数０．１ｒａｄ／ｓｅｃ、強度が実クロックの１／１０の正弦波をクロックバッファ６３ｂに入力した場合の、クロックバッファ６３ｄの出力波形を示している。波形Ｗ４２は、図２０の（Ｂ）のクロックバッファ６４ｄの出力波形を示している。【０１３３】
図に示すように、クロックバッファ６３ｂ〜６３ｄの通過帯域にあるノイズは、クロックバッファ６３ｂ〜６３ｄを通過してしまう。そのため、波形Ｗ４１に示すように、実クロックは、うねりを持った波形となってしまう。【０１３４】
なお、クロックバッファは一般に、クロック配線等で減衰した実クロックを増幅するよう、利得を有している。そのため、クロックバッファを通過するたびにうねりが増幅され、クロック波形がつぶれてしまうことがある。【０１３５】
次に、図１８のクロックバッファ６２を多段接続し、実クロックにオフセット電圧を加えた場合と加えない場合の出力、つまり、実クロックに直流成分が乗った場合と乗っていない場合のシミュレーションについて説明する。【０１３６】
図２３は、オフセット電圧の影響をシミュレーションするモデルを示した図である。図の（Ａ）に示すクロックバッファ６５ａは、図１８で示したクロックバッファ６１である。クロックバッファ６５ｂ〜６５ｄのそれぞれは、図１８で示したクロックバッファ６２である。クロックバッファ６５ｂ〜６５ｄは、実クロック（１Ｖ）にオフセット電圧（０．１Ｖ）が加えられた場合をシミュレーションするクロックバッファである。なお、シミュレーションで用いられる実クロックは、理想的な方形波であるため、現実的な波形に近づけるよう、クロックバッファ６５ａで波形をなまらせて、クロックバッファ６５ｂに入力するようにしている。【０１３７】
図の（Ｂ）に示すクロックバッファ６６ａは、図１８で示したクロックバッファ６１である。クロックバッファ６６ｂ〜６６ｄのそれぞれは、図１８で示したクロックバッファ６２である。クロックバッファ６６ｂ〜６６ｄは、実クロックにオフセット電圧が加えられない場合をシミュレーションするクロックバッファである。なお、シミュレーションで用いられる実クロックは、理想的な方形波であるため、現実的な波形に近づけるよう、クロックバッファ６６ａで波形をなまらせて、クロックバッファ６６ｂに入力するようにしている。【０１３８】
クロックバッファ６５ｂ〜６５ｄは、クロックバッファ６２であるので、図１９の波形Ｗ２２に示す帯域通過型の周波数特性を有している。そのため、０．１Ｖのオフセット電圧は、クロックバッファ６５ｂ〜６５ｄを通過しない。【０１３９】
図２４は、実クロックにオフセット電圧を加えた場合のシミュレーション結果を示した図である。図には、図２３のクロックバッファ６５ｄおよびクロックバッファ６６ｄの出力波形を示している。なお、図中実線の波形がクロックバッファ６５ｄ、破線の波形がクロックバッファ６６ｄの波形を示す。【０１４０】
クロックバッファ６５ｂ〜６５ｄは、図１９の波形Ｗ２２に示すように、低域周波数において利得が十分低いため、オフセット電圧を通過させない。これによって、図に示すようにクロックバッファ６５ｄの出力波形には、オフセット電圧が現れず、実クロックにオフセット電圧が加えられない場合のクロックバッファ６６ｄと同様の波形となる。【０１４１】
なお、クロックバッファは一般に、クロック配線等で減衰した実クロックを増幅するよう、利得を有している。しかし、クロックバッファ６５ｂ〜６６ｄは、通過帯域より低い周波数においては、利得が０ｄＢより小さいため、オフセット電圧は、クロックバッファ６５ｄ〜６５ｄを通過するたびに減衰される。【０１４２】
次に、実クロックに、オフセット電圧の替わりにノイズを加え、クロックバッファ６５ｂに入力した場合について説明する。
図２５は、実クロックに正弦波のノイズを加えた場合のシミュレーション結果を示した図である。図には、図２３の（Ａ）において、０．１Ｖのオフセット電圧の替わりに角周波数０．１ｒａｄ／ｓｅｃ、強度が実クロックの１／１０の正弦波をクロックバッファ６５ｂに入力した場合の、クロックバッファ６５ｄの出力波形を示している。なお、図中実線の波形がクロックバッファ６５ｄ、破線の波形がクロックバッファ６６ｄの波形を示す。【０１４３】
図に示すように、クロックバッファ６５ｂ〜６５ｄの通過帯域より低い周波数に乗っているノイズは、クロックバッファ６５ｂ〜６５ｄによって阻止される。そのため、クロックバッファ６５ｄの出力波形は、ノイズが入力されない場合のクロックバッファ６６ｄの出力波形と同様の波形となる。【０１４４】
なお、クロックバッファは一般に、クロック配線等で減衰した実クロックを増幅するよう、利得を有している。しかし、クロックバッファ６５ｂ〜６６ｄは、通過帯域より低い周波数においては、利得が０ｄＢより小さいため、通過帯域より低い周波数のノイズは、クロックバッファを通過するたびに減衰する。【０１４５】
このように、クロックバッファの周波数特性を、実クロックの基本周波数を中心とする帯域通過型にし、通過帯域より低い周波数では、信号の利得を０ｄＢより小さくするようにした。これにより、実クロックの基本周波数より低い周波数のノイズを低減してジッタを低減し、かつ、実クロックに含まれるオフセット電圧を抑制してクロックの消失を防止することができる。【０１４６】
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【符号の説明】
【０１４７】
１  クロックバッファ
ＣＬＫ１，ＣＬＫ２  クロック
ｆ０  基本周波数
【図１】
0004937898.tif 000002
【図２】
0004937898.tif 000003
【図３】
0004937898.tif 000004
【図４】
0004937898.tif 000005
【図５】
0004937898.tif 000006
【図６】
0004937898.tif 000007
【図７】
0004937898.tif 000008
【図８】
0004937898.tif 000009
【図９】
0004937898.tif 000010
【図１０】
0004937898.tif 000011
【図１１】
0004937898.tif 000012
【図１２】
0004937898.tif 000013
【図１３】
0004937898.tif 000014
【図１４】
0004937898.tif 000015
【図１５】
0004937898.tif 000016
【図１６】
0004937898.tif 000017
【図１７】
0004937898.tif 000018
【図１８】
0004937898.tif 000019
【図１９】
0004937898.tif 000020
【図２０】
0004937898.tif 000021
【図２１】
0004937898.tif 000022
【図２２】
0004937898.tif 000023
【図２３】
0004937898.tif 000024
【図２４】
0004937898.tif 000025
【図２５】
0004937898.tif 000026
【図２６】
0004937898.tif 000027
【図２７】
0004937898.tif 000028
【図２８】
0004937898.tif 000029