(57)【特許請求の範囲】
【請求項１】
外部端子として陽極端子と陰極端子を有しかつ陽極端子同士が分離され陰極端子同士が共通であり、少なくとも第１整流回路と第２整流回路を有する複数の整流回路を備える整流装置であって、
前記各整流回路には、
ソース・ドレイン間に寄生ダイオードが内蔵され、ドレイン電極を前記陰極端子に接続しソース電極を前記陽極端子に接続したnチャネル型ＭＯＳＦＥＴと、
前記陽極端子と前記陰極端子間が導通時に前記ＭＯＳＦＥＴのソース・ドレイン間の電圧を所定の電圧に昇圧する昇圧回路と、
前記昇圧回路の出力を電源として供給する電源供給回路と、
前記昇圧回路の出力を前記電源供給回路を介して電源とし、前記陽極端子と前記陰極端子間の電圧に応じて前記ＭＯＳＦＥＴのゲート電極に駆動信号を出力する駆動制御回路とを備え、
前記第１整流回路の前記電源供給回路の出力側と前記第２整流回路の前記電源供給回路の出力側とを接続し、かつ
前記昇圧回路はその入出力電圧に前記ＭＯＳＦＥＴのドレイン電極を電位基準とした正の電圧を扱い、前記ＭＯＳＦＥＴは前記ドレイン電極を電位基準とした正の電圧による前記駆動信号にて動作することを特徴とする整流装置。
【請求項２】
前記昇圧回路は、昇圧した電圧を蓄積するコンデンサと、前記コンデンサの電圧を前記昇圧回路自身の電源に用いる電源切替回路とを備え、
起動時には前記寄生ダイオードの両端に発生する順方向電圧により動作し、起動後は前記コンデンサの電圧を前記昇圧回路自身の電源に用いるよう前記電源切替回路にて切り替えることを特徴とする請求１記載の整流装置。
【請求項３】
前記昇圧回路及び前記駆動制御回路に逆電圧が印加されるのを保護する逆電圧保護回路を備えたことを特徴とする請求項１又は請求項２記載の整流装置。
【請求項４】
前記逆電圧保護回路が、逆電圧保護用素子と、前記逆電圧保護用素子を介して前記陰極端子から前記陽極端子に逆電流が流れることを防止する逆電流防止素子とを備えたことを特徴とする請求項３記載の整流装置。
【請求項５】
前記駆動制御回路から出力される前記駆動信号にて制御される半導体スイッチング素子を逆電流防止素子に用いることを特徴とする請求項４記載の整流装置。
【請求項６】
前記電源供給回路は、半導体スイッチング素子を備え、前記陰極端子から前記陽極端子に逆電流が流れることを防止したことを特徴とする請求項１〜請求項５のいずれか１項に記載の整流装置。
【請求項７】
前記電源供給回路は、電源供給制御スイッチ及びダイオードを備え、前記第１整流回路の前記電源供給回路の前記ダイオードはその陰極側が前記第２整流回路の対応するダイオードの陰極側に接続される請求項１〜請求項６のいずれか１項に記載の整流装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、外部端子間に接続され、一方向のみ電流を流し、逆方向の電流を阻止する整流装置に関し、特に導通時の損失が低減されるＭＯＳＦＥＴを用いた整流装置に係る。
【背景技術】
【０００２】
２つの外部端子間に接続される整流素子であるダイオードは、順方向に電圧が印加された場合は、陽極側から陰極側に一方向に電流を流し、逆電圧が印加されると、逆向きに流れようとする電流を阻止する動作を行う。これら一般的なダイオードは、冗長系電源や、整流回路などに使用されている。しかしながら、ダイオードには導通時に順方向電圧が発生し、この電圧と順方向電流との積により比較的大きな導通損失が生じる。特に、冗長系などで複数個直列接続して使用される場合では、ダイオードの接続数分だけ損失が増加する。また複数個並列接続して使用される場合では、ダイオードの特性のバラつきが大きい場合、特定のダイオードに負荷が集中する。
【０００３】
導通損失の少ない従来の整流装置である低電力消費ダイオード回路は、陽極配線と陰極配線とを有し、比較器とスイッチとダイオードとを含んでいる。比較器は２つの入力を有し、陽極配線は一方の入力に接続され、陰極配線は他方の入力に接続されている。陽極配線の電圧が陰極配線の電圧よりも所定の順方向電圧分を超える場合は、比較器は出力線に高論理レベル信号を出力し、スイッチは、導通に切り替わり陽極配線と陰極配線とを電子的に接続する（例えば、特許文献１参照）。
【０００４】
導通損失の少ない従来の他の整流装置である２端子同期整流器は、整流器の２端子の第１の経路にソース・ドレイン経路を有する電界効果型トランジスタと、２整流器端子間の逆極性電圧に同期してトランジスタをオン・オフ動作させ、トランジスタのゲート電極に接続されるゲート制御回路と、２整流器端子間電圧差により駆動されてゲート制御回路を駆動するチャージポンプを形成するさらなる並列経路とを備える。また、トランジスタ内に必然的にｐｎダイオードが形成されている（例えば、特許文献２参照）。
【０００５】
【特許文献１】特開平７−２９７６９９号公報
【特許文献２】特表２００４−５１９９９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に示す従来の整流装置では、スイッチに例えばｎ−ＭＯＳＦＥＴを用い、導通損失をダイオードよりも低減できる。しかしながら、スイッチを動作させるための駆動電圧を外部から供給する必要があるので、陽極配線側と陰極配線側との２端子以外に電源端子を必要とする。このため、一般的な２端子のダイオードとの置き換えは困難であった。さらに冗長系などで複数個並列に接続して使用する場合は、複数個分の陰極端子、陽極端子および電源端子が必要となる。
また、前記特許文献２に示す従来の整流装置では、２整流器端子間電圧差によりゲート制御回路の駆動電圧を生成するチャージポンプを備えているが、トランジスタがオンするとチャージポンプのコンデンサには充電されないため、ゲート制御回路の駆動電圧を保持できずにトランジスタはオフする。このため、トランジスタを連続してオンさせる動作は困難であった。
【０００７】
この発明は、前記のような問題点を解消するために成されたもので、導通時の損失が低減されるＭＯＳＦＥＴを外部端子間に接続して成る整流装置が、さらなる端子および外部電源が不要で２端子のダイオードとの置き換えが容易であると共に、ＭＯＳＦＥＴのオン時に連続して駆動電圧を生成してＭＯＳＦＥＴのオン動作が継続できることを目的とする。特に冗長系電源のように複数個の整流回路を並列に使用する際に、それぞれの整流回路動作を保障する整流装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明による整流装置は、外部端子として陽極端子と陰極端子を有しかつ陽極端子同士が分離され陰極端子同士が共通であり、少なくとも第１整流回路と第２整流回路を有する複数の整流回路を備える整流装置であって、前記各整流回路には、ソース・ドレイン間に寄生ダイオードが内蔵され、ドレイン電極を前記陰極端子に接続しソース電極を前記陽極端子に接続したnチャネル型ＭＯＳＦＥＴと、前記陽極端子と前記陰極端子間が導通時に前記ＭＯＳＦＥＴのソース・ドレイン間の電圧を所定の電圧に昇圧する昇圧回路と、前記昇圧回路の出力を電源として供給する電源供給回路と、前記昇圧回路の出力を前記電源供給回路を介して電源とし、前記陽極端子と前記陰極端子間の電圧に応じて前記ＭＯＳＦＥＴのゲート電極に駆動信号を出力する駆動制御回路とを備え、前記第１整流回路の前記電源供給回路の出力側と前記第２整流回路の前記電源供給回路の出力側とを接続し、かつ前記昇圧回路はその入出力電圧に前記ＭＯＳＦＥＴのドレイン電極を電位基準とした正の電圧を扱い、前記ＭＯＳＦＥＴは前記ドレイン電極を電位基準とした正の電圧による前記駆動信号にて動作するものである。
【発明の効果】
【０００９】
この発明による整流装置によれば、陽極端子と陰極端子間が導通したときに発生するＭＯＳＦＥＴのソース・ドレイン間の電圧を昇圧回路にて所定の電圧に昇圧して駆動制御回路を動作させるため、さらなる端子および外部電源が不要で２端子のダイオードとの置き換えが容易であると共に、ＭＯＳＦＥＴのオン時に連続して駆動電圧を生成してＭＯＳＦＥＴのオン動作が継続できる。また、昇圧回路は、その入出力電圧にＭＯＳＦＥＴのドレイン電極を電位基準とした正の電圧を扱い、駆動信号にドレイン電極を電位基準とした正電圧を用いるため、昇圧回路および駆動制御回路の構成が容易になり、装置構成の小型化、簡略化が図れる。特に冗長系電源のように複数個の整流回路を並列に使用する際に、それぞれの整流回路動作を保障する整流装置を得ることができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１はこの発明の実施の形態１による複数個の整流機能の一例として２個の整流回路を有する整流装置の構成を示すブロック図である。図に示すように、整流装置は、ソース・ドレイン間に寄生ダイオードを内蔵したｎチャネル型パワーＭＯＳＦＥＴＳ１及びＳ１１（以下、ＭＯＳＦＥＴＳ１、Ｓ１１と称す）と、ＭＯＳＦＥＴＳ１及びＳ１１を駆動制御するゲート制御回路（駆動制御回路）１及び１１と、ゲート制御回路１及び１１の電源電圧を生成する昇圧回路２及び１２と、電源切替回路３及び１３と、逆電圧保護回路としての保護回路４〜７及び１４〜１７とを備える。また、外部端子を、陽極端子Ａ１及びＡ１１、陰極端子Ｋの３端子とし、ＭＯＳＦＥＴＳ１はソース電極を陽極端子Ａ１に、ドレイン電極を陰極端子Ｋに接続し、同様にＭＯＳＦＥＴＳ１１はソース電極を陽極端子Ａ１１に、ドレイン電極を陰極端子Ｋに接続する。すなわち陽極端子は構成する整流回路の個数分が分離して存在するが、陰極端子は共通とする。なお、Ｃ１は、昇圧回路２が備える昇圧用コンデンサ、Ｃ１１は昇圧回路１２が備える昇圧用コンデンサである。さらに、ゲート制御回路１及び１１の電源供給回路８及び１８を有する。
【００１１】
２つある整流回路、即ち第１整流回路と第２整流回路のうち、まず一方（陽極端子Ａ１と陰極端子Ｋ間の第１整流回路）について説明する。動作開始前には、ゲート制御回路１および昇圧回路２とも停止状態で、ＭＯＳＦＥＴＳ１はオフ状態である。この状態で、陽極端子Ａ１から陰極端子Ｋに電流が流れると、寄生ダイオードに順方向電流が流れ、ソース・ドレイン間に寄生ダイオードの順方向電圧が発生する。この電圧は、ドレイン電極を電位基準とする正の電圧であり、昇圧回路２に供給され、昇圧回路２を起動させる。昇圧回路２は、陽極端子Ａ１から陰極端子Ｋに電流が流れる時にソース・ドレイン間に発生する電圧、この場合、寄生ダイオードの順方向電圧を昇圧し、昇圧用コンデンサＣ１に所定の電圧が蓄積される。昇圧用コンデンサＣ１の電圧は、ゲート制御回路１に電源電圧（駆動電圧）として供給され、ゲート制御回路１はＭＯＳＦＥＴＳ１のゲート駆動信号を生成する。ゲート制御回路１は、ＭＯＳＦＥＴＳ１のソース・ドレイン間の電圧がドレイン電極を電位基準として正の電圧であることを検出して、即ちソース・ドレイン間の寄生ダイオードの導通を検出して、ゲート電極を駆動するようにゲート駆動信号を生成しＭＯＳＦＥＴＳ１がオンする。また、昇圧用コンデンサＣ１に電圧が蓄積されると、電源切替回路３が動作して、昇圧用コンデンサＣ１の電圧が昇圧回路２の電源電圧として供給されるようになる。
【００１２】
ＭＯＳＦＥＴＳ１がオンすると、陽極端子Ａ１から陰極端子ＫにＭＯＳＦＥＴＳ１を介した電流が流れ、この電流とＭＯＳＦＥＴＳ１のオン抵抗による電圧降下が発生して、ソース・ドレイン間に電圧が発生する。このソース・ドレイン間の電圧はドレイン電極を電位基準とする正の電圧であり、昇圧回路２に入力され、昇圧回路２は昇圧動作を行い、昇圧された電圧は昇圧回路２とゲート制御回路１の双方に電源電圧として供給される。そしてゲート制御回路１はＭＯＳＦＥＴＳ１のゲート駆動信号を生成しＭＯＳＦＥＴＳ１がオンする。以上の動作を繰り返し、ＭＯＳＦＥＴＳ１の導通時にソース・ドレイン間に発生する電圧を昇圧し、昇圧された電圧を昇圧回路２とゲート制御回路１の双方に給電しながらＭＯＳＦＥＴＳ１を連続的に駆動するように動作する。
【００１３】
もう一方の整流回路（陽極端子Ａ１１と陰極端子Ｋ間の第２整流回路）について説明する。動作開始前には、ゲート制御回路１１および昇圧回路１２とも停止状態で、ＭＯＳＦＥＴＳ１１はオフ状態である。この状態で、陽極端子Ａ１１から陰極端子Ｋに電流が流れると、寄生ダイオードに順方向電流が流れ、ソース・ドレイン間に寄生ダイオードの順方向電圧が発生する。この電圧は、ドレイン電極を電位基準とする正の電圧であり、昇圧回路１２に供給され、昇圧回路１２を起動させる。昇圧回路１２は、陽極端子Ａ１１から陰極端子Ｋに電流が流れる時にソース・ドレイン間に発生する電圧、この場合、寄生ダイオードの順方向電圧を昇圧し、昇圧用コンデンサＣ１１に所定の電圧が蓄積される。昇圧用コンデンサＣ１１の電圧は、ゲート制御回路１１に電源電圧（駆動電圧）として供給され、ゲート制御回路１１はＭＯＳＦＥＴＳ１１のゲート駆動信号を生成する。ゲート制御回路１１は、ＭＯＳＦＥＴＳ１１のソース・ドレイン間の電圧がドレイン電極を電位基準として正の電圧であることを検出して、即ちソース・ドレイン間の導通を検出して、ゲート電極を駆動するようにゲート駆動信号を生成しＭＯＳＦＥＴＳ１１がオンする。また、昇圧用コンデンサＣ１１に電圧が蓄積されると、電源切替回路１３が動作して、昇圧用コンデンサＣ１１の電圧が昇圧回路１２の電源電圧として供給されるようになる。
【００１４】
ＭＯＳＦＥＴＳ１１がオンすると、陽極端子Ａ１１から陰極端子ＫにＭＯＳＦＥＴＳ１１を介した電流が流れ、この電流とＭＯＳＦＥＴＳ１１のオン抵抗による電圧降下が発生して、ソース・ドレイン間に電圧が発生する。このソース・ドレイン間の電圧はドレイン電極を電位基準とする正の電圧であり、昇圧回路１２に入力され、昇圧回路１２は昇圧動作を行い、昇圧された電圧は昇圧回路１２とゲート制御回路１１の双方に電源電圧として供給される。そしてゲート制御回路１１はＭＯＳＦＥＴＳ１１のゲート駆動信号を生成しＭＯＳＦＥＴＳ１１がオンする。以上の動作を繰り返し、ＭＯＳＦＥＴＳ１１の導通時にソース・ドレイン間に発生する電圧を昇圧し、昇圧された電圧を昇圧回路１２とゲート制御回路１１の双方に給電しながらＭＯＳＦＥＴＳ１１を連続的に駆動するように動作する。  
【００１５】
ここで例えばＭＯＳＦＥＴＳ１がオフの状態、すなわち陽極端子Ａ１よりも陰極端子Ｋの電位が高い逆特性の場合、ＭＯＳＦＥＴＳ１には寄生ダイオードが存在する為に逆電圧となり電流は流れない。また、保護回路４はゲート制御回路１に逆電圧が印加されるのを阻止し、保護回路６は昇圧回路２に逆電圧が印加されるのを阻止する。また、保護回路５、７を設けたことにより逆電圧状態で陰極端子Ｋから陽極端子Ａへ電流が流れる経路を絶つことができる。このように逆電圧保護のための保護回路４〜７を設けたため、昇圧回路２およびゲート制御回路１の破壊を防ぐことができる。なお、ＭＯＳＦＥＴＳ１１がオフの状態でも同様の機能を有する。
【００１６】
この実施の形態では、上述したように、例えばＭＯＳＦＥＴＳ１の導通時にソース・ドレイン間に発生する電圧を昇圧し、昇圧された電圧を昇圧回路２とゲート制御回路１の双方に給電しながらＭＯＳＦＥＴＳ１を連続的に駆動する。このため、ＭＯＳＦＥＴＳ１のゲート電極を駆動するための駆動電圧、例えば５Ｖの電圧を外部から供給する必要がなく、ゲート制御回路１はＭＯＳＦＥＴＳ１を連続的に駆動制御できる。このように、外部からの電源供給が不要であるため、２端子のダイオードとの置き換えが容易である。
【００１７】
ＭＯＳＦＥＴのオン抵抗は耐圧・形状等性能によりそれぞれ異なるが、例えば低い抵抗値だと数１０ｍΩ程度の素子が存在する。仮にＭＯＳＦＥＴＳ１のオン抵抗を２０ｍΩと仮定すると、陽極端子Ａ１乃至Ａ１１から陰極端子Ｋに流れる電流値が例えば１０Ａの場合、ドロップ電圧は０．２Ｖとなる。一方１０Ａの電流を流したときのダイオードの順方向電圧は耐圧の低いＳＢＤ（ショットキダイオード）で０．６〜１．０Ｖ、耐圧の高いＦＲＤ（ファーストリカバリーダイオード）では１．０Ｖ〜３．０Ｖが一般的であり、これらダイオードと比較するとＭＯＳＦＥＴＳ１によるドロップ電圧は十分に小さい、すなわち低損失と言える。このため、この実施の形態による整流装置は、２端子のダイオードとの置き換えが容易であり、ダイオードよりも導通時の損失が低減され高効率な整流装置となる。
【００１８】
また、昇圧回路２は、寄生ダイオードに順方向電流が流れた時にソース・ドレイン間に発生する順方向電圧により起動し、その後、昇圧回路２自身の出力が電源になるように電源切替回路３により切り替えられる。このため、外部からの電源供給なしに起動し、効率的で安定した昇圧動作を継続できる。
【００１９】
ところで、ＭＯＳＦＥＴは従来、一般的にソース電極を電位基準として回路構成し、ソース・ゲート間に駆動電圧を印加して駆動するものであった。この実施の形態では、例えばＭＯＳＦＥＴＳ１をｎチャネル型でドレイン電極を電位基準として回路構成し、ドレイン・ゲート間に正の駆動電圧を印加するようにした。そして、昇圧回路２は、入力電圧であるソース・ドレイン間の電圧をドレイン電極を電位基準とする正の電圧とし、昇圧により正の駆動電圧となる例えば５Ｖ程度まで昇圧する。このように、昇圧回路２の入出力電圧にドレイン電極を電位基準とした正電圧だけを扱うようにし、ゲート駆動回路１は、昇圧された電圧をそのまま電源電圧（駆動電圧）に用いる。このため昇圧回路２およびゲート制御回路１が容易に構成でき、整流装置の装置構成の小型化、簡略化が図れる。
【００２０】
冗長系など複数個の整流素子を並列に使用する場合の問題点として挙げられるのが、整流素子自体のバラつきである。今回ＭＯＳＦＥＴＳ１及びＳ１１それぞれのソース・ドレイン間電圧にて昇圧動作を行い、その電圧をＭＯＳＦＥＴＳ１及びＳ１１の両端の電位差の比較を行い、ゲート制御回路１及び１１がＭＯＳＦＥＴＳ１及びＳ１１にゲート信号を供給するわけだが、昇圧動作を開始するタイミングが昇圧回路２と１２とで異なる場合、ＭＯＳＦＥＴのソース・ドレイン間の電位差をそのままゲート信号として供給しては、ソース・ドレイン電圧が高いＭＯＳＦＥＴ側がＭＯＳＦＥＴのオン動作も先に開始してしまい、このままでは、複数あるＭＯＳＦＥＴのオン動作にバラつきが生じ、例えばＭＯＳＦＥＴＳ１がオン動作してＭＯＳＦＥＴＳ１１がオン動作していない場合、陽極端子Ａ１と陰極端子Ｋ間の電位差、および陽極端子Ａ１１と陰極端子Ｋ間の電位差に差異が生じる問題が発生する。
【００２１】
そこで電源供給回路８および１８の出力側同士を接続することで、どちらか一方の昇圧動作が完了した時点でＭＯＳＦＥＴＳ１及びＳ１１双方のソース・ドレイン間電圧を検出してゲート制御信号を出力することで、ＭＯＳＦＥＴＳ１およびＳ１１をオン動作させるタイミングを一致させることができ、バラつきのない複数の整流動作を可能にすることができる。電源供給回路は、電源一方の昇圧動作が開始された場合に、その出力電圧が他方の昇圧回路に逆流しないようにする機能を有する。そのため、第１整流回路の電源供給回路８にはその出力側が陰極となる第１ダイオード（Ｄ４）が接続され、第２整流回路の電源供給回路１８にはその出力側が陰極となる第２ダイオード（Ｄ１４）が接続され、前記第１ダイオードの陰極と前記第２ダイオードの陰極とが接続されている（第２図参照）。
【００２２】
さらに冗長系などの複数個の整流素子を並列に使用する場合の問題点として挙げられるのが、整流装置の陽極端子側に接続される電源の状況である。そもそも冗長系電源の使用目的は複数接続されている電源のどれかが故障した場合にその経路は直列に接続されるダイオードの逆電圧特性を利用することで遮断すると共に、残りの電源によって継続して負荷側に電源を供給することにある。そのため、仮に陽極端子Ａ１側に接続された電源が何らかの理由で正規の電源を供給できない状況に陥っていた場合、陰極端子Ｋから見た陽極端子Ａ１は逆特性すなわち陰極端子Ｋの方が陽極端子Ａ１よりも電圧が高い状態になり、一方陰極端子Ｋからみた陰極端子Ａ１１は正特性すなわち陽極端子Ａ１１が陰極端子Ｋよりも電圧が高い状態になる。この場合、ゲート制御回路１はＭＯＳＦＥＴＳ１をオフ動作させる信号を出力し、ゲート制御回路１１はＭＯＳＦＥＴＳ１１をオン動作させる信号を出力することとなり、陽極端子Ａ１１側の整流回路が正特性の動作をしている状態で陽極端子Ａ１側に整流回路は逆特性の動作を行い、陽極端子Ａ１に接続されている電源と陰極端子Ｋに接続される負荷とを確実に遮断することができる。
【００２３】
実施の形態２．
実施の形態１による整流装置を具体的な回路で構成したものを以下に説明する。図２はこの発明の実施の形態２による２個の整流回路を有する整流装置の回路構成図である。図２に示すように、第１整流回路において、図１におけるゲート制御回路１としてコンパレータ９を用い、昇圧回路２は、ブーストコンバータ１０、昇圧用コイルＬ１、昇圧用コンデンサＣ１、昇圧用スイッチＳ２および昇圧用ダイオードＤ１で構成し、電源切替回路３は、電源切替用ダイオードＤ２および電源切替用抵抗Ｒ２で構成する。また、保護回路４を構成する制御回路用保護素子ＤＳ３（逆電流防止素子），ＤＺ１（逆電圧保護用素子）と、保護回路６を構成する昇圧回路用保護素子ＤＺ２，Ｄ３とを備える。また、保護回路５を構成する逆電流防止素子ＤＳ１と、保護回路７を構成する逆電流防止素子として逆電流防止スイッチＤＳ２とを備える。さらに、コンパレータ９の電源供給回路８を構成する半導体スイッチング素子として電源供給制御スイッチＳ３及びダイオードＤ４を備える。ダイオードＤ４はその陰極側が第２整流回路の対応するダイオードＤ１４の陰極側に接続される。なお、Ｒ１は電圧検出用抵抗、Ｒ３はＭＯＳＦＥＴ誤動作防止用抵抗、Ｒ４はスイッチ制御用抵抗、Ｒ５はスイッチ制御用抵抗である。
【００２４】
同様に、第２整流回路において、図１におけるゲート制御回路１１としてコンパレータ１９を用い、昇圧回路１２は、ブーストコンバータ２０、昇圧用コイルＬ１１、昇圧用コンデンサＣ１１、昇圧用スイッチＳ１２および昇圧用ダイオードＤ１１で構成し、電源切替回路１３は、電源切替用ダイオードＤ１２および電源切替用抵抗Ｒ１２で構成する。また、保護回路１４を構成する制御回路用保護素子ＤＳ１３（逆電流防止素子），ＤＺ１１（逆電圧保護用素子）と、保護回路１６を構成する昇圧回路用保護素子ＤＺ１２，Ｄ１３とを備える。また、保護回路１５を構成する逆電流防止素子ＤＳ１１と、保護回路１７を構成する逆電流防止素子として逆電流防止スイッチＤＳ１２とを備える。さらに、コンパレータ１９の電源供給回路１８を構成する半導体スイッチング素子として電源供給制御スイッチＳ１３及びダイオードＤ１４を備える。なお、Ｒ１１は電圧検出用抵抗、Ｒ１３はＭＯＳＦＥＴ誤動作防止用抵抗、Ｒ１４はスイッチ制御用抵抗、Ｒ１５はスイッチ制御用抵抗である。
【００２５】
動作の詳細について以下に説明する。基本的に同一の整流回路が複数あるので以後は代表として陽極端子Ａ１と陰極端子Ｋ間の第１整流回路（整流機能）について説明する。動作開始前には、コンパレータ９およびブーストコンバータ１０とも停止状態で、ＭＯＳＦＥＴＳ１はオフ状態である。この状態で、陽極端子Ａ１から陰極端子Ｋに電流が流れると、ＭＯＳＦＥＴＳ１の寄生ダイオードに順方向電流が流れ、ソース・ドレイン間に寄生ダイオードの順方向電圧が発生する。この電圧は、ドレイン電極を電位基準とする正の電圧であり、ブーストコンバータ１０に供給される。
【００２６】
ここで、ＭＯＳＦＥＴＳ１の寄生ダイオードの順方向電圧と逆電流防止素子ＤＳ１の順方向電圧との差電圧がブーストコンバータ１０の起動電圧以上に設定されており、ブーストコンバータ１０を起動させる。ブーストコンバータ１０は起動後発振し始め昇圧用スイッチＳ２を駆動して昇圧動作を開始し、昇圧用コンデンサＣ１に電圧を蓄積する。逆電流防止スイッチＤＳ２は、コンパレータ９の駆動信号で制御されるスイッチであり、逆電流防止スイッチＤＳ２の寄生ダイオード（並列ダイオード）の順方向電圧は、ＭＯＳＦＥＴＳ１の寄生ダイオードの順方向電圧よりも低く設定されている。この逆電流防止スイッチＤＳ２は、ブーストコンバータ１０の起動時にはオフしているが、寄生ダイオードを介して昇圧用コイルＬ１に正の電圧が入力される。
【００２７】
ＭＯＳＦＥＴＳ１と、逆電流防止スイッチＤＳ２とは共にコンパレータ９の駆動信号で制御されるが、逆電流防止スイッチＤＳ２はＭＯＳＦＥＴＳ１と同等の性能あるいはそれ以上の性能のＭＯＳＦＥＴを単独あるいはダイオードと並列に挿入し、ＭＯＳＦＥＴＳ１と同等あるいは早いタイミングでオン動作をするものとする。これにより、昇圧回路の昇圧経路でのドロップ電圧を減らすことができ、ＭＯＳＦＥＴＳ１のオン動作時、またオンした後も、昇圧用コイルＬ１に正の電圧が入力され昇圧動作が可能になる。
【００２８】
ブーストコンバータ１０は、起動するとＭＯＳＦＥＴＳ１の寄生ダイオードの順方向電圧から昇圧用コイルＬ１に入力される電圧を昇圧し、昇圧用コンデンサＣ１に所定の電圧、例えば５Ｖが蓄積される。昇圧用コンデンサＣ１に所定の電圧が蓄積されると電源供給制御スイッチＳ３がオンし、コンパレータ９に電源電圧（駆動電圧）として５Ｖの電圧が供給される。コンパレータ９は、ＭＯＳＦＥＴＳ１のソース・ドレイン間の電圧がドレイン電極を電位基準として正の電圧であることを検出して、即ちソース・ドレイン間の導通を検出して、ゲート電極にゲート駆動信号となるＨｉ信号を印加してＭＯＳＦＥＴＳ１をオンさせる。ＭＯＳＦＥＴをオンさせる為には、通常ソース・ゲート間に一定の電圧を印加する必要があるが、その値は一般的なＭＯＳＦＥＴで２〜４Ｖである。コンパレータ９はＭＯＳＦＥＴＳ１のドレイン・ゲート間に電源電圧である５Ｖと同じＨｉ信号を出力することで、ＭＯＳＦＥＴＳ１を十分にオンさせることができる。
【００２９】
また、昇圧用コンデンサＣ１に電圧が蓄積されると、電源切替用ダイオードＤ２および電源切替用抵抗Ｒ２を利用して昇圧用コンデンサＣ１の電圧がブーストコンバータ１０の電源電圧として供給されるようになる。このため、ＭＯＳＦＥＴＳ１のオン後にソース・ドレイン間の電位差が小さくなり、それによって逆電流防止素子ＤＳ１を経由してブーストコンバータ１０に入力される電圧が低くなってしまった場合でも、電源切替用ダイオードＤ２および電源切替用抵抗Ｒ２を介した電源電圧を利用して昇圧動作を安定して行うことができる。この動作によりコンパレータ９にも安定して電源電圧が供給されることになる。
【００３０】
ＭＯＳＦＥＴＳ１がオンすると、陽極端子Ａ１から陰極端子ＫにＭＯＳＦＥＴＳ１を介した電流が流れ、この電流とＭＯＳＦＥＴＳ１のオン抵抗による電圧降下が発生して、ソース・ドレイン間に電圧が発生する。このソース・ドレイン間の電圧はドレイン電極を電位基準とする正の電圧であり、上述したように昇圧用コイルＬ１に正の電圧が入力され、ブーストコンバータ１０は昇圧用スイッチＳ２を駆動して昇圧用コンデンサＣ１に電圧を蓄積する。昇圧用コンデンサＣ１の蓄積電圧は上述したようにブーストコンバータ１０とコンパレータ９との双方に電源電圧として供給される。そしてコンパレータ９はＭＯＳＦＥＴＳ１のゲート駆動信号を生成しＭＯＳＦＥＴＳ１がオンする。以上の動作を繰り返し、ＭＯＳＦＥＴＳ１の導通時にソース・ドレイン間に発生する電圧を昇圧し、昇圧された電圧をブーストコンバータ１０とコンパレータ９との双方に給電しながらＭＯＳＦＥＴＳ１を連続的に駆動するように動作する。
【００３１】
ここでＭＯＳＦＥＴＳ１がオフの状態、例えば陽極端子Ａ１よりも陰極端子Ｋの電位が高い逆特性の場合、ＭＯＳＦＥＴＳ１については寄生ダイオードに逆電圧が印加され電流は流れない。また、制御回路用保護素子ＤＳ３（逆電流防止素子），ＤＺ１（逆電圧保護用素子）によりコンパレータ９の入力電圧の逆電圧が阻止される。つまり、コンパレータ９の逆電圧保護回路として、逆電圧保護用素子ＤＺ１と、逆電圧保護用素子ＤＺ１を介して陰極端子Ｋから陽極端子Ａ１に逆電流が流れることを防止する逆電流防止素子ＤＳ３とを備えている。また、昇圧回路用保護素子ＤＺ２（逆電圧保護用素子）によりブーストコンバータ１０に、昇圧回路用保護素子Ｄ３により昇圧用スイッチＳ２に、それぞれ逆電圧が印加されるのが阻止される。また、逆電圧状態で陰極端子Ｋから陽極端子Ａへ昇圧回路用保護素子ＤＺ２を介して電流が流れる経路を、逆電流防止素子ＤＳ１により遮断できる。また、ＭＯＳＦＥＴＳ１がオフの時は逆電流防止スイッチＤＳ２（半導体スイッチング素子）もオフであり、逆電圧状態で陰極端子Ｋから陽極端子Ａへ昇圧回路用保護素子Ｄ３を介して電流が流れる経路を、逆電流防止スイッチＤＳ２により遮断できる。
【００３２】
また陽極端子Ａ１よりも陰極端子Ｋの電位が高い逆特性に、正特性から切り替わるタイミングにおいて、昇圧用コンデンサＣ１の電圧が低下すると電源供給制御スイッチＳ３がオフするため、コンパレータ９への電源供給が遮断される。これにより、逆特性時にはコンパレータ９によるＭＯＳＦＥＴＳ１の駆動制御を完全に停止させ、制御遅れや誤動作によりＭＯＳＦＥＴＳ１をオンさせることがなく、逆電圧状態で陰極端子Ｋから陽極端子Ａ１へ電流を流すことが確実に防止できる。なお、この場合、電源供給制御スイッチＳ３はｐチャネル型ＭＯＳＦＥＴを用い、オン・オフ制御用に抵抗Ｒ４、Ｒ５を用いたが、オン・オフ制御用にＩＣを用いても良く、同様の効果を得ることができる。
【００３３】
ここまで代表として、陽極端子Ａ１と陰極端子Ｋ間の説明を行ったが、陽極端子Ａ１１と陰極端子Ｋ間についても同様の説明ができる。ここで、陽極端子Ａ１と陰極端子Ｋ間及び陽極端子Ａ１１と陰極端子Ｋ間とで昇圧動作のタイミングが異なる、すなわちブーストコンバータ１０乃至２０のどちらかが先に昇圧動作を完了してしまった場合において、電源供給制御スイッチのダイオードＤ４乃至Ｄ１４がそれぞれブーストコンバータ１０,２
０の出力に接続されていることにより、ブーストコンバータ１０乃至２０の一方の出力電圧が他方に逆流することを防ぐことができる。
【００３４】
また、ゲート制御回路１としてコンパレータ９を用いたものを示したが、オペアンプを使用すれば同等の制御が可能である。またこれらに、ノンインバータバッファＩＣ等を使用すれば、ゲート駆動能力が向上する。この場合、逆電流防止スイッチＤＳ２をＭＯＳＦＥＴＳ１よりも早いタイミングでオン動作させるような制御も可能であり、またＭＯＳＦＥＴＳ１を複数のＭＯＳＦＥＴにて構成することもできる。
【００３５】
また、昇圧回路２にブーストコンバータ１０を用いたが、例えばチャージポンプ等他の昇圧回路を適用しても良く、同様の効果を得ることができる。また、コンパレータ９の保護回路として制御回路用保護素子ＤＳ３を、コンパレータ１９の保護回路として制御回路用保護素子ＤＳ１３を陰極端子ＫとコンパレータのＧＮＤ端子間に挿入しているが、例えば制御回路用保護素子ＤＳ３一つのみ使用し、Ｄ３の陽極端子側にコンパレータ９のＧＮＤ端子を接続することで、保護素子を削減することもできる。
【００３６】
実施の形態として、複数の整流回路の一例として２個の整流回路での説明を行ってきたが、３つ以上の整流回路が存在してもかまわない。その場合は、やはり陰極端子Ｋは共通とし、電源供給回路の出力端子同士を全て接続することにより同様の機能を有することができる。
【００３７】
また、複数の整流回路において陰極端子を共通にするとしてきたが、必ずしも陰極端子の個数が一つである必要はない。例えば２個の整流回路の場合、陰極端子および陽極端子に接続される周辺回路の構成を考慮し、陽極端子Ａ１に対して陰極端子Ｋ１が、陽極端子Ａ１１に対して陰極端子Ｋ１１がそれぞれ存在してもかまわない。ただしその場合、整流機能を有する為に陰極端子Ｋ１及びＫ１１は整流装置内で接続されている必要がある。
【図面の簡単な説明】
【００３８】
【図１】この発明の実施の形態１による整流装置の構成を示すブロック図である。
【図２】この発明の実施の形態２による整流装置の回路構成図である。
【符号の説明】
【００３９】
１，１１  ゲート制御回路                ２，１２  昇圧回路
３，１３  電源切替回路
４〜７，１４〜１７  逆電圧保護回路としての保護回路
８，１８  電源供給回路                  ９，１９  コンパレータ
１０，２０  ブーストコンバータ          Ｓ１，Ｓ１１  ＭＯＳＦＥＴ
Ｌ１，Ｌ１１  昇圧用コイル              Ｃ１，Ｃ１１  昇圧用コンデンサ
Ｓ２，Ｓ１２  昇圧用スイッチ            Ｄ１，Ｄ１１  昇圧用ダイオード
Ｄ２，Ｄ１２  電源切替用ダイオード      Ｒ２，Ｒ１２  電源切替用抵抗
【００４０】
ＤＳ３，ＤＺ１，ＤＳ１３，ＤＺ１１  制御回路用保護素子
ＤＺ２，Ｄ３，ＤＺ１２，Ｄ１３  昇圧回路用保護素子、
ＤＳ１，ＤＳ１１  逆電流防止素子
ＤＳ２，ＤＳ１２  逆電流防止素子としての逆電流防止スイッチ
Ｓ３，Ｓ１３  電源供給制御スイッチ      Ｄ４，Ｄ１４  ダイオード
Ｒ１，Ｒ１１  電圧検出用抵抗
Ｒ３，Ｒ１３  ＭＯＳＦＥＴ誤動作防止用抵抗
Ｒ４，Ｒ１４  スイッチ制御用抵抗        Ｒ５，Ｒ１５  スイッチ制御用抵抗
【図１】
0004926100.tif 000002
【図２】
0004926100.tif 000003