(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられ、少なくとも一つの端部端面が前記半導体基板の側面と面一とされて露出された複数の上層配線と、
前記半導体基板下に設けられ、少なくとも一つの端部端面が前記半導体基板の側面と面一とされて露出された複数の下層配線と、
前記半導体基板の側面に設けられ、前記露出された上層配線の前記端部端面および前記露出された下層配線の前記端部端面とを接続する側面配線と、
前記側面配線の位置に対応し、かつ前記半導体基板の側面と前記側面配線との間に設けられ、前記側面配線よりも幅広の側面絶縁膜と、
前記上層配線の接続パッド部上に設けられた複数の外部接続用電極と、
前記半導体基板上における前記外部接続用電極の周囲に設けられた封止膜と、
前記外部接続用電極上に設けられた半田ボールと、を具備し、
前記側面配線の上端は前記封止膜の上面より下側に位置することを特徴とする半導体素子。
【請求項２】
請求項１に記載の発明において、前記半導体基板の側面は下側から上側に向かうに従って漸次内側に位置する傾斜面となっており、当該傾斜面に前記側面配線が設けられていることを特徴とする半導体素子。
【請求項３】
請求項２に記載の発明において、さらに、前記側面配線が形成された傾斜面に、前記側面配線を覆って前記半導体基板の下面と交差する方向に延出された側面封止膜を有することを特徴とする半導体素子。
【請求項４】
請求項１に記載の発明において、前記外部接続用電極は柱状電極であることを特徴とする半導体素子。
【請求項５】
請求項１に記載の発明において、さらに、前記下層配線の接続パッド部以外を覆う下層オーバーコート膜を有することを特徴とする半導体素子。
【請求項６】
第１および第２の半導体構成体を積層した半導体装置であって、
前記第１の半導体構成体は、半導体基板と、
前記半導体基板上に設けられた複数の上層配線と、
前記半導体基板下に設けられた複数の下層配線とを備え、
且つ、前記上層配線の少なくとも一つの端部端面が前記半導体基板の側面と面一とされて露出され、前記下層配線の少なくとも一つの端部端面が前記半導体基板の側面と面一とされて露出され、前記半導体基板の側面に側面配線が前記露出された上層配線の前記端部端面および前記露出された下層配線の前記端部端面に接続されて設けられ、前記側面配線よりも幅広の側面絶縁膜が、前記側面配線の位置に対応し、かつ前記半導体基板の側面と前記側面配線との間に設けられたものからなり、
前記第２の半導体構成体は、半導体基板と、
前記半導体基板上に設けられた複数の外部接続用電極と、
前記外部接続用電極上に設けられた半田ボールとを備えたものからなり、
前記第２の半導体構成体の半田ボールが前記第１の半導体構成体の下層配線の接続パッド部に接合されていることにより、前記第２の半導体構成体上に前記第１の半導体構成体が搭載されていることを特徴とする半導体装置。
【請求項７】
請求項６に記載の発明において、前記第１の半導体構成体の側面は下側から上側に向かうに従って漸次内側に位置する傾斜面となっており、当該傾斜面に前記側面配線が設けられていることを特徴とする半導体装置。
【請求項８】
請求項７に記載の発明において、前記側面配線を含む前記第１の半導体構成体の傾斜面は、側面が前記第１の半導体構成体の下面と交差する方向に延出された側面封止膜によって覆われていることを特徴とする半導体装置。
【請求項９】
請求項６に記載の発明において、前記第１の半導体構成体は、その上層配線の接続パッド部上に設けられた柱状電極と、前記柱状電極の周囲に設けられた封止膜と、前記柱状電極上に設けられた半田ボールとを有することを特徴とする半導体装置。
【請求項１０】
請求項６に記載の発明において、前記第１の半導体構成体は、その下層配線の接続パッド部以外を覆う下層オーバーコート膜を有することを特徴とする半導体装置。
【請求項１１】
請求項６に記載の発明において、前記第２の半導体構成体は、前記外部接続用電極としての上層配線と、前記上層配線の接続パッド部上に設けられた柱状電極と、前記柱状電極の周囲に設けられた封止膜とを有し、その柱状電極上に前記半田ボールが設けられていることを特徴とする半導体装置。
【請求項１２】
請求項１１に記載の発明において、
前記第２の半導体構成体は、その半導体基板下に設けられた複数の下層配線を有し、
且つ、前記上層配線の少なくとも一部の一の端部端面が前記半導体基板の側面と面一とされて露出され、前記下層配線の少なくとも一部の一の端部端面が前記半導体基板の側面と面一とされて露出され、前記半導体基板の側面に側面配線が前記露出された上層配線の一の端部端面および前記露出された下層配線の一の端部端面に接続されて設けられ、前記側面配線よりも幅広の側面絶縁膜が、前記側面配線の位置に対応し、かつ前記半導体基板の側面と前記側面配線との間に設けられたものからなることを特徴とする半導体装置。
【請求項１３】
請求項１２に記載の発明において、前記第２の半導体構成体の側面は下側から上側に向かうに従って漸次内側に位置する傾斜面となっており、当該傾斜面に前記側面配線が設けられていることを特徴とする半導体装置。
【請求項１４】
請求項１３に記載の発明において、前記側面配線を含む前記第２の半導体構成体の傾斜面は、側面が前記第２の半導体構成体の下面と交差する方向に延出された側面封止膜によって覆われていることを特徴とする半導体装置。
【請求項１５】
請求項１２に記載の発明において、前記第２の半導体構成体は、その下層配線の接続パッド部以外を覆う下層オーバーコート膜を有することを特徴とする半導体装置。
【請求項１６】
半導体ウエハの上面に複数の上層配線をそのうちの少なくとも一部をダイシングストリートに対応する領域内まで延ばして形成し、前記半導体ウエハの下面に複数の下層配線をそのうちの少なくとも一部を前記ダイシングストリートに対応する領域内まで延ばして形成する工程と、
前記下層配線の下面側をダイシングテープの上面に貼り付ける工程と、
少なくとも前記ダイシングストリートに対応する領域における前記半導体ウエハを切断して溝を形成して、個々の半導体構成体に分離し、且つ、少なくとも前記ダイシングストリートに対応する領域内に形成された前記上層配線および前記下層配線を切断して除去し、当該切断面を露出させる工程と、
前記溝を介して露出された前記半導体構成体の側面に側面配線を前記上層配線の切断面および前記下層配線の切断面に接続させて形成する工程と、
前記側面配線を形成する工程の前に、前記溝を介して露出された前記半導体構成体の側面に、前記側面配線よりも幅広の側面絶縁膜を、前記側面配線の位置に対応するように、かつ前記半導体基板の側面と前記側面配線との間に設けられるようにして形成する工程と、
前記半導体構成体を前記ダイシングテープから剥離する工程と、
を有することを特徴とする半導体素子の製造方法。
【請求項１７】
請求項１６に記載の発明において、前記溝は前記ダイシングストリートに対応する領域に形成することを特徴とする半導体素子の製造方法。
【請求項１８】
請求項１７に記載の発明において、前記溝を形成した後に、前記ダイシングテープをその周囲方向に引っ張って拡張して、前記溝の幅を広げる工程を有することを特徴とする半導体素子の製造方法。
【請求項１９】
請求項１７に記載の発明において、前記溝は、前記ダイシングストリートおよびその両側に対応する領域に、個々に分離される前記半導体構成体の側面が下側から上側に向かうに従って漸次内側に位置する傾斜面となるように形成することを特徴とする半導体素子の製造方法。
【請求項２０】
請求項１６〜１９のいずれかに記載の発明において、前記側面配線の形成はインクジェットヘッドを用いて行なうことを特徴とする半導体素子の製造方法。
【請求項２１】
請求項１９に記載の発明において、
前記半導体構成体を前記ダイシングテープから剥離する工程の前に、
前記溝内に側面封止膜を形成して、該側面封止膜で前記側面配線および側面絶縁膜を含む前記半導体構成体の傾斜面を覆う工程と、
前記側面封止膜をその幅方向中央部において切断する工程とを有することを特徴とする半導体素子の製造方法。
【請求項２２】
半導体ウエハの上面に複数の上層配線をそのうちの少なくとも一部をダイシングストリートに対応する領域内まで延ばして形成し、前記半導体ウエハの下面に複数の下層配線をそのうちの少なくとも一部を前記ダイシングストリートに対応する領域内まで延ばして形成する工程と、
前記下層配線の下面側をダイシングテープの上面に貼り付ける工程と、
少なくとも前記ダイシングストリートに対応する領域における前記半導体ウエハを切断して溝を形成して、個々の半導体構成体に分離し、且つ、少なくとも前記ダイシングストリートに対応する領域内に形成された前記上層配線および前記下層配線を切断して除去し、当該切断面を露出させる工程と、
前記溝を介して露出された前記半導体構成体の側面に側面配線を前記上層配線の切断面および前記下層配線の切断面に接続させて形成する工程と、
前記側面配線を形成する工程の前に、前記溝を介して露出された前記半導体構成体の側面に、前記側面配線よりも幅広の側面絶縁膜を、前記側面配線の位置に対応するように、かつ前記半導体基板の側面と前記側面配線との間に設けられるようにして形成する工程と、
前記半導体構成体を前記ダイシングテープから剥離する工程と、
前記ダイシングテープから剥離された前記半導体構成体下に、半導体基板と、該半導体基板上に設けられた複数の外部接続用電極と、該外部接続用電極上に設けられた半田ボールとを有する別の半導体構成体を、その半田ボールを前記半導体構成体の下層配線の接続パッド部に接合させて、配置する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２３】
請求項２２に記載の発明において、前記溝は前記ダイシングストリートに対応する領域に形成することを特徴とする半導体装置の製造方法。
【請求項２４】
請求項２３に記載の発明において、前記溝を形成した後に、前記ダイシングテープをその周囲方向に引っ張って拡張して、前記溝の幅を広げる工程を有することを特徴とする半導体装置の製造方法。
【請求項２５】
請求項２２に記載の発明において、前記溝は、前記ダイシングストリートおよびその両側に対応する領域に、個々に分離される前記半導体構成体の側面が下側から上側に向かうに従って漸次内側に位置する傾斜面となるように、形成することを特徴とする半導体装置の製造方法。
【請求項２６】
請求項２２〜２５のいずれかに記載の発明において、前記側面配線の形成はインクジェットヘッドを用いて行なうことを特徴とする半導体装置の製造方法。
【請求項２７】
請求項２２〜２６に記載の発明において、前記側面絶縁膜の形成はインクジェットヘッドを用いて行なうことを特徴とする半導体装置の製造方法。
【請求項２８】
請求項２５に記載の発明において、
前記半導体構成体を前記ダイシングテープから剥離する工程の前に、
前記溝内に側面封止膜を形成して、該側面封止膜で前記側面配線および側面絶縁膜を含む前記半導体構成体の傾斜面を覆う工程と、
前記側面封止膜をその幅方向中央部において切断する工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体素子およびその製造方法並びに半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置には、実装面積を小さくするため、複数の半導体チップを積層したものがある（例えば、特許文献１参照）。この場合、半導体チップの上面から半導体チップの側面上部にかけて配線が形成されている。複数の半導体チップは接着剤を介して積層されている。そして、この積層状態において、積層された複数の半導体チップの側面にインクジェット法により側面配線を形成し、この側面配線により各半導体チップの側面上部に形成された配線同士を接続している。
【０００３】
【特許文献１】特開２００４−３０３８８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の半導体装置では、積層された複数の半導体チップの側面に側面配線が上下の半導体チップの接合面を跨いで形成されるため、積層された半導体チップが少しでも捩れると、側面配線が上下の半導体チップの接合面の部分において切断するおそれがあるという問題があった。
【０００５】
そこで、この発明は、側面配線が切断しにくいようにすることができる半導体素子およびその製造方法並びに半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明に係る半導体素子は、半導体基板と、
前記半導体基板上に設けられ、少なくとも一つの端部端面が前記半導体基板の側面と面一とされて露出された複数の上層配線と、
前記半導体基板下に設けられ、少なくとも一つの端部端面が前記半導体基板の側面と面一とされて露出された複数の下層配線と、
前記半導体基板の側面に設けられ、前記露出された上層配線の前記端部端面および前記露出された下層配線の前記端部端面とを接続する側面配線と、
前記側面配線の位置に対応し、かつ前記半導体基板の側面と前記側面配線との間に設けられ、前記側面配線よりも幅広の側面絶縁膜と、
前記上層配線の接続パッド部上に設けられた複数の外部接続用電極と、
前記半導体基板上における前記外部接続用電極の周囲に設けられた封止膜と、
前記外部接続用電極上に設けられた半田ボールと、を具備し、
前記側面配線の上端は前記封止膜の上面より下側に位置することを特徴とするものである。
請求項２に記載の発明に係る半導体素子は、請求項１に記載の発明において、前記半導体基板の側面は下側から上側に向かうに従って漸次内側に位置する傾斜面となっており、当該傾斜面に前記側面配線が設けられていることを特徴とするものである。
請求項３に記載の発明に係る半導体素子は、請求項２に記載の発明において、さらに、前記側面配線が形成された傾斜面に、前記側面配線を覆って前記半導体基板の下面と交差する方向に延出された側面封止膜を有することを特徴とするものである。
請求項４に記載の発明に係る半導体素子は、請求項１に記載の発明において、前記外部接続用電極は柱状電極であることを特徴とするものである。
請求項５に記載の発明に係る半導体素子は、請求項１に記載の発明において、さらに、前記下層配線の接続パッド部以外を覆う下層オーバーコート膜を有することを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、第１および第２の半導体構成体を積層した半導体装置であって、
前記第１の半導体構成体は、半導体基板と、
前記半導体基板上に設けられた複数の上層配線と、
前記半導体基板下に設けられた複数の下層配線とを備え、
且つ、前記上層配線の少なくとも一つの端部端面が前記半導体基板の側面と面一とされて露出され、前記下層配線の少なくとも一つの端部端面が前記半導体基板の側面と面一とされて露出され、前記半導体基板の側面に側面配線が前記露出された上層配線の前記端部端面および前記露出された下層配線の前記端部端面に接続されて設けられ、前記側面配線よりも幅広の側面絶縁膜が、前記側面配線の位置に対応し、かつ前記半導体基板の側面と前記側面配線との間に設けられたものからなり、
前記第２の半導体構成体は、半導体基板と、
前記半導体基板上に設けられた複数の外部接続用電極と、
前記外部接続用電極上に設けられた半田ボールとを備えたものからなり、
前記第２の半導体構成体の半田ボールが前記第１の半導体構成体の下層配線の接続パッド部に接合されていることにより、前記第２の半導体構成体上に前記第１の半導体構成体が搭載されていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項６に記載の発明において、前記第１の半導体構成体の側面は下側から上側に向かうに従って漸次内側に位置する傾斜面となっており、当該傾斜面に前記側面配線が設けられていることを特徴とするものである。
請求項８に記載の発明に係る半導体装置は、請求項７に記載の発明において、前記側面配線を含む前記第１の半導体構成体の傾斜面は、側面が前記第１の半導体構成体の下面と交差する方向に延出された側面封止膜によって覆われていることを特徴とするものである。
請求項９に記載の発明に係る半導体装置は、請求項６に記載の発明において、前記第１の半導体構成体は、その上層配線の接続パッド部上に設けられた柱状電極と、前記柱状電極の周囲に設けられた封止膜と、前記柱状電極上に設けられた半田ボールとを有することを特徴とするものである。
請求項１０に記載の発明に係る半導体装置は、請求項６に記載の発明において、前記第１の半導体構成体は、その下層配線の接続パッド部以外を覆う下層オーバーコート膜を有することを特徴とするものである。
請求項１１に記載の発明に係る半導体装置は、請求項６に記載の発明において、前記第２の半導体構成体は、前記外部接続用電極としての上層配線と、前記上層配線の接続パッド部上に設けられた柱状電極と、前記柱状電極の周囲に設けられた封止膜とを有し、その柱状電極上に前記半田ボールが設けられていることを特徴とするものである。
請求項１２に記載の発明に係る半導体装置は、請求項１１に記載の発明において、
前記第２の半導体構成体は、その半導体基板下に設けられた複数の下層配線を有し、
且つ、前記上層配線の少なくとも一部の一の端部端面が前記半導体基板の側面と面一とされて露出され、前記下層配線の少なくとも一部の一の端部端面が前記半導体基板の側面と面一とされて露出され、前記半導体基板の側面に側面配線が前記露出された上層配線の一の端部端面および前記露出された下層配線の一の端部端面に接続されて設けられ、前記側面配線よりも幅広の側面絶縁膜が、前記側面配線の位置に対応し、かつ前記半導体基板の側面と前記側面配線との間に設けられたものからなることを特徴とするものである。
請求項１３に記載の発明に係る半導体装置は、請求項１２に記載の発明において、前記第２の半導体構成体の側面は下側から上側に向かうに従って漸次内側に位置する傾斜面となっており、当該傾斜面に前記側面配線が設けられていることを特徴とするものである。
請求項１４に記載の発明に係る半導体装置は、請求項１３に記載の発明において、前記側面配線を含む前記第２の半導体構成体の傾斜面は、側面が前記第２の半導体構成体の下面と交差する方向に延出された側面封止膜によって覆われていることを特徴とするものである。
請求項１５に記載の発明に係る半導体装置は、請求項１２に記載の発明において、前記第２の半導体構成体は、その下層配線の接続パッド部以外を覆う下層オーバーコート膜を有することを特徴とするものである。
請求項１６に記載の発明に係る半導体素子の製造方法は、半導体ウエハの上面に複数の上層配線をそのうちの少なくとも一部をダイシングストリートに対応する領域内まで延ばして形成し、前記半導体ウエハの下面に複数の下層配線をそのうちの少なくとも一部を前記ダイシングストリートに対応する領域内まで延ばして形成する工程と、
前記下層配線の下面側をダイシングテープの上面に貼り付ける工程と、
少なくとも前記ダイシングストリートに対応する領域における前記半導体ウエハを切断して溝を形成して、個々の半導体構成体に分離し、且つ、少なくとも前記ダイシングストリートに対応する領域内に形成された前記上層配線および前記下層配線を切断して除去し、当該切断面を露出させる工程と、
前記溝を介して露出された前記半導体構成体の側面に側面配線を前記上層配線の切断面および前記下層配線の切断面に接続させて形成する工程と、
前記側面配線を形成する工程の前に、前記溝を介して露出された前記半導体構成体の側面に、前記側面配線よりも幅広の側面絶縁膜を、前記側面配線の位置に対応するように、かつ前記半導体基板の側面と前記側面配線との間に設けられるようにして形成する工程と、
前記半導体構成体を前記ダイシングテープから剥離する工程と、
を有することを特徴とするものである。
請求項１７に記載の発明に係る半導体素子の製造方法は、請求項１６に記載の発明において、前記溝は前記ダイシングストリートに対応する領域に形成することを特徴とするものである。
請求項１８に記載の発明に係る半導体素子の製造方法は、請求項１７に記載の発明において、前記溝を形成した後に、前記ダイシングテープをその周囲方向に引っ張って拡張して、前記溝の幅を広げる工程を有することを特徴とするものである。
請求項１９に記載の発明に係る半導体素子の製造方法は、請求項１７に記載の発明において、前記溝は、前記ダイシングストリートおよびその両側に対応する領域に、個々に分離される前記半導体構成体の側面が下側から上側に向かうに従って漸次内側に位置する傾斜面となるように形成することを特徴とするものである。
請求項２０に記載の発明に係る半導体素子の製造方法は、請求項１６〜１９のいずれかに記載の発明において、前記側面配線の形成はインクジェットヘッドを用いて行なうことを特徴とするものである。
請求項２１に記載の発明に係る半導体素子の製造方法は、請求項１９に記載の発明において、
前記半導体構成体を前記ダイシングテープから剥離する工程の前に、
前記溝内に側面封止膜を形成して、該側面封止膜で前記側面配線および側面絶縁膜を含む前記半導体構成体の傾斜面を覆う工程と、
前記側面封止膜をその幅方向中央部において切断する工程とを有することを特徴とするものである。
請求項２２に記載の発明に係る半導体装置の製造方法は、半導体ウエハの上面に複数の上層配線をそのうちの少なくとも一部をダイシングストリートに対応する領域内まで延ばして形成し、前記半導体ウエハの下面に複数の下層配線をそのうちの少なくとも一部を前記ダイシングストリートに対応する領域内まで延ばして形成する工程と、
前記下層配線の下面側をダイシングテープの上面に貼り付ける工程と、
少なくとも前記ダイシングストリートに対応する領域における前記半導体ウエハを切断して溝を形成して、個々の半導体構成体に分離し、且つ、少なくとも前記ダイシングストリートに対応する領域内に形成された前記上層配線および前記下層配線を切断して除去し、当該切断面を露出させる工程と、
前記溝を介して露出された前記半導体構成体の側面に側面配線を前記上層配線の切断面および前記下層配線の切断面に接続させて形成する工程と、
前記側面配線を形成する工程の前に、前記溝を介して露出された前記半導体構成体の側面に、前記側面配線よりも幅広の側面絶縁膜を、前記側面配線の位置に対応するように、かつ前記半導体基板の側面と前記側面配線との間に設けられるようにして形成する工程と、
前記半導体構成体を前記ダイシングテープから剥離する工程と、
前記ダイシングテープから剥離された前記半導体構成体下に、半導体基板と、該半導体基板上に設けられた複数の外部接続用電極と、該外部接続用電極上に設けられた半田ボールとを有する別の半導体構成体を、その半田ボールを前記半導体構成体の下層配線の接続パッド部に接合させて、配置する工程と、
を有することを特徴とするものである。
請求項２３に記載の発明に係る半導体装置の製造方法は、請求項２２に記載の発明において、前記溝は前記ダイシングストリートに対応する領域に形成することを特徴とするものである。
請求項２４に記載の発明に係る半導体装置の製造方法は、請求項２３に記載の発明において、前記溝を形成した後に、前記ダイシングテープをその周囲方向に引っ張って拡張して、前記溝の幅を広げる工程を有することを特徴とするものである。
請求項２５に記載の発明に係る半導体装置の製造方法は、請求項２２に記載の発明において、前記溝は、前記ダイシングストリートおよびその両側に対応する領域に、個々に分離される前記半導体構成体の側面が下側から上側に向かうに従って漸次内側に位置する傾斜面となるように、形成することを特徴とするものである。
請求項２６に記載の発明に係る半導体装置の製造方法は、請求項２２〜２５のいずれかに記載の発明において、前記側面配線の形成はインクジェットヘッドを用いて行なうことを特徴とするものである。
請求項２７に記載の発明に係る半導体装置の製造方法は、請求項２２〜２６に記載の発明において、前記側面絶縁膜の形成はインクジェットヘッドを用いて行なうことを特徴とするものである。
請求項２８に記載の発明に係る半導体装置の製造方法は、請求項２５に記載の発明において、
前記半導体構成体を前記ダイシングテープから剥離する工程の前に、
前記溝内に側面封止膜を形成して、該側面封止膜で前記側面配線および側面絶縁膜を含む前記半導体構成体の傾斜面を覆う工程と、
前記側面封止膜をその幅方向中央部において切断する工程とを有することを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、第２の半導体構成体の半田ボールを第１の半導体構成体の下層配線の接続パッド部に接合させて、第２の半導体構成体上に第１の半導体構成体を搭載することにより、第１、第２の半導体構成体を積層することが可能であり、その上、第１の半導体構成体の側面のみに設けた側面配線が切断しにくいようにすることができる。
【発明を実施するための最良の形態】
【０００８】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の正面図を示し、図２は図１のII−II線に沿う断面図を示す。この半導体装置は、第１の半導体構成体（半導体素子）１ａおよびその下に配置された第２の半導体構成体１ｂを備えている。この場合、第１、第２の半導体構成体１ａ、１ｂは、その平面サイズおよび基本的な構成が同じであり、一般的にはＣＳＰ(chip size package)と呼ばれるものである。
【０００９】
第１、第２の半導体構成体１ａ、１ｂは平面方形状のシリコン基板（半導体基板）２ａ、２ｂを備えている。シリコン基板２ａ、２ｂの平面サイズは同じとなっている。シリコン基板２ａ、２ｂの上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド３ａ、３ｂが集積回路に接続されて設けられている。
【００１０】
接続パッド３ａ、３ｂの中央部を除くシリコン基板２ａ、２ｂの上面には酸化シリコン等からなる上層絶縁膜４ａ、４ｂが設けられ、接続パッド３ａ、３ｂの中央部は上層絶縁膜４ａ、４ｂに設けられた開口部５ａ、５ｂを介して露出されている。上層絶縁膜４ａ、４ｂの上面にはポリイミド系樹脂等からなる保護膜６ａ、６ｂが設けられている。上層絶縁膜４ａ、４ｂの開口部５ａ、５ｂに対応する部分における保護膜６ａ、６ｂには開口部７ａ、７ｂが設けられている。
【００１１】
保護膜６ａ、６ｂの上面には上層配線８ａ、８ｂが設けられている。上層配線８ａ、８ｂは、保護膜６ａ、６ｂの上面に設けられた銅等からなる下地金属層９ａ、９ｂと、下地金属層９ａ、９ｂの上面に設けられた銅からなる上部金属層１０ａ、１０ｂとからなる２層構造となっている。上層配線８ａ、８ｂは、上層絶縁膜４ａ、４ｂの開口部５ａ、５ｂおよび保護膜６ａ、６ｂの開口部７ａ、７ｂを介して接続パッド３ａ、３ｂに接続されている。
【００１２】
上層配線８ａ、８ｂの一端部からなる接続パッド部上面には銅からなる柱状電極１１ａ、１１ｂが設けられている。上層配線８ａ、８ｂおよび保護膜６ａ、６ｂの上面にはエポキシ系樹脂等からなる封止膜１２ａ、１２ｂがその上面が柱状電極１１ａ、１１ｂの上面と面一となるように設けられている。柱状電極１１ａ、１１ｂの上面には半田ボール１３ａ、１３ｂが設けられている。
【００１３】
シリコン基板２ａ、２ｂの下面にはポリイミド系樹脂等からなる下層絶縁膜２１ａ、２１ｂが設けられている。下層絶縁膜２１ａ、２１ｂの下面には下層配線２２ａ、２２ｂが設けられている。下層配線２２ａ、２２ｂは、下層絶縁膜２１ａ、２１ｂの下面に設けられた銅等からなる下地金属層２３ａ、２３ｂと、下地金属層２３ａ、２３ｂの下面に設けられた銅からなる上部金属層２４ａ、２４ｂとからなる２層構造となっている。
【００１４】
下層配線２２ａ、２２ｂおよび下層絶縁膜２１ａ、２１ｂの下面にはソルダーレジスト等からなる下層オーバーコート膜２５ａ、２５ｂが設けられている。下層配線２２ａ、２２ｂの一端部からなる接続パッド部に対応する部分における下層オーバーコート膜２５ａ、２５ｂには開口部２６ａ、２６ｂが設けられている。この場合、特に、第１の半導体構成体１ａの開口部２６ａは、第２の半導体構成体１ｂの半田ボール１３ｂに対応する位置に配置されている。
【００１５】
ここで、少なくとも一部の上層配線８ａ、８ｂの一端部は接続パッド部となっているが、他端部端面はシリコン基板２ａ、２ｂ、上層絶縁膜４ａ、４ｂ、保護膜６ａ、６ｂおよび封止膜１２ａ、１２ｂの側面と面一であり、外部に露出されている。また、少なくとも一部の下層配線２２ａ、２２ｂの一端部は接続パッド部となっているが、他端部端面はシリコン基板２ａ、２ｂ、下層絶縁膜２１ａ、２１ｂおよび下層オーバーコート膜２５ａ、２５ｂの側面と面一であり、外部に露出されている。
【００１６】
この場合、外部に露出された上層配線８ａ、８ｂの他端部端面と外部に露出された下層配線２２ａ、２２ｂの他端部端面とは、相対応するもの同士において、シリコン基板２ａ、２ｂ等の側面の上下に配置されている。この上下に配置された上層配線８ａ、８ｂの他端部端面と下層配線２２ａ、２２ｂの他端部端面との間における保護膜６ａ、６ｂ、上層絶縁膜４ａ、４ｂ、シリコン基板２ａ、２ｂおよび下層絶縁膜２１ａ、２１ｂの側面にはポリイミド系樹脂等からなる側面絶縁膜２７ａ、２７ｂが設けられている。
【００１７】
外部に露出された上層配線８ａ、８ｂの他端部端面の上側の封止膜１２ａ、１２ｂの側面、その下側の外部に露出された上層配線８ａ、８ｂの他端部端面、その下側の側面絶縁膜２７ａ、２７ｂの側面、その下側の外部に露出された下層配線２２ａ、２２ｂの他端部端面およびその下側の下層オーバーコート膜２５ａ、２５ｂの側面には後述する材料からなる側面配線２８ａ、２８ｂが設けられている。この場合、図１に示すように、側面絶縁膜２７ａ、２７ｂの幅は側面配線２８ａ、２８ｂの幅よりも大きくなっている。これは、側面配線２８ａ、２８ｂとシリコン基板２ａ、２ｂとの間のショートを防止するためである。
【００１８】
そして、第２の半導体構成体１ｂは、その半田ボール１３ｂが第１の半導体構成体１ａの下層オーバーコート膜２５ａの開口部２６ａを介して下層配線２２ａの接続パッド部に接合されていることにより、第１の半導体構成体１ａ下に配置されている。すなわち、第２の半導体構成体１ｂ上には第１の半導体構成体１ａが積層されている。
【００１９】
このように、この半導体装置では、第１の半導体構成体１ａとその下に配置された第２の半導体構成体１ｂとの電気的接続が第２の半導体構成体１ｂの半田ボール１３ｂを介して行なわれるので、積層された第１、第２の半導体構成体１ａ、１ｂがある程度捩れても、第２の半導体構成体１ｂの半田ボール１３ｂが損傷することがなく、積層された第１、第２の半導体構成体１ａ、１ｂ間の電気的接続を良好に維持することができる。この場合、第１、第２の半導体構成体１ａ、１ｂの側面のみに設けられた側面配線２８ａ、２８ｂは切断しにくいようにすることができる。
【００２０】
次に、この半導体装置の製造方法の一例について説明するに、まず、代表として、第１の半導体構成体１ａの製造方法の一例について説明する。まず、図３に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ３１という）上にアルミニウム系金属等からなる接続パッド３ａおよび酸化シリコン等からなる上層絶縁膜４ａが形成され、接続パッド３ａの中央部が上層絶縁膜４ａに形成された開口部５ａを介して露出されたものを準備する。
【００２１】
この場合、半導体ウエハ３１の上面において各第１の半導体構成体が形成される領域には所定の機能の集積回路（図示せず）が形成され、接続パッド３ａはそれぞれ対応する領域に形成された集積回路に電気的に接続されている。なお、図３において、符号３２で示す領域はダイシングストリートに対応する領域である。
【００２２】
次に、図４に示すように、上層絶縁膜４ａの上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等からなる保護膜６ａを形成する。この場合、上層絶縁膜４ａの開口部５ａに対応する部分における保護膜６ａには、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、開口部７ａが形成されている。また、半導体ウエハ３１の下面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等からなる下層絶縁膜２１ａを形成する。
【００２３】
次に、図５に示すように、上層絶縁膜４ａおよび保護膜６ａの開口部５ａ、７ａを介して露出された接続パッド３ａの上面を含む保護膜６ａの上面全体に下地金属層９ａを形成する。また、下層絶縁膜２１ａの下面全体に下地金属層２３ａを形成する。この場合、下地金属層９ａ、２３ａは、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
【００２４】
次に、下地金属層９ａの上面および下地金属層２３ａの下面にメッキレジスト膜３３、３４をパターン形成する。この場合、上部金属層１０ａ、２４ａ形成領域に対応する部分におけるメッキレジスト膜３３、３４には開口部３５、３６が形成されている。次に、下地金属層９ａ、２３ａをメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜３３の開口部３５内の下地金属層９ａの上面に上部金属層１０ａを形成し、且つ、メッキレジスト膜３４の開口部３６内の下地金属層２３ａの下面に上部金属層２４ａを形成する。この状態では、少なくとも一部の上部金属層１０ａ、２３ａは、ダイシングストリート３２に対応する領域内まで延ばされて形成されている。次に、メッキレジスト膜３３、３４を剥離する。
【００２５】
次に、図６に示すように、上部金属層１０ａを含む下地金属層９ａの上面にメッキレジスト膜３７をパターン形成する。この場合、上部金属層１０ａの接続パッド部つまり柱状電極１１ａ形成領域に対応する部分におけるメッキレジスト膜３７には開口部３８が形成されている。次に、下地金属層９ａをメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜３７の開口部３８内の上部金属層１０ａの接続パッド部上面に柱状電極１１ａを形成する。
【００２６】
次に、メッキレジスト膜３７を剥離し、次いで、上部金属層１０ａ、２４ａをマスクとして下地金属層９ａ、２３ａの不要な部分をエッチングして除去すると、図７に示すように、上部金属層１０ａ下にのみ下地金属層９ａが残存され、且つ、上部金属層２４ａ上にのみ下地金属層２３ａが残存される。この状態では、上部金属層１０ａおよびその下に残存された下地金属層９ａにより、２層構造の上層配線８ａが形成されている。また、上部金属層２４ａおよびその上に残存された下地金属層２３ａにより、２層構造の下層配線２２ａが形成されている。さらに、少なくとも一部の上層配線８ａおよび下層配線２２ａは、ダイシングストリート３２に対応する領域内まで延ばされて形成されている。
【００２７】
次に、図８に示すように、上層配線８ａおよび柱状電極１１ａを含む保護膜６ａの上面に、スクリーン印刷法やスピンコート法等により、エポキシ系樹脂等からなる封止膜１２ａをその厚さが柱状電極１１ａの高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１１ａの上面は封止膜１２ａによって覆われている。次に、封止膜１２ａの上面側を適宜に研削して除去することにより、図９に示すように、柱状電極１１ａの上面を露出させるとともに、この露出された柱状電極１１ａの上面を含む封止膜１２ａの上面を平坦化する。
【００２８】
次に、図１０に示すように、柱状電極１１ａの上面に半田ボール１３ａを形成する。次に、下層配線２２ａを含む下層絶縁膜２１ａの下面に、スクリーン印刷法やスピンコート法等により、ソルダーレジスト等からなる下層オーバーコート膜２５ａを形成する。この場合、下層配線２２ａの接続パッド部に対応する部分における下層オーバーコート膜２５ａには、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、開口部２６ａが形成されている。
【００２９】
次に、図１１に示すように、下層オーバーコート膜２５ａの下面をダイシングテープ３９の上面に貼り付ける。次に、図１２に示すように、ダイシングストリート３２に沿って、封止膜１２ａ、保護膜６ａ、上層絶縁膜４ａ、半導体ウエハ３１、下層絶縁膜２１ａおよび下層オーバーコート膜２５ａを切断し、個々の第１の半導体構成体１ａに分離する。この状態では、半導体ウエハ３１は個々のシリコン基板２ａに分離されている。
【００３０】
この場合、ダイシングテープ３９の厚さ方向中間まで切断する。すると、個々の第１の半導体構成体１ａに分離されるが、各第１の半導体構成体１ａがダイシングテープ３９の上面に貼り付けられているので、ダイシングテープ３９の上面を含む各第１の半導体構成体１ａ間つまりダイシングストリート３２に対応する領域には溝４０が形成される。
【００３１】
この状態では、各第１の半導体構成体１ａは隣接するものと相互に溝４０の幅つまりダイシングストリート３２の幅の間隔を有して分離されている。また、切断前の図１１に示す状態では、少なくとも一部の上層配線８ａおよび下層配線２２ａはダイシングストリート３２に対応する領域内まで延ばされて形成されているので、ダイシングストリート３２に沿って切断すると、図１２に示すように、ダイシングストリート３２に対応する領域内に形成された上層配線８ａおよび下層配線２２ａが切断されて除去され、当該切断面（他端部端面）が露出される。
【００３２】
次に、図１３に示すように、ダイシングテープ３９をその周囲方向に引っ張って拡張すると、この拡張分に応じて溝４０の幅つまり第１の半導体構成体１ａ間の間隔が広げられる。これは、次に説明する側面絶縁膜２７ａおよび側面配線２８ａの形成を容易にするためである。次に、図１４に示すように、拡張された溝４０を介して露出された第１の半導体構成体１ａの上層配線８ａの他端部端面と下層配線２２ａの他端部端面との間における保護膜６ａ、上層絶縁膜４ａ、シリコン基板２ａおよび下層絶縁膜２１ａの側面にポリイミド系樹脂等からなる側面絶縁膜２７ａを形成する。
【００３３】
側面絶縁膜２７ａの形成方法としては、低温硬化タイプのポリイミド系液状樹脂をインクジェットヘッド４１を用いて塗布する方法がある。そして、図１４に示すように、インクジェットヘッド４１を適宜に傾斜させた状態で水平方向に移動させ、実線および一点鎖線の矢印で示すように、斜め上方から液状樹脂を吹き付けるようにすればよい。この場合、図１３において、まず、各第１の半導体構成体１ａの右側面に側面絶縁膜２７ａを形成し、次いで、インクジェットヘッド４１の傾斜方向を変え、各第１の半導体構成体１ａの左側面に側面絶縁膜２７ａを形成するようにしてもよい。
【００３４】
次に、図１５に示すように、拡張された溝４０を介して露出された上層配線８ａの他端部端面の上側の封止膜１２ａの側面、その下側の上層配線８ａの他端部端面、その下側の側面絶縁膜２７ａの側面、その下側の下層配線２２ａの他端部端面およびその下側の下層オーバーコート膜２５ａの側面に後述する材料からなる側面配線２８ａを形成する。
【００３５】
側面配線２８ａの形成方法としては、金属ナノインクをインクジェットヘッド４２を用いて塗布する方法がある。金属ナノインクは主に極性有機溶媒（水系、アルコール系）に粒径がナノオーダー（数ｎｍ〜十数ｎｍ）の銅や銀等からなる金属粒子を分散させたインクである。
【００３６】
そして、図１５に示すように、インクジェットヘッド４２を適宜に傾斜させた状態に水平方向に移動させ、実線および一点鎖線の矢印で示すように、斜め上方から金属ナノインクを吹き付けるようにすればよい。この場合も、図１５において、まず、各第１の半導体構成体１ａの右側面に側面配線２８ａを形成し、次いで、インクジェットヘッド４２の傾斜方向を変え、各第１の半導体構成体１ａの左側面に側面配線２８ａを形成するようにしてもよい。
【００３７】
次に、第１の半導体構成体１ａをダイシングテープ３９から剥離すると、図２に示す第１の半導体構成体１ａ（および第２の半導体構成体１ｂ）が得られる。次に、図２に示すように、第２の半導体構成体１ｂの半田ボール１３ｂを第１の半導体構成体１ａの下層オーバーコート膜２５ａの開口部２６ａを介して下層配線２２ａの接続パッド部に接合させることにより、第１の半導体構成体１ａ下に第２の半導体構成体１ｂを配置する。かくして、図２に示す半導体装置が得られる。
【００３８】
ところで、上記半導体装置の製造方法では、図１４および図１５にそれぞれ示すように、互いに分離された複数の第１の半導体構成体１ａをダイシングテープ３９に貼り付けた状態において、インクジェットヘッド４１、４２を用いて、各第１の半導体構成体１ａの側面に側面絶縁膜２７ａおよび側面配線２８ａを形成しているので、完全に分離された単体の第１の半導体構成体１ａの側面に側面絶縁膜２７ａおよび側面配線２８ａを形成する場合と比較して、生産性を大幅に向上することができる。
【００３９】
なお、図１２に示すダイシングストリート３２の幅を図１３に示す拡張された溝４０の幅と同一としてもよい。このようにした場合には、ダイシングテープ３９をその周囲方向に引っ張って拡張する必要はない。ただし、図１２に示すダイシングストリート３２の幅を図１３に示す拡張された溝４０の幅と同一とすると、その分、半導体ウエハ３１からの取り数が少なくなる。
【００４０】
（第２実施形態）
図１６はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図２に示す半導体装置と異なる点は、第１の半導体構成体１ａの断面が逆台形形状となるように、第１、第２の半導体構成体１ａ、１ｂの全側面を下側から上側に向かうに従って漸次内側に位置する傾斜面５１ａ、５１ｂとし、当該傾斜面５１ａ、５１ｂに側面絶縁膜２７ａおよび側面配線２８ａを設けた点である。
【００４１】
次に、この半導体装置における第１の半導体構成体１ａの製造方法の一例について説明する。この場合、図１１に示す工程後に、図１７に示すように、ダイシングストリート３２およびその両側における封止膜１２ａ、保護膜６ａ、上層絶縁膜４ａ、半導体ウエハ３１、下層絶縁膜２１ａおよび下層オーバーコート膜２５ａに断面逆台形形状の溝４０を形成し、個々の第１の半導体構成体１ａに分離する。この場合、ダイシングブレード（図示せず）としてその刃先の断面形状が逆台形形状のものを用いる。
【００４２】
また、この場合も、ダイシングテープ３９の厚さ方向中間まで切断する。すると、個々の第１の半導体構成体１ａに分離されるが、各第１の半導体構成体１ａがダイシングテープ３９の上面に貼り付けられているので、ダイシングテープ３９の上面を含む各第１の半導体構成体１ａ間つまりダイシングストリート３２およびその両側に対応する領域には断面逆台形形状の溝４０が形成される。
【００４３】
この状態では、切断前の図１１に示す状態では、少なくとも一部の上層配線８ａおよび下層配線２２ａはダイシングストリート３２に対応する領域にも形成されているので、ダイシングストリート３２およびその両側に断面逆台形形状の溝４０を形成すると、図１７に示すように、ダイシングストリート３２およびその両側に対応する領域内に形成された上層配線８ａおよび下層配線２２ａが切断されて除去され、当該切断面（他端部端面）が露出される。この場合、当該切断面を含む第１の半導体構成体１ａの全側面は傾斜面５１ａとなる。
【００４４】
次に、図１８に示すように、断面逆台形形状の溝４０を介して露出された第１の半導体構成体１ａの傾斜面５１ａに、インクジェットヘッド４１を用いて低温硬化タイプのポリイミド系液状樹脂等を塗布することにより、側面絶縁膜２７ａを形成する。この場合も、インクジェットヘッド４１を適宜に傾斜させた状態で水平方向に移動させ、実線および一点鎖線の矢印で示すように、斜め上方から液状樹脂を吹き付ける。
【００４５】
次に、図１９に示すように、断面逆台形形状の溝４０を介して露出された第１の半導体構成体１ａの側面絶縁膜２７ａを含む傾斜面５１ａに、インクジェットヘッド４２を用いて金属ナノインクを塗布することにより、側面配線２８ａを形成する。この場合も、インクジェットヘッド４２を適宜に傾斜させた状態に水平方向に移動させ、実線および一点鎖線の矢印で示すように、斜め上方から金属ナノインクを吹き付ける。次に、第１の半導体構成体１ａをダイシングテープ３９から剥離すると、図１６に示す第１の半導体構成体１ａ（および第２の半導体構成体１ｂ）が得られる。
【００４６】
以上のように、この半導体装置の製造方法では、ダイシングストリート３２およびその両側に対応する領域に断面逆台形形状の溝４０を形成して、第１の半導体構成体１ａの全側面を傾斜面５１ａとしているので、溝４０の幅の拡張を行なうことなく、適宜に傾斜したインクジェットヘッド４１、４２を用いて側面絶縁膜２７ａおよび側面配線２８ａを容易に形成することができる。
【００４７】
（第３実施形態）
図２０はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１６に示す半導体装置と異なる点は、側面絶縁膜２７ａ、２７ｂおよび側面配線２８ａ、２８ｂを含む第１、第２の半導体構成体１ａ、１ｂの傾斜面５１ａ、５１ｂをエポキシ径樹脂等からなる側面封止膜５２ａ、５２ｂで覆った点である。この場合、側面封止膜５２ａ、５２ｂの側面は第１、第２の半導体構成体１ａ、１ｂの下面と直交する面となっており、上面は第１、第２の半導体構成体１ａ、１ｂの上面と面一となっており、下面は第１、第２の半導体構成体１ａ、１ｂの下面と面一となっている。
【００４８】
次に、この半導体装置における第１の半導体構成体１ａの製造方法の一例について説明する。この場合、図１０に示す工程において、半田ボール１３ａを形成しないと、図１９に示す工程後では、図２１に示すようになる。この状態では、ダイシングテープ３９の上面に貼り付けられた第１の半導体構成体１ａの傾斜面５１ａに側面絶縁膜２７ａおよび側面配線２８ａが形成されている。
【００４９】
次に、図２２に示すように、溝４０内とその上方および第１の半導体構成体１ａの上面に、スクリーン印刷法やスピンコート法等により、エポキシ系樹脂等からなる側面封止膜５２ａを形成する。したがって、この状態では、第１の半導体構成体１ａの柱状電極１１ａおよび封止膜１２ａの上面は側面封止膜５２ａによって覆われている。
【００５０】
次に、側面封止膜５２ａの上面側を適宜に研削して除去することにより、図２３に示すように、柱状電極１１ａおよび封止膜１２ａの上面を露出させるとともに、この露出された柱状電極１１ａおよび封止膜１２ａの上面を含む側面封止膜５２ａの上面を平坦化する。次に、ダイシングテープ３９を剥離し、次いで、必要に応じて、下層オーバーコート膜２５ａの下面側に突出された側面封止膜５２ａを研削して除去すると、図２４に示すようになる。この状態では、下層オーバーコート膜２５ａおよび側面封止膜５２ａの下面は面一となっている。
【００５１】
次に、図２５に示すように、柱状電極１１ａの上面に半田ボール１３ａを形成する。次に、図２６に示すように、側面封止膜５２ａをその幅方向中央部において切断すると、図２０に示す第１の半導体構成体１ａ（および第２の半導体構成体１ｂ）が得られる。このようにして得られた第１の半導体構成体１ａでは、側面封止膜５２ａで側面配線２８ａを保護することができる。
【００５２】
（第４実施形態）
図２７はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図２に示す半導体装置と大きく異なる点は、第２の半導体構成体１ｂ下に第３の半導体構成体１ｃを配置した点である。この場合、第３の半導体構成体１ｃは、シリコン基板２ｃ上に接続パッド３ｃ、上層絶縁膜４ｃ、保護膜６ｃ、上層配線８ｃ、柱状電極１１ｃ、封止膜１２ｃおよび半田ボール１３ｃが設けられた構造となっている。
【００５３】
そして、第３の半導体構成体１ｃは、その半田ボール１３ｃが第２の半導体構成体１ｂの下層オーバーコート膜２５ｂの開口部２６ｂを介して下層配線２２ｃの接続パッド部に接合されていることにより、第２の半導体構成体１ｂ下に配置されている。なお、第２の半導体構成体１ｂと第３の半導体構成体１ｃとの間に、第２の半導体構成体１ｂと同様の構造の半導体構成体を１つまたはそれ以上配置するようにしてもよい。
【図面の簡単な説明】
【００５４】
【図１】この発明の第１実施形態としての半導体装置の正面図。
【図２】図１のII−II線に沿う断面図。
【図３】図２に示す半導体装置の製造に際し、当初準備したものの断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】図１３に続く工程の断面図。
【図１５】図１４に続く工程の断面図。
【図１６】この発明の第２実施形態としての半導体装置の断面図。
【図１７】図１６に示す半導体装置の製造に際し、所定の工程の断面図。
【図１８】図１７に続く工程の断面図。
【図１９】図１８に続く工程の断面図。
【図２０】図１９に続く工程の断面図。
【図２１】この発明の第３実施形態としての半導体装置の断面図。
【図２２】図に示す半導体装置の製造に際し、所定の工程の断面図。
【図２３】図２２に続く工程の断面図。
【図２４】図２３に続く工程の断面図。
【図２５】図２４に続く工程の断面図。
【図２６】図２５に続く工程の断面図。
【図２７】この発明の第４実施形態としての半導体装置の断面図。
【符号の説明】
【００５５】
１ａ  第１の半導体構成体
１ｂ  第２の半導体構成体
２ａ、２ｂ  シリコン基板
３ａ、３ｂ  接続パッド
４ａ、４ｂ  上層絶縁膜
６ａ、６ｂ  保護膜
８ａ、８ｂ  配線
１１ａ、１１ｂ  柱状電極
１２ａ、１２ｂ  封止膜
１３ａ、１３ｂ  半田ボール
２１ａ、２１ｂ  下層絶縁膜
２２ａ、２２ｂ  下層配線
２５ａ、２５ｂ  下層オーバーコート膜
２７ａ、２７ｂ  側面絶縁膜
２８ａ、２８ｂ  側面配線
３１  半導体ウエハ
３２  ダイシングストリート
３９  ダイシングテープ
【図１】
0005033682.tif 000002
【図２】
0005033682.tif 000003
【図３】
0005033682.tif 000004
【図４】
0005033682.tif 000005
【図５】
0005033682.tif 000006
【図６】
0005033682.tif 000007
【図７】
0005033682.tif 000008
【図８】
0005033682.tif 000009
【図９】
0005033682.tif 000010
【図１０】
0005033682.tif 000011
【図１１】
0005033682.tif 000012
【図１２】
0005033682.tif 000013
【図１３】
0005033682.tif 000014
【図１４】
0005033682.tif 000015
【図１５】
0005033682.tif 000016
【図１６】
0005033682.tif 000017
【図１７】
0005033682.tif 000018
【図１８】
0005033682.tif 000019
【図１９】
0005033682.tif 000020
【図２０】
0005033682.tif 000021
【図２１】
0005033682.tif 000022
【図２２】
0005033682.tif 000023
【図２３】
0005033682.tif 000024
【図２４】
0005033682.tif 000025
【図２５】
0005033682.tif 000026
【図２６】
0005033682.tif 000027
【図２７】
0005033682.tif 000028