(57)【特許請求の範囲】
【請求項１】
導電性の半導体層あるいは導電性の半導体基板を用いる半導体装置の製造方法において、
前記半導体層あるいは前記半導体基板の表面に、格子状に拡がる表面溝により分離されたデバイス形成領域を形成する工程（１ａ）と、
格子状に拡がる前記表面溝の内部に、絶縁膜を形成し、格子状に拡がり、前記半導体装置の厚さに相当する深さを有するストッパ層を形成する工程（１ｂ）と、
前記デバイス形成領域に半導体デバイスを形成する工程（１ｃ）と、
前記半導体層あるいは前記半導体基板の裏面側から、前記ストッパ層の裏面にある前記半導体層あるいは前記半導体基板の一部を前記ストッパ層に到達するまでエッチング除去し、複数の島状領域を形成する工程（１ｄ）と、
前記複数の島状領域を、前記ストッパ層の深さに相当する厚さを残してワイヤによる放電加工にて切断する工程（１ｅ）と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体層あるいは前記半導体基板の表面に、レジスト層を形成し、前記表面溝の幅に相当する幅の開口を設ける工程（２ａ）と、
前記半導体装置の厚さに相当する深さを有する前記表面溝と、前記デバイス形成領域を形成する工程（２ｂ）と、
前記レジスト層を除去し、前記表面溝および前記デバイス形成領域の表面に、酸化膜もしくは窒化膜の絶縁膜を堆積する工程（２ｃ）と、
前記デバイス形成領域が表出するまで前記絶縁膜を除去し、前記表面溝の内部にのみ前記絶縁膜を残し、前記ストッパ層を形成する工程（２ｄ）と、
を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記半導体層あるいは前記半導体基板の表面に、酸化膜、窒化膜、レジスト層を、順次積層して形成する工程（３ａ）と、
前記レジスト層に開口を設け、前記開口内に露出する前記窒化膜をエッチング除去して、前記窒化膜に前記表面溝の幅に相当する幅の開口を形成する工程（３ｂ）と、
前記レジスト層を除去し、前記窒化膜をマスクとして熱酸化を施し、熱酸化膜を形成する工程（３ｃ）と、
エッチングにより前記熱酸化膜を除去する工程（３ｄ）と、
前記工程（３ａ）と、前記工程（３ｂ）と、前記工程（３ｃ）と、前記工程（３ｄ）とを少なくとも１回繰り返して、前記半導体装置の厚さに相当する深さより浅い前記表面溝を形成する工程（３ｅ）と、
前記工程（３ａ）と、前記工程（３ｂ）と、前記工程（３ｃ）とを再び行って、窒化膜をエッチング除去し、前記熱酸化膜を平坦化して、前記表面溝の内部に、前記半導体装置の厚さに相当する深さを有する熱酸化膜からなる前記ストッパ層を形成する工程（３ｆ）と、
を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記工程（１ｅ）が、前記ワイヤを格子状に拡がる前記ストッパ層の格子の一方向と平行に移動し、前記半導体層あるいは前記半導体基板を前記一方向と直角な方向に移動する工程（４ａ）を含み、前記ワイヤが、前記ストッパ層の裏面を前記ストッパ層の裏面と平行に移動することを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、特に、半導体装置の製造工程において、半導体基板を薄く加工する工程を含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
シリコン基板等の半導体基板を用いて、半導体デバイスを形成した半導体デバイス基板を薄く加工する薄型化技術として、基板表面に支持基板や表面粘着テープを設け、バックグラインド装置により、半導体基板の裏面にある裏面半導体層を研削することで、半導体基板の厚さを約３０μｍまで薄くすることが可能となっている。更に、半導体基板を薄く加工する薄型化技術として、水酸化カリウム等のアルカリ水溶液によるウエットエッチング技術が用いられる。
【０００３】
特許文献１には、半導体素子が形成されている半導体ウエハの面に支持板を接着し、支持板が接着されている面と反対側の半導体ウエハの面をバックグラインドし、バックグラインドされた半導体ウエハの面にウエットエッチングを行うことによって、表面粗さを減らすことを特徴とする半導体装置の製造方法が開示されている。
【特許文献１】特開２００４−２８２０３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、例えば、シリコン基板を用いた半導体デバイス基板において、半導体デバイス基板の厚さを１０μｍ以下とし、かつ半導体デバイス基板の厚さのばらつき（３σ）を±１０％としようとしても、従来のバックグラインド装置による機械的な研削方法では、半導体デバイス基板の厚さを３０μｍ以下に加工するのは困難である。
【０００５】
また、半導体デバイス基板の厚さを３０μｍとした場合の面内ばらつき（３σ）の値は約２μｍとなり、その後に、半導体デバイス基板の裏面にあるシリコン層をアルカリ水溶液でウエットエッチングしても、半導体デバイス基板にはＳＯＩ基板に具備されるような酸化膜ストッパ層が設けられていないので、オーバエッチングにより生じる半導体デバイス基板の厚さのばらつきを低減することができない。
【０００６】
このように、従来技術による半導体装置の製造方法では、半導体デバイス基板を十分に薄くし、半導体デバイス基板の厚さのばらつきを低減するように、半導体デバイス基板を加工することはできず、その結果、半導体装置を３０μｍ以下に薄型化することができなかった。
【０００７】
本発明は、半導体装置の厚さを１０μｍ以下とし、かつその厚さのばらつきを低減することが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に係る本発明の半導体装置の製造方法は、導電性の半導体層あるいは導電性の半導体基板を用いる半導体装置の製造方法において、前記半導体層あるいは前記半導体基板の表面に、格子状に拡がる表面溝により分離されたデバイス形成領域を形成する工程（１ａ）と、格子状に拡がる前記表面溝の内部に、絶縁膜を形成し、格子状に拡がり、前記半導体装置の厚さに相当する深さを有するストッパ層を形成する工程（１ｂ）と、前記デバイス形成領域に半導体デバイスを形成する工程（１ｃ）と、前記半導体層あるいは前記半導体基板の裏面側から、前記ストッパ層の裏面にある前記半導体層あるいは前記半導体基板の一部を前記ストッパ層に到達するまでエッチング除去し、複数の島状領域を形成する工程（１ｄ）と、前記複数の島状領域を、前記ストッパ層の深さに相当する厚さを残してワイヤによる放電加工にて切断する工程（１ｅ）と、を含むことを特徴とする。
【０００９】
請求項２に係る本発明の半導体装置の製造方法は、請求項１記載の発明において、前記半導体層あるいは前記半導体基板の表面に、レジスト層を形成し、前記表面溝の幅に相当する幅の開口を設ける工程（２ａ）と、前記半導体装置の厚さに相当する深さを有する前記表面溝と、前記デバイス形成領域を形成する工程（２ｂ）と、前記レジスト層を除去し、前記表面溝および前記デバイス形成領域の表面に、酸化膜もしくは窒化膜の絶縁膜を堆積する工程（２ｃ）と、前記デバイス形成領域が表出するまで前記絶縁膜を除去し、前記表面溝の内部にのみ前記絶縁膜を残し、前記ストッパ層を形成する工程（２ｄ）と、を含むことを特徴とする。
【００１０】
請求項３に係る本発明の半導体装置の製造方法は、請求項１記載の発明において、前記半導体層あるいは前記半導体基板の表面に、酸化膜、窒化膜、レジスト層を、順次積層して形成する工程（３ａ）と、前記レジスト層に開口を設け、前記開口内に露出する前記窒化膜をエッチング除去して、前記窒化膜に前記表面溝の幅に相当する幅の開口を形成する工程（３ｂ）と、前記レジスト層を除去し、前記窒化膜をマスクとして熱酸化を施し、熱酸化膜を形成する工程（３ｃ）と、エッチングにより前記熱酸化膜を除去する工程（３ｄ）と、前記工程（３ａ）と、前記工程（３ｂ）と、前記工程（３ｃ）と、前記工程（３ｄ）とを少なくとも１回繰り返して、前記半導体装置の厚さに相当する深さより浅い前記表面溝を形成する工程（３ｅ）と、前記工程（３ａ）と、前記工程（３ｂ）と、前記工程（３ｃ）とを再び行って、窒化膜をエッチング除去し、前記熱酸化膜を平坦化して、前記表面溝の内部に、前記半導体装置の厚さに相当する深さを有する熱酸化膜からなる前記ストッパ層を形成する工程（３ｆ）と、を含むことを特徴とする。
【００１１】
請求項４に係る本発明の半導体装置の製造方法は、請求項１記載の発明において、前記工程（１ｅ）が、前記ワイヤを格子状に拡がる前記ストッパ層の格子の一方向と平行に移動し、前記半導体層あるいは前記半導体基板を前記一方向と直角な方向に移動する工程（４ａ）を含み、前記ワイヤが、前記ストッパ層の裏面を前記ストッパ層の裏面と平行に移動することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、半導体デバイス基板の厚さを均一に１０μｍ以下とすることができる。これにより、半導体集積回路装置（ＩＣ）を小型化、及び高密度化することが可能となり、かつ高価なＳＯＩ基板を使用しないのでコストを低下することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を実施するための最良の形態について、図面を参照して説明する。なお、同一の構成要素には同一の参照符号を付して、説明を省略する。
【００１４】
本発明の実施形態について説明する。図１は、本発明の実施形態の工程を説明する図、図２（ａ）及び図２（ｂ）は、本発明の実施形態の工程を基板表面から説明する平面図、図２（ｃ）は、本発明の実施形態の工程を基板裏面から説明する平面図、図３は、本発明の実施形態の工程を基板裏面の斜め上から説明する斜視図、図４は、本発明の実施形態のワイヤ放電加工の構成を説明する図、図５は、図１で示される本発明の実施形態の工程の変形例を説明する図である。
【００１５】
導電性の半導体層あるいは導電性の半導体基板からなる基板１を、周知のリソグラフィ技術を用いてエッチングし、個々の半導体デバイスが形成される半導体間の分離領域幅（Ｗ）に相当する１００μｍ程度の幅の表面溝１Ａと、表面溝１Ａにより分離されかつ半導体デバイスが形成される領域となるデバイス形成領域１Ｂとを形成する。基板１は、例えば、直径１２５ｍｍ、厚さ６２５μｍの導電性のシリコン基板である。表面溝１Ａの深さについては、最終的に形成する半導体装置の厚さに相当する深さ（Ｄ）又は最終的に形成する半導体装置の厚さに相当する深さ（Ｄ）より浅い深さ（ｄ）に形成する。深さ（Ｄ）は、例えば、５μｍである（図１ａ、図２ａ）。
【００１６】
表面溝１Ａは、相互に直交する格子状に形成され、デバイス形成領域１Ｂをそれぞれ分離する。表面溝１Ａの格子形状を、縦方向格子表面溝１ＡＬと横方向格子表面溝１ＡＴとして図示する（図２ａ）。
【００１７】
基板１の表面に絶縁膜を成膜し、デバイス形成領域１Ｂの上にある絶縁膜を除去し、表面溝１Ａ内にある絶縁膜のみを残してストッパ層２を形成する。格子状に形成された表面溝１Ａに合わせて、ストッパ層２は、相互に直交する格子状に形成され、デバイス形成領域１Ｂをそれぞれ分離する。ストッパ層２の格子形状を、縦方向格子ストッパ層２Ｌと横方向格子ストッパ層２Ｔとして図２（ｂ）に図示する（図１ｂ、図２ｂ）。
【００１８】
以上に説明した表面溝１Ａとストッパ層２の形成について、本発明の第１の実施例及び第２の実施例において後で詳しく説明する。本発明の第１の実施例では、基板１をエッチングすることにより表面溝１Ａを形成し、その後、絶縁膜を成膜して加工することによりストッパ層２を形成する。本発明の第２の実施例では、熱酸化膜を成膜し、この熱酸化膜をエッチングにより除去することにより表面溝１Ａを形成し、その後、表面溝１Ａに熱酸化膜を成膜して加工することによりストッパ層２を形成する。
【００１９】
次に、デバイス形成領域１Ｂにデバイスを形成する。デバイスが形成された領域をデバイス層１Ｃと、デバイスが形成された半導体基板を半導体デバイス基板と本明細書において記載する。形成されるデバイスとしては、例えば、バイポーラトランジスタ、ＣＭＯＳトランジスタ等がある（図１ｃ）。
【００２０】
次いで、バックグラインド装置を用いて、半導体デバイス基板の厚さを所定の厚さに加工する。所定の厚さは、例えば、２００μｍである。基板１の裏面側から基板１の一部をストッパ層２に到達するまで、周知のリソグラフィ技術を用いてエッチング除去し、島状領域１Ｄを形成する。ここで、エッチングとしてドライエッチングを用いる。バックグラインド装置を用いる加工を省略して、直ちにエッチングし、島状領域１Ｄを形成してもよい。半導体デバイス基板を所定の厚さに加工する前、あるいは、島状領域１Ｄを形成する前に、半導体デバイス基板にサポート基板を取り付けておくと、その後の作業性が良くなる（図１ｄ、図２ｃ）。
【００２１】
次いで、放電加工を行う。まず、半導体デバイス基板が取り付けられたサポート基板を加工装置に固定する。半導体デバイス基板の最外周のストッパ層２上に、ワイヤ５を設置する。ワイヤ５としてインゴットをスライスするときに使用されるワイヤを使用する。例えば、ワイヤ５は、タングステン（Ｗ）を含む材料により形成され、ワイヤ５の直径は約５０μｍとする。ワイヤの表面を銅（Ｃｕ）によりコーティングするようにしてもよい。半導体デバイス基板は、液槽の電気絶縁性液体に浸される状態とされ、この状態でワイヤ放電加工を行う。電気絶縁性液体として、水を使用しても良い（図１ｅ、図３ａ、図４）。
【００２２】
次いで、ワイヤ放電加工装置によりワイヤ５を、ストッパ層２の格子縦方向２Lに平行な３Ａ方向に走行させ、半導体デバイス基板を、ストッパ層２の格子縦方向２Lに直交してストッパ層２の格子横方向２Ｔに平行な３Ｂ方向に走行させる。このように、ワイヤ５を、基板１の表面と水平に走行させる。ワイヤ５と半導体デバイス基板をこのように走行させながら、島状領域１Ｄを横方向から低速で均一に切断する。なお、ワイヤ５が走行する部分は導電性を有することが必要である。これにより、島状領域１Ｄを、チップ状に除去し、ストッパ層２の裏面とほぼ同一平面を形成する極めて薄い半導体層１Ｅを形成する（図１ｆ、図３ｂ、図４）。
【００２３】
加工精度を上げるために、切りしろを考慮して、薄い半導体層１Ｅの表面をストッパ層２の裏面より裏側に盛り上がるように形成してもよい。また、ワイヤ５を、基板の表面と水平に走行させる過程において、ワイヤ５がストッパ層２の上に位置するときに、ワイヤ５の位置を調整することにより、加工精度を向上するようにしてもよい（図５）。
【００２４】
次いで、全ての島状領域１Ｄを放電加工により除去し、ストッパ層２の裏面とほぼ同一平面を形成する極めて薄い半導体層１Ｅを形成する。図５に示されるように、切りしろを考慮して、薄い半導体層１Ｅの表面をストッパ層２の裏面より裏側に盛り上がるように形成した場合には、薄い半導体層１Ｅの裏面を、エッチング又は化学的機械的研磨（ＣＭＰ）等により鏡面研磨することにより、薄い半導体層１Ｅの表面をストッパ層２の裏面とほぼ同一平面を形成するように加工する（図１ｇ、図３ｃ）。
【実施例１】
【００２５】
本発明の第１の実施例について説明する。図６は、本発明の第１の実施例の工程を説明する説明図である。本発明の第１の実施例では、シリコンからなる基板１をエッチングすることにより表面溝１Ａを形成し、その後、絶縁膜を成膜して加工することによりストッパ層２を形成する。以下、本発明の第１の実施例を図６により説明する。
【００２６】
基板１の表面にレジスト層１１を形成する。周知のリソグラフィ技術を用いて、レジスト層１１に、デバイス形成領域間の分離領域幅（Ｗ）に相当する幅の開口を設ける（図６ａ）。
【００２７】
エッチングにより、基板１に、最終的に形成する半導体装置の厚さに相当する深さ（Ｄ）の表面溝１Ａを形成する（図６ｂ）。
【００２８】
エッチング後にレジスト層１１を除去することにより、５μｍの表面溝１Ａと、表面溝１Ａにより分離されたデバイス形成領域１Ｂが形成されたシリコン基板１を次ぎの工程に供する（図６ｃ）。
【００２９】
基板１の表面に絶縁膜１２を成膜する。本実施例においては、絶縁膜として酸化膜を成膜するが、酸化膜の代わりに窒化膜等の他の種類の絶縁膜を成膜してもよい（図６ｄ）。
【００３０】
次に、ドライエッチング法によるエッチバックにて、基板１が表出するまでエッチングし、ストッパ層２を形成する（図６ｅ）。
【００３１】
以下、デバイス形成領域１Ｂにデバイスを形成して、本発明の実施形態の図１（ｃ）から図１（ｇ）の工程を実施する。その後、ストッパ層２に沿って切断することにより、厚さ５μｍの半導体装置を完成することができる。本実施例において、基板１は、シリコンに限らず、他の半導体基板を用いることができる。
【実施例２】
【００３２】
本発明の第２の実施例について説明する。図７は、本発明の第２の実施例の工程を説明する説明図である。本発明の第２の実施例では、熱酸化膜を成膜し、この熱酸化膜をエッチングにより除去することにより表面溝１Ａを形成し、その後、表面溝１Ａに熱酸化膜を成膜することによりストッパ層２を形成する。以下、本発明の第２の実施例を図７により説明する。
【００３３】
周知の成膜技術を用いて、シリコンからなる基板１の表面に、酸化膜２１、窒化膜２２、レジスト層２３を、順次積層して形成する（図７ａ）。
【００３４】
周知のリソグラフィ技術を用いて、レジスト層２３に、デバイス形成領域間の分離領域幅（Ｗ）に相当する幅の開口を設ける。次に、エッチングにより開口部に露出する窒化膜のみを除去する（図７ｂ）。
【００３５】
残りのレジスト層２３を除去した後、窒化膜２２をマスクにして熱酸化を施して、基板１の分離領域に、熱酸化膜２４を形成する（図７ｃ）。
【００３６】
ウエットエッチングにより熱酸化膜２４を除去して、分離領域に表面溝１Ａと、表面溝１Ａにより分離されかつデバイスが形成される領域となるデバイス形成領域１Ｂとを形成する（図７ｄ）。
【００３７】
表面溝が形成された基板１に、酸化膜、窒化膜、レジスト層を順次積層して形成し、以上の工程を所定の回数繰り返す。これにより、基板１に形成される表面溝１Ａの深さが、最終的に形成される半導体装置の厚さに相当する深さ（Ｄ）５μｍより少し浅い深さ（ｄ）となるようにする（図７ｄ）。
【００３８】
最終的に、窒化膜２２をマスクとして、熱酸化を施し、深さ（Ｄ）が５μｍの熱酸化膜２４を形成する（図７ｅ）。
【００３９】
熱酸化膜２４の形成後に、窒化膜２２を除去し、基板１が表出するまで酸化膜をエッチングする。これにより、表面溝１Ａに、最終的に形成される半導体装置の厚さに相当する深さ（Ｄ）の熱酸化膜により形成されるストッパ層２を形成する。図７（ｄ）に示される表面溝の深さ（ｄ）は、熱酸化膜の成膜条件を考慮に入れて定める（図７ｆ）。
【００４０】
以下、デバイス形成領域１Ｂにデバイスを形成する等して、本発明の実施形態の図１（ｃ）から図１（ｇ）の工程を実施する。その後、ストッパ層２に沿って切断することにより、厚さ５μｍの半導体装置を完成することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態の工程を説明する図である。
【図２】本発明の実施形態の工程を基板表面又は基板裏面から説明する平面図である。
【図３】本発明の実施形態の工程を基板表面の斜め上から説明する斜視図である。
【図４】本発明の実施形態のワイヤ放電加工の構成を説明する図である。
【図５】本発明の実施形態の図１（ｆ）で示される工程の変形例を示す図である。
【図６】本発明の第１の実施例の工程を説明する説明図である。
【図７】本発明の第２の実施例の工程を説明する説明図である。
【符号の説明】
【００４２】
１：基板、１Ａ：表面溝、１ＡＬ：縦方向格子表面溝、１ＡＴ：横方向格子表面溝、１Ｂ：デバイス形成領域、１Ｃ：デバイス層、１Ｄ：島状領域、１Ｅ：薄い半導体層、２：ストッパ層、２Ｌ：縦方向格子ストッパ層、２Ｔ：横方向格子ストッパ層、３Ａ：ワイヤの走行方向、３Ｂ：半導体デバイス基板の走行方向、５：ワイヤ、１１：レジスト層、１２：絶縁膜、２１：酸化膜、２２：窒化膜、２３：レジスト層、２４：熱酸化膜
【図１】
0004909831.tif 000002
【図２】
0004909831.tif 000003
【図３】
0004909831.tif 000004
【図４】
0004909831.tif 000005
【図５】
0004909831.tif 000006
【図６】
0004909831.tif 000007
【図７】
0004909831.tif 000008