(57)【特許請求の範囲】
【請求項１】
ソース領域とドレイン領域とで挟まれるチャネル領域を絶縁ゲート電極により制御する絶縁ゲート駆動型素子を有する半導体装置であって、前記チャネル領域を形成するチャネル拡散領域上にソース領域が形成される部分を少なくとも有し、前記絶縁ゲート電極を含めた前記半導体層の表面に設けられる絶縁膜に形成されるコンタクト孔を介して前記ソース領域表面に接続されるソース電極が金属膜により形成される構造であり、前記コンタクト孔が１辺を１μm以下の大きさに形成されることにより、前記ソース電極の金属が前記ソース領域および前記チャネル拡散領域内に１本のスパイクとして入り込んで半導体層との合金層が形成され、該合金層を介して前記ソース電極が前記ソース領域および前記チャネル拡散領域との両方にオーミックコンタクトされてなる半導体装置。
【請求項２】
前記絶縁ゲート駆動型素子が、半導体層の凹溝内にゲート酸化膜を介して前記ゲート電極が形成され、該凹溝の横に前記チャネル拡散領域とソース領域が縦方向に形成されるトレンチ構造の素子であり、前記合金層が前記ゲート酸化膜と接触しないように前記コンタクト孔が前記ゲート酸化膜と離間して設けられてなる請求項１記載の半導体装置。
【請求項３】
前記絶縁ゲート駆動型素子が、半導体層の表面にゲート酸化膜を介して前記ゲート電極が形成されるプレーナ型素子である請求項１記載の半導体装置。
【請求項４】
前記半導体層がシリコンまたは炭化シリコンであり、前記ソース電極がアルミニウムからなる請求項１、２または３記載の半導体装置。
【請求項５】
（ａ）ドレイン領域とする第１導電形の半導体層にトレンチを形成し、該トレンチ内にゲート酸化膜を介してゲート電極を形成する工程と、
（ｂ）前記ゲート電極周囲の前記半導体層に第２導電形不純物および第１導電形不純物を順次拡散することによりチャネル拡散領域およびソース領域を縦方向に形成する工程と、
（ｃ）前記ゲート電極および前記ソース領域の表面に絶縁膜を形成すると共に、該絶縁膜に前記ソース領域が露出するようにコンタクト孔を形成する工程と、
（ｄ）前記ソース領域表面に金属膜からなるソース電極を形成する工程と、
（ｅ）熱処理を施し、前記ソース電極の金属を前記ソース領域およびチャネル拡散領域にスパイクさせることにより、前記ソース電極が該ソース領域およびチャネル拡散領域とそれぞれオーミックコンタクトする合金層を形成する工程と、
（ｆ）前記第１導電形半導体層と電気的に接続してドレイン電極を形成する工程
とを有し、前記コンタクト孔を１辺が１μｍ以下の大きさに形成することにより、前記金属のスパイクを１本の合金層で形成することを特徴とする半導体装置の製法。
【請求項６】
前記合金層が前記ゲート酸化膜から離間するように前記コンタクト孔を形成する請求項５記載の半導体装置の製法。
【請求項７】
（ａ'）ドレイン領域とする第１導電形の半導体層の表面にゲート酸化膜を介してゲート電極を形成する工程と、
（ｂ'）前記ゲート電極周囲の前記半導体層に第２導電形不純物および第１導電形不純物を順次拡散することにより、前記ゲート電極の下側にチャネル領域が形成されるようにチャネル拡散領域およびソース領域を形成する工程と、
（ｃ）前記ゲート電極および前記ソース領域の表面に絶縁膜を形成すると共に、該絶縁膜に前記ソース領域が露出するようにコンタクト孔を形成する工程と、
（ｄ）前記ソース領域表面に金属膜からなるソース電極を形成する工程と、
（ｅ）熱処理を施し、前記ソース電極の金属を前記ソース領域およびチャネル拡散領域にスパイクさせることにより、前記ソース電極が該ソース領域およびチャネル拡散領域とそれぞれオーミックコンタクトする合金層を形成する工程と、
（ｆ）前記第１導電形半導体層と電気的に接続してドレイン電極を形成する工程
とを有し、前記コンタクト孔を１辺が１μｍ以下の大きさに形成することにより、前記金属のスパイクを１本の合金層で形成することを特徴とする半導体装置の製法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、縦型ＭＯＳＦＥＴや絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などのゲート駆動型素子を有するパワー半導体装置およびその製法に関する。さらに詳しくは、オン抵抗が小さく、大電流が得られるパワー用のゲート駆動型半導体装置およびその製法に関する。
【０００２】
【従来の技術】
従来、ハイパワー用ゲート駆動型パワーＭＯＳトランジスタは、大電流化のため、トランジスタセルを多数個マトリクス状に並列に形成する構造が採られている。たとえばプレーナ構造のトランジスタは、図４に示されるように、たとえばｎ+形の半導体基板２１ａ上に、ドレイン領域とするｎ形の半導体層（エピタキシャル成長層）２１がエピタキシャル成長され、その表面側にｐ形不純物を拡散することによりｐ形のボディ領域２２が形成され、そのボディ領域２２の外周部にｎ+形のソース領域２３が形成されている。ボディ領域２２の端部およびその外側に位置する半導体層２１の表面側にゲート酸化膜２４を介してゲート電極２５が設けられ、ボディ領域の外周部にチャネル領域２２ａが形成されている。そして、ソース領域２３と接続するように層間絶縁膜２６に設けられるコンタクト孔を介してＡｌなどによりソース電極（ソース配線）２７が形成され、半導体基板２１ａの裏面にドレイン電極２８が形成されることにより形成されている。
【０００３】
一方、ゲート電極を半導体層に形成した溝内に埋め込むトレンチ構造のパワー用ＭＯＳＦＥＴは、図５にその一例が示されるように、半導体層２１に凹溝が格子状に形成され、その内部にゲート電極２５とするポリシリコンが埋め込まれ、酸化によりその周囲にゲート酸化膜２４が形成され、その周囲にｐ形のチャネル拡散領域２２とｎ+形ソース領域２３が形成され、縦方向にチャネル領域２２ａが形成されている。そのソース領域２３およびチャネル拡散領域２２とオーミックコンタクトするようにソース電極２７が形成され、半導体基板２１ａの裏面にドレイン電極２８が形成されることは図４と同様である。
【０００４】
なお、これらのトランジスタにおけるゲート電極の平面的構造は、正方形や５角形、６角形などの任意の形状に形成される。また、これらのトランジスタでは、モータのような誘導性負荷に接続されることが多く、その場合、動作をオフにするとき、逆方向の起電力が印加されることがあり、トランジスタが破壊するのを防止するため、前述のように、ソース電極２７をチャネル拡散領域２２とも接続させることにより、ソース・ドレイン間に逆方向の保護用ダイオードを形成する方法が採られている。
【０００５】
【発明が解決しようとする課題】
前述のような大電流用のトランジスタでは、定められた大きさのチップ内にできるだけ多くのトランジスタセルを作り、オン抵抗を下げることが重要である。オン抵抗を小さくするためには、チャネル幅をできるだけ大きくすることが効果的であり、前述の構造のトランジスタでは、ゲート電極周囲に形成されるチャネル領域２２ａの幅（ゲート電極周囲の長さ）の合計をできるだけ多くすることが好ましい。しかし、従来のこの種のトランジスタでは、半導体層の表面で、チャネル拡散領域にソース電極をオーミックコンタクトさせるため、ソース領域とチャネル拡散領域の両方を半導体層の表面に露出させる必要があると共に、ソース領域を拡散するときのマスク重ね合せのマージン、コンタクト孔とソース領域とのマスク重ね合せマージンが必要なことから、たとえば図５に示される構造で、コンタクト孔の大きさＣが２〜２.５μｍ程度となり、セル間隔（ゲート電極間のピッチ）Ａは、４.５〜５μｍ程度が限界である。この場合、ソース領域の幅Ｂは０.８〜１μｍ程度である。そのため、セルの小形化を充分に行うことができず、オン抵抗の低減化を充分に図れないという問題がある。
【０００６】
本発明は、このような問題を解決するためになされたもので、同じ大きさのチップ面積で、ゲート幅を大きくしてオン抵抗を小さくし、大電流化を図ることができる構造の絶縁ゲート駆動型素子を有する半導体装置を提供することを目的とする。
【０００７】
本発明の他の目的は、チャネル拡散領域とソース領域の両方にソース電極をコンタクトさせる素子を有する場合に、非常に小さい面積で、しかも簡単な工程でコンタクトさせ得る半導体装置の製法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明者は、絶縁ゲート型半導体装置のオン抵抗を小さくして、小さなチップサイズで大きな電流を得ることができる半導体装置を得るため鋭意検討を重ねた結果、通常、半導体層の表面にＡｌなどの金属膜を直接電極として設けると、半導体層の中にスパイクしてショートなどの問題を引き起こすため、バリアメタル層を介在させることが常識になっているが、このスパイクにより半導体層中に入り込む量が成膜する金属膜の厚さおよび熱処理などの条件を制御することにより、コントロールすることができ、そのスパイクした合金層が半導体層と充分にオーミックコンタクトが得られることを見出した。そして、ソース領域とチャネル拡散領域の両方にソース電極をコンタクトさせる場合でも、ソース領域とチャネル拡散領域を縦方向に形成し、ソース電極を下層のチャネル拡散領域までスパイクさせることにより、両層共に良好なオーミックコンタクトが得られることを見出した。
【０００９】
本発明による半導体装置は、ソース領域とドレイン領域とで挟まれるチャネル領域を絶縁ゲート電極により制御する絶縁ゲート駆動型素子を有する半導体装置であって、前記チャネル領域を形成するチャネル拡散領域上にソース領域が形成される部分を少なくとも有し、前記絶縁ゲート電極を含めた前記半導体層の表面に設けられる絶縁膜に形成されるコンタクト孔を介して前記ソース領域表面に接続されるソース電極が金属膜により形成される構造で、前記コンタクト孔が１辺を１μm以下の大きさに形成されることにより、前記ソース電極の金属が前記ソース領域および前記チャネル拡散領域内に１本のスパイクとして入り込んで半導体層との合金層が形成され、該合金層を介して前記ソース電極が前記ソース領域および前記チャネル拡散領域との両方にオーミックコンタクトされている。
【００１０】
この構造にすることにより、ソース領域拡散のためのマスキングは必要がなく、アライメントマージンもコンタクト孔形成の際だけでよく、それほど必要としないと共に、半導体層の表面にソース領域とチャネル拡散領域の両方にコンタクトするための領域を設ける必要もなく、表面にソース領域のみが露出しておればよいため、コンタクト孔を非常に小さくすることができる。その結果、ゲート電極間隔を非常に狭くすることができ、セルの数を増やすことができるため、ゲート幅が大きくなり、オン抵抗を小さくすることができ、大電流が得られるハイパワーの半導体装置とすることができる。
【００１１】
具体的には、前記絶縁ゲート駆動型素子が、半導体層の凹溝内にゲート酸化膜を介して前記ゲート電極が形成され、該凹溝の横に前記チャネル拡散領域とソース領域が縦方向に形成されるトレンチ構造の素子であり、前記合金層が前記ゲート酸化膜と接触しないように前記コンタクト孔が前記ゲート酸化膜と離間して設けられたり、半導体層の表面にゲート酸化膜を介して前記ゲート電極が形成されるプレーナ型素子であってもよい。
【００１２】
また、前記半導体層は、シリコンの他、炭化シリコンなどを用いることもでき、前記ソース電極がアルミニウムであれば、シリコンまたは炭化シリコンと合金化しやすく、スパイクによる合金層を形成しやすい。
【００１３】
本発明による半導体装置の製法は、（ａ）ドレイン領域とする第１導電形の半導体層に凹溝を形成し、該凹溝内にゲート酸化膜を介してゲート電極を形成する工程と、（ｂ）前記ゲート電極周囲の前記半導体層に第２導電形不純物および第１導電形不純物を順次拡散することによりチャネル拡散領域およびソース領域を縦方向に形成する工程と、（ｃ）前記ゲート電極および前記ソース領域の表面に絶縁膜を形成すると共に、該絶縁膜に前記ソース領域が露出するようにコンタクト孔を形成する工程と、（ｄ）前記ソース領域表面に金属膜からなるソース電極を形成する工程と、（ｅ）熱処理を施し、前記ソース電極の金属を前記ソース領域およびチャネル拡散領域にスパイクさせることにより、前記ソース電極が該ソース領域およびチャネル拡散領域とそれぞれオーミックコンタクトする合金層を形成する工程と、（ｆ）前記第１導電形半導体層と電気的に接続してドレイン電極を形成する工程とを有し、前記コンタクト孔を１辺が１μｍ以下の大きさに形成することにより、前記金属のスパイクを１本の合金層で形成することを特徴とする。ここに各工程の順序は限定されず、たとえば（ａ）と（ｂ）とが逆に行われてもよい。
【００１４】
この方法で行うことにより、チャネル拡散領域とソース領域とを完全に縦方向に形成することができ、トレンチ構造のゲート駆動型半導体装置を非常に小さな面積で形成することができる。
【００１５】
前記合金層が前記ゲート酸化膜から離間するように前記コンタクト孔を形成することが、チャネル領域が合金層により侵食される虞がなくなるので好ましい。
【００１６】
本発明による半導体装置の製法における他の形態は、プレーナタイプのゲート駆動型半導体装置の製法で、（ａ'）ドレイン領域とする第１導電形の半導体層の表面にゲート酸化膜を介してゲート電極を形成する工程と、（ｂ'）前記ゲート電極周囲の前記半導体層に第２導電形不純物および第１導電形不純物を順次拡散することにより、前記ゲート電極の下側にチャネル領域が形成されるようにチャネル拡散領域およびソース領域を形成する工程と、（ｃ）前記ゲート電極および前記ソース領域の表面に絶縁膜を形成すると共に、該絶縁膜に前記ソース領域が露出するようにコンタクト孔を形成する工程と、（ｄ）前記ソース領域表面に金属膜からなるソース電極を形成する工程と、（ｅ）熱処理を施し、前記ソース電極の金属を前記ソース領域およびチャネル拡散領域にスパイクさせることにより、前記ソース電極が該ソース領域およびチャネル拡散領域とそれぞれオーミックコンタクトする合金層を形成する工程と、（ｆ）前記第１導電形半導体層と電気的に接続してドレイン電極を形成する工程とを有し、前記コンタクト孔を１辺が１μｍ以下の大きさに形成することにより、前記金属のスパイクを１本の合金層で形成することを特徴とする。
【００１７】
この方法によっても、チャネル拡散領域をソース電極とコンタクトさせるために半導体層の表面に露出させる必要がなく、非常にセルの間隔を小さくすることができ、セルの数を増やしてゲート幅を大きくし、大電流化が可能となる。
【００１８】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体装置およびその製法について説明をする。本発明による半導体装置は、図１にその一実施形態であるゲート電極がトレンチ構造であるＭＯＳＦＥＴの一部の断面説明図が示されるように、半導体層１にチャネル領域２ａを形成するチャネル拡散領域２が設けられ、その上にソース領域３が形成されており、ソース領域３表面にソース電極７が金属膜により形成されている。そして、ソース電極７の金属がソース領域３およびチャネル拡散領域２内にスパイクして半導体層との合金層７ａが形成され、その合金層７ａを介してソース電極７がソース領域３およびチャネル拡散領域２との両方にオーミックコンタクトされている。
【００１９】
半導体層１は、たとえばシリコンからなり不純物濃度の大きいｎ+形半導体基板１ａに５μｍ程度の厚さにエピタキシャル成長されたシリコンからなるｎ形半導体層で、その表面にボロンなどからなるｐ形不純物が拡散され、さらにリンなどからなるｎ形不純物が拡散されることにより、ｐ形のチャネル拡散領域２が１μｍ程度の厚さで、ｎ+形のソース領域３が０.３μｍ程度の厚さにそれぞれ形成されている。
【００２０】
そして、図１（ｂ）に平面説明図が示されるように、ピッチが２μｍ程度の間隔（Ａ）で格子状に０.５μｍ幅（Ｅ）程度で、１.５μｍ程度の深さに凹溝が形成され、その凹溝内にゲート酸化膜４を介してポリシリコンなどからなるゲート電極５が形成されている。半導体層の表面全面にＳｉＯ2などからなる絶縁膜６が形成され、ソース領域３が露出するようにコンタクト孔６ａが形成され、その表面にソース電極７とするためのＡｌなどからなる金属膜を３μｍ程度の厚さ成膜されている。
【００２１】
この状態で、４００℃程度、３０分程度の熱処理を行うことにより、ソース電極７とソース領域３との界面における相互作用と相俟って、ＳｉがＡｌ中に拡散されることにより、ＡｌとＳｉとの合金層が半導体層の内部に進み、図１（ａ）に示されるように先端が尖った合金層７ａが形成される。この合金層７ａは、熱処理の温度および時間により、その内部へのスパイク深さが変化し、チャネル拡散領域２内に入り込み、かつ、チャネル拡散領域２を突き抜けないように形成されている。
【００２２】
すなわち、前述のように、本発明者は、絶縁ゲート型半導体装置のオン抵抗を小さくして、小さなチップサイズで大きな電流を得ることができる半導体装置を得るため鋭意検討を重ねた結果、半導体層表面に設けられる金属膜がスパイクにより半導体層中に入り込む量は、成膜する金属膜の厚さおよび熱処理などの条件を制御することにより、コントロールすることができ、その制御により図１（ａ）に示されるように、ソース領域３およびチャネル拡散領域２のみにオーミックコンタクトをさせることができ、しかもチャネル拡散領域２を突き抜けないようにすることができることを見出した。
【００２３】
この合金層の深さ、すなわち、いわゆるスパイクの深さは、熱処理の温度を高く、または熱処理の時間を長くすることにより深くなり、非常に精度よく制御できた。たとえばＳｉに対してＡｌ膜を設ける場合、３００℃程度からスパイクは始まるが、４００℃程度で行うのが最も効率的で、しかも精度よくスパイクの深さを制御することができた。たとえば４００℃程度で３０分程度の熱処理を行うことにより、０.６〜０.８μｍ程度の深さだけスパイクし、前述の０.３μｍ程度のソース領域３と、１μｍ程度のチャネル拡散領域２の拡散深さであれば、この条件で合金化処理を行うことにより、両層にオーミックコンタクトを採りながら、チャネル拡散領域２を突き抜ける虞は全然生じない。その結果、前述のように、チャネル拡散領域２とソース領域３とが縦方向に重なる部分を形成しておくことにより、その表面からＡｌなどの金属をスパイクさせれば、両層と直接オーミックコンタクトをさせることができた。
【００２４】
また、コンタクト孔の大きさが、１辺１μｍ程度以下であれば、殆ど全体的に１本のスパイクで入り込み、それより大きい１０μｍ程度のコンタクト孔では、全体で均一にスパイクしないで、何本にも分れてスパイクすることも判明した。
【００２５】
図１に示される構造にすることにより、コンタクト孔６ａ形成用のマスクと凹溝形成用のマスクとの重ね合せのマージンだけを考慮すればよいため、また、半導体層表面のコンタクト孔はソース領域だけにコンタクトさせれば良いため、非常にセル間隔を小さく形成することができる。たとえば、コンタクト孔の大きさＣを１μｍ程度にすることができ、セル間隔Ａは、１.５〜２μｍに形成することができる。図１に示される例では、ソース電極７とゲート電極５とのショートを避けるため、また、チャネル領域２ａが合金層で侵食されないようにするため、ゲート電極５上も含めた半導体層の表面にＳｉＯ2などの絶縁膜６を形成し、ゲート酸化膜４と離間してコンタクト孔を形成し、ソース電極７が形成されているが、ゲート電極５の上部を充分に酸化して酸化膜を形成しておくことにより、絶縁膜６を設けないで、すなわちコンタクト孔を形成しないで、ソース電極７を形成することができ、マスク精度ギリギリの大きさ、たとえばＤ＝０.４μｍ、Ｅ＝０.３μｍ程度、セル間隔Ａを０.７μｍ程度に小さくすることも可能である。
【００２６】
たとえば従来構造でゲート電極５周囲のゲート酸化膜４の幅Ｅ（図１（ｂ）参照）が０.５μｍ、隣接するゲート酸化膜４の間隔Ｄが４.５μｍ（セル間隔Ａが５μｍ）であったのを、本発明によりＥは同じで、Ｄを２μｍに狭くすると、トランジスタセルの間隔Ａは、５μｍから２.５μｍと半分になり、単位面積当り、セルの数を４倍にすることができる。一方、オン抵抗に影響するゲート幅となるゲート酸化膜周囲の長さは、２／４.５×４（単位面積当りのセルの数）＝１.７８となり、抵抗が１.７８分の１、すなわち電流を１.７８倍にすることができる。同様に、Ｄを１.５μｍ、１μｍ、０.５μｍにすると、それぞれ電流を２.０８倍、２.４７倍、２.７８倍と増やすことができる。現在のたとえばｉ線による微細加工における露光技術の精度では、０.３５μｍ程度にすることができ、この技術を適用すれば、Ｄを０.３５μｍにできるのみならず、ゲート電極の幅Ｅも０.３５μｍ程度にすることができるため、より一層単位面積当りのセルの数を増やすことができ、大電流化することができる。
【００２７】
つぎに、このトレンチ構造のＭＯＳＦＥＴの製造方法について、図２を参照しながら説明をする。まず図２（ａ）に示されるように、ｎ+形半導体基板１ａ上にｎ形半導体層１を５μｍ程度エピタキシャル成長する。そして、その表面からボロンなどのｐ形不純物を拡散しｐ形のチャネル拡散領域２を形成し、ついで、リンなどのｎ形不純物を拡散してｎ+形のソース領域３を形成する。
【００２８】
その後、図１（ｂ）にゲート電極のパターンが示されるような格子状の開口部を有するレジスト膜を半導体層表面全面に形成し、ＲＩＥなどのドライエッチングにより１.５μｍ程度の深さの凹溝を形成する。その後、レジスト膜を除去し、全面にポリシリコンを堆積して凹溝内にポリシリコンを埋め込み、エッチバックなどにより表面のポリシリコン膜を除去する。その後、９００℃程度で、３０分程度の熱処理を行うことにより、図２（ｂ）に示されるように、凹溝内にゲート電極５および０.０５μｍ程度の厚さのゲート酸化膜４を形成する。
【００２９】
ついで、図２（ｃ）に示されるように、半導体層の表面にＳｉＯ2などの絶縁膜６をＣＶＤ法などにより、０.５μｍ程度成膜し、ゲート電極５上を被覆し、その周囲にソース領域３が露出するように開口部６ａを形成する。そして、全面にＡｌなどの金属膜をスパッタリング法などにより３μｍ程度の厚さ成膜し、ソース電極７を形成する。
【００３０】
ついで、チッ素（Ｎ2）の雰囲気で、４００℃程度、３０分程度の熱処理を行うことにより、ソース電極７の金属材料が、図２（ｄ）に示されるように、半導体層のＳｉと合金化し、ソース領域３およびチャネル拡散領域２内にスパイクして、合金層７ａを形成する。この場合、前述のように、この熱処理の温度および時間により、スパイクの深さが変るため、チャネル拡散領域２内に入り込んでオーミックコンタクトが得られると共に、チャネル拡散領域２を突き抜けて半導体層１に達しないように熱処理の条件を制御する必要がある。その後、半導体基板１ａの裏面に、Ｔｉなどの金属をスパッタリングなどにより成膜して、ドレイン電極８を形成することにより、図１（ａ）に示されるトレンチ構造のＭＯＳＦＥＴが得られる。
【００３１】
なお、図２に示される例では、チャネル拡散領域２およびソース領域３用の拡散をしてから、凹溝を形成してゲート電極５を形成したが、半導体層１をエピタキシャル成長した後に、ゲート電極５形成してからチャネル拡散領域２およびソース領域３用の拡散を行ってもよい。
【００３２】
前述の例は、トレンチ構造のＭＯＳＦＥＴであったが、プレーナ型のＭＯＳＦＥＴの例が図３に示されている。このプレーナ型のＭＯＳＦＥＴを得るには、前述の例と同様に、ｎ+形の半導体基板１ａにｎ形の半導体層１をエピタキシャル成長し、その表面にゲート酸化膜４を介してゲート電極５を形成する。そして、そのゲート電極５をマスクとしてｐ形不純物を拡散し、ついでｎ形不純物を拡散することにより、等方的に、しかも最初に拡散した不純物は後の拡散でも再度拡散するため、チャネル拡散領域２は図３に示されるようにゲート電極５の下まで拡散し、ソース領域３との間に間隙部を有してゲート電極５の下にチャネル領域２ａが形成される。
【００３３】
そして、前述の例と同様に、全面に絶縁膜６を成膜し、ソース領域３を露出させる開口部６ａを形成してソース電極７を形成する。さらに、前述と同様の熱処理を行うことにより、スパイクさせ、チャネル拡散領域２およびソース領域３とオーミックコンタクトが得られる合金層７ａを形成し、半導体基板１ａの裏面にドレイン電極８を形成することにより、図３に示されるプレーナ型のＭＯＳＦＥＴが得られる。
【００３４】
前述の例は、縦型ＭＯＳＦＥＴの例であったが、この縦型ＭＯＳＦＥＴにさらにバイポーラトランジスタが作り込まれる絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）でも同様である。
【００３５】
【発明の効果】
本発明によれば、ＭＯＳＦＥＴのチャネル拡散領域とソース領域との両方にオーミックコンタクトを得るのに、チャネル拡散領域とソース領域とが縦方向に重なるように形成した部分の表面にソース電極を設け、その金属材料を下層のチャネル拡散領域までスパイクさせてオーミックコンタクトを得ているため、非常に小さな面積で両層にコンタクトさせることができる。その結果、単位面積当りのトランジスタセルの数を非常に増やすことができ、オン抵抗を１／２以下にすることができ、同じ動作電圧で電流を２倍以上に増やすことができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施形態であるトレンチ型ＭＯＳＦＥＴの断面および平面の説明図である。
【図２】図１に示されるＭＯＳＦＥＴの製造工程を示す断面説明図である。
【図３】本発明による半導体装置のプレーナ型の例を示す断面説明図である。
【図４】従来のプレーナ型ＭＯＳＦＥＴの構造を示す断面説明図である。
【図５】従来のトレンチ構造によるＭＯＳＦＥＴの構造を示す断面説明図である。
【符号の説明】
１    半導体層
２    チャネル拡散領域
３    ソース領域
４    ゲート酸化膜
５    ゲート電極
７    ソース電極
７ａ  合金層
【図１】
0004909465.tif 000002
【図２】
0004909465.tif 000003
【図３】
0004909465.tif 000004
【図４】
0004909465.tif 000005
【図５】
0004909465.tif 000006