(57)【特許請求の範囲】
【請求項１】
感光体を帯電させる帯電器と、帯電された感光体を露光する露光部と、前記露光部による露光により感光体に形成された潜像を現像剤で現像する現像器と、前記現像器に現像バイアス電圧を印加する現像バイアス電圧発生回路と、を有する画像形成装置において、
前記現像バイアス電圧発生回路は、
トランスと、
前記トランスの一次巻線の一端に接続されるコンデンサと、
前記トランスの一次巻線の他端に印加される電圧をオンオフする第１のスイッチング素子と、
前記トランスの一次巻線の他端とグランド間に接続される第２のスイッチング素子と、前記コンデンサを介して前記トランスの一次巻線の一端に印加される電圧をオンオフする第３のスイッチング素子と、
前記コンデンサとグランド間に接続される第４のスイッチング素子と、
前記第１のスイッチング素子と前記第３のスイッチング素子へ電圧を供給する電源と、
前記第１〜第４のスイッチング素子のオンオフと、前記電源から前記第１のスイッチング素子に印加する電圧と前記第３のスイッチング素子に印加する電圧を独立に制御する制御部と、
を有し、前記制御部は、正負のピーク電圧と正負の電圧の出力時間の比が異なるパルス列の間にパルスが出力されない休止期間を有する出力電圧が前記トランスの二次巻線から出力される様に、前記第１〜第４のスイッチング素子のオンオフと、前記第１のスイッチング素子及び前記第３のスイッチング素子に印加する電圧を制御することを特徴とする画像形成装置。
【請求項２】
前記電源と前記第１のスイッチング素子の間に接続される第１の電圧制御素子と、
前記電源と前記第３のスイッチング素子の間に接続される第２の電圧制御素子と、
を有し、前記制御部は、前記第１の電圧制御素子と前記第２の電圧制御素子を独立に制御することを特徴とする請求項１記載の画像形成装置。
【請求項３】
感光体を帯電させる帯電器と、帯電された感光体を露光する露光部と、前記露光部による露光により感光体に形成された潜像を現像剤で現像する現像器と、前記現像器に現像バイアス電圧を印加する現像バイアス電圧発生回路と、を有する画像形成装置において、
前記現像バイアス電圧発生回路は、
トランスと、
前記トランスの一次巻線の一端に接続されるコンデンサと、
前記トランスの一次巻線の他端に印加される電圧をオンオフする第１のスイッチング素子と、
前記トランスの一次巻線の他端とグランド間に接続される第２のスイッチング素子と、前記コンデンサを介して前記トランスの一次巻線の一端に印加される電圧をオンオフする第３のスイッチング素子と、
前記コンデンサとグランド間に接続される第４のスイッチング素子と、
前記第１のスイッチング素子と前記第３のスイッチング素子へ電圧を供給する電源と、
前記第１〜第４のスイッチング素子のオンオフと、前記電源から前記第１のスイッチング素子に印加する電圧と前記第３のスイッチング素子に印加する電圧を独立に制御する制御部と、
を有し、前記制御部は、前記第１のスイッチング素子に印加される電圧と前記第３のスイッチング素子に印加される電圧との比が、前記トランスの一次巻線の一端から他端に電圧を印加する時間と他端から一端へ電圧を印加する時間との比に一致する様に、前記第１〜第４のスイッチング素子のオンオフと、前記第１のスイッチング素子及び前記第３のスイッチング素子に印加する電圧を制御することを特徴とする画像形成装置。
【請求項４】
感光体を帯電させる帯電器と、帯電された感光体を露光する露光部と、前記露光部による露光により感光体に形成された潜像を現像剤で現像する現像器と、前記現像器に現像バイアス電圧を印加する現像バイアス電圧発生回路と、を有する画像形成装置において、
前記現像バイアス電圧発生回路は、
トランスと、
前記トランスの一次巻線の一端に接続されるコンデンサと、
前記トランスの一次巻線の他端に印加される電圧をオンオフする第１のスイッチング素子と、
前記トランスの一次巻線の他端とグランド間に接続される第２のスイッチング素子と、前記コンデンサを介して前記トランスの一次巻線の一端に印加される電圧をオンオフする第３のスイッチング素子と、
前記コンデンサとグランド間に接続される第４のスイッチング素子と、
前記第１のスイッチング素子と前記第３のスイッチング素子へ電圧を供給する電源と、
前記第１〜第４のスイッチング素子のオンオフと、前記電源から前記第１のスイッチング素子に印加する電圧と前記第３のスイッチング素子に印加する電圧を独立に制御する制御部と、
を有し、前記トランスの一次巻線の一端から他端へ電圧を印加する時間をｔｂとし、他端から一端へ電圧を印加する時間をｔａとし、前記トランスの二次巻線の出力電圧を時間ｔの関数Ｖａｃ（ｔ）で表わした場合に、前記制御部は
【数１】
0005084388.tif 000004
となるようにｔａとｔｂとの比を制御することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子写真式の複写機、プリンタ等の画像形成装置における現像バイアス等で用いる高圧電源回路に関するものである。
【背景技術】
【０００２】
一般に、電子写真方式や静電記録方式の画像形成装置が具備する現像装置では、磁性トナーを主成分とした一成分現像剤、もしくは非磁性トナーと磁性キャリアを主成分とした二成分現像剤が用いられている。特に、電子写真方式によりフルカラーやマルチカラー画像を形成するカラー画像形成装置では、画像の色味などの観点から、ほとんどの現像装置が二成分現像剤を使用している。
【０００３】
画像形成装置の現像装置による現像過程は、現像剤担持体に担持した現像剤で像担持体が担持した静電潜像の現像を行うために、現像剤担持体には直流電圧に交流電圧を重畳した高電圧を印加する。
【０００４】
しかしながら、現像間隙（感光体ドラムと現像スリーブ間の隙間）に高電圧を印加すると、記録紙上に図８に示すようなリング状又はスポット状の模様が生じる現象が発生することが確認されている（以下、リングマークと称する）。図８（Ａ）は背景部に生じるリングマーク、図８（Ｂ）は画像部に生じるリングマークである。このようなリングマークの発生は画質を著しく損ねてしまう。
【０００５】
リングマークの発生メカニズムを説明する。画像形成装置で記録紙に画像を形成する処理を繰り返すと、現像スリーブの表面がキャリア等で削られたり、金属ビス等からの金属粉が画像形成装置の稼動時の振動等により現像器内に混入してしまう。現像器に金属異物が混入すると、現像間隙が狭まり、金属異物と感光体表面との間で放電が発生する。リングマークの発生は、この放電現象に起因する。
【０００６】
このようなリングマーク発生原理から、図９に示す現像交流電圧の正の電圧Ｖｐ＋を小さくすると背景部に生じるリングマークの抑制に効果があることが確認されている。図９は、現像担持体、像担持体の表面電位を示し、現像剤の移動を表している。Ｖｄａｒｋは像担持体である感光ドラムに帯電器により一様に帯電され、露光部により露光されていない（現像されない）領域の表面電位であり、Ｖｌｉｇｈｔは露光部による露光されることにより形成された潜像の電位である。Ｖｄｃは現像直流発生器により現像剤担持体である現像スリーブに印加された直流電位であり、Ｖｐ＋、Ｖｐ−は現像交流発生器により、現像スリーブに印加される交流電圧の振幅値を示している。ここで、ＶｄｃとＶｌｉｇｈｔの電位差Ｖｃｏｎｔｒａｓｔの大きさが現像濃度、すなわち可視画像の濃度に作用し、ＶｄａｒｋとＶｄｃの電位差Ｖｂａｃｋは、非露光部が現像されないようにする（いわゆるかぶり防止）ための電位差である。Ｖｐ＋を小さくすることはＶｄａｒｋとＶｐ＋との電位差が小さくすることになり、結果的にリングマークを減少させる。また、高濃度領域と低濃度領域とが隣接していると、低濃度域の現像剤が高濃度域の潜像に持ってかれてしまい、本来現像されなくてはならない領域が現像されず、画像が抜けてしまう現象（以下白抜け）が発生することがある。この現象は、Ｖｐ−が大きい場合にＶｌｉｇｈｔとの電位差が大きくなり低濃度の潜像に対しても現像性が向上することが知られている。また、交流電圧が現像スリーブへ印加されることにより、現像スリーブから感光体へ現像剤を飛ばす方向の電界Ｖｐ−と感光体から現像スリーブへ現像剤を戻す電界Ｖｐ＋が交互に与えられ、現像ムラのないように現像剤が揺り動かされるような力を与えられている。従って、ＶｄｃとＶｌｉｇｈｔの電位差に対する現像性の均一化に効果がある。しかし、そのままでは、現像剤の白抜けが生じる傾向にある。それに対し、現像スリーブに現像バイアスと電圧してのパルス列の間に一定期間だけ交流電圧を印加しない休止期間（これをブランク期間と称す）を設けることで現像性が改善されることも知られている。
【０００７】
また、正の電圧Ｖｐ＋を出力している時間と負の電圧Ｖｐ−を出力している時間が異なり、Ｖｐ−の絶対値がＶｐ＋の絶対値よりも小さく、かつブランク期間を備えた偏デューティーブランクパルス波形（図１０）が現像性に優れている。偏デューティーブランクパルス波形を出力する手法としては、従来、図１１に示す高耐圧トランジスタを用いる方法が提案されている（例えば、特許文献１参照）。
【０００８】
この方法では、２種類の高圧直流電圧を発生するために、２つの昇圧平滑回路１００１，１００２を必要とし、高圧スイッチ回路においても正負のそれぞれの高電圧をスイッチするために双方に絶縁トランス、高耐圧トランジスタを必要としていた。従って、部品点数が増大するとともに、高圧リーク防止のために高圧部分のそれぞれの部品で、同電位にはならない部品同士を所定距離以上離す必要があり、基板の大型化及びコストアップを招くという問題点があった。特に高耐圧トランジスタは、高価である上に、実際には耐圧を稼ぐために二つの高耐圧トランジスタを直列に並べることで実現がなされていた。
【０００９】
そこで、図１２に示すように、デューティー５０％矩形波形を一定周期間隔で印加するブランクパルス波形（以下、デューティー５０％ブランクパルス波形）を発生する手法が用いられている。また、図１３に示すように、偏デューティーでブランク期間のない連続交流波形を高圧トランスの１次側で交流電圧波形を整形し、高耐圧トランジスタを用いないで高電圧交流波形を発生する手法が用いられている。
【００１０】
デューティー５０％ブランクパルス波形を出力する回路として、図１４に示すトランスの一次巻線を負荷とするＨブリッジ回路が知られている。図１４に示す回路において制御部は、決められたタイミングでスイッチング素子Ｑ１とＱ４にＯＮ信号を出力して現像スリーブ４−１に電圧Ｖｐ＋を印加する。また、スイッチング素子Ｑ３とＱ２にＯＮ信号を出力して現像スリーブ４−１に電圧Ｖｐ−を印加する。さらにスイッチング素子Ｑ１とＱ３にＯＮ信号を出力して０Ｖを発生させる。
【特許文献１】特開平０６−１３８７５５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、図１４の回路でデューティー５０％でない（偏デューティー）の指令値を必要とすることがある。例えば、Ｖｐ＋出力時間とＶｐ−出力時間の比が７０：３０（以下、偏デューティー７０％）のブランクパルス波形を出力すると、トランスには１周期の波形を出力した時点で、磁束ΔＢが発生する。この磁束ΔＢはリセットする期間がないため１周期ごとにΔＢずつ増加し、いずれ磁気飽和に至る。ゆえに偏デューティーの波形を使用することは困難であった。
【００１２】
また、偏デューティーの連続交流波形を出力する１例の回路として、図１５に示すようにＨブリッジ回路の負荷トランスの１次巻線に直列にコンデンサＣを挿入した回路が知られている。この回路において偏デューティー７０％パルス波形を出力すると、コンデンサＣ両端にかかる電位差は、定常状態において４／１０Ｖｉｎ  Ｖとなる。ゆえに、トランス１次巻線両端には、スイッチング素子Ｑ１、Ｑ４がＯＮのとき３／１０Ｖｉｎ  Ｖ、スイッチング素子Ｑ３、Ｑ２がＯＮのとき−７／１０Ｖｉｎ  Ｖの電圧がかかる。このとき印加パルスのＯＮ時間比７０：３０に対して発生する電圧の振幅は３０：７０となり、磁束は１周期でリセットされ、恒久的に偏デューティーの連続交流波形を出力可能である。
【００１３】
しかしながら、印加パルスにブランク期間をもうけた場合、コンデンサ両端にかかる電位差は、ブランク期間の印加電圧０Ｖの期間も含めて平滑化され、４／１０Ｖｉｎ  Ｖより必ず低い電圧となる。その結果、所望のＶｐ−、Ｖｐ＋を得ることができず、ブランク期間の長さに依存する波形しか得ることができなかった。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明の画像形成装置は、感光体を帯電させる帯電器と、帯電された感光体を露光する露光部と、前記露光部による露光により感光体に形成された潜像を現像剤で現像する現像器と、前記現像器に現像バイアス電圧を印加する現像バイアス電圧発生回路と、を有する画像形成装置において、前記現像バイアス電圧発生回路は、トランスと、前記トランスの一次巻線の一端に接続されるコンデンサと、前記トランスの一次巻線の他端に印加される電圧をオンオフする第１のスイッチング素子と、前記トランスの一次巻線の他端とグランド間に接続される第２のスイッチング素子と、前記コンデンサを介して前記トランスの一次巻線の一端に印加される電圧をオンオフする第３のスイッチング素子と、前記コンデンサとグランド間に接続される第４のスイッチング素子と、前記第１のスイッチング素子と前記第３のスイッチング素子へ電圧を供給する電源と、前記第１〜第４のスイッチング素子のオンオフと、前記電源から前記第１のスイッチング素子に印加する電圧と前記第３のスイッチング素子に印加する電圧を独立に制御する制御部と、を有し、前記制御部は、正負のピーク電圧と正負の電圧の出力時間の比が異なるパルス列の間にパルスが出力されない休止期間を有する出力電圧が前記トランスの二次巻線から出力される様に、前記第１〜第４のスイッチング素子のオンオフと、前記第１のスイッチング素子及び前記第３のスイッチング素子に印加する電圧を制御することを特徴とする。
また、本発明の画像形成装置は、感光体を帯電させる帯電器と、帯電された感光体を露光する露光部と、前記露光部による露光により感光体に形成された潜像を現像剤で現像する現像器と、前記現像器に現像バイアス電圧を印加する現像バイアス電圧発生回路と、を有する画像形成装置において、前記現像バイアス電圧発生回路は、トランスと、前記トランスの一次巻線の一端に接続されるコンデンサと、前記トランスの一次巻線の他端に印加される電圧をオンオフする第１のスイッチング素子と、前記トランスの一次巻線の他端とグランド間に接続される第２のスイッチング素子と、前記コンデンサを介して前記トランスの一次巻線の一端に印加される電圧をオンオフする第３のスイッチング素子と、前記コンデンサとグランド間に接続される第４のスイッチング素子と、前記第１のスイッチング素子と前記第３のスイッチング素子へ電圧を供給する電源と、前記第１〜第４のスイッチング素子のオンオフと、前記電源から前記第１のスイッチング素子に印加する電圧と前記第３のスイッチング素子に印加する電圧を独立に制御する制御部と、を有し、前記制御部は、前記第１のスイッチング素子に印加される電圧と前記第３のスイッチング素子に印加される電圧との比が、前記トランスの一次巻線の一端から他端に電圧を印加する時間と他端から一端へ電圧を印加する時間との比に一致する様に、前記第１〜第４のスイッチング素子のオンオフと、前記第１のスイッチング素子及び前記第３のスイッチング素子に印加する電圧を制御することを特徴とする。
また、本発明の画像形成装置は、感光体を帯電させる帯電器と、帯電された感光体を露光する露光部と、前記露光部による露光により感光体に形成された潜像を現像剤で現像する現像器と、前記現像器に現像バイアス電圧を印加する現像バイアス電圧発生回路と、を有する画像形成装置において、前記現像バイアス電圧発生回路は、トランスと、前記トランスの一次巻線の一端に接続されるコンデンサと、前記トランスの一次巻線の他端に印加される電圧をオンオフする第１のスイッチング素子と、前記トランスの一次巻線の他端とグランド間に接続される第２のスイッチング素子と、前記コンデンサを介して前記トランスの一次巻線の一端に印加される電圧をオンオフする第３のスイッチング素子と、前記コンデンサとグランド間に接続される第４のスイッチング素子と、前記第１のスイッチング素子と前記第３のスイッチング素子へ電圧を供給する電源と、前記第１〜第４のスイッチング素子のオンオフと、前記電源から前記第１のスイッチング素子に印加する電圧と前記第３のスイッチング素子に印加する電圧を独立に制御する制御部と、を有し、前記トランスの一次巻線の一端から他端へ電圧を印加する時間をｔｂとし、他端から一端へ電圧を印加する時間をｔａとし、前記トランスの二次巻線の出力電圧を時間ｔの関数Ｖａｃ（ｔ）で表わした場合に、前記制御部は
【数１】
0005084388.tif 000002
となるようにｔａとｔｂとの比を制御することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、偏デューティーのブランクパルス波形をトランスが磁気飽和を起こさず、かつ任意の振幅値またはデューティー比、ブランク期間において所望の出力を得ることができる。更に、前記像担持体に形成された潜像の現像をリングマーク、白抜けを効果的に抑制し、良好に行うことができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を用いて本発明に係る画像形成装置に関して詳しく説明する。
【００１７】
（第１の実施の形態）
図１は、本発明を適用した電子写真プロセスの画像形成装置の概略構成図である。この画像形成装置は、イエロー、マゼンタ、シアン、黒の４つの像形成ステーションを有している。同図において、符号の中の数字の後に付されたａ〜ｄはそれぞれイエロー、マゼンタ、シアン、黒の像形成部に対応する。従って、以降の説明では、ａ〜ｄを省略した形で説明する。１は像担持体である感光体、２は１次帯電器、３は露光部、４は現像器、５３ｄは１次転写ローラ、６はクリーナー、５１は中間転写ベルト、５５は中間転写ベルトクリーナー、５６，５７は２次転写ローラである。１次帯電器２によって感光体１が一様に帯電された後、画像信号に応じた露光が露光部３によってなされることにより、感光体１上に静電潜像が形成される。その後、現像器４によってトナー像が現像され、４個の感光体１上のトナー像は１次転写ローラによって中間転写ベルト５１に重ねて転写され、更に２次転写ローラによって記録材Ｐに転写される。感光体１上に残った転写残トナーはクリーナー６によって回収され、中間転写ベルト５１に残った転写残トナーは中間転写ベルトクリーナー５５によって回収される。記録材Ｐに転写されたトナー像は定着器７によって定着されることにより、カラー画像を得る。
【００１８】
図２は、現像バイアス電圧発生回路として機能する現像交流電圧発生回路の概略図である。Ｖｉｎは現像バイアス電圧発生回路に電圧を供給する駆動電源であり、２４Ｖである。Ｑ１、Ｑ２、Ｑ３、Ｑ４は、トランスＴ１の１次巻線とコンデンサＣ１を負荷にもつ、いわゆるＨブリッジ回路を構成する電子スイッチとして機能するスイッチング素子であり、ＦＥＴを用いている。コンデンサＣ１はトランスＴ１の一端Ｔｂに接続され、後述するように、交流電圧の正負の電圧の不平衡を吸収する機能を有する。スイッチング素子Ｑ１はトランスＴ１の一次巻線の他端Ｔａに印加される電圧をオンオフする第１のスイッチング素子として機能する。スイッチング素子Ｑ２はトランスＴ１の他端Ｔａとグランド（ＧＮＤ）間に接続され、トランスＴ１の他端Ｔａの電位を基準電位（グランド電位）に切り替える第２のスイッチング素子として機能する。スイッチング素子Ｑ３はコンデンサＣ１を介してトランスの一端Ｔｂに印加される電圧をオンオフする第３のスイッチング素子として機能する。スイッチング素子Ｑ４はコンデンサＣ１とグランド間に接続され、トランスＴ１の他端Ｔｂの電位を基準電位（グランド電位）に切り替える第４のスイッチング素子として機能する。Ｑ５、Ｑ６は、駆動電源Ｖｉｎからスイッチング素子Ｑ１，Ｑ２に印加される電圧Ｖａ、Ｖｂを所望の値にするために駆動されるトランジスタであり、第１の電圧制御素子、第２の電圧制御素子として機能する。なお、トランジスタＱ１、Ｑ２は、その出力特性がリニアである領域で駆動される。Ｃ２、Ｃ３は、トランジスタＱ１，Ｑ２のエミッタ電圧Ｖａ、Ｖｂを安定化するコンデンサ、Ｄ１、Ｄ２は、それぞれトランジスタＱ１，Ｑ２のベース・エミッタ間の電圧を制御するダイオードである。
【００１９】
トランスＴ１の二次巻線の一端は、負荷である現像スリーブ４−１に接続され、他端は現像直流電圧発生回路Ｖｄｃに接続されている。このような構成とすることで現像スリーブ４−１に直流と交流を重畳した高電圧を現像バイアス電圧として印加している。現像スリーブ４−１は、トナーとキャリアからなる現像剤を担持して回転し、感光ドラム１に形成された静電潜像との電位差によりトナーを感光ドラム１に付着させることにより現像する。制御部１００は、上位のコントローラ２００から、現像スリーブ４−１に印加する電圧Ｖｐ＋とＶｐ−の指令値  を与えられ、スイッチング素子Ｑ１〜Ｑ４のオンオフ及びトランジスタＱ５，Ｑ６のベース電圧をそれぞれ独立に制御する。制御部１００は、与えられた指令値（Ｖｐ＋、Ｖｐ−）に対し、ｎ２＊Ｖａ＝ｎ１＊Ｖｐ＋を満たすＶａがコンデンサＣ２の電位となるようにトランジスタＱ５のベース電圧を制御する。ｎ１はトランスＴ１の一次巻線の巻数、ｎ２はトランスＴ１の二次巻線の巻数を表している。
【００２０】
制御部１００は同様に、ｎ２＊Ｖｂ＝ｎ１＊Ｖｐ−を満たすＶｂがコンデンサＣ３の電位となるようにトランジスタＱ６のベース電圧を制御する。また、制御部１００は図１０に示す予め決められた交流電圧の周期ｔに対しＶａ：Ｖｂ（＝Ｖｐ＋：｜Ｖｐ−｜）＝ｔｂ：ｔａかつｔ＝ｔａ＋ｔｂを満たすｔａとｔｂを導出する。即ち、制御部１００は電圧Ｖａと電圧Ｖｂとの比が、期間ｔｂと期間ｔａとの比に一致するようなｔａ，ｔｂを求める。なお、期間ｔａではトランスＴ１の一次巻線の一端から他端Ｔａに電圧が印加され、期間ＴｂではトランスＴ１の一次巻線の他端Ｔａから一端Ｔｂに電圧が印加される。制御部１００は、スイッチング素子Ｑ１とＱ４のゲートにｔａ時間ＯＮ信号を与えて導通させ、スイッチング素子Ｑ３とＱ２のゲートにｔｂ時間ＯＮ信号を与えて導通させることで、所望のピーク電圧となる矩形波を得る。
【００２１】
また、制御部１００はスイッチング素子Ｑ１とＱ３のゲートにブランク時間ｔｂｌａｎｋだけＯＮ信号を与えてスイッチング素子Ｑ１とＱ３を導通さることでトランスＴ１の２次側の出力を０Ｖとすることができる。即ち、現像スリーブ４−１に交流電圧を印加しないブランク期間を設けることができる。なお、ブランク期間においてもコンデンサＣ１には、Ｖａ−Ｖｂの電位差が定常的にかかり、矩形波出力時は、ブランク期間を設けずに連続して矩形波を出力するときと同等の波形が得られる。
【００２２】
例えば、Ｖｐ＋＝６００Ｖ、Ｖｐ−＝−９００Ｖ、ｎ２／ｎ１＝５０、ｔ＝１００ｕｓのとき、
Ｖａ＝１２Ｖ、Ｖｂ＝１８Ｖ、ｔａ＝６０ｕｓ、ｔｂ＝４０ｕｓ
となり、偏デューティーが６０％となるブランクパルス波形を現像スリーブに印加することができる。
【００２３】
第１の実施の形態によれば、図１０に示すように、所定のブランク期間を有し、且つ所望のＶｐ＋、Ｖｐ−の矩形波電圧で、正と負の領域の面積が同一（正負の電力が同一）の波形を現像スリーブ４−１に印加することができる。
【００２４】
（第２の実施の形態）
現像スリーブ４−１と感光ドラム１との間隙は現像電圧発生回路の負荷としては、容量成分となる。従って、現像電圧発生回路に挿入される制限抵抗と負荷容量とから決まる時定数の影響で、発生される矩形波は目標とする矩形波に対して変化する。
【００２５】
図２に示す現像交流電圧発生回路の場合、厳密には、矩形波の立上がり速度と立下り速度には違いがあり、図４に示すような波形となる。現実には、負荷容量に対して十分大きな容量のコンデンサＣ１を備え、この負荷容量に対して、所望の電圧Ｖｐ＋、Ｖｐ−に対して、矩形波の立上りと立下りの傾きが許容できる量となるように制限抵抗値を選択すれば、負荷容量が不変の場合問題がない。しかし、感光ドラム１や現像器４の組み付けばらつきによる容量変化や、環境変化による容量変化によってはＶａ：Ｖｂ＝ｔｂ：ｔａという条件では、所望の出力電圧を得られない場合がある。特に負荷容量の値が見積もった値に対し増加したとき、デューティーが小さく振幅が大きい現像方向のＶｐ−の波形が顕著に歪んでしまう（図５）。印加パルスの正負の電圧の不平衡は、コンデンサＣ１の電圧変化で吸収されるので、ＤＣ成分の誤差にもつながる。
【００２６】
そこで、第２の実施の形態ではこの問題を解決できる現像交流電圧発生回路を提供する。第２の実施の形態における現像交流電圧発生回路の概略図を図３に示す。図２の回路と同一の電気部品に関しては同一の符号を付し、説明を省略する。
【００２７】
１１０はトランスＴ１の２次側の出力電圧を検知する電圧検知回路であり、抵抗Ｒ１、Ｒ２から構成される。
【００２８】
図７は図３の制御部１００が実行する現像スリーブへの印加パルスの補正処理を示すフローチャートである。この補正処理では、現像スリーブ４−１へ印加されるパルスの正と負の領域の不均衡を補正し、それぞれの領域の面積が等しくなる様にパルスのデューティを補正するものである。画像形成装置の初期の使用時または所定回数（例えば１００００回）の像形成ごとに、以下に示すデューティー調整を行う。制御部１００は、電圧検知回路１１０で検出した電圧を一定周期でサンプリングし（Ｓ１０１）、サンプリングされた電圧値から電圧Ｖｄｃを引いた値をサンプリングごとに積算していく（Ｓ１０２）。なお、サンプリングの周期は、現像スリーブ４−１に印加されるパルスの１周期よりも十分短い周期（例えば１／１０）とする。制御部１００は、現像スリーブ４−１に印加されるパルスの１周期分の積算値が終了したか否かを判断し（Ｓ１０３）、１周期分の積算が終了したら、積算値の絶対値が閾値ａより大きいか否かを判断する（Ｓ１０４）。なお、理想の積算値は０であるが、現実的には困難なので、許容できる閾値ａを用いている。積算値の絶対値が閾値ａ以下のとき、この調整処理を終了する。積算値の絶対値が閾値ａより大きいとき、制御部１００は１周期分の積算値が０より大きいか否かを判断する（Ｓ１０５）。１周期分の積算値が０より大きいとき、制御部１００はｔａ／（ｔａ＋ｔｂ）の値を減少させ（Ｓ１０６）、１周期分の積算値が０より小さいとき、ｔａ／（ｔａ＋ｔｂ）の値を増加させる（Ｓ１０７）。
【００２９】
以上の処理により得られたｔａ、ｔｂは、トランスの二次巻線の出力Ｖａｃを時間ｔの関数Ｖａｃ（ｔ）で表わした場合、Ｖａｃ（ｔ）をパルスの１周期Ｔａ＋Ｔｂで積分した値が０となる、即ち、
【００３０】
【数１】
0005084388.tif 000003
【００３１】
となるように調整されたデューティー比となる。
【００３２】
制御部１００は、導出されたｔａとｔｂに基づき、ｔａ時間スイッチング素子Ｑ１とＱ４のゲートにＯＮ信号を与えて導通させ、ｔｂ時間スイッチング素子Ｑ３とＱ２のゲートにＯＮ信号を与えて導通させることで、トランスＴ１の二次側に所望の電圧ピークの矩形波を出力させる。また、あらかじめ決められたブランク時間ｔｂｌａｎｋの間スイッチング素子Ｑ１とＱ３のゲートにＯＮ信号を与えて導通さることで、トランスＴ１の二次側の出力を０Ｖとする。これにより、図６に示すような、パルスの正負の領域の面積が等しく、所定のブランク期間を有し、且つ所望のＶｐ＋、Ｖｐ−の矩形波電圧を現像スリーブ４−１に印加することができる。
【図面の簡単な説明】
【００３３】
【図１】画像形成装置の画像形成部の構成図
【図２】第１の実施の形態における現像交流電圧発生回路を示す図
【図３】第２の実施の形態における現像交流電圧発生回路を示す図
【図４】偏デューティーブランクパルス波形を示す図
【図５】偏デューティーブランクパルス波形を示す図
【図６】偏デューティーブランクパルス波形を示す図
【図７】印加パルスの補正処理を示すフローチャート
【図８】リングマークの概念図
【図９】感光ドラムの電位を示す図
【図１０】偏デューティーブランクパルス波形を示す図
【図１１】従来の偏デューティーブランクパルス波形出力回路を示す図
【図１２】デューティー５０％ブランクパルス波形を示す図
【図１３】偏デューティーパルス波形を示す図
【図１４】従来のデューティー５０％ブランクパルス波形出力回路を示す図
【図１５】従来の偏デューティーパルス波形出力回路を示す図
【符号の説明】
【００３４】
１，１ａ，１ｂ，１ｃ，１ｄ  感光体
２，２ａ，２ｂ，２ｃ，２ｄ  帯電器
３，３ａ，３ｂ，３ｃ，３ｄ  露光部
４，４ａ，４ｂ，４ｃ，４ｄ  現像器
４−１  現像スリーブ
Ｑ１，Ｑ２，Ｑ３，Ｑ４  スイッチング素子
１００  制御部
【図１】
0005084388.tif 000005
【図２】
0005084388.tif 000006
【図３】
0005084388.tif 000007
【図４】
0005084388.tif 000008
【図５】
0005084388.tif 000009
【図６】
0005084388.tif 000010
【図７】
0005084388.tif 000011
【図８】
0005084388.tif 000012
【図９】
0005084388.tif 000013
【図１０】
0005084388.tif 000014
【図１１】
0005084388.tif 000015
【図１２】
0005084388.tif 000016
【図１３】
0005084388.tif 000017
【図１４】
0005084388.tif 000018
【図１５】
0005084388.tif 000019