【手続補正書】
【提出日】平成30年3月15日(2018.3.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
キャッシュデータをキャッシュにプリフェッチするための適応キャッシュプリフェッチ回路であって、
キャッシュミスに基づいて、少なくとも1つのミス状態手段を更新するためのミス追跡手段であって、前記キャッシュミスが、少なくとも1つの第1の専用プリフェッチポリシーが適用されるキャッシュ内の少なくとも1つの第1の専用キャッシュセットと、前記少なくとも1つの第1の専用プリフェッチポリシーとは異なる少なくとも1つの第2の専用プリフェッチポリシーが適用される前記キャッシュ内の少なくとも1つの第2の専用キャッシュセットとにおける、アクセスされたキャッシュエントリから生じる、ミス追跡手段と、
前記ミス追跡手段の前記少なくとも1つのミス状態手段に基づいて、前記少なくとも1つの第1の専用プリフェッチポリシーおよび前記少なくとも1つの第2の専用プリフェッチポリシーの中からプリフェッチポリシーを選択するためのプリフェッチフィルタ手段と
を備える適応キャッシュプリフェッチ回路。
【請求項２】
前記ミス追跡手段は、少なくとも1つの第1の専用プリフェッチポリシーが適用されるキャッシュ内の少なくとも1つの第1の専用キャッシュセットと、前記少なくとも1つの第1の専用プリフェッチポリシーとは異なる少なくとも1つの第2の専用プリフェッチポリシーが適用される前記キャッシュ内の少なくとも1つの第2の専用キャッシュセットとにおける、アクセスされたキャッシュエントリから生じるキャッシュミスに基づいて、少なくとも1つのミス状態を更新するように構成されたミス追跡回路であり、
前記プリフェッチフィルタ手段は、前記ミス追跡回路の前記少なくとも1つのミス状態に基づいて、前記少なくとも1つの第1の専用プリフェッチポリシーおよび前記少なくとも1つの第2の専用プリフェッチポリシーの中からプリフェッチポリシーを選択するように構成されたプリフェッチフィルタである、
請求項1に記載の適応キャッシュプリフェッチ回路。
【請求項３】
前記少なくとも1つの第1の専用プリフェッチポリシーが、第1の専用プリフェッチポリシーから成り、
前記少なくとも1つの第2の専用プリフェッチポリシーが、第2の専用プリフェッチポリシーから成り、
前記プリフェッチフィルタが、前記ミス追跡回路の前記少なくとも1つのミス状態に基づいて、前記少なくとも1つの第1の専用プリフェッチポリシーおよび前記少なくとも1つの第2の専用プリフェッチポリシーの中から前記プリフェッチポリシーを選択するように構成される、
請求項2に記載の適応キャッシュプリフェッチ回路。
【請求項４】
前記第1の専用プリフェッチポリシーが、非プリフェッチポリシーから成り、
前記第2の専用プリフェッチポリシーが、常時プリフェッチポリシーから成る、
請求項3に記載の適応キャッシュプリフェッチ回路。
【請求項５】
前記プリフェッチフィルタが、プリフェッチ制御回路によって発行された、前記キャッシュを充填させるためのプリフェッチ要求に適用されるべき前記プリフェッチポリシーを選択するようにさらに構成される、または、
前記ミス追跡回路が、少なくとも1つのミスカウンタから成り、前記少なくとも1つのミス状態が、少なくとも1つのミスカウントから成り、
前記少なくとも1つのミスカウンタが、前記少なくとも1つの第1の専用キャッシュセットおよび前記少なくとも1つの第2の専用キャッシュセットにおける前記アクセスされたキャッシュエントリから生じる前記キャッシュミスに基づいて、前記少なくとも1つのミスカウントを更新するように構成され、
前記プリフェッチフィルタが、前記少なくとも1つのミスカウンタの前記少なくとも1つのミスカウントに基づいて、前記少なくとも1つの第1の専用プリフェッチポリシーおよび前記少なくとも1つの第2の専用プリフェッチポリシーの中から前記プリフェッチポリシーを選択するように構成される、
請求項2に記載の適応キャッシュプリフェッチ回路。
【請求項６】
前記ミス追跡回路が、ミス飽和インジケータから成り、前記少なくとも1つのミス状態が、ミス状態から成り、
前記ミス飽和インジケータが、前記少なくとも1つの第1の専用キャッシュセットおよび前記少なくとも1つの第2の専用キャッシュセットにおける前記アクセスされたキャッシュエントリから生じる前記キャッシュミスに基づいて、前記ミス状態を更新するように構成され、
前記プリフェッチフィルタが、前記ミス飽和インジケータの前記ミス状態に基づいて、前記少なくとも1つの第1の専用プリフェッチポリシーおよび前記少なくとも1つの第2の専用プリフェッチポリシーの中から前記プリフェッチポリシーを選択するように構成される、
請求項2に記載の適応キャッシュプリフェッチ回路。
【請求項７】
前記ミス飽和インジケータが、ミス飽和カウンタから成り、前記ミス状態が、ミス飽和カウントから成り、
前記ミス飽和カウンタが、前記少なくとも1つの第1の専用キャッシュセットおよび前記少なくとも1つの第2の専用キャッシュセットにおける前記アクセスされたキャッシュエントリから生じる前記キャッシュミスに基づいて、前記ミス飽和カウントを更新するように構成され、
前記プリフェッチフィルタが、前記ミス飽和カウンタの前記ミス飽和カウントに基づいて、前記少なくとも1つの第1の専用プリフェッチポリシーおよび前記少なくとも1つの第2の専用プリフェッチポリシーの中から前記プリフェッチポリシーを選択するように構成される、
請求項6に記載の適応キャッシュプリフェッチ回路。
【請求項８】
前記ミス飽和カウンタが、
前記少なくとも1つの第1の専用プリフェッチポリシーが適用される前記キャッシュ内の前記少なくとも1つの第1の専用キャッシュセットにおける前記アクセスされたキャッシュエントリから生じる前記キャッシュミスに基づいて、前記ミス飽和カウントを増分または減分することによって、前記ミス飽和カウントを更新し、
前記少なくとも1つの第1の専用プリフェッチポリシーとは異なる前記少なくとも1つの第2の専用プリフェッチポリシーが適用される前記キャッシュ内の前記少なくとも1つの第2の専用キャッシュセットにおける前記アクセスされたキャッシュエントリから生じる前記キャッシュミスに基づいて、前記ミス飽和カウントをそれぞれ減分または増分することによって、前記ミス飽和カウントを更新する
ように構成されることによって、前記ミス飽和カウントを更新するように構成される、または、
前記プリフェッチフィルタが、前記ミス飽和カウンタの前記ミス飽和カウント内の少なくとも1つの有効ビットに基づいて、選択的に前記少なくとも1つの第1の専用プリフェッチポリシーおよび前記少なくとも1つの第2の専用プリフェッチポリシーの中から、プリフェッチ制御回路によって発行されたプリフェッチ要求に適用されるべき前記プリフェッチポリシーを選択しないようにさらに構成される、請求項7に記載の適応キャッシュプリフェッチ回路。
【請求項９】
前記ミス追跡回路が、各々がミス状態を含む複数のミスインジケータから成り、前記複数のミスインジケータの各々が、前記少なくとも1つの第1の専用キャッシュセットおよび前記少なくとも1つの第2の専用キャッシュセットの中の専用キャッシュセットに関連付けられ、
前記複数のミスインジケータがそれぞれ、前記キャッシュ内の前記少なくとも1つの第1の専用キャッシュセットおよび前記少なくとも1つの第2の専用キャッシュセットの中の前記専用キャッシュセットにおける前記アクセスされたキャッシュエントリから生じる前記キャッシュミスに基づいて、関連するミス状態を更新するようにさらに構成され、
前記プリフェッチフィルタが、前記複数のミスインジケータにおける前記少なくとも1つのミス状態の比較に基づいて、前記少なくとも1つの第1の専用プリフェッチポリシーおよび前記少なくとも1つの第2の専用プリフェッチポリシーの中から前記プリフェッチポリシーを選択するように構成される、または
前記プリフェッチフィルタが、前記ミス追跡回路の前記少なくとも1つのミス状態に基づいて、選択的に前記少なくとも1つの第1の専用プリフェッチポリシーおよび前記少なくとも1つの第2の専用プリフェッチポリシーの中から前記プリフェッチポリシーを選択しないようにさらに構成される、請求項2に記載の適応キャッシュプリフェッチ回路。
【請求項１０】
前記プリフェッチフィルタが、前記少なくとも1つの第1の専用プリフェッチポリシーまたは前記少なくとも1つの第2の専用プリフェッチポリシーを常に選択しないようにさらに構成される、または、
前記プリフェッチフィルタが、
前記ミス追跡回路の前記少なくとも1つのミス状態に基づいて、前記少なくとも1つの第1の専用プリフェッチポリシーまたは前記少なくとも1つの第2の専用プリフェッチポリシーが、プリフェッチ制御回路によって発行されたプリフェッチ要求に適用されるべきかどうかを確率的に判断し、
前記確率的な判断に基づいて、前記プリフェッチ制御回路によって発行された前記プリフェッチ要求に適用されるべき前記少なくとも1つの第1の専用プリフェッチポリシーまたは前記少なくとも1つの第2の専用プリフェッチポリシーを選択する
ようにさらに構成される、または、
適応キャッシュプリフェッチ回路が、
各々が1つまたは複数のキャッシュエントリを記憶するように構成された複数のキャッシュセットを含む前記キャッシュであって、前記複数のキャッシュセットが、
前記少なくとも1つの第1の専用プリフェッチポリシーに基づいて、プリフェッチされたキャッシュデータを受信するように構成された前記少なくとも1つの第1の専用キャッシュセットと、
前記少なくとも1つの第2の専用プリフェッチポリシーに基づいて、前記プリフェッチされたキャッシュデータを受信するように構成された前記少なくとも1つの第2の専用キャッシュセットと、
前記少なくとも1つの第1の専用プリフェッチポリシーまたは前記少なくとも1つの第2の専用プリフェッチポリシーのいずれかに基づいて、前記プリフェッチされたキャッシュデータを受信するように構成された少なくとも1つのフォロワキャッシュセットと
を含む、前記キャッシュと、
メモリアドレスを含むメモリアクセス要求を受信し、前記メモリアドレスに対応するキャッシュエントリが前記キャッシュに含まれるかどうかを判断するように構成されたキャッシュコントローラと、
前記プリフェッチポリシーに従って前記プリフェッチされたキャッシュデータを前記キャッシュ内の前記複数のキャッシュセットにプリフェッチするためのプリフェッチ要求を発行するように構成されたプリフェッチ制御回路と
を備える、請求項2に記載の適応キャッシュプリフェッチ回路。
【請求項１１】
集積回路(IC)の中に配設される、または、
セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、モバイルフォン、セルラーフォン、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、携帯情報端末(PDA)、モニタ、コンピュータモニタ、テレビジョン、チューナー、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、およびポータブルデジタルビデオプレーヤから成る群から選択されたデバイスに統合される、請求項1に記載の適応キャッシュプリフェッチ回路。
【請求項１２】
専用キャッシュセットにおける専用プリフェッチポリシーを競合させることに基づいた適応キャッシュプリフェッチングの方法であって、
キャッシュ内でアドレス指定されるべきメモリアドレスを含むメモリアクセス要求を受信するステップと、
前記メモリアドレスに対応する、前記キャッシュ内の複数のキャッシュエントリの中のアクセスされたキャッシュエントリが、前記キャッシュに含まれるかどうかを判断することによって、前記メモリアクセス要求がキャッシュミスであるかどうかを判断するステップと、
少なくとも1つの第1の専用プリフェッチポリシーが適用される前記キャッシュ内の少なくとも1つの第1の専用キャッシュセットと、前記少なくとも1つの第1の専用プリフェッチポリシーとは異なる少なくとも1つの第2の専用プリフェッチポリシーが適用される前記キャッシュ内の少なくとも1つの第2の専用キャッシュセットとにおける、前記アクセスされたキャッシュエントリから生じる前記キャッシュミスに基づいて、ミス追跡回路の少なくとも1つのミス状態を更新するステップと、
キャッシュデータを前記キャッシュ内の複数のキャッシュセットの中のフォロワキャッシュセットにおけるキャッシュエントリにプリフェッチするためのプリフェッチ要求を発行するステップと、
前記ミス追跡回路の前記少なくとも1つのミス状態に基づいて、前記少なくとも1つの第1の専用プリフェッチポリシーおよび前記少なくとも1つの第2の専用プリフェッチポリシーの中から、前記プリフェッチ要求に適用されるべきプリフェッチポリシーを選択するステップと、
前記選択されたプリフェッチポリシーに基づいて、前記プリフェッチされたキャッシュデータを前記フォロワキャッシュセットにおける前記キャッシュエントリに充填するステップと
を含む方法。
【請求項１３】
前記ミス追跡回路の前記少なくとも1つのミス状態を更新するステップが、
非プリフェッチポリシーが適用される前記キャッシュ内の前記少なくとも1つの第1の専用キャッシュセットにおける前記アクセスされたキャッシュエントリから生じる前記キャッシュミスに基づいて、前記ミス追跡回路の前記少なくとも1つのミス状態を更新するステップと、
常時プリフェッチポリシーが適用される前記キャッシュ内の前記少なくとも1つの第2の専用キャッシュセットにおける前記アクセスされたキャッシュエントリから生じる前記キャッシュミスに基づいて、前記ミス追跡回路の前記少なくとも1つのミス状態を更新するステップと
を含む、または、
前記方法が、前記選択されたプリフェッチポリシーとしての前記少なくとも1つの第1の専用プリフェッチポリシーまたは前記選択されたプリフェッチポリシーとしての前記少なくとも1つの第2の専用プリフェッチポリシーを無視するステップをさらに含み、
前記方法が、前記少なくとも1つの第1の専用プリフェッチポリシーまたは前記少なくとも1つの第2の専用プリフェッチポリシーが前記選択されたプリフェッチポリシーとして選択されるべきかどうかを確率的に判断するステップをさらに含み、
記プリフェッチされたキャッシュデータを充填するステップが、前記確率的に判断されたプリフェッチポリシーに基づいて、前記プリフェッチされたキャッシュデータを前記フォロワキャッシュセットにおける前記キャッシュエントリに充填するステップを含む、
請求項12に記載の方法。
【請求項１４】
前記ミス追跡回路の前記少なくとも1つのミス状態を更新するステップが、前記少なくとも1つの第1の専用プリフェッチポリシーが適用される前記キャッシュ内の前記少なくとも1つの第1の専用キャッシュセットと、前記少なくとも1つの第1の専用プリフェッチポリシーとは異なる前記少なくとも1つの第2の専用プリフェッチポリシーが適用される前記キャッシュ内の前記少なくとも1つの第2の専用キャッシュセットとにおける、前記アクセスされたキャッシュエントリから生じる前記キャッシュミスに基づいて、少なくとも1つのミスカウンタの少なくとも1つのミスカウントを更新するステップを含み、
前記プリフェッチポリシーを選択するステップが、前記少なくとも1つのミスカウンタの前記少なくとも1つのミスカウントに基づいて、前記少なくとも1つの第1の専用プリフェッチポリシーおよび前記少なくとも1つの第2の専用プリフェッチポリシーの中から、前記プリフェッチ要求に適用されるべき前記プリフェッチポリシーを選択するステップを含む、
請求項12に記載の方法。
【請求項１５】
プロセッサベースの適応キャッシュプリフェッチ回路に、請求項12〜14のいずれか一項に記載の方法を実行させるコンピュータ実行可能命令を記憶した非一時的コンピュータ可読記憶媒体。