(57)【特許請求の範囲】
【請求項１】
第１の給電ラインを介して電源に接続され、前記第１の給電ラインを介して前記電源から供給された電源電圧に基づいて電子部品に供給する電圧を生成し、前記生成した電圧を第２の給電ラインを介して前記電子部品に供給する制御回路と、
前記電源電圧の異常を検知して電源電圧異常検知信号を出力する電源電圧異常検知手段と、
前記第１の給電ラインに接続され、前記電源電圧異常検知手段から出力された前記電源電圧異常検知信号に応動してオフ状態となり、前記第１の給電ラインを遮断する第１のスイッチ手段と、
前記第１の給電ラインの遮断後に、前記制御回路が動作し得る電圧を前記制御回路に供給するキャパシタと、
前記電子部品と接地部位との間に接続され、常時はオフ状態にある第２のスイッチ手段と、
を備え、
前記制御回路は、前記第１のスイッチ手段による前記第１の給電ラインの遮断に対応して、前記電子部品をリセットするとともに、前記第２のスイッチ手段をオン状態として前記電子部品の残留電荷を放電させるように構成されている、
ことを特徴とする電源遮断起動制御装置。
【請求項２】
前記第１のスイッチ手段は、前記電源の起動時にオン状態になり、
前記制御回路は、前記電源電圧が予め定められた電圧に達してから予め定められた時間の経過後に、前記電子部品に前記生成した電圧を供給するように構成され、
前記電源電圧異常検知信号は、少なくとも前記予め定められた時間が経過するまでマスキングされている、
ことを特徴とする請求項１に記載の電源遮断起動制御装置。
【請求項３】
前記制御回路は、タイマを備え、
前記予め定められた時間は、前記タイマにより設定される、
ことを特徴とする請求項２に記載の電源遮断起動制御装置。
【請求項４】
前記電源電圧異常検知手段は、
前記電源電圧に基づいて基準電圧を生成する基準電圧生成回路と、
前記基準電圧生成回路により生成された前記基準電圧と、前記電源電圧に対応した検知電圧と、の比較に基づいて前記電源電圧異常検知信号を出力する比較手段と、
を備えている、
ことを特徴とする請求項１から３のうちの何れか一項に記載の電源遮断起動制御装置。
【請求項５】
前記制御回路と前記電源電圧異常検知手段は、電源遮断起動手段の少なくとも一部分を構成し、
前記キャパシタは、前記電源遮断起動手段の内部に設けられている、
ことを特徴とする請求項１から４のうちの何れか一項に記載の電源遮断起動制御装置。
【請求項６】
前記制御回路と前記電源電圧異常検知手段は、電源遮断起動手段の少なくとも一部分を構成し、
前記キャパシタは、前記電源遮断起動手段の外部に設けられている、
ことを特徴とする請求項１から４のうちの何れか一項に記載の電源遮断起動制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、電源遮断起動制御装置に関するものである。
【背景技術】
【０００２】
近年、ＩＣＴ（Ｉｎｆｏｒｍａｔｉｏｎ  ａｎｄ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｔｅｃｈｎｏｌｏｇｙ）端末としての機能を有するコネクテッド・カー（ｃｏｎｎｅｃｔｅｄ  ｃａｒ）の開発が進んでいる。コネクテッド・カーに搭載された電子機器と外部の電子機器との間で様々な情報の送受信が行なわれるので、コネクテッド・カーで取り扱われる情報の量および情報に対する処理量は膨大となる。したがって、コネクテッド・カーに設けられるＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｎｔｒｏｌ  ｕｎｉｔ）には、マイクロコンピュータ（ｍｉｃｒｏｃｏｍｐｕｔｅｒ）の他に、さまざまな集積回路などの電子回路、および電子部品が搭載されている。
【０００３】
電子部品は、その基板上に残留電荷を残したまま電源が遮断されると、次回の電源の起動時に予期せぬ起動不良を誘発し、あるいはセルフ・ターンオン（ｓｅｌｆ  ｔｕｒｎｏｎ）を発生することがある。したがって、集積回路などの電子回路、および電子部品に対する電源の遮断および起動には十分な配慮が必要である。
【０００４】
たとえば、特許文献1には、複数の電気経路それぞれについて、電気経路のインピーダンスが、ＭＯＳＦＥＴ（Ｍｅｔａｌ―Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの駆動対象スイッチの寄生容量を介して、電気経路に流れ込んだ電荷により上昇した電位差が閾値電圧未満となるインピーダンスとされた構成を備え、複数の駆動対象スイッチのうち、少なくとも２つの駆動対象スイッチの閾値電圧が互いに異なっている場合であっても、駆動対象スイッチのセルフ・ターンオンの発生を抑制することができるようにしたスイッチ駆動回路が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１９−１２５９８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示された従来のスイッチ駆動回路によれば、駆動対象スイッチのセルフ・ターンオンの発生を抑制できるとしても、基板上に残留電荷を残したまま電源が遮断されてしまうと、次回の電源の起動時に、電子部品としての駆動対象スイッチに予期せぬ起動不良を誘発する可能性がある。
【０００７】
本願は、上記のような課題を解決するための技術を開示するものであり、電子部品に不具合を発生させることなく、電子部品に対する電源の遮断と起動を行うことができる電源遮断起動制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願に開示される電源遮断起動制御装置は、
第１の給電ラインを介して電源に接続され、前記第１の給電ラインを介して前記電源から供給された電源電圧に基づいて電子部品に供給する電圧を生成し、前記生成した電圧を第２の給電ラインを介して前記電子部品に供給する制御回路と、
前記電源電圧の異常を検知して電源電圧異常検知信号を出力する電源電圧異常検知手段と、
前記第１の給電ラインに接続され、前記電源電圧異常検知手段から出力された前記電源電圧異常検知信号に応動してオフ状態となり、前記第１の給電ラインを遮断する第１のスイッチ手段と、
前記第１の給電ラインの遮断後に、前記制御回路が動作し得る電圧を前記制御回路に供給するキャパシタと、
前記電子部品と接地部位との間に接続され、常時はオフ状態にある第２のスイッチ手段と、
を備え、
前記制御回路は、前記第１のスイッチ手段による前記第１の給電ラインの遮断に対応して、前記電子部品をリセットするとともに、前記第２のスイッチ手段をオン状態として前記電子部品の残留電荷を放電させるように構成されている、
ことを特徴とする。
【発明の効果】
【０００９】
本願に開示される電源遮断起動制御装置によれば、電子部品に悪影響を与えることなく、電源の遮断と起動を実現する電源遮断起動制御装置が得られる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１による電源遮断起動制御装置の回路構成図である。
【図２】実施の形態１による電源遮断起動制御装置における、通常動作時の給電ラインを示す説明図である。
【図３】実施の形態１による電源遮断起動制御装置における、バッテリ異常時の給電ラインを示す説明図である。
【図４】実施の形態１による電源遮断起動制御装置における、電源起動時のそれぞれの電圧もしくは信号の状態を示すタイミングチャートである。
【図５】実施の形態１による電源遮断起動制御装置における、電源電圧異常時のそれぞれの電圧もしくは信号の状態を示すタイミングチャートである。
【図６】実施の形態２による電源遮断起動制御装置の回路構成図である。
【図７】実施の形態２による電源遮断起動制御装置における、通常動作時の給電ラインを示す説明図である。
【図８】実施の形態２による電源遮断起動制御装置における、電源電圧異常時の給電ラインを示す説明図である。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照して、本願が開示する電源遮断起動制御装置について、詳細に説明する。ただし、以下に示す各実施の形態は一例であり、これらの実施の形態によって、本願の電源遮断起動制御装置が限定されるものではない。
【００１２】
実施の形態１．
図１は、実施の形態１による電源遮断起動制御装置の回路構成図であって、コネクティング・カーに搭載されている例を示している。図１に示す電源遮断起動制御装置１００は、電子部品としてのＭＣＵ（Ｍｉｃｒｏ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）と、電子部品としてのＳＯＣ（Ｓｙｓｔｅｍ  ｏｎ  ａ  Ｃｈｉｐ）と、に供給する電源の遮断と起動を制御する機能を有するが、ＭＣＵ、ＳＯＣに限らず、その他の電子部品に供給する電源の遮断と起動を制御する装置としても適用することが可能である。
【００１３】
図１において、電源としてのバッテリ１は、給電ラインＬ１を介して、ＭＣＵ２とＳＯＣ３に電圧を供給する後述の電源遮断起動制御装置１００に電源電圧を供給する他に、給電ラインＬ１を介して並列接続された半導体集積回路などの複数の電子回路ＩＣ１、ＩＣ２、・・・、ＩＣｎに電源電圧を供給する。なお、給電ラインＬ１は、第１の給電ラインを構成する。
【００１４】
電源遮断起動制御装置１００は、後述するように、電子部品としてのＭＣＵ２とＳＯＣ３とに電圧を供給するとともに、給電ラインＬ１を遮断することで、電源としてのバッテリ１を電源遮断起動制御装置１００から遮断し、さらに、給電ラインＬ１を接続することで、電源としてのバッテリ１を電源遮断起動制御装置１００に接続するように構成されている。ここで、給電ラインＬ１の遮断は、電子部品としてのＭＣＵ２、およびＳＯＣ３に対する電源の遮断と同義であり、給電ラインの接続は、電子部品としてのＭＣＵ２、およびＳＯＣ３に対する電源の起動と同義であるとする。なお、電源遮断起動制御装置１００の後段に接続される電子部品は、ＭＣＵ２およびＳＯＣ３以外の電子部品であってもよい。
【００１５】
電源遮断起動制御装置１００は、電源遮断起動手段ＰＭＩＣと、バッテリ１の異常時にバッテリ１から電源遮断起動手段ＰＭＩＣへの給電ラインＬ１を遮断するためのスイッチ手段Ｍ１と、電源遮断起動手段ＰＭＩＣからＭＣＵ２への給電ラインＬ２に接続されたスイッチ手段Ｍ２と、スイッチ手段Ｍ１のゲート電圧Ｖｍｇを固定するための抵抗Ｒｅ1、および抵抗Ｒｅ２と、電源遮断起動手段ＰＭＩＣからＳＯＣ３への給電ラインＬ３に接続されたスイッチ手段Ｍ３と、スイッチ手段Ｍ１の開閉を制御するスイッチング素子としてのトランジスタＴ１と、電源遮断起動手段ＰＭＩＣの外部に設けられた電圧保持用のピン・キャパシタ（ｐｉｎ  ｃａｐａｃｉｔｏｒ）としてのキャパシタＣｅと、を備えている。なお、給電ラインＬ２、Ｌ３は、第２の給電ラインを構成し、スイッチ手段Ｍ１は、第１のスイッチ手段を構成し、スイッチ手段Ｍ２、Ｍ３は、第２のスイッチ手段を構成する。
【００１６】
電源遮断起動手段ＰＭＩＣは、その内部に設けられたキャパシタＣｉと、基準電圧生成回路４と、タイマ５を有する制御回路６と、比較手段としてのコンパレータ７と、コンパレータ７のマイナス側の入力端子に接続された分圧抵抗Ｒｉ１、Ｒｉ２を備えている。コンパレータ７のプラス側の入力端子には、基準電圧生成回路４の出力端子が接続されている。基準電圧生成回路４と、分圧抵抗Ｒｉ１、Ｒｉ２と、コンパレータ７は、電源電圧異常検知手段を構成している。
【００１７】
スイッチ手段Ｍ１、スイッチ手段Ｍ２、およびスイッチ手段Ｍ３は、たとえば、逆接続防止ダイオードを備えた電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）により構成されている。トランジスタＴ１は、後述するように、バッテリ１の異常が検出されたときに、バッテリ１から電源遮断起動手段ＰＭＩＣへの給電ラインＬ１をスイッチ手段Ｍ１により遮断するように、スイッチ手段Ｍ１をオン状態にさせる。
【００１８】
キャパシタＣｅは、バッテリ１の出力電圧である電源電圧が正常である通常動作時には、バッテリ１から給電ラインＬ１を介して充電され、バッテリ１の出力電圧に対応した電圧に充電される。キャパシタＣｉは、バッテリ１の出力電圧である電源電圧が正常である通常動作時には、電源遮断起動手段ＰＭＩＣの入力端子としてのＶｂ端子の電圧Ｖｂｖ（以下、Ｖｂ端子電圧と称する）に基づいて充電され、Ｖｂ端子電圧Ｖｂｖに対応した電圧に充電されている。
【００１９】
基準電圧生成回路４は、キャパシタＣｉを電圧供給源として基準電圧Ｖｂｇｒを生成し、出力端子から基準電圧Ｖｂｇｒをコンパレータ７のプラス側の入力端子に入力する。コンパレータ７は、プラス側の入力端子に入力された基準電圧生成回路４からの基準電圧Ｖｂｇｒと、マイナス側の入力端子に入力された検知電圧Ｖｒと、を比較し、検知電圧Ｖｒが基準電圧Ｖｂｇｒを下回ったときに、電源電圧異常検知信号Ｃｍ１を生成してトランジスタＴ１のベースに入力する。検知電圧Ｖｒは、Ｖｂ端子電圧Ｖｂｖ、したがって、バッテリ１の出力電圧である電源電圧に対応した電圧である。
【００２０】
制御回路６は、電源遮断起動手段ＰＭＩＣのＶｂ端子からＶｂ端子電圧Ｖｂｖが供給され、コンパレータ７からの電源電圧異常検知信号Ｃｍ１に対応して、スイッチ手段Ｍ２のゲート電極に与えるゲート信号Ｃｍ２と、スイッチ手段Ｍ３のゲート電極に与えるゲート信号Ｃｍ３と、を発生する。また、制御回路６は、電源生成回路（図示せず）を備え、電源生成回路で生成した予め定められたＭＣＵ電源電圧Ｖｍｃｕを給電ラインＬ２を介してＭＣＵ２に供給し、さらに電源生成回路で生成した予め定められたＳＯＣ電源電圧Ｖｓｏｃを給電ラインＬ３を介してＳＯＣ３に供給する。
【００２１】
また、後述するように、制御回路６は、ＭＣＵ２のリセット端子Ｒｓｔにリセット信号Ｍｒｓｔを入力してＭＣＵ２をリセットし、ＳＯＣのリセット端子Ｒｓｔにリセット信号Ｓｒｓｔを入力してＳＯＣ３をリセットするように動作する。
【００２２】
つぎに、以上のように構成された実施の形態１による電源遮断起動制御装置１００の動作について説明する。まず、電源起動時の動作について説明する。図４は、実施の形態１による電源遮断起動制御装置における、電源起動時のそれぞれの電圧もしくは信号の状態を示すタイミングチャートであって、縦軸は、バッテリ電圧Ｂａｔｔと、起動電圧Ｖｐｏｒと、Ｖｂ端子電圧Ｖｂｖと、電源電圧異常検知信号Ｃｍ１と、スイッチ手段Ｍ２へのゲート信号Ｃｍ２と、スイッチ手段Ｍ３へのゲート信号Ｃｍ３と、スイッチ手段Ｍ１のゲート電圧Ｖｍｇと、ＭＣＵリセット信号Ｍｒｓｔと、ＭＣＵ電源電圧Ｖｍｃｕと、ＳＯＣリセット信号Ｓｒｓｔと、ＳＯＣ電源電圧Ｖｓｏｃと、をそれぞれ示し、横軸は、時刻を示している。
【００２３】
図４において、時刻ｔ０で、電源としてのバッテリ１が投入された（たとえば図示していない電源スイッチのオンによる）とすると、バッテリ電圧Ｂａｔｔは、時刻ｔ０から次第に上昇し、時刻ｔ２において、バッテリ１の起動電圧Ｖｐｏｒに達する。コンパレータ７からの電源電圧異常検知信号Ｃｍ１は、時刻ｔ０から時刻ｔ４までの間に、マスキングされており、電源起動の初期状態では電源電圧異常検知信号Ｃｍ１はトランジスタＴ１に供給されず、トランジスタＴ１はオフ状態にある。
【００２４】
スイッチ手段Ｍ１のゲート電圧Ｖｍｇは、時刻ｔ０からのバッテリ電圧Ｂａｔｔの上昇に伴って上昇し、時刻ｔ１において、スイッチ手段Ｍ１の閾値電圧Ｖｇｓを上回り、スイッチ手段Ｍ１は、時刻ｔ１でオフ状態からオン状態に遷移する。その結果、電源遮断起動手段ＰＭＩＣのＶｂ端子が給電ラインＬ１に接続され、バッテリ１からの給電が開始される。キャパシタＣｅ、およびキャパシタＣｉは、時刻ｔ１から充電が開始され、時刻ｔ２でバッテリ電圧Ｂａｔｔに達し、時刻ｔ２以降はバッテリ電圧Ｂａｔｔの上昇とともに上昇する。Ｖｂ端子電圧Ｖｂｖは、バッテリ電圧Ｂａｔｔの推移と同様に推移する。
【００２５】
時刻ｔ２で、バッテリ電圧Ｂａｔｔ、およびＶｂ端子電圧Ｖｂｖが起動電圧Ｖｐｏｒを上回ることで、制御回路６の電源生成回路（図示せず）が起動され、図４に示すように、ＭＣＵ電源電圧ＶｍｃｕとＳＯＣ電源電圧Ｖｓｏｃとを生成し、時刻ｔ２の経過後、それらの電圧を次第に上昇させる。ＭＣＵ電源電圧Ｖｍｃｕは、時刻ｔ３までに安定電圧に達することが保証されており、後述するように当該時間経過後にＭＣＵ２のリセットを解除する。ＳＯＣ電源電圧Ｖｓｏｃは、時刻ｔ４までに安定電圧に達することが保証されており、後述するように当該時間経過後にＳＯＣ３のリセットを解除する。
【００２６】
制御回路６のタイマ５は、［Ｖｂ端子電圧Ｖｂｖ＝起動電圧Ｖｐｏｒ］となった時刻、すなわち時刻ｔ２で起動される。時刻ｔ２で起動されたタイマ５の計測時間が、ＭＣＵ電源電圧Ｖｍｃｕが安定するまでの電源安定待ち時間Ｔｓｔｂ１に達した時刻ｔ３において、制御回路６が発生するＭＣＵリセット信号Ｍｒｓｔは、それまでのアサート（「Ｌ」レベル）からデアサート（「Ｈ」レベル）に切り替えられ、ＭＣＵ２のリセットが解除される。
【００２７】
また、時刻ｔ２で起動されたタイマ５の計測時間が、ＳＯＣ電源電圧Ｖｍｃｕが安定するまでの電源安定待ち時間Ｔｓｔｂ２に達した時刻ｔ４において、制御回路６が発生するＳＯＣリセット信号Ｓｒｓｔは、それまでのアサート（「Ｌ」レベル）からデアサート（「Ｈ」レベル）に切り替えられ、ＳＯＣ３のリセットが解除される。
【００２８】
すなわち、電源起動時では、バッテリ電圧Ｂａｔｔの電圧状態をモニタしつつ、ＭＣＵ２、およびＳＯＣ３へ安定した電圧を供給できる状態となってから、ＭＣＵ２およびＳＯＣ３のリセットが解除される。
【００２９】
前述のように、コンパレータ７からの電源電圧異常検知信号Ｃｍ１は、電源供給が安定する時刻ｔ４まではマスキングされているが、時刻ｔ４で「Ｈ」レベルとなってそのマスキングが解除され、コンパレータ７は、Ｖｂ端子電圧Ｖｂｖ、つまり電源電圧としてのバッテリ電圧Ｂａｔｔの監視する状態となる。スイッチ手段Ｍ２のゲート信号Ｃｍ２と、スイッチ手段Ｍ３のゲート信号Ｃｍ３は、時刻ｔ０から時刻ｔ４以降も「Ｌ」レベルのままであり、スイッチ手段Ｍ２とスイッチ手段Ｍ３は、何れもオフ状態のままである。
【００３０】
以上述べた図４に示す電源起動時の動作の後、実施の形態１による電源遮断起動制御装置１００は、電源としてのバッテリ１から電源の供給を受け、電子部品としてのＭＣＵ２とＳＯＣ３は、電源遮断起動制御装置１００から電圧の供給を受け、通常動作を行なう。
【００３１】
図２は、実施の形態１による電源遮断起動制御装置における、通常動作時の給電ラインを示す説明図であって、太線は、活線状態にある給電ラインを示している。図２に示すように、前述の起動時の動作以降の通常動作時には、バッテリ１からの電源電圧に対して、初期状態ではオフ状態にあるトランジスタＴ１と、抵抗Ｒｅ１と、抵抗Ｒｅ２との関係から、スイッチ手段Ｍ１のゲート電圧Ｖｍｇは「Ｈ」レベルに固定され、その結果、スイッチ手段Ｍ１はオン状態となり、電源遮断起動手段ＰＭＩＣには、給電ラインＬ１を介してＶｂ端子にバッテリ１から電源電圧が供給される。
【００３２】
また、キャパシタＣｅは、バッテリ１から給電ラインＬ１を介して充電される。電源遮断起動手段ＰＭＩＣにおける基準電圧生成回路４は、Ｖｂ端子からＶｂ端子電圧Ｖｂｖが供給され、基準電圧Ｖｂｇｒを生成してコンパレータ７のプラス側の入力端子に入力する。
【００３３】
電源遮断起動手段ＰＭＩＣにおける制御回路６は、Ｖｂ端子電圧Ｖｂｖの供給を受け、ＭＣＵ電源電圧Ｖｍｃｕを生成して給電ラインＬ２を介してＭＣＵ２に供給するとともに、ＳＯＣ電源電圧Ｖｓｏｃを生成して給電ラインＬ３を介してＳＯＣ３に供給する。キャパシタＣｉは、Ｖｂ端子電圧Ｖｂｖにより充電される。キャパシタＣｉは、電源としてのバッテリ１の遮断後に、後述の遮断準備期間Ｔｈｏｌｄの間、電源遮断起動手段ＰＭＩＣの内部の制御回路６が動作し得る電圧を保てるだけの電荷を保有できる容量を有する。
【００３４】
前述のように、コンパレータ７は、基準電圧Ｖｂｇｒと、検知電圧Ｖｒと、を比較し、検知電圧Ｖｒが基準電圧Ｖｂｇｒを下回ったときに、電源電圧異常検知信号Ｃｍ１を生成してトランジスタＴ１のベースに入力する。このように、コンパレータ７は、基準電圧Ｖｂｇｒと検知電圧Ｖｂとに基づいて、Ｖｂ端子電圧Ｖｂｖを監視することにより電源としてのバッテリ１の異常の有無、つまり電源異常の有無、を監視する。
【００３５】
つぎに、バッテリ１の出力電圧、つまり電源電圧の異常時の動作について説明する。電源遮断起動手段ＰＭＩＣがＶｂ端子を介してバッテリ１による電源電圧の異常状態を検知すれば、電源電圧異常検知信号Ｃｍ１をトランジスタＴ１のベースに供給してトランジスタＴ１をオンとし、これによりスイッチ手段Ｍ１をオフ状態にして給電ラインＬ１を遮断してバッテリ１を電源遮断起動制御装置１００から切り離す。このように給電ラインＬ１を遮断することで、電源遮断起動制御装置１００におけるキャパシタＣｉ、およびキャパシタＣｅの電荷が、電子回路ＩＣ１、ＩＣ２、・・・、ＩＣｎに放電して引き抜かれることを防止する。
【００３６】
バッテリ１による電源電圧が異常状態になった場合には、電源遮断起動手段ＰＭＩＣは、キャパシタＣｉの残留電荷を用いて制御回路６を動作させることで、電源供給先の電子部品であるＭＣＵ２とＳＯＣ３とに対して、誤動作を防止するためにリセット制御を行いつつ、ゲート信号Ｃｍ２をスイッチ手段Ｍ２のゲートに与えてスイッチ手段Ｍ２を導通させ、ＭＣＵ２の残留電荷を接地部位へ放電させて引き抜くとともに、ゲート信号Ｃｍ３をスイッチ手段Ｍ３のゲートに与えてスイッチ手段Ｍ３を導通させ、ＳＯＣ３の残留電荷を接地部位へ放電させて引き抜く。
【００３７】
つぎに、バッテリ１による電源電圧が異常状態になった場合の動作を図５に基づいてより詳しく説明する。図５は、実施の形態１による電源遮断起動制御装置における、電源電圧異常時のそれぞれの電圧もしくは信号の状態を示すタイミングチャートであって、縦軸は、検知電圧Ｖｒ（バッテリ電圧Ｂａｔｔに対応する）と、閾値電圧としての基準電圧Ｖｂｇｒと、電源電圧異常検知信号Ｃｍ１と、スイッチ手段Ｍ２へのゲート信号Ｃｍ２と、スイッチ手段Ｍ３へのゲート信号Ｃｍ３と、ＭＣＵリセット信号Ｍｒｓｔと、ＳＯＣリセット信号Ｓｒｓｔと、ＭＣＵ電源電圧Ｖｍｃｕと、ＳＯＣ電源電圧Ｖｓｏｃと、をそれぞれ示し、横軸は、時刻を示している。
【００３８】
図５において、時刻ｔ１で、バッテリ電圧Ｂａｔｔが、何らかの原因により低下し始めとする。バッテリ電圧Ｂａｔｔの低下により、その検知電圧Ｖｒは、時刻ｔ１から低下し始め、時刻ｔ２で、閾値電圧としての基準電圧Ｖｂｇｒ以下となり、コンパレータ７からの電源電圧異常検知信号Ｃｍ１が立ち上がり始める。電源遮断起動手段ＰＭＩＣのＶｂ端子電圧Ｖｂｖは、図５に示すように、バッテリ電圧Ｂａｔｔが低下し始めても、キャパシタＣｉの充電電圧により時刻ｔ４を経過してもしばらくは一定値を維持し、時刻ｔ６経過後にキャパシタＣｉの放電が終了することで、「０」となる。
【００３９】
制御回路６は、コンパレータ７からの電源電圧異常検知信号Ｃｍ１の立ち上がりを受け、時刻ｔ３で、スイッチ手段Ｍ２へのゲート信号Ｃｍ２と、スイッチ手段Ｍ３へのゲート信号Ｃｍ３と、をそれぞれ「Ｈ」レベルにしてスイッチ手段Ｍ２とスイッチ手段Ｍ３とをオン状態とする。スイッチ手段Ｍ２がオン状態になることで、電子部品としてのＭＣＵ２の残留電荷が放電される。また、スイッチ手段Ｍ３がオン状態になることで、電子部品としてのＳＯＣ３の残留電荷が放電される。さらに、制御回路６は、時刻ｔ３で、ＭＣＵリセット信号Ｍｒｓｔと、ＳＯＣリセット信号Ｓｒｓｔと、をそれぞれ起動してＭＣＵ２とＳＯＣ３をリセットする。
【００４０】
トランジスタＴ１は、時刻ｔ２からベースに電源電圧異常検知信号Ｃｍ１が入力されており、時刻ｔ４でそれまでのオフ状態からオン状態に変化する。その結果、スイッチ手段Ｍ１のゲート電圧Ｖｍｇは、時刻ｔ４の経過後に低レベルに低下し、スイッチ手段Ｍ１の閾値電圧を下回ることでスイッチ手段Ｍ１はオン状態からオフ状態に遷移し、電源遮断起動手段ＰＭＩＣのＶｂ端子、およびピン容量としてのキャパシタＣｅが、給電ラインＬ１から遮断される。前述したように、キャパシタＣｉは、給電ラインＬ１の遮断後、つまり電源の遮断後に、電源遮断起動手段ＰＭＩＣ内の制御回路６が動作し得る電圧を、図５に示す遮断準備期間Ｔｈｏｌｄにおいて保持できるだけの電荷保有量を有する。時刻ｔ５で、制御回路６からＭＣＵ２へ供給するＭＣＵ電源電圧Ｖｍｃｕが０となり、時刻ｔ６で、制御回路６からＳＯＣ３へ供給するＳＯＣ電源電圧Ｖｓｏｃが０となる。
【００４１】
図３は、実施の形態１による電源遮断起動制御装置における、電源電圧異常時の給電ラインを示す説明図である。図３に示すように、電源電圧の異常時には、スイッチ手段Ｍ１がオフ状態となり、給電ラインＬ１は遮断され、電源遮断起動手段ＰＭＩＣは、バッテリ１から切り離される。電源遮断起動手段ＰＭＩＣにおける制御回路６は、キャパシタＣｉを電源として太線で示す給電ラインＬ４により給電され、生成したＭＣＵ電源電圧Ｖｍｃｕを太線で示す給電ラインＬ２を介してＭＣＵ２に供給するとともに、生成したＳＯＣ電源電圧Ｖｓｏｃを太線で示す給電ラインＬ３を介してＳＯＣ３に供給する。
【００４２】
実施の形態２．
次に、実施の形態２による電源遮断起動制御装置について説明する。図６は、実施の形態２による電源遮断起動制御装置の回路構成図であって、実施の形態１と同一または相当部分については、それと同一の符号を付してある。実施の形態２による電源遮断起動制御装置では、図６に示すように、電源電圧異常検知手段のうちの分圧抵抗Ｒｉ１、Ｒｉ２とコンパレータ７と、前述の図５に示す遮断準備期間Ｔｈｏｌｄの間に電荷を保有するためのキャパシタＣｉと、を電源遮断起動手段ＰＭＩＣの外部に設けた構成となっている。その他の構成は、実施の形態１の電源遮断起動制御装置と同様である。
【００４３】
図７は、実施の形態２による電源遮断起動制御装置における、通常動作時の給電ラインを示す説明であって、実施の形態１における図２に対応し、図８は、実施の形態２による電源遮断起動制御装置における、電源異常時の給電ラインを示す説明図であって、実施の形態１における図３に対応する。電源起動時のシーケンス、および、電源異常時のシーケンスに関しては、実施の形態１の場合と同様である。実施の形態２の電源遮断起動制御装置によれば、電源遮断起動手段ＰＭＩＣの回路構成を簡単にすることができる。
【００４４】
なお、各実施の形態を組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【００４５】
１００  電源遮断起動制御装置、１  バッテリ、２  ＭＣＵ、３  ＳＯＣ、４  基準電圧生成回路、５  タイマ、６  制御回路、７  コンパレータ、ＰＭＩＣ  電源遮断起動手段、ＩＣ１、ＩＣ２，ＩＣｎ  電子回路、Ｍ１、Ｍ２、Ｍ３  スイッチ手段、Ｔ１  トランジスタ、Ｃｅ、Ｃｉ  キャパシタ、Ｒｅ１、Ｒｅ２  抵抗、Ｒｉ１、Ｒｉ２  分圧抵抗、Ｖｂｇｒ  基準電圧、Ｖｍｇ  ゲート電圧、Ｖｒ  検知電圧、Ｖｂｖ  Ｖｂ端子電圧、Ｃｍ１  電源電圧異常検知信号、Ｃｍ２、Ｃｍ３  ゲート信号、Ｍｒｓｔ  ＭＣＵリセット信号、Ｓｒｓｔ  ＳＯＣリセット信号、Ｒｓｔ  リセット端子、Ｌ１、Ｌ２、Ｌ３、Ｌ４  給電ライン、Ｂａｔｔ  バッテリ電圧、Ｖｐｏｒ  起動電圧、Ｖｍｃｕ  ＭＣＵ電源電圧、Ｖｓｏｃ  ＳＯＣ電源電圧
【図１】
0006952820.tif 000002
【図２】
0006952820.tif 000003
【図３】
0006952820.tif 000004
【図４】
0006952820.tif 000005
【図５】
0006952820.tif 000006
【図６】
0006952820.tif 000007
【図７】
0006952820.tif 000008
【図８】
0006952820.tif 000009