【手続補正書】
【提出日】平成30年6月6日(2018.6.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路であって、
第１の回路入力及び第２の回路入力と、
回路出力と、
第１のキャパシタと、
前記回路出力に接続された第２のキャパシタと、
第１の増幅器入力及び第２の増幅器入力並びに増幅器出力を有する増幅器と、
第１の構成で動作可能であり、第２の構成で動作可能である複数のスイッチと
を備え、
前記スイッチの前記第１の構成では、
前記増幅器出力は、前記回路出力から切断され、
前記第１のキャパシタは、前記増幅器のＤＣオフセットを感知するために、前記増幅器入力間に接続され、
前記第２のキャパシタは、前記回路出力と前記回路入力のうちの１つとの間にのみ接続され、
前記スイッチの前記第２の構成では、
前記増幅器出力は、前記回路出力に接続され、
前記第１のキャパシタは、前記増幅器の前記ＤＣオフセットを補償するために、前記増幅器入力のうちの１つに接続され、
前記第２のキャパシタは、フィードバックループにおいて前記増幅器に接続される、
回路。
【請求項２】
第３のキャパシタを更に備え、ここにおいて、前記スイッチの前記第１の構成では、前記第３のキャパシタは、前記回路入力間にのみ接続され、前記スイッチの前記第２の構成では、前記第３のキャパシタは、前記第３のキャパシタの電荷を前記増幅器を使用して前記第２のキャパシタに集積するために、前記第２のキャパシタ及び前記増幅器の両方に接続される、請求項１に記載の回路。
【請求項３】
前記スイッチの前記第１の構成及び前記スイッチの前記第２の構成の両方において、前記回路入力のうちの１つは、前記第１のキャパシタ、前記第２のキャパシタ及び前記増幅器に共通である電圧基準点を提供するために接続される、請求項１に記載の回路。
【請求項４】
前記スイッチの前記第１の構成において、前記第１のキャパシタは、前記増幅器入力のうちの１つと前記回路入力のうちの１つとの間に接続される、請求項１に記載の回路。
【請求項５】
前記第１の回路入力は、第１のトランジスタに接続され、前記第２の回路入力は、第２のトランジスタに接続される、請求項１に記載の回路。
【請求項６】
前記第１のトランジスタ及び前記第２のトランジスタは、電流ミラー構成で接続される、請求項５に記載の回路。
【請求項７】
前記回路出力は、第１のトランジスタを備える出力段に接続され、好ましくは、
前記第１のトランジスタは、カスコードとして第２のトランジスタに接続される、又は、
前記第１のトランジスタは、電流ミラーとして第２のトランジスタに接続される、
請求項１に記載の回路。
【請求項８】
回路であって、
第１の回路入力及び第２の回路入力と、
回路出力と、
第１のキャパシタと、
第２のキャパシタと、
第１の増幅器入力及び第２の増幅器入力並びに差動出力を有する差動増幅器と、
前記回路出力に接続された出力増幅器と、ここで、前記第２のキャパシタは、前記出力増幅器に接続され、
第１の構成で動作可能であり、第２の構成で動作可能である複数のスイッチと
を備え、
前記スイッチの前記第１の構成では、
前記差動出力は、前記出力増幅器から切断され、
前記第１のキャパシタは、前記差動増幅器のＤＣオフセットを感知するために前記増幅器入力間に接続され、
前記第２のキャパシタは、前記出力増幅器と前記増幅器入力との間にのみ接続され、
前記スイッチの前記第２の構成では、
前記差動出力は、前記出力増幅器に接続され、
前記第１のキャパシタは、前記増幅器の前記ＤＣオフセットを補償するために、前記増幅器入力に接続され、
前記第２のキャパシタは、フィードバックループにおいて前記差動増幅器に接続される、
回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
[0058]以下を特許請求する。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
回路であって、
第１の回路入力及び第２の回路入力と、
回路出力と、
第１のキャパシタと、
前記回路出力に接続された第２のキャパシタと、
第１の増幅器入力及び第２の増幅器入力並びに増幅器出力を有する増幅器と、
第１の構成で動作可能であり、第２の構成で動作可能である複数のスイッチと
を備え、
前記スイッチの前記第１の構成では、
前記増幅器出力は、前記回路出力から切断され、
前記第１のキャパシタは、前記増幅器のＤＣオフセットを感知するために、前記増幅器入力間に接続され、
前記第２のキャパシタは、前記回路出力と前記回路入力のうちの１つとの間にのみ接続され、
前記スイッチの前記第２の構成では、
前記増幅器出力は、前記回路出力に接続され、
前記第１のキャパシタは、前記増幅器の前記ＤＣオフセットを補償するために、前記増幅器入力のうちの１つに接続され、
前記第２のキャパシタは、フィードバックループにおいて前記増幅器に接続される、
回路。
［Ｃ２］
第３のキャパシタを更に備え、ここにおいて、前記スイッチの前記第１の構成では、前記第３のキャパシタは、前記回路入力間にのみ接続され、前記スイッチの前記第２の構成では、前記第３のキャパシタは、前記第３のキャパシタの電荷を前記増幅器を使用して前記第２のキャパシタに集積するために、前記第２のキャパシタ及び前記増幅器の両方に接続される、Ｃ１に記載の回路。
［Ｃ３］
前記スイッチの前記第１の構成及び前記スイッチの前記第２の構成の両方において、前記回路入力のうちの１つは、前記第１のキャパシタ、前記第２のキャパシタ及び前記増幅器に共通である電圧基準点を提供するために接続される、Ｃ１に記載の回路。
［Ｃ４］
前記スイッチの前記第１の構成において、前記第１のキャパシタは、前記増幅器入力のうちの１つと前記回路入力のうちの１つとの間に接続される、Ｃ１に記載の回路。
［Ｃ５］
前記第１の回路入力は、第１のトランジスタに接続され、前記第２の回路入力は、第２のトランジスタに接続される、Ｃ１に記載の回路。
［Ｃ６］
前記第１のトランジスタ及び前記第２のトランジスタは、電流ミラー構成で接続される、Ｃ５に記載の回路。
［Ｃ７］
前記回路出力は、第１のトランジスタを備える出力段に接続される、Ｃ１に記載の回路。
［Ｃ８］
前記第１のトランジスタは、カスコードとして第２のトランジスタに接続される、Ｃ７に記載の回路。
［Ｃ９］
前記第１のトランジスタは、電流ミラーとして第２のトランジスタに接続される、Ｃ７に記載の回路。
［Ｃ１０］
回路であって、
第１の回路入力及び第２の回路入力と、
回路出力と、
出力を有する増幅器と、ここで、前記出力は、前記回路出力に接続されない第１の構成と、前記回路出力に接続される第２の構成とを有し、
前記回路出力に接続された出力キャパシタと、ここで、前記出力キャパシタは、フィードバックループにおいて前記増幅器に接続された第１の構成と、前記増幅器に接続されない第２の構成とを有し、
前記第１の回路入力に接続された入力キャパシタと、前記入力キャパシタは、前記出力キャパシタを有するフィードバックループにおいて前記増幅器に接続された第１の構成と、前記第２の回路入力にのみ接続された第２の構成とを有する、
前記増幅器の第１の入力及び第２の入力に接続された第１の構成を有し、前記入力キャパシタが前記出力キャパシタを有する前記フィードバックループにおいて前記増幅器に接続されたときに、前記入力キャパシタと直列に接続された第２の構成を有する第１のオフセットキャパシタと
を備える回路。
［Ｃ１１］
前記増幅器、前記出力キャパシタ、前記入力キャパシタ及び前記オフセットキャパシタに接続された複数のスイッチを更に備え、各スイッチは、開位置及び閉位置へと選択的に動作可能である、Ｃ１０に記載の回路。
［Ｃ１２］
前記スイッチを動作するための制御信号を受けるために１つ以上の制御入力を更に備える、Ｃ１１に記載の回路。
［Ｃ１３］
前記増幅器を前記第１の構成に、前記出力キャパシタを前記第１の構成に、前記入力キャパシタを前記第１の構成に、前記オフセットキャパシタを前記第１の構成に構成するように、及び前記増幅器を前記第２の構成に、前記出力キャパシタを前記第２の構成に、前記入力キャパシタを前記第２の構成に、前記オフセットキャパシタを前記第２の構成に構成するように動作可能な複数のスイッチを更に備える、Ｃ１０に記載の回路。
［Ｃ１４］
前記第１のオフセットキャパシタが前記第１の構成であるときに前記第１のオフセットキャパシタから切断されるように、及び前記第１のオフセットキャパシタが前記第２の構成であるときに前記第１のオフセットキャパシタと並列に接続されるように構成可能である第２のオフセットキャパシタを更に備える、Ｃ１０に記載の回路。
［Ｃ１５］
前記増幅器が前記第１の構成であるときに、前記出力キャパシタは、前記第１の構成であり、前記入力キャパシタは、前記第１の構成であり、前記オフセットキャパシタは、前記第１の構成である、Ｃ１０に記載の回路。
［Ｃ１６］
前記増幅器が前記第２の構成にあるときに、前記出力キャパシタは、前記第２の構成であり、前記入力キャパシタは、前記第２の構成であり、前記オフセットキャパシタは、前記第２の構成である、Ｃ１５に記載の回路。
［Ｃ１７］
前記増幅器は、シングルオペアンプを備える、Ｃ１０に記載の回路。
［Ｃ１８］
回路であって、
負荷に接続可能な出力端子を有する伝送トランジスタと、
前記伝送トランジスタを通る電流フローをミラーリングするために前記伝送トランジスタに接続された感知トランジスタと、
前記感知トランジスタに接続された出力段と、
前記パストランジスタに接続された第１の回路入力と、前記感知トランジスタに接続された第２の回路入力と、前記出力段に接続された回路出力とを有する増幅器回路と
を備え、前記増幅器回路は、
選択的に、前記回路出力に接続可能又は前記回路出力から切断可能である出力を有する増幅器セクションと、
前記回路出力に接続され、且つ、選択的に、前記増幅器セクションと接続可能又は前記増幅器セクションと切断可能である集積器セクションと、
前記増幅器セクションに接続されたオフセットヌル化セクションと
を備え、
ここにおいて、前記増幅器セクションは、前記オフセットヌル化セクションが前記増幅器のオフセットをサンプリングしているときに、前記回路出力から切断され、
前記集積器セクションは、前記増幅器セクションが前記回路出力から切断されているときに、前記出力段をドライブするために前記回路出力の出力を供給する、
回路。
［Ｃ１９］
前記集積器セクションは、前記増幅器セクションが前記回路出力から切断されているときに、前記増幅器回路の前記第１の回路入力と前記第２の回路入力との間の電圧差を更に格納する、Ｃ１８に記載の回路。
［Ｃ２０］
前記増幅器セクションは、前記集積器セクションが、フィードバックループ構成において前記増幅器セクションに接続されているときに、前記出力段をドライブするために前記回路出力に接続される、Ｃ１８に記載の回路。
［Ｃ２１］
前記オフセットヌル化セクションは、前記集積器セクションが前記増幅器セクションに接続されているときに、サンプリングされたＤＣオフセットを使用して前記増幅器セクションのＤＣオフセットを補償する、Ｃ２０に記載の回路。
［Ｃ２２］
前記出力段は、カスコードとして前記感知トランジスタに接続されたトランジスタを備える、Ｃ１８に記載の回路。
［Ｃ２３］
前記出力段は、電流ミラーを備える、Ｃ１８に記載の回路。
［Ｃ２４］
前記伝送トランジスタは、制御源に接続可能な制御入力を更に有する、Ｃ１８に記載の回路。
［Ｃ２５］
前記制御源は、低ドロップアウトレギュレータの誤差増幅器である、Ｃ２４に記載の回路。
［Ｃ２６］
回路であって、
第１の回路入力及び第２の回路入力と、
回路出力と、
第１のキャパシタと、
第２のキャパシタと、
第１の増幅器入力及び第２の増幅器入力並びに差動出力を有する差動増幅器と、
前記回路出力に接続された出力増幅器と、ここで、前記第２のキャパシタは、前記出力増幅器に接続され、
第１の構成で動作可能であり、第２の構成で動作可能である複数のスイッチと
を備え、
ここにおいて、前記スイッチの前記第１の構成では、
前記差動出力は、前記出力増幅器から切断され、
前記第１のキャパシタは、前記差動増幅器のＤＣオフセットを感知するために前記増幅器の入力間に接続される、
前記第２のキャパシタは、前記出力増幅器と前記増幅器入力との間にのみ接続され、
前記スイッチの前記第２の構成では、
前記差動出力は、前記出力増幅器に接続され、
前記第１のキャパシタは、前記増幅器の前記ＤＣオフセットを補償するために、前記増幅器入力に接続され、
前記第２のキャパシタは、フィードバックループにおいて前記差動増幅器に接続される、
回路。