(57)【特許請求の範囲】
【請求項１】
インセル型タッチパネル用試験回路であって、前記試験回路はタッチ電極アレイに接続されており、前記タッチ電極アレイはディスプレイアレイに接続されており、
前記試験回路は、カスケード接続された複数の走査回路を含み、各ステージの前記走査回路は１つのタッチ電極に対応して接続されており、
前記走査回路は少なくとも、
試験信号源からの信号を受信するための１つの試験信号入力端子と、
第１信号線を介して前記１つのタッチ電極に対応して接続されており、試験信号が対応する前記タッチ電極に入力されるようにせしめる１つの試験信号出力端子と、
第２信号線を介して、前ステージの前記走査回路の試験信号出力端子に接続された前記タッチ電極に接続されている１つの短絡フィードバック端子とを含み、
現ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極と、前ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極との間が短絡すると、前記第１信号線と、前記第２信号線と、現ステージの前記走査回路との間でループが形成され、現ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極の電圧値が下降することで、これに対応する表示領域の輝度が相対的に暗くなり、
各々の前記走査回路の試験信号出力端子は、高電位レベルの信号を対応するタッチ電極に順次かつ周期的に出力し、前記１つのタッチ電極に高電位レベルの信号が入力される際、その他のタッチ電極には各々、低電位レベルの信号が入力されることを特徴とするインセル型タッチパネル用試験回路。
【請求項２】
前記ディスプレイアレイは複数の走査線及び複数のデータ線を含み、前記走査線と前記データ線とが直交することで、複数のピクセルユニットが形成されており、前記複数のピクセルユニットの各々には、１つのピクセル電極と１つの薄膜トランジスタとが含まれ、前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極とを含み、前記薄膜トランジスタのゲート電極は対応する前記走査線に接続されており、前記薄膜トランジスタのドレイン電極は対応する前記ピクセル電極に接続されており、前記薄膜トランジスタのソース電極は対応する前記データ線に接続されており、
タッチ電極の経路試験を行なう際、前記データ線は前記ピクセルユニットに０Ｖの電圧を印加することを特徴とする請求項１に記載のインセル型タッチパネル用試験回路。
【請求項３】
前記走査回路の試験信号出力端子は高電位レベルの信号又は低電位レベルの信号を出力し、前記高電位レベルの信号と前記データ線が出力する信号との電位差の絶対値、及び前記低電位レベルの信号と前記データ線が出力する信号との電位差の絶対値は等しいことを特徴とする請求項２に記載のインセル型タッチパネル用試験回路。
【請求項４】
インセル型タッチパネル用試験回路であって、前記試験回路はタッチ電極アレイに接続されており、前記タッチ電極アレイはディスプレイアレイに接続されており、
前記試験回路は、カスケード接続された複数の走査回路を含み、各ステージの前記走査回路は１つのタッチ電極に対応して接続されており、
前記走査回路は少なくとも、
試験信号源からの信号を受信するための１つの試験信号入力端子と、
第１信号線を介して前記１つのタッチ電極に対応して接続されており、試験信号が対応する前記タッチ電極に入力されるようにせしめる１つの試験信号出力端子と、
第２信号線を介して、前ステージの前記走査回路の試験信号出力端子に接続された前記タッチ電極に接続されている１つの短絡フィードバック端子とを含み、
現ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極と、前ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極との間が短絡すると、前記第１信号線と、前記第２信号線と、現ステージの前記走査回路との間でループが形成され、現ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極の電圧値が下降することで、これに対応する表示領域の輝度が相対的に暗くなることを特徴とするインセル型タッチパネル用試験回路。
【請求項５】
前記ディスプレイアレイは複数の走査線及び複数のデータ線を含み、前記走査線と前記データ線とが直交することで、複数のピクセルユニットが形成されており、前記複数のピクセルユニットの各々には、１つのピクセル電極と１つの薄膜トランジスタとが含まれ、前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極とを含み、前記薄膜トランジスタのゲート電極は対応する前記走査線に接続されており、前記薄膜トランジスタのドレイン電極は対応する前記ピクセル電極に接続されており、前記薄膜トランジスタのソース電極は対応する前記データ線に接続されており、
タッチ電極の経路試験を行なう際、前記データ線は前記ピクセルユニットに０Ｖの電圧を印加することを特徴とする請求項４に記載のインセル型タッチパネル用試験回路。
【請求項６】
前記走査回路の試験信号出力端子は高電位レベルの信号又は低電位レベルの信号を出力し、前記高電位レベルの信号と前記データ線が出力する信号との電位差の絶対値、及び前記低電位レベルの信号と前記データ線が出力する信号との電位差の絶対値は等しいことを特徴とする請求項５に記載のインセル型タッチパネル用試験回路。
【請求項７】
インセル型タッチパネル用試験回路であって、前記試験回路はタッチ電極アレイに接続されており、前記タッチ電極アレイはディスプレイアレイに接続されており、
前記試験回路は、カスケード接続された複数の走査回路を含み、各ステージの前記走査回路は一行のタッチ電極に対応して接続されており、
前記走査回路は少なくとも、
試験信号源からの信号を受信するための１つの試験信号入力端子と、
１本の第１信号線に接続された試験信号出力端子であって、同一の行にある前記タッチ電極はそれぞれ１本の第２信号線を介して前記第１信号線に接続されており、試験信号が対応する前記タッチ電極に入力されるようにせしめる１つの試験信号出力端子とを含み、
現ステージの前記走査回路に接続されている１つの前記タッチ電極を第１タッチ電極とし、前ステージの前記走査回路に接続されている１つの前記タッチ電極を第２タッチ電極としたとき、前記第１タッチ電極と前記第２タッチ電極とで短絡が生じると、前記第１タッチ電極に接続された前記第２信号線と、前記第２タッチ電極に接続された前記第２信号線と、前ステージの前記走査回路と、現ステージの前記走査回路と、現ステージの前記走査回路に接続された前記第１信号線との間でループが形成され、前記第１タッチ電極の電圧値が下降し、対応する表示領域の輝度が相対的に暗くなることを特徴とするインセル型タッチパネル用試験回路。
【請求項８】
各々の前記走査回路の試験信号出力端子は、高電位レベルの信号を対応する前記タッチ電極に順次かつ周期的に出力し、１つの前記タッチ電極に高電位レベルの信号が入力される際、その他の各々の前記タッチ電極には低電位レベルの信号が入力されることを特徴とする請求項７に記載のインセル型タッチパネル用試験回路。
【請求項９】
前記ディスプレイアレイは複数の走査線及び複数のデータ線を含み、前記走査線と前記データ線とが直交することで、複数のピクセルユニットが形成されており、各々の前記ピクセルユニットは、１つのピクセル電極と１つの薄膜トランジスタとを含み、前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極とを含み、前記薄膜トランジスタのゲート電極は対応する前記走査線に接続されており、前記薄膜トランジスタのドレイン電極は対応する前記ピクセル電極に接続されており、前記薄膜トランジスタのソース電極は対応する前記データ線に接続されており、
タッチ電極の経路試験を行なう際、前記データ線は前記ピクセルユニットに０Ｖの電圧を印加することを特徴とする請求項８に記載のインセル型タッチパネル用試験回路。
【請求項１０】
前記走査回路の試験信号出力端子は高電位レベルの信号又は低電位レベルの信号を出力し、前記高電位レベルの信号と前記データ線が出力する信号との電位差の絶対値、及び前記低電位レベルの信号と前記データ線が出力する信号との電位差の絶対値は等しいことを特徴とする請求項９に記載のインセル型タッチパネル用試験回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶ディスプレイ技術の分野に関するものであり、特にインセル型タッチパネル用試験回路に関するものである。
【背景技術】
【０００２】
インセル型タッチパネルは、駆動チップとフレキシブルプリント基板とが圧着される前に、タッチパネルに対して配線経路短絡試験が行なわれるため、欠陥のあるタッチパネルに駆動チップ及びフレキシブルプリント基板が圧着されることによって生じる材料の浪費を防止することができる。
【０００３】
図１に示すように、インセル型タッチパネルには、タッチアレイと、タッチアレイの上部に位置するディスプレイアレイ（図示せず）とが含まれる。タッチアレイはアレイ基板１０１上に形成されている。ディスプレイアレイは、直交する複数の走査線及びデータ線を含んでおり、走査線とデータ線とで複数のピクセルユニットが形成される。
【０００４】
従来のタッチパネルにおけるタッチ配線試験では、碁盤に類似した試験方法が採用されている。パネル中のタッチアレイは複数の方形のタッチ電極を含んでおり、各々のタッチ電極は１本の金属線を介して１つの薄膜トランジスタ１０４に接続されている。説明の便宜上、各々のタッチ電極を、奇数番号のタッチ電極１０２と、偶数番号のタッチ電極１０３とに分け、奇数番号のタッチ電極１０２及び偶数番号のタッチ電極１０３は碁盤のような格子状に配置されている。ここで、各タッチ電極は薄膜トランジスタ１０４のドレイン電極に対応して接続されており、各タッチ電極に対応して接続された薄膜トランジスタ１０４のゲート電極はＳＷ（制御信号線）に接続されており、各偶数番号のタッチ電極１０３に対応して接続された薄膜トランジスタ１０４のソース電極はＴＰ１（第１試験信号線）に接続されており、各奇数番号のタッチ電極１０２に対応して接続された薄膜トランジスタ１０４のソース電極はＴＰ２（第２試験信号線）に接続されている。
【０００５】
試験時において、ＳＷ信号線は高電位レベルを供給し、ＳＷ信号線によって制御されている薄膜トランジスタ１０４をオンにする。ＴＰ１信号線及びＴＰ２信号線はそれぞれ異なる電圧を与え、例えば、ＴＰ１信号線は０Ｖの電圧を与え、ＴＰ２信号線は±５Ｖの電圧を与える。全てのデータ線は０Ｖの電圧を与える。タッチアレイのタッチ電極はディスプレイアレイの共通電極であるため、偶数番号のタッチ電極１０３の電圧と奇数番号のタッチ電極１０２の電圧とが異なる場合、偶数番号のタッチ電極１０３と奇数番号のタッチ電極１０２とで対応する表示領域の輝度に差異が生じるおそれがある。表示輝度における正常な差異として、奇数番号のタッチ電極１０２に対応する領域は相対的に明るく（ＴＰ２の電圧が高いため）、偶数番号のタッチ電極１０３に対応する領域は相対的に暗い（ＴＰ１の電圧が低いため）。このように、表示輝度における差異が正常であるか否かを判断することで、タッチ電極が正常に導通しているか否かを判断する。
【０００６】
しかしながら、従来のインセル型タッチパネルのタッチ配線試験方法では、偶数番号のタッチ電極１０３と偶数番号のタッチ電極１０３とで短絡が生じた場合、検出することができず、同様に、奇数番号のタッチ電極１０２と奇数番号のタッチ電極１０２とで短絡が生じた場合も、検出することができない。このため、タッチパネルにタッチ欠陥が存在するリスクが増大していた。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、タッチ電極の信号線間の短絡による欠陥を検出することができるインセル型タッチパネル用試験回路を提供するものである。当該試験回路により、既存のインセル型タッチパネルのタッチ配線試験方法において、偶数番号のタッチ電極と偶数番号のタッチ電極との間で短絡が生じたこと、或いは奇数番号のタッチ電極と奇数番号のタッチ電極との間で短絡が生じたことが検出されず、このためにタッチパネルでタッチ欠陥のリスクが増大する、という技術課題を解決することができる。
【課題を解決するための手段】
【０００８】
上記の技術課題を解決するために、本発明は以下のような技術案を提供する。
【０００９】
本発明はインセル型タッチパネル用試験回路を提供し、前記試験回路はタッチ電極アレイに接続されており、前記タッチ電極アレイはディスプレイアレイに接続されており、
前記試験回路は、カスケード接続された複数の走査回路を含み、各ステージの前記走査回路は１つのタッチ電極に対応して接続されており、
前記走査回路は少なくとも、
試験信号源からの信号を受信するための１つの試験信号入力端子と、
第１信号線を介して前記１つのタッチ電極に対応して接続されており、試験信号が対応する前記タッチ電極に入力されるようにせしめる１つの試験信号出力端子と、
第２信号線を介して、前ステージの前記走査回路の試験信号出力端子に接続された前記タッチ電極に接続されている１つの短絡フィードバック端子とを含み、
現ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極と、前ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極との間が短絡すると、前記第１信号線と、前記第２信号線と、現ステージの前記走査回路との間でループが形成され、現ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極の電圧値が下降し、対応する表示領域の輝度が相対的に暗くなり、
各々の前記走査回路の試験信号出力端子は、高電位レベルの信号を対応する前記タッチ電極に順次かつ周期的に出力し、前記１つのタッチ電極に高電位レベルの信号が入力される際、その他のタッチ電極には各々、低電位レベルの信号が入力される。
【００１０】
本発明の好ましい一実施形態において、前記ディスプレイアレイは複数の走査線及び複数のデータ線を含み、前記走査線と前記データ線とが直交することで、複数のピクセルユニットが形成されており、前記複数のピクセルユニットの各々には、１つのピクセル電極と１つの薄膜トランジスタとが含まれ、前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極とを含み、前記薄膜トランジスタのゲート電極は対応する前記走査線に接続されており、前記薄膜トランジスタのドレイン電極は対応する前記ピクセル電極に接続されており、前記薄膜トランジスタのソース電極は対応する前記データ線に接続されており、
タッチ電極の経路試験を行なう際、前記データ線は前記ピクセルユニットに０Ｖの電圧を印加する。
【００１１】
本発明の好ましい一実施形態において、前記走査回路の試験信号出力端子は高電位レベルの信号又は低電位レベルの信号を出力し、前記高電位レベルの信号と前記データ線が出力する信号との電位差の絶対値、及び前記低電位レベルの信号と前記データ線が出力する信号との電位差の絶対値は等しい。
【００１２】
本発明はインセル型タッチパネル用試験回路をさらに提供し、前記試験回路はタッチ電極アレイに接続されており、前記タッチ電極アレイはディスプレイアレイに接続されており、
前記試験回路は、カスケード接続された複数の走査回路を含み、各ステージの前記走査回路は１つのタッチ電極に対応して接続されており、
前記走査回路は少なくとも、
試験信号源からの信号を受信するための１つの試験信号入力端子と、
第１信号線を介して前記１つのタッチ電極に対応して接続されており、試験信号が対応する前記タッチ電極に入力されるようにせしめる１つの試験信号出力端子と、
第２信号線を介して、前ステージの前記走査回路の試験信号出力端子に接続された前記タッチ電極に接続されている１つの短絡フィードバック端子とを含み、
現ステージの前記走査回路の試験信号出力端子に接続されている前記タッチ電極と、前ステージの前記走査回路の試験信号出力端子に接続されている前記タッチ電極との間が短絡すると、前記第１信号線と、前記第２信号線と、現ステージの前記走査回路との間でループが形成され、現ステージの前記走査回路の試験信号出力端子に接続さている前記タッチ電極の電圧値が下降することで、これに対応する表示領域の輝度が相対的に暗くなる。
【００１３】
本発明の好ましい一実施形態において、前記ディスプレイアレイは複数の走査線及び複数のデータ線を含み、前記走査線と前記データ線とが直交することで、複数のピクセルユニットが形成されており、前記ピクセルユニットの各々には、１つのピクセル電極と１つの薄膜トランジスタとが含まれ、前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極とを含み、前記薄膜トランジスタのゲート電極は対応する前記走査線に接続されており、前記薄膜トランジスタのドレイン電極は対応する前記ピクセル電極に接続されており、前記薄膜トランジスタのソース電極は対応する前記データ線に接続されており、
タッチ電極の経路試験を行なう際、前記データ線は前記ピクセルユニットに０Ｖの電圧を印加する。
【００１４】
本発明の好ましい一実施形態において、前記走査回路の試験信号出力端子は高電位レベルの信号又は低電位レベルの信号を出力し、前記高電位レベルの信号と前記データ線が出力する信号との電位差の絶対値、及び前記低電位レベルの信号と前記データ線が出力する信号との電位差の絶対値は等しい。
【００１５】
上述の本発明の目的に応じて、さらにインセル型タッチパネル用試験回路を提供し、前記試験回路はタッチ電極アレイに接続されており、前記タッチ電極アレイはディスプレイアレイに接続されており、
前記試験回路は、カスケード接続された複数の走査回路を含み、各ステージの前記走査回路は一行のタッチ電極に対応して接続されており、
前記走査回路は少なくとも、
試験信号源からの信号を受信するための１つの試験信号入力端子と、
１本の第１信号線に接続された試験信号出力端子であって、同一の行にある前記タッチ電極はそれぞれ１本の第２信号線を介して前記第１信号線に接続されており、試験信号が対応する前記タッチ電極に入力されるようにせしめる１つの試験信号出力端子とを含み、
現ステージの前記走査回路に接続されている１つの前記タッチ電極を第１タッチ電極とし、前ステージの前記走査回路に接続されている１つの前記タッチ電極を第２タッチ電極とし、前記第１タッチ電極と前記第２タッチ電極とで短絡が生じると、前記第１タッチ電極に接続された前記第２信号線と、前記第２タッチ電極に接続された前記第２信号線と、前ステージの前記走査回路と、現ステージの前記走査回路と、現ステージの前記走査回路に接続された前記第１信号線との間でループが形成され、前記第１タッチ電極の電圧値が下降し、対応する表示領域の輝度が相対的に暗くなる。
【００１６】
本発明の好ましい一実施形態において、各々の前記走査回路の試験信号出力端子は、高電位レベルの信号を対応する前記タッチ電極に順次かつ周期的に出力し、１つの前記タッチ電極に高電位レベルの信号が入力される際、その他の各々の前記タッチ電極には低電位レベルの信号が入力される。
【００１７】
本発明の好ましい一実施形態において、前記ディスプレイアレイは複数の走査線及び複数のデータ線を含み、前記走査線と前記データ線とが直交することで、複数のピクセルユニットが形成されており、各々の前記ピクセルユニットは、１つのピクセル電極と１つの薄膜トランジスタとを含み、前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極とを含み、前記薄膜トランジスタのゲート電極は対応する前記走査線に接続されており、前記薄膜トランジスタのドレイン電極は対応する前記ピクセル電極に接続されており、前記薄膜トランジスタのソース電極は対応する前記データ線に接続されており、
タッチ電極の経路試験を行なう際、前記データ線は前記ピクセルユニットに０Ｖの電圧を印加する。
【００１８】
本発明の好ましい一実施形態において、前記走査回路の試験信号出力端子は高電位レベルの信号又は低電位レベルの信号を出力し、前記高電位レベルの信号と前記データ線が出力する信号との電位差の絶対値、及び前記低電位レベルの信号と前記データ線が出力する信号との電位差の絶対値は等しい。
【発明の効果】
【００１９】
本発明の有益な効果を以下の通りである。従来のインセル型タッチパネル用試験回路と比較して、本発明のインセル型タッチパネル用試験回路では、タッチ電極が他のタッチ電極と短絡した後に、短絡したタッチ電極に接続されている信号線と、短絡させられたタッチ電極に接続されている信号線と、対応する走査回路との間でループが形成されることとなるため、短絡したタッチ電極の電圧が下降し、短絡したタッチ電極に対応する表示領域の輝度が他の領域の輝度よりも暗くなり、短絡したタッチ電極の位置を区別することができるようになる。これは、従来のインセル型タッチパネルのタッチ配線試験方法における、偶数番号のタッチ電極と偶数番号のタッチ電極との間で短絡が生じた場合、或いは奇数番号のタッチ電極と奇数番号のタッチ電極との間で短絡が生じた場合は検出されないが故に、タッチパネルでタッチ欠陥のリスクが増大するという技術課題を解決することができる。
【図面の簡単な説明】
【００２０】
実施形態又は従来技術の技術案をより明確に説明するために、以下において、実施形態又は従来技術を記述する際に用いられる必要な図面についての簡単な紹介を行なう。以下に記述する図面は、本発明の一部の実施形態を示すものにすぎない。本分野の通常の技術者は、如何なる創造的労力も費やさないことを前提として、これらの図面に基づいてその他の図面を得ることができる。
【００２１】
【図１】従来のインセル型タッチパネル用試験回路の原理を示す図である。
【００２２】
【図２】本発明の第１実施形態に係るインセル型タッチパネル用試験回路の原理を示す図である。
【００２３】
【図３】本発明の第２実施形態に係るインセル型タッチパネル用試験回路の原理を示す図である。
【発明を実施するための形態】
【００２４】
以下の各実施形態の説明は添付の図面を参照して行われており、本発明において実施することのできる特定の実施形態を例示的に挙げている。本発明で用いられている方向を示す用語である、「上」、「下」、「前」、「後」、「左」、「右」、「内」、「外」、「側面」等は添付の図面における方向を示すものにすぎない。従って、これら方向を示す用語は、本発明の説明及び理解に供するものであり、本発明を限定するためのものではない。図中、構造が類似するユニットは同一の符号で示されている。
【００２５】
本発明は、従来のインセル型タッチパネルにおけるタッチ回路の試験方法に関するものであり、偶数番号のタッチ電極と偶数番号のタッチ電極との間に短絡が生じた場合、或いは奇数番号のタッチ電極と奇数番号のタッチ電極との間に短絡が生じた場合は検出されず、このためにタッチパネルでタッチ欠陥のリスクが増大するという技術課題があった。本発明の実施形態はこのような欠陥を解消することができる。
【００２６】
第１実施形態
図２に示すように、本発明の提供するインセル型タッチパネル用試験回路において、前記試験回路はタッチ電極アレイに接続されており、前記タッチ電極アレイはディスプレイアレイ（図示せず）に接続されており、前記ディスプレイアレイと前記タッチ電極は積層するように設けられている。
【００２７】
前記タッチ電極アレイは、前記アレイ基板２０１上に備えられており、方形電極とも称される複数のタッチ電極２０２を含む。隣接する前記タッチ電極２０２の間には空隙が設けられているため、各々の前記タッチ電極２０２は互いに絶縁状態にある。
【００２８】
前記ディスプレイアレイは複数の走査線及び複数のデータ線を含む。前記走査線と前記データ線とが直交することで、複数のピクセルユニットが形成されている。各々の前記ピクセルユニットは、１つのピクセル電極と１つの薄膜トランジスタとを含む。前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極とを含む。前記薄膜トランジスタのゲート電極は対応する走査線に接続されており、前記薄膜トランジスタのドレイン電極は対応する前記ピクセル電極に接続されており、前記薄膜トランジスタのソース電極は対応するデータ線に接続されている。
【００２９】
１つの前記タッチ電極２０２は前記ピクセルユニットの一部に対応している。前記タッチ電極２０２は、タッチパネルの駆動電極として、センサー電極と相まってタッチ位置に関する情報を得る以外にも、前記ディスプレイアレイの共通電極として用いられている。前記タッチ電極２０２は定電流を供給し、前記ピクセル電極との間で電位差を生じさせることで、液晶分子を駆動して偏向させ、ピクセルユニットで異なる透明度を実現させている。
【００３０】
前記試験回路は、カスケード接続された複数の走査回路２０３を含んでおり、各ステージの前記走査回路２０３は１つの前記タッチ電極２０２に対応して接続されている。
【００３１】
前記走査回路２０３は少なくとも、１つの試験信号入力端子２０４と、１つの試験信号出力端子２０５と、１つの短絡フィードバック端子２０６とを含む。
【００３２】
前記試験信号入力端子２０４は、試験信号源２０７からの信号を受信することで、各ステージの前記走査回路２０３に試験信号を供給する。
【００３３】
試験信号出力端子２０５には第１信号線２０８が接続されており、前記第１信号線２０８の他端は１つのタッチ電極２０２に対応して接続されており、これにより試験信号が対応する前記タッチ電極２０２に入力されるようになっている。
【００３４】
１つの短絡フィードバック端子２０６には第２信号線２０９が接続されており、この第２信号線２０９の他端は、前ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２に接続されている。
【００３５】
現ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２と、前ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２との間が短絡した際、前記第１信号線２０８と、前記第２信号線２０９と、現ステージの前記走査回路２０３との間でループが形成されることとなる。オームの法則によれば、現ステージの走査回路２０３に接続された短絡した前記タッチ電極２０２の電流は、短絡させられた前記タッチ電極２０２に流れ、信号線が一定のインピーダンスを有するため、一部の電圧が使用され、短絡した前記タッチ電極２０２の電圧の絶対値が小さくなり、前記ピクセル電極との間の電位差が減少し、短絡した前記タッチ電極２０２に対応するピクセルユニットの輝度が下がることにより、短絡した前記タッチ電極２０２を区別することができるようになる。
【００３６】
試験時において、前記試験信号源２０７は、高電位レベルが５Ｖ、低電位レベルが−５Ｖの電圧となるように各ステージの前記走査回路２０３に向けて試験信号を出力する。加えて、前記ディスプレイアレイの前記ピクセル電極には０Ｖの電圧が印加される。
【００３７】
例えば、現ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２に５Ｖの電圧が印加されると、その他の各ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２には−５Ｖの電圧が印加される。現ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２と前記ピクセル電極との電位差は５Ｖであり、対応する表示領域は明るい白色を示す。その他の各ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２と前記ピクセル電極との電位差は−５Ｖであり、高電位レベルの電圧信号が入力されるタッチ電極２０２に対応する液晶分子の偏向角度は、低電位レベルの電圧信号が入力されるタッチ電極２０２に対応する液晶分子の偏向角度と対称であり、タッチ電極２０２の回路が正常な場合、各々のタッチ電極２０２に対応する表示領域は明るい白色を示す。
【００３８】
現ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２と、前ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２との間で短絡が生じると、現ステージの前記走査回路２０３に接続された、電位レベルが５Ｖの短絡した前記タッチ電極２０２の方から、前ステージの前記走査回路２０３に接続された電位レベルが−５Ｖの短絡させられた前記タッチ電極２０２の方へと電流が流れるようになるため、短絡が生じたタッチ電極２０２の電圧の絶対値が５Ｖ不足し、当該タッチ電極２０２とピクセル電極との電位差も５Ｖ不足し、対応する表示領域の輝度は他の表示領域の輝度よりも低く、短絡した前記タッチ電極２０２を容易に検出することができる。
【００３９】
前記タッチ電極２０２のいずれか１つに短絡が生じると、試験信号が対応する前記タッチ電極２０２に入力されなくなり、短絡が生じた前記タッチ電極２０２には電圧が印加されず、暗い色が示されるため、短絡した前記タッチ電極２０２を容易に検出することができる。
【００４０】
各々の前記走査回路２０３の試験信号出力端子２０５は、高電位レベルの信号を対応する前記タッチ電極２０２に順次かつ周期的に出力し、第１ステージの前記走査回路２０３から最終ステージの前記走査回路２０３までの走査工程を繰り返すことで、検出精度を向上させることができる。
【００４１】
第２実施形態
図３に示すように、本発明はインセル型タッチパネル用試験回路をさらに提供しており、前記試験回路はタッチ電極アレイに接続されており、前記タッチ電極アレイは前記アレイ基板３０１上に形成されており、前記タッチ電極は複数のタッチ電極３０２を含んでおり、前記タッチ電極３０２はディスプレイアレイ（図示せず）に接続されており、前記ディスプレイアレイと前記タッチ電極３０２は積層するように設けられている。
【００４２】
前記試験回路はカスケード接続された複数の走査回路３０３を含んでおり、各ステージの前記走査回路３０３は一行の前記タッチ電極３０２に対応して接続されている。
【００４３】
前記走査回路３０３は少なくとも、１つの試験信号入力端子３０４と、１つの試験信号出力端子３０５とを含む。
【００４４】
前記試験信号入力端子３０４は、試験信号源３０７からの信号を受信することで、各ステージの前記走査回路３０３に試験信号を供給する。
【００４５】
前記試験信号出力端子３０５は１本の第１信号線３０８に接続されており、同一の行にある前記タッチ電極３０２はそれぞれ、１本の第２信号線３０９を介して前記第１信号線３０８に接続されており、これにより試験信号が対応する前記タッチ電極３０２に入力されるようになっている。
【００４６】
前記各ステージの走査回路３０３は第１クロック信号配線３０６及び第２クロック信号配線３１０に接続されているため、各ステージの走査回路３０３の走査順序を制御することができる。
【００４７】
現ステージの前記走査回路３０３に接続されている１つの前記タッチ電極３０２を第１タッチ電極３０２とし、前ステージの前記走査回路３０３に接続されている１つの前記タッチ電極３０２を第２タッチ電極３０２とする。前記第１タッチ電極３０２と前記第２タッチ電極３０２とで短絡が生じると、前記第１タッチ電極３０２に接続された前記第２信号線３０９と、前記第２タッチ電極３０２に接続された前記第２信号線３０９と、前ステージの前記走査回路３０３と、現ステージの前記走査回路３０３と、現ステージの前記走査回路３０３に接続された前記第１信号線３０８との間でループが形成されることとなる。これにより、前記第１タッチ電極３０２の電圧値が下降し、これに対応する表示領域の輝度が他の表示領域の輝度よりも暗くなり、短絡した前記タッチ電極３０２を区別することができるようになる。
【００４８】
本実施形態と第１実施形態との相違点として、本実施形態では、１つの走査回路が一行の前記タッチ電極に対応して接続されているため、走査回路の数が減少し、アレイ基板周囲の空間を占める割合が比較的小さく、狭額ベゼルの実現化に有利である。
【００４９】
第２実施形態におけるインセル型タッチパネル用試験回路の動作原理は第１実施形態におけるインセル型タッチパネル用試験回路の動作原理と同一であるため、ここでは再度言及せず、具体的には、第１実施形態に記載のインセル型タッチパネル用試験回路の動作原理を参照されたい。
【００５０】
本発明の有益な効果は以下の通りである。既存のインセル型タッチパネル用試験回路と比較して、本発明のインセル型タッチパネル用試験回路では、タッチ電極が他のタッチ電極と短絡すると、短絡したタッチ電極に接続されている信号線と、短絡させられたタッチ電極に接続されている信号線と、対応する走査回路との間でループが形成されることとなるため、短絡したタッチ電極の電圧が下降し、短絡したタッチ電極に対応する表示領域の輝度が他の領域の輝度よりも暗くなり、短絡したタッチ電極の位置を区別することができるようになる。これは、既存のインセル型タッチパネルのタッチ配線試験方法において、偶数番号のタッチ電極と偶数番号のタッチ電極との間で短絡が生じたこと、或いは奇数番号のタッチ電極と奇数番号のタッチ電極との間で短絡が生じたことが検出されず、このためにタッチパネルでタッチ欠陥のリスクが増大する、という技術課題を解決することができる。
【００５１】
以上のように、本発明は好ましい実施形態を通じて上記において開示されているが、上記の好ましい実施形態は本発明を限定するものではない。本分野の通常の技術者は、本発明の趣旨及び範囲から逸脱しない限りにおいて、様々な改変及び修正を施すことができる。従って、本発明で保護を求める範囲は、特許請求の範囲を基準として定められるべきである。
【図１】
0006806933.tif 000002
【図２】
0006806933.tif 000003
【図３】
0006806933.tif 000004