【手続補正書】
【提出日】平成30年9月25日(2018.9.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電気部品（Ｂ）において以下を備える：
少なくとも１つのポリマー層（ＴＳＯ）を有する支持基板（ＴＳ）と、
その下側に接合構造体（ＶＢＳ）と金属配線接続構造体（ＶＳＳ）を有する第１チップ（ＣＨ１）、
以下を特徴とする、
前記第１チップ（ＣＨ１）は前記支持基板（ＴＳ）上に配置され、
前記接合構造体（ＶＢＳ）は前記ポリマー層（ＴＳＯ）上に載置されるか、又は前記ポリマー層（ＴＳＯ）内において貫通することなく突出し、
前記配線接続構造体（ＶＳＳ）は前記ポリマー層（ＴＳＯ）を貫通し、
前記第１チップ（ＣＨ１）と支持基板（ＴＳ）との間の隙間と、ここにおいて、感受性が高い構造体（ＢＥＳ）は、前記支持基板（ＴＳ）と接触することなく、前記第１チップ（ＣＨ１）の下側に配置され、
前記第１チップ（ＣＨ１）と並んで前記支持基板（ＴＳ）上に配置され、かつ前記第１チップ（ＣＨ１）と電気的に接触する、第２チップ（ＣＨ２）。
【請求項２】
前記第１チップ（ＣＨ１）は、ＭＥＭＳチップ、ＮＥＭＳチップ、ＩＣチップ、光電子チップ、アクチュエータチップ、単にパッシブ回路素子を備えるチップの中から選択される、請求項１に記載の部品。
【請求項３】
前記支持基板（ＴＳ）は、半導体内蔵基板（ＳＥＳＵＢ）、回路基板、ＬＴＣＣ基板、ＨＴＣＣ基板、有機支持薄片、無機支持薄片、金属薄片、単結晶基板、多結晶基板、半導体基板、セラミック基板、ガラス基板から選択される層（ＴＳＵ）を更に備える、請求項１又は請求項２の何れか１項に記載の部品。
【請求項４】
前記隙間は側方において前記チップの下側にフレーム（Ｒ）として形成された前記接合構造体（ＶＢＳ）により画定され、前記チップ（ＣＨ１）、前記フレーム（Ｒ）、及び前記支持基板（ＴＳ）は中空空間（Ｈ）を取り囲む、請求項１〜請求項３の何れか１項に記載の部品。
【請求項５】
請求項１〜請求項４の何れか１項に記載の部品において、
主要構成要素としての前記接合構造体（ＶＢＳ）はポリマー、Ｃｕ、Ａｌ、Ａｇ、又はＡｕを含み、そして、
主要構成要素としての前記配線接続構造体（ＶＳＳ）はＣｕ、Ａｌ、Ａｇ、又はＡｕを含む。
【請求項６】
請求項１〜請求項５の何れか１項に記載の部品において、前記配線接続構造体（ＶＳＳ）は、
バンプ接合体若しくは金属ピラー又は
前記チップ（ＣＨ１）及び／又は前記支持基板（ＴＳ）にめっきスルーホールを有する。
有する。
【請求項７】
前記接合構造体（ＶＢＳ）は円形若しくは長方形の断面を有する支持体又は支持フレーム（Ｒ）を含む、請求項１〜請求項６の何れか１項に記載の部品。
【請求項８】
請求項１〜請求項７の何れか１項に記載の部品は、以下を更に備える：
積層体、型材（ＶＭ）、プリント工程による被塗布材、若しくは前記第１チップ（ＣＨ１）上方の薄片（Ｆ）を有するチューブシート及び／又は、
前記支持基板（ＴＳ）の領域上に直接配置され、チップ材と前記支持基板（ＴＳ）との間の隙間を充填する充填材（ＵＦ）。
【請求項９】
少なくとも１つの更なるチップ（ＣＨ２、ＣＨ３）を備える部品において、前記更なるチップ（ＣＨ２、ＣＨ３）は前記支持基板（ＴＳ）の上側に配置され、前記支持基板（ＴＳ）上の前記第１チップ（ＣＨ１）と前記更なるチップ（ＣＨ２、ＣＨ３）との間の接続区間は非常に長いため、前記チップ（ＣＨ１、ＣＨ２、ＣＨ３）間の前記支持基板（ＴＳ）は湾曲可能である、請求項１〜請求項８の何れか１項に記載の部品。
【請求項１０】
外部の回路環境との差込接続により接合し配線接続されるために備えられた露出するストリップ導体（ＳＬ）を前記支持基板（ＴＳ）の上側に更に備える、請求項１〜請求項９の何れか１項に記載の部品。
【請求項１１】
電気部品（Ｂ）の製造方法は以下のステップを備える：
第１チップ（ＣＨ１）を設けるステップと、
前記第１チップ（ＣＨ１）の下側に金属接合構造体（ＶＢＳ）と金属配線接続構造体（ＶＳＳ）を形成するステップにおいて、前記両構造体（ＶＢＳ、ＶＳＳ）は異なる高さを有するステップと、
柔らかいポリマー層（ＴＳＯ）を有する支持基板（ＴＳ）を設けるステップと、
前記第１チップ（ＣＨ１）と前記支持基板（ＴＳ）とを接合するステップにおいて、前記配線接続構造体（ＶＳＳ）は前記ポリマー層（ＴＳＯ）を貫通し、前記接合構造体（ＶＢＳ）は前記ポリマー層（ＴＳＯ）を貫通することなく前記ポリマー層（ＴＳＯ）と接触するステップと、
ここにおいて、前記第１チップ（ＣＨ１）に加えて、更なるチップ（ＣＨ２）が前記支持基板（ＴＳ）上に配置され、
ここにおいて、前記ポリマー層（ＴＳＯ）が、前記第１チップ（ＣＨ１）及び前記第２チップ（ＣＨ２）が載置された後に、照射又は加熱によって硬化される、
ここにおいて、前記基板（ＴＳ）は前記ポリマー層（ＴＳＯ）の下に更なる層（ＴＳＵ）を含み、前記更なる層（ＴＳＵ）は、前記ポリマー層（ＴＳＯ）の硬化後、完全に又は選択的に前記配線接続構造体（ＶＳＳ）の領域から除去され、前記配線接続構造体（ＶＳＳ）は露出され、
前記配線接続構造体（ＶＳＳ）は接触部（ＫＰ）を備え、
前記接触部（ＫＰ）はストリップ導体（ＳＬ）の形成により露出された後、前記支持基板（ＴＳ）の下側で接触される。
【請求項１２】
請求項１１に記載の方法において、
前記支持基板（ＴＳ）は前記ポリマー層（ＴＳＯ）の下に層を含み、前記層は好適な光波長領域において透明であり、前記ポリマー層（ＴＳＯ）を前記波長領域において曝射により硬化する。
【請求項１３】
充填材（ＵＦ）はチップ材（ＣＨ１、ＣＨ２、ＣＨ３）と前記支持基板（ＴＳ）との間の領域に配置される、請求項１１〜請求項１２の何れか１項に記載の方法。
【請求項１４】
型材（ＶＭ）及び／又は薄片（Ｆ）は前記第１チップ（ＣＨ１）の上方に載置される、請求項１１〜請求項１３の何れか１項に記載の方法。
【請求項１５】
導電性構造体（ＳＬ）は前記チップ（ＣＨ１）の表面及び／又は前記支持基板（ＴＳ）の表面に金属若しくは合金を被着すること又は金属含有ナノ粒子を噴射することにより形成される、請求項１１〜請求項１４の何れか１項に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
部品も部品の製造方法も、例示又は記載された実施形態に限定されない。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[Ｃ１]  電気部品（Ｂ）において以下を備える：
少なくとも１つのポリマー層（ＴＳＯ）を有する支持基板（ＴＳ）と、
その下側に接合構造体（ＶＢＲ）と金属配線接続構造体（ＶＳＳ）を有する第１チップ（ＣＨ１）、
以下を特徴とする、
前記第１チップ（ＣＨ１）は前記支持基板（ＴＳ）上に配置され、
前記接合構造体（ＶＢＳ）は前記ポリマー層（ＴＳＯ）上に載置されるか、又は前記ポリマー層（ＴＳＯ）内において貫通することなく突出し、
前記配線接続構造体（ＶＳＳ）は前記ポリマー層（ＴＳＯ）を貫通する。
[Ｃ２]  前記第１チップ（ＣＨ１）は、ＭＥＭＳチップ、ＮＥＭＳチップ、ＩＣチップ、光電子チップ、アクチュエータチップ、単にパッシブ回路素子を備えるチップの中から選択される、Ｃ１に記載の部品。
[Ｃ３]  前記支持基板（ＴＳ）は、半導体内蔵基板、回路基板、ＬＴＣＣ基板、ＨＴＣＣ基板、有機支持薄片、無機支持薄片、金属薄片、単結晶基板、多結晶基板、半導体基板、セラミック基板、ガラス基板から選択される層（ＴＳＵ）を更に備える、Ｃ１又は２に記載の部品。
[Ｃ４]  Ｃ１〜３の何れか１項に記載の部品において、
前記第１チップ（ＣＨ１）と前記支持基板（ＴＳ）との間の隙間を更に有し、
感受性が高い構造体（ＢＥＳ）は、前記支持基板（ＴＳ）と接触することなく、前記第１チップ（ＣＨ１）の下側に配置される。
[Ｃ５]  前記隙間は側方において前記チップの下側にフレーム（Ｒ）として形成された前記接合構造体（ＶＢＳ）により画定され、前記チップ（ＣＨ１）、前記フレーム（Ｒ）、及び前記支持基板（ＴＳ）は中空空間（Ｈ）を取り囲む、Ｃ４項に記載の部品。
[Ｃ６]  Ｃ１〜５の何れか１項に記載の部品において、
主要構成要素としての前記接合構造体（ＶＢＳ）はポリマー、Ｃｕ、Ａｌ、Ａｇ、又はＡｕそして、
主要構成要素としての前記配線接続構造体（ＶＳＳ）はＣｕ、Ａｌ、Ａｇ、又はＡｕを含有する。
[Ｃ７]  Ｃ１〜６の何れか１項に記載の部品において、前記配線接続構造体（ＶＳＳ）は、  バンプ接合体若しくは金属ピラー又は
前記チップ（ＣＨ１）及び／又は前記支持基板（ＴＳ）にめっきスルーホールを有する。
有する。
[Ｃ８]  前記接合構造体（ＶＢＳ）は円形若しくは長方形の断面を有する支持体又は支持フレーム（Ｒ）を含む、Ｃ１〜７の何れか１項に記載の部品。
[Ｃ９]  Ｃ１〜８の何れか１項に記載の部品は第２チップ（ＣＨ２）を更に備え、前記第２チップは
前記第１チップ（ＣＨ１）の上方又は上に配置されるか、
前記第１チップ（ＣＨ１）と並んで前記支持基板（ＴＳ）上に配置される。
[Ｃ１０]  Ｃ１〜９の何れか１項に記載の部品は、以下を更に備える：
積層体、型材（ＶＭ）、プリント工程による被塗布材、若しくは前記第１チップ（ＣＨ１）上方の薄片（Ｆ）を有するチューブシート及び／又は、
前記支持基板（ＴＳ）の領域上に直接配置され、チップ材と前記支持基板（ＴＳ）との間の隙間を充填する充填材（ＵＦ）。
[Ｃ１１]  金属からなるトップ層を前記第１チップ（ＣＨ１）上方に更に備える、Ｃ１〜１０の何れか１項に記載の部品。
[Ｃ１２]  Ｃ１〜１１の何れか１項に記載の部品において、
前記第１チップ（ＣＨ１）又は更なるチップ（ＣＨ２、ＣＨ３）はセンサチップであって、カバー（Ｄ）の下に配置され、
前記センサチップは前記カバー（Ｄ）の孔を通して前記部品（Ｂ）の周囲と接続される。
[Ｃ１３]  Ｃ１２に記載の部品において、
前記部品はマイクロホンであって、
前記センサチップは電気音響トランスデューサ構造体を備え、
前記カバー（Ｄ）の下には後方容積（ＲＶ）が構成される。
[Ｃ１４]  少なくとも１つの更なるチップ（ＣＨ２、ＣＨ３）を備える部品において、前記更なるチップ（ＣＨ２、ＣＨ３）は前記支持基板（ＴＳ）の上側に配置され、前記支持基板（ＴＳ）上の前記第１チップ（ＣＨ１）と前記更なるチップ（ＣＨ２、ＣＨ３）との間の接続区間は非常に長いため、前記チップ（ＣＨ１、ＣＨ２、ＣＨ３）間の前記支持基板（ＴＳ）は湾曲可能である、Ｃ１〜１３の何れか１項に記載の部品。
[Ｃ１５]  外部の回路環境との差込接続により接合し配線接続されるために備えられた露出するストリップ導体（ＳＬ）を前記支持基板（ＴＳ）の上側に更に備える、Ｃ１〜１４の何れか１項に記載の部品。
[Ｃ１６]  電気部品（Ｂ）の製造方法は以下のステップを備える：
第１チップ（ＣＨ１）を設けるステップと、
前記第１チップ（ＣＨ１）の下側に金属接合構造体（ＶＢＳ）と金属配線接続構造体（ＶＳＳ）を形成するステップにおいて、前記両構造体（ＶＢＳ、ＶＳＳ）は異なる高さを有するステップと、
柔らかいポリマー層（ＴＳＯ）を有する支持基板（ＴＳ）を設けるステップと、
前記第１チップ（ＣＨ１）と前記支持基板（ＴＳ）とを接合するステップにおいて、前記配線接続構造体（ＶＳＳ）は前記ポリマー層（ＴＳＯ）を貫通し、前記接合構造体（ＶＢＳ）は前記ポリマー層（ＴＳＯ）を貫通することなく前記ポリマー層（ＴＳＯ）と接触するステップ。
[Ｃ１７]  前記ポリマー層（ＴＳＯ）を、前記第１チップ（ＣＨ１）を載置した後に、照射又は加熱によって硬化させる、Ｃ１６に記載の方法。
[Ｃ１８]  Ｃ１７に記載の方法において、
前記支持基板（ＴＳ）は前記ポリマー層（ＴＳＯ）の下に層を含み、前記層は好適な光波長領域において透明であり、前記ポリマー層（ＴＳＯ）を前記波長領域において曝射により硬化する。
[Ｃ１９]  前記第１チップ（ＣＨ１）と並んで又は前記第１チップ（ＣＨ１）上にまた更なるチップ（ＣＨ２）又は複数の更なるチップ（ＣＨ２、ＣＨ３）を配置する、Ｃ１６〜１８の何れか１項に記載の方法。
[Ｃ２０]  充填材（ＵＦ）はチップ材（ＣＨ１、ＣＨ２、ＣＨ３）と前記支持基板（ＴＳ）との間の領域に配置される、Ｃ１６〜１９の何れか１項に記載の方法。
[Ｃ２１]  型材（ＶＭ）及び／又は薄片（Ｆ）は前記第１チップ（ＣＨ１）の上方に載置される、Ｃ１６〜２０の何れか１項に記載の方法、
[Ｃ２２]  金属トップ層は前記第１チップ（ＣＨ１）の上方に載置される、Ｃ１６〜２１の何れか１項に記載の方法。
[Ｃ２３]  前記支持基板（ＴＳ）は前記ポリマー層（ＴＳＯ）の下に更なる層（ＴＳＵ）を含み、前記更なる層（ＴＳＵ）は、前記ポリマー層（ＴＳＯ）の硬化後、完全に又は選択的に前記配線接続構造体（ＶＳＳ）の領域から除去され、前記配線接続構造体（ＶＳＳ）は露出される、Ｃ１６〜２２の何れか１項に記載の方法。
[Ｃ２４]  前記配線接続構造体（ＶＳＳ）の露出はレーザを用いて行われる、Ｃ２３に記載の方法。
[Ｃ２５]  Ｃ２３又は２４の何れか１項に記載の方法において、
前記配線接続構造体（ＶＳＳ）は接触部（ＫＰ）を備え、
前記接触部（ＫＰ）はストリップ導体（ＳＬ）の形成により露出された後、前記支持基板（ＴＳ）の下側で接触される。
[Ｃ２６]  前記部品は複数の他の部品とともに複数製造され、前記他の部品から個別化することにより分離される、Ｃ１６〜２５の何れか１項に記載の方法。
[Ｃ２７]  Ｃ１６〜２６の何れか１項に記載の方法において、
前記部品の上側に、Ｃｕ、Ｎｉ、及び黒ニッケルを含有する層を有する複合層を付着させ、その後、
Ｎｉ含有材料を選択的に除去することで、印字される。
[Ｃ２８]  導電性構造体（ＳＬ）は前記チップ（ＣＨ１）の表面及び／又は前記支持基板（ＴＳ）の表面に金属若しくは合金を被着すること又は金属含有ナノ粒子を噴射することにより形成される、Ｃ１６〜２７の何れか１項に記載の方法。