【誤訳訂正書】
【提出日】平成30年11月8日(2018.11.8)
【誤訳訂正１】
【訂正対象書類名】明細書
【訂正対象項目名】００１８
【訂正方法】変更
【訂正の内容】
【００１８】
図１Ａは、有線接続またはガラスファイバー接続またはラジオ媒体のような転送媒体を介して、出力信号１２を送信するための送信手段１０（例えばチャンネル符号器）の概略ブロック回路図を示す。送信手段１０は、データ信号１６ａ−ｃを各々受信して、フィルタ処理したデータ信号１８ａ−ｃを提供するように構成した複数のフィルタ構造１４ａ−ｃを含む。データ信号１６ａ−ｃは、転送されるべき異なるデータソースのデータストリームであってもよい。データソースは、いかなる種類のデータソース（例えばネットワークノード、サーバ、ＰＣ、ハードディスク、ビデオ・カメラ、センサ、または他の転送されるデータを提供または生成している装置）であってもよい。データ信号は、冗長化（エラー検出およびエラー訂正に関する情報）を有するブロックによってデータソース・ブロックのソース・データを拡張するように構成されるＦＥＣ符号器のようなブロック符号器によって受信される。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】００２２
【訂正方法】変更
【訂正の内容】
【００２２】
基準信号２６ａ−ｃは、異なる時間間隔にわたって時間不変または可変的であってもよい。例えば、それぞれのデータ信号１６ａ−ｃの可変信号電力に基づいて、基準信号は、可変で適応もした、すなわち、データ信号１６ａ−ｃの信号電力に略等しい信号電力を含むことができる。基準信号２６ａ−ｃは、等しいかまたは異なる情報（ビットまたはシンボルおよび／または等しいか異なるデータ長）を含みうる。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００２６
【訂正方法】変更
【訂正の内容】
【００２６】
ＩＩＲフィルタ２８ａが基準信号２６ａをフィルタ処理するとき、基準信号２６ａはフィルタ２８ａの中で対応するシステム応答を生成する。同じことは、基準信号２６ｂに関するＩＩＲフィルタ２８ｂに、そして、基準信号２６ｃに関するＩＩＲフィルタ２８ｃにあてはまる。ＩＩＲフィルタ２８ａ−ｃが、等しいフィルタ長さおよび等しい係数を含むとき、基準信号２６ａ−ｃは等しい、すなわち、基準信号２６ａ−ｃは同じ信号であってもよい。ＩＩＲフィルタ２８ａ−ｃのシステム応答、すなわちそれぞれの部分的な出力信号は、従って、基準信号または信号２６ａ−ｃに基づいて等しいか、同等である。ＩＩＲフィルタ２８ａ−ｃのシステム応答は、基準信号２６ａ−ｃに基づいて等しいか、略等しい。ＩＩＲフィルタ２８ａ−ｃが、等しい初期状態および等しいフィルタ構造および等しいフィルタ係数を含むとき、同じ基準信号２６ａ−ｃは、ＩＩＲフィルタ２８ａ−ｃに適用され、ＩＩＲフィルタの等しく安定した状態も起こる。しかしながら、ＩＩＲフィルタ２８ａ−ｃが、例えば、前の方法でフィルタ処理された相互に異なるデータ信号１６ａ−ｃに基づいて、異なる初期状態を含むとき、初期状態も、フィルタ２８ａ−ｃのフィードバック構造に基づいて、将来のシステム状態に影響を及ぼす。基準信号２６ａ−ｃは、これらの効果がごくわずかで、システム応答が同等する程度まで、この種の効果を減らす長さを含む。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００３１
【訂正方法】変更
【訂正の内容】
【００３１】
図１Ｂは、拡張したデータ信号２７ａ、２７ｂおよび２７ｃの模式的な比較を示す。拡張したデータ信号２７ａ−ｃは、それぞれ、データ信号１６ａ、１６ｂおよび１６ｃのデータブロック（データ１、データ２、データ３）を含む。そして、それは、基準信号２６ａ−１、２６ｂ−１および２６ｃ−１が、それぞれ、データブロックの前に付加され、基準信号２６ａ−２、２６ｂ−２および２６ｃ−２が、それぞれ、データブロックの後に付加されるように、基準信号２６ａ−ｃと結合される。例えば、基準信号は、同じデータ長から成るが、前述したように、互いに異なることもあってもよい。あるいは、または、加えて、データ信号１６ａ−ｃのデータ長さは、等しいか、または互いに異なることもあってもよい。拡張したデータ信号２７ａ−ｃに基づいて、フィルタ処理したデータ信号１８´ａ−ｃは、フィルタ２８ａ−ｃのフィルタ処理によって得られる。フィルタ処理したデータ信号１８´ａ−ｃは、フィルタ処理したデータ信号１８´ａ−ｃが、無効なプリアンブル２６ａ−１´、２６ｂ−１´および２６ｃ−１´を（まだ）含む図１Ａのフィルタ処理したデータ信号１８ａ−ｃと異なる。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００３３
【訂正方法】変更
【訂正の内容】
【００３３】
得られた出力信号１２は、（モノリシック）構造を含む。すなわち、それは、あたかも単一のＩＩＲフィルタによってフィルタ処理されるかのように振る舞う。ここで、時間点で得られた出力信号１２は、それぞれのデータセクションをフィルタ処理しているフィルタの前のフィルタ操作に依存する。しかしながら、前に配置されたそれぞれのフィルタ処理した基準信号２６ａ−１´、２６ｂ−１´および２６ｃ−１´は、出力信号１２において前に配置された、別の拡張した又はフィルタ処理したデータ信号のそれぞれのデータ・シーケンスによって影響を受けない。それは、フィルタ処理した基準信号２６ａ−１´は、フィルタ処理基準信号２６ｂ−１´および／または２６ｃ−１´に関して不等であってもよい、ということを意味する。フィルタ処理した信号１６ａ´−ｃ´は、定常状態のフィルタの基準信号２６ａ−１、２６ｂ−１および２６ｃ−１によってフィルタ処理されて、これらの前に配置する信号によって十分に影響される。同様に、追加された基準信号２６ａ−２´、２６ｂ−２´および２６ｃ−２´は、それぞれのデータ信号１６ａ−ｃによって適切に影響される。これは、プリアンブルが無効であると考慮されるかまたはデータブロックの初めで削除され、データブロックの終わりで正しくフィルタ処理されるので、各データブロック１６ａ−ｃの前に（そして、後に）挿入される基準信号２６ａ−ｃ（プリアンブル）がそれぞれのフィルタ処理したデータブロック１６ａ´−ｃ´の終わりで転送されることを保証する。
【誤訳訂正６】
【訂正対象書類名】明細書
【訂正対象項目名】００３４
【訂正方法】変更
【訂正の内容】
【００３４】
出力信号１２のモノリシック構造は、無効または十分に影響しないそれぞれのフィルタ応答２６ａ−１´、２６ｂ−１´または２６ｃ−１´を取り除いて、それぞれ、順次に接続されたフィルタ処理した信号１６ａ´−ｃ´および２６ａ−２´、２６ｂ−２´および２６ｃ−２´に基づいて、出力信号１２を出力するために、マルチプレクサ２２、または、それぞれのＩＩＲフィルタ２８ａ−ｃ、または、フィルタ２８ａ−ｃとマルチプレクサ２２との間に接続される（信号形成器のような）手段を構成することによって得られることができる。これは、図１Ｂに示される状況に代わるものとして、例えば、ＩＩＲフィルタがデータを削除するように構成されるとき、または、図３との関係にて説明したように、例えば、ＩＩＲフィルタがこの目的のために構成された信号形成器を含むとき、フィルタ処理したデータ信号も、それぞれの無効なプリアンブル２６ａ−１´、２６ｂ−１´および２６ｃ−２´を含まないことを意味する。簡単に言うと、実施の形態によれば、プリアンブルは、二度算出（フィルタ処理）されるけれども、一度だけ転送される。この目的のために、データ信号１６ａ−ｃのデータブロックは、２つの基準信号によって拡張される。そして、１つ（データ信号１６ａ−ｃの前に配置された１つ）は、フィルタをトレーニングするために用いられる。しかしながら、得られたフィルタ応答は、低いオーバーヘッド（状態情報またはリンクマネジメント情報の比率）を得るために拒絶される。データ信号１６ａ−ｃの終わりに配置されたそれぞれの基準信号２６ａ−２、２６ｂ−２および２６ｃ−２は、そのそれぞれのフィルタ処理した形２６ａ−１´、２６ｂ−１´および２６ｃ−１´において転送される。それぞれのフィルタ応答（フィルタ処理した基準信号）２６ａ−１´、２６ｂ−１´および２６ｃ−１´は、等しいか、同等であってもよい（すなわち、ごくわずかな違い、おそらくシステム・ノイズより低い）。
【誤訳訂正７】
【訂正対象書類名】明細書
【訂正対象項目名】００３６
【訂正方法】変更
【訂正の内容】
【００３６】
図２は、送信手段２０の概略ブロック回路図を示す。フィルタ構造１４´ａ−ｃは、図１のフィルタ構造１４ａ−ｃとは対照的に、それぞれ、データソースからソース信号３４ａ、３４ｂまたは３４ｃを受信して、それぞれのソース信号３４ａ−ｃに関して冗長情報を算出するように構成された算出手段３２ａ、３２ｂおよび３２ｃを含む。算出手段３２ａ−ｃは、例えば、受信機側のエラー訂正を可能にする、算出冗長シンボルまたは冗長ビットまたは別のプレ符号化のための手段であってもよい。例えば、算出手段３２ａ−ｃは、フォワード・エラー訂正（ＦＥＣ）のためのアルゴリズムを実行するように構成されうる。対応して算出シンボルまたはビットは、それぞれのデータ信号１６ａ、１６ｂまたは１６ｃを得るために、算出手段３２ａ−ｃによって、ソース信号３４ａ、３４ｂまたは３４ｃと結合されうる。算出手段３２ａ−ｃは、例えば、プロセッサ、フィールド・プログラム可能なゲート・アレイ（ＦＰＧＡ）、集積回路等のデジタル回路として実施され、連続的に、または、不連続的に、ソース信号３４ａ、３４ｂまたは３４ｃを受信するように構成されうる。算出手段３２ａ−ｃは、処理されるブロックとして、それぞれのソース信号３４ａ−ｃを既に受信し、対応するブロック・サイズが達するまで、データを連続的に、または、不連続的に受信して、処理ブロックに基づいて、それぞれ、データ信号１６ａ、１６ｂまたは１６ｃを提供することができる。
【誤訳訂正８】
【訂正対象書類名】明細書
【訂正対象項目名】００３９
【訂正方法】変更
【訂正の内容】
【００３９】
基準信号２６ａ−ｃは、転送信頼性の更なる強化のために、それぞれのソース信号３４ａ−ｃまたはデータ信号１６ａ−ｃに採用されうる。このように、基準信号２６ａ−ｃは、ソース信号３４ａ−ｃまたはデータ信号１６ａ−ｃの変調度より低い変調度を含むことができる。例えば、ソース信号３４ａおよび／またはデータ信号１６ａは、パルス振幅変調（ＰＡＭ）によって、または、パルス符号変調（ＰＣＭ）によって変調され、３、４、５またはより多くの可能な振幅レベルの第１の数を含むことができる。基準信号２６ａ−ｃは、ＰＡＭまたはＰＣＭ変調と、２、３、４またはより多くの可能な振幅レベルの第２の数と、を含むこともできる。可能な振幅レベルの第２の数は、振幅レベルの第１の数より低い。データ信号１６ａまたはソース信号３４ａと比較したとき、基準信号２６ａの低い変調度は、出力信号１２の基準信号２６ａ−ｃの信号部分のための転送エラーに関して干渉信頼性の増加を可能にする。プリアンブルの、すなわち、基準信号の信号電力は、最大プラス／マイナス２０％、あるいは、最大プラス／マイナス１０％、または、あるいは、最大プラス／マイナス５％の許容範囲内のそれぞれのデータ信号１６ａ、１６ｂまたは１６ｃの（平均）信号電力と同じであってもよい。さらにまた、基準信号２６ａ−ｃは、データ信号１６が平均値無しであるとき、出力信号１２も平均値無しで保つために、平均値無しで構成されうる。あるいは、基準信号２６ａ−ｃは、データ信号１６ａ−ｃの平均値を補償するために、または、その平均値の減らされた量を有するフィルタ処理したデータ信号１８ａ−ｃを得るために、平均値を含むことができる。あるいは、データ信号１６ａ−ｃが平均値を含むか含まないにかかわらず、基準信号１８ａ−ｃは、平均値を含むことができるか、含むことができない。平均値の無い基準信号２６ａ−ｃの構成は、アナログフロントエンド、すなわちデジタル／アナログ変換器（ＤＡＣ）および／またはアナログ‐デジタル変換器（ＡＤＣ）のような要素の結果として生じる出力信号１２の改良された処理性を可能にする。これは、重要な設計基準であってもよい。
【誤訳訂正９】
【訂正対象書類名】明細書
【訂正対象項目名】００５８
【訂正方法】変更
【訂正の内容】
【００５８】
図４は、送信手段によって送信される出力信号５４を受信するための受信手段４０の概略ブロック回路図を示す。例えば、出力信号５４は、送信手段１０または２０の出力信号１２であってもよい。それは、有線またはラジオ媒体などの転送媒体を介して受信される。あるいは、出力信号１２が、あたかも、上記のように、単一の信号処理チェーン（従来技術）によって算出されるかのように現れるので、出力信号５４は、従来技術による送信手段とは異なる出力信号などであってもよい。出力信号１２は、付加的な基準信号を含むにもかかわらず、これらは、データブロックの周期的に反復するヘッダとも考慮されうる、および／または、抽出または無視されうる。
【誤訳訂正１０】
【訂正対象書類名】明細書
【訂正対象項目名】００６３
【訂正方法】変更
【訂正の内容】
【００６３】
この種の方法で得られた同等化された受信信号６６ａ、６６ｂおよび６６ｃは、それぞれ、分離器６８ａ、６８ｂおよび６８ｃによって受信される。分離器６８ａ、６８ｂおよび６８ｃは、おそらく、すなわち、検出して評価するために、それぞれ、基準信号７２ａ、７２ｂおよび７２ｃを分離するように、または、同等化された受信信号６６ａ−ｃから基準信号７２ａ−ｃを削除するように構成される。例えば、基準信号７２ａ−ｃは、基準信号２６ａ−ｃであってもよい。例えば、分離器６８ａ−ｃは、同等化された受信信号６６ａ−ｃのデータブロックの始まりまたは開始を決定するように構成されうる。例えば、それぞれの基準信号７２ａ−ｃの内容は、基準信号を有する同等化された受信信号６６ａ−ｃの相互相関のような比較操作に基づいて、後者が検出されうるように、分離器６８ａ−ｃに知られる。１つまたはいくつかの分離器６８ａ−ｃは、基準信号が受信される又は含まれる出力信号１２の場所に関して、デマルチプレクサ５６が、１つまたはいくつかの分離器６８ａ−ｃから情報を受信するように、デマルチプレクサ５６に結合することができる。マルチプレクサ５６は、この情報に基づいて、出力信号１２の受信信号６６ａ−ｃへの分割に、すなわち、受信信号６６ａ−ｃを（正しく）同期させるように影響するように構成されうる。
【誤訳訂正１１】
【訂正対象書類名】明細書
【訂正対象項目名】００８６
【訂正方法】変更
【訂正の内容】
【００８６】
プリアンブル、すなわち基準信号は、例えば、それぞれのＦＥＣブロックに追加され、および／または、ＦＥＣ符号器（冗長ブロック３２ａ−ｃ）の後の送信機のＦＥＣブロックの前に配置される。図３に説明したように、前に配置されたプリアンブルは、フィルタからのフィルタ処理した信号の終わりで出力してもよい。