【手続補正書】
【提出日】平成30年9月28日(2018.9.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マイクロコード化シーケンサを使用したアナログ／デジタル変換のための装置であって、
アナログ／デジタル変換のための手段と、
前記アナログ／デジタル変換手段に結合され、それを制御するマイクロコード化シーケンサと、
演算ポストプロセッサシーケンサと、
前記マイクロコード化シーケンサおよび前記演算ポストプロセッサシーケンサに結合されたメモリと
を備え、
前記演算ポストプロセッサシーケンサは、前記アナログ／デジタル変換手段から受信されるデータの算術処理を行うように構成され、前記メモリは、前記マイクロコード化シーケンサに、前記アナログ／デジタル変換手段を制御する方法と、前記アナログ／デジタル変換のための手段によって生成されるデータを処理するために前記演算ポストプロセッサシーケンサを制御する方法とを命令するためのマイクロコード化ワードを記憶している、装置。
【請求項２】
前記アナログ／デジタル変換手段は、アナログ／デジタルコンバータである、請求項１に記載の装置。
【請求項３】
前記アナログ／デジタル変換手段は、充電時間測定ユニットである、請求項１に記載の装置。
【請求項４】
前記アナログ／デジタル変換手段の入力に結合されている出力を有するアナログマルチプレクサをさらに備え、前記アナログマルチプレクサは、前記マイクロコード化シーケンサによって制御され、前記アナログマルチプレクサは、前記マイクロコード化シーケンサに命令する前記マイクロコード化ワードによって決定される前記アナログマルチプレクサの入力を選択する、請求項１に記載の装置。
【請求項５】
前記メモリに結合され、前記マイクロコード化シーケンサおよび前記演算ポストプロセッサシーケンサのためのマイクロコード化ワードを選択するために使用されるアドレスデコーダをさらに備えている、請求項１に記載の装置。
【請求項６】
低電力スリープモードを有する中央処理ユニットをさらに備え、前記マイクロコード化シーケンサ、演算ポストプロセッサシーケンサ、アナログ／デジタル変換手段、およびメモリは、前記中央処理ユニットが低電力スリープモードにあるとき、機能する、請求項１に記載の装置。
【請求項７】
前記中央処理ユニット、マイクロコード化シーケンサ、演算ポストプロセッサシーケンサ、アナログ／デジタル変換手段、および前記メモリは、マイクロコントローラによって提供される、請求項６に記載の装置。
【請求項８】
演算ポストプロセッサをさらに備え、前記演算ポストプロセッサは、前記演算ポストプロセッサシーケンサによって制御される、請求項１に記載の装置。
【請求項９】
前記マイクロコード化ワードの各々は、データ部分と、演算ポストプロセッサ部分とを備えている、請求項１に記載の装置。
【請求項１０】
第１の複数のマイクロコード化ワードは、前記データ収集シーケンサを制御し、第２の複数のマイクロコード化ワードは、前記演算ポストプロセッサシーケンサを制御する、請求項１に記載の装置。
【請求項１１】
第１の複数のマイクロコード化ワードは、第１の一連のステップを制御し、第２の複数のマイクロコード化ワードは、第２の一連のステップを制御する、請求項１に記載の装置。
【請求項１２】
前記マイクロコード化ワードは、ループ制御、演算計算制御、アナログ／デジタル変換制御、充電時間測定ユニット制御、および外部ノード接続の制御から成る群から選択される部分を備えている、請求項１に記載の装置。
【請求項１３】
前記マイクロコード化ワードは、シーケンスの終了、閾値制御、アナログ／デジタル変換ラッチクロック、アキュムレータラッチクロック、記録制御、およびアキュムレータ制御から成る群から選択される部分を備えている、請求項１に記載の装置。
【請求項１４】
前記装置は、集積回路デバイス内に一体化されており、前記マイクロコード化シーケンサは、プログラマブル命令ワードによって制御される状態機械によって形成され、前記状態機械は、アナログ／デジタルコアの制御機能を行い、前記状態機械は、少なくとも、前記集積回路デバイスの外部ピンを構成することと、サンプリングおよび変換を開始することと、結果をメモリ内に記憶することと、ループ動作を行うこととを行うように動作可能である、請求項１〜１３のうちの１項に記載の装置。
【請求項１５】
命令ワードは、ループ、後処理機能、ＡＤＣ制御機能、および外部ピン構成のうちの少なくとも１つを定義するためのビットフィールドを備えている、請求項１４に記載の装置。
【請求項１６】
容量時間測定ユニット（ＣＴＭＵ）をさらに備え、前記命令ワードは、前記ＣＴＭＵの制御のためのビットフィールドを備えている、請求項１５に記載の装置。
【請求項１７】
少なくとも１つの後処理命令ワードによって制御可能な算術論理ユニットをさらに備え、後処理は、前記状態機械命令ワードによって開始される、請求項１４に記載の装置。
【請求項１８】
前記後処理命令ワードは、閾値、アキュムレータ入力、および結果の記憶を制御するための少なくとも１つのビットフィールドを備えている、請求項１７に記載の装置。
【請求項１９】
請求項１４−１８のうちの任意の１つ以上のものに記載のアナログ／デジタルコンバータ周辺機器を備えているマイクロコントローラ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
さらなる実施形態によると、命令ワードは、ループ、後処理機能、ＡＤＣ制御機能、および外部ピン構成のうちの少なくとも１つを定義するためのビットフィールドを備え得る。さらなる実施形態によると、容量時間測定ユニット（ＣＴＭＵ）が、提供され得、命令ワードは、ＣＴＭＵの制御のためのビットフィールドを備え得る。さらなる実施形態によると、算術論理ユニットが、少なくとも１つの後処理命令ワードによって制御可能であるように提供され得、後処理は、状態機械命令ワードによって開始され得る。さらなる実施形態によると、後処理命令ワードは、少なくとも、閾値、アキュムレータ入力、および結果の記憶を制御するためのビットフィールドを備え得る。さらなる実施形態によると、マイクロコントローラは、前述のアナログ／デジタルコンバータ周辺機器のうちの任意の１つ以上のものを備え得る。
本願明細書は、例えば、以下の項目も提供する。
（項目１）
マイクロコード化シーケンサを使用したアナログ／デジタル変換のための装置であって、
アナログ／デジタル変換のための手段と、
前記アナログ／デジタル変換手段に結合され、それを制御するマイクロコード化シーケンサと、
前記マイクロコード化シーケンサに結合されたメモリと
を備え、
前記メモリは、前記マイクロコード化シーケンサに前記アナログ／デジタル変換手段を制御する方法を命令するためのマイクロコード化ワードを記憶している、装置。
（項目２）
前記アナログ／デジタル変換手段は、アナログ／デジタルコンバータ（ＡＤＣ）である、項目１に記載の装置。
（項目３）
前記アナログ／デジタル変換手段は、充電時間測定ユニット（ＣＴＭＵ）である、項目１に記載の装置。
（項目４）
前記アナログ／デジタル変換手段の入力に結合されている出力を有するアナログマルチプレクサをさらに備え、前記アナログマルチプレクサは、前記マイクロコード化シーケンサによって制御され、前記アナログマルチプレクサは、前記マイクロコード化シーケンサに命令する前記マイクロコード化ワードによって決定される前記アナログマルチプレクサの入力を選択する、項目１に記載の装置。
（項目５）
前記メモリに結合され、前記マイクロコード化シーケンサのためのマイクロコード化ワードを選択するために使用されるアドレスデコーダをさらに備えている、項目１に記載の装置。
（項目６）
低電力スリープモードを有する中央処理ユニット（ＣＰＵ）をさらに備え、前記マイクロコード化シーケンサ、アナログ／デジタル変換手段、およびメモリは、前記ＣＰＵが低電力スリープモードにあるとき、機能する、項目１に記載の装置。
（項目７）
前記ＣＰＵ、マイクロコード化シーケンサ、アナログ／デジタル変換手段、および前記メモリは、マイクロコントローラによって提供される、項目６に記載の装置。
（項目８）
前記マイクロコード化シーケンサは、データ収集シーケンサと、演算ポストプロセッサシーケンサとを備えている、項目１に記載の装置。
（項目９）
演算ポストプロセッサをさらに備え、前記演算ポストプロセッサは、前記演算ポストプロセッサシーケンサによって制御される、項目８に記載の装置。
（項目１０）
前記マイクロコード化ワードの各々は、データ部分と、演算ポストプロセッサ部分とを備えている、項目８に記載の装置。
（項目１１）
第１の複数のマイクロコード化ワードは、前記データ収集シーケンサを制御し、第２の複数のマイクロコード化ワードは、前記演算ポストプロセッサシーケンサを制御する、項目８に記載の装置。
（項目１２）
第１の複数のマイクロコード化ワードは、第１の一連のステップを制御し、第２の複数のマイクロコード化ワードは、第２の一連のステップを制御する、項目１に記載の装置。
（項目１３）
前記マイクロコード化ワードは、ループ制御、演算計算制御、アナログ／デジタル変換制御、充電時間測定ユニット制御、および外部ノード接続の制御から成る群から選択される部分を備えている、項目１に記載の装置。
（項目１４）
前記マイクロコード化ワードは、シーケンスの終了、閾値制御、アナログ／デジタル変換ラッチクロック、アキュムレータラッチクロック、記録制御、およびアキュムレータ制御から成る群から選択される部分を備えている、項目１に記載の装置。
（項目１５）
集積回路デバイス内のアナログ／デジタルコンバータ周辺機器であって、
アナログ／デジタルコンバータ（ＡＤＣ）コアと、
プログラマブル命令ワードによって制御される状態機械であって、前記状態機械は、前記ＡＤＣコアの制御機能を行い、前記状態機械は、少なくとも、前記集積回路デバイスの外部ピンを構成することと、サンプリングおよび変換を開始することと、結果をメモリ内に記憶することと、ループ動作を行うこととを行うように動作可能である、状態機械と、
一連の関連付けられた命令ワードを記憶するためのメモリと
を備えている、ＡＤＣ周辺機器。
（項目１６）
命令ワードは、ループ、後処理機能、ＡＤＣ制御機能、および外部ピン構成のうちの少なくとも１つを定義するためのビットフィールドを備えている、項目１５に記載のＡＤＣ周辺機器。
（項目１７）
容量時間測定ユニット（ＣＴＭＵ）をさらに備え、前記命令ワードは、前記ＣＴＭＵの制御のためのビットフィールドを備えている、項目１６に記載のＡＤＣ周辺機器。
（項目１８）
少なくとも１つの後処理命令ワードによって制御可能な算術論理ユニットをさらに備え、後処理は、前記状態機械命令ワードによって開始される、項目１５に記載のＡＤＣ周辺機器。
（項目１９）
前記後処理命令ワードは、閾値、アキュムレータ入力、および結果の記憶を制御するための少なくとも１つのビットフィールドを備えている、項目１８に記載のＡＤＣ周辺機器。
（項目２０）
項目１５−１９のうちの任意の１つ以上のものに記載のアナログ／デジタルコンバータ周辺機器を備えているマイクロコントローラ。