【手続補正書】
【提出日】平成30年11月12日(2018.11.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
半導体材料を含む基板と、
前記基板におけるディープトレンチ構造と、
を含み、
前記ディープトレンチ構造が、
前記基板における少なくとも１０ミクロンの深さのディープトレンチと、
前記ディープトレンチの側壁上に配置される誘電体ライナーと、
前記誘電体ライナー上に配置され、前記ディープトレンチの底部まで延在する、ポリシリコンの第１の層と、
前記ポリシリコンの第１の層上に配置され、前記ディープトレンチ内に延在する、ポリシリコンの第２の層と、
を含み、
ドーパントが、少なくとも１×１０１８ｃｍ−３の平均ドーピング濃度で、前記ポリシリコンの第１の層と前記ポリシリコンの第２の層とにわたって分配され、前記ディープトレンチ構造の幅が、１．５ミクロン〜３．５ミクロンである、半導体デバイス。
【請求項２】
請求項１に記載の半導体デバイスであって、
前記誘電体ライナーが、前記側壁上の熱酸化物の層と前記熱酸化物の層上の堆積された二酸化シリコンの層とを含む、半導体デバイス。
【請求項３】
請求項１に記載の半導体デバイスであって、
前記ディープトレンチ構造が前記基板において２０ミクロン〜３５ミクロンの深さである、半導体デバイス。
【請求項４】
請求項１に記載の半導体デバイスであって、
前記ポリシリコンの第１の層が１５０ナノメートル〜２００ナノメートルの厚みを有する、半導体デバイス。
【請求項５】
請求項１に記載の半導体デバイスであって、
前記ポリシリコンの第１の層が前記基板の半導体材料への電気的コンタクトを成すように、前記ディープトレンチ構造の底部に前記誘電体ライナーがない、半導体デバイス。
【請求項６】
請求項５に記載の半導体デバイスであって、
前記基板が埋め込み層を含み、前記ディープトレンチが前記埋め込み層の底部表面より下に延在する、半導体デバイス。
【請求項７】
請求項１に記載の半導体デバイスであって、
前記ポリシリコンの第１の層が、前記ディープトレンチ構造の底部における前記誘電体ライナーにより前記基板から隔離される、半導体デバイス。
【請求項８】
半導体デバイスを形成する方法であって、
半導体材料を含む基板を提供することと、
前記基板にディープトレンチを少なくとも１０ミクロンの深さで形成する工程であって、前記ディープトレンチが１．５ミクロン〜３．５ミクロン幅である、前記ディープトレンチを形成することと、
前記ディープトレンチの側壁上に誘電体ライナーを形成することと、
前記誘電体ライナー上に、前記ディープトレンチ内に延在するようにポリシリコンの第１の層を形成する工程であって、前記ポリシリコンの第１の層がドープされていない層として形成される、前記ポリシリコンの第１の層を形成することと、
前記ポリシリコンの第１の層にドーパントを注入することと、
前記ポリシリコンの第１の層上に、前記ディープトレンチ内に延在するようにポリシリコンの第２の層を形成する工程であって、前記ポリシリコンの第２の層がドープされていない層として形成される、前記ポリシリコンの第２の層を形成することと、
前記ポリシリコンの第１の層と前記ポリシリコンの第２の層とにおける平均ドーピング濃度が少なくとも１×１０１８ｃｍ−３であるように、前記注入されたドーパントを活性化及び拡散するように、前記基板をアニールすることと、
を含む、方法。
【請求項９】
請求項８に記載の方法であって、
前記ドーパントが、２×１０１５ｃｍ−２〜１×１０１６ｃｍ−２のドーズ量で注入される、方法。
【請求項１０】
請求項８に記載の方法であって、
前記ドーパントが、１度〜２度の傾き角度と約ゼロ度の捩れ角度での４サブドーズで注入される、方法。
【請求項１１】
請求項８に記載の方法であって、
前記ポリシリコンの第１の層が１５０ナノメートル〜２００ナノメートルの厚みを有する、方法。
【請求項１２】
請求項８に記載の方法であって、
前記基板をアニールすることが、窒素雰囲気における１００分〜１５０分間の１０００℃〜１１００℃でのファーネスアニールを含む、方法。
【請求項１３】
請求項８に記載の方法であって、
前記ディープトレンチが埋め込み層の底部表面より下に延在するように、前記ディープトレンチを形成する前に前記基板に前記埋め込み層を形成することを更に含む、方法。
【請求項１４】
請求項８に記載の方法であって、
前記誘電体ライナーを形成することが、前記側壁上に熱酸化物の層を形成することと、熱酸化物の前記層上に堆積された二酸化シリコンの層を形成することとを含む、方法。
【請求項１５】
請求項８に記載の方法であって、
前記ポリシリコンの第１の層を形成する前に前記ディープトレンチの底部における前記誘電体ライナーを取り除くことを更に含み、前記ポリシリコンの第１の層が前記ディープトレンチの底部において前記基板への電気的コンタクトを成すように、前記ディープトレンチの底部まで延在するように、前記ポリシリコンの第１の層を形成する、方法。
【請求項１６】
請求項１５に記載の方法であって、
前記ディープトレンチの底部における前記誘電体ライナーを取り除いた後であり、前記ポリシリコンの第１の層を形成する前に、前記ディープトレンチの底部における前記基板の半導体材料内にドーパントを注入することを更に含む、方法。
【請求項１７】
請求項８に記載の方法であって、
前記誘電体ライナーが前記ポリシリコンの第１の層を前記基板から隔離するように、前記ポリシリコンの第１の層が前記ディープトレンチの底部まで延在して形成される、方法。
【請求項１８】
半導体デバイスを形成する方法であって、
半導体材料を含む基板を提供することと、
ディープトレンチを前記基板に少なくとも１０ミクロンの深さで形成することであって、前記ディープトレンチが１．５ミクロン〜３．５ミクロン幅である、前記ディープトレンチを形成することと、
前記ディープトレンチの側壁上に誘電体ライナーを形成することと、
前記ディープトレンチの底部における前記誘電体ライナーを取り除くことと、
前記ディープトレンチの底部における前記基板の半導体材料にドーパントを注入することと、
ポリシリコンの第１の層が前記ディープトレンチの底部において前記基板への電気的コンタクトを成すように、前記誘電体ライナー上に前記ディープトレンチの底部まで延在する前記ポリシリコンの第１の層を形成することであって、前記ポリシリコンの第１の層がドープされていない層として形成される、前記ポリシリコンの第１の層を形成することと、
ポリシリコンの前記第１の層にドーパントを注入することと、
ポリシリコンの第２の層が前記ディープトレンチ内に延在するように、前記ポリシリコンの第１の層上に前記ポリシリコンの第２の層を形成することであって、前記ポリシリコンの第２の層がドープされていない層として形成される、前記ポリシリコンの第２の層を形成することと、
前記ポリシリコンの第１の層と前記ポリシリコンの第２の層とにおける平均ドーピング濃度が少なくとも１×１０１８ｃｍ−３であるように、前記注入されたドーパントを活性化及び拡散するように、前記基板をアニールすることと、
を含む、方法。
【請求項１９】
請求項１８に記載の方法であって、
前記誘電体ライナーを形成することが、前記側壁上に熱酸化物の層を形成することと、熱酸化物の前記層上に堆積された二酸化シリコンの層を形成することとを含む、方法。
【請求項２０】
請求項１８に記載の方法であって、
前記ディープトレンチを形成する前に、前記ディープトレンチが埋め込み層の底部表面より下に延在するように、前記基板に前記埋め込み層を形成することを更に含む、方法。