【手続補正書】
【提出日】平成30年3月12日(2018.3.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
背面照射型アバランシェセンサであって、
エピタキシャルシリコン層；
高度にドーピングされた薄いｐ型層、ｎ型ドープ層、及び前記エピタキシャルシリコン層の感光面上に配置されたホウ素層；及び
前記エピタキシャルシリコン層の対向表面上に形成された回路；を備え、
前記エピタキシャルシリコン層は、真性のシリコンと、１立方センチメートル（ｃｍ３）当たり２×１０１３個より少ないドーパント原子でドーピングされたｐ型シリコン、のうちの一つを含んでおり、
前記回路はｎ型のドーピングされた埋込みチャネル型を含んでおり、
前記回路のうちの少なくともいくつかは、１立方センチメートル当たり１０１６個のドーパント原子より高いドーパント濃度の接地ｐ＋ウェル内に製造され、
前記高度にドーピングされた薄いｐ型層は、１立方センチメートル当たり５×１０１８個のドーパント原子より高いドーパント濃度でドーピングされたｐ型シリコンを含んでいて、厚みは５０ナノメートル未満であり、
かつ前記ｎ型ドープ層は、１立方センチメートル当たり５×１０１５個のドーパント原子乃至１立方センチメートル当たり１０１７個のドーパント原子のドーパント濃度でドーピングされたｎ型シリコンを含んでいて、厚みは１マイクロメートル乃至５マイクロメートルである、背面照射型アバランシェセンサ。
【請求項２】
前記ホウ素層は、２ナノメートル乃至６ナノメートルの範囲の厚みの純粋ホウ素を含んでおり、
かつ前記センサは、前記ホウ素層上に配置された一つあるいは複数の反射防止層を更に含んでいる、請求項１に記載のセンサ。
【請求項３】
前記センサは、前記エピタキシャル層の対向上側表面に対して−１０Ｖ乃至−４００Ｖのマイナス電位に前記ホウ素層を維持するための手段を更に備えている、請求項１に記載のセンサ。
【請求項４】
前記回路は、ＣＭＯＳ画像回路、ＣＣＤ回路、及びバイポーラトランジスタのうちの少なくとも一つを含む、請求項１に記載のセンサ。
【請求項５】
前記センサは、リニアアレイセンサを含んでいる、請求項１に記載のセンサ。
【請求項６】
前記センサは、二次元アレイの画素を含んでいる、請求項１に記載のセンサ。
【請求項７】
各画素は、電荷を電圧に変換すべく構成された浮遊拡散領域を有する回路を含んでいる、請求項６に記載のセンサ。
【請求項８】
サンプルを検査するためのシステムであって、
前記サンプルを照明するための紫外レーザを含む光源；
前記サンプルの光出力、反射あるいは透過を、前記光出力がその第１チャンネルに対応するときには前記第１チャンネルの画像モードリレーに、前記光出力がその第２チャンネルに対応するときには前記第２チャンネルの画像モードリレーに導くように構成された画像リレー光学系；及び
前記第１チャンネルの画像モードリレー及び第２チャンネルの画像モードリレーのリレー出力を受け入れるべく構成されたセンサ；を備え、
前記センサは、真性シリコンと、１立方センチメートル当たり２×１０１３個未満のドーパント原子のドーパント濃度のｐ型ドープシリコンとのうちの一つを含んでいるエピタキシャルシリコン層、前記エピタキシャル層の感光面上の純粋ホウ素コーティング、及び、前記エピタキシャル層の対向表面上に形成された回路、を含んでおり、前記回路はｎ型ドープ埋込みチャネルを含んでおり、前記回路のうちの少なくともいくつかは、１立方センチメートル当たり１０１６個のドーパント原子より高いドーパント濃度の接地ｐ＋ウェル内に製造され、
前記システムは、前記対向表面に対し−１０Ｖ乃至−４００Ｖのマイナス電位にホウ素表面を維持するための電圧源を更に備えている、システム。
【請求項９】
前記センサは、前記純粋ホウ素コーティングの表面に塗膜された反射防止膜を更に含んでいる、請求項８に記載のシステム。
【請求項１０】
前記センサは、前記純粋ホウ素コーティングに隣接するｎ型ドープ層を更に含んでおり、
前記ｎ型ドープ層は、１マイクロメートル乃至５マイクロメートルの厚みであり、かつ１立方センチメートル当たり５×１０１５個のドーパント原子乃至１立方センチメートル当たり１０１７個のドーパント原子のドーパント濃度のｎ型ドープシリコンを含んでいる、請求項８に記載のシステム。
【請求項１１】
前記回路は、ＣＭＯＳ、ＣＣＤあるいはバイポーラ技術のうちの少なくとも一つを用いて製造される、請求項８に記載のシステム。
【請求項１２】
表面検査装置であって、
表面に対し垂直でない入射角のＵＶ、ＤＵＶあるいはＶＵＶレーザ放射の収束ビームを生成し、実質的に前記収束ビームの入射面において前記表面上に照射ラインを形成すべく構成された照射系であり、前記入射面が前記収束ビームと前記収束ビームを通って前記表面に対し垂直な方向とにより定められる照射系と；
前記照射ラインを撮像すべく構成された集光系であり、
前記集光系が、
前記照射ラインを含む表面領域から散乱した光を集光するための画像形成レンズ；
前記集光された光を集束させるための集束レンズ；及び、
光感応要素のアレイを含むセンサであり、前記光感応要素のアレイの各光感応要素は、前記照射ラインの拡大画像のうちの対応する部分を検出すべく構成され、
前記センサは、真性シリコンと１立方センチメートル当たり２×１０１３個ドーパント原子未満のドーパント濃度のｐ型ドープシリコンとのうちの一つを含んでいるエピタキシャルシリコン層、前記エピタキシャル層の感光面上の純粋ホウ素コーティング、及び、前記エピタキシャル層の対向表面上に形成された回路、を含んでおり、前記回路はｎ型ドープ埋込みチャネルを含んでおり、前記回路のうちの少なくともいくつかは、１立方センチメートル当たり１０１６個のドーパント原子より高いドーパント濃度の接地ｐ＋ウェル内に製造され、
かつ前記照射系は、前記対向表面に対し−１０Ｖ乃至−４００Ｖのマイナス電位にホウ素表面を維持するための電圧源を更に含んでいる、集光系：
を備えている表面検査装置。
【請求項１３】
ウェーハ検査システムであって：
出力ビームを生成するためのＵＶ、ＤＵＶあるいはＶＵＶレーザ；
前記出力ビームをウェーハ上に集束させるための手段；及び、
前記ウェーハから散乱した光を集光して前記散乱した光を画像センサに導くための手段、を備え、
前記画像センサは、真性シリコンと１立方センチメートル当たり２×１０１３個未満のドーパント原子のドーパント濃度のｐ型ドープシリコンとのうちの一つを含んでいるエピタキシャルシリコン層、前記エピタキシャル層の感光面上の純粋ホウ素コーティング、及び、前記エピタキシャル層の対向表面上に形成された回路を有しており、前記回路はｎ型ドープ埋込みチャネルを含んでおり、更に、前記回路のうちの少なくともいくつかは、１立方センチメートル当たり１０１６個のドーパント原子より高いドーパント濃度の接地ｐ＋ウェル内に製造され、
前記ウェーハ検査システムは、前記対向表面に対し−１０Ｖ乃至−４００Ｖのマイナス電位にホウ素表面を維持するための電圧源を更に備えている、ウェーハ検査システム。
【請求項１４】
前記センサは、前記純粋ホウ素コーティングに隣接したｎ型ドープ層を含んでおり、
前記ｎ型ドープ層は、１マイクロメートル乃至５マイクロメートルの厚みであり、かつ１立方センチメートル当たり５×１０１５個のドーパント原子乃至１立方センチメートル当たり１０１７個のドーパント原子のドーパント濃度のｎ型ドープシリコンを含んでいる、請求項１３に記載のウェーハ検査システム。
【請求項１５】
サンプルの異常を検出するための光学システムであって、前記光学システムは：
出力ビームを生成するためのレーザ；
前記サンプルの表面上の第１の点上へと第１の経路に沿って第１のビームを導く第１の光学部品；
前記サンプルの表面上の第２の点上へと第２の経路に沿って第２のビームを導く第２の光学部品であり、前記第１及び第２の経路は前記サンプルの表面に対し入射角が異なっている第２の光学部品；
第１の検知器；
前記サンプル表面上の前記第１の点あるいは第２の点から散乱放射を受け入れると共に前記第１の検知器に対して前記散乱放射を焦束させるための湾曲ミラー表面を含み、前記第１検知器は前記湾曲ミラー表面によりその上に集束された放射に対応する出力値をもたらす、集光用光学部品；及び、
前記第１及び第２のビームと前記サンプルとの間に相対運動を生じさせて、前記第１及び第２の点が前記サンプルの表面全体を走査するようにする機器、を備え、
検出器はセンサを含んでおり、前記センサは、真性シリコンあるいは１立方センチメートル当たり２×１０１３個未満のドーパント原子でドーピングされたｐ型のエピタキシャルシリコン層、前記エピタキシャル層の感光面上の純粋ホウ素コーティング、及び、前記エピタキシャル層の対向表面上に形成された回路、を有しており、前記回路はｎ型ドープ埋込みチャネルを含んでおり、前記回路のうちの少なくともいくつかは、１立方センチメートル当たり１０１６個のドーパント原子より高いドーパント濃度の接地ｐ＋ウェル内に製造され、かつホウ素表面は、前記対向表面に対して−１０Ｖ乃至−４００Ｖのマイナス電位に保持される、光学システム。
【請求項１６】
反射屈折結像系であって：
ＵＶ、ＤＵＶあるいはＶＵＶ光源；
照射ビームのサイズ及び検査する表面上の輪郭を制御するための適合光学部品；
互いに作動関係にある反射屈折対物レンズ、フォーカスレンズ群、及びズーミングチューブレンズ部分を含む対物レンズ；及び、
サンプルの表面に対して垂直に入射する光軸に沿って紫外線を導くと共に、前記サンプルの表面の特徴からの鏡面反射並びに光学通路に沿った対物レンズの光学表面からの反射を、結像面に配置された画像センサへと導くプリズム；を備え
前記画像センサは、真性シリコンあるいは１立方センチメートル当たり２×１０１３個のドーパント原子未満にドーピングされたｐ型である、エピタキシャルシリコン層、前記エピタキシャル層の感光面上の純粋ホウ素コーティング、及び前記エピタキシャル層の対向表面上に形成された回路、を含み、前記回路はｎ型ドープ埋込みチャネルを含み、更に前記回路のうちの少なくともいくつかは、１立方センチメートル当たり１０１６個のドーパント原子より高いドーパント濃度の接地ｐ＋ウェル内に製造され、かつホウ素表面は、前記対向表面に対して−１０Ｖ乃至−４００Ｖの負電位に維持される、反射屈折結像系。
【請求項１７】
前記センサは、前記純粋ホウ素コーティングに隣接するｎ型ドープ層を更に含んでおり、
前記ｎ型ドープ層は、約１マイクロメートル乃至約５マイクロメートルの厚みを有すると共に、１立方センチメートル当たり５×１０１５ドーパント原子乃至１立方センチメートル当たり１０１７個のドーパント原子のドーパント濃度を有するｎ型ドープシリコンを含んでいる、請求項１６に記載の反射屈折結像系。
【請求項１８】
背面照射型アバランシェイメージセンサを製造する方法であって、前記方法は：
真性シリコンあるいは１立方センチメートル当たり２×１０１３個の原子未満のｐドーパント濃度のｐドープシリコンエピタキシャル層をシリコンウェーハの上に形成すること；
エピタキシャル層の前側表面上にＣＭＯＳ、ＣＣＤ及びバイポーラ回路のうちの少なくとも一つを形成し、前記回路は少なくとも埋込みｎ型チャネルを含んでおり、それらの回路のうちの少なくとも一部は、１立方センチメートル当たり１０１６個の原子より高いドーパント濃度のｐ＋ドープウェル内に形成されること；
前記シリコンウェーハを研摩しあるいはエッチング除去して、少なくとも光感応性の領域において前記エピタキシャル層の後側表面を露出させること；
１立方センチメートル当たり５×１０１８個のドーパント原子より高いドーパント濃度のｐ型層を、前記露出した表面上にエピタキシャル成長させること；
１立方センチメートル当たり５×１０１５個のドーパント原子乃至１立方センチメートル当たり１０１７個のドーパント原子のドーパント濃度で前記露出した表面上にｎ型層をエピタキシャル成長させること；及び、
純粋ホウ素コーティングを前記エピタキシャル層の露出した後側表面上に蒸着させて、前記ホウ素コーティングが前記エピタキシャル層の前側表面に対して−１０Ｖ乃至−４００Ｖのマイナス電位に接続されるようにすること、
を含む方法。
【請求項１９】
前記純粋ホウ素コーティング上に反射防止膜を蒸着させることを更に含む、請求項１８に記載の方法。
【請求項２０】
背面照射型アバランシェイメージセンサを製造する方法であって、
真性シリコンあるいは１立方センチメートル当たり２×１０１３個の原子未満のｐドーパント濃度のｐドープシリコンエピタキシャル層をシリコンウェーハの上に形成することと、
前記エピタキシャル層の前側表面上にＣＭＯＳ、ＣＣＤ及びバイポーラ回路のうちの少なくとも一つを形成することであって、前記回路が少なくとも埋込みｎ型チャネルを含み、それらの回路のうちの少なくとも一部が、１立方センチメートル当たり１０１６個の原子より高いドーパント濃度のｐ＋ドープウェル内に形成されることと、
前記シリコンウェーハを研摩しあるいはエッチング除去して、少なくとも光感応性の領域において前記エピタキシャル層の後側表面を露出させることと、
１立方センチメートル当たり５×１０１８個のドーパント原子より高いドーパント濃度のｐ型層を、前記露出した表面上にエピタキシャル成長させることと、
１立方センチメートル当たり５×１０１５個のドーパント原子から１立方センチメートル当たり１０１７個のドーパント原子のドーパント濃度で、前記露出した表面上にｎ型層をエピタキシャル成長させることと、
純粋ホウ素コーティングを前記エピタキシャル層の露出した後側表面上に蒸着させることと、
を含む方法。
【請求項２１】
前記純粋ホウ素コーティング上に反射防止膜を蒸着させることを更に含む、請求項２０に記載の方法。
【請求項２２】
前記純粋ホウ素コーティングの蒸着後、８００℃から９５０℃で１分から５分のあいだ前記ウェーハをアニーリングすることを更に含む、請求項２０に記載の方法。
【請求項２３】
前記真性シリコンあるいはｐドープシリコンエピタキシャル層を形成することが、前記エピタキシャル層を２０マイクロメートルから２００マイクロメートルの厚さで生成することを含む、請求項２０に記載の方法。
【請求項２４】
背面照射型アバランシェイメージセンサを製造する方法であって、
シリコンウェーハの表面にｎ型層をエピタキシャル成長させることであって、前記ｎ型層が、１立方センチメートル当たり５×１０１５ドーパント原子から１立方センチメートル当たり１０１７個のドーパント原子のドーパント濃度と、１マイクロメートルから５マイクロメートルの厚みを有することと、
前記ｎ型層の表面に、１立方センチメートル当たり５×１０１８ドーパント原子より高いドーパンド濃度及び１０ナノメートルから５０ナノメートルの厚みでｐ型層をエピタキシャル成長させることと、
前記ｐ型層の表面に、真性シリコンあるいは１立方センチメートル当たり２×１０１３個の原子未満のｐドーパント濃度のｐドープシリコンエピタキシャル層を２０マイクロメートルから２００マイクロメートルの厚さに形成することと、
前記真性シリコンまたはｐドープシリコンエピタキシャル層の前側表面上にＣＭＯＳ、ＣＣＤ及びバイポーラ回路のうちの少なくとも一つを形成し、前記回路が少なくとも埋込みｎ型チャネルを含み、それらの回路のうちの少なくとも一部が、１立方センチメートル当たり１０１６個の原子より高いドーパント濃度のｐ＋ドープウェル内に形成されることと、
シリコンウェーハを除去して前記ｎ型層の後側表面の少なくとも一部を露出することと、
純粋ホウ素コーティングを前記ｎ型層の露出した後側表面上に蒸着させることと、
を含む、方法。
【請求項２５】
前記純粋ホウ素コーティング上に反射防止膜を蒸着させることを更に含む、請求項２４に記載の方法。
【請求項２６】
背面照射型アバランシェセンサであって、
エピタキシャルシリコン層と、
高度にドーピングされたｐ型薄層、ｎ型ドープ層、及び前記エピタキシャルシリコン層の感光面上に配置されたホウ素層と、
前記エピタキシャルシリコン層の対向表面上に形成された回路と、
を備え、
前記エピタキシャルシリコン層が、真性のシリコンと、１立方センチメートル（ｃｍ３）当たり２×１０１３個より少ないドーパント原子でドーピングされたｐ型シリコンとのうちの一つを含み、
前記回路が、ｎ型のドーピングされた埋込みチャネルと、該ｎ型のドーピングされた埋込みチャネルにおける電子の蓄積を制御するように構成された抵抗ゲートとを含み、
前記回路のうちの少なくとも一部は、１立方センチメートル当たり１０１６個のドーパント原子より高いドーパント濃度の接地ｐ＋ウェル内に製造され、
前記高度にドーピングされたｐ型薄層が、１立方センチメートル当たり５×１０１８個のドーパント原子より高いドーパント濃度でドーピングされたｐ型シリコンを含み、厚みが５０ナノメートル未満であり、
前記ｎ型ドープ層が、１立方センチメートル当たり５×１０１５個のドーパント原子から１立方センチメートル当たり１０１７個のドーパント原子のドーパント濃度でドーピングされたｎ型シリコンを含み、厚みが１マイクロメートル乃至５マイクロメートルである、背面照射型アバランシェセンサ。
【請求項２７】
前記ホウ素層が、２ナノメートルから６ナノメートルの範囲の厚みの純粋ホウ素を含み、
前記センサが、前記ホウ素層上に配置された一つあるいは複数の反射防止層を更に含む、請求項２６に記載のセンサ。
【請求項２８】
前記センサが、前記エピタキシャル層の対向上側表面に対して−１０Ｖから−４００Ｖのマイナス電位に前記ホウ素層を維持するための手段を更に備える、請求項２６に記載のセンサ。
【請求項２９】
前記回路が、ＣＭＯＳ画像回路、ＣＣＤ回路、及びバイポーラトランジスタのうちの少なくとも一つを含む、請求項２６に記載のセンサ。
【請求項３０】
前記センサがリニアアレイセンサを含む、請求項２６に記載のセンサ。
【請求項３１】
前記センサが二次元アレイの画素を含む、請求項２６に記載のセンサ。
【請求項３２】
各画素が、電荷を電圧に変換すべく構成された浮遊拡散領域を有する回路を含む、請求項３１に記載のセンサ。
【請求項３３】
前記センサが、前記リニアアレイの画素の２つの列ごとに１つの出力を備える、請求項３０に記載のセンサ。