【手続補正書】
【提出日】平成30年2月28日(2018.2.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
横方向に拡散された金属酸化物半導体（ＬＤＭＯＳ）トランジスタであって、
半導体材料と、
前記半導体材料内にあるドレインドリフト領域であって、第１の導電型と、第１の深さでピークに達する第１の水平ドーパント濃度と、第２の深さでピークに達する第２の水平ドーパント濃度とを有し、前記第１の深さが前記半導体材料の頂部表面から或る距離下方に測定され、前記第２の深さが前記第１の深さから或る距離下方に測定される、前記ドレインドリフト領域と、
前記ドレインドリフト領域に接するように前記半導体材料内にあるバックゲート領域であって、第２の導電型と、第３の深さでピークに達する第３の水平ドーパント濃度と、第４の深さでピークに達する第４の水平ドーパント濃度と、第５の深さでピークに達して前記ドリフト領域の下に水平方向に延びる第５の水平ドーパント濃度とを有し、前記第３の深さが前記半導体材料の前記頂部表面から或る距離下方に測定され、前記第４の深さが前記第３の深さから或る距離下方に測定され、前記第５の深さが前記第４の深さから或る距離下方に測定される、前記バックゲート領域と、
前記半導体材料の前記頂部表面に接するゲート誘電体層と、
前記ドレインドリフト領域と前記バックゲート領域との直接的に上にある前記ゲート誘電体層に接し、前記ドレインドリフト領域と前記バックゲート領域との直接的に上にある前記ゲート誘電体層の上にある、ゲートと、
を含む、トランジスタ。
【請求項２】
請求項１に記載のトランジスタであって、
前記第３の深さが前記第１の深さと前記第２の深さの間にある、トランジスタ。
【請求項３】
請求項２に記載のトランジスタであって、
前記第４の深さが前記第２の深さより下にある、トランジスタ。
【請求項４】
請求項３に記載のトランジスタであって、
前記バックゲート領域の一部が前記ドレインドリフト領域の直接的に下にある、トランジスタ。
【請求項５】
請求項４に記載のトランジスタであって、
前記第１の深さが、前記半導体材料の前記頂部表面から第１の深さまで下方に延在するドリフト頂部を画定し、前記ドリフト頂部が、増大する深さと共に増大するドーパント濃度を有し、
前記第１の深さ及び第２の深さが、前記第１の深さから前記第２の深さまで延在するドリフト中間部を画定し、前記ドリフト中間部が、まず、増大する深さと共に減少し、その後、増大する深さと共に増大する、ドーパント濃度を有する、トランジスタ。
【請求項６】
請求項５に記載のトランジスタであって、
前記半導体材料内にあり、前記第１の深さより下にある一層低い表面を有する、一対のシャロートレンチアイソレーション（ＳＴＩ）領域を更に含む、トランジスタ。
【請求項７】
請求項６に記載のトランジスタであって、
前記ドレインドリフト領域に接するように前記ＳＴＩ領域の間の前記半導体材料内にあり、前記ドレインドリフト領域の最高ドーパント濃度より実質的に大きいドーパント濃度を有する、ドレイン領域を更に含む、トランジスタ。
【請求項８】
請求項７に記載のトランジスタであって、
前記バックゲート領域に接するように前記半導体材料内にある前記第１の導電型を有するソース領域であって、前記ドレインドリフト領域の最高ドーパント濃度より実質的に大きいドーパント濃度を有する、前記ソース領域を更に含む、トランジスタ。
【請求項９】
請求項８に記載のトランジスタであって、
前記バックゲート領域に接するように前記半導体材料内にある前記第２の導電型を有するボディコンタクト領域であって、前記バックゲート領域の最高ドーパント濃度より実質的に大きいドーパント濃度を有する、前記ボディコンタクト領域を更に含む、トランジスタ。
【請求項１０】
請求項９に記載のトランジスタであって、
前記バックゲート領域のチャネル領域が前記ソース領域と前記ドレイン領域との間にあり、前記ゲートが前記チャネル領域の直接的に上にある、トランジスタ。
【請求項１１】
横方向に拡散された金属酸化物半導体（ＬＤＭＯＳ）トランジスタを形成する方法であって、
半導体材料内のドレインドリフト領域を形成することであって、前記ドレインドリフト領域が、第１の導電型と、第１の深さでピークに達する第１の水平ドーパント濃度と、第２の深さでピークに達する第２の水平ドーパント濃度とを有し、前記第１の深さが前記半導体材料の頂部表面から下方に或る距離測定され、前記第２の深さが前記第１の深さから下方に或る距離測定される、前記形成することと、
前記ドレインドリフト領域に接するように前記半導体材料内にバックゲート領域を形成することであって、前記バックゲート領域が、第２の導電型と、第３の深さでピークに達する第３の水平ドーパント濃度と、第４の深さでピークに達する第４の水平ドーパント濃度と、第５の深さでピークに達して前記ドレインドリフト領域の下に水平方向に延びる第５の水平ドーパント濃度とを有し、前記第３の深さが前記半導体材料の前記頂部表面から下方に或る距離測定され、前記第４の深さが前記第３の深さから下方に或る距離測定され、前記第５の深さが前記第４の深さから下方に或る距離測定される、前記形成することと、
前記半導体材料の前記頂部表面に接するゲート誘電体層を形成することと、
前記ドレインドリフト領域と前記バックゲート領域との直接的に上にある前記ゲート誘電体層に接し、前記ドレインドリフト領域と前記バックゲート領域との直接的に上にある前記ゲート誘電体層の上にあるゲートを形成することと、
を含む、方法。
【請求項１２】
請求項１１に記載の方法であって、
前記第３の深さが前記第１の深さと前記第２の深さとの間にある、方法。
【請求項１３】
請求項１２に記載の方法であって、
前記第４の深さが前記第２の深さより下にある、方法。
【請求項１４】
請求項１３に記載の方法であって、
前記バックゲート領域の一部が前記ドレインドリフト領域の直接的に下にある、方法。
【請求項１５】
請求項１４に記載の方法であって、
前記第１の深さが、前記半導体材料の前記頂部表面から前記第１の深さまで下方に延在するドリフト頂部を画定し、前記ドリフト頂部が、増大する深さと共に増大するドーパント濃度を有し、
前記第１の深さ及び第２の深さが、前記第１の深さから前記第２の深さまで延在するドリフト中間部を画定し、前記ドリフト中間部が、まず、増大する深さと共に減少し、その後、増大する深さと共に増大する、ドーパント濃度を有する、方法。
【請求項１６】
請求項１５に記載の方法であって、
前記半導体材料内に一対のシャロートレンチアイソレーション（ＳＴＩ）領域を形成することを更に含み、前記ＳＴＩ領域が前記第１の深さより下にある一層低い表面を有する、方法。
【請求項１７】
請求項１６に記載の方法であって、
前記ドレインドリフト領域に接するように前記ＳＴＩ領域の間の前記半導体材料内に前記第１の導電型を有するドレイン領域を形成することを更に含み、前記ドレイン領域が前記ドレインドリフト領域の最高ドーパント濃度より実質的に大きいドーパント濃度を有する、方法。
【請求項１８】
請求項１７に記載の方法であって、
前記バックゲート領域に接するように前記半導体材料内に前記第１の導電型を有するソース領域を形成することを更に含み、前記ソース領域が前記ドレインドリフト領域の最高ドーパント濃度より実質的に大きいドーパント濃度を有する、方法。
【請求項１９】
請求項１８に記載の方法であって、
前記バックゲート領域に接するように前記半導体材料内に前記第２の導電型を有するボディコンタクト領域を形成することを更に含み、前記ボディコンタクト領域が前記バックゲート領域の最高ドーパント濃度より実質的に大きいドーパント濃度を有する、方法。
【請求項２０】
請求項１２に記載の方法であって、
前記バックゲート領域を形成することが、
前記第２の深さより下にある埋め込み領域を形成するために、前記第２の導電型の複数のドーパントを前記半導体材料にブランケット注入することであって、前記埋め込み領域が前記第５の深さでピークに達する水平ドーパント濃度を有する、前記ブランケット注入することと、
前記第２の深さより下にあり且つ前記第５の深さより上にある中間領域を形成するために、パターニングされた層を介して前記第２の導電型の複数のドーパントを前記半導体材料に注入することであって、前記中間領域が前記第４の深さでピークに達する水平ドーパント濃度を有する、前記注入することと、
前記第１の深さと前記第２の深さとの間にあるボディ領域を形成するために、前記パターニングされた層を介して前記第２の導電型の複数のドーパントを前記半導体材料に注入することであって、前記ボディ領域が前記第３の深さでピークに達する水平ドーパント濃度を有する、前記注入することと、
を含む、方法。