【手続補正書】
【提出日】平成30年6月8日(2018.6.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のデバイスにおいて、第２のデバイスからパケットを受信することと、
検出回路において、前記パケットの受信を検出することと、
前記パケットの前記受信を検出したことに応答して、取込み回路において前記パケットに対応する到着時刻タイムスタンプを取り込むことと、
前記第１のデバイスにおいて、前記パケットに対応する出発時刻タイムスタンプを前記第２のデバイスから受信することと、前記出発時刻タイムスタンプが、前記パケットが前記第２のデバイスから送られる時刻を示す、
前記到着時刻タイムスタンプと前記出発時刻タイムスタンプとの比較を実施することと、
ここにおいて、前記第１のデバイスは、オーディオソースデバイス、ビデオソースデバイス、またはその両方を含む、
を備える方法。
【請求項２】
前記検出回路が、第１のＯＳＩレイヤにおいて動作するように構成された第１のオープンシステム相互接続モデル（ＯＳＩ）レイヤ回路であり、前記取込み回路が、第２のＯＳＩレイヤにおいて動作するように構成された第２のＯＳＩレイヤ回路であり、前記第１のＯＳＩレイヤが前記第２のＯＳＩレイヤより下位である請求項１に記載の方法。
【請求項３】
前記第１のＯＳＩレイヤがデータリンクレイヤを含み、前記第２のＯＳＩレイヤがアプリケーションレイヤを含み、前記検出回路が、前記パケットを復号することなく前記パケットの受信を検出する請求項２に記載の方法。
【請求項４】
前記検出回路が、前記パケットの第１のビットが受信されることを検出したことに基づいて、前記パケットの受信を検出し、前記第１のビットが、前記パケットの最も早く受信されたビットである請求項１に記載の方法。
【請求項５】
前記到着時刻タイムスタンプが、第１のクロックレジスタからシャドータイムスタンプレジスタに前記到着時刻タイムスタンプをコピーすることによって取り込まれ、前記出発時刻タイムスタンプが、前記第２のデバイスの第２のクロックレジスタに対応し、前記第１のクロックレジスタがアプリケーションに関連する請求項１に記載の方法。
【請求項６】
前記比較に基づいて、前記第１のクロックレジスタと前記第２のクロックレジスタとを同期させることをさらに備える請求項５に記載の方法。
【請求項７】
前記第１のクロックレジスタと前記第２のクロックレジスタとを同期させることが、前記到着時刻タイムスタンプと前記出発時刻タイムスタンプとの間の差に基づいて、前記第１のクロックレジスタの値を更新することを含む請求項６に記載の方法。
【請求項８】
前記第１のクロックレジスタと前記第２のクロックレジスタとを同期させることが、前記到着時刻タイムスタンプおよび前記出発時刻タイムスタンプに基づいて、前記第１のクロックレジスタと前記第２のクロックレジスタとの間のオフセットを決定することを含む請求項５に記載の方法。
【請求項９】
前記検出回路が、前記パケットの前記受信を検出したことに応答して、タイムスタンプ取込み信号をアサートし、前記取込み回路が、前記タイムスタンプ取込み信号に応答して、前記到着時刻タイムスタンプを取り込む請求項１に記載の方法。
【請求項１０】
前記タイムスタンプ取込み信号が、ハードウェア信号、ソフトウェア信号、またはその両方を含む請求項９に記載の方法。
【請求項１１】
前記タイムスタンプ取込み信号が割込み信号を含む請求項９に記載の方法。
【請求項１２】
前記検出回路が、第２のパケットの送信を検出したことに応答して、第２のタイムスタンプ取込み信号をアサートする請求項９に記載の方法。
【請求項１３】
前記タイムスタンプ取込み信号がエッジトリガ信号を含む請求項９に記載の方法。
【請求項１４】
デバイスであって、
第２のデバイスからパケットを受信し、
前記第２のデバイスから出発時刻タイムスタンプを受信する
ように構成された受信機と、ここにおいて、前記出発時刻タイムスタンプが前記パケットに対応し、前記出発時刻タイムスタンプが、前記パケットが前記第２のデバイスから送られる時刻を示す、
前記受信機に結合され、前記受信機による前記パケットの受信を検出するように構成された検出回路と、
前記検出回路に応答する取込み回路と、前記取込み回路が、前記検出回路において、前記受信機による前記パケットの前記受信を検出したことに応答して、到着時刻タイムスタンプを取り込むように構成される、
前記受信機および前記取込み回路に結合されたプロセッサと、前記プロセッサが、前記到着時刻タイムスタンプと前記出発時刻タイムスタンプとの比較を実施するように構成される、
ここにおいて、前記デバイスは、オーディオソースデバイス、ビデオソースデバイス、またはその両方を含む、
を備えるデバイス。
【請求項１５】
実行されるとき、少なくとも１つのコンピュータに、請求項１から１３のうちの一項に従って方法を実施させるための実行可能な命令を備える、コンピュータプログラム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
[0099]開示される態様の先の説明は、開示される態様を当業者が作成または使用することを可能にするように提供される。これらの態様に対する様々な修正が当業者には直ちに明らかとなり、本明細書で定義される原理は、本開示の範囲から逸脱することなく他の態様に適用され得る。したがって、本開示は、本明細書で示される態様に限定されないものとし、以下の特許請求の範囲で定義される原理および新規な特徴に適合する、可能な最も広い範囲が与えられるべきである。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
第１のデバイスにおいて、第２のデバイスからパケットを受信することと、
検出回路において、前記パケットの受信を検出することと、
前記パケットの前記受信を検出したことに応答して、取込み回路において前記パケットに対応する到着時刻タイムスタンプを取り込むことと、
前記第１のデバイスにおいて、前記パケットに対応する出発時刻タイムスタンプを前記第２のデバイスから受信することと、前記出発時刻タイムスタンプが、前記パケットが前記第２のデバイスから送られる時刻を示す、
前記到着時刻タイムスタンプと前記出発時刻タイムスタンプとの比較を実施することとを備える方法。
［Ｃ２］
前記検出回路が、第１のＯＳＩレイヤにおいて動作するように構成された第１のオープンシステム相互接続モデル（ＯＳＩ）レイヤ回路であり、前記取込み回路が、第２のＯＳＩレイヤにおいて動作するように構成された第２のＯＳＩレイヤ回路であり、前記第１のＯＳＩレイヤが前記第２のＯＳＩレイヤより下位であるＣ１に記載の方法。
［Ｃ３］
前記第１のＯＳＩレイヤがデータリンクレイヤを含み、前記第２のＯＳＩレイヤがアプリケーションレイヤを含み、前記検出回路が、前記パケットを復号することなく前記パケットの受信を検出するＣ２に記載の方法。
［Ｃ４］
前記検出回路が、前記パケットの第１のビットが受信されることを検出したことに基づいて、前記パケットの受信を検出し、前記第１のビットが、前記パケットの最も早く受信されたビットであるＣ１に記載の方法。
［Ｃ５］
前記到着時刻タイムスタンプが、第１のクロックレジスタからシャドータイムスタンプレジスタに前記到着時刻タイムスタンプをコピーすることによって取り込まれ、前記出発時刻タイムスタンプが、前記第２のデバイスの第２のクロックレジスタに対応し、前記第１のクロックレジスタがアプリケーションに関連するＣ１に記載の方法。
［Ｃ６］
前記比較に基づいて、前記第１のクロックレジスタと前記第２のクロックレジスタとを同期させることをさらに備えるＣ５に記載の方法。
［Ｃ７］
前記第１のクロックレジスタと前記第２のクロックレジスタとを同期させることが、前記到着時刻タイムスタンプと前記出発時刻タイムスタンプとの間の差に基づいて、前記第１のクロックレジスタの値を更新することを含むＣ５に記載の方法。
［Ｃ８］
前記第１のクロックレジスタと前記第２のクロックレジスタとを同期させることが、前記到着時刻タイムスタンプおよび前記出発時刻タイムスタンプに基づいて、前記第１のクロックレジスタと前記第２のクロックレジスタとの間のオフセットを決定することを含むＣ５に記載の方法。
［Ｃ９］
前記検出回路が、前記パケットの前記受信を検出したことに応答して、タイムスタンプ取込み信号をアサートし、前記取込み回路が、前記タイムスタンプ取込み信号に応答して、前記到着時刻タイムスタンプを取り込むＣ１に記載の方法。
［Ｃ１０］
前記タイムスタンプ取込み信号が、ハードウェア信号、ソフトウェア信号、またはその両方を含むＣ９に記載の方法。
［Ｃ１１］
前記タイムスタンプ取込み信号が割込み信号を含むＣ９に記載の方法。
［Ｃ１２］
前記検出回路が、第２のパケットの送信を検出したことに応答して、第２のタイムスタンプ取込み信号をアサートし、前記タイムスタンプ取込み信号および前記第２のタイムスタンプ取込み信号が、独立した側波帯プローブ信号であるＣ９に記載の方法。
［Ｃ１３］
前記タイムスタンプ取込み信号がエッジトリガ信号を含み、前記第１のデバイスが、オーディオソースデバイス、ビデオソースデバイス、またはその両方を含むＣ９に記載の方法。
［Ｃ１４］
デバイスに対するパケットの送信を検出するように構成された検出回路と、
前記検出回路に応答する取込み回路と、前記取込み回路が、前記検出回路において、前記パケットの送信を検出したことに応答して、前記パケットに対応する出発時刻タイムスタンプを取り込むように構成される、
前記デバイスから到着時刻タイムスタンプを受信するように構成された受信機と、前記到着時刻タイムスタンプが前記パケットに対応し、ここにおいて、前記到着時刻タイムスタンプが、前記パケットが前記デバイスによって受信される時刻を示す、
前記検出回路、前記受信機、および前記取込み回路に結合されたプロセッサと、前記プロセッサが、前記到着時刻タイムスタンプと前記出発時刻タイムスタンプとを比較するように構成される、
を備える装置。
［Ｃ１５］
前記検出回路が、前記パケットの前記送信を検出したことに応答して、第１のタイムスタンプ取込み信号をアサートするようにさらに構成され、前記取込み回路が、前記第１のタイムスタンプ取込み信号に応答して、前記出発時刻タイムスタンプを取り込むようにさらに構成されるＣ１４に記載の装置。
［Ｃ１６］
第１のクロックレジスタと第１のシャドータイムスタンプレジスタとをさらに備え、前記出発時刻タイムスタンプが、前記第１のクロックレジスタから前記第１のシャドータイムスタンプレジスタに前記出発時刻タイムスタンプをコピーすることによって取り込まれるＣ１４に記載の装置。
［Ｃ１７］
メモリをさらに備え、前記受信機が、前記メモリ内に前記到着時刻タイムスタンプを記憶するようにさらに構成され、前記プロセッサが、前記到着時刻タイムスタンプと前記出発時刻タイムスタンプとを比較する前に、
前記メモリから前記到着時刻タイムスタンプを読み取り、
前記第１のシャドータイムスタンプレジスタから前記出発時刻タイムスタンプを読み取る
ようにさらに構成されるＣ１６に記載の装置。
［Ｃ１８］
前記到着時刻タイムスタンプが、前記デバイスの第２のクロックレジスタに対応し、前記プロセッサが、前記到着時刻タイムスタンプと前記出発時刻タイムスタンプとの間の差に基づいて、前記第１のクロックレジスタと前記第２のクロックレジスタとを同期させるようにさらに構成されるＣ１６に記載の装置。
［Ｃ１９］
前記到着時刻タイムスタンプが、前記デバイスの第２のクロックレジスタに対応し、前記プロセッサが、前記到着時刻タイムスタンプおよび前記出発時刻タイムスタンプに基づいて、前記第１のクロックレジスタと前記第２のクロックレジスタとの間のオフセットを決定することによって、前記第１のクロックレジスタと前記第２のクロックレジスタとを同期させるようにさらに構成されるＣ１６に記載の装置。
［Ｃ２０］
前記プロセッサが、前記デバイスに前記出発時刻タイムスタンプを送るようにさらに構成されるＣ１４に記載の装置。
［Ｃ２１］
前記検出回路が、前記プロセッサから前記パケットを受信し、前記デバイスに送信するために送信機に前記パケットを供給するようにさらに構成され、前記検出回路が、前記送信機に前記パケットの第１のビットを供給したことに応答して、第１のタイムスタンプ取込み信号をアサートするようにさらに構成されるＣ１４に記載の装置。
［Ｃ２２］
前記受信機が、
前記デバイスから第２のパケットを受信し、
前記デバイスから第２の出発時刻タイムスタンプを受信するようにさらに構成され、前記第２の出発時刻タイムスタンプが、前記第２のパケットが前記デバイスから送られる第２の時刻を示し、
前記検出回路が、前記受信機による前記第２のパケットの受信を検出するようにさらに構成され、
前記取込み回路が、前記検出回路において、前記第２のパケットの前記受信を検出したことに応答して、前記第２のパケットに対応する第２の到着時刻タイムスタンプを取り込むようにさらに構成され、
前記プロセッサが、前記第２の到着時刻タイムスタンプと前記第２の出発時刻タイムスタンプとを比較するようにさらに構成されるＣ１４に記載の装置。
［Ｃ２３］
前記検出回路が、前記受信機によって前記第２のパケットの前記受信を検出したことに応答して、第２のタイムスタンプ取込み信号をアサートするようにさらに構成され、前記取込み回路が、前記第２のタイムスタンプ取込み信号に応答して、前記第２の到着時刻タイムスタンプを取り込むようにさらに構成されるＣ２２に記載の装置。
［Ｃ２４］
第１のクロックレジスタと第２のシャドータイムスタンプレジスタとをさらに備え、前記取込み回路が、前記第１のクロックレジスタから前記第２のシャドータイムスタンプレジスタに前記第２の到着時刻タイムスタンプをコピーすることによって前記第２の到着時刻タイムスタンプを取り込むようにさらに構成されるＣ２２に記載の装置。
［Ｃ２５］
プロセッサによって実行されるとき、
デバイスからパケットを受信することと、
検出回路において、前記パケットの受信を検出することと、
前記パケットの前記受信を検出したことに応答して、取込み回路において前記パケットに対応する到着時刻タイムスタンプを取り込むことと、
前記デバイスから前記パケットに対応する出発時刻タイムスタンプを受信することと、前記出発時刻タイムスタンプが、前記パケットが前記デバイスから送られる時刻を示す、  前記到着時刻タイムスタンプと前記出発時刻タイムスタンプとの比較を実施することとを備える動作を前記プロセッサに実施させる命令を記憶するコンピュータ可読記憶デバイス。
［Ｃ２６］
前記到着時刻タイムスタンプが、第１のクロックレジスタからシャドータイムスタンプレジスタに前記到着時刻タイムスタンプをコピーすることによって取り込まれ、前記出発時刻タイムスタンプが前記デバイスの第２のクロックレジスタに対応し、前記動作が、前記比較に基づいて、前記第１のクロックレジスタと前記第２のクロックレジスタとを同期させることをさらに備えるＣ２５に記載のコンピュータ可読記憶デバイス。
［Ｃ２７］
複数の到着時刻タイムスタンプが、第１の複数のクロックレジスタから複数のシャドータイムスタンプレジスタに前記複数の到着時刻タイムスタンプをコピーすることによって、前記取込み回路によって取り込まれ、
前記複数の到着時刻タイムスタンプが、前記パケットの前記受信を検出したことに応答して、前記取込み回路によって取り込まれ、
前記複数の到着時刻タイムスタンプが前記到着時刻タイムスタンプを含み、
前記第１の複数のクロックレジスタが前記第１のクロックレジスタを含み、
前記複数のシャドータイムスタンプレジスタが前記シャドータイムスタンプレジスタを含むＣ２６に記載のコンピュータ可読記憶デバイス。
［Ｃ２８］
前記動作が、
前記デバイスから第２の複数のクロックレジスタの複数の出発時刻タイムスタンプを受信することと、前記複数の出発時刻タイムスタンプが、前記パケットが前記デバイスから送られる時刻を示す、
前記複数のシャドータイムスタンプレジスタから前記複数の到着時刻タイムスタンプを読み取ることと、
前記複数の到着時刻タイムスタンプと前記複数の出発時刻タイムスタンプとを比較することと
をさらに備え、
前記複数の出発時刻タイムスタンプが前記出発時刻タイムスタンプを含むＣ２７に記載のコンピュータ可読記憶デバイス。
［Ｃ２９］
第２のデバイスからパケットを受信し、
前記第２のデバイスから出発時刻タイムスタンプを受信する
ように構成された受信機と、ここにおいて、前記出発時刻タイムスタンプが前記パケットに対応し、前記出発時刻タイムスタンプが、前記パケットが前記第２のデバイスから送られる時刻を示す、
前記受信機に結合され、前記受信機による前記パケットの受信を検出するように構成された検出回路と、
前記検出回路に応答する取込み回路と、前記取込み回路が、前記検出回路において、前記受信機による前記パケットの前記受信を検出したことに応答して、到着時刻タイムスタンプを取り込むように構成される、
前記受信機および前記取込み回路に結合されたプロセッサと、前記プロセッサが、前記到着時刻タイムスタンプと前記出発時刻タイムスタンプとの比較を実施するように構成される、
を備えるデバイス。
［Ｃ３０］
前記検出回路が、前記受信機による前記パケットの前記受信を検出したことに応答して、タイムスタンプ取込み信号をアサートするようにさらに構成され、前記取込み回路が、前記タイムスタンプ取込み信号に応答して、前記到着時刻タイムスタンプを取り込むようにさらに構成されるＣ２９に記載のデバイス。