【手続補正書】
【提出日】平成30年9月10日(2018.9.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
明らかに考えられることだが、指数関数的に増加する電圧の傾きは、ランプアップキャパシタＣ１及び／又は抵抗器Ｒ５の値を変更することによって調整できる。さらに、ランプアップキャパシタＣ１に充電される初期電圧レベルは、加算ノード３６において主要電流源２０が与える電圧とともに、ＲＦ信号送信バースト全体にわたって利得及び位相特性を補償する結果をもたらす。したがって、全体的な動的ＥＶＭを最小限にできる。ランプアップ時間は、動的ＥＶＭが、ＲＦ信号送信バースト開始時におけるＤＣ電圧の短いスパイクによって劣化されないように選択される。考慮された実施形態では、連続シンボルの位相が、細かい周波数オフセット推定の間、補償された位相と対比されることに起因して最初のいくつかの送信されたシンボルが歪んだにもかかわらず、ＲＦ信号送信バースト中の全体的なＥＶＭは最小限になると理解される。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
無線周波数（ＲＦ）電力増幅器回路であって、
電力増幅器出力及びＲＦ信号入力を含む電力増幅器と、
前記電力増幅器に選択的にバイアスをかける制御回路と
を含み、
前記制御回路は、
補助電流源と、
前記補助電流源に接続されたランプアップキャパシタと、
前記補助電流源に接続されたランプアップスイッチと、
出力と前記ランプアップキャパシタに接続された入力とを含むバッファと、
前記電力増幅器に接続された加算ノードにおいて前記バッファの出力に接続された主要電流源と
を含み、
前記ランプアップスイッチは、ＲＦ信号バーストに対応する制御信号に応答し、前記補助電流源を選択的にアクティブにして前記ランプアップキャパシタを充電し、
前記バッファの入力における電圧は、ＲＦ信号バースト持続時間にわたって線形依存性を有し、
前記主要電流源は前記ＲＦ信号バースト中に一定電流を生成するＲＦ電力増幅器回路。
【請求項２】
ＲＦデカプリング抵抗器と、
前記主要電流源によりバイアスをかけられて前記電力増幅器に接続されたミラートランジスタと
をさらに含み、
前記電力増幅器は、前記ＲＦデカプリング抵抗器を経由して前記ミラートランジスタに接続された電力増幅器トランジスタを含む請求項１のＲＦ電力増幅器回路。
【請求項３】
前記電力増幅器トランジスタ及び前記ミラートランジスタはそれぞれ、ゲート端子、ドレイン端子及びソース端子を含み、
前記電力増幅器トランジスタのゲート端子が前記ＲＦ信号入力と前記ＲＦデカプリング抵抗器の第１端子とに接続され、
前記ミラートランジスタのゲート端子が、前記ＲＦデカプリング抵抗器の第２端子と前記ミラートランジスタのドレイン端子とに接続される請求項２のＲＦ電力増幅器回路。
【請求項４】
前記バッファは、前記ランプアップキャパシタに接続されたゲート端子と前記ミラートランジスタのドレイン端子に接続されたソース端子とを備えたバッファトランジスタを含む請求項３のＲＦ電力増幅器回路。
【請求項５】
前記ランプアップスイッチは、開始ランプ信号入力に接続されたゲート端子と前記補助電流源に接続されたドレイン端子とを備えたトランジスタである請求項１のＲＦ電力増幅器回路。
【請求項６】
前記制御回路はさらに、前記ランプアップキャパシタに接続されたランプダウンスイッチを含み、
前記ランプダウンスイッチは、前記ＲＦ信号バーストの終わりに前記ランプアップキャパシタを放電するべく選択的にアクティブにされ、
前記ランプアップスイッチは、前記ＲＦ信号バーストの終わりに非アクティブにされる請求項１のＲＦ電力増幅器回路。
【請求項７】
前記ランプダウンスイッチは、停止ランプ信号入力に接続されたゲート端子と前記バッファの入力及び前記ランプアップキャパシタに接続されたドレイン端子とを備えたトランジスタである請求項６のＲＦ電力増幅器回路。
【請求項８】
前記バッファの入力は前記ランプアップキャパシタに直接接続される請求項１のＲＦ電力増幅器回路。
【請求項９】
前記ランプアップキャパシタに接続されたキャパシタ放電抵抗器と、
前記ランプアップキャパシタに接続された入力と前記バッファに接続された出力とを含むインバータと
をさらに含み、
前記インバータの入力における電圧が、最小ＲＦ信号バースト持続時間未満の持続時間において指数関数的に減衰する請求項１のＲＦ電力増幅器回路。
【請求項１０】
前記ランプアップキャパシタ及び前記キャパシタ放電抵抗器の値が、前記インバータの入力における電圧の特定指数関数的減衰に対応する請求項９のＲＦ電力増幅器回路。
【請求項１１】
開始ランプ信号入力、主要電流源入力、補助電流源入力及び回路出力を備えたＲＦ電力増幅器バイアス回路であって、
前記補助電流源入力に接続されたランプアップキャパシタと、
前記開始ランプ信号入力に接続されたランプアップスイッチトランジスタであって、前記補助電流源入力を前記ランプアップキャパシタに接続するべく前記開始ランプ信号入力によって選択的にアクティブにされるランプアップスイッチトランジスタと、
前記ランプアップキャパシタに接続された入力と加算ノードにおいて前記主要電流源入力に接続された出力を備えたバッファ段と、
前記回路出力に対応するゲート端子と前記加算ノードに及び前記ゲート端子に接続されたソース端子とを備えたミラートランジスタと
を含むＲＦ電力増幅器バイアス回路。
【請求項１２】
前記ミラートランジスタのゲート端子に接続されたＲＦ信号デカプリング抵抗器をさらに含む請求項１１のＲＦ電力増幅器バイアス回路。
【請求項１３】
前記バッファ段は、前記ランプアップキャパシタに接続されたゲート端子と前記加算ノードに接続されたソース端子とを備えたバッファトランジスタを含む請求項１１のＲＦ電力増幅器バイアス回路。
【請求項１４】
停止ランプ信号入力に接続されたゲート端子と前記ランプアップキャパシタに接続されたドレイン端子とを備えたランプダウンスイッチトランジスタをさらに含む請求項１１のＲＦ電力増幅器バイアス回路。
【請求項１５】
前記ランプアップキャパシタに接続された入力と前記バッファ段の入力に接続された出力とを備えたインバータ段と、
前記ランプアップキャパシタに接続されたキャパシタ放電抵抗器と
をさらに含む請求項１１のＲＦ電力増幅器バイアス回路。
【請求項１６】
前記ランプアップスイッチトランジスタは、前記開始ランプ信号入力におけるパルス信号によって選択的にアクティブにされる請求項１１のＲＦ電力増幅器バイアス回路。
【請求項１７】
前記バッファ段は、前記ランプアップキャパシタに接続されたゲート端子と前記ミラートランジスタのドレイン端子に接続されたソース端子とを備えたバッファトランジスタを含む請求項１１のＲＦ電力増幅器バイアス回路。
【請求項１８】
ＲＦ信号バーストの終わりに前記ランプアップキャパシタを放電するべく選択的にアクティブにされる前記ランプアップキャパシタに接続されたランプダウンスイッチをさらに含み、
前記ランプアップスイッチトランジスタは、前記ＲＦ信号バーストの終わりに非アクティブにされる請求項１１のＲＦ電力増幅器バイアス回路。
【請求項１９】
前記ランプダウンスイッチは、停止ランプ信号入力に接続されたゲート端子と前記バッファ段の入力及び前記ランプアップキャパシタに接続されたドレイン端子とを備えたトランジスタである請求項１８のＲＦ電力増幅器バイアス回路。
【請求項２０】
前記ランプアップキャパシタ及び前記キャパシタ放電抵抗器の値が、前記インバータ段の入力における電圧の特定指数関数的減衰に対応する請求項１５のＲＦ電力増幅器バイアス回路。
【請求項２１】
第１電流出力が第１電圧レベルを生成して第２電流出力が第２電圧レベルを生成するバンドギャップ基準回路に接続可能な、バイアス出力を備えたＲＦ電力増幅器バイアス回路であって、
前記バンドギャップ基準回路の第１電流出力に接続された第１投端子と前記バンドギャップ基準回路の第２電流出力に接続された第２投端子と極端子とを有するスイッチであって、スイッチイネーブル入力に応答して前記第１投端子及び前記第２投端子を選択的に前記極端子に接続するスイッチと、
第１差動入力と第２差動入力と演算増幅器出力とを備えた演算増幅器であって、前記バンドギャップ基準回路により給電される演算増幅器と、
前記演算増幅器の第１差動入力に接続されたランプ抵抗器・キャパシタネットワークであって、前記ランプ抵抗器・キャパシタネットワークのランプ抵抗器が前記スイッチの極端子に接続されたランプ抵抗器・キャパシタネットワークと、
前記演算増幅器の出力に接続され、前記バイアス出力を画定する出力を有する出力トランジスタと、
前記出力トランジスタに及び前記演算増幅器の第２差動入力に接続されたフィードバック抵抗器ネットワークと
を含み、
前記バイアス出力における電圧は、前記スイッチが前記第１投端子及び前記極端子の接続から前記第２投端子及び前記極端子の接続へと選択的にアクティブにされたことに伴い前記第１電圧レベルから前記第２電圧レベルまでランプするＲＦ電力増幅器バイアス回路。
【請求項２２】
前記ランプ抵抗器・キャパシタネットワークは、前記バイアス出力の電圧を前記第１電圧レベルから前記第２電圧レベルへランプさせる時定数を画定する請求項２１のＲＦ電力増幅器バイアス回路。
【請求項２３】
前記出力トランジスタは、ゲート、ソース及びドレインにより画定されたＰＭＯＳ型であり、
前記ゲートは前記演算増幅器の出力に接続され、
前記ソースは前記バンドギャップ基準回路に接続され、
前記ドレインは前記バイアス出力及び前記フィードバック抵抗器ネットワークに接続される請求項２１のＲＦ電力増幅器バイアス回路。
【請求項２４】
前記フィードバック抵抗器ネットワークは、第１抵抗器及び第２抵抗器を含む電圧分割器回路である請求項２１のＲＦ電力増幅器バイアス回路。
【請求項２５】
前記第１抵抗器は、前記出力トランジスタと前記演算増幅器の第２差動入力とに接続され、
前記第２抵抗器は、前記第１抵抗器と前記演算増幅器の第２差動入力とに接続される請求項２４のＲＦ電力増幅器バイアス回路。
【請求項２６】
前記バンドギャップ基準回路の第１電流出力における前記第１電圧レベルと、前記バンドギャップ基準回路の第２電流出力における前記第２電圧レベルとは、測定された周囲温度に応答して調整可能である請求項２１のＲＦ電力増幅器バイアス回路。