【手続補正書】
【提出日】平成30年8月29日(2018.8.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の入力端子と第２の入力端子と出力端子とを有する増幅器、ここで、前記第１の入力端子が、基準電圧を受信するように構成される、と、
同調電圧を生成するように構成された抵抗器のアレイと、
前記増幅器の前記第２の入力端子と抵抗器の前記アレイとに結合された第１の複数のスイッチ、ここで、前記第１の複数のスイッチが、前記増幅器の前記第２の入力端子に接続するように、抵抗器の前記アレイ中の少なくとも１つの抵抗器を選択することによって前記増幅器の利得を調整するように構成される、と、
ゲート端子と、ソース端子と、ドレイン端子とを有する第１のトランジスタ、
ここにおいて、前記増幅器の前記出力端子が、前記トランジスタの前記ゲート端子に結合され、
前記第１のトランジスタが、ｐ形金属酸化物半導体電界効果（ＰＭＯＳ）トランジスタである、と、
前記第１の複数のスイッチと前記ＰＭＯＳトランジスタの前記ドレイン端子とに結合された第２の複数のスイッチと
を備えるコンバータ。
【請求項２】
前記第２の複数のスイッチが、抵抗器の前記アレイ中の少なくとも１つの選択されなかった抵抗器を前記第１のトランジスタの前記ドレイン端子に短絡させるように構成された、請求項１に記載のコンバータ。
【請求項３】
前記第１の複数のスイッチおよび前記第２の複数のスイッチの対応するスイッチのペアが同期して動作させられる、請求項１に記載のコンバータ。
【請求項４】
前記第１の複数のスイッチと前記第２の複数のスイッチとが、前記増幅器の前記第２の入力端子における第２の電圧を与えるように抵抗器の前記アレイをプログラムするように構成された、請求項１に記載のコンバータ。
【請求項５】
前記増幅器の前記第２の入力端子における前記第２の電圧は、前記増幅器が前記第１のトランジスタを通って流れる電流を調節することを可能にする、請求項４に記載のコンバータ。
【請求項６】
前記増幅器の前記第１の入力端子が正入力端子であり、前記第２の入力端子が負入力端子である、請求項１に記載のコンバータ。
【請求項７】
前記増幅器の前記第２の入力端子への、抵抗器の前記アレイ中の前記少なくとも１つの選択された抵抗器の接続が、前記第１の複数のスイッチからの、またはそれらへの電流フローを最小限に抑えるための開放端子として構成された、請求項１に記載のコンバータ。
【請求項８】
出力電流を生成するように構成された同調電流デジタルアナログコンバータと、
前記同調電圧と前記出力電流とを受信および比較するように構成された比較器と、
をさらに備える、請求項１に記載のコンバータ。
【請求項９】
増幅器の第１の入力端子と第２の入力端子とにおいてそれぞれ受信された第１の信号と第２の信号とを比較すること、ここにおいて、前記第１の信号が基準電圧である、と、
抵抗器のアレイ中の少なくとも１つの抵抗器を選択し、前記増幅器の前記第２の入力端子に結合することと、
前記抵抗器のアレイ中の少なくとも１つの抵抗器によって同調電圧を生成することと、
ゲート端子と、ソース端子と、ドレイン端子とを有するトランジスタを使用して電流を供給することと
を備え、
前記トランジスタの前記ゲート端子が、前記増幅器の出力端子に結合され、
前記トランジスタが、ｐ形金属酸化物半導体電界効果（ＰＭＯＳ）トランジスタであり、
第２の複数のスイッチが、第１の複数のスイッチと前記ＰＭＯＳトランジスタの前記ドレイン端子とに結合される、方法。
【請求項１０】
複数の短絡スイッチを使用して、抵抗器の前記アレイの少なくとも１つの選択されなかった抵抗器を前記トランジスタの前記ドレイン端子に短絡させること、
をさらに備える、請求項９に記載の方法。
【請求項１１】
正入力端子と負入力端子と出力端子とを有する増幅器、ここで、前記正入力端子が、基準電圧を受けるように構成される、と、
同調電圧を生成するように構成された第１、第２、第３、第４および第５の抵抗器と、
前記増幅器の前記負入力端子と前記第１の抵抗器とに結合された第１のスイッチ、ここで、前記第１の抵抗器が、前記接地電圧に結合された前記第２の抵抗器に結合され、前記同調電圧が、前記第１の抵抗器と前記第２の抵抗器との間の結合ノードにおいて生成される、と、
前記増幅器の前記負入力端子と前記第１の抵抗器に結合された前記第３の抵抗器とに結合された第２のスイッチと、
前記増幅器の前記負入力端子と前記第３の抵抗器に結合された前記第４の抵抗器とに結合された第３のスイッチと、
前記増幅器の前記負入力端子と前記第４の抵抗器に結合された前記第５の抵抗器とに結合された第４のスイッチと、
を備える、電圧電流コンバータ。
【請求項１２】
ゲート端子と、ソース端子と、ドレイン端子とを有する第１のトランジスタ
をさらに備え、
ここにおいて、前記増幅器の前記出力端子が、前記トランジスタの前記ゲート端子に結合される、
請求項１１に記載の電圧電流コンバータ。
【請求項１３】
前記第１のスイッチと前記第１のトランジスタの前記ドレイン端子とに結合された第５のスイッチと、
前記第２のスイッチと前記第１のトランジスタの前記ドレイン端子とに結合された第６のスイッチと、
前記第３のスイッチと前記第１のトランジスタの前記ドレイン端子とに結合された第７のスイッチと、
をさらに備え、ここにおいて、前記第４のスイッチも、前記第１のトランジスタの前記ドレイン端子に結合する、
請求項１２に記載の電圧電流コンバータ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
[0041]開示した実施形態の上記の説明は、当業者が本開示で説明する本発明を製作または使用できるように与えられた。これらの実施形態への様々な修正は当業者には容易に明らかであり、本明細書で説明した一般原理は、本開示の趣旨または範囲から逸脱することなく他の実施形態に適用され得る。したがって、本明細書で提示する説明および図面は、本開示の現在好ましい実施形態を表し、したがって、本開示によって広く企図される主題を表すことを理解されたい。本開示の範囲は、当業者に明らかになり得る他の実施形態を完全に包含することと、したがって、本開示の範囲は、添付の特許請求の範囲以外のものによって限定されないこととをさらに理解されたい。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
第１の入力端子と第２の入力端子と出力端子とを有する増幅器、ここで、前記第１の入力端子が、基準電圧を受信するように構成される、と、
同調電圧を生成するように構成された抵抗器のアレイと、
前記増幅器の前記第２の入力端子と抵抗器の前記アレイとに結合された第１の複数のスイッチ、ここで、前記第１の複数のスイッチが、前記増幅器の前記第２の入力端子に接続するように、抵抗器の前記アレイ中の少なくとも１つの抵抗器を選択することによって前記増幅器の利得を調整するように構成される、と、
を備えるコンバータ。
［Ｃ２］
ゲート端子と、ソース端子と、ドレイン端子とを有する第１のトランジスタ
をさらに備え、
ここにおいて、前記増幅器の前記出力端子が、前記トランジスタの前記ゲート端子に結合される、
［Ｃ１］に記載のコンバータ。
［Ｃ３］
前記第１のトランジスタが、ｐ形金属酸化物半導体電界効果（ＰＭＯＳ）トランジスタである、［Ｃ２］に記載のコンバータ。
［Ｃ４］
前記第１の複数のスイッチと前記ＰＭＯＳトランジスタの前記ドレイン端子とに結合された第２の複数のスイッチ
をさらに備える、［Ｃ３］に記載のコンバータ。
［Ｃ５］
前記第２の複数のスイッチが、抵抗器の前記アレイ中の少なくとも１つの選択されなかった抵抗器を前記第１のトランジスタの前記ドレイン端子に短絡させるように構成された、［Ｃ４］に記載のコンバータ。
［Ｃ６］
前記第１の複数のスイッチと前記第２の複数のスイッチとが同期して動作させられる、［Ｃ４］に記載のコンバータ。
［Ｃ７］
前記第１の複数のスイッチと前記第２の複数のスイッチとが、前記増幅器の前記第２の入力端子における第２の電圧を与えるように抵抗器の前記アレイをプログラムするように構成された、［Ｃ４］に記載のコンバータ。
［Ｃ８］
前記増幅器の前記第２の入力端子における前記第２の電圧は、前記増幅器が前記第１のトランジスタを通って流れる電流を調節することを可能にする、［Ｃ７］に記載のコンバータ。
［Ｃ９］
前記増幅器の前記第１の入力端子が正入力端子であり、前記第２の入力端子が負入力端子である、［Ｃ１］に記載のコンバータ。
［Ｃ１０］
前記増幅器の前記第２の入力端子への、抵抗器の前記アレイ中の前記少なくとも１つの選択された抵抗器の接続が、前記第１の複数のスイッチからの、またはそれらへの電流フローを最小限に抑えるための開放端子として構成された、［Ｃ１］に記載のコンバータ。
［Ｃ１１］
出力電流を生成するように構成された同調電流デジタルアナログコンバータと、
前記同調電圧と前記出力電流とを受信および比較するように構成された比較器と、
をさらに備える、［Ｃ１］に記載のコンバータ。
［Ｃ１２］
それぞれ、第１の入力端子と第２の入力端子とにおいて受信された第１の信号と第２の信号とを比較するための手段と、ここにおいて、前記第１の信号が基準電圧である、
抵抗器のアレイ中の少なくとも１つの抵抗器を選択し、比較するための前記手段の前記第２の入力端子に結合するための手段と、
を備える装置。
［Ｃ１３］
ゲート端子と、ソース端子と、ドレイン端子とを有する、電流を供給するための手段、
をさらに備え、
ここにおいて、電流を供給するための前記手段の前記ゲート端子が、比較するための前記手段に結合された、
［Ｃ１２］に記載の装置。
［Ｃ１４］
抵抗器の前記アレイの少なくとも１つの選択されなかった抵抗器を、電流を供給するための前記手段の前記ドレイン端子に短絡させるための手段、
をさらに備える、［Ｃ１３］に記載の装置。
［Ｃ１５］
選択し、結合するための前記手段と、短絡させるための前記手段とが、同期して動作させられる、［Ｃ１４］に記載の装置。
［Ｃ１６］
選択し、結合するための前記手段と、短絡させるための前記手段とが、比較するための前記手段の前記第２の入力端子における第２の電圧を与えるように抵抗器の前記アレイをプログラムするように構成された、［Ｃ１４］に記載の装置。
［Ｃ１７］
比較するための前記手段の前記第２の入力端子における前記第２の電圧は、比較するための前記手段が、電流を供給するための前記手段を通って流れる電流を調節することを可能にする、［Ｃ１６］に記載の装置。
［Ｃ１８］
増幅器の第１の入力端子と第２の入力端子とにおいてそれぞれ受信された第１の信号と第２の信号とを比較すること、ここにおいて、前記第１の信号が基準電圧である、と、
抵抗器のアレイ中の少なくとも１つの抵抗器を選択し、前記増幅器の前記第２の入力端子に結合することと、
を備える、方法。
［Ｃ１９］
ゲート端子と、ソース端子と、ドレイン端子とを有するトランジスタを使用して電流を供給すること、
をさらに備え、
ここにおいて、前記トランジスタの前記ゲート端子が、前記増幅器の出力端子に結合される、
［Ｃ１８］に記載の方法。
［Ｃ２０］
複数の短絡スイッチを使用して、抵抗器の前記アレイの少なくとも１つの選択されなかった抵抗器を前記トランジスタの前記ドレイン端子に短絡させること、
をさらに備える、［Ｃ１９］に記載の方法。
［Ｃ２１］
正入力端子と負入力端子と出力端子とを有する増幅器、ここで、前記正入力端子が、基準電圧を受けるように構成される、と、
同調電圧を生成するように構成された第１、第２、第３、第４および第５の抵抗器と、
前記増幅器の前記負入力端子と前記第１の抵抗器とに結合された第１のスイッチ、ここで、前記第１の抵抗器が、前記接地電圧に結合された前記第２の抵抗器に結合され、前記同調電圧が、前記第１の抵抗器と前記第２の抵抗器との間の結合ノードにおいて生成される、と、
前記増幅器の前記負入力端子と前記第１の抵抗器に結合された前記第３の抵抗器とに結合された第２のスイッチと、
前記増幅器の前記負入力端子と前記第３の抵抗器に結合された前記第４の抵抗器とに結合された第３のスイッチと、
前記増幅器の前記負入力端子と前記第４の抵抗器に結合された前記第５の抵抗器とに結合された第４のスイッチと、
を備える、電圧電流コンバータ。
［Ｃ２２］
ゲート端子と、ソース端子と、ドレイン端子とを有する第１のトランジスタ
をさらに備え、
ここにおいて、前記増幅器の前記出力端子が、前記トランジスタの前記ゲート端子に結合される、
［Ｃ２１］に記載の電圧電流コンバータ。
［Ｃ２３］
前記第１のスイッチと前記第１のトランジスタの前記ドレイン端子とに結合された第５のスイッチと、
前記第２のスイッチと前記第１のトランジスタの前記ドレイン端子とに結合された第６のスイッチと、
前記第３のスイッチと前記第１のトランジスタの前記ドレイン端子とに結合された第７のスイッチと、
をさらに備え、ここにおいて、前記第４のスイッチも、前記第１のトランジスタの前記ドレイン端子に結合する、
［Ｃ２２］に記載の電圧電流コンバータ。