【誤訳訂正書】
【提出日】平成30年1月19日(2018.1.19)
【誤訳訂正１】
【訂正対象書類名】明細書
【訂正対象項目名】０００１
【訂正方法】変更
【訂正の内容】
【０００１】
本開示は、プロセッサまたは他の処理ロジックによって実行される場合、単一の機械命令へと複数の命令を融合することを含む論理的、数学的、または他の機能動作を実施する処理ロジック、マイクロプロセッサ、及び関連付けられた命令セットアーキテクチャの分野に関する。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】０００２
【訂正方法】変更
【訂正の内容】
【０００２】
命令セットまたは命令セットアーキテクチャ（ＩＳＡ：ｉｎｓｔｒｕｃｔｉｏｎ  ｓｅｔ  ａｒｃｈｉｔｅｃｔｕｒｅ）は、ネイティブデータタイプ、命令、レジスタアーキテクチャ、アドレス指定モード、メモリアーキテクチャ、割り込み及び例外ハンドリング、ならびに外部入出力（Ｉ／Ｏ：ｉｎｐｕｔ  ａｎｄ  ｏｕｔｐｕｔ）を含む、プログラミングに関係付けられたコンピュータアーキテクチャの一部である。バイナリトランスレーション（「ＢＴ」：Ｂｉｎａｒｙ  Ｔｒａｎｓｌａｔｉｏｎ）は、１つのソース（「ゲスト」）のために構築されたバイナリを、別のターゲット（「ホスト」）ＩＳＡにトランスレートするための一般的な技法である。ＢＴを使用すると、高レベルのソースコードを再コンパイルすることもなく、低レベルのアセンブリコードを書き直すこともなく、異なるアーキテクチャを用いてプロセッサ上で１つのプロセッサＩＳＡのために構築されたアプリケーションバイナリを実行することが可能である。ほとんどのレガシーコンピュータアプリケーションがバイナリフォーマットのみ利用可能なため、ＢＴは、プロセッサ用に作成されておらず利用できないアプリケーションを、そのプロセッサが実行可能とする潜在性のために非常に魅力的である。バイナリトランスレーションは、動的にまたは静的に実施され得る。動的ＢＴ（ＤＢＴ：Ｄｙｎａｍｉｃ  ＢＴ）は、アプリケーションが実行されるとき、ランタイムにおいてバイナリトランスレーションを実施する。静的ＢＴ（ＳＢＴ：Ｓｔａｔｉｃ  ＢＴ）は、バイナリが実行される前に、バイナリに対して実施される。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００１２
【訂正方法】変更
【訂正の内容】
【００１２】
【図８】実施形態に従う、ソース命令セットにおけるバイナリ命令をターゲット命令セットにおけるバイナリ命令に転換するためのソフトウェア命令転換器の使用を対比するブロック図を図解する。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００１６
【訂正方法】変更
【訂正の内容】
【００１６】
【図１２】或る実施形態に従う、例示的な融合されたインクリメント＿比較＿ジャンプ命令を処理するためのロジックの流れ図である。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００１８
【訂正方法】変更
【訂正の内容】
【００１８】
【図１４Ａ】本発明の実施形態に従う、例示的な特有のベクトルフレンドリー命令フォーマットを図解するブロック図である。
【図１４Ｂ】本発明の実施形態に従う、例示的な特有のベクトルフレンドリー命令フォーマットを図解するブロック図である。
【図１４Ｃ】本発明の実施形態に従う、例示的な特有のベクトルフレンドリー命令フォーマットを図解するブロック図である。
【図１４Ｄ】本発明の実施形態に従う、例示的な特有のベクトルフレンドリー命令フォーマットを図解するブロック図である。
【誤訳訂正６】
【訂正対象書類名】明細書
【訂正対象項目名】００３２
【訂正方法】変更
【訂正の内容】
【００３２】
コアが（動作またはスレッドの２以上の並列セットを実行する）マルチスレッディングをサポートし得、時分割マルチスレッディング、同時マルチスレッディング（単一の物理コアが、物理コアが同時マルチスレッディングしているスレッドの各々に、論理的コアを提供する場合）、またはこれらの組み合わせ（例えば、Ｉｎｔｅｌ（登録商標）のＨｙｐｅｒ−Ｔｈｒｅａｄｉｎｇ  Ｔｅｃｈｎｏｌｏｇｙ等、時分割フェッチならびにデコーディング及びその後の同時マルチスレッディング）を含む様々な手段でそれを行い得ることを理解されたい。
【誤訳訂正７】
【訂正対象書類名】明細書
【訂正対象項目名】００６７
【訂正方法】変更
【訂正の内容】
【００６７】
少なくとも１つのｘ８６命令セットコア８１６を有するプロセッサは、少なくとも１つのｘ８６命令セットコアを有するＩｎｔｅｌ（登録商標）プロセッサと実質的に同じ結果を成し遂げるために、以下を互換的に実行するか、そうでなければ別の方法で処理することによって、少なくとも１つのｘ８６命令セットコアを有するＩｎｔｅｌ（登録商標）プロセッサと実質的に同じ機能を実施し得る任意のプロセッサを表す。（１）Ｉｎｔｅｌ（登録商標）ｘ８６命令セットコアの命令セットの実質的な部分、または（２）少なくとも１つのｘ８６命令セットコアを有するＩｎｔｅｌ（登録商標）プロセッサ上で動作することを目標とされたアプリケーションまたは他のソフトウェアのオブジェクトコードバージョン。ｘ８６コンパイラ８０４は、追加のリンケージ処理の有る無しに関わらず、少なくとも１つのｘ８６命令セットコア８１６を有するプロセッサ上で実行され得るｘ８６バイナリコード８０６（例えば、オブジェクトコード）を生成するように動作可能なコンパイラを表す。同様に、図８は、高レベル言語８０２におけるプログラムが、代替の命令セットコンパイラ８０８を使用してコンパイルされて、少なくとも１つのｘ８６命令セットコア８１４を有しないプロセッサ（例えば、カリフォルニア州サニーベールのＭＩＰＳ  ＴｅｃｈｎｏｌｏｇｉｅｓのＭＩＰＳ命令セットを実行するか、及び／またはイングランドのケンブリッジのＡＲＭ  ＨｏｌｄｉｎｇｓのＡＲＭ命令セットを実行するコアを有するプロセッサ）によってネイティブに実行され得る代替の命令セットバイナリコード８１０を生成し得ることを示す。
【誤訳訂正８】
【訂正対象書類名】明細書
【訂正対象項目名】００７８
【訂正方法】変更
【訂正の内容】
【００７８】
しかしながら、ｆｒａｇｍｅｎｔ＿Ａまたはｆｒａｇｍｅｎｔ＿Ｂの命令が、追加、比較、またはジャンプ命令のオペランドとのデータ依存性を有しない場合、入来コードストリームにおいて追加の命令を可能にすることが正当であり、トランスレータは、任意のデータ依存性に違反することなく、自由にこれらの命令を順序変更するべきである。したがって、トランスレーションロジックは、ブロック９２８において、命令の検出されたシーケンス内のコード断片において、任意の命令を順序変更し得る。ブロック９３０において、トランスレーションロジックは、比較動作のためのレジスタ及び定数値、ならびにジャンプ動作のためのジャンプラベルを含む、命令シーケンスを実施するよう要求されるオペランドを含む、単一のインクリメント＿比較＿ジャンプ命令と、別個のインクリメント、比較、ジャンプ命令を置き換える。例示的な順序変更されたコードシーケンスは、以下の表２に示される。
【表２】
2018500657.tif 000001
【誤訳訂正９】
【訂正対象書類名】明細書
【訂正対象項目名】００８０
【訂正方法】変更
【訂正の内容】
【００８０】
例示的な融合された命令プロセッサ実装  図１０Ａ〜１０Ｂは、インクリメント＿比較＿ジャンプ命令の例示的なプロセッサ実装を図解するブロック図である。いくつかの実施形態では、実装するプロセッサは、命令を実装するためのいくつかのアーキテクチャの特徴を含む。図１０Ａは、或る実施形態に従う、動作を実施するためのロジックを含むプロセッサコアのブロック図である。図１０Ｂは、或る実施形態に従う、インクリメント＿比較＿ジャンプ命令を実装するための例示的な具体的なマイクロアーキテクチャのブロック図である。
【誤訳訂正１０】
【訂正対象書類名】明細書
【訂正対象項目名】００８５
【訂正方法】変更
【訂正の内容】
【００８５】
一実施形態では、アロケータは、命令スケジューラ、メモリスケジューラ、高速スケジューラ１００２、遅い／一般的な浮動小数点スケジューラ１００４、及び簡易浮動小数点スケジューラ１００６の前に、各ｕｏｐのエントリを２つのｕｏｐキューのうち１つに対して、即ち、１つをメモリ動作に、１つを非メモリ動作という方式で割り当てる。ｕｏｐスケジューラ１００２、１００４、及び１００６は、それらの従属入力レジスタオペランドソースの準備ができていること、及びｕｏｐがそれらの動作を完了する必要がある実行リソースｕｏｐの利用可能性に基づいて、いつｕｏｐの準備ができているのかを判定する。一実施形態の高速スケジューラ１００２は、主クロックサイクルの各半分にスケジューリングをする場合がある一方で、他のスケジューラは、主プロセッサクロックサイクルにつき一度しかスケジューリングをしない場合がある。スケジューラは、実行のためのｕｏｐのスケジューリングをするために、ディスパッチポート間を調整する。
【誤訳訂正１１】
【訂正対象書類名】明細書
【訂正対象項目名】００８６
【訂正方法】変更
【訂正の内容】
【００８６】
レジスタファイル１００８、１０１０は、実行ブロック１０１１において、スケジューラ１００２、１００４、１００６、及び実行ユニット１０１２、１０１４、１０１６、１０１８、１０２０、１０２２、１０２４の間に位置する。一実施形態では、整数及び浮動小数点動作に対してそれぞれ、別個のレジスタファイル１００８、１０１０が存在する。一実施形態では、各レジスタファイル１００８、１０１０は、まだレジスタファイルに書き込まれていない完了した結果を、新しい従属ｕｏｐにバイパスまたは転送し得るバイパスネットワークを含み得る。整数レジスタファイル１００８及び浮動小数点レジスタファイル１０１０は、また、データを他と通信することができる。一実施形態について、整数レジスタファイル１００８は、２つの別個のレジスタファイルに、つまり、１つのレジスタファイルをデータの低オーダ３２ビットに、第２のレジスタファイルをデータの高オーダ３２ビットにという方式で、分けられる。一実施形態では、浮動小数点レジスタファイル１０１０は１２８ビット幅エントリを有する。
【誤訳訂正１２】
【訂正対象書類名】明細書
【訂正対象項目名】００８８
【訂正方法】変更
【訂正の内容】
【００８８】
一実施形態では、浮動小数点値に関わる命令は、浮動小数点ハードウェアを用いて扱われ得る。ＡＬＵ動作は、高速度ＡＬＵ実行ユニット１０１６、１０１８に移行する。一実施形態の高速ＡＬＵ１０１６、１０１８は、クロックサイクルの半分の効果的なレイテンシーで高速動作を実行し得る。一実施形態について、ほとんどの複合整数動作は遅いＡＬＵ１０２０に移行する。なぜなら、遅いＡＬＵ１０２０は、乗算器、シフト、フラグロジック、及び分岐処理等の長いレイテンシータイプの動作のための整数実行ハードウェアを含むからである。メモリロード／記憶動作は、ＡＧＵ１０１２、１０１４によって実行される。一実施形態について、整数ＡＬＵ１０１６、１０１８、１０２０は、６４ビットデータオペランドに対して整数動作を実施するコンテキストにおいて記載される。代替の実施形態では、ＡＬＵ１０１６、１０１８、１０２０は、１６、３２、１２８、２５６等を含む様々なデータビットをサポートするように実装され得る。同様に、浮動小数点ユニット１０２２、１０２４は、様々な幅のビットを有するオペランドの範囲をサポートするように実装され得る。一実施形態について、浮動小数点ユニット１０２２、１０２４は、ＳＩＭＤ及びマルチ媒体命令と併せて、１２８ビット幅パックデータオペランド上で動作し得る。
【誤訳訂正１３】
【訂正対象書類名】明細書
【訂正対象項目名】００９２
【訂正方法】変更
【訂正の内容】
【００９２】
実行ブロック１０１１の例示的な部分は、図１０Ｂに示されるようなロジックを含み、それは、単一のサイクルインクリメント＿比較＿ジャンプ命令を実装するためのマイクロアーキテクチャ１０５０を図解する。一実施形態では、図解されたマイクロアーキテクチャ１０５０は、プロセッサ実行パイプライン内で実行ステージを実施するように構成される。マイクロアーキテクチャ１０５０は、算術ロジックユニット（ＡＬＵ）１０５４及びジャンプ実行ユニット（ＪＥＵ：ｊｕｍｐ  ｅｘｅｃｕｔｉｏｎ  ｕｎｉｔ）１０５６を含み、分岐及び算術命令を実行することができる。パイピングロジック１０５２Ａ〜Ｂは、マイクロアーキテクチャを、前の及び連続するパイプラインステージのためのロジックと繋げ、ＡＬＵ演算の結果１０６３（例えば、Ｂ＋１）を連続するパイプラインステージに渡すために、ＡＬＵ１０５４にオペランド（例えば、オペランド＿Ａ１０６０、オペランド＿Ｂ１０６１）を供給する。一実施形態では、インクリメント動作の結果は、入力オペランドによって指示された適切なレジスタにコミットされる。制御ユニットからのＡＬＵ１０５４への制御信号１０６６は、使用されて、ＡＬＵ動作の間で選択するか、一実施形態では、オペコードをＡＬＵに提供する。制御信号１０６７は、また、制御ユニットから制御ＪＥＵ動作までＪＥＵに提供される。
【誤訳訂正１４】
【訂正対象書類名】明細書
【訂正対象項目名】００９４
【訂正方法】変更
【訂正の内容】
【００９４】
単一の実行サイクル内でインクリメント＿比較＿ジャンプ命令を実施するために、各コンポーネントは、サイクル内の適切な点における適切な入力を要求する。例えば、ＡＬＵフラグ１０６４は、サイクルにおける早期にＪＥＵ１０５６に到達するべきで、それらは、マルチサイクルバイパスの結果であり得ない。一実施形態では、フラグの具体的なサブセット（例えば、桁上げ、ゼロ、符号、オーバーフロー等）は、タイミング限定に基づいて、条件付きジャンプのために使用される。一実施形態では、アーキテクチャフラグレジスタ内のすべてのフラグは、パリティーフラグを含むジャンプ状況のために使用され得る。
【誤訳訂正１５】
【訂正対象書類名】明細書
【訂正対象項目名】００９６
【訂正方法】変更
【訂正の内容】
【００９６】
図１１は、或る実施形態に従う、インクリメント＿比較＿ジャンプ命令を実施するためのロジックを含む処理システムのブロック図である。例示的な処理システムは、主メモリ１１００に結合されたプロセッサ１１５５を含む。プロセッサ１１５５は、インクリメント＿比較＿ジャンプ命令をデコードするためのデコードロジック１１３１を有するデコードユニット１１３０を含む。追加として、プロセッサ実行エンジンユニット１１４０は、命令を実行するための追加の実行ロジック１１４１を含む。レジスタ１１０５は、実行ユニット１１４０が命令ストリームを実行するとき、オペランド、制御データ、及び他のタイプのデータに、レジスタ記憶を提供する。
【誤訳訂正１６】
【訂正対象書類名】明細書
【訂正対象項目名】００９９
【訂正方法】変更
【訂正の内容】
【００９９】
図１２は、或る実施形態に従う、ロジックが、インクリメント＿比較＿ジャンプ命令を処理するための流れ図である。ブロック１２０２において、命令パイプラインは、インクリメント＿比較＿ジャンプ命令を実施するための命令のフェッチから始まる。命令は、命令のインクリメント及び比較部分のための第１の及び第２の入力オペランド、ならびに命令の条件付きジャンプ部分のためのジャンプラベルオペランドを受け入れる。一実施形態では、第１のオペランドは、レジスタまたは即値であり得る一方で、第２のオペランドは、レジスタ、即値、またはメモリアドレスであり得る。いくつかの実施形態では、ジャンプラベルは、ジャンプターゲットアドレスに転換されるジャンプ命令からオフセットされる即値である。
【誤訳訂正１７】
【訂正対象書類名】明細書
【訂正対象項目名】０１００
【訂正方法】変更
【訂正の内容】
【０１００】
ブロック１２０４において、デコードユニットは、インクリメント＿比較＿ジャンプ命令をデコードされた命令へとデコードする。一実施形態では、デコードされた命令は、単一のプロセッササイクルにおいて実行される単一の動作である。一実施形態では、デコードされた命令は、命令の各サブ要素を実施するための１または複数のマイクロ動作を含む。マイクロ動作は、ハードワイヤードであり得、あるいは、マイクロコード動作は、実行ユニット等のプロセッサのコンポーネントに、命令を実装するための様々な動作を実施させ得る。
【誤訳訂正１８】
【訂正対象書類名】明細書
【訂正対象項目名】０１０６
【訂正方法】変更
【訂正の内容】
【０１０６】
上記表４に示されるように、融合されたインクリメント＿比較＿ジャンプ命令は、スケジューリングされ、レジスタファイル読み出しを遂行し、別個の命令よりも早期に２つのサイクルを実行する。追加として、別個のアクションを実施するために要求されるハードウェア命令の数を減少させることは、様々な機能的ユニットへの圧力を減少させ、それらのユニットに自由に他の動作を実施させておき得る。一実施形態では、減少された数の命令が、プロセッサハードウェア内で、スケジューリングされ、管理されるので、融合された命令は、スケジューリング及び記帳ハードウェアに対する要求を減少させる。追加として、減少されたリソースが順序変更バッファ及びリザベーションステーションに要求される。
【誤訳訂正１９】
【訂正対象書類名】明細書
【訂正対象項目名】０１１５
【訂正方法】変更
【訂正の内容】
【０１１５】
レジスタインデックスフィールド１３４４−その内容は、直接的にまたはアドレス生成を通して、ソース及び宛先オペランドの位置を指定する（それらがレジスタ内またはメモリ内にある場合）。これらは、ＰｘＱ（例えば３２ｘ５１２、１６ｘ１２８、３２ｘ１０２４、６４ｘ１０２４）レジスタファイルからＮレジスタを選択するための十分なビット数を含む。一実施形態では、Ｎは、３つのソース及び１つの宛先レジスタまでであり得、代替の実施形態は、より多くのまたはより少ないソース及び宛先レジスタをサポートし得る（例えば、２つのソースまでをサポートし得て、この場合には、これらのソースのうち１つがまた、宛先の働きをする。３つのソースまでをサポートし得て、この場合には、これらのソースのうち１つがまた、宛先の働きをする。あるいは、２つのソース及び１つの宛先までをサポートし得る）。
【誤訳訂正２０】
【訂正対象書類名】明細書
【訂正対象項目名】０１４４
【訂正方法】変更
【訂正の内容】
【０１４４】
［例示的な特有のベクトルフレンドリー命令フォーマット］
図１４は、本発明の或る実施形態に従う、例示的な特有のベクトルフレンドリー命令フォーマットを図解するブロック図である。図１４は、それが、フィールドの位置、サイズ、解釈、及びオーダ、ならびにそれらのフィールドのいくつかのための値を指定するという意味において特有である、特有のベクトルフレンドリー命令フォーマット１４００を示す。特有のベクトルフレンドリー命令フォーマット１４００は、ｘ８６命令セットを拡張するために使用され得、したがって、フィールドのいくつかは、既存のｘ８６命令セット及びその拡張（例えば、ＡＶＸ）において使用されるものと類似しているか同じである。このフォーマットは、拡張を有する既存のｘ８６命令セットのプレフィックスエンコーディングフィールド、真のオペコードバイトフィールド、ＭＯＤ  Ｒ／Ｍフィールド、ＳＩＢフィールド、変位フィールド、及び即値フィールドと整合するままである。図１４のマップからのフィールドがマッピングする図１３からのフィールドが図解される。
【誤訳訂正２１】
【訂正対象書類名】明細書
【訂正対象項目名】０１４５
【訂正方法】変更
【訂正の内容】
【０１４５】
特有のベクトルフレンドリー命令フォーマット１４００を参照して、図解の目的のための汎用ベクトルフレンドリー命令フォーマット１３００のコンテキストにおいて、実施形態が記載されるが、本発明は、特許請求の範囲に記載される場合を除いて、特有のベクトルフレンドリー命令フォーマット１４００に限定されないことを理解されたい。例えば、汎用ベクトルフレンドリー命令フォーマット１３００は、様々なフィールドについての様々な可能なサイズを考慮する一方で、特有のベクトルフレンドリー命令フォーマット１４００は、具体的なサイズのフィールドを有するものとして示される。具体的な例として、データ要素幅フィールド１３６４は、特有のベクトルフレンドリー命令フォーマット１４００において、１ビットフィールドとして図解される一方で、本発明はそのように限定されない（つまり、汎用ベクトルフレンドリー命令フォーマット１３００は、データ要素幅フィールド１３６４の他のサイズを考慮する）。
【誤訳訂正２２】
【訂正対象書類名】明細書
【訂正対象項目名】０１５７
【訂正方法】変更
【訂正の内容】
【０１５７】
アルファフィールド１３５２（ＥＶＥＸバイト３、ビット［７］−ＥＨ、ＥＶＥＸ．ＥＨ、ＥＶＥＸ．ｒｓ、ＥＶＥＸ．ＲＬ、ＥＶＥＸ．書き込みマスク制御、及びＥＶＥＸ．Ｎとしても知られ、また、αと共に図解された）−前述のように、このフィールドはコンテキスト固有である。
【誤訳訂正２３】
【訂正対象書類名】明細書
【訂正対象項目名】０１６７
【訂正方法】変更
【訂正の内容】
【０１６７】
［フルオペコードフィールド］
図１４Ｂは、一実施形態に従うフルオペコードフィールド１３７４を作り上げる特有のベクトルフレンドリー命令フォーマット１４００のフィールドを図解するブロック図である。具体的には、フルオペコードフィールド１３７４は、フォーマットフィールド１３４０、ベース動作フィールド１３４２、及びデータ要素幅（Ｗ）フィールド１３６４を含む。ベース動作フィールド１３４２は、プレフィックスエンコーディングフィールド１４２５、オペコードマップフィールド１４１５、及び真のオペコードフィールド１４３０を含む。
【誤訳訂正２４】
【訂正対象書類名】明細書
【訂正対象項目名】０１６８
【訂正方法】変更
【訂正の内容】
【０１６８】
［レジスタインデックスフィールド］
図１４Ｃは、一実施形態に従うレジスタインデックスフィールド１３４４を作り上げる特有のベクトルフレンドリー命令フォーマット１４００のフィールドを図解するブロック図である。具体的には、レジスタインデックスフィールド１３４４は、ＲＥＸフィールド１４０５、ＲＥＸ'フィールド１４１０、ＭＯＤＲ／Ｍ．ｒｅｇフィールド１４４４、ＭＯＤＲ／Ｍ．ｒ／ｍフィールド１４４６、ＶＶＶＶフィールド１４２０、ｘｘｘフィールド１４５４、及びｂｂｂフィールド１４５６を含む。
【誤訳訂正２５】
【訂正対象書類名】明細書
【訂正対象項目名】０１６９
【訂正方法】変更
【訂正の内容】
【０１６９】
［増大動作フィールド］
図１４Ｄは、一実施形態に従う増大動作フィールド１３５０を作り上げる特有のベクトルフレンドリー命令フォーマットの１４００のフィールドを図解するブロック図である。クラス（Ｕ）フィールド１３６８が０を含む場合、それはＥＶＥＸ．Ｕ０（クラスＡ１３６８Ａ）を意味し、それが１を含む場合、それはＥＶＥＸ．Ｕ１（クラスＢ１３６８Ｂ）を意味する。Ｕ＝０、かつＭＯＤフィールド１４４２が１１（メモリアクセス無し動作を意味する）を含む場合、アルファフィールド１３５２（ＥＶＥＸバイト３、ビット［７］−ＥＨ）は、ｒｓフィールド１３５２Ａとして解釈される。ｒｓフィールド１３５２Ａが、１（丸め１３５２Ａ．１）を含む場合、ベータフィールド１３５４（ＥＶＥＸバイト３、ビット［６：４］−ＳＳＳ）は、丸め制御フィールド１３５４Ａとして解釈される。丸め制御フィールド１３５４Ａは、１ビットＳＡＥフィールド１３５６及び２ビット丸め動作フィールド１３５８を含む。ｒｓフィールド１３５２Ａは、０（データ変換１３５２Ａ．２）を含む場合、ベータフィールド１３５４（ＥＶＥＸバイト３、ビット［６：４］−ＳＳＳ）は、３ビットデータ変換フィールド１３５４Ｂとして解釈される。Ｕ＝０、かつＭＯＤフィールド１４４２が、００、０１、または１０（メモリアクセス動作を意味する）を含む場合、アルファフィールド１３５２（ＥＶＥＸバイト３、ビット［７］−ＥＨ）は、放逐ヒント（ＥＨ）フィールド１３５２Ｂとして解釈され、ベータフィールド１３５４（ＥＶＥＸバイト３、ビット［６：４］−ＳＳＳ）は、３ビットデータ操作フィールド１３５４Ｃとして解釈される。
【誤訳訂正２６】
【訂正対象書類名】明細書
【訂正対象項目名】０１７１
【訂正方法】変更
【訂正の内容】
【０１７１】
［例示的なレジスタアーキテクチャ］
図１５は、一実施形態に従う、レジスタアーキテクチャ１５００のブロック図である。図解された実施形態では、５１２ビット幅である３２ベクトルレジスタ１５１０が存在し、これらのレジスタは、ｚｍｍ０〜ｚｍｍ３１として参照される。下位１６ｚｍｍレジスタの下位オーダ２５６ビットは、レジスタｙｍｍ０−１６上でオーバーレイされる。下位１６ｚｍｍレジスタの下位オーダ１２８ビット（ｙｍｍレジスタの下位オーダ１２８ビット）は、レジスタｘｍｍ０−１５上でオーバーレイされる。特有のベクトルフレンドリー命令フォーマット１４００は、下の表５に図解されるように、これらのオーバーレイされたレジスタ上で動作する。
【表５】
2018500657.tif 000002
【誤訳訂正２７】
【訂正対象書類名】明細書
【訂正対象項目名】０１７２
【訂正方法】変更
【訂正の内容】
【０１７２】
言い換えると、ベクトル長フィールド１３５９Ｂは、最大長さ及び１または複数の他のより短い長さの間で選択し、各々のそのようなより短い長さは、先行する長さの半分の長さであり、ベクトル長フィールド１３５９Ｂを有しない命令テンプレートは、最大ベクトル長上で動作する。さらに、一実施形態では、特有のベクトルフレンドリー命令フォーマット１４００のクラスＢ命令テンプレートは、パックまたはスカラ単一／倍精度浮動小数点データ及びパックまたはスカラ整数データ上で動作する。スカラ動作は、ｚｍｍ／ｙｍｍ／ｘｍｍレジスタ内の最低のオーダデータ要素位置に対して実施される動作であり、より高いオーダデータ要素位置は、それらが命令の前の状態か、または実施形態に従うゼロ化の状態のままかのどちらかにされる。