【手続補正書】
【提出日】平成30年8月16日(2018.8.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
グラフィックス処理のための方法であって、
ＭＩＰＩフォーマットでパックされた生ベイヤーデータをグラフィックス処理ユニット（ＧＰＵ）中の第１のキャッシュから受け取ることと、前記生ベイヤーデータは、第１のラインの生ベイヤーデータおよび第２のラインの生ベイヤーデータを含み、ここにおいて、前記ＭＩＰＩフォーマットでは、生ベイヤーデータのラインの終わりまで前記生ベイヤーデータの画素間にパディングは存在せず、
パディングが前記生ベイヤーデータに含まれるように、前記ＧＰＵのテクスチャパイプラインハードウェアを使用して、前記ＭＩＰＩフォーマットでパックされた前記生ベイヤーデータをアンパックすることと、
前記第１のキャッシュからの応答を前記ＧＰＵ中の第２のキャッシュに記憶することと、ここにおいて、前記第２のキャッシュのキャッシュミスは、前記第１のキャッシュのチェックをもたらし、
前記アンパックされた生ベイヤーデータを前記ＧＰＵ中の第３のキャッシュに記憶することと、ここにおいて、前記第３のキャッシュのキャッシュミスは、前記第２のキャッシュのチェックをもたらし、
前記生ベイヤーデータをアンパックした後に、前記テクスチャパイプラインハードウェアによって、複数のテクセルを形成することと、ここにおいて、
前記テクスチャパイプラインハードウェアにおいて実行される動作の基本単位がテクセルであり、
前記複数のテクセルを形成することが、
前記アンパックされた生ベイヤーデータについて前記第３のキャッシュをチェックすることと、
前記複数のテクセルの各それぞれのテクセルが、前記第１のラインの生ベイヤーデータの２つの画素と、前記第１のラインの生ベイヤーデータの前記２つの画素の真下にある前記第２のラインの生ベイヤーデータの２つの画素とを含むように、前記複数のテクセルの各それぞれのテクセルが、前記第１のラインの生ベイヤーデータおよび前記第２のラインの生ベイヤーデータにおいて画素の複数の重複してない２×２配列のうちの異なる２×２配列の画素を備えるように、前記複数のテクセルを形成することと、
を備え、
前記複数のテクセルの各それぞれのテクセルが、２つの緑画素と、１つの青画素と、１つの赤画素とを含み、
前記テクスチャパイプラインハードウェアによって、前記複数のテクセル中の特定のテクセルに対して少なくとも１つのテクセルレベル動作を実行することと
を備える方法。
【請求項２】
前記少なくとも１つのテクセルレベル動作を実行することは、前記テクスチャパイプラインハードウェアによって、前記特定のテクセルに対するベイヤービニング動作、前記特定のテクセルにバイリニアフィルタを適用するバイリニアフィルタ動作、前記特定のテクセルの４つのベイヤー画素を一度に読み取る読取り動作、または前記複数のテクセルからのチャネルを１つの呼出しに収集する収集動作のうちの少なくとも１つを実行することを含む、請求項１に記載の方法。
【請求項３】
前記複数のテクセルの各テクセルは、ＲＧＢＡフォーマットである、請求項１に記載の方法。
【請求項４】
前記複数のテクセルのうちの少なくとも１つに対して前記少なくとも１つのテクセルレベル動作を実行した後、前記テクスチャパイプラインハードウェアによって、画像信号プロセッサに前記複数のテクセルを送信することをさらに備える、請求項１に記載の方法。
【請求項５】
前記複数のテクセルを形成するための機能は、アプリケーションプログラムインタフェースに含まれる、請求項１に記載の方法。
【請求項６】
前記生ベイヤーデータのアンパックのための機能は、アプリケーションプログラムインタフェースに含まれる、請求項１に記載の方法。
【請求項７】
グラフィックス処理のためのデバイスであって、
第１のキャッシュと、
第２のキャッシュおよび第３のキャッシュを含むテクスチャパイプラインハードウェアと
を備えるグラフィックス処理ユニット
を備え、ここにおいて、前記テクスチャパイプラインハードウェアは、
ＭＩＰＩフォーマットにおける生ベイヤーデータを前記第１のキャッシュから受け取り、前記生ベイヤーデータは、前記第１のキャッシュからの第１のラインの生ベイヤーデータおよび前記第１のキャッシュからの第２のラインの生ベイヤーデータを含み、ここにおいて、前記ＭＩＰＩフォーマットでは、生ベイヤーデータのラインの終わりまで前記生ベイヤーデータの画素間にパディングは存在せず、
パディングが前記生ベイヤーデータに含まれるように、前記ＭＩＰＩフォーマットでパックされた前記生ベイヤーデータをアンパックし、
前記第１のキャッシュからの応答を前記ＧＰＵ中の第２のキャッシュに記憶し、ここにおいて、前記第２のキャッシュのキャッシュミスは、前記第１のキャッシュのチェックをもたらし、
前記アンパックされた生ベイヤーデータを前記ＧＰＵ中の第３のキャッシュに記憶し、ここにおいて、前記第３のキャッシュのキャッシュミスは、前記第２のキャッシュのチェックをもたらし、
前記生ベイヤーデータをアンパックした後に、複数のテクセルを形成し、ここにおいて、
前記テクスチャパイプラインハードウェアにおいて実行される動作の基本単位がテクセルであり、
前記複数のテクセルを形成することの一部として、
前記アンパックされた生ベイヤーデータについて前記第３のキャッシュをチェックし、
前記複数のテクセルの各それぞれのテクセルが、前記第１のラインの生ベイヤーデータの２つの画素と、前記第１のラインの生ベイヤーデータの前記２つの画素の真下にある前記第２のラインの生ベイヤーデータの２つの画素とを含むように、前記複数のテクセルの各それぞれのテクセルが、前記第１のラインの生ベイヤーデータおよび前記第２のラインの生ベイヤーデータにおいて画素の複数の重複してない２×２配列のうちの異なる２×２配列の画素を備えるように、前記複数のテクセルを形成し、
前記複数のテクセルの各それぞれのテクセルが、２つの緑画素と、１つの青画素と、１つの赤画素とを含み、
前記複数のテクセル中の特定のテクセルに対して少なくとも１つのテクセルレベル動作を実行する
ように構成された、デバイス。
【請求項８】
前記テクスチャパイプラインハードウェアは、前記少なくとも１つのテクセルレベル動作が、前記特定のテクセルに対するベイヤービニング動作、前記特定のテクセルにバイリニアフィルタを適用するバイリニアフィルタ動作、前記特定のテクセルの４つのベイヤー画素を一度に読み取る読取り動作、または前記複数のテクセルからのチャネルを１つの呼出しに収集する収集動作のうちの少なくとも１つを含むように構成される、請求項７に記載のデバイス。
【請求項９】
前記テクスチャパイプラインハードウェアは、前記複数のテクセルの各テクセルが、ＲＧＢＡフォーマットであるように構成される、請求項７に記載のデバイス。
【請求項１０】
画像信号プロセッサをさらに備え、ここにおいて、前記画像信号プロセッサは、テクスチャパイプラインハードウェアが前記複数のテクセル中の前記特定のテクセルに対して前記少なくとも１つのテクセルレベル動作を実行した後に、前記複数のテクセルを受け取るように構成される、請求項７に記載のデバイス。
【請求項１１】
前記複数のテクセルを形成するための機能は、アプリケーションプログラムインタフェースに含まれる、請求項７に記載のデバイス。
【請求項１２】
前記生ベイヤーデータのアンパックのための機能は、アプリケーションプログラムインタフェースに含まれる、請求項７に記載のデバイス。