【手続補正書】
【提出日】平成30年5月28日(2018.5.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
内蔵デバイスであって、前記内蔵デバイスは、
複数のマイクロコントローラであって、各々は、中央処理ユニットと複数の周辺デバイスとを備え、各周辺デバイスは、出力を備え得る、複数のマイクロコントローラと、
複数の割り当て可能外部ピンを備えている筐体と、
各マイクロコントローラのための複数の周辺機器ピン選択モジュールであって、各周辺機器ピン選択モジュールは、割り当て可能外部ピンを、その関連付けられたマイクロコントローラの前記複数の周辺デバイスのうちの１つに割り当てるようにプログラム可能であるように構成されている、複数の周辺機器ピン選択モジュールと、
前記複数のマイクロコントローラのうちの１つに前記割り当て可能外部ピンを割り当てるようにプログラム可能な所有権論理と
を備えている、内蔵デバイス。
【請求項２】
各周辺機器ピン選択モジュールは、前記関連付けられたマイクロコントローラによってのみプログラム可能である、請求項１に記載の内蔵デバイス。
【請求項３】
各周辺機器ピン選択モジュールは、単一の外部ピンに出力信号を提供するマルチプレクサと、単一のマイクロコントローラの周辺デバイスの出力と結合された複数の入力とを備えている、請求項２に記載の内蔵デバイス。
【請求項４】
各マイクロコントローラは、他のマイクロコントローラによってアクセス不可能なメモリを備えている、請求項２に記載の内蔵デバイス。
【請求項５】
前記メモリは、フラッシュメモリと、ランダムアクセスメモリ（ＲＡＭ）とを備えている、請求項４に記載の内蔵デバイス。
【請求項６】
各周辺機器ピン選択モジュールは、特殊機能レジスタによって制御される、請求項４に記載の内蔵デバイス。
【請求項７】
前記特殊機能レジスタは、前記ＲＡＭにメモリマッピングされる、請求項６に記載の内蔵デバイス。
【請求項８】
各マイクロコントローラは、それに排他的に割り当てられるいくつかの外部ピンを有する、請求項１に記載の内蔵デバイス。
【請求項９】
前記所有権論理は、異なるマイクロコントローラに関連付けられた周辺機器ピン選択モジュールからの出力信号を受信するマルチプレクサを備えている、請求項１に記載の内蔵デバイス。
【請求項１０】
外部ピンの所有権は、フラッシュメモリに記憶される構成ビットにプログラムされる、請求項９に記載の内蔵デバイス。
【請求項１１】
前記所有権論理は、ロックレジスタを備え、前記ロックレジスタは、アクティブ化されるときに前記所有権へのあらゆる変更を防止する、請求項９に記載の内蔵デバイス。
【請求項１２】
前記ロックレジスタは、どのマイクロコントローラに阻止機能が提供されるかを示す、複数のビットを備えている、請求項１１に記載の内蔵デバイス。
【請求項１３】
入力機能を有する外部ピンにおいて受信される信号は、異なるマイクロコントローラに関連付けられた複数の周辺デバイスにルーティングされる、請求項１〜１２のうちの１項に記載の内蔵デバイス。
【請求項１４】
複数のマイクロコントローラを備えている内蔵デバイスにおいて外部ピンの出力機能性を選択する方法であって、前記方法は、
各マイクロコントローラに、複数の外部ピンを有する筐体内の単一チップ上に中央処理ユニットと複数の周辺デバイスとを提供することであって、各周辺デバイスは、出力を備え得る、ことと、
各マイクロコントローラに、前記単一チップ上に複数の周辺機器ピン選択モジュールを提供することであって、各周辺機器ピン選択モジュールは、割り当て可能外部ピンに関連付けられる、ことと、
割り当て可能外部ピンの各々に所有権論理を提供することと、
関連付けられたマイクロコントローラによって前記周辺機器ピン選択モジュールのうちの少なくとも１つをプログラムすることにより、割り当て可能外部ピンを前記マイクロコントローラの前記複数の周辺デバイスのうちの１つに結合することと、
前記マイクロコントローラのうちの１つに前記割り当て可能外部ピンを割り当てるように前記所有権論理をプログラムすることと
を含む、方法。
【請求項１５】
各周辺機器ピン選択モジュールは、前記関連付けられたマイクロコントローラによってのみプログラム可能である、請求項１４に記載の方法。
【請求項１６】
各周辺機器ピン選択モジュールは、単一の外部ピンに出力信号を提供するマルチプレクサと、単一のマイクロコントローラの周辺デバイスの出力と結合された複数の入力とを備えている、請求項１５に記載の方法。
【請求項１７】
各マイクロコントローラは、他のマイクロコントローラによってアクセス不可能なメモリを備えている、請求項１５に記載の方法。
【請求項１８】
前記メモリは、フラッシュメモリと、ランダムアクセスメモリ（ＲＡＭ）を備えている、請求項１７に記載の方法。
【請求項１９】
特殊機能レジスタによって、各周辺機器ピン選択モジュールを制御するステップをさらに含む、請求項１７に記載の方法。
【請求項２０】
前記ＲＡＭに前記特殊機能レジスタをメモリマッピングするステップをさらに含む、請求項１９に記載の方法。
【請求項２１】
各マイクロコントローラは、それに排他的に割り当てられるいくつかの外部ピンを有する、請求項１４に記載の方法。
【請求項２２】
前記所有権論理は、異なるマイクロコントローラに関連付けられた周辺機器ピン選択モジュールからの出力信号を受信するマルチプレクサを備えている、請求項１４に記載の方法。
【請求項２３】
フラッシュメモリに記憶される構成ビットに外部ピンの所有権データをプログラムするステップをさらに含む、請求項２２に記載の方法。
【請求項２４】
前記所有権論理は、ロックレジスタを備え、前記ロックレジスタは、アクティブ化されるときに前記所有権へのあらゆる変更を防止する、請求項２２に記載の方法。
【請求項２５】
前記ロックレジスタは、どのマイクロコントローラに阻止機能が提供されるかを示す、複数のビットを備えている、請求項２４に記載の方法。
【請求項２６】
前記所有権論理を再プログラムすることによって外部ピンの所有権を再割り当てするステップをさらに含み、再割り当ては、関連付けられたビットが前記ロックレジスタ内に設定される、各マイクロコントローラに対して阻止される、請求項２５に記載の方法。
【請求項２７】
入力機能を有する外部ピンにおいて受信される信号は、異なるマイクロコントローラに関連付けられた複数の周辺デバイスにルーティングされる、請求項１４〜２６のうちの１項に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
さらなる実施形態によると、各周辺機器ピン選択モジュールは、関連付けられた処理コアによってのみプログラム可能である。方法のさらなる実施形態によると、各周辺機器ピン選択モジュールは、単一の外部ピンに対して出力信号を提供するマルチプレクサと、単一の処理コアの周辺デバイスの出力と結合された複数の入力とを備え得る。方法のさらなる実施形態によると、各処理コアは、他の処理コアによってアクセス不可能なメモリを備え得る。方法のさらなる実施形態によると、メモリは、フラッシュメモリと、ランダムアクセスメモリ（ＲＡＭ）とを備え得る。方法のさらなる実施形態によると、方法はさらに、特殊機能レジスタによって、各周辺機器ピン選択モジュールを制御するステップを含み得る。方法のさらなる実施形態によると、方法はさらに、ＲＡＭに特殊機能レジスタをメモリマッピングするステップを含み得る。方法のさらなる実施形態によると、各処理コアは、それに排他的に割り当てられるいくつかの外部ピンを有し得る。方法のさらなる実施形態によると、方法はさらに、複数の処理コアのうちのいずれかに外部ピンを割り当てるようにプログラム可能な所有権論理を提供するステップを含み得る。方法のさらなる実施形態によると、方法はさらに、フラッシュメモリに記憶される構成ビットに外部ピンの所有権データをプログラムするステップを含み得る。
本願明細書は、例えば、以下の項目も提供する。
（項目１）
内蔵デバイスであって、前記内蔵デバイスは、
複数のプロセッサコアであって、各々は、複数の周辺デバイスを備え、各周辺デバイスは、出力を備え得る、複数のプロセッサコアと、
複数の割り当て可能外部ピンを備えている筐体と、
各処理コアのための複数の周辺機器ピン選択モジュールと
を備え、
各周辺機器ピン選択モジュールは、割り当て可能外部ピンを前記プロセッサコアのうちの１つの前記複数の周辺デバイスのうちの１つに割り当てるようにプログラム可能であるように構成されている、内蔵デバイス。
（項目２）
各周辺機器ピン選択モジュールは、関連付けられた処理コアによってのみプログラム可能である、項目１に記載の内蔵デバイス。
（項目３）
各周辺機器ピン選択モジュールは、単一の外部ピンに対して出力信号を提供するマルチプレクサと、単一の処理コアの周辺デバイスの出力と結合された複数の入力とを備えている、項目２に記載の内蔵デバイス。
（項目４）
各処理コアは、他の処理コアによってアクセス不可能なメモリを備えている、項目２に記載の内蔵デバイス。
（項目５）
前記メモリは、フラッシュメモリと、ランダムアクセスメモリ（ＲＡＭ）とを備えている、項目４に記載の内蔵デバイス。
（項目６）
各周辺機器ピン選択モジュールは、特殊機能レジスタによって制御される、項目４に記載の内蔵デバイス。
（項目７）
前記特殊機能レジスタは、前記ＲＡＭにメモリマッピングされる、項目６に記載の内蔵デバイス。
（項目８）
各処理コアは、それに排他的に割り当てられるいくつかの外部ピンを有する、項目１に記載の内蔵デバイス。
（項目９）
前記複数の処理コアのうちのいずれかに外部ピンを割り当てるようにプログラム可能な所有権論理をさらに備えている、項目１に記載の内蔵デバイス。
（項目１０）
外部ピンの所有権は、フラッシュメモリに記憶される構成ビットにプログラムされる、項目９に記載の内蔵デバイス。
（項目１１）
複数の処理コアを備えている内蔵デバイスにおいて外部ピンの出力機能性を選択する方法であって、
複数の外部ピンを有する筐体内の単一チップ上に複数のプロセッサコアおよび関連付けられた複数の周辺デバイスを配置することであって、各周辺デバイスは、出力を備え得る、ことと、
前記単一チップ上に各処理コアのための複数の周辺機器ピン選択モジュールを配置することと、
関連付けられた処理コアによって前記周辺機器ピン選択モジュールのうちの少なくとも１つをプログラムすることにより、割り当て可能外部ピンをそれぞれの処理コアの前記複数の周辺デバイスのうちの１つに結合することと
を含む、方法。
（項目１２）
各周辺機器ピン選択モジュールは、前記関連付けられた処理コアによってのみプログラム可能である、項目１１に記載の方法。
（項目１３）
各周辺機器ピン選択モジュールは、単一の外部ピンに対して出力信号を提供するマルチプレクサと、単一の処理コアの周辺デバイスの出力と結合された複数の入力とを備えている、項目１２に記載の方法。
（項目１４）
各処理コアは、他の処理コアによってアクセス不可能なメモリを備えている、項目１２に記載の方法。
（項目１５）
前記メモリは、フラッシュメモリと、ランダムアクセスメモリ（ＲＡＭ）を備えている、項目１４に記載の方法。
（項目１６）
特殊機能レジスタによって、各周辺機器ピン選択モジュールを制御することをさらに含む、項目１４に記載の方法。
（項目１７）
前記ＲＡＭに前記特殊機能レジスタをメモリマッピングするステップをさらに含む、項目１６に記載の方法。
（項目１８）
各処理コアは、それに排他的に割り当てられるいくつかの外部ピンを有する、項目１に記載の方法。
（項目１９）
前記複数の処理コアのうちのいずれかに外部ピンを割り当てるようにプログラム可能な所有権論理を提供するステップをさらに含む、項目１に記載の方法。
（項目２０）
フラッシュメモリに記憶される構成ビットに外部ピンの所有権データをプログラムするステップをさらに含む、項目１９に記載の方法。