【手続補正書】
【提出日】平成30年3月16日(2018.3.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
タッチ感知表面上の複数のタッチの場所およびそれらの組み合わせられた力を決定する方法であって、前記方法は、
第１の軸を有し、平行配向に配列されている第１の複数の電極を提供するステップであって、前記第１の複数の電極の各々は、自己容量を備えている、ステップと、
前記第１の軸に実質的に垂直な第２の軸を有し、平行配向に配列されている第２の複数の電極を提供するステップであって、前記第１の複数の電極は、前記第２の複数の電極の上に位置し、前記第１の複数の電極と前記第２の複数の電極との重複交差点を備えている複数のノードを形成し、前記複数のノードの各々は、相互容量を備えている、ステップと、
基板を提供するステップであって、前記基板は、前記基板の上に配置されている前記第１の複数の電極および前記第２の複数の電極を有し、前記基板は、複数の角を有する、ステップと、
複数の力センサを提供するステップであって、前記基板の各角は、前記複数の力センサのうちのそれぞれの１つに結合されている、ステップと、
前記第１の複数の電極を走査し、前記第１の複数の電極の自己容量の値を決定するステップと、
前記走査された自己容量の値を比較し、前記第１の複数の電極のうちのどの複数の電極が自己容量の最も大きな値を有するかを決定するステップと、
前記第１の複数の電極のうちの前記自己容量の最も大きな値を有する前記複数の電極のノードを走査し、それぞれの複数のノードの相互容量の値を決定するステップと、
前記自己容量の最も大きな値を有する前記第１の電極上のそれぞれの複数のノードの走査された相互容量の値を比較するステップであって、前記相互容量の最も大きな値を有する複数のノードは、前記タッチ感知表面上の複数のタッチの場所である、ステップと、
前記複数の力センサによって測定される力値から、および、決定されたタッチの場所から、
計算力点（ＣＦＰ）と、
幾何学的質量中心（ＣＭ）と
を決定するステップと、
前記計算力点を前記質量中心と比較し、実行されるべきアクションを決定することと
を含む、方法。
【請求項２】
前記自己容量値および相互容量値は、アナログフロントエンドおよびアナログ／デジタルコンバータ（ＡＤＣ）を用いて測定される、請求項１に記載の方法。
【請求項３】
前記自己容量値および相互容量値は、デジタルデバイスのメモリ内に記憶されている、請求項２に記載の方法。
【請求項４】
前記デジタルデバイス内のデジタルプロセッサは、前記タッチのタッチ場所および前記タッチ場所における前記タッチ感知表面に前記タッチによって加えられるそれぞれの力を決定することにおいて、前記記憶された自己容量値および相互容量値を使用する、請求項３に記載の方法。
【請求項５】
前記複数の力センサによって測定された力値を一緒に加算することによって前記計算力点（ＣＦＰ）を決定するステップと、
前記タッチ場所および前記複数の力センサによって測定される力値を使用することによって、前記幾何学的質量中心（ＣＭ）を決定するステップと
を含む、請求項１〜４のいずれか一項に記載の方法。
【請求項６】
前記幾何学的ＣＭに対する前記ＣＦＰのＸ−オフセットＸＲを決定するステップと、
前記幾何学的ＣＭに対する前記ＣＦＰのＹ−オフセットＹＲを決定するステップと
をさらに含む、請求項５に記載の方法。
【請求項７】
前記Ｘ−オフセットＸＲを決定することは、ＸＲ＝（（（Ｆ１＋Ｆ３）＊（−Ｗ／２））＋（（Ｆ２＋Ｆ４）＊（Ｗ／２））／ＦＲを解法することを含み、式中、Ｗは、前記タッチ感知表面の面の幅であり、ＸＲは、前記ＣＭから前記ＣＦＰまでのＸオフセットである、請求項６に記載の方法。
【請求項８】
前記Ｙ−オフセットＹＲを決定することは、ＹＲ＝（（（Ｆ１＋Ｆ２）＊（−Ｈ／２））＋（（Ｆ３＋Ｆ４）＊（Ｈ／２））／ＦＲを解法することを含み、式中、Ｈは、前記タッチ感知表面の面の高さであり、ＹＲは、前記ＣＭから前記ＣＦＰまでのＹオフセットである、請求項６または請求項７に記載の方法。
【請求項９】
前記ＣＦＰが前記ＣＭに一致するとき、前記タッチの垂直移動が決定される、請求項１〜８のいずれか一項に記載の方法。
【請求項１０】
前記ＣＦＰが前記ＣＭに一致しないとき、前記タッチの回転移動が決定される、請求項１〜９のいずれか一項に記載の方法。
【請求項１１】
タッチ感知表面上のタッチの場所およびそれらの組み合わせられた力を決定するためのシステムであって、前記システムは、
第１の軸を有し、平行配向に配列されている第１の複数の電極であって、前記第１の複数の電極の各々は、自己容量を備えている、第１の複数の電極と、
前記第１の軸に実質的に垂直な第２の軸を有し、平行配向に配列されている第２の複数の電極であって、前記第１の複数の電極は、前記第２の複数の電極の上に位置し、前記第１の複数の電極と第２の複数の電極との重複交差点を備えている複数のノードを形成し、前記複数のノードの各々は、相互容量を備えている、第２の複数の電極と、
基板であって、前記基板は、前記基板の上に配置されている前記第１および第２の複数の電極を有し、前記基板は、複数の角を有する、基板と、
複数の力センサであって、前記基板の各角は、前記複数の力センサのうちのそれぞれの１つに結合されている、力センサと、
デジタルプロセッサおよびメモリであって、前記デジタルプロセッサのデジタル出力は、前記第１の複数の電極および前記第２の複数の電極に結合されている、デジタルプロセッサおよびメモリと、
前記第１の複数の電極および前記第２の複数の電極と前記複数の力センサとに結合されているアナログフロントエンドと、
前記デジタルプロセッサに結合されている少なくとも１つのデジタル出力を有するアナログ／デジタルコンバータ（ＡＤＣ）と
を備え、
前記アナログフロントエンド、前記ＡＤＣ、および、前記プロセッサは、
前記第１の複数の電極の各々に対して、前記自己容量の値を測定することと、
前記測定された自己容量の値を前記メモリ内に記憶することと、
自己容量の最も大きな値のうちの少なくとも１つを有する、前記第１の電極のうちの少なくとも１つのノードの相互容量の値を測定することと、
前記測定された相互容量の値を前記メモリ内に記憶することと、
前記複数の力センサによって測定される力の値を前記メモリ内に記憶することと、
前記タッチの場所を決定するために前記記憶された自己容量値および相互容量値を使用することであって、前記プロセッサ（１０６）は、前記力値および前記幾何学的質量中心（ＣＭ）から前記タッチ感知表面上の力点（ＣＦＰ）および幾何学的質量中心（ＣＭ）を計算し、実行されるべきアクションを決定するようにさらに構成される、ことと
を行うように構成される、システム。
【請求項１２】
前記デジタルプロセッサおよびメモリ（１０６）、ならびに、アナログフロントエンド（１１０）およびＡＤＣ（１０８）は、デジタルデバイスによって提供される、請求項１１に記載のシステム。
【請求項１３】
前記デジタルプロセッサ、メモリ、アナログフロントエンド、およびＡＤＣは、少なくとも１つのデジタルデバイスによって提供される、請求項１１に記載のシステム。
【請求項１４】
前記デジタルデバイスは、マイクロコントローラを備えている、請求項１２に記載のシステム。
【請求項１５】
前記デジタルデバイスは、マイクロプロセッサ、デジタル信号プロセッサ、特定用途向け集積回路（ＡＳＩＣ）、およびプログラマブル論理アレイ（ＰＬＡ）から成る群から選択される、請求項１２に記載のシステム。
【請求項１６】
前記基板は、実質的に光透過性であり、前記第１の複数の電極および前記第２の複数の電極は、インジウムスズ酸化物（ＩＴＯ）を備えている、請求項１１〜１５のいずれか一項に記載のシステム。
【請求項１７】
前記基板は、実質的に光透過性であり、前記第１の複数の電極および前記第２の複数の電極は、アンチモンスズ酸化物（ＡＴＯ）を備えている、請求項１１〜１６のいずれか一項に記載のシステム。
【請求項１８】
前記基板（１０１）は、４つの角を備えている、請求項１１〜１７のいずれか一項に記載のシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
さらなる実施形態によると、基板は、実質的に光透過性であり得、第１および第２の複数の電極は、インジウムスズ酸化物（ＩＴＯ）を備え得る。さらなる実施形態によると、基板は、実質的に光透過性であり得、第１および第２の複数の電極は、アンチモンスズ酸化物（ＡＴＯ）を備え得る。さらなる実施形態によると、基板は、４つの角を備え得る。
本発明は、例えば、以下を提供する。
（項目１）
タッチ感知表面上のタッチの場所およびその力を決定するための装置であって、
第１の軸を有し、平行配向に配列されている第１の複数の電極であって、前記第１の複数の電極の各々は、自己容量を備えている、第１の複数の電極と、
前記第１の軸に実質的に垂直な第２の軸を有し、平行配向に配列されている第２の複数の電極であって、前記第１の複数の電極は、前記第２の複数の電極の上に位置し、前記第１の複数の電極と第２の複数の電極との重複交差点を備えている複数のノードを形成し、
前記複数のノードの各々は、相互容量を備えている、第２の複数の電極と、
基板であって、前記基板は、前記基板の上に配置されている前記第１および第２の複数の電極を有し、前記基板は、複数の角を有する、基板と、
複数の力センサであって、前記基板の各角は、前記複数の力センサのうちのそれぞれの１つに結合されている、力センサと
を備え、
前記複数の力センサの各々は、前記基板へのタッチ中、前記基板に加えられる力の一部を測定する、装置。
（項目２）
前記基板は、実質的に光透過性であり、前記第１および第２の複数の電極は、インジウムスズ酸化物（ＩＴＯ）を備えている、項目１に記載の装置。
（項目３）
前記基板は、実質的に光透過性であり、前記第１および第２の複数の電極は、アンチモンスズ酸化物（ＡＴＯ）を備えている、項目１に記載の装置。
（項目４）
前記基板は、４つの角を備えている、項目１に記載の装置。
（項目５）
タッチ感知表面上のタッチの場所およびその力を決定する方法であって、前記方法は、
第１の軸を有し、平行配向に配列されている第１の複数の電極を提供するステップであって、前記第１の複数の電極の各々は、自己容量を備えている、ステップと、
前記第１の軸に実質的に垂直な第２の軸を有し、平行配向に配列されている第２の複数の電極を提供するステップであって、前記第１の複数の電極は、前記第２の複数の電極の上に位置し、前記第１の複数の電極と第２の複数の電極との重複交差点を備えている複数のノードを形成し、前記複数のノードの各々は、相互容量を備えている、ステップと、
基板を提供するステップであって、前記基板は、前記基板の上に配置されている前記第１および第２の複数の電極を有し、前記基板は、複数の角を有する、ステップと、
複数の力センサを提供するステップであって、前記基板の各角は、前記複数の力センサのうちのそれぞれの１つに結合されている、ステップと、
前記第１の複数の電極を走査し、前記第１の複数の電極の自己容量の値を決定するステップと、
前記走査された自己容量の値を比較し、前記第１の複数の電極のうちのどれが自己容量の最も大きな値を有するかを決定するステップと、
自己容量の最も大きな値を有する前記第１の複数の電極のうちの１つのノードを走査すし、それぞれの複数のノードの相互容量の値を決定するステップと、
自己容量の最も大きな値を有する前記第１の電極上の前記それぞれの複数のノードの走査された相互容量の値を比較するステップであって、前記相互容量の最も大きな値を有するノードは、前記タッチ感知表面上のタッチの場所である、ステップと、
前記複数の力センサによって測定された力値から、前記タッチ感知表面上の前記タッチの力を決定するステップと
を含む、方法。
（項目６）
前記自己および相互容量値は、アナログフロントエンドおよびアナログ／デジタルコンバータ（ＡＤＣ）を用いて測定される、項目５に記載の方法。
（項目７）
前記自己および相互容量値は、デジタルデバイスのメモリ内に記憶されている、項目６に記載の方法。
（項目８）
前記デジタルデバイス内のデジタルプロセッサは、前記タッチのタッチ場所と、前記タッチ場所において前記タッチ感知表面に対して前記タッチによって加えられた力とを決定することにおいて、前記記憶された自己および相互容量値を使用する、項目７に記載の方法。
（項目９）
前記タッチ感知表面上のタッチの力を決定するステップは、前記複数の力センサによって測定される力値を一緒に加算することによって計算力点（ＣＦＰ）を決定するステップを含む、項目５に記載の方法。
（項目１０）
タッチ感知表面上の複数のタッチの場所およびそれらの組み合わせられた力を決定する方法であって、前記方法は、
第１の軸を有し、平行配向に配列されている第１の複数の電極を提供するステップであって、前記第１の複数の電極の各々は、自己容量を備えている、ステップと、
前記第１の軸に実質的に垂直な第２の軸を有し、平行配向に配列されている第２の複数の電極を提供するステップであって、前記第１の複数の電極は、前記第２の複数の電極の上に位置し、前記第１の複数の電極と第２の複数の電極との重複交差点を備えている複数のノードを形成し、前記複数のノードの各々は、相互容量を備えている、ステップと、
基板を提供するステップであって、前記基板は、前記基板の上に配置されている前記第１および第２の複数の電極を有し、前記基板は、複数の角を有する、ステップと、
複数の力センサを提供するステップであって、前記基板の各角は、前記複数の力センサのうちのそれぞれの１つに結合されている、ステップと、
前記第１の複数の電極を走査し、前記第１の複数の電極の自己容量の値を決定するステップと、
前記走査された自己容量の値を比較し、前記第１の複数の電極のうちのどの複数の電極が自己容量の最も大きな値を有するかを決定するステップと、
前記自己容量の最も大きな値を有する前記第１の複数の電極のうちの前記複数の電極のノードを走査し、それぞれの複数のノードの相互容量の値を決定するステップと、
前記自己容量の最も大きな値を有する前記第１の電極上のそれぞれの複数のノードの走査された相互容量の値を比較するステップであって、前記相互容量の最も大きな値を有する複数のノードは、前記タッチ感知表面上の複数のタッチの場所である、ステップと、
前記複数の力センサによって測定される力値から、前記タッチ感知表面上の前記複数のタッチの組み合わせられた力を決定するステップと
を含む、方法。
（項目１１）
前記自己および相互容量値は、アナログフロントエンドおよびアナログ／デジタルコンバータ（ＡＤＣ）を用いて測定される、項目１０に記載の方法。
（項目１２）
前記自己および相互容量値は、デジタルデバイスのメモリ内に記憶されている、項目１１に記載の方法。
（項目１３）
前記デジタルデバイス内のデジタルプロセッサは、前記タッチのタッチ場所および前記タッチ場所における前記タッチ感知表面に対する前記タッチによって加えられるそれぞれの力を決定することにおいて、前記記憶された自己および相互容量値を使用する、項目１２に記載の方法。
（項目１４）
前記タッチ感知表面上のタッチの組み合わせられた力を決定するステップは、
前記複数の力センサによって測定された力値を一緒に加算することによって計算力点（ＣＦＰ）を決定するステップと、
前記タッチ場所および前記複数の力センサによって測定される力値を使用することによって、質量中心（ＣＭ）を決定するステップと
を含む、項目１０に記載の方法。
（項目１５）
前記ＣＭを決定するステップは、
前記ＣＦＰのＸ−オフセットＸＲを決定するステップと、
前記ＣＦＰのＹ−オフセットＹＲを決定するステップと
を含む、項目１４に記載の方法。
（項目１６）
前記Ｘ−オフセットＸＲを決定するステップは、ＸＲ＝（（（Ｆ１＋Ｆ３）＊（−Ｗ／２））＋（（Ｆ２＋Ｆ４）＊（Ｗ／２））／ＦＲを解法するステップを含み、式中、Ｗは、前記タッチ感知表面の面の幅であり、ＸＲは、前記ＣＭから前記ＣＦＰまでのＸオフセットである、項目１５に記載の方法。
（項目１７）
前記Ｙ−オフセットＹＲを決定するステップは、ＹＲ＝（（（Ｆ１＋Ｆ２）＊（−Ｈ／２））＋（（Ｆ３＋Ｆ４）＊（Ｈ／２））／ＦＲを解法するステップを含み、式中、Ｈは、前記タッチ感知表面の面の高さであり、ＹＲは、前記ＣＭから前記ＣＦＰまでのＹオフセットである、項目１５に記載の方法。
（項目１８）
タッチ感知表面上のタッチの場所およびそれらの組み合わせられた力を決定するためのシステムであって、前記システムは、
第１の軸を有し、平行配向に配列されている第１の複数の電極であって、前記第１の複数の電極の各々は、自己容量を備えている、第１の複数の電極と、
前記第１の軸に実質的に垂直な第２の軸を有し、平行配向に配列されている第２の複数の電極であって、前記第１の複数の電極は、前記第２の複数の電極の上に位置し、前記第１の複数の電極と第２の複数の電極との重複交差点を備えている複数のノードを形成し、前記複数のノードの各々は、相互容量を備えている、第２の複数の電極と、
基板であって、前記基板は、前記基板の上に配置されている前記第１および第２の複数の電極を有し、前記基板は、複数の角を有する、基板と、
複数の力センサであって、前記基板の各角は、前記複数の力センサのうちのそれぞれの１つに結合されている、力センサと、
デジタルプロセッサおよびメモリであって、前記デジタルプロセッサのデジタル出力は、前記第１および第２の複数の電極に結合されている、デジタルプロセッサおよびメモリと、
前記第１および第２の複数の電極と前記複数の力センサとに結合されているアナログフロントエンドと、
前記デジタルプロセッサに結合されている少なくとも１つのデジタル出力を有するアナログ／デジタルコンバータ（ＡＤＣ）と
を備え、
前記自己容量の値は、前記第１の複数の電極の各々に対して、前記アナログフロントエンドによって測定され、
前記測定された自己容量の値は、前記メモリ内に記憶され、
自己容量の最も大きな値のうちの少なくとも１つを有する、前記第１の電極のうちの少なくとも１つのノードの相互容量の値は、前記アナログフロントエンドによって測定され、
前記測定された相互容量の値は、前記メモリ内に記憶され、
前記複数の力センサによって測定される力の値は、前記メモリ内に記憶され、
前記デジタルプロセッサは、前記記憶された自己および相互容量値を使用して前記タッチの場所を決定し、前記複数の力センサによって測定された力値から前記タッチ感知表面上の力点（ＣＦＰ）および質量中心（ＣＭ）を計算する、
システム。
（項目１９）
前記デジタルプロセッサ、メモリ、アナログフロントエンド、およびＡＤＣは、デジタルデバイスによって提供される、項目１８に記載のシステム。
（項目２０）
前記デジタルプロセッサ、メモリ、アナログフロントエンド、およびＡＤＣは、少なくとも１つのデジタルデバイスによって提供される、項目１８に記載のシステム。
（項目２１）
前記デジタルデバイスは、マイクロコントローラを備えている、項目１９に記載のシステム。
（項目２２）
前記デジタルデバイスは、マイクロプロセッサ、デジタル信号プロセッサ、特定用途向け集積回路（ＡＳＩＣ）、およびプログラマブル論理アレイ（ＰＬＡ）から成る群から選択される、項目１９に記載のシステム。
（項目２３）
前記基板は、実質的に光透過性であり、前記第１および第２の複数の電極は、インジウムスズ酸化物（ＩＴＯ）を備えている、項目１８に記載のシステム。
（項目２４）
前記基板は、実質的に光透過性であり、前記第１および第２の複数の電極は、アンチモンスズ酸化物（ＡＴＯ）を備えている、項目１８に記載のシステム。
（項目２５）
前記基板は、４つの角を備えている、項目１８に記載のシステム。