【手続補正書】
【提出日】平成30年4月25日(2018.4.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電界効果トランジスタ（ＦＥＴ）スタックとして構成された複数のＦＥＴ単位セル回路と、各ＦＥＴ単位セル回路がＦＥＴを備え、
前記ＦＥＴスタックに結合されたバイアスネットワーク回路と、
前記複数のＦＥＴ単位セル回路中に含まれるボディフィルタと、前記ボディフィルタが、ドレインソース回路を有し、前記ドレインソース回路が、仮想ノード（Ｖ）を定義する分割器回路を備え、前記ボディフィルタが、前記ＦＥＴのボディノードと前記仮想ノードとの間のボディフィルタキャパシタンスを含み、
を備える、無線周波数（ＲＦ）信号を切り替えるためのデバイス。
【請求項２】
前記仮想ノードに結合されたゲートフィルタキャパシタンスを有するゲートフィルタをさらに備える、請求項１に記載のデバイス。
【請求項３】
前記分割器回路が、第２のキャパシタンスと直列の第１のキャパシタンスを備え、前記仮想ノードが、前記第１のキャパシタンスと前記第２のキャパシタンスとの間で定義され、前記ゲートフィルタが、前記仮想ノードと、前記ＦＥＴのゲートノードとの間に結合されたゲートフィルタ抵抗を備える、請求項２に記載のデバイス。
【請求項４】
前記複数のＦＥＴ単位セル回路の各ＦＥＴ単位セル回路が、第１のＦＥＴと第２のＦＥＴとを備え、前記デバイスが、
前記第１のＦＥＴのボディノードと、前記第１のＦＥＴのゲートノードとの間に結合された第１のボディフィルタキャパシタンスを有する第１のボディフィルタと、
前記第２のＦＥＴのボディノードと、前記第２のＦＥＴのゲートノードとの間に結合された第２のボディフィルタキャパシタンスを有する第２のボディフィルタと
をさらに備える、請求項１に記載のデバイス。
【請求項５】
前記第１のＦＥＴのソースノードと、前記第１のＦＥＴの前記ボディノードとの間に結合され、前記第２のＦＥＴのドレインノードと、前記第２のＦＥＴの前記ボディノードとの間に結合された共有ボディフィルタキャパシタンスとして機能する前記ボディフィルタキャパシタンスをさらに備える、請求項４に記載のデバイス。
【請求項６】
前記複数のＦＥＴ単位セル回路が、シリコンオンインシュレータ（ＳＯＩ）基板上に形成された、請求項１に記載のデバイス。
【請求項７】
電界効果トランジスタ（ＦＥＴ）スタックとして構成された複数のＦＥＴ単位セル回路と、各ＦＥＴ単位セル回路がＦＥＴを備え、前記複数のＦＥＴ単位セル回路が第１のＦＥＴ単位セル回路〜第ＮのＦＥＴ単位セル回路を含み、
各ＦＥＴ単位セル回路のボディノード（Ｂ）に結合されたボディバイアスネットワークフィルタ回路と、前記ボディバイアスネットワークフィルタ回路が、第（Ｎ／２）のＦＥＴ単位セル回路と第（（Ｎ／２）＋１）のＦＥＴ単位セル回路との間のドレインソース接続によって定義される少なくとも１つのドレインソースノードに結合された中間ノードを有し、前記ボディバイアスネットワークフィルタ回路が、前記中間ノードと、各ＦＥＴ単位セル回路の前記ボディノードとの間に結合されたボディバイアスネットワークフィルタキャパシタンスを有する、
を備える、無線周波数（ＲＦ）信号を切り替えるためのデバイス。
【請求項８】
前記ボディバイアスネットワークフィルタ回路が、共通ノードに関して互いに並列の複数のボディバイアスネットワーク抵抗を備え、各ボディバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ボディバイアスネットワーク抵抗が、前記共通ノードと、対応するＦＥＴ単位セル回路の前記ボディノードとの間に接続された、請求項７に記載のデバイス。
【請求項９】
前記ボディバイアスネットワークフィルタ回路が、互いに直列の複数のボディバイアスネットワーク抵抗を備え、各ボディバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ボディノード間に結合された、請求項７に記載のデバイス。
【請求項１０】
共通ノードに関して互いに並列の複数のゲートバイアスネットワーク抵抗を有するゲートバイアスネットワークフィルタ回路をさらに備え、各ゲートバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ゲートバイアスネットワーク抵抗が、前記共通ノードと、対応するＦＥＴ単位セル回路のゲートノードとの間に接続された、請求項７に記載のデバイス。
【請求項１１】
互いに直列の複数のゲートバイアスネットワーク抵抗を有するゲートバイアスネットワークフィルタ回路をさらに備え、各ゲートバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアのゲートノード間に結合された、請求項７に記載のデバイス。
【請求項１２】
前記ボディバイアスネットワークフィルタ回路が、ボディバイアスネットワークキャパシタと、前記ボディバイアスネットワークフィルタ回路の共通ノードに関して互いに並列の複数のボディバイアスネットワーク抵抗とを備え、各ボディバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ボディバイアスネットワーク抵抗が、前記ボディバイアスネットワークフィルタ回路の前記共通ノードと、対応するＦＥＴ単位セル回路の前記ボディノードとの間に接続され、前記ボディバイアスネットワークキャパシタが、前記中間ノードと、前記ボディバイアスネットワークフィルタ回路の前記共通ノードとの間に結合された、
前記ゲートバイアスネットワークフィルタ回路が、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の前記共通ノードとの間に結合されたゲートバイアスネットワークキャパシタを備えた、請求項１０に記載のデバイス。
【請求項１３】
前記ボディバイアスネットワークフィルタ回路が、ボディバイアスネットワークキャパシタと、前記ボディバイアスネットワークフィルタ回路の共通ノードに関して互いに並列の複数のボディバイアスネットワーク抵抗とを備え、各ボディバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ボディバイアスネットワーク抵抗が、前記ボディバイアスネットワークフィルタ回路の前記共通ノードと、対応するＦＥＴ単位セル回路の前記ボディノードとの間に接続され、前記ボディバイアスネットワークキャパシタが、前記中間ノードと、前記ボディバイアスネットワークフィルタ回路の前記共通ノードとの間に結合された、
前記ゲートバイアスネットワークフィルタ回路が、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の共通ノードとの間に結合されたゲートバイアスネットワークキャパシタを備えた、請求項１１に記載のデバイス。
【請求項１４】
前記ボディバイアスネットワークフィルタ回路が、ボディバイアスネットワークキャパシタと、互いに直列の複数のボディバイアスネットワーク抵抗とを備え、各ボディバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ボディノード間に結合され、前記ボディバイアスネットワークキャパシタが、前記中間ノードと、前記ボディバイアスネットワークフィルタ回路の共通ノードとの間に結合された、
前記ゲートバイアスネットワークフィルタ回路が、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の前記共通ノードとの間に結合されたゲートバイアスネットワークキャパシタを備えた、請求項１０に記載のデバイス。
【請求項１５】
前記ボディバイアスネットワークフィルタ回路が、ボディバイアスネットワークキャパシタと、互いに直列の複数のボディバイアスネットワーク抵抗とを備え、各ボディバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ボディノード間に結合され、前記ボディバイアスネットワークキャパシタが、前記中間ノードと、前記ボディバイアスネットワークフィルタ回路の共通ノードとの間に結合された、
前記ゲートバイアスネットワークフィルタ回路が、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の共通ノードとの間に結合されたゲートバイアスネットワークキャパシタを備えた、請求項１１に記載のデバイス。