【手続補正書】
【提出日】平成30年2月14日(2018.2.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電流リピータであって、
複数の第１のカスコードトランジスタ、各第１のカスコードトランジスタは、基準電圧を供給するおよび内部基準電流を搬送する内部基準電流ノードに結合された第１の端子を有し、且つバイアス電圧ソースに結合されたゲートを有する、と、
前記複数の第１のカスコードトランジスタと１対１で対応する複数の第１のトランジスタ、各第１の複数のトランジスタは、前記対応する第１のカスコードトランジスタの第２の端子に結合された端子を有し、且つ前記内部基準電流ノードに結合されたゲートを有する、と、
複数の第２のカスコードトランジスタ、各第２のトランジスタは、次に続く電流リピータからのフィードバック基準電流を搬送するフィードバック基準電流ノードに結合された第１の端子を有し、且つ前記バイアス電圧ソースに結合されたゲートを有する、と、
前記複数の第２のカスコードトランジスタと１対１で対応する複数の第２のトランジスタ、各第２のトランジスタは、前記対応する第２のカスコードトランジスタの第２の端子に結合された端子を有し、前記複数の第２のトランジスタは、前記第２のトランジスタの大多数のセットと、前記第２のトランジスタの残りのセットとに分割され、ここにおいて、前記大多数のセットは前記の残りのセットよりも大きく、前記基準電流ノードは、前記大多数のセット中の各第２のトランジスタのゲートに結合され、前記残りのセット中の各第２のトランジスタのゲートは、フィードバック電圧を生成するように構成される、と、
エラー信号を生成するために、前記基準電圧を前記フィードバック電圧と比較するように構成されるエラー増幅器と、
前記エラー信号に応答してフォワーディングされる基準電流を前記次に続く電流リピータへドライブするように構成される第１の電流ソースと
を備える、電流リピータ。
【請求項２】
前の電流リピータから受け取られた基準電流に応答して、第１のバイアス電圧を生成するように構成されるバイアス回路と、
前記第１のバイアス電圧に応答して、ローカル基準電流を、前記ローカル基準電流が前記受け取られた基準電流の複製物であるように、生成するように構成される第２の電流ソースと
をさらに備える、請求項１に記載の電流リピータ。
【請求項３】
前記第１のバイアス電圧に応答して、前記内部基準電流を、前記内部基準電流が前記受け取られた基準電流の複製物であるように、生成するように構成される第３の電流ソースをさらに備える、
請求項２に記載の電流リピータ。
【請求項４】
各第１のカスコードトランジスタは、前記第３の電流ソースに結合される、
請求項３に記載の電流リピータ。
【請求項５】
前記バイアス回路は、前記受け取られた基準電流に応答して第２のバイアス電圧を生成するようにさらに構成され、前記第１のカスコードトランジスタの前記ゲートおよび前記第２のカスコードトランジスタの前記ゲートは、すべて前記第２のバイアス電圧に結合される、
請求項２に記載の電流リピータ。
【請求項６】
前記第１のバイアス電圧に応答して、ローカルフィードバック基準電流を、前記前の電流リピータへドライブするように構成される第４の電流ソースをさらに備え、前記ローカルフィードバック基準電流は、前記受け取られた基準電流の複製物である、請求項３に記載の電流リピータ。
【請求項７】
前記第１の電流ソースは、ＰＭＯＳトランジスタを備える、請求項１に記載の電流リピータ。
【請求項８】
前記ローカル基準電流を受け取るように構成されるローカル回路をさらに備え、前記ローカル回路は、ＳＥＲＤＥＳ、位相ロックループ（ＰＬＬ）、およびアナログデジタルコンバータ（ＡＤＣ）から成るグループから選択される、請求項２に記載の電流リピータ。
【請求項９】
一列の電流リピータにおける電流リピータのための方法であって、
内部基準電流を、各第１のトランジスタを通して前記内部基準電流の一部をドライブするように、複数の第１のトランジスタへドライブすることと、
前記列における後続の電流リピータからのフィードバック基準電流を、各第２のトランジスタを通して前記フィードバック基準電流の一部をドライブするように、複数の第２のトランジスタへドライブすること、ここにおいて、前記複数の第２のトランジスタは、第２のトランジスタの大多数のセットと、第２のトランジスタの残りのセットとを備え、前記大多数のセットは前記残りのセットよりも大きい、と、
各第１のトランジスタの前記ゲートに、および前記大多数のセット中の各第２のトランジスタの前記ゲートに生じる基準電圧と、前記残りのセット中の各第２のトランジスタの前記ゲートに生じるフィードバック電圧との間の差に応答して、エラー信号を生成することと、
前記エラー信号に応答してフォワーディングされる基準電流を生成することと、
前記フォワーディングされる基準電流を前記列における後続の電流リピータへドライブすることと
を備える、方法。
【請求項１０】
前記列における前の電流リピータからローカルのフォワーディングされる基準電流を受け取ることと、
前記内部基準電流を形成するために、前記受け取られたローカルのフォワーディングされる基準電流を複製することと
をさらに備える、請求項９に記載の方法。
【請求項１１】
前記エラー信号を生成することは、差動増幅器において前記差を増幅することを備える、
請求項９に記載の方法。
【請求項１２】
ローカル基準電流を形成するために前記ローカルのフォワーディングされる基準電流を複製することと、
前記ローカル基準電流を、前記ローカル基準電流を受け取るように構成されたローカル回路へドライブすることと
をさらに備える、請求項１０に記載の方法。
【請求項１３】
前記内部基準電流を前記複数の第１のトランジスタへドライブすることは、各第１のカスコードトランジスタを通して前記内部基準電流の一部をドライブするように、前記内部基準電流を複数の第１のカスコードトランジスタへドライブすることをさらに備え、好ましくは
前記フィードバック基準電流を前記複数の第２のトランジスタへドライブすることは、各第２のカスコードトランジスタを通して前記フィードバック基準電流の一部をドライブするように、前記フィードバック基準電流を複数の第２のカスコードトランジスタへドライブすることをさらに備える、
請求項９に記載の方法。
【請求項１４】
一列の電流リピータにおける電流リピータであって、
エラー信号に応答して、前記列における後続の電流リピータのためのフォワーディングされる基準電流を生成するように構成される第１の電流ソースと、
前記エラー信号を生成するために、基準電圧とフィードバック電圧との間の差を増幅するように構成される差動増幅器、前記差動増幅器は、オフセット電圧を有する、と、
前記フォワーディングされる基準電流と前記列における前の電流リピータから受け取られた基準電流との間の差に対する前記オフセット電圧の影響を低減するように、前記基準電圧および前記フィードバック電圧を生成するための手段と
を備える、電流リピータ。
【請求項１５】
前記受け取られた基準電流をローカル基準電流へと複製するように構成される第２の電流ソースと、
前記ローカル基準電流を受け取るように構成されるローカル回路と
をさらに備え、
前記ローカル回路は、ＳＥＲＤＥＳ、位相ロックループ（ＰＬＬ）、およびアナログデジタルコンバータ（ＡＤＣ）から成るグループから選択される、または
前記受け取られた基準電流をローカルフィードバック電流へと複製し、前記ローカルフィードバック電流を前記列における前記前の電流リピータへドライブするように構成される第３の電流ソースをさらに備える、
請求項１５に記載の電流リピータ。