【手続補正書】
【提出日】平成30年7月13日(2018.7.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第一フィルター（Ｆ１）を含むフィルター回路であって、
−直列信号経路（ＳＬ）により第一フィルターポート（ＩＮ）と第二フィルターポート（ＯＵＴ）とが接続されており、
−回路ノード（ＳＫ）が前記直列信号経路内に配置され、前記回路ノード（ＳＫ）はそれぞれ並列分岐（ＰＺ）を介して固定電位に接続されており、
−共振部（ＲＳ、ＲＰ）又は共振部の回路構成（ＶＲＳ、ＶＲＰ）が、前記直列信号経路及び前記並列分岐に配置されており、
−前記第一フィルターポート（ＩＮ）の最も近くに配置された第一並列分岐（ＰＺ１）は、直列接続された４個〜８個の並列共振部の回路構成を含み、
−直列接続された複数の共振部の第一回路構成が、前記信号経路（ＳＰ）内に含まれ、かつ、前記第一フィルターポート（ＩＮ）の最も近くに配置されており、
−第一コンデンサー（Ｋ１）が、前記第一並列分岐（ＰＺ１）に直列又は並列接続されており、第二コンデンサー（Ｋ２）が、直列接続された複数の共振部の前記第一回路構成に直列又は並列接続されている、フィルター回路。
【請求項２】
前記共振部は、音波によって動作する共振部として設計されている、請求項１に記載のフィルター回路。
【請求項３】
前記第二コンデンサー（Ｋ２）はまた、直列共振部の前記第一回路構成（ＶＲＳ１）と前記第一フィルターポート（ＦＰ１）との間において、前記直列信号経路に接続されている、又は、それに並列にされており、
前記第一コンデンサー（Ｋ１）は、前記第一並列分岐（ＰＺ１）における並列共振部の前記第一回路構成（ＶＲＰ１）に直列又は並列接続されている、請求項１〜２のいずれか一項に記載のフィルター回路。
【請求項４】
前記第一フィルター（Ｆ１）は送信フィルター又は受信フィルターであり、
前記フィルター回路は、前記第一又は第二フィルターポート（ＦＰ１、ＦＰ２）に連結された１つ以上の受信分岐又は送信分岐を追加的に含み、前記送信分岐は異なる送信周波数帯域で送信を行うように設計され、前記受信分岐は異なる受信周波数帯域で受信を行うように設計されている、請求項１〜３のいずれか一項に記載のフィルター回路。
【請求項５】
前記第一フィルター（Ｆ１）は、送受切換器の受信フィルター又は送信フィルターである、請求項１〜４のいずれか一項に記載のフィルター回路。
【請求項６】
−前記第一フィルターポートの最も近くに配置されるのは、前記第二コンデンサー（Ｋ２）が直列又は並列接続された直列共振部（ＲＳ）の回路構成（ＶＲＳ１）であり、
−並列共振部の前記回路構成及びそれに並列又は直列接続された前記コンデンサーの回路構成の容量の結果として、前記並列分岐はそれぞれ同じ総容量を有しており、
−前記第二フィルターポートの最も近くに配置された前記並列分岐は、前記総容量に関するこの規定から除外され得る、請求項１〜５のいずれか一項に記載のフィルター回路。
【請求項７】
−前記第一フィルターポートの最も近くに配置されるのは、前記第一並列分岐（ＰＺ１）であり、そこにおいては、並列共振部の回路構成（ＶＲＰ１）が前記第一コンデンサー（Ｋ１）に直列又は並列接続されており、
−直列共振部の前記回路構成及びそれに並列又は直列接続された前記第二コンデンサー（Ｋ２）の容量の結果として、直列共振部（ＲＳ）の前記回路構成（ＶＲＳ）はそれぞれ同じ総容量を有しており、
−前記第二フィルターポートの最も近くに配置された直列共振部の前記回路構成は、前記総容量に関するこの規定から除外され得る、請求項１〜５のいずれか一項に記載のフィルター回路。
【請求項８】
コンデンサーは、いずれの場合にも、前記第一フィルターポートの最も近くに配置された前記共振部の前、前記第二フィルターポートの最も近くに配置された前記共振部の後、及び前記信号経路（ＳＬ）に配置された全ての共振部の前記回路構成の間に配置されている、請求項１〜７のいずれか一項に記載のフィルター回路。
【請求項９】
前記信号経路（ＳＬ）には、ＤＭＳフィルター（ＤＭＳ）が直列接続されている、請求項１〜８のいずれか一項に記載のフィルター回路。
【請求項１０】
前記フィルター回路がチップ部品として設計されており、
−前記共振部が、ＳＡＷシングルポート共振部として設計されており、
−前記共振部が、１つの共通のチップ上に配置されており、
−前記チップ上の前記第一及び／又は前記第二コンデンサー（Ｋ１、Ｋ２）は平板コンデンサーとして実現されており、前記平板コンデンサーは２つの平板コンデンサー電極を有し、前記２つの平板コンデンサー電極は、前記２つの平板コンデンサー電極の間に配置されたストリップ導体及び誘電体層に対向しており、
−前記誘電体層と、前記チップ部品の追加の機能層とは、１つの製造工程で作成され、同じ材料及び同じ層厚を有しており、
−前記コンデンサーの下部電極は、前記シングルポート共振部のメタライゼーションにより形成され、
−前記コンデンサーの上部電極は、前記フィルターの端子パッド上に作成されるパッドの肥厚化により形成される、請求項１〜９のいずれか一項に記載のフィルター回路。
【請求項１１】
−前記コンデンサー電極の間の前記誘電体層は、前記フィルター回路の交差するストリップ導体部分間の絶縁に使用される絶縁層と共に作成される、請求項１０に記載のフィルター回路。
【請求項１２】
−前記コンデンサー電極間の面全体に形成された層は、機械特性、特に剛化性について温度係数が正である材料を有する前記フィルター回路の温度係数を最小化する誘電体層として機能し、コンデンサーの領域では、前記上部コンデンサー電極が、前記コンデンサーの領域内の前記誘電体層に追加的に形成されている、請求項１０に記載のフィルター回路。
【請求項１３】
前記コンデンサーは、前記第一フィルターを有する前記チップのラダー型回路として設計されておらず、ＬＴＣＣに一体化されている、又は、外部のディスクリートコンデンサーとして積層体に一体化されている、請求項１〜９のいずれか一項に記載のフィルター回路。
【請求項１４】
前記共振部構成には、複数のカスケード接続された共振部が含まれており、
前記フィルター回路内の前記共振部のカスケード率は、前記第一フィルターポートからの距離が増加するにつれ減少する、請求項１〜１３のいずれか一項に記載のフィルター回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
この場合、ラダー型フィルター又はサブフィルターの全てのカスケードの総容量（第二コンデンサーの有無に関わらず）がほぼ同じサイズとなるように選択されなければならない。ただし、第二フィルターポートＦＰ２の最後又は最終の直列共振部又はフィルター出力に限っては例外である。第一コンデンサー（コンデンサーＫ１を含む）に接続された並列共振部の第一カスケードＶＲＰ１の総容量は、並列分岐における追加のカスケードＶＲＰ２の総容量の約半分となるように計算することが好ましい。ただし、第二フィルターポートＦＰ２の最後の又は最終の並列分岐又はフィルター出力に限っては例外である。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
第一フィルター（Ｆ１）を含むフィルター回路であって、
−直列信号経路（ＳＬ）により第一フィルターポート（ＩＮ）と第二フィルターポート（ＯＵＴ）とが接続されており、
−回路ノード（ＳＫ）が直列信号経路内に配置され、前記回路ノード（ＳＫ）はそれぞれ並列分岐（ＰＺ）を介して固定電位に接続されており、
−共振部（ＲＳ、ＲＰ）又は共振部の回路構成（ＶＲＳ、ＶＲＰ）が、直列分岐及び前記並列分岐に配置されており、
−前記フィルター入力（ＩＮ）の最も近くに配置された第一並列分岐（ＰＺ１）は、並列共振部又は直列接続された複数の並列共振部の回路構成を含み、
−第一直列共振部、又は直列接続された複数の共振部の第一回路構成が、信号経路（ＳＰ）内に含まれ、かつ、前記フィルター入力（ＩＮ）の最も近くに配置されており、
−第一コンデンサー（Ｋ１）が、前記第一並列分岐（ＰＺ１）に直列又は並列接続されている、及び／又は、第二コンデンサー（Ｋ２）が、前記第一直列共振部、又は直列接続されている複数の共振部の前記第一回路構成に直列又は並列接続されている、フィルター回路。
［Ｃ２］
前記共振部は、音波によって動作する共振部として設計されている、［Ｃ１］に記載のフィルター回路。
［Ｃ３］
前記第一並列分岐における共振部の回路構成は、１個〜８個の直列の共振部の回路構成を含む、［Ｃ１］又は［Ｃ２］に記載のフィルター回路。
［Ｃ４］
第二コンデンサー（Ｋ２）は、前記第一直列共振部又は直列共振部の第一回路構成（ＶＲＳ１）と前記第一フィルターポート（ＦＰ１）との間において、直列信号経路に接続されている、又は、直列信号経路に並列にされており、
第一コンデンサー（Ｋ１）は、前記第一並列共振部（ＲＰ１）、又は前記第一並列分岐（ＰＺ１）における並列共振部の第一回路構成（ＶＲＰ１）に直列又は並列接続されている、［Ｃ１］〜［Ｃ３］のいずれか一項に記載のフィルター回路。
［Ｃ５］
前記第一フィルター（Ｆ１）は送信フィルター又は受信フィルターであり、
前記フィルター回路は、第一又は第二フィルターポート（ＦＰ１、ＦＰ２）に連結された１つ以上の受信分岐又は送信分岐を追加的に含み、前記送信分岐は異なる送信周波数帯域で送信を行うように設計され、前記受信分岐は異なる受信周波数帯域で受信を行うように設計されている、［Ｃ１］〜［Ｃ４］のいずれか一項に記載のフィルター回路。
［Ｃ６］
前記第一フィルター（Ｆ１）は、送受切換器の受信フィルター又は送信フィルターである、［Ｃ１］〜［Ｃ５］のいずれか一項に記載のフィルター回路。
［Ｃ７］
−前記フィルターは、第二コンデンサー（Ｋ２）が直列又は並列接続された直列共振部又は直列共振部（ＲＳ）の回路構成（ＶＲＳ１）から始まり、
−並列共振部の回路構成及びこの回路構成に並列又は直列接続されたコンデンサーの回路構成の容量の結果として、並列分岐はそれぞれ同じ総容量を有しており、
−前記信号線における最後又は最終の並列分岐は、前記総容量に関するこの規定から除外される、［Ｃ１］〜［Ｃ６］のいずれか一項に記載のフィルター回路。
［Ｃ８］
−前記フィルターは第一並列分岐（ＰＺ１）から始まり、前記第一並列分岐（ＰＺ１）においては、並列共振部又は並列共振部の回路構成（ＶＲＰ１）が第一コンデンサー（Ｋ１）に直列又は並列接続されており、
−直列共振部の回路構成及びこの回路構成に並列又は直列接続された第二コンデンサー（Ｋ２）の容量の結果として、直列共振部又は直列共振部（ＲＳ）の回路構成（ＶＲＳ）はそれぞれ同一の総容量を有しており、
−前記信号経路における最後又は最終の直列共振部、又は直列共振部の最後又は最終の回路構成は、前記総容量に関するこの規定から除外される、［Ｃ１］〜［Ｃ６］のいずれか一項に記載のフィルター回路。
［Ｃ９］
第二コンデンサー（Ｋ２）は、いずれの場合にも、前記第一共振部の前、前記最後の共振部の後、及び信号経路（ＳＬ）に配置された全ての共振部の間に配置されている、［Ｃ１］〜［Ｃ８］のいずれか一項に記載のフィルター回路。
［Ｃ１０］
前記信号経路（ＳＬ）には、ＤＭＳフィルター（ＤＭＳ）が直列接続されている、［Ｃ１］〜［Ｃ９］のいずれか一項に記載のフィルター回路。
［Ｃ１１］
前記フィルター回路はチップ部品として設計されており、
−前記共振部が、ＳＡＷシングルポート共振部として設計されており、
−前記共振部が、１つの共通のチップ上に配置されており、
−前記チップ上の第一及び／又は第二コンデンサー（Ｋ１、Ｋ２）は平板コンデンサーとして実現されており、前記平板コンデンサーは２つの平板コンデンサー電極を有し、前記２つの平板コンデンサー電極は、前記２つの平板コンデンサー電極の間に配置されたストリップ導体及び誘電体層に対向しており、
−前記誘電体層と、前記チップ部品の追加の機能層とは、１つの製造工程で作成され、同じ材料及び同じ層厚を有しており、
−前記コンデンサーの下部電極は、前記シングルポート共振部のメタライゼーションにより形成され、
−前記コンデンサーの上部電極は、前記フィルターの端子パッド上に作成されるパッドの肥厚化により形成される、［Ｃ１］〜［Ｃ１０］のいずれか一項に記載のフィルター回路。
［Ｃ１２］
−前記コンデンサー電極の間の前記誘電体層は、前記フィルター回路の交差するストリップ導体部分間の絶縁に使用される絶縁層と共に作成される、［Ｃ１１］に記載のフィルター回路。
［Ｃ１３］
−前記コンデンサー電極間の面全体に形成された層は、機械特性、特に剛化性について温度係数が正である材料を有する前記フィルター回路の温度係数を最小化する誘電体層として機能し、コンデンサーの領域では、前記上部コンデンサー電極が、前記コンデンサーの領域内の前記誘電体層に追加的に形成されている、［Ｃ１１］に記載のフィルター回路。
［Ｃ１４］
コンデンサーは、前記第一フィルターを有する前記チップのラダー型回路として設計されておらず、ＬＴＣＣに一体化されている、又は、外部のディスクリートコンデンサーとして積層体に一体化されている、［Ｃ１］〜［Ｃ１０］のいずれか一項に記載のフィルター回路。
［Ｃ１５］
共振部構成には、複数のカスケード接続された共振部が含まれており、
前記フィルター回路内の前記共振部のカスケード率は、前記フィルター入力からの距離が増加するにつれ減少する、［Ｃ１］〜［Ｃ１４］のいずれか一項に記載のフィルター回路。