【手続補正書】
【提出日】平成30年3月5日(2018.3.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
イメージングシステムであって、
光を電荷に変換するように構成された複数のピクセルであって、各ピクセルがフォトダイオードと、転送ゲートと、前記転送ゲートを介して前記フォトダイオードに電気的に直列に結合された蓄積キャパシタと、タイミング回路とを備え、前記転送ゲートは前記フォトダイオードと前記蓄積キャパシタの間に配置され、前記蓄積キャパシタが、前記結合されたフォトダイオードからの複数のチャージダンプを表す累積された電荷の蓄積用の静電容量を有し、前記複数のチャージダンプの各々が、前記結合されたフォトダイオードの中に集積された前記光を表す電荷を備え、前記タイミング回路は、前記蓄積キャパシタと電気的に直列に結合され、前記蓄積キャパシタから浮遊拡散ノードへの電荷の流れを制御するように構成される、複数のピクセルと、
前記複数のピクセルからの電荷を変換するように構成された1つまたは複数の増幅器トランジスタと、
読み出されるべき前記複数のピクセルの行または列を選択するように構成された1つまたは複数の選択トランジスタと、
前記複数のピクセルのうちの少なくとも1つをリセットするように構成された1つまたは複数のリセットトランジスタと、
1つまたは複数の共有ピクセルアーキテクチャの中に配列された前記複数のピクセルを含むピクセルアレイであって、前記ピクセルアレイは、前記各フォトダイオードから前記各蓄積キャパシタへの前記複数のチャージダンプの各々をダンプするように各ピクセルの前記転送ゲートを独立に制御し、各蓄積ダイオードから前記浮遊拡散ノードへのチャージダンプが一度に1ピクセルで生ずるように各ピクセルの前記タイミング回路を独立に制御するように構成される、ピクセルアレイと、
前記複数のピクセルがその上に配置されている第1のシリコン構造と、
前記1つまたは複数の増幅器トランジスタ、選択トランジスタ、およびリセットトランジスタのうちの少なくとも1つがその上に配置されている第2のシリコン構造と
を備えるイメージングシステム。
【請求項２】
前記浮遊拡散ノードが、前記第1のシリコン層の上に配置され、前記第2のシリコン層の上に配置された前記1つまたは複数の増幅器トランジスタに電気的に結合された、請求項1に記載のイメージングシステム。
【請求項３】
前記第1のシリコン層の上に配置された浮遊拡散ノードが、前記第2のシリコン層の上に配置された前記1つまたは複数の増幅器トランジスタに、微細ピッチハイブリッドボンドを介して電気的に結合されている、請求項2に記載のイメージングシステム。
【請求項４】
前記第1のシリコン層の上に配置された浮遊拡散ノードが、前記第2のシリコン層の上に配置された前記1つまたは複数の増幅器トランジスタに、融着ボンドを介して電気的に結合されている、請求項2に記載のイメージングシステム。
【請求項５】
前記ピクセルアレイを形成する前記1つまたは複数の共有ピクセルアーキテクチャは、インターレースされた方式で配列されており、前記複数のピクセルの、少なくともピクセルのサブセットによって共有されている前記1つまたは複数の増幅器トランジスタ、1つまたは複数の選択トランジスタ、および1つまたは複数のリセットトランジスタを備える、請求項1に記載のイメージングシステム。
【請求項６】
前記増幅器トランジスタの1つ、前記選択トランジスタの1つ、および前記リセットトランジスタの1つが、前記複数のピクセルのうちの少なくとも2つのピクセルの間で共有されている、請求項1に記載のイメージングシステム。
【請求項７】
各ピクセルにおいて、前記タイミング回路が対応する転送ゲートと対応するフォトダイオードに直列に結合されている、請求項1に記載のイメージングシステム。
【請求項８】
前記共有ピクセルアーキテクチャの各々が、前記累積された電荷を各ピクセルの前記蓄積キャパシタから受信するように構成された前記1つまたは複数の増幅器トランジスタと、選択した行の前記複数のピクセルの前記1つまたは複数の増幅器トランジスタを起動するように構成された前記1つまたは複数の選択トランジスタと、を備える、請求項1に記載のイメージングシステム。
【請求項９】
各ピクセルの前記フォトダイオードが、光を集積し、前記集積された光を、前記フォトダイオードに結合された各ピクセルの前記転送ゲートを介して運搬するように構成された、請求項1に記載のイメージングシステム。
【請求項１０】
イメージングシステムであって、
ターゲットシーンからの光にさらされたときに電荷を生成するように構成された複数のセンサ回路であって、各センサ回路が、フォトダイオードと、前記フォトダイオードに結合された転送ゲートと、前記フォトダイオードに直列に結合された蓄積キャパシタと、タイミング回路とを備え、前記転送ゲートは前記フォトダイオードと前記蓄積キャパシタの間に配置され、前記蓄積キャパシタが、前記結合されたフォトダイオードからの複数のチャージダンプを表す累積された電荷の蓄積用の静電容量を有し、前記複数のチャージダンプの各々が、前記結合されたフォトダイオードの中に集積された前記光を表す電荷を備え、前記タイミング回路は、前記蓄積キャパシタおよび浮遊拡散ノードに電気的に直列に結合され、前記転送ゲートが、前記蓄積キャパシタおよび浮遊拡散ノードの間に配置され、前記蓄積キャパシタから浮遊拡散ノードへの電荷の流れを制御するように構成される、複数のセンサ回路と、
それぞれがリセットトランジスタ、行選択トランジスタ、および増幅器トランジスタのうち少なくとも1つを備えた複数の読出し回路と、
前記複数のセンサ回路のうち2つまたは複数を備えた複数の共有センサアーキテクチャと、
前記複数のセンサ回路を含むセンサアレイであって、前記センサアレイは、前記各フォトダイオードから前記各蓄積キャパシタへの前記複数のチャージダンプの各々をダンプするように各センサ回路の前記転送ゲートを独立に制御し、各蓄積ダイオードから前記浮遊拡散ノードへのチャージダンプが一度に1ピクセルで生ずるように各ピクセルの前記タイミング回路を独立に制御するように構成される、センサアレイと、
前記複数の共有センサアーキテクチャを含む第1のシリコン層と、
前記複数の読出し回路を含む第2のシリコン層であって、前記第1の層が前記イメージングシステムにターゲットシーンから投射された光に露出されるように、前記第2の層が前記イメージングシステム内の前記第1の層に対して配置される、第２のシリコン層と、
を備えるイメージングシステム。
【請求項１１】
前記増幅器トランジスタが、1つまたは複数のセンサ回路からの電荷を変換するように構成されている、請求項10に記載のイメージングシステム。
【請求項１２】
前記センサアレイの中の前記複数のセンサ回路が、ベイヤカラーピクセル配列の中に配列されている、請求項10に記載のイメージングシステム。
【請求項１３】
前記第1のシリコン層の上に配置された行および列のバス読出し経路のうちの少なくとも1つをさらに備え、前記行および列の読出し経路のうちの前記少なくとも1つが、シリコンの前記第2の層の上に配置された読出し回路と結合される、請求項10に記載のイメージングシステム。
【請求項１４】
前記浮遊拡散ノードが、第1のシリコン層の前記複数の共有センサアーキテクチャの1つと、前記複数の読出し回路のうちの1つとに、微細ピッチハイブリッドボンドを介して電気的に結合されている、請求項10に記載のイメージングシステム。
【請求項１５】
前記第2のシリコン層の上に配置された読出し回路に融着ボンドを介して電気的に結合された、前記第1のシリコン層の上に配置された行および列のバス読出し経路のうちの少なくとも1つをさらに備える、請求項10に記載のイメージングシステム。
【請求項１６】
イメージングシステムであって、
光にさらされたときに電荷を生成するように構成された複数のピクセルを含むピクセルアレイであって、前記複数のピクセルの各々が、フォトダイオードと、前記フォトダイオードに結合された転送ゲートと、前記フォトダイオードに電気的に直列に結合された蓄積キャパシタと、タイミング回路とを備え、前記転送ゲートは前記フォトダイオードと前記蓄積キャパシタの間に配置され、前記蓄積キャパシタが、前記結合されたフォトダイオードからの複数のチャージダンプを表す累積された電荷の蓄積用の静電容量を有し、前記複数のチャージダンプの各々が、前記結合されたフォトダイオードの中に集積された前記光を表す電荷を備え、前記タイミング回路は、前記蓄積キャパシタに電気的に直列に結合され、前記蓄積キャパシタから浮遊拡散ノードへの電荷の流れを制御するように構成される、ピクセルアレイと、
複数のピクセル読出し回路に結合されたピクセルの中に集積された光を読み取るための前記複数のピクセル読出し回路であって、前記複数のピクセル読出し回路の各々が、少なくとも前記複数の前記ピクセルのサブセットの間で共有される1つまたは複数のトランジスタを備え、前記1つまたは複数のトランジスタが、前記第1の構造と異なる第2の構造の上に配置される、複数のピクセル読出し回路と、
前記複数のピクセルの各々を前記複数のピクセル読出し回路に結合するように構成された複数の浮遊拡散ノードであって、前記ピクセルアレイは、前記各フォトダイオードから前記各蓄積キャパシタへの前記複数のチャージダンプの各々をダンプするように各ピクセルの前記転送ゲートを独立に制御し、各蓄積ダイオードから前記浮遊拡散ノードへのチャージダンプが一度に1ピクセルで生ずるように各ピクセルの前記タイミング回路を独立に制御するように構成される、複数の浮遊拡散ノードと、
を備えるイメージングシステム。
【請求項１７】
前記浮遊拡散ノードが、少なくとも2つのピクセルの各々の前記ピクセル読出し回路と、前記蓄積キャパシタとの間に結合されている、請求項16に記載のイメージングシステム。
【請求項１８】
各ピクセル読出し回路が、少なくとも1つのピクセルの前記浮遊拡散ノード、前記フォトダイオード、および前記蓄積キャパシタのうちの少なくとも1つを、所定の電荷レベルにリセットするように構成されたリセットトランジスタをさらに備える、請求項17に記載のイメージングシステム。
【請求項１９】
前記浮遊拡散ノードが、前記第2のシリコン層の上に配置された前記1つまたは複数のトランジスタに、微細ピッチハイブリッドボンドを介して電気的に結合されている、請求項17に記載のイメージングシステム。
【請求項２０】
前記浮遊拡散ノードが、前記第2のシリコン層の上に配置された前記1つまたは複数のトランジスタに、融着ボンドを介して電気的に結合されている、請求項17に記載のイメージングシステム。
【請求項２１】
前記1つまたは複数のトランジスタが増幅器を含み、前記イメージングシステムが、増幅された信号を受信し、前記増幅された信号をデジタル信号に変換するための、前記増幅器と通信しているアナログデジタル変換器をさらに備え、前記アナログデジタル変換器が、前記第1および第2の層と異なる第3の層の上に配置されている、請求項16に記載のイメージングシステム。
【請求項２２】
3D積層イメージセンサを製造する方法であって、
1つまたは複数の共有ピクセルアーキテクチャの中に配列された複数のピクセルを含むピクセルアレイを第1のシリコン層に形成するステップであって、前記複数のピクセルは、フォトダイオードと、前記フォトダイオードに結合された転送ゲートと、前記フォトダイオードに電気的に直列に結合された蓄積キャパシタと、タイミング回路とを備え、前記転送ゲートは前記フォトダイオードと前記蓄積キャパシタの間に配置され、前記蓄積キャパシタが、前記結合されたフォトダイオードからの複数のチャージダンプを表す累積された電荷の蓄積用の静電容量を有し、前記複数のチャージダンプの各々が、前記結合されたフォトダイオードの中に集積された光を表す電荷を備え、前記タイミング回路は、前記蓄積キャパシタと電気的に直列に結合され、前記蓄積キャパシタから浮遊拡散ノードへの電荷の流れを制御するように構成され、前記ピクセルアレイは、前記フォトダイオードから前記蓄積キャパシタへの前記複数のチャージダンプの各々をダンプするように各ピクセルの前記転送ゲートを独立に制御し、各蓄積ダイオードから前記浮遊拡散ノードへのチャージダンプが一度に1ピクセルで生ずるように各ピクセルの前記タイミング回路を独立に制御するように構成される、ステップと、
少なくとも1つの増幅器トランジスタ、選択トランジスタ、およびリセットトランジスタを含む読出し回路を、前記第1のシリコン構造と異なる第2のシリコン構造に形成するステップと、
前記第1のシリコン層の2つまたは複数のピクセルを前記第2のシリコン層の1つの読出し回路に電気的に結合する前記浮遊拡散ノードを形成するステップと、
を備える方法。
【請求項２３】
前記第2のシリコン層の上に配置された前記少なくとも1つのトランジスタから受信された信号を操作するように構成された1つまたは複数の処理構成要素を、前記第1および第2のシリコン層と異なる第3のシリコン層の上に配置するステップをさらに備える、請求項22に記載の方法。
【請求項２４】
前記第1のシリコン層の2つまたは複数のピクセルを前記第2のシリコン層の1つの読出し回路に微細ピッチハイブリッドボンドを介して電気的に結合するステップを備える、請求項22に記載の方法。
【請求項２５】
前記第1のシリコン層の2つまたは複数のピクセルを前記第2のシリコン層の1つの読出し回路に融着ボンドを介して電気的に結合するステップを備える、請求項22に記載の方法。
【請求項２６】
前記ピクセルアレイを形成する前記共有ピクセルアーキテクチャは、インターレースされた方式で配列されており、前記複数のピクセルの、ピクセルのサブセットによって共有されている1つまたは複数の増幅器トランジスタ、1つまたは複数の選択トランジスタ、および1つまたは複数のリセットトランジスタを備える、請求項22に記載の方法。
【請求項２７】
前記ピクセルアレイが前記フォトダイオードから前記蓄積キャパシタへの前記複数のチャージダンプの各々をダンプするように各ピクセルの前記転送ゲートを独立に制御するように構成されることは、前記ピクセルアレイが、前記複数のピクセルの各他の転送ゲートと独立に、前記各フォトダイオード内に累積された前記電荷を前記各蓄積キャパシタに転送するように前記複数のピクセルの各転送ゲートを制御するように構成されることを含む、請求項1に記載のイメージングシステム。