【手続補正書】
【提出日】平成30年4月25日(2018.4.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アナログ信号の複数のサンプルを複数のデジタルサンプルに変換するよう構成されるアナログ‐デジタル変換器と、
プログラムランダムアクセスメモリ（ＰＲＡＭ）であって、
Ｎ個のＰＲＡＭブロックであって、Ｎは１より大きな整数である、Ｎ個のＰＲＡＭブロックと、
Ｍ個のデジタル信号処理機能のためのコードであって、Ｍは１より大きな整数であり、Ｎ個のＰＲＡＭブロックに格納される、Ｍ個のデジタル信号処理機能のためのコードと
を含み、前記Ｍ個のデジタル信号処理機能のそれぞれのための前記コードの最後のラインは、（ｉ）実行されるべき前記Ｍ個のデジタル信号処理機能のうちの次の１つを判断する命令、および（ｉｉ）前記Ｍ個のデジタル信号処理機能のうちの前記次の１つが格納された、前記Ｎ個のＰＲＡＭブロックのうちの１つのウェイクアップ期間のインジケータを含む、プログラムランダムアクセスメモリ（ＰＲＡＭ）と、
前記Ｎ個のＰＲＡＭブロックを、それぞれ、電源に接続し、電源から切断するよう構成されるＮ個のスイッチングデバイスと、
前記Ｎ個のスイッチングデバイスを制御し、
前記複数のデジタルサンプルに対して前記Ｍ個のデジタル信号処理機能のうち選択された複数のものを、前記ＰＲＡＭから、読み取り、実行し、出力を生成するよう構成される制御モジュールとを備え、
前記制御モジュールは、
前記Ｎ個のスイッチングデバイスの１つ目を選択的に作動し、前記Ｎ個のＰＲＡＭブロックの１つ目を前記電源に接続し、
前記Ｎ個のＰＲＡＭブロックの前記１つ目に格納された前記Ｍ個のデジタル信号処理機能の１つ目のための前記コードの第１の部分を実行し、
前記Ｍ個のデジタル信号処理機能の前記１つ目のための前記コードの前記最後のラインを実行することに応答して、（ｉ）前記Ｍ個のデジタル信号処理機能の前記１つ目の後に、次に実行されるべき前記Ｍ個のデジタル信号処理機能の２つ目を判断し、（ｉｉ）前記Ｍ個のデジタル信号処理機能の前記２つ目が格納された前記Ｎ個のＰＲＡＭブロックの２つ目のウェイクアップ期間を判断し、
前記Ｍ個のデジタル信号処理機能の前記１つ目のための前記コードの前記最後のラインの前記実行の後に、前記Ｎ個のスイッチングデバイスの前記１つ目を作動させ、前記Ｎ個のＰＲＡＭブロックの前記１つ目を前記電源から切断し、
前記Ｍ個のデジタル信号処理機能の前記１つ目の後に、前記Ｍ個のデジタル信号処理機能の前記２つ目が次に実行されるべきである前記判断に基づいて、前記Ｎ個のスイッチングデバイスの２つ目を選択的に作動させ、前記Ｎ個のＰＲＡＭブロックの前記２つ目を前記電源に接続し、
前記Ｎ個のスイッチングデバイスの前記２つ目の前記作動し、前記Ｎ個のＰＲＡＭブロックの前記２つ目を前記電源に接続した後に、前記Ｎ個のＰＲＡＭブロックの前記２つ目の前記ウェイクアップ期間の経過に応答して、前記Ｍ個のデジタル信号処理機能の前記２つ目のための前記コードの第２の部分の実行を開始するよう構成される
デジタル信号処理システム（ＤＳＰシステム）。
【請求項２】
それぞれ、前記Ｍ個のデジタル信号処理機能を実行するか否かのＭ個のインジケータを格納するレジスタを更に備え、
前記制御モジュールは、前記レジスタに格納される前記Ｍ個のインジケータに基づき、前記Ｍ個のデジタル信号処理機能のうち前記選択された複数のものを選択し、実行するよう構成される請求項１に記載のＤＳＰシステム。
【請求項３】
前記制御モジュールは、前記レジスタにおける前記Ｍ個のインジケータのうちの１つが、前記Ｍ個のデジタル信号処理機能の３つ目の実行が無効化されていることを示す場合に、デジタルサンプルの初めと、前記デジタルサンプルの終わりとの間の期間中に、前記Ｍ個のデジタル信号処理機能の前記３つ目を格納する前記Ｎ個のＰＲＡＭブロックの３つ目を、前記電源から切断するよう構成される請求項２に記載のＤＳＰシステム。
【請求項４】
クロック信号に基づきカウンタ値をインクリメントするよう構成されるカウンタを更に備え、前記制御モジュールは、前記カウンタ値に基づき前記コードの複数のラインを実行するよう構成される請求項１から３のいずれか一項に記載のＤＳＰシステム。
【請求項５】
前記制御モジュールは、前記Ｎ個のスイッチングデバイスの前記２つ目の前記作動の後の前記ウェイクアップ期間をおいて、前記カウンタ値を、前記Ｍ個のデジタル信号処理機能の前記２つ目のための前記コードの第１のラインに対応する前記コードのライン数に、選択的に設定し、前記Ｎ個のＰＲＡＭブロックの前記２つ目を前記電源に接続するよう構成される請求項４に記載のＤＳＰシステム。
【請求項６】
前記制御モジュールは、前記Ｎ個のスイッチングデバイスの前記２つ目の前記作動の後の前記ウェイクアップ期間のための前記カウンタ値を維持し、前記Ｎ個のＰＲＡＭブロックの前記２つ目を前記電源に接続するよう構成される請求項４に記載のＤＳＰシステム。
【請求項７】
前記制御モジュールは、デジタルサンプルが受信される度に、前記カウンタ値をリセットするよう構成される請求項４から６の何れか一項に記載のＤＳＰシステム。
【請求項８】
デジタル信号処理システム（ＤＳＰシステム）の電力消費を低減するための方法であって、
アナログ信号の複数のサンプルを複数のデジタルサンプルに変換する段階と、
Ｎ個のスイッチングデバイスを使用して、複数のＮプログラムランダムアクセスメモリ（ＰＲＡＭ）ブロックを、選択的に、それぞれ、電源に接続し、電源から切断する段階であって、
Ｎは１より大きな整数であり、Ｍ個のデジタル信号処理機能のためのコードが、前記Ｎ個のＰＲＡＭブロックに格納され、Ｍは１より大きな整数であり、前記Ｍ個のデジタル信号処理機能のそれぞれのための前記コードの最後のラインは、（ｉ）実行されるべき前記Ｍ個のデジタル信号処理機能のうちの次の１つを判断する命令、および（ｉｉ）前記Ｍ個のデジタル信号処理機能のうちの前記次の１つが格納された、前記Ｎ個のＰＲＡＭブロックのうちの１つのウェイクアップ期間のインジケータを含む、段階と、
前記Ｎ個のスイッチングデバイスを制御し、前記複数のデジタルサンプルに対して、前記Ｍ個のデジタル信号処理機能のうち選択された複数のものを、前記ＰＲＡＭから、読み取り、実行し、出力を生成する段階とを備え、
前記制御し、前記読み取り、実行する段階は、
前記Ｎ個のスイッチングデバイスの１つ目を選択的に作動し、前記Ｎ個のＰＲＡＭブロックの１つ目を前記電源に接続する段階と、
前記Ｎ個のＰＲＡＭブロックの前記１つ目に格納された前記Ｍ個のデジタル信号処理機能の１つ目のための前記コードの第１の部分を実行する段階と、
前記Ｍ個のデジタル信号処理機能の前記１つ目のための前記コードの前記最後のラインを実行することに応答して、（ｉ）前記Ｍ個のデジタル信号処理機能の前記１つ目の後に、次に実行されるべき前記Ｍ個のデジタル信号処理機能の２つ目を判断し、（ｉｉ）前記Ｍ個のデジタル信号処理機能の前記２つ目が格納された前記Ｎ個のＰＲＡＭブロックの２つ目のウェイクアップ期間を判断する段階と、
前記Ｍ個のデジタル信号処理機能の前記１つ目のための前記コードの前記最後のラインの前記実行の後に、前記Ｎ個のスイッチングデバイスの前記１つ目を作動させ、前記Ｎ個のＰＲＡＭブロックの前記１つ目を前記電源から切断する段階と、
前記Ｍ個のデジタル信号処理機能の前記１つ目の後に、前記Ｍ個のデジタル信号処理機能の前記２つ目が次に実行されるべきである前記判断に基づいて、前記Ｎ個のスイッチングデバイスの２つ目を選択的に作動させ、前記Ｎ個のＰＲＡＭブロックの前記２つ目を前記電源に接続する段階と、
前記Ｎ個のスイッチングデバイスの前記２つ目の前記作動し、前記Ｎ個のＰＲＡＭブロックの前記２つ目を前記電源に接続した後に、前記Ｎ個のＰＲＡＭブロックの前記２つ目の前記ウェイクアップ期間の経過に応答して、前記Ｍ個のデジタル信号処理機能の前記２つ目のための前記コードの第２の部分の実行を開始する段階と
を含む
方法。
【請求項９】
それぞれ、前記Ｍ個のデジタル信号処理機能を実行するか否かのＭ個のインジケータをレジスタに格納する段階と、
前記レジスタに格納される前記Ｍ個のインジケータに基づき、前記Ｍ個のデジタル信号処理機能のうち前記選択された複数のものを選択し、実行する段階とを更に備える請求項８に記載の方法。
【請求項１０】
前記レジスタにおける前記Ｍ個のインジケータのうちの１つが、前記Ｍ個のデジタル信号処理機能の３つ目の実行が無効化されていることを示す場合に、デジタルサンプルの初めと、前記デジタルサンプルの終わりとの間の期間中に、前記Ｍ個のデジタル信号処理機能の前記３つ目を格納する前記Ｎ個のＰＲＡＭブロックの３つ目を、前記電源から切断する段階を更に備える
請求項９に記載の方法。
【請求項１１】
クロック信号に基づきカウンタ値をインクリメントする段階と、
前記カウンタ値に基づき前記コードの複数のラインを実行する段階とを更に備える請求項８から１０の何れか一項に記載の方法。
【請求項１２】
前記Ｎ個のスイッチングデバイスの前記２つ目の前記作動の後の前記ウェイクアップ期間をおいて、前記カウンタ値を、前記Ｍ個のデジタル信号処理機能の前記２つ目のための前記コードの第１のラインに対応する前記コードのライン数に、選択的に設定し、前記Ｎ個のＰＲＡＭブロックの前記２つ目を前記電源に接続する段階を更に備える請求項１１に記載の方法。
【請求項１３】
前記Ｎ個のスイッチングデバイスの前記２つ目の前記作動の後の前記ウェイクアップ期間に、前記カウンタ値を維持し、前記Ｎ個のＰＲＡＭブロックの前記２つ目を前記電源に接続する段階を更に備える請求項１１に記載の方法。
【請求項１４】
デジタルサンプルが受信される度に、前記カウンタ値をリセットする段階を更に備える請求項１１から１３の何れか一項に記載の方法。