(57)【特許請求の範囲】
【請求項１】
ロータリーエンコーダ又はリニアエンコーダにおける信号処理部の開発用の信号発生装置であって、
前記ロータリーエンコーダ又は前記リニアエンコーダのセンサー部が出力するタイミングに相当する正弦波形及び余弦波形のデジタル信号を一組として生成するデジタル信号生成部と、
前記デジタル信号生成部で生成した前記一組の正弦波形及び余弦波形のデジタル信号をアナログ信号に変換するＤＡ変換部と、
前記ＤＡ変換部でアナログ信号に変換された前記一組の正弦波形及び余弦波形のそれぞれをアナログ信号として前記信号処理部へ出力するアナログ信号増幅・出力部と、を備え、
前記デジタル信号生成部は、テーブルに記憶された正弦波形の少なくとも一部の値を読み出して正弦波形及び余弦波形のデジタル信号を生成するか、又はＣＯＲＤＩＣアルゴリズムにより正弦波形及び余弦波形のデジタル信号を生成することを特徴とするエンコーダ開発用信号発生装置。
【請求項２】
前記デジタル信号生成部は正弦波形及び余弦波形のデジタル信号を三組生成し、
前記ＤＡ変換部は三組の正弦波形及び余弦波形のデジタル信号をアナログ信号に変換し、
前記アナログ信号増幅・出力部は三組の正弦波形及び余弦波形のそれぞれをアナログ信号として前記信号処理部へ出力することを特徴とする請求項１に記載のエンコーダ開発用信号発生装置。
【請求項３】
ロータリーエンコーダ又はリニアエンコーダにおける信号処理部の開発用の信号発生装置であって、
前記ロータリーエンコーダ又は前記リニアエンコーダのセンサー部が出力するタイミングに相当する正弦波形及び余弦波形のデジタル信号を一組として生成するデジタル信号生成部と、
前記デジタル信号生成部で生成した前記一組の正弦波形及び余弦波形のデジタル信号をアナログ信号に変換するＤＡ変換部と、
前記ＤＡ変換部でアナログ信号に変換された前記一組の正弦波形及び余弦波形のそれぞれをアナログ信号として前記信号処理部へ出力するアナログ信号増幅・出力部と、を備え、
前記ロータリーエンコーダ又は前記リニアエンコーダのセンサー部から出力される正弦波形及び余弦波形を入力して分析する入力波形分析部を備え、
当該入力波形分析部で分析されたパラメータに基づいて、正弦波形及び余弦波形のそれぞれをアナログ信号として前記信号処理部へ出力することを特徴とするエンコーダ開発用信号発生装置。
【請求項４】
前記ロータリーエンコーダ１回転に相当するタイミング、又はリニアエンコーダが設定済基点を通過するタイミングで、原点信号を１回出力することを特徴とする請求項１〜３のいずれかに記載のエンコーダ開発用信号発生装置。
【請求項５】
ロータリーエンコーダ又はリニアエンコーダにおける信号処理部の開発用の信号発生装置であって、
前記ロータリーエンコーダ又は前記リニアエンコーダのセンサー部が出力するタイミングに相当する正弦波形及び余弦波形のデジタル信号を一組として生成するデジタル信号生成部と、
前記デジタル信号生成部で生成した前記一組の正弦波形及び余弦波形のデジタル信号をアナログ信号に変換するＤＡ変換部と、
前記ＤＡ変換部でアナログ信号に変換された前記一組の正弦波形及び余弦波形のそれぞれをアナログ信号として前記信号処理部へ出力するアナログ信号増幅・出力部と、を備え、
前記ロータリーエンコーダ又は前記リニアエンコーダの加減速時に相当する正弦波形及び余弦波形を出力することが可能なことを特徴とするエンコーダ開発用信号発生装置。
【請求項６】
ロータリーエンコーダ又はリニアエンコーダにおける信号処理部の開発用の信号発生装置であって、
前記ロータリーエンコーダ又は前記リニアエンコーダのセンサー部が出力するタイミングに相当する正弦波形及び余弦波形のデジタル信号を一組として生成するデジタル信号生成部と、
前記デジタル信号生成部で生成した前記一組の正弦波形及び余弦波形のデジタル信号をアナログ信号に変換するＤＡ変換部と、
前記ＤＡ変換部でアナログ信号に変換された前記一組の正弦波形及び余弦波形のそれぞれをアナログ信号として前記信号処理部へ出力するアナログ信号増幅・出力部と、を備え、
回転体の回転軸とエンコーダ軸とが偏心している場合に相当する信号を出力可能なことを特徴とするエンコーダ開発用信号発生装置。
【請求項７】
ロータリーエンコーダ又はリニアエンコーダにおける信号処理部の開発用の信号発生装置であって、
前記ロータリーエンコーダ又は前記リニアエンコーダのセンサー部が出力するタイミングに相当する正弦波形及び余弦波形のデジタル信号を一組として生成するデジタル信号生成部と、
前記デジタル信号生成部で生成した前記一組の正弦波形及び余弦波形のデジタル信号をアナログ信号に変換するＤＡ変換部と、
前記ＤＡ変換部でアナログ信号に変換された前記一組の正弦波形及び余弦波形のそれぞれをアナログ信号として前記信号処理部へ出力するアナログ信号増幅・出力部と、を備え、
前記正弦波形及び前記余弦波形には、それぞれ高調波が重畳されていることを特徴とするエンコーダ開発用信号発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ロータリーモータ等の回転体やリニアモータ等の移動体に用いられるエンコーダにおける信号処理回路の開発用に信号を発生させる信号発生装置に関するものである。
【背景技術】
【０００２】
従来から、ロータリーモータの回転角度やリニアモータの移動量を検出するためにエンコーダが使用されている。最近では、ロボット等に使われるモータ及びエンコーダの精度が向上して正確な位置決めができるようになっている。また、開発を加速させるために、エンコーダの開発を待たずに疑似的にエンコーダの出力信号を発生させてロボットの開発を並行して進めることが行われている。
【０００３】
特許文献１には、モータやエンコーダを準備せずに、ホストコントローラのソフトウエアの検証試験を行える疑似位置信号発生装置の構成が記載されている。
【先行技術文献】
【特許文献】
【０００４】
特許文献１：特開２００６−３１８３２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載のものは、エンコーダのセンサー部と信号処理部の動作についての信号を疑似的に発生させるものであるが、エンコーダのセンサー部からの信号を疑似的に発生させて、エンコーダの信号処理部の開発を行うことができないという問題があった。
【０００６】
本発明は、上記問題点を解決して、エンコーダの信号処理部の開発に使用可能なエンコーダ開発用信号発生装置を実現することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本発明は、ロータリーエンコーダ又はリニアエンコーダにおける信号処理部の開発用の信号発生装置であって、
前記ロータリーエンコーダ又は前記リニアエンコーダのセンサー部が出力するタイミングに相当する正弦波形及び余弦波形のデジタル信号を一組として生成するデジタル信号生成部と、
前記デジタル信号生成部で生成した前記一組の正弦波形及び余弦波形のデジタル信号をアナログ信号に変換するＤＡ変換部と、
前記ＤＡ変換部でアナログ信号に変換された前記一組の正弦波形及び余弦波形のそれぞれをアナログ信号として前記信号処理部へ出力するアナログ信号増幅・出力部と、を備え、
前記デジタル信号生成部は、テーブルに記憶された正弦波形の少なくとも一部の値を読み出して正弦波形及び余弦波形のデジタル信号を生成するか、又はＣＯＲＤＩＣアルゴリズムにより正弦波形及び余弦波形のデジタル信号を生成することを特徴とするエンコーダ開発用信号発生装置を提供するものである。
【０００８】
この構成により、ロータリーモータ等の回転体及びリニアモータ等の移動体におけるエンコーダの信号処理部の開発に使用可能な信号発生装置を実現することができる。
【０００９】
前記デジタル信号生成部は正弦波形及び余弦波形のデジタル信号を三組生成し、
前記ＤＡ変換部は三組の正弦波形及び余弦波形のデジタル信号をアナログ信号に変換し、
前記アナログ信号増幅・出力部は三組の正弦波形及び余弦波形のそれぞれをアナログ信号として出力する構成としてもよい。
【００１０】
この構成により、高精度なエンコーダの信号処理部の開発や評価に使用可能な信号発生装置を実現することができる。
【００１１】
また、上記課題を解決するために本発明は、ロータリーエンコーダ又はリニアエンコーダにおける信号処理部の開発用の信号発生装置であって、
前記ロータリーエンコーダ又は前記リニアエンコーダのセンサー部が出力するタイミングに相当する正弦波形及び余弦波形のデジタル信号を一組として生成するデジタル信号生成部と、
前記デジタル信号生成部で生成した前記一組の正弦波形及び余弦波形のデジタル信号をアナログ信号に変換するＤＡ変換部と、
前記ＤＡ変換部でアナログ信号に変換された前記一組の正弦波形及び余弦波形のそれぞれをアナログ信号として前記信号処理部へ出力するアナログ信号増幅・出力部と、を備え、
前記ロータリーエンコーダ又は前記リニアエンコーダのセンサー部から出力される正弦波形及び余弦波形を入力して分析する入力波形分析部を備え、
当該入力波形分析部で分析されたパラメータに基づいて、正弦波形及び余弦波形のそれぞれをアナログ信号として前記信号処理部へ出力することを特徴とするエンコーダ開発用信号発生装置を提供するものである。
【００１２】
この構成により、実際のロータリーエンコーダ又はリニアエンコーダと同じパラメータの波形信号を出力することができる。
【００１３】
前記ロータリーエンコーダ１回転に相当するタイミング、又はリニアエンコーダが設定済基点を通過するタイミングで、Ｚ信号を１回出力する構成としてもよい。なお、基点は図示しない操作盤から設定できる。
【００１４】
この構成により、インクリメンタル型のエンコーダの開発を進めることができる。
【００１５】
また、上記課題を解決するために本発明は、ロータリーエンコーダ又はリニアエンコーダにおける信号処理部の開発用の信号発生装置であって、
前記ロータリーエンコーダ又は前記リニアエンコーダのセンサー部が出力するタイミングに相当する正弦波形及び余弦波形のデジタル信号を一組として生成するデジタル信号生成部と、
前記デジタル信号生成部で生成した前記一組の正弦波形及び余弦波形のデジタル信号をアナログ信号に変換するＤＡ変換部と、
前記ＤＡ変換部でアナログ信号に変換された前記一組の正弦波形及び余弦波形のそれぞれをアナログ信号として前記信号処理部へ出力するアナログ信号増幅・出力部と、を備え、
前記ロータリーエンコーダ又は前記リニアエンコーダの加減速時に相当する正弦波形及び余弦波形を出力することが可能なことを特徴とするエンコーダ開発用信号発生装置を提供するものである。
この構成により、加減速時を含めた開発を進めることができる。特に、リニアエンコーダの場合は、移動量の長い高額なリニアモータを製造しなくても加減速時の動作を確かめることができる。
【００１６】
また、上記課題を解決するために本発明は、ロータリーエンコーダ又はリニアエンコーダにおける信号処理部の開発用の信号発生装置であって、
前記ロータリーエンコーダ又は前記リニアエンコーダのセンサー部が出力するタイミングに相当する正弦波形及び余弦波形のデジタル信号を一組として生成するデジタル信号生成部と、
前記デジタル信号生成部で生成した前記一組の正弦波形及び余弦波形のデジタル信号をアナログ信号に変換するＤＡ変換部と、
前記ＤＡ変換部でアナログ信号に変換された前記一組の正弦波形及び余弦波形のそれぞれをアナログ信号として前記信号処理部へ出力するアナログ信号増幅・出力部と、を備え、
回転体の回転軸とエンコーダ軸とが偏心している場合に相当する信号を出力可能なことを特徴とするエンコーダ開発用信号発生装置を提供するものである。
この構成により、エンコーダの組立誤差を考慮した開発を進めることができる。
【００１７】
また、上記課題を解決するために本発明は、ロータリーエンコーダ又はリニアエンコーダにおける信号処理部の開発用の信号発生装置であって、
前記ロータリーエンコーダ又は前記リニアエンコーダのセンサー部が出力するタイミングに相当する正弦波形及び余弦波形のデジタル信号を一組として生成するデジタル信号生成部と、
前記デジタル信号生成部で生成した前記一組の正弦波形及び余弦波形のデジタル信号をアナログ信号に変換するＤＡ変換部と、
前記ＤＡ変換部でアナログ信号に変換された前記一組の正弦波形及び余弦波形のそれぞれをアナログ信号として前記信号処理部へ出力するアナログ信号増幅・出力部と、を備え、
前記正弦波形及び前記余弦波形には、それぞれ高調波が重畳されていることを特徴とするエンコーダ開発用信号発生装置を提供するものである。
【００１８】
この構成により、実際に近い波形をエンコーダの信号処理部に供給することができる。
【発明の効果】
【００１９】
本発明のエンコーダ開発用信号発生装置は、エンコーダの信号処理部の開発に使用可能な信号発生装置を実現することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例１におけるエンコーダ開発用信号発生装置の位置付けを説明する図である。
【図２】本発明の実施例１におけるエンコーダ開発用信号発生装置の構成を説明するブロック図である。
【図３】本発明の実施例１におけるエンコーダ開発用信号発生装置が出力する信号を説明する図である。
【図４】本発明の実施例２におけるエンコーダ開発用信号発生装置の高精度化を説明するためのエンコーダパターンの図である。
【図５】本発明の実施例２におけるエンコーダ開発用信号発生装置の構成を説明するブロック図である。
【図６】本発明の実施例２におけるエンコーダ開発用信号発生装置が出力する信号を説明する図である。
【図７】本発明の実施例３におけるエンコーダ開発用信号発生装置の構成を説明するブロック図である。
【図８】本発明の実施例４におけるエンコーダ開発用信号発生装置が出力する信号を説明する図である。
【図９】本発明の実施例５におけるエンコーダ開発用信号発生装置が出力する信号を説明する図である。
【図１０】本発明の実施例５におけるエンコーダ開発用信号発生装置の構成を説明する図である。
【図１１】本発明の実施例６におけるエンコーダ開発用信号発生装置の構成を説明する図である。
【図１２】本発明の実施例６におけるエンコーダ開発用信号発生装置が出力する信号を説明する図である。
【図１３】本発明の実施例７におけるエンコーダ開発用信号発生装置が出力する信号を説明する図である。
【図１４】本発明の実施例４におけるエンコーダ開発用信号発生装置が出力する加減速時の信号事例を説明する図である。
【発明を実施するための形態】
【実施例１】
【００２１】
本発明の実施例１について、図１〜図３を参照して説明する。図１は、本発明の実施例１におけるエンコーダ開発用信号発生装置の位置付けを説明する図である。図２は、本発明の実施例１におけるエンコーダ開発用信号発生装置の構成を説明するブロック図である。図３は、本発明の実施例１におけるエンコーダ開発用信号発生装置が出力する信号を説明する図である。
【００２２】
実施例１におけるエンコーダ開発用信号発生装置１００は、図１に示すように、エンコーダのセンサー部ＳＥの代わりに、エンコーダＥのセンサー部ＳＥが発生する信号を疑似的に発生し、エンコーダＥの信号処理部ＳＩに対して出力するものである。通常、エンコーダＥには、ロータリーモータ等の回転体、又はリニアモータ等の移動体が接続されて、その回転量や移動量を検出する。
【００２３】
エンコーダ開発用信号発生装置１００の出力信号をエンコーダＥの信号処理部ＳＩに入力することにより、エンコーダＥのセンサー部ＳＥの開発完了を待たずに信号処理部ＳＩの開発を進めることができる。また、実際のロータリーモータ等の回転体やリニアモータ等の移動体では発生させるのに手間のかかるノイズの重畳や偏心ずれや高調波等の様々な状況に応じた信号を出力することができ、信号処理部ＳＩの開発及び評価を加速することができる。
【００２４】
実施例１におけるエンコーダ開発用信号発生装置１００は、図２に示すように、正弦波生成部２０、制御部６０、汎用デジタル信号発生部７０、デジタル信号生成部１３０、ＤＡ変換部１４０、及びアナログ信号増幅・出力部１５０を備え、さらに図示しないマスタークロック発生部、操作盤、及び電源部を備えている。
【００２５】
図示しないマスタークロック発生部は、エンコーダ開発用信号発生装置１００の各ブロックが動作する基本となるクロックを発生するもので、実施例１においては、１００ＭＨｚのデジタルクロックを発生している。
【００２６】
なお、実施例１においては、クロック周波数を１００ＭＨｚとしたが、必ずしもこれに限定されず適宜変更が可能である。例えば、９０ＭＨｚでもよいし、１０５ＭＨｚでもよいし、他の任意の周波数でもよい。
【００２７】
正弦波生成部２０は、正弦波の波形を角度３６０°が任意に等分割された値をテーブルとして記憶しているもので、このテーブル内容を読み出すことにより、正弦波を生成することができる。そして、読み出す角度のステップを変化させることにより、周波数を変更することが可能であり、後述するロータリーモータ等の回転体やリニアモータ等の移動体の加減速に対応した正弦波の波形を生成することができる。例えば、読み出す角度のステップが大きい場合は周波数が高くなり、読み出す角度のステップが小さい場合は周波数が低くなる。また、正弦波の波形の位相を９０°ずらすことにより、余弦波の波形を生成することができる。さらに、実際のセンサー部ＳＥは完璧ではないため、実際のセンサー部ＳＥに合わせて、正弦波と余弦波の位相差は９０°に限らず任意にずらすことができる。
【００２８】
なお、実施例１においては、正弦波生成部２０が正弦波の波形を角度３６０°が任意に等分割された値をテーブルとして記憶しているが、必ずしもこれに限定するものではなく、適宜変更が可能である。例えば、正弦波は９０°あたりの垂直線に対し左右対称である。さらに０点に対する対称である。従って、９０から１８０までは９０°の左右対称を利用し、０点対称も利用すると正弦波の１／４の波形のみあれば全ての角度を記憶するようにしてもよい。また、ＣＯＲＤＩＣ等のアルゴリズムにより、正弦波、余弦波を生成するように構成してもよい。
【００２９】
実施例１におけるデジタル信号生成部１３０は、正弦波生成部２０から読み出した正弦波の波形に基づいて、２種類の波形を生成することが可能で、第１デジタル信号生成部３１と第２デジタル信号生成部３２を備えており、ロータリーモータ等の回転体の回転に伴うロータリーエンコーダ、又はリニアモータ等の移動体の移動に伴うリニアエンコーダのセンサー部が出力するタイミングに相当する正弦波形及び余弦波形のデジタル信号を一組として生成することができる。第１デジタル信号生成部３１は正弦波を生成し、第２デジタル信号生成部３２は、正弦波生成部２０から読み出した正弦波の波形に対して位相を９０°ずらして余弦波の波形を生成する。生成する波形の種類は、正弦波や余弦波に限定されず他の波形（例えば、インクリメンタルエンコーダの原点信号）の生成も可能であり、図示しない操作盤から設定することができ、その周波数や振幅、又は電圧オフセットを設定できる。
【００３０】
ここで、ロータリーモータ等の回転体の回転に伴うロータリーエンコーダのセンサー部が出力するタイミングに相当する正弦波形及び余弦波形のデジタル信号を生成するとは、操作盤等で指定されたロータリーモータ等の回転体の回転数や回転速度に相当するデジタル信号を生成することである。同様に、リニアモータ等の移動体の移動に伴うリニアエンコーダのセンサー部が出力するタイミングに相当する正弦波形及び余弦波形のデジタル信号を生成するとは、操作盤等で指定されたリニアモータ等の移動体の移動距離や移動速度に相当するデジタル信号を生成することである。
また、ここでのデジタル信号とは、インクリメンタルエンコーダにおけるＡ，Ｂ，Ｚ信号（１回転に相当するタイミングで出力）、ブラシレスモータにおけるＵ、Ｖ、Ｗスイッチング信号、光学アブソリュートエンコーダにおける疑似ランダム信号等である。また、リニアエンコーダの場合は操作盤等で指定された移動距離、ピッチ、及び最大加速度（最大減速度）に相当するデジタル信号（例えば、設定済基点を通過するタイミングでＺ信号を出力）を生成することを意味する。
【００３１】
ＤＡ変換部１４０は、第１ＤＡ変換部４１と第２ＤＡ変換部４２とを備え、デジタル信号生成部１３０で生成した一組の正弦波形及び余弦波形のデジタル信号をアナログ信号に変換することができる。第１ＤＡ変換部４１は、第１デジタル信号生成部３１が生成した正弦波のデジタル信号をアナログ信号に変換し、第２ＤＡ変換部４２は、第２デジタル信号生成部３２が生成した余弦波のデジタル信号をアナログ信号に変換する。ここで、本発明におけるアナログ信号とは、第１ＤＡ変換部４１及び第２ＤＡ変換部４２から出力されるシングルエンド信号又は差動信号をいう。
【００３２】
アナログ信号増幅・出力部１５０は、第１アナログ信号増幅・出力部５１と第２アナログ信号増幅・出力部５２とを備え、ＤＡ変換部１４０でアナログ信号に変換された一組の正弦波形及び余弦波形のそれぞれを差動信号又はシングルエンド信号として出力することができる。実施例１における第１アナログ信号増幅・出力部５１は第１ＤＡ変換部４１が変換した正弦波のアナログ信号を差動信号（ｓｉｎＮ、ｓｉｎＰ）として出力し、第２アナログ信号増幅・出力部５２は第２ＤＡ変換部４２が変換した余弦波のアナログ信号を差動信号（ｃｏｓＮ、ｃｏｓＰ）として出力するものである。また、アナログ信号増幅・出力部１５０により、各信号の振幅及びオフセットの設定を行うことができる。
【００３３】
制御部６０は、エンコーダ開発用信号発生装置１００において各ブロックを制御するものである。汎用デジタル信号発生部７０は、エンコーダＥがインクリメンタルエンコーダである場合に、Ａ相、Ｂ相、Ｚの各信号を発生し、デジタルで出力することができる。また、ＡＢＺ信号の他にＵＶＷ信号やランダムコードを発生することが可能である。汎用デジタル信号発生部７０でどのような信号を発生させるかは、操作盤で指示することにより選択することができる。実施例１においては、これら任意のデジタル信号は１６ビットで表現されるが、これに限定されずビット数を任意に設定できる。
【００３４】
実施例１におけるエンコーダ開発用信号発生装置１００が出力する正弦波の波形及び余弦波の波形を図３に示す。図３（ａ）は正弦信号を示し、差動信号として出力される。ＯｆｆＳは、正弦信号の電圧オフセットを示し、ＡＳは正弦信号の振幅を示している。図３（ｂ）は余弦信号を示し、正弦信号と同期しており、差動信号として出力される。ＯｆｆＣは、余弦信号の電圧オフセットを示し、ＡＣ余弦信号の振幅を示している。
【００３５】
なお、実施例１においては、第１アナログ信号増幅・出力部５１から正弦波の波形を出力し、第２アナログ信号増幅・出力部５２からは余弦波の波形を出力するように構成したが、かならずしもこれに限定されず、適宜変更が可能である。例えば、第１アナログ信号増幅・出力部５１から余弦波の波形を出力し、第２アナログ信号増幅・出力部５２からは正弦波の波形を出力するようにしてもよいし、第１アナログ信号増幅・出力部５１及び第２アナログ信号増幅・出力部５２の双方から正弦波又は余弦波の波形を出力してもよい。さらに、それぞれの周波数や振幅を異なるように出力してもよい。
【００３６】
正弦波又は余弦波の波形を差動信号として出力することにより、ノイズに強い信号とすることができる。
【００３７】
なお、リニアモータの場合、動作範囲が限られているので正弦波の波数が固定となる。その場合、物理的な動きを再現するのは、加速、固定周波数、減速であり、これらは操作盤から移動距離、ピッチ、最大加速度を設定することにより信号を発生させることが可能である。
【００３８】
このように実施例１においては、ロータリーエンコーダ又はリニアエンコーダにおける信号処理部の開発用の信号発生装置であって、
前記ロータリーエンコーダ又は前記リニアエンコーダのセンサー部が出力するタイミングに相当する正弦波形及び余弦波形のデジタル信号を一組として生成するデジタル信号生成部と、
前記デジタル信号生成部で生成した前記一組の正弦波形及び余弦波形のデジタル信号をアナログ信号に変換するＤＡ変換部と、
前記ＤＡ変換部でアナログ信号に変換された前記一組の正弦波形及び余弦波形のそれぞれをアナログ信号として前記信号処理部へ出力するアナログ信号増幅・出力部と、を備えたことを特徴とするエンコーダ開発用信号発生装置を実現することができる。
【実施例２】
【００３９】
本発明の実施例２は、デジタル信号生成部、ＤＡ変換部、及びアナログ信号増幅・出力部を、それぞれ三組分備えた点で実施例１と異なっている。実施例２について図４〜図６を参照して説明する。図４は、本発明の実施例２におけるエンコーダ開発用信号発生装置の高精度化を説明するためのエンコーダパターンの図である。図５は、本発明の実施例２におけるエンコーダ開発用信号発生装置の構成を説明するブロック図である。図６は、本発明の実施例２におけるエンコーダ開発用信号発生装置が出力する信号を説明する図である。
【００４０】
実施例２は、特に高精度なエンコーダに対応可能としている。つまり、図４に示すように、高精度エンコーダの回転盤に形成されたパターンが、マスター（Ｍ：Ｍａｓｔｅｒ）パターンＰ２、ヴェルニエ（Ｖ：Ｖｅｒｎｉｅｒ）パターンＰ１、セグメント（Ｓ：Ｓｅｇｍｅｎｔ）パターンＰ３の三種類からなっており、ヴェルニエパターンＰ１は最外周に形成され、マスターパターンＰ２はその内周、セグメントパターンＰ３は最内周に形成されて、それぞれのパターン個数が微妙に異なっている。ヴェルニエ（Ｖ：Ｖｅｒｎｉｅｒ）はＮｏｎｉｕｓという呼称もあるが、本発明においては、ヴェルニエ（Ｖ：Ｖｅｒｎｉｅｒ）と呼ぶ。例えば、マスターパターンＰ２の形成個数が２５６の場合、ヴェルニエパターンＰ１の形成個数はマスターの形成個数より１少ない２５５であり、セグメントパターンＰ３の形成個数は２４０である。これにより、形成されたパターンのエッジ部分が不鮮明であってもセグメントの形成パターンを用いて精度の限界を高めることができる。なお、図４はロータリーエンコーダのパターン図を示しているが、リニアエンコーダの場合には三種類のパターンを平行に並べ、同一の長さで２５６、２５５、２４０個のパターンとなる。
【００４１】
このマスターパターンＰ２、ヴェルニエパターンＰ１、セグメントパターンＰ３の各パターンをセンサー（例えば磁気センサー）が読み取って出力する波形信号を実施例２におけるエンコーダ開発用信号発生装置２００は出力することができる。このため、高精度なエンコーダの信号処理部の開発にとって有用である。
【００４２】
具体的には、図５に示すように、６チャンネル分（三組分）の波形信号を出力可能に構成している。つまり、実施例２におけるエンコーダ開発用信号発生装置２００は、正弦波生成部２０、デジタル信号生成部２３０、ＤＡ変換部２４０、及びアナログ信号増幅・出力部２５０を備え、さらに図示しないマスタークロック発生部、操作盤、電源部を備えている。図５で示すような６チャンネル分（三組分）の波形信号を出力可能とするには、実施例１におけるエンコーダ開発用信号発生装置１００を３台用いて、それぞれを同期させることも可能である。しかしながら、実施例２におけるエンコーダ開発用信号発生装置２００は、それぞれの波形信号が同期しているため、容易に６チャンネル分の同期した信号を出力することが可能である。
【００４３】
図示しないマスタークロック発生部は、エンコーダ開発用信号発生装置２００の各ブロックが動作する基本となるクロックを発生するもので、実施例２においては、１００ＭＨｚのデジタルクロックを発生しているが、１００ＭＨｚ以外の任意の周波数でもよい。
【００４４】
正弦波生成部２０は、正弦波の波形を角度３６０°が任意に等分割された値をテーブルとして記憶しているもので、このテーブル内容を読み出すことにより、正弦波を生成することができる。そして、読み出しステップを変化させることにより、周波数を変更することが可能であり、後述するモータの加減速に対応した正弦波の波形を生成することができる。例えば、読み出す角度のステップが大きい場合は周波数が高くなり、読み出す角度のステップが小さい場合は周波数が低くなる。また、正弦波の波形の位相を９０°ずらすことにより、余弦波の波形を生成することができる。
【００４５】
実施例２におけるデジタル信号生成部２３０は、正弦波生成部２０から読み出した正弦波の波形に基づいて、６種類の波形を生成することが可能で、第１デジタル信号生成部３１、第２デジタル信号生成部３２、第３デジタル信号生成部３３、第４デジタル信号生成部３４、第５デジタル信号生成部３５、及び第６デジタル信号生成部３６を備えており、ロータリーモータ等の回転体の回転に相当するタイミングで正弦波形及び余弦波形のデジタル信号を一組として三組生成することができる。第１デジタル信号生成部３１はマスターパターンＰ２の正弦波を生成し、第２デジタル信号生成部３２は、正弦波生成部２０から読み出した正弦波の波形に対して位相を９０°ずらしてマスターパターンＰ２の余弦波の波形を生成する。同様に、第３デジタル信号生成部３３はヴェルニエパターンＰ１の正弦波を生成し、第４デジタル信号生成部３４は、正弦波生成部２０から読み出した正弦波の波形に対して位相を９０°ずらしてヴェルニエパターンＰ１の余弦波の波形を生成し、第５デジタル信号生成部３５はセグメントパターンＰ３の正弦波を生成し、第６デジタル信号生成部３６は、正弦波生成部２０から読み出した正弦波の波形に対して位相を９０°ずらしてセグメントパターンＰ３の余弦波の波形を生成する。生成する波形の種類は、図示しない操作盤から設定することができ、その周波数や振幅、又は電圧オフセットを設定できる。
【００４６】
ＤＡ変換部２４０は、第１ＤＡ変換部４１、第２ＤＡ変換部４２、第３ＤＡ変換部４３、第４ＤＡ変換部４４、第５ＤＡ変換部４５、及び第６ＤＡ変換部４６を備え、デジタル信号生成部２３０で生成した三組の正弦波形及び余弦波形のデジタル信号をアナログ信号に変換することができる。第１ＤＡ変換部４１は、第１デジタル信号生成部３１が生成した正弦波のデジタル信号をアナログ信号に変換し、第２ＤＡ変換部４２は、第２デジタル信号生成部３２が生成した余弦波のデジタル信号をアナログ信号に変換し、第３ＤＡ変換部４３は、第３デジタル信号生成部３３が生成した正弦波のデジタル信号をアナログ信号に変換し、第４ＤＡ変換部４４は、第４デジタル信号生成部３４が生成した余弦波のデジタル信号をアナログ信号に変換し、第５ＤＡ変換部４５は、第１デジタル信号生成部３５が生成した正弦波のデジタル信号をアナログ信号に変換し、第６ＤＡ変換部４６は、第２デジタル信号生成部３６が生成した余弦波のデジタル信号をアナログ信号に変換する。
【００４７】
アナログ信号増幅・出力部２５０は、第１アナログ信号増幅・出力部５１、第２アナログ信号増幅・出力部５２、第３アナログ信号増幅・出力部５３、第４アナログ信号増幅・出力部５４、第５アナログ信号増幅・出力部５５、第６アナログ信号増幅・出力部５６を備え、ＤＡ変換部２４０でアナログ信号に変換された三組の正弦波形及び余弦波形のそれぞれを差動信号として出力することができる。第１アナログ信号増幅・出力部５１は第１ＤＡ変換部４１が変換した正弦波のアナログ信号を差動信号として出力し、第２アナログ信号増幅・出力部５２は第２ＤＡ変換部４２が変換した余弦波のアナログ信号を差動信号として出力し、第３アナログ信号増幅・出力部５３は第３ＤＡ変換部４３が変換した正弦波のアナログ信号を差動信号として出力し、第４アナログ信号増幅・出力部５４は第４ＤＡ変換部４４が変換した余弦波のアナログ信号を差動信号として出力し、第５アナログ信号増幅・出力部５５は第５ＤＡ変換部４５が変換した正弦波のアナログ信号を差動信号として出力し、第６アナログ信号増幅・出力部５６は第６ＤＡ変換部４６が変換した余弦波のアナログ信号を差動信号として出力するものである。
【００４８】
なお、実施例２においては、ロータリーモータ等の回転体の回転に相当するタイミングで正弦波形及び余弦波形のデジタル信号を一組として三組生成するように構成したが、必ずしもこれに限定されず適宜変更が可能である。例えば、ロータリーモータ等の回転体の回転に相当するタイミングで正弦波形及び余弦波形のデジタル信号を一組として二組生成するように構成してもよいし、ロータリーモータ等の回転体の回転に相当するタイミングで正弦波形及び余弦波形のデジタル信号を一組として四組生成するように構成してもよい。なお、実施例２においてもアナログ信号増幅・出力部からアナログ信号は、差動信号に限らず、シングルエンド信号でもよい。
【００４９】
実施例２におけるエンコーダ開発用信号発生装置２００が出力する正弦波の波形及び余弦波の波形を図６に示す。図６（ａ）はマスターＭの正弦波信号及び余弦信号を示し、差動信号として出力される。図６（ｂ）はヴェルニエＶの正弦波信号及び余弦信号を示し、差動信号として出力される。図６（ｃ）はセグメントＳの正弦波信号及び余弦信号を示し、差動信号として出力される。ＯｆｆＳは、正弦信号の電圧オフセットを示し、ＡＳは正弦信号の振幅を示している。ＯｆｆＣは、余弦信号の電圧オフセットを示し、ＡＣは余弦信号の振幅を示している。
【００５０】
このように実施例２においては、前記デジタル信号生成部は正弦波形及び余弦波形のデジタル信号を三組生成し、
前記ＤＡ変換部は三組の正弦波形及び余弦波形のデジタル信号をアナログ信号に変換し、
前記アナログ信号増幅・出力部は三組の正弦波形及び余弦波形のそれぞれをアナログ信号として出力することにより、高精度なエンコーダの開発を行うことができる。
【実施例３】
【００５１】
本発明の実施例３におけるエンコーダ開発用信号発生装置は、実際のエンコーダにおけるセンサー部が出力した波形を入力し、同じ周波数、振幅、電圧オフセットで出力できる点で、実施例１及び２と異なっている。図７を参照して実施例３について説明する。図７は、本発明の実施例３におけるエンコーダ開発用信号発生装置の構成を説明するブロック図である。
【００５２】
実施例３におけるエンコーダ開発用信号発生装置３００は、正弦波生成部２０、デジタル信号生成部１３０、ＤＡ変換部１４０、アナログ信号増幅・出力部１５０、及び入力波形分析部３８０を備え、さらに図示しないマスタークロック発生部、操作盤、電源部を備えている。
【００５３】
図示しないマスタークロック発生部は、エンコーダ開発用信号発生装置３００の各ブロックが動作する基本となるクロックを発生するもので、実施例３においては、１００ＭＨｚのデジタルクロックを発生している。なお、実施例３においては、クロック周波数を１００ＭＨｚとしたが、必ずしもこれに限定されず適宜変更が可能である。例えば、９０ＭＨｚでもよいし、１０５ＭＨｚでもよいし、他の任意の周波数でもよい。
【００５４】
正弦波生成部２０は、正弦波の波形を角度３６０°が任意に等分割された値をテーブルとして記憶しているもので、このテーブル内容を読み出すことにより、正弦波を生成することができる。そして、読み出しステップを変化させることにより、周波数を変更することが可能であり、後述するモータの加減速に対応した正弦波の波形を生成することができる。例えば、読み出す角度のステップが大きい場合は周波数が高くなり、読み出す角度のステップが小さい場合は周波数が低くなる。また、正弦波の波形の位相を９０°ずらすことにより、余弦波の波形を生成することができる。また、実際のセンサー部ＳＥに類似させて、９０°以外の任意の角度にずらして生成してもよい。なお、実施例３においても正弦波生成部２０において、テーブルを持たずにＣＯＲＤＩＣ等のアルゴリズムで正弦波、余弦波を生成するようにしてもよい。
【００５５】
実施例３におけるデジタル信号生成部１３０は、正弦波生成部２０から読み出した正弦波の波形に基づいて、２種類の波形を生成することが可能で、第１デジタル信号生成部３１と第２デジタル信号生成部３２を備えており、ロータリーモータ等の回転体の回転に相当するタイミングで正弦波形及び余弦波形のデジタル信号を一組として生成することができる。第１デジタル信号生成部３１は正弦波を生成し、第２デジタル信号生成部３２は、正弦波生成部２０から読み出した正弦波の波形に対して位相を９０°ずらして余弦波の波形を生成する。生成する波形の種類は、正弦波や余弦波に限定されず他の波形の生成も可能であり、図示しない操作盤から設定することができ、その周波数や振幅、又は電圧オフセットを設定できる。
【００５６】
ＤＡ変換部１４０は、第１ＤＡ変換部４１、及び第２ＤＡ変換部４２を備え、デジタル信号生成部１３０で生成した正弦波形及び余弦波形のデジタル信号をアナログ信号に変換することができる。第１ＤＡ変換部４１は、第１デジタル信号生成部３１が生成した正弦波のデジタル信号をアナログ信号に変換し、第２ＤＡ変換部４２は、第２デジタル信号生成部３２が生成した余弦波のデジタル信号をアナログ信号に変換する。
【００５７】
アナログ信号増幅・出力部１５０は、第１アナログ信号増幅・出力部５１、及び第２アナログ信号増幅・出力部５２を備え、ＤＡ変換部１４０でアナログ信号に変換された正弦波形及び余弦波形のそれぞれを差動信号として出力することができる。第１アナログ信号増幅・出力部５１は第１ＤＡ変換部４１が変換した正弦波のアナログ信号を差動信号として出力し、第２アナログ信号増幅・出力部５２は第２ＤＡ変換部４２が変換した余弦波のアナログ信号を差動信号として出力するものである。
【００５８】
実施例３では、さらに、入力波形分析部３８０を備えている。入力波形分析部３８０は、実際のエンコーダＥのセンサー部ＳＥからの出力を入力し、ＡＤ変換した後、それら波形の周波数、振幅、電圧オフセット等のパラメータを分析し制御部６０に入力して記憶する。再生する場合は、記憶していた周波数、振幅、電圧オフセットをデジタル信号生成部１３０における第１デジタル信号生成部３１、第２デジタル信号生成部３２に指示して入力した波形と同じ周波数、振幅、電圧オフセットの波形を生成して、ＤＡ変換部１４０でＤＡ変換し、アナログ信号増幅・出力部１５０で差動信号として出力する。なお、実施例３においてもアナログ信号増幅・出力部からアナログ信号は、差動信号に限らず、シングルエンド信号でもよい。
【００５９】
なお、実施例３においては、実際のエンコーダＥのセンサー部ＳＥからの出力を入力してパラメータを分析し記憶するように構成したが、必ずしもこれに限定されず適宜変更が可能である。例えば、分析したパラメータを記憶せずに、分析したパラメータにより各種の差動信号を出力するように構成してもよい。
【００６０】
このように実施例３においては、前記エンコーダのセンサー部から出力される正弦波形及び余弦波形を入力して分析する入力波形分析部を備え、
当該入力波形分析部で分析されたパラメータに基づいて、正弦波形及び余弦波形のそれぞれを差動信号として出力することにより、実際のエンコーダと同じ波形信号を出力することができる。
【実施例４】
【００６１】
本発明の実施例４におけるエンコーダ開発用信号発生装置は、ロータリーモータ等の回転体やリニアモータ等の移動体の加減速時に相当する正弦波形及び余弦波形を出力することが可能な点で、実施例１〜３と異なっている。実施例４について図８、図１４を参照して説明する。図８は、本発明の実施例４におけるエンコーダ開発用信号発生装置が出力する信号を説明する図であり、（Ａ）は加速時の信号を示し、（Ｂ）は減速時の信号を示している。図１４は、本発明の実施例４におけるエンコーダ開発用信号発生装置が出力する加減速時の信号事例を説明する図である。
【００６２】
回転体や移動体の加速時は、回転体や移動体の回転が静止状態から徐々に回転数が上昇していく。それに伴って、センサー部ＳＥの回転盤は回転数が上昇するので、エンコーダ開発用信号発生装置４００（図示せず）は低い周波数から高い周波数の正弦波形及び余弦波形を疑似的に再現して出力する。同様に、モータ等の減速時は、モータ等の回転が高速回転状態から徐々に回転数が下降していく。それに伴って、センサー部ＳＥの回転盤は回転数が減少するので、エンコーダ開発用信号発生装置４００（図示せず）は高い周波数から低い周波数の正弦波形及び余弦波形を疑似的に再現して出力する。加減速時に相当する場合に出力する正弦波の波形信号例を図８に示す
【００６３】
正弦波及び余弦波の周波数を変化させるには、正弦波生成部２０のテーブルから読み出す角度のステップを変化させればよい。つまり、加速時には、正弦波生成部２０から読み出す角度のステップを小さいステップから徐々に大きいステップに変化させればよい。同様に、減速時には、正弦波生成部２０から読み出す角度のステップを大きいステップから徐々に小さいステップに変化させればよい。なお、実施例４においても正弦波生成部２０において、テーブルを持たずにＣＯＲＤＩＣ等のアルゴリズムで正弦波、余弦波を生成するようにしてもよい。
【００６４】
このように、回転体や移動体の加減速時に相当する正弦波形及び余弦波形を出力することが可能なことにより、実際のエンコーダと同じパラメータの波形信号を出力することができる。特に、移動範囲の限られているリニアモータの場合は、高額なリニアモータを製造しなくてもエンコーダの開発や評価が行えるので有用である。また、加速度は任意的に設定可能で、実際のエンコーダにあり得ない加速度を設定することも可能。これにより、例えば瞬間的に静止から1万回転に変化させることで、処理部の遅延を測定することも可能である。さらに、加速度及び減速度の設定によりリニアエンコーダの類似信号が生成可能となる。連続的に回転可能なロータリエンコーダと異なり、リニアエンコーダには始点と終点があり、図１４が示すようにＴ０−Ｔ１間の領域は加速範囲、Ｔ１−Ｔ２間の領域は一定速度範囲、Ｔ２−Ｔ３間の領域は減速度範囲となる。時間に対する加速度は図１４の実線が示すように一定にも、若しくは点線が示すように可変にも任意に設定可能である。
【実施例５】
【００６５】
本発明の実施例５におけるエンコーダ開発用信号発生装置は、ロータリーモータ等の回転体における回転軸とエンコーダ軸とが偏心している場合に相当する信号を出力可能な点で実施例１〜４と異なっている。実施例５について、図９、図１０を参照して説明する。図９は、本発明の実施例５におけるエンコーダ開発用信号発生装置が出力する信号を説明する図であり、図９（ａ）は、回転軸とエンコーダ軸とが偏心した状態を示し、図９（ｂ）は、回転軸とエンコーダ軸とが偏心している場合に相当する出力信号を示している。図１０は、本発明の実施例５におけるエンコーダ開発用信号発生装置の構成を説明するブロック図である。
【００６６】
図９（ａ）に示すように、モータＭＯの回転軸とエンコーダＥにおける回転盤ＳＥ１の回転軸がずれた状態で組み立てられると、回転盤は偏心して回転する。その場合、回転盤から読み取った信号は、図９（ｂ）の（Ａ）に示すように、１回転のなかで正弦波及び余弦波の周波数が変化する。
【００６７】
実施例５においては、回転軸とエンコーダ軸とが偏心している場合に相当するように周波数が１回転内で変化する正弦波及び余弦波の波形を出力することができる。出力する正弦波及び余弦波の周波数を変化させるには、正弦波生成部２０から読み出す角度のステップを変化させればよい。
【００６８】
図１０に示すように、実施例５におけるエンコーダ開発用信号発生装置５００は、正弦波生成部２０、デジタル信号生成部１３０、ＤＡ変換部１４０、アナログ信号増幅・出力部１５０、及び偏心信号発生部５８１を備え、さらに図示しないマスタークロック発生部、操作盤、電源部を備えている。
【００６９】
ここで、正弦波生成部２０、デジタル信号生成部１３０、ＤＡ変換部１４０、及び信号出力部１５０は実施例１と同様であるので説明を省略する。偏心信号発生部５８１は、デジタル信号生成部１３０が生成する正弦波及び余弦波において、モータ軸とエンコーダ軸とが偏心している場合に相当する波形とするための基本となる信号を発生する。つまり、正弦波生成部２０から読み出す角度のステップを操作盤から指示された偏心量に相当する周波数にあわせて変化させてデジタル信号生成部１３０に伝達する。なお、実施例５においても正弦波生成部２０において、テーブルを持たずにＣＯＲＤＩＣ等のアルゴリズムで正弦波、余弦波を生成するようにしてもよい。
【００７０】
このように実施例５においては、回転軸とエンコーダ軸とが偏心している場合に相当する信号を出力可能なことにより、エンコーダの組立公差を考慮した開発や評価を進めることができる。
【実施例６】
【００７１】
本発明の実施例６におけるエンコーダ開発用信号発生装置は、出力する正弦波及び余弦波の波形にノイズを重畳することができる点で実施例１〜５と異なっている。実施例６について図１１、図１２を参照して説明する。図１１は、本発明の実施例６におけるエンコーダ開発用信号発生装置の構成を説明する図である。図１２は、本発明の実施例６におけるエンコーダ開発用信号発生装置が出力する信号を説明する図である。
【００７２】
図１１に示すように、実施例６におけるエンコーダ開発用信号発生装置６００は、正弦波生成部２０、デジタル信号生成部１３０、ＤＡ変換部１４０、アナログ信号増幅・出力部１５０、及びノイズ信号発生部６８２を備え、さらに図示しないマスタークロック発生部、操作盤、電源部を備えている。
【００７３】
ここで、正弦波生成部２０、デジタル信号生成部１３０、ＤＡ変換部１４０、及び信号出力部１５０は実施例１と同様であるので説明を省略する。ノイズ信号発生部６８２は、正弦波及び余弦波に重畳させるノイズ信号を発生させる。つまり、正弦波生成部２０から読み出した正弦波をデジタル信号生成部１３０に伝達するとともに、操作盤から指示された周波数及び振幅のノイズを発生させて、重畳するようにＤＡ変換部１４０に指示する。なお、実施例６においても正弦波生成部２０において、テーブルを持たずにＣＯＲＤＩＣ等のアルゴリズムで正弦波、余弦波を生成するようにしてもよい。
【００７４】
ノイズを重畳させた正弦波形の例を図１２に示す。正弦波に指定されたノイズを重畳させている。これにより、ノイズの影響を受けた場合についても開発を進めることができる。
【実施例７】
【００７５】
本発明の実施例７におけるエンコーダ開発用信号発生装置は、生成する正弦波形及び余弦波形にそれぞれ高調波が重畳されている点で実施例１〜６と異なっている。実施例７について図１３を参照して説明する。図１３は、本発明の実施例７におけるエンコーダ開発用信号発生装置が出力する信号を説明する図であり、（ａ）は完璧な正弦波形、（ｂ）は、歪みのある正弦波形、（ｃ）は、完璧な正弦波形の周波数分布、（ｄ）は、歪みのある正弦波形の周波数分布を示す。
【００７６】
ロータリーエンコーダ又はリニアエンコーダに用いられるセンサー部は、磁気式もしく光学式である。磁気式においては磁界の変化により、光学式においては反射・非反射もしくは透過・非透過により信号が発生し、その信号はほぼ正弦波、余弦波となるはずであるが、実際のエンコーダＥにおけるセンサー部ＳＥから出力される信号には一般的に歪みがある。つまり、完璧な正弦波形（図１３（ａ）参照）とはならず、歪みのある正弦波形（図１３（ｂ）参照）となる。
【００７７】
実施例７におけるエンコーダ開発用信号発生装置は、歪みのある波形を発生させることができる。つまり、完璧な正弦波形における周波数分布は図１３（ｃ）に示すように基本周波数のみであるが、図１３（ｂ）に示すような歪みのある波形における周波数分布は図１３（ｄ）に示すように基本周波数と２倍、３倍等の高調波が存在する。したがって、図１３（ｄ）に示すように、高調波を基本周波数に重畳させれば、図１３（ｂ）に示すような歪みのある波形を発生させることが可能である。何次の高調波を重畳させるかは、図示しない操作盤から操作して設定することができる。設定された値により、例えば、ｎ次高調波を重畳させるには、正弦波生成部２０から読みだした波形をｎ倍した周波数に変換して元の正弦波形に加算すればよい。その場合の高調波の振幅も操作盤から設定ができる。
【００７８】
生成された高調波が重畳された正弦波形及び余弦波形は、ＤＡ変換部１４０でＤＡ変換され、アナログ信号増幅・出力部からエンコーダの信号処理部へと出力される。
【００７９】
このように、実施例７においては、生成する正弦波形及び余弦波形にそれぞれ高調波が重畳させることができるため、実際のエンコーダの動作に即した波形を出力することができ、エンコーダの開発にとって有効である。
【実施例８】
【００８０】
本発明の実施例８におけるエンコーダ開発用信号発生装置は、回転体がロータリーモータではなく、人力等で回転駆動する点で実施例１〜７と異なっている。例えば、様々な角度センサー、ジャイロ、トラックボール、ハンドル等に用いられるロータリーエンコーダの信号処理部の開発に利用することができる。
【００８１】
また、同様に、移動体がリニアモータでなく、人力等で移動する対象物に用いられるリニアエンコーダにも利用することが可能である。
【００８２】
このように、実施例８におけるエンコーダ開発用信号発生装置は、回転体及び移動体がモータではないエンコーダの開発に利用できるため、様々な分野に利用ができる。
【産業上の利用可能性】
【００８３】
本発明におけるエンコーダ開発用信号発生装置は、ロータリーモータ等の回転体やリニアモータ等の移動体用エンコーダの信号処理部を開発する分野に広く用いることができる。
【符号の説明】
【００８４】
１０：マスタークロック発生部    ２０：正弦波生成部    
３１：第１デジタル信号生成部    ３２：第２デジタル信号生成部    ３３：第３デジタル信号生成部    
３４：第４デジタル信号生成部    ３５：第５デジタル信号生成部    ３６：第６デジタル信号生成部    
４１：第１ＤＡ変換部    ４２：第２ＤＡ変換部    ４３：第３ＤＡ変換部    
４４：第４ＤＡ変換部    ４５：第５ＤＡ変換部    ４６：第６ＤＡ変換部    
５１：第１アナログ信号増幅・出力部    ５２：第２アナログ信号増幅・出力部    
５３：第３アナログ信号増幅・出力部    ５４：第４アナログ信号増幅・出力部    
５５：第５アナログ信号増幅・出力部    ５６：第６アナログ信号増幅・出力部    
６０：制御部    ７０：汎用デジタル信号発生部    
１００：エンコーダ開発用信号発生装置    
１３０：デジタル信号生成部    １４０：ＤＡ変換部    
１５０：アナログ信号増幅・出力部    
２００：エンコーダ開発用信号発生装置    
２３０：デジタル信号生成部    ２４０：ＤＡ変換部    
２５０：アナログ信号増幅・出力部    
３００：エンコーダ開発用信号発生装置    
３３０：デジタル信号生成部    ３４０：ＤＡ変換部    
３５０：アナログ信号増幅・出力部    
３８０：入力波形分析部    
５００：エンコーダ開発用信号発生装置    
５８１：偏心信号発生部    
６００：エンコーダ開発用信号発生装置    
６８２：ノイズ信号発生部    
Ｅ：エンコーダ    ＳＥ：センサー部    ＳＩ：信号処理部    
ＳＥ１：回転盤    ＭＯ：モータ    
Ｍ：マスター    Ｖ：ヴェルニエ    Ｓ：セグメント
【図１】
0006951804.tif 000002
【図２】
0006951804.tif 000003
【図３】
0006951804.tif 000004
【図４】
0006951804.tif 000005
【図５】
0006951804.tif 000006
【図６】
0006951804.tif 000007
【図７】
0006951804.tif 000008
【図８】
0006951804.tif 000009
【図９】
0006951804.tif 000010
【図１０】
0006951804.tif 000011
【図１１】
0006951804.tif 000012
【図１２】
0006951804.tif 000013
【図１３】
0006951804.tif 000014
【図１４】
0006951804.tif 000015