【手続補正書】
【提出日】平成30年3月16日(2018.3.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ベクトル処理動作のために入力ベクトルデータサンプルセットのインフライトフォーマット変換を提供するように構成されたベクトル処理エンジン（ＶＰＥ）であって、
少なくとも１つのベクトルデータファイルであって、
前記ベクトル処理動作のために、少なくとも１つの入力データフローパスにおいて、フェッチされた入力ベクトルデータサンプルセットを供給することと、
記憶されるべき、結果として生じる出力ベクトルデータサンプルセットを、少なくとも１つの出力データフローパスから受信することと
を行うように構成された少なくとも１つのベクトルデータファイルと、
少なくとも１つのタップ付き遅延線であって、
前記少なくとも１つのベクトルデータファイルから、前記フェッチされた入力ベクトルデータサンプルセットを受信することと、
少なくとも１つのフォーマット変換回路への前記少なくとも１つの入力データフローパスにおいて、前記ベクトル処理動作におけるベクトル処理ステージの数に等しい複数の処理ステージのうちの処理ステージごとに、シフトされた入力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージのうちの処理ステージごとに、複数のパイプラインレジスタ内で、前記フェッチされた入力ベクトルデータサンプルセットをベクトルデータサンプル幅ぶんシフトすることと
を行うように構成された少なくとも１つのタップ付き遅延線と、
前記少なくとも１つのタップ付き遅延線は、複数の入力ベクトルデータサンプル選択器をさらに備え、前記複数の入力ベクトルデータサンプル選択器の各々は、前記少なくとも１つのタップ付き遅延線内の前記複数のパイプラインレジスタのうちの１つのパイプラインレジスタに割り当てられ、
ここで、前記複数の入力ベクトルデータサンプル選択器は各々、割り当てられたパイプラインレジスタに、シフトされた入力ベクトルデータサンプルを記憶するために、隣接するパイプラインレジスタに記憶された入力ベクトルデータサンプルと、前記少なくとも１つのベクトルデータファイルからの前記フェッチされた入力ベクトルデータサンプルセットからの入力ベクトルデータサンプルとのうちから選択するように構成され、
前記少なくとも１つのフォーマット変換回路は、
前記複数の処理ステージのうちの処理ステージごとに、前記シフトされた入力ベクトルデータサンプルセットを受信することと、
前記複数の処理ステージのうちの処理ステージごとに、前記シフトされた入力ベクトルデータサンプルセットを、シフトされたフォーマット変換された入力ベクトルデータサンプルセットにフォーマット変換することと、
前記複数の処理ステージのうちの処理ステージごとに、前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを供給することと
を行うように構成される、
前記少なくとも１つの入力データフローパス内に設けられた少なくとも１つの実行ユニットと
を備え、前記少なくとも１つの実行ユニットは、
前記複数の処理ステージのうちの処理ステージごとに、前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス上で、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージのうちの処理ステージごとに、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと
を行うように構成される、ＶＰＥ。
【請求項２】
前記少なくとも１つのベクトルデータファイルは、
前記ベクトル処理動作のために、前記少なくとも１つの入力データフローパスにおいて、前記少なくとも１つのベクトルデータファイルの幅の前記フェッチされた入力ベクトルデータサンプルセットを供給することと、
記憶されるべき、前記少なくとも１つのベクトルデータファイルの前記幅の前記結果として生じる出力ベクトルデータサンプルセットを、前記少なくとも１つの出力データフローパスから受信することと
を行うように構成される、請求項１に記載のＶＰＥ。
【請求項３】
前記少なくとも１つのベクトルデータファイルは、
前記少なくとも１つの入力データフローパス内の少なくとも１つのベクトルデータファイル出力において、前記フェッチされた入力ベクトルデータサンプルセットを供給することと、
前記少なくとも１つの出力データフローパス内の少なくとも１つのベクトルデータファイル入力において、前記結果として生じる出力ベクトルデータサンプルセットを受信することと
を行うようにさらに構成され、
前記少なくとも１つのフォーマット変換回路は、
前記少なくとも１つの入力データフローパス内の少なくとも１つのフォーマット変換回路入力において、前記少なくとも１つのベクトルデータファイルから、インターリーブされた入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの入力データフローパス内の少なくとも１つのフォーマット変換回路出力において、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを供給することと
を行うようにさらに構成され、
前記少なくとも１つの実行ユニットは、
前記少なくとも１つの入力データフローパス内の少なくとも１つの実行ユニット入力において、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス内の前記少なくとも１つの実行ユニット出力において、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと
を行うように構成される、請求項１に記載のＶＰＥ。
【請求項４】
前記少なくとも１つのフォーマット変換回路は、前記少なくとも１つのベクトルデータファイルから、前記少なくとも１つの入力データフローパス上で、前記シフトされた入力ベクトルデータサンプルセットを受信するように構成される、請求項１に記載のＶＰＥ。
【請求項５】
前記少なくとも１つのフォーマット変換回路は、複数の入力ベクトルデータサンプル選択器をさらに備え、それらの各々が、
前記シフトされた入力ベクトルデータサンプルセットからの第１の入力ベクトルデータサンプルと、前記シフトされた入力ベクトルデータサンプルセットからの第２の入力ベクトルデータサンプルとを受信すること、前記第２の入力ベクトルデータサンプルは、前記フェッチされた入力ベクトルデータサンプルセットにおいて前記第１の入力ベクトルデータサンプルに隣接していない、と、
前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを供給するために、前記第１の入力ベクトルデータサンプルと前記第２の入力ベクトルデータサンプルとから選択することと
を行うように構成される、請求項１に記載のＶＰＥ。
【請求項６】
前記少なくとも１つのフォーマット変換回路は、前記符号拡張入力に基づいて前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを符号拡張するように構成された少なくとも１つの符号拡張回路をさらに備える、請求項１に記載のＶＰＥ。
【請求項７】
前記少なくとも１つのフォーマット変換回路は、
前記シフトされた入力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルから再フェッチされることなく、前記シフトされた入力ベクトルデータサンプルセットを、デインターリーブされた入力ベクトルデータサンプルセットにデインターリーブすることによって、前記シフトされた入力ベクトルデータサンプルセットをフォーマット変換することと、
前記少なくとも１つの入力データフローパス上で、前記デインターリーブされた入力ベクトルデータサンプルセットを備える前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを供給することと
を行うように構成された少なくとも１つのデインターリービング回路から構成され、
前記少なくとも１つの実行ユニットは、
前記少なくとも１つの入力データフローパス上で、前記デインターリーブされた入力ベクトルデータサンプルセットを備える前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス上で、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記デインターリーブされた入力ベクトルサンプルセットを備える前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと
を行うように構成される、請求項１に記載のＶＰＥ。
【請求項８】
前記少なくとも１つのフォーマット変換回路は、前記少なくとも１つの実行ユニットによって実行されるベクトル命令に従って、前記少なくとも１つの入力データフローパスのためのプログラム可能なデータパス構成に基づいて、前記少なくとも１つのベクトルデータファイルと前記少なくとも１つの実行ユニットとの間の前記少なくとも１つの入力データフローパス内に選択的に設けられるように構成可能である、請求項１に記載のＶＰＥ。
【請求項９】
前記少なくとも１つのフォーマット変換回路は、前記少なくとも１つの実行ユニットによって実行される次のベクトル命令に従って、前記少なくとも１つの入力データフローパスのための前記プログラム可能なデータパス構成に基づいて、前記少なくとも１つの入力データフローパス内に選択的に設けられるように再構成されるように構成される、請求項８に記載のＶＰＥ。
【請求項１０】
前記少なくとも１つのフォーマット変換回路は、前記少なくとも１つの実行ユニットによって実行される前記ＶＰＥの各クロックサイクルにおいて、前記少なくとも１つの入力データフローパス内に選択的に設けられるように再構成されるように構成される、請求項９に記載のＶＰＥ。
【請求項１１】
前記少なくとも１つのタップ付き遅延線は、
シャドウタップ付き遅延線であって、
前記少なくとも１つの入力データフローパス内の少なくとも１つのベクトルデータファイル出力からの前記フェッチされた入力ベクトルデータサンプルセットを、シャドウの複数のパイプラインレジスタに受信することと、
前記シフトされた入力ベクトルデータサンプルセットを供給するために、プライマリタップ付き遅延線へと、処理ステージごとに、前記シャドウの複数のパイプラインレジスタ内で、前記フェッチされた入力ベクトルデータサンプルセットを前記ベクトルデータサンプル幅ぶんシフトすることと
を行うように構成されたシャドウタップ付き遅延線を備え、
前記プライマリタップ付き遅延線は、前記複数の処理ステージにおける各処理ステージで、前記少なくとも１つの入力データフローパスにおいて前記シフトされた入力ベクトルデータサンプルセットを供給するように構成される、
請求項１に記載のＶＰＥ。
【請求項１２】
前記複数のパイプラインレジスタのうちの複数のグループ化されたパイプラインレジスタに、シフトされた入力ベクトルデータサンプルワードを記憶するために、前記複数の入力ベクトルデータサンプル選択器の各々は、複数のグループ化された隣接するパイプラインレジスタに入力ベクトルデータサンプルワードをまとめて記憶する複数のグループ化された入力ベクトルデータサンプルを選択するように構成される、請求項１に記載のＶＰＥ。
【請求項１３】
前記少なくとも１つのタップ付き遅延線は、前記少なくとも１つの実行ユニットによって実行されるベクトル命令に従って、前記少なくとも１つのタップ付き遅延線のためのプログラム可能な入力データパス構成に基づいて、前記少なくとも１つのベクトルデータファイルと前記少なくとも１つの実行ユニットとの間の前記少なくとも１つの入力データフローパス内に選択的に設けられるように構成可能である、請求項１に記載のＶＰＥ。
【請求項１４】
前記少なくとも１つのタップ付き遅延線は、前記少なくとも１つの実行ユニットによって実行される次のベクトル命令に従って、前記少なくとも１つのタップ付き遅延線のための前記プログラム可能な入力データパス構成に基づいて、前記少なくとも１つの入力データフローパス内に選択的に設けられるように再構成されるように構成される、請求項１３に記載のＶＰＥ。
【請求項１５】
前記少なくとも１つのタップ付き遅延線は、前記少なくとも１つの実行ユニットによって実行される前記ＶＰＥの各クロックサイクルにおいて、前記少なくとも１つの入力データフローパス内に選択的に設けられるように再構成されるように構成される、請求項１４に記載のＶＰＥ。
【請求項１６】
ベクトル処理動作のために入力ベクトルデータサンプルセットのインフライトフォーマット変換を提供するように構成されたベクトル処理エンジン（ＶＰＥ）であって、
少なくとも１つのベクトルデータファイルであって、
前記ベクトル処理動作のために、少なくとも１つの入力データフローパスにおいて、フェッチされた入力ベクトルデータサンプルセットを供給することと、
記憶されるべき、結果として生じる出力ベクトルデータサンプルセットを、少なくとも１つの出力データフローパスから受信することと
を行うように構成された少なくとも１つのベクトルデータファイルと、
少なくとも１つのフォーマット変換回路であって、
前記複数の処理ステージのうちの処理ステージごとに、前記フェッチされた入力ベクトルデータサンプルセットを受信することと、
前記複数の処理ステージのうちの処理ステージごとに、前記フェッチされた入力ベクトルデータサンプルセットを、フォーマット変換された入力ベクトルデータサンプルセットにフォーマット変換することと、
前記複数の処理ステージのうちの処理ステージごとに、前記少なくとも１つの入力データフローパス上で、前記フォーマット変換された入力ベクトルデータサンプルセットを供給することと
を行うように構成された少なくとも１つのフォーマット変換回路と、
少なくとも１つのタップ付き遅延線であって、
前記少なくとも１つのフォーマット変換回路から、前記フォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの入力データフローパスにおいて、前記ベクトル処理動作におけるベクトル処理ステージの数に等しい複数の処理ステージのうちの処理ステージごとに、シフトされたフォーマット変換された入力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージのうちの処理ステージごとに、複数のパイプラインレジスタ内で、前記フォーマット変換された入力ベクトルデータサンプルセットをベクトルデータサンプル幅ぶんシフトすることと
を行うように構成された少なくとも１つのタップ付き遅延線と、
少なくとも１つの実行ユニットであって、
前記複数の処理ステージのうちの処理ステージごとに、前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス上で、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージのうちの処理ステージごとに、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと
を行うように構成された少なくとも１つの実行ユニットと
を備える、ＶＰＥ。
【請求項１７】
前記少なくとも１つの実行ユニットは、前記少なくとも１つの実行ユニットのためのプログラム可能な入力データフローパス構成に基づいて、前記フェッチされた入力ベクトルデータサンプルセットからの異なるビット幅の入力ベクトルデータサンプルを処理するように構成可能である、請求項１に記載のＶＰＥ。
【請求項１８】
ベクトル処理エンジン（ＶＰＥ）において、ベクトル処理動作のために入力ベクトルデータサンプルセットのインフライトフォーマット変換を提供するための装置であって、
前記ベクトル処理動作のために、少なくとも１つの入力データフローパス内の少なくとも１つのベクトルデータファイルから入力ベクトルデータサンプルセットをフェッチするための手段と、
前記入力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルから再フェッチされることなく、フォーマット変換された入力ベクトルデータサンプルセットを供給するために、前記少なくとも１つの入力データフローパス内の少なくとも１つのフォーマット変換回路において、前記入力ベクトルデータサンプルセットをフォーマット変換するための手段と、ここにおいて、前記入力ベクトルデータサンプルセットをフォーマット変換するための前記手段は、ベクトル命令が実行されることに従って、前記フォーマット変換された入力ベクトルデータサンプルセットに対して符号拡張が実行されるべきか否かを示す符号拡張入力セットに基づいて、前記最小の１つのフォーマット変換回路内で、前記入力ベクトルデータサンプルセットを選択的に符号拡張するための手段を備える、
タップ付き遅延線を供給するための手段であって、
前記少なくとも１つのベクトルデータファイルから、前記フォーマット変換された入力ベクトルデータサンプルセットを受信するための手段と、
前記少なくとも１つのフォーマット変換回路への前記少なくとも１つの入力データフローパスにおいて、前記ベクトル処理動作におけるベクトル処理ステージの数に等しい複数の処理ステージのうちの処理ステージごとに、シフトされたフォーマット変換された入力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージのうちの処理ステージごとに、複数のパイプラインレジスタ内で、前記フォーマット変換された入力ベクトルデータサンプルセットをベクトルデータサンプル幅ぶんシフトするための手段と
を含む、タップ付き遅延線を供給するための手段と、
ここにおいて、前記タップ付き遅延線を供給するための前記手段は、複数の入力ベクトルデータサンプル選択器を含み、前記複数の入力ベクトルデータサンプル選択器の各々は、前記少なくとも１つのタップ付き遅延線内の前記複数のパイプラインレジスタのうちの１つのパイプラインレジスタに割り当てられ、
ここで、前記複数の入力ベクトルデータサンプル選択器は、割り当てられたパイプラインレジスタに、シフトされた入力ベクトルデータサンプルを記憶するために、前記少なくとも１つのベクトルデータファイルからの前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットからの入力ベクトルデータサンプルと、隣接するパイプラインレジスタに記憶された入力ベクトルデータサンプルと、のうちから選択するように各々構成される、
少なくとも１つの実行ユニットへの前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを供給するための手段と、
少なくとも１つの出力データフローパスにおいて、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記少なくとも１つの実行ユニットにおいて、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行するための手段と、
前記少なくとも１つのベクトルデータファイルに、前記少なくとも１つの出力データフローパスからの前記結果として生じる出力ベクトルデータサンプルセットを記憶するための手段と
を備える、装置。
【請求項１９】
ベクトル処理エンジン（ＶＰＥ）において、ベクトル処理動作のために入力ベクトルデータサンプルセットのインフライトフォーマット変換を提供するための方法であって、
前記ベクトル処理動作のために、少なくとも１つの入力データフローパスにおいて、少なくとも１つのベクトルデータファイルから入力ベクトルデータサンプルセットをフェッチすることと、
前記少なくとも１つのベクトルデータファイルと前記少なくとも１つの実行ユニットとの間の前記少なくとも１つの入力データフローパス内に設けられた少なくとも１つのタップ付き遅延線への前記少なくとも１つの入力データフローパスにおいて、前記フェッチされた入力ベクトルデータサンプルセットを受信することと、
少なくとも１つのフォーマット変換回路への前記少なくとも１つの入力データフローパスにおいて、前記ベクトル処理動作におけるベクトル処理ステージの数に等しい複数の処理ステージのうちの処理ステージごとに、シフトされた入力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージのうちの処理ステージごとに、複数のパイプラインレジスタ内で、前記フェッチされた入力ベクトルデータサンプルセットをベクトルデータサンプル幅ぶんシフトすることと、
ここにおいて、前記少なくとも１つのタップ付き遅延線は、複数の入力ベクトルデータサンプル選択器をさらに備え、前記複数の入力ベクトルデータサンプル選択器の各々は、前記少なくとも１つのタップ付き遅延線内の前記複数のパイプラインレジスタのうちの１つのパイプラインレジスタに割り当てられ、前記複数の入力ベクトルデータサンプル選択器は各々、割り当てられたパイプラインレジスタにシフトされた入力ベクトルデータサンプルを記憶するために、前記少なくとも１つのベクトルデータファイルからの前記フェッチされた入力ベクトルデータサンプルセットからの入力ベクトルデータサンプルと、隣接するパイプラインレジスタに記憶された入力ベクトルデータサンプルと、のうちから選択するように構成される、
前記少なくとも１つのベクトルデータファイルから、前記少なくとも１つの入力データフローパス上で、前記複数の処理ステージのうちの処理ステージごとに、前記シフトされた入力ベクトルデータサンプルセットを受信することと、
前記入力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルから再フェッチされることなく、シフトされたフォーマット変換された入力ベクトルデータサンプルセットを供給するために、前記少なくとも１つの入力データフローパス内の前記少なくとも１つのフォーマット変換回路において、前記シフトされた入力ベクトルデータサンプルセットをフォーマット変換することと、ここにおいて、前記シフトされた入力ベクトルデータサンプルセットをフォーマット変換することは、ベクトル命令が実行されることに従って、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットに対して符号拡張が実行されるべきか否かを示す符号拡張入力セットに基づいて、前記最小の１つのフォーマット変換回路内で前記シフトされた入力ベクトルデータサンプルセットを選択的に符号拡張することを備える、
少なくとも１つの実行ユニットへの前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを供給することと、
少なくとも１つの出力データフローパスにおいて、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記少なくとも１つの実行ユニットにおいて、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと、
前記少なくとも１つのベクトルデータファイルに、前記少なくとも１つの出力データフローパスからの前記結果として生じる出力ベクトルデータサンプルセットを記憶することと
を備える方法。
【請求項２０】
前記シフトされた入力ベクトルデータサンプルセットからの第１の入力ベクトルデータサンプルと、前記入力ベクトルデータサンプルセットにおいて前記第１の入力ベクトルデータサンプルに隣接していない前記シフトされた入力ベクトルデータサンプルセットからの第２の入力ベクトルデータサンプルとを受信することと、
前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを提供するために、前記第１の入力ベクトルデータサンプルと前記第２の入力ベクトルデータサンプルとから選択することと
をさらに備える、請求項１９に記載の方法。
【請求項２１】
前記少なくとも１つの実行ユニットによって実行される前記ベクトル命令に従って、前記少なくとも１つの入力データフローパスのためのプログラム可能な入力データパス構成に基づいて、前記少なくとも１つのベクトルデータファイルと前記少なくとも１つの実行ユニットとの間の前記少なくとも１つの入力データフローパス内に前記少なくとも１つのフォーマット変換回路を選択的に設けることをさらに備える、請求項１９に記載の方法。
【請求項２２】
前記少なくとも１つの実行ユニットによって実行される次のベクトル命令に従って、前記少なくとも１つの入力データフローパスのための前記プログラム可能な入力データパス構成に基づいて、前記少なくとも１つの入力データフローパス内に選択的に設けられるように前記少なくとも１つのフォーマット変換回路を再構成することをさらに備える、請求項２１に記載の方法。
【請求項２３】
前記少なくとも１つの実行ユニットによって実行される前記ＶＰＥの各クロックサイクルにおいて、前記少なくとも１つの入力データフローパス内に選択的に設けられるように前記少なくともフォーマット変換回路を再構成することを備える、請求項２２に記載の方法。
【請求項２４】
前記少なくとも１つの実行ユニットによって実行される前記ベクトル命令に従って、前記前記少なくとも１つのタップ付き遅延線のためのプログラム可能な入力データパス構成に基づいて、前記少なくとも１つのベクトルデータファイルと前記少なくとも１つの実行ユニットとの間の前記少なくとも１つの入力データフローパス内に、前記少なくとも１つのタップ付き遅延線を選択的に設けることをさらに備える、請求項１９に記載の方法。
【請求項２５】
前記少なくとも１つの実行ユニットによって実行される次のベクトル命令に従って、前記少なくとも１つのタップ付き遅延線のための前記プログラム可能な入力データパス構成に基づいて、前記少なくとも１つの入力データフローパス内に選択的に設けられるように前記少なくとも１つのタップ付き遅延線を再構成することをさらに備える、請求項１９に記載の方法。