【手続補正書】
【提出日】平成30年9月19日(2018.9.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
信号を測定する集積回路（ＩＣ）アセンブリーにおいて、
印加された信号を送信する構成で第１増幅器および第２増幅器を有し、且つ前記第１増幅器の入力端子間に接続した共通抵抗器を介して前記第２増幅器の出力端子を前記第１増幅器の入力端子に接続したパラメトリックピン測定ユニット、
前記パラメトリック測定ユニットの出力に接続され、第１出力および第２出力を有する電圧/電流コンバーター、
前記電圧/電流コンバーターの第１出力に接続された複数のｎチャネルＭＯＳＦＥＴ、
前記電圧/電流コンバーターの第２出力に接続された複数のｐチャネルＭＯＳＦＥＴ、
前記複数のｎチャネルＭＯＳＦＥＴと前記複数のｐチャネルＭＯＳＦＥＴとの間の出力ポートに接続され、バッファリングされた増幅器、および
前記バッファリングされた増幅器の出力に接続された第１抵抗器および第２抵抗器を有する抵抗デバイダーを有し、
前記パラメトリックピン測定ユニットの前記第２増幅器の前記入力端子および前記第１増幅器の前記出力端子での接続の仕方によって、前記信号のより低い低電圧および低電流、並びにより高い高電圧および高電流の測定が可能になることを特徴とする集積回路（ＩＣ）アセンブリー。
【請求項２】
前記第２増幅器の前記正端子に印加電圧が与えられ、かつ前記第２増幅器の前記負端子に前記のバッファリングされた増幅器の出力が印加されたときに、前記パラメトリックピン測定ユニットが印加電圧モードになる請求項１に記載の集積回路（ＩＣ）アセンブリー。
【請求項３】
印加電流を表す電圧が前記第２増幅器の前記正端子に与えられ、かつ前記第２増幅器の前記負端子に前記第１増幅器からの出力が印加されたときに、前記パラメトリックピン測定ユニットが印加電流モードになる請求項１に記載の集積回路（ＩＣ）アセンブリー。
【請求項４】
前記複数のｎチャネルＭＯＳＦＥＴおよび前記複数のｐチャネルＭＯＳＦＥＴが、カレントミラーとして作用する請求項１に記載の集積回路（ＩＣ）アセンブリー。
【請求項５】
前記複数のｎチャネルＭＯＳＦＥＴのうちの少なくとも一つ、および前記複数のｐチャネルＭＯＳＦＥＴのうちの少なくとも一つがゲート‐ドレーン接続されている請求項１に記載の集積回路（ＩＣ）アセンブリー。
【請求項６】
高電流範囲を測定する集積回路（ＩＣ）において、
第１増幅器および第２増幅器を有し、且つ前記第１増幅器の入力端子間に接続した共通抵抗器を介して前記第２増幅器の出力端子を前記第１増幅器の入力端子に接続したパラメトリックピン測定ユニット、
前記パラメトリックピン測定ユニットの出力に接続され、第１出力および第２出力を有する電圧/電流コンバーター、
前記電圧/電流コンバーターの第１出力に接続された複数のｎチャネルＭＯＳＦＥＴ、
前記電圧/電流コンバーターの第２出力に接続された複数のｐチャネルＭＯＳＦＥＴ、
前記複数のｎチャネルＭＯＳＦＥＴと前記複数のｐチャネルＭＯＳＦＥＴとの間の出力ポートに接続され、バッファリングされた増幅器、および
前記バッファリングされた増幅器の出力に接続された第１抵抗器および第２抵抗器を有した抵抗デバイダーであって、前記第２増幅器の前記負端子にフィードバック信号を与える前記抵抗デバイダーを有し、
前記第２増幅器の前記正端子に強制印加電圧（ＶＦＯＲＣＥ）が印加されたときに、前記複数のｎチャネルＭＯＳＦＥＴと前記複数のｐチャネルＭＯＳＦＥＴとの間の前記出力ポートから電流を測定できることを特徴とする集積回路（ＩＣ）。
【請求項７】
前記第２増幅器の前記正端子に加えられた前記強制印加電圧（ＶＦＯＲＣＥ）が、前記抵抗デバイダーからのフィードバック電圧で決定される請求項６に記載の集積回路（ＩＣ）。
【請求項８】
前記抵抗デバイダーからのフィードバック電圧が、前記バッファリングされた増幅器によってバッファリングされてから、抵抗器のデバイダーによって分割された前記出力ポートの電圧によって決定される請求項６に記載の集積回路（ＩＣ）。
【請求項９】
前記電圧/電流コンバーターが、前記パラメトリックピン測定ユニットの出力からの電圧を、前記第１出力を介して前記複数のｎチャネルＭＯＳＦＥＴに流れる第１電流および前記第２出力を介して前記複数のｐチャネルＭＯＳＦＥＴに流れる第２電流に転換する請求項６に記載の集積回路（ＩＣ）。
【請求項１０】
高電圧測定範囲を対象とする集積回路（ＩＣ）において、
第１増幅器および第２増幅器を有し、且つ前記第１増幅器の出力端子を前記第２増幅器の負端子に接続して、さらに前記第１増幅器の入力端子間に接続した共通抵抗器を介して前記第２増幅器の出力端子を前記第１増幅器の入力端子に接続したパラメトリックピン測定ユニット、
前記パラメトリックピン測定ユニットの出力に接続され、第１出力および第２出力を有する電圧/電流コンバーター、
前記電圧/電流コンバーターの第１出力に接続された複数のｎチャネルＭＯＳＦＥＴ、
前記電圧/電流コンバーターの第２出力に接続された複数のｐチャネルＭＯＳＦＥＴ、
前記複数のｎチャネルＭＯＳＦＥＴと前記複数のｐチャネルＭＯＳＦＥＴとの間の出力ポートに接続され、バッファリングされた増幅器、および
前記バッファリングされた増幅器の出力に接続された第１抵抗器および第２抵抗器を有する抵抗デバイダーを有し、
目的の出力電流（ＩＦＯＲＣＥ）を表す電圧を前記第２増幅器の前記正端子に加え、前記パラメトリックピン測定ユニットの出力に強制印加電流を発生し、そして前記複数のｎチャネルＭＯＳＦＥＴおよび前記複数のｐチャネルＭＯＳＦＥＴの間の前記出力ポートから出力電圧を測定できるようにしたことを特徴とする集積回路（ＩＣ）。
【請求項１１】
強制印加電流を発生するために加えた前記電圧（ＩＦＯＲＣＥ）が、前記第１増幅器の前記出力端子からの前記フィードバック電圧ＭＩ_ＯＵＴに依存する請求項１０に記載の集積回路（ＩＣ）。
【請求項１２】
前記抵抗デバイダーからの前記フィードバック電圧ＥＸＴ_ＳＥＮＳＥが、前記バッファリングされた増幅器によってバッファリングされて抵抗器のデバイダーによって分割される前記出力ポートにおける前記電圧によって、決定される請求項１０に記載の集積回路（ＩＣ）。
【請求項１３】
前記電圧/電流コンバーターが、前記パラメトリックピン測定ユニットの出力からの電圧を、前記第１出力を介して前記複数のｎチャネルＭＯＳＦＥＴに流れる第１電流および前記第２出力を介して前記複数のｐチャネルＭＯＳＦＥＴに流れる第２電流に転換する請求項１０に記載の集積回路（ＩＣ）。
【請求項１４】
前記パラメトリックピン測定ユニットの出力からの電圧が高くなるに従って、前記第１電流が増加し、前記複数のｎチャネルＭＯＳＦＥＴに流れる電流が増加する請求項１０に記載の集積回路（ＩＣ）。
【請求項１５】
前記パラメトリックピン測定ユニットの出力からの電圧が低くなるに従って、前記第２電流が増加し、前記複数のｐチャネルＭＯＳＦＥＴに流れる電流が増加する請求項１０に記載の集積回路（ＩＣ）。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
本発明は従来の低電圧であるにもかかわらず、高集積度ＰＰＭＵを利用する。この集積度は、他の自動試験装置チップでは実現できている。自動試験装置などの自動試験装置チップで現在管理可能な場合よりも高い電圧を必要とする用途での使用を目的として、本発明は、最小限の回路を付加して、限られた個数のピンに高電圧ＰＰＭＵ機能を付与する作用効果を実現するものである。この高電圧ＰＰＭＵの場合、電圧を正確に強制印加し（ｆｏｒｃｅ）、電流を測定する必要があり、また逆に電流を正確に強制印加し、電圧を測定する必要がある。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
Ｖ/Ｉ（Ｖ  ｔｏ  Ｉ：電圧電流変換）コンバーター
電圧/電流コンバーター（Ｖ/Ｉコンバーター：Ｖ  ｔｏ  Ｉ ｃｏｎｖｅｒｔｅｒ：電圧―電流変換器）は、集積ＰＰＭＵの電圧出力ＤＯＵＴを取得し、これを一対の電流Ｉ１およびＩ２に転換する。電流については、以下のようにＤＯＵＴによって定義する
ＤＯＵＴ＜＝０Ｖ、Ｉ１＝ＩＱ（なお、ＩＱは最小零入力電流（ｍｉｎｉｍａｌ  ｑｕｉｅｓｃｅｎｔ  ｃｕｒｒｅｎｔ：最小消費電流）である）
Ｉ２＝ＤＯＵＴ/Ｒ＋ＩＱ
ＤＯＵＴ＞＝０、Ｉ２＝ＩＱ
Ｉ１＝ＤＯＵＴ/Ｒ＋ＩＱ（なお、Ｒについては、最大目的出力電流を与えるように設定する）