【手続補正書】
【提出日】平成30年7月20日(2018.7.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ワイヤレス通信において送信するための波形を生成するための方法であって、
複数のビットを取得することと、
複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントに前記複数のビットをマッピングすることと、
複数のＮ位相シフトキーイングコンスタレーションポイントを生成するために前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイント上でトレリスコーディングを実行することと、ここで、Ｎ＝８であり、前記トレリスコーディングを実行することは、前記複数のＮ位相シフトキーングコンスタレーションポイントを生成するために、前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントの中の３つの連続したオフセットバイナリ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて、３つの可能なＮ位相シフトキーイングコンスタレーションポイントのうちの１つに前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントをマッピングすることを備える、
前記複数のＮ位相シフトキーングコンスタレーションポイントに少なくとも部分的に基づいて、波形の複数のセグメントを生成することと、
前記波形を生成するために、前記複数のセグメント間の１つ以上の境界において少なくとも信号位相領域中で重畳加算を実行することと、
前記波形を送信することと
を備える、方法。
【請求項２】
前記重畳加算を実行することは、前記複数のセグメント間の前記１つ以上の境界において信号位相に窓関数を適用することを備える、請求項１に記載の方法。
【請求項３】
前記波形の前記複数のセグメントを生成することは、前記複数のＮ位相シフトキーイングコンスタレーションポイントをスケーリングすることを備える、請求項１に記載の方法。
【請求項４】
前記波形の前記複数のセグメントを生成することは、前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することを備える、請求項３に記載の方法。
【請求項５】
前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することは、前記複数のＮ位相シフトキーイングコンスタレーションポイント上で離散フーリエ変換または逆高速フーリエ変換のうちの少なくとも１つを実行することを備える、請求項４に記載の方法。
【請求項６】
トレリスコーディングを実行することは、前記複数のビット中の最後のビットのためにＮ位相シフトキーイングコンスタレーションポイントを生成する際に、前記複数のビット中の最初のビットの前記オフセットバイナリ位相シフトキーイングコンスタレーションポイントを使用することをさらに備える、請求項１に記載の方法。
【請求項７】
前記複数のビットは、シングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボルに対応する、請求項１に記載の方法。
【請求項８】
前記波形をアナログ信号に変換することをさらに備え、前記波形を送信することは、前記アナログ信号を送信することを備える、請求項１に記載の方法。
【請求項９】
前記複数のセグメント間の前記１つ以上の境界において少なくとも信号強度領域中で別の重畳加算を実行することをさらに備える、請求項１に記載の方法。
【請求項１０】
ワイヤレス通信において送信するための波形を生成するための装置であって、
トランシーバと、
ワイヤレスネットワークにおいて信号を前記トランシーバを介して通信するためのバスを介して前記トランシーバと通信可能に結合された少なくとも１つのプロセッサと、
前記バスを介して前記トランシーバおよび／または前記少なくとも１つのプロセッサに通信可能に結合されたメモリとを備え、
前記少なくとも１つのプロセッサは、
複数のビットを取得することと、
複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントに前記複数のビットをマッピングすることと、
複数のＮ位相シフトキーイングコンスタレーションポイントを生成するために前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイント上でトレリスコーディングを実行することと、ここで、Ｎ＝８であり、前記少なくとも１つのプロセッサは、前記複数のＮ位相シフトキーングコンスタレーションポイントを生成するために、前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントの中の３つの連続したオフセットバイナリ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて、少なくとも部分的に、３つの可能なＮ位相シフトキーイングコンスタレーションポイントのうちの１つに前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントをマッピングすることによって前記トレリスコーディングを実行するように動作可能である、
前記複数のＮ位相シフトキーングコンスタレーションポイントに少なくとも部分的に基づいて、波形の複数のセグメントを生成することと、
前記波形を生成するために、前記複数のセグメント間の１つ以上の境界において少なくとも信号位相領域中で重畳加算を実行することと、
前記トランシーバを介して前記波形を送信することと
を行うように動作可能である、装置。
【請求項１１】
前記少なくとも１つのプロセッサは、前記複数のセグメント間の前記１つ以上の境界において信号位相に窓関数を適用することによって前記重畳加算を実行するように動作可能である、請求項１０に記載の装置。
【請求項１２】
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをスケーリングすることよって前記波形の前記複数のセグメントを生成するように動作可能である、請求項１０に記載の装置。
【請求項１３】
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することによって前記波形の前記複数のセグメントを生成するように動作可能である、請求項１２に記載の装置。
【請求項１４】
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイント上で離散フーリエ変換または逆高速フーリエ変換のうちの少なくとも１つを実行することによって前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形するように動作可能である、請求項１３に記載の装置。
【請求項１５】
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のビット中の最後のビットのためにＮ位相シフトキーイングコンスタレーションポイントを生成する際に、前記複数のビット中の最初のビットの前記オフセットバイナリ位相シフトキーイングコンスタレーションポイントを使用することによって、トレリスコーディングを実行するようにさらに動作可能である、請求項１０に記載の装置。
【請求項１６】
前記複数のビットは、シングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボルに対応する、請求項１０に記載の装置。
【請求項１７】
前記少なくとも１つのプロセッサは、前記波形をアナログ信号に変換するようにさらに動作可能であり、前記少なくとも１つのプロセッサは、前記アナログ信号を送信することによって前記波形を送信するように動作可能である、請求項１０に記載の装置。
【請求項１８】
前記少なくとも１つのプロセッサは、前記複数のセグメント間の前記１つ以上の境界において少なくとも信号強度領域中で別の重畳加算を実行するようにさらに動作可能である、請求項１０に記載の装置。
【請求項１９】
ワイヤレス通信において送信するための波形を生成するための装置であって、
複数のビットを取得するための手段と、
複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントに前記複数のビットをマッピングするための手段と、
複数のＮ位相シフトキーイングコンスタレーションポイントを生成するために前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイント上でトレリスコーディングを実行するための手段と、ここで、Ｎ＝８であり、前記トレリスコーディングを実行するための前記手段は、前記複数のＮ位相シフトキーングコンスタレーションポイントを生成するために、前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントの中の３つの連続したオフセットバイナリ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて、少なくとも部分的に、３つの可能なＮ位相シフトキーイングコンスタレーションポイントのうちの１つに前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントをマッピングすることによって前記トレリスコーディングを実行する、
前記複数のＮ位相シフトキーングコンスタレーションポイントに少なくとも部分的に基づいて、波形の複数のセグメントを生成するための手段と、
前記波形を生成するために、前記複数のセグメント間の１つ以上の境界において少なくとも信号位相領域中で重畳加算を実行するための手段と、
前記波形を送信するための手段と
を備える、装置。
【請求項２０】
実行するための前記手段は、前記複数のセグメント間の前記１つ以上の境界において信号位相に窓関数を適用することによって前記重畳加算を実行する、請求項１９に記載の装置。
【請求項２１】
生成するための前記手段は、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをスケーリングすることによって前記波形の前記複数のセグメントを生成する、請求項１９に記載の装置。
【請求項２２】
生成するための前記手段は、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することによって前記波形の前記複数のセグメントを生成する、請求項２１に記載の装置。
【請求項２３】
生成するための前記手段は、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイント上で離散フーリエ変換または逆高速フーリエ変換のうちの少なくとも１つを実行することによって前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形する、請求項２２に記載の装置。
【請求項２４】
前記トレリスコーディングを実行するための前記手段は、少なくとも部分的に、前記複数のビット中の最後のビットのためにＮ位相シフトキーイングコンスタレーションポイントを生成する際に、前記複数のビット中の最初のビットの前記オフセットバイナリ位相シフトキーイングコンスタレーションポイントを使用することによって、トレリスコーディングをさらに実行する、請求項１９に記載の装置。
【請求項２５】
前記複数のビットは、シングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボルに対応する、請求項１９に記載の装置。
【請求項２６】
前記波形をアナログ信号に変換するための手段をさらに備え、送信するための前記手段は、前記波形を前記アナログ信号として送信する、請求項１９に記載の装置。
【請求項２７】
実行するための前記手段は、前記複数のセグメント間の前記１つ以上の境界において少なくとも信号強度領域中で別の重畳加算をさらに実行する、請求項１９に記載の装置。
【請求項２８】
ワイヤレス通信において送信するための波形を生成するためのコンピュータ実行可能なコードを備える非一時的なコンピュータ可読記憶媒体であって、前記コードは、
複数のビットを取得するためのコードと、
複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントに前記複数のビットをマッピングするためのコードと、
複数のＮ位相シフトキーイングコンスタレーションポイントを生成するために前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイント上でトレリスコーディングを実行するためのコードと、ここで、Ｎ＝８であり、前記トレリスコーディングを実行するための前記コードは、前記複数のＮ位相シフトキーングコンスタレーションポイントを生成するために、前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントの中の３つの連続したオフセットバイナリ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて、少なくとも部分的に、３つの可能なＮ位相シフトキーイングコンスタレーションポイントのうちの１つに前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントをマッピングすることによって前記トレリスコーディングを実行する、
前記複数のＮ位相シフトキーングコンスタレーションポイントに少なくとも部分的に基づいて、波形の複数のセグメントを生成するためのコードと、
前記波形を生成するために、前記複数のセグメント間の１つ以上の境界において少なくとも信号位相領域中で重畳加算を実行するためのコードと、
前記波形を送信するためのコードと
を備える、非一時的なコンピュータ可読記憶媒体。
【請求項２９】
実行するための前記コードは、前記複数のセグメント間の前記１つ以上の境界において信号位相に窓関数を適用することによって前記重畳加算を実行する、請求項２８に記載の非一時的なコンピュータ可読記憶媒体。
【請求項３０】
生成するための前記コードは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをスケーリングすることによって前記波形の前記複数のセグメントを生成する、請求項２８に記載の非一時的なコンピュータ可読記憶媒体。
【請求項３１】
生成するための前記コードは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することによって前記波形の前記複数のセグメントを生成する、請求項３０に記載の非一時的なコンピュータ可読記憶媒体。
【請求項３２】
生成するための前記コードは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイント上で離散フーリエ変換または逆高速フーリエ変換のうちの少なくとも１つを実行することによって前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形する、請求項３１に記載の非一時的なコンピュータ可読記憶媒体。
【請求項３３】
前記トレリスコーディングを実行するための前記コードは、少なくとも部分的に、前記複数のビット中の最後のビットのためにＮ位相シフトキーイングコンスタレーションポイントを生成する際に、前記複数のビット中の最初のビットの前記オフセットバイナリ位相シフトキーイングコンスタレーションポイントを使用することによってトレリスコーディングをさらに実行する、請求項２８に記載の非一時的なコンピュータ可読記憶媒体。
【請求項３４】
前記複数のビットは、シングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボルに対応する、請求項２８に記載の非一時的なコンピュータ可読記憶媒体。
【請求項３５】
前記波形をアナログ信号に変換するためのコードをさらに備え、送信するための前記コードは、前記波形を前記アナログ信号として送信する、請求項２８に記載の非一時的なコンピュータ可読記憶媒体。
【請求項３６】
実行するための前記コードは、前記パルス成形されたＮ位相シフトキーイングコンスタレーションポイント上の少なくとも信号強度領域中で別の重畳加算をさらに実行する、請求項２８に記載の非一時的なコンピュータ可読記憶媒体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
[0071]  先の説明は、いかなる当業者であっても、本明細書で説明された様々な態様を実現することを可能にするように提供される。これらの態様への様々な修正は、当業者にとって容易に明らかとなり、本明細書で定義された一般的な原理は、他の態様に適用され得る。従って、請求項は、本明細書に示される態様に限定されるように意図されておらず、請求項の文言と一貫する全範囲であると認められるべきであり、ここで、単数の要素への参照は、そのように明確に述べられていない限りは「１つおよび１つのみ」を意味するように意図されず、むしろ「１つ以上」を意味するように意図される。そうではないと明確に記載されていない限り、用語「いくつかの」は、１つ以上を意味する。項目のリスト「のうちの少なくとも１つ」に関する表現は、単一の要素を含む、それらの項目のうちの任意の組み合わせを指す。一例として、「ａ、ｂ、またはｃのうちの少なくとも１つ」は、ａ；ｂ；ｃ；ａおよびｂ；ａおよびｃ；ｂおよびｃ；およびａ、ｂおよびｃをカバーすることを意図する。当業者には既知の、または後に既知となる本明細書に説明された様々な態様の要素に対する全ての構造的および機能的な均等物は、参照により本明細書に明確に組み込まれ、特許請求の範囲により包含されるように意図されている。さらに、本明細書で開示されたものはいずれも、特許請求の範囲において明示的に記載されているかどうかにかかわらず、公共に捧げられるように意図されていない。特許請求の範囲の要素はいずれも、その要素が「〜のための手段」というフレーズを使用して明示的に記載されていない限り、または、方法の請求項の場合には、その要素が「〜するためのステップ」というフレーズを使用して記載されていない限り、米国特許法第１１２条（ｆ）の規定の下に解釈されるものではない。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
ワイヤレス通信において送信するための波形を生成するための方法であって、
波形の複数のセグメントを生成することと、
前記複数のセグメント間の１つ以上の境界において少なくとも位相領域中で重畳加算を実行することと、
前記波形を送信することと
を備える、方法。
［Ｃ２］
前記複数のセグメントは、基準信号または複数のビットのうちの少なくとも１つに対応する、Ｃ１に記載の方法。
［Ｃ３］
複数のビットを取得することと、
複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントに前記複数のビットをマッピングすることと、
複数のＮ位相シフトキーイングコンスタレーションポイントを生成するために前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイント上でトレリスコーディングを実行することと、ここで、Ｎは、２よりも大きい、
をさらに備え、前記波形の前記複数のセグメントを生成することは、前記複数のＮ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づく、Ｃ１に記載の方法。
［Ｃ４］
前記波形の前記複数のセグメントを生成することは、前記複数のＮ位相シフトキーイングコンスタレーションポイントをスケーリングすることを備える、Ｃ３に記載の方法。
［Ｃ５］
前記波形の前記複数のセグメントを生成することは、前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することを備える、Ｃ４に記載の方法。
［Ｃ６］
前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することは、前記複数のＮ位相シフトキーイングコンスタレーションポイント上で離散フーリエ変換または逆高速フーリエ変換のうちの少なくとも１つを実行することを備える、Ｃ５に記載の方法。
［Ｃ７］
トレリスコーディングを実行することは、前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントの中の３つの連続したオフセットバイナリ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて、３つの可能なＮ位相シフトキーイングコンスタレーションポイントのうちの１つに前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントをマッピングすることを備える、Ｃ３に記載の方法。
［Ｃ８］
Ｎ＝８である、Ｃ７に記載の方法。
［Ｃ９］
トレリスコーディングを実行することは、前記複数のビット中の最後のビットのためにＮ位相シフトキーイングコンスタレーションポイントを生成する際に、前記複数のビット中の最初のビットのオフセットバイナリ位相シフトキーイングコンスタレーションポイントを使用することを備える、Ｃ３に記載の方法。
［Ｃ１０］
前記複数のビットは、シングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボルに対応する、Ｃ３に記載の方法。
［Ｃ１１］
前記波形をアナログ信号に変換することをさらに備え、前記波形を送信することは、前記アナログ信号を送信することを備える、Ｃ１に記載の方法。
［Ｃ１２］
前記複数のセグメント間の前記１つ以上の境界において少なくとも信号強度領域中で別の重畳加算を実行することをさらに備える、Ｃ１に記載の方法。
［Ｃ１３］
ワイヤレス通信において送信するための波形を生成するための装置であって、
トランシーバと、
ワイヤレスネットワークにおいて信号を通信するためのバスを介して前記トランシーバと通信可能に結合された少なくとも１つのプロセッサと、
前記バスを介して前記トランシーバおよび／または前記少なくとも１つのプロセッサに通信可能に結合されたメモリとを備え、
前記少なくとも１つのプロセッサは、
波形の複数のセグメントを生成することと、
前記複数のセグメント間の１つ以上の境界において少なくとも位相領域中で重畳加算を実行することと、
前記トランシーバを介して前記波形を送信することと
を行うように動作可能である、装置。
［Ｃ１４］
前記複数のセグメントは、基準信号または複数のビットのうちの少なくとも１つに対応する、Ｃ１３に記載の装置。
［Ｃ１５］
前記少なくとも１つのプロセッサは、
複数のビットを取得することと、
複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントに前記複数のビットをマッピングすることと、
複数のＮ位相シフトキーイングコンスタレーションポイントを生成するために前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイント上でトレリスコーディングを実行することと、ここで、Ｎは、２よりも大きい、
を行うようにさらに動作可能であり、
前記少なくとも１つのプロセッサは、前記複数のＮ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて前記波形の前記複数のセグメントを生成するように構成される、Ｃ１３に記載の装置。
［Ｃ１６］
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをスケーリングすることよって前記波形の前記複数のセグメントを生成するように動作可能である、Ｃ１５に記載の装置。
［Ｃ１７］
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することによって前記波形の前記複数のセグメントを生成するように動作可能である、Ｃ１６に記載の装置。
［Ｃ１８］
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイント上で離散フーリエ変換または逆高速フーリエ変換のうちの少なくとも１つを実行することによって前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形するように動作可能である、Ｃ１７に記載の装置。
［Ｃ１９］
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントの中の３つの連続したオフセットバイナリ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて、３つの可能なＮ位相シフトキーイングコンスタレーションポイントのうちの１つに前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントをマッピングすることによってトレリスコーディングを実行するように動作可能である、Ｃ１５に記載の装置。
［Ｃ２０］
Ｎ＝８である、Ｃ１９に記載の装置。
［Ｃ２１］
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のビット中の最後のビットのためにＮ位相シフトキーイングコンスタレーションポイントを生成する際に、前記複数のビット中の最初のビットのオフセットバイナリ位相シフトキーイングコンスタレーションポイントを使用することによって、トレリスコーディングを実行するように動作可能である、Ｃ１５に記載の装置。
［Ｃ２２］
前記複数のビットは、シングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボルに対応する、Ｃ１５に記載の装置。
［Ｃ２３］
前記少なくとも１つのプロセッサは、前記波形をアナログ信号に変換するようにさらに動作可能であり、前記少なくとも１つのプロセッサは、前記アナログ信号を送信することによって前記波形を送信するように動作可能である、Ｃ１３に記載の装置。
［Ｃ２４］
前記少なくとも１つのプロセッサは、前記複数のセグメント間の前記１つ以上の境界において少なくとも信号強度領域中で別の重畳加算を実行するようにさらに動作可能である、Ｃ１３に記載の装置。
［Ｃ２５］
ワイヤレス通信において送信するための波形を生成するための装置であって、
波形の複数のセグメントを生成するための手段と、
前記複数のセグメント間の１つ以上の境界において少なくとも位相領域中で重畳加算を実行するための手段と、
前記波形を送信するための手段と
を備える、装置。
［Ｃ２６］
前記複数のセグメントは、基準信号または複数のビットのうちの少なくとも１つに対応する、Ｃ２５に記載の装置。
［Ｃ２７］
複数のビットを取得するための手段と、
複数のオフセットバイナリ位相シフトキーングコンスタレーションポイントに前記複数のビットをマッピングするための手段と、
複数のＮ位相シフトキーイングコンスタレーションポイントを生成するために前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイント上でトレリスコーディングを実行するための手段と、ここで、Ｎは、２よりも大きい、
をさらに備え、生成するための前記手段は、前記複数のＮ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて前記波形の前記複数のセグメントを生成する、Ｃ２５に記載の装置。
［Ｃ２８］
生成するための前記手段は、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをスケーリングすることによって前記波形の前記複数のセグメントを生成する、Ｃ２７に記載の装置。
［Ｃ２９］
生成するための前記手段は、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することによって前記波形の前記複数のセグメントを生成する、Ｃ２７に記載の装置。
［Ｃ３０］
生成するための前記手段は、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイント上で離散フーリエ変換または逆高速フーリエ変換のうちの少なくとも１つを実行することによって前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形する、Ｃ２９に記載の装置。
［Ｃ３１］
実行するための前記手段は、少なくとも部分的に、前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントの中の３つの連続したオフセットバイナリ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて、３つの可能なＮ位相シフトキーイングコンスタレーションポイントのうちの１つに前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントをマッピングすることによってトレリスコーディングを実行する、Ｃ２７に記載の装置。
［Ｃ３２］
Ｎ＝８である、Ｃ３１に記載の装置。
［Ｃ３３］
実行するための前記手段は、少なくとも部分的に、前記複数のビット中の最後のビットのためにＮ位相シフトキーイングコンスタレーションポイントを生成する際に、前記複数のビット中の最初のビットのオフセットバイナリ位相シフトキーイングコンスタレーションポイントを使用することによって、トレリスコーディングを実行する、Ｃ２７に記載の装置。
［Ｃ３４］
前記複数のビットは、シングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボルに対応する、Ｃ２７に記載の装置。
［Ｃ３５］
前記波形をアナログ信号に変換するための手段を更に備え、送信するための前記手段は、前記波形を前記アナログ信号として送信する、Ｃ２５に記載の装置。
［Ｃ３６］
実行するための前記手段は、前記複数のセグメント間の前記１つ以上の境界において少なくとも信号強度領域中で別の重畳加算をさらに実行する、Ｃ２５に記載の装置。
［Ｃ３７］
ワイヤレス通信において送信するための波形を生成するためのコンピュータ実行可能なコードを備えるコンピュータ可読記憶媒体であって、前記コードは、
波形の複数のセグメントを生成するためのコードと、
前記複数のセグメント間の１つ以上の境界において少なくとも位相領域中で重畳加算を実行するためのコードと、
前記波形を送信するためのコードと
を備える、コンピュータ可読記憶媒体。
［Ｃ３８］
前記複数のセグメントは、基準信号または複数のビットのうちの少なくとも１つに対応する、Ｃ３７に記載のコンピュータ可読記憶媒体。
［Ｃ３９］
複数のビットを取得するためのコードと、
複数のオフセットバイナリ位相シフトキーングコンスタレーションポイントに前記複数のビットをマッピングするためのコードと、
複数のＮ位相シフトキーイングコンスタレーションポイントを生成するために前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイント上でトレリスコーディングを実行するためのコードと、ここで、Ｎは、２よりも大きい、
をさらに備え、生成するための前記コードは、前記複数のＮ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて前記波形の前記複数のセグメントを生成する、Ｃ３７に記載のコンピュータ可読記憶媒体。
［Ｃ４０］
生成するための前記コードは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをスケーリングすることによって前記波形の前記複数のセグメントを生成する、Ｃ３９に記載のコンピュータ可読記憶媒体。
［Ｃ４１］
生成するための前記コードは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することによって前記波形の前記複数のセグメントを生成する、Ｃ３９に記載のコンピュータ可読記憶媒体。
［Ｃ４２］
生成するための前記コードは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイント上で離散フーリエ変換または逆高速フーリエ変換のうちの少なくとも１つを実行することによって前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形する、Ｃ４１に記載のコンピュータ可読記憶媒体。
［Ｃ４３］
実行するための前記コードは、少なくとも部分的に、前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントの中の３つの連続したオフセットバイナリ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて、３つの可能なＮ位相シフトキーイングコンスタレーションポイントのうちの１つに前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントをマッピングすることによってトレリスコーディングを実行する、Ｃ３９に記載のコンピュータ可読記憶媒体。
［Ｃ４４］
Ｎ＝８である、Ｃ４３に記載のコンピュータ可読記憶媒体。
［Ｃ４５］
実行するための前記コードは、少なくとも部分的に、前記複数のビット中の最後のビットのためにＮ位相シフトキーイングコンスタレーションポイントを生成する際に、前記複数のビット中の最初のビットのオフセットバイナリ位相シフトキーイングコンスタレーションポイントを使用することによってトレリスコーディングを実行する、Ｃ３９に記載のコンピュータ可読記憶媒体。
［Ｃ４６］
前記複数のビットは、シングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボルに対応する、Ｃ３９に記載のコンピュータ可読記憶媒体。
［Ｃ４７］
前記波形をアナログ信号に変換するためのコードをさらに備え、送信するための前記コードは、前記波形を前記アナログ信号として送信する、Ｃ３７に記載のコンピュータ可読記憶媒体。
［Ｃ４８］
実行するための前記コードは、前記パルス成形されたＮ位相シフトキーイングコンスタレーションポイント上の少なくとも信号強度領域中で別の重畳加算をさらに実行する、Ｃ３７に記載のコンピュータ可読記憶媒体。