【手続補正書】
【提出日】平成30年1月4日(2018.1.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
システムオンチップ(SoC)用のメモリを拡張するための方法であって、
拡張バスを介してシステムオンチップ(SoC)に電気的に結合された拡張可能メモリソケット内に装着されるメモリカードを検出するステップであって、前記メモリカードが第1の揮発性メモリデバイスを含む、ステップと、
前記メモリカードの検出に応答して、前記第1の揮発性メモリデバイスに関連する第1の仮想メモリ空間と、高性能メモリバスを介して前記SoCに電気的に結合された第2の揮発性メモリデバイスに関連する第2の仮想メモリ空間とを含む、拡張仮想メモリマップを構成するステップと、
前記第2の仮想メモリ空間に関連する、ハードウェアリソースのみに割り当てられた1つまたは複数の周辺イメージを、前記第1の仮想メモリ空間の第1の部分に再配置するステップと、
前記第1の仮想メモリ空間の第2の部分を、前記第2の仮想メモリ空間に関連するスワップ動作を実行するためのブロックデバイスとして構成するステップと
を含む、方法。
【請求項２】
前記拡張バスが、周辺構成要素相互接続エクスプレス(PCIE)バスを含む、請求項1に記載の方法。
【請求項３】
前記拡張バスが、直接メモリアクセスバスを含む、請求項1に記載の方法。
【請求項４】
前記第1および第2の揮発性メモリデバイスが、ダイナミックランダムアクセスメモリ(DRAM)を含む、請求項1に記載の方法。
【請求項５】
前記メモリカードが、前記拡張可能メモリソケットから取外し可能である、請求項1に記載の方法。
【請求項６】
前記SoCならびに第1および第2の揮発性メモリデバイスが、ポータブル通信デバイスにおいて実装される、請求項1に記載の方法。
【請求項７】
前記SoCおよび前記第2の揮発性メモリデバイスが無線周波数(RF)シールドの下に配置され、前記第1の揮発性メモリデバイスが前記RFシールドから離れて配置される、請求項6に記載の方法。
【請求項８】
システムオンチップ(SoC)に関連するシステムメモリを拡張するためのシステムであって、
拡張バスを介してシステムオンチップ(SoC)に電気的に結合された拡張可能メモリソケット内に装着されるメモリカードを検出するための手段であって、前記メモリカードが第1の揮発性メモリデバイスを含む、手段と、
前記メモリカードの検出に応答して、前記第1の揮発性メモリデバイスに関連する第1の仮想メモリ空間と、高性能メモリバスを介して前記SoCに電気的に結合された第2の揮発性メモリデバイスに関連する第2の仮想メモリ空間とを含む、拡張仮想メモリマップを構成するための手段と、
前記第2の仮想メモリ空間に関連する、ハードウェアリソースのみに割り当てられた1つまたは複数の周辺イメージを、前記第1の仮想メモリ空間の第1の部分に再配置するための手段と、
前記第1の仮想メモリ空間の第2の部分を、前記第2の仮想メモリ空間に関連するスワップ動作を実行するためのブロックデバイスとして構成するための手段と
を含む、システム。
【請求項９】
前記拡張可能メモリソケット内に装着される前記メモリカードを検出するための前記手段が、前記SoC上に配置された周辺構成要素相互接続エクスプレス(PCIE)コントローラを含む、請求項8に記載のシステム。
【請求項１０】
前記拡張バスが、直接メモリアクセスバスを含む、請求項8に記載のシステム。
【請求項１１】
前記第1および第2の揮発性メモリデバイスが、ダイナミックランダムアクセスメモリ(DRAM)を含む、請求項8に記載のシステム。
【請求項１２】
前記メモリカードが、前記拡張可能メモリソケットから取外し可能である、請求項8に記載のシステム。
【請求項１３】
前記SoCならびに第1および第2の揮発性メモリデバイスが、ポータブル通信デバイスにおいて実装される、請求項8に記載のシステム。
【請求項１４】
前記SoCおよび前記第2の揮発性メモリデバイスが無線周波数(RF)シールドの下に配置され、前記拡張可能メモリソケットが前記RFシールドから離れて配置される、請求項13に記載のシステム。
【請求項１５】
メモリ内で具現化され、かつシステムオンチップ(SoC)に関連するメモリを拡張するためのプロセッサによって実行可能なコンピュータプログラムであって、
拡張バスを介してシステムオンチップ(SoC)に電気的に結合された拡張可能メモリソケット内に装着されるメモリカードを検出することであって、前記メモリカードが第1の揮発性メモリデバイスを含む、検出することと、
前記メモリカードの検出に応答して、前記第1の揮発性メモリデバイスに関連する第1の仮想メモリ空間と、高性能メモリバスを介して前記SoCに電気的に結合された第2の揮発性メモリデバイスに関連する第2の仮想メモリ空間とを含む、拡張仮想メモリマップを構成することと、
前記第2の仮想メモリ空間に関連する、ハードウェアリソースのみに割り当てられた1つまたは複数の周辺イメージを、前記第1の仮想メモリ空間の第1の部分に再配置することと、
前記第1の仮想メモリ空間の第2の部分を、前記第2の仮想メモリ空間に関連するスワップ動作を実行するためのブロックデバイスとして構成することと
を行うように構成された論理を含む、コンピュータプログラム。
【請求項１６】
前記拡張バスが、周辺構成要素相互接続エクスプレス(PCIE)バスを含む、請求項15に記載のコンピュータプログラム。
【請求項１７】
前記拡張バスが、直接メモリアクセスバスを含む、請求項15に記載のコンピュータプログラム。
【請求項１８】
前記第1および第2の揮発性メモリデバイスが、ダイナミックランダムアクセスメモリ(DRAM)を含む、請求項15に記載のコンピュータプログラム。
【請求項１９】
前記メモリカードが、前記拡張可能メモリソケットから取外し可能である、請求項15に記載のコンピュータプログラム。
【請求項２０】
前記SoCならびに第1および第2の揮発性メモリデバイスが、ポータブル通信デバイスにおいて実装される、請求項15に記載のコンピュータプログラム。
【請求項２１】
前記SoCおよび前記第2の揮発性メモリデバイスが無線周波数(RF)シールドの下に配置され、前記第1の揮発性メモリデバイスが前記RFシールドから離れて配置される、請求項20に記載のコンピュータプログラム。
【請求項２２】
システムオンチップ(SoC)用のメモリを拡張するためのシステムであって、
高性能メモリバスを介して第1の揮発性メモリデバイスに電気的に結合されたシステムオンチップ(SoC)と、
拡張バスを介して前記SoCに電気的に結合された拡張可能メモリソケットと
を含み、
前記SoCは、
前記拡張可能メモリソケット内に装着されるメモリカードを検出することであって、前記メモリカードが第2の揮発性メモリデバイスを含む、検出することと、
前記メモリカードの検出に応答して、前記第1の揮発性メモリデバイスに関連する第1の仮想メモリ空間と、前記第2の揮発性メモリデバイスに関連する第2の仮想メモリ空間とを含む、拡張仮想メモリマップを構成することと、
前記第2の仮想メモリ空間に関連する、ハードウェアリソースのみに割り当てられた1つまたは複数の周辺イメージを、前記第1の仮想メモリ空間の第1の部分に再配置することと、
前記第2の仮想メモリ空間の第2の部分を、前記第2の仮想メモリ空間に関連するスワップ動作を実行するためのブロックデバイスとして構成することと
を行うように構成されたプロセッサを含む、
システム。
【請求項２３】
前記SoCならびに前記第1および第2の揮発性メモリデバイスが、ポータブル通信デバイス内に存在する、請求項22に記載のシステム。
【請求項２４】
前記SoCおよび前記第1の揮発性メモリデバイスが、無線周波数(RF)シールドの下に配置される、請求項23に記載のシステム。
【請求項２５】
前記拡張可能メモリソケットが、前記RFシールドから離れて配置される、請求項24に記載のシステム。
【請求項２６】
前記ポータブル通信デバイスが、モバイルフォン、タブレットコンピュータ、およびポータブルゲームコンソールのうちの1つを含む、請求項23に記載のシステム。
【請求項２７】
前記拡張バスが周辺構成要素相互接続エクスプレス(PCIE)バスを含み、前記SoCが前記PCIEバスを前記高性能メモリバスに変換するためのPCIEコントローラを含む、請求項22に記載のシステム。
【請求項２８】
前記第1および第2の揮発性メモリデバイスが、ダイナミックランダムアクセスメモリ(DRAM)を含む、請求項22に記載のシステム。
【請求項２９】
前記メモリカードが、前記拡張可能メモリソケット内にユーザ装着可能である、請求項22に記載のシステム。
【請求項３０】
前記拡張バスが、直接メモリアクセスバスを含む、請求項22に記載のシステム。