【手続補正書】
【提出日】平成30年11月6日(2018.11.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路であって、
入力電圧リードと、
出力電圧リードと、
前記入力電圧リードと前記出力電圧リードとの間に結合されるパストランジスタと、
出力放電回路であって、
電力入力と、
制御入力と、
前記出力電圧リードと接地リードとの間に結合される第１のトランジスタであって、制御電極を有する、前記第１のトランジスタと、
前記電力入力に結合されるアノードを有するダイオードと、
前記ダイオードのカソードと前記接地リードとの間に結合されるキャパシタと、
前記ダイオードの前記カソードと前記第１のトランジスタの前記制御電極との間に結合されるレジスタと、
前記第１のトランジスタの前記制御電極と前記接地リードとの間に結合される第２のトランジスタであって、前記出力放電回路の前記制御入力に結合される制御電極を有する、前記第２のトランジスタと、
を含む、前記出力放電回路と、
を含む、集積回路。
【請求項２】
請求項１に記載の集積回路であって、
前記キャパシタが第１のキャパシタであり、前記ダイオードが第１のダイオードであり、
前記集積回路が、
スイッチイネーブルリードと、
制御回路であって、
電力入力と、
前記パストランジスタのゲート電極と前記出力放電回路の前記制御入力との間に結合される第３のトランジスタであって、制御電極を有する、前記第３のトランジスタと、
前記出力放電回路の前記制御入力と前記接地リードとの間に結合される第４のトランジスタと、
前記スイッチイネーブルリードに結合される入力と、前記第４のトランジスタの制御電極に結合される出力と、前記第３のトランジスタの前記制御電極に結合される電力レールとを有するバッファと、
前記第３のトランジスタの前記制御電極と前記接地リードとの間に結合される第２のキャパシタと、
前記制御回路の前記電力入力に結合されるアノードと、前記第３のトランジスタの前記制御電極と前記バッファの前記電力レールとに結合されるカソードとを有する第２のダイオードと、
を含む、前記制御回路と、
を更に含む、集積回路。
【請求項３】
集積回路であって、
入力電圧リードと、
出力電圧リードと、
前記入力電圧リードと前記出力電圧リードとの間に結合されるパストランジスタと、
前記出力電圧リードと接地リードとの間に結合される出力放電回路であって、
電力入力と、
前記電力入力に結合されるアノードを有するダイオードと、
前記ダイオードのカソードと前記接地リードとの間に結合されるキャパシタと、
制御入力と、
前記出力電圧リードと前記接地リードとの間に結合されるスイッチであって、制御電極を有する、前記スイッチと、
前記出力放電回路の前記制御入力に結合される入力と、前記スイッチの前記制御電極に結合される出力と、前記ダイオードの前記カソードに結合される電力レールとを有するバッファと、
を含む、前記出力放電回路と、
を含む、集積回路。
【請求項４】
請求項３に記載の集積回路であって、
前記バッファがインバータである、集積回路。
【請求項５】
請求項４に記載の集積回路であって、
前記インバータがｎ型金属酸化物半導体（ＮＭＯＳ）インバータである、集積回路。
【請求項６】
請求項３に記載の集積回路であって、
前記バッファが非反転バッファである、集積回路。
【請求項７】
請求項４に記載の集積回路であって、
前記パストランジスタのゲート電極と前記出力放電回路の前記制御入力との間に結合される制御回路を更に含む、集積回路。
【請求項８】
請求項７に記載の集積回路であって、
前記キャパシタが第１のキャパシタであり、前記ダイオードが第１のダイオードであり、
前記制御回路が、
基準電圧入力と、
前記パストランジスタの前記ゲート電極と前記出力放電回路の前記制御入力との間に結合されるトランジスタであって、制御電極を有する、前記トランジスタと、
前記トランジスタの前記制御電極と前記接地リードとの間に結合される第２のキャパシタと、
前記基準電圧入力に結合されるアノードと、前記トランジスタの前記制御電極に結合されるカソードとを有する第２のダイオードと、
を含む、集積回路。
【請求項９】
請求項８に記載の集積回路であって、
前記基準電圧入力が前記入力電圧リードに結合される、集積回路。
【請求項１０】
請求項９に記載の集積回路であって、
バイアス電圧リードと、
前記バイアス電圧リードに結合されるチャージポンプ回路と、
前記チャージポンプ回路に結合される電力入力と、前記パストランジスタの前記ゲートに結合される出力とを有するゲート駆動回路と、
を更に含み、
前記制御回路が、前記バイアス電圧リードに結合されるアノードと、前記トランジスタの前記制御電極に結合されるカソードとを有する第３のダイオードを更に含む、集積回路。
【請求項１１】
請求項７に記載の集積回路であって、
前記制御回路が、前記出力放電回路の前記制御入力と前記接地リードとの間に結合されるゲート電極放電回路を含む、集積回路。
【請求項１２】
請求項１１に記載の集積回路であって、
前記キャパシタが第１のキャパシタであり、前記ダイオードが第１のダイオードであり、
前記集積回路がスイッチイネーブルリードを更に含み、
前記ゲート電極放電回路が、前記出力放電回路の前記制御入力と前記接地との間に結合されるトランジスタを含み、
前記制御回路が、
電力入力と、
前記スイッチイネーブルリードに結合される入力と、前記トランジスタの制御電極に結合される出力と、電力レールとを有するバッファと、
前記バッファの前記電力レールと前記接地リードとの間に結合される第２のキャパシタと、
前記制御回路の前記電力入力に結合されるアノードと、前記バッファの前記電力レールに結合されるカソードとを有する第２のダイオードと、
を更に含む、集積回路。
【請求項１３】
請求項１２に記載の集積回路であって、
前記制御回路の前記電力入力が前記入力電圧リードに結合される、集積回路。
【請求項１４】
請求項１３に記載の集積回路であって、
バイアス電圧リードと、
前記バイアス電圧リードに結合されるチャージポンプ回路と、
前記チャージポンプ回路に結合される電力入力と、前記パストランジスタのゲートに結合される出力とを有するゲート駆動回路と、
を更に含み、
前記制御回路が、前記バイアス電圧リードに結合されるアノードと、前記バッファの前記電力レールに結合されるカソードとを有する第３のダイオードを更に含む、集積回路。
【請求項１５】
集積回路であって、
入力電圧リードと、
出力電圧リードと、
前記入力電圧リードと前記出力電圧リードとの間に結合されるパストランジスタと、
前記出力電圧リードと接地リードとの間に結合される出力放電回路であって、
電力入力と、
前記電力入力に結合されるアノードを有するダイオードと、
前記ダイオードのカソードと前記接地リードとの間に結合されるキャパシタと、
制御入力と、
前記出力電圧リードと前記接地リードとの間に結合されるスイッチであって、制御電極を有する、前記スイッチと、
前記ダイオードの前記カソードと前記スイッチの前記制御電極との間に結合される抵抗構成要素と、
前記スイッチの制御電極と前記接地リードとの間に結合されるトランジスタであって、前記出力放電回路の前記制御入力に結合される制御電極を有する、前記トランジスタと、
を含む、前記出力放電回路と、
を含む、集積回路。
【請求項１６】
請求項３に記載の集積回路であって、
前記出力放電回路の前記電力入力が前記入力電圧リードに結合される、集積回路。
【請求項１７】
集積回路であって、
入力電圧リードと、
出力電圧リードと、
前記入力電圧リードと前記出力電圧リードとの間に結合されるパストランジスタと、
前記出力電圧リードと接地リードとの間に結合される出力放電回路であって、
電力入力と、
前記電力入力に結合されるアノードを有するダイオードと、
前記ダイオードのカソードと前記接地リードとの間に結合されるキャパシタと、
バイアス電圧リードと、
前記バイアス電圧リードに結合されるチャージポンプ回路と、
前記チャージポンプ回路に結合される電力入力と、前記パストランジスタのゲートに結合される出力とを有するゲート駆動回路と、
を含む、前記出力放電回路と、
を含み、
前記出力放電回路の前記電力入力が前記バイアス電圧リードに結合される、集積回路。
【請求項１８】
請求項１７に記載の集積回路であって、
前記出力放電回路の前記電力入力が第１の電力入力であり、前記ダイオードが第１のダイオードであり、
前記出力放電回路が、第２の電力入力と、前記第２の電力入力に結合されるアノードを有する第２のダイオードとを更に含み、
前記第２のダイオードのカソードが、前記キャパシタと前記第１のダイオードの前記カソードとに結合される、集積回路。
【請求項１９】
方法であって、
スイッチの出力放電回路の電力入力に電圧が印加されることに応答して、バッファの電力レールと接地リードとの間に結合されるキャパシタを電流経路を介して充電することと、
前記出力放電回路の前記電力入力に前記電圧が印加されなくなることに応答して、前記キャパシタが前記電流経路を通じて放電するのを防止することと、
前記出力放電回路の前記電力入力に前記電圧が印加されなくなることに応答して、前記充電されたキャパシタに蓄積された電荷に基づいて、前記出力放電回路に電力を供給することと、
を含む、方法。