(57)【特許請求の範囲】
【請求項１】
直接デジタル合成システムであって、
複数の波形ベクトルを記憶し、選択された波形ベクトルを出力するように動作可能な波形メモリを含む、波形生成器と、
基準クロックに応答して、前記選択された波形ベクトルをデジタル値からアナログ信号に変換するように動作可能なデジタル・アナログ変換器と、
前記アナログ信号の出力が中断され、復元されるときに、前記アナログ信号の位相連続性を維持するように動作可能なコントローラと、
を備え、
前記波形ベクトルが、２つ以上の波形の最高周波数波形の１つより多くの期間を含む、オーバレイされた前記２つ以上の波形の振幅値の結合を含む、直接デジタル合成システム。
【請求項２】
直接デジタル合成システムであって、
複数の波形ベクトルを記憶し、選択された波形ベクトルを出力するように動作可能な波形メモリを含む、波形生成器と、
基準クロックに応答して、前記選択された波形ベクトルをデジタル値からアナログ信号に変換するように動作可能なデジタル・アナログ変換器と、
前記アナログ信号の出力が中断され、復元されるときに、前記アナログ信号の位相連続性を維持するように動作可能なコントローラと、
を備え、
前記コントローラが、前記波形メモリの記憶容量、前記波形の所望の周波数、および前記基準クロックのクロック周波数に基づいて、前記波形ベクトル内の波形を符号化するための最近周波数を判定するように動作可能であり、前記最近周波数が、前記波形メモリ内の最後の波形ベクトルと最初の波形ベクトルとの間の位相不連続性を除去するために選択される、直接デジタル合成システム。
【請求項３】
前記アナログ信号の位相誤差を判定するために、前記アナログ信号を前記最近周波数において動作する局部発振器出力と混合するように動作可能な信号誤差検出器をさらに備える、請求項２に記載の直接デジタル合成システム。
【請求項４】
所望の波形の周期性に基づいて、カウントおよびリセットするように動作可能な少なくとも１つのモジュロ・カウンタであって、前記選択された波形ベクトルが、前記少なくとも１つのモジュロ・カウンタの値に基づいて前記波形メモリから選択される、前記少なくとも１つのモジュロ・カウンタをさらに備える、請求項１または２に記載の直接デジタル合成システム。
【請求項５】
前記コントローラが、前記アナログ信号の前記出力が中断される間前記少なくとも１つのモジュロ・カウンタがカウントし続けることを可能にすることによって、前記アナログ信号の位相連続性を維持する、請求項４に記載の直接デジタル合成システム。
【請求項６】
前記少なくとも１つのモジュロ・カウンタが、前記波形メモリ内のアドレスを判定するため、および前記アドレスに基づいて前記波形ベクトルから前記選択された波形ベクトルを識別するために使用される、請求項５に記載の直接デジタル合成システム。
【請求項７】
第２の複数の波形ベクトルを記憶し、第２の選択された波形ベクトルを出力するように動作可能な第２の波形メモリを含む第２の波形生成器であって、前記第２の波形生成器が、前記波形メモリの前記波形ベクトルとは異なる数の、前記第２の複数の波形ベクトルについてのベクトルの数を使用するように構成可能である、前記第２の波形生成器と、
前記デジタル・アナログ変換器に前記選択された波形ベクトルを提供することと、前記第２の選択された波形ベクトルを提供することとの間で選択するように動作可能なマルチ波形セレクタと、
をさらに備える、請求項１または２に記載の直接デジタル合成システム。
【請求項８】
第２の複数の波形ベクトルを記憶し、第２の選択された波形ベクトルを出力するように動作可能な第２の波形メモリを含む、第２の波形生成器と、
前記第２の選択された波形ベクトルを第２のデジタル値から第２のアナログ信号へ変換するように動作可能な、第２のデジタル・アナログ変換器と、
前記アナログ信号および前記第２のアナログ信号を結合し、被試験デバイスへの結合されたアナログ出力を作り出すように動作可能な電力結合器と、
をさらに備える、請求項１または２に記載の直接デジタル合成システム。
【請求項９】
前記アナログ信号が、前記アナログ信号の位相に応じて少なくとも１つのモードに従って動作するように構成される被試験デバイスに出力される、請求項１または２に記載の直接デジタル合成システム。
【請求項１０】
直接デジタル合成のための方法であって、
複数の波形ベクトルを記憶するように動作可能な波形メモリを含む波形生成器から、選択された波形ベクトルを出力することと、
基準クロックに応答するデジタル・アナログ変換器を使用して、前記選択された波形ベクトルをデジタル値からアナログ信号に変換することと、
前記アナログ信号の出力が、中断され、復元されるときに、前記アナログ信号の位相連続性を維持することと、
を含み、
前記波形ベクトルが、２つ以上の波形の最高周波数波形の１つより多くの期間を含む、オーバレイされた前記２つ以上の波形の振幅値の結合を含む、方法。
【請求項１１】
コンピュータに、
選択された波形ベクトルを出力するように波形生成器を制御することであって、前記波形生成器が、複数の波形ベクトルを記憶するように動作可能な波形メモリを含む、前記制御することと、
基準クロックに応答して、前記選択された波形ベクトルをデジタル値からアナログ信号に変換するように、デジタル・アナログ変換器を制御することと、
前記アナログ信号の出力が、中断され、復元されるときに、前記アナログ信号の位相連続性を維持することと、
を実行させ、
前記波形ベクトルが、２つ以上の波形の最高周波数波形の１つより多くの期間を含む、オーバレイされた前記２つ以上の波形の振幅値の結合を含む、コンピュータ・プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、任意の波形生成器に関し、より詳細には、直接デジタル合成システム（direct digital synthesis system）に関する。
【背景技術】
【０００２】
様々な用途において、位相コヒーレント・アナログ信号を生成し、これらの信号をオンとオフに切り替えるやり方を提供することは有用である。デジタル合成された信号は、典型的には、いくつかの要因によって制限される。信号がデジタル合成されるとき、処理システムは、処理システムの例外、割り込み、処理負荷の可変性などに起因して所望の波形のタイミングを一貫して維持するだけでなく、高周波数（例えば、２ＧＨｚを超える）を直接作り出す能力を抑制することがある。より高い周波数の位相コヒーレント信号を作成するための１つの手法は、標準の無線周波数生成器（ＲＦ）およびＲＦスイッチを使用することを含むが、ＲＦスイッチは、正確に制御することが困難であることがあり、大量の電力を消費し、熱負荷を増加させる場合がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、直接デジタル合成を用いた位相連続信号を生成することを目的とする。
【課題を解決するための手段】
【０００４】
本発明の実施形態は、直接デジタル合成システムを対象とする。直接デジタル合成システムの非限定的な例は、複数の波形ベクトルを記憶し、選択された波形ベクトルを出力するように動作可能な波形メモリを有する波形生成器を含む。直接デジタル合成システムは、基準クロックに応答して、選択された波形ベクトルをデジタル値からアナログ信号に変換するように動作可能なデジタル・アナログ変換器も含む。直接デジタル合成システムは、さらに、アナログ信号の出力が中断され、復元されるときに、アナログ信号の位相連続性を維持するように動作可能なコントローラを含む。
【０００５】
本発明の実施形態は、直接デジタル合成の方法を対象とする。方法の非限定的な例は、複数の波形ベクトルを記憶するように動作可能な波形メモリを含む波形生成器から、選択された波形ベクトルを出力することを含む。選択された波形ベクトルは、基準クロックに応答するデジタル・アナログ変換器を使用して、デジタル値からアナログ信号に変換される。アナログ信号の出力が、中断され、復元されるときに、アナログ信号の位相連続性が維持される。
【０００６】
本発明の実施形態は、コンピュータ・プログラム製品を対象とする。コンピュータ・プログラム製品の非限定的な例は、それを用いて具現化されるプログラム命令を有するコンピュータ可読記憶媒体を含む。プログラム命令は、選択された波形ベクトルを出力するように処理回路に波形生成器を制御させるように処理回路によって実行可能である。波形生成器は、複数の波形ベクトルを記憶するように動作可能な波形メモリを含む。デジタル・アナログ変換器は、基準クロックに応答して、選択された波形ベクトルをデジタル値からアナログ信号に変換するように制御される。アナログ信号の出力が、中断され、復元されるときに、アナログ信号の位相連続性が維持される。
【０００７】
追加の技術的特徴および利益が、本発明の技術を通して実現される。発明の実施形態および態様が、本明細書において詳細に説明され、特許請求される主題の一部と考えられる。より良く理解するために、詳細な説明および図面を参照する。
【０００８】
本明細書で説明される排他的権利の詳細は、明細書の末尾における特許請求の範囲において詳細に指示され、明確に請求される。発明の実施形態の、前述のおよびその他の特徴および利点は、添付図面と併せて用いられる以下の詳細な説明から明らかである。
【図面の簡単な説明】
【０００９】
【図１】１つまたは複数の実施形態による直接デジタル合成システムの概略を示す図である。
【図２】１つまたは複数の実施形態による波形プロットである。
【図３】１つまたは複数の実施形態による波形生成器の概略を示す図である。
【図４】１つまたは複数の実施形態による波形生成器のグループの概略を示す図である。
【図５】１つまたは複数の実施形態による波形生成器のグループの概略を示す図である。
【図６】１つまたは複数の実施形態による、最近周波数（closest frequency）を判定するプロセスを示す図である。
【図７】本発明の実施形態による、直接デジタル合成の方法のフローチャートである。
【発明を実施するための形態】
【００１０】
本明細書において示される図面は、例示である。発明の思想から逸脱することなく、図面またはそこに説明される動作に対して多くの変形が存在し得る。例えば、アクションは、異なる順序で実行されてもよく、またはアクションが、追加され、削除され、もしくは変更されてもよい。また、「連結される」という用語およびその変形は、２つの素子間に通信経路を有することを述べ、それらの間に介在する素子／接続を有しない素子間の直接接続を意味しない。これらの変形の全てが、明細書の一部と考えられる。
【００１１】
添付図面および説明される実施形態の以下の詳細な説明において、図面に示される多様な素子には、２桁または３桁の参照番号が与えられる。重要でない例外を除いて、各参照番号の左端の桁は、その素子が最初に示される図面に対応する。
【００１２】
発明の多様な実施形態は、関連する図面を参照して本明細書において説明される。発明の代替の実施形態は、この発明の範囲から逸脱することなく考案され得る。多様な接続および位置関係（例えば、上、下、隣接など）は、以下の説明および図面における素子間において述べられている。これらの接続または位置関係あるいはその両方が、特段の指定がない限り、直接または間接であってもよく、本発明は、この点で限定であるように意図され得ない。それに応じて、要素の連結は、直接連結または間接連結のいずれかを指してもよく、要素間の位置関係が、直接または間接の位置関係であってもよい。さらに、本明細書において説明される多様なタスクおよび処理ステップは、本明細書で詳細に説明されない追加ステップまたは機能性を有する、より包括的な手続またはプロセスに組み込まれ得る。
【００１３】
以下の定義および略称は、特許請求の範囲および明細書の解釈のために使用されることとなる。本明細書において使用される、「備える」、「備えている」、「含む」、「含んでいる」、「有する」、「有している」、「包含する」、もしくは「包含している」という用語、またはそれらの任意の他の変形は、非排他的包含を含むように意図される。例えば、素子のリストを含む合成物、混合物、プロセス、方法、製品、または装置は、必ずしもそれらの素子だけに限定されず、明示的に列挙されないか、またはそのような合成物、混合物、プロセス、方法、製品、もしくは装置に固有の他の素子を含み得る。
【００１４】
さらに、「例示的」という用語は、「例、事例、または例示として機能すること」を意味するために、本明細書において使用される。本明細書において「例示的」と説明される任意の実施形態または設計は、必ずしも他の実施形態または設計よりも好適または有利であると解釈されるべきでない。「少なくとも１つの」および「１つまたは複数の」という用語は、１以上の任意の整数、即ち、１、２、３、４などを含むように理解され得る。「複数の」という用語は、２以上の任意の整数、即ち、２、３、４、５などを含むように理解され得る。「接続」という用語は、間接「接続」および直接「接続」の両方を含み得る。
【００１５】
「約」、「実質的に」、「おおよそ」という用語およびそれらの変形は、本出願の出願時点に入手可能な機器に基づいて特定の数量の測定値に関連する誤差の程度を含むように意図される。例えば、「約」は、所与の値の±８％、または５％、または２％の範囲を含み得る。
【００１６】
簡潔にするために、発明の態様を作成し使用することに関連する従来技術は、本明細書において詳細に説明されてもされなくてもよい。特に、本明細書で説明される多様な技術的特徴を実施するコンピューティング・システムおよび特定のコンピュータ・プログラムの多様な態様が、よく知られている。それに応じて、簡潔にするために、多くの従来の実施の詳細は、本明細書で簡潔に述べられるだけであり、または周知のシステムまたはプロセスあるいはその両方の詳細を提供することなく完全に省略される。
【００１７】
ここでより具体的に発明の態様に関連する技術の概要について考えると、直接デジタル合成は、高速デジタル・アナログ変換器に波形サンプル・データを供給するメモリ・ユニットを実施する、任意の波形生成の形式である。デジタル・アナログのアナログ出力は、任意の形状および周波数の１つまたは複数の波形を含み得る。アナログ出力が、例えば２つ以上の波形間で切り替えるために中断されるとき、前の出力波形の出力を復元すること、および波形が中断のない位相に関連している場所について位相が連続したままであると保証することは、困難であり得る。位相感応システムでは、位相不連続性は、悪影響を有することがある。
【００１８】
ここで発明の態様の概要について考えると、発明の１つまたは複数の実施形態は、位相連続信号生成のための直接デジタル合成によって、上述した先行技術の欠点に対処する。実施形態において、波形生成器は、複数の波形ベクトルを記憶し、選択された波形ベクトルをデジタル形式で出力する。デジタル・アナログ変換器は、基準クロックに応答して、選択された波形ベクトルをデジタル値からアナログ信号に変換する。コントローラは、アナログ信号の出力が中断され、復元されるときに、アナログ信号の位相連続性を維持し得る。追加の技術的利益として、広範囲の周波数が、アナログ信号位相連続性を提供しつつサポートされ得る。さらに、複数の波形が、位相連続性を維持しつつ結合され得る。
【００１９】
より具体的には、発明の上述した態様が、所望の周波数、基準クロック周波数、および１つまたは複数の波形のデジタル化バージョンを記憶する波形ベクトルの数に基づいて、位相連続性を達成し得る最近周波数を判定することによって、先行技術の欠点に対処する。１つまたは複数のモジュロ・カウンタは、動作し、波形ベクトルを繰り返しステップ実行するためにリセット／ラップアラウンドするように構成され得る。結果となるアナログ信号の出力が必要とされないとき、アナログ出力が無効化されるかまたは使用されない間、位相位置が追跡されるようにモジュロ・カウンタは動作し続け得る。アナログ出力が復元されるとき、１つまたは複数のモジュロ・カウンタの現在値が、同じ波形の最後の出力と位相連続性を維持する適切な波形ベクトルを選択するために使用され得る。
【００２０】
ここで本発明の態様のより詳細な説明について考えると、図１は、発明の実施形態による、直接デジタル合成システム１００の概略図を示す。直接デジタル合成システム１００は、アドレス１０６を出力するように動作可能なメモリ・アドレス生成器１０４を有する波形生成器１０２を含む。波形生成器１０２は、複数の波形ベクトルを記憶し、選択された波形ベクトル１１０を出力するように動作可能な波形メモリ１０８も含む。直接デジタル合成システム１００は、基準クロック１１４に応答して、選択された波形ベクトル１１０をデジタル値からアナログ信号１１５に変換するように動作可能な、少なくとも１つのデジタル・アナログ変換器１１２も含む。コントローラ１１６は、アナログ信号１１５の出力が中断され、復元されるときに、アナログ信号１１５の位相連続性を維持するように動作可能である。アナログ信号１１５の出力は、オン／オフ切り替えまたは複数波形間の切り替え、あるいはその両方に起因して中断されることがある。アナログ信号１１５は、アナログ信号１１５の位相に応じて少なくとも１つのモードに従って動作するように構成される被試験デバイス１５０に提供され得る。例えば、被試験デバイス１５０は、通信装置、記憶装置、計算装置、アクチュエータ、センサ、または他の位相感応デバイス、あるいはその組み合わせであり得る。
【００２１】
コントローラ１１６は、所望の周波数値を受信し、波形メモリ１０８の記憶容量、波形の所望の周波数、および基準クロック１１４のクロック周波数に基づいて波形ベクトル内の波形を符号化するための最近周波数を判定し得る。コントローラ１１６は、波形メモリ１０８内の最後の波形ベクトルと最初の波形ベクトルとの間の位相不連続性を除去するために、最近周波数を選択し得る。最近周波数を判定するためのプロセスの例は、図６に関連して本明細書でさらに提供される。コントローラ１１６は、最近周波数における対応する振幅値１１８を判定し、振幅値１１８を波形メモリ１０８に符号化し得る。例えば、波形のデジタル化バージョンを表す波形ベクトルは、基準クロック１１４、所望の分解能、および周波数によって駆動されるように、サンプリング・レートに基づいて振幅（例えば、電圧）値１１８として作成され得る。波形メモリ１０８は、別々のメモリ位置において保持され得るか、または結合され得る複数の波形についての波形ベクトルを保持し得る。特定の波形が、出力されるように所望されるとき、コントローラ１１６は、選択された波形１２０を識別することに基づき選択された波形ベクトル１１０として出力するために、メモリ・アドレス生成器１０４を使用して波形メモリ１０８内のアドレス１０６を選択し得る。例えば、コントローラ１１６によって構成可能なメモリ・アドレス生成器１０４内に複数のカウンタが存在してもよく、選択された波形１２０は、対応する波形ベクトルを波形メモリ１０８から選択するためのアドレス１０６を生成するのに、どのカウンタを使用するかを識別する。
【００２２】
直接デジタル合成システム１００は、アナログ信号１１５の位相誤差１２６を判定するために、最近周波数で動作する局部発振器出力１２４とアナログ信号１１５を混合するように動作可能な信号誤差検出器１２２も含み得る。局部発振器１２８は、最近周波数で動作するクロック信号として局部発振器出力１２４を生成する。局部発振器１２８は、コントローラ１１６から最近周波数値１３０、および発振器１３２から基準クロック１１４を受信し得る。基準クロック１１４は、メモリ・アドレス生成器１０４、波形メモリ１０８、およびデジタル・アナログ変換器１１２にも提供され得る。局部発振器１２８は、位相同期ループまたは基準クロック１１４のクロック周波数を最近周波数値１３０にスケール変更する他の手段を使用して、局部発振器出力１２４を作り出し得る。局部発振器出力１２４がアナログ信号１１５と混合されるとき、位相誤差１２６は、位相跳躍として現れ得る。位相誤差１２６が、誤差閾値より大きい場合、コントローラ１１６は、最近周波数値１３０を再評価してもよく、使用される波形ベクトルの数を変更すること、および振幅値１１８を再計算することなどの調整が行われ得るかどうかを判定してもよい。
【００２３】
別々に示されているが、直接デジタル合成システム１００の素子は、結合され、またはさらに細分化され得る。コントローラ１１６は、プロセッサ、マイクロコントローラ、デジタル信号プロセッサ、グラフィック処理ユニット、特定用途向け集積回路、プログラマブル・ゲート・アレイ、または当技術分野において既知の他のデバイスなどの１つまたは複数の処理回路を用いて実施され得る。コントローラ１１６は、直接デジタル合成システム１００の多様なハードウェア素子に制御信号を与える。コントローラ１１６は、通信バス、入力／出力インターフェース、電力供給制御などの、図１に示されない追加のインターフェースを含み得る。
【００２４】
波形セグメント中断の位相効果をより良く示すために、図２は、波形プロット２００を示す。波形２０２は、時間２０４において中断され、時間２０６において復元され得る。波形セグメント２０８は、それが中断／無効化されていない場合に波形２０２がタイミング通りであった場所を示す。時間２０４と時間２０６との間で起こったことを追跡することによって、波形２０２が復元される（再び出力される）とき、時間２０６の後でタイミング通りに前方に続く波形セグメント２１０において位相連続性が維持される。これに対して、波形２０２が中断された時間２０４において、波形２０２が、（時間２０４と２０６との間に時間ギャップが発生しなかったかのように）時間２０６において単に再び有効化された場合、前進している結果の波形セグメント２１２は、波形セグメント２１０に対して位相シフト２１４を有する。図１の被試験デバイス１５０が位相感応である場合、位相シフト２１４は、望ましくない結果をもたらし得る。よって、波形２０２の出力が再開するときに、波形セグメント２１０において位相連続性が維持されるように、実施形態は、波形２０２の出力における中断の間、波形２０２の予期される位相位置を追跡し続け得る。
【００２５】
図３は、図１の波形生成器１０２の例としての１つまたは複数の実施形態による、波形生成器３００の概略を示す。図３は、図１のメモリ・アドレス生成器１０４の実施形態としてメモリ・アドレス生成器３０２の例を示す。波形メモリ３０４は、図１の波形メモリ１０８の例であり、図１の被試験デバイス１５０のためのアナログ信号１１５への、図１のデジタル・アナログ変換器１１２による変換のために、選択された波形ベクトル３０６を電圧値として出力するように動作可能である。メモリ・アドレス生成器３０２は、所望の波形の周期性に基づいてカウントおよびリセットするように動作可能な少なくとも１つのモジュロ・カウンタ３０８を含み得る。選択された波形ベクトル３０６は、少なくとも１つのモジュロ・カウンタ３０８の値３１０に基づいて、波形メモリ３０４から選択される。例えば、モジュロ・カウンタ３０８は、０の値とｍ−１の値との間でカウントし、その後０に戻り得る。そこで、「ｍ」の値は、波形上の離散点を表すために、波形メモリ３０４において使用される波形ベクトル３１２の数に合致するように構成される変数であり得る。モジュロ・カウンタ３０８は、所望の値に初期化されてもよく、図１の基準クロック１１４によって駆動されるように規則的な間隔で増加（または減少）してもよい。値３１０は、対応するアドレス３１６および複数の波形ベクトル３１２から選択される波形ベクトル３１８を有するカウンタ値３１４に相当する位置にマッピングされ得る。例えば、値３１０が、波形メモリ３０４内の第３のエントリに対応する場合、選択された波形ベクトル３０６は、第３の波形ベクトル３１８の電圧値であり得る。よって、モジュロ・カウンタ３０８は、波形メモリ３０４内のアドレス３１６を判定するため、およびアドレス３１６に基づいて波形ベクトル３１２から選択された波形ベクトル３０６を識別するために使用され得る。
【００２６】
図３に示されているが、波形メモリ３０４は、カウンタ値３１４およびアドレス３１６の値の実際の値を保持する必要はなく、むしろ、カウンタ値３１４またはアドレス３１６の値あるいはその両方が、波形メモリ３０４内の波形ベクトル３１２のベース・アドレス位置に基づいて固有に符号化されてもよい。アドレス３１６の値は、例えば、波形ベクトル３１２が波形メモリ３０４内で近接せずに分散される場所に記憶され得る。
【００２７】
図１のコントローラ１１６は、アナログ信号１１５の出力が中断される間モジュロ・カウンタ３０８がカウントし続けることを可能にすることによって、アナログ信号１１５の位相連続性を維持し得る。選択された波形ベクトル３０６がデジタル・アナログ変換器１１２に到達することを遮断することによって、モジュロ・カウンタ３０８の値３１０が波形メモリ３０４に到達することを遮断することによって、または他の手段によって、アナログ信号１１５の出力が中断され得る。モジュロ・カウンタ３０８がリセットし、最後の波形ベクトル３２０を選択することから最初の波形ベクトル３２２を選択することに遷移するときに位相連続性が維持されるように、連続性は、また、最後の波形ベクトル３２０と最初の波形ベクトル３２２との間の位相連続性を有する波形ベクトル３１２を符号化することによって維持される。
【００２８】
図４は、１つまたは複数の実施形態による、波形生成器４０２、４２２のグループ４００の概略を示す。図４の例に示されるように、第１の波形生成器４０２および第２の波形生成器４２２は、図１の直接デジタル合成システム１００に含まれ得る。第１の波形生成器４０２は、第１のモジュロ・カウンタ４０４、第１のベース・アドレス４０６、および第１の複数の波形ベクトル４０９を記憶するように動作可能な第１の波形メモリ４０８を含む。図４の例において、第１のモジュロ・カウンタ４０４は、モジュロｍカウンタとして構成され、第１の波形メモリ４０８は、ｍ個の波形ベクトル４０９を記憶するように構成される。第１のモジュロ・カウンタ４０４の現在の値は、第１の選択された波形ベクトル４１４として波形ベクトル４０９のうちの１つを選択するためのアドレス４１２を判定するために、第１のベース・アドレス４０６と合計４１０され得る。同様に、第２の波形生成器４２２は、第２のモジュロ・カウンタ４２４、第２のベース・アドレス４２６、および第２の複数の波形ベクトル４２９を記憶するように動作可能な第２の波形メモリ４２８を含む。図４の例において、第２のモジュロ・カウンタ４２４は、モジュロｎカウンタとして構成され、第２の波形メモリ４２８は、ｎ個の波形ベクトル４２９を記憶するように構成される。第２のモジュロ・カウンタ４２４の現在の値は、第２の選択された波形ベクトル４３４として波形ベクトル４２９のうちの１つを選択するためのアドレス４３２を判定するために、第２のベース・アドレス４２６と合計４３０され得る。図４の例において見られ得るように、第２の波形生成器４２２は、第１の波形メモリ４０８の波形ベクトル４０９とは異なる数の、第２の複数の波形ベクトル４２９についてのベクトルの数（例えば、ｎの値対ｍの値）を使用するように構成可能である。
【００２９】
図１のコントローラ１１６は、マルチ波形セレクタ（multi-waveform selector）４４０を制御して、波形選択値４４４に基づいて、選択された波形ベクトル４４２としてデジタル・アナログ変換器１１２に、第１の選択された波形ベクトル４１４を提供することと第２の選択された波形ベクトル４３４を提供することとの間で選択するように動作可能である。第１の選択された波形ベクトル４１４が、選択された波形ベクトル４４２として使用される間、第２のモジュロ・カウンタ４２４は、波形ベクトル４２９において符号化される１つまたは複数の波形の位相連続性を維持するためにカウントし続ける。よって、第２の選択された波形ベクトル４３４が、選択された波形ベクトル４４２として使用されるとき、第２の選択された波形ベクトル４３４が選択された波形ベクトル４４２として使用された最後の時間以降の時間ギャップが、第２の選択された波形ベクトル４３４内で位相跳躍が発生しないことを保証するために考慮される。同様に、第２の選択された波形ベクトル４３４が、選択された波形ベクトル４４２として使用されるとき、第１のモジュロ・カウンタ４０４が、波形ベクトル４０９において符号化される１つまたは複数の波形の位相連続性を維持するためにカウントし続ける。
【００３０】
図５は、波形切り替え構成ではなく波形合計構成５００として、図４の波形生成器４０２、４２２のグループ４００の代替的実施形態を示す。図５の例において、第１の波形生成器４０２から出力される第１の選択された波形ベクトル４１４は、第２の波形生成器４２２から出力される第２の選択された波形ベクトル４３４を受信する第２のデジタル・アナログ変換器５３６から独立した第１のデジタル・アナログ変換器５１６に提供される。第１のデジタル・アナログ変換器５１６からの第１のアナログ信号５１８が、電力結合器５４０に提供され、第２のデジタル・アナログ変換器５３６からの第２のアナログ信号５３８が、電力結合器５４０に提供される。電力結合器５４０は、第１のアナログ信号５１８および第２のアナログ信号５３８のアナログ合計を実行して、図１の被試験デバイス１５０のための結合されたアナログ出力５４２を作り出す。波形合計構成５００は、デジタル形式ではなくアナログ形式で、より複雑な信号合計を可能にする。さらに、波形メモリ４０８、４２８は、デジタル波形合計およびアナログ波形合計の両方をサポートするために１つまたは複数のオーバレイされた波形をそれぞれ含み得る。
【００３１】
図６は、１つまたは複数の実施形態による、最近周波数を判定するプロセス６００を示す。ブロック６０２において、所望の周波数は、例えば図１のコントローラ１１６において、入力として受信される。ブロック６０４において、図１の基準クロック１１４のクロック周波数が、判定される。クロック周波数は、例えばクロック周波数が固定であるか、または調整され得るかに依存して、既知の値または計算された値の検索値として判定され得る。ブロック６０６において、剰余値が、例えばコントローラ１１６によって判定され得る。クロック比率が、基準クロック周波数で除算される所望の周波数として計算され得る。剰余は、クロック比率と、最も近い整数に丸められたクロック比率の値との差として計算され得る。剰余値を判定するための他の手法も、考慮される。ブロック６０８において、波形メモリ１０８の波形ベクトルの数が判定される。波形ベクトルの数は、波形メモリ１０８内のサイズまたは利用可能な空間によって制限され得る。ブロック６１０において、最近周波数が、例えばコントローラ１１６によって判定され得る。１つの例として、最近周波数は、基準クロック１１４のクロック周波数、剰余値、および波形ベクトルの数に基づいて計算され得る。例えば、波形ベクトルの数で乗算される剰余値の丸めた整数値が、計算され得る。最近周波数は、丸めた整数値で乗算され、かつ波形ベクトルの数で除算される基準クロック１１４のクロック周波数として判定され得る。いくつかの実施形態では、最近周波数の計算結果は、結果が達成可能であることを保証するためにチェックされ、さらに必要に応じて調整され得る。例えば、最近周波数が、所望の周波数より高くても低くてもよく、所望の周波数よりも高いかまたは低い周波数を最近周波数として選択することが好ましいかどうかを判定するために代替の計算が実行され得る。例として、代替の計算は、常に切り捨てを強制するフロア関数、または常に切り上げを強制するシーリング関数を使用してもよい。
【００３２】
図６のプロセス６００は、最近周波数を判定するための例を示しているが、他のステップまたは代替技術あるいはその両方が使用され得ると理解されたい。例えば、検索テーブルまたは等式が、所望の周波数を対応する最近周波数にマッピングするために使用され得る。さらに、所望の周波数が、波形メモリ１０８内の波形に使用されるベクトル数を変更することによって、位相連続性を提供し得るかどうかを判定するために、チェックが実行され得る。さらに、周波数マッピング・テーブルは、所望周波数の新たな値が受信されると、最近周波数の新たな値を追加するように構成され得る。
【００３３】
図７は、本発明の実施形態による、かつ図１〜７に関する直接デジタル合成方法のフローチャート７００を示す。最初に、最近周波数が、例えば、図６のプロセス６００または代替手法を用いて、判定され得る。コントローラ１１６は、波形メモリ１０８の記憶容量、波形の所望の周波数、および基準クロック１１４のクロック周波数に基づいて、波形ベクトル内の波形を符号化するための最近周波数を判定するように動作可能である。最近周波数は、波形メモリ１０８内の最後の波形ベクトルと最初の波形ベクトルとの間の位相不連続性を除去するために、選択される。波形は、最近周波数に基づき波形ベクトルにおいてコントローラ１１６により符号化され得る。簡単な例として、波形メモリ内の２５６個の波形ベクトルを符号化するために、コントローラは、時間インクリメントに対してスケールされたＸの０から２５５の値までステップ実行し、ｓｉｎ（２＊π＊Ｘ＊基準クロックの最近周波数／クロック周波数）の振幅値を判定し、電圧レベルとしてスケール変更し得る。他の数学関数が、波形ベクトル内の複数のオーバレイされた（例えば、合計された）波形を含む、多様な任意の波形を作成するために使用され得る。
【００３４】
ブロック７０２において、複数の波形ベクトルを記憶するように動作可能な波形メモリ１０８を含む波形生成器１０２から、選択された波形ベクトル１１０が出力される。選択された波形ベクトル１１０は、メモリ・アドレス生成器１０４内の少なくとも１つのモジュロ・カウンタ３０８の値に基づいて、波形メモリ１０８から選択され得る。少なくとも１つのモジュロ・カウンタ３０８は、所望の波形の周期性に基づいてカウントおよびリセットするように、例えばコントローラ１１６によって制御され得る。モジュロ・カウンタ３０８は、所望のカウントに到達するとラップアラウンドするようにプログラミングされる、フリーランニング・カウンタであり得る。メモリ・アドレス生成器１０４は、少なくとも１つのモジュロ・カウンタ３０８に基づいて波形メモリ１０８内のアドレス１０６を判定し得る。波形ベクトルから選択された波形ベクトル１１０が、アドレス１０６に基づいて識別され得る。ブロック７０４において、選択された波形ベクトル１１０が、基準クロック１１４に応答するデジタル・アナログ変換器１１２を使用して、デジタル値からアナログ信号１１５に変換される。
【００３５】
ブロック７０６において、アナログ信号１１５の出力が中断され、復元されるときに、アナログ信号１１５の位相連続性が維持される。例えば、アナログ信号１１５の位相連続性は、アナログ信号１１５の出力が中断される間、少なくとも１つのモジュロ・カウンタ３０８がカウントし続けることを可能にすることによって、維持され得る。特定のアナログ信号１１５の出力の中断が、複数のアナログ信号間のオン／オフ遷移または切り替えとして発生し得る。アナログ信号１１５は、アナログ信号１１５の位相に応じて少なくとも１つのモードに従って動作するように構成される被試験デバイス１５０に出力され得る。
【００３６】
位相誤差１２６を判定するために、信号誤差検出器１２２は、最近周波数で動作する局部発振器出力１２４とアナログ信号１１５とを混合し、混合の結果に基づいてアナログ信号１１５の位相誤差１２６を判定し得る。例えば、位相誤差１２６は、混合出力において位相跳躍として現れ得る。
【００３７】
いくつかの実施形態において、選択は、複数の波形間で実行され得る。例えば、第２の波形生成器４２２からの第２の選択された波形ベクトル４３４は、マルチ波形セレクタ４４０に出力されてもよく、そこで、コントローラ１１６が、デジタル・アナログ変換器１１２に第１の選択された波形ベクトル４１４を提供することと、第２の選択された波形ベクトル４３４を提供することとの間で選択するためのマルチ波形セレクタ４４０を構成し得る。第２の波形生成器４２２は、第１の波形メモリ４０８の波形ベクトル４０９とは異なる数の、第２の複数の波形ベクトル４２９についてのベクトルの数を使用するように構成可能であり得る。
【００３８】
別の例として、例えば、オーバレイされた２つ以上の波形の振幅値の結合を有する波形ベクトルを格納すること（populating）によって、複数の波形が時間的にオーバラップし得る。オーバレイされた波形は、波形の最高周波数波形の１つより多くの期間を含み得る。例えば、第１の波形がＭ個の波形ベクトルを含み、かつ第２の波形がＮ個の波形ベクトルを含む場合、結合は、Ｐ個の波形ベクトルを含み得る。ここで、Ｐは、ＭおよびＮよりも大きい。例として、Ｍが２０であり、かつＮが３０である場合、Ｐの値は、６０であってもよく、第２の波形の２サイクルとオーバレイ（例えば、合計）された第１の波形の３サイクルを有する。
【００３９】
複数の波形をマージする別の例において、第２の選択された波形ベクトル４３４は、第２の波形生成器４２２から出力されてもよく、第２の選択された波形ベクトル４３４は、第２のデジタル・アナログ変換器５３６を使用して第２のデジタル値から第２のアナログ信号５３８に変換されてもよい。電力結合器５４０は、第１のアナログ信号５１８および第２のアナログ信号５３８を結合して、被試験デバイス１５０への結合されたアナログ出力５４２を作り出し得る。
【００４０】
本発明は、任意の可能な統合の技術的詳細レベルにおけるシステム、方法、またはコンピュータ・プログラム製品、あるいはその組み合わせであってもよい。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実行させるためのコンピュータ可読プログラム命令をその上に有するコンピュータ可読記憶媒体を含んでもよい。
【００４１】
コンピュータ可読記憶媒体は、命令実行デバイスにより使用するための命令を保持し、記憶し得る有形デバイスであり得る。コンピュータ可読記憶媒体は、例えば、電子記憶デバイス、磁気記憶デバイス、光学記憶デバイス、電磁気記憶デバイス、半導体記憶デバイス、または前述したものの任意の適当な組み合わせであってもよいが、これらに限定されない。コンピュータ可読記憶媒体のより具体的な例の非網羅的リストは、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、静的ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク読み取り専用メモリ（ＣＤ−ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリ・スティック、フロッピー（Ｒ）・ディスク、パンチカードまたはその上に記録された命令を有する溝内の隆起構造などの機械的に符号化されたデバイス、および前述したものの任意の適当な組み合わせを含む。本明細書で用いられるコンピュータ可読記憶媒体は、本来、電波もしくは他の自由伝播する電磁波、導波管もしくは他の送信媒体を通って伝播する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、または電線を通って送信される電気信号などの、一時的信号であると解釈されるべきではない。
【００４２】
本明細書で説明されるコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスに、あるいはネットワーク、例えば、インターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、もしくはワイヤレス・ネットワーク、またはその組み合わせを介して外部コンピュータまたは外部ストレージ・デバイスに、ダウンロードされ得る。ネットワークは、銅伝送ケーブル、光伝送ファイバ、ワイヤレス伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組み合わせを含み得る。各コンピューティング／処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インターフェースは、コンピュータ可読プログラム命令をネットワークから受信し、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体の記憶用にコンピュータ可読プログラム命令を転送する。
【００４３】
本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路用の構成データ、またはＳｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋などのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語もしくは類似のプログラミング言語などの手続き型プログラミング言語を含む、１つもしくは複数のプログラミング言語の任意の組み合わせで書かれたソース・コードもしくはオブジェクト・コードのいずれかであってもよい。コンピュータ可読プログラム命令は、ユーザのコンピュータ上で完全に、ユーザのコンピュータ上で部分的に、スタンドアロン・ソフトウェア・パッケージとして、ユーザのコンピュータ上で部分的にかつリモート・コンピュータ上で部分的に、またはリモート・コンピュータもしくはサーバ上で完全に、実行してもよい。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）またはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意の種類のネットワークを通して、ユーザのコンピュータに接続されてもよい。あるいは、接続は、（例えば、インターネット・サービス・プロバイダを使用してインターネットを通して）外部コンピュータに対して行われてもよい。いくつかの実施形態では、例えば、プログラマブル・ロジック回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル・ロジック・アレイ（ＰＬＡ）を含む電子回路は、本発明の態様を実行するために、コンピュータ可読プログラム命令の状態情報を利用して電子回路を個別化することによって、コンピュータ可読プログラム命令を実行し得る。
【００４４】
本発明の態様は、発明の実施形態による、方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照して、本明細書において説明される。フローチャート図またはブロック図あるいはその両方の各ブロック、およびフローチャート図またはブロック図あるいはその両方のブロックの組み合わせは、コンピュータ可読プログラム命令によって実施され得ると理解されたい。
【００４５】
これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサによって実行する命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定される機能／動作を実施する手段を作成するように、汎用コンピュータ、専用コンピュータ、または他のプログラマブル・データ処理装置のプロセッサに提供されて、マシンを作り出すものであってよい。また、これらのコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体に記憶される命令を有するコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定される機能／動作の態様を実施する命令を含む製品を含むように、コンピュータ可読記憶媒体に記憶され、コンピュータ、プログラマブル・データ処理装置、または他のデバイス、あるいはその組み合わせに特定のやり方で機能するよう指示し得るものであってもよい。
【００４６】
また、コンピュータ可読プログラム命令は、コンピュータ、他のプログラマブル装置、または他のデバイス上で実行する命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定される機能／動作を実施するように、コンピュータ実施されるプロセスを作り出すために、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイス上にロードされ、コンピュータ、他のプログラマブル装置、または他のデバイス上で一連の動作ステップを実行させるものであってもよい。
【００４７】
図面中のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の考えられる実施の構造、機能性、および動作を例示する。この点に関して、フローチャートまたはブロック図の各ブロックは、指定された論理機能を実施するための１つまたは複数の実行可能命令を含む、モジュール、セグメント、または命令の一部を表してもよい。いくつかの代替的実施において、ブロック内に記載された機能は、図面中に記載された順序以外で発生してもよい。例えば、連続して示される２つのブロックが、実際には、実質的に同時に実行されてもよく、または、ブロックが、関係する機能性次第で逆の順序で実行されることがあってもよい。ブロック図またはフローチャート図あるいはその両方の各ブロック、およびブロック図またはフローチャート図あるいはその両方におけるブロックの組み合わせが、指定された機能もしくは動作を実行し、または専用ハードウェアおよびコンピュータ命令の組み合わせを実行する専用ハードウェア・ベース・システムによって実施され得ることにも留意されたい。
【００４８】
本発明の多様な実施形態の説明は、例示の目的で提示されているが、網羅的であること、または開示された実施形態に限定することを意図したものではない。多くの変更および変形が、説明した実施形態の範囲から逸脱することなく当業者には明らかであろう。本明細書で使用される用語は、実施形態の原理、実用的な適用、もしくは市場で発見される技術を超える技術的改善を最もよく説明するため、または他の当業者が本明細書で説明された実施形態を理解することを可能にするために、選択された。
【符号の説明】
【００４９】
１００  直接デジタル合成システム
１０２  波形生成器
１０４  メモリ・アドレス生成器
１０６  アドレス 
１０８  波形メモリ
１１０  波形ベクトル
１１２  デジタル・アナログ変換器
１１４  基準クロック
１１５  アナログ信号
１１６  コントローラ
１１８  振幅値
１２０  波形
１２４  局部発振器出力
１２８  局部発振器
１２６  位相誤差
１３０  最近周波数値
１３２  発振器
１５０  被試験デバイス
【図１】
0006960048.tif 000002
【図２】
0006960048.tif 000003
【図３】
0006960048.tif 000004
【図４】
0006960048.tif 000005
【図５】
0006960048.tif 000006
【図６】
0006960048.tif 000007
【図７】
0006960048.tif 000008