(57)【特許請求の範囲】
【請求項１】
基板を準備するステップと、
多結晶シリコン材質である第１活性領域を前記基板上に形成するステップと、
前記第１活性領域上、及び前記第１活性領域によって被覆されていない前記基板上に、酸化物層と窒化物層を順次堆積させ、第１絶縁層として形成するステップと、
相互に独立した、前記第１活性領域の上方に位置する第１ゲート電極と、第２ゲート電極とを前記窒化物層上にそれぞれ形成するステップと、
前記第１ゲート電極及び前記第２ゲート電極を自己整合とし、前記第１ゲート電極及び前記第２ゲート電極によって被覆されていない前記窒化物層をドライエッチング法で除去するステップと、
前記第１ゲート電極上、前記第２ゲート電極上、及び前記窒化物層によって被覆されていない前記酸化物層上に、第２絶縁層を堆積させるステップと、
前記第２ゲート電極上方の前記第２絶縁層上に、前記第１活性領域と材質が異なる酸化物の第２活性領域を形成するステップと、
前記第２活性領域上及び当該第２活性領域によって被覆されていない前記第２絶縁層上にエッチング阻止層を形成するステップと、
前記第１活性領域及び前記第２活性領域用に、第１ソース電極、第１ドレイン電極、第２ソース電極、及び第２ドレイン電極をそれぞれ形成するステップと、を含むことを特徴とするＴＦＴバックプレーンの製造方法。
【請求項２】
前記基板を準備するステップの後、前記第１活性領域を前記基板上に形成するステップの前に、バッファ層を形成するステップをさらに含み、前記バッファ層は窒化シリコン層及び／又は酸化シリコン層を含むことを特徴とする請求項１に記載のＴＦＴバックプレーンの製造方法。
【請求項３】
前記窒化物層はＳｉＮであることを特徴とする請求項１に記載のＴＦＴバックプレーンの製造方法。
【請求項４】
前記第１活性領域及び前記第２活性領域用に、第１ソース電極、第１ドレイン電極、第２ソース電極、及び第２ドレイン電極をそれぞれ形成するステップでは、
前記第１活性領域の上方において、前記エッチング阻止層及び前記第２絶縁層を貫通して第１電極孔及び第２電極孔を形成し、前記第１活性領域の両端とそれぞれ接触するように、前記エッチング阻止層上と前記第２絶縁層上、及び前記第１電極孔内と前記第２電極孔内に、前記第１ソース電極及び前記第１ドレイン電極を形成し、
前記第２活性領域の上方において、前記エッチング阻止層を貫通して第３電極孔及び第４電極孔を形成し、前記第２活性領域の両端とそれぞれ接触するように、前記エッチング阻止層上及び前記第３電極孔内と前記第４電極孔内に、前記第２ソース電極及び前記第２ドレイン電極を形成することを特徴とする請求項１に記載のＴＦＴバックプレーンの製造方法。
【請求項５】
基板を準備するステップと、
多結晶シリコン材質である第１活性領域を前記基板上に形成するステップと、
前記第１活性領域上、及び前記第１活性領域によって被覆されていない前記基板上に、酸化物層と窒化物層を順次堆積させ、第１絶縁層として形成するステップと、
相互に独立した、前記第１活性領域の上方に位置する第１ゲート電極と、第２ゲート電極とを前記窒化物層上にそれぞれ形成するステップと、
前記第１ゲート電極及び前記第２ゲート電極によって被覆されていない前記窒化物層を除去するステップと、
前記第１ゲート電極上、前記第２ゲート電極上、及び前記窒化物層によって被覆されていない前記酸化物層上に第２絶縁層を堆積させるステップと、
前記第２ゲート電極上方の前記第２絶縁層上に、前記第１活性領域と材質が異なる第２活性領域を形成するステップと、
前記第２活性領域上及び当該第２活性領域によって被覆されていない前記第２絶縁層上にエッチング阻止層を形成するステップと、
前記第１活性領域及び前記第２活性領域用に、第１ソース電極、第１ドレイン電極、第２ソース電極、及び第２ドレイン電極をそれぞれ形成するステップと、を含むことを特徴とするＴＦＴバックプレーンの製造方法。
【請求項６】
前記第１ゲート電極及び前記第２ゲート電極によって被覆されていない前記窒化物層を除去するステップは、前記第１ゲート電極及び前記第２ゲート電極を自己整合とし、前記第１ゲート電極及び前記第２ゲート電極によって被覆されていない前記窒化物層をドライエッチング法で除去する工程を含むことを特徴とする請求項５に記載のＴＦＴバックプレーンの製造方法。
【請求項７】
前記第２活性領域は酸化物材質であることを特徴とする請求項５に記載のＴＦＴバックプレーンの製造方法。
【請求項８】
前記基板を準備するステップの後、前記第１活性領域を前記基板上に形成するステップの前に、バッファ層を形成するステップをさらに含み、前記バッファ層は窒化シリコン層及び／又は酸化シリコン層を含むことを特徴とする請求項５に記載のＴＦＴバックプレーンの製造方法。
【請求項９】
前記窒化物層はＳｉＮであることを特徴とする請求項５に記載のＴＦＴバックプレーンの製造方法。
【請求項１０】
前記第１活性領域及び前記第２活性領域用に、第１ソース電極、第１ドレイン電極、第２ソース電極、及び第２ドレイン電極をそれぞれ形成するステップでは、
前記第１活性領域の上方において、前記エッチング阻止層及び前記第２絶縁層を貫通して第１電極孔及び第２電極孔を形成し、前記第１活性領域の両端とそれぞれ接触するように、前記エッチング阻止層上と前記第２絶縁層上、及び前記第１電極孔内と前記第２電極孔内に、前記第１ソース電極及び前記第１ドレイン電極を形成し、
前記第２活性領域の上方において、前記エッチング阻止層を貫通して第３電極孔及び第４電極孔を形成し、前記第２活性領域の両端とそれぞれ接触するように、前記エッチング阻止層上及び前記第３電極孔内と前記第４電極孔内に、前記第２ソース電極及び前記第２ドレイン電極を形成することを特徴とする請求項５に記載のＴＦＴバックプレーンの製造方法。
【請求項１１】
基板と、
前記基板上に設けられ、多結晶シリコン材質である第１活性領域と、
前記第１活性領域上、及び前記第１活性領域によって被覆されていない前記基板上に設けられ、順次堆積された酸化物層と窒化物層とを含み、且つ前記窒化物層は互いに独立した第１窒化物層及び第２窒化物層を含む第１絶縁層と、
前記第１窒化物層及び前記第２窒化物層上にそれぞれ設けられた第１ゲート電極及び第２ゲート電極で、前記第１ゲート電極及び前記第２ゲート電極と前記酸化物層との間でのみ前記窒化物層が存在する第１ゲート電極及び第２ゲート電極と、
前記第１ゲート電極上、前記第２ゲート電極上、及び前記窒化物層によって被覆されていない前記酸化物層上に設けられた第２絶縁層と、
前記第２ゲート電極上方の前記第２絶縁層上に設けられ、前記第１活性領域と材質が異なる第２活性領域と、
前記第２活性領域上及び当該第２活性領域によって被覆されていない前記第２絶縁層上に形成されるエッチング阻止層と、
前記第１活性領域の両端とそれぞれ接触する第１ソース電極及び第１ドレイン電極と、
前記第２活性領域の両端とそれぞれ接触する第２ソース電極及び第２ドレイン電極と、
を含むことを特徴とするＴＦＴバックプレーン。
【請求項１２】
前記第２活性領域は酸化物材質であることを特徴とする請求項１１に記載のＴＦＴバックプレーン。
【請求項１３】
前記第１窒化物層及び前記第２窒化物層は、前記第１ゲート電極及び前記第２ゲート電極を自己整合とし、前記第１ゲート電極及び前記第２ゲート電極によって被覆されていない前記窒化物層をドライエッチング法で除去することで形成されることを特徴とする請求項１１に記載のＴＦＴバックプレーン。
【請求項１４】
前記基板と前記第１活性領域との間に設けられ、窒化シリコン層及び／又は酸化シリコン層を含むバッファ層をさらに含むことを特徴とする請求項１１に記載のＴＦＴバックプレーン。
【請求項１５】
前記窒化物層はＳｉＮであることを特徴とする請求項１１に記載のＴＦＴバックプレーン。
【請求項１６】
前記第１活性領域の上方において、前記エッチング阻止層及び前記第２絶縁層を貫通して第１電極孔及び第２電極孔が形成され、前記エッチング阻止層上と前記第２絶縁層上、及び前記第１電極孔内と前記第２電極孔内に、前記第１ソース電極及び前記第１ドレイン電極が形成され、
前記第２活性領域の上方において、前記エッチング阻止層を貫通して第３電極孔及び第４電極孔が形成され、前記エッチング阻止層上及び前記第３電極孔内と前記第４電極孔内に、前記第２ソース電極及び前記第２ドレイン電極が形成されることを特徴とする請求項１１に記載のＴＦＴバックプレーン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ技術の分野に関するものであり、特にＴＦＴバックプレーンの製造方法及びＴＦＴバックプレーンに関するものである。
【背景技術】
【０００２】
有機エレクトロルミネッセンス表示装置としても知られるＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、有機発光ダイオード）表示装置は、新興のフラットパネル表示装置であり、製造工程の簡易性、低コスト、低消費電力、高い発光輝度、広い動作温度の適応範囲、軽く薄い体積、速い応答時間、カラーディスプレイ及び大画面ディスプレイの実現の容易さ、集積回路ドライバへの適合実現の容易さ、フレキシブルディスプレイの実現の容易さ等の利点を有するため、広範な応用展望を有する。ＯＬＥＤは、その駆動方法により、パッシブマトリックス型ＯＬＥＤとアクティブマトリックス型ＯＬＥＤ（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  ＯＬＥＤ、ＡＭＯＬＥＤ）の二大カテゴリーに分類することができる。
【０００３】
薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、略称ＴＦＴ）は、ＡＭＯＬＥＤ表示装置における主要な駆動素子であり、高性能フラットパネル表示装置の発展に直接関係するものである。既存のＴＦＴバックプレーンは様々な構造を有しており、対応する構造を製造するための薄膜トランジスタの活性層も、また様々な材料を有する。例えば、同一のＴＦＴバックプレーンにおいて、電子移動度が高く、電流出力の均一性が良好な多結晶シリコン材料と、スイッチング速度が速く、漏れ電流が低い非多結晶シリコン材料とを同時に用いて、それぞれ駆動用ＴＦＴ及びスイッチング用ＴＦＴとすることができ、このようなＴＦＴバックプレーンは異なる機能上の需要に応じて、異なるＴＦＴを使用するように選択することができる。
【０００４】
しかしながら、本願の発明者は、既存の技術において、駆動ＴＦＴの信頼性及び電気的性能を向上させるためには、当該ＴＦＴのゲート電極絶縁層で酸化物＋窒化物の構造を採用することとなるが、当該窒化物を堆積させた後の当該ＴＦＴの高温下での製造過程において、当該窒化物は拡散し、スイッチングＴＦＴの非多結晶シリコン材質を汚染することになるため、非多結晶シリコン材質のスイッチングＴＦＴの性能に影響を及ぼし、ＴＦＴバックプレーン全体の性能が低下することを、長期間の研究中に見出した。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本願で主に解決しようとする技術的課題は、ＴＦＴバックプレーンの製造方法及びＴＦＴバックプレーンを提供することであり、駆動ＴＦＴの窒化物層によるスイッチングＴＦＴへの性能の影響を減少することで、ＴＦＴバックプレーンの性能を向上させる。
【課題を解決するための手段】
【０００６】
上記技術課題を解決するために、本出願で採用する技術案は以下の通りである。ＴＦＴバックプレーンの製造方法を提供する。当該方法は、基板を準備するステップと；多結晶シリコン材質である第１活性領域を前記基板上に形成するステップと；前記第１活性領域上、及び前記第１活性領域によって被覆されていない前記基板上に、酸化物層と窒化物層を順次堆積させ、第１絶縁層として形成するステップと；相互に独立した、前記第１活性領域の上方に位置する第１ゲート電極と、第２ゲート電極とを前記窒化物層上にそれぞれ形成するステップと；前記第１ゲート電極及び前記第２ゲート電極を自己整合とし、前記第１ゲート電極及び前記第２ゲート電極によって被覆されていない前記窒化物層をドライエッチング法で除去するステップと；前記第１ゲート電極上、前記第２ゲート電極上、及
び前記窒化物層によって被覆されていない前記酸化物層上に、第２絶縁層を堆積させるステップと；前記第２ゲート電極上方の前記第２絶縁層上に、前記第１活性領域と材質が異なる酸化物の第２活性領域を形成するステップと；前記第２活性領域上及び当該第２活性領域によって被覆されていない前記第２絶縁層上にエッチング阻止層を形成するステップと；前記第１活性領域及び前記第２活性領域用に、第１ソース電極、第１ドレイン電極、第２ソース電極、及び第２ドレイン電極をそれぞれ形成するステップと、を含む。
【０００７】
上記技術課題を解決するために、本出願で採用するもう一つの技術案は以下の通りである。ＴＦＴバックプレーンの製造方法を提供する。当該方法は、基板を準備するステップと；多結晶シリコン材質である第１活性領域を前記基板上に形成するステップと；前記第１活性領域上、及び前記第１活性領域によって被覆されていない前記基板上に、酸化物層と窒化物層を順次堆積させ、第１絶縁層として形成するステップと；相互に独立した、前記第１活性領域の上方に位置する第１ゲート電極と、第２ゲート電極とを前記窒化物層上にそれぞれ形成するステップと；前記第１ゲート電極及び前記第２ゲート電極によって被覆されていない前記窒化物層を除去するステップと；前記第１ゲート電極上、前記第２ゲート電極上、及び前記窒化物層によって被覆されていない前記第１酸化物層上に第２絶縁層を堆積させるステップと；前記第２ゲート電極上方の前記第２絶縁層上に、前記第１活性領域と材質が異なる第２活性領域を形成するステップと；前記第２活性領域上及び当該第２活性領域によって被覆されていない前記第２絶縁層上にエッチング阻止層を形成するステップと；前記第１活性領域及び前記第２活性領域用に、第１ソース電極、第１ドレイン電極、第２ソース電極、及び第２ドレイン電極をそれぞれ形成するステップと、を含む。
【０００８】
上記技術課題を解決するために、本出願で採用するさらなる技術案は以下の通りである。ＴＦＴバックプレーンを提供する。当該ＴＦＴバックプレーンは、基板と；前記基板上に設けられ、多結晶シリコン材質である第１活性領域と；前記第１活性領域上、及び前記第１活性領域によって被覆されていない前記基板上に設けられ、順次堆積された酸化物層と窒化物層とを含み、且つ前記窒化物層は互いに独立した第１窒化物層及び第２窒化物層を含む第１絶縁層と；前記第１窒化物層及び前記第２窒化物層上にそれぞれ設けられた第１ゲート電極及び第２ゲート電極で、前記第１ゲート電極及び前記第２ゲート電極と前記酸化物層との間でのみ前記窒化物層が存在する第１ゲート電極及び第２ゲート電極と；前記第１ゲート電極上、前記第２ゲート電極上、及び前記窒化物層によって被覆されていない前記酸化物層上に設けられた第２絶縁層と；前記第２ゲート電極上方の前記第２絶縁層上に設けられ、前記第１活性領域と材質が異なる第２活性領域と；前記第２活性領域上及び当該第２活性領域によって被覆されていない前記第２絶縁層上に形成されるエッチング阻止層と；前記第１活性領域の両端とそれぞれ接触する第１ソース電極及び第１ドレイン電極と；前記第２活性領域の両端とそれぞれ接触する第２ソース電極及び第２ドレイン電極と、を含む。
【発明の効果】
【０００９】
本願の実施形態の有益な効果は、以下の通りである。従来技術と比較して、本願の実施形態では、多結晶シリコン材質である第１活性領域を基板上に形成し；第１酸化物層及び窒化物層を順次堆積させ、第１絶縁層とし；酸化物層上の、第１ゲート電極及び第２ゲート電極によって被覆されていない窒化物層を除去した後、第２ゲート電極上方の第２絶縁層上に第２活性領域を形成する。これにより、除去されていない窒化物層は、酸化物層と第１ゲート電極及び第２ゲート電極との間にのみ存在し、後続の高温下でのＴＦＴ基板の製造においては、当該除去されていない窒化物の拡散（窒化物は高温下において、上方に拡散する）が、第１ゲート電極及び第２ゲート電極によって阻止される。従って、本願の実施形態では、駆動ＴＦＴの当該窒化物層によるスイッチングＴＦＴの当該第２活性領域への汚染を顕著に低減することで、スイッチングＴＦＴへの性能の影響を低減し、以って当該ＴＦＴバックプレーンの性能を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本願のＴＦＴバックプレーンの製造方法に係る一実施形態のフロートチャートである。
【図２Ａ】図２Ａは、図１に示す実施形態における基板の構造概略図である。
【図２Ｂ】図２Ｂは、図１に示す実施形態において、第１活性領域を形成した後のＴＦＴバックプレーンの構造概略図である。
【図２Ｃ】図２Ｃは、図１に示す実施形態において、第１絶縁層を形成した後のＴＦＴバックプレーンの構造概略図である。
【図２Ｄ】図２Ｄは、図１に示す実施形態において、第１ゲート電極及び第２ゲート電極を形成した後のＴＦＴバックプレーンの構造概略図である。
【図２Ｅ】図２Ｅは、図１に示す実施形態において、第１ゲート電極及び第２ゲート電極によって被覆されていない窒化物層を除去した後のＴＦＴバックプレーンの構造概略図である。
【図２Ｆ】図２Ｆは、図１に示す実施形態において、第２絶縁層を形成した後のＴＦＴバックプレーンの構造概略図である。
【図２Ｇ】図２Ｇは、図１に示す実施形態において、第２活性領域を形成した後のＴＦＴバックプレーンの構造概略図である。
【図２Ｈ】図２Ｈは、図１に示す実施形態において、第１ソース電極、第２ソース電極、第１ドレイン電極及び第２ドレイン電極を形成した後のＴＦＴバックプレーンの構造概略図である。
【図３】図３は、本願のＴＦＴバックプレーンの製造工程におけるＴＦＴバックプレーンの他の実施形態を示す構造概略図である。
【図４】図４は、本願のＴＦＴバックプレーンの製造工程におけるＴＦＴバックプレーンのさらなる実施形態を示す構造概略図である。
【図５】図５は、本願のＴＦＴバックプレーンの一実施形態を示す構造概略図である。
【発明を実施するための形態】
【００１１】
図１及び図２Ａ〜図２Ｈをまとめて参照する。図１は、本願のＴＦＴバックプレーンの製造方法に係る一実施形態のフローチャートである。図２Ａ〜図２Ｈは、図１の実施形態で示される、ＴＦＴバックプレーンを製造する過程におけるＴＦＴバックプレーンの構造概略図である。なお、本実施形態では、第１活性領域２０２、第１ゲート電極２０５、第１ソース電極２０９及び第１ドレイン電極２３０は駆動用ＴＦＴに対応しており；同様に、第２活性領域２０８、第２ゲート電極２０６、第２ソース電極２３１及び第２ドレイン電極２３２はスイッチングＴＦＴに対応している。本実施形態は、具体的に以下のステップを含む。
【００１２】
ステップ１０１：基板２０１を準備する（図２Ａを参照）。
【００１３】
所定の用途において、本実施形態では、基板２０１に対し、洗浄及びプリベークを行なう必要がある。洗浄の目的は、基板２０１上の汚れた点、油汚れ及び繊維等を除去することにより、最良の接着剤コーティング効果を得ることであり；プリベークの目的は、当該接着剤コーティングの均一性を向上させることである。
【００１４】
本実施形態の基板２０１は、透明ガラス、透明樹脂等であってもよいが、これらに限定されない。
【００１５】
ステップ１０２：基板２０１上に第１活性領域２０２を形成する（図２Ｂを参照）。ここで、第１活性領域２０２は多結晶シリコン材質である。
【００１６】
本実施形態の第１活性領域２０２は、ソース領域、ドレイン領域及び導電チャネル（図示せず）を含む。所定の用途において、本実施形態では、初めにアモルファスシリコンを堆積させ、次に当該アモルファスシリコンを加熱し、急速アニーリング又はレーザ結晶化を行ない、最後にフォトリソグラフィとエッチングにより第１活性領域２０２を形成する。
【００１７】
ステップ１０３：第１活性領域２０２上、及び第１活性領域２０２によって被覆されていない基板２０１上に、酸化物層２０３と窒化物層２０４を順次堆積させ、第１絶縁層として形成する（図２Ｃを参照）。
【００１８】
選択的に、本実施形態における窒化物は窒化ケイ素である。当然ながら、他の実施形態では、窒化ケイ素の代わりに窒化ホウ素等の他の窒化物を用いることができる。
【００１９】
ステップ１０４：窒化物層２０４上に、相互に独立した第１ゲート電極２０５と第２ゲート電極２０６をそれぞれ形成し、且つ、第１ゲート電極２０５を第１活性領域２０２の上方に位置させる（図２Ｄを参照）。
【００２０】
本実施形態の第１ゲート電極２０５及び第２ゲート電極２０６は金属材料であり、フォトリソグラフィにより形成される。当該金属は、銅、アルミニウム、モリブデン等であってもよい。当然ながら、他の実施形態では、第１ゲート電極２０５及び第２ゲート電極２０６を、他の金属材料又は他の非金属材料とすることができる。加えて、本願の実施形態においては、第１ゲート電極２０５の材料と第２ゲート電極２０６の材料が、同一であるか否かについては限定しない。
【００２１】
ステップ１０５：第１ゲート電極２０５及び第２ゲート電極２０６によって被覆されていない窒化物層２０４を除去する（図２Ｅを参照）。 
【００２２】
選択的に、本実施形態では、第１ゲート電極２０５及び第２ゲート電極２０６を自己整合とし（即ち、自己整合工程）、且つ、第１ゲート電極２０５及び第２ゲート電極２０６によって被覆されていない窒化物層２０４をドライエッチング法で除去する。当然ながら、他の実施形態では、自己整合工程の代わりにアルミニウムゲート等を用いた工程を採用することができ、及び／又はドライエッチング法の代わりにウェットエッチング法を採用することができる。
【００２３】
自己整合工程では、ゲート、ソース及びドレインの被覆が、不純物の横方向への拡散で完了し、被覆電気容量はアルミニウムゲートを用いた工程の場合と比較してはるかに小さい。また、アルミニウムゲートを用いた工程では、アルミニウムゲート電極がチャネルより短い場合でも、イオン注入の工程を追加してゲート領域付近の未接続部分を充填し、自己整合を実現することができ、寄生電気容量の低減を通じて、ＴＦＴのスイッチング速度及び動作周波数を向上させるとともに、回路の集積レベルを高めることも可能となる。
【００２４】
本ステップでは主に、第１ゲート電極２０５及び第２ゲート電極２０６によって被覆されていない窒化物層２０４が、後続の高温下でのＴＦＴバックプレーンの製造において上方へ拡散し、スイッチングＴＦＴの非多結晶シリコンの第２活性領域２０８（後述で紹介）への汚染を低減する。一方、第１ゲート電極２０５及び第２ゲート電極２０６によって被覆されている窒化物層２０４の拡散は、第１ゲート電極２０５及び第２ゲート電極２０６によって阻止されるため、基本的には第２活性領域２０８を汚染することはない。
【００２５】
ステップ１０６：第１ゲート電極２０５上、第２ゲート電極２０６上、及び窒化物層２０４によって被覆されていない酸化物層２０３上に、第２絶縁層２０７を堆積させる（図２Ｆを参照）。
【００２６】
所定の用途において、第２絶縁層２０７は二酸化ケイ素である。
【００２７】
ステップ１０７：第２ゲート電極２０６上方の第２絶縁層２０７上に、第２活性領域２０８を形成する（図２Ｇを参照）。ここで、第２活性領域２０８の材質は、第１活性領域２０２の材質と異なる。
【００２８】
選択的に、本実施形態の第２活性領域２０８は酸化物材質であり、以ってスイッチングＴＦＴのスイッチング速度を向上させるとともに、その漏れ電流を低減することができる。当該酸化物は、インジウムガリウム亜鉛酸化物、インジウムスズ亜鉛酸化物等であってもよいが、これらに限定されない。当然ながら、他の実施形態では、第２活性領域２０８は非酸化物であってもよい。
【００２９】
ステップ１０８：第１活性領域２０２及び第２活性領域２０８用に、第１ソース電極２０９、第１ドレイン電極２３０、第２ソース電極２３１、及び第２ドレイン電極２３２をそれぞれ製造する（図２Ｈを参照）。
【００３０】
具体的には、本実施形態の第１ソース電極２０９、第１ドレイン電極２３０、第２ソース電極２３１及び第２ドレイン電極２３２の製造方法は、以下の工程を含む。第１活性領域２０２の上方において、第２絶縁層２０７に穴あけを施し、第１電極孔及び第２電極孔を形成する。ここで、当該第１電極孔及び第２電極孔はいずれも第２絶縁層２０７の全体を貫通する。金属層を堆積させ、且つエッチングを施すことで、第２絶縁層２０７上及び当該第１電極孔と当該第２電極孔内に、第１ソース電極２０９及び第１ドレイン電極２３０を形成する。加えて、第１ソース電極２０９及び第１ドレイン電極２３０はそれぞれ、当該第１電極孔及び当該第２電極孔を通じて第１活性領域２０２の両端と接触するため、第１活性領域２０２の両端に位置するソース領域及びドレイン領域と各々接触していると理解することができる。第２ソース電極２３１及び第２ドレイン電極２３２はそれぞれ、第２活性領域２０８の両端上に同時に形成することができる。
【００３１】
従来技術との区別として、本実施形態の除去されていない窒化物層は、酸化物層と第１ゲート電極及び第２ゲート電極との間にのみ存在し、後続の高温下でのＴＦＴバックプレーンの製造においては、当該除去されていない窒化物の上方への拡散が、第１ゲート電極及び第２ゲート電極によって阻止される。従って、本願の実施形態では、駆動ＴＦＴの窒化物層によるスイッチングＴＦＴの第２活性領域への汚染を顕著に低減することで、スイッチングＴＦＴの性能への影響を低減し、以ってＴＦＴバックプレーンの性能を向上させることができる。
【００３２】
選択的に、図３を参照すると、図３は本願のＴＦＴバックプレーンの製造工程におけるＴＦＴバックプレーンの他の実施形態を示す構造概略図である。本実施形態では、基板３０１を準備した後、基板３０１上に第１活性領域３０２を形成する前に、バッファ層３０３を基板３０１上に形成する。すなわち、バッファ層３０３を基板３０１と、第１活性領域３０２及び第１絶縁層３０４との間に配置することにより、第１活性領域３０２を製造する際の電流漏れ等の問題を改善することができ、以ってＴＦＴ基板の性能をさらに向上させることができる。所定の用途において、バッファ層３０３は窒化シリコン層及び酸化シリコン層を含む。当然ながら、他の用途においては、バッファ層３０３は窒化シリコン層又は酸化シリコン層のみを含むこともある。
【００３３】
選択的に、図４を参照すると、図４は本願のＴＦＴバックプレーンの製造工程におけるＴＦＴバックプレーンのさらなる他の実施形態を示す構造概略図である。本実施形態では、図１に示す実施形態のステップ１０８の代わりに、下記の方法を採用することができる。具体的には、第２ゲート電極４０１の上方の第２絶縁層４０２上に第２活性領域４０３を形成した後、第２活性領域４０３上及び第２活性領域４０３によって被覆されていない第２絶縁層４０２上に、エッチング阻止層４０４を堆積させる。同様に、第１ソース電極４０５、第１ドレイン電極４０６、第２ソース電極４０７及び第２ドレイン電極４０８の形成方法は以下の工程を含む。第１活性領域４０９の上方において、エッチング阻止層４０４及び第２絶縁層４０２に穴あけを施し、第１電極孔及び第２電極孔を形成する。ここで、当該第１電極孔及び第２電極孔はいずれも、エッチング阻止層４０４及び第２絶縁層４０２の全体を貫通する。金属層を堆積させ、且つエッチングを施すことで、エッチング阻止層４０４上、第２絶縁層４０２上及び当該第１電極孔と第２電極孔内に、第１ソース電極４０５及び第１ドレイン電極４０６を形成する。加えて、第１ソース電極４０５及び第１ドレイン電極４０６はそれぞれ、第１電極孔及び第２電極孔を通じて第１活性領域４０９の両端と接触する。第２活性領域４０３の両端の上方において、エッチング阻止層４０４に穴あけを施し、第３電極孔及び第４電極孔を形成する。さらに、エッチング阻止層４０４の第２活性領域４０３上に位置する部位を貫通し、金属層を堆積させ、且つエッチングを施すことで、エッチング阻止層４０４上及び当該第３電極孔と第４電極孔内に、第２ソース電極４０７及び第２ドレイン電極４０８を形成する。加えて、第２ソース電極４０７及び第２ドレイン電極４０８はそれぞれ、第３電極孔及び第４電極孔を通じて第２活性領域４０３の両端と接触する。
【００３４】
当然ながら、本実施形態のＴＦＴ基板の製造工程は、さらにいくつかの必須のステップを含む。これらステップとしては、例えば、パッシベーション層、平坦層、導電層、画素定義層及び画素電極を製造するためのステップ等が挙げられるが、これらのステップは本願発明の要旨ではないため、ここではその詳細な説明を省略する。
【００３５】
図５を参照して、図５は本願のＴＦＴバックプレーンの一実施形態を示す構造概略図である。本実施形態は、基板５０１と、基板５０１上に配置された第１活性領域５０２とを含んでおり、ここで、第１活性領域５０２は多結晶シリコン材質である。第１絶縁層５０３は、第１活性領域５０２上及び第１活性領域５０２によって被覆されていない基板５０１上に配置されている。ここで、第１絶縁層５０３は、順次堆積された酸化物層５０４及び窒化物層を含む。加えて、当該窒化物層は、互いに独立した第１窒化物層５０５及び第２窒化物層５０６を含む。第１ゲート電極５０７及び第２ゲート電極５０８はそれぞれ、第１窒化物層５０５及び第２窒化物層５０６上に配置されている。当該窒化物層は、第１ゲート電極５０７及び第２ゲート電極５０８と酸化物層５０４との間にのみ存在する。第２絶縁層５０９は、第１ゲート電極５０７と第２ゲート電極５０８、及び第１窒化物層５０５と第２窒化物層５０６によって被覆されていない酸化物層５０４上に配置されている。第２活性領域５１０は、第２ゲート電極５０８の上方の第２絶縁層５０９上に配置されている。ここで、第２活性領域５１０の材質は、第１活性領域５０２の材質と異なる。第１ソース電極５１１と第１ドレイン電極５１２はそれぞれ、第１活性領域５０２の両端に接続されている。第２ソース電極５１３と第２ドレイン電極５１４はそれぞれ、第２活性領域５１０の両端に接続されている。
【００３６】
従来技術との区別として、本実施形態に係る駆動ＴＦＴの窒化物層は、酸化物層と第１ゲート電極及び第２ゲート電極との間にのみ存在し、後続の高温下でのＴＦＴバックプレーンの製造においては、当該除去されていない窒化物の上方への拡散が、第１ゲート電極及び第２ゲート電極によって阻止される。従って、本願の実施形態では、駆動ＴＦＴの窒化物層によるスイッチングＴＦＴの第２活性領域への汚染を顕著に低減することで、スイッチングＴＦＴの性能への影響を低減し、以ってＴＦＴバックプレーンの性能を向上させることができる。
【００３７】
選択的に、本実施形態の第２活性領域５１０は酸化物材質であり、以ってスイッチングＴＦＴのスイッチング速度を向上させるとともに、その漏れ電流を低減することができる。当該酸化物は、インジウムガリウム亜鉛酸化物、インジウムスズ亜鉛酸化物等であってもよいが、これらに限定されない。当然ながら、他の実施形態では、第２活性領域２０８は非酸化物であってもよい。
【００３８】
選択的に、本実施形態では、第１ゲート電極５０７及び第２ゲート電極５０８を自己整合とし（即ち、自己整合工程）、第１ゲート電極５０７及び第２ゲート電極５０８によって被覆されていない窒化物層５０５及び窒化物層５０６をドライエッチング法で除去する。当然ながら、他の実施形態では、自己整合工程の代わりにアルミニウムゲート等を用いた工程を採用することができ、及び／又はドライエッチング法の代わりにウェットエッチング法を採用することができる。
【００３９】
選択的に、本実施形態における窒化物は窒化ケイ素である。当然ながら、他の実施形態では、窒化ケイ素の代わりに窒化ホウ素等の他の窒化物を用いることができる。
【００４０】
選択的に、本実施形態はさらに、基板５０１と第１活性領域５０２との間に配置されたバッファ層５１５を含んでいるため、第１活性領域５０２を製造する際の電流漏れ等の問題を改善することができ、以ってＴＦＴ基板の性能をさらに向上させることができる。所定の用途において、バッファ層５１５は窒化シリコン層及び酸化シリコン層を含む。当然ながら、他の用途においては、バッファ層５１５は窒化シリコン層又は酸化シリコン層のみを含むこともある。或いは、他の材質で窒化ケイ素及び／又は酸化ケイ素を代用する。
【００４１】
選択的に、本実施形態はさらに、第２絶縁層５０９上に配置されたエッチング阻止層５１６を含み、第２ソース電極５１３及び第２ドレイン電極５１４の非バックチャネルエッチングを実現する上でのサポートとなる。
【００４２】
当然ながら、本実施形態のＴＦ基板の製造工程では、さらにいくつかの必須のステップを含む。これらステップとしては、パッシベーション層、平坦層、導電層、画素定義層及び画素電極を製造するためのステップ等が挙げられるが、これらのステップは本願発明の要旨ではないため、その詳細な説明を省略する。
【００４３】
なお、本願の実施形態における、第１ソース電極、第１ドレイン電極、第２ソース電極及び第２ドレイン電極は、銅、アルミニウム、モリブデン等の金属であってもよい。当然ながら、これらの金属の代わりに、他の金属材料又は他の非金属材料を用いることができる。加えて、本願の実施形態においては、第１ソース電極の材料と、第１ドレイン電極の材料と、第２ソース電極の材料と、第２ドレイン電極の材料と、第１ゲート電極の材料と、第２ゲート電極の材料とが同一であるか否かについては限定しない。
【００４４】
上述の事項は単に本願の実施形態であるため、本願の特許請求の範囲を限定するものではない。本願の明細書及び添付の図の内容から得られた同等の効果を有する構造又は同等の効果を有する工程の置換、又は他の関連する技術分野における直接若しくは間接的な運用は、いずれも同様の理由で本願の特許請求の範囲に含まれる。
【図１】
0006901070.tif 000002
【図２Ａ】
0006901070.tif 000003
【図２Ｂ】
0006901070.tif 000004
【図２Ｃ】
0006901070.tif 000005
【図２Ｄ】
0006901070.tif 000006
【図２Ｅ】
0006901070.tif 000007
【図２Ｆ】
0006901070.tif 000008
【図２Ｇ】
0006901070.tif 000009
【図２Ｈ】
0006901070.tif 000010
【図３】
0006901070.tif 000011
【図４】
0006901070.tif 000012
【図５】
0006901070.tif 000013