(57)【特許請求の範囲】
【請求項１】
第１側の第１表面、及び、前記第１側とは反対側である第２側の第２表面を有し、前記第１表面に沿って配置された複数の画素を構成する半導体層と、
前記第１表面に設けられ、前記複数の画素を構成する電極層と、を備え、
前記複数の画素のそれぞれは、
前記半導体層に形成された第１導電型の第１増倍領域、及び、前記半導体層において前記第１増倍領域の前記第１側に形成された第２導電型の第２増倍領域を含むアバランシェ増倍領域と、
前記半導体層において前記第２増倍領域の前記第１側に形成され、前記第２増倍領域と接続された第２導電型の電荷振分領域と、
前記半導体層において前記第２増倍領域の前記第１側に形成され、前記電荷振分領域と接続された第２導電型の第１電荷転送領域と、
前記半導体層において前記第２増倍領域の前記第１側に形成され、前記電荷振分領域と接続された第２導電型の第２電荷転送領域と、
前記半導体層において前記第２増倍領域の前記第１側に形成された第１導電型のウェル領域と、
前記電極層において前記電荷振分領域の前記第１側に形成されたフォトゲート電極と、
前記フォトゲート電極に対して前記第１電荷転送領域側に位置するように、前記電極層において前記電荷振分領域の前記第１側に形成された第１転送ゲート電極と、
前記フォトゲート電極に対して前記第２電荷転送領域側に位置するように、前記電極層において前記電荷振分領域の前記第１側に形成された第２転送ゲート電極と、を有し、
前記第１増倍領域は、前記半導体層の厚さ方向において前記電荷振分領域と重なり且つ前記ウェル領域と重ならないように形成されており、
前記第２増倍領域は、前記半導体層の厚さ方向において前記電荷振分領域及び前記ウェル領域と重なるように形成されている、測距イメージセンサ。
【請求項２】
前記複数の画素のそれぞれは、
前記半導体層において前記第２増倍領域と前記ウェル領域との間に形成された第２導電型のバリア領域を更に有する、請求項１に記載の測距イメージセンサ。
【請求項３】
前記バリア領域は、前記半導体層の厚さ方向から見た場合に前記ウェル領域を含んでいる、請求項２に記載の測距イメージセンサ。
【請求項４】
前記複数の画素のそれぞれは、
前記半導体層において前記バリア領域の前記第１側に形成され、前記バリア領域と接続された第２導電型のシンク領域を更に有する、請求項２又は３に記載の測距イメージセンサ。
【請求項５】
前記シンク領域は、前記第２電荷転送領域と接続されている、請求項４に記載の測距イメージセンサ。
【請求項６】
前記第２増倍領域は、前記半導体層の厚さ方向において前記電荷振分領域と重なる第１領域、並びに、前記半導体層の厚さ方向において前記ウェル領域と重なる第２領域を含み、
前記第２領域の不純物の濃度は、前記第１領域の不純物の濃度よりも高い、請求項１に記載の測距イメージセンサ。
【請求項７】
前記第２領域は、前記半導体層の厚さ方向から見た場合に前記ウェル領域を含んでいる、請求項６に記載の測距イメージセンサ。
【請求項８】
前記複数の画素のそれぞれは、
前記半導体層において前記第２領域の前記第１側に形成され、前記第２領域と接続された第２導電型のシンク領域を更に有する、請求項６又は７に記載の測距イメージセンサ。
【請求項９】
前記シンク領域は、前記第２電荷転送領域と接続されている、請求項８に記載の測距イメージセンサ。
【請求項１０】
前記半導体層の前記第１表面には、前記複数の画素のそれぞれを互いに分離するトレンチが形成されている、請求項１〜９のいずれか一項に記載の測距イメージセンサ。
【請求項１１】
前記第１増倍領域は、前記複数の画素のそれぞれごとに分離されている、請求項１〜１０のいずれか一項に記載の測距イメージセンサ。
【請求項１２】
前記電極層を覆うように前記第１表面に設けられ、前記複数の画素のそれぞれと電気的に接続された配線層を更に備える、請求項１〜１１のいずれか一項に記載の測距イメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、測距イメージセンサに関する。
【背景技術】
【０００２】
間接ＴＯＦ（Time  of  Flight）方式を利用して対象物の距離画像を取得する測距イメージセンサとして、光感応領域が設けられた半導体層と、半導体層上に画素ごとに設けられたフォトゲート電極及び転送ゲート電極と、を備えるものが知られている（例えば特許文献１，２参照）。このような測距イメージセンサによれば、光の入射によって光感応領域で発生した電荷を高速で転送することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１３３４６４号公報
【特許文献２】特開２０１３−２０６９０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述したような測距イメージセンサにおいては、例えば測距可能距離の長距離化のために、受光感度の向上が求められる場合がある。【０００５】
本開示は、信号の読出し精度を維持しつつ受光感度の向上を図ることができる測距イメージセンサを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一側面の測距イメージセンサは、第１側の第１表面、及び、第１側とは反対側である第２側の第２表面を有し、第１表面に沿って配置された複数の画素を構成する半導体層と、第１表面に設けられ、複数の画素を構成する電極層と、を備え、複数の画素のそれぞれは、半導体層に形成された第１導電型の第１増倍領域、及び、半導体層において第１増倍領域の第１側に形成された第２導電型の第２増倍領域を含むアバランシェ増倍領域と、半導体層において第２増倍領域の第１側に形成され、第２増倍領域と接続された第２導電型の電荷振分領域と、半導体層において第２増倍領域の第１側に形成され、電荷振分領域と接続された第２導電型の第１電荷転送領域と、半導体層において第２増倍領域の第１側に形成され、電荷振分領域と接続された第２導電型の第２電荷転送領域と、半導体層において第２増倍領域の第１側に形成された第１導電型のウェル領域と、電極層において電荷振分領域の第１側に形成されたフォトゲート電極と、フォトゲート電極に対して第１電荷転送領域側に位置するように、電極層において電荷振分領域の第１側に形成された第１転送ゲート電極と、フォトゲート電極に対して第２電荷転送領域側に位置するように、電極層において電荷振分領域の第１側に形成された第２転送ゲート電極と、を有し、第１増倍領域は、半導体層の厚さ方向において電荷振分領域と重なり且つウェル領域と重ならないように形成されており、第２増倍領域は、半導体層の厚さ方向において電荷振分領域及びウェル領域と重なるように形成されている。【０００７】
この測距イメージセンサでは、半導体層にアバランシェ増倍領域が形成されている。これにより、複数の画素のそれぞれにおいて高感度化が実現される。更に、第１導電型のウェル領域の第２側において、第２導電型の第２増倍領域が、半導体層の厚さ方向においてウェル領域と重なるように形成されており、第２導電型の第２増倍領域の第２側において、第１導電型の第１増倍領域が、半導体層の厚さ方向においてウェル領域と重ならないように形成されている。これにより、半導体層に逆方向バイアスが印加されると、第２増倍領域のうち半導体層の厚さ方向において第１増倍領域と重ならない部分に形成された空乏層がウェル領域に向かって広がり難くなり、空乏層がウェル領域に至ることが防止される。つまり、空乏層がウェル領域に至ることに起因してアバランシェ増倍領域とウェル領域との間において電流が流れるのを防止することができる。よって、信号の読出し精度を維持しつつ受光感度の向上を図ることができる。【０００８】
本開示の一側面の測距イメージセンサでは、複数の画素のそれぞれは、半導体層において第２増倍領域とウェル領域との間に形成された第２導電型のバリア領域を更に有してもよい。これにより、半導体層に逆方向バイアスが印加されることで、第２増倍領域に形成された空乏層がウェル領域に向かって広がったとしても、バリア領域によって、空乏層がウェル領域に至ることが防止される。つまり、空乏層がウェル領域に至ることに起因してアバランシェ増倍領域とウェル領域との間において電流が流れるのを抑制することができる。【０００９】
本開示の一側面の測距イメージセンサでは、バリア領域は、半導体層の厚さ方向から見た場合にウェル領域を含んでいてもよい。これにより、空乏層がウェル領域に至ることに起因してアバランシェ増倍領域とウェル領域との間において電流が流れるのを抑制することができる。【００１０】
本開示の一側面の測距イメージセンサでは、複数の画素のそれぞれは、半導体層においてバリア領域の第１側に形成され、バリア領域と接続された第２導電型のシンク領域を更に有してもよい。これにより、第２導電型のバリア領域の周辺に集まった電荷が第２導電型のシンク領域に引き込まれるため、バリア領域の周辺に集まった電荷が寄生電荷としてノイズとなるのを抑制することができる。【００１１】
本開示の一側面の測距イメージセンサでは、シンク領域は、第２電荷転送領域と接続されていてもよい。これにより、第２電荷転送領域を不要電荷排出領域として用いた場合に、シンク領域に引き込まれた電荷を第２電荷転送領域に排出することができる。【００１２】
本開示の一側面の測距イメージセンサでは、第２増倍領域は、半導体層の厚さ方向において電荷振分領域と重なる第１領域、並びに、半導体層の厚さ方向においてウェル領域と重なる第２領域を含み、第２領域の不純物の濃度は、第１領域の不純物の濃度よりも高くてもよい。これにより、半導体層に逆方向バイアスが印加されることで、第２増倍領域のうち半導体層の厚さ方向において第１増倍領域と重ならない部分に形成された空乏層がウェル領域に向かって広がったとしても、第２領域によって、空乏層がウェル領域に至ることが防止される。つまり、空乏層がウェル領域に至ることに起因してアバランシェ増倍領域とウェル領域との間において電流が流れるのを抑制することができる。【００１３】
本開示の一側面の測距イメージセンサでは、第２領域は、半導体層の厚さ方向から見た場合にウェル領域を含んでいてもよい。これにより、空乏層がウェル領域に至ることに起因してアバランシェ増倍領域とウェル領域との間において電流が流れるのを抑制に防止することができる。【００１４】
本開示の一側面の測距イメージセンサでは、複数の画素のそれぞれは、半導体層において第２領域の第１側に形成され、第２領域と接続された第２導電型のシンク領域を更に有してもよい。これにより、第２導電型の第１領域の周辺に集まった電荷が第２導電型のシンク領域に引き込まれるため、第１領域の周辺に集まった電荷が寄生電荷としてノイズとなるのを抑制することができる。【００１５】
本開示の一側面の測距イメージセンサでは、シンク領域は、第２電荷転送領域と接続されていてもよい。これにより、第２電荷転送領域を不要電荷排出領域として用いた場合に、シンク領域に引き込まれた電荷を第２電荷転送領域に排出することができる。【００１６】
本開示の一側面の測距イメージセンサでは、半導体層の第１表面には、複数の画素のそれぞれを互いに分離するトレンチが形成されていてもよい。これにより、隣り合う画素間でのクロストークの発生を確実に抑制することができる。【００１７】
本開示の一側面の測距イメージセンサでは、第１増倍領域は、複数の画素のそれぞれごとに分離されていてもよい。これにより、隣り合う画素間でのクロストークの発生を抑制することができる。【００１８】
本開示の一側面の測距イメージセンサでは、電極層を覆うように第１表面に設けられ、複数の画素のそれぞれと電気的に接続された配線層を更に備えてもよい。これにより、複数の画素のそれぞれに対する電気信号の入出力を、配線層を介して実施することがきる。
【発明の効果】
【００１９】
本開示によれば、信号の読出し精度を維持しつつ受光感度の向上を図ることができる測距イメージセンサを提供することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】図１は、第１実施形態の測距イメージセンサを備える光検出装置の構成図である。
【図２】図２は、第１実施形態の測距イメージセンサの画素部の平面図である。
【図３】図３は、図２に示されるIII−III線に沿っての断面図である。
【図４】図４は、図２に示されるIV−IV線に沿っての断面図である。
【図５】図５は、第１実施形態の測距イメージセンサの製造方法を説明するための断面図である。
【図６】図６は、第１実施形態の測距イメージセンサの製造方法を説明するための断面図である。
【図７】図７は、第２実施形態の測距イメージセンサの一部分の平面図である。
【図８】図８は、図７に示されるVIII−VIII線に沿っての断面図である。
【図９】図９は、第３実施形態の測距イメージセンサの一部分の平面図である。
【図１０】図１０は、図９に示されるX−X線に沿っての断面図である。
【図１１】図１１は、図９に示されるXI−XI線に沿っての断面図である。
【図１２】図１２は、変形例の測距イメージセンサの断面図である。
【図１３】図１３は、変形例の測距イメージセンサの断面図である。
【図１４】図１４は、変形例の測距イメージセンサの断面図である。
【図１５】図１５は、変形例の測距イメージセンサの断面図である。
【図１６】図１６は、変形例の測距イメージセンサの断面図である。
【図１７】図１７は、変形例の測距イメージセンサの断面図である。
【図１８】図１８は、変形例の測距イメージセンサの断面図である。
【発明を実施するための形態】
【００２１】
以下、本開示の実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
［第１実施形態］
［光検出装置の構成］
【００２２】
図１に示されるように、光検出装置１は、光源２と、測距イメージセンサ１０Ａと、信号処理部３と、制御部４と、表示部５と、を備えている。光検出装置１は、間接ＴＯＦ方式を利用して対象物ＯＪの距離画像（対象物ＯＪまでの距離ｄに関する情報を含む画像）を取得する装置である。
【００２３】
光源２は、パルス光Ｌを出射する。光源２は、例えば赤外ＬＥＤ等によって構成されている。パルス光Ｌは、例えば近赤外光である。パルス光Ｌの周波数は、例えば１０ｋＨｚ以上である。測距イメージセンサ１０Ａは、光源２から出射されて対象物ＯＪで反射されたパルス光Ｌを検出する。測距イメージセンサ１０Ａは、画素部１１及びＣＭＯＳ読出し回路部１２が半導体基板（例えばシリコン基板）にモノリシックに形成されることで、構成されている。測距イメージセンサ１０Ａは、信号処理部３に実装されている。
【００２４】
信号処理部３は、測距イメージセンサ１０Ａの画素部１１及びＣＭＯＳ読出し回路部１２を制御する。信号処理部３は、測距イメージセンサ１０Ａから出力された信号に所定の処理を施して検出信号を生成する。制御部４は、光源２及び信号処理部３を制御する。制御部４は、信号処理部３から出力された検出信号に基づいて対象物ＯＪの距離画像を生成する。表示部５は、制御部４によって生成された対象物ＯＪの距離画像を表示する。
［測距イメージセンサの構成］
【００２５】
図２、図３及び図４に示されるように、測距イメージセンサ１０Ａは、画素部１１において、半導体層２０と、電極層４０と、を備えている。半導体層２０は、第１表面２０ａ及び第２表面２０ｂを有している。第１表面２０ａは、半導体層２０の厚さ方向における一方の側の表面である。第２表面２０ｂは、半導体層２０の厚さ方向における他方の側の表面である。電極層４０は、半導体層２０の第１表面２０ａに設けられている。半導体層２０及び電極層４０は、第１表面２０ａに沿って配置された複数の画素１１ａを構成している。測距イメージセンサ１０Ａでは、複数の画素１１ａは、第１表面２０ａに沿って２次元に配列されている。以下、半導体層２０の厚さ方向をＺ方向といい、Ｚ方向に垂直な一方向をＸ方向といい、Ｚ方向及びＸ方向の両方向に垂直な方向をＹ方向という。また、Ｚ方向における一方の側を第１側といい、Ｚ方向における他方の側（第１側とは反対側）を第２側という。なお、図２では、後述する配線層６０の図示が省略されている。
【００２６】
各画素１１ａは、半導体層２０において、半導体領域２１と、アバランシェ増倍領域２２と、電荷振分領域２３と、１対の第１電荷転送領域２４，２５と、１対の第２電荷転送領域２６，２７と、複数の電荷阻止領域２８と、ウェル領域３１と、ＬＯＣＯＳ（Local  Oxidation  of  Silicon）領域３３と、バリア領域３４と、１対のシンク領域３５と、を有している。各領域２１〜２８，３１〜３５は、半導体基板（例えばシリコン基板）に対して各種処理（例えば、エッチング、成膜、不純物注入等）を実施することで形成されている。
【００２７】
半導体領域２１は、ｐ型（第１導電型）の領域であって、半導体層２０において第２表面２０ｂに沿って設けられている。半導体領域２１は、光吸収領域（光電変換領域）として機能する。一例として、半導体領域２１は、１×１０１５ｃｍ−３以下のキャリア濃度を有するｐ型の領域であり、半導体領域２１の厚さは、１０μｍ程度である。なお、アバランシェ増倍領域２２等も光吸収領域（光電変換領域）として機能する。
【００２８】
アバランシェ増倍領域２２は、第１増倍領域２２ａ及び第２増倍領域２２ｂを含んでいる。第１増倍領域２２ａは、ｐ型の領域であって、半導体層２０において半導体領域２１の第１側に形成されている。一例として、第１増倍領域２２ａは、１×１０１６ｃｍ−３以上のキャリア濃度を有するｐ型の領域であり、第１増倍領域２２ａの厚さは、１μｍ程度である。第２増倍領域２２ｂは、ｎ型（第２導電型）の領域であって、半導体層２０において第１増倍領域２２ａの第１側に形成されている。一例として、第２増倍領域２２ｂは、１×１０１６ｃｍ−３以上のキャリア濃度を有するｎ型の領域であり、第２増倍領域２２ｂの厚さは、１μｍ程度である。第１増倍領域２２ａ及び第２増倍領域２２ｂは、ｐｎ接合を形成している。
【００２９】
電荷振分領域２３は、ｎ型の領域であって、半導体層２０において第２増倍領域２２ｂの第１側に形成されている。一例として、電荷振分領域２３は、５×１０１５〜１×１０１６ｃｍ−３のキャリア濃度を有するｎ型の領域であり、電荷振分領域２３の厚さは、１μｍ程度である。
【００３０】
各第１電荷転送領域２４，２５は、ｎ型の領域であって、半導体層２０において第２増倍領域２２ｂの第１側に形成されている。各第１電荷転送領域２４，２５は、電荷振分領域２３と接続されている。１対の第１電荷転送領域２４，２５は、電荷振分領域２３のうちの第１側の部分を挟んで、Ｘ方向において向かい合っている。一例として、各第１電荷転送領域２４，２５は、１×１０１８ｃｍ−３以上のキャリア濃度を有するｎ型の領域であり、各第１電荷転送領域２４，２５の厚さは、０．２μｍ程度である。なお、電荷振分領域２３のうちの第２側の部分は、各第１電荷転送領域２４，２５と第２増倍領域２２ｂとの間に入り込んでいる。本実施形態では、各第１電荷転送領域２４，２５は、電荷蓄積領域として機能する。
【００３１】
各第２電荷転送領域２６，２７は、ｎ型の領域であって、半導体層２０において第２増倍領域２２ｂの第１側に形成されている。各第２電荷転送領域２６，２７は、電荷振分領域２３と接続されている。１対の第２電荷転送領域２６，２７は、電荷振分領域２３のうちの第１側の部分を挟んで、Ｙ方向において向かい合っている。一例として、各第２電荷転送領域２６，２７は、１×１０１８ｃｍ−３以上のキャリア濃度を有するｎ型の領域であり、各第２電荷転送領域２６，２７の厚さは、０．２μｍ程度である。なお、電荷振分領域２３のうちの第２側の部分は、各第２電荷転送領域２６，２７と第２増倍領域２２ｂとの間に入り込んでいる。本実施形態では、各第２電荷転送領域２６，２７は、電荷排出領域として機能する。
【００３２】
各電荷阻止領域２８は、ｐ型の領域であって、半導体層２０において各第１電荷転送領域２４，２５と電荷振分領域２３（電荷振分領域２３のうちの第２側の部分）との間に形成されている。一例として、各電荷阻止領域２８は、１×１０１７〜１×１０１８ｃｍ−３のキャリア濃度を有するｐ型の領域であり、各電荷阻止領域２８の厚さは、０．２μｍ程度である。
【００３３】
ウェル領域３１は、ｐ型の領域であって、半導体層２０において第２増倍領域２２ｂの第１側に形成されている。ウェル領域３１は、Ｚ方向から見た場合に電荷振分領域２３を包囲している。ＬＯＣＯＳ領域３３は、半導体層２０においてウェル領域３１の第１側に形成されている。ＬＯＣＯＳ領域３３は、ウェル領域３１と接続されている。ウェル領域３１は、ＬＯＣＯＳ領域３３と共に複数の読出し回路（例えば、ソースフォロワアンプ、リセットトランジスタ等）を構成している。各読出し回路は、各第１電荷転送領域２４，２５と電気的に接続されている。一例として、ウェル領域３１は、１×１０１６〜５×１０１７ｃｍ−３のキャリア濃度を有するｐ型の領域であり、ウェル領域３１の厚さは、１μｍ程度である。なお、画素部と読出し回路部とを電気的に分離するための構造として、ＬＯＣＯＳ領域３３に代えて、ＳＴＩ（Shallow  Trench  Isolation）を用いてもよいし、或いは、単にウェル領域３１のみを用いてもよい。
【００３４】
バリア領域３４は、ｎ型の領域であって、半導体層２０において第２増倍領域２２ｂとウェル領域３１との間に形成されている。バリア領域３４は、Ｚ方向から見た場合にウェル領域３１を含んでいる。つまり、ウェル領域３１は、Ｚ方向から見た場合にバリア領域３４内に位置している。バリア領域３４は、電荷振分領域２３を包囲している。バリア領域３４のｎ型不純物の濃度は、第２増倍領域２２ｂのｎ型不純物の濃度よりも高い。一例として、バリア領域３４は、第２増倍領域２２ｂのキャリア濃度から第２増倍領域２２ｂのキャリア濃度の倍程度までのキャリア濃度を有するｎ型の領域であり、バリア領域３４の厚さは、１μｍ程度である。
【００３５】
各シンク領域３５は、ｎ型の領域であって、半導体層２０においてバリア領域３４の第１側に形成されている。各シンク領域３５における第２側の端部は、バリア領域３４と接続されている。各シンク領域３５における第１側の端部は、各第２電荷転送領域２６，２７と接続されている。各第２電荷転送領域２６，２７のｎ型不純物の濃度は、各シンク領域３５のｎ型不純物の濃度よりも高く、各シンク領域３５のｎ型不純物の濃度は、バリア領域３４のｎ型不純物の濃度及びウェル領域３１のｐ型不純物の濃度よりも高い。一例として、各シンク領域３５は、ウェル領域３１のキャリア濃度以上のキャリア濃度を有するｎ型の領域であり、各シンク領域３５の厚さは、各第２電荷転送領域２６，２７とバリア領域３４との間の距離に依存する。
【００３６】
各画素１１ａは、電極層４０において、フォトゲート電極４１と、１対の第１転送ゲート電極４２，４３と、１対の第２転送ゲート電極４４，４５と、有している。各ゲート電極４１〜４５は、絶縁膜４６を介して半導体層２０の第１表面２０ａに形成されている。絶縁膜４６は、例えば、シリコン窒化膜、シリコン酸化膜等である。
【００３７】
フォトゲート電極４１は、電極層４０において電荷振分領域２３の第１側に形成されている。フォトゲート電極４１は、導電性及び光透過性を有する材料（例えばポリシリコン）によって形成されている。一例として、フォトゲート電極４１は、Ｚ方向から見た場合に、Ｘ方向において向かい合う２辺、及びＹ方向において向かい合う２辺を有する矩形状を呈している。
【００３８】
第１転送ゲート電極４２は、フォトゲート電極４１に対して第１電荷転送領域２４側に位置するように、電極層４０において電荷振分領域２３の第１側に形成されている。第１転送ゲート電極４３は、フォトゲート電極４１に対して第１電荷転送領域２５側に位置するように、電極層４０において電荷振分領域２３の第１側に形成されている。各第１転送ゲート電極４２，４３は、導電性及び光透過性を有する材料（例えばポリシリコン）によって形成されている。一例として、各第１転送ゲート電極４２，４３は、Ｚ方向から見た場合に、Ｘ方向において向かい合う２辺、及びＹ方向において向かい合う２辺を有する矩形状を呈している。
【００３９】
第２転送ゲート電極４４は、フォトゲート電極４１に対して第２電荷転送領域２６側に位置するように、電極層４０において電荷振分領域２３の第１側に形成されている。第２転送ゲート電極４５は、フォトゲート電極４１に対して第２電荷転送領域２７側に位置するように、電極層４０において電荷振分領域２３の第１側に形成されている。各第２転送ゲート電極４４，４５は、導電性及び光透過性を有する材料（例えばポリシリコン）によって形成されている。一例として、各第２転送ゲート電極４４，４５は、Ｚ方向から見た場合に、Ｘ方向において向かい合う２辺、及びＹ方向において向かい合う２辺を有する矩形状を呈している。
【００４０】
測距イメージセンサ１０Ａは、画素部１１において、対向電極５０と、配線層６０と、を更に備えている。対向電極５０は、半導体層２０の第２表面２０ｂに設けられている。対向電極５０は、Ｚ方向から見た場合に複数の画素１１ａを含んでいる。対向電極５０は、Ｚ方向において電極層４０と向かい合っている。対向電極５０は、例えば金属材料によって形成されている。配線層６０は、電極層４０を覆うように半導体層２０の第１表面２０ａに設けられている。配線層６０は、各画素１１ａ及びＣＭＯＳ読出し回路部１２（図１参照）と電気的に接続されている。配線層６０のうち各画素１１ａのフォトゲート電極４１と向かい合う部分には、光入射開口６０ａが形成されている。
【００４１】
半導体層２０には、各画素１１ａを互いに分離するようにトレンチ２９が形成されている。トレンチ２９は、半導体層２０の第１表面２０ａに形成されている。トレンチ２９の底面２９ａは、アバランシェ増倍領域２２に対して第２側に位置している。つまり、トレンチ２９は、アバランシェ増倍領域２２を完全に分離している。トレンチ２９内には、シリコン酸化物等の絶縁材料４７が配置されている。なお、絶縁材料４７の代わりに、タングステン等の金属材料、ポリシリコン等がトレンチ２９内に配置されていてもよい。
【００４２】
各画素１１ａにおいて、第２増倍領域２２ｂは、Ｚ方向において電荷振分領域２３、１対の第１電荷転送領域２４，２５、１対の第２電荷転送領域２６，２７及びウェル領域３１と重なるように形成されている。つまり、第２増倍領域２２ｂは、Ｚ方向から見た場合に、電荷振分領域２３、１対の第１電荷転送領域２４，２５、１対の第２電荷転送領域２６，２７及びウェル領域３１と重なっている。なお、本実施形態では、第２増倍領域２２ｂと１対の第２電荷転送領域２６，２７とは、Ｚ方向から見た場合に一部において重なっている。本実施形態では、各画素１１ａにおいて、第２増倍領域２２ｂは、トレンチ２９に至っている。具体的には、第２増倍領域２２ｂは、Ｚ方向から見た場合に、トレンチ２９に囲まれた各画素１１ａを完全に覆っている。一方、各画素１１ａにおいて、第１増倍領域２２ａは、Ｚ方向において電荷振分領域２３、１対の第１電荷転送領域２４，２５、１対の第２電荷転送領域２６，２７と重なり且つウェル領域３１と重ならないように形成されている。つまり、第１増倍領域２２ａは、Ｚ方向から見た場合に、電荷振分領域２３、１対の第１電荷転送領域２４，２５、１対の第２電荷転送領域２６，２７と重なり且つウェル領域３１と重ならない。なお、本実施形態では、第１増倍領域２２ａと１対の第２電荷転送領域２６，２７とは、Ｚ方向から見た場合に一部において重なっている。本実施形態では、第１増倍領域２２ａは、トレンチ２９に至っていない。具体的には、第１増倍領域２２ａは、第２増倍領域２２ｂの第２側で、画素１１ａごとに分離されている。Ｚ方向から見た場合に、トレンチ２９と第１増倍領域２２ａとの間には、半導体層２０において第２表面２０ｂに沿って設けられた半導体領域２１の一部が配置されている。つまり、ウェル領域３１の第２側で、Ｚ方向において第２増倍領域２２ｂと半導体領域２１とが重なるように形成されている。
【００４３】
アバランシェ増倍領域２２は、アバランシェ増倍を引き起こす領域である。より詳細には、各画素１１ａでは、アバランシェ増倍領域２２のうち、Ｚ方向から見て第１増倍領域２２ａと第２増倍領域２２ｂとが重なった領域が、所定値の逆方向バイアスが印加された場合に３×１０５〜４×１０５Ｖ／ｃｍの電界強度を発生し得ることによりアバランシェ増倍を引き起こす。
【００４４】
以上のように構成された測距イメージセンサ１０Ａの動作の一例は、次のとおりである。測距イメージセンサ１０Ａの各画素１１ａにおいては、フォトゲート電極４１の電位を基準として負の電圧（例えば−５０Ｖ）が対向電極５０に印加されて（つまり、アバランシェ増倍領域２２に形成されたｐｎ接合に逆方向バイアスが印加されて）、アバランシェ増倍領域２２に３×１０５〜４×１０５Ｖ／ｃｍの電界強度が発生する。この状態で、光入射開口６０ａ及びフォトゲート電極４１を介して半導体層２０にパルス光Ｌが入射すると、パルス光Ｌの吸収によって発生した電子が、アバランシェ増倍領域２２で増倍されて電荷振分領域２３に高速で移動する。
【００４５】
対象物ＯＪ（図１参照）の距離画像の生成に際し、各画素１１ａでは、まず、１対の第２転送ゲート電極４４，４５にリセット電圧が印加される。リセット電圧は、フォトゲート電極４１の電位を基準として正の電圧である。これにより、電荷振分領域２３に移動した電子が１対の第２電荷転送領域２６，２７から排出される。
【００４６】
続いて、１対の第１転送ゲート電極４２，４３にパルス電圧信号が印加される。一例として、第１転送ゲート電極４２に印加されるパルス電圧信号は、フォトゲート電極４１の電位を基準として正の電圧及び負の電圧が交互に繰り返される電圧信号であって、光源２（図１参照）から出射されるパルス光Ｌの強度信号と周期、パルス幅及び位相が同一の電圧信号である。一方、第１転送ゲート電極４３に印加されるパルス電圧信号は、位相が１８０°ずれている点を除き、第１転送ゲート電極４２に印加されるパルス電圧信号と同一の電圧信号である。
【００４７】
これにより、電荷振分領域２３に移動した電子が１対の第１電荷転送領域２４，２５に交互に高速で転送される。所定期間の転送によって各第１電荷転送領域２４，２５に蓄積された電子は、ウェル領域３１等によって構成された読出し回路、及び配線層６０を介して、信号としてＣＭＯＳ読出し回路部１２（図１参照）に転送される。
【００４８】
図１に示されるように、パルス光Ｌが光源２から出射されて、対象物ＯＪで反射されたパルス光Ｌが測距イメージセンサ１０Ａで検出されると、測距イメージセンサ１０Ａで検出されるパルス光Ｌの強度信号の位相は、光源２から出射されるパルス光Ｌの強度信号の位相に対して、対象物ＯＪまでの距離ｄに応じてずれることになる。したがって、各第１電荷転送領域２４，２５に蓄積された電子に基づく信号を画素１１ａごとに取得することで、対象物ＯＪの距離画像を生成することができる。
［測距イメージセンサの製造方法］
【００４９】
図５の（ａ）に示されるように、ｐ型の半導体基板２０ｓが用意され、第１増倍領域２２ａ、第２増倍領域２２ｂ、及び電荷振分領域２３が半導体基板２０ｓに形成される。このとき、第２増倍領域２２ｂは、複数の画素１１ａ（図５の（ｂ）参照）に渡って繋がるように半導体基板２０ｓに形成される。第１増倍領域２２ａは、半導体基板２０ｓのうち、Ｚ方向から見た場合に、電荷振分領域２３（図５の（ｂ）参照）、第１電荷転送領域２４，２５（図５の（ｂ）参照）、及び第２電荷転送領域２６，２７（図５の（ｂ）参照）と重なる部分に形成される。続いて、図５の（ｂ）に示されるように、半導体層２０の第１表面２０ａにトレンチ２９が形成される。続いて、図６の（ａ）に示されるように、１対の第１電荷転送領域２４，２５、１対の第２電荷転送領域２６，２７、複数の電荷阻止領域２８、ウェル領域３１、ＬＯＣＯＳ領域３３、バリア領域３４及び１対のシンク領域３５を各画素１１ａが有するように、各領域２４〜２８，３１〜３５が半導体基板２０ｓに形成される。以上により、トレンチ２９が形成された半導体層２０が形成される（第１工程）。なお、半導体領域２１は、半導体基板２０ｓが有していた領域である。
【００５０】
続いて、図６の（ｂ）に示されるように、フォトゲート電極４１、１対の第１転送ゲート電極４２，４３及び１対の第２転送ゲート電極４４，４５を各画素１１ａが有するように、各ゲート電極４１〜４５が半導体層２０の第１表面２０ａに形成される。これにより、電極層４０が形成される（第２工程）。続いて、図３に示されるように、電極層４０を覆うように半導体層２０の第１表面２０ａに配線層６０が形成され、配線層６０が各画素１１ａと電気的に接続される（第３工程）。続いて、対向電極５０が半導体層２０の第２表面２０ｂに形成される。以上の半導体基板２０ｓへの画素部１１の形成と並行して、半導体基板２０ｓへのＣＭＯＳ読出し回路部１２の形成が実施される。以上により、測距イメージセンサ１０Ａが製造される。なお、トレンチ２９の形成は、各領域２４〜２８，３１〜３５が半導体基板２０ｓに形成された後、各ゲート電極４１〜４５が半導体層２０の第１表面２０ａに形成される前に、実施されてもよい。
［作用及び効果］
【００５１】
測距イメージセンサ１０Ａでは、半導体層２０にアバランシェ増倍領域２２が形成されている。これにより、各画素１１ａにおいて高感度化が実現される。更に、ｐ型のウェル領域３１の第２側において、ｎ型の第２増倍領域２２ｂが、半導体層２０の厚さ方向においてウェル領域３１と重なるように形成されており、ｎ型の第２増倍領域２２ｂの第２側において、ｐ型の第１増倍領域２２ａが、半導体層２０の厚さ方向においてウェル領域３１と重ならないように形成されている。これにより、半導体層２０に逆方向バイアスが印加されると、第２増倍領域２２ｂのうち半導体層２０の厚さ方向において第１増倍領域２２ａと重ならない部分に形成された空乏層がウェル領域３１に向かって広がり難くなり、空乏層がウェル領域３１に至ることが抑制される。つまり、空乏層がウェル領域３１に至ることに起因してアバランシェ増倍領域２２とウェル領域３１との間において電流が流れるのを防止することができる。よって、測距イメージセンサ１０Ａによれば、信号の読出し精度を維持しつつ受光感度の向上を図ることができる。
【００５２】
測距イメージセンサ１０Ａの効果について更に述べる。ｐ型のウェル領域３１の第２側では、Ｚ方向において、ｎ型の第２増倍領域２２ｂと、ウェル領域３１のｐ型不純物の濃度と比較してｐ型不純物の濃度が低いｐ型の半導体領域２１とが重なるように形成されている。フォトゲート電極４１の電位を基準として負の電圧が対向電極５０に印加されると、ｎ型の第２増倍領域２２ｂとｐ型の半導体領域２１との間に空乏層が形成されるが、当該空乏層は、よりｐ型不純物の濃度が低い半導体領域２１に向かって広がりやすく、半導体領域２１とは反対側のウェル領域３１に向かって広がりにくい。よって、測距イメージセンサ１０Ａによれば、空乏層がウェル領域３１に至ることに起因してアバランシェ増倍領域２２とウェル領域３１との間において電流が流れるのを抑制することができる。
【００５３】
測距イメージセンサ１０Ａでは、トレンチ２９の底面２９ａが、アバランシェ増倍領域２２に対して第２側に位置している。これにより、隣り合う画素１１ａ間でのクロストークの発生を抑制することができる。
【００５４】
測距イメージセンサ１０Ａでは、第２増倍領域２２ｂと、読出し回路を構成するウェル領域３１との間に、ｎ型のバリア領域３４が形成されている。これにより、半導体層２０に逆方向バイアスが印加されることで、第２増倍領域に形成された空乏層がウェル領域３１に向かって広がったとしても、バリア領域３４によって、空乏層がウェル領域３１に至ることが防止される。つまり、空乏層がウェル領域３１に至ることに起因してアバランシェ増倍領域２２とウェル領域３１との間において電流が流れるのを抑制することができる。
【００５５】
測距イメージセンサ１０Ａでは、バリア領域３４が、Ｚ方向から見た場合にウェル領域３１を含んでいる。これにより、空乏層がウェル領域３１に至ることに起因してアバランシェ増倍領域２２とウェル領域３１との間において電流が流れるのを抑制することができる。
【００５６】
測距イメージセンサ１０Ａでは、バリア領域３４の第１側に、バリア領域３４と接続されたｎ型のシンク領域３５が形成されている。これにより、ｎ型のバリア領域３４の周辺に集まった電子がｎ型のシンク領域３５に引き込まれるため、バリア領域３４の周辺に集まった電子が寄生電子としてノイズとなるのを抑制することができる。なお、第１電荷転送領域２４と各シンク領域３５との間の領域、及び第１電荷転送領域２５と各シンク領域３５との間の領域において不純物濃度を調整することで、寄生電子が各第１電荷転送領域２４，２５よりもシンク領域３５に引き込まれ易くなるポテンシャル状態を形成することができる。
【００５７】
測距イメージセンサ１０Ａでは、シンク領域３５が各第２電荷転送領域２６，２７と接続されている。これにより、シンク領域３５に引き込まれた寄生電子を、不要電荷排出領域として機能する各第２電荷転送領域２６，２７に排出することができる。
【００５８】
測距イメージセンサ１０Ａでは、電極層４０を覆うように半導体層２０の第１表面２０ａに配線層６０が設けられており、配線層６０が各画素１１ａと電気的に接続されている。これにより、各画素１１ａに対する電気信号の入出力を、配線層６０を介して実施することができる。
【００５９】
測距イメージセンサ１０Ａの製造方法では、各ゲート電極４１〜４５の形成の後に、電極層４０を覆うように半導体層２０の第１表面２０ａに配線層６０が形成され、配線層６０が各画素１１ａと電気的に接続される。これにより、製造された測距イメージセンサ１０Ａにおいて、各画素１１ａに対する電気信号の入出力を、配線層６０を介して実施することがきる。
［第２実施形態］
【００６０】
図７及び図８に示されるように、測距イメージセンサ１０Ｂは、Ｘ方向における電荷振分領域２３の両側に第２電荷転送領域２６ａ，２６ｂ，２７ａ，２７ｂが配置されている点、及びＸ方向におけるフォトゲート電極４１の両側に複数の第２転送ゲート電極４４ａ，４４ｂ，４５ａ，４５ｂが配置されている点で、上述した測距イメージセンサ１０Ａと主に相違している。
【００６１】
測距イメージセンサ１０Ｂの各画素１１ａにおいて、１対の第２電荷転送領域２６ａ，２６ｂは、Ｘ方向における電荷振分領域２３の一方の側であって、Ｙ方向における第１電荷転送領域２４の両側に配置されている。１対の第２電荷転送領域２７ａ，２７ｂは、Ｘ方向における電荷振分領域２３の他方の側であって、Ｙ方向における第１電荷転送領域２５の両側に配置されている。第２転送ゲート電極４４ａは、Ｚ方向から見た場合にフォトゲート電極４１と第２電荷転送領域２６ａとの間に配置されている。第２転送ゲート電極４４ｂは、Ｚ方向から見た場合にフォトゲート電極４１と第２電荷転送領域２６ｂとの間に配置されている。第２転送ゲート電極４５ａは、Ｚ方向から見た場合にフォトゲート電極４１と第２電荷転送領域２７ａとの間に配置されている。第２転送ゲート電極４５ｂは、Ｚ方向から見た場合にフォトゲート電極４１と第２電荷転送領域２７ｂとの間に配置されている。
【００６２】
測距イメージセンサ１０Ｂの各画素１１ａにおいて、ウェル領域３１は、各画素１１ａ間において、Ｚ方向から見た場合に、Ｘ方向における電荷振分領域２３を包囲するように形成されている。ウェル領域３１は、トレンチ２９のうちＸ方向及びＹ方向に沿って延在する部分に沿って形成されている。
【００６３】
測距イメージセンサ１０Ｂの各画素１１ａにおいて、第２増倍領域２２ｂは、Ｚ方向から見た場合に、トレンチ２９に囲まれた画素１１ａを完全に覆っている。測距イメージセンサ１０Ｂの各画素１１ａにおいて、第１増倍領域２２ａは、Ｚ方向から見た場合に、トレンチ２９に囲まれた画素１１ａのうちウェル領域３１の第２側を除いた部分を覆っている。
【００６４】
測距イメージセンサ１０Ｂにおいても、上述した測距イメージセンサ１０Ａと同様に、半導体層２０にアバランシェ増倍領域２２が形成されている。これにより、各画素１１ａにおいて高感度化が実現される。更に、読出し回路を構成するｐ型のウェル領域３１の第２側において、ｎ型の第２増倍領域２２ｂが、半導体層２０の厚さ方向においてウェル領域３１と重なるように形成されており、ｎ型の第２増倍領域２２ｂの第２側において、ｐ型の第１増倍領域２２ａが、半導体層２０の厚さ方向においてウェル領域３１と重ならないように形成されている。これにより、半導体層２０に逆方向バイアスが印加されることで、第２増倍領域２２ｂのうち半導体層２０の厚さ方向において第１増倍領域２２ａと重ならない部分に形成された空乏層がウェル領域３１に向かって広がり難くなり、空乏層がウェル領域３１に至ることが防止される。つまり、空乏層がウェル領域３１に至ることに起因してアバランシェ増倍領域２２とウェル領域３１との間において電流が流れるのを防止することができる。よって、測距イメージセンサ１０Ｂによれば、信号の読出し精度を維持しつつ受光感度の向上を図ることができる。
【００６５】
また、測距イメージセンサ１０Ｂにおいても、第１増倍領域２２ａが、各画素１１ａのそれぞれごとに分離されている。これにより、隣り合う画素１１ａ間でのクロストークの発生を抑制することができる。特に、隣り合う各画素１１ａ間の境界のうちＸ方向に沿った部分ではＺ方向から見た場合に第１増倍領域２２ａと第２増倍領域２２ｂとが重なっている。当該部分においてトレンチ２９が形成されていることにより、クロストークの発生を抑制することができる。
［第３実施形態］
【００６６】
図９、図１０及び図１１に示されるように、測距イメージセンサ１０Ｃは、第１電荷転送領域２４が電荷振分領域２３の中央部に配置されている点、複数の第２電荷転送領域２６が電荷振分領域２３の外縁に沿って配置されている点、フォトゲート電極４１及び第１転送ゲート電極４２が環状に形成されている点、複数の第２転送ゲート電極４４がフォトゲート電極４１を包囲するように配置されている点、並びに、半導体層２０にトレンチ２９が形成されておらず、アバランシェ増倍領域２２が複数の画素１１ａに渡って繋がっている点で、上述した測距イメージセンサ１０Ａと主に相違している。
【００６７】
測距イメージセンサ１０Ｃの各画素１１ａにおいて、第１電荷転送領域２４は、Ｚ方向から見た場合に電荷振分領域２３の中央部に配置されている。複数の第２電荷転送領域２６は、Ｚ方向から見た場合に、電荷振分領域２３の外縁に沿って配置されている。各第２電荷転送領域２６は、隣り合う２つの画素１１ａによって共有されている。フォトゲート電極４１は、Ｚ方向から見た場合に、例えば矩形環状を呈しており、第１電荷転送領域２４の外側且つ複数の第２電荷転送領域２６の内側に配置されている。第１転送ゲート電極４２は、Ｚ方向から見た場合に、例えば矩形環状を呈しており、第１電荷転送領域２４の外側且つフォトゲート電極４１の内側に配置されている。各第２転送ゲート電極４４は、Ｚ方向から見た場合に、フォトゲート電極４１と各第２電荷転送領域２６との間に配置されている。
【００６８】
測距イメージセンサ１０Ｃの各画素１１ａにおいて、ウェル領域３１及びバリア領域３４は、Ｚ方向から見た場合に、複数の画素１１ａを仕切るように格子状に配置された複数の仮想ラインの交点上に配置されている。そのため、半導体層２０にトレンチ２９が形成されていない。本実施形態では、第２増倍領域２２ｂは、複数の画素１１ａに渡って繋がっている。一方、第１増倍領域２２ａは、ウェル領域３１の第２側を除いて、複数の画素１１ａに渡って繋がっている。
【００６９】
測距イメージセンサ１０Ｃでも、半導体層２０にアバランシェ増倍領域２２が形成されている。これにより、各画素１１ａにおいて高感度化が実現される。更に、読出し回路を構成するｐ型のウェル領域３１の第２側において、ｎ型の第２増倍領域２２ｂが、半導体層２０の厚さ方向においてウェル領域３１と重なるように形成されており、ｎ型の第２増倍領域２２ｂの第２側において、ｐ型の第１増倍領域２２ａが、半導体層２０の厚さ方向においてウェル領域３１と重ならないように形成されている。これにより、半導体層２０に逆方向バイアスが印加されることで、第２増倍領域２２ｂのうち半導体層２０の厚さ方向において第１増倍領域２２ａと重ならない部分に形成された空乏層がウェル領域３１に向かって広がり難くなり、空乏層がウェル領域３１に至ることが防止される。つまり、空乏層がウェル領域３１に至ることに起因してアバランシェ増倍領域２２とウェル領域３１との間において電流が流れるのを防止することができる。よって、測距イメージセンサ１０Ｃによれば、信号の読出し精度を維持しつつ受光感度の向上を図ることができる。
【００７０】
なお、測距イメージセンサ１０Ｃでは、シンク領域３５（図３参照）が半導体層２０に形成されていない。これは、測距イメージセンサ１０Ｃでは、上述した測距イメージセンサ１０Ａに比べて、バリア領域３４が第１電荷転送領域２４から離れることになり、その結果、バリア領域３４の周辺に集まった電子が第１電荷転送領域２４に入り込み難くなるからである。
［変形例］
【００７１】
本開示は、上述した第１実施形態〜第３実施形態に限定されない。測距イメージセンサ１０Ａでは、第１増倍領域２２ａが、Ｚ方向においてウェル領域３１と重ならないように形成されていればよく、Ｚ方向から見た場合に、トレンチ２９に囲まれた画素１１ａのうちウェル領域３１の第２側を除いた部分を覆っていてもよい。また、測距イメージセンサ１０Ｃでは、第１増倍領域２２ａが、画素１１ａごとに分離されるように形成されていてもよい。
【００７２】
測距イメージセンサ１０Ａ，１０Ｂ，１０Ｃでは、第１増倍領域２２ａが、Ｚ方向において電荷振分領域２３の一部と重なるように形成されていればよく、第２増倍領域２２ｂが、Ｚ方向において電荷振分領域２３の一部及びウェル領域３１の一部と重なるように形成されていればよい。つまり、測距イメージセンサ１０Ａ，１０Ｂ，１０Ｃでは、Ｚ方向から見た場合に、第１増倍領域２２ａと各領域２４，２５，２６，２７とが重なっている必要はなく、第２増倍領域２２ｂと各領域２４，２５，２６，２７とが重なっている必要はない。また、測距イメージセンサ１０Ａ，１０Ｂ，１０Ｃでは、第１増倍領域２２ａに形成された空乏層がウェル領域３１に至ることに起因してアバランシェ増倍領域２２とウェル領域３１との間において電流が流れない構成（又は、アバランシェ増倍領域２２とウェル領域３１との間において電流が流れたとしても実用上問題のない構成）であれば、第１増倍領域２２ａが、Ｚ方向においてウェル領域３１と一部において重なるように形成されていてもよい。
【００７３】
測距イメージセンサ１０Ａ，１０Ｂ，１０Ｃは、対向電極５０とは異なる電極を備えていてもよい。一例として、測距イメージセンサ１０Ａ，１０Ｂ，１０Ｃは、半導体基板においてＴＳＶ（Through-Silicon Via）構造によって形成された貫通電極を備えていてもよい。或いは、測距イメージセンサ１０Ａ，１０Ｂ，１０Ｃは、半導体基板における第１側の表面部分に形成された電極を備えていてもよい。
【００７４】
測距イメージセンサ１０Ａ，１０Ｂ，１０Ｃでは、ウェル領域３１が、複数の読出し回路を構成していなくてもよい。その場合、ウェル領域３１は、分離領域として機能してもよく、複数の読出し回路は、半導体基板においてウェル領域３１とは異なるウェル領域に形成され、配線層６０を介して各第１電荷転送領域２４，２５と電気的に接続されていてもよい。
【００７５】
測距イメージセンサ１０Ａ，１０Ｂ，１０Ｃでは、半導体層２０にバリア領域３４が形成されていなくてもよい。また、測距イメージセンサ１０Ａ，１０Ｂ，１０Ｃでは、第２増倍領域２２ｂの一部をバリア領域として機能させるようにしてもよい。一例として、図１２及び図１３に示される測距イメージセンサ１０Ａでは、バリア領域３４が形成されていない。また、測距イメージセンサ１０Ａでは、第２増倍領域２２ｂが、第１領域２２ｃ及び第２領域２２ｄを含んでいる。第１領域２２ｃは、第２増倍領域２２ｂのうち、Ｚ方向において電荷振分領域２３、一対の第１電荷転送領域２４，２５、及び一対の第２電荷転送領域２６，２７と重なる領域である。つまり、第１領域２２ｃは、第２増倍領域２２ｂのうち、Ｚ方向から見た場合に電荷振分領域２３、一対の第１電荷転送領域２４，２５、及び一対の第２電荷転送領域２６，２７と重なっている。第２領域２２ｄは、第２増倍領域２２ｂのうち、Ｚ方向においてウェル領域３１と重なる領域である。つまり、第２領域２２ｄは、第２増倍領域２２ｂのうち、Ｚ方向から見た場合にウェル領域３１と重なっている。第２領域２２ｄの不純物の濃度は、第１領域２２ｃの不純物の濃度よりも高い。一例として、第１領域２２ｃは、１×１０１６ｃｍ−３以上のｎ型不純物の濃度を有し、第２領域２２ｄは、２〜３×１０１６ｃｍ−３のｎ型不純物の濃度を有している。第２領域２２ｄは、Ｚ方向から見た場合にウェル領域３１を含んでいる。シンク領域３５は、第２領域２２ｄと接続されている。
【００７６】
これによっても、第２領域２２ｄによって、半導体層２０にバリア領域３４を形成するのと同様の効果が奏される。なお、第１領域２２ｃに形成された空乏層がウェル領域３１に至ることに起因してアバランシェ増倍領域２２とウェル領域３１との間において電流が流れない構成（又は、アバランシェ増倍領域２２とウェル領域３１との間において電流が流れたとしても実用上問題が生じない構成）であれば、第１領域２２ｃは、Ｚ方向から見た場合に、ウェル領域３１と一部において重なるように形成されていてもよい。また、第１領域２２ｃは、各領域２４，２５，２６，２７と重ならないように形成されてなくてもよい。第２領域２２ｄは、Ｚ方向において電荷振分領域２３、第１電荷転送領域２４，２５、及び第２電荷転送領域２６，２７と一部において重なるように形成されていてもよい。つまり、第２領域２２ｄは、Ｚ方向から見た場合にウェル領域３１の一部と重なるように形成されていればよい。
【００７７】
測距イメージセンサ１０Ａ，１０Ｂでは、トレンチ２９の底面２９ａが、Ｚ方向においてアバランシェ増倍領域２２内に位置していてもよい。その場合にも、隣り合う画素１１ａ間でのクロストークの発生を抑制することができる。
【００７８】
測距イメージセンサ１０Ａ，１０Ｂでは、トレンチ２９の底面２９ａがアバランシェ増倍領域２２に対して第１側に位置しており、第２増倍領域２２ｂが複数の画素１１ａに渡って繋がっていてもよい。或いは、測距イメージセンサ１０Ａ，１０Ｂでは、半導体層２０にトレンチ２９が形成されておらず、第２増倍領域２２ｂが複数の画素１１ａに渡って繋がっていてもよい。それらの場合にも、測距イメージセンサ１０Ａ，１０Ｂでは、第２増倍領域２２ｂの第２側で第１増倍領域２２ａが画素１１ａごとに分離されているため、隣り合う画素１１ａのアバランシェ増倍領域２２間で電流が流れることが防止され、隣り合う画素１１ａ間でのクロストークの発生を十分に抑制することができる。
【００７９】
測距イメージセンサ１０Ａ，１０Ｂでは、各シンク領域３５が各第２電荷転送領域２６，２７と接続されていなくてもよい。測距イメージセンサ１０Ａ，１０Ｂでは、半導体層２０にシンク領域３５が形成されていなくてもよい。測距イメージセンサ１０Ａ，１０Ｂでは、半導体層２０に電荷阻止領域２８が形成されていなくてもよい。
【００８０】
測距イメージセンサ１０Ｃでは、バリア領域３４と接続されたシンク領域３５が半導体層２０に形成されていてもよい。測距イメージセンサ１０Ｃでは、バリア領域３４及び第２電荷転送領域２６のそれぞれと接続されたシンク領域３５が半導体層２０に形成されていてもよい。測距イメージセンサ１０Ｃでは、半導体層２０に電荷阻止領域２８が形成されていてもよい。
【００８１】
図１４、図１５、図１６、図１７及び図１８に示されるように、測距イメージセンサ１０Ａ〜１０Ｃでは、各画素１１ａの半導体層２０に埋込領域３６が形成されていてもよい。各画素１１ａの半導体層２０に形成された埋込領域３６によって、各画素１１ａでの暗電流の発生が抑制される。
【００８２】
図１４及び図１５に示される測距イメージセンサ１０Ａは、各画素１１ａの半導体層２０に複数の電荷阻止領域２８が形成されていない点、及び各画素１１ａの半導体層２０に埋込領域３６が形成されている点で、上述した測距イメージセンサ１０Ａと主に相違している。図１４及び図１５に示される測距イメージセンサ１０Ａにおける各画素１１ａの半導体層２０の構成は、次のとおりである。
【００８３】
図１４及び図１５に示されるように、電荷振分領域２３は、Ｚ方向から見た場合にフォトゲート電極４１と重なり、且つＺ方向から見た場合に複数の転送ゲート電極４２，４３，４４，４５と重ならないように、形成されている。埋込領域３６は、ｐ型の領域であって、半導体層２０において電荷振分領域２３の第１側に形成されている。つまり、電荷振分領域２３は、埋込領域３６によって、半導体層２０に埋め込まれている。ウェル領域３１は、電荷振分領域２３のうちの第１側の部分、及び埋込領域３６を包囲している。ウェル領域３１の一部は、埋込領域３６と各電荷転送領域２４，２５，２６，２７との間に位置している。バリア領域３４は、電荷振分領域２３のうちの第２側の部分を包囲している。Ｚ方向から見た場合に、電荷振分領域２３を包囲するバリア領域３４の内縁は、電荷振分領域２３及び埋込領域３６を包囲するウェル領域３１の内縁よりも内側に位置している。
【００８４】
図１６に示される測距イメージセンサ１０Ｂは、各画素１１ａの半導体層２０に複数の電荷阻止領域２８が形成されていない点、及び各画素１１ａの半導体層２０に埋込領域３６が形成されている点で、上述した測距イメージセンサ１０Ｂと主に相違している。図１６に示される測距イメージセンサ１０Ｂにおける各画素１１ａの半導体層２０の構成は、次のとおりである。
【００８５】
図１６に示されるように、電荷振分領域２３は、Ｚ方向から見た場合にフォトゲート電極４１と重なり、且つＺ方向から見た場合に複数の転送ゲート電極４２，４３，４４ａ，４４ｂ，４５ａ，４５ｂ（図７参照）と重ならないように、形成されている。埋込領域３６は、ｐ型の領域であって、半導体層２０において電荷振分領域２３の第１側に形成されている。つまり、電荷振分領域２３は、埋込領域３６によって、半導体層２０に埋め込まれている。ウェル領域３１は、電荷振分領域２３のうちの第１側の部分、及び埋込領域３６を包囲している。ウェル領域３１の一部は、埋込領域３６と各電荷転送領域２４，２５，２６ａ，２６ｂ，２７ａ，２７ｂ（図７参照）との間に位置している。バリア領域３４は、電荷振分領域２３のうちの第２側の部分を包囲している。Ｚ方向から見た場合に、電荷振分領域２３を包囲するバリア領域３４の内縁は、電荷振分領域２３及び埋込領域３６を包囲するウェル領域３１の内縁よりも内側に位置している。
【００８６】
図１７及び図１８に示される測距イメージセンサ１０Ｃは、各画素１１ａの半導体層２０に埋込領域３６が形成されている点、各画素１１ａにおいて第１電荷転送領域２４を含むように半導体層２０にウェル領域３１（以下、「内側のウェル領域３１」という）が形成されている点、各画素１１ａにおいて複数の第２電荷転送領域２６を含むように半導体層２０にウェル領域３１（以下、「外側のウェル領域３１」という）が形成されている点、並びに、内側のウェル領域３１及び外側のウェル領域３１のそれぞれの第２側にバリア領域３４が形成されている点で、上述した測距イメージセンサ１０Ｃと主に相違している。図１７及び図１８に示される測距イメージセンサ１０Ｃにおける各画素１１ａの半導体層２０の構成は、次のとおりである。
【００８７】
図１７及び図１８に示されるように、電荷振分領域２３のうちの第１側の部分は、Ｚ方向から見た場合にフォトゲート電極４１と重なり、且つＺ方向から見た場合に複数の転送ゲート電極４２，４４と重ならないように、形成されている。埋込領域３６は、ｐ型の領域であって、半導体層２０において電荷振分領域２３の第１側に形成されている。つまり、電荷振分領域２３は、埋込領域３６によって、半導体層２０に埋め込まれている。埋込領域３６は、Ｚ方向から見た場合に、フォトゲート電極４１と同様に、例えば、矩形環状を呈している。埋込領域３６は、Ｚ方向から見た場合に、内側のウェル領域３１を包囲している。外側のウェル領域３１は、Ｚ方向から見た場合に、埋込領域３６を包囲している。
【００８８】
測距イメージセンサ１０Ａ〜１０Ｃでは、第１側及び第２側のいずれからも半導体層２０に光を入射させることが可能である。例えば、第２側から半導体層２０に光を入射させる場合には、対向電極５０が導電性及び光透過性を有する材料（例えばポリシリコン）によって形成されていればよい。半導体領域２１に接続される電極等、第１増倍領域２２ａ側に接続される電極（第１導電型側の電極）は、対向電極５０に限定されず、半導体層２０の第１表面２０ａから半導体領域２１に至る貫通電極、又は半導体層２０の第１表面２０ａに至る半導体領域２１の表面に形成された電極等であってもよい。測距イメージセンサ１０Ａ〜１０Ｃのいずれにおいても、１つの画素１１ａに対して、少なくとも１つの第１電荷転送領域、少なくとも１つの第２電荷転送領域、少なくとも１つの第１転送ゲート電極、及び少なくとも１つの第２転送ゲート電極が設けられていればよく、第１転送ゲート電極及び第２転送ゲート電極への電圧の加え方、並びに、第１電荷転送領域及び第２電荷転送領域からの電荷の取り出し方・排出のさせ方についても、上述したものに限定されない。測距イメージセンサ１０Ａ〜１０Ｃのいずれにおいても、ｐ型及びｎ型の各導電型は、上述したものに対して逆であってもよい。測距イメージセンサ１０Ａ〜１０Ｃのいずれにおいても、複数の画素１１ａは、半導体層２０の第１表面２０ａに沿って１次元に配列されたものであってもよい。
【符号の説明】
【００８９】
１０Ａ，１０Ｂ，１０Ｃ…測距イメージセンサ、１１ａ…画素、２０…半導体層、２０ａ…第１表面、２０ｂ…第２表面、２０ｓ…半導体基板、２２…アバランシェ増倍領域、２２ａ…第１増倍領域、２２ｂ…第２増倍領域、２２ｃ…第１領域、２２ｄ…第２領域、２３…電荷振分領域、２４，２５…第１電荷転送領域、２６，２６ａ，２６ｂ，２７，２７ａ，２７ｂ…第２電荷転送領域、２９…トレンチ、２９ａ…底面、３１…ウェル領域、３４…バリア領域、３５…シンク領域、４０…電極層、４１…フォトゲート電極、４２，４３…第１転送ゲート電極、４４，４４ａ，４４ｂ，４５，４５ａ，４５ｂ…第２転送ゲート電極、６０…配線層。
【要約】
測距イメージセンサにおいて、各画素は、アバランシェ増倍領域と、電荷振分領域と、１対の第１電荷転送領域と、１対の第２電荷転送領域と、ウェル領域と、フォトゲート電極と、１対の第１転送ゲート電極と、１対の第２転送ゲート電極と、を有する。アバランシェ増倍領域の第１増倍領域は、Ｚ方向において電荷振分領域と重なり且つウェル領域と重ならないように形成されている。アバランシェ増倍領域の第２増倍領域は、Ｚ方向において電荷振分領域及びウェル領域と重なるように形成されている。【図１】
0006913841.tif 000002
【図２】
0006913841.tif 000003
【図３】
0006913841.tif 000004
【図４】
0006913841.tif 000005
【図５】
0006913841.tif 000006
【図６】
0006913841.tif 000007
【図７】
0006913841.tif 000008
【図８】
0006913841.tif 000009
【図９】
0006913841.tif 000010
【図１０】
0006913841.tif 000011
【図１１】
0006913841.tif 000012
【図１２】
0006913841.tif 000013
【図１３】
0006913841.tif 000014
【図１４】
0006913841.tif 000015
【図１５】
0006913841.tif 000016
【図１６】
0006913841.tif 000017
【図１７】
0006913841.tif 000018
【図１８】
0006913841.tif 000019