(57)【特許請求の範囲】
【請求項１】
直列に連結されたＮ個の負荷に入力される出力電流を生成するように適用され、ここで、Ｎ≧２で且つＮは正の整数であり、前記出力電流によって前記負荷をオンとオフとの何れかの１つの状態に切り替えるように制御する補償電流校正装置であって、
前記負荷に電気的に接続され、所定のパルス幅を有するパルス信号を受信し、受信した前記パルス信号に基づいて前記パルス幅に正相関する出力電流を生成して前記負荷に出力する電流駆動回路と、
前記電流駆動回路に電気的に接続され、前記出力電流を検出するように用いられ、前記出力電流に比例する検出電圧を発生させる検出回路と、
前記負荷に電気的に接続され、制御信号セットを受信し、受信した前記制御信号セットに基づいて前記負荷をオン・オフの何れかの１つに切り替えるように制御する制御回路と、
基準電圧が発生するように用いられ、前記制御信号セットを受信するように前記制御回路に電気的に接続され、受信した前記制御信号セットに基づいて前記基準電圧を調整する基準電圧発生回路と、
前記検出回路と前記基準電圧発生回路と前記電流駆動回路とに電気的に接続され、前記検出回路からの前記検出電圧及び前記基準電圧発生回路からの前記基準電圧に基づいて前記パルス信号を生成する、パルス生成回路とを備え、
前記制御回路は、前記制御信号セットに基づいてＮ個の前記負荷における１つをオン状態からオフ状態に切り替えるように制御し、
前記基準電圧発生回路は、前記制御信号セットに基づいて前記基準電圧を変動量だけ下げ、
オフ状態にある前記負荷の個数をＭとすると、前記基準電圧の値がＭ個分の変動量だけ下げられ、Ｍ≦Ｎで且つＭは正の整數であり、
前記パルス信号のパルス幅は、前記基準電圧の値に正相関すると共に、オン状態にある前記負荷の個数に正相関する、
ことを特徴とする補償電流校正裝置。
【請求項２】
前記電流駆動回路は、第１のスイッチと、ダイオードと、インダクタンスとを備え、
前記第１のスイッチは、第１の電圧を受信する第１の端子と、前記パルス信号を受信するように前記パルス生成回路に電気的に接続された制御端子と、第２の端子とを有し、
前記ダイオードは、前記第１のスイッチの第２の端子に電気的に接続されたカソードと、接地されるアノードとを有し、
前記インダクタンスは、前記ダイオードの前記カソードに電気的に接続された第１の端子と、前記出力電流を出力する第２の端子とを有する、
ことを特徴とする請求項１に記載の補償電流校正裝置。
【請求項３】
前記検出回路は、レジストとアンプとを有し、
前記レジストは、前記出力電流を受信するように前記電流駆動回路に電気的に接続された第１の端子と、Ｎ個の前記負荷の１つに電気的に接続された第２の端子とを有し、
前記アンプは、前記レジストの第１の端子に電気的に接続された非反転入力端子と、前記レジストの第２の端子に電気的に接続された反転入力端子と、前記検出電圧を出力するように前記パルス生成回路に電気的に接続された出力端子とを有する、
ことを特徴とする請求項１に記載の補償電流校正裝置。
【請求項４】
前記制御信号セットはＮセットの制御信号を含み、
前記制御回路は、それぞれが前記負荷のそれぞれに対応して並列に連結されたＮ個の負荷スイッチと、調光コントローラとを有し、
前記調光コントローラは、それぞれがＮセットの制御信号のそれぞれを受信するＮ個の入力端子と、それぞれがＮ個の前記負荷スイッチに電気的に接続されたＮ個の出力端子とを有し、
前記調光コントローラは、受信した制御信号を論理変換させるように作動される、
ことを特徴とする請求項１に記載の補償電流校正裝置。
【請求項５】
前記調光コントローラは、前記制御信号の位相を論理変換させるインバータであることを特徴とする請求項４に記載の補償電流校正裝置。
【請求項６】
前記基準電圧発生回路は、補償電流を生成する電流生成器と、前記電流生成器に電気的に接続されたカレントミラーモジュールと、前記カレントミラーモジュールに電気的に接続された基準電圧発生器とを有し、
前記カレントミラーモジュールには、前記補償電流が入力されると共に制御信号を受信し、受信した前記制御信号に基づいて入力された前記補償電流をＫ倍だけカレントミラーして基準電流を生成し、ここで、Ｋ＝Ｎ−Ｍで且つＫ≦Ｎである、
ことを特徴とする請求項１に記載の補償電流校正裝置。
【請求項７】
前記制御信号セットは、Ｎセットの制御信号を含み、
前記カレントミラーモジュールは、Ｎ個の出力端子を有する電流源と、Ｎ個のスイッチとを有し、
前記電流源は、Ｎ個のミラー電流を生成するように配置されており、
各前記ミラー電流は、各前記出力端子から出力され、各前記ミラー電流の値が各前記補償電流の値と同じであり、
Ｎ個の前記スイッチはそれぞれ、前記ミラー電流が入力されるように前記電流源の出力端子に電気的に接続された第１の端子と、前記制御信号が入力され且つ入力された前記制御信号の論理レベルに基づいてオン又はオフ状態に切り替えられる制御端子と、前記基準電圧発生器に電気的に接続された第２の端子とを有し、
前記スイッチがオン状態にされると、前記第２の端子から前記ミラー電流が前記基準電圧発生器に出力される、
ことを特徴とする請求項６に記載の補償電流校正裝置。
【請求項８】
前記パルス生成回路は、閾値発生器と、第１のコンパレータと、第２のコンパレータと、フリップフロップと、電圧コンバータとを有し、
前記閾値発生器は、前記基準電圧発生回路から前記基準電圧が入力され、入力された前記基準電圧に基づいて第１の比較電圧と前記第１の比較電圧より小さい第２の比較電圧とが生成され、前記第１の比較電圧と前記第２の比較電圧の平均値が前記基準電圧と同じであり、
前記第１のコンパレータは、前記第１の比較電圧が入力されるように前記閾値発生器に電気的に接続された反転入力端子と、前記検出電圧が入力されるように前記検出回路に電気的に接続されている非反転入力端子と、出力端子とを有し、
前記第２のコンパレータは、前記検出電圧が入力されるように前記検出回路に電気的に接続された反転入力端子と、前記第２の比較電圧が入力されるように前記閾値発生器に電気的に接続された非反転入力端子と、出力端子とを有し、
前記フリップフロップは、前記第１のコンパレータの出力端子に電気的に接続されたリセット端子と、前記第２のコンパレータの出力端子に電気的に接続されたセット端子と、出力端子とを有し、前記フリップフロップは、前記リセット端子と前記セット端子とに入力された信号の論理レベルに基づいて原パルス信号を生成して前記出力端子から出力し、
前記電圧コンバータは、前記フリップフロップの前記出力端子に電気的に接続された入力端子と、前記電流駆動回路に電気的に接続された出力端子とを有し、前記入力端子に入力された原パルス信号がゲイン増幅されパルス信号として生成され、前記出力端子を介して出力される、
ことを特徴とする請求項１に記載の補償電流校正裝置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力供給システムに使われる補償電流校正装置に関し、特に、電力システムに用いられる信号伝搬遅延補償機能付の補償電流校正装置に関する。
【背景技術】
【０００２】
図１には、従来から用いられた降圧型電力供給装置（Ｃｏｎｓｔａｎｔ  Ｃｕｒｒｅｎｔ  Ｂｕｃｋ）の回路構成を示している。この電力供給装置は、複数の発光ダイオードＬＥＤ＿Ｒ、ＬＥＤ＿Ｇ、ＬＥＤ＿Ｂ、ＬＥＤ＿Ｗの調光（Ｓｈｕｎｔ  Ｄｉｍｍｉｎｇ）をバイパス制御するヒステリシス（Ｈｙｓｔｅｒｅｓｉｓ）制御の降圧型電力供給装置であって、その発光メカニズムとは、図２に示されているように、回路の全体がヒステリシス下限とヒステリシス上限間で繰り返しの切り替え動作をする。なお、ヒステリシス制御とは、インダクタンスＬ１の電流値がヒステリシス下限とヒステリシス上限とによる範囲内に制御されることである。回路全体の平均電流値としてはヒステリシス下限値とヒステリシス上限値との平均である。そして、実際の状況に応じてスイッチＭ＿Ｓ１〜Ｍ＿Ｓ４のオン・オフを制御することにより、発光ダイオードＬＥＤ＿Ｒ〜ＬＥＤ＿Ｗが対応してそのいずれかが発光するように調光する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第７６３３４６３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の調光では、回路全体においてスイッチＭ１はオン／オフを切り替える時に信号の伝搬遅延が発生するので、インダクタンスＬ１の電流信号値がヒステリシス上限／下限になった場合、遅延時間が経過しないとオン・オフ状態が切り替わらなくなる。例えば、回路全体の伝搬遅延Ｔd_on（スイッチＭ１がオンにされる）とＴd_off（スイッチＭ１がオフにされる）が一定であると、オンにされた発光ダイオードＬＥＤ＿Ｒ、ＬＥＤ＿Ｇ、ＬＥＤ＿Ｂ、ＬＥＤ＿Ｗの数により、回路全体の電圧下降がこの数に応じて変動する。こうしてインダクタンスＬ１の電流値も変動されるので、インダクタンスＬ１の電流切替点のヒステリシスの上限／下限に対する間隔も変動され、ＬＥＤつまりインダクタンスへの平均電流値が変動される。その中の１つのＬＥＤのオンによるインダクタンスＬ１に流れる平均電流をＩL1と、その中の２つのＬＥＤのオンによるインダクタンスＬ１に流れる平均電流をＩL2とそれぞれする時、図２に示されているように、平均電流ＩL1と平均電流ＩL2とは明らかに異なることが分かる。従来のヒステリシス制御型電力供給装置は、複数のＬＥＤのオンの数によって平均電流が異なるので、図３において、横軸を時間とし、縦軸を電流値とし、各エリアのインダクタンスＬ１の平均電流値をＩAVGとすると、インダクタンスＬ１に流れる平均電流が異なるので、期間（Ｉ）〜（ＩＶ）の平均電流も明らかに異なることが分かる。
【０００５】
本発明は、上記問題点に鑑みてなされたもので、定電流出力が可能な補償電流校正装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記目的を達成するために、本発明は、直列に連結されたＮ個の負荷に入力される出力電流を生成するように適用され、ここで、Ｎ≧２で且つＮは正の整数であり、前記出力電流によって前記負荷をオンとオフとの何れかの１つの状態に切り替えるように制御する補償電流校正装置を提供する。この補償電流校正装置は、前記負荷に電気的に接続され、所定のパルス幅を有するパルス信号を受信し、受信した前記パルス信号に基づいて前記パルス幅に正相関する出力電流を生成して前記負荷に出力する電流駆動回路と、前記電流駆動回路に電気的に接続され、前記出力電流を検出するように用いられ、前記出力電流に比例する検出電圧を発生させる検出回路と、前記負荷に電気的に接続され、制御信号セットを受信し、受信した前記制御信号セットに基づいて前記負荷をオン・オフの何れかの１つに切り替えるように制御する制御回路と、基準電圧が発生するように用いられ、前記制御信号を受信するように前記制御回路に電気的に接続され、受信した前記制御信号セットに基づいて前記基準電圧を調整する基準電圧発生回路と、前記検出回路と前記基準電圧発生回路と前記電流駆動回路とに電気的に接続され、前記検出回路からの前記検出電圧及び前記基準電圧発生回路からの前記基準電圧に基づいて前記パルス信号を生成する、パルス生成回路とを備え、前記制御回路は、前記制御信号セットに基づいてＮ個の前記負荷における１つをオン状態からオフ状態に切り替えるように制御し、前記基準電圧発生回路は、前記制御信号セットに基づいて前記基準電圧を変動量だけ下げ、オフ状態にある前記負荷の個数をＭとすると、前記基準電圧の値がＭ個分の変動量だけ下げられ、Ｍ≦Ｎで且つＭは正の整數であり、前記パルス信号のパルス幅は、前記基準電圧値に正相関すると共に、オン状態にある前記負荷の個数に正相関することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、基準電圧発生回路が制御回路に入力された制御信号セットによって対応する変動量を調節することにより、対応する基準電圧が発生し、そして、パルス生成回路が基準電圧発生回路から出力された基準電圧と、検出回路による電流駆動回路の出力電流から変換された検出電圧とによって、電流駆動回路から負荷への出力電流を一定に保つことができる。
【０００８】
本発明の他の特徴および利点は、添付の図面を参照する以下の実施形態の詳細な説明において明白になるであろう。
【図面の簡単な説明】
【０００９】
【図１】従来例のヒステリシス制御型電力供給装置を示す回路図である。
【図２】従来の電力供給装置においてオン状態にある負荷の個数によるインダクタンスに流れる電流の変化を示すタイミングチャートである。
【図３】従来の電力供給装置においてオン状態にある負荷の個数によるインダクタンスに流れる平均電流の変化を示すタイミングチャートである。
【図４】本発明に係る補償電流校正装置の１例を示す回路図である。
【図５】オン状態にある負荷の個数による信号の変動を示すタイミングチャートである。
【図６】オン状態にある負荷の個数によるインダクタンスの平均電流の変動を示すタイミングチャートである。
【発明を実施するための形態】
【００１０】
以下、本発明の実施例について図面を参照して説明する。
【００１１】
本実施例に係る補償電流校正装置は、直列接続されたＮ個の負荷１に出力される電流を生成するように、図４に示されているように、電流駆動回路２と、検出回路３と、制御回路４と、基準電圧発生回路５と、パルス生成回路６とを備えており、出力電流によって負荷１のそれぞれをオン／オフの何れかの状態に切り替えるように制御するように構成される。なお、Ｎは２以上の正の整数である。本例では、負荷１について４つを例示し、具体的には、第１の負荷１０１、第２の負荷１０２、第３の負荷１０３、第４の負荷１０４を含む負荷１について以下に記述する。
【００１２】
電流駆動回路２は、負荷１に電気的に接続されており、所定のパルス幅を有するパルス信号ＧＡＴＥを受信し、パルス信号に正相関する出力電流ILを生成し、負荷１へ出力する。
【００１３】
より具体的には、電流駆動回路２は、第１のスイッチＱ１と、ダイオード２２と、インダクタンス２３とを備えている。第１のスイッチＱ１は、第１の電圧ＶDDを受信する第１の端子と、パルス信号ＧＡＴＥを受信するようにパルス生成回路６に電気的に接続された制御端子と、第２の端子とを有する。本例では、第１のスイッチＱ１はｎ型ＭＯＳＦＥＴ（N-type Metal Oxide Semiconductor Field Effect Transistor／ＮＭＯＳ）であり、その第１の端子がドレインとして、制御端子がゲインとして、第２の端子がソースとしてそれぞれ用いられ、ダイオード２２はショットキー・ダイオード（Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅ）であり、第１のスイッチＱ１の第２の端子に電気的に接続されたカソードと、接地されるアノードとを有する。インダクタンス２３は、ダイオード２２のカソードに電気的に接続された第１の端子と、出力電流ILを出力する第２の端子とを有する。
【００１４】
検出回路３は、電流駆動回路２に電気的に接続され、出力電流ILを検出し、該出力電流ILと比例する検出電圧VSenseを発生させる。具体的に、検出回路３は、レジスト３１とアンプ３２とを有する。レジスト３１は、出力電流を受信するようにインダクタンス２３の第２の端子に電気的に接続された第１の端子と、第１の負荷１０１に電気的に接続された第２の端子とを有する。アンプ３２は、レジスト３１の第１の端子に電気的に接続された非反転入力端子と、レジスト３１の第２の端子に電気的に接続された反転入力端子と、検出電圧VSenseを出力するようにパルス生成回路６に電気的に接続された出力端子とを有する。
【００１５】
制御回路４は、外部からの制御信号セットを受信するように第１の負荷１０１〜第４の負荷１０４に電気的に接続されている。制御信号セットは、４つの制御信号ＤＩＭＲ、ＤＩＭＧ、ＤＩＭＢ、ＤＩＭＷを含んでおり、各制御信号ＤＩＭＲ、ＤＩＭＧ、ＤＩＭＢ、ＤＩＭＷは高電圧レベルと低電圧レベル間で切り替えられる。制御回路４は、制御信号セットに含まれている各制御信号ＤＩＭＲ、ＤＩＭＧ、ＤＩＭＢ、ＤＩＭＷの電圧レベルに基づいて第１の負荷１０１〜第４の負荷１０４がオン／オフのいずれかの１つの状態に切り替わるように制御する。具体的に、制御回路４は、４つの負荷スイッチＭ４１〜Ｍ４４と、調光コントローラ４２とを備えている。
【００１６】
４つの負荷スイッチＭ４１〜Ｍ４４はそれぞれ第１の負荷１０１〜第４の負荷１０４に並列に接続されている。より具体的に、４つの負荷スイッチＭ４１〜Ｍ４４はＮＭＯＳであり、それぞれドレインとゲートとソースとを有する。第１の負荷１０１〜第４の負荷１０４はそれぞれアノードとカソードとを有する。各負荷スイッチＭ４１〜Ｍ４４のドレインは第１の負荷１０１〜第４の負荷１０４のアノードに電気的に接続されている。各負荷スイッチＭ４１〜Ｍ４４のソースは第１の負荷１０１〜第４の負荷１０４のカソードに電気的に接続されている。第１の負荷スイッチＭ４１のドレインはレジスト３１の第２の端子に電気的に接続されている。第４の負荷スイッチＭ４４のソースは第４の負荷１０４のカソードと共に接地される。
【００１７】
調光コントローラ４２は、インバータであり、それぞれ制御信号ＤＩＭＲ、ＤＩＭＧ、ＤＩＭＢ、ＤＩＭＷを受信する４つの受信端子と、それぞれが負荷スイッチＭ４１〜Ｍ４４のそれぞれのゲートに電気的に接続された４つの出力端子とを有する。調光コントローラ４２は、受信される制御信号ＤＩＭＲ、ＤＩＭＧ、ＤＩＭＢ、ＤＩＭＷを論理変換させ、論理変換された制御信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢ、ＧＡＴＥＷを対応する出力端子を経由して負荷スイッチＭ４１〜Ｍ４４のゲートに出力する。
【００１８】
基準電圧発生回路５は、制御回路４に電気的に接続され、基準電圧ＶREF_COMを生成するように用いられ、制御信号を受信し、入力された制御信号の電圧レベルに基づいて基準電圧ＶREF_COMを調整する。
【００１９】
以下、基準電圧発生回路５の詳細を更に説明する。
【００２０】
基準電圧発生回路５は、補償電流ＩACCを生成する電流生成器５１と、電流生成器５１に電気的に接続されたカレントミラーモジュール５２と、カレントミラーモジュール５２に電気的に接続された基準電圧発生器５３とを備えている。
【００２１】
電流生成器５１は、補償電流ＩACCを生成するように構成され、具体的に、補償抵抗５１１とアンプ５１２とトランジスタ５１３とを有する。補償抵抗５１１は、アンプ５１２に電気的に接続されている第１の端子と接地された第２の端子とを有する。
【００２２】
アンプ５１２は、補償電圧ＶACC（例えば１.２Ｖ）が入力される非反転入力端子と、補償抵抗５１１の第１の端子に電気的に接続された反転入力端子と、出力端子とを有する。
【００２３】
トランジスタ５１３は、ｎ型ＭＯＳＦＥＴであり、アンプ５１２の反転入力端子に電気的に接続されたソースと、アンプ５１２の出力端子に電気的に接続されたゲートと、カレントミラーモジュール５２に電気的に接続されたドレインとを有する。
【００２４】
カレントミラーモジュール５２は、制御信号を受信すると共に補償電流ＩACCが入力されるように電流生成器５１のトランジスタ５１３のドレインに電気的に接続されており、受信される制御信号に基づいて、入力される補償電流ＩACCをＫ倍だけカレントミラーすることで、基準電流を生成する。なお、Ｋとは第１の負荷１０１〜第４の負荷１０４のうちオン状態にあるものの個数であり、Ｋ＝Ｎ−Ｍ、Ｋ≦Ｎである。
【００２５】
具体的に、カレントミラーモジュール５２は、４つの出力端子を有する電流源５２１と、それぞれが第１の端子と制御端子と第２の端子とを有する４つのスイッチＭＡ１〜ＭＡ４とを有する。電流源５２１は、５つのｐ型ＭＯＳＦＥＴ（P-type Metal Oxide Semiconductor Field Effect Transistor／ＰＭＯＳ）から構成されており、４つのミラー電流を生成する。本例では、各ＰＭＯＳのソースには直流駆動電圧ＶＣＣＡが入力され、各ＰＭＯＳのゲートは互いに電気的に連結されている。４つのＰＭＯＳにおける第１のＰＭＯＳのゲートとドレインとは短絡されると共に、トランジスタ５１３のドレインに電気的に接続されている。４つのＰＭＯＳは補償電流ＩACCに基づいて４つのミラー電流を生成する。４つのミラー電流はそれぞれ４つのＰＭＯＳのそれぞれのドレインから出力される。各ミラー電流の値は補償電流ＩACCの値と等しい。
【００２６】
４つのスイッチＭＡ１〜ＭＡ４はＮＭＯＳである。スイッチＭＡ１〜ＭＡ４はそれぞれの第１の端子がドレインであり、制御端子がゲートであり、第２の端子がソースである。４つのスイッチＭＡ１〜ＭＡ４は、ミラー電流が入力されるようにそれぞれの第１の端子が４つのＰＭＯＳそれぞれのドレインに電気的に接続されている。スイッチＭＡ１〜ＭＡ４それぞれの制御端子は制御信号ＤＩＭＲ、ＤＩＭＧ、ＤＩＭＢ、ＤＩＭＷを受信するように構成されている。各スイッチＭＡ１〜ＭＡ４は、対応する制御信号ＤＩＭＲ、ＤＩＭＧ、ＤＩＭＢ、ＤＩＭＷの論理レベルに基づいてオンとオフとに切り替えられる。各スイッチＭＡ１〜ＭＡ４の第２の端子は基準電圧発生器５３に電気的に接続されており、その中の１つのスイッチがオンされると、第１の端子に入力されたミラー電流を第２の端子から基準電圧発生器５３に出力する。
【００２７】
基準電圧発生器５３は、レファレンスレジスト５３１とアンプ５３２とトランジスタ５３３とを有する。レファレンスレジスト５３１は、４つのスイッチＭＡ１〜ＭＡ４の第２の端子に電気的に接続されており、４本のミラー電流が入力される第１の端子と、第２の端子とを有する。
【００２８】
アンプ５３２は、基準電圧ＶREFが入力される反転入力端子と、レファレンスレジスト５３１の第２の端子に電気的に接続された非反転入力端子と、出力端子とを有する。
【００２９】
トランジスタ５３３は、アンプ５３２の非反転入力端子に電気的に接続された第１の端子と、アンプ５３２の出力端子に電気的に接続されている制御端子と、接地された第２の端子とを有する。トランジスタ５３３は、本例ではＮＭＯＳであり、その第１の端子がドレインであり、制御端子がゲートであり、第２の端子がソースである。
【００３０】
レファレンスレジスト５３１は、その第１の端子に入力されたミラー電流の数と基準電圧ＶREFに基づいて該第１の端子とグラウンドの間に基準電圧ＶREF_COMが発生する。制御回路４は、制御信号セットに基づいて第１の負荷１０１〜第４の負荷１０４をオン状態からオフ状態に切り替えるように制御すると、基準電圧発生回路５によって制御信号セットに基づいて基準電圧ＶREF_COMの値を変動量だけ下降させる。オフ状態にある負荷の個数をＭとすると、基準電圧ＶREF_COMはＭ個分の変動量だけ下降する。この例では、Ｍは４以下の正整数である。以下、基準電圧ＶREF_COMの調整詳細を説明する。
【００３１】
パルス生成回路６は、検出回路３、基準電圧発生回路５及び電流駆動回路２に電気的に接続されており、検出回路３の検出電圧と基準電圧発生回路５の基準電圧ＶREF_COMとが入力され、入力された検出回路３の検出電圧ＶSenseと基準電圧発生回路５の基準電圧ＶREF_COMとに基づいてパルス信号ＧＡＴＥを生成する。この例では、パルス信号のパルス幅が基準電圧ＶREF_COMとオン状態にある第１の負荷１０１〜第４の電圧１０４の個数に正相関する。
【００３２】
パルス生成回路６は、閾値発生器６１と、第１のコンパレータ６２と、第２のコンパレータ６３と、フリップフロップ６４と、電圧コンバータ６５とを備えている。
【００３３】
閾値発生器６１は、基準電圧発生器５３のレファレンスレジスト５３１の第１の端子に電気的に接続された入力端子と、第１のコンパレータ６２に電気的に接続された第１の出力端子と、第２のコンパレータ６３に電気的に接続された第２の出力端子とを有する。閾値発生器６１は、レファレンスレジスト５３１の第１の端子から基準電圧ＶREF_COMが入力され、入力された基準電圧ＶREF_COMに基づいて第１の比較電圧ＶHBと第１の比較電圧ＶHBより小さい第２の比較電圧ＶLBとが生成され、それぞれ第１の出力端子、第２の出力端子から出力される。この例では、第１の比較電圧ＶHBと第２の比較電圧ＶLBの平均値が基準電圧ＶREF_COMと同じである。
【００３４】
第１のコンパレータ６２は、第１の比較電圧ＶHBが入力されるように閾値発生器６１の第１の出力端子に電気的に接続された反転入力端子と、検出回路３からの検出電圧ＶSenseが入力されるように検出回路３のアンプ３２の出力端子に電気的に接続されている非反転入力端子と、出力端子とを有する。
【００３５】
第２のコンパレータ６３は、検出電圧ＶSenseが入力されるように検出回路３のアンプ３２の出力端子に電気的に接続された反転入力端子と、第２の比較電圧ＶLBが入力されるように閾値発生器６１の第２の出力端子に電気的に接続された非反転入力端子と、出力端子とを有する。
【００３６】
フリップフロップ６４はＳＲフリップフロップであり、第１のコンパレータ６２の出力端子に電気的に接続されたリセット端子と、第２のコンパレータ６３の出力端子に電気的に接続されたセット端子と、出力端子とを有する。フリップフロップ６４は、リセット端子とセット端子とに入力された信号の論理レベルに基づいて原パルス信号ＰＷＭを生成して出力端子から出力する。
【００３７】
電圧コンバータ６５（Level Shifter）は、フリップフロップ６４の出力端子に電気的に接続された入力端子と、第１のスイッチＱ１の制御端子に電気的に接続された出力端子とを有する。電圧コンバータ６５はブートストラップを行い、入力端子に入力された原パルス信号ＰＷＭが電圧レベル変換されパルス信号ＧＡＴＥとして生成され、出力端子を介して第１のスイッチＱ１の制御端子に出力される。
【００３８】
以下、より具体的に本実施例の回路動作について動作状態１〜４を挙げて説明する。なお、下記の例において負荷の数Ｎを４とする。また、基準電圧発生回路５の調整に対応する変動量をΔＶ、基準電圧値ＶREFを１Ｖ、レファレンスレジスト５３１の抵抗値を１ＫΩ、第１の負荷１０１〜第４の負荷１０４の製品規格が同じ、異なる色を発光するとそれぞれするが、上記に制限されないことに注意されたい。また、負荷としては発光ダイオードに限らない。
【００３９】
状態１：まず、図５の時間帯０〜ｔ１において、外部からの制御信号セットの４つの制御信号ＤＩＭＲ、ＤＩＭＧ、ＤＩＭＢ、ＤＩＭＷが論理１の高電圧レベルに位置され、調光コントローラ４２から負荷スイッチＭ４１〜Ｍ４４に反転された制御信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢ、ＧＡＴＥＷが入力されると、負荷スイッチＭ４１〜Ｍ４４がオフになり、それぞれ制御信号ＤＩＭＲ、ＤＩＭＧ、ＤＩＭＢ、ＤＩＭＷが対応して入力された４つのスイッチＭＡ１〜ＭＡ４がオンにされてミラー電流が生成され、レファレンスレジスト５３１の第１の端子に出力される。つまり、スイッチＭＡ１〜ＭＡ４によるカレントミラーパスがオン状態にされ、レファレンスレジスト５３１の両端間に圧力差ΔＶが発生する。これによって基準電圧ＶREF_COMの値が１＋４ΔＶボルトになる。パルス生成回路６が基準電圧ＶREFに基づいて対応するパルス信号ＧＡＴＥを生成し、パルス信号ＧＡＴＥのデューティサイクルに基づいて第１のスイッチＱ１がオン又はオフに切り替えられ、ダイオード２２がインダクタンス２３において第１の負荷１０１〜第４の負荷１０４への出力電流ＩLが生成される。
【００４０】
より具体的に、本例では、補償電流校正装置は下記の式を成り立つように構成される。
【００４１】
【数１】
0006931250.tif 000002
【００４２】
ここで、ＲACCは補償抵抗５１１の抵抗値を示し、Ｒｒｅｆはレファレンスレジスト５３１の抵抗値を示し、Ａvは検出回路３のアンプ３２のゲイン値を示し、Ｖloadはオン状態にある第１の負荷１０１〜第４の負荷１０４の全ての電圧差を示し、ｔDr＋ｔDfは、補償電流校正装置内部の信号伝播遅延時間を示し、Ｒsenseは、検出回路３のレジスト３１の抵抗値を示し、Ｌはインダクタンス２３のインダクタンス値を示す。
【００４３】
状態２：図５の時間帯ｔ１〜ｔ２において、外部からの制御信号セットにおける制御信号ＤＩＭＲは論理０の低電圧レベルに位置され、制御信号ＤＩＭＧ、ＤＩＭＢ、ＤＩＭＷは論理１の高電圧レベルに位置される。この時、第１の負荷１０１と並列に連結された負荷スイッチＭ４１によって調光コントローラ４２から反転された制御信号ＧＡＴＥＲをオン状態に切り替えるが、他の負荷スイッチＭ４２〜Ｍ４４はオフ状態のままである。ここで、伝搬遅延時間は、回路全体の内部の信号伝搬遅延のために一定値になるので、アンプ３２から出力された検出電圧ＶSenseの三角波における上昇部分の勾配が大きくなり、下降部分の勾配が小さくなる。つまり、全体としては、Ｖsense×10は第１の比較電圧ＶHBを超える分が大きく、第２の比較電圧ＶLBを下回る分が小さくなるため、その平均値が大きくなり、インダクタンス２３を流れる平均電流ＩAVGの値が高くなるが、制御信号ＤＩＭＲが入力されたスイッチＭＡ１がオフ状態に切り替えられ、それぞれ制御信号ＤＩＭＧ、ＤＩＭＢ、ＤＩＭＷが入力されたスイッチＭＡ２〜ＭＡ４はオン状態のままであり、３つのカレントミラーパスがオン状態にされるため、レファレンスレジスト５３１の第１の端子に３つのミラー電流が入力され、よって、もともと状態１にあった基準電圧ＶREF_COMの値が対応して変動量ΔＶだけ低くなり、具体的には基準電圧ＶREF_COMの値が１＋３ΔＶボルトに変わる。パルス生成回路６は、１＋３ΔＶボルトに変わった基準電圧ＶREF_COMに基づいて、対応するパルス信号ＧＡＴＥを生成し、第１の比較電圧ＶHBと第２の比較電圧ＶLBとが同じ比例で下がり、多くなったインダクタンス２３の平均電流値が低くなるため、インダクタンス２３に流れる平均電流が変わらない一方、第１のスイッチＱ１はパルス信号ＧＡＴＥのデューティサイクルに基づいてオン又はオフに切り替え、ダイオード２２によってインダクタンス２３にて出力電流ＩLが生成され、第１の負荷１０１と並列に連結された負荷スイッチＭ４１と第２の負荷１０２〜第４の負荷１０４とに出力される。
【００４４】
スイッチＭ４１がオン状態にされた時、基準電圧発生回路５による補償があるか否かに応じたノード信号の変化について以下に説明する。
【００４５】
基準電圧発生回路５による補償がない場合、レジスト３１の電圧差とインダクタンス２３の電流値とは比例して変動するので、回路全体の伝搬遅延時間は一定値になり、レジスト３１の電圧差の上昇部分の勾配が大きく下降部分の勾配が小さくなる。こうして平均値が大きくなり、フリップフロップ６４のセット端子とリセット端子としては、負荷スイッチＭ４１がオン状態にされ、第１の負荷１０１〜第４の負荷１０４全体の電圧差が下がった時、レジスト３１の電圧差が高くなり、勾配が大きくなると、第１のコンパレータ６２がより早くトリガーされ、その一方、レジスト３１の電圧差が下がり勾配が小さくなると、第２のコンパレータ６３が遅れてトリガーされる。つまり、セット端子からは信号が遅れて出力され、リセット端子からは信号がより早く出力される。そして、パルス生成回路６に出力されたパルス信号ＧＡＴＥとしては、負荷スイッチＭ４１がオン状態にされると、第１の負荷１０１〜第４の負荷１０４全体の電圧差が下がるので、電流駆動回路２を駆動することによって生成される出力電流ＩLのデューティサイクルが短くなる。
【００４６】
一方、基準電圧発生回路５による補償がある場合、図５に示されているように、第１の比較電圧ＶHB、第２の比較電圧ＶLBの値が基準電圧発生回路５の検出電圧ＶSenseの値に対応して低くなる。第１の比較電圧ＶHB、第２の比較電圧ＶLBの下降量は、補償がない場合の検出電圧ＶSenseの上昇量と同じである。フリップフロップ６４のセット端子とリセット端子については、第１の比較電圧ＶHBの値、第２の比較電圧ＶLBの値が同じ比率で低くなるため、フリップフロップ６４のセット端子とリセット端子がトリガーされる順番が変わらないままであり、パルス生成回路６のフリップフロップ６４によって生成されるパルス信号ＧＡＴＥに対しては、基準電圧発生回路５による補償がある場合と比べて電流駆動回路２からの出力電流ＩLのデューティサイクルとの間に有意な差異がない。
【００４７】
状態３：図５の時間帯ｔ２〜ｔ３において、外部からの制御信号セットの４つの制御信号における制御信号ＤＩＭＲ、制御信号ＤＩＭＧが論理０の低電圧レベル、制御信号ＤＩＭＢ、制御信号ＤＩＭＷが論理１の高電圧レベルである。この時、調光コントローラ４２からの反転された制御信号ＧＡＴＥＲ、ＧＡＴＥＧが入力されると、第１の負荷１０１、第２の負荷１０２と並列に連結された２つの負荷スイッチＭ４１、Ｍ４２がオン状態に切り替えられ、他の２つの負荷スイッチＭＭ４３、Ｍ４４がオフ状態のままであり、検出電圧ＶSenseの上昇部分の勾配が大きくなり、下降部分の勾配が小さくなり、つまり、アンプ３２から出力された検出電圧ＶSenseの電圧上昇期間ｔDrが上方にシフトしながら上がっていくが、電圧下降期間ｔDfが下方にシフトしながら下がっていく。こうして、インダクタンス２３に流れる平均電流ＩAVGが再び多くなり、制御信号ＤＩＭＲと制御信号ＤＩＭＧが入力された２つのスイッチＭＡ１、スイッチＭＡ２がオフ状態に切り替えられ、制御信号ＤＩＭＢ、制御信号ＤＩＭＷが入力された２つのスイッチＭＡ３、スイッチＭＡ４がオン状態のまま、レファレンスレジスト５３１の第１の端子に２つのミラー電流が入力され、即ち２つのカレントミラーパスがオンされるので、状態２における基準電圧ＶREF_COMの値が更に変動量ΔＶだけ下降し、つまり基準電圧ＶREF_COMの値が１＋２ΔＶボルトになり、パルス生成回路６が１＋２ΔＶボルトに変動された基準電圧ＶREF_COMの値に基づいて対応するパルス信号ＧＡＴＥを生成する。ここで、第１の比較電圧ＶHBと第２の比較電圧ＶLBとの値がその変動された基準電圧ＶREF_COMの値によって再び下降し、元々多くなったインダクタンス２３の平均電流ＩAVGの値が低下するので、インダクタンス２３に流れる平均電流値は変わらないままであるが、パルス信号ＧＡＴＥのデューティサイクルに基づいて第１のスイッチＱ１がオン又はオフに切り替えられ、ダイオード２２によってインダクタンス２３に流れる出力電流ＩLが生成され、第１の負荷１０１と第２の負荷１０２とに並列に連結された負荷スイッチＭ４１、Ｍ４２及び第３の負荷１０３、第４の負荷１０４に出力される。
【００４８】
状態４：図５の時間帯ｔ３〜ｔ４において、外部からの制御信号セットの４つの制御信号としては、制御信号ＤＩＭＲ、制御信号ＤＩＭＧ、制御信号ＤＩＭＢが論理０の低電圧レベルであり、制御信号ＤＩＭＷが論理１の高電圧レベルである。この時、反転された制御信号ＧＡＴＥＲ、ＧＴＥＧ、ＧＡＴＥＢが調光コントローラ４２に入力されると、第１の負荷１０１〜第３の負荷１０３と並列に連結された負荷スイッチＭ４１〜Ｍ４３がオンに切り替えられ、他の１つの負荷スイッチＭ４４がオフ状態のままである。また、回路全体の内部の信号伝搬遅延により、アンプ３２から出力された検出電圧ＶSenseの電圧上昇期間ｔDrが上向きにシフトしながら上がり、電圧下降期間ｔDfが下向きにシフトしながら下がるので、インダクタンス２３に流れる平均電流ＩAVGの値が大きくなる。この時、制御信号ＤＩＭＲ、ＤＩＭＧ、ＤＩＭＢが入力された３つのスイッチＭＡ１〜ＭＡ３がオフに切り替えられ、制御信号ＤＩＭＷが入力されたスイッチＭＡ４がオン状態のままであるので、レファレンスレジスト５３１の第１の端子にミラー電流が入力され、つまり１つのカレントミラーパスがオンされる。そして、状態３での基準電圧ＶREF_COMの値が更に変動量ΔＶだけ下がり、つまり基準電圧ＶREF_COMが１＋ΔＶボルトに変動され、１＋ΔＶボルトに変動された基準電圧ＶREF_COMに対応してパルス生成回路６によってパルス信号ＧＡＴＥが生成される。そして、第１の比較電圧ＶHBと第２の比較電圧ＶLBの値が変動された基準電圧ＶREF_COMによって再び下がることによって、上がったインダクタンス２３に流れる平均電流ＩLも下がるので、インダクタンス２３に流れる平均電流ＩAVGが上がることもなく下がることもない。そして第１のスイッチＱ１はパルス信号ＧＡＴＥのデューティサイクルに基づいてオン又はオフに切り替えられ、ダイオード２２によってインダクタンス２３にて出力電流ＩLが発生し、第１の負荷１０１〜第３の負荷１３０と並列に連結された負荷スイッチＭ４１〜Ｍ４３及び第４の負荷１０４に出力される。
【００４９】
図６に示されているように、時間帯（Ｉ）〜（ＩＶ）では、オン状態にある第１の負荷１０１〜第４の負荷１０４の数が異なっても、インダクタンス２３に流れる平均電流値ＩAVGをほぼ同じにすることができる。
【００５０】
以上により、カレントミラーモジュール５２を用いて負荷１のオン・オフを制御する制御信号ＤＩＭＲ、ＤＩＭＧ、ＤＩＭＢ、ＤＩＭＷの電圧レベルと電流生成器５１からの補償電流ＩACCに基づいて対応するミラー電流が生成されることによって、基準電圧発生器５３を用いて対応する基準電圧を発生することで、基準電圧発生器５３によって発生した基準電圧ＶREF COMに基づいて閾値発生器６１を用いて第１の比較電圧ＶHBと第２の比較電圧ＶLBを適当に調整すると共に、第１のコンパレータ６２及び第２のコンパレータ６３を用いて調節された比較電圧ＶHB、ＶLBと、検出回路３を用いて第１のスイッチＱ１からの電流に対応して発生した電圧ＶSenseとに基づいて、フリップフロップ６４と共に電圧コンバータ６５を用いて対応するパルス信号ＧＡＴＥが生成されると、第１のスイッチＱ１をオンにする時間を制御し、負荷１に出力される平均電流を一定値に保つことができる。
【００５１】
以上、本発明の実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者には理解されるところである。
【符号の説明】
【００５２】
１  負荷
１０１  第１の負荷
１０２  第２の負荷
１０３  第３の負荷
１０４  第４の負荷
２  電流駆動回路
２２  ダイオード
２３  インダクタンス
３  検出回路
３１  レジスト
３２  アンプ
４  制御回路
４２  調光コントローラ
５  基準電圧発生回路
５１  電流生成器
５１１  補償抵抗
５１２  アンプ
５１３  トランジスタ
５２  カレントミラーモジュール
５２１  電流源
５３  基準電圧発生器
５３１  レファレンスレジスト
５３２  アンプ
５３３  トランジスタ
６  パルス生成回路
６１  閾値発生器
６２  第１のコンパレータ
６３  第２のコンパレータ
６４  フリップフロップ
６５  電圧コンバータ
Ｍ４１〜Ｍ４４  負荷スイッチ
ＭＡ１〜ＭＡ４  スイッチ
Ｑ１  第１のスイッチ
ＶDD  第１の電圧
ＶHB  第１の比較電圧
ＶLB  第２の比較電圧
ＶREF、ＶREF_COM  基準電圧
【図１】
0006931250.tif 000003
【図２】
0006931250.tif 000004
【図３】
0006931250.tif 000005
【図４】
0006931250.tif 000006
【図５】
0006931250.tif 000007
【図６】
0006931250.tif 000008