(57)【特許請求の範囲】
【請求項１】
セルアレイおよび複数の配線を有する第１半導体部品と、
前記第１半導体部品に接続された複数のパッドを有する第２半導体部品と、を備え、
前記第１半導体部品と前記第２半導体部品とが重なる半導体装置であって、
前記セルアレイは第１方向および前記第１方向に交差する第２方向に配列された複数のセルを含み、
前記複数のパッドは、前記セルアレイに重なるように、前記第１方向および前記第２方向に沿った平面内に配され、
前記複数のセルは、
第１セルと、第２セルと、第３セルと、第４セルと、
を含み、
前記第１セルと前記第２セルとは前記第１方向に沿って並び、
前記第１セルと前記第３セルとは前記第２方向に沿って並び、
前記第２セルと前記第４セルとは前記第２方向に沿って並び、
前記複数の配線は、
前記第１セルおよび前記第２セルに接続された第１配線と、
前記第３セルおよび前記第４セルに接続された第２配線と、
前記第１セルおよび前記第３セルに接続された第３配線と、
を含み、
前記複数のパッドは、
前記第１配線に接続された第１パッドと、
前記第２配線に接続された第２パッドと、
前記第３配線に接続された第３パッドと、
を含み、
前記第１パッド、前記第２パッドおよび前記第３パッドは、前記第１パッドと前記第３パッドとを結ぶ前記第２方向の直線が、前記第２パッドと前記第３パッドとを結ぶ直線に交差するように、配置されていることを特徴とする半導体装置。
【請求項２】
前記複数の配線は、前記第２セルおよび前記第２方向において前記第２セルに並ぶセルに接続された第４配線を含み、
前記複数のパッドは、前記第４配線に接続された第４パッドを含み、
前記第１パッド、前記第２パッド、前記第３パッドおよび前記第４パッドは、前記第３パッドと前記第４パッドとの間を通過する前記第１パッドと前記第２パッドとを結ぶ直線および前記第１パッドと前記第２パッドとの間を通過する前記第３パッドと前記第４パッドとを結ぶ直線の少なくとも一方が描けるように配置されている、請求項１に記載の半導体装置。
【請求項３】
前記複数の配線は、
前記第１セルに含まれる第１半導体素子および前記第２セルに含まれる第２半導体素子に接続された第１信号線と、
前記第１セルに含まれる第３半導体素子および前記第２セルに含まれる第４半導体素子に接続された第２信号線と、
を含み、
前記複数のパッドは、
前記第１信号線に接続された第１接続パッドと、
前記第２信号線に接続された第２接続パッドと、
を含み、
前記第１配線は前記第１信号線または前記第２信号線であり、
前記第１パッドは前記第１接続パッドまたは前記第２接続パッドであり、
前記第１接続パッドと前記第２接続パッドとの間に前記第４パッドが位置する、
請求項２に記載の半導体装置。
【請求項４】
前記複数のセルは、第５セルと、第６セルとを含み、
前記第２方向に沿って前記第３セルと前記第５セルとが並び、
前記第１方向に沿って前記第５セルと前記第６セルとが並び、
前記第２方向に沿って前記第２セルおよび前記第４セルと前記第６セルとが並ぶことを特徴とする請求項１乃至請求項３のいずれか一項記載の半導体装置。
【請求項５】
前記複数の配線は、前記第５セルおよび前記第６セルに接続された第５配線を含み、
前記複数のパッドは、前記第５配線に接続された第５パッドを含み、
前記第１パッド、前記第２パッド、前記第３パッドおよび前記第５パッドは、前記第１パッドと前記第２パッドとを結ぶ直線が、前記第３パッドと前記第５パッドとを結ぶ直線に交差するように配置されている、請求項４に記載の半導体装置。
【請求項６】
前記複数の配線は、前記第５セルおよび前記第６セルに接続された第５配線を含み、
前記複数のパッドは、前記第５配線に接続された第５パッドを含み、
前記第２パッドと前記第５パッドとを結ぶ直線が、前記第１パッドと前記第２パッドとを結ぶ前記直線に交差する、請求項４または５のいずれか１項に記載の半導体装置。
【請求項７】
前記複数の配線は、前記第５セルおよび前記第６セルに接続された第５配線を含み、
前記複数のパッドは、前記第５配線に接続された第５パッドを含み、
前記第１パッドと前記第５パッドとの間に前記第２パッドが位置する、請求項４乃至６のいずれか１項に記載の半導体装置。
【請求項８】
前記複数の配線は、
前記第１セルに含まれる第１半導体素子および前記第２セルに含まれる第２半導体素子に接続された第１信号線と、
前記第１セルに含まれる第３半導体素子および前記第２セルに含まれる第４半導体素子に接続された第２信号線と、
を含み、
前記複数のパッドは、
前記第１信号線に接続された第１接続パッドと、
前記第２信号線に接続された第２接続パッドと、
を含み、
前記第１配線は前記第１信号線または前記第２信号線であり、
前記第１パッドは前記第１接続パッドまたは前記第２接続パッドであり、
前記第３パッドと前記第２接続パッドとの間に前記第１接続パッドが位置する、
請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項９】
前記複数の配線は、前記第１セルに含まれる半導体素子および前記第２セルに含まれる半導体素子に接続された第３信号線を含み、
前記複数のパッドは、前記第３信号線に接続された第３接続パッドを含み、
前記第１接続パッドと前記第３接続パッドとの間に前記第２接続パッドが位置する、請求項３に記載の半導体装置。
【請求項１０】
前記複数のセルは、第５セルと、第６セルと、第７セルと、第８セルと、
を含み、
前記第３セルと前記第５セルとは前記第２方向に沿って並び、
前記第５セルと前記第６セルとは前記第１方向に沿って並び、
前記第２セルと前記第４セルとは前記第２方向に沿って並び、
前記第５セルと前記第７セルとは前記第２方向に沿って並び、
前記第７セルと前記第８セルとは前記第１方向に沿って並び、
前記第６セルと前記第７セルとは前記第２方向に沿って並び、
前記複数の配線は、
前記第５セルおよび前記第６セルに接続された第５配線と、
前記第７セルおよび前記第８セルに接続された第６配線と、
前記第５セルおよび前記第７セルに接続された第７配線と、
を含み、
前記複数のパッドは、
前記第５配線に接続された第５パッドと、
前記第６配線に接続された第６パッドと、
前記第７配線に接続された第７パッドと、
を含む、
請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項１１】
前記第３パッドと前記第７パッドとを結ぶ直線を第１直線として、
前記第１直線と前記第１パッドとの間の距離を第１距離として、
前記第１直線と前記第２パッドとの間の距離を第２距離として、
前記第１距離と前記第２距離との差は、前記第１パッドと前記第２パッドとの間の距離よりも小さい、請求項１０に記載の半導体装置。
【請求項１２】
前記第１直線と前記第５パッドとの間の距離を第３距離として、
前記第１直線と前記第６パッドとの間の距離を第４距離として、
前記第３距離と前記第４距離との差は、前記第５パッドと前記第６パッドとの間の距離よりも小さく、かつ、前記第１パッドと前記第２パッドとの間の前記距離よりも小さく、
前記第１距離と前記第２距離との前記差は、前記第５パッドと前記第６パッドとの間の距離よりも小さい、請求項１１に記載の半導体装置。
【請求項１３】
セルアレイおよび複数の配線を有する第１半導体部品と、
前記第１半導体部品に接続されたパッドアレイを有する第２半導体部品と、を備え、
前記第１半導体部品と前記第２半導体部品とが重なる半導体装置であって、
前記セルアレイは行列状に配列された複数のセルを含み、
前記パッドアレイは、前記セルアレイに重なるように、行列状に配列された複数のパッドを含み、
前記複数の配線は、
各々が前記セルアレイの同じセル行の２つ以上のセルへ接続され、夫々が前記セルアレイのセル行毎に対応して設けられた複数の行配線と、
各々が前記セルアレイの同じセル列の２つ以上のセルへ接続され、夫々が前記セルアレイのセル列毎に対応して設けられた複数の列配線と、
を含み、
前記複数の行配線のうちの第１の行配線に接続された第１の行パッドと、前記複数の行配線のうちの第２の行配線に接続された第２の行パッドと、は前記パッドアレイの別々のパッド列に配置され、
前記複数の列配線のうちの第１の列配線に接続された前記パッドと前記第１の行パッドとは同一のパッド列に含まれていることを特徴とする半導体装置。
【請求項１４】
セルアレイおよび複数の配線を有する第１半導体部品と、
前記第１半導体部品に接続されたパッドアレイを有する第２半導体部品と、を備え、
前記第１半導体部品と前記第２半導体部品とが重なる半導体装置であって、
前記セルアレイは行列状に配列された複数のセルを含み、
前記パッドアレイは、前記セルアレイに重なるように、行列状に配列された複数のパッドを含み、
前記複数の配線は、
各々が前記セルアレイの同じセル行の２つ以上のセルへ接続され、夫々が前記セルアレイのセル行毎に対応して設けられた複数の行配線と、
各々が前記セルアレイの同じセル列の２つ以上のセルへ接続され、夫々が前記セルアレイのセル列毎に対応して設けられた複数の列配線と、
を含み、
前記複数の行配線のうちの第１の行配線に接続された第１の行パッドと、前記複数の行配線のうちの第２の行配線に接続された第２の行パッドと、は前記パッドアレイの別々のパッド列に配置され、
前記パッドアレイの、前記第１の行配線に接続された前記パッドを含むパッド列には、前記複数の列配線のうちの第１の列配線に接続されたパッドが配置されており、前記第２の行配線に接続された前記パッドを含むパッド列には、前記複数の列配線のうちの第２の列配線に接続されたパッドが配置されていることを特徴とする半導体装置。
【請求項１５】
前記複数の配線は、各々が同じセル列の２つ以上のセルへ接続された少なくとも２本の列配線を含み、
前記複数の行配線のうちの第３の行配線に接続された第３の行パッドは、前記第１の行パッドと同じパッド列に配置されており、前記複数の行配線のうちの第４の行配線に接続された第４の行パッドは、前記第２の行パッドと同じパッド列に配置されている、請求項１３または１４に記載の半導体装置。
【請求項１６】
前記複数のセルは、同じ列配線に接続される幾つかのセルを含み、
前記複数の配線は、前記幾つかのセルの各々に接続された幾つかの行配線を含み、
前記複数のパッドは、前記幾つか行配線の各々に接続される幾つかのパッドを含み、
前記幾つかのパッドは同じパッド列に配置される、請求項１３乃至１５のいずれか１項に記載の半導体装置。
【請求項１７】
前記幾つかのパッドは２つのパッド行おきに配置される、請求項１６に記載の半導体装置。
【請求項１８】
前記複数の配線は、各々が同じセル行の２つ以上のセルへ接続された複数の行配線を含み、
前記複数のパッドは、前記複数の行配線の各々に接続された幾つかの行パッドを含み、
前記幾つかの行パッドは１つのパッド列おきに配置される、請求項１３乃至１７のいずれか１項に記載の半導体装置。
【請求項１９】
前記第１パッドと前記第３パッドは前記第１方向および前記第２方向の一方に沿って並び、前記第２パッドと前記第３パッドは前記第１方向および前記第２方向の他方に沿って並ぶ、請求項１乃至１２のいずれか１項に記載の半導体装置。
【請求項２０】
前記第２半導体部品には前記セルアレイを制御する制御回路と、前記セルアレイから出力された信号を処理する処理回路と、が設けられており、
前記第１パッドおよび前記第２パッドは前記制御回路に接続されており、前記第３パッドおよび前記第４パッドは前記処理回路に接続されている、請求項２または請求項３に記載の半導体装置。
【請求項２１】
前記複数のセルの各々は光電変換素子を有している、請求項１乃至２０のいずれか１項に記載の半導体装置。
【請求項２２】
請求項１乃至２１のいずれか１項に記載の半導体装置と、
前記半導体装置に対応する光学装置、
前記半導体装置を制御する制御装置、
前記半導体装置から出力された信号を処理する処理装置、
前記半導体装置から得られた情報を表示する表示装置、
前記半導体装置から得られた情報を記憶する記憶装置、
前記半導体装置から得られた情報に基づいて動作する機械装置、
の６つのうちの少なくともいずれかと、を備える機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体部品を備える半導体装置に関する。
【背景技術】
【０００２】
セルアレイを有する半導体部品に他の半導体部品を重ねて、他の半導体部品をセルアレイへ電気的に接続することで、半導体装置の性能を向上させたり、半導体装置を小型化したり、半導体装置の集積度を向上したりすることができる。
【０００３】
特許文献１には、複数の画素が形成された第１のチップと、複数の画素駆動回路が形成され、第１のチップに積層された第２のチップとを接続パッドを介して電気的に接続した固体撮像装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２２５９２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では接続パッドの配置について検討が不十分であり、チップ間の配線の特性の向上や歩留まりの向上の余地がある。そこで本発明は半導体装置の価値を高めるうえで有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するための手段は、セルアレイおよび複数の配線を有する第１半導体部
品と、前記第１半導体部品に接続された複数のパッドを有する第２半導体部品と、を備え、前記第１半導体部品と前記第２半導体部品とが重なる半導体装置であって、前記セルアレイは第１方向および前記第１方向に交差する第２方向に配列された複数のセルを含み、前記複数のパッドは、前記セルアレイに重なるように、前記第１方向および前記第２方向に沿った平面内に配され、前記複数のセルは、第１セルと、第２セルと、第３セルと、第４セルと、を含み、前記第１セルと前記第２セルとは前記第１方向に沿って並び、前記第１セルと前記第３セルとは前記第２方向に沿って並び、前記第２セルと前記第４セルとは前記第２方向に沿って並び、前記複数の配線は、前記第１セルおよび前記第２セルに接続された第１配線と、前記第３セルおよび前記第４セルに接続された第２配線と、前記第１セルおよび前記第３セルに接続された第３配線と、を含み、前記複数のパッドは、前記第１配線に接続された第１パッドと、前記第２配線に接続された第２パッドと、前記第３配線に接続された第３パッドと、を含み、前記第１パッド、前記第２パッドおよび前記第３パッドは、前記第１パッドと前記第３パッドとを結ぶ前記第２方向の直線が、前記第２パッドと前記第３パッドとを結ぶ直線に交差するように、配置されていることを特徴とする。
【０００７】
また、上記課題を解決するための手段は、セルアレイおよび複数の配線を有する第１半導体部品と、前記第１半導体部品に接続されたパッドアレイを有する第２半導体部品と、を備え、前記第１半導体部品と前記第２半導体部品とが重なる半導体装置であって、前記セルアレイは行列状に配列された複数のセルを含み、前記パッドアレイは、前記セルアレイに重なるように、行列状に配列された複数のパッドを含み、前記複数の配線は、各々が前記セルアレイの同じセル行の２つ以上のセルへ接続され、夫々が前記セルアレイのセル行毎に対応して設けられた複数の行配線と、各々が前記セルアレイの同じセル列の２つ以上のセルへ接続され、夫々が前記セルアレイのセル列毎に対応して設けられた複数の列配線と、を含み、前記複数の行配線のうちの第１の行配線に接続された第１の行パッドと、前記複数の行配線のうちの第２の行配線に接続された第２の行パッドと、は前記パッドアレイの別々のパッド列に配置され、前記複数の列配線のうちの第１の列配線に接続された前記パッドと前記第１の行パッドとは同一のパッド列に含まれていることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、半導体装置の価値を高めるうえで有利な技術を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】半導体装置を説明する模式図。
【図２】半導体装置を説明する模式図。
【図３】半導体装置を説明する模式図。
【図４】半導体装置を説明する模式図。
【図５】半導体装置の実施例を説明する模式図。
【図６】半導体装置の実施例１を説明する模式図。
【図７】半導体装置の実施例２を説明する模式図。
【図８】半導体装置の実施例３を説明する模式図。
【図９】半導体装置の実施例４を説明する模式図。
【図１０】半導体装置の実施例５を説明する模式図。
【図１１】半導体装置および機器を説明する模式図。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
【００１１】
図１（ａ）は半導体装置９３０の断面模式図であり、図１（ｂ）は半導体装置９３０の平面模式図である。図１（ａ）に示す様に半導体装置９３０は半導体部品１０１と半導体部品２０１とを備える。半導体部品１０１は半導体層１００と半導体層１００の上の配線構造１１０を備える。半導体部品１０１の配線構造１１０は、導電層１０と導電層２０と導電層３０を含む複数の導電層と、複数の導電層の周囲の絶縁体部材１２０とを含む。半導体部品２０１は半導体層２００と半導体層２００の上の配線構造２１０を備える。半導体部品２０１の配線構造２１０は、導電層４０を含む複数の導電層と、複数の導電層の周囲の絶縁体部材２２０とを含む。本例では、半導体部品１０１と半導体部品２０１とが接合面３００で互いに接合されている。
【００１２】
図１（ｂ）に示す様に、半導体部品１０１はセルアレイ１２３４を有する。セルアレイ１２３４はＸ方向およびＹ方向に広がる。Ｙ方向はＸ方向に交差する。本例ではＹ方向はＸ方向に直交するが、Ｙ方向がＸ方向の斜め方向であってもよい。
【００１３】
図１（ａ）に示す様に、半導体部品２０１はＺ方向において半導体部品１０１に重なる。Ｚ方向はＸ方向およびＹ方向に交差する。本例ではＺ方向はＸ方向およびＹ方向に直交するが、Ｚ方向がＸ方向およびＹ方向の斜め方向であってもよい。
【００１４】
図１（ｂ）に示す様に、セルアレイ１２３４は、セル１と、セル２と、セル３と、セル４と、を含む。セル２はＸ方向においてセル１に並ぶ。セル３はＹ方向においてセル１に並ぶ。セル４はＸ方向においてセル３に並ぶ。セル４はＹ方向においてセル２に並ぶ。Ｘ方向に並ぶ複数のセルを含む群をセル行と称し、Ｙ方向に並ぶ複数のセルを含む群をセル列と称する。
【００１５】
セルアレイ１２３４の各セルは少なくとも１つの半導体素子を含む。ここで半導体素子とは典型的にはトランジスタであるが、ダイオードやサイリスタであってもよい。また、半導体素子は、能動素子に限らず、抵抗や容量などの受動素子であってもよい。セル１は半導体素子６１を含み、セル２は半導体素子６２を含み、セル３は半導体素子６３を含み、セル４は半導体素子６４を含む。半導体素子６１、６２、６３、６４は互いに等価な機能を有しうる。セル１は半導体素子７１を含み、セル２は半導体素子７２を含み、セル３は半導体素子７３を含み、セル４は半導体素子７４を含む。半導体素子７１、７２、７３、７４は互いに等価な機能を有しうるが、これに限ったものではない。半導体素子６１、６２、６３、６４は、半導体素子７１、７２、７３、７４とは異なる機能を有しうるが、これに限ったものではない。
【００１６】
半導体部品１０１は複数の配線を有する。同じセル行に含まれる少なくとも２つのセルを接続する配線を行配線と称し、同じセル列に含まれる少なくとも２つのセルを接続する配線を列配線と称する。行配線と列配線とで構成された複数の配線をマトリックス配線と称する。半導体部品１０１の複数の配線（マトリックス配線）は、行配線１１と、行配線１２と、列配線２１と、列配線２２とを含む。行配線１１はセル１およびセル２に接続されている。行配線１２はセル３およびセル４に接続されている。列配線２１はセル１およびセル３に接続されている。列配線２２はセル２およびセル４に接続されている。列配線２２は、セル４に接続される代わりに、セル２およびＹ方向においてセル２に並ぶ他のセルに接続されていてもよい。つまり、或るセル行には行配線１１によって接続されたセル１、２が含まれ、別のセル行には行配線１２によって接続されたセル３、４が含まれる。また、或るセル列には列配線２１によって接続されたセル１、３が含まれ、別のセル列には列配線２２によって接続されたセル２、４が含まれる。
【００１７】
セルと配線との接続をより詳細に説明する。行配線１１はセル１の半導体素子６１およびセル２の半導体素子６２に共通に接続されている。行配線１２はセル３の半導体素子６３およびセル４の半導体素子６４に共通に接続されている。列配線２１はセル１の半導体素子７１およびセル３の半導体素子７３に共通に接続されている。列配線２２はセル２の半導体素子７２およびセル４の半導体素子７４に共通に接続されている。
【００１８】
例えば、行配線１１から、共通の信号が、半導体素子６１、６２へ入力され、行配線１２から、共通の信号が、半導体素子６３、６４へ入力される。また、例えば、半導体素子７１、７３からの信号が列配線２１へ出力され、半導体素子７２、７４からの信号が列配線２２へ出力される。以下では、便宜的に、行配線から信号がセルに入力され、セルの信号が列配線に出力されるものとして説明するが、これに限らず、列配線から信号がセルに入力され、セルの信号が行配線に出力されてもよい。
【００１９】
半導体部品２０１はパッドアレイ４３２１を有する。パッドアレイ４３２１は多数の導電パッドがＸ−Ｙ平面内において配されたものである。パッドアレイ４３２１は、Ｘ−Ｙ平面内においてセルアレイ１２３４に重なるように配された複数の導電パッドを含む。Ｘ−Ｙ平面内においてセルアレイ１２３４に重なるように配された複数の導電パッドの各々を重複パッドと称する。パッドアレイ４３２１の多数の導電パッドは、Ｘ−Ｙ平面内においてセルアレイ１２３４に重なるように配された複数の重複パッド以外に、セルアレイ１２３４に重ならないように配置された少なくとも１つの非重複パッドを含むことができる。パッドアレイの全ての導電パッドがセルアレイ１２３４に重なるように配置されていてもよい。
【００２０】
半導体部品２０１の複数の重複パッドは、行パッド４１と、行パッド４２と、列パッド４３と、列パッド４４とを含む。行パッド４１、行パッド４２、列パッド４３、および、列パッド４４は、半導体部品１０１および半導体部品２０１が重なるＺ方向においてセルアレイ１２３４に重なるように配置されている。行パッド４１は、行配線１１に接続されている。行パッド４２は、行配線１２に接続されている。列パッド４３は、列配線２１に接続されている。列パッド４４は、列配線２２に接続されている。行パッド４１と列パッド４３はＸ方向およびＹ方向の一方（本例ではＹ方向）に沿って並びうる。また、行パッド４２と列パッド４４はＸ方向およびＹ方向の他方（本例ではＸ方向）に沿って並びうる。しかし、パッドアレイの複数のパッドはセルアレイのセルの配置とは独立して配置することができるため、必ずしもセルが並ぶ方向に沿ってパッドが並ぶ必要はなく、例えばセル列やセル行に対して斜め方向に行パッドと列パッドが並ぶようにしてもよい。
【００２１】
より詳細に説明する。半導体部品２０１は、回路５１と、回路５２と、回路５３と、回路５４とを含む。行パッド４１は回路５１に接続されている。行パッド４２は回路５２に接続されている。列パッド４３は回路５３に接続されている。列パッド４４は回路５４に接続されている。
【００２２】
半導体部品１０１はパッドアレイを有する。パッドアレイは多数の導電パッドがＸ−Ｙ平面内において配されたものである。パッドアレイは、Ｘ−Ｙ平面内においてセルアレイ１２３４に重なるように配された複数の導電パッドを含む。Ｘ−Ｙ平面内においてセルアレイ１２３４に重なるように配された複数の導電パッドの各々を重複パッドと称する。パッドアレイの多数の導電パッドは、Ｘ−Ｙ平面内においてセルアレイ１２３４に重なるように配された複数の重複パッド以外に、セルアレイ１２３４に重ならないように配置された少なくとも１つの非重複パッドを含むことができる。パッドアレイの全ての導電パッドがセルアレイ１２３４に重なるように配置されていてもよい。
【００２３】
半導体部品１０１の複数の重複パッドは、行パッド３１と、行パッド３２と、列パッド３３と、列パッド３４とを含む。行パッド３１、行パッド３２、列パッド３３、および、列パッド３４は、半導体部品１０１および半導体部品２０１が重なるＺ方向においてセルアレイ１２３４に重なるように配置されている。行パッド３１は、行配線１１に接続されている。行パッド３２は、行配線１２に接続されている。列パッド３３は、列配線２１に接続されている。列パッド３４は、列配線２２に接続されている。
【００２４】
行パッド３１と行パッド４１とが電気的に接続されており、行パッド３２と行パッド４２とが電気的に接続されており、列パッド３３と列パッド４３とが電気的に接続されており、列パッド３４と列パッド４４とが電気的に接続されている。この結果、上述したように、行パッド４１、４２が行配線１１、１２に接続され、列パッド４３、４４が列配線２１、２２に接続されている。そして、回路５１、５２が行パッド４１、４２および行パッド３１、３２を介して行配線１１、１２に接続されている。また、回路５３、５４が列パッド４３、４４および列パッド３３、３４を介して列配線２１、２２に接続されている。
【００２５】
本例では、パッド４１、４２、４３、４４が、対応するパッド３１、３２、３３、３４に、接合面３００で直接接合している。パッド４１、４２、４３、４４とパッド３１、３２、３３、３４との接合は、金属結合によってなされ得る。このような金属結合による直接接合に適した導電パッドの材料としては、銅や金あるいはこれらの合金が挙げられるが、導電材料であれば銅や金以外であってもよい。また、パッド４１、４２、４３、４４と、パッド３１、３２、３３、３４との間にハンダ等のバンプを配置して、バンプを介してパッド４１、４２、４３、４４とパッド３１、３２、３３、３４とを接合してもよい。また、本例では、配線構造１１０の絶縁体部材１２０が、配線構造２１０の絶縁体部材２２０に接合面３００で直接接合している。絶縁体部材１２０と絶縁体部材２２０との接合は、共有結合によってなされ得る。このような共有結合による直接接合に適した絶縁体部材の材料としては、酸化シリコンや窒化シリコンが挙げられるが、絶縁材料であれば酸化シリコンや窒化シリコン以外であってもよい。また、絶縁体部材１２０と絶縁体部材２２０との間に樹脂等の接着材を配置して、接着材を介して絶縁体部材１２０と絶縁体部材２２０とを接合してもよい。
【００２６】
パッドアレイ４３２１には半導体部品２０１の回路や、半導体部品１０１の回路に接続されていないダミーパッドが含まれてもよい。パッドアレイ４３２１に含まれるダミーパッドは、半導体部品１０１のパッドアレイに含まれるダミーパッドに接合しうる。ダミーパッドを設けることは接合面３００の均一性を高めて、部品間の接合の機械的および／または電気的な信頼性を向上するうえで有利である。
【００２７】
本実施形態は、行パッド４１、４２と列パッド４３、４４の配置に特徴がある。なお、行パッド３１、３２は行パッド４１、４２と接合するために、行パッド３１、３２の配置は行パッド４１、４２の配置と同様になる。また、列パッド３３、３４は列パッド４３、４４と接合するために、列パッド３３、３４の配置は列パッド４３、４４の配置と同様になる。そのため、行パッド３１、３２および列パッド３３、３４の配置については説明を省略する。
【００２８】
行パッド４１、行パッド４２および列パッド４３は、Ｚ方向に垂直なＸ−Ｙ平面内において、行パッド４１と列パッド４３とを結ぶ直線Ａが、行パッド４２と列パッド４３とを結ぶ直線Ｂに交差するように、配置されている。行パッド４１、列パッド４３および列パッド４４は、Ｚ方向に垂直なＸ−Ｙ平面内において、行パッド４１と列パッド４４とを結ぶ直線Ｃが、行パッド４２と列パッド４４とを結ぶ直線Ｄに交差するように、配置されている。ここで、直線Ａ、Ｂ、Ｃ、Ｄのいずれも、行配線に接続された行パッドと、列配線に接続された列パッドと、を結ぶ直線であることに注目すべきである。しかも、直線Ａ、Ｂ、Ｃ、Ｄを成す２つのパッドの各々が接続された行配線と列配線は、同じセルに接続されていることにも注目すべきである。例えば直線Ａを成す行パッド４１、列パッド４３の各々が接続された行配線１１と列配線２１は、同じセル１に接続されている。例えば直線Ｂを成す行パッド４２、列パッド４３の各々が接続された行配線１２と列配線２１は、同じセル３に接続されている。このように、直線Ａおよび直線Ｂで定義される３つのパッド、あるいは、直線Ｃおよび直線Ｄで定義される３つのパッドの配置を三角配置と称する。三角配置を構成する３つのパッドを結ぶと三角形が形成できるためである。この時の三角形は典型的には直角三角形であるが、これに限らず、正三角形や二等辺三角形であってもよい。なお、行パッド４１、行パッド４２および列パッド４４も三角配置であり、行パッド４２、列パッド４３および列パッド４４も三角配置である。三角配置を採用することで、複数の重複パッドを良好に配置することができる。
【００２９】
例えば図１（ｂ）とは異なり、行パッド４２をセル３の上に配置する場合を検討する。そのうえで、列パッド４３をセル３の上に配置する場合には、列パッド４３と行パッド４２との間隔が極端に狭くなりうる。あるいは、列パッド４３をセル３の上に配置しない場合には、セルアレイ１２３４に重ならない位置に列パッド４３の代わりの非重複パッドを配置する必要が生じる。あるいは、列パッド４３をセル４の上に配置することも考えられるが、そうすると、列パッド４３と列配線２１の間の配線経路が長くなり配線抵抗や配線容量が増大し、ＲＣ遅延が生じる。これに対して、行パッド４１に対して行パッド４２をＸ方向にずらすこと、つまり、行パッド４２をセル３上ではなくセル３の右のセル４の上に移動することにより、列パッド４３をセル３の上に配置することができる。ここで、行パッド４２は行配線１２に接続しているため、行パッド４２をＸ方向にずらしても行パッド４２と行配線１２の間の配線経路は長くならない。このように三角配置を採用することで、セルアレイ１２３４に重なるパッド４１、４２、４３、４４を適切に配置できる。すなわち、パッド４１、４２、４３、４４と配線１１、１２、２１、２２との間の配線経路を短くすることと、パッド４１、４２、４３、４４の間の間隔を長くすることを両立できる。
【００３０】
行パッド４１、行パッド４２、列パッド４３、および、列パッド４４は、Ｚ方向に垂直なＸ−Ｙ平面内において、行パッド４１と行パッド４２とを結ぶ直線Ｅが、列パッド４３と列パッド４４との間を通過するように配置されている。同様に、行パッド４１、行パッド４２、列パッド４３、および、列パッド４４は、Ｚ方向に垂直なＸ−Ｙ平面内において、列パッド４３と列パッド４４とを結ぶ直線Ｆが、行パッド４１と行パッド４２との間を通過するように配置されている。このように、直線Ｅおよび／または直線Ｆで定義される行パッド４１、行パッド４２、列パッド４３、および、列パッド４４の配置をクロス配置と称する。
【００３１】
このようなクロス配置により、半導体装置の性能を向上するうえで有利な技術を提供することができる。クロス配置の利点の１つ目は、パッド４１、４２、４３、４４同士の間隔が極端に小さくなることを抑制できる点である。パッド４１、４２、４３、４４同士の間隔が小さくなることを抑制できれば、歩留まりを向上できるし、寄生容量を低減できる。クロス配置の利点の２つ目は、パッド４１、４２、４３、４４から行配線１１、１２、あるいは列配線２１、２２までの配線経路長の増大を抑制できる点である。クロス配置の利点の３つ目は、パッド４１、４２、４３、４４から行配線１１、１２、２１、２２までの配線経路の複雑化を抑制できる点である。配線経路長の増大や配線経路の複雑化を抑制すれば、歩留まりを向上できるし、配線のＲＣ遅延を低減できる。
【００３２】
例えば、図１（ｂ）において、セル２に重なる位置に配置された列パッド４４をセル３に重なる位置に移動すると、直線Ａは列パッド４３と列パッド４４との間を通過しなくなる。つまりクロス配置ではなくなる。このとき、セル３に重なる位置に列パッド４３と列パッド４４とが位置することになるため、図１（ｂ）の場合に比べて、列パッド４３と列パッド４４との間隔が小さくなってしまう。そうすると、列パッド４３と列パッド４４とのショートやクロストークが生じてしまう可能性がある。また、セル３に重なる位置に移動された列パッド４４は図、１（ｂ）の場合に比べて列配線２２との距離が大きくなってしまう。そうすると、列パッド４４から列配線２２までの配線経路長が増大したり、配線経路が複雑化したりする。
【００３３】
図１（ｂ）では２行２列のセルアレイ１２３４について検討したが、セルアレイ１２３４に含まれるセルの数は任意に設定することができる。図２（ａ）、（ｂ）では３行３列のセルアレイ１２３４について検討する。各セル行に対応する行配線１１と、行配線１２と、行配線１３と、各セル列に対応する列配線２１と、行配線１２と、行配線１３とが設けられている。行配線１１、１２および列配線２１、２２とセルおよびパットの接続については、図１（ｂ）で説明した形態と同様であってよいので、詳細な説明を省略する。セル５、６、０５がＸ方向に並び、行配線１３がセル５、６、０５に接続されている。セル０１、０２、０３がＹ方向に並び、列配線２３がセル０１、０２、０３に接続されている。セル０１はセル１とＸ方向に並び、セル０２はセル２とＸ方向に並ぶ。行配線１１には行パッド４１が接続され、行配線１２には列パッド４４が接続され、行配線１３には行パッド４５が接続される。列配線２１には列パッド４３が接続され、列配線２２には列パッド４４が接続され、列配線２３には列パッド４７が接続される。また、パッド４１、３２、３３、３４、３５、３６はそれぞれ別々のセルに重なるように配置されるものとする。
【００３４】
図２（ａ）の形態では、直線Ｅが列パッド４３と列パッド４４との間を通過するのに加えて、直線Ｅが列パッド４３と列パッド４７との間を通過する。また、行パッド４２と行パッド４５とを結ぶ直線Ｇが、列パッド４３と列パッド４７との間を通過する。また、行パッド４２と行パッド４５とを結ぶ直線Ｇが、列パッド４４と列パッド４７との間を通過する。
【００３５】
図２（ａ）の形態では、行パッド４１、４２、４５は一直線上には存在しない。つまり、行パッド４１は行パッド４２と行パッド４５とを結ぶ直線Ｇから離れているし、行パッド４２は行パッド４１と行パッド４５とを結ぶ直線から離れているし、行パッド４５は行パッド４１と行パッド４２とを結ぶ直線Ｅから離れている。このような行パッド４１、４２、４５の配置を非直線配置と称する。
【００３６】
行パッド４１、４２、４５が非直線配置となるように、行パッド４１、４２、４５を図２（ａ）に示すようにセル１、４、５に配置するとする。そうすると、最短の配線経路で列配線２１に接続される列パッド４３は、セル１、４には配置できず、セル３に配置されるため、列パッド４３の配置は自由度１となる。列配線２２に接続される列パッド４４は図２（ａ）ではセル２に配置されているが、セル６に配置することもできるため、列パッド４４の配置は自由度２となる。列配線２３に接続される列パッド４７は図２（ａ）ではセル０３に配置されているが、セル０１またはセル０５に配置することもできるため、列パッド４７の配置は自由度３となる。よって、列パッド４３、４４、４７の配置の自由度は１×２×３＝６となる。
【００３７】
図２（ｂ）では、行パッド４１、４２、４５は一直線上に存在する。行パッド４２が行パッド４１と行パッド４５との間に位置し、行パッド４１と行パッド４５とを結ぶ直線が行パッド４２を通過する。このような行パッド４１、４２、４５の配置を直線配置と称する。行パッド４１、４２、４５の配置に直線配置を採用すると、列パッド４３、４４、４７の配置の自由度が向上する。
【００３８】
行パッド４１、４２、４５が直線配置となるように、行パッド４１、４２、４５を図２（ａ）に示すようにセル１、４、０５に配置するとする。そうすると、列配線２１に接続される列パッド４３は図２（ａ）ではセル５に配置されているが、セル３に配置することもできるため、列パッド４３の配置は自由度２となる。列配線２２に接続される列パッド４４は図２（ａ）ではセル２に配置されているが、セル６に配置することもできるため、列パッド４３の配置は自由度２となる。列配線２３に接続される列パッド４７は図２（ａ）ではセル０３に配置されているが、セル０１に配置することもできるため、列パッド４７の配置は自由度２となる。よって、列パッド４３、４４、４７の配置の自由度は２×２×２＝８となり、非直線配置を採用する場合よりも自由度が向上する。
【００３９】
図３（ａ）、（ｂ）では４行４列のセルアレイ１２３４について検討する。各セル行に対応する行配線１１、１２、１３、１４が設けられている。セル７、８、０７、０８がＸ方向に並び、行配線１４がセル７、８、０７、０８に接続されている。セル０２、０４、０６、０８がＹ方向に並び、列配線２４がセル０２、０４、０６、０８に接続されている。行配線１４には行パッド４６が接続され、列配線２４には列パッド４９が接続される。また、パッド４１、４２、４３、４４、４５、４６、４７、４８はそれぞれ別々のセルに重なるように配置されるものとする。
【００４０】
図３（ａ）に示す形態では、行パッド４１、４２、４３、４４がクロス配置である。行パッド４１、４５、４６は直線配置であり、行パッド４２は行パッド４１、４５、４６のいずれか２つを結ぶ直線から離れて（ずれて）配置されている。列パッド４４、４７、４８は直線配置であり、列パッド４３は列パッド４４、４７、４８のいずれか２つを結ぶ直線から離れて（ずれて）配置されている。
【００４１】
図３（ｂ）に示す形態でも、行パッド４１、４２と列パッド４３、４４がクロス配置である。また、行パッド４５、４６と列パッド４７、４８がクロス配置である。行パッド４１、４２、４５、４６が直線配置であり、列パッド４３、４４、４７、４８が直線配置である。
【００４２】
図１（ｂ）、図２（ｂ）、図３（ｂ）の形態では、同じセル列の２つ以上のセル（例えばセル１、３、５、７）から当該セルに接続された行パッド（例えば行パッド４１、４２、４５、４６）までの距離は、行パッド毎に異なる。そのため、セル行毎にセル列から行パッドまでの配線経路長が異なりうる。その結果、行配線からセルへ入力される信号の遅延量は、セル行毎に異なりうる。多くの行パッドを直線配置すると、セル列から行パッドまでの配線経路長のばらつきは拡大する。例えば、図２（ｂ）の形態では、セル５から行パッド４５までの距離は、セル５と同じセル列に属するセル３から行パッド４２までの距離の２倍程度である。例えば図３（ｂ）の形態では、セル０７から行パッド４６までの距離は、セル０７と同じセル列に属するセル０１から行パッド４１までの距離の３倍程度である。これに対して、図２（ａ）、図３（ａ）の形態のように、行パッド４１、４２、４５、４６に非直線配置を適用すると、セル列から行パッドまでの配線経路長のばらつきを低減することができる。図２（ａ）、図３（ａ）では、同じセル列の２つ以上のセル（例えばセル１、５、７）から当該セルに接続された幾つかの行パッド（例えば行パッド４１、４５、４６）までの距離の差を等しくしている。
【００４３】
図４（ａ）、（ｂ）に示す形態では、１つのセル行に複数の行配線を設ける点、および／または１つのセル列に複数の列配線を設ける点が、図３（ａ）、（ｂ）に示した形態とは異なる。行配線について、同じセル行に属するセル１、２、０１、０２は、行配線１１に接続されているが、行配線１６にも接続されている。詳細に説明すると、行配線１１はセル１に含まれる第１種の半導体素子６０およびセル２に含まれる第１種の半導体素子６０に接続されている。また、行配線１６は、セル１に含まれる第２種の半導体素子（不図示）およびセル２に含まれる第２種の半導体素子（不図示）に接続されている。行配線１１は第１種類の信号を伝送する信号線であり、行配線１６は第２種類の信号を伝送する信号線である。複数の重複パッドは、信号線である行配線１１に接続された接続パッドである行パッド４１と、信号線である行配線１６に接続された接続パッドである行パッド９１と、を含む。他の行配線についても同様である。同じセル行に属するセル３、４、０３、０４は、行配線１２に接続されているが、行配線１７にも接続されている。同じセル行に属するセル５、６、０５、０６は、行配線１３に接続されているが、行配線１８にも接続されている。同じセル行に属するセル７、８、０７、０８は、行配線１４に接続されているが、行配線１９にも接続されている。行配線１７には行パッド９２が接続され、行配線１８には行パッド９５が接続され、行配線１９には行パッド９６が接続されている。
【００４４】
列配線について、セル１、５、３、７は同じセル列に属するが、セル１、３は列配線２１に接続され、セル５、７は列配線２６に接続される。同様に、セル６、８は列配線２７に接続され、セル０５、０７は列配線２８に接続され、セル０６、０８は列配線２８に接続される。セル５およびセル７に接続された列配線２６には、列パッド９３が接続されている。セル６およびセル８に接続された列配線２７には、列パッド９４が接続されている。セル０５およびセル０７に接続された列配線２８には、列パッド９７が接続されている。セル０６およびセル０８に接続された列配線２９には、列パッド９８が接続されている。
【００４５】
図４（ｂ）の形態では、列パッド４３、９４と行パッド９１との間に行パッド４１が位置する。そして、列パッド４４、９３と行パッド９５との間に行パッド４５が位置し、列パッド４７、４８と行パッド４２との間に行パッド９２が位置し、列パッド９７、９８と行パッド４６の間に行パッド９６が位置する。このように、同じセル行に接続された２つの行パッドの一方の側に列パッドが配置されると、列パッドの配置の偏りが生じ、固定パターンノイズの影響が大きくなり易くなる。図４（ａ）の形態では、行パッド４１と行パッド９１との間に列パッド４４が位置する。そして、行パッド４５と行パッド９５との間に列パッド４４が位置し、行パッド４２と行パッド９２との間に列パッド４４が位置し、行パッド４６と行パッド９６との間に列パッド４７が位置する。このように、同じセル行に接続された２つの行パッドの間に列パッドを配置することで、列パッドの配置の偏りを低減できる。
【００４６】
図４（ａ）、（ｂ）の形態において、互いに異なる列配線に接続された列パッド４３と列パッド９３とを結ぶ直線Ｏ、直線Ｏと行パッド４１との間の距離Ｐ、および、直線Ｏと行パッド４２との間の距離Ｑ、行パッド４１と行パッド４２との間の距離Ｒを定義する。距離Ｐと距離Ｑの差が、距離Ｒよりも大きい（Ｒ＜｜Ｐ−Ｑ｜）と、同じ列配線２１に接続された２つのセル１、３から、セル１、３に対応する行パッド４１、４２までの配線経路長の違いが大きくなる。そうると、セル１、３の行配線で伝送される信号の遅延量に違が生じ、セル１とセル３の出力のばらつきが大きくなる。これに対して、図４（ａ）、（ｂ）の形態では、距離Ｐと距離Ｑの差は距離Ｒよりも小さい（｜Ｐ−Ｑ｜＜Ｒ）。このようにすると、同じ列配線２１に接続された２つのセル１、３から、セル１、３に対応する行パッド４１、４２までの配線経路長の違いを小さくすることできる。そのため、セル１、３の行配線で伝送される信号の遅延量の違いを低減でき、セル１、３の出力のばらつきを低減できる。図４（ｂ）の形態では、距離Ｐと距離Ｑの差は距離Ｒの１／√２程度であるが、距離Ｐと距離Ｑの差は距離Ｒの１／２以下であること（（｜Ｐ−Ｑ｜≦Ｒ／２））が好ましい。図４（ａ）の形態では、距離Ｐと距離Ｑは等しく、距離Ｐと距離Ｑの差はゼロである。また、距離Ｐおよび距離Ｑは距離Ｒよりも小さいことも好ましい。（Ｐ＜Ｒ、Ｑ＜Ｒ）。図４（ｂ）の形態では、距離Ｑは距離Ｒよりも小さいが、距離Ｐは距離Ｒよりも大きいため、セル１とセル３の出力バラツキが生じやすい。これに対して、図４（ａ）の形態では、距離Ｑと距離Ｐが距離Ｒよりも小さいため、セル１とセル３の出力バラツキを低減できる。
【００４７】
さらに、直線Ｏと行パッド４５との間の距離Ｓ、直線Ｏと行パッド４６との間の距離Ｔ、および、行パッド４５と行パッド４６との間の距離Ｕを定義する。距離Ｐ、距離Ｑ、距離Ｒと同様に、距離Ｓと距離Ｔとの差は距離Ｕよりも小さいこと（｜Ｓ−Ｔ｜＜Ｕ）が好ましい。距離Ｓと距離Ｔとの差は距離Ｕの１／２以下であること（｜Ｓ−Ｔ｜≦Ｕ／２）も好ましい。距離Ｓおよび距離Ｔは距離Ｕよりも小さいことも好ましい（Ｓ＜Ｕ、Ｔ＜Ｕ）。このようにすることで、行パッド４５が接続されたセル５と行パッド４６が接続されたセル７の出力がばらつく可能性を低減できる。
【００４８】
さらに、距離Ｓと距離Ｔとの差は距離Ｒよりも小さいこと（｜Ｓ−Ｔ｜＜Ｒ）が好ましく、距離Ｓと距離Ｔとの差は距離Ｒの１／２以下であること（｜Ｓ−Ｔ｜≦Ｒ／２）も好ましい。距離Ｓおよび距離Ｔは距離Ｒよりも小さいことも好ましい（Ｓ＜Ｒ、Ｔ＜Ｒ）。また、距離Ｐと距離Ｑとの差は距離Ｕよりも小さいこと（｜Ｐ−Ｑ｜＜Ｕ）が好ましく、距離Ｐと距離Ｑとの差は距離Ｕの１／２以下であること（｜Ｐ−Ｑ｜≦Ｕ／２）も好ましい。距離Ｐおよび距離Ｑは距離Ｕよりも小さいことも好ましい（Ｐ＜Ｕ、Ｑ＜Ｕ）。このようにすることで、列配線２１を介した列パッド４３からの出力と、列配線２６を介した列パッド９３からの出力とばらつく可能性を低減できる。例えば、図４（ａ）の形態では、距離Ｓ、Ｔは距離Ｒの１／２程度であり、距離Ｐ、Ｑは距離Ｕの１／４以下である。
【００４９】
ここでは、直線Ｏの定義に列パッド４３、９３を用いたが、直線Ｏの定義は、同じセル列に属する２つ以上のセルを各々が接続する２つの列配線に対応付けられた２つの列パッドを結ぶ直線であればよい。換言すれば、直線Ｏに相当する直線を定義する２つの列パッドのそれぞれは、同じセル列に属するセルに接続されていればよい。そのため、列パッド４４と列パッド９４とを結ぶ直線に対して、行パッド４１、４２および／または行パッド４５、４６を、上記した距離Ｐ、Ｑ、Ｒ、Ｓ、Ｔ、Ｕのような関係を満たす様に配置することができる。列パッド４７と列パッド９７とを結ぶ直線や、列パッド４８と列パッド９８とを結ぶ直線に対しても同様である。
【００５０】
また、ここでは、配線１１、１２、１３、１４に接続された行パッド４１、４２、４５、４６について説明した。配線１６、１７、１８、１９に接続された行パッド９１、９２、９５、９６についても同様に、直線Ｏに相当する直線からの距離の違いが大きくならないように、上記した距離Ｐ、Ｑ、Ｒ、Ｓ、Ｔ、Ｕのような関係を満たす様に配置することができる。
【００５１】
セルアレイ１２３４を構成するセルの種類は半導体装置９３０の用途に応じて適宜設定すればよい。例えばセルは画素セルでありうる。画素セルによって構成されたセルアレイ１２３４は撮像あるいは表示を行うことができる。撮像を行うための画素セルは光電変換素子を含みうる。
【００５２】
光電変換素子はフォトダイオードやフォトゲート、あるいは、光電変換膜を電極対で挟んだ構成などを採用することができる。表示を行う画素セルは光学素子を含みうる。光学素子はエレクトロルミネッセンス（ＥＬ）素子、カソードルミネッセンス（ＣＬ）素子、液晶素子やミラー素子などを採用することができる。例えばセルはメモリセルでありうる。メモリセルによって構成されたセルアレイ１２３４はメモリとして動作する。メモリセルはＳＲＡＭセル、ＤＲＡＭセル、フラッシュメモリセルでありうる。
【００５３】
行配線および列配線の一方は、セルを駆動するための駆動信号を伝送する信号線（駆動信号線）でありうる。駆動信号線は、典型的にはセルに含まれるトランジスタのゲートに接続され、当該セルの動作タイミングを制御する。セルがメモリセルである場合に駆動信号線はワード線である。行配線および列配線の他方は、セルで扱われる情報を含む情報信号を伝送する信号線（情報信号線）でありうる。情報信号線は、典型的にはセルに含まれるトランジスタのソースまたはドレインに接続される。セルが画素セルである場合に情報信号は画素信号であり、画素信号は光電変換素子によって生成された電荷に応じた信号レベルや、表示素子に表示させる輝度レベルに応じた信号レベルを示しうる。セルがメモリセルである場合に情報信号線はビット線であり、メモルセルに記録されたデータを読み出したり、メモルセルにデータを書き込んだりする。
【００５４】
このほか、列配線および／または行配線は、時間的に信号レベルが変化する信号を伝送する配線に限らず、電源電位、接地電位、基準電位や参照電位に用いられるような固定電位を供給するための配線（電位供給線）であってもよい。
【００５５】
半導体部品２０１のうちの、半導体部品１０１の情報信号線に接続された回路は、情報を処理する処理回路でありうる。半導体部品２０１のうちの、半導体部品１０１の駆動信号線に接続された回路は、駆動信号を生成する駆動回路でありうる。
【実施例】
【００５６】
以下の実施例１〜５に共通する形態を説明する。図５（ａ）は半導体装置の実施例に係る模式図である。半導体部品１０１のセルアレイ１２３４においては、セル１０２が行列状に配置されている。同じセル列の複数のセルが列配線１０３で接続され、セル１０２からの信号が列配線１０３を介して出力される。同じセル行の複数のセルが行配線１０４で接続され、セル１０２への信号が行配線１０４を介して入力される。複数の行配線１０４の各々が、セルアレイ１２３４の同じセル行の２つ以上のセルへ接続され、夫々がセルアレイ１２３４のセル行毎に対応して設けられている。複数の列配線１０３の各々が、セルアレイ１２３４の同じセル列の２つ以上のセルへ接続され、夫々がセルアレイ１２３４のセル列毎に対応して設けられている。
【００５７】
図５（ｂ）の半導体部品２０１は、少なくともセル１０２を駆動する駆動信号を出力する制御回路２０２、セル１０２から出力された信号を処理する処理回路２０３が配置されている。半導体部品１０１と半導体部品２０１を積層することにより、積層型の半導体装置が構成される。さらに、制御回路２０２は対応する行配線１０４に接続され、セル１０２からの出力信号を処理する処理回路２０３は対応する列配線１０３に接続される。
【００５８】
図５（ｃ）にセル１０２の構成例を示す。セル１０２は、光電変換素子であるフォトダイオードＰＤ、フォトダイオードＰＤの電荷をフローティングディフュージョンからなる検出ノードＦＤに転送する転送トランジスタＭ２、検出ノードＦＤをリセットするリセットトランジスタＭ１を有する。また、検出ノードＦＤは、増幅トランジスタＭ３のゲートに接続されており、増幅トランジスタＭ３とリセットトランジスタＭ１には電源電圧が供給される。増幅トランジスタＭ３のソースには、選択トランジスタＭ４が接続され、選択トランジスタＭ４は、列配線１０３に接続される。リセットトランジスタＭ１、転送トランジスタＭ２、選択トランジスタＭ４のゲートには、リセット信号ＰＲＥＳ、転送信号ＰＴＳ、選択信号ＰＳＥＬの駆動信号が、制御回路２０２から行配線１０４に含まれる複数の信号線を介してそれぞれ入力される。リセットトランジスタＭ１および増幅トランジスタＭ３には行配線としての電源電位供給線から電源電位Ｖｄｄが供給される。ここでは画素セルが４つのトランジスタで構成された例を示したが、選択トランジスタＭ４を省略して３つのトランジスタで構成してもよいし、４つのトランジスタに加えて、種々の付加機能を実現するトランジスタを追加してもよい。
【実施例１】
【００５９】
図６（ａ）、（ｂ）に、制御回路２０２＿１に対応する行配線１０４＿１〜１０４＿３と、行配線１０４＿１〜１０４＿３に接続された行パッド３０２＿１〜３０２＿３の関係を示す。また、図６（ａ）、（ｂ）に、処理回路２０３に対応する列配線１０３＿１と、列配線１０３＿１に接続された列パッド３０１の関係を示す。パッドアレイ４３２１において、列パッド３０１および／または行パッド３０２は、行列状に配置されている。パッドアレイ４３２１は、セルアレイ１２３４に重なるように、行列状に配列された複数のパッドを含む。列パッド３０１および／または行パッド３０２が並ぶ列をパッド列と称し、列パッド３０１および／または行パッド３０２が並ぶ行をパッド行と称する。図６（ａ）、（ｂ）、（ｃ）には、Ｍ＋１行を含む複数のパッド行と、Ｎ列を含む複数のパッド列を示している。半導体部品１０１において、各セル列に配置される列配線は１０３＿１の１本である。マトリックス配線は、各々が同じセル行の２つ以上のセルへ接続された複数の行配線１０４を含む。各セル行に配置される行配線１０４＿１、１０４＿２、１０４＿３の３本である。複数のパッドは、複数の行配線１０４＿１、１０４＿２、１０４＿３の各々に接続された幾つかの行パッド３０２＿１、３０２＿２、３０２＿３を含む。行配線１０４＿１はリセット信号ＰＲＥＳを伝送し、セル１０２のリセットトランジスタＭ１のゲートに接続される。行配線１０４＿２は選択信号ＰＳＥＬを伝送し、セル１０２の選択トランジスタＭ４のゲートに接続される。行配線１０４＿３は転送信号ＰＴＳを伝送し、セル１０２の転送トランジスタＭ２のゲートに接続される。
【００６０】
図６（ｃ）には各セル行に対応する行パッドの位置を「ｒ」、「ｓ」、「ｔ」で示している。図６（ｃ）の「ｒ」は例えば行配線１０４＿１に接続された行パッド３０２＿１の位置を示し、「ｓ」は例えば行配線１０４＿２に接続された行パッド３０２＿２の位置を示し、「ｔ」は例えば行配線１０４＿３に接続された行パッド３０２＿３の位置を示している。図６（ｃ）には各セル列に対応する列パッドの位置を「ｏ」で示している。
【００６１】
半導体部品２０１において、制御回路２０２はセルの行ピッチと同等のピッチで各行に対応する複数（ｖ個）の制御回路２０２＿１〜２０２＿ｖが配置されている。３０１は処理回路２０３と接続する列配線１０３＿１のパッドである。３０２＿１〜３０２＿３は制御回路２０２＿１と接続する行配線１０４＿１〜１０４＿３のパッドである。列パッド３０１、３０２はそれぞれセルあたり１個配置可能である。パッドアレイ４３２１は、行パッド３０２でも列パッド３０１でもないダミーパッドを含みうる。図６（ｂ）において、「ｒ」、「ｓ」、「ｔ」、「ｏ」のいずれも表記していないパッド行あるいはパッド列にはダミーパッドが配置されうる。
【００６２】
列パッド３０１の配置について説明する。列パッド３０１はセル列毎、列配線１０３毎に配置される。列配線１０３毎に配置される列パッド３０１に関して、Ｎ−２列を除いて図６（ａ）、（ｂ）には行パッド３０２＿１〜３０２＿３の符号を示していない。そのため、詳細なパッド配置については図６（ｃ）を参照されたい。画質の劣化を抑制する上では、半導体部品１０１に配置されるセル１０２のグループ（セル行、セル列）と周辺回路との対応関係を維持することが好ましい。そのために、各セル列に接続された列配線１０３は対応するセル列で、半導体部品２０１の処理回路２０３と接続する。そのため、列パッド３０１は制御回路２０２上に配置されうる。さらに、半導体部品２０１の処理回路２０３から列パッド３０１までの各配線経路長は同等になるのが望ましい。
【００６３】
行パッド３０２＿１〜３０２＿３の配置について説明する。行パッド３０２＿１〜３０２＿３はセル行毎、行配線１０４毎に配置される。Ｍ行目の行パッド３０２＿１〜３０２＿３は、複数の行配線１０４のうちの或る行配線１０４に接続され、Ｍ行目以外の行パッド３０２＿１〜３０２＿３は、複数の行配線１０４のうちの別の行配線１０４に接続される。セル行毎に配置される行パッド３０２＿１〜３０２＿３に関して、Ｍ−２行目を除いて図６（ａ）、（ｂ）には行パッド３０２＿１〜３０２＿３の符号を示していないため図６（ｃ）を参照されたい。列パッド３０１が制御回路２０２上にない場合、各行の行パッド３０２＿１〜３０２＿３はパッドアレイ４３２１のＮ列〜Ｎ＋２列で全行に配置可能であるが、本実施例では列パッド３０１は制御回路２０２上に配置される。すなわち、パッドアレイ４３２１のＭ行Ｎ列〜Ｍ行Ｎ＋２列に列パッド３０１が配置される。そのため、Ｍ行Ｎ列〜Ｍ行Ｎ＋２列には行パッド３０２＿１〜３０２＿３が配置できないので、Ｍ行目の行パッド３０２＿１〜３０２＿３はＮ列〜Ｎ＋２列を避けて、Ｎ＋３列〜Ｎ＋５列に配置する。つまり、行パッド３０２＿１〜３０２＿３は、Ｎ＋２列とＮ＋３列の間で不連続になっていて、配置されるパッド行がずれている。このように、Ｍ行目の行パッド３０２＿１〜３０２＿３と、Ｍ行目以外の行パッド３０２＿１〜３０２＿３と、はパッドアレイ４３２１の別々のパッド列（Ｎ＋３列〜Ｎ＋５列とＮ列〜Ｎ＋２列）に配置されている。
【００６４】
上記のように構成することで、平面視上でセルアレイ１２３４に重なる位置に、列パッド３０１＿１〜３０１＿３と行パッド３０２＿１〜３０２＿３を配置することができる。そして、列パッド３０１＿１〜３０１＿３を介して、半導体部品１０１の列配線１０３＿１と半導体部品２０１の処理回路を良好に接続できる。また、行パッド３０２＿１〜３０２＿３を介して半導体部品１０１の行配線１０４＿１〜１０４＿３と半導体部品２０１の制御回路２０２の接合が可能となる。
【００６５】
そして、パッドアレイ４３２１のＭ＋１行Ｎ＋３列〜Ｍ＋１行Ｎ＋５列に列パッド３０１が配置される。Ｍ行Ｎ＋３列〜Ｍ行Ｎ＋５列には列パッド３０１が配置できないので、Ｎ＋３〜Ｎ＋５列の列パッド３０１はＭ行目を避けて、Ｍ＋１行Ｎ＋３列〜Ｎ＋５列に配置する。このように、パッドアレイ４３２１の、Ｍ行の行パッド３０２＿１〜３０２＿３を含むＮ＋３列〜Ｎ＋５列のパッド列には、Ｍ行の行パッド３０２＿１〜３０２＿３が接続されたセルに接続された列パッド３０１が配置（Ｍ＋１行）されている。また、Ｍ行以外の行パッド３０２＿１〜３０２＿３を含むＮ列〜Ｎ＋２列のパッド列には、Ｍ行以外の行パッド３０２＿１〜３０２＿３が接続されたセルに接続された列パッド３０１が配置されている。
【００６６】
上記の例では制御回路２０２はセルの行ピッチと同等のピッチで各行に対応する制御回路２０２＿１が配置されている場合を示した。しかし、列パッド３０１、３０２＿１〜３０２＿３はそれぞれセルピッチあたり１個以下となるような関係において、制御回路２０２の各行に対応する制御回路がセル行のピッチと異なるピッチで配置されていてもよい。また、上記の例では、行配線は１０４＿１〜１０４＿３の３本、列配線は１０３＿１の１本の場合を示したが本発明はこの関係に限らない。本実施例の配置は一例であり、列パッド３０１と行パッド３０２＿１〜３０２＿３の配置が不連続となる位置は本例に示した位置に限定されるものではない。
【実施例２】
【００６７】
図７を用いて実施例２を説明する。図７において、図６に対応する部分には同一符号を付し説明を省略する。図７（ａ）、（ｂ）と図７（ｃ）の関係は、図６（ａ）、（ｂ）と図６（ｃ）との関係と同様である。
【００６８】
実施例２では列パッド３０１がパッド列毎に１行ずつずれて配置されている。そのため、処理回路２０３と対応する列配線１０３＿１を接続する列パッド３０１までの配線が容易になる。実施例１の場合、処理回路２０３と対応する列配線１０３＿１を接続する配線を、制御回路２０２に配置される各行に対応する制御回路の１個あたり複数本通す必要がある。さらに、制御回路２０２に配置される各行に対応する制御回路を複数行にわたって引き回す必要がある。
【００６９】
行パッド３０２＿１〜３０２＿３の配置について説明する。Ｍ行〜Ｍ＋２行以外の行パッド３０２はＮ列〜Ｎ＋２列に配置されている。実施例２において、パッドアレイ４３２１のＭ行Ｎ列と、Ｍ＋１行Ｎ＋１列と、Ｍ＋２行Ｎ＋２列に列パッド３０１が配置されている。そのため、Ｍ行Ｎ列と、Ｍ＋１行Ｎ＋１列と、Ｍ＋２行Ｎ＋２列には行パッド３０２＿１〜３０２＿３のいずれかは配置できない。そこで、Ｍ行〜Ｍ＋２行の各行の行パッド３０２＿１〜３０２＿３のうち少なくとも１つはＮ列〜Ｎ＋２列以外のパッド列にずらす必要がある。そのため、Ｍ行〜Ｍ＋２行については、Ｎ＋３列に行パッド３０２＿３を配置している。
【００７０】
上記の例では、制御回路２０２はセルの行ピッチと同等のピッチで各行に対応する制御回路２０２＿１が配置されている場合を示した。しかし、列パッド３０１、３０２＿１〜３０２＿３はそれぞれセルピッチあたり１個以下となるような関係において、制御回路２０２の各行に対応する制御回路はセルの行ピッチと異なるピッチで配置されていてもよい。また、上記の例では、行配線は行配線１０４＿１〜１０４＿３の３本、列配線は列配線１０３＿１の１本の場合を示したが本発明はこの関係に限らない。本実施例の配置は一例であり、列パッド３０１と行パッド３０２＿１〜３０２＿３の配置が不連続となる位置は本例に示した位置に限定されるものではない。
【実施例３】
【００７１】
図８を用いて実施例３を説明する。図８において、図６に対応する部分には同一符号を付し説明を省略する。図８（ａ）、（ｂ）と図８（ｃ）の関係は、図６（ａ）、（ｂ）と図６（ｃ）との関係と同様である。
【００７２】
実施例３において、列配線は列配線１０３＿１、１０３＿２の同一セル列に２本である。そのため、処理回路２０３と対応する列配線１０３＿１、１０３＿２のパッドは列パッド３０１＿１、３０１＿２となっている。図８（ｃ）には各セル列に対応する列パッドの位置を「ａ」、「ｂ」、で示している。図８（ｃ）の「ａ」は例えば列配線１０３＿１に接続された列パッド３０１＿１の位置を示し、「ｂ」は例えば列配線１０３＿２に接続された列パッド３０１＿２の位置を示ししている。
【００７３】
列パッド３０１＿１、３０１＿２の配置について説明する。画質の劣化を抑制する上では、半導体部品１０１に配置されるセル１０２のグループと周辺回路との対応関係を維持することが好ましい。ために、各セル列にある列配線１０３＿１、１０３＿２は対応するセル列で、半導体部品２０１の処理回路２０３と接続する。そのため、列パッド３０１＿１、３０１＿２は制御回路２０２上に配置されうる。
【００７４】
行パッド３０２＿１〜３０２＿３の配置について説明する。行パッド３０２＿１〜３０２＿３はセル行毎に配置される。列パッド３０１＿１、３０１＿２が制御回路２０２上にない場合、各行の行パッド３０２＿１〜３０２＿３はＮ列〜Ｎ＋２列で全行配置できるが、本実施例では列パッド３０１＿１、３０１＿２は制御回路２０２上に配置される。すなわち、Ｍ行Ｎ列〜Ｍ行Ｎ＋２列と、Ｍ＋１行Ｎ列〜Ｍ＋１行Ｎ＋２列に列パッド３０１＿１、３０１＿２が配置される。そのため、Ｍ行Ｎ列〜Ｍ行Ｎ＋２列と、Ｍ＋１行Ｎ列〜Ｍ＋１行Ｎ＋２列には、行パッド３０２＿１〜３０２＿３が配置できない。そこで、Ｍ行とＭ＋１行の行パッド３０２＿１〜３０２＿３は、Ｎ列〜Ｎ＋２列を避けて、Ｎ＋３列〜Ｎ＋５列に配置される。すなわち、行パッド３０２＿１〜３０２＿３は列配線１０３の本数（２本）と同数のパッド行（Ｍ行とＭ＋１行の２行）において、Ｎ＋３列〜Ｎ＋５列にずれて配置されている。
【００７５】
上記のように構成することで、セルアレイ１２３４に重なるように、列パッド３０１＿１、３０１＿２と行パッド３０２＿１〜３０２＿３を配置できる。そして、半導体部品１０１の列配線１０３＿１、１０３＿２と半導体部品２０１の処理回路を、列パッド３０１＿１、３０１＿２を介して接続できる。また、半導体部品１０１の行配線１０４＿１〜１０４＿３と半導体部品２０１の制御回路２０２を、行パッド３０２＿１〜３０２＿３を介して接続できる。また、上記の例では制御回路２０２はセルの行ピッチと同等のピッチで各行に対応する制御回路２０２＿１が配置されている場合を示した。しかしが、列パッド３０１＿１、３０１＿２、３０２＿１〜３０２＿３はそれぞれセルのピッチあたり１個以下となるような関係において、制御回路２０２の各行に対応する制御回路はセルの行ピッチと異なるピッチで配置されていてもよい。また、上記の例では、行配線は１０４＿１〜１０４＿３の３本、列配線は１０３＿１、１０３＿２の２本の場合を示したが本発明はこの関係に限らない。本実施例の配置は一例であり、列パッド３０１＿１、３０１＿２と行パッド３０２＿１〜３０２＿３の配置が不連続となる位置は本例に示した位置に限定されるものではない。
【実施例４】
【００７６】
図９を用いて実施例４を説明する。図９において、図６に対応する部分には同一符号を付し説明を省略する。図９（ａ）、（ｂ）と図９（ｃ）の関係は、図６（ａ）、（ｂ）と図６（ｃ）との関係と同様である。
【００７７】
実施例４において、列配線１０３は、同じセル列に対して、列配線１０３＿１〜１０３＿６の６本の接続線が設けられている。そして、処理回路２０３と６本の列配線１０３＿１〜１０３＿６とを、６個の列パッド３０１＿１〜３０１＿６が接続している。
【００７８】
Ｍ＋ｍ行の行パッド３０２＿１〜３０２＿３に接続されたセルと、Ｍ＋ｍ＋６行の行パッド３０２＿１〜３０２＿３に接続されたセルは、同じ列配線１０３＿ｍに接続されている。ここでｍは１〜６のいずれかである。Ｍ＋１行（ｍ＝１）の行パッド３０２＿１〜３０２＿３に接続されたセルと、Ｍ＋７行（ｍ＝１）の行パッド３０２＿１〜３０２＿３に接続されたセルは、同じ列配線１０３＿１に接続されている。Ｍ＋２行（ｍ＝２）の行パッド３０２＿１〜３０２＿３に接続されたセルと、Ｍ＋８行（ｍ＝２）の行パッド３０２＿１〜３０２＿３に接続されたセルは、同じ列配線１０３＿２（ｍ＝２）に接続されている。Ｍ＋２行（ｍ＝３）の行パッド３０２＿１〜３０２＿３に接続されたセルと、Ｍ＋９行（ｍ＝３）の行パッド３０２＿１〜３０２＿３に接続されたセルは、同じ列配線１０３＿３（ｍ＝３）に接続されている。Ｍ＋１行（ｍ＝４）の行パッド３０２＿１〜３０２＿３に接続されたセルと、Ｍ＋１０行（ｍ＝４）の行パッド３０２＿１〜３０２＿３に接続されたセルは、同じ列配線１０３＿４（ｍ＝４）に接続されている。Ｍ＋２行（ｍ＝５）の行パッド３０２＿１〜３０２＿３に接続されたセルと、Ｍ＋１１行（ｍ＝５）の行パッド３０２＿１〜３０２＿３に接続されたセルは、同じ列配線１０３＿５（ｍ＝５）に接続されている。Ｍ＋２行（ｍ＝６）の行パッド３０２＿１〜３０２＿３に接続されたセルと、Ｍ＋１２行（ｍ＝６）の行パッド３０２＿１〜３０２＿３に接続されたセルは、同じ列配線１０３＿６（ｍ＝６）に接続されている。
【００７９】
図９（ｃ）には各列配線０３＿１〜１０３＿６に接続された列パッド３０１＿１〜３０１＿６の位置を「ａ」、「ｂ」、「ｃ」、「ｄ」、「ｅ」、「ｆ」で示している。図９（ｃ）の「ｃ」は例えば列配線１０３＿１に接続された列パッド３０１＿１の位置を示し、「ｄ」は例えば列配線１０３＿４に接続された列パッド３０１＿４の位置を示している。図９（ｃ）の「ｅ」は例えば列配線１０３＿４に接続された列パッド３０１＿５の位置を示し、「ｆ」は例えば列配線１０３＿６に接続された列パッド３０１＿６の位置を示している。
【００８０】
本実施例における、列パッド３０１＿１〜３０１＿６と行パッド３０２＿１〜３０２＿３の配置を説明する。
【００８１】
同じセル行に対応する行配線１０４＿１〜１０４＿３に接続される行パッド３０２＿１〜３０２＿３は同じパッド行に配置される。例えば、Ｍ＋１行において、行パッド３０２＿１〜３０２＿３はＮ列〜Ｎ＋２列に配置される。Ｍ＋６行において、行パッド３０２＿１〜３０２＿３はＮ＋５列〜Ｎ＋７列に配置される。
【００８２】
幾つか（本例では２つ）のパッド行における行パッド３０２＿１〜３０２＿３は、同じパッド列に配置される。そして、或るパッド行における行パッド３０２＿１〜３０２＿３の配置は、７つのパッド行おきに（６行周期で）繰り返される。例えば、Ｍ＋７行において、Ｍ＋１行と同様に、行パッド３０２＿１〜３０２＿３はＮ列〜Ｎ＋２列に配置される。Ｍ＋１２行において、Ｍ＋６行と同様に、行パッド３０２＿１〜３０２＿３はＮ＋５列〜Ｎ＋７列に配置される。
【００８３】
同じセル列に対応する列配線１０３＿１〜１０３＿６に接続される列パッド３０１＿１〜３０１＿６は同じパッド列に配置される。例えば、Ｎ列において、列パッド３０１＿１〜３０１＿３はＭ＋２行〜Ｍ＋４行に、列パッド３０１＿４〜３０１＿６はＭ＋８行〜Ｍ＋１０行に配置される。Ｎ＋１列において、列パッド３０１＿１〜３０１＿３はＭ＋３行〜Ｍ＋５行に、列パッド３０１＿４〜３０１＿６はＭ＋９行〜Ｍ＋１１行に配置される。Ｎ＋５列において、列パッド３０１＿１〜３０１＿３はＭ＋８行〜Ｍ＋１０行に、列パッド３０１＿４〜３０１＿６はＭ＋１行〜Ｍ＋３行に配置される。
【００８４】
幾つか（本例では２つ）のパッド列における列パッド３０１＿１〜３０１＿６は、同じパッド行に配置される。そして、或るパッド列における列パッド３０１＿１〜３０１＿６の配置は、７つのパッド列おきに（６列周期で）繰り返される。例えば、Ｎ＋６列とＮ＋１２列において、Ｎ列と同様に、列パッド３０１＿１〜３０１＿３はＭ＋２行〜Ｍ＋４行に、列パッド３０１＿４〜３０１＿６はＭ＋８行〜Ｍ＋１０行に配置される。Ｎ＋７列において、Ｎ＋１列と同様に、列パッド３０１＿１〜３０１＿３はＭ＋３行〜Ｍ＋５行に、列パッド３０１＿４〜３０１＿６はＭ＋９行〜Ｍ＋１１行に配置される。このように、行パッド３０２＿１〜３０２＿３は、Ｍ＋１行とＭ＋７行、Ｍ＋２行とＭ＋８行、Ｍ＋３行とＭ＋９行、Ｍ＋４行とＭ＋１０行、Ｍ＋５行とＭ＋１１行、Ｍ＋６行とＭ＋１２行において、それぞれ同じパッド列に配置される。
【００８５】
ここで、同じパッド列に配置された幾つかの行パッド３０２がそれぞれ接続された幾つかの行配線１０４に注目する。そのような幾つかの行配線１０４に接続するセルのうちで同じセル列に属する幾つかのセルは、同じ列配線１０３に接続されている。
【００８６】
より具体的に説明すると、同じＮ＋ｍ−１列に配置されたＭ＋ｍ行とＭ＋ｍ＋６行の行パッド３０２＿１がそれぞれ接続された２つの行配線１０４＿１に注目する。そのような２つの行配線１０４＿１に接続するセルのうちで同じセル列に属する幾つかのセルは、同じ列配線１０３＿ｍに接続されている。
【００８７】
ｍ＝１の例では、同じＮ列に配置されたＭ＋１行とＭ＋７行の行パッド３０２＿１がそれぞれ接続された２つの行配線１０４＿１に注目する。そのような２つの行配線１０４＿１に接続するセルのうちで同じセル列に属する幾つかのセルは、同じ列配線１０３＿ｍに接続されている。
【００８８】
同様にｍ＝２の例では、同じＮ＋１列に配置されたＭ＋２行とＭ＋８行の行パッド３０２＿１がそれぞれ接続された幾つかの行配線１０４＿１に注目する。そのような２つの行配線１０４＿１に接続するセルのうちで同じセル列に属する幾つかのセルは、同じ列配線１０３＿２に接続されている。
【００８９】
換言すると、同じ列配線１０３に接続されている幾つかのセルに注目した場合、そのような幾つかのセルに対応する幾つかの行配線１０４に接続された行パッド３０２は、同じパッド列に配置される。
【００９０】
より具体的に説明すると、同じ列配線１０３＿ｍに接続されている２つのセルに注目した場合、そのような２つのセルに対応する２つの行配線１０４＿ｍには、Ｍ＋ｍ行の行パッド３０２＿１とＭ＋ｍ＋６の行パッド３０２＿１が接続される。Ｍ＋ｍ行の行パッド３０２＿１とＭ＋ｍ＋６の行パッド３０２＿１は、同じＮ＋ｍ列に配置される。
【００９１】
ｍ＝１の例では、同じ列配線１０３＿１に接続されている２つのセルに注目した場合、そのような２つのセルに対応する２つの行配線１０４＿１には、Ｍ＋１行の行パッド３０２＿１とＭ＋７の行パッド３０２＿１が接続される。Ｍ＋１行の行パッド３０２＿１とＭ＋７の行パッド３０２＿１は、同じＮ列に配置される。
【００９２】
同様にｍ＝２の例では、同じ列配線１０３＿２に接続されている２つのセルに注目した場合、そのような２つのセルに対応する２つの行配線１０４＿１には、Ｍ＋２行の行パッド３０２＿１とＭ＋８の行パッド３０２＿１が接続される。Ｍ＋２行の行パッド３０２＿１とＭ＋８の行パッド３０２＿１は、同じＮ＋１列に配置される。
【００９３】
そしてｍ＝６の例では、同じ列配線１０３＿６に接続されている２つのセルに注目した場合、そのような２つのセルに対応する２つの行配線１０４＿１には、Ｍ＋６行の行パッド３０２＿１とＭ＋１２行の行パッド３０２＿１が接続される。Ｍ＋６行の行パッド３０２＿１とＭ＋１２の行パッド３０２＿１は、同じＮ＋６列に配置される。
【００９４】
このように、同じ列配線１０３に接続されている幾つかのセルに接続された幾つかの行配線１０４に接続された幾つかの行パッド３０２を同じパッド列に配置することで、幾つかの行パッド３０２から幾つかのセルまでの配線経路長の差を小さくすることができる。その結果、同じ行配線１０４に接続された幾つかのセルの動作の違いを小さくし、幾つかのセルからの出力バラツキを低減できる。
【００９５】
このことは、図４（ａ）を用いて説明したことに対応する。すなわち、直線Ｏとは１つのセル列に相当する。そして、同じ列配線１０３に対応する幾つかの行パッド３０２を同じパッド列に配置することは、距離Ｐと距離Ｑの差あるいは距離Ｓと距離Ｔの差を小さくすることに対応する。
【００９６】
さらに、同じパッド列に配置された幾つかの列パッド３０１に注目すると、それぞれの列パッド３０１に接続されたセルから、対応する行パッド３０２までの配線経路長は、列パッド３０１が配置されたパッド行に応じて異なる。
【００９７】
より具体的に説明するために、同じＮ＋ｍ−１列に配置された２つの列パッド３０１＿ｍ、３０１＿ｎに注目する。ここで、ｎはｍとは異なる１〜６のいずれかである。列パッド３０１＿ｍに接続されたセルに対応する行パッド３０２＿ｍはＮ＋ｍ−１列のＭ＋ｍ行に配置されている。列パッド３０１＿ｎに接続されたセルに対応する行パッド３０２＿１はＮ＋ｎ−１列のＭ＋ｎ行に配置されている。ここで、列パッド３０１＿２に接続されたセルからＮ＋ｎ−１列のＭ＋ｎ行の行パッド３０２＿１までの配線経路長を長さＪ、列パッド３０１＿１に接続されたセルからＮ＋ｍ−１列のＭ＋ｍ行の行パッド３０２＿１までの配線経路長Ｋとする。長さＪは長さＫよりも｜ｎ−ｍ｜個のパッド列分だけ大きいことになる。
【００９８】
ｍ＝１、ｎ＝２の例として、同じＮ列に配置された２つの列パッド３０１＿１、３０１＿２に注目する。列パッド３０１＿１に接続されたセルに対応する行パッド３０２＿１はＮ列のＭ＋１行に配置されている。
【００９９】
列パッド３０１＿２に接続されたセルに対応する行パッド３０２＿１はＮ＋１列のＭ＋２行に配置されている。そうすると、列パッド３０１＿２に接続されたセルからＮ＋１列のＭ＋２行の行パッド３０２＿１までの配線経路長は、列パッド３０１＿１に接続されたセルからＮ列のＭ＋１行の行パッド３０２＿１までの配線経路長よりも、１つのパッド列分だけ大きい。
【０１００】
ｍ＝１、ｎ＝６の例として、同じＮ列に配置された２つの列パッド３０１＿１、３０１＿６に注目する。列パッド３０１＿１に接続されたセルに対応する行パッド３０２＿１はＮ列のＭ＋１行に配置されている。
【０１０１】
列パッド３０１＿２に接続されたセルに対応する行パッド３０２＿６はＮ＋５列のＭ＋６行に配置されている。そうすると、列パッド３０１＿２に接続されたセルからＮ＋１列のＭ＋２行の行パッド３０２＿１までの配線経路長は、列パッド３０１＿１に接続されたセルからＮ列のＭ＋１行の行パッド３０２＿１までの配線経路長よりも、５個のパッド列分だけ大きい。
【０１０２】
行パッド３０２＿１〜３０２＿３は７つのパッド行おきに（６行周期で）同じパターンで配置される。そして、同じ列配線１０３（例えば列配線１０３＿１）に接続される２つのセルに接続された行配線１０４に対応するＭ＋２行とＭ＋８行のパッド３０２＿１〜３０２＿３は、同じパッド列（Ｎ＋１〜Ｎ＋３列）に配置される。
【０１０３】
詳細に説明すると、Ｍ＋２行およびＭ＋８行のいずれでも同様に、行パッド３０２＿１はＮ＋１列に配置され、行パッド３０２＿２はＮ＋２列に配置され、行パッド３０２＿３はＮ＋３列に配置される。
【０１０４】
列配線１０３＿１〜１０３＿６のそれぞれに接続されるセルに接続される行パッド３０２＿１〜３０２＿３が異なるパッド列に配置される。そうすると、６行周期の各セル行は、列配線１０３＿１〜１０３＿６毎にそれぞれ行パッド３０２＿１〜３０２＿３からセルまでの配線経路長が異なる。その結果、６行周期の固定パターンノイズが発生しうる。例えば、列配線１０３＿１に接続される行は同じ列に行パッド３０２＿１が配置されると、６行周期の各行はそれぞれリセット信号ＰＲＥＳを伝送する信号線（行配線１０４＿１）の経路長が異なり、６行周期の固定パターンノイズが発生しうる。しかし、そのような６行周期の固定パターンノイズであれば、セルアレイの周囲に形成される補正用セル（例えばオプティカルブッラックセル）からの信号によって所定の補正処理を行うことにより、固定パターンノイズを除去することができる。
【０１０５】
上記の例では、行配線１０４＿１〜１０４＿３の３本、列配線１０３＿１〜１０３＿６の６本の場合を示したが本発明はこの関係に限らない。
【実施例５】
【０１０６】
図１０を用いて実施例５を説明する。実施例５において、実施例４と同様であってよい事項については設目を省略する。なお、図１０（ａ）、（ｂ）と図１０（ｃ）の関係は、図９（ａ）、（ｂ）と図９（ｃ）との関係と同様である。
【０１０７】
本実施例における、列パッド３０１＿１〜３０１＿６と行パッド３０２＿１〜３０２＿３の配置を説明する。
【０１０８】
同じセル行に対応する行配線１０４＿１〜１０４＿３に接続される行パッド３０２＿１〜３０２＿３は同じパッド行に配置される点は実施例４と同様である。
【０１０９】
幾つか（本例では６つ）のパッド行における行パッド３０２＿１〜３０２＿３は、同じパッド列に配置される。そして、或るパッド行における行パッド３０２＿１〜３０２＿３の配置は、１つのパッド行おきに（２行周期で）繰り返される。例えば、Ｍ＋１行、Ｍ＋３行、Ｍ＋５、Ｍ＋７行、Ｍ＋９行、Ｍ＋１１行において、行パッド３０２＿１〜３０２＿３はＮ列、Ｎ＋２、Ｎ＋４列に配置される。そして、Ｍ＋２行、Ｍ＋４行、Ｍ＋６、Ｍ＋８行、Ｍ＋１０行、Ｍ＋１２行において、行パッド３０２＿１〜３０２＿３はＮ＋１列、Ｎ＋３、Ｎ＋５列に配置される。
【０１１０】
同じセル列に対応する列配線１０３＿１〜１０３＿６に接続される列パッド３０１＿１〜３０１＿６は同じパッド列に配置される点は実施例４と同様である。
【０１１１】
幾つか（本例では６つ）のパッド列における列パッド３０１＿１〜３０１＿６は、同じパッド行に配置される。そして、或るパッド列における列パッド３０１＿１〜３０１＿６の配置は、１つのパッド列おきに（２列周期で）繰り返される。例えば、Ｎ列、Ｎ＋２列、Ｎ＋４列、Ｎ＋６列、Ｎ＋８列、Ｎ＋１０列、Ｎ＋１２列において、列パッド３０１＿１〜３０１＿６はＭ＋１行、Ｍ＋３、Ｍ＋５行、Ｍ＋７行、Ｍ＋９、Ｍ＋１１行に配置される。Ｎ＋１列、Ｎ＋３列、Ｎ＋５列、Ｎ＋７列、Ｎ＋９列、Ｎ＋１１列において、列パッド３０１＿１〜３０１＿６はＭ＋２行、Ｍ＋４行、Ｍ＋６行、Ｍ＋８行、Ｍ＋１０、Ｍ＋１２行に配置される。
【０１１２】
本実施例でも実施例４と同様の理由で、２行周期の固定パターンノイズが発生しうるが、実施例４と同様に所定の補正処理を行うことにより、固定パターンノイズを除去することができる。また、固定パターンノイズが２行周期であるために、固定パターンノイズの空間周波数が高くなり、画質の劣化を実施例４よりも少なくすることができる。そのため、補正処理をしなくてもよい場合もありうる。
【０１１３】
上記の例では、行配線１０４＿１〜１０４＿３の３本、列配線１０３＿１〜１０３＿６の６本の場合を示したが、列配線が１本、または偶数本ならば本実施例と類似の適用が可能である。
【０１１４】
以上、説明した実施形態は、本発明の思想を逸脱しない範囲において適宜変更が可能である。
【０１１５】
以下、図１１が示す、半導体装置９３０を備える機器９１９１について詳細に説明する。半導体装置９３０は、上述のように、半導体層１００を有する半導体デバイス９１０のほかに、半導体デバイス９１０を収容するパッケージ９２０を含むことができる。パッケージ９２０は、半導体デバイス９１０が固定された基体と、半導体デバイス９１０に対向するガラスなどの蓋体と、を含むことができる。パッケージ９２０は、さらに、基体に設けられた端子と半導体デバイス９１０に設けられた端子とを接続するボンディングワイヤやバンプなどの接合部材を含むことができる。
【０１１６】
機器９１９１は、光学装置９４０、制御装置９５０、処理装置９６０、表示装置９７０、記憶装置９８０、機械装置９９０の少なくともいずれかを備えることができる。光学装置９４０は、半導体装置９３０に対応する。光学装置９４０は、例えばレンズやシャッター、ミラーである。制御装置９５０は、半導体装置９３０を制御する。制御装置９５０は、例えばＡＳＩＣなどの半導体装置である。
【０１１７】
処理装置９６０は、半導体装置９３０から出力された信号を処理する。処理装置９６０は、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体装置である。表示装置９７０は、半導体装置９３０で得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置９８０は、半導体装置９３０で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置９８０は、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。
【０１１８】
機械装置９９０は、モーターやエンジンなどの可動部あるいは推進部を有する。機器９１９１では、半導体装置９３０から出力された信号を表示装置９７０に表示したり、機器９１９１が備える通信装置（不図示）によって外部に送信したりする。そのために、機器９１９１は、半導体装置９３０が有する記憶回路や演算回路とは別に、記憶装置９８０や処理装置９６０をさらに備えることが好ましい。機械装置９９０は、半導体装置９３０から出力され信号に基づいて制御されてもよい。
【０１１９】
また、機器９１９１は、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器に適する。カメラにおける機械装置９９０はズーミングや合焦、シャッター動作のために光学装置９４０の部品を駆動することができる。あるいは、カメラにおける機械装置９９０は防振動作のために半導体装置９３０を移動することができる。
【０１２０】
また、機器９１９１は、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置９９０は移動装置として用いられうる。輸送機器としての機器９１９１は、半導体装置９３０を輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置９６０は、半導体装置９３０で得られた情報に基づいて移動装置としての機械装置９９０を操作するための処理を行うことができる。あるいは、機器９１９１は内視鏡などの医療機器や、測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器であってもよい。
【０１２１】
本実施形態によれば、半導体部品１０１と半導体部品２０１の間の配線の特性を向上できる。従って、半導体装置の価値を高めることができる。ここでいう価値を高めることには、機能の追加、性能の向上、特性の向上、信頼性の向上、製造歩留まりの向上、環境負荷の低減、コストダウン、小型化、軽量化の少なくともいずれかが該当する。
【０１２２】
従って、本実施形態に係る半導体装置を機器に用いれば、機器の価値をも向上することができる。例えば、半導体装置を輸送機器に搭載して、輸送機器の外部の撮影や外部環境の測定を行う際に優れた性能を得ることができる。よって、輸送機器の製造、販売を行う上で、本実施形態に係る半導体装置を輸送機器へ搭載することを決定することは、輸送機器自体の性能を高める上で有利である。
【０１２３】
以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、本明細書の開示内容は、本明細書に記載したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。また本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「ＡはＢよりも大きい」旨の記載があれば、「ＡはＢよりも大きくない」旨の記載を省略しても、本明細書は「ＡはＢよりも大きくない」旨を開示していると云える。なぜなら、「ＡはＢよりも大きい」旨を記載している場合には、「ＡはＢよりも大きくない」場合を考慮していることが前提だからである。
【符号の説明】
【０１２４】
１２３４  セルアレイ
１０１  半導体部品
２０１  半導体部品
４３２１  パッドアレイ
１、２、３、４  セル
１１、１２  行配線
２１、２２  列配線
４１、４２  行パッド
４３、４４  列パッド
【図１】
0006957559.tif 000002
【図２】
0006957559.tif 000003
【図３】
0006957559.tif 000004
【図４】
0006957559.tif 000005
【図５】
0006957559.tif 000006
【図６】
0006957559.tif 000007
【図７】
0006957559.tif 000008
【図８】
0006957559.tif 000009
【図９】
0006957559.tif 000010
【図１０】
0006957559.tif 000011
【図１１】
0006957559.tif 000012