(57)【特許請求の範囲】
【請求項１】
容量性負荷を駆動するためのフライバック回生制御方式のインバータ回路であって、
直流電源から直流電圧が供給される第１入力電源端子及び第２入力電源端子と、
前記容量性負荷の一端が接続される第１出力電源端子及び前記容量性負荷の他端が接続される第２出力電源端子と、
一端が前記第１入力電源端子に接続された１次側コイルと、
一端が前記１次側コイルの他端に接続され、他端が前記第２入力電源端子に接続された１次側スイッチと、
一端が前記１次側スイッチの一端に接続され、他端が前記１次側スイッチの他端に接続された１次側整流素子と、
一端が前記第１出力電源端子に接続され、前記１次側コイルとトランスを構成する２次側コイルと、
一端が前記２次側コイルの他端に接続され、他端が前記第２出力電源端子に接続された２次側スイッチと、
一端が前記２次側スイッチの一端に接続され、他端が前記２次側スイッチの他端に接続された２次側整流素子と、
前記第１出力電源端子と前記第２出力電源端子との間の出力電圧を分圧した分圧電圧に基づいたフィードバック信号を出力する分圧回路と、
前記フィードバック信号と前記出力電圧の目標電圧を規定する入力信号との誤差値と、予め設定した第１閾値とを比較した比較結果に基づいて、前記１次側スイッチ及び前記２次側スイッチを制御する制御部と、を備える
ことを特徴とするインバータ回路。
【請求項２】
前記制御部は、
前記誤差値が前記第１閾値以上である場合には、前記２次側スイッチをオフした状態で、前記１次側スイッチを動作させることで、前記容量性負荷の通常制御を実行し、
一方、前記誤差値が前記第１閾値未満である場合には、前記１次側スイッチをオフした状態で、前記２次側スイッチを動作させることで、前記直流電源への回生制御を実行する
ことを特徴とする請求項１に記載のインバータ回路。
【請求項３】
前記制御部は、
前記誤差値が前記第１閾値より低い予め設定された第２閾値より低い場合は、前記誤差値が低いほど２次側スイッチのオン幅を長くしつつ、前記２次側スイッチのスイッチング周期が固定となるように制御する
ことを特徴とする請求項２に記載のインバータ回路。
【請求項４】
前記制御部は、
前記誤差値が前記第１閾値より低く且つ前記第２閾値より高い予め設定された第３閾値と前記第２閾値との間にある場合は、前記２次側スイッチのオン幅を最小オン幅に固定しつつ、前記誤差値が高いほど前記２次側スイッチのスイッチング周期が長くなるように制御する
ことを特徴とする請求項３に記載のインバータ回路。
【請求項５】
前記制御部は、
前記誤差値が前記第１閾値より高い予め設定された第４閾値より高い場合は、前記誤差値が高いほど前記１次側スイッチのオン幅を長くしつつ、前記１次側スイッチのスイッチング周期が固定となるように制御する
ことを特徴とする請求項４に記載のインバータ回路。
【請求項６】
前記制御部は、
前記誤差値が第１閾値より高く且つ前記第４閾値より低い予め設定された第５閾値と前記第４閾値との間にある場合は、前記１次側スイッチのオン幅を最小オン幅に固定しつつ、前記誤差値が低いほど前記１次側スイッチのスイッチング周期が長くなるように制御する
ことを特徴とする請求項５に記載のインバータ回路。
【請求項７】
前記制御部は、
前記誤差値が前記第３閾値と前記第５閾値との間にある場合には、前記１次側スイッチ及び前記２次側スイッチをオフに維持するように制御する
ことを特徴とする請求項６に記載のインバータ回路。
【請求項８】
前記１次側スイッチは、
前記一端であるドレインが前記１次側コイルの他端に接続され、前記他端であるソースが前記第２入力電源端子に接続された第１のｎ型ＭＯＳトランジスタであり、
前記２次側スイッチは、
前記一端であるドレインが前記２次側コイルの他端に接続され、前記他端であるソースが前記第２出力電源端子に接続された第２のｎ型ＭＯＳトランジスタであり、
前記１次側整流素子は、
カソードが前記１次側スイッチの前記一端に接続され、アノードが前記１次側スイッチの前記他端に接続された第１ダイオードであり、
前記２次側整流素子は、
カソードが前記２次側スイッチの前記一端に接続され、アノードが前記２次側スイッチの前記他端に接続された第２ダイオードである
ことを特徴とする請求項２に記載のインバータ回路。
【請求項９】
前記制御部は、
前記フィードバック信号が反転入力端子に入力され、前記入力信号が非反転入力端子に入力され、前記フィードバック信号と前記入力信号との誤差値を出力するエラーアンプと、
前記誤差値に基づいて、前記１次側スイッチを動作させるオン幅を規定する第１信号を出力する１次側オン幅制御回路と、
前記誤差値に基づいて、前記２次側スイッチを動作させるオン幅を規定する第２信号を出力する２次側オン幅制御回路と、
前記誤差値に基づいて、前記１次側スイッチ及び前記２次側スイッチを動作させる周波数を規定する第３信号を出力するスイッチング周期制御回路と、を備え、
前記第１から前記第３信号に基づいて、前記１次側スイッチおよび前記２次側スイッチを制御する
ことを特徴とする請求項１に記載のインバータ回路。
【請求項１０】
前記制御部は、
前記誤差値に基づいて、前記１次側スイッチおよび前記２次側スイッチのうち動作させるスイッチを切り換えるための第４信号を出力する１次・２次切換回路と、
前記１次側スイッチおよび前記２次側スイッチを強制的にオフするための第５信号を出力するスイッチ遮断回路と、をさらに備え、
前記第１から前記第５信号に基づいて、前記１次側スイッチおよび前記２次側スイッチを制御する
ことを特徴とする請求項９に記載のインバータ回路。
【請求項１１】
前記制御部は、
前記第１、第３、第４、及び第５信号に基づいて、前記１次側スイッチを制御する第１ゲート制御信号を出力する第１の論理回路と、
前記第２、第３、第４、及び第５信号に基づいて、前記２次側スイッチを制御する第２ゲート制御信号を出力する第２の論理回路と、をさらに備える
ことを特徴とする請求項１０に記載のインバータ回路。
【請求項１２】
前記第１の論理回路は、
セット端子に前記第３信号が入力され、リセット端子に前記第１信号が入力される第１のフリップフロップ回路と、
前記第４信号が入力されるインバータ素子と、
前記第１のフリップフロップ回路が出力から出力する信号、前記インバータ素子が出力する信号、及び、前記第５信号が入力される第１のＡＮＤ回路と、
前記第１のＡＮＤ回路が出力した信号が入力され、前記１次側スイッチを制御する第１ゲート制御信号を出力する第１のバッファと、
を備え、
前記第２の論理回路は、
セット端子に前記第３信号が入力され、リセット端子に前記第２信号が入力される第２のフリップフロップ回路と、
前記第２のフリップフロップ回路が出力する信号、前記第４信号、及び、前記第５信号が入力される第２のＡＮＤ回路と、
前記第２のＡＮＤ回路が出力した信号が入力され、前記２次側スイッチを制御する第２ゲート制御信号を出力する第２のバッファと、
を備える
ことを特徴とする請求項１１に記載のインバータ回路。
【請求項１３】
容量性負荷を駆動するためのフライバック回生制御方式のインバータ回路であって、直流電源から直流電圧が供給される第１入力電源端子及び第２入力電源端子と、前記容量性負荷の一端が接続される第１出力電源端子及び前記容量性負荷の他端が接続される第２出力電源端子と、一端が前記第１入力電源端子に接続された１次側コイルと、一端が前記１次側コイルの他端に接続され、他端が前記第２入力電源端子に接続された１次側スイッチと、一端が前記１次側スイッチの一端に接続され、他端が前記１次側スイッチの他端に接続された１次側整流素子と、一端が前記第１出力電源端子に接続され、前記１次側コイルとトランスを構成する２次側コイルと、一端が前記２次側コイルの他端に接続され、他端が前記第２出力電源端子に接続された２次側スイッチと、一端が前記２次側スイッチの一端に接続され、他端が前記２次側スイッチの他端に接続された２次側整流素子と、前記第１出力電源端子と前記第２出力電源端子との間の出力電圧を分圧した分圧電圧に基づいたフィードバック信号を出力する分圧回路と、を備えたインバータ回路に適用される制御装置であって、
前記フィードバック信号と前記出力電圧の目標電圧を規定する入力信号との誤差値と、予め設定した第１閾値とを比較した比較結果に基づいて、前記１次側スイッチ及び前記２次側スイッチを制御する
ことを特徴とする制御装置。
【請求項１４】
容量性負荷を駆動するためのフライバック回生制御方式のインバータ回路であって、直流電源から直流電圧が供給される第１入力電源端子及び第２入力電源端子と、前記容量性負荷の一端が接続される第１出力電源端子及び前記容量性負荷の他端が接続される第２出力電源端子と、一端が前記第１入力電源端子に接続された１次側コイルと、一端が前記１次側コイルの他端に接続され、他端が前記第２入力電源端子に接続された１次側スイッチと、一端が前記１次側スイッチの一端に接続され、他端が前記１次側スイッチの他端に接続された１次側整流素子と、一端が前記第１出力電源端子に接続され、前記１次側コイルとトランスを構成する２次側コイルと、一端が前記２次側コイルの他端に接続され、他端が前記第２出力電源端子に接続された２次側スイッチと、一端が前記２次側スイッチの一端に接続され、他端が前記２次側スイッチの他端に接続された２次側整流素子と、前記第１出力電源端子と前記第２出力電源端子との間の出力電圧を分圧した分圧電圧に基づいたフィードバック信号を出力する分圧回路と、前記フィードバック信号と前記出力電圧の目標電圧を規定する入力信号との誤差値と、予め設定した第１閾値とを比較した比較結果に基づいて、前記１次側スイッチ及び前記２次側スイッチを制御する制御部と、を備えたインバータ回路の制御方法であって、
前記制御部が、
前記誤差値が前記第１閾値以上である場合には、前記２次側スイッチをオフした状態で、前記１次側スイッチを動作させることで、前記容量性負荷の通常制御を実行し、
一方、前記誤差値が前記第１閾値未満である場合には、前記１次側スイッチをオフした状態で、前記２次側スイッチを動作させることで、前記直流電源への回生制御を実行する
ことを特徴とするインバータ回路の制御方法。
【請求項１５】
直流電圧を出力する直流電源と、
容量性負荷と、
前記直流電圧に基づいて、前記容量性負荷を駆動するためのフライバック回生制御方式のインバータ回路と、を備え、
前記インバータ回路は、
直流電源から直流電圧が供給される第１入力電源端子及び第２入力電源端子と、
前記容量性負荷の一端が接続される第１出力電源端子及び前記容量性負荷の他端が接続される第２出力電源端子と、
一端が前記第１入力電源端子に接続された１次側コイルと、
一端が前記１次側コイルの他端に接続され、他端が前記第２入力電源端子に接続された１次側スイッチと、
一端が前記１次側スイッチの一端に接続され、他端が前記１次側スイッチの他端に接続された１次側整流素子と、
一端が前記第１出力電源端子に接続され、前記１次側コイルとトランスを構成する２次側コイルと、
一端が前記２次側コイルの他端に接続され、他端が前記第２出力電源端子に接続された２次側スイッチと、
一端が前記２次側スイッチの一端に接続され、他端が前記２次側スイッチの他端に接続された２次側整流素子と、
前記第１出力電源端子と前記第２出力電源端子との間の出力電圧を分圧した分圧電圧に基づいたフィードバック信号を出力する分圧回路と、
前記フィードバック信号と前記出力電圧の目標電圧を規定する入力信号との誤差値と、予め設定した第１閾値とを比較した比較結果に基づいて、前記１次側スイッチ及び前記２次側スイッチを制御する制御部と、を備える
ことを特徴とする負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ回路、インバータ回路の制御方法、制御装置、及び、負荷駆動装置に関する。
【背景技術】
【０００２】
従来、例えば、非絶縁フライバック回生制御方式を採用したインバータ回路が知られている（例えば、特許文献１、２参照）。【０００３】
このような従来のインバータ回路では、通常制御のスイッチと回生制御のスイッチとが不要な部分でもスイッチングするようになっており、これらのスイッチの動作が切り分けられておらず、効率が低下する問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２３４５１７
【特許文献２】特開２００７−０４９８９０
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は、出力周波数が低い時でも、出力電圧が上昇する場合は通常制御を実行し、出力電圧が下降する場合は、回生制御を実行するように、通常制御と回生制御の動作切り分けにより、効率を改善するとともに、動作を安定させることが可能なインバータ回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係るインバータ回路は、
容量性負荷を駆動するためのフライバック回生制御方式のインバータ回路であって、
直流電源から直流電圧が供給される第１入力電源端子及び第２入力電源端子と、
前記容量性負荷の一端が接続される第１出力電源端子及び前記容量性負荷の他端が接続される第２出力電源端子と、
一端が前記第１入力電源端子に接続された１次側コイルと、
一端が前記１次側コイルの他端に接続され、他端が前記第２入力電源端子に接続された１次側スイッチと、
一端が前記１次側スイッチの一端に接続され、他端が前記１次側スイッチの他端に接続された１次側整流素子と、
一端が前記第１出力電源端子に接続され、前記１次側コイルとトランスを構成する２次側コイルと、
一端が前記２次側コイルの他端に接続され、他端が前記第２出力電源端子に接続された２次側スイッチと、
一端が前記２次側スイッチの一端に接続され、他端が前記２次側スイッチの他端に接続された２次側整流素子と、
前記第１出力電源端子と前記第２出力電源端子との間の出力電圧を分圧した分圧電圧に基づいたフィードバック信号を出力する分圧回路と、
前記フィードバック信号と前記出力電圧の目標電圧を規定する入力信号との誤差値と、予め設定した第１閾値とを比較した比較結果に基づいて、前記１次側スイッチ及び前記２次側スイッチを制御する制御部と、を備える
ことを特徴とする。【０００７】
前記インバータ回路において、
前記制御部は、
前記誤差値が前記第１閾値以上である場合には、前記２次側スイッチをオフした状態で、前記１次側スイッチを動作させることで、前記容量性負荷の通常制御を実行し、
一方、前記誤差値が前記第１閾値未満である場合には、前記１次側スイッチをオフした状態で、前記２次側スイッチを動作させることで、前記直流電源への回生制御を実行する
ことを特徴とする。【０００８】
前記インバータ回路において、
前記制御部は、
前記誤差値が前記第１閾値より低い予め設定された第２閾値より低い場合は、前記誤差値が低いほど２次側スイッチのオン幅を長くしつつ、前記２次側スイッチのスイッチング周期が固定となるように制御する
ことを特徴とする。【０００９】
前記インバータ回路において、
前記制御部は、
前記誤差値が前記第１閾値より低く且つ前記第２閾値より高い予め設定された第３閾値と前記第２閾値との間にある場合は、前記２次側スイッチのオン幅を最小オン幅に固定しつつ、前記誤差値が高いほど前記２次側スイッチのスイッチング周期が長くなるように制御する
ことを特徴とする。【００１０】
前記インバータ回路において、
前記制御部は、
前記誤差値が前記第１閾値より高い予め設定された第４閾値より高い場合は、前記誤差値が高いほど前記１次側スイッチのオン幅を長くしつつ、前記１次側スイッチのスイッチング周期が固定となるように制御する
ことを特徴とする。【００１１】
前記インバータ回路において、
前記制御部Ｙは、
前記誤差値が第１閾値より高く且つ前記第４閾値より低い予め設定された第５閾値と前記第４閾値との間にある場合は、前記１次側スイッチのオン幅を最小オン幅に固定しつつ、前記誤差値が低いほど前記１次側スイッチのスイッチング周期が長くなるように制御する
ことを特徴とする。【００１２】
前記インバータ回路において、
前記制御部は、
前記誤差値が前記第３閾値と前記第５閾値との間にある場合には、前記１次側スイッチ及び前記２次側スイッチをオフに維持するように制御する
ことを特徴とする。【００１３】
前記インバータ回路において、
前記１次側スイッチは、
前記一端であるドレインが前記１次側コイルの他端に接続され、前記他端であるソースが前記第２入力電源端子に接続された第１のｎ型ＭＯＳトランジスタであり、
前記２次側スイッチは、
前記一端であるドレインが前記２次側コイルの他端に接続され、前記他端であるソースが前記第２出力電源端子に接続された第２のｎ型ＭＯＳトランジスタであり、
前記１次側整流素子は、
カソードが前記１次側スイッチの前記一端に接続され、アノードが前記１次側スイッチの前記他端に接続された第１ダイオードであり、
前記２次側整流素子は、
カソードが前記２次側スイッチの前記一端に接続され、アノードが前記２次側スイッチの前記他端に接続された第２ダイオードである
ことを特徴とする。【００１４】
前記インバータ回路において、
前記制御部は、
前記フィードバック信号が反転入力端子に入力され、前記入力信号が非反転入力端子に入力され、前記フィードバック信号と前記入力信号との誤差値を出力するエラーアンプと、
前記誤差値に基づいて、前記１次側スイッチを動作させるオン幅を規定する第１信号を出力する１次側オン幅制御回路と、
前記誤差値に基づいて、前記２次側スイッチを動作させるオン幅を規定する第２信号を出力する２次側オン幅制御回路と、
前記誤差値に基づいて、前記１次側スイッチ及び前記２次側スイッチを動作させる周波数を規定する第３信号を出力するスイッチング周期制御回路と、を備え、
前記第１から前記第３信号に基づいて、前記１次側スイッチおよび前記２次側スイッチを制御する
ことを特徴とする。【００１５】
前記インバータ回路において、
前記制御部は、
前記誤差値に基づいて、前記１次側スイッチおよび前記２次側スイッチのうち動作させるスイッチを切り換えるための第４信号を出力する１次・２次切換回路と、
前記１次側スイッチおよび前記２次側スイッチを強制的にオフするための第５信号を出力するスイッチ遮断回路と、をさらに備え、
前記第１から前記第５信号に基づいて、前記１次側スイッチおよび前記２次側スイッチを制御する
ことを特徴とする。【００１６】
前記インバータ回路において、
前記制御部は、
前記第１、第３、第４、及び第５信号に基づいて、前記１次側スイッチを制御する第１ゲート制御信号を出力する第１の論理回路と、
前記第２、第３、第４、及び第５信号に基づいて、前記２次側スイッチを制御する第２ゲート制御信号を出力する第２の論理回路と、をさらに備える
ことを特徴とする。【００１７】
前記インバータ回路において、
前記第１の論理回路は、
セット端子に前記第３信号が入力され、リセット端子に前記第１信号が入力される第１のフリップフロップ回路と、
前記第４信号が入力されるインバータ素子と、
前記第１のフリップフロップ回路が出力から出力する信号、前記インバータ素子が出力する信号、及び、前記第５信号が入力される第１のＡＮＤ回路と、
前記第１のＡＮＤ回路が出力した信号が入力され、前記１次側スイッチを制御する第１ゲート制御信号を出力する第１のバッファと、
を備え、
前記第２の論理回路は、
セット端子に前記第３信号が入力され、リセット端子に前記第２信号が入力される第２のフリップフロップ回路と、
前記第２のフリップフロップ回路が出力する信号、前記第４信号、及び、前記第５信号が入力される第２のＡＮＤ回路と、
前記第２のＡＮＤ回路が出力した信号が入力され、前記２次側スイッチを制御する第２ゲート制御信号を出力する第２のバッファと、
を備える
ことを特徴とする。【００１８】
本発明の一態様に係る制御装置は、
容量性負荷を駆動するためのフライバック回生制御方式のインバータ回路であって、直流電源から直流電圧が供給される第１入力電源端子及び第２入力電源端子と、前記容量性負荷の一端が接続される第１出力電源端子及び前記容量性負荷の他端が接続される第２出力電源端子と、一端が前記第１入力電源端子に接続された１次側コイルと、一端が前記１次側コイルの他端に接続され、他端が前記第２入力電源端子に接続された１次側スイッチと、一端が前記１次側スイッチの一端に接続され、他端が前記１次側スイッチの他端に接続された１次側整流素子と、一端が前記第１出力電源端子に接続され、前記１次側コイルとトランスを構成する２次側コイルと、一端が前記２次側コイルの他端に接続され、他端が前記第２出力電源端子に接続された２次側スイッチと、一端が前記２次側スイッチの一端に接続され、他端が前記２次側スイッチの他端に接続された２次側整流素子と、前記第１出力電源端子と前記第２出力電源端子との間の出力電圧を分圧した分圧電圧に基づいたフィードバック信号を出力する分圧回路と、を備えたインバータ回路に適用される制御装置であって、
前記フィードバック信号と前記出力電圧の目標電圧を規定する入力信号との誤差値と、予め設定した第１閾値とを比較した比較結果に基づいて、前記１次側スイッチ及び前記２次側スイッチを制御する
ことを特徴とする。【００１９】
本発明の一態様に係るインバータ回路の制御方法は、
容量性負荷を駆動するためのフライバック回生制御方式のインバータ回路であって、直流電源から直流電圧が供給される第１入力電源端子及び第２入力電源端子と、前記容量性負荷の一端が接続される第１出力電源端子及び前記容量性負荷の他端が接続される第２出力電源端子と、一端が前記第１入力電源端子に接続された１次側コイルと、一端が前記１次側コイルの他端に接続され、他端が前記第２入力電源端子に接続された１次側スイッチと、一端が前記１次側スイッチの一端に接続され、他端が前記１次側スイッチの他端に接続された１次側整流素子と、一端が前記第１出力電源端子に接続され、前記１次側コイルとトランスを構成する２次側コイルと、一端が前記２次側コイルの他端に接続され、他端が前記第２出力電源端子に接続された２次側スイッチと、一端が前記２次側スイッチの一端に接続され、他端が前記２次側スイッチの他端に接続された２次側整流素子と、前記第１出力電源端子と前記第２出力電源端子との間の出力電圧を分圧した分圧電圧に基づいたフィードバック信号を出力する分圧回路と、前記フィードバック信号と前記出力電圧の目標電圧を規定する入力信号との誤差値と、予め設定した第１閾値とを比較した比較結果に基づいて、前記１次側スイッチ及び前記２次側スイッチを制御する制御部と、を備えたインバータ回路の制御方法であって、
前記制御部が、
前記誤差値が前記第１閾値以上である場合には、前記２次側スイッチをオフした状態で、前記１次側スイッチを動作させることで、前記容量性負荷の通常制御を実行し、
一方、前記誤差値が前記第１閾値未満である場合には、前記１次側スイッチをオフした状態で、前記２次側スイッチを動作させることで、前記直流電源への回生制御を実行する
ことを特徴とする。【００２０】
本発明の一態様に係る負荷駆動装置は、
直流電圧を出力する直流電源と、
容量性負荷と、
前記直流電圧に基づいて、前記容量性負荷を駆動するためのフライバック回生制御方式のインバータ回路と、を備え、
前記インバータ回路は、
直流電源から直流電圧が供給される第１入力電源端子及び第２入力電源端子と、
前記容量性負荷の一端が接続される第１出力電源端子及び前記容量性負荷の他端が接続される第２出力電源端子と、
一端が前記第１入力電源端子に接続された１次側コイルと、
一端が前記１次側コイルの他端に接続され、他端が前記第２入力電源端子に接続された１次側スイッチと、
一端が前記１次側スイッチの一端に接続され、他端が前記１次側スイッチの他端に接続された１次側整流素子と、
一端が前記第１出力電源端子に接続され、前記１次側コイルとトランスを構成する２次側コイルと、
一端が前記２次側コイルの他端に接続され、他端が前記第２出力電源端子に接続された２次側スイッチと、
一端が前記２次側スイッチの一端に接続され、他端が前記２次側スイッチの他端に接続された２次側整流素子と、
前記第１出力電源端子と前記第２出力電源端子との間の出力電圧を分圧した分圧電圧に基づいたフィードバック信号を出力する分圧回路と、
前記フィードバック信号と前記出力電圧の目標電圧を規定する入力信号との誤差値と、予め設定した第１閾値とを比較した比較結果に基づいて、前記１次側スイッチ及び前記２次側スイッチを制御する制御部と、を備える
ことを特徴とする。
【発明の効果】
【００２１】
本発明の一態様に係るインバータ回路は、容量性負荷を駆動するためのフライバック回生制御方式のインバータ回路であって、直流電源から直流電圧が供給される第１入力電源端子及び第２入力電源端子と、容量性負荷の一端が接続される第１出力電源端子及び容量性負荷の他端が接続される第２出力電源端子と、一端が第１入力電源端子に接続された１次側コイルと、一端が１次側コイルの他端に接続され、他端が第２入力電源端子に接続された１次側スイッチと、一端が１次側スイッチの一端に接続され、他端が１次側スイッチの他端に接続された１次側整流素子と、一端が第１出力電源端子に接続され、１次側コイルとトランスを構成する２次側コイルと、一端が２次側コイルの他端に接続され、他端が第２出力電源端子に接続された２次側スイッチと、一端が２次側スイッチの一端に接続され、他端が２次側スイッチの他端に接続された２次側整流素子と、第１出力電源端子と第２出力電源端子との間の出力電圧を分圧した分圧電圧に基づいたフィードバック信号を出力する分圧回路と、フィードバック信号と出力電圧の目標電圧を規定する入力信号との誤差値と、予め設定した第１閾値と、を比較した比較結果に基づいて、１次側スイッチ及び２次側スイッチを制御する制御部と、を備える。【００２２】
これにより、本発明のインバータ回路によれば、出力周波数が低い時でも、出力電圧が上昇する場合は通常制御を実行し、出力電圧が下降する場合は、回生制御を実行するように、通常制御と回生制御の動作切り分けにより、効率を改善するとともに、動作を安定させることができる。
【図面の簡単な説明】
【００２３】
【図１】図１は、本実施形態に係るインバータ回路１０を含む負荷駆動装置１００のシステム構成の一例を示す図である。
【図２】図２は、図１に示すインバータ回路１０の１次側及び２次側スイッチの周期とオン幅の各波形の一例を示す図である。
【図３】図３は、図２に示すインバータ回路１０の１次側及び２次側スイッチの周期とオン幅の各波形を重ねた図である。
【発明を実施するための形態】
【００２４】
図１は、本実施形態に係るインバータ回路１０を含む負荷駆動装置１００のシステム構成の一例を示す図である。また、図２は、図１に示すインバータ回路１０の１次側及び２次側スイッチの周期とオン幅の各波形の一例を示す図である。また、図３は、図２に示すインバータ回路１０の１次側及び２次側スイッチの周期とオン幅の各波形を重ねた図である。
【００２５】
本実施形態に係る負荷駆動装置１００は、例えば、図１に示すように、直流電圧ＶＩＮを出力する直流電源Ｂと、容量性負荷Ｌｏａｄと、インバータ回路１０と、を備える。
【００２６】
そして、直流電源Ｂは、直流電圧ＶＩＮを出力するようになっている。この直流電源Ｂは、例えば、図１に示すように、正極が第１入力電源端子ＴＩＮ１に接続され、負極が第２入力電源端子ＴＩＮ２に接続されたバッテリである。
【００２７】
また、容量性負荷Ｌｏａｄは、例えば、アクチュエータ等の負荷である。
【００２８】
また、インバータ回路１０は、該直流電圧ＶＩＮに基づいて、容量性負荷Ｌｏａｄを駆動するためのフライバック回生制御方式のインバータ回路である。
【００２９】
ここで、このインバータ回路１０は、例えば、図１に示すように、第１入力電源端子ＴＩＮ１と、第２入力電源端子ＴＩＮ２と、第１出力電源端子ＴＯＵＴ１と、第２出力電源端子ＴＯＵＴ２と、１次側コイルＬ１と、１次側スイッチＭ１と、１次側整流素子Ｄ１と、２次側コイルＬ２と、２次側スイッチＭ２と、２次側整流素子Ｄ２と、分圧回路Ｒと、制御部（制御装置）Ｙと、を備える。
【００３０】
そして、第１入力電源端子ＴＩＮ１及び第２入力電源端子ＴＩＮ２は、直流電源Ｂから直流電圧（入力電圧）ＶＩＮが供給されるようになっている。
【００３１】
また、第１出力電源端子ＴＯＵＴ１は、容量性負荷Ｌｏａｄの一端が接続されるようになっている。
【００３２】
また、第２出力電源端子ＴＯＵＴ２は、容量性負荷Ｌｏａｄの他端が接続されるようになっている。
【００３３】
なお、例えば、図１に示すように、第２入力電源端子ＴＩＮ２と第２出力電源端子ＴＯＵＴ２とは電気的に接続され、接地されている。
【００３４】
また、１次側コイルＬ１は、一端が第１入力電源端子ＴＩＮ１に接続されている。
【００３５】
また、１次側スイッチＭ１は、一端が１次側コイルＬ１の他端に接続され、他端が第２入力電源端子ＴＩＮ２に接続されている。
【００３６】
この１次側スイッチＭ１は、例えば、図１に示すように、一端であるドレインが１次側コイルＬ１の他端に接続され、他端であるソースが第２入力電源端子ＴＩＮ２に接続された第１のｎ型ＭＯＳトランジスタである。
【００３７】
また、１次側整流素子Ｄ１は、一端が１次側スイッチＭ１の一端に接続され、他端が１次側スイッチＭ１の他端に接続されている。
【００３８】
この１次側整流素子Ｄ１は、例えば、図１に示すように、カソードが１次側スイッチＭ１の一端に接続され、アノードが１次側スイッチＭ１の他端に接続された第１ダイオードである。
【００３９】
また、２次側コイルＬ２は、一端が第１出力電源端子ＴＯＵＴ１に接続されている。この２次側コイルＬ２は、１次側コイルＬ１とトランスを構成している。
【００４０】
また、２次側スイッチＭ２は、一端が２次側コイルＬ２の他端に接続され、他端が第２出力電源端子ＴＯＵＴ２に接続されている。
【００４１】
この２次側スイッチＭ２は、例えば、図１に示すように、一端であるドレインが２次側コイルＬ２の他端に接続され、他端であるソースが第２出力電源端子ＴＯＵＴ２に接続された第２のｎ型ＭＯＳトランジスタである。
【００４２】
また、２次側整流素子Ｄ２は、一端が２次側スイッチＭ２の一端に接続され、他端が２次側スイッチＭ２の他端に接続されている。
【００４３】
この２次側整流素子Ｄ２は、例えば、図１に示すように、カソードが２次側スイッチＭ２の一端に接続され、アノードが２次側スイッチＭ２の他端に接続された第２ダイオードである。
【００４４】
また、分圧回路Ｒは、第１出力電源端子ＴＯＵＴ１と第２出力電源端子ＴＯＵＴ２との間の出力電圧ＶＯＵＴを分圧した分圧電圧に基づいたフィードバック信号ＳＦを出力するようになっている。
【００４５】
この分割回路Ｒは、例えば、図１に示すように、第１の分圧抵抗Ｒ１と、第２の分圧抵抗Ｒ２と、を備える。
【００４６】
そして、第１の分圧抵抗Ｒ１は、一端が第１出力電源端子ＴＯＵＴ１に接続され、他端がフィードバック信号ＳＦを出力するノードに接続されている。
【００４７】
また、第２の分圧抵抗Ｒ２は、一端がフィードバック信号ＳＦを出力する該ノードに接続され、他端が第２出力電源端子ＴＯＵＴ２に接続されている。
【００４８】
また、制御部Ｙは、フィードバック信号ＳＦと出力電圧ＶＯＵＴの目標電圧を規定する入力信号ＳＩＮとの誤差値ＶＥＡｏｕｔと、予め設定した第１閾値Ｖｔｈ１とを比較した比較結果に基づいて、１次側スイッチＭ１及び２次側スイッチＭ２を制御するようになっている。
【００４９】
例えば、この制御部Ｙは、当該誤差値ＶＥＡｏｕｔが既述の第１閾値Ｖｔｈ１未満である場合には、１次側スイッチＭ１をオフした状態で、２次側スイッチＭ２を動作（周期的にオン／オフ）させることで、直流電源Ｂへの回生制御を実行するようになっている（図２、３の誤差値ＶＥＡｏｕｔが（１）、（２）の範囲にある場合）。
【００５０】
特に、制御部Ｙは、誤差値ＶＥＡｏｕｔが該第１閾値Ｖｔｈ１より低い予め設定された第２閾値Ｖｔｈ２より低い場合は、誤差値ＶＥＡｏｕｔが低いほど２次側スイッチＭ２のオン幅を長くしつつ、２次側スイッチＭ２のスイッチング周期が固定となるように制御するようになっている（図２、３の誤差値ＶＥＡｏｕｔが（１）の範囲にある場合）。
【００５１】
さらに、制御部Ｙは、誤差値ＶＥＡｏｕｔが該第１閾値Ｖｔｈ１より低く且つ該第２閾値Ｖｔｈ２より高い予め設定された第３閾値Ｖｔｈ３と該第２閾値Ｖｔｈ２との間にある場合は、２次側スイッチＭ２のオン幅を最小オン幅に固定しつつ、誤差値ＶＥＡｏｕｔが高いほど２次側スイッチＭ２のスイッチング周期が長くなるように制御するようになっている（図２、３の誤差値ＶＥＡｏｕｔが（２）の範囲にある場合）。
【００５２】
一方、この制御部Ｙは、当該誤差値ＶＥＡｏｕｔが既述の第１閾値Ｖｔｈ１以上である場合には、２次側スイッチＭ２をオフした状態で、１次側スイッチＭ１を動作（周期的にオン／オフ）させることで、容量性負荷Ｌｏａｄの通常制御を実行するようになっている（図２、３の誤差値ＶＥＡｏｕｔが（４）、（５）の範囲にある場合）。
【００５３】
特に、制御部Ｙは、誤差値ＶＥＡｏｕｔが該第１閾値Ｖｔｈ１より高い予め設定された第４閾値Ｖｔｈ４より高い場合は、誤差値ＶＥＡｏｕｔが高いほど１次側スイッチＭ１のオン幅を長くしつつ、１次側スイッチＭ１のスイッチング周期が固定となるように制御するようになっている（図２、３の誤差値ＶＥＡｏｕｔが（５）の範囲にある場合）。
【００５４】
さらに、制御部Ｙは、誤差値ＶＥＡｏｕｔが該第１閾値Ｖｔｈ１より高く且つ該第４閾値より低い予め設定された第５閾値Ｖｔｈ５と該第４閾値Ｖｔｈ４との間にある場合は、１次側スイッチＭ１のオン幅を最小オン幅に固定しつつ、１次側スイッチＭ１のスイッチング周期を誤差値ＶＥＡｏｕｔが低いほど長くなるように制御するようになっている（図２、３の誤差値ＶＥＡｏｕｔが（４）の範囲にある場合）。
【００５５】
さらに、制御部Ｙは、誤差値ＶＥＡｏｕｔが該第３閾値Ｖｔｈ３と該第５閾値Ｖｔｈ５との間にある場合には、１次側スイッチＭ１及び２次側スイッチＭ２をオフに維持するように制御するようになっている（図２、３の誤差値ＶＥＡｏｕｔが（３）の範囲にある場合）。
【００５６】
ここで、この制御部Ｙは、例えば、図１に示すように、エラーアンプＥＡと、１次側オン幅制御回路ＣＮ１と、２次側オン幅制御回路ＣＮ２と、スイッチング周期制御回路ＣＮＦと１次・２次切換回路ＣＮＫと、スイッチ遮断回路ＣＮＳと、第１の論理回路Ｇ１と、第２の論理回路Ｇ２と、を備える。
【００５７】
そして、エラーアンプＥＡは、フィードバック信号ＳＦが反転入力端子に入力され、入力信号ＳＩＮが非反転入力端子に入力され、フィードバック信号ＳＦと入力信号ＳＩＮとの誤差値ＶＥＡｏｕｔを出力するようになっている。
【００５８】
また、１次側オン幅制御回路ＣＮ１は、誤差値ＶＥＡｏｕｔに基づいて、１次側スイッチＭ１を動作させるオン幅を規定する第１信号Ｓ１を出力するようになっている。
【００５９】
また、２次側オン幅制御回路ＣＮ２は、誤差値ＶＥＡｏｕｔに基づいて、２次側スイッチＭ２を動作させるオン幅を規定する第２信号Ｓ２を出力するようになっている。
【００６０】
また、スイッチング周期制御回路ＣＮＦは、誤差値ＶＥＡｏｕｔに基づいて、１次側スイッチＭ１及び２次側スイッチＭ２を動作させる周波数を規定する第３信号Ｓ３を出力するようになっている。
【００６１】
また、１次・２次切換回路ＣＮＫは、該誤差値ＶＥＡｏｕｔに基づいて、１次側スイッチＭ１および２次側スイッチＭ２のうち動作させるスイッチを切り換えるための第４信号Ｓ４を出力するようになっている。
【００６２】
また、スイッチ遮断回路ＣＮＳは、１次側スイッチＭ１および２次側スイッチＭ２を強制的にオフするための第５信号Ｓ５を出力するようになっている。
【００６３】
また、第１の論理回路Ｇ１は、第１、第３、第４、及び第５信号Ｓ１、Ｓ３、Ｓ４、Ｓ５に基づいて、１次側スイッチＭ１を制御する第１ゲート制御信号ＳＧ１を出力するようになっている。
【００６４】
ここで、この第１の論理回路Ｇ１は、例えば、図１に示すように、第１のフリップフロップ回路ＦＦ１と、インバータ素子Ｚと、第１のＡＮＤ回路Ｘ１と、第１のバッファＢＡ１と、を備える。
【００６５】
そして、第１のフリップフロップ回路ＦＦ１は、セット端子Ｓに第３信号Ｓ３が入力され、リセット端子Ｒに第１信号Ｓ１が入力され、出力Ｑから所定の信号を出力するようになっている。
【００６６】
また、インバータ素子Ｚは、第４信号Ｓ４が入力され、この第４信号Ｓ４を反転した信号を出力するようになっている。
【００６７】
また、第１のＡＮＤ回路Ｘ１は、第１のフリップフロップ回路ＦＦ１が出力Ｑから出力する信号、インバータ素子Ｚが出力する信号、及び、第５信号Ｓ５が入力され、これらの信号をＡＮＤ演算して得られた信号を出力するようになっている。
【００６８】
また、第１のバッファＢＡ１は、第１のＡＮＤ回路Ｘ１が出力した信号が入力され、１次側スイッチＭ１を制御する第１ゲート制御信号ＳＧ１を出力するようになっている。
【００６９】
また、第２の論理回路Ｇ２は、第２、第３、第４、及び第５信号Ｓ２、Ｓ３、Ｓ４、Ｓ５に基づいて、２次側スイッチＭ２を制御する第２ゲート制御信号ＳＧ２を出力するようになっている。
【００７０】
ここで、この第２の論理回路Ｇ２は、例えば、図１に示すように、第２のフリップフロップ回路ＦＦ２と、第２のＡＮＤ回路Ｘ２と、第２のバッファＢＡ２と、を備える。
【００７１】
そして、第２のフリップフロップ回路ＦＦ２は、セット端子Ｓに第３信号Ｓ３が入力され、リセット端子Ｒに第２信号Ｓ２が入力され、出力Ｑから所定の信号を出力するようになっている。
【００７２】
また、第２のＡＮＤ回路Ｘ２は、第２のフリップフロップ回路ＦＦ２が出力Ｑから出力する信号、第４信号Ｓ４、及び、第５信号Ｓ５が入力され、これらの信号をＡＮＤ演算して得られた信号を出力するようになっている。
【００７３】
また、第２のバッファＢＡ２は、第２のＡＮＤ回路Ｘ２が出力した信号が入力され、２次側スイッチＭ２を制御する第２ゲート制御信号ＳＧ２を出力するようになっている。
【００７４】
そして、このような構成を有する制御部Ｙは、第１から第５信号Ｓ１〜Ｓ５（特に、第１から第３信号Ｓ１〜Ｓ３）に基づいて、１次側スイッチＭ１および２次側スイッチＭ２の動作を制御するようになっている。
【００７５】
次に、以上のような構成を有するインバータ回路１０の制御方法の一例について、図面を参照しつつ説明する。
【００７６】
まず、既述のように、インバータ回路１０の制御部ＹのエラーアンプＥＡが、出力電圧ＶＯＵＴに基づいて分圧回路Ｒが出力したフィードバック信号ＳＦと、ユーザーの操作入力に基づいた入力信号ＳＩＮとの誤差値ＶＥＡｏｕｔを出力する。
【００７７】
そして、制御部Ｙは、当該誤差値ＶＥＡｏｕｔが既述の第１閾値Ｖｔｈ１未満である場合（図２、３の誤差値ＶＥＡｏｕｔが（１）、（２）の範囲にある場合）には、１次側スイッチＭ１をオフした状態で、２次側スイッチＭ２を動作（周期的にオン／オフ）させることで、直流電源Ｂへの回生制御を実行する。
【００７８】
特に、制御部Ｙは、当該誤差値ＶＥＡｏｕｔが該第１閾値Ｖｔｈ１より低い予め設定された第２閾値Ｖｔｈ２より低い場合（図２、３の誤差値ＶＥＡｏｕｔが（１）の範囲にある場合）は、誤差値ＶＥＡｏｕｔが低いほど２次側スイッチＭ２のオン幅を長くしつつ、２次側スイッチＭ２のスイッチング周期が固定となるように制御する。
【００７９】
また、制御部Ｙは、当該誤差値ＶＥＡｏｕｔが該第１閾値Ｖｔｈ１より低く且つ該第２閾値Ｖｔｈ２より高い予め設定された第３閾値Ｖｔｈ３と該第２閾値Ｖｔｈ２との間にある場合（図２、３の誤差値ＶＥＡｏｕｔが（２）の範囲にある場合）は、２次側スイッチＭ２のオン幅を最小オン幅に固定しつつ、該誤差値ＶＥＡｏｕｔが高いほど２次側スイッチＭ２のスイッチング周期が長くなるように制御する。
【００８０】
これにより、出力周波数が低い時でも、出力電圧が下降する場合は、回生制御を実行することができる。
【００８１】
一方、この制御部Ｙは、当該誤差値ＶＥＡｏｕｔが既述の第１閾値Ｖｔｈ１以上である場合（図２、３の誤差値ＶＥＡｏｕｔが（４）、（５）の範囲にある場合）には、２次側スイッチＭ２をオフした状態で、１次側スイッチＭ１を動作（周期的にオン／オフ）させることで、容量性負荷Ｌｏａｄの通常制御を実行する。
【００８２】
特に、制御部Ｙは、当該誤差値ＶＥＡｏｕｔが該第１閾値Ｖｔｈ１より高い予め設定された第４閾値Ｖｔｈ４より高い場合（図２、３の誤差値ＶＥＡｏｕｔが（５）の範囲にある場合）は、誤差値ＶＥＡｏｕｔが高いほど１次側スイッチＭ１のオン幅を長くしつつ、１次側スイッチＭ１のスイッチング周期を固定となるように制御する。
【００８３】
なお、制御部Ｙは、当該誤差値ＶＥＡｏｕｔが該第１閾値Ｖｔｈ１より高く且つ該第４閾値Ｖｔｈ４より低い予め設定された第５閾値Ｖｔｈ５と該第４閾値Ｖｔｈ４との間にある場合（図２、３の誤差値ＶＥＡｏｕｔが（４）の範囲にある場合）は、１次側スイッチＭ１のオン幅を最小オン幅に固定しつつ、１次側スイッチＭ１のスイッチング周期を該誤差値ＶＥＡｏｕｔが低いほど長くなるように制御する。
【００８４】
これにより、出力周波数が低い時でも、出力電圧ＶＯＵＴが上昇する場合は通常制御を実行することができる。
【００８５】
なお、既述のように、制御部Ｙは、当該誤差値ＶＥＡｏｕｔが該第３閾値Ｖｔｈ３と該第５閾値Ｖｔｈ５との間にある場合（図２、３の誤差値ＶＥＡｏｕｔが（３）の範囲にある場合）には、１次側スイッチＭ１及び２次側スイッチＭ２をオフに維持するように制御する。
【００８６】
このように、インバータ回路１０の制御方法によれば、出力周波数が低い時でも、出力電圧が上昇する場合は通常制御を実行し、出力電圧が下降する場合は回生制御を実行するように、通常制御と回生制御の動作切り分けにより、効率を改善するとともに、動作を安定させることができる。
【００８７】
以上のように、本発明の一態様に係るインバータ回路は、容量性負荷Ｌｏａｄを駆動するためのフライバック回生制御方式のインバータ回路であって、直流電源Ｂから直流電圧ＶＩＮが供給される第１入力電源端子ＴＩＮ１及び第２入力電源端子ＴＩＮ２と、容量性負荷の一端が接続される第１出力電源端子ＴＯＵＴ１及び容量性負荷の他端が接続される第２出力電源端子ＴＯＵＴ２と、他端が第１入力電源端子ＴＩＮ１に接続された１次側コイルＬ１と、一端が１次側コイルＬ１の他端に接続され、他端が第２入力電源端子ＴＩＮ２に接続された１次側スイッチＭ１と、一端が１次側スイッチＭ１の一端に接続され、他端が１次側スイッチＭ１の他端に接続された１次側整流素子Ｄ１と、一端が第１出力電源端子ＴＯＵＴ１に接続され、１次側コイルＬ１とトランスを構成する２次側コイルＬ２と、一端が２次側コイルＬ２の他端に接続され、一端が第２出力電源端子ＴＯＵＴ２に接続された２次側スイッチＭ２と、一端が２次側スイッチＭ２の一端に接続され、他端が２次側スイッチＭ２の他端に接続された２次側整流素子Ｄ２と、第１出力電源端子ＴＯＵＴ１と第２出力電源端子ＴＯＵＴ２との間の出力電圧ＶＯＵＴを分圧した分圧電圧に基づいたフィードバック信号を出力する分圧回路Ｒと、フィードバック信号と出力電圧ＶＯＵＴの目標電圧を規定する入力信号ＳＩＮとの誤差値ＶＥＡｏｕｔと、予め設定した第１閾値Ｖｔｈ１とを比較した比較結果に基づいて、１次側スイッチＭ１及び２次側スイッチＭ２を制御する制御部Ｙと、を備える。
【００８８】
これにより、本発明のインバータ回路によれば、出力周波数が低い時でも、出力電圧が上昇する場合は通常制御を実行し、出力電圧が下降する場合は回生制御を実行するように、通常制御と回生制御の動作切り分けにより、効率を改善するとともに、動作を安定させることができる。
【００８９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００９０】
１００  負荷駆動装置
Ｂ  直流電源
Ｌｏａｄ  容量性負荷
１０  インバータ回路
ＴＩＮ１  第１入力電源端子
ＴＩＮ２  第２入力電源端子
ＴＯＵＴ１  第１出力電源端子
ＴＯＵＴ２  第２出力電源端子
Ｌ１  １次側コイル
Ｍ１  １次側スイッチ
Ｄ１  １次側整流素子
Ｌ２  ２次側コイル
Ｍ２  ２次側スイッチ
Ｄ２  ２次側整流素子
Ｒ  分圧回路
Ｒ１  第１の分圧抵抗
Ｒ２  第２の分圧抵抗
Ｙ  制御部（制御装置）
ＥＡ  エラーアンプ
ＣＮ１  １次側オン幅制御回路
ＣＮ２  ２次側オン幅制御回路
ＣＮＦ  スイッチング周期制御回路
ＣＮＫ  １次・２次切換回路
ＣＮＳ  スイッチ遮断回路
Ｇ１  第１の論理回路
Ｇ２  第２の論理回路
ＦＦ１  第１のフリップフロップ回路
Ｚ  インバータ素子
Ｘ１  第１のＡＮＤ回路
ＢＡ１  第１のバッファ
ＦＦ２  第２のフリップフロップ回路
Ｘ２  第２のＡＮＤ回路
ＢＡ２  第２のバッファ
ＶＩＮ  直流電圧（入力電圧）
ＳＦ  フィードバック信号
ＶＥＡｏｕｔ  誤差値
ＳＩＮ  入力信号
Ｓ１  第１信号
Ｓ２  第２信号
Ｓ３  第３信号
Ｓ４  第４信号
Ｓ５  第５信号
Ｖｔｈ１  第１閾値
Ｖｔｈ２  第２閾値
Ｖｔｈ３  第３閾値
Ｖｔｈ４  第４閾値
Ｖｔｈ５  第５閾値
【図１】
0006957750.tif 000002
【図２】
0006957750.tif 000003
【図３】
0006957750.tif 000004