(57)【特許請求の範囲】
【請求項１】
互いにカスケード接続された複数の変換器セルを有するアームを複数含む電力変換器と、
前記電力変換器を制御する制御装置とを備え、
前記複数のアームの各々は、交流回路の対応する相と電気的に接続され、
前記複数の変換器セルの各々は、
一対の入出力端子と、
複数のスイッチング素子と、
前記複数のスイッチング素子を介して前記入出力端子と電気的に接続される蓄電素子とを含み、
前記制御装置は、
前記電力変換器と前記交流回路との間を流れる交流電流を制御する交流電流制御部と、
前記電力変換器の前記アーム間を流れる循環電流を制御する循環電流制御部とを含み、
前記循環電流制御部は、第１の運転モードにおいて、異なる前記アーム間での前記蓄電素子の電圧の不均衡を解消するように、前記循環電流を制御し、
前記循環電流制御部は、第２の運転モードにおいて、前記第１の運転モードの場合よりも前記循環電流の実効値または振幅値を増加させることにより、前記電力変換器を構成する各前記変換器セルの前記蓄電素子の電圧を低下させ、
前記交流電流制御部は、前記第２の運転モードにおいて、前記第１の運転モードの場合よりも前記交流電流の実効値または振幅値を減少させる、電力変換装置。
【請求項２】
前記循環電流制御部は、前記第２の運転モードにおいて、前記蓄電素子の電圧の低下に応じて前記循環電流の実効値または振幅値を変化させる、請求項１に記載の電力変換装置。
【請求項３】
前記循環電流制御部は、前記第２の運転モードにおいて、各前記変換器セルの各前記スイッチング素子の安全動作領域で決まる電流の上限値にアーム電流のピーク値が一致するように、前記循環電流の実効値または振幅値を変化させる、請求項２に記載の電力変換装置。
【請求項４】
前記制御装置は、位相シフトパルス幅変調によって各前記変換器セルの出力電圧を制御し、
前記制御装置は、前記第２の運転モードにおいて、前記位相シフトパルス幅変調のキャリア周波数を、前記第１の運転モードの場合よりも増加させる、請求項１〜３のいずれか１項に記載の電力変換装置。
【請求項５】
各前記変換器セルに設けられた各前記スイッチング素子のスイッチング損失は、前記制御装置からの制御によって変化し、
前記制御装置は、前記第２の運転モードにおいて、各前記変換器セルに設けられた各前記スイッチング素子のスイッチング損失を、前記第１の運転モードの場合よりも増加させる、請求項１〜４のいずれか１項に記載の電力変換装置。
【請求項６】
各前記変換器セルに設けられた各前記スイッチング素子のゲート抵抗値は、前記制御装置からの制御によって変化し、
前記制御装置は、前記第２の運転モードにおいて、前記ゲート抵抗値を前記第１の運転モードの場合よりも増加させることによって前記スイッチング損失を増加させる、請求項５に記載の電力変換装置。
【請求項７】
各前記アームは、前記複数の変換器セルと直列に接続された充電抵抗器と、前記充電抵抗器と並列に接続されたバイパススイッチとをさらに含み、
前記制御装置は、前記第２の運転モードにおいて前記バイパススイッチを開放状態にし、前記第１の運転モードにおいて前記バイパススイッチを閉状態にする、請求項１〜６のいずれか１項に記載の電力変換装置。
【請求項８】
前記制御装置は、前記複数の変換器セルに設けられた前記蓄電素子の少なくとも１つの電圧が閾値を超えている場合に、前記第１の運転モードから前記第２の運転モードに運転モードを切り替える、請求項１〜７のいずれか１項に記載の電力変換装置。
【請求項９】
前記制御装置は、前記電力変換器の運転停止指令を受けた場合に、前記第１の運転モードから前記第２の運転モードに運転モードを切り替える、請求項１〜８のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電力変換装置に関する。
【背景技術】
【０００２】
複数の単位変換器（以下、変換器セルとも称する）をカスケードに接続して構成するモジュラーマルチレベル変換器（ＭＭＣ：Modular  Multilevel  Converter）が知られている。ＭＭＣは、カスケードに接続する変換器セルの数を増加させることによって、容易に高電圧への対応ができることから送配電系統に広く適用されている。たとえば、大容量のＳＴＡＴＣＯＭ（STATic  synchronous  COMpensator）および高圧直流送電（ＨＶＤＣ送電）用の交直電力変換装置などとして用いられる。なお、ＳＴＡＴＣＯＭは、自励式ＳＶＣ（Static  Var  Compensator：静止形無効電力補償装置）とも称する。【０００３】
ＭＭＣを構成する各変換器セルは、複数のスイッチ（以下、スイッチング素子とも称する）と、蓄電要素（以下、キャパシタとも称する）とを備える。変換器セルの構成には、ハーフブリッジ回路（以下、チョッパ回路とも称する）またはフルブリッジ回路などのバリエーションがある。【０００４】
ＭＭＣでは、蓄電要素の充電電圧が規定値よりも増加したとき、もしくは、ＭＭＣの運転を停止するときなどに、変換器セルごとに分散配置された蓄電要素を速やかに放電することが求められる。【０００５】
たとえば、特開２０１８−０９３６３７号公報（特許文献１）は、変換器セルの内部において各スイッチング素子と並列に抵抗素子を設けることを開示する。キャパシタから出力される放電エネルギを消費するために、直列接続された正極側スイッチング素子と負極側スイッチング素子とのうち一方がオン状態に他方がオフ状態に制御される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１８−０９３６３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記の特開２０１８−０９３６３７号公報（特許文献１）に記載のＭＭＣでは、変換器セルごとに物理的に抵抗素子を設けることになるので、電力変換装置の大型化およびコストの増大が懸念される。【０００８】
本開示は、上記の背景を考慮してなされたものであって、ある局面における目的は、物理的な放電機構の追加を最小限に抑えて、各変換器セルに設けられたキャパシタの放電を短時間で実現する電力変換装置を提供することである。
【課題を解決するための手段】
【０００９】
一局面による電力変換装置は、互いにカスケード接続された複数の変換器セルを有するアームを複数含む電力変換器と、電力変換器を制御する制御装置とを備える。複数のアームの各々は、交流回路の対応する相と電気的に接続される。複数の変換器セルの各々は、一対の入出力端子と、複数のスイッチング素子と、複数のスイッチング素子を介して入出力端子と電気的に接続される蓄電素子とを含む。制御装置は、電力変換器と交流回路との間を流れる交流電流を制御する交流電流制御部と、電力変換器のアーム間を流れる循環電流を制御する循環電流制御部とを含む。循環電流制御部は、第１の運転モードにおいて、異なるアーム間での蓄電素子の電圧の不均衡を解消するように、循環電流を制御する。循環電流制御部は、第２の運転モードにおいて、第１の運転モードの場合よりも循環電流の実効値または振幅値を増加させることにより、電力変換器を構成する各変換器セルの蓄電素子の電圧を低下させる。交流電流制御部は、第２の運転モードにおいて、第１の運転モードの場合よりも交流電流の実効値または振幅値を減少させる。
【発明の効果】
【００１０】
上記の局面の電力変換装置によれば、第２の運転モードの場合に第１の運転モードの場合よりも、交流電流の実効値または振幅値を減少させ、かつ循環電流の実効値または振幅値を増加させるので、各変換器セルに設けられたキャパシタの放電を短時間で実現できる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１の電力変換装置の概略構成図である。
【図２】電力変換器を構成する変換器セルの構成例を示す回路図である。
【図３】制御装置のハードウェア構成例を示すブロック図である。
【図４】図１に示された制御装置の内部構成を説明する機能ブロック図である。
【図５】図４の循環電流指令値生成部の詳細な構成例を示すブロック図である。
【図６】図４の各基本制御部のさらに詳細な構成を示す図である。
【図７】アーム制御部の構成例を説明するブロック図である。
【図８】通常運転モードから放電運転モードへの切り替えタイミングを説明するためのフローチャートである。
【図９】放電運転モードにおける図６の循環電流制御部、放電制御部、および交流電流制御部の動作を説明するためのフローチャートである。
【図１０】ＩＧＢＴまたはＭＯＳＦＥＴのＳＯＡの一例を概念的に示す図である。
【図１１】実施の形態２の電力変換装置において、放電運転モードにおける循環電流制御部、放電制御部、および交流電流制御部の動作を説明するためのフローチャートである。
【図１２】図７に示された個別セル制御部の構成例を示すブロック図である。
【図１３】図１２に示されたゲート信号生成部によるＰＷＭ変調制御を説明するための概念的な波形図である。
【図１４】実施の形態３の電力変換器におけるキャリア周波数の設定について説明するためのフローチャートである。
【図１５】実施の形態４の電力変換装置において、電力変換器を構成する変換器セルの構成例を示す回路図である。
【図１６】実施の形態４の電力変換装置において、個別セル制御部の構成例を示すブロック図である。
【図１７】実施の形態４の電力変換器におけるゲート抵抗の設定について説明するためのフローチャートである。
【図１８】実施の形態５の電力変換装置における電力変換装置の概略構成図である。
【図１９】実施の形態５の電力変換装置における制御装置の内部構成を説明する機能ブロック図である。
【図２０】充電抵抗制御部の動作を説明するフローチャートである。
【発明を実施するための形態】
【００１２】
以下、各実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない場合がある。
【００１３】
実施の形態１．
［電力変換装置の全体構成］
図１は、実施の形態１の電力変換装置の概略構成図である。図１を参照して、電力変換装置１は、互いに直列接続された複数の変換器セルを含むモジュラーマルチレベル変換器（ＭＭＣ）によって構成されている。なお、「変換器セル」は、「サブモジュール」、「ＳＭ」、または「単位変換器」とも呼ばれる。電力変換装置１は、直流回路１４と交流回路１２との間で電力変換を行なう。電力変換装置１は、電力変換器２と、制御装置３とを含む。
【００１４】
電力変換器２は、正極直流端子（すなわち、高電位側直流端子）Ｎｐと、負極直流端子（すなわち、低電位側直流端子）Ｎｎとの間に互いに並列に接続された複数のレグ回路４ｕ，４ｖ，４ｗ（総称する場合または任意のものを示す場合、レグ回路４と記載する）を含む。
【００１５】
レグ回路４は、交流を構成する複数相の各々に設けられる。レグ回路４は、交流回路１２と直流回路１４との間に接続され、両回路間で電力変換を行なう。図１には、交流回路１２が３相交流系統の場合が示され、Ｕ相、Ｖ相、Ｗ相にそれぞれ対応して３個のレグ回路４ｕ，４ｖ，４ｗが設けられている。
【００１６】
レグ回路４ｕ，４ｖ，４ｗにそれぞれ設けられた交流入力端子Ｎｕ，Ｎｖ，Ｎｗは、変圧器１３を介して交流回路１２に接続される。変圧器１３と交流回路１２との間に交流遮断器１９が設けられる。交流回路１２は、たとえば、交流電源などを含む交流電力系統である。図１では、図解を容易にするために、交流入力端子Ｎｖ，Ｎｗと変圧器１３との接続は図示していない。また、三相交流線路を１本の伝送路で表示している。
【００１７】
各レグ回路４に共通に接続された高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎは、直流回路１４に接続される。高電位側直流端子Ｎｐと直流回路１４との間に直流遮断器２３Ａが設けられ、低電位側直流端子Ｎｎと直流回路１４との間に直流遮断器２３Ｂが設けられる。直流回路１４は、たとえば、直流送電網などを含む直流電力系統または他の電力変換装置の直流端子である。後者の場合、２台の電力変換装置を連結することによって定格周波数などが異なる交流電力系統間を接続するためのＢＴＢ（Back  To  Back）システムが構成される。
【００１８】
図１の変圧器１３を用いる代わりに、連系リアクトルを介して交流回路１２に接続する構成としてもよい。さらに、交流入力端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路４ｕ，４ｖ，４ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路４ｕ，４ｖ，４ｗが変圧器１３または連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトル８Ａ，８Ｂとしてもよい。すなわち、レグ回路４は、交流入力端子Ｎｕ，Ｎｖ，Ｎｗまたは上記の一次巻線など、各レグ回路４ｕ，４ｖ，４ｗに設けられた接続部を介して電気的に（すなわち直流的または交流的に）交流回路１２と接続される。
【００１９】
レグ回路４ｕは、高電位側直流端子Ｎｐから交流入力端子Ｎｕまでの上アーム５と、低電位側直流端子Ｎｎから交流入力端子Ｎｕまでの下アーム６とを含む。上アーム５と下アーム６との接続点である交流入力端子Ｎｕが変圧器１３と接続される。高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎが直流回路１４に接続される。レグ回路４ｖ，４ｗについても同様の構成を有するので、以下、レグ回路４ｕを代表として説明する。
【００２０】
上アーム５は、カスケード接続された複数の変換器セル７と、リアクトル８Ａとを含む。複数の変換器セル７およびリアクトル８Ａは、直列に接続されている。同様に、下アーム６は、カスケード接続された複数の変換器セル７と、リアクトル８Ｂとを含む。複数の変換器セル７およびリアクトル８Ｂは、直列に接続されている。
【００２１】
以下の説明では、上アーム５および下アーム６の各々に含まれる変換器セル７の個数をＮｃｅｌｌとする。但し、Ｎｃｅｌｌ≧２とする。上アーム５および下アーム６の各々に含まれる個々の変換器セル７を区別する場合、変換器セル７＿１〜７＿Ｎｃｅｌｌのように記載する。
【００２２】
リアクトル８Ａが挿入される位置は、レグ回路４ｕの上アーム５のいずれの位置であってもよく、リアクトル８Ｂが挿入される位置は、レグ回路４ｕの下アーム６のいずれの位置であってもよい。リアクトル８Ａ，８Ｂはそれぞれ複数個あってもよい。各リアクトルのインダクタンス値は互いに異なっていてもよい。さらに、上アーム５のリアクトル８Ａのみ、もしくは、下アーム６のリアクトル８Ｂのみを設けてもよい。
【００２３】
電力変換装置１は、さらに、制御に使用される電気量（電流、電圧など）を計測する各検出器として、交流電圧検出器１０と、交流電流検出器１６と、直流電圧検出器１１Ａ，１１Ｂと、各レグ回路４に設けられたアーム電流検出器９Ａ，９Ｂと、直流電流検出器１７とを含む。これらの検出器によって検出された信号は、制御装置３に入力される。
【００２４】
なお、図１では図解を容易にするために、各検出器から制御装置３に入力される信号の信号線と、制御装置３および各変換器セル７間で入出力される信号の信号線とは、一部まとめて記載されているが、実際には検出器ごとおよび変換器セル７ごとに設けられている。各変換器セル７と制御装置３との間の信号線は、送信用と受信用とが別個に設けられていてもよい。信号線は、たとえば光ファイバによって構成される。
【００２５】
次に、各検出器について具体的に説明する。
交流電圧検出器１０は、交流回路１２のＵ相の交流電圧Ｖｓｙｓｕ、Ｖ相の交流電圧Ｖｓｙｓｖ、および、Ｗ相の交流電圧Ｖｓｙｓｗを検出する。以下の説明では、Ｖｓｙｓｕ、Ｖｓｙｓｖ、および、Ｖｓｙｓｗを総称してＶｓｙｓとも記載する。電力変換器２の交流入力端子Ｎｕ，Ｎｖ，Ｎｗの交流電圧Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗは、交流電圧検出器１０で検出される交流電圧Ｖｓｙｓｕ，Ｖｓｙｓｖ，Ｖｓｙｓｗから、変圧器１３の変圧比およびインピーダンス降下を考慮して求めることができる。以下の説明では、交流Ｖａｃｕ、Ｖａｃｖ、およびＶａｃｗを総称してＶａｃとも記載する。
【００２６】
交流電流検出器１６は、交流回路１２のＵ相の交流電流Ｉｓｙｓｕ、Ｖ相の交流電流Ｉｓｙｓｖ、および、Ｗ相の交流電流Ｉｓｙｓｗを検出する。以下の説明では、Ｉｓｙｓｕ、Ｉｓｙｓｖ、およびＩｓｙｓｗを総称してＩｓｙｓとも記載する。また、電力変換器２から交流回路１２に出力される場合の交流電流の符号を正とする。
【００２７】
直流電圧検出器１１Ａは、直流回路１４に接続された高電位側直流端子Ｎｐの直流電圧Ｖｄｃｐを検出する。直流電圧検出器１１Ｂは、直流回路１４に接続された低電位側直流端子Ｎｎの直流電圧Ｖｄｃｎを検出する。直流電圧Ｖｄｃｐと直流電圧Ｖｄｃｎとの差を直流電圧Ｖｄｃとする。
【００２８】
直流電流検出器１７は、高電位側直流端子Ｎｐまたは低電位側直流端子Ｎｎを流れる直流電流Ｉｄｃを検出する。以下の説明では、直流回路１４から高電位側直流端子Ｎｐに流れる場合、および低電位側直流端子Ｎｎから直流回路１４に流れる場合の直流電流の符号を正とする。
【００２９】
Ｕ相用のレグ回路４ｕに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム５に流れる上アーム電流Ｉｐｕ、および、下アーム６に流れる下アーム電流Ｉｎｕをそれぞれ検出する。Ｖ相用のレグ回路４ｖに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム電流Ｉｐｖおよび下アーム電流Ｉｎｖをそれぞれ検出する。Ｗ相用のレグ回路４ｗに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム電流Ｉｐｗおよび下アーム電流Ｉｎｗをそれぞれ検出する。以下の説明では、上アーム電流Ｉｐｕ、Ｉｐｖ、Ｉｐｗを総称して上アーム電流Ｉａｒｍｐとも記載し、下アーム電流Ｉｎｕ、Ｉｎｖ、Ｉｎｗを総称して下アーム電流Ｉａｒｍｎとも記載し、上アーム電流Ｉａｒｍｐと下アーム電流Ｉａｒｍｎとを総称してＩａｒｍとも記載する。また、高電位側直流端子Ｎｐから低電位側直流端子Ｎｎに流れる場合のアーム電流の符号を正とする。
【００３０】
電力変換器２から交流回路１２に出力するＵ相交流電流Ｉａｃｕ、Ｖ相交流電流Ｉａｃｖ、およびＷ相交流電流Ｉａｃｗは、アーム電流Ｉａｒｍを用いて表すことができる。具体的に、各相の交流電流Ｉａｃは、
Ｉａｃｕ＝Ｉｐｕ−Ｉｎｕ    …(1)
Ｉａｃｖ＝Ｉｐｖ−Ｉｎｖ    …(2)
Ｉａｃｗ＝Ｉｐｗ−Ｉｎｗ    …(3)
のように表される。以下の説明では、Ｉａｃｕ、Ｉａｃｖ、およびＩａｃｗを総称して、Ｉａｃとも記載する。
【００３１】
上記の（１）〜（３）式で表される交流電流Ｉａｃは、変圧器の二次側電流（電力変換器２の側の電流）に相当する。交流電流Ｉａｃと、交流電流検出器１６で検出される交流電流Ｉｓｙｓとは、理想的には、変圧器１３の変圧比だけ異なる。変圧器１３に代えて連系リアクトルを用いる場合には、交流電流Ｉａｃと交流電流Ｉｓｙｓとは一致する。制御装置３では、上式（１）〜（３）で計算される交流電流Ｉａｃに代えて、交流電流検出器１６に計測される交流電流Ｉｓｙｓを用いてもよい。
【００３２】
直流回路１４から電力変換器２の高電位側直流端子Ｎｐに流入する直流電流Ｉｄｃも、アーム電流Ｉａｒｍを用いて表すことができる。具体的に、直流電流Ｉｄｃは、
Ｉｄｃ＝（Ｉｐｕ＋Ｉｎｕ＋Ｉｐｖ＋Ｉｎｖ＋Ｉｐｗ＋Ｉｎｗ）／２    …(4)
と表される。
【００３３】
交流回路１２および直流回路１４を経路に含まずに電力変換器２内の閉回路に流れる電流を循環電流と称する。Ｕ相アームに流れる循環電流Ｉｚｕ、Ｖ相アームに流れる循環電流れる循環電流Ｉｚｖ、およびＷ相アームに流れる循環電流Ｉｚｗは、
Ｉｚｕ＝（Ｉｐｕ＋Ｉｎｕ）／２−Ｉｄｃ／３    …(5)
Ｉｚｖ＝（Ｉｐｖ＋Ｉｎｖ）／２−Ｉｄｃ／３    …(6)
Ｉｚｗ＝（Ｉｐｗ＋Ｉｎｗ）／２−Ｉｄｃ／３    …(7)
のように定義できる。各相の循環電流Ｉｚｕ，Ｉｚｖ，Ｉｚｗを総称してＩｚと記載する。
【００３４】
［変換器セルの構成例］
図２は、電力変換器を構成する変換器セルの構成例を示す回路図である。
【００３５】
図２の（Ａ）に示す変換器セル７は、ハーフブリッジ構成と呼ばれる回路構成を有する。この変換器セル７は、２つのスイッチング素子３１ｐおよび３１ｎを直列接続して形成した直列体と、蓄電素子３２と、電圧検出器３３と、入出力端子Ｐ１，Ｐ２とを備える。スイッチング素子３１ｐおよび３１ｎの直列体と蓄電素子３２とは並列接続される。電圧検出器３３は、蓄電素子３２の両端間の電圧Ｖｃを検出する。
【００３６】
スイッチング素子３１ｎの両端子は、入出力端子Ｐ１，Ｐ２にそれぞれ接続される。変換器セル７は、スイッチング素子３１ｐ，３１ｎのスイッチング動作により、蓄電素子３２の電圧Ｖｃまたは零電圧を、入出力端子Ｐ１およびＰ２の間に出力する。スイッチング素子３１ｐがオン、かつスイッチング素子３１ｎがオフとなったときに、変換器セル７からは、蓄電素子３２の電圧Ｖｃが出力される。スイッチング素子３１ｐがオフ、かつスイッチング素子３１ｎがオンとなったときに、変換器セル７は、零電圧を出力する。
【００３７】
図２の（Ｂ）に示す変換器セル７は、フルブリッジ構成と呼ばれる回路構成を有する。この変換器セル７は、２つのスイッチング素子３１ｐ１および３１ｎ１を直列接続して形成された第１の直列体と、２つスイッチング素子３１ｐ２および３１ｎ２を直列接続して形成された第２の直列体と、蓄電素子３２と、電圧検出器３３と、入出力端子Ｐ１，Ｐ２とを備える。第１の直列体と、第２の直列体と、蓄電素子３２とが並列接続される。電圧検出器３３は、蓄電素子３２の両端間の電圧Ｖｃを検出する。
【００３８】
スイッチング素子３１ｐ１およびスイッチング素子３１ｎ１の中点は、入出力端子Ｐ１と接続される。同様に、スイッチング素子３１ｐ２およびスイッチング素子３１ｎ２の中点は、入出力端子Ｐ２と接続される。変換器セル７は、スイッチング素子３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２のスイッチング動作により、蓄電素子３２の電圧Ｖｃ、−Ｖｃ、または零電圧を、入出力端子Ｐ１およびＰ２の間に出力する。
【００３９】
図２の（Ａ）および（Ｂ）において、スイッチング素子３１ｐ，３１ｎ，３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２は、たとえば、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）、ＧＣＴ（Gate  Commutated  Turn-off）サイリスタなどの自己消弧型の半導体スイッチング素子にＦＷＤ（Freewheeling  Diode）が逆並列に接続されて構成される。
【００４０】
図２の（Ａ）および（Ｂ）において、蓄電素子３２には、フィルムコンデンサなどのキャパシタが主に用いられる。蓄電素子３２は、以降の説明では、キャパシタと呼称することもある。以下では、蓄電素子３２の電圧Ｖｃをキャパシタ電圧Ｖｃとも称する。
【００４１】
図１に示されるように、変換器セル７はカスケード接続されている。図２の（Ａ）および（Ｂ）の各々において、上アーム５に配置された変換器セル７では、入出力端子Ｐ１は、隣の変換器セル７の入出力端子Ｐ２または高電位側直流端子Ｎｐと接続され、入出力端子Ｐ２は、隣の変換器セル７の入出力端子Ｐ１または交流入力端子Ｎｕと接続される。同様に、下アーム６に配置された変換器セル７では、入出力端子Ｐ１は、隣の変換器セル７の入出力端子Ｐ２または交流入力端子Ｎｕと接続され、入出力端子Ｐ２は、隣の変換器セル７の入出力端子Ｐ１または低電位側直流端子Ｎｎと接続される。
【００４２】
以降では、変換器セル７を図２の（Ａ）に示すハーフブリッジセルの構成とし、スイッチング素子として半導体スイッチング素子、蓄電素子としてキャパシタを用いた場合を例に説明する。但し、電力変換器２を構成する変換器セル７を図２の（Ｂ）に示すフルブリッジ構成とすることも可能である。また、上記で例示した構成以外の変換器セル、たとえば、クランプトダブルセルと呼ばれる回路構成などを適用した変換器セルを用いてもよく、スイッチング素子および蓄電素子も上記の例示に限定されるものではない。
【００４３】
［制御装置］
図３は、制御装置３のハードウェア構成例を示すブロック図である。図３には、コンピュータによって制御装置３を構成する例が示される。
【００４４】
図３を参照して、制御装置３は、１つ以上の入力変換器７０と、１つ以上のサンプルホールド（Ｓ／Ｈ）回路７１と、マルチプレクサ（ＭＵＸ）７２と、Ａ／Ｄ（Analog  to  Digital）変換器７３とを含む。さらに、制御装置３は、１つ以上のＣＰＵ（Central  Processing  Unit）７４と、ＲＡＭ（Random  Access  Memory）７５と、ＲＯＭ（Read  Only  Memory）７６とを含む。さらに、制御装置３は、１つ以上の入出力インターフェイス７７と、補助記憶装置７８と、上記の構成要素間を相互に接続するバス７９を含む。
【００４５】
入力変換器７０は、入力チャンネルごとに補助変成器（図示せず）を有する。各補助変成器は、図１の各電気量検出器による検出信号を、後続する信号処理に適した電圧レベルの信号に変換する。
【００４６】
サンプルホールド回路７１は、入力変換器７０ごとに設けられる。サンプルホールド回路７１は、対応の入力変換器７０から受けた電気量を表す信号を規定のサンプリング周波数でサンプリングして保持する。
【００４７】
マルチプレクサ７２は、複数のサンプルホールド回路７１に保持された信号を順次選択する。Ａ／Ｄ変換器７３は、マルチプレクサ７２によって選択された信号をデジタル値に変換する。なお、複数のＡ／Ｄ変換器７３を設けることによって、複数の入力チャンネルの検出信号に対して並列的にＡ／Ｄ変換を実行するようにしてもよい。
【００４８】
ＣＰＵ７４は、制御装置３の全体を制御し、プログラムに従って演算処理を実行する。揮発性メモリとしてのＲＡＭ７５および不揮発性メモリとしてのＲＯＭ７６は、ＣＰＵ７４の主記憶として用いられる。ＲＯＭ７６は、プログラムおよび信号処理用の設定値などを収納する。補助記憶装置７８は、ＲＯＭ７６に比べて大容量の不揮発性メモリであり、プログラムおよび電気量検出値のデータなどを格納する。
【００４９】
入出力インターフェイス７７は、ＣＰＵ７４および外部装置の間で通信する際のインターフェイス回路である。
【００５０】
なお、図３の例とは異なり、制御装置３の少なくとも一部をＦＰＧＡ（Field  Programmable  Gate  Array）および、ＡＳＩＣ（Application  Specific  Integrated  Circuit）等の回路を用いて構成することも可能である。すなわち、図３に記載された各機能ブロックの機能は、図３に例示されたコンピュータをベースに構成することもできるし、その少なくとも一部をＦＰＧＡおよびＡＳＩＣなどの回路を用いて構成することができる。また、各機能ブロックの機能の少なくとも一部は、アナログ回路によって構成することも可能である。
【００５１】
図４は、図１に示された制御装置３の内部構成を説明する機能ブロック図である。制御装置３は、その制御機能の１つとして、各変換器セル７のスイッチング素子３１ｐ，３１ｎのオン、オフを制御する。
【００５２】
制御装置３は、Ｕ相基本制御部５０２Ｕと、Ｕ相上アーム制御部５０３ＵＰと、Ｕ相下アーム制御部５０３ＵＮと、Ｖ相基本制御部５０２Ｖと、Ｖ相上アーム制御部５０３ＶＰと、Ｖ相下アーム制御部５０３ＶＮと、Ｗ相基本制御部５０２Ｗと、Ｗ相上アーム制御部５０３ＷＰと、Ｗ相下アーム制御部５０３ＷＮと、循環電流指令値生成部５１０とを含む。
【００５３】
以下の説明では、Ｕ相基本制御部５０２Ｕ、Ｖ相基本制御部５０２Ｖ、および、Ｗ相基本制御部５０２Ｗを総称する場合または不特定のものを示す場合に、基本制御部５０２とも記載する。Ｕ相上アーム制御部５０３ＵＰ、Ｖ相上アーム制御部５０３ＶＰ、およびＷ相上アーム制御部５０３ＷＰを総称する場合または不特定のものを示す場合に、上アーム制御部５０３Ｐと記載する。Ｕ相下アーム制御部５０３ＵＮ、Ｖ相下アーム制御部５０３ＶＮ、およびＷ相下アーム制御部５０３ＷＮを総称する場合または不特定のものを示す場合に、下アーム制御部５０３Ｎとも記載する。上アーム制御部５０３Ｐおよび下アーム制御部５０３Ｎを総称してアーム制御部５０３と記載する。
【００５４】
基本制御部５０２の構成例は図６で説明し、アーム制御部５０３の構成例は図７で説明する。以下では、まず、循環電流指令値生成部５１０の構成例について説明する。循環電流指令値生成部５１０は、ｕ相の循環電流指令値Ｉｚｒｅｆｕ、ｖ相の循環電流指令値Ｉｚｒｅｆｖ、およびｗ相の循環電流指令値Ｉｚｒｅｆｗを生成する。以下の説明では、各相の循環電流指令値を総称する場合または不特定相の循環電流指令値を示す場合に、循環電流指令値Ｉｚｒｅｆと記載する。
【００５５】
図５は、図４の循環電流指令値生成部の詳細な構成例を示すブロック図である。図５を参照して、循環電流指令値生成部５１０は、電圧平均値生成部５１１と、グループ間電圧制御部５１５と、減算部５１４とを含む。
【００５６】
電圧平均値生成部５１１は、各変換器セル７から電圧検出器３３によって検出されたキャパシタ電圧Ｖｃを受ける。電圧平均値生成部５１１は、各変換器セル７のキャパシタ電圧Ｖｃから、電力変換器２の全ての変換器セル７のキャパシタ３２の蓄積エネルギの平均値を示す全電圧平均値Ｖｃａｌｌと、予め定められたグループ毎での変換器セル７のキャパシタ３２の蓄積エネルギの平均値であるグループ毎電圧平均値Ｖｃｇｒとを生成する。
【００５７】
たとえば、グループ毎電圧平均値Ｖｃｇｒは、レグ回路４ｕ（Ｕ相）、４ｖ（Ｖ相）、および、４ｗ（Ｗ相）のそれぞれに含まれる複数個（２×Ｎｅｃｌｌ個）の変換器セル７の蓄積エネルギの平均値を示すＵ相電圧平均値Ｖｃｇｕ、Ｖ相電圧平均値Ｖｃｇｖ、および、Ｗ相電圧平均値Ｖｃｇｗを含む。あるいは、グループ毎電圧平均値Ｖｃｇｒは、レグ回路４（Ｕ相，Ｖ相，Ｗ相）毎の電圧平均値に代えて、あるいはこれに加えて、各レグ回路４について上アーム５および下アーム６のそれぞれについて、各アームに含まれる複数個（Ｎｅｃｌｌ個）の変換器セル７の蓄積エネルギの平均値を示すグループ毎電圧平均値Ｖｃｇｒを含んでもよい。すなわち、グループ毎電圧平均値Ｖｃｇｒは、Ｕ相上アーム電圧平均値Ｖｃｇｕｐ、Ｕ相下アーム電圧平均値Ｖｃｇｕｎ、Ｖ相上アーム電圧平均値Ｖｃｇｖｐ、Ｖ相下アーム電圧平均値Ｖｃｇｖｎ、Ｗ相上アーム電圧平均値Ｖｃｇｗｐ、およびＷ相下アーム電圧平均値Ｖｃｇｗｎを含んでもよい。
【００５８】
グループ間電圧制御部５１５は、電圧平均値生成部５１１によって生成された相ごとのグループ毎電圧平均値Ｖｃｇｒに基づいて、グループ間（各相レグ回路間またはアーム間）での蓄積エネルギの不均衡を補償するための循環電流指令値Ｉｚｒｅｆを相ごとに生成する。すなわち、グループ間電圧制御部５１５は、Ｕ相循環電流指令値Ｉｚｒｅｆｕ、Ｖ相循環電流指令値Ｉｚｒｅｆｖ、およびＷ相循環電流指令値Ｉｚｒｅｆｗを生成する。
【００５９】
具体的に、減算部５１４は、全電圧平均値Ｖｃａｌｌからグループ毎電圧平均値Ｖｃｇｒを減算する。たとえば、Ｕ相循環電流指令値Ｉｚｒｅｆｕを生成する場合には、減算部５１４には、グループ毎電圧平均値Ｖｃｇｒとして、Ｕ相電圧平均値Ｖｃｇｕが入力され、さらにＵ相上アーム電圧平均値ＶｃｇｕｐおよびＵ相下アーム電圧平均値Ｖｃｇｕｎが入力されてもよい。グループ間電圧制御部５１５は、減算部５１４によって算出された、全電圧平均値Ｖｃａｌｌに対するＵ相電圧平均値Ｖｃｇｕの偏差に対して演算を施すことによって、ｕ相循環電流指令値Ｉｚｒｅｆｕを生成する。もしくは、グループ間電圧制御部５１５は、全電圧平均値Ｖｃａｌｌに対するＵ相電圧平均値Ｖｃｇｕの偏差、全電圧平均値Ｖｃａｌｌに対するＵ相上アーム電圧平均値Ｖｃｇｕｐの偏差、および全電圧平均値Ｖｃａｌｌに対するＵ相下アーム電圧平均値Ｖｃｇｕｎの偏差の各々に対して演算を施し、演算結果を加算することによってｕ相循環電流指令値Ｉｚｒｅｆｕを生成する。循環電流指令値Ｉｚｒｅｆは、グループ間（レグ回路間さらには相ごとのアーム間）で、変換器セル７のキャパシタ電圧Ｖｃのレベルを均一化して、グループ間での変換器セル７での蓄積エネルギの不均衡を解消するための循環電流値に相当する。
【００６０】
たとえば、グループ間電圧制御部５１５は、減算部５１４が算出した上記偏差に対して比例演算および積分演算を行うＰＩ制御器として構成することもできるし、さらに微分演算を行うＰＩＤ制御器として構成することもできる。あるいは、一般的にフィードバック制御に用いられる他の制御器の構成を用いて、グループ間電圧制御部５１５を構成することも可能である。
【００６１】
図６は、図４の各基本制御部５０２のさらに詳細な構成を示す図である。図６を参照して、基本制御部５０２は、アーム電圧指令生成部６０１と、キャパシタ電圧指令生成部６０２とを含む。
【００６２】
アーム電圧指令生成部６０１は、図１の上アーム５に含まれるＮｃｅｌｌ個の変換器セル７の電圧指令値ｋｒｅｆｐと、下アーム６に含まれるＮｃｅｌｌ個の変換器セル７の電圧指令値ｋｒｅｆｎとを生成する。アーム電圧指令生成部６０１は、生成した電圧指令値ｋｒｅｆｐを上アーム制御部５０３Ｐに出力し、生成した電圧指令値ｋｒｅｆｎを下アーム制御部５０３Ｎに出力する。以下の説明では、上アーム５のための電圧指令値ｋｒｅｆｐと下アーム６のための電圧指令値ｋｒｅｆｎとを総称して、電圧指令値ｋｒｅｆと記載する。
【００６３】
キャパシタ電圧指令生成部６０２は、上アーム５に含まれるＮｃｅｌｌ個の変換器セル７のキャパシタ３２のキャパシタ電圧指令値Ｖｃｒｅｆｐを生成する。キャパシタ電圧指令生成部６０２は、さらに、下アーム６に含まれるＮｃｅｌｌ個の変換器セル７のキャパシタ３２のキャパシタ電圧指令値Ｖｃｒｅｆｎを算出する。キャパシタ電圧指令生成部６０２は、生成した上アーム５のためのキャパシタ電圧指令値Ｖｃｒｅｆｐを上アーム制御部５０３Ｐに出力し、生成した下アーム６のためのキャパシタ電圧指令値Ｖｃｒｅｆｎを下アーム制御部５０３Ｎに出力する。
【００６４】
上アーム５のためのキャパシタ電圧指令値Ｖｃｒｅｆｐは、たとえば、上アームの変換器セル７のキャパシタ３２の平均電圧とし、下アーム６のためのキャパシタ電圧指令値Ｖｃｒｅｆｎは、たとえば、下アーム６の変換器セル７のキャパシタ３２の平均電圧とする。以下の説明では、上アーム５のためのキャパシタ電圧指令値Ｖｃｒｅｆｐと下アーム６のためのキャパシタ電圧指令値Ｖｃｒｅｆｎとを総称して、キャパシタ電圧指令値Ｖｃｒｅｆと記載する。
【００６５】
図６に示すように、より詳細には、アーム電圧指令生成部６０１は、交流電流制御部６０３と、直流電流制御部６０４と、循環電流制御部６０５と、指令分配部６０６と、放電制御部６０７とを備える。
【００６６】
交流電流制御部６０３は、検出された交流電流Ｉａｃと設定された交流電流指令値Ｉａｃｒｅｆとの偏差を０にするための交流制御指令値Ｖｃｒを算出する。もしくは、交流電流制御部６０３は、検出された交流電流Ｉａｃと放電制御部６０７によって変更された交流電流指令値Ｉａｃｒｅｆとの偏差を０にするための交流制御指令値Ｖｃｒを算出する。たとえば、交流電流制御部６０３は、上記偏差に対して比例演算および積分演算を行うＰＩ制御器として構成することもできるし、さらに微分演算を行うＰＩＤ制御器として構成することもできる。あるいは、一般的にフィードバック制御に用いられる他の制御器の構成を用いて交流電流制御部６０３を構成することも可能である。
【００６７】
直流電流制御部６０４は、設定された直流電圧指令値Ｖｄｃｒｅｆと設定された直流電流指令値Ｉｄｃｒｅｆとに基づいて、検出された直流電流Ｉｄｃと設定された直流電流指令値Ｉｄｃｒｅｆとの偏差を０にするための直流制御指令値Ｖｄｃｒを算出する。この際、直流電圧指令値Ｖｄｃｒｅｆは検出された直流電圧Ｖｄｃに基づいて演算されるものでもよい。
【００６８】
循環電流制御部６０５は、検出された循環電流Ｉｚを、設定された循環電流指令値Ｉｚｒｅｆまたは放電制御部６０７によって変更された循環電流指令値Ｉｚｒｅｆに追従制御するための、循環制御指令値Ｖｚｒを算出する。循環電流指令値Ｉｚｒｅｆの設定値は、たとえば、０に設定される。放電制御部６０７の動作については後述する。
【００６９】
指令分配部６０６は、交流制御指令値Ｖｃｒと、循環制御指令値Ｖｚｒと、直流制御指令値Ｖｄｃｒと、中性点電圧Ｖｓｎと、交流電圧Ｖｓｙｓとを受ける。電力変換器２の交流側が変圧器１３を介して交流回路１２に接続されているため、中性点電圧Ｖｓｎは、直流回路１４の直流電源の電圧により求めることができる。直流制御指令値Ｖｄｃｒは、直流出力制御により決定されても、一定値でもよい。
【００７０】
指令分配部６０６は、これらの入力に基づいて、上アーム、および下アームがそれぞれ出力分担する電圧を算出する。指令分配部６０６は、算出した電圧から上アーム、下アーム内のインダクタンス成分による電圧降下分をそれぞれ差し引くことによって、上アームのアーム電圧指令値ｋｒｅｆｐ、および下アームのアーム電圧指令値ｋｒｅｆｎを決定する。
【００７１】
決定された上アームのアーム電圧指令値ｋｒｅｆｐおよび下アームのアーム電圧指令値ｋｒｅｆｎは、交流電流Ｉａｃを交流電流指令値Ｉａｃｒｅｆに追従させ、循環電流Ｉｚを循環電流指令値Ｉｚｒｅｆに追従させ、直流電圧Ｖｄｃを直流電圧指令値Ｖｄｃｒｅｆに追従させるとともに、交流電圧Ｖｓｙｓをフィードフォワード制御する出力電圧指令である。
【００７２】
次に、放電制御部６０７の動作について説明する。放電制御部６０７には制御装置３の運転モードを表す信号ＯＭが入力される。ＭＭＣは、通常運転モード（第１の運転モードとも称する）において電力変換器２の損失を最小限にするために、循環電流Ｉｚの実効値を、電力変換器の運転を継続するために必要な最小の値となるように制御する。
【００７３】
一方、本実施の形態のＭＭＣは、放電運転モード（第２の運転モードとも称する）において、循環電流Ｉｚの実効値を通常制御の場合よりも多くなるように制御する。電力変換器２の内部には抵抗成分が存在するため、循環電流Ｉｚを流すことにより損失が増加する。これによって、各変換器セル７のキャパシタ３２の放電が促される。
【００７４】
具体的に、放電制御部６０７は、運転モードが通常運転モードから放電運転モードに切り替わると、循環電流Ｉｚの実効値が通常よりも多くなるように循環電流指令値Ｉｚｒｅｆを変更する。より具体的には、放電制御部６０７は、通常運転モードにおける循環電流指令値Ｉｚｒｅｆに放電制御出力値を加算補正する。
【００７５】
循環電流Ｉｚを意図的に流す際、電力変換器２が交流電力系統（交流回路１２）に連系されている場合は、系統電圧の周波数以外の周波数で循環電流Ｉｚを流す必要がある。電力系統から解列している場合は、循環電流はいずれの周波数用いても問題ない。なお、表皮効果による損失増加が見込まれるため、循環電流の周波数は高いほうが望ましい。
【００７６】
スイッチング素子３１が安全に動作できる範囲内で循環電流Ｉｚの実効値をできるだけ大きくしたほうが、各変換器セル７のキャパシタ３２の放電を早めることができる。スイッチング素子３１の安全動作のためにアーム電流Ｉａｒｍの上限値が決まるので、循環電流Ｉｚの振幅値または実効値をより大きく設定するためには、交流電流指令値Ｉａｃｒｅｆの振幅値または実効値を通常運転モードの場合よりも小さく設定するのが望ましい。したがって、放電制御部６０７は、放電運転モードにおいて、交流電流指令値Ｉａｃｒｅｆの振幅値または実効値を通常運転モードの場合よりも小さく設定する。より具体的には、放電制御部６０７は、交流電流指令値Ｉａｃｒｅｆに放電制御出力値を減算補正する。
【００７７】
なお、図６の場合と異なり、放電制御部６０７の機能を交流電流制御部６０３および循環電流制御部６０５の各々に含ませてもよい。この場合、制御装置３の運転モードを表す信号ＯＭは、交流電流制御部６０３および循環電流制御部６０５にそれぞれ入力される。
【００７８】
図７は、アーム制御部５０３の構成例を説明するブロック図である。図７を参照して、アーム制御部５０３は、Ｎｃｅｌｌ個の個別セル制御部２０２を含む。
【００７９】
個別セル制御部２０２は、対応する変換器セル７を個別に制御する。個別セル制御部２０２は、基本制御部５０２からアーム電圧指令値ｋｒｅｆ、アーム電流Ｉａｒｍ、および、キャパシタ電圧指令値Ｖｃｒｅｆを受ける。
【００８０】
個別セル制御部２０２は、対応する変換器セル７のゲート信号ｇａを生成して、対応する変換器セル７へ出力する。ゲート信号ｇａは、図２の（Ａ）の変換器セル７では、スイッチング素子３１ｐおよび３１ｎのオンオフを制御する信号である（ｎ＝２）。なお、変換器セル７が、図２の（Ｂ）のフルブリッジ構成である場合には、スイッチング素子３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２のそれぞれのゲート信号が生成される（ｎ＝４）。
【００８１】
一方で、各個別セル制御部２０２は、対応する変換器セル７の電圧検出器３３から、キャパシタ電圧Ｖｃの検出値を受信する。さらに、各変換器セル７の電圧検出器３３からのキャパシタ電圧Ｖｃの検出値は、基本制御部５０２に入力される。
【００８２】
［放電運転モードにおける電力変換器２の制御手順］
以下、放電運転モードにおける電力変換器２の制御手順について、これまでの説明を総括する。
【００８３】
図８は、通常運転モードから放電運転モードへの切り替えタイミングを説明するためのフローチャートである。初期状態において、制御装置３は、通常運転モードで運転中であるとする。
【００８４】
図８のフローチャート（Ａ）を参照して、制御装置３は、少なくとも１つのキャパシタ電圧Ｖｃが閾値Ｖｔｈを超えているとき（ステップＳ１００でＹＥＳ）、処理をステップＳ１１０に進める。ステップＳ１１０において、制御装置３は、運転モードを通常運転モードから放電運転モードへ切り替える。
【００８５】
図８のフローチャート（Ｂ）を参照して、制御装置３は、電力変換器２の停止指令を受けた場合に（ステップＳ２００でＹＥＳ）、処理をステップＳ２１０に進める。ステップＳ２１０において、制御装置３は、運転モードを通常運転モードから放電運転モードへ切り替える。
【００８６】
図９は、放電運転モードにおける図６の循環電流制御部、放電制御部、および交流電流制御部の動作を説明するためのフローチャートである。
【００８７】
図６および図９を参照して、図９ステップＳ３００において、通常運転モードの場合、交流電流制御部６０３は、検出された交流電流Ｉａｃと通常運転モードにおける交流電流指令値Ｉａｃｒｅｆとの偏差に基づいて、交流制御指令値Ｖｃｒを生成する。また、循環制御指令値Ｖｚｒは、検出された循環電流Ｉｚと、図５を参照して説明した通常運転モードにおける循環電流指令値Ｉｚｒｅｆとの偏差に基づいて、循環制御指令値Ｖｚｒを生成する。通常運転モードが継続される場合（ステップＳ３１０でＮＯ）、上記のステップＳ３００が繰り返される。
【００８８】
通常運転モードから放電運転モードに切り替わると（ステップＳ３１０でＹＥＳ）、制御装置３は、処理をステップＳ３２０およびステップＳ３３０に進める。ステップＳ３２０およびＳ３３０は、どちらを先に実行してもよいし、並行して実行してもよい。
【００８９】
ステップＳ３２０において、交流電流制御部６０３は、交流電流指令値Ｉａｃｒｅｆの実効値または振幅値を通常運転モードの場合よりも小さく設定して、交流制御指令値Ｖｃｒを計算する。
【００９０】
ステップＳ３３０において、循環電流制御部６０５は、循環電流指令値Ｉｚｒｅｆの実効値または振幅値を通常運転モードの場合よりも大きく設定して、循環制御指令値Ｖｚｒを計算する。もしくは、循環電流制御部６０５は、循環電流指令値Ｉｚｒｅｆを変更せずに、循環電流Ｉｚの実効値または振幅値が通常運転モードの場合よりも大きくなるように、循環制御指令値Ｖｚｒを変更してもよい。
【００９１】
放電運転モードが継続される場合（ステップＳ３４０でＮＯ）、上記のステップＳ３２０およびステップＳ３３０が繰り返される。制御装置３は、放電運転モードから通常運転モードに切り替える場合、処理をステップＳ３００に戻す。
【００９２】
［実施の形態１の効果］
通常のＭＭＣの制御では、電力変換器２の損失を最小限にするために、循環電流Ｉｚの実効値または振幅値は、電力変換器２の運転を継続するために必要な最小の値になるように制御される。
【００９３】
実施の形態１の電力変換装置１の場合には、制御装置３は、運転モードが通常運転モードから放電運転モードに切り替わると、通常運転モードの場合よりも循環電流Ｉｚの実効値または振幅値が大きくなるように電力変換器２を制御する。電力変換器２の内部には、抵抗成分が存在するために、循環電流Ｉｚを流すことにより損失が増加し、これにより各変換器セル７のキャパシタ３２の放電を促すことができる。
【００９４】
具体的に、放電制御部６０７は、放電運転モードにおいて、循環電流Ｉｚの実効値または振幅値が通常運転モードの場合よりも大きくなるように、循環電流指令値Ｉｚｒｅｆまたは循環制御指令値Ｖｚｒを補正する。より具体的には、放電制御部６０７は、循環電流指令値Ｉｚｒｅｆに放電制御出力を加算補正する。
【００９５】
循環電流Ｉｚを意図的に流す際、電力変換器２が交流電力系統（交流回路１２）に連系されている場合は、系統電圧の周波数以外の周波数で循環電流Ｉｚを流す必要がある。電力変換器２が交流電力系統（交流回路１２）から解列している場合は、循環電流Ｉｚの周波数はいずれの周波数用いても問題ない。なお、表皮効果による損失増加が見込まれるため、循環電流Ｉｚの周波数は高いほうが望ましい。
【００９６】
実施の形態２．
実施の形態２では、安全運転領域（ＳＯＡ：Safety  Operating  Area）の範囲内で、できるだけ循環電流Ｉｚの実効値または振幅値を大きくするように、電力変換器２を制御する。これにより、各変換器セル７のキャパシタ３２の放電を早めることができる。ここで、ＳＯＡとは、変換器セル７のスイッチング素子３１として用いられている半導体素子が安全にスイッチングを行うことができる電圧と電流の範囲をいう。
【００９７】
なお、実施の形態２の電力変換装置１のハードウェア構成および制御装置３の機能的構成は実施の形態１の場合と同様であるので説明を繰り返さない。
【００９８】
［実施の形態２の電力変換装置における放電制御の特徴］
図１０は、ＩＧＢＴまたはＭＯＳＦＥＴのＳＯＡの一例を概念的に示す図である。図１０の縦軸はコレクタ電流Ｉｃを示し、図１０の横軸はコレクタエミッタ電圧Ｖｃｅを示す。コレクタ電流Ｉｃは各アームを流れるアーム電流Ｉａｒｍに対応し、コレクタエミッタ電圧Ｖｃｅは各変換器セル７のキャパシタ電圧Ｖｃに対応する。
【００９９】
図１０に示すように、コレクタエミッタ電圧Ｖｃｅが０からＶ２までの間は、コレクタ電流Ｉｃの上限値は一定値Ｉｍａｘである。コレクタエミッタ電圧ＶｃｅがＶ２からＶｍａｘまでの間は、コレクタエミッタ電圧Ｖｃｅが増加するほど許容されるコレクタ電流Ｉｃは小さくなる。このように、コレクタエミッタ電圧Ｖｃｅに応じてコレクタ電流Ｉｃの上限値は変化する。
【０１００】
したがって、キャパシタ電圧Ｖｃに応じて、アーム電流Ｉａｒｍのピーク値がＳＯＡの上限値に一致するように循環電流Ｉｚの実効値または振幅値の大きさを決定することによって、循環電流Ｉｚの大きさをできるだけ増やすことができる。また、アーム電流Ｉａｒｍは、交流電流Ｉａｃと直流電流Ｉｄｃと循環電流Ｉｚとの和によって決まるので、循環電流Ｉｚの振幅値または実効値をより大きく設定するためには、交流電流指令値Ｉａｃｒｅｆの振幅値または実効値を通常運転モードの場合よりも小さく設定するのが望ましい。
【０１０１】
具体的に図１０の場合には、キャパシタ電圧Ｖｃの値Ｖ１が過大であったとする。このときのアーム電流Ｉａｒｍの上限値はＩ１であるので、アーム電流Ｉａｒｍのピーク値がＩ１に一致するように、循環電流Ｉｚの振幅値または実効値を定める。その後、キャパシタ３２の放電によりキャパシタ電圧Ｖｃが低下するにつれて、アーム電流Ｉａｒｍの上限値は増加する。したがって、キャパシタ電圧Ｖｃの大きさに応じて循環電流Ｉｚの実効値または振幅値を増やすようにする。これにより、安全にかつ高速にキャパシタ３２を放電することができる。なお、キャパシタ電圧ＶｃがＶ２以下の場合には、ＳＯＡの上限値はＩｍａｘで一定になる。したがって、循環電流制御部６０５は、アーム電流Ｉａｒｍのピーク値がＳＯＡの上限値Ｉｍａｘに一致するように、循環電流Ｉｚの実効値または振幅値を決定する。
【０１０２】
［放電運転モードにおける電力変換器２の制御手順］
図１１は、実施の形態２の電力変換装置において、放電運転モードにおける循環電流制御部、放電制御部、および交流電流制御部の動作を説明するためのフローチャートである。図１１のフローチャートは、ステップＳ３３０がステップＳ３３０Ａに変更された点で図９のフローチャートと異なる。図１１のその他のステップは図９の場合と同様であるので、同一または相当するステップには同一の参照符号を付して説明を繰り返さない。
【０１０３】
図１１のステップＳ３３０Ａにおいて、循環電流制御部６０５は、キャパシタ電圧Ｖｃの低下に応じてアーム電流Ｉａｒｍのピーク値がＳＯＡの上限値に等しくなるように、循環電流指令値Ｉｚｒｅｆの実効値または振幅値を決定する。もしくは、循環電流制御部６０５は、循環電流指令値Ｉｚｒｅｆを変更せずに、キャパシタ電圧Ｖｃの低下に応じてアーム電流Ｉａｒｍのピーク値がＳＯＡの上限値に等しくなるように、循環制御指令値Ｖｚｒを変更してもよい。
【０１０４】
［実施の形態２の効果］
以上のとおり、実施の形態２の電力変換装置１によれば、制御装置３は、放電運転モードにおいて、ＳＯＡの範囲内でできるだけ循環電流Ｉｚの実効値または振幅値を大きくするように電力変換器２を制御する。これによって、各変換器セル７のスイッチング素子３１を破損させることなく、最速でキャパシタ３２の放電を行うことができる。
【０１０５】
実施の形態３．
実施の形態３の電力変換装置１では、放電運転モードにおいて、パルス幅制御におけるキャリア周波数を増大させる。これによってスイッチング素子３１のスイッチング損失を増大させることができるので、キャパシタ３２の放電を早めることができる。
【０１０６】
以下では、まず、図７の個別セル制御部２０２のより詳細な構成と、パルス幅制御について説明した後、実施の形態３の電力変換装置１における放電運転モードの特徴について説明する。なお、実施の形態３の電力変換装置１のハードウェア構成および制御装置３の機能的構成は実施の形態１の場合と同様であるので説明を繰り返さない。なお、実施の形態３は、実施の形態２と組み合わせることができる。
【０１０７】
図１２は、図７に示された個別セル制御部２０２の構成例を示すブロック図である。
図１２を参照して、個別セル制御部２０２は、キャリア発生器２０３と、個別電圧制御部２０５と、加算器２０６と、ゲート信号生成部２０７とを備える。
【０１０８】
キャリア発生器２０３は、位相シフトＰＷＭ（Pulse  Width  Modulation）制御で用いられる、ある定められた周波数（すなわち、キャリア周波数）を有するキャリア信号ＣＳを生成する。位相シフトＰＷＭ制御とは、同一アーム（上アーム５または下アーム６）を構成する複数（Ｎｃｅｌｌ個）の変換器セル７のそれぞれに対して出力されるＰＷＭ信号のタイミングを相互にずらすものである。これによって、各変換器セル７の出力電圧の合成電圧に含まれる高調波成分が削減されることが知られている。
【０１０９】
キャリア発生器２０３は、基本制御部５０２から受信した共通の基準位相θｉおよびキャリア周波数ｆｃに基づいて、上記Ｎｃｅｌｌ個の変換器セル７の間で相互に位相のずれたキャリア信号ＣＳを生成する。
【０１１０】
個別電圧制御部２０５には、キャパシタ電圧指令値Ｖｃｒｅｆと、対応する変換器セル７のキャパシタ電圧Ｖｃと、対応する変換器セル７が属するアームのアーム電流Ｉａｒｍの検出値とを受ける。キャパシタ電圧指令値Ｖｃｒｅｆは、電力変換器２の全体のキャパシタ電圧Ｖｃの平均値に設定されてもよいし、同一アームに含まれるＮｃｅｌｌ個の変換器セル７のキャパシタ電圧の平均値に設定されてもよい。
【０１１１】
個別電圧制御部２０５は、キャパシタ電圧指令値Ｖｃｒｅｆに対するキャパシタ電圧Ｖｃの偏差に演算を施して、個別電圧制御のための制御出力ｄｋｒｅｆを算出する。個別電圧制御部２０５についても、ＰＩ制御またはＰＩＤ制御等を実行する制御器によって構成することが可能である。また、上記制御器による演算値に対して、アーム電流Ｉａｒｍの極性に応じて、「＋１」または「−１」を乗算することによって、上記偏差を解消する方向にキャパシタ３２を充放電するための制御出力ｄｋｒｅｆが算出される。もしくは、上記制御器による演算値に対して、アーム電流Ｉａｒｍを乗算することによって、上記偏差を解消する方向にキャパシタ３２を充放電するための制御出力ｄｋｒｅｆを算出してもよい。
【０１１２】
加算器２０６は、基本制御部５０２からのアーム電圧指令値ｋｒｅｆと、個別電圧制御部２０５の制御出力ｄｋｒｅｆとを加算することによって、セル電圧指令値ｋｒｅｆｃを出力する。
【０１１３】
ゲート信号生成部２０７は、キャリア発生器２０３からのキャリア信号ＣＳによって、セル電圧指令値ｋｒｅｆｃをＰＷＭ変調することでゲート信号ｇａを生成する。
【０１１４】
図１３は、図１２に示されたゲート信号生成部によるＰＷＭ変調制御を説明するための概念的な波形図である。なお、図１３に示された信号波形は説明のために誇張したものであり、実際の信号波形をそのまま示したものではない。
【０１１５】
図１３を参照して、セル電圧指令値ｋｒｅｆｃは、代表的には三角波で構成されるキャリア信号ＣＳと、電圧比較される。セル電圧指令値ｋｒｅｆｃの電圧が、キャリア信号ＣＳの電圧よりも高いときには、ＰＷＭ変調信号Ｓｐｗｍはハイレベル（Ｈレベル）に設定される。反対に、キャリア信号ＣＳの電圧がセル電圧指令値ｋｒｅｆｃの電圧よりも高いときには、ＰＷＭ変調信号Ｓｐｗｍはローレベル（Ｌレベル）に設定される。
【０１１６】
たとえば、ＰＷＭ変調信号ＳｐｗｍのＨレベル期間では、図２（Ａ）の変換器セル７において、スイッチング素子３１ｐをオンする一方で、スイッチング素子３１ｎをオフするようにゲート信号ｇａ（ｎ＝２）が生成される。反対に、ＰＷＭ変調信号ＳｐｗｍのＬレベル期間では、スイッチング素子３１ｎをオンする一方で、スイッチング素子３１ｐをオフするようにゲート信号ｇａ（ｎ＝２）が生成される。
【０１１７】
ゲート信号ｇａとして、変換器セル７のスイッチング素子３１ｐ、３１ｎのゲートドライバ（図示せず）に送出されることによって、変換器セル７のスイッチング素子３１ｐ、３１ｎがオンオフ制御される。
【０１１８】
セル電圧指令値ｋｒｅｆｃは、制御出力ｄｋｒｅｆによって修正された、正弦波電圧に相当する。したがって、制御装置３では、当該正弦波電圧（アーム電圧指令値ｋｒｅｆ）の振幅（または、実効値）と、キャリア信号ＣＳの振幅から、ＰＷＭ変調での変調率指令値を公知の手法によって算出することが可能である。
【０１１９】
［放電運転モードにおける電力変換器２の制御手順］
図１４は、実施の形態３の電力変換器におけるキャリア周波数の設定について説明するためのフローチャートである。初期状態において、制御装置３は通常運転モードであるとする。
【０１２０】
制御装置３は、通常運転モードから放電運転モードに切り替える場合に（ステップＳ４００でＹＥＳ）、処理をステップＳ４１０に進める。ステップＳ４１０において、制御装置３は、キャリア周波数ｆｃを通常運転モードの場合よりも大きく設定する。スイッチング素子３１の動作温度の上限値によって決まる限界周波数までキャリア周波数ｆｃを大きくしたほうが、スイッチング素子３１の損失が増大させることできるので、キャパシタ３２の放電を早めることができる。
【０１２１】
放電運転モードが維持される場合には（ステップＳ４１０でＮＯ）、上記のステップＳ４１０が継続される。一方、放電運転モードから通常運転モードに切り替える場合には（ステップＳ４１０でＹＥＳ）、次のステップＳ４３０において、制御装置３はキャリア周波数ｆｃを元の通常運転モードの設定値に戻す。
【０１２２】
［実施の形態３の効果］
以上のとおり、実施の形態３の電力変換装置１によれば、制御装置３は、放電運転モードにおいて、位相シフトＰＷＭ制御におけるキャリア周波数ｆｃを通常運転モードの場合より大きな値に設定する。これによって、変換器セル７のスイッチング素子３１におけるスイッチング損失を増大させることができるので、キャパシタ３２の放電を早めることができる。
【０１２３】
実施の形態４．
実施の形態４の電力変換装置１では、アクティブゲートドライブを用いることによって、放電運転モードにおけるスイッチング素子３１の損失を増大させる。これによって、キャパシタ３２の放電を早めることができる。以下、図面を参照して具体的に説明する。なお、実施の形態４は、実施の形態２，３のいずれとも組み合わせることができる。
【０１２４】
［アクティブゲートドライブの構成例］
図１５は、実施の形態４の電力変換装置において、電力変換器を構成する変換器セルの構成例を示す回路図である。実施の形態４の場合には、変換器セル７は、スイッチング素子３１のアクティブゲートドライブが可能なゲートドライバを備える。
【０１２５】
具体的に、図１５の回路図（Ａ）は、制御信号ａｃｔに応じて抵抗値が可変のゲート抵抗器３４ｐ，３４ｎをさらに備える点で図２の回路図（Ａ）と異なる。同様に、図１５の回路図（Ｂ）は、制御信号ａｃｔに応じて抵抗値が可変のゲート抵抗器３４ｐ１，３４ｐ２，３４ｎ１，３４ｎ２をさらに備える点で図２の回路図（Ｂ）と異なる。図１５のその他の点は図２の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
【０１２６】
図１５において、ゲート抵抗器３４ｐ，３４ｎおよびゲート抵抗器３４ｐ１，３４ｐ２，３４ｎ１，３４ｎ２を総称する場合または不特定のものを示す場合には、ゲート抵抗器３４と記載する。図１５では、ゲート抵抗器３４として可変抵抗器が設けられているが、ゲート抵抗器３４は、複数の抵抗器の接続を切り替えることによって抵抗値を変更するように構成されていてもよい。
【０１２７】
図１６は、実施の形態４の電力変換装置において、個別セル制御部の構成例を示すブロック図である。図１６の個別セル制御部２０２は、ゲートドライブ制御部２０８をさらに含む点で図１２の個別セル制御部２０２と異なる。図１６のその他の点は図１２の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
【０１２８】
図１５および図１６を参照して、個別セル制御部２０２のゲートドライブ制御部２０８は、制御装置３の運転モードが通常運転モードから放電運転モードに切り替わった場合に、制御信号ａｃｔを活性化させる。これにより、ゲートドライブ制御部２０８は、対応する変換器セル７のゲート抵抗値を増大させる。この結果、変換器セル７のスイッチング素子３１のスイッチング時間が増大するためにスイッチング損失が増大するので、キャパシタ３２の放電を早めることができる。
【０１２９】
なお、スイッチング素子３１のスイッチング損失を変更するものであれば、アクティブゲートドライブの手法はゲート抵抗を変更する方式には限定されない。たとえば、ゲート抵抗値を増大させる以外の方法でスイッチング時間を増加させてもよい。
【０１３０】
［放電運転モードにおける電力変換器２の制御手順］
図１７は、実施の形態４の電力変換器におけるゲート抵抗の設定について説明するためのフローチャートである。初期状態において、制御装置３は通常運転モードであるとする。
【０１３１】
制御装置３は、通常運転モードから放電運転モードに切り替える場合に（ステップＳ５００でＹＥＳ）、処理をステップＳ５１０に進める。ステップＳ５１０において、制御装置３は、各変換器セル７のスイッチング素子３１に対応して設けられたゲート抵抗器３４の抵抗値を通常運転モードの場合よりも大きく設定する。
【０１３２】
放電運転モードが維持される場合には（ステップＳ５１０でＮＯ）、上記のステップＳ５１０が継続される。一方、放電運転モードから通常運転モードに切り替える場合には（ステップＳ５１０でＹＥＳ）、次のステップＳ５３０において、制御装置３はゲート抵抗値を元の通常運転モードの設定値に戻す。
【０１３３】
［実施の形態４の効果］
以上のとおり、実施の形態４の電力変換装置１によれば、制御装置３は、放電運転モードにおいて、アクティブゲートドライブを用いることにより、スイッチング素子３１の損失を通常運転モードの場合よりも増大させるように各変換器セル７を制御する。これにより、キャパシタ３２の放電を早めることができる。
【０１３４】
実施の形態５．
ＭＭＣでは、起動時の充電電流を抑制するために、電力変換器２と交流系統との間に充電抵抗器を設けることが一般的である。実施の形態５の電力変換装置１では、充電抵抗器を各アームに設けることにより、放電運転モードにおいて流す循環電流Ｉｚによる損失を増大させる。以下、図面を参照して詳しく説明する。なお、実施の形態５は、実施の形態２〜４のいずれとも組み合わせることができる。
【０１３５】
［電力変換器２および制御装置３の構成］
図１８は、実施の形態５の電力変換装置１における電力変換装置の概略構成図である。
【０１３６】
図１８の各上アーム５は、複数の変換器セル７およびリアクトル８Ａと直列に設けられた充電抵抗器１８Ａと、充電抵抗器１８Ａと並列に接続されたバイパススイッチ１５Ａとをさらに含む点で図２の各上アーム５と異なる。同様に、図１８の各下アーム６は、複数の変換器セル７およびリアクトル８Ｂと直列に設けられた充電抵抗器１８Ｂと、充電抵抗器１８Ｂと並列に接続されたバイパススイッチ１５Ｂとをさらに含む点で図２の各下アーム６と異なる。
【０１３７】
充電抵抗器１８Ａ，１８Ｂを総称する場合または不特定のものを示す場合に充電抵抗器１８と記載する。また、バイパススイッチ１５Ａ，１５Ｂを総称する場合または不特定のものを示す場合にバイパススイッチ１５と記載する。図１８のその他の点は図１の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
【０１３８】
図１９は、実施の形態５の電力変換装置１における制御装置３の内部構成を説明する機能ブロック図である。図１９の制御装置３は、バイパススイッチ１５を制御するための充電抵抗制御部５０４をさらに含む点で図４の制御装置３と異なる。図１９のその他の点は図４の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
【０１３９】
充電抵抗制御部５０４は、通常運転モードではバイパススイッチ１５を閉状態に制御する。これによって、アーム電流Ｉａｒｍはバイパスされるので充電抵抗器１８による電力変換器２の損失増大を防止できる。充電抵抗制御部５０４は、放電運転モードにおいて、バイパススイッチ１５を開放する。これにより、アーム電流Ｉａｒｍが充電抵抗器１８を流れるので、電力変換器２の損失を増大させることができる。
【０１４０】
［充電抵抗制御部の動作手順］
図２０は、充電抵抗制御部の動作を説明するフローチャートである。図２０のフローチャート（Ａ）は、電力変換器２の起動時の充電抵抗制御部５０４の動作を示し、図２０のフローチャート（Ｂ）は、放電運転モードにおける充電抵抗制御部５０４の動作を示す。
【０１４１】
図２０の（Ａ）を参照して、初期状態において電力変換器２は停止状態であるとする。制御装置３は、電力変換器２の起動指令を受けると（ステップＳ６００でＹＥＳ）、処理をステップＳ６１０に進める。ステップＳ６１０において、制御装置３の充電抵抗制御部５０４は、各バイパススイッチ１５を開放させる。これによって、各変換器セル７のキャパシタ３２の充電電流が抑制される。
【０１４２】
制御装置３は、電圧検出器３３によって検出されるキャパシタ電圧Ｖｃが基準値に達すると、キャパシタ３２の充電は完了したと判断する（ステップＳ６２０でＹＥＳ）。この場合、次のステップＳ６３０において、制御装置３の充電抵抗制御部５０４は、各バイパススイッチ１５を閉状態にする。
【０１４３】
図２０の（Ｂ）を参照して、初期状態において制御装置３は通常運転モードであり、各バイパススイッチ１５は閉状態であるとする。
【０１４４】
制御装置３は、通常運転モードから放電運転モードに切り替える場合に（ステップＳ７００でＹＥＳ）、処理をステップＳ７１０に進める。ステップＳ７１０において、制御装置３の充電抵抗制御部５０４は、各バイパススイッチ１５を開放させる。これによって、アーム電流Ｉａｒｍが充電抵抗器１８を流れて電力変換器２の損失が増大するので、キャパシタ３２の放電を早めることができる。
【０１４５】
制御装置３は、放電運転モードから通常運転モードに切り替える場合に（ステップＳ７２０でＹＥＳ）、処理をステップＳ７３０に進める。ステップＳ７３０において、制御装置３の充電抵抗制御部５０４は、各バイパススイッチ１５を閉状態にする。
【０１４６】
［実施の形態５の効果］
以上のとおり、実施の形態５の電力変換装置１によれば、各アームに設けられた充電抵抗器１８を利用して放電運転モード時に循環電流Ｉｚによる損失を増大させる。これによって、放電運転モードにおけるキャパシタ３２の放電を早めることができる。
【０１４７】
今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この出願の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１４８】
１  電力変換装置、２  電力変換器、３  制御装置、４  レグ回路、５  上アーム、６  下アーム、７  変換器セル、８Ａ，８Ｂ  リアクトル、９Ａ，９Ｂ  アーム電流検出器、１０  交流電圧検出器、１１Ａ，１１Ｂ  直流電圧検出器、１２  交流回路、１３  変圧器、１４  直流回路、１５  バイパススイッチ、１６  交流電流検出器、１７  直流電流検出器、１８  充電抵抗器、１９  交流遮断器、２３Ａ，２３Ｂ  直流遮断器、３１  スイッチング素子、３２  キャパシタ（蓄電素子）、３３  電圧検出器、３４  ゲート抵抗器、７４  ＣＰＵ、７５  ＲＡＭ、７６  ＲＯＭ、７８  補助記憶装置、２０２  個別セル制御部、２０３  キャリア発生器、２０５  個別電圧制御部、２０６  加算器、２０７  ゲート信号生成部、２０８  ゲートドライブ制御部、５０２  基本制御部、５０３  アーム制御部、５０４  充電抵抗制御部、６０１  アーム電圧指令生成部、６０２  キャパシタ電圧指令生成部、６０３  交流電流制御部、６０４  直流電流制御部、６０５  循環電流制御部、６０６  指令分配部、６０７  放電制御部、Ｉａｃｒｅｆ  交流電流指令値、Ｉａｃ  交流電流、Ｉａｒｍ  アーム電流、Ｉｄｃ  直流電流、Ｉｄｃｒｅｆ  直流電流指令値、Ｉｚ  循環電流、Ｉｚｒｅｆ  循環電流指令値、Ｎｎ  低電位側直流端子、Ｎｐ  高電位側直流端子、Ｎｕ，Ｎｖ，Ｎｗ  交流入力端子、Ｐ１，Ｐ２  入出力端子、Ｖｓｙｓｕ，Ｖｓｙｓｖ，Ｖｓｙｓｗ  交流電圧、Ｖｃ  キャパシタ電圧、Ｖｃｒ  交流制御指令値、Ｖｃｒｅｆ，Ｖｃｒｅｆｎ，Ｖｃｒｅｆｐ  キャパシタ電圧指令値、Ｖｄｃ  直流電圧、Ｖｄｃｒｅｆ  直流電圧指令値、Ｖｄｃｒ  直流制御指令値、Ｖｚｒ  循環制御指令値、ｆｃ  キャリア周波数、ｇａ  ゲート信号。
【要約】
電力変換装置（１）は、互いにカスケード接続された複数の変換器セル（７）を有するアーム（５，６）を複数含む電力変換器（２）を備える。制御装置（３）は、電力変換器（２）と交流回路（１２）との間を流れる交流電流（Ｉａｃ）を制御する交流電流制御部（６０３）と、電力変換器（２）のアーム間を流れる循環電流（Ｉｚ）を制御する循環電流制御部（６０４）とを含む。交流電流制御部（６０３）は、変換器セル（７）の蓄電素子（３２）の電圧を放電させる放電運転モードの場合に、通常運転モードの場合よりも交流電流（Ｉａｃ）の実効値または振幅値を減少させる。循環電流制御部（６０５）は、放電運転モードの場合に、通常運転モードの場合よりも循環電流（Ｉｚ）の実効値または振幅値を増加させる。【図１】
0006899987.tif 000002
【図２】
0006899987.tif 000003
【図３】
0006899987.tif 000004
【図４】
0006899987.tif 000005
【図５】
0006899987.tif 000006
【図６】
0006899987.tif 000007
【図７】
0006899987.tif 000008
【図８】
0006899987.tif 000009
【図９】
0006899987.tif 000010
【図１０】
0006899987.tif 000011
【図１１】
0006899987.tif 000012
【図１２】
0006899987.tif 000013
【図１３】
0006899987.tif 000014
【図１４】
0006899987.tif 000015
【図１５】
0006899987.tif 000016
【図１６】
0006899987.tif 000017
【図１７】
0006899987.tif 000018
【図１８】
0006899987.tif 000019
【図１９】
0006899987.tif 000020
【図２０】
0006899987.tif 000021