(57)【特許請求の範囲】
【請求項１】
半導体装置であって、
その少なくとも部分がある導電型のドーパントでドープされたシリコン基板層であって、表面不活性化されたシリコン基板層と；
前記シリコン基板層より上に形成された第１の絶縁体層であって、前記第１の絶縁体層と前記シリコン基板層の前記ドーパントとは反対の電荷を有する、前記第１の絶縁体層と；
を備え、
前記第１の絶縁体層の静電荷は、前記第１の絶縁体層と前記シリコン基板層との間の界面に空乏領域が形成されることを生じさせ、
前記第１の絶縁体層は、該第１の絶縁体層の前記静電荷と前記シリコン基板層の性質に基づいて定まる厚さを有する、
半導体装置。
【請求項２】
集積型受動デバイスを備える、請求項１に記載の半導体装置。
【請求項３】
第１の金属層を更に備え、
前記第１の絶縁体層は前記シリコン基板層と前記第１の金属層との間に配置される、
請求項１または２に記載の半導体装置。
【請求項４】
第２の絶縁体層および第２の金属層を更に備え、
前記第２の金属層は前記第１の金属層より上に配置され、前記第２の絶縁体層は前記第１の金属層と前記第２の金属層との間に配置される、
請求項３に記載の半導体装置。
【請求項５】
第３の絶縁体層および第３の金属層をさらに備え、
前記第３の金属層は前記第２の金属層より上に配置され、前記第３の絶縁体層の少なくとも一部分が前記第２の金属層と前記第３の金属層との間に配置される、
請求項４に記載の半導体装置。
【請求項６】
少なくとも１つの金属層の表面上に延びる少なくとも１つのバリア層をさらに備える、請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
前記第１の絶縁体層は、原子層堆積成長された酸化アルミニウム層、またはプラズマ強化化学気相堆積層を備える、請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
前記第１の絶縁体層は、前記シリコン基板層より上に配置された原子層堆積成長された負静電荷酸化アルミニウム層を備え、前記シリコン基板層の前記ドーパントがｐ型である、請求項１〜７のいずれか一項に記載の半導体装置。
【請求項９】
前記第３の絶縁体層より上に配置され、前記第３の金属層の要素を少なくとも部分的に被うように、かつ前記第３の金属層の要素間で水平方向に延びるように構成された第４の絶縁体層をさらに備える、請求項５に記載の半導体装置。
【請求項１０】
前記第４の絶縁体層を通して、前記第１の金属層，前記第２の金属層，前記第３の金属層のいずれかへ接続され、前記半導体装置への外部接続を提供するように構成された少なくとも１つの導電パッドをさらに備える、請求項９に記載の半導体装置。
【請求項１１】
半導体装置を製造する方法であって、
第１の導電型のドーパントを備えるシリコン基板層であって、表面不活性化されたシリコン基板層を提供することと；
前記シリコン基板層上に第１の絶縁体層を堆積することであって、前記第１の絶縁体層の静電荷が、前記第１の導電型とは反対の、第２の導電型である、前記堆積することと；
前記第１の絶縁体層より上に少なくとも１つの金属層を形成することと；
を含み、
前記第１の絶縁体層の静電荷は、前記第１の絶縁体層と前記シリコン基板層との間の界面に空乏領域が形成されることを生じさせ、
前記第１の絶縁体層は、該第１の絶縁体層の前記静電荷と前記シリコン基板層の性質に基づいて定まる厚さを有する、
方法。
【請求項１２】
前記少なくとも１つの金属層と接続してバリア層を堆積することをさらに含む、請求項１１に記載の方法。
【請求項１３】
前記第１の絶縁体層より上に少なくとも２つの金属層を形成することと；
集積型受動デバイス要素を提供するためにさらなる絶縁体層を堆積することであって、少なくとも１つの絶縁体層の少なくとも一部分が前記少なくとも２つの金属層間に配置される、前記堆積することと；
をさらに含む、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、一般に、半導体装置に関する。特に、限定されるものではないが、本出願は、表面不活性化されたシリコン基板に関する。特に、限定されるものではないが、本出願は、集積型受動デバイス（ＩＰＤ：Ｉｎｔｅｇｒａｔｅｄ  ｐａｓｓｉｖｅ  ｄｅｖｉｃｅ）の無線周波数性能に関する。
【背景】
【０００２】
このセクションは、本明細書に記載される任意の技術を入れることなく現行の技術を表す有用な背景情報を示す。
【０００３】
受動部品は、無線周波数（ＲＦ：ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ）用途など、基本的にすべての電子モジュールおよびシステムに用いられる。１つの動向は、できるだけ多くの受動部品を半導体集積回路（ＩＣ：ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）チップへ集積化することであり、他の動向は、できるだけ多量の外部個別受動部品をプリント回路基板（ＰＣＢ：ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ）および他の技術モジュール中に用いることである。実用化は、ときには中間にある。ＩＣ技術は、高集積化密度を許容するが、他方では表面積にかなり費用がかかり、大面積受動部品のＲＦ性能が低抵抗率基板に起因してむしろ低い。特に、インダクタは、性能が低く、それらの大きいサイズゆえにＩＣ技術で実現するには費用がかかる。他方、個別受動部品は、高性能を有するが、典型的にサイズが大きく、モジュールへのアセンブリを必要とする。
【０００４】
集積型受動デバイス（ＩＰＤ）技術は、高線質係数（Ｑ）の受動部品を低損失基板中で実現するための代わりの方法である。大部分の受動部品をＩＰＤへ組み合わせて、次にＩＰＤベースのモジュールをシステムへ集積化すると、高性能、高集積化密度およびより低いアセンブリコストが可能になる。特に、バラン、カプラ、フィルタ、ＬＣ共振子および整合回路など、高Ｑインダクタを必要とするＲＦフロントエンドモジュールおよび部品は、ＩＰＤへ集積化することが有益である。
【０００５】
高抵抗率シリコン基板を利用したＲＦ用途のための既知の解決法、特に、集積型受動デバイス（ＩＰＤ）技術は、比較的高いＲＦ損失を示した。
【０００６】
本発明の目的は、例えば、現行の技術の上記の問題を軽減する方法および装置を提供することである。
【摘要】
【０００７】
本発明の例の様々な側面が請求項に提示される。
【０００８】
本発明の第１の側面例によれば、半導体装置であって、
その少なくとも部分がある導電型のドーパントでドープされたシリコン基板層と；
シリコン基板層より上に形成された第１の絶縁体層であって、第１の絶縁体層とシリコン基板層のドーパントとは反対の電荷を有する、第１の絶縁体層と；
を備える、半導体装置が提供される。
【０００９】
ある実施形態において、前記半導体装置は、集積型受動デバイス（ＩＰＤ）を備える。
【００１０】
ある実施形態において、前記半導体装置は第１の金属層を備える。また、前記第１の絶縁体層がシリコン基板層と第１の金属層との間に配置されたパッシベーション層を備える。
【００１１】
ある実施形態において、前記半導体装置は、第２の絶縁体層および第２の金属層をさらに備える。ここで前記第２の金属層は前記第１の金属層より上に配置され、前記第２の絶縁体層は前記第１の金属層と前記第２の金属層との間に配置される。
【００１２】
ある実施形態において、前記半導体装置は第３の絶縁体層および第３の金属層をさらに備える。ここで、第３の金属層は第２の金属層より上に配置され、第３の絶縁体層は第２の金属層と第３の金属層との間に配置される。第３の絶縁体層の少なくとも一部分が第２の金属層と第３の金属層との間に配置される。
【００１３】
ある実施形態において、前記半導体装置は、少なくとも１つの金属層の表面上に延びる少なくとも１つのバリア層をさらに備える。
【００１４】
ある実施形態において、少なくとも１つの絶縁体層は、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｏｎ）成長された酸化アルミニウム層、またはプラズマ強化化学気相堆積（ＰＥＣＶＤ：ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）層を備える。
【００１５】
ある実施形態において、前記第１の絶縁体層は、前記シリコン基板層より上に配置された原子層堆積（ＡＬＤ）成長された負静電荷酸化アルミニウム層を備え、シリコン基板層のドーパントがｐ型である。
【００１６】
ある実施形態において、前記少なくとも１つの絶縁体層の静電荷は、前記少なくとも１つの絶縁体層と前記シリコン基板層との間の界面に空乏領域を生成するように構成される。
【００１７】
ある実施形態において、前記少なくとも１つの絶縁体層の静電荷は、前記少なくとも１つの絶縁体層と前記シリコン基板層との間の界面に蓄積領域を生成するように構成される。
【００１８】
ある実施形態において、前記半導体装置は、前記第３の絶縁体層より上に配置され、前記第３の金属層の要素を少なくとも部分的に被うように、かつ前記第３の金属層の要素間で水平方向に延びるように構成された第４の絶縁体層をさらに備える。
【００１９】
ある実施形態において、前記半導体装置は、第４の絶縁体層を通して少なくとも１つの金属層要素へ接続され、前記半導体装置への外部接続を提供するように構成された少なくとも１つの導電パッドをさらに備える。
【００２０】
本発明の第２の側面例によれば、半導体装置を製造するための方法であって、
第１の導電型のドーパントを備えるシリコン基板を提供することと、
シリコン基板上に第１の絶縁体層を堆積することであって、第１の絶縁体層の静電荷が、第１の導電型とは反対の、第２の導電型である、堆積することと、
第１の絶縁体層より上に少なくとも１つの金属層を形成することと
を含む、方法が提供される。
【００２１】
ある実施形態において、前記方法は、少なくとも１つの金属層と接続してバリア層を堆積することをさらに含む。
【００２２】
ある実施形態において、前記方法は、
第１の絶縁体層より上に少なくとも２つの金属層を形成することと、
集積型受動デバイス（ＩＰＤ）要素を提供するためにさらなる絶縁体層を堆積することであって、少なくとも１つの絶縁体層の少なくとも一部分が少なくとも２つの金属層間に配置される、堆積することと、
をさらに含む。
【００２３】
本発明の種々の拘束力のない側面例および実施形態を先に示してきた。先の実施形態は、本発明の実装に利用されてよい、選択された側面またはステップを説明するために用いたに過ぎない。いくつかの実施形態は、本発明のある側面例のみを参照して提示されてよい。当然のことながら、対応する実施形態が他の側面例に同様に適用されてよい。
【図面の簡単な説明】
【００２４】
本発明の実施形態例のより完全な理解のために、次の添付図面を参照しつつ以下の説明を参照されたい。
【００２５】
【図１】半導体装置の集積型受動デバイス（ＩＰＤ）を示す。
【００２６】
【図２】本発明のある実施形態による半導体装置を示す。
【００２７】
【図３】本発明の別の実施形態による半導体装置を示す。
【００２８】
【図４】本発明のある実施形態による方法のフローチャートを示す。
【００２９】
【図５】本発明のある実施形態による別の方法のフローチャートを示す。
【図面の詳細な説明】
【００３０】
複数の実施形態において、インダクタおよびキャパシタを用いて実現される受動部品および回路が開示される。例えば、集積型受動デバイス（ＩＰＤ）技術をハイブリッド集積された能動回路を用いたマルチチップモジュールのための集積化プラットフォームとして用いることもできる。
【００３１】
集積型受動デバイス（ＩＰＤ）技術をクリーンルームにおける薄膜処理に適した任意の基板に製造できる。ＲＦ用途には、それらの良好なＲＦ特性ゆえに、典型的に溶融シリカ、石英または高抵抗率シリコンが用いられる。
【００３２】
高Ｑ受動部品および再配線層（ＲＤＬ：ｒｅ−ｄｉｓｔｒｉｂｕｔｉｏｎ  ｌａｙｅｒ）を有するために、集積型受動デバイス（ＩＰＤ）層をＣＭＯＳ、ＳｉＧｅまたはＧａＡｓなどの能動デバイスウェーハへ後処理することもできる。
【００３３】
ある実施形態においては、異なる目的のために異なる集積型受動デバイス（ＩＰＤ）プロセスを最適化できる。
【００３４】
本発明およびその潜在的な利点は、図面の図１〜５を参照することによって理解される。この文書では、同様の参照記号が同様の部分またはステップを示す。
【００３５】
図１は、半導体装置１００の集積型受動デバイス（ＩＰＤ）を示す。
【００３６】
半導体装置１００の上部にダイ（示されない）が結合されてよい。さらにまた、半導体装置１００の上部または下部に回路基板（示されない）が結合されてよい。結合のためにはんだボールが利用されてよい。
【００３７】
半導体装置１００は、基板１１０、集積型受動デバイス（ＩＰＤ）１３０〜１４０、誘電体層１１１、および少なくとも１つのパッドまたは接続層１５０〜１５１を含む。
【００３８】
基板１１０は、いくつかの実装において、ガラスまたはシリコン基板を備えてよい。集積型受動デバイス（ＩＰＤ）１３０〜１４０および誘電体層１１１が基板１１０の第１の表面（例えば、上面）上に示される。いくつかの実装において、集積型受動デバイス（ＩＰＤ）１３０〜１４０および誘電体層１１１は、基板１１０の第２の表面（例えば、底面）上、または両表面上に配置される。
【００３９】
集積型受動デバイス（ＩＰＤ）１３０〜１４０は、キャパシタ、インダクタおよび抵抗器のうちの少なくとも１つであってよい。留意すべきは、図１が集積型受動デバイス（ＩＰＤ）１３０〜１４０の概念表現を示すことである。集積型受動デバイス（ＩＰＤ）１３０〜１４０の具体的な説明および例がさらに示され、記載される。
【００４０】
集積型受動デバイス（ＩＰＤ）プロセスは、高線質係数（Ｑ）インダクタ、キャパシタおよび伝送線路のような基本的ビルディングブロックを備えてよい。集積型受動デバイス（ＩＰＤ）を用いて実現されるのに適した高Ｑ部品および回路は、例えば、キャパシタ、インダクタ、バラン、フィルタ、整合ネットワーク、アンテナ、アンテナアレイ、およびフィードネットワークを備えてよい。
【００４１】
無線周波数（ＲＦ）フロントエンドシステムのための集積化プラットフォームとして集積型受動デバイス（ＩＰＤ）プロセスを用いることができ、すべての受動素子が集積型受動デバイス（ＩＰＤ）基板上に配置され、集積型受動デバイス（ＩＰＤ）基板を考慮して能動要素が積み重ねられる。
【００４２】
パッド１５０〜１５１は、集積型受動デバイス（ＩＰＤ）１３０〜１４０へ電気的に結合するための少なくとも１つの金属層を備えてよい。半導体デバイス１００の金属層パッド１５０〜１５１が集積型受動デバイス（ＩＰＤ）端子１３０〜１３１へ結合されてよい。
【００４３】
基板１１０および／または誘電体層１１１内に集積型受動デバイス（ＩＰＤ）１３０〜１４０の少なくとも一部が含まれてよい。集積型受動デバイス（ＩＰＤ）１３０〜１４０は、第１のＩＰＤ金属層１３０、第１のＩＰＤ誘電体層１４０、および第２のＩＰＤ金属層１３１を備える。第１のＩＰＤ金属層１３０は、基板１１０の第１の表面上に位置する。第１のＩＰＤ誘電体層１４０は、第１のＩＰＤ金属層１３０の一部分上に位置する。第２のＩＰＤ金属層１３１は、少なくとも第１のＩＰＤ誘電体層１４０上に位置する。
【００４４】
図１にさらに示されるように、第１のＩＰＤ誘電体層１４０は、第１のＩＰＤ金属層１３０と第２のＩＰＤ金属層１３１との間に位置する。いくつかの実装において、第２のＩＰＤ金属層１３１の区域は、第１のＩＰＤ誘電体層１４０の区域と重なる。いくつかの実装において、第１のＩＰＤ誘電体層１４０は、誘電体層１１１の一部である。
【００４５】
集積型受動デバイス（ＩＰＤ）１３０〜１４０は、いくつかの実装においてキャパシタ（例えば、デカップリングキャパシタ）、抵抗器またはインダクタを備えてよい。集積型受動デバイス（ＩＰＤ）１３０〜１４０は、半導体デバイス１００の第１の表面（例えば、上面）または第２の表面上に配置されてよい。
【００４６】
半導体デバイス１００は、複数の集積型受動デバイス（ＩＰＤ）１３０〜１４０を備えてよい。
【００４７】
図２は、本発明のある実施形態による半導体装置２００を示す。半導体装置２００は、例えば、多金属層集積型受動デバイス（ＩＰＤ）を備えてよい。
【００４８】
半導体装置２００は、複数のＲＦ用途および超短波（ＶＨＦ：Ｖｅｒｙ  Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ）〜ミリ波までの周波数に適した多目的技術を備えてよい。半導体装置２００は、薄膜抵抗器、金属インダクタ、および異なる金属層間の金属−絶縁体−金属（ＭＩＭ：ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ）キャパシタをさらに備えてよい。
【００４９】
半導体装置２００は、その少なくとも部分がある導電型のドーパントでドープされたシリコン基板層２１０、およびシリコン基板層２１０より上に形成された少なくとも１つの絶縁体層２１１、２２０、２４０を備え、少なくとも１つの絶縁体層２１１、２２０、２４０とシリコン基板層２１０のドーパントとは反対の電荷を有する。
【００５０】
ある実施形態において、半導体装置２００は、その少なくとも部分がある導電型のドーパントでドープされたシリコン基板層２１０、およびシリコン基板層２１０より上に形成された第１の絶縁体層２２０を備え、第１の絶縁体層２２０とシリコン基板層２１０のドーパントとは反対の電荷を有する。
【００５１】
第１の絶縁体層２２０は、シリコン基板層２１０およびそのドーパント特性に基づいて選択されてよい。
【００５２】
例えば、シリコン基板層２１０がｐ型シリコン基板であるように選択されるならば、第１の絶縁体層２２０は、負の静電荷を備えるように選択される。
【００５３】
ある実施形態において、第１の絶縁体層２２０は、第１の絶縁体層２２０がシリコン基板２１０のドーパントとは反対の静電荷を有するように選ばれる。第１の絶縁体層２２０内の静電荷が、そのときには、シリコン基板２１０と第１の絶縁体層２２０との間の界面に空乏領域を作り出すであろう。かかる空乏領域は、無線周波数（ＲＦ）信号がこの界面において送信されるのを防止する。
【００５４】
例えば、放射検出器の観点から、高抵抗率ｐ型シリコンと接触した負静電荷層ＡＬＤ窒化アルミニウムは、漏れ電流の低減をもたらすであろう。同じ効果が集積型受動デバイス（ＩＰＤ）について達成される。
【００５５】
ある実施形態において、シリコン基板２１０は、ｐ型シリコンを備え、第１の絶縁層２２０は、シリコン基板２１０の観点から反対の静電荷を生成するために、ＡＬＤ、ＰＥＣＶＤ酸化物およびＰＥＣＶＤ窒化物などの、材料を備える。
【００５６】
ある実施形態において、第１の絶縁体層２２０の厚さは、例えば、層２２０の静電荷および基板層２１０の特性に基づいて決定されてよい。従って、基板２１０の観点から第１の絶縁体層２２０の厚さを最適化することによって、装置２００の動作、特に、ＲＦ特性が改善される。
【００５７】
ある実施形態において、第１の絶縁体層２２０を成長させるために用いられる方法は、層２２０の静電荷に、結果として、装置２００の性能にも影響を与えうる。
【００５８】
例えば、ＰＥＣＶＤシランプロセス／酸化を用いて第１の絶縁層２２０のＰＥＣＶＤ酸化物を成長させることによって、第１の絶縁層２２０の静電荷は、例えば、熱酸化物を用いた場合より高い。
【００５９】
ある実施形態において、第１の絶縁体層２２０は、パッシベーション層であると理解されてよい。
【００６０】
ある実施形態において、第１の絶縁層２２０（パッシベーション層）の組成および厚さは、シリコン基板などの基板層２１０に基づいて決定され、かつそれに依存してよい。第１の絶縁層２２０（パッシベーション層）は、複数の層を備えてよい。これらの複数の層は、絶縁体層および拡散バリア層のうちの少なくとも１つであってよく、これらの層は、複数のシステム、デバイスまたは装置を用いて成長されてよい。
【００６１】
ある実施形態において、半導体装置２００は、シリコン基板２１０と第１の金属層２３０との間に配置された第１の絶縁体層２２０を備える。第１の絶縁体層２２０は、基板層２１０の上面の少なくとも一部分、例えば、第１の金属層２３０の下面に対向するシリコン基板層２１０の部分を被ってよい。
【００６２】
第２の絶縁体層２４０は、第１の金属層２３０要素と第２の金属層２３１要素との間に配置されてよく、第２の金属層２３１は、第１の金属層２３０より上に配置される。
【００６３】
ある実施形態において、半導体装置２００は、第１の金属層２３０と第２の金属層２３１との間に配置された第２の絶縁体層２４０を備える。第２の絶縁体層２４０は、第１の金属層２３０の少なくとも一部分、例えば、第２の金属層２３１の下面に対向する第１の金属層２３０の上面の部分を被ってよい。
【００６４】
第２の絶縁体層２４０の少なくとも一部分は、要素２３０、２５１間の接続を提供するために、第１の金属層２３０要素と第３の金属層２５０、２５１要素との間で途切れてよく、第３の金属層２５０、２５１は、第２の金属層２３１より上に配置される。
【００６５】
ある実施形態において、半導体装置２００は、第２の絶縁体層２４０より上に配置された第３の絶縁体層２１１を備える。第３の絶縁体層２１１は、第２の金属層２３１と第３の金属層２５０、２５１との間に延びてよい。第３の絶縁体層２１１は、第２の絶縁体層２４０の少なくとも一部分および第２の金属層２３１の少なくとも一部分を被ってよい。第３の絶縁体層２１１の少なくとも一部分は、要素２３０、２５１間の接続を提供するために、第１の金属層２３０要素と第３の金属層２５０、２５１要素との間で途切れてよい。
【００６６】
ある実施形態において、第２の金属層２３１要素は、図２に示されるように、第２の金属層２３１要素の下面が第３の絶縁体層２１１の下面と、かつ第２の絶縁体層２４０の上面とも同じ高さになるように第３の絶縁体層２１１内に配置されてよい。
【００６７】
ある実施形態において、第３の絶縁体層２１１は、第２の金属層２３１の少なくとも一部分を被ってよい。第３の絶縁体層２１１の少なくとも一部分は、要素２３１、２５０間の接続を提供するために、第２の金属層２３１要素と第３の金属層２５０、２５１要素との間で途切れてよい。
【００６８】
ある実施形態において、金属層２３０、２３１、２５０、２５１要素に対して少なくとも１つの金属層の表面上に延びる少なくとも１つのバリア層が形成されてよい。
【００６９】
バリア層は、減圧化学気相堆積窒化物（ＬＰＣＶＤ  ＳｉＮ：ｌｏｗ−ｐｒｅｓｓｕｒｅ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ  ＳｉＮ）またはプラズマ強化化学気相堆積窒化物（ＰＥＣＶＤ  ＳｉＮ：ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ  ＳｉＮ）を備えてよい。
【００７０】
少なくとも１つの絶縁体層２２０は、原子層堆積（ＡＬＤ）成長された酸化アルミニウム層を備えてよい。原子層堆積（ＡＬＤ）成長された酸化アルミニウム層を基板２１０と接触するための第１の層２２０であるように配置することによって、改善された性能が達成される。絶縁体層２２０は、ＡＬＤ層の上部にＰＥＣＶＤ層を備えてもよい。
【００７１】
半導体装置２００の少なくとも１つの絶縁体層２２０、２４０は、テトラエチルオルソシリケート（ＴＥＯＳ：ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）など、プラズマ強化化学気相堆積（ＰＥＣＶＤ）層を備えてよい。
【００７２】
半導体装置２００の少なくとも１つの絶縁体層２１１は、スピンコートされたポリイミド層を備えてよい。
【００７３】
ある実施形態において、第１および第２の絶縁体層２２０、２４０のうちの少なくとも１つは、シリコン基板２１０より上に配置された、原子層堆積（ＡＬＤ）成長された負静電荷酸化アルミニウム層を備え、第３の絶縁体層２１１は、原子層堆積（ＡＬＤ）成長された酸化アルミニウム層より上に配置された、スピンコートされたポリイミド層を備える。
【００７４】
少なくとも１つの絶縁体層２２０、２４０の静電荷は、少なくとも１つの絶縁体層２１１、２２０、２４０とシリコン基板層２１０との間の界面に空乏または蓄積領域を生成する。
【００７５】
ある実施形態において、導電パッドは、半導体装置２００の集積型受動デバイス（ＩＰＤ）へ電気的に結合するための少なくとも１つの金属層２３０、２３１、２５０、２５１要素へ接続されてよい。半導体装置２００の金属層パッドが、例えば、集積型受動デバイス（ＩＰＤ）端子へ結合されてよい。
【００７６】
絶縁体層２１１、２２０、２４０は、装置２００のＲＦ性能に影響を与える。高抵抗率シリコン基板２１０と接触した第１の絶縁体層２２０は、第１の絶縁体層２２０がシリコン基板２１０のドーパントとは反対の静電荷を有するように選ばれるべきである。第１の絶縁体層２２０内の静電荷が、そのときには、シリコン１１０と第１の絶縁体２５０との間の界面に空乏領域を作り出すであろう。かかる空乏領域は、無線周波数（ＲＦ）信号がこの界面において送信されるのを防止する。
【００７７】
半導体装置２００のＲＦ性能を改善するために種々の方法がある。第１に、基板層２１０と比較して反対の静電荷を有する絶縁体層２２０を配置することによって空乏領域が生成されてよい。第２に、例えば、基板２１０および絶縁体層２２０の材料および形成方法の観点から絶縁体層２２０の厚さが最適化されてよい。第３に、実装に依存して、最小の静電荷を有する絶縁体層２２０が選択されてよい。種々の方法の組み合わせが同様に適用されてよい。
【００７８】
例えば、放射検出器の観点から、高抵抗率ｐ型シリコンと接触した負静電荷層ＡＬＤ酸化アルミニウムは、漏れ電流の低減をもたらすであろう。同じ効果が集積型受動デバイス（ＩＰＤ）について達成される。
【００７９】
ある実施形態において、異なるＲＦ性能を生じさせるために異なる絶縁体堆積方法が用いられてよい。例えば、最小の静電荷をもつ薄い酸化物層２２０を用いてＲＦ性能が最適化されてもよい。
【００８０】
さらに注目されるのは、ＩＰＤ部品上で第１の絶縁体層２２０を消費しうるすべてのプロセスがＲＦ性能を悪化させかねないということである。例えば、基板２１０の熱酸化（高温）は、基板２１０の性能を悪化させないが、次に、酸化物がエッチング除去されて基板２１０が再酸化された場合には性能が弱められることがある。本記載および図２〜５を通じて開示される種々の実施形態によってこれを回避できる。
【００８１】
ある実施形態において、高抵抗率シリコン２１０と接触した第１の絶縁体層２２０は、高抵抗率シリコンとは反対の静電荷を有するように選ばれるべきである。
【００８２】
ある実施形態において、第２の絶縁体層２４０は、最小の静電荷を有してよく、厚さは、小さく保たれてよい。
【００８３】
ある実施形態において、半導体装置２００は、基板２１０、集積型受動デバイス（ＩＰＤ）金属層要素２３０、２３１、２５０、２５１、第１の絶縁体層２２０、第２の絶縁体層２４０、および第３の絶縁体層２１１を含む。絶縁体層のうちの１つに誘電体材料が用いられてよい。
【００８４】
ある実施形態において、集積型受動デバイス（ＩＰＤ）処理は、特に高抵抗のシリコン基板２１０を用いて行われてよい。新規なアイソレータ（パッシベーション）層（単数または複数）をもつかかる高抵抗率シリコン基板２１０は、標準的なシリコンウェーハとは必ずしも同じように振舞わない。
【００８５】
集積型受動デバイス（ＩＰＤ）基板２１０と接触した絶縁体層２２０の厚さおよび材料種は、装置２００の性能に対して影響を与える。特に、ＲＦ性能が影響を受ける。
【００８６】
基板２１０は、いくつかの実装において、ガラスまたはシリコン基板を備えてよい。集積型受動デバイス（ＩＰＤ）および絶縁用誘電体層が基板２１０の第１の表面（例えば、上面）上に示される。いくつかの実装において、集積型受動デバイス（ＩＰＤ）および絶縁用誘電体層は、基板２１０の第２の表面（例えば、底面）上、または両表面上に配置される。
【００８７】
ある実施形態において、集積型受動デバイス（ＩＰＤ）は、キャパシタ、インダクタおよび抵抗器のうちの少なくとも１つであってよい。留意すべきは、図２が集積型受動デバイス（ＩＰＤ）の概念表現を示すことである。
【００８８】
集積型受動デバイス（ＩＰＤ）プロセスは、高線質係数（Ｑ）インダクタ、キャパシタおよび伝送線路のような基本的ビルディングブロックを備えてよい。集積型受動デバイス（ＩＰＤ）を用いて実現されるのに適した高Ｑ部品および回路は、例えば、キャパシタ、インダクタ、バラン、フィルタ、整合ネットワーク、アンテナ、アンテナアレイ、およびフィードネットワークを備えてよい。
【００８９】
半導体装置２００は、例えば、薄膜抵抗器、または金属層要素２３０、２３１、２５０、２５１間の金属−絶縁体−金属（ＭＩＭ）キャパシタを備えてよい。さらにまた、例えば、高線質係数伝送線路および受動部品用に銅金属層が設けられてよい。複数の金属層がポリイミド層２１１によって分離されてよく、同じ金属層の異なる金属層要素が第２のポリイミド材料によって分離されてよい。さらなるステップとして、モジュールへの部品アセンブリを許容するためにフリップチップバンプが堆積されてよい。
【００９０】
ＩＰＤプロセスのための誘電体材料としてＳｉＯ２が用いられてよいが、より高いキャパシタンス密度が必要であれば、他の材料も利用可能である。例えば、Ｔａ２Ｏ５、ＨｆＯまたはＺｒＯ２は、２５、１６および２０の誘電率を有する。薄膜抵抗器層の抵抗を用途に応じて選ぶことができる。例えば、標準プロセスの薄膜抵抗器の抵抗は、整合ＲＦ終端部および抵抗型ウィルキンソン電力分配器用抵抗器に有用である。ＲＦ  ＭＥＭＳバイアス回路などの用途は、好ましくは５００オームを超える抵抗値を必要とする。
【００９１】
ある実施形態においては、高抵抗率シリコンと接触した第１の絶縁体層２２０として負静電荷ＡＬＤアルミナ（酸化アルミニウム層）を用いることができ、ＡＬＤの上部にはＰＥＣＶＤ  ＴＥＯＳを用いることができるであろう。
【００９２】
図３は、本発明の別の実施形態による半導体装置３００を示す。半導体装置３００は、例えば、多金属層集積型受動デバイス（ＩＰＤ）装置を備えてよい。
【００９３】
半導体装置３００は、複数のＲＦ用途および超短波（ＶＨＦ）〜ミリ波までの周波数に適した多目的技術を備えてよい。半導体装置３００は、薄膜抵抗器、金属インダクタ、および異なる金属層間の金属−絶縁体−金属（ＭＩＭ）キャパシタをさらに備えてよい。
【００９４】
半導体装置３００は、その少なくとも部分がある導電型のドーパントでドープされたシリコン基板層２１０、およびシリコン基板層２１０より上に形成された少なくとも１つの絶縁体層２１１、２２０、２４０、３１２を備え、少なくとも１つの絶縁体層２２０とシリコン基板層２１０のドーパントとは反対の電荷を有する。
【００９５】
ある実施形態において、半導体装置３００は、その少なくとも部分がある導電型のドーパントでドープされたシリコン基板層２１０、およびシリコン基板層２１０より上に形成された第１の絶縁体層２２０を備え、第１の絶縁体層２２０とシリコン基板層２１０のドーパントとは反対の電荷を有する。
【００９６】
第１の絶縁体層２２０は、シリコン基板層２１０およびそのドーパント特性に基づいて選択されてよい。
【００９７】
例えば、シリコン基板層２１０がｐ型シリコン基板であるように選択されるならば、第１の絶縁体層２２０は、負の静電荷を備えるように選択される。
【００９８】
ある実施形態において、第１の絶縁体層２２０は、第１の絶縁体層２２０がシリコン基板２１０のドーパントとは反対の静電荷を有するように選ばれる。第１の絶縁体層２２０内の静電荷が、そのときには、シリコン基板２１０と第１の絶縁体２２０との間の界面に空乏領域を作り出すであろう。かかる空乏領域は、無線周波数（ＲＦ）信号がこの界面において送信されるのを防止する。
【００９９】
例えば、放射検出器の観点から、高抵抗率ｐ型シリコンと接触した負静電荷層ＡＬＤ酸化／窒化アルミニウムは、漏れ電流の低減をもたらすであろう。同じ効果が集積型受動デバイス（ＩＰＤ）について達成される。
【０１００】
代わりに、例えば、高抵抗率ｎ型シリコンと接触した正静電荷層ＡＬＤ酸化／窒化アルミニウムが用いられてもよい。
【０１０１】
ある実施形態において、シリコン基板２１０は、ｐ型シリコンを備え、第１の絶縁層２２０は（例えば、単独でまたは第２の絶縁体層２４０と組み合わせて）、シリコン基板２１０の観点から反対の静電荷を生成するために、ＡＬＤ酸化アルミニウム（Ａｌ２Ｏ３）、ＰＥＣＶＤ酸化物およびＰＥＣＶＤ窒化物などの、材料を備える。
【０１０２】
ある実施形態において、第１の絶縁体層２２０の厚さは、例えば、第１の絶縁体層２２０の静電荷および基板層２１０の特性に基づいて決定されてよい。従って、基板２１０の観点から第１の絶縁体層２２０の厚さを最適化することによって、装置３００の動作、特に、ＲＦ特性が改善されうる。
【０１０３】
ある実施形態において、第１の絶縁体層２２０を成長させるために用いられる方法は、層２２０の静電荷に、結果として、装置３００の性能にも影響を与えうる。
【０１０４】
例えば、ＰＥＣＶＤシランプロセス／酸化を用いて第１の絶縁層２２０のＰＥＣＶＤ酸化物を成長させることによって、第１の絶縁層２２０の静電荷は、例えば、熱酸化物を用いた場合より高い。
【０１０５】
ある実施形態において、第１の絶縁体層２２０は、パッシベーション層であると理解されてよい。
【０１０６】
ある実施形態において、第１の絶縁層２２０（パッシベーション層）の組成および厚さは、シリコン基板などの、基板層２１０に基づいて決定され、かつそれに依存してよい。第１の絶縁層２２０（パッシベーション層）は、複数の層を備えてよい。これらの複数の層は、絶縁体層および拡散バリア層のうちの少なくとも１つであってよく、これらの層は、複数のシステム、デバイスまたは装置を用いて成長されてよい。
【０１０７】
ある実施形態において、半導体装置３００は、シリコン基板層２１０と第１の金属層２３０との間に配置された第１の絶縁体層２２０を備える。第１の絶縁体層２２０は、基板層２１０の上面の少なくとも一部分、例えば、第１の金属層２３０の下面に対向する基板層２１０の部分を被ってよい。
【０１０８】
ある実施形態において、半導体装置３００は、第１の金属層２３０と第２の金属層２３１との間に配置された第２の絶縁体層２４０を備える。第２の絶縁体層２４０は、第１の金属層２３０の少なくとも一部分、例えば、第２の金属層２３１の下面に対向する第１の金属層２３０の上面の部分を被ってよい。
【０１０９】
第２の絶縁体層２４０の少なくとも一部分は、要素２３０、２５１間の接続を提供するために、第１の金属層２３０要素と第３の金属層２５０、２５１要素との間で途切れてよく、第３の金属層２５０、２５１は、第２の金属層２３１より上に配置される。
【０１１０】
ある実施形態において、半導体装置３００は、第２の絶縁体層２４０より上に配置された第３の絶縁体層２１１を備える。第３の絶縁体層２１１は、第２の金属層２３１と第３の金属層２５０、２５１との間に延びてよい。第３の絶縁体層２１１は、第２の絶縁体層２４０の少なくとも一部分および第２の金属層２３１要素を被ってよい。第３の絶縁体層２１１の少なくとも一部分は、要素２３０、２５１間の接続を提供するために、第１の金属層２３０要素と第３の金属層２５０、２５１要素との間で途切れてよい。第３の絶縁体層２１１の少なくとも一部分は、要素２３１、２５０間の接続を提供するために、第２の金属層２３１要素と第３の金属層２５０、２５１要素との間で途切れてよい。
【０１１１】
ある実施形態において、第２の金属層２３１要素は、図３に示されるように、第２の金属層２３１要素の下面が第３の絶縁体層２１１の下面と、かつ第２の絶縁体層２４０の上面とも同じ高さになるように第３の絶縁体層２１１内に配置されてよい。
【０１１２】
ある実施形態において、金属層２３０、２３１、２５０、２５１要素に対して少なくとも１つの金属層の表面上に延びる少なくとも１つのバリア層が形成されてよい。
【０１１３】
バリア層は、減圧化学気相堆積窒化物（ＬＰＣＶＤ  ＳｉＮ）またはプラズマ強化化学気相堆積窒化物（ＰＥＣＶＤ  ＳｉＮ）を備えてよい。
【０１１４】
少なくとも１つの絶縁体層２２０は、原子層堆積（ＡＬＤ）成長された酸化アルミニウム層を備えてよい。
【０１１５】
半導体装置２００の少なくとも１つの絶縁体層２２０、２４０は、テトラエチルオルソシリケート（ＴＥＯＳ）など、プラズマ強化化学気相堆積（ＰＥＣＶＤ）層を備えてよい。
【０１１６】
半導体装置２００の少なくとも１つの絶縁体層２１１は、スピンコートされたポリイミド層を備えてよい。
【０１１７】
ある実施形態において、第１および第２の絶縁体層２２０、２４０のうちの少なくとも１つは、シリコン基板２１０より上に配置された、原子層堆積（ＡＬＤ）成長された負静電荷酸化アルミニウム層を備え、第３の絶縁体層２１１は、原子層堆積（ＡＬＤ）成長された酸化アルミニウム層より上に配置された、スピンコートされたポリイミド層を備える。
【０１１８】
少なくとも１つの絶縁体層２２０、２４０の静電荷は、少なくとも１つの絶縁体層２１１、２２０、２４０とシリコン基板層２１０との間の界面に空乏領域を生成する。
【０１１９】
ある実施形態において、半導体装置３００は、第３の絶縁体層２１１より上に配置された第４の絶縁体層３１２を備える。第４の絶縁体層３１２は、示されるように、第３の金属層２５０、２５１要素を被って、さらに要素２５０、２５１間で水平方向に延びてよい。第４の絶縁体層３１２は、第３の絶縁体層２１１の少なくとも一部分を被ってよい。第４の絶縁体層３１２の少なくとも一部分は、第４の絶縁体層を通る少なくとも１つの金属層２５０、２５１要素への接続を提供するために途切れてよい。第４の絶縁体層３１２の途切れは、例えば、半導体装置３００へ外部接続を提供するため、第３の金属層２５０、２５１要素とフリップバンプ３５１との間の接続パッド３５０のために配置されてよい。
【０１２０】
ある実施形態において、半導体装置３００の第４の絶縁体層３１２は、例えば、テトラエチルオルソシリケート（ＴＥＯＳ）または他の何らかの誘電体材料など、プラズマ強化化学気相堆積（ＰＥＣＶＤ）層を備えてよい。
【０１２１】
ある実施形態において、導電パッド３５０、３５１は、半導体装置３００の集積型受動デバイス（ＩＰＤ）へ電気的に結合するための少なくとも１つの金属層２３０、２３１、２５０、２５１要素へ接続されてよい。半導体装置３００の金属層パッドが、例えば、集積型受動デバイス（ＩＰＤ）端子へ結合されてよい。
【０１２２】
絶縁体層２１１、２２０、２４０、３１２のうちの少なくとも１つが装置３００のＲＦ性能に影響を与えうる。高抵抗率シリコン基板２１０と接触した第１の絶縁体層２２０は、第１の絶縁体層２２０がシリコン基板２１０のドーパントとは反対の静電荷を有するように選ばれるべきである。第１の絶縁体層２２０内の静電荷が、そのときには、シリコン１１０と第１の絶縁体２５０との間の界面に空乏領域を作り出すであろう。かかる空乏領域は、無線周波数（ＲＦ）信号がこの界面において送信されるのを防止する。
【０１２３】
半導体装置３００のＲＦ性能を改善するために種々の方法がある。第１に、基板層２１０と比較して反対の静電荷を有する絶縁体層２２０を配置することによって空乏区域が生成されてよい。第２に、例えば、基板２１０および絶縁体層２２０の材料および形成方法の観点から絶縁体層２２０の厚さが最適化されてよい。第３に、実装に依存して、最小の静電荷を有する絶縁体層２２０が選択されてよい。種々の方法の組み合わせが同様に適用されてよい。
【０１２４】
例えば、放射検出器の観点から、高抵抗率ｐ型シリコンと接触した負静電荷層ＡＬＤ酸化アルミニウムは、漏れ電流の低減をもたらすであろう。同じ効果が集積型受動デバイス（ＩＰＤ）について達成される。
【０１２５】
ある実施形態において、異なるＲＦ性能を生じさせるために異なる絶縁体堆積方法が用いられてよい。例えば、最小の静電荷をもつ薄い酸化物層２２０を用いてＲＦ性能が最適化されてもよい。
【０１２６】
さらに注目されるのは、ＩＰＤ部品上で第１の絶縁体層２２０を消費しうるすべてのプロセスがＲＦ性能を悪化させかねないということである。例えば、基板２１０の熱酸化（高温）は、基板２１０の性能を悪化させないが、次に、酸化物がエッチング除去されて基板２１０が再酸化された場合には性能が弱められることがある。本記載および図２〜５を通じて開示される種々の実施形態によってこれを回避できる。
【０１２７】
ある実施形態において、高抵抗率シリコン２１０と接触した第１の絶縁体層２２０は、高抵抗率シリコンとは反対の静電荷を有するように選ばれるべきである。
【０１２８】
ある実施形態において、第２の絶縁体層２４０は、最小の静電荷を有してよく、厚さは、小さく保たれてよい。
【０１２９】
ある実施形態において、半導体装置３００は、基板２１０、集積型受動デバイス（ＩＰＤ）金属層要素２３０、２３１、２５０、２５１、第１の絶縁体層２２０、第２の絶縁体層２４０、第３の絶縁体層２１１および第４の絶縁体層３１２を含む。さらにまた、導電パッドおよび／またはフリップバンプ３５０、３５１が含まれる。絶縁体層のうちの１つに誘電体材料が用いられてよい。
【０１３０】
ある実施形態において、集積型受動デバイス（ＩＰＤ）処理は、特に高抵抗のシリコン基板２１０を用いて行われてよい。新規なアイソレータ（パッシベーション）層（単数または複数）をもつかかる高抵抗率シリコン基板２１０は、標準的なシリコンウェーハとは必ずしも同じように振舞わない。
【０１３１】
集積型受動デバイス（ＩＰＤ）基板２１０と接触した絶縁体層２２０の厚さおよび材料種は、装置２００の性能に対して影響を与える。特に、ＲＦ性能が影響を受ける。
【０１３２】
基板２１０は、いくつかの実装において、ガラスまたはシリコン基板を備えてよい。集積型受動デバイス（ＩＰＤ）および絶縁用誘電体層が基板２１０の第１の表面（例えば、上面）上に示される。いくつかの実装において、集積型受動デバイス（ＩＰＤ）および絶縁用誘電体層は、基板２１０の第２の表面（例えば、底面）上、または両表面上に配置される。
【０１３３】
ある実施形態において、集積型受動デバイス（ＩＰＤ）は、キャパシタ、インダクタおよび抵抗器のうちの少なくとも１つであってよい。留意すべきは、図３が集積型受動デバイス（ＩＰＤ）の概念表現を示すことである。
【０１３４】
集積型受動デバイス（ＩＰＤ）プロセスは、高線質係数（Ｑ）インダクタ、キャパシタおよび伝送線路のような基本的ビルディングブロックを備えてよい。集積型受動デバイス（ＩＰＤ）を用いて実現されるのに適した高Ｑ部品および回路は、例えば、キャパシタ、インダクタ、バラン、フィルタ、整合ネットワーク、アンテナ、アンテナアレイ、およびフィードネットワークを備えてよい。
【０１３５】
半導体装置３００は、例えば、薄膜抵抗器、または金属層要素２３０、２３１、２５０、２５１、３５０、３５１間の金属−絶縁体−金属（ＭＩＭ）キャパシタを備えてよい。さらにまた、例えば、高線質係数伝送線路および受動部品用に銅金属層が設けられてよい。複数の金属層がポリイミド層２１１、３１２によって分離されてよく、同じ金属層の異なる金属層要素が第２のポリイミド材料によって分離されてよい。さらなるステップとして、モジュールへの部品アセンブリを許容するためにフリップチップバンプが堆積されてよい。
【０１３６】
ＩＰＤプロセスのための誘電体材料としてＳｉＯ２が用いられてよいが、より高いキャパシタンス密度が必要であれば、他の材料も利用可能である。例えば、Ｔａ２Ｏ５、ＨｆＯまたはＺｒＯ２は、２５、１６および２０の誘電率を有する。薄膜抵抗器層の抵抗を用途に応じて選ぶことができる。例えば、標準プロセスの薄膜抵抗器の抵抗は、整合ＲＦ終端部および抵抗型ウィルキンソン電力分配器用抵抗器に有用である。ＲＦ  ＭＥＭＳバイアス回路などの用途は、好ましくは５００オームを超える抵抗値を必要とする。
【０１３７】
ある実施形態において、高抵抗率シリコンと接触した第１の絶縁体層２２０として負静電荷ＡＬＤアルミナ酸化物を用いることができ、ＡＬＤの上部にはＰＥＣＶＤ  ＴＥＯＳを用いることができるであろう。
【０１３８】
ある実施形態において、半導体装置２００、３００は、その少なくとも部分がある導電型（例えば、ｐ型）のドーパントでドープされたシリコン基板層２１０を備え、第１の絶縁体層２２０は、シリコン基板層２１０より上に形成され、第１の絶縁体層２２０とシリコン基板層２１０のドーパントとは反対の電荷を有する。第１の絶縁体層２２０は、複数の材料の組み合わせであってよい。第１の絶縁体層２２０は、ＡＬＤアルミナ酸化物層（例えば、Ａｌ２Ｏ３）、絶縁体酸化物および絶縁体窒化物を備えてよい。
【０１３９】
絶縁体酸化物は、例えば、シラン酸化物、ＴＥＯＳ酸化物、また熱酸化物を備えてよい。例えば、ＰＥＣＶＤシランプロセス／酸化を用いて第１の絶縁層２２０のＰＥＣＶＤ酸化物を成長させることによって、第１の絶縁層２２０の静電荷は、例えば、熱酸化物を用いた場合より高い。
【０１４０】
絶縁体窒化物は、例えば、ＰＥＣＶＤまたはＬＰＣＶＤ窒化物（ＳｉＮ）を備えてよい。
【０１４１】
ある実施形態において、第１の絶縁体層２２０は、ＡＬＤアルミナ酸化物層（例えば、Ａｌ２Ｏ３）、ＰＥＣＶＤ酸化物（シランプロセス／酸化）を備える絶縁体酸化物、およびＰＥＣＶＤ窒化物（ＳｉＮ）を備えるバリアとしての絶縁体窒化物の組み合わせである。
【０１４２】
ある実施形態において、絶縁体層２２０、２４０、２１１、３１２のうちの少なくとも２つは、異なる材料またはサブ層２２０、２４０を備える一体化された絶縁体層として提供されてよい。
【０１４３】
図４は、本発明のある実施形態による方法のフローチャートを示す。
【０１４４】
不活性化されたシリコン基板を備える半導体装置を作製するための方法がステップ４１０において開始される。ステップ４２０において、シリコン基板が提供される。このステップは、例えば、典型的な反応器ツール、例えば、ＡＬＤタイプのプロセスを実施するのに適したツールの反応空間中にシリコン基板を持ち込むことを備えてよい。シリコン基板層の少なくとも一部分がある導電型のドーパントでドープされる。ステップ４３０において、パッシベーション層がシリコン基板層上に堆積され、パッシベーション層とシリコン基板層のドーパントとは反対の電荷を有する。パッシベーション層は、種々の実施形態に開示されるように、第１の絶縁体層を備えてよい。ステップ４４０において、少なくとも１つの金属層がパッシベーション層より上に形成される。ステップ４５０において、例えば、第２、第３および第４の層など、さらなる絶縁体層を堆積すること、および、例えば、第２および第３の層など、さらなる金属層を形成することが行われる。ステップ４６０において、方法が終了する。
【０１４５】
図５は、本発明のある実施形態による別の方法のフローチャートを示す。
【０１４６】
不活性化されたシリコン基板を備える半導体装置を作製するための方法がステップ５１０において開始される。ステップ５２０において、シリコン基板が提供される。このステップは、例えば、典型的な反応器ツール、例えば、ＡＬＤタイプのプロセスを実施するのに適したツールの反応空間中にシリコン基板を持ち込むことを備えてよい。シリコン基板層の少なくとも一部分がある導電型のドーパントでドープされる。ステップ５３０において、パッシベーション層がシリコン基板層上に堆積され、パッシベーション層とシリコン基板層のドーパントとは反対の電荷を有する。ステップ５４０において、金属層がパッシベーション層より上に形成される。随意的に、バリア層が金属層と接続して堆積されてよい。ステップ５５０において、少なくとも１つの絶縁体層が金属層より上に形成される。ステップ５６０において、集積型受動デバイス（ＩＰＤ）要素を提供するために、例えば、第２および第３の層など、さらなる金属層を形成すること、およびさらなる絶縁体層を堆積することが行われ、少なくとも１つの絶縁体層の少なくとも一部分が少なくとも２つの金属層間に配置される。ステップ５７０において、導電パッドおよび／またはフリップバンプが装置のために生成されてよい。ステップ５８０において、方法が終了する。
【０１４７】
ある実施形態において、不活性化層は、酸化アルミニウムを備え、不活性化層と導電電極との間にバリア層を作製することによって不活性化層と導電電極との間の化学的相互作用により生じる影響から保護するようにシリコン基板の表面上に形成される。
【０１４８】
反応空間において、前駆体のうちの少なくとも１つが酸素用の前駆体である、２つ以上の異なる前駆体の交互に繰り返される表面反応に不活性化層を曝露することによって、チタンおよび酸素、タンタルおよび酸素、ジルコニウムおよび酸素、ハフニウムおよび酸素、もしくはこれらのいずれかの組み合わせ、またはこれらのいずれかのアルミニウムおよび酸素との組み合わせを備えるバリア層が、不活性化層上に堆積されてよく、アルミニウムペーストを備える層をこのバリア層上に作ることによって、不活性化層上に堆積されたバリア層上に導電電極が形成される。
【０１４９】
続いて、酸化アルミニウムを備える不活性化層を形成するのに適した圧力へ反応空間がポンプダウンされてよい。例えば、機械式真空ポンプを用いて反応空間を適切な圧力へポンプダウンでき、または大気圧ＡＬＤシステムおよび／またはプロセスのケースでは、堆積ゾーンを大気から保護するようにガス流を設定できる。
用いられる方法で不活性化層を形成するのに適した温度へシリコン基板が加熱されてもよい。例えば、気密なロードロックシステムを通して、または単にローディングハッチを通してシリコン基板を反応空間へ導入できる。例えば、反応空間全体も加熱する抵抗加熱要素によってシリコン基板を加熱できる。
【０１５０】
シリコン基板および反応空間が目標温度および堆積に適した他の条件に達した後、基本的に、不活性化堆積物がシリコン表面上に直接に堆積されうるようにシリコン表面をコンディショニングできる。不活性化層が堆積されることになるシリコン表面のこのコンディショニングは、シリコン膜の表面の不純物および／または酸化からの化学的清浄化を含むことができる。特に、酸化物の除去は、シリコン表面が酸化性環境を介して反応空間中に持ち込まれたとき、例えば、露出されたシリコン表面を一方から別の堆積ツールへ搬送するときに有益である。シリコン膜の表面から不純物および／または酸化物を除去するためのプロセスの詳細は、本明細書の観点から当業者には明らかであろう。本発明のいくつかの実施形態では、コンディショニングをｅｘ−ｓｉｔｕで、すなわち、ＡＬＤタイプのプロセスに適したツールの外部で行うことができる。
【０１５１】
シリコン基板がコンディショニングされた後、シリコン基板上に直接に（例えば、酸化アルミニウムを備える）不活性化層を形成するために、堆積表面の異なる前駆化学物質への交互曝露が開始されてよい。対応する前駆体と堆積表面との吸着反応の結果として、堆積表面の前駆体への各曝露が堆積表面上に追加の堆積物の形成を生じさせる。
【０１５２】
ＡＬＤタイプの堆積に適した典型的な反応器は、次の前駆化学物質を反応空間中に導入する前に、過剰な化学物質および反応副生成物を反応空間からパージできるように、窒素またはアルゴンなど、キャリアガスを反応空間中に導入するためのシステムを備える。この特徴は、気化された前駆体のドージング制御と併せて、反応空間また反応器の他の部分で、異なる前駆体の著しい相互混合なしに、基板表面を前駆体へ交互に曝露することを可能にする。実際、キャリアガスの流れは、堆積プロセス全体にわたって、反応空間を通して概して連続的であり、キャリアガスとともに様々な前駆体のみが反応空間へ交互に導入される。
【０１５３】
堆積表面の異なる前駆体への曝露数によって、シリコン基板上の不活性化層の厚さを制御できる。目標厚さに達するまで不活性化層の厚さが増加されて、その後、少なくとも１つの絶縁体層が堆積される。
【０１５４】
絶縁体層の堆積は、本発明の一実施形態では、不活性化層の堆積が終了した直後に同じ堆積ツールにおけるＡＬＤタイプのプロセスで実施される。このケースでは、前駆化学物質を不活性化層の堆積に用いられたものから絶縁体層の堆積に適したものへ単に変更することによって絶縁体層の堆積を開始できる。
【０１５５】
ある実施形態において、ワイヤボンドパッケージは、ダイ上に積み重ねられた集積型受動デバイス（ＩＰＤ）を含む。ダイは、リードフレーム上に配列されてよい。リードフレームは、ピングリッドアレイ（ＰＧＡ：ｐｉｎ  ｇｒｉｄ  ａｒｒａｙ）パッケージ、クワッドフラットノンリード（ＱＦＮ：ｑｕａｄ  ｆｌａｔ  ｎｏｎ−ｌｅａｄｅｄ）パッケージまたは他のパッケージであってよい。リードフレームは、第１のパッドを備えてよく、ＰＣＢ上に載せられてよい。集積型受動デバイス（ＩＰＤ）とダイとの間に中間層が配列されて、集積型受動デバイス（ＩＰＤ）をダイへ接続してよい。集積型受動デバイス（ＩＰＤ）、ダイ、および中間層が集積型受動デバイス（ＩＰＤ）およびダイに置き換えられてもよい。
【０１５６】
ある実施形態において、半導体装置は、第１の基板を含む。基板は、ドープされた、Ｐ型基板またはＮ型基板であってよい。第２の基板は、ドープされていなくてよく、受動デバイス用に構成される。第２の基板は、その上に形成された１つ以上のメタライゼーション層を有してよい。第２の基板は、第２の基板上、および／または第２の基板下に配列された幾つものメタライゼーション層および／または絶縁層を有してよい。メタライゼーション層は、受動デバイス、受動デバイスの部分、および／または相互接続デバイス（例えば、カプラ、ジャンパ、トレースなど）を含んでよい。第２の基板は、例えば、第１の基板およびＰＣＢより高い抵抗率を有してよい。
【０１５７】
集積型受動デバイス（ＩＰＤ）は、絶縁層または第２の基板、およびメタライゼーション層を含む。絶縁層または第２の基板は、メタライゼーション層間に配列される。絶縁層または第２の基板は、ビアを含んでよい。ビアは、スルーガラスビア（ＴＧＶ：ｔｈｒｏｕｇｈ  ｇｌａｓｓ  ｖｉａ）またはスルーシリコンビア（ＴＳＶ：ｔｈｒｏｕｇｈ  ｓｉｌｉｃｏｎ  ｖｉａ）であってよい。ビアは、第１のメタライゼーション層および／または第１のメタライゼーション層上の受動デバイスを第２のメタライゼーション層および／または第２のメタライゼーション層上の受動デバイスへ接続してよい。各々の受動デバイスは、集積型受動デバイス（ＩＰＤ）の１つ以上の層上に実装されてよい。
【０１５８】
例として、あるインダクタンスがＩＰＤ中に実装される。このインダクタンスは、メタライゼーション層中のトレース（または導電要素）およびビアのうちのいくつかを含んでよい。いずれのインダクタンスもＩＰＤの層中に実装されてよい。複数の層上に導電要素を有するインダクタンスの構成に起因して、このインダクタンスによって生成される磁界は、ＩＰＤにわたって横方向に向けられるであろう。これは、このインダクタンスによって生成される磁界がダイ中の能動デバイスおよび／または対応する信号に影響を与えることを防止し、能動デバイスによって経験される干渉を低減する。あるインダクタンスがＩＰＤ中の１つの平面構造として実装されることになれば、このインダクタンスは、ダイの方へ垂直に向かう磁界を生成することがあり、それによって干渉をもたらすであろう。
【０１５９】
追加のパッドがＩＰＤ上に配列されてよい。これらのパッドは、ボンドワイヤによって第１のパッドへ接続されてよい。これらのパッドは、メタライゼーション層および／またはメタライゼーション層中の受動デバイスへ接続されてよい。
【０１６０】
添付される請求項の範囲、解釈、または適用を決して限定することなく、本明細書に開示される１つ以上の実施形態例の技術的効果は、表面不活性化されたシリコン基板の無線周波数（ＲＦ）性能向上である。本明細書に開示される１つ以上の実施形態例の別の技術的効果は、集積型受動デバイス（ＩＰＤ）の改善された作製プロセスである。本明細書に開示される１つ以上の実施形態例の別の技術的効果は、信頼性がありかつコンパクトな半導体装置の提供である。
【０１６１】
本発明の様々の側面が独立請求項に提示されるが、本発明の他の側面は、請求項に明示的に提示される組み合わせだけではなく、記載される実施形態および／または従属請求項からの特徴と独立請求項の特徴との他の組み合わせを備える。
【０１６２】
本明細書において同様に注目されるのは、本発明の実施形態例を先に記載したが、これらの記載が限定的な意味で考えられるべきではないことである。むしろ、添付の特許請求の範囲において規定されるような本発明の範囲から逸脱することなくなされてよいいくつかの変形および修正がある。
【図１】
0006974502.tif 000002
【図２】
0006974502.tif 000003
【図３】
0006974502.tif 000004
【図４】
0006974502.tif 000005
【図５】
0006974502.tif 000006