(57)【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子が搭載された第１の端子と、
前記半導体素子の周囲に配置され、複数の配線部分を有する第２の端子と、
前記半導体素子の上面から複数方向に延在し、前記第２の端子の前記複数の配線部分にそれぞれ接続された複数の接続線と、
前記半導体素子、前記第１の端子、前記第２の端子、および前記複数の接続線を封止する樹脂モールドと、を備え、
前記複数の配線部分は、前記樹脂モールドから外部へ突出する前に接続され、前記複数の配線部分の間には空き領域が設けられており、
前記複数の接続線および前記複数の接続線とそれぞれ電流経路を形成する前記複数の配線部分は同一電位であることを特徴とする半導体モジュール。
【請求項２】
前記複数の接続線は、前記半導体素子の異なる側端面から延出されたことを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
前記樹脂モールドの一端面から外部に突出して形成された第３の端子と、を有し、
前記第１の端子または前記第２の端子は、前記樹脂モールドの前記一端面以外の前記樹脂モールドの他端面から外部に突出して形成されており、
前記第１の端子または前記第２の端子に通電する電流は、前記第３の端子に通電する電流よりも大きく、
前記空き領域は、前記半導体素子の前記他端面の側に設けられたことを特徴とする請求項１または請求項２に記載の半導体モジュール。
【請求項４】
前記第２の端子は、前記半導体素子を含む複数の半導体素子を接続して構成された上下アームにおいて、下アームの前記半導体素子の前記上面の電位端子であることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体モジュール。
【請求項５】
半導体素子と、
前記半導体素子が搭載された第１の端子と、
前記半導体素子の周囲に配置され、複数の配線部分を有する第２の端子と、
前記半導体素子の上面から複数方向に延在し、前記第２の端子の前記複数の配線部分にそれぞれ接続された複数の接続線と、を備え、
前記複数の配線部分の間には空き領域が設けられており、
前記第２の端子は、前記複数の配線部分と接続された、または一体に形成された環状部分を有しており、
前記空き領域は、前記環状部分の内側に設けられており、
前記複数の接続線および前記複数の接続線とそれぞれ電流経路を形成する前記複数の配線部分、前記環状部分は同一電位であることを特徴とする半導体モジュール。
【請求項６】
前記空き領域の一部に孔部が形成されたことを特徴とする請求項５に記載の半導体モジュール。
【請求項７】
前記半導体素子を含む複数の半導体素子によりＨブリッジ回路が構成されており、
前記第２の端子はリードフレームにより形成され、前記空き領域は前記リードフレームの中央に配置されており、
前記複数の半導体素子は、前記空き領域を中心として線対称に配置されたことを特徴とする請求項５または請求項６に記載の半導体モジュール。
【請求項８】
前記空き領域の周囲の前記環状部分に、４本の電流経路を有することを特徴とする請求項７に記載の半導体モジュール。
【請求項９】
請求項１から請求項８のいずれか１項に記載の半導体モジュールを有し、
入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、を備えたことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、半導体モジュールおよび電力変換装置に関するものである。
【背景技術】
【０００２】
電力変換装置に使用される半導体モジュールは、配線パターンを形成するリードフレームとそのリードフレーム上に搭載される半導体素子によって構成されている。この半導体素子は、電力変換の際にスイッチング動作を行う。半導体モジュールでは、半導体素子がスイッチングする際の電流の時間変化率ｄｉ／ｄｔと配線パターンのインダクタンスＬにより、サージ電圧ΔＶ＝Ｌ・ｄｉ／ｄｔが発生し、このサージ電圧は、半導体素子に印加される。半導体モジュールにおいては、配線パターンのインダクタンスＬが大きいほどサージ電圧は大きくなり、半導体素子の故障の原因となるため、従来から配線パターンの低インダクタンス化が求められている。
【０００３】
例えば、特許文献１または特許文献２に開示された半導体モジュールでは、配線インダクタンスを低減させるために、端子配列または半導体素子の配置を工夫したことが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−２２５７０６号公報
【特許文献２】特開２０１３−１８３５４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、これら特許文献１または特許文献２に開示された従来の半導体モジュールにおいても配線パターンのインダクタンスの低減が十分に行えていなかった。
【０００６】
本願は、上記のような課題を解決するための技術を開示するものであり、さらに配線インダクタンスが低減された半導体モジュールおよび電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願に開示される半導体モジュールは、半導体素子と、前記半導体素子が搭載された第１の端子と、前記半導体素子の周囲に配置され、複数の配線部分を有する第２の端子と、前記半導体素子の上面から複数方向に延在し、前記第２の端子の前記複数の配線部分にそれぞれ接続された複数の接続線と、前記半導体素子、前記第１の端子、前記第２の端子、および前記複数の接続線を封止する樹脂モールドと、を備え、前記複数の配線部分は、前記樹脂モールドから外部へ突出する前に接続され、前記複数の配線部分の間には空き領域が設けられており、前記複数の接続線および前記複数の接続線とそれぞれ電流経路を形成する前記複数の配線部分は同一電位であることを特徴とするものである。
また、本願に開示される半導体モジュールは、半導体素子と、前記半導体素子が搭載された第１の端子と、前記半導体素子の周囲に配置され、複数の配線部分を有する第２の端子と、前記半導体素子の上面から複数方向に延在し、前記第２の端子の前記複数の配線部分にそれぞれ接続された複数の接続線と、を備え、前記複数の配線部分の間には空き領域が設けられており、前記第２の端子は、前記複数の配線部分と接続された、または一体に形成された環状部分を有しており、前記空き領域は、前記環状部分の内側に設けられており、前記複数の接続線および前記複数の接続線とそれぞれ電流経路を形成する前記複数の配線部分、前記環状部分は同一電位であることを特徴とするものである。
また、本願に開示される電力変換装置は、本願に開示される半導体モジュールを有し、入力される電力を変換して出力する主変換回路と、前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、を備えたことを特徴とするものである。
【発明の効果】
【０００８】
本願に開示される半導体モジュールによれば、配線インダクタンスが低減された半導体モジュールおよび電力変換装置が得られる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１による半導体モジュールを示す回路図である。
【図２】実施の形態１による半導体モジュールの内部構成を示す平面図である。
【図３】実施の形態２による半導体モジュールの内部構成を示す平面図である。
【図４】実施の形態３による半導体モジュールを示す回路図である。
【図５】実施の形態３による半導体モジュールの製品への組付けの事例を示す斜視図である。
【図６】実施の形態３による半導体モジュールの内部構成を示す平面図である。
【図７】実施の形態３による半導体モジュールの電流通電経路の一事例を示す平面図である。
【図８】実施の形態３による半導体モジュールの電流通電経路の一事例を示す平面図である。
【図９】実施の形態４による電力変換装置を適用した電力変換システムの構成を示すブロック図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
以下、図面に基づいて実施の形態１について説明する。なお、各図面において、同一符号は同一あるいは相当部分を示す。
【００１１】
また、本願に開示される半導体モジュールは、インバータ等のモータと組み合わせるパワー回路または降圧コンバータ等のトランスと組み合わせるパワー回路の電力変換装置として利用される。さらにまた、本願に開示される半導体モジュールは、製品の機能を小型かつコンパクト、高効率に構成することを意図して使用されるパワーエレクトロニクス回路に適用され、半導体スイッチング素子を内蔵したものである。また、本願は、電力変換装置で主流のＮチャンネルの半導体素子を使用したことを前提に記載しているが、Ｐチャンネルの半導体素子を使用してもよい。Ｐチャンネルの半導体素子を使用した場合は極性が逆となる。
【００１２】
また、本願に開示される半導体素子は、金属−酸化物−半導体電界効果トランジスタ（Metal-Oxide-Semiconductor Field Effect Transistor：以下ＭＯＳＦＥＴと称す）を使用した事例を記載しているが、半導体素子は、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）、逆導通絶縁ゲートバイポーラトランジスタ (Reverse Conducting Insulated Gate Bipolar Transistor：ＲＣ−ＩＧＢＴ)等を含む半導体スイッチング素子を意味するものである。
図１は、実施の形態１による半導体モジュールを示す回路図である。また図２は、実施の形態１による半導体モジュールの内部構成を示す平面レイアウト図である。図１および図２において、半導体モジュール２０３は、樹脂モールド１０３により保護されたリードフレーム１０２上に、回路を構成する電子部品一式、すなわちＭＯＳＦＥＴ１０１を搭載している。
【００１３】
ＭＯＳＦＥＴ１０１は、さらに接続線として例えばワイヤーボンド１０５の接続手段を介して、リードフレーム１０２と接続される。リードフレーム１０２は、樹脂モールド１０３から外部接続端子１０６として引き出され、全体としてインバータの上下アーム１アーム分が、１パッケージにまとめられたものとなっている。図１および図２において、紙面上側に配置されたＭＯＳＦＥＴ１０１が上側ＭＯＳＦＥＴ１０１ｂを示し、下側に配置されたＭＯＳＦＥＴ１０１が下側ＭＯＳＦＥＴ１０１ａを示す。実施の形態１では、下側ＭＯＳＦＥＴ１０１ａを中心として説明する。
【００１４】
この半導体モジュール２０３は、例えば車載搭載用等であり限られたスペースに搭載する必要があるため、小型であることが求められる。また、半導体素子であるＭＯＳＦＥＴ１０１がスイッチングする際に発生するサージ電圧を低減するために、配線パターンの低インダクタンス化が求められる。
【００１５】
図２に示すように、複数の外部接続端子１０６または配線は、リードフレーム１０２により形成される。半導体素子である下側ＭＯＳＦＥＴ１０１ａは、第１の端子である外部接続端子１０６の搭載部に搭載される。
実施の形態１による半導体モジュール２０３は、下側ＭＯＳＦＥＴ１０１ａの周囲に複数の配線部分１０６ｄを有する外部接続端子１０６が配置されている。複数の配線部分１０６ｄを有する外部接続端子１０６である下側ＭＯＳＦＥＴのソース電位端子１０６ａは、第２の端子である。接続線であるワイヤーボンド１０５は、下側ＭＯＳＦＥＴ１０１ａの上面に形成されたソース面１０９から複数方向に延在する。そして、複数方向に延在したワイヤーボンド１０５は、外部接続端子１０６の複数の配線部分１０６ｄにそれぞれ接続される。これにより、通電経路の並列化を実現することができ、サージ電圧低減のための配線構造となる。複数のワイヤーボンド１０５は、下側ＭＯＳＦＥＴ１０１ａの異なる側端面から延出される。図２において、複数の配線部分１０６ｄを有する外部接続端子１０６は、上下アームにおいて、下アームの下側ＭＯＳＦＥＴの上面の電位端子であり、具体的には、前述したとおり下側ＭＯＳＦＥＴのソース電位端子１０６ａである。半導体モジュール２０３において、複数の接続線であるワイヤーボンド１０５および複数の接続線とそれぞれ電流経路を形成する複数の配線部分１０６ｄは同一電位である。
【００１６】
実施の形態１による半導体モジュール２０３は、半導体モジュール２０３内に空き領域１０７ａが設けられている。空き領域１０７ａは、複数の配線部分１０６ｄの間に設けられている。また、空き領域１０７ａは、半導体モジュール２０３において、下側ＭＯＳＦＥＴ１０１ａの大電流用端子側に設けられている。
図２において、半導体モジュール２０３は、半導体素子であるＭＯＳＦＥＴ１０１、複数の接続線であるワイヤーボンド１０５、リードフレーム１０２により形成された第１の端子および第２の端子等である複数の外部接続端子１０６を樹脂モールド１０３により封止して形成される。
【００１７】
外部接続端子１０６は、樹脂モールド１０３の端面から外部に突出して形成されている。図２において、樹脂モールド１０３の一端面に配置された外部接続端子１０６は、例えば数ｍＡ以下程度通電する小信号用端子１０６ｃである。小信号用端子１０６ｃは第３の端子であり、図２においては紙面上側に設けられている。
また、樹脂モールド１０３の一端面に対向する他端面に配置された外部接続端子１０６は、例えば数百Ａ程度通電する大電流用端子である。大電流用端子は第１の端子および第２の端子であり、図２においては紙面下側に設けられている。実施の形態１による半導体モジュール２０３では、空き領域１０７ａは、下側ＭＯＳＦＥＴのソース電位端子１０６ａ側に設けられている。
図２では、小信号用端子１０６ｃと大電流用端子である外部接続端子１０６とは対向した辺に配置されているが、必ずしも対向させる必要はない。小信号用端子１０６ｃは、例えば、一端面に交差する樹脂モールド１０３の両側面に設けられてもよい。また、小信号用端子１０６ｃおよび大電流用端子である外部接続端子１０６はそれぞれ同一辺に設定される必要はない。大電流用端子である第１の端子、第２の端子は、第３の端子が設けられた樹脂モールド１０３の一端面以外の樹脂モールド１０３の他端面から外部に突出して形成されていればよい。
【００１８】
なお、実施の形態１においては、下側ＭＯＳＦＥＴ１０１ａを中心として説明を行ったが、上側ＭＯＳＦＥＴ１０１ｂに関しても同様の方法で通電経路の並列化を実現し、配線パターンの低インダクタンス化を図ることが可能である。
また、上側ＭＯＳＦＥＴのドレイン電位端子１０６ｂと下側ＭＯＳＦＥＴのソース電位端子１０６ａを半導体モジュール２０３の同一辺に設定することは、工作性、および外部部品との接続においては有用である。
【００１９】
また、半導体素子の同一あるいは直近の辺から同一方向に接続線を延出する場合は、接続線の断面積が増えることによる配線インダクタンス低減しか見込めないが、半導体素子の異なる辺付近から複数方向へ接続線を出すことで、複数の通電経路ができ、並列配線数が増えるため、配線インダクタンス低減を図ることができる。
【００２０】
実施の形態２．
図３は、実施の形態２による半導体モジュールの内部構成を示す平面レイアウト図である。実施の形態２では、図３に示すように、複数の分岐された配線部分１０６ｄは、樹脂モールド１０３の実施の形態１において前述した他端面から外部へ突出する前に接続されている。また、配線部分１０６ｄの間には、空き領域１０７ｂが設けられている。実施の形態２による半導体モジュール２０３では、外部接続端子１０６として樹脂モールド１０３の外部に延出する前に配線部分１０６ｄを接続したことで、半導体モジュール２０３の外部での他部品との接合数の削減による、製造工程数の削減ができる。また、実施の形態２による半導体モジュール２０３では、半導体モジュール２０３の外部で分岐された配線部分１０６ｄを接続させる構造に対して、配線長を短くできる効果を有するため、さらに配線インダクタンスの低減が可能である。
【００２１】
実施の形態３．
図４は、実施の形態３による半導体モジュールを示す回路図である。図４においても、図１と同様に、樹脂モールド１０３により保護されたリードフレーム１０２上に、回路を構成する電子部品一式、すなわちＭＯＳＦＥＴ１０１を搭載している。
各部品は、さらにクリップリード１０４、ワイヤーボンド１０５の接続手段を介して、リードフレーム１０２と接続されている。リードフレーム１０２は、樹脂モールド１０３の外部接続端子１０６に引き出され、全体として降圧コンバータの１次側の回路が、１パッケージにまとめられたものとなっている。
【００２２】
図５は、実施の形態３による半導体モジュールの製品への組付け事例を示す斜視図である。電力変換時の電流通電によりＭＯＳＦＥＴ１０１は発熱するため、図５に示すように、半導体モジュール２０３の下面のヒートシンク２０４にばね２０７などで押さえつけて放熱することが有用である。半導体モジュール２０３本体の中央部には、孔部２０５が設けられている。中央に孔の空いたばね２０７を半導体モジュール２０３の上部に設置し、その上部からばね２０７と半導体モジュール２０３とをねじ２０６により同時に締め付ける。これにより、ばね２０７を含めた半導体モジュール２０３の小面積化とばね２０７による安定した半導体モジュール２０３の押さえつけを図ることができる。
【００２３】
図６は、実施の形態３による半導体モジュールの内部構成を示す平面図である。図６は、中央に孔部２０５が設けられた半導体モジュール２０３において、サージ電圧低減のための配線構造を示したものである。実施の形態３では、ＭＯＳＦＥＴ１０１の搭載位置とＭＯＳＦＥＴ１０１が搭載されるリードフレーム１０２は、半導体モジュール２０３の中央に配置された下側ＭＯＳＦＥＴのソース電位端子１０６ａのリードフレーム１０２を中心に線対称にレイアウトされている。これにより、実施の形態３による半導体モジュール２０３では、浮遊容量のアンバランスを低減している。
【００２４】
実施の形態３においても、実施の形態１および実施の形態２と同様に、下側ＭＯＳＦＥＴ１０１ａの上面であるソース面１０９からの配線を複数方向にすることで通電経路の並列化が実現でき、配線インダクタンスの低減が可能となる。
また、下側ＭＯＳＦＥＴのソース電位端子１０６ａとなるリードフレーム１０２を環状にすることでも通電経路の多並列化が実現でき、更なる配線インダクタンスの低減が可能となる。
実施の形態３においても、実施の形態１および実施の形態２と同様に、半導体素子である下側ＭＯＳＦＥＴ１０１ａは、第１の端子である外部接続端子１０６の搭載部に搭載されている。第２の端子である下側ＭＯＳＦＥＴのソース電位端子１０６ａは、複数の配線部分１０６ｄと一体に形成された環状部分１０６ｅを有しており、空き領域１０７ｃは複数の配線部分１０６ｄの間に設けられている。具体的には、空き領域１０７ｃは、環状部分１０６ｅの内側に設けられている。なお、環状部分１０６ｅと複数の配線部分１０６ｄは、一体に形成されていてもよいし、分断されて形成された環状部分１０６ｅと複数の配線部分１０６ｄとをそれぞれ接続して形成してもよく、下側ＭＯＳＦＥＴのソース電位端子１０６ａは、複数の配線部分１０６ｄと繋がって構成された環状部分１０６ｅを有していればよい。
複数の接続線であるワイヤーボンド１０５、ワイヤーボンド１０８およびそれらのワイヤーボンド１０５、ワイヤーボンド１０８とそれぞれ電流経路を形成する複数の配線部分１０６ｄ、環状部分１０６ｅは同一電位である。つまり、半導体モジュール２０３の中央に配置された環状のリードフレーム１０２は、下側ＭＯＳＦＥＴのソース電位端子１０６ａである。また、空き領域１０７ｃの一部に孔部２０５が形成されている。
図６に示すように、半導体モジュール２０３は、下側ＭＯＳＦＥＴ１０１ａを含む複数のＭＯＳＦＥＴ１０１によりＨブリッジ回路が構成されている。第２の端子である下側ＭＯＳＦＥＴのソース電位端子１０６ａは、リードフレーム１０２により形成されている。空き領域１０７ｃはリードフレーム１０２の中央に配置されており、複数のＭＯＳＦＥＴ１０１は、空き領域１０７ｃを中心として線対称に配置されている。
【００２５】
図７は、実施の形態３による半導体モジュールの電流通電経路の一事例を示す平面図である。図７では、ＭＯＳＦＥＴ１０１をオン、オフしている時の電流通電経路の一事例を示す。図７においては、図面左下に示す下側ＭＯＳＦＥＴ１０１ａのソース面１０９からの電流経路は、電流経路３０１、電流経路３０２、電流経路３０３および電流経路３０４の計４本の経路を有する。半導体モジュール２０３は、空き領域１０７ｃの周囲の環状部分１０６ｅに、４本の電流経路を有する。実施の形態３による半導体モジュール２０３では、低インダクタンス化のため、または短い電流経路にするために、ＭＯＳＦＥＴ１０１よりも半導体モジュール２０３の中心に近い位置に環状のリードフレーム１０２を配置する。
【００２６】
また、図８は実施の形態３による半導体モジュールの電流通電経路の一事例を示す平面図である。図８では、ＭＯＳＦＥＴ１０１を全部オンしている時の電流通電経路の一事例を示す。図８に示すように、実施の形態３による半導体モジュール２０３では、下側ＭＯＳＦＥＴ１０１ａの横方向に延在しているワイヤーボンド１０８と上側ＭＯＳＦＥＴのドレイン電位端子１０６ｂのリードフレーム１０２を接続するクリップリード１０４を設けることで電流経路３０５の配線インダクタンスの低減が可能となる。
また、この場合も下側ＭＯＳＦＥＴ１０１ａからの接続線（ワイヤーボンド１０５およびワイヤーボンド１０８）の複数方向化と下側ＭＯＳＦＥＴのソース電位端子１０６ａとなるリードフレーム１０２の環状化により、配線インダクタンスの低減が可能となる。
また、環状のリードフレーム１０２とＭＯＳＦＥＴ１０１が搭載されているリードフレーム１０２はそれぞれ並行平板になっており、配線インダクタンス低減の効果がある。
上側ＭＯＳＦＥＴのドレイン電位端子１０６ｂとなるリードフレーム１０２を繋ぐクリップリード１０４と環状のリードフレーム１０２も並行平板となっており、配線インダクタンス低減の効果がある。
【００２７】
半導体モジュール２０３の中央に配置される空き領域１０７ｃは、複数個でも効果は有する。しかし、省スペース化のため等により、図６に示すように、半導体モジュール２０３の中央に配置される空き領域１０７ｃは、１箇所設ける構成としたほうがよい。
環状のリードフレーム１０２は、円形、楕円形に限らず多角形でもよい。ワイヤーボンド１０８、クリップリード１０４はそれぞれいずれを選択した場合も効果はある。また、リボンでもよい。
【００２８】
実施の形態４．
実施の形態４は、上述した実施の形態１から実施の形態３にかかる半導体モジュールを電力変換装置に適用したものである。本願は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本願を適用した場合について説明する。
【００２９】
図９は、実施の形態４にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
【００３０】
図９に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路、ＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
【００３１】
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図９に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０２とを備えている。
【００３２】
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車または電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
【００３３】
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、実施の形態４にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子、各還流ダイオードは、上述した実施の形態１から実施の形態３のいずれかに相当する半導体モジュール２０３によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
【００３４】
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体モジュール２０３に内蔵されていてもよいし、半導体モジュール２０３とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０２からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
【００３５】
制御回路２０２は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
【００３６】
実施の形態４に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１から実施の形態３にかかる半導体モジュール２０３を適用するため、信頼性向上を実現することができる。
実施の形態４では、２レベルの三相インバータに本願を適用する例を説明したが、本願は、これに限られるものではなく、種々の電力変換装置に適用することができる。実施の形態４では、２レベルの電力変換装置としたが３レベルまたはマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本願を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本願を適用することも可能である。
【００３７】
また、本願を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機またはレーザー加工機、または誘導加熱調理器または非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。
【００３８】
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【符号の説明】
【００３９】
１００  電源、１０１  ＭＯＳＦＥＴ、１０１ａ  下側ＭＯＳＦＥＴ、１０１ｂ  上側ＭＯＳＦＥＴ、１０２  リードフレーム、１０３  樹脂モールド、１０４  クリップリード、１０５  ワイヤーボンド、１０６  外部接続端子、１０６ａ  下側ＭＯＳＦＥＴのソース電位端子、１０６ｂ  上側ＭＯＳＦＥＴのドレイン電位端子、１０６ｃ  小信号用端子、１０６ｄ  配線部分、１０６ｅ  環状部分、１０７ａ、１０７ｂ、１０７ｃ  空き領域、１０８  ワイヤーボンド、１０９  ソース面、２００  電力変換装置、２０１  主変換回路、２０２  制御回路、２０３  半導体モジュール、２０４  ヒートシンク、２０５  孔部、２０６  ねじ、２０７  ばね、３００  負荷、３０１、３０２、３０３、３０４、３０５  電流経路
【図１】
0006896831.tif 000002
【図２】
0006896831.tif 000003
【図３】
0006896831.tif 000004
【図４】
0006896831.tif 000005
【図５】
0006896831.tif 000006
【図６】
0006896831.tif 000007
【図７】
0006896831.tif 000008
【図８】
0006896831.tif 000009
【図９】
0006896831.tif 000010