(57)【特許請求の範囲】
【請求項１】
受信信号を積分時間ごとに積分する積分部と、
前記受信信号の積分波形のピーク点を検出する検出部と、
前記積分時間ごとの前記受信信号の積分波形に基づいて、前記積分時間ごとの前記受信信号の電圧がハイまたはローのいずれであるかを判定する判定部と、
前記検出部によって前記受信信号の積分波形から検出されたピーク点に基づいて、積分値をリセットするタイミングと、判定のタイミングを指示するタイミング指示部を備え、
前記積分部は、前記タイミング指示部から指示されたタイミングで前記積分時間ごとの前記受信信号の積分値をリセットし、
前記判定部は、前記タイミング指示部から指示されたタイミングで判定を行い、前記積分時間ごとの前記受信信号の電圧値を順次出力すること
を特徴とする受信回路。
【請求項２】
前記検出部は、前記受信信号の積分波形を複数回微分した信号の波形に基づいて、前記受信信号の積分波形のピーク点を検出すること
を特徴とする請求項１記載の受信回路。
【請求項３】
前記検出部によって前記受信信号の積分波形からピーク点が検出されたタイミングと外部から入力されたクロック信号の立ち上がりと立ち下がりの変化のタイミングとの間のずれ量を算出する算出部と、
前記算出部によって算出された前記ずれ量を保存する保存部を備え、
前記タイミング指示部は、前記保存部に保存された前記ずれ量に基づいて、積分値をリセットするタイミングと、判定のタイミングを指示すること
を特徴とする請求項１または請求項２記載の受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信回路に関する。
【背景技術】
【０００２】
例えば、特許文献１に記載された回路は、受信信号を１ビット時間ごとに積分する積分回路を備えている。この回路では、積分回路によって１ビット時間ごとに受信信号が積分されることで、受信信号の１ビット分に対応する信号レベルが積分時間に応じて増える。このため、１ビット分の信号が０か１かを判定する（以下、０１判定と記載する）ための０１判定閾値と信号レベルとの比較を正確に行うことができる。さらに、受信信号に重畳された雑音（例えば、熱雑音）が平均化または平坦化されるので、ある一定のタイミングで受信信号と閾値とを比較して０１判定する場合よりも受信信号に重畳された雑音の影響が低減される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−１２６２３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された回路は、位相がずれた複数のクロック信号にそれぞれ同期して動作する複数の受信回路を備えている。これらの受信回路は、入力されたクロック信号に応じたタイミングで、１ビット時間ごとに信号を０１判定する。このため、特許文献１に記載された回路は、１ビット時間ごとの信号を０１判定する複数の受信回路と、これらの受信回路にクロック信号および０１判定閾値を入力する複数の信号線が必要であり、回路全体の規模が大きくなるという課題があった。【０００５】
本発明は上記課題を解決するものであり、回路規模を低減することができる受信回路を得ることを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る受信回路は、受信信号を積分時間ごとに積分する積分部と、受信信号の積分波形のピーク点を検出する検出部と、受信信号の積分波形に基づいて、積分時間ごとの受信信号の電圧がハイまたはローのいずれであるかを判定する判定部と、検出部によって受信信号の積分波形から検出されたピーク点に基づいて、積分値をリセットするタイミングと、判定のタイミングを指示するタイミング指示部を備え、積分部は、タイミング指示部から指示されたタイミングで積分時間ごとの受信信号の積分値をリセットし、判定部は、タイミング指示部から指示されたタイミングで判定を行い、積分時間ごとの受信信号の電圧値を順次出力する。
【発明の効果】
【０００７】
本発明によれば、受信信号の積分波形のピーク点に基づいて、積分時間ごとの受信信号の積分値をリセットするタイミングと、積分時間ごとの受信信号の電圧がハイまたはローのいずれであるかを判定するタイミングが指示される。これにより、複数のクロック信号を用いず、受信信号から、０１判定するタイミングと、積分値をリセットするタイミングとが得られるので、複数の受信回路および複数の信号線が不要であり、回路規模を低減することができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１に係る受信回路を備えた通信システムの構成を示すブロック図である。
【図２】図１の通信システムで扱われる信号の波形を示す波形図である。
【図３】ミラー積分回路およびリセット用スイッチを示す回路図である。
【図４】実施の形態１に係る受信回路で扱われる信号の波形を示す波形図である。
【図５】微分回路を示す回路図である。
【図６】パルス性ノイズが重畳された受信信号の波形変化を示す説明図である。
【図７】受信信号が積分された信号の波形において、０１判定のタイミングがずれても判定結果に影響がないことを示す説明図である。
【図８】受信信号の波形と受信信号が一階微分された信号の波形との関係を示す図である。
【図９】実施の形態２に係る受信回路で扱われる信号の波形を示す波形図である。
【図１０】実施の形態３に係るタイミング指示部の構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１は、実施の形態１に係る受信回路１を備えた通信システムの構成を示すブロック図である。また、図２は、図１の通信システムで扱われる信号の波形を示す波形図である。図２において、横軸は時間ｔであり、縦軸は電圧ｖである。図１に示す通信システムは、受信回路１、伝送路２および送信装置３を備える。送信装置３から出力される送信信号ａは、例えば、図２に示すように、ハイとローの電圧レベルが交互に繰り返される矩形波信号である。送信信号ａは、伝送路２を伝搬してから受信信号ｂとなって受信回路１に受信される。
【００１０】
伝送路２は、例えば、基板配線または導電性ケーブルで構成される。伝送路２は、送信信号ａの導電損または誘電損の影響によって、送信信号ａの周波数が高くなるほど、送信信号ａの減衰量も大きくなるローパスフィルタに似た性質を有する。送信信号ａの伝送速度が速くなるか、伝送距離が長くなるほど、送信信号ａの減衰は、低周波領域よりも高周波領域が大きくなる。これにより、立ち上がりと立ち下がりのエッジ部分が直線的に変化する波形の送信信号ａであっても、受信信号ｂは、図２に示すように、立ち上がりと立ち下がりの部分が鈍った波形になる。
【００１１】
伝送路２で送信信号ａが減衰することで、受信信号ｂは、１ビット時間内にハイの電圧レベルに立ち上がりきらず、ローの電圧レベルへ立ち下がりきらず、送信装置３から出力された送信信号ａのハイとローの電圧レベルの最大値まで届かない場合がある。例えば、信号伝送レートが高くなるほど１ビット時間も短くなるため、図２に示すように、送信信号ａは、アイマスクＡに伝送波形が含まれず、アイマスク規定を満たす場合であっても、受信信号ｂでは、アイマスクＡに伝送波形が含まれて、アイマスク規定を満さないことが起きやすくなる。
【００１２】
また、送信信号ａの波形のパターンによっては、受信信号ｂにおける１ビット時間内の電圧レベルが０１判定閾値を超えられずに、０１のビットパターンに起因するシンボル間干渉（ＩＳＩ）によるビット判定誤りが起きやすくなる。このように、受信信号のアイパターンにおけるジッタ量およびアイ開口の大きさ（高さと幅）は、受信信号の品質を評価する指標として用いられる。近年では、信号伝送レートが顕著に高速化されているため、受信信号の品質向上が求められている。
【００１３】
図１に示すように、受信回路１は、バッファ１１、積分部１２、検出部１３、タイミング指示部１４、判定部１５および表示部１６を備えている。バッファ１１は、受信信号ｂを一時的に記憶してから、積分部１２に出力する。なお、バッファ１１は受信回路１から省略されてもよい。図１において、受信信号ｂをバッファ１１に入力する信号線として、１本のシングルエンド信号線が想定されている。ただし、差動入力に対応しかつシングルエンド出力に対応した信号線であってもよい。
【００１４】
積分部１２は、受信信号ｂを積分時間ごとに積分する。ここで、積分時間は、例えば、送信信号ａの１ビット分に相当する１ビット時間である。積分部１２は、バッファ１１から入力された受信信号ｂを１ビット時間ごとに積分して、１ビット時間ごとの信号ｃを、検出部１３および判定部１５に出力する。図３は、ミラー積分回路およびリセット用スイッチを示す回路図である。積分部１２は、例えば、１つのコンデンサが信号線路とグラウンドとの間に接続された簡単な回路で実現することができる。また、ＲＣ回路であってもよいし、図３に示すようなオペアンプＯＰを用いたミラー積分回路であってもよい。
【００１５】
ミラー積分回路では、１ビット時間ごとの受信信号ｂの積分値として、コンデンサＣに電荷が蓄えられる。コンデンサＣと並列に接続されているスイッチ１２ａは、コンデンサＣに蓄えられた電荷を抜くためのスイッチである。タイミング指示部１４から出力されたリセット信号（指示情報ｅ）がスイッチ１２ａに入力されると、スイッチ１２ａは閉状態となってコンデンサＣの両端をショートさせ、積分値が０にリセットされる。スイッチ１２ａは、閉状態になると、直ちに開状態に戻り、タイミング指示部１４から次のリセット信号が入力されるまで開状態のままになる。
【００１６】
検出部１３は、積分部１２によって積分された信号ｃを入力し、積分波形（リセット前の積分波形）の凹凸のピーク点を検出する。ピーク点は、積分波形の凹凸部分、すなわち時間の経過に従って増加する傾向が緩やかになって減少する傾向に変化し始めた位置または時間である。検出部１３によって検出されたピーク点の位置または時間を示す信号ｄは、タイミング指示部１４に出力される。
【００１７】
図４は、実施の形態１に係る受信回路１で扱われる信号の波形を示す波形図であって、受信信号ｂの波形、信号ｃの波形、信号ｃが一階微分された信号の波形、および信号ｃが二階微分された信号の波形を示している。図４において、横軸は時間ｔ、縦軸は電圧ｖである。受信信号ｂは、１ビット時間での信号電圧が判定閾値Ｖｔｈを超えると、この時間での信号レベルはハイであり、判定閾値Ｖｔｈ未満であれば、この時間での信号レベルはローと判定される。
【００１８】
検出部１３は、積分部１２によって得られた積分波形を複数回微分（例えば、二階微分）した波形に基づいて、積分波形のピーク点を検出する。積分波形が一階微分された信号の波形は、図４に示すようにノイズが平坦化された受信信号ｂの波形に相当する。また、積分波形が二階微分された信号の波形は、受信信号ｂの信号レベルがローからハイに立ち上がるタイミングで変化し、ハイからローに立ち下がるタイミングで変化する。検出部１３は、積分波形が二階微分された信号を、積分波形のピーク点を示す信号ｄとしてタイミング指示部１４に出力する。
【００１９】
図５は、微分回路を示す回路図である。検出部１３は、ＣＲ回路で実現することができるが、図５に示すようなオペアンプＯＰを用いた微分回路で実現してもよい。積分部１２から出力された信号を二階微分する検出部１３は、図５に示す微分回路が２つ直列に接続された回路により実現することができる。例えば、判定閾値Ｖｔｈは、グラウンドＧＮＤの電位である。
【００２０】
図５に示す微分回路は、オペアンプＯＰの反転端子側に信号ｃが入力され、非反転端子は、グラウンドＧＮＤの電位になっている。図５に示す微分回路では、信号ｃのハイとローの電圧の向きと一階微分された信号の波形における電圧の向きは逆になる。なお、図３に示した積分回路においても、オペアンプＯＰに入力される受信信号ｂの波形とオペアンプＯＰから出力された信号ｃの波形の電圧の向きは、図５に示す微分回路と同様に反転する。
【００２１】
タイミング指示部１４は、検出部１３によって検出されたピーク点に基づいて、積分部１２によって１ビット時間ごとの積分値がリセットされるタイミングを指示し、判定部１５によって判定が行われるタイミングを指示する。例えば、タイミング指示部１４は、図４に示した二階微分された信号ｄの波形のうち、プラス側の判定閾値よりも大きい値があるタイミングにピーク点があり、マイナス側の判定閾値よりも大きい値があるタイミングにピーク点があると判断し、このタイミングを示す指示情報ｅを、積分部１２および判定部１５に出力する。これにより、指示情報ｅが示すタイミングで、積分部１２が積分値をリセットし、判定部１５が判定を行う。
【００２２】
判定部１５は、積分部１２から出力された積分波形（リセット前の積分波形）に基づいて、受信信号ｂの１ビット時間ごとの信号レベルが、ハイまたはローのいずれであるかを判定する。また、判定部１５は、指示情報ｅを用いてタイミング指示部１４から指示されたタイミングで判定を行い、１ビット時間ごとに判定された受信信号ｂの信号レベルｆを出力する。判定部１５から出力された判定結果は、表示部１６によって表示される。
【００２３】
図６は、パルス性ノイズが重畳された受信信号の波形変化を示す説明図である。従来のデジタル受信回路は、バッファを通過した受信信号に対して直接０１判定を行っていた。この場合、ある決まったタイミングで受信信号の電圧値と判定閾値Ｖｔｈとの大小比較が行われる。図６に示すタイミングＴ１〜Ｔ７で０１判定が行われる場合、例えば、タイミングＴ３で判定閾値Ｖｔｈと比較する瞬間に、受信信号ｂに対して大きな振幅のパルス性ノイズが重畳されると、受信信号ｂの電圧値と判定閾値Ｖｔｈとの比較が正常に行えず、ビット誤りが発生する。
【００２４】
これに対して、実施の形態１に係る受信回路１では、受信信号ｂが積分された信号ｃを０１判定の対象としている。積分時間だけ受信信号ｂの電圧が累積され、積分値が一方的に増加する。例えば、図６に示すタイミングＴ１ａ〜Ｔ７ａで０１判定が行われ、タイミングＴ３ａで、受信信号ｂに大きな振幅のパルス性ノイズが重畳されても、積分部１２によって積分された受信信号ｂの積分値の絶対値が判定閾値Ｖｔｈの絶対値（図３のミラー積分回路では、ＧＮＤ電圧）よりも十分に大きいため、判定部１５は、０１判定を正常に行うことができ、ビット誤りは発生しない。
【００２５】
図７は、受信信号ｂが積分された信号ｃの波形において、０１判定のタイミングがずれても判定結果に影響がないことを示す説明図である。前述の「ある決まったタイミング」は、外部から入力されたクロック信号に基づくタイミングであるか、受信信号の波形から決定されたタイミングである。例えば、受信信号の波形から決定されるタイミングとは、受信信号のアイパターンにおける２箇所のゼロクロス点の中央位置、すなわち、受信信号の振幅が最も大きくなるアイ開口で０１判定が行われるタイミングである。このように、従来の受信回路では、０１判定のタイミングが細かく管理される場合が多かった。
【００２６】
これに対して、実施の形態１に係る受信回路１では、受信信号ｂが積分された信号ｃを０１判定の対象としている。積分時間だけ受信信号ｂの電圧が累積され、積分値が一方的に増加するので、従来のような判定タイミングの細かい管理が不要である。例えば、図７に示すタイミングＴ１〜Ｔ７で０１判定が行われる場合、タイミングＴ１は、受信信号ｂの積分値が最大になるタイミングではないが、積分値の絶対値が判定閾値Ｖｔｈの絶対値よりも十分に大きいため、０１判定が正常に行え、ビット誤りが発生しない。
【００２７】
従来の受信回路では、ジッタ量が大きい場合あるいは受信信号で０と１が出現するパターンによって、受信信号の電圧がハイまたはローに遷移する途中で０１判定されるとビット誤りが生じる。これに対し、判定部１５は、検出部１３によって受信信号ｂの積分波形のピーク点が検出されてから、判定を行うまでの間に、受信信号ｂの１ビット時間分の積分値がリセットされない限り、図７の矢印Ｂで示すように、多少のタイムラグが生じても、判定を正常に行うことが可能である。このように、受信回路１では、０１判定のタイミングの厳密な管理が不要である。
【００２８】
図８は、受信信号ｂの波形と、受信信号ｂが一階微分された信号ｂ’の波形との関係を示す図である。図８において、受信信号ｂには、ビット信号周期よりも短時間で変動するノイズが重畳されているので、極短時間で受信信号ｂの振幅が僅かに変化し、受信信号ｂが一階微分された信号ｂ’の波形の変化量が大きくなる。受信信号ｂの波形でローからハイに立ち上がるときのエッジと、ハイからローに立ち下がるときのエッジを検出することは、図８に示すように電圧値が上下に大きく変化した微分波形の傾き成分を求めることに相当し、非常に困難な処理である。
【００２９】
これに対して、実施の形態１に係る受信回路１は、受信信号ｂを積分することで、受信信号ｂに重畳されたノイズを無効化または平坦化してから、積分波形のピーク点を検出するために積分波形を二階微分している。これにより、受信信号ｂの波形でローからハイに立ち上がるときのエッジとハイからローに立ち下がるときのエッジを容易に検出することが可能である。
【００３０】
これまで、積分波形のピーク点を検出するために、二階微分された積分波形を用いる方法を示したが、これに限定されるものではない。実施の形態１に係る受信回路１では、積分波形のピーク点を検出することが可能な方法であれば、他の方法であっても構わない。
【００３１】
以上のように、実施の形態１に係る受信回路１において、受信信号ｂの積分波形のピーク点に基づいて、受信信号ｂの積分値をリセットするタイミングと、１ビット時間ごとの受信信号ｂの電圧がハイまたはローのいずれであるかを判定するタイミングが指示される。これにより、複数のクロック信号を用いず、受信信号ｂから、０１判定するタイミングと積分値をリセットするタイミングが得られるので、複数の受信回路および複数の信号線が不要であり、回路規模を低減することができる。
【００３２】
実施の形態２．
実施の形態１では、受信信号ｂの積分波形のピーク点を検出するため、受信信号ｂの積分波形を二階微分する場合を示したが、実施の形態２に係る受信回路は、受信信号ｂの積分波形が３回以上微分された信号の波形を利用する。
【００３３】
図９は、実施の形態２に係る受信回路で扱われる信号の波形を示す波形図であり、受信信号ｂの波形、信号ｃの波形、信号ｃが一階微分された信号の波形、信号ｃが二階微分された信号、および信号ｃが三階微分された信号の波形を示している。図９において、横軸は時間ｔ、縦軸は電圧ｖである。なお、以降は、信号ｃが三階微分された信号の波形が、信号ｃが二階微分された信号の波形におけるパルスの立ち上がりと立ち下がりのタイミングのみに対応する場合について説明する。
【００３４】
信号ｃを三階微分する検出部１３は、例えば、図５に示した微分回路を３つ直列に接続した回路により実現することができる。一方、図３に示したミラー積分回路は、オペアンプＯＰの反転入力端子に受信信号ｂが入力されるので、受信信号ｂの波形と、出力される積分波形との間で電圧のハイとローとの関係は逆になる（逆相になる）。このミラー積分回路によって積分された信号ｃが、図５に示した微分回路で一階微分されると、一階微分された信号の波形と信号ｃの波形との間で電圧のハイとローとの関係は逆になる。すなわち、一階微分された信号の波形と受信信号ｂの波形との間で電圧のハイとローとの関係は同じになる（同相になる）。
【００３５】
検出部１３によって信号ｃが二階微分された場合、二階微分された信号の波形と、受信信号ｂの波形との間で電圧のハイとローとの関係は逆相になるが、信号ｃが三階微分されると、三階微分された信号の波形と受信信号ｂの波形との間で電圧のハイとローとの関係は同相になる。検出部１３によって信号ｃが三階微分された波形では、受信信号ｂの波形における電圧のハイからローの変化であるのか、ローからハイの変化であるのかを容易に識別することができる。
【００３６】
なお、検出部１３は、信号ｃが二階微分された信号の波形と、信号ｃが三階微分された信号の波形との両方に基づいて、受信信号ｂの積分波形のピーク点を検出してもよい。
【００３７】
以上のように、実施の形態２に係る受信回路において、検出部１３は、受信信号ｂの積分波形が複数回微分された波形に基づいて、受信信号ｂの積分波形のピーク点を検出する。これにより、複数のクロック信号を用いず、受信信号ｂから、０１判定するタイミングと積分値をリセットするタイミングが得られる。
【００３８】
実施の形態３．
実施の形態３に係る受信回路では、クロック信号のようにハイとローの電圧が交互に繰り返される信号ではなく、ハイとローの電圧がランダムに発生するパターンを有した受信信号を扱う。
【００３９】
図１０は、実施の形態３に係るタイミング指示部１４の構成を示すブロック図である。図１０に示すように、タイミング指示部１４は、タイミング決定部１４１、ずれ量算出部１４２およびずれ量保存部１４３を備えている。タイミング決定部１４１は、ずれ量保存部１４３に保存されたずれ量に基づいて、積分部１２によって１ビット時間に積分された受信信号ｂの積分値がリセットされるタイミングと、判定部１５によって判定が行われるタイミングを決定する。
【００４０】
ずれ量算出部１４２は、検出部１３によって受信信号ｂの積分波形からピーク点が検出されたタイミングと、外部クロック信号の立ち上がりと立ち下がりの変化のタイミングとの間のずれ量を算出する算出部である。ずれ量保存部１４３は、ずれ量算出部１４２によって算出されたずれ量を保存する保存部である。
【００４１】
例えば、送信装置３から出力された送信信号ａが、「１１１・・・」というように同じビット値が連続するビットパターンであると、この送信信号ａが受信された受信信号ｂの積分波形にピーク点が出現しない。受信信号ｂでビット値「１」が３つ連続すると、積分部１２によって３ビット分の受信信号ｂが累積されて、検出部１３は、３ビットの間、積分波形からピーク点を検出することができない。
【００４２】
実施の形態３に係る受信回路では、ずれ量算出部１４２が、外部クロック信号の波形が変化するタイミングと検出部１３によって受信信号ｂの積分波形からピーク点が検出されたタイミングとのずれ量を算出してずれ量保存部１４３に保存している。タイミング決定部１４１は、１ビット時間を超えても、検出部１３から、次の１ビット時間におけるピーク点を示す信号ｄが入力されない場合、ずれ量保存部１４３に保存されたずれ量に基づいて、受信信号ｂの積分値をリセットするタイミングと、判定のタイミングを決定する。タイミング決定部１４１によって決定されたタイミングを指示する指示情報ｅは、積分部１２と判定部１５に出力される。
【００４３】
以上のように、実施の形態３に係る受信回路において、タイミング指示部１４が、ずれ量保存部１４３に保存されたずれ量に基づいて、積分部１２によって１ビット時間ごとの受信信号ｂの積分値がリセットされるタイミングと、判定１５部によって判定が行われるタイミングを指示する。これにより、受信信号ｂが同じビット値が連続するビットパターンであっても、１ビット時間ごとに積分値のリセットと判定を行うことができる。
【００４４】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の範囲内において、実施の形態のそれぞれの自由な組み合わせまたは実施の形態のそれぞれの任意の構成要素の変形もしくは実施の形態のそれぞれにおいて任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００４５】
本発明に係る受信回路は、デジタル信号の通信装置に利用可能である。
【符号の説明】
【００４６】
１  受信回路、２  伝送路、３  送信装置、１１  バッファ、１２  積分部、１２ａ  スイッチ、１３  検出部、１４  タイミング指示部、１５  判定部、１６  表示部、１４１  タイミング決定部、１４２  ずれ量算出部、１４３  ずれ量保存部。
【図１】
0006968313.tif 000002
【図２】
0006968313.tif 000003
【図３】
0006968313.tif 000004
【図４】
0006968313.tif 000005
【図５】
0006968313.tif 000006
【図６】
0006968313.tif 000007
【図７】
0006968313.tif 000008
【図８】
0006968313.tif 000009
【図９】
0006968313.tif 000010
【図１０】
0006968313.tif 000011