(57)【特許請求の範囲】
【請求項１】
液晶ディスプレイパネルであって、データ線、走査線、第１共通線、第２共通線、メイン画素部及びサブ画素部を含み、前記第１共通線は、共通電圧を提供することに用いられ、前記第２共通線は、前記液晶ディスプレイパネルに対して配向を行うときに、前記サブ画素部の電圧が固定値に等しくなるようにし、前記メイン画素部の電圧が前記サブ画素部の電圧に等しくならないようにすることに用いられ、前記サブ画素部の電圧は、前記第２共通線が入力する電圧に基づき取得され、
前記メイン画素部は、第１薄膜トランジスタ及び第１画素電極を有し、前記第１薄膜トランジスタは、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、前記第１ゲート電極が前記走査線に接続され、前記第１ソース電極が前記データ線に接続され、前記第１ドレイン電極が前記第１画素電極に接続され、
前記サブ画素部は、第２薄膜トランジスタ、第３薄膜トランジスタ及び第２画素電極を有し、前記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有し、前記第３薄膜トランジスタは、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有し、前記第２ゲート電極及び前記第３ゲート電極がともに前記走査線に接続され、前記第２ソース電極が前記データ線に接続され、前記第２ドレイン電極が前記第３ドレイン電極に接続され、前記第３ドレイン電極が前記第２画素電極に接続され、前記第３ソース電極が前記第２共通線に接続される液晶ディスプレイパネル。
【請求項２】
前記液晶ディスプレイパネルに対して配向を行うときに、前記第２共通線が入力する電圧は前記データ線が入力する電圧に等しく、且つ前記第２共通線が入力する電圧は前記第１共通線が入力する電圧に等しくない請求項１に記載の液晶ディスプレイパネル。
【請求項３】
前記第２共通線と前記データ線は、ともに接地されている請求項２に記載の液晶ディスプレイパネル。
【請求項４】
前記液晶ディスプレイパネルが表示を行うとき、又は前記液晶ディスプレイパネルに対してテストを行うときに、前記第２共通線が入力する電圧は、前記第１共通線が入力する電圧に等しい請求項１に記載の液晶ディスプレイパネル。
【請求項５】
前記サブ画素部の電圧は、以下に示されるとおりであり、
Ｖｓｕｂ”＝Ｒ２／（Ｒ２＋Ｒ３＋Ｒ４）＊ＶＣｏｍ２
ＶＣｏｍ２は前記第２共通線が入力する電圧であり、Ｒ１〜Ｒ３はそれぞれ前記第１薄膜トランジスタ、前記第２薄膜トランジスタ及び前記第２薄膜トランジスタの内部抵抗を表し、Ｒ４はビアの抵抗を表し、Ｖｓｕｂ”は前記サブ画素部の電圧を表す請求項１に記載の液晶ディスプレイパネル。
【請求項６】
液晶ディスプレイパネルであって、データ線、走査線、第１共通線、第２共通線、メイン画素部及びサブ画素部を含み、前記第１共通線は、共通電圧を提供することに用いられ、前記第２共通線は、前記液晶ディスプレイパネルに対して配向を行うときに、前記サブ画素部の電圧が固定値に等しくなるようにし、前記メイン画素部の電圧が前記サブ画素部の電圧に等しくならないようにすることに用いられ、
前記メイン画素部は、第１薄膜トランジスタ及び第１画素電極を有し、前記第１薄膜トランジスタは、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、前記第１ゲート電極が前記走査線に接続され、前記第１ソース電極が前記データ線に接続され、前記第１ドレイン電極が前記第１画素電極に接続され、
前記サブ画素部は、第２薄膜トランジスタ、第３薄膜トランジスタ及び第２画素電極を有し、前記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有し、前記第３薄膜トランジスタは、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有し、前記第２ゲート電極及び前記第３ゲート電極がともに前記走査線に接続され、前記第２ソース電極が前記データ線に接続され、前記第２ドレイン電極が前記第３ドレイン電極に接続され、前記第３ドレイン電極が前記第２画素電極に接続され、前記第３ソース電極が前記第２共通線に接続される液晶ディスプレイパネル。
【請求項７】
前記液晶ディスプレイパネルに対して配向を行うときに、前記第２共通線が入力する電圧は前記データ線が入力する電圧に等しく、且つ前記第２共通線が入力する電圧は前記第１共通線が入力する電圧に等しくない請求項６に記載の液晶ディスプレイパネル。
【請求項８】
前記第２共通線と前記データ線は、ともに接地されている請求項７に記載の液晶ディスプレイパネル。
【請求項９】
前記サブ画素部の電圧は、前記第２共通線が入力する電圧に基づき取得される請求項６に記載の液晶ディスプレイパネル。
【請求項１０】
前記液晶ディスプレイパネルが表示を行うとき、又は前記液晶ディスプレイパネルに対してテストを行うときに、前記第２共通線が入力する電圧は、前記第１共通線が入力する電圧に等しい請求項６に記載の液晶ディスプレイパネル。
【請求項１１】
液晶表示装置であって、
バックライトモジュール、及び液晶ディスプレイパネルを含み、
前記液晶ディスプレイパネルは、データ線、走査線、第１共通線、第２共通線、メイン画素部及びサブ画素部を含み、前記第１共通線は、共通電圧を提供することに用いられ、前記第２共通線は、前記液晶ディスプレイパネルに対して配向を行うときに、前記サブ画素部の電圧が固定値に等しくなるようにし、前記メイン画素部の電圧が前記サブ画素部の電圧に等しくならないようにすることに用いられ、
前記メイン画素部は、第１薄膜トランジスタ及び第１画素電極を有し、前記第１薄膜トランジスタは、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、前記第１ゲート電極が前記走査線に接続され、前記第１ソース電極が前記データ線に接続され、前記第１ドレイン電極が前記第１画素電極に接続され、
前記サブ画素部は、第２薄膜トランジスタ、第３薄膜トランジスタ及び第２画素電極を有し、前記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有し、前記第３薄膜トランジスタは、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有し、前記第２ゲート電極及び前記第３ゲート電極がともに前記走査線に接続され、前記第２ソース電極が前記データ線に接続され、前記第２ドレイン電極が前記第３ドレイン電極に接続され、前記第３ドレイン電極が前記第２画素電極に接続され、前記第３ソース電極が前記第２共通線に接続される液晶表示装置。
【請求項１２】
前記液晶ディスプレイパネルに対して配向を行うときに、前記第２共通線が入力する電圧は前記データ線が入力する電圧に等しく、且つ前記第２共通線が入力する電圧は前記第１共通線が入力する電圧に等しくない請求項１１に記載の液晶表示装置。
【請求項１３】
前記第２共通線と前記データ線は、ともに接地されている請求項１２に記載の液晶表示装置。
【請求項１４】
前記サブ画素部の電圧は、前記第２共通線が入力する電圧に基づき取得される請求項１１に記載の液晶表示装置。
【請求項１５】
前記液晶ディスプレイパネルが表示を行うとき、又は前記液晶ディスプレイパネルに対してテストを行うときに、前記第２共通線が入力する電圧は、前記第１共通線が入力する電圧に等しい請求項１１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイの技術分野に関し、特に液晶ディスプレイパネル及び装置に関する。
【背景技術】
【０００２】
液晶ディスプレイパネルの精細度の向上につれて、画素のサイズがますます小さくなり、画素開口率もその分小さくなることにより、表示輝度に影響する。
【０００３】
表示輝度を向上させるために、図１に示すように、従来のディスプレイパネルは、メイン画素部１０１、サブ画素部１０２、及び３つの薄膜トランジスタＴ１〜Ｔ３を含み、Ｔ１〜Ｔ３のゲート電極が走査線１２に接続され、Ｔ１とＴ２のソース電極がともにデータ線１１に接続され、Ｔ３のソース電極がビアを介して共通線１３に接続される。そのうち、Ｔ３の内部抵抗がＴ２の内部抵抗より遥かに小さく、Ｔ３のサイズがＴ２のサイズより小さい。Ｔ２、Ｔ３の２つのＴＦＴ内部抵抗による分圧作用によって、サブ画素部１０２の電位をメイン画素部１０１の電位よりも低くし、８個の表示ドメインを実現することにより、視野角を向上させる。
【０００４】
しかしながら、実際の製造プロセスでは、成膜厚さ、露光、エッチングなどの複数の点の影響を受けることにより、Ｔ３の内部抵抗及びビアの抵抗の精度を制御することが困難になる。すなわち、Ｔ３の内部抵抗及びビアの抵抗には変動が発生しやすいため、サブ画素部１０２の電圧不均一となり、光配向時に配向むらを引き起こしやすく、表示効果を低下させる。
【０００５】
従って、従来技術の問題を解決するために、液晶ディスプレイパネル及び装置を提供する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、表示効果を向上させることができる液晶ディスプレイパネル及び装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記技術的課題を解決するために、本発明は、液晶ディスプレイパネルを提供し、
液晶ディスプレイパネルは、データ線、走査線、第１共通線、第２共通線、メイン画素部及びサブ画素部を含み、上記第１共通線は、共通電圧を提供することに用いられ、上記第２共通線は、液晶ディスプレイパネルに対して配向を行うときに、上記サブ画素部の電圧が固定値に等しくなるようにし、上記メイン画素部の電圧が上記サブ画素部の電圧に等しくならないようにすることに用いられ、上記サブ画素部の電圧は、上記第２共通線が入力する電圧に基づき取得され、
上記メイン画素部は、第１薄膜トランジスタ及び第１画素電極を有し、上記第１薄膜トランジスタは、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、上記第１ゲート電極が上記走査線に接続され、上記第１ソース電極が上記データ線に接続され、上記第１ドレイン電極が上記第１画素電極に接続され、
上記サブ画素部は、第２薄膜トランジスタ、第３薄膜トランジスタ及び第２画素電極を有し、上記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有し、上記第３薄膜トランジスタは、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有し、上記第２ゲート電極及び上記第３ゲート電極がともに上記走査線に接続され、上記第２ソース電極が上記データ線に接続され、上記第２ドレイン電極が上記第３ドレイン電極に接続され、上記第３ドレイン電極が上記第２画素電極に接続され、上記第３ソース電極が上記第２共通線に接続される。
【０００８】
本発明の液晶ディスプレイパネルでは、液晶ディスプレイパネルに対して配向を行うときに、上記第２共通線が入力する電圧は上記データ線が入力する電圧に等しく、且つ上記第２共通線が入力する電圧は上記第１共通線が入力する電圧に等しくない。
【０００９】
本発明の液晶ディスプレイパネルでは、上記第２共通線と上記データ線は、ともに接地されている。
【００１０】
本発明の液晶ディスプレイパネルでは、液晶ディスプレイパネルが表示を行うとき、又は液晶ディスプレイパネルに対してテストを行うときに、上記第２共通線が入力する電圧は、上記第１共通線が入力する電圧に等しい。
【００１１】
本発明の液晶ディスプレイパネルでは、上記サブ画素部の電圧は、以下に示されるとおりであり、
Ｖｓｕｂ”＝Ｒ２／（Ｒ２＋Ｒ３＋Ｒ４）＊ＶＣｏｍ２
ＶＣｏｍ２は上記第２共通線が入力する電圧であり、Ｒ１〜Ｒ３はそれぞれ上記第１薄膜トランジスタ、第２薄膜トランジスタ及び第２薄膜トランジスタの内部抵抗を表し、Ｒ４はビアの抵抗を表し、Ｖｓｕｂ”は上記サブ画素部の電圧を表す。
【００１２】
本発明は、液晶ディスプレイパネルを提供し、
液晶ディスプレイパネルは、データ線、走査線、第１共通線、第２共通線、メイン画素部及びサブ画素部を含み、上記第１共通線は、共通電圧を提供することに用いられ、上記第２共通線は、液晶ディスプレイパネルに対して配向を行うときに、上記サブ画素部の電圧が固定値に等しくなるようにし、上記メイン画素部の電圧が上記サブ画素部の電圧に等しくならないようにすることに用いられる。
【００１３】
本発明の液晶ディスプレイパネルでは、上記メイン画素部は、第１薄膜トランジスタ及び第１画素電極を有し、上記第１薄膜トランジスタは、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、上記第１ゲート電極が上記走査線に接続され、上記第１ソース電極が上記データ線に接続され、上記第１ドレイン電極が上記第１画素電極に接続され、
上記サブ画素部は、第２薄膜トランジスタ、第３薄膜トランジスタ及び第２画素電極を有し、上記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有し、上記第３薄膜トランジスタは、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有し、上記第２ゲート電極及び上記第３ゲート電極がともに上記走査線に接続され、上記第２ソース電極が上記データ線に接続され、上記第２ドレイン電極が上記第３ドレイン電極に接続され、上記第３ドレイン電極が上記第２画素電極に接続され、上記第３ソース電極が上記第２共通線に接続される。
【００１４】
本発明の液晶ディスプレイパネルでは、液晶ディスプレイパネルに対して配向を行うときに、上記第２共通線が入力する電圧は上記データ線が入力する電圧に等しく、且つ上記第２共通線が入力する電圧は上記第１共通線が入力する電圧に等しくない。
【００１５】
本発明の液晶ディスプレイパネルでは、上記第２共通線と上記データ線は、ともに接地されている。
【００１６】
本発明の液晶ディスプレイパネルでは、上記サブ画素部の電圧は、上記第２共通線が入力する電圧に基づき取得される。
【００１７】
本発明の液晶ディスプレイパネルでは、液晶ディスプレイパネルが表示を行うとき、又は液晶ディスプレイパネルに対してテストを行うときに、上記第２共通線が入力する電圧は、上記第１共通線が入力する電圧に等しい。
【００１８】
本発明は、液晶表示装置をさらに提供し、液晶表示装置は、バックライトモジュール及び液晶ディスプレイパネルを含み、該液晶ディスプレイパネルは、データ線、走査線、第１共通線、第２共通線、メイン画素部及びサブ画素部を含み、上記第１共通線は、共通電圧を提供することに用いられ、上記第２共通線は、液晶ディスプレイパネルに対して配向を行うときに、上記サブ画素部の電圧が固定値に等しくなるようにし、上記メイン画素部の電圧が上記サブ画素部の電圧に等しくならないようにすることに用いられる。
【００１９】
本発明の液晶表示装置では、上記メイン画素部は、第１薄膜トランジスタ及び第１画素電極を有し、上記第１薄膜トランジスタは、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、上記第１ゲート電極が上記走査線に接続され、上記第１ソース電極が上記データ線に接続され、上記第１ドレイン電極が上記第１画素電極に接続され、
上記サブ画素部は、第２薄膜トランジスタ、第３薄膜トランジスタ及び第２画素電極を有し、上記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有し、上記第３薄膜トランジスタは、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有し、上記第２ゲート電極及び上記第３ゲート電極がともに上記走査線に接続され、上記第２ソース電極が上記データ線に接続され、上記第２ドレイン電極が上記第３ドレイン電極に接続され、上記第３ドレイン電極が上記第２画素電極に接続され、上記第３ソース電極が上記第２共通線に接続される。
【００２０】
本発明の液晶表示装置では、液晶ディスプレイパネルに対して配向を行うときに、上記第２共通線が入力する電圧は上記データ線が入力する電圧に等しく、且つ上記第２共通線が入力する電圧は上記第１共通線が入力する電圧に等しくない。
【００２１】
本発明の液晶表示装置では、上記第２共通線と上記データ線は、ともに接地されている。
【００２２】
本発明の液晶表示装置では、上記サブ画素部の電圧は、上記第２共通線が入力する電圧に基づき取得される。
【００２３】
本発明の液晶表示装置では、液晶ディスプレイパネルが表示を行うとき、又は液晶ディスプレイパネルに対してテストを行うときに、上記第２共通線が入力する電圧は、上記第１共通線が入力する電圧に等しい。
【発明の効果】
【００２４】
本発明の液晶ディスプレイパネル及び装置は、別途の共通線を追加することで、サブ画素部の配向プロセスにおける電圧を一定に維持することにより、サブ画素部の電圧不均一を回避し、配向をさらに均一にし、表示効果を向上させる。
【図面の簡単な説明】
【００２５】
【図１】図１は、従来の液晶ディスプレイパネルの構造模式図である。
【図２】図２は、従来の液晶ディスプレイパネルの等価回路図である。
【図３】図３は、本発明の液晶ディスプレイパネルの構造模式図である。
【発明を実施するための形態】
【００２６】
以下の各実施例の説明は、添付した図面を参照して、本発明の適用に用いられ得る特定の実施例を例示することに用いられる。本発明において言及される方向用語、例えば「上」、「下」、「前」、「後」、「左」、「右」、「内」、「外」及び「側面」などは、添付した図面を参照する方向に過ぎない。従って、使用される方向用語は、本発明を説明及び理解するためのものであり、本発明を限定しないためではない。図には、構造が類似したユニットは、同一符号で示される。
【００２７】
図２を参照すると、図２は、従来の液晶ディスプレイパネルの等価回路図である。
【００２８】
図２に示すように、従来の液晶ディスプレイパネルの電気的原理は、具体的には、以下のとおりである。走査線１２がオンになると、Ｔ２、Ｔ３が導通し、その内部抵抗とビア抵抗が分圧回路を構成する。
【００２９】
表示プロセスにおいて、サブ画素部１０２の電圧は、式１に示されるとおりである。
【００３０】
（式１）
Ｖｓｕｂ＝（Ｒ３＋Ｒ４）／（Ｒ２＋Ｒ２＋Ｒ４）＊Ｖｍａｉｎ
ここで、Ｒ１〜Ｒ３はそれぞれＴ１〜Ｔ３の内部抵抗を表し、Ｒ４はビアの内部抵抗を表し、Ｖｓｕｂはサブ画素部１０２の電圧を表し、Ｖｍａｉｎはメイン画素部１０１の電圧を表す。
【００３１】
ＨＶＡ光配向時、共通線１３の電圧ＶＣｏｍは、交流電圧であり、例えば振幅は１２Ｖである。データ線１１が接地され、データ線の電圧がＶｄであり、この時、サブ画素部１０２の電圧Ｖｓｕｂ’は、式２に示されるとおりである。
【００３２】
（式２）
Ｖｓｕｂ’＝Ｒ２／（Ｒ２＋Ｒ３＋Ｒ４）＊ＶＣｏｍ
【００３３】
しかし、実際の製造プロセスでは、成膜、露光、エッチングなどの多方面の技法的な制限を受けることによって、ディスプレイパネルの異なる領域Ｒ３、Ｒ４に差異が存在することにより、サブ画素部１０２の電圧に差異が存在し、つまり、ディスプレイパネルの異なる領域のサブ画素部の配向電圧を異ならせ、配向不良を招いてしまう。
【００３４】
図３を参照すると、図３は、本発明の液晶ディスプレイパネルの構造模式図である。
【００３５】
図３に示すように、本発明の液晶ディスプレイパネルは、データ線１１、走査線１２、第１共通線２１及び第２共通線２２を含み、上記液晶ディスプレイパネルは、メイン画素部２０１及びサブ画素部２０２をさらに含む。
【００３６】
データ線１１は、データ信号を入力することに用いられ、走査線１２は、走査信号を入力することに用いられる。上記第１共通線２１は、共通電圧ＶＣｏｍ１を提供することに用いられ、上記第２共通線２２は、液晶ディスプレイパネルに対して配向を行うときに、上記サブ画素部２０２の電圧を固定値に等しくし、つまり、サブ画素部の電圧を一定に維持することに用いられる。第１共通線２１と第２共通線２２は、同一金属層に対してパターン化処理を行うことによって得られ得る。そのうち、上記メイン画素部２０１の電圧が上記サブ画素部２０２の電圧に等しくない。
【００３７】
一実施形態では、該メイン画素部２０１は、第１薄膜トランジスタＴ１及び第１画素電極２０３を有し、上記第１薄膜トランジスタＴ１は、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、上記第１ゲート電極が上記走査線１２に接続され、上記第１ソース電極が上記データ線１１に接続され、上記第１ドレイン電極が上記第１画素電極２０３に接続される。
【００３８】
該サブ画素部２０２は、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３及び第２画素電極２０４を有する。上記第２薄膜トランジスタＴ２は、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有する。上記第３薄膜トランジスタＴ３は、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有する。上記第２ゲート電極及び上記第３ゲート電極がともに上記走査線１２に接続され、上記第２ソース電極が上記データ線１１に接続され、上記第２ドレイン電極が上記第３ドレイン電極に接続され、上記第３ドレイン電極が上記第２画素電極２０４に接続され、上記第３ソース電極が上記第２共通線２２に接続される。そのうち、第３ソース電極がビアを介して第２共通線２２に接続される。
【００３９】
液晶ディスプレイパネルに対して配向を行うときに、第１共通線２１が交流電圧を入力し、該電圧の振幅は１２Ｖである。上記第２共通線２２が入力する電圧は上記データ線１１が入力する電圧に等しく、且つ上記第２共通線２２が入力する電圧は上記第１共通線２１が入力する電圧に等しくない。そのうち、上記第２共通線２２と上記データ線１１は、ともに接地されている。
【００４０】
この時、サブ画素部２０２の電圧Ｖｓｕｂ”は、式３に示されるとおりである。
【００４１】
（式３）
Ｖｓｕｂ”＝Ｒ２／（Ｒ２＋Ｒ３＋Ｒ４）＊ＶＣｏｍ２
【００４２】
ここで、ＶＣｏｍ２は上記第２共通線２２が入力する電圧であり、Ｒ１〜Ｒ３はそれぞれＴ１〜Ｔ３の内部抵抗を表し、Ｒ４はビアの抵抗を表し、Ｖｓｕｂ”はこの時のサブ画素部１０２の電圧を表す。つまり、上記サブ画素部２０２の電圧は、上記第２共通線２２が入力する電圧に基づき取得される。
【００４３】
第２共通線２２が接地されているため、Ｖｓｕｂ”の電圧を接地電圧に等しくし、つまり、サブ画素部２０２の電圧を固定することにより、各サブ画素部の電圧差を一致させ、ＴＦＴの内部抵抗とビアの内部抵抗による影響を受けることがなくなることにより、液晶ディスプレイパネル全体内のサブ画素部の配向電圧を同じにして、配向不良の状況を解消する。
【００４４】
液晶ディスプレイパネルが表示を行うとき、又は液晶ディスプレイパネルに対してテストを行うときに、上記第２共通線２２が入力する電圧は、上記第１共通線２１が入力する電圧に等しく、つまり、ＶＣｏｍ２がＶＣｏｍ１に等しい。具体的には、パネルの表示又はテストのプロセスにおいて、第１共通線２１と第２共通線２２が電気的に接続されてもよい。
【００４５】
本発明の液晶ディスプレイパネルは、別途の共通線を増加することで、製造技法によるＴ３の内部抵抗及びビアの抵抗への影響を回避することにより、サブ画素部の配向時の電圧を同じにし、つまり、サブ画素部の配向プロセスにおける電圧を一定に維持し、サブ画素部の電圧不均一の状況を回避し、配向をさらに均一にし、表示効果を向上させる。
【００４６】
本発明は、液晶表示装置をさらに提供し、液晶表示装置は、バックライトモジュール及び液晶ディスプレイパネルを含み、図３に示すように、該液晶ディスプレイパネルは、データ線１１、走査線１２、第１共通線２１及び第２共通線２２を含み、上記液晶ディスプレイパネルは、メイン画素部２０１及びサブ画素部２０２をさらに含む。
【００４７】
データ線１１は、データ信号を入力することに用いられ、走査線１２は、走査信号を入力することに用いられる。上記第１共通線２１は、共通電圧ＶＣｏｍ１を提供することに用いられ、上記第２共通線２２は、液晶ディスプレイパネルに対して配向を行うときに、上記サブ画素部２０２の電圧を固定値に等しくし、つまり、サブ画素部の電圧を一定に維持することに用いられる。第１共通線２１と第２共通線２２は、同一金属層に対してパターン化処理を行うことによって得られ得る。上記メイン画素部２０１の電圧が上記サブ画素部２０２の電圧に等しくない。
【００４８】
一実施形態では、該メイン画素部２０１は、第１薄膜トランジスタＴ１及び第１画素電極２０３を有し、上記第１薄膜トランジスタＴ１は、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、上記第１ゲート電極が上記走査線１２に接続され、上記第１ソース電極が上記データ線１１に接続され、上記第１ドレイン電極が上記第１画素電極２０３に接続される。
【００４９】
該サブ画素部２０２は、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３及び第２画素電極２０４を有する。上記第２薄膜トランジスタＴ２は、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有する。上記第３薄膜トランジスタＴ３は、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有する。上記第２ゲート電極及び上記第３ゲート電極がともに上記走査線１２に接続され、上記第２ソース電極が上記データ線１１に接続され、上記第２ドレイン電極が上記第３ドレイン電極に接続され、上記第３ドレイン電極が上記第２画素電極２０４に接続され、上記第３ソース電極が上記第２共通線２２に接続される。そのうち、第３ソース電極がビアを介して第２共通線２２に接続される。
【００５０】
液晶ディスプレイパネルに対して配向を行うときに、第１共通線２１が交流電圧を入力し、該電圧の振幅は１２Ｖである。上記第２共通線２２が入力する電圧は上記データ線１１が入力する電圧に等しく、且つ上記第２共通線２２が入力する電圧は上記第１共通線２１が入力する電圧に等しくない。そのうち、上記第２共通線２２と上記データ線１１は、ともに接地されている。
【００５１】
この時、サブ画素部２０２の電圧Ｖｓｕｂ”は、式３に示されるとおりである。
【００５２】
（式３）
Ｖｓｕｂ”＝Ｒ２／（Ｒ２＋Ｒ３＋Ｒ４）＊ＶＣｏｍ２
【００５３】
ここで、ＶＣｏｍ２は上記第２共通線２２が入力する電圧であり、Ｒ１〜Ｒ３はそれぞれＴ１〜Ｔ３の内部抵抗を表し、Ｒ４はビアの抵抗を表し、Ｖｓｕｂ”はこの時のサブ画素部１０２の電圧を表す。つまり、上記サブ画素部２０２の電圧は、上記第２共通線２２が入力する電圧に基づき取得される。
【００５４】
第２共通線２２が接地されているため、Ｖｓｕｂ”の電圧を接地電圧に等しくし、つまり、サブ画素部２０２の電圧を固定することにより、各サブ画素部の電圧差を一致させ、ＴＦＴの内部抵抗とビアの内部抵抗による影響を受けることがなくなることにより、液晶ディスプレイパネル全体内のサブ画素部の配向電圧を同じにして、配向不良の状況を解消する。
【００５５】
液晶ディスプレイパネルが表示を行うとき、又は液晶ディスプレイパネルに対してテストを行うときに、上記第２共通線２２が入力する電圧は、上記第１共通線２１が入力する電圧に等しく、つまり、ＶＣｏｍ２がＶＣｏｍ１に等しい。具体的には、パネルの表示又はテストのプロセスにおいて、第１共通線２１と第２共通線２２が電気的に接続されてもよい。
【００５６】
本発明の液晶表示装置は、別途の共通線を増加することで、製造技法によるＴ３の内部抵抗及びビアの抵抗への影響を回避することにより、サブ画素部の配向時の電圧を同じにし、つまり、サブ画素部の配向プロセスにおける電圧を一定に維持し、サブ画素部の電圧不均一の状況を回避し、配向をさらに均一にし、表示効果を向上させる。
【００５７】
上記のとおり、本発明は、好適な実施例で以下のように開示されたが、上記好適実施例は、本発明を限定するためのものではなく、当業者は、本発明の精神及び範囲を逸脱せずに、誰でも様々な変更や修飾を行うことができ、よって、本発明の保護範囲は、特許請求の範囲に定められた範囲を基準とする。
【符号の説明】
【００５８】
１１  データ線
１２  走査線
１３  共通線
２１  第１共通線
２２  第２共通線
１０１  メイン画素部
１０２  サブ画素部
２０１  メイン画素部
２０２  サブ画素部
２０３  第１画素電極
２０４  第２画素電極
【図１】
0006830551.tif 000002
【図２】
0006830551.tif 000003
【図３】
0006830551.tif 000004