(57)【特許請求の範囲】
【請求項１】
入力電圧を出力電圧に降圧して発光素子に供給するスイッチ出力段の駆動制御を行う駆動ロジック部と、
前記入力電圧よりも高い昇圧電圧を生成するチャージポンプ電源部と、
電源電圧として前記昇圧電圧と前記出力電圧の供給を受けており前記スイッチ出力段のインダクタ電流に応じた電流検出信号とピーク検出値及びボトム検出値とを直接比較して前記駆動ロジック部の制御信号を生成する電流検出コンパレータと、
を有することを特徴とする発光素子駆動制御装置。
【請求項２】
前記スイッチ出力段の出力スイッチをオン／オフさせるドライバと、
前記出力スイッチの一端に現れる矩形波状のスイッチ電圧を引き上げて前記ドライバの電源電圧を生成するブートストラップ電源部と、
をさらに有し、
前記チャージポンプ電源部は、前記ブートストラップ電源部から電荷の供給を受けて前記昇圧電圧を生成することを特徴とする請求項１に記載の発光素子駆動制御装置。
【請求項３】
前記出力電圧が変動しても前記スイッチ出力段のスイッチング周波数が常に一定値となるように前記ピーク検出値及び前記ボトム検出値を調整する周波数帰還制御部をさらに有することを特徴とする請求項１または請求項２に記載の発光素子駆動制御装置。
【請求項４】
前記周波数帰還制御部は、前記発光素子に供給される出力電流の目標設定値に応じて前記ピーク検出値の上限と前記ボトム検出値の下限を可変制御することを特徴とする請求項３に記載の発光素子駆動制御装置。
【請求項５】
入力電圧から出力電圧を生成して発光素子に供給するスイッチ出力段の駆動制御を行う駆動ロジック部と、
前記スイッチ出力段のインダクタ電流に応じた電流検出信号とピーク検出値及びボトム検出値とを比較して前記駆動ロジック部の制御信号を生成する電流検出コンパレータと、
前記電流検出信号が前記ピーク検出値及び前記ボトム検出値の一方に達してから前記インダクタ電流が実際に一方の極値を取るまでの第１時間に応じて前記インダクタ電流の他方の極値を調整する電流調整部と、
を有し、
前記スイッチ出力段は、出力スイッチと同期整流スイッチを含み、
前記第１時間は、前記電流検出信号が前記ボトム検出値に達して前記同期整流スイッチをオフしてから前記出力スイッチをオンするまでの同時オフ時間であることを特徴とする発光素子駆動制御装置。
【請求項６】
前記電流調整部は、前記第１時間に応じて、前記電流検出信号が前記ピーク検出値に達してから前記出力スイッチをオフするまでの第２時間を調整することを特徴とする請求項５に記載の発光素子駆動制御装置。
【請求項７】
前記入力電圧をＶＩＮ、前記出力電圧をＶＯＵＴ、前記第１時間をＴ１１、前記第２時間をＴ１２とすると、Ｔ１２＝｛ＶＯＵＴ／（ＶＩＮ−ＶＯＵＴ）｝×Ｔ１１が成り立つことを特徴とする請求項６に記載の発光素子駆動制御装置。
【請求項８】
入力電圧から出力電圧を生成して発光素子に供給するスイッチ出力段の駆動制御を行う駆動ロジック部と、
前記スイッチ出力段のインダクタ電流に応じた電流検出信号とピーク検出値及びボトム検出値とを比較して前記駆動ロジック部の制御信号を生成する電流検出コンパレータと、
前記電流検出信号が前記ピーク検出値及び前記ボトム検出値の一方に達してから前記インダクタ電流が実際に一方の極値を取るまでの第１時間に応じて前記インダクタ電流の他方の極値を調整する電流調整部と、
を有し、
前記スイッチ出力段は、出力スイッチと同期整流スイッチを含み、
前記第１時間は、前記電流検出信号が前記ピーク検出値に達して前記出力スイッチをオフしてから前記同期整流スイッチをオンするまでの同時オフ時間であることを特徴とする発光素子駆動制御装置。
【請求項９】
請求項１〜請求項８のいずれか一項に記載の発光素子駆動制御装置と、
前記発光素子駆動制御装置により駆動制御されるスイッチ出力段と、
を有し、
発光素子に一定の出力電流を供給することを特徴とする発光素子駆動装置。
【請求項１０】
請求項９に記載の発光素子駆動装置と、
前記発光素子駆動装置により駆動される少なくとも一つの発光素子と、
を有することを特徴とする発光装置。
【請求項１１】
複数の発光素子を直列に接続して成る発光素子ストリングと、
前記複数の発光素子を個別に点消灯するためのスイッチマトリクスと、
前記スイッチマトリクスを制御するスイッチコントローラと、
をさらに有することを特徴とする請求項１０に記載の発光装置。
【請求項１２】
前記発光素子は、発光ダイオードまたは有機ＥＬ素子であることを特徴とする請求項６または請求項１１に記載の発光装置。
【請求項１３】
請求項１０〜請求項１２のいずれか一項に記載の発光装置を有することを特徴とする車両。
【請求項１４】
前記発光装置は、ヘッドランプ、昼間走行用ランプ、テールランプ、ストップランプ、及び、ターンランプの少なくとも一つであることを特徴とする請求項１３に記載の車両。
【請求項１５】
それらの主導電路が電源端子と接地電位との間にこの順で直列に接続される上側トランジスタ及び下側トランジスタと、
前記上側トランジスタ及び下側トランジスタを相補的にオン／オフ駆動するクロック信号を生成するクロック信号発振器と、
前記上側トランジスタ及び前記下側トランジスタの共通接続ノードと前記接地電位との間に直列に接続され、前記共通接続ノードに生じるスイッチング信号によって電流が供給されるインダクタ、電流検出用抵抗、及び、キャパシタと、
前記キャパシタの一端に生じる電圧源に接続される発光素子と、
前記電流検出用抵抗の両端子間に生じる電圧を検出する第１コンパレータと、
前記電流検出用抵抗に流れる発光素子電流を検出する発光素子電流検出回路と、
前記スイッチング信号のハイレベルまたはローレベルの持続時間を測定する持続時間検定回路と、を有し、
前記第１コンパレータのコンパレータ出力信号と前記持続時間検定回路の出力に基づき前記発光素子の接続状態の良否を報知する発光素子駆動回路装置。
【請求項１６】
前記電流検出回路は、前記発光素子電流のボトム値を検出する第２コンパレータと、
前記発光素子電流のピーク値を検出する第３コンパレータと、を有する請求項１５に記載の発光素子駆動回路装置。
【請求項１７】
前記持続時間検定回路は、フリップフロップを有するカウンタである請求項１５または請求項１６に記載の発光素子駆動回路装置。
【請求項１８】
前記持続時間検定回路は、前記スイッチング信号を積分する積分器、及び、前記積分器から出力される積分電圧を所定の参照電圧と比較するコンパレータを有し、前記コンパレータの出力に基づき前記発光素子の接続状態の良否を報知する請求項１５〜請求項１７のいずれか一項に記載の発光素子駆動回路装置。
【請求項１９】
前記持続時間検定回路は、前記スイッチング信号を電流に変換する電圧−電流変換手段を備え、前記電圧−電流変換手段の出力に基づき前記発光素子の接続状態の良否を報知する請求項１５〜請求項１７のいずれか一項に記載の発光素子駆動回路装置。
【請求項２０】
前記第１コンパレータは、第１入力端子及び第２入力端子を有し、前記第１コンパレータの第１入力端子に前記電流検出用抵抗の低電位側の電圧が印加され、前記第１コンパレータの第２入力端子に前記電流検出用抵抗の高電位側の電圧から第１閾値を減算した電圧が印加される請求項１５〜請求項１９のいずれか一項に記載の発光素子駆動回路装置。
【請求項２１】
前記第１閾値は、前記スイッチング信号に同期して第１閾値電圧と第２閾値電圧が切り換えられるように設定され、前記第２閾値電圧は前記第１閾値電圧よりも１桁以上大きい請求項２０に記載の発光素子駆動回路装置。
【請求項２２】
前記第１閾値は、前記第１コンパレータが前記発光素子の接続状態を否と検出する区間において、前記第１閾値電圧と前記第２閾値電圧とに切り換えられる請求項２１に記載の発光素子駆動回路装置。
【請求項２３】
前記第２コンパレータは、第１入力端子及び第２入力端子を有し、前記第２コンパレータの第１入力端子に前記電流検出用抵抗の低電位側の電圧に第２閾値を加算した電圧が印加され、前記第２コンパレータの第２入力端子に前記電流検出用抵抗の高電位側の電圧が印加される請求項１６に記載の発光素子駆動回路装置。
【請求項２４】
前記第３コンパレータは、第１入力端子及び第２入力端子を有し、前記第３コンパレータの第１入力端子に前記電流検出用抵抗の高電位側の電圧が印加され、前記第３コンパレータの第２入力端子に前記電流検出用抵抗の低電位側の電圧に第３閾値を加算した電圧が印加される請求項１６に記載の発光素子駆動回路装置。
【請求項２５】
前記スイッチング信号のハイレベル区間ＤＨとローレベル区間ＤＬとのデューティ比αＤＨ＝ＤＨ／（ＤＨ＋ＤＬ）は、前記カウンタが所定の時間をカウントした場合にαＤＨ＝０．９５０〜０．９９９に設定され、前記ローレベル区間ＤＬにおいて前記下側トランジスタをオン状態とし、前記電流検出用抵抗の両端に生じる電圧を検出する請求項１７に記載の発光素子駆動回路装置。
【請求項２６】
前記カウンタは、前記クロック信号を入力信号として分周される分周信号を組み合わせることにより生成される組み合わせ信号に基づき動作する第１カウンタ、第２カウンタ、及び、第３カウンタを有し、前記第２カウンタは前記スイッチング信号のハイレベル持続時間をカウントし、前記第３カウンタは前記第２カウンタが所定の時間をカウントしたときに前記スイッチング信号のハイレベルとローレベルを繰り返す周期を設定し、前記第１カウンタは前記第３カウンタで設定された周期が所定回数を超えたときに前記接続状態の報知信号を出力する請求項２５に記載の発光素子駆動回路装置。
【請求項２７】
前記第１カウンタ、前記第２カウンタ、及び、前記第３カウンタでそれぞれカウンタされる時間Ｔ１、Ｔ２、及び、Ｔ３は、Ｔ２＜Ｔ３＜Ｔ１となる請求項２６に記載の発光素子駆動回路装置。
【請求項２８】
前記時間Ｔ１、Ｔ２、及び、Ｔ３は、それぞれ１．２８ｍｓ、１０μｓ、及び、８０μｓであり、前記クロック信号の周期は０．１μｓ〜５μｓである請求項２７に記載の発光素子駆動回路装置。
【請求項２９】
前記第１コンパレータが前記発光素子の接続状態を否と検出する区間において、前記上側トランジスタ及び前記下側トランジスタがハイレベルからローレベルに遷移する区間及びローレベルからハイレベルに遷移する区間は、前記発光素子のオープン検出を停止させる請求項２６〜請求項２８のいずれか一項に記載の発光素子駆動回路装置。
【請求項３０】
前記発光素子電流は、スイッチングレギュレータから供給される請求項１５〜２９に記載の発光素子駆動回路装置。
【請求項３１】
前記スイッチングレギュレータは、同期整流式である降圧型、昇圧型、及び、昇降圧型のいずれか１つである請求項３０に記載の発光素子駆動回路装置。
【請求項３２】
ＨＴＳＳＯＰ［heat-sink thin shrink small outline package］、または、ＶＱＦＮ［very thin quad flat non-leaded package］に封止されていることを特徴とする請求項１〜請求項８のいずれか一項に記載の発光素子駆動制御装置。
【請求項３３】
前記駆動ロジック部を含む高耐圧ノイズ系回路と、前記電流検出コンパレータを含む小信号系回路との間に設けられて、前記高耐圧ノイズ系回路から前記小信号系回路へのノイズ伝搬を抑制する緩衝帯をさらに有することを特徴とすることを特徴とする請求項１〜請求項８のいずれか一項に記載の発光素子駆動制御装置。
【請求項３４】
前記緩衝帯は、それぞれ接地端に接続されたｎ型ウェルとｐ型コレクタウォールで形成されていることを特徴とする請求項３３に記載の発光素子駆動制御装置。
【請求項３５】
前記小信号系回路に接続される回路要素は、パワー系ＧＮＤ配線から分離された小信号系ＧＮＤ配線に接続されていることを特徴とする請求項３３または請求項３４に記載の発光素子駆動制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本明細書中に開示されている発明は、発光素子駆動制御装置、ないしは、スイッチングレギュレータによって駆動される発光素子駆動回路装置に関する。
【背景技術】
【０００２】  従来より、スイッチ出力段に流れるインダクタ電流のヒステリシス制御を行うことにより、発光素子に供給される出力電流を所定の目標値に維持する機能を備えた発光素子駆動制御装置（例えばＬＥＤ［light  emitting  diode］ドライバコントローラＩＣ）が実用化されている。【０００３】  なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。【０００４】  また、スイッチングレギュレータは、様々な用途の駆動電圧源として採用され、例えば発光素子（以下、ＬＥＤと称する）駆動回路装置の駆動電圧源としても採用される。さらに、接続状態を検出する回路機能を有する発光素子駆動回路装置も少なくない。なお、接続状態とは、ＬＥＤそのものの断線や短絡、ＬＥＤと外部との電気的接続経路上での断線や短絡、さらにＬＥＤモジュールのプリント基板への実装上でのオープン状態等を指す。【０００５】  特許文献２は、発光ダイオード回路の故障検知装置を開示する。特許文献２の図７は、負荷回路と直列に電流検出用の抵抗を接続し、この抵抗の端子間電圧の変化を断線検知回路で検出する状態を示す。１個でもＬＥＤが断線故障すると、直流定電流電源の出力端は無負荷となり、負荷回路の電流は０になるので、電流検出用抵抗の端子間電圧が０Ｖとなる。これを利用して断線故障を検知する。【０００６】  特許文献３は、バックライトの検出装置及び異常検出システムを開示する。特許文献３の異常検出装置は、バックライト駆動回路で異常が検出されたときに、検出した異常の種類に応じたデューティを有するＰＷＭ信号である異常通知パルスを発生してコントローラに通知する異常検出部を有する。異常検出部は、異常の状態が所定時間以上継続した場合に異常の検出を確定させる。【０００７】  特許文献４は、スイッチングコンバータ及びその制御回路、制御方法、さらにそれを用いた照明装置、電子機器を開示する。特許文献４のスイッチングコンバータは、出力ラインと接地ラインの間に直列に設けられたインダクタ、スイッチングトランジスタ、及び、検出抵抗を有する。制御回路は、検出抵抗の電圧降下に応じた電流検出信号が第１閾値を超えると、リセットパルスをアサートする第１コンパレータと、電流検出信号が第２閾値を超えると、比較信号をアサートする第２コンパレータと、スイッチングトランジスタがターンオンしてから第１時間の経過までを異常検出期間とし、異常検出期間中に比較信号がアサートされると異常と判定する異常検出回路と、を有する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２０１７／０２２６３３号
【特許文献２】特開２００８−２５１２７６号公報
【特許文献３】特開２０１５−７６３６３号公報
【特許文献４】特開２０１６−９２９５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】  しかしながら、従来の発光素子駆動制御装置では、その出力電流精度について、更なる向上の余地があった。【００１０】  本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、出力電流精度の高い発光素子駆動制御装置を提供することを目的とする。【００１１】  また、本明細書中に開示されている発光素子駆動回路装置の属する技術分野は、上記の特許文献２〜４に係る技術分野とほぼ同じである。すなわち、本明細書中に開示されている発明は、ＬＥＤの電気的接続のオープンやショートなどの接続状態を検出する機能を有する発光素子駆動回路装置を提供する。本願の発明者らは、こうした接続状態を検出する方法として、２つの方法を試みた。第１の方法は、特許文献３に示唆されるように、ＬＥＤを駆動するために設けるスイッチングレギュレータのスイッチング電圧の接続状態を検出し、その時間を測定する方法である。第２の方法は、特許文献２及び４に示唆されるように、ＬＥＤに流れる電流を電流検出用抵抗を用いて検出し、例えばオープン状態を検出する方法である。しかし、ＬＥＤの接続状態を検出するのに、こうした方法は必ずしも好適ではないことを知見した。具体的には、第１の方法は、ＬＥＤに流れる電流を検出していないため、検出精度が低下する。第２の方法は、発光素子駆動回路装置の駆動電圧源としてスイッチングレギュレータを用いる場合に、回路構成上不可欠なインダクタやキャパシタ等の共振によりリンギングが発生し、このリンギングの影響を受けることでＬＥＤに流れる電流の検出精度が低下する。【００１２】  本明細書中に開示されている発明は、上記の不具合を克服するためになされたものであり、スイッチングレギュレータの出力側のスイッチング信号のハイレベル／ローレベル状態の持続時間を測定して判定する時間判定方法とスイッチング端子に流れる電流を検出して判定する方法の２つの検出結果の組み合わせに基づいてＬＥＤの接続状態を判定する方法を有する発光素子駆動回路装置を提供する。
【課題を解決するための手段】
【００１３】  そこで、本明細書中に開示されている発光素子駆動制御装置は、入力電圧を出力電圧に降圧して発光素子に供給するスイッチ出力段の駆動制御を行う駆動ロジック部と、前記入力電圧よりも高い昇圧電圧を生成するチャージポンプ電源部と、電源電圧として前記昇圧電圧と前記出力電圧の供給を受けており前記スイッチ出力段のインダクタ電流に応じた電流検出信号とピーク検出値及びボトム検出値とを直接比較して前記駆動ロジック部の制御信号を生成する電流検出コンパレータと、を有する構成とされている。【００１４】  また、本明細書中に開示されている発光素子駆動制御装置は、入力電圧から出力電圧を生成して発光素子に供給するスイッチ出力段の駆動制御を行う駆動ロジック部と、前記スイッチ出力段のインダクタ電流に応じた電流検出信号とピーク検出値及びボトム検出値とを比較して前記駆動ロジック部の制御信号を生成する電流検出コンパレータと、前記電流検出信号が前記ピーク検出値及び前記ボトム検出値の一方に達してから前記インダクタ電流が実際に一方の極値を取るまでの第１時間に応じて前記インダクタ電流の他方の極値を調整する電流調整部と、を有する構成とされている。【００１５】  また、本明細書中に開示されている発光素子駆動回路装置は、それらの主導電路（ドレイン・ソース間）が電源端子と接地電位との間にこの順で直列に接続される上側トランジスタ及び下側トランジスタと、前記上側トランジスタ及び下側トランジスタを相補的にオン／オフ駆動するクロック信号を生成するクロック信号発振器と、前記上側トランジスタと前記下側トランジスタの共通接続ノードと前記接地電位との間に直列に接続され、前記共通接続ノードに生じるスイッチング信号によって電流が供給されるインダクタ、電流検出用抵抗、及び、キャパシタと、前記キャパシタの一端に生じる電圧源に接続される発光素子と、前記電流検出用抵抗の両端子間に生じる電圧を検出する第１コンパレータと、前記電流検出用抵抗に流れる発光素子電流を検出する発光素子電流検出回路と、前記スイッチング信号のハイレベルまたはローレベルの持続時間を測定する持続時間検定回路と、を有し、前記第１コンパレータのコンパレータ出力信号と前記持続時間検定回路の出力に基づき前記発光素子の接続状態の良否を報知する構成とされている。【００１６】  なお、本発明のその他の特徴、要素、ステップ、利点、及び、特性については、以下に続く実施形態の詳細な説明やこれに関する添付の図面によって、さらに明らかとなる。
【発明の効果】
【００１７】  本明細書中に開示されている発明によれば、出力電流精度の高い発光素子駆動制御装置を提供することが可能となる。【００１８】  また、本明細書中に開示されている発光素子駆動回路装置は、スイッチングレギュレータのスイッチング信号の時間的な変化と出力電流（負荷電流）の時間的な変化の２つを検出して接続状態の有無を判定するので、接続状態の判定精度を高めることができる。
【図面の簡単な説明】
【００１９】
【図１】ＬＥＤ発光装置の全体構成を示す図
【図２】ＬＥＤ駆動制御装置の全体構成を示す図
【図３】ＬＥＤ駆動制御装置の第１実施形態（電流検出コンパレータ周辺）を示す図
【図４】ヒステリシス制御の一例を示す図
【図５】ヒステリシス制御の高速応答性を示す図
【図６】ＬＥＤ駆動制御装置の第２実施形態（チャージポンプ電源部周辺）を示す図
【図７】チャージポンプ動作の一例を示す図
【図８】ＬＥＤオープン時におけるチャージポンプ動作の一例を示す図
【図９】ＬＥＤ駆動制御装置の第３実施形態（周波数帰還制御部周辺）を示す図
【図１０】ヒステリシス制御の第１例（周波数帰還制御なし）を示す図
【図１１】ヒステリシス制御の第２例（周波数帰還制御あり）を示す図
【図１２】出力電圧とスイッチング周波数との関係を示す図
【図１３】周波数帰還制御とＤＣ調光制御との関係を示す図
【図１４】ＬＥＤ駆動制御装置の第４実施形態（ピーク電流調整部周辺）を示す図
【図１５】デッドタイムにより出力電流精度が悪化する様子を示す図
【図１６】ピーク電流調整により出力電流精度が改善する様子を示す図
【図１７】出力電圧と出力電流精度との関係を示す図
【図１８】配光可変型のＬＥＤ発光装置を示す図
【図１９】出力電圧と出力電流との関係を示す図
【図２０】ＬＥＤ発光装置が搭載される車両の外観図（前面）
【図２１】ＬＥＤ発光装置が搭載される車両の外観図（背面）
【図２２】ＬＥＤヘッドランプモジュールの外観図
【図２３】ＬＥＤターンランプモジュールの外観図
【図２４】ＬＥＤリアランプモジュールの外観図
【図２５】本発明に係る発光素子駆動回路装置の概要を示す回路図
【図２６】図２５の発光素子駆動回路装置の特徴を詳細に示す回路図
【図２７】図２６の発光素子駆動回路装置の正常時の動作を示すタイミングチャート
【図２８】図２６の発光素子駆動回路装置のオープン時の動作を示す図
【図２９】図２６の制御ロジック部のおもなノードを示すタイミングチャート
【図３０】図２６の発光素子駆動回路装置のおもなノードを示すタイミングチャート
【図３１】ＬＥＤ駆動制御装置の第１パッケージング例を示す図
【図３２】半導体チップの回路レイアウト例を示す図
【図３３】緩衝帯の縦構造を示す図
【図３４】ＬＥＤ駆動制御装置の第２パッケージング例を示す図
【図３５】ＬＥＤ駆動制御装置のアプリケーション例を示す図
【図３６】ＬＥＤ駆動制御装置が実装される基板の配線パターン例を示す図
【発明を実施するための形態】
【００２０】＜ＬＥＤ発光装置＞  図１は、ＬＥＤ発光装置の全体構成を示す図である。本構成例のＬＥＤ発光装置１は、ＬＥＤ駆動装置１０と、ＬＥＤ駆動装置１０によって駆動される少なくとも一つのＬＥＤ（本図では、複数のＬＥＤを直列に接続して成るＬＥＤストリング２０）と、を有する。
【００２１】＜ＬＥＤ駆動装置＞  引き続き、図１を参照しながら、ＬＥＤ駆動装置１０についての説明を行う。本構成例のＬＥＤ駆動装置１０は、ＬＥＤ駆動制御装置１００と、これに外付けされる種々のディスクリート部品（Ｎチャネル型ＭＯＳ［metal  oxide  semiconductor］電界効果トランジスタＮ１及びＮ２、抵抗Ｒ１〜Ｒ４、キャパシタＣ１〜Ｃ５、並びに、インダクタＬ１及びＬ２）と、を有し、ＬＥＤストリング２０に一定の出力電流ＩＯＵＴを供給する。
【００２２】  ＬＥＤ駆動制御装置１００は、ＬＥＤ駆動装置１０の制御主体となるシリコンモノリシック集積回路（いわゆるＬＥＤドライバコントローラＩＣ）であり、外部との電気的な接続を確立するために、１６本の外部端子（ＣＰピン、ＶＩＮピン、ＲＴピン、ＣＯＭＰピン、ＧＮＤピン、ＤＣＤＩＭピン、ＥＮ／ＰＷＭピン、ＳＧピン、ＳＮＳＮピン、ＳＮＳＰピン、ＰＧＮＤピン、ＧＬピン、ＶＤＲＶ５ピン、ＢＯＯＴピン、ＳＷピン、及び、ＧＨピン）を備えている。
【００２３】  ＣＰピン（１ピン）は、チャージポンプ用外付けキャパシタ接続端子である。ＶＩＮピン（２ピン）は、電源入力端子である。ＲＴピン（３ピン）は、スイッチング周波数設定用外付け抵抗接続端子である。ＣＯＭＰピン（４ピン）は、周波数安定化用位相補償キャパシタ接続端子である。ＧＮＤピン（５ピン）は、グラウンド端子である。ＤＣＤＩＭピン（６ピン）は、ＤＣ調光入力端子である。ＥＮ／ＰＷＭピン（７ピン）は、イネーブル入力／ＰＷＭ［pulse  width  modulation］調光入力端子である。ＳＧピン（８ピン）は、正常状態フラグ出力オープンドレイン端子である。ＳＮＳＮピン（９ピン）は、インダクタ電流検出入力端子（−）である。ＳＮＳＰピン（１０ピン）は、インダクタ電流検出入力端子（＋）である。ＰＧＮＤピン（１１ピン）は、パワー系のグラウンド端子である。ＧＬピン（１２ピン）は、下側ＮＭＯＳＦＥＴゲート駆動出力端子である。ＶＤＲＶ５ピン（１３ピン）は、内部基準電圧出力端子である。ＢＯＯＴピン（１４ピン）は、上側ドライバ電源用外付けブートストラップキャパシタ接続端子である。ＳＷピン（１５ピン）は、上側ドライバ基準電圧入力端子である。ＧＨピン（１６ピン）は、上側ＮＭＯＳＦＥＴゲート駆動出力端子である。
【００２４】  なお、ＬＥＤ駆動制御装置１００のパッケージとしては、例えば、裏面放熱パッドを備えたＨＴＳＳＯＰ［heat-sink  thin  shrink  small  outline  package］を用いるとよい。
【００２５】  次に、ＬＥＤ駆動制御装置１００の外部接続について説明する。ＣＰピンは、キャパシタＣ１の第１端に接続されている。ＶＩＮピンは、電源端子＋Ｂ（例えばバッテリの正極端子）と、キャパシタＣ１の第２端と、トランジスタＮ１のドレインにそれぞれ接続されている。ＲＴピンは、抵抗Ｒ１の第１端に接続されている。抵抗Ｒ１の第２端は、接地端に接続されている。ＣＯＭＰピンは、抵抗Ｒ２の第１端に接続されている。抵抗Ｒ２の第２端は、キャパシタＣ２の第１端に接続されている。キャパシタＣ２の第２端は、接地端に接続されている。ＧＮＤピンは、接地端に接続されている。ＤＣＤＩＭピンには、ＤＣ調光に際してアナログ電圧が入力される。ＥＮ／ＰＷＭピンには、イネーブル信号ＥＮが入力される。なお、イネーブル信号ＥＮは、ＰＷＭ調光に際してパルス駆動される。ＳＧピンは、抵抗Ｒ３を介して電源端にプルアップされるとともに、正常状態フラグの監視装置（不図示のマイコンなど）にも接続されている。
【００２６】  ＧＨピンは、トランジスタＮ１のゲートに接続されている。ＳＷピンは、トランジスタＮ１のソース及びバックゲートと、トランジスタＮ２のドレインと、インダクタＬ１の第１端と、キャパシタＣ３の第１端にそれぞれ接続されている。ＢＯＯＴピンは、キャパシタＣ３の第２端に接続されている。ＶＤＲＶ５ピンは、キャパシタＣ４の第１端に接続されている。キャパシタＣ４の第２端は、接地端に接続されている。ＧＬピンは、トランジスタＮ２のゲートに接続されている。ＰＧＮＤピンは、トランジスタＮ２のソース及びバックゲートと接地端にそれぞれ接続されている。ＳＮＳＰピンは、インダクタＬ１の第２端と抵抗Ｒ４の第１端に接続されている。ＳＮＳＮピンは、抵抗Ｒ４の第２端と、インダクタＬ２の第１端と、キャパシタＣ５の第１端にそれぞれ接続されている。インダクタＬ２の第２端は、出力電圧ＶＯＵＴの出力端として、ＬＥＤストリング２０のアノード端子ＬＥＤ＋に接続されている。キャパシタＣ５の第２端は、接地端に接続されている。
【００２７】  上記のように接続されたディスクリート部品のうち、トランジスタＮ１及びＮ２、インダクタＬ１及びＬ２、並びに、キャパシタＣ５は、入力電圧ＶＩＮから出力電圧ＶＯＵＴを生成してＬＥＤストリング２０に供給する降圧型のスイッチ出力段として機能する。また、抵抗Ｒ４は、インダクタＬ１に流れるインダクタ電流ＩＬに応じた電流検出信号Ｖｓｎｓ（＝ＩＬ×Ｒ４）を生成するシャント抵抗（＝センス抵抗）として機能する。
【００２８】  特に、本構成例のＬＥＤ駆動装置１０では、同期整流方式のスイッチ出力段が採用されているので、出力スイッチに相当するトランジスタＮ１と、同期整流スイッチに相当するトランジスタＮ２が相補的にオン／オフされる。ただし、本明細書中における「相補的」という文言は、トランジスタＮ１及びＮ２のオン／オフ状態が完全に逆転している場合だけでなく、貫通電流防止のためにトランジスタＮ１及びＮ２の同時オフ時間（いわゆるデッドタイム）が設けられている場合も含むものとして、広義に解釈されるべきである。
【００２９】  また、スイッチ出力段の整流方式は、必ずしも同期整流方式に限らず、ダイオード整流方式（＝非同期整流方式）を採用しても構わない。その場合には、トランジスタＮ２をダイオードＤ１（例えばショットキーバリアダイオード）などに置き換えればよい。
【００３０】＜ＬＥＤ駆動制御装置（全体構成）＞  図２は、ＬＥＤ駆動制御装置１００の全体構成を示す図である。本構成例のＬＥＤ駆動制御装置１００は、基準電圧生成部１０１と、定電圧生成部１０２と、オシレータ１０３と、ＴＳＤ［thermal  shut  down］部１０４と、ＶＩＮＵＶＬＯ［under  voltage  locked-out］部１０５と、ＶＤＲＶ５ＵＶＬＯ部１０６と、ＯＣＰ［over  current  protection］部１０７と、ＬＥＤショート検出部１０８と、ＬＥＤオープン検出部１０９と、ＢＯＯＴＵＶＬＯ部１１０と、ＥＮ／ＰＷＭコントローラ１１１と、制御ロジック部１１２と、駆動ロジック部（兼レベルシフタ）１１３と、電流検出コンパレータ１１４と、上側ドライバ１１５と、下側ドライバ１１６と、ＳＧ［status  good］出力部１１７と、ＤＣ調光部１１８と、Ｆ／Ｖ［frequency-to-voltage］変換部１１９と、ＳＳＭ［spread  spectrum  modulation］部１２０と、エラーアンプ１２１と、検出値設定部１２２と、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１１及びＮ１２と、ダイオードＤ１１及びＤ１２と、を集積化して成る。
【００３１】  基準電圧生成部１０１は、ＶＩＮピンに入力される入力電圧ＶＩＮから所定の基準電圧ＶＲＥＦを生成して、ＬＥＤ駆動制御装置１００の各部（定電圧生成部１０２、オシレータ１０３、ＴＳＤ部１０４、ＶＩＮＵＶＬＯ部１０５、ＶＤＲＶ５ＵＶＬＯ部１０６、ＯＣＰ部１０７、及び、ＬＥＤショート検出部１０８）に出力する。
【００３２】  定電圧生成部１０２は、入力電圧ＶＩＮから所定の定電圧ＶＤＲＶ５（例えば５Ｖ）を生成してＶＤＲＶ５ピンに出力する。定電圧ＶＤＲＶ５は、ＬＥＤ駆動制御装置１００の内部電源電圧として用いられる。ＶＤＲＶ５ピンには、定電圧ＶＤＲＶ５の発振を防止するために、位相補償用のキャパシタＣ４を外付けすることが望ましい。
【００３３】  オシレータ１０３は、駆動クロック信号を生成して制御ロジック部１１２に出力する。
【００３４】  ＴＳＤ部１０４は、ＬＥＤ駆動制御装置１００のジャンクション温度Ｔｊを監視して、異常発熱によるＩＣ破壊を防止するための温度保護回路である。ＴＳＤ部１０４は、例えば、Ｔｊ＝１７５℃でスイッチ出力段の駆動を停止し、Ｔｊ＝１５０℃でスイッチ出力段の駆動を再開するように、制御ロジック部１１２に検出結果を出力する。
【００３５】  ＶＩＮＵＶＬＯ部１０５は、入力電圧ＶＩＮを監視して電源投入時や電源瞬断時のＩＣ誤動作を防止するための低電圧誤動作防止回路である。ＶＩＮＵＶＬＯ部１０５は、入力電圧ＶＩＮの低電圧異常検出時にスイッチ出力段の駆動を停止するように、制御ロジック部１１２に検出結果を出力する。
【００３６】  ＶＤＲＶ５ＵＶＬＯ部１０６は、定電圧ＶＤＲＶ５を監視して電源投入時や電源瞬断時のＩＣ誤動作を防止するための低電圧誤動作防止回路である。ＶＤＲＶ５ＵＶＬＯ部１０６は、定電圧ＶＤＲＶ５の低電圧異常検出時にスイッチ出力段の駆動を停止するように、制御ロジック部１１２に検出結果を出力する。
【００３７】  ＯＣＰ部１０７は、ＶＩＮ−ＳＷ電圧（＝ＩＬ×ＲｏｎＨ、ただしＲｏｎＨはトランジスタＮ１のオン抵抗値）を監視して、ピーク電流検出によるインダクタ電流ＩＬの制限が掛からない場合（例えばＳＮＳＰピンとＳＮＳＮピンがショートしている場合）でも、トランジスタＮ１に流れるインダクタ電流ＩＬを所定の上限値以下に制限するように、制御ロジック部１１２に検出結果を出力する。なお、過電流保護動作としては、例えば、まず最初にパルスバイパルス方式の過電流保護動作を行い、それでも過電流状態が続くようならタイマラッチ方式の過電流保護動作に移行するとよい。
【００３８】  ＬＥＤショート検出部１０８は、ＬＥＤアノード電圧（＝ＳＮＳＮ＝ＶＯＵＴ）を内部基準電圧と比較してＬＥＤショートを検出し、その検出結果を制御ロジック部１１２に出力する。なお、ＳＮＳＮ端子電圧にリップルが重畳している場合には、ＳＮＳＮ端子電圧の平均値を検出対象とすればよい。
【００３９】  ＬＥＤオープン検出部１０９は、ＬＥＤストリング２０がオープン故障したり、ＬＥＤ基板へのコネクタオープンなどが起こったときにＬＥＤオープンを検出し、その検出結果を制御ロジック部１１２に出力する。ＬＥＤオープン時には、抵抗Ｒ４に電流が流れないので、電流検出信号Ｖｓｎｓ（＝ＳＮＳＰ−ＳＮＳＮ）が生成されず、トランジスタＮ１がオンした状態を保持する。そこで、ＬＥＤオープン検出部１０９は、電流検出信号Ｖｓｎｓが所定のＬＥＤオープン検出値を下回ったときにＬＥＤオープンを検出する。
【００４０】  ＢＯＯＴＵＶＬＯ部１１０は、ＢＯＯＴ−ＳＷ電圧（＝キャパシタＣ３の両端間電圧）を監視して電源投入時や電源瞬断時のＩＣ誤動作を防止するための低電圧誤動作防止回路である。ＢＯＯＴＵＶＬＯ部１１０は、ＢＯＯＴ−ＳＷ電圧の低電圧異常検出時にスイッチ出力段の駆動を停止するように、制御ロジック部１１２に異常検出信号を出力する。
【００４１】  ＥＮ／ＰＷＭコントローラ１１１は、ＬＥＤ駆動制御装置１００のスタンバイ機能とＰＷＭ調光機能を司る。上記のスタンバイ機能は、ＥＮ／ＰＷＭピンを所定期間に亘ってローレベルとすることにより、低消費電力モードに移行する機能である。一方、ＰＷＭ調光機能は、ＥＮ／ＰＷＭピンに調光用の矩形波信号を入力することにより、ＬＥＤストリング２０に出力電流ＩＯＵＴを供給する時間を制限して輝度を調節する機能である。このようなＰＷＭ調光機能によれば、ＰＷＭ調光用の外付けＦＥＴを要することなく、スイッチ出力段の動作可否を切り替えることでＬＥＤストリング２０の調光を行うことが可能となる。なお、ＥＮ／ＰＷＭピンに矩形波信号を入力する場合には、低消費電力モードに移行しない範囲で矩形波信号のローレベル期間を適切に設定すればよい。
【００４２】  制御ロジック部１１２は、オシレータ１０３から駆動クロック信号の供給を受けて動作し、ＬＥＤ駆動制御装置１００の全体動作（例えば、駆動ロジック部１１３の動作可否制御やＳＧ出力部１１７を用いた正常状態フラグ出力制御）を統括的に制御する。
【００４３】  駆動ロジック部１１３は、電流検出コンパレータ１１４から入力されるセット信号ＳＥＴとリセット信号ＲＳＴに応じて、スイッチ出力段（特にトランジスタＮ１及びＮ２）の駆動制御を行う。また、駆動ロジック部１１３は、周波数帰還信号ＦＦＯＵＴを生成してＦ／Ｖ変換部１１９に出力する。なお、周波数帰還信号ＦＦＯＵＴは、スイッチ出力段のスイッチング周波数Ｆｓｗに関する情報を含んだ矩形波信号であり、例えば、上側ドライバ１１５に出力する上側制御信号を流用することができる。
【００４４】  電流検出コンパレータ１１４は、ＳＮＳＰピンとＳＮＳＮピンとの端子間電圧（＝インダクタ電流ＩＬに応じた電流検出信号Ｖｓｎｓ）を監視し、これを所定のピーク検出値Ｖｓｎｓ＿ｐｋ及びボトム検出値Ｖｓｎｓ＿ｂｔと直接比較することにより、駆動ロジック部１１４のセット信号ＳＥＴとリセット信号ＲＳＴを生成する。なお、電流検出コンパレータ１１４は、昇圧電圧の供給とフローティング構成の採用により、フルダイナミックレンジ（０Ｖ〜ＶＩＮ）でのレールトゥレール動作が可能である。この点については、後ほど詳細に説明する。
【００４５】  上側ドライバ１１５は、駆動ロジック部１１３からの上側制御信号に応じて上側ゲート信号ＧＨを生成し、これをＧＨピンに出力する。なお、ＧＨピンに外付けされるトランジスタＮ１は、上側ゲート信号ＧＨがハイレベルであるときにオンし、上側ゲート信号ＧＨがローレベルであるときにオフする。なお、上側ドライバ１１５には、上側電源電圧としてＢＯＯＴ端子電圧が供給されており、下側電源電圧としてＳＷ端子電圧が供給されている。従って、上側ゲート信号ＧＨのハイレベルはＢＯＯＴ（≒ＶＩＮ＋ＶＤＲＶ５）となり、上側ゲート信号ＧＨのローレベルはＳＷ（≒ＰＧＮＤ）となる。
【００４６】  下側ドライバ１１６は、駆動ロジック部１１３からの下側制御信号に応じて下側ゲート信号ＧＬを生成し、これをＧＬピンに出力する。なお、ＧＬピンに外付けされるトランジスタＮ２は、下側ゲート信号ＧＬがハイレベルであるときにオンし、下側ゲート信号ＧＬがローレベルであるときにオフする。なお、下側ドライバ１１６には、上側電源電圧としてＶＤＲＶ５端子電圧が供給されており、下側電源電圧としてＰＧＮＤ端子電圧が供給されている。従って、下側ゲート信号ＧＬのハイレベルはＶＤＲＶ５となり、下側ゲート信号ＧＬのローレベルはＰＧＮＤとなる。
【００４７】  ＳＧ出力部１１７は、制御ロジック部１１２からの指示に応じて正常状態フラグ（＝ステータスグッド信号ＳＧ）を出力するように、トランジスタＮ１２の駆動制御を行う。具体的に述べると、ＳＧ出力部１１７は、ＴＳＤ部１０４、ＶＩＮＵＶＬＯ部１０５、ＶＤＲＶ５ＵＶＬＯ部１０６、ＯＣＰ部１０７、ＬＥＤショート検出部１０８、ＬＥＤオープン検出部１０９のいずれかで異常が検出されたときに、トランジスタＮ１２をオンして、ステータスグッド信号ＳＧをローレベルとすることにより外部に異常を報知する。また、上記いずれの異常も検出されないときには、トランジスタＮ１２をオフして、ステータスグッド信号ＳＧをハイレベルとすることにより、外部に異常が検出されていないこと（または異常が解消されたこと）を報知する。
【００４８】  ＤＣ調光部１１８は、ＤＣＤＩＭピンに入力されたアナログ電圧に応じて、検出値設定部１２２で設定されるピーク検出値Ｖｓｎｓ＿ｐｋ及びボトム検出値Ｖｓｎｓ＿ｂｔそれぞれのＤＣバイアス値を変化させることにより、インダクタ電流ＩＬの平均電流値ＩＬ＿ａｖｅ（≒出力電流ＩＯＵＴ）を増減して、ＬＥＤストリング２０の輝度を調節する。このようなＤＣ調光機能は、サーミスタ抵抗などを用いてＬＥＤストリング２０の温度に応じた出力電流ＩＯＵＴのディレーティングを行う場合に有用である。このように、ＬＥＤ駆動制御装置１００には、出力電流ＩＯＵＴを調整する手段として、ＰＷＭ調光機能とＤＣ調光機能の２種類が内蔵されている。なお、ＤＣ調光機能を使用しない場合には、ＤＣＤＩＭピンをオープンとするか、若しくは、ＶＤＲＶ５ピンにプルアップするとよい。
【００４９】  Ｆ／Ｖ変換部１１９は、駆動ロジック部１１３から入力される周波数帰還信号ＦＦＯＵＴをアナログ電圧ＶＡに変換してエラーアンプ１２１に出力する。なお、Ｆ／Ｖ変換ゲイン（延いてはスイッチング周波数Ｆｓｗの目標設定値）は、ＲＴピンに外付けされた抵抗Ｒ１を用いて任意に調整することが可能である。
【００５０】  ＳＳＭ部１２０は、所定の基準電圧ＶＲＥＦにスプレッドスペクトラム変調を施すことにより、変調基準電圧ＶＢを生成する。
【００５１】  エラーアンプ１２１は、反転入力端（−）に入力されるアナログ電圧ＶＡと、非反転入力端（＋）に入力される変調基準電圧ＶＢとの差分値（＝ＶＢ−ＶＡ）に応じた誤差信号ＥＲＲを生成してＣＯＭＰピンに出力する。ＣＯＭＰピンには、誤差信号ＥＲＲの発振を防止するために、位相補償用の抵抗Ｒ２とキャパシタＣ２を外付けすることが望ましい。
【００５２】  検出値設定部１２２は、電流検出信号Ｖｓｎｓとそれぞれ比較されるピーク検出値Ｖｓｎｓ＿ｐｋ及びボトム検出値Ｖｓｎｓ＿ｂｔを設定して電流検出コンパレータ１１４に出力する。また、検出値設定部１２２は、ＤＣ調光部１１８からの指示に応じてピーク検出値Ｖｓｎｓ＿ｐｋ及びボトム検出値Ｖｓｎｓ＿ｂｔそれぞれのＤＣバイアス値を変化させる機能（＝ＤＣ調光機能）や、エラーアンプ１２１から入力される誤差信号ＥＲＲに応じてピーク検出値Ｖｓｎｓ＿ｐｋ及びボトム検出値Ｖｓｎｓ＿ｂｔを可変制御する機能（＝周波数安定化機能）を備えている。この点については後ほど詳述する。
【００５３】  なお、上記したＦ／Ｖ変換部１１９、エラーアンプ１２１、及び、検出値設定部１２２は、スイッチング周波数Ｆｓｗを安定化するための周波数帰還制御部として機能する（詳細は後述）。
【００５４】  トランジスタＮ１１は、ダイオード整流方式に対応するためのプルダウンスイッチとして機能する。トランジスタＮ１１のドレインは、ＳＷピンに接続されている。トランジスタＮ１１のソースとバックゲートは、ＰＧＮＤピンに接続されている。トランジスタＮ１１のゲートは、駆動ロジック部１１３に接続されている。なお、スイッチ出力段の整流方式としてダイオード整流方式を採用する場合（＝トランジスタＮ２に代えてダイオードＤ１を用いる場合）には、通常動作において、トランジスタＮ１がオフのときにＳＷピンに負電圧が発生する。このとき、トランジスタＮ１１の寄生ダイオードに電流が流れると、寄生トランジスタがオンしてしまうので、トランジスタＮ１１のドレインとＳＷピンとの間に接続されるスイッチ（不図示）をオフして、電流経路が遮断される。これにより、ＳＷピンの負側定格電圧（−２Ｖ）を保障することができる（順方向降下電圧Ｖｆの低いダイオードは、部品が限定されてしまうため）。なお、トランジスタＮ１１は、ＵＶＬＯ＿ＶＤＲＶ５とＵＶＬＯ＿ＢＯＯＴ−ＳＷの検出中にオンし、ＳＷピンをプルダウンすることにより、キャパシタＣ３に電荷をチャージする。また、ＬＥＤオープン検出時には、スイッチングを継続するために、ＧＬピンのオンタイミングと同期してトランジスタＮ１１がオンし、キャパシタＣ３に電荷をチャージする。
【００５５】  トランジスタＮ１２は、ステータスグッド信号ＳＧを出力するオープンドレイン出力段として機能する。トランジスタＮ１２のドレインは、ＳＧピンに接続されている。トランジスタＮ１２のソースとバックゲートは、接地端に接続されている。トランジスタＮ１２のゲートは、ＳＧ出力部１１７に接続されている。トランジスタＮ１２は、自身のゲート信号がハイレベルであるときにオンし、ゲート信号がローレベルであるときにオフする。
【００５６】  ダイオードＤ１１は、ブートストラップ電源部（詳細は後述）を形成する回路要素の一つである。ダイオードＤ１１のアノードは、ＶＤＲＶ５ピンに接続されている。ダイオードＤ１１のカソードは、ＢＯＯＴピンに接続されている。
【００５７】  ダイオードＤ１２は、チャージポンプ電源部（詳細は後述）を形成する回路要素の一つである。ダイオードＤ１２のアノードは、ＢＯＯＴピンに接続されている。ダイオードＤ１２のカソードは、ＣＰピンに接続されている。
【００５８】＜ＬＥＤ駆動制御装置（第１実施形態）＞  図３は、ＬＥＤ駆動制御装置１００の第１実施形態（特に電流検出コンパレータ１１４周辺）を示す図である。本実施形態のＬＥＤ駆動制御装置１００において、電流検出コンパレータ１１４は、コンパレータ１１４ａ及び１１４ｂを含む。また、検出値生成部１２２は、電流源１２２ａ及び１２２ｂ（出力電流値：Ｉａ及びＩｂ）と、抵抗１２２ｃ及び１２２ｄ（抵抗値：Ｒｃ及びＲｄ）と、を含む。
【００５９】  なお、本図では、スイッチ出力段の整流方式として、ダイオード整流方式の採用例を描写したが、先の図１と同じく、同期整流方式を採用しても構わない。
【００６０】  また、以下の説明において、電流検出信号Ｖｓｎｓ、ピーク検出値Ｖｓｎｓ＿ｐｋ、及び、ボトム検出値Ｖｓｎｓ＿ｂｔは、いずれも、ＳＮＳＮピンに印加される出力電圧ＶＯＵＴを基準とした電圧信号として説明されている。
【００６１】  コンパレータ１１４ａ及び１１４ｂそれぞれの上側電源端と、電流源１２２ａ及び１２２ｂそれぞれの第１端は、いずれもチャージポンプ電源部α（詳細は後述）の出力端に接続されており、入力電圧ＶＩＮよりも高い昇圧電圧ＣＰ（≒ＶＩＮ＋ＶＤＲＶ５）が印加されている。コンパレータ１１４ａの非反転入力端（＋）とコンパレータ１１４ｂの反転入力端（−）は、いずれもＳＮＳＰピンに接続されており、電流検出信号Ｖｓｎｓが入力されている。コンパレータ１１４ａの反転入力端（−）は、電流源１２２ａの第２端と抵抗１２２ｃの第１端に接続されており、ピーク検出値Ｖｓｎｓ＿ｐｋ（＝Ｉａ×Ｒｃ）が入力されている。コンパレータ１１４ｂの非反転入力端（＋）は、電流源１２２ｂの第２端と抵抗１２２ｄの第１端に接続されており、ボトム検出値Ｖｓｎｓ＿ｂｔ（＝Ｉｂ×Ｒｄ）が入力されている。コンパレータ１１４ａ及び１１４ｂそれぞれの下側電源端と、抵抗１２２ｃ及び１２２ｄそれぞれの第２端は、いずれもＳＮＳＮピンに接続されており、出力電圧ＶＯＵＴが印加されている。
【００６２】  コンパレータ１１４ａは、非反転入力端（＋）に入力される電流検出信号Ｖｓｎｓと、反転入力端（−）に入力されるピーク電流値Ｖｓｎｓ＿ｐｋとを比較して、リセット信号ＲＳＴを生成する。リセット信号ＲＳＴは、Ｖｓｎｓ＞Ｖｓｎｓ＿ｐｋであるときにハイレベルとなり、Ｖｓｎｓ＜Ｖｓｎｓ＿ｐｋであるときにローレベルとなる。
【００６３】  コンパレータ１１４ｂは、反転入力端（−）に入力される電流検出信号Ｖｓｎｓと、非反転入力端（＋）に入力されるボトム電流値Ｖｓｎｓ＿ｂｔとを比較して、セット信号ＳＥＴを生成する。セット信号ＳＥＴは、Ｖｓｎｓ＜Ｖｓｎｓ＿ｂｔであるときにハイレベルとなり、Ｖｓｎｓ＞Ｖｓｎｓ＿ｂｔであるときにローレベルとなる。
【００６４】  駆動ロジック部１１３は、セット信号ＳＥＴがハイレベルに立ち上がったときにトランジスタＮ１をオンし、リセット信号ＲＳＴがハイレベルに立ち上がったときにトランジスタＮ１をオフするように、上側ドライバ１１５を制御する。
【００６５】  このような出力帰還ループを形成することにより、インダクタ電流ＩＬのヒステリシス制御（詳細は後述）を行うことができるので、ＬＥＤストリング２０に供給される出力電流ＩＯＵＴを所定の目標値に維持することが可能となる。
【００６６】  なお、インダクタ電流のヒステリシス制御を行うための一般的な出力帰還ループでは、電流検出信号をレールトゥレールで増幅することのできるＧＮＤ基準の電流検出アンプに一旦入力し、その増幅出力信号をＧＮＤ基準の電流検出コンパレータでピーク検出値及びボトム検出値とそれぞれ比較していた（例えば特許文献１を参照）。
【００６７】  しかしながら、電流検出アンプは、一般に１ＭＨｚ程度の周波数帯域で安定となる周波数特性を持つ。そのため、電流検出アンプを用いた出力帰還ループでは、電流検出コンパレータの応答速度を高めても、出力帰還ループ全体の制御遅延を抑えることが難しく、出力電流精度の悪化に繋がっていた。
【００６８】  一方、本実施形態のＬＥＤ駆動制御装置１００では、出力帰還ループ内の制御遅延を招いていた電流検出アンプが取り除かれており、電流検出コンパレータ１１４に対して電流検出信号Ｖｓｎｓが直接入力されている。
【００６９】  なお、電流検出コンパレータ１１４は、インダクタ電流ＩＬ（＝連続電流）を検出するためにインダクタＬ１に直列接続された抵抗Ｒ４（＝シャント抵抗）の両端間電圧（＝電流検出信号Ｖｓｎｓ）をモニタする必要があり、かつ、ＳＮＳＮピンに印加される出力電圧ＶＯＵＴが０Ｖであるとき（＝起動時）でも正しく電流検出を実施する必要がある。
【００７０】  また、インダクタ電流ＩＬのオーバーシュート時には、常にリセット信号ＲＳＴを出力しなければならないので、単一の閾値電圧（＝ピーク／ボトム検出値）を可変するヒステリシス制御方式を採用することはできない。
【００７１】  そこで、電流検出コンパレータ１１４と検出値生成部１２２は、いずれも、ＳＮＳＮピンを基準電位端として、接地端から電位的に浮いた状態で動作するフローティング構成とされている。
【００７２】  また、上記フローティング構成の電流検出コンパレータ１１４を動作させるためには、ＳＮＳＮピンに印加される出力電圧ＶＯＵＴよりも高い電源電圧が必要となる。なお、出力電圧ＶＯＵＴは、入力電圧ＶＩＮと同電圧となる可能性がある。そこで、本構成例のＬＥＤ駆動制御装置１００には、入力電圧ＶＩＮよりも高い昇圧電圧ＣＰを生成するチャージポンプ電源部α（詳細は後述）が設けられており、電流検出コンパレータ１１４には、その電源電圧として上記の昇圧電圧ＣＰが供給されている。
【００７３】  このように、電流検出コンパレータ１１４は、昇圧電圧ＣＰの供給とフローティング構成の採用により、出力帰還ループ内の制御遅延を招いていた電流検出アンプを介さずに、電流検出信号Ｖｓｎｓとピーク検出値Ｖｓｎｓ＿ｐｋ及びボトム検出値Ｖｓｎｓ＿ｂｔとを直接比較して、フルダイナミックレンジ（０Ｖ〜ＶＩＮ）でのレールトゥレール動作が可能とされている。従って、出力帰還ループ全体の応答速度を高めて、出力電流精度を向上することが可能となる。
【００７４】＜ヒステリシス制御＞  図４は、ＬＥＤ駆動制御装置１００におけるヒステリシス制御の一例を示す図であり、上から順に、インダクタ電流ＩＬ、電流検出信号Ｖｓｎｓ（＝ＳＮＳＰ−ＳＮＳＮ）、セット信号ＳＥＴ、リセット信号ＲＳＴ、及び、上側ゲート信号ＧＨが描写されている。
【００７５】  インダクタ電流ＩＬが増大して電流検出信号Ｖｓｎｓがピーク検出値Ｖｓｎｓ＿ｐｋを上回ると、リセット信号ＲＳＴがハイレベルに立ち上がる。従って、上側ゲート信号ＧＨがローレベルにリセットされて、トランジスタＮ１がオフする。その結果、インダクタ電流ＩＬは、ピーク電流値ＩＬ＿ｐｋを極大値として、増大から減少に転じる。
【００７６】  一方、インダクタ電流ＩＬが減少して電流検出信号Ｖｓｎｓがボトム検出値Ｖｓｎｓ＿ｂｔを下回ると、セット信号ＳＥＴがハイレベルに立ち上がる。従って、上側ゲート信号ＧＨがハイレベルにセットされて、トランジスタＮ１がオンする。その結果、インダクタ電流ＩＬは、ボトム電流値ＩＬ＿ｂｔを極小値として、減少から増大に転じる。
【００７７】  上記のピーク／ボトム検出が繰り返されることにより、インダクタ電流ＩＬは、所定のピークトゥピーク値ΔＩＬ＿ｐｐ（＝ＩＬ＿ｐｋ−ＩＬ＿ｂｔ）を持つリップル波形となり、その平均電流値ＩＬ＿ａｖｅが一定となるようにヒステリシス制御される。
【００７８】  なお、インダクタ電流ＩＬの平均電流値ＩＬ＿ａｖｅは、ピーク電流値ＩＬ＿ｐｋとボトム電流値ＩＬ＿ｂｔを平均した電流値となる。従って、コンパレータ１１４ａ及び１１４ｂは、それぞれのオフセット及び検出遅延時間ができるだけ小さく、かつ、ばらつきの少ないように設計することが望ましい。
【００７９】  また、インダクタ電流ＩＬのオーバーシュートとアンダーシュートは、インダクタ電流ＩＬの増大速度ΔＩＬ（＝（ＶＩＮ−ＶＯＵＴ）／Ｌ）と減少速度−ΔＩＬ（＝−ＶＯＵＴ／Ｌ）に応じて変動する（ただしＬはインダクタＬ１のインダクタンス値）。従って、インダクタ電流ＩＬの平均電流値ＩＬ＿ａｖｅは、基本的に電圧変動依存を持つ（その対策については後述）。
【００８０】  図５は、ヒステリシス制御の高速応答性を示す図であり、上から順に、出力電圧ＶＯＵ及び出力電流ＩＯＵＴの挙動が示されている。なお、実線はヒステリシス制御時の挙動を示しており、破線は電圧モード帰還制御時（＝エラーアンプを用いた線形帰還制御時）の挙動を比較のために示している。
【００８１】  本図から分かるように、インダクタ電流ＩＬのヒステリシス制御によれば、出力電圧ＶＯＵＴが変動しても、出力電流ＩＯＵＴのオーバーシュートやアンダーシュートを生じることなく、出力電流ＩＯＵＴを常に一定値に維持することが可能となる。
【００８２】  特に、フローティング構成の電流検出コンパレータ１１４を用いれば、出力帰還ループ全体の応答速度を高めて出力電流精度を向上することができるので、ＬＥＤ発光装置１の信頼性を高めることが可能となる。
【００８３】＜ＬＥＤ駆動制御装置（第２実施形態）＞  図６は、ＬＥＤ駆動制御装置１００の第２実施形態（チャージポンプ電源部α周辺）を示す図であり、先出の図１と図２をそれぞれ部分的に抽出して組み合わせたものである。
【００８４】  本実施形態のＬＥＤ駆動制御装置１００において、ダイオードＤ１１とキャパシタＣ３は、ブートストラップ電源部βを形成している。ブートストラップ電源部βは、トランジスタＮ１のソースに現れる矩形波状のスイッチ電圧（＝ＳＷ端子電圧）を所定値（≒ＶＤＲＶ５）だけ引き上げて上側ドライバ１１５の上側電源電圧（＝ＢＯＯＴ端子電圧）を生成する。従って、ＳＷ端子電圧がハイレベル（≒ＶＩＮ）であるときにはＢＯＯＴ端子電圧もハイレベル（≒ＶＩＮ＋ＶＤＲＶ５）となり、ＳＷ端子電圧がローレベル（≒ＰＧＮＤ）であるときには、ＢＯＯＴ端子電圧もローレベル（≒ＶＤＲＶ５）となる。
【００８５】  一方、ダイオードＤ１２とキャパシタＣ１は、チャージポンプ電源部αの構成要素として機能する。チャージポンプ電源部αは、先述の通り、入力電圧ＶＩＮよりも高い昇圧電圧ＣＰ（≒ＶＩＮ＋ＶＤＲＶ５）を生成する。特に、チャージポンプ電源部αは、フライングキャパシタを用いる一般的な構成ではなく、ブートストラップ電源部βから電荷の供給を受けて昇圧電圧ＣＰを生成する構成とされている。
【００８６】  図７は、チャージポンプ電源部αにおけるチャージポンプ動作の一例を示す図である。なお、上段にはＣＰ端子電圧（小破線）、ＢＯＯＴ端子電圧（大破線）、及び、ＳＷ端子電圧（実線）が描写されており、下段にはインダクタ電流ＩＬが描写されている。
【００８７】  ＢＯＯＴ端子電圧のハイレベル期間（＝トランジスタＮ１のオン期間Ｔｏｎ）には、ＢＯＯＴピンに外付けされたキャパシタＣ３からＣＰピンに外付けされたキャパシタＣ１に電荷の供給（充電）が行われる。従って、ＣＰ端子電圧（＝昇圧電圧ＣＰ）は、ＢＯＯＴ端子電圧とほぼ同電圧（≒ＶＩＮ＋ＶＤＲＶ５）まで上昇する。
【００８８】  一方、ＢＯＯＴ端子電圧のローレベル期間（＝トランジスタＮ１のオフ期間Ｔｏｆｆ）には、ＢＯＯＴ端子電圧がＳＷ端子電圧とともに低下し、ダイオードＤ１２が逆バイアスとなる。従って、キャパシタＣ１の放電経路が遮断されるので、ＣＰ端子電圧（＝昇圧電圧ＣＰ）は、それまでの電圧値（≒ＶＩＮ＋ＶＤＲＶ５）に維持される。
【００８９】  このように、チャージポンプ電源部αは、トランジスタＮ１のオン期間Ｔｏｎ毎に、ブートストラップ電源部βのキャパシタＣ３を利用してＢＯＯＴピンからＣＰピンに電荷の供給（充電）を行うことにより、入力電圧ＶＩＮよりも高い昇圧電圧ＣＰ（≒ＶＩＮ＋ＶＤＲＶ５）を生成する。なお、ＢＯＯＴ端子電圧は、トランジスタＮ１のオン期間Ｔｏｎにおいて、入力電圧ＶＩＮよりも高い電圧（≒ＶＩＮ＋ＶＤＲＶ５）まで上昇するので、チャージポンプ電源部αへの電荷供給源として最適である。
【００９０】  また、チャージポンプ電源部αでは、スイッチ出力段と同期して昇圧電圧ＣＰの充電動作が行われるので、フライングキャパシタを用いる一般的なチャージポンプと異なり、トランジスタＮ１のスイッチング動作と同期していないタイミングでノイズ（＝非同期ノイズ）を生じることがない。従って、ノイズに弱い電流検出コンパレータ１１４の誤動作を抑制することができるので、ピーク／ボトム検出精度を向上することが可能となり、延いては出力電流精度を向上することが可能となる。
【００９１】  ただし、先にも述べたように、ＢＯＯＴピンからＣＰピンへの電荷供給は、トランジスタＮ１のオン期間Ｔｏｎのみ実施される。従って、ＬＥＤ駆動制御装置１００の起動時には、トランジスタＮ１を強制的にオンさせて、昇圧電圧ＣＰを電流検出コンパレータ１１４の動作可能電圧以上に引き上げる必要がある。特に、初回のオン期間Ｔｏｎで昇圧電圧ＣＰを電流検出コンパレータ１１４の動作可能電圧以上に引き上げるためには、例えば、Ｃ３：Ｃ１＝４：１程度に設定しておくことが望ましい。
【００９２】  また、チャージポンプ電源部αをスイッチ出力段と同期化したことに伴い、スイッチング周波数Ｆｓｗが低下したときには、チャージポンプ電源部αへの電荷供給量が不足し、昇圧電圧ＣＰの生成に支障を来すおそれがある。そこで、スイッチング周波数Ｆｓｗの低下時には、昇圧電圧ＣＰが電流検出コンパレータ１１４の動作可能電圧を下回らないように、電流検出コンパレータ１１４の消費電流を低減することが望ましい。以下では、ＬＥＤオープン時におけるチャージポンプ動作を例に挙げて具体的な説明を行う。
【００９３】  図８は、ＬＥＤオープン時におけるチャージポンプ動作の一例を示す図であり、上から順に、ＣＰ端子電圧（＝昇圧電圧ＣＰ）、ＳＷ端子電圧、インダクタ電流ＩＬ、及び、チャージポンプ電源部αから負荷（主に電流検出コンパレータ１１４）に供給される負荷電流Ｉｌｏａｄが描写されている。なお、本図では、時刻ｔ１でＬＥＤオープンが発生し、時刻ｔ２でＬＥＤオープンが解消したものとする。
【００９４】  ＬＥＤオープン時（またはＶＩＮ≒ＶＯＵＴ時）には、インダクタ電流ＩＬがピーク検出値（＝リセット検出値）に達しないので、スイッチ出力段は、基本的に最大オン時間Ｔｏｎ＿ｍａｘで動作する。より具体的に述べると、ＬＥＤオープンが発生し、トランジスタＮ１のオン期間Ｔｏｎが最大オン時間Ｔｏｎ＿ｍａｘに達すると、上側ゲート信号ＧＨが強制的にリセットされて、トランジスタＮ１が最小オフ時間Ｔｏｆｆ＿ｍｉｎだけオフされた後、再びトランジスタＮ１がオンされる。以降も、ＬＥＤオープンが解消されるまで、上記のスイッチング動作が繰り返される。
【００９５】  このように、ＬＥＤオープン時には、ＢＯＯＴ端子に外付けされたキャパシタＣ３のリフレッシュ（再充電）を行うためだけにスイッチ出力段が駆動されるので、スイッチング周波数Ｆｓｗが低下する。その結果、トランジスタＮ１のオン期間Ｔｏｎが長くなるので（＝Ｔｏｎ＿ｍａｘ）、ＣＰ端子電圧（＝昇圧電圧ＣＰ）の低下を防ぐ必要がある。
【００９６】  そこで、ＬＥＤオープン時には、チャージポンプ電源部αの負荷である電流検出コンパレータ１１４の消費電流をゼロにして、ＣＰ端子電圧（＝昇圧電圧ＣＰ）を保持することが望ましい。なお、ＬＥＤオープン時は、インダクタ電流ＩＬのピーク／ボトム検出が行われないので、電流検出コンパレータ１１４への電力供給を停止しても支障はない。
【００９７】＜ＬＥＤ駆動制御装置（第３実施形態）＞  図９は、ＬＥＤ駆動制御装置１００の第３実施形態（周波数帰還制御部周辺）を示す図であり、先出の図１と図２をそれぞれ部分的に抽出して組み合わせたものである。
【００９８】  先にも述べたように、Ｆ／Ｖ変換部１１９は、駆動ロジック部１１３から入力される周波数帰還信号ＦＦＯＵＴ（＝周波数情報）をアナログ電圧ＶＡに変換してエラーアンプ１２１に出力する。なお、アナログ電圧ＶＡは、スイッチング周波数Ｆｓｗが高いほど（オン期間Ｔｏｎが短いほど）低下し、スイッチング周波数Ｆｓｗが低いほど（オン期間Ｔｏｎが長いほど）上昇する。なお、Ｆ／Ｖ変換式は、ＶＡ＝（１／Ｃ）×Ｉｂｉａｓ×（１／ＦＦＯＵＴ）（ただし、Ｃは内部容量、Ｉｂｉａｓは内部定電流、及び、ＦＦＯＵＴは周波数情報）となる。周波数が高いと、内部定電流Ｉｂｉａｓにより内部容量Ｃにチャージされるアナログ電圧ＶＡが低くなる。アナログ電圧ＶＡは、周波数情報ＦＦＯＵＴを電圧変換した場合のピークホールド値になる。
【００９９】  エラーアンプ１２１は、反転入力端（−）に入力されるアナログ電圧ＶＡと、非反転入力端（＋）に入力される変調基準電圧ＶＢとの差分値（＝ＶＢ−ＶＡ）に応じた誤差信号ＥＲＲを生成してＣＯＭＰピンに出力する。なお、ＶＡ＞ＶＢであるときには、上記の差分値に応じて誤差信号ＥＲＲが上昇し、ＶＡ＜ＶＢであるときには、上記の差分値に応じて誤差信号ＥＲＲが低下する。
【０１００】  検出値設定部１２２は、エラーアンプ１２１から入力される誤差信号ＥＲＲに応じてピーク検出値Ｖｓｎｓ＿ｐｋ及びボトム検出値Ｖｓｎｓ＿ｂｔを可変制御する。具体的に述べると、検出値設定部１２２は、誤差信号ＥＲＲが高いほどピーク検出値Ｖｓｎｓ＿ｐｋを引き下げてボトム検出値Ｖｓｎｓ＿ｂｔを引き上げ、逆に、誤差信号ＥＲＲが低いほどピーク検出値Ｖｓｎｓ＿ｐｋを引き上げてボトム検出値Ｖｓｎｓ＿ｂｔを引き下げる。なお、上記の検出値設定手段としては、例えば、電流源１２２ａ及び１２２ｂ（図３）の出力電流値を調整すればよい。
【０１０１】  このように、本実施形態のＬＥＤ駆動制御装置１００には、ヒステリシス制御を行うための出力帰還ループから独立して、出力電圧ＶＯＵＴが変動してもスイッチ出力段のスイッチング周波数Ｆｓｗが常に一定値となるようにピーク検出値Ｖｓｎｓ＿ｐｋ及びボトム検出値Ｖｓｎｓ＿ｂｔを調整する周波数帰還制御部が設けられている。
【０１０２】  以下では、上記した周波数帰還制御部の導入効果を述べる前に、これが未導入である場合の課題について再確認しておく。
【０１０３】  図１０は、ヒステリシス制御の第１例（周波数帰還制御なし）を示す図であり、上から順に、出力電圧ＶＯＵＴとインダクタ電流ＩＬが描写されている。先にも述べたように、インダクタ電流ＩＬの傾きは、入出力依存性を持っている（図４を参照）。従って、ヒステリシス制御中に出力電圧ＶＯＵＴが変動して、インダクタ電流ＩＬの傾きが変わると、スイッチング周波数Ｆｓｗが変化してしまう。その結果、ノイズ対策を行うべき帯域が広がるので、耐ノイズ設計が困難となる。そのため、出力電圧ＶＯＵＴが頻繁に切り替わるアプリケーション（例えば配光可変型のＬＥＤ発光装置）において、インダクタ電流ＩＬのヒステリシス制御を行う際には、スイッチング周波数Ｆｓｗの安定化が必要となる。
【０１０４】  次に、上記した周波数帰還制御部の導入効果について具体的に説明する。
【０１０５】  図１１は、ヒステリシス制御の第２例（周波数帰還制御あり）を示す図であり、傾きの異なる３種類のインダクタ電流ＩＬ（実線、大破線、小破線）が示されている。
【０１０６】  例えば、出力電圧ＶＯＵＴが上昇してインダクタ電流ＩＬの傾きが急峻になると、スイッチング周波数Ｆｓｗが目標値から外れて高くなろうとする。しかし、スイッチング周波数Ｆｓｗが上がると、アナログ電圧ＶＡが低下して誤差信号ＥＲＲが上昇するので、ピーク検出値Ｖｓｎｓ＿ｐｋ（延いてはピーク電流ＩＬ＿ｐｋ）が引き上げられて、ボトム検出値Ｖｓｎｓ＿ｂｔ(延いてはボトム電流ＩＬ＿ｂｔ）が引き下げられる。その結果、インダクタ電流ＩＬのピーク／ボトム検出タイミングが遅れるので、スイッチング周波数Ｆｓｗは、目標値から外れることなく一定値に維持される。
【０１０７】  また、上記とは逆に、出力電圧ＶＯＵＴが低下してインダクタ電流ＩＬの傾きが緩慢になると、スイッチング周波数Ｆｓｗが目標値から外れて低くなろうとする。しかし、スイッチング周波数Ｆｓｗが下がると、アナログ電圧ＶＡが上昇して誤差信号ＥＲＲが低下するので、ピーク検出値Ｖｓｎｓ＿ｐｋ（延いてはピーク電流ＩＬ＿ｐｋ）が引き下げられて、ボトム検出値Ｖｓｎｓ＿ｂｔ（延いてはボトム電流ＩＬ＿ｂｔ）が引き上げられる。その結果、インダクタ電流ＩＬのピーク／ボトム検出タイミングが早まるので、スイッチング周波数Ｆｓｗは、目標値から外れることなく一定値に維持される。
【０１０８】  このように、インダクタ電流ＩＬの傾きが変化しても、ピーク検出値Ｖｓｎｓ＿ｐｋとボトム検出値Ｖｓｎｓ＿ｂｔをそれぞれ調整することにより、スイッチング周波数Ｆｓｗを一定値に維持することが可能となる。
【０１０９】  また、上記の周波数帰還制御に際して、ピーク検出値Ｖｓｎｓ＿ｐｋ及びボトム検出値Ｖｓｎｓ＿ｂｔそれぞれの調整量を適宜等しく設定しておくことにより、インダクタ電流ＩＬの平均電流値ＩＬ＿ａｖｅ（≒ＩＯＵＴ）を変化させずに、スイッチング周波数Ｆｓｗの安定化を図ることが可能となる。
【０１１０】  以上、本実施形態のＬＥＤ駆動制御装置１００であれば、ヒステリシス制御による高速応答性の実現と、周波数帰還制御による耐ノイズ設計の容易化を両立することができる。
【０１１１】  図１２は、出力電圧ＶＯＵＴとスイッチング周波数Ｆｓｗとの関係を示す図である。なお、実線は周波数帰還制御部が導入されている場合の挙動を示しており、破線は周波数帰還制御部が導入されていない場合の挙動を示している。本図から明らかなように、上記の周波数帰還制御部を導入することにより、出力電圧ＶＯＵＴが変動してもスイッチ出力段のスイッチング周波数Ｆｓｗが常に一定値となることが分かる。
【０１１２】  図１３は、周波数帰還制御とＤＣ調光制御との関係を示す図である。なお、横軸はＤＣＤＩＭ端子電圧を示しており、縦軸は電流検出信号Ｖｓｎｓ（＝ＳＮＳＰ−ＳＮＳＮ）を示している。
【０１１３】  本図で示すように、ＤＣＤＩＭ端子電圧として、Ｖ０（＝調光デューティ０％に相当）〜Ｖ１００（＝調光デューティ１００％に相当）のアナログ電圧を印加すると、平均電流検出信号Ｖｓｎｓ＿ａｖｅ（＝ピーク検出値Ｖｓｎｓ＿ｐｋとボトム検出値Ｖｓｎｓ＿ｂｔとの平均値）がリニアに増大していく。すなわち、ＤＣＤＩＭ端子電圧は、ＬＥＤストリング２０に供給される出力電流ＩＯＵＴの目標設定値に相当する。
【０１１４】  なお、ＤＣＤＩＭ端子電圧として、Ｖ２０（＝調光デューティ２０％に相当）〜Ｖ１００のアナログ電圧が印加されているときには、ＬＥＤオープン検出が有効となる。
【０１１５】  また、電流検出信号Ｖｓｎｓの制御範囲ΔＶｓｎｓ＿ｈｙｓ（＝ピーク検出値Ｖｓｎｓ＿ｐｋの上限とボトム検出値Ｖｓｎｓ＿ｂｔの下限との差）は、ＤＣＤＩＭ端子電圧に応じて可変制御される。
【０１１６】  特に、Ｖ０＜ＤＣＤＩＭ＜Ｖ２０となる低入力範囲（≒周波数制御ループ無効範囲）では、ＤＣＤＩＭ端子電圧に比例して上記の制御範囲ΔＶｓｎｓ＿ｈｙｓが制限されることにより、スイッチング周波数Ｆｓｗが目標値よりも高くなる。また、ＤＣＤＩＭ≦Ｖｏｆｆ（＜Ｖ０）となる電圧範囲では、スイッチング周波数Ｆｓｗが上限値に達し、強制オフ動作により、インダクタ電流ＩＬ（延いては出力電流ＩＯＵＴ）の出力が停止される。
【０１１７】  このような制御範囲ΔＶｓｎｓ＿ｈｙｓの可変制御によれば、インダクタ電流ＩＬを常に連続モードで駆動することができるので、ＤＣＤＩＭ端子電圧の可変範囲全域（Ｖ０≦ＤＣＤＩＭ≦Ｖ１００）において、支障なく出力電流制御を行うことが可能となる。
【０１１８】  なお、ＤＣＤＩＭ端子電圧の低入力範囲（Ｖ０＜ＤＣＤＩＭ＜Ｖ２０）では、出力電流精度の維持が最優先とされるので、スイッチング周波数Ｆｓｗが目標値を外れたとしても特段の支障は生じない。
【０１１９】＜ＬＥＤ駆動制御装置（第４実施形態）＞  図１４は、ＬＥＤ駆動制御装置１００の第４実施形態（ピーク電流調整部周辺）を示す図である。本実施形態のＬＥＤ駆動制御装置１００は、電流検出コンパレータ１１４と駆動ロジック部１１３との間にピーク電流調整部１２３をさらに有する。このピーク電流調整部１２３は、リセット信号ＲＳＴを所定の調整時間Ｔａｄｊだけ遅らせて駆動ロジック部１１３に出力する。
【０１２０】  以下では、上記したピーク電流調整部１２３の導入効果を述べる前に、これが未導入である場合の課題について再確認しておく。
【０１２１】  図１５は、トランジスタＮ１及びＮ２の同時オフ時間Ｔｄｔに起因して出力電流精度が悪化する様子を示す図であり、上から順に、インダクタ電流ＩＬ、上側ゲート信号ＧＨ、及び、下側ゲート信号ＧＬが描写されている。
【０１２２】  インダクタ電流ＩＬの大電流駆動に対応するために、スイッチ出力段の整流方式として同期整流方式を採用する場合には、トランジスタＮ１及びＮ２に過大な貫通電流が流れないように、トランジスタＮ１及びＮ２の同時オフ時間Ｔｄｔを設ける必要がある。
【０１２３】  しかし、同時オフ時間Ｔｄｔが設けられている場合には、電流検出信号Ｖｓｎｓがボトム検出値Ｖｓｎｓ＿ｂｔを下回り、下側ゲート信号ＧＬがローレベルにリセットされてトランジスタＮ２がオフされても、同時オフ時間Ｔｄｔが経過するまでの間、上側ゲート信号ＧＨがハイレベルにセットされずに、トランジスタＮ１がオフされたままとなる。従って、インダクタ電流ＩＬが本来のボトム電流値ＩＬ＿ｂｔからアンダーシュートする。その結果、インダクタ電流ＩＬの平均電流値ＩＬ＿ａｖｅ（≒ＩＯＵＴ）は、その目標値ＩＬ＿ａｖｅ＿ｔａｒｇｅｔよりも小さくなるので、出力電流精度の悪化に繋がっていた。
【０１２４】  次に、上記したピーク電流調整部１２３の導入効果について具体的に説明する。
【０１２５】  図１６は、ピーク電流調整部１２３の導入により出力電流精度が改善する様子を示す図であり、先の図１５と同じく、上から順に、インダクタ電流ＩＬ、上側ゲート信号ＧＨ、及び、下側ゲート信号ＧＬが描写されている。
【０１２６】  先にも述べたように、トランジスタＮ１及びＮ２の同時オフ時間Ｔｄｔには、インダクタ電流ＩＬが本来のボトム電流値ＩＬ＿ｂｔからアンダーシュートする。ただし、本実施形態のＬＥＤ駆動制御装置１００では、ピーク電流調整部１２３の導入により、上記のアンダーシュートを相殺するように、トランジスタＮ１のオン期間Ｔｏｎが延長されて、インダクタ電流ＩＬのピーク電流値ＩＬ＿ｐｋが意図的にオーバーシュートされる。
【０１２７】  より具体的に述べると、ピーク電流調整部１２３は、電流検出コンパレータ１１４から出力されるリセット信号ＲＳＴを、同時オフ時間Ｔｄｔに応じた調整時間Ｔａｄｊだけ遅らせて駆動ロジック部１１３に出力する。
【０１２８】  なお、上記の同時オフ時間Ｔｄｔは、電流検出信号Ｖｓｎｓがボトム検出値Ｖｓｎｓ＿ｂｔに達してトランジスタＮ２をオフしてからトランジスタＮ１をオンするまで（＝インダクタ電流ＩＬが増大に転じて実際に極小値を取るまで）の第１時間Ｔ１１に相当する。一方、上記の調整時間Ｔａｄｊは、電流検出信号Ｖｓｎｓがピーク検出値Ｖｓｎｓ＿ｐｋに達してから、トランジスタＮ１をオフするまで（＝インダクタ電流ＩＬが減少に転じて実際に極大値を取るまで）の第２時間Ｔ１２に相当する。
【０１２９】  なお、上記ボトム電流値ＩＬ＿ｂｔのずれ量（＝アンダーシュート量）は、（ＶＯＵＴ／Ｌ）×Ｔ１１で表すことができる。一方、ピーク電流ＩＬ＿ｐｋの調整量（＝意図的なオーバーシュート量）は、｛（ＶＩＮ−ＶＯＵＴ）／Ｌ｝×Ｔ１２で表すことができる。
【０１３０】  従って、Ｔ１２＝｛ＶＯＵＴ／（ＶＩＮ−ＶＯＵＴ）｝×Ｔ１１が成り立つように、調整時間Ｔａｄｊ（＝Ｔ１２）を設定すれば、ボトム電流値ＩＬ＿ｂｔのアンダーシュートをピーク電流値ＩＬ＿ｐｋのオーバーシュートで相殺することができる。その結果、インダクタ電流ＩＬの平均電流値ＩＬ＿ａｖｅを（≒ＩＯＵＴ）をその目標値ＩＬ＿ａｖｅ＿ｔａｒｇｅｔに維持することができるので、同期整流方式による大電流駆動と出力電流精度の向上を両立することが可能となる。
【０１３１】  図１７は、出力電圧ＶＯＵＴと出力電流精度との関係を示す図である。なお、実線はピーク電流調整部１２３が導入されている場合の挙動を示しており、破線はピーク電流調整部１２３が導入されていない場合の挙動を示している。本図から明らかなように、ピーク電流調整部１２３を導入することにより、出力電圧ＶＯＵＴの変動幅が大きくなっても、出力電流精度をより高く維持することができるようになる。
【０１３２】  従って、例えば、後述する配光可変型のＬＥＤ発光装置１（図１８）において、出力電流ＩＯＵＴの要求精度を満たしつつ、ＬＥＤストリング２０を形成するＬＥＤを増やしてその点灯数を幅広く切り替えることが可能となり、延いては、ＡＤＢ［adaptive  driving  beam］ヘッドランプの分解能向上に貢献することが可能となる。
【０１３３】  なお、本実施形態では、ボトム電流ＩＬ＿ｂｔのずれ（＝アンダーシュート）をピーク電流ＩＬ＿ｐｋの調整により相殺するピーク電流調整部１２３を例示したが、その応用として、上記とは逆に、ピーク電流ＩＬ＿ｐｋのずれ（＝オーバーシュート）をボトム電流ＩＬ＿ｂｔの調整により相殺するボトム電流調整部を導入することも可能である。
【０１３４】  すなわち、これらを包括する上位概念としては、電流検出信号Ｖｓｎｓがピーク検出値Ｖｓｎｓ＿ｐｋ及びボトム検出値Ｖｓｎｓ＿ｂｔの一方に達してからインダクタ電流ＩＬが実際に一方の極値を取るまでの第１時間Ｔ１１に応じてインダクタ電流ＩＬの他方の極値を調整する電流調整部の導入を提案することができる。
【０１３５】＜配光可変型＞  図１８は、配光可変型のＬＥＤ発光装置１を示す図である。本構成例のＬＥＤ発光装置１は、先の図１で例示した構成要素に加えて、スイッチマトリクス３０とスイッチコントローラ４０をさらに有する。
【０１３６】  スイッチマトリクス３０は、ＬＥＤストリング２０として直列に接続されたＬＥＤ２１〜２５を個別に点消灯するための手段であり、スイッチ３１〜３５を含む。なお、スイッチ３１〜３５は、それぞれ、ＬＥＤ２１〜２５に並列接続されている。
【０１３７】  スイッチコントローラ４０は、スイッチマトリクス３０の制御主体である。例えば、ＬＥＤ２１、ＬＥＤ２３、及び、ＬＥＤ２５を点灯し、ＬＥＤ２２及びＬＥＤ２４を消灯する場合には、本図で示したように、スイッチ３１、スイッチ３３、及び、スイッチ３５をオフして、スイッチ３２及び３４をオンすればよい。
【０１３８】  このような配光可変型のＬＥＤ発光装置１は、近年、車両の次世代型ヘッドランプ（いわゆるＡＤＢヘッドランプ）として、その普及が進められている。なお、配光可変型のヘッドランプを用いれば、例えば、ハイビームでの走行中、配光パターンを制御してヘッドランプの発光を部分的にオフすることができるので、対向車や先行車の運転者に眩惑を与えることなく、遠方の視界を確保することが可能となる。
【０１３９】  図１９は、配光可変型のＬＥＤ発光装置１における出力電圧ＶＯＵＴと出力電流ＩＯＵＴとの関係を示す図である。本図では、時刻ｔ１１と時刻ｔ１２において、それぞれ、ＬＥＤストリング２０の点灯数が切り替えられており、それに伴って出力電圧ＶＯＵＴの変動が生じている。このように、出力電圧ＶＯＵＴが頻繁に切り替わるアプリケーションにおいて、出力電流ＩＯＵＴを一定値に維持するためには、出力電圧ＶＯＵＴの変動に対して出力電流ＩＯＵＴの高速応答が必要となる。
【０１４０】  これを鑑みると、配光可変型のＬＥＤ発光装置１には、その駆動制御手段として、これまでに説明してきたＬＥＤ駆動制御装置１００が非常に好適であると言える。
【０１４１】＜車両への適用＞  ＬＥＤ発光装置１は、例えば、図２０及び図２１で示す通り、車両Ｘ１０のヘッドランプ（ハイビーム／ロービーム／スモールランプ／フォグランプなどを適宜含む）Ｘ１１、昼間走行用ランプ（ＤＲＬ［daylight  running  lamps］）Ｘ１２、テールランプ（スモールランプやバックランプなどを適宜含む）Ｘ１３、ストップランプＸ１４、及び、ターンランプＸ１５などとして好適に用いることができる。
【０１４２】  なお、ＬＥＤ駆動制御装置１００は、駆動対象となるＬＥＤ２０と共にモジュール（図２２のＬＥＤヘッドランプモジュールＹ１０、図２３のＬＥＤターンランプモジュールＹ２０、及び、図２４のＬＥＤリアランプモジュールＹ３０など）として提供されるものであってもよいし、ＬＥＤ２０とは独立にＩＣ単体として提供されるものであってもよい。
【０１４３】＜発光素子駆動回路装置＞  図２５は、本発明に係る発光素子駆動回路装置の概要を示す回路図である。発光素子駆動回路装置２００は、例えば半導体集積回路で構成される集積回路２１０を有する。
【０１４４】  集積回路２１０は、外部端子ＧＨ，ＳＷ，ＢＯＯＴ，ＶＤＲＶ，ＧＬ，ＧＮＤ２，ＳＮＳＰ，ＳＮＳＮ，ＳＧ，ＥＮ／ＰＷＭ，ＤＣ／ＤＩＭ，ＧＮＤ１，ＶＩＮ，及び，ＣＰを有する。
【０１４５】  上記の各外部端子は、スイッチングレギュレータ及び発光素子駆動回路装置２００を構成するために、外部の上側トランジスタＭ１、下側トランジスタＭ２、抵抗Ｒ５、電流検出用抵抗ＲＡ、キャパシタＣ６〜Ｃ９、インダクタＬ３、及び、ＬＥＤなどに直接または他の回路素子を介して有機的に結合される。ＬＥＤは、複数の発光素子が直列に接続される。電流検出用抵抗ＲＡは、ＬＥＤに流れるＬＥＤ電流ＩＬＥＤを検出する役割及びＬＥＤ電流ＩＬＥＤを設定する役割をもつ。
【０１４６】  外部端子ＧＨは、上側トランジスタＭ１を駆動するためのハイサイド駆動端子であり、上側トランジスタＭ１のゲートが接続される。上側トランジスタＭ１は、例えばＮＭＯＳトランジスタまたはバイポーラＮＰＮトランジスタで構成される。本発明の一実施形態では、ＮＭＯＳトランジスタを採用する。上側トランジスタＭ１は、電源端子ＶＩＮ側に接続される上側スイッチングトランジスタとして作用する。外部端子ＳＷはブートストラップ回路を採用するに伴ない、上側ドライバＤＲＶＨを高電位側にレベルシフトさせるために用意される。外部端子ＳＷに発生するスイッチング信号ＶＳＷによって上側ドライバＤＲＶＨの回路動作点を高電位側にレベルシフトするが、こうした回路の描写は割愛する。なお、上側トランジスタＭ１はＰＭＯＳトランジスタまたはバイポーラＰＮＰトランジスタに置き換えてもよい。
【０１４７】  外部端子ＳＷと接地電位ＧＮＤとの間にはインダクタＬ３、電流検出用抵抗ＲＡ、及びキャパシタＣ９が直列に接続されている。キャパシタＣ９の第１端子は、一つのＬＥＤのアノードに接続される。ＬＥＤのカソードは、別のＬＥＤのアノードに接続され、順次こうした回路接続の繰り返しによって複数のＬＥＤが直列に接続される。最終段のＬＥＤのカソードは、接地電位ＧＮＤに接続される。キャパシタＣ９の第２端子は、接地電位ＧＮＤに接続される。
【０１４８】  外部端子ＢＯＯＴは、ブートストラップ端子である。外部端子ＢＯＯＴと外部端子ＳＷとの間には、よく知られるブートストラップ回路を構成するためのキャパシタＣ７が接続される。なお、キャパシタＣ７は集積回路２１０の外部ではなく、その内部に設けるようにしてもよい。こうした場合は外部端子ＢＯＯＴは不要となる。
【０１４９】  外部端子ＶＤＲＶは、電源端子ＶＩＮに供給される電源電圧＋Ｂから生成されて集積回路２１０を駆動するために用いられる内部回路用電源電圧ＶＲＥＧを安定化させるためのキャパシタＣ８を接続するために用意される。
【０１５０】  外部端子ＧＬは、下側トランジスタＭ２を駆動するためのローサイド駆動端子であり、下側トランジスタＭ２のゲートが接続される。下側トランジスタＭ２は、例えばＮＭＯＳトランジスタまたはバイポーラＮＰＮトランジスタで構成される。本発明の一実施形態では、上側トランジスタＭ１と同じＮＭＯＳトランジスタを採用する。下側トランジスタＭ２は、接地端子ＧＮＤ２に接続される同期整流用トランジスタとして、さらにブートストラップ用のキャパシタＣ７を充電するときの電流経路として作用する。なお、接地端子ＧＮＤ２は、後述する接地端子ＧＮＤ１と共に接地電位ＧＮＤに接続される。
【０１５１】  ここで、下側トランジスタＭ２と上側トランジスタＭ１の回路接続及びこれらに関わる回路接続について説明する。上側トランジスタＭ１のドレインは、電源端子ＶＩＮに接続される。上側トランジスタＭ１のソースは、下側トランジスタＭ２のドレインに接続される。下側トランジスタＭ２のソースは、接地電位ＧＮＤ２（ＧＮＤ）に接続される。したがって、上側トランジスタＭ１の主導電路と下側トランジスタＭ２の主導電路は、電源端子ＶＩＮと接地端子ＧＮＤ２（接地電位ＧＮＤ）との間に直列に接続される。さらに、上側トランジスタＭ１と下側トランジスタＭ２の共通接続ノード（すなわち外部端子ＳＷ）と接地電位ＧＮＤとの間には、インダクタＬ３、電流検出用抵抗ＲＡおよびキャパシタＣ９が直列に接続される。
【０１５２】  キャパシタＣ９の第１端子にはＬＥＤを駆動するＬＥＤ駆動電圧ＶＬＥＤが発生する。ＬＥＤにＬＥＤ駆動電圧ＶＬＥＤが供給されることによりＬＥＤにＬＥＤ電流ＩＬＥＤが供給される。
【０１５３】  図２５は、よく知られたブートストラップ方式の同期整流式降圧型スイッチングレギュレータを示すが、本発明に係る発光素子駆動回路装置は、昇降圧型や昇圧型のスイッチングレギュレータにも適用することができる。また、ブートストラップ方式に関わらず、全般的なスイッチングレギュレータにも適用することが可能である。
【０１５４】  接地端子ＧＮＤ２は、上側トランジスタＭ１及び下側トランジスタＭ２、インダクタＬ３、キャパシタＣ９、並びに、ＬＥＤ等に流れる比較的大きな電流を取り扱う回路部の接地端子として用意される。
【０１５５】  外部端子ＳＮＳＰ及びＳＮＳＮは、インダクタＬ３及び電流検出用抵抗ＲＡに流れる電流を検出する。こうした電流の検出は電流検出用抵抗ＲＡの両端に生じる電圧降下を検出することで行われる。
【０１５６】  外部端子ＳＧは、集積回路２１０の回路動作が正常であるか否かを判定した信号を音声またはランプ等によって外部に報知するために用意される。外部端子ＳＧが接続される集積回路２１０の内部には、図示しないオープンドレイントランジスタが接続される。外部端子ＳＧと電源電圧＋Ｂとの間には、プルアップ抵抗Ｒ５が接続される。
【０１５７】  外部端子ＥＮ／ＰＷＭは、イネーブル入力／ＰＷＭ調光入力端子である。外部端子ＥＮ／ＰＷＭからイネーブル信号ＶＥＮを印加して集積回路２１０及び発光素子駆動回路装置２００全体をイネーブル状態に設定する。また、この外部端子ＥＮ／ＰＷＭから図示しない調光用矩形波信号を入力することで、ＬＥＤに流す電流の時間を調整して調光を行うことができるが、こうした回路構成の描写は割愛する。
【０１５８】  外部端子ＤＣ／ＤＩＭは、ＤＣ調光入力端子である、外部端子ＤＣ／ＤＩＭに入力した電圧値によってＬＥＤに流す平均電流を調整する。
【０１５９】  外部端子ＧＮＤ１は、集積回路２１０に内蔵される種々の回路部のうち、比較的小さな電流を取り扱う回路部（すなわち小信号回路部）の接地端子として用意される。外部端子ＧＮＤ１及び外部端子ＧＮＤ２は、最終的に接地電位ＧＮＤに共通に接続される。
【０１６０】  外部端子ＶＩＮは、集積回路２１０を駆動する電源電圧＋Ｂが供給される端子である。外部端子ＣＰは、チャージポンプ用のキャパシタＣ６を接続する端子である。キャパシタＣ６は、外部端子ＣＰと外部端子ＶＩＮとの間に接続される。なお、外部端子ＣＰは、集積回路２１０において、外部端子ＶＩＮとは別の電圧源を生成するために用意される。外部端子ＣＰから供給されるチャージポンプ電圧ＶＣＰは、比較的回路電流の少ない回路、例えば後述するＬＥＤ電流検出回路ＣＳＣの電圧源として利用される。なお、チャージポンプ電圧ＶＣＰは、外部端子ＣＰに生じるが、外部端子ＣＰと外部端子ＢＯＯＴとは集積回路２１０内に設けられる図示しないダイオードで接続される。
【０１６１】  次に集積回路２１０の内部回路構成及びその近傍の外部端子について説明する。
【０１６２】  参照電圧源ＲＥＦは、外部端子ＶＩＮに接続される電源電圧＋Ｂの供給を受けて参照電圧ＶＲＥＦを生成する。参照電圧源ＲＥＦは、例えばバンドギャップ型定電圧回路で構成され、例えば１．２Ｖ前後の参照電圧ＶＲＥＦを生成する。
【０１６３】  電源レギュレータＲＥＧは、例えばリニアレギュレータで構成され、参照電圧ＶＲＥＦを基準電圧源として所定の内部回路用電源電圧ＶＲＥＧを生成する。電源レギュレータＲＥＧで生成される内部回路用電源電圧ＶＲＥＧは、例えばブートストラップ用の電圧源としてダイオードＤ２のアノードに印加される。ダイオードＤ２のカソードは、外部端子ＢＯＯＴに接続される。
【０１６４】  クロック信号発振器ＯＳＣは、例えば、よく知られたＣＲ発振器やリングオシレータ等で構成することができる。クロック信号発振器ＯＳＣには、図示しない、定電流源回路、コンパレータ、キャパシタ等が内蔵される。この図示しない定電流源回路等は、参照電圧源ＲＥＦで生成される参照電圧ＶＲＥＦに基づき駆動される。クロック信号発振器ＯＳＣで生成されるクロック信号ＳＯＳＣの周波数は、例えば２００ｋＨｚ〜１０ＭＨｚ（周期５μｓ〜０．１μｓ）である。
【０１６５】  制御ロジック部ＣＬは、クロック信号発振器ＯＳＣで生成されたクロック信号Ｓｏｓｃを入力信号として所定の分周信号を生成する分周回路、分周回路で生成された複数の分周信号を組み合わせて所定の信号を生成する組み合わせ回路、組み合わせ回路からの出力信号を基にして所定の時間を計測するカウンタ等を含む。制御ロジック部ＣＬの具体的な回路構成については後述する。制御ロジック部ＣＬは、イネーブル信号ＶＥＮが例えばハイレベルに設定されると有効状態になる。
【０１６６】  ＬＥＤオープン検出回路ＬＯＤは、ＬＥＤが正常状態であるかそれとも異常状態であるかを検出する。ＬＥＤオープン検出回路ＬＯＤは、後述で明らかにされるが少なくとも１つのコンパレータを備える。検出回路ＬＯＤの第１端子（高電位側端子）には、外部端子ＳＮＳＰに生じる電圧ＶＳＮＳＰ、すなわち電流検出用抵抗ＲＡの第１端子に生じる電圧が印加される。ＬＥＤオープン検出回路ＬＯＤの第２端子（低電位側端子）には、外部端子ＳＮＳＮに生じる電圧ＶＳＮＳＮ（＝ＶＬＥＤ）が印加される。したがって、ＬＥＤオープン検出回路ＬＯＤには、電流検出用抵抗ＲＡの両端に生じた電圧が印加される。ＬＥＤが正常に動作しているときには、電流検出用抵抗ＲＡの第１端子（外部端子ＳＮＳＰ）の電圧は、電流検出用抵抗ＲＡの第２端子（外部端子ＳＮＳＮ）の電圧より高くなる（ＶＳＮＳＰ＞ＶＳＮＳＮ）。ＬＥＤの電気的な接続が正常なときには、ＬＥＤオープン検出回路ＬＯＤのコンパレータ出力信号ＶＣＯＭＰ１は、例えばローレベルに設定される。ＬＥＤがオープン状態に陥ったときは、この電圧の大小関係が逆転する。すなわち、電流検出用抵抗ＲＡの第２端子（外部端子ＳＮＳＮ）の電圧は、電流検出用抵抗ＲＡの第１端子（外部端子ＳＮＳＰ）の電圧より高くなり（ＶＳＮＳＮ＞ＶＳＮＳＰ）、ＬＥＤオープン検出回路ＬＯＤのコンパレータ出力信号ＶＣＯＭＰ１は、ハイレベルに遷移する。
【０１６７】  ＬＥＤ電流検出回路ＣＳＣは、後述で明らかにされるが電流検出用抵抗ＲＡに流れる電流のピーク値とボトム値をそれぞれ検出する少なくとも２つコンパレータを備える。ボトム値を検出したときには、例えばハイレベルのコンパレータ出力信号ＶＣＯＭＰ２を出力し、ピーク値を検出したときには、例えばハイレベルのコンパレータ出力信号ＶＣＯＭＰ３を出力する。コンパレータ出力信号ＶＣＯＭＰ２は、論理和回路ＯＲの一方の入力端子に印加される。論理和回路ＯＲの他方の入力端子には、ＬＥＤオープン検出回路ＬＯＤのコンパレータ出力信号ＶＣＯＭＰ１が印加される。したがって、論理和回路ＯＲの出力からは、コンパレータ出力信号ＶＣＯＭＰ１及びコンパレータ出力信号ＶＣＯＭＰ２の少なくとも一方がハイレベルのときに論理和出力信号ＶＯＲがハイレベルとなって出力され、両者ともローレベルのときにのみ論理和出力信号ＶＯＲがローレベルとなる。論理和出力信号ＶＯＲは、駆動ロジック部ＤＬのセット信号ＳＥＴとして駆動論理回路ＤＬに直接印加される。なお、駆動ロジック部ＤＬのセット信号ＳＥＴを、コンパレータ出力信号ＶＣＯＭＰ１及びコンパレータ出力信号ＶＣＯＭＰ２の論理和演算により生成する理由は、ＬＥＤがオープン状態時であっても、また、ＬＥＤ電流ＩＬＥＤがボトム値に達したときであっても、スイッチング信号ＶＳＷをハイレベルに維持してＬＥＤオープン状態を検出するためである。
【０１６８】  ＬＥＤ電流検出回路ＣＳＣから出力されるコンパレータ出力信号ＶＣＯＭＰ３は、ＬＥＤ電流ＩＬＥＤのピーク値を検出してＬＥＤ電流ＩＬＥＤを減少させ所定の平均値に維持するためのリセット信号ＲＳＴとして作用する。リセット信号ＲＳＴ（＝ＶＣＯＭＰ３）は、ＬＥＤが正常動作しているときに、ＬＥＤ電流ＩＬＥＤのピーク値を検出して、ボトム値まで下降させる作用を有する。このため、リセット信号ＲＳＴは、ＬＥＤ電流検出回路ＣＳＣから出力されるコンパレータ出力信号ＶＣＯＭＰ３を演算処理せずに駆動論理回路部ＤＬに直接印加される。
【０１６９】  図２６は、図２５の発光素子駆動回路装置２００の特徴を詳細に示す回路図である。図２６の発光素子駆動回路装置２００Ａは、図２５のＬＥＤオープン検出回路ＬＯＤ、制御ロジック部ＣＬ、ＬＥＤ電流検出回路ＣＳＣ、及び、駆動ロジック部ＤＬの回路構成をより具体的に示す。
【０１７０】  ＬＥＤオープン検出回路ＬＯＤは、第１コンパレータＣＯＭＰ１及び第１閾値Ｖｏｐｅｎで構成されている。第１閾値Ｖｏｐｅｎは、第１コンパレータＣＯＭＰ１の反転入力端子（−）に接続される。第１閾値Ｖｏｐｅｎは、少なくとも２つの大きさに可変される。第１閾値Ｖｏｐｅｎの一つは、ＬＥＤが正常状態である場合に用いる比較的小レベルの電圧（電流）であり、その大きさは例えば１０ｍＶ前後であるが、電流検出用抵抗ＲＡの大きさやＬＥＤ電流ＩＬＥＤの大きさによって随時設定される。第１閾値Ｖｏｐｅｎのもう一つは、ＬＥＤがオープン状態である場合に用いる電圧（電流）であり、その大きさは１０ｍＶよりも１桁以上高い例えば１５０ｍＶ前後に設定される。こうして第１閾値Ｖｏｐｅｎを例えば１０ｍＶから１５０ｍＶに切り換える理由は、第１コンパレータＣＯＭＰ１がＬＥＤの正常時とオープン時に極性の反転した信号を出力するためである。
【０１７１】  第１コンパレータＣＯＭＰ１の非反転入力端子（＋）には、外部端子ＳＮＳＮに生じた電圧ＶＳＮＳＮが印加される。第１コンパレータＣＯＭＰ１の反転入力端子（−）には、外部端子ＳＮＳＰに生じた電圧ＶＳＮＳＰよりも第１閾値Ｖｏｐｅｎだけ低い電圧（ＶＳＮＳＰ−Ｖｏｐｅｎ）が印加される。ＬＥＤの正常動作時には、ＶＳＮＳＰ＞ＶＳＮＳＮの関係が維持される。ここで、例えばＶＳＮＳＰ−ＶＳＮＳＮ≒１７０ｍＶ、Ｖｏｐｅｎ≒１０ｍＶにそれぞれ設定すると、第１コンパレータＣＯＭＰ１の反転入力端子（−）の電位は、電圧ＶＳＮＳＰより１０ｍＶ低くなる。しかし、反転入力端子（−）の電位は、非反転入力端子（＋）よりも依然として１６０ｍＶ程度高いことになり、第１コンパレータＣＯＭＰ１のコンパレータ出力信号ＶＣＯＭＰ１はローレベルとなる。ここで、仮にＶｏｐｅｎの大きさを１０ｍＶよりも大きな例えば５０ｍＶ程度に設定すると、ＬＥＤオープン検出精度が低下するという不具合が生じる。そこで、本発明の一実施形態では、第１閾値Ｖｏｐｅｎは５ｍＶ〜１５ｍＶに設定する。なお、第１コンパレータＣＯＭＰ１の電圧源は、外部端子ＳＮＳＰに生じる電圧ＶＳＮＳＰを利用する。第１コンパレータＣＯＭＰ１の電圧源としては、ＬＥＤ電流検出回路ＣＳＣの電圧源であるチャージポンプ電圧ＶＣＰを利用することも可能である。しかし、チャージポンプ電圧ＶＣＰを第１コンパレータＣＯＭＰ１の電圧源として利用すると、チャージポンプ電圧ＶＣＰが低下し、キャパシタＣ１への電荷の蓄積が不十分となり、回路動作に影響を与えてしまう。したがって、本発明の一実施形態では、スイッチングレギュレータの出力側の電圧を利用する。
【０１７２】  制御ロジック部ＣＬは、分周回路ＦＤ、組み合わせ回路ＣＯＮＣ、第１カウンタＣＯＵＮＴ１、第２カウンタＣＯＵＮＴ２、第３カウンタＣＯＵＮＴ３、及び、ラッチ回路ＬＡＴＣＨを備える。
【０１７３】  分周回路ＦＤは、クロック信号発振器ＯＳＣで生成されたクロック信号ＳＯＳＣを入力信号として例えば第１分周信号ＳＤ１、第２分周信号ＳＤ２、第３分周信号ＳＤ３、及び第４分周信号ＳＤ４からなる例えば４つの分周信号を出力する。第１分周信号ＳＤ１は、例えばクロック信号ＳＯＳＣと同じ周波数（周期）に設定されている。第２分周信号ＳＤ２は、クロック信号ＳＯＳＣを例えば４分の１（周期は４倍）に分周した信号である。第３分周信号ＳＤ３は、クロック信号ＳＯＳＣを例えば１６分の１（周期は１６倍）に分周した信号である。第４分周信号ＳＤ４は、クロック信号ＳＯＳＣを例えば６４分の１（周期は６４倍）に分周した信号である。こうした分周比Ｎは、後段の組み合わせ回路ＣＯＮＣや各カウンタでのカウント時間に基づき適宜設定される。
【０１７４】  組み合わせ回路ＣＯＮＣは、分周回路ＦＤから出力された第１分周信号ＳＤ１、第２分周信号ＳＤ２、第３分周信号ＳＤ３、及び、第４分周信号ＳＤ４を組み合わせて、後段の第１カウンタＣＯＵＮＴ１、第２カウンタＣＯＵＮＴ２、及び、第３カウンタＣＯＵＮＴ３にそれぞれ入力する第１組み合わせ信号ＳＣ１、第２組み合わせ信号ＳＣ２、及び、第３組み合わせ信号ＳＣ３を生成する。組み合わせ回路ＣＯＮＣは、例えば否定論理積回路ＮＡＮＤやインバータ等の各種論路回路の組み合わせで構成される。
【０１７５】  第１カウンタＣＯＵＮＴ１、第２カウンタＣＯＵＮＴ２、及び、第３カウンタＣＯＵＮＴ３は、前段の組み合わせ回路ＣＯＮＣで生成された組み合わせ信号ＳＣ１、ＳＣ２、ＳＣ３を用い、ＬＥＤがオープン状態に陥ったときに、その持続時間を計測するための計測手段として利用される。また、ＬＥＤが正常状態またはオープン状態に陥ったときに、集積回路２１０の外部に外部端子ＳＧを介して何らかの報知信号（音声、点灯等）を出力するために利用される。
【０１７６】  第１カウンタＣＯＵＮＴ１は、組み合わせ回路ＣＯＮＣから出力される組み合わせ信号ＳＣ１を入力として例えば時間１．２８ｍｓを計測する。ここで、時間１．２８ｍｓは、ＬＥＤのオープン状態の持続時間を計測するために設けた設計的事項の１つに過ぎない。ＬＥＤのオープン状態を検出して、時間１．２８ｍｓに達すると、報知手段ＳＧＣ及び外部端子ＳＧを介して、集積回路２１０の外部に音声またはランプの点灯、消灯、点滅等で接続状態の有無を報知する。
【０１７７】  第２カウンタＣＯＵＮＴ２は、組み合わせ回路ＣＯＮＣから出力された組み合わせ信号ＳＣ２を入力として例えば時間１０μｓを計測する。ここで、時間１０μｓは、時間１．２８ｍｓと同様に設計的事項の１つである。この１０μｓなる時間は、ＬＥＤの回路接続が正常状態であるかそれともオープン状態であるかを判定する基準となる時間である。この時間１０μｓは、スイッチング端子ＳＷに表われるスイッチング信号Ｖｓｗのハイレベル持続時間が１０μｓ以内であるか否かを判定するための、いわばＬＥＤオープン状態を判定するための目安として設定される。
【０１７８】  第３カウンタＣＯＵＮＴ３は、組み合わせ回路ＣＯＮＣからの組み合わせ信号ＳＣ３を入力として例えば時間８０μｓをカウントする。ここで、時間８０μｓは、時間１．２８ｍｓ及び時間１０μｓと同様に設計的事項の１つである。第３カウンタＣＯＵＮＴ３は、外部端子ＳＷに生じるスイッチング信号ＶＳＷのハイレベル持続時間を例えば８０μｓに設定する。スイッチング信号ＶＳＷのローレベル持続時間は、例えば２５０ｎｓに設定され、全体の周期は８０．２５μｓとなる。なお、８０．２５μｓなる周期は時間１．２８ｍｓの区間において繰り返して発生する。ここで、ハイレベル持続時間をＤＨ、ローレベル持続時間をＤＬとすると、ハイレベル持続時間ＤＨが全体に占める割合、すなわち、デューティ比αＤＨは、αＤＨ＝８０／（８０＋０．２５）≒０．９９７となるが、本発明において、αＤＨは０．９５０から０．９９９の範囲に設定することが好ましい。これによって、下側トランジスタＭ２の許容電流の範囲内でキャパシタＣ７に十分な電荷を供給することができる。
【０１７９】  本発明の一実施形態では、ハイレベルまたはローレベルの持続時間を計測する持続時間検定手段として、カウンタ（タイマー）を用いて計測するものを示した。しかし、これに限定されない。例えば、持続時間検定手段は、スイッチング信号ＶＳＷを積分する積分器及び積分器から出力される積分電圧を所定の参照電圧と比較するコンパレータを備え、コンパレータの出力に基づき発光素子の接続状態の良否を報知するようにしてもよい。本発明の一実施形態では、ＬＥＤがオープン状態に陥ると、スイッチング信号Ｖｓｗのピーク値が電源電圧＋Ｂとほぼ同じになり、デューティ比が９５％以上に設定されるので、大きな積分電圧を生成することができる。これによって、正常動作時との区別を容易に行うことができる。
【０１８０】  また、持続時間検定手段は、スイッチング信号ＶＳＷを電流に変換する電圧−電流（Ｖ−Ｉ）変換手段を備え、このＶ−Ｉ変換手段で変換した電流を例えば電流ミラー回路で増幅し、さらに増幅した電流を電圧に変換して、その出力電圧の大きさに基づき発光素子の接続状態の良否を報知するようにしてもよい。
【０１８１】  ラッチ回路ＬＡＴＣＨには、第１コンパレータＣＯＭＰ１の出力信号ＶＣＯＭＰ１及びオープン検出可否信号Ｓｏｐｅｎが入力される。ラッチ回路ＬＡＴＣＨは、コンパレータ出力信号ＶＣＯＭＰ１を入力とし、オープン検出可否信号Ｓｏｐｅｎをトリガとしてラッチ信号ＳＬＡＴＣＨを生成する。
【０１８２】  ＬＥＤ電流検出回路ＣＳＣは、チャージポンプ電圧ＶＣＰを電圧源として動作する第２コンパレータＣＯＭＰ２及び第３コンパレータＣＯＭＰ３を含む。第２コンパレータＣＯＭＰ２は、ＬＥＤに流れるＬＥＤ電流ＩＬＥＤのボトム値を検出し、第３コンパレータＣＯＭＰ３は、ＬＥＤに流れるＬＥＤ電流ＩＬＥＤのピーク値を検出して、ＬＥＤ電流ＩＬＥＤを所定の平均値になるように制御する。ＬＥＤ電流ＩＬＥＤは、電流検出用抵抗ＲＡで検出される。ＬＥＤ電流ＩＬＥＤの平均値は例えば１．４Ａ前後であり、電流検出用抵抗ＲＡは、例えば０．１Ω〜０．１５Ωに選ばれる。したがって、電流検出用抵抗ＲＡの両端では、１４０ｍＶ〜２１０ｍＶ程度の電圧差が生じる。
【０１８３】  第２コンパレータＣＯＭＰ２の非反転入力端子（＋）は、第２閾値Ｖｓｅｔを設定する電圧源の高電位端に接続される。第２閾値Ｖｓｅｔを設定する電圧源の低電位端は、外部端子ＳＮＳＮに接続され、電圧ＶＳＮＳＮが与えられる。外部端子ＳＮＳＮは、電流検出用抵抗ＲＡの低電位端の電位が印加される端子である。第２コンパレータＣＯＭＰ２の反転入力端子（−）は、外部端子ＳＮＳＰに接続され、電圧ＶＳＮＳＰが与えられる。外部端子ＳＮＳＰは、電流検出用抵抗ＲＡの高電位端の電位が印加される端子である。第２コンパレータＣＯＭＰ２の非反転入力端子（＋）には、外部端子ＳＮＳＮに生じた電圧ＶＳＮＳＮに第２閾値Ｖｓｅｔを加えた電圧（ＶＳＮＳＮ＋Ｖｓｅｔ）が与えられる。
【０１８４】  第３コンパレータＣＯＭＰ３の非反転入力端子（＋）は外部端子ＳＮＳＰに接続され、電圧ＶＳＮＳＰが与えられる。外部端子ＳＮＳＰは、電流検出用抵抗ＲＡの高電位端の電位が印加される端子である。第３コンパレータＣＯＭＰ３の反転入力端子（−）は、第３閾値Ｖｒｓｔを設定する電圧源の高電位端に接続される。第３閾値Ｖｒｓｔを設定する電圧源の低電位端は、外部端子ＳＮＳＮに接続され、電圧ＶＳＮＳＮが与えられる。外部端子ＳＮＳＮは、電流検出用抵抗ＲＡの低電位端の電位が印加される端子である。第３コンパレータＣＯＭＰ３の反転入力端子（−）には、外部端子ＳＮＳＮに生じた電圧ＶＳＮＳＮに第３閾値Ｖｒｓｔを加えた電圧（ＶＳＮＳＮ＋Ｖｒｓｔ）が与えられる。
【０１８５】  駆動ロジック部ＤＬは、マスキング回路ＭＡＳＫ、フリップフロップＦＦ、論理回路ＬＯＧＩＣを有する。マスキング回路ＭＡＳＫは、ＬＥＤがオープン状態に陥った場合やオープン状態から正常状態に復帰した場合にＬＥＤの接続状態の検出誤動作を抑止するために、所定の時間だけＬＥＤの接続状態の検出動作を停止させる。具体的には、スイッチング信号ＶＳＷがハイレベルからローレベルに遷移する時刻及びスイッチング信号ＶＳＷがローレベルからハイレベルに遷移する時刻で発生するリンギングやスイッチングノイズによる誤動作を防止するために、スイッチング信号ＶＳＷがハイレベルからローレベルに遷移する時刻から所定の時間Ｔ４及びスイッチング信号ＶＳＷがローレベルからハイレベルに遷移する時刻から所定の時間Ｔ４だけＬＥＤの接続状態の検出動作を停止させる。言い換えると、マスキング回路ＭＡＳＫは、所定の時間Ｔ４だけ経過すると、ＬＥＤの接続状態の検出動作を開始する。マスキング回路ＭＡＳＫは、フリップフロップ信号ＶＦＦの立ち上がり及び立ち下がりに同期した図示しないマスキング信号を生成する。このマスキング信号は、マスキング回路ＭＡＳＫに印加されるセット信号ＳＥＴの作用を無効にする。
【０１８６】  フリップフロップＦＦは、マスキング回路ＭＡＳＫから出力されるオープン検出可否信号Ｓｏｐｅｎに同期して後段の上側ドライバＤＲＶＨ及び下側ドライバＤＲＶＬを駆動する図示しない駆動入力信号を生成する。フリップフロップＦＦからのフリップフロップ信号ＶＦＦは、論理回路ＬＯＧＩＣ、第２カウンタＣＯＵＮＴ２、及び、第３カウンタＣＯＵＮＴ３の制御及び同期信号として利用される。
【０１８７】  論理回路ＬＯＧＩＣは、後段の上側ドライバＤＲＶＨ及び下側ドライバＤＲＶＬを駆動する上側ゲート信号ＶＧＨと下側ゲート信号ＶＧＬとの間にデッドタイムを設けるためのデッドタイム生成回路やレベルシフト回路などの回路部を含む。
【０１８８】  上側ドライバＤＲＶＨは、論理回路ＬＯＧＩＣからの信号を受け、上側トランジスタＭ１を駆動する上側ゲート信号ＶＧＨを生成する。上側ドライバＤＲＶＨには、スイッチング端子ＳＷに生じるスイッチング信号Ｖｓｗに基づき回路動作点を高電位側にシフトさせるレベルシフト回路が内蔵される。
【０１８９】  下側ドライバＤＲＶＬは、論理回路ＬＯＧＩＣからの信号を受け、下側トランジスタＭ２を駆動する下側ゲート信号ＶＧＨを生成する。
【０１９０】  図２６において、ＬＥＤオープン検出回路ＬＯＤ、ＬＥＤ電流検出回路ＣＳＣ、制御ロジック部ＣＬ、及び、駆動ロジック部ＤＬとの間で、信号及び電圧の授受が行われるが、これらの作用について説明する。まず、ＬＥＤオープン検出回路ＬＯＤを構成する第１コンパレータＣＯＭＰ１のコンパレータ出力信号ＶＣＯＭＰ１をラッチ回路ＬＡＴＣＨに入力する目的は、前述したようにＬＥＤがオープン状態に陥ったときのコンパレータ出力信号ＶＣＯＭＰ１を所定の時間Ｔ３だけ例えばハイレベルに保持するためである。これによって、ＬＥＤオープン状態が継続した時間を計測することができる。さらに、ラッチ回路ＬＡＴＣＨから出力されるラッチ信号ＳＬＡＴＣＨでＬＥＤ電流検出回路ＣＳＣを制御する目的は、ＬＥＤオープン時にＬＥＤ電流検出回路ＣＳＣの回路動作を停止させるためである。ＬＥＤ電流検出回路ＣＳＣは、ＬＥＤに流れるＬＥＤ電流ＩＬＥＤのピーク値とボトム値を計測するために用意されるものであるが、ＬＥＤオープン時はＬＥＤにＬＥＤ電流ＩＬＥＤが流れなくなるためＬＥＤ電流検出回路ＣＳＣを動作させる必要がなくなる。したがって、ラッチ信号ＳＬＡＴＣＨによりＬＥＤ電流検出回路ＣＳＣの回路動作を停止させて省電力化を図り、ＬＥＤ電流検出回路ＣＳＣの電圧源であるチャージポンプ電圧ＶＣＰの低下を抑止して回路動作の安定化を図る。
【０１９１】  図２６においては、第１コンパレータＣＯＭＰ１の出力信号ＶＣＯＭＰ１と第２コンパレータＣＯＭＰ２の出力信号ＶＣＯＭＰ２とを論理和回路ＯＲで演算処理し、論理和回路ＯＲの論理和信号ＶＯＲをマスキング回路ＭＡＳＫに入力する。本来、第２コンパレータＣＯＭＰ２のコンパレータ出力信号ＶＣＯＭＰ２は、ＬＥＤに流れるＬＥＤ電流ＩＬＥＤのボトム値を検出したときにＬＥＤ電流ＩＬＥＤが上昇するようにフリップフロップＦＦをセットさせる、いわゆるセット信号ＳＥＴとして作用する。したがって、第２コンパレータＣＯＭＰ２のコンパレータ出力信号ＶＣＯＭＰ２をそのままセット信号ＳＥＴとして利用することも可能である。しかし、本発明の一実施形態では、ＬＥＤオープン状態において、第２コンパレータＣＯＭＰ２及び第３コンパレータＣＯＭＰ３の回路動作を停止させるため、セット信号ＳＥＴ及びリセット信号ＲＳＴが生成されなくなるという不具合が発生する。そこで、ＬＥＤオープン時にハイレベルに維持される第１コンパレータＣＯＭＰ１のコンパレータ出力信号ＶＣＯＭＰ１を論理和回路ＯＲの一方の入力信号として利用するものである。こうした回路構成によって、ＬＥＤの正常状態時はコンパレータ出力信号ＶＣＯＭＰ２によって論理和信号ＶＯＲはハイレベルに維持され、ＬＥＤのオープン状態時はコンパレータ出力信号ＶＣＯＭＰ１によって論理和信号ＶＯＲが必ずハイレベルに維持され、駆動ロジック部ＤＬの回路動作を所定の動作状態に設定する。
【０１９２】  なお、図２６において、第３コンパレータＣＯＭＰ３のコンパレータ出力信号ＶＣＯＭＰ３は、駆動論理回路ＤＬの一部であるマスキング回路ＭＡＳＫに直接入力される。
【０１９３】  図２７は、図２６の発光素子駆動回路装置２００Ａの正常時の動作を示すタイミングチャートである。具体的には、発光素子駆動回路装置２００ＡのＬＥＤの電気的接続に異常が認められない場合のＬＥＤ電圧ＶＬＥＤ（＝ＶＳＮＳＮ）、第２閾値Ｖｓｅｔ、第３閾値Ｖｒｓｔ、及び、外部端子ＳＷに出力されるスイッチング信号ＶＳＷを示す。
【０１９４】  （ａ）ＬＥＤ電圧ＶＬＥＤは、三角波電圧である。三角波電圧のピーク値Ｖｐは、外部端子ＳＮＳＮに発生する電圧ＶＳＮＳＮに第３閾値Ｖｒｓｔを加えた大きさとなる。三角波電圧のボトム値Ｖｂは、電圧ＶＳＮＳＮに第２閾値Ｖｓｅｔを加えた大きさとなる。ピーク値Ｖｐとボトム値Ｖｂの平均が平均値Ｖａｖｅとなる。（ｂ）スイッチング信号ＶＳＷは、ＬＥＤ電圧ＶＬＥＤのボトム値ＶｂでローレベルＬからハイレベルＨに遷移し、ピーク値ＶｐでハイレベルＨからローレベルＬに遷移する。ボトム値Ｖｂ及びピーク値Ｖｐの検出は、それぞれ図２６のコンパレータＣＯＭＰ２、ＣＯＭＰ３によって行われる。
【０１９５】  図２８は、図２６の発光素子駆動回路装置２００Ａのオープン時における動作の一例を示す図である。具体的には、集積回路２１０の外部端子ＧＨ、ＧＬ、ＳＷ、ＳＮＳＰ、ＳＮＳＮ、これらの各外部端子に接続される各回路素子、電流、電圧、及び駆動信号の状態を模式的に示す。
【０１９６】  ＬＥＤが正常状態、すなわちＬＥＤが電流検出用抵抗ＲＡに接続される状態では、ＬＥＤ電流ＩＬＥＤは、符号Ｉｆで示す方向に流れる。一方、オープン状態、すなわち印×が示すように電流検出用抵抗ＲＡとＬＥＤとの電気的接続が切断されたときには、ＬＥＤ電流ＩＬＥＤが流れなくなり、ＬＥＤ電圧ＶＬＥＤは０Ｖまで低下する。このとき、キャパシタＣ９には、ある程度の電荷が溜まっているので、下側トランジスタＭ２がオン状態であれば、キャパシタＣ９が電圧源として機能し、キャパシタＣ９→電流検出用抵抗ＲＡ→インダクタＬ３→下側トランジスタＭ２の経路で逆電流Ｉｒが流れる。すなわち、電流検出用抵抗ＲＡには、符号Ｉｒで示す方向に電流を流すことができる。
【０１９７】  本発明の一実施形態において、ＬＥＤがオープン状態に陥ると、回路構成上、上側トランジスタＭ１のゲートに印加される上側ゲート信号ＶＧＨがハイレベルに維持されて、下側トランジスタＭ２のゲートに印加される下側ゲート信号ＶＧＬがローレベルに維持される。したがって、本来ならば、上側トラジスタＭ１はオン状態、下側トランジスタＭ２はオフ状態となり、逆電流Ｉｒは流れないはずである。しかし、本実施形態では、ＬＥＤがオープン状態に陥っても、上側トランジスタＭ１がオフ状態、下側トランジスタＭ２がオン状態となる区間Ｔ１０を設ける。一方、区間Ｔ２０においては、上側トランジスタＭ１がオン状態となり、下側トランジスタＭ２がオフ状態となる。下側トランジスタＭ２をオンさせる区間Ｔ１０と上側トランジスタＭ１をオンさせる区間Ｔ２０の比率（Ｔ１０：Ｔ２０）は、例えば１：９９９〜５：９９５であり、下側トランジスタＭ２をオンさせる時間は、上側トランジスタＭ１をオンさせる時間に比べて極めて短い。
【０１９８】  ＬＥＤがオープン状態に陥ると、下側トランジスタＭ２が所定の区間Ｔ１０だけオンとなり、逆電流Ｉｒが流れることは、以上の説明の通りである。ＬＥＤオープン状態において、外部端子ＳＮＳＰに生じる電圧ＶＳＮＳＰと、外部端子ＳＮＳＮに生じる電圧ＶＳＮＳＮとの大小関係は、ＶＳＮＳＮ＞ＶＳＮＳＰとなる。さらに、第１コンパレータＣＯＭＰ１の反転入力端子（−）には、電圧ＶＳＮＳＰよりも第１閾値Ｖｏｐｅｎだけ下がった電圧が印加される。このとき、第１閾値Ｖｏｐｅｎは、先に述べたように、１０ｍＶではなく例えば１５０ｍＶ程度に切り換えられる。そのため、第１コンパレータＣＯＭＰ１の非反転入力端子（＋）の電位は、反転入力端子（−）よりも十分に高電位となり、第１コンパレータＣＯＭＰ１の出力信号ＶＣＯＭＰ１はハイレベルＨに維持され、ＬＥＤが正常状態のときのローレベルＬとは極性が反転した出力信号ＶＣＯＭＰ１が出力される。ＬＥＤが正常状態からオープン状態に陥った場合における、第１閾値Ｖｏｐｅｎの１０ｍＶ程度から１５０ｍＶ程度への切り換えは、前述したように、図２６のフリップフロップ信号ＶＦＦやスイッチング信号Ｖｓｗ等の切換え信号を利用する。また、ＬＥＤオープン時に下側トランジスタＭ２をオン状態とするための下側ゲート信号ＶＧＬは、前述したように制御ロジック部ＣＬ及び駆動ロジック部ＤＬで生成する。
【０１９９】  図２９は、図２６の制御ロジック部ＣＬのおもなノードを示すタイミングチャートである。図２９について、図２５〜２８を参照して説明する。
【０２００】  （ａ）クロック信号ＳＯＳＣは、クロック信号発振器ＯＳＣで生成される。クロック信号ＳＯＳＣの周期は、例えば周期ＴＯＳＣとする。
【０２０１】  （ｂ）分周信号ＳＤ１は、分周回路ＦＤで生成される。分周信号ＳＤ１は、発振信号ＳＯＳＣを例えば１／１倍に分周した信号である。したがって、分周信号ＳＤ１の周期ＴＤ１は、ＴＤ１＝１・ＴＯＳＣである。
【０２０２】  （ｃ）分周信号ＳＤ２は、分周信号ＳＤ１と同様に、分周回路ＦＤで生成される。分周信号ＳＤ２は、分周信号ＳＤ１を例えば１／４倍に分周した信号である。したがって、分周信号ＳＤ２の周期ＴＤ２は、ＴＤ２＝４・ＴＤ１である。
【０２０３】  （ｄ）分周信号ＳＤ３は、分周信号ＳＤ１、ＳＤ２と同様に、分周回路ＦＤで生成される。分周信号ＳＤ３は、分周信号ＳＤ２を例えば１／４倍に分周した信号である。したがって、分周信号ＳＤ３の周期ＴＤ３は、ＴＤ３＝４・ＴＤ２＝１６・ＴＤ１である。
【０２０４】  （ｅ）分周信号ＳＤ４は、分周信号ＳＤ１、ＳＤ２、ＳＤ３と同様、分周回路ＦＤで生成される。分周信号ＳＤ４は、分周信号ＳＤ３を例えば１／４倍に分周した信号である。従って、分周信号ＳＤ４の周期ＴＤ４は、ＴＤ４＝４・ＴＤ３＝１６・ＴＤ２＝６４・ＴＤ１である。
【０２０５】  分周回路ＦＤで生成される分周信号の数や分周比は、上記に限らず、後段の組み合わせ回路やカウンタの回路構成等に応じて適宜設定される。
【０２０６】  （ｆ）組み合わせ信号ＳＣ１は、組み合わせ回路ＣＯＮＣで生成される。組み合わせ信号ＳＣ１は、例えば分周信号ＳＤ１及び分周信号ＳＤ４を組み合わせた信号である。組み合わせ回路ＣＯＮＣは、組み合わせ信号ＳＣ１として、分周信号ＳＤ４がローレベルからハイレベルに立ち上がるタイミングで分周信号ＳＤ１を出力する。
【０２０７】  （ｇ）組み合わせ信号ＳＣ２は、組み合わせ回路ＣＯＮＣで生成される。組み合わせ信号ＳＣ２は、例えば分周信号ＳＤ１及び分周信号ＳＤ２を組み合わせた信号である。組み合わせ回路ＣＯＮＣは、組み合わせ信号ＳＣ２として、分周信号ＳＤ２がローレベルからハイレベルに立ち上がるタイミングで分周信号ＳＤ１を出力する。
【０２０８】  （ｈ）組み合わせ信号ＳＣ３は、組み合わせ回路ＣＯＮＣで生成される。組み合わせ信号ＳＣ１は、例えば分周信号ＳＤ１及び分周信号ＳＤ３を組み合わせた信号である。組み合わせ回路ＣＯＮＣは、組み合わせ信号ＳＣ３として、分周信号ＳＤ３がローレベルからハイレベルに立ち上がるタイミングで分周信号ＳＤ１を出力する。
【０２０９】  組み合わせ回路ＣＯＮＣで生成される組み合わせ信号の数や周期は、上記に限らず、後段のカウンタの回路構成等に応じて適宜設定される。
【０２１０】  （ｉ）カウント信号ＳＣＯＵＮＴ１は、第１カウンタＣＯＵＮＴ１で生成される。第１カウンタＣＯＵＮＴ１は、例えば組み合わせ信号ＳＣ１に基づいて時間Ｔ１（例えば１．２８ｍｓ）をカウントする。
【０２１１】  （ｊ）カウント信号ＳＣＯＵＮＴ２は、第２カウンタＣＯＵＮＴ２で生成される。第２カウンタＣＯＵＮＴ２は、例えば組み合わせ信号ＳＣ２に基づいて時間Ｔ２（例えば１０μｓ）をカウントする。
【０２１２】  （ｋ）カウント信号ＳＣＯＵＮＴ３は、第３カウンタＣＯＵＮＴ３で生成される。第３カウンタＣＯＵＮＴ３は、例えば組み合わせ信号ＳＣ３に基づいて時間Ｔ３（例えば８０μｓ）をカウントする。
【０２１３】  制御ロジック部ＣＬは、最終的には、（ｉ）〜（ｋ）に示すカウント信号ＳＣＯＵＮＴ１、ＳＣＯＵＮＴ２、ＳＣＯＵＮＴ３を生成する。制御ロジック部ＣＬで生成された信号は、以上の説明で明らかなように、発光素子駆動回路２００、２００Ａのオープン状態の検出信号、制御信号、さらに正常状態や異常状態を知らせる報知信号として用いられる。
【０２１４】  図３０は、図２６の発光素子駆動回路装置２００Ａの主なノードを示すタイミングチャートである。なお、区間Ｔｎｒｌ（時刻ｔ１〜ｔ７，ｔ２２〜ｔ２７）は、ＬＥＤの動作が通常である区間（通常区間）を示す。区間Ｔｏｐｅｎ（時刻ｔ７〜ｔ２２）は、ＬＥＤがオープン状態に陥り、ＬＥＤの動作が異常である区間（ＬＥＤオープン区間）を示す。
【０２１５】  図３０に示す（ａ）〜（ｏ）の各信号、各電圧等について、図２５〜図２９を参照して説明する。
【０２１６】  （ａ）イネーブル信号ＶＥＮは、外部端子ＥＮ／ＰＷＭを介して制御ロジック部ＣＬに印加される。イネーブル信号ＶＥＮは、時刻ｔ１において、ローレベルからハイレベルに遷移する。イネーブル信号ＶＥＮがハイレベルになると、発光素子駆動回路装置２００、２００Ａの全体の動作が許可される。
【０２１７】  （ｂ）上側ゲート信号ＶＧＨは、ＬＥＤ電流検出回路ＣＳＣ、駆動ロジック部ＤＬ、及びｍ上側ドライバＤＲＶＨで生成される。通常区間Ｔｎｒｌにおいて、上側ゲート信号ＶＧＨは、パルス幅が時間的に変化するＰＷＭ（パルス幅変調）信号となる。ＬＥＤオープン区間Ｔｏｐｅｎにおいて、上側ゲート信号ＶＧＨは、本来のＰＷＭ信号ではなくなり、ハイレベルの区間ＨＨがローレベルの区間ＨＬよりも長い信号となる。ＬＥＤオープン区間Ｔｏｐｅｎにおいて、ハイレベルの区間ＨＨは例えば８０μｓであり、ローレベルの区間ＨＬは例えば２５０ｎｓである。言い換えれば、ハイレベルの区間ＨＨは、１周期の９９．７％を占め、ローレベルの区間ＨＬは、１周期の０．３％を占める。すなわち、ハイレベルの区間ＨＨは、圧倒的にローレベルの区間ＨＬよりも長い。こうした信号は、制御ロジック部ＣＬ及び駆動ロジック部ＤＬで設定される。
【０２１８】  （ｃ）下側ゲート信号ＶＧＬは、ＬＥＤ電流検出回路ＣＳＣ、駆動ロジック部ＤＬ、及び、下側ドライバＤＲＶＬで生成される。通常区間Ｔｎｒｌにおいて、下側ゲート信号ＶＧＬは、パルス幅が時間的に変化するＰＷＭ（パルス幅変調）信号となる。ＬＥＤオープン区間Ｔｏｐｅｎにおいて、下側ゲート信号ＶＧＬは、本来のＰＷＭ信号ではなくなり、ローレベルの区間ＬＬがハイレベルの区間ＬＨよりも長い信号となる。下側ゲート信号ＶＧＬは、通常区間Ｔｎｒｌ及びＬＥＤオープン区間Ｔｏｐｅｎに関わらず、上側ゲート信号ＶＧＨと相補的な関係に選ばれる。すなわち、下側ゲート信号ＶＧＬは、上側ゲート信号ＶＧＨと極性が反転した関係を保つ。ＬＥＤオープン区間Ｔｏｐｅｎにおいて、ローレベルの区間ＬＬは例えば８０μｓであり、ハイレベルの区間ＬＨは例えば２５０ｎｓである。すなわち、ローレベルの区間ＬＬは、圧倒的にハイレベルの区間ＬＨよりも長い。なお、下側ゲート信号ＶＧＬのハイレベルの区間ＬＨが比較的短く選ばれるのは、ＬＥＤのオープン状態を検出するのに足りる下側トランジスタＭ２のオン時間を確保できれば十分であるからである。
【０２１９】  （ｄ）スイッチング信号ＶＳＷは、上側ゲート信号ＶＧＨによってオン／オフ制御されるトランジスタＭ１と、下側ゲート信号ＶＧＬによってオン／オフ制御されるトランジスタＭ２双方の動作に依存する。スイッチング信号ＶＳＷは、本質的には上側ゲート信号ＶＧＨとほぼ同じ波形となる。
【０２２０】  （ｅ）ＬＥＤ電圧ＶＬＥＤは、ＬＥＤに供給される電圧であり、また電流検出用抵抗ＲＡの低電位側、すなわち外部端子ＳＮＳＮに発生する電圧ＶＳＮＳＮである。通常区間Ｔｎｒｌにおいて、ＬＥＤ電圧ＶＬＥＤは、正規のピーク電圧Ｖｐ（Ｉｐ）、ボトム電圧Ｖｂ（Ｉｂ）、及び、平均電圧Ｖａｖｅをもつ三角波の電圧となる。ＬＥＤオープン区間Ｔｏｐｅｎにおいて、ＬＥＤ電圧ＶＬＥＤは、０Ｖとなる。ＬＥＤオープン区間Ｔｏｐｅｎから通常区間Ｔｎｒｌに復帰すると、ＬＥＤ電圧ＶＬＥＤは、本来の正常状態に戻る。
【０２２１】  （ｆ）第１閾値Ｖｏｐｅｎは、第１コンパレータＣＯＭＰ１の反転入力端子（−）側に与えられる電圧である。第１閾値Ｖｏｐｅｎは、第１閾値電圧Ｖｏｐｅｎ１及び第２閾値電圧Ｖｏｐｅｎ２の２つの電圧を有し、通常区間Ｔｎｒｌで第１閾値電圧Ｖｏｐｅｎ１となり、ＬＥＤオープン区間Ｔｏｐｅｎで第１閾値電圧Ｖｏｐｅｎ１と第２閾値電圧Ｖｏｐｅｎ２とに切り換えられる。具体的には、第１閾値Ｖｏｐｅｎは、第１コンパレータＣＯＭＰ１がＬＥＤオープンと検出する区間、すなわち第１コンパレータＣＯＭＰ１のコンパレータ出力信号ＶＣＯＭＰ１がハイレベルとなる区間において、フリップフロップ信号ＶＦＦやスイッチング信号ＶＳＷ等の切換え信号に同期して切り換えられる。なお、第１閾値電圧Ｖｏｐｅｎ１は例えば１０ｍＶ前後に設定され、第２閾値電圧Ｖｏｐｅｎ２は例えば１５０ｍＶ前後に設定される。
【０２２２】  （ｇ）コンパレータ出力信号ＶＣＯＭＰ１は、第１コンパレータＣＯＭＰ１から出力される。コンパレータ出力信号ＶＣＯＭＰ１は、第１コンパレータＣＯＭＰ１の非反転入力端子（＋）に印加される電圧ＶＳＮＳＮ及び反転入力端子（−）に印加される電圧（ＶＳＮＳＰ−Ｖｏｐｅｎ）に依存する。したがって、コンパレータ出力信号ＶＣＯＭＰ１は、電圧ＶＳＮＳＮが電圧（ＶＳＮＳＰ−Ｖｏｐｅｎ）よりも高い場合はハイレベルとなり、低い場合はローレベルとなる。コンパレータ出力信号ＶＣＯＭＰ１は、ＬＥＤの動作が正常である場合はローレベルになるように設定され、ＬＥＤがオープン状態である場合はハイレベルになるように設定される。
【０２２３】  （ｈ）コンパレータ出力信号ＶＣＯＭＰ２は、第２コンパレータＣＯＭＰ２から出力される。第２コンパレータＣＯＭＰ２は、（ｅ）ＬＥＤ電圧ＶＬＥＤのボトム値電圧Ｖｂを検出した場合にハイレベルを出力する。コンパレータ出力信号ＶＣＯＭＰ２は、第２コンパレータＣＯＭＰ２の非反転入力端子（＋）に印加される電圧（ＶＳＮＳＮ＋Ｖｓｅｔ）及び反転入力端子（−）に印加される電圧ＶＳＮＳＰに依存する。したがって、コンパレータ出力信号ＶＣＯＭＰ２は、電圧（ＶＳＮＳＮ＋Ｖｓｅｔ）が電圧ＶＳＮＳＰよりも高い場合はハイレベルとなり、低い場合はローレベルとなる。コンパレータ出力信号ＶＣＯＭＰ２は、ＬＥＤオープン区間Ｔｏｐｅｎにおいて、時刻ｔ９でハイレベルからローレベルに遷移する。コンパレータ出力信号ＶＣＯＭＰ２は、ＬＥＤオープン区間Ｔｏｐｅｎから通常区間Ｔｎｒｌに復帰すると、ＬＥＤ電圧ＶＬＥＤがボトム電圧Ｖｂに達する時刻ｔ２５でローレベルからハイレベルに遷移する。
【０２２４】  （ｉ）論理和信号ＶＯＲは、論理和回路ＯＲから出力される。論理和信号ＶＯＲは、第１コンパレータＣＯＭＰ１の出力信号ＶＣＯＭＰ１と第２コンパレータＣＯＭＰ２の出力信号ＶＣＯＭＰ２との論理和演算によって生成される。論理和信号ＶＯＲは、少なくともコンパレータ出力信号ＶＣＯＭＰ１及びコンパレータ出力信号ＶＣＯＭＰ２のいずれか一方がハイレベルの場合にハイレベルとなる。したがって、論理和信号ＶＯＲは、ＬＥＤオープン区間Ｔｏｐｅｎにおいて、ハイレベルを維持する。さらに、ＬＥＤオープン区間Ｔｏｐｅｎから通常区間Ｔｎｒｌに復帰しても、（ｅ）ＬＥＤ電圧ＶＬＥＤが正常値として検出される、すなわちＬＥＤ電圧ＶＬＥＤが第１閾値Ｖｏｐｅｎを超える時刻ｔ２４まではハイレベルを維持する。時刻ｔ２４以降の通常状態において、論理和信号ＶＯＲは、コンパレータ出力信号ＶＣＯＭＰ２と等価になる。なお、論理和信号ＶＯＲは、ＬＥＤ電圧ＶＬＥＤが上昇するようにフリップフロップＦＦをセットさせる、いわゆるセット信号ＳＥＴとして作用する。
【０２２５】  （ｊ）コンパレータ出力信号ＶＣＯＭＰ３は、第３コンパレータＣＯＭＰ３から出力される。第３コンパレータＣＯＭＰ３は、（ｅ）ＬＥＤ電圧ＶＬＥＤのピーク値Ｖｐを検出した場合にハイレベルを出力する。具体的には、コンパレータ出力信号ＶＣＯＭＰ３は、第３コンパレータＣＯＭＰ３の反転入力端子（−）に印加される電圧（ＶＳＮＳＮ＋Ｖｒｓｔ）及び非反転入力端子（＋）に印加される電圧ＶＳＮＳＰに依存する。したがって、コンパレータ出力信号ＶＣＯＭＰ２は、電圧（ＶＳＮＳＮ＋Ｖｒｓｔ）が電圧ＶＳＮＳＰよりも高い場合はローレベルとなり、低い場合はハイレベルとなる。したがって、コンパレータ出力信号ＶＣＯＭＰ３は、通常区間Ｔｎｒｌにおいて、時刻ｔ３，ｔ５，ｔ２４，ｔ２６でハイレベルとなる。コンパレータ出力信号ＶＣＯＭＰ３は、その他の時刻でローレベルとなる。なお、コンパレータ出力信号ＶＣＯＭＰ３は、ＬＥＤ電圧ＶＬＥＤが下降するようにフリップフロップＦＦをリセットさせる、いわゆるリセット信号ＲＥＴとして作用する。
【０２２６】  （ｋ）フリップフロップ信号ＶＦＦは、フリップフロップＦＦで生成される。フリップフロップ信号ＶＦＦは、上側ゲート信号ＶＧＨ、下側ゲート信号ＶＧＬ、スイッチングゲート信号ＶＳＷ、及び、ラッチ信号ＳＬＡＴＣＨ等を生成する基準信号となる。
【０２２７】  （ｌ）強制リセット信号ＦＲＳＴは、制御ロジック部ＣＬの一部であるカウンタＣＯＵＮＴ３からマスキング回路ＭＡＳＫに印加される。強制リセット信号ＦＲＳＴは、フリップフロップ信号ＶＦＦが所定の時間Ｔ３だけハイレベルを継続すると、ハイレベルを出力する。したがって、強制リセット信号ＦＲＳＴは、時刻ｔ９，ｔ１３，ｔ１８でハイレベルとなる。
【０２２８】  （ｍ）オープン検出可否信号Ｓｏｐｅｎは、ＬＥＤのオープン状態の検出可否を示す。ＤＩＳ（“０”）なる表示は、オープン状態の検出を実行しないことを示す。言い換えれば、マスキング回路ＭＡＳＫから出力される図示しないマスキング信号を有効とするということである。ＥＮ（“１”）なる表示は、オープン状態の検出を実行することを示す。言い換えれば、マスキング回路ＭＡＳＫから出力される図示しないマスキング信号を無効にするということである。オープン検出可否信号Ｓｏｐｅｎは、ＬＥＤオープン区間Ｔｏｐｅｎにおいて、フリップフロップ信号ＶＦＦの立ち上がり及び立ち下がりから所定の時間Ｔ４だけＤＩＳ（“０”）となる。ここで、マスキングの対象、すなわち回路動作を無効とする回路部は、少なくともＬＥＤ電流検出回路ＣＳＣであり、とりわけＬＥＤ電流ＩＬＥＤのボトム値Ｉｂを検出する第２コンパレータＣＯＭＰ２である。
【０２２９】  （ｎ）ラッチ信号ＳＬＡＴＣＨは、制御ロジック部ＣＬのラッチ回路ＬＡＴＣＨで生成される。ラッチ信号ＳＬＡＴＣＨは、第１カウンタＣＯＵＮＴ１のカウントスタート信号として用いられる。
【０２３０】  （ｏ）ＬＥＤ接続状態報知フラッグ信号ＶＳＧは、報知手段ＳＧＣで生成され、外部端子ＳＧを介して出力される。ＬＥＤ接続状態報知フラッグ信号ＶＳＧは、音声やランプの点灯、消灯、点滅等として集積回路２１０の外部に報知される。
【０２３１】  以上、図３０について、各信号や電圧ごとに説明した。次に、図３０について、おもな時刻ごとに説明する。まずは、時刻ｔ１〜ｔ７の通常区間Ｔｎｒｌについて説明する。
【０２３２】  時刻ｔ１は、イネーブル信号ＶＥＮがローレベルからハイレベルに遷移するタイミングである。イネーブル信号ＶＥＮがローレベルからハイレベルに遷移すると、発光素子駆動回路装置２００、２００Ａは、その回路動作がオン状態となる。時刻ｔ１において、上側ゲート信号ＶＧＨはローレベルからハイレベルに遷移するが、下側ゲート信号ＶＧＬはローレベルを維持する。時刻ｔ１において、スイッチング信号ＶＳＷがローレベルからハイレベルに遷移すると、インダクタＬ３に電流が流れ始め、ＬＥＤ電圧ＶＬＥＤは次第に上昇する。時刻ｔ１において、コンパレータ出力信号ＶＣＯＭＰ１及びＶＣＯＭＰ２、論理和信号ＶＯＲ、並びに、フリップフロップ信号ＶＦＦは、ローレベルからハイレベルに遷移する。時刻ｔ１において、コンパレータ出力信号ＶＣＯＭＰ３、強制リセット信号ＦＲＳＴ、及び、ラッチ信号ＳＬＡＴＣＨはローレベルである。時刻ｔ１において、ＬＥＤ状態報知フラグ信号ＶＳＧは、正常状態を表すハイレベルである。
【０２３３】  時刻ｔ２は、（ｅ）ＬＥＤ電圧ＶＬＥＤがボトム値Ｖｂ（Ｉｂ）に達するときのタイミングである。ボトム値Ｖｂ（Ｉｂ）の検出は第２コンパレータＣＯＭＰ２で行われる。したがって、時刻ｔ２でレベルが遷移するのは、コンパレータ出力信号ＶＣＯＭＰ２及び論理和信号ＶＯＲであり、この時刻で両者の信号はハイレベルからローレベルに遷移する。
【０２３４】  時刻ｔ３及びｔ５は、ＬＥＤ電圧ＶＬＥＤがピーク値Ｖｐ（Ｉｐ）に達するときのタイミングである。ピーク値Ｖｐ（Ｉｐ）の検出は第３コンパレータＣＯＭＰ３で行われる。ピーク値Ｖｐ（Ｉｐ）が検出されると、コンパレータ出力信号ＶＣＯＭＰ３はローレベルからハイレベルに遷移する。ＬＥＤ電圧ＶＬＥＤがピーク値Ｖｐ（Ｉｐ）に達すると、ＬＥＤ電圧ＶＬＥＤは直ちにボトム値Ｖｂ（Ｉｂ）に向かって下降するように制御されるので、コンパレータ出力信号ＶＣＯＭＰ３がハイレベルに維持される時間は瞬間的となる。時刻ｔ３及びｔ５では、（ｂ）上側ゲート信号ＶＧＨ、（ｄ）スイッチング信号ＶＳＷ、及び、（ｋ）フリップフロップ信号ＶＦＦはハイレベルからローレベルに遷移し、（ｃ）下側ゲート信号ＶＧＬはローレベルからハイレベルに遷移する。
【０２３５】  時刻ｔ４及びｔ６は、ＬＥＤ電圧ＶＬＥＤがボトム値Ｖｂ（Ｉｂ）に達するときのタイミングである。ボトム値Ｖｂ（Ｉｂ）の検出は第２コンパレータＣＯＭＰ２で行われる。ボトム値Ｖｂ（Ｉｂ）が検出されると、コンパレータ出力信号ＶＣＯＭＰ２はローレベルからハイレベルに遷移する。ＬＥＤ電圧ＶＬＥＤがボトム値Ｖｂ（Ｉｂ）に達すると、ＬＥＤ電圧ＶＬＥＤは直ちにピーク値Ｖｐ（Ｉｐ）に向かって上昇するように制御されるので、コンパレータ出力信号ＶＣＯＭＰ２がハイレベルに維持される時間は瞬間的となる。時刻ｔ４及びｔ６では、（ｂ）上側ゲート信号ＶＧＨ、（ｄ）スイッチング信号ＶＳＷ、及び、（ｋ）フリップフロップ信号ＶＦＦはローレベルからハイレベルに遷移し、（ｃ）下側ゲート信号ＶＧＬはハイレベルからローレベルに遷移する。
【０２３６】  時刻ｔ７は、通常状態ＴｎｒｌとＬＥＤオープン区間Ｔｏｐｅｎの境界のタイミングを示す。すなわち、時刻ｔ１〜ｔ７までが正常状態であり、時刻ｔ７〜ｔ２２までが異常状態である。
【０２３７】  時刻ｔ８は、フリップフロップ信号ＶＦＦがローレベルからハイレベルに遷移する時刻ｔ６から、所定の時間Ｔ２だけ経過した時刻を示す。時間Ｔ２の大きさは設計的事項であり、例えば時間Ｔ２＝１０μｓに設定される。時間Ｔ２の大きさは、ＬＥＤのオープン状態であるか否かを判定するための１つの基準時間であり、時間Ｔ２を超えたときにフリップフロップ信号ＶＦＦのハイレベル持続時間が所定の時間Ｔ３に設定される。時間Ｔ２の大きさは、通常区間Ｔｎｒｌでのフリップフロップ信号ＶＦＦの一周期（例えば０．５μｓ）の時間よりも１桁以上大きくなるように設定される。これによって、ＬＥＤの正常動作と異常動作の判別精度を高めることができる。時間Ｔ２は、第２カウンタＣＯＵＮＴ２で設定される。
【０２３８】  時刻ｔ９〜ｔ２１は、ＬＥＤ異常（オープン）状態において、フリップフロップ信号ＶＦＦ、上側ゲート信号ＶＧＨ、下側ゲート信号ＶＧＬ、及びスイッチング信号ＶＳＷのハイレベル及びローレベルの各時間を設定するタイミングである。上側ゲート信号ＶＧＨ、下側ゲート信号ＶＧＬ、及びスイッチング信号ＶＳＷのハイレベル及びローレベルの各時間は、フリップフロップ信号ＶＦＦで一義的に設定される。時間Ｔ３（時刻ｔ６〜ｔ９、ｔ１１〜ｔ１３、及び、ｔ１５〜ｔ１８の区間）は、フリップフロップ信号ＶＦＦがハイレベルの時間であり、上側ゲート信号ＶＧＨはハイレベル区間ＨＨとなり、上側トランジスタＭ１はオン状態となる。時間Ｔ５（時刻ｔ９〜ｔ１１、ｔ１３〜ｔ１５、及びｔ１８〜ｔ２０の区間）は、フリップフロップ信号ＶＦＦがローレベルの時間であり、下側ゲート信号ＶＧＬはハイレベル区間ＬＨとなり、下側トランジスタＭ２はオン状態となる。
【０２３９】  時刻ｔ１〜ｔ９並びに時刻ｔ２４〜ｔ２７は、ＬＥＤ接続状態の検出を実行しない区間（ＤＩＳ（“０”））を示す。ＬＥＤ接続状態の検出を実行しない区間は、時刻ｔ９〜ｔ１０、時刻ｔ１１〜ｔ１２、時刻ｔ１３〜ｔ１４、時刻ｔ１５〜ｔ１６、時刻ｔ１８〜１９、及び、時刻ｔ２０〜２１である。これらの区間は、フリップフロップ信号ＶＦＦがローレベルからハイレベルに遷移する、または、ハイレベルからローレベルに遷移するスイッチング区間に対応し、スイッチングノイズが発生する可能性がある区間である。スイッチングノイズによる接続状態の検出精度の低下を排除するために、こうした区間でのＬＥＤオープン検出を回避する。
【０２４０】  時刻ｔ２２以降は、通常状態Ｔｎｒｌに復帰した区間である。時刻ｔ１〜ｔ７と同様の回路動作に戻るので説明は省略する。
【０２４１】  以上、図２５〜図２９のおもなノードの信号、電圧等について、図３０を用いて説明した。以上説明したように、本発明に係る発光素子駆動回路装置は、ＬＥＤの接続状態を検出するにあたり、スイッチングレギュレータの出力側から取り出されるスイッチング信号のハイレベルの時間の測定と、ＬＥＤに流れるＬＥＤ電流の検出の両者に基づきＬＥＤの正常状態及び異常状態を判定するようにしたので、判定精度を高めることができる。
【０２４２】＜第１パッケージング例＞  図３１は、ＬＥＤ駆動制御装置１００（もしくは発光素子駆動回路装置２００及び２００Ａとして理解することも可能）の第１パッケージング例を示す図（ｘ−ｙ平面図）である。以下では、紙面の左右方向をｘ方向（＝ＬＥＤ駆動制御装置１００の左右方向）と定義し、紙面の上下方向をｙ方向（＝ＬＥＤ駆動制御装置１００の上下方向）と定義して、説明を行う。
【０２４３】  第１パッケージング例では、ＬＥＤ駆動制御装置１００のパッケージとして、１６ピンのＨＴＳＳＯＰが採用されている。パッケージの左辺には、上から順に、ＣＰピン（１ピン）、ＶＩＮピン（２ピン）、ＲＴピン（３ピン）、ＣＯＭＰピン（４ピン）、ＧＮＤピン（５ピン）、ＤＣＤＩＭピン（６ピン）、ＥＮ／ＰＷＭピン（７ピン）、及び、ＳＧピン（８ピン）が設けられている。一方、パッケージの右辺には、下から順番に、ＳＮＳＮピン（９ピン）、ＳＮＳＰピン（１０ピン）、ＰＧＮＤピン（１１ピン）、ＧＬピン（１２ピン）、ＶＤＲＶ５ピン（１３ピン）、ＢＯＯＴピン（１４ピン）、ＳＷピン（１５ピン）、及び、ＧＨピン（１６ピン）が設けられている。
【０２４４】  パッケージに封止された半導体チップ１００ａは、アイランド１００ｂ上に実装されている。半導体チップ１００ａには、チップ外部との電気的な接続を確立するための手段として、パッドＰ１〜Ｐ１６が設けられている。
【０２４５】  パッドＰ１は、ｘ方向に２つ並べて配置されており、それぞれワイヤＷ１を介してＣＰピン（１ピン）に接続されている。パッドＰ２は、ｘ方向に２つ並べて配置されており、それぞれ、ワイヤＷ２を介してＶＩＮピン（２ピン）に接続されている。パッドＰ３は、ワイヤＷ３を介してＲＴピン（３ピン）に接続されている。パッドＰ４は、ワイヤＷ４を介してＣＯＭＰピン（４ピン）に接続されている。パッドＰ５は、ｙ方向に２つ並べて配置されており、それぞれ、ワイヤＷ５を介してＧＮＤピン（５ピン）に接続されている。パッドＰ６は、ｙ方向に２つ並べて配置されており、それぞれ、ワイヤＷ６を介してＤＣＤＩＭピン（６ピン）に接続されている。パッドＰ７は、ワイヤＷ７を介してＥＮ／ＰＷＭピン（７ピン）に接続されている。パッドＰ８は、ワイヤＷ８を介してＳＧピン（８ピン）に接続されている。
【０２４６】  パッドＰ９は、ワイヤＷ９を介してＳＮＳＮピン（９ピン）に接続されている。パッドＰ１０は、ワイヤＷ１０を介してＳＮＳＰピン（１０ピン）に接続されている。パッドＰ１１は、ｙ方向に２つ並べて配置されており、それぞれワイヤＷ１１を介してＰＧＮＤピン（１１ピン）に接続されている。パッドＰ１２は、ワイヤＷ１２を介してＧＬピン（１２ピン）に接続されている。パッドＰ１３は、ｙ方向に２つ並べて配置されており、それぞれ、ワイヤＷ１３を介してＶＤＲＶ５ピン（１３ピン）に接続されている。パッドＰ１４は、ワイヤＷ１４を介してＢＯＯＴピン（１４ピン）に接続されている。パッドＰ１５は、ｙ方向に２つ並べて配置されており、それぞれワイヤＷ１５を介してＳＷピン（１５ピン）に接続されている。パッドＰ１６は、ワイヤＷ１６を介してＧＨピン（１６ピン）に接続されている。
【０２４７】  なお、パッドＰ１〜Ｐ１６は、それぞれ、対応するワイヤＷ１〜Ｗ１６ができるだけ短くなるように、半導体チップ１００ａの外縁領域に配置されている。ただし、パッドＰ１３及びＰ１４については、他のパッドよりもやや半導体チップ１００ａの中央寄りに配置されている。
【０２４８】  また、パッケージ内部のフレーム面積に着目すると、アイランド１００ｂの左上角及び左下角とそれぞれ対向するＶＩＮピン（２ピン）及びＥＮ／ＰＷＭピン（７ピン）は、いずれも、アイランド１００ｂの左辺と対向するＲＴピン（３ピン）、ＣＯＭＰピン（４ピン）、ＧＮＤピン（５ピン）、及び、ＤＣＤＩＭピン（６ピン）よりも大きい。より具体的に述べると、２ピンと７ピンは、３〜６ピンよりもｘ方向に伸びる突出部分を有する。
【０２４９】  同様に、アイランド１００ｂの右下角及び右上角とそれぞれ対向するＳＮＳＰピン（１０ピン）及びＳＷピン（１５ピン）は、いずれもアイランド１００ｂの右辺と対向するＰＧＮＤピン（１１ピン）、ＧＬピン（１２ピン）、ＶＤＲＶ５ピン（１３ピン）、及び、ＢＯＯＴピン（１４ピン）よりも大きい。より具体的に述べると、１０ピン及び１５ピンは、１１〜１４ピンよりもｘ方向に伸びる突出部分を有する。
【０２５０】  次に、ｘ方向視における１ピン〜１６ピンとアイランド１００ｂとの相対位置について説明する。２〜７ピン及び１０〜１５ピンは、ｘ方向視において、それぞれの少なくとも一部分がアイランド１００ｂと重なる。一方、１ピン、８ピン、９ピン、及び、１６ピンは、ｘ方向視において、いずれもアイランド１００ｂと重ならない。
【０２５１】  次に、ｙ方向視における１ピン〜１６ピンとアイランド１００ｂとの相対位置について説明する。１ピン、２ピン、７〜１０ピン、１５ピン、及び、１６ピンは、ｙ方向視において、それぞれの少なくとも一部分がアイランド１００ｂと重なる。一方、３〜６ピン及び１１〜１４ピンは、ｙ方向視において、いずれもアイランド１００ｂと重ならない。
【０２５２】  また、パッケージ内部において、ＣＰピン（１ピン）とＧＨピン（１６ピン）との間、並びに、ＳＧピン（８ピン）とＳＮＳＮピン（９ピン）との間には、それぞれ、ｙ方向でアイランド１００ｂを支える支持フレーム１００ｃ及び１００ｄが形成されている。
【０２５３】  図３２は、半導体チップ１００ａの回路レイアウト例を示す図（ｘｙ平面図）である。なお、本図におけるパッド配置は、図３１のそれと対応している。また、本図中の破線枠に付された符号は、図２における種々の回路要素に付された符号と対応している。以下では、紙面の左右方向をｘ方向（＝半導体チップ１００ａの左右方向）と定義し、紙面の上下方向をｙ方向（＝半導体チップ１００ａの上下方向）と定義して説明する。
【０２５４】  本図で示すように、半導体チップ１００ａにおいて、ノイズ源となり得る高耐圧ノイズ系回路ａ１（オシレータ１０３、ＯＣＰ部１０７、ＢＯＯＴＵＶＬＯ部１１０、制御ロジック部１１２、駆動ロジック部（兼レベルシフタ）１１３、上側ドライバ１１５、下側ドライバ１１６、並びに、トランジスタＮ１１、ダイオードＤ１１及びＤ１２）は、半導体チップ１００ａの一画（右上領域）に集められている。
【０２５５】  なお、上側ドライバ１１５及び下側ドライバ１１６は、その出力配線が極力短くなるように、それぞれ、パッドＰ１６（ＧＨ）及びパッドＰ１２（ＧＬ）の直下領域に形成するとよい。また、ダイオードＤ１２は、他の素子よりもパッドＰ１（ＣＰ）の近傍に配置するとよい。ダイオードＤ１２に代えてトランジスタを用いてもよい。制御ロジック部１１２は、半導体チップ１００ａの中央領域に形成するとよい。オシレータ１０３は、クロック信号線が最短となるように、制御ロジック部１１２に隣接して形成するとよい。
【０２５６】  一方、小信号系回路ａ２（基準電圧生成部１０１、定電圧生成部１０２、ＴＳＤ部１０４、ＶＩＮＵＶＬＯ部１０５、ＶＤＲＶ５ＵＶＬＯ部１０６、ＬＥＤショート検出部１０８、ＬＥＤオープン検出部１０９、ＥＮ／ＰＷＭコントローラ１１１、電流検出コンパレータ１１４、ＳＧ出力部１１７、ＤＣ調光部１１８、Ｆ／Ｖ変換部１１９、ＳＳＭ部１２０、エラーアンプ１２１、並びに、検出値設定部１２２）は、半導体チップ１００ａの左側領域及び下側領域に形成されている。
【０２５７】  なお、各回路ブロックは、それぞれに接続されるパッドへの配線距離ができるだけ短くなるように、適切な位置に形成するとよい。例えば、定電圧生成部１０２は、他の回路ブロックよりもパッドＰ２（ＶＩＮ）の近傍に形成するとよい。また、ＴＳＤ部１０４は、半導体チップ１００ａのジャンクション温度Ｔｊを正しく測定するために、半導体チップ１００ａの中央寄りに形成するとよい。
【０２５８】  また、高耐圧ノイズ系回路ａ１と小信号系回路ａ２は、緩衝帯ａ３を隔てて分離されている。従って、高耐圧ノイズ系回路ａ１から小信号系回路ａ２へのノイズ伝搬を抑制することが可能となる。
【０２５９】  図３３は、緩衝帯ａ３の縦構造を示す図である。本図で示すように、緩衝帯ａ３は、それぞれ接地端ＧＮＤに接続されたｎ型ウェルとｐ型コレクタウォールで形成すればよい。このような緩衝帯ａ３を設けることにより、高耐圧ノイズ系回路ａ１のｎ型半導体領域がノイズの影響で負電位となり、これをエミッタとする寄生トランジスタＱ１（ｎｐｎ型バイポーラトランジスタ）がオンしたとしても、そのコレクタ電流は、小信号系回路ａ２のｎ型半導体領域ではなく、緩衝帯ａ３のｎ型ウェルから引き込まれる。従って、高耐圧ノイズ系回路ａ１から小信号系回路ａ２へのノイズ伝搬を抑制することが可能となる。
【０２６０】＜第２パッケージング例＞  図３４は、ＬＥＤ駆動制御装置１００（もしくは発光素子駆動回路装置２００及び２００Ａとして理解することも可能）の第２パッケージング例を示す図（ｘ−ｙ平面図）である。以下では、紙面の左右方向をｘ方向（＝ＬＥＤ駆動制御装置１００の左右方向）と定義し、紙面の上下方向をｙ方向（＝ＬＥＤ駆動制御装置１００の上下方向）と定義して、説明を行う。
【０２６１】  第２パッケージング例では、ＬＥＤ駆動制御装置１００のパッケージとして、２４ピンのＶＱＦＮ［very  thin  quad  flat  non-leaded  package］が採用されている。パッケージの左辺には、上から順番に、不使用ピン（１ピン）、ＲＴピン（２ピン）、ＣＯＭＰピン（３ピン）、ＧＮＤピン（４ピン）、不使用ピン（５ピン）、及び、ＤＣＤＩＭピン（６ピン）が設けられている。パッケージの下辺には、左から順に、ＥＮ／ＰＷＭピン（７ピン）、ＳＧピン（８ピン）、不使用ピン（９ピン）、ＳＮＳＮピン（１０ピン）、ＳＮＳＰピン（１１ピン）、及び、不使用ピン（１２ピン）が設けられている。パッケージの右辺には、下から順に、ＰＧＮＤピン（１３ピン）、ＰＧＮＤピン（１４ピン）、ＧＬピン（１５ピン）、ＶＤＲＶ５ピン（１６ピン）、ＢＯＯＴピン（１７ピン）、及び、不使用ピン（１８ピン）が設けられている。また、パッケージの上辺には、右から順番に、ＳＷピン（１９ピン）、ＧＨピン（２０ピン）、不使用ピン（２１ピン）、ＣＰピン（２２ピン）、ＶＩＮピン（２３ピン）、及び、ＶＩＮピン（２４ピン）が設けられている。
【０２６２】  パッケージに封止された半導体チップ１００ａは、アイランド１００ｅ上に実装されている。半導体チップ１００ａは、図３１〜図３３で説明したものと同一であり、チップ外部との電気的な接続を確立するための手段としてパッドＰ１〜Ｐ１６を備えている。
【０２６３】  パッドＰ１は、ｘ方向に２つ並べて配置されており、それぞれ、ワイヤＷ１を介してＣＰピン（２２ピン）に接続されている。パッドＰ２は、ｘ方向に２つ並べて配置されており、それぞれワイヤＷ２ａ及びＷ２ｂを介して２つのＶＩＮピン（２３ピン、２４ピン）に接続されている。パッドＰ３は、ワイヤＷ３を介してＲＴピン（２ピン）に接続されている。パッドＰ４は、ワイヤＷ４を介してＣＯＭＰピン（３ピン）に接続されている。パッドＰ５は、ｙ方向に２つ並べて配置されており、それぞれ、ワイヤＷ５を介してＧＮＤピン（４ピン）に接続されている。パッドＰ６は、ｙ方向に２つ並べて配置されており、それぞれ、ワイヤＷ６を介してＤＣＤＩＭピン（６ピン）に接続されている。パッドＰ７は、ワイヤＷ７を介してＥＮ／ＰＷＭピン（７ピン）に接続されている。パッドＰ８は、ワイヤＷ８を介してＳＧピン（８ピン）に接続されている。
【０２６４】  パッドＰ９は、ワイヤＷ９を介してＳＮＳＮピン（１０ピン）に接続されている。パッドＰ１０は、ワイヤＷ１０を介してＳＮＳＰピン（１１ピン）に接続されている。パッドＰ１１は、ｙ方向に２つ並べて配置されており、それぞれ、ワイヤＷ１１ａ及びＷ１１ｂを介して２つのＰＧＮＤピン（１３ピン及び１４ピン）に接続されている。パッドＰ１２は、ワイヤＷ１２を介してＧＬピン（１５ピン）に接続されている。パッドＰ１３は、ｙ方向に２つ並べて配置されており、それぞれ、ワイヤＷ１３を介してＶＤＲＶ５ピン（１６ピン）に接続されている。パッドＰ１４は、ワイヤＷ１４を介してＢＯＯＴピン（１７ピン）に接続されている。パッドＰ１５は、ｙ方向に２つ並べて配置されており、それぞれ、ワイヤＷ１５を介してＳＷピン（１９ピン）に接続されている。パッドＰ１６は、ワイヤＷ１６を介してＧＨピン（２０ピン）に接続されている。
【０２６５】  なお、パッドＰ１〜Ｐ１６は、それぞれ、対応するワイヤＷ１〜Ｗ１６ができるだけ短くなるように、半導体チップ１００ａの外縁領域に配置されている。ただし、パッドＰ１３及びＰ１４については、他のパッドよりもやや半導体チップ１００ａの中央寄りに配置されている。この点については先述した通りである。
【０２６６】  また、第２パッケージ例（図３４）では、第１パッケージ例（図３１）と比べて、ピン数が１６から２４に増えているので、同一機能ピン（例えばＶＩＮピンやＰＧＮＤピン）を複数本に増やすことができる。なお、当然のことながら、パッドＰ１〜Ｐ１６は、１ピン〜１６ピンに一対一で対応させるのではなく、ワイヤＷ１〜Ｗ１６の敷設長が最短となるように、パッドＰ１〜Ｐ１６にそれぞれ対向するピンに接続することが望ましい。
【０２６７】  次に、ｘ方向視における１ピン〜２４ピンとアイランド１００ｅとの相対位置について説明する。１〜６ピン及び１３〜１８ピンは、ｘ方向視において、それぞれの少なくとも一部分がアイランド１００ｅと重なる。一方、７〜１２ピン及び１９〜２４ピンは、ｘ方向視において、いずれもアイランド１００ｅと重ならない。
【０２６８】  次に、ｙ方向視における１ピン〜２４ピンとアイランド１００ｅとの相対位置について説明する。７〜１２ピン及び１９〜２４ピンは、ｙ方向視において、それぞれの少なくとも一部分がアイランド１００ｅと重なる。一方、１〜６ピン及び１３〜１８ピンは、ｙ方向視において、いずれもアイランド１００ｅと重ならない。
【０２６９】  また、パッケージ内部において、不使用ピン（１ピン）とＶＩＮピン（２４ピン）との間、ＤＣＤＩＭピン（６ピン）とＥＮ／ＰＷＭピン（７ピン）との間、不使用ピン（１２ピン）とＰＧＮＤピン（１３ピン）との間、並びに、不使用ピン（１８ピン）とＳＷピン（１９ピン）との間には、それぞれ、四隅でアイランド１００ｅを支える支持フレーム１００ｆ、１００ｇ、１００ｈ及び１００ｉが形成されている。
【０２７０】＜アプリケーション例＞  図３５は、ＬＥＤ駆動制御装置１００のアプリケーション例を示す図である。なお、既出の回路要素については、先出の図１と同一の符号を付すことにより重複した説明を割愛し、以下では、新出の回路要素（抵抗Ｒ１１〜Ｒ１８、キャパシタＣ１１及びＣ１２、キャパシタＣＩＮ１〜ＣＩＮ３、インダクタＬＦＩＬ１、並びに、ｐｎｐ型バイポーラトランジスタＱ０）について重点的に説明する。
【０２７１】  インダクタＬＦＩＬ１及びキャパシタＣＩＮ３それぞれの第１端は、入力電圧ＶＩＮの印加端に接続されている。インダクタＬＦＩＬ１の第２端、キャパシタＣＩＮ１及びＣＩＮ２それぞれの第１端、並びに、トランジスタＱ０のエミッタは、トランジスタＮ１のドレインに接続されている。キャパシタＣＩＮ１〜ＣＩＮ３それぞれの第２端とトランジスタＱ０のベースは、接地電圧ＧＮＤの印加端に接続されている。これらの回路要素（ＬＦＩＬ１、ＣＩＮ１〜ＣＩＮ３、Ｑ０）は、入力電圧ＶＩＮに重畳するノイズ成分を除去するための入力フィルタを形成する。
【０２７２】  抵抗Ｒ１１は、トランジスタＱ０のコレクタとＬＥＤ駆動制御装置１００のＶＩＮピンとの間に接続されている。抵抗Ｒ１２とキャパシタＣ１は、ＬＥＤ駆動制御装置１００のＣＰピンとＶＩＮピンとの間に直列接続されている。抵抗Ｒ１３は、ＬＥＤ駆動制御装置１００のＤＣＤＩＭピンとＶＤＲＶ５ピンとの間に接続されている。抵抗Ｒ１４は、ＬＥＤ駆動制御装置１００のＤＣＤＩＭピンと接地電圧ＧＮＤの印加端との間に接続されている。抵抗Ｒ１５は、ＬＥＤ駆動制御装置１００のＥＮ／ＰＷＭピンとＶＤＲＶ５ピンとの間に接続されている。抵抗Ｒ１６は、ＬＥＤ駆動制御装置１００のＧＨピンとトランジスタＮ１のゲートとの間に接続されている。抵抗Ｒ１７は、ＬＥＤ駆動制御装置１００のＧＬピンとトランジスタＮ２のゲートとの間に接続されている。抵抗Ｒ１８は、抵抗Ｒ４に並列接続されている。キャパシタＣ１１は、ＬＥＤ駆動制御装置１００のＶＩＮピンと接地電圧ＧＮＤの印加端との間に接続されている。キャパシタＣ１２は、ＬＥＤ駆動制御装置１００のＤＣＤＩＭピンと接地電圧ＧＮＤの印加端との間に接続されている。
【０２７３】＜基板配線パターン＞  図３６は、ＬＥＤ駆動制御装置１００が実装される基板（プリント配線基板またはモジュール基板など）の第１主面（＝表面）における配線パターン例を示す図である。なお、グレースケールで示した領域は、基板上に敷設された配線のうち、絶縁膜（ソルダーレジスト）で被覆された領域を示しており、ハッチングが付された領域は、部品搭載領域として露出された領域を示している。また、破線の矩形枠は、先出の図３５で示した回路要素の実装位置を示している。
【０２７４】  例えば、本図で示したように、小信号系回路に接続される回路要素（抵抗Ｒ１〜Ｒ３及びＲ１３〜Ｒ１５、並びに、キャパシタＣ２及びＣ１２）は、ＬＥＤ駆動制御装置１００のパワー系ＧＮＤ配線から分離された小信号系ＧＮＤ配線に接続することが望ましい。パワー系ＧＮＤ配線は、第１主面の大部分を占めるベタ配線なので、極めて低インピーダンスではあるが、これに小信号系回路を繋ぐと、パワー系ＧＮＤ配線に重畳する僅かなノイズが小信号系回路の動作に支障を来すおそれがある。そのため、小信号系ＧＮＤ配線は、上記のように独立配線とすることが望ましい。
【０２７５】  また、例えば、入力フィルタを形成するキャパシタＣＩＮ１は、７０〜８０ＭＨｚ帯のリンギングノイズを低下させるために、他の素子よりもトランジスタＮ１の近傍に配置することが望ましい。
【０２７６】＜総括＞  以下では、本明細書中に開示されている種々の実施形態について総括的に述べる。
【０２７７】  本明細書中に開示されている発光素子駆動制御装置は、入力電圧を出力電圧に降圧して発光素子に供給するスイッチ出力段の駆動制御を行う駆動ロジック部と、前記入力電圧よりも高い昇圧電圧を生成するチャージポンプ電源部と、電源電圧として前記昇圧電圧と前記出力電圧の供給を受けており前記スイッチ出力段のインダクタ電流に応じた電流検出信号とピーク検出値及びボトム検出値とを直接比較して前記駆動ロジック部の制御信号を生成する電流検出コンパレータと、を有する構成（第１の構成）とされている。
【０２７８】  なお、上記第１の構成から成る発光素子駆動制御装置は、前記スイッチ出力段の出力スイッチをオン／オフさせるドライバと、前記出力スイッチの一端に現れる矩形波状のスイッチ電圧を引き上げて前記ドライバの電源電圧を生成するブートストラップ電源部と、をさらに有し、前記チャージポンプ電源部は、前記ブートストラップ電源部から電荷の供給を受けて前記昇圧電圧を生成する構成（第２の構成）にするとよい。
【０２７９】  また、上記第１または第２の構成から成る発光素子駆動制御装置は、前記出力電圧が変動しても前記スイッチ出力段のスイッチング周波数が常に一定値となるように前記ピーク検出値及び前記ボトム検出値を調整する周波数帰還制御部をさらに有する構成（第３の構成）にするとよい。
【０２８０】  また、上記第３の構成から成る発光素子駆動制御装置において、前記周波数帰還制御部は、前記発光素子に供給される出力電流の目標設定値に応じて前記ピーク検出値の上限と前記ボトム検出値の下限を可変制御する構成（第４の構成）にするとよい。
【０２８１】  また、本明細書中に開示されている発光素子駆動装置は、上記第１〜第４いずれかの構成から成る発光素子駆動制御装置と、前記発光素子駆動制御装置により駆動制御されるスイッチ出力段と、を有し、発光素子に一定の出力電流を供給する構成（第５の構成）とされている。
【０２８２】  また、本明細書中に開示されている発光装置は、上記第５の構成から成る発光素子駆動装置と、前記発光素子駆動装置により駆動される少なくとも一つの発光素子と、を有する構成（第６の構成）とされている。
【０２８３】  なお、上記第６の構成から成る発光装置は、複数の発光素子を直列接続して成る発光素子ストリングと、前記複数の発光素子を個別に点消灯するためのスイッチマトリクスと、前記スイッチマトリクスを制御するスイッチコントローラと、をさらに有する構成（第７の構成）にするとよい。
【０２８４】  また、上記第７の構成から成る発光装置において、前記発光素子は、発光ダイオードまたは有機ＥＬ素子である構成（第８の構成）にするとよい。
【０２８５】  また、本明細書中に開示されている車両は、上記第６〜第８いずれかの構成から成る発光装置を有する構成（第９の構成）とされている。
【０２８６】  なお、上記第９の構成から成る車両において、前記発光装置は、ヘッドランプ、昼間走行用ランプ、テールランプ、ストップランプ、及び、ターンランプの少なくとも一つである構成（第１０の構成）にするとよい。
【０２８７】  また、本明細書中に開示されている発光素子駆動制御装置は、入力電圧から出力電圧を生成して発光素子に供給するスイッチ出力段の駆動制御を行う駆動ロジック部と、前記スイッチ出力段のインダクタ電流に応じた電流検出信号とピーク検出値及びボトム検出値とを比較して前記駆動ロジック部の制御信号を生成する電流検出コンパレータと、前記電流検出信号が前記ピーク検出値及び前記ボトム検出値の一方に達してから前記インダクタ電流が実際に一方の極値を取るまでの第１時間に応じて前記インダクタ電流の他方の極値を調整する電流調整部と、を有する構成（第１１の構成）とされている。
【０２８８】  なお、上記第１１の構成から成る発光素子駆動制御装置において、前記スイッチ出力段は、出力スイッチと同期整流スイッチを含み、前記第１時間は、前記電流検出信号が前記ボトム検出値に達して前記同期整流スイッチをオフしてから前記出力スイッチをオンするまでの同時オフ時間である構成（第１２の構成）にするとよい。
【０２８９】  また、上記第１２の構成から成る発光素子駆動制御装置において、前記電流調整部は、前記第１時間に応じて、前記電流検出信号が前記ピーク検出値に達してから前記出力スイッチをオフするまでの第２時間を調整する構成（第１３の構成）にするとよい。
【０２９０】  また、上記第１３の構成から成る発光素子駆動制御装置において、前記入力電圧をＶＩＮ、前記出力電圧をＶＯＵＴ、前記第１時間をＴ１１、前記第２時間をＴ１２とすると、Ｔ１２＝｛ＶＯＵＴ／（ＶＩＮ−ＶＯＵＴ）｝×Ｔ１１が成り立つ構成（第１４の構成）にするとよい。
【０２９１】  また、本明細書中に開示されている発光素子駆動装置は、上記第１１〜第１４いずれかの構成から成る発光素子駆動制御装置と、前記発光素子駆動制御装置により駆動制御されるスイッチ出力段とを有し、発光素子に一定の出力電流を供給する構成（第１５の構成）とされている。
【０２９２】  また、本明細書中に開示されている発光装置は、上記第１５の構成から成る発光素子駆動装置と、前記発光素子駆動装置により駆動される少なくとも一つの発光素子と、を有する構成（第１６の構成）とされている。
【０２９３】  なお、上記第１６の構成から成る発光装置は、複数の発光素子を直列に接続して成る発光素子ストリングと、前記複数の発光素子を個別に点消灯するためのスイッチマトリクスと、前記スイッチマトリクスを制御するスイッチコントローラとをさらに有する構成（第１７の構成）にするとよい。
【０２９４】  また、上記第１７の構成から成る発光装置において、前記発光素子は、発光ダイオードまたは有機ＥＬ素子である構成（第１８の構成）にするとよい。
【０２９５】  また、本明細書中に開示されている車両は、上記第１６〜第１８いずれかの構成から成る発光装置を有する構成（第１９の構成）とされている。
【０２９６】  なお、上記第１９の構成から成る車両において、前記発光装置は、ヘッドランプ、昼間走行用ランプ、テールランプ、ストップランプ、及び、ターンランプの少なくとも一つである構成（第２０の構成）にするとよい。
【０２９７】  また、本明細書中に開示されている発光素子駆動回路装置は、それらの主導電路が電源端子と接地電位との間にこの順で直列に接続される上側トランジスタ及び下側トランジスタと、前記上側トランジスタ及び下側トランジスタを相補的にオン／オフ駆動するクロック信号を生成するクロック信号発振器と、前記上側トランジスタ及び前記下側トランジスタの共通接続ノードと前記接地電位との間に直列に接続され、前記共通接続ノードに生じるスイッチング信号によって電流が供給されるインダクタ、電流検出用抵抗、及び、キャパシタと、前記キャパシタの一端に生じる電圧源に接続される発光素子と、前記電流検出用抵抗の両端子間に生じる電圧を検出する第１コンパレータと、前記電流検出用抵抗に流れる発光素子電流を検出する発光素子電流検出回路と、前記スイッチング信号のハイレベルまたはローレベルの持続時間を測定する持続時間検定回路と、を有し、前記第１コンパレータのコンパレータ出力信号と前記持続時間検定回路の出力に基づき前記発光素子の接続状態の良否を報知する構成（第２１の構成）とされている。
【０２９８】  なお、上記した第２１の構成から成る発光素子駆動回路装置において、前記電流検出回路は、前記発光素子電流のボトム値を検出する第２コンパレータと、前記発光素子電流のピーク値を検出する第３コンパレータと、を有する構成（第２２の構成）にするとよい。
【０２９９】  また、上記第２１または第２２の構成から成る発光素子駆動回路装置において、前記持続時間検定回路は、フリップフロップを有するカウンタである構成（第２３の構成）にするとよい。
【０３００】  また、上記第２１〜第２３いずれかの構成から成る発光素子駆動回路装置において、前記持続時間検定回路は、前記スイッチング信号を積分する積分器と、前記積分器から出力される積分電圧を所定の参照電圧と比較するコンパレータを有し、前記コンパレータの出力を基に前記発光素子の接続状態の良否を報知する構成（第２４の構成）にするとよい。
【０３０１】  また、上記第２１〜第２３いずれかの構成から成る発光素子駆動回路装置において、前記持続時間検定回路は、前記スイッチング信号を電流に変換する電圧−電流変換手段を備え、前記電圧−電流変換手段の出力に基づき前記発光素子の接続状態の良否を報知する構成（第２５の構成）にするとよい。
【０３０２】  また、上記第２１〜第２５いずれかの構成から成る発光素子駆動回路装置において、前記第１コンパレータは、第１入力端子及び第２入力端子を有し、前記第１コンパレータの第１入力端子に前記電流検出用抵抗の低電位側の電圧が印加され、前記第１コンパレータの第２入力端子に前記電流検出用抵抗の高電位側の電圧から第１閾値を減算した電圧が印加される構成（第２６の構成）にするとよい。
【０３０３】  また、上記第２６の構成から成る発光素子駆動回路装置において、前記第１閾値は、前記スイッチング信号に同期して第１閾値電圧と第２閾値電圧が切り換えられるように設定され、前記第２閾値電圧は前記第１閾値電圧よりも１桁以上大きい構成（第２７の構成）にするとよい。
【０３０４】  また、上記第２７の構成から成る発光素子駆動回路装置において、前記第１閾値は、前記第１コンパレータが前記発光素子の接続状態を否と検出する区間において、前記第１閾値電圧と前記第２閾値電圧とに切り換えられる構成（第２８の構成）にするとよい。
【０３０５】  また、上記第２２の構成から成る発光素子駆動回路装置において、前記第２コンパレータは、第１入力端子及び第２入力端子を有し、前記第２コンパレータの第１入力端子に前記電流検出用抵抗の低電位側の電圧に第２閾値を加算した電圧が印加され、前記第２コンパレータの第２入力端子に前記電流検出用抵抗の高電位側の電圧が印加される構成（第２９の構成）にするとよい。
【０３０６】  また、上記第２２の構成から成る発光素子駆動回路装置において、前記第３コンパレータは、第１入力端子及び第２入力端子を有し、前記第３コンパレータの第１入力端子に前記電流検出用抵抗の高電位側の電圧が印加され、前記第３コンパレータの第２入力端子に前記電流検出用抵抗の低電位側の電圧に第３閾値を加算した電圧が印加される構成（第３０の構成）にするとよい。
【０３０７】  また、上記第２３の構成から成る発光素子駆動回路装置において、前記スイッチング信号のハイレベル区間ＤＨとローレベル区間ＤＬのデューティ比αＤＨ＝ＤＨ／（ＤＨ＋ＤＬ）は、前記カウンタが所定の時間をカウントした場合にαＤＨ＝０．９５０〜０．９９９に設定され、前記ローレベル区間ＤＬにおいて前記下側トランジスタをオン状態とし、前記電流検出用抵抗の両端に生じる電圧を検出する構成（第３１の構成）にするとよい。
【０３０８】  また、上記第３１の構成から成る発光素子駆動回路装置において、前記カウンタは、前記クロック信号を入力信号として分周される分周信号を組み合わせることにより生成される組み合わせ信号に基づき動作する第１カウンタ、第２カウンタ、及び、第３カウンタを有し、前記第２カウンタは前記スイッチング信号のハイレベル持続時間をカウントし、前記第３カウンタは前記第２カウンタが所定の時間をカウントしたときに前記スイッチング信号のハイレベルとローレベルを繰り返す周期を設定し、前記第１カウンタは前記第３カウンタで設定された周期が所定回数を超えたときに前記接続状態の報知信号を出力する構成（第３２の構成）にするとよい。
【０３０９】  また、上記第３２の構成から成る発光素子駆動回路装置において、前記第１カウンタ、前記第２カウンタ、及び、前記第３カウンタでそれぞれカウンタされる時間Ｔ１、Ｔ２、及び、Ｔ３は、Ｔ２＜Ｔ３＜Ｔ１となる構成（第３３の構成）にするとよい。
【０３１０】  また、上記した第３３の構成から成る発光素子駆動回路装置において、前記時間Ｔ１、Ｔ２、及び、Ｔ３は、それぞれ１．２８ｍｓ、１０μｓ、及び、８０μｓであり、前記クロック信号の周期は０．１μｓ〜５μｓである構成（第３４の構成）にするとよい。
【０３１１】  また、上記第３２〜第３４いずれかの構成から成る発光素子駆動回路装置は、前記第１コンパレータが前記発光素子の接続状態を否と検出する区間において、前記上側トランジスタ及び前記下側トランジスタがハイレベルからローレベルに遷移する区間及びローレベルからハイレベルに遷移する区間は、前記発光素子のオープン検出を停止させる構成（第３５の構成）にするとよい。
【０３１２】  また、上記第２１〜第３５いずれかの構成から成る発光素子駆動回路装置において、前記発光素子電流は、スイッチングレギュレータから供給される構成（第３６の構成）にするとよい。
【０３１３】  また、上記第３６の構成から成る発光素子駆動回路装置において、前記スイッチングレギュレータは、同期整流式である降圧型、昇圧型、及び、昇降圧型のいずれか１つである構成（第３７の構成）にするとよい。
【０３１４】  また、上記第１〜第４または第１１〜第１４いずれかの構成から成る発光素子駆動制御装置は、ＨＴＳＳＯＰ［heat-sink  thin  shrink  small  outline  package］、または、ＶＱＦＮ［very  thin  quad  flat  non-leaded  package］に封止されている構成（第３８の構成）にするとよい。
【０３１５】  また、上記第１〜第４または第１１〜第１４いずれかの構成から成る発光素子駆動制御装置は、前記駆動ロジック部を含む高耐圧ノイズ系回路と、前記電流検出コンパレータを含む小信号系回路との間に設けられて、前記高耐圧ノイズ系回路から前記小信号系回路へのノイズ伝搬を抑制する緩衝帯をさらに有する構成（第３９の構成）にするとよい。
【０３１６】  また、上記第３９の構成から成る発光素子駆動制御装置において、前記緩衝帯は、それぞれ接地端に接続されたｎ型ウェルとｐ型コレクタウォールで形成されている構成（第４０の構成）にするとよい。
【０３１７】  また、上記第３３または第３４の構成から成る発光素子駆動制御装置において、前記小信号回路系に接続される回路要素は、パワー系ＧＮＤ配線から分離された小信号系ＧＮＤ配線に接続されている構成（第４１の構成）にするとよい。
【０３１８】＜その他の変形例＞  なお、上記の実施形態では、発光素子として発光ダイオード（ＬＥＤ）を用いた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、例えば、発光素子として有機ＥＬ［electro-luminescence］素子を用いることも可能である。
【０３１９】  また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０３２０】  本明細書中に開示されている発明は、例えば、車載エクステリアランプ（ＤＲＬ／ポジションランプ、ターンランプ、リアランプなど）、及び、マトリクス制御車載エクステリアランプ（シーケンシャルターンランプ、ＡＤＢヘッドランプ、ＡＦＳ［adaptive  front-lighting  system］ヘッドランプなど）に利用することが可能である。
【符号の説明】
【０３２１】      １    ＬＥＤ発光装置      １０    ＬＥＤ駆動装置（＝発光素子駆動装置に相当）      ２０    ＬＥＤストリング      ２１〜２５    ＬＥＤ（＝発光素子に相当）      ３０    スイッチマトリクス      ３１〜３５    スイッチ      ４０    スイッチコントローラ      １００    ＬＥＤ駆動制御装置（＝発光素子駆動制御装置に相当）      １００ａ    半導体チップ      １００ｂ、１００ｅ    アイランド      １００ｃ、１００ｄ、１００ｆ、１００ｇ、１００ｈ、１００ｉ    支持フレーム      １０１    基準電圧生成部      １０２    定電圧生成部      １０３    オシレータ      １０４    ＴＳＤ部      １０５    ＶＩＮＵＶＬＯ部      １０６    ＶＤＲＶ５ＵＶＬＯ部      １０７    ＯＣＰ部      １０８    ＬＥＤショート検出部      １０９    ＬＥＤオープン検出部      １１０    ＢＯＯＴＵＶＬＯ部      １１１    ＥＮ／ＰＷＭコントローラ      １１２    制御ロジック部      １１３    駆動ロジック部（兼レベルシフタ）      １１４    電流検出コンパレータ      １１４ａ、１１４ｂ    コンパレータ      １１５    上側ドライバ      １１６    下側ドライバ      １１７    ＳＧ出力部      １１８    ＤＣ調光部      １１９    Ｆ／Ｖ変換部      １２０    ＳＳＭ部      １２１    エラーアンプ      １２２    検出値設定部      １２２ａ、１２２ｂ    電流源      １２２ｃ、１２２ｄ    抵抗      １２３    ピーク電流調整部（＝電流調整部に相当）      １３０    半導体チップ      ２１０    集積回路      ２００、２００Ａ    発光素子駆動回路装置      ａ１    高耐圧ノイズ系回路      ａ２    小信号系回路      ａ３    緩衝帯      ＋Ｂ    電源電圧      Ｃ１〜Ｃ９、Ｃ１１、Ｃ１２、ＣＩＮ１〜ＣＩＮ３    キャパシタ      ＣＬ    制御ロジック部      ＣＯＭＰ１    第１コンパレータ      ＣＯＭＰ２    第２コンパレータ（ＬＥＤ電流検出回路）      ＣＯＭＰ３    第３コンパレータ（ＬＥＤ電流検出回路）      ＣＯＵＮＴ１    第１カウンタ(持続時間検定手段)      ＣＯＵＮＴ２    第２カウンタ(持続時間検定手段)      ＣＯＵＮＴ３    第３カウンタ(持続時間検定手段)      ＣＳＣ    ＬＥＤ電流検出回路      Ｄ１、Ｄ２、Ｄ１１、Ｄ１２    ダイオード      ＤＬ    駆動ロジック部      ＤＲＶＨ    上側ドライバ      ＤＲＶＬ    下側ドライバ      ＧＮＤ１、ＧＮＤ２    外部端子（接地端子）      ＧＮＤ    接地電位      Ｉｂ    ボトム電流      ＩＬＥＤ    ＬＥＤ電流      Ｉｐ    ピーク電流      Ｌ１、Ｌ２、Ｌ３、ＬＦＩＬ１    インダクタ      ＬＥＤ    発光素子      ＬＯＧＩＣ    論理回路      Ｍ１    上側トランジスタ      Ｍ２    下側トランジスタ      Ｎ１、Ｎ２、Ｎ１１、Ｎ１２    Ｎチャネル型ＭＯＳ電界効果トランジスタ      ＯＳＣ    クロック信号発振器      Ｐ１〜Ｐ１６    パッド      Ｑ０    ｐｎｐ型バイポーラトランジスタ      Ｑ１    寄生トランジスタ（ｎｐｎ型バイポーラトランジスタ）      Ｒ１〜Ｒ５、Ｒ１１〜Ｒ１８    抵抗      ＲＡ    電流検出用抵抗      ＲＳＴ    リセット信号      ＳＣ１    第１組み合わせ信号      ＳＣ２    第２組み合わせ信号      ＳＣ３    第３組み合わせ信号      ＳＣＯＵＮＴ１    第１カウント信号      ＳＣＯＵＮＴ２    第２カウント信号      ＳＣＯＵＮＴ３    第３カウント信号      ＳＤ１    第１分周信号      ＳＤ２    第２分周信号      ＳＤ３    第３分周信号      ＳＤ４    第４分周信号      ＳＥＴ    セット信号      ＳＧＣ    報知手段      Ｓｏｐｅｎ    オープン検出可否信号      ＳＯＳＣ    クロック信号      Ｖｂ    ボトム値      ＶＣＰ    チャージポンプ電圧      ＶＧＨ    上側ゲート信号      ＶＧＬ    下側ゲート信号      ＶＩＮ    電源端子      ＶＬＥＤ    ＬＥＤ電圧      Ｖｏｐｅｎ    第１閾値      Ｖｏｐｅｎ１    第１閾値電圧      Ｖｏｐｅｎ２    第２閾値電圧      Ｖｐ    ピーク値      ＶＳＧ    ＬＥＤ接続状態報知フラッグ信号      ＶＳＷ    スイッチング信号      Ｗ１〜Ｗ１６    ワイヤ      Ｘ１０    車両      Ｘ１１    ヘッドランプ      Ｘ１２    昼間走行用ランプ      Ｘ１３    テールランプ      Ｘ１４    ストップランプ      Ｘ１５    ターンランプ      Ｙ１０    ＬＥＤヘッドランプモジュール      Ｙ２０    ＬＥＤターンランプモジュール      Ｙ３０    ＬＥＤリアランプモジュール      α    ブートストラップ電源部      β    チャージポンプ電源部
【図１】
0006968912.tif 000002
【図２】
0006968912.tif 000003
【図３】
0006968912.tif 000004
【図４】
0006968912.tif 000005
【図５】
0006968912.tif 000006
【図６】
0006968912.tif 000007
【図７】
0006968912.tif 000008
【図８】
0006968912.tif 000009
【図９】
0006968912.tif 000010
【図１０】
0006968912.tif 000011
【図１１】
0006968912.tif 000012
【図１２】
0006968912.tif 000013
【図１３】
0006968912.tif 000014
【図１４】
0006968912.tif 000015
【図１５】
0006968912.tif 000016
【図１６】
0006968912.tif 000017
【図１７】
0006968912.tif 000018
【図１８】
0006968912.tif 000019
【図１９】
0006968912.tif 000020
【図２０】
0006968912.tif 000021
【図２１】
0006968912.tif 000022
【図２２】
0006968912.tif 000023
【図２３】
0006968912.tif 000024
【図２４】
0006968912.tif 000025
【図２５】
0006968912.tif 000026
【図２６】
0006968912.tif 000027
【図２７】
0006968912.tif 000028
【図２８】
0006968912.tif 000029
【図２９】
0006968912.tif 000030
【図３０】
0006968912.tif 000031
【図３１】
0006968912.tif 000032
【図３２】
0006968912.tif 000033
【図３３】
0006968912.tif 000034
【図３４】
0006968912.tif 000035
【図３５】
0006968912.tif 000036
【図３６】
0006968912.tif 000037