(57)【特許請求の範囲】
【請求項１】
ベース領域と前記ベース領域に隣接する周辺領域とを有する搭載面を含む第１の半導体ダイと、
前記ベース領域において前記第１の半導体ダイに電気的に結合された少なくとも１つの第２の半導体ダイと、
前記第１の半導体ダイの前記周辺領域に電気的に結合された、電気的に機能する熱伝達構造体（ＨＴＳ）と、
を含み、
前記ＨＴＳは、シリコンの複数のボリュームと、第１の導電性材料と、前記第１の導電性材料から離間して配置された第２の導電性材料とを含み、シリコンの前記ボリュームと前記第１及び第２の導電性材料とが前記ＨＴＳ内にコンデンサの少なくとも一部分を含むようになされる、半導体デバイスアセンブリ。
【請求項２】
前記第１の半導体ダイは集積回路を含み、前記ＨＴＳは前記集積回路に電気的に結合される、請求項１に記載の半導体デバイスアセンブリ。
【請求項３】
キャップ部分を有する蓋を更に含み、前記ＨＴＳは、介在材料を介して前記キャップ部分と間接的に接触している、請求項１に記載の半導体デバイスアセンブリ。
【請求項４】
前記蓋は壁部分を更に含み、前記ＨＴＳは前記壁部分に近接して位置付けられる、請求項３に記載の半導体デバイスアセンブリ。
【請求項５】
キャップ部分及び壁部分を有する蓋を更に含み、前記少なくとも１つの第２の半導体ダイは、垂直に積み重ねられた複数の第２の半導体ダイを含み、前記ＨＴＳは、前記第１の半導体ダイと前記キャップ部分との間であって且つ前記複数の第２の半導体ダイと前記壁部分との間に位置付けられる、請求項１に記載の半導体デバイスアセンブリ。
【請求項６】
パッケージ基板と、
前記パッケージ基板に搭載され、ベース領域と、前記ベース領域に隣接する周辺領域と、集積回路とを有する半導体ダイと、
前記半導体ダイの前記ベース領域に搭載された半導体ダイスタックと、
前記半導体ダイの前記周辺領域に搭載され、かつ、コンデンサを形成するシリコンの複数のボリュームを含む、電気的に機能する熱伝達構造体（ＨＴＳ）であって、前記コンデンサが前記半導体ダイの前記集積回路に電気的に結合される、前記電気的に機能する熱伝達構造体（ＨＴＳ）と、
を含む半導体デバイスアセンブリ。
【請求項７】
キャップ部分及び壁部分を有する蓋を更に含み、前記蓋は前記壁部分を介して前記パッケージ基板に搭載され、前記ＨＴＳは、前記半導体ダイから、前記キャップ部分に隣接及び接触する位置まで延びる、請求項６に記載の半導体デバイスアセンブリ。
【請求項８】
前記ＨＴＳと前記キャップ部分との間の前記接触は直接の接触である、請求項７に記載の半導体デバイスアセンブリ。
【請求項９】
前記ＨＴＳと前記キャップ部分との間の前記接触は、介在材料を介した間接的な接触である、請求項７に記載の半導体デバイスアセンブリ。
【請求項１０】
前記パッケージ基板に搭載された蓋を更に含み、前記ＨＴＳは、前記コンデンサにより生成された熱を前記蓋に伝達するように位置付けられる、請求項６に記載の半導体デバイスアセンブリ。
【請求項１１】
支持基板と、
前記支持基板に搭載された第１の半導体ダイであって、  
ベース領域と、
前記ベース領域に隣接する周辺領域と、
第１の集積回路と、
第２の集積回路と、
を含む前記第１の半導体ダイと、
複数の第２の半導体ダイを含むダイスタックであって、前記ダイスタックは、前記ベース領域において前記第１の半導体ダイに搭載され、かつ、前記第１の集積回路に電気的に結合される、前記ダイスタックと、
前記周辺領域に搭載され、かつ、前記第２の集積回路に電気的に結合された、電気的に機能する熱伝達構造体（ＨＴＳ）であって、前記ＨＴＳ内にコンデンサの少なくとも一部分を形成するシリコンの複数のボリュームを含む、前記電気的に機能する熱伝達構造体（ＨＴＳ）と、
を含む半導体デバイスアセンブリ。
【請求項１２】
前記ＨＴＳは、ボンドパッドの少なくとも１つの対を含み、前記ボンドパッドは、シリコンの前記ボリュームを介して少なくとも部分的に形成された静電容量性の電気的経路への電気的接続を提供する、請求項１１に記載の半導体デバイスアセンブリ。
【請求項１３】
前記支持基板に搭載された蓋を更に含み、前記ＨＴＳは前記蓋に熱を伝達するように位置付けられる、請求項１１に記載の半導体デバイスアセンブリ。
【請求項１４】
前記ＨＴＳは、介在材料を介して前記蓋と間接的に接触している、請求項１３に記載の半導体デバイスアセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される実施形態は、半導体デバイスアセンブリに関し、特に、電気的機能的熱伝達構造体（電気的に機能する熱伝達構造体）を有する半導体デバイスアセンブリに関する。
【背景技術】
【０００２】
メモリチップ、マイクロプロセッサチップ、及びイメージャチップを含むパッケージ化された半導体ダイは、典型的には基板に搭載され、且つプラスチック保護カバー内に入れられた半導体ダイを含む。該ダイは、メモリセル、プロセッサ回路、及び／又はイメージャデバイス等の機能的機構を、該機能的機構に電気的に接続されたボンドパッドと共に含む。ボンドパッドは、ダイがより高レベルの回路に接続されることを可能にするために、保護カバーの外側の端子に電気的に接続され得る。
【０００３】
半導体製造業者は、動作パラメータに合致するように各パッケージの機能的容量をも増加させつつ、電子デバイスの空間的制約内に適合するようにダイパッケージのサイズを継続的に削減する。パッケージにより被覆される表面積（すなわち、パッケージの“フットプリント”）を実質的に増加させることなく、半導体パッケージの処理能力を増加させるための１つアプローチは、単一のパッケージ内で複数の半導体ダイを相互の上に垂直に積み重ねることである。こうした垂直に積み重ねられたパッケージ内のダイは、シリコン貫通ビア（ＴＳＶ）を使用して、個別のダイのボンドパッドを隣接するダイのボンドパッドと電気的に結合することによって相互接続され得る。垂直に積み重ねられたパッケージでは、生成された熱を放散することは難しく、それは、個別のダイ、それらの間の接合部、及び全体としてのパッケージの動作温度を増加させる。このことは、多くのタイプのデバイスにおいて、積み重ねられたダイをそれらの最大動作温度よりも上の温度に到達させ得る。
【図面の簡単な説明】
【０００４】
【図１Ａ】本技術の実施形態に従って構成された電気的機能的熱伝達構造体を有する半導体デバイスアセンブリを示す断面図である。
【図１Ｂ】本技術の実施形態に従って構成された電気的機能的熱伝達構造体を有する半導体デバイスアセンブリを示す部分的分解断面図である。
【図２】図１Ａ及び図１Ｂの半導体デバイスアセンブリの上面図である。
【図３Ａ】本技術の実施形態に従った半導体ウエハから劈開されている電気的機能的熱伝達構造体の上面図である。
【図３Ｂ】本技術の実施形態に従った半導体ウエハから劈開されている電気的機能的熱伝達構造体の上面図である。
【図４Ａ】本技術の実施形態に従って構成された電気的機能的熱伝達構造体の断面図である。
【図４Ｂ】本技術の実施形態に従って構成された電気的機能的熱伝達構造体の断面図である。
【図５】本技術の実施形態に従って構成された電気的機能的熱伝達構造体を有する半導体デバイスアセンブリを示す断面図である。
【図６】本技術の実施形態に従って構成された電気的機能的熱伝達構造体を有する半導体デバイスアセンブリを示す断面図である。
【図７】本技術の実施形態に従って構成された半導体デバイスアセンブリを含むシステムを示す概略図である。
【発明を実施するための形態】
【０００５】
電気的機能的熱伝達構造体を有する半導体デバイスアセンブリの幾つかの実施形態の具体的詳細が以下に説明される。用語“半導体デバイス”は、一般的に、半導体材料を含む固体状態デバイスを指す。半導体デバイスは、例えば、半導体基板、ウエハ、又はウエハ若しくは基板からシンギュレーションされたダイを含み得る。開示全体を通して、半導体デバイスは、一般的に、半導体ダイの文脈で説明されるが、半導体デバイスは半導体ダイに限定されない。
【０００６】
用語“半導体デバイスパッケージ”は、共通のパッケージ中に組み込まれた１つ以上の半導体デバイスを有する配置を指し得る。半導体パッケージは、少なくとも１つの半導体デバイスを部分的に又は完全に封止する筐体又はケースを含み得る。半導体デバイスパッケージは、１つ以上の半導体デバイスを積載するインターポーザ基板をも含み、ケースに取り付けられるか、さもなければケース中に組み込まれる。用語“半導体デバイスアセンブリ”は、１つ以上の半導体デバイス、半導体デバイスパッケージ、及び／又は基板（例えば、インターポーザ基板、支持基板、又はその他の適切な基板）のアセンブリを指し得る。半導体デバイスアセンブリは、例えば、別々のパッケージの形式、ストリップ若しくはマトリクスの形式、及び／又はウエハパネルの形式で製造され得る。本明細書で使用されるように、用語“垂直な”、“水平な”、“上部の”、及び“下部の”は、図に示した方位の視点において半導体デバイス又はデバイスアセンブリ内の機構の相対的な方向又は位置を指し得る。例えば、“上部の”又は“最上部の”は、別の機構又は同じ機構の一部よりもページの最上により近く、又は最も近く位置付けられた機構を夫々指し得る。これらの用語は、しかしながら、最上の／底の、上方の／下方の、より上の／より下の、上／下、及び左／右が方位に依存して入れ替えられ得る反転した又は傾斜した方位等、その他の方位を有する半導体デバイスを含むように広く解釈されるべきである。
【０００７】
本技術の幾つかの実施形態は、第１の半導体ダイと、第１の半導体ダイ上に積み重ねられた少なくとも１つの第２の半導体ダイと、電気的機能的熱伝達構造体（ＨＴＳ）とを含む半導体デバイスアセンブリに向けられている。第１の半導体ダイは、ベース領域及び周辺領域を有する搭載面を含み、周辺領域はベース領域の外周の周囲に広がる。第２の半導体ダイは、ベース領域において第１の半導体ダイに電気的に結合され、電気的機能的ＨＴＳは、周辺領域において第１の半導体ダイに電気的に結合される。電気的機能的ＨＴＳは、第１の半導体ダイの周辺領域から熱を効果的に伝達し、また、半導体デバイスアセンブリを動作するのに有用な電気的機能性を提供する。結果として、電気的機能性と、第１の半導体ダイの周辺領域からの効率的な熱伝達とが共通のコンポーネントによって実施されるので、本技術の実施形態に従った半導体デバイスアセンブリの幾つかの実施形態は、熱効率のよい積み重ねられたダイ配置、小さなパッケージサイズ、及び／又は機能的コンポーネントに対するより多くの空間を提供することが期待される。
【０００８】
図１Ａ及び図１Ｂは、本技術の実施形態に従って構成された電気的機能的熱伝達構造体を有する半導体デバイスアセンブリ１００を示す、夫々、断面図及び部分的分解断面図である。具体的には、図１Ａは、製作が完了した後のアセンブリ１００を示す断面図であり、図１Ｂは、アセンブリ１００に対する製作プロセスの一部を説明する部分的分解図である。図１Ａを参照すると、アセンブリ１００は、パッケージ支持基板１０２（例えば、インターポーザ）と、支持基板１０２に搭載された第１の半導体ダイ１０４と、第１のダイ１０４に搭載された（参照番号１０６ａ〜ｄにより個別に識別される）複数の第２の半導体ダイ１０６とを含む。第１のダイ１０４は、ベース領域１０８及び周辺領域１１０を有する（“ポーチ”又は“シェルフ”として当該技術分野で周知の）搭載面１０７を含む。第２のダイ１０６は、第１のダイ１０４のベース領域１０８上のスタック１１２（“ダイスタック１１２”）内に配置される。
【０００９】
図１Ａ及び図１Ｂの説明される実施形態は、４つの個別の第２のダイ１０６ａ〜ｄを有
するダイスタック１１２を含むが、本技術のその他の実施形態は、付加的な又はより少ない第２のダイ１０６を含み得る。例えば、幾つかの実施形態では、第１の半導体ダイ１０４に唯１つの第２の半導体ダイ１０６が搭載される。その他の実施形態では、第１の半導体ダイ１０４上のダイスタック内に２つの、３つの、５つの、６つの、又はそれより多い第２の半導体ダイ１０６が配置され得る。
【００１０】
アセンブリ１００は、キャップ部分１１６及び壁部分１１８を有する熱伝導性ケース又は蓋１１４を更に含む。説明される実施形態では、キャップ部分１１６は、第１の接合材料１２０ａ（例えば、接着剤）を介して壁部分１１８に接合される。その他の実施形態では、蓋１１４は、壁部分１１８と一体的に形成されたキャップ部分１１６と共に連続的なコンポーネントであり得る。壁部分１１８は、キャップ部分１１６から離れて垂直に広がり、第２の接合材料１２０ｂ（例えば、接着剤）によって支持基板１０２に取り付けられ得る。保護カバーを提供することに加えて、蓋１１４は、半導体ダイ１０４及び１０６から離れて熱エネルギーを吸収又は放散するためのヒートスプレッダとして役立ち得る。蓋１１４は、したがって、ニッケル（Ｎｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、高い熱伝導性を有するセラミック材料（例えば、窒化アルミニウム）、及び／又はその他の適切な熱伝導性材料等、熱伝導性材料から作られ得る。
【００１１】
幾つかの実施形態では、第１の接合材料１２０ａ及び／又は第２の接合材料１２０ｂは、“熱伝導性材料”又は“ＴＩＭ”として当該技術分野で知られるものから作られ得、それは、（例えば、ダイ面とヒートスプレッダとの間の）表面接合部における熱接触コンダクタンスを増加させるように設計される。ＴＩＭは、導電材料（例えば、カーボンナノチューブ、はんだ材料、ダイアモンドライクカーボン（ＤＬＣ）等）でドープされたシリコンベースのグリース、ゲル、又は接着剤を相変化材料と共に含み得る。その他の実施形態では、第１の接合材料１２０ａ及び／又は第２の接合材料１２０ｂは、金属（例えば、銅）及び／又はその他の適切な熱伝導性材料等のその他の適切な材料を含み得る。
【００１２】
第１の半導体ダイ１０４及び／又は第２の半導体ダイ１０６の内の幾つか又は全ては、誘電性アンダーフィル材料１２１内に少なくとも部分的に封止され得る。アンダーフィル材料１２１は、ダイとの機械的接続を強化するため、及び／又は導電性機構及び／又は構造体（例えば、相互接続部）間の電気的絶縁を提供するために、ダイの内の幾つか又は全ての周囲に及び／又は間に配備され得、又はさもなければ形成され得る。アンダーフィル材料１２１は、非導電性エポキシペースト、キャピラリーアンダーフィル、非導電性フィルム、成形アンダーフィルであり得、及び／又はその他の適切な電気的絶縁材料を含み得る。幾つかの実施形態では、アンダーフィル材料１２１は、アセンブリ１００のダイを通じた放熱を強化するために、その熱伝導性に基づいて選択され得る。幾つかの実施形態では、アンダーフィル材料１２１は、蓋１１４を最上部の半導体ダイ１０６ｄに取り付けるために、第１の接合材料１２０ａ及び／又は第２の接合材料１２０ｂの代わりに使用され得る。
【００１３】
第１の半導体ダイ１０４及び第２の半導体ダイ１０６は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、フラッシュメモリ、集積回路メモリのその他の形式、処理回路、イメージングコンポーネント、及び／又はその他の半導体機構等の、様々なタイプの半導体コンポーネント及び機能的機構を含み得る。様々な実施形態では、例えば、積み重ねられた第２のダイ１０６は、データストレージを提供するＤＲＡＭダイ又はその他のメモリダイであり、第１のダイ１０４は、ＨＭＣ内のメモリ制御（例えば、ＤＲＡＭ制御）を提供する高速ロジックダイであるハイブリッドメモリキューブ（ＨＭＣ）としてアセンブリ１００は構成され得る。その他の実施形態では、第１のダイ１０４及び第２のダイ１０６は、その他の半導体コンポーネントを含み得、及び／又はダイスタック１１２内の個別の第２のダイ１０６の導体コンポーネ
ントは異なり得る。図１Ａに説明する実施形態では、第１のダイ１０４は、相互に、並びに／又は第１のダイ１０４内のその他の回路及び／若しくはコンポーネントに電気的に結合され得る（第１の集積回路１２２ａ、第２の集積回路１２２ｂ、及び第３の集積回路１２２ｃとして個別に識別される）複数の集積回路１２２を含む。また、以下でより詳細に説明するように、集積回路１２２は、第１のダイ１０４の外にある回路コンポーネントを含む、関連する回路の一部であり得る。
【００１４】
第１のダイ１０４及び第２のダイ１０６は、複数の導電性素子１２４（例えば、銅ピラー、はんだバンプ、及び／又はその他の導電性機構）によってパッケージ支持基板１０２に、及び相互に電気的に結合され得る。また、第１のダイ１０４及び第２のダイ１０６の各々は、導電性素子１２４に両対辺上で結合される複数のシリコン貫通ビア（ＴＳＶ）１２６を含み得る。電気的通信に加えて、導電性素子１２４及びＴＳＶ１２６は、ダイスタック１１２から離れて蓋１１４に向かって少なくとも垂直に熱を伝達する。幾つかの実施形態では、アセンブリ１００は、ダイスタック１１２を通じた熱伝達を更に容易にするために、第１のダイ１０４及び第２のダイ１０６の間の隙間に位置付けられた複数の熱伝導性素子又は“ダミー素子”（図示せず）をも含み得る。こうしたダミー素子は、第１のダイ１０４及び第２のダイ１０６の機能的回路に電気的に結合されないことを除いて、導電性素子１２４及び／又はＴＳＶ１２６に構造及び組成が少なくとも概して類似し得る。
【００１５】
アセンブリ１００は、第１のダイ１０４の周辺領域１１０に搭載された（第１のＨＴＳ１２８ａ及び第２のＨＴＳ１２８ｂとして個別に識別される）複数の電気的機能的熱伝達構造体（ＨＴＳ）１２８を含む。幾つかの実施形態では、集積回路１２２の内の１つ以上は、シリアル／デシリアライザ（ＳＥＲＤＥＳ）回路等の、動作中に比較的大量の熱を生み出す関連する回路の一部であり得る。ＨＴＳ１２８は、集積回路１２２と関連する回路の少なくとも一部を形成する１つ以上の電子コンポーネントを形成し得る。図１Ａの説明する実施形態では、例えば、ＨＴＳ１２８は、第１のダイ１０４上のボンドパッド１３２とＨＴＳ１２８との間の導電性素子１３４を介して集積回路１２２に（及び／又は第１のダイ１０４内のその他の集積回路若しくはコンポーネントに）電気的に結合され得るコンデンサ１３０を含む。
【００１６】
幾つかの実施形態では、ＨＴＳ１２８は、所望の電気的特性を提供するように選択された材料を含み得る。例えば、ＨＴＳ１２８は、シリコンの複数の体積（ボリューム、例えば、層）から形成された、積み重ねられたコンポーネントであり得る。幾つかの実施形態では、個別のシリコン体積（シリコンボリューム）は、約１１０ｆＦ／μｍ２の静電容量を提供し得、個別のＨＴＳ１２８は、約２ｍｍ×１３ｍｍのフットプリントを有し得る。特定の実施形態では、ＨＴＳは、約２０μＦの全静電容量に対応する８つのこうしたシリコーンの体積を含み得る。その他の実施形態では、ＨＴＳ１２８は、２ｍｍ×１３ｍｍよりも大きい又は小さいその他の寸法と、２０μＦよりも多い又は少ない全静電容量とを含み得る。動作中、ＨＴＳ１２８により提供される静電容量は、アセンブリ１００のその他のコンポーネントに取り付けられ又は、該コンポーネント内に位置付けられた（例えば、基板１０２に取り付けられた、又は第１のダイ１０４内に位置付けられた）コンデンサによりさもなければ生成されるであろう比較的著しい熱を生成し得る。
【００１７】
図１Ａに示すように、ＨＴＳ１２８は、蓋１１４に隣接又は近接して位置付けられる。具体的には、ＨＴＳ１２８は、ダイスタック１１２と蓋１１４の壁部分１１８との間に水平に、及び第１の半導体ダイ１０４からキャップ部分１１６まで垂直に広がる。したがって、ＨＴＳ１２８により生成された熱は、蓋１１４に即座に伝達され得、それによって、蓋１１４の外の環境又はコンポーネントに伝達され得る。ＨＴＳ１２８から蓋１１４への熱伝達は、アセンブリ１００の動作温度を著しく減少し得る。具体的には、基板１０２上又は第１のダイ１０４内に位置付けられたコンポーネントと比較して、ＨＴＳ１２８は、
キャップ部分１１６及び壁部分１１８に熱を即座に伝達する。幾つかの実施形態では、ＨＴＳ１２８は、蓋１１４と直接接触し得る。その他の実施形態では、充填材料及び／又はその他のコンポーネント若しくは材料がＨＴＳ１２８と蓋１１４との間にあり得る（例えば、第１の接合材料１２０ａ）。こうした介在材料を有する実施形態では、ＨＴＳ１２８は、ＨＴＳ１２８から蓋１１４への高い熱伝達率を維持するように、蓋１１４の比較的近くに維持され得、及び／又は蓋１１４と間接的な接触を維持し得る。例えば、介在材料は、適切な熱伝導性を含むように選択され得る（例えば、ＴＩＭ）。
【００１８】
熱効率に加えて、本技術の実施形態は、小さなパッケージサイズを可能にし得、及び／又は機能的コンポーネントに利用可能な空間を増加させ得る。例えば、既存の半導体パッケージでは、様々な電気的デバイス又はコンポーネントは、積み重ねられたダイに隣接する関連するパッケージ基板上にしばしば集積又は搭載される（例えば、表面実装デバイス又は集積型パッシブデバイス）。こうした配置は、ベースダイのフットプリントの外側に利用可能な空間を有するパッケージ基板を必要とし、それ故、全体的により大きなデバイスを必要とする。本明細書に開示されるＨＴＳ１２８は、アセンブリ１００の電気的機能に直接寄与しない充填材料又はその他の非電気的コンポーネント若しくは機構（例えば、パッシブ熱コンポーネント）によりさもなければ占められるであろうアセンブリ１００の一部内のダイスタック１１２に隣接して位置付けられ得る。したがって、ＨＴＳ１２８内に電気的コンポーネント及び機能を組み込むことは、パッケージ基板上にさもなければ位置付けられるであろう電気的デバイス又はコンポーネントを除去し得る。このことは、小さなパッケージサイズ、及び／又はより多くの性能及び機能（例えば、より大きな第１のダイ１０４）を提供するより大きな又は付加的なコンポーネントのための追加の空間をもたらし得る。
【００１９】
図１Ｂの部分的分解図は、アセンブリ１００に対する製作プロセスの一部を説明する。具体的には、第２のダイ１０６及びＨＴＳ１２８は、別個に製作され得、続いて、第１のダイ１０４に取り付けられ得る。図１Ａ及び図１Ｂを共に参照すると、ＨＴＳ１２８は、ダイスタック１１２の最上面の高さに対応する高さｈ１（例えば、個別の第２のダイ１０６の高さｈ２＋それらの間の導電性素子１２４の合計に等しい高さ）を有する。したがって、組み立てられた場合、蓋１１４のキャップ部分１１６は、第２のダイ１０６ｄの最上面に結合され、かつ、ＨＴＳ１２８の内の１つ以上と熱的に結合され得る。図１Ａに示すように、キャップ部分１１６は、第１の接合材料１２０ａを介して（及び／又はその他の代替的な又は追加の介在材料を介して）ＨＴＳ１２８の内の１つ以上に間接的に接触する。その他の実施形態では、キャップ部分１１６は、ＨＴＳ１２８の内の１つ以上に直接接触し得る。キャップ部分１１６がＨＴＳ１２８に直接接触するか、それとも間接的に接触するか、又はさもなければＨＴＳ１２８の十分近くにあるか否かに関わらず、キャップ部分１１６へのＨＴＳ１２８の近接性は、アセンブリ１００から外への比較的十分な熱伝達を提供し得る。
【００２０】
図１Ａ及び図１Ｂの説明される実施形態は、第１の半導体ダイ１０４に搭載されたＨＴＳ１２８を含むが、その他の実施形態は、その他のコンポーネントに搭載されたＨＴＳ１２８を含み得る。例えば、幾つかの実施形態では、ＨＴＳ１２８は、基板１０２に搭載され得る。これらの実施形態の内の幾つかでは、ＨＴＳ１２８は、基板１０２からキャップ部分１１６まで、及び第１のダイ１０４及び第２のダイ１０６から壁部分１１８まで広がり得る。また、これらの実施形態の内の幾つかは、ＨＴＳ１２８と第１のダイ１０４及び／又は第２のダイ１０６との間に電気的接続を提供するために、基板１０２内に再配線層又はその他の電気的コンポーネント若しくは回路を含み得る。
【００２１】
図２は、図１Ａの線２−２に沿った請求項１の半導体デバイスアセンブリの上面図である。ベース領域１０８は、第１の半導体ダイ１０４の搭載面２０２の大半を占め、第２の半導体ダイ１０６（図１Ａ及び図１Ｂ）のフットプリントに対応し得る境界又は外周２０４によって少なくとも部分的に線引きされる。周辺領域１１０は、外周２０４の周囲に広がり、ボンドパッド１３２は、ベース領域１０８及び周辺領域１１０の両方の内に位置付けられる。図１Ａ及び図１Ｂの断面図に示すように、第１のＨＴＳ１２８ａ及び第２のＨＴＳ１２８ｂは、第２のダイ１０６の２つの相対する側に位置付けられる。しかしながら、第２のダイ１０６の付加的な側に隣接して付加的なＨＴＳ１２８が位置付けられ得ることは理解されるべきである。例えば、第１のダイ１０４は、第２のダイ１０６のその他の相対する側に隣接して付加的なＨＴＳ１２８を搭載するために、（破線で示す）付加的なボンドパッド２０６を含み得る。こうした実施形態では、付加的なＨＴＳ１２８は、集積回路１２２に、又は第１の半導体ダイ１０４内のその他のコンポーネント若しくは回路に、付加的なボンドパッド２０６を介して電気的に接続され得る。幾つかの実施形態では、ベース領域１０８は、図２に示したものよりも搭載面２０２のより大きな部分を占め得る。例えば、周辺領域１１０は、ベース領域１０８の２つの相対する側に広がり得、ベース領域１０８は、図２に示した付加的なボンドパッド２０６が占める搭載面２０２の少なくとも一部を通じて広がり得る。こうした実施形態では、ベース領域１０８は、外周２０４の夫々の相対する部分に同軸的に沿って延びる２つの境界線によって、周辺領域１１０から線引きされ得る。
【００２２】
図３Ａ及び図３Ｂは、本技術の実施形態に従った半導体ウエハ３００から劈開されている熱伝達構造体１２８の上面図である。ウエハ３００は、当該技術分野で周知の様々な技術（例えば、物理気相堆積、化学気相堆積、リソグラフィ、エッチング等）を介して製作され得る。該製作は、ＨＴＳ１２８の体積（ボリューム）を形成するための半導体材料（例えば、シリコン）の複数の体積（ボリューム、例えば、層）の堆積を含み得る。また、該製作は、様々な半導体製作技術を介した相互接続部、ボンドパッド１３２、シリコン貫通ビア（ＴＳＶ）、及び／又はその他の機構の形成を含み得る。ウエハ３００の形成に続いて、例えば、ダイシングを介してウエハ３００からＨＴＳ１２８がシンギュレーション（個片化）され得る。
【００２３】
図３Ａに示すウエハ３００は、縮尺通りに図示されていないが、例えば、３００ｍｍの直径を含み得る。個別のＨＴＳ１２８（これも縮尺通りに図示されていない）は、関連するデバイスアセンブリの特定の設計条件のためにカスタマイズされ得る様々なサイズを有するように製作され得る。例えば、幾つかの実施形態では、個別のＨＴＳ１２８は、２ｍｍ×１３ｍｍのフットプリントを含み得る。ウエハ３００と比較した個別のＨＴＳ１２８の相対的に小さなサイズは、単一のウエハ３００から多数のＨＴＳ１２８の生産を提供し得る。一実施形態では、単一の３００ｍｍのウエハは、約２０００個のＨＴＳ１２８を産出し得る。
【００２４】
図３Ｂに示すように、個別のＨＴＳ１２８は複数のボンドパッド１３２を含み得る。ボンドパッド１３２は、様々な方法で配置され得、関連するＨＴＳ１２８の１つ以上の電気的コンポーネントへの電気的接続を提供し得る。説明される実施形態では、ＨＴＳ１２８は、搭載面３０２に沿って離間したボンドパッド１３２の１１個の対を含む。ボンドパッドの各個別の対は、以下でより詳細に説明するように、関連するＨＴＳ１２８の個別の電気的コンポーネントと関連付けられ得る。また、図２と図３Ｂとの比較により見られるように、ＨＴＳ１２８を第１の半導体ダイ１０４に電気的に結合するために、ＨＴＳ１２８のボンドパッド１３２は、第１の半導体ダイ１０４上のボンドパッド１３２と位置合わせされ得る。具体的には、ＨＴＳ１２８のボンドパッド１３２は、（図１Ａに示すように）第１の半導体ダイ１０４のボンドパッド１３２と重ね合わされるように、アレイ内で配置される。
【００２５】
図４Ａは、本技術に従った図３Ｂの線４Ａ−４Ａに沿ったＨＴＳ１２８の実施形態の断面図である。説明される実施形態では、ＨＴＳ１２８は、コンデンサ４０４を形成する複数の電気的機能的体積（電気的に機能するボリューム）又は層４０２を含む。具体的には、ＨＴＳ１２８は、垂直に積み重ねられたシリコンの８つの体積（ボリューム）４０２を含む。幾つかの実施形態では、体積４０２は、ドープされた又は非ドープの１つ以上の領域を含み得る。一実施形態では、体積４０２の内の１つ以上は、図４Ａに示すように、直接隣接する体積４０２に直接接触し得る。その他の実施形態では、隣接する１つ以上の体積４０２の間に、空隙又は介在材料（例えば、誘電性材料）が位置付けられ得る。ＨＴＳ１２８は更に、第１の導電性材料４０８ａ（例えば、金属）と、第１の導電性材料４０８ａの一部を体積４０２から電気的に絶縁する絶縁性又は誘電性材料４１０とを有するシリコン貫通ビア（ＴＳＶ）４０６を含む。ＨＴＳ１２８は更に、第１の導電性材料４０８ａから離隔された第２の導電性材料４０８ｂを含み得、体積４０２の少なくとも一部が第１の導電性材料４０８ａと第２の導電性材料４０８ｂとの間にある。第１の導電性材料４０８ａ及び第２の導電性材料４０８ｂは、対応するボンドパッド１３２に電気的に結合される。第１の導電性材料４０８ａは、最上部の体積４０２の一部を通って延びる。動作中、体積４０２（及び／又は任意の間隙若しくは介在材料）は、最上部の体積４０２内の第１の導電性材料４０８ａと最下部の体積４０２内の第２の導電性材料４０８ｂとの間の経路に沿った静電容量を提供する。
【００２６】
図４Ｂは、本技術の別の実施形態に従って構成された電気的機能的熱伝達構造体（ＨＴＳ）４２０を説明する断面図である。図４Ａと同様に、図４Ｂの断面図は、図３Ｂの線４Ａ−４ＡのＨＴＳに対応する線に沿ったＨＴＳ４２０を説明する。ＨＴＳ４２０は、垂直に積み重ねられたシリコンの８つの体積４２２、ボンドパッド４２４、第１の導電性材料４２６ａ、第２の導電性材料４２６ｂ、及び誘電性材料４２８を含む。動作中、体積４２２及び／又は誘電性材料４２８は、第１の導電性材料４２６ａと第２の導電性材料４２６ｂとの間の静電容量を提供し得る。
【００２７】
幾つかの実施形態では、個別のＨＴＳ１２８又は４２０の個別の電気的機能的素子、コンポーネント、又は構造体は、１つ以上の電気的障壁を介して相互から電気的に絶縁され得る。例えば、エッチング又は当該技術分野で周知のその他の技術を介して、ＨＴＳ１２８又は４２０内の隣接のコンデンサ及び／又はその他の電気的機能的コンポーネント間に垂直の障壁が創出され得る。例えば、図３Ｂに示すＨＴＳ１２８は、隣接する電気的機能的コンポーネント間に位置付けられた１０個の垂直の障壁を介して分離された（ボンドパッド１３２の対応する対を各々有する）１１個の電気的機能的コンポーネントを含み得る。
【００２８】
図５及び図６は、本技術の実施形態に従って構成された電気的機能的（電気的に機能する）熱伝達構造体（ＨＴＳ）を有する、夫々、半導体デバイスアセンブリ５００及び６００の断面図である。図５の説明される実施形態では、アセンブリ５００は、図１Ａ及び図１Ｂに関して上で論じたアセンブリ１００内の対応するコンポーネントに少なくとも概して類似する様々なコンポーネントを含む。例えば、アセンブリ５００は、支持基板５０２と、第１の半導体ダイ５０４と、複数の第２の半導体ダイ５０６と、キャップ部分５１０及び壁部分５１２を有する蓋５０８とを含む。また、アセンブリ５００は、第１の電気的機能的熱伝達構造体（ＨＴＳ）５１４ａと第２のＨＴＳ５１４ｂとを含む。第１のＨＴＳ５１４ａ及び第２のＨＴＳ５１４ｂは、ＨＴＳ１２８及び４２０と少なくとも概して類似する幾つかの機構を含み得、１つ以上のコンデンサ５１６（概略的に示される）、又は抵抗器５１８（これも概略的に示される）等のその他の電気的機能的コンポーネントを形成する垂直に積み重ねられたシリコンの複数の体積（ボリューム）を含む。しかしながら、関連するＨＴＳの共通する側にボンドパッドを有するのではなく、ＨＴＳ５１４は、第１のダイ５０４内の回路とアセンブリ５００の外にある回路（例えば、アセンブリ５００に搭載され得る別のアセンブリ内の回路）との間の接続を提供するために、相対する側にボンドパッド５２０を含む。これらの機構（フィーチャ）を有する幾つかの実施形態では、蓋５０８は、電気的に機能し得、又は電気的に機能する回路を有し得る。
【００２９】
第２のＨＴＳ５１４ｂは、ＨＴＳ１２８、４２０、及び５１４ａの方法と少なくとも概
して類似する方法で材料の１つ以上の体積から形成され得る。例えば、第２のＨＴＳ５１４ｂは、垂直に積み重ねられた材料の複数の体積を含み得る。しかしながら、静電容量性のコンポーネントを形成するのではなく、１つ以上の材料は、抵抗性のコンポーネントを形成し得る。一実施形態では、例えば、１つ以上の材料は、ポリシリコン抵抗器を含み得る。
【００３０】
アセンブリ５００と同様に、アセンブリ６００はまた、図１Ａ及び図１Ｂに関して上で論じたアセンブリ１００内の対応するコンポーネントに少なくとも概して類似する様々なコンポーネントを含む。例えば、アセンブリ６００は、支持基板６０２と、第１の半導体ダイ６０４と、複数の第２の半導体ダイ６０６と、キャプ部分６１０及び壁部分６１２を有する蓋６０８とを含む。また、アセンブリ６００は、第１の電気的機能的熱伝達構造体（ＨＴＳ）６１４ａと第２のＨＴＳ６１４ｂとを含む。第２のＨＴＳ６１４ｂは、上で論じたＨＴＳ１２８と実質的に類似し得、コンデンサ６１６（概略的に図示される）を含み得る。第１のＨＴＳ６１４ａは、ダイオード６１８（これも概略的に図示される）を含み得る。
【００３１】
図５に関して上で論じた第１のＨＴＳ５１４ａと同様に、第１のＨＴＳ６１４ａはまた、アセンブリ６００の外の回路に電気的に結合されたボンドパッド６２２を含み得る。対照的に、第２のＨＴＳ６１４ｂは、アセンブリ６００内の（例えば、第１の半導体ダイ６０４内の）１つ以上の回路に電気的に結合されたボンドパッド６２４を含む。したがって、共に、第１のＨＴＳ６１４ａ及び第２のＨＴＳ６１４ｂは、内部及び外部両方の電気的接続を提供し得る。また、幾つかの実施形態では、本技術に従って構成された個別のＨＴＳは、内部及び外部の電気的接続を提供するボンドパッドを含み得る。例えば、個別のＨＴＳは、ＨＴＳ内の第１の電気的機能的（電気的に機能する）コンポーネントに接続された相対する側のボンドパッドの対と、第２の電気的機能的コンポーネントに接続された相対する側のボンドパッドの対とを含み得る。更に、幾つかの実施形態では、ＨＴＳは、同じ個別のＨＴＳ内の様々な電気的コンポーネントの内の２つ以上（例えば、コンデンサと抵抗器、ダイオードとコンデンサ等）を含み得る。
【００３２】
図１Ａ〜図６を参照しながら上で論じた積み重ねられた半導体デバイスアセンブリの内の１つは、無数のより大きな及び／又はより多くの複合システムの内の何れかに組み込まれ得、その代表例は、図７に概略的に示されたシステム７００である。システム７００は、半導体デバイスアセンブリ７０２、電源７０４、ドライバ７０６、プロセッサ７０８、及び／又はその他のサブシステム若しくはコンポーネント７１０を含み得る。半導体デバイスアセンブリ７０２は、図１Ａ〜図６を参照しながら上で説明した半導体デバイスアセンブリ１００、５００、及び６００の機構と概して類似する機構を含み得、それ故、放熱を強化し得る様々なＨＴＳを含み得る。もたらされるシステム７００は、メモリストレージ、データ処理、及び／又はその他の適切な機能等、多種多様な機能の内の何れかを実施し得る。したがって、代表的なシステム７００は、携帯デバイス（例えば、携帯電話、タブレット、デジタルリーダ、及びデジタルオーディオプレーヤー）、コンピュータ、車両、電化製品、及びその他の製品を非限定的に含み得る。システム７００のコンポーネントは、単一のユニットに収容され得、又は（例えば、通信ネットワークを通じて）相互接続された複数のユニットに渡って分散され得る。システム７００のコンポーネントはまた、遠隔デバイスと、多種多様なコンピュータ可読媒体の内の何れかとを含み得る。
【００３３】
上述したことから、技術の具体的実施形態は、説明の目的で本明細書に記述されているが、開示から逸脱することなく様々な変更がなされ得ることが分かるであろう。また、図で説明された様々な素子及び機構は、縮尺通りに図示されなくてもよく、開示の様々な実施形態は、図で説明された構造体以外の構造体を含み得、図で示した構造体に明白に限定されない。更に、ＨＴＳの実施形態の多くは、ＨＭＣに関して説明されているが、その他
の実施形態では、ＨＴＳは、その他のメモリデバイス又は積み重ねられたその他のタイプのダイアセンブリでの使用のために構成され得る。また、特定の実施形態の文脈で説明した新たな技術の幾つかの側面はまた、その他の実施形態では組み合わせられてもよく、又は省かれてもよい。更に、新たな技術の幾つかの実施形態と関連する利点は、それらの実施形態の文脈で説明されているが、その他の実施形態もこうした利点を示してもよく、本技術の範囲内にあるために、全ての実施形態がこうした利点を必ずしも示す必要はない。したがって、開示及び関連する技術は、本明細書に明白には示されない又は説明されないその他の実施形態を包含し得る。
【図１Ａ】
0006968207.tif 000002
【図１Ｂ】
0006968207.tif 000003
【図２】
0006968207.tif 000004
【図３Ａ】
0006968207.tif 000005
【図３Ｂ】
0006968207.tif 000006
【図４Ａ】
0006968207.tif 000007
【図４Ｂ】
0006968207.tif 000008
【図５】
0006968207.tif 000009
【図６】
0006968207.tif 000010
【図７】
0006968207.tif 000011