(57)【特許請求の範囲】
【請求項１】
第１主面および第２主面を有する半導体基板と、
前記半導体基板の前記第１主面と前記第２主面との間に形成された第１導電型の第１半導体領域と、
前記第１半導体領域と前記第１主面との間に形成された第２導電型の第２半導体領域と、
前記第１半導体領域と前記第２主面との間に形成された、前記第１半導体領域よりも不純物のピーク濃度が高い、第１導電型の第３半導体領域または第２導電型の第４半導体領域の少なくともいずれか一方と、
を備え、
前記第１半導体領域の前記第１主面側の端部から前記第２主面側の端部までの全域に水素関連ドナーを含み、
前記第１半導体領域の前記水素関連ドナーの濃度は、前記第１半導体領域の不純物濃度以上である、
半導体装置。
【請求項２】
前記第１半導体領域の前記水素関連ドナーの濃度は、前記第２主面から前記第１主面に向かって連続的に増加している、
請求項１に記載の半導体装置。
【請求項３】
前記半導体基板の前記第２主面側の表層部に、前記第４半導体領域と共に前記第３半導体領域が部分的に形成され、前記第３半導体領域と前記第４半導体領域とが隣接する、
請求項１または請求項２に記載の半導体装置。
【請求項４】
前記半導体基板がＭＣＺ基板である、
請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項５】
第１主面および第２主面を有する半導体基板と、
前記半導体基板の前記第１主面と前記第２主面との間に形成され、前記第１主面に平行な方向に交互に配設された第１導電型の第１半導体ピラー領域および第２導電型の第２半導体ピラー領域と、
を備え、
前記第１半導体ピラー領域および前記第２半導体ピラー領域の前記第１主面側の端部から前記第２主面側の端部までの全域に水素関連ドナーを含み、
前記第１半導体ピラー領域および前記第２半導体ピラー領域の前記水素関連ドナーの濃度は、前記第１半導体ピラー領域の不純物濃度以下、且つ、前記第２半導体ピラー領域の不純物濃度以下である、
半導体装置。
【請求項６】
前記第１半導体ピラー領域および前記第２半導体ピラー領域の前記水素関連ドナーの濃度は、前記第２主面から前記第１主面に向かって連続的に増加している、
請求項５に記載の半導体装置。
【請求項７】
前記第１半導体ピラー領域および前記第２半導体ピラー領域と前記第２主面との間に、前記第１半導体ピラー領域および前記第２半導体ピラー領域よりも不純物のピーク濃度が高い第１導電型の半導体領域を有する、
請求項５または請求項６に記載の半導体装置。
【請求項８】
前記第１半導体ピラー領域および前記第２半導体ピラー領域と前記第２主面との間に、前記第１半導体ピラー領域および前記第２半導体ピラー領域よりも不純物のピーク濃度が高い第２導電型の半導体領域を有する、
請求項５または請求項６に記載の半導体装置。
【請求項９】
リンまたはヒ素をドープした半導体基板の第１主面側に半導体装置の素子構造を形成する第１工程と、
前記半導体基板の第２主面側を研削する第２工程と、
前記半導体基板の前記第２主面側にｎ型またはｐ型の拡散層を形成する第３工程と、
軽イオンまたは電子線を前記半導体基板を貫通させるように照射する第４工程と、
前記軽イオンまたは前記電子線の照射により生じた前記半導体基板の損傷領域に水素を導入し、前記半導体基板中の前記第１主面側の端部から前記第２主面側の端部までの全域に水素関連ドナーが形成されるように、前記半導体基板の前記第２主面に対して水素プラズマを照射してアニールを行う第５工程と、
前記半導体基板の第２主面上に電極を形成する第６工程と、
を備える半導体装置の製造方法。
【請求項１０】
前記半導体基板における前記水素関連ドナーの濃度が、前記第２主面から前記第１主面に向かって連続的に増加する、
請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記軽イオンは、前記第２主面側から前記半導体基板に照射される、
請求項９または請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記軽イオンは、ヘリウムまたは水素、あるいはそれらの同位体である、
請求項９から請求項１１のいずれか一項に記載の半導体装置の製造方法。
【請求項１３】
前記軽イオンの照射のドーズ量は、１×１０１４ｃｍ−２〜１×１０１６ｃｍ−２である、
請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記第４工程において前記半導体基板には前記軽イオンが照射され、
前記アニールの温度は、３００℃以上４５０℃以下である、
請求項９から請求項１３のいずれか一項に記載の半導体装置の製造方法。
【請求項１５】
前記第４工程において前記半導体基板には前記軽イオンが照射され、
前記半導体基板の前記第１主面から前記第２主面にわたって、水素関連ドナーの濃度が前記半導体基板の不純物濃度以上になる、
請求項９から請求項１４のいずれか一項に記載の半導体装置の製造方法。
【請求項１６】
前記第４工程において前記半導体基板には前記電子線が照射され、
前記電子線の照射の加速エネルギーは４００ｋｅＶ〜３ＭｅＶである、
請求項９に記載の半導体装置の製造方法。
【請求項１７】
前記第４工程において前記半導体基板には前記電子線が照射され、
前記半導体基板の前記第１主面から前記第２主面にわたって、水素関連ドナーの濃度が前記半導体基板の不純物濃度以上になる、
請求項９または請求項１６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
シリコン（Ｓｉ）を半導体材料とする例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用半導体装置（パワーデバイス）のｎ型ドリフト層には、一般に、ＦＺ（Floating Zone）法による結晶成長で形成したＦＺ基板が用いられる。ＦＺ基板には、結晶成長時にｎ型のドーパントとしてリンがドープされる。ＦＺ基板の比抵抗が低過ぎると耐圧低下の問題が生じ、高過ぎると破壊耐量の低下やリンギングなどの発振が問題となる。それらの問題の発生を防止するには、ｎ型ドリフト層の比抵抗のばらつきを抑制することが有効であり、比抵抗の公差を±１０％程度の範囲内に収めることが好適とされる。【０００３】
しかし、シリコンから成るパワーデバイスを３００ｍｍ口径の基板（ウエハ）で製造しようとした場合、ＭＣＺ（Magnetic field applied Czochralski）法で製造したＭＣＺ基板しか入手できない。ＭＣＺ法では、溶融シリコン中のリンの偏析効果によって、ウエハの材料となるインゴットが成長するに従いシリコン結晶中に取り込まれるリンの濃度が高くなる。このため、ＭＣＺインゴット中の比抵抗はインゴットの成長方向にばらつき、インゴット内の比抵抗公差を±１０％以内に収めることは難しい。その結果、ＭＣＺインゴットから切り出されるＭＣＺ基板に比抵抗のばらつきが生じる。【０００４】
そこで、ＭＣＺインゴットの結晶中にボロンをカウンタードープさせることで比抵抗のばらつきを改善させることが試みられているが、その方法を用いてもＭＣＺインゴットの約２２％は比抵抗公差が±１０％以内に収まらない（例えば特許文献１）。【０００５】
また、ＭＣＺインゴットの比抵抗公差を厳しく管理することは、費用効率を著しく低下させるため、半導体装置の製造段階で基板の比抵抗を均一化することが好ましい。しかし、従来技術のプロセスは複雑であり、短時間で基板の比抵抗を均一化することは困難であった（例えば特許文献２）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許出願公開第２０１８／００９７０６４号明細書
【特許文献２】特許第５２２８２８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献２には、プロトンの飛程ピーク位置を、プロトンの飛程の分布の半値幅を整数で割った距離だけずらしながら、プロトンを基板に複数回照射（注入）することによって、基板を均一にドナー化する技術が開示されている。しかし、耐圧保持層であるドリフト層の全域を均一にドナー化するには、大掛かりなサイクロトロン装置を用いて、１０ＭｅＶ以上の高エネルギーでプロトンを数回照射する必要がある。また、当該技術を、例えば注入エネルギーが２ＭｅＶ程度のイオン注入装置で実施することもできるが、その場合、シリコン中のプロトンの飛程の分布の半値幅は１０μｍ以下と小さくなるため、相当回数の照射が必要になり製造コストが増大する。【０００８】
本開示は以上のような課題を解決するためになされたものであり、半導体装置の製造段階における簡易なプロセスでｎ型ドリフト層の均一な比抵抗を得ることが可能な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本開示に係る半導体装置は、第１主面および第２主面を有する半導体基板と、半導体基板の第１主面と第２主面との間に形成された第１導電型の第１半導体領域と、第１半導体領域と第１主面との間に形成された第２導電型の第２半導体領域と、第１半導体領域と第２主面との間に形成された、第１半導体領域よりも不純物のピーク濃度が高い、第１導電型の第３半導体領域または第２導電型の第４半導体領域の少なくともいずれか一方と、を備え、第１半導体領域の第１主面側の端部から第２主面側の端部までの全域に水素関連ドナーを含み、第１半導体領域の水素関連ドナーの濃度は、第１半導体領域の不純物濃度以上である。
【発明の効果】
【００１０】
本開示に係る半導体装置は、その製造段階において半導体基板に軽イオンまたは電子線を貫通させて、水素プラズマ処理とアニールを施すという簡易なプロセスによって、不足分のドナーを水素関連ドナーで補償することができ、ｎ型ドリフト層となる第１半導体領域の均一な比抵抗を得ることができる。【００１１】
本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１に係る半導体装置（ＰｉＮダイオード）の断面図である。
【図２】実施の形態１に係る半導体装置の深さ方向のドーパント濃度プロファイルを示す図である。
【図３】実施の形態１に係る半導体装置の製造工程を示すフローチャートである。
【図４】半導体基板に対する軽イオン照射の模式図である。
【図５】実施の形態２に係る半導体装置（ＩＧＢＴ）の断面図である。
【図６】実施の形態３に係る半導体装置（ＳＪ−ＭＯＳＦＥＴ）の断面図である。
【図７】実施の形態３に係る半導体装置の製造工程を示すフローチャートである。
【図８】実施の形態３に係る半導体基板（ＳＪ基板）の断面図である。
【図９】実施の形態３に係る半導体基板におけるｐピラー層の部分の深さ方向のドーパント濃度プロファイルを示す図である。
【図１０】実施の形態３に係る半導体基板におけるｎピラー層の部分の深さ方向のドーパント濃度プロファイルを示す図である。
【図１１】実施の形態４に係る半導体装置の製造工程を示すフローチャートである。
【図１２】実施の形態４に係る半導体装置（ＰｉＮダイオード）の深さ方向のドーパント濃度プロファイルを示す図である。
【発明を実施するための形態】
【００１３】
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置であるＰｉＮダイオード１００の構成を示す断面図である。簡単のため、図１には、ダイオードとして動作する活性領域の構造のみを図示し、活性領域の外側の周辺領域に設けられる終端構造の図示は省略している。
【００１４】
実施の形態１のＰｉＮダイオード１００は、ＭＣＺ法で形成されたシリコン基板（ＭＣＺ基板）である半導体基板１０を用いて形成されている。ただし、半導体基板１０の種類はこれに限られず、例えば、ＦＺ（Floating Zone）法で形成されたシリコン基板（ＦＺ基板）でもよいし、ＣＺ（Czochralski）法で形成されたシリコン基板上にエピタキシャル成長層を設けて成るＣＺエピ基板でもよい。半導体基板１０の種類は、製造する半導体装置に適した特性を持つものが適宜選択されればよい。
【００１５】
ここで、半導体基板１０の表側（図１において上側）の主面を第１主面１０ａ、裏側（図１において下側）の主面を第２主面１０ｂと定義する。また、以下においては、第１導電型をｎ型、第２導電型をｐ型として説明する。
【００１６】
図１に示すように、半導体基板１０の第１主面１０ａと第２主面１０ｂとの間には、第１導電型のｎ型ドリフト層１０１（第１半導体領域）が形成されている。半導体基板１０の第１主面１０ａ側の表層部、すなわち、ｎ型ドリフト層１０１と第１主面１０ａとの間には、第２導電型のｐ型アノード層１０２（第２半導体領域）が形成されている。半導体基板１０の第２主面１０ｂ側の表層部、すなわち、ｎ型ドリフト層１０１と第２主面１０ｂとの間には、ｎ型ドリフト層１０１よりも不純物のピーク濃度が高い第１導電型のｎ型カソード層１０３（第３半導体領域）が形成されている。ｎ型ドリフト層１０１とｎ型カソード層１０３との間には、ｎ型ドリフト層１０１よりも不純物のピーク濃度が高く、且つ、ｎ型カソード層１０３よりも不純物のピーク濃度が低い第１導電型のｎ型バッファ層１０４が形成されている。
【００１７】
また、半導体基板１０の第１主面１０ａ上には、ｐ型アノード層１０２と接続するアノード電極１０５が形成されている。半導体基板１０の第２主面１０ｂ上には、ｎ型カソード層１０３に接続するカソード電極１０６が形成されている。
【００１８】
図２は、ＰｉＮダイオード１００の深さ方向のドーパント濃度プロファイルを示す図であり、ｐ型アノード層１０２、ｎ型ドリフト層１０１、ｎ型バッファ層１０４、ｎ型カソード層１０３の深さ方向のドーパント濃度プロファイルを示している。図２に示すように、ｎ型ドリフト層１０１は、その第１主面１０ａ側（基板表面側）の端部から第２主面１０ｂ側（基板底面側）の端部までの全域にわたって水素関連ドナーを含んでいる。また、ｎ型ドリフト層１０１では、その第１主面１０ａ側の端部から第２主面１０ｂ側の端部までの全域にわたって、水素関連ドナー濃度は常にｎ型ドリフト層１０１の不純物濃度（リンまたはヒ素の濃度）以上であり、第２主面１０ｂから第１主面１０ａに向かって連続的に増加している。つまり、ｎ型ドリフト層１０１の水素関連ドナー濃度は、ｎ型ドリフト層１０１の第１主面１０ａ側の端部で最も高く、ｎ型ドリフト層１０１の第２主面１０ｂ側の端部で最も低い。
【００１９】
図３は、実施の形態１に係るＰｉＮダイオード１００の製造方法を示すフローチャートである。以下、図３を参照しつつ、ＰｉＮダイオード１００の製造方法を説明する。
【００２０】
表面素子形成工程（ステップＳ１０１）では、まず、リンがドープされたｎ型のシリコンから成る半導体基板１０のウエハを用意する。このとき半導体基板１０中のリン濃度は、完成した半導体装置で所望の耐圧を得るためのリン濃度よりも低くし、半導体基板１０は高比抵抗な状態とする。半導体基板１０にドープされるｎ型の不純物はヒ素でもよい。そして、半導体基板１０の第１主面１０ａ側に、ＰｉＮダイオード１００の素子構造を形成する。つまり、半導体基板１０の第１主面１０ａ側の表層部にｐ型アノード層１０２を形成し、さらに、第１主面１０ａ上に、ｐ型アノード層１０２に接続するアノード電極１０５を形成する。
【００２１】
裏面研削工程（ステップＳ１０２）では、半導体基板１０を耐圧保持に必要な所望の厚さにするように、半導体基板１０の第２主面１０ｂを研削する。このとき、化学エッチング研削により破砕層を取り除く処理を行ってもよい。
【００２２】
裏面拡散層形成工程（ステップＳ１０３）では、まず、半導体基板１０の第２主面１０ｂにリンを注入することで、半導体基板１０の第２主面１０ｂ側の表層部にｎ型バッファ層１０４を形成する。また、半導体基板１０の第２主面１０ｂ側の表層部におけるｎ型バッファ層１０４よりも浅い位置に、ｎ型バッファ層１０４よりも不純物のピーク濃度の高いｎ型カソード層１０３を形成する。このとき、ｎ型カソード層１０３の表層部の一部に、第２導電型のｐ型カソード層を選択的に形成してもよい。
【００２３】
なお、ステップＳ１０１およびステップＳ１０３においてｐ型アノード層１０２、ｎ型カソード層１０３およびｎ型バッファ層１０４が形成されずに残った半導体基板１０のｎ型の領域がｎ型ドリフト層１０１となる。
【００２４】
軽イオン照射工程（ステップＳ１０４）では、図４に示すように、半導体基板１０の第２主面１０ｂ側から、ヘリウム（Ｈｅ）等の軽イオン２０を１ＭｅＶ以上の加速エネルギーで、半導体基板１０を貫通するように照射することで、半導体基板１０のシリコンの全域に損傷を生じさせる。これにより、半導体基板１０は、シリコンの損傷領域に、格子位置から外れた格子間（Interstitial）シリコン（Ｓｉｉ）、格子位置に空いた空孔（Ｖ；Vacancy）などが生じた状態となる。なお、軽イオンは、ヘリウム（Ｈｅ）または水素（Ｈ）、あるいはそれらの同位体であればよく、軽イオン照射のドーズ量は、１×１０１４ｃｍ−２以上１×１０１６ｃｍ−２以下であればよい。
【００２５】
水素プラズマ照射・アニール工程（ステップＳ１０５）では、まず、半導体基板１０の第２主面１０ｂ側から水素プラズマ照射を行うことで、シリコンの損傷領域に水素（Ｈ）を導入する。そして、損傷領域に水素が導入された状態で、３００℃以上４５０℃以下のアニールを行う。これにより、空孔はウエハ含有の酸素（Ｏ）と反応してＶＯ欠陥を形成し、さらに、ＶＯ欠陥は水素プラズマ照射で導入された水素と反応してＶＯＨ欠陥を形成する。ＶＯＨ欠陥は、伝導帯から０．３５ｅＶあたりの位置に電子トラップ準位を作り、また、水素関連のドナー化に寄与する。その結果、半導体基板１０中の全域に水素関連ドナーが形成され、図２に示したドーパント濃度プロファイルが得られる。
【００２６】
裏面電極形成工程（ステップＳ１０６）では、半導体基板１０の第２主面１０ｂ上に、パッケージ封止の際に必要な裏面電極として、カソード電極１０６を形成する。
【００２７】
以上の工程により、図１に示した構成のＰｉＮダイオード１００が形成されたデバイスウエハが完成する。
【００２８】
このように、実施の形態１によれば、パワーデバイスの製造段階において、高比抵抗な半導体基板１０のウエハに軽イオンを貫通させて、水素プラズマ処理とアニールを施すという簡易なプロセスによって、半導体基板１０の不足分のドナーを水素関連ドナーで補償することでｎ型ドリフト層の均一な比抵抗を得ることができる。つまり、デバイス製造段階でウエハの比抵抗を均一化させることができる。
【００２９】
＜実施の形態２＞
実施の形態２では、半導体基板１０を用いて形成する半導体装置をＭＯＳ（Metal Oxide Semiconductor）型デバイスとした例を示す。図５は、実施の形態２に係る半導体装置であるＩＧＢＴ２００の構成を示す断面図である。簡単のため、図５には、ＩＧＢＴのユニットセル分の構造のみを図示し、周辺領域に設けられる終端構造の図示は省略している。
【００３０】
実施の形態２において、ＩＧＢＴ２００が形成される半導体基板１０は、ＭＣＺ基板であるものとする。ただし、半導体基板１０の種類はこれに限られず、例えば、ＦＺ基板、ＣＺエピ基板などでもよい。
【００３１】
図５のように、半導体基板１０の第１主面１０ａと第２主面１０ｂとの間には、第１導電型のｎ型ドリフト層２０１（第１半導体領域）が形成されている。半導体基板１０の第１主面１０ａ側の表層部、すなわち、ｎ型ドリフト層２０１と第１主面１０ａとの間の一部の領域には、第２導電型のｐ型ベース層２０２（第２半導体領域）が選択的に形成されている。また、ｐ型ベース層２０２の表層部の一部の領域には、第１導電型のｎ型エミッタ層２０３が形成されている。
【００３２】
半導体基板１０の第２主面１０ｂ側の表層部、すなわち、ｎ型ドリフト層２０１と第２主面１０ｂとの間には、ｎ型ドリフト層２０１よりも不純物のピーク濃度が高い第２導電型のｐ型コレクタ層２０４（第４半導体領域）が形成されている。ｎ型ドリフト層２０１とｐ型コレクタ層２０４との間には、ｎ型ドリフト層２０１よりも不純物のピーク濃度が高く、且つ、ｐ型コレクタ層２０４よりも不純物のピーク濃度が低い第１導電型のｎ型バッファ層２０５が形成されている。
【００３３】
また、半導体基板１０の第１主面１０ａ上には、ｎ型ドリフト層２０１、ｐ型ベース層２０２およびｎ型エミッタ層２０３に跨がるようにゲート絶縁膜２０６が形成されており、その上にゲート電極２０７が形成されている。ゲート電極２０７は、ゲート絶縁膜２０６を介してｎ型ドリフト層２０１、ｐ型ベース層２０２およびｎ型エミッタ層２０３に対向するように配置される。ゲート電極２０７の上には層間絶縁膜２０８が形成されており、層間絶縁膜２０８の上にエミッタ電極２０９が形成されている。層間絶縁膜２０８には、ｎ型エミッタ層２０３に達するコンタクトホールが形成されており、エミッタ電極２０９は、当該コンタクトホールを通してｎ型エミッタ層２０３に接続している。
【００３４】
半導体基板１０の第２主面１０ｂ上には、ｐ型コレクタ層２０４に接続するコレクタ電極２１０が形成されている。
【００３５】
ｎ型ドリフト層２０１は、その全域にわたって水素関連ドナーを含んでいる。また、ｎ型ドリフト層２０１では、半導体基板１０の第１主面１０ａ側から第２主面１０ｂ側にわたって、水素関連ドナー濃度は常にｎ型ドリフト層２０１の不純物濃度（リンまたはヒ素の濃度）以上であり、第２主面１０ｂから第１主面１０ａに向かって連続的に増加している。
【００３６】
実施の形態２のＩＧＢＴ２００の製造方法は、基本的に図３と同じフローチャートで表される。以下、図３を参照しつつ、ＩＧＢＴ２００の製造方法を説明する。
【００３７】
表面素子形成工程（ステップＳ１０１）では、まず、リンがドープされたｎ型のシリコンから成る半導体基板１０のウエハを用意する。このとき半導体基板１０中のリン濃度は、完成した半導体装置で所望の耐圧を得るためのリン濃度よりも低くし、半導体基板１０は高比抵抗な状態とする。半導体基板１０にドープされるｎ型の不純物はヒ素でもよい。そして、半導体基板１０の第１主面１０ａ側に、ＩＧＢＴ２００の素子構造を形成する。つまり、半導体基板１０の第１主面１０ａ側の表層部に、ｐ型ベース層２０２およびｎ型エミッタ層２０３を形成する。続いて、第１主面１０ａ上に、ゲート絶縁膜２０６、ゲート電極２０７、層間絶縁膜２０８およびエミッタ電極２０９を形成する。このとき、エミッタ電極２０９は、層間絶縁膜２０８に形成されたコンタクトホールを通してｎ型エミッタ層２０３に接続される。
【００３８】
裏面研削工程（ステップＳ１０２）では、半導体基板１０を耐圧保持に必要な所望の厚さにするように、半導体基板１０の第２主面１０ｂを研削する。このとき、化学エッチング研削により破砕層を取り除く処理を行ってもよい。
【００３９】
裏面拡散層形成工程（ステップＳ１０３）では、まず、半導体基板１０の第２主面１０ｂにリンを注入することで、半導体基板１０の第２主面１０ｂ側の表層部にｎ型バッファ層２０５を形成する。また、半導体基板１０の第２主面１０ｂ側の表層部におけるｎ型バッファ層２０５よりも浅い位置に、ｎ型バッファ層２０５よりも不純物のピーク濃度の高いｐ型コレクタ層２０４を形成する。
【００４０】
なお、ステップＳ１０１およびステップＳ１０３においてｐ型ベース層２０２、ｎ型エミッタ層２０３、ｐ型コレクタ層２０４およびｎ型バッファ層２０５が形成されずに残った半導体基板１０のｎ型の領域がｎ型ドリフト層２０１となる。
【００４１】
軽イオン照射工程（ステップＳ１０４）では、図４に示すように、半導体基板１０の第２主面１０ｂ側から、ヘリウム（Ｈｅ）等の軽イオン２０を１ＭｅＶ以上の加速エネルギーで、半導体基板１０を貫通するように照射することで、半導体基板１０のシリコンの全域に損傷を生じさせる。
【００４２】
水素プラズマ照射・アニール工程（ステップＳ１０５）では、まず、半導体基板１０の第２主面１０ｂ側から水素プラズマ照射を行うことで、シリコンの損傷領域に水素（Ｈ）を導入する。そして、損傷領域に水素が導入された状態で、３００℃以上４５０℃以下のアニールを行う。その結果、半導体基板１０中の全域に水素関連ドナーが形成され、上述したｎ型ドリフト層２０１のドーパント濃度プロファイルが得られる。すなわち、ｎ型ドリフト層２０１の全域において、水素関連ドナー濃度がリン濃度よりも常に高く、半導体基板１０の第２主面１０ｂから第１主面１０ａに向かって水素関連ドナー濃度が連続的に増加したドーパント濃度プロファイルが得られる。
【００４３】
裏面電極形成工程（ステップＳ１０６）では、半導体基板１０の第２主面１０ｂ上に、パッケージ封止の際に必要な裏面電極として、コレクタ電極２１０を形成する。
【００４４】
以上の工程により、図５に示した構成のＩＧＢＴ２００が形成されたデバイスウエハが完成する。
【００４５】
なお、図５のＩＧＢＴ２００は、プレーナーゲート構造であるが、トレンチゲート構造であってもよい。トレンチゲート構造をとる場合、ゲート絶縁膜２０６およびゲート電極２０７は、半導体基板１０の第１主面１０ａに形成されたトレンチ内に形成される。また、トレンチ内のゲート電極２０７がゲート絶縁膜２０６を介してｎ型ドリフト層２０１、ｐ型ベース層２０２およびｎ型エミッタ層２０３に対向するように、ｐ型ベース層２０２およびｎ型エミッタ層２０３はトレンチの側壁に形成され、トレンチは底部がｐ型ベース層２０２の下のｎ型ドリフト層２０１にまで達する深さで形成される。
【００４６】
また、ｐ型コレクタ層２０４に代えて、ｎ型ドリフト層２０１よりも不純物のピーク濃度が高い第１導電型のｎ型ドレイン層を形成することで、実施の形態２の半導体装置をＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）としてもよい。このＭＯＳＦＥＴもトレンチゲート構造であってもよい。
【００４７】
また、半導体基板１０の第２主面１０ｂ側の表層部に、ｐ型コレクタ層２０４と共にｎ型コレクタ層を部分的に形成してもよい。つまり、ｎ型ドリフト層２０１と第２主面１０ｂとの間に、ｐ型コレクタ層２０４とそれに隣接するｎ型コレクタ層とを形成してもよい。
【００４８】
また、半導体基板１０の第１主面１０ａに、ＩＧＢＴ領域とダイオード領域とを設け、ＩＧＢＴ領域における半導体基板１０の第２主面１０ｂ側の表層部にｐ型コレクタ層２０４を形成し、ダイオード領域における半導体基板１０の第２主面１０ｂ側の表層部にｎ型カソード層を形成することで、実施の形態２の半導体装置をＲＣ（Reverse-Conducting）型のＩＧＢＴとしてもよい。つまり、ｎ型ドリフト層２０１と第２主面１０ｂとの間に、ｐ型コレクタ層２０４とそれに隣接するｎ型カソード層とを形成してもよい。
【００４９】
＜実施の形態３＞
実施の形態３では、半導体基板１０を用いて形成する半導体装置をＳＪ（Super-Junction）タイプのＭＯＳ型デバイスとした例を示す。図６は、実施の形態３に係る半導体装置であるＳＪ−ＭＯＦＳＦＥＴ３００の構成を示す断面図である。簡単のため、図６には、ＭＯＳＦＥＴのユニットセル分の構造のみを図示し、周辺領域に設けられる終端構造の図示は省略している。
【００５０】
実施の形態３において、ＳＪ−ＭＯＦＳＦＥＴ３００が形成される半導体基板１０は、ＣＺエピ基板であるものとする。ただし、半導体基板１０の種類はこれに限られず、例えば、ＭＣＺ法、ＦＺ基板などでもよい。
【００５１】
図６のように、半導体基板１０の第１主面１０ａと第２主面１０ｂとの間には、第１導電型のｎ型ピラー層３０１（第１半導体ピラー領域）および第２導電型のｐ型ピラー層３０２（第２半導体ピラー領域）が形成されている。ｎ型ピラー層３０１とｐ型ピラー層３０２とは、互いに隣接し、横方向（第１主面１０ａに水平な方向）に向かって交互に設けられている。
【００５２】
半導体基板１０の第１主面１０ａ側の表層部、すなわち、ｎ型ピラー層３０１およびｐ型ピラー層３０２と第１主面１０ａとの間の一部の領域には、第２導電型のｐ型ベース層３０３が選択的に形成されている。また、ｐ型ベース層３０３の表層部の一部の領域には、第１導電型のｎ型ソース層３０４が形成されている。
【００５３】
半導体基板１０の第２主面１０ｂ側の表層部、すなわち、ｎ型ピラー層３０１およびｐ型ピラー層３０２と第２主面１０ｂとの間には、ｎ型ピラー層３０１およびｐ型ピラー層３０２よりも不純物のピーク濃度が高い第１導電型のｎ型ドレイン層３０５が形成されている。
【００５４】
また、半導体基板１０の第１主面１０ａ上には、ｎ型ピラー層３０１、ｐ型ベース層３０３およびｎ型ソース層３０４に跨がるようにゲート絶縁膜３０６が形成されており、その上にゲート電極３０７が形成されている。ゲート電極３０７は、ゲート絶縁膜３０６を介してｎ型ピラー層３０１、ｐ型ベース層３０３およびｎ型ソース層３０４に対向するように配置される。ゲート電極３０７の上には層間絶縁膜３０８が形成されており、層間絶縁膜３０８の上にソース電極３０９が形成されている。層間絶縁膜３０８には、ｎ型ソース層３０４に達するコンタクトホールが形成されており、ソース電極３０９は、当該コンタクトホールを通してｎ型ソース層３０４に接続している。
【００５５】
半導体基板１０の第２主面１０ｂ上には、ｎ型ソース層３０４に接続するドレイン電極３１０が形成されている。
【００５６】
なお、実施の形態３における半導体基板１０のドーパント濃度プロファイルについては後述する。
【００５７】
図７は、実施の形態３に係るＳＪ−ＭＯＦＳＦＥＴ３００の製造方法を示すフローチャートである。以下、図７を参照しつつ、ＳＪ−ＭＯＦＳＦＥＴ３００の製造方法を説明する。
【００５８】
ＳＪ基板製造工程（ステップＳ３０１）では、まず、図８のように、高濃度にリンまたはヒ素がドープされた高濃度ｎ型基板３０上にリンがドープされたｎ型エピタキシャル層３１を成長させて成るＣＺエピ基板である半導体基板１０を用意する。そして、半導体基板１０のｎ型エピタキシャル層３１内に、ｎ型ピラー層３０１およびｐ型ピラー層３０２を形成する。このとき、ｎ型ピラー層３０１とｐ型ピラー層３０２とが、互いに隣接し、横方向に向かって交互に配置されるようにする。以下、ｎ型ピラー層３０１およびｐ型ピラー層３０２が形成された半導体基板１０を「ＳＪ基板１０」という。
【００５９】
ＳＪ基板１０の製造方法は、任意の方法でよく、例えば、エピタキシャル成長とイオン注入とを複数回繰り返し行うことでｎ型ピラー層およびｐ型ピラー層を形成するマルチエピ製造方式や、シリコン層にトレンチを形成し、当該トレンチを埋めるようにシリコンをエピタキシャル成長させることでｎ型ピラー層およびｐ型ピラー層を形成するトレンチフィル方式などを用いることができる。
【００６０】
表面素子形成工程（ステップＳ３０２）では、半導体基板１０の第１主面１０ａ側に、ＳＪ−ＭＯＦＳＦＥＴ３００の素子構造を形成する。まず、ＳＪ基板１０の第１主面１０ａ側の表層部に、ｐ型ベース層３０３およびｎ型ソース層３０４を形成する。続いて、第１主面１０ａ上に、ゲート絶縁膜３０６、ゲート電極３０７、層間絶縁膜３０８およびソース電極３０９を形成する。このとき、ソース電極３０９は、層間絶縁膜３０８に形成されたコンタクトホールを通してｎ型ソース層３０４に接続される。
【００６１】
チャージバランス評価工程（ステップＳ３０３）では、ＳＪ基板１０のチャージバランスを評価する。チャージバランスの評価は、ウエハテストで素子耐圧を評価するか、チャージバランスモニター用のＴＥＧ（Test Element Group）を評価することで行われる。チャージバランスモニター用のＴＥＧは、製品ウエハとは別のモニター基板上に形成されたＴＥＧでもよいし、製品ウエハ上の無効領域や予め規定されたＴＥＧエリアに設けられたＴＥＧでもよい。チャージバランスの評価によって、ｎ型ピラー層３０１およびｐ型ピラー層３０２について、チャージバランスに対して不足するドナー濃度およびアクセプター濃度を算出する。
【００６２】
軽イオン照射工程（ステップＳ３０４）では、ステップＳ３０３によるドナー濃度の不足分の算出結果に基づき、図４に示すように、ＳＪ基板１０の第２主面１０ｂ側から、ヘリウム（Ｈｅ）等の軽イオン２０を１ＭｅＶ以上の加速エネルギーで、半導体基板１０を貫通するように照射することで、ＳＪ基板１０のシリコンの全域に損傷を生じさせる。
【００６３】
水素プラズマ照射・アニール工程（ステップＳ３０５）では、まず、ＳＪ基板１０の第２主面１０ｂ側から水素プラズマ照射を行うことで、シリコンの損傷領域に水素（Ｈ）を導入する。そして、損傷領域に水素が導入された状態で、３００℃以上４５０℃以下のアニールを行う。その結果、ＳＪ基板１０中の全域に水素関連ドナーが形成される。この工程で、水素関連ドナー濃度を調整することで、ＳＪ基板１０のチャージバランスを評価した後に、チャージバランスを所望の値に補正することが可能となる。
【００６４】
裏面研削工程（ステップＳ３０６）では、ＳＪ−ＭＯＦＳＦＥＴ３００のオン抵抗を下げるために、ＳＪ基板１０の第２主面１０ｂ側にある高濃度ｎ型基板３０を研削する。このとき、化学エッチング研削により破砕層を取り除く処理を行ってもよい。なお、この工程で除去されずに残った高濃度ｎ型基板３０の部分がｎ型ドレイン層３０５となる。
【００６５】
裏面電極形成工程（ステップＳ３０７）では、ＳＪ基板１０の第２主面１０ｂ上に、パッケージ封止の際に必要な裏面電極として、ドレイン電極３１０を形成する。
【００６６】
以上の工程により、図６に示した構成のＩＧＢＴ２００が形成されたデバイスウエハが完成する。
【００６７】
図９に、ステップＳ３０４およびＳ３０５の処理を行った後のＳＪ基板１０（図８）におけるｐ型ピラー層３０２の部分の深さ方向のドーパント濃度プロファイル、すなわち図８のＡ１−Ａ２線に沿ったドーパント濃度プロファイルを示す。また、図１０に、ステップＳ３０４およびＳ３０５の処理を行った後のＳＪ基板１０におけるｎ型ピラー層３０１の部分の深さ方向のドーパント濃度プロファイル、すなわち図８のＢ１−Ｂ２線に沿ったドーパント濃度プロファイルを示す。
【００６８】
図９のように、ｐ型ピラー層３０２に導入された水素関連ドナーの濃度は、第１主面１０ａ側の端部から第２主面１０ｂ側の端部までの全域にわたって、ｐ型ピラー層３０２の不純物濃度（ボロンの濃度）よりも常に低く、第２主面１０ｂから第１主面１０ａに向かって連続的に増加している。すなわち、ｐ型ピラー層３０２の水素関連ドナーの濃度は、ｐ型ピラー層３０２の第１主面１０ａ側の端部で最も高く、ｐ型ピラー層３０２の第２主面１０ｂ側の端部で最も低くなっており、第１主面１０ａ側から第２主面１０ｂ側へ向かって水素関連ドナーが減少するような勾配を持つ。水素関連ドナーはボロンのアクセプターを電荷的に補償するため、ｐ型ピラー層３０２の深さ方向における実効ドーパント濃度は、ＳＪ基板１０の第１主面１０ａ側から第２主面１０ｂ側へ向かって増加するような勾配となる。
【００６９】
また、図１０のように、ｎ型ピラー層３０１に導入された水素関連ドナーの濃度は、第１主面１０ａ側の端部から第２主面１０ｂ側の端部までの全域にわたって、ｎ型ピラー層３０１の不純物濃度（リンまたはヒ素の濃度）よりも常に低く、第２主面１０ｂから第１主面１０ａに向かって連続的に増加している。すなわち、ｎ型ピラー層３０１の水素関連ドナーの濃度も、ｎ型ピラー層３０１の第１主面１０ａ側の端部で最も高く、ｎ型ピラー層３０１の第２主面１０ｂ側の端部で最も低くなっており、第１主面１０ａ側から第２主面１０ｂ側へ向かって水素関連ドナーが減少するような勾配を持つ。そのため、ｎ型ピラー層３０１の深さ方向における実効ドーパント濃度は、ＳＪ基板１０の第１主面１０ａ側から第２主面１０ｂ側へ向かって減少するような勾配となる。
【００７０】
従って、実施の形態３のＳＪ−ＭＯＦＳＦＥＴ３００では、ＳＪ基板１０の第１主面１０ａ側がｐリッチで、ＳＪ基板１０の第２主面１０ｂへ向かって徐々にｎリッチ化する構造となる。これにより、チャージインバランス量に対する耐圧の感度が増加してピーク耐圧を増加させることができるため、より高い耐圧を確保できるという効果が得られる。
【００７１】
なお、図６のＳＪ−ＭＯＦＳＦＥＴ３００は、プレーナーゲート構造であるが、トレンチゲート構造であってもよい。トレンチゲート構造をとる場合、ゲート絶縁膜３０６およびゲート電極３０７は、ＳＪ基板１０の第１主面１０ａに形成されたトレンチ内に形成される。また、トレンチ内のゲート電極３０７がゲート絶縁膜３０６を介してｎ型ピラー層３０１、ｐ型ベース層３０３およびｎ型ソース層３０４に対向するように、ｐ型ベース層３０３およびｎ型ソース層３０４はトレンチの側壁に形成され、トレンチは底部がｐ型ベース層３０３の下のｎ型ピラー層３０１にまで達する深さで形成される。
【００７２】
また、ｎ型ソース層３０４に代えて、ｎ型ピラー層３０１およびｐ型ピラー層３０２よりも不純物のピーク濃度が高い第２導電型のｐ型コレクタ層を形成することで、実施の形態３の半導体装置をＳＪ−ＩＧＢＴとしてもよい。このＳＪ−ＩＧＢＴもトレンチゲート構造であってもよい。
【００７３】
＜実施の形態４＞
実施の形態４では、ウエハ全域に水素関連ドナーを導入するために半導体基板１０のシリコン中に損傷を生じさせる工程を、軽イオン照射ではなく、電子線照射によって行う。電子線は、Ｈｅやプロトン等の軽イオンに比べて透過性が高いという特徴がある。そのため、図４と同様に半導体基板１０のウエハの第２主面１０ｂから電子線を照射しても、図４とは逆にウエハの第１主面１０ａから電子線を照射しても、均一な損傷を生じさせることができる。そのため、半導体基板１０に導入される水素関連ドナーは、半導体基板１０の深さ方向に均一に導入される。
【００７４】
例えば、図１１は、実施の形態１のＰｉＮダイオード１００の製造方法において、軽イオン照射の代わりに電子線照射を行う場合のフローチャートである。図１１は、図３の軽イオン照射工程（ステップＳ１０４）を、電子線照射工程（ステップＳ１０４ａ）に置き換えたものである。ステップＳ１０４ａにおいて、軽イオン照射ではなく、電子線照射が行われることを除けば、図１１のフローは基本的に図３のフローと同じである。ただし、電子線の照射エネルギーは、４００ｋｅＶ以上３ＭｅＶ以下の範囲を好適とする。また、ステップＳ１０４ａでは、電子線を半導体基板１０の第１主面１０ａ側から照射しても、第２主面１０ｂ側から照射してもよい。
【００７５】
また、図１１のフローで製造されたＰｉＮダイオード１００の深さ方向のドーパント濃度プロファイルを図１２に示す。図２と同様に、ｎ型ドリフト層１０１は、その全域にわたって水素関連ドナーを含んでおり、ｎ型ドリフト層１０１の全域にわたって、水素関連ドナー濃度は常にｎ型ドリフト層１０１の不純物濃度（リンまたはヒ素の濃度）以上である。ただし、図２とは異なり、半導体基板１０の深さ方向の水素関連ドナーの濃度は、ｎ型ドリフト層１０１の全域にわたって均一となる。
【００７６】
ここでは、実施の形態１の半導体装置の製造方法に対して、軽イオン照射の代わりに電子線照射を行う例を示したが、本実施の形態は実施の形態２および３にも適用可能である。
【００７７】
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【００７８】
上記した説明は、すべての態様において、例示であって、例示されていない無数の変形例が想定され得るものと解される。
【符号の説明】
【００７９】
１０  半導体基板、１０ａ  第１主面、１０ｂ  第２主面、２０  軽イオン、３０  高濃度ｎ型基板、３１  ｎ型エピタキシャル層、１００  ＰｉＮダイオード、１０１  ｎ型ドリフト層、１０２  ｐ型アノード層、１０３  ｎ型カソード層、１０４  ｎ型バッファ層、１０５  アノード電極、１０６  カソード電極、２００  ＩＧＢＴ、２０１  ｎ型ドリフト層、２０２  ｐ型ベース層、２０３  ｎ型エミッタ層、２０４  ｐ型コレクタ層、２０５  ｎ型バッファ層、２０６  ゲート絶縁膜、２０７  ゲート電極、２０８  層間絶縁膜、２０９  エミッタ電極、２１０  コレクタ電極、３００  ＳＪ−ＭＯＦＳＦＥＴ、３０１  ｎ型ピラー層、３０２  ｐ型ピラー層、３０３  ｐ型ベース層、３０４  ｎ型ソース層、３０５  ｎ型ドレイン層、３０６  ゲート絶縁膜、３０７  ゲート電極、３０８  層間絶縁膜、３０９  ソース電極、３１０  ドレイン電極。
【要約】
半導体装置（１００）は、第１主面（１０ａ）および第２主面（１０ｂ）を有する半導体基板（１０）を用いて形成されている。半導体基板（１０）の第１主面（１０ａ）と第２主面（１０ｂ）との間には、第１導電型の第１半導体領域（１０１；２０１）が形成されている。第１半導体領域（１０１；２０１）と第１主面（１０ａ）との間には、第２導電型の第２半導体領域（１０２，２０２）が形成されている。第１半導体領域（１０１；２０１）は水素関連ドナーを含み、第１半導体領域（１０１；２０１）の水素関連ドナーの濃度は、第１半導体領域（１０１；２０１）の不純物濃度以上である。【図１】
0006976493.tif 000002
【図２】
0006976493.tif 000003
【図３】
0006976493.tif 000004
【図４】
0006976493.tif 000005
【図５】
0006976493.tif 000006
【図６】
0006976493.tif 000007
【図７】
0006976493.tif 000008
【図８】
0006976493.tif 000009
【図９】
0006976493.tif 000010
【図１０】
0006976493.tif 000011
【図１１】
0006976493.tif 000012
【図１２】
0006976493.tif 000013