(57)【特許請求の範囲】
【請求項１】
半導体スイッチング素子と、
前記半導体スイッチング素子を制御する制御ドライバと、
前記半導体スイッチング素子のゲート電圧を検出する検出部と、
前記検出部により検出された前記ゲート電圧に応じて前記半導体スイッチング素子を制御する制御部と、を備え、
前記ゲート電圧が閾値以上である場合、前記制御部は、前記制御ドライバを制御して出力電流目標値を低下させ、出力を抑制することを特徴とする電力変換装置。
【請求項２】
前記閾値は、前記ゲート電圧の異常検知上限値であることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記半導体スイッチング素子は、ワイドバンドギャップ半導体であることを特徴とする請求項１または２に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、電力変換装置に関するものである。
【背景技術】
【０００２】
電力変換装置において、異常を判断する指標にゲート電圧を用いた手法の一つとして、例えば特許文献１に開示されているように、自己消弧形の複数の半導体スイッチング素子を使用し、ゲート電圧が異常な半導体スイッチング素子の数に応じてフェールを発生させて電力変換動作を停止させ、電力変換装置を保護する技術がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−２５２８９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の開示技術では、所望の時間、動作を継続するために半導体スイッチング素子が複数必要であり、その結果、電力変換装置の大型化およびコストの増大に繋がる課題がある。
また、ゲート電圧の増加に伴い、単位時間当たりのドレイン電流量が増加して増大するサージ対策として、スナバ回路の追加等が必要になり、電力変換装置のサイズが増加し、コストが上昇する課題がある。
加えて、異常判定されるまでの一定期間、半導体スイッチング素子の破壊がないように設計した場合、半導体スイッチング素子に対する電力印加時間が長くなることから、素子温度が上昇し、冷却部品の追加が必要となる課題もある。
【０００５】
本願は、前記のような課題を解決するための技術を開示するものであり、サイズの増加およびコストの上昇を抑制する電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本願に係る電力変換装置は、半導体スイッチング素子と、前記半導体スイッチング素子を制御する制御ドライバと、前記半導体スイッチング素子のゲート電圧を検出する検出部と、前記検出部により検出された前記ゲート電圧に応じて前記半導体スイッチング素子を制御する制御部と、を備え、
前記ゲート電圧が閾値以上である場合、前記制御部は、前記制御ドライバを制御して出力電流目標値を低下させ、出力を抑制する。
【発明の効果】
【０００７】
本願に開示される電力変換装置によれば、サイズの増加およびコストの上昇を抑制する電力変換装置が得られる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１に係る電力変換装置の回路構成を示す図である。
【図２】実施の形態１に係る電力変換装置による半導体スイッチング素子のスイッチング損失の低減効果を示す図である。
【発明を実施するための形態】
【０００９】
以下、本願に係る電力変換装置の好適な実施の形態について図面を用いて説明する。
【００１０】
実施の形態１．
図１は、実施の形態１に係る電力変換装置の回路構成を示し、図中の符号Ａ〜Ｋは、Ａ−Ａ間〜Ｋ−Ｋ間がそれぞれ連続する線であることを意味している。
図１に示すように、電力変換装置１００は、力率改善用のＰＦＣ（Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｌｌｅｃｔｉｏｎ）リアクトル１と半導体スイッチング素子２ａ〜２ｄとにより構成されるＡＣ／ＤＣコンバータ３を備えると共に、ＡＣ／ＤＣコンバータ３の後段に平滑コンデンサ４を備えている。また、電力変換装置１００は、平滑コンデンサ４の後段に、半導体スイッチング素子５ａ〜５ｄ、トランス６、ダイオード７ａ〜７ｄ、平滑リアクトル８、および平滑コンデンサ９で構成されるＤＣ／ＤＣコンバータ１０を備えている。半導体スイッチング素子２ａ〜２ｄには制御ドライバ１１ａ〜１１ｄがそれぞれ接続され、半導体スイッチング素子５ａ〜５ｄには制御ドライバ１２ａ〜１２ｄがそれぞれ接続されている。
【００１１】
半導体スイッチング素子２ａ〜２ｄおよび半導体スイッチング素子５ａ〜５ｄには、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、あるいはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等の自己消弧型半導体、もしくはワイドバンドギャップ半導体が用いられる。また、本実施の形態では、ＡＣ／ＤＣコンバータ３とＤＣ／ＤＣコンバータ１０の２つの電力変換回路を直列に接続しているが、これらを並列に接続してもよい。加えて、本実施の形態では電力変換回路を２つとしているが、３つ以上でも良い。
【００１２】
第１センサ回路１３は入力電圧または電流値１４を検出し、第２センサ回路１５は出力電圧または電流値１６を検出する。また、ＡＣ／ＤＣコンバータ３を構成する第１検出部１７ａ〜第４検出部１７ｄは、制御ドライバ１１ａ〜１１ｄの電源電圧値１８ａ〜１８ｄを検出し、ＤＣ／ＤＣコンバータ１０を構成する第５検出部１９ａ〜第８検出部１９ｄは、制御ドライバ１２ａ〜１２ｄの電源電圧値２０ａ〜２０ｄを検出する。
【００１３】
制御部２１では、第１センサ回路１３で検出された入力電圧または電流値１４、第２センサ回路１５で検出された出力電圧または電流値１６、および第１検出部１７ａ〜第４検出部１７ｄで検出された制御ドライバ１１ａ〜１１ｄの電源電圧値１８ａ〜１８ｄ、第５検出部１９ａ〜第８検出部１９ｄで検出された制御ドライバ１２ａ〜１２ｄの電源電圧値２０ａ〜２０ｄを基に、目標の出力電力となるように駆動信号２２ａ〜２２ｄ、および駆動信号２３ａ〜２３ｄをそれぞれ生成する。
【００１４】
制御部２１ではＰＷＭ制御が行われ、そのＰＷＭ制御により半導体スイッチング素子２ａ〜２ｄ、および半導体スイッチング素子５ａ〜５ｄが駆動される。制御部２１で生成される駆動信号２２ａ〜２２ｄは、それぞれ制御ドライバ１１ａ〜１１ｄを介して半導体スイッチング素子２ａ〜２ｄのゲートに入力され、また、制御部２１で生成される駆動信号２３ａ〜２３ｄは、それぞれ制御ドライバ１２ａ〜１２ｄを介して半導体スイッチング素子５ａ〜５ｄのゲートに入力される。
【００１５】
制御部２１は、第１検出部１７ａ〜第４検出部１７ｄのそれぞれにより検出された制御ドライバ１１ａ〜１１ｄの電源電圧値１８ａ〜１８ｄ、および第５検出部１９ａ〜第８検出部１９ｄのそれぞれにより検出された制御ドライバ１２ａ〜１２ｄの電源電圧値２０ａ〜２０ｄのうち、何れか一つの電源電圧値が異常検知上限値以上であった場合、制御ドライバ１１ａ〜１１ｄ、および制御ドライバ１２ａ〜１２ｄを制御して出力電流目標値を低下させ、出力を抑制する。
【００１６】
一般に、半導体スイッチング素子においては、ゲート電圧が高い場合、急激にドレイン電流が流れることでサージが増大するため、サージ対策としてスナバ回路を設ける必要があるが、本実施の形態では、サージを抑制できるため、スナバ回路を削減でき、スナバ回路削減により、電力変換装置のサイズおよびコストを低減できる。また、ゲート電圧の異常判定上限値を第１の閾値とすることにより、素子破壊を防ぎながら、最大限電力変換を行うことが可能となる。
【００１７】
また、制御部２１は、第１検出部１７ａ〜第４検出部１７ｄのそれぞれにより検出された制御ドライバ１１ａ〜１１ｄの電源電圧値１８ａ〜１８ｄ、および第５検出部１９ａ〜第８検出部１９ｄのそれぞれにより検出された制御ドライバ１２ａ〜１２ｄの電源電圧値２０ａ〜２０ｄのうち、何れか一つの制御ドライバの電源電圧値が異常判定下限値以下であった場合、半導体スイッチング素子２ａ〜２ｄ、および半導体スイッチング素子５ａ〜５ｄの駆動周波数を低下させる。
【００１８】
次に、半導体スイッチング素子のゲート電圧と駆動周波数の関係を、図２を用いて説明する。
半導体スイッチング素子のゲート電圧Ｖｄｓが低い場合、単位時間当たりのドレイン電流Ｉｄの変化量が小さくなるため、図２（ａ）に示すように、スイッチング損失が増大するが、本実施の形態では、図２（ｂ）に示すように、駆動周波数を低下させ、スイッチング回数を低下させている。これにより、電力変換中のスイッチング損失を抑制し、半導体スイッチング素子の発熱を抑制できて冷却部品を削減することができる。また、ゲート電圧の異常判定下限値を第２の閾値とすることにより、素子破壊を防ぎながら、最大限電力変換を行うことが出来る。図２のハッチング部分がスイッチング損失を示している。
【００１９】
なお、半導体スイッチング素子を、ＧａＮ（Ｇａｌｌｉｕｍ  Ｎｉｔｒｉｄｅ）、あるいはＳｉＣ（Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ）などのワイドバンドギャップ半導体とした場合においては、スイッチング速度が高速となり、サージが増大しやすくなることから、本実施の形態によるサージ低減効果がより期待できる。
また、ワイドバンドギャップ半導体は電圧耐量が低いため、異常判定するまで素子破壊が無いように設計した場合、負荷分散のために複数個の素子が必要であったが、本実施の形態では、異常判定するまでの負荷を抑制できるため、素子を追加する必要がなくなる。
【００２０】
本願は、例示的な実施の形態が記載されているが、実施の形態に記載された様々な特徴、態様、および機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合が含まれるものとする。
【符号の説明】
【００２１】
１  ＰＦＣリアクトル、２ａ〜２ｄ、５ａ〜５ｄ  半導体スイッチング素子、３  ＡＣ／ＤＣコンバータ、４  平滑コンデンサ、６  トランス、７ａ〜７ｄ  ダイオード、８  平滑リアクトル、９  平滑コンデンサ、１０  ＤＣ／ＤＣコンバータ、１１ａ〜１１ｄ、１２ａ〜１２ｄ  制御ドライバ、１３  第１センサ回路、１４  入力電圧または電流値、１５  第２センサ回路、１６  出力電圧または電流値、１７ａ  第１検出部、１７ｂ  第２検出部、１７ｃ  第３検出部、１７ｄ  第４検出部、１８ａ〜１８ｄ、２０ａ〜２０ｄ  電源電圧値、１９ａ  第５検出部、１９ｂ  第６検出部、１９ｃ  第７検出部、１９ｄ  第８検出部、２２ａ〜２２ｄ、２３ａ〜２３ｄ  駆動信号、１００  電力変換装置、Ｖｄｓ  ゲート電圧、Ｉｄ  ドレイン電流。
【図１】
0006976374.tif 000002
【図２】
0006976374.tif 000003