(57)【特許請求の範囲】
【請求項１】
入力電圧を受け取る第１の端子を備える整流トランジスタであって、該整流トランジスタの第２の端子が整流電圧を生成し、該整流トランジスタの制御端子がゲート電圧を受け取る整流トランジスタと、
該整流トランジスタに結合され、該整流電圧と該入力電圧の間の電圧差に応じて該ゲート電圧を生成するゲート駆動回路であって、第１の時間間隔において該電圧差を第１の基準電圧と実質的に等しくし、該第１の時間間隔の後の第２の時間間隔において該電圧差を第２の基準電圧と実質的に等しくするゲート駆動回路と、
該ゲート駆動回路および該整流トランジスタに対して結合された電圧クランプ回路であって、該第２の時間間隔において該電圧差を第３の基準電圧と比較し、該ゲート電圧を第４の基準電圧と比較することによって電圧クランプ経路をもたらし、該ゲート電圧を第１のクランプ電圧にクランプする電圧クランプ回路と、
を備える整流器。
【請求項２】
前記ゲート駆動回路が、
前記電圧差が第１の所定の閾値電圧未満である初期の時点を検知し、該初期の時点の後の前記第１の時間間隔において、該電圧差が前記第１の基準電圧と実質的に等しくなるように前記ゲート電圧を供給して前記整流トランジスタをオンにし、
前記第２の時間間隔において、該電圧差が前記第２の基準電圧と実質的に等しくなるように該ゲート電圧を調整し、
該第２の時間間隔の後の第３の時間間隔において、該電圧差が該第２の基準電圧から第２の所定の閾値電圧まで上昇する第２の時点を検知して、該第２の時点の後に、該トランジスタがオフになるように該ゲート電圧を調整するように構成されており、
該第１の基準電圧が前記第２の基準電圧よりも高いかまたはそれ以下である、請求項１に記載の整流器。
【請求項３】
前記ゲート駆動回路が、
前記電圧差および調整電圧を受け取り、第１の制御信号に応じて出力端子に前記ゲート電圧を生成する演算増幅器と、
基準接地電圧と該出力端子の間に直列に接続され、第２の制御信号に応じてオンまたはオフにされる第１のスイッチと、
第１の電圧と該出力端子の間に直列に接続され、第３の制御信号に応じてオンまたはオフにされる第２のスイッチと、
を備え、該調整電圧が前記第２の基準電圧に等しいものである、請求項２に記載の整流器。
【請求項４】
前記電圧クランプ回路が、
第１の比較器および第２の比較器を備える比較回路であって、
該第１の比較器が前記ゲート電圧を前記第４の基準電圧と比較して第１の比較結果を生成するように構成されており、該第２の比較器が前記電圧差を前記第３の基準電圧と比較して第２の比較結果を生成するように構成されている、比較回路と、
第４の制御信号に応じてオンまたはオフにされる第３のスイッチを備えて前記整流トランジスタの前記制御端子と前記基準接地電圧の間に結合されたクランプ回路であって、該第３のスイッチがオンになったとき前記電圧クランプ経路をもたらすように構成されているクランプ回路と、
該第１の比較結果、該第２の比較結果および前記第３の制御信号に応じて該第４の制御信号を生成し、該ゲート電圧が該第４の基準電圧よりも高いとき該第４の制御信号に応じて該第３のスイッチをオンにするように構成されて、該比較回路および該クランプ回路に結合された論理回路であって、該電圧差が該第３の基準電圧よりも大きく、前記第２のスイッチが該第３の制御信号に応じてオフにされる論理回路と、
を備える、請求項３に記載の整流器。
【請求項５】
前記クランプ回路が、
前記整流トランジスタの前記制御端子と前記第３のスイッチの第１の端子の間で互いに直列に結合されたＮ個（Ｎは正整数）のダイオードと、
該第３のスイッチの第２の端子に電流を供給する電流源と、
をさらに備える、請求項４に記載の整流器。
【請求項６】
前記クランプ回路が、
前記整流トランジスタの前記制御端子に結合された第１の端子および前記基準接地電圧に結合された第２の端子を有する第１のトランジスタと、
該整流トランジスタの該制御端子に結合された第１の端子ならびに前記Ｎ個のダイオードの第１の端子および該第１のトランジスタの制御端子に結合された第２の端子を有する第１の抵抗と、
該第１のトランジスタの該第１の端子に結合された第１の端子および該第１のトランジスタの該制御端子に結合された第２の端子を有する電圧制限保護部材と、
をさらに備える、請求項５に記載の整流器。
【請求項７】
前記論理回路が、
前記第１の比較結果、前記第２の比較結果および反転された第３の制御信号に対してＡＮＤ演算を実行し、該ＡＮＤ演算の結果に応じて前記第４の制御信号を生成して前記第３のスイッチをオンまたはオフにし、
前記第１の制御信号および反転された第４の制御信号に対して該ＡＮＤ演算を実行して、前記演算増幅器を無効にするディセーブル信号を生成するようにさらに構成されている、請求項４に記載の整流器。
【請求項８】
前記論理回路が、
前記第１の比較結果、前記第２の比較結果および前記反転された第３の制御信号に対して前記ＡＮＤ演算を実行する第１のＡＮＤゲートと、
該ＡＮＤ演算の結果に応じて前記第４の制御信号を生成するように構成されたパルス波発生器と、
前記第１の制御信号および前記反転された第４の制御信号に対して前記ＡＮＤ演算を実行して前記ディセーブル信号を生成する第２のＡＮＤゲートと、
を備える、請求項７に記載の整流器。
【請求項９】
前記第４の制御信号がパルス波を有し、該パルス波が消滅した後に、前記クランプ経路が遮断されて前記演算増幅器が有効になるように前記第３のスイッチがオフにされる、請求項４に記載の整流器。
【請求項１０】
前記ゲート駆動回路が、動作電源に応じて、前記第１の電圧、前記調整電圧、前記第１の所定の閾値電圧、前記第２の所定の閾値電圧および前記第３の基準電圧を生成するように構成された電圧発生器をさらに備える、請求項３に記載の整流器。
【請求項１１】
前記電圧発生器が、前記動作電源に応じて、前記演算増幅器の第１の電源および第２の電源、ならびにカウンタを生成するように構成された電圧調整器と、
該動作電源に応じて、前記第１の所定の閾値電圧、前記第２の所定の閾値電圧、前記調整電圧および前記第３の基準電圧を生成するように構成された基準電圧発生器とを備え、
前記第４の基準電圧が該動作電源と該第３の基準電圧の間の電圧差である、請求項１０に記載の整流器。
【請求項１２】
回転子と、
該回転子に結合されて複数のＡＣ入力電圧を生成する固定子と、
各々が前記入力電圧として対応するＡＣ入力電圧を受け取る複数の整流器であって、総体として整流電圧を生成する請求項１に記載の整流器と、
を備える交流発電機。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は交流発電機および整流器に関し、より詳細には電力損失を低減することができる交流発電機および整流器に関する。
【背景技術】
【０００２】
交流発電機では、ＡＣ入力電圧を整流して、ＤＣ電圧と見なされ得る整流電圧を生成するために、多くの場合整流器デバイスが使用される。この分野の従来技術によれば、入力電圧の整流動作は、多くの場合ダイオードまたはトランジスタの開閉を制御することによって実行される。理想状態では、負の半サイクルにおいて、整流電圧の電圧値は基準電圧（たとえば０ボルト）に保たれるべきである。しかしながら、実際には、図１に示される整流電圧の従来の波形図に示すように、ピーク値は電圧ＶＰの整流電圧であり、負の半サイクルＴＮでは、整流電圧の電圧値は基準電圧Ｖ０よりも低い。その上に、大きな整流電流の場合には、負の半サイクルＴＮがすぐにも終結する時点において、整流電圧が局部的に制御不能になって大きな負パルスが生成される。すなわち、整流電圧の負の半サイクルＴＮにおいて電力損失が生じ、システムの運転効率が低下する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本開示は、電力損失を低減することができる交流発電機および整流器を提供するものである。
【課題を解決するための手段】
【０００４】
本開示の一実施形態による整流器は、整流トランジスタ、ゲート駆動回路および電圧クランプ回路を含む。整流トランジスタは、入力電圧を受け取る第１の端子を含む。整流トランジスタの第２の端子は整流電圧を生成し、整流トランジスタの制御端子はゲート電圧を受け取る。ゲート駆動回路は整流トランジスタに結合され、整流電圧と入力電圧の間の電圧差に応じてゲート電圧を生成する。ゲート駆動回路は、第１の時間間隔において電圧差を第１の基準電圧と実質的に等しくし、第１の時間間隔の後の第２の時間間隔において電圧差を第２の基準電圧と実質的に等しくする。ゲート駆動回路および整流トランジスタに対して電圧クランプ回路が結合されている。電圧クランプ回路は、第２の時間間隔において電圧差を第３の基準電圧と比較し、ゲート電圧を第４の基準電圧と比較することによって電圧クランプ経路をもたらし、ゲート電圧を第１のクランプ電圧にクランプする。
【０００５】
前述のように、本開示の交流発電機は回転子、固定子、および複数の整流器を含む。整流器の各々が入力電圧として対応するＡＣ入力電圧を受け取り、複数の整流器が総体として整流電圧を生成する。
【発明の効果】
【０００６】
上記のことに基づき、本開示の整流器は、トランジスタの２つの端の間の電圧差を、負の半サイクルの第１の時間間隔において第１の基準電圧と等しく保ち、第２の時間間隔において第２の基準電圧と等しく保つ。その上に、整流器の電圧クランプ回路は、電圧差を第３の基準電圧と比較し、ゲート電圧を第４の基準電圧と比較することによって電圧クランプ経路をもたらし、ゲート電圧を第１のクランプ電圧にクランプすることができる。このようにして、整流器の電力損失が低減され得て、運転効率が改善される。
【０００７】
本開示の前述の目標および利点ならびに他の目標および利点が理解され得るように、図を伴う実施形態が以下で詳細に説明される。
【図面の簡単な説明】
【０００８】
【図１】従来の整流電圧の波形を示す図である。
【０００９】
【図２】本開示の一実施形態による整流器の概略図である。
【００１０】
【図３Ａ】本開示の一実施形態による電圧差の波形の概略図である。
【００１１】
【図３Ｂ】本開示の一実施形態による、トランジスタの電流、電圧差およびゲート電圧の波形の概略図である。
【００１２】
【図３Ｃ】図３Ｂの部分的な概略拡大図である。
【００１３】
【図４Ａ】本開示の別の実施形態による電圧差の波形の概略図である。
【００１４】
【図４Ｂ】本開示の別の実施形態による電圧差の波形の概略図である。
【００１５】
【図４Ｃ】図４Ｂの部分的な概略拡大図である。
【００１６】
【図５】本開示の一実施形態による整流器の部分概略図である。
【００１７】
【図６】本開示の一実施形態による電圧クランプ回路の概略図である。
【００１８】
【図７】本開示の一実施形態による制御信号発生器の概略図である。
【００１９】
【図８】本開示の一実施形態による電圧発生器の概略図である。
【００２０】
【図９】本開示の一実施形態による整流器の概略図である。
【００２１】
【図１０】本開示の一実施形態による交流発電機の概略図である。
【発明を実施するための形態】
【００２２】
図２を参照すると、図２は本開示の一実施形態による整流器の概略図が示されている。整流器２００は、トランジスタＴＤ１、ゲート駆動回路２１０および電圧クランプ回路２２０を含む。トランジスタＴＤ１は、入力電圧ＶＩを受け取る第１の端子を有する。トランジスタＴＤ１の第２の端子は整流電圧ＶＤを生成し、トランジスタＴＤ１の制御端子はゲート電圧ＶＧを受け取る。本実施形態では、トランジスタＴＤ１の動作はゲート電圧ＶＧによってダイオードと同等になり、トランジスタＴＤ１の第１の端子はダイオードのアノードと同等になり得、トランジスタＴＤ１の第２の端子はダイオードのカソードと同等になり得る。
【００２３】
ゲート駆動回路２１０は、トランジスタＴＤ１に結合されており、ゲート電圧ＶＧを供給するように構成されている。ゲート駆動回路２１０は、整流電圧ＶＤと入力電圧ＶＩの間の電圧差ＶＤＳを受け取り、電圧差ＶＤＳに応じてゲート電圧ＶＧを生成する。ゲート電圧ＶＧの生成の詳細に関して、ゲート駆動回路２１０は電圧差ＶＤＳの変化を検知する。ゲート駆動回路２１０は、電圧差ＶＤＳが第１の所定の閾値電圧ＶＤＳ＿ＯＮ未満になる初期の時点を検知し、初期の時点の後の第１の時間間隔においてゲート電圧ＶＧを供給してトランジスタＴＤ１をオンにする。その上に、トランジスタＴＤ１がゲート電圧ＶＧに応じてオンになる条件下では、電圧差ＶＤＳは第１の基準電圧に等しくなり得る。
【００２４】
ゲート駆動回路２１０は、次に、第１の時間間隔の後の第２の時間間隔において、電圧差ＶＤＳが第２の基準電圧ＶＤＳ＿ＲＥＧに等しくなり得るようにゲート電圧ＶＧを調整することによってトランジスタＴＤ１によってもたらされる等価抵抗値を調整する。加えて、第１の基準電圧は第２の基準電圧ＶＤＳ＿ＲＥＧよりも高くても、それ以下でもよい。
【００２５】
ゲート駆動回路２１０および整流トランジスタＴＤ１に対して電圧クランプ回路２２０が結合されている。電圧クランプ回路２２０は電圧クランプ経路をもたらすように働く。電圧クランプ回路２２０は、整流トランジスタＴＤ１のゲート電圧ＶＧを所定の電圧にクランプするように使用され得る。電圧クランプ回路２２０の実装形態の詳細は後に説明する。最初に、ゲート駆動回路２１０の実装形態の詳細を以下で説明する。
【００２６】
図２および図３Ａを参照して、図３Ａは本開示の一実施形態による電圧差の波形の概略図を示すものである。電圧差ＶＤＳは、電圧ＶＰのピーク値と基準電圧Ｖ０とを有する。電圧差ＶＤＳの正の半サイクルは時点ｔ０とｔ１の間にあり、電圧差ＶＤＳの負の半サイクルは時点ｔ１とｔ２の間にある。ゲート駆動回路２１０は、時点ｔ１の後に、電圧差ＶＤＳが第１の所定の閾値電圧ＶＤＳ＿ＯＮよりも低いかどうかを検知して、電圧差ＶＤＳが第１の所定の閾値電圧ＶＤＳ＿ＯＮよりも低くなる初期の時点ＴＰ１を設定する。
【００２７】
初期の時点ＴＰ１の後の第１の時間間隔ＴＺ１において、ゲート駆動回路２１０は、ゲート電圧ＶＧを供給することによってトランジスタＴＤ１をオンにして、電圧差ＶＤＳを第１の基準電圧ＶＤＳ＿ＳＷ２と実質的に等しく保ち得る。ここで、第１の基準電圧ＶＤＳ＿ＳＷ２は、トランジスタのオン抵抗とトランジスタを流れる電流との積である。一例としてトランジスタＴＤ１をＮ型トランジスタとすると、第１の時間間隔ＴＺ１において、ゲート駆動回路２１０は、トランジスタＴＤ１の制御端子に対して比較的高い電圧であるゲート電圧ＶＧを供給してよく、トランジスタＴＤ１を完全にオンにする。この場合、前述の第１の基準電圧ＶＤＳ＿ＳＷ２は、完全にオンまたは完全にオンではないトランジスタＴＤ１のオン抵抗とトランジスタＴＤ１を流れる電流との積と等しくなり得る。トランジスタＴＤ１が完全オン状態であれば、トランジスタＴＤ１のオン抵抗は非常に小さく、そのため、電圧差ＶＤＳは、０ボルトに近い第１の基準電圧ＶＤＳ＿ＳＷ２に等しく保たれ得る。
【００２８】
ゲート駆動回路２１０は、次に、第１の時間間隔ＴＺ１の後の第２の時間間隔ＴＺ２において、電圧差ＶＤＳが第２の基準電圧ＶＤＳ＿ＲＥＧと実質的に等しくなるようにゲート電圧ＶＧを調整してよい。ゲート駆動回路２１０は、第２の時間間隔において、ゲート電圧ＶＧの電圧値を低下させて、オン状態のトランジスタＴＤ１の抵抗を増加させ得る。このとき、ゲート駆動回路２１０によって供給されるゲート電圧ＶＧにより、電圧差ＶＤＳは第１の基準電圧ＶＤＳ＿ＳＷ２よりも高い第２の基準電圧ＶＤＳ＿ＲＥＧになり得る。一実施形態では、第２の基準電圧ＶＤＳ＿ＲＥＧは、ほぼ−７０ミリボルト（ｍＶ）でよい。
【００２９】
しかしながら、実動作では、トランジスタＴＤ１を流れる整流電流の電流値とトランジスタＴＤ１の等価抵抗値との積は、整流電流が増加するのにつれてより大きくなり、その結果、第２の時間間隔ＴＺ２において電圧差ＶＤＳが徐々に大きくなる。電圧クランプ回路２２０は、電圧差ＶＤＳが（第２の所定の閾値電圧ＶＤＳ＿ＯＦＦ未満の）第３の基準電圧ＶＤＳ＿ＣＬＰに到達したとき、電圧差ＶＤＳを所定の電圧（すなわちクランプ電圧ＶＤＳ＿ＣＬＰＶ）にクランプし得る。このようにして、第２の時間間隔ＴＺ２において、ゲート駆動回路２１０が、電圧差ＶＤＳが第２の所定の閾値電圧ＶＤＳ＿ＯＦＦよりも大きいことを検知したとき、ゲート電圧ＶＧを調整することによってトランジスタＴＤ１がオフにされ、それによってトランジスタＴＤ１の本体ダイオードに電流が流れ、無用の電力損失が生じる、という状況が防止され得る。
【００３０】
本実施形態では、時間間隔ＴＺ２が、連続した時間間隔ＴＺ２Ａ、ＴＺ２ＢおよびＴＺ２Ｃに分割され得る。時間間隔ＴＺ２Ａでは、ゲート駆動回路２１０によってゲート電圧ＶＧが制御され、電圧差ＶＤＳは整流電流とともに徐々に増加する。時間間隔ＴＺ２Ｂでは、電圧クランプ回路２２０によってゲート電圧ＶＧが制御され、電圧クランプ回路２２０は、電圧差ＶＤＳをクランプ電圧ＶＤＳ＿ＣＬＰＶにクランプするためにクランプ経路をもたらす。時間間隔ＴＺ２Ｃでは、電圧クランプ回路２２０が、クランプ経路を遮断し、ゲート電圧ＶＧはゲート駆動回路２１０によって再び制御される。
【００３１】
第２の時間間隔ＴＺ２の後の第３の時間間隔ＴＺ３では、トランジスタＴＤ１を流れる電流が減少するのにつれて電圧差ＶＤＳが増加し始め、ゲート電圧ＶＧが調整される。その上に、ゲート駆動回路２１０は、電圧差ＶＤＳが第２の所定の閾値電圧ＶＤＳ＿ＯＦＦよりも大きいかどうかを検知し得、電圧差ＶＤＳが第２の所定の閾値電圧ＶＤＳ＿ＯＦＦよりも大きくなる第２の時点ＴＰ２を設定し得る。ゲート駆動回路２１０は、第２の時点ＴＰ２の後に、トランジスタＴＤ１をオフにするようにゲート電圧ＶＧを調整する。
【００３２】
他方では、ゲート駆動回路２１０は、電圧差ＶＤＳが第１の所定の閾値電圧ＶＤＳ＿ＯＮ未満かどうかを検知することによって初期の時点を判定する。本開示の実施形態では、第１の所定の閾値電圧ＶＤＳ＿ＯＮは、第１の基準電圧ＶＤＳ＿ＳＷ２および第２の基準電圧ＶＤＳ＿ＲＥＧよりも低くてよい。ゲート駆動回路２１０は、電圧差ＶＤＳが第１の所定の閾値電圧ＶＤＳ＿ＯＮ未満に低下したとき、初期の時点であると判定して、ゲート電圧ＶＧの調整機構を始動し得る。一実施形態では、第１の所定の閾値電圧ＶＤＳ＿ＯＮは−３００ミリボルトに等しくてよい。
【００３３】
上記の説明から理解されるように、本開示の実施形態の整流器２００では、ゲート駆動回路２１０によってゲート電圧ＶＧを調整することにより、電圧差ＶＤＳにおける０Ｖ未満の範囲の電圧値を制御することができ、それによって無用の電力損失を効果的に低減する。その上に、電圧クランプ回路２２０によってゲート電圧ＶＧがクランプされ、無用の電力損失が同様にうまく防止され得る。
【００３４】
本実施形態では、第２の所定の閾値電圧ＶＤＳ＿ＯＦＦは第１の基準電圧ＶＤＳ＿ＳＷ２よりも高く、第１の基準電圧ＶＤＳ＿ＳＷ２は第２の基準電圧ＶＤＳ＿ＲＥＧよりも低く、第２の基準電圧ＶＤＳ＿ＲＥＧは第１の所定の閾値電圧ＶＤＳ＿ＯＮよりも高い。
【００３５】
図３Ｂおよび図３Ｃを参照すると、図３Ｂは、本開示の一実施形態によるトランジスタ電流ＩＤＳ、電圧差ＶＤＳおよびゲート電圧ＶＧの波形の概略図を示し、図３Ｃは図３Ｂの部分的な概略拡大図である。図３Ｂおよび図３ＣのブロックＵＶを参照すると、電圧クランプ回路２２０がないとき、電圧差ＶＤＳの波形曲線は曲線ＶＣ１であり、ゲート電圧ＶＧの波形曲線は曲線ＶＣ３である。電圧クランプ回路２２０があるとき、電圧差ＶＤＳの波形曲線は曲線ＶＣ２であり、ゲート電圧ＶＧの波形曲線は曲線ＶＣ４である。曲線ＶＣ１から理解され得るように、電圧差ＶＤＳは、入力電圧の負の半サイクルがすぐにも終結する時点ＴＰ２Ｘにおいて負パルスを有する。対照的に、曲線ＶＣ２から理解され得るように、時点ＴＰ２Ｘの前の時点ＴＣでは、電圧差ＶＤＳがクランプ電圧ＶＤＳ＿ＣＬＰＶにクランプされ、所定の時間間隔にわたって維持される。その後、電圧差ＶＤＳは徐々に増加し、時点ＴＰ２の後に急激に増加する。したがって、電圧差ＶＤＳをクランプすることによって電力損失が防止され得る。加えて、曲線ＶＣ３から理解され得るように、ゲート電圧ＶＧが時点ＴＰ２Ｘにおいて低論理電位まで低下し、その結果トランジスタＴＤ１がオフになる。曲線ＶＣ４から理解され得るように、ゲート電圧ＶＧは時点ＴＰ２Ｘの前に所定の電圧まで低下し、所定の時間間隔にわたって維持される。その後、ゲート電圧ＶＧは、徐々に減少して、時点ＴＰ２において低論理電位まで低下し、その結果トランジスタＴＤ１がオフになる。
【００３６】
図４Ａを参照すると、図４Ａは本開示の別の実施形態による電圧差の波形の概略図を示す。図４Ａの実施形態と図３Ａの実施形態の間の相違は、第１の基準電圧ＶＤＳ＿ＳＷ２が第２の基準電圧ＶＤＳ＿ＲＥＧよりも高いことのみである。図３Ａの実施形態と同様に、電圧クランプ回路２２０は、電圧差ＶＤＳが第３の基準電圧ＶＤＳ＿ＣＬＰに到達したとき、電圧差ＶＤＳを所定の時間間隔にわたってクランプ電圧ＶＤＳ＿ＣＬＰＶにクランプし得る。
【００３７】
図４Ｂおよび図４Ｃを参照すると、図４Ｂは、本開示の別の実施形態による、電圧差の波形の概略図を示し、図４Ｃは図４Ｂの部分的な概略拡大図である。図４Ｂの実施形態と図３Ｂの実施形態の間の相違は、第１の基準電圧ＶＤＳ＿ＳＷ２が第２の基準電圧ＶＤＳ＿ＲＥＧよりも高いことのみである。図４Ｂおよび図４ＣのブロックＵＶ’を参照すると、電圧クランプ回路２２０がないとき、電圧差ＶＤＳの波形曲線は曲線ＶＣ１であり、ゲート電圧ＶＧの波形曲線は曲線ＶＣ３である。電圧クランプ回路２２０があるとき、電圧差ＶＤＳの波形曲線は曲線ＶＣ２であり、ゲート電圧ＶＧの波形曲線は曲線ＶＣ４である。図３Ｂの実施形態と同様に、曲線ＶＣ１は、入力電圧の負の半サイクルがすぐにも終結する時点ＴＰ２Ｘにおいて電圧差ＶＤＳが負パルスを有することを示す。対照的に、曲線ＶＣ２は、時点ＴＰ２Ｘの前の時点ＴＣでは、電圧差ＶＤＳがクランプ電圧ＶＤＳ＿ＣＬＰＶにクランプされて所定の時間間隔にわたって維持され、したがって電力損失を防止することを示す。加えて、図４Ｂでは、曲線ＶＣ３は、ゲート電圧ＶＧが時点ＴＰ２Ｘにおいて低論理電位まで低下し、その結果トランジスタＴＤ１がオフになることを示す。対照的に、曲線ＶＣ４は、ゲート電圧ＶＧが時点ＴＰ２Ｘの前に所定の電圧まで低下して、所定の時間間隔にわたって維持されることを示す。その後、ゲート電圧ＶＧは、徐々に減少して、時点ＴＰ２において低論理電位まで低下し、その結果トランジスタＴＤ１がオフになる。
【００３８】
図５を参照すると、図５は本開示の一実施形態による整流器の回路の部分概略図が示されている。整流器５００は、ゲート駆動回路５１０および電圧クランプ回路５２０を含む。ゲート駆動回路５１０は、演算増幅器ＯＰ１、スイッチＳＷ１およびスイッチＳＷ２を含む。演算増幅器ＯＰ１は、電圧差ＶＤＳと第２の基準電圧ＶＤＳ＿ＲＥＧとして調整電圧を受け取り、制御信号ＥＮ＿ＯＰＡＸに応じて出力端子ＯＴにゲート電圧ＶＧを生成する。その上、演算増幅器ＯＰ１は、動作電源として電源ＶＡを受け取り、基準接地電圧として基準接地電圧ＶＳを受け取る（以下で基準接地電圧ＶＳと称される）。電圧ＶＨと出力端子ＯＴの間にスイッチＳＷ２が直列に接続されている。スイッチＳＷ２は、制御信号ＥＮ＿ＳＷ２に応じてオンまたはオフにされる。基準接地電圧ＶＳと出力端子ＯＴの間にスイッチＳＷ１が直列に接続されている。スイッチＳＷ１は、制御信号ＥＮ＿ＳＷ１に応じてオンまたはオフにされる。
【００３９】
動作の詳細という点では、ゲート駆動回路５１０は、初期の時点の後の電圧差ＶＤＳが第１の所定の閾値電圧未満である第１の時間間隔において、制御信号ＥＮ＿ＯＰＡＸによって演算増幅器ＯＰ１を無効にし、制御信号ＥＮ＿ＳＷ２によってスイッチＳＷ２をオンにして、ゲート電圧ＶＧを電圧ＶＨまで引き上げる。同時に、制御信号ＥＮ＿ＳＷ１に応じてスイッチＳＷ１がオフになる。次に、第１の時間間隔の後の第２の時間間隔において、ゲート駆動回路５１０は、制御信号ＥＮ＿ＳＷ２によってスイッチＳＷ２をオフにし、制御信号ＥＮ＿ＳＷ１によってスイッチＳＷ１をオフにして、制御信号ＥＮ＿ＯＰＡＸによって演算増幅器ＯＰ１を活性化する。第２の時間間隔において、演算増幅器ＯＰ１は、電圧差ＶＤＳを第２の基準電圧ＶＤＳ＿ＲＥＧに等しくするように制御することによって、出力端子ＯＴにゲート電圧ＶＧを供給する。次に、第３の時間間隔において、ゲート駆動回路５１０は、制御信号ＥＮ＿ＳＷ２によってスイッチＳＷ２をオフにし、制御信号ＥＮ＿ＯＰＡＸによって演算増幅器ＯＰ１を無効にする。さらに、ゲート駆動回路５１０は、第３の時間間隔において、制御信号ＥＮ＿ＳＷ１によってスイッチＳＷ１をオンにする。スイッチＳＷ１がオンになることにより、ゲート電圧ＶＧが基準接地電圧ＶＳに等しくなるまで引き下げられてトランジスタＴＤ１がオフになる。
【００４０】
引き続き図５を参照すると、電圧クランプ回路５２０は、制御信号ＥＮ＿ＯＰＡ、制御信号ＥＮ＿ＳＷ２、第３の基準電圧ＶＤＳ＿ＣＬＰおよび第４の基準電圧Ｖｒｅｆ４を受け取る。ゲート駆動回路５１０とトランジスタＴＤ１の制御端子とに対して電圧クランプ回路５２０が結合されている。電圧クランプ回路５２０は、スイッチＳＷ２が制御信号ＥＮ＿ＳＷ２（たとえば制御信号ＥＮ＿ＳＷ２は低論理電位を有する）によってオフになるように制御されたとき、低論理電位の制御信号ＥＮ＿ＯＰＡＸを生成することによって、ゲート駆動回路５１０の演算増幅器ＯＰ１を無効にするように構成されており、電圧差ＶＤＳは第３の基準電圧ＶＤＳ＿ＣＬＰよりも大きく、ゲート電圧ＶＧは第４の基準電圧Ｖｒｅｆ４よりも高い。別の態様では、電圧クランプ回路５２０は、電圧差ＶＤＳをクランプ電圧ＶＤＳ＿ＣＬＰＶに等しくするように、電圧差ＶＤＳをクランプするための電圧クランプ経路をもたらす。電圧クランプ回路５２０は、クランプされた電圧差ＶＤＳが所定の時間間隔にわたって維持された後に、電圧クランプ経路を遮断し、次いで、高論理電位の制御信号ＥＮ＿ＯＰＡＸを生成して演算増幅器ＯＰ１を有効にする。演算増幅器ＯＰ１はゲート電圧ＶＧを制御する。本実施形態では、第４の基準電圧Ｖｒｅｆ４は、動作電源ＶＨＨから第３の基準電圧ＶＤＳ＿ＣＬＰを減じたものに等しくてよい。
【００４１】
図６を参照すると、図６は本開示の一実施形態による電圧クランプ回路の概略図が示されている。図６を参照すると、電圧クランプ回路５２０は、比較回路５２１、クランプ回路５２２および論理回路５２３を含む。比較回路５２１は、比較器ＣＭＰ１および比較器ＣＭＰ２を含む。比較器ＣＭＰ１は、ゲート電圧ＶＧを第４の基準電圧Ｖｒｅｆ４と比較して比較結果ＣＳ１を生成する。比較器ＣＭＰ２は、電圧差ＶＤＳを第３の基準電圧ＶＤＳ＿ＣＬＰと比較して比較結果ＣＳ２を生成する。より具体的には、比較器ＣＭＰ１は、ゲート電圧ＶＧが第４の基準電圧よりも高いとき、高論理電位の比較結果ＣＳ１を出力し、比較器ＣＭＰ２は、電圧差ＶＤＳが第３の基準電圧よりも大きいとき、高論理電位の比較結果ＣＳ２を出力する。
【００４２】
ゲート電圧ＶＧと基準接地電圧ＶＳの間にクランプ回路５２２が結合されている。クランプ回路５２２は第３のスイッチＳＷ３を含み、第３のスイッチＳＷ３は制御信号ＥＮ＿ＳＷ３に応じてオンまたはオフにされる。クランプ回路５２２は、第３のスイッチＳＷ３がオンになったとき、電圧クランプ経路をもたらし、第３のスイッチＳＷ３がオフになったとき、電圧クランプ経路を遮断する。比較回路５２１およびクランプ回路５２２に対して論理回路５２３が結合されている。論理回路５２３は、比較結果ＣＳ１、比較結果ＣＳ２および制御信号ＥＮ＿ＳＷ２に応じて制御信号ＥＮ＿ＳＷ３を生成する。具体的には、論理回路５２３は、ゲート電圧ＶＧが第４の基準電圧よりも高いとき制御信号ＥＮ＿ＳＷ３に応じてスイッチＳＷ３をオンにし、電圧差ＶＤＳは第３の基準電圧よりも大きく、第２のスイッチＳＷ２は制御信号ＥＮ＿ＳＷ３に応じてオフになる。
【００４３】
クランプ回路５２２は、Ｎ個のダイオード、スイッチＳＷ３および電流源Ｉ１を含み得、Ｎは１以上の正整数でよい。本実施形態では、Ｎ個のダイオードは、トランジスタの形態のダイオードＮ１およびＮＸを含み、これらはゲート電圧ＶＧとスイッチＳＷ３の第１の端子の間で互いに直列に結合されている。スイッチＳＷ３はダイオードＮ１と電流源Ｉ１の間に結合されており、制御信号ＥＮ＿ＳＷ３によって制御される。電流源Ｉ１は、スイッチＳＷ３の第２の端子から電流を取り出すように、スイッチＳＷ３の第２の端子と基準接地電圧ＶＳの間に結合されている。
【００４４】
加えて、クランプ回路５２２は、トランジスタＰ１、抵抗Ｒ１および電圧制限保護部材Ｚ１をさらに含み得る。トランジスタＰ１の第１の端子はゲート電圧ＶＧに結合されており、トランジスタＰ１の第２の端子は基準接地電圧ＶＳに結合されている。本実施形態では、トランジスタＰ１はＰ型トランジスタである。抵抗Ｒ１の第１の端子はゲート電圧ＶＧに結合されており、抵抗Ｒ１の第２の端子はダイオードＮＸの第１の端子およびトランジスタＰ１の制御端子に結合されている。電圧制限保護部材Ｚ１の第１の端子はトランジスタＰ１の第１の端子に結合されており、電圧制限保護部材Ｚ１の第２の端子はトランジスタＰ１の制御端子に結合されている。
【００４５】
スイッチＳＷ３がオンになったとき、クランプ回路５２２は、電流源Ｉ１、ダイオードＮ１、ダイオードＮＸおよびトランジスタＰ１から成るクランプ経路をもたらす。このとき、ゲート電圧ＶＧは、電圧ＶＧＳ＿Ｐ１と、電圧ＶＧＳ＿ＮＸと、電圧ＶＧＳ＿Ｎ１との合計に等しい。
【００４６】
スイッチＳＷ３がオフになったとき、クランプ経路は遮断される。抵抗Ｒ１が、トランジスタＰ１の制御端子の電位を引き上げて、トランジスタＰ１がオフになることを保証し得る。電圧制限防護機能を実行するために、トランジスタＰ１のソース端子とゲート端子の間には電圧制限保護部材Ｚ１が結合されている。電圧制限保護部材Ｚ１は、ツェナーダイオードまたは他のタイプの電圧制限保護部材でよく、本開示によって限定されることはない。
【００４７】
本実施形態では、論理回路５２３は、比較結果ＣＳ１、比較結果ＣＳ２および反転された制御信号ＥＮ＿ＳＷ２に対してＡＮＤ演算を実行し、ＡＮＤ演算の結果に応じて制御信号ＥＮ＿ＳＷ３を生成して、スイッチＳＷ３をオンまたはオフにする。さらに、論理回路５２３は、制御信号ＥＮ＿ＯＰＡおよび反転された制御信号ＥＮ＿ＳＷ３に対してＡＮＤ演算を実行し、演算増幅器ＯＰ１は、ＡＮＤ演算によって制御された結果を有効または無効にする。
【００４８】
具体的には、論理回路５２３は、ＡＮＤゲートＡＧ１、ＡＮＤゲートＡＧ２、インバータＩＮ１、インバータＩＮ２およびパルス波発生器ＩＰを含み得る。インバータＩＮ１は、制御信号ＥＮ＿ＳＷ２を受け取って、反転された制御信号ＥＮ＿ＳＷ２を出力する。ＡＮＤゲートＡＧ１は、比較結果ＣＳ１、比較結果ＣＳ２および反転された制御信号ＥＮ＿ＳＷ２を受け取る。ＡＮＤゲートＡＧ１の出力は、比較結果ＣＳ１、比較結果ＣＳ２および反転された制御信号ＥＮ＿ＳＷ２のうちいずれか１つが低論理電位であると、低になる。比較結果ＣＳ１、比較結果ＣＳ２および反転された制御信号ＥＮ＿ＳＷ２のすべてが高論理電位になったとき、ＡＮＤゲートＡＧ１の出力電圧の論理電位は低から高に切り換わる。パルス波発生器ＩＰはワンショット回路でよい。ＡＮＤゲートＡＧ１の出力電圧の論理電位が低から高に切り換わるとき、ワンショット回路が起動されて、ワンショット回路が高論理電位のパルス波を出力する。パルス波の幅は事前に設定されており、パルス波の周期の長さと比較して狭い。パルス波の幅の設定は、電圧クランプ回路５２２の応答速度と、ゲート駆動回路の演算増幅器（図示せず）が無効にする動作を実行するのに必要な時間とに依拠し得る。設定された時間間隔において電圧クランプ回路５２２のスイッチＳＷ３をオンにするパルス波（すなわち制御信号ＥＮ＿ＳＷ３）を生成するためにワンショット回路が起動され、その結果ゲート電圧ＶＧがクランプされる。次いで、スイッチＳＷ３がオフになってクランプ経路が遮断される。
【００４９】
論理回路５２３のインバータＩＮ２は、制御信号ＥＮ＿ＳＷ３を受け取って、反転された制御信号ＥＮ＿ＳＷ３を出力する。すなわち、制御信号ＥＮ＿ＳＷ３が高論理電位のとき、インバータＩＮ２の出力は低論理電位になる。ＡＮＤゲートＡＧ２は、反転された制御信号ＥＮ＿ＳＷ３と制御信号ＥＮ＿ＯＰＡとを受け取る。反転された制御信号ＥＮ＿ＳＷ３が低論理電位であって制御信号ＥＮ＿ＯＰＡが高論理電位であるとき、ＡＮＤゲートＡＧ２から出力される制御信号ＥＮ＿ＯＰＡＸは低論理電位であり、その結果、ゲート駆動回路の演算増幅器ＯＰ１が無効になる。ワンショット回路ＩＰの出力電圧が定常状態に戻ったとき（すなわち、制御信号ＥＮ＿ＳＷ３が低論理電位に戻ったとき）、スイッチＳＷ３がオフになってクランプ経路が遮断され、その結果、ＡＮＤゲートＡＧ２の出力ＥＮ＿ＯＰＡＸが高論理電位になる。このとき、ゲート駆動回路の演算増幅器ＯＰ１が再び有効になる。
【００５０】
ゲート電圧ＶＧが第４の基準電圧Ｖｒｅｆ４以下であって電圧差ＶＤＳが第３の基準電圧ＶＤＳ＿ＣＬＰ以下であるとき、制御信号ＥＮ＿ＳＷ２が高論理電位であると、制御信号ＥＮ＿ＳＷ３は低論理電位に保たれ、その結果、対応するＡＮＤゲートＡＧ２の入力は高論理電位に保たれることに留意されたい。したがって、この場合、ゲート駆動回路５１０の演算増幅器ＯＰ１の無効／有効は、制御信号ＥＮ＿ＯＰＡに完全に依拠する。反対に、ゲート電圧ＶＧが第４の基準電圧Ｖｒｅｆ４よりも高く、電圧差ＶＤＳが第３の基準電圧ＶＤＳ＿ＣＬよりも大きいとき、制御信号ＥＮ＿ＳＷ２が低論理電位になると、制御信号ＥＮ＿ＳＷ３は高論理電位に切り換わり、その結果、対応するＡＮＤゲートＡＧ２の入力は低論理電位に切り換わる。この場合、ゲート駆動回路５１０の演算増幅器ＯＰ１は、制御信号ＥＮ＿ＯＰＡに関係なく、制御信号ＥＮ＿ＯＰＡＸの低論理電位によって無効になる。
【００５１】
要約すると、前述の電圧クランプ回路は、スイッチＳＷ２がオフになって、電圧差ＶＤＳが第３の基準電圧ＶＤＳ＿ＣＬＰよりも大きく、ゲート電圧ＶＧが第４の基準電圧Ｖｒｅｆ４よりも高いとき、ゲート駆動回路５１０の演算増幅器ＯＰ１を無効にして、所定の時間間隔にわたってゲート電圧ＶＧをクランプするための電圧クランプ経路をもたらし得る。このようにして、電圧クランプ回路は、負の半サイクルがすぐにも終結するとき電圧差ＶＤＳが大きな負パルスになるのを防止することにより、電力損失を回避する。
【００５２】
上記の実施形態に関して、制御信号ＥＮ＿ＯＰＡ、ＥＮ＿ＳＷ１およびＥＮ＿ＳＷ２は、ゲート駆動回路に制御信号発生器を設けることによって生成され得る。制御信号発生器の実装形態の一例が図７に示されている。図７は、本開示の一実施形態による制御信号発生器の概略図を示すものである。図７において、制御信号発生器７００は、選択器７１０、比較器ＣＭＰ３およびカウンタ７２０を含む。選択器７１０は、比較器ＣＭＰ３に供給される第１の所定の閾値電圧ＶＤＳ＿ＯＮまたは第２の所定の閾値電圧ＶＤＳ＿ＯＦＦを選択するように構成されており、第１の所定の閾値電圧ＶＤＳ＿ＯＮおよび第２の所定の閾値電圧ＶＤＳ＿ＯＦＦを受け取る。比較器ＣＭＰ３は、選択器７１０に結合されており、電圧差ＶＤＳを第１の所定の閾値電圧ＶＤＳ＿ＯＮおよび第２の所定の閾値電圧ＶＤＳ＿ＯＦＦのうちの１つと比較して、比較結果ＶＣＭＰを生成する。選択器７１０が、比較結果ＶＣＭＰに応じて第１の所定の閾値電圧ＶＤＳ＿ＯＮおよび第２の所定の閾値電圧ＶＤＳ＿ＯＦＦのうち１つを出力として選択するように、比較結果ＶＣＭＰが選択器７１０にフィードバックされ得ることに留意されたい。
【００５３】
詳細には、初期状態では、選択器７１０は、第１の所定の閾値電圧ＶＤＳ＿ＯＮを選択して比較器ＣＭＰ３に出力する。比較器ＣＭＰ１は、電圧差ＶＤＳを第１の所定の閾値電圧ＶＤＳ＿ＯＮと比較し、電圧差ＶＤＳが第１の所定の閾値電圧ＶＤＳ＿ＯＮ未満のとき（初期の時点）、選択器７１０が第２の所定の閾値電圧ＶＤＳ＿ＯＦＦを比較器ＣＭＰ３への出力に選択するように、比較結果ＶＣＭＰを調整する。
【００５４】
上記の実施形態によれば、比較器ＣＭＰ３は、次に電圧差ＶＤＳを第２の所定の閾値電圧ＶＤＳ＿ＯＦＦと比較し、電圧差ＶＤＳが第２の所定の閾値電圧ＶＤＳ＿ＯＦＦよりも大きいとき（第２の時点）、選択器７１０を変更して比較器ＣＭＰ３への出力を第１の所定の閾値電圧ＶＤＳ＿ＯＮを再選択するように、比較結果ＶＣＭＰを調整する。
【００５５】
カウンタ７２０は比較器ＣＭＰ３に結合されており、電源ＶＣを受け取り、比較結果ＶＣＭＰに応じてカウント動作を実行する。カウンタ７２０のカウント動作は初期の時点ＴＰ１から始まり、第２の時点ＴＰ２において終結する。カウンタ７２０のカウント動作は、徐々に変化（増加／減少）するカウント値を生成し得る。増加するカウント動作を例にとると、カウンタ１２０は、カウント値が基準値未満のときには、ゲート駆動回路を第１の時間間隔ＴＺ１において動作するように設定してよく、カウント値が基準値ＲＥＦＶと最大のカウント値の間にあるときには、ゲート駆動回路を第２の時間間隔ＴＺ２または第３の時間間隔ＴＺ３において動作するように設定してよい。その上に、カウンタ７２０は、ゲート駆動回路５１０が第１の時間間隔ＴＺ１、第２の時間間隔ＴＺ２または第３の時間間隔ＴＺ３において動作していることに応じて、対応する制御信号ＥＮ＿ＯＰＡ、ＥＮ＿ＳＷ１およびＥＮ＿ＳＷ２を生成してよい。
【００５６】
他方では、前述の図５の実施形態では、電圧ＶＨ、第２の基準電圧ＶＤＳ＿ＲＥＧ、第３の基準電圧ＶＤＳ＿ＣＬＰ、第４の基準電圧Ｖｒｅｆ４、第１の所定の閾値電圧ＶＤＳ＿ＯＮ、第２の所定の閾値電圧ＶＤＳ＿ＯＦＦ、電源ＶＡおよび電源ＶＣは、ゲート駆動回路に電圧発生器を設けることによって生成され得る。電圧発生器の実装形態の一例が図８に示されている。図８は、本開示の一実施形態による電圧発生器の概略図を示すものである。図８において、電圧発生器８００は電圧調整器８１０および基準電圧発生器８２０を含む。電圧調整器８１０は、動作電源ＶＨＨを受け取り、動作電源ＶＨＨに応じて電圧調整動作を実行して、電圧ＶＨ、電源ＶＡおよび電源ＶＣを生成する。基準電圧発生器８２０は、動作電源ＶＨＨを受け取って、第２の基準電圧ＶＤＳ＿ＲＥＧ、第３の基準電圧ＶＤＳ＿ＣＬＰ、第４の基準電圧Ｖｒｅｆ４、第１の所定の閾値電圧ＶＤＳ＿ＯＮおよび第２の所定の閾値電圧ＶＤＳ＿ＯＦＦを生成する。
【００５７】
電圧調整器８１０および基準電圧発生器８２０のハードウェア・アーキテクチャは、当業者に周知の、特に限定されていない任意の電圧生成回路を使用して構築され得る。
【００５８】
図９を参照すると、図９は本開示の一実施形態による整流器の概略図が示されている。整流器９００は、トランジスタＴＤ１、ゲート駆動回路９１０、電圧クランプ回路９２０、ダイオードＤＰおよびキャパシタＣＰを含む。ゲート駆動回路９１０および電圧クランプ回路９２０は、前述のゲート駆動回路５１０および電圧クランプ回路５２０を適用することによって実装され得る。ダイオードＤＰのアノードはトランジスタＴＤ１の第２の端子に結合されており、ダイオードＤＰのカソードは動作電源ＶＨＨを受け取るゲート駆動回路９１０の端子に結合されている。ダイオードＤＰのカソードとトランジスタＴＤ１の第１の端子の間にキャパシタＣＰが結合されている。キャパシタＣＰは、トランジスタＴＤ１が動作していない期間中にダイオードＤＰを通じて動作電源ＶＨＨまで充電され、動作中にトランジスタＴＤ１の電源を与える。
【００５９】
図１０を参照すると、図１０は本開示の一実施形態による交流発電機の概略図が示されている。交流発電機１０００は、回転子ＲＴ、固定子ＳＴおよび複数の整流器１０１１〜１０３２を含む。本実施形態では、固定子ＳＴは、複数の相電圧ＶＵ、ＶＶおよびＶＷを生成する。相電圧ＶＵ、ＶＶおよびＶＷは、それぞれ異なる相の複数の整流回路１０１０、１０２０および１０３０に供給される。整流回路１０１０は直列に結合された整流器１０１１および１０１２を含む。整流回路１０２０は直列に結合された整流器１０２１および１０２２を含む。整流回路１０３０は直列に結合された整流器１０３１および１０３２を含む。本実施形態では、交流発電機１０００は、並列に結合された抵抗Ｒ１（再充電可能バッテリの等価負荷または等価抵抗である）とキャパシタＣ１（等価充電キャパシタである）を含み、直流に近い整流出力電圧を生成するように構成されている。
【００６０】
上記のことに基づき、本開示では、ゲート電圧はゲート駆動回路によって生成され、トランジスタの２つの端の間の電圧差の値は、電圧差の負の半サイクルにおいてゲート電圧によって制御される。その上に、本開示では、ゲート電圧は、入力電圧の負の半サイクル中に連続的に制御されるように、電圧クランプ回路によってさらにクランプされ得る。このようにして、整流器が生成する可能性のある電力損失が低減され得て運転効率が改善される。
【００６１】
本開示は上記の実施形態を用いて開示されているが、本開示を限定することは意図されていない。当業者なら、本開示の趣旨および範囲から逸脱することなく、いくつかの変更形態および修正形態を作製することができる。したがって、本開示の保護範囲は添付の請求の範囲によって定義されるものとする。
【産業上の利用可能性】
【００６２】
提示された開示は、ゲート駆動回路によってゲート電圧を生成し、トランジスタの２つの端にわたる負の半サイクルにおける電圧差の電圧値を制御するものである。すなわち、整流器の電力利用効率が改善され得る。
【符号の説明】
【００６３】
ＡＧ１、ＡＧ２  ＡＮＤゲート
ＣＭＰ１〜ＣＭＰ３  比較器
ＣＰ、Ｃ１  キャパシタ
ＣＳ１、ＣＳ２、ＶＣＭＰ  比較結果
ＤＰ  ダイオード
ＥＮ＿ＯＰＡ、ＥＮ＿ＯＰＡＸ、ＥＮ＿ＳＷ１〜ＥＮ＿ＳＷ３  制御信号
ＩＤＳ  トランジスタ電流
Ｉ１  電流源
ＩＮ１、ＩＮ２  インバータ
ＩＰ  パルス波発生器
Ｎ１、ＮＸ  ダイオード
ｔ０〜ｔ２、ＴＣ、ＴＰ１、ＴＰ２、ＴＰ２Ｘ  時点
ＴＤ１  トランジスタ
ＴＮ  負の半サイクル
ＴＺ１、ＴＺ２、ＴＺ３、ＴＡ２Ａ〜ＴＺ２Ｃ  時間間隔
ＯＰ１  演算増幅器
ＯＴ  出力端子
Ｐ１  トランジスタ
Ｒ１  抵抗
ＲＴ  回転子
ＳＷ１〜ＳＷ３  スイッチ
ＳＴ  固定子
ＵＶ、ＵＶ’  ブロック
Ｖ０  基準電圧
ＶＡ、ＶＣ  電源
ＶＣ１〜ＶＣ４  曲線
ＶＤ  整流電圧
ＶＤＳ  電圧差
ＶＤＳ＿ＳＷ２、ＶＤＳ＿ＣＬＰ、ＶＤＳ＿ＲＥＧ、Ｖｒｅｆ４  基準電圧
ＶＤＳ＿ＣＬＰＶ  クランプ電圧
ＶＤＳ＿ＯＮ、ＶＤＳ＿ＯＦＦ  所定の閾値電圧
ＶＧ  ゲート電圧
ＶＨ、ＶＰ、ＶＧＳ＿Ｎ１、ＶＧＳ＿ＮＸ、ＶＧＳ＿Ｐ１  電圧
ＶＨＨ  動作電源
ＶＩ  入力電圧
ＶＳ  基準接地電圧
ＶＵ、ＶＶ、ＶＷ  相電圧
Ｚ１  電圧制限保護部材
２００、５００、９００  整流器
２１０、５１０、９１０  ゲート駆動回路
２２０、５２０、９２０  電圧クランプ回路
５２１  比較回路
５２２  クランプ回路
５２３  論理回路
７００  制御信号発生器
７１０  選択器
７２０  カウンタ
８００  電圧発生器
８１０  電圧調整器
８２０  基準電圧発生器
９００、１０１１、１０１２、１０２１、１０２２、１０３１、１０３２  整流器
１０００  交流発電機
１０１０、１０２０、１０３０  整流回路
【図１】
0006866525.tif 000002
【図２】
0006866525.tif 000003
【図３Ａ】
0006866525.tif 000004
【図３Ｂ】
0006866525.tif 000005
【図３Ｃ】
0006866525.tif 000006
【図４Ａ】
0006866525.tif 000007
【図４Ｂ】
0006866525.tif 000008
【図４Ｃ】
0006866525.tif 000009
【図５】
0006866525.tif 000010
【図６】
0006866525.tif 000011
【図７】
0006866525.tif 000012
【図８】
0006866525.tif 000013
【図９】
0006866525.tif 000014
【図１０】
0006866525.tif 000015