(57)【特許請求の範囲】
【請求項１】
第１プロセッサと第２プロセッサと記憶手段と通信手段とを備え、
前記第１プロセッサは、
前記記憶手段の記憶領域のうち前記第１プロセッサのみが書き込み可能な領域にデータを書き込む書き込み手段と、
前記書き込み手段により前記記憶手段に書き込まれたデータを読み込む第１読み込み手段と、
を備え、
前記第２プロセッサは、
前記第１プロセッサに異常があるか否かを判定する異常判定手段と、
前記書き込み手段により前記記憶手段に書き込まれたデータを読み込む第２読み込み手段と、
を備え、
前記通信手段は、
前記異常判定手段が前記第１プロセッサに異常がないと判定したとき、前記第１読み込み手段と外部機器とを通信可能に接続し、
前記異常判定手段が前記第１プロセッサに異常があると判定したとき、前記第２読み込み手段と前記外部機器とを通信可能に接続する、
制御装置。
【請求項２】
レジスタをさらに備え、
前記記憶手段は、前記レジスタに接続され前記第１プロセッサに設けられ前記第１プロセッサのみが書き込み可能な内部メモリを含み、
前記書き込み手段は、前記内部メモリにデータを書き込み、
前記第２読み込み手段は、前記内部メモリに書き込まれたデータを、前記レジスタを介して読み込む、
請求項１に記載の制御装置。
【請求項３】
メモリ管理ユニットをさらに備え、
前記記憶手段は、前記メモリ管理ユニットに接続された外部メモリを含み、
前記メモリ管理ユニットは、前記外部メモリに対する読み書きを管理し、
前記書き込み手段は、前記メモリ管理ユニットを介して、前記外部メモリの記憶領域のうち前記第１プロセッサのみが書き込み可能な領域にデータを書き込み、
前記第１読み込み手段は、前記メモリ管理ユニットを介して前記外部メモリに書き込まれたデータを読み込み、
前記第２読み込み手段は、前記メモリ管理ユニットを介して前記外部メモリに書き込まれたデータを読み込み、
前記メモリ管理ユニットは、前記異常判定手段が前記第１プロセッサに異常があると判定したときのみ、前記第１プロセッサのみが書き込み可能な領域に対する前記第２読み込み手段によるデータ読み込みを許可する、
請求項１又は２に記載の制御装置。
【請求項４】
第１プロセッサが、記憶手段の記憶領域のうち前記第１プロセッサのみが書き込み可能な領域にデータを書き込み、
第２プロセッサが、前記第１プロセッサに異常があるか否かを判定し、
前記第１プロセッサに異常がないと判定したとき、前記第１プロセッサが、前記第１プロセッサのみが書き込み可能な前記領域からデータを読み込み、外部機器が、前記第１プロセッサにより読み込まれた前記データを前記第１プロセッサから取得し、
前記第１プロセッサに異常があると判定したとき、前記第２プロセッサが、前記第１プロセッサのみが書き込み可能な前記領域からデータを読み込み、前記外部機器が、前記第２プロセッサにより読み込まれた前記データを前記第２プロセッサから取得する、
データ管理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、制御装置及びデータ管理方法に関する。
【背景技術】
【０００２】
プロセッサを含む制御装置において、複数のプロセッサを制御装置に搭載することがある。このような制御装置において、一方のプロセッサに異常が生じたときに、他方のプロセッサから異常が生じたプロセッサに関する情報を取得したい、という要求がある。【０００３】
例えば、一方のプロセッサに異常が生じたときに、異常が生じたプロセッサにおける異常の要因を他方のプロセッサから取得し、異常分析に役立てたい、という要求がある。また、例えば、一方のプロセッサに異常が生じたときに、当該プロセッサが実行していた処理に関するデータを他方のプロセッサが取得し、当該他方のプロセッサに当該処理を引き継ぎたい、という要求もある。【０００４】
このような要求に関連して、特許文献１には、２つのプロセッサを搭載する制御装置において、制御権を有するプロセッサが自己診断により当該プロセッサ自身の異常を検出したときに、待機状態にある他方のプロセッサに制御権を譲渡するとともに、異常検出結果及び異常の要因を示す要因情報を当該他方のプロセッサのメモリ領域に書き込む技術が開示されている。この技術により、当該他方のプロセッサは、異常が生じたプロセッサの異常検出結果及び要因情報を取得できる。つまり、当該他方のプロセッサは、異常が生じたプロセッサに関する情報を取得できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】平０６−３４８５２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１の技術は、プロセッサの自己診断により異常を検出するものであるため、異常を正しく検出できないおそれがある。そのため、一方のプロセッサに異常が生じたときに、異常が生じたプロセッサに関する情報を正しく取得できないおそれがある。【０００７】
本開示の目的は、上記の事情に鑑み、複数のプロセッサを搭載する制御装置において、異常が生じたプロセッサに関する情報を正しく取得できる制御装置等を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するため、本開示に係る制御装置は、
第１プロセッサと第２プロセッサと記憶手段と通信手段とを備え、
前記第１プロセッサは、
前記記憶手段の記憶領域のうち前記第１プロセッサのみが書き込み可能な領域にデータを書き込む書き込み手段と、
前記書き込み手段により前記記憶手段に書き込まれたデータを読み込む第１読み込み手段と、
を備え、
前記第２プロセッサは、
前記第１プロセッサに異常があるか否かを判定する異常判定手段と、
前記書き込み手段により前記記憶手段に書き込まれたデータを読み込む第２読み込み手段と、
を備え、
前記通信手段は、
前記異常判定手段が前記第１プロセッサに異常がないと判定したとき、前記第１読み込み手段と外部機器とを通信可能に接続し、
前記異常判定手段が前記第１プロセッサに異常があると判定したとき、前記第２読み込み手段と前記外部機器とを通信可能に接続する。
【発明の効果】
【０００９】
本開示によれば、複数のプロセッサを搭載する制御装置において、異常が生じたプロセッサに関する情報を正しく取得できる。
【図面の簡単な説明】
【００１０】
【図１】本開示の実施の形態に係る制御装置の構成を示す図
【図２】本開示の実施の形態に係るプロセッサのチップ内構成の一例を示す図
【図３】本開示の実施の形態に係る制御装置による切り替え処理の一例を示すフローチャート
【図４】本開示の実施の形態の変形例に係る制御装置の構成を示す図
【発明を実施するための形態】
【００１１】
以下、図面を参照しながら、本開示の実施の形態に係る制御装置を説明する。各図面においては、同一又は同等の部分に同一の符号を付す。
【００１２】
（実施の形態）
図１を参照しながら、実施の形態に係る制御装置１を説明する。制御装置１は、１以上の入出力機器３を制御する制御装置である。制御装置１は、例えばＣＰＵ（Central Processing Unit）ユニット、入出力ユニット、電源ユニットなどの各ユニットを含むプログラマブルロジックコントローラ（ＰＬＣ：Programmable Logic Controller）である。あるいは、制御装置１は、ＰＬＣのＣＰＵユニット単体であってもよい。また、制御装置１は、入出力機器３を制御する制御装置であれば、ＰＬＣに限られない。後述するとおり、制御装置１は、信頼性向上のために２つのプロセッサを含む制御装置である。制御装置１は、本開示に係る制御装置の一例である。
【００１３】
図１に示すとおり、制御装置１は、プロセッサ１０ａと、プロセッサ１０ｂと、レジスタ１１ａと、レジスタ１１ｂと、外部メモリ１２と、メモリ管理ユニット１３と、通信部１４とを備える。プロセッサ１０ａ及びプロセッサ１０ｂは、同一の機能的構成を備える。また、レジスタ１１ａ及びレジスタ１１ｂは、後述するとおり同一の機能を有する。レジスタ１１ａとプロセッサ１０ａとが接続されており、レジスタ１１ｂとプロセッサ１０ｂとが接続されている。メモリ管理ユニット１３と、プロセッサ１０ａ及びプロセッサ１０ｂとが接続されている。外部メモリ１２とメモリ管理ユニット１３とが接続されている。通信部１４と、プロセッサ１０ａ及びプロセッサ１０ｂとが接続されている。通信部１４と、外部機器２及び１以上の入出力機器３とが接続されている。
【００１４】
以下、プロセッサ１０ａとプロセッサ１０ｂとをまとめてプロセッサ１０ということがある。また、レジスタ１１ａとレジスタ１１ｂとをまとめてレジスタ１１ということもある。また、後述するプロセッサ１０の各機能部及び後述する外部メモリ１２の非共有領域１２０ａ及び非共有領域１２０ｂについても同様である。
【００１５】
外部機器２は、プロセッサ１０ａ又はプロセッサ１０ｂに異常が生じたときに、異常が生じたプロセッサ１０に関する情報を取得する。外部機器２は、例えば異常が生じたプロセッサ１０が外部メモリ１２及び後述する内部メモリ１００に書き込んだデータを取得して異常の原因を分析する診断装置である。外部機器２がどのようにしてプロセッサ１０が書き込んだデータを取得するかについては後述する。外部機器２は、本開示に係る外部機器の一例である。
【００１６】
入出力機器３は、制御装置１による制御に基づく動作を行う入出力機器である。入出力機器３は、例えばセンサ、アクチュエータなどの入出力機器である。
【００１７】
プロセッサ１０は、制御装置１を統括的に制御する。プロセッサ１０は、例えば図２に示すとおり、ＭＰＵ（Micro Processing Unit）１００１、ＲＡＭ（Random Access Memory）１００２及びインタフェース１００３が１つのチップにまとめられたプロセッサである。ＭＰＵ１００１、ＲＡＭ１００２及びインタフェース１００３により、後述するプロセッサ１０の各機能部の機能が実現される。
【００１８】
詳細は後述するが、プロセッサ１０ａは、プロセッサ１０ｂによりプロセッサ１０ａ自身の異常を監視されるという観点において、本開示に係る第１プロセッサの一例である。また、プロセッサ１０ａは、プロセッサ１０ｂの異常を監視するという観点において、本開示に係る第２プロセッサの一例である。同様に、プロセッサ１０ｂも、本開示に係る第１プロセッサの一例でもあり、本開示に係る第２プロセッサの一例でもある。以下、プロセッサ１０ａに着目して、プロセッサ１０の機能的構成を説明する。
【００１９】
プロセッサ１０ａは、機能的構成として、内部メモリ１００ａと書き込み部１０１ａと第１読み込み部１０２ａと第２読み込み部１０３ａと異常判定部１０４ａとを備える。また、プロセッサ１０ａは、上記の各機能部による機能のほか、入出力機器３を制御する機能、後述する異常判定部１０４ａによる判定結果を示す情報をメモリ管理ユニット１３及び通信部１４に出力する機能などを備える。
【００２０】
内部メモリ１００ａは、後述する書き込み部１０１ａによりデータが書き込まれるメモリである。内部メモリ１００ａは、後述する第１読み込み部１０２ａによるデータ読み込みの対象となる。また、内部メモリ１００ａは、後述するレジスタ１１ａに接続されている。後述するとおり、プロセッサ１０ｂの第２読み込み部１０３ｂは、レジスタ１１ａを介して内部メモリ１００ａからデータを読み込む。内部メモリ１００ａは、本開示に係る記憶手段及び内部メモリの一例である。
【００２１】
書き込み部１０１ａは、内部メモリ１００ａにデータを書き込む。書き込み部１０１ａは、メモリ管理ユニット１３を介して外部メモリ１２にもデータを書き込む。書き込み部１０１ａは、特に、外部メモリ１２のうち後述する非共有領域１２０ａにデータを書き込む。詳細は後述するが、非共有領域１２０ａは、プロセッサ１０ｂによる読み書きが通常は不可能な領域である。書き込み部１０１ａは、例えば制御に関するデータ、プロセッサ１０ａ自身の状態に関するデータなどを書き込む。書き込み部１０１ａは、本開示に係る書き込み手段の一例である。
【００２２】
第１読み込み部１０２ａは、内部メモリ１００ａに書き込まれたデータを読み込む。第１読み込み部１０２ａは、メモリ管理ユニット１３を介して外部メモリ１２からもデータを読み込む。第１読み込み部１０２ａは、特に、外部メモリ１２のうち非共有領域１２０ａに書き込まれたデータを読み込む。第１読み込み部１０２ａは、本開示に係る第１読み込み手段の一例である。
【００２３】
第２読み込み部１０３ａは、レジスタ１１ｂを介してプロセッサ１０ｂの内部メモリ１００ｂに書き込まれたデータを読み込む。第２読み込み部１０３ａは、メモリ管理ユニット１３を介して、外部メモリ１２の非共有領域１２０ｂに書き込まれたデータを読み込む。ただし、後述するとおり、異常判定部１０４ａがプロセッサ１０ｂに異常があると判定したときのみ、メモリ管理ユニット１３は第２読み込み部１０３ａによる非共有領域１２０ｂに対する読み込みを許可する。そのため、プロセッサ１０ｂに異常が生じていない通常時には、第２読み込み部１０３ａは非共有領域１２０ｂに書き込まれたデータを読み込むことができない。第２読み込み部１０３ａは、本開示に係る第２読み込み手段の一例である。
【００２４】
異常判定部１０４ａは、プロセッサ１０ｂの動作状態を監視し、プロセッサ１０ｂに異常があるか否かを判定する。異常判定部１０４ａは、プロセッサ１０ｂに異常があるか否かを示す情報を、メモリ管理ユニット１３及び通信部１４に出力する。異常判定部１０４ａは、本開示に係る異常判定手段の一例である。
【００２５】
以上、プロセッサ１０の機能的構成を、プロセッサ１０ａに着目して説明した。上述のとおり、プロセッサ１０ｂは、プロセッサ１０ａと同一の機能的構成を備えるので、プロセッサ１０ａに着目した上記の説明は、プロセッサ１０ｂについても同様にあてはまる。
【００２６】
次に、レジスタ１１について、レジスタ１１ａに着目して説明する。以下の説明は、レジスタ１１ｂについても同様にあてはまる。
【００２７】
レジスタ１１ａは、内部メモリ１００ａに書き込まれたデータをプロセッサ１０ａの外部から読み込むためのレジスタである。レジスタ１１ａは、プロセッサ１０ａの内部メモリ１００ａに接続されている。また、レジスタ１１ａは、プロセッサ１０ｂにも接続されている。プロセッサ１０ｂの第２読み込み部１０３ｂは、レジスタ１１ａを介して内部メモリ１００ａに書き込まれたデータを読み込む。レジスタ１１ａは、本開示に係るレジスタの一例である。
【００２８】
外部メモリ１２は、メモリ管理ユニット１３に接続され、プロセッサ１０ａ及びプロセッサ１０ｂにより読み書きされる外部メモリである。外部メモリ１２は、例えばＲＡＭである。メモリ管理ユニット１３の制御により、外部メモリ１２の記憶領域のうち一部の領域は、プロセッサ１０ａのみが読み書き可能な非共有領域１２０ａとして使用される。同様に、別の一部の領域は、プロセッサ１０ｂのみが読み書き可能な非共有領域１２０ｂとして使用される。そして、残りの領域は、プロセッサ１０ａ及びプロセッサ１０ｂの双方が読み書き可能な共有領域として使用される。ただし、後述するように、プロセッサ１０ａに異常が生じたとき、メモリ管理ユニット１３の制御により、プロセッサ１０ｂの第２読み込み部１０３ｂが、非共有領域１２０ａに書き込まれたデータを読み込むことができる。プロセッサ１０ｂに異常が生じたときについても同様である。外部メモリ１２は、本開示に係る外部メモリ及び記憶手段の一例である。
【００２９】
メモリ管理ユニット１３は、プロセッサ１０ａ、プロセッサ１０ｂ及び外部メモリ１２に接続されている。メモリ管理ユニット１３は、プロセッサ１０ａ及びプロセッサ１０ｂによる外部メモリ１２に対する読み書きを制御する。メモリ管理ユニット１３は、外部メモリ１２の記憶領域のうち一部の領域を非共有領域１２０ａ及び非共有領域１２０ｂとして設定する。メモリ管理ユニット１３は、プロセッサ１０ａによる非共有領域１２０ｂに対する読み書き及びプロセッサ１０ｂによる非共有領域１２０ａに対する読み書きを禁止する。メモリ管理ユニット１３は、本開示に係るメモリ管理ユニットの一例である。
【００３０】
ただし、メモリ管理ユニット１３は、プロセッサ１０ａの異常判定部１０４ａからプロセッサ１０ｂに異常がある旨の情報を受けたとき、プロセッサ１０ａの第２読み込み部１０３ａによる、非共有領域１２０ｂに書き込まれたデータの読み込みを許可する。メモリ管理ユニット１３が、プロセッサ１０ｂの異常判定部１０４ｂからプロセッサ１０ａに異常がある旨の情報を受けたときも同様である。
【００３１】
通信部１４は、外部機器２及び入出力機器３を制御装置１に接続するためのインタフェースである。通信部１４は、プロセッサ１０ａ及びプロセッサ１０ｂに接続されている。後述するとおり、通信部１４は、異常判定部１０４の判定結果に応じて、外部機器２をプロセッサ１０の第１読み込み部１０２又は第２読み込み部１０３に通信可能に接続する。通信部１４は、例えば外部機器２の接続先を切り替える切り替え回路を含む。通信部１４は、本開示に係る通信手段の一例である。
【００３２】
通信部１４は、プロセッサ１０ｂの異常判定部１０４ｂからプロセッサ１０ａに異常がない旨の情報を受けたとき、プロセッサ１０ａの第１読み込み部１０２ａと外部機器２とを通信可能に接続する。このとき、外部機器２は、通信部１４及びプロセッサ１０ａの第１読み込み部１０２ａを介して、プロセッサ１０ａの内部メモリ１００ａ及び外部メモリ１２の非共有領域１２０ａに書き込まれたデータを読み込むことができる。通信部１４が、プロセッサ１０ａの異常判定部１０４ａからプロセッサ１０ｂに異常がない旨の情報を受けたときも同様である。
【００３３】
通信部１４は、プロセッサ１０ｂの異常判定部１０４ｂからプロセッサ１０ａに異常がある旨の情報を受けたとき、プロセッサ１０ｂの第２読み込み部１０３ｂと外部機器２とを通信可能に接続する。このとき、外部機器２は、通信部１４、プロセッサ１０ｂの第２読み込み部１０３ｂを介して、プロセッサ１０ａの内部メモリ１００ａ及び外部メモリ１２の非共有領域１２０ａに書き込まれたデータを読み込むことができる。通信部１４が、プロセッサ１０ａの異常判定部１０４ａからプロセッサ１０ｂに異常がある旨の情報を受けたときも同様である。
【００３４】
つまり、通信部１４は、異常判定部１０４の判定結果に応じて外部機器２の接続先を切り替える。
【００３５】
以上、制御装置１の機能的構成を説明した。次に、図３を参照しながら、制御装置１による切り替え処理の一例を説明する。なお、図３及び以下の説明では、プロセッサ１０ｂがプロセッサ１０ａを監視するという観点にて説明するが、プロセッサ１０ａがプロセッサ１０ｂを監視するという観点においても、同様の説明となる。
【００３６】
制御装置１のプロセッサ１０ｂの異常判定部１０４ｂは、プロセッサ１０ａに異常があるか否かを判定する（ステップＳ１０１）。
【００３７】
プロセッサ１０ａに異常があると判定したとき（ステップＳ１０１：Ｙｅｓ）、異常判定部１０４ｂは、プロセッサ１０ａに異常がある旨の情報をメモリ管理ユニット１３及び通信部１４に出力する（ステップＳ１０２）。
【００３８】
制御装置１の通信部１４は、異常判定部１０４ｂからプロセッサ１０ａに異常がある旨の情報を受けると、外部機器２とプロセッサ１０ｂの第２読み込み部１０３ｂとを通信可能に接続する（ステップＳ１０３）。
【００３９】
制御装置１のメモリ管理ユニット１３は、異常判定部１０４ｂからプロセッサ１０ａに異常がある旨の情報を受けると、プロセッサ１０ｂの第２読み込み部１０３ｂによる非共有領域１２０ａに対する読み込みを許可する（ステップＳ１０４）。
【００４０】
ステップＳ１０３及びステップＳ１０４の動作により、外部機器２は、第２読み込み部１０３ｂを介して内部メモリ１００ａ及び非共有領域１２０ａに書き込まれたデータを読み込むことができる。なお、ステップＳ１０３の動作とステップＳ１０４の動作の実行順序は逆であってもよい。
【００４１】
そして制御装置１は、ステップＳ１０１からの動作を繰り返す。
【００４２】
プロセッサ１０ａに異常がないと判定したとき（ステップＳ１０１：Ｎｏ）、異常判定部１０４ｂは、プロセッサ１０ａに異常がない旨の情報をメモリ管理ユニット１３及び通信部１４に出力する（ステップＳ１０５）。
【００４３】
制御装置１の通信部１４は、異常判定部１０４ｂからプロセッサ１０ａに異常がない旨の情報を受けると、外部機器２とプロセッサ１０ａの第１読み込み部１０２ａとを通信可能に接続する（ステップＳ１０６）。
【００４４】
制御装置１のメモリ管理ユニット１３は、異常判定部１０４ｂからプロセッサ１０ａに異常がない旨の情報を受けると、プロセッサ１０ｂの第２読み込み部１０３ｂによる非共有領域１２０ａに対する読み込みを禁止する（ステップＳ１０７）。
【００４５】
ステップＳ１０６の動作により、外部機器２は、第１読み込み部１０２ａを介して内部メモリ１００ａ及び非共有領域１２０ａに書き込まれたデータを読み込むことができる。また、ステップＳ１０７の動作により、非共有領域１２０ａに書き込まれたデータを不必要に第２読み込み部１０３ｂが読み込むことを禁止できる。なお、ステップＳ１０６の動作とステップＳ１０７の動作の実行順序は逆であってもよい。
【００４６】
そして制御装置１は、ステップＳ１０１からの動作を繰り返す。
【００４７】
以上、実施の形態に係る制御装置１を説明した。制御装置１によれば、プロセッサ１０の自己診断ではなく、他のプロセッサ１０の異常判定部１０４によりプロセッサ１０に異常があるか否かを判定する。プロセッサ１０に異常が生じたとき、他のプロセッサ１０の第２読み込み部１０３が、異常が生じたプロセッサ１０の書き込み部１０１により内部メモリ１００及び非共有領域１２０に書き込まれたデータを読み込むことができる。そのため、当該他のプロセッサ１０は、異常が生じたプロセッサ１０に関する情報を正しく取得できる。例えば、当該他のプロセッサ１０は、異常が生じたプロセッサ１０が入出力機器３の制御のために処理していたデータを取得して制御を引き継ぐことができる。
【００４８】
さらに、このとき、通信部１４は、外部機器２と当該他のプロセッサの第２読み込み部１０３とを通信可能に接続する。そのため、外部機器２は、当該第２読み込み部１０３を介して、異常が生じたプロセッサ１０に関する情報を正しく取得できる。例えば、外部機器２は、異常が生じたプロセッサ１０の状態に関するデータを取得し、異常が生じたプロセッサ１０を詳細に診断することができる。
【００４９】
したがって、実施の形態に係る制御装置１によれば、異常が生じたプロセッサ１０に関する情報を正しく取得できる。
【００５０】
（変形例）
実施の形態においては、プロセッサ１０ａとプロセッサ１０ｂとは同一の機能的構成を備え、プロセッサ１０ａとプロセッサ１０ｂとは相互に異常があるか否かを監視するものであった。しかし、プロセッサ１０ａとプロセッサ１０ｂとが同一の機能的構成を備えず、一方のプロセッサ１０のみが他のプロセッサに異常があるか否かを監視するものであってもよい。
【００５１】
例えば、図４に示すとおり、プロセッサ１０ａは、第２読み込み部１０３及び異常判定部１０４を備えないものであってもよい。この場合、プロセッサ１０ｂが一方的にプロセッサ１０に異常があるか否かを監視する。例えば、処理性能に優れるが異常耐性に懸念があるプロセッサと、処理性能は低いが異常耐性に優れるプロセッサとの２つを制御装置１に搭載することを考える。このとき、前者のプロセッサをプロセッサ１０ａとして採用し、後者のプロセッサをプロセッサ１０ｂとして採用するのが好適である。
【００５２】
実施の形態では、制御装置１は２つのプロセッサ１０を搭載するものであったが、３つ以上のプロセッサ１０を搭載するものであってもよい。
【００５３】
本開示は、本開示の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、本開示を説明するためのものであり、本開示の範囲を限定するものではない。つまり、本開示の範囲は、実施の形態ではなく、請求の範囲によって示される。そして、請求の範囲内及びそれと同等の開示の意義の範囲内で施される様々な変形が、本開示の範囲内とみなされる。
【符号の説明】
【００５４】
１  制御装置、２  外部機器、３  入出力機器、１０ａ，１０ｂ  プロセッサ、１１ａ，１１ｂ  レジスタ、１２  外部メモリ、１３  メモリ管理ユニット、１４  通信部、１００ａ，１００ｂ  内部メモリ、１０１ａ，１０１ｂ  書き込み部、１０２ａ，１０２ｂ  第１読み込み部、１０３ａ，１０３ｂ  第２読み込み部、１０４ａ，１０４ｂ  異常判定部、１２０ａ，１２０ｂ  非共有領域、１００１  ＭＰＵ、１００２  ＲＡＭ、１００３  インタフェース
【要約】
制御装置（１）は、プロセッサ（１０ａ）とプロセッサ（１０ｂ）とメモリと通信部（１４）とを備える。プロセッサ（１０ａ）は、メモリにデータを書き込む書き込み部（１０１ａ）と、書き込み部（１０１ａ）によりメモリに書き込まれたデータを読み込む第１読み込み部（１０２ａ）と、を備える。プロセッサ（１０ｂ）は、プロセッサ（１０ａ）に異常があるか否かを判定する異常判定部（１０４ｂ）と、書き込み部（１０１ａ）によりメモリに書き込まれたデータを読み込む第２読み込み部（１０３ｂ）と、を備える。通信部（１４）は、異常判定部（１０４ｂ）がプロセッサ（１０ａ）に異常がないと判定したとき、第１読み込み部（１０２ａ）と外部機器（２）とを通信可能に接続し、異常判定部（１０４ｂ）がプロセッサ（１０ａ）に異常があると判定したとき、第２読み込み部（１０３ｂ）と外部機器（２）とを通信可能に接続する。【図１】
0006878710.tif 000002
【図２】
0006878710.tif 000003
【図３】
0006878710.tif 000004
【図４】
0006878710.tif 000005