(57)【特許請求の範囲】
【請求項１】
リアクトルが互いに磁気結合している複数のコンバータが並列に接続され、入力電圧を昇圧した昇圧電圧を生成する多相コンバータの駆動をＰＷＭ制御する多相コンバータ制御装置であって、
前記昇圧電圧が目標電圧になるようにフィードバック制御の電圧指令値を生成するフィードバック制御部と、
前記電圧指令値に基づいてＰＷＭ信号を生成するＰＷＭ制御部と、
前記ＰＷＭ信号に基づいて、前記多相コンバータを駆動する駆動部と、
を備え、
前記フィードバック制御部は、前記多相コンバータの昇圧比を算出し、前記昇圧比に基づいて前記フィードバック制御における制御ゲインを変更する、
ことを特徴とする多相コンバータ制御装置。
【請求項２】
前記フィードバック制御部は、
前記昇圧電圧と前記目標電圧との偏差に対してＰＩ制御を適用することで電流指令値を生成する電圧制御部と、
前記電流指令値と前記多相コンバータに入力される相電流と、の偏差に対してＰＩ制御を適用することで前記電圧指令値を生成する電流制御部と、
前記昇圧比を演算する昇圧比演算部と、
を備え、
前記電圧制御部は、前記昇圧比に基づいて、前記電流指令値を生成するための前記制御ゲインを変更する、
請求項１に記載の多相コンバータ制御装置。
【請求項３】
前記電圧制御部は、
前記昇圧比及び比例ゲインの対応関係を示す比例ゲインマップと、前記昇圧比及び積分ゲインの対応関係を示す積分ゲインマップと、を格納している格納部と、
前記昇圧比演算部で求められた昇圧比に対応する前記比例ゲインを前記比例ゲインマップから取得し、当該昇圧比に対応する前記積分ゲインを前記積分ゲインマップから取得する取得部と、
前記取得部で取得された前記比例ゲイン及び前記積分ゲインを用いて前記ＰＩ制御を実行する演算部と
を有することを特徴とする請求項２に記載の多相コンバータ制御装置。
【請求項４】
前記フィードバック制御部は、前記昇圧比が所定の昇圧比以下である場合には、前記昇圧比に基づいて前記フィードバック制御における制御ゲインを変更する、
ことを特徴とする請求項１〜請求項３のいずれか一項に記載の多相コンバータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多相コンバータ制御装置に関する。
【背景技術】
【０００２】
下記特許文献１には、並列に接続された第１コンバータと第２コンバータとからなる多相コンバータをＰＷＭ制御するコンバータ制御装置が開示されている。
このコンバータ制御装置は、多相コンバータの昇圧電圧が目標電圧になるようにフィードバック制御している。
【０００３】
ところで、制御対象である多相コンバータの第１コンバータ及び第２コンバータの各リアクトルが磁気結合している場合には、当該多相コンバータのプラントモデル（数式モデルで記述されたモデル）は、昇圧比が異なる２つのプラントモデルが構成される。したがって、各リアクトルが磁気結合している多相コンバータを制御するには、昇圧比が異なるプラントモデルごとに制御装置を設けることになる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５７３４４４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ただし、昇圧比が異なるプラントモデルごとに制御装置を設けると、装置が大型化してしまうため、発明者は、昇圧比が異なる２つのプラントモデルを一つのプラントモデルに近似化して一つの制御装置で多相コンバータを制御するという着想を得た。しかしながら、一つの制御装置でフィードバック制御を行うと、ある昇圧比の領域で制御ゲインが合わなくなり、多相コンバータの昇圧電圧がハンチングを起こす場合が想定される。その結果、多相コンバータの制御性が低下する虞がある。
【０００６】
本発明は、このような事情に鑑みてなされたもので、その目的は、多相コンバータの制御性を向上させる多相コンバータ制御装置を提供することである。
【課題を解決するための手段】
【０００７】
（１）本発明の一態様は、リアクトルが互いに磁気結合している複数のコンバータが並列に接続され、入力電圧を昇圧した昇圧電圧を生成する多相コンバータの駆動をＰＷＭ制御する多相コンバータ制御装置であって、前記昇圧電圧が目標電圧になるようにフィードバック制御するフィードバック制御部と、前記フィードバック制御部から出力される電圧指令値に基づいてＰＷＭ信号を生成するＰＷＭ制御部と、前記ＰＷＭ信号に基づいて、前記多相コンバータを駆動する駆動部と、を備え、前記フィードバック制御部は、前記多相コンバータの昇圧比を算出し、前記昇圧比に基づいて前記フィードバック制御における制御ゲインを変更する、ことを特徴とする多相コンバータ制御装置である。
【０００８】
（２）上記（１）の多相コンバータ制御装置であって、前記フィードバック制御部は、前記昇圧電圧と前記目標電圧との偏差に対してＰＩ制御を適用することで電流指令値を生成する電圧制御部と、前記電流指令値と前記多相コンバータに入力される相電流と、の偏差に対してＰＩ制御を適用することで前記電圧指令値を生成する電流制御部と、前記昇圧比を演算する昇圧比演算部とを備え、前記電圧制御部は、前記昇圧比に基づいて、前記電流指令値を生成するための前記制御ゲインを変更してもよい。
【０００９】
（３）上記（２）の多相コンバータ制御装置であって、前記電圧制御部は、前記昇圧比及び比例ゲインの対応関係を示す比例ゲインマップと、前記昇圧比及び積分ゲインの対応関係を示す積分ゲインマップと、を格納している格納部と、前記昇圧比演算部で求められた昇圧比に対応する前記比例ゲインを前記比例ゲインマップから取得し、当該昇圧比に対応する前記積分ゲインを前記積分ゲインマップから取得する取得部と、前記取得部で取得された前記比例ゲイン及び前記積分ゲインを用いて前記ＰＩ制御を実行する演算部と、を有してもよい。
【００１０】
（４）上記（１）から上記（３）のいずれかの多相コンバータ制御装置であって、前記フィードバック制御部は、前記昇圧比が所定の昇圧比以下である場合には、前記昇圧比に基づいて前記フィードバック制御における制御ゲインを変更してもよい。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、多相コンバータの制御性を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態に係る多相コンバータ制御装置を有する電力変換装置１の概略構成の一例を示す図である。
【図２】本実施形態に係る制御部１１の概略構成図である。
【図３】本実施形態に係る電圧制御部２２の概略構成図である。
【図４】本実施形態に係る比例ゲインマップ及び積分ゲインマップを示す例である。
【図５】本実施形態に係る多相コンバータ２を数式モデルで記述したプラントモデル１００を示す図である。
【図６】本実施形態に係る多相コンバータ２におけるスイッチングのシーケンス図である。
【図７】本実施形態に係る電流センサ１０で検出される相電流ｉＬの波形の一例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本実施形態に係る多相コンバータ制御装置を、図面を用いて説明する。
【００１４】
図１は、本実施形態に係る多相コンバータ制御装置を有する電力変換装置（例えば、ＰＣＵ（Power Control Unit））１の概略構成の一例を示す図である。電力変換装置１は、ハイブリット車や電気自動車等、モータＭを動力源として走行する車両に搭載される。
ただし、モータＭは、モータジェネレータであってもよい。すなわち、モータＭは、車両のエンジンにより駆動される発電機としての機能を有してもよい。例えば、モータＭは、三相（Ｕ、Ｖ、Ｗ）のブラシレスモータである。
【００１５】
図１に示すように、電力変換装置１は、多相コンバータ２、インバータ３及び制御装置４を備える。制御装置４は、本発明の「多相コンバータ制御装置」の一例である。
【００１６】
多相コンバータ２は、例えば、車載用の多相型のＤＣＤＣコンバータとして構成されている。多相コンバータ２は、直流電源Ｅから入力された直流電圧ＶＢを所定の電圧Ｖｃ（以下、「昇圧電圧」という。）に昇圧してインバータ３に出力する。なお、本実施形態では、多相コンバータ２は二相のＤＣＤＣコンバータである場合について説明するが、本発明はこれに限定されず、その相数は二以上であれば特に限定されない。以下に、本実施形態に係る多相コンバータ２の具体的な構成について説明する。なお、直流電圧ＶＢは、本発明の「入力電圧」の一例である。
【００１７】
多相コンバータ２は、一次側コンデンサ５、コンバータ６ａ，６ｂ、二次側コンデンサ７、第１電圧センサ８、第２電圧センサ９及び電流センサ１０を備える。
【００１８】
一次側コンデンサ５は、一端が直流電源Ｅのプラス端子に接続されており、他端が直流電源Ｅのマイナス端子に接続されている。一次側コンデンサ５は、直流電源Ｅから出力される直流電圧ＶＢを平滑する平滑コンデンサである。
【００１９】
コンバータ６ａ，６ｂは、直流電源Ｅ及びインバータ３の間において、互いに並列に接続されている。なお、本実施形態では、コンバータ６ａ，６ｂは、昇圧コンバータである場合について説明するが、本発明はこれに限定されず、例えば、降圧コンバータでもよいし、昇降圧コンバータであってもよい。
【００２０】
コンバータ６ａ（第１コンバータ）は、リアクトルＬ１（第１リアクトル）及びパワーモジュールＰ１を備える。
リアクトルＬ１は一端が一次側コンデンサ５の一端に接続されており、他端がパワーモジュールＰ１に接続されている。
【００２１】
パワーモジュールＰ１は、互いに直列に接続されたスイッチング素子Ｑ１及びスイッチング素子Ｑ２（第１スイッチング素子）を備える。なお、本実施形態では、スイッチング素子Ｑ１及びスイッチング素子Ｑ２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）である場合について説明するが、本発明はこれに限定されず、例えば、ＦＥＴ（Field Effective Transistor；電界効果トランジスタ）等であってもよい。
【００２２】
スイッチング素子Ｑ１は、コレクタ端子が二次側コンデンサ７の一端に接続されており、エミッタ端子がスイッチング素子Ｑ２のコレクタ端子に接続されている。
スイッチング素子Ｑ２のエミッタ端子は、直流電源Ｅのマイナス端子に接続されている。
また、スイッチング素子Ｑ１のエミッタ端子とスイッチング素子Ｑ２のコレクタ端子との接続点は、リアクトルＬ１の他端に接続されている。スイッチング素子Ｑ１及びスイッチング素子Ｑ２のゲート端子は、それぞれ制御装置４に接続されている。
【００２３】
コンバータ６ｂ（第２コンバータ）は、リアクトルＬ２（第２リアクトル）及びパワーモジュールＰ２を備える。
リアクトルＬ２は一端が一次側コンデンサ５の一端に接続されており、他端がパワーモジュールＰ２に接続されている。なお、リアクトルＬ１とリアクトルＬ２とは、互いに磁気結合されている。
なお、リアクトルＬ１とリアクトルＬ２とを互いに区別しない場合には、リアクトルＬを称する。
【００２４】
パワーモジュールＰ２は、互いに直列に接続されたスイッチング素子Ｑ３及びスイッチング素子Ｑ４を備える。なお、本実施形態では、スイッチング素子Ｑ３及びスイッチング素子Ｑ４（第２スイッチング素子）は、ＩＧＢＴである場合について説明するが、本発明はこれに限定されず、例えば、ＦＥＴ等であってもよい。
【００２５】
スイッチング素子Ｑ３は、コレクタ端子が二次側コンデンサ７の一端に接続されており、エミッタ端子がスイッチング素子Ｑ４のコレクタ端子に接続されている。
スイッチング素子Ｑ４のエミッタ端子は、直流電源Ｅのマイナス端子に接続されている。
また、スイッチング素子Ｑ３のエミッタ端子とスイッチング素子Ｑ４のコレクタ端子との接続点は、リアクトルＬ２の他端に接続されている。スイッチング素子Ｑ３及びスイッチング素子Ｑ４のゲート端子は、それぞれ制御装置４に接続されている。
【００２６】
二次側コンデンサ７は、一端がスイッチング素子Ｑ１，Ｑ３のコレクタ端子に接続され、他端が直流電源Ｅのマイナス端子に接続された平滑コンデンサである。
【００２７】
第１電圧センサ８は、直流電源Ｅの端子間に接続され、直流電源Ｅから出力される直流電圧ＶＢを検出する。換言すれば、第１電圧センサ８は、一次側コンデンサ５の端子間に取り付けられ、多相コンバータの一次側の電圧（以下、「一次側電圧」という。）Ｖｐを検出するセンサである。一次側電圧Ｖｐは、一次側コンデンサ５の端子間（一端と他端との間）の電圧に相当し、直流電圧ＶＢと同一の値を示す。第１電圧センサ８は、検出した一次側電圧Ｖｐを制御装置４に出力する。
【００２８】
第２電圧センサ９は、二次側コンデンサ７の両端の電位差、すなわちコンバータ６ａ，６ｂによって昇圧された昇圧電圧Ｖｃを検出する。この昇圧電圧Ｖｃは、多相コンバータの二次側の電圧である。電圧検出部２５は、検出した昇圧電圧Ｖｃを制御装置４に出力する。なお、電圧検出部２５で検出した昇圧電圧Ｖｃを「二次側電圧Ｖｓ」と称する。第２電圧センサ９は、検出した二次側電圧Ｖｓを制御装置４に出力する。
【００２９】
電流センサ１０は、コンバータ６ａ，６ｂの一次側に設けられ、流れる方向が同一な第１の相電流ｉＬａと第２の相電流ｉＬｂとの双方の相電流を検出する単一のセンサである。すなわち、電流センサ１０は、検出した相電流ｉＬを制御装置４に出力する。ここで、電流センサ１０で検出される相電流ｉＬの各相電流（第１の相電流ｉＬａと第２の相電流ｉＬｂ）の電流方向は、互いに同一方向である。なお、コンバータ６ａ，６ｂの一次側とは、電流電源Ｅのプラス端子と、スイッチング素子Ｑ１のエミッタ端子及びスイッチング素子Ｑ２のコレクタ端子の接続点との間、かつ、電流電源Ｅのプラス端子と、スイッチング素子Ｑ３のエミッタ端子及びスイッチング素子Ｑ４のコレクタ端子の接続点との間である。
【００３０】
インバータ３は、制御装置４による制御により、多相コンバータ２から出力された昇圧電圧Ｖｃを、交流電圧に変換してモータＭに供給する。
【００３１】
制御装置４は、コンバータ６ａ，６ｂの駆動を制御する。具体的には、制御装置４は、一対のスイッチング素子Ｑ１，Ｑ２と一対のスイッチング素子Ｑ３，Ｑ４とを異なるタイミングでスイッチング制御することにより、その異なる位相（例えば、１８０°の位相差）の電流がコンバータ６ａ，６ｂ流れる。すなわち、制御装置４は、第１ＰＷＭ信号を生成し、第１ＰＷＭ信号に基づいてコンバータ６ａを駆動制御し、第２ＰＷＭ信号を生成し、第２ＰＷＭ信号に基づいてコンバータ６ｂを駆動制御する。第１ＰＷＭ信号と第２ＰＷＭ信号とは、位相が互いにちょうど１８０度異なる。これにより、多相コンバータ２は、リップルが少ない安定した昇圧電圧Ｖｃを生成することができる。
【００３２】
以下において、本実施形態に係る制御装置４の構成を説明する。
制御装置４は、制御部１１及び駆動部１２を備える。
【００３３】
制御部１１は、第１ＰＷＭ信号及び第２ＰＷＭ信号を生成する。
駆動部１２は、第１ＰＷＭ信号及び第２ＰＷＭ信号に基づいて、コンバータ６ａ，６ｂを制御する。すなわち、駆動部１２は、第１ＰＷＭ信号に基づいたゲート信号をコンバータ６ａに出力し、第２ＰＷＭ信号に基づいたゲート信号をコンバータ６ｂに出力する。例えば、駆動部１２は、ゲートドライバ回路である。
【００３４】
以下において、本実施形態に係る制御部１１の構成について、図２を用いて説明する。図２は、本実施形態に係る制御部１１の概略構成図である。
【００３５】
制御部１１は、フィードバック制御部２０及びＰＷＭ制御部５０を備える。
【００３６】
フィードバック制御部２０は、多相コンバータ２の昇圧電圧である昇圧電圧Ｖｃが目標電圧Ｖｔｈに追従させるための電圧指令値ＶＬ´を生成する。
【００３７】
ＰＷＭ制御部５０は、フィードバック制御部２０から出力される電圧指令値ＶＬ´に基づいて第１ＰＷＭ信号及び第２ＰＷＭ信号を生成する。ここで、第１ＰＷＭ信号及び第２ＰＷＭ信号は、互いに位相が１８０度だけ異なる信号である。ＰＷＭ制御部５０は、一つ以上のキャリア波（三角波）を生成しており、このキャリア波と電圧指令値ＶＬ´とを比較することで第１ＰＷＭ信号及び第２ＰＷＭ信号を生成する。例えば、ＰＷＭ制御部５０は、第１キャリア波と、第１キャリア波に対して位相が１８０度だけ異なる第２キャリア波を有し、第１キャリア波と電圧指令値ＶＬ´とを比較することで第１ＰＷＭ信号を生成し、第２キャリア波と電圧指令値ＶＬ´とを比較することで第２ＰＷＭ信号を生成してもよい。
【００３８】
次に、本実施形態に係るフィードバック制御部２０について説明する。
フィードバック制御部２０は、昇圧比演算部２１、電圧制御部２２及び電流制御部２３を備える。
【００３９】
昇圧比演算部２１は、多相コンバータ２の昇圧比Ｐを演算する。
例えば、昇圧比演算部２１は、第１電圧センサ８が検出した一次側電圧Ｖｐ、第２電圧センサ９が検出した二次側電圧Ｖｓ及び電流センサ１０が検出した相電流ｉＬを取得する。昇圧比演算部２１には、合成抵抗ｒｚが予め格納されている。合成抵抗ｒｚは、多相コンバータ２内のリアクトルＬにおける抵抗成分ｒＬと、相電流ｉＬが多相コンバータ２内を流れるときのスイッチング素子の抵抗成分ｒｓｗと、の合成抵抗である。リアクトルＬ１及びリアクトルＬ２のそれぞれは、ともに同一の抵抗成分ｒＬを有する。
例えば、昇圧比演算部２１は、一次側電圧Ｖｐ、二次側電圧Ｖｓ、相電流ｉＬ及び合成抵抗ｒｚに基づいて昇圧比Ｐを演算する。具体的には、昇圧比演算部２１は、一次側電圧Ｖｐ、二次側電圧Ｖｓ、相電流ｉＬ及び合成抵抗ｒｚを以下に示す式（１）に代入することで昇圧比Ｐを演算する。
【００４０】
昇圧比Ｐ＝（Ｖｓ−ｉＬ×ｒｚ）／Ｖｐ  …（１）
【００４１】
昇圧比演算部２１は、演算した昇圧比Ｐを電圧制御部２２に出力する。
【００４２】
電圧制御部２２は、二次側電圧Ｖｓと予め設定された目標電圧Ｖｔｈとの偏差である電圧偏差ΔＶｓに対してＰＩ制御やＰＩＤ制御などのフィードバック制御を実行することで、その電圧偏差ΔＶｓをゼロに近づけるための電流指令値ｉＬ´を算出する。
【００４３】
電流制御部２３は、電圧制御部２２で算出された電流指令値ｉＬ´と、相電流ｉＬとの偏差である電流偏差ΔＩＬに対してＰＩ制御やＰＩＤなどのフィードバック制御を実行することで、その電流偏差ΔＩＬをゼロに近づけるための電圧指令値ＶＬ´を算出する。電流制御部２３は、算出した電圧指令値ＶＬ´をＰＷＭ制御部５０に出力する。
【００４４】
以下において、本実施形態に係る電圧制御部２２の概略構成を、図３を用いて説明する。図３は、本実施形態に係る電圧制御部２２の概略構成図である。
【００４５】
図３に示すように、電圧制御部２２は、格納部３０、取得部３１及び演算部３２を備える。
【００４６】
格納部３０には、昇圧比Ｐと比例ゲインＫｐとの対応関係を示す情報である比例ゲインマップと、昇圧比Ｐと積分ゲインＫｇとの対応関係を示す情報である積分ゲインマップとが格納されている。図４は、比例ゲインマップ及び積分ゲインマップを示す例である。図４に示す例では、比例ゲインマップ及び積分ゲインマップが一つのマップとして格納部３０に格納しているが、これに限定されず、別々のマップとして格納部３０に格納されてもよい。
【００４７】
比例ゲインマップは、昇圧比Ｐに基づいて比例ゲインＫｐが決定できるように、実験的又は理論的に定めればよい。例えば、比例ゲインマップは、各昇圧比Ｐａと、その各昇圧比Ｐａに関連付けられた比例ゲインＫｐとを有するテーブルであってもよい。ただし、これに限定されず、比例ゲインマップは、昇圧比Ｐと比例ゲインＫｐとの対応関係を示す情報あればよく、上記テーブルに限らず数式であってもよい。
【００４８】
積分ゲインマップは、昇圧比Ｐに基づいて積分ゲインＫｇが決定できるように、実験的又は理論的に定めればよい。例えば、積分ゲインマップは、各昇圧比Ｐａと、その各昇圧比Ｐａに関連付けられた積分ゲインＫｇとを有するテーブルであってもよい。ただし、これに限定されず、積分ゲインマップは、昇圧比Ｐと積分ゲインＫｇとの対応関係を示す情報あればよく、上記テーブルに限らず数式であってもよい。
【００４９】
取得部３１は、昇圧比演算部２１が演算した昇圧比Ｐを取得する。そして、取得部３１は、比例ゲインマップを参照し、その昇圧比演算部２１が演算した昇圧比Ｐに対応する比例ゲインＫｐを比例ゲインマップから取得する。そして、取得部３１は、比例ゲインマップから取得した比例ゲインＫｐを比例ゲイン乗算部４１に出力する。
また、取得部３１は、積分ゲインマップを参照し、その昇圧比演算部２１が演算した昇圧比Ｐに対応する積分ゲインＫｇを積分ゲインマップから取得する。そして、取得部３１は、積分ゲインマップから取得した積分ゲインＫｇを積分ゲイン乗算部４２に出力する。
【００５０】
演算部３２は、減算器４０、比例ゲイン乗算部４１、積分ゲイン乗算部４２、積分器４３及び加算器４４を備える。
【００５１】
減算器４０は、目標電圧Ｖｔｈから二次側電圧Ｖｓを差し引くことで電圧偏差ΔＶｓを算出する。
【００５２】
比例ゲイン乗算部４１は、電圧偏差ΔＶｓに対して、取得部３１から出力された比例ゲインＫｐを乗算して加算器４４に出力する。
【００５３】
積分ゲイン乗算部４２は、で電圧偏差ΔＶｓに対して、取得部３１から出力された積分ゲインＫｇを乗算して積分器４３に出力する。
【００５４】
積分器４３は、積分ゲイン乗算部４２からの出力を積分することで積分値を求め、その積分値を加算器４４に出力する。なお、図３に示すｓはラプラス変換の演算子であり、ｓは微分、1／sは積分の意味を表す。
【００５５】
加算器４４は、比例ゲイン乗算部４１からの出力と、積分器４３からの積分値と、を足し合わせることで電圧指令値Ｖｚ´を求める。
【００５６】
次に、多相コンバータ２を数式モデルで記述したプラントモデル１００について、図５を用いて説明する。多相コンバータ２のプラントモデル１００は、昇圧比の異なる２つのプラントモデル（例えば、昇圧比が「２」のプラントモデルと、昇圧比が「２」よりも低いプラントモデル）を近似して一つの数式モデルで表現したモデルである。
【００５７】
第１ブロック１０１は、スイッチング素子Ｑ１〜Ｑ４をモデル化したものであり、デューティ比Ｄに、昇圧電圧に相当する二次側電圧Ｖｓを乗算する。
【００５８】
第２ブロック１０２は、相電流ｉＬが流れるリアクトルＬに発生する電圧であるリアクトル電圧ＶＬを出力する。すなわち、第２ブロック１０２は、第１ブロック１０１の出力から一次側電圧Ｖｓを差し引くことでリアクトル電圧を求める式をモデル化している。
【００５９】
第３ブロック１０３は、磁気結合したリアクトルＬ１及びリアクトルＬ２をモデル化したものである。ｒは、等価直列抵抗である。ＬｓはリアクトルＬ１及びリアクトルＬ２の自己インダクタンスであり、Ｍは相互インダクタンスである。
【００６０】
第４ブロック１０４は、第３ブロック１０３から出力される相電流ｉＬに対してデューティ比Ｄを乗算することで多相コンバータ２から出力される電流（以下、「二次側電流」という。）を出力する。
【００６１】
第５ブロック１０５は、二次側コンデンサ７を示しており、第４ブロック１０４から出力される二次側電流ｉｃと多相コンバータ２に接続されている負荷に流れる電流である負荷電流ｉｓとの差分により、二次側コンデンサ７が充放電される現象をモデル化している。第５ブロック１０５は、二次側電流ｉｃ及び負荷電流ｉｓを入力として、二次側電圧Ｖｓを出力する。
【００６２】
次に、本実施形態に係る制御装置４の動作の流れについて説明する。
制御装置４は、多相コンバータ２の昇圧電圧Ｖｃが目標電圧Ｖｔｈに追従させるための電圧指令値ＶＬ´をＰＩ制御により生成している。そして、制御装置４は、この電圧指令値ＶＬ´に基づいて多相コンバータ２を制御するためのデューティ比Ｄを演算し、そのデューティ比Ｄの駆動信号（ゲート信号）を多相コンバータ２に出力する。その際、制御装置４は、ＰＩ制御するための制御ゲインを固定値ではなく、可変としている。具体的には、制御装置４は、多相コンバータ２の昇圧比Ｐを求め、その昇圧比Ｐに基づいて制御ゲインを変更している。例えば、フィードバック制御部２０は、昇圧比Ｐが所定の昇圧比以上の場合には制御ゲインを所定の固定値にしており、所定の昇圧比以下の場合では制御ゲインを前記固定値よりも高い値に変更にしている。このように、フィードバック制御部２０は、昇圧比Ｐが所定の昇圧比以上である場合と、昇圧比Ｐが所定の昇圧比未満である場合とで、フィードバック制御における制御ゲインが異なるように制御している。したがって、制御装置４は、多相コンバータの昇圧電圧がハンチングを起こすことを防止することができ、多相コンバータ２の制御性を向上させることができる。昇圧比Ｐに基づいて変更される制御ゲインは、比例ゲインでもよいし、積分ゲインでもよいし、その両方であってもよい。すなわち、昇圧比Ｐに基づいて変更される制御ゲインは、比例ゲイン及び積分ゲインのうち、少なくともいずれかである。
【００６３】
図６は、２相の多相コンバータ２におけるスイッチングのシーケンス図である。図６（ａ）は、昇圧比Ｐが「２」を超える場合を示す。図６（ｂ）は、昇圧比Ｐが「２」以下の場合を示す。図６（ａ）に示すように、昇圧比Ｐが「２」を超える場合においては、下アームのスイッチング素子Ｑ２のオン状態の期間とスイッチング素子Ｑ４がオン状態である期間とは、互いに重なる期間がない。一方、図６（ｂ）に示すように、昇圧比Ｐが「２」以下の場合においては、下アームのスイッチング素子Ｑ２のオン状態の期間とスイッチング素子Ｑ４がオン状態である期間とは、互いに重なる期間が存在する。この重なる期間は、昇圧電圧Ｖｃのハンチングが引き起こされる要因の一つである。したがって、一例として、フィードバック制御部２０は、２相の多相コンバータ２においては、昇圧比Ｐが「２」以下の場合には制御ゲインを高い値に変更することで昇圧電圧Ｖｃのハンチングを抑制する。具体的には、フィードバック制御部２０は、２相の多相コンバータ２において、昇圧比Ｐが「２」を超える場合には制御ゲインを第１ゲインに設定し、昇圧比Ｐが「２」以下の場合には制御ゲインを第１ゲインよりも高い第２ゲインに設定する。なお、フィードバック制御部２０は、第１ゲインと第２ゲインとの間の制御ゲインの変更を連続的に行ってよいし、段階的に行ってもよい。
【００６４】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【００６５】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【００６６】
（変形例）本実施形態に係る制御部１１は、電流センサ１０により検出された相電流ｉＬに基づいて、第１の相電流ｉＬａ及び第２の相電流ｉＬｂの相互間の偏流ｉＬａｂを検出してもよい。以下に、本施形態に係る偏流ｉＬａｂの検出方法について、図７を用いて説明する。図７は、電流センサ１０で検出される相電流ｉＬの波形の一例を示す図である。図７に示すように、電流センサ１０により検出された相電流ｉＬの波形には、大別して２種類の変化点Ａ，Ｂを有する。この変化点Ａ，Ｂとは、相電流ｉＬが増加から減少に変化する点である。
【００６７】
例えば、変化点Ａとは、スイッチング素子Ｑ２がオン状態からオフ状態に切り替えられたタイミング（時刻ｔ１）を示す。したがって、変化点Ａでの相電流ｉＬとは、第１の相電流ｉＬａの最大値を示すものとなる。一方、変化点Ｂとは、スイッチング素子Ｑ４がオン状態からオフ状態に切り替えられたタイミング（時刻ｔ２）を示す。したがって、変化点Ｂでの相電流ｉＬとは、第２の相電流ｉＬｂの最大値を示すものとなる。さらに、リアクトルＬ１及びリアクトルＬ２は自相に流れる電流が大きくなると自己インタクタンスが小さくなる特性を有し、結果としてより電流の大きい相のリップル電流が大きくなる。そのため、合計相電流の波形には偏流に応じて変化点Ａと変化点Ｂとで合計相電流の最大値に偏りが生じる。ここで、本実施形態では、スイッチング素子Ｑ１，Ｑ２とスイッチング素子Ｑ３，Ｑ４とのスイッチングの位相差が１８０°であるため、変化点Ａと変化点Ｂとは１８０°ごとに交互に発生する。
【００６８】
したがって、制御部１１は、電流センサ１０により検出された相電流ｉＬが増加から減少に変化したときの当該相電流（以下、「変化点相電流」という。）に基づいて、偏流ｉＬａｂを検出する。すなわち、制御部１１は、電流センサ１０により検出された相電流ｉＬにおいて、変化点Ａでの相電流ｉＬである変化点相電流ＩＡと変化点Ｂでの相電流ｉＬである変化点相電流ＩＢとの差分を偏流ｉＬａｂとして検出する。
【００６９】
なお、制御部１１における変化点相電流ＩＡと変化点相電流ＩＢとの取得方法は特に限定されないが、例えば、以下の方法（ａ），（ｂ）により取得可能である。
【００７０】
（ａ）制御部１１は、電流センサ１０により検出された相電流ｉＬのうち、所定の期間内において、増加から減少に変化したときの相電流ｉＬを取得することで、変化点相電流Ａ，Ｂを取得する。
（ｂ）制御部１１は、各スイッチング素子Ｑ２，Ｑ４がオン状態からオフ状態に切り替えられた場合に電流センサ１０から出力される各相電流ｉＬを、それぞれ変化点相電流Ａ，Ｂとして取得する。
【００７１】
なお、上記（ｂ）では、制御部１１が電流センサ１０から相電流ｉＬを取得するタイミング（以下、「取得タイミング」という。）と、スイッチング素子Ｑ２，Ｑ４のターンオフの各タイミングとを同期させることで達成可能である。
【００７２】
ただし、制御部１１の取得タイミングと、スイッチング素子Ｑ２，Ｑ４のターンオフの各タイミングとを同期させることができない場合には、電流センサ１０からの出力を所定の時間だけ遅延させる遅延部を制御装置４に設けることで上記（２）の方法で変化点相電流ＩＡと変化点相電流ＩＢとを取得することができる。ただし、遅延部で遅延させる電流センサ１０の出力は、フィードバック制御部２０で用いられる相電流ｉＬとは異なる出力である。例えば、電流センサ１０の出力を２つに分岐させ、一方の出力を偏流検出に用い、他方の出力をフィードバック制御部２０に用いる。
【００７３】
ここで、制御部１１の取得タイミングと、スイッチング素子Ｑ２，Ｑ４のターンオフの各タイミングとを同期させることができない場合とは、例えば、制御部１１の取得タイミングが、スイッチング素子Ｑ２，Ｑ４のターンオフの各タイミングではなく、制御装置４内で生成されているキャリア波Ｃの山及び谷のタイミングである場合である。なお、上記（２）において、上記遅延部を設けなくとも、制御部１１の取得タイミングと、スイッチング素子Ｑ２，Ｑ４のターンオフの各タイミングとを同期させることが可能である場合には、上記遅延部は、制御装置４の必須な構成ではない。
そして、制御部１１は、検出した偏流ｉＬａｂが無くなるように電圧指令値ＶＬ´を補正する。例えば、制御部１１は、偏流ｉＬａｂに対してＰＩ制御やＰＩＤ制御を行って偏流ｉＬａｂをゼロに近づけるための指令値Ｖ＊を求め、Ｖ＊を電圧指令値ＶＬ´に加算又は減算することで補正してもよい。また、制御部１１は、偏流ｉＬａｂに応じた係数を求め、この係数を偏流電圧指令値ＶＬ´に乗算することで補正してもよい。また、制御部１１は、偏流ｉＬａｂに応じた２つの係数を求め、一方の係数を第１ＰＷＭ信号を生成するための電圧指令値に乗算し、他方の係数を第２ＰＷＭ信号を生成するための電圧指令値に乗算することで補正してもよい。
【００７４】
以上、説明したように、本実施形態に係る制御装置４は、リアクトルＬ１，Ｌ２が互いに磁気結合している多相コンバータ２の昇圧比Ｐに基づいて、フィードバック制御における制御ゲインを変更する。
【００７５】
このような構成によれば、昇圧比が異なる２つのプラントモデルを一つのプラントモデルに近似化して一つの制御装置で多相コンバータを制御する場合に、制御ゲインのミスマッチが起こりにくくなり、多相コンバータ２の昇圧電圧Ｖｃがハンチングすることを抑制することができる。その結果、多相コンバータ２の制御性が向上する。例えば、第１昇圧比のプラントモデルと、第１昇圧比よりも低い第２昇圧比のプラントモデルとを一つのプラントモデルで表した数式モデルを用いて一つの制御装置で多相コンバータ２を制御する場合に、第１昇圧比に制御ゲインをチューニングしていると、多相コンバータ２が第２昇圧比の場合に昇圧電圧Ｖｃがハンチングする場合がある。
本実施形態では、制御装置４は、昇圧比Ｐに応じて制御ゲインを可変させるため、昇圧電圧Ｖｃがハンチングすることがなくなり、多相コンバータ２の制御性が向上する。
【００７６】
なお、上述した制御装置４の全部または一部をコンピュータで実現するようにしてもよい。この場合、上記コンピュータは、ＣＰＵ、ＧＰＵなどのプロセッサ及びコンピュータ読み取り可能な記録媒体を備えてもよい。そして、上記制御装置４の全部または一部の機能をコンピュータで実現するためのプログラムを上記コンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムを上記プロセッサに読み込ませ、実行することによって実現してもよい。ここで、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよく、ＦＰＧＡ等のプログラマブルロジックデバイスを用いて実現されるものであってもよい。
【符号の説明】
【００７７】
２  多相コンバータ
４  制御装置（多相コンバータ制御装置）
１１  制御部
１２  駆動部
２０  フィードバック制御部
２１  昇圧比演算部
２２  電圧制御部
２３  電流制御部
３０  格納部
３１  取得部
３２  演算部
５０  ＰＷＭ制御部
【要約】
【課題】多相コンバータの制御性を向上させることができる。
【解決手段】リアクトルが互いに磁気結合している複数のコンバータが並列に接続され、入力電圧を昇圧して昇圧電圧を生成する多相コンバータの駆動をＰＷＭ制御する多相コンバータ制御装置であって、前記昇圧電圧が目標電圧になるようにフィードバック制御するフィードバック制御部と、前記多相コンバータの昇圧比を求める昇圧比演算部と、前記フィードバック制御部から出力される電圧指令値に基づいてＰＷＭ信号を生成するＰＷＭ制御部と、前記ＰＷＭ信号に基づいて、前記多相コンバータを駆動する駆動部と、を備え、前記ＰＷＭ制御部は、前記昇圧比に基づいて前記フィードバック制御における制御ゲインを変更する、ことを特徴とする多相コンバータ制御装置である。
【選択図】図１【図１】
0006873357.tif 000002
【図２】
0006873357.tif 000003
【図３】
0006873357.tif 000004
【図４】
0006873357.tif 000005
【図５】
0006873357.tif 000006
【図６】
0006873357.tif 000007
【図７】
0006873357.tif 000008