(57)【特許請求の範囲】
【請求項１】
フルブリッジ接続された複数のスイッチング素子を含むスイッチング回路と、
誘導成分と、
前記誘導成分に直列接続された第１の負荷と、
前記第１の負荷を短絡する短絡部と、
前記スイッチング回路及び前記短絡部を制御する制御部とを含み、
前記制御部は、
前記スイッチング回路を位相シフト方式で駆動制御し、
第１のデッドタイムにおいて、前記スイッチング回路の入力端子に直流電圧が入力された状態で、前記第１の負荷が短絡されるように前記短絡部を制御し、
前記第１の負荷は、トランスであり、
前記トランスの１次巻線は、前記スイッチング回路の出力端子間に接続され、
前記短絡部は、前記トランスの２次巻線に接続される、複数のスイッチング素子を含む整流回路であり、
前記スイッチング回路に含まれる複数のスイッチング素子の各々は、容量成分が並列接続され、
前記第１のデッドタイムにおいて、前記制御部は、前記容量成分に蓄積されているエネルギーが前記誘導成分に移動するように、前記スイッチング回路及び前記整流回路に含まれるスイッチング素子の各々をオン及びオフ制御する、電力変換装置。
【請求項２】
フルブリッジ接続された複数のスイッチング素子を含むスイッチング回路と、
誘導成分と、
前記誘導成分に直列接続された第１の負荷と、
前記第１の負荷を短絡する短絡部と、
前記スイッチング回路及び前記短絡部を制御する制御部とを含み、
前記制御部は、
前記スイッチング回路を位相シフト方式で駆動制御し、
第１のデッドタイムにおいて、前記スイッチング回路の入力端子に直流電圧が入力された状態で、前記第１の負荷が短絡されるように前記短絡部を制御し、
前記第１の負荷は、トランスであり、
前記トランスの１次巻線は、前記スイッチング回路の出力端子間に接続され、
前記短絡部は、前記トランスの２次巻線に接続される、複数のスイッチング素子を含む整流回路であり、
前記第１のデッドタイムにおいて、前記制御部は、
前記スイッチング回路に含まれる複数のスイッチング素子の内、１つの第１スイッチング素子に並列接続された容量成分に蓄積されているエネルギーが前記誘導成分に移動するように、且つ、
前記スイッチング回路に含まれる複数のスイッチング素子の内、前記第１スイッチング素子とは別の第２スイッチング素子に並列接続された容量成分が充電されるように、
前記スイッチング回路及び前記整流回路に含まれるスイッチング素子の各々をオン及びオフ制御する、電力変換装置。
【請求項３】
前記第１のデッドタイムにおいて、前記制御部は、
前記スイッチング回路の前記入力端子に入力される前記直流電圧が前記トランスの前記１次巻線に入力されないように、且つ、
前記エネルギーを前記誘導成分に移動させるための閉回路が形成されるように、
前記スイッチング回路に含まれる複数のスイッチング素子の各々をオン及びオフ制御する、請求項１又は請求項２に記載の電力変換装置。
【請求項４】
前記第１のデッドタイムの後の第２のデッドタイムにおいて、前記制御部は、前記整流回路に含まれる複数のスイッチング素子の内、前記第１のデッドタイムにおいてオンしていた複数のスイッチング素子のいずれかをオフにする、請求項１から請求項３のいずれか１項に記載の電力変換装置。
【請求項５】
前記制御部は、前記スイッチング回路の前記入力端子に前記直流電圧が入力された状態で、
前記整流回路から電力を出力する伝達モードと、
前記伝達モードに続く前記第１のデッドタイムと、
前記第１のデッドタイムに続き、前記誘導成分に蓄積されたエネルギーを前記スイッチング回路内で還流させる還流モードと、
前記還流モードに続く前記第２のデッドタイムとが実現されるように、
前記スイッチング回路及び前記整流回路に含まれる複数のスイッチング素子の各々をオン及びオフ制御する、請求項４に記載の電力変換装置。
【請求項６】
前記スイッチング回路は、４つのスイッチング素子により構成されたフルブリッジ回路を含み、
前記整流回路は、２つのスイッチング素子を含み、
前記フルブリッジ回路を構成する４つのスイッチング素子の内、前記トランスの１次巻線の端子であって前記誘導成分に接続されていない第１端子に接続された２つのスイッチング素子の各々に並列接続された容量成分の和は、一方の端子が前記１次巻線に接続された前記誘導成分の他方の端子に接続された２つのスイッチング素子の各々に並列接続された容量成分の和以上である、請求項１から請求項５のいずれか１項に記載の電力変換装置。
【請求項７】
前記第１端子に接続された前記２つのスイッチング素子の各々に並列接続された容量成分の少なくとも１つは、容量素子により提供される、請求項６に記載の電力変換装置。
【請求項８】
前記整流回路の出力電流の増大に応じて、前記誘導成分に流れる電流の前記第１のデッドタイムにおける増加分は減少する、請求項１から請求項７のいずれか１項に記載の電力変換装置。
【請求項９】
前記誘導成分は、前記トランスの漏れインダクタンス及び前記トランスに接続される誘導素子の少なくとも一方を含む、請求項１から請求項８のいずれか１項に記載の電力変換装置。
【請求項１０】
蓄電装置と、
前記蓄電装置から供給される電力を変換する、請求項１から請求項９のいずれか１項に記載の電力変換装置と、
前記電力変換装置で変換された電力が供給される第２の負荷とを含む車両。
【請求項１１】
フルブリッジ接続された複数のスイッチング素子を含むスイッチング回路と、誘導成分と、前記誘導成分に直列接続された負荷と、前記負荷を短絡する短絡部と、前記スイッチング回路及び前記短絡部を制御する制御部とを含む電力変換装置の制御方法であって、
前記スイッチング回路の入力端子に直流電圧を入力するステップと、
前記スイッチング回路を位相シフト方式で駆動制御するステップと、
第１のデッドタイムにおいて、前記スイッチング回路の前記入力端子に前記直流電圧が入力された状態で、前記負荷が短絡されるように前記短絡部を制御する制御ステップとを含み、
前記負荷は、トランスであり、
前記トランスの１次巻線は、前記スイッチング回路の出力端子間に接続され、
前記短絡部は、前記トランスの２次巻線に接続される、複数のスイッチング素子を含む整流回路であり、
前記スイッチング回路に含まれる複数のスイッチング素子の各々は、容量成分が並列接続され、
前記制御ステップは、前記第１のデッドタイムにおいて、前記容量成分に蓄積されているエネルギーが前記誘導成分に移動するように、前記スイッチング回路及び前記整流回路に含まれるスイッチング素子の各々をオン及びオフ制御するステップを含む、制御方法。
【請求項１２】
フルブリッジ接続された複数のスイッチング素子を含むスイッチング回路と、誘導成分と、前記誘導成分に直列接続された負荷と、前記負荷を短絡する短絡部と、前記スイッチング回路及び前記短絡部を制御する制御部とを含む電力変換装置の制御方法であって、
前記スイッチング回路の入力端子に直流電圧を入力するステップと、
前記スイッチング回路を位相シフト方式で駆動制御するステップと、
第１のデッドタイムにおいて、前記スイッチング回路の前記入力端子に前記直流電圧が入力された状態で、前記負荷が短絡されるように前記短絡部を制御する制御ステップとを含み、
前記負荷は、トランスであり、
前記トランスの１次巻線は、前記スイッチング回路の出力端子間に接続され、
前記短絡部は、前記トランスの２次巻線に接続される、複数のスイッチング素子を含む整流回路であり、
前記制御ステップは、前記第１のデッドタイムにおいて、
前記スイッチング回路に含まれる複数のスイッチング素子の内、１つの第１スイッチング素子に並列接続された容量成分に蓄積されているエネルギーが前記誘導成分に移動するように、且つ、
前記スイッチング回路に含まれる複数のスイッチング素子の内、前記第１スイッチング素子とは別の第２スイッチング素子に並列接続された容量成分が充電されるように、
前記スイッチング回路及び前記整流回路に含まれるスイッチング素子の各々をオン及びオフ制御するステップを含む、制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電力変換装置、それを含む車両及び制御方法に関する。本出願は、２０１９年６月１１日出願の日本出願第２０１９−１０８３１７号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
【背景技術】
【０００２】
車両を始め、種々の電気装置及び電気設備において、電力変換装置が利用されている。例えば、プラグインハイブリッド車又は電気自動車等の車両においては、電力変換装置により、バッテリの出力電圧を適切な電圧に変換し、車両内部の各機器に供給する。電力変換装置は、負荷が変動しても変換効率を維持し、消費電力を抑え、且つ安定して動作することが望まれる。以下、プラグインハイブリッド車をＰＨＥＶ（Ｐｌｕｇ−ｉｎ  Ｈｙｂｒｉｄ  Ｅｌｅｃｔｒｉｃ  Ｖｅｈｉｃｌｅ）といい、電気自動車をＥＶ（Ｅｌｅｃｔｒｉｃ  Ｖｅｈｉｃｌｅ）という。【０００３】
下記特許文献１には、負荷変動の影響を抑制するために、直流電源を構成するフルブリッジ回路を位相シフト方式で駆動する技術が開示されている。この直流電源では、ブルブリッジ回路の制御において、伝達モード期間中に同期整流用のＦＥＴを同時にオンさせ、短絡ループ電流を流すことにより共振コイル（インダクタ）に蓄えられるエネルギーを補っている。具体的には、ＦＥＴのスイッチング電流を電流検出回路で検出してゼロ電圧スイッチング可能か否かを判断し、スイッチング電流が不足している場合に、同期整流用のＦＥＴを同時にオンさせる。以下、ゼロ電圧スイッチングをＺＶＳ（Ｚｅｒｏ  Ｖｏｌｔａｇｅ  Ｓｗｉｔｃｈｉｎｇ）という。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１８０１１１号公報
【発明の概要】
【０００５】
本開示のある局面に係る電力変換装置は、フルブリッジ接続された複数のスイッチング素子を含むスイッチング回路と、誘導成分と、誘導成分に直列接続された第１の負荷と、第１の負荷を短絡する短絡部と、スイッチング回路及び短絡部を制御する制御部とを含み、制御部は、スイッチング回路を位相シフト方式で駆動制御し、第１のデッドタイムにおいて、スイッチング回路の入力端子に直流電圧が入力された状態で、第１の負荷が短絡されるように短絡部を制御する。
【０００６】
本開示の別の局面に係る車両は、蓄電装置と、蓄電装置から供給される電力を変換する、上記の電力変換装置と、電力変換装置で変換された電力が供給される第２の負荷とを含む。
【０００７】
本開示のさらに別の局面に係る制御方法は、フルブリッジ接続された複数のスイッチング素子を含むスイッチング回路と、誘導成分と、誘導成分に直列接続された負荷と、負荷を短絡する短絡部と、スイッチング回路及び短絡部を制御する制御部とを含む電力変換装置の制御方法であって、スイッチング回路の入力端子に直流電圧を入力するステップと、スイッチング回路を位相シフト方式で駆動制御するステップと、第１のデッドタイムにおいて、スイッチング回路の入力端子に直流電圧が入力された状態で、負荷が短絡されるように短絡部を制御するステップとを含む。
【図面の簡単な説明】
【０００８】
【図１】図１は、本開示の実施形態に係る電力変換装置を示す回路図である。
【図２】図２は、本開示の実施形態に係る車両を示す模式図である。
【図３】図３は、図１の回路の制御タイミングを示す波形図である。
【図４】図４は、図３の期間Ｂにおけるスイッチング素子Ｑ３の放電電流を付記した回路図である。
【図５】図５は、図３の期間Ｂにおけるスイッチング素子Ｑ４の充電電流を付記した回路図である。
【図６】図６は、図３の期間Ｂの初期における電流を付記した回路図である。
【図７】図７は、図６に示した状態の後における電流を付記した回路図である。
【図８】図８は、第１変形例に係る同期整流部を示す回路図である。
【図９】図９は、第２変形例に係る同期整流部を示す回路図である。
【図１０】図１０は、第３変形例に係る制御タイミングを示す波形図である。
【図１１】図１１は、図１の電力変換装置を一般化した回路図である。
【図１２】図１２は、図１の回路を用いたシミュレーション結果を示すグラフである。
【図１３】図１３は、比較例のシミュレーションに使用した回路構成を示す回路図である。
【図１４】図１４は、図１２の回路を用いたシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【０００９】
［本開示が解決しようとする課題］
フルブリッジ回路を用いたＤＣ／ＤＣコンバータに共通する課題として、軽負荷であるほどＺＶＳ制御が難しい問題がある。特許文献１に開示された技術では、スイッチング電流を電流検出回路で検出してＺＶＳ制御可能か否かを判断しているため、回路構成及び制御が複雑になるという問題がある。また、伝達モード期間中に短絡ループを形成しているため、制御タイミングの僅かなズレにより過電流が流れる可能性がある。そのため、ロバスト性（堅牢性）が低いという問題もある。
【００１０】
したがって、本開示は、簡単な回路構成であり、制御が容易であり、且つ負荷変動の影響を受けずに安定してＺＶＳ制御が可能な電力変換装置、それを備えた車両及び制御方法を提供することを目的とする。
【００１１】
［本開示の効果］
本開示によれば、簡単な回路構成であり、制御が容易であり、且つ負荷変動の影響を受けずに安定してＺＶＳ制御が可能である。
【００１２】
［本開示の実施形態の説明］
本開示の実施形態の内容を列記して説明する。以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
【００１３】
（１）本開示の第１の局面に係る電力変換装置は、フルブリッジ接続された複数のスイッチング素子を含むスイッチング回路と、誘導成分と、誘導成分に直列接続された第１の負荷と、第１の負荷を短絡する短絡部と、スイッチング回路及び短絡部を制御する制御部とを含み、制御部は、スイッチング回路を位相シフト方式で駆動制御し、第１のデッドタイムにおいて、スイッチング回路の入力端子に直流電圧が入力された状態で、第１の負荷が短絡されるように短絡部を制御する。これにより、スイッチング回路の構成要素に蓄積されているエネルギーを誘電成分に容易に移動させることができ、ＺＶＳ制御が容易になる。
【００１４】
（２）好ましくは、第１の負荷は、トランスであり、トランスの１次巻線は、スイッチング回路の出力端子間に接続され、短絡部は、トランスの２次巻線に接続される。
【００１５】
（３）より好ましくは、スイッチング回路に含まれる複数のスイッチング素子の各々は、容量成分が並列接続され、第１のデッドタイムにおいて、制御部は、容量成分に蓄積されているエネルギーが誘導成分に移動するように、スイッチング回路及び整流回路に含まれるスイッチング素子の各々をオン及びオフ制御する。これにより、容量成分のエネルギーにより誘導成分のエネルギーを増大でき、ＺＶＳ制御が容易になる。
【００１６】
（４）さらに好ましくは、第１のデッドタイムにおいて、制御部は、スイッチング回路に含まれる複数のスイッチング素子の内、１つの第１スイッチング素子に並列接続された容量成分に蓄積されているエネルギーが誘導成分に移動するように、且つ、スイッチング回路に含まれる複数のスイッチング素子の内、第１スイッチング素子とは別の第２スイッチング素子に並列接続された容量成分が充電されるように、スイッチング回路及び整流回路に含まれるスイッチング素子の各々をオン及びオフ制御する。これにより、第１スイッチング素子の容量成分に蓄積されているエネルギーにより、誘導成分のエネルギーを増大でき、且つ、第２スイッチング素子の容量成分の充電時に、誘導成分のエネルギーを増大させることができ、ＺＶＳ制御が一層容易になる。
【００１７】
（５）好ましくは、第１のデッドタイムにおいて、制御部は、スイッチング回路の入力端子に入力される直流電圧がトランスの１次巻線に入力されないように、且つ、エネルギーを誘導成分に移動させるための閉回路が形成されるように、スイッチング回路に含まれる複数のスイッチング素子の各々をオン及びオフ制御する。これにより、誘導成分のエネルギーを増大させることができ、ＺＶＳ制御が容易になる。
【００１８】
（６）より好ましくは、第１のデッドタイムの後の第２のデッドタイムにおいて、制御部は、整流回路に含まれる複数のスイッチング素子の内、第１のデッドタイムにおいてオンしていた複数のスイッチング素子のいずれかをオフにする。これにより、容量成分に蓄積された電荷を引出すことができ、スイッチング素子の端子間電圧が低下するので、ＺＶＳ制御が容易になる。
【００１９】
（７）さらに好ましくは、制御部は、スイッチング回路の入力端子に直流電圧が入力された状態で、整流回路から電力を出力する伝達モードと、伝達モードに続く第１のデッドタイムと、第１のデッドタイムに続き、誘導成分に蓄積されたエネルギーをスイッチング回路内で還流させる還流モードと、還流モードに続く第２のデッドタイムとが実現されるように、スイッチング回路及び整流回路に含まれる複数のスイッチング素子の各々をオン及びオフ制御する。これにより、スイッチング回路に含まれるスイッチング素子の容量成分に蓄積されているエネルギーを誘導成分に移動させることができ、ＺＶＳ制御に必要な電流を増加させることができる。
【００２０】
（８）好ましくは、スイッチング回路は、４つのスイッチング素子により構成されたフルブリッジ回路を含み、整流回路は、２つのスイッチング素子を含み、フルブリッジ回路を構成する４つのスイッチング素子の内、トランスの１次巻線の端子であって誘導成分に接続されていない第１端子に接続された２つのスイッチング素子の各々に並列接続された容量成分の和は、一方の端子が１次巻線に接続された誘導成分の他方の端子に接続された２つのスイッチング素子の各々に並列接続された容量成分の和以上である。これにより、ＺＶＳ制御が容易になる。
【００２１】
（９）より好ましくは、第１端子に接続された２つのスイッチング素子の各々に並列接続された容量成分の少なくとも１つは、容量素子により提供される。これにより、ＺＶＳ制御が容易になる条件を満たす容量成分を容易に実現できる。
【００２２】
（１０）さらに好ましくは、整流回路の出力電流の増大に応じて、誘導成分に流れる電流の第１のデッドタイムにおける増加分は減少する。これにより、スイッチング素子の電流を検出する必要がないので、電力変換装置の回路構成を簡素化でき、スイッチング素子の制御を変更する必要がないので、制御を簡素化できる。
【００２３】
（１１）好ましくは、誘導成分は、トランスの漏れインダクタンス及びトランスに接続される誘導素子の少なくとも一方を含む。
【００２４】
（１２）本開示の第２の局面に係る車両は、蓄電装置と、蓄電装置から供給される電力を変換する、上記の電力変換装置と、電力変換装置で変換された電力が供給される第２の負荷とを含む。これにより、スイッチング回路の構成要素に蓄積されているエネルギーを誘電成分に容易に移動させることができ、ＺＶＳ制御が容易になる。
【００２５】
（１３）本開示の第３の局面に係る制御方法は、フルブリッジ接続された複数のスイッチング素子を含むスイッチング回路と、誘導成分と、誘導成分に直列接続された負荷と、負荷を短絡する短絡部と、スイッチング回路及び短絡部を制御する制御部とを含む電力変換装置の制御方法であって、スイッチング回路の入力端子に直流電圧を入力するステップと、スイッチング回路を位相シフト方式で駆動制御するステップと、第１のデッドタイムにおいて、スイッチング回路の入力端子に直流電圧が入力された状態で、負荷が短絡されるように短絡部を制御するステップとを含む。これにより、スイッチング回路の構成要素に蓄積されているエネルギーを誘電成分に容易に移動させることができ、ＺＶＳ制御が容易になる。
【００２６】
［本開示の実施形態の詳細］
以下の実施形態では、同一の部品には同一の参照番号を付してある。それらの名称及び機能も同一である。したがって、それらについての詳細な説明は繰返さない。
【００２７】
（回路構成）
図１を参照して、本開示の実施形態に係る電力変換装置１００は、フルブリッジ回路１０２、誘導成分Ｌｒ、トランス１０４、同期整流部１０６及び制御回路１０８を含む。制御回路１０８は、フルブリッジ回路１０２及び同期整流部１０６を構成する各スイッチング素子のオン／オフを制御する。
【００２８】
フルブリッジ回路１０２は、スイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３及びスイッチング素子Ｑ４を含む。スイッチング素子Ｑ１、Ｑ２、Ｑ３及びＱ４はフルブリッジ接続されてフルブリッジ回路１０２を構成している。フルブリッジ回路１０２は、スイッチング回路として機能する。スイッチング素子Ｑ１、Ｑ２、Ｑ３及びＱ４は、還流ダイオードを有するＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）で構成されている。サージ電流からの保護等を目的として、スイッチング素子及び還流ダイオードは、順バイアス方向が相互に逆向きになるように並列接続されている。なお、スイッチング素子は、ＦＥＴ以外の半導体素子、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等であってもよい。
【００２９】
スイッチング素子Ｑ１、Ｑ２、Ｑ３及びＱ４の各々には、容量成分Ｃ１、容量成分Ｃ２、容量成分Ｃ３及び容量成分Ｃ４が並列に接続されている。容量成分とは、電荷を蓄積する機能を担う成分を意味し、電気回路においては、印加される交流電圧の位相に対して電流（交流）の位相を９０度進める成分をいう。容量成分Ｃ１、Ｃ２、Ｃ３及びＣ４は、スイッチング素子Ｑ１、Ｑ２、Ｑ３及びＱ４の寄生容量であっても、外付けのコンデンサ等の容量素子（容量デバイス）であってもよい。
【００３０】
フルブリッジ回路１０２の入力端子１１０及び入力端子１１２の間には、外部の電源から直流電圧が入力される。フルブリッジ回路１０２の出力側（出力端子間）には、直列接続された誘導成分Ｌｒとトランス１０４の１次巻線とが接続されている。スイッチング素子Ｑ１、Ｑ２、Ｑ３及びＱ４の各々が制御回路１０８によりオン及びオフ制御されることにより、フルブリッジ回路１０２は、入力端子１１０及び１１２の間に入力される直流電圧を交流電圧に変換してトランス１０４の１次巻線に出力する。誘導成分Ｌｒは、誘導成分であればよく、トランス１０４の漏れインダクタンスであっても、外付けのコイルであってもよい。誘導成分は、電磁誘導（磁場と導体が相対的に動いているとき、導体に起電力が生じる現象）を生じる成分を意味し、電気回路においては、印加される交流電圧の位相に対して電流（交流）の位相を９０度遅らせる成分をいう。
【００３１】
トランス１０４は、１次巻線、２次巻線及び強磁性のコア（鉄心等）を含む。トランス１０４の２次巻線は、２つのコイルが直列接続され、その接続ノードが出力端子の１つを担うセンタータップのコイルである。
【００３２】
同期整流部１０６は、スイッチング素子Ｑ１０１及びスイッチング素子Ｑ１０２と、インダクタＬ１と、容量成分Ｃ７とを含む。スイッチング素子Ｑ１０１及びＱ１０２は、還流ダイオードを有するＦＥＴで構成されている。スイッチング素子Ｑ１０１及びＱ１０２の各々には、容量成分Ｃ５及び容量成分Ｃ６が並列に接続されている。容量成分Ｃ５及びＣ６は、スイッチング素子Ｑ１０１及びＱ１０２の寄生容量であっても、外付けのコンデンサ等の容量素子であってもよい。後述するように、トランス１０４及び同期整流部１０６は、一般化すると、負荷及び短絡部により表される（図１１参照）。
【００３３】
同期整流部１０６の入力側はトランス１０４の２次巻線の両端子に接続されている。スイッチング素子Ｑ１０１及びＱ１０２の各々が制御回路１０８によりオン及びオフ制御されることにより、同期整流部１０６は、トランス１０４の２次巻線に発生する交流電圧を整流し、平滑して直流電圧として、出力端子１２０及び出力端子１２２から出力する。
【００３４】
制御回路１０８は、例えば半導体素子（ＰＬＤ、ＦＰＧＡ又はＡＳＩＣ等）により実現される。制御回路１０８は、ＣＰＵと、ＣＰＵが実行するプログラムを記憶したメモリにより実現されてもよい。これにより、後述するように、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ１０１及びＱ１０２がオン及びオフ制御される。
【００３５】
図２を参照して、電力変換装置１００は、例えばＰＨＥＶ又はＥＶ等の車両２００に搭載され得る。車両２００に搭載される電力変換装置１００は、高圧バッテリ２０４及び低圧バッテリ２０６等と共に電源部２０２を構成する。電源部２０２は、モータ２０８及び補機系負荷２１０等、車両２００内部の電気装置に電力を供給する。
【００３６】
電力変換装置１００は、高圧バッテリ２０４と低圧バッテリ２０６又は補機系負荷２１０との間で電圧を変換するために使用される。これにより、電源部２０２は、電力の供給先（電気装置）に応じた電圧を補機系負荷２１０に直接、又は低圧バッテリ２０６を介して間接に供給できる。また、電力変換装置１００は、外部の交流電源から供給される交流電力により高圧バッテリ２０４及び低圧バッテリ２０６を充電するためにも使用され、高圧バッテリ２０４及び低圧バッテリ２０６に適切な充電電圧を供給する。なお、補機系負荷２１０は、エンジン及びモータ等を稼動するのに必要な付属機器であり、主としてセルモータ、オルタネータ及びラジエータクーリングファン等を含む。補機系負荷２１０は、照明、ワイパー駆動部、ナビゲーション装置、エアコン及びヒータ等を含んでもよい。
【００３７】
（動作）
図３を参照して、電力変換装置１００の動作に関して説明する。図３において、スイッチング素子Ｑ１〜Ｑ４、Ｑ１０１及びＱ１０２を付した各波形は、各スイッチング素子をオン及びオフ制御する信号（制御回路１０８の出力信号）の変化を表すタイミングチャートである。横軸は時間を表し、全ての時間軸は同じである。即ち、上下方向の点線は同じタイミング（同時刻）を表す。縦軸は電圧、例えばＦＥＴのゲート電圧（ＦＥＴをオンさせるハイレベル又はオフさせるローレベル）を表す。図３の最下段には、電力変換装置１００の出力電流が０である場合における誘導成分Ｌｒに流れる電流を模式的に示している。図３の最下段の縦軸は電流値を表す。スイッチング素子Ｑ３及びＱ４ペアの制御信号は、スイッチング素子Ｑ１及びＱ２ペアの制御信号に対して一定の時間差（位相差）をもった形となっている。即ち、スイッチング素子Ｑ１〜Ｑ４は位相シフト方式で駆動制御されている。
【００３８】
制御サイクルの１周期は、期間Ａ、期間Ｂ、期間Ｃ、期間Ｄ、期間Ａ’、期間Ｂ’、期間Ｃ’及び期間Ｄ’から構成される。期間Ａ、Ｂ、Ｃ及びＤは前半の半周期を構成し、期間Ａ’、Ｂ’、Ｃ’及びＤ’は後半の半周期を構成する。即ち、期間Ａ’、Ｂ’、Ｃ’及びＤ’における波形は、それぞれ対応する期間Ａ、Ｂ、Ｃ及びＤにおいて、スイッチング素子Ｑ１及びＱ２を交換し、スイッチング素子Ｑ３及びＱ４を交換し、且つ、スイッチング素子Ｑ１０１及びＱ１０２を交換したものである。したがって、期間Ａ’、Ｂ’、Ｃ’及びＤ’においては、共振コイルＬｒに流れる電流の向きは、対応する期間Ａ、Ｂ、Ｃ及びＤとは逆になる。
【００３９】
期間Ａにおいて、スイッチング素子Ｑ１、Ｑ４及びＱ１０１はオンされ、スイッチング素子Ｑ２、Ｑ３及びＱ１０２はオフされる。期間Ａは、電力変換装置１００の１次側（フルブリッジ回路１０２の側）から２次側（同期整流部１０６の側）へ電力を伝達させ、同期整流部１０６から出力する伝達モードの期間である。
【００４０】
期間Ａに続く期間Ｂ（以下、第１のデッドタイムともいう）において、スイッチング素子Ｑ１及びＱ１０１はオンされたまま、スイッチング素子Ｑ４はオフされ、スイッチング素子Ｑ１０２はオンされる。即ち、第１のデッドタイムにおいては、フルブリッジ回路１０２内の１つのスイッチング素子（ここでではスイッチング素子Ｑ１）のみをオンさせ、同期整流部１０６内の２つスイッチング素子の両方をオンさせる。これにより、トランス１０４の２次巻線が短絡される。
【００４１】
期間Ｂに続く、期間Ｃにおいて、スイッチング素子Ｑ１、Ｑ１０１及びＱ１０２はオンされたまま、スイッチング素子Ｑ３はオンされる。期間Ｃは、誘導成分Ｌｒに蓄えられたエネルギーを、電力変換装置１００の１次側（フルブリッジ回路１０２内）において還流させる還流モードの期間である。
【００４２】
期間Ｃに続く期間Ｄ（以下、第２のデッドタイムともいう）において、スイッチング素子Ｑ３及びＱ１０２はオンされたまま、スイッチング素子Ｑ１及びＱ１０１はオフされる。即ち、第２のデッドタイムにおいては、フルブリッジ回路１０２内の１つのスイッチング素子（ここではスイッチング素子Ｑ３）のみをオンさせ、同期整流部１０６内の２つスイッチング素子の一方（ここではスイッチング素子Ｑ１０２）のみがオンされる。
【００４３】
期間Ｄに続く期間Ａ’〜Ｄ’の各々においては、上記したように、対応する期間Ａ〜Ｄの制御において、スイッチング素子Ｑ１及びＱ２を交換し、スイッチング素子Ｑ３及びＱ４を交換し、且つスイッチング素子Ｑ１０１及びＱ１０２を交換した制御になっている。
【００４４】
このように、制御回路１０８は、伝達モード、第１のデッドタイム、還流モード及び第２のデッドタイムを順に繰返す。第１のデッドタイムにおいては、同期整流部１０６を構成する２つのスイッチング素子Ｑ１０１及びＱ１０２を同時にオンさせる。これにより、フルブリッジ回路１０２のスイッチング素子Ｑ３（オフ状態）に並列接続された容量成分Ｃ３に蓄積されているエネルギーを誘導成分Ｌｒに移動させる。これにより、ＺＶＳ制御に必要な電流を増加させることができる。
【００４５】
第２のデッドダイムにおいて、誘導成分Ｌｒに蓄えられたエネルギーを用いてスイッチング素子Ｑ２の端子間電圧（ＦＥＴのドレイン−ソース間電圧）を低下させる（即ち、容量成分Ｃ３に蓄積されたチャージを引出す）。スイッチング素子Ｑ２の端子間電圧が低下した状態でスイッチング素子Ｑ２をオンさせる。これにより、ＺＶＳ制御が容易になる。
【００４６】
図４及び図５を参照して、期間Ｂ（第１のデッドタイム）に関してより具体的に説明する。図４及び図５においては、スイッチング素子Ｑ１〜Ｑ４、Ｑ１０１及びＱ１０２の各々のオン状態及びオフ状態を、括弧を付したＯＮ及びＯＦＦで示し、電流の方向を矢印で示している。
【００４７】
図４は、期間Ｂにおけるスイッチング素子Ｑ３の放電電流、即ち、スイッチング素子Ｑ３に並列接続された容量成分Ｃ３に蓄積されたエネルギーが誘導成分Ｌｒに移動する様子を示している。容量成分Ｃ３の容量をＣ３で表し、外部電源から供給されるフルブリッジ回路１０２への入力電圧をＥとすると、容量成分Ｃ３に蓄積されたエネルギーは、Ｃ３・Ｅ２／２である。これにより、誘導成分のエネルギーを増大でき、ＺＶＳ制御が容易になる。
【００４８】
図５は、期間Ｂにおけるスイッチング素子Ｑ４の充電電流、即ち、スイッチング素子Ｑ４に並列接続された容量成分Ｃ４を充電する際のエネルギーが誘導成分Ｌｒに蓄積される様子を示している。容量成分Ｃ４の容量をＣ４で表すと、フルブリッジ回路１０２の入力電圧Ｅにより外部電源から供給されるエネルギーはＣ４・Ｅ２であり、容量成分Ｃ４に蓄積されるエネルギーはＣ４・Ｅ２／２である。誘導成分Ｌｒに蓄積されるエネルギーは、後述するように、Ｃ４・Ｅ２／２となる。これにより、誘導成分のエネルギーをさらに増大でき、ＺＶＳ制御が一層容易になる。
【００４９】
このように、期間Ｂにおいて誘導成分Ｌｒには、（Ｃ３＋Ｃ４）・Ｅ２／２のエネルギーが蓄積され、誘導成分Ｌｒの電流値は増大する。したがって、誘導成分Ｌｒのエネルギーの増加量は、誘導成分Ｌｒの電流値Ｉ及び電流値Ｉの増加分ΔＩを用いて、式１のように表せる。
Ｌ・（Ｉ＋ΔＩ）２／２−Ｌ・Ｉ２／２＝（Ｃ３＋Ｃ４）・Ｅ２／２    ・・・（式１）
【００５０】
式１は、式２のように変形できる。
ΔＩ＝−Ｉ＋（Ｉ２＋（Ｃ３＋Ｃ４）・Ｅ２／Ｌ）１／２    ・・・（式２）
式２から、Ｉが大きいほどΔＩが減少することが分かる。軽負荷においては、ΔＩが大きく、その分ＺＶＳ制御が容易になる。一方、ＺＶＳ制御が容易な重負荷においては、ΔＩは小さく、その影響は小さい。
【００５１】
上記のように、期間Ｂにおいて、スイッチング素子Ｑ１〜Ｑ４、Ｑ１０１及びＱ１０２をオン及びオフ制御することにより、出力電流の大きさに応じて誘導成分Ｌｒの電流値の増加分ΔＩが自動的に調整され、出力電流が大きくなるとΔＩは自動的に抑制される。したがって、特許文献１のように、スイッチング素子の電流を検出する必要がないので、電力変換装置の回路構成を簡素化できる。
【００５２】
また、ΔＩが自動的に抑制されることにより、ΔＩによる誘導損失の増加を回避するための対策が不要である。そのためには、負荷電流（電力変換装置１００の出力電流）が変化しても、同じ制御を行えばよく、スイッチング素子Ｑ１〜Ｑ４、Ｑ１０１及びＱ１０２を制御するための信号（ＦＥＴのゲート信号）を、負荷変動に応じて変更する必要がない。したがって、スイッチング素子の制御を簡素化できる。
【００５３】
さらに、伝達モード期間（期間Ａ）中に、短絡ループを形成する必要がない。したがって、制御タイミングのずれによる過電流が発生することがなく、電力変換装置のロバスト性を向上できる。
【００５４】
なお、ＺＶＳ制御を容易にするためには、式３が成り立つことが好ましい。
Ｌ・（Ｉ＋ΔＩ）２／２≧（Ｃ１＋Ｃ２）・Ｅ２／２    ・・・（式３）
ここで、Ｃ１及びＣ２は、スイッチング素子Ｑ１に並列接続された容量成分Ｃ１の容量、及びスイッチング素子Ｑ２に並列接続された容量成分Ｃ２の容量を表す。上記の式１及び式３において、Ｉ＝０とすると、Ｃ３＋Ｃ４≧Ｃ１＋Ｃ２が得られる。即ち、軽負荷（Ｉ≒０）の場合を含めてＺＶＳ制御を容易にするためには、Ｃ３＋Ｃ４≧Ｃ１＋Ｃ２であることが好ましい。容量成分Ｃ３及びＣ４の少なくとも一方に、外付けのコンデンサ等の容量素子を使用すれば、容量素子の容量を調整することにより、上記の条件を容易に満たすことができる。したがって、ＺＶＳ制御が容易になる。
【００５５】
（容量成分Ｃ４充電時の誘導成分Ｌｒのエネルギー増加）
図６及び図７を参照して、期間Ｂにおける、容量成分と誘導成分との間でのエネルギー移動に関して説明する。図６及び図７においても、図４及び図５と同様に、スイッチング素子Ｑ１〜Ｑ４、Ｑ１０１及びＱ１０２の各々のオン状態及びオフ状態を、括弧を付したＯＮ及びＯＦＦで示し、電流の方向を矢印で示している。
【００５６】
期間Ａから期間Ｂに切替わった直後においては、電流は図６に示すように流れる。図６は、図４及び図５の電流方向を表す矢印を全て含む。即ち、期間Ｂにおいては、上記したスイッチング素子Ｑ３の放電電流とスイッチング素子Ｑ４の充電電流とが共に発生している。
【００５７】
期間Ａから期間Ｂに切替わるタイミング（時刻ｔ）を０（ｔ＝０）とし、ｔ＝０における誘導成分Ｌｒの電流をＩ０で表し、フルブリッジ回路１０２への入力電圧をＥとする。その場合、時刻ｔにおけるスイッチング素子Ｑ３の端子間電圧（ＦＥＴのドレイン−ソース間電圧）Ｖ３、スイッチング素子Ｑ４の端子間電圧Ｖ４、及び、誘導成分Ｌｒの電流ｉは、次のように表される。
【００５８】
Ｖ３＝−Ｉ０・Ｚ・ｓｉｎωｔ＋Ｅ・ｃｏｓωｔ
Ｖ４＝Ｉ０・Ｚ・ｓｉｎωｔ＋Ｅ・（１−ｃｏｓωｔ）
ｉ＝Ｅ・Ｚ−１・ｓｉｎωｔ＋Ｉ０・ｃｏｓωｔ    ・・・・（式４）
ここで、誘導成分ＬｒのインダクタンスをＬで表し、スイッチング素子Ｑ３及びスイッチング素子Ｑ４の各々に並列接続された容量成分Ｃ３及び容量成分Ｃ４の容量をＣ３及びＣ４で表すと、Ｚ及びωは次のように表される。
Ｚ＝（Ｌ／（Ｃ３＋Ｃ４））１／２    ・・・・（式５）
ω＝１／（Ｌ（Ｃ３＋Ｃ４））１／２
【００５９】
上記のＶ３に関する式は、次の式６のように変形できる。
Ｖ３＝（Ｉ０２・Ｚ２＋Ｅ２）１／２・ｓｉｎ（ωｔ＋α）    ・・・・（式６）
ここで、位相αは、次の式７及び式８を満たす値である。
ｃｏｓα＝−Ｉ０・Ｚ／（Ｉ０２・Ｚ２＋Ｅ２）１／２    ・・・・（式７）
ｓｉｎα＝Ｅ／（Ｉ０２・Ｚ２＋Ｅ２）１／２    ・・・・（式８）
【００６０】
式６から、ｔ１＝（π−α）／ωにおいてＶ３＝０となることが分かる。時刻ｔ１以降においては、スイッチング素子Ｑ３に内蔵されたダイオードを介して電流が流れ始める。これにより、図６に示した電流の流れは、図７に示すように変化する。配線抵抗が小さく無視できるとすると、エネルギー消費（発熱等によるエネルギー損失）の要因がないので、時刻ｔ＝ｔ１以降において、誘導成分Ｌｒのエネルギーが維持される。即ち、期間Ｂにおける誘導成分Ｌｒのエネルギー変化Δεは、Δε＝（時刻ｔ＝ｔ１におけるエネルギー）−（ｔ＝０の蓄積エネルギー）により算出できる。
【００６１】
ｔ＝ｔ１における誘導成分Ｌｒの電流値ｉ（ｔ１）は、上記の式４と、ωｔ１＝π−αであることを用いて、次のように表される。
ｉ（ｔ１）＝Ｅ・Ｚ−１・ｓｉｎ（π−α）＋Ｉ０・ｃｏｓ（π−α）＝Ｅ・Ｚ−１・ｓｉｎα−Ｉ０・ｃｏｓα
さらに、上記の式７及び式８を用いると、電流値ｉ（ｔ１）は式９のように表される。
ｉ（ｔ１）＝（Ｉ０２・Ｚ２＋Ｅ２）１／２／Ｚ    ・・・・（式９）
【００６２】
ｔ＝０からｔ＝ｔ１の間の誘導成分Ｌｒのエネルギー変化Δεは、次のように表される。
Δε＝Ｌ・（ｉ（ｔ１））２／２−Ｌ・（ｉ（０））２／２
したがって、ｉ（０）＝Ｉ０と、上記の式９とを用いると、エネルギー変化Δεは、次のようになる。
Δε＝Ｌ・Ｅ２・Ｚ−２／２
さら、式５を用いると、エネルギー変化Δεは、次のようになる。
Δε＝（Ｃ３＋Ｃ４）・Ｅ２／２
【００６３】
容量成分Ｃ３の放電による誘導成分Ｌｒのエネルギー増加はＣ３・Ｅ２／２であるので、容量成分Ｃ４充電時の誘導成分Ｌｒのエネルギー増加は、次のように表される。
Δε−Ｃ３・Ｅ２／２＝Ｃ４・Ｅ２／２
【００６４】
（第１変形例）
電力変換装置１００を構成する同期整流部は、図１に示したように、センタータップのコイルに接続された同期整流部１０６に限定されない。同期整流部は、図８に示したような回路であってもよい。図８を参照して、第１変形例に係る同期整流部１１６は、スイッチング素子Ｑ１０３及びＱ１０４と、インダクタＬ２及びＬ３と、容量成分Ｃ１０とを含む。図８には、トランス１０４（図１）の２次巻線を左端のインダクタにより示している。ここでは、２次巻線は、センタータップではない通常のコイルである。スイッチング素子Ｑ１０３及びＱ１０４は、還流ダイオードを有するＦＥＴにより構成されている。スイッチング素子Ｑ１０３及びＱ１０４の各々には、容量成分Ｃ８及びＣ９が並列に接続されている。容量成分Ｃ８及びＣ９は、スイッチング素子Ｑ１０３及びＱ１０４の寄生容量であっても、外付けのコンデンサ等の容量素子であってもよい。
【００６５】
スイッチング素子Ｑ１０３及びＱ１０４の各々が制御回路１０８によりオン及びオフ制御されることにより、同期整流部１１６は、トランスの２次巻線に発生する交流電圧を整流し、平滑して直流電圧として出力する。図１において、同期整流部１０６に代替して、図８の同期整流部１１６を使用する場合、スイッチング素子Ｑ１０３及びＱ１０４の各々のオン及びオフ制御は、対応するスイッチング素子Ｑ１０１及びスイッチング素子Ｑ１０２の制御と同様に行えばよい。即ち、図３に示したタイミングチャートにおいて、スイッチング素子Ｑ１０１及びＱ１０２の各々をスイッチング素子Ｑ１０３及びＱ１０４に代替したタイミングチャートを用いればよい。
【００６６】
これにより、図３の最下段に示したように、電力変換装置１００の出力電流が０である場合における誘導成分Ｌｒに流れる電流波形を実現でき、上記した効果を奏する。
【００６７】
（第２変形例）
また、電力変換装置１００を構成する同期整流部は、図９に示したような、半波整流回路であってもよい。
【００６８】
図９を参照して、第２変形例に係る同期整流部１２６は、スイッチング素子Ｑ１０５、ダイオードＤ１、インダクタＬ４及び容量成分Ｃ１２を含む。図９には、トランス１０４（図１）の２次巻線を左端のインダクタにより示している。ここでは、２次巻線は、センタータップではない通常のコイルである。スイッチング素子Ｑ１０５は、還流ダイオードを有するＦＥＴにより構成されている。スイッチング素子Ｑ１０５には、容量成分Ｃ１１が並列に接続されている。容量成分Ｃ１１は、スイッチング素子Ｑ１０５の寄生容量であっても、外付けのコンデンサ等の容量素子であってもよい。なお、ダイオードＤ１は、スイッチング素子Ｑ１０５と同様のスイッチング素子であってもよい。
【００６９】
スイッチング素子Ｑ１０５が制御回路１０８によりオン及びオフ制御されることにより、同期整流部１２６は、トランスの２次巻線に発生する交流電圧を整流し、平滑して直流電圧として出力する。例えば、フルブリッジ回路１０２のスイッチング素子Ｑ１及びＱ４をオンすることにより、ダイオードＤ１に順方向電流が流れる場合（スイッチング素子Ｑ１０５はオフ）を考える。その場合、スイッチング素子Ｑ４をオフするタイミングで始まる第１のデッドタイムにおいて、スイッチング素子Ｑ１０５をオンし、トランスの２次巻線を短絡させることにより、上記と同様の効果を奏する。
【００７０】
（第３変形例）
図１に示した電力変換装置１００において、スイッチング素子Ｑ１〜Ｑ４、Ｑ１０１及びＱ１０２のオン及びオフ制御のタイミングチャートは、図３に示したものに限定されない。例えば、図１０に示すタイミングチャートであってもよい。
【００７１】
第３変形例に係るタイミングチャートは、図３と同様である。即ち、図１０を参照して、制御サイクルの１周期は、期間Ａ、Ｂ、Ｃ、Ｄ、Ａ’、Ｂ’、Ｃ’及びＤ’から構成される。期間Ａ、Ｂ、Ｃ及びＤは前半の半周期を構成し、期間Ａ’、Ｂ’、Ｃ’及びＤ’は後半の半周期を構成する。期間Ａ’、Ｂ’、Ｃ’及びＤ’における波形は、それぞれ対応する期間Ａ、Ｂ、Ｃ及びＤにおいて、スイッチング素子Ｑ１及びＱ２を交換し、スイッチング素子Ｑ３及びＱ４を交換し、且つ、スイッチング素子Ｑ１０１及びＱ１０２を交換したものである。図１０のタイミングチャートが図３のタイミングチャートと異なるのは、２箇所における電圧レベルだけである。その２箇所において、図３のタイミングチャートの電圧を破線で示す。したがって、重複説明を繰返さず、主として図３と異なる点に関して説明する。
【００７２】
図１０の期間Ｂにおいて時間が経過すると、スイッチング素子Ｑ３と並列接続されたコンデンサＣ３の電荷が放電されスイッチング素子Ｑ３の端子間電圧（ＦＥＴのドレイン−ソース間電圧）が０Ｖ以下になる。そうなれば、スイッチング素子Ｑ３の逆並列ダイオード（還流ダイオード）が導通し、還流モード（期間Ｃ）に移行する。そのため、図１０のタイミングチャートによる回路動作は、スイッチンズ素子及びダイオードのどちらに電流が流れるかの違いはあるものの、図３のタイミングチャートによる回路動作と同じになる。
【００７３】
期間Ｃに続く期間Ｄ（第２のデッドタイム）において、スイッチング素子Ｑ１０２はオンされたまま、スイッチング素子Ｑ１及びＱ１０１はオフされる。即ち、フルブリッジ回路１０２内のスイッチング素子が全てオフされ、同期整流部１０６内の２つスイッチング素子の一方（ここではスイッチング素子Ｑ１０２）のみがオンされた状態になる。
【００７４】
したがって、図１０に示したタイミングチャートによっても、図３に示したタイミングチャートと同様に、上記した効果を奏する。
【００７５】
上記では、図１、図８及び図９に示したように、トランス１０４と、同期整流部１０６、１１６又は１２６とを含む構成の電力変換装置を説明したが、これに限定されない。図１、図８及び図９の回路構成は、図１１に示すように一般化できる。図１１に示した電力変換装置１３０は、例えば図１においてトランス１０４及び同期整流部１０６をそれぞれ負荷１３２及び短絡部１３４に代替したものである。負荷１３２は、一般的な負荷であり、トランスであってもよい。短絡部１３４は、制御回路１０８による制御を受けて負荷１３２の両端子を短絡及び開放する。短絡部１３４は、スイッチング素子Ｑ１〜Ｑ４と同様の素子（例えばＦＥＴ）であってもよい。
【００７６】
電力変換装置１３０においても、図３又は図１０に示したようにスイッチング素子Ｑ１〜Ｑ４をオン及びオフ制御し、それに応じて短絡部１３４により負荷１３２の両端子を短絡又は開放する。これにより、図１に示した電力変換装置１００と同様に、ＺＶＳ制御が容易になる。
【００７７】
上記では、電力変換装置が車両に搭載される場合を説明したが、これに限定されない。電力変換装置は、車載以外の用途に使用されてもよい。
【００７８】
（実施例）
以下に、回路シミュレータを用いたシミュレーション結果を示し、本開示の有効性を示す。シミュレーションでは、図１に示した回路及び図３に示したタイミングチャートを用い、各要素に関して表１の値を設定した。
【００７９】
【表１】
0006984793.tif 000002
【００８０】
シミュレーション結果を図１２に示す。図１２には、電力変換装置１００の出力電流が０Ａ、２５Ａ、５０Ａ、７５Ａ及び１００Ａの場合のシミュレーション結果である５つのグラフを示す。全てのグラフにおいて、縦軸及び横軸のスケールは同じである。各グラフには、期間Ｂにおける誘導成分Ｌｒの電流ＩＬｒの増加分ΔＩの値を付記している。
【００８１】
図１２から、出力電流が０Ａ、２５Ａ、５０Ａ、７５Ａ及び１００Ａと増大するにつれて、誘導成分Ｌｒの電流の増加分ΔＩは１．７Ａ、０．８Ａ、０．４Ａ、０．３Ａ及び０．３Ａと減少していることが分かる。電力変換装置１００の出力電流は、誘導成分Ｌｒの電流値に比例するので、このことは、式２に関して説明したように、誘導成分Ｌｒの電流値が大きいほど増加分ΔＩが減少することと整合している。即ち、出力電流が大きい重負荷時には、誘導成分Ｌｒの電流の増加分ΔＩは自動的に減少するので、後述する比較例のようにΔＩによる誘導損失の増加を回避するための対策は不要であり、出力電流が変化しても同じ制御を行えばよい。
【００８２】
（比較例）
比較例として、図１３に示した回路構成の電力変換装置を用いてシミュレーションを行った。図１３に示した回路は、図３に示した回路において、スイッチング素子Ｑ１〜Ｑ４、Ｑ１０１及びＱ１０２の各々に並列に接続されている容量成分Ｃ１〜Ｃ６を削除したものである。それ以外の構成は図３と同じである。図１３の回路の各要素の値には、表１と同じ値を設定した。
【００８３】
スイッチング素子Ｑ１〜Ｑ４、Ｑ１０１及びＱ１０２のオン及びオフ制御のタイミングチャートとして、図３と同様のものを使用した。但し、スイッチング素子Ｑ１０１及びＱ１０２をオンするタイミングは、共に６８ｎｓ早くした。即ち、図３のタイミングチャートにおいて、スイッチング素子Ｑ１０１を、期間Ａ’の終了時（期間Ｂ’の開始時）よりも前にオンし、スイッチング素子Ｑ１０２を、期間Ａの終了時（期間Ｂの開始時）よりも前にオンした。これは、特許文献１の制御タイミングを模したものである。
【００８４】
シミュレーション結果を図１４に示す。図１４には、図１２と同様に、電力変換装置の出力電流が０Ａ、２５Ａ、５０Ａ、７５Ａ及び１００Ａの場合のシミュレーション結果である５つのグラフを示す。全てのグラフにおいて、縦軸及び横軸のスケールは同じである。各グラフには、期間Ｂにおける誘導成分Ｌｒの電流ＩＬｒの増加分ΔＩの値を付記している。
【００８５】
図１４から、出力電流が０Ａ、２５Ａ、５０Ａ、７５Ａ及び１００Ａと増大しても、誘導成分Ｌｒの電流の増加分ΔＩは４．１Ａ、３．９Ａ、３．８Ａ、３．８Ａ及び３．８Ａと殆ど変化しない（わずかに減少している）ことが分かる。したがって、重負荷時においては、ΔＩによる誘導損失の増加を回避するための対策（例えば、２次側短絡（トランスの２次巻線の短絡）の停止）が必要となる。即ち、スイッチング素子の制御を出力電流に応じて切替えることが必要となる。
【００８６】
以上、実施の形態を説明することにより本開示を説明したが、上記した実施の形態は例示であって、本開示は上記した実施の形態のみに制限されるわけではない。本開示の範囲は、発明の詳細な説明の記載を参酌した上で、請求の範囲の各請求項によって示され、そこに記載された文言と均等の意味及び範囲内での全ての変更を含む。
【符号の説明】
【００８７】
１００、１３０    電力変換装置
１０２    フルブリッジ回路（スイッチング回路）
１０４    トランス（負荷）
１０６、１１６、１２６    同期整流部（短絡部）
１０８    制御回路
１１０、１１２    入力端子
１２０、１２２    出力端子
１３２    負荷
１３４    短絡部
２００    車両
２０２    電源部
２０４    高圧バッテリ
２０６    低圧バッテリ
２０８    モータ
２１０    補機系負荷
Ａ、Ａ’    期間（伝達モードの期間）
Ｂ、Ｂ’    期間（第１のデッドタイム）
Ｃ、Ｃ’    期間（還流モードの期間）
Ｄ、Ｄ’    期間（第２のデッドタイム）
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８、Ｃ９，Ｃ１０、Ｃ１１、Ｃ１２    容量成分
Ｄ１    ダイオード
ＩＬｒ    電流
Ｌ１、Ｌ２、Ｌ３、Ｌ４    インダクタ
Ｌｒ    誘導成分
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ１０１、Ｑ１０２、Ｑ１０３、Ｑ１０４、Ｑ１０５    スイッチング素子
ΔＩ    誘導成分の電流の増加分
【図１】
0006984793.tif 000003
【図２】
0006984793.tif 000004
【図３】
0006984793.tif 000005
【図４】
0006984793.tif 000006
【図５】
0006984793.tif 000007
【図６】
0006984793.tif 000008
【図７】
0006984793.tif 000009
【図８】
0006984793.tif 000010
【図９】
0006984793.tif 000011
【図１０】
0006984793.tif 000012
【図１１】
0006984793.tif 000013
【図１２】
0006984793.tif 000014
【図１３】
0006984793.tif 000015
【図１４】
0006984793.tif 000016