(57)【特許請求の範囲】
【請求項１】
第１コントローラーと、前記第１コントローラーと電源供給経路により接続される、前記第１コントローラーと同一の回路構成を有する第２コントローラーとから構成され、
前記第１コントローラーおよび前記第２コントローラーは、
電圧変換回路と負荷デバイスとの間に接続された第１素子と、
前記負荷デバイスと抵抗器との間に接続された第２素子と、
一端が前記電源供給経路に接続され、他端が前記第２素子に接続された前記抵抗器と、
前記第１素子の接続モードまたは遮断モードを、第１制御信号を出力して制御し、前記第２素子の接続モードまたは遮断モードを、第２制御信号を出力して制御する制御部と、
前記抵抗器の他端と前記制御部の前記第２制御信号の出力部との間に接続された第２制御信号供給経路とを有する
ことを特徴とするディスクアレイ装置。
【請求項２】
前記第１素子である第１−１素子が接続モード、前記第２素子である第２−１素子が遮断モードにある前記第１コントローラーと、および前記第１素子である第１−２素子が接続モード、前記第２素子である第２−２素子が遮断モードにある前記第２コントローラーとの正常動作時において、
前記第１コントローラーの制御部は、
前記第１−１素子と前記第２−１素子との共通接続点の電圧を監視し、監視した電圧に応じて前記電圧変換回路の故障を検出すると、前記第１−１素子を遮断モードにし、
前記電圧変換回路の出力電圧を確認し、確認した電圧に応じて前記第２コントローラーからの前記負荷デバイスへの給電が可能であると判断し、前記第２−１素子を接続モードにし、
前記第２コントローラーの制御部は、
前記第１コントローラーの制御部が前記第２−１素子を接続モードにしたことを前記電源供給経路と前記抵抗器の接続点の電圧において検出し、検出した電圧に応じて前記第２−２素子を接続モードにする
ことを特徴とする請求項１に記載のディスクアレイ装置。
【請求項３】
前記第１コントローラーの制御部は、
前記監視した電圧が、予め設定された所定の第１電圧より低い場合、前記第１−１素子を遮断モードにするロウレベルの前記第１制御信号を出力し、
前記確認した電圧が、予め設定された所定の第２電圧より高い場合、前記第１−１素子を遮断モードから接続モードにする、または前記第２−１素子を遮断モードから接続モードにする制御を行わず終了し、
前記確認した電圧が、予め設定された所定の第２電圧以下である場合、前記第２コントローラーからの前記負荷デバイスへの給電が可能であると判断し、前記第２−１素子を接続モードにするハイレベルの前記第２制御信号を、前記第２制御信号供給経路を介して、給電要求信号として前記第２コントローラーへ出力し、
前記監視した電圧が、予め設定された所定の第１電圧以上である場合、前記第１−１素子の接続モードをハイレベルの前記第１制御信号を出力し続けることによって維持する
ことを特徴とする請求項２に記載のディスクアレイ装置。
【請求項４】
前記第２コントローラーの制御部は、
前記検出した電圧が、予め設定された所定の第３電圧より高い場合、前記第２−２素子を接続モードにするハイレベルの前記第２制御信号を出力し、
前記検出した電圧が、予め設定された所定の第３電圧以下のハイインピーダンスである場合、前記第２−２素子の遮断モードをロウレベルの前記第２制御信号を出力し続けることによって維持する
ことを特徴とする請求項２または請求項３に記載のディスクアレイ装置。
【請求項５】
前記第１コントローラーの制御部は、
ハイレベルの前記第２制御信号を出力した後、
前記第１コントローラーにおける前記共通接続点の電圧を測定し、測定した電圧が一定時間、予め設定された所定の第５電圧を超えない場合には、ハイレベルの前記第２制御信号をロウレベルの前記第２制御信号に戻し、前記第１コントローラーにおける前記共通接続点の電圧を監視する状態に移行する
ことを特徴とする請求項３または請求項４に記載のディスクアレイ装置。
【請求項６】
前記第２コントローラーの制御部は、
ハイレベルの前記第２制御信号を出力した後、
前記第２コントローラーから前記第１コントローラーへ流れ込む電流値を前記抵抗器の両端における電位差から計算し、
事前にディスクアレイ装置において計測した結果である前記電流値、前記第１コントローラーにおける前記共通接続点の第１電圧値、および前記第２コントローラーにおける前記共通接続点の第２電圧値に基づいて、計算された前記電流値に対応する前記第１電圧値と前記第２電圧値との平均値が前記電圧変換回路の出力電圧となるように、前記出力電圧を調整する電圧調整制御信号を前記電圧変換回路へ出力する
ことを特徴とする請求項４または請求項５に記載のディスクアレイ装置。
【請求項７】
前記第２コントローラーの制御部は、
前記計算された電流値が、０に近くなるか、若しくは所定の過電流検出値以上の値となった場合、ハイレベルの前記第２制御信号をロウレベルの前記第２制御信号に戻し、
前記第１コントローラーの制御部が、前記第１コントローラーにおける前記共通接続点の電圧を監視する状態に移行する
ことを特徴とする請求項６に記載のディスクアレイ装置。
【請求項８】
前記第２制御信号供給経路は、
分圧抵抗器と、ダイオードを有し、
前記分圧抵抗器は、第１抵抗素子と第２抵抗素子が直列接続され、前記第２抵抗素子の一端が接地され、前記第２抵抗素子の他端が前記第１抵抗素子の一端と接続され、前記第１抵抗素子の他端が前記ダイオードのアノード端子に接続された構成を有し、
前記ダイオードのカソード端子は前記抵抗器の他端に接続され、
前記分圧抵抗器においては、前記第１抵抗素子と前記第２抵抗素子とが、ハイレベルの前記第２制御信号の電圧が、前記負荷デバイスの動作電圧より低い所定の第４電圧以下の電圧となるように予め設定されている
ことを特徴とする請求項１から請求項７のうちいずれか一項に記載のディスクアレイ装置。
【請求項９】
第１コントローラーと、前記第１コントローラーと電源供給経路により接続される、前記第１コントローラーと同一の回路構成を有する第２コントローラーとから構成され、
前記第１コントローラーおよび前記第２コントローラーは、
電圧変換回路と負荷デバイスとの間に接続された第１素子と、
前記負荷デバイスと抵抗器との間に接続された第２素子と、
一端が前記電源供給経路に接続され、他端が前記第２素子に接続された前記抵抗器と、
制御部と、
前記抵抗器の他端と前記制御部の第２制御信号の出力部との間に接続された第２制御信号供給経路とを有するディスクアレイ装置において、
前記制御部は、前記第１素子の接続モードまたは遮断モードを、第１制御信号を出力して制御し、前記第２素子の接続モードまたは遮断モードを、第２制御信号を出力して制御する
ことを特徴とするディスクアレイ装置の電源供給方法。
【請求項１０】
第１コントローラーと、前記第１コントローラーと電源供給経路により接続される、前記第１コントローラーと同一の回路構成を有する第２コントローラーとを備え、
前記第１コントローラーおよび前記第２コントローラーは、
電圧変換回路と負荷デバイスとの間に接続された第１素子と、
前記負荷デバイスと抵抗器との間に接続された第２素子と、
一端が前記電源供給経路に接続され、他端が前記第２素子に接続された前記抵抗器と、
前記抵抗器の他端と前記制御部の第２制御信号の出力部との間に接続された第２制御信号供給経路とを有するディスクアレイ装置のコンピュータを、
前記第１素子の接続モードまたは遮断モードを、第１制御信号を出力して制御し、前記第２素子の接続モードまたは遮断モードを、第２制御信号を出力して制御する手順として機能させる
ことを特徴とするディスクアレイ装置の電源供給プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスクアレイ装置、ディスクアレイ装置の電源供給方法、およびディスクアレイ装置の電源供給プログラムに関する。
【背景技術】
【０００２】
従来、冗長コントローラーを持つディスクアレイ装置において、片方のコントローラー内で一部のＶＲ（Ｖｏｌｔａｇｅ  Ｒｅｇｕｌａｔｏｒ）回路が故障した場合には、そのコントローラーすべてを停止させなければならなかった。そのため、保守体制にもよるが、正常品に交換される例えば１週間の期間、冗長系がない構成で稼働を続ける必要があり、性能面の制限や、さらなる故障へのバッファがないという問題があった。
なお、以下、ＶＲ回路とは、例えばＤＣ／ＤＣコンバータなどの電圧変換回路を示すものとして説明するものとする。
【０００３】
上記問題を解決するコントローラーとして、下記特許文献１に開示された半導体パッケージがある。特許文献１では、半導体パッケージ（ＬＳＩパッケージ２８Ａ）は、他の半導体パッケージ（ＬＳＩパッケージ２８Ｂ）とのＶＲ回路（外部モジュール２０、２２）出力の共有として、ＶＲ回路の一部機能をＬＳＩ（ＬＳＩチップ１４）に持たせている。そして、特許文献１では、ＬＳＩチップ１４に接続されるＶＲ回路（外部モジュール２０、２２）の出力同士を接続し、かつＬＳＩパッケージ間の通信を、ＬＳＩパッケージ２８ＡおよびＬＳＩパッケージ２８Ｂを搭載する基板５０における複数の通信パス（基板配線６４、６６、６８、７０など）を用いて行うことで、どちらかの半導体パッケージが持つＶＲ回路から電源を供給することが可能となる手法を提案している（特許文献１の段落［００５４］〜［００６０］、図２０〜図２５参照のこと）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２５９６６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１記載のコントローラーでは、ＶＲ回路の制御に特殊な構成のＬＳＩを使用していることから一般性が低く、また、ＬＳＩ間の通信を行うための通信パスが複数必要になることから実装性が低い。さらに、対向コントローラーに電源供給を要求する判断がその電源で動作するデバイスによってなされるため、対向コントローラーに電源供給を受けている際にそのデバイスでショートが発生した際には両方のコントローラーが停止してしまう。
すなわち、従来におけるディスクアレイ装置では、シンプルな構成で冗長機能を保ったまま稼働することを可能にすることができないという課題があった。
【０００６】
本発明は、上記課題を解決するディスクアレイ装置、ディスクアレイ装置の電源供給方法、およびディスクアレイ装置の電源供給プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の一態様は、第１コントローラーと、前記第１コントローラーと電源供給経路により接続される、前記第１コントローラーと同一の回路構成を有する第２コントローラーとから構成され、前記第１コントローラーおよび前記第２コントローラーは、電圧変換回路と負荷デバイスとの間に接続された第１素子と、前記負荷デバイスと抵抗器との間に接続された第２素子と、一端が前記電源供給経路に接続され、他端が前記第２素子に接続された前記抵抗器と、前記第１素子の接続モードまたは遮断モードを、第１制御信号を出力して制御し、前記第２素子の接続モードまたは遮断モードを、第２制御信号を出力して制御する制御部と、前記抵抗器の他端と前記制御部の前記第２制御信号の出力部との間に接続された第２制御信号供給経路とを有することを特徴とするディスクアレイ装置である。
【０００８】
また、本発明の一態様は、第１コントローラーと、前記第１コントローラーと電源供給経路により接続される、前記第１コントローラーと同一の回路構成を有する第２コントローラーとから構成され、前記第１コントローラーおよび前記第２コントローラーは、電圧変換回路と負荷デバイスとの間に接続された第１素子と、前記負荷デバイスと抵抗器との間に接続された第２素子と、一端が前記電源供給経路に接続され、他端が前記第２素子に接続された前記抵抗器と、制御部と、前記抵抗器の他端と前記制御部の第２制御信号の出力部との間に接続された第２制御信号供給経路とを有するディスクアレイ装置において、前記制御部は、前記第１素子の接続モードまたは遮断モードを、第１制御信号を出力して制御し、前記第２素子の接続モードまたは遮断モードを、第２制御信号を出力して制御することを特徴とするディスクアレイ装置の電源供給方法である。
【０００９】
また、本発明の一態様は、第１コントローラーと、前記第１コントローラーと電源供給経路により接続される、前記第１コントローラーと同一の回路構成を有する第２コントローラーとを備え、前記第１コントローラーおよび前記第２コントローラーは、電圧変換回路と負荷デバイスとの間に接続された第１素子と、前記負荷デバイスと抵抗器との間に接続された第２素子と、一端が前記電源供給経路に接続され、他端が前記第２素子に接続された前記抵抗器と、前記抵抗器の他端と前記制御部の第２制御信号の出力部との間に接続された第２制御信号供給経路とを有するディスクアレイ装置のコンピュータを、前記第１素子の接続モードまたは遮断モードを、第１制御信号を出力して制御し、前記第２素子の接続モードまたは遮断モードを、第２制御信号を出力して制御する手順として機能させることを特徴とするディスクアレイ装置の電源供給プログラムである。
【発明の効果】
【００１０】
本発明の一態様によれば、使用するＬＳＩの制約を受けず、コントローラー間の接続は電圧変換回路出力用の電源供給経路のみで複数の通信パスを必要とせず、必要に応じて対向コントローラーから給電を受けることが可能となり、コントローラーを交換せずに冗長稼動を継続することができる。すなわち、本発明によれば、シンプルな構成で冗長機能を保ったまま稼働することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の対向コントローラーへの電源供給が可能なディスクアレイ装置の構成図である。
【図２】図１に示すディスクアレイ装置のフローチャートを示す図である。
【図３】本発明のディスクアレイ装置の基本構成例を示すブロック図である。
【図４】本発明のディスクアレイ装置の最小構成を示す図である。
【図５】本発明の最小構成のディスクアレイ装置の処理フローを示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の本発明のディスクアレイ装置の構成、および動作について、図面を参照して説明する。
［ディスクアレイ装置の構成］
図１は、本発明の対向コントローラーへの電源供給が可能なディスクアレイ装置の構成図である。図１に示すように、本発明のディスクアレイ装置１００は、冗長コントローラー（コントローラー１、コントローラー２）を持ち、片方のコントローラー内で一部のＶＲ（Ｖｌｏｔａｇｅ  Ｒｅｇｕｌａｔｏｒ）回路が故障した場合にも、正常なコントローラーから同一電源種の供給をうけることで、冗長機能を保ったまま稼働することが可能となる。
なお、ＶＲ回路は、例えば、ＤＣ／ＤＣコンバータなどの電圧変換回路を示すので、以下電圧変換回路ということもある。
【００１３】
本発明を適用したディスクアレイ装置１００は図１のように示され、コントローラー１は、ＶＲ回路３と、負荷デバイス１１と、ＦＥＴ５（第１−１素子）と、ＦＥＴ７（第２−１素子）と、抵抗器１３と、制御部９と、ダイオード１５と、分圧抵抗器１７と、を持つ。
また、コントローラー２は、コントローラー１と同様に、ＶＲ回路４と、負荷デバイス１２と、ＦＥＴ６（第１−２素子）と、ＦＥＴ８（第２−２素子）と、抵抗器１４と、制御部１０と、ダイオード１６と、分圧抵抗器１８と、を持つ。すなわち、コントローラー２は、コントローラー１と同一の回路構成を有する。また、ＦＥＴ５とＦＥＴ６とは同一の構成を有する第１素子といい、ＦＥＴ７とＦＥＴ８とは同一の構成を有する第２素子ということがある。
ここで、コントローラー１とコントローラー２は、接続部１９（電源供給経路）にて電源の入出部を備えている。
なお、図１は、コントローラー内で複数作られている電源種の一つに着目したものであり、電源種ごとにそれぞれ同様の構成を持つ。
【００１４】
次に、コントローラー１に含まれる各回路について説明する。
ＶＲ回路３は、図１においては不図示の電源から供給される電源電圧を電圧変換して所定の電源電圧を生成する。
負荷デバイス１１は、ＶＲ回路３が生成した所定の電源電圧を使用して動作する。
【００１５】
ＦＥＴ５は、ゲート端子、ソース端子、およびドレイン端子を有する電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であって、ドレイン端子にはＶＲ回路３が接続され、ソース端子には負荷デバイス１１が接続され、ゲート端子には制御部９が出力する第１制御信号Φｃｔｒ１が入力される。
ＦＥＴ５は、制御部９が出力する、例えばハイレベルの第１制御信号Φｃｔｒ１がゲート端子に入力されると、ＶＲ回路３と負荷デバイス１１の経路を接続する。一方、ＦＥＴ５は、制御部９が出力する、例えばロウレベルの第１制御信号Φｃｔｒ１がゲート端子に入力されると、ＶＲ回路３と負荷デバイス１１の経路を遮断する。
【００１６】
ＦＥＴ７は、ゲート端子、ソース端子、およびドレイン端子を有する電界効果トランジスタであって、ドレイン端子には、抵抗器１３を介して接続部１９が接続され、ソース端子には負荷デバイス１１が接続され、ゲート端子には制御部９が出力する第２制御信号Φｃｔｒ２が入力される。
ＦＥＴ７は、制御部９が出力する、例えばハイレベルの第２制御信号Φｃｔｒ２がゲート端子に入力されると、負荷デバイス１１とコントローラー２の経路を接続する。一方、ＦＥＴ７は、制御部９が出力する、例えばロウレベルの第２制御信号Φｃｔｒ２がゲート端子に入力されると、負荷デバイス１１とコントローラー２の経路を遮断する。
なお、ＦＥＴ５のソース端子とＦＥＴ７のソース端子は、負荷デバイス１１に共通接続されており、共通接続された点を共通接続点という。
【００１７】
抵抗器１３は、一端が、ダイオード１５のカソード端子、およびＦＥＴ７のドレイン端子（ＦＥＴ７におけるＦＥＴ５と接続される共通接続点とは反対側の他端）に接続され、他端が接続部１９のコントローラー１側の入出部に接続される抵抗素子を有する。抵抗器１３は、コントローラー１からコントローラー２へ流れる電流を測定する。
【００１８】
ダイオード１５は、アノード端子が分圧抵抗器１７を構成する第１抵抗素子に接続され、カソード端子が、抵抗器１３の一端、およびＦＥＴ７のドレイン端子に接続され、整流作用（電流を一定方向にしか流さない作用）を持つ電子素子である。ダイオード１５は、対向コントローラーであるコントローラー２から供給される電源が制御部９、及びＦＥＴ７のゲート端子に流れ込むこと防ぐ。
【００１９】
分圧抵抗器１７は、第１抵抗素子と第２抵抗素子が直列接続され、第２抵抗素子の一端が接地され、第２抵抗素子の他端が第１抵抗素子の一端と接続され、第１抵抗素子の他端がダイオード１５のアノード端子に接続された構成を有する。分圧抵抗器１７は、制御部９からの出力（第２制御信号Φｃｔｒ２）を分圧する。
なお、ダイオード１５と分圧抵抗器１７を併せて、第２制御信号供給経路２１という。
【００２０】
制御部９は、ＦＥＴ５のゲート端子制御を、第１制御信号Φｃｔｒ１を出力して制御する。ＦＥＴ５は、制御部９がハイレベルの第１制御信号Φｃｔｒ１を出力すると、ＯＮ（接続モード）となり、ＶＲ回路３から負荷デバイス１１へ電源供給する。一方、ＦＥＴ５は、制御部９がロウレベルの第１制御信号Φｃｔｒ１を出力すると、ＯＦＦ（遮断モード）となり、ＶＲ回路３から負荷デバイス１１へ電源供給しない。
制御部９は、ＦＥＴ７のゲート端子制御を、第２制御信号Φｃｔｒ２を出力して制御する。ＦＥＴ７は、制御部９がハイレベルの第２制御信号Φｃｔｒ２を出力すると、ＯＮ（接続モード）となり、コントローラー２から負荷デバイス１１へ電源供給する。一方、ＦＥＴ７は、制御部９がロウレベルの第２制御信号Φｃｔｒ２を出力すると、ＯＦＦ（遮断モード）となり、コントローラー２から負荷デバイス１１へ電源供給しない。
【００２１】
また、制御部９は、図１に示すＡ部、Ｂ部、Ｃ部、Ｄ部の電圧値のモニタ（監視）を行う。
すなわち、制御部９は、ＶＲ回路３とＦＥＴ５が接続されるＦＥＴ５のドレイン端子に対応する点Ａ（Ａ部）の電圧を監視し、監視した電圧がＶＲ回路３の出力電圧であるか否かを確認し、確認した電圧に応じてコントローラー２から負荷デバイス１１への給電が可能か否かを判断する。そして、制御部９は、判断結果に応じて、第２制御信号Φｃｔｒ２を出力し、ＦＥＴ７のＯＮ／ＯＦＦ（接続モード／遮断モード）を制御する。
【００２２】
また、制御部９は、ＦＥＴ５の共通接続点に対応する点Ｂ（Ｂ部）の電圧を負荷デバイス１１に供給される電圧として監視し、監視した電圧に応じてＶＲ３回路が故障しているか否かを検出し、検出結果に応じて、第１制御信号Φｃｔｒ１を出力し、ＦＥＴ５のＯＮ／ＯＦＦ（接続モード／遮断モード）を制御する。
【００２３】
また、制御部９は、接続部１９のコントローラー１側の入出部（電源供給経路との接続点）に対応する点Ｄ（Ｄ部）の電圧を監視し、監視した電圧が、コントローラー２の制御部１０がＦＥＴ８を接続モードにするハイレベルの第２制御信号Φｃｔｒ２’の出力に対応する電圧であるか否かを検出し、検出した電圧に応じて、第２制御信号Φｃｔｒ２を出力し、ＦＥＴ７のＯＮ／ＯＦＦ（接続モード／遮断モード）を制御する。
【００２４】
また、制御部９は、接続部１９の一端に対応する点Ｃ（Ｃ部）と他端に対応する点Ｄの電位差から、コントローラー２へ流れ込む電流値を計算する。
制御部９は、計算した電流値に応じて、ＶＲ回路３の出力電圧を調整するための制御信号ＥをＶＲ回路３に対して出力し、ＶＲ回路３に制御信号Ｅを入力させる。
【００２５】
次に、コントローラー２に含まれる各回路について説明する。
ＶＲ回路４は、図１においては不図示の電源から供給される電源電圧を電圧変換して所定の電源電圧を生成する。
負荷デバイス１２は、ＶＲ回路４が生成した所定の電源電圧を使用して動作する。
【００２６】
ＦＥＴ６は、ゲート端子、ソース端子、およびドレイン端子を有する電界効果トランジスタであって、ドレイン端子にはＶＲ回路４が接続され、ソース端子には負荷デバイス１２が接続され、ゲート端子には制御部１０が出力する第１制御信号Φｃｔｒ１’が入力される。
ＦＥＴ６は、制御部１０が出力する、例えばハイレベルの第１制御信号Φｃｔｒ１’がゲート端子に入力されると、ＶＲ回路４と負荷デバイス１２の経路を接続する。一方、ＦＥＴ６は、制御部１０が出力する、例えばロウレベルの第１制御信号Φｃｔｒ１’がゲート端子に入力されると、ＶＲ回路４と負荷デバイス１２の経路を遮断する。
【００２７】
ＦＥＴ８は、ゲート端子、ソース端子、およびドレイン端子を有する電界効果トランジスタであって、ドレイン端子には、抵抗器１４を介して接続部１９が接続され、ソース端子には負荷デバイス１２が接続され、ゲート端子には制御部１０が出力する第２制御信号Φｃｔｒ２’が入力される。
ＦＥＴ８は、制御部１０が出力する、例えばハイレベルの第２制御信号Φｃｔｒ２’がゲート端子に入力されると、負荷デバイス１２とコントローラー１の経路を接続する。一方、ＦＥＴ８は、制御部１０が出力する、例えばロウレベルの第２制御信号Φｃｔｒ２’がゲート端子に入力されると、負荷デバイス１２とコントローラー１の経路を遮断する。
なお、ＦＥＴ６のソース端子とＦＥＴ８のソース端子は、負荷デバイス１２に共通接続されており、共通接続された点を共通接続点という。
【００２８】
抵抗器１４は、一端が、ダイオード１６のカソード端子、およびＦＥＴ８のドレイン端子（ＦＥＴ８におけるＦＥＴ６と接続される共通接続点とは反対側の他端）に接続され、他端が接続部１９のコントローラー２側の入出部に接続される抵抗素子を有する。抵抗器１４は、コントローラー２からコントローラー１へ流れる電流を測定する。
【００２９】
ダイオード１６は、アノード端子が分圧抵抗器１８を構成する第１抵抗素子に接続され、カソード端子が、抵抗器１４の一端、およびＦＥＴ８のドレイン端子に接続され、整流作用を持つ電子素子である。ダイオード１６は、対向コントローラーであるコントローラー１から供給される電源が制御部１０、及びＦＥＴ８のゲート端子に流れ込むこと防ぐ。
【００３０】
分圧抵抗器１８は、第１抵抗素子と第２抵抗素子が直列接続され、第２抵抗素子の一端が接地され、第２抵抗素子の他端が第１抵抗素子の一端と接続され、第１抵抗素子の他端がダイオード１６のアノード端子に接続された構成を有する。分圧抵抗器１８は、制御部１０からの出力（第２制御信号Φｃｔｒ２’）を分圧する。
なお、ダイオード１６と分圧抵抗器１８を併せて、第２制御信号供給経路２２という。
【００３１】
制御部１０は、ＦＥＴ６のゲート端子制御を、第１制御信号Φｃｔｒ１’を出力して制御する。ＦＥＴ６は、制御部１０がハイレベルの第１制御信号Φｃｔｒ１’を出力すると、ＯＮ（接続モード）となり、ＶＲ回路４から負荷デバイス１２へ電源供給する。一方、ＦＥＴ６は、制御部１０がロウレベルの第１制御信号Φｃｔｒ１’を出力すると、ＯＦＦ（遮断モード）となり、ＶＲ回路４から負荷デバイス１２へ電源供給しない。
制御部１０は、ＦＥＴ８のゲート端子制御を、第２制御信号Φｃｔｒ２’を出力して制御する。ＦＥＴ８は、制御部１０がハイレベルの第２制御信号Φｃｔｒ２’を出力すると、ＯＮ（接続モード）となり、コントローラー１から負荷デバイス１２へ電源供給する。一方、ＦＥＴ８は、制御部１０がロウレベルの第２制御信号Φｃｔｒ２’を出力すると、ＯＦＦ（遮断モード）となり、コントローラー１から負荷デバイス１２へ電源供給しない。
【００３２】
また、制御部１０は、図１に示すＡ’部、Ｂ’部、Ｃ’部、Ｄ’部の電圧値のモニタ（監視）を行う。
すなわち、制御部１０は、ＶＲ回路４とＦＥＴ６が接続されるＦＥＴ６のドレイン端子に対応する点Ａ’（Ａ’部）の電圧を監視し、監視した電圧がＶＲ回路４の出力電圧であるか否かを確認し、確認した電圧に応じてコントローラー１から負荷デバイス１２への給電が可能か否かを判断する。そして、制御部１０は、判断結果に応じて、第２制御信号Φｃｔｒ２’を出力し、ＦＥＴ８のＯＮ／ＯＦＦ（接続モード／遮断モード）を制御する。
【００３３】
また、制御部１０は、ＦＥＴ６の共通接続点に対応する点Ｂ’（Ｂ’部）の電圧を負荷デバイス１２に供給される電圧として監視し、監視した電圧に応じてＶＲ４回路が故障しているか否かを検出し、検出結果に応じて、第１制御信号Φｃｔｒ１’を出力し、ＦＥＴ６のＯＮ／ＯＦＦ（接続モード／遮断モード）を制御する。
【００３４】
また、制御部１０は、接続部１９のコントローラー２側の入出部（電源供給経路との接続点）に対応する点Ｄ’（Ｄ’部）の電圧を監視し、監視した電圧が、コントローラー１の制御部９がＦＥＴ７を接続モードにするハイレベルの第２制御信号Φｃｔｒ２の出力に対応する電圧であるか否かを検出し、検出した電圧に応じて、第２制御信号Φｃｔｒ２’を出力し、ＦＥＴ８のＯＮ／ＯＦＦ（接続モード／遮断モード）を制御する。
【００３５】
また、制御部１０は、接続部１９の一端に対応する点Ｃ’（Ｃ’部）と他端に対応する点Ｄ’の電位差から、コントローラー１へ流れ込む電流値を計算する。
制御部１０は、計算した電流値に応じて、ＶＲ回路４の出力電圧を調整するための制御信号Ｅ’をＶＲ回路４に対して出力し、ＶＲ回路４に制御信号Ｅ’を入力させる。
【００３６】
［ディスクアレイ装置の動作］
上述した構成を有するディスクアレイ装置１００の動作について、以下説明する。
図２は、図１に示すディスクアレイ装置のフローチャートを示す図である。
ここでは、コントローラー１のＶＲ回路３が故障し、コントローラー２のＶＲ回路４から負荷デバイス１１へ電源供給する際の動作を説明する。
なお、正常動作時、ＦＥＴ５およびＦＥＴ６はＯＮ（接続モード）、ＦＥＴ７およびＦＥＴ８はＯＦＦ（遮断モード）となっており、それぞれのコントローラー内のＶＲ回路から負荷デバイスに電源供給される状態を開始状態とする。また、制御部９および制御部１０の出力（第２制御信号Φｃｔｒ２および第２制御信号Φｃｔｒ２’）はＬｏｗである。
【００３７】
ＶＲ回路３が故障するとコントローラー１は再起動を開始する。その際、Ｂ部の電圧のモニタリングにより電源故障を検出した制御部９は、ＦＥＴ５を遮断モードにする（ステップＳ１−ＹＥＳ）。
具体的には、コントローラー１の制御部９は、ＦＥＴ５（第１−１素子）とＦＥＴ６（第２−１素子）との共通接続点（点Ｂ）の電圧を監視し、監視した電圧（Ｂ部電圧）が、予め設定された所定の第１電圧未満であるか否かを比較する（ステップＳ１）。
制御部９は、監視した電圧が、予め設定された所定の第１電圧より低い場合、ＦＥＴ５（第１−１素子）を遮断モード（ＯＦＦ）にするロウレベルの第１制御信号Φｃｔｒ１を出力する（ステップＳ１−ＹＥＳ）。
一方、制御部９は、監視した電圧が、予め設定された所定の第１電圧以上である場合（ステップＳ１−ＮＯ）、ＦＥＴ５（第１−１素子）の接続モード（ＯＮ）をハイレベルの第１制御信号Φｃｔｒ１を出力し続けることによって維持する。
【００３８】
制御部９はＦＥＴ５をＯＦＦ（遮断モード）にすると（ステップＳ１−ＹＥＳ）、制御部９は次にＡ部の電圧を確認する（ステップＳ２）。
具体的には、制御部９は、ＶＲ回路３（電圧変換回路）の出力電圧を点Ａにおいて確認し、確認した電圧に応じてコントローラー２（第２コントローラー）からの負荷デバイス１１への給電が可能であると判断するか否かを決定する。
【００３９】
Ａ部の電圧が出ている（Ｈｉｇｈ）の場合、負荷デバイス１１もしくはその経路の故障と推測されるため、コントローラー２からの給電による復旧は不可能と判断し、制御を終了する（ステップＳ３）。
具体的には、制御部９は、Ａ部電圧（確認した電圧）が、予め設定された所定の第２電圧より高い場合（ステップＳ２−ＹＥＳ）、ＦＥＴ５（第１−１素子）を遮断モード（ＯＦＦ）から接続モード（ＯＮ）にする、またはＦＥＴ６（第２−１素子）を遮断モード（ＯＦＦ）から接続モード（ＯＮ）にする制御を行わず終了する。
【００４０】
一方、Ａ部の電圧が出ていない（Ｌｏｗ）の場合、ＶＲ回路３の故障と推測されるため、コントローラー２からの給電により復旧可能と判断し、制御部９はＨｉｇｈを出力する（ステップＳ４）。
具体的には、制御部９は、Ａ部電圧（確認した電圧）が、予め設定された所定の第２電圧以下である場合（ステップＳ２−ＮＯ）、コントローラー２（第２コントローラー）からの負荷デバイス１１への給電が可能であると判断し、ＦＥＴ７（第２−１素子）を接続モード（ＯＮ）にするハイレベルの第２制御信号Φｃｔｒ２を、ＦＥＴ７に対して出力すると同時に、第２制御信号供給経路を介して、給電要求信号としてコントローラー２（第２コントローラー）へ出力する（ステップＳ４）。
【００４１】
すなわち、制御部９がＨｉｇｈを出力すると、ＦＥＴ７はＯＮ（接続モード）になり、負荷デバイス１１とコントローラー２が接続される。また、制御部９からのＨｉｇｈ出力は分圧抵抗器１７、ダイオード１５、抵抗器１３、接続部１９を介し、給電要求信号としてコントローラー２に入力される。このとき、制御部９のＨｉｇｈ出力は分圧抵抗器１７、ダイオード１５、ＦＥＴ７を介し、負荷デバイス１１にも入力されるが、分圧抵抗器１７により負荷デバイス１１の動作電圧よりも十分に低い電圧（所定の第４電圧以下の電圧）に降圧させることで、負荷デバイス１１の誤動作を避ける。
【００４２】
また、制御部９がＨｉｇｈを出力した後は、負荷デバイス１１に印加される電圧をＢ部で測定し（ステップＳ５）、一定時間Ｂ部の電圧値が閾値を超えない場合には、制御部９の出力をＬｏｗに戻し（ステップＳ６）、フローの最初に戻る。
具体的には、コントローラー１（第１コントローラー）の制御部９は、ハイレベルの第２制御信号を出力した後、コントローラー１（第１コントローラー）における共通接続点（点Ｂ＝Ｂ部）の電圧を測定し、測定した電圧が一定時間、予め設定された所定の第５電圧を超えない場合には（ステップＳ５−ＹＥＳ）、ハイレベルの第２制御信号をロウレベルの第２制御信号に戻し（ステップＳ６）、第１コントローラーにおける点Ｂ（共通接続点）の電圧を監視する状態（ステップＳ１）に移行する。
【００４３】
一方、コントローラー２はコントローラー１の制御部９がステップＳ４にてＨｉｇｈを出力したことをＤ’部の電圧値にて検出する（ステップＳ７）と、制御部１０からＨｉｇｈを出力する（ステップＳ８）。
具体的には、コントローラー２の制御部１０は、コントローラー１（第１コントローラー）の制御部９が第２−１素子を接続モードにしたことを接続部１９（電源供給経路）と抵抗器１４の接続点（点Ｄ’）の電圧において検出し、検出した電圧に応じてＦＥＴ８（第２−２素子）を接続モードにする。
より具体的には、コントローラー２（第２コントローラー）の制御部１０は、検出した電圧が、予め設定された所定の第３電圧以下のハイインピーダンスである場合、ＦＥＴ８（第２−２素子）の遮断モード（ＯＦＦ）をロウレベルの第２制御信号Φｃｔｒ２’を出力し続けることによって維持する（ステップＳ７−ＮＯ）。
一方、制御部１０は、検出した電圧が、予め設定された所定の第３電圧より高い場合、ＦＥＴ８（第２−２素子）を接続モード（ＯＮ）にするハイレベルの第２制御信号Φｃｔｒ２’を出力する（ステップＳ８）。
【００４４】
ここまでの動作でＶＲ回路４から負荷デバイス１１に給電が開始される。このとき、ＶＲ回路４から負荷デバイス１１までは経路が長いことにより電圧降下が生じ、Ｂ部の電圧はＢ’部の電圧と比べて低くなることが考えられる。
そのため、制御部１０はＣ’部とＤ’部の電位差からコントローラー１に流れ込む電流値Ｉを計算し、制御部１０は事前に実機で計測した結果をもとにＢ部の電圧値とＢ’部の電圧値の平均値が元々のＶＲ回路４の出力電圧となるように、ＶＲ回路４の出力電圧を調整するための制御信号Ｅ’をＶＲ回路４に入力する（ステップＳ９）。
具体的には、コントローラー２（第２コントローラー）の制御部１０は、ハイレベルの第２制御信号Φｃｔｒ２’を出力した後、コントローラー２（第２コントローラー）からコントローラー１（第１コントローラー）へ流れ込む電流値Ｉを抵抗器１４の両端（点Ｃ’と点Ｄ’）における電位差から計算する。そして、制御部１０は、事前にディスクアレイ装置１００において計測した結果である電流値Ｉ、コントローラー１（第１コントローラー）における共通接続点（点Ｂ）の第１電圧値、およびコントローラー２（第２コントローラー）における共通接続点（点Ｂ’）の第２電圧値に基づいて、計算された電流値Ｉに対応する第１電圧値と第２電圧値との平均値がＶＲ回路４（電圧変換回路）の出力電圧となるように、出力電圧を調整する電圧調整制御信号Ｅ’をＶＲ回路４（電圧変換回路）へ出力する。
【００４５】
さらに制御部１０はコントローラー１へ流れる電流IがＩ≒０もしくはＩ＞過電流検出値となった場合に、出力部より直ちにＬｏｗを出力し（ステップＳ１０、ステップＳ１１）、コントローラー２の電源が落ちることが無いようにする。
具体的には、コントローラー２（第２コントローラー）の制御部１０は、計算された電流値Ｉが、０に近くなるか、若しくは所定の過電流検出値以上の値となった場合（ステップＳ１０−ＹＥＳ）、ハイレベルの第２制御信号Φｃｔｒ２’をロウレベルの第２制御信号Φｃｔｒ２’に戻し、コントローラー１（第１コントローラー）の制御部９が、コントローラー１（第１コントローラー）における共通接続点（点Ｂ＝Ｂ部）の電圧を監視する状態に移行する。
【００４６】
以上述べたように、本実施形態におけるディスクアレイ装置１００では、ＶＲ回路出力と負荷デバイスとの遮断／接続を変更できる手段（ＦＥＴ５およびＦＥＴ６）、負荷デバイスと対向コントローラーからの電源供給経路（接続部１９）との遮断／接続を変更できる手段（ＦＥＴ７およびＦＥＴ８）、対向コントローラーへ供給する電流値を計測する手段（抵抗器１３および抵抗器１４）、回路（ＦＥＴ５およびＦＥＴ６）の遮断／接続のコントロールと、対向コントローラーへ電源供給依頼の出力と、対向コントローラーから電源供給依頼が来たことの検出と、対向コントローラーへの電源供給開始／停止のコントロール（ＦＥＴ７およびＦＥＴ８のコントロール）とをおこなう制御部（制御部９および制御部１０）、コントローラー間で電源を共有できるパス（接続部１９）を備えている。
【００４７】
すなわち、２つのコントローラーのうちＶＲ回路が故障したコントローラーがコントローラー１であり、対抗するコントローラーがコントローラー２とした場合、ディスクアレイ装置１００は次のように動作する。
制御部（制御部９）はＶＲ回路（ＶＲ回路３）の故障を特定すると、ＶＲ回路出力と負荷デバイス（負荷デバイス１１）の電源供給経路（ＦＥＴ５）を遮断し、給電パス（接続部１９）を使用して対向コントローラーに給電要求信号を送信する。また、負荷デバイスと対向コントローラーからの電源供給経路（ＦＥＴ７）を接続する。対向コントローラーの制御部（制御部１０）は給電要求信号を受信すると、対向コントローラー内のＶＲ回路（ＶＲ回路４）と給電要求を出したコントローラーとの経路（ＦＥＴ８）を接続し、給電を開始する。対向コントローラーに給電をしているコントローラーの制御部（制御部１０）は、対向コントローラーへ供給している電流値を監視し、電流値がほぼ０になる、もしくは過電流検出値を超えた場合には給電経路（ＦＥＴ８）を閉じる。
【００４８】
これにより、使用するＬＳＩの制約を受けず、コントローラー間の接続はＶＲ回路出力の電源パス（接続部１９）のみで通信パスを必要とせず、必要に応じて対向コントローラー（コントローラー２）から給電を受けることが可能となり、コントローラーを交換せずに冗長稼動を継続することができる。さらに対向コントローラー（コントローラー１）に電源供給をしている間に対向コントローラー（コントローラー１）の電源系で異常が発生した際には電源パス（ＦＥＴ８）を遮断することができるため、対向コントローラー（コントローラー２）から給電を受けている間に負荷デバイス（負荷デバイス１１）でショートが発生しても、両方のコントローラーが停止せずに運用ができる。
【００４９】
より具体的に言うと、本実施形態によれば、コントローラー間（コントローラー１とコントローラー２との間）でＶＲ回路（ＶＲ回路３及びＶＲ回路４）の出力を共有できるようにすることで、一部の電源故障によってコントローラー（例えば、コントローラー１）が丸ごと１台動作不能になってしまうことを防ぎ、コントローラー（例えば、コントローラー１）が交換されるまでの間、冗長構成でディスクアレイ装置１００を稼働することが可能となる。
また、負荷デバイスの種類に依らず、コントローラー間で電源を共有できる手法のため、多種の電源供給回路で使用することが可能である。
また、コントローラー間で電源を供給/受給するパス（接続部１９（電源供給経路））と電源供給の要求を送受信するパスを共通にした構成をとることで、コントローラー間の接続を最小限にすることができる。
【００５０】
すなわち、本発明の一態様によれば、使用するＬＳＩの制約を受けず、コントローラー間の接続は電圧変換回路（ＶＲ回路）出力用の電源供給経路（電源パス；接続部１９）のみで複数の通信パスを必要とせず、必要に応じて対向コントローラーから給電を受けることが可能となり、コントローラーを交換せずに冗長稼動を継続することができる。すなわち、本発明によれば、シンプルな構成で冗長機能を保ったまま稼働することが可能となる。
さらに、対向コントローラーに流れ込む電流を監視することで、対向コントローラーに電源供給をしている間に対向コントローラーの電源系で異常が発生した際には電源パスを遮断することができ、正常なコントローラーの稼働状態を保つことができる。
【００５１】
また、図３は、本発明のディスクアレイ装置の基本構成例を示すブロック図である。
図３に示すディスクアレイ装置１００は、コントローラー１（第１コントローラー）と、コントローラー１と接続部１９（電源供給経路）により接続される、コントローラー１と同一の回路構成を有するコントローラー２（第２コントローラー）とから構成されるディスクアレイ装置である。
また、コントローラー１およびコントローラー２は、ＦＥＴ５およびＦＥＴ６（第１素子）と、ＦＥＴ７およびＦＥＴ８（第２素子）と、抵抗器１３および抵抗器１４（抵抗器）と、制御部９および制御部１０（制御部）と、第２制御信号供給経路２１および第２制御信号供給経路２２（第２制御信号供給経路）とを、それぞれ有する。
ここで、コントローラー１においては、ＦＥＴ５（第１−１素子）は、ＶＲ回路３（電圧変換回路）と負荷デバイス１１との間に接続される。
ＦＥＴ７（第２−１素子）は、負荷デバイス１１と抵抗器１３との間に接続される。
抵抗器１３は、点Ｄ（一端）が接続部１９に接続され、点Ｃ（他端）がＦＥＴ７に接続される。
制御部９は、ＦＥＴ５の接続モードまたは遮断モードを、第１制御信号Φｃｔｒ１を出力して制御し、ＦＥＴ７の接続モードまたは遮断モードを、第２制御信号Φｃｔｒ２を出力して制御する。
第２制御信号供給経路２１は、抵抗器１３の点Ｃと制御部９の第２制御信号Φｃｔｒ２の出力部との間に接続される。
また、コントローラー２においては、ＦＥＴ６（第１−２素子）は、ＶＲ回路４（電圧変換回路）と負荷デバイス１２との間に接続される。
ＦＥＴ８（第２−２素子）は、負荷デバイス１２と抵抗器１４との間に接続される。
抵抗器１４は、点Ｄ’（一端）が接続部１９に接続され、点Ｃ’（他端）がＦＥＴ８に接続される。
制御部１０は、ＦＥＴ６の接続モードまたは遮断モードを、第１制御信号Φｃｔｒ１’を出力して制御し、ＦＥＴ８の接続モードまたは遮断モードを、第２制御信号Φｃｔｒ２’を出力して制御する。
第２制御信号供給経路２２は、抵抗器１４の点Ｃ’と制御部１０の第２制御信号Φｃｔｒ２’の出力部との間に接続される。
【００５２】
本構成により、正常動作時、制御部９および制御部１０の出力（第１制御信号Φｃｔｒ１および第１制御信号Φｃｔｒ１’）はＨｉｇｈであり、ＦＥＴ５およびＦＥＴ６はＯＮ（接続モード）となっており、制御部９および制御部１０の出力（第２制御信号Φｃｔｒ２および第２制御信号Φｃｔｒ２’）はＬｏｗであり、ＦＥＴ７およびＦＥＴ８はＯＦＦ（遮断モード）となっている。これにより、それぞれのコントローラー内のＶＲ回路（ＶＲ回路３およびＶＲ回路４）から負荷デバイス（負荷デバイス１１および負荷デバイス１２）に電源供給される。
ここで、ディスクアレイ装置１００における動作の一例として、コントローラー１のＶＲ回路３が故障し、コントローラー２のＶＲ回路４からコントローラー１の負荷デバイス１１へ電源供給する際の制御部９および制御部１０の制御動作について考える。
コントローラー１（第１コントローラー）の制御部９は、ＦＥＴ５（第１−１素子）とＦＥＴ７（第２−１素子）との共通接続点（点Ｂ）の電圧を監視し、監視した電圧に応じてＶＲ回路３（電圧変換回路）の故障を検出すると、ＦＥＴ５（第１−１素子）を遮断モードにし、ＶＲ回路３（電圧変換回路）の出力電圧を確認し、確認した電圧に応じてコントローラー２（第２コントローラー）からの負荷デバイス１１への給電が可能であると判断し、ＦＥＴ７（第２−１素子）を接続モードにする。
一方、コントローラー２（第２コントローラー）の制御部１０は、コントローラー１（第１コントローラー）の制御部９がＦＥＴ７（第２−１素子）を接続モードにしたことを接続部１９（電源供給経路）と抵抗器１４の接続点（点Ｄ’）の電圧において検出し、検出した電圧に応じてＦＥＴ８（第２−２素子）を接続モードにする。
【００５３】
以上述べたように、本構成によれば、コントローラー間（コントローラー１とコントローラー２との間）でＶＲ回路（ＶＲ回路３及びＶＲ回路４）の出力を共有できるようにすることで、一部の電源故障によってコントローラー（例えば、コントローラー１）が丸ごと１台動作不能になってしまうことを防ぎ、コントローラー（例えば、コントローラー１）が交換されるまでの間、冗長構成でディスクアレイ装置１００を稼働することが可能となる。
また、負荷デバイスの種類に依らず、コントローラー間で電源を共有できる手法のため、多種の電源供給回路で使用することが可能である。
また、コントローラー間で電源を供給/受給するパス（接続部１９（電源供給経路））と電源供給の要求を送受信するパスを共通にした構成をとることで、コントローラー間の接続を最小限にすることができる。
【００５４】
すなわち、本発明の一態様によれば、使用するＬＳＩの制約を受けず、コントローラー間の接続は電圧変換回路（ＶＲ回路）出力用の電源供給経路（電源パス；接続部１９）のみで複数の通信パスを必要とせず、必要に応じて対向コントローラーから給電を受けることが可能となり、コントローラーを交換せずに冗長稼動を継続することができる。すなわち、本発明によれば、シンプルな構成で冗長機能を保ったまま稼働することが可能となる。
【００５５】
図４は、本発明のディスクアレイ装置の最小構成を示す図である。
図５は、本発明の最小構成のディスクアレイ装置の処理フローを示す図である。
ディスクアレイ装置は、第１コントローラーと、第１コントローラーと電源供給経路により接続される、第１コントローラーと同一の回路構成を有する第２コントローラーとから構成される装置であって、図４に示すように、コントローラー１（第１コントローラー）は、ＦＥＴ５（第１素子）と、ＦＥＴ７（第２素子）と、抵抗器１３（抵抗器）と、制御部９（制御部）と、第２制御信号供給経路２１（第２制御信号供給経路）とを、有する。
ここで、ＦＥＴ５は、電圧変換回路と負荷デバイスとの間に接続される。
ＦＥＴ７は、負荷デバイスと抵抗器１３との間に接続される。
抵抗器１３は、点Ｄ（一端）が電源供給経路に接続され、点Ｃ（他端）がＦＥＴ７に接続される。
第２制御信号供給経路２１は、抵抗器１３の点Ｃと制御部９の第２制御信号Φｃｔｒ２の出力部との間に接続される。
制御部９は、ＦＥＴ５（第１素子）の接続モードまたは遮断モードを、第１制御信号Φｃｔｒ１を出力して制御し、ＦＥＴ７（第２素子）の接続モードまたは遮断モードを、第２制御信号Φｃｔｒ２を出力して制御する（ステップＳ５−１）。
【００５６】
なお、本発明は、上述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【００５７】
例えば、本発明によれば、制御部９、制御部１０が外部に状態を通知する手段を備え、コントローラーのどの電源種を給電/受電しているかを特定できるようにすることにより、故障コントローラーを回収したのちに修理が迅速に行われるようにすることができる。
また、複数種類のＶＲ回路出力の共通化パスを１本にすることで、より実装性を向上させることができる。
【符号の説明】
【００５８】
１，２…コントローラー、３，４…ＶＲ回路、５，６，７，８…ＦＥＴ、９，１０…制御部、１１，１２…負荷デバイス、１３，１４…抵抗器、１５，１６…ダイオード、１７，１８…分圧抵抗器、１９…接続部、２１，２２…第２制御信号供給経路、１００…ディスクアレイ装置
【要約】
【課題】シンプルな構成で冗長機能を保ったまま稼働することを可能とする。
【解決手段】第１コントローラーと、前記第１コントローラーと電源供給経路により接続される、前記第１コントローラーと同一の回路構成を有する第２コントローラーとから構成され、前記第１コントローラーおよび前記第２コントローラーは、電圧変換回路と負荷デバイスとの間に接続された第１素子と、前記負荷デバイスと抵抗器との間に接続された第２素子と、一端が前記電源供給経路に接続され、他端が前記第２素子に接続された前記抵抗器と、前記第１素子の接続モードまたは遮断モードを、第１制御信号を出力して制御し、前記第２素子の接続モードまたは遮断モードを、第２制御信号を出力して制御する制御部と、前記抵抗器の他端と前記制御部の前記第２制御信号の出力部との間に接続された第２制御信号供給経路とを有する。
【選択図】図３【図１】
0006881863.tif 000002
【図２】
0006881863.tif 000003
【図３】
0006881863.tif 000004
【図４】
0006881863.tif 000005
【図５】
0006881863.tif 000006