(57)【特許請求の範囲】
【請求項１】
カスケード接続された複数の駆動ユニットを含み、Ｎ段目（Ｎは５以上の整数）の駆動ユニットは表示領域のＮ段目の走査ラインに対して駆動動作を行う駆動回路において、前記Ｎ段目の駆動ユニットは、
Ｎ−４段目の駆動ユニットのカスケード信号を受信するとともに、前記Ｎ−４段目の駆動ユニットのカスケード信号に基づいて前記Ｎ段目の走査ラインの走査レベル信号を生成するプルアップ制御モジュールと、
前記走査レベル信号及び第１のクロック信号に基づいて、前記第１のクロック信号がローレベルであるときに前記Ｎ段目の走査ラインの走査信号をプルダウンするプルアップモジュールと、を含み、
前記プルアップ制御モジュールは第１の制御ユニットと第２の制御ユニットを含み、前記第１の制御ユニットの入力端子と制御端子にはそれぞれ前記Ｎ−４段目の駆動ユニットのカスケード信号が入力され、前記第１の制御ユニットの出力端子からは前記走査レベル信号が出力され、前記第２の制御ユニットの制御端子には第２のクロック信号が入力され、前記第２のクロック信号がハイレベルのときに前記走査レベル信号が小さくなるように制御することで、前記Ｎ段目の走査ラインの走査信号は前記第１のクロック信号がローレベルであるときに前記プルアップモジュールによりプルダウンされ、
前記第１のクロック信号と前記第２のクロック信号は反転した信号であり、
前記Ｎ段目の駆動ユニットはさらにブートストラップコンデンサを含み、前記Ｎ段目の走査ラインの走査信号の電圧を上昇させ、前記ブートストラップコンデンサの一端は前記プルアップ制御モジュールの出力端子に接続され、前記ブートストラップコンデンサの他端には前記Ｎ段目の走査ラインの走査信号が入力される駆動回路。
【請求項２】
前記第１の制御ユニットは第１の薄膜トランジスタと第２の薄膜トランジスタを含み、前記第１の薄膜トランジスタの入力端子には前記Ｎ−４段目の駆動ユニットのカスケード信号が入力され、前記第１の薄膜トランジスタと前記第２の薄膜トランジスタの制御端子にはそれぞれ前記Ｎ−４段目の駆動ユニットのカスケード信号が入力され、前記第１の薄膜トランジスタの出力端子は前記第２の薄膜トランジスタの入力端子に接続され、前記第２の薄膜トランジスタの出力端子からは前記走査レベル信号が出力される、請求項１に記載の回路。
【請求項３】
前記第２の制御ユニットは第３の薄膜トランジスタと第４の薄膜トランジスタを含み、前記第３の薄膜トランジスタの入力端子は前記第１の薄膜トランジスタの出力端子に接続され、前記第３の薄膜トランジスタの制御端子には第２のクロック信号が入力され、前記第３の薄膜トランジスタの出力端子からは前記走査レベル信号が出力され、前記第４の薄膜トランジスタの入力端子は前記第１の薄膜トランジスタの出力端子に接続され、前記第４の薄膜トランジスタの制御端子には前記走査レベル信号が入力され、前記第４の薄膜トランジスタの出力端子からは前記Ｎ段目の走査ラインの走査信号が出力される、請求項２に記載の回路。
【請求項４】
前記プルアップモジュールは第５の薄膜トランジスタと第６の薄膜トランジスタを含み、前記第５の薄膜トランジスタの制御端子は前記プルアップ制御モジュールの出力端子に接続され、前記第５の薄膜トランジスタの入力端子には前記第１のクロック信号が入力され、前記第５の薄膜トランジスタの出力端子からはＮ段目のカスケード信号が出力され、前記第６の薄膜トランジスタの制御端子は前記プルアップ制御モジュールの出力端子に接続され、前記第６の薄膜トランジスタの入力端子には前記第１のクロック信号が入力され、前記第６の薄膜トランジスタの出力端子からは前記Ｎ段目の走査ラインの走査信号が出力される、請求項１に記載の回路。
【請求項５】
Ｎ−１段目、Ｎ−２段目、Ｎ−３段目とＮ−４段目の駆動ユニットは、それぞれＮ−１段目、Ｎ−２段目、Ｎ−３段目とＮ−４段目の走査ラインに対して駆動動作を行い、対応するプルアップ制御モジュールが開始トリガ信号を受信する、請求項１に記載の回路。
【請求項６】
Ｎ段目の走査ラインに対して駆動動作を行う走査駆動回路において、
Ｎ−４段目の駆動ユニットのカスケード信号を受信するとともに、前記Ｎ−４段目の駆動ユニットのカスケード信号に基づいて前記Ｎ段目の走査ラインの走査レベル信号を生成するプルアップ制御モジュールと、
前記走査レベル信号及び第１のクロック信号に基づいて、前記第１のクロック信号がローレベルであるときに前記Ｎ段目の走査ラインの走査信号をプルダウンするプルアップモジュールと、を含み、
前記プルアップ制御モジュールは第１の制御ユニットと第２の制御ユニットを含み、前記第１の制御ユニットの入力端子と制御端子にはそれぞれ前記Ｎ−４段目の駆動ユニットのカスケード信号が入力され、前記第１の制御ユニットの出力端子からは前記走査レベル信号が出力され、前記第２の制御ユニットの制御端子には第２のクロック信号が入力され、前記第２のクロック信号がハイレベルのときに前記走査レベル信号が小さくなるように制御することで、前記Ｎ段目の走査ラインの走査信号は前記第１のクロック信号がローレベルであるときに前記プルアップモジュールによりプルダウンされる、走査駆動回路。
【請求項７】
前記第１のクロック信号と前記第２のクロック信号は反転した信号である、請求項６に記載の回路。
【請求項８】
前記第１の制御ユニットは第１の薄膜トランジスタと第２の薄膜トランジスタを含み、前記第１の薄膜トランジスタの入力端子には前記Ｎ−４段目の駆動ユニットのカスケード信号が入力され、前記第１の薄膜トランジスタと前記第２の薄膜トランジスタの制御端子にはそれぞれ前記Ｎ−４段目の駆動ユニットのカスケード信号が入力され、前記第１の薄膜トランジスタの出力端子は前記第２の薄膜トランジスタの入力端子に接続され、前記第２の薄膜トランジスタの出力端子からは前記走査レベル信号が出力される、請求項７に記載の回路。
【請求項９】
前記第２の制御ユニットは第３の薄膜トランジスタと第４の薄膜トランジスタを含み、前記第３の薄膜トランジスタの入力端子は前記第１の薄膜トランジスタの出力端子に接続され、前記第３の薄膜トランジスタの制御端子には第２のクロック信号が入力され、前記第３の薄膜トランジスタの出力端子からは前記走査レベル信号が出力され、前記第４の薄膜トランジスタの入力端子は前記第１の薄膜トランジスタの出力端子に接続され、前記第４の薄膜トランジスタの制御端子には前記走査レベル信号が入力され、前記第４の薄膜トランジスタの出力端子からは前記Ｎ段目の走査ラインの走査信号が出力される、請求項８に記載の回路。
【請求項１０】
前記プルアップモジュールは第５の薄膜トランジスタと第６の薄膜トランジスタを含み、前記第５の薄膜トランジスタの制御端子は前記プルアップ制御モジュールの出力端子に接続され、前記第５の薄膜トランジスタの入力端子には前記第１のクロック信号が入力され、前記第５の薄膜トランジスタの出力端子からはＮ段目のカスケード信号が出力され、前記第６の薄膜トランジスタの制御端子は前記プルアップ制御モジュールの出力端子に接続され、前記第６の薄膜トランジスタの入力端子には前記第１のクロック信号が入力され、前記第６の薄膜トランジスタの出力端子からは前記Ｎ段目の走査ラインの走査信号が出力される、請求項６に記載の回路。
【請求項１１】
前記Ｎ段目の走査ラインの走査信号の電圧を上昇させるブートストラップコンデンサをさらに含み、
前記ブートストラップコンデンサの一端は前記プルアップ制御モジュールの出力端子に接続され、前記ブートストラップコンデンサの他端には前記Ｎ段目の走査ラインの走査信号が入力される、請求項６に記載の回路。
【請求項１２】
下段のカスケード信号に基づいて、前記Ｎ段目の走査ラインの走査レベル信号をプルダウンするプルダウンモジュールと、
前記Ｎ段目の走査ラインの走査レベル信号のローレベルを維持するプルダウン維持モジュールと、
プルダウンのローレベルを提供する定電圧源と、をさらに含む、請求項６に記載の回路。
【請求項１３】
請求項１に記載の駆動回路を含む、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラットパネル表示の技術分野に関するものであり、特に、走査駆動回路、駆動回路及び表示装置に関する。
【背景技術】
【０００２】
ＧＯＡ（Gate-driver On Array、アレイ基板ライン駆動）技術は、フレームの狭いまたはフレームのないディスプレイ製品を製造する点で有利であり、さらに、外部集積回路（ＩＣ）のボンディング工程を削減することができ、生産性の向上と製品コストの削減に有利であるため、広範な応用や研究がなされている。
【０００３】
従来のＧＯＡ回路はカスケード接続された複数のＧＯＡユニットを含み、各段のＧＯＡユニットは１つの段の走査ラインを駆動することに対応している。ＧＯＡユニットは主にプルアップ回路（Pull-up Part）と、プルアップ制御回路（Pull-up control part）と、プルダウン回路（Key Pull-down part）と、プルダウン維持回路（Pull-down Holding part）と、電位を上昇させるブートストラップコンデンサ（Bootstrap capacitor）を含む。図１に示すのは、従来技術におけるＧＯＡユニットの回路図である。図１では、プルダウン制御回路は薄膜トランジスタ（ＴＦＴ）Ｔ１１から構成されるが、前記プルダウン制御回路の作用により、比較的大きなゲート線のＲＣ負荷が存在する場合、ゲートの波形を素早く降下させることができず、さらに、スパイクを引き起こす。図２に示すゲートの波形のように、ゲート波形が異常であり正常な出力をすることができない。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、従来技術ではゲートの波形を素早く降下できずにスパイクを引き起こすという問題に対するものであり、ゲートの波形にスパイクが出現することを防止し、ゲートの波形の正常な出力ができる走査駆動回路、駆動回路及び表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
本発明は上述の技術的課題を解決するための技術的解決手段を提供する駆動回路であり、カスケード接続された複数の駆動ユニットを含み、Ｎ段目（Ｎは５以上の整数）の駆動ユニットは表示領域のＮ段目の走査ラインに対して駆動動作を行う駆動回路において、前記Ｎ段目の駆動ユニットは、Ｎ−４段目の駆動ユニットのカスケード信号を受信するとともに、前記Ｎ−４段目の駆動ユニットのカスケード信号に基づいて前記Ｎ段目の走査ラインの走査レベル信号を生成するプルアップ制御モジュールと、前記走査レベル信号及び第１のクロック信号に基づいて、前記第１のクロック信号がローレベルであるときに前記Ｎ段目の走査ラインの走査信号をプルダウンするプルアップモジュールと、を含み、前記プルアップ制御モジュールは第１の制御ユニットと第２の制御ユニットを含み、前記第１の制御ユニットの入力端子と制御端子にはそれぞれ前記Ｎ−４段目の駆動ユニットのカスケード信号が入力され、前記第１の制御ユニットの出力端子からは前記走査レベル信号が出力され、前記第２の制御ユニットの制御端子には第２のクロック信号が入力され、前記第２のクロック信号がハイレベルのときに前記走査レベル信号が小さくなるように制御することで、前記Ｎ段目の走査ラインの走査信号は前記第１のクロック信号がローレベルであるときに前記プルアップモジュールによりプルダウンされる。
【０００６】
前記第１のクロック信号と前記第２のクロック信号は反転した信号である。
【０００７】
前記Ｎ段目の駆動ユニットはさらにブートストラップコンデンサを含み、前記第Ｎ段目の走査ラインの走査信号の電圧を上昇させ、前記ブートストラップコンデンサの一端は前記プルアップ制御モジュールの出力端子に接続され、前記ブートストラップコンデンサの他端には前記Ｎ段目の走査ラインの走査信号が入力される。
【０００８】
ここで、第１の制御ユニットは第１の薄膜トランジスタと第２の薄膜トランジスタを含み、前記第１の薄膜トランジスタの入力端子には前記Ｎ−４段目の駆動ユニットのカスケード信号が入力され、前記第１の薄膜トランジスタと前記第２の薄膜トランジスタの制御端子にはそれぞれ前記Ｎ−４段目の駆動ユニットのカスケード信号が入力され、前記第１の薄膜トランジスタの出力端子は前記第２の薄膜トランジスタの入力端子に接続され、前記第２の薄膜トランジスタの出力端子からは前記走査レベル信号が出力される。
【０００９】
ここで、前記第２の制御ユニットは第３の薄膜トランジスタと第４の薄膜トランジスタを含み、前記第３の薄膜トランジスタの入力端子は前記第１の薄膜トランジスタの出力端子に接続され、前記第３の薄膜トランジスタの制御端子には第２のクロック信号が入力され、前記第３の薄膜トランジスタの出力端子からは前記走査レベル信号が出力され、前記第４の薄膜トランジスタの入力端子は前記第１の薄膜トランジスタの出力端子に接続され、前記第４の薄膜トランジスタの制御端子には前記走査レベル信号が入力され、前記第４の薄膜トランジスタの出力端子からは前記Ｎ段目の走査ラインの走査信号が出力される。
【００１１】
ここで、前記プルアップモジュールは第５の薄膜トランジスタと第６の薄膜トランジスタを含み、前記第５の薄膜トランジスタの制御端子は前記プルアップ制御モジュールの出力端子に接続され、前記第５の薄膜トランジスタの入力端子には前記第１のクロック信号が入力され、前記第５の薄膜トランジスタの出力端子からはＮ段目のカスケード信号が出力され、前記第６の薄膜トランジスタの制御端子は前記プルアップ制御モジュールの出力端子に接続され、前記第６の薄膜トランジスタの入力端子には前記第１のクロック信号が入力され、前記第６の薄膜トランジスタの出力端子からは前記Ｎ段目の走査ラインの走査信号が出力される。
【００１２】
ここで、Ｎ−１段目、Ｎ−２段目、Ｎ−３段目とＮ−４段目の駆動ユニットは、それぞれＮ−１段目、Ｎ−２段目、Ｎ−３段目とＮ−４段目の走査ラインに対して駆動動作を行い、対応するプルアップ制御モジュールが開始トリガ信号を受信する。
【００１３】
本発明は上述の技術的課題を解決するための別の技術的解決手段を提供する駆動回路であり、Ｎ段目の走査ラインに対して駆動動作を行う走査駆動回路において、Ｎ−４段目の駆動ユニットのカスケード信号を受信するとともに、前記Ｎ−４段目の駆動ユニットのカスケード信号に基づいて前記Ｎ段目の走査ラインの走査レベル信号を生成するプルアップ制御モジュールと、前記走査レベル信号及び第１のクロック信号に基づいて、前記第１のクロック信号がローレベルであるときに前記Ｎ段目の走査ラインの走査信号をプルダウンするプルアップモジュールと、を含み、前記プルアップ制御モジュールは第１の制御ユニットと第２の制御ユニットを含み、前記第１の制御ユニットの入力端子と制御端子にはそれぞれ前記Ｎ−４段目の駆動ユニットのカスケード信号が入力され、前記第１の制御ユニットの出力端子からは前記走査レベル信号が出力され、前記第２の制御ユニットの制御端子には第２のクロック信号が入力され、前記第２のクロック信号がハイレベルのときに前記走査レベル信号が小さくなるように制御することで、前記Ｎ段目の走査ラインの走査信号は前記第１のクロック信号がローレベルであるときに前記プルアップモジュールによりプルダウンされる。
【００１４】
ここで、前記第１のクロック信号と前記第２のクロック信号は反転した信号である。
【００１５】
ここで、前記第１の制御ユニットは第１の薄膜トランジスタと第２の薄膜トランジスタを含み、前記第１の薄膜トランジスタの入力端子には前記Ｎ−４段目の駆動ユニットのカスケード信号が入力され、前記第１の薄膜トランジスタと前記第２の薄膜トランジスタの制御端子にはそれぞれ前記Ｎ−４段目の駆動ユニットのカスケード信号が入力され、前記第１の薄膜トランジスタの出力端子は前記第２の薄膜トランジスタの入力端子に接続され、前記第２の薄膜トランジスタの出力端子からは前記走査レベル信号が出力される。
【００１６】
ここで、前記第２の制御ユニットは第３の薄膜トランジスタと第４の薄膜トランジスタを含み、前記第３の薄膜トランジスタの入力端子は前記第１の薄膜トランジスタの出力端子に接続され、前記第３の薄膜トランジスタの制御端子には第２のクロック信号が入力され、前記第３の薄膜トランジスタの出力端子からは前記走査レベル信号が出力され、前記第４の薄膜トランジスタの入力端子は前記第１の薄膜トランジスタの出力端子に接続され、前記第４の薄膜トランジスタの制御端子には前記走査レベル信号が入力され、前記第４の薄膜トランジスタの出力端子からは前記Ｎ段目の走査ラインの走査信号が出力される。
【００１８】
ここで、前記プルアップモジュールは第５の薄膜トランジスタと第６の薄膜トランジスタを含み、前記第５の薄膜トランジスタの制御端子は前記プルアップ制御モジュールの出力端子に接続され、前記第５の薄膜トランジスタの入力端子には前記第１のクロック信号が入力され、前記第５の薄膜トランジスタの出力端子からはＮ段目のカスケード信号が出力され、前記第６の薄膜トランジスタの制御端子は前記プルアップ制御モジュールの出力端子に接続され、前記第６の薄膜トランジスタの入力端子には前記第１のクロック信号が入力され、前記第６の薄膜トランジスタの出力端子からは前記Ｎ段目の走査ラインの走査信号が出力される。
【００１９】
ここで、前記第Ｎ段目の走査ラインの走査信号の電圧を上昇させるブートストラップコンデンサをさらに含み、前記ブートストラップコンデンサの一端は前記プルアップ制御モジュールの出力端子に接続され、前記ブートストラップコンデンサの他端には前記Ｎ段目の走査ラインの走査信号が入力される。
【００２０】
ここで、下段のカスケード信号に基づいて、前記Ｎ段目の走査ラインの走査レベル信号をプルダウンするプルダウンモジュールと、前記Ｎ段目の走査ラインの走査レベル信号のローレベルを維持するプルダウン維持モジュールと、プルダウンのローレベルを提供する定電圧源と、をさらに含む。
【００２１】
本発明は上述の技術的課題を解決するための別の技術的解決手段を提供する駆動回路であり、カスケード接続された複数の駆動ユニットを含み、Ｎ段目の駆動ユニットは表示領域のＮ段目の走査ラインに対して駆動動作を行い、前記Ｎ段目の駆動ユニットは前記走査駆動回路を構成する。
【００２２】
本発明は上述の技術的課題を解決するための別の技術的解決手段を提供する表示装置であり、前記駆動回路を含む。
【発明の効果】
【００２３】
本発明の有利な効果は、走査信号にスパイクが出現することを防止し、ゲートの波形の正常な出力ができることである。
【図面の簡単な説明】
【００２４】
【図１】従来技術のＧＯＡユニットの回路図。
【図２】上述のＧＯＡユニットのある走査ラインの走査信号の信号図。
【図３】本発明の走査駆動回路の一実施例の概略図。
【図４】本発明の上述の実施例における３２段目の走査駆動回路のタイミングチャート状態の概略図。
【図５】本発明の駆動回路の一実施例の概略図。
【図６】本発明の表示装置の一実施例の概略図。
【発明を実施するための形態】
【００２５】
本分野の当業者がさらに本発明の技術的解決手段を理解できるように、以下に図面及び実施形態を参照して本発明の技術的解決手段についてさらに詳細に説明する。
【００２６】
図３に示すように、図３は本発明の走査駆動回路の一実施例の概略図であり、前記走査駆動回路３００はＮ段目の走査ラインに対する駆動操作に用いられ、液晶ディスプレイに応用可能である。前記走査駆動回路３００はプルアップ制御モジュール３１０と、プルアップモジュール３２０を含む。
【００２７】
プルアップ制御モジュール３１０は上段のカスケード信号を受信するとともに、上段のカスケード信号に基づいてＮ段目の走査ラインの走査レベル信号Ｑ（Ｎ）を生成する。
【００２８】
プルアップモジュール３２０は、Ｎ段目の走査ラインの走査レベル信号Ｑ（Ｎ）及び第１のクロック信号ＣＫに基づいて、第１クロック信号ＣＫがローレベルのときにＮ段目の走査ラインの走査信号Ｇ（Ｎ）をプルダウンさせる。
【００２９】
ここで、プルアップ制御モジュール３１０は第１の制御ユニット３１１と第２の制御ユニット３１２を含み、第１の制御ユニット３１１の入力端子と制御端子にはそれぞれ上段のカスケード信号が入力され、第１の制御ユニット３１１の出力端子からは走査レベル信号Ｑ（Ｎ）が出力される。第２の制御ユニット３１２の制御端子には第２のクロック信号ＸＣＫが入力され、第２のクロック信号ＸＣＫがハイレベルのときに走査レベル信号Ｑ（Ｎ）を小さくするように制御して、Ｎ段目の走査ラインの走査信号Ｇ（Ｎ）を、第１のクロック信号ＣＫがローレベルのときプルアップモジュール３２０によりプルダウンさせる。
【００３０】
本実施例では、プルアップ制御モジュール３１０は、入力された第２のクロック信号ＸＣＫがハイレベルのときに出力される走査レベル信号Ｑ（Ｎ）を小さくなるように制御し、さらにプルアップモジュール３２０が走査レベル信号Ｑ（Ｎ）と第１のクロック信号ＣＫに基づいてＮ段目の走査ラインの走査信号Ｇ（Ｎ）をプルアップした後、入力された第１のクロック信号ＣＫがローレベルのとき、Ｎ段目の走査ラインの走査信号Ｇ（Ｎ）をプルダウンして、走査信号にスパイクが出現することを防止して、ゲートの波形の正常な出力をさせる。
【００３１】
さらに、本実施例では、第１のクロック信号ＣＫと第２のクロック信号ＸＣＫとは反転した信号である。第１のクロック信号ＣＫがローレベルのとき、第２のクロック信号ＸＣＫはハイレベルである。同様に、第２のクロック信号ＸＣＫがローレベルのとき、第１のクロック信号ＣＫはハイレベルである。
【００３２】
具体的には、第１の制御ユニット３１１は第１のスイッチ管Ｔ１１ａと第２のスイッチ管Ｔ１１ｂを含み、第１のスイッチ管Ｔ１１ａの入力端子には上段のカスケード信号が入力され、第１のスイッチ管Ｔ１１ａと第２のスイッチ管Ｔ１１ｂの制御端子にはそれぞれ上段のカスケード信号が入力される。第１のスイッチ管Ｔ１１ａの出力端子と第２のスイッチ管Ｔ１１ｂの入力端子は接続され、第２のスイッチ管Ｔ１１ｂの出力端子からは走査レベル信号Q（Ｎ）が出力される。
【００３３】
第２の制御ユニット３１２は第３のスイッチ管Ｔ１１ｃと第４のスイッチ管Ｔ１１ｄを含み、第３のスイッチ管Ｔ１１ｃの入力端子は第１のスイッチ管Ｔ１１ａの出力端子に接続され、第３のスイッチ管Ｔ１１ｃの制御端子には第２のクロック信号ＸＣＫが入力され、第３のスイッチ管Ｔ１１ｃの出力端子からは走査レベル信号Ｑ（Ｎ）が出力される。第４のスイッチ管Ｔ１１ｄの入力端子は第１のスイッチ管Ｔ１１ａの出力端子に接続され、第４のスイッチ管Ｔ１１ｄの制御端子には走査レベル信号Ｑ（Ｎ）が入力される。第４のスイッチ管Ｔ１１ｄの出力端子からはＮ段目の走査ラインの走査信号Ｇ（Ｎ）が出力される。図から分かるように、第４のスイッチ管Ｔ１１ｄは第１のスイッチ管Ｔ１１ａと直列に接続され、第３のスイッチ管Ｔ１１ｃは第１のスイッチ管Ｔ１１ａと直列に接続され、第２の制御ユニット３１２の等価抵抗は比較的大きく、第２のクロック信号ＸＣＫがハイレベルのとき走査レベル信号Ｑ（Ｎ）が小さくなるように制御するという目的が達成される。さらに、第２の制御ユニット３１２を製造するとき、第３のスイッチ管Ｔ１１ｃと第４のスイッチ管Ｔ１１ｄのサイズは小さいため、第３のスイッチ管Ｔ１１ｃと第４のスイッチ管Ｔ１１ｄの等価抵抗は大きい。したがって、第２の制御ユニット３１２の等価抵抗がさらに大きくなり、第２のクロック信号ＸＣＫがハイレベルのときに走査レベル信号Ｑ（Ｎ）が小さくなるように制御するという目的がさらに達成される。
【００３４】
さらに、上段のカスケード信号はＮ−４段目のカスケード信号ＳＴ（Ｎ−４）である。なお、前記走査駆動回路３００において、使用される上段のカスケード信号はＮ−４段目のカスケード信号ＳＴ（Ｎ−４）であり、このとき、第１のスイッチ管Ｔ１１ａの入力端子には第Ｎ−４段目のカスケード信号ＳＴ（Ｎ−４）が入力され、第１のスイッチ管Ｔ１１ａと第２のスイッチ管Ｔ１１ｂの制御端子にはそれぞれ第Ｎ−４段のカスケード信号ＳＴ（Ｎ−４）が入力される。最初の４段の走査駆動回路、すなわちＮ−１段目、Ｎ−２段目、Ｎ−３段目、Ｎ−４段目の走査駆動回路は、それぞれＮ−１段目、Ｎ−２段目、Ｎ−３段目、Ｎ−４段目の走査ラインに対して駆動動作を行う。プルアップ制御モジュール３１０において、第１のスイッチＴ１１ａの入力端子と制御端子及び第２のスイッチＴ１１ｂの制御端子には、それぞれ開始トリガ信号ＳＴＶが入力される。前記開始トリガ信号ＳＴＶは高周波交流信号であり、フレーム毎に１つのパルスを有する。
【００３５】
さらに、図３に示すように、プルアップモジュール３２０は第５のスイッチ管Ｔ２２と第６のスイッチ管Ｔ２１を含み、第５のスイッチ管Ｔ２２の制御端子はプルアップ制御モジュール３１０の出力端子に接続され、第５のスイッチ管Ｔ２２の入力端子には第１のクロック信号が入力され、第５のスイッチ管Ｔ２２の出力端子からはＮ段目のカスケード信号が出力される。第６のスイッチ管Ｔ２１の制御端子はプルアップ制御モジュール３１０の出力端子に接続され、第６のスイッチ管Ｔ２１の入力端子には第１のクロック信号ＣＫが入力され、第６のスイッチ管Ｔ２１の出力端子からはＮ段目の走査ラインの走査信号Ｇ（Ｎ）が出力される。
【００３６】
注目すべきことは、本実施例の上述した第１のスイッチ管Ｔ１１ａ、第２のスイッチ管Ｔ１１ｂ、第３のスイッチ管Ｔ１１ｃ、第４のスイッチ管Ｔ１１ｄ、第５のスイッチ管Ｔ２２と第６のスイッチ管Ｔ２１は、それぞれ薄膜トランジスタ、すなわち電界効果トランジスタとすることができ、それに対応して、入力端子はソースであり、制御端子はゲートであり、出力端子はドレインである。これは当業者の理解の範囲内であり、ここでは詳細に説明しない。その他にも、第１のスイッチ管Ｔ１１ａ、第２のスイッチ管Ｔ１１ｂ、第３のスイッチ管Ｔ１１ｃ、第４のスイッチ管Ｔ１１ｄ、第５のスイッチ管Ｔ２２と第６のスイッチ管Ｔ２１は、それぞれ酸化インジウムガリウム亜鉛から製造できることも、当然に当業者の理解の範囲内であり、その他の材料、例えば、非晶質シリコンからも製造できる。本実施形態のローレベルとハイレベルは相対的なものであり、値の具体的な大きさは限定されるものではない。
【００３７】
さらに、図３に示すように、走査駆動回路３００はブートストラップコンデンサＣｂをさらに含み、前記ブートストラップコンデンサＣｂはＮ段目の走査ラインの走査信号Ｇ（Ｎ）の電圧を昇圧する。ブートストラップコンデンサＣｂの一端はプルアップ制御モジュール３１０の出力端子に接続され、ブートストラップコンデンサＣｂの他端にはＮ段目の走査ラインの走査信号Ｇ（Ｎ）が入力される。
【００３８】
さらに、図３に示すように、走査駆動回路３００は、プルダウンモジュール３３０、プルダウン維持モジュール３４０、定電圧源ＶＳＳをさらに含む。
【００３９】
プルダウンモジュール３３０は、下段のカスケード信号に基づいてＮ段目の走査ラインの走査レベル信号Ｑ（Ｎ）をプルダウンするために用いられる。
【００４０】
プルダウン維持モジュール３４０は、Ｎ段目の走査ラインの走査レベル信号Ｑ（Ｎ）をローレベルに維持するために用いられる。
【００４１】
定電圧源ＶＳＳは、プルダウンのローレベルを提供するために用いられる。
【００４２】
なお、本実施例では、プルダウンモジュール３３０とプルダウン維持モジュール３４０は、本発明を限定するものではなく、当業者の理解の範囲内であり、ここではさらなる説明は行わない。
【００４３】
以下に、３２段目の走査駆動回路を例にして、上述の走査駆動回路の動作過程を詳細に説明する。
【００４４】
以下の説明を容易にするために、まず３２段目の走査駆動回路に関連する信号について説明する。例えば、３２段目の走査駆動回路を例にすると、走査信号Ｇ（３２）は３２段目の走査ラインに対して駆動操作を行うために用いられる。これにより、プルアップ制御モジュールの第１のスイッチ管Ｔ１１ａの入力端子と制御端子及び第２のスイッチ管Ｔ１１ｂの制御端子には、Ｎ−４段目のカスケード信号ＳＴ（Ｎ−４）が入力される。このとき、第１のスイッチ管Ｔ１１ａの入力端子と制御端子及び第２のスイッチ管Ｔ１１ｂの制御端子に入力されるカスケード信号は２８段目のカスケード信号ＳＴ（２８）となる。同時に、３２段目の走査駆動回路では、第１のクロック信号ＣＫと第２のクロック信号ＸＣＫとは反転した信号である。
【００４５】
図３と図４に示すように、２８段目のカスケード信号ＳＴ（２８）がハイレベルのとき、第１のスイッチ管Ｔ１１ａと第２のスイッチ管Ｔ１１ｂがオンになる。このとき、第２のスイッチ管Ｔ１１ｂはハイレベルを出力し、第２のスイッチ管Ｔ１１ｂが出力するのは走査レベル信号Ｑ（３２）であるため、これは２８段目のカスケード信号ＳＴ（２８）のハイレベルが走査レベル信号Ｑ（３２）に伝達されることに相当し、走査レベル信号Ｑ（３２）はハイレベルになる。同時に、第６のスイッチ管Ｔ２１がオンになり、第１のクロック信号ＣＫがローレベルになるため、走査信号Ｇ（３２）はローレベルになる。
【００４６】
続いて、２８段目のカスケード信号ＳＴ（２８）がローレベルになり、第１のスイッチ管Ｔ１１ａと第２のスイッチ管Ｔ１１ｂがオフになる。このとき、第１のクロック信号ＣＫがハイレベル、走査信号Ｇ（３２）はハイレベル、走査レベル信号Ｑ（３２）はブートストラップ容量Ｃｂのカップリング効果を受けて、さらにハイレベルに上昇する。
【００４７】
続いて、第２のクロック信号ＸＣＫがハイレベルになり、このとき、第１のクロック信号ＣＫと第２のクロック信号ＣＫは反転した信号であるため、第１のクロック信号ＣＫはローレベルとなり、第３のスイッチ管Ｔ１１ｃと第４のスイッチ管Ｔ１１ｄにより、ハイレベルの走査レベル信号Ｑ（３２）はプルダウンされる。このとき、第６のスイッチ管Ｔ２１は完全にはオフにならないため、第１のクロック信号ＣＫのローレベルは走査信号Ｇ（３２）に伝達される、すなわち、走査信号Ｇ（３２）は素早くローレベルにプルダウンされる。これにより、走査信号Ｇ（３２）は、第１のクロック信号ＣＫがハイレベルのときにプルアップされた後に素早くローレベルにプルダウンされ、走査信号Ｇ（３２）の波形にスパイクが出現することを防止し、正常な出力を得ることができる。注目すべきことは、図から分かるとおり、第４のスイッチ管Ｔ１１ｄは第１のスイッチ管Ｔ１１ａと直列に接続され、第３のスイッチ管Ｔ１１ｃは第１のスイッチ管Ｔ１１ａと直列に接続され、第２の制御ユニット３１２の等価抵抗は比較的大きく、第３スイッチ管Ｔ１１ｃと第４のスイッチ管Ｔ１１ｄの大きさは小さく、抵抗は比較的大きい。また、プルアップ制御モジュール３１０の等価抵抗は大きく、プルアップ制御モジュール３１０が出力するのは走査レベル信号Ｑ（３２）であるため、走査レベル信号Ｑ（３２）はゆっくりと降下する。言い換えれば、第１の予め設定した時間内では、あるレベル値まで下げられ、第２の予め設定した時間内では、ローレベルまで降下するものである。これにより、ハイレベルの走査レベル信号Ｑ（３２）はローレベルにプルダウンされ、第６のスイッチ管Ｔ２１が完全にオフになることはなく、第１のクロック信号ＣＫがローレベルのときにスキャン信号Ｇ（３２）は素早くローレベルにプルダウンされる。
【００４８】
図５に示すように、図５は本発明の駆動回路の一実施例の概略図であり、前記駆動回路は液晶表示に用いられる。前記駆動回路は表示領域の走査ラインを駆動するためにアレイ基板上に集積され、複数のカスケード接続された駆動ユニットを含む。Ｎ段目の駆動ユニットはＮ段目の走査ラインを駆動するものであり、Ｎ段目の駆動ユニットは上述の実施例における走査駆動回路であるが、この分野の当業者の理解の範囲内であり、説明を繰り返さない。
【００４９】
なお、前記駆動回路において、Ｎ段目の駆動ユニットではＮ−４段目のカスケード信号ＳＴ（Ｎ−４）が用いられ、最初の４段、すなわちＮ−１段目、Ｎ−２段目、Ｎ−３段目、Ｎ−４段目の駆動ユニットは、それぞれＮ−１段目、Ｎ−２段目、Ｎ−３段目、Ｎ−４段目の走査ラインに対して駆動動作を行う。プルアップ制御モジュールは、開始トリガ信号ＳＴＶを用い、前記開始トリガ信号ＳＴＶは高周波交流信号であり、フレーム毎に１つのパルスを有する。対応する第１のスイッチＴ１１ａの入力端子と制御端子及び第２のスイッチＴ１１ｂの制御端子にそれぞれ開始トリガ信号ＳＴＶが入力される。
【００５０】
図６に示すように、図６は本発明の表示装置の一実施例の概略図であり、筐体６００と筐体６００の内部に設けられた上述の実施例の駆動回路（不図示）を含む。前記駆動回路はアレイ基板上に集積されるが、その技術的特徴の詳細については、上述の実施例における詳細な説明を参照されたい。また、表示装置のその他の構造の技術的特徴は、この分野の当業者の理解の範囲内であり、ここでは説明を繰り返さない。
【００５１】
以上は本発明の実施形態に過ぎず、本発明の技術的範囲を限定するものではない。本明細書および図面の内容と等価な構成または等価な工程による変換、または、直接的または間接的な他の関連する技術分野への転用も、本発明の保護の範囲に含まれる。
【図１】
0006934057.tif 000002
【図２】
0006934057.tif 000003
【図３】
0006934057.tif 000004
【図４】
0006934057.tif 000005
【図５】
0006934057.tif 000006
【図６】
0006934057.tif 000007