(57)【特許請求の範囲】
【請求項１】
ＰＣＢ基板と、前記ＰＣＢ基板を実装するための空間を形成するハウジングを含む広帯域フィルタにおいて、
前記ＰＣＢ基板は、
第１入出力ポート、
第２入出力ポート、
アンテナ入出力ポート、
第１伝送零点を有する共振器を形成する四角パッチ状の第１スタブと、第２伝送零点を有する共振器を形成する四角パッチ状の第２スタブと、第３伝送零点を有する共振器を形成する四角パッチ状の第３スタブと、前記第１入出力ポートと前記第１スタブとを連結しインダクタを形成する第１ストリップラインと、前記第１スタブと前記第２スタブとを連結しインダクタを形成する第２ストリップラインと、前記第２スタブと前記第３スタブを連結しインダクタを形成する第３ストリップラインと、前記第３スタブと前記アンテナ入出力ポートとを連結しインダクタを形成する第４ストリップラインとから構成され、前記第１入出力ポートと前記アンテナ入出力ポートの間で低域通過フィルタ（ＬＰＦ）の機能をする第１フィルタ部、および、
第４伝送零点を有する共振器を実現する四角パッチ状の第４スタブと、第５伝送零点を有する共振器を実現する四角パッチ状の第５スタブと、前記第２入出力ポートと前記第４スタブとを容量結合する第１オープンカップリング部と、前記第４スタブと前記第５スタブとを容量結合する第２オープンカップリング部と、前記第５スタブと前記アンテナ入出力ポートとを容量連結する第３オープンカップリング部から構成され、前記第２入出力ポートと前記アンテナ入出力ポートの間で高域通過フィルタ（ＨＰＦ）の機能をする第２フィルタ部を含む、ＰＣＢ構造の広帯域フィルタ。
【請求項２】
前記ハウジングは、
前記第１フィルタ部が実装される空間と前記第２フィルタ部が実装される空間との間に形成され、前記第１フィルタ部と前記第２フィルタ部とを隔離するための隔離部と、
前記ハウジングの内部空間を分離し、前記ハウジングによる信号の共振を抑制するための異常共振抑制棒を含む、 請求項１に記載のＰＣＢ構造の広帯域フィルタ。
【請求項３】
前記広帯域フィルタは基地局アンテナに実装されることを特徴とする、請求項１又は２に記載のＰＣＢ構造の広帯域フィルタ。                                                                             
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は移動通信用広帯域フィルタに関し、さらに詳細には４Ｇと５Ｇの周波数帯をすべてカバーすることができ、信号の位相バランスを最小化するためのＰＣＢ構造の広帯域フィルタに関する。
【背景技術】
【０００２】
一般的に、フィルタはＬ（ｉｎｄｕｃｔａｎｃｅ）とＣ（ｃａｐａｃｉｔａｎｃｅ）の組み合わせにより現れる周波数選択素子であって、帯域通過特性によりＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、ＨＰＦ（Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、ＢＰＦ（Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、ＢＳＦ（Ｂａｎｄ  Ｓｔｏｐ  Ｆｉｌｔｅｒ）に区分される。
【０００３】
フィルタの特性は、挿入損失（Ｉｎｓｅｒｔｉｏｎ  ｌｏｓｓ）とスカート（Ｓｋｉｒｔ）、群遅延（Ｇｒｏｕｐ  ｄｅｌａｙ）特性などで評価され得る。挿入損失とは、信号がフィルタを通過するときに発生する損失電力を意味し、スカートは通過帯域と阻止帯域を区分する傾きの角度（ｓｈａｒｐｎｅｓｓ）であって、フィルタの構造で次数（Ｏｒｄｅｒ）と関係している。通常、次数が増加するとスカート特性はよくなるものの、挿入損失と群遅延（Ｇｒｏｕｐ  ｄｅｌａｙ）が増加することになる。ここで、群遅延（Ｇｒｏｕｐ  Ｄｅｌａｙ；ＧＤ）とは、「ＧＤ＝δθ／δω」、すなわち、角周波数（ω）による位相（θ）の変化量を意味し、周波数別に信号が遅れる相対的な時間を表す。
【０００４】
また、フィルタは通過特性とスカート特性（これをフィルタ応答という）により、通過帯域が扁平なバターワース（Ｂｕｔｔｅｒｗｏｒｔｈ）とリップル（ｒｉｐｐｌｅ）が一定なチェビシェフ（Ｃｈｅｂｙｓｈｅｖ）、群遅延（Ｇｒｏｕｐ  ｄｅｌａｙ）特性が良好なｂｅｓｓｅｌ／Ｇａｕｈｓｓｉａｎ、スカート特性が良好なＥｌｌｉｐｔｉｃ  ｔｙｐｅなどに区分することができる。
【０００５】
そして、フィルタは具現する形態により、Ｌｕｍｐｅｄ  Ｅｌｅｍｅｎｔ、Ｍｉｃｒｏｓｔｒｉｐ／Ｓｔｒｉｐｌｉｎｅ、Ｃｅｒａｍｉｃ／ｄｉｅｌｅｃｔｒｉｃ、Ｗａｖｅｇｕｉｄｅ、Ｓａｗ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）方式に区分することができる。
【０００６】
一方、５Ｇ移動通信では、チャネルの容量を最大化させ、信号の信頼性を確保するために、多数のアンテナを使うＭａｓｓｉｖｅ  ＭＩＭＯ（Ｍｕｌｔｉ  Ｉｎｐｕｔ  Ｍｕｌｔｉ  Ｏｕｔｐｕｔ）システムを採択している。一つのアンテナに多数のフィルタが内蔵されるＭａｓｓｉｖｅ  ＭＩＭＯシステムにおいてフィルタの位相遅延は非常に重要な指標である。Ｍａｓｓｉｖｅ  ＭＩＭＯシステムで内蔵されたフィルタの位相遅延が互いに異なる場合、信号の歪み（ｄｉｓｔｏｒｔｉｏｎ）を誘発するため位相遅延を最小化する必要がある。すなわち、アンテナと直接連結されて使われるフィルタの場合、フィルタの位相特性は重要な指標となる。これは、フィルタの位相特性によってアンテナで生成されるビームの形状と方向が変わり得るためであるが、複数のフィルタが同時にアンテナと連結されて使われる場合、フィルタ間の位相誤差を最小化することが重要である。
【０００７】
図１５は、従来の広帯域フィルタのキャビティ構造を説明するための概略図である。
【０００８】
従来に移動通信基地局で使われるキャビティ（Ｃａｖｉｔｙ）構造のフィルタ（ｆｉｌｔｅｒ；５０）は、図１５に図示された通り、ハウジング（Ｈｏｕｓｉｎｇ；５１）、共振器（Ｒｅｓｏｎａｔｏｒ；５２）、チューニングスクリュー（Ｔｕｎｉｎｇ  ｓｃｒｅｗ；５３）および入出力段５０ａのワイヤーループ（Ｗｉｒｅ  Ｌｏｏｐ；５４）、入出力段５０ｂのディスクループ（Ｄｉｓｃ  Ｌｏｏｐ；５５）等の部品で構成される。
【０００９】
図１５を参照すると、キャビティフィルタ５０の場合、各キャビティの共振周波数を調整するチューニングスクリュー５３とキャビティ間の結合量を調節するチューニングスクリュー５３′が、フィルタの特性をチューニングする過程ですべてのフィルタに同様に適用され難いため、フィルタ間の位相誤差が発生する。
【００１０】
また、フィルタの入力段や出力段５０ａまたは５０ｂで使われる短絡型Ｗｉｒｅ  Ｌｏｏｐ５４または開放型Ｄｉｓｃ  Ｌｏｏｐ５５の場合も、手作業のため組立の結果が一律的にはならず、位相誤差の要因となり得る。
【００１１】
したがって、キャビティフィルタの場合、製造公差による電気的特性を調整し、必要となる周波数の共振および通過帯域を形成するために、チューニングスクリュー５３、５３′でチューニングを進める必要がある。
【００１２】
ところが、チューニングスクリューを調整するチューニング作業は熟練した作業者によって行われるとしても、同じ位相遅延特性を有させるためには多くの時間と努力が要求され、このようなチューニング工程により各フィルタ（Ｆｉｌｔｅｒ）の位相遅延特性の偏差が発生することになる。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、従来のキャビティ（Ｃａｖｉｔｙ）構造のフィルタ（Ｆｉｌｔｅｒ）が有している位相遅延の偏差を解消して一律的な位相遅延特性を確保できる、ＰＣＢ構造の広帯域フィルタを提供することである。
【００１４】
本発明の他の目的は、信号の位相バランスを最小化するためのＰＣＢ構造の広帯域フィルタを提供することである。
【課題を解決するための手段】
【００１５】
本発明の実施例はＰＣＢ構造の広帯域フィルタを開示する。
【００１６】
開示された広帯域フィルタは、ＰＣＢ基板と、前記ＰＣＢ基板を実装するためのハウジングを含む。前記ＰＣＢ基板は４Ｇ入出力ポートと、５Ｇ入出力ポート、アンテナ入出力ポート、前記４Ｇ入出力ポートと前記アンテナ入出力ポートの間で低域通過フィルタ（ＬＰＦ）の機能をする４Ｇフィルタ部、前記５Ｇ入出力ポートと前記アンテナ入出力ポートの間で高域通過フィルタ（ＨＰＦ）の機能をする５Ｇフィルタ部を含む。
【００１７】
前記ハウジングは、前記４Ｇフィルタ部と前記５Ｇフィルタ部間に配置されて、線路間結合される電気的な信号を遮断するための隔離部と、前記ハウジングによって信号が共振されて発生する不要な信号を除去する異常共振抑制棒を含むことができる。
【００１８】
前記４Ｇフィルタ部は、第１伝送零点を有する共振器を具現する第１スタブと、第２伝送零点を有する共振器を具現する第２スタブと、第３伝送零点を有する共振器を具現する第３スタブと、前記４Ｇ入出力ポートと前記第１スタブの間を連結する第１ストリップラインと、前記第１スタブと前記第２スタブを連結する第２ストリップラインと、前記第２スタブと前記第３スタブ間を連結する第３ストリップラインと、前記第３スタブと前記アンテナ入出力ポートを連結する第４ストリップラインを含む。
【００１９】
前記５Ｇフィルタ部は第４伝送零点を有する共振器を具現する第４スタブと、第５伝送零点を有する共振器を具現する第５スタブと、前記５Ｇ入出力ポートと前記第４スタブを連結する第１オープンカップリング部と、前記第４スタブと前記第５スタブの間を連結する第２オープンカップリング部と、前記第５スタブと前記アンテナ入出力ポートの間を連結する第３オープンカップリング部を含む。
【００２０】
前記広帯域フィルタは基地局アンテナに実装され得る。
【発明の効果】
【００２１】
本発明の実施例によると、ＬＣ共振器の形成とフィルタ（Ｆｉｌｔｅｒ）の帯域を形成するカップリング線路の形状を、ＰＣＢ基板に固定形成して位相遅延特性に影響を与えるチューニング工程を除去することによって、生産性を向上させることができると共に原価を節減することができる。
【００２２】
また、本発明の実施例に係るＰＣＢ構造のフィルタは、無チューニング方式で一律的な位相遅延特性を具現することができ、したがって次世代（５Ｇ）移動通信のＭａｓｓｉｖｅ  ＭＩＭＯシステムに適用する場合に位相遅延特性を大きく改善させることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施例に係る信号の位相バランスを最小化するためのＰＣＢ構造の広帯域フィルタを図示した図面。
【図２】図１に図示されたＰＣＢ基板の上面のパターン図。
【図３】図１に図示されたＰＣＢ基板の下面のパターン図。
【図４】図１に図示されたスタブの具現例。
【図５】図１に図示されたオープンカップリング部の具現例。
【図６】図１に図示された広帯域フィルタのＳパラメータ特性グラフ。
【図７】図１に図示された４Ｇフィルタ部のＳパラメータ特性グラフ。
【図８】図１に図示された４Ｇフィルタ部の位相特性グラフ。
【図９】図１に図示された５Ｇフィルタ部のＳパラメータ特性グラフ。
【図１０】図１に図示された５Ｇフィルタ部の位相特性グラフ。
【図１１】本発明の実施例に係る４Ｇフィルタ部の等価回路図。
【図１２】本発明の実施例に係る４Ｇフィルタ部の特性グラフ。
【図１３】本発明の実施例に係る５Ｇフィルタ部の等価回路図。
【図１４】本発明の実施例に係る５Ｇフィルタ部の特性グラフ。
【図１５】従来広帯域フィルタのキャビティ構造を説明するための概略図。
【発明を実施するための形態】
【００２４】
本発明と本発明の実施によって達成される技術的課題は、下記に説明する本発明の好ましい実施例によってより明確になるであろう。下記の実施例は単に本発明を説明するために例示されたものに過ぎず、本発明の範囲を制限するためのものではない。
【００２５】
図１は、本発明の実施例に係る信号の位相バランスを最小化するためのＰＣＢ構造の広帯域フィルタ（以下、簡単に「広帯域フィルタ」という。）を図示した図面である。
【００２６】
まず、ＰＣＢ構造の広帯域フィルタ１００は、数ＧＨｚの高周波帯域で伝送線路（Ｔｒａｎｓｍｉｓｓｉｏｎ  ｌｉｎｅ）を利用してフィルタを具現したものである。代表的にＰＣＢ基板１０の両面にＭｉｃｒｏｓｔｒｉｐやＳｔｒｉｐｌｉｎｅを利用して線路間のカップリング、線路上の共振、多重インピーダンス連結の原理を利用してフィルタを具現する。
【００２７】
このような広帯域フィルタは移動通信技術でマルチバンドを具現するために使われ得るが、本発明の実施例では下記の表１のように、４Ｇ移動通信網帯域と５Ｇ移動通信網帯域でマルチバンドを具現したものを例に挙げて説明する。
【００２８】
【表１】
0006866454.tif 000002
【００２９】
本発明の実施例に係るＰＣＢ構造の広帯域フィルタ１００は図１に図示された通り、ＰＣＢ基板１０と、ＰＣＢ基板１０を実装するためのハウジング２０で構成される。
【００３０】
図１を参照すると、ＰＣＢ基板１０は、４Ｇ入出力ポート１１０、５Ｇ入出力ポート１２０、アンテナ入出力ポート１３０、４Ｇ入出力ポート１１０とアンテナ入出力ポート１３０の間で低域通過フィルタ（ＬＰＦ）の機能をする４Ｇフィルタ部１４０と、５Ｇ入出力ポート１２０とアンテナ入出力ポート１３０の間で高域通過フィルタ（ＨＰＦ）の機能をする５Ｇフィルタ部１５０で構成される。
【００３１】
また、４Ｇフィルタ部１４０は第１〜第３共振器の役割をする３個のスタブＳＴ１〜ＳＴ３と、各スタブＳＴ１〜ＳＴ３の間と入出力ポート１１０、１３０を連結するための４個のインダクタ成分ストリップライン１４１〜１４４で構成される。
【００３２】
各スタブＳＴ１〜ＳＴ３は望む周波数帯域に阻止帯域を形成させるために、伝送零点（Ｔｒａｎｓｍｉｓｓｉｏｎ  ｚｅｒｏ；ＴＺ１〜ＴＺ３）を有する３個の四角パッチ形態のオープンスタブ構造で具現されている。伝送零点は伝送量が０になる複素周波数平面上の点であって、この時、減衰量が無限大となるため減衰極ともいう。
【００３３】
信号の反射を減らすためのインピーダンスマッチングと信号のカップリング量の調節は、スタブとスタブを連結する線路（ストリップライン）の長さと幅を調整して得ることができる。
【００３４】
第１ストリップライン１４１は４Ｇ入出力ポート１１０と第１スタブＳＴ１の間を連結し、第２ストリップライン１４２は第１スタブＳＴ１と第２スタブＳＴ２の間を連結する。第３ストリップライン１４３は屈曲したパターンの形態で第２スタブＳＴ２と第３スタブＳＴ３の間を連結し、第４ストリップライン１４４は第３スタブＳＴ３とアンテナ入出力ポート１３０を連結する。
【００３５】
各ストリップライン１４１〜１４４の線路長は直列Ｌを決定する要素であって長さはλ／８より小さくなければならず、線路の幅はインピーダンスを決定する要素である。したがって、線路間のマッチングがなされるように線路の幅と長さを調整することができる。
【００３６】
５Ｇフィルタ部１５０は、共振器の役割をする２個のスタブＳＴ４、ＳＴ５と、入出力ポート１２０、１３０と共振器の間を連結する容量性成分の３個のオープンカップリング部１５１〜１５３で構成される。
【００３７】
各スタブＳＴ４、ＳＴ５は望む周波数帯域に阻止帯域を形成させるために、伝送零点（Ｔｒａｎｓｍｉｓｓｉｏｎ  ｚｅｒｏ；ＴＺ４、ＴＺ５）を有する２個の四角パッチ形態のオープンスタブ構造で具現されている。
【００３８】
オープンカップリング部１５１〜１５３はＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｅ−Ｍａｔａｌ）構造であって、一種のキャパシタを形成して低周波信号は抑制し、高周波信号は通過させる役割をする。このために、線路の間隔と幅を調整して高周波領域でインピーダンスマッチングがなされるようにする。
【００３９】
第１オープンカップリング部１５１は５Ｇ入出力ポート１２０と第４スタブＳＴ４の間を連結し、第２オープンカップリング部１５２は第４スタブＳＴ４と第５スタブＳＴ５の間を連結し、第３オープンカップリング部１５３は第５スタブＳＴ５とアンテナ入出力ポート１３０の間を連結する。
【００４０】
ハウジング２０は、互いに隣り合う４Ｇフィルタ部１４０と５Ｇフィルタ部１５０の間に配置されて、線路間結合される電気的な信号を遮断するための隔離部２１０と、ハウジングの内部の大きさによって信号が共振されて発生する不要な信号を除去する異常共振抑制棒２２０−１〜２２０−３で構成される。
【００４１】
隔離部２１０は、４Ｇフィルタ部１４０と５Ｇフィルタ部１５０で線路間結合される電気的な信号を遮断する役割をして入出力ポート間の隔離特性を改善し、異常共振抑制棒２２０−１〜２２０−３はハウジングの内部空間を分離してハウジング２０により信号が共振されることを抑制する役割をする。
【００４２】
図２は図１に図示されたＰＣＢ基板の上面のパターン図であり、図３は図１に図示されたＰＣＢ基板の下面のパターン図であり、図４は図１に図示されたスタブの回路特性図であり、図５は図１に図示された線路間の高周波伝送のためのオープンカップリング部の具現例である。
【００４３】
本発明の実施例に係るＰＣＢ基板１０は図２および図３に図示された通り、トップ面１０ａとボトム面１０ｂの導電パターン（ストリップライン）が所定の形状で互いに対称となるように配置されており、両面の導電パターンは多数のビアホール１２を通じて連結され得るようになっている。
【００４４】
各入出力ポート１１０、１２０、１３０はそれぞれ５０Ωのインピーダンス線路で構成されており、インピーダンスマッチングのために線路の幅や長さを調整することができる。
【００４５】
また、４Ｇフィルタ部１４０と５Ｇフィルタ部１５０のトップ面１０ａとボトム面１０ｂには、それぞれ５個のスタブＳＴ１〜ＳＴ５が配置されている。本発明の実施例で各スタブＳＴ１〜ＳＴ５は図４に図示された通り、インダクタ（Ｌ）の役割をする短絡回路スタブＳＴ−Ｌと、キャパシタ（Ｃ）の機能をする開放スタブＳＴ−Ｃで構成されて直列ＬＣ回路を具現する。ここで、直列ＬＣ回路のＬ値とＣ値は、四角パッチ型スタブの長さと広さを変更して調整することができ、これにより、伝送零点が決定される。
【００４６】
また、５Ｇフィルタ部１５０のオープンカップリング部１５１〜１５３は図５に図示された通り、伝送線路の切断領域で基板のトップ面パターン１０ａとボトム面パターン１０ｂが誘電体である基板本体１０ｃを挟んで互いに重なるように構成されてキャパシタを具現している。オープンカップリング部１５１〜１５３の結合量は、線路が重なる領域が大きいほど大きくなり、小さいほど小さくなり、間隔が小さいほど大きくなり、大きいほど小さくなる。
【００４７】
図６は、図１に図示された広帯域フィルタのＳパラメータ特性グラフである。本発明の実施例において、Ｓパラメータグラフのポート番号１はアンテナ入出力ポート１３０を表し、ポート番号２は４Ｇ入出力ポート１１０を表し、ポート番号３は５Ｇ入出力ポート１２０を表す。
【００４８】
本発明の実施例に係る広帯域フィルタ１００は図６に図示されたグラフのように、アンテナ入出力ポート１３０であるポート１（Ｐｏｒｔ  １）に信号を印加した時、ポート１に戻ってくる電力の比であって反射係数であるＳ（１、１）、ポート１からポート２に伝達される電力の比であって透過係数であるＳ（２、１）、ポート１からポート３に伝達される透過係数であるＳ（３、１）の特性を示す。
【００４９】
図６を参照すると、図示されたグラフの横軸は周波数（ｆｒｅｑ、単位ＧＨｚ）を示し、縦軸は信号の大きさ（ｄＢ）の値を示す。
【００５０】
図６のＳ（２、１）グラフは、比較的低周波である７２８〜２１５０ＭＨｚ帯域を通過させる低域通過フィルタ（ＬＰＦ）の特性を示し、Ｓ（３、１）グラフは比較的高周波である３４４０〜３５２０ＭＨｚ（４Ｇ）、３６００〜４２００ＭＨｚ（５Ｇ）、４４００〜４９００ＭＨｚ（５Ｇ）帯域の高い周波数は通過させ、低い周波数は遮断させる高域通過フィルタ（ＨＰＦ）の特性を示す。Ｓ（１、１）グラフは低域周波数帯と高域周波数帯を互いに隔離させる特性を示す。
【００５１】
図７は図１に図示された４Ｇフィルタ部のＳ（２、１）、Ｓ（２、２）パラメータ特性グラフであり、図８は図１に図示された４Ｇフィルタ部のＳ（２、１）位相特性グラフである。
【００５２】
図７を参照すると、Ｓ（２、１）グラフによると４Ｇ入出力ポートからアンテナ入出力ポートへの信号の伝送は略２．４ＧＨｚ以下の低周波を通過させる低域通過フィルタの特性を示し、Ｓ（２、２）グラフによると４Ｇ入出力ポートでの反射波は高域周波数を遮断する特性を示すことが分かる。
【００５３】
また、図８を参照すると、Ｓ（２、１）の位相グラフはポート１に印加された信号がポート２に到達した時に見られる信号の位相角を周波数に応じて示したものであり、ＰＣＢタイプの場合、線路が一定であるため、すなわち、信号が進行した距離が一定であるため同じ位相結果を有するようになる。
【００５４】
通常的に位相特性グラフは周波数が高くなるほど波長が短くなるため、一字状の構造の線路を同じ距離だけ進行した時、位相グラフは周波数が上がるにつれて小さくなる線形的なグラフを示し、１８０°〜−１８０°範囲でグラフのすべてを表現するために−１８０°〜１８０°に反転させて表示するため、線路で信号の歪曲が発生しないとのこぎり波状のグラフ特性を示す。
【００５５】
図示されたグラフによると、Ｓ（２、１）位相特性はｍ１（７２８ＭＨｚ）で１６９．５５０であり、ｍ２（２．１５ＧＨｚ）で１２４．７６９であることが分かり、ｍ１とｍ２間の帯域の位相グラフが線形的に表されたのは該当帯域の信号が信号の歪曲なしに一定に進行したものであることを示す。
【００５６】
図９は図１に図示された５Ｇフィルタ部のＳ（３、１）、Ｓ（３、３）パラメータ特性グラフであり、図１０は図１に図示された５Ｇフィルタ部のＳ（３、１）位相特性グラフである。
【００５７】
図９を参照すると、Ｓ（３、１）グラフによると５Ｇ入出力ポートからアンテナ入出力ポートへの信号の伝送は略３．２ＧＨｚ以上の高周波を通過させる高域通過フィルタの特性を示し、Ｓ（３、３）グラフによると５Ｇ入出力ポートでの反射波は低域周波数を遮断する特性を示すことが分かる。
【００５８】
また、図１０を参照すると、Ｓ（３、１）位相特性はポート１に印加された信号がポート３に到達した時に見られる信号の位相角を周波数に応じて示したものであって、ＰＣＢタイプの場合、線路が一定であるため、すなわち、信号が進行した距離が一定であるため同じ位相結果を有するようになる。
【００５９】
図示されたグラフによると、ｍ１（３．４４ＧＨｚ）で１１９．５４５であり、ｍ２（４．９ＧＨｚ）で１６５．０５７であることが分かり、７２８〜２１５０ＭＨｚで線形的な位相特性を示すことが分かる。
【００６０】
図１１は本発明の実施例に係る４Ｇフィルタ部の等価回路図であり、図１２は本発明の実施例に係る４Ｇフィルタ部のＳパラメータ特性グラフである。
【００６１】
一般的にフィルタは挿入損失法によって設計される。挿入損失法では、通過帯域および阻止帯域の振幅と位相特性の全般にわたって高度な調整段階が許容されるが、望むスペックに合わせてＢｕｔｔｅｒｗｏｒｔｈ、Ｃｈｅｂｙｓｈｅｖ、Ｅｑｕａｌ  ｒｉｐｐｌｅ、Ｅｌｌｉｐｔｉｃなどのフィルタ応答を選択して設計する。フィルタの構造は低域通過構造を基本形としておき、設計を開始する際にフィルタの種類（ＬＰＦ、ＨＰＦ、ＢＰＦ、ＢＲＦ）によって構造を変換してフィルタを具現する。内部に構成されるそれぞれの素子値はフィルタ応答により決定され、本発明の実施例に係るＰＣＢ構造の広帯域フィルタはＥｌｌｉｐｔｉｃフィルタ応答を使う。
【００６２】
Ｅｌｌｉｐｔｉｃフィルタ応答は下記の数学式１のように求められ、リップルファクター（Ｒｉｐｐｌｅ  ｆａｃｔｏｒ）は通過帯域のリップルを決定し、リップルファクターと選択度（Ｓｅｌｅｃｔｉｖｅ  ｆａｃｔｏｒ）の組み合わせは阻止帯域のリップルを決定する。
【００６３】
【数１】
0006866454.tif 000003
【００６４】
数学式１において、ＲｎはＮ次Ｅｌｌｉｐｔｉｃ  ｒａｔｉｏｎａｌ  ｆｕｎｃｔｉｏｎを示し、ω０はＣｕｔｏｆｆ  Ｆｒｅｑｕｅｎｃｙ、εはＲｉｐｐｌｅ  ｆａｃｔｏｒ、ξはＳｅｌｅｃｔｉｖｅ  ｆａｃｔｏｒを示す。
【００６５】
ＬＰ領域は比較的に少ない次数を使用して望む帯域で減衰値を得るために帯域阻止フィルタで具現する。帯域阻止応答は基本形から下記の数学式２のように周波数を置換して得ることができる。
【００６６】
【数２】
0006866454.tif 000004
【００６７】
低域通過基本形回路で並列キャパシタは、帯域阻止のために下記の数学式３の素子値を有する直列ＬＣ回路に変換される。
【００６８】
【数３】
0006866454.tif 000005
【００６９】
本発明の実施例ではリチャード（Ｒｉｃｈａｒｄ）変換を利用して、インダクタ（Ｌ′ｋ）を短絡回路スタブに、キャパシタ（Ｃ′ｋ）を開放回路スタブに変換して図１１に図示されたような等価回路を具現する。
【００７０】
図１１を参照すると、４Ｇフィルタ部１４０は第１〜第４ストリップライン１４１〜１４４が直列に連結される４個のインダクタＬｋ′で表示され、第１〜第３スタブＳＴ１〜ＳＴ３は３個の直列ＬＣ共振器で表示される。直列ＬＣ共振器のＬは１／ω０△Ｃｋ値を有し、Ｃは△Ｃｋ／ω０値を有する。そして３個のＬＣ共振器は図１２で３個の伝送零点ＴＺ１〜ＴＺ３で示される。
【００７１】
図１３は本発明の実施例に係る５Ｇフィルタ部の等価回路図であり、図１４は本発明の実施例に係る５Ｇフィルタ部の特性グラフである。
【００７２】
図１３を参照すると、５Ｇフィルタ部１５０は第１〜第３オープンカップリング部１５１〜１５３が直列に連結される３個のキャパシタＣｋ′で表示され、第４および第５スタブＳＴ４、ＳＴ５は２個の直列ＬＣ共振器で表示される。直列ＬＣ共振器のＬは１／ω０△Ｃｋ値を有し、Ｃは△Ｃｋ／ω０値を有する。そして２個のＬＣ共振器は図１４で２個の伝送零点ＴＺ４、ＴＺ５で示される。
【００７３】
本発明の実施例の通り、フィルタを複合的に利用した広帯域フィルタはデュプレクサー（Ｄｕｐｌeｘｅｒ）とダイプレクサー（Ｄｉｐｌeｘｅｒ）等に使われ得る。デュプレクサー（Ｄｕｐｌｅｘｅｒ）は一つのアンテナを送受信段で共有するようにするものであって、送信段の周波数のみを通過させるＢＰＦと受信段の周波数のみを通過させるＢＰＦで具現した後、その中間をアンテナと適切にマッチングさせるものである。ダイプレクサー（Ｄｉｐｌｅｘｅｒ）はデュプレクサー（Ｄｕｐｌｅｘｅｒ）とは異なり、ＢＰＦの代わりにＬＰＦとＨＰＦを使用したものであって、移動通信でＭａｓｓｉｖｅ  ＭＩＭＯの具現などに使われ得る。
【００７４】
以上、本発明は図面に図示された一実施例を参照して説明されたが、本技術分野の通常の知識を有する者であればこれから多様な変形および均等な他の実施例が可能であることが理解できるであろう。
【符号の説明】
【００７５】
１０：ＰＣＢ基板
２０：ハウジング
１００：広帯域フィルタ
１１０：４Ｇ入出力ポート
１２０：５Ｇ入出力ポート
１３０：アンテナ入出力ポート
１４０：４Ｇフィルタ部
１４１〜１４４：ストリップライン
１５０：５Ｇフィルタ部
１５１〜１５３：オープンカップリング部
ＳＴ１〜ＳＴ５：スタブ
ＴＺ１〜ＴＺ５：伝送零点
【図１】
0006866454.tif 000006
【図２】
0006866454.tif 000007
【図３】
0006866454.tif 000008
【図４】
0006866454.tif 000009
【図５】
0006866454.tif 000010
【図６】
0006866454.tif 000011
【図７】
0006866454.tif 000012
【図８】
0006866454.tif 000013
【図９】
0006866454.tif 000014
【図１０】
0006866454.tif 000015
【図１１】
0006866454.tif 000016
【図１２】
0006866454.tif 000017
【図１３】
0006866454.tif 000018
【図１４】
0006866454.tif 000019
【図１５】
0006866454.tif 000020