(57)【特許請求の範囲】
【請求項１】
発光素子と、発光素子を駆動して発光させるために用いられる駆動ユニットとを含む画素回路において、
短絡制御ユニット及び発光制御ユニットとをさらに含み、
短絡制御ユニットは、発光素子と発光制御ユニットとの間に接続されて、発光素子の入力端子信号を取得するために用いられ、且つ発光素子の入力端子信号に従って短絡制御信号を出力し、
発光制御ユニットは短絡制御ユニットに接続され、且つ駆動ユニットと発光素子との間に直列に配置され、短絡制御信号に従って、駆動ユニットと発光素子の接続ブランチのオン／オフを制御するために用いられ、
前記短絡制御ユニットは、直列に接続された短絡保護部とプリチャージ部とを含み、
発光素子の動作段階において、前記発光素子の入力端子信号が閾値より低い場合、前記短絡保護部は、前記発光制御ユニットをオフに制御し、
発光素子の非動作段階において、前記プリチャージ部は、前記発光制御ユニットをオンに制御する、
ことを特徴とする画素回路。
【請求項２】
前記発光素子の入力端子は発光制御ユニットの出力端子と、短絡制御ユニットの入力端子に接続され、前記発光素子の出力端子は第２の電源端子に接続され、
前記駆動ユニットの入力端子は第１の電源端子に接続され、前記駆動ユニットの出力端子は発光制御ユニットの入力端子に接続され、
前記短絡制御ユニットの出力端子は発光制御ユニットの制御端子に接続される、
ことを特徴とする請求項１に記載の画素回路。
【請求項３】
前記短絡保護部は、第４のトランジスタと第５のトランジスタとを含み；
前記第４のトランジスタの制御電極は第１の制御線に接続され、前記第４のトランジスタの第１の電極は第５のトランジスタの第２の電極とプリチャージ部に接続され、前記第４のトランジスタの第２の電極は第２の制御線に接続され、前記第５のトランジスタの制御電極は発光制御ユニットと発光素子に接続され、前記第５のトランジスタの第１の電極は第３の制御線に接続される、
ことを特徴とする請求項１に記載の画素回路。
【請求項４】
前記プリチャージ部は、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、第２のキャパシタとを含み、
前記第２のキャパシタの第１の端子は発光制御ユニットと、第６のトランジスタの第１の電極に接続され、前記第２のキャパシタの第２の端子は第８のトランジスタの第２の電極と、第７のトランジスタの第１の電極に接続され、
前記第８のトランジスタの制御電極は第８の制御線に接続され、前記第８のトランジスタの第１の電極は短絡保護部に接続され、
前記第７のトランジスタの制御電極は第５の制御線に接続され、第７のトランジスタの第２の電極は第７の制御線に接続され、
前記第６のトランジスタの制御電極は第４の制御線に接続され、第６のトランジスタの第２の電極は第６の制御線に接続される、
ことを特徴とする請求項１に記載の画素回路。
【請求項５】
前記第４のトランジスタと、第５のトランジスタとは同一のアスペクト比を有し、同一の閾値電圧を有している、
ことを特徴とする請求項３に記載の画素回路。
【請求項６】
前記発光制御ユニットは第３のトランジスタを含み、
前記第３のトランジスタの制御電極は短絡制御ユニットに接続され；
前記第３のトランジスタの第１の電極は駆動ユニットに接続され、前記第３のトランジスタの第２の電極は発光素子に接続される、
ことを特徴とする請求項１〜５のいずれか１項に記載の画素回路。
【請求項７】
前記駆動ユニットは、第１のトランジスタと、第２のトランジスタと、第１のキャパシタとを含み、
前記第１のトランジスタの制御電極はゲート線に接続され、前記第１のトランジスタの第１の電極はデータ線に接続され、前記第１のトランジスタの第２の電極は第１のキャパシタの第１の端子と第２のトランジスタの制御電極に接続され、
前記第２のトランジスタの第１の電極は第１の電源端子と第１のキャパシタの第２の端子に接続され、前記第２のトランジスタの第２の電極は発光制御ユニットに接続される、
ことを特徴とする請求項１〜６のいずれか１項に記載の画素回路。
【請求項８】
請求項１〜７のいずれか１項に記載の画素回路を含む表示装置。
【請求項９】
請求項１〜７のいずれか１項に記載の画素回路を用いた画素の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１６年１２月２９日に出願され、出願番号が２０１６１１２４７３９２．７であって、発明名称が“画素回路、画素の駆動方法及び表示装置”である中国特許出願に基づき優先権を主張し、当該中国特許出願の内容の全ては本願に援用される。
本発明は、表示技術分野に属し、特に、画素回路、画素の駆動方法及び表示装置に関する。
【背景技術】
【０００２】
アクティブマトリックスの有機発光ダイオードパネル （Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＡＭＯＬＥＤ）の適用はますます広がっている。ＡＭＯＬＥＤの画素表示素子は、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）であり、ＡＭＯＬＥＤの発光は、薄膜トランジスタを駆動して飽和状態で駆動電流を発生させ、当該駆動電流がＯＬＥＤを駆動して発光させることにより実現される。
【０００３】
本発明者は、従来技術に少なくとも以下の問題があることを見出した。ＯＬＥＤ画素回路において、陰陽極の間の各膜層が薄いため、陰陽極の短絡が発生しやすい。また、製造過程において、プロセスが複雑であり、膜層に異物がある場合、又は穴開け、クライミングなどプロセスへの制御がよくできなかった場合、当該部位の発光膜層が薄くなり、ＯＬＥＤ陰陽極の間の抵抗が小さくなって、短絡が発生される。ある画素の陰陽極に短絡が発生された場合、この画素は発光できず、当該部位に黒点が現れる。同時に、大きな電流がこの画素に流れ、周辺の画素の発光に影響を与える。このため、陰陽極の間の短絡は表示品質に重大な影響を与え、表示品質を確保するためには、このような不良画素を除去して、陰陽極の間の短絡により発生される大電流を抑制する必要がある。従来技術においては、このような黒点画素を探して、レーザーアブレーションによりこの画素を破壊するため、プロセスが複雑である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、従来技術においてＯＬＥＤ画素の陰陽極の間に短絡が発生して周辺の画素
に影響を与え、表示品質に影響を与えるという問題に鑑みてなされ、画素回路、画素駆
動方法及び表示装置を提供することをその目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明は以下の技術案を採用する。即ち、本発明によれば、画素回路を提供し、
発光素子と、発光素子を駆動して発光させるために用いられる駆動ユニットとを含む画素回路において、
短絡制御ユニット及び発光制御ユニットをさらに含み、
短絡制御ユニットは、発光素子と発光制御ユニットとの間に接続されて、発光素子の入力端子信号を取得するために用いられ、且つ発光素子の入力端子信号に従って短絡制御信号を出力し、
発光制御ユニットは短絡制御ユニットに接続され、且つ駆動ユニットと発光素子との間に直列に配置され、短絡制御信号に従って、駆動ユニットと発光素子の接続ブランチのオン/オフを制御するために用いられる。
【０００６】
好ましくは、前記発光素子の入力端子は発光制御ユニットの出力端子と、短絡制御ユニットの入力端子に接続され、前記発光素子の出力端子は第２の電源端子に接続され、
前記駆動ユニットの入力端子は第１の電源端子に接続され、前記駆動ユニットの出力端子は発光制御ユニットの入力端子に接続され、
前記短絡制御ユニットの出力端子は発光制御ユニットの制御端子に接続される。
【０００７】
好ましくは、前記短絡制御ユニットは、直列に接続された短絡保護部とプリチャージ部を含み、
発光素子の動作段階において、前記発光素子の入力端子信号が閾値より低い場合に、前記短絡保護部は、前記発光制御ユニットをオフに制御し、
発光素子の非動作段階において、前記プリチャージ部は、前記発光制御ユニットをオンに制御する。
【０００８】
好ましくは、 前記短絡保護部は、第４のトランジスタと第５のトランジスタとを含み、前記第４のトランジスタの制御電極は第１の制御線に接続され、前記第４のトランジスタの第１の電極は第５のトランジスタの第２の電極とプリチャージ部に接続され、前記第４のトランジスタの第２の電極は第２の制御線に接続され、前記第５のトランジスタの制御電極は発光制御ユニットと発光素子に接続され、前記第５のトランジスタの第１の電極は第３の制御線に接続される。
【０００９】
好ましくは、前記プリチャージ部は、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、第２のキャパシタとを含み、
前記第２のキャパシタの第１の端子は発光制御ユニットと、第６のトランジスタの第１の電極に接続され、前記第２のキャパシタの第２の端子は第８のトランジスタの第２の電極と、第７のトランジスタの第１の電極に接続され、
前記第８のトランジスタの制御電極は第８の制御線に接続され、前記第８のトランジスタの第１の電極は短絡保護部に接続され、
前記第７のトランジスタの制御電極は第５の制御線に接続され、第７のトランジスタの第２の電極は第７の制御線に接続され、
前記第６のトランジスタの制御電極は第４の制御線に接続され、第６のトランジスタの第２の電極は第６の制御線に接続される。
【００１０】
好ましくは、前記第４のトランジスタと、第５のトランジスタとは、同一のアスペクト比を有し、同一の閾値電圧を有している。
【００１１】
好ましくは、前記発光制御ユニットは第３のトランジスタを含み、前記第３のトランジスタの制御電極は短絡制御ユニットに接続され、前記第３のトランジスタの第１の電極は駆動ユニットに接続され、前記第３のトランジスタの第２の電極は発光素子に接続される。
好ましくは、前記駆動ユニットは第１のトランジスタと、第２のトランジスタと、第１のキャパシタとを含み、
前記第１のトランジスタの制御電極はゲート線に接続され、前記第１のトランジスタの第１の電極はデータ線に接続され、前記第１のトランジスタの第２の電極は第１のキャパシタの第１の端子と第２のトランジスタの制御電極に接続され、
前記第２のトランジスタの第１の電極は第１の電源端子と第１のキャパシタの第２の端子に接続され、前記第２のトランジスタの第２の電極は発光制御ユニットに接続される。
【００１２】
さらに、本発明は、表示装置を提供し、当該表示装置は上記画素回路を含む。
【００１３】
さらに、本発明は、上記画素回路を用いた画素の駆動方法を提供し、当該画素の駆動方法は、
発光素子の動作段階において、駆動ユニットが発光素子を駆動して発光させるステップと、
短絡制御ユニットは、発光素子の入力端子信号を取得し、且つ発光素子の入力端子信号に従って短絡制御信号を出力し、発光制御ユニットは、短絡制御信号に従って、駆動ユニットと発光素子の接続ブランチのオン/オフを制御するステップと、を含む。
好ましくは、短絡制御ユニットは直列に接続された短絡保護部とプリチャージ部を含み、前記画素の駆動方法は、
発光素子の非動作段階において、プリチャージ部が、発光制御ユニットをオンに制御するステップと、をさらに含む。
【発明の効果】
【００１４】
本発明の画素回路は、発光素子と、駆動ユニットと、短絡制御ユニットと、発光制御ユニットとを含み、ここで、短絡制御ユニットは、発光素子と発光制御ユニットとの間に接続されて、発光素子の入力端子信号を取得するために用いられ、且つ発光素子の入力端子信号に従って短絡制御信号を出力し；発光制御ユニットは短絡制御ユニットに接続され、且つ駆動ユニットと発光素子との間に直列に配置され、短絡制御信号に従って、駆動ユニットと発光素子の接続ブランチのオン/オフを制御するために用いられる。レーザアブレーション方法と比較して、本発明の画素回路は簡単で制御が容易であり、レーザアブレーションデバイスをさらに追加する必要がない。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例１に係る画素回路の構成の模式図である。
【図２】本発明の実施例２に係る画素回路の構成の模式図である。
【図３】本発明の実施例２に係る画素回路の構成の模式図である。
【図４】本発明の実施例２に係る画素回路のシーケンス図である。
【発明を実施するための形態】
【００１６】
当業者に、本発明の趣旨をより良く理解させるために、以下、図面に基づき本発明の実施形態を詳細に説明する。
【００１７】
実施例１
本実施例によれば、画素回路を提供し、図１に示すように、発光素子１と発光素子を駆動して発光させるために用いられる駆動ユニット２とを含む画素回路において、短絡制御ユニット３及び発光制御ユニット４をさらに含み、ここで、短絡制御ユニット３は、発光制御ユニット４と発光素子１との間に接続されて、発光素子１の入力端子信号を取得するために用いられ、且つ発光素子１の入力端子信号に従って短絡制御信号を出力し；発光制御ユニット４は短絡制御ユニット３に接続され、且つ駆動ユニット２と発光素子１との間に直列に配置されて、短絡制御信号に従って駆動ユニット２と発光素子１の接続ブランチのオン／オフを制御するために用いられる。詳しくは、発光素子１の入力端子は、発光制御ユニット４の出力端子と、短絡制御ユニット３の入力端子に接続され、発光素子１の出力端子は第２の電源端子ＶＳＳに接続され；前記駆動ユニット２の入力端子は第１の電源端子ＶＤＤに接続され、前記駆動ユニット２の出力端子は発光制御ユニット４の入力端子に接続され；前記短絡制御ユニット３の出力端子は発光制御ユニット４の制御端子に接続される。
【００１８】
本実施例の画素回路において、発光素子１はメグオームレベルの回路として画素回路において直列に接続され、短絡が発生した場合に、発光素子１の抵抗が低下し、ひいては０まで低下し、発光素子の入力端子信号即ち陽極の電位が低下されて、第２の電源端子ＶＳＳの電圧に近づき、短絡制御ユニット３はこの発光回路において直列に接続された発光制御ユニット４のスイッチをオフに制御して、短絡保護を行う。レーザアブレーション方法と比較して、本発明の画素回路は簡単で、制御が容易であり、レーザアブレーションデバイスをさらに追加する必要がない。
【００１９】
実施例２
本実施例は、画素回路を提供し、図２に示すように、発光素子１と、駆動ユニット２と、短絡制御ユニット３と、発光制御ユニット４とを含み、ここで、短絡制御ユニット３は直列に接続された短絡保護部３１とプリチャージ部３２とを含む。詳しくは、発光素子１は発光制御ユニット４と、短絡制御ユニット３と第２の電源端子ＶＳＳに接続され；前記駆動ユニット２は第１の電源端子ＶＤＤと発光制御ユニット４に接続され、発光素子１を駆動して発光させるために用いられ；前記短絡制御ユニット３は発光素子１と発光制御ユニット４に接続され；前記発光制御ユニット４は発光素子１と、駆動ユニット２と短絡制御ユニット３に接続される。ここで、発光素子１の動作段階において、前記発光素子１の陽極電位が閾値より低い場合に、前記短絡保護部３１は、前記発光制御ユニット４を制御してオフにさせ；発光素子の非動作段階において，前記プリチャージ部３２は、前記発光制御ユニット４を制御してオンにさせる。
【００２０】
本実施例において、第１の電源端子ＶＤＤは動作電圧を提供するために用いられ、第２の電源端子ＶＳＳは基準電圧を提供するために用いられる。ここで、通常に、第１の電源端子ＶＤＤのレベルが高く、これを陽極とすることができ；第２の電源端子ＶＳＳのレベルが低く、これを陰極とすることができる。
【００２１】
なお、本実施例における発光素子１は、従来技術においてＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、発光ダイオード）またはＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、有機発光ダイオード）を含む電流駆動の発光素子であってもよいし、本実施例において、ＯＬＥＤを例に挙げて説明する。
【００２２】
図３に示すように、本実施例の好適な実施形態として、駆動ユニット２は第１のトランジスタＱ１と、第２のトランジスタＱ２と、第１のキャパシタＣ１とを含み、
前記第１のトランジスタＱ１の制御電極はゲート線に接続され、前記第１のトランジスタＱ１の第１の電極はデータ線に接続され、前記第１のトランジスタＱ１の第２の電極は第１のキャパシタＣ１の第１の端子と第２のトランジスタＱ２の制御電極に接続され、
前記第２のトランジスタＱ２の第１の電極は第１の電源端子と第１のキャパシタＣ１の第２の端子に接続され、前記第２のトランジスタＱ２の第２の電極は発光制御ユニット４に接続される。
【００２３】
本実施例において、前記第１のトランジスタＱ１と、第２のトランジスタＱ２はいずれもＰ型トランジスタである。
【００２４】
ここで、第１のトランジスタＱ１はスイッチトランジスタであり，第２のトランジスタＱ２は駆動トランジスタであり、第１のトランジスタＱ１のスイッチは、Ｇａｔｅ端から印加された信号により制御される。
【００２５】
本実施例の好適な実施形態として、発光制御ユニット４は、第３のトランジスタＱ３を含み、前記第３のトランジスタＱ３の制御電極は短絡制御ユニット３に接続され、前記第３のトランジスタＱ３の第１の電極は駆動ユニット２に接続され、前記第３のトランジスタＱ３の第２の電極は発光素子１に接続される。
【００２６】
つまり、第３のトランジスタＱ３の制御電極は短絡制御ユニット３の出力によって制御され、これにより、ＯＬＥＤ発光回路のオンとオフを制御する。
【００２７】
本実施例の好適な実施形態として、プリチャージ部３２は第６のトランジスタＱ６と、第７のトランジスタＱ７と、第８のトランジスタＱ８と、第２のキャパシタＣ２とを含み、
前記第２のキャパシタＣ２の第１の端子は発光制御ユニット４と、第６のトランジスタＱ６の第１の電極に接続され、前記第２のキャパシタＣ２の第２の端子は第８のトランジスタＱ８の第２の電極と、第７のトランジスタＱ７の第１の電極に接続され、
前記第８のトランジスタＱ８の制御電極は第８の制御線Ｓ８に接続され、前記第８のトランジスタＱ８の第１の電極は短絡保護部３１に接続され、
前記第７のトランジスタＱ７の制御電極は第５の制御線Ｓ５に接続され、第７のトランジスタＱ７の第２の電極は第７の制御線Ｓ７に接続され、
前記第６のトランジスタＱ６の制御電極は第４の制御線Ｓ４に接続され、第６のトランジスタＱ６の第２の電極は第６の制御線Ｓ６に接続される。
【００２８】
本実施例の実施形態として、前記第６のトランジスタＱ６と、第７のトランジスタＱ７と、第８のトランジスタＱ８はいずれもＮ型トランジスタであり、第３のトランジスタＱ３はＰ型トランジスタである。
【００２９】
このように、一つのフレームはＡとＢの二つの段階に分かれ、図４に示すように、Ａ段階は発光素子１の非動作段階であり、Ｂは発光素子１の動作段階である。
【００３０】
発光素子１の非動作段階Ａにおいて、即ち、スイッチ信号端子にＧａｔｅ有効信号が到着する前に、第８制御信号Ｓ８は無効なレベル信号を入力し、第１のトランジスタＱ１、第２のトランジスタＱ２及び第８のトランジスタＱ８はいずれもオフにさせ、第４の制御信号Ｓ４及び第５の制御信号Ｓ５は有効なレベル信号を入力して、Ｑ６とＱ７をオンにさせ、第６の制御信号Ｓ６と第７の制御信号Ｓ７はキャパシタの両端に伝送され、この場合、第２のキャパシタＣ２が充電されて、ＶＳ６−Ｖの陽極１＜−Ｖｔｈ３となり、これにより、第６の制御信号Ｓ６のレベル値は第３のトランジスタＱ３をオンにさせ、ここで、Ｖ陽極１は非動作段階における発光ユニットの入力端子信号であり、即ち陽極信号であり、Ｖｔｈ３は第３のトランジスタＱ３の閾値電圧である。
【００３１】
つまり、発光素子の非動作段階において第３のトランジスタＱ３をオンにさせることにより、発光素子の初期の動作段階において、その入力信号ブランチのオン状態を確保して、発光信号が発光素子にスムーズに伝送され、短絡保護部３１の誤判定を防止することができる。
【００３２】
本実施例において、前記第６のトランジスタＱ６と、第７のトランジスタＱ７と、第８のトランジスタＱ８と、第３のトランジスタＱ３は他のタイプのトランジスタを選択してもよい 。
【００３３】
本実施例の好適な実施形態として、短絡保護部３１は第４のトランジスタＱ４と第５のトランジスタＱ５を含み、前記第４のトランジスタＱ４の制御電極は第１の制御線Ｓ１に接続され、前記第４のトランジスタＱ４の第１の電極は第５のトランジスタＱ５の第２の電極とプリチャージ部３２に接続され、前記第４のトランジスタＱ４の第２の電極は第２の制御線Ｓ２に接続され、前記第５のトランジスタＱ５の制御電極は発光制御ユニット４と発光素子１に接続され、前記第５のトランジスタＱ５の第１の電極は第３の制御線Ｓ３に接続される。
【００３４】
好ましくは、前記第４のトランジスタＱ４は、第５のトランジスタＱ５と同一のアスペクト比を有し、同一の閾値電圧を有している。
【００３５】
このように、発光素子１の動作段階Ｂにおいて、Ｇａｔｅ有効信号が到着し、発光信号は第３のトランジスタＱ３を介して発光素子に伝送され、発光素子が動作する。
【００３６】
本実施例の第１の選択可能な実施形態として、
第３のトランジスタＱ３はＰ型トランジスタであり、第４のトランジスタＱ４と第５のトランジスタＱ５はいずれもＮ型トランジスタであり、第１のトランジスタＱ１と、第２のトランジスタＱ２と、第４のトランジスタＱ４と、第５のトランジスタＱ５と、第８のトランジスタＱ８はいずれもオン状態であり、第６のトランジスタＱ６と、第７のトランジスタＱ７はオフ状態である。
【００３７】
第４のトランジスタＱ４と、第５のトランジスタＱ５とは同一のアスペクト比を有しているため、同一の閾値電圧Ｖｔｈを有している。第４のトランジスタＱ４の制御電極は、第１の制御線Ｓ１のＶＳ１によって制御され、第４のトランジスタＱ４の第２の電極は、第２の制御線Ｓ２のＶＳ２によって制御され、第５のトランジスタＱ５の第１の電極は、第３の制御線Ｓ３のＶＳ３によって制御され、第５のトランジスタＱ５の制御電極は、ＯＬＥＤの陽極電圧Ｖ陽極によって制御される。
【００３８】
第２の制御線Ｓ２を接地し、ＶＳ１の設定値は、第４トランジスタＱ４及び第５トランジスタＱ５を飽和領域で動作させ、第４のトランジスタＱ４と第５のトランジスタＱ５のゲートとソースの電圧はＶｔｈより大きく、ゲートとドレインの電圧はＶｔｈより小さい必要があり、ＶＳ１−ＶＳ２≦Ｖｔｈ４，ＶＳ１−ＶＰ１≧Ｖｔｈ４，Ｖ陽極−ＶＰ１≦Ｖｔｈ５，Ｖ陽極−ＶＳ３≧Ｖｔｈ５であり，Ｖ陽極はこの時の発光素子の入力端子信号であり、即ち陽極電位であり、Ｖｔｈ４とＶｔｈ５はそれぞれ第４のトランジスタＱ４と第５のトランジスタＱ５の閾値電圧である。
【００３９】
Ｑ４とＱ５を流れる電流が同じであるため、
１／２μ（Ｗ／Ｌ）４（ＶＳ１−ＶＰ１−Ｖｔｈ４）２＝１／２μ（Ｗ／Ｌ）５（Ｖ陽極−ＶＳ３−Ｖｔｈ５）２であり
ここで、（Ｗ／Ｌ）４は第４のトランジスタのアスペクト比であり、（Ｗ／Ｌ）５は第５のトランジスタのアスペクト比であり、また、（Ｗ／Ｌ）４＝（Ｗ／Ｌ）５であるため、
ＶＳ１−ＶＰ１＝Ｖ陽極−ＶＳ３になり、
このため、Ｖ陽極＝ＶＳ１−ＶＰ１＋ＶＳ３，即ちＶ陽極は低下され、ＶＰ１は上昇される。
【００４０】
キャパシタのブートストラップ作用により、Ｖｇａｔｅ３＝ＶＳ６−ＶＳ７＋ＶＰ１、Ｖｇａｔｅ３＝ＶＳ６−ＶＳ７＋ＶＰ１＝ＶＳ６−ＶＳ７＋ＶＳ１−Ｖ陽極＋ＶＳ３になり、
発光素子１が正常に動作する場合に、Ｖｇａｔｅ３＝ＶＳ６−ＶＳ７＋ＶＳ１−Ｖ陽極２＋ＶＳ３になり、
Ｖ陽極２は、発光素子が正常に動作する際の陽極電圧値、即ち高レベル信号であり、この場合Ｖｇａｔｅ３−Ｖ陽極２＝ＶＳ６−ＶＳ７＋ＶＳ１−２Ｖ陽極２＋ＶＳ３は、低レベル信号であり、
Ｖｇａｔｅ３−Ｖ陽極２＜−Ｖｔｈ３である場合、第３のトランジスタＱ３はオンになる。
【００４１】
発光素子１に短絡が発生した場合に、Ｖｇａｔｅ３＝ＶＳ６−ＶＳ７＋ＶＳ１−Ｖ陽
極３＋ＶＳ３であり、
Ｖ陽極３は、発光素子の短絡の陽極電圧値、即ち低レベル信号であり、ＶＳＳに近づき、この場合Ｖｇａｔｅ３−Ｖ陽極３＝ＶＳ６−ＶＳ７＋ＶＳ１−２Ｖ陽極３＋ＶＳ３は高レベル信号であり、Ｖｇａｔｅ３−Ｖ陽極３＞−Ｖｔｈ３の場合、第３のトランジスタＱ３はオフになる。
【００４２】
本実施例の他の選択可能な実施形態として、
第３のトランジスタＱ３と、第４のトランジスタＱ４と、第５のトランジスタＱ５は、他のタイプのトランジスタであってもよい。
【００４３】
レーザアブレーション方法と比較して、本発明の画素回路は簡単で制御が容易であり、レーザアブレーションデバイスをさらに追加する必要はない。
【００４４】
なお、本実施例における第１のトランジスタＱ１、第２のトランジスタＱ２、第３のトランジスタＱ３、第４のトランジスタＱ４、第５のトランジスタＱ５、第６のトランジスタＱ６、第７のトランジスタＱ７、第８のトランジスタＱ８は、それぞれ独立にポリシリコン薄膜トランジスタ、アモルファスシリコン薄膜トランジスタ、酸化物薄膜トランジスタ及び有機薄膜トランジスタから選ばれる。各トランジスタは、ゲート、ソース、ドレインという三つの電極を含み、ここで、ゲートは制御電極であり、ソースとドレインは通常に電流方向によって限定されが、構造の上で両者は相違点がない。このため、本実施例において第１の電極、第２の電極はそれぞれトランジスタのソースとドレインを指し、その中のどちらがソースであり、どちらがドレインであるかを限定するものではなく、それぞれ必要な位置に接続すればよい。
【００４５】
実施例３
本実施例は、上記画素回路を用いた画素の駆動方法を提供し、本実施例の画素回路のシーケンスは図４に示すようである。前記画素の駆動方法は、
発光素子の動作段階において、駆動ユニットが、発光素子を駆動して発光させるステップと；短絡制御ユニットは、発光素子の入力端子信号を取得し、且つ発光素子の入力端子信号に従って短絡制御信号を出力し、発光制御ユニットは短絡制御信号に従って、駆動ユニットと発光素子の接続ブランチのオン／オフを制御するステップと、を含む。
【００４６】
レーザアブレーション方法と比較して、本実施例の方法は簡単で制御が容易であり、レーザアブレーションデバイスをさらに追加する必要はない。
【００４７】
さらに、短絡制御ユニットは直列に接続された短絡保護部とプリチャージ部を含み、前記画素の駆動方法は、
発光素子の非動作段階において、プリチャージ部が、発光制御ユニットをオンに制御するステップと、をさらに含む。
【００４８】
実施例４
本実施例によれば、上記のいずれかに記載の画素回路を含む表示装置を提供する。前記表示装置は、電子ペーパ、ＯＬＥＤパネル、携帯電話、タブレットＰＣ、テレビ、ディスプレイ、ノート型パソコン、デジタルフォトフレーム、ナビゲータなど表示機能を有する任意の製品、又は部品であってもよい。
【００４９】
上記の実施形態は、本発明の原理を説明するために採用した例示的な実施形態に過ぎず、本発明はこれに限定されるものではない。当業者にとって、本発明の趣旨及び実質的な内容を逸脱しない範囲内で種々の変形と改良を行うことができ、このような変形及び改良も本発明の保護範囲に含まれることは理解すべきのものである。
【符号の説明】
【００５０】
１  発光素子
２  駆動ユニット
３  短絡制御ユニット
３１  短絡保護部
３２  プリチャージ部
４  発光制御ユニット
Ｃ１  第１のキャパシタ
Ｃ２  第２のキャパシタ
Ｐ１  第１のノード
Ｑ１  第１のトランジスタ
Ｑ２  第２のトランジスタ
Ｑ３  第３のトランジスタ
Ｑ４  第４のトランジスタ
Ｑ５  第５のトランジスタ
Ｑ６  第６のトランジスタ
Ｑ７  第７のトランジスタ
Ｑ８  第８のトランジスタ；
Ｓ１  第１の制御線
Ｓ２  第２の制御線
Ｓ３  第３の制御線
Ｓ４  第４の制御線
Ｓ５  第５の制御線
Ｓ６  第６の制御線
Ｓ７  第７の制御線
Ｓ８  第８の制御線
ＶＤＤ  第１の電源端子
ＶＳＳ  第２の電源端子
【図１】
0006914239.tif 000002
【図２】
0006914239.tif 000003
【図３】
0006914239.tif 000004
【図４】
0006914239.tif 000005