(57)【特許請求の範囲】
【請求項１】
口径２００ｍｍφ以上のシリコン単結晶ウエーハの全表面に第一のシリコンエピタキシャル層を形成する工程と、該工程により形成されたエピタキシャルウエーハの主表面側のエピタキシャル層を研磨により完全に除去する工程と、該工程で研磨された側のウエーハ表面及び側面に第二のシリコンエピタキシャル層を形成する工程からなることを特徴とするシリコンエピタキシャルウエーハの製造方法。
【請求項２】
前記シリコン単結晶ウエーハのドーパントはボロン、リン、ヒ素の何れかであって、その抵抗率が０．６ｍΩｃｍ以上、８ｍΩｃｍ以下の抵抗率範囲にあることを特徴とする請求項１に記載のエピタキシャルウエーハの製造方法。
【請求項３】
前記シリコン単結晶ウエーハはエッチング工程を終了したエッチドウエーハ又は面取り部と表裏面を研磨した両面研磨ウエーハであることを特徴とする請求項１又は請求項２に記載のエピタキシャルウエーハの製造方法。
【請求項４】
前記第一のシリコンエピタキシャル層が、減圧ＣＶＤ（Low-Pressure Chemical Vapor Deposition : ＬＰＣＶＤ）装置を用いたバッチ処理によるノンドープのエピタキシャル成長工程により形成されることを特徴とする請求項１〜３のいずれか１項に記載のエピタキシャルウエーハの製造方法。
【請求項５】
前記第一のシリコンエピタキシャル層の厚さが０．３μm以上、１．２μm以下であることを特徴とする請求項１〜４のいずれか１項に記載のエピタキシャルウエーハの製造方法。
【請求項６】
前記第二のシリコンエピタキシャル層の成長工程が、輻射加熱型の枚葉エピタキシャルリアクターを用い、前記第一のシリコンエピタキシャル層の主表面側が研磨により除去された面にエピタキシャル成長が行われることを特徴とする請求項１〜５のいずれか１項に記載のエピタキシャルウエーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンエピタキシャル（以下、エピタキシャルと表記する。）ウエーハの製造方法に関する。
【背景技術】
【０００２】
半導体デバイス用のエピタキシャルウエーハは、１１３０℃前後の水素雰囲気中で、主表面側が鏡面研磨されたシリコン単結晶基板（以下、基板と表記する。）上にシリコン単結晶薄膜を気相成長することにより製造される。素子形成領域以外の部分の抵抗率を小さくしてスイチング用素子のオン抵抗低減やＭＯＳＩＣのラッチアップの発生を防止するためにエピタキシャルウエーハが用いられることが多い。そのため多くの場合、低抵抗の基板が用いられる。低抵抗基板は高濃度のドーパントを含むので高温の水素雰囲気中でドーパントが多量に雰囲気ガス中に揮散し、そのドーパントがエピタキシャル成長時に再びエピタキシャル層に取り込まれる所謂オートドープ現象が起こり、エピタキシャル層のドーパント濃度の制御が難しくなる。このオートドープ現象をどのように抑制するかは、エピタキシャル成長技術の主要な課題になってきた。
【０００３】
特に、ボロンやリンが高濃度にドープされた極低抵抗基板を用いる場合には、ボロン、リンの水素ガス雰囲気中への揮散によるオートドープが大きくなり高抵抗のエピタキシャル層の抵抗率制御が難しかった。その対策として、常圧ＣＶＤ装置を用いて基板の鏡面研磨工程の前にノンドープの酸化膜を裏面と側面に堆積してボロンの揮散防止が図られている。酸化膜によりボロン等の揮散を防止することにより低抵抗基板上に高抵抗のエピタキシャル層が安定的に成長できるようになったが、基板面取り部に多結晶の粒塊（ノジュール）やクラウンが成長するという問題が発生するようになった。このノジュールはデバイス工程中で発塵源となり歩留まりを大きく低下させるので、面取り部の酸化膜をエッチングや研磨により除去する（ノジュール対策）工程が一般化している。
【０００４】
ノジュールやクラウンの防止を確実におこなうためには、面取り部以外に裏面外周部２．０ｍｍ前後の酸化膜を除去することが必要になる。しかし、このような対策を行うとオートドープの抑制効果が著しく低減するという問題が出てしまう。裏面の酸化膜の除去幅をエピタキシャルウエーハの品種毎に設定するといった対応がとられることもある。（特許文献１）
【０００５】
このような状況に対して、ドーパント揮散防止用保護膜に酸化膜ではなく、シリコンエピタキシャル膜を用いる方法も提案されている。そこでは当時実用化されていた縦型やバレル型のバッチ式エピタキシャル装置を用いて基板裏面と側面にエピタキシャル膜を成長する方法が開示されている。しかし、それらの方法では表面側のエピタキシャル成長とほぼ同じエピタキシャル成長を追加しておこなう必要があるため、コストが大幅に上がり、実用化はおこなわれてきていない。（特許文献２）
【０００６】
発塵や不純物汚染が問題となる先端ＣＭＯＳ用の３００ｍｍφ基板へのエピタキシャル成長には枚葉リアクターが用いられている。その際は発塵や汚染を避けるため基板の裏面に常圧ＣＶＤ酸化膜の堆積がおこなわれない。オートドープを抑制するために、孔開きサセプターを用いて基板裏面から揮散したドーパントガスをサセプターの裏面に流すオートドープ対策がおこなわれるが、その効果が不安定であることや裏面の孔の部位が盛り上がるといった品質問題が生じている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１１−１１４２１０
【特許文献２】特開２００２−２３１６３４
【特許文献３】特開２００４−１８６３７６
【非特許文献】
【０００８】
【非特許文献１】日立評論  ｖｏｌ.８３, ｎｏ.０３，２７-２９
【発明の概要】
【発明が解決しようとする課題】
【０００９】
デバイスを形成するエピタキシャル層の抵抗率は低抵抗基板より２桁以上高抵抗となることが大半である。オートドープ現象の影響を小さくするために、１０ｍΩｃｍから２０ｍΩｃｍの抵抗率範囲の基板が用いられてきたが、近年は固溶限に近い１ｍΩｃｍ以下の低抵抗基板も用いられるようになっている。エピタキシャル層の外周部の抵抗率が狙いの抵抗率より低くなってしまうオートドープ現象を抑制するために、低抵抗基板の鏡面研磨工程の前、或は、鏡面研磨工程中に、裏面と側面に常圧ＣＶＤによりノンドープの酸化膜を堆積してから基板表面に鏡面研磨加工を施すことにより、基板からのドーパントの揮散を防止する技術が広く用いられた。
【００１０】
前述の製造方法では、基板の面取り部も酸化膜でコートされることになる。この状態の基板にエピタキシャル成長をすると、面取り部の酸化膜上に図３に示したような多結晶粒塊（ノジュール）が成長し、それが発塵源となり著しい歩留まり低下の原因となることや、エピタキシャル層と酸化膜との境界部でエピタキシャル層が盛り上がるクラウンと呼ばれる異常成長領域が発生しデフォーカスの原因となるという問題が新たに発生する。この問題を回避するために、面取り部のＣＶＤ酸化膜を除去するノジュール対策が行われている。その対策をしても、エピタキシャル層を厚く成長する場合は裏面の酸化膜とシリコンの境界付近にノジュールやクラウンと呼ばれるエピタキシャル層の盛り上がりが生ずることがある。
【００１１】
前述の裏面のノジュールやクラウンも、デバイス製造工程でのハンドリング時に基板支持部材やウエーハカセットに接触して脱落や破砕が起こり発塵源となり歩留まりを低下させる。裏面のクラウンの大きさはエピタキシャル成長条件により変わる。エピタキシャル成長条件により、基板裏面外周部の酸化膜を３．０ｍｍ程度の範囲まで除去することがおこなわれる。しかし、基板裏面外周部の酸化膜を幅広く除去するとオートドープ現象が顕著になるという問題が生じてしまう。裏面のノジュールやクラウン対策とオートドープ抑制のバランスを裏面外周部の酸化膜除除去幅で調整することもある。ボロンドープの基板や赤燐ドープの極低抵抗基板上に高抵抗のエピタキシャル層を成長する場合には特にオートドープの制御が課題となる（特許文献１）。
【００１２】
酸化膜中よりもドーパント不純物の拡散速度が大きくシール性は劣るが、シリコン単結晶膜をドーパント不純物の揮散防止膜として利用する製造法が古くから提案されている。縦型リアクターやバレル型バッチ式リアクターを用いて、基板の裏面及び側面に第一のエピタキシャル層を成長し、その後、主表面を鏡面研磨した後に、主表面側に第二のエピタキシャル層を形成することにより、基板側面及び裏面からのドーパントの揮散を防止し、且つ、ノジュールの発生を回避するという製造方法である。（特許文献２）
【００１３】
縦型リアクターやバレル型バッチ式リアクターを用いて第一のエピタキシャル層を成長するとエピタキシャル成長を２度行うことになり製造コストが大幅に上がるため、シリコンエピタキシャル膜をドーパント揮散防止膜に用いる方法は全く用いられていない。また、これらの装置ではサセプターにウエーハ径より少し大きく加工されたザグリの中に基板が載置される。自動化が困難であるため手動で仕込まれるので基板が動いてザグリ側壁に接触することがしばしば起こる。バレル型では基板下部がザグリに接触する。基板とサセプターが接触した部分にはエピタキシャル膜が殆ど成長しないので、その部分で基板からのドーパントの揮散防止効果が低下するという問題もある。（図５）
【００１４】
ＣＭＯＳ用のエピタキシャルウエーハの製造コストを低減するために、低速成長ではあるが大量のバッチ処理が可能なＬＰＣＶＤ装置を用いて３μｍ前後の薄いエピタキシャル基板を製造するための技術開発がおこなわれてきた。バッチ内のエピタキシャル層の抵抗率分布の制御が難しく、また、面荒れが生じ易くコスト以前の品質問題が解決されず実用化されていない。高コストが余り問題にならないＳｉＧｅ用の薄膜エピタキシャル成長に特化した装置が実用化されたのみである。（特許文献３、非特許文献１）
【００１５】
最先端のＣＭＯＳロジック用のｐ／ｐ＋型３００ｍｍφエピタキシャル基板では、発塵や金属不純物汚染の問題から裏面にＣＶＤ酸化膜をコートすることがおこなわれなくなっている。それに伴って、オートドープ低減のために基板の抵抗率を若干高くし、サセプターに小さな貫通孔を多数設けて基板の裏面側から揮散したドーパントをサセプターの下部に流すといった手法も取り入れられている。しかし、面取り部からの外方拡散を阻止できない等の問題があり、オートドープ低減効果が安定しない上に、孔に面する裏面に凹凸が生じることも問題になっている。
【課題を解決するための手段】
【００１６】
本法では、口径２００ｍｍφ以上の高濃度のドーパント不純物を含有する基板の全表面に第一のエピタキシャル層を形成する工程を導入して、従来の常圧ＣＶＤ酸化膜によるオートドープ対策手法の弱点を克服することを目的としている。オートドープ現象を低減するため、従来は常圧ＣＶＤ酸化膜を保護膜として基板の裏面を被覆することによりドーパントの揮散防止がおこなわれてきた。本方法では、先ず基板全面にシリコン単結晶膜を保護膜として堆積することにより完全なシールを図る。シリコン単結晶をシール膜とすると基板側面のシール膜上にエピタキシャル成長してもノジュールの発生が起こらなくなるので、ノジュール対策処理を行う必要がなくなり、シール効果が向上する。（図１参照）
【００１７】
基板にオートドープ対策を施す場合、基板のコストが高くならないようにする必要がある。シリコン単結晶膜を保護膜として用いる場合にはコストが高くなりやすい。微細化が進んだパワーＭＯＳ用エピタキシャル基板では、基板の抵抗率を低くすることによりオン抵抗が顕著に低減してチップサイズを小さくできるので基板のコスト上昇をある程度は吸収できる。それらのデバイス用の基板においては、請求項２で示した安定して単結晶が製造できる抵抗規格（０．６ｍΩｃｍから８ｍΩｃｍ）の基板を用いることでチップコスト低減の可能性がある。
【００１８】
シール膜としてシリコン単結晶膜を用いる場合にはコスト低減が最大の課題となる。しかし、従来主に用いられてきたバッチ式の縦型リアクターやバレル型リアクターは、２００ｍｍφ以上の基板においてはエピタキシャル成長によりスリップ転位の発生が生じやすく、２００ｍｍφ以上の基板には殆ど用いられていない。第一のエピタキシャル層をこれらの装置を用いるとスリップ転位が導入される可能性が高くなる。２００ｍｍの基板では生産性が悪い枚葉リアクターが用いられているがコストは一般的に基板の１，５倍以上になると考えられている。
【００１９】
本方法ではコスト低減のためにバッチサイズを大きくできるＬＰＣＶＤ装置を用いて低抵抗基板上にエピタキシャル膜を堆積する。最新のＬＰＣＶＤ装置を用いると１５０枚以上のバッチサイズでの製造も可能になっている。これ迄ＬＰＣＶＤ装置を用いてＣＭＯＳ用の３μｍ前後の膜厚のエピタキシャルウエーハの製造コスト低減を目的として検討されている。しかし、自然酸化膜の除去が難しいこと、エピタキシャル層の抵抗率制御が難しいことや成長速度が低いこと等の問題があり顕著なコスト低減が見通せず限定的な用途に適用されているのみである。
【００２０】
多結晶シリコン膜はドーパントの拡散係数が単結晶膜中のそれと比べて2桁以上大きくなるためシール膜に用いることはできないが、エピタキシャル膜はノンドープでよいので抵抗率の制御は必要ない。拡散係数に影響しなければエピタキシャル層に結晶欠陥や面荒れが多少あっても問題にならない。
【００２１】
シリコン単結晶中のドーパントの拡散係数は酸化膜中のそれと比べて約１００倍大きくなるので、シール膜にシリコン単結晶を用いる場合は膜厚を１０倍にする必要がある。常圧ＣＶＤ酸化膜によるシールはエピタキシャル成長条件に応じ０．２μｍ〜０．６μｍ程度の厚さに設定されることが多い。ＬＰＣＶＤによるシリコン単結晶をシール膜にするときは２．０μｍ〜６．０μｍ程度の厚さが必要ということになるが、デバイスが作成される第二の気相成長工程を工夫することで、シール効果が０．３〜２．０μｍ前後のエピタキシャル層で安定して得られるようになり低コスト化を実現できる。
【００２２】
ＬＰＣＶＤ装置を用いて第一のエピタキシャル層の成長を行うための基板はエッチング工程が終了した基板、又は、初期研磨工程と面取り部の研磨工程迄進めた基板を用いる。基板表面の自然酸化膜の除去とエピタキシャル成長面の汚染の防止が課題となる。それらの課題を生産性の低下を起こさないように解決する必要がある。エピタキシャル成長工程の前に基板を水素終端化処理してＬＰＣＶＤ炉に仕込み、９００℃、出来れば８５０℃以下の水素雰囲気下で１０分程度アニールすることで自然酸化膜を除去することができる。その後、ＳｉＨ４と水素ガスの供給量を増やし２０Ｐａ〜１００Ｐａ程度の圧力下、７００℃以下の温度でエピタキシャル成長を行うことができるようになる。５０〜２００Å／ｍｉｎ程度の成長速度が実現可能である。（特許文献３）  
【００２３】
第一のエピタキシャル層が形成された基板の主表面を上に研磨プレートに貼り付け、コロイダルシリカ系の研磨剤で主表面側を研磨する。エッチング工程を終わった段階の基板にエピタキシャル成長した場合には５μｍ〜８μｍ、研磨工程の途中の段階の基板にエピタキシャル成長した場合は１．５μｍ〜２．０μｍ研磨して主表面側の第一のエピタキシャル層を完全に除去した平坦な主表面５とする。
【００２４】
第二のエピタキシャル層の成長に輻射加熱型の枚葉リアクターを用いることにより、１５０ｍｍφまで用いられていた縦型リアクターやバレル型リアクターと比べてサーマルバジェット（√(Ｄｔ)）を大幅に小さくできる。前者では毎秒数十度℃の急加熱、急冷却と４μｍ／ｍｉｎ以上の高速成長が可能である。後者では、昇温、冷却速度は毎秒数度℃程度、成長速度は１μｍ／ｍｉｎ程度である。拡散長はサーマルバジェットに比例する。熱処理時間が４分の１以下になるので、シール膜の厚さを2分の1以下に薄くできる。ＬＰＣＶＤ炉でのエピタキシャル成長行程では成長時間の比率が高いので、シール膜が薄くできれば生産性が大幅に向上してコスト低減が実現される。
【発明の効果】
【００２５】
以上の説明から明らかなように、本発明により以下の様な効果が得られる。
（１）低抵抗基板からのドーパント揮散防止を単結晶シリコン膜によりおこなうことで、裏面、面取り部を完全にシールしてもノジュール欠陥が発生しなくなるので第二のエピタキシャル成長でのオートドープを大幅に低減できる。    
（２）大量チャージができるＬＰＣＶＤ装置を用いてシール膜を低温でエピタキシャル成長することにより、また、輻射加熱型枚葉エピタキシャル成長装置を第二のエピタキシャル膜の製造に用いることにより、２００ｍｍφ以上の大口径基板に対しても薄い保護膜でドーパントのシールが可能になり、製造コストを大幅に低減できる。
【図面の簡単な説明】
【００２６】
【図１】本発明に係るエピタキシャルウエーハの製造工程を示すフロー図である。
【図２】本発明に用いられるＬＰＣＶＤ装置の一例を模式的に示す図である。
【図３】裏面酸化膜シールによるオートドープ対策の問題点を示す図である。
【図４】第一のエピタキシャル膜を成長し、その膜上に第二のエピタキシャル膜を成長したときの表層のボロン濃度分布（ＳＩＭＳ）である。
【図５】従来の装置でシール用エピタキシャル成長する際のサセプターのザグリ内でのウエーハ位置とシール膜の厚さバラツキ発生の説明図である。
【図６】本方法と従来の酸化膜シール法を用いた場合のエピタキシャル成長膜のドーパント濃度の面内分布の比較図である。
【発明を実施するための形態】
【００２７】
本発明に係るエピタキシャルウエーハの製造方法の詳細を以下で説明する。
【００２８】
図１は、本発明に係るエピタキシャルウエーハの製造工程を示すフロー図である。本発明のエピタキシャルウエーハは、ＣＺ法により製造された低抵抗のシリコン単結晶インゴットから、スライス工程、面取り工程、ラッピング工程、エッチング工程を経て製造されたケミカルエッチウェーハ、或いは、さらにケミカルメカニカルポリッシングが施された研磨ウエーハ(基板１)を準備する。
【００２９】
ドーパントの揮散を防止するための第一のエピタキシャル層の成長にはＬＰＣＶＤ装置を用いる。図２はこの装置の概略図である。ＬＰＣＶＤ装置ではヒーター１１の内側に設置された石英の内管１２と外管１３により構成された反応炉内に、ウエーハを１５０枚前後載置できるウエーハボート１７を設置してエピタキシャル成長をおこなう。ウエーハボートは、5°〜10°のテーパーが付けられた溝3点又は4点で基板１を支持する石英又は炭化ケイ素のボートが用いられる。８５０℃まで一旦昇温して水素ガス雰囲気中で自然酸化膜を除去してから、６５０℃〜６７０℃まで冷却し、２０Ｐａ〜１００Ｐａの圧力範囲下でガス供給管１５から水素ガスとモノシランガスを供給し、排気口１６から排気することによりエピタキシャル成長を行う。排気口の先にコールドトラップが具備されることが好ましい。
【００３０】
ＬＰＣＶＤ装置に仕込むウエーハは洗浄後フッ化水素溶液に浸漬しリンス、乾燥して水素終端化処理をおこなう。その後短時間のうちにＬＰＣＶＤ炉の不活性ガス雰囲気領域に搬送し、前室でウエーハボートに移載した後に炉の中心部に移動する。ＬＰＣＶＤ炉は前室に窒素パージ機構を有し、ロードロック機構と強制冷却機能が具備されたものが好ましい。
【００３１】
第一のエピタキシャル層は平均自由行程が大きくなる低圧化で成長されるので、ボートに接触した部位以外に一様な膜が成長する。主表面(接触部側)を上向きに研磨プレートに貼り付け、コロイダルシリカ系の研磨剤を用いて平坦化され、更に、研磨傷、ヘイズの除去がおこなわれる。研磨での取り代は５μｍから８μｍ前後に設定される。研磨される主表面側の第一のエピタキシャル層はボートに接触した部位周辺も含めてこの時に完全に除去される。両面研磨基板を用いる場合は平坦化研磨が既に行われているので、２μｍ前後の研磨により良好なエピタキシャル成長が行える鏡面とされる。この時も、主表面側の第一のエピタキシャル層は完全に除去される。
【００３２】
第二のエピタキシャル成長には輻射加熱式の枚葉リアクターを用いる。この装置では６００℃〜１０００℃間の昇温、降温が３０秒から６０秒程度の短時間で行われることと、１１００℃から１１５０℃で行われるエピタキシャル成長の成長速度が、シリコンソースにトリクロロシランを用いれば、４μｍ/ｍｉｎ前後の高速でおこなうことができる。そのため、高温での滞留時間を短時間にできるので、基板１からのドーパントの第一のエピタキシャル層への外方拡散（浮き上がり）が少なくなる。その分、シール膜の厚さを薄くすることができる。
【００３３】
１５０ｍｍφ基板では第二のエピタキシャル成長にバッチ式エピタキシャル装置や高周波加熱型のバッチ式リアクターを用いることが一般的であった。サセプターの熱容量が大きいので温度変化が緩やかになるため自然酸化膜除去のための高温のプリベークの時間が４倍以上長いく設定されるので外方拡散が大きくなる。成長速度も１μｍ/ｍｉｎ前後と遅く長時間高温に保持される。その結果、エピタキシャル成長でのサーマルバジェット（√(Ｄｔ)）が大きくなり、第一のエピタキシャル層を厚くすることが必要とる。
【００３４】
輻射加熱式枚葉リアクターの代わりに、高速回転する基板にガスを垂直方向から供給するヒーター加熱式枚葉リアクター用いても良い。この種の装置では、１１００℃から１１５０℃前後で行われるエピタキシャル成長の成長速度が、シリコンソースにトリクロロシランを用いれば、６μｍ／ｍｉｎ〜８μｍ／ｍｉｎ前後の高速でおこなうことができるので、高温での滞留時間を短時間にできる。また、ガスが基板中心から外方に流れるので、基板１からの外方拡散（浮き上がり）や飛散したドーパントのエピタキシャル層への再取り込みが少なくなる。
【実施例】
【００３５】
（実施例１）
基板１として、ボロンが高濃度にドープさた、抵抗率が０．００１５Ωｃｍ〜０．００３０Ωｃｍにある直径２００ｍｍ、結晶方位（１００）のＣＺ結晶基板のエッチング工程終了段階の基板を５０枚準備した。この基板１を、ＳＣ１，ＳＣ２洗浄後、フッ化水素水で水素終端化処理をする。その後直ちに図２に示すＬＰＣＶＤ装置の前室において基板を石英ホルダーに載置し、反応炉内へ搬入した。この時、炉の温度は４００℃に設定され、窒素ガスが供給されている。ウエーハホルダーが搬入されたら、炉内を０．２Ｐａに減圧化した。
【００３６】
水素ガスを３００ｃｃ／ｍｉｎ供給し炉内圧力を１００Ｐａに設定するとともに炉の温度を上げ、炉温が８５０℃に到達してから１０分後に炉の温度を下げはじめ６５０℃迄低下させた。その後水素ガスの供給量を８００ｃｃ／ｍｉｎ に上げ、モノシランを１５０ｃｃ／ｍｉｎ供給し、炉内圧力を２０Ｐａに設定した。１００分間成長を行いモノシランの供給を止め、水素雰囲気下で炉の温度を４００℃まで下げ、窒素置換をしてウエーハホルダーを炉から取り出した。
【００３７】
取り出したウエーハのエピタキシャル層の厚さを赤外干渉膜厚計で調べた結果、膜厚はウエーハ面内、バッチ内全体で１．０μｍから１．２μｍの範囲にあった。エッチングウエーハなので、ヘイズについての詳細な評価はできなかったが、多結晶の粒界は認められず、通常のエッチドウエーハと比較して外観的には明確な差異は認められなかった。
前記の第一のエピタキシャル膜を形成した基板の一部を研磨プレートに貼り付け、主表面を通常の鏡面ウエーハ製造の研磨条件で研磨を行った。研磨代は凡そ８μｍである。
【００３８】
（比較例）
実施例１で用いたボロンドープ基板１と同じ直径２００ｍｍの基板のエッチング工程終了段階のウエーハを１０枚準備した。この基板を、ＳＣ１，ＳＣ２洗浄後、常圧ＣＶＤ装置により厚さ３０００Åの酸化膜を堆積し、続いて、ウエーハの面取り部と表裏面の外周１ｍｍまでをフッ酸水溶液でエッチング除去した。この基板を実施例と同様な条件で通常の鏡面ウエーハ製造と同等な研磨条件で研磨を行った。
【００３９】
前記実施例１の保護用シリコンエピタキシャル膜が形成された段階のウエーハ２枚と、主表面を研磨した段階のウエーハと、比較例の保護用酸化膜が付与され主表面が研磨された段階の３種類のウエーハに対して、輻射加熱型枚葉リアクターを用いて、第二のエピタキシャル層を同一条件で成長した。トリクロロシランをシリコンソースとして水素ガスをキャリアガスとして反応器に供給し、１１３０℃の温度で３０秒間保持して自然酸化膜を除去した後、成長速度４μｍ／ｍｉｎで５分間、２０μｍ厚のエピタキシャル層の成長を行った。エピタキシャル層の抵抗率はジボランをドープして１５Ωｃｍとなるように調整した。
【００４０】
このようにして得られたエピタキシャルウエーハについて、実施例１および比較例で得られたそれぞれのエピタキシャルシリコウエーハについて、先ず、ノジュールの発生の有無を目視で確認したが、比較例のウエーハの一部に僅かに存在を確認できただけであった。エピウエーハの裏クラウンは比較例では１．２μｍ前後であったが実施例１ではクラウンが小さく明確な測定ができなかった。
【００４１】
実施例１において第一のエピタキシャル膜を研磨しなかったウエーハに第二のエピタキシャル膜を２μｍ成長し、その後１１３０度に３００秒保持した後冷却したウエーハを、ＳＩＭＳによりボロンのデプスプロファイルを測定した。表層の測定が安定しない領域を除いて深さ方向のボロン濃度の分布を図４に示した。図４から第一のエピタキシャル膜の厚さが１．０μｍあれば、２０μｍのエピタキシャル成長を行ってもシリコン単結晶膜により十分なシール効果が得られることが確認できる。
【００４２】
第二のエピタキシャル膜を形成したウエーハの径方向のドーパント濃度分布をＳＣＰ装置（Ｓｕｒｆａｃｅ  Ｃｈａｒｇｅ  Ｐｒｏｆｉｌｅｒ）を用いて測定した。その結果を図６に示した。外周から３ｍｍより内側のエピタキシャル層表層のドーパント濃度が測定される。この測定結果から、本方法により基板面取り部からのオートドープが大きく低減し、ノジュールの発生のない良好な抵抗率分布をもったエピタキシャルウエーハが得られることが理解される。
【符号の説明】
【００４３】
１    低抵抗シリコン単結晶基板（基板）
２    シール用エピタキシャル層（第一のエピタキシャル層）裏面
３    シール用エピタキシャル層（第一のエピタキシャル層）側面
５    基板表面  （研磨仕上げ面、主表面）
６    第二のエピタキシャル層
１１  ヒーター
１２  石英内管
１３  石英外管
１４  ウエーハボートホルダー
１５  ガス供給管
１６  ガス排出口
１７  ウエーハボート
３１  ノジュール
３２  (表面）クラウン
３３  裏面クラウン 
【要約】
【課題】 ２００ｍｍφ以上の大口径低抵抗基板上に高抵抗でノジュール欠陥やクラウンのない良好な抵抗率分布を有するシリコンエピタキシャルウェーハを低コストで製造する方法を提供する。
【解決手段】  大量チャージが可能なＬＰＣＶＤ装置を用いてシリコン単結晶基板１の表面全体にシール用のノンドープの第一のシリコンエピタキシャル膜２、３、４を形成した後、表面側の膜４を鏡面研磨して裏面、側面にシール膜を付加した基板１-２を作成し、その基板に輻射加熱型枚葉リアクターを用いて主表面、及び、側面上に所定の厚さと抵抗率を有するエピタキシャル層６を成長する。
【選択図】図１【図１】
0006963265.tif 000002
【図２】
0006963265.tif 000003
【図３】
0006963265.tif 000004
【図４】
0006963265.tif 000005
【図５】
0006963265.tif 000006
【図６】
0006963265.tif 000007