(57)【特許請求の範囲】
【請求項１】
誘電体製の基板と、上記基板の一対の主面の各々にそれぞれ形成された第１広壁及び第２広壁と、上記基板の内部に形成されたポスト壁と、を備えており、
上記第１広壁、上記第２広壁、及び上記ポスト壁は、直列に接続された複数の共振領域と、最初段の共振領域に隣接する第１励振領域及び最後段の共振領域に隣接する第２励振領域とを構成し、
上記第１励振領域と上記第２励振領域とは、上記複数の共振領域のみを介して接続されており、
平面視した場合に、
上記複数の共振領域の各々は、円形状であり、
上記複数の共振領域のうち互いに隣接している２つの共振領域の各々は、これら２つの共振領域の各々の半径をｒ１及びｒ２とし、これら２つの共振領域の中心間距離をＤ１２とした場合に、Ｄ１２＜ｒ１＋ｒ２となるように配置されており、
上記第１励振領域に設けられた第１励振部と上記第２励振領域に設けられた第２励振部との距離である励振部間距離は、上記最初段の共振領域と上記最後段の共振領域との中心間距離未満である、
ことを特徴とするポスト壁導波路。
【請求項２】
誘電体製の基板と、上記基板の一対の主面の各々にそれぞれ形成された第１広壁及び第２広壁と、上記基板の内部に形成されたポスト壁と、を備えており、
上記第１広壁、上記第２広壁、及び上記ポスト壁は、直列に接続された複数の共振領域と、最初段の共振領域に隣接する第１励振領域及び最後段の共振領域に隣接する第２励振領域とを構成し、
上記第１励振領域と上記第２励振領域とは、上記複数の共振領域のみを介して接続されており、
平面視した場合に、
上記複数の共振領域の各々は、円形状であり、
上記複数の共振領域のうち互いに隣接している２つの共振領域の各々は、これら２つの共振領域の各々の半径をｒ１及びｒ２とし、これら２つの共振領域の中心間距離をＤ１２とした場合に、Ｄ１２＜ｒ１＋ｒ２となるように配置されており、
上記第１励振領域に設けられた第１励振部と上記第２励振領域に設けられた第２励振部との距離である励振部間距離は、上記最初段の共振領域と上記最後段の共振領域との中心間距離以下であり、
上記第１励振部及び上記第２励振部の少なくとも何れかは、最初段の共振領域と最後段の共振領域との間に位置する、
ことを特徴とするポスト壁導波路。
【請求項３】
上記第１広壁の上記第１励振領域に対応する部分には第１アンチパッドが形成されており、
上記第１励振部は、上記第１アンチパッドに囲まれた第１導体パッドから上記第１励振領域の内部に至る第１励振ピンであり、
上記第１広壁の上記第２励振領域に対応する部分には第２アンチパッドが形成されており、
上記第２励振部は、上記第２アンチパッドに囲まれた第２導体パッドから上記第２励振領域の内部に至る第２励振ピンである、
ことを特徴とする請求項２に記載のポスト壁導波路。
【請求項４】
一方の端部が上記第１導体パッドに導通し、且つ、上記第１広壁とともに二導体線路を構成する第１帯状導体と、
一方の端部が上記第２導体パッドに導通し、且つ、上記第１広壁とともに二導体線路を構成する第２帯状導体と、を更に備えている、
ことを特徴とする請求項３に記載のポスト壁導波路。
【請求項５】
上記第１広壁の上記第１励振領域に対応する部分には第１開口が形成されており、
上記第１広壁の上記第２励振領域に対応する部分には第２開口が形成されており、
上記第１広壁とは離間して設けられた第１帯状導体であって、平面視した場合に、一部が上記第１開口の少なくとも一部と重畳している第１帯状導体と、
上記第１広壁とは離間して設けられた第２帯状導体であって、平面視した場合に、一部が上記第２開口の少なくとも一部と重畳している第２帯状導体と、を更に備え、
上記第１励振部は、上記第１帯状導体のうち上記第１開口と重畳している部分であり、
上記第２励振部は、上記第２帯状導体のうち上記第２開口と重畳している部分である、ことを特徴とする請求項２に記載のポスト壁導波路。
【請求項６】
上記第１帯状導体は、上記第１広壁とともに二導体線路を構成し、
上記第２帯状導体は、上記第１広壁とともに二導体線路を構成する、
ことを特徴とする請求項５に記載のポスト壁導波路。
【請求項７】
平面視した場合に、
上記第１励振領域を構成する一対の狭壁同士は、平行であり、且つ、上記第１励振領域の幅を二等分する点の集合である直線と、上記第１帯状導体の中心軸とは、ずれており、
上記第２励振領域を構成する一対の狭壁同士は、平行であり、且つ、上記第２励振領域の幅を二等分する点の集合である直線と、上記第２帯状導体の中心軸とは、ずれている、ことを特徴とする請求項５又は６に記載のポスト壁導波路。
【請求項８】
平面視した場合に、
上記第１開口及び上記第２開口の各々は、台形状であり、
上記第１開口は、上記台形状を形成する一対の底が上記第１励振領域を構成する上記一対の狭壁の各々と平行になるように、且つ、上記第１帯状導体の上記中心軸から、上記第１開口の上記一対の底のうち長さが短い底までの距離が、上記第１帯状導体の上記中心軸から、上記第１開口の上記一対の底のうち長さが長い底までの距離を上回る、ように配置されており、
上記第２開口は、上記台形状を形成する一対の底が上記第２励振領域を構成する上記一対の狭壁の各々と平行になるように、且つ、上記第２帯状導体の上記中心軸から、上記第２開口の上記一対の底のうち長さが短い底までの距離が、上記第２帯状導体の上記中心軸から、上記第２開口の上記一対の底のうち長さが長い底までの距離を上回る、ように配置されている、
ことを特徴とする請求項７に記載のポスト壁導波路。
【請求項９】
誘電体製の基板と、上記基板の一対の主面の各々にそれぞれ形成された第１広壁及び第２広壁と、上記基板の内部に形成されたポスト壁と、を備えており、
上記第１広壁、上記第２広壁、及び上記ポスト壁は、直列に接続された複数の共振領域と、最初段の共振領域に隣接する第１励振領域及び最後段の共振領域に隣接する第２励振領域とを構成し、
上記第１励振領域と上記第２励振領域とは、上記複数の共振領域のみを介して接続されており、
平面視した場合に、
上記複数の共振領域の各々は、円形状であり、
上記複数の共振領域のうち互いに隣接している２つの共振領域の各々は、これら２つの共振領域の各々の半径をｒ１及びｒ２とし、これら２つの共振領域の中心間距離をＤ１２とした場合に、Ｄ１２＜ｒ１＋ｒ２となるように配置されており、
上記第１励振領域に設けられた第１励振部と上記第２励振領域に設けられた第２励振部との距離である励振部間距離は、上記最初段の共振領域と上記最後段の共振領域との中心間距離以下であり、
上記第１広壁の上記第１励振領域に対応する部分には第１アンチパッドが形成されており、
上記第１励振部は、上記第１アンチパッドに囲まれた第１導体パッドから上記第１励振領域の内部に至る第１励振ピンであり、
上記第１広壁の上記第２励振領域に対応する部分には第２アンチパッドが形成されており、
上記第２励振部は、上記第２アンチパッドに囲まれた第２導体パッドから上記第２励振領域の内部に至る第２励振ピンであり、
一方の端部が上記第１導体パッドに導通し、且つ、上記第１広壁とともに二導体線路を構成する第１帯状導体と、
一方の端部が上記第２導体パッドに導通し、且つ、上記第１広壁とともに二導体線路を構成する第２帯状導体と、を更に備えており、
平面視した場合に、上記第１帯状導体と、該第１帯状導体と交わる第１励振領域を構成するポスト壁とのなす角、及び、上記第２帯状導体と、該第２帯状導体と交わる第２励振領域を構成するポスト壁とのなす角の少なくとも何れかは、４５°未満である、
ことを特徴とするポスト壁導波路。
【請求項１０】
請求項１〜９の何れか１項に記載のポスト壁導波路と、
上記第１広壁の上に実装された集積回路であって、出力端子が上記第１励振部に接続され、入力端子が上記第２励振部に接続されている集積回路と、を備えている、
ことを特徴とするフィルタモジュール。
【請求項１１】
平面視した場合に、上記集積回路は、少なくとも一部が上記複数の共振領域、上記第１励振領域、及び上記第２励振領域の少なくとも一部に重なるように、上記第１広壁の上に実装されている、
ことを特徴とする請求項１０に記載のフィルタモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ポスト壁導波路及びフィルタモジュールに関する。
【背景技術】
【０００２】
バンドパスフィルタに代表されるフィルタ機能を有するポスト壁導波路は、誘電体製の基板と、上記基板の一対の主面の各々にそれぞれ形成された第１広壁及び第２広壁と、上記基板の内部に形成されたポスト壁と、を備えている。
【０００３】
上記第１広壁、上記第２広壁、及び上記ポスト壁は、複数の共振領域と、該複数の共振領域を挟み込む第１励振領域及び第２励振領域とを構成する。
【０００４】
ポスト壁導波路は、無線通信用の集積回路（ＩＣ，Integrated Circuit）が処理する高周波信号をフィルタリング処理する場合に、集積回路内部に作り込んだフィルタ回路よりも良好なフィルタ特性を示す。これは、ポスト壁導波路のほうがフィルタ回路よりも無負荷Ｑが高いためである。よって、ポスト壁導波路とＩＣとを接続したいという要求が高まっている。
【０００５】
非特許文献１に記載のポスト壁導波路の第１励振領域及び第２励振領域の各々には、それぞれ、上記第１励振領域を励振する第１励振ピン及び上記第２励振領域を励振する第２励振ピンが設けられている。また、非特許文献１に記載のポスト壁導波路は、６段の共振領域を前半部分（１段目〜３段目）及び後半部分（４段目〜６段目）に分けた上で、前半部分と後半部分とを逆方向に延伸することによって、第１励振ピンと第２励振ピンとの距離を短くしている。
【０００６】
しかしながら、多くの場合、第１励振ピンと第２励振ピンとの距離は、ＩＣの出力端子と入力端子との距離よりも長い。このような場合には、ポスト壁導波路にＩＣを実装するために、第１励振ピンと出力端子とを接続する第１線路及び第２励振ピンと入力端子とを接続する第２線路を別途設けることになる。上記第１線路及び第２線路としては、例えば、二導体線路の一例であるマイクロストリップ線路が挙げられる。
【０００７】
二導体線路における伝送損失は、ポスト壁導波路における伝送損失よりも高い場合が多い。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Yusuke Uemichi, et. al, A 60-GHZ SIX-POLE QUASI-ELLIPTIC BANDPASS FILTER WITH NOVEL FEEDING MECHANISMS BASED ON SILICA-BASED POST-WALL WAVEGUIDE, IEEE MTT-S IMS, June 2017.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
非特許文献１に記載のポスト壁導波路は第１励振ピンと第２励振ピンとの距離が比較的短いため、第１線路及び第２線路の長さが短くすみ、伝送損失が抑制される。
【００１０】
一方、第１励振ピンと第２励振ピンとの距離に関しては、この距離を短くしたいとの要望に加えて、この距離の設計変更を容易にしたいという要望もある。これは、ポスト壁導波路の表面上に実装されるＩＣの種類が様々であることに起因して、出力端子と入力端子との距離が様々であるためである。
【００１１】
非特許文献１に記載のポスト壁導波路は、各共振領域の位置を変更するための自由度が低いため、各共振領域の位置を設計変更することが難しく、結果として、第１励振ピンと第２励振ピンとの距離を設計変更することが難しい。
【００１２】
本発明の一態様は、上述した課題に鑑みなされたものであり、その目的は、複数の共振領域とこれらを挟み込む２つの励振領域とを含むポスト壁導波路において、各励振領域にそれぞれ設けられた第１励振部と第２励振部との距離を従来よりも長くすることなく、且つ、この距離を容易に設計変更可能なポスト壁導波路を提供することである。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、本発明の第１の態様に係るポスト壁導波路は、誘電体製の基板と、上記基板の一対の主面の各々にそれぞれ形成された第１広壁及び第２広壁と、上記基板の内部に形成されたポスト壁と、を備えており、上記第１広壁、上記第２広壁、及び上記ポスト壁は、直列に接続された複数の共振領域と、最初段の共振領域に隣接する第１励振領域及び最後段の共振領域に隣接する第２励振領域とを構成している。本ポスト壁導波路を平面視した場合に、上記複数の共振領域の各々は、円形状であり、上記複数の共振領域のうち互いに隣接している２つの共振領域の各々は、これら２つの共振領域の各々の半径をｒ１及びｒ２とし、これら２つの共振領域の中心間距離をＤ１２とした場合に、Ｄ１２＜ｒ１＋ｒ２となるように配置されており、上記第１励振領域に設けられた第１励振部と上記第２励振領域に設けられた第２励振部との距離である励振部間距離は、上記最初段の共振領域と上記最後段の共振領域との中心間距離以下である。
【００１４】
複数の共振領域を有する本ポスト壁導波路は、バンドパスフィルタとして機能する。上記の構成によれば、非特許文献１に記載のポスト壁導波路と同程度又はそれ以下に励振部間距離を短くすることができる。そのうえで、上記の構成によれば、平面視した場合に、各共振領域の形状が円形状であるため、励振部間距離を設計変更した場合であっても、設計変形後の励振部間距離に応じて、各共振領域の位置を容易に最適化することができる。したがって、本ポスト壁導波路は、励振部間距離を従来よりも長くすることなく、且つ、励振部間距離を容易に設計変更することができる。
【００１５】
また、本発明の第２の態様に係るポスト壁導波路は、上述した第１の態様において、上記第１励振部及び上記第２励振部の少なくとも何れかは、最初段の共振領域と最後段の共振領域との間に位置する、ように構成されている。
【００１６】
上記の構成によれば、励振部間距離を更に短くすることができる。
【００１７】
また、本発明の第３の態様に係るポスト壁導波路は、上述した第１の態様又は第２の態様において、上記第１広壁の上記第１励振領域に対応する部分には第１アンチパッドが形成されており、上記第１励振部は、上記第１アンチパッドに囲まれた第１導体パッドから上記第１励振領域の内部に至る第１励振ピンであり、上記第１広壁の上記第２励振領域に対応する部分には第２アンチパッドが形成されており、上記第２励振部は、上記第２アンチパッドに囲まれた第２導体パッドから上記第２励振領域の内部に至る第２励振ピンである、ように構成されている。
【００１８】
上記の構成によれば、第１励振部の一態様である第１励振ピン及び第２励振部の一態様である第２励振ピンの各々が、それぞれ、第１励振領域及び第２励振領域を励振することができる。したがって、電磁波を第１励振部と第２励振部との間で伝送する場合に生じ得る伝送損失を抑制することができる。
【００１９】
また、本発明の第４の態様に係るポスト壁導波路は、上述した第３の態様において、一方の端部が上記第１導体パッドに導通し、且つ、上記第１広壁とともに二導体線路を構成する第１帯状導体と、一方の端部が上記第２導体パッドに導通し、且つ、上記第１広壁とともに二導体線路を構成する第２帯状導体と、を更に備えている。
【００２０】
上記の構成によれば、第１帯状導体及び第２帯状導体の配線パターンを適宜設計することにより、例えば、第１帯状導体の他方の端部に集積回路の出力端子を接続し、第２帯状導体の他方の端部に集積回路の入力端子を接続することが容易にできる。また、上述したように、本ポスト壁導波路においては励振部間距離が従来よりも短いため、第１帯状導体及び第２帯状導体の長さを従来よりも短くすることができる。二導体線路における伝送損失は、ポスト壁導波路における伝送損失よりも高い場合が多いので、本ポスト壁導波路は、集積回路を実装した場合の伝送損失を抑制することができる。
【００２１】
また、本発明の第５の態様に係るポスト壁導波路は、上述した第１の態様又は第２の態様において、上記第１広壁の上記第１励振領域に対応する部分には第１開口が形成されており、上記第１広壁の上記第２励振領域に対応する部分には第２開口が形成されており、上記第１広壁とは離間して設けられた第１帯状導体であって、平面視した場合に、一部が上記第１開口の少なくとも一部と重畳している第１帯状導体と、上記第１広壁とは離間して設けられた第２帯状導体であって、平面視した場合に、一部が上記第２開口の少なくとも一部と重畳している第２帯状導体と、を更に備え、上記第１励振部は、上記第１帯状導体のうち上記第１開口と重畳している部分であり、上記第２励振部は、上記第２帯状導体のうち上記第２開口と重畳している部分である、ように構成されている。
【００２２】
上記の構成によれば、第１励振部の一態様である、第１帯状導体のうち第１開口と重畳している部分、及び、第２励振部の一態様である、第２帯状導体のうち第２開口と重畳している部分の各々が、それぞれ、第１励振領域及び第２励振領域を励振することができる。したがって、電磁波を第１励振部と第２励振部との間で伝送する場合に生じ得る伝送損失を抑制することができる。また、上記の構成によれば、第１の励振部及び第２の励振部の各々が、励振ピンを用いることなく、第１励振領域及び第２励振領域の各々を励振することができる。したがって、第１帯状導体及び第２帯状導体の各々が、それぞれ、第１励振領域及び第２励振領域に対して励振ピンを介して固定されていないため、環境温度の変化に起因する伝送不良を生じにくい。
【００２３】
また、本発明の第６の態様に係るポスト壁導波路は、上述した態様５において、上記第１帯状導体は、上記第１広壁とともに二導体線路を構成し、上記第２帯状導体は、上記第１広壁とともに二導体線路を構成する。
【００２４】
上記の構成によれば、第１帯状導体及び第２帯状導体の配線パターンを適宜設計することにより、例えば、第１帯状導体の一方の端部に集積回路の出力端子を接続し、第２帯状導体の一方の端部に集積回路の入力端子を接続することが容易にできる。また、上述したように、本ポスト壁導波路においては励振部間距離が従来よりも短いため、第１帯状導体及び第２帯状導体の長さを従来よりも短くすることができる。二導体線路における伝送損失は、ポスト壁導波路における伝送損失よりも高い場合が多いので、本ポスト壁導波路は、集積回路を実装した場合の伝送損失を抑制することができる。
【００２５】
また、本発明の第７の態様に係るポスト壁導波路は、上述した態様５又は６において、平面視した場合に、上記第１励振領域を構成する一対の狭壁同士は、平行であり、且つ、上記第１励振領域の幅を二等分する点の集合である直線と、上記第１帯状導体の中心軸とは、ずれており、上記第２励振領域を構成する一対の狭壁同士は、平行であり、且つ、上記第２励振領域の幅を二等分する点の集合である直線と、上記第２帯状導体の中心軸とは、ずれている、構成を採用している。
【００２６】
上記の構成によれば、第１帯状導体の中心軸を第１励振領域の幅を二等分する点の集合である直線からずらして設けることができる。また、第２帯状導体の中心軸を第２励振領域の幅を二等分する点の集合である直線からずらして設けることができる。したがって、本ポスト壁導波路は、第１帯状導体及び第２帯状導体を配置する場合の自由度を高めることができる。
【００２７】
また、本発明の第８の態様に係るポスト壁導波路は、上述した態様７において、平面視した場合に、上記第１開口及び上記第２開口の各々は、台形状であり、上記第１開口は、上記台形状を形成する一対の底が上記第１励振領域を構成する上記一対の狭壁の各々と平行になるように、且つ、上記第１帯状導体の上記中心軸から、上記第１開口の上記一対の底のうち長さが短い底までの距離が、上記第１帯状導体の上記中心軸から、上記第１開口の上記一対の底のうち長さが長い底までの距離を上回る、ように配置されており、上記第２開口は、上記台形状を形成する一対の底が上記第２励振領域を構成する上記一対の狭壁の各々と平行になるように、且つ、上記第２帯状導体の上記中心軸から、上記第２開口の上記一対の底のうち長さが短い底までの距離が、上記第２帯状導体の上記中心軸から、上記第２開口の上記一対の底のうち長さが長い底までの距離を上回る、ように配置されている、構成を採用している。
【００２８】
上記の構成によれば、第１帯状導体の中心軸を第１励振領域の幅を二等分する点の集合である直線からずらして設けた場合に生じ得る反射特性及び透過特性の低下を抑制することができる。また、第２帯状導体の中心軸を第２励振領域の幅を二等分する点の集合である直線からずらして設けた場合に生じ得る反射特性及び透過特性の低下を抑制することができる。すなわち、本ポスト壁導波路は、第１帯状導体及び第２帯状導体を配置する場合の自由度を高めつつ、反射特性及び透過特性の低下を抑制することができる。
【００２９】
また、本発明の第９の態様に係るポスト壁導波路は、上述した第４の態様〜第８の態様の何れかにおいて、平面視した場合に、上記第１帯状導体と該第１帯状導体と交わる第１励振領域を構成するポスト壁とのなす角、及び、上記第２帯状導体と該第２帯状導体と交わる第２励振領域を構成するポスト壁とのなす角の少なくとも何れかは、４５°未満である、ように構成されている。
【００３０】
上記の課題を解決するために、本発明の第１０の態様に係るフィルタモジュールは、上述した第１の態様〜第９の態様の何れかに係るポスト壁導波路と、上記第１広壁の上に実装された集積回路であって、出力端子が上記第１励振部に接続され、入力端子が上記第２励振部に接続されている集積回路と、を備えている。
【００３１】
複数の共振領域を電磁気的に結合することによりフィルタ機能を実現したポスト壁導波路は、集積回路内部に作り込んだフィルタ回路よりも無負荷Ｑが高いため、良好なフィルタ特性を示す。上記の構成によれば、集積回路において処理する高周波信号をフィルタリング処理することが求められている場合に、フィルタ回路ではなくフィルタ機能を有するポスト壁導波路を用いることができる。そのため、フィルタ回路を用いたフィルタモジュールと比較して、本フィルタモジュールは、良好な高周波信号を得ることができる。
【００３２】
また、本発明の第１１の態様に係るフィルタモジュールは、上述した第１０の態様において、平面視した場合に、上記集積回路は、少なくとも一部が上記複数の共振領域、上記第１励振領域、及び上記第２励振領域の少なくとも一部に重なるように、上記第１広壁の上に実装されている。
【００３３】
上記の構成によれば、フィルタモジュールを小型化することができる。
【発明の効果】
【００３４】
本発明の一態様によれば、励振部同士の距離を従来よりも長くすることなく、且つ、この距離を容易に設計変更可能なポスト壁導波路を提供することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の実施形態に係るポスト壁導波路の斜視図である。
【図２】（ａ）及び（ｂ）の各々は、それぞれ、図１に示したポスト壁導波路の平面図及び模式図である。
【図３】図１に示したポスト壁導波路の拡大断面図であって、該ポスト壁導波路が備えている励振ピン及び帯状導体の拡大断面図である。
【図４】（ａ）及び（ｂ）の各々は、それぞれ、図１に示したポスト壁導波路の第１の変形例の模式図及び第２の変形例の模式図である。
【図５】図１に示したポスト壁導波路の第３の変形例の拡大平面図であって、第３の変形例が備えている開口及び帯状導体の拡大平面図である。
【図６】図５に示したポスト壁導波路の拡大断面図であって、該ポスト壁導波路が備えている開口及び帯状導体の拡大断面図である。
【図７】図１に示したポスト壁導波路の第４の変形例の拡大平面図であって、第４の変形例が備えている開口及び帯状導体の拡大平面図である。
【図８】本発明の第１の実施例群であるポスト壁導波路の反射特性を示すグラフである。
【図９】本発明の第１の実施例群であるポスト壁導波路の透過特性を示すグラフである。
【図１０】図１に示したポスト壁導波路の第５の変形例の拡大平面図であって、第５の変形例が備えている開口及び帯状導体の拡大平面図である。
【図１１】本発明の第２の実施例群であるポスト壁導波路の反射特性を示すグラフである。
【図１２】本発明の第２の実施例群であるポスト壁導波路の透過特性を示すグラフである。
【図１３】本発明の第３の実施例群であるポスト壁導波路の反射特性を示すグラフである。
【図１４】本発明の第３の実施例群であるポスト壁導波路の透過特性を示すグラフである。
【図１５】本発明の第２の実施形態に係るフィルタモジュールの拡大平面図であって、第２の実施形態に係るフィルタモジュールを構成するポスト壁導波路が備えている開口及び帯状導体の拡大平面図である。
【発明を実施するための形態】
【００３６】
〔第１の実施形態〕
（ポスト壁導波路１の構成）
本発明の第１の実施形態に係るポスト壁導波路１の構成について、図１〜図３を参照して説明する。図１は、ポスト壁導波路１の斜視図である。図２の（ａ）及び（ｂ）の各々は、それぞれ、ポスト壁導波路１の平面図及び模式図である。図３は、ポスト壁導波路１の拡大断面図であって、ポスト壁導波路１が備えている励振ピン６及び帯状導体８の拡大断面図である。なお、本発明の各実施形態に係るポスト壁導波路及びフィルタモジュールは、何れも、２８ＧＨｚ帯（例えば２７ＧＨｚ以上２９．５ＧＨｚ以下の帯域）を動作帯域として想定している。ただし、本発明の一態様に係るポスト壁導波路及びフィルタモジュールにおいて、その動作帯域は、２８ＧＨｚ帯に限定されるものではなく適宜定めることができる。２８ＧＨｚ帯以外の動作帯域の例としては、Ｅバンドと呼ばれる７１ＧＨｚ以上８６ＧＨｚ以下の帯域が挙げられる。
【００３７】
図１に示すように、ポスト壁導波路１は、誘電体製の基板２と、基板２の一対の主面の各々にそれぞれ形成された導体層３，４と、基板２の内部に形成されたポスト壁５と、励振ピン６，７と、を備えている。導体層３は、第１広壁の一例であり、導体層４は、第２広壁の一例であり、励振ピン６は、第１励振部の一例であり、励振ピン７は、第２励振部の一例である。
【００３８】
また、ポスト壁導波路１は、図２及び図３に示すように、導体層３の表面に形成された誘電体層１０と、誘電体層１０の表面に形成された帯状導体８，９と、を更に備えている。なお、図１には帯状導体８，９の図示を省略している。帯状導体８，９については、帯状導体８を例に、図３を参照して説明する。なお、帯状導体８は、導体層３とともに二導体線路の一例であるマイクロストリップ線路ＭＳ１を構成し、帯状導体９は、導体層３とともに二導体線路の一例であるマイクロストリップ線路ＭＳ２を構成する。
【００３９】
なお、図１においては、ポスト壁導波路１が備えているポスト壁５及び励振ピン６，７の形状及び配置を分かりやすくするために、ポスト壁５及び励振ピン６，７を実線で示し、基板２、導体層３，４、及び誘電体層１０を仮想線（二点鎖線）にて示している。
【００４０】
導体層３，４及びポスト壁５は、直列に、かつ、電磁気的に結合された複数（ｎ個、ｎは２以上の任意の整数、本実施形態においてはｎ＝５）の共振領域Ｒ１〜Ｒｎと、最初段の共振領域Ｒ１に隣接する励振領域ＲＥ１と、最後段の共振領域Ｒｎ（本実施形態においては共振領域Ｒ５）に隣接する励振領域ＲＥ２と、を構成する。励振領域ＲＥ１は、第１励振領域の一例であり、励振領域ＲＥ２は、第２共振領域の一例である。
【００４１】
このように構成されたポスト壁導波路１は、５段のバンドパスフィルタとして機能する。バンドパスフィルタとして機能するポスト壁導波路１の通過帯域の中心周波数及び帯域幅は、ポスト壁導波路１の設計パラメータを適宜設計することによって、所望の値に近づける、又は、所望の値にすることができる。すなわち、バンドパスフィルタとして機能するポスト壁導波路１の通過帯域の中心周波数及び帯域幅は、限定されるものではなく、用途に応じて適宜設定することができる。設計パラメータの例としては、共振領域Ｒ１〜Ｒｎの個数ｎや、共振領域Ｒ１〜Ｒｎの各々の半径ｒ１〜ｒｎや、隣接する共振領域の中心間距離などが上げられる。半径ｒ１〜ｒｎ及び隣接する共振領域の中心間距離については、図２の（ａ）を参照して後述する。
【００４２】
なお、ポスト壁導波路１において、共振領域Ｒ１〜Ｒ５は、この順番で直列に結合されている。しかし、ポスト壁導波路１において、共振領域Ｒ１〜Ｒ５は、この順番で直列に結合されたうえで、且つ、共振領域Ｒ１と共振領域Ｒ５とが、結合窓ＡＰ２及び結合窓ＡＰ５とは別の結合窓を介して、直接結合されていてもよい。この結合窓は、共振領域Ｒ１と共振領域Ｒ５とを電磁気的に隔てているポスト壁５を構成する一部の導体ポスト５ｉを省略することによって設けることができる。この場合、励振領域ＲＥ１から励振領域ＲＥ２までの経路において、共振領域Ｒ１と共振領域Ｒ５とは、直接且つ直列に結合されており、更に、共振領域Ｒ２〜Ｒ４の各々がこの順番で共振領域Ｒ１，Ｒ５に対して並列に結合されている、ともいえる。このように、本発明の一態様において、複数の共振領域Ｒ１〜Ｒｎは、そのうちの一部分の共振領域が直列に結合されており、残りの部分の共振領域が直列に結合された一部分の共振領域に対して並列に結合されていてもよい。
【００４３】
基板２は、誘電体製の板状部材である。本実施形態においては、基板２を構成する誘電体として、石英ガラスを用いている。この場合、基板２の厚みは、適宜選択することができるが、例えば、８６０μｍである。
【００４４】
導体層３及び導体層４の各々は、導体材料により構成された層状（又は膜状）部材であり、それぞれ、ポスト壁導波路１の第１広壁及び第２広壁として機能する。本実施形態においては、導体層３及び導体層４を構成する導体材料として、銅を用いている。
【００４５】
ポスト壁５は、導体層３と導体層４とを短絡する、柵状に並んだ導体ポストの集合であり、ポスト壁導波路１の狭壁として機能する。以下においては、ポスト壁５を構成するＮ本の導体ポストを導体ポスト５ｉ（Ｎは２以上の任意の整数であり、ｉは、１≦ｉ≦Ｎの整数）と一般化して記載する。
【００４６】
ポスト壁５は、互いに対向する一対の狭壁と、一対のショート壁とにより構成されている。一対のショート壁は、電磁波が伝送される方向に沿ってポスト壁導波路１をみた場合に、ポスト壁導波路１の両端面に対応する位置（励振ピン６，７の近傍）に設けられている。図１及び図２に示すように、励振領域ＲＥ１及び励振領域ＲＥ２の各々において、一対の狭壁同士は、平行である。
【００４７】
隣接する導体ポスト５ｉと導体ポスト５ｉ＋１との中心軸同士の間隔は、ポスト壁導波路１の通過帯域の中心周波数を有する電磁波の波長と比べて十分に短い。その結果、ポスト壁５は、この電磁波に対して仮想的な導体壁として機能する。
【００４８】
導体ポスト５ｉの直径は、例えば、１００μｍであり、導体ポストの中心軸同士の間隔は、例えば、１５０μｍや２００μｍなどである。導体ポスト５ｉの直径及び隣接する導体ポスト５ｉと導体ポスト５ｉ＋１との中心軸同士の間隔の各々は、ポスト壁導波路１の通過帯域の中心周波数を有する電磁波の波長に応じて適宜選択することができる。
【００４９】
各導体ポスト５ｉは、基板２を貫通する貫通孔の内壁に導体層を形成する、或いは、この貫通孔に導体を充填することによって実現されているスルービアである。ポスト壁５の配置パターンは、導体層３、導体層４、及びポスト壁５により囲まれた領域が、電磁気的に結合した複数の共振領域Ｒ１〜Ｒ５と、励振領域ＲＥ１，ＲＥ２とを構成するように定められている。
【００５０】
なお、本実施形態においては、基板２を構成する誘電体として、石英ガラスを用いているが、本発明は、これに限定されない。ポスト壁導波路１の基板２を構成する誘電体は、石英以外の誘電体、例えば、サファイアや、アルミナなどでもよい。
【００５１】
また、本実施形態においては、導体層３及び導体層４を構成する導体として、銅を用いているが、本発明は、これに限定されない。導体層３及び導体層４を構成する導体は、銅以外の導体、例えば、アルミニウムや、複数の金属元素により構成された合金などでもよい。
【００５２】
また、本実施形態においては、平面視した場合に、共振領域Ｒ１〜Ｒ５の各々は、円形状である。
【００５３】
また、本実施形態においては、共振領域Ｒ１〜Ｒｎの個数ｎを５個としているが、本発明は、これに限定されない。すなわち、個数ｎは、２個以上の任意の個数から適宜選択することができる。本実施形態において、個数ｎは、奇数であるが、偶数であってもよい。
【００５４】
（導体ポスト５ｉの配置パターン）
ポスト壁導波路１におけるポスト壁５を構成する導体ポスト５ｉの配置パターンについて、図２の（ａ）及び（ｂ）を参照して説明する。なお、図２の（ｂ）には、基板２、導体層３，４、及び誘電体層１０の図示を省略している。
【００５５】
図２の（ａ）においては、ポスト壁５を構成する導体ポスト５ｉの配置パターンを示す。図２の（ｂ）においては、ポスト壁５を仮想的な導体壁として実線で図示している。仮想的な導体壁は、各導体ポスト５ｉの中心を、円弧又は直線で繋ぐことによって得られる。また、図２の模式図においては、帯状導体８，９も模式的に図示している。
【００５６】
導体ポスト５ｉの配置パターンは、導体層３、導体層４、及びポスト壁５により囲まれた領域が、以下の構成を含むように決められる。
【００５７】
・励振領域ＲＥ１、
・結合窓ＡＰ１を介して励振領域ＲＥ１と電磁気的に結合された共振領域Ｒ１、
・結合窓ＡＰ２を介して共振領域Ｒ１と電磁気的に結合された共振領域Ｒ２、
・結合窓ＡＰ３を介して共振領域Ｒ２と電磁気的に結合された共振領域Ｒ３、
・結合窓ＡＰ４を介して共振領域Ｒ３と電磁気的に結合された共振領域Ｒ４、
・結合窓ＡＰ５を介して共振領域Ｒ４と電磁気的に結合された共振領域Ｒ５、
・結合窓ＡＰ６を介して共振領域Ｒ５と電磁気的に結合された励振領域ＲＥ２。
【００５８】
共振領域Ｒ１及び共振領域Ｒ５の各々は、それぞれ、最初段の共振領域及び最後段の共振領域の一例である。
【００５９】
共振領域Ｒ１〜Ｒ５は、平面視した場合に円形状であり、互いに隣接する２つの共振領域（例えば、共振領域Ｒ２と共振領域Ｒ３）の中心間距離は、これら２つの共振領域の半径の和よりも小さくなるように構成されている。互いに隣接する２つの共振領域Ｒ１，Ｒ２を例にすれば、中心Ｃ１と中心Ｃ２との距離である中心間距離Ｄ１２は、Ｄ１２＜ｒ１＋ｒ２を満たす。同様に、図示は省略しているものの、中心間距離Ｄ２３は、Ｄ２３＜ｒ２＋ｒ３を満たし、中心間距離Ｄ３４は、Ｄ３４＜ｒ３＋ｒ４を満たし、中心間距離Ｄ４５は、Ｄ４５＜ｒ４＋ｒ５を満たす。
【００６０】
このため、互いに隣接する２つの共振領域が結合窓を介して電磁気的に結合する。例えば、互いに隣接する２つの共振領域Ｒ２，Ｒ３が結合窓ＡＰ３を介して電磁気的に結合する。また、共振領域Ｒ１〜Ｒ５は、中心Ｃ１〜Ｃ５を結んだ結果得られる近似曲線が弧を描くように配置されている。
【００６１】
なお、平面視した場合に、励振領域ＲＥ１及び励振領域ＲＥ２は、本実施形態において直方体状である。
【００６２】
（励振ピン６，７及びマイクロストリップ線路ＭＳ１，ＭＳ２）
励振ピン６，７及びマイクロストリップ線路ＭＳ１，ＭＳ２について、図１〜図３を参照して説明する。上述したように、図１は、ポスト壁導波路１の斜視図であり、図２は、ポスト壁導波路１の平面図及び模式図である。図３は、ポスト壁導波路１の拡大断面図であって、励振ピン６及びマイクロストリップ線路ＭＳ１の拡大断面図である。図３の拡大断面図は、図２の平面図に示したＡＡ’線に沿った断面であるＡＡ’断面における拡大断面図である。
【００６３】
図３に示すように、第１励振ピンである励振ピン６は、励振領域ＲＥ１に含まれる基板２の内部に形成された導体製のブラインドビアであり、上述したように第１励振部の一例である。励振ピン６の一方の端部（ｚ軸正方向側の端部）には、帯状導体８が電気的に接続されている。
【００６４】
帯状導体８は、導体製の細長い帯状の導体パターンであり、第１帯状導体の一例である。帯状導体８は、マイクロストリップ線路ＭＳ１の信号線として機能する。ｘ軸正方向側の端部を端部８ａと称し、帯状の部分を本体８ｂと称し、ｘ軸負方向側の端部を端部８ｃと称する。帯状導体８は、端部８ａ，８ｃの各々の幅が本体８ｂの幅を上回るようにパターニングされている。端部８ｃは、信号線として機能する帯状導体８に電磁波を給電するための端子として機能する。端部８ｃには、例えば、上述したようなＩＣの出力端子をバンプなどの導電性接続部材を用いて接続することができる。
【００６５】
励振ピン６は、基板２の一方の主面であって、導体層３が形成された側（ｚ軸正方向側）の主面から、基板２の内部に至る非貫通孔に導体層を形成する、或いは、この非貫通孔に導体を充填することによって実現されているブラインドビアである。したがって、励振ピン６の他方の端部（ｚ軸負方向側の端部）は、導体層４から離間している。
【００６６】
励振領域ＲＥ１に対応する導体層３のうち、平面視において励振ピン６を包含する領域には、導体膜を円環状に除去したアンチパッド３ｃ（第１アンチパッドの一例）が形成されている。その結果、導体層３の励振ピン６を包含する領域には、開口３ａと、開口３ａの内側に残された円形の導体パッド３ｂとが設けられている。帯状導体８の端部８ａは、導体パッド３ｂを介して励振ピン６と導通している。
【００６７】
このように構成された励振ピン６は、励振領域ＲＥ１を励振する。なお、端部８ａを起点にして、本体８ｂを何れの方向に延伸するかは限定されないが、本実施形態においては、励振領域ＲＥ１のショート壁と交わるようにｘ軸負方向に延伸されている。また、本体８ｂの長さは、端部８ｃの位置に応じて適宜定めることができる。本実施形態においては、平面視において励振領域ＲＥ１の外側に端部８ｃを設けている。
【００６８】
図３においては省略しているものの、第２励振ピンの一例である励振ピン７は、励振領域ＲＥ２に含まれる基板２の内部に形成された導体製のブラインドビアであり、上述したように第２励振部の一例である。また、帯状導体９は、導体製の細長い帯状の導体パターンであり、第２帯状導体の一例である。帯状導体９は、マイクロストリップ線路ＭＳ２の信号線として機能する。帯状導体９は、ｘ軸正方向側の端部９ａと、本体９ｂと、ｘ軸負方向側の端部９ｃとにより構成されている。励振領域ＲＥ２に対応する導体層３のうち、平面視において励振ピン７を包含する領域には、導体膜を円環状に除去したアンチパッド（第２アンチパッドの一例）が形成されている。帯状導体９の端部９ａは、上述したアンチパッドの内側に残された導体パターンを介して励振ピン７と導通している。
【００６９】
励振ピン７及び帯状導体９の各々は、励振領域ＲＥ２に形成されている点を除いて、励振ピン６及び帯状導体８の各々と同一に構成されている。したがって、ここでは、励振ピン７及び帯状導体９の説明を省略する。なお、端部９ｃには、無線通信用のＩＣの入力端子をバンプなどの導電性接続部材を用いて接続することができる。
【００７０】
ポスト壁導波路１においては、励振ピン６及び励振ピン７の各々が、それぞれ、励振領域ＲＥ１及び励振領域ＲＥ２を励振することができる。したがって、マイクロストリップ線路ＭＳ１と励振領域ＲＥ１との間、及び、マイクロストリップ線路ＭＳ２と励振領域ＲＥ２との間で伝送する場合に生じ得る伝送損失を抑制することができる。
【００７１】
また、ポスト壁導波路１においては、帯状導体８，９の配線パターンを適宜設計することにより、例えば、端部８ｃにＩＣの出力端子を接続し、端部９ｃにＩＣの入力端子を接続することが容易にできる。
【００７２】
なお、端部８ｃ，９ｃを用いてＩＣをポスト壁導波路１に実装する態様については、ポスト壁導波路１の変形例であるポスト壁導波路１Ａ，１Ｂを用いて後述する（図４参照）。
【００７３】
（距離ＤＥ及び距離ＤＷ）
図２の平面図に示すように、ポスト壁導波路１は、距離ＤＥが距離ＤＷより短くなるように構成されている。距離ＤＥは、励振ピン６の中心Ｃ６と、励振ピン７の中心Ｃ７との距離である励振部間距離の一例であり、距離ＤＷは、最初段の共振領域である共振領域Ｒ１と、最後段の共振領域である共振領域Ｒ５との中心間距離（すなわち中心Ｃ１と中心Ｃ５との距離）の一例である。ただし、本発明の一態様において、距離ＤＥは、距離ＤＷ以下であればよい。
【００７４】
距離ＤＥ及び距離ＤＷがＤＥ≦ＤＷという条件を満たすということは、言い換えれば、図２の模式図に示した線分Ｃ１Ｃ６をｘ軸負方向側に延長した半直線Ｃ１Ｃ６と、図２の模式図に示した線分Ｃ５Ｃ７をｘ軸負方向側に延長した半直線Ｃ５Ｃ７とは、平行であるか、又は、交点を有する。したがって、ポスト壁導波路１においては、非特許文献１に記載のポスト壁導波路と同程度又はそれ以下に距離ＤＥを短くすることができる。
【００７５】
（距離ＤＥの設計変更）
〔発明が解決しようとする課題〕の欄にも記載したように、無線通信用のＩＣの種類が様々であるため、ポスト壁導波路１に様々なＩＣを実装するためには、距離ＤＥをＩＣの出力端子と入力端子との距離に応じて設計変更することが求められる。
【００７６】
上述したように、ポスト壁導波路１において、共振領域Ｒ１〜Ｒ５は、平面視した場合に円形状であり、互いに隣接する２つの共振領域（例えば、共振領域Ｒ２と共振領域Ｒ３）の中心間距離は、これら２つの共振領域の半径の和よりも小さくなるように構成されている。互いに隣接する２つの共振領域Ｒ１，Ｒ２を例にすれば、中心Ｃ１と中心Ｃ２との距離である中心間距離Ｄ１２は、Ｄ１２＜ｒ１＋ｒ２を満たす。同様に、図示は省略しているものの、中心間距離Ｄ２３は、Ｄ２３＜ｒ２＋ｒ３を満たし、中心間距離Ｄ３４は、Ｄ３４＜ｒ３＋ｒ４を満たし、中心間距離Ｄ４５は、Ｄ４５＜ｒ４＋ｒ５を満たす。
【００７７】
ポスト壁導波路１においては、共振領域Ｒ１〜Ｒ５が平面視した場合に円形状であるため、共振領域Ｒ１〜Ｒ５の各々が互いに重ならないように、かつ、上述した各条件を満たしていれば、共振領域Ｒ１〜Ｒ５の配置を設計及び設計変更する場合に、各中心Ｃ１〜Ｃ５における、隣接する共振領域の各々の中心を、又は、隣接する励振ピンと共振領域の各々の中心を結ぶ線とのなす角である角度θ１，θ２，θ３，θ４，θ５を任意に変更することができる。したがって、ポスト壁導波路１においては、距離ＤＥを設計変更した場合であっても、設計変形後の距離ＤＥに応じて、共振領域Ｒ１〜Ｒ５の位置、及び、励振領域ＲＥ１，ＲＥ２の位置を容易に最適化することができる。
【００７８】
（ポスト壁導波路１の主たる効果）
以上のように、ポスト壁導波路１は、非特許文献１に記載のポスト壁導波路と同程度又はそれ以下に距離ＤＥを短くすることができる。そのうえで、ポスト壁導波路１は、距離ＤＥを容易に設計変更することができる。したがって、ポスト壁導波路１は、距離ＤＥを従来よりも長くすることなく、且つ、距離ＤＥを容易に設計変更することができる。
【００７９】
〔第１の変形例及び第２の変形例〕
図４の（ａ）及び（ｂ）の各々は、それぞれ、ポスト壁導波路１Ａの模式図及びポスト壁導波路１Ｂの模式図である。ポスト壁導波路１Ａは、ポスト壁導波路１の第１の変形例であり、ポスト壁導波路１Ｂは、ポスト壁導波路１の第２の変形例である。なお、図４においては、励振ピン６，７が点で示されている。そのため、図４には、励振ピンを示す符号「６」及び「７」を図示せず、中心を示す符号「Ｃ６」及び「Ｃ７」のみを図示している。また、図４の（ａ）及び（ｂ）においては、帯状導体８の端部８ａ及び端部８ｃ、並びに、帯状導体９の端部９ａ及び端部９ｃの符号の図示を省略している。また、図４の（ａ）及び（ｂ）においては、ポスト壁５の形状及び配置を分かりやすくするために、ＩＣ１１を仮想線（二点鎖線）にて示している。
【００８０】
ポスト壁導波路１Ａは、ポスト壁導波路１と比較して、距離ＤＷが広げられている。そのうえで、最初段の共振領域である共振領域Ｒ１と最後段の共振領域である共振領域Ｒ５との間に励振領域ＲＥ２が配置されている。したがって、励振ピン７も共振領域Ｒ１と共振領域Ｒ５との間に位置する。
【００８１】
ポスト壁導波路１Ａによれば、ポスト壁導波路１及び非特許文献１に記載のポスト壁導波路と比較して、距離ＤＥを更に短くすることができる。
【００８２】
なお、ポスト壁導波路１Ａにおいては、励振ピン７を含む励振領域ＲＥ２のみを共振領域Ｒ１と共振領域Ｒ５との間に配置している。しかし、本発明の一態様においては、励振ピン６を含む励振領域ＲＥ１及び励振領域ＲＥ２の両方を共振領域Ｒ１と共振領域Ｒ５との間に配置してもよい。この構成によれば、距離ＤＥをより一層短くすることができる。
【００８３】
また、図４に示した態様においては、ポスト壁導波路１Ａの表面に（誘電体層１０の表面の上に）ＩＣ１１を実装している。具体的には、ＩＣ１１の出力端子１１ａを端部８ｃに電気的に接続し、ＩＣ１１の入力端子１１ｂを端部９ｃに電気的に接続している。これらの電気的な接続には、例えばバンプや半田などの導電性接続部材を利用することができる。
【００８４】
上述したように、ポスト壁導波路１Ａによれば、励振ピン７が共振領域Ｒ１と共振領域Ｒ５との間に位置するため、励振ピン７が共振領域Ｒ１と共振領域Ｒ５との間に位置しない場合と比較して、距離ＤＥを短くでき、結果として、帯状導体８を含むマイクロストリップ線路ＭＳ１及び帯状導体９を含むマイクロストリップ線路ＭＳ２の長さを短くすることができる。
【００８５】
マイクロストリップ線路ＭＳ１，ＭＳ２を含む二導体線路における伝送損失は、ポスト壁導波路における伝送損失よりも高い場合が多い。したがって、ポスト壁導波路１Ａは、ＩＣ１１を実装した場合の伝送損失を抑制することができる。
【００８６】
また、複数の共振領域Ｒ１〜Ｒｎを電磁気的に結合することによりフィルタ機能を実現したポスト壁導波路は、集積回路内部に作り込んだフィルタ回路よりも無負荷Ｑが高いため、良好なフィルタ特性を示す。ＩＣを実装したポスト壁導波路１Ａによれば、ＩＣ１１において処理する高周波信号をフィルタリング処理することが求められている場合に、フィルタ回路ではなくフィルタ機能を有するポスト壁導波路１Ａを用いることができる。そのため、フィルタ回路を用いたフィルタモジュールと比較して、良好な高周波信号を得ることができる。
【００８７】
なお、ポスト壁導波路１Ａと、ＩＣ１１とを備えたフィルタモジュールも本発明の範疇に含まれる。
【００８８】
また、平面視した場合に、ＩＣ１１は、その一部が励振領域ＲＥ１、共振領域Ｒ１、共振領域Ｒ２、及び共振領域Ｒ３に重なっている。このように、本発明の一態様において、平面視した場合に、ＩＣ１１は、少なくとも一部が共振領域Ｒ１〜Ｒ５、及び励振領域ＲＥ１，ＲＥ２の少なくとも一部に重なるように、導体層３及び誘電体層１０の上に実装されていることが好ましい。
【００８９】
この構成によれば、ポスト壁導波路１Ａと、ＩＣ１１とを備えたフィルタモジュールを小型化することができる。
【００９０】
また、ポスト壁導波路１Ａにおいては、帯状導体８を直線状ではなく、屈曲させることによって、帯状状態８と励振領域ＲＥ１のショート壁との成す角度θ８を４５度未満に設定している。このように、帯状導体８の形状を変更することによって、角度θ８を任意に設計変更することができる。角度θ８は、４５度未満であることが好ましい。
【００９１】
また、ポスト壁導波路１Ａにおいては、帯状状態８と励振領域ＲＥ１のショート壁との成す角度θ８を４５度未満に設定しているが、帯状状態９と励振領域ＲＥ２のショート壁との成す角度を４５度未満に設定してもよいし、角度θ８及び帯状状態９と励振領域ＲＥ２のショート壁との成す角度の両方を４５度未満に設定してもよい。
【００９２】
また、ポスト壁導波路１及びポスト壁導波路１Ａは、何れも５個の共振領域Ｒ１〜Ｒ５を備えているが、複数の共振領域Ｒ１〜Ｒｎの個数ｎは、任意に設計することができる。例えば、ポスト壁導波路１Ｂのように個数ｎは、ｎ＝３であってもよいし、偶数であってもよい。
【００９３】
〔第３の変形例〕
図５は、ポスト壁導波路１の第３の変形例であるポスト壁導波路１Ｃの拡大平面図であって、ポスト壁導波路１Ｃが備えている開口３ｄ及び帯状導体８の拡大平面図である。図６は、ポスト壁導波路１Ｃの拡大断面図であって、開口３ｄ及び帯状導体８の拡大断面図である。図６の拡大断面図は、図５の平面図に示したＢＢ’線に沿った断面であるＢＢ’断面における拡大断面図である。
【００９４】
ポスト壁導波路１Ｃは、図１、図２、及び図３に示したポスト壁導波路１をベースにして、ポスト壁導波路１が備えていた励振ピン６及び帯状導体８を、図５及び図６に示した開口３ｄ及び帯状導体８に置き換えるとともに、ポスト壁導波路１が備えていた励振ピン７及び帯状導体９を、図５及び図６に示した開口３ｄ及び帯状導体８と同一の構成に置き換えることによって得られる。したがって、本変形例では、図５及び図６を参照して、ポスト壁導波路１Ｃにおける第１励振部の一例について説明し、該第１の励振部と同一に構成されている第２励振部の一例については、その説明を省略する。
【００９５】
図５に示すように、ポスト壁導波路１Ｃは、ポスト壁導波路１と同様に、基板２と、導体層３，４と、ポスト壁５と、帯状導体８とを備えており、更に、一方の主面に帯状導体８が形成された誘電体製の基板１５と、基板１５の他方の主面に形成された導体層１７と、導体層３と導体層１７とを短絡するとともに接合する半田１８とを備えている。なお、ポスト壁導波路１Ｃは、ポスト壁導波路１が備えている誘電体層１０を備えていない。
【００９６】
基板１５を構成する誘電体は、例えば、バンドパスフィルタとして機能するポスト壁導波路１Ｃの通過帯域の中心周波数などに応じて、マイクロストリップ線路の基板として採用した場合に伝送損失を抑制することが可能な誘電体から適宜選択することができる。
【００９７】
また、市販されている実装基板（例えば、Ｍｅｇｔｒｏｎ６（登録商標）やＲｏｇｅｒｓ  ＲＴ／ｄｕｒｏｉｄ（登録商標）５８８０など）の基板部分を基板１５として利用することもできる。この場合、実装基板の互いに対向する一対の主面のうち、一方の主面である導体層をパターニングすることによって後述する帯状導体８を形成し、実装基板の他方の主面である導体層をパターニングすることによって後述する導体層１７を形成することができる。
【００９８】
ポスト壁導波路１Ｃにおいては、導体層３のうち、励振領域ＲＥ１に対応する部分に、第１開口の一例である開口３ｄが形成されている。開口３ｄは、平面視において長方形状であり、その長辺がポスト壁５のショート壁に対して平行又は略平行となるように形成されている。開口３ｄにおける長辺及び短辺の長さ、及び、上記ショート壁と開口３ｄとの間隔は、限定されるものではなく、適宜設計することができる。
【００９９】
第１帯状導体の一例である帯状導体８は、基板１５の一方の主面（図５においては、導体層３から遠い側の主面でありｚ軸正方向側の主面）に形成された長方形状の導体パターンであり、導体層３とは離間して設けられている。帯状導体８は、平面視において、本体８ｂの延伸されている方向（長辺に沿った方向）が上記ショート壁と交わるように（本変形例においては直交するように）、且つ、一部が開口３ｄの一部と重畳するように、基板１５の一方の主面に形成されている。本変形例においては、帯状導体８のうち開口３ｄの一部と重畳する領域を領域８ａと称する。領域８ａは、第１励振部の一例である。
【０１００】
帯状導体８は、導体層１７及び導体層３とともに、マイクロストリップ線路ＭＳ１を構成し、マイクロストリップ線路ＭＳ１の信号線として機能する。帯状導体８の幅及び長さは、限定されるものではなく、適宜設計することができる。
【０１０１】
図５に示したように、本変形例において、帯状導体８は、長方形状である。ただし、帯状導体８は、少なくとも開口３ｄと平面視において領域８ａの近傍が帯状であればよく、開口３ｄから遠い側の端部８ｃの近傍は、如何なる形状にパターニングされていてもよい。３ｄから遠い側の端部には、ポスト壁導波路１の場合と同様に、ＩＣの出力端子をバンプなどの導電性接続部材を用いて接続することができる。
【０１０２】
なお、上述したように、第２励振部は、第１励振部と同一に構成されている。すなわち、導体層３の励振領域ＲＥ２に対応する部分には、開口３ｄと同一な第２開口が形成されている。帯状導体８と同一に構成された第２帯状導体は、導体層３とは離間して設けられており、平面視した場合に、その一部が上記第２開口の一部と重畳している。上記第２帯状導体のうち上記第２開口と重畳している部分は、第２励振部の一例である。また、第２帯状導体は、導体層１７及び導体層３とともに、マイクロストリップ線路ＭＳ２を構成し、マイクロストリップ線路ＭＳ２の信号線として機能する。
【０１０３】
ポスト壁導波路１Ｃによれば、第１帯状導体（本変形例では帯状導体８）及び第２帯状導体の各々が、それぞれ、励振ピン６，７を用いることなく、基板２の励振領域ＲＥ１，ＲＥ２を励振することができる。したがって、第１帯状導体及び第２帯状導体の各々が、それぞれ、励振領域ＲＥ１，ＲＥ２に対して励振ピン６，７を介して固定されていないため、環境温度の変化に起因する伝送不良を生じにくい。
【０１０４】
＜第４の変形例＞
図７は、ポスト壁導波路１の第４の変形例であるポスト壁導波路１Ｄの拡大平面図であって、ポスト壁導波路１Ｄが備えている開口３ｄ及び帯状導体８Ｄの拡大平面図である。ポスト壁導波路１Ｄは、ポスト壁導波路１Ｃの変形例でもある。第４の変形例においては、ポスト壁導波路１Ｄにおけるポスト壁導波路１Ｃからの変更点について説明する。
【０１０５】
なお、第４の変形例においては、図７に示すように、ポスト壁５を構成する一対の狭壁の各々を、それぞれ、狭壁５ａ及び狭壁５ｂと称し、ポスト壁５を構成するショート壁をショート壁５ｃと称する。図７に示すように、励振領域ＲＥ１において、狭壁５ａと狭壁５ｂとは、平行である。また、図示は省略するが、励振領域ＲＥ２においても、一対の狭壁同士は、平行である。
【０１０６】
ポスト壁導波路１Ｄは、ポスト壁導波路１Ｃをベースにして、帯状導体８を帯状導体８Ｄに置き換えるとともに、帯状導体９に対応する帯状導体であって、帯状導体８と同一に構成された帯状導体を、帯状導体８Ｄに対応する構成に置き換えることによって得られる。ポスト壁導波路１Ｄにおける帯状導体９に対応する帯状導体であって帯状導体８Ｄに対応する構成は、狭壁５ｂを構成する各導体ポスト５ｉの中心軸を含む平面を対称面として、帯状導体８Ｄと鏡映対称になるように構成されている。なお、第４の変形例においては、励振領域ＲＥ１を励振する帯状導体８Ｄを用いてポスト壁導波路１Ｄについて説明する。
【０１０７】
帯状導体８Ｄは、帯状導体８と同様に形成された長方形状の導体パターンである。帯状導体８Ｄの端部８Ｄａ，８Ｄｃは、帯状導体８の端部８ａ，８ｃに対応し、帯状導体８Ｄの本体８Ｄｂは、帯状導体８の本体８ｂに対応する。帯状導体８Ｄは、帯状導体８と比較して、基板２の一方の主面上における位置が異なっている。具体的には、基板２の一方の主面を平面視した場合に、帯状導体８は、ポスト壁導波路１Ｄにおける励振領域ＲＥ１の長手方向（電磁波が伝送される方向）に平行な直線であって、ポスト壁導波路１Ｄにおける励振領域ＲＥ１の幅Ｗ１を二等分する点の集合である直線であるＢ−Ｂ’線にその中心軸が一致するように配置されている。一方、帯状導体８Ｄは、基板２の一方の主面を平面視した場合に、Ｂ−Ｂ’線からギャップΔＧだけ平行にずれて配置されている。図７においては、帯状導体８Ｄの中心軸と一致する直線をＣ−Ｃ’線で示している。
【０１０８】
このように、帯状導体８Ｄの中心軸をＢ−Ｂ’線からずらして設けることができることによって、ポスト壁導波路１Ｄは、帯状導体８Ｄを配置する場合の自由度を高めることができる。
【０１０９】
＜第１の実施例群＞
本発明の第１の実施例群であり、図７に示したポスト壁導波路１Ｄの実施例群について、図８及び図９を参照して説明する。図８は、第１の実施例群の各ポスト壁導波路１ＤのＳパラメータＳ（１，１）の周波数依存性（以下において、反射特性と称する）を示すグラフである。図９は、第１の実施例群の各ポスト壁導波路１ＤのＳパラメータＳ（２，１）の周波数依存性（以下において、透過特性と称する）を示すグラフである。なお、第１の実施例群においては、帯状導体８Ｄの端部８Ｄｃを第１ポートとし、励振領域ＲＥ１のｘ軸正方向側の端部を第２ポートとして、ＳパラメータＳ（１，１）及びＳパラメータＳ（２，１）をシミュレーションした。
【０１１０】
第１の実施例群のポスト壁導波路１Ｄは、図７に示したポスト壁導波路１Ｄにおいて、２８ＧＨｚ帯を含む動作帯域を実現することを目指し、以下の設計パラメータを採用した。第１の実施例群のポスト壁導波路１Ｄの各々は、ギャップΔＧを０μｍ以上９００μｍ以下の範囲内で変化させることによって得られる。
【０１１１】
（設計パラメータ）
・基板２：石英製（Ｔ１１＝０．８６ｍｍ）
・Ｗ１＝４ｍｍ
・基板１５：Ｍｅｇｔｒｏｎ６（登録商標）（Ｔ１５＝１００μｍ）
・導体層３，４：銅製（厚さ１０μｍ）
・導体層１７：銅製（厚さ１８μｍ）
・開口３ｄ：長辺の長さ＝３．２ｍｍ、短辺の長さ＝４００μｍ、ショート壁５ｃとの間隔＝１００μｍ
・帯状導体８Ｄ：銅製（厚さ１８μｍ）、幅＝２００μｍ、ΔＧ＝０，１００，２００，３００，４００，５００，６００，７００，８００，９００μｍ
・半田１８：厚さ＝３０μｍ
図８を参照すれば、第１の実施例群のポスト壁導波路１Ｄにおいて、（１）ギャップΔＧが０μｍ以上５００μｍ以下である場合、２７ＧＨｚ以上２９．５ＧＨｚ以下の動作帯域においてＳパラメータＳ（１，１）が−２０ｄＢを下回り、（２）ギャップΔＧが６００μｍである場合、上記動作帯域の一部においてＳパラメータＳ（１，１）が−２０ｄＢを上回り、（３）ギャップΔＧが７００μｍ以上９００μｍ以下である場合、上記動作帯域においてＳパラメータＳ（１，１）が−２０ｄＢを上回ることが分かった。
【０１１２】
また、図９を参照すれば、第１の実施例群のポスト壁導波路１Ｄにおいて、（４）ギャップΔＧが０μｍ以上８００μｍ以下である場合、上記動作帯域においてＳパラメータＳ（２，１）が−０．５ｄＢを上回り、（５）ギャップΔＧが９００μｍである場合、上記動作帯域においてＳパラメータＳ（２，１）が−０．５ｄＢを下回ることが分かった。
【０１１３】
以上の結果から、第１の実施例群のポスト壁導波路１Ｄは、上記動作帯域において良好な性能を示すために、ギャップΔＧとして０μｍ以上５００μｍ以下の範囲内に含まれる値を採用することが好ましいことが分かった。
【０１１４】
＜第５の変形例＞
図１０は、ポスト壁導波路１の第５の変形例であるポスト壁導波路１Ｅの拡大平面図であって、ポスト壁導波路１Ｅが備えている開口３ｄＥ及び帯状導体８Ｅの拡大平面図である。ポスト壁導波路１Ｅは、ポスト壁導波路１Ｄの変形例でもある。第５の変形例においては、ポスト壁導波路１Ｅにおけるポスト壁導波路１Ｄからの変更点について説明する。
【０１１５】
ポスト壁導波路１Ｅは、ポスト壁導波路１Ｄをベースにして、開口３ｄを開口３ｄＥに置換することによって得られる。なお、ポスト壁導波路１Ｅが備えている帯状導体８Ｅは、ポスト壁導波路１Ｄが備えている帯状導体８Ｄと同一に構成されている。帯状導体８Ｅの端部８Ｅａ，８Ｅｃは、帯状導体８Ｄの端部８Ｄａ，８Ｄｃに対応し、帯状導体８Ｅの本体８Ｅｂは、帯状導体８Ｄの本体８Ｄｂに対応する。
【０１１６】
開口３ｄＥは、開口３ｄと同様にポスト壁導波路１Ｅの一方の広壁を構成する導体層３に設けられた開口であるが、その形状が開口３ｄとは異なる。具体的には、基板２の一方の主面を平面視した場合に、開口３ｄの形状は、長辺がショート壁５ｃに平行であり、短辺が狭壁５ａ，５ｂに平行である長方形状である（図７参照）。一方、開口３ｄＥの形状は、開口３ｄにおける一対の短辺の各々に対応する部分を一対の底（上底及び下底）とする等脚台形状である。なお、開口３ｄＥの形状は、少なくとも台形状であればよく、等脚台形であることが好ましい。
【０１１７】
以下において、開口３ｄＥの幅（短辺に沿った長さ）の最小値（すなわち図１０に示した配置における上底の長さ）を幅Ｗａと呼び、開口３ｄＥの幅の最大値（すなわち図１０に示した配置における下底の長さ）を幅Ｗｂと呼ぶ。
【０１１８】
ポスト壁導波路１Ｅの幅Ｗ１を二等分する点の集合であるＢ−Ｂ’線を境界として、２つに分けられるポスト壁導波路１Ｅの領域のうち、（１）帯状導体８Ｅの中心軸（Ｃ−Ｃ’線ともいえる）が配置されている側の領域（図１０に示した配置における下側の領域）を第１の領域と称し、（２）帯状導体８Ｅの中心軸が配置されていない側の領域（図１０に示した配置における上側の領域）を第２の領域と称する。開口３ｄＥは、一対の底のうち、長い方の底が上記第１の領域に位置し、短い方の底が上記第２の領域に位置するように、導体層３に形成されている。別の言い方をすれば、帯状導体８Ｅの中心軸から上底までの距離が、該中心軸から下底までの距離を上回る。なお、図１０に示した配置において、上底は、一対の底のうち長さが短い底であり、下底は、一対の底のうち長さが長い底である。
【０１１９】
幅Ｗａ及び幅Ｗｂの各々は、動作帯域やギャップΔＧ等に応じて適宜定めることができるが、第５の変形例においては、幅Ｗａ，Ｗｂの各々として、Ｗａ＝１００μｍ及びＷｂ＝４００μｍを採用している。
【０１２０】
図７に示したポスト壁導波路１Ｄのように、帯状導体８Ｅの中心軸をＢ−Ｂ’線からずらして設けた場合、該中心軸がＢ−Ｂ’線に一致している場合と比較して、反射特性及び透過特性が低下する場合がある。ポスト壁導波路１Ｅにおいては、帯状導体８Ｅの中心軸をＢ−Ｂ’線からずらして設けたうえで、等脚台形状の開口３ｄＥを採用している。したがって、帯状導体８Ｅの中心軸をＢ−Ｂ’線からずらして設けた場合に生じ得る反射特性及び透過特性の低下を抑制することができる。すなわち、ポスト壁導波路１Ｅは、帯状導体８Ｅを配置する場合の自由度を高めつつ、反射特性及び透過特性の低下を抑制することができる。
【０１２１】
＜第２の実施例群＞
本発明の第２の実施例群であり、図１０に示したポスト壁導波路１Ｅの実施例群について、図１１及び図１２を参照して説明する。図１１は、第２の実施例群の各ポスト壁導波路１Ｅの反射特性を示すグラフである。図１２は、第２の実施例群の各ポスト壁導波路１Ｅの透過特性を示すグラフである。なお、第２の実施例群においては、帯状導体８Ｅの端部８Ｅｃを第１ポートとし、励振領域ＲＥ１のｘ軸正方向側の端部を第２ポートとして、ＳパラメータＳ（１，１）及びＳパラメータＳ（２，１）をシミュレーションした。
【０１２２】
第２の実施例群のポスト壁導波路１Ｅは、図１０に示したポスト壁導波路１Ｅにおいて、２８ＧＨｚ帯を含む動作帯域を実現することを目指し、第１の実施例群であるポスト壁導波路１Ｄのうち、ΔＧ＝６００μｍであるポスト壁導波路１Ｄをベースにした。そのうえで、幅Ｗｂを４００μｍに固定し、幅Ｗａを５０μｍ以上４００μｍ以下の範囲内で変化させることによって得られる。なお、図１１及び図１２に示したプロットのうち、Ｗａ＝４００μｍであるプロットは、ΔＧ＝６００μｍであるポスト壁導波路１Ｄに対応する。
【０１２３】
図１１を参照すれば、本実施例群のポスト壁導波路１Ｅにおいて、幅Ｗａを４００μｍから５０μｍまで縮小することにともなって、反射特性が改善されることが分かった。より具体的には、本実施例群のポスト壁導波路１Ｅにおいて、（１）幅Ｗａが５０μｍ以上３００μｍ以下である場合、２７ＧＨｚ以上２９．５ＧＨｚ以下の動作帯域においてＳパラメータＳ（１，１）が−２０ｄＢを下回り、（２）幅Ｗａが３５０μｍ以上４００μｍ以下である場合、上記動作帯域の一部においてＳパラメータＳ（１，１）が−２０ｄＢを上回ることが分かった。
【０１２４】
また、図１２を参照すれば、本実施例群のポスト壁導波路１Ｅにおいて、幅Ｗａを４００μｍから５０μｍまで縮小することにともなって、透過特性が改善されることが分かった。なお、本実施例群のポスト壁導波路１Ｅにおいて、幅Ｗａが５０μｍ以上４００μｍ以下である場合、上記動作帯域においてＳパラメータＳ（２，１）は、−０．５ｄＢを上回った。
【０１２５】
以上の結果から、本実施例群のポスト壁導波路１Ｅは、上記動作帯域において良好な性能を示すために、幅Ｗａとして５０μｍ以上３００μｍ以下の範囲内に含まれる値を採用することが好ましいことが分かった。
【０１２６】
＜第３の実施例群＞
本発明の第３の実施例群であり、図１０に示したポスト壁導波路１Ｅの実施例について、図１３及び図１４を参照して説明する。図１３は、第３の実施例群のポスト壁導波路１Ｅの反射特性を示すグラフである。図１４は、第３の実施例群のポスト壁導波路１Ｅの透過特性を示すグラフである。
【０１２７】
第３の実施例群のポスト壁導波路１Ｅは、図１０に示したポスト壁導波路１Ｅにおいて、２８ＧＨｚ帯を含む動作帯域を実現することを目指し、第１の実施例群であるポスト壁導波路１Ｄのうち、ΔＧ＝７００μｍであるポスト壁導波路１Ｄをベースにした。そのうえで、幅Ｗｂを４００μｍに固定し、幅Ｗａとして５０μｍ及び４００μｍを採用することによって得られる。なお、図１３及び図１４に示したプロットのうち、Ｗａ＝４００μｍであるプロットは、ΔＧ＝７００μｍであるポスト壁導波路１Ｄに対応する。
【０１２８】
図１３を参照すれば、第３の実施例群のポスト壁導波路１Ｅにおいて、Ｗａ＝５０μｍを採用することによって、Ｗａ＝４００μｍを採用する場合と比較して、反射特性が改善されることが分かった。より具体的には、本実施例群のポスト壁導波路１Ｅにおいて、（１）幅Ｗａが５０μｍである場合、２７ＧＨｚ以上２９．５ＧＨｚ以下の動作帯域においてＳパラメータＳ（１，１）が−２０ｄＢを下回り、（２）幅Ｗａが４００μｍである場合、上記動作帯域の一部においてＳパラメータＳ（１，１）が−２０ｄＢを上回ることが分かった。
【０１２９】
また、図１４を参照すれば、第３の実施例群のポスト壁導波路１Ｅにおいて、Ｗａ＝５０μｍを採用することによって、Ｗａ＝４００μｍを採用する場合と比較して、透過特性が改善されることが分かった。なお、本実施例群のポスト壁導波路１Ｅにおいて、幅Ｗａが５０μｍ以上４００μｍ以下である場合、上記動作帯域においてＳパラメータＳ（２，１）は、−０．５ｄＢを上回った。
【０１３０】
以上の結果から、第３の実施例群のポスト壁導波路１Ｅは、上記動作帯域において良好な性能を示すために、幅Ｗａとして５０μｍ以上４００μｍ未満の範囲内に含まれる値を採用することが好ましいことが分かった。
【０１３１】
〔第２の実施形態〕
本発明の第２の実施形態に係るフィルタモジュールＦＭについて、図１５を参照して説明する。図１５は、フィルタモジュールＦＭの拡大平面図であって、第２の実施形態に係るフィルタモジュールＦＭを構成するポスト壁導波路１Ｅが備えている開口３ｄＥａ，３ｄＥｂ及び帯状導体８Ｅ，９Ｅの拡大平面図である。
【０１３２】
図１５に示すように、フィルタモジュールＦＭは、ポスト壁導波路１Ｅと、ＲＦＩＣ２１Ｆと、を備えている。ＲＦＩＣ２１Ｆは、ポスト壁導波路１Ｅのマイクロストリップ線路ＭＳ１，ＭＳ２を構成する基板２の一方の主面（帯状導体８Ｅ，９Ｅが設けられている側の主面）に実装されている。
【０１３３】
ＲＦＩＣ２１Ｆは、出力ポートと入力ポートとを備えている。出力ポートは、信号端子Ｅ１ａと、信号端子Ｅ１ａを挟み込むように配置されたグランド端子Ｅ２ａ，Ｅ３ａとにより構成されている。入力ポートは、信号端子Ｅ１ｂと、信号端子Ｅ１ｂを挟み込むように配置されたグランド端子Ｅ２ｂ，Ｅ３ｂとにより構成されている。すなわち、出力ポート及び入力ポートの各々は、グランド用−信号用−グランド用の順番で端子が配列されたＧＳＧ配置のポートである。
【０１３４】
＜ポスト壁導波路１Ｅの構成＞
ポスト壁導波路１Ｅは、図１０に示したポスト壁導波路１Ｅと同様に構成されている。そのため、第２の実施形態においては、ポスト壁導波路１Ｅについて簡単な説明に留める。
【０１３５】
図１５に示すように、ポスト壁導波路１Ｅは、励振領域ＲＥ１，ＲＥ２と、マイクロストリップ線路ＭＳ１，ＭＳ２と、を備えている。
【０１３６】
（励振領域ＲＥ１，ＲＥ２）
励振領域ＲＥ１と、励振領域ＲＥ２とは、各々の延伸方向が平行且つ近接して配置されている。
【０１３７】
励振領域ＲＥ１は、ポスト壁導波路１Ｅを構成する一対のショート壁のうち一方のショート壁であるショート壁５ｃａを含む。励振領域ＲＥ２は、ポスト壁導波路１Ｅを構成する一対のショート壁のうち他方のショート壁であるショート壁５ｃｂを含む。ポスト壁導波路１Ｅにおいて、一方の広壁を構成する導体層３のうちショート壁５ｃａの近傍には開口３ｄＥａ（第１の開口の一例）が設けられている。ポスト壁導波路１Ｅにおいて、一方の広壁を構成する導体層３のうちショート壁５ｃｂの近傍には開口３ｄＥｂ（第２の開口の一例）が設けられている。
【０１３８】
開口３ｄＥａは、図１０を参照して説明したように等脚台形状である。また、開口３ｄＥｂは、開口３ｄＥａと同様に等脚台形状である。ただし、開口３ｄＥａ及び開口３ｄＥｂは、ポスト壁５を構成する狭壁５ｂに関して線対称となるように配置されているため、上下方向における向きが反転している。なお、開口３ｄＥａ，３ｄＥｂは、台形状であってもよい。ポスト壁導波路１Ｅを平面視した場合に、開口３ｄＥａは、等脚台形状を形成する一対の底がポスト壁５を構成する狭壁５ａ（図１５に示した状態のポスト壁導波路１Ｅにおける上側の狭壁５ａ）及び狭壁５ｂの各々と平行になるように、且つ、帯状導体８Ｅの中心軸（図１５に示したＣ−Ｃ’線）から開口３ｄＥａの一対の底のうち長さが短い底までの距離が、帯状導体８Ｅの中心軸から開口３ｄＥａの一対の底のうち長さが長い底までの距離を上回る、ように配置されている。また、ポスト壁導波路１Ｅを平面視した場合に、開口３ｄＥｂは、等脚台形状を形成する一対の底が狭壁５ａ（図１５に示した状態のポスト壁導波路１Ｅにおける下側の狭壁５ａ）及び狭壁５ｂの各々と平行になるように、且つ、後述する帯状導体９Ｅの中心軸（図１５に示したＥ−Ｅ’線）から開口３ｄＥｂの一対の底のうち長さが短い底までの距離が、帯状導体９Ｅの中心軸から開口３ｄＥｂの一対の底のうち長さが長い底までの距離を上回る、ように配置されている。また、開口３ｄＥａの一対の底のうち長さが長い底は、狭壁５ｂ側にあり、開口３ｄＥｂの一対の底のうち長さが長い底は、狭壁５ｂ側にある。
【０１３９】
導体層３と、マイクロストリップ線路ＭＳ１，ＭＳ２とは、図１５に図示していない半田を用いて接合されている。この半田は、導体層３と導体層１７Ｆとを短絡するとともに接合する接合部材の一例であり、ポスト壁導波路１Ｃが備えている半田１８に対応する。
【０１４０】
ポスト壁導波路１Ｅは、ポスト壁導波路１と同様に５段のバンドパスフィルタとして機能する。したがって、フィルタモジュールＦＭは、（１）ＲＦＩＣ２１Ｆの出力ポートからマイクロストリップ線路ＭＳ１を介して励振領域ＲＥ１に供給された電磁波に対して所定のフィルタリング処理を施したうえで、（２）フィルタリング処理を施された電磁波を励振領域ＲＥ２からマイクロストリップ線路ＭＳ２を介してＲＦＩＣ２１Ｆの入力ポートに供給することができる。
【０１４１】
フィルタモジュールＦＭにおいて、励振領域ＲＥ１，ＲＥ２の各々は、それぞれの延伸されている方向が平行になるように、且つ、それぞれの間隔ができるだけ狭くなるように配置されている。そのため、励振領域ＲＥ１，ＲＥ２の各々は、ポスト壁５を構成する狭壁のうち励振領域ＲＥ１，ＲＥ２を隔てる狭壁５ｂを共有している。励振領域ＲＥ１を構成する狭壁５ａ（上述した上側の狭壁５ａ）と狭壁５ｂとは、互いに平行である。また、励振領域ＲＥ２を構成する狭壁５ａ（上述した下側の狭壁５ａ）と狭壁５ｂとは、互いに平行である。
【０１４２】
（マイクロストリップ線路ＭＳ１，ＭＳ２）
マイクロストリップ線路ＭＳ１，ＭＳ２は、基板１５Ｆと、導体層１７Ｆとを備えている。基板１５Ｆ及び導体層１７Ｆは、マイクロストリップ線路ＭＳ１，ＭＳ２において共通の部材である。マイクロストリップ線路ＭＳ１，ＭＳ２の各々は、それぞれ、帯状導体８Ｅ，９Ｅを備えている。基板１５Ｆは、ポスト壁導波路１Ｃの基板１５に対応し、導体層１７Ｆは、ポスト壁導波路１Ｃの導体層１７に対応し、帯状導体８Ｅ，９Ｅは、ポスト壁導波路１Ｃの帯状導体８に対応する。また、帯状導体８Ｅ，９Ｅの各々は、それぞれ、第３の帯状導体及び第４の帯状導体の一例である。
【０１４３】
ポスト壁導波路１Ｅにおいて、マイクロストリップ線路ＭＳ１におけるモードと、励振領域ＲＥ１におけるモードとは、帯状導体８Ｅの一部と、開口３ｄＥａの一部とが平面視において重畳している領域を介して結合される。同様に、ポスト壁導波路１Ｅにおいて、マイクロストリップ線路ＭＳ２におけるモードと、励振領域ＲＥ２におけるモードとは、帯状導体９Ｅの一部と、開口３ｄＥｂの一部とが平面視において重畳している領域を介して結合される。すなわち、ポスト壁導波路１Ｅは、励振ピンを用いることなく、帯状導体８Ｅ，９Ｅとは直接接触しない開口３ｄＥａ，３ｄＥｂを介して、これらのモードを変換することができる。
【０１４４】
フィルタモジュールＦＭにおいて、ポスト壁導波路１Ｅは、狭壁５ｂを構成する各導体ポスト５ｉの中心軸を含む平面を対称面として、鏡映対称になるように構成されている。
【０１４５】
図１５に示したＢ−Ｂ’線は、図１０に示したＢ−Ｂ’線と同じく、ポスト壁導波路１Ｅを構成する励振領域ＲＥ１の幅を二等分する点の集合である直線であり、図１５に示したＣ−Ｃ’線は、図１０に示したＣ−Ｃ’線と同じく、帯状導体８Ｅの中心軸と一致する直線である。図１５に示したＤ−Ｄ’線は、ポスト壁導波路１Ｅを構成する励振領域ＲＥ２の幅を二等分する点の集合である直線であり、図１５に示したＥ−Ｅ’線は、帯状導体９Ｅの中心軸と一致する直線である。
【０１４６】
図１５に示すように、帯状導体８Ｅ，９Ｅの各々は、それぞれ、Ｂ−Ｂ’線の位置及びＤ−Ｄ’線の位置を基準として、それぞれの中心軸同士の間隔が近づく方向に、ギャップΔＧａ，ΔＧｂだけ平行にずれて配置されている。すなわち、ポスト壁導波路１Ｅを平面視した場合に、帯状導体８Ｅの中心軸及び帯状導体９Ｅの中心軸は、何れも、Ｂ−Ｂ’線とＤ−Ｄ’線との間に位置する。なお、フィルタモジュールＦＭにおいて、ΔＧａ＝ΔＧｂである。そこで、以下においては、ギャップΔＧａ，ΔＧｂのことを単にギャップΔＧとも記載する。
【０１４７】
＜ＲＦＩＣ２１Ｆを実装するための構成＞
帯状導体８Ｅの一対の先端部のうち、開口３ｄＥａに近く且つ開口３ｄＥａから突出している先端部を一方の先端部とし、開口３ｄＥａから遠い側の先端部を他方の先端部と称する。帯状導体８Ｅの他方の先端部は、ＲＦＩＣ２１Ｆの信号端子Ｅ１ａと接続するための信号用導体パッドとして機能する。帯状導体８Ｅの他方の先端部の両脇には、該他方の先端部を挟み込むように、ＲＦＩＣ２１Ｆのグランド端子Ｅ２ａ，Ｅ３ａの各々と接続するためのグランド用導体パッドＧ２ａ，Ｇ３ａが形成されている。グランド用導体パッドＧ２ａ，Ｇ３ａの各々は、導体層３と短絡されている。このように、帯状導体８Ｅの他方の先端部及び近傍には、ＲＦＩＣ２１Ｆの出力ポートを接続するための端子であって、グランド用−信号用−グランド用の順番で導体パッドが配列されたＧＳＧ配置の端子が形成されている。
【０１４８】
帯状導体８Ｅの他方の先端部には、バンプＢ１ａを用いて信号端子Ｅ１ａが接続され、グランド用導体パッドＧ２ａ，Ｇ３ａの各々には、それぞれ、バンプＢ２ａ，Ｂ３ａを用いてグランド端子Ｅ２ａ，Ｅ３ａの各々が接続されている。
【０１４９】
同様に、帯状導体９Ｅの一対の先端部のうち、開口３ｄＥｂに近く且つ開口３ｄＥｂから突出している先端部を一方の先端部とし、開口３ｄＥｂから遠い側の先端部を他方の先端部と称する。帯状導体９Ｅの他方の先端部及び近傍には、ＲＦＩＣ２１Ｆの入力ポートを接続するための端子であって、ＧＳＧ配置の端子が形成されている。このＧＳＧ配置の端子は、帯状導体９Ｅの他方の先端部と、該他方の先端部を挟み込むように配置されたグランド用導体パッドＧ２ｂ，Ｇ３ｂとにより構成されている。帯状導体９Ｅの他方の先端部には、バンプＢ１ｂを用いて信号端子Ｅ１ｂが接続され、グランド用導体パッドＧ２ｂ，Ｇ３ｂの各々には、それぞれ、バンプＢ２ｂ，Ｂ３ｂを用いてグランド端子Ｅ２ｂ，Ｅ３ｂの各々が接続されている。
【０１５０】
フィルタモジュールＦＭによれば、帯状導体８Ｅの中心軸がＢ−Ｂ’線に一致するように帯状導体８Ｅが設けられ、且つ、帯状導体９Ｅの中心軸がＤ−Ｄ’線に一致するように帯状導体９Ｅが設けられている場合と比較して、帯状導体８Ｅ，９Ｅの各々の中心軸同士の間隔を２ΔＧだけ狭めることができる。したがって、出力ポートを構成する信号端子Ｅ１ａと、入力ポートを構成する信号端子Ｅ１ｂとの間隔が、Ｂ−Ｂ’線とＤ−Ｄ’線との間隔（すなわち、励振領域ＲＥ１，ＲＥ２の幅）よりも狭いＲＦＩＣ２１Ｆを、マイクロストリップ線路ＭＳ１，ＭＳ２に実装する場合であっても、容易に実装することができる。
【０１５１】
〔付記事項〕
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、上述した技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【符号の説明】
【０１５２】
１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ  ポスト壁導波路
ＲＥ１，ＲＥ２  励振領域（第１励振領域，第２励振領域）
２  基板
３，４  導体層（第１広壁、第２広壁）
３ａ  開口
３ｂ  導体パッド（第１導体パッド）
３ｃ  アンチパッド（第１アンチパッド）
３ｄ，３ｄＥ，３ｄＥａ  開口（第１開口）
３ｄＥｂ  開口（第２開口）
５  ポスト壁（狭壁）
５ｉ  導体ポスト
６，７  励振ピン（第１励振部，第２励振部）
８，８Ｄ，８Ｅ  帯状導体（第１帯状導体）
９，９Ｅ  帯状導体（第２帯状導体）
８ａ  領域（第１励振部）
１０  誘電体層
【図１】
0006905608.tif 000002
【図２】
0006905608.tif 000003
【図３】
0006905608.tif 000004
【図４】
0006905608.tif 000005
【図５】
0006905608.tif 000006
【図６】
0006905608.tif 000007
【図７】
0006905608.tif 000008
【図８】
0006905608.tif 000009
【図９】
0006905608.tif 000010
【図１０】
0006905608.tif 000011
【図１１】
0006905608.tif 000012
【図１２】
0006905608.tif 000013
【図１３】
0006905608.tif 000014
【図１４】
0006905608.tif 000015
【図１５】
0006905608.tif 000016