(57)【特許請求の範囲】
【請求項１】
コイルを有し、外部から与えられた外部磁界が前記コイルに対して作用することで電力を生成する電力生成器と、
前記電力を用いてクロック信号を生成するクロック信号生成器と、
前記電力を用いて動作し、かつ、前記外部磁界に含まれるコマンドに対する処理を行うプロセッサと、を備え、
前記クロック信号生成器は、前記プロセッサによって前記処理が行われる期間外に、前記クロック信号の周波数を、前記外部磁界の強度が小さいほど低くすると共に、前記コマンドの種類に応じて、前記処理が行われる期間外のコマンドがポーリングコマンドの場合には、前記周波数を前記プロセッサによって前記処理が行われる期間内の最も低い周波数より低い周波数に変更する
非接触式通信媒体。
【請求項２】
情報を記憶する第１メモリを更に備え、
前記コマンドは、ポーリングコマンド、読出コマンド、又は書込コマンドであり、
前記プロセッサは、
前記ポーリングコマンドに応じてポーリング処理を行い、
前記読出コマンドに応じて前記第１メモリに対して前記情報に関する読出処理を行い、
前記書込コマンドに応じて前記第１メモリに対して前記情報に関する書込処理を行い、
前記クロック信号生成器は、前記ポーリング処理と前記読出処理との間、前記ポーリング処理と前記書込処理との間、及び前記読出処理と前記書込処理との間の少なくとも１つの間に、前記周波数を、前記外部磁界の強度が小さいほど低くする請求項１に記載の非接触式通信媒体。
【請求項３】
前記コイルは、前記プロセッサによって前記処理が行われることで得られた処理結果を、前記外部磁界を介して送信する請求項１又は請求項２に記載の非接触式通信媒体。
【請求項４】
請求項１から請求項３の何れか一項に記載の非接触式通信媒体と、
磁気テープと、を備えた磁気テープカートリッジであって、
前記非接触式通信媒体は、第２メモリを有し、
前記第２メモリは、前記磁気テープに関する情報を記憶している
磁気テープカートリッジ。
【請求項５】
コイルを有し、外部から与えられた外部磁界が前記コイルに対して作用することで電力を生成する電力生成器と、前記電力を用いてクロック信号を生成するクロック信号生成器と、前記電力を用いて動作し、かつ、前記外部磁界に含まれるコマンドに対する処理を行うプロセッサと、を備えた非接触式通信媒体の動作方法であって、
前記プロセッサによって前記処理が行われる期間外に、前記クロック信号の周波数を、前記外部磁界の強度が小さいほど低くすると共に、前記コマンドの種類に応じて、前記処理が行われる期間外のコマンドがポーリングコマンドの場合には、前記周波数を前記プロセッサによって前記処理が行われる期間内の最も低い周波数より低い周波数に変更することを含む
非接触式通信媒体の動作方法。
【請求項６】
コイルを有し、外部から与えられた外部磁界が前記コイルに対して作用することで電力を生成する電力生成器と、前記電力を用いてクロック信号を生成するクロック信号生成器と、前記電力を用いて動作し、かつ、前記外部磁界に含まれるコマンドに対する処理を行うプロセッサと、を備えた非接触式通信媒体に対して適用されるコンピュータに、
前記プロセッサによって前記処理が行われる期間外に、前記クロック信号の周波数を、前記外部磁界の強度が小さいほど低くすると共に、前記コマンドの種類に応じて、前記処理が行われる期間外のコマンドがポーリングコマンドの場合には、前記周波数を前記プロセッサによって前記処理が行われる期間内の最も低い周波数より低い周波数に変更することを含む処理を実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の技術は、非接触式通信媒体、磁気テープカートリッジ、非接触式通信媒体の動作方法、及びプログラムに関する。
【背景技術】
【０００２】
特許文献１には、メモリ部と、電力生成部と、電力監視部と、容量制御部とを具備する非接触通信媒体が開示されている。特許文献１に記載の非接触通信媒体において、メモリ部は、所定の管理情報を記憶する。電力生成部は、アンテナコイルと容量値が可変な共振容量部とを有する共振回路と、共振回路の共振出力を整流する整流回路とを有し、メモリ部へ供給される電力を生成する。電力監視部は、共振回路に対して整流回路とは並列に接続され抵抗値が可変に構成された電流調整素子と、基準電圧を発生させる基準電圧発生源と、整流回路の出力電圧が基準電圧と等しくなるように電流調整素子を制御する演算増幅器とを有する。容量制御部は、演算増幅器の出力に基づいて共振容量部を制御するように構成される。
【０００３】
特許文献２には、記録媒体カートリッジ用の非接触通信媒体であって、回路部品と、支持基板と、アンテナコイルとを具備する非接触通信媒体が開示されている。特許文献２に記載の非接触通信媒体において、回路部品は、記録媒体カートリッジに関する管理情報を格納することが可能なメモリ部を内蔵する。支持基板は、回路部品を支持する。アンテナコイルは、回路部品に電気的に接続され支持基板に形成されたコイル部を有し、コイル部のインダクタンス値が０．３μＨ以上２．０μＨ以下である。
【０００４】
特許文献３には、電圧発生部と、メモリ部と、クロック信号発生部と、制御部とを具備する非接触通信媒体が開示されている。特許文献３に記載の非接触通信媒体において、電圧発生部は、送受信用のアンテナコイルを有し、外部機器からの信号磁界を受信して電力を生成する。メモリ部は、電圧発生部に設定される１以上の回路パラメータと、所定の管理情報とを記憶する。クロック信号発生部は、２以上の異なる周波数のクロック信号を選択的に生成することが可能に構成される。制御部は、クロック信号発生部からメモリ部へ供給されるクロック信号の周波数を選択するように構成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２０１９／１９８４３８号
【特許文献２】国際公開第２０１９／１９８５２７号
【特許文献３】国際公開第２０１９／１７６３２５号
【発明の概要】
【０００６】
本開示の技術に係る一つの実施形態は、非接触式通信媒体の動作の安定と消費電力の低減との両立を実現することができる非接触式通信媒体、磁気テープカートリッジ、非接触式通信媒体の動作方法、及びプログラムを提供する。
【課題を解決するための手段】
【０００７】
本開示の技術に係る第１の態様は、コイルを有し、外部から与えられた外部磁界がコイルに対して作用することで電力を生成する電力生成器と、電力を用いてクロック信号を生成するクロック信号生成器と、を備え、クロック信号生成器が、クロック信号の周波数を、外部磁界の強度が小さいほど低くする非接触式通信媒体である。
【０００８】
本開示の技術に係る第２の態様は、電力を用いて動作し、かつ、外部磁界に含まれるコマンドに対する処理を行うプロセッサを更に備え、クロック信号生成器が、プロセッサによって処理が行われる期間外に、周波数を、外部磁界の強度が小さいほど低くする第１の態様に係る非接触式通信媒体である。
【０００９】
本開示の技術に係る第３の態様は、情報を記憶する第１メモリを更に備え、コマンドが、ポーリングコマンド、読出コマンド、又は書込コマンドであり、プロセッサが、ポーリングコマンドに応じてポーリング処理を行い、読出コマンドに応じて第１メモリに対して情報に関する読出処理を行い、書込コマンドに応じて第１メモリに対して情報に関する書込処理を行い、クロック信号生成器が、ポーリング処理と読出処理との間、ポーリング処理と書込処理との間、及び読出処理と書込処理との間の少なくとも１つの間に、周波数を、外部磁界の強度が小さいほど低くする第２の態様に係る非接触式通信媒体である。
【００１０】
本開示の技術に係る第４の態様は、クロック信号生成器が、コマンドの種類に応じて周波数を変更する第２の態様又は第３の態様に係る非接触式通信媒体である。
【００１１】
本開示の技術に係る第５の態様は、コイルが、プロセッサによって処理が行われることで得られた処理結果を、外部磁界を介して送信する第２の態様から第４の態様の何れか１つの態様に係る非接触式通信媒体である。
【００１２】
本開示の技術に係る第６の態様は、第１の態様から第５の態様の何れか１つの態様に係る非接触式通信媒体と、磁気テープと、を備えた磁気テープカートリッジであって、非接触式通信媒体が第２メモリを有し、第２メモリが、磁気テープに関する情報を記憶している磁気テープカートリッジである。
【００１３】
本開示の技術に係る第７の態様は、コイルを有し、外部から与えられた外部磁界がコイルに対して作用することで電力を生成する電力生成器と、電力を用いてクロック信号を生成するクロック信号生成器と、を備えた非接触式通信媒体の動作方法であって、クロック信号の周波数を、外部磁界の強度が小さいほど低くすることを含む、非接触式通信媒体の動作方法である。
【００１４】
本開示の技術に係る第８の態様は、コイルを有し、外部から与えられた外部磁界がコイルに対して作用することで電力を生成する電力生成器と、電力を用いてクロック信号を生成するクロック信号生成器と、を備えた非接触式通信媒体に対して適用されるコンピュータに、クロック信号の周波数を、外部磁界の強度が小さいほど低くすることを含む処理を実行させるためのプログラムである。
【図面の簡単な説明】
【００１５】
【図１】実施形態に係る磁気テープカートリッジの外観の一例を示す概略斜視図である。
【図２】実施形態に係る磁気テープカートリッジの下ケースの内側の右後端部の構造の一例を示す概略斜視図である。
【図３】実施形態に係る磁気テープカートリッジの下ケースの内面に設けられた支持部材の一例を示す側面視断面図である。
【図４】実施形態に係る磁気テープドライブのハードウェア構成の一例を示す概略構成図である。
【図５】実施形態に係る磁気テープカートリッジの下側から非接触式読み書き装置によって磁界が放出されている態様の一例を示す概略斜視図である。
【図６】実施形態に係る磁気テープカートリッジ内のカートリッジメモリに対して非接触式読み書き装置から磁界が付与されている態様の一例を示す概念図である。
【図７】実施形態に係る磁気テープカートリッジ内のカートリッジメモリの基板の裏面の構造の一例を示す概略底面図である。
【図８】実施形態に係る磁気テープカートリッジ内のカートリッジメモリの基板の表面の構造の一例を示す概略平面図である。
【図９】実施形態に係る磁気テープカートリッジ内のカートリッジメモリの回路構成の一例を示す概略回路図である。
【図１０】実施形態に係る磁気テープカートリッジ内のカートリッジメモリに搭載されているＩＣチップのコンピュータのハードウェア構成の一例を示すブロック図である。
【図１１】実施形態に係る磁気テープカートリッジ内のカートリッジメモリのＣＰＵによって実行されるクロック周波数設定処理の処理内容の一例を示す概念図である。
【図１２】実施形態に係るクロック周波数設定処理の流れの一例を示すフローチャートである。
【図１３】実施形態に係るクロック周波数設定処理の第１変形例の処理の流れを示すフローチャートである。
【図１４】実施形態に係るクロック周波数設定処理の第２変形例を示すブロック図である。
【図１５Ａ】実施形態に係るクロック周波数設定処理の第２変形例の処理の流れを示すフローチャートである。
【図１５Ｂ】図１５Ａに示すフローチャートの続きである。
【図１６】実施形態に係るクロック周波数設定処理の第３変形例を示す概念図である。
【図１７】実施形態に係るクロック周波数設定処理の第３変形例の処理の流れを示すフローチャートである。
【図１８】実施形態に係る磁気テープカートリッジ内のカートリッジメモリの概略平面図であって、コイルとＩＣチップとを接続形態の変形例を示す概略平面図である。
【図１９】実施形態に係る磁気テープカートリッジ内のカートリッジメモリの傾斜角度の変形例を示す概念図である。
【図２０】実施形態に係る複数の磁気テープカートリッジのパッケージに対して磁界が付与されている態様の一例を示す概念図である。
【図２１】実施形態に係るクロック周波数設定処理の第４変形例を示す概念図である。
【図２２Ａ】実施形態に係るクロック周波数設定処理の第４変形例の処理の流れを示すフローチャートである。
【図２２Ｂ】図２２Ａに示すフローチャートの続きである。
【図２３】実施形態に係るクロック周波数設定処理プログラムが記憶されている記憶媒体からコンピュータにクロック周波数設定処理プログラムがインストールされる態様の一例を示すブロック図である。
【発明を実施するための形態】
【００１６】
先ず、以下の説明で使用される文言について説明する。
【００１７】
ＣＰＵとは、“Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ”の略称を指す。ＲＡＭとは、“Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ”の略称を指す。ＮＶＭとは、“Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ”の略称を指す。ＲＯＭとは、“Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ”の略称を指す。ＥＥＰＲＯＭとは、“Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ”の略称を指す。ＳＳＤとは、“Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ”の略称を指す。ＵＳＢとは、“Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ”の略称を指す。ＡＳＩＣとは、“Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ”の略称を指す。ＰＬＤとは、“Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ”の略称を指す。ＦＰＧＡとは、“Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ”の略称を指す。ＳｏＣとは、“Ｓｙｓｔｅｍ−ｏｎ−ａ−ｃｈｉｐ”の略称を指す。ＩＣとは、“Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ”の略称を指す。ＲＦＩＤとは、“ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ  ｉｄｅｎｔｉｆｉｅｒ”の略称を指す。ＬＴＯとは、“Ｌｉｎｅａｒ  Ｔａｐｅ−Ｏｐｅｎ”の略称を指す。
【００１８】
以下の説明では、説明の便宜上、図１において、磁気テープカートリッジ１０の磁気テープドライブ３０（図４参照）への装填方向を矢印Ａで示し、矢印Ａ方向を磁気テープカートリッジ１０の前方向とし、磁気テープカートリッジ１０の前方向の側を磁気テープカートリッジ１０の前側とする。以下の構造上の説明において、「前」とは、磁気テープカートリッジ１０の前側を指す。
【００１９】
また、以下の説明では、説明の便宜上、図１において、矢印Ａ方向と直交する矢印Ｂ方向を右方向とし、磁気テープカートリッジ１０の右方向の側を磁気テープカートリッジ１０の右側とする。以下の構造上の説明において、「右」とは、磁気テープカートリッジ１０の右側を指す
【００２０】
また、以下の説明では、説明の便宜上、図１において、矢印Ａ方向及び矢印Ｂ方向と直交する方向を矢印Ｃで示し、矢印Ｃ方向を磁気テープカートリッジ１０の上方向とし、磁気テープカートリッジ１０の上方向の側を磁気テープカートリッジ１０の上側とする。以下の説明において、以下の構造上の説明において、「上」とは、磁気テープカートリッジ１０の上側を指す。
【００２１】
また、以下の説明では、説明の便宜上、図１において、磁気テープカートリッジ１０の前方向と逆の方向を磁気テープカートリッジ１０の後方向とし、磁気テープカートリッジ１０の後方向の側を磁気テープカートリッジ１０の後側とする。以下の構造上の説明において、「後」とは、磁気テープカートリッジ１０の後側を指す。
【００２２】
また、以下の説明では、説明の便宜上、図１において、磁気テープカートリッジ１０の上方向と逆の方向を磁気テープカートリッジ１０の下方向とし、磁気テープカートリッジ１０の下方向の側を磁気テープカートリッジ１０の下側とする。以下の構造上の説明において、「下」とは、磁気テープカートリッジ１０の下側を指す。
【００２３】
また、以下の説明では、磁気テープカートリッジ１０の規格としてＬＴＯを例に挙げて説明する。また、以下の説明では、本開示の技術に係るＬＴＯに対して、下記の表１に示す仕様が適用されていることを前提として説明するが、これはあくまでも一例に過ぎない。
【００２４】
【表１】
0006861865.tif 000002
【００２５】
表１において、「ＲＥＱＡ〜ＳＥＬＣＥＴ系」とは、後述のポーリングコマンドを意味する。「ＲＥＱＡ〜ＳＥＬＣＥＴ系」には、少なくとも“Ｒｅｑｕｅｓｔ  Ａ”というコマンド、“Ｒｅｑｕｅｓｔ  ＳＮ”というコマンド、及び“Ｓｅｌｅｃｔ”というコマンドが含まれている。“Ｒｅｑｕｅｓｔ  Ａ”は、カートリッジメモリに対して、如何なるタイプのカートリッジメモリであるかを問い合わせるコマンドである。本実施形態において“Ｒｅｑｕｅｓｔ  Ａ”は、１種類であるが、これに限らず、複数種類であってもよい。“Ｒｅｑｕｅｓｔ  ＳＮ”は、カートリッジメモリに対して、シリアルナンバーを問い合わせるコマンドである。“Ｓｅｌｅｃｔ”は、カートリッジメモリに対して読み書きの準備を予告するコマンドである。ＲＥＡＤ系は、後述の読出コマンドに相当するコマンドである。ＷＲＩＴＥ系は、後述の書込コマンドに相当するコマンドである。
【００２６】
一例として図１に示すように、磁気テープカートリッジ１０は、平面視略矩形であり、かつ、箱状のケース１２を備えている。ケース１２は、ポリカーボネート等の樹脂製であり、上ケース１４及び下ケース１６を備えている。上ケース１４及び下ケース１６は、上ケース１４の下周縁面と下ケース１６の上周縁面とを接触させた状態で、溶着（例えば、超音波溶着）及びビス止めによって接合されている。接合方法は、溶着及びビス止めに限らず、他の接合方法であってもよい。
【００２７】
ケース１２の内部には、カートリッジリール１８が回転可能に収容されている。カートリッジリール１８は、リールハブ１８Ａ、上フランジ１８Ｂ１、及び下フランジ１８Ｂ２を備えている。リールハブ１８Ａは、円筒状に形成されている。リールハブ１８Ａは、カートリッジリール１８の軸心部であり、軸心方向がケース１２の上下方向に沿っており、ケース１２の中央部に配置されている。上フランジ１８Ｂ１及び下フランジ１８Ｂ２の各々は円環状に形成されている。リールハブ１８Ａの上端部には上フランジ１８Ｂ１の平面視中央部が固定されており、リールハブ１８Ａの下端部には下フランジ１８Ｂ２の平面視中央部が固定されている。リールハブ１８Ａの外周面には、磁気テープＭＴが巻き回されており、磁気テープＭＴの幅方向の端部は上フランジ１８Ｂ１及び下フランジ１８Ｂ２によって保持されている。
【００２８】
ケース１２の右壁１２Ａの前側には、開口１２Ｂが形成されている。磁気テープＭＴは、開口１２Ｂから引き出される。
【００２９】
一例として図２に示すように、下ケース１６の右後端部には、カートリッジメモリ１９が収容されている。カートリッジメモリ１９は、本開示の技術に係る「非接触式通信媒体」の一例である。本実施形態では、いわゆるパッシブ型のＲＦＩＤタグがカートリッジメモリ１９として採用されている。
【００３０】
カートリッジメモリ１９には、管理情報１００（図１０参照）が記憶されている。管理情報１００は、磁気テープカートリッジ１０を管理する情報である。管理情報１００としては、例えば、磁気テープカートリッジ１０を特定可能な識別情報、磁気テープＭＴの記録容量、磁気テープＭＴに記録されている情報（以下、「記録情報」とも称する）の概要、記録情報の項目、及び記録情報の記録形式等を示す情報が挙げられる。なお、管理情報は、本開示の技術に係る「磁気テープに関する情報」の一例である。
【００３１】
カートリッジメモリ１９は、非接触式で外部装置（図示省略）と通信を行う。外部装置としては、例えば、磁気テープカートリッジ１０の生産工程で使用される読み書き装置、及び、磁気テープドライブ（例えば、図４に示す磁気テープドライブ３０）内で使用される読み書き装置（例えば、図４〜図６に示す非接触式読み書き装置５０）が挙げられる。
【００３２】
外部装置は、カートリッジメモリ１９に対して、非接触式で各種情報の読み書きを行う。詳しくは後述するが、カートリッジメモリ１９は、外部装置から与えられた磁界に対して電磁的に作用することで電力を生成する。そして、カートリッジメモリ１９は、生成した電力を用いて作動し、磁界を介して外部装置と通信を行うことで外部装置との間で各種情報の授受を行う。
【００３３】
一例として図２に示すように、下ケース１６の右後端部の底板１６Ａの内面には、支持部材２０が設けられている。支持部材２０は、カートリッジメモリ１９を傾斜させた状態で下方から支持する一対の傾斜台である。一対の傾斜台は、第１傾斜台２０Ａ及び第２傾斜台２０Ｂである。第１傾斜台２０Ａ及び第２傾斜台２０Ｂは、ケース１２の左右方向に間隔を隔てて配置されており、下ケース１６の後壁１６Ｂの内面及び底板１６Ａの内面に一体化されている。第１傾斜台２０Ａは、傾斜面２０Ａ１を有しており、傾斜面２０Ａ１は、後壁１６Ｂの内面から底板１６Ａの内面に向けて下り傾斜している。また、傾斜面２０Ｂ１も、後壁１６Ｂの内面から底板１６Ａの内面に向けて下り傾斜している。
【００３４】
支持部材２０の前方側には、一対の位置規制リブ２２が左右方向に間隔を隔てて配置されている。一対の位置規制リブ２２は、底板１６Ａの内面に立設されており、支持部材２０に配置された状態のカートリッジメモリ１９の下端部の位置を規制する。
【００３５】
一例として図３に示すように、底板１６Ａの外面には基準面１６Ａ１が形成されている。基準面１６Ａ１は、平面である。ここで、平面とは、底板１６Ａを下側にして下ケース１６を水平面に置いた場合において、水平面に対して平行な面を指す。支持部材２０の傾斜角度θ、すなわち、傾斜面２０Ａ１及び傾斜面２０Ｂ１の傾斜角は、基準面１６Ａ１に対して４５度である。
【００３６】
カートリッジメモリ１９は、基板２６を備えている。基板２６は、基板２６の裏面２６Ａを下側に向けて支持部材２０上に置かれ、支持部材２０は、基板２６の裏面２６Ａを下方から支持する。基板２６の裏面２６Ａの一部は、支持部材２０の傾斜面、すなわち、傾斜面２０Ａ１及び２０Ｂ１に接触しており、基板２６の表面２６Ｂは、天板１４Ａの内面１４Ａ１側に露出している。
【００３７】
上ケース１４は、複数のリブ２４を備えている。複数のリブ２４は、ケース１２の左右方向に間隔を隔てて配置されている。複数のリブ２４は、上ケース１４の天板１４Ａの内面１４Ａ１から下側に突設されており、各リブ２４の先端面２４Ａは、傾斜面２０Ａ１及び２０Ｂ１に対応した傾斜面を有する。すなわち、各リブ２４の先端面２４Ａは、基準面１６Ａ１に対して４５度に傾斜している。
【００３８】
カートリッジメモリ１９が支持部材２０に配置された状態で、上述したように上ケース１４が下ケース１６に接合されると、各リブ２４の先端面２４Ａは、基板２６に対して表面２６Ｂ側から接触し、基板２６は、各リブ２４の先端面２４Ａと支持部材２０の傾斜面とで挟み込まれる。これにより、カートリッジメモリ１９の上下方向の位置がリブ２４によって規制される。
【００３９】
一例として図４に示すように、磁気テープドライブ３０は、搬送装置３４、読取ヘッド３６、及び制御装置３８を備えている。磁気テープドライブ３０には、磁気テープカートリッジ１０が装填される。磁気テープドライブ３０は、磁気テープカートリッジ１０から磁気テープＭＴが引き出され、引き出された磁気テープＭＴから読取ヘッド３６を用いて記録情報をリニアスキャン方式で読み取る装置である。なお、本実施形態において、記録情報の読み取りとは、換言すると、記録情報の再生を指す。
【００４０】
制御装置３８は、磁気テープドライブ３０の全体を制御する。本実施形態において、制御装置３８は、ＡＳＩＣによって実現されているが、本開示の技術はこれに限定されない。例えば、制御装置３８は、ＦＰＧＡによって実現されるようにしてもよい。また、制御装置３８は、ＣＰＵ、ＲＯＭ、及びＲＡＭを含むコンピュータによって実現されるようにしてもよい。また、ＡＳＩＣ、ＦＰＧＡ、及びコンピュータのうちの２つ以上を組み合わせて実現されるようにしてもよい。すなわち、制御装置３８は、ハードウェア構成とソフトウェア構成との組み合わせによって実現されるようにしてもよい。
【００４１】
搬送装置３４は、磁気テープＭＴを順方向及び逆方向に選択的に搬送する装置であり、送出モータ４０、巻取リール４２、巻取モータ４４、複数のガイドローラＧＲ、及び制御装置３８を備えている。
【００４２】
送出モータ４０は、制御装置３８の制御下で、磁気テープカートリッジ１０内のカートリッジリール１８を回転駆動させる。制御装置３８は、送出モータ４０を制御することで、カートリッジリール１８の回転方向、回転速度、及び回転トルク等を制御する。
【００４３】
磁気テープＭＴが巻取リール４２によって巻き取られる場合には、制御装置３８によって、磁気テープＭＴを順方向に走行させるように送出モータ４０を回転させる。送出モータ４０の回転速度及び回転トルク等は、巻取リール４２によって巻き取られる磁気テープＭＴの速度に応じて調整される。
【００４４】
巻取モータ４４は、制御装置３８の制御下で、巻取リール４２を回転駆動させる。制御装置３８は、巻取モータ４４を制御することで、巻取リール４２の回転方向、回転速度、及び回転トルク等を制御する。
【００４５】
磁気テープＭＴが巻取リール４２によって巻き取られる場合には、制御装置３８によって、磁気テープＭＴを順方向に走行させるように巻取モータ４４を回転させる。巻取モータ４４の回転速度及び回転トルク等は、巻取リール４２によって巻き取られる磁気テープＭＴの速度に応じて調整される。
【００４６】
このようにして送出モータ４０及び巻取モータ４４の各々の回転速度及び回転トルク等が調整されることで、磁気テープＭＴに既定範囲内の張力が付与される。ここで、既定範囲内とは、例えば、磁気テープＭＴから読取ヘッド３６によってデータが読取可能な張力の範囲として、コンピュータ・シミュレーション及び／又は実機による試験等により得られた張力の範囲を指す。
【００４７】
なお、磁気テープＭＴをカートリッジリール１８に巻き戻す場合には、制御装置３８によって、磁気テープＭＴを逆方向に走行させるように送出モータ４０及び巻取モータ４４を回転させる。
【００４８】
本実施形態では、送出モータ４０及び巻取モータ４４の回転速度及び回転トルク等が制御されることにより磁気テープＭＴの張力が制御されているが、本開示の技術はこれに限定されない。例えば、磁気テープＭＴの張力は、ダンサローラを用いて制御されてもよいし、バキュームチャンバに磁気テープＭＴを引き込むことによって制御されるようにしてもよい。
【００４９】
複数のガイドローラＧＲの各々は、磁気テープＭＴを案内するローラである。磁気テープＭＴの走行経路は、複数のガイドローラＧＲが磁気テープカートリッジ１０と巻取リール４２との間において読取ヘッド３６を跨ぐ位置に分けて配置されることによって定められている。
【００５０】
読取ヘッド３６は、読取素子４６及びホルダ４８を備えている。読取素子４６は、走行中の磁気テープＭＴに接触するようにホルダ４８によって保持されており、搬送装置３４によって搬送される磁気テープＭＴから記録情報を読み取る。
【００５１】
磁気テープドライブ３０は、非接触式読み書き装置５０を備えている。非接触式読み書き装置５０は、本開示の技術に係る「外部」及び「通信装置」の一例である。非接触式読み書き装置５０は、磁気テープカートリッジ１０が装填された状態の磁気テープカートリッジ１０の下側にてカートリッジメモリ１９の裏面２６Ａに正対するように配置されている。なお、磁気テープカートリッジ１０が磁気テープドライブ３０に装填された状態とは、例えば、磁気テープカートリッジ１０が読取ヘッド３６による磁気テープＭＴに対する記録情報の読み取りを開始する位置として事前に定められた位置に到達した状態を指す。
【００５２】
一例として図５に示すように、非接触式読み書き装置５０は、磁気テープカートリッジ１０の下側からカートリッジメモリ１９に向けて磁界ＭＦを放出する。磁界ＭＦは、カートリッジメモリ１９を貫通する。なお、磁界ＭＦは、本開示の技術に係る「外部磁界」の一例である。
【００５３】
一例として図６に示すように、非接触式読み書き装置５０は、制御装置３８に接続されている。制御装置３８は、カートリッジメモリ１９を制御する制御信号を非接触式読み書き装置５０に出力する。非接触式読み書き装置５０は、制御装置３８から入力された制御信号に従って、磁界ＭＦをカートリッジメモリ１９に向けて放出する。磁界ＭＦは、カートリッジメモリ１９の裏面２６Ａ側から表面２６Ｂ側に貫通する。
【００５４】
非接触式読み書き装置５０は、制御装置３８の制御下で、コマンド信号をカートリッジメモリ１９に空間伝送する。詳しく後述するが、コマンド信号は、カートリッジメモリ１９に対する指令を示す信号である。コマンド信号が非接触式読み書き装置５０からカートリッジメモリ１９に空間伝送される場合、磁界ＭＦには、制御装置３８からの指示に従って非接触式読み書き装置５０によってコマンド信号が含まれる。換言すると、磁界ＭＦには、コマンド信号が重畳される。すなわち、非接触式読み書き装置５０は、制御装置３８の制御下で、磁界ＭＦを介してコマンド信号をカートリッジメモリ１９に送信する。
【００５５】
カートリッジメモリ１９の表面２６Ｂには、ＩＣチップ５２及びコンデンサ５４が搭載されている。ＩＣチップ５２及びコンデンサ５４は、表面２６Ｂに接着されている。また、カートリッジメモリ１９の表面２６Ｂにおいて、ＩＣチップ５２及びコンデンサ５４は封止材５６によって封止されている。ここでは、封止材５６として、紫外線に反応して硬化する紫外線硬化樹脂が採用されている。なお、紫外線硬化樹脂は、あくまでも一例に過ぎず、紫外線以外の波長域の光に反応して効果する光硬化樹脂を封止材５６として使用してもよいし、熱硬化性樹脂を封止材５６として使用してもよいし、接着剤を封止材５６として使用してもよい。
【００５６】
一例として図７に示すように、カートリッジメモリ１９の裏面２６Ａには、コイル６０がループ状に形成されている。ここでは、コイル６０の素材として、銅箔が採用されている。銅箔は、あくまでも一例に過ぎず、例えば、アルミニウム箔等の他種類の導電性素材であってもよい。コイル６０は、非接触式読み書き装置５０から与えられた磁界ＭＦ（図５及び図６参照）が作用することで誘導電流を誘起する。
【００５７】
カートリッジメモリ１９の裏面２６Ａには、第１導通部６２Ａ及び第２導通部６２Ｂが設けられている。第１導通部６２Ａ及び第２導通部６２Ｂは、はんだを有しており、表面２６ＢのＩＣチップ５２（図６及び図８参照）及びコンデンサ５４（図６及び図８参照）に対してコイル６０の両端部を電気的に接続している。
【００５８】
一例として図８に示すように、カートリッジメモリ１９の表面２６Ｂにおいて、ＩＣチップ５２及びコンデンサ５４は、ワイヤ接続方式で互いに電気的に接続されている。具体的には、ＩＣチップ５２の正極端子及び負極端子のうちの一方の端子が配線６４Ａを介して第１導通部６２Ａに接続されており、他方の端子が配線６４Ｂを介して第２導通部６２Ｂに接続されている。また、コンデンサ５４は、一対の電極を有する。図８に示す例では、一対の電極は、電極５４Ａ及び５４Ｂである。電極５４Ａは、配線６４Ｃを介して第１導通部６２Ａに接続されており、電極５４Ｂは、配線６４Ｄを介して第２導通部６２Ｂに接続されている。これにより、コイル６０に対して、ＩＣチップ５２及びコンデンサ５４は並列に接続される。
【００５９】
一例として図９に示すように、ＩＣチップ５２は、内蔵コンデンサ８０、電源回路８２、コンピュータ８４、クロック信号生成器８６、信号処理回路８８、及び磁界強度測定回路９０を備えている。ＩＣチップ５２は、磁気テープカートリッジ１０以外の用途にも使用可能な汎用タイプのＩＣチップであり、磁気テープカートリッジ用プログラムがインストールされることによって磁気テープカートリッジ用演算装置として機能する。なお、磁気テープカートリッジ用プログラムの一例としては、後述のクロック周波数設定処理プログラム１０２が挙げられる。
【００６０】
また、カートリッジメモリ１９は、電力生成器７０を備えている。電力生成器７０は、非接触式読み書き装置５０から与えられた磁界ＭＦがコイル６０に対して作用することで電力を生成する。具体的には、電力生成器７０は、共振回路９２を用いて交流電力を生成し、生成した交流電力を直流電力に変換して出力する。
【００６１】
電力生成器７０は、共振回路９２及び電源回路８２を有する。共振回路９２は、コンデンサ５４、コイル６０、及び内蔵コンデンサ８０を備えている。内蔵コンデンサ８０は、ＩＣチップ５２に内蔵されているコンデンサであり、電源回路８２もＩＣチップ５２に内蔵されている回路である。内蔵コンデンサ８０は、コイル６０に対して並列に接続されている。
【００６２】
コンデンサ５４は、ＩＣチップ５２に対して外付けされたコンデンサである。ＩＣチップ５２は、本来、磁気テープカートリッジ１０とは異なる用途でも用いることが可能な汎用のＩＣチップである。そのため、内蔵コンデンサ８０の容量は、磁気テープカートリッジ１０で用いられるカートリッジメモリ１９で要求される共振周波数を実現するには不足している。そこで、カートリッジメモリ１９では、磁界ＭＦが作用することで共振回路９２を予め定められた共振周波数で共振させる上で必要な容量値を有するコンデンサとして、ＩＣチップ５２に対してコンデンサ５４が後付けされている。なお、予め定められた共振周波数は、磁界ＭＦの周波数と同一の周波数であり、ここでは、１３．５６ＭＨｚが採用されている。また、コンデンサ５４の容量は、内蔵コンデンサ８０の容量の実測値に基づいて定められている。
【００６３】
共振回路９２は、磁界ＭＦがコイル６０を貫通することでコイル６０によって誘起された誘導電流を用いて、予め定められた共振周波数の共振現象を発生させることで交流電力を生成し、生成した交流電力を電源回路８２に出力する。
【００６４】
電源回路８２は、整流回路及び平滑回路等を有する。整流回路は、複数のダイオードを有する全波整流回路である。全波整流回路は、あくまでも一例に過ぎず、半波整流回路であってもよい。平滑回路は、コンデンサ及び抵抗を含んで構成されている。電源回路８２は、共振回路９２から入力された交流電力を直流電力に変換し、変換して得た直流電力（以下、単に「電力」とも称する）をＩＣチップ５２内の各種の駆動素子に供給する。各種の駆動素子としては、コンピュータ８４、クロック信号生成器８６、信号処理回路８８、及び磁界強度測定回路９０が挙げられる。このように、ＩＣチップ５２内の各種の駆動素子に対して電力が電力生成器７０によって供給されることで、ＩＣチップ５２は、電力生成器７０によって生成された電力を用いて動作する。
【００６５】
コンピュータ８４は、本開示の技術に係る「コンピュータ」の一例であり、カートリッジメモリ１９の全体を制御する。コンピュータ８４は、管理情報１００（図１０参照）を保持している。
【００６６】
クロック信号生成器８６は、クロック信号を生成して各種の駆動素子に出力する。各種の駆動素子は、クロック信号生成器８６から入力されたクロック信号に従って動作する。詳しくは後述するが、クロック信号生成器８６は、コンピュータ８４の指示に従って、クロック信号の周波数（以下、「クロック周波数」とも称する）を変更する。クロック信号生成器８６では、基準となるクロック周波数（以下、「基準クロック周波数」と称する）として磁界ＭＦの周波数と同一の周波数が用いられており、基準クロック周波数に基づいて異なるクロック周波数のクロック信号が生成される。本実施形態において、クロック信号生成器８６は、第１周波数及び第２周波数のクロック信号を選択的に生成する。第１周波数は、基準クロック周波数と同じ周波数であり、第２周波数は、基準クロック周波数の１／２の周波数である。
【００６７】
信号処理回路８８は、共振回路９２に接続されている。信号処理回路８８は、復号回路（図示省略）及び符号化回路（図示省略）を有する。信号処理回路８８の復号回路は、コイル６０によって受信された磁界ＭＦからコマンド信号を抽出して復号し、コンピュータ８４に出力する。コンピュータ８４は、コマンド信号に対する応答信号を信号処理回路８８に出力する。すなわち、コンピュータ８４は、信号処理回路８８から入力されたコマンド信号に応じた処理を実行し、処理結果を応答信号として信号処理回路８８に出力する。信号処理回路８８では、コンピュータ８４から応答信号が入力されると、信号処理回路８８の符号化回路は、応答信号を符号化することで変調して共振回路９２に出力する。共振回路９２は、信号処理回路８８の符号化回路から入力された応答信号を、磁界ＭＦを介して非接触式読み書き装置５０に送信する。すなわち、カートリッジメモリ１９から非接触式読み書き装置５０に応答信号が送信される場合、磁界ＭＦには、応答信号が含まれる。換言すると、磁界ＭＦには応答信号が重畳される。
【００６８】
磁界強度測定回路９０は、電源回路８２によって生成された電力に基づいて磁界ＭＦの強度を測定する。電源回路８２によって生成された電力は、共振回路９２に与えられる磁界ＭＦの強度が大きいほど制限範囲内で大きくなる。磁界強度測定回路９０は、電源回路８２によって生成された電力と共振回路９２に与えられる磁界ＭＦの強度との相関に基づいて、電源回路８２によって生成された電力に応じた出力レベルの信号を出力する。つまり、磁界強度測定回路９０は、電源回路８２によって生成された電力が測定し、測定結果に基づいて磁界ＭＦの強度を示す磁界強度信号を生成してコンピュータ８４に出力する。これにより、コンピュータ８４は、磁界強度測定回路９０から入力された磁界強度信号に応じた処理を実行することが可能となる。
【００６９】
一例として図１０に示すように、コンピュータ８４は、ＣＰＵ９４、ＮＶＭ９６、及びＲＡＭ９８を備えている。ＣＰＵ９４、ＮＶＭ９６、及びＲＡＭ９８は、バス９９に接続されている。また、バス９９には、クロック信号生成器８６、信号処理回路８８、及び磁界強度測定回路９０も接続されている。
【００７０】
ＮＶＭ９６は、本開示の技術に係る「第１メモリ」及び「第２メモリ」の一例である。ここでは、ＮＶＭ９６として、ＥＥＰＲＯＭが採用されている。ＥＥＰＲＯＭは、これはあくまでも一例に過ぎず、例えば、ＥＥＰＲＯＭに代えて強誘電体メモリであってもよく、ＩＣチップ５２に搭載可能な不揮発性メモリであれば如何なるメモリであってもよい。
【００７１】
ＮＶＭ９６には、管理情報１００が記憶されている。管理情報１００は、本開示の技術に係る「情報」の一例である。ＣＰＵ９４は、信号処理回路８８から入力されたコマンド信号に応じて、ポーリング処理、読出処理、及び書込処理を選択的に行う。
【００７２】
コマンド信号により示されるコマンドは、ポーリングコマンド、読出コマンド、又は書込コマンドである。コマンド信号により示されるコマンドがポーリングコマンドの場合、ＣＰＵ９４は、ポーリング処理を実行し、コマンド信号により示されるコマンドが読出コマンドの場合、ＣＰＵ９４は、読出処理を実行し、コマンド信号により示されるコマンドが書込コマンドの場合、ＣＰＵ９４は、書込処理を実行する。なお、以下では、説明の便宜上、コマンド信号により示されるコマンドがポーリングコマンド、読出コマンド、又は書込コマンドの何れかであることを前提として説明する。また、ここでは、説明の便宜上、ポーリング信号として１種類の信号を例示しているが、ポーリング信号は、複数種類の信号であってもよい。
【００７３】
ポーリング処理は、非接触式読み書き装置５０との間で通信を確立する処理であり、例えば、読出処理及び書込処理の前段階の準備処理として行われる。読出処理は、ＮＶＭ９６から管理情報１００等を読み出す処理である。書込処理は、ＮＶＭ９６に管理情報１００等を書き込む処理である。ポーリング処理、読出処理、及び書込処理（以下、区別して説明する必要がない場合、「各種処理」と称する）は何れも、クロック信号生成器８６によって生成されたクロック信号に従ってＣＰＵ９４によって行われる。すなわち、ＣＰＵ９４は、各種処理をクロック周波数に応じた処理速度で行う。
【００７４】
従って、クロック周波数が高いほど処理速度は高まる。処理速度が高まるということは、ＣＰＵ９４にかかる負荷が大きくなり、消費電力も大きくなる。また、管理情報１００等の情報量が多くなるほど、ＣＰＵ９４による読出処理及び書込処理の実行時間が長くなり、電源回路８２からＣＰＵ９４等に供給される電力が不足してしまう虞がある。このような事態の発生を回避するために、カートリッジメモリ１９では、ＣＰＵ９４によってクロック周波数設定処理が実行される。クロック周波数設定処理は、磁界ＭＦの強度が小さいほどクロック周波数を低くする処理である。以下、クロック周波数設定処理について説明する。
【００７５】
ＮＶＭ９６には、クロック周波数設定処理プログラム１０２が記憶されている。ＣＰＵ９４は、ＮＶＭ９６からクロック周波数設定処理プログラム１０２を読み出し、ＲＡＭ９８上でクロック周波数設定処理プログラム１０２を実行する。クロック周波数設定処理は、ＣＰＵ９４によってクロック周波数設定処理プログラム１０２が実行されることで実現される。
【００７６】
一例として図１１に示すように、ＣＰＵ９４は、クロック周波数設定処理を実行することで、磁界ＭＦの強度に応じたクロック周波数を設定する。具体的には、ＣＰＵ９４は、磁界ＭＦの強度が小さいほどクロック周波数を低くする。
【００７７】
より詳しく説明すると、ＣＰＵ９４は、閾値を有しており、磁気強度測定回路９０から入力された磁気強度信号により示される磁界ＭＦの強度が閾値以上であるか否かを判定する。ここで、閾値は、クロック周波数を第１周波数及び第２周波数のうちの一方から他方へ変更するのに適した磁界ＭＦの強度として、実機による試験及び／又はコンピュータ・シミュレーション等によって予め導き出された固定値である。なお、ここでは、固定値を例示しているが、これに限らず、与えられた条件に応じて変更される可変値であってもよい。
【００７８】
ＣＰＵ９４は、磁界ＭＦの強度が閾値以上の場合にクロック周波数として第１周波数を設定し、磁界ＭＦの強度が閾値未満の場合にクロック周波数として第２周波数を設定する。すなわち、ＣＰＵ９４は、磁界ＭＦの強度が閾値以上の場合に、クロック信号生成器８６に対して第１周波数のクロック信号を生成させるようにクロック信号生成器８６を制御し、磁界ＭＦの強度が閾値未満の場合に、クロック信号生成器８６に対して第２周波数のクロック信号を生成させるようにクロック信号生成器８６を制御する。
【００７９】
次に、カートリッジメモリ１９の作用について、図１２を参照して説明する。
【００８０】
図１２には、ＣＰＵ９４によって実行されるクロック周波数設定処理の流れの一例が示されている。以下では、説明の便宜上、電源回路８２から各種の駆動素子に電力が供給されていることを前提として説明する。図１２に示すクロック周波数設定処理では、説明の便宜上、各種の駆動素子が第１周波数又は第２周波数に従って動作していることが前提とされている。
【００８１】
図１２に示すクロック周波数設定処理では、先ず、ステップＳＴ１２で、ＣＰＵ９４は、磁界強度測定回路９０から磁界強度信号を受信したか否かを判定する。ステップＳＴ１２において、磁界強度測定回路９０から磁界強度信号を受信していない場合は、判定が否定されて、クロック周波数設定処理はステップＳＴ２０へ移行する。ステップＳＴ１２において、磁界強度測定回路９０から磁界強度信号を受信した場合は、判定が肯定されて、クロック周波数設定処理はステップＳＴ１４へ移行する。
【００８２】
ステップＳＴ１４で、ＣＰＵ９４は、ステップＳＴ１２で受信した磁界強度信号により示される磁界ＭＦの強度が閾値を下回っているか否かを判定する。ステップＳＴ１４において、磁界ＭＦの強度が閾値以上の場合は、判定が否定されて、クロック周波数設定処理はステップＳＴ３０へ移行する。ステップＳＴ１４において、磁界ＭＦの強度が閾値を下回っている場合は、判定が肯定されて、クロック周波数設定処理はステップＳＴ１６へ移行する。
【００８３】
ステップＳＴ３０で、ＣＰＵ９４は、クロック周波数が第２周波数であるか否かを判定する。ステップＳＴ３０において、クロック周波数が第１周波数の場合は、判定が否定されて、クロック周波数設定処理は、ステップＳＴ２０へ移行する。ステップＳＴ３０において、クロック周波数が第２周波数の場合は、判定が肯定されて、クロック周波数設定処理はステップＳＴ３２へ移行する。
【００８４】
ステップＳＴ３２で、ＣＰＵ９４は、クロック周波数を第１周波数に設定し、その後、クロック周波数設定処理はステップＳＴ２０へ移行する。
【００８５】
ステップＳＴ１６で、ＣＰＵ９４は、クロック周波数が第１周波数であるか否かを判定する。ステップＳＴ１６において、クロック周波数が第２周波数の場合は、判定が否定されて、クロック周波数設定処理はステップＳＴ２０へ移行する。ステップＳＴ１６において、クロック周波数が第１周波数の場合は、判定が肯定されて、クロック周波数設定処理はステップＳＴ１８へ移行する。
【００８６】
ステップＳＴ１８で、ＣＰＵ９４は、クロック周波数を第２周波数に設定し、その後、クロック周波数設定処理はステップＳＴ２０へ移行する。
【００８７】
ステップＳＴ２０で、クロック周波数設定処理を終了する条件（以下、「クロック周波数設定処理終了条件」と称する）を満足したか否かを判定する。クロック周波数設定処理終了条件としては、例えば、磁界ＭＦが消失した、との条件が挙げられる。磁界ＭＦが消失したか否かは、磁界強度測定回路９０からＣＰＵ９４に入力される磁界強度信号に基づいてＣＰＵ９４によって判定される。ステップＳＴ２０において、クロック周波数設定処理終了条件を満足していない場合は、判定が否定されて、クロック周波数設定処理はステップＳＴ１２へ移行する。ステップＳＴ２０において、クロック周波数設定処理終了条件を満足した場合は、判定が肯定されて、クロック周波数設定処理が終了する。
【００８８】
以上説明したように、カートリッジメモリ１９では、磁界ＭＦの強度が閾値を下回っている場合に、ＣＰＵ９４によってクロック周波数が第２周波数に設定される。これにより、クロック信号生成器８６により、第２周波数のクロック信号が生成される。第２周波数は、第１周波数よりも低い。つまり、磁界ＭＦの強度が小さくなるほど、クロック周波数が低くなる。第２周波数は、クロック周波数が“０”というわけではないので、ＣＰＵ９４は、第２周波数に従って、コマンド信号に応じた処理を実行することができる。また、クロック周波数が低くなるほど、ＣＰＵ９４での消費電力が低減される。従って、本構成によれば、カートリッジメモリ１９の動作の安定と消費電力の低減との両立を実現することができる。
【００８９】
また、カートリッジメモリ１９では、ＣＰＵ９４によってコマンド信号に応じた処理が行われることで得られた処理結果を示す応答信号が磁界ＭＦを介して非接触式読み書き装置５０に送信される。従って、本構成によれば、磁界ＭＦとは異なる磁界がコイル６０に付与せずとも処理結果を非接触式読み書き装置５０に送信することができる。
【００９０】
なお、上記実施形態では、コマンド信号に応じた処理がＣＰＵ９４によって実行される期間であるか否かに関わらず、クロック周波数設定処理がＣＰＵ９４によって実行される形態例を挙げて説明したが、本開示の技術はこれに限定されない。例えば、コマンド信号に応じた処理がＣＰＵ９４によって実行される期間（以下、「処理期間」とも称する）外にクロック周波数設定処理がＣＰＵ９４によって実行されるようにしてもよい。ここで、処理期間外とは、例えば、ポーリング処理と読出処理との間、ポーリング処理と書込処理との間、及び読出処理と書込処理との間を指す。
【００９１】
この場合、一例として図１３に示すクロック周波数設定処理がＣＰＵ９４によって実行される。図１３に示すクロック周波数設定処理は、図１２に示すクロック周波数設定処理に比べ、ステップＳＴ１４とステップＳＴ１６との間にステップＳＴ１５Ａを有する点が異なる。
【００９２】
図１３に示すクロック周波数設定処理のステップＳＴ１５Ａで、ＣＰＵ９４は、現時点が処理期間外か否かを判定する。すなわち、ＣＰＵ９４は、現時点においてコマンド信号に対する処理を行っているか否かを判定する。ステップＳＴ１５Ａにおいて、現時点が処理期間内の場合、すなわち、コマンド信号に対する処理がＣＰＵ９４によって行われている場合、判定が否定されて、クロック周波数設定処理はステップＳＴ２０へ移行する。ステップＳＴ１５Ａにおいて、現時点が処理期間外の場合、すなわち、コマンド信号に対する処理がＣＰＵ９４によって行われていない場合、判定が肯定されて、クロック周波数設定処理はステップＴ１６へ移行する。
【００９３】
これにより、ステップＳＴ１６以降の処理がＣＰＵ９４によって実行されることになるので、現時点が処理期間外であり、かつ、クロック周波数として第２周波数が設定されていることを条件に、ＣＰＵ９４によってクロック周波数が第２周波数に設定される。従って、本構成によれば、コマンド信号に対する処理が行われていない期間であっても第１周波数のクロック信号が生成され続ける場合に比べ、消費電力を低減することができる。具体的には、ポーリング処理と読出処理との間、ポーリング処理と書込処理との間、及び読出処理と書込処理との間であっても第１周波数のクロック信号が生成され続ける場合に比べ、消費電力を低減することができる。
【００９４】
なお、ここでは、ポーリング処理と読出処理との間（以下、「第１期間」とも称する）、ポーリング処理と書込処理との間（以下、「第２期間」とも称する）、及び読出処理と書込処理との間（以下、「第３期間」とも称する）に、クロック周波数として第２周波数が設定される形態例を挙げているが、本開示の技術はこれに限定されず、第１期間、第２期間、及び第３期間のうちの１つの期間又は２つの期間にＣＰＵ９４によってクロック周波数が第２周波数に設定されるようにしてもよい。
【００９５】
また、上記実施形態では、コマンド信号により示されるコマンドの種類に関わらず、磁界ＭＦの強度が閾値を下回ったことを条件、クロック周波数が第１周波数から第２周波数に変更される形態例を挙げて説明したが、本開示の技術はこれに限定されない。すなわち、コマンド信号により示されるコマンドの種類に応じてクロック周波数がＣＰＵ９４によって変更されるようにしてもよい。
【００９６】
この場合、一例として図１４に示すクロック周波数設定処理がＣＰＵ９４によって実行される。図１４に示す例では、ＣＰＵ９４は、クロック周波数設定処理を実行することで、クロック周波数として、第１周波数、第２周波数、及び第３周波数を選択的に設定する。第３周波数は、基準クロック周波数の１／４の周波数、すなわち、第２周波数の１／２の周波数であり、クロック周波数の高低関係は、“第１周波数＞第２周波数＞第３周波数”である。
【００９７】
ＣＰＵ９４は、磁界ＭＦの強度が閾値以上の場合に、クロック周波数として第１周波数を設定し、磁界ＭＦの強度が閾値未満の場合に、コマンド信号の種類に応じて、クロック周波数として第２周波数と第３周波数とを選択的に設定する。
【００９８】
ＣＰＵ９４は、磁界ＭＦの強度が閾値未満であり、かつ、コマンド信号により示されるコマンドが読出コマンド又は書込コマンドの場合に、クロック周波数として第２周波数を設定する。また、ＣＰＵ９４は、磁界ＭＦの強度が閾値未満であり、かつ、コマンド信号により示されるコマンドがポーリングコマンドの場合に、クロック周波数として第３周波数を設定する。
【００９９】
図１５Ａ及び図１５Ｂには、図１４に示すクロック周波数設定処理の流れの一例が示されている。図１５Ａ及び図１５Ｂに示すクロック周波数設定処理は、図１２に示すクロック周波数設定処理に比べ、ステップＳＴ１６に代えてステップＳＴ１６Ａを有する点、ステップＳＴ１４とステップＳＴ１６Ａとの間にステップＳＴ１５Ｂ及びステップＳＴ１５Ｃを有する点、ステップＳＴ３０に代えてステップＳＴ４０を有する点、及びステップＳＴ３２に代えてステップＳＴ４２を有する点が異なる。
【０１００】
図１５Ａに示すクロック周波数設定処理のステップＳＴ１５Ｂで、ＣＰＵ９４は、信号処理回路８８からコマンド信号が入力されたか否かを判定する。ステップＳＴ１５Ｂにおいて、信号処理回路８８からコマンド信号が入力されていない場合は、判定が否定されて、クロック周波数設定処理はステップＳＴ２０へ移行する。ステップＳＴ１５Ｂにおいて、信号処理回路８８からコマンド信号が入力された場合は、判定が肯定されて、クロック周波数設定処理はステップＳＴ１５Ｃへ移行する。
【０１０１】
ステップＳＴ１５Ｃで、ＣＰＵ９４は、ステップＳＴ１５Ｂで入力されたコマンド信号により示されるコマンドがポーリングコマンドであるか否かを判定する。ステップＳＴ１５Ｃにおいて、コマンド信号により示されるコマンドがポーリングコマンドでない場合、すなわち、コマンド信号により示されるコマンドが読出コマンド又は書込コマンドである場合は、判定が否定されて、クロック周波数設定処理は、図１５Ｂに示すステップＳＴ４０へ移行する。ステップＳＴ１５Ｃにおいて、コマンド信号により示されるコマンドがポーリングコマンドである場合は、判定が肯定されて、クロック周波数設定処理はステップＳＴ１６Ａへ移行する。
【０１０２】
ステップＳＴ１６Ａで、ＣＰＵ９４は、クロック周波数が第１周波数又は第２周波数であるか否かを判定する。ステップＳＴ１６において、クロック周波数が第３周波数の場合は、判定が否定されて、クロック周波数設定処理はステップＳＴ２０へ移行する。ステップＳＴ１６において、クロック周波数が第１周波数又は第２周波数の場合は、判定が肯定されて、クロック周波数設定処理はステップＳＴ１８へ移行する。
【０１０３】
図１５Ｂに示すステップＳＴ４０で、ＣＰＵ９４は、クロック周波数が第１周波数又は第３周波数であるか否かを判定する。ステップＳＴ４０において、クロック周波数が第２周波数である場合は、判定が否定されて、クロック周波数設定処理は、図１５Ａに示すステップＳＴ２０へ移行する。ステップＳＴ４０において、クロック周波数が第１周波数又は第３周波数である場合は、判定が肯定されて、クロック周波数設定処理はステップＳＴ４２へ移行する。
【０１０４】
ステップＳＴ４２で、ＣＰＵ９４は、クロック周波数を第２周波数に設定し、その後、クロック周波数設定処理は、図１５Ａに示すステップＳＴ２０へ移行する。
【０１０５】
このように、図１５Ａ及び図１５Ｂに示すクロック周波数設定処理では、磁界ＭＦの強度が閾値未満であり、かつ、コマンド信号により示されるコマンドが読出コマンド又は書込コマンドの場合に、クロック周波数として第２周波数が設定される。また、図１５Ａ及び図１５Ｂに示すクロック周波数設定処理では、磁界ＭＦの強度が閾値未満であり、かつ、コマンド信号により示されるコマンドがポーリングコマンドの場合に、クロック周波数として第３周波数が設定される。従って、本構成によれば、コマンド信号により示されるコマンドの種類に関わらずクロック周波数が常に一定の場合に比べ、電力及び処理時間が過不足することを抑制することができる。
【０１０６】
また、上記実施形態では、１つのポーリング信号に対して１つのクロック周波数が設定される形態例を挙げたが、本開示の技術はこれに限定されない。例えば、ポーリング信号が、ＣＰＵ９４に対する指示を示す複数の指示信号を含んでいる場合に、指示信号に応じた応答処理がＣＰＵ９４によって実行されている期間（以下、「応答処理期間」とも称する）外のクロック周波数が応答処理期間内のクロック周波数よりも低いクロック周波数とされてもよい。
【０１０７】
図１６に示す例では、ポーリング信号は、第１〜第３指示信号（以下、これらを区別して説明する必要がない場合、「指示信号」と称する）を含んでいる。第１〜第３指示信号は、ＣＰＵ９４による指示信号に対する処理開始から処理完了までに要する時間以上の時間を隔てて順次にＣＰＵ９４に送信される。第１指示信号は、例えば、ＣＰＵ９４に対してカートリッジメモリ１９の種類を問い合わせる信号である。第２指示信号は、例えば、ＣＰＵ９４に対してシリアルナンバーを問い合わせる信号である。第３指示信号は、例えば、読出処理又は書込処理の準備を要求する信号である。
【０１０８】
ＣＰＵ９４によってクロック周波数設定処理が実行されることで、応答処理期間内では、ＣＰＵ９４によって、クロック周波数として第３周波数が設定され、応答処理期間外では、ＣＰＵ９４によって、クロック周波数として第４周波数が設定される。第４周波数は、基準クロック周波数の１／８の周波数、すなわち、第３周波数の１／２の周波数であり、クロック周波数の高低関係は、“第１周波数＞第２周波数＞第３周波数＞第４周波数”である。つまり、応答処理期間外では、応答処理期間内よりも低いクロック周波数が設定される。
【０１０９】
図１７には、図１６に示すクロック周波数設定処理の流れの一例が示されている。図１７に示すクロック周波数設定処理は、図１５Ａ及び図１５Ｂに示すクロック周波数設定処理に比べ、ステップＳＴ１６Ａに代えてステップＳＴ１６Ｂを有する点、及び、ステップＳＴ１８とステップＳＴ２０との間にステップＳＴ１９Ａ〜ステップＳＴ１９Ｇを有する点が異なる。
【０１１０】
図１７に示すクロック周波数設定処理では、ステップＳＴ１６Ｂで、ＣＰＵ９４は、クロック周波数が第１周波数、第２周波数、又は第４周波数であるか否かを判定する。ステップＳＴ１６Ｂにおいて、クロック周波数が第３周波数である場合は、判定が否定されて、クロック周波数設定処理はステップＳＴ１９Ａへ移行する。ステップＳＴ１６Ｂにおいて、クロック周波数が第１周波数、第２周波数、又は第４周波数である場合は、判定が肯定されて、クロック周波数設定処理はステップＳＴ１８へ移行する。
【０１１１】
ステップＳＴ１９Ａで、ＣＰＵ９４は、現時点が応答処理期間外であるか否かを判定する。現時点が応答処理期間外であるか否かの判定は、ポーリング信号に含まれる指示信号に応じた処理が現時点でＣＰＵ９４によって実行されていないか否かが判定されることによって行われる。ステップＳＴ１９Ａにおいて、現時点が応答処理期間内である場合は、判定が否定されて、クロック周波数設定処理はステップＳＴ１９Ｄへ移行する。ステップＳＴ１９Ａにおいて、現時点が応答処理期間外である場合は、判定が肯定されて、クロック周波数設定処理はステップＳＴ１９Ｂへ移行する。
【０１１２】
ステップＳＴ１９Ｂで、ＣＰＵ９４は、クロック周波数が第１周波数、第２周波数、又は第３周波数であるか否かを判定する。ステップＳＴ１９Ｂにおいて、クロック周波数が第１周波数、第２周波数、又は第３周波数でない場合、すなわち、クロック周波数が第４周波数である場合は、判定が否定されて、クロック周波数設定処理はステップＳＴ１９Ｄへ移行する。ステップＳＴ１９Ｂにおいて、クロック周波数が第１周波数、第２周波数、又は第３周波数である場合は、判定が肯定されて、クロック周波数設定処理はステップＳＴ１９Ｃへ移行する。
【０１１３】
ステップＳＴ１９Ｃで、ＣＰＵ９４は、クロック周波数を第４周波数に設定し、その後、クロック周波数設定処理はステップＳＴ１９Ｄへ移行する。
【０１１４】
ステップＳＴ１９Ｄで、ＣＰＵ９４は、指示信号に対する応答処理を行うタイミング（以下、「応答処理タイミング」と称する）が到来したか否かを判定する。応答処理タイミングとは、例えば、指示信号がＣＰＵ９４に入力されたタイミングを指す。ステップＳＴ１９Ｄにおいて、応答処理タイミングが到来していない場合は、判定が否定されて、クロック周波数設定処理はステップＳＴ１９Ｇへ移行する。ステップＳＴ１９Ｄにおいて、応答処理タイミングが到来した場合は、判定が肯定されて、クロック周波数設定処理はステップＳＴ１９Ｅへ移行する。
【０１１５】
ステップＳＴ１９Ｅで、クロック周波数が第１周波数、第２周波数、又は第４周波数であるか否かを判定する。ステップＳＴ１９Ｅにおいて、クロック周波数が第１周波数、第２周波数、又は第４周波数でない場合、すなわち、クロック周波数が第３周波数である場合は、判定が否定されて、クロック周波数設定処理はステップＳＴ１９Ｇへ移行する。ステップＳＴ１９Ｅにおいて、クロック周波数が第１周波数、第２周波数、又は第４周波数である場合は、判定が肯定されて、クロック周波数設定処理はステップＳＴ１９Ｆへ移行する。
【０１１６】
ステップＳＴ１９Ｆで、ＣＰＵ９４は、クロック周波数を第３周波数に設定し、その後、クロック周波数設定処理はステップＳＴ１９Ｇへ移行する。
【０１１７】
ステップＳＴ１９Ｇで、ＣＰＵ９４は、ステップＳＴ１５Ｂで入力されたポーリング信号により示されるポーリング処理が完了した否かを判定する。ポーリング処理が完了した否かの判定は、例えば、ステップＳＴ１５Ｂで入力されたポーリング信号に含まれる第１〜第３指示信号に応じた全ての処理が完了したか否かが判定されることによって行われる。ステップＳＴ１９Ｇにおいて、ポーリング処理が完了していない場合は、判定が否定されて、クロック周波数設定処理はステップＳＴ１９Ａへ移行する。ステップＳＴ１９Ｇにおいて、ポーリング処理が完了した場合は、判定が肯定されて、クロック周波数設定処理はステップＳＴ２０へ移行する。
【０１１８】
このように、図１７に示すクロック周波数設定処理では、磁界ＭＦの強度が閾値未満であり、かつ、ポーリング処理において応答処理期間外の場合に、クロック周波数が第４周波数に設定され、応答処理期間内の場合に、クロック周波数が第３周波数に設定される。第３周波数と第４周波数との高低関係は、“第３周波数＞第４周波数”である。従って、本構成によれば、ポーリング処理が行われている期間においてクロック周波数が常に第３周波数以上である場合に比べ、消費電力を低減することができる。
【０１１９】
なお、ここでは、ポーリング処理が行われている期間にクロック周波数が変更される形態例を挙げて説明したが、読出処理及び／又は書込期間内で処理が分割して行われる場合であっても、ポーリング処理と同様に、クロック周波数が変更されるようにしてもよい。
【０１２０】
また、上記では、第２周波数を第１周波数の１／２の周波数とし、第３周波数を第１周波数の１／４の周波数とし、第４周波数を第１周波数の１／８の周波数としたが、本開示の技術はこれに限定されない。すなわち、第２周波数は第１周波数よりも低い周波数であり、第３周波数は第４周波数よりも低い周波数であり、第４周波数は第３周波数よりも低い周波数であればよい。第２周波数を第１周波数よりも低くするレベル、第３周波数を第４周波数よりも低くするレベル、及び／又は第４周波数を第３周波数よりも低くするレベルは、コンデンサ５４及び内蔵コンデンサ８０に残存している電圧、すなわち、カートリッジメモリ１９内に残存している電力に応じて変更するようにしてもよい。例えば、コンピュータ８４は、カートリッジメモリ１９内に残存している電力が低いほどクロック周波数を低くするレベルを大きくする。
【０１２１】
また、上記では、クロック周波数が段階的に変更される形態例を挙げているが、本開示の技術はこれに限定されず、クロック周波数が無段階的に変更されるようにしてもよい。
【０１２２】
また、上記実施形態では、ＩＣチップ５２とコイル６０とがワイヤ接続方式で接続されている形態例を挙げて説明したが、本開示の技術はこれに限定されない。例えば、図１８に示すように、ＩＣチップ５２とコイル６０とがフリップチップ接続方式で接続されていてもよい。この場合、例えば、ＩＣチップ５２の正極端子及び負極端子のうちの一方の端子が第１導通部６２Ａに直接接続され、他方の端子が第２導通部６２Ｂに直接接続される。
【０１２３】
また、上記実施形態では、傾斜角度θとして４５度を例示したが、本開示の技術はこれに限定されず、一例として図１９に示すように、カートリッジメモリ１９の基準面１６Ａ１に対する傾斜角度として、傾斜角度θよりも小さな傾斜角度θ１が採用されてもよい。傾斜角度θ１の一例としては３０度が挙げられる。傾斜角度θ１は、傾斜角度θよりも小さな角度であるので、傾斜角度θの場合に比べ、コイル６０（図７参照）に対して多くの磁力線を貫通させることができる。この結果、磁気テープカートリッジ１０が磁気テープドライブ３０に装填された状態で、コイル６０は、傾斜角度θの場合に比べ、大きな誘導電流を得ることができる。
【０１２４】
一例として図２０に示すように、磁気テープカートリッジ１０の生産工程、磁気テープカートリッジ１０の管理工程、及び／又は、磁気テープカートリッジ１０が流通する流通工程（例えば、市場での流通工程）では、上下方向に重ねられた複数の磁気テープカートリッジ１０がプラスチックフィルムでシュリンクされたパッケージ２００内の各磁気テープカートリッジ１０のカートリッジメモリ１９に対して非接触式読み書き装置１５０によって管理情報１００等の読み書きが行われる。カートリッジメモリ１９に対する非接触式読み書き装置１５０による管理情報１００等の読み書きは、磁気テープカートリッジ１０の後側において複数の磁気テープカートリッジ１０が重ねられた方向に沿って非接触式読み書き装置１５０を移動させながら行われる。この場合、例えば、非接触式読み書き装置１５０は、磁界ＭＦ１のオンとオフとを繰り返しながら磁気テープカートリッジ１０の各々に対して磁界ＭＦ１を順次に放出する。
【０１２５】
ところで、磁気テープカートリッジ１０が磁気テープドライブ３０に装填されている環境下（第１環境下）では、磁気テープカートリッジ１０の下方向又は上方向から非接触式読み書き装置５０によって磁界ＭＦ（第１磁界）が、基準面１６Ａ１に対して正対する側から、基板２６のうちのコイル６０が形成されている表面２６Ａ（コイル形成面）に向けて磁界ＭＦが付与される（図１９参照）。これにより、カートリッジメモリ１９の傾斜角度が傾斜角度θの場合に比べ、多くの磁力線がコイル６０を貫通することになり、大きな誘導電流が得られる。
【０１２６】
これに対し、生産工程、管理工程、及び／又は流通工程の環境下（第２環境下）では、一例として図２０に示すように、複数の磁気テープカートリッジ１０がパッケージ２００として取り扱われる。この場合、基準面１６Ａ１の法線方向に対して交差し、かつ、表面２６Ａに対峙する側から表面２６Ａに向けて磁界ＭＦ１（第２磁界）が付与される。これにより、カートリッジメモリ１９の傾斜角度が傾斜角度θの場合に比べ、パッケージ２００内で意図しない磁気テープカートリッジ１０に対して管理情報１００等の読み書きが行われる（クロストークが生じる）ことを抑制することができる。
【０１２７】
なお、図２０に示す例では、非接触式読み書き装置１５０がパッケージ２００内の各カートリッジメモリ１９と磁界ＭＦ１を介して通信を行う場合に非接触式読み書き装置１５０がパッケージ２００に対して上下方向に沿って移動している態様が例示されているが、この態様はあくまでも一例に過ぎず、非接触式読み書き装置１５０の位置を固定して、パッケージ２００を上下方向に沿って移動させてもよい。また、非接触式読み書き装置１５０とパッケージ２００とは上下方向において反対の方向に移動させてもよい。このように、非接触式読み書き装置１５０がパッケージ２００内の各カートリッジメモリ１９と磁界ＭＦ１を介して通信を行う場合、非接触式読み書き装置１５０がパッケージ２００に対して上下方向に沿って相対的に移動していればよい。
【０１２８】
非接触式読み書き装置１５０は、カートリッジメモリ１９に対して管理情報１００等の読み書きを行う場合、磁気テープカートリッジ１０の後方からカートリッジメモリ１９に向けて磁界ＭＦ１を放出する。カートリッジメモリ１９の電力生成器７０は、磁界ＭＦ１がカートリッジメモリ１９のコイル６０に作用することで電力を生成する。そして、非接触式読み書き装置１５０は、磁界ＭＦ１を介してコマンド信号をカートリッジメモリ１９に送信する。カートリッジメモリ１９は、電力生成器７０によって生成された電力を用いて、コマンド信号に応じた処理を実行し、かつ、処理結果を応答信号として非接触式読み書き装置１５０に送信する。すなわち、非接触式読み書き装置１５０とカートリッジメモリ１９との間で磁界ＭＦ１を介して各種情報の授受が行われる。
【０１２９】
パッケージ２００に含まれる１つの磁気テープカートリッジ１０（以下、符号を付さずに「単一カートリッジ」とも称する）のカートリッジメモリ１９（以下、符号を付さずに「読み書き対象カートリッジメモリ」とも称する）に対しては、単一カートリッジの後方から読み書き対象カートリッジメモリに向けて非接触式読み書き装置１５０から磁界ＭＦ１が付与される。しかし、傾斜角度θの場合、磁界ＭＦ１の指向性次第で、パッケージ２００内で単一カートリッジと隣接する磁気テープカートリッジ１０（以下、「隣接カートリッジ」とも称する）のカートリッジメモリ１９に対しても磁界ＭＦ１が付与され、隣接カートリッジのカートリッジメモリ１９に対して、管理情報１００等の読み書きが行われてしまう虞がある。隣接カートリッジのカートリッジメモリ１９に対して管理情報１００等の読み書きが行われるというのは、換言すると、クロストークが生じる、ということである。
【０１３０】
ここで、傾斜角度θ１とした場合、傾斜角度θよりもカートリッジメモリ１９のコイル６０を貫通する磁力線の本数を少なくすることができ、傾斜角度θに比べ、隣接カートリッジのカートリッジメモリ１９に対して、磁界ＭＦ１が付与され難くなる。この結果、傾斜角度θ１とした場合、傾斜角度θに比べ、磁気テープカートリッジ１０に対して管理情報１００等が誤って読み書きされること、すなわち、クロストークが生じることを抑制することができる。この結果、例えば、磁気テープカートリッジ１０の生産工程では、設備コストを増大させることなく、磁気テープカートリッジ１０の生産性を向上させることができる。また、磁気テープカートリッジ１０の管理工程では、設備コストを増大させることなく、磁気テープカートリッジ１０の管理の効率化を図ることができる。
【０１３１】
また、図１４に示す例では、コマンド信号により示されるコマンドが読出コマンド又は書込コマンドの場合にクロック周波数として第２周波数が設定され、コマンド信号により示されるコマンドがポーリングコマンドの場合にクロック周波数として第３周波数が設定される形態例を挙げたが、本開示の技術はこれに限定されない。例えば、図２１に示すように、磁界ＭＦの強度が第１閾値未満の場合において、コマンド信号により示されるコマンドがポーリングコマンドの場合に、クロック周波数として第２周波数が設定され、磁界ＭＦの強度が第１閾値未満の場合において、コマンド信号により示されるコマンドが読出コマンド又は書込コマンドの場合にクロック周波数として第３周波数が設定されるようにしてもよい。
【０１３２】
この場合、図１５Ａに示すクロック周波数設定処理に代えて、図２２Ａ及び図２２Ｂに示すクロック周波数設定処理が実行される。図２２Ａに示すフローチャートは、図１５Ａに示すフローチャートに比べ、ステップＳＴ１６Ａに代えてステップＳＴ１６Ａ１を有する点、及び、ステップＳＴ１８に代えてステップＳＴ１８Ａを有する点が異なる。また、図２２Ｂに示すフローチャートは、図１５Ｂに示すフローチャートに比べ、ステップＳＴ４０に代えてステップＳＴ４０Ａを有する点、及び、ステップＳＴ４２に代えてステップＳＴ４２Ａを有する点が異なる。
【０１３３】
図２２Ａに示すステップＳＴ１６Ａ１で、ＣＰＵ９４は、クロック周波数が第１周波数又は第３周波数であるか否かを判定する。ステップＳＴ１６Ａ１において、クロック周波数が第２周波数の場合は、判定が否定されて、クロック周波数設定処理はステップＳＴ２０へ移行する。ステップＳＴ１６Ａ１において、クロック周波数が第１周波数又は第３周波数の場合は、判定が肯定されて、クロック周波数設定処理はステップＳＴ１８Ａへ移行する。
【０１３４】
ステップＳＴ１８Ａで、ＣＰＵ９４は、クロック周波数を第２周波数に設定し、その後、クロック周波数設定処理はステップＳＴ２０へ移行する。
【０１３５】
図２２Ｂに示すステップＳＴ４０Ａで、ＣＰＵ９４は、クロック周波数が第１周波数又は第２周波数であるか否かを判定する。ステップＳＴ４０Ａにおいて、クロック周波数が第３周波数の場合は、判定が否定されて、クロック周波数設定処理はステップＳＴ２０へ移行する。ステップＳＴ４０Ａにおいて、クロック周波数が第１周波数又は第２周波数の場合は、判定が肯定されて、クロック周波数設定処理はステップＳＴ４２Ｂへ移行する。
【０１３６】
ステップＳＴ４２Ｂで、ＣＰＵ９４は、クロック周波数を第３周波数に設定し、その後、クロック周波数設定処理はステップＳＴ２０へ移行する。
【０１３７】
これにより、コマンド信号により示されるコマンドが読出コマンド又は書込コマンドの場合に、最も低いクロック周波数である第３周波数に従ってＣＰＵ９４によって読出処理又は書込処理が実行されることになるので、第１周波数に従ってＣＰＵ９４によって読出処理又は書込処理が実行される場合に比べ、読書処理中又は書込処理中に電力不足に陥ることを抑制することができる。
【０１３８】
また、図１０に示す例では、ＮＶＭ９６にクロック周波数設定処理プログラム１０２が記憶されている形態例を挙げたが、本開示の技術はこれに限定されない。例えば、図２３に示すように、クロック周波数設定処理プログラム１０２が記憶媒体３００に記憶されていてもよい。記憶媒体３００は、非一時的記憶媒体である。記憶媒体３００の一例としては、ＳＳＤ又はＵＳＢメモリなどの任意の可搬型の記憶媒体が挙げられる。
【０１３９】
記憶媒体３００に記憶されているクロック周波数設定処理プログラム１０２は、コンピュータ８４にインストールされる。ＣＰＵ９４は、クロック周波数設定処理プログラム１０２に従ってクロック周波数設定処理を実行する。図２３に示す例では、ＣＰＵ９４は、単数のＣＰＵであるが、複数のＣＰＵであってもよい。
【０１４０】
また、通信網（図示省略）を介してコンピュータ８４に接続される他のコンピュータ又はサーバ装置等の記憶部にクロック周波数設定処理プログラム１０２を記憶させておき、カートリッジメモリ１９からの要求に応じてクロック周波数設定処理プログラム１０２がダウンロードされ、コンピュータ８４にインストールされるようにしてもよい。
【０１４１】
図２３に示す例では、コンピュータ８４が例示されているが、本開示の技術はこれに限定されず、コンピュータ８４に代えて、ＡＳＩＣ、ＦＰＧＡ、及び／又はＰＬＤを含むデバイスを適用してもよい。また、コンピュータ８４に代えて、ハードウェア構成及びソフトウェア構成の組み合わせを用いてもよい。
【０１４２】
クロック周波数設定処理を実行するハードウェア資源としては、次に示す各種のプロセッサを用いることができる。プロセッサとしては、例えば、ソフトウェア、すなわち、プログラムを実行することで、クロック周波数設定処理を実行するハードウェア資源として機能する汎用的なプロセッサであるＣＰＵが挙げられる。また、プロセッサとしては、例えば、ＦＰＧＡ、ＰＬＤ、又はＡＳＩＣなどの特定の処理を実行させるために専用に設計された回路構成を有するプロセッサである専用電気回路が挙げられる。何れのプロセッサにもメモリが内蔵又は接続されており、何れのプロセッサもメモリを使用することでクロック周波数設定処理を実行する。
【０１４３】
クロック周波数設定処理を実行するハードウェア資源は、これらの各種のプロセッサのうちの１つで構成されてもよいし、同種または異種の２つ以上のプロセッサの組み合わせ（例えば、複数のＦＰＧＡの組み合わせ、又はＣＰＵとＦＰＧＡとの組み合わせ）で構成されてもよい。また、クロック周波数設定処理を実行するハードウェア資源は１つのプロセッサであってもよい。
【０１４４】
１つのプロセッサで構成する例としては、第１に、１つ以上のＣＰＵとソフトウェアの組み合わせで１つのプロセッサを構成し、このプロセッサが、クロック周波数設定処理を実行するハードウェア資源として機能する形態がある。第２に、ＳｏＣなどに代表されるように、クロック周波数設定処理を実行する複数のハードウェア資源を含むシステム全体の機能を１つのＩＣチップで実現するプロセッサを使用する形態がある。このように、クロック周波数設定処理は、ハードウェア資源として、上記各種のプロセッサの１つ以上を用いて実現される。
【０１４５】
更に、これらの各種のプロセッサのハードウェア的な構造としては、より具体的には、半導体素子などの回路素子を組み合わせた電気回路を用いることができる。また、上記のクロック周波数設定処理はあくまでも一例である。従って、主旨を逸脱しない範囲内において不要なステップを削除したり、新たなステップを追加したり、処理順序を入れ替えたりしてもよいことは言うまでもない。
【０１４６】
以上に示した記載内容及び図示内容は、本開示の技術に係る部分についての詳細な説明であり、本開示の技術の一例に過ぎない。例えば、上記の構成、機能、作用、及び効果に関する説明は、本開示の技術に係る部分の構成、機能、作用、及び効果の一例に関する説明である。よって、本開示の技術の主旨を逸脱しない範囲内において、以上に示した記載内容及び図示内容に対して、不要な部分を削除したり、新たな要素を追加したり、置き換えたりしてもよいことは言うまでもない。また、錯綜を回避し、本開示の技術に係る部分の理解を容易にするために、以上に示した記載内容及び図示内容では、本開示の技術の実施を可能にする上で特に説明を要しない技術常識等に関する説明は省略されている。
【０１４７】
本明細書において、「Ａ及び／又はＢ」は、「Ａ及びＢのうちの少なくとも１つ」と同義である。つまり、「Ａ及び／又はＢ」は、Ａだけであってもよいし、Ｂだけであってもよいし、Ａ及びＢの組み合わせであってもよい、という意味である。また、本明細書において、３つ以上の事柄を「及び／又は」で結び付けて表現する場合も、「Ａ及び／又はＢ」と同様の考え方が適用される。
【０１４８】
本明細書に記載された全ての文献、特許出願及び技術規格は、個々の文献、特許出願及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。
【０１４９】
以上の実施形態に関し、更に以下の付記を開示する。
【０１５０】
（付記１）
コイルが形成された基板と、外部から与えられた外部磁界が前記コイルに対して作用することで電力を生成する電力生成器と、前記電力生成器によって生成された前記電力を用いて、前記外部磁界に含まれるコマンドに対する処理を行うプロセッサと、を備えた非接触式通信媒体が収容され、かつ、基準平面が形成されている磁気テープカートリッジ内の前記非接触式通信媒体に対して前記外部から前記外部磁界が付与され、付与された前記外部磁界を介して前記非接触式通信媒体と通信を行うことで前記磁気テープカートリッジを管理する非接触式管理方法であって、
前記基板を前記基準平面に対して４５度未満の角度で傾斜させて配置すること、
前記磁気テープカートリッジが磁気テープドライブに装填された第１環境下で、前記基準平面に対して正対する側から、前記基板のうちの前記コイルが形成されているコイル形成面に向けて前記外部磁界として第１磁界を付与すること、及び、
前記磁気テープカートリッジが前記磁気テープドライブ外に存在する第２環境下で、前記基準平面の法線方向に対して交差し、かつ、前記コイル形成面に対峙する側から前記コイル形成面に向けて前記外部磁界として第２磁界を付与することを含む
非接触式管理方法。
【０１５１】
（付記２）
前記第２環境は、前記磁気テープカートリッジの生産工程、前記磁気テープカートリッジの管理工程、及び／又は、前記磁気テープカートリッジが流通する流通工程である付記１に記載の非接触式管理方法。
【０１５２】
（付記３）
前記生産工程、前記管理工程、及び前記流通工程の各々は、複数の前記磁気テープカートリッジが前記法線方向に重ねられたパッケージ内の前記非接触式通信媒体に対して前記第２磁界を付与する工程を含む付記１又は付記２に記載の非接触式管理方法。
【０１５３】
（付記４）
前記外部装置が、前記法線方向に沿って移動しながら、前記複数の磁気テープカートリッジの各々の前記非接触通信媒体の前記コイル形成面に対して前記外部磁界を付与することを含む付記３に記載の非接触式管理方法。
【符号の説明】
【０１５４】
１０  磁気テープカートリッジ
１２  ケース
１２Ａ  右壁
１２Ｂ  開口
１４  上ケース
１４Ａ  天板
１４Ａ１  内面
１６  下ケース
１６Ａ  底板
１６Ａ１  基準面
１６Ｂ  後壁
１８  カートリッジリール
１８Ａ  リールハブ
１８Ｂ１  上フランジ
１８Ｂ２  下フランジ
１９  カートリッジメモリ
２０  支持部材
２０Ａ  第１傾斜台
２０Ａ１，２０Ｂ１  傾斜面
２０Ｂ  第２傾斜台
２２  位置規制リブ
２４  リブ
２４Ａ  先端面
２６  基板
２６Ａ  裏面
２６Ｂ  表面
３０  磁気テープドライブ
３４  搬送装置
３６  読取ヘッド
３８  制御装置
４０  送出モータ
４２  巻取リール
４４  巻取モータ
４６  読取素子
４８  ホルダ
５０，１５０  非接触式読み書き装置
５２  ＩＣチップ
５４  コンデンサ
５４Ａ，５４Ｂ  電極
５６  封止材
６０  コイル
６２Ａ  第１導通部
６２Ｂ  第２導通部
６４Ａ，６４Ｂ，６４Ｃ，６４Ｄ  配線
７０  電力生成器
８０  内蔵コンデンサ
８２  電源回路
８４  コンピュータ
８６  クロック信号生成器
８８  信号処理回路
９０  磁界強度測定回路
９２  共振回路
９４  ＣＰＵ
９６  ＮＶＭ
９８  ＲＡＭ
９９  バス
１００  管理情報
１０２  クロック周波数設定処理プログラム
２００  パッケージ
３００  記憶媒体
Ａ，Ｂ，Ｃ  矢印
ＭＦ，ＭＦ１  磁界
ＭＴ  磁気テープ
θ，θ１  傾斜角度
【要約】
【課題】非接触式通信媒体の動作の安定と消費電力の低減との両立を実現することができる非接触式通信媒体、磁気テープカートリッジ、非接触式通信媒体の動作方法、及びプログラムを提供する。
【解決手段】非接触式通信媒体は、コイルを有し、外部から与えられた外部磁界が前記コイルに対して作用することで電力を生成する電力生成器と、前記電力を用いてクロック信号を生成するクロック信号生成器と、を備え、前記クロック信号生成器が、前記クロック信号の周波数を、前記外部磁界の強度が小さいほど低くする。
【選択図】図１１【図１】
0006861865.tif 000003
【図２】
0006861865.tif 000004
【図３】
0006861865.tif 000005
【図４】
0006861865.tif 000006
【図５】
0006861865.tif 000007
【図６】
0006861865.tif 000008
【図７】
0006861865.tif 000009
【図８】
0006861865.tif 000010
【図９】
0006861865.tif 000011
【図１０】
0006861865.tif 000012
【図１１】
0006861865.tif 000013
【図１２】
0006861865.tif 000014
【図１３】
0006861865.tif 000015
【図１４】
0006861865.tif 000016
【図１５Ａ】
0006861865.tif 000017
【図１５Ｂ】
0006861865.tif 000018
【図１６】
0006861865.tif 000019
【図１７】
0006861865.tif 000020
【図１８】
0006861865.tif 000021
【図１９】
0006861865.tif 000022
【図２０】
0006861865.tif 000023
【図２１】
0006861865.tif 000024
【図２２Ａ】
0006861865.tif 000025
【図２２Ｂ】
0006861865.tif 000026
【図２３】
0006861865.tif 000027