(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタの製造方法であって、
基板基材に所定パターンのアルミニウム層及び酸化防止層を順次形成する工程であって、前記基板基材には、基板基材に平行な方向に沿って順次隣接して配置されている第１領域、第２領域及び第３領域が区画されており、前記アルミニウム層が前記第１領域、第２領域及び第３領域に形成され、前記酸化防止層が前記第２領域に形成される工程と、
前記酸化防止層上に前記アルミニウム層を被覆する非晶質酸化物半導体層を形成する工程と、
前記非晶質酸化物半導体層をアニール処理し、前記アニール処理中に、前記第１領域及び第３領域においてアルミニウム層が酸化反応してＡｌ２Ｏ３（酸化アルミニウム）を生成し、非晶質酸化物半導体層が前記第１領域及び第３領域において結晶化反応してソースコンタクト領域及びドレインコンタクト領域を形成し、前記第２領域において酸化防止層に遮蔽されてチャネル領域を形成する工程と、
アニール処理された非晶質酸化物半導体層上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上に、前記ソースコンタクト領域と前記ドレインコンタクト領域との間に位置しかつ前記チャネル領域の上方に対応して位置するゲートパターンを形成する工程と、
前記ゲートパターン上に誘電体分離層を形成する工程と、
前記誘電体分離層上に、前記ソースコンタクト領域に接続されたソースパターンと、前記ドレインコンタクト領域に接続されたドレインパターンとを形成する工程と、を含む、薄膜トランジスタの製造方法。
【請求項２】
基板基材上に所定パターンのアルミニウム層及び酸化防止層を順次形成する工程は、
基板基材上に、前記基板基材を被覆するアルミニウム層及び酸化防止層を順次形成することと、
前記酸化防止層上にフォトレジスト層を形成することと、
露光後のフォトレジスト層が前記第１領域、第２領域及び第３領域に形成され、第２領域における前記フォトレジスト層の厚みが、前記第１領域及び第３領域のいずれかにおける前記フォトレジスト層の厚みよりも大きくなるように、Ｈａｌｆ−ｔｏｎｅ（ハーフトーン）マスクを用いて前記フォトレジスト層を露光することと、
前記露光されたフォトレジスト層で覆われていないアルミニウム層及び酸化防止層を除去するように、１回目のエッチング工程を行うことと、
前記第１領域及び前記第３領域に位置するフォトレジスト層を除去して、第２領域のフォトレジスト層を保留するように、前記露光されたフォトレジスト層をアッシング処理することと、
第２領域のフォトレジスト層で遮蔽されずに、前記第１領域及び第３領域に位置する酸化防止層を除去するように、２回目のエッチング工程を行うことと、
前記第２領域に位置するフォトレジスト層を除去することと、を含む、請求項１に記載の方法。
【請求項３】
前記１回目のエッチング工程がウェットエッチングを用い、前記２回目のエッチング工程がドライエッチングを用いる、請求項２に記載の方法。
【請求項４】
基板基材上に所定パターンのアルミニウム層及び酸化防止層を順次形成する工程は、
基板基材上に、前記基板基材を被覆するアルミニウム層及び酸化防止層を順次形成することと、
前記酸化防止層上に、前記基板基材における正射影が前記第２領域と重なるフォトレジスト層を形成することと、
前記フォトレジスト層で遮蔽されていない酸化防止層を除去するように、前記フォトレジスト層で遮蔽されていない酸化防止層をエッチングすることと、
前記フォトレジスト層を除去することと、を含む、請求項１に記載の方法。
【請求項５】
ドライエッチングを用いて前記フォトレジスト層で遮蔽されていない酸化防止層をエッチングする、請求項４に記載の方法。
【請求項６】
前記酸化防止層がモリブデン層を含む、請求項１に記載の方法。
【請求項７】
背面照射のイエロープロセスを用いて、ゲート絶縁層上にゲートパターンを形成し、前記イエロープロセスが前記第２領域のアルミニウム層を遮光層とし、前記遮光層の酸化防止層とは反対側から光を照射する、請求項１に記載の方法。
【請求項８】
前記誘電体分離層上に、ソースパターン及びドレインパターンを形成する工程は、
前記ゲート絶縁層及び誘電体分離層を貫通して、前記ソースコンタクト領域及びドレインコンタクト領域をそれぞれ露出する２つのコンタクトホールを形成することと、
前記２つのコンタクトホールにそれぞれ形成されたソースパターン及びドレインパターンを前記誘電体分離層上に形成することと、を含む、請求項１に記載の方法。
【請求項９】
薄膜トランジスタであって、
基板基材に形成され且つ所定パターンを有するＡｌ２Ｏ３層（酸化アルミニウム）及びアルミニウム層であって、前記基板基材には、前記基板基材に平行な方向に沿って順次隣接して配置されている第１領域、第２領域及び第３領域が区画されており、前記Ａｌ２Ｏ３層が第１領域及び第３領域に形成され、前記アルミニウム層が第２領域に形成されるＡｌ２Ｏ３層及びアルミニウム層と、
前記アルミニウム層上に位置し、前記基板基材における正射影が前記第２領域と重なる酸化防止層と、
前記酸化防止層上に位置し、基板基材における正射影が前記第１領域と重なるソースコンタクト領域と、基板基材における正射影が前記第３領域と重なるドレインコンタクト領域と、基板基材における正射影が前記第２領域と重なるチャネル領域と、を含む半導体層と、
前記半導体層上に位置するゲート絶縁層と、
前記ゲート絶縁層上に位置し、前記ソースコンタクト領域と前記ドレインコンタクト領域との間に位置しかつ前記チャネル領域の上方に対応して位置するゲートパターンと、
前記ゲートパターン上に位置する誘電体分離層と、
前記誘電体分離層上に位置するソースパターン及びドレインパターンであって、前記ソースパターンが前記ソースコンタクト領域に接続され、前記ドレインパターンが前記ドレインコンタクト領域に接続されたソースパターン及びドレインパターンと、を含む、薄膜トランジスタ。
【請求項１０】
前記酸化防止層がモリブデン層を含む、請求項９に記載の薄膜トランジスタ。
【請求項１１】
前記ゲート絶縁層は、前記半導体層上に順次形成された酸化ケイ素化合物層及び窒化ケイ素化合物層を含む、請求項９に記載の薄膜トランジスタ。
【請求項１２】
前記薄膜トランジスタは、前記ゲート絶縁層及び誘電体分離層を貫通して、前記ソースコンタクト領域及びドレインコンタクト領域をそれぞれ露出する２つのコンタクトホールをさらに含み、前記ソースパターン及びドレインパターンが２つのコンタクトホールにそれぞれ形成される、請求項９に記載の薄膜トランジスタ。
【請求項１３】
薄膜トランジスタを含む表示パネルであって、前記薄膜トランジスタは、
基板基材に形成され且つ所定パターンを有するＡｌ２Ｏ３層（酸化アルミニウム）及びアルミニウム層であって、前記基板基材には、前記基板基材に平行な方向に沿って順次隣接して配置されている第１領域、第２領域及び第３領域が区画されており、前記Ａｌ２Ｏ３層が第１領域及び第３領域に形成され、前記アルミニウム層が第２領域に形成されるＡｌ２Ｏ３層及びアルミニウム層と、
前記アルミニウム層上に位置し、前記基板基材における正射影が前記第２領域と重なる酸化防止層と、
前記酸化防止層上に位置し、基板基材における正射影が前記第１領域と重なるソースコンタクト領域と、基板基材における正射影が前記第３領域と重なるドレインコンタクト領域と、基板基材における正射影が前記第２領域と重なるチャネル領域と、を含む半導体層と、
前記半導体層上に位置するゲート絶縁層と、
前記ゲート絶縁層上に位置し、前記ソースコンタクト領域と前記ドレインコンタクト領域との間に位置しかつ前記チャネル領域の上方に対応して位置するゲートパターンと、
前記ゲートパターン上に位置する誘電体分離層と、
前記誘電体分離層上に位置するソースパターン及びドレインパターンであって、前記ソースパターンが前記ソースコンタクト領域に接続され、前記ドレインパターンが前記ドレインコンタクト領域に接続されたソースパターン及びドレインパターンと、を含む、表示パネル。
【請求項１４】
前記酸化防止層がモリブデン層を含む、請求項１３に記載の表示パネル。
【請求項１５】
前記ゲート絶縁層は、前記半導体層上に順次形成された酸化ケイ素化合物層及び窒化ケイ素化合物層を含む、請求項１３に記載の表示パネル。
【請求項１６】
前記薄膜トランジスタは、前記ゲート絶縁層及び誘電体分離層を貫通して、前記ソースコンタクト領域及びドレインコンタクト領域をそれぞれ露出する２つのコンタクトホールをさらに含み、前記ソースパターン及びドレインパターンが２つのコンタクトホールにそれぞれ形成される、請求項１３に記載の表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示技術分野に関し、具体的に、薄膜トランジスタ及びその製造方法、並びに該薄膜トランジスタを有する表示パネルに関する。
【背景技術】
【０００２】
表示パネルの大型化、高精細化に伴い、大きい電子移動度を有する薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）構造は、脚光を浴びており、市場への適用が非常に期待されており、例えば、ＩＧＺＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ，インジウムガリウム亜鉛酸化物）は、ＩＧＺＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）チャネル層とも呼ばれる薄膜トランジスタの半導体層を製造するために業界で一般的に使用されている。ソース及びドレインと半導体層との良好なコンタクトを確保するためには、不純物領域を形成する必要があるとともに、半導体層のチャネル領域の電気的安定性を確保する必要もあることで、製造工程が複雑になり、製造効率に影響を与え、製造コストが高くて削減できないという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、上記に鑑み、製造工程を簡略化し、製造効率を向上させ、製造コストを削減することが可能な薄膜トランジスタ及びその製造方法、表示パネルを提供する。
【課題を解決するための手段】
【０００４】
本発明の一実施例に係る薄膜トランジスタの製造方法は、
基板基材に所定パターンのアルミニウム層及び酸化防止層を順次形成し、前記基板基材には、基板基材に平行な方向に沿って順次隣接して配置されている第１領域、第２領域及び第３領域が区画されており、アルミニウム層が第１領域、第２領域及び第３領域に形成され、前記酸化防止層が第２領域に形成される工程と、
酸化防止層上にアルミニウム層を被覆する非晶質酸化物半導体層を形成する工程と、
非晶質酸化物半導体層をアニール処理し、アニール処理中に、第１領域及び第３領域においてアルミニウム層が酸化反応してＡｌ２Ｏ３を生成し、非晶質酸化物半導体層が第１領域及び第３領域において結晶化反応してソースコンタクト領域及びドレインコンタクト領域を形成し、第２領域において酸化防止層に遮蔽されてチャネル領域を形成する工程と、
アニール処理された非晶質酸化物半導体層上にゲート絶縁層を形成する工程と、
ゲート絶縁層上に、ソースコンタクト領域とドレインコンタクト領域との間に位置しかつチャネル領域の上方に対応して位置するゲートパターンを形成する工程と、
ゲートパターン上に誘電体分離層を形成する工程と、
誘電体分離層上に、ソースコンタクト領域に接続されたソースパターンと、ドレインコンタクト領域に接続されたドレインパターンとを形成する工程とを備える。
【０００５】
本発明の一実施例に係る薄膜トランジスタは、
基板基材に位置し且つ所定パターンを有するＡｌ２Ｏ３層及びアルミニウム層であって、前記基板基材には、前記基板基材に平行な方向に沿って順次隣接して配置されている第１領域、第２領域及び第３領域が区画されており、前記Ａｌ２Ｏ３層が第１領域及び第３領域に形成され、前記アルミニウム層が第２領域に形成されるＡｌ２Ｏ３層及びアルミニウム層と、
アルミニウム層上に位置し、基板基材における正射影が第２領域と重なる酸化防止層と、
酸化防止層上に位置し、基板基材における正射影が第１領域と重なるソースコンタクト領域と、基板基材における正射影が第３領域と重なるドレインコンタクト領域と、基板基材における正射影が第２領域と重なるチャネル領域と、を備える半導体層と、
半導体層上に位置するゲート絶縁層と、
ゲート絶縁層上に位置し、ソースコンタクト領域とドレインコンタクト領域との間に位置しかつチャネル領域の上方に対応して位置するゲートパターンと、
ゲートパターン上に位置する誘電体分離層と、
誘電体分離層上に位置するソースパターン及びドレインパターンであって、前記ソースパターンがソースコンタクト領域に接続され、前記ドレインパターンがドレインコンタクト領域に接続されたソースパターン及びドレインパターンと、を備える。
【０００６】
本発明の一実施例に係る表示パネルは上述の薄膜トランジスタを備える。
【発明の効果】
【０００７】
以上の技術的手段により、本発明の実施例は、アニール処理時にアルミニウム層と非晶質酸化物半導体層中の酸素イオンとが結合してＡｌ２Ｏ３層が形成され、非晶質酸化物半導体層が酸素イオンを失うことにより酸素欠陥の増加をもたらして半導体層の不純物領域、即ちソースコンタクト領域及びドレインコンタクト領域が形成されるとともに、非晶質酸化物半導体層が酸化防止層により遮蔽されて半導体層のチャネル領域が形成される。アニール処理のプロセスが簡単であるため、本発明の実施例は、製造工程を簡略化することができ、製造効率の向上や、製造コストの削減に有利である。
【図面の簡単な説明】
【０００８】
【図１】図１は本発明の一実施例に係る薄膜トランジスタの製造方法のフローチャートである。
【図２】図２は図１に示す方法に基づいて、基板基材上に所定パターンのアルミニウム層及び酸化防止層を順次形成する模式図である。
【図３】図３は図１に示す方法に基づいて、図２に示すアルミニウム層及び酸化防止層上に薄膜トランジスタを形成する模式図である。
【図４】図４は本発明の一実施例に係る表示パネルの構造を示す断面模式図である。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例における図面を参照しながら、本発明に係る各例示的実施例における技術的手段を明確かつ完全に説明する。以下の各実施例及び実施例における特徴は、矛盾を生じない限り、相互に組み合わせることができる。
【００１０】
図１は、本発明の一実施例に係る薄膜トランジスタの製造方法である。前記薄膜トランジスタの製造方法は、下記の工程Ｓ１１〜Ｓ１７を含む。
【００１１】
Ｓ１１：基板基材に所定パターンのアルミニウム層及び酸化防止層を順次形成し、基板基材には、基板基材に平行な方向に沿って順次隣接して配置されている第１領域、第２領域及び第３領域が区画されており、アルミニウム層が第１領域、第２領域及び第３領域に形成され、前記酸化防止層が第２領域に形成される。
【００１２】
本発明の一実施例は、基板基材上に所定パターンのアルミニウム層及び酸化防止層を、露光及びエッチングによって形成することができる。図２に示すように、具体的には、
基板基材２０上に、基板基材２０を被覆するアルミニウム層２１及び酸化防止層２２を順次形成する。該基板基材２０は、ガラス基板基材、プラスチック基板基材、フレキシブル基板基材等の透光性基板基材を含むが、これに限定されない。本実施例では、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ，物理蒸着法）法を用いて、基板基材２０上に、全面アルミニウム層２１と、全面酸化防止層２２とを順に形成することができ、該酸化防止層２２は、Ｍｏ（モリブデン）層であってもよい。
【００１３】
次に、酸化防止層２２上に全面に亘って厚みが均一なフォトレジスト層２３を形成する。
【００１４】
そして、ハーフトーンマスクを用いてフォトレジスト層２３を露光し、露光済み部分のフォトレジストを現像液で除去し、未露光部分のフォトレジストを現像液で除去せず、半露光部分のフォトレジストを部分的に除去することで、図２に示す第１領域２０１、第２領域２０２及び第３領域２０３のみに露光されたフォトレジスト層２３が保留される。露光されたフォトレジスト層２３は、第２領域２０２における厚みが、第１領域２０１における厚みよりも大きく、第３領域２０３における厚みよりも大きい。露光後のフォトレジスト層２３は、第１領域２０１と第２領域２０２とで厚みが同じであってもよい。
【００１５】
次に、フォトレジスト層２３で遮蔽されていないアルミニウム層２１及び酸化防止層２２を除去するように、１回目のエッチング工程を行う。前記１回目のエッチングは、エッチング液がフォトレジスト層２３を浸すことにより、フォトレジスト層２３で覆われていないアルミニウム層２１及び酸化防止層２２がエッチング液と化学反応してエッチング液中に溶解し、フォトレジスト層２３で遮蔽されているアルミニウム層２１及び酸化防止層２２がフォトレジスト層２３で分離されているため化学反応せずに保留されるウェットエッチングを用いることができる。
【００１６】
さらに、第１領域２０１及び第３領域２０３に位置するフォトレジスト層２３を除去するように、フォトレジスト層２３に対してアッシング処理を行う。アッシング処理後の第２領域２０２のフォトレジスト層２３は、露光後のフォトレジスト層２３に比べて厚みが小さくなるが、保留される。
【００１７】
第１領域２０１及び第３領域２０３に位置する酸化防止層２２を除去するように、２回目のエッチング工程を行う。前記２回目のエッチング工程は、例えば、第１領域２０１と第３領域２０３とにプラズマガスでボンバードしてこの領域の酸化防止層２２を除去した後、エッチングを停止するドライエッチングを用いることができる。２回目のエッチング工程を経た後も、第１領域２０１と第３領域２０３に位置するアルミニウム層２１は変化しない。
【００１８】
最後に、第２領域２０２に位置するフォトレジスト層２３を除去する。以上のようにして、本実施例は所定パターンのアルミニウム層２１及び酸化防止層２２を得、即ち、基板基材２０に平行な方向に沿って、アルミニウム層２１が第１領域２０１、第２領域２０２、及び第３領域２０３に形成され、酸化防止層２２の基板基材２０における正射影が、第２領域２０２と重なる。
【００１９】
もちろん、基板基材２０上に全面アルミニウム層２１と全面酸化防止層２２とを順次形成した後、本発明の他の実施例は、酸化防止層２２の第２領域２０２のみにフォトレジスト層２３を形成することができ、即ちフォトレジスト層２３の基板基材２０上における正射影が第２領域２０２と重なった後、前記フォトレジスト層２３で遮蔽されていない酸化防止層２２を除去するために、フォトレジスト層２３で遮蔽されていない酸化防止層２２をドライエッチングして、最後にフォトレジスト層２３を除去して、所定パターンのアルミニウム層２１と酸化防止層２２とを得る。
【００２０】
また、本発明の他の実施例は、ＰＶＤ法により、基板基材２０上に所定パターンのアルミニウム層２１及び酸化防止層２２を直接順次形成することもできる。
【００２１】
Ｓ１２：酸化防止層上にアルミニウム層を被覆する非晶質酸化物半導体層を形成する。
図２及び図３に示すように、本実施例では、ＰＶＤ法により、基板基材２０の全面を被覆する非晶質酸化物半導体層２４を形成することができる。該非晶質酸化物半導体層の材質はＩＧＺＯを含むが、これに限定されない。そして、本実施例では、フォトレジストの塗布、露光、エッチングにより、第１領域２０１、第２領域２０２及び第３領域２０３に位置する非晶質酸化物半導体層２４のみを保留することができる。
【００２２】
Ｓ１３：非晶質酸化物半導体層をアニール処理し、前記アニール処理中に、第１領域及び第３領域においてアルミニウム層が酸化反応してＡｌ２Ｏ３を生成し、非晶質酸化物半導体層が第１領域及び第３領域において結晶化反応してソースコンタクト領域及びドレインコンタクト領域を形成し、第２領域において酸化防止層に遮蔽されてチャネル領域を形成する。
【００２３】
アニール処理中に、アルミニウム層２１と非晶質酸化物半導体層２４中の酸素イオンとが結合してＡｌ２Ｏ３層が形成され、非晶質酸化物半導体層２４が酸素イオンを失うことにより酸素欠陥が増加し、非晶質酸化物半導体層２４の両端、即ち第１領域２０１及び第３領域２０３に位置する部分の不純物領域に、例えばＮ＋ＩＧＺＯ層が、第１領域２０１及び第３領域２０３から第２領域２０２に向かう結晶方向の非晶質酸化物半導体層２５を結晶形成する。このような配向結晶化により、結晶効率及び結晶均一性を確保し、電子移動度や漏れ電流への粒界の影響を低減し、半導体層２５の電気的特性を確保することができる。
【００２４】
アニール処理後、非晶質酸化物半導体層２４の両端にソースコンタクト領域及びドレインコンタクト領域がそれぞれ形成され、酸化防止層２２で遮蔽された中間部分、即ち第２領域２０２に位置する部分がチャネル領域となる。また、結晶化完了後のチャネル領域のドーパントイオンが少なく、電子移動度が低いため、ＴＦＴの漏れ電流を低減することができ、ソースコンタクト領域及びドレインコンタクト領域のドーパントイオンが多く、電子移動度が高いため、後に形成されるＴＦＴのソース及びドレインとのコンタクト抵抗を低減することができる。
【００２５】
これから分かるように、本実施例では、アニール処理工程により電気的特性に優れた半導体層２５を製造することができるとともに、アニール処理工程が簡単であるため、本実施例では、製造工程を簡略化することができ、製造効率の向上や、製造コストの削減に有利である。
【００２６】
酸化防止層２２は、非晶質酸化物半導体層２４とアルミニウム層２１とを遮断し、アニール処理中にアルミニウム層２１が第２領域２０２の非晶質酸化物半導体層２４中の酸素イオンと結合してＡｌ２Ｏ３層を形成することを防止するためのものであり、これにより、本実施例の酸化防止層２２は、例えば、モリブデン、チタンなどの酸化し難い材料を採用する必要がある。
【００２７】
Ｓ１４：アニール処理された非晶質酸化物半導体層上にゲート絶縁層を形成する。
本実施例では、半導体層２５上に、基板基材２０の全面を被覆する構造であるゲート絶縁層（Ｇａｔｅ  Ｉｎｓｕｌａｔｉｏｎ  Ｌａｙｅｒ，ＧＩ）２６をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ，化学蒸着）法により形成することができる。前記ゲート絶縁層２６の材質はケイ素酸化物（ＳｉＯｘ）であってもよく、もちろん、ゲート絶縁層２６は半導体層２５上に順次形成された酸化ケイ素化合物層及び窒化ケイ素化合物層、例えば、ＳｉＯ２（二酸化ケイ素）とＳｉ３Ｎ４（窒化ケイ素）を含んでもよく、これによりゲート絶縁層２６の耐摩耗性と絶縁性能をさらに向上させることができる。
【００２８】
Ｓ１５：ゲート絶縁層上に、ソースコンタクト領域とドレインコンタクト領域との間に位置しかつチャネル領域の上方に対応して位置するゲートパターンを形成する。
本実施例では、フォトレジストの塗布、露光、現像、エッチング等のパターニング工程を用いて、所定パターンを有するゲートパターン２７１を形成することができる。本実施例のＴＦＴは、ゲートパターン２７１が半導体層２５の上方に位置することを考慮してトップゲート設計を有すると考えられ、露光工程において、背面照射のイエロープロセスを用いてゲート絶縁層２６上にゲートパターン２７１を形成することができ、前記イエロープロセスがアニーリング処理されたアルミニウム層（即ち、第２領域２０２のアルミニウム層２１）を遮光層とし、前記遮光層の酸化防止層２２とは反対側から光を照射し、従来のフォトマスクを遮光層として用いることを省略して、製造工程をより簡略化することができる。
【００２９】
Ｓ１６：ゲートパターン上に誘電体分離層を形成する。
本実施例は、ＣＶＤ法を用いてゲートパターン２７１上に誘電体分離層２８を形成することができる。該誘電体分離層（Ｉｎｔｅｒｌａｙｅｒ  Ｄｉｅｌｅｃｔｒｉｃ  Ｌａｙｅｒ，ＩＤＬ、誘電体層又は層間絶縁層とも呼ばれる）２８は、ゲート絶縁層２６の全面の構造を被覆する。
【００３０】
Ｓ１７：誘電体分離層上に、ソースコンタクト領域に接続されたソースパターンと、ドレインコンタクト領域に接続されたドレインパターンとを形成する。
【００３１】
続いて図３を参照して、本実施例は、フォトレジストの塗布、露光、現像、エッチングによって、コンタクトホール２９１、２９２を形成することができる。前記コンタクトホール２９１、２９２は、ゲート絶縁層２６及び誘電体分離層２８を貫通し、半導体層２５のソースコンタクト領域及びドレインコンタクト領域の上面を露出する。そして、本実施例では、ＰＶＤ法及びパターニング工程を用いて、誘電体分離層２８上に、コンタクトホール２９１を介して半導体層２５のソースコンタクト領域に接続されるソースパターン２７２と、コンタクトホール２９２を介して半導体層２５のドレインコンタクト領域に接続されるドレインパターン２７３とを形成することができる。
【００３２】
上記の方法により、本発明は、所望の薄膜トランジスタを製造することができる。
本発明の実施例は表示パネルをさらに提供し、図４に示すように、該液晶表示パネル４０が第１基板４１及び第２基板４２を含み、前記薄膜トランジスタが第１基板４１又は第２基板４２上に形成されてもよい。したがって、該表示パネル４０も上記の有益な効果を有する。なお、該表示パネル４０は、液晶表示パネルであってもよいし、ＡＭＯＬＥＤ（Ａｃｔｉｖｅ−ｍａｔｒｉｘ  ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ、アクティブマトリックス有機発光ダイオード）等のタイプの表示パネルであってもよい。
【００３３】
なお、以上の説明は、単に本発明の実施例に過ぎず、本発明の特許請求の範囲を限定するものではなく、本発明の明細書及び添付図面の内容を利用した同等の構造又は同等のプロセスの変更、例えば各実施例間の技術的特徴の相互の組合せ、又は他の関連する技術分野に直接又は間接的に適用したものは、いずれも本発明の保護範囲内に包含されるものである。
【図１】
0006829775.tif 000002
【図２】
0006829775.tif 000003
【図３】
0006829775.tif 000004
【図４】
0006829775.tif 000005