(57)【特許請求の範囲】
【請求項１】
三相交流電源からの入力を直流に変換するＡＣ−ＤＣ変換器と、複数のＦＥＴ素子を含み高周波交流電力を出力する高周波増幅器と、を備えた高周波電源装置であって、
前記ＡＣ−ＤＣ変換器の出力が前記高周波増幅器に直接入力されており、
前記複数のＦＥＴ素子へ入力されるゲート信号に、前記直流に含まれる変動成分を相殺する位相差を与える位相変換回路をさらに含む
ことを特徴とする高周波電源装置。
【請求項２】
前記位相差は、定格出力時の残留位相を含み、当該残留位相を３０°以上とする
ことを特徴とする請求項１に記載の高周波電源装置。
【請求項３】
前記位相変換回路は、前記高周波増幅器の出力電圧又は出力電力を検出する出力検出器と、前記出力検出器で検出された出力検出値と出力指令値との差に基づいて前記ゲート信号の位相差を制御する操作量を決定する誤差演算増幅器と、前記操作量に応じて設定された前記ゲート信号を生成するゲート信号生成回路と、を含む
ことを特徴とする請求項１又は２に記載の高周波電源装置。
【請求項４】
前記高周波増幅器は複数並列して設けられるとともに、これら複数の高周波増幅器には単一の位相変換回路から信号が分配されており、
前記複数の高周波増幅器の出力側には出力合成器がさらに設けられている
ことを特徴とする請求項１〜３のいずれか１項に記載の高周波電源装置。
【請求項５】
前記高周波増幅器は複数並列して設けられるとともに、これら複数の高周波増幅器にはそれぞれ前記位相変換回路が個別に配置されており、
前記複数の高周波増幅器の出力側には出力合成器がさらに設けられている
ことを特徴とする請求項１〜３のいずれか１項に記載の高周波電源装置。
【請求項６】
前記ＦＥＴ素子は、ＳｉＣ−ＦＥＴ又はＧａＮ−ＦＥＴである
ことを特徴とする請求項１〜５のいずれか１項に記載の高周波電源装置。
【請求項７】
三相交流電源からの入力を複数のＦＥＴ素子を含む高周波増幅器を用いて高周波交流電力として出力する出力制御方法であって、
前記三相交流電源からの入力を直流に変換するとともに前記高周波増幅器に直接入力し、
前記複数のＦＥＴ素子へ入力されるゲート信号に対して前記直流に含まれる変動成分を相殺する位相差を与えてスイッチングを行うことにより、前記高周波交流電力を生成する
ことを特徴とする出力制御方法。
【請求項８】
前記位相差は、定格出力時の残留位相を含み、当該残留位相を３０°以上とする
ことを特徴とする請求項７に記載の出力制御方法。
【請求項９】
前記位相差は、前記高周波増幅器の出力電圧又は出力電力を検出し、当該出力検出値と出力指令値の差に基づいて決定された操作量に応じて設定される
ことを特徴とする請求項７又は８に記載の出力制御方法。
【請求項１０】
前記高周波増幅器は複数並列して設けられるとともに、これら複数の高周波増幅器には単一の前記位相差がそれぞれ分配して与えられるよう構成されており、
前記複数の高周波増幅器からの出力を合成して前記高周波交流電力とする
ことを特徴とする請求項７〜９のいずれか１項に記載の出力制御方法。
【請求項１１】
前記高周波増幅器は複数並列して設けられるとともに、これら複数の高周波増幅器にはそれぞれ個別に前記位相差が与えられるよう構成されており、
前記複数の高周波増幅器からの出力を合成して前記高周波交流電力とする
ことを特徴とする請求項７〜９のいずれか１項に記載の出力制御方法。
【請求項１２】
前記ＦＥＴ素子は、ＳｉＣ−ＦＥＴ又はＧａＮ−ＦＥＴである
ことを特徴とする請求項７〜１１のいずれか１項に記載の出力制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマ発生装置等に適用される高周波電源装置に関し、特に、三相交流電源からの入力を直流に変換するＡＣ−ＤＣ変換器と、複数のＦＥＴ素子を含む高周波増幅器と、を備えた高周波電源装置及びその出力制御方法に関する。
【背景技術】
【０００２】
高周波電源装置は、超音波発振や誘導電力の発生あるいはプラズマの発生等の電源装置として適用されており、その一例として、三相交流電源からの入力を直流（ＤＣ）に変換し、さらにＤＣ−ＲＦ変換部で高周波の交流電力として出力するものが知られている。このようなプラズマ処理システムに適用される高周波電源装置として、例えば特許文献１には、ＡＣ−ＤＣ変換部と、ＤＣ−ＤＣ変換部と、高周波生成部（交流電力出力手段）と、ＲＦ検出部と、ＲＦ電力制御部と、を含み、ＤＣ−ＲＦ変換部がスイッチ素子としてＭＯＳＦＥＴを含む高周波等の任意のアンプで構成され、交流の商用電源からの入力を所定の高周波の交流電力に変換する高周波電源が開示されている。このような高周波電源では、出力電力を広い範囲で安定して好適に制御することができるとされている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１４４５０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記したような従来から知られている高周波電源では、三相交流の商用電源からの入力をＡＣ−ＤＣ変換部で直流に変換する際に、いわゆる「リップル」と称される電圧変動を伴った出力となるため、ＤＣ−ＤＣ変換部を介すことにより、リップルを除去した直流電圧に再変換してＤＣ−ＲＦ変換部に与える構成となっている。このとき、ＤＣ−ＲＦ変換部で出力制御を行う際には、ＤＣ−ＲＦ変換部を構成する高周波増幅器（高周波アンプ）の応答速度が入力となるＤＣ−ＤＣ変換部の応答速度に依存するという特徴がある。
【０００５】
ここで、一般的なＤＣ−ＤＣ変換器（コンバータ）は、インバータと整流回路又はチョッパ回路などで構成され、その内部にそれぞれスイッチング素子を含むとともに、出力を平滑化するためのＬＣフィルタを含む構成となっている。このようなＤＣ−ＤＣ変換器で上記したリップルを低減させるためには、通常、ＬＣフィルタの共振周波数がスイッチング素子のスイッチング周波数の１／１０以下に設定されるのが一般的である。
【０００６】
一方、特許文献１の高周波電源でも示されているとおり、ＲＦ検出部からの出力を検知してＤＣ−ＤＣ変換部にフィードバック制御を行う場合には、フィードバックループの応答周波数がＤＣ−ＲＦ変換部の出力に対応する上記ＬＣフィルタの共振周波数よりさらに低く設定される必要がある（例えばＬＣフィルタの共振周波数の１／１０以下）。したがって、従来のＤＣ−ＤＣ変換器でリップルを除去する制御を行う高周波電源では、その出力電圧の応答速度はＤＣ−ＤＣ変換器のスイッチング周波数に依存するとともにその１／１００程度となってしまうため、ＤＣ−ＤＣ変換器のスイッチング素子に高速動作できるＭＯＳ−ＦＥＴ等を適用したとしても、例えば数ｋＨｚや数十ｋＨｚといった高周波数の応答周波数で出力制御を行うことが困難であるという問題があった。
【０００７】
本発明は、上記した従来の問題点を解決するためになされたものであって、三相交流電源からの入力を直流変換する際のリップルを低減しつつ、高い周波数帯での出力制御が可能となる高周波電源装置及びその出力制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明の代表的な態様の１つは、三相交流電源からの入力を直流に変換するＡＣ−ＤＣ変換器と、複数のＦＥＴ素子を含み高周波交流電力を出力する高周波増幅器と、を備えた高周波電源装置であって、前記ＡＣ−ＤＣ変換器の出力が前記高周波増幅器に直接入力されており、前記複数のＦＥＴ素子へ入力されるゲート信号に対して前記直流に含まれる変動成分を相殺する位相差を与える位相変換回路をさらに含むことを特徴とする。
【０００９】
また、本発明の別の態様の１つは、三相交流電源からの入力を複数のＦＥＴ素子を含む高周波増幅器を用いて高周波交流電力として出力する出力制御方法であって、前記三相交流電源からの入力を直流に変換するとともに前記高周波増幅器に直接入力し、前記複数のＦＥＴ素子へ入力されるゲート信号に対して前記直流に含まれる変動成分を相殺する位相差を与えてスイッチングを行うことにより、前記高周波交流電力を生成することを特徴とする。
【００１０】
このような構成を備えた本発明によれば、三相交流電源からの入力を直流に変換するとともに高周波増幅器に直接入力し、複数のＦＥＴ素子へ入力されるゲート信号に対して直流に含まれる変動成分を相殺する位相差を与えてスイッチングを行って高周波交流電力を生成するため、三相交流電源からの入力を直流変換する際のリップルを低減しつつ、高い周波数帯での出力制御が可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の代表的な一例による高周波電源装置の概要を示すブロック図である。
【図２】図１に示した高周波増幅器の等価接続回路を示す回路図である。
【図３】図２に示したＦＥＴ素子に入力されるゲート信号の一例を示すタイムチャートである。
【図４】図１に示した高周波電源装置における入力（直流電圧）と出力（交流電圧）との関係を示す波形図である。
【図５】本発明の変形例による高周波電源装置の概要を示すブロック図である。
【図６】本発明の他の変形例による高周波電源装置の概要を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明による高周波電源装置及びその出力制御方法の代表的な具体例を図１〜図６を用いて説明する。
【００１３】
図１は、本発明の代表的な一例による高周波電源装置の概要を示すブロック図である。図１に示すように、高周波電源装置１００は、三相交流電源１０からの入力を直流に変換するＡＣ−ＤＣ変換器１１０と、後述する複数のＦＥＴ素子１２２Ａ〜１２２Ｂ´を含み高周波交流出力ＶＲＦを出力する高周波増幅器１２０と、上記したＦＥＴ素子１２２Ａ〜１２２Ｂ´へ入力されるゲート信号Ｖｇｓに対して直流に含まれる変動成分を相殺する位相差を与える位相変換回路１３０と、を備える。そして、この高周波電源装置１００の大きな特徴は、ＡＣ−ＤＣ変換器１１０の出力ＶＤＣが高周波増幅器１２０に直接入力されている点にある。
【００１４】
ＡＣ−ＤＣ変換器１１０は、商用の三相交流電源１０からの入力を直流電圧ＶＤＣに変換する回路ブロックして構成され、このような回路ブロックとして、三相整流回路や三相力率補正回路等が例示できる。高周波増幅器１２０は、ＡＣ−ＤＣ変換器１１０からの直流電圧ＶＤＣを所定の周波数（数百ｋＨｚ〜数十ＭＨｚの高周波）の交流電力に変換する回路ブロックであり、その具体的な構成については後述する。
【００１５】
位相変換回路１３０は、その一例として、高周波増幅器１２０から出力される高周波交流出力ＶＲＦの出力電圧又は出力電力を出力検出値として検出する出力検出器１３２と、出力検出器１３２で検出された出力検出値と出力指令値との差に基づいて高周波増幅器１２０に入力されるゲート信号Ｖｇｓの位相差を制御するための操作量を決定する誤差演算制御器１３４と、誤差演算制御器１３４からの操作量に応じてその位相差が制御されて高周波増幅器１２０のＦＥＴ素子１２２Ａ〜１２２Ｂ´へ入力されるゲート信号Ｖｇｓを生成するゲート信号生成回路１３６と、を含む。誤差演算制御器１３４は、出力指令１３８を介して接地されており、例えば高周波交流出力ＶＲＦの出力検出値に含まれるリップル量（図４のＶｒｉｐの影響分）から上記ゲート信号Ｖｇｓに与えられる位相差φＤＧを制御するために必要な操作量を演算し、当該位相差φＤＧを含むゲート信号Ｖｇｓの出力指令をゲート信号生成回路１３６に発する。そして、ゲート信号生成回路１３６は、誤差演算制御器１３４からの操作量に応じて位相差が設定されてＦＥＴ素子１２２Ａ〜１２２Ｂ´へ入力されるゲート信号ＶｇｓＡ〜ＶｇｓＢ´を生成して出力する。
【００１６】
図２は、図１に示した高周波増幅器の等価接続回路を示す回路図である。図２に示すように、図１に示した高周波増幅器１２０は、その一例として、４つのＦＥＴ素子１２２Ａ、１２２Ａ´、１２２Ｂ、１２２Ｂ´を用いたいわゆるフルブリッジ回路１２２と、当該フルブリッジ回路１２２の出力の一方に接続されたコイル１２４と、フルブリッジ回路１２２の出力側に接続されたトランス１２６と、このトランス１２６の出力側に接続されたコンデンサ１２８と、により構成されている。そして、コイル１２４及びコンデンサ１２８は高周波フィルタとして機能する。なお、コンデンサ１２８はトランスの入力側に配置されても良い。また、コイル１２４は、遅れ負荷(誘導性負荷)に見えれば良いので、配線インダクタンスでも良い。
【００１７】
フルブリッジ回路１２２は、ＡＣ−ＤＣ変換器１１０から出力される直流電圧ＶＤＣが直接印加され、４つのＦＥＴ素子１２２Ａ、１２２Ａ´、１２２Ｂ、１２２Ｂ´を所定のタイミングでスイッチングすることにより、これらのうちの２つが同時に駆動している状態で所定の極性で通電するように構成されている。４つのＦＥＴ素子１２２Ａ、１２２Ａ´、１２２Ｂ、１２２Ｂ´は、ゲート電極Ｇにそれぞれゲート電圧Ｖｇｓがゲート信号として印加されたときに通電する素子であって、本具体例においては、ＳｉＣ−ＦＥＴ（炭化ケイ素ＦＥＴ）やＧａＮ−ＦＥＴ（窒化ガリウムＦＥＴ）等の電流が還流した場合にもリカバリ損失が少ないものが例示できる。
【００１８】
次に、図３及び図４を用いて、本発明の代表的な一例による高周波電源装置の出力制御方法の具体的な態様を説明する。
【００１９】
図３は、図２に示したＦＥＴ素子に入力されるゲート信号の一例を示すタイムチャートである。また、図４は、図１に示した高周波電源装置における入力（直流電圧）と出力（交流電圧）との関係を示す波形図である。
【００２０】
図３（ａ）は、従来のＤＣ−ＤＣ変換器を含む高周波電源装置における出力制御によるゲート信号Ｖｇｓを示している。従来の出力制御では、例えば、図２に示したＦＥＴ素子１２２Ａ及び１２２Ｂ´に同時にＯＮとなるゲート信号ＶｇｓＡ、ＶｇｓＢ´を印加する。そして、所定の休止時間ＤＴ（デッドタイム）の後、ＦＥＴ素子１２２Ａ´及び１２２Ｂに同時にＯＮとなるゲート信号ＶｇｓＡ´、ＶｇｓＢを印加する。
【００２１】
続いて、さらに休止時間ＤＴを経た後、再度ゲート信号ＶｇｓＡ、ＶｇｓＢ´の印加を繰り返す。これにより、従来の出力制御では、ＤＣ−ＤＣ変換器でリップル除去をした上で、斜線を付した区間で高周波の交流出力ＶＲＦが出力される。
【００２２】
図３（ｂ）は、図１で示した高周波電源装置における出力制御によるゲート信号Ｖｇｓを示している。本発明の代表的な一例による出力制御では、ＦＥＴ素子１２２Ａ、１２２Ａ´にゲート信号ＶｇｓＡ、ＶｇｓＡ´を入力開始した時刻から位相差φＤＧだけ遅れたタイミングで、ＦＥＴ素子１２２Ｂ、１２２Ｂ´にゲート信号ＶｇｓＢ、ＶｇｓＢ´を入力開始する。このとき、位相差φＤＧは、位相角として表記され、定格出力時の残留位相φＤＺと休止時間に相当するデッドタイム位相φＤＴとを用いて、以下の数１の式により算出できる。
【００２３】
［数１］
φＤＧ＝１８０°−（φＤＺ＋φＤＴ）
【００２４】
このとき、ゲート信号Ｖｇｓの発信周期をＴとすると、デッドタイム位相φＤＴは、以下の数２の式により求められる。
【００２５】
［数２］
φＤＴ＝｛ＤＴ／（Ｔ／２）｝×１８０°
【００２６】
ここで、上記した三相整流回路や三相力率補正回路等のＡＣ−ＤＣ変換器１１０で変換された直流電圧ＶＤＣには、図４に示すように、商用の三相交流の６倍周波数成分に相当する変動分としてリップル成分Ｖｒｉｐが残存している。そこで、このリップル成分Ｖｒｉｐの変動に合わせて上記位相差φＤＧを可変とすることにより、高周波増幅器１２０に入力される直流電圧ＶＤＣのリップル成分Ｖｒｉｐを打ち消すことが可能となる。高周波増幅器１２０に対してこのようなスイッチング制御を行うことにより、リップル成分Ｖｒｉｐを除去された高周波の交流出力ＶＲＦが得られる。
【００２７】
このとき、一般的にＡＣ−ＤＣ変換器１１０で三相整流（変換）された直流電圧ＶＤＣのリップル成分Ｖｒｉｐは変換前の交流波形による振幅値のおよそ１４％となる。そこで、好ましくは、商用の三相交流電圧の許容変動幅を１０％とした場合、上記した数１の式における残留位相φＤＺは、少なくとも３０°を確保すると良い。
【００２８】
これらのことから、図３（ｂ）に示すように、残留位相φＤＺとデッドタイム位相φＤＴを極力小さくし、ゲート信号ＶｇｓＡ及びＶｇｓＡ´とＶｇｓＢ及びＶｇｓＢ´との間の位相差φＤＧをできるだけ大きくすれば、これらの重なり部分が大きくなるため、最終的な出力となる高周波の交流出力ＶＲＦの振幅値をより大きくすることができる。一方、上述のとおり、高周波増幅器１２０に入力される直流電圧ＶＤＣのリップル成分Ｖｒｉｐを打ち消すためには、残留位相φＤＺを３０°以上確保する必要があるため、デッドタイムＤＴを極小化できたとしても、調整できる位相差φＤＧの範囲は狭くなってしまうことになる。そこで、安定して定格出力を得るためには、図２に示したトランス１２６の設計を工夫する等の考慮が必要となる。
【００２９】
上記の制御方法により、従来の高周波電源のようにＡＣ−ＤＣ変換器から出力された直流電圧に含まれるリップル成分を、ＤＣ−ＤＣ変換器を用いることなく除去することが可能となる。これにより、ＤＣ−ＤＣ変換器及びこれに含まれるＬＣフィルタが不要となるため、高周波増幅器に対するフィードバック制御ループの応答周波数が制限されることがない（すなわち、ＬＣフィルタの出力周波数の１／１０程度に制限されることがない）。このため、最終的に出力される交流電圧の応答速度を高める（例えば従来の１０倍程度の高速化）ことが可能となる。
【００３０】
図５は、本発明の変形例による高周波電源装置の概要を示すブロック図である。図５に示すように、変形例による高周波電源装置１００は、図１に示したＡＣ−ＤＣ変換器１１０と、複数の高周波増幅器１２０と、これら複数の高周波増幅器１２０にそれぞれ接続された位相変換回路１３０と、上記した複数の高周波増幅器１２０の出力側に設けられた出力合成器１４０と、を備える。すなわち、変形例による高周波電源装置１００では、複数の高周波増幅器１２０を並列に配置し、それぞれの高周波増幅器１２０に一つの（単一の）位相変換回路１３０を設けて出力制御するように構成されている。
【００３１】
複数の高周波増幅器１２０には、ＡＣ−ＤＣ変換器１１０から出力された直流電圧ＶＤＣがそれぞれ直接入力され、各々独立して高周波の交流出力ＶＲＦ´を出力する。このとき、複数の高周波増幅器１２０には、位相変換回路１３０から同一のゲート信号ＶｇｓＡ〜ＶｇｓＢ´が入力されることになるため、複数の高周波増幅器１２０においてリップル除去されかつ位相が揃った交流出力ＶＲＦ´を得ることが可能となる。
【００３２】
出力合成器１４０は、複数の高周波増幅器１２０から入力される交流出力ＶＲＦ´を合成して、高周波の交流出力ＶＲＦとして出力する。これにより、複数の高周波増幅器１２０からの出力を統合して最終的に得られる交流出力ＶＲＦの大きさ（振幅値）を増加させることができる。
【００３３】
図６は、本発明の他の変形例による高周波電源装置の概要を示すブロック図である。図６に示すように、他の変形例による高周波電源装置１００は、図５に示したものと同様に、ＡＣ−ＤＣ変換器１１０と、複数の高周波増幅器１２０と、これら複数の高周波増幅器１２０に個別に配置された位相変換回路１３０と、上記した複数の高周波増幅器１２０の出力側に設けられた出力合成器１４０と、を備える。すなわち、他の変形例による高周波電源装置１００では、複数の高周波増幅器１２０を並列に配置し、それぞれの高周波増幅器１２０に対応する個別の位相変換回路１３０を設けて出力制御するように構成されている。
【００３４】
このような構成よる高周波電源装置１００では、複数の高周波増幅器１２０には、それぞれ個別に位相変換回路１３０が併設されているため、個々の高周波増幅器１２０において、入力される直流電圧ＶＤＣのリップル成分Ｖｒｉｐに対して交流電圧ＶＲＦ´に基づく除去動作が実行される。これにより、複数の高周波増幅器１２０で個別にリップル除去が行われるため、リップル低減効果を高めることが可能となる。
【００３５】
上記のような構成を備えることにより、本発明による高周波電源装置及びその出力制御方法は、三相交流電源からの入力を直流に変換するとともに高周波増幅器に直接入力し、複数のＦＥＴ素子へ入力されるゲート信号に対して直流に含まれる変動成分を相殺する位相差を与えてスイッチングを行って高周波交流電力を生成するため、三相交流電源からの入力を直流変換する際のリップルを低減しつつ、高い周波数帯での出力制御が可能となる。これにより、例えば出力電圧の出力レベルを高速に切り替える２レベルパルス制御等にも対応可能な高周波増幅器の応答速度を実現できる。また、従来の高周波電源装置に含まれていたＤＣ−ＤＣ変換器を省略する構成としたため、電源装置全体の大きなサイズダウンを実現することも可能となる。
【００３６】
なお、上記した実施の形態における記述は、本発明に係る高周波電源装置及びその出力制御方法の一例であって、本発明は各実施の形態に限定されるものではない。また、当業者であれば、本発明の趣旨を逸脱することなく種々の変形を行うことが可能であり、これらを本発明の範囲から排除するものではない。
【００３７】
例えば、上記した実施の形態では、高周波増幅器１２０からの出力ＶＲＦに基づいてＦＥＴ素子１２２Ａ〜１２２Ｂ´に印加するゲート信号ＶｇｓＡ〜ＶｇｓＢ´を調整する、いわゆる電圧フィードバック制御ループを例示したが、出力される高周波の交流出力ＶＲＦの進行波成分を調整する進行波電力フィードバック制御ループを適用してもよい。また、図５及び図６に示す変形例では、２つの高周波増幅器１２０に一つ又は個別の位相変換回路１３０をそれぞれ設けた場合を例示したが、３つ以上の高周波増幅器１２０及び位相変換回路１３０を並列に設けてもよい。
【符号の説明】
【００３８】
１０  三相交流電源
１００  高周波電源装置
１１０  ＡＣ−ＤＣ変換器
１２０  高周波増幅器
１２２  フルブリッジ回路
１２２Ａ、１２２Ａ´、１２２Ｂ、１２２Ｂ´  ＦＥＴ素子
１２４  コイル
１２６  トランス
１２８  コンデンサ
１３０  位相変換回路
１３２  出力検出器
１３４  誤差演算制御器
１３６  ゲート信号生成回路
１３８  出力指令
１４０  出力合成器
ＶＤＣ  直流電圧
ＶＲＦ  交流出力
ＶｇｓＡ、ＶｇｓＡ´、ＶｇｓＢ、ＶｇｓＢ´  ゲート信号
Ｖｒｉｐ  リップル成分
φＤＧ  位相差
φＤＺ  残留位相
φＤＴ  デッドタイム位相
【図１】
0006953566.tif 000002
【図２】
0006953566.tif 000003
【図３】
0006953566.tif 000004
【図４】
0006953566.tif 000005
【図５】
0006953566.tif 000006
【図６】
0006953566.tif 000007