(57)【特許請求の範囲】
【請求項１】
予め決定された長さのビット系列に対して、予め決定された長さのシンボル系列を割り当てるステップであって、前記ビット系列に含まれる第１の値のビット数が多いほど、使用可能なシンボル系列の中から、平均電力の小さいシンボル系列を割り当てる、ステップを含む、分布整形方法。
【請求項２】
前記ビット系列における全てのビットが第２の値である場合には、該ビット系列に対して、予め選択されたシンボル系列を割り当てるステップ
をさらに含む、請求項１に記載の分布整形方法。
【請求項３】
前記予め選択されたシンボル系列は、前記使用可能なシンボル系列の中で、最も平均電力の小さいシンボル系列である、請求項２に記載の分布整形方法。
【請求項４】
前記ビット系列における第２の値のビット数が第１の値のビット数よりも多い場合には、該ビット系列に対して、反転制御ビットとして第１の値を追加するステップと、
前記ビット系列における第２の値のビット数が第１の値のビット数以下である場合には、該ビット系列の各ビットを反転させた後、反転制御ビットとして第２の値を追加するステップと
をさらに含む、請求項１に記載の分布整形方法。
【請求項５】
予め決定された長さのシンボル系列に対して、予め決定された長さのビット系列を割り当てるステップであって、前記シンボル系列の平均電力が小さいほど、使用可能なビット系列の中から、第１の値のビット数の多いビット系列を割り当てる、ステップを含む、分布整形終端方法。
【請求項６】
前記シンボル系列が予め選択されたシンボル系列である場合には、該シンボル系列に対して、全てのビットが第２の値であるビット系列を割り当てるステップをさらに含む、請求項５に記載の分布整形終端方法。
【請求項７】
前記予め選択されたシンボル系列は、前記使用可能なシンボル系列の中で、最も平均電力の小さいシンボル系列である、請求項６に記載の分布整形終端方法。
【請求項８】
前記ビット系列における反転制御ビットが第１の値である場合には、該ビット系列の前記反転制御ビットを除去するステップと、
前記ビット系列における反転制御ビットが第２の値である場合には、該ビット系列の前記反転制御ビットを除去した後、各ビットを反転させるステップと
をさらに含む、請求項５に記載の分布整形終端方法。
【請求項９】
前記ビット系列について、反転制御ビットが第２の値であり且つ第２の値のビット数が第１の設定数以下であるか、あるいは、反転制御ビットが第１の値であり且つ第２の値のビット数が第２の設定数以上であるか、の条件が成立するか否かを判定するステップと、
前記条件が成立しない場合には、前記ビット系列の前記反転制御ビットを除去するステップと、
前記条件が成立する場合には、前記ビット系列の前記反転制御ビットを除去した後、各ビットを反転させるステップと
をさらに含む、請求項５に記載の分布整形終端方法。
【請求項１０】
予め決定された長さのビット系列を、予め決定された規則に従って、第１、第２のビット系列に分割して出力する、前段回路と、
前記第１のビット系列に対して、該第１のビット系列に含まれる第１の値のビット数が多いほど、使用可能なシンボル系列の中から、平均電力の小さいシンボル系列を割り当てる、割り当て回路と、
前記第２のビット系列と、前記シンボル系列とが、同一の遅延を有するように両者の遅延を調整して出力する、遅延調整回路と、
前記遅延調整回路から出力される前記第２のビット系列および前記シンボル系列を、予め決定された規則に従って組み合わせて、新たなシンボル系列を生成して出力する、後段回路と
を備える、分布整形符号化器。
【請求項１１】
前記割り当て回路は、前記第１のビット系列における全てのビットが第２の値である場合には、該第１のビット系列に対して、予め選択されたシンボル系列を割り当てる、請求項１０に記載の分布整形符号化器。
【請求項１２】
前記割り当て回路は、
前記第１のビット系列における第２の値のビット数が第１の値のビット数よりも多い場合には、該第１のビット系列に対して、反転制御ビットとして第１の値を追加し、
前記第１のビット系列における第２の値のビット数が第１の値のビット数以下である場合には、該第１のビット系列の各ビットを反転させた後、反転制御ビットとして第２の値を追加する、請求項１０に記載の分布整形符号化器。
【請求項１３】
前記割り当て回路は、
前記第１のビット系列における第２の値のビット数が第１の値のビット数よりも多い場合には、前記第２のビット系列に対して、反転制御ビットとして第１の値を追加し、
前記第１のビット系列における第２の値のビット数が第１の値のビット数以下である場合には、前記第１のビット系列の各ビットを反転させた後、前記第２のビット系列に対して、反転制御ビットとして第２の値を追加する、請求項１０に記載の分布整形符号化器。
【請求項１４】
前記第２のビット系列に対して、予め決定された系列との排他的論理和をとる、ビットスクランブル回路をさらに備える、請求項１０〜１３のいずれか一項に記載の分布整形符号化器。
【請求項１５】
予め決定された長さのシンボル系列を、予め決定された規則に従って、第１、第２のシンボル系列に分割して出力する、前段回路と、
前記第１のシンボル系列に対して、該第１のシンボル系列の平均電力が小さいほど、使用可能なビット系列の中から、第１の値のビット数の多いビット系列を割り当てる、割り当て回路と、
前記第２のシンボル系列と、前記ビット系列とが、同一の遅延を有するように両者の遅延を調整して出力する、遅延調整回路と、
前記遅延調整回路から出力される前記第２のシンボル系列および前記ビット系列を、予め決定された規則に従って組み合わせて、新たなビット系列を生成して出力する、後段回路と
を備える、分布整形復号器。
【請求項１６】
前記割り当て回路は、前記第１のシンボル系列が予め選択されたシンボル系列である場合には、該第１のシンボル系列に対して、全てのビットが第２の値であるビット系列を割り当てる、請求項１５に記載の分布整形復号器。
【請求項１７】
前記割り当て回路は、
前記ビット系列における反転制御ビットが第１の値である場合には、該ビット系列の前記反転制御ビットを除去し、
前記ビット系列における反転制御ビットが第２の値である場合には、該ビット系列の前記反転制御ビットを除去した後、各ビットを反転させる、請求項１５に記載の分布整形復号器。
【請求項１８】
前記割り当て回路は、
前記ビット系列における反転制御ビットが第２の値であり且つ前記ビット系列の第２の値のビット数が第１の設定数以下であるか、あるいは、前記ビット系列における反転制御ビットが第１の値であり且つ前記ビット系列の第２の値のビット数が第２の設定数以上であるか、の条件が成立するか否かを判定し、
前記条件が成立しない場合には、前記ビット系列から前記反転制御ビットを除去し、
前記条件が成立する場合には、前記ビット系列から前記反転制御ビットを除去した後、各ビットを反転させる、請求項１５に記載の分布整形復号器。
【請求項１９】
前記割り当て回路は、
前記第２のシンボル系列に含まれる反転制御ビットが第１の値である場合には、該第２のシンボル系列に含まれる前記反転制御ビットを除去し、
前記第２のシンボル系列に含まれる反転制御ビットが第２の値である場合には、該第２のシンボル系列に含まれる前記反転制御ビットを除去した後、前記ビット系列の各ビットを反転させる、請求項１５に記載の分布整形復号器。
【請求項２０】
前記割り当て回路は、
前記第２のシンボル系列に含まれる反転制御ビットが第２の値であり且つ前記ビット系列の第２の値のビット数が第１の設定数以下であるか、あるいは、前記第２のシンボル系列に含まれる反転制御ビットが第１の値であり且つ前記ビット系列の第２の値のビット数が第２の設定数以上であるか、の条件が成立するか否かを判定し、
前記条件が成立しない場合には、前記第２のシンボル系列から前記反転制御ビットを除去し、
前記条件が成立する場合には、前記第２のシンボル系列から前記反転制御ビットを除去した後、前記ビット系列の各ビットを反転させる、請求項１５に記載の分布整形復号器。
【請求項２１】
前記第２のシンボル系列に対して、予め決定された系列との排他的論理和をとる、ビットスクランブル回路をさらに備える、請求項１５〜２０のいずれか一項に記載の分布整形復号器。
【請求項２２】
請求項１０〜１４のいずれか一項に記載の分布整形符号化器を含む送信装置と、
請求項１５〜２１のいずれか一項に記載の分布整形復号器を含む受信装置と、
伝送路と
を備える、伝送システム。
【請求項２３】
前記分布整形復号器は、誤り訂正復号器をさらに含み、
前記誤り訂正復号器における復号繰り返し数は可変である、請求項２２に記載の伝送システム。
【請求項２４】
前記分布整形符号化器は、シンボルマッピング回路をさらに含み、
前記シンボルマッピング回路において仮定する送信シンボル確率分布は、ユーザトラフィックが含まれるクライアント信号またはフレーム信号に相当するビット系列における第１の値および第２の値の生起確率がそれぞれ０．５である条件に対応したものである、請求項２２に記載の伝送システム。
【請求項２５】
前記送信装置は、送信信号補償回路をさらに含み、
前記送信信号補償回路または前記伝送路のいずれかもしくは双方において、平均シンボル電力を任意の時定数で一定に制御する、請求項２２に記載の伝送システム。
【請求項２６】
前記送信装置は、送信信号補償回路をさらに含み、
前記送信信号補償回路および前記伝送路をいずれも利得一定制御で動作させる、請求項２２に記載の伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分布整形方法および分布整形終端方法、分布整形を実行する符号化器および分布整形終端を実行する復号器、並びに、前記符号化器を含む送信装置と前記復号器を含む受信装置と伝送路とを備える伝送システムに関する。
【背景技術】
【０００２】
伝送システムにおいて、情報源の確率分布を整形することによって、通信容量をシャノン容量に漸近させる手法が検討されている。このような手法は、確率的整形（Ｐｒｏｂａｂｉｌｉｓｔｉｃ  Ｓｈａｐｉｎｇ）と呼ばれている。【０００３】
確率的整形の手法では、送信側において、分布整合（Ｄｉｓｔｒｉｂｕｔｉｏｎ  Ｍａｔｃｈｉｎｇ）と呼ばれる処理が行われ、受信側において、分布整合終端（Ｄｉｓｔｒｉｂｕｔｉｏｎ  Ｄｅｍａｔｃｈｉｎｇ）と呼ばれる処理が行われる。【０００４】
特許文献１には、確率的整形の手法を誤り訂正と組み合わせる際に、送信側において、分布整合を誤り訂正符号化よりも上流で行い、受信側において、分布整合終端を誤り訂正復号よりも下流で行う方法が記載されている。【０００５】
なお、確率的整形の手法では、情報源の確率分布を何らかの目標分布に整合させるという意味から、「分布整合」および「分布整合終端」という用語が用いられている。しかしながら、確率的整形の手法では、明確な目標分布が存在しない場合でも、結果として得られる確率分布が通信に適したものであればよい。【０００６】
このような場合には、「分布整形（Ｄｉｓｔｒｉｂｕｔｉｏｎ  Ｓｈａｐｉｎｇ）」および「分布整形終端（Ｄｉｓｔｒｉｂｕｔｉｏｎ  Ｄｅｓｈａｐｉｎｇ）」という用語の方がより適切であると考えられる。【０００７】
したがって、本明細書では、これ以降、「分布整形」および「分布整形終端」という用語を用いることにする。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Ｇ．Ｂｏｃｈｅｒｅｒ他、“Ｂａｎｄｗｉｄｔｈ  Ｅｆｆｉｃｉｅｎｔ  ａｎｄ  Ｒａｔｅ−Ｍａｔｃｈｅｄ  Ｌｏｗ−Ｄｅｎｓｉｔｙ  Ｐａｒｉｔｙ−Ｃｈｅｃｋ  Ｃｏｄｅｄ  Ｍｏｄｕｌａｔｉｏｎ”、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ、ｖｏｌ．６３、ｎｏ．１２、ｐｐ．４６５１−４６６５、Ｄｅｃｅｍｂｅｒ  ２０１５．
【発明の概要】
【発明が解決しようとする課題】
【０００９】
光ファイバ伝送では、オン・オフ・キーイングが主に用いられている。そのため、通常、光信号における「０」の数と「１」の数とが不均一であることに起因する性能劣化、クロック再生不能等を回避するために、ビットスクランブルによって、「０」と「１」の出現確率を均一化することが行われている。【００１０】
しかしながら、実トラフィックにおける情報源は、通常、「０」と「１」の出現頻度に偏りがある。例えば、ＭＡＣフレームがアイドル状態である場合には、「０」が優勢となる。また、Ａｌａｒｍ  Ｉｎｄｉｃａｔｉｏｎ  Ｓｉｇｎａｌが転送される場合には、「１」が優勢となる。【００１１】
したがって、実トラフィックにおける情報源は、統計的性質が時間変化する不均一な情報源とみなすのが妥当である。このような情報源に対して、ビットスクランブルによって「０」と「１」の出現頻度を強制的に均一化することは、情報理論の観点からは、エントロピーを不必要に増加させることになる。【００１２】
本発明は、上記のような課題を解決するためのものであり、不均一で時間変化する情報源に対して適用可能でありながら、不必要なエントロピーの増加を抑えることができる、分布整形方法および分布整形終端方法を提供することを目的とする。【００１３】
また、本発明は、上記の分布整形を実行する符号化器、および、上記の分布整形終端を実行する復号器を提供することも目的とする。【００１４】
さらに、本発明は、上記の符号化器を含む送信装置と、上記の復号器を含む受信装置と、伝送路とを備える、伝送システムを提供することも目的とする。
【課題を解決するための手段】
【００１５】
上記の課題を解決するために、本発明に係る分布整形方法は、予め決定された長さのビット系列に対して、予め決定された長さのシンボル系列を割り当てるステップであって、ビット系列に含まれる第１の値のビット数が多いほど、使用可能なシンボル系列の中から、平均電力の小さいシンボル系列を割り当てる、ステップを含む。【００１６】
また、本発明に係る分布整形終端方法は、予め決定された長さのシンボル系列に対して、予め決定された長さのビット系列を割り当てるステップであって、シンボル系列の平均電力が小さいほど、使用可能なビット系列の中から、第１の値のビット数の多いビット系列を割り当てる、ステップを含む。【００１７】
また、本発明に係る分布整形符号化器は、予め決定された長さのビット系列を、予め決定された規則に従って、第１、第２のビット系列に分割して出力する、前段回路と、第１のビット系列に対して、当該第１のビット系列に含まれる第１の値のビット数が多いほど、使用可能なシンボル系列の中から、平均電力の小さいシンボル系列を割り当てる、割り当て回路と、第２のビット系列と、シンボル系列とが、同一の遅延を有するように両者の遅延を調整して出力する、遅延調整回路と、遅延調整回路から出力される第２のビット系列およびシンボル系列を、予め決定された規則に従って組み合わせて、新たなシンボル系列を生成して出力する、後段回路とを備える。【００１８】
また、本発明に係る分布整形復号器は、予め決定された長さのシンボル系列を、予め決定された規則に従って、第１、第２のシンボル系列に分割して出力する、前段回路と、第１のシンボル系列に対して、当該第１のシンボル系列の平均電力が小さいほど、使用可能なビット系列の中から、第１の値のビット数の多いビット系列を割り当てる、割り当て回路と、第２のシンボル系列と、ビット系列とが、同一の遅延を有するように両者の遅延を調整して出力する、遅延調整回路と、遅延調整回路から出力される第２のシンボル系列およびビット系列を、予め決定された規則に従って組み合わせて、新たなビット系列を生成して出力する、後段回路とを備える。【００１９】
また、本発明に係る伝送システムは、上記の記載の分布整形符号化器を含む送信装置と、上記の分布整形復号器を含む受信装置と、伝送路とを備える。
【発明の効果】
【００２０】
本発明によれば、不均一で時間変化する情報源に対して適用可能でありながら、不必要なエントロピーの増加を抑えることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態１に係る分布整形方法のフローチャートである。
【図２】本発明の実施の形態２に係る分布整形方法のフローチャートである。
【図３】本発明の実施の形態３に係る分布整形方法のフローチャートである。
【図４】本発明の実施の形態４に係る分布整形終端方法のフローチャートである。
【図５】本発明の実施の形態５に係る分布整形終端方法のフローチャートである。
【図６】本発明の実施の形態６に係る分布整形終端方法のフローチャートである。
【図７】本発明の実施の形態７に係る分布整形終端方法のフローチャートである。
【図８】本発明の実施の形態８に係る分布整形符号化器の構成を示す図である。
【図９】本発明の実施の形態９に係る分布整形符号化器の構成を示す図である。
【図１０】本発明の実施の形態１０に係る分布整形符号化器の構成を示す図である。
【図１１】本発明の実施の形態１１に係る分布整形符号化器の構成を示す図である。
【図１２】本発明の実施の形態１２に係る分布整形復号器の構成を示す図である。
【図１３】本発明の実施の形態１３に係る分布整形復号器の構成を示す図である。
【図１４】本発明の実施の形態１４に係る分布整形復号器の構成を示す図である。
【図１５】本発明の実施の形態１５に係る分布整形復号器の構成を示す図である。
【図１６】本発明の実施の形態１６に係る光ファイバ伝送システムの構成を示す図である。
【図１７】図１６の光送信装置における送信信号処理回路の内部構成を示す図である。
【図１８】図１６の光送信装置における受信信号処理回路の内部構成を示す図である。
【図１９】図１６の光ファイバ伝送システムにおける、ユーザトラフィックに応じて変化するクライアント／フレーム信号と、送信シンボルの確率分布の変化との模式図である。
【図２０】本発明の実施の形態８〜１１に係る分布整形符号化器および実施の形態１２〜１５に係る分布整形復号器の各機能を専用のハードウェアである処理回路で実現する場合を示した構成図である。
【図２１】本発明の実施の形態８〜１１に係る分布整形符号化器および実施の形態１２〜１５に係る分布整形復号器の各機能をプロセッサおよびメモリを備えた処理回路より実現する場合を示した構成図である。
【発明を実施するための形態】
【００２２】
以下、添付図面を参照して、本願が開示する発明の実施の形態について、詳細に説明する。ただし、以下に示す実施の形態は一例であり、これらの実施の形態によって、本発明が限定されるものではない。
【００２３】
実施の形態１．
図１は、本発明の実施の形態１に係る分布整形方法のフローチャートである。本実施の形態１および後述する実施の形態２〜３では、情報圧縮と分布整形とが同時に行われる。
【００２４】
ステップＳ１１において、予め決定された長さの入力ビット系列に対して、予め決定された長さのシンボル系列を一対一対応で割り当てる。この際、ビット系列のエントロピーが小さいものほど、平均電力の小さいシンボル系列を割り当てる。より具体的には、ビット系列に含まれる「第１の値」のビット数が多いほど、使用可能なシンボル系列の中から、平均電力の小さいシンボル系列を割り当てる。ここで、「第１の値」は「０」または「１」のいずれかである。なお、本実施の形態１および後述する各実施の形態において、第１の値が「０」、第２の値が「１」である場合の例を説明するが、両者の関係を入れ替えて、第１の値が「１」、第２の値が「０」であるとしても、本発明は同様に成立する。
【００２５】
本実施の形態１および後述する実施の形態２〜３において、シンボルは、例えば８値パルス振幅変調（ＰＡＭ）シンボルの絶対値、すなわち、１、３、５、７とすることができる。
【００２６】
この場合、ビット系列からシンボル系列への一対一対応の変換は、例えば以下の表１のような、入力３ビット→出力２シンボルの変換テーブルによって表される。
【００２７】
［表１］
１）ビット系列：０００  →  シンボル系列：１１：平均電力１
２）ビット系列：００１  →  シンボル系列：１３：平均電力５
３）ビット系列：０１０  →  シンボル系列：３１：平均電力５
４）ビット系列：１００  →  シンボル系列：３３：平均電力９
５）ビット系列：０１１  →  シンボル系列：１５：平均電力１３
６）ビット系列：１０１  →  シンボル系列：５１：平均電力１３
７）ビット系列：１１０  →  シンボル系列：３５：平均電力１７
８）ビット系列：１１１  →  シンボル系列：５３：平均電力１７
【００２８】
表１の変換テーブルを用いることにより、シンボル間の最小距離を２に保ちながら、入力ビット系列に含まれる「第１の値」、すなわち「０」のビット数が多いほど、出力シンボル系列の平均電力およびエントロピーを小さく抑えることができる。
【００２９】
なお、入力ビット系列に含まれる「０」のビット数が多い場合とは、例えばＭＡＣフレームにおいてアイドルとなるものが多い場合に対応する。
【００３０】
したがって、例えば加法性白色ガウス雑音環境において、所定の性能を得るのに必要な信号対雑音比（ＳＮＲ）を低減することができる。あるいは、誤り訂正の復号繰り返し数を減らしたり、より簡易な誤り訂正を採用したりすることにより、同一の性能において、伝送システム全体としての消費電力を低減することができる。
【００３１】
また、表１の変換テーブルは、説明のための簡易なテーブルである。本実施の形態１および後述する実施の形態２〜３において、ビット系列の長さは、例えば数１０〜数１０００ビットとすることができる。また、シンボル系列の長さは、例えば数１０〜数１０００シンボルとすることができる。
【００３２】
また、表１の変換テーブルにおいて、ビット系列について、「第１の値」、すなわち「０」のビット数が等しいものが複数存在する場合がある。また、シンボル系列について、平均電力の等しいものが複数存在する場合がある。そのため、表１の変換テーブル内の順番は一意に定まるわけではない。
【００３３】
表１の変換テーブルにおいて、ビット系列について、「第１の値」、すなわち「０」のビット数が等しいもの同士は、入れ替え可能である。同様に、シンボル系列について、平均電力が等しいもの同士は、入れ替え可能である。
【００３４】
また、例えば変換テーブルの規模を削減する等の目的のために、ビット系列について、「第１の値」、すなわち「０」のビット数が異なるもの同士を入れ替えたとしても、その入れ替えの程度が過剰でない場合には、結果として得られる性能に大きく影響せず、採用できる可能性がある。
【００３５】
同様に、シンボル系列について、平均電力が異なるもの同士を入れ替えたとしても、その程度が過剰でない場合には、結果として得られる性能に大きく影響せず、採用できる可能性がある。
【００３６】
実施の形態２．
図２は、本発明の実施の形態２に係る分布整形方法のフローチャートである。
【００３７】
ステップＳ２１において、予め決定された長さの入力ビット系列について、全てのビットが第２の値、すなわち「１」であるか否かを判定する。
【００３８】
ステップＳ２１がＹＥＳの場合、したがって全てのビットが第２の値、すなわち「１」である場合には、処理フローはステップＳ２２に進む。一方、ステップＳ２１がＮＯの場合、したがって全てのビットが第２の値、すなわち「１」ではなく、第１の値、すなわち「０」のビットも含まれている場合には、処理フローはステップＳ２３に進む。
【００３９】
ステップＳ２２において、ビット系列に対して、予め選択されたシンボル系列を割り当てる。ここで、予め選択されたシンボル系列とは、使用可能なシンボル系列の中で、最も平均電力の小さいシンボル系列である。
【００４０】
ステップＳ２３において、ビット系列に対して、当該ビット系列のエントロピーが小さいものほど、平均電力の小さいシンボル系列を割り当てる。より具体的には、ビット系列に対して、当該ビット系列に含まれる第１の値、すなわち「０」のビット数が多いほど、上記の予め選択されたシンボル系列を除いた、使用可能なシンボル系列の中から、平均電力の小さいシンボル系列を割り当てる、
【００４１】
前述した実施の形態１では、入力ビット系列の全てのビットが第２の値、すなわち「１」である場合には、出力シンボル系列の平均電力が大きくなってしまう。これに対して、本実施の形態２では、対象とする区間において、入力ビット系列の全てのビットが第２の値、すなわち「１」である場合には、出力シンボル系列の平均電力が最小となる。
【００４２】
なお、入力ビット系列の全てのビットが「１」である場合とは、例えばＡｌａｒｍ  Ｉｎｄｉｃａｔｉｏｎ  Ｓｉｇｎａｌが転送される場合に対応する。
【００４３】
本実施の形態２では、入力ビット系列に含まれる第１の値、すなわち「０」のビット数が多い場合と、入力ビット系列の全てのビットが第２の値、すなわち「１」である場合とにおいて、出力シンボル系列の平均電力およびエントロピーを低く抑えることができる。
【００４４】
なお、本実施の形態２では、多くのビット系列に対して、ステップＳ２３が実行されることになる。このステップＳ２３の処理においては、実施の形態１と比べると、使用可能なシンボル系列の中から、最も平均電力の小さいシンボル系列を失うことになる。しかしながら、結果として得られる性能には大きく影響せず、採用できる場合が多いと見込まれる。
【００４５】
また、上記のステップＳ２２において、予め選択されるシンボル系列として、最も平均電力の小さいシンボル系列を採用するのでなくても、次善の策として、平均電力が中程度のシンボル系列を採用してもよい。
【００４６】
例えば、予め選択されるシンボル系列として、割り当て可能なシンボル系列の平均電力の中央値よりも小さい平均電力を有するシンボル系列を採用してもよい。
【００４７】
実施の形態３．
図３は、本発明の実施の形態３に係る分布整形方法のフローチャートである。
【００４８】
ステップＳ３１において、予め決定された長さの入力ビット系列について、第２の値、すなわち「１」のビット数をカウントする。
【００４９】
ステップＳ３２において、ビット系列について、第２の値、すなわち「１」のビット数が第１の値、すなわち「０」のビット数よりも多いか否かを判定する。
【００５０】
ステップＳ３２がＮＯの場合、したがって第２の値、すなわち「１」のビット数が第１の値、すなわち「０」のビット数以下である場合には、処理フローはステップＳ３３に進む。一方、ステップＳ３２がＹＥＳの場合、したがって第２の値、すなわち「１」のビット数が第１の値、すなわち「０」のビット数よりも多い場合には、処理フローはステップＳ３４に進む。
【００５１】
ステップＳ３３において、ビット系列に対して、反転制御ビットとして第１の値、すなわち「０」を追加する。
【００５２】
ステップＳ３４において、ビット系列に対して、各ビットを反転させた後、反転制御ビットとして第２の値、すなわち「１」を追加する。
【００５３】
ステップＳ３５において、ビット系列に対して、当該ビット系列のエントロピーが小さいものほど、平均電力の小さいシンボル系列を割り当てる。より具体的には、ビット系列に対して、当該ビット系列に含まれる第１の値、すなわち「０」のビット数が多いほど、使用可能なシンボル系列の中から、平均電力の小さいシンボル系列を割り当てる。
【００５４】
なお、入力ビット系列における「１」のビット数が「０」のビット数よりも多い場合とは、例えば、Ａｌａｒｍ  Ｉｎｄｉｃａｔｉｏｎ  Ｓｉｇｎａｌが転送される場合、Ａｌａｒｍ  Ｉｎｄｉｃａｔｉｏｎ  Ｓｉｇｎａｌの一部が含まれる場合、ユーザトラフィックが隙間なく転送されている状態で「１」のビットの割合が多い場合等に対応する。
【００５５】
また、ビット系列を反転したか否かを示す反転制御ビットは、シンボル系列を構成するビット群に紛れて配置してもよいし、これに含まれないフレームヘッダ、ＰＡＭの極性に対応する符号ビット等に配置してもよい。
【００５６】
前述した実施の形態２では、入力ビット系列の全てのビットが第２の値、すなわち「１」の場合にしか対応することができず、入力ビット系列に少数の第１の値、すなわち「０」が含まれている場合には、出力シンボル系列の平均電力およびエントロピーが大きくなってしまう。
【００５７】
これに対して、本実施の形態３では、対象とする区間において、入力ビット系列における第２の値、すなわち「１」のビット数が多い場合と、入力ビット系列における第１の値、すなわち「０」のビット数が多い場合との双方について、出力シンボル系列の平均電力およびエントロピーを低く抑えることができる。
【００５８】
したがって、本実施の形態３では、入力ビット系列における第１の値、すなわち「０」のビット数と第２の値、すなわち「１」のビット数とがアンバランスとなる場合において、出力シンボル系列の平均電力およびエントロピーを低く抑えることができる。
【００５９】
なお、上述した実施の形態１〜３では、現在の光ファイバ通信向けフレームフォーマットに基づいて、「０」と「１」の出現頻度を取り扱っている。しかしながら、定義次第では、「０」と「１」の出現頻度が入れ替わる可能性もある。そのような場合には、「０」と「１」を入れ替えて、上述した実施の形態１〜３を適用すればよいことは自明である。
【００６０】
実施の形態４．
図４は、本発明の実施の形態４に係る分布整形終端方法のフローチャートである。本実施の形態４および後述する実施の形態５〜７では、分布整形終端と情報解凍とが同時に行われる。本実施の形態４に係る分布整形終端方法は、前述した実施の形態１に係る分布整形方法と組み合わせて用いられる。
【００６１】
ステップＳ４１において、予め決定された長さの入力シンボル系列に対して、予め決定された長さのビット系列を割り当てる。この際、シンボル系列の平均電力が小さいほど、使用可能なビット系列の中から、第１の値、すなわち「０」のビット数の多いビット系列を割り当てる。
【００６２】
本実施の形態４および後述する実施の形態５〜７において、シンボル系列からビット系列への変換は、少なくとも部分的には、一対一対応である。
【００６３】
例えば、シンボルが８値ＰＡＭであるとすると、一対一対応である部分の変換は、例えば以下の表２のような、入力２シンボル→出力３ビットの変換テーブルによって表される。
【００６４】
［表２］
１）シンボル系列：１１：平均電力１    →  ビット系列：０００
２）シンボル系列：１３：平均電力５    →  ビット系列：００１
３）シンボル系列：３１：平均電力５    →  ビット系列：０１０
４）シンボル系列：３３：平均電力９    →  ビット系列：１００
５）シンボル系列：１５：平均電力１３  →  ビット系列：０１１
６）シンボル系列：５１：平均電力１３  →  ビット系列：１０１
７）シンボル系列：３５：平均電力１７  →  ビット系列：１１０
８）シンボル系列：５３：平均電力１７  →  ビット系列：１１１
【００６５】
表２の変換テーブルは、前述した実施の形態１における表１の変換テーブルの逆引きに相当する。すなわち、本実施の形態４におけるステップＳ４１の変換は、前述した実施の形態１におけるステップＳ１１の変換の逆変換である。
【００６６】
また、一対一対応でない部分の変換は、例えば以下の表３のような、入力２シンボル→出力３ビットの変換テーブルによって表される。
【００６７】
［表３］
９）シンボル系列：５５：平均出力２５  →  ビット系列：１１１
１０）シンボル系列：１７：平均電力２５  →  ビット系列：０１１
１１）シンボル系列：７１：平均電力２５  →  ビット系列：１０１
１２）シンボル系列：３７：平均電力２９  →  ビット系列：１１０
１３）シンボル系列：７３：平均電力２９  →  ビット系列：１１１
１４）シンボル系列：５７：平均電力３７  →  ビット系列：１１０
１５）シンボル系列：７５：平均電力３７  →  ビット系列：１１１
１６）シンボル系列：７７：平均電力４９  →  ビット系列：１１１
【００６８】
表３の変換テーブルには、表２の変換テーブルの内容は含まれていない。そのため、前述した実施の形態１で定義した各送信シンボルが、例えば誤り訂正が行われることによって、全て誤りなく受信される場合には、表３の変換テーブルを用いる必要はない。
【００６９】
しかしながら、現実的には、誤りが混入する場合もあり得るため、表３のような変換テーブルを定義しておくことが好ましい。あるいは、簡単化のため、これら８つの場合については、出力ビット系列を、例えば一律に１１１としてもよい。
【００７０】
これら表２、表３の変換テーブルを用いることにより、平均電力の小さい入力シンボル系列ほど、第１の値、すなわち「０」のビット数の多い出力ビット系列に変換される。
【００７１】
また、表２、表３の変換テーブルにおいて、シンボル系列について、平均電力の等しいものが複数存在する場合がある。また、ビット系列について、第１の値、すなわち「０」のビット数が等しいものが複数存在する場合がある。そのため、表２、表３の変換テーブル内の順番は一意に定まるわけではない。
【００７２】
前述した実施の形態１に対応して、表２、表３の変換テーブルにおいて、シンボル系列について、平均電力が等しいもの同士は、入れ替え可能である。同様に、ビット系列について、第１の値、すなわち「０」のビット数が等しいもの同士は、入れ替え可能である。
【００７３】
また、例えば変換テーブルの規模を削減する等の目的のために、シンボル系列について、平均電力が異なるもの同士を入れ替えたとしても、その入れ替えの程度が過剰でない場合には、結果として得られる性能に大きく影響せず、採用できる可能性がある。
【００７４】
同様に、ビット系列について、第１の値、すなわち「０」のビット数が異なるもの同士を入れ替えたとしても、その程度が過剰でない場合には、結果として得られる性能に大きく影響せず、採用できる可能性がある。
【００７５】
実施の形態５．
図５は、本発明の実施の形態５に係る分布整形終端方法のフローチャートである。本実施の形態５に係る分布整形終端方法は、前述した実施の形態２に係る分布整形方法と組み合わせて用いられる。
【００７６】
ステップＳ５１において、予め決定された長さの入力シンボル系列について、予め選択されたシンボル系列であるか否かを判定する。ここで、予め選択されたシンボル系列とは、使用可能なシンボル系列の中で、最も平均電力の小さいシンボル系列である。
【００７７】
ステップＳ５１がＹＥＳの場合、すなわち最も平均電力の小さいシンボル系列である場合には、処理フローはステップＳ５２に進む。一方、ステップＳ５１がＮＯの場合、すなわち最も平均電力の小さいシンボル系列でない場合には、処理フローはステップＳ５３に進む。
【００７８】
ステップＳ５２において、シンボル系列に対して、全てのビットが第２の値、すなわち「１」であるビット系列を割り当てる。
【００７９】
ステップＳ５３において、シンボル系列に対して、当該シンボル系列の平均電力が小さいほど、上記の全てのビットが第１の値、すなわち「０」のシンボル系列を除いた、使用可能なビット系列の中から、第１の値、すなわち「０」のビット数の多いビット系列を割り当てる。この際に用いられる変換テーブルは、前述した実施の形態４における表２、表３の変換テーブルと同様のものである。
【００８０】
なお、前述した実施の形態２に対応して、上記のステップＳ５２において、予め選択されるシンボル系列として、最も平均電力の小さいシンボル系列を採用するのでなくても、次善の策として、平均電力が中程度のシンボル系列を採用してもよい。
【００８１】
例えば、予め選択されるシンボル系列として、使用可能なシンボル系列の平均電力の中央値よりも小さい平均電力を有するシンボル系列を採用してもよい。
【００８２】
実施の形態６．
図６は、本発明の実施の形態６に係る分布整形終端方法のフローチャートである。本実施の形態６に係る分布整形終端方法は、前述した実施の形態３に係る分布整形方法と組み合わせて用いられる。
【００８３】
ステップＳ６１において、予め決定された長さの入力シンボル系列に対して、予め決定された長さのビット系列を割り当てる。この際、シンボル系列の平均電力が小さいほど、使用可能なビット系列の中から、第１の値、すなわち「０」のビット数の多いビット系列を割り当てる。この際に用いられる変換テーブルは、前述した実施の形態４における表２、表３の変換テーブルと同様のものである。
【００８４】
ステップＳ６２において、ステップＳ６１で割り当てられたビット系列について、当該ビット系列の反転制御ビットが第２の値、すなわち「１」であるか否かを判定する。
【００８５】
ステップＳ６２がＮＯの場合、したがって反転制御ビットが第２の値、すなわち「１」でない場合には、処理フローはステップＳ６３に進む。一方、ステップＳ６２がＹＥＳの場合、したがって反転制御ビットが第２の値、すなわち「１」の場合には、処理フローはステップＳ６４に進む。
【００８６】
ステップＳ６３において、ビット系列の反転制御ビットを除去する。
【００８７】
ステップＳ６４において、ビット系列の反転制御ビットを除去した後、各ビットを反転させる。
【００８８】
ステップＳ６５において、ビット系列について、第２の値、すなわち「１」のビット数をカウントする。ただし、このステップＳ６５は、ビット系列のモニタ機能のためのものであり、このカウント結果を用いてさらに何らかの処理を行うことはない。したがって、このステップＳ６５は、省略することもできる。
【００８９】
実施の形態７．
図７は、本発明の実施の形態７に係る分布整形終端方法のフローチャートである。本実施の形態７に係る分布整形終端方法は、前述した実施の形態３に係る分布整形方法と組み合わせて用いられる。
【００９０】
ステップＳ７１において、予め決定された長さの入力シンボル系列に対して、予め決定された長さのビット系列を割り当てる。この際、シンボル系列の平均電力が小さいほど、使用可能なビット系列の中から、第１の値、すなわち「０」のビット数の多いビット系列を割り当てる。この際に用いられる変換テーブルは、前述した実施の形態４における表２、表３の変換テーブルと同様のものである。
【００９１】
ステップＳ７２において、ステップＳ７１で割り当てられたビット系列について、第２の値、すなわち「１」のビット数をカウントする。
【００９２】
ステップＳ７３において、ビット系列について、反転制御ビットが第２の値、すなわち「１」であり且つ第２の値、すなわち「１」のビット数が第１の設定数以下、あるいは、反転制御ビットが第１の値、すなわち「０」であり且つ第２の値、すなわち「１」のビット数が第２の設定数以上、の条件が成立するか否かを判定する。ここで、第１の設定数は、例えば６０とすることができる。また、第２の設定数は、例えば６１とすることができる。
【００９３】
ステップＳ７３がＮＯの場合、すなわち上記の条件が成立しない場合には、処理フローはステップＳ７４に進む。一方、ステップＳ７３がＹＥＳの場合、すなわち上記の条件が成立する場合には、処理フローはステップＳ７５に進む。
【００９４】
ステップＳ７４において、ビット系列の反転制御ビットを除去する。
【００９５】
ステップＳ７５において、ビット系列の反転制御ビットを除去した後、各ビットを反転させる。
【００９６】
前述した実施の形態６では、反転制御ビットに誤りが発生した場合には、大規模な誤りが発生する可能性がある。これに対して、本実施の形態７では、反転制御ビットに誤りが発生した場合でも、大規模な誤りが発生する事態を回避することができる。
【００９７】
実施の形態８．
図８は、本発明の実施の形態８に係る分布整形符号化器１００の構成を示す図である。
【００９８】
分布整形符号化器１００は、前段回路１０１と、割り当て回路１０２と、遅延調整回路１０３と、後段回路１０４とを備えている。
【００９９】
分布整形符号化器１００には、例えば光ファイバ通信用のフレームであるビット系列Ａが外部から入力される。
【０１００】
前段回路１０１は、外部から入力される予め決定された長さのビット系列Ａを、予め決定された規則に従って、第１のビット系列Ｂおよび第２のビット系列Ｃに分割する。前段回路１０１は、第１のビット系列Ｂを割り当て回路１０２に出力し、第２のビット系列Ｃを遅延調整回路１０３に出力する。
【０１０１】
例えば、前段回路１０１は、入力ビット数が２００ビットである場合、下位１２０ビットを第１のビット系列Ｂとして割り当て回路１０２に出力し、上位８０ビットを第２のビット系列Ｃとして遅延調整回路１０３に出力する。
【０１０２】
このとき、一部のビットを無効ビットとして取り扱ってもよい。また、上位ビットと下位ビットの関係を入れ替えてもよい。あるいは、上位ビットと下位ビットとに分割するのではなく、入力ビット系列Ａから一部のビットを抽出して第１のビット系列Ｂとし、残りのビットを連結させて第２のビット系列Ｃとしてもよい。
【０１０３】
割り当て回路１０２は、前段回路１０１から入力される第１のビット系列Ｂに対して、前述した実施の形態１または２に記載の方法に基づいて、シンボル系列を割り当て、遅延調整回路１０３に出力する。
【０１０４】
詳細には、割り当て回路１０２は、ビットシンボル変換回路１０２ａを含んでいる。ビットシンボル変換回路１０２ａは、例えば「Ｔ．Ｙｏｓｈｉｄａ他、“Ｈｉｅｒａｒｃｈｉｃａｌ  Ｄｉｓｔｒｉｂｕｔｉｏｎ  Ｍａｔｃｈｉｎｇ  ｆｏｒ  Ｐｒｏｂａｂｉｌｉｓｔｉｃａｌｌｙ  Ｓｈａｐｅｄ  Ｃｏｄｅｄ  Ｍｏｄｕｌａｔｉｏｎ”、２０１８、［Ｏｎｌｉｎｅ］．Ａｖａｉｌａｂｌｅ：ｗｗｗ．ａｒｘｉｖ．ｏｒｇ／ａｂｓ／１８０９．０１６５３」に記載のルックアップテーブル群を記憶している。ビットシンボル変換回路１０２ａは、例えば１２１ビットのビット系列を８０シンボルの８値ＰＡＭシンボル系列に変換する。なお、８値ＰＡＭシンボルの振幅絶対値は、１、３、５、７であるため、８０シンボルの８値ＰＡＭシンボル系列の実態は、１６０ビットのビット系列である。
【０１０５】
遅延調整回路１０３は、前段回路１０１から割り当て回路１０２を経由して入力されるシンボル系列Ｄと、前段回路１０１から直接入力される第２のビット系列Ｃとが、同一の遅延を有するように両者の遅延を調整して出力する。
【０１０６】
後段回路１０４は、遅延調整回路１０３から出力される第２のビット系列Ｃおよびシンボル系列Ｄを、予め決定された規則に従って組み合わせて、新たなシンボル系列Ｅを生成して出力する。
【０１０７】
例えば、後段回路１０４は、８値ＰＡＭシンボル系列を８０シンボル生成する。なお、さらに後段において誤り訂正符号化を行う場合には、そのパリティビットの予約領域を符号ビットにもつ必要がある。その場合には、前段回路１０１から直接に遅延調整回路１０３に入力される第２のビット系列Ｃについては、割り当て回路１０２から出力されるシンボル系列Ｄよりも、有効ビット数を、パリティビットの挿入分だけ少なくしておく。
【０１０８】
本実施の形態８に係る分布整形符号化器１００では、割り当て回路１０２において、実施の形態１に記載の方法に基づく処理を行うことにより、前段回路１０１に入力されるビット系列Ａに含まれる第１の値、すなわち「０」のビット数が多い場合に、後段回路１０４から出力されるシンボル系列Ｅの平均電力およびエントロピーを低く抑えることができる。
【０１０９】
また、本実施の形態８に係る分布整形符号化器１００では、割り当て回路１０２において、実施の形態２に記載の方法に基づく処理を行うことにより、前段回路１０１に入力されるビット系列Ａに含まれる第１の値、すなわち「０」のビット数が多い場合と、ビット系列Ａの全てのビットが第２の値、すなわち「１」である場合とにおいて、後段回路１０４から出力されるシンボル系列Ｅの平均電力およびエントロピーを低く抑えることができる。
【０１１０】
実施の形態９．
図９は、本発明の実施の形態９に係る分布整形符号化器２００の構成を示す図である。なお、以降の説明において、実施の形態８と同一または同様の構成要素については、同一の符号を付して詳細な説明を省略する。
【０１１１】
分布整形符号化器２００は、前段回路１０１と、割り当て回路２０２と、遅延調整回路１０３と、後段回路１０４とを備えている。
【０１１２】
割り当て回路２０２は、前段回路１０１から入力される第１のビット系列Ｂに対して、前述した実施の形態３に記載の方法に基づいて、シンボル系列を割り当て、遅延調整回路１０３に出力する。
【０１１３】
詳細には、割り当て回路２０２は、ビットシンボル変換回路１０２ａと、ビット反転制御回路２０２ｂとを含んでいる。
【０１１４】
ビット反転制御回路２０２ｂは、第１のビット系列Ｂにおける第２の値、すなわち「１」のビット数を数え上げる。これは、全ビットの総和をとることと等価である。次に、ビット反転制御回路２０２ｂは、第１のビット系列Ｂにおける第２の値、すなわち「１」のビット数が第１の値、すなわち「０」のビット数よりも多い場合には、第１のビット系列Ｂに対して、反転制御ビットとして第１の値、すなわち「０」を追加する。一方、ビット反転制御回路２０２ｂは、第１のビット系列Ｂにおける第２の値、すなわち「１」のビット数が第１の値、すなわち「０」のビット数以下である場合には、第１のビット系列Ｂの各ビットを反転させた後、反転制御ビットとして第２の値、すなわち「１」を追加する。最後に、ビット反転制御回路２０２ｂは、反転制御ビットを追加した第１のビット系列Ｂを、ビットシンボル変換回路１０２ａに出力する。
【０１１５】
本実施の形態９に係る分布整形符号化器２００では、前述した実施の形態３に係る方法において、反転制御ビットを非符号ビットに割り当てた場合と同等の効果を得ることができる。
【０１１６】
実施の形態１０．
図１０は、本発明の実施の形態１０に係る分布整形符号化器３００の構成を示す図である。
【０１１７】
分布整形符号化器３００は、前段回路１０１と、割り当て回路３０２と、遅延調整回路１０３と、後段回路１０４とを備えている。
【０１１８】
割り当て回路３０２は、前段回路１０１から入力される第１のビット系列Ｂに対して、前述した実施の形態３に記載の方法に基づいて、シンボル系列を割り当て、遅延調整回路１０３に出力する。
【０１１９】
詳細には、割り当て回路３０２は、ビットシンボル変換回路１０２ａと、ビット反転制御回路３０２ｂとを含んでいる。
【０１２０】
ビット反転制御回路３０２ｂは、第１のビット系列Ｂにおける第２の値、すなわち「１」のビット数が第１の値、すなわち「０」のビット数よりも多い場合には、第２のビット系列Ｃに対して、反転制御ビットとして０を追加する。一方、ビット反転制御回路３０２ｂは、第１のビット系列Ｂにおける第２の値、すなわち「１」のビット数が第１の値、すなわち「０」のビット数以下である場合には、第１のビット系列Ｂの各ビットを反転させた後、第２のビット系列Ｃに対して、反転制御ビットとして第２の値、すなわち「１」を追加する。
【０１２１】
本実施の形態１０に係る分布整形符号化器２００では、前述した実施の形態３に係る方法において、反転制御ビットを符号ビットに割り当てた場合と同等の効果を得ることができる。
【０１２２】
実施の形態１１．
図１１は、本発明の実施の形態１１に係る分布整形符号化器４００の構成を示す図である。
【０１２３】
分布整形符号化器４００は、前述した実施の形態８に係る分布整形符号化器１００の構成に加えて、ビットスクランブル回路４０５を備えている。
【０１２４】
ビットスクランブル回路４０５は、前段回路１０１から入力される第２のビット系列Ｃに対して、疑似ランダム系列等との排他的論理和をとることによってビットスクランブルを行い、結果を遅延調整回路１０３に出力する。
【０１２５】
ビットスクランブル回路４０５に入力される第２のビット系列Ｃにおける第１の値、すなわち「０」のビット数と第２の値、すなわち「１」のビット数とがアンバランスとなる場合でも、ビットスクランブルを行うことにより、両者の割合を均一化することができる。
【０１２６】
本実施の形態１１に係る分布整形符号化器４００では、後段回路１０４から出力されるシンボル系列Ｅの正負の極性の発生頻度を均一化することができる。これにより、電気領域または光領域における信号伝送において不要な劣化が発生しなくなる。また、受信側において、クロック再生を実施することができるようになる。
【０１２７】
なお、前述した実施の形態９または１０においても、ビットスクランブル回路を追加することによって、本実施の形態１１と同様の効果を得ることができる。
【０１２８】
実施の形態１２．
図１２は、本発明の実施の形態１２に係る分布整形復号器５００の構成を示す図である。本実施の形態１２に係る分布整形復号器５００は、前述した実施の形態８に係る分布整形符号化器１００と組み合わせて用いられる。
【０１２９】
分布整形復号器５００は、前段回路５０１と、割り当て回路５０２と、遅延調整回路５０３と、後段回路５０４とを備えている。
【０１３０】
分布整形復号器５００には、例えば誤り訂正復号後のシンボル系列ａが外部から入力される。
【０１３１】
前段回路５０１は、外部から入力される予め決定された長さのシンボル系列ａを、予め決定された規則に従って、第１のシンボル系列ｂおよび第２のシンボル系列ｃに分割する。前段回路５０１は、第１のシンボル系列ｂを割り当て回路５０２に出力し、第２のシンボル系列ｃを遅延調整回路５０３に出力する。
【０１３２】
例えば、前段回路５０１は、入力シンボル数が８０シンボルである場合、８値ＰＡＭシンボル系列の部分を第１のシンボル系列ｂとして割り当て回路５０２に出力し、残りの符号ビット系列の部分を第２のシンボル系列ｃとして遅延調整回路５０３に出力する。
【０１３３】
なお、誤り訂正用パリティビットが上流で除去されている場合には、符号ビット系列のビット数は、８値ＰＡＭ系列のシンボル数よりも少ない。誤り訂正用パリティビットについても予約領域としてダミーデータを転送する場合には、誤り訂正復号後のパリティビットをそのまま後段に流す場合等もありえる。
【０１３４】
割り当て回路５０２は、前段回路５０１から入力される第１のシンボル系列ｂに対して、前述した実施の形態４または５に記載の方法に基づいて、ビット系列を割り当て、遅延調整回路５０３に出力する。
【０１３５】
詳細には、割り当て回路５０２は、シンボルビット変換回路５０２ａを含んでいる。シンボルビット変換回路５０２ａは、例えば「Ｔ．Ｙｏｓｈｉｄａ他、“Ｈｉｅｒａｒｃｈｉｃａｌ  Ｄｉｓｔｒｉｂｕｔｉｏｎ  Ｍａｔｃｈｉｎｇ  ｆｏｒ  Ｐｒｏｂａｂｉｌｉｓｔｉｃａｌｌｙ  Ｓｈａｐｅｄ  Ｃｏｄｅｄ  Ｍｏｄｕｌａｔｉｏｎ”、２０１８、［Ｏｎｌｉｎｅ］．Ａｖａｉｌａｂｌｅ：ｗｗｗ．ａｒｘｉｖ．ｏｒｇ／ａｂｓ／１８０９．０１６５３」に記載のルックアップテーブル群を記憶している。シンボルビット変換回路５０２ａは、例えば８０シンボルの８値ＰＡＭシンボル系列を１２０ビットのビット系列に変換する。
【０１３６】
遅延調整回路５０３は、前段回路５０１から割り当て回路５０２を経由して入力されるビット系列ｄと、前段回路５０１から直接入力される第２のシンボル系列ｃとが、同一の遅延を有するように両者の遅延を調整して出力する。
【０１３７】
後段回路５０４は、遅延調整回路５０３から出力される第２のシンボル系列ｃおよびビット系列ｄを、予め決定された規則に従って組み合わせて、新たなビット系列ｅを生成して出力する。
【０１３８】
本実施の形態１２に係る分布整形復号器５００は、前述した実施の形態８に係る分布整形符号化器１００と組み合わせて用いることにより、所要ＳＮＲの低減、消費電力の低減等の効果を得ることができる。
【０１３９】
実施の形態１３．
図１３は、本発明の実施の形態１３に係る分布整形復号器６００の構成を示す図である。本実施の形態１３に係る分布整形復号器６００は、前述した実施の形態９に係る分布整形符号化器２００と組み合わせて用いられる。なお、以降の説明において、実施の形態１２と同一または同様の構成要素については、同一の符号を付して詳細な説明を省略する。
【０１４０】
分布整形復号器６００は、前段回路５０１と、割り当て回路６０２と、遅延調整回路５０３と、後段回路５０４とを備えている。
【０１４１】
割り当て回路６０２は、前段回路５０１から入力される第１のシンボル系列ｂに対して、前述した実施の形態６に記載の方法に基づいて、ビット系列を割り当て、遅延調整回路５０３に出力する。
【０１４２】
詳細には、割り当て回路６０２は、シンボルビット変換回路５０２ａと、ビット反転終端回路６０２ｂとを含んでいる。
【０１４３】
ビット反転終端回路６０２ｂは、第１のシンボル系列ｂに付加されている反転制御ビットを検出する。ビット反転終端回路６０２ｂは、反転制御ビットが第１の値、すなわち「０」である場合には、第１のシンボル系列ｂの反転制御ビットを除去する。一方、ビット反転終端回路６０２ｂは、反転制御ビットが第２の値、すなわち「１」である場合には、第１のシンボル系列ｂの反転制御ビットを除去した後、各ビットを反転させる。
【０１４４】
本実施の形態１３に係る分布整形復号器６００は、前述した実施の形態９に係る分布整形符号化器２００と組み合わせて用いることにより、所要ＳＮＲの低減、消費電力の低減等の効果を得ることができる。
【０１４５】
なお、ビット反転終端回路６０２ｂは、前述した実施の形態７に記載の方法に基づいて、ビット反転の有無を反転してもよい。
【０１４６】
詳細には、シンボルビット変換回路５０２ａから出力されるビット系列における反転制御ビットが第２の値、すなわち「１」であり且つビット系列の第２の値、すなわち「１」のビット数が第１の設定数以下であるか、あるいは、ビット系列における反転制御ビットが第１の値、すなわち「０」であり且つビット系列の第２の値、すなわち「１」のビット数が第２の設定数以上であるか、の条件が成立するか否かを判定する。ここで、第１の設定数は、例えば６０とすることができる。また、第２の設定数は、例えば６１とすることができる。
【０１４７】
ビット反転終端回路６０２ｂは、上記の条件が成立しない場合には、ビット系列から反転制御ビットを除去する。一方、ビット反転終端回路６０２ｂは、上記の条件が成立する場合には、ビット系列から反転制御ビットを除去した後、各ビットを反転させる。
【０１４８】
実施の形態１４．
図１４は、本発明の実施の形態１４に係る分布整形復号器７００の構成を示す図である。本実施の形態１４に係る分布整形復号器７００は、前述した実施の形態１０に係る分布整形符号化器３００と組み合わせて用いられる。
【０１４９】
分布整形復号器７００は、前段回路５０１と、割り当て回路７０２と、遅延調整回路５０３と、後段回路５０４とを備えている。
【０１５０】
割り当て回路７０２は、前段回路５０１から入力される第１のシンボル系列ｂに対して、前述した実施の形態６に記載の方法に基づいて、ビット系列を割り当て、遅延調整回路５０３に出力する。
【０１５１】
詳細には、割り当て回路７０２は、シンボルビット変換回路５０２ａと、ビット反転終端回路７０２ｂとを含んでいる。
【０１５２】
ビット反転終端回路７０２ｂは、第２のシンボル系列ｃに付加されている反転制御ビットを検出する。ビット反転終端回路７０２ｂは、反転制御ビットが第１の値、すなわち「０」である場合には、第２のシンボル系列ｃの反転制御ビットを除去する。一方、ビット反転終端回路７０２ｂは、反転制御ビットが第２の値、すなわち「１」である場合には、第２のシンボル系列ｃの反転制御ビットを除去した後、第１のシンボル系列ｂの各ビットを反転させる。
【０１５３】
本実施の形態１４に係る分布整形復号器７００は、前述した実施の形態１０に係る分布整形符号化器３００と組み合わせて用いることにより、所要ＳＮＲの低減、消費電力の低減等の効果を得ることができる。
【０１５４】
なお、ビット反転終端回路７０２ｂは、前述した実施の形態７に記載の方法に基づいて、ビット反転の有無を反転してもよい。
【０１５５】
詳細には、第２のシンボル系列ｃに含まれる反転制御ビットが第２の値、すなわち「１」であり且つシンボルビット変換回路５０２ａから出力されるビット系列の第２の値、すなわち「１」のビット数が第１の設定数以下であるか、あるいは、第２のシンボル系列ｃに含まれる反転制御ビットが第１の値、すなわち「０」であり且つビット系列の第２の値、すなわち「１」のビット数が第２の設定数以上であるか、の条件が成立するか否かを判定する。ここで、第１の設定数は、例えば６０とすることができる。また、第２の設定数は、例えば６１とすることができる。
【０１５６】
ビット反転終端回路７０２ｂは、上記の条件が成立しない場合には、第２のシンボル系列ｃから反転制御ビットを除去する。一方、ビット反転終端回路７０２ｂは、上記の条件が成立する場合には、第２のシンボル系列ｃから反転制御ビットを除去した後、ビット系列の各ビットを反転させる。
【０１５７】
実施の形態１５．
図１５は、本発明の実施の形態１５に係る分布整形復号器８００の構成を示す図である。本実施の形態１５に係る分布整形復号器８００は、前述した実施の形態１１に係る分布整形符号化器４００と組み合わせて用いられる。
【０１５８】
分布整形復号器８００は、前述した実施の形態１２に係る分布整形復号器５００の構成に加えて、ビットスクランブル回路８０５を備えている。
【０１５９】
ビットスクランブル回路８０５は、前段回路５０１から入力される第２のシンボル系列ｃに対して、疑似ランダム系列等との排他的論理和をとることによってビットスクランブルを行い、結果を遅延調整回路５０３に出力する。
【０１６０】
ビットスクランブル回路８０５において、疑似ランダム系列等との排他的論理和をとることによって、前述した実施の形態１１で行われたビットスクランブルが解消されることになる。
【０１６１】
なお、前述した実施の形態１３または１４においても、ビットスクランブル回路を追加することによって、本実施の形態１５と同様の効果を得ることができる。
【０１６２】
実施の形態１６．
図１６は、本発明の実施の形態１６に係る光ファイバ伝送システムの構成を示す図である。
【０１６３】
（光ファイバ伝送システム）
光ファイバ伝送システムは、光送信装置１０００と、光受信装置２０００と、光伝送路３０００とから構成されている。
【０１６４】
（光送信装置１０００）
光送信装置１０００は、外部から入力されるクライアント信号またはフレーム信号に対応した光信号を生成して、光伝送路３０００に出力する。
【０１６５】
詳細には、光送信装置１０００は、送信信号処理回路１１００と、Ｄ／Ａ変換増幅回路１２００と、光源１３００と、光変調回路１４００とを備えている。
【０１６６】
送信信号処理回路１１００は、外部から入力されるクライアント信号またはフレーム信号に対して信号処理を行って、ディジタル電気信号をＤ／Ａ変換増幅回路１２００に出力する。
【０１６７】
Ｄ／Ａ変換増幅回路１２００は、送信信号処理回路１１００から入力されるディジタル電気信号に対して、ディジタル／アナログ変換および電気的増幅を行って、アナログ電気信号を光変調回路１４００に出力する。
【０１６８】
光源１３００は、例えば波長１５５０ｎｍ付近で発振する連続光を生成して、光変調回路１４００に出力する。
【０１６９】
光変調回路１４００は、光源１３００から入力される連続光を、Ｄ／Ａ変換増幅回路１２００から入力されるアナログ電気信号によって変調して、変調後の光信号を光伝送路３０００に出力する。
【０１７０】
光変調回路１４００は、例えばニオブ酸リチウムを用いた、偏波多重・Ｍａｃｈ−Ｚｅｈｎｄｅｒ型直交位相光変調回路によって構成されている。
【０１７１】
（光受信装置２０００）
光受信装置２０００は、光伝送路３０００から入力される光信号を受信して、クライアント信号またはフレーム信号に変換して外部に出力する。
【０１７２】
詳細には、光受信装置２０００は、受信信号処理回路２１００と、増幅Ａ／Ｄ変換回路２２００と、光源２３００と、光受信回路２４００とを備えている。
【０１７３】
光源２３００は、例えば波長１５５０ｎｍ付近で発振する連続光を生成して、光受信回路２４００に出力する。
【０１７４】
光受信回路２４００は、光伝送路３０００から入力される光信号と、光源２３００から入力される連続光とを混合干渉させた後に光電変換して、アナログ電気信号を増幅Ａ／Ｄ変換回路２２００に出力する。
【０１７５】
光受信回路２４００は、例えば偏波・位相ダイバーシチ型コヒーレントレシーバによって構成されている。
【０１７６】
増幅Ａ／Ｄ変換回路２２００は、光受信回路２４００から入力されるアナログ電気信号に対して、電気的増幅およびアナログ／・ディジタル変換を行って、ディジタル電気信号を受信信号処理回路２１００に出力する。
【０１７７】
受信信号処理回路２１００は、増幅Ａ／Ｄ変換回路２２００から入力されるディジタル信号に基づいて、クライアント信号またはフレーム信号を生成して外部に出力する。
【０１７８】
（光伝送路３０００）
光伝送路３０００は、光送信装置１０００から入力される光信号を伝送して、光受信装置２０００に出力する。
【０１７９】
光伝送路３０００は、例えば、光ファイバ、光増幅器、波長多重・分離器、光パワーモニタ、波長選択性スイッチ等によって構成されている。
【０１８０】
（送信信号処理回路１１００の内部構成）
図１７は、光送信装置１０００における送信信号処理回路１１００の内部構成を示す図である。
【０１８１】
送信信号処理回路１１００は、送信信号符号化回路１１１０と、送信信号補償回路１１２０とを備えている。
【０１８２】
送信信号符号化回路１１１０は、外部から入力されるクライアント信号またはフレーム信号の符号化を行って、符号化された信号を送信信号補償回路１１２０に出力する。
【０１８３】
詳細には、送信信号符号化回路１１１０は、分布整形符号化器１１１１と、誤り訂正符号化器１１１２と、シンボルマッピング回路１１１３とを含んでいる。
【０１８４】
分布整形符号化器１１１１は、外部から入力されるクライアント信号またはフレーム信号に対して、符号化処理を行って、分布整形符号化後のシンボル系列を誤り訂正符号化器１１１２に出力する。分布整形符号化器１１１１は、実施の形態８〜１１のいずれかに記載の分布整形符号化器によって構成されている。
【０１８５】
誤り訂正符号化器１１１２は、分布整形符号化器１１１１から入力されるシンボル系列に対して、誤り訂正パリティを付加して、シンボルマッピング回路１１１３に出力する。
【０１８６】
このとき、パリティビットは、通常マーク率、すなわちビットが第１の値、すなわち「０」および第２の値、すなわち「１」のうちの「１」をとる確率が０．５付近となり、確率整形できない。そのため、パリティビットは、変調シンボルの正負の極性を制御する符号ビットに割り当てる。
【０１８７】
また、変調シンボルの振幅に影響するビット、すなわち振幅ビットは、例えば８値ＰＡＭでは２ビットあるが、この２ビットのペアを崩さないようにする必要がある。ただし、分布整形のパラメータと誤り訂正のパラメータとの組み合わせによっては、これらの条件を満たせない場合もある。その場合には、符号ビットと振幅ビットとの間でビットを融通する。
【０１８８】
シンボルマッピング回路１１１３は、誤り訂正符号化器１１１２から入力されるビットを変調シンボルに変換して、送信信号補償回路１１２０に出力する。
【０１８９】
例えば、シンボルマッピング回路１１１３は、３ビットずつをまとめて振幅８値、すなわち振幅値が−７、−５、−３、−１、１、３、５、７である、ＰＡＭシンボルを生成する。このとき、通常、振幅値が１段階違う場合には、入力ビットが１ビットだけ異なるグレイ符号を用いる。
【０１９０】
送信信号補償回路１１２０は、送信信号符号化回路１１１０から入力される符号化された信号に対して、信号スペクトルの整形、光送信装置１０００の非線形応答補償等を行って、補償された信号を出力する。
【０１９１】
（受信信号処理回路２１００の内部構成）
図１８は、受信信号処理回路２１００の内部構成を示す図である。
【０１９２】
受信信号処理回路２１００は、受信信号復号回路２１１０と、受信信号補償回路２１２０とを備えている。
【０１９３】
受信信号補償回路２１２０では、外部から入力される受信信号に対して、サンプリング位相同期、波形等化、搬送波周波数・位相復元等を行って、補償された信号を受信信号復号回路２１１０に出力する。
【０１９４】
受信信号復号回路２１１０は、送信信号補償回路１１２０から入力される補償された信号の復号を行って、外部に出力する。
【０１９５】
詳細には、受信信号復号回路２１１０は、シンボルデマッピング回路２１１３と、誤り訂正復号器２１１２と、分布整形復号器２１１１とを含んでいる。
【０１９６】
シンボルデマッピング回路２１１３は、受信信号補償回路２１２０から入力される信号に対して、軟判定尤度生成または硬判定を行う。このとき、送信信号符号化回路１１１０で生成した変調シンボルの生起確率、すなわち事前確率と、伝送路状態とを考慮する。
【０１９７】
伝送路状態は、ガウス雑音環境によって近似するのが通常である。軟値出力する場合には、対数事後確率比、すなわち事後Ｌ−ｖａｌｕｅを３値以上で表現し、硬判定する場合には、２値、すなわち１ビットで表現する。得られた尤度もしくは硬判定値は、誤り訂正復号器２１１２に出力される。
【０１９８】
誤り訂正復号器２１１２では、シンボルデマッピング回路２１１３から入力される事後Ｌ−ｖａｌｕｅまたは硬判定値に基づいて誤り訂正復号を行って、訂正後の誤り訂正情報ビットを分布整形復号器２１１１に出力する。
【０１９９】
分布整形復号器２１１１は、誤り訂正復号器２１１２から入力されるシンボル系列に対して、復号処理を行って、復元されたクライアント信号またはフレーム信号を外部に出力する。分布整形復号器２１１１は、実施の形態１２〜１５のいずれかに記載の分布整形復号器によって構成されている。
【０２００】
なお、本発明は、適応変調とは異なる。情報源のどこに有効データがあるかを把握する必要はなく、変調方式等の動作モードを切り替えることも不要である。情報源のビット系列が変化すると、出力シンボル系列の確率分布が自動的に変化するものである。
【０２０１】
図１９は、ユーザトラフィックに応じて変化するクライアント／フレーム信号と、送信シンボルの確率分布の変化との模式図である。ユーザトラフィックが少ないタイミング、すなわち図１９の「低使用率」の箇所では、確率分布が中央に偏り、エントロピーが小さくなる。一方、ユーザトラフィックが多いタイミング、すなわち図中の「高使用率」の箇所では、確率分布が全体的に広がり、エントロピーが大きくなる。エントロピーが小さい場合には、所定の性能を得るのに必要な所要ＳＮＲを小さくすることができる。一方、エントロピーが大きい場合には、多くのユーザトラフィックを収容することができる。
【０２０２】
送信シンボルの確率分布は、ユーザトラフィックの変化に応じて即時変化する。図１９において、送信シンボルのエントロピーは、分布整形符号化器１１１１への入力ビット系列のマーク率が０．５、エントロピーが１となる場合、すなわち通常想定されている場合に最大となる。このとき、シンボルマッピング回路１１１３の出力する平均シンボル電力が最大となる。一方、マーク率が０または１に近づいてエントロピーが低下するに従って送信シンボルのエントロピーも低下し、シンボルマッピング回路１１１３の出力する平均シンボル電力が低下する。いずれの場合でも、シンボルマッピング回路１１１３の出力するシンボル間のユークリッド距離は一定であるため、平均シンボル電力が低下するほうが、所定の性能に必要な所要ＳＮＲを小さくすることができる。
【０２０３】
このように、送信シンボルの平均シンボル電力が変化する場合に、送信信号補償回路１１２０において、平均電力を一定化するように振幅調整することもできる。
【０２０４】
また、送信信号補償回路１１２０では振幅調整を行わず、光伝送路３０００に含まれる光増幅器、波長選択性スイッチ等によって、運用波長当たりの出力パワーを一定にすることもできる。ただし、一定制御するデバイスまたは制御方法によって、出力パワーを一定化する際の時定数が異なる。
【０２０５】
また、平均シンボル電力についてはあえて調整せず、光伝送システム全体を増幅利得一定で動作させることも可能である。
【０２０６】
また、送信シンボルの平均電力が変化した場合に、シンボルデマッピング回路２１１３において想定する事前確率と伝送路状態とを即時に追随させてもよいし、それぞれ特定の条件に固定して動作させることもできる。
【０２０７】
伝送路状態については、理想的には、光伝送路３０００のみならず、送信信号補償回路１１２０、Ｄ／Ａ変換増幅回路１２００、光源１３００、光変調回路１４００、光源２３００、光受信回路２４００、増幅Ａ／Ｄ変換回路２２００および受信信号補償回路２１２０による非線形性等を考慮して、受信シンボル分布の期待値を適応的に生成するのが性能上は望ましい。
【０２０８】
その一方で、特定の条件に固定させるほうが回路実装上は簡易である。その場合、事前確率と伝送路状態とを共に、分布整形符号化器１１１１への入力ビット系列のマーク率が０．５、エントロピーが１となる場合における送信シンボル確率分布および雑音分散に従ったものとすることが一例として挙げられる。
【０２０９】
また、その他の光デバイス等の影響を固定的なものとして取り込むことは容易である。これにより、最も性能が悪くなる可能性が高いエントロピー最大条件における性能を概略最大化することができる。それ以外の条件では不整合受信となるが、不整合受信による性能劣化を超えて、エントロピー低下による所要ＳＮＲ低減によって性能向上する可能性が高い。
【０２１０】
ただし、光ファイバ伝送システム全体を増幅利得一定制御で動作させ、出力パワーを一定とする箇所が存在しない場合には、エントロピーを低下させた際に受信ＳＮＲそのものが低下することから、性能向上が限定的となる。ただし、変調シンボルの遷移パタンに偏りが生じる、すなわち小振幅間の遷移が増えることから、符号間干渉に起因する劣化は低減され、光パワーが低下する。そのため、ファイバ非線形光学効果に起因する劣化も低減され、結果として性能改善が得られる可能性が高い。
【０２１１】
また、光ファイバ伝送システム全体を増幅利得一定制御で動作させる場合、光増幅器の出力パワーが低下することになる。統計的に非常に多数の光運用波長の光パワーが増減することを想定すると、光増幅器の出力最大パワーを低く抑えることができる。例えば、エルビウム添加光ファイバ増幅器のように励起光を用いる場合には、その励起光パワーを相対的に低くすることができ、結果として光伝送システム全体の消費電力低減に寄与する。
【０２１２】
本発明は、特に、将来の超大容量光伝送を念頭に置いており、信号処理用集積回路の実用化を鑑みると、特に低消費電力化への期待が大きい。
【０２１３】
将来的には、フィルタバンクマルチキャリアまたは直交周波数分割多重等を前提として、電気的または光学的にマルチサブキャリア化し、ビットレートを数百Ｇｂ／ｓ〜数十Ｔｂ／ｓ、シンボルレートを数Ｇ〜数１００Ｇｓｙｍｂｏｌ／ｓとすることが想定される。
【０２１４】
ビット数およびシンボル数は一例であり、２００ビットおよび８０シンボルよりも長くても短くてもよい。信号処理用集積回路への実装を考えると、数１０ビットから数１０００ビットの範囲内であるのが望ましい。
【０２１５】
信号点配置のテンプレートとしては、例えば、８ＱＡＭ、１６ＱＡＭ、３２ＱＡＭ、６４ＱＡＭ、１２８ＱＡＭ、２５６ＱＡＭ、より多値のＱＡＭ、振幅位相変調（ＡＰＳＫ）等が用いられ、シンボルマッピング、シンボルデマッピングではこれらのテンプレートに対応した処理が行われる。また、通常偏波多重も適用される。
【０２１６】
また、既に述べたように、上記の実施の形態１〜１６では、第１の値が「０」、第２の値が「１」である場合の例を説明したが、両者の関係を入れ替えて、第１の値が「１」、第２の値が「０」であるとしても、本発明は同様に成立する。
【０２１７】
また、上述した実施の形態８〜１１に係る分布整形符号化器および実施の形態１２〜１５に係る分布整形復号器における各機能は、処理回路によって実現される。各機能を実現する処理回路は、専用のハードウェアであってもよく、メモリに格納されるプログラムを実行するプロセッサであってもよい。図２０は、本発明の実施の形態８〜１１に係る分布整形符号化器および実施の形態１２〜１５に係る分布整形復号器の各機能を専用のハードウェアである処理回路４０００で実現する場合を示した構成図である。また、図２１は、本発明の実施の形態８〜１１に係る分布整形符号化器および実施の形態１２〜１５に係る分布整形復号器の各機能をプロセッサ５００１およびメモリ５００２を備えた処理回路５０００により実現する場合を示した構成図である。
【０２１８】
処理回路が専用のハードウェアである場合、処理回路４０００は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、またはこれらを組み合わせたものが該当する。分布整形符号化器および分布整形復号器の各部の機能それぞれを個別の処理回路４０００で実現してもよいし、各部の機能をまとめて処理回路４０００で実現してもよい。
【０２１９】
一方、処理回路がプロセッサ５００１の場合、分布整形符号化器および分布整形復号器の各部の機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアおよびファームウェアは、プログラムとして記述され、メモリ５００２に格納される。プロセッサ５００１は、メモリ５００２に記憶されたプログラムを読み出して実行することにより、各部の機能を実現する。すなわち、分布整形符号化器および分布整形復号器は、処理回路５０００により実行されるときに、上述した各制御が結果的に実行されることになるプログラムを格納するためのメモリ５００２を備える。
【０２２０】
これらのプログラムは、上述した各部の手順あるいは方法をコンピュータに実行させるものであるともいえる。ここで、メモリ５００２とは、例えば、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等の、不揮発性または揮発性の半導体メモリが該当する。また、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ等も、メモリ２００２に該当する。
【０２２１】
なお、上述した各部の機能について、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。
【０２２２】
このように、処理回路は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、上述した各部の機能を実現することができる。
【符号の説明】
【０２２３】
１００，２００，３００，４００  分布整形符号化器、１０１  前段回路、１０２，２０２，３０２  割り当て回路、１０３  遅延調整回路、１０４  後段回路、４０５  ビットスクランブル回路、５００，６００，７００，８００  分布整形復号器、５０１  前段回路、５０２，６０２，７０２  割り当て回路、５０３  遅延調整回路、５０４後段回路、８０５  ビットスクランブル回路、１０００  光送信装置（送信装置）、２０００  光受信装置（受信装置）、３０００  光伝送路（伝送路）。
【図１】
0006884293.tif 000002
【図２】
0006884293.tif 000003
【図３】
0006884293.tif 000004
【図４】
0006884293.tif 000005
【図５】
0006884293.tif 000006
【図６】
0006884293.tif 000007
【図７】
0006884293.tif 000008
【図８】
0006884293.tif 000009
【図９】
0006884293.tif 000010
【図１０】
0006884293.tif 000011
【図１１】
0006884293.tif 000012
【図１２】
0006884293.tif 000013
【図１３】
0006884293.tif 000014
【図１４】
0006884293.tif 000015
【図１５】
0006884293.tif 000016
【図１６】
0006884293.tif 000017
【図１７】
0006884293.tif 000018
【図１８】
0006884293.tif 000019
【図１９】
0006884293.tif 000020
【図２０】
0006884293.tif 000021
【図２１】
0006884293.tif 000022