(57)【特許請求の範囲】
【請求項１】
保護対象装置（４）を保護する、第１の端子（１２）と第２の端子（１４）とを備える過電圧保護器（８）であって、
前記第１の端子（１２）と前記第２の端子（１４）との間には、多数の素線（２２）が互いに並列接続されており、各素線（２２）は、抵抗器（２６）を備え、前記素線（２２）のうちの少なくとも１つは、当該素線（２２）の抵抗器（２６）に直列接続されたスイッチング素子（２８）を含む、
そしてさらに、
各素線（２２）がこのようなスイッチング素子（２８）を備え、前記多数の素線（２２）は、具体的には同じ配線構造を有し、
各スイッチング素子（２８）は制御入力部（３６）を備え、前記スイッチング素子（２８）の制御入力部（３６）は、それぞれ、ＯＲ論理スイッチ（４０，４２，４４，４６，４８）の出力部（５０）に通じており、各ＯＲ論理スイッチ（４０，４２，４４，４６，４８）の第１の入力部（５４）は、前記第１の端子（１２）に接続されており、具体的には前記第１の端子（１２）と前記第２の端子（１４）との間に過電圧が印加されると、前記第１の入力部（５４）は、あるレベルを有し、
各ＯＲ論理スイッチ（４０，４２，４４，４６，４８）の第２の入力部（５６）が、シフトレジスタ（２０）の出力部（５８）に通じていることを特徴とする、
過電圧保護器（８）。
【請求項２】
前記シフトレジスタ（２０）の開始出力部（６０）が空いた状態にあることを特徴とする、請求項１に記載の過電圧保護器（８）。
【請求項３】
前記シフトレジスタ（２０）のリセット入力部（６６）が、シフトレジスタ（２０）の最終出力部（６２）、及び／又は、電圧供給源（７２）に通じていることを特徴とする、請求項１又は２に記載の過電圧保護器（８）。
【請求項４】
各前記ＯＲ論理スイッチ（４０，４２，４４，４６，４８）の第１の入力部（５４）は、さらなるＯＲ論理スイッチ（１０８）の第１の入力部（１１０）に通じ、タイマー（１８）の時間出力部（１０２）が、前記さらなるＯＲ論理スイッチ（１０８）の第２の入力部（１０６）に通じ、前記さらなるＯＲ論理スイッチ（１０８）の出力部（１１２）が、前記シフトレジスタ（２０）の時間入力部（６８）に通じていることを特徴とする、請求項１〜３のいずれか１項に記載の過電圧保護器（８）。
【請求項５】
前記ＯＲ論理スイッチ（４０，４２，４４，４６，４８）のうちの少なくとも１つのＯＲ論理スイッチの第３の入力部（５２）が、別のＯＲ論理スイッチ（４０，４２，４４，４６，４８）の出力部（５０）に通じていることを特徴とする、請求項１〜４のいずれか１項に記載の過電圧保護器（８）。
【請求項６】
請求項１〜５のいずれか１項に記載の過電圧保護器（８）が並列接続された、具体的には移動無線トランスポンダである保護対象装置（４）を備える回路（２）
であって、
前記過電圧保護器（８）は、第１の端子及び第２の端子を有し、前記第１の端子と前記第２の端子は組立状態において前記保護対象装置（４）と電気的に接触し、前記第１の端子と前記第２の端子との間には、多数の素線が並列接続されており、前記保護対象装置（４）が素線によってブリッジされており、
前記回路（２）は、１つのハウジング内に一体化されているか、又は、１つのハウジングを有し、前記保護対象装置（４）及び前記過電圧保護器（８）が共通のハウジングによって機械的影響から保護されるようになっているか、
あるいは、前記保護対象装置（４）及び前記過電圧保護器（８）が別々のハウジングを有し、一体化して前記回路（２）に固定されている、
回路（２）。
【請求項７】
保護対象装置（４）を過電圧及び／又は衝撃電流から保護する、請求項１〜５のいずれか１項に記載の過電圧保護器（８）の使用であって、
前記過電圧保護器（８）は、第１の端子及び第２の端子を有し、前記第１の端子と前記第２の端子は組立状態において前記保護対象装置（４）と電気的に接触し、前記第１の端子と前記第２の端子との間には、多数の素線が並列接続されており、前記保護対象装置（４）が素線によってブリッジされている、
使用。
【請求項８】
請求項１〜５のいずれか１項に記載の過電圧保護器（８）の動作方法（１３２）であって、
前記過電圧保護器（８）は、第１の端子及び第２の端子を有し、前記第１の端子と前記第２の端子との間に印加された過電圧を外部装置あるいはセンサ又は内在的に過電圧保護器自体によって検出し、前記スイッチング素子（２８）を一定期間閉鎖する、
動作方法（１３２）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、保護対象装置を保護するための、第１の端子及び第２の端子を備える過電圧保護器、及び、保護対象装置と過電圧保護器とを含む回路に関するものである。本発明はさらに、過電圧保護器の使用、及び、過電圧保護器の動作方法に関する。
【背景技術】
【０００２】
電気装置は、通常、動作時の定格電圧を有している。この定格電圧を大きく超えた場合、電気装置は破損し得る。定格電圧を超えることは、例えば、電気装置や、当該電気装置を構成要素として含む電流回路の他の構成要素の技術的不具合により生じる。このような電圧から電気装置を保護するために、通常、安全装置又は遮断器が用いられている。
【０００３】
また、電気装置は、例えば電流回路の配線や当該電気装置自体への落電により生じる過電圧から保護される必要がある。また、電流回路内で、電流回路の一構成要素と稲妻とが誘導結合することによって、このような過電圧が生じる可能性もある。また、電磁パルス（ＥＭＰ）や静電放電（ＥＳＤ）により、又は、電流回路内での開閉工程により、このような過電圧が生じる場合があり、これによって装置が破損する場合がある。このような過電圧は、定格電圧を比較的大きく超える。また、過電圧は、外的事象によっても生じるため、電気装置によって影響され得ないので、回避することは出来ない。
【０００４】
過電圧から電気装置を保護するために、この保護対象装置に並列接続された過電圧保護器が用いられる。過電圧保護器自体は、例えば、スパークギャップ又はバリスタを有している。ここで、過電圧は保護対象装置を迂回し、例えばアークが生成される。スパークギャップ及びバリスタは、経時変化を受けるものであり、そのため、所定の期間が過ぎると、過電圧保護器が対象とする電圧は変動する。また、生じた過電圧により、過電圧保護器は劣化する。結果として、装置の破損を導き得る全ての過電圧を、常に過電圧保護器により確実に遮断することは出来ない。したがって、規定通りの機能性を確保するためには、所定の期間が過ぎると、過電圧保護器を交換する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の課題は、特に安全性が高く、好ましくは製造コスト及び／又は運転コストが低い、特に好適な過電圧保護器、及び、特に好適な回路、並びに、特に好適な過電圧保護器の使用、及び、特に好適な過電圧保護器の動作方法を提供することにある。
【０００６】
本発明によれば、本課題は、上述の過電圧保護器については請求項１の特徴により、上述の回路については請求項９の特徴により、上述の使用については請求項１０の特徴により、上述の方法については請求項１１の特徴により解決される。有効な発展形態及び構成は、従属請求項の対象である。
【課題を解決するための手段】
【０００７】
過電圧保護器は、保護対象装置を保護するように、具体的には電気的に保護するように機能する。換言すると、過電圧保護器によって、保護対象装置における過電圧、又は、保護対象装置を通って流れる衝撃電流が回避される。このために、過電圧保護器は、有利には、この機能を果たすことに適しており、そのように提供及び／又は構成されている。過電圧／衝撃電流は、過電圧保護器や保護対象装置とは無関係に、具体的には落電などの外的事象により生じる。過電圧／衝撃電流は、具体的には保護対象装置を破損させるものであり、好適には、過電圧保護器によって、保護対象装置に印加される電圧を制限する。好ましくは、過電圧保護器は、避雷器として機能し、例えば、過電圧避雷器及び／又は雷電流避雷器としてする。
【０００８】
過電圧は、例えば、交流電圧又は直流電圧であり、及び／又は、衝撃電流／雷電流は、直流電流又は交流電流である。例えば、過電圧は、５００Ｈｚ、８００Ｈｚ、又は、９００Ｈｚよりも大きい周波数を有する。この周波数は、１ｋＨｚ、１．５ｋＨｚ、２ｋＨｚ、５ｋＨｚ、又は、１０ｋＨｚ以上であることが有効である。具体的には、この周波数は、１０ＭＨｚ、５ＭＨｚ、又は、１ＭＨｚ以下である。具体的には、過電圧保護器は、１００Ａ、３００Ａ、５００Ａ、８００Ａ、２ｋＡ、３ｋＡ、５ｋＡ、１０ｋＡ、１２ｋＡ、１７ｋＡ、２０ｋＡ、２２ｋＡ、２５ｋＡ、又は、３０ｋＡ以上である定格電流を受けることに適しており、そのように提供及び構成されていることが好ましい。受容可能な電流とは、具体的には、破損を引き起こすことなく、過電圧保護器を介して導かれることが可能な電流であると理解される。
【０００９】
例えば、過電圧保護器は、１００Ｖ、２００Ｖ、３００Ｖ、４００Ｖ、又は、５００Ｖ以上の過電圧から保護することに適しており、そのように提供及び構成されている。例えば、最大過電圧は、特に電流が交流電流である場合、１，１００Ｖ、１，０００Ｖ、９００Ｖ、又は、８００Ｖである。電流が直流電流である場合、最大過電圧は、２，０００Ｖ、１，８００Ｖ、１，５００Ｖ、１，２００Ｖ、又は、１，０００Ｖ以下であることが好適である。
【００１０】
過電圧保護器によって、例えば、アウトドア装置、すなわち、野外運転で使用される装置が保護される。具体的にはこの装置は不動である。例えば、この装置は、移動無線トランスポンダ等のトランスポンダである。このような移動無線トランスポンダは、多くの場合、露出された位置に配置されており、そのため、落電の危険や、少なくとも落電による過電圧に曝される危険がある。
【００１１】
過電圧保護器は、第１の端子及び第２の端子を有している。これらの端子はいずれも、組立状態において、保護対象装置と電気的に接触する。過電圧（過電圧事象）の場合、第１の端子と第２の端子との間に過電圧が印加される。第１の端子と第２の端子との間には、多数の素線が並列接続されている。換言すると、これらの素線は、互いに並列接続されており、いずれも、第１の端子と第２の端子とに電気的に接触している。換言すると、これらの端子は、素線を介して電気的に接触しており、保護対象装置は、好ましくは、素線によってブリッジされている。
【００１２】
各素線は抵抗器を備え、これらの素線のうちの少なくとも１つは、当該素線の抵抗器に直列接続されたスイッチング素子を含む。換言すると、当該素線は、抵抗器及びスイッチング素子を有しており、ここで、スイッチング素子及び抵抗器は直列接続されている。この直列接続体は、組立状態では、保護対象装置に具体的には並列接続されている。素線の抵抗器は、有利にはオーム抵抗器であり、少なくとも１ｍオーム、５ｍオーム、１０ｍオーム、５０ｍオーム、１００ｍオーム、５００ｍオーム、１オーム、２オーム、５オーム、１０オーム、２０オーム、５０オーム、１００オーム、２００オーム、５００オーム、１ｋオーム、２ｋオーム、５ｋオーム、又は、１０ｋオームの抵抗を有していることが好ましい。抵抗は、１ｋオーム、５００オーム、又は、１００オーム以下であることが好ましい。過電圧保護器は、２つの素線、３つの素線、又は、５つの素線を含むことが好ましい。具体的には、素線の数は２、３、又は、４以上である。例えば、素線の数は２０又は１０以下である。
【００１３】
素線によって、両端子間に印加される電圧が制限される。ここで、電圧は、保護対象装置の破損が阻止されるように制限されることが好ましい。その結果、安全性が向上する。また、過電圧保護器は、比較的少ない数の安価な電気部品によって実現可能であり、このため、製造コストが低減される。また、これらの部品の経時変化は比較的わずかであるので、過電圧保護器は、比較的長期に渡る所定の過電圧からの確実な保護を保障する。スイッチング素子によって、当該スイッチング素子を有する素線を流れる電流を阻止して、過電圧保護器の電気抵抗を設定することが可能になる。そのため、保護対象装置に生じる電圧を、過電圧保護器によって設定及び制限することが可能になり、安全性が向上する。また、過電圧保護器は様々な要件に使用可能である。
【００１４】
有利には、スイッチング素子は、過電圧、及び／又は、衝撃電流／雷電流に応じて動作される。好適には、過電圧又は衝撃電流／雷電流が検出されると、若しくは、これらが発生する／印加されると、スイッチング素子が導通状態に移行する。つまり、スイッチング素子によって、過電圧保護器の電気抵抗は調節可能であるので、過電圧保護器を介して生じる電圧、すなわち、両端子間に生じる電圧を調節可能である。多数の素線によって、及び、それぞれの抵抗値を選択することによって、過電圧保護器の拡張可能性が提供され、様々な電圧及び／又は電流に適合可能になる。すなわち、過電圧保護器の適用範囲は広くなる。
【００１５】
スイッチング素子は、具体的には半導体スイッチング素子であり、例えば、電界効果トランジスタといったトランジスタ、具体的にはＭＯＳＦＥＴである。例えば、スイッチング素子は、電界効果トランジスタ、接合型電界効果トランジスタ（ＪＦＥＴ）、又は、ＭＯＳＦＥＴである。過電圧が素線に分散されるので、スイッチング素子には、低い電圧が印加され、このため比較的安価なスイッチング素子を使用可能である。
【００１６】
各素線が、このようなスイッチング素子を有していることが有利である。ここで、素線のスイッチング素子は、例えば同一の構造を有している。選択的又は追加的に、スイッチング素子は各素線の抵抗器に適合されている。つまり、各素線は、互いに直列接続された抵抗器及びスイッチング素子を有している。従って、スイッチング素子により過電圧保護器の拡張可能性が増大するので、過電圧保護器の電気抵抗、及び、従ってこれらの端子間に印加される電圧を、スイッチング素子により設定可能になる。具体的には、素線は同一の構造を有している。換言すると、全ての抵抗器が同じオーム抵抗を有しており、全てのスイッチング素子は同じ種類である。最低限でも、これらの素線は同一の配線形状を有している。換言すると、これらの素線は同じ種類の電気及び／又は電子部品を含むが、各仕様は異なっていてよい。ここで電気及び／又は電子部品は、同様に、互いに接続されている。好適には、素線の個々の抵抗器のオーム抵抗は、多様である。過電圧保護器が多数の素線を有している場合、オーム抵抗の値は、それぞれ、所定定数倍だけ高くなっていることが好ましい。倍数は、具体的には整数倍であり、例えば、２または３である。最も小さい抵抗器が２０オームのオーム抵抗を有しているとすれば、素線はそれぞれ、２０オーム、４０オーム、８０オーム、・・・のオーム抵抗器、又は、２０オーム、６０オーム、１８０オーム、・・・のオーム抵抗器を有していることが好ましい。このように、２つの端子間に印加される電圧を比較的正確に設定することが可能である。また、同一部品を使用することによって製造コストが低減される。
【００１７】
各スイッチング素子は、当該スイッチング素子の開閉位置に影響を与え得る制御入力部を有していることが好ましい。換言すると、制御入力部の駆動により、スイッチング素子の開閉状態は影響を受けて、スイッチング素子は、導通状態又は非導通状態になる。有利には、制御入力部に信号が印加されると、すなわちこれが駆動されると、スイッチング素子は導通状態になる。１つのスイッチング素子の制御入力部が、１つのＯＲ論理スイッチの出力部に対して、具体的には直接的に通じている。換言すると、スイッチング素子の制御入力部は、ＯＲ論理スイッチの出力部に電気的に直接又は信号技術的に直接接触している。
【００１８】
各ＯＲ論理スイッチはさらに第１の入力部を備えている。この第１の入力部は、第１の端子に通じている、すなわち、第１の端子に接続されている。ここで、第１の入力部は、第１の端子に、例えば直接的に通じている、又は、さらなる電気部品及び／又は電子部品を介して、具体的にはトリガ回路を介して通じている。好適には、第１の端子と第２の端子との間に過電圧が印加されると、第１の入力部はあるレベルを有する。換言すると、第１の入力部は、第１の端子と第２の端子との間に過電圧が印加されるとあるレベルを有するように、第１の端子に接続されている。このため、第１の入力部は、例えば追加的に、具体的には間接的に第２の端子に接続されている。
【００１９】
あるいは、ＯＲ論理スイッチは、検出回路を介して第１の端子と接続されている。この検出回路は、過電圧が生じたときに第１の入力部があるレベルを有するように構成及び／又は設定されている。したがって、過電圧が生じると、スイッチング素子は導通状態に移行する。その結果、全ての素線に電流が流れ、両端子間に印加された電圧は、導通状態にある素線の並列接続により制限される。したがって、これらの素線に並列接続された保護対象装置は、過電圧から保護される。
【００２０】
過電圧保護器は、多数の出力部を有するシフトレジスタを備えていることが好ましい。出力部の数は、スイッチング素子の数と同じであることが好都合である。シフトレジスタが動作する際には、出力部が、有利には逐次的に駆動され、具体的には常に多くとも１つの出力部が同時に駆動される。各ＯＲ論理スイッチの第２の入力部が、シフトレジスタの出力部のうちの１つに、具体的には直接的に通じている。各ＯＲ論理スイッチの入力部のうちの１つに、あるレベルが印加されると、あるレベルが当該ＯＲ論理スイッチの出力部にも印加されることが好ましい。したがって、ＯＲ論理スイッチは、これらの両入力部のうちの一方にアクティブな信号が印加されると、アクティブにされる。第１の入力部にも第２の入力部にもアクティブな信号（レベル）が印加されない場合のみ、ＯＲ論理スイッチの出力部もアクティブにされない。ＯＲ論理スイッチは、具体的には同じ構造を有しており、好ましくはＯＲゲートである。
【００２１】
シフトレジスタによって、出力信号が１つの出力部（第１の出力部）から別の出力部（第２の出力部）に移ると、具体的には、制御入力部が第１の出力部に接触しているスイッチング素子は、非導通状態に移行する。それに対して、制御入力部が第２の出力部に接触しているスイッチング素子は、導通状態を維持する、又は、導通状態に移行することが好ましい。したがって、過電圧保護器の電気抵抗は上昇する。
【００２２】
したがって、過電圧が印加されるか、又は、それぞれ割り当てられたＯＲ論理スイッチがシフトレジスタによって駆動されると、スイッチング素子はアクティブにされる。具体的には、過電圧が支配的になると、全てのスイッチング素子が閉じられる。その後、有効にシフトレジスタがアクティブにされ、スイッチング素子が逐次的に動作される。ここで、有利にも過電圧はもう両端子間には存在しないので、スイッチング素子は、シフトレジスタの駆動により駆動される。換言すると、各ＯＲ論理スイッチの第１の入力部にはどんなレベルも印加されず、第２の入力部を介してのみ、スイッチング素子は駆動される。
【００２３】
つまり、シフトレジスタは多数の出力部を有している。これらの出力部は、それぞれ、ＯＲ論理スイッチに接続されており、好適に番号が付されている。シフトレジスタの第１の出力部は、具体的にはチャネル１に対応し、第２の出力部は、具体的にはチャネル２に対応する。シフトレジスタの開始出力部が空いた状態で設けられていることが特に好ましい。開始出力部は、具体的にはチャネル０に対応し、第１の出力部の前段に設けられている。具体的には、第１の出力部は、開始出力部と第２の出力部との間に設けられている。開始出力部は塞がっておらず、いかなる電気又は電子部品もここには接続されていない。従って、開始出力部は電気的に開放されており、いかなる部品又は電子部品もこの開始出力部とは電気的に接触していない。従って、通常状態において、スイッチング素子は非導通状態にあり、過電圧保護器の電気抵抗は比較的大きい。そのため、シフトレジスタ又は電圧レジスタの他の構成部品の誤動作の際には、端子を介して生じる電圧が比較的大きい場合であっても、意図しない電流が過電圧保護器を介して流れることは実質的に回避される。シフトレジスタを駆動させる際に、好ましくは開始出力部が駆動される。シフトレジスタが信号を受信して初めて、開始出力部の駆動が終了し、第１の出力部の駆動が開始され、その結果、あるレベル（信号）がＯＲ論理スイッチのうちの１つに印加される。
【００２４】
有利には、シフトレジスタはリセット入力部を含む。リセット入力部の駆動により、シフトレジスタは所定の状態にもたらされる。具体的には、リセット入力部に信号が印加されると、シフトレジスタの開始出力部はアクティブにされる。有利には、シフトレジスタの最終出力部がリセット入力部に通じている。シフトレジスタの最終出力部とは、具体的には、ＯＲ論理スイッチのうちの１つに通じたシフトレジスタの出力部に直接隣接する、シフトレジスタの出力部を指す。従って、当該ＯＲ論理スイッチの第１の入力部又は第２の入力部だけが塞がっている場合、すなわち、２つのスイッチング素子だけがシフトレジスタによって駆動される場合、最終出力部は、第３の出力部に相当する。そして、駆動されるスイッチング素子の数が連続的に低減されると、シフトレジスタの最終出力部は駆動され、その結果シフトレジスタは、再び元の状態に移行する。ここで、有利にも、シフトレジスタの開始出力部が空いた状態にあるため、開始出力部は、時間的に最終出力部のすぐ後に駆動される。したがって、最終出力部が駆動されると、いずれのスイッチング素子も駆動されず、いずれの素線も導通しない。最終出力部とリセット入力部との間に、ダイオードが接続されていることが好都合である。こうすることによりシフトレジスタの破損が回避される。つまり、最終出力部は、シフトレジスタの最後の塞がったチャネルである。
【００２５】
選択的又は特に好ましくは追加的に、シフトレジスタのリセット入力部に、電圧供給源が例えばキャパシタを介して通じている。電圧供給源は、好適には、過電圧保護器を動作させるように機能する。電圧供給源自体は、例えば、キャパシタ、バッテリー、又は、変圧器である。例えば、電圧供給源は、端子のうちの少なくとも一方に接続されているので、過電圧保護器の動作のために必要とされる電気エネルギーは、保護対象装置が取り付けられている電流網から直接抽出される。
【００２６】
特に好ましくは、シフトレジスタは時間入力部を含む。シフトレジスタの時間入力部が駆動されると、シフトレジスタの出力部が逐次的に駆動される。ここで、時間入力部に信号が印加されるたびに、出力部の駆動は、１つの出力部だけ次に進むように変化する。有利には、シフトレジスタの時間入力部は、さらなるＯＲ論理スイッチの出力部に具体的には直接的に通じている。さらなるＯＲ論理スイッチは、第１の入力部及び第２の入力部を有していることが好ましい。したがって、あるレベルが第１の入力部又は第２の入力部に印加されると、具体的には、シフトレジスタの出力部の駆動が変化する。レベルとは、具体的には、ゼロ（０）とは異なる信号を指す。
【００２７】
過電圧保護器は、時間出力部を有するタイマーを含むことが好ましい。時間出力部は、シフトレジスタの時間入力部に動作可能に接続されている。したがって、シフトレジスタは、タイマーによって駆動される。ここで、タイマーによって、所定のクロック信号が提供されることが好ましい。クロック信号は、具体的には一定周期を有するか、又は、好ましくは実際に印加された過電圧に依存している。例えば、時間出力部は、シフトレジスタの時間入力部に直接接続されている。さらなるＯＲ論理スイッチに第２の入力部が存在する場合には、時間出力部は、当該入力部に、具体的には直接的に通じていることが好適である。タイマーの時間出力部において、定期的に駆動信号が提供されることが好都合である。
【００２８】
各ＯＲ論理スイッチの第１の入力部は、さらなるＯＲ論理スイッチの第１の入力部に具体的には直接的に通じていることが好ましい。換言すると、さらなるＯＲ論理スイッチの第１の入力部は、第１の端子に動作可能に接続されている。したがって、過電圧が生じた時、又は、タイマーによって信号が供給された時には、さらなるＯＲ論理スイッチの出力部は、あるレベルを有することが好適である。
【００２９】
具体的には、１つのスイッチング素子の制御入力部が、タイマーのリセット端子に接続されている。タイマーのリセット端子に信号が印加されると、タイマーは、具体的には接地状態又は開始状態で維持される。有利には、この接続は、このスイッチング素子が開くとリセットされるようになっている。したがって、シフトレジスタは、当該スイッチング素子、又は、スイッチング素子のうちの少なくとも１つが閉鎖状態になった時にのみカウントを進める。過電圧保護器は、好適には、過電圧の検出後に全てのスイッチング素子が導通状態に移行するように、かつ、タイマーがアクティブにされるように、接続されている。そして、シフトレジスタによって、好適にはＯＲ論理スイッチが逐次的にアクティブにされて、スイッチング素子は非導通状態になる。導通した最後のスイッチング素子が非導通状態になると、タイマーはリセットされることが、都合が良い。
【００３０】
例えば、タイマーはＮＥ５５５である。好適には、「ＯＵＴ」が時間出力部であり、これは例えば、論理スイッチ、又は、シフトレジスタの時間入力部に、直接的に、又は、さらなるＯＲ論理スイッチを介して間接的に通じている。具体的には、「ＯＵＴ」は、ダイオードを介して「ＴＲＩＧ」（トリガ端子）に通じている。「ＴＲＩＧ」は、具体的には、抵抗分配器を介して、動作時に好ましくはゼロ（０）とは異なる電位を有する第１の端子に通じている。例えば、「ＧＮＤ」（ＧＮＤ端子）は、過電圧保護器の第２の端子に通じている。例えば、「ＲＥＳＥＴ」（リセット端子）は、１つのスイッチング素子の制御入力部に、動作可能に、例えば直接接続されている。ＮＥ５５５は、単安定フリップフロップとして実現されていることが好都合である。
【００３１】
ＯＲ論理スイッチの少なくとも１つは、第３の入力部を有している。このため、まさにこれらの３つの入力部のうちの少なくとも１つに、あるレベルが印加された時に、ＯＲ論理スイッチの出力部にあるレベルが印加されることが都合がよい。具体的には、全てのＯＲ論理スイッチが第３の入力部を有している。この場合、例えば１つのＯＲ論理スイッチでは、第３の入力部は接地されている。少なくとも１つのＯＲ論理スイッチの第３の入力部は、別のＯＲ論理スイッチの出力部に、具体的には直接的に通じている。ここで好ましくは、第３の入力部は、１つのスイッチング素子の制御入力部に通じており、この制御入力部が同様に、別のＯＲ論理スイッチの出力部に通じている。好適には、１つのＯＲ論理スイッチを除いて、全ての第３の入力部が、それぞれ、別のＯＲ論理スイッチの出力部に通じ、したがって、各ＯＲ論理スイッチの出力部には、ＯＲ論理スイッチの第３の入力部のうちの１つが割り当てられている。
【００３２】
したがって、シフトレジスタによって、ＯＲ論理スイッチのうちの１つがアクティブにされると、当該ＯＲ論理スイッチ及び別のＯＲ論理スイッチが、その出力部を介してアクティブにされる。したがって、少なくとも２つのスイッチング素子がアクティブにされて導通状態に切り替えられ、これによって、過電圧保護器の素線のうちの少なくとも２つが導通する。具体的には、ＯＲ論理スイッチのうちの１つが駆動されると、全てのスイッチング素子が導通状態になるような接続がなされている。このＯＲ論理スイッチは、好ましくは、シフトレジスタの第１の出力部に通じている。したがって、全てのスイッチング素子の駆動は、シフトレジスタの第１の出力部が駆動された時に行われることが都合がよい。シフトレジスタの次の出力部が駆動されると、１つのスイッチング素子だけが非導通状態になることが好ましい。その結果、過電圧保護器の導通している素線の数は、ちょうど１つ分少なくなる。シフトレジスタを新たに駆動しシフトレジスタの別の出力部を駆動する場合、好適には、ＯＲ論理スイッチの接続により、再びさらに１つのスイッチング素子だけが非導通状態に移行し、その結果、過電圧保護器のさらに１つの素線が非導通状態になる。このように、シフトレジスタの駆動により、過電圧保護器の電気抵抗を逐次的かつ段階的に上昇させることが可能である。
【００３３】
このスイッチング素子に並列に、さらなる抵抗器と容量との直列接続体が接続されていることが好ましい。過電圧保護器が多数のスイッチング素子を有し、それらの制御入力部がいずれもＯＲ論理スイッチを介してシフトレジスタの対応する出力部に通じているならば、この直列接続体は、最終出力部に隣接するシフトレジスタの出力部に通じるスイッチング素子に並列接続されていることが好ましい。容量は、キャパシタであることが好ましい。このスイッチング素子が非導通状態にある場合、素線の抵抗器、及び、さらなる抵抗器、並びに、容量によって、さらなる電流を受けることが可能なＲＣ回路が形成される。したがって、電気抵抗が比較的大きい時にも、常に過電圧保護器を介して電流が流れることが可能である。さらなる抵抗器が比較的大きいことが好都合であり、これによって、電流がゼロ（０）に対して導かれるようになる。過電圧保護器の素線のため、流れる電流は比較的小さくなるので、容量の寸法を比較的小さくすることが可能であり、これによって製造コストを節約することができる。この容量に追加的な抵抗器が並列接続されていることが好適である。この追加的な抵抗器によって、容量が常に放電されることが確保される。
【００３４】
過電圧保護器がアナログ技術に基づいていることが有利である。換言すると、過電圧保護器はアナログ技術で製造されている。したがって過電圧保護器がＯＲ論理スイッチ、タイマー、さらなるＯＲ論理スイッチ、及び／又は、シフトレジスタを有しているならば、これらは具体的にはアナログ技術に基づくものであり、アナログ技術で製造されていることになる。このようにして堅牢性が向上する。また、製造コストが低減される。
【００３５】
本回路は、過電圧保護器が並列接続された保護対象装置を備える。保護対象装置は、例えばトランスポンダ等のアウトドア装置であることが有効である。具体的には、保護対象装置は、無線通信のために設けられており、例えば、移動無線トランスポンダである。過電圧保護器は、第１の端子及び第２の端子を有しており、これらの端子の間には、多数の素線が互いに並列接続されている。各素線は、抵抗器を有しており、素線のうちの少なくとも１つは、当該素線の抵抗器に直列接続されたスイッチング素子を含む。保護対象装置は、過電圧保護器の第１の端子にも第２の端子にも電気的に接触している。本回路は、例えば、１つのハウジング内に一体化されているか、又は、１つのハウジングを有し、装置及び過電圧保護器が共通のハウジングによって機械的影響から保護されるようになっている。あるいは、保護対象装置及び過電圧保護器は、それぞれ、別々のハウジングを有し、これらは、例えば取り付け時に一体化して固定されるものであってもよい。
【００３６】
第１の端子及び第２の端子を有する過電圧保護器であって、これらの端子間には多数の素線が互いに並列接続されており、各素線は１つの抵抗器を有し、素線のうちの少なくとも１つは、当該素線の抵抗器に直列接続されたスイッチング素子を含む、過電圧保護器は、保護対象装置を過電圧及び／又は衝撃電流から保護するために使用される。ここで、具体的には落電により過電圧が、過電圧保護器の第１の端子と第２の端子との間に生じる。この場合、落電が、例えば直接的に第１の端子又は第２の端子に電気接触した配線内に生じるか、又は、落電により生じた磁界が当該配線と結合することにより過電圧が生じる。
【００３７】
本方法は、保護対象装置を保護するための過電圧保護器を動作させるように機能する。過電圧保護器は、第１の端子と第２の端子とを備えており、これらの端子間には、多数の素線が互いに並列接続されており、各素線は抵抗器を含み、素線のうちの少なくとも１つは、当該素線の抵抗器に直列接続されたスイッチング素子を含む。本方法では、過電圧が検出される。過電圧は電圧であり、例えば、第１の端子と第２の端子との間に印加される。ここで過電圧とは、具体的には、過電圧保護器によって保護される対象の装置が過電圧によって破損するような電圧を指す。過電圧は、例えば、衝撃電流及び／又は誘導作用により生じる。選択的又は追加的に、過電圧は落電により生じる。過電圧は、例えば、外部装置やセンサによって、又は、内在的に過電圧保護器自体によって検出される。この過電圧の検出は、質的又は量的に行われることが好適である。過電圧の検出後、スイッチング素子は一定期間閉鎖される。好適には、スイッチング素子は、過電圧の検出後ほぼ遅延なく、又は、検出中に閉鎖される。
【００３８】
したがって、過電圧が生じると、電流が少なくとも部分的に、過電圧保護器に向かって、すなわち素線に向かって整流される。抵抗器が並列接続されていることにより、過電圧保護器の電気抵抗は低減される。具体的には実際に印加された過電圧に応じて決定される期間が経過すると、スイッチング素子は開放され、これによって、過電圧保護器の電気抵抗は上昇する。過電圧保護器がスイッチング素子を備える多数の素線を有している場合、本方法は、これらが逐次的に開放されるように構成されており、ここで、全てのスイッチング素子は、過電圧が検出されるとまず閉鎖されることが好都合である。好適には、各スイッチング素子を動作させるステップの間に、期間が設けられ、過電圧保護器の電気抵抗が逐次的に上昇するようになっていることが好適である。
【発明の効果】
【００３９】
過電圧保護器によって、過電圧保護器に並列接続された装置を、衝撃電流及び／又は過電圧から保護する場合、この装置を介して生じる電圧が制限される。期間が経過すると、流れる電流は、過電圧保護器の電気抵抗により低減される。スイッチング素子が動作すると、電気抵抗つまり電圧が新たに上昇する。これによって、電流はさらに大幅に低減されることになる。従って、電気抵抗の上昇によって、電流は逐次的に遮断され、ここで、印加される最大電圧は低減される。スイッチング素子に容量及びさらなる抵抗器が並列接続されている場合、この直列接続体によって、スイッチング素子の動作の後、場合によっては残留している電流が取り込まれてゼロになる。
【００４０】
個々の部品が第１、第２、第３、・・・の部品として示される場合、これは特に、各部品の名称としてのみ機能するものである。具体的に、これは、所定の数の部品が存在することを暗示するものではない。過電圧保護器及び／又は回路に関連して説明した利点及び発展形態は、矛盾しない限り、前記使用及び方法にも適用可能であり、その逆もまた可能である。
【図面の簡単な説明】
【００４１】
以下に、本発明の実施形態を、図面を参照しながらより詳細に説明する。
【図１】保護対象装置及び過電圧保護器を備える回路を概略的かつ簡略化して示す図である。
【図２】過電圧保護器の回路図である。
【図３】過電圧保護器の動作方法を示す図である。
【００４２】
全ての図において互いに対応する部品には、同一の参照番号が付されている。
【発明を実施するための形態】
【００４３】
図１には、電気配線６中に導入された保護対象装置４を備える回路２が、概略的かつ簡略化されて示されている。電気配線６は、移動無線トランスポンダである保護対象装置４に電気的に接触している。回路２は、保護対象装置４に並列接続された過電圧保護器８をさらに含む。保護対象装置４及び過電圧保護器８は、１つのハウジング１０内に配置されている。
【００４４】
過電圧保護器８は、電気配線６に直接電気的に接触した第１の端子１２及び第２の端子１４を備えており、保護対象装置４は、これらの両端子１２、１４間に配置されている。加えて、過電圧保護器８は検出回路１６を有している。検出回路１６により、例えば落電によってこれらの両端子１２、１４間に印加された過電圧を検出可能である。加えて、過電圧保護器８は、タイマー１８及びシフトレジスタ２０を含む。タイマー１８はＮＥ５５５モジュールである。過電圧保護器８は、互いに並列接続された多数の素線２２をさらに含む。これらの素線２２はいずれも、第１の端子１２及び第２の端子１４に電気的に接触している。したがって素線２２は、保護対象装置４に並列接続されている。
【００４５】
第１の端子１２と第２の端子１４との間に過電圧が生じると、この生じた過電圧は、検出回路１６によって検出される。その結果、ＮＥ５５５モジュールであるタイマー１８が駆動される。これによって、シフトレジスタ２０が駆動され、したがって、タイマー１８によって所定のクロックが供給される。シフトレジスタ２０によって、素線２２が制御される。過電圧保護器８は、アナログ技術に基づいている。換言すると、素線２２及びタイマー１８、並びに、シフトレジスタ２０及び検出回路１６は、アナログ部品として実施されており、したがってアナログ部品から成る。
【００４６】
図２には、素線２２を備える過電圧保護器８の比較的詳細な回路図が示されている。過電圧保護器８は、第１の素線２２ａ、第２の素線２２ｂ、第３の素線２２ｃ、第４の素線２２ｄ、及び、第５の素線２２ｅを有しており、これらは互いに並列接続され、かつ、第１の端子１２及びグラウンド２４に通じている。このグラウンド２４には、第２の端子１４も通じている。したがって、素線２２は、第１の端子１２及び第２の端子１６の間で互いに並列接続されている。素線２２は、互いに同じ構造を有しており、それぞれ、１つの抵抗器２６とＩＧＢＴの形をした１つのスイッチング素子２８とを有している。つまり各素線２２は、１つのスイッチング素子２８を有している。各素線２２の抵抗器２６及びスイッチング素子２８は、互いに直列接続されている。個々の素線２２ａ、２２ｂ、２２ｃ、２２ｄ、２２ｅのオーム抵抗は、少なくとも部分的に整数倍だけ高くなっている。第１の素線２２ａの抵抗器２６のオーム抵抗は２０オームであり、第２の素線２２ｂの抵抗器２６のオーム抵抗は４０オームであり、第３の素線２２ｃの抵抗器２６のオーム抵抗は８０オームであり、第４及び第５の素線２２ｄ、２２ｅの抵抗器２６のオーム抵抗は、いずれも１６０オームである。
【００４７】
第５の素線２２ｅのスイッチング素子２８に並列に、さらなる抵抗器３０とキャパシタの形をした容量３２との直列接続体が接続されている。ここでキャパシタ３２は、第２の端子１４の電位、すなわちグラウンド２４に通じている。容量３２自体は、追加的な抵抗器３４を介してブリッジされており、したがってこの抵抗器３４は、容量３２に並列接続されている。さらなる抵抗器３０のオーム抵抗は、第５の素線２２ｅの抵抗器２６のオーム抵抗に等しく、１６０オームである。追加的な抵抗器３４のオーム抵抗は、例えば１Ｍオームである。
【００４８】
各スイッチング素子２８は、当該スイッチング素子２８の開閉状態を設定可能な制御入力部３６を有している。スイッチング素子２８が、制御入力部３６により非導通状態になるように設定されると、当該素線２２を流れる電流は停止される。過電圧保護器８は、第１のＯＲ論理スイッチ４０、第２のＯＲ論理スイッチ４２、第３のＯＲ論理スイッチ４４、第４のＯＲ論理スイッチ４６、及び、第５のＯＲ論理スイッチ４８を有しており、これらはいずれもＯＲゲートである。第１の素線２２ａのスイッチング素子２８の制御入力部３６は、第１のＯＲ論理スイッチ４０の出力部５０に通じている。第２の素線２２ｂのスイッチング素子２８の制御入力部３６は、第２のＯＲ論理スイッチ４２の出力部５０に通じている。第３の素線２２ｃのスイッチング素子２８の制御入力部３６は、第３のＯＲ論理スイッチ４４の出力部５０に通じている。第４の素線２２ｄのスイッチング素子２８の制御入力部３６は、第４のＯＲ論理スイッチ４６の出力部５０に通じている。第５の素線２２ｅのスイッチング素子２８の制御入力部３６は、第５のＯＲ論理スイッチ４８の出力部５０に通じている。
【００４９】
第１のＯＲ論理スイッチ４０の出力部５０は、第２のＯＲ論理スイッチ４２の第３の入力部５２に通じている。第２のＯＲ論理スイッチ４２の出力部５０は、第３のＯＲ論理スイッチ４４の第３の入力部５２に通じており、その出力部５０は、第４のＯＲ論理スイッチ４６の第３の入力部５２に通じている。第４のＯＲ論理スイッチ４６の出力部５０は、第５のＯＲ論理スイッチ４８の第３の入力部５２に通じている。したがって、ＯＲ論理スイッチ４２、４４、４６、４８の第３の入力部５２は、いずれも、スイッチング素子２８の制御入力部３６に接触している。ＯＲ論理スイッチ４０、４２、４４、４６、４８は、それぞれ、第１の入力部５４をさらに含み、これらの第１の入力部５４は、駆動回路として機能する検出回路１６を介して第１の端子１２に接続される。また、ＯＲ論理スイッチ４０、４２、４４、４６、４８は、それぞれ、シフトレジスタ２０の出力部５８に通じる第２の入力部５６を備えている。したがって、第１のＯＲ論理スイッチ４０の第２の入力部５６は、シフトレジスタ２０の第１の出力部５８ａに通じ、第２のＯＲ論理スイッチ４２の第２の入力部５２は、シフトレジスタ２０の第２の出力部５８ｂに通じ、第３のＯＲ論理スイッチ４４の第２の入力部５２は、シフトレジスタ２０の第３の出力部５８ｃに通じ、第４のＯＲ論理スイッチ４６の第２の入力部５２は、シフトレジスタ２０の第４の出力部５８ｄに通じ、第５のＯＲ論理スイッチ４８の第２の入力部５２は、シフトレジスタ２０の第５の出力部５８ｅに通じている。
【００５０】
ＯＲ論理スイッチ４０、４２、４４、４６、及び、４８は、同じ構造を有している。ここで、第１のＯＲ論理スイッチ４０の第３の入力部５２は、図示されておらず、グラウンド２４に通じている。各ＯＲ論理スイッチ４０、４２、４４、４６、４８の入力部５２、５４、５６のうちの少なくとも１つに、あるレベルが印加されると、その出力部５０に、あるレベルが印加される。
【００５１】
加えて、シフトレジスタ２０は、開始出力部６０及び最終出力部６２を備えている。シフトレジスタ２０の開始出力部６０は、空いた状態にあり、つまりいかなる電気又は電子部品にも電気的に接触していない。シフトレジスタ２０の最終出力部６２は、第１のダイオード６４を介して、シフトレジスタ２０のリセット入力部６６に通じている。こうして、ダイオード６４を介して、最終出力部６２からの電流だけがリセット入力部６６まで流れることが可能である。シフトレジスタ２０がアクティブにされると、まず開始出力部６０が駆動される。その後、第１の出力部５８ａ、第２の出力部５８ｂ、第３の出力部５８ｃ、第４の出力部５８ｄ、第５の出力部５８ｅが駆動され、その後、最終出力部６２が駆動される。この駆動は、シフトレジスタ２０の時間入力部６８に与えられる駆動信号に応じて行われる。したがって、開始出力部６０はチャネルＱ０に対応し、第１の出力部５８ａはチャネルＱ１に対応し、第２の出力部５８ｂはチャネルＱ２に対応し、この対応関係は、チャネルＱ６に対応する最終出力部６２まで続く。
【００５２】
シフトレジスタ２０のリセット入力部６６は、第２のキャパシタ７０を介して電圧供給源７２に通じている。電圧供給源７２によって、１５ボルトの直流電圧が供給される。また、リセット入力部６６は、第２の抵抗器７４を介してグラウンド２４に通じている。第２の抵抗器７４には、第２のダイオード７６が並列接続されており、この第２のダイオード７６を介して、電流がグラウンド２４からリセット入力部６６まで流れることが可能である。
【００５３】
タイマー１８は、単安定フリップフロップとして接続されている。したがって、タイマー１８のＧＮＤ端子７８がグランド２４に、タイマー１８の供給電圧端子８０が電圧供給源７２に通じている。タイマー１８の制御端子８２が、第３のキャパシタ８４を介してグラウンド２４に通じている。タイマー１８の放電端子８６が、タイマー１８の閾値端子８８に通じていると共に、第４のキャパシタ９０を介してグラウンド２４に通じている。また、放電端子８６及び閾値端子８８は、第３の抵抗器９２を介して電圧供給源７２に通じている。タイマー１８のトリガ端子９４が、検出回路１６の電圧分配器９６を介して、第１の端子１２と第２の端子１６の電位とに電気的に接触している。このため、トリガ端子９４は、第４の抵抗器９８を介して第１の端子１２に通じていると共に、第５の抵抗器１００を介してグラウンド２４に通じている。
【００５４】
タイマー４０の時間出力部１０２が、第３のダイオード１０４を介してトリガ端子９４に通じており、電流が時間出力部１０２からトリガ端子９４まで流れることが可能である。時間出力部１０２はまた、ＯＲ論理スイッチ４０と同じ構造を有するさらなるＯＲ論理スイッチ１０８の第２の入力部１０６に通じている。さらなるＯＲ論理スイッチ１０８の第１の入力部１１０は、第１のＯＲ論理スイッチ４０の第１の入力部５４、第２のＯＲ論理スイッチ４２の第１の入力部５４、第３のＯＲ論理スイッチ４４の第１の入力部５４、第４のＯＲ論理スイッチ４６の第１の入力部５４、及び、第５のＯＲ論理スイッチ４８の第１の入力部５４に通じている。さらなるＯＲ論理スイッチ１０８の出力部１１２は、シフトレジスタ２０の時間入力部６８に通じている。タイマー１８は、リセット入力部１１４をさらに有している。リセット入力部１１４は、第５の素線２２ｅのスイッチング素子２８の制御入力部３６に接続されており、第５の素線２２ｅのスイッチング素子２８が非導通状態になるとタイマー１８がリセットされるようになっている。
【００５５】
検出回路１６は、容量性の電圧分配器１１６を備え、電圧分配器１１６は、第１の端子１２とグラウンド２４との間で直列接続された第５のキャパシタ１１８及び第６のキャパシタ１２０を備えている。第５のキャパシタ１１８と第６のキャパシタ１２０との間には、直列接続において、第４のダイオード１２２が配置されており、第５のキャパシタ１１８は第６の抵抗器１２４を介して、第６のキャパシタ１２０は第７の抵抗器１２６を介してブリッジされている。また、第６のキャパシタ１２０は、第５のダイオード１２８を介してブリッジされていると共に、第６のダイオード１３０を介して電圧供給源７２に通じている。第４のダイオード１２２と第６のキャパシタ１２０との間には、タップが設けられている。タップは、第１、第２、第３、第４、第５のＯＲ論理スイッチ４０、４２、４４、４６、４８の第１の入力部５４、及び、さらなる論理スイッチ１０８の第２の入力部１１０に接触されている。
【００５６】
過電圧が両端子１２、１４に印加されると、第６のキャパシタ１２０を介して降下する電圧が所定の制限値を超えるので、第１、第２、第３、第４、第５のＯＲ論理スイッチ４０、４２、４４、４６、４８が駆動され、このため、スイッチング素子２８は導通状態に移行する。ここで、ＯＲ論理スイッチ４０、４２、４４、４６、４８、１０８に印加される最大電圧は、第５及び第６のダイオード１２８、１３０によって設定される。第６の抵抗器１２４及び第７の抵抗器１２６によって、第５又は第６のキャパシタ１１８、１２０が放電される。第４のダイオード１２２は、第５のキャパシタ１１８が、第６の抵抗器１２６だけを介して放電可能であることを確保する。
【００５７】
図３には、過電圧保護器８の動作方法１３２が示されている。第１の動作ステップ１３４において、過電圧が検出される。これは、検出回路１６によって行われ、すなわち、第６のキャパシタ１２０に生じる電圧が所定の制限値を超えた時に行われる。第２の動作ステップ１３６において、全てのスイッチング素子２８が閉じられ、第１の端子１２と、第２の端子１４が接続されているグラウンド２４との間の電圧は低減する。換言すると、素線２２を介して電流が流れることが可能になる。スイッチング素子２８の閉鎖は、第６のキャパシタ１２０を介して所定の電圧が印加された場合に、第１、第２、第３、第４、及び、第５のＯＲ論理スイッチ４０、４２、４４、４６、４８によって行われる。さらに、電圧分配器９６に生じる電圧が過電圧により上昇し、この電圧は、タイマー１８のトリガ端子９４に与えられる。また、さらなるＯＲ論理スイッチ１０８を介して、信号がシフトレジスタ２０に与えられ、そして今度は、開始出力部６０ではなく、第１の出力部５８ａが駆動される。つまり、第１のＯＲ論理スイッチ４０が駆動されること、及び、第３の入力部５２がそれぞれ前段のＯＲ論理スイッチ４０、４２、４４、４６、４８の出力部５０に接続されていることにより、第６のキャパシタ１２０を介して降下する電圧が所定の制限値よりも低くなった場合でも、スイッチング素子２８は閉じられた状態を維持する。
【００５８】
タイマー１８のトリガ端子９４に印加される電圧が動作電圧の１／３まで低下すると、第３の動作ステップ１３８において、パルスが、時間出力部１０２を介して出力され、さらなるＯＲ論理スイッチ６８に送信される。その結果、今度は、シフトレジスタ２０の第２の出力部５８ｂが駆動され、第１の素線２２ａのスイッチング素子２８が開かれる。したがって、素線２２のうちの４つだけが導通し、過電圧保護器８の抵抗が上昇する。第２の動作ステップ１３６の開始と第３の動作ステップ１３８の開始との間の時間が、具体的には所定の期間を規定する。
【００５９】
第３の動作ステップ１３８は、第５の出力部５８ｅが駆動されるまで繰り返される。その後、第４の動作ステップ１４０が実行され、シフトレジスタ２０の最終出力部６２が駆動される。その結果、シフトレジスタ２０のリセット入力部６６が駆動されて、新たに開始出力部６０が駆動される。第５の素線２２ｅのスイッチング素子２８も開かれた状態になり、そうして、同じくタイマー１８も、リセット入力部１１４を介して元の状態に移行する。第１の端子１２と第２の端子１４との間に印加された残りの電圧は、さらなる抵抗器３０及び容量３２、並びに、第５の素線２２ｅの抵抗器２６を介して低減される。追加的な抵抗器３４により、容量３２がその後放電されることが確保される。
【００６０】
つまり、過電圧保護器８によって、比較的頻繁に生じる過電圧が劣化を引き起こさず、かつ、確実に遮断されることが確保されて、過電圧保護器８の最大稼働期間は比較的長くなる。保護対象装置４に過電圧が生じると、素線２２はアクティブにされて導通する。その結果、保護対象装置４に印加された過電圧は、並列接続された素線２２によって制限される。さらに、タイマー１８及びシフトレジスタ２０がアクティブにされる。最大過電圧は、素線２２の電流及びオーム抵抗に依存する。したがって、保護対象装置４を破損させることなく、サージ電流を確実に迂回させることが可能である。電流が低下すると、これは、検出回路１６及びタイマー１８によって検出され、信号がシフトレジスタ２０に送信される。その結果、過電圧保護器８の抵抗値は上昇し、これによって、第１の端子１２と第２の端子１４との間の電圧が再び上昇する。その後、電流は再び低下する。この工程は、電気抵抗器２６、さらなる抵抗器３０、及び、容量３２による直列接続体により、電流が強制的にゼロになるまで繰り返される。電気エネルギーは、実質的には、抵抗器２６及びさらなる抵抗器３０によって受容されるので、比較的小さい寸法の容量３２で十分である。
【００６１】
検出回路１６が第１、第２、第３、第４、及び、第５のＯＲ論理スイッチ４０、４２、４４、４６、４８に接続されていることにより、スイッチング素子２８を比較的素早くオンすることが可能になり、その結果、一時的な過電圧も、比較的確実に遮断される。タイマー１８のリセット入力部１１４が第５の素線２２ｅのスイッチング素子２８に接続されていることにより、過電圧が生じると、タイマー１８がアクティブにされることが確保される。この場合、電圧は、電圧分配器９６を介してタイマー１８のトリガ出力部９４に与えられる。トリガ出力部９４の電圧が動作電圧の１／３に下がると、タイマー１８は、時間出力部１０２、及び、したがってシフトレジスタ２０にインパルスを与える。弱い誘導負荷の場合にもシフトレジスタ２０の確実な処理能力を保障するために、強制インパルス回路が実装されている。最小インパルス幅は、第３の抵抗器９２及び第４のキャパシタ９０によって予め規定される。タイマー１８の放電端子８６は、内部で時間出力部１０２に接続されたトランジスタのコレクタである。これは、出力部がハイであり、かつ、あるレベルを有する場合に遮断し、出力部がローである場合に導通する。このため、時間出力部１０２がハイである場合、第４のキャパシタ９０は第３の抵抗器９２を介して充電される。これは、閾値出力部８８の電圧が動作電圧の２／３よりも低くなるまで行われる。トリガ出力部９４の電圧が動作電圧の１／３よりも低下すると初めて新たな周期が開始されることが可能であるため、時間出力部（出力部）１０２は、第３のダイオード１０４を介して、トリガ出力部９４に結合されている。
【００６２】
検出回路１６は、第５のキャパシタ１１８、第６のキャパシタ１２０、第４のダイオード１２２、並びに、第６及び第７の抵抗器１２４、１２６を含む。ここで、第５及び第６のキャパシタ１１８、１２０は、容量性の電圧分配器１１６を形成する。第６のキャパシタ１２０上の電圧は、直接、さらなるＯＲ論理スイッチ１０８、並びに、第１、第２、第３、第４、及び、第５のＯＲ論理スイッチ４０、４２、４４、４６、４８に転送される。この電圧が所定のトリガ値を超えた場合に、全ての素線２２が導通状態に移行する。ＯＲ論理スイッチ４０、４２、４４、４６、４８、１０８の破損を回避するために、第５及び第６のダイオード１２８、１３０により、最大電圧が制限される。第６及び第７の抵抗器１２４、１２６により、第５及び第６のキャパシタ１１８、１２０が確実に放電されることが保障される。ここで、第４のダイオード１２２によって、第６のキャパシタ１２０の放電が第５のキャパシタ１１８を介さずに行われることが確保される。これは、第７の抵抗器１２６を介してのみ行われることが可能であり、これによって、素線２２のオン時間の延長が実現される。その結果、過電圧が比較的短時間印加される際にも、過電圧保護器８は規定通りに動作し、具体的には方法１３２を実行することが確保される。このことは、タイマー１８、シフトレジスタ２０、及び／又は、ＯＲ論理スイッチ４０、４２、４４、４６、４８、１０８が所定の遅延時間を有している場合であっても、有効である。
【００６３】
本発明は、上述の実施形態に限定されるものではない。むしろ、本発明によれば、当業者は、本発明の対象から逸脱することなく、当該実施形態から他の変形例も導き出すことが可能である。また、特に、本実施形態に関連して説明した個々の特徴は、全て、本発明の対象から逸脱することなく、別の形態で互いに組み合わせ可能である。
【符号の説明】
【００６４】
２  回路
４  保護対象装置
６  電気配線
８  過電圧保護器
１０  ハウジング
１２  第１の端子
１４  第２の端子
１６  検出回路
１８  タイマー
２０  シフトレジスタ
２２  素線
２２ａ  第１の素線
２２ｂ  第２の素線
２２ｃ  第３の素線
２２ｄ  第４の素線
２２ｅ  第５の素線
２４  グラウンド
２６  抵抗器
２８  スイッチング素子
３０  さらなる抵抗器
３２  容量
３４  追加的な抵抗器
３６  制御入力部
４０  第１のＯＲ論理スイッチ
４２  第２のＯＲ論理スイッチ
４４  第３のＯＲ論理スイッチ
４６  第４のＯＲ論理スイッチ
４８  第５のＯＲ論理スイッチ
５０  ＯＲ論理スイッチの出力部
５２  ＯＲ論理スイッチの第３の入力部
５４  ＯＲ論理スイッチの第１の入力部
５６  ＯＲ論理スイッチの第２の入力部
５８  シフトレジスタの出力部
５８ａ  シフトレジスタの第１の出力部
５８ｂ  シフトレジスタの第２の出力部
５８ｃ  シフトレジスタの第３の出力部
５８ｄ  シフトレジスタの第４の出力部
５８ｅ  シフトレジスタの第５の出力部
６０  開始出力部
６２  最終出力部
６４  第１のダイオード
６６  シフトレジスタのリセット入力部
６８  シフトレジスタの時間入力部
７０  第２のキャパシタ
７２  電圧供給源
７４  第２の抵抗器
７６  第２のダイオード
７８  ＧＮＤ端子
８０  供給電圧端子
８２  制御端子
８４  第３のキャパシタ
８６  放電端子
８８  閾値端子
９０  第４のキャパシタ
９２  第３の抵抗器
９４  トリガ端子
９６  電圧分配器
９８  第４の抵抗器
１００  第５の抵抗器
１０２  時間出力部
１０４  第３のダイオード
１０６  さらなるＯＲ論理スイッチの第２の入力部
１０８  さらなるＯＲ論理スイッチ
１１０  さらなるＯＲ論理スイッチの第１の入力部
１１２  さらなるＯＲ論理スイッチの出力部
１１４  リセット入力部
１１６  容量性の電圧分配器
１１８  第５のキャパシタ
１２０  第６のキャパシタ
１２２  第４のダイオード
１２４  第６の抵抗器
１２６  第７の抵抗器
１２８  第５のダイオード
１３０  第６のダイオード
１３２  方法
１３４  第１の動作ステップ
１３６  第２の動作ステップ
１３８  第３の動作ステップ
１４０  第４の動作ステップ
【図１】
0006935500.tif 000002
【図２】
0006935500.tif 000003
【図３】
0006935500.tif 000004