(57)【特許請求の範囲】
【請求項１】
複数のトランジスタデバイスの各々のゲートの入力電圧に関する当初の電圧レベル及び当初の期間を決定し、各トランジスタデバイスは、電力入力を受け取って、該トランジスタデバイスを通り抜ける電流を制御するように構成されており、前記電流は前記電力入力に関連し、
決定した前記当初の電圧レベル及び前記当初の期間に従って各トランジスタデバイスの前記ゲートの前記入力電圧を制御し、
各トランジスタデバイスを通り抜ける前記電流の現在値、前記電力入力の現在電圧、及び前記複数のトランジスタデバイスの下流のキャパシタ電圧の現在値、を有するリアルタイムフィードバックを受信し、
受信した前記フィードバックに基づいて、各トランジスタデバイスの前記ゲートの前記入力電圧に対する次の電圧レベル及び次の期間を決定し、
決定した前記次の電圧レベル及び前記次の期間に従って各トランジスタデバイスの前記ゲートの前記入力電圧を制御し、そして、
前記リアルタイムフィードバックの前記受信と、前記次の電圧レベル及び前記次の期間の前記決定と、決定された前記次の電圧レベル及び前記次の期間に従った前記入力電圧の前記制御とを繰り返す、
ことを有し、
各トランジスタデバイスの前記ゲートに対する前記当初の電圧レベル及び前記次の電圧レベルは、経時的に、複数の段を有する階段関数として表される、
方法。
【請求項２】
各段の振幅及び期間は、他の段の振幅及び期間と独立である、請求項１に記載の方法。
【請求項３】
前記階段関数の前記複数の段は経時的に上昇及び下降し、且つ
下降段は、前記ゲートに対する低下された電圧レベルを伴う、
請求項１に記載の方法。
【請求項４】
各トランジスタデバイスは、ｎ型金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、ｐ型ＭＯＳＦＥＴ、窒化ガリウム（ＧａＮ）トランジスタ、炭化ケイ素（ＳｉＣ）トランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、及びサイリスタ、のうちの１つを有する、請求項１に記載の方法。
【請求項５】
前記複数のトランジスタデバイスは、直列に接続され、共通のソースを共有し、各トランジスタが異なる極性で構成された、２つのトランジスタを有する、請求項１に記載の方法。
【請求項６】
前記電力入力は三相交流（ＡＣ）電力を有し、且つ
前記複数のトランジスタデバイスは、交流電力の３つの相の各々に対して２つのトランジスタを有する、
請求項１に記載の方法。
【請求項７】
前記電力入力は、少なくとも２５０ボルトの電圧を有する、請求項１に記載の方法。
【請求項８】
前記階段関数の前記複数の段は、前記当初の電圧レベルから、前記当初の電圧レベルよりも高い第２の電圧レベルまで経時的に上昇し、その後、前記第２の電圧レベルよりも低い第３の電圧レベルまで下降する、請求項１に記載の方法。
【請求項９】
複数のトランジスタデバイスであり、各々が、電力入力を受け取って、該トランジスタデバイスを通り抜ける電流を制御するように構成され、前記電流は前記電力入力に関連する、複数のトランジスタデバイスと、
コントローラであり、
各トランジスタデバイスのゲートの入力電圧に関する当初の電圧レベル及び当初の期間を決定し、
決定した前記当初の電圧レベル及び前記当初の期間に従って各トランジスタデバイスの前記ゲートの前記入力電圧を制御し、
各トランジスタデバイスを通り抜ける前記電流の現在値、前記電力入力の現在電圧、及び前記複数のトランジスタデバイスの下流のキャパシタ電圧の現在値、を有するリアルタイムフィードバックを受信し、
受信した前記フィードバックに基づいて、各トランジスタデバイスの前記ゲートの前記入力電圧に対する次の電圧レベル及び次の期間を決定し、
決定した前記次の電圧レベル及び前記次の期間に従って各トランジスタデバイスの前記ゲートの前記入力電圧を制御し、そして、
前記リアルタイムフィードバックの前記受信と、前記次の電圧レベル及び前記次の期間の前記決定と、決定された前記次の電圧レベル及び前記次の期間に従った前記入力電圧の前記制御とを繰り返す、
ように構成されたコントローラと、
を有し、
各トランジスタデバイスの前記ゲートに対する前記当初の電圧レベル及び前記次の電圧レベルは、経時的に、複数の段を有する階段関数として表される、
システム。
【請求項１０】
各段の振幅及び期間は、他の段の振幅及び期間と独立である、請求項９に記載のシステム。
【請求項１１】
前記階段関数の前記複数の段は経時的に上昇及び下降し、且つ
下降段は、前記ゲートに対する低下された電圧レベルを伴う、
請求項９に記載のシステム。
【請求項１２】
各トランジスタデバイスは、ｎ型金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、ｐ型ＭＯＳＦＥＴ、窒化ガリウム（ＧａＮ）トランジスタ、炭化ケイ素（ＳｉＣ）トランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、及びサイリスタ、のうちの１つを有する、請求項９に記載のシステム。
【請求項１３】
前記複数のトランジスタデバイスは、直列に接続され、共通のソースを共有し、各トランジスタが異なる極性で構成された、２つのトランジスタを有する、請求項９に記載のシステム。
【請求項１４】
前記電力入力は三相交流（ＡＣ）電力を有し、且つ
前記複数のトランジスタデバイスは、交流電力の３つの相の各々に対して２つのトランジスタを有する、
請求項９に記載のシステム。
【請求項１５】
前記電力入力は、少なくとも２５０ボルトの電圧を有する、請求項９に記載のシステム。
【請求項１６】
命令を格納している非一時的なコンピュータ読み取り可能媒体であって、前記命令は、少なくとも１つのプロセッシングデバイスによって実行されるときに、該少なくとも１つのプロセッシングデバイスに、
複数のトランジスタデバイスの各々のゲートの入力電圧に関する当初の電圧レベル及び当初の期間を決定させ、各トランジスタデバイスは、電力入力を受け取って、該トランジスタデバイスを通り抜ける電流を制御するように構成されており、前記電流は前記電力入力に関連し、
決定した前記当初の電圧レベル及び前記当初の期間に従って各トランジスタデバイスの前記ゲートの前記入力電圧を制御させ、
各トランジスタデバイスを通り抜ける前記電流の現在値、前記電力入力の現在電圧、及び前記複数のトランジスタデバイスの下流のキャパシタ電圧の現在値、を有するリアルタイムフィードバックを受信させ、
受信した前記フィードバックに基づいて、各トランジスタデバイスの前記ゲートの前記入力電圧に対する次の電圧レベル及び次の期間を決定させ、
決定した前記次の電圧レベル及び前記次の期間に従って各トランジスタデバイスの前記ゲートの前記入力電圧を制御させ、そして、
前記リアルタイムフィードバックの前記受信と、前記次の電圧レベル及び前記次の期間の前記決定と、決定された前記次の電圧レベル及び前記次の期間に従った前記入力電圧の前記制御とを繰り返させ、
各トランジスタデバイスの前記ゲートに対する前記当初の電圧レベル及び前記次の電圧レベルは、経時的に、複数の段を有する階段関数として表される、
非一時的なコンピュータ読み取り可能媒体。
【請求項１７】
各段の振幅及び期間は、他の段の振幅及び期間と独立である、請求項１６に記載の非一時的なコンピュータ読み取り可能媒体。
【請求項１８】
前記階段関数の前記複数の段は経時的に上昇及び下降し、且つ
下降段は、前記ゲートに対する低下された電圧レベルを伴う、
請求項１６に記載の非一時的なコンピュータ読み取り可能媒体。
【請求項１９】
各トランジスタデバイスは、ｎ型金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、ｐ型ＭＯＳＦＥＴ、窒化ガリウム（ＧａＮ）トランジスタ、炭化ケイ素（ＳｉＣ）トランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、及びサイリスタ、のうちの１つを有する、請求項１６に記載の非一時的なコンピュータ読み取り可能媒体。
【請求項２０】
前記複数のトランジスタデバイスは、直列に接続され、共通のソースを共有し、各トランジスタが異なる極性で構成された、２つのトランジスタを有する、請求項１６に記載の非一時的なコンピュータ読み取り可能媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して電力システムの制御に向けられる。より具体的には、本開示は、非線形アルゴリズムを用いた電源の突入電流制御のためのシステム及び方法に関する。
【背景技術】
【０００２】
電源から電力を得る電力システムでは、しばしば、各ターンオンイベント中に大きな初期電流すなわち“突入”電流が引き出される。これは典型的に、電力システムの入力段におけるインダクタ及びキャパシタの存在の結果である。多くのケースで、突入電流の大きさはＶｐｅａｋ（入力）／Ｚの高さに達し得る。ただし、Ｚは入力段の全体のインピーダンス（インダクタンス−キャパシタンス）を表す。この突入電流は、例えば部品の過熱、部品の故障、より短い部品寿命を引き起こすことなどによって、様々な理由で望ましくないものであり得る。このようなターンオンイベント中に生じる電磁干渉（ＥＭＩ）は望ましくないことが多い。
【発明の概要】
【０００３】
本開示は、非線形アルゴリズムを用いた電源の突入電流制御のためのシステム及び方法を提供する。
【０００４】
第１の実施形態において、方法は、複数のトランジスタデバイスの各々のゲートの入力電圧に関する当初の電圧レベル及び当初の期間を決定することを含む。各トランジスタデバイスは、電力入力を受け取って、該トランジスタデバイスを通り抜ける電流を制御するように構成されており、該電流は電力入力に関連する。当該方法はまた、決定した当初の電圧レベル及び当初の期間に従って各トランジスタデバイスのゲートの入力電圧を制御することを含む。当該方法は更に、各トランジスタデバイスを通り抜ける電流の現在値、電力入力の現在電圧、及び複数のトランジスタデバイスの下流のキャパシタ電圧の現在値、のうちの少なくとも１つを含んだリアルタイムフィードバックを受信することを含む。当該方法はまた、受信したフィードバックに基づいて、各トランジスタデバイスのゲートに対する後続の電圧レベル及び後続の期間を決定することを含む。さらに、当該方法は、決定した後続の電圧レベル及び後続の期間に従って各トランジスタデバイスのゲートの入力電圧を制御することを含む。
【０００５】
第２の実施形態において、システムは、複数のトランジスタデバイスと、コントローラとを含む。各トランジスタデバイスが、電力入力を受け取って、該トランジスタデバイスを通り抜ける電流を制御するように構成され、該電流は電力入力に関連する。コントローラは、各トランジスタデバイスのゲートの入力電圧に関する当初の電圧レベル及び当初の期間を決定するように構成される。コントローラはまた、決定した当初の電圧レベル及び当初の期間に従って各トランジスタデバイスのゲートの入力電圧を制御するように構成される。コントローラは更に、各トランジスタデバイスを通り抜ける電流の現在値、電力入力の現在電圧、及び複数のトランジスタデバイスの下流のキャパシタ電圧の現在値、のうちの少なくとも１つを含んだリアルタイムフィードバックを受信するように構成される。コントローラはまた、受信したフィードバックに基づいて、各トランジスタデバイスのゲートに対する後続の電圧レベル及び後続の期間を決定するように構成される。さらに、コントローラは、決定した後続の電圧レベル及び後続の期間に従って各トランジスタデバイスのゲートの入力電圧を制御するように構成される。
【０００６】
第３の実施形態において、非一時的なコンピュータ読み取り可能媒体が命令を格納し、該命令は、少なくとも１つのプロセッシングデバイスによって実行されるときに、該少なくとも１つのプロセッシングデバイスに、複数のトランジスタデバイスの各々のゲートの入力電圧に関する当初の電圧レベル及び当初の期間を決定させる。各トランジスタデバイスは、電力入力を受け取って、該トランジスタデバイスを通り抜ける電流を制御するように構成されており、該電流は電力入力に関連する。当該媒体はまた、上記少なくとも１つのプロセッシングデバイスによって実行されるときに、上記少なくとも１つのプロセッシングデバイスに、決定した当初の電圧レベル及び当初の期間に従って各トランジスタデバイスのゲートの入力電圧を制御させる命令、を格納する。当該媒体は更に、上記少なくとも１つのプロセッシングデバイスによって実行されるときに、上記少なくとも１つのプロセッシングデバイスに、各トランジスタデバイスを通り抜ける電流の現在値、電力入力の現在電圧、及び複数のトランジスタデバイスの下流のキャパシタ電圧の現在値、のうちの少なくとも１つを含んだリアルタイムフィードバックを受信させる命令、を格納する。当該媒体はまた、上記少なくとも１つのプロセッシングデバイスによって実行されるときに、上記少なくとも１つのプロセッシングデバイスに、受信したフィードバックに基づいて、各トランジスタデバイスのゲートに対する後続の電圧レベル及び後続の期間を決定させる命令、を格納する。さらに、当該媒体は、上記少なくとも１つのプロセッシングデバイスによって実行されるときに、上記少なくとも１つのプロセッシングデバイスに、決定した後続の電圧レベル及び後続の期間に従って各トランジスタデバイスのゲートの入力電圧を制御させる命令、を格納する。
【０００７】
その他の技術的特徴が、以下の図面、説明、及び請求項から、当業者には容易に明らかになる。
【図面の簡単な説明】
【０００８】
より完全なる本開示の理解のため、ここでは、以下の図を含む添付図面とともに以下の説明を参照する。
【図１】電力システムの入力段における突入電流の存在を示すチャートの一例を示している。
【図２】突入電流を制御するシステムの一例を示している。
【図３】本開示に従った突入電流の適応制御のためのシステムの一例を示している。
【図４】図４及び５は、本開示に従って突入電流を制御するために図３のシステムを使用して得られたシミュレーション結果の例を示すチャートを示している。
【図５】図４及び５は、本開示に従って突入電流を制御するために図３のシステムを使用して得られたシミュレーション結果の例を示すチャートを示している。
【図６】本開示に従った突入電流の適応制御のためのシステムの別の一例を示している。
【図７】本開示に従った突入電流の適応制御のための方法の一例を示している。
【発明を実施するための形態】
【０００９】
以下に説明される図１−７、及び本特許文献にて本開示の原理を説明するために使用される様々な実施形態は、単に例示によるものであり、本開示の範囲を限定するように解釈されるべきでない。当業者が理解するように、本開示の原理は、あらゆる種類の好適に構成された装置又はシステムにて実装され得る。
【００１０】
単純さ及び明瞭さのために、その他の図に関連して示されるものを含めて、一部の機構及びコンポーネントについては全ての図では明示していない。理解されることには、図に示される機構は全て、記載される実施形態のいずれで使用されてもよい。或る機構又はコンポーネントの特定の図からの省略は、単純さ及び明瞭さの目的でのことであり、その機構又はコンポーネントがその図に関連して説明される実施形態では使用されることができないといったことを意味する意図はない。
【００１１】
先述したように、多くの電力システムでは、電力システムの入力段におけるインダクタ及びキャパシタの存在の結果として、各ターンオンイベント中に大きな初期電流（“突入電流”と呼ばれることが多い）が典型的に存在する。図１は、電力システムの入力段における突入電流の存在を示すチャート１００の一例を示している。電力システムは、ここでは、２０ｋＷの交流（ＡＣ）電力システムを表している。電流スパイク１０１−１０２が、電力システム内の過渡時に発生する突入電流を表している。これらの突入電流は、例えば航空宇宙用途で一般的な高電圧（ＨＶ）直流（ＤＣ）システム及びＨＶ三相ＡＣシステムなどの、多様な電力システムで発生し得る。突入電流は、例えば部品の過熱、部品の故障、より短い部品寿命を引き起こすことなどによって、様々な理由で望ましくない。
【００１２】
従来の試みは、抵抗負荷、シャントスイッチ、又は他のコンポーネントを用いて突入電流を制御するように為されてきた。図２は、突入電流を制御するシステム２００の一例を示している。システム２００は、突入電流を制限するために選択的にターンオン及びターンオフされることができるスイッチ２０１を含んでいる。しかしながら、スイッチ２０１は、フィードバック又は何らかの先験的な制御なしで、開ループで制御される。
【００１３】
他の従来のシステムは、例えば抵抗、負温度係数（negative-temperature  coefficient；ＮＴＣ）デバイス、又は正温度係数（positive-temperature  coefficient；ＰＴＣ）デバイスなどの、１つ以上の、電流制限用の、電力消失のある、線形又は非線形なコンポーネントを追加することによって、突入電流を制限する。これらのコンポーネントは、典型的には数ミリ秒から数十ミリ秒の範囲の任意の時間後にバイパスされる。これらのシステムのピーク電力消失は、同時にこれらのコンポーネントにおける温度上昇を伴って、非常に高くなり得る。このバイパス手法は、電流引き込み経路内の電力消失のある制限コンポーネントを排除するが、これらのシステムで使用される回路は、嵩張り、遅く、そして、繰り返されるオン／オフサイクルによって損傷されやすいものとなる傾向がある。多くのシステムにおいて、局所的な温度上昇を、関連するデバイス又はシステムの完全性に害を及ぼさないレベル以下に保つために、ある制約が、ターンオンイベントが発生することができる頻度を制限する。さらに、これらのシステムは典型的に、低電圧ＤＣに対応できるのみである。例えば、４８Ｖが典型的な印加電圧であるとして、これらのタイプのシステムの多くは８０Ｖピークに制限される。
【００１４】
更なる他の従来システムは、単純な入力段でマイクロコントローラを使用して突入電流を制御することを試みてきた。しかしながら、これらのシステムは、キャパシタと直列に抵抗を使用することが多い。このアプローチは、電磁干渉（ＥＭＩ）試験要求を満たさないことを含め、多くの逆境的な航空宇宙ＨＶ環境での用途の下では失敗し得る。
【００１５】
これら又はその他の問題に対処するために、本開示の実施形態は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスに生来的に備わる制御可能な抵抗領域を使用することによる非線形アプローチを用いた、突入電流制御のためのシステム及び方法を提供する。開示される技術は、例えばその場しのぎの電流制限、気まぐれな期間、及びターンオンイベント制限などの問題を抑制又は排除する。開示される技術は、入力電流を適応的に制御し、繰り返しのターンオンイベントを可能にする。
【００１６】
理解されることには、本開示の実施形態は、ここに記載される特徴のうちのいずれか１つ、２つ以上、又は全てを含み得る。また、本開示の実施形態は、追加的又は代替的に、ここには挙げられない他の特徴を含み得る。開示される実施形態は、特定の用途における電力システムに関して説明されることがあるが、これらの実施形態は他の好適なシステム又は用途にも適用可能である。
【００１７】
図３は、本開示に従った突入電流の適応制御のためのシステム３００の一例を示している。図３に示すように、システム３００は、電力入力３０５、入力段インダクタ３１０、入力段キャパシタ３１５、及び突入制御出力３２０を含む。出力３２０は、コントローラ３３５によって制御されるものである２つのＭＯＳＦＥＴデバイス３２５−３３０によって制御される。
【００１８】
電力入力３０５は、少なくとも１つの電源から電力を受け取るように構成される。一部の実施形態において、システム３００はアプローチ的に“ユニバーサル”であり、故に、電力入力３０５はＡＣ電源にもＤＣ電源にも結合されることができる。ＡＣ電源の場合、電力入力３０５は、単相又は三相のＡＣ電源に結合されることができる。システム３００は、高電圧用途向けに設計されることができ、電力入力３０５は、数百ボルト（例えば２５０Ｖ超など）又は数千ボルトの電圧を受けるように構成され得る。当然ながら、他の実施形態において、電力入力３０５はもっと低い電圧を受けることができる。
【００１９】
入力段インダクタ３１０及び入力段キャパシタ３１５は、電力システムの入力段に典型的に見られる１つ以上の誘導素子及び１つ以上の容量素子を表す。図３は１つのみの入力段インダクタ３１０及び１つのみの入力段キャパシタ３１５を示しているが、これは単なる一例である。２つ以上の入力段インダクタ３１０又は２つ以上の入力段キャパシタ３１５を有する他の実施形態も本開示の範囲内である。
【００２０】
ＭＯＳＦＥＴデバイス３２５−３３０は直列に接続され、共通のソース３３２を共有している。ＭＯＳＦＥＴデバイス３２５は、ＤＣ入力又はＡＣ入力電圧の正方向の部分を制御する。ＭＯＳＦＥＴデバイス３３０は、ＡＣ入力電圧の負方向の部分に対処し、あるいは、例えばソース接続での逆バイアスを防止すること又は（追加回路を用いて）ホールドアップキャパシタのエネルギーを放電することなどの、他の重要な機能を果たす。ＭＯＳＦＥＴデバイス３２５−３３０の各々が、それ自身のゲート３３３を有する。ＭＯＳＦＥＴデバイス３２５のゲート３３３は、ＡＣ入力電圧の正方向の部分を受け入れるように構成され、一方で、ＭＯＳＦＥＴデバイス３３０のゲート３３３は、ＡＣ入力電圧の負方向の部分用に構成される。特定の実施形態において、ＭＯＳＦＥＴデバイス３２５−３３０は各々、非常に低いＲｄｓ（ＯＮ）のＮ−ＭＯＳＦＥＴデバイスである。
【００２１】
一緒になって、ＭＯＳＦＥＴデバイス３２５−３３０は、システム３００を通る突入電流を制御するためのデュアルスイッチとして動作する。突入電流は、ＡＣ電力又はＤＣ電力のいずれにも付随し得る。２つのＭＯＳＦＥＴデバイス３２５−３３０の存在は、ＡＣ電源とのシステム３００の適合性を確保する助けとなる。ＤＣ電力は、技術的に、ＭＯＳＦＥＴ３２５の使用を必要とするのみであり得るが、異なる極性を持つ２つのＭＯＳＦＥＴの存在は、システム３００がＤＣ電源及びＡＣ電源のどちらとも使用されることを可能にする。
【００２２】
各ＭＯＳＦＥＴデバイス３２５−３３０の電流導通能力は、そのＭＯＳＦＥＴデバイス３２５−３３０のゲート３３３に印加される電圧によって制御される。すなわち、ゲート３３３が各ＭＯＳＦＥＴデバイス３２５−３３０の制御入力である。ゲート３３３での入力電圧が、各ＭＯＳＦＥＴデバイス３２５−３３０を設定し、ひいては、ＭＯＳＦＥＴデバイス３２５−３３０を通り抜ける電流を制御する。故に、非常に正確な電圧をゲート３３３に置くことによって、ＭＯＳＦＥＴデバイス３２５−３３０を通る電流を正確に制御することができる。各ゲート３３３の電圧は、更に詳細に後述するように、コントローラ３３５によって制御される。一部の実施形態において、リニアアイソレータ３４０が、ＭＯＳＦＥＴデバイス３２５−３３０とコントローラ３３５との間の電気絶縁を提供し、電圧変換器３４５が、電力入力３０５を介して電力を受け取り、リニアアイソレータ３４０に電力提供するために電圧を下げるとともに、集積回路を含む他のコンポーネントの電力に適した電圧を出力する。
【００２３】
各ＭＯＳＦＥＴデバイス３２５−３３０のゲート３３３における電圧は、コントローラ３３５で実行されるアルゴリズムによって制御されることができる。一部の実施形態において、そのアルゴリズムは、ＭＯＳＦＥＴゲート３３３上の電圧用に階段関数を実装し、階段の段（ステップ）期間、段高さ、及びトータル期間が、コントローラ３３５によって動的に計算される。この例において、コントローラ３３５は、例えばデジタル信号プロセッサ（ＤＳＰ）、マイクロプロセッサ、マイクロコントローラ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、又はディスクリート回路などの、アルゴリズムを実行するための少なくとも１つのプロセッシングデバイス３３７を含んでいる。コントローラ３３５はまた、アルゴリズムを格納するための例えばフラッシュメモリなどの少なくとも１つのメモリ３３８を含んでいる。
【００２４】
動作の一態様において、コントローラ３３５は、入力電圧、電源のタイプ（例えばＤＣ又はＡＣなど）、及び電力入力３０５からの電力経路における電流を感知する。このデータを使用して、２つのデジタル−アナログ変換器（ＤＡＣ）３５０を介して出力される電圧階段関数又は他の電圧関数を適応的に生成するアルゴリズムが、コントローラ３３５によって実行される。電圧階段関数は、必要とされるようにＤＡＣ３５０からＭＯＳＦＥＴデバイス３２５−３２５のゲート３３３に送られ、それにより、コントローラ３３５によって制御される電圧がゲート３３３上にもたらされる。階段関数は、更に詳細に後述するように、制御される電流及び電圧の閉ループフィードバックを用いてリアルタイムに更新されることができる。ＤＡＣ３５０の出力は、リニアアイソレータ３４０を介してＭＯＳＦＥＴデバイス３２５−３３０に結合される。
【００２５】
図４及び５は、本開示に従って突入電流を制御するために図３のシステム３００を使用して得られたシミュレーション結果の例を示すチャート４００及び５００を示している。チャート４００及び５００の各々が、入力電圧プロット４０５及び５０５と、キャパシタ電圧プロット４１０及び５１０と、ＭＯＳＦＥＴゲート電圧階段プロット４１５及び５１５と、被制御電流プロット４２０及び５２０を示している。これらのプロットは各々、電力入力３０５で電力が受け取られた瞬間から始めて、時間にわたってプロットされている。
【００２６】
入力電圧プロット４０５及び５０５は、例えば電力入力３０５における電圧などの入力電圧を表している。図４及び５に示す例ではＤＣ電源が使用されているが、ＡＣ電力システムでも同様の結果を得ることができる。キャパシタ電圧プロット４１０及び５１０は、例えばキャパシタ３１５などの、ＭＯＳＦＥＴデバイス３２５−３３０よりも下流のキャパシタにかかる電圧を表している。被制御電流プロット４２０及び５２０は、ＭＯＳＦＥＴデバイス３２５−３３０を通る電流を表しており、これらが、ＭＯＳＦＥＴデバイス３２５−３３０の動作に基づいて制御されるものである。ＭＯＳＦＥＴデバイス３２５−３３０は、プロット４１５及び５１５によって表されるＭＯＳＦＥＴゲート電圧によって制御される。
【００２７】
ＭＯＳＦＥＴゲート電圧階段プロット４１５及び５１５は、ＭＯＳＦＥＴデバイス３２５−３３０のゲート３３３に与えられる入力電圧を表している。図４及び５に示されるように、ＭＯＳＦＥＴゲート電圧階段プロット４１５及び５１５は、高さ（例えば電圧を変化させることなどによる）及び期間が変化する“段（ステップ）”を有する階段関数である。ＭＯＳＦＥＴゲート電圧階段プロット４１５及び５１５における各段の高さ（又は振幅）及び期間は、コントローラ３３５によって実行されるアルゴリズムを用いて決定されることができる。各段の高さ及び期間は他の段のそれらとは独立とすることができ、故に、段同士で、同じ又は異なる高さ、同じ又は異なる期間、又はこれらの任意の組み合わせを有することができる。段の高さ及び期間に関する初期値は、（例えば入力ポートでのユーザ入力の感知を受けてなど）事前に予測的に推定され得るが、これらの段は、システム３００内のフィードバック制御ループに基づいてリアルタイムに更新されることができる。
【００２８】
フィードバック制御ループは、入力電圧（プロット４０５又は５０５）、ＭＯＳＦＥＴ電流（プロット４２０又は５２０）、及びキャパシタ電圧（プロット４１０又は５１０）の現在値を繰り返し考慮して、ＭＯＳＦＥＴゲート電圧階段（プロット４１５又は５１５）の次の値を決定する。例えば、一部の実施形態において、フィードバック制御ループは、与えられた入力電圧とキャパシタ電圧とを測定して、これらの電圧間の差を測定するとともに、ＭＯＳＦＥＴ電流を測定する。これらの測定値から、アルゴリズムが、ＭＯＳＦＥＴゲート電圧階段の次の段が何であるべきかを決定する。階段の次の段が決定されると、ＭＯＳＦＥＴゲート３３３の電圧が更新される。これがＭＯＳＦＥＴデバイス３２５−３３０の動作が変化させ、それにより、ＭＯＳＦＥＴ電流に変化を生じさせる。例えば、図４において、縦破線４２５は、ＭＯＳＦＥＴゲート電圧における変化と、結果として得られるＭＯＳＦＥＴ電流における変化との間の相関を示している。
【００２９】
キャパシタ電圧が入力電圧に対してほぼ定常値に達したとき、ＭＯＳＦＥＴ電流はかなり制御されており、ＭＯＳＦＥＴゲート電圧階段の段は下降し始めることができ、故に、ＭＯＳＦＥＴゲート３３３への印加電圧を低下させ得る。このような電圧低下は、電圧上昇のみを用いて動作する典型的な突入電流制御システムと比較して独特である。
【００３０】
なお、図４では、被制御電流プロット４２０は、時間とともにかなり負及びかなり正の両方に行き来している。しかしながら、図５では、ＭＯＳＦＥＴゲート電圧階段プロット５１５に関して異なる値をアルゴリズムが選択することにより、被制御電流プロット５２０は主に負方向にあり、小さい電流のみが正方向にある。故に、このアルゴリズムは、電解キャパシタにおける双極性の電流を排除又は実質的に排除することができる。さらに、このアルゴリズムは、あたかも減衰フィルタのように作用し、キャパシタ３１５を横切る実質的なオーバーシュートを防止することができる。これは、電力変換器の安定性を実質的に向上させる。
【００３１】
一部の実施形態において、ＭＯＳＦＥＴデバイス３２５−３３０が過度な電力を消失させないように、ＭＯＳＦＥＴデバイス３２５−３３０が突入電流を制御するように動作する期間中、ＭＯＳＦＥＴデバイス３２５−３３０は抵抗モードに維持される。これは、システム３００における熱的影響を低減又は最小化する助けとなる。これはまた、アルゴリズム用にプログラムされた電圧階段関数によって決定される期間での繰り返しのターンオンイベントを可能にする。
【００３２】
一部の実施形態において、ＭＯＳＦＥＴデバイス３２５−３３０はコントローラ３３５の外部にあり、これは、システム３００の既存の入力段の中にインラインでＭＯＳＦＥＴデバイス３２５−３３０を追加することを可能にする。これはまた、使用される特定のＭＯＳＦＥＴの選択における幾らかの柔軟性を可能にする。例えば、電源のタイプ（ＤＣ又はＡＣ）、下流の電力コンバータ／インバータのタイプ、又はシステム３００内の１つ以上のモータの存在に応じて、異なるＭＯＳＦＥＴが選択され得る。特定の実施形態において、ＭＯＳＦＥＴデバイス３２５−３３０は、Ｎ−ＭＯＳＦＥＴ、Ｐ−ＭＯＳＦＥＴ、窒化ガリウム（ＧａＮ）トランジスタ、炭化ケイ素（ＳｉＣ）トランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、サイリスタ、及びこれらに類するものなどを表し得る。
【００３３】
一部の実施形態において、コントローラ３３５によって実行されるアルゴリズム、例えばアルゴリズムに関連するパラメータなどは、ユーザからの入力に基づいて事前にカスタマイズされることができる。これは、特定の用途に合わせた突入電流制御のカスタマイズを可能にする。
【００３４】
なお、図３は、プログラマブルプロセッサベースのコントローラ３３５を有するシステム３００を示しているが、他の実施形態では、プロセッサベースのコントローラを使用せずに、ディスクリート電子コンポーネントを使用してフィードバックシステムを構築することが可能である。それらの実施形態では、突入電流を制御するためのアルゴリズムは、基本的に、使用されるコンポーネントに従って“配線接続”され得る。そのようなシステムは単純であり得るが、そのシステムはさほど柔軟で“ユーザフレンドリー”なものではなく、特定の用途にのみ適したものとなり得る。
【００３５】
他の実施形態において、システム３００は、非常に一般的になりつつある“ミックス信号アナログ−デジタル”ジャンルの完全なる集積回路として実装され得る。そのようなシステムは、より高価になるであろうが、高度に信頼性があり、また、高度なインテグレーションを提供するであろう。更なる他の実施形態において、システム３００は、標準ＩＣプロセスを用いて集積されることができる。一般的に使用されているＤＣ−ＤＣコンバータ／インバータにおける非常に一般的な“ハイサイド”スイッチで使用されている技術と同様にして、リニアアイソレーションを行うことができる。
【００３６】
図３は、突入電流の適応制御のためのシステム３００の一例を示しているが、図３には様々な変更が為され得る。例えば、図３には具体的に示されていないが、システム３００は、１つ以上の抵抗素子又は電力消失のある素子を含み得る。概して、システム３００の構成及び配置は単に例示のためのものである。他の構成では、具体的なニーズに従って、コンポーネントが追加、省略、結合、又は設置され得る。図４及び５は、突入電流を制御するために図３のシステム３００を使用して得られた結果の例を示すチャート４００及び５００を示しているが、図４及び５には様々な変更が為され得る。例えば、図４及び５に示した信号は単なる例であって、単に、システム３００の可能な（しかし限定的ではない）動作を表すことを意図したものである。
【００３７】
図６は、本開示に従った突入電流の適応制御のためのシステム６００の別の一例を示している。図６に示すように、システム６００は、図３のシステム３００と同様であり、数多くの同じ又は類似のコンポーネントを含んでいる。従って、それらのコンポーネントの詳細な説明をここで繰り返すことはしない。
【００３８】
システム６００は、ここでは、三相ＡＣ電力用に適応されている。図６では、文字Ａ、Ｂ、及びＣによって、３つの相が識別されている。数多くの航空宇宙用途及び他の用途が三相ＡＣ電力を使用しており、システム６００はそれらのタイプの用途において有利であり得る。各相で突入電流を制御するため、システム６００は６個のＭＯＳＦＥＴデバイス６２５ａ−６２５ｃ、６３０ａ−６３０ｃを使用する。図６に示すように、各相に２つのＭＯＳＦＥＴが使用される。コントローラ６３５は、図３のコントローラ３３５と同様に動作するが、ここでは、コントローラ６３５は、３つの相Ａ−Ｃの各々に対して階段電圧を提供するように構成される。
【００３９】
図６は、突入電流の適応制御のためのシステム６００の別の一例を示しているが、図６には様々な変更が為され得る。例えば、図３に関して様々な変更が上述されており、それらがここでも使用され得る。また、システム６００の構成及び配置は単に例示のためのものである。他の構成では、具体的なニーズに従って、コンポーネントが追加、省略、結合、又は設置され得る。
【００４０】
上述のように、開示される実施形態は、高電圧状態に付随するＥＭＩの安全で予測可能な制御を提供する。本開示の一部の実施形態は、多くの複雑な電力システムにおいてもともと見られる“バイアス”電圧のインテグレーションをサポートするように構成されることができる。また、本開示の一部の実施形態は、入力段キャパシタの急速放電を可能にするように構成されることができる。さらに、本開示の一部の実施形態は、反復的なパルス負荷条件下での制御された再充電を提供する。
【００４１】
図７は、本開示に従った突入電流の適応制御のための方法７００の一例を示している。説明の容易さのため、方法７００は、図３のシステム３００又は図６のシステム６００を用いて実行されるものとして説明される。しかしながら、方法７００は、他の好適な装置又はシステムとともに使用されてもよい。
【００４２】
ステップ７０１にて、複数のＭＯＳＦＥＴデバイスの各々のゲートの入力電圧に関する当初の電圧レベル及び当初の期間が決定される。各ＭＯＳＦＥＴデバイスは、電力入力を受け取って、該ＭＯＳＦＥＴデバイスを通り抜ける電流を制御するように構成されており、該電流は電力入力に関連する。これは、例えば、コントローラ３３５がアルゴリズムを用いて、ＭＯＳＦＥＴデバイス３２５−３３０のゲート３３３の入力電圧に関する当初の電圧レベル及び当初の期間を決定することを含み得る。
【００４３】
ステップ７０３にて、決定した当初の電圧レベル及び当初の期間に従って各ＭＯＳＦＥＴデバイスのゲートの入力電圧が制御される。これは、例えば、コントローラ３３５が、当初の期間にわたってＭＯＳＦＥＴデバイス３２５−３３０のゲート３３３の入力電圧を制御することを含み得る。
【００４４】
ステップ７０５にて、リアルタイムフィードバックが受信される。リアルタイムフィードバックは、各ＭＯＳＦＥＴデバイスを通り抜ける電流の現在値、電力入力の現在電圧、複数のＭＯＳＦＥＴデバイスの下流のキャパシタ電圧の現在値、又はこれらのうち２つ以上の組み合わせを含むことができる。これは、例えば、コントローラ３３５が、入力電圧、ＭＯＳＦＥＴ電流、及びキャパシタ電圧の現在値をリアルタイムで受信することを含み得る。
【００４５】
ステップ７０７にて、受信したフィードバックに基づいて、各ＭＯＳＦＥＴデバイスのゲートに対する後続の電圧レベル及び後続の期間が決定される。これは、例えば、コントローラ３３５が、ＭＯＳＦＥＴデバイス３２５−３３０のゲート３３３の入力電圧に関する後続の電圧レベル及び後続の期間を決定することを含み得る。
【００４６】
ステップ７０９にて、決定した後続の電圧レベル及び後続の期間に従って各ＭＯＳＦＥＴデバイスのゲートの入力電圧が制御される。これは、例えば、コントローラ３３５が、後続の期間にわたってＭＯＳＦＥＴデバイス３２５−３３０のゲート３３３の入力電圧を制御することを含み得る。
【００４７】
ステップ７１１にて、例えば、ＭＯＳＦＥＴデバイス３２５−３３０を通る定常電流やキャパシタ３１５上の定常電圧の検出、突入電流制御が実行される期間の満了、又は他の好適状態などの、指定された状態が存在するかが決定される。指定された状態が存在する場合、方法７００は終了する。一方、指定された状態が存在しない場合、方法７００はステップ７０５に戻る。故に、ステップ７０５から７１１がループ内で何度か繰り返され得る。一部の実施形態において、このループは、指定された状態についての具体的なチェックなしで、いつまでも続くことができる。
【００４８】
図７は、突入電流の適応制御のための方法７００の一例を示しているが、図７には様々な変更が為され得る。例えば、一連のステップとして示されているが、図７に示す様々なステップは、重複してもよいし、並列に行われてもよいし、異なる順序で行われてもよいし、あるいは複数回行われてもよい。さらに、具体的なニーズに従って、一部のステップが組み合わされたり除去されたりしてもよいし、更なるステップが付加されてもよい。
【００４９】
一部の実施形態において、本特許文献に記載された様々な機能は、コンピュータ読み取り可能プログラムコードから形成されてコンピュータ読み取り可能媒体にて具現化されるコンピュータプログラムによって実装又はサポートされる。“コンピュータ読み取り可能プログラムコード”なる言い回しは、ソースコード、オブジェクトコード、及び実行可能コードを含め、如何なるタイプのコンピュータコードをも含む。“コンピュータ読み取り可能媒体”なる言い回しは、例えば、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタルビデオディスク（ＤＶＤ）、又はその他のタイプのメモリなど、コンピュータによってアクセスされることが可能な如何なるタイプの媒体をも含む。“非一時的”なコンピュータ読み取り可能媒体は、一時的な電気的又はその他の信号を輸送する有線リンク、無線リンク、光リンク、又はその他の通信リンクを除外する。非一時的コンピュータ読み取り可能媒体は、例えば書換可能な光ディスク又は消去可能なメモリデバイスなど、データが永続的に格納され得る媒体及びデータが格納され且つ後に上書きされ得る媒体を含む。
【００５０】
本特許文献の全体を通して使用される特定の単語及びフレーズの定義を説明しておくことが有益であるかもしれない。用語“含む”及び“有する”、並びにこれらの派生語は、限定なしでの包含を意味する。用語“又は”は、及び／又はを意味する包括的なものである。“〜と関連付けられる”なる言い回し、及びその派生語は、〜を含む、〜の中に含まれる、〜と相互接続される、〜を含有する、〜内に含有される、〜に又は〜と接続する、〜に又は〜と結合する、〜と通信可能である、〜と協働する、〜と交互である、〜隣り合う、〜に近接した、〜に又は〜と結合される、〜を有する、〜の特性を有する、〜に又は〜と関係を有する、又はこれらに類するものを意味する。“〜のうちの少なくとも１つ”なる言い回しは、アイテムのリストとともに使用されるとき、リストアップされたアイテムのうちの１つ以上の様々な組み合わせが使用され得ることを意味し、リスト内の１つのアイテムのみが必要とされることもある。例えば、“Ａ、Ｂ、及びＣのうちの少なくとも１つ”は、以下の組み合わせ：Ａ、Ｂ、Ｃ、ＡとＢ、ＡとＣ、ＢとＣ、及びＡとＢとＣ、のうちの何れをも含む。
【００５１】
本出願における記載は、特定の要素、ステップ、又は機能がクレーム範囲に含まれていなければならない必須又は重要な要素であることを意味するものとして読まれるべきでない。特許される事項の範囲は、許可されたクレームによってのみ定められる。また、クレームは何れも、その特定のクレーム中で“する手段”又は“するステップ”なるそのままの語が、機能を特定する特定の言い回しに続かれて、明示的に使用されない限り、添付のクレーム又はクレーム要素に関して３５ＵＳＣ第１１２節（ｆ）を行使することを意図していない。クレーム内での、例えば（以下に限られないが）“機構”、“モジュール”、“デバイス”、“ユニット”、“コンポーネント”、“要素”、“部材”、“装置”、“機械”、又は“システム”などの用語の使用は、クレームの特徴自体によって更に改良又は強化されるような、当業者に知られた構造を指すものと理解及び意図されるものであり、３５ＵＳＣ第１１２節（ｆ）を行使することを意図するものではない。
【００５２】
本開示は、特定の実施形態及び概して関連する方法を述べてきたが、これらの実施形態及び方法の改変及び並べ替えが当業者に明らかになる。従って、以上の実施形態例の説明は、本開示を定めたり制約したりするものではない。以下の請求項によって規定される本開示の精神及び範囲を逸脱することなく、その他の変形、代用、及び改変も可能である。
【図１】
0006884212.tif 000002
【図２】
0006884212.tif 000003
【図３】
0006884212.tif 000004
【図４】
0006884212.tif 000005
【図５】
0006884212.tif 000006
【図６】
0006884212.tif 000007
【図７】
0006884212.tif 000008