(57)【特許請求の範囲】
【請求項１】
基板上にコバルト層を形成する方法であって、
基板の第１表面内にフィーチャ定義が形成された前記基板を、前記基板の前記第１表面と前記フィーチャ定義の側壁及び底面とにルテニウム含有層を形成するために、ルテニウム前駆体及び水素ガスに曝露することであって、前記ルテニウム前駆体と前記水素ガスとを共流させることを含む、ルテニウム前駆体及び水素ガスに曝露することと、
前記ルテニウム含有層を、摂氏約１００度〜摂氏約６００度の温度で、浸漬プロセスに曝露することであって、
前記水素ガスの流れを継続させつつ、前記ルテニウム前駆体の流れを停止させることを含む、浸漬プロセスに曝露することと、
前記ルテニウム含有層の上にコバルトシード層を形成するために、前記基板をコバルト前駆体に曝露することと、
前記コバルトシード層を覆うようにコバルトバルク層を堆積させることであって、前記コバルトバルク層が、化学気相堆積プロセス、物理的気相堆積プロセス、又は電気メッキプロセスによって堆積される、コバルトバルク層を堆積させることとを含み、
前記ルテニウム含有層が不連続層である、方法。
【請求項２】
基板上にコバルト層を形成する方法であって、
基板の第１表面内にフィーチャ定義が形成された前記基板を、前記基板の前記第１表面と前記フィーチャ定義の側壁及び底面とにルテニウム含有層を形成するために、ルテニウム前駆体及び水素ガスに曝露することであって、前記ルテニウム前駆体と前記水素ガスとを共流させることを含む、ルテニウム前駆体及び水素ガスに曝露することと、
前記ルテニウム含有層を、摂氏約１００度〜摂氏約６００度の温度で、浸漬プロセスに曝露することであって、
前記水素ガスの流れを継続させつつ、前記ルテニウム前駆体の流れを停止させることを含む、浸漬プロセスに曝露することと、
前記ルテニウム含有層の上にコバルトシード層を形成するために、前記基板をコバルト前駆体に曝露することと、
前記コバルトシード層を覆うようにコバルトバルク層を堆積させることであって、前記コバルトバルク層が、化学気相堆積プロセス、物理的気相堆積プロセス、又は電気メッキプロセスによって堆積される、コバルトバルク層を堆積させることと、
ルテニウムとコバルトとの多重層構造体を形成するために、前記基板を前記ルテニウム前駆体に曝露すること、及び前記基板を前記コバルト前駆体に曝露することを反復することを含む、方法。
【請求項３】
前記ルテニウム含有層が不連続層である、請求項２に記載の方法。
【請求項４】
前記ルテニウム含有層が約１オングストローム〜約２０オングストロームの厚さを有する、請求項１または２に記載の方法。
【請求項５】
前記コバルトシード層が、約１オングストローム〜約２００オングストロームの厚さを有する、請求項４に記載の方法。
【請求項６】
前記基板を前記コバルト前駆体に曝露することが、摂氏１５０度を上回る温度で実施される、請求項１または２に記載の方法。
【請求項７】
前記コバルト前駆体が、コバルトカルボニル錯体、コバルトアミジナート化合物、コバルトセン化合物、コバルトジエニル錯体、コバルトニトロシル錯体、ジコバルト  ヘキサカルボニル  アセチル化合物、シクロペンタジエニル  コバルト  ビス（カルボニル）（ＣｐＣｏ（ＣＯ）２）、トリカルボニル  アリル  コバルト（（ＣＯ）３Ｃｏ（ＣＨ２ＣＨ＝ＣＨ２））、又は、これらの誘導体、これらの錯体、若しくはこれらの組み合わせ、のうちの一又は複数である、請求項１または２に記載の方法。
【請求項８】
前記ルテニウム前駆体が、メチル−シクロヘキサジエン  ルテニウム  トリカルボニルシクロヘキサジエン、ルテニウム  トリカルボニル、ブタジエン  ルテニウム  トリカルボニル、ジメチル  ブタジエン  ルテニウム  トリカルボニル、又は、Ｒｕ（ＣＯ）３を有する改質ジエン、のうちの一又は複数である、請求項１または２に記載の方法。
【請求項９】
水素含有ガスの存在下で、摂氏約２００度から摂氏約１４００度の間の温度で実施される熱アニーリングプロセスに前記コバルトシード層を曝露することを更に含む、請求項１または２に記載の方法。
【請求項１０】
前記コバルトバルク層は化学気相堆積プロセスにより堆積され、前記化学気相堆積プロセスは、
前記コバルトバルク層の一部を堆積すること
前記コバルトバルク層の前記一部をアニーリングすること
前記コバルトバルク層の前記一部の堆積と前記コバルトバルク層の前記一部のアニーリングとを、前記コバルトバルク層の所定の厚さが達成されるまで反復することと、を含む周期的ＣＶＤプロセスである、請求項１または２に記載の方法。
【請求項１１】
基板上にコバルト層を形成する方法であって、
基板の第１表面内にフィーチャ定義が形成された前記基板の上に、バリア層及び／又はライナ層を形成することであって、前記バリア層及び／又はライナ層は、前記フィーチャ定義の側壁及び底面に形成される、バリア層及び／又はライナ層を形成することと、
前記バリア層及び／又はライナ層の上にルテニウム含有層を形成するために、前記基板をルテニウム前駆体及び水素ガスに曝露することであって、前記ルテニウム前駆体と前記水素ガスとを共流させることを含む、ルテニウム前駆体及び水素ガスに曝露することと、
前記ルテニウム含有層を、摂氏約１００度〜摂氏約６００度の温度で、浸漬プロセスに曝露することであって、
前記水素ガスの流れを継続させつつ、前記ルテニウム前駆体の流れを停止させることを含む、浸漬プロセスに曝露することと、
前記ルテニウム含有層の上にコバルトシード層を形成するために、前記基板をコバルト前駆体に曝露することと、
前記フィーチャ定義を充填するよう、前記コバルトシード層の上にバルクコバルト層を形成することと、
前記基板を前記ルテニウム前駆体に曝露する前に、前記バリア層及び／又はライナ層をプラズマ処理プロセスに曝露することと、を含む、方法。
【請求項１２】
水素含有ガスの存在下で、摂氏約２００度から摂氏約１４００度の間の温度で実施される熱アニーリングプロセスに前記コバルトシード層を曝露することを更に含む、請求項１１に記載の方法。
【請求項１３】
前記バルクコバルト層を、摂氏約１００度から摂氏約９００度までの温度で加熱することを更に含む、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実行形態は、概して基板を処理する方法に関し、具体的には、コバルト間隙充填のための方法に関する。
【背景技術】
【０００２】
関連技術の説明
マイクロエレクトロニクスデバイス（マイクロスケールの電子デバイス、電気機械デバイス、又は光学デバイスなど）は通常、基板（シリコンウエハなど）の表面上及び／又は内部に製造される。例えば半導体材料のウエハ上での典型的な製造プロセスでは、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、無電解メッキプロセス、又はその他の好適な方法を使用して、最初に導電層が基板の表面上に付着させられる。導電層を形成した後に、金属イオンを含有する電解処理液の存在下で、導電層と一又は複数の電極との間に適切な電位を印加することによって、金属の層が基板上にメッキされる。デバイス、接点、又は導電ラインを形成するために、基板は次いで、後続の手順において、洗浄及び／又はアニーリングされる。一部の基板はバリア層及び／又はライナ層を有することがあり、導電層は、このバリア層及び／又はライナ層上に形成される。
【０００３】
現在、大部分のマイクロエレクトロニクスデバイスは、銅（Ｃｕ）でメッキされた基板上に作製される。銅は高い導電性を有するが、典型的には、基板内又は基板上の誘電体材料内への銅の拡散を防止するために、窒化タンタル（ＴａＮ）などの厚いバリア層及び／又はライナ層が必要とされる。この種のバリア層及び／又はライナ層は、相対的に低い導電性を有する。既知の技法を使用するのであれば、基板上のフィーチャは、酸性の銅の電気メッキ液を使用して電気メッキされた銅で充填される。かかる電気メッキ液では、超共形充填プロセス（主に側方から内部に向かってではなく底部から上に向かって、フィーチャを充填する）を促進して、ボイドのない充填を行うために、添加物が使用されることが多い。フィーチャのサイズが小さくなるにつれて、従来型の銅メッキプロセスを用いてボイドのない充填を実現することが困難になってきている。加えて、フィーチャが小型化するにつれて、小型フィーチャのうちの、銅に対してバリア層及び／又はライナ層が占める相対体積は大きくなる。銅の拡散を防止するために、フィーチャのサイズにかかわらず、最小限のバリア層厚さが維持されるからである。
【０００４】
例えば、銅の拡散を防止するために３ｎｍという最小限のバリア層及び／又はライナ層の厚さが必要な場合、６０ｎｍの限界寸法を有する、アスペクト比が４：１のフィーチャであれば、バリア層及び／又はライナ層は、断面積のおよそ１１％を占めることになる。しかし、２０ｎｍの限界寸法を有する、アスペクト比が２：１のフィーチャでも、バリア層及び／又はライナ層は、厚さ３ｎｍのままであり、断面積の３３％を占めることになる。この場合、（低い導電性を有する）バリア層及び／又はライナ層の体積の割合が高くなるので、ビア又はその他のフィーチャとの相互接続の抵抗も、比例して高くなる。フィーチャがどんどん小型化すると、バリア層及び／又はライナ層に対する銅の割合は、抵抗が許容不可になるほどに増大する。
【０００５】
この技術的課題を克服するために提案されている１つのアプローチは、銅を、厚いバリア層及び／又はライナ層を必要としない、コバルト（Ｃｏ）などの金属に置き換えることである。コバルトは銅よりも高い抵抗を有する（６．２μオーム−ｃｍ対１．７μオーム−ｃｍ）が、コバルトは、シリコン又は誘電体内への拡散を防止するための厚いバリア層及び／又はライナ層を必要としないことがある。しかし、電流処理温度においては、コバルト凝集が問題となる。このコバルト凝集は最終構造物におけるボイドの形成につながり、ボイドの形成によって、抵抗が増大するだけでなく、最終構造物の信頼性が低下する。
【０００６】
したがって、狭フィーチャをコバルトで共形にかつ不具合なく充填するための、新たな技法が必要とされている。
【発明の概要】
【０００７】
本開示の実行形態は、概して、基板を処理する方法に関し、具体的には、コバルト間隙充填のための方法に関する。一実行形態では、基板上にコバルト層を形成する方法が提供される。この方法は、基板の第１表面内にフィーチャ定義（ｆｅａｔｕｒｅ  ｄｅｆｉｎｉｔｉｏｎ）が形成された基板を、基板の第１表面とフィーチャ定義の側壁及び底面とにルテニウム含有層を形成するために、ルテニウム前駆体に曝露することを含む。方法は、ルテニウム含有層の上にコバルトシード層を形成するために、基板をコバルト前駆体に曝露することを更に含む。
【０００８】
別の実行形態では、基板上にコバルト層を形成する方法が提供される。この方法は、基板の第１表面内にフィーチャ定義が形成された基板の上に、バリア層及び／又はライナ層を形成することを含む。バリア層及び／又はライナ層は、フィーチャ定義の側壁及び底面に形成される。方法は、バリア層及び／又はライナ層の上にルテニウム含有層を形成するために、基板をルテニウム前駆体に曝露することを更に含む。方法は、ルテニウム含有層の上にコバルトシード層を形成するために、基板をコバルト前駆体に曝露することを更に含む。方法は、フィーチャ定義を充填するよう、コバルトシード層の上にバルクコバルト層を形成することを更に含む。
【０００９】
更に別の実行形態では、基板上にコバルト層を形成する方法が提供される。この方法は、基板の第１表面内にフィーチャ定義が形成された基板の上に、バリア層及び／又はライナ層を形成することを含む。バリア層及び／又はライナ層は、フィーチャ定義の側壁及び底面に形成される。方法は、バリア層及び／又はライナ層の上にコバルトシード層を形成するために、基板をコバルト前駆体に曝露することを更に含む。方法は、ルテニウムでドープされたコバルトシード層を形成するために、コバルトシード層をルテニウムプロセスに曝露することを更に含む。
【００１０】
本開示の上述の特徴を詳しく理解しうるように、上記で簡単に要約された実行形態のより詳細な説明が、実行形態を参照することによって得られる。一部の実行形態は、付随する図面に示されている。しかし、本開示は他の等しく有効な実行形態も許容しうることから、付随する図面はこの開示の典型的な実行形態を示しているにすぎず、したがって、本開示の範囲を限定すると見なすべきではないことに、留意されたい。
【図面の簡単な説明】
【００１１】
【図１】本開示の一又は複数の実行形態による、半導体デバイスにおけるコバルト層を形成するためのプロセスシーケンスのフロー図を示す。
【図２Ａ−２Ｃ】本開示の一又は複数の実行形態による、コバルト層の形成中の半導体デバイスの断面図を示す。
【図２Ｄ−２Ｆ】本開示の一又は複数の実行形態による、コバルト層の形成中の半導体デバイスの断面図を示す。
【図３】本開示の一又は複数の実行形態による、半導体デバイスにおけるコバルト層の形成のためのプロセスシーケンスの別のフロー図を示す。
【図４】本開示の一又は複数の実行形態による、半導体デバイスにおけるコバルト層の形成のためのプロセスシーケンスの別のフロー図を示す。
【図５】本開示の一又は複数の実行形態による、半導体デバイスにおけるコバルト層の形成のためのプロセスシーケンスの別のフロー図を示す。
【図６】本開示の一又は複数の実行形態による、半導体デバイスにおけるコバルト層の形成のためのプロセスシーケンスの別のフロー図を示す。
【図７】本書に記載の方法を実施するために使用されうる、例示的なマルチチャンバ処理システムの概略上面図を示す。
【発明を実施するための形態】
【００１２】
理解を容易にするために、複数の図に共通する同一の要素を指し示すのに、可能な限り、同一の参照番号を使用した。１つの実行形態の要素及び特徴は、更なる記述がなくとも、他の実行形態に有益に組み込まれうると、想定される。
【００１３】
以下の開示では、基板を処理する方法、具体的にはコバルト間隙充填のための方法について説明する。本開示の様々な実行形態についての網羅的な理解を提供するために、特定の詳細事項が、以下の説明及び図１から図７に明記される。ルテニウム及びコバルトの堆積に関連することが多い周知の構造体及びシステムについて説明している、その他の詳細事項は、様々な実行形態についての説明を不必要に分かりにくくすることを避けるために、以下の説明には明記されない。
【００１４】
図に示している詳細事項、寸法、角度、及びその他の特徴の多くは、特定の実行形態を例示するものにすぎない。したがって、本開示の主旨及び範囲から逸脱しなければ、その他の実行形態が、別の詳細事項、構成要素、寸法、角度、及び特徴を有することも可能である。加えて、本開示の更なる実行形態は、後述する詳細事項の一部を伴わずとも実践されうる。
【００１５】
本書に記載の実行形態は、システム（カリフォルニア州Ｓａｎｔａ  ＣｌａｒａのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，  Ｉｎｃ．から入手可能なＥｎｄｕｒａ(R)  ＶｏｌｔａTM  ＣＶＤコバルトなど）を使用して実行されうるコバルト堆積プロセスとの関連において、以下で説明する。それ以外の、コバルト堆積プロセスを実施することが可能なツールも、本書に記載の実行形態から恩恵を受けるよう適合しうる。加えて、本書に記載のルテニウム及びコバルトの堆積プロセスを可能にする任意のシステムが、有利に使用されうる。本書に記載の装置の説明は、例示的なものであり、本書に記載の実行形態の範囲を制限するものであると理解すべきでも、解釈すべきでもない。
【００１６】
トランジスタ密度の増大は、最新のＣＭＯＳトランジスタの技術ノードの小型化（≦１１ナノメートル）と相まって、半導体製造において利用される導電金属層の断面寸法の低減をもたらしている。かかる金属導電層の例は、金属接点充填、金属ゲート充填、及び相互接続充填を含む。かかる応用では断面寸法が非常に狭形（例えば＜１０ナノメートル）になるため、厚くかつ高抵抗のバリア層及び／又はライナ層を必要としない金属充填技術が、どうしても必要になる。限界寸法が減少するにつれて（例えば＜２０ナノメートル）、コバルトの抵抗の増大は銅よりも緩慢になり、ゆえに、より小さな限界寸法では比例的ではなくなると、予測されている。コバルトは更に、より小さな限界寸法では、抵抗に関して、銅よりも有利になる。加えて、コバルトは、より小さな限界寸法では、銅と比較して、信頼性の向上を示す。ＣＶＤコバルトプロセスを利用する間隙充填方法は、間隙充填のための、接触抵抗（Ｒｃ）の低い一材料による問題解決法の可能性をもたらす。ＣＶＤコバルト膜は、共形カバレッジを有し、粗さが低いことが望ましい。しかし、電流処理温度では、コバルト凝集により、粗さが増大し、共形カバレッジは減少する。発明者によって、コバルト層をルテニウムでドープすることで、凝集が減少することが見いだされている。コバルト層の堆積前、堆積中、及び／又は堆積後にルテニウムを堆積させることにより、コバルト層はルテニウムでドープされうる。一実行形態では、コバルト層のドーピングは、コバルト堆積の前にルテニウム材料の薄層を堆積させること、ルテニウム前駆体とコバルト前駆体とを共流させること、及び、堆積後プロセスにおいてコバルト層をルテニウム材料に曝露すること、のうちの少なくとも１つによって、実現されうる。堆積後プロセスは、物理的注入プロセス、コバルト層がルテニウム含有雰囲気に一定時間にわたって暴露される浸漬プロセス、又は、コバルト層上へのルテニウムの薄層の堆積でありうる。一実行形態では、ルテニウムとコバルトの多重層構造体を形成するためのルテニウムとコバルトとの周期的堆積によって、ルテニウムでドープされたコバルトシード層が積層構造体として形成される。この凝集の減少によって、堆積されたコバルトのアニーリングが可能になる。これにより、堆積されたコバルトから不純物が除去され、抵抗の低減につながる。
【００１７】
図１は、本開示の一又は複数の実行形態による、半導体デバイスにおけるコバルト層の形成のための処理シーケンス１００のフロー図を示している。図１に記載の処理シーケンス１００は、図２Ａから図２Ｆに図示している製造段階（後述する）に対応している。図２Ａから図２Ｆは、デバイス構造体２０８のフィーチャ定義の中にコバルト層を形成する、処理シーケンス１００に示している種々の段階における、デバイス構造体２０８が表面上に形成された基板２０２を有する被加工物２００の断面図を図示している。
【００１８】
処理シーケンス１００は、工程１１０において、フィーチャ定義が内部に形成された基板（例えば、図２Ａに示している、フィーチャ定義２０６が内部に形成された基板２０２）を有する被加工物を提供することによって始まる。フィーチャ定義は、ビア、トレンチ、ライン、接触孔、及びダマシンフィーチャから、選択されうる。被加工物２００は、処理チャンバ内に配置される。図２Ａに示している被加工物２００は、デバイス構造体２０８（例えば、接触構造体、ゲート構造体、又は相互接続構造体など）が表面上に形成された基板２０２を含む。この特定のデバイス構造体２０８は、三次元（３−Ｄ）フラッシュメモリの応用、ＤＲＡＭの応用、又はその他の好適な、高アスペクト比若しくは他の非標準的な形状寸法を伴う応用で使用されうることが、知られている。
【００１９】
基板２０２上に層２０４が形成される。層２０４の内部には、高アスペクト比（例えば１：１を上回るアスペクト比、例としては、約２０：１を上回るような、約１０：１を上回るアスペクト比）を伴って、フィーチャ定義２０６が形成されている。フィーチャ定義２０６は、デバイス構造体２０８内に形成され、かつ側壁２１２と底面２１４とを有する。側壁２１２と底面２１４とは、下層２０４が露出している開口チャネルを形成する。層２０４は、任意の好適な層（シリコン単層、高誘電率誘電体層、低誘電率誘電体層、又は、前述の層のうちの少なくとも１つが内部に形成された多重層の膜積層体など）を含みうる。層２０４が単層の形態である一実行形態では、層２０４は、酸化ケイ素層、酸化物層、窒化ケイ素層、窒化物層、酸窒化ケイ素層、窒化チタン層、多結晶シリコン層、微結晶シリコン層、単結晶シリコン、ドープされた多結晶シリコン層、ドープされた微結晶シリコン層、又はドープされた単結晶シリコン、でありうる。
【００２０】
層２０４がシリコン含有層である別の例では、層２０４は、低誘電率誘電体層、酸化物と窒化物との複合層、窒化物層を挟持している少なくとも一又は複数の酸化物層、及びこれらの組み合わせを含む、膜積層体でありうる。層２０４においてドープされる好適なドーパントは、ｐ−型ドーパント及びｎ−型ドーパント（ホウ素（Ｂ）含有ドーパント又はホスフィン（Ｐ）含有ドーパントなど）を含みうる。層２０４が少なくとも１つのシリコン含有層を有する多重膜積層体の形態である一実行形態では、シリコン含有層は、シリコン含有層と誘電体層とを含む層の対の反復を含みうる。一実行形態では、層２０４は、多結晶シリコン層及び／又は他の金属材料、並びに／又は、それらの中に配置された誘電体層を含みうる。誘電体層の好適な例は（他にもあるが）、酸化物層、酸化ケイ素層、窒化ケイ素層、窒化物層、窒化チタン層、酸化物と窒化物との複合層、窒化物層を挟持している少なくとも一又は複数の酸化物層、及びこれらの組み合わせからなる群から、選択されうる。
【００２１】
工程１１０で説明されている、処理チャンバ内への被加工物２００の移送の前に、基板表面２１１と、フィーチャ定義２０６の側壁２１２及び底面２１４とを処理して、自然酸化物又はその他の汚染源を除去するために、予洗浄プロセスがオプションで実施される。自然酸化物又はその他の汚染源を基板２０２から除去することで、低接触抵抗面が提供されて、金属層を形成するのに良好な接触面が形成されうる。
【００２２】
実施される予洗浄プロセスは、予洗浄チャンバ内に予洗浄混合ガスを供給することを含む。予洗浄チャンバは、Ｐｒｅｃｌｅａｎ  ＰＣＩＩチャンバ、ＰＣＸＴ  Ｒｅａｃｔｉｖｅ  ＰｒｅｃｌｅａｎTM（ＲＰＣ）チャンバ、ＡＫＴＩＶ(R)Ｐｒｅ−ＣｌｅａｎTMチャンバ、ＳＩＣＯＮＩ(R)チャンバ、又はＣａｐｒａTMチャンバ（全てカリフォルニア州Ｓａｎｔａ  ＣｌａｒａのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，  Ｉｎｃ．から入手可能）でありうる。予洗浄チャンバは、例示的なマルチチャンバ処理システム７００（図７参照）といった統合型処理ツールに組み込まれうる。本書に記載の実行形態を実践するためには、別の製造業者から入手可能な他の予洗浄チャンバも利用されうることが、知られている。
【００２３】
工程１２０において、図２Ｂに示しているように、フィーチャ定義２０６内にバリア層及び／又はライナ層２１６を堆積させるために、バリア層及び／又はライナ層堆積プロセスが実施されうる。バリア層及び／又はライナ層２１６は通常、基板２０２上の接合材料（典型的には、シリコン又はシリコンゲルマニウムの化合物）への、金属層の拡散を防止する。バリア層及び／又はライナ層は通常、金属又は金属窒化物の材料（例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、これらの合金、又はこれらの組み合わせ）を含有する。バリア層及び／又はライナ層２１６は、プラズマ窒化（Ｎ２又はＮＨ３）チタン材料も含みうる。バリア層及び／又はライナ層２１６が窒化チタン層を含む一部の実行形態では、チタンの上部の数オングストロームだけがＴｉＮ化合物に転換される。酸化チタン及び非酸化チタンと、ＴｉＮのバリア層及び／又はライナ層の両方により、拡散抵抗の改善がもたらされることが、見い出されている。バリア層及び／又はライナ層２１６は、約２Å〜約１００Åの範囲内、より狭くは約３Å〜約８０Åの範囲内、より狭くは約４Å〜約５０Åの範囲内、より狭くは約５Å〜約２５Åの範囲内、より狭くは約５Å〜約２０Åの範囲内、より狭くは約１０Å〜約２０Åの範囲内、より狭くは約５Å〜約１５Åの範囲内、及び、より狭くは約５Å〜約１０Åの範囲内の、厚さを有しうる。バリア層及び／又はライナ層２１６は通常、原子層堆積（ＡＬＤ）、プラズマＡＬＤ（ＰＥ−ＡＬＤ）、化学気相堆積（ＣＶＤ）、又は物理的気相堆積（ＰＶＤ）のプロセスにより、堆積される。バリア層及び／又はライナ層２１６は通常、上述したように、基板上の接合材料への金属層の拡散を防止する。一実行形態では、バリア層及び／又はライナ層２１６は、約１０Å〜約２０Åの厚さを有する、ＡＬＤによって堆積されたＴｉＮ層である。
【００２４】
オプションで、工程１３０において、バリア層及び／又はライナ層２１６は、プラズマ処理プロセスに曝露される。理論に縛られるわけではないが、プラズマ処理プロセスは、不純物を減少させ、バリア層及び／又はライナ層２１６を高密度化することによって、堆積されたバリア層及び／又はライナ層２１６の表面粗さを低減させると考えられている。
【００２５】
工程１３０のプラズマ処理プロセスのための例示的なプラズマ形成ガスは、水素（Ｈ２）、窒素（Ｎ２）、アンモニア（ＮＨ３）、及びこれらの組み合わせを含む。プラズマ処理プロセスにおいては更に、いくつかのプロセスパラメータが調節される。一実行形態では、プロセス圧力が、約０．１Ｔｏｒｒ〜約１００Ｔｏｒｒに（例えば、約０．１Ｔｏｒｒ〜約８０Ｔｏｒｒ、約１Ｔｏｒｒ〜約２０Ｔｏｒｒ、又は約７Ｔｏｒｒ〜約３０Ｔｏｒｒ）に制御される。一実行形態では、処理温度が、摂氏約１００度〜摂氏約９００度（例えば、摂氏約１２５度〜摂氏約３５０度、摂氏約２００度〜摂氏約３００度、又は摂氏約２５０度〜摂氏約３４０度）となるＲＦ電力は、約１００ワット〜約８００ワット（例えば約４００ワット）に制御されうる。プラズマ形成ガス（Ｈ２ガスなど）が、約３０００ｓｃｃｍ〜約５０００ｓｃｃｍ（例えば約４０００ｓｃｃｍ）で供給されうる。基板エッジ／基板底部から供給されるＨ２ガスは、約２００ｓｃｃｍ〜約１０００ｓｃｃｍに制御されうる。アルゴンガスは、約２００ｓｃｃｍ〜約１０００ｓｃｃｍで基板エッジ／基板底部から供給されうる。
【００２６】
工程１４０において、図２Ｃに示しているように、バリア層及び／又はライナ層２１６の上にルテニウム含有層２１８を堆積させるために、ルテニウム含有層堆積プロセスが実施されうる。理論に縛られるわけではないが、ルテニウム含有層２１８は、凝集を減少させ、その後に高温の処理温度で堆積されるコバルト層のモフォロジー（ｍｏｒｐｈｏｌｏｇｙ）を改善すると、考えられている。一実行形態では、ルテニウム含有層２１８は連続膜である。別の実行形態では、ルテニウム含有層２１８は不連続膜である。ルテニウム含有層２１８は、約１Å〜約３０Åの範囲内、より狭くは約１Å〜約２０Åの範囲内、より狭くは約３Å〜約２０Åの範囲内、より狭くは約３Å〜約１０Åの範囲内、及び、より狭くは約５Å〜約１０の範囲内の、厚さを有しうる。ルテニウム含有層２１８は通常、原子層堆積（ＡＬＤ）、プラズマＡＬＤ（ＰＥ−ＡＬＤ）、化学気相堆積（ＣＶＤ）、又は物理的気相堆積（ＰＶＤ）のプロセスにより、堆積される。一実行形態では、ルテニウム含有層２１８は、約３Å〜約２０Åの厚さを有し、かつ、金属有機気相堆積（ＭＯＣＶＤ）プロセスによって堆積される。
【００２７】
堆積プロセスがＭＯＣＶＤプロセスである実行形態では、堆積プロセスは、少なくともルテニウム（Ｒｕ）含有前駆体を含む堆積混合ガスを処理チャンバ内に供給することによって、実施されうる。ルテニウム（Ｒｕ）含有前駆体は、ＲｘＲｕｙＲ’ｚという式を有してよく、ここで、Ｒ及びＲ’は、Ｈ、ＣＨ３、Ｃ２Ｈ５、Ｃ３Ｈ７、ＣＯ、ＮＣＯ、メチル、エチル、プロピル、イソプロピル、ブチル、イソブチル、第三級ブチル、アルキル、又はアリールの基であり、かつ、ｘ、ｙ、及びｚは、１〜８の範囲を有する整数である。
【００２８】
一実行形態では、ルテニウム前駆体は、メチル−シクロヘキサジエン  ルテニウム  トリカルボニルシクロヘキサジエン、ルテニウム  トリカルボニル、ブタジエン  ルテニウム  トリカルボニル、ジメチル  ブタジエン  ルテニウム  トリカルボニル、又は、Ｒｕ（ＣＯ）３を有する改質ジエン、のうちの一又は複数である。
【００２９】
一部の実行形態では、ルテニウム（Ｒｕ）含有層の特性を改変するために、混合ガスには他の多種多様な処理ガスが添加されうる。例えば、ルテニウム（Ｒｕ）含有層の堆積を支援するために、水素（Ｈ２）、アンモニア（ＮＨ３）、水素（Ｈ２）と窒素（Ｎ２）との混合物、又はこれらの組み合わせといった反応性ガスが、オプションで、かつ選択的に、堆積混合ガス内に供給されうる。窒素（Ｎ２）及び一酸化窒素（ＮＯ）といったキャリアガス、及び／又は、アルゴン（Ａｒ）及びヘリウム（Ｈｅ）といった不活性ガスも、堆積混合ガスと共に、処理チャンバ内に供給されうる。種々の反応性ガス又は不活性ガスの添加により、膜構造及び／又は膜の化学成分（反射性など）が変化し、ひいては、堆積される膜が、種々のプロセス要件に合致するのに望ましい膜特性を有するよう調整されうる。
【００３０】
あるいは、ルテニウム（Ｒｕ）含有層が物理的気相堆積（ＰＶＤ）（スパッタリング堆積プロセスなど）によって形成される例においては、スパッタリング堆積を実施してルテニウム（Ｒｕ）含有層を形成するために、金属ルテニウム（Ｒｕ）、金属ルテニウム（Ｒｕ）含有材料、又はルテニウム（Ｒｕ）含有合金を有するターゲットが利用されうる。
【００３１】
ルテニウム（Ｒｕ）含有層の堆積中に、いくつかのプロセスパラメータが、プロセスに合わせて調節されうる。３００ｍｍ基板を処理するのに好適な一実行形態では、プロセス圧力は、約０．１Ｔｏｒｒ〜約１００Ｔｏｒｒ（例えば、約０．１Ｔｏｒｒ〜約８０Ｔｏｒｒ、約１Ｔｏｒｒ〜約２０Ｔｏｒｒ、又は約７Ｔｏｒｒ〜約３０Ｔｏｒｒ）に制御されうる。基板とシャワーヘッドとの間隔は、約２００ミル〜約１０００ミルに制御されうる。基板温度は、摂氏約１００度〜摂氏約９００度（例えば、摂氏約１２５度〜摂氏約３５０度、摂氏約２００度〜摂氏約３００度、又は摂氏約２５０度〜摂氏約３４０度）となる。
【００３２】
一実行形態では、ルテニウム含有層２１８は、ルテニウム含有前駆体と水素ガス（Ｈ２）との共流を伴う熱的ＣＶＤプロセスによって、堆積される。
【００３３】
一部の実行形態では、ルテニウム含有層２１８は、水素浸漬プロセスに曝露される。一実行形態では、水素浸漬プロセスは、工程１４０のルテニウム含有前駆体の流れを停止する一方、工程１４０の水素ガスの流れは継続することによって、実施される。理論に縛られるわけではないが、水素浸漬プロセスは、ルテニウム含有層２１８中の不純物を減少させると、考えられている。一実行形態では、基板表面は、摂氏約１００度〜摂氏約６００度（例えば、摂氏約１００度〜摂氏約４００度、又は摂氏約２００度〜摂氏約３００度）の範囲内の温度で、浸漬プロセスに曝露される。浸漬プロセスは、典型的には、約１Ｔｏｒｒ〜約１５０Ｔｏｒｒ、好ましくは約５Ｔｏｒｒ〜約９０Ｔｏｒｒの範囲内の圧力で実施される。一部の例では、圧力は約５Ｔｏｒｒ〜約２０Ｔｏｒｒの範囲内である。別の例では、圧力は約４０Ｔｏｒｒである。浸漬は、一般的に、基板表面に対して行われ、約５秒間〜約９０秒間の範囲内の一定時間にわたり、ルテニウム含有層を曝露する。一態様では、浸漬は、約６０秒を下回る時間にわたり継続する。別の態様では、浸漬は、約３０秒を下回る時間にわたり継続する。別の態様では、浸漬は約１０秒間にわたり継続する。水素ガスの流量は概して、約１０ｓｃｃｍ〜約２，０００ｓｃｃｍ、好ましくは約５０ｓｃｃｍ〜約５００ｓｃｃｍの範囲内となる。
【００３４】
一部の実行形態では、ルテニウム含有層２１８は、プラズマ処理プロセスに曝露される。このプラズマ処理プロセスは、工程１３０のプラズマ処理プロセスに類似していることがある。理論に縛られるわけではないが、プラズマ処理プロセスは、不純物を減少させ、膜密度を増大させることによって、堆積されたルテニウム含有層２１８の表面粗さを低減すると、考えられている。
【００３５】
ルテニウム含有層２１８のプラズマ処理プロセスのための例示的なプラズマ形成ガスは、水素（Ｈ２）、窒素（Ｎ２）、アンモニア（ＮＨ３）、及びこれらの組み合わせを含む。プラズマ処理プロセスにおいては更に、いくつかのプロセスパラメータが調節される。一実行形態では、プロセス圧力は約７Ｔｏｒｒ〜約３０Ｔｏｒｒに制御される。処理温度は、摂氏約１２５度〜摂氏約２５０度となる。ＲＦ電力は、約１００ワット〜約８００ワット（例えば約４００ワット）に制御されうる。プラズマ形成ガス（Ｈ２ガスなど）が、約３０００ｓｃｃｍ〜約５０００ｓｃｃｍ（例えば約４０００ｓｃｃｍ）で供給されうる。基板エッジ／基板底部から供給されるＨ２ガスは、約２００ｓｃｃｍ〜約１０００ｓｃｃｍに制御されうる。アルゴンガスは、約２００ｓｃｃｍ〜約１０００ｓｃｃｍで基板エッジ／基板底部から供給されうる。
【００３６】
工程１５０において、図２Ｄに示しているように、ルテニウム含有層２１８の上にコバルトシード層２２０を堆積させるために、コバルトシード層の堆積プロセスが実施されうる。コバルトシード層２２０は、約１Å〜約１００Åの範囲内（例えば、約１Å〜約３０Åの範囲内、約１Å〜約２０Åの範囲内、約３Å〜約２０Åの範囲内、約３Å〜約１０の範囲内、約１０Å〜約２０Åの範囲内、及び、約５Å〜約１０Åの範囲内）の、厚さを有しうる。コバルトシード層２２０は通常、原子層堆積（ＡＬＤ）、プラズマＡＬＤ（ＰＥ−ＡＬＤ）、又は化学気相堆積（ＣＶＤ）により、堆積される。一実行形態では、コバルトシード層は、ＣＶＤプロセスによって堆積され、約３Å〜約２０Åの厚さを有する。ＣＶＤコバルトは、一般的には、不純物（例えば炭素及び／又は酸素）を含有する。したがって、典型的には、この不純物を減少させるために、後続処理（例えば、水素環境内でのプラズマ処理又はアニーリング）が使用される。しかし、アニーリングは薄膜凝集につながることがあり、薄膜凝集は間隙充填の問題につながる。ルテニウム含有層２１８により、凝集を伴わない不純物の除去が可能になる。
【００３７】
一部の実行形態では、被加工物２００は、約７５０ｓｃｃｍ〜約１０００ｓｃｃｍの流量のコバルト前駆体に曝露される。一部の実行形態では、好適なコバルト前駆体は、コバルトカルボニル錯体、コバルトアミジナート化合物、コバルトセン化合物、コバルトジエニル錯体、コバルトニトロシル錯体、これらの誘導体、これらの錯体、これらのプラズマ、又は  これらの組み合わせ、のうちの一又は複数を含みうる。一部の実行形態では、ジコバルト  ヘキサカルボニル  アセチル化合物が、コバルトシード層２２０を形成するために使用されうる。ジコバルト  ヘキサカルボニル  アセチル化合物は、（ＣＯ）６ＣＯ２（ＲＣ≡ＣＲ′）という化学式を有することがあり、ここで、ＲとＲ′は、個別に、水素、メチル、エチル、プロピル、イソプロピル、ブチル、ｔｅｒｔ−ブチル、ペンタ、ベンジル、アリ―ル、これらの異性体、これらの誘導体、又はこれらの組み合わせから、選択される。一例では、ジコバルト  ヘキサカルボニル  ブチルアセチレン（ＣＣＴＢＡ、（ＣＯ）６ＣＯ２（ＨＣ≡ＣｔＢｕ））が、コバルト前駆体にされる。ジコバルト  ヘキサカルボニル  アセチル化合物のその他の例は、ジコバルト  ヘキサカルボニル  メチルブチルアセチレン（（ＣＯ）６ＣＯ２（ＭｅＣ≡ＣｔＢｕ））、ジコバルト  ヘキサカルボニル  フェニルアセチレン（（ＣＯ）６ＣＯ２（ＨＣ≡ＣＰｈ））、ヘキサカルボニル  メチルフェニルアセチレン（（ＣＯ）６ＣＯ２（ＭｅＣ≡ＣＰｈ））、ジコバルト  ヘキサカルボニル  メチルアセチレン（（ＣＯ）６ＣＯ２（ＨＣ≡ＣＭｅ））、ジコバルト  ヘキサカルボニル  ジメチルアセチレン（（ＣＯ）６ＣＯ２（ＭｅＣ≡ＣＭｅ））、これらの誘導体、これらの錯体、又はこれらの組み合わせを含む。その他の例示的なコバルトカルボニル錯体は、シクロペンタジエニル  コバルト  ビス（カルボニル）（ＣｐＣｏ（ＣＯ）２）、トリカルボニル  アリル  コバルト（（ＣＯ）３Ｃｏ（ＣＨ２ＣＨ＝ＣＨ２））、又はこれらの誘導体、これらの錯体、若しくはこれらの組み合わせを含む。コバルト前駆体は、キャリアガス（アルゴンガスなど）と共に供給されうる。
【００３８】
代替的な試薬（すなわち、本書に記載の堆積プロセスにおいてコバルト材料を形成するためのコバルト前駆体と共に使用される還元剤）の例は、水素（例えばＨ２又は原子状Ｈ）、窒素（例えばＮ２又は原子状Ｎ）、アンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）、水素とアンモニアの混合物（Ｈ２／ＮＨ３）、ボラン（ＢＨ３）、ジボラン（Ｂ２Ｈ６）、トリエチルボラン（Ｅｔ３Ｂ）、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、テトラシラン（Ｓｉ４Ｈ１０）、メチルシラン（ＳｉＣＨ６）、ジメチルシラン（ＳｉＣ２Ｈ８）、ホスフィン（ＰＨ３）、これらの誘導体、これらのプラズマ、又はこれらの組み合わせを含みうる。ある特定の例では、本書で使用される試薬又は還元剤はアンモニア（ＮＨ３）である。
【００３９】
一部の実行形態では、方法は、前駆体ガスと併せて、反応体ガス（水素ガス（Ｈ２）など）を流すことを更に含みうる。上述のコバルトシード層２２０を形成するための通常の処理条件は、プロセスチャンバ圧力を、例えば約１５〜約２５Ｔｏｒｒに維持することを含む。３００ｍｍ基板を処理するのに好適な一実行形態では、プロセス圧力は、約０．１Ｔｏｒｒ〜約８０Ｔｏｒｒ、例えば約１５Ｔｏｒｒ〜約２５Ｔｏｒｒに維持されうる。堆積プロセスの基板温度は、摂氏約１５０度〜摂氏約４００度（例えば、摂氏約１５０度〜摂氏３００度、又は、例えば摂氏約１５０度〜摂氏約２００度）に維持される。
【００４０】
一部の実行形態では、コバルトシード層２２０は、プラズマ支援堆積プロセス（例えばプラズマ化学気相堆積プロセスや熱化学気相堆積プロセス）によって形成されうる。一部の実行形態では、例えば、被加工物２００は、プラズマ状態のコバルト前駆体に曝露されうる。このプラズマは、コバルト前駆体を点火してプラズマを形成するのに十分なエネルギー（例えば、電源からの高周波（ＲＦ）エネルギー）を結合することによって、形成されうる。一部の実行形態では、電源は、例示的には、好適な周波数（例えば約１３．５６ＭＨｚ）で、約４００ワットの電力を提供しうる。プラズマにより、前駆体の分解が促進され、被加工物２００上への材料の堆積が引き起こされて、コバルトシード層２２０が形成される。
【００４１】
一実行形態では、ルテニウムとコバルトの多重層積層構造体を形成するための周期的プロセスにおいて、ルテニウムの薄層、その後にコバルトの薄層を堆積させるよう、工程１４０と工程１５０が望ましい回数反復される。
【００４２】
オプションで、工程１６０において、コバルトシード層２２０の特性を改善するために、コバルトシード層２２０は熱アニーリングプロセスに曝露される。一部の実行形態では、熱アニーリングプロセスは、コバルトシード層堆積プロセスと同じ処理チャンバの中で、インシトゥ（その場）で実施されうる。一部の実行形態では、熱アニーリングプロセスは、別個の処理チャンバ内で実施されうる。一実行形態では、工程１６０で実施される熱アニーリングプロセスは、摂氏約２００度〜摂氏約１４００度（例えば、摂氏約２００度〜摂氏約５００度、摂氏約３００度〜摂氏約５００度、又は摂氏約４００度〜摂氏約４５０度）の温度範囲を有しうる。熱アニーリングプロセスにおいて、少なくとも水素含有ガス及び／又は不活性ガス（アルゴンなど）を含む混合ガスが、処理チャンバ内に供給される。この混合ガスは、アニーリングプロセスの前にチャンバがガスで満たされる静的プロセスと、アニーリングプロセス中に混合ガスがアニーリングチャンバを通って継続的に流れる連続流プロセスのいずれかを使用して、アニーリングチャンバに供給されうる。
【００４３】
一実行形態では、工程１６０は、水素含有ガス、不活性ガス、及び窒素含有ガスのうちの少なくとも１つを含む混合ガスをアニーリングチャンバ内に、約１０ｓｃｃｍ〜約１０，０００ｓｃｃｍ（例えば約１００ｓｃｃｍ〜約２０００ｓｃｃｍ）の流量で供給し、チャンバの圧力を約０．１Ｔｏｒｒ〜約１００Ｔｏｒｒ（例えば約０．５Ｔｏｒｒ〜約１５Ｔｏｒｒ、例としては約５Ｔｏｒｒ〜約８Ｔｏｒｒ）に制御すると同時に、温度範囲を、摂氏約１５０度〜摂氏約５００度（例えば摂氏約３００度〜摂氏約４７５度、又は摂氏約４００度〜摂氏約４５０度）に維持して、（オプションで、基板を約３０秒間〜約６００秒間にわたって回転させつつ）熱アニーリングプロセスを実施することによって、実施されうる。熱アニーリングチャンバ内に供給される混合ガスのためのガスの好適な例は、水素ガス、窒素含有ガス、不活性ガス（アルゴンなど）、又は、（必要に応じて）その他のガスを含みうる。
【００４４】
コバルトシード層２２０の形成に続く、次の工程１７０では、コバルトシード層２２０上にコバルト層２３０が堆積されうる。例えば、コバルト層２３０を形成するために、基板の上側表面上だけでなく、フィーチャ定義２０６の側壁２１２及び底面２１４を覆うように、コバルト材料が堆積されうる。一部の実行形態では、コバルト材料は、物理的気相堆積プロセスによって堆積されうる。一実行形態では、物理的気相堆積プロセスは、室温（例えば摂氏２０〜２５度）から摂氏約５００度までの温度で実施されうる。コバルト層２３０は、物理的気相堆積プロセスの選択性により、基板２０２の上側表面上に配置された領域においては、フィーチャ定義２０６の中の一又は複数の領域（例えば側壁２１２、底面２１４、又はその両方の表面上）と比較して、厚くなりうる。一部の実行形態では、コバルト層２３０は、底面２１４では厚くなり、側壁２１２では薄くなる。
【００４５】
堆積された材料を（例えば毛細管作用によって）フィーチャ定義２０６内に引き込むために、コバルト層２３０は、オプションで、加熱又はアニーリングされうる。加熱プロセスは、摂氏約１００〜約９００度（例えば摂氏約１５０〜約４００度）の範囲にわたる温度で実施されうる。有利には、ルテニウム含有層２１８及びコバルトシード層２２０により、コバルト層２３０が、コバルトのディウェッティングにより開口内へとリフローして、開口内にボイドを形成することなく開口を充填することが可能になるか、又は、フィーチャ内部のコバルト層が再結晶し、ディウェッティングを伴わずにボイドを加熱することが可能になる。加熱プロセスが完了すると、フィーチャ定義２０６の底面２１４は、堆積された材料で覆われうる。一部の実行形態では、フィーチャ定義２０６を充填するために、コバルト材料を堆積させ、堆積されたコバルト材料をアニーリングするプロセスが反復されうる。あるいは、本書で説明しているようにフィーチャ定義２０６の一部分が充填された後に、フィーチャ定義２０６の残部は、電気メッキプロセスを使用して充填されうる。更に、フィーチャ定義２０６は、導電性材料で充填されてから、基板の上側表面の水平面の上まで充填されてよく、かつ／又は、（例えばコバルト層２３０の）堆積された材料が基板２０２の上側表面上に残りうる。したがって、図２Ｆに示しているように、フィーチャ定義２０６が、上側表面とほぼ等しい水平面までバルクコバルト材料２４０で充填されるように、上側表面から余剰の堆積された材料を除去するために、酸性溶液内での湿式洗浄、化学的又は電気化学機械的な研磨などといった技法が使用されうる。図２Ｆに示しているように、バルクコバルト材料２４０は、コバルトシード層２２０及びコバルト層２３０で形成される。
【００４６】
図３は、本開示の一又は複数の実行形態による、半導体デバイスにおけるコバルト層の形成のための別の処理シーケンス３００のフロー図を示している。処理シーケンス３００は、バルクコバルト材料がＰＶＤプロセスではなくＣＶＤプロセスによって堆積されることを除いて、処理シーケンス１００に類似している。工程３１０において、フィーチャ定義が内部に形成された基板が提供される。工程３１０は、工程１１０と同様に実施されうる。工程３２０において、フィーチャ定義内にバリア層及び／又はライナ層が堆積される。工程３２０は、工程１２０と同様に実施されうる。オプションで、工程３３０において、バリア層及び／又はライナ層は、プラズマ処理に曝露される。工程３３０は、工程１３０と同様に実施されうる。工程３４０において、バリア層及び／又はライナ層の上にルテニウム含有層が形成される。工程３４０は、工程１４０と同様に実施されうる。工程３５０において、ルテニウム含有層の上にコバルトシード層が形成される。工程３５０は、工程１５０と同様に実施されうる。一実行形態では、ルテニウムとコバルトの多重層積層構造体を形成するための周期的プロセスにおいて、ルテニウムの薄層、その後にコバルトの薄層を堆積させるよう、工程３４０と工程３５０が望ましい回数反復される。
【００４７】
オプションで、工程３６０において、コバルトシード層は、アニーリングプロセスに曝露される。工程３６０は、工程１６０と同様に実施されうる。
【００４８】
工程３７０において、化学気相堆積プロセスによって、コバルトシード層上にバルクコバルト材料が堆積される。一部の実行形態では、バルクコバルト材料は、周期的ＣＶＤプロセスによって堆積される。一実行形態では、周期的ＣＶＤプロセスは、バルクコバルト材料の所定の厚さが実現するまで、工程３６０と工程３７０とを反復することを含む。バルクコバルト材料の所定の厚さがまだ実現していなければ、工程３６０のコバルトＣＶＤプロセスから始まり、工程３７０のアニーリングプロセスがそれに続く、更なるサイクルが実施される。例えば、バルクコバルト材料の総厚が３００Åであれば、バルクコバルト材料の各部分は５０Å／サイクルで堆積され、（５０Åの堆積の後にアニーリング）が６サイクル行われることが必要になる。
【００４９】
別の実行形態では、周期的ＣＶＤプロセスは、バルクコバルト材料の所定の厚さが実現するまで、工程３７０と、その後の、工程３３０で説明しているプラズマ処理プロセスとを反復することを含む。バルクコバルト材料の所定の厚さがまだ実現していなければ、工程３７０のコバルトＣＶＤプロセスから始まり、プラズマ処理プロセスがそれに続く、更なるサイクルが実施される。例えば、バルクコバルト材料の総厚が３００Åであれば、バルクコバルト材料の各部分は５０Å／サイクルで堆積され、（５０Åの堆積の後にプラズマ処理）が６サイクル行われることが必要になる。プラズマ処理プロセスにより堆積されたコバルト層の粗さが低減することで、コバルト中の不純物が減少し、粒子成長が促進されることによって、後続のコバルト層のより均一な堆積が可能になる。
【００５０】
図４は、本開示の一又は複数の実行形態による、半導体デバイスにおけるコバルト層の形成のための別の処理シーケンス４００のフロー図を示している。処理シーケンス４００は、バルクコバルト材料がＰＶＤプロセスではなくＣＶＤプロセスによって堆積されることを除いて、処理シーケンス１００に類似している。工程４１０において、フィーチャ定義が内部に形成された基板が提供される。工程４１０は、工程１１０と同様に実施されうる。工程４２０において、フィーチャ定義内にバリア層及び／又はライナ層が堆積される。工程４２０は、工程１２０と同様に実施されうる。オプションで、工程３３０において、バリア層及び／又はライナ層は、プラズマ処理に曝露される。工程４３０は、工程１３０と同様に実施されうる。工程４４０において、バリア層及び／又はライナ層の上にルテニウム含有層が形成される。工程４４０は、工程１４０と同様に実施されうる。工程４５０において、ルテニウム含有層の上にコバルトシード層が形成される。工程４５０は、工程１５０と同様に実施されうる。一実行形態では、ルテニウムとコバルトの多重層積層構造体を形成するための周期的プロセスにおいて、ルテニウムの薄層、その後にコバルトの薄層を堆積させるよう、工程４４０と工程４５０が望ましい回数反復される。
【００５１】
オプションで、工程４６０において、コバルトシード層は、アニーリングプロセスに曝露される。工程４６０は、工程１６０と同様に実施されうる。
【００５２】
工程４７０において、電気メッキプロセスによって、コバルトシード層上にバルクコバルト材料が堆積される。
【００５３】
図５は、本開示の一又は複数の実行形態による、半導体デバイスにおけるコバルト層の形成のための別の処理シーケンス５００のフロー図を示している。処理シーケンス５００は、ルテニウムでドープされたコバルトシード層が、一又は複数のルテニウム前駆体と一又は複数のコバルト前駆体との共流によって堆積されることを除いて、処理シーケンス１００に類似している。工程５１０において、フィーチャ定義が内部に形成された基板が提供される。工程５１０は、工程１１０と同様に実施されうる。工程５２０において、フィーチャ定義内にバリア層及び／又はライナ層が堆積される。工程５２０は、工程１２０と同様に実施されうる。オプションで、工程５３０において、バリア層及び／又はライナ層は、プラズマ処理に曝露される。工程５３０は、工程１３０と同様に実施されうる。工程５４０において、バリア層及び／又はライナ層の上にルテニウムでドープされたコバルトシード層が形成される。一実行形態では、ルテニウムでドープされたコバルトシード層は、一又は複数のルテニウム前駆体と一又は複数のコバルト前駆体との共流を含むＣＶＤプロセスによって、形成される。一実行形態では、ＣＶＤプロセスは、本書に記載のＣＶＤパラメータ、コバルト前駆体、及びルテニウム前駆体を使用して実施される。オプションで、工程５６０において、コバルトシード層は、アニーリングプロセスに曝露される。工程５６０は、工程１６０と同様に実施されうる。
【００５４】
工程５７０において、ルテニウムでドープされたコバルトシード層の上にバルクコバルト材料が堆積される。バルクコバルト材料は、任意の好適な堆積方法を使用して堆積されうる。一実行形態では、バルクコバルト材料は、工程１７０で説明しているＰＶＤコバルトリフロープロセスによって堆積される。別の実行形態では、バルクコバルト材料は、工程４７０で説明している電気メッキプロセスによって堆積される。更に別の実行形態では、バルクコバルト材料は、工程３７０で説明しているコバルトＣＶＤプロセスによって堆積される。一部の実行形態では、バルクコバルト材料は、周期的ＣＶＤプロセスによって堆積される。一実行形態では、周期的ＣＶＤプロセスは、バルクコバルト材料の所定の厚さが実現するまで、工程５６０と工程５７０とを反復することを含む。バルクコバルト材料の所定の厚さがまだ実現していなければ、工程５６０のコバルトＣＶＤプロセスから始まり、工程５７０のアニーリングプロセスがそれに続く、更なるサイクルが実施される。例えば、バルクコバルト材料の総厚が３００Åであれば、バルクコバルト材料の各部分は５０Å／サイクルで堆積され、（工程５６０の５０Åの堆積の後に工程５７０のアニーリング）が６サイクル使用される。
【００５５】
別の実行形態では、周期的ＣＶＤプロセスは、バルクコバルト材料の所定の厚さが実現するまで、工程５７０と、その後の、工程５３０で説明しているプラズマ処理プロセスとを反復することを含む。バルクコバルト材料の所定の厚さがまだ実現していなければ、工程５７０のコバルトＣＶＤプロセスから始まり、工程５３０のプラズマ処理プロセスがそれに続く、更なるサイクルが実施されうる。例えば、バルクコバルト材料の総厚が３００Åであれば、バルクコバルト材料の各部分は５０Å／サイクルで堆積され、（工程５７０の５０Åの堆積の後に工程５３０のプラズマ処理）が６サイクル使用される。
【００５６】
図６は、本開示の一又は複数の実行形態による、半導体デバイスにおけるコバルト層の形成のための別の処理シーケンス６００のフロー図を示している。処理シーケンス６００は、ルテニウムでドープされたコバルトシード層が、工程６４０においてバリア層及び／又はライナ層の上にコバルトシード層を堆積させ、その後に、工程６５０においてコバルトシード層をルテニウムプロセスに曝露することによって堆積されることを除いて、処理シーケンス１００に類似している。工程６１０において、フィーチャ定義が内部に形成された基板が提供される。工程６１０は、工程１１０と同様に実施されうる。工程６２０において、フィーチャ定義内にバリア層及び／又はライナ層が堆積される。工程６２０は、工程１２０と同様に実施されうる。オプションで、工程６３０において、バリア層及び／又はライナ層は、プラズマ処理に曝露される。工程６３０は、工程１３０と同様に実施されうる。
【００５７】
工程６４０において、バリア層及び／又はライナ層の上にコバルトシード層が堆積される。工程６４０は、工程１５０と同様に実施されうる。工程６５０において、コバルトシード層は、ルテニウムプロセスに曝露される。一実行形態では、工程６５０のルテニウムプロセスは、コバルトシード層上にルテニウムの薄層を堆積させること、コバルトシード層内へのルテニウムの物理的注入、及び／又は、コバルトシード層をルテニウム含有環境に浸漬すること、のうちの少なくとも１つを含む。一実行形態では、工程６５０は、コバルトシード層を覆うようにルテニウムの薄層を堆積させるよう、工程１４０と同様に実施される。一実行形態では、工程６５０は、コバルトシード層をルテニウムでドープする、ルテニウムＰＶＤプロセスである。一実行形態では、コバルトシード層をルテニウムでドープするために、コバルトシード層は、浸漬プロセスにおいてルテニウム含有環境に曝露される。
【００５８】
一実行形態では、ルテニウムとコバルトの多重層積層構造体を形成するための周期的プロセスにおいて、ルテニウムの薄層、その後にコバルトの薄層を堆積させるよう、工程６４０と工程６５０が望ましい回数反復される。
【００５９】
オプションで、工程６６０において、ルテニウムでドープされたコバルトシード層は、アニーリングプロセスに曝露される。工程６６０は、工程１６０と同様に実施されうる。
【００６０】
工程６７０において、ルテニウムでドープされたコバルトシード層の上にバルクコバルト材料が堆積される。バルクコバルト材料は、任意の好適な堆積方法を使用して堆積されうる。一実行形態では、バルクコバルト材料は、工程１７０で説明しているＰＶＤコバルトリフロープロセスによって堆積される。別の実行形態では、バルクコバルト材料は、工程４７０で説明している電気メッキプロセスによって堆積される。更に別の実行形態では、バルクコバルト材料は、工程３７０で説明しているコバルトＣＶＤプロセスによって堆積される。一部の実行形態では、バルクコバルト材料は、周期的ＣＶＤプロセスによって堆積される。一実行形態では、周期的ＣＶＤプロセスは、バルクコバルト材料の所定の厚さが実現するまで、工程６６０と工程６７０とを反復することを含む。バルクコバルト材料の所定の厚さがまだ実現していなければ、工程６６０のコバルトＣＶＤプロセスから始まり、工程６７０のアニーリングプロセスがそれに続く、更なるサイクルが実施される。例えば、バルクコバルト材料の総厚が３００Åであれば、バルクコバルト材料の各部分は５０Å／サイクルで堆積され、（工程６６０の５０Åの堆積の後に工程６７０のアニーリング）が６サイクル行われることが必要になる。
【００６１】
別の実行形態では、周期的ＣＶＤプロセスは、バルクコバルト材料の所定の厚さが実現するまで、工程６７０と、その後の、工程６３０で説明しているプラズマ処理プロセスとを反復することを含む。バルクコバルト材料の所定の厚さがまだ実現していなければ、工程６７０のコバルトＣＶＤプロセスから始まり、工程６３０のプラズマ処理プロセスがそれに続く、更なるサイクルが実施されうる。例えば、バルクコバルト材料の総厚が３００Åであれば、バルクコバルト材料の各部分は５０Å／サイクルで堆積され、（工程６７０の５０Åの堆積の後に工程６３０のプラズマ処理）が６サイクル使用される。
【００６２】
本書に記載の方法は、スタンドアロン構成で、又は、クラスタツール（例えば、図７に関連して後述するマルチチャンバ処理システム７００、すなわちクラスタツール）の一部として提供されうる、独立した複数のプロセスチャンバ内で実施されうる。マルチチャンバ処理システム７００の例は、カリフォルニア州Ｓａｎｔａ  ＣｌａｒａのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，  Ｉｎｃ．から入手可能なＣＥＮＴＵＲＡ(R)及びＥＮＤＵＲＡ(R)という一体型ツールを含む。しかし、本書に記載の方法は、好適なプロセスチャンバが連結されているその他のクラスタツールを使用して、又は、その他の好適なプロセスチャンバ内で、実践されうる。例えば、一部の実行形態では、上述した創造的な方法は、処理ステップ間の真空中断が制限されるか又はなくなるように、一体型ツール内で有利に実施されうる。例えば、真空中断の減少により、基板のシード層又はその他の部分の汚染が限定されうるか、又は防止されうる。
【００６３】
図７は、本書で開示されている金属層堆積プロセスを実施するよう適合しうる、マルチチャンバ処理システム７００の概略上面図である。システム７００は、システム７００との間で被加工物２００を移送するための、一又は複数のロードロックチャンバ７０２及び７０４を含みうる。通常、システム７００は真空下に維持され、ロードロックチャンバ７０２及び７０４は、被加工物２００をシステム７００に導入するために、ポンプダウンされ（ｐｕｍｐｅｄ  ｄｏｗｎ）うる。第１ロボット７１０が、ロードロックチャンバ７０２及び７０４と、一又は複数の基板処理チャンバ７１２、７１４、７１６、及び７１８による第１の組との間で、被加工物２００を移送しうる。処理チャンバ７１２、７１４、７１６、及び７１８の各々は、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、エッチング、ガス抜き、予洗浄、配向付け、アニーリング、及びその他の基板プロセスといった、基板堆積プロセスのうちの少なくとも１つのために、構成される。更に、処理チャンバ７１２、７１４、７１６、及び７１８のうちの１つは、被加工物２００に堆積プロセス又は熱アニーリングプロセスを実施する前に予洗浄プロセスを実施するようにも、構成されうる。熱アニーリングプロセスを実施するために利用される処理チャンバ７１８の、その他のチャンバ７１２、７１４、７１６に対する位置は、例示のためのものであり、処理チャンバ７１８の位置は、オプションで、所望に応じて、処理チャンバ７１２、７１４、７１６のうちの任意のものと置換されうる。
【００６４】
第１ロボット７１０は、一又は複数の移送チャンバ７２２及び７２４との間でも、被加工物２００を移送しうる。移送チャンバ７２２、７２４は、超高真空条件を維持しつつ、システム７００内での被加工物２００の移送を可能にするために、使用されうる。第２ロボット７３０が、移送チャンバ７２２及び７２４と、一又は複数の基板処理チャンバ７３２、７３４、７３６、及び７３８による第２の組との間で、被加工物２００を移送しうる。処理チャンバ７１２、７１４、７１６、及び７１８と同様に、処理チャンバ７３２、７３４、７３６、及び７３８も、例えば、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、エッチング、予洗浄、ガス抜き、及び配向付けに加えて本書に記載のドライエッチングプロセスを含む、多種多様な基板処理工程を実施するよう、装備されうる。基板処理チャンバ７１２、７１４、７１６、７３２、７３４、７３６、及び７３８のいずれも、システム７００によって実施される特定のプロセスに必要なければ、システム７００から取り除かれうる。処理チャンバ７１８内で予洗浄、堆積、及び／又は熱アニーリングのプロセスが実施された後に、必要に応じてその他のプロセスを実施するために、基板は、システム７００の処理チャンバ７１２、７１４、７１６、７３２、７３４、７３６、及び７３８のいずれかに、更に移送されうる。
【００６５】
マイクロプロセッサコントローラ７４０が、処理チャンバ７１２、７１４、７１６、７１８、７３２、７３４、７３６、及び７３８の直接制御を使用して、あるいは、処理チャンバ７１２、７１４、７１６、７１８、７３２、７３４、７３６、及び７３８、並びにシステム７００に関連するコンピュータ（又はコントローラ）を制御することによって、システム７００の動作を制御する。稼働中、マイクロプロセッサコントローラ７４０により、システム７００の作用を最適化するための、それぞれのチャンバ及びシステムからのデータの収集及びフィードバックが可能になる。マイクロプロセッサコントローラ７４０は通常、中央処理装置（ＣＰＵ）と、メモリと、サポート回路とを含む。ＣＰＵは、工業設定で使用されうる、任意の形態の汎用コンピュータプロセッサのうちの１つでありうる。サポート回路は、従来型の様態でＣＰＵに連結されており、キャッシュ、クロック回路、入出力サブシステム、電力供給源などを備えうる。ソフトウェアルーティング（上述の方法など）は、メモリに記憶されてよく、ＣＰＵによって実行されると、ＣＰＵを特殊用途コンピュータ（マイクロプロセッサコントローラ）７４０に変換しうる。ソフトウェアルーチンは、システム７００から遠隔に配置されている第２コントローラ（図示せず）によって、記憶され、かつ／又は実行されてもよい。
【００６６】
要約すると、本開示のいくつかの実行形態の利点の一部は、コバルト材料がボイド、シーム、及びその他の不具合を有さずに堆積されるように、フィーチャ定義をコバルト材料で充填するための方法を提供する。本書に記載の改良型の方法は、高アスペクト比のフィーチャを充填する上で特に有利である。本書に記載の実行形態により、高い処理温度においても凝集が少ない、コバルト膜が提供される。発明者によって、コバルト層の堆積前、堆積中、及び／又は堆積後にルテニウム材料の薄層を堆積させることで、凝集が減少することが見い出されている。この凝集の減少は、堆積されたコバルトのアニーリングを可能にし、これにより、堆積されたコバルトから不純物が除去されて、抵抗の減少がもたらされる。
【００６７】
いくつかの実行形態を開示してきたが、開示されている実行形態の主旨から逸脱しなければ、様々な改変例、代替構造、及び同等物が使用されうることが、当業者には認識されよう。あるいは、本開示を不必要に分かりにくくすることを避けるために、いくつかの周知のプロセス及び要素については説明しなかった。したがって、上記の説明は、本開示の範囲を限定するものと解釈すべきではない。
【００６８】
本開示の要素、又はそれらの例示的な態様若しくは実行形態（複数可）を紹介する場合の、「１つの（ａ、ａｎ）」及び「前記（ｔｈｅ、ｓａｉｄ）」という冠詞は、一又は複数の要素が存在することを、意味することを意図するものである。
【００６９】
「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、及び「有する（ｈａｖｉｎｇ）」という語は、包括的であることが意図されており、列挙されている要素以外に追加の要素もありうることを意味している。
【００７０】
本書で使用される場合、「浸漬（ｓｏａｋ）」又は「浸漬プロセス（ｓｏａｋ  ｐｒｏｃｅｓｓ）」とは、基板の表面を活性化させるために処理チャンバの反応ゾーンに導入される、ある特定の化合物の量を表わすことを意図している。表面の活性化とは、表面を水和させること、表面を触媒すること、又はハロゲン化物終端表面を形成することを含みうる。ある特定の浸漬プロセスは、単一の化合物、又は２つ以上の化合物の混合物／組み合わせを含みうる。浸漬プロセスは通常、約１秒間以上の継続時間を有する。
【００７１】
以上の記述は本開示の実行形態を対象としているが、本開示の基本的な範囲から逸脱しなければ、本開示の他の実行形態及び更なる実行形態が考案されてよく、本開示の範囲は、以下の特許請求の範囲によって決定される。
また、本願は以下に記載する態様を含む。
（態様１）
基板上にコバルト層を形成する方法であって、
基板の第１表面内にフィーチャ定義が形成された前記基板を、前記基板の前記第１表面と前記フィーチャ定義の側壁及び底面とにルテニウム含有層を形成するために、ルテニウム前駆体に曝露することと、
前記ルテニウム含有層の上にコバルトシード層を形成するために、前記基板をコバルト前駆体に曝露することとを含む、
方法。
（態様２）
前記ルテニウム含有層が不連続層である、態様１に記載の方法。
（態様３）
前記ルテニウム含有層が約１オングストローム〜約２０オングストロームの厚さを有する、態様１に記載の方法。
（態様４）
前記コバルトシード層が、約１オングストローム〜約２００オングストロームの厚さを有する、態様３に記載の方法。
（態様５）
ルテニウムとコバルトとの多重層構造体を形成するために、前記基板をルテニウム前駆体に曝露することと、前記基板を曝露することとを、反復することを更に含む、態様１に記載の方法。
（態様６）
前記基板をコバルト前駆体に曝露することが、摂氏１５０度を上回る温度実施される、態様１に記載の方法。
（態様７）
前記基板を、前記ルテニウム前駆体と併せて、水素含有雰囲気に曝露することを更に含む、態様１に記載の方法。
（態様８）
前記コバルト前駆体が、コバルトカルボニル錯体、コバルトアミジナート化合物、コバルトセン化合物、コバルトジエニル錯体、コバルトニトロシル錯体、ジコバルト  ヘキサカルボニル  アセチル化合物、シクロペンタジエニル  コバルト  ビス（カルボニル）（ＣｐＣｏ（ＣＯ）２）、トリカルボニル  アリル  コバルト（（ＣＯ）３Ｃｏ（ＣＨ２ＣＨ＝ＣＨ２））、又は、これらの誘導体、これらの錯体、若しくはこれらの組み合わせ、のうちの一又は複数である、態様１に記載の方法。
（態様９）
前記ルテニウム前駆体が、メチル−シクロヘキサジエン  ルテニウム  トリカルボニルシクロヘキサジエン、ルテニウム  トリカルボニル、ブタジエン  ルテニウム  トリカルボニル、ジメチル  ブタジエン  ルテニウム  トリカルボニル、又は、Ｒｕ（ＣＯ）３を有する改質ジエン、のうちの一又は複数である、態様１に記載の方法。
（態様１０）
前記基板を、摂氏約１００度〜摂氏約９００度の温度で実施される水素アニーリングプロセスに曝露することを更に含む、態様１に記載の方法。
（態様１１）
前記コバルトシード層の所定の厚さが実現するまで、コバルトシード層を形成するために前記基板をコバルト前駆体に曝露することと、前記基板を水素アニーリングプロセスに曝露することとを、反復することを更に含む、態様１０に記載の方法。
（態様１２）
前記コバルトシード層を覆うようにコバルトバルク層を堆積させることを更に含み、前記コバルトバルク層が、化学気相堆積プロセス、物理的気相堆積プロセス、又は電気メッキプロセスによって堆積される、態様１に記載の方法。
（態様１３）
基板上にコバルト層を形成する方法であって、
基板の第１表面内にフィーチャ定義が形成された前記基板の上に、バリア層及び／又はライナ層を形成することであって、前記バリア層及び／又はライナ層は、前記フィーチャ定義の側壁及び底面に形成される、バリア層及び／又はライナ層を形成することと、
前記バリア層及び／又はライナ層の上にルテニウム含有層を形成するために、前記基板をルテニウム前駆体に曝露することと、
前記ルテニウム含有層の上にコバルトシード層を形成するために、前記基板をコバルト前駆体に曝露することと、
前記フィーチャ定義を充填するよう、前記コバルトシード層の上にバルクコバルト層を形成することとを含む、
方法。
（態様１４）
前記基板を前記ルテニウム前駆体に曝露する前に、前記バリア層及び／又はライナ層をプラズマ処理プロセスに曝露することを更に含む、態様１３に記載の方法。
（態様１５）
前記コバルトシード層を、水素含有雰囲気内で、摂氏約１００度〜摂氏約９００度の温度でアニーリングすることを更に含む、態様１３に記載の方法。
（態様１６）
基板上にコバルト層を形成する方法であって、
基板の第１表面内にフィーチャ定義が形成された前記基板の上に、バリア層及び／又はライナ層を形成することであって、前記バリア層及び／又はライナ層は、前記フィーチャ定義の側壁及び底面に形成される、バリア層及び／又はライナ層を形成することと、
前記バリア層及び／又はライナ層の上にコバルトシード層を形成するために、前記基板をコバルト前駆体に曝露することと、
ルテニウムでドープされたコバルトシード層を形成するために、前記コバルトシード層をルテニウムプロセスに曝露することとを含み、前記ルテニウムプロセスが、前記コバルトシード層内へのルテニウムの物理的注入、及び／又は、前記コバルトシード層をルテニウム含有環境に浸漬すること、のうちの少なくとも１つを含み、前記浸漬することが、
ルテニウム前駆体と水素ガスとを共流させること、及び、
前記ルテニウムでドープされたコバルトシード層を、摂氏約１００度〜摂氏約６００度の温度で、浸漬プロセスに曝露することを含み、前記浸漬プロセスに曝露することは、
前記水素ガスの流れを継続させつつ、前記ルテニウム前駆体の流れを停止させることを含む、方法。
【図１】
0006980020.tif 000002
【図２Ａ−２Ｃ】
0006980020.tif 000003
【図２Ｄ−２Ｆ】
0006980020.tif 000004
【図３】
0006980020.tif 000005
【図４】
0006980020.tif 000006
【図５】
0006980020.tif 000007
【図６】
0006980020.tif 000008
【図７】
0006980020.tif 000009