(57)【特許請求の範囲】
【請求項１】
基材層の積層方向に互いに対向する第１主面及び第２主面を有し、前記第１主面及び前記第２主面が長辺と短辺を有する直方体状の積層体で構成された電子部品であって、
キャパシタを構成するキャパシタ電極と、
前記積層方向に対して平行な巻回軸を有し、インダクタを構成するコイル導体と、
前記コイル導体及び前記キャパシタ電極に接続された端子電極と、
前記端子電極には接続されず、前記積層体の長辺に沿って延びるダミー電極と、
を備え、
前記積層方向において、前記コイル導体は前記キャパシタ電極よりも前記第１主面に近接し、
前記積層方向において、前記ダミー電極は前記コイル導体よりも前記第１主面に近接し、
前記積層方向に視て、前記ダミー電極は前記コイル導体のコイル開口とは重ならない、
電子部品。
【請求項２】
前記端子電極は前記第２主面に露出する、
請求項１に記載の電子部品。
【請求項３】
前記ダミー電極は前記第１主面に形成されている、
請求項１または２に記載の電子部品。
【請求項４】
前記ダミー電極は複数の導体パターンで構成されている、
請求項１から３のいずれかに記載の電子部品。
【請求項５】
前記ダミー電極は、前記第１主面における互いに対向する第１長辺及び第２長辺に沿ってそれぞれ形成されている、
請求項４に記載の電子部品。
【請求項６】
前記ダミー電極は、前記第１長辺にそれぞれ沿って形成された複数の導体パターンと、前記第２長辺にそれぞれ沿って形成された複数の導体パターンとで構成されている、
請求項５に記載の電子部品。
【請求項７】
前記積層方向から視て、前記ダミー電極は前記コイル導体に重なる、
請求項１から６のいずれかに記載の電子部品。
【請求項８】
前記インダクタと前記キャパシタとでＬＣフィルタが構成されている、
請求項１から７のいずれかに記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基材層の積層体内にインダクタ及びキャパシタを備えて構成される電子部品に関する。
【背景技術】
【０００２】
従来、基材層の積層体内にコイル導体及びキャパシタ電極を設けることによって、ＬＣフィルタとして作用する電子部品が構成されている。【０００３】
例えば特許文献１には、基材層が積層されてなる積層体にインダクタ及びキャパシタが形成されることによって構成されるフィルタ素子が示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−３４００３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載のフィルタ素子においては、インダクタを構成する導体パターンとキャパシタを構成する電極とは、基材層の積層方向に視て重なるように配置されている。キャパシタを構成する電極は、電極同士の対向面積を大きくするために、層方向に拡がる。それに対してインダクタを構成する導体パターンは線長を長くするために細い線幅の導体パターンが形成される。また、一般に、キャパシタを構成する複数の電極は、積層体の積層方向の層間で容量が生じるように、積層方向に微小な間隔が生じるように形成される。一方、インダクタを構成する導体パターンは、層間で不要な浮遊容量が生じないように、積層方向の導体間隔は広く形成される場合がある。これらの構造によって、積層体内のキャパシタ形成層とインダクタ形成層とでは、導体密度が異なる。【０００６】
このように、積層体の積層方向で導体密度が異なると、その導体密度に応じて、積層体の焼成時に、基材層の収縮率に差が生じる。つまり、導体密度の「密」な領域に比べて「疎」の領域の収縮率が高い。つまり、インダクタ形成層はキャパシタ形成層に比べてより収縮するので、積層体はインダクタ形成層方向に反ってしまう。【０００７】
なお、特許文献１には、インダクタ及びキャパシタを構成する「内部電極導体層」を積層方向に挟むように「シールド電極導体層」が形成されているので、上記導体密度の不均衡性が多少は回避される。しかし、この「シールド電極導体層」はインダクタの発生する磁束を遮るため、そのシールド電極導体層によってインダクタのＱ値が劣化してしまう。【０００８】
そこで、本発明の目的は、導体密度の不均衡性による反りの問題及びインダクタのＱ値の劣化の問題を解消した電子部品を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の電子部品は、基材層の積層方向に互いに対向する第１主面及び第２主面を有し、前記第１主面及び前記第２主面が長辺と短辺を有する直方体状の積層体で構成された電子部品であって、キャパシタを構成するキャパシタ電極と、前記積層方向に対して平行な巻回軸を有し、インダクタを構成するコイル導体と、前記コイル導体及び前記キャパシタ電極に接続された端子電極と、前記端子電極には接続されず、前記積層体の長辺に沿って延びるダミー電極と、を備える。そして、前記積層方向において、前記コイル導体は前記キャパシタ電極よりも前記第１主面に近接し、前記積層方向において、前記ダミー電極は前記コイル導体よりも前記第１主面に近接し、前記積層方向に視て、前記ダミー電極は前記コイル導体のコイル開口とは重ならない。【００１０】
上記構成により、積層体の第１主面寄りと第２主面寄りとで、導体密度の均衡性が改善される。また、ダミー電極が、積層体の収縮時の突っ張り部材として作用する。また、ダミー電極はコイル導体のコイル開口を遮らない。
【発明の効果】
【００１１】
本発明によれば、導体密度の不均衡性による反りが抑制され、また、インダクタのＱ値の劣化が回避された電子部品が得られる。
【図面の簡単な説明】
【００１２】
【図１】図１は第１の実施形態に係る電子部品１０１の斜視図である。
【図２】図２は、電子部品１０１の絶縁性の各基材層に形成されている導体パターンを示す分解平面図である。
【図３】図３は電子部品１０１のＸ−Ｚ面に平行な所定面での断面図である。
【図４】図４（Ａ）、図４（Ｂ）は、積層体１の焼成時の基材層の収縮による応力について示す正面図である。
【図５】図５は、図２に示した各導体パターン及び電極との対応関係を明示した、電子部品１０１の回路図である。
【図６】図６（Ａ）は電子部品１０１の回路図である。図６（Ｂ）は電子部品１０１の等価回路図である。
【図７】図７は第１の実施形態の電子部品１０１について、積層体１におけるダミー電極ＥＤ１，ＥＤ２の形成領域を示すための平面図である。
【図８】図８（Ａ）、図８（Ｂ）、図８（Ｃ）は、第１の実施形態の電子部品１０１において、積層体１におけるダミー電極ＥＤ１，ＥＤ２の形成領域についての他の例を示す平面図である。
【図９】図９（Ａ）、図９（Ｂ）は、第２の実施形態に係る電子部品の、積層体１におけるダミー電極ＥＤ１，ＥＤ２の形成領域を示す平面図である。
【図１０】図１０は、第２の実施形態に係る他の電子部品の、積層体１におけるダミー電極ＥＤ１，ＥＤ２の形成領域を示す平面図である。
【図１１】図１１は、第２の実施形態に係る更に他の電子部品の、積層体１におけるダミー電極ＥＤの形成領域を示す平面図である。
【図１２】図１２は、第３の実施形態に係る電子部品の絶縁性の各基材層に形成されている導体パターンを示す分解平面図である。
【図１３】図１３は第４の実施形態に係る電子部品１０４の斜視図である。
【図１４】図１４は、第４の実施形態に係る電子部品１０４の絶縁性の各基材層に形成されている導体パターンを示す分解平面図である。
【発明を実施するための形態】
【００１３】
《第１の実施形態》
図１は第１の実施形態に係る電子部品１０１の斜視図である。この電子部品１０１は、後に示す複数の基材層の積層方向に互いに対向する第１主面ＭＳ１及び第２主面ＭＳ２を有し、第１主面ＭＳ１及び第２主面ＭＳ２が長辺と短辺を有する直方体状の積層体１で構成された電子部品である。図１においてＺ軸に平行な方向が上記積層方向であり、Ｘ軸に平行な方向が長辺方向であり、Ｙ軸に平行な方向が短辺方向である。
【００１４】
積層体１の内部には、後に示すキャパシタを構成するキャパシタ電極と、積層体１の積層方向に対して平行な巻回軸を有し、インダクタを構成するコイル導体と、を備えるが、図１においては、それらの図示を省略している。
【００１５】
積層体１の第２主面ＭＳ２には、コイル導体及びキャパシタ電極に接続された、第１端子電極Ｅ１１、第２端子電極Ｅ１２、第３端子電極Ｅ１３及び第４端子電極Ｅ１４を備える。また、積層体１の第１主面ＭＳ１には、端子電極Ｅ１１，Ｅ１２，Ｅ１３，Ｅ１４には接続されず、積層体１の長辺に沿って延びるダミー電極ＥＤ１，ＥＤ２を備える。積層体１の第１主面ＭＳ１には方向性識別マークＭＤが形成されている。
【００１６】
図２は、電子部品１０１の絶縁性の各基材層に形成されている導体パターンを示す分解平面図である。図３は電子部品１０１のＸ−Ｚ面に平行な所定面での断面図である。図２中の一点鎖線はその所定面の位置を示している。
【００１７】
基材層Ｓ１は最上層の基材層であり、基材層Ｓ１４は最下層の基材層である。基材層Ｓ２〜Ｓ１３は、最上層の基材層Ｓ１と最下層の基材層Ｓ１４との間にある基材層である。基材層Ｓ１４には、第１端子電極Ｅ１１、第２端子電極Ｅ１２、第３端子電極Ｅ１３及び第４端子電極Ｅ１４が形成されている。基材層Ｓ２〜Ｓ１３には側部端子電極Ｅ２１，Ｅ２２，Ｅ２３，Ｅ２４が形成されている。各基材層に形成されている側部端子電極Ｅ２１，Ｅ２２，Ｅ２３，Ｅ２４は同一符号の端子電極同士で導通する。また、側部端子電極Ｅ２１は基材層Ｓ１４に形成されている第１端子電極Ｅ１１に導通し、側部端子電極Ｅ２２は基材層Ｓ１４に形成されている第２端子電極Ｅ１２に導通し、側部端子電極Ｅ２３は基材層Ｓ１４に形成されている第３端子電極Ｅ１３に導通し、側部端子電極Ｅ２４は基材層Ｓ１４に形成されている第４端子電極Ｅ１４に導通する。
【００１８】
基材層Ｓ２，Ｓ３，Ｓ４には第１コイル導体Ｌ１１，Ｌ１２，Ｌ１３がそれぞれ形成されている。また、基材層Ｓ６，Ｓ７，Ｓ８には第２コイル導体Ｌ２１，Ｌ２２，Ｌ２３がそれぞれ形成されている。図２において破線はビア導体による接続関係を示している。
【００１９】
第１コイル導体Ｌ１１の第１端は側部端子電極Ｅ２１に接続されている。基材層Ｓ２には、第１コイル導体Ｌ１１の第２端と第１コイル導体Ｌ１２の第１端とを接続するビア導体が形成されている。また、基材層Ｓ３には、第１コイル導体Ｌ１２の第２端と第１コイル導体Ｌ１３の第１端とを接続するビア導体が形成されている。第１コイル導体Ｌ１３の第２端は側部端子電極Ｅ２３に接続されている。上記第１コイル導体Ｌ１１，Ｌ１２，Ｌ１３及びビア導体によって第１コイルＬ１が構成される。
【００２０】
第２コイル導体Ｌ２３の第１端は側部端子電極Ｅ２３に接続されている。基材層Ｓ６には、第２コイル導体Ｌ２３の第２端と第２コイル導体Ｌ２２の第１端とを接続するビア導体が形成されている。また、基材層Ｓ７には、第２コイル導体Ｌ２２の第２端と第２コイル導体Ｌ２１の第１端とを接続するビア導体が形成されている。第２コイル導体Ｌ２１の第２端は側部端子電極Ｅ２２に接続されている。上記第２コイル導体Ｌ２１，Ｌ２２，Ｌ２３及びビア導体によって第２コイルＬ２が構成される。
【００２１】
Ｚ軸に平行方向に視て、上記第１コイル導体Ｌ１１，Ｌ１２，Ｌ１３のコイル開口と上記第２コイル導体Ｌ２１，Ｌ２２，Ｌ２３のコイル開口とは重なるので（巻回軸が揃っているので）、第１コイルＬ１と第２コイルＬ２とは磁界結合する。
【００２２】
基材層Ｓ９，Ｓ１０には、第２キャパシタ電極Ｃ２２，Ｃ２１がそれぞれ形成されている。この第２キャパシタ電極Ｃ２２，Ｃ２１によって第２キャパシタＣ２が構成される。
【００２３】
また、基材層Ｓ９には、第１キャパシタ電極Ｃ１２Ｂが形成されていて、基材層Ｓ１０には第１キャパシタ電極Ｃ１１Ｂが形成されていて、基材層Ｓ１１には、第１キャパシタ電極Ｃ１２Ａが形成されていて、基材層Ｓ１２には第１キャパシタ電極Ｃ１１Ａが形成されている。これら第１キャパシタ電極Ｃ１２Ｂ，Ｃ１１Ｂ，Ｃ１２Ａ，Ｃ１１Ａによって第１キャパシタＣ１が構成される。
【００２４】
基材層Ｓ１にはダミー電極ＥＤ１，ＥＤ２が形成されている。これらダミー電極ＥＤ１，ＥＤ２は端子電極Ｅ１１，Ｅ１２，Ｅ１３，Ｅ１４には接続されず、積層体１の長辺に沿って延びる。また、基材層Ｓ１には方向性識別マークＭＤが形成されている。
【００２５】
基材層Ｓ１〜Ｓ１４の積層方向において、コイル導体Ｌ１１，Ｌ１２，Ｌ１３，Ｌ２３，Ｌ２２，Ｌ２１はキャパシタ電極Ｃ１２Ｂ，Ｃ２２，Ｃ１１Ｂ，Ｃ２１，Ｃ１２Ａ，Ｃ１１Ａよりも第１主面ＭＳ１に近接している。換言すると、基材層Ｓ１〜Ｓ１４の積層方向において、キャパシタ電極Ｃ１２Ｂ，Ｃ２２，Ｃ１１Ｂ，Ｃ２１，Ｃ１２Ａ，Ｃ１１Ａはコイル導体Ｌ１１，Ｌ１２，Ｌ１３，Ｌ２３，Ｌ２２，Ｌ２１よりも第２主面ＭＳ２に近接している。
【００２６】
基材層Ｓ１〜Ｓ１４の積層方向に視て、ダミー電極ＥＤ１，ＥＤ２はコイル導体Ｌ１１，Ｌ１２，Ｌ１３，Ｌ２３，Ｌ２２，Ｌ２１のコイル開口とは重ならない。
【００２７】
積層体１の各基材層Ｓ１〜Ｓ１４は、感光性絶縁ペースト及び感光性導電ペーストのスクリーン印刷、露光及び現像によって形成され、これら基材層の積層形成によって積層体１は形成される。
【００２８】
具体的には、感光性絶縁ペースト層をスクリーン印刷し、紫外線を照射し、アルカリ溶液で現像する。これにより外部電極用の開口やビアホール等を有する絶縁基材パターンを形成する。また、感光性導電ペーストをスクリーン印刷し、紫外線を照射し、アルカリ溶液で現像することによって導体パターンを形成する。この絶縁基材パターン及び導体パターンの積層によって、マザー積層体を得る。その後、このマザー積層体を個片に分断することによって多数の積層体１を得る。各外部電極の表面には、はんだ付け性向上、導電率向上、耐環境性向上を目的として、例えばNi / Auめっきを施す。
【００２９】
上記積層体１の形成方法はこれに限らない。例えば、導体パターン形状に開口したスクリーン版による導体ペーストを印刷し積層する工法でもよい。外部電極の形成方法についてもこれに限らず、例えば、積層した素体に対する導体ペーストのディッピングやスパッタリング法によって、積層体１の底面及び側面に外部電極を形成してもよく、さらに、その表面にめっき加工を施してもよい。
【００３０】
図４（Ａ）、図４（Ｂ）は、積層体１の焼成時の基材層の収縮による応力について示す正面図である。図４（Ａ）は本実施形態の積層体１の反りについて示す図、図４（Ｂ）は比較例としての積層体１の反りを示す図である。
【００３１】
図３に示したように、コイル導体Ｌ１１，Ｌ１２，Ｌ１３，Ｌ２３，Ｌ２２，Ｌ２１は第１主面ＭＳ１寄りにあり、キャパシタ電極Ｃ１２Ｂ，Ｃ２２，Ｃ１１Ｂ，Ｃ２１，Ｃ１２Ａ，Ｃ１１Ａは第２主面ＭＳ２寄りにあるので、導体密度は、第１主面ＭＳ１側が「疎」、第２主面ＭＳ２側が「密」である。そのため、積層体１の焼成による積層体１の収縮率は、第２主面ＭＳ２に比べて第１主面ＭＳ１が大きい。したがって、積層体１は焼成後、図４（Ｂ）に示すように、第１主面ＭＳ１方向へ反る傾向がある。
【００３２】
これに対し、本実施形態によれば、積層体１の第１主面ＭＳ１にダミー電極ＥＤ１，ＥＤ２が形成されているので、積層体１の第１主面ＭＳ１寄りと第２主面ＭＳ２寄りとで導体密度の均衡性が改善される。また、ダミー電極ＥＤ１，ＥＤ２が、積層体１の収縮時の突っ張り部材として作用する。したがって、積層体１の反りは抑制される。
【００３３】
図５は、図２に示した各導体パターン及び電極との対応関係を明示した、電子部品１０１の回路図である。図５に示す第１端子Ｔ１は第１端子電極Ｅ１１に対応し、第２端子Ｔ２は第２端子電極Ｅ１２に対応し、基準電位端子ＴＧは第４端子電極Ｅ１４に対応する。
【００３４】
図６（Ａ）は電子部品１０１の回路図である。図６（Ｂ）は電子部品１０１の等価回路図である。図６（Ａ）において、シリーズ接続された第１コイルＬ１及び第２コイルＬ２と、シャント接続されたキャパシタＣ１とによってＴ型のＬＣフィルタが構成されている。
【００３５】
第１コイルＬ１は、図５に示した第１コイル導体Ｌ１１，Ｌ１２，Ｌ１３によって構成され、第２コイルＬ２は第２コイル導体Ｌ２１，Ｌ２２，Ｌ２３によって構成される。第１キャパシタＣ１はキャパシタ電極Ｃ１１Ａ，Ｃ１２Ａ，Ｃ１１Ｂ，Ｃ１２Ｂによって構成され、第２キャパシタＣ２はキャパシタ電極Ｃ２１，Ｃ２２によって構成される。
【００３６】
図５、図６（Ａ）、図６（Ｂ）において、この電子部品１０１の回路は、基準電位端子ＴＧが基準電位（グランド電位）に接続されて、第１端子Ｔ１及び第２端子Ｔ２に不平衡信号が入出力されるフィルタ回路として作用する。第１端子Ｔ１、第２端子Ｔ２には、それぞれインピーダンスが例えば５０Ωの回路が接続される。
【００３７】
図６（Ａ）に示す第１コイルＬ１と第２コイルＬ２とは、上記基材層の積層方向に巻回軸を有し、コイル開口が互いに重なって磁界結合し、第１コイルＬ１及び第２コイルＬ２は互いの巻回方向が逆関係で直列接続されている。ここで、第１コイルＬ１のインダクタンスをＬ１、第２コイルＬ２のインダクタンスをＬ２、第１コイルＬ１と第２コイルＬ２との結合による相互インダクタンスをＭで表すと、図６（Ｂ）に示すとおり、２つのシリーズ接続素子のインダクタンスは（Ｌ１−Ｍ），（Ｌ２−Ｍ）、シャント接続素子のインダクタンスはＭで表すことができる。このシャント接続された、インダクタンスＭと第１キャパシタＣ１とで構成されるＬＣ直列回路によって第１減衰極が形成される。
【００３８】
図６（Ｂ）において、互いに磁界結合する第１コイルＬ１と第２コイルＬ２との直列回路のインダクタンスは（Ｌ１−Ｍ）＋（Ｌ２−Ｍ）＝Ｌ１＋Ｌ２−２Ｍである。この直列回路と第２キャパシタＣ２とでＬＣ並列回路が構成され、このＬＣ並列回路によって第２減衰極が形成される。
【００３９】
図７は本実施形態の電子部品１０１について、積層体１におけるダミー電極ＥＤ１，ＥＤ２の形成領域を示すための平面図である。この図７に示す例では、積層体１の基材層の積層方向に視て、ダミー電極ＥＤ１，ＥＤ２は長辺ＬＳに沿って延びる電極パターンであり、ダミー電極ＥＤ１，ＥＤ２はコイル導体のコイル開口ＣＯとは重ならない。ここで、「コイル開口」とは、図２に示した第１コイル導体Ｌ１１，Ｌ１２，Ｌ１３及び第２コイル導体Ｌ２１，Ｌ２２，Ｌ２３のコイル開口のうち最も内側にあるコイル開口である。図７に示す例では、ダミー電極ＥＤ１，ＥＤ２は第１コイル導体Ｌ１１の一部に重なるが、第１コイル導体Ｌ１２には重ならない。
【００４０】
図８（Ａ）、図８（Ｂ）、図８（Ｃ）は、第１の実施形態の電子部品１０１において、積層体１におけるダミー電極ＥＤ１，ＥＤ２の形成領域についての他の例を示す平面図である。図８（Ａ）は、ダミー電極ＥＤ１，ＥＤ２の短辺ＳＳ方向の幅Ｗｃがコイル開口ＣＯのぎりぎりの位置まで幅広く形成された例である。つまり、コイル導体のコイル開口ＣＯのうち、最も内側のコイル導体Ｌ１２のコイル開口ＣＯに接する位置までダミー電極ＥＤ１，ＥＤ２の幅Ｗｃを大きくしている。また、図８（Ｂ）は、ダミー電極ＥＤ１，ＥＤ２の短辺ＳＳ方向の幅Ｗｃがコイル導体の最も外側のコイル導体Ｌ１１の内周に接する幅に定められた例である。さらに、また、図８（Ｃ）は、ダミー電極ＥＤ１，ＥＤ２の短辺ＳＳ方向の幅Ｗｃがコイル導体の最も外側のコイル導体Ｌ１１の外周に接しない幅に定められた例である。
【００４１】
本実施形態によれば、積層体１の第１主面寄りと第２主面寄りとで導体密度の均衡性が改善され、また、ダミー電極ＥＤ１，ＥＤ２が、積層体１の収縮時の突っ張り部材として作用し、しかもダミー電極ＥＤ１，ＥＤ２はコイル導体のコイル開口ＣＯを遮らない。そのため、積層体１の反りが抑制され、また、インダクタのＱ値の劣化が回避された電子部品が得られる。
【００４２】
《第２の実施形態》
第２の実施形態では、積層体の長辺に沿って複数の導体パターンが形成された電子部品の例について示す。
【００４３】
図９（Ａ）、図９（Ｂ）は、第２の実施形態に係る電子部品の、積層体１におけるダミー電極ＥＤ１，ＥＤ２の形成領域を示す平面図である。図９（Ａ）に示す例では、積層体１の第１長辺ＬＳ１にそれぞれ沿って２つのダミー電極ＥＤ１１，ＥＤ１２が形成されていて、積層体１の第２長辺ＬＳ２にそれぞれ沿って２つのダミー電極ＥＤ２１，ＥＤ２２が形成されている。図９（Ｂ）に示す例では、積層体１の第１長辺ＬＳ１方向に分離された２つのダミー電極ＥＤ１１，ＥＤ１２が形成されていて、積層体１の第２長辺ＬＳ２方向に分離された２つのダミー電極ＥＤ２１，ＥＤ２２が形成されている。
【００４４】
図９（Ａ）、図９（Ｂ）に示した例では、第１長辺ＬＳ１、第２長辺ＬＳ２にそれぞれ２つのダミー電極を形成したが、それ以上備えてもよい。
【００４５】
図９（Ａ）に示した例のように、各ダミー電極ＥＤ１１，ＥＤ１２，ＥＤ２１，ＥＤ２２が積層体１の長辺に沿って連続していれば、積層体１の焼成による収縮時の突っ張り部材としてより効果的に作用する。
【００４６】
図１０は、第２の実施形態に係る他の電子部品の、積層体１におけるダミー電極ＥＤ１，ＥＤ２の形成領域を示す平面図である。この例では、積層体１の長辺に達しない（接しない）範囲にダミー電極ＥＤ１，ＥＤ２が形成されている。ただし、ダミー電極ＥＤ１，ＥＤ２はコイル開口ＣＯより外側に形成されている。このように、ダミー電極ＥＤ１，ＥＤ２は積層体１の周辺に達しない形状であってもよい。
【００４７】
図１１は、第２の実施形態に係る更に他の電子部品の、積層体１におけるダミー電極ＥＤの形成領域を示す平面図である。この例では、コイル開口ＣＯに重ならない範囲で、積層体１の外周に沿って、ダミー電極ＥＤが連続的に形成されている。ただし、コイル開口ＣＯの周囲を周回するループを形成しないように、間隙Ｇが形成されている。ダミー電極ＥＤは閉ループを形成しないので、渦電流が流れることによる磁束の遮蔽がなく、インダクタンスの低下が回避できる。
【００４８】
このように、ダミー電極ＥＤは積層体１の短辺ＳＳに沿った部分を有していてもよい。また、長辺ＬＳに沿って形成されたダミー電極と短辺ＳＳに沿って形成されたダミー電極とが連続していてもよい。
【００４９】
《第３の実施形態》
第３の実施形態では、積層体内におけるダミー電極の形成層の位置が、第１の実施形態で示した例とは異なる電子部品について示す。
【００５０】
図１２は、第３の実施形態に係る電子部品の絶縁性の各基材層に形成されている導体パターンを示す分解平面図である。基材層Ｓ０は最上層の基材層であり、基材層Ｓ１４は最下層の基材層である。基材層Ｓ１〜Ｓ１３は、最上層の基材層Ｓ１と最下層の基材層Ｓ１４との間にある基材層である。第１の実施形態において図２に示した例では、最上層の基材層Ｓ１にダミー電極ＥＤ１，ＥＤ２が形成されていたが、第３の実施形態では、最上層の基材層Ｓ０より内層の基材層である基材層Ｓ１にダミー電極ＥＤ１，ＥＤ２が形成されている。その他の構成は第１の実施形態で示したとおりである。
【００５１】
本実施形態の電子部品においても、基材層の積層方向において、コイル導体はキャパシタ電極よりも第１主面に近接している。したがって、基材層の積層方向において、ダミー電極ＥＤ１，ＥＤ２がコイル導体よりも第１主面に近接していることで、積層体の焼成時の反りが抑制される。
【００５２】
このように、ダミー電極は積層体の内層に形成されていてもよい。
【００５３】
《第４の実施形態》
第４の実施形態では、積層体の内外における電極の形状が、第１の実施形態で示した例とは異なる電子部品について示す。
【００５４】
図１３は第４の実施形態に係る電子部品１０４の斜視図である。この電子部品１０４は、複数の基材層の積層方向に互いに対向する第１主面ＭＳ１及び第２主面ＭＳ２を有し、第１主面ＭＳ１及び第２主面ＭＳ２が長辺と短辺を有する直方体状の積層体１で構成された電子部品である。図１３においてＺ軸に平行な方向が上記積層方向であり、Ｘ軸に平行な方向が長辺方向であり、Ｙ軸に平行な方向が短辺方向である。
【００５５】
積層体１の内部には、キャパシタを構成するキャパシタ電極と、積層体１の積層方向に対して平行な巻回軸を有し、インダクタを構成するコイル導体と、を備えるが、図１３においては、それらの図示を省略している。
【００５６】
積層体１の第２主面ＭＳ２には、コイル導体及びキャパシタ電極に接続された、第１端子電極Ｅ１１、第２端子電極Ｅ１２、第３端子電極Ｅ１３及び第４端子電極Ｅ１４を備える。また、積層体１の第１主面ＭＳ１には、端子電極Ｅ１１，Ｅ１２，Ｅ１３，Ｅ１４にそれぞれ接続された端子電極Ｅ３１，Ｅ３２，Ｅ３３，Ｅ３４を備える。積層体１の第１主面ＭＳ１には方向性識別マークＭＤが形成されている。
【００５７】
図１４は、電子部品１０４の絶縁性の各基材層に形成されている導体パターンを示す分解平面図である。
【００５８】
基材層Ｓ１は最上層の基材層であり、基材層Ｓ１４は最下層の基材層である。基材層Ｓ２〜Ｓ１３は、最上層の基材層Ｓ１と最下層の基材層Ｓ１４との間にある基材層である。
【００５９】
基材層Ｓ２〜Ｓ１３には側部端子電極Ｅ２１，Ｅ２２，Ｅ２３，Ｅ２４が形成されている。各基材層に形成されている側部端子電極Ｅ２１，Ｅ２２，Ｅ２３，Ｅ２４は同一符号の端子電極同士で導通する。
【００６０】
図１、図２、に示した第１の実施形態に係る電子部品１０１とは、最上層の基材層Ｓ１に形成されている電極のパターンが異なる。基材層Ｓ１には、第１端子電極Ｅ１１、第２端子電極Ｅ１２、第３端子電極Ｅ１３及び第４端子電極Ｅ１４が形成されている。基材層Ｓ１４には、第１端子電極Ｅ３１、第２端子電極Ｅ３２、第３端子電極Ｅ３３及び第４端子電極Ｅ３４が形成されている。その他の電極は第１の実施形態に係る電子部品１０１と同様である。
【００６１】
側部端子電極Ｅ２１は基材層Ｓ１に形成されている第１端子電極Ｅ３１及び基材層Ｓ１４に形成されている第１端子電極Ｅ１１に導通し、側部端子電極Ｅ２２は基材層Ｓ１に形成されている第２端子電極Ｅ３２及び基材層Ｓ１４に形成されている第２端子電極Ｅ１２に導通する。同様に、側部端子電極Ｅ２３は基材層Ｓ１に形成されている第３端子電極Ｅ１３及び基材層Ｓ１４に形成されている第３端子電極Ｅ３３に導通し、側部端子電極Ｅ２４は基材層Ｓ１に形成されている第４端子電極Ｅ１４及び基材層Ｓ１４に形成されている第４端子電極Ｅ３４に導通する。
【００６２】
したがって、最上層の基材層Ｓ１に形成されている第１端子電極Ｅ１１、第２端子電極Ｅ１２、第３端子電極Ｅ１３、第４端子電極Ｅ１４も、基材層Ｓ２〜Ｓ１３に形成されている側部端子電極Ｅ２１，Ｅ２２，Ｅ２３，Ｅ２４にそれぞれ導通する。
【００６３】
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
【符号の説明】
【００６４】
Ｃ１…第１キャパシタ
Ｃ２…第２キャパシタ
Ｃ１１Ａ，Ｃ１２Ａ，Ｃ１１Ｂ，Ｃ１２Ｂ…第１キャパシタ電極
Ｃ２１，Ｃ２２…第２キャパシタ電極
ＣＯ…コイル開口
Ｅ１１，Ｅ３１…第１端子電極
Ｅ１２，Ｅ３２…第２端子電極
Ｅ１３，Ｅ３３…第３端子電極
Ｅ１４，Ｅ３４…第４端子電極
Ｅ２１，Ｅ２２，Ｅ２３，Ｅ２４…側部端子電極
ＥＤ，ＥＤ１，ＥＤ２…ダミー電極
ＥＤ１１，ＥＤ１２，ＥＤ２１，ＥＤ２２…ダミー電極
Ｇ…間隙
Ｌ１…第１コイル
Ｌ２…第２コイル
Ｌ１１，Ｌ１２，Ｌ１３…第１コイル導体
Ｌ２１，Ｌ２２，Ｌ２３…第２コイル導体
ＬＳ…長辺
ＬＳ１…第１長辺
ＬＳ２…第２長辺
Ｍ…相互インダクタンス
ＭＤ…方向性識別マーク
ＭＳ１…第１主面
ＭＳ２…第２主面
Ｓ０〜Ｓ１４…基材層
ＳＳ…短辺
Ｔ１…第１端子
Ｔ２…第２端子
ＴＧ…基準電位端子
１…積層体
１０１，１０４…電子部品
【要約】
電子部品（１０１）は、基材層の積層方向に互いに対向する第１主面（ＭＳ１）及び第２主面（ＭＳ２）を有し、第１主面（ＭＳ１）及び第２主面（ＭＳ２）が長辺と短辺を有する直方体状の積層体（１）で構成された電子部品である。電子部品（１０１）は、キャパシタを構成するキャパシタ電極と、積層体（１）の積層方向に対して平行な巻回軸を有し、インダクタを構成するコイル導体と、コイル導体及びキャパシタ電極に接続された端子電極と、この端子電極には接続されず、積層体の長辺に沿って延びるダミー電極と、を備える。基材層の積層方向において、コイル導体はキャパシタ電極よりも第１主面（ＭＳ１）に近接し、ダミー電極（ＥＤ１，ＥＤ２）はコイル導体よりも第１主面（ＭＳ１）に近接し、積層方向に視て、ダミー電極（ＥＤ１，ＥＤ２）はコイル導体のコイル開口とは重ならない。【図１】
0006973697.tif 000002
【図２】
0006973697.tif 000003
【図３】
0006973697.tif 000004
【図４】
0006973697.tif 000005
【図５】
0006973697.tif 000006
【図６】
0006973697.tif 000007
【図７】
0006973697.tif 000008
【図８】
0006973697.tif 000009
【図９】
0006973697.tif 000010
【図１０】
0006973697.tif 000011
【図１１】
0006973697.tif 000012
【図１２】
0006973697.tif 000013
【図１３】
0006973697.tif 000014
【図１４】
0006973697.tif 000015