(57)【特許請求の範囲】
【請求項１】
半導体スイッチング素子の動作により直流電力を交流電力に変換する直流−交流変換部と、前記直流−交流変換部の交流出力側に共振回路及び絶縁用変圧器を介して接続された整流回路と、からなるコンバータユニットを複数台並列に接続し、
前記コンバータユニットの出力電圧及び出力電流に基づいて変調率指令を生成する制御回路と、前記変調率指令から前記半導体スイッチング素子の駆動パルスを生成するパルス発生回路と、からなる制御装置を前記コンバータユニットごとに備えたＤＣ−ＤＣコンバータ装置において、
各コンバータユニットのスイッチング周波数と出力電圧との関係を示す特性上、同一の出力電圧に対応するスイッチング周波数のうち最も低いものを共通スイッチング周波数として複数の前記制御回路間で共有し、前記共通スイッチング周波数を有する前記駆動パルスにより全ての前記コンバータユニットを運転することを特徴としたＤＣ−ＤＣコンバータ装置。
【請求項２】
請求項１に記載したＤＣ−ＤＣコンバータ装置において、
各コンバータユニットの間で前記駆動パルスの位相をずらすことにより、前記共通スイッチング周波数における各コンバータユニットの出力電圧を等しくすることを特徴とするＤＣ−ＤＣコンバータ装置。
【請求項３】
請求項２に記載したＤＣ−ＤＣコンバータ装置において、
各コンバータユニットを、変調率指令に応じて位相変調制御することにより、前記駆動パルスの位相をずらすことを特徴とするＤＣ−ＤＣコンバータ装置。
【請求項４】
請求項１〜３の何れか１項に記載したＤＣ−ＤＣコンバータ装置において、
前記直流−交流変換部が前記半導体スイッチング素子のフルブリッジ回路またはハーフブリッジ回路からなり、前記整流回路が全波整流回路または半波整流回路からなることを特徴とするＤＣ−ＤＣコンバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流−直流変換を行うコンバータユニットを複数台、並列に接続して構成されるＤＣ−ＤＣコンバータ装置に関する。
【背景技術】
【０００２】
図５は、この種のＤＣ−ＤＣコンバータ装置の第１の従来技術を示している。
図５において、１００，２００は直流−直流変換を行う電流共振型のコンバータユニットである。これらのコンバータユニット１００，２００の構成は同一であり、入力端子ａ，ｂと出力端子ｃ，ｄとの間に互いに並列に接続されている。【０００３】
１１，２１は、直流入力電圧（コンデンサＣ１，Ｃ４の両端電圧）Ｖｉｎを交流電圧に変換する直流−交流変換部であり、それぞれ半導体スイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８のフルブリッジ回路により構成されている。
直流−交流変換部１１の交流出力端子は共振用リアクトルＬ１、共振用コンデンサＣ２、及び絶縁用の変圧器ＴＲ１を介して、ダイオードＤ１〜Ｄ４からなる整流回路１２の交流入力側に接続され、直流−交流変換部２１の交流出力端子は共振用リアクトルＬ３、共振用コンデンサＣ５、及び絶縁用の変圧器ＴＲ２を介して、ダイオードＤ５〜Ｄ８からなる整流回路２２の交流入力側に接続されている。
整流回路１２，２２の直流出力端子間にはコンデンサＣ３，Ｃ６がそれぞれ接続され、コンデンサＣ３，Ｃ６の各一端と直流出力端子ｃとの間にはリアクトルＬ２，Ｌ４がそれぞれ接続されている。
周知のように、電流共振型のＤＣ−ＤＣコンバータでは、共振用リアクトル及び共振用コンデンサによる共振現象を利用して直流−交流変換部１１，２１の出力電流を正弦波に制御することが可能である。【０００４】
次に、コンバータユニット１００，２００を制御する制御装置は、以下のように構成されている。
出力端子ｃ，ｄ間の電圧Ｖｏが出力電圧検出回路３１により検出され、出力端子ｄを流れる電流が出力電流検出回路３２により検出されると共に、これらの電圧，電流検出値は制御回路４０に入力されている。制御回路４０は、電圧，電流検出値を各指令値に一致させるための変調率指令を生成し、ゲートパルス発生回路５０は、上記変調率指令とキャリアとを比較するＰＷＭ制御により直流−交流変換部１１，２１のスイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８に対する共通のゲートパルスを生成して出力する。具体的には、スイッチング素子Ｑ１，Ｑ５を同一のパルスにより、同Ｑ２，Ｑ６、同Ｑ３，Ｑ７、同Ｑ４，Ｑ８をそれぞれ同一のパルスによってオン・オフさせている。
しかし、直流−交流変換部１１，２１のスイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８に対するゲートパルスを共通にして同一のスイッチング周波数により運転したとしても、各ユニット１００，２００を構成する部品の特性上のバラツキにより、出力電圧Ｖｏ１，Ｖｏ２は通常、等しくならず、装置全体の出力電圧Ｖｏが変動する。【０００５】
次に、図６は第２の従来技術を示すブロック図であり、特許文献１に記載されたＤＣ−ＤＣコンバータと構成が共通している。
この従来技術では、直流−交流変換部１１，２１のそれぞれに対応させてゲートパルス発生回路５１，５２を設け、図７に示すように、直流−交流変換部１１のスイッチング素子Ｑ１〜Ｑ４に対するゲートパルスと直流−交流変換部２１のスイッチング素子Ｑ５〜Ｑ８に対するゲートパルスとの間に位相差を設けている。なお、図６，図７において、ｖａｃ１，ｖａｃ２はそれぞれ直流−交流変換部１１，２１の交流電圧、Ｔはスイッチング周期である。【０００６】
この従来技術によれば、コンバータユニット１００，２００の構成部品の特性に多少のバラツキがあったとしても、ゲートパルスに位相差を設けることにより出力電流Ｉｏの脈動をある程度吸収して出力電圧Ｖｏの変動を抑制することができる。
しかし、コンバータユニット１００，２００のスイッチング周波数−出力電圧特性が例えば図８のようである場合、出力電圧の目標値がＶｏ１であるとすると、コンバータユニット１００の特性に従ってスイッチング周波数をｆｓ１に設定するとコンバータユニット２００の出力電圧はＶｏ３となり、コンバータユニット１００の出力電圧Ｖｏ１との間に誤差を生じる。また、コンバータユニット２００の特性に従ってスイッチング周波数をｆｓ２に設定するとコンバータユニット１００の出力電圧はＶｏ２となり、やはりコンバータユニット２００の出力電圧Ｖｏ１との間に誤差を生じる。
何れにしても、コンバータユニット１００，２００の出力電圧の誤差に起因して出力電流Ｉｏ１，Ｉｏ２がアンバランスとなり、出力電圧Ｖｏの変動が大きくなるという問題があった。【０００７】
次いで、図９は第３の従来技術を示すブロック図であり、その構成は特許文献２に記載された電源装置と共通している。
この従来技術では、一方のコンバータユニット１００に対応させて出力電圧検出回路３１、出力電流検出回路３２、制御回路４１及びゲートパルス発生回路５１を設けると共に、他方のコンバータユニット２００に対応させて出力電圧検出回路３３、出力電流検出回路３４、制御回路４２及びゲートパルス発生回路５２を設け、各制御回路４１，４２が、対応するユニット１００，２００に対するスイッチング周波数を異ならせることで各ユニット１００，２００の出力電圧Ｖｏ１，Ｖｏ２が等しくなるように制御している。【０００８】
つまり、前述の図８において出力電圧の目標値がＶｏ１である場合に、一方のコンバータユニット１００のスイッチング周波数をｆｓ１に設定し、他方のコンバータユニット２００のスイッチング周波数をｆｓ２に設定して制御するものである。
この従来技術によれば、コンバータユニット１００，２００の出力電圧Ｖｏ１，Ｖｏ２が一致するため、各ユニットから出力される平均電力はバランスするが、各ユニットのスイッチング周波数が異なるため、出力電圧及び出力電流がスイッチング周波数よりも低い周波数で脈動するという問題があった。【０００９】
更に、図１０は第４の従来技術であり、特許文献３に記載されたＤＣ−ＤＣコンバータの並列運転回路を示している。
図１０において、３００Ａ，３００Ｂは並列接続された同一構成のコンバータユニット、３１０は電源部、３１１は変圧器、３１２はＦＥＴ、３１３は整流回路、３２０は誤差電圧検出部、３２１はツェナダイオード、３２２は誤差増幅器、３２３はフォトカプラ、３３０は電圧検出部、３３１は誤差増幅器、３４１はトランジスタ、３４２は定電圧制御部、３４３は補助電源部、３５０は両ユニット３００Ａ，３００Ｂ間の信号線、４００は負荷である。【００１０】
この従来技術では、両ユニット３００Ａ，３００Ｂの定電圧制御部３４２に比較誤差信号を与えるフォトカプラ３２３の出力側を信号線３５０にて相互に接続することにより、平常時には両ユニット３００Ａ，３００Ｂの出力電圧の誤差を均等化している。そして、例えばユニット３００Ａの誤差電圧検出部３２０の抵抗等に異常が発生した場合には、誤差増幅器３３１の出力によりトランジスタ３４１をオフしてユニット３００Ａ，３００Ｂ間の信号線３５０を電気的に切り離し、健全なユニット３００Ｂから負荷４００に所定の電圧を供給するように構成されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１０−４１８５５号公報（［００１５］〜［００５４］、図１，図２等）
【特許文献２】特開２０１６−１６７９０５号公報（［００２８］〜［００６９］、図１，図３等）
【特許文献３】特許第２８２３８９６号公報（第２頁右欄第３行〜第４５行、第２図等）
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ここで、図１１は第１の従来技術による出力電圧の波形図、図１２は第２の従来技術による出力電圧及び出力電流の波形図、図１３は第３の従来技術による出力電圧及び出力電流の波形図である。
第１の従来技術では、単一の制御回路４０及びゲートパルス発生回路５０から共通のゲートパルスをコンバータユニット１００，２００に与えており、各ユニット１００，２００の出力電流Ｉｏ１，Ｉｏ２が同位相になるため、図１１に示す如く出力電圧Ｖｏの変動分ΔＶｏが大きくなっている。【００１３】
第２の従来技術では、単一の制御回路４０からゲートパルス発生回路５１，５２を用いて、各ユニット１００，２００を位相差のあるゲートパルスにより駆動している。図１２はゲートパルスの位相差を１８０度にした場合の波形図であり、各ユニット１００，２００から１８０度位相のずれた電流Ｉｏ１，Ｉｏ２が出力されるため、構成部品に特性上のバラツキがない場合には出力電流Ｉｏ１，Ｉｏ２の平均値はバランスし、出力電圧Ｖｏの変動も小さくなっている（図１２（ａ））。
これに対し、構成部品に特性上のバラツキがある場合には、各ユニット１００，２００の出力電流Ｉｏ１，Ｉｏ２の平均値は大きく異なり、結果的に出力電圧Ｖｏの変動も大きくなっている（図１２（ｂ））。【００１４】
図１３に示す第３の従来技術では、制御回路４１，４２からそれぞれゲートパルス発生回路５１，５２を介して各ユニット１００，２００を異なるスイッチング周波数にて駆動するので、出力電流Ｉｏ１，Ｉｏ２の位相が例えば１８０度ずれ、その平均値はバランスする。しかし、構成部品に特性上のバラツキがあると、図１３から明らかなように、出力電圧Ｖｏ及び出力電流Ｉｏ１，Ｉｏ２がスイッチング周波数よりも低い周波数で脈動するという問題がある。【００１５】
上記のように、第１〜第３の従来技術では、出力電圧Ｖｏの変動や各コンバータユニット１００，２００の出力電流Ｉｏ１，Ｉｏ２のアンバランス、出力電圧Ｖｏ及び出力電流Ｉｏ１，Ｉｏ２の脈動といった問題を解消することが困難である。
また、第４の従来技術は、並列運転されている２台のコンバータユニットの出力電圧誤差を均等化するための信号を、一方のユニットの故障時に遮断し、その後は他方のユニットから負荷に給電して運転を継続する発明であり、２台のユニットを並列運転したままの状態で出力電圧の変動を抑制し、各ユニットの出力電流のアンバランス等を解消するという課題を解決するものではない。【００１６】
そこで、本発明の解決課題は、複数台のコンバータユニットが並列運転される場合の出力電圧の変動や各コンバータユニットの出力電流のアンバランス、出力電圧及び出力電流の脈動を解消するようにしたＤＣ−ＤＣコンバータ装置を提供することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、請求項１に係る発明は、半導体スイッチング素子の動作により直流電力を交流電力に変換する直流−交流変換部と、前記直流−交流変換部の交流出力側に共振回路及び絶縁用変圧器を介して接続された整流回路と、からなるコンバータユニットを複数台並列に接続し、
前記コンバータユニットの出力電圧及び出力電流に基づいて変調率指令を生成する制御回路と、前記変調率指令から前記半導体スイッチング素子の駆動パルスを生成するパルス発生回路と、からなる制御装置を前記コンバータユニットごとに備えたＤＣ−ＤＣコンバータ装置において、
各コンバータユニットのスイッチング周波数と出力電圧との関係を示す特性上、同一の出力電圧に対応するスイッチング周波数のうち最も低いものを共通スイッチング周波数として複数の前記制御回路間で共有し、前記共通スイッチング周波数を有する前記駆動パルスにより全ての前記コンバータユニットを運転することを特徴とする。【００１８】
請求項２に係る発明は、請求項１に記載したＤＣ−ＤＣコンバータ装置において、各コンバータユニットの間で前記駆動パルスの位相をずらすことにより、前記共通スイッチング周波数における各コンバータユニットの出力電圧を等しくすることを特徴とする。【００１９】
請求項３に係る発明は、請求項２に記載したＤＣ−ＤＣコンバータ装置において、各コンバータユニットを、変調率指令に応じて位相変調制御することにより、前記駆動パルスの位相をずらすことを特徴とする。【００２０】
請求項４に係る発明は、請求項１〜３の何れか１項に記載したＤＣ−ＤＣコンバータ装置において、前記直流−交流変換部が前記半導体スイッチング素子のフルブリッジ回路またはハーフブリッジ回路からなり、前記整流回路が全波整流回路または半波整流回路からなることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、出力電圧の変動を抑制すると共に、複数台のコンバータユニットの出力電流をバランスさせ、また、出力電圧や出力電流の脈動を防止することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態を示す回路図である。
【図２】本発明の実施形態における制御回路の主要部の一例を示す回路図である。
【図３】本発明の実施形態における基準化周波数と入出力電圧比との関係を示す波形図である。
【図４】本発明の実施形態による出力電圧及び出力電流の波形図である。
【図５】第１の従来技術を示す回路図である。
【図６】第２の従来技術を示す回路図である。
【図７】第２の従来技術の動作を示すタイミングチャートである。
【図８】第２の従来技術における各コンバータユニットのスイッチング周波数と出力電圧との関係を示す波形図である。
【図９】第３の従来技術を示す回路図である。
【図１０】第４の従来技術を示す回路図である。
【図１１】第１の従来技術による出力電圧及び出力電流の波形図である。
【図１２】第２の従来技術による出力電圧及び出力電流の波形図である。
【図１３】第３の従来技術による出力電圧及び出力電流の波形図である。
【発明を実施するための形態】
【００２３】
以下、図に沿って本発明の実施形態を説明する。
図１は、この実施形態に係るＤＣ−ＤＣコンバータ装置のブロック図である。コンバータユニット１００，２００は直流入力端子ａ，ｂと直流出力端子ｃ，ｄとの間に互いに並列接続され、各ユニット１００，２００は、それぞれ図５，図６，図９の従来技術と同様に構成されている。
【００２４】
コンバータユニット１００の制御装置は、当該ユニット１００の出力電圧検出回路３１、出力電流検出回路３２、制御回路４１及びゲートパルス発生回路５１を備え、コンバータユニット２００の制御装置は、当該ユニット２００の出力電圧検出回路３３、出力電流検出回路３４、制御回路４２及びゲートパルス発生回路５２を備えている。
ここで、本実施形態では、コンバータユニット１００の制御回路４１とコンバータユニット２００の制御回路４２との間で、有線または無線の通信路４３を介して周波数や位相等の情報を授受可能に構成されている。
【００２５】
いま、コンバータユニット１００，２００の構成部品の特性上のバラツキにより、両者のスイッチング周波数と出力電圧との関係が前述した図８の通りであるとする。この場合、ＤＣ−ＤＣコンバータ装置の出力電圧の目標値がＶｏ１であるとすると、前述したごとく、コンバータユニット１００のスイッチング周波数はｆｓ１、コンバータユニット２００のスイッチング周波数はｆｓ２となる。このように両ユニット１００，２００を異なるスイッチング周波数で動作させた場合には、第３の従来技術と同様に出力電圧Ｖｏ及び出力電流Ｉｏ１，Ｉｏ２が脈動することになる。
【００２６】
そこで、本実施形態では、出力電圧の目標値Ｖｏ１に対応するコンバータユニット１００，２００のスイッチング周波数ｆｓ１，ｆｓ２のうち、低い方の周波数ｆｓ１を共通スイッチング周波数として両ユニット１００，２００のスイッチング素子Ｑ１〜Ｑ４，Ｑ５〜Ｑ８をスイッチングする。つまり、スイッチング周波数が低いコンバータユニット１００をマスター、他方のコンバータユニット２００をスレーブとして、マスター側のスイッチング周波数により両ユニット１００，２００を制御することとした。なお、制御回路４１，４２が通信路４３を介して両ユニット１００，２００のスイッチング周波数ｆｓ１，ｆｓ２を突き合わせれば、マスター側のスイッチング周波数、すなわち共通スイッチング周波数を決定し、これを両ユニット１００，２００が共有することは容易である。
上記の処理によって両ユニット１００，２００のスイッチング周波数を一致させることができるため、図１３に示されるような出力電圧Ｖｏ及び出力電流Ｉｏ１，Ｉｏ２の脈動を防止することができる。
【００２７】
一方、コンバータユニット１００，２００のスイッチング周波数を共通スイッチング周波数ｆｓ１により統一すると、前記の図８によれば、各ユニット１００，２００の出力電圧はそれぞれＶｏ１，Ｖｏ３となり、このままでは出力電流Ｉｏ１，Ｉｏ２のアンバランスや出力電圧Ｖｏの変動を招くことになる。
この問題を解決するため、本実施形態では、コンバータユニット２００のスイッチング素子を駆動するゲートパルスの位相を、例えば本出願人による特許５９２８９１３号公報に記載された位相変調制御（位相シフト制御）等によってずらすことにより、出力電圧Ｖｏ３を減少させてＶｏ１に一致させる。これにより、各ユニット１００，２００の出力電圧を目標値に一致させて出力電圧Ｖｏの変動を防ぎ、しかも電流Ｉｏ１，Ｉｏ２をバランスさせることが可能である。
なお、請求項２における「駆動パルスの位相をずらす」とは、上述した位相変調制御による方法のほか、図７に示したように各ユニット間で一律に駆動パルス（ゲートパルス）の位相をずらす場合も含むものである。
【００２８】
図２は、上述したゲートパルスの位相を調整する一つの手段として、図１の制御回路４２及びゲートパルス発生回路５２において周波数変調制御と位相変調制御とを切替可能とした回路図であり、前記特許第５９２８９１３号公報に記載されているものである。ここでは、コンバータユニット２００のスイッチング素子Ｑ５〜Ｑ８を駆動して当該ユニット２００の出力電圧を調整する場合を想定して説明する。
【００２９】
図２において、周波数変調回路４２１は、コンバータユニット２００の出力電圧Ｖｏ２及び出力電流Ｉｏ２に基づいて設定される変調率指令λ（０≦λ≦１）から周波数変調信号Ｖｐｆｍを生成するものであり、リミッタＬＩＭ１（下限値：１−λｃ、上限値：λｌｉｍ）、積分器ＩＮＴ、コンパレータＣＭＰ１、及びＴフリップフロップＴ−ＦＦを備えている。なお、０＜λｃ＜λｌｉｍ＜１であり、λｃ＝Ｖ１（コンパレータＣＭＰ１の基準電圧）である。
また、位相変調回路４２２は、変調率指令λとキャリア信号ＶｔｒとＴフリップフロップＴ−ＦＦの出力信号とから位相変調信号Ｖｐｓを生成するものであり、リミッタＬＩＭ２（下限値：０、上限値：λｃ）、コンパレータＣＭＰ２、及び排他的論理和ゲートＸＯＲを備えている。
更に、ゲートパルス発生回路５２は、周波数変調信号Ｖｐｆｍ及び位相変調信号Ｖｐｓから反転論理ゲートＮＯＴ１，ＮＯＴ２、及びオンディレイ回路ＤＴ１〜ＤＴ４を介して、コンバータユニット２００の直流−交流変換部２１のスイッチング素子Ｑ５〜Ｑ８に対するゲートパルスを生成する。
なお、上記の回路は、コンバータユニット１００の制御回路４１にも内蔵されている。
【００３０】
図２においては、変調率指令λの大きさに応じて周波数変調制御と位相変調制御とを切り替えており、変調率指令λがλｃより大きい領域では周波数変調制御を行い、λをλｃより小さくすることで位相変調制御に移行するように動作する。
従って、図８に示したように、コンバータユニット２００の出力電圧Ｖｏ３がコンバータユニット１００の出力電圧Ｖｏ１より大きい場合に、コンバータユニット２００の制御回路４２内で図２における変調率指令λをλｃより小さくなるように調整してスイッチング素子Ｑ５〜Ｑ８を駆動することにより、出力電圧Ｖｏ３を減少させてＶｏ１に一致させる制御を行うことができる。
本実施形態では、前述したごとく、例えばスイッチング周波数が低いコンバータユニット１００をマスターとし、他方のコンバータユニット２００をスレーブとした場合に、マスター側のコンバータユニット１００については特許第５９２８９１３号公報に記載されている周波数変調制御または位相変調制御を行い、スレーブ側のコンバータユニット２００については上述したような位相変調制御を行うことにより、両ユニット１００，２００の出力電圧を一致させることを想定している。
【００３１】
なお、図３は、負荷の軽重に応じたコンバータユニット（例えば、コンバータユニット２００）の基準化周波数Ｆ（Ｆｓ／Ｆｒ）と入出力電圧比との関係を示す特性図である。ここで、Ｆｓはスイッチング周波数、Ｆｒは共振周波数である。また、縦軸の入出力電圧比において、ｅ１は本実施形態により制御可能な領域、ｅ２は第３の従来技術により制御可能な領域、ｅ３は位相変調制御により制御可能な領域、ｅ４は周波数変調制御により制御可能な領域である。
図３において、基準化周波数Ｆが１．０、つまり、スイッチング周波数を共振周波数に等しくして制御する場合に入出力電圧比が１．０となる点（領域ｅ３とｅ４との境界点）で周波数変調制御から位相変調制御に移行させれば、出力電圧Ｖｏを急激に変化させずにシームレスな切り替えが可能である。
【００３２】
図４は、この実施形態により制御した出力電圧Ｖｏ及び出力電流Ｉｏ１，Ｉｏ２，Ｉｏの波形図である。
図１２（ｂ）に示した第２の従来技術と比べて、各ユニット１００，２００の出力電流Ｉｏ１，Ｉｏ２のアンバランスが改善されており、また、出力電圧Ｖｏの変動も少なくなっている。
また、図１３に示した第３の従来技術と比べると、出力電流Ｉｏ１，Ｉｏ２や出力電圧Ｖｏの脈動が低減していることが判る。
【００３３】
なお、本発明の実施形態において、コンバータユニット１００，２００の一次側の直流−交流変換部は、スイッチング素子のフルブリッジ回路のほかハーフブリッジ回路でも良く、コンバータユニット１００，２００の二次側の整流回路は、全波整流回路（ブリッジ型全波整流回路またはセンタータップ型全波整流回路）または半波整流回路でも良い。すなわち、ＤＣ−ＤＣコンバータ装置の入力電圧、出力電圧、出力電流等の条件に合わせて最適な回路方式を選択することにより、装置全体の小型化、低損失化、低コスト化が可能となる。
【符号の説明】
【００３４】
１１，２１：直流−交流変換部
１２，２２：整流回路
３１，３３：出力電圧検出回路
３２，３４：出力電流検出回路
４１，４２：制御回路
４３：通信路
５１，５２：ゲートパルス発生回路
１００，２００：コンバータユニット
４２１：周波数変調回路
４２２：位相変調回路
ａ，ｂ：直流入力端子
ｃ，ｄ：直流出力端子
ＴＲ１，ＴＲ２：変圧器
Ｌ１〜Ｌ４：リアクトル
Ｃ１〜Ｃ６：コンデンサ
Ｑ１〜Ｑ８：半導体スイッチング素子
Ｄ１〜Ｄ８：ダイオード
ＬＩＭ１，ＬＩＭ２：リミッタ
ＣＭＰ１，ＣＭＰ２：コンパレータ
ＩＮＴ：積分器
Ｔ−ＦＦ：Ｔフリップフロップ
ＸＯＲ：排他的論理和ゲート
ＮＯＴ１，ＮＯＴ２：反転論理ゲート
ＤＴ１〜ＤＴ４：オンディレイ回路
【図１】
0006822606.tif 000002
【図２】
0006822606.tif 000003
【図３】
0006822606.tif 000004
【図４】
0006822606.tif 000005
【図５】
0006822606.tif 000006
【図６】
0006822606.tif 000007
【図７】
0006822606.tif 000008
【図８】
0006822606.tif 000009
【図９】
0006822606.tif 000010
【図１０】
0006822606.tif 000011
【図１１】
0006822606.tif 000012
【図１２】
0006822606.tif 000013
【図１３】
0006822606.tif 000014