(57)【特許請求の範囲】
【請求項１】
直流電圧源からの入力電圧を変換して出力電圧として出力する電力変換装置であって、
前記直流電圧源と出力側との間に接続され、互いに直列に接続された複数の半導体スイッチング素子と、
前記直流電圧源と出力側との間に接続されたインダクタと、
前記複数の半導体スイッチング素子のスイッチング周波数を比例積分制御により制御する制御部と、
前記入力電圧の電圧値、前記出力電圧の電圧値、および前記インダクタを流れるインダクタ電流の電流値の検出を行う検出部とを備え、
前記制御部は、
前記検出によって得られる前記入力電圧の電圧値および前記出力電圧の電圧値に基づいて、出力電圧指令値を演算する電圧制御部と、
前記入力電圧の電圧値、前記出力電圧指令値、および前記スイッチング周波数に基づいて、周波数指令値を演算する周波数制御部と、
前記周波数指令値に基づいてキャリアを生成するキャリア生成部とを有し、
前記キャリアに同期するタイミングで、前記検出を前記検出部により行うとともに、前記スイッチング周波数、および前記比例積分制御の積分時間の変更を前記制御部により行うことを特徴とする電力変換装置。
【請求項２】
前記周波数制御部は、前記電力変換装置の動作に伴って発生する損失を損失計算値として計算する損失演算部と、
前記損失計算値に基づいて、前記損失が最小となるスイッチング周波数を求め、前記周波数指令値として出力する周波数決定部とを備える請求項１に記載の電力変換装置。
【請求項３】
前記キャリアが三角波キャリアである場合に、前記三角波キャリアの位相が０度または１８０度となるタイミングで前記検出および前記スイッチング周波数の変更を行う請求項１または２に記載の電力変換装置。
【請求項４】
前記キャリアがのこぎり波キャリアである場合に、前記のこぎり波キャリアの山および谷からタイミングをずらして、前記検出および前記スイッチング周波数の変更を行う請求項１または２に記載の電力変換装置。
【請求項５】
前記周波数決定部は、山登り法により、前記損失計算値が最小となるスイッチング周波数を求める請求項２に記載の電力変換装置。
【請求項６】
前記損失計算値は、前記インダクタの鉄損、前記インダクタの銅損、前記複数の半導体スイッチング素子のスイッチング損失、および前記複数の半導体スイッチング素子とそれぞれ逆並列に接続された複数の還流ダイオードの導通損失のうちの少なくとも１つを含む請求項２または５に記載の電力変換装置。
【請求項７】
前記損失演算部は、前記複数のスイッチング素子を流れる電流およびそれぞれの端子間の電圧とスイッチング損失との関係を示すデータシートを用いて、前記スイッチング損失を計算する請求項６に記載の電力変換装置。
【請求項８】
前記損失演算部は、前記複数のスイッチング素子を流れる電流およびそれぞれの端子間の電圧により構成される近似式を用いて、前記スイッチング損失を計算する請求項６に記載の電力変換装置。
【請求項９】
前記電圧制御部は、前記周波数指令値に応じて制御パラメータを変更する請求項１から８のいずれか１項に記載の電力変換装置。
【請求項１０】
昇圧チョッパ、降圧チョッパ、または昇降圧チョッパを備える請求項１から９のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、電力変換装置に関する。
【背景技術】
【０００２】
太陽光発電による電力をインバータによって交流系統に連系する際、インバータと太陽光発電との間には、直流-直流変換を行うチョッパ回路を含む電力変換装置が用いられる。このチョッパ回路の効率向上の一方策として、運転状態に合わせてスイッチング周波数を制御し、チョッパ回路の損失を低減する方法が挙げられる。ここで、チョッパ回路の損失は、リアクトルの損失および半導体スイッチング素子の損失等を含む。従来、上記のようなチョッパ回路の損失をスイッチング周波数の関数として求め、損失が最小となるスイッチング周波数を選択する技術がある。（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１０１５５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の技術を用いる場合、スイッチング周波数を変更するタイミングを適切に設定しないと、スイッチング周波数変更に伴ってリプルが増大する虞がある。【０００５】
本願は、上記のような課題を解決するための技術を開示するものであり、スイッチング周波数の変更によるリプルの増加を防ぐことができる電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
本願に開示される電力変換装置は、直流電圧源からの入力電圧を変換して出力電圧として出力する電力変換装置であって、直流電圧源と出力側との間に接続され、互いに直列に接続された複数の半導体スイッチング素子と、直流電圧源と出力側との間に接続されたインダクタと、複数の半導体スイッチング素子のスイッチング周波数を比例積分制御により制御する制御部と、入力電圧の電圧値、出力電圧の電圧値、およびインダクタを流れるインダクタ電流の電流値の検出を行う検出部とを備え、制御部は、検出によって得られる入力電圧の電圧値および出力電圧の電圧値に基づいて、出力電圧指令値を演算する電圧制御部と、入力電圧の電圧値、出力電圧指令値、およびスイッチング周波数に基づいて、周波数指令値を演算する周波数制御部と、周波数指令値に基づいてキャリアを生成するキャリア生成部とを有し、キャリアに同期するタイミングで、検出を検出部により行うとともに、スイッチング周波数、および比例積分制御の積分時間の変更を制御部により行うものである。
【発明の効果】
【０００７】
本願に開示される電力変換装置によれば、スイッチング周波数の変更によるリプルの増加を防ぐことができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１における電力変換装置を示す概略構成図である。
【図２】実施の形態１に係る周波数制御部を示すブロック図である。
【図３】実施の形態１に係る損失演算部を示すブロック図である。
【図４Ａ】実施の形態１に係る昇圧チョッパの回路図である。
【図４Ｂ】実施の形態１における電力変換装置のスイッチング損失の発生パターンを示す図である。
【図５】実施の形態１における電力変換装置において、半導体スイッチング素子Ｑ１がターンオフされる直前の電流経路を示す図である。
【図６】実施の形態１における電力変換装置において、半導体スイッチング素子Ｑ２がターンオンされる直前の電流経路を示す図である。
【図７】実施の形態１における電力変換装置において、半導体スイッチング素子Ｑ２がターンオフされる直前の電流経路を示す図である。
【図８】実施の形態１における電力変換装置において、半導体スイッチング素子Ｑ１がターンオンされる直前の電流経路を示す図である。
【図９】実施の形態１における電力変換装置において、スイッチング周波数を更新するタイミングを示す図である。
【図１０】実施の形態２に係るスイッチング周波数制御部を示す図であり、山登り法を用いた周波数制御の概要を示す図である。
【図１１】山登り法を用いた周波数制御を説明する図である。
【図１２】実施の形態２に係る周波数決定部の動作を示すフロー図である。
【図１３】実施の形態３における電力変換装置の回路図であり、電力変換部が降圧チョッパである場合の回路図である。
【図１４】実施の形態４における電力変換装置の回路図であり、電力変換部が昇降圧チョッパである場合の回路図である。
【図１５Ａ】実施の形態４に係る昇降圧チョッパの回路図である。
【図１５Ｂ】実施の形態４における電力変換装置のスイッチング損失の発生パターンを示す図である。
【図１６】実施の形態４における電力変換装置において、半導体スイッチング素子Ｑ１がターンオフされる直前の電流経路を示す図である。
【図１７】実施の形態４における電力変換装置において、半導体スイッチング素子Ｑ２がターンオンされる直前の電流経路を示す図である。
【図１８】実施の形態４における電力変換装置において、半導体スイッチング素子Ｑ２がターンオフされる直前の電流経路を示す図である。
【図１９】実施の形態４における電力変換装置において、半導体スイッチング素子Ｑ１がターンオンされる直前の電流経路を示す図である。
【図２０Ａ】実施の形態５における電力変換装置の回路図であり、昇圧チョッパのスイッチング素子としてＩＧＢＴを用いた場合の回路図である。
【図２０Ｂ】実施の形態５における電力変換装置のスイッチング損失の発生パターンを示す図である。
【図２１Ａ】実施の形態６における電力変換装置の回路図であり、昇降圧チョッパのスイッチング素子としてＩＧＢＴを用いた場合の回路図である。
【図２１Ｂ】実施の形態６における電力変換装置のスイッチング損失の発生パターンを示す図である。
【図２２】各実施の形態に係る制御部のハードウェア構成の例を示す図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
実施の形態１を図１から図９、および図２２に基づいて説明する。図１は、実施の形態１における電力変換装置を示す概略構成図である。電力変換装置１００は、直流電圧源１０１と接続され、直流電圧源１０１から入力される入力電圧を所望の大きさの出力電圧に変換する電力変換部１０２と、電力変換部１０２を制御する制御部１０３とを備える。
【００１０】
電力変換部１０２は、それぞれＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）により構成され、互いに直列に接続された半導体スイッチング素子Ｑ１および半導体スイッチング素子Ｑ２を備えた昇圧チョッパ回路を有する。具体的には、直流電圧源１０１に対して平滑コンデンサ１０４が並列に接続されており、直流電圧源１０１の正極側と平滑コンデンサ１０４の正極側との接続点は、リアクトル１０５、すなわちインダクタを介して半導体スイッチング素子Ｑ１のソース端子および半導体スイッチング素子Ｑ２のドレイン端子の接続点に接続されている。半導体スイッチング素子Ｑ１のドレイン端子は、出力側となる平滑コンデンサ１０８の正極側に接続されている。半導体スイッチング素子Ｑ２のソース端子は、直流電圧源１０１の負極側および平滑コンデンサ１０８の負極側に接続されている。また、半導体スイッチング素子Ｑ１および半導体スイッチング素子Ｑ２には、還流ダイオードＤ１および還流ダイオードＤ２がそれぞれ逆並列に接続されている。
【００１１】
平滑コンデンサ１０４の両端電圧は、入力電圧として電圧検出器１０９に検出される。電圧検出器１０９は、検出した電圧値を入力電圧検出値Ｖｉｎ＿ｄｅｔとして制御部１０３に出力する。平滑コンデンサ１０８の両端電圧は、出力電圧として電圧検出器１１１に検出される。電圧検出器１１１は、検出した電圧値を出力電圧検出値Ｖｏｕｔ＿ｄｅｔとして制御部１０３に出力する。直流電圧源１０１の正極側と平滑コンデンサ１０４の正極側との接続点と、リアクトル１０５との間には、インダクタ電流を検出する電流検出器１１０が設けられている。電流検出器１１０は、検出した電流値をインダクタ電流検出値ＩＬ＿ｄｅｔとして制御部１０３に出力する。
【００１２】
制御部１０３は、入力電圧検出値Ｖｉｎ＿ｄｅｔ、出力電圧検出値Ｖｏｕｔ＿ｄｅｔ、インダクタ電流検出値ＩＬ＿ｄｅｔ、および後述する周波数指令値ｆｓｗ＿ｒｅｆが入力され、これらの値を用いてデューティ指令値Ｄｒｅｆ、すなわち出力電圧指令値を演算する電圧制御部１１２と、入力電圧検出値Ｖｉｎ＿ｄｅｔ、出力電圧検出値Ｖｏｕｔ＿ｄｅｔ、インダクタ電流検出値ＩＬ＿ｄｅｔ、およびデューティ指令値Ｄｒｅｆが入力され、これらの値を用いて周波数指令値ｆｓｗ＿ｒｅｆを演算する周波数制御部１１３と、周波数指令値ｆｓｗ＿ｒｅｆが入力され、周波数指令値ｆｓｗ＿ｒｅｆを用いてキャリアｃａｒを生成するキャリア生成部１１４と、デューティ指令値Ｄｒｅｆとキャリアｃａｒが入力され、デューティ指令値Ｄｒｅｆとキャリアｃａｒを用い、ＰＷＭ制御によってゲート信号ＧＱ１およびゲート信号ＧＱ２を生成するゲート信号生成部１１５とを備えている。ゲート信号ＧＱ１およびゲート信号ＧＱ２は、それぞれ半導体スイッチング素子Ｑ１および半導体スイッチング素子Ｑ２を駆動させるゲート信号である。
【００１３】
電圧制御部１１２は、周波数指令値ｆｓｗ＿ｒｅｆに応じて制御パラメータを変更する。この制御パラメータの一例として、比例積分制御の積分時間Ｔｉがある。積分時間Ｔｉは以下の式（１）によって決定される。
【数１】
0006932294.tif 000002
式（１）において、Ｔｉ０は積分時間の設計値である。式（１）に示すように、周波数指令値ｆｓｗ＿ｒｅｆに応じて積分時間Ｔｉを変更することで、スイッチング周波数を変更した場合でも、設計値どおりの積分時間で演算を行うことが可能となる。
【００１４】
図２は、実施の形態１に係る周波数制御部を示すブロック図である。周波数制御部１１３は、電力変換部１０２で生じる損失を演算する損失演算部１１３ａと、損失が最適化されるように周波数指令値ｆｓｗ＿ｒｅｆを決定する周波数決定部１１３ｂを備える。損失演算部１１３ａは、入力電圧検出値Ｖｉｎ＿ｄｅｔ、出力電圧検出値Ｖｏｕｔ＿ｄｅｔ、インダクタ電流検出値ＩＬ＿ｄｅｔ、およびデューティ指令値Ｄｒｅｆが入力され、これらの値を用いて損失計算値Ｐｌｏｓｓを計算する。周波数決定部１１３ｂは、入出力電圧およびインダクタ電流から事前に設定したロスマップを用い、電力変換部１０２で生じる損失が最小となるように周波数指令値ｆｓｗ＿ｒｅｆを決定する。
【００１５】
図３は、実施の形態１に係る損失演算部を示すブロック図である。損失演算部１１３ａは、入力電圧検出値Ｖｉｎ＿ｄｅｔ、出力電圧検出値Ｖｏｕｔ＿ｄｅｔ、およびデューティ指令値Ｄｒｅｆが入力され、これらの値を用いて電流変動量ΔＩを計算する電流変動量演算部１１３ａ１と、電流変動量ΔＩを用いて磁束密度変動量ΔＢを計算する磁束密度演算部１１３ａ２と、磁束密度変動量ΔＢおよびデューティ指令値Ｄｒｅｆを用いて鉄損Ｐｉｒを計算する鉄損演算部１１３ａ３と、インダクタ電流検出値ＩＬ＿ｄｅｔを用いて銅損Ｐｃｏｐを計算する銅損演算部１１３ａ４と、インダクタ電流検出値ＩＬ＿ｄｅｔおよび電流変動量ΔＩを用いてスイッチング損失Ｐｓｗを計算するスイッチング損失演算部１１３ａ５と、インダクタ電流検出値ＩＬ＿ｄｅｔおよび電流変動量ΔＩを用いて導通損失Ｐｃｏｎを計算する導通損失演算部１１３ａ６とを備える。また損失演算部１１３ａは、それぞれ計算された鉄損Ｐｉｒ、銅損Ｐｃｏｐ、スイッチング損失Ｐｓｗ、導通損失Ｐｃｏｎに対し、定数Ｋｌｏｓｓ１、Ｋｌｏｓｓ２、Ｋｌｏｓｓ３、Ｋｌｏｓｓ４をそれぞれ乗算する４つの乗算器１１３ａ７と、それぞれの乗算器１１３ａ７の出力を合算して損失計算値Ｐｌｏｓｓを計算する加算器１１３ａ８を備えている。
【００１６】
電流変動量演算部１１３ａ１は、以下の式（２）に従って電流変動量ΔＩを計算する。
【数２】
0006932294.tif 000003
式（２）において、Ｌはリアクトル１０５のインダクタンス、ｆｓｗは半導体スイッチング素子Ｑ１、Ｑ２のスイッチング周波数である。
【００１７】
磁束密度演算部１１３ａ２は、以下の式（３）に従って磁束密度変動量ΔＢを計算する。
【数３】
0006932294.tif 000004
式（３）において、Ｎはリアクトル１０５のターン数、Ｓはリアクトル１０５の鉄心断面積である。
【００１８】
鉄損演算部１１３ａ３は、以下の式（４）に示すｉＧＳＥ（ｉｍｐｒｏｖｅｄ  Ｇｅｎｅｒａｌｉｚｅｄ  Ｓｔｅｉｎｍｅｔｚ  Ｅｑｕａｔｉｏｎ：拡張スタインメッツ方程式）に従って鉄損Ｐｉｒを計算する。
【数４】
0006932294.tif 000005
式（４）において、ＶＯｌｃｏｒｅはリアクトル１０５の鉄心体積であり、α、β＊、ｋ＊ｉは、磁束密度変動量ΔＢ、直流偏磁、およびリアクトル１０５の磁性材料の特性によって決まる定数である。例えば磁性材料としてフェライトを用いる場合、αの値は０〜２、β＊の値は０〜４、ｋ＊ｉの値は０〜１２となる。
【００１９】
銅損演算部１１３ａ４は、以下の式（５）に従って銅損Ｐｃｏｐを計算する。
【数５】
0006932294.tif 000006
式（５）において、Ｒｗはリアクトル１０５の巻線抵抗であり、ＩＬ＿ｄｅｔは上述したインダクタ電流検出値である。
【００２０】
スイッチング損失演算部１１３ａ５は、以下の式（６）に従って、半導体スイッチング素子Ｑ１、Ｑ２のスイッチング損失Ｐｓｗを計算する。
【数６】
0006932294.tif 000007
式（６）において、Ｅｏｎ＿Ｑ１、Ｅｏｆｆ＿Ｑ１は半導体スイッチング素子Ｑ１のターンオン損失、ターンオフ損失であり、Ｅｏｎ＿Ｑ２、Ｅｏｆｆ＿Ｑ２は半導体スイッチング素子Ｑ２のターンオン損失、ターンオフ損失である。またＥｒｅｃは、還流ダイオードＤ１、Ｄ２のリカバリー損失である。
【００２１】
Ｅｏｎ＿Ｑ１は、半導体スイッチング素子Ｑ１のターンオン時のドレイン電流ＩＤ＿ｏｎ＿Ｑ１およびドレイン―ソース間電圧ＶＤＳ＿ｏｎＱ１の関数であるので、ターンオン損失と、ドレイン電流およびドレイン―ソース間電圧との関係を示すデータシートなどを用い、Ｅｏｎ＿Ｑ１計算時のドレイン電流およびドレイン―ソース間電圧から求められる。Ｅｏｆｆ＿Ｑ１は、半導体スイッチング素子Ｑ１のターンオフ時のドレイン電流ＩＤ＿ｏｆｆ＿Ｑ１およびドレイン―ソース間電圧ＶＤＳ＿ｏｆｆ＿Ｑ１の関数であるので、ターンオフ損失と、ドレイン電流およびドレイン―ソース間電圧との関係を示すデータシートなどを用い、Ｅｏｆｆ＿Ｑ１計算時のドレイン電流およびドレイン―ソース間電圧から求められる。このようなデータシートは、予め作成されたものを用いればよい。Ｅｏｎ＿Ｑ２、Ｅｏｆｆ＿Ｑ２についても同様である。Ｅｒｅｃは、リカバリー時のアノード電流ＩＡ＿ｒｅｃおよびカソード―アノード間電圧ＶＫＡ＿ｒｅｃの関数であるので、リカバリー損失と、アノード電流およびカソード―アノード間電圧との関係を示すデータシートなどを用い、Ｅｒｅｃ計算時のアノード電流およびカソード―アノード間電圧から求められる。
なお、各損失発生時の電流および電圧については後述する。
【００２２】
また、スイッチング損失Ｐｓｗに含まれるＥｏｎ＿Ｑ１などの計算においては、上記のようにデータシートを用いる方法に限らず、上述した電流および電圧により構成される近似式を用いてもよい。一例として、Ｅｏｎ＿Ｑ１は以下の式（７）のように、ＩＤのべき級数として近似的に表される。式（７）において、ＩＤは半導体スイッチング素子Ｑ１でターンオン損失が発生するタイミングにおける電流値であり、インダクタ電流検出値ＩＬ＿ｄｅｔに応じて計算される値である。ａｎ(ｎは正の整数)はデータシートより近似式を作成することで得られる係数である。
【数７】
0006932294.tif 000008
式（６）に含まれるその他の損失についても同様であり、Ｅｏｆｆ＿Ｑ１、Ｅｏｎ＿Ｑ２、Ｅｏｆｆ＿Ｑ２、Ｅｒｅｃは、それぞれ、半導体スイッチング素子Ｑ１でターンオフ損失が発生するタイミングにおける電流値、半導体スイッチング素子Ｑ２でターンオン損失が発生するタイミングにおける電流値、半導体スイッチング素子Ｑ２でターンオフ損失が発生するタイミングにおける電流値、還流ダイオードＤ１、Ｄ２でリカバリー損失が発生するタイミングにおける電流値によって構成れるべき級数により、近似的に求めることができる。
【００２３】
導通損失演算部１１３ａ６は、以下の式（８）に従って、半導体スイッチング素子Ｑ１、Ｑ２の導通損失Ｐｃｏｎを計算する。
【数８】
0006932294.tif 000009
式（８）において、Ｖｏｎ＿ＤＳは半導体スイッチング素子Ｑ１、Ｑ２のドレイン―ソース間のオン電圧であり、Ｖｏｎ＿ＳＤは半導体スイッチング素子Ｑ１、Ｑ２のソース―ドレイン間のオン電圧であり、Ｖｏｎ＿ＤＳ、Ｖｏｎ＿ＳＤは、それぞれドレイン電流、ソース電流に依存する値である。
【００２４】
乗算器１１３ａ７は、以上のとおり計算された鉄損Ｐｉｒ、銅損Ｐｃｏｐ、スイッチング損失Ｐｓｗ、導通損失Ｐｃｏｎに対し、定数Ｋｌｏｓｓ１、Ｋｌｏｓｓ２、Ｋｌｏｓｓ３、Ｋｌｏｓｓ４をそれぞれ乗算する。ここで、定数Ｋｌｏｓｓ１、Ｋｌｏｓｓ２、Ｋｌｏｓｓ３、Ｋｌｏｓｓ４は、それぞれ０または１である。加算器１１３ａ８は、定数Ｋｌｏｓｓ１、Ｋｌｏｓｓ２、Ｋｌｏｓｓ３、Ｋｌｏｓｓ４が乗じられた各損失を合算し、損失計算値Ｐｌｏｓｓを計算する。
【００２５】
ここで、制御部１０３の各機能部を実現するハードウェア構成について説明する。図２２は、各実施の形態における電力変換装置の制御部のハードウェア構成の例を示す図である。制御部１０３は、主に、プロセッサ８１と、主記憶装置としてもメモリ８２および補助記憶装置８３から構成される。プロセッサ８１は、例えばＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などで構成される。メモリ８２はランダムアクセスメモリ等の揮発性記憶装置で構成され、補助記憶装置８３はフラッシュメモリ等の不揮発性記憶装置またはハードディスクなどで構成される。補助記憶装置８３には、プロセッサ８１が実行する所定のプログラムが記憶されており、プロセッサ８１は、このプログラムを適宜読み出して実行し、各種演算処理を行う。この際、補助記憶装置８３からメモリ８２に上記所定のプログラムが一時的に保存され、プロセッサ８１はメモリ８２からプログラムを読み出す。図２、図３に示した各機能部による演算処理は、上記のようにプロセッサ８１が所定のプログラムを実行することで実現される。プロセッサ８１による演算処理の結果は、一旦メモリ８２に記憶され、実行された演算処理の目的に応じて補助記憶装置８３に記憶される。
【００２６】
また、制御部１０３は、電力変換部１０２が出力するインダクタ電流検出値ＩＬ＿ｄｅｔ、入力電圧検出値Ｖｉｎ＿ｄｅｔ、出力電圧検出値Ｖｏｕｔ＿ｄｅｔの入力を受け付ける入力回路８４と、ゲート信号ＧＱ１、ＧＱ２を電力変換部１０２に出力する出力回路８５とを備えている。
【００２７】
次に、スイッチング損失発生パターンについて説明する。図４Ａは、実施の形態１に係る昇圧チョッパの回路図であり、図４Ｂは、実施の形態１における電力変換装置のスイッチング損失の発生パターンを示す図である。図４Ａにおいて、Ｉ＿Ｑ１は半導体スイッチング素子Ｑ１を流れる電流、Ｉ＿Ｑ２は半導体スイッチング素子Ｑ２を流れる電流である。また、Ｉ＿Ｄ１は還流ダイオードＤ１を流れる電流、Ｉ＿Ｄ２は還流ダイオードＤ２を流れる電流である。なお、以下の説明ではリアクトル１０５を流れるインダクタ電流ＩＬは常に正とする。また、各電流、電圧の正の向きは図４Ａに示すとおりである。
【００２８】
図４Ｂにおいては、インダクタ電流ＩＬを検出した時点の状態を初期状態としている。初期状態ではゲート信号ＧＱ１がオン（半導体スイッチング素子Ｑ１はオン）であり、ゲート信号ＧＱ２がオフ（半導体スイッチング素子Ｑ２はオフ）となっている。制御周期をＴとするとき、デューティ指令値Ｄｒｅｆより、時刻ｔ１（＝Ｔ×（１−Ｄｒｅｆ）／２）において、ゲート信号ＧＱ１がオフとなる（半導体スイッチング素子Ｑ１がターンオフされる）。時刻ｔ２（＝ｔ１＋ｔｄ）において、ゲート信号ＧＱ２がオンとなる（半導体スイッチング素子Ｑ２がターンオンされる）。なお、ｔｄはデッドタイムである。時刻ｔ３（＝ｔ１＋Ｔ×Ｄｒｅｆ）において、ゲート信号ＧＱ２がオフとなる（半導体スイッチング素子Ｑ２がターンオフされる）。時刻ｔ４（＝ｔ３＋ｔｄ）において、ゲート信号ＧＱ１が再びオンとなる（半導体スイッチング素子Ｑ１がターンオンされる）。
【００２９】
図４Ｂに示すように、時刻ｔ１において半導体スイッチング素子Ｑ１のターンオフ損失（Ｅｏｆｆ＿Ｑ１）が発生し、時刻ｔ２において半導体スイッチング素子Ｑ２のターンオン損失（Ｅｏｎ＿Ｑ２）が発生する。また、時刻ｔ３において半導体スイッチング素子Ｑ２のターンオフ損失（Ｅｏｆｆ＿Ｑ２）が発生し、時刻ｔ４において半導体スイッチング素子Ｑ１のターンオン損失（Ｅｏｎ＿Ｑ１）が発生する。さらに、半導体スイッチング素子Ｑ２がターンオンする時刻ｔ２においては、還流ダイオードＤ１においてリカバリー損失（Ｅｒｅｃ）が発生する。また、インダクタ電流ＩＬは、初期状態ではインダクタ電流検出値ＩＬ＿ｄｅｔと等しいが、その後は周期Ｔで変動する。振動している間の変動幅はΔＩＬとしている。
【００３０】
図５は、実施の形態１における電力変換装置において、半導体スイッチング素子Ｑ１がターンオフされる直前の電流経路を示す図である。図５において、Ｖｉｎは入力電圧を示し、Ｖｏｕｔは出力電圧を示す。図５に示すように、半導体スイッチング素子Ｑ１のＭＯＳＦＥＴが導通しているため、昇圧チョッパ回路を流れる電流はインダクタ電流ＩＬと等しくなっている。
【００３１】
図４Ｂおよび図５より、昇圧チョッパにおける半導体スイッチング素子Ｑ１に発生したターンオフ損失を計算するときは、以下の式（９）および式（１０）を用いて、半導体スイッチング素子Ｑ１ターンオフ時のドレイン電流ＩＤ＿ｏｆｆ＿Ｑ１およびドレイン―ソース間電圧ＶＤＳ＿ｏｆｆ＿Ｑ１を計算する。
【数９】
0006932294.tif 000010
【数１０】
0006932294.tif 000011
式（１０）において、Ｖｆｗｄ＿Ｄ１は、還流ダイオードＤ１の順方向電圧であり、還流ダイオードＤ１を流れる電流（Ｉ＿Ｄ１）に依存する値を持つ。
【００３２】
図６は、実施の形態１における電力変換装置において、半導体スイッチング素子Ｑ２がターンオンされる直前の電流経路を示す図であり、半導体スイッチング素子Ｑ１がターンオフされた後のデッドタイム期間の電流径路を示している。ただし、デッドタイムは制御周期に対して充分短いとして、デッドタイム期間中の電流の変化は無視している。半導体スイッチング素子Ｑ１がターンオフされた後のデッドタイム期間では、還流ダイオードＤ１を流れる電流はインダクタ電流ＩＬと等しくなっている。
【００３３】
図４Ｂおよび図６より、昇圧チョッパにおける半導体スイッチング素子Ｑ２に発生したターンオン損失を計算するときは、以下の式（１１）および式（１２）を用いて、半導体スイッチング素子Ｑ２ターンオン時のドレイン電流ＩＤ＿ｏｎ＿Ｑ２、およびドレイン―ソース間電圧ＶＤＳ＿ｏｎ＿Ｑ２を計算する。
【数１１】
0006932294.tif 000012
【数１２】
0006932294.tif 000013
【００３４】
また、還流ダイオードＤ１に発生したリカバリー損失を計算するときは、以下の式（１３）および式（１４）を用いて、還流ダイオードＤ１リカバリー時のアノード電流ＩＡ＿ｒｅｃおよびカソード―アノード間電圧ＶＫＡ＿ｒｅｃを計算する。
【数１３】
0006932294.tif 000014
【数１４】
0006932294.tif 000015
【００３５】
図７は、実施の形態１における電力変換装置において、半導体スイッチング素子Ｑ２がターンオフされる直前の電流経路を示す図である。図７に示すように、半導体スイッチング素子Ｑ２のＭＯＳＦＥＴが導通しているため、昇圧チョッパ回路を流れる電流はインダクタ電流ＩＬと等しくなっている。
【００３６】
図４Ｂおよび図７より、昇圧チョッパにおける半導体スイッチング素子Ｑ２に発生したターンオフ損失を計算するときは、以下の式（１５）および式（１６）を用いて、半導体スイッチング素子Ｑ２ターンオフ時のドレイン電流ＩＤ＿ｏｆｆ＿Ｑ２およびドレイン―ソース間電圧ＶＤＳ＿ｏｆｆ＿Ｑ２を計算する。
【数１５】
0006932294.tif 000016
【数１６】
0006932294.tif 000017
【００３７】
図８は、実施の形態１における電力変換装置において、半導体スイッチング素子Ｑ１がターンオンされる直前の電流経路を示す図であり、半導体スイッチング素子Ｑ２がターンオフされた後のデッドタイム期間の電流径路を示している。半導体スイッチング素子Ｑ１がターンオフされた後のデッドタイム期間では、還流ダイオードＤ１を流れる電流はインダクタ電流ＩＬと等しくなっている。
【００３８】
図４Ｂおよび図８より、昇圧チョッパにおける半導体スイッチング素子Ｑ１に発生したターンオン損失を計算するときは、以下の式（１７）および式（１８）を用いて、半導体スイッチング素子Ｑ１ターンオン時のドレイン電流ＩＤ＿ｏｎ＿Ｑ１、およびドレイン―ソース間電圧ＶＤＳ＿ｏｎ＿Ｑ１を計算する。
【数１７】
0006932294.tif 000018
【数１８】
0006932294.tif 000019
【００３９】
図９は、実施の形態１における電力変換装置において、そのスイッチング周波数を更新するタイミングを示す図である。図９では、周波数指令値ｆｓｗ＿ｒｅｆ、積分時間Ｔｉ、キャリアｃａｒ、ゲート信号ＧＱ１、ＧＱ２、出力電圧Ｖｏｕｔ、入力電圧Ｖｉｎ、およびインダクタ電流ＩＬの時間経過が示されている。なお、Ｔ１、Ｔ２は、それぞれ周波数指令値がｆｓｗ＿ｒｅｆ１、ｆｓｗ＿ｒｅｆ２であるときのスイッチング周期を示している。図９に示すＡは、三角波のキャリアｃａｒの位相が０ｄｅｇ（キャリアの谷）となるタイミングであり、タイミングＢは、三角波のキャリアｃａｒの位相が１８０ｄｅｇ（キャリアの山）となるタイミングである。
【００４０】
実施の形態１では、タイミングＡにおいて出力電圧Ｖｏｕｔ、入力電圧Ｖｉｎ、インダクタ電流ＩＬを検出する。すなわち、出力電圧検出値Ｖｏｕｔ＿ｄｅｔ、入力電圧検出値Ｖｉｎ＿ｄｅｔ、インダクタ電流検出値ＩＬ＿ｄｅｔを取得する。図９に示すように、インダクタ電流ＩＬはスイッチングの影響により変動するが、三角波キャリアの谷となるタイミングＡでインダクタ電流ＩＬを検出することにより、スイッチングによる検出値への影響を小さくすることができ、インダクタ電流ＩＬの平均値を検出することができる。また、出力電圧Ｖｏｕｔ、入力電圧Ｖｉｎ、インダクタ電流ＩＬの検出は、三角波キャリアが山となるタイミングＢで行ってもよい。この場合でもタイミングＡの場合と同様に、インダクタ電流ＩＬの平均値を検出することができる。
【００４１】
また、周波数指令値ｆｓｗ＿ｒｅｆをｆｓｗ＿ｒｅｆ１からｆｓｗ＿ｒｅｆ２に変更する場合、三角波キャリアの谷であるタイミングＡで周波数指令値ｆｓｗ＿ｒｅｆおよび積分時間Ｔｉを変更する。これにより、スイッチング周波数の変更によるリプルの増加を防ぐことが可能となる。なお、三角波キャリアの山であるタイミングＢで周波数指令値ｆｓｗ＿ｒｅｆおよび積分時間Ｔｉを変更しても同様の効果を得ることができる。
【００４２】
なお、実施の形態１ではキャリアが三角波キャリアである場合について説明したが、キャリアをのこぎり波キャリアとする場合も考えられる。キャリアが三角波キャリアである場合、キャリアの山または谷で入力電圧等の検出を行うことで、スイッチングによるリプルの影響を小さくし、インダクタ電流の平均値を検出することができる。一方、キャリアがのこぎり波キャリアである場合、スイッチングのタイミングとキャリアの山および谷のタイミングが同じであり、入力電圧等の検出およびスイッチング周波数の変更のタイミングをキャリアの山または谷に合わせるとリプルの影響が出てしまう。このため、入力電圧等の検出およびスイッチング周波数の変更は、キャリアの山および谷とはタイミングをずらしつつ、キャリアに同期して行うこととなる。これにより、上述した三角波キャリアの場合と同様の効果を得ることができる。
【００４３】
実施の形態１によれば、スイッチング周波数の変更によるリプルの増加を防ぐことができる。より具体的には、スイッチング周波数の変更に伴う入力電圧、出力電圧、およびインダクタ電流の検出およびスイッチング周波数の変更を、キャリアに同期するタイミングで行うこととした。これにより、スイッチングによる検出値への影響を小さくすることができる。また、スイッチングによる検出値への影響を小さくした状態でスイッチング周波数の変更を行うことで、スイッチング周波数の変更によるリプルの増加を防ぐことができる。
【００４４】
実施の形態２．
次に、実施の形態２を図１０から図１２に基づいて説明する。実施の形態１では、ロスマップを用いて周波数指令値ｆｓｗ＿ｒｅｆの具体的な値を決定するとしたが、実施の形態２では山登り法を用いて周波数指令値ｆｓｗ＿ｒｅｆを決定する。図１０は、実施の形態２に係る周波数制御部を示す図であり、山登り法を用いた周波数制御の概要を示す図である。周波数制御部２１３は、損失演算部１１３ａと周波数決定部２１３ｂを備える。損失演算部１１３ａについては実施の形態１と同様である。周波数決定部２１３ｂは、損失計算値Ｐｌｏｓｓがスイッチング周波数について下に凸の関数であることを利用し、損失計算値Ｐｌｏｓｓが最小となるように周波数指令値ｆｓｗ＿ｒｅｆを決定する。
【００４５】
図１１は、山登り法を用いた周波数制御を説明する図であり、周波数決定部２１３ｂの動作原理を示す図である。スイッチング周波数ｆｓｗに対して損失計算値Ｐｌｏｓｓが下に凸の関係となる場合に、損失計算値Ｐｌｏｓｓが最小となる周波数指令値ｆｓｗ＿ｒｅｆを山登り法により探索可能である。周波数決定部２１３ｂは、熱設計時の最大損失Ｐｌｏｓｓ＿ｍａｘより周波数指令値ｆｓｗ＿ｒｅｆの最大値および最小値がｆｓｗ＿ｍａｘおよびｆｓｗ＿ｍｉｎとされている状況で、損失計算値Ｐｌｏｓｓを最小にする損失最小周波数ｆｓｗ＿ｒｅｆｍを求める。式（２）および式（５）から分かるように、スイッチング周波数ｆｓｗが増加すると電流変動量ΔＩは減少し、銅損Ｐｃｏｐも減少する。また、電流変動量ΔＩが減少すると、導通損失Ｐｃｏｎも減少する。一方、式（６）から分かるように、スイッチング周波数ｆｓｗが増加すると、スイッチング損失Ｐｓｗは増加する。鉄損Ｐｉｒは、スイッチング周波数ｆｓｗに対する特性が磁性材料によって異なるが、電力変換装置用のインダクタ（リアクトル）に用いられるフェライトコアの場合では、一般的に、スイッチング周波数ｆｓｗに対して増加する。
【００４６】
山登り法により損失最小周波数ｆｓｗ＿ｒｅｆｍを求める場合、まず、損失演算部１１３ａにて、鉄損Ｐｉｒ、銅損Ｐｃｏｐ、スイッチング損失Ｐｓｗ、および導通損失Ｐｃｏｎのうち、少なくとも１つの損失を含めて損失計算値Ｐｌｏｓｓを計算し、損失計算値Ｐｌｏｓｓを周波数決定部２１３ｂに入力する。損失最小周波数ｆｓｗ＿ｒｅｆｍよりも小さいスイッチング周波数ｆｓｗ１で現在動作しており、損失計算値がＰｌｏｓｓ１である場合、周波数決定部２１３ｂはスイッチング周波数をΔｆｓｗだけ増加させ、スイッチング周波数をｆｓｗ２とする。図１１に示すようにスイッチング周波数がｆｓｗ２であるときの損失計算値Ｐｌｏｓｓ２が損失計算値Ｐｌｏｓｓ１よりも小さければ、周波数決定部２１３ｂはスイッチング周波数をさらにΔｆｓｗ増加させる。スイッチング周波数増加後の損失計算値Ｐｌｏｓｓがスイッチング周波数増加前よりも大きくなった場合、周波数決定部２１３ｂは、損失が最小となるスイッチング周波数ｆｓｗを通過したと判断し、スイッチング周波数をΔｆｓｗ減少させて戻し、戻した後の値を損失最小周波数ｆｓｗ＿ｒｅｆｍと判定する。周波数決定部２１３ｂは、損失最小周波数ｆｓｗ＿ｒｅｆｍを周波数指令値ｆｓｗ＿ｒｅｆとして出力する。
【００４７】
周波数決定部２１３ｂの動作について、図１２に示すフロー図を用いて詳細に説明する。まず、変数Ｎに１の値を設定する（ステップＳＴ００１）。変数Ｎは、山登り法による損失最小点探索時において、スイッチング周波数ｆｓｗと損失最小周波数ｆｓｗ＿ｒｅｆｍとの大小関係を把握するために用いる。なお、探索開始時の損失計算値Ｐｌｏｓｓは既に計算されているものとする。
【００４８】
次に、スイッチング周波数ｆｓｗをΔｆｓｗ増加させ（ステップＳＴ００２）、増加後のスイッチング周波数ｆｓｗを用いて損失計算値Ｐｌｏｓｓを再計算し、前回（スイッチング周波数増加前）の損失計算値Ｐｌｏｓｓと今回（スイッチング周波数増加後）の損失計算値Ｐｌｏｓｓを比較する（ステップＳＴ００３）。前回の損失計算値Ｐｌｏｓｓが今回の損失計算値Ｐｌｏｓｓよりも大きい場合はステップＳＴ００４に進み、そうでない（前回の損失計算値Ｐｌｏｓｓが今回の損失計算値Ｐｌｏｓｓ以下）である場合はステップＳＴ００５に進む。
【００４９】
ステップＳＴ００３で前回の損失計算値Ｐｌｏｓｓが今回の損失計算値Ｐｌｏｓｓよりも大きかった場合、現在の変数Ｎの値を０とする（ステップＳＴ００４）。この場合、周波数決定部２１３ｂは、前回のスイッチング周波数ｆｓｗは損失最小周波数ｆｓｗ＿ｒｅｆｍよりも小さかったと判断し、ステップＳＴ００２に戻る。これにより、「前回の損失計算値Ｐｌｏｓｓが今回の損失計算値Ｐｌｏｓｓよりも大きい」状況が続く場合は、スイッチング周波数ｆｓｗを増加させ続けることとなる。
【００５０】
ステップＳＴ００３で前回の損失計算値Ｐｌｏｓｓが今回の損失計算値Ｐｌｏｓｓ以下だった場合、変数Ｎの値が０か１かを判定する（ステップＳＴ００５）。変数Ｎの値が１である場合はステップＳＴ００６に進む。変数Ｎの値が１でない（０である）場合はステップＳＴ００７に進む。変数Ｎが０であった場合、周波数決定部２１３ｂは、スイッチング周波数増加の結果、損失が最小となるスイッチング周波数ｆｓｗを通過したと判断し、スイッチング周波数ｆｓｗをΔｆｓｗ減少させる（ステップＳＴ００７）。周波数決定部２１３ｂは、減少後のスイッチング周波数ｆｓｗを損失最小周波数ｆｓｗ＿ｒｅｆｍと判定し、損失最小周波数ｆｓｗ＿ｒｅｆｍの探索を終了する。
【００５１】
ステップＳＴ００５で変数Ｎの値が１であった場合、スイッチング周波数ｆｓｗをΔｆｓｗ減少させる（ステップＳＴ００６）。
【００５２】
ステップＳＴ００６後、減少後のスイッチング周波数ｆｓｗを用いて損失計算値Ｐｌｏｓｓを再計算し、前回（スイッチング周波数減少前）の損失計算値Ｐｌｏｓｓと今回（スイッチング周波数減少後）の損失計算値Ｐｌｏｓｓを比較する（ステップＳＴ００８）。前回の損失計算値Ｐｌｏｓｓが今回の損失計算値Ｐｌｏｓｓよりも大きい場合、周波数決定部２１３ｂは、前回のスイッチング周波数ｆｓｗは損失最小周波数ｆｓｗ＿ｒｅｆｍよりも大きかったと判断し、ステップＳＴ００６に戻る。これにより、「前回の損失計算値Ｐｌｏｓｓが今回の損失計算値Ｐｌｏｓｓよりも大きい」状況が続く場合は、スイッチング周波数ｆｓｗを減少させ続けることとなる。
【００５３】
前回の損失計算値Ｐｌｏｓｓが今回の損失計算値Ｐｌｏｓｓ以下である場合、ステップＳＴ００９に進む。この場合、周波数決定部２１３ｂは、スイッチング周波数減少の結果、損失が最小となるスイッチング周波数ｆｓｗを通過したと判断し、スイッチング周波数ｆｓｗをΔｆｓｗ増加させる（ステップＳＴ００９）。周波数決定部２１３ｂは、増加後のスイッチング周波数ｆｓｗを損失最小周波数ｆｓｗ＿ｒｅｆｍと判定し、損失最小周波数ｆｓｗ＿ｒｅｆｍの探索を終了する。
【００５４】
実施の形態２によれば、実施の形態１と同様の結果を得ることができる。また、損失が最小となるスイッチング周波数指令値を山登り法によって決定するので、予めロスマップを設定することなく、損失が最小となるスイッチング周波数で電力変換器を動作させることができる。
【００５５】
実施の形態３．
次に、実施の形態３を図１３に基づいて説明する。実施の形態および実施の形態２では、電力変換装が昇圧チョッパである場合について説明したが、実施の形態３では降圧チョッパである場合について説明する。図１３は、実施の形態３における電力変換装置の回路図であり、電力変換装置が降圧チョッパである場合の回路図である。なお、図１３では制御部の記載は省略している。電力変換部３０２は直流電圧源１０１と接続され、制御部１０３（図示省略）によって駆動する。
【００５６】
電力変換部３０２は、それぞれＭＯＳＦＥＴにより構成され、互いに直列に接続された半導体スイッチング素子Ｑ１および半導体スイッチング素子Ｑ２を備えた降圧チョッパ回路を有する。具体的には、直流電圧源１０１に対して平滑コンデンサ１０４が並列に接続されており、直流電圧源１０１の正極側と平滑コンデンサ１０４の正極側との接続点は、半導体スイッチング素子Ｑ１のドレイン端子と接続されている。半導体スイッチング素子Ｑ１のソース端子および半導体スイッチング素子Ｑ２のドレイン端子の接続点は、リアクトル１０５を介して、出力側となる平滑コンデンサ１０８の正極側と接続されている。半導体スイッチング素子Ｑ２のソース端子は、直流電圧源１０１の負極側および平滑コンデンサ１０８の負極側に接続されている。半導体スイッチング素子Ｑ１のソース端子および半導体スイッチング素子Ｑ２のドレイン端子の接続点と、リアクトル１０５との間には、インダクタ電流を検出する電流検出器１１０が設けられている。また、半導体スイッチング素子Ｑ１および半導体スイッチング素子Ｑ２には、還流ダイオードＤ１および還流ダイオードＤ２がそれぞれ逆並列に接続されている。その他の構成は実施の形態１と同様である。また、降圧チョッパは昇圧チョッパと入出力関係が逆になっているのみで基本的な動作は昇圧チョッパと同様であるので説明は省略する。
【００５７】
上述したように、実施の形態３でも実施の形態１と基本的動作は同じであるため、実施の形態１と同様に、入力電圧、出力電圧、およびインダクタ電流の検出、および、周波数指令値の変更をキャリアに同期して行うことで、実施の形態３でも実施の形態１と同様の効果を得ることができる。
【００５８】
実施の形態４．
次に、実施の形態４を図１４から図１９に基づいて説明する。実施の形態４では、電力変換装置が昇降圧チョッパである場合について説明する。図１４は、実施の形態４における電力変換装置の回路図であり、電力変換装置が昇降圧チョッパである場合の回路図である。なお、図１４では制御部の記載は省略している。電力変換部４０２は直流電圧源１０１と接続され、制御部１０３（図示省略）によって駆動する。
【００５９】
電力変換部４０２は、それぞれＭＯＳＦＥＴにより構成され、互いに直列に接続された半導体スイッチング素子Ｑ１および半導体スイッチング素子Ｑ２を備えた昇降圧チョッパ回路を有する。具体的には、直流電圧源１０１に対して平滑コンデンサ１０４およびリアクトル１０５が並列に接続されており、直流電圧源１０１の正極側と平滑コンデンサ１０４の正極側との接続点は、半導体スイッチング素子Ｑ１のドレイン端子と接続されている。半導体スイッチング素子Ｑ１のソース端子および半導体スイッチング素子Ｑ２のドレイン端子の接続点は、リアクトル１０５の一端と接続されている。リアクトル１０５の他端は、出力側となる平滑コンデンサ１０８の負極側と接続されている。半導体スイッチング素子Ｑ２のソース端子は、平滑コンデンサ１０８の正極側と接続されている。半導体スイッチング素子Ｑ１のソース端子および半導体スイッチング素子Ｑ２のドレイン端子の接続点と、リアクトル１０５との間には、インダクタ電流を検出する電流検出器１１０が設けられている。また、半導体スイッチング素子Ｑ１および半導体スイッチング素子Ｑ２には、還流ダイオードＤ１および還流ダイオードＤ２がそれぞれ逆並列に接続されている。その他の構成は実施の形態１と同様である。昇降圧チョッパにおいても、基本的な動作は昇圧チョッパおよび降圧チョッパと同様である。ただし、スイッチング損失計算時の電圧値および電流値が異なるため、以下説明する。
【００６０】
図１５Ａは、実施の形態４に係る昇降圧チョッパの回路図であり、図１５Ｂは、実施の形態４における電力変換装置のスイッチング損失の発生パターンを示す図である。図１５Ａにおいて、Ｉ＿Ｑ１は半導体スイッチング素子Ｑ１を流れる電流、Ｉ＿Ｑ２は半導体スイッチング素子Ｑ２を流れる電流である。また、Ｉ＿Ｄ１は還流ダイオードＤ１を流れる電流、Ｉ＿Ｄ２は還流ダイオードＤ２を流れる電流である。なお、以下の説明ではリアクトル１０５を流れるインダクタ電流ＩＬは常に正とする。また、各電流、電圧の正の向きは図１５Ａに示すとおりである。
【００６１】
図１５Ｂにおいては、インダクタ電流ＩＬを検出した時点の状態を初期状態としている。初期状態ではゲート信号ＧＱ１がオン（半導体スイッチング素子Ｑ１はオン）であり、ゲート信号ＧＱ２がオフ（半導体スイッチング素子Ｑ２はオフ）となっている。制御周期をＴとするとき、デューティ指令値Ｄｒｅｆより、時刻ｔ１１（＝Ｔ×Ｄｒｅｆ／２）において、ゲート信号ＧＱ１がオフとなる（半導体スイッチング素子Ｑ１がターンオフされる）。時刻ｔ１２（＝ｔ１１＋ｔｄ）において、ゲート信号ＧＱ２がオンとなる（半導体スイッチング素子Ｑ２がターンオンされる）。なお、ｔｄはデッドタイムである。時刻ｔ１３（＝ｔ１１＋Ｔ×（１−Ｄｒｅｆ））において、ゲート信号ＧＱ２がオフとなる（半導体スイッチング素子Ｑ２がターンオフされる）。時刻ｔ４（＝ｔ３＋ｔｄ）において、ゲート信号ＧＱ１が再びオンとなる（半導体スイッチング素子Ｑ１がターンオンされる）。
【００６２】
図１５Ｂに示すように、時刻ｔ１１において半導体スイッチング素子Ｑ１のターンオフ損失（Ｅｏｆｆ＿Ｑ１）が発生し、時刻ｔ１２において半導体スイッチング素子Ｑ２のターンオン損失（Ｅｏｎ＿Ｑ２）が発生する。また、時刻ｔ１３において半導体スイッチング素子Ｑ２のターンオフ損失（Ｅｏｆｆ＿Ｑ２）が発生し、時刻ｔ１４において半導体スイッチング素子Ｑ１のターンオン損失（Ｅｏｎ＿Ｑ１）が発生する。さらに、半導体スイッチング素子Ｑ１がターンオンする時刻ｔ１４においては、還流ダイオードＤ２においてリカバリー損失（Ｅｒｅｃ）が発生する。また、インダクタ電流ＩＬは、初期状態ではインダクタ電流検出値ＩＬ＿ｄｅｔと等しいが、その後は周期Ｔで変動する。振動している間の変動幅はΔＩＬとしている。
【００６３】
図１６は、実施の形態１における電力変換装置において、半導体スイッチング素子Ｑ１がターンオフされる直前の電流経路を示す図である。図１６において、Ｖｉｎは入力電圧を示し、Ｖｏｕｔは出力電圧を示す。図１６に示すように、半導体スイッチング素子Ｑ１のＭＯＳＦＥＴが導通しているため、昇降圧チョッパ回路を流れる電流はインダクタ電流ＩＬと等しくなっている。
【００６４】
図１５Ｂおよび図１６より、昇降圧チョッパにおける半導体スイッチング素子Ｑ１に発生したターンオフ損失を計算するときは、以下の式（１９）および式（２０）を用いて、半導体スイッチング素子Ｑ１ターンオフ時のドレイン電流ＩＤ＿ｏｆｆ＿Ｑ１およびドレイン―ソース間電圧ＶＤＳ＿ｏｆｆ＿Ｑ１を計算する。
【数１９】
0006932294.tif 000020
【数２０】
0006932294.tif 000021
【００６５】
図１７は、実施の形態４における電力変換装置において、半導体スイッチング素子Ｑ２がターンオンされる直前の電流経路を示す図であり、半導体スイッチング素子Ｑ１がターンオフされた後のデッドタイム期間の電流径路を示している。半導体スイッチング素子Ｑ１がターンオフされた後のデッドタイム期間では、還流ダイオードＤ２を流れる電流はインダクタ電流ＩＬと等しくなっている。
【００６６】
図１５Ｂおよび図１７より、昇降圧チョッパにおける半導体スイッチング素子Ｑ２に発生したターンオン損失を計算するときは、以下の式（２１）および式（２２）を用いて、半導体スイッチング素子Ｑ２ターンオン時のドレイン電流ＩＤ＿ｏｎ＿Ｑ２、およびドレイン―ソース間電圧ＶＤＳ＿ｏｎ＿Ｑ２を計算する。
【数２１】
0006932294.tif 000022
【数２２】
0006932294.tif 000023
【００６７】
図１８は、実施の形態４における電力変換装置において、半導体スイッチング素子Ｑ２がターンオフされる直前の電流経路を示す図である。図１８に示すように、半導体スイッチング素子Ｑ２のＭＯＳＦＥＴが導通しているため、昇降圧チョッパ回路を流れる電流はインダクタ電流ＩＬと等しくなっている。
【００６８】
図１５Ｂおよび図１８より、昇降圧チョッパにおける半導体スイッチング素子Ｑ２に発生したターンオフ損失を計算するときは、以下の式（２３）および式（２４）を用いて、半導体スイッチング素子Ｑ２ターンオフ時のドレイン電流ＩＤ＿ｏｆｆ＿Ｑ２およびドレイン―ソース間電圧ＶＤＳ＿ｏｆｆ＿Ｑ２を計算する。
【数２３】
0006932294.tif 000024
【数２４】
0006932294.tif 000025
【００６９】
図１９は、実施の形態４における電力変換装置において、半導体スイッチング素子Ｑ１がターンオンされる直前の電流経路を示す図であり、半導体スイッチング素子Ｑ２がターンオフされた後のデッドタイム期間の電流径路を示している。半導体スイッチング素子Ｑ２がターンオフされた後のデッドタイム期間では、還流ダイオードＤ２を流れる電流はインダクタ電流ＩＬと等しくなっている。
【００７０】
図１５Ｂおよび図１９より、昇降圧チョッパにおける半導体スイッチング素子Ｑ１に発生したターンオン損失を計算するときは、以下の式（２５）および式（２６）を用いて、半導体スイッチング素子Ｑ１ターンオン時のドレイン電流ＩＤ＿ｏｎ＿Ｑ１、およびドレイン―ソース間電圧ＶＤＳ＿ｏｎ＿Ｑ１を計算する。
【数２５】
0006932294.tif 000026
【数２６】
0006932294.tif 000027
【００７１】
また、還流ダイオードＤ２に発生したリカバリー損失を計算するときは、以下の式（２７）および式（２８）を用いて、還流ダイオードＤ１リカバリー時のアノード電流ＩＡ＿ｒｅｃおよびカソード―アノード間電圧ＶＫＡ＿ｒｅｃを計算する。
【数２７】
0006932294.tif 000028
【数２８】
0006932294.tif 000029
【００７２】
上記のように、実施の形態４では損失計算値Ｐｌｏｓｓを構成する各損失を計算するために必要な電流値、電圧値が実施の形態１と異なる。一方、スイッチングの影響によるインダクタ電流ＩＬの変動などは実施の形態１と同様である。このため、実施の形態１と同様に、入力電圧、出力電圧、およびインダクタ電流の検出、および、周波数指令値の変更をキャリアに同期して行うことで、実施の形態４でも実施の形態１と同様の効果を得ることができる。
【００７３】
実施の形態５．
次に、実施の形態５を図２０Ａおよび図２０Ｂに基づいて説明する。実施の形態５は、半導体スイッチング素子としてＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を用いる点が実施の形態１と異なる。図２０Ａは、実施の形態５における電力変換装置の回路図であり、昇圧チョッパのスイッチング素子としてＩＧＢＴを用いた場合の回路図である。なお、図２０Ａでは制御部の記載は省略している。電力変換部５０２は直流電圧源１０１と接続され、制御部１０３（図示省略）によって駆動する。電力変換部５０２は、それぞれＩＧＢＴにより構成され、互いに直列に接続された半導体スイッチング素子Ｑ１＊および半導体スイッチング素子Ｑ２＊を備えた昇圧チョッパ回路を有する。図２０Ａを図４Ａと比較すると分かるように、実施の形態５は実施の形態１の半導体スイッチング素子Ｑ１、Ｑ２を半導体スイッチング素子Ｑ１＊、Ｑ２＊に置き換えたのみであるので、その他の構成についての説明は省略する。
【００７４】
図２０Ｂは、実施の形態５における電力変換装置のスイッチング損失の発生パターンを示す図である。図２０Ｂにおいては、インダクタ電流ＩＬを検出した時点の状態を初期状態としている。昇圧チョッパの半導体スイッチング素子としてＩＧＢＴを用いる場合、ゲート信号ＧＱ１は常にオフ（半導体スイッチング素子Ｑ１＊は常にオフ）とする。ゲート信号ＧＱ２は、初期状態ではオフ（半導体スイッチング素子Ｑ２＊はオフ）となっている。制御周期をＴとするとき、デューティ指令値Ｄｒｅｆより、時刻ｔ２１（＝Ｔ×（１−Ｄｒｅｆ）／２）において、ゲート信号ＧＱ２がオンとなる（半導体スイッチング素子Ｑ２＊がターンオンされる）。時刻ｔ２２（＝ｔ２１＋Ｔ×Ｄｒｅｆ）において、ゲート信号ＧＱ２がオフとなる（半導体スイッチング素子Ｑ２＊がターンオフされる）。
【００７５】
図２０Ｂに示すように、時刻ｔ２１において半導体スイッチング素子Ｑ２＊のターンオン損失（Ｅｏｎ＿Ｑ２）および還流ダイオードＤ１のリカバリー損失（Ｅｒｅｃ）が発生し、時刻ｔ２２において半導体スイッチング素子Ｑ２＊のターンオフ損失（Ｅｏｆｆ＿Ｑ２）が発生する。また、インダクタ電流ＩＬは、初期状態ではインダクタ電流検出値ＩＬ＿ｄｅｔと等しいが、その後は周期Ｔで変動する。振動している間の変動幅はΔＩＬとしている。
【００７６】
昇圧チョッパの半導体スイッチング素子としてＩＧＢＴを用いる場合、鉄損Ｐｉｒおよび銅損ＰｃｏｐはＭＯＳＦＥＴの場合と変わらない。一方、スイッチング損失Ｐｓｗおよび導通損失Ｐｃｏｎは変化する。半導体スイッチング素子Ｑ１＊は常にオフでスイッチングしないため、半導体スイッチング素子Ｑ１＊に係るターンオン損失およびターンオフ損失は発生しない。このため、式（６）におけるターンオン損失Ｅｏｎ＿Ｑ１およびターンオフ損失Ｅｏｆｆ＿Ｑ１はゼロである。半導体スイッチング素子Ｑ２＊に係るターンオン損失およびターンオフ損失、および還流ダイオードＤ１のリカバリー損失については、式（１１）から式（１６）を用いて計算する。なお、ＩＧＢＴの場合、コレクタがＭＯＳＦＥＴのドレインに相当し、エミッタがＭＯＳＦＥＴのソースに相当する。
【００７７】
導通損失Ｐｃｏｎについては、半導体スイッチング素子Ｑ１＊が導通しないことから、還流ダイオードＤ１および半導体スイッチング素子Ｑ２＊において発生する。この場合の導通損失Ｐｃｏｎは、以下の式（２９）を用いて計算する。
【数２９】
0006932294.tif 000030
式（２９）において、Ｖｏｎ＿ＣＥはコレクタ―エミッタ間のオン電圧であり、半導体スイッチング素子Ｑ２＊を流れる電流によって決まる値である。
【００７８】
上記のように、実施の形態５では損失計算値Ｐｌｏｓｓを構成する各損失の一部が実施の形態１と異なる。一方、スイッチングの影響によるインダクタ電流ＩＬの変動などは実施の形態１と同様である。このため、実施の形態１と同様に、入力電圧、出力電圧、およびインダクタ電流の検出、および、周波数指令値の変更をキャリアに同期して行うことで、実施の形態５でも実施の形態１と同様の効果を得ることができる。なお、実施の形態５では昇圧チョッパの場合を説明しているが、降圧チョッパであっても同様である。
【００７９】
実施の形態６．
次に、実施の形態６を図２１Ａおよび図２１Ｂに基づいて説明する。実施の形態６は、実施の形態４で説明した昇降圧チョッパにおいて、半導体スイッチング素子としてＭＯＳＦＥＴの替わりにＩＧＢＴを用いるものである。図２１Ａは、実施の形態６における電力変換装置の回路図であり、昇降圧チョッパのスイッチング素子としてＩＧＢＴを用いた場合の回路図である。なお、図２１Ａでは制御部の記載は省略している。電力変換部６０２は直流電圧源１０１と接続され、制御部１０３（図示省略）によって駆動する。電力変換部６０２は、それぞれＩＧＢＴにより構成され、互いに直列に接続された半導体スイッチング素子Ｑ１＊および半導体スイッチング素子Ｑ２＊を備えた昇降圧チョッパ回路を有する。図２１Ａを図１５Ａと比較すると分かるように、実施の形態６は実施の形態４の半導体スイッチング素子Ｑ１、Ｑ２を半導体スイッチング素子Ｑ１＊、Ｑ２＊に置き換えたのみであるので、その他の構成についての説明は省略する。
【００８０】
図２１Ｂは、実施の形態６における電力変換装置のスイッチング損失の発生パターンを示す図である。図２１Ｂにおいては、インダクタ電流ＩＬを検出した時点の状態を初期状態としている。昇降圧半導体スイッチング素子としてＩＧＢＴを用いる場合、ゲート信号ＧＱ２は常にオフ（半導体スイッチング素子Ｑ２＊は常にオフ）とする。ゲート信号ＧＱ１は、初期状態ではオン（半導体スイッチング素子Ｑ２＊はオン）となっている。制御周期をＴとするとき、デューティ指令値Ｄｒｅｆより、時刻ｔ３１（＝Ｔ×Ｄｒｅｆ／２）において、ゲート信号ＧＱ１がオフとなる（半導体スイッチング素子Ｑ１＊がターンオフされる）。時刻ｔ３２（＝ｔ３１＋Ｔ×（１−Ｄｒｅｆ））において、ゲート信号ＧＱ１がオンとなる（半導体スイッチング素子Ｑ１＊がターンオンされる）。
【００８１】
図２１Ｂに示すように、時刻ｔ３１において半導体スイッチング素子Ｑ１＊のターンオフ損失（Ｅｏｆｆ＿Ｑ１）が発生し、時刻ｔ３２において半導体スイッチング素子Ｑ１＊のターンオン損失（Ｅｏｎ＿Ｑ１）および還流ダイオードＤ２のリカバリー損失（Ｅｒｅｃ）が発生する。また、インダクタ電流ＩＬは、初期状態ではインダクタ電流検出値ＩＬ＿ｄｅｔと等しいが、その後は周期Ｔで変動する。振動している間の変動幅はΔＩＬとしている。
【００８２】
昇降圧チョッパの半導体スイッチング素子としてＩＧＢＴを用いる場合、鉄損Ｐｉｒおよび銅損ＰｃｏｐはＭＯＳＦＥＴの場合と変わらない。一方、スイッチング損失Ｐｓｗおよび導通損失Ｐｃｏｎは変化する。半導体スイッチング素子Ｑ２＊は常にオフでスイッチングしないため、半導体スイッチング素子Ｑ２＊に係るターンオン損失およびターンオフ損失は発生しない。このため、式（６）におけるターンオン損失Ｅｏｎ＿Ｑ２およびターンオフ損失Ｅｏｆｆ＿Ｑ２はゼロである。半導体スイッチング素子Ｑ１＊に係るターンオン損失およびターンオフ損失、および還流ダイオードＤ２のリカバリー損失については、式（１９）、式（２０）および式（２５）から式（２８）を用いて計算する。
【００８３】
導通損失Ｐｃｏｎについては、半導体スイッチング素子Ｑ２＊が導通しないことから、還流ダイオードＤ２および半導体スイッチング素子Ｑ１＊において発生する。この場合の導通損失Ｐｃｏｎは、以下の式（３０）を用いて計算する。
【数３０】
0006932294.tif 000031
式（３０）におけるＶｏｎ＿ＣＥはコレクタ―エミッタ間のオン電圧であり、半導体スイッチング素子Ｑ１＊を流れる電流によって決まる値である。
【００８４】
上記のように、実施の形態６では損失計算値Ｐｌｏｓｓを構成する各損失の一部が実施の形態４と異なる。一方、スイッチングの影響によるインダクタ電流ＩＬの変動などは実施の形態４と同様である。このため、実施の形態４と同様に、入力電圧、出力電圧、およびインダクタ電流の検出、および、周波数指令値の変更をキャリアに同期して行うことで、実施の形態６でも実施の形態４と同様の効果を得ることができる。
【００８５】
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。
【符号の説明】
【００８６】
１００  電力変換装置、１０１  直流電圧源、１０２、３０２、４０２、５０２、６０２  電力変換部、１０３  制御部、１０５  リアクトル、１０９、１１１  電圧検出器、１１０  電流検出器、１１２  電圧制御部、１１３、２１３  周波数制御部、１１３ａ  損失演算部、１１３ａ３  鉄損演算部、１１３ａ４  銅損演算部、１１３ａ５  スイッチング損失演算部、１１３ａ６  導通損失演算部、１１３ｂ、２１３ｂ  周波数決定部、１１４  キャリア生成部、Ｄ１、Ｄ２  還流ダイオード、Ｑ１、Ｑ１＊、Ｑ２、Ｑ２＊  半導体スイッチング素子、ＩＬ  インダクタ電流、ＩＬ＿ｄｅｔ  インダクタ電流検出値、Ｖｉｎ  入力電圧、Ｖｉｎ＿ｄｅｔ  入力電圧検出値、Ｖｏｕｔ  出力電圧、Ｖｏｕｔ＿ｄｅｔ  出力電圧検出値、Ｄｒｅｆ  デューティ指令値、ｆｓｗ  スイッチング周波数、ｆｓｗ＿ｒｅｆ  周波数指令値、ｃａｒ  キャリア、Ｐｌｏｓｓ  損失計算値、Ｐｉｒ  鉄損、Ｐｃｏｐ  銅損、Ｐｓｗ  スイッチング損失、Ｐｃｏｎ  導通損失
【要約】
スイッチング周波数の変更によるリプルの増加を防ぐことができる電力変換装置を得ることを目的とする。
電力変換装置（１００）は、直流電圧源（１０１）と出力側との間に接続され、互いに直列に接続された半導体スイッチング素子（Ｑ１、Ｑ２）と、リアクトル（１０５）と、半導体スイッチング素子（Ｑ１、Ｑ２）のスイッチング周波数を制御する制御部（１０３）と、入力電圧の電圧値、出力電圧の電圧値、およびインダクタ電流の電流値の検出をそれぞれ行う電圧検出器（１０９）、電圧検出器（１１１）、電流検出器（１１０）とを備え、キャリアに同期するタイミングで、入力電圧の電圧値、出力電圧の電圧値、およびインダクタ電流の電流値の検出、およびスイッチング周波数の変更を行う。【図１】
0006932294.tif 000032
【図２】
0006932294.tif 000033
【図３】
0006932294.tif 000034
【図４Ａ】
0006932294.tif 000035
【図４Ｂ】
0006932294.tif 000036
【図５】
0006932294.tif 000037
【図６】
0006932294.tif 000038
【図７】
0006932294.tif 000039
【図８】
0006932294.tif 000040
【図９】
0006932294.tif 000041
【図１０】
0006932294.tif 000042
【図１１】
0006932294.tif 000043
【図１２】
0006932294.tif 000044
【図１３】
0006932294.tif 000045
【図１４】
0006932294.tif 000046
【図１５Ａ】
0006932294.tif 000047
【図１５Ｂ】
0006932294.tif 000048
【図１６】
0006932294.tif 000049
【図１７】
0006932294.tif 000050
【図１８】
0006932294.tif 000051
【図１９】
0006932294.tif 000052
【図２０Ａ】
0006932294.tif 000053
【図２０Ｂ】
0006932294.tif 000054
【図２１Ａ】
0006932294.tif 000055
【図２１Ｂ】
0006932294.tif 000056
【図２２】
0006932294.tif 000057