(57)【特許請求の範囲】
【請求項１】
非表示領域と、アレイ状に配布された画素を含み、規則的な矩形状の非異形表示領域、及び行当たりの画素数が前記非異形表示領域における行当たりの画素数と異なる異形表示領域を含む表示領域とが設置されている基板と、
前記非表示領域に設置され、第一のリード線を介して前記異形表示領域の対応の行における画素に接続され、前記対応の行における画素を駆動する少なくとも一つの第一のゲート駆動ユニットと、
前記非表示領域に設置され、第二のリード線を介して前記非異形表示領域の対応の行における画素に接続され、前記対応の行における画素を駆動する少なくとも一つの第二のゲート駆動ユニットと、を含むアレイ基板であって、
前記第一のゲート駆動ユニットは少なくとも一つの第一の出力トランジスタを含み、前記第二のゲート駆動ユニットは少なくとも一つの第二の出力トランジスタを含み、前記第一の出力トランジスタは前記第二の出力トランジスタよりも幅：長さの比が小さく、そして、前記第一の出力トランジスタの幅：長さの比を変更するうえで、前記異形表示領域に対応する前記第一のリード線の幅及び前記非異形表示領域に対応する前記第二のリード線の幅は、前記異形表示領域のコンデンサ負荷又は前記非異形表示領域のコンデンサ負荷を変化させて、前記異形表示領域と前記非異形表示領域の発光電流が等しくなるように、互いに等しく又は等しくないよう、適宜に設定されていることを特徴とするアレイ基板。
【請求項２】
前記第一のゲート駆動ユニットは、走査駆動回路及び／または発光駆動回路を含み、及び／或いは、前記第二のゲート駆動ユニットは、走査駆動回路及び／または発光駆動回路を含むことを特徴とする請求項１に記載のアレイ基板。
【請求項３】
前記異形表示領域において、少なくとも二行における画素の数は互いに異なり、且つ、各行における画素に対応する前記第一の出力トランジスタの幅：長さの比は、所在する行における画素の数の減少に伴って減少することを特徴とする請求項１に記載のアレイ基板。
【請求項４】
前記異形表示領域は少なくとも１つのサブ異形表示領域を含み、各前記サブ異形表示領域はそれぞれ少なくとも二行の画素を含み、
前記サブ異形表示領域における行当たりの画素数はいずれも同じであり、前記サブ異形表示領域内の各行における画素に対応する前記第一の出力トランジスタの幅：長さの比は等しく、
或いは、前記各サブ異形表示領域内の各行における画素に対応する前記第一の出力トランジスタの幅：長さの比は、前記各サブ異形表示領域内における行当たりの画素数と正相関の関係にあることを特徴とする請求項１に記載のアレイ基板。
【請求項５】
前記第一の出力トランジスタのゲート面積は前記第二の出力トランジスタのゲート面積より大きいことを特徴とする請求項１に記載のアレイ基板。
【請求項６】
それぞれ前記異形表示領域と前記非異形表示領域に設置されている信号線を含み、前記異形表示領域において、前記信号線は前記異形表示領域の縁部に沿って集中的に屈折配線され、
前記異形表示領域に設置されている前記信号線は、前記第一の出力トランジスタに接続され、前記異形表示領域内の対応の行における画素に駆動信号を伝送するとともに、前記異形表示領域における前記信号線の抵抗と前記非異形表示領域における前記信号線の抵抗との間の抵抗差を補正することを特徴とする請求項１に記載のアレイ基板。
【請求項７】
前記異形表示領域に設置されている前記信号線の幅は前記非異形表示領域に設置されている前記信号線の幅と等しくなく、或いは、
前記異形表示領域に設置されている前記信号線は複数セクションのサブ信号線を含み、前記複数セクションのサブ信号線のうち、少なくとも一セクションの前記サブ信号線の幅は、前記非異形表示領域に設置されている前記信号線の幅と等しくなく、或いは、
前記信号線は、走査信号線及び発光制御信号線を含み、前記走査信号線は走査駆動回路及び対応の画素を接続して走査信号を伝送し、前記発光制御信号線は発光駆動回路及び対応の画素を接続して発光制御信号を伝送する
ことを特徴とする請求項６に記載のアレイ基板。
【請求項８】
前記非表示領域に取付溝が設けられ、前記異形表示領域の前記信号線は前記取付溝の縁部に沿って集中的に屈折配線されることを特徴とする請求項６に記載のアレイ基板。
【請求項９】
前記第一の出力トランジスタのゲート絶縁層の誘電率は、前記第二の出力トランジスタのゲート絶縁層の誘電率より大きく、或いは、
前記第一の出力トランジスタのゲート絶縁層の厚さは、前記第二の出力トランジスタのゲート絶縁層の厚さより小さいことを特徴とする請求項１に記載のアレイ基板。
【請求項１０】
前記第一の出力トランジスタのゲート絶縁層の表面に、前記第一の出力トランジスタのゲート絶縁層が露出するように第一のマスク層が形成され、前記第一のマスク層がマスクとして前記第一の出力トランジスタのゲート絶縁層がマイクロエッチングされることにより、前記第一の出力トランジスタのゲート絶縁層の厚さが前記第二の出力トランジスタのゲート絶縁層の厚さより小さくなり、或いは、
前記第一の出力トランジスタは、半導体層と、前記半導体層上に形成されている第一のゲート絶縁層と、前記第一のゲート絶縁層上に形成されている第二のゲート絶縁層と、前記第二のゲート絶縁層の表面に形成されている第二のマスク層とを有し、前記第二のマスク層から前記第一の出力トランジスタの前記第二のゲート絶縁層は露出し、前記第二のマスク層がマスクとして前記第一の出力トランジスタの前記第二のゲート絶縁層が除去され前記第一の出力トランジスタの前記第一のゲート絶縁層が露出することにより、前記第一の出力トランジスタの前記第一のゲート絶縁層と前記第二のゲート絶縁層の厚さの和は、前記第二の出力トランジスタのゲート絶縁層の厚さより小さくなることを特徴とする請求項９に記載のアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示の技術分野に関し、特にアレイ基板及び表示スクリーンに関する。
【背景技術】
【０００２】
今、ディスプレイ、テレビ、携帯電話、タブレットコンピュータなどの通常の表示装置の表示スクリーンは規則的な矩形状が一般である。表示技術の発展に伴い、矩形の表示スクリーンはユーザーの多様なニーズに応えられなくなるため、表示スクリーンの形状は益々多様化になってきている。
【０００３】
一般的に、非矩形の表示スクリーンは異形表示スクリーンと呼ばれる。異形表示スクリーンは異形表示領域及び非異形表示領域を含む。異形表示領域における行当たりの画素数は、非異形表示領域における行当たりの画素数と異なる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来技術では、表示パネル内の駆動回路は別々の走査線でそれぞれ対応の行における画素を制御する。しかしながら、走査線が対応の行における画素に同様な走査信号を提供する場合、異形表示領域と非異形表示領域における行当たりの画素数が異なるため、走査線の負荷が異なり、表示される画像の輝度が不均一になって表示効果に悪影響が発生してしまうことがある。
【課題を解決するための手段】
【０００５】
これに鑑みて、本発明は、異形表示領域と非異形表示領域における行当たりの画素数が異なることに起因する表示輝度の不均一が控えられるアレイ基板及び表示スクリーンを提供する。
【０００６】
本発明によるアレイ基板は、非表示領域と、アレイ状に配布された画素を含み、異形表示領域及び非異形表示領域を含む表示領域とが設置されている基板と、前記非表示領域に設置され、第一のリード線を介して前記異形表示領域の対応の行における画素に接続され、前記対応の行における画素を駆動する少なくとも一つの第一のゲート駆動ユニットと、前記非表示領域に設置され、第二のリード線を介して前記非異形表示領域の対応の行における画素に接続され、前記対応の行における画素を駆動する少なくとも一つの第二のゲート駆動ユニットと、を含み、前記第一のゲート駆動ユニットは少なくとも一つの第一の出力トランジスタを含み、前記第二のゲート駆動ユニットは少なくとも一つの第二の出力トランジスタを含み、前記第一の出力トランジスタは前記第二の出力トランジスタよりも幅：長さの比が小さく、そして、前記異形表示領域に対応する前記第一のリード線の幅及び前記非異形表示領域に対応する前記第二のリード線の幅は、前記異形表示領域と前記非異形表示領域の発光電流が等しくなるように、それぞれ設定されている。
【０００７】
一実施例において、前記異形表示領域における行当たりの画素数は、いずれも前記非異形表示領域における行当たりの画素数より少ない。
【０００８】
一実施例において、前記第一のゲート駆動ユニットは、走査駆動回路及び／または発光駆動回路を含む。
【０００９】
一実施例において、前記第二のゲート駆動ユニットは、走査駆動回路及び／または発光駆動回路を含む。
【００１０】
一実施例において、前記異形表示領域において、少なくとも二行における画素数は異なり、且つ、各行における画素に対応する前記第一の出力トランジスタの幅：長さの比は、所在する行における画素数の減少に伴って減少する。
【００１１】
一実施例において、前記異形表示領域は少なくとも一つのサブ異形表示領域を含み、各前記サブ異形表示領域はそれぞれ少なくとも二行の画素を含む。
【００１２】
一実施例において、前記サブ異形表示領域における行当たりの画素数はいずれも同じであり、前記サブ異形表示領域内の各行における画素に対応する前記第一の出力トランジスタの幅：長さの比はいずれも等しい。
【００１３】
一実施例において、前記各サブ異形表示領域内の各行における画素に対応する前記第一の出力トランジスタの幅：長さの比は、前記各サブ異形表示領域内における行当たりの画素数と正相関の関係にある。
【００１４】
一実施例において、前記第一の出力トランジスタのゲート面積は前記第二の出力トランジスタのゲート面積より大きい。
【００１５】
一実施例において、前記異形表示領域は、複数の前記サブ異形表示領域を含み、各前記サブ異形表示領域はそれぞれ少なくとも二行の画素を含み、異なる前記サブ異形表示領域の各行における画素に対応する前記第一の出力トランジスタの幅：長さの比は、異なる前記サブ異形表示領域それぞれにおける行当たりの画素数と正相関の関係にある。
【００１６】
一実施例において、前記アレイ基板は、それぞれ前記異形表示領域と前記非異形表示領域に設置されている信号線を含み、前記異形表示領域においては、前記信号線は前記異形表示領域の縁部に沿って屈折配線され、前記異形表示領域に設置されている前記信号線は、前記第一の出力トランジスタに接続され、前記異形表示領域内の対応の行における画素に駆動信号を伝送するとともに、前記異形表示領域における前記信号線の抵抗と前記非異形表示領域における前記信号線の抵抗との間の抵抗差を補正する。
【００１７】
一実施例において、前記異形表示領域に設置されている前記信号線の幅は前記非異形表示領域に設置されている前記信号線の幅と等しくない。
【００１８】
一実施例において、前記異形表示領域に設置されている前記信号線は複数セクションのサブ信号線を含み、前記複数セクションのサブ信号線のうち、少なくとも一セクションの前記サブ信号線の幅は、前記非異形表示領域に設置されている前記信号線の幅と等しくない。
【００１９】
一実施例において、前記信号線は、走査信号線及び発光制御信号線を含み、前記走査信号線は走査駆動回路及び対応の画素を接続して走査信号を伝送し、前記発光制御信号線は発光駆動回路及び対応の画素を接続して発光制御信号を伝送する。
【００２０】
一実施例において、前記アレイ基板は、前記非表示領域に取付溝が設けられ、前記異形表示領域の前記信号線は前記取付溝の縁部に沿って集中的に屈折配線される。
【００２１】
一実施例において、前記第一の出力トランジスタのゲート絶縁層の誘電率は、前記第二の出力トランジスタのゲート絶縁層の誘電率より大きい。
【００２２】
一実施例において、前記第一の出力トランジスタのゲート絶縁層の厚さは、前記第二の出力トランジスタのゲート絶縁層の厚さより小さい。
【００２３】
一実施例において、前記第一の出力トランジスタのゲート絶縁層の表面に、前記第一の出力トランジスタのゲート絶縁層が露出するように第一のマスク層が形成され、前記第一のマスク層をマスクとして前記第一の出力トランジスタのゲート絶縁層がマイクロエッチングされることにより、前記第一の出力トランジスタのゲート絶縁層の厚さが前記第二の出力トランジスタのゲート絶縁層の厚さより小さくなる。
【００２４】
一実施例において、前記第一の出力トランジスタは、半導体層と、前記半導体層上に形成されている第一のゲート絶縁層と、前記第一のゲート絶縁層上に形成されている第二のゲート絶縁層と、前記第二のゲート絶縁層の表面に形成されている第二のマスク層とを有し、前記第二のマスク層から前記第一の出力トランジスタの前記第二のゲート絶縁層が露出し、前記第二のマスク層がマスクとして前記第一の出力トランジスタの前記第二のゲート絶縁層が除去されて前記第一の出力トランジスタの前記第一のゲート絶縁層が露出することにより、前記第一の出力トランジスタの前記第一のゲート絶縁層と前記第二のゲート絶縁層の厚さの和は、前記第二の出力トランジスタのゲート絶縁層の厚さより小さくなる。
【００２５】
また、本発明は前記いずれか一つのアレイ基板を含む表示スクリーンを提供する。
【００２６】
本発明はアレイ基板及び表示スクリーンを提供する。該アレイ基板における表示領域は異形表示領域及び非異形表示領域を含む。該アレイ基板は、非表示領域に設置され異形表示領域内の画素に対応する第一のゲート駆動ユニット、及び非表示領域に設置され非異形表示領域内の画素に対応する第二のゲート駆動ユニットを含む。第一のゲート駆動ユニットの第一の出力トランジスタは、第二のゲート駆動ユニットの第二の出力トランジスタよりも幅：長さの比が小さい。また、異形表示領域に対応する第一のリード線及び非異形表示領域に対応する第二のリード線の幅が設定されることにより、異形表示領域と非異形表示領域の間の差異が精確に補正される。このように、異形表示領域と非異形表示領域において発光電流が等しくなり、負荷が異なることに起因する表示輝度の不均一が控えられ、表示効果が改善される。
【図面の簡単な説明】
【００２７】
【図１ａ】本発明の一実施例におけるアレイ基板の構造模式図である。
【図１ｂ】本発明の一実施例における第一のリード線と第二のリード線の構造模式図である。
【図２】本発明の他の実施例におけるアレイ基板の構造模式図である。
【図３】本出願の一実施例における６Ｔ２Ｃ回路の回路図である。
【図４】本出願の一実施例における１３Ｔ３Ｃ画素回路の回路図である。
【図５】本出願の一実施例における複数のサブ異形表示領域の構造模式図である。
【図６】本出願の一実施例における第一の出力トランジスタの構造模式図である。
【図７】本出願の一実施例における異形表示領域における走査信号線の模式図である。
【図８】本出願の一実施例における表示装置の模式図である。
【発明を実施するための形態】
【００２８】
本発明の上記目的、特徴及び利点を明確にするために、次に、図面を参照しながら、本出願の具体的な実施形態について詳しく説明する。以下の説明に、本発明が十分理解されるように多くの詳細が記述されるが、本発明はここで記述される態様と異なる態様で実施されることもでき、当業者は、本発明の趣旨から逸脱することなく、改良を行うことができる。そのため、本発明はここで開示される具体的な実施例によって限定されるものではない。
【００２９】
一実施例において、図１ａに示すように、本発明はアレイ基板を提供する。該アレイ基板は基板を含み、該基板に表示領域及び非表示領域１１０が設置されており、表示領域は異形表示領域１２０及び非異形表示領域１３０を含む。該基板における表示領域はアレイ状に配布された画素１４０を含み、異形表示領域１２０における行当たりの画素数はいずれも非異形表示領域１３０における行当たりの画素数より少ない。ここで、ドライバが異形表示領域の各行における画素及び非異形表示領域の各行における画素を駆動する時、異形表示領域と非異形表示領域における行当たりの画素数（即ち、負荷）が異なるため、異形表示領域及び非異形表示領域の表示効果が不均一になってしまう。
【００３０】
当然、非異形表示領域は、行当たりの画素数が等しく、普通は規則的な領域であり、例えば、矩形の形状を有する。非異形表示領域は、行当たりの画素数が一般的に互いに等しいため、各行における画素の発光特性は一致する。
【００３１】
図１ａに示すように、該アレイ基板は少なくとも一つの第一のゲート駆動ユニット１５０及び少なくとも一つの第二のゲート駆動ユニット１６０を含む。第一のゲート駆動ユニット１５０は非表示領域１１０に設置されている。第一のゲート駆動ユニット１５０は、第一のリード線１７０により異形表示領域１２０内の対応の行における画素１４０に接続されている。第一のゲート駆動ユニット１５０は、対応の行における画素１４０を駆動する。第二のゲート駆動ユニット１６０は非表示領域１１０に設置されている。第二のゲート駆動ユニット１６０は、第二のリード線１８０により非異形表示領域１３０内の対応の行における画素１４０に接続されている。第二のゲート駆動ユニット１６０は、対応の行における画素１４０を駆動する。ここで、第一のゲート駆動ユニット１５０は少なくとも一つの第一の出力トランジスタを含み、第二のゲート駆動ユニット１６０は少なくとも一つの第二の出力トランジスタを含む。第一の出力トランジスタ及び第二の出力トランジスタはいずれもゲート、ソース及びドレインを含み、ゲート電圧により第一／第二の出力トランジスタの遮断または導通を制御することができる。第一の出力トランジスタの幅：長さの比は第二の出力トランジスタの幅：長さの比より小さい。異形表示領域１２０に対応する第一のリード線１７０の幅及び非異形表示領域１３０に対応する第二のリード線１８０の幅はそれぞれ、異形表示領域と非異形表示領域の発光電流が等しくなるように適宜に配置されている。ここで、トランジスタの幅：長さの比とは、トランジスタの伝導チャネルの幅と長さの比、即ち、Ｗ／Ｌである。ここで、Ｗはトランジスタの伝導チャネルの幅であり、Ｌはトランジスタの伝導チャネルの長さである。一般的には、トランジスタの幅：長さの比が大きいほど、負荷を駆動する能力である駆動能力が大きくなり、トランジスタを流れる駆動電流が大きくなる。
【００３２】
例示的に、図１ｂに示すように、走査信号線は第二の方向に沿って延びる。第一のリード線１７０は異形表示領域１２０の走査信号線と接続されている。第二のリード線１８０は非異形表示領域１３０の走査信号線と接続されている。第一のリード線１７０の幅とは第一のリード線１７０の第一の方向における寸法Ｗ１であり、第二のリード線１８０の幅とは第二のリード線１８０の第一の方向における寸法Ｗ２である。ここで、第一の方向と第二の方向とは互いに直交する。当然、走査信号線は第一の方向においても所定の寸法を有し、走査信号線の幅と表記される。また、走査信号線は複数のサブ走査信号線を含むことができ、各サブ走査信号線も同様に第一の方向において所定の寸法を有し、サブ走査信号線の幅と表記され、ここで説明を省略する。
【００３３】
具体的には、第一の出力トランジスタの幅：長さの比を変更することにより異形表示領域と非異形表示領域との間の差異を精確に補正することができないため、第一の出力トランジスタの幅：長さの比を減少させても、第一のゲート駆動ユニットの駆動能力を異形表示領域１２０と非異形表示領域１３０の表示効果の不均一を完全に改善できないことがある。この場合、第一の出力トランジスタの幅：長さの比を変更するとともに、第一のリード線１７０及び第二のリード線１８０の幅を適宜に配置することにより、精確な補正を実現することができる。例えば、第一のリード線１７０の幅を第二のリード線１８０の幅に等しくし、または、第一のリード線１７０の幅を第二のリード線１８０の幅より小さくし、または、第一のリード線１７０の幅を第二のリード線１８０の幅より大きくすることができる。このように、異形表示領域１２０における第一の出力トランジスタの幅：長さの比を減少させることにより異形表示領域１２０における第一のゲート駆動ユニットの駆動能力を低下させることができ、また、異形表示領域１２０における第一のリード線１７０の幅を適宜に設定することによりコンデンサ負荷を変化させることができる。第一の出力トランジスタの幅：長さの比を減少させることと第一のリード線１７０の幅を適宜に調整することを合わせれば、第一のゲート駆動ユニットの駆動能力及びコンデンサ負荷を同時に考慮して異形表示領域１２０と非異形表示領域１３０の表示効果の不均一を改善できる。
【００３４】
例えば、幅：長さの比が減少した第一のゲート駆動ユニットの駆動能力が異形表示領域１２０の画素数に対してまだ強い場合、異形表示領域に対応する第一のリード線１７０の幅を増加させることにより、第一のリード線１７０の幅を非異形表示領域に対応する第二のリード線１８０の幅より大きくして異形表示領域１２０のコンデンサ負荷を増加させるようにしてもよい。幅：長さの比が減少した第一のゲート駆動ユニットの駆動能力が異形表示領域１２０の画素数に対して弱い場合、異形表示領域に対応する第一のリード線１７０の幅を減少させることにより、第一のリード線１７０の幅を非異形表示領域に対応する第二のリード線１８０の幅より小さくして異形表示領域１２０のコンデンサ負荷を減少させるようにしてもよい。
【００３５】
第一の出力トランジスタの幅：長さの比を減少させるだけの場合のシミュレーション結果は以下の表に示される。第一の出力トランジスタの幅：長さの比を減少させることにより、異形表示領域と非異形表示領域との電流差は０．２７ｎＡとなる。第一の出力トランジスタの幅：長さの比が変更となる前、異形表示領域と非異形表示領域との電流差は５ｎＡであり、異形表示領域と非異形表示領域との輝度差は少なくとも５階調あり、特に低階調の場合、異形表示領域と非異形表示領域との間の輝度不均一はもっと目立ってしまう。
【表１】
0006932234.tif 000002
【００３６】
第一の出力トランジスタの幅：長さの比を減少させることと第一のリード線の幅を適宜に調整することとを合わせた場合のシミュレーション結果は以下の表に示される。第一の出力トランジスタの幅：長さの比を減少させるとともに第一のリード線の幅を適宜に調整することにより、異形表示領域と非異形表示領域との電流差は０．０８ｎＡとなった。そのため、一つの方法だけで補正する場合に比べて、上記した二方法を合わせて利用し補正する場合は電流差がより小さくなり、異形表示領域と非異形表示領域との輝度がより均一になることが判った。
【表２】
0006932234.tif 000003
【００３７】
本実施例において、異形表示領域の第一の出力トランジスタの幅：長さの比を減少させるとともに異形表示領域の第一のリード線の幅を合理的に設定することにより、異形表示領域の第一のゲート駆動ユニットの駆動能力を低下させるとともにコンデンサ負荷を適正に補正できる。これにより、異形表示領域と非異形表示領域との発光電流が等しくなり、異形表示領域と非異形表示領域との間の負荷相違による表示輝度の不均一が改善され、異形表示領域と非異形表示領域の輝度均一性が向上する。
【００３８】
一実施例において、第一のゲート駆動ユニット及び第二のゲート駆動ユニットはいずれも走査駆動回路及び／または発光駆動回路を含むゲート駆動ユニットである。ここで、ゲート駆動ユニットは走査駆動回路のみを含んでもよく、発光駆動回路のみを含んでもよく、走査駆動回路及び発光駆動回路の両方を含んでもよい。走査駆動回路は走査信号を画素に順次印加するものであり、発光駆動回路は発光制御信号を画素に印加するものである。
【００３９】
例示的に、図２に示すように、ゲート駆動ユニットは走査駆動回路２１０及び発光駆動回路２２０を含む。走査駆動回路２１０は、走査信号線Ｓ１〜Ｓｎを介してマトリクス状に配列された複数の画素ＰＸ１１〜ＰＸｎｍに接続されている。画素ＰＸ１１〜ＰＸｎｍは発光制御信号線Ｅ１〜Ｅｍにも接続され、発光制御信号線Ｅ１〜Ｅｍを介して発光駆動回路と接続されている。ここで、発光制御信号線Ｅ１〜Ｅｍは、走査信号線Ｓ１〜Ｓｎと略平行である。
【００４０】
例示的に、図３に示すように、走査駆動回路２１０は６Ｔ２Ｃ回路であり、トランジスタＭ１、トランジスタＭ２、トランジスタＭ３、トランジスタＭ４、トランジスタＭ５、トランジスタＭ６、コンデンサＣ１及びコンデンサＣ２を含む。ここで、トランジスタＭ５及びトランジスタＭ６は走査駆動回路２１０の出力トランジスタである。トランジスタＭ５及びトランジスタＭ６は、ゲート電圧に応じてオンまたはオフにさせられる。トランジスタＭ５がオンにさせられると、クロック信号の入力端ＳＣＫ２からの入力信号が走査駆動回路２１０の出力端に伝送される。トランジスタＭ６がオンにさせられると、電源電圧信号の入力側ＶＧＨからの入力信号が走査駆動回路２１０の出力端に伝送される。さらに、図１ａ及び図３に示すように、異形表示領域１２０の画素に対応する第一の出力トランジスタの幅：長さの比は、非異形表示領域１３０の画素に対応する第二の出力トランジスタの幅：長さの比より小さい。具体的には、異形表示領域１２０の画素に対応するトランジスタＭ５の幅：長さの比は、非異形表示領域１３０の画素に対応するトランジスタＭ５の幅：長さの比より小さい。また、異形表示領域１２０の画素に対応するトランジスタＭ６の幅：長さの比は、非異形表示領域１３０の画素に対応するトランジスタＭ６の幅：長さの比より小さい。
【００４１】
例示的に、図４に示すように、発光駆動回路２２０は１３Ｔ３Ｃ回路であり、トランジスタＭ１、トランジスタＭ２、トランジスタＭ３、トランジスタＭ４、トランジスタＭ５、トランジスタＭ６、トランジスタＭ７、トランジスタＭ８、トランジスタＭ９、トランジスタＭ１０、トランジスタＭ１１、トランジスタＭ１２、トランジスタＭ１３、コンデンサＣ１、コンデンサＣ２及びコンデンサＣ３を含む。ここで、トランジスタＭ９及びトランジスタＭ１０は発光駆動回路２２０の出力トランジスタである。トランジスタＭ９及びトランジスタＭ１０は、ゲート電圧に応じてオンまたはオフにさせられる。トランジスタＭ９がオンにさせられた時、電源電圧信号の入力側ＶＧＨからの入力信号が発光駆動回路２２０の出力側に伝送され、トランジスタＭ１０がオンにさせられた時、電源電圧信号の入力側ＶＧＬからの入力信号を発光駆動回路２２０の出力側に伝送される。さらに、図１ａ及び図４に示すように、異形表示領域１２０の画素に対応する第一の出力トランジスタの幅：長さの比は非異形表示領域１３０の画素に対応する第二の出力トランジスタの幅：長さの比より小さい。具体的には、異形表示領域１２０の画素に対応するトランジスタＭ９の幅：長さの比は、非異形表示領域１３０の画素に対応するトランジスタＭ９の幅：長さの比より小さい。異形表示領域１２０の画素に対応するトランジスタＭ１０の幅：長さの比は、非異形表示領域１３０の画素に対応するトランジスタＭ１０の幅：長さの比より小さい。
【００４２】
例示的に、図１ａ 、図２、図３及び図４に示すように、アレイ基板におけるゲート駆動ユニットは走査駆動回路２１０及び発光駆動回路２２０を含む。走査駆動回路２１０及び発光駆動回路２２０のいずれか一つまたは両方に対応する第一の出力トランジスタの幅：長さの比を変更することができる。例えば、走査駆動回路２１０におけるトランジスタＭ５及びトランジスタＭ６のみの幅：長さの比を減少させてもよく、発光駆動回路２２０におけるトランジスタＭ９及びトランジスタＭ１０のみの幅：長さの比を減少させてもよく、走査駆動回路２１０におけるトランジスタＭ５及びトランジスタＭ６の幅：長さの比と、発光駆動回路２２０におけるトランジスタＭ９及びトランジスタＭ１０の幅：長さの比との両方を減少させてもよい。
【００４３】
ゲート駆動ユニットは走査駆動回路または発光駆動回路のいずれか一方または両方を含んでよい。例えば、ゲート駆動ユニットは走査駆動回路のみを含んでもよく、走査駆動回路と発光駆動回路をともに含んでもよい。設計者は実際の状況に応じて、異形表示領域に対応する第一の出力トランジスタ及び非異形表示領域に対応する第二の出力トランジスタについて幅：長さの比のパラメータの差別化設計を行うことができる。
【００４４】
本実施例において、走査駆動回路、発光駆動回路のいずれか一方または両方に対応する第一の出力トランジスタの幅：長さの比を減少させることにより、走査駆動回路または発光駆動回路のいずれか一方または両方の駆動能力を低下させ、異形表示領域と非異形表示領域の負荷の不均一を改善でき、異形表示領域と非異形表示領域の表示効果を均一にして表示効果を改善できる。
【００４５】
一実施例において、異形表示領域の少なくとも二行における画素の数は異なり、各行における画素に対応する第一の出力トランジスタの幅：長さの比は所在する行における画素の数の減少に伴って減少する。ここで、異形表示領域には複数行の画素があり、そして少なくとも二行における画素の数が異なる。異形表示領域における行当たりの画素数が減少すると、異形表示領域と非異形表示領域の表示効果を一致させるために、異形表示領域に対応するゲート駆動ユニットの駆動能力を弱めるように、異形表示領域の各行における画素に対応する第一の出力トランジスタの幅：長さの比を所在する行における画素の数の減少に従って減少させる。通常の場合に、ドライバは表示領域の画素を一行ずつに駆動する。しかしながら、実際の状況に応じて、ドライバは表示領域の画素を一列ずつに駆動することができる。ドライバは、異形表示領域の画素を一列ずつに駆動する場合、その負荷が異形表示領域における列当たりの画素数に関連する。異形表示領域における列当たりの画素数が減少する場合、異形表示領域に対応する第一の出力トランジスタの幅：長さの比を列方向において減少させてもよい。本実施例において、異形表示領域における行当たりの画素数に応じて異なる幅：長さの比を有する第一の出力トランジスタを精確に設計することにより、異形表示領域と非異形表示領域の表示効果の不均一を改善することができる。
【００４６】
一実施例において、異形表示領域は少なくとも一つのサブ異形表示領域を含む。各サブ異形表示領域はそれぞれ少なくとも二行の画素を含み、行当たりの画素数はいずれも同じである。各サブ異形表示領域内の第一の出力トランジスタの幅：長さの比は互いに等しい。
【００４７】
ここで、異形表示領域は一つのサブ異形表示領域を含んでもよく、複数のサブ異形表示領域を含んでもよい。各サブ異形表示領域はそれぞれ少なくとも二行の画素を含み、行当たりの画素数はいずれも同じである。図５に示すように、異形表示領域は第一のサブ異形表示領域５１０、第二のサブ異形表示領域５２０、第三のサブ異形表示領域５３０、及び第四のサブ異形表示領域５４０を含む。第一のサブ異形表示領域５１０を一例として説明する。第一のサブ異形表示領域５１０は少なくとも二行の画素を含み、行当たりの画素数はほぼ等しい。そのため、第一のサブ異形表示領域５１０において、第一の出力トランジスタの幅：長さの比はほぼ等しく、各行における画素に対応する第一の出力トランジスタの幅：長さの比はいずれも等しい。第二のサブ異形表示領域５２０、第三のサブ異形表示領域５３０、第四のサブ異形表示領域５４０の第一の出力トランジスタの幅：長さの比も同様であるため、ここでは説明を省略する。
【００４８】
なお、異なるサブ異形表示領域の間に、行当たりの画素数は等しくなくてもよい。この場合、異なるサブ異形表示領域それぞれの各行における画素に対応する第一の出力トランジスタの幅：長さの比は、前記異なるサブ異形表示領域それぞれにおける行当たりの画素数と正相関の関係にある。例えば、第一のサブ異形表示領域５１０内における行当たりの画素数が第三のサブ異形表示領域５３０内における行当たりの画素数より少ない場合、第一のサブ異形表示領域５１０に対応する第一の出力トランジスタの幅：長さの比を、第三のサブ異形表示領域５３０に対応する第一の出力トランジスタの幅：長さの比より小さくする。
【００４９】
具体的には、各サブ異形表示領域内における行当たりの画素数は等しくてもよく、等しくなくてもよい。各サブ異形表示領域内の画素数の等しくない各行に対し、対応する第一の出力トランジスタの幅：長さの比も等しくなく、各サブ異形表示領域内における行当たりの画素数と正相関の関係にある。即ち、第一の出力トランジスタの幅：長さの比は、所在する各サブ異形表示領域内における行当たりの画素数の減少に伴って減少し、各サブ異形表示領域内における行当たりの画素数の増加に伴って増加する。
【００５０】
本実施例において、異形表示領域を、一つのサブ異形表示領域内における行当たりの画素数画素の数がほぼ等しいと見なすことができるように、複数のサブ異形表示領域に分け、それぞれのサブ異形表示領域に対して第一の出力トランジスタを設計し、一サブ異形表示領域内の各行における画素に対応する第一の出力トランジスタが同じ幅：長さの比を有するようにする。このように、アレイ基板のレイアウトを簡素化するとともに、プロセスの複雑さを低減することができる。
【００５１】
一実施例において、第一の出力トランジスタのゲート面積は第二の出力トランジスタのゲート面積より大きい。ここで、トランジスタのゲート面積はゲートの長さとゲートの幅の積に等しく、トランジスタの伝導チャネルの幅と長さの積、即ち、Ｗ*Ｌにほぼ等しい。一般的に、トランジスタの伝導チャネルの幅と長さの積が大きいほど、トランジスタ自体の寄生容量が大きくなる。具体的には、第一の出力トランジスタの幅：長さの比が第二の出力トランジスタの幅：長さの比より小さい条件下で、第一の出力トランジスタの幅：長さの比を変化させずに第一の出力トランジスタの幅と長さをほぼ等比例で増加するとともに、第一の出力トランジスタのゲート面積を増加させることにより、第一の出力トランジスタのゲート面積を第二の出力トランジスタのゲート面積より大きくすることができる。
【００５２】
本実施例において、第一の出力トランジスタの幅：長さの比が第二の出力トランジスタの幅：長さの比より小さい条件下で、第一の出力トランジスタの幅：長さの比を変化させずに第一の出力トランジスタのゲートの長さとゲートの幅をほぼ等比例で増加することにより、第一の出力トランジスタのゲートとチャネル層のクロスオーバー面積を増大してコンデンサの負荷を増大する。このように、異形表示領域における行当たりの画素数の減少による負荷の低下が補正され、異形表示領域と非異形表示領域における行当たりの画素数が異なることによる表示の不均一が改善される。
【００５３】
一実施例において、アレイ基板は更に、それぞれ異形表示領域と非異形表示領域に設置されている信号線を含む。信号線は、異形表示領域に対しては、異形表示領域の縁部に沿って集中的に屈折配線される。異形表示領域に対して設置されている信号線は、第一の出力トランジスタに接続され、かつ異形表示領域内の対応の行における画素に駆動信号を伝送するとともに、異形表示領域の信号線と非異形表示領域の信号線との間の抵抗差を補正する。
【００５４】
信号線は、走査信号線及び発光制御信号線を含む。走査信号線は走査駆動回路及び対応の画素を接続して走査信号を伝送する。発光制御信号線は発光駆動回路及び対応の画素を接続して発光制御信号を伝送する。アレイ基板の非表示領域に、取付溝が設けられている。取付溝の開口方向は、行方向であってもよく、列方向であってもよい。本出願では、取付溝の開口方向及び具体的な位置は限定されない。取付溝は、カメラ、スピーカー、指紋識別素子、虹彩識別素子等のセンサを配置するために用いられる。取付溝の存在のため異形表示領域が形成され、異形表示領域内の負荷が少なくなる。異形表示領域と非異形表示領域の輝度の均一性を保つために、第一の出力トランジスタのゲート面積を比例的に増大させる。しかし、第一の出力トランジスタのゲート面積が第二の出力トランジスタのゲート面積より大きい場合、第一の出力トランジスタのゲート線の抵抗は第二の出力トランジスタのゲート線の抵抗より小さくなる。本実施例では、異形表示領域において、走査信号を伝達する走査信号線は異形表示領域の縁部に沿って集中的に屈折配線される。異形表示領域内における走査信号線は異形表示領域の縁部に沿って配線されるから走査信号線の長さが増加するため、異形表示領域における走査信号線の抵抗が増大し、異形表示領域の走査信号線の抵抗と非異形表示領域における走査信号線の抵抗との差が補正される。
【００５５】
具体的には、取付溝の形状はＵ型であってもよく、円弧状であってもよく、円形等であってもよい。取付溝はアレイ基板を貫通し、底面及び底面の両側に位置する側面を含む。取付溝のアレイ基板における垂直投影領域は取付溝設置領域であり、取付溝設置領域は底辺及び底辺の両側に位置する側辺を含む。取付溝設置領域の底辺は画素配列の行方向に沿って延びてもよく、画素配列の列方向に沿って延びてもよい。例えば、走査信号線を一例として説明する。図７に示すように、取付溝７１０はＵ形状の溝であり、非表示領域に設けられている。取付溝のアレイ基板における垂直投影に対応する領域は取付溝設置領域である。取付溝設置領域は底辺７１３と、底辺７１３の両側に位置する側辺７１１及び側辺７１２を含む。異形表示領域に対応する走査信号線は底辺７１３、側辺７１１及び側辺７１２に沿って配線される。具体的には、異形表示領域の走査信号線は、第一のサブ走査信号線７２１、側辺７１１に沿った第二のサブ走査信号線７２２、底辺７１３に沿った第三のサブ走査信号線７２３、側辺７１２に沿った第四のサブ走査信号線７２４及び第五のサブ走査信号線７２５を含む。
【００５６】
さらに、異形表示領域の信号線は複数セクションのサブ信号線を含み、複数セクションのサブ信号線のうち、少なくとも一セクションのサブ信号線の幅は非異形表示領域の信号線の幅と異なる。ここで、信号線の幅は信号線の抵抗に関連する。異形表示領域の信号線の幅を変更することで信号線の抵抗を変更することができ、これにより、異形表示領域の信号線の抵抗と非異形表示領域の信号線の抵抗との抵抗差をより精確に補正することができる。
【００５７】
本実施例において、走査信号線を一例として説明する。図７に示すように、第一のサブ走査信号線７２１及び第五のサブ走査信号線７２５の幅は第一の出力トランジスタのゲートの幅に等しくてよい。第一の出力トランジスタのゲート面積が比較的に大きいため、第一のサブ走査信号線７２１及び第五のサブ走査信号線７２５は幅が比較的に大きく、走査信号線の抵抗が小さくなる。第二のサブ走査信号線７２２、第三のサブ走査信号線７２３、第四のサブ走査信号線７２４の幅を調整することにより、抵抗を精確に補正することができる。例えば、第二のサブ走査信号線７２２、第三のサブ走査信号線７２３、第四のサブ走査信号線７２４の幅を減少することにより、異形表示領域の走査信号線の抵抗を増大する。また、第一のサブ走査信号線７２１と第五のサブ走査信号線７２５の一部セクションの幅は第一の出力トランジスタのゲートの幅に等しくなくてもよい。この場合、第一のサブ走査信号線７２１、第二のサブ走査信号線７２２、第三のサブ走査信号線７２３、第四のサブ走査信号線７２４、及び第五のサブ走査信号線７２５の幅を調節することができる。例えば、第一のサブ走査信号線７２１、第二のサブ走査信号線７２２、第三のサブ走査信号線７２３、第四のサブ走査信号線７２４、及び第五のサブ走査信号線７２５のうちの少なくとも一本の走査信号線の幅を調整してもよい。
【００５８】
本実施例において、異形表示領域の走査信号線が取付溝の縁部に沿って配線されているため、異形表示領域における走査信号線の長さが増え、走査信号線の抵抗が増大する。このように、異形表示領域における画素の数が少ないことによる抵抗の不均一を改善でき、異形表示領域における抵抗を精確に補正できる。
【００５９】
一実施例において、図６に示すように、第一の出力トランジスタはバッファ層６１０、バッファ層６１０上に設置されている半導体層（図示せず）、半導体層上に設置されているゲート絶縁層６３０、ゲート絶縁層６３０の半導体層から離れた側に設置されているゲート６４０、ゲート６４０上に設置されている層間絶縁層６５０、及び層間絶縁層６５０の半導体層から離れた側に設置されているソース・ドレイン金属層を含む。半導体層はソース６２１、ドレイン６２２及びチャンネル６２３を含む。ソース・ドレイン金属層は、ソース金属リード線６６１及びドレイン金属リード線６６２を含む。第一の出力トランジスタの寄生容量はゲート絶縁層の厚さ及び誘電率に関連し、以下の二種の工夫により第一の出力トランジスタの寄生容量を増大させることができる。
【００６０】
工夫一：第一の出力トランジスタのゲート絶縁層６３０の誘電率を変化させることにより、第一の出力トランジスタの寄生容量を変化させる。具体的には、第一の出力トランジスタのゲート絶縁層の誘電率を、第二の出力トランジスタのゲート絶縁層の誘電率より大きくする。トランジスタの寄生容量はトランジスタの誘電率に正比例するため、異形表示領域に対応する第一の出力トランジスタのゲート絶縁層の材料を変更することにより、異形表示領域に対応する第一の出力トランジスタのゲート絶縁層の誘電率を非異形表示領域に対応する第二の出力トランジスタのゲート絶縁層の誘電率より大きくすることができる。
【００６１】
工夫二：異形表示領域に対応するゲート絶縁層６３０の厚さを減少させることにより、異形表示領域に対応する第一の出力トランジスタの寄生容量を増加させる。具体的には、第一の出力トランジスタのゲート絶縁層の厚さを、第二の出力トランジスタのゲート絶縁層の厚さより小さくする。ゲート絶縁層を形成する際に、以下の二つの方法によりゲート絶縁層の厚さを変化させることができる。
【００６２】
方法一において、ゲート絶縁層の表面に、異形表示領域のゲート絶縁層を露出させるように第一のマスク層を形成する。第一のマスク層をマスクとして異形表示領域のゲート絶縁層をマイクロエッチングすることにより、異形表示領域のゲート絶縁層の厚さを減少させる。
【００６３】
方法二において、半導体層上に第一のゲート絶縁層を形成する。第一のゲート絶縁層上に第二のゲート絶縁層を形成する。第二のゲート絶縁層の表面に、異形表示領域の第二のゲート絶縁層を露出させるように第二のマスク層を形成する。第二のマスク層をマスクとして異形表示領域の第二のゲート絶縁層を除去し、異形表示領域の第一のゲート絶縁層を露出させる。これにより、異形表示領域に対応するゲート絶縁層の厚さを非異形表示領域に対応するゲート絶縁層の厚さより小さくする。なお、本実施例において、異形表示領域のゲート絶縁層の誘電率を大きくしまたはゲート絶縁層の厚さを薄くする際、第一の出力トランジスタ及び第二の出力トランジスタの特性が変化しないことを確保しなければならない。
【００６４】
一実施例において、表示スクリーンを提供する。該表示スクリーンは上記いずれか一つの実施例に係るアレイ基板を含む。本発明の実施例において、表示スクリーンの形状は円形、楕円形、多角形、及び円弧を含む図形のうちの、少なくとも一種の閉鎖形状であってよい。例えば、Ｒ角、溝、ノッチ(ｎｏｔｃｈ)または円形を有する表示スクリーンである。
【００６５】
一実施例において、表示装置８００を提供する。図８に示すように、表示装置８００は上記実施例に係る表示スクリーン８１０を含む。
【００６６】
なお、異形表示領域における画素の数は非異形表示領域における画素の数と異なり、例えば、異形表示領域内における行当たりの画素数は、非異形表示領域内における行当たりの画素数と異なる。異形表示領域と非異形表示領域との区別は相対的である。本出願では、表示領域のうち画素数の割りに少ない領域を「異形表示領域」とし、表示領域のうち画素数の割りに多い領域を「非異形表示領域」とする。
【００６７】
また、本出願の実施例において使用された用語「第一の」、「第二の」等は本明細書において特定の要素を説明することに用いられるが、これらの要素はこれらの用語に限定されるものではない。これらの用語は一素子と他素子とを区別するためのものにすぎない。例えば、本発明の範囲から逸脱することなく、第一の出力トランジスタを第二の出力トランジスタと称することができ、同様に、第二の出力トランジスタを第一の出力トランジスタと称することができる。第一の出力トランジスタと第二の出力トランジスタは、いずれも出力トランジスタであるが、同一の出力トランジスタではない。
【００６８】
上述した実施例の各技術的特徴は任意に組み合わせることができる。記述の簡潔化のために、上述した実施例における各技術的特徴のあらゆる組合せについて説明していないが、これらの技術的特徴の組合せは矛盾しない限り、本明細書に記述されている範囲内であると考えられるべきである。
【００６９】
上述した実施例は、本発明のいくつかの実施形態を示したものにすぎず、その記述が具体的かつ詳細であるが、本発明の範囲を限定するものと解釈されるべきではない。なお、当業者は本発明の趣旨から逸脱しないかぎり、いくつかの変形および改良を行うことができ、これら変形や改良もすべて本発明の保護範囲内に含まれる。本発明の保護範囲は、特許請求の範囲に準ずるものとする。
【図１ａ】
0006932234.tif 000004
【図１ｂ】
0006932234.tif 000005
【図２】
0006932234.tif 000006
【図３】
0006932234.tif 000007
【図４】
0006932234.tif 000008
【図５】
0006932234.tif 000009
【図６】
0006932234.tif 000010
【図７】
0006932234.tif 000011
【図８】
0006932234.tif 000012