(57)【特許請求の範囲】
【請求項１】
フェーズドアレイアンテナのユニットセルであって、
プリント配線板（ＰＷＢ）を含み、該ＰＷＢは、
ラジエータを含む第１層と、
前記ラジエータに励起信号を供給するように構成された給電回路を含む第２層と、
前記給電回路を前記ラジエータに接続する複数のビアと、
信号層と、
前記信号層に接合された能動素子を含む能動素子層と、
前記信号層を前記給電回路に接続する無線周波数（ＲＦ）コネクタと、
を含み、
前記ラジエータは、
第１ダイポールアームと、
第２ダイポールアームと、
第３ダイポールアームと、
第４ダイポールアームと、を含み、
前記複数のビアは、
前記第１ダイポールアームに結合された第１ビアと、
前記第２ダイポールアームに結合された第２ビアと、
前記第３ダイポールアームに結合された第３ビアと、
前記第４ダイポールアームに結合された第４ビアと、を含み、
前記第１ビア、前記第２ビア、前記第３ビア、および、前記第４ビアは、前記給電回路から前記励起信号を供給し、
前記ユニットセルは、さらに、
前記第１ダイポールアームに結合された第５ビアと、
前記第２ダイポールアームに結合された第６ビアと、
前記第３ダイポールアームに結合された第７ビアと、
前記第４ダイポールアームに結合された第８ビアと、を含み、
前記第５ビア、前記第６ビア、前記第７ビア、および、前記第８ビアは、グラウンドを提供する、
ユニットセル。
【請求項２】
前記給電回路は、
前記第１ビアおよび前記第３ビアに結合された第１ラットレース結合器と、
前記第２ビアおよび前記第４ビアに結合された第２ラットレース結合器と、
前記第１ラットレース結合器および前記第２ラットレース結合器に結合された分岐線結合器と、
を含む、請求項１に記載のユニットセル。
【請求項３】
前記第１ダイポールアームおよび前記第３ダイポールアームへの信号は、相互に１８０°位相が外れており、かつ、
前記第２ダイポールアームおよび前記第４ダイポールアームへの信号は、相互に１８０°位相が外れている、
請求項２に記載のユニットセル。
【請求項４】
前記第１ダイポールアームおよび前記第２ダイポールアームへの信号は、相互に９０°位相が外れており、かつ、
前記第３ダイポールアームおよび前記第４ダイポールアームへの信号は、相互に９０°位相が外れている、
請求項３に記載のユニットセル。
【請求項５】
前記給電回路は、さらに、
前記第１ラットレース結合器に結合された第１抵抗器と、
前記第２ラットレース結合器に結合された第２抵抗器と、
前記分岐線結合器に結合された第３抵抗器と、を含み、
前記第１抵抗器、前記第２抵抗器、および、前記第３抵抗器は、前記第１ラットレース結合器、前記第２ラットレース結合器、および、前記分岐線結合器の間で絶縁を提供する、
請求項２に記載のユニットセル。
【請求項６】
前記給電回路は、直角位相給電回路である、
請求項１に記載のユニットセル。
【請求項７】
前記給電回路は、右円偏光（ＲＨＣＰ）を使用して前記ラジエータに対して信号を供給する、
請求項１に記載のユニットセル。
【請求項８】
前記ＰＷＢは、さらに、
前記第１層と前記第２層との間に第３層を含み、かつ、
前記第３層は、誘電体を含む、
請求項１に記載のユニットセル。
【請求項９】
前記誘電体は、前記誘電体の周囲に均等に配置された４つの丸い形の角を含む、
請求項８に記載のユニットセル。
【請求項１０】
前記４つの丸い形の角は、半径０．２５インチの円の一部分であり、
請求項９に記載のユニットセル。
【請求項１１】
前記ＲＦコネクタは、ビアである、
請求項１に記載のユニットセル。
【請求項１２】
前記ユニットセルは、さらに、
広角インピーダンス整合（ＷＡＩＭ）層を有するレドーム、を含む、
請求項１に記載のユニットセル。
【請求項１３】
前記給電回路は、
前記第１ビアおよび前記第２ビアに結合された第１分岐線結合器と、
前記第３ビアおよび前記第４ビアに結合された第２分岐線結合器と、
前記第１分岐線結合器および前記第２分岐線結合器に結合されたラットレース結合器と、を含む、
請求項１に記載のユニットセル。
【請求項１４】
フェーズドアレイアンテナのユニットセルであって、
プリント配線板（ＰＷＢ）を含み、該ＰＷＢは、
ラジエータを有する第１層であり、
第１ダイポールアームと、
第２ダイポールアームと、
第３ダイポールアームと、
第４ダイポールアームと、
を含む、第１層と、
右円偏光（ＲＨＣＰ）を使用して前記ラジエータに対して励起信号を供給するように構成された直角給電回路を有する第２層であり、
前記第１ダイポールアームに結合された第１ビアと、
前記第２ダイポールアームに結合された第２ビアと、
前記第３ダイポールアームに結合された第３ビアと、
前記第４ダイポールアームに結合された第４ビアと、を含み、
前記第１ビア、前記第２ビア、前記第３ビア、および、前記第４ビアは、前記給電回路から前記励起信号を供給し、
前記第１ダイポールアームに結合された第５ビアと、
前記第２ダイポールアームに結合された第６ビアと、
前記第３ダイポールアームに結合された第７ビアと、
前記第４ダイポールアームに結合された第８ビアと、を含み、
前記第５ビア、前記第６ビア、前記第７ビア、および、前記第８ビアは、グラウンドを提供する、
第２層と、
前記第１層と前記第２層との間の第３層であり、
前記第３層は、誘電体を有し、前記誘電体は周囲に均等に配置された４つの丸い形の角を含む、
第３層と、
を含む、ユニットセル。
【請求項１５】
前記ユニットセルは、さらに、
前記ＰＷＢに接合された能動素子を含む能動素子層と、
広角インピーダンス整合（ＷＡＩＭ）層を有するレドームと、
を含む、請求項１４に記載のユニットセル。
【発明の詳細な説明】
【背景技術】
【０００１】
アレイアンテナ（array  antenna）の性能は、しばしば、アレイを構成するアンテナ素子（element）のサイズおよび帯域幅の制限によって制限されてしまう。低プロファイルを維持しながら帯域幅を改善することにより、アレイシステムの性能は、ソフトウェア定義（software  defined）またはコグニティブ無線（cognitive  radio）といった、次世代の通信アプリケーションの帯域幅およびスキャン要求を満たすことができる。これらのアプリケーションは、また、双対線形（dual  linear）または円偏光（circular  polarization）のいずれかをサポートできるアンテナ素子をたびたび必要とする。
【発明の概要】
【０００２】
一つの態様において、フェーズドアレイアンテナのユニットセルは、プリント配線板（printed  wiring  board、ＰＷＢ）を含む。ＰＷＢは、ラジエータを含む第１層と、ラジエータに励起信号を供給するように構成された給電回路を含む第２層と、給電回路をラジエータに接続する複数のビアと、信号層と、信号層に接合された能動素子を含む能動素子層と、信号層を給電回路に接続する無線周波数（ＲＦ）コネクタを含む。
【０００３】
ユニットセルは、さらに、以下の特徴のうち１つまたはそれ以上を含んでよい。ラジエータは、第１ダイポールアームと、第２ダイポールアームと、第３ダイポールアームと、第４ダイポールアームを含む。複数のビアは、第１ダイポールアームに結合された第１ビアと、第２ダイポールアームに結合された第２ビアと、第３ダイポールアームに結合された第３ビアと、第４ダイポールアームに結合された第４ビアを含み、第１ビア、第２ビア、第３ビア、および４ビアは、給電回路から励起信号を供給する。給電回路は、第１ビアおよび第３ビアに結合された第１ラットレース結合器と、第２ビアおよび第４ビアに結合された第２ラットレース結合器と、第１ラットレース結合器および第２ラットレース結合器に結合された分岐線結合器を含む。第１ダイポールアームおよび第３ダイポールアームへの信号は相互に１８０°の位相外れであり、かつ、第２ダイポールアームおよび第４ダイポールアームへの信号は相互に１８０°の位相外れである。第１ダイポールアームおよび第２ダイポールアームへの信号は相互に９０°の位相外れであり、かつ、第３ダイポールアームおよび第４ダイポールアームへの信号は相互に９０°の位相外れである。給電回路は、さらに、第１ラットレース結合器に結合された第１抵抗器と、第２ラットレース結合器に結合された第２抵抗器と、分岐線結合器に結合された第３抵抗器を含み、記第１抵抗器、第２抵抗器、および第３抵抗器は、第１ラットレース結合器、第２ラットレース結合器、および分岐線結合器の間で絶縁を提供する。ユニットセルは、さらに、第１ダイポールアームに結合された第５ビアと、第２ダイポールアームに結合された第６ビアと、第３ダイポールアームに結合された第７ビアと、第４ダイポールアームに結合された第８ビアを含み、第５ビア、第６ビア、第７ビア、および第８ビアはグラウンドを提供する。給電回路は、直角位相給電回路である。給電回路は、右円偏光（ＲＨＣＰ）を使用してラジエータに対して信号を供給する。ＰＷＢは、さらに、第１層と第２層との間に第３層を含み、かつ、第３層は誘電体を含む。誘電体は、誘電体の周囲に均等に配置された４つの丸い形の角を含む。４つの丸い形の角は、０．２５インチのドリルビットを使用して形成される。ＲＦコネクタは、ビアである。ユニットセルは、さらに、広角インピーダンス整合（ＷＡＩＭ）層を有するレドームを含む。及び／又は、ラジエータは、第１ダイポールアームと、第２ダイポールアームと、第３ダイポールアームと、第４ダイポールアームを含み、そして、さらに、第１ダイポールアームに結合された第１ビアと、第２ダイポールアームに結合された第２ビアと、第３ダイポールアームに結合された第３ビアと、第４ダイポールアームに結合された第４ビアを含み、第１ビア、第２ビア、第３ビア、および第４ビアは、給電回路から励起信号を供給し、給電回路は、第１ビアおよび第２ビアに結合された第１分岐線結合器と、第３ビアおよび第４ビアに結合された第２分岐線結合器と、第１分岐線結合器および第２分岐線結合器に結合されたラットレース結合器を含む。
【０００４】
別の態様において、フェーズドアレイアンテナのユニットセルは、プリント配線板（ＰＷＢ）を含む。該ＰＷＢは、ラジエータを有する第１層であり、第１ダイポールアームと、第２ダイポールアームと、第３ダイポールアームと、第４ダイポールアームを含む、第１層を有する。該ＰＷＢは、さらに、右円偏光（ＲＨＣＰ）を使用して前記ラジエータに対して励起信号を供給するように構成された直角給電回路を含む第２層を有する。該ＰＷＢは、さらに、第１ダイポールアームに結合された第１ビアと、２ダイポールアームに結合された第２ビアと、第３ダイポールアームに結合された第３ビアと、第４ダイポールアームに結合された第４ビアを含み、第１ビア、第２ビア、第３ビア、および第４ビアは、給電回路から励起信号を供給し、第１ダイポールアームに結合された第５ビアと、第２ダイポールアームに結合された第６ビアと、第３ダイポールアームに結合された第７ビアと、第４ダイポールアームに結合された第８ビアを含み、第５ビア、第６ビア、第７ビア、および第８ビアは、グラウンドを提供する。該ＰＷＢは、さらに、第１層と第２層との間に第３層を有し、第３層は誘電体を有し、誘電体の周囲に均等に配置された４つの丸い形の角を含む。
【０００５】
さらなる態様において、フェーズドアレイアンテナのユニットセルは、放射信号を提供するための第１手段と、励起信号を生成するための第２手段と、第２手段から第１手段へ励起信号を供給するための第３手段を含む。
【図面の簡単な説明】
【０００６】
【図１Ａ】図１Ａは、フェーズドアンテナアレイ（phased  array  antenna）の一つの例に係る図である。
【図１Ｂ】図１Ｂは、フェーズドアレイアンテナのユニットセルに係る一つの例の図である。
【図２Ａ】図２Ａは、図１Ｂのユニットセルの側面図に係る一つの例の図である。
【図２Ｂ】図２Ｂは、図１Ｂのユニットセルの底面図に係る一つの例の図である。
【図２Ｃ】図２Ｃは、図１Ｂのユニットセルの上面図に係る一つの例の図である。
【図３】図３は、図２Ａのフィード層（feed  layer）の周囲の層に係る一つの例の詳細図である。
【図４】図４は、バックドリルおよび対応するビアの一つの例に係る底面図である。
【図５】図５は、プリント配線板（ＰＷＢ）に係る一つの例の図である。
【図６Ａ】図６Ａは、パッチラジエータについて実現利得（realized  gain）に対する角度に係る一つの例の図である。
【図６Ｂ】図６Ｂは、電流ループ（current  loop）ラジエータについて実現利得に対する角度に係る一つの例の図である。
【図７Ａ】図７Ａは、パッチラジエータについて軸比（axial  ratio）に対する角度に係る一つの例の図である。
【図７Ｂ】図７Ｂは、電流ループラジエータについて軸比に対する角度に係る一つの例の図である。
【図８】図８は、給電回路に係る別の例の図である。
【発明を実施するための形態】
【０００７】
ここにおいて説明されるのは、１つまたはそれ以上のユニットセル（unit  cell）を含むフェーズドアレイアンテナである。ユニットセルは、プリント配線板（printed  wiring  board、PWB）を含んでおり、PWBの単一層の上にラジエータ、および、PWBの単一層の上に給電回路を含むものである。一つの例において、ラジエータは電流ループラジエータ（current  loop  radiator）である。
【０００８】
ここにおいて説明される電流ループラジエータは、FR4処理と互換性のある低コスト材料を使用しており、それによって、周波数およびスキャンにわたる性能を達成するための高コスト材料に対する必要性を排除している。周波数およびスキャンボリューム（scan  volume）に関する帯域幅は、空気に近い、より低い誘電体材料を用いて設計することによって、ラジエータにおいて改善することができる。しかし、これらの材料は、典型的には、増大した材料コスト、及び／又は、製造の複雑性を結果として生じてしまう。ここにおいて説明される電流ループといった、必然的に低いQ（low-Q）、高い帯域幅である放射構造体（radiating  structures）は、本質的により高いQ（higher-Q）を有し、かつ、より少ない帯域幅のパッチラジエータといった、エレメントと比較して、改善された性能を提供する。誘電体の代わりに空気のために設計された電流ループラジエータは、単一および偏波共用（dual-polarized）コンフィグレーションの両方において、８：１又はそれ以上の帯域幅を有している。より高い誘電率の材料を用いたここにおいて説明される電流ループラジエータは、従来のパッチラジエータ設計を用いて達成されたものよりも、スキャンにわたり及びより広い周波数帯域幅で、より良好な軸比および挿入損失（insertion  loss）性能を達成する。ここにおいて説明される電流ループラジエータは、また、パッチラジエータを用いて達成されるものより製造公差について著しく少ない分散も達成する。
【０００９】
加えて、オーバーサイズの長方形格子（rectangular  lattice）上のここにおいて説明される電流ループラジエータは、優れた損失性能を達成し、かつ、パッチラジエータといった、従来技術のラジエータ設計よりも良好なグレーティングローブ入射（grating  lobe  incidence）の近傍、その位置、および、それを超えて軸比の性能を維持する。ここにおいて説明される電流ループのグラウンド構造（grounded  structure）は、グレーティングローブ入射の位置と近傍において大きな利得低下およびインピーダンス不整合を典型的に引き起こすスキャンの盲目性（blindness）を抑制する。さらに、ここにおいて説明される電流ループラジエータは、右円偏光(right  hand  circular  polarization、RHCP)を形成している線形コンポーネント間の振幅および位相の調整を必要とすることなく、垂直面および水平面（E-  and  H-Planes）の両方において５０°スキャンまで達成される２ｄＢより小さい軸比を達成することができる。このため、モノリシックマイクロ波集積回路(MMIC)チップの数量を半分に削減することができ、受信器(RX)性能を犠牲にすることなく、著しいコストと電力を節約している。送信器(TX)の(圧縮)動作について電力とコストの改善が可能であるが、この場合、MMICチップの数量を半分にすることにより、他の全てのことを同じに維持しながら、実行輻射電力(effective  isotropic  radiated  power、EIRP)を３ｄＢだけ減少させる。
【００１０】
図1Aおよび図1Bを参照すると、フェーズドアレイアンテナ10は、ユニットセル(例えば、ユニットセル100)を含んでいる。いくつかの例において、フェーズドアレイアンテナ10は、長方形、正方形、八角形、等として成形されてよい。ユニットセル100は、レドーム（radome）部分102、プリント配線板104、および、活性層106を含み、そこでは、図2Aに示されるように、能動素子（active  component）が層140に対して取り付けられている。PWB110は、誘電体114上に配置されたラジエータ110を含んでいる。
【００１１】
図2Aから図2C、図3、および図4を参照すると、レドーム102は、２つの空気層108、116の間に広角インピーダンス整合（wide-angle  impedance  matching）層112を含んでいる。活性層106は、空気および層140上でPWB104に取り付けられた能動素子150を含んでいる。
【００１２】
PWB104は、ラジエータ層110を含んでいる。ラジエータ層110は、４つのダイポール（dipole）アーム(例えば、ダイポールアーム220a、ダイポールアーム220b、ダイポールアーム220c、およびダイポールアーム220d)を有するラジエータを含んでいる。ダイポールアーム220a−220dは、フィード層（feed  layer）118に配置された給電回路（feed  circuit）202(図2B)によってビアを使用して励起される。一つの例において、各ダイポールアーム220a−220dは、誘電体114を通じて延在する対応しているビアによってフィード層に対して接続されている。例えば、ダイポールアーム220aはビア208aによって給電回路202に接続され、ダイポールアーム220bはビア208bによって給電回路202に接続され、ダイポールアーム220cはビア208cによって給電回路202に接続され、そして、ダイポールアーム220dはビア208dによって給電回路202に接続されている。
【００１３】
ビア208a−208dは、バックドリル加工（backdrilled）され、ビア208a−208dがグラウンド面260bに接続するのを防止するために、バックドリル充填材料で埋められている。例えば、ビア208aは、層260bからバックドリル加工されて、次いで、バックドリル材料232aが充填され、ビア208bは、層260bからバックドリル加工されて、次いで、バックドリル材料232bが充填され、ビア208cは、層260bからバックドリル加工されて、次いで、バックドリル材料232cが充填され、ビア208dは、層260bからバックドリル加工されて、次いで、バックドリル材料232dが充填されている。これら４つのビア208a−208dのバックドリルは、同じ処理ステップにおいて行われ、そして、４つのビア208a−208dの充填も、また、１つの処理ステップにおいて行われる。ラジエータ層110とグラウンド面260aとの間の間隔（spacing）は、典型的に、ラジエータ層110とグラウンド面260aとの間の材料(誘電体114)における波長の約８分の１（その結果、イメージ（image）を伴って実効的には４分の１波長）である。一つの例において、バックドリル充填材料は、山栄化学株式会社によるPHP900永久穴詰めインクといった、永久プラグホール充填インクである。
【００１４】
ダイポールアーム220a−220dそれぞれは、対応するビアによってグラウンド面260a、260bに対して接地されている。例えば、ダイポールアーム220aは、ビア210aを使用して接地され、ダイポールアーム220bは、ビア210bを使用して接地され、ダイポールアーム220cは、ビア210cを使用して接地され、そして、ダイポールアーム220dは、ビア210dを用いて接地されている。一つの実施例においては、１つまたはそれ以上のビア210a−210dが、チューニング（tuning）を制御するために、それぞれのビア208a−208dから特定の距離で付加されている。
【００１５】
PWB104は、また、PWB104を通じて延在する他のビア(例えば、ビア272)を含んでもよい。PWB104は、他のバックドリル動作および埋め戻し材料を含んでいる。例えば、誘電体114は、バックドリル材料270a−270cを含んでいる。バックドリル充填材料の目的は、バックドリル動作によって形成され、貫通穴をグラウンド（ground）から分離する穴を、充填することである。これは、所与の積層の数に対してより多くの層間接続（layer  to  layer  connection）が形成されることを可能にすることにより、基板構造を簡素化するために行われる。バックドリルは、ビアを外側層から分離するが、露出した穴を生成する。この穴は、バックドリル充填材料(例えば、山栄化学株式会社によるPHP900)で充填されている。その材料は、しばしば、電気的シールドを提供するためにメッキされる。
【００１６】
一つの例において、給電回路202は直角位相給電回路（quadrature  phase  feed  circuit）である。給電回路202は、ビア208aを使用してダイポールアーム220aに対して及びビア208cを使用してダイポールアーム220cに対して接続されたラットレース結合器（rat-race  coupler）204a、および、ビア208bを使用してダイポールアーム220bに対して及びビア208dを使用してダイポールアーム220dに対して接続されたラットレース結合器204bを含んでいる。ダイポールアーム220a、220cへの信号は、相互に１８０°位相が外れており、かつ、ダイポールアーム220b、220dへの信号は、相互に１８０°位相が外れている。一つの例において、ダイポールアーム220a、220bへの信号は、相互に９０°位相が外れており、かつ、ダイポールアーム220c、220dへの信号は、相互に９０°位相が外れている。一つの特定の例において、給電回路202は、右円偏光(RHCP)を使用してダイポールアーム220a−220dに対して信号を供給する。
【００１７】
給電回路202は、また、ラットレース結合器204a、204bに接続する分岐結合器（branch  coupler）206を含んでいる。ラットレース結合器20４aは抵抗器212aを含み、ラットレース結合器204bは抵抗器212bを含み、そして、分岐結合器206は抵抗器212cを含んでいる。抵抗器212a−212cは、第１ラットレース結合器204a、第２ラットレース結合器204b、および、分岐結合器206との間で絶縁を提供しており、これがスキャン性能を改善している。分岐結合器206は、ビア272に接続されており、ビア272は、能動素子150が接続される信号層140に対して接続されている。他の例においては、給電回路202を信号層140に対して接続するために、PWBの中でRF接続の他の方法が使用されてよい。
【００１８】
誘電体114の一部は、スキャン性能を改善するために除去される。一つの例においては、誘電体114を除去するために４つの穴224a−224dをドリルするために０．２５インチのドリルが使用される。
【００１９】
ラジエータは、動作周波数、偏光特性、および、スキャンボリュームを最適化するために、いくつかの方法で調整することができる。調整の特徴は、ビアの位置、誘電率と材料の厚さ、ラジエータ回路のパターン、フィードビアの間隔、および、給電回路の設計を含んでいる。いくつかのアプリケーションについては、性能を改善するために、ラジエータ回路とバックプレーンとの間の誘電体材料を選択的に除去するように、深さ制御ドリル（control  depth  drill）が使用されてよい。金属貫通穴（through  metalized  vias）および深さ制御ドリルの使用は、また、ラジエータおよびフィード層のグラウンドをCCAのグラウンドに対して接続するためにも使用される。このことは、PWBの構造を簡素化し、そして、コネクタまたは他の相互接続部品を必要とする別個のPWBといった、より高価な技術の使用を回避することを手助けする。ドリルの位置およびサイズは、調整の特徴として使用することができる。強く結合された寄生同調（parasitic  tuning）エレメントも、また、性能を改善し、かつ/あるいは、ラジエータの深さを削減するために、いくつかの設計についてラジエータ回路層の近くで使用することができる。低プロファイルであり、かつ、良好に接地された構造といった、電流ループの特徴により、電流ループは、改善されたグレーティングローブ性能（grating  lobe  performance）を提供することができる。
【００２０】
図5を参照すると、PWB104の一つの例はPWB500である。一つの例において、PWB500を製造するための材料は、FR4処理と適合している材料である。PWB500は、半田マスク層501、マイクロストリップ信号層502、ストリップライン層516a−516j、電力/グラウンド層514a−514e、グラウンド面517a−517b、ストリップラインフィード信号層518を含んでいる。この例において、フィード層は、ストリップライン信号層518(例えば、給電回路202(図2B))にあり、そして、ラジエータ層は、信号/パッチ層520にある。この例において、能動素子(例えば、能動素子150)は、マイクロストリップ信号層502に接合される。
【００２１】
一つの実施例において、半田マスク501は、パターン化されたLPI半田マスクである。一つの例において、マイクロストリップ信号層502は、銅および金めっきを含んでいる。一つの例において、信号層は、銅を含んでいる。一つの例において、電力/グラウンド層は、銅または銅メッキを含んでいる。一つの例において、ストリップライン信号層518は、Ticer製TCR25OPSを含んでいる(マニホールドストリップライン層516a−516jも、また、TICER製TCR25OPSを有し得る)。一つの実施例において、信号/パッチ層520は、銅および銀メッキを含んでいる。
【００２２】
金属層間には、第１材料層504a−504e、第２層506a−506b、第３材料層508a−508e、第４材料層510a−510e、および、第５材料層512a−512bが置かれている。PWB500は、また、層を貫通して延在するビア(例えば、金属ビア550)も含んでいる。いくつかのビアは、埋め戻し材料552を含んでいる。
【００２３】
一つの実施例において、第１材料層504a−504eは、例えば、Panasonic製のMegtron6といった、フェニルエーテルブレンド樹脂材料である。一つの実施例において、第２材料層506a−506bは、例えば、Rogers  Corporation製のRO4360G2といった、高周波ラミネート（laminate）である。一つの実施例において、第３材料層508a−508eは、例えば、Rogers  Corporation製のRO4350Bといったラミネートである。一つの実施例において、第４材料層510a−510eは、例えば、Rogers  Corporation製のRO4450Fといった、ボンドプライ（bond  ply）である。一つの実施例において、第５材料層512a−512bは、例えば、Rogers  Corporation製のRO4003といった、ラミネートである。
【００２４】
スタックアップ（stackup）形成においては、コストと複雑性を低減するために、PWBビルド（PWB  build）に必要とされる積層（lamination）の数量を削減すように注意が払われている。加えて、PWBスタックアップにおいては、生産性リスクを最小限にするのを助けるために、より多くの数の積層を可能にするように、プリプレグ（prepregs）の選択が展開されてきた。FR4処理適合性材料の使用は、高いアスペクト比のビアおよび製造コストの低減を可能にするために用いられる。これらの開発のおかげで、ラジエータをCCAに接続するために、コネクタおよび追加のアセンブリが必要とされない。低コスト、低プロファイル、パッチラジエータのような方法における簡単な集積化を達成しているが、Q特性（Q  nature）が低いため、性能が改善されている。
【００２５】
一つの例において、層501、502、504a−504c、506a−506b、514a−514eは、下部構造（substructure）530を形成するように、一緒に積層されている。層508a−508e、510a−510d、516a−516jは、下部構造540を形成するように、一緒に積層されている。層510e、512a−512b、517a、517b、518、520は、下部構造550を形成するように、一緒に積層されている。下部構造530は、下部構造560を形成するように、層504dを使用して下部構造540に対して積層されている。下部構造560は、PWB500を形成するように、層504eを使用して下部構造550に積層されている。
【００２６】
図6Aおよび図6Bを参照すると、ユニットセル100は、実現利得（realized  gain）において、パッチラジエータからの著しい改善である。図6Aにおいて、パッチラジエータに対する実現利得は、４ｄＢよりも大きく変動することがある。図6Bにおいて、ユニットセル100の実現利得は、２ｄＢだけ変動している。
【００２７】
図7Aおよび図7Bを参照すると、ユニットセル100は、グレーティングローブ近傍の軸比値において、パッチラジエータからの著しい改善である。図7Aにおいて、パッチラジエータについて、プラスまたはマイナス約６０°で、軸比値は２０ｄＢより大きい。図7Bにおいて、ユニットセル100について、プラスまたはマイナス約６０°で、軸比値は１０ｄＢより小さい。
【００２８】
図8を参照すると、給電回路の別の例は、直角給電回路800である。給電回路は、ラットレース結合器806に結合された分岐結合器802a、802bを含んでいる。分岐結合器802aは、パッド820a、820b、および抵抗器812aを含み、そして、分岐結合器802bは、パッド820c、820d、および抵抗器812bを含んでいる。パッドは、ラジエータの０°、９０°、１８０°、２７０°の励起を提供するように、ラジエータのダイポールアーム220a−220dのうち対応するものに接続されている。ラットレース結合器806は、信号を受信するために同軸ポート（coaxial  port）に接続する、パッド830を含んでいる。一つの例において、パッド820a、820bに提供される信号間の位相差は９０°であり、そして、パッド820c、820dに提供される信号間の位相差は９０°である。
【００２９】
ここにおいて説明された異なる実施形態の要素は、上記に特には記載されていない他の実施形態を形成するために組み合わされてもよい。単一の実施形態のコンテキストで説明される、様々な要素は、また、別々に、もしくは、任意の適切な部分的な組み合わせにおいて提供されてもよい。ここにおいて特には記載されていない他の実施形態も、また、以降の請求項の範囲内にある。
【図１Ａ】
0006847222.tif 000002
【図１Ｂ】
0006847222.tif 000003
【図２Ａ】
0006847222.tif 000004
【図２Ｂ】
0006847222.tif 000005
【図２Ｃ】
0006847222.tif 000006
【図３】
0006847222.tif 000007
【図４】
0006847222.tif 000008
【図５】
0006847222.tif 000009
【図６Ａ】
0006847222.tif 000010
【図６Ｂ】
0006847222.tif 000011
【図７Ａ】
0006847222.tif 000012
【図７Ｂ】
0006847222.tif 000013
【図８】
0006847222.tif 000014