(57)【特許請求の範囲】
【請求項１】
互いに積層され、その少なくともいくつかが誘電体パネルと複数の導体パッドとを含む複数のプリント回路基板と、
前記複数の導体パッドを貫通し、前記複数の導体パッドを互いに電気的に結合する導電性材料を含む複数のビアと、
前記複数のプリント回路基板の少なくとも一側に位置し、集積回路ソケットの複数のコンタクトピンの各々を前記複数の導体パッドのそれぞれのコンタクトパッドに電気的に結合するための複数のキャスタレーションと、
前記複数のプリント回路基板の上に配置された少なくとも１つの追加のプリント回路基板であって、前記少なくとも１つの追加のプリント回路基板は、前記少なくとも１つの追加のプリント回路基板の少なくとも２つの側面に翼状延長部を含み、前記翼状延長部は、前記少なくとも１つの追加のプリント回路基板に結合された集積回路に対して取付ブラケットを固定するための取付孔を含む、前記少なくとも１つの追加のプリント回路基板と、を備えるデバイス。
【請求項２】
前記導電性材料が銅めっきである、請求項１に記載のデバイス。
【請求項３】
前記少なくとも１つの追加のプリント回路基板は、前記少なくとも１つの追加のプリント回路基板上に配置された複数の導体バンプに前記複数の導体パッドをそれぞれ電気的に結合する複数の配線トレースを含み、前記複数の導体バンプにより前記少なくとも１つの追加のプリント回路基板上の前記複数の配線トレースに集積回路が電気的に接続される、請求項１に記載のデバイス。
【請求項４】
前記複数のキャスタレーションは、前記複数のプリント回路基板の少なくとも一側から前記複数の導体パッドへの凹状の窪みである、請求項１に記載のデバイス。
【請求項５】
前記複数の導体パッドは、前記複数のキャスタレーション内に露出している、請求項１に記載のデバイス。
【請求項６】
前記複数のプリント回路基板は第１の複数のプリント回路基板であり、
前記第１の複数のプリント回路基板に含まれる前記複数の導体パッドを有さず、前記第１の複数のプリント回路基板上に積層された第２の複数のプリント回路基板をさらに備える請求項１に記載のデバイス。
【請求項７】
前記集積回路ソケットはリードレスチップキャリア（ＬＣＣ）ソケットである、請求項１に記載のデバイス。
【請求項８】
少なくともいくつかが誘電体パネルと複数の導体パッドとを含む複数のプリント回路基板を互いに積層すること、
前記複数の導体パッドをそれぞれ貫通する複数のビアを形成すること、
前記複数のビア内に導電性材料を堆積して前記複数の導体パッドを互いに電気的に結合すること、
前記複数のプリント回路基板の少なくとも一側に複数のキャスタレーションを形成して、集積回路ソケットの複数のコンタクトピンの各々を前記複数の導体パッドのそれぞれのコンタクトパッドに電気的に結合すること、
少なくとも１つの追加のプリント回路基板を前記複数のプリント回路基板に対して積層すること、を備え、前記少なくとも１つの追加のプリント回路基板は、前記少なくとも１つの追加のプリント回路基板の少なくとも２つの側面に翼状延長部を含み、前記翼状延長部は、前記少なくとも１つの追加のプリント回路基板に結合された集積回路に対して取付ブラケットを固定するための取付孔を含む、方法。
【請求項９】
前記導電性材料が銅めっきである、請求項８に記載の方法。
【請求項１０】
前記少なくとも１つの追加のプリント回路基板上に複数の配線トレースを形成して、前記前記少なくとも１つの追加のプリント回路基板上に配置された複数の導体バンプに前記複数の導体パッドをそれぞれ電気的に結合することをさらに備え、前記複数の導体バンプにより前記前記少なくとも１つの追加のプリント回路基板上の複数の配線トレースに集積回路が電気的に結合される、請求項８に記載の方法。
【請求項１１】
前記複数の導体パッドを露出させることなく前記複数の導体パッドに近接した位置にて前記複数のプリント回路基板を機械的にフライス加工することをさらに備える請求項８に記載の方法。
【請求項１２】
前記複数のプリント回路基板をエッチングすることにより、前記複数の導体パッドを露出させて前記複数のキャスタレーションを形成することをさらに備える請求項１１に記載の方法。
【請求項１３】
前記複数のプリント回路基板が第１の複数のプリント回路基板であり、
前記第１の複数のプリント回路基板に含まれる前記複数の導体パッドを有さない第２の複数のプリント回路基板を前記第１の複数のプリント回路基板上に積層することをさらに備える請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して集積回路に関し、特に集積回路インタフェースおよびその製造方法に関する。本出願は、２０１７年５月１２日に出願された米国特許出願番号第１５／５９３，６８９号の優先権を主張し、その全体が本明細書に組み込まれる。
【背景技術】
【０００２】
現在の集積回路は非常に複雑になっており、１０億個を超えるトランジスタを含むものもある。このような集積回路には自動化された設計および試験の方法が実施されているが、新たに形成された集積回路を試験のためにプリント回路基板上に物理的に配置したものが、さらなる試験でも用いられる。このような配置により、一部の自動化された設計および試験の方法では検出できない設計および／または製造エラーの検出が可能となり、その後、そのエラーにより、集積回路の再設計および再試験が可能になる。このような再試験によって、新たに形成された集積回路がさらに試験され、再度、プリント回路基板上に物理的に配置される。
【発明の概要】
【０００３】
一例では、デバイスは、複数のプリント回路基板と、複数のビアと、複数のキャスタレーションとから構成される。前記複数のプリント回路基板は互いに積層されている。前記複数のプリント回路基板のうちの少なくともいくつかは誘電体パネルと複数の導体パッドを含む。前記複数のビアは、前記複数の導体パッドを貫通しており、前記複数の導体パッドを互いに電気的に結合する導電性材料を含む。前記複数のキャスタレーションは、前記複数のプリント回路基板の少なくとも一側に位置しており、集積回路ソケットの複数のコンタクトピンの各々を前記複数の導体パッドのそれぞれのコンタクトパッドに電気的に結合する。
【０００４】
別の例では、方法が提供される。方法は、複数のプリント回路基板を互いに積層することを含む。前記複数のプリント回路基板のうちの少なくともいくつかは誘電体パネルと複数の導体パッドを含む。方法はさらに、前記複数の導体パッドを貫通する複数のビアを形成することを含む。方法はさらに、前記複数のビアに導電性材料を配置して前記複数の導体パッドを互いに電気的に結合することを含む。方法はさらに、前記複数のプリント回路基板の少なくとも一側に複数のキャスタレーションを形成して、集積回路ソケットの複数のコンタクトピンの各々を前記複数の導体パッドのそれぞれのコンタクトパッドに電気的に結合することを含む。
【０００５】
さらに別の例では、デバイスは、第１の複数のプリント回路基板と、第２の複数のプリント回路基板と、複数のビアと、複数のキャスタレーションと、複数の配線トレースとから構成される。前記第１の複数のプリント回路基板は互いに積層されている。前記第１の複数のプリント回路基板の各々は誘電体パネルと複数の導体パッドを含む。前記第２の複数のプリント回路基板は前記第１の複数のプリント回路基板に含まれる複数の導体パッドを有しておらず、前記第２の複数のプリント回路基板は互いに積層されるとともに前記第１の複数のプリント回路基板に積層されている。前記複数のビアは、前記複数の導体パッドを貫通しており、前記複数の導体パッドを互いに電気的に結合する導電性材料を含む。前記複数のキャスタレーションは、前記複数のプリント回路基板の少なくとも一側に位置しており、集積回路ソケットの複数のコンタクトピンの各々を前記複数の導体パッドのそれぞれのコンタクトパッドに電気的に結合する。前記複数の配線トレースは、最上部の前記プリント回路基板上に位置しており、前記最上部の前記プリント回路基板上に配置された複数の導体バンプに前記複数の導体パッドを電気的に結合する。前記複数の導体バンプは、前記複数の配線トレースに集積回路を電気的に結合する。
【図面の簡単な説明】
【０００６】
【図１】図１Ａ〜図１Ｆは一例の試験インタフェースを示す様々な図。
【図２】一例の試験インタフェースの断面図。
【図３】プリント回路基板の断面図。
【図４】プリント回路基板の一例のスタックの断面図。
【図５】プリント回路基板の別の例のスタックの断面図。
【図６】プリント回路基板のさらに別の例のスタックの断面図。
【図７】図６に示されたスタック上の一例の導電メッキを示す図。
【図８】一例の試験インタフェースの別の断面図。
【図９】露出した導体パッドを含む一例の試験インタフェースの一部分の側面図。
【図１０】試験インタフェースを作成する一例の方法を示す図。
【発明を実施するための形態】
【０００７】
集積回路の試験を容易にするために、集積回路が通常挿入されるプリント回路基板とその試験対象の集積回路との間でデバイス（例えば、試験インタフェース）が使用される。このようなデバイスの例は、複数のプリント回路基板と、複数のビアと、複数のキャスタレーションとから構成される。複数のプリント回路基板は互いに積層される。複数のプリント回路基板のうちの少なくともいくつかは誘電体パネルと複数の導体パッドとを含む。複数のビアは複数の導体パッドを貫通しており、複数の導体パッドを互いに電気的に結合する導電性材料を含む。複数のキャスタレーションは複数のプリント回路基板の少なくとも一側に位置しており、集積回路ソケットの複数のコンタクトピンの各々を複数の導体パッドのそれぞれのコンタクトパッドに電気的に結合する。
【０００８】
このような試験インタフェースは、セラミック絶縁層にスクリーン印刷される導電性インクを利用する同様のデバイスと比べ、大幅にコストを削減して集積回路ソケットと集積回路との間のインタフェース形成を可能にする。また、セラミック絶縁層に基づく試験インタフェースは、製造のリードタイムを長くするとともに、ツールへのかなりの投資を必要とするが、これらの問題は、本開示のプリント回路基板ベースによる一例のデバイスによって克服される。
【０００９】
一例の試験インタフェース１００の視覚的な理解を助けるために、図１Ａ〜１Ｆに、一例の試験インタフェース１００の様々な図を示す。図１Ａは試験インタフェース１００の等角図を示し、図１Ｂは試験インタフェース１００の上面図を示している。図１Ｃは集積回路ソケット１５０に搭載された試験インタフェース１００の別の等角図を示しており、図１Ｄは試験インタフェース１００の底面を示す等角図である。図１Ｅは集積回路１７０が配置された試験インタフェース１００の上面図を示し、図１Ｆは取付ブラケット１８０が取り付けられた試験インタフェース１００の側面図を示している。
【００１０】
図２は、Ａ−Ａ線に沿った一例の試験インタフェース１００の断面図であり、試験インタフェース１００に複数のビア１１０を穿孔する前、および図６に示されたスタック６００にキャスタレーション１３０を追加する前の、試験インタフェース１００の断面図を示している。プリント回路基板２００は４つのほぼ等しい長さの辺を含み、このプリント回路基板２００の４つの角が切り取られることで、４つの傾斜付き（angled）のコーナー縁部２３０が形成されている。したがって、プリント回路基板２００は八角形である。しかしながら、試験インタフェース１００の辺は、試験インタフェース１００が搭載される集積回路ソケット１５０に対応する任意の長さを有することができる。一例では、プリント回路基板２００は矩形状である。さらに、別の例では、傾斜付きのコーナー縁部２３０が省略されて、直角の角を含むプリント回路基板が作成される。
【００１１】
プリント回路基板２００は、誘電体パネル２１０（例えば、ＦＲ−４パネル）と複数の導体パッド２２０を含む。複数の導体パッド２２０は誘電体パネル２１０の外縁に沿って配置されており、誘電体パネル２１０の最外縁から距離ｄ１の位置に配置されている。図示された例では、プリント回路基板２００は、誘電体パネル２１０の４つの長辺の各々に沿って７つの導体パッド２２０を含む。しかしながら、プリント回路基板２００は、より多い数のまたはより少ない数の導体パッド２２０を含むことができ、導体パッド２２０の数は、試験インタフェース１００が搭載される集積回路ソケット１５０内のコンタクトピンの数と一致する。複数の導体パッド２２０は、集積回路ソケット１５０のコンタクトピンと電気的に接触するように位置決めされている。一例では、複数の導体パッド２２０の各々は矩形部２２４を含み、矩形部２２４の長辺は誘電体パネル２１０の長辺に沿って配置されている。矩形部２２４の上にはドーム部２２２が存在し、ドーム部２２２は、誘電体パネル２１０の長辺から最も離れた矩形部２２４の辺のほぼ中央に位置している。
【００１２】
一例では、導体パッド２２０は、フォトリソグラフィによりプリント回路基板２００の誘電体パネル２１０に形成される。導体パッド２２０を含まないパネル２１０の部分がエッチングされないようにマスクされる。マスクとして機能するように誘電体パネル２１０上でフォトレジストがパターニングされる。次に、使用される特定のエッチングのエッチング速度に応じた期間にて誘電体パネル２１０がエッチング（例えば、ウェットエッチング、プラズマエッチングなど）されてキャビティが形成される。このキャビティに導体（例えば、銅、金など）が充填されて導体パッド２２０が形成される。
【００１３】
図３は、Ａ−Ａ線に沿ったプリント回路基板２００の例示的な断面図であり、ビア１１０およびキャスタレーション１３０がプリント回路基板２００に追加される前のプリント回路基板２００の断面図を示している。複数の導体パッド２２０の下端は、プリント回路基板２００の下端から距離ｄ２の位置に存在する。このプリント回路基板２００は厚さｔを有している。一例では、プリント回路基板２００の厚さは約０．００２インチ（０．００５０８ｃｍ）である。
【００１４】
図４は、互いに積層された複数のプリント回路基板２００の一例のスタック４００の断面図を示している。試験インタフェース１００を構築するために、ほぼ同じ複製とされた複数のプリント回路基板２００がそれらの辺に沿って整列され互いに積み重ねられている。一例として、１２個のプリント回路基板２００が積み重ねられてスタック４００が形成されている。各プリント回路基板２００の導体パッド２２０は、他のプリント回路基板２００の導体パッド２２０とほぼ一致している。この例では、１２個の導体パッド２２０が他の各プリント回路基板２００と位置合わせされている。したがって、この例では、スタック４００は、一列に並んだ１２個の導体パッド２２０の７つの組を含む。コストを最小化するために、試験インタフェース１００を構築するために利用されるプリント回路基板２００の数は、集積回路ソケット１５０のコンタクトピンの寸法に対応するように選択される。すなわち、長いコンタクトピンを含む深い集積回路ソケット１５０は、より多くのプリント回路基板２００を利用するものとなり、その逆についても言える。
【００１５】
図５は、互いに積層された複数のプリント回路基板の別の例のスタック５００の断面図を示している。導体パッド２２０を含むプリント回路基板２００のスタック４００の上には、導体パッド２２０を有さない複数のプリント回路基板５１０がさらに積み重ねられている。図示された例では、スタック５００は、６つのプリント回路基板５１０を含む。試験インタフェース１００が集積回路ソケット１５０内に搭載されると、プリント回路基板５１０は、集積回路ソケット１５０のコンタクトピンが試験インタフェース１００と接触する箇所の上方の領域に配置される。このように、試験インタフェース１００の製造コストを節約するために、プリント回路基板５１０は、導体パッド２２０を含んでいない。
【００１６】
一例では、プリント回路基板５１０はプリント回路基板２００よりも厚い。この厚さの増加分によって、スタック５００は、より少ないプリント回路基板５１０を利用して高さを増加させることができる。一例では、各プリント回路基板５１０の厚さは約０．１１２インチ（０．２８４４８ｃｍ）である。なお、スタック５００は６つのプリント回路基板５１０を含むように図示されているが、試験インタフェース１００を構築するために利用されるプリント回路基板５１０の数は、試験インタフェース１００の所望の結果として得る高さに依存する。したがって、所望の結果として得る高さを達成するために、試験インタフェース１００は、より多くの数またはより少ない数のプリント回路基板５１０を含むことができる。
【００１７】
図６は、互いに積層される複数のプリント回路基板のさらに別の例のスタック６００の断面図を示している。プリント回路基板２００／５１０のスタック５００の上には、導体パッド２２０を有さない複数のプリント回路基板６１０がさらに積み重ねられている。プリント回路基板６１０は、その下のプリント回路基板５１０よりも２×Ｗの寸法だけ広く、スタック６００の両側には幅Ｗの翼状延長部１７５が形成されている。この追加の幅により、技術者は、試験インタフェース１００をより容易につかむことが可能となる。一例では、この追加の幅により、プリント回路基板６１０にブラケット取付孔１２０を配置するための部分が提供される。プリント回路基板２００／５１０／６１０は互いに積層されて試験インタフェース１００の基礎を形成する。一例では、プリント回路基板２００／５１０／６１０は単一のプレス加工で互いに積層され、プリント回路基板２００／５１０／６１０の各層の間に接着剤（例えば、エポキシ）が利用されることでそれらが互いに接合される。
【００１８】
プリント回路基板２００／５１０／６１０が互いに積層されて試験インタフェース１００が形成された後、複数のビア１１０が、スタック６００によって形成された上面からスタック６００によって形成された下面まで穿孔される。これらのビア１１０はスタック６００の長辺に沿って穿孔されており、導体パッド２２０のドーム部２２２および矩形部２２４の双方の位置に合致している。さらに、集積回路１７０（例えば、プレスコンタクト集積回路ダイ）が搭載される場所の下において、スタック６００の中央部分に追加のビア１１２が穿孔される。これら追加のビア１１２により、スタック６００の上部がスタック６００の下部の底部パッド１６０に結合され、その底部パッド１６０により、試験インタフェース１００に搭載された集積回路１７０に対する接地結合がもたらされる。底部パッド１５０はさらに、集積回路１７０の冷却を支援する熱経路も提供する。
【００１９】
図１Ａ〜図１Ｅに示されたビア１１０および追加のビア１１２に加えて、図１Ａ〜図１Ｅに示された取付孔１２０が、プリント回路基板６１０のスタック６００の上面からそのスタックの下面まで翼状延長部１７５を貫通している。取付孔１２０は、集積回路１７０を試験インタフェース１００に固定する取付ブラケット１８０をその試験インタフェース１００に固定する機械的場所を提供する。取付ブラケット１８０は、集積回路１７０に対する垂直圧力を維持することで、集積回路１７０が導体バンプ１２５（例えば、銅導体バンプ、はんだ導体バンプなど）との一貫した電気的接触を維持することを可能とする。導体バンプ１２５は、集積回路１７０の電気接続に対応する適切な位置でスタック６００の上面に配置されている。
【００２０】
ビア１１０および取付孔１２０がスタック６００に穿孔された後、スタック６００をめっき槽に入れて、ビア１１０／１１２の内側を含むスタック６００のすべての表面を図７に示される導電体７１０（例えば、銅）でめっきする。ビア１１０／１１２の内側におけるこのめっき堆積物によりスタック６００の層間に導電経路が形成される。そして、このようなめっき堆積物により導体パッド２２０がスタック６００の上面と電気的に結合される。次に、スタック６００の上面に対してフォトレジストのパターニングおよびエッチング（例えば、ウェットエッチング、プラズマエッチングなど）を施して、試験インタフェース１００の上面に電気トレース１１５を作成する。この電気トレース１１５によりビア１１０が導体バンプ１２５と結合され、これにより、導体パッド２２０が導体バンプ１２５とそれぞれ結合される。
【００２１】
電気トレース１１５が形成された後、キャスタレーション１３０がスタック６００の外縁に形成される。キャスタレーション１３０は、集積回路ソケット１５０の複数のコンタクトピンに対応する位置に形成される。キャスタレーション１５０は、まず機械的ルータ（図示略）を利用して導体パッド２２０の位置に対応するスタック４００の一部を切り取ることによって形成される。それら導体パッドの位置に対応するスタック４００の一部は、導体パッド２２０を露出させることなくルータによって切り取られる。ルータは導体パッド２２０を露出または切断することなく、このような位置にてプリント回路基板２００の誘電体パネル２１０を切り取る。その後、そのルータ位置がエッチング（例えば、ウェットエッチング、プラズマエッチングなど）される。フォトレジストがマスクとして機能するようにスタック６００上でパターニングされる。次に、スタック６００をエッチングしてスタック６００の一部を除去し、集積回路ソケット１５０のコンタクトピンに対応する試験インタフェース１００の辺に沿ってキャスタレーション１３０を形成する。
【００２２】
図８は、Ａ−Ａ線に沿った一例の試験インタフェース１００の別の断面図であり、ビア１１０がスタック６００に穿孔された後、およびキャスタレーション１３０がスタック６００に追加された後の、試験インタフェース１００の断面図を示している。１つのビア１１０が、プリント回路基板２００の各導体パッド２２０を貫通して配置されている。特定のビア１１０の約半分が導体パッド２２０のドーム部２２２内に配置されるとともに、そのビア１１０の他の約半分がその導体パッド２２０の矩形部２２４内に配置される。キャスタレーション１３０は、試験インタフェース１００の外縁から導体パッド２２０の矩形部２２４への凹状の窪みであり、この窪みの寸法は、集積回路ソケット１５０のコンタクトピンの寸法に対応する。
【００２３】
図９は、露出した導体パッド２２０を含む一例の試験インタフェース１００の一部分の側面図を示す。スタック６００がルータおよびエッチングされると、導体パッド２２０が試験インタフェース１００の側面に露出するようになる。導体パッド２２０の層は各キャスタレーション１３０内に露出して、各キャスタレーション１３０内に櫛構造９１０を形成する。各キャスタレーション１３０におけるこの櫛構造９１０は、集積回路ソケット１５０のコンタクトピンに対する電気的接点を一体的に提供する。
【００２４】
上述した構造的かつ機能的な特徴を考慮して、本開示の種々の態様による方法は、図１０を参照することで、より理解されるものとなる。なお、説明を簡潔にするために、図１０の方法は順に実行されるものとして図示され記載されているが、本開示は図示された順序によって限定されるものではなく、いくつかの態様は、本開示にしたがって、本開示において図示され記載された順序とは異なる順序で、および／または他の態様と同時に生じ得ることが理解される。さらに、本開示の一態様による方法を実施するために、例示されているすべての特徴が必要とされるわけではない。
【００２５】
図１０は、試験インタフェース１００を作成するための一例の方法１０００を示す。１０１０において、方法１０００は、複数のプリント回路基板、例えば、複数のプリント回路基板２００／５１０／６１０を互いに積層する。複数のプリント回路基板２００は、誘電体パネル２１０と複数の導体パッド２２０を含む。プリント回路基板６１０の最上部スタックは、その最上部スタックの少なくとも２つの側面に翼状延長部１７５を含むことができ、翼状延長部１７５は、最上部のプリント回路基板６１０に結合された集積回路１７０に対して取付ブラケット１８０を固定する取付孔１２０を含む。
【００２６】
１０２０において、方法１０００は、複数のビア、例えば、複数のビア１１０を形成する。複数のビア１１０はそれぞれ、複数の導体パッド２２０を貫通して形成されている。これらのビア１１０はスタック６００の長辺に沿って穿孔されており、導体パッド２２０のドーム部２２２および矩形部２２４の双方の位置に合致している。特定のビア１１０の約半分が導体パッド２２０のドーム部２２２内に配置されており、そのビア１１０の他の約半分がその導体パッド２２０の矩形部２２４内に配置されている。
【００２７】
１０３０において、方法１０００は、複数のビア１１０内に導電性材料７１０を堆積する。導電性材料７１０は、複数のビア１１０内に堆積されて複数の導体パッド２２０を互いに電気的に結合する。一例では、導電性材料は銅めっきである。この銅めっきはさらに、試験インタフェース１００の上部に複数の配線トレース１１５を形成するために使用され、最上部のプリント回路基板６１０に結合された集積回路１７０の複数のコンタクトピンに複数の導体パッド２２０を電気的に結合する。
【００２８】
１０４０において、方法１０００はさらに、複数のキャスタレーション、例えば、複数のキャスタレーション１３０を形成する。複数のキャスタレーション１３０は、集積回路ソケット１５０の複数のコンタクトピンを複数のプリント回路基板２００の複数の導体パッド２２０にそれぞれ電気的に結合するために複数のプリント回路基板２００の少なくとも一側に形成される。一例では、集積回路ソケット１５０はリードレスチップキャリア（ＬＣＣ）ソケットである。複数のキャスタレーション１３０は、複数の導体パッド２２０の表面を露出させるために、複数の導体パッド２２０に近接する位置にて複数のプリント回路基板２００を機械的にフライス加工（milling）することにより形成される。その後、複数のプリント回路基板２００がエッチングされてキャスタレーション１３０が作成される。
【００２９】
以上の説明は、本開示の例示である。本開示を説明するために構成要素または方法についての考えられるあらゆる組み合わせを記載することは当然ながら不可能であるが、当業者は、本開示についてのさらなる多くの組み合わせや置換が可能であることを認識し得る。したがって、本開示は、添付の特許請求の範囲を含む本出願の範囲内に含まれるすべてのそのような代替、変形、および変更を包含することが意図される。
本開示に含まれる技術的思想を以下に記載する。
（付記１）
互いに積層され、その少なくともいくつかが誘電体パネルと複数の導体パッドとを含む複数のプリント回路基板と、
前記複数の導体パッドを貫通し、前記複数の導体パッドを互いに電気的に結合する導電性材料を含む複数のビアと、
前記複数のプリント回路基板の少なくとも一側に位置し、集積回路ソケットの複数のコンタクトピンの各々を前記複数の導体パッドのそれぞれのコンタクトパッドに電気的に結合するための複数のキャスタレーションと、
を備えるデバイス。
（付記２）
前記導電性材料が銅めっきである、付記１に記載のデバイス。
（付記３）
複数の配線トレースを含む最上部のプリント回路基板をさらに備え、前記複数の配線トレースは、前記最上部のプリント回路基板上に配置された複数の導体バンプに前記複数の導体パッドをそれぞれ電気的に結合するものであり、前記複数の導体バンプにより前記最上部のプリント回路基板上の前記複数の配線トレースに集積回路が電気的に接続される、付記１に記載のデバイス。
（付記４）
少なくとも２つの側面に翼状延長部を含む最上部のプリント回路基板をさらに備え、前記翼状延長部は、前記最上部のプリント回路基板に結合された集積回路に対して取付ブラケットを固定するための取付孔を含む、付記１に記載のデバイス。
（付記５）
前記複数のプリント回路基板は、前記複数の導体パッドを露出させることなく前記複数の導体パッドに近接した位置にて機械的にフライス加工されている、付記１に記載のデバイス。
（付記６）
前記複数のプリント回路基板は、前記複数の導体パッドを露出して前記複数のキャスタレーションを形成するようにさらにエッチングされている、付記５に記載のデバイス。
（付記７）
前記複数のプリント回路基板は第１の複数のプリント回路基板であり、
前記第１の複数のプリント回路基板に含まれる前記複数の導体パッドを有さず、前記第１の複数のプリント回路基板上に積層された第２の複数のプリント回路基板をさらに備える付記１に記載のデバイス。
（付記８）
前記集積回路ソケットはリードレスチップキャリア（ＬＣＣ）ソケットである、付記１に記載のデバイス。
（付記９）
少なくともいくつかが誘電体パネルと複数の導体パッドとを含む複数のプリント回路基板を互いに積層すること、
前記複数の導体パッドをそれぞれ貫通する複数のビアを形成すること、
前記複数のビア内に導電性材料を堆積して前記複数の導体パッドを互いに電気的に結合すること、
前記複数のプリント回路基板の少なくとも一側に複数のキャスタレーションを形成して、集積回路ソケットの複数のコンタクトピンの各々を前記複数の導体パッドのそれぞれのコンタクトパッドに電気的に結合すること、
を備える方法。
（付記１０）
前記導電性材料が銅めっきである、付記９に記載の方法。
（付記１１）
最上部のプリント回路基板上に複数の配線トレースを形成して、前記最上部のプリント回路基板上に配置された複数の導体バンプに前記複数の導体パッドをそれぞれ電気的に結合することをさらに備え、前記複数の導体バンプにより前記最上部のプリント回路基板上の複数の配線トレースに集積回路が電気的に結合される、付記９に記載の方法。
（付記１２）
少なくとも２つの側面に翼状延長部を含む最上部のプリント回路基板を前記複数のプリント回路基板に対して積層することをさらに備え、前記翼状延長部は、前記最上部のプリント回路基板に結合された集積回路に対して取付ブラケットを固定するための取付孔を含む、付記９に記載の方法。
（付記１３）
前記複数の導体パッドを露出させることなく前記複数の導体パッドに近接した位置にて前記複数のプリント回路基板を機械的にフライス加工することをさらに備える付記９に記載の方法。
（付記１４）
前記複数のプリント回路基板をエッチングすることにより、前記複数の導体パッドを露出させて前記複数のキャスタレーションを形成することをさらに備える付記１３に記載の方法。
（付記１５）
前記複数のプリント回路基板が第１の複数のプリント回路基板であり、
前記第１の複数のプリント回路基板に含まれる前記複数の導体パッドを有さない第２の複数のプリント回路基板を前記第１の複数のプリント回路基板上に積層することをさらに備える付記９に記載の方法。
（付記１６）
前記集積回路ソケットはリードレスチップキャリア（ＬＣＣ）ソケットである、付記９に記載の方法。
（付記１７）
互いに積層され、各々が誘電体パネルと複数の導体パッドとを含む第１の複数のプリント回路基板と、
前記第１の複数のプリント回路基板に含まれる前記複数の導体パッドを有さない第２の複数のプリント回路基板であって、互いに積層されるとともに前記第１の複数のプリント回路基板に積層された第２の複数のプリント回路基板と、
前記複数の導体パッドを貫通し、前記複数の導体パッドを互いに電気的に結合する導電性材料を含む複数のビアと、
前記複数のプリント回路基板の少なくとも一側に位置し、集積回路ソケットの複数のコンタクトピンの各々を前記複数の導体パッドのそれぞれのコンタクトパッドに電気的に結合する複数のキャスタレーションと、
最上部のプリント回路基板上に位置する複数の配線トレースであって、前記最上部のプリント回路基板上に配置された複数の導体バンプに前記複数の導体パッドを電気的に結合する複数の配線トレースと、を備え、前記複数の導体バンプにより集積回路が前記複数の配線トレースに電気的に結合される、デバイス。
（付記１８）
前記集積回路ソケットはリードレスチップキャリア（ＬＣＣ）ソケットである、付記１７に記載のデバイス。
（付記１９）
前記最上部のプリント回路基板は、当該最上部のプリント回路基板の少なくとも２つの側面に翼状延長部を含み、前記翼状延長部は、前記最上部のプリント回路基板に結合された集積回路に対して取付ブラケットを固定するための取付孔を含む、付記１７に記載のデバイス。
（付記２０）
前記第１の複数のプリント回路基板は、前記複数の導体パッドを露出させることなく前記複数の導体パッドに近接した位置にて機械的にフライス加工されているとともに、前記複数の導体パッドを露出して前記複数のキャスタレーションを形成するようにさらにエッチングされている、付記１７に記載のデバイス。
【図１Ａ】
0006975802.tif 000002
【図１Ｂ】
0006975802.tif 000003
【図１Ｃ】
0006975802.tif 000004
【図１Ｄ】
0006975802.tif 000005
【図１Ｅ】
0006975802.tif 000006
【図１Ｆ】
0006975802.tif 000007
【図２】
0006975802.tif 000008
【図３】
0006975802.tif 000009
【図４】
0006975802.tif 000010
【図５】
0006975802.tif 000011
【図６】
0006975802.tif 000012
【図７】
0006975802.tif 000013
【図８】
0006975802.tif 000014
【図９】
0006975802.tif 000015
【図１０】
0006975802.tif 000016