(57)【特許請求の範囲】
【請求項１】
バイポーラ型のスイッチング可能なパワー半導体素子（１）を駆動制御するための制御装置（２）であって、
前記制御装置（２）は、電圧（Ｕ）を前記パワー半導体素子（１）のゲート端子に印加し、かつ前記パワー半導体素子（１）のターンオフのために、前記電圧（Ｕ）を第１の電圧値（ＵB+）から第２の電圧値（ＵB-）に低減するように構成されており、
前記制御装置（２）は、前記パワー半導体素子（１）のターンオフのために、前記電圧（Ｕ）を前記第１の電圧値（ＵB+）から先ず、前記パワー半導体素子（１）のカットオフ電圧（ＵP）よりも大きい非飽和値（Ｕsat）に低減し、続いて、前記電圧（Ｕ）を前記非飽和値（Ｕsat）から、前記第２の電圧値（ＵB-）に低減するように構成されており、
前記制御装置（２）は、前記第１の電圧値（ＵB+）を有する前記電圧（Ｕ）を前記ゲート端子に印加するための第１のスイッチ（Ｓ１）と、前記第２の電圧値（ＵB-）を有する前記電圧（Ｕ）を前記ゲート端子に印加するための第２のスイッチ（Ｓ２）と、を有している、制御装置（２）において、
前記制御装置（２）は、前記第１のスイッチ（Ｓ１）および／または前記第２のスイッチ（Ｓ２）を周期的に駆動制御し、前記第１のスイッチ（Ｓ１）および／または前記第２のスイッチ（Ｓ２）の駆動制御のデューティサイクルの設定によって、前記電圧（Ｕ）を前記非飽和値（Ｕsat）に調整するように構成されており、
前記制御装置（２）は、前記パワー半導体素子（１）のコレクタ端子におけるコレクタ電流（ＩC）を測定するための測定ユニットを有しており、前記制御装置（２）は、前記コレクタ電流（ＩC）に基づいて前記非飽和値（Ｕsat）を決定するように構成されていることを特徴とする、制御装置（２）。
【請求項２】
前記制御装置（２）は、前記非飽和値（Ｕsat）を有する前記電圧（Ｕ）を、前記パワー半導体素子（１）におけるキャリアが低減されるまで所定のパルス持続時間（ｔp）にわたり、前記ゲート端子に印加するように構成されている、請求項１記載の制御装置（２）。
【請求項３】
前記制御装置（２）は、前記ターンオフ中に前記パワー半導体素子（１）の前記ゲート端子とエミッタ端子との間のゲート・エミッタ間電圧（ＵGE）を測定するための測定ユニットを有しており、前記制御装置（２）は、前記ゲート・エミッタ間電圧（ＵGE）に基づいて、前記パルス持続時間（ｔｐ）を決定するように構成されている、請求項２記載の制御装置（２）。
【請求項４】
バイポーラ型のスイッチング可能なパワー半導体素子（１）と、該バイポーラ型のスイッチング可能なパワー半導体素子（１）を駆動制御するための、請求項１から３までのいずれか１項記載の制御装置（２）と、を備えた半導体モジュール（３）。
【請求項５】
前記バイポーラ型のスイッチング可能なパワー半導体素子（１）は、絶縁ゲート端子を備えたバイポーラトランジスタである、請求項４記載の半導体モジュール（３）。
【請求項６】
バイポーラ型のスイッチング可能なパワー半導体素子（１）を駆動制御するための方法であって、
制御装置（２）によって、電圧（Ｕ）を前記パワー半導体素子（１）のゲート端子に印加し、かつ前記パワー半導体素子（１）のターンオフのために、前記電圧（Ｕ）を第１の電圧値（ＵB+）から第２の電圧値（ＵB-）に低減し、
前記パワー半導体素子（１）のターンオフのために、前記電圧（Ｕ）を前記第１の電圧値（ＵB+）から先ず、前記パワー半導体素子（１）のカットオフ電圧（ＵP）よりも大きい非飽和値（Ｕsat）に低減し、続いて、前記電圧（Ｕ）を前記非飽和値（Ｕsat）から、前記第２の電圧値（ＵB-）に低減し、
前記制御装置（２）は、前記第１の電圧値（ＵB+）を有する前記電圧（Ｕ）を前記ゲート端子に印加するための第１のスイッチ（Ｓ１）と、前記第２の電圧値（ＵB-）を有する前記電圧（Ｕ）を前記ゲート端子に印加するための第２のスイッチ（Ｓ２）と、を有している、方法において、
前記第１のスイッチ（Ｓ１）および／または前記第２のスイッチ（Ｓ２）を周期的に駆動制御し、前記第１のスイッチ（Ｓ１）および／または前記第２のスイッチ（Ｓ２）の駆動制御のデューティサイクルの設定によって、前記電圧（Ｕ）を前記非飽和値（Ｕsat）に調整し、
前記制御装置（２）の測定ユニットを用いて、前記パワー半導体素子（１）のコレクタ端子におけるコレクタ電流（ＩC）を測定し、前記制御装置（２）を用いて、前記コレクタ電流（ＩC）に基づいて前記非飽和値（Ｕsat）を決定することを特徴とする、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラ型のスイッチング可能なパワー半導体素子を駆動制御するための制御装置に関し、制御装置は、電圧をパワー半導体素子のゲート端子に印加し、かつパワー半導体素子のターンオフのために、電圧を第１の電圧値から第２の電圧値に低減するように構成されている。さらに、本発明は、その種の制御装置を備えた半導体モジュールに関する。最後に、本発明は、バイポーラ型のスイッチング可能なパワー半導体素子を駆動制御するための方法に関する。
【０００２】
本願においては、バイポーラ型のスイッチング可能またはターンオフ可能なパワー半導体素子に関心が向けられる。そのようなバイポーラ型のスイッチング可能なパワー半導体素子は、特にＩＧＢＴであると考えられる。バイポーラ型のスイッチング可能なパワー半導体素子をターンオフする際、電流を流すために必要とされるキャリアが除去される。この場合、従来の逆導通型のＩＧＢＴのターンオフ時に、キャリアの除去によって、高電界強度が生じる。この電界強度の負荷に起因して、パワー半導体素子を任意の速さでターンオフさせることができない。さらには、負荷端子における電圧の上昇速度が、何よりも、負荷の要求によって制限されている。パワー半導体素子におけるキャリア濃度も、スイッチング速度も、パワー半導体素子のターンオフ損失に影響を及ぼす。スイッチング速度は、維持されるべき安全な動作範囲によって制限されて、損失を最小限にするために可能な限り高く調整される。通常の場合、これは、ゲート放電電流の高さを適切に選択することによって行われる。
【０００３】
ターンオンされたパワー半導体素子のゲートは、第１の電圧値を有する電圧に充電されている。パワー半導体素子をターンオフする際に、ゲートは、抵抗を介して、第２の電圧値を有する電圧まで放電される。すなわち電圧は、第１の電圧値から第２の電圧値に低減される。この際、キャリア濃度が高い導通状態から無電流状態への遷移は、比較的高いターンオフ損失を伴う。
【０００４】
独国特許出願公開第３９  ０５  ６４５号明細書には、ＭＯＳ制御入力側を備えたパワー半導体スイッチの過電流ターンオフ特性を改善するための駆動制御方法が開示されている。さらに、独国特許出願公開第１０２  ０６  ３９２号明細書には、非ラッチ型のターンオフ可能なパワー半導体スイッチのターンオフ過程を最適化するための方法および装置が開示されている。最後に、独国特許出願公開第１０  ２０１５  ２２０  ５９４号明細書には、半導体駆動装置およびその半導体駆動装置を用いた電力変換装置が開示されている。
【０００５】
本発明の課題は、冒頭で述べたようなバイポーラ型のスイッチング可能なパワー半導体素子をどのようにしてより効率的にターンオフさせることができるかについての解決手段を提示することである。
【０００６】
この課題は、本発明によれば、各独立請求項に記載の特徴を備えた、制御装置、半導体モジュールならびに方法によって解決される。本発明の有利な発展形態は、従属請求項の対象である。
【０００７】
本発明による制御装置は、バイポーラ型のスイッチング可能なパワー半導体素子の駆動制御に用いられる。この場合、制御装置は、電圧をパワー半導体素子のゲート端子に印加し、パワー半導体素子のターンオフのために、電圧を第１の電圧値から第２の電圧値に低減するように構成されている。さらに、制御装置は、パワー半導体素子のターンオフのために、電圧を第１の電圧値から先ず、パワー半導体素子のカットオフ電圧よりも大きい非飽和値に低減し、続いて、電圧を非飽和値から、第２の電圧値に低減するように構成されている。
【０００８】
制御装置を用いることによって、バイポーラ型のスイッチング可能またはターンオフ可能なパワー半導体素子を駆動制御することができる。制御装置は、例えば、駆動制御回路の一部であると考えられる。パワー半導体素子は、特に、絶縁ゲート端子を備えたバイポーラトランジスタ（絶縁ゲート型バイポーラトランジスタ、ＩＧＢＴ）であると考えられる。制御装置は、パワー半導体素子のゲート電極またはゲート端子に電気的に接続されている。この場合、制御装置は、パワー半導体素子のゲート端子に接続されているゲート抵抗を有することができる。制御装置を用いることによって、種々の電圧値の電圧を提供することができるか、またはゲート端子に印加することができる。例えば、パワー半導体素子をターンオンするために、第１の電圧値を有する電圧をゲート端子に印加することができる。第１の電圧値を有する電圧がゲート端子に印加されると、特に、パワー半導体素子のゲート・エミッタ間電圧は閾値を超える。この場合、パワー半導体素子は導通状態にある。パワー半導体素子がターンオフされるべき場合、電圧は、制御装置を用いて、第１の電圧値から第２の電圧値に低減される。
【０００９】
本発明の１つの重要な態様によれば、制御装置を用いて、ゲート端子における電圧が、先ず、第１の電圧値から非飽和値に低減され、続いて、第２の電圧値に低減される。すなわち、パワー半導体素子をターンオフするために、ゲート端子における電圧またはゲート・エミッタ間電圧が、直接的に第２の電圧に低減されるのではなく、電圧は先ず、非飽和値に調整される。この際、非飽和値は、第１の電圧値よりも小さく、第２の電圧値よりも大きい。換言すれば、本来のターンオフ過程の直前に、非飽和パルスをゲート端子に供給することができる。この非飽和パルスが、パワー半導体素子のゲートまたはゲート端子を、パワー半導体素子のカットオフ電圧をわずかに上回る電圧まで放電させる。このカットオフ電圧は、ピンチオフ電圧とも称することができる。カットオフ電圧がパワー半導体素子に印加されると、パワー半導体素子のチャネルが狭窄される。ゲート端子における電圧が先ず非飽和値に低減されることによって、パワー半導体素子内のキャリア濃度を低減することができる。これによって、パワー半導体素子のターンオフ過程の際に、パワー半導体素子から除去されるキャリアはより少なくて済む。したがって、パワー半導体素子をカットオフする際のカットオフ損失を低減することができ、ひいてはターンオフ過程をより効率的に実施することができる。
【００１０】
制御装置は、第１の電圧値を有する電圧をゲート端子に印加するための第１のスイッチと、第２の電圧値を有する電圧をゲート端子に印加するための第２のスイッチと、を有している。ここで、第１のスイッチおよび第２のスイッチを、相互に独立して駆動制御することができる。第１のスイッチは、ゲート端子を、第１の電圧値を有する電圧に接続するために用いられる。同様に、第２のスイッチは、ゲート端子を、第２の電圧値を有する電圧に接続するために用いられる。それぞれのスイッチでもって、例えばゲート端子と第１の電圧値を有する電圧を供給する電圧源との電気的な接続と、ゲート端子と第２の電圧値を有する電圧を供給する電圧源との電気的な接続を、切り替えることができる。また、ゲート端子が、スイッチによって電圧シンクに接続されることも考えられる。
【００１１】
制御装置は、第１のスイッチおよび／または第２のスイッチを周期的に駆動制御し、第１のスイッチおよび／または第２のスイッチの駆動制御のデューティサイクルの設定によって、電圧を非飽和値に調整するように構成されている。換言すれば、ゲート端子における電圧は、パルス幅変調の方式に従い提供することができる。ゲート・エミッタ間電圧の低減は、パルス幅変調によっても達成することができる。適切なパルスオン・オフ比率によって、パワー半導体素子のゲート端子において、電圧が非飽和値に調整される。これによって、ゲート端子における電圧の確実な調整が実現される。
【００１２】
さらに、制御装置は、パワー半導体素子のコレクタ端子におけるコレクタ電流を測定するための測定ユニットを有しており、また制御装置は、コレクタ電流に基づいて非飽和値を決定するように構成されている。既に説明したように、非飽和値を、パワー半導体素子のカットオフ電圧ないしピンチオフ電圧に基づいて決定することができる。カットオフ電圧は、コレクタ電流とゲート・エミッタ間電圧の関係に基づいて求めることができる。この際、特に、コレクタ電流がパワー半導体素子のターンオフの前に測定され、非飽和値またはその非飽和値を有する電圧は、カットオフ電圧に非常に近い値を有するか、またはカットオフ電圧を最小限上回るように決定される。これによって、非飽和値を確実に決定することができる。
【００１３】
好適には、制御装置は、非飽和値を有する電圧を、所定のパルス持続時間にわたり、ゲート端子に印加するように構成されている。特に、非飽和値を有する電圧は、パワー半導体素子におけるキャリアが低減されるまで維持されるか、またはゲート端子に印加される。非飽和値を有する電圧がパワー半導体素子に印加される間に、余剰キャリアが負荷電流によって即座に除去される。それと同時に、キャリアが再結合されるが、これは顕著により緩慢に行われる。その間に、順方向電圧も上昇する。この場合、非飽和値を有する電圧がパワー半導体素子に印加される期間であるパルス持続時間を事前に決定することができる。パルス持続時間は、例えば、以前に実施された測定に基づいて決定することができる。これによって、効率的なターンオフ過程を達成することができる。
【００１４】
別の構成によれば、制御装置が、ターンオフ中にパワー半導体素子のゲート端子とエミッタ端子との間のゲート・エミッタ間電圧を測定するための測定ユニットを有しており、また制御装置は、ゲート・エミッタ間電圧に基づいて、パルス持続時間を決定するように構成されている。すなわち、ターンオフ過程の間にゲート・エミッタ間電圧を継続的に測定することができる。ゲート・エミッタ間電圧は、制御装置を用いてパワー半導体素子のゲート端子に印加される電圧を表す。したがって、制御装置を用いた電圧の出力またはゲート・エミッタ間電圧を継続的に決定することができ、したがってパルス持続時間を正確に調整することができる。
【００１５】
１つの権利主張していない実施形態においては、制御装置が、パワー半導体素子のターンオフのために、第１のスイッチを開き、その後、第２のスイッチを第１の持続時間にわたり閉じ、その後、第２のスイッチを第２の持続時間にわたり開き、最後に、第２のスイッチを閉じるように構成されている。例えば、第１の時点において第１のスイッチを閉じ、それと同時に第２のスイッチを開くことができる。第１の持続時間の経過後に、第２のスイッチを再び開くことができる。この場合、第２のスイッチは、第２の持続時間にわたり開かれた状態に維持される。ここで、第１の持続時間および第２の持続時間は、総じて、ゲート端子における電圧に関する非飽和値が生じるように選択されている。第１の持続時間および第２の持続時間の和は、特にパルス持続時間に相当する。ここで、第２の持続時間は、駆動制御が高抵抗である持続時間または高抵抗のゲート抵抗に切り替えられている持続時間を表す。非飽和パルスの終了後に、ゲートを完全に放電させるために、第２のスイッチを第２の時点において再び開くことができる。したがって、第１のスイッチおよび第２のスイッチを用いることによって、ゲート端子における電圧を制御することができる。
【００１６】
１つの権利主張していない実施形態によれば、制御装置が、非飽和値を有する電圧を印加するための第３のスイッチを有しており、また制御装置は、第１の時点において、第１のスイッチを開き、かつ第３のスイッチを閉じ、第２の時点において、第３のスイッチを開き、かつ第２のスイッチを閉じるように構成されている。パワー半導体素子が導通状態にあるとき、第１のスイッチは閉じられている。パワー半導体素子をターンオフするために、第１の時点において、第１のスイッチが開かれ、それと同時に、第３のスイッチが閉じられる。これによって、非飽和値を有する電圧がゲート端子に印加される。半導体素子におけるキャリアの低下後に、第２の時点において、第３のスイッチが開かれ、かつ第２のスイッチが閉じられる。これによって、第２の電圧値を有する電圧がゲート端子に印加される。したがって、パワー半導体素子を、スイッチング損失が少なくターンオフさせることができる。
【００１７】
１つの別の実施形態においては、制御装置が、第１の電圧値を有する電圧、非飽和値を有する電圧および第２の電圧値を有する電圧を提供するためのアナログ増幅器を有している。アナログ増幅器は、アナログ増幅器出力段として構成することができ、これによって、ゲート端子における電圧を連続的に調整することができる。そのような出力段でもって、理論上は広範に最適化されたゲート電圧経過を調整することができる。これによって、制御すべきパワー半導体素子の過渡電流および／または過渡電圧の閉ループ制御も実現することができる。
【００１８】
本発明による半導体モジュールは、バイポーラ型のスイッチング可能なパワー半導体素子および本発明による制御装置を含んでいる。ここで、本発明による制御装置は、バイポーラ型のスイッチング可能なパワー半導体素子の駆動制御に用いられる。パワー半導体素子は、特に、絶縁ゲート電極ないし絶縁ゲート端子を備えたバイポーラトランジスタであると考えられる。パワー半導体素子を、ＩＧＢＴとして形成することもできる。半導体モジュールは、例えば、変換器であると考えられる。この場合、特に、非飽和値を有する電圧がパワー半導体素子に導入される期間であるパルス持続時間は付加的なターンオフ遅延をもたらすので、このパルス持続時間が、変換器の制御ロジックにおいて考慮される。
【００１９】
本発明による方法は、バイポーラ型のスイッチング可能なパワー半導体素子の駆動制御に用いられる。この際、制御装置を用いて、電圧がパワー半導体素子のゲート端子に印加され、電圧が、パワー半導体素子のターンオフのために、第１の電圧値から第２の電圧値に低減される。この際、電圧は、パワー半導体素子のターンオフのために、第１の電圧値から先ず、パワー半導体素子のカットオフ電圧よりも大きい非飽和値に低減され、続いて、電圧は非飽和値から、第２の電圧値に低減される。
【００２０】
本発明による制御装置に関して説明した利点および発展形態は、本発明による半導体モジュールならびに本発明による方法にも同様に該当する。
【００２１】
以下では、本発明を、好適な実施例に基づいて、また添付の図面を参照しながら詳細に説明する。
【図面の簡単な説明】
【００２２】
【図１】従来技術によるパワー半導体素子をターンオフする際のパワー半導体素子のゲート放電抵抗の上流側のゲート端子における電圧の時間経過を示す。
【図２】本発明の１つの実施形態によるパワー半導体素子をターンオフする際のパワー半導体素子のゲート端子における電圧の時間経過を示す。
【図３】カットオフ電圧の経過および電圧の非飽和値の経過を示す。
【図４】第１の実施形態による、制御装置およびパワー半導体素子を含む半導体モジュールを示す。
【図５】図４に示した制御装置のスイッチの時間に応じたスイッチング経過を示す。
【図６】別の実施形態による、制御装置を備えた半導体モジュールを示す。
【図７】第１の実施形態における、図６に示した制御装置のスイッチのスイッチング経過を示す。
【図８】第２の実施形態における、図６に示した制御装置のスイッチのスイッチング経過を示す。
【図９】別の実施形態による、制御装置を備えた半導体モジュールを示す。
【００２３】
図中、同一の要素および機能が同一の要素には、同一の参照番号を付している。
【００２４】
図１には、パワー半導体素子１のターンオフ中にパワー半導体素子１のゲート端子に印加される電圧Ｕの経過が、時間ｔの関数として示されている。電圧Ｕは、通常はパワー半導体素子１のゲート端子と制御装置２との間に配置されている、１つの考えられるゲート放電抵抗の上流側における電圧を表している。ここで、図１に示されている電圧Ｕの経過は、従来技術によるターンオフ過程を表している。パワー半導体素子１がターンオンされている場合、ゲート端子には、第１の電圧値ＵB+を有する電圧Ｕが印加される。第１の電圧値ＵB+は、正の電圧であってよい。パワー半導体素子１がターンオフされると、電圧Ｕは、第１の電圧値ＵB+から第２の電圧値ＵB-に低減される。第２の電圧値ＵB-を、例えば負の電圧に対応付けることができる。この際、キャリア濃度が高い導通状態から無電流状態への直接的な遷移は、比較的高いターンオフ損失を伴う。
【００２５】
これとは異なり、図２には、本発明の１つの実施形態による、ターンオフ過程の際の電圧Ｕの経過が時間ｔの関数として示されている。ここでは、ゲート端子における電圧Ｕが、第１の電圧値ＵB+から、まず非飽和値Ｕsatに低減され、続いて第２の電圧値ＵB-に低減される。この際、非飽和値Ｕsatを有する電圧Ｕが、所定のパルス持続時間ｔpにわたり、ゲート端子に印加される。パルス持続時間ｔpは、第１の時点ｔ1において開始し、第２の時点ｔ2において終了する。ゲート端子における電圧Ｕが先ず非飽和値Ｕsatに低減されることによって、パワー半導体素子１の本来のターンオフ過程の前に、キャリア濃度を低減することができる。これによって、ターンオフ過程の際に、パワー半導体素子１から除去されるキャリアはより少なくて済む。したがって、ターンオフ損失は低下する。
【００２６】
ここで、非飽和値Ｕsatは、パワー半導体素子１の、負荷電流に依存するカットオフ電圧ＵPをわずかに上回るように決定されている。このカットオフ電圧ＵPは、ピンチオフ電圧とも称することができる。図３には、カットオフ電圧ＵPの経過ならびに非飽和値Ｕsatの経過が示されている。ここで、図３に示したグラフは、コレクタ電流ＩCの関数としての、ゲート・エミッタ間電圧ＵGEを示している。ここで、非飽和値Ｕsatは、少なくとも、最大限期待されるカットオフ電圧ＵPに対応する規定の大きさを有することができる。非飽和値Ｕsatは、ターンオフ前のコレクタ電流ＩCの測定によっても、カットオフ電圧ＵPに非常に近い値に調整することができる。もっとも、これは調整可能な電圧源または電圧シンクを前提とする。
【００２７】
図４には、第１の実施形態による半導体モジュール３が示されている。半導体モジュール３は、制御装置２ならびにパワー半導体素子１を含んでいる。パワー半導体素子１を、従来のまたは逆導通型のＩＧＢＴとして形成することができる。ここでは、例示的に、パワー半導体素子１に関して、逆導通型のＩＧＢＴの等価回路図が示されている。この実施例では、制御装置２が第１のスイッチＳ１を含んでおり、この第１のスイッチＳ１を介して、また第１の抵抗Ｒ１を介在させて、パワー半導体素子１を、第１の電圧値ＵB+を有する電圧Ｕに接続することができる。また、制御装置２は第２のスイッチＳ２を含んでおり、この第２のスイッチＳ２を介して、また第２の抵抗Ｒ２を介在させて、パワー半導体素子１を、第２の電圧値ＵB-を有する電圧Ｕに接続することができる。さらに、制御装置２は、第３のスイッチＳ３を含んでおり、この第３のスイッチを介して、第３の抵抗Ｒ３を介在させて、パワー半導体素子１を、非飽和値Ｕsatを有する電圧に接続することができる。
【００２８】
図５には、時間ｔの関数としての、図４に示した制御装置２のスイッチＳ１，Ｓ２およびＳ３のスイッチング経過が示されている。パワー半導体素子１をターンオフするために、第１のスイッチＳ１が第１の時点ｔ1において開かれる。これと同時に、第３のスイッチＳ３が閉じられる。これと共に、パルス持続時間ｔpにわたる非飽和パルスを開始することができる。パワー半導体素子１におけるキャリアの低下後に、第２の時点ｔ2において第２のスイッチＳ２のみをアクティブ状態にすることによって、パワー半導体素子１は、キャリア濃度が低減された状態で、したがってスイッチング損失が少なくターンオフされる。
【００２９】
図６には、別の実施形態による半導体モジュール３が示されている。ここでは、制御装置２が、第１のスイッチＳ１および第２のスイッチＳ２のみを含んでおり、それらのスイッチＳ１，Ｓ２は、図４に示した制御装置２と関連させて説明したものである。この場合、非飽和値Ｕsatの別の電圧レベルは必要とされない。以下に説明するように、ゲート・エミッタ間電圧ＵGEの低下を、ゲートの短時間の不完全な放電によって行うことができる。
【００３０】
図７には、第１の実施形態による、時間ｔの関数としての、図６に示した制御装置２のスイッチＳ１およびＳ２のスイッチング経過が示されている。ここでは、第１のスイッチＳ１を非アクティブ状態にし、また第２のスイッチＳ２を短時間アクティブ状態にすることによって、ゲートにおける電圧Ｕが、非飽和値Ｕsatになる。第１の時点ｔ1において、第１のスイッチＳ１が開かれ、第２のスイッチＳ２が第１の期間ｔd1にわたり閉じられる。第１の期間ｔd1を、固定に設定することができるか、またはゲート・エミッタ間電圧の測定によって決定することができる。さらに、このために、これに付随するコレクタ・エミッタ間電圧の上昇を検出することも考えられる。非飽和値Ｕsatに達した後に、第１のスイッチＳ１も第２のスイッチＳ２も、第２の期間ｔd2にわたり非アクティブ状態にされ、したがって制御は高抵抗に切り替えられる。代替的に、ゲート抵抗を高抵抗状態に切り替えることによっても、より低いゲート電流を調整することができる。パルス持続時間ｔpにわたり非飽和値Ｕsatが維持された後に、スイッチング過程は、第２の時点ｔ2において第２のスイッチＳ２をアクティブ状態にすることによって継続される。
【００３１】
図８には、第２の実施形態による、時間ｔの関数としての、図６に示した制御装置２のスイッチＳ１およびＳ２のスイッチング経過が示されている。ここでは、ゲート・エミッタ間電圧ＵGEが、パルス幅変調によって達成される。適切なパルスオン・オフ比率によって、パワー半導体素子１のゲート端子において、非飽和値Ｕsatが調整される。パワー半導体素子１のゲートが第２のスイッチＳ２を用いて、第２の電圧値ＵB-に放電される前に、パルス幅変調でもって、飽和パルスが第１のスイッチＳ１および第２のスイッチＳ２の駆動制御によって開始される。この際、非飽和値Ｕsatは、第１のスイッチＳ１および第２のスイッチＳ２の相応のデューティ比でもって調整される。
【００３２】
図９には、別の実施形態による半導体モジュール３が示されている。ここでは、制御装置２が、アナログ増幅器４ないしアナログ増幅器出力段を含んでいる。増幅器４は、第１のトランジスタＴ１を含んでおり、この第１のトランジスタＴ１を介して、第１の電圧値ＵB+を有する電圧Ｕを、抵抗Ｒを介在させて、パワー半導体素子に印加することができる。さらに、増幅器４は、第２のトランジスタＴ２を含んでおり、この第２のトランジスタＴ２を介して、第２の電圧値ＵB-を有する電圧Ｕを、パワー半導体素子１に印加することができる。増幅器４を用いて、電圧Ｕを連続的に調整することができる。したがって、図２と関連させて説明した電圧Ｕの経過を、パワー半導体素子１のゲート端子に印加することができる。
【００３３】
制御装置２の使用によって、またはターンオフ特性によって、非飽和値Ｕsatを介してパワー半導体素子１におけるキャリア濃度が低減されるので、ターンオフ時のパワー半導体素子１の電界強度負荷を低減することができる。電界強度限界を超えることなく、より高いゲート放電電流によって特により高速なスイッチング速度を表す、ロバスト限界ないし安全な動作範囲が十分に利用されれば、スイッチング損失を著しく低減することができる。特に、パワー半導体素子１のメイン端子における電圧の上昇速度が本願によって制限されない場合には、これを十分に利用することができる。上記において説明した半導体モジュール３は、特に、変換器の一部であってよい。したがって、スイッチング損失の低減によって、変換器の効率を向上させることができる。
【図１】
0006847264.tif 000002
【図２】
0006847264.tif 000003
【図３】
0006847264.tif 000004
【図４】
0006847264.tif 000005
【図５】
0006847264.tif 000006
【図６】
0006847264.tif 000007
【図７】
0006847264.tif 000008
【図８】
0006847264.tif 000009
【図９】
0006847264.tif 000010