(57)【特許請求の範囲】
【請求項１】
サーマルプリンタのシステムを制御するシステム制御部と、サーマルヘッドに搭載される発熱素子の駆動を制御する駆動回路とに接続され、前記システム制御部から出力される印画データ信号及び制御信号を前記駆動回路に転送するインターフェイス回路であって、
前記インターフェイス回路の動作状態を制御する動作制御部と、
前記印画データ信号を所定のビット幅ごとに区切った区分印画データ信号として出力する変換部と、
前記区分印画データ信号を記憶する記憶部と、
前記記憶部への前記区分印画データ信号の書き込み、並びに前記記憶部からの前記区分印画データ信号の読み出しの順番をそれぞれ制御するデータ制御部と、
前記区分印画データ信号と前記制御信号に含まれる履歴パルス信号とに基づく論理演算を行って、前記区分印画データ信号に基づく印画が行われる印画ラインに対応するドットの発熱時間を規定する履歴印画データ信号を生成して出力する論理演算部と、
前記履歴印画データ信号を前記サーマルヘッドの駆動信号に同期させつつ出力する変換クロック同期部と
を備えるインターフェイス回路。
【請求項２】
前記論理演算部は、
過去に印画した複数の印画ラインに対応する前記履歴印画データ信号に基づいて、過去の印画履歴を示す履歴データを生成し、前記記憶部に格納する圧縮データ演算部を有する
請求項１に記載のインターフェイス回路。
【請求項３】
前記変換部は、印画ラインに対応する前記印画データ信号を所定のビット幅に区切って、第１区分印画データ信号並びに第２区分印画データ信号を生成して出力し、
前記論理演算部は、
前記履歴データと、前記第１区分印画データ信号とに基づいて、第１区分履歴印画データ信号を生成して出力し、
前記履歴データと、前記第２区分印画データ信号とに基づいて、第２区分履歴印画データ信号を生成して出力する履歴データ演算部を有し、
前記圧縮データ演算部による前記履歴データの生成及び出力と、前記履歴データ演算部による前記第１区分履歴印画データ信号並びに前記第２区分履歴印画データ信号の生成及び出力とが並列に実行されるとともに、
前記変換部による前記第２区分印画データ信号の生成及び出力と、前記論理演算部による前記第１区分履歴印画データ信号の生成及び出力とが並列に行われる
請求項２に記載のインターフェイス回路。
【請求項４】
前記圧縮データ演算部は、
これから印画する印画ラインの直前に印画した直前ラインから所定数の印画ラインに対応する履歴印画データ信号については圧縮することなく履歴データとしてそのまま前記記憶部に格納し、
前記直前ラインから所定数の印画ライン以外の過去の印画ラインに対応する履歴印画データ信号については圧縮した履歴データを生成し、前記記憶部に格納する
請求項２又は３に記載のインターフェイス回路。
【請求項５】
サーマルプリンタのシステムを制御するシステム制御部と、サーマルヘッドに搭載される発熱素子の駆動を制御する駆動回路とに接続され、前記システム制御部から出力される印画データ信号及び制御信号を前記駆動回路に転送するインターフェイス回路において実行される熱履歴制御方法であって、
前記印画データ信号を所定のビット幅ごとに区切った区分印画データ信号として出力し、
前記区分印画データ信号を記憶する記憶部への前記区分印画データ信号の書き込み、並びに前記記憶部からの前記区分印画データ信号の読み出しの順番をそれぞれ制御し、
前記区分印画データ信号と前記制御信号に含まれる履歴パルス信号とに基づく論理演算を行って、前記区分印画データ信号に基づく印画が行われる印画ラインに対応するドットの発熱時間を規定する履歴印画データ信号を生成して出力し、
前記履歴印画データ信号を前記サーマルヘッドの駆動信号に同期させつつ出力する
熱履歴制御方法。
【請求項６】
過去に印画した複数の印画ラインに対応する前記履歴印画データ信号に基づいて、過去の印画履歴を示す履歴データを生成し、前記記憶部に格納する
請求項５に記載の熱履歴制御方法。
【請求項７】
前記印画ラインに対応する前記印画データ信号を所定のビット幅に区切って、第１区分印画データ信号並びに第２区分印画データ信号を生成して出力し、
前記履歴データと、前記第１区分印画データ信号とに基づいて、第１区分履歴印画データ信号を生成して出力し、
前記履歴データと、前記第２区分印画データ信号とに基づいて、第２区分履歴印画データ信号を生成して出力し、
前記履歴データの生成及び出力と、前記第１区分履歴印画データ信号並びに前記第２区分履歴印画データ信号の生成及び出力とを並列に実行するとともに、
前記第２区分印画データ信号の生成及び出力と、前記第１区分履歴印画データ信号の生成及び出力とを並列に実行する
請求項６に記載の熱履歴制御方法。
【請求項８】
これから印画する印画ラインの直前に印画した直前ラインから所定数の印画ラインに対応する履歴印画データ信号については圧縮することなく履歴データとしてそのまま前記記憶部に格納し、
前記直前ラインから所定数の印画ライン以外の過去の印画ラインに対応する履歴印画データ信号については圧縮した履歴データを生成し、前記記憶部に格納する
請求項６又は７に記載の熱履歴制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の実施形態は、インターフェイス回路及び熱履歴制御方法に関する。
【背景技術】
【０００２】
従来、過去の印画動作による蓄熱の影響を抑制することを目的として、熱履歴制御を行うサーマルプリンタが知られている。熱履歴制御では、過去に印画したラインのドットイメージを記憶し、これに基づいてサーマルヘッドの発熱素子への印加時間を制御する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３０５８５９号公報
【発明の概要】
【０００４】
実施形態の一態様に係るインターフェイス回路は、サーマルプリンタのシステムを制御するシステム制御部と、サーマルヘッドに搭載される発熱素子の駆動を制御する駆動回路とに接続され、システム制御部から出力される印画データ信号及び制御信号を駆動回路に転送するインターフェイス回路である。このインターフェイス回路は、動作制御部と、変換部と、記憶部と、データ制御部と、論理演算部と、変換クロック同期部とを備える。動作制御部は、インターフェイス回路の動作状態を制御する。変換部は、印画データ信号を所定のビット幅ごとに区切った区分印画データ信号として出力する。記憶部は、区分印画データ信号を記憶する。データ制御部は、記憶部への区分印画データ信号の書き込み、並びに記憶部からの区分印画データ信号の読み出しの順番を制御する。論理演算部は、区分印画データ信号と制御信号に含まれる履歴パルス信号とに基づく論理演算を行って、区分印画データ信号に基づく印画が行われる印画ラインに対応するドットの発熱時間を規定する履歴印画データ信号を生成して出力する。変換クロック同期部は、履歴印画データ信号をサーマルヘッドの駆動信号に同期させつつ出力する。
【図面の簡単な説明】
【０００５】
【図１】図１は、熱履歴制御によらない印画例を示す図である。
【図２】図２は、熱履歴制御によらない印画データ信号例を示す図である。
【図３】図３は、熱履歴制御による印画例を示す図である。
【図４】図４は、熱履歴制御用の印画データ信号例を示す図である。
【図５】図５は、ドライバＩＣによる熱履歴制御用の印画データ信号例を示す図である。
【図６】図６は、実施形態に係るサーマルプリンタの構成例を示す図である。
【図７】図７は、実施形態に係るヘッド駆動信号生成回路から出力される信号例を示す図である。
【図８】図８は、実施形態に係るインターフェイス回路の構成例を示す図である。
【図９】図９は、実施形態に係るシリアルデータ−演算ビット変換部の動作の概要を示す図である。
【図１０】図１０は、実施形態に係る履歴メモリに記憶されるデータの概要を示す図である。
【図１１】図１１は、実施形態に係るＩＦデータ制御部による動作の概要を示す図である。
【図１２】図１２は、実施形態に係る演算ビット用ＦＦ群の動作の概要を示す図である。
【図１３】図１３は、実施形態に係る演算ビット論理演算部の構成例を示す図である。
【図１４】図１４は、実施形態に係る演算ビット論理演算部の動作の概要を説明するための図である。
【図１５】図１５は、実施形態に係る履歴データ演算部による論理演算の概要を示す図である。
【図１６】図１６は、実施形態に係る履歴データ演算部の論理演算の論理式の他の例を示す図である。
【図１７】図１７は、区分履歴印画データ信号の圧縮例（その１）を示すドットイメージ図である。
【図１８】図１８は、区分履歴印画データ信号の圧縮例（その２）を示すドットイメージ図である。
【図１９】図１９は、区分履歴印画データ信号を圧縮する論理演算式の一例を示す図である。
【図２０】図２０は、区分履歴印画データ信号を圧縮する場合の信号格納と圧縮しない場合の信号格納とを比較する図である。
【図２１】図２１は、実施形態に係る履歴データ−シリアルデータ変換クロック同期部の構成例を示す図である。
【図２２】図２２は、実施形態に係るドライバＩＣの構成例を示す図である。
【図２３】図２３は、ドライバＩＣに入力される各信号の例を示す図である。
【図２４】図２４は、インターフェイス回路及びサーマルヘッドに入力される１ライン分の信号の例を示す図である。
【図２５】図２５は、実施形態に係るヘッド駆動信号生成回路の構成例を示す図である。
【図２６】図２６は、実施形態に係る履歴パルス信号の変化例を示す図である。
【図２７】図２７は、実施形態に係るサーマルプリンタと比較例に係るサーマルプリンタの各要素を比較する図である。
【発明を実施するための形態】
【０００６】
以下、本願が開示するインターフェイス回路及び熱履歴制御方法の実施形態を、添付図面を参照しつつ詳細に説明する。以下の実施形態では、本願が開示する熱履歴制御方法を実行するインターフェイス回路が搭載されるサーマルプリンタについて説明する。
【０００７】
＜はじめに＞
ライン型サーマルヘッドを備えたサーマルプリンタは、例えば、ＰＯＳ（Point  Of  Sales）装置に搭載されるレシート発行用プリンタ等の印画装置として利用されている。サーマルプリンタは、例えばＰＯＳ装置などのホスト側から送られている印画データ信号及び印画コマンドに基づいて、これから印画しようとする印画データ信号に対応する各ドットに割り当てられている複数の発熱素子を駆動し、発熱素子で発生する熱により、記録紙等の印画媒体に対して印画を行う。
【０００８】
このようなサーマルプリンタでは、これから印画しようとする印画データ信号に対応するドットについて、過去の印画動作による蓄熱の影響を抑えるための熱履歴制御が行われる。図１は、熱履歴制御によらない印画例を示す図である。図２は、熱履歴制御によらない印画データ信号例を示す図である。図３は、熱履歴制御による印画例を示す図である。図４は、熱履歴制御用の印画データ信号例を示す図である。図５は、ドライバＩＣによる熱履歴制御用の印画データ信号例を示す図である。図１及び図３に示す各ドット内の数字は、ドットにエネルギーが印加される時間（ＯＮ時間）を示している。
【０００９】
図１に例示する熱履歴制御によらない印画では、図２に示す印画データ信号により、各ドットに対して、イネーブル信号の幅により決定される単一のエネルギーが印加される（例えば、ＯＮ時間：３００μｓ（マイクロ秒））。このため、熱履歴制御によらない印画では、過去の印画動作で生じるドットの蓄熱（熱履歴）の影響を受けてしまう。
【００１０】
一方、図３に例示する熱履歴制御による印画では、図４に示すような印画データ信号（熱履歴制御用のデータ）を何度も送ることにより、強制的にＯＮ／ＯＦＦを繰り返すことにより、これから印画しようとする印画データ信号に対応する各ドットに印加されるエネルギーが個別に調整される。これにより、熱履歴制御による印画では、熱履歴の影響が少ない印画を実現する。
【００１１】
例えば、サーマルヘッドに搭載されるドライバＩＣが熱履歴制御を行えば、図５に示すように、ドットごとにエネルギーを印加する時間を制御するための熱履歴制御用のデータ（履歴パルス信号）がドライバＩＣにおいて自動で割り振られ、熱履歴制御用のデータを作る必要がなく、簡便である。しかしながら、ドライバＩＣに対して機能を追加すると、ヘッド単価が高くなってしまうだけでなく、ドライバＩＣの回路規模が大きくなってしまうという問題がある。
【００１２】
一方、サーマルヘッドの外部で熱履歴制御を行う場合、印画データ信号を熱履歴制御用のデータに変換し、かつ熱履歴制御用のデータを適切なタイミングで送信し、サーマルヘッドの駆動に同期させる必要がある。また、外部で熱履歴制御を行う場合、熱履歴制御用のデータを保存するためのメモリが必要となり、熱履歴制御のために参照する印画ラインの数（履歴段数）に応じて回路規模が大きくなってしまう。
【００１３】
上記の点に鑑み、本願では、サーマルヘッドの外部で熱履歴制御を行うサーマルプリンタに対して、以下に説明するインターフェイス回路を搭載する。これにより、熱履歴制御に要するコスト、熱履歴制御における印画速度並びに印画品質のそれぞれを改善することを目的とする。
【００１４】
＜サーマルプリンタの構成例＞
図６は、実施形態に係るサーマルプリンタの構成例を示す図である。図６に示すように、サーマルプリンタ１は、ＣＰＵ１１と、ＲＯＭ１２と、ＲＡＭ１３と、通信制御部１４と、ヘッド駆動信号生成回路１５と、インターフェイス回路１６と、サーマルヘッド１７とを備える。
【００１５】
ＣＰＵ（Central  Processing  Unit）１１は、ＲＯＭ（Read  Only  Memory）１２に記憶されるプログラムやアプリケーションに基づいて、サーマルプリンタ１の各部の制御や各種処理を実行する。ＣＰＵ１１が、ＲＯＭ１２に記憶されるプログラム等を読み込んで、読み込んだプログラム等を、ＲＡＭ（Random  Access  Memory）１３を作業領域として実行することにより、サーマルプリンタ１の各部の制御や各種処理が実現される。ＣＰＵ１１は、サーマルプリンタ１のシステム全体を制御するシステム制御部として機能する。
【００１６】
ＲＯＭ１２は、サーマルプリンタ１の各部を制御するためのプログラムや、サーマルプリンタ１の各種処理を実行するためのアプリケーションを記憶する。
【００１７】
ＲＡＭ１３は、ＣＰＵ１１による演算の実行等に必要なメモリ領域として使用される。
【００１８】
通信制御部１４は、図示しないホスト等の外部装置から印画コマンドや印画データ信号等を受信する。
【００１９】
ヘッド駆動信号生成回路１５は、インターフェイス回路１６から入力される信号を元に各種信号を出力する。図７は、実施形態に係るヘッド駆動信号生成回路１５から出力される信号例を示す図である。
【００２０】
図７に示すように、ヘッド駆動信号生成回路１５は、各設定値とインターフェイス回路１６から入力される制御信号により、ラッチ信号、イネーブル信号、並びにクロック信号を出力する。ラッチ信号並びにクロック信号は、印画パターンを決定するための信号である。イネーブル信号は、印画濃度を決定付ける信号である。ラッチ信号、イネーブル信号、並びにクロック信号は、サーマルヘッド１７の駆動を制御する信号として機能する。クロック信号は、例えば、サーマルプリンタ１全体の動作の基準となるシステムクロック信号を分周することにより生成される。ヘッド駆動信号生成回路１５は、各種信号の出力が完了すると、出力完了信号を出力する。出力完了信号は、インターフェイス回路１６に入力される。オートクリア状態になった場合、ヘッド駆動信号生成回路１５は、各種信号を自動で順に出力する。
【００２１】
インターフェイス回路１６は、サーマルヘッド１７の前段部に搭載され、サーマルプリンタ１のシステム全体を制御するＣＰＵ１１と、サーマルヘッド１７に搭載される発熱素子１７ｂの駆動を制御するドライバＩＣ１７ａとに接続される。インターフェイス回路１６は、ＣＰＵ１１から出力される印画データ信号及び制御信号をドライバＩＣ１７ａに転送する。これにより、サーマルヘッド１７を駆動するための既存の信号を用いて、できるだけ回路規模を大きくすることなく、サーマルヘッド１７の外部で容易に熱履歴制御用のデータを生成できる。
【００２２】
サーマルヘッド１７は、ドライバＩＣ１７ａと、発熱素子１７ｂとを備える。ドライバＩＣ１７ａは、ヘッド駆動信号生成回路１５から出力されるラッチ信号及びイネーブル信号に基づいて発熱素子１７ｂを駆動させ、インターフェイス回路１６から出力される印画データ信号に対応する印画動作を実行する。
【００２３】
＜インターフェイス回路の構成例＞
図８は、実施形態に係るインターフェイス回路の構成例を示す図である。インターフェイス回路１６は、ＡＳＩＣ（Application  Specific  Integrated  Circuit）やＦＰＧＡ（Field  Programmable  Gate  Array）等の集積回路により実現される。なお、インターフェイス回路１６は、演算機能を有する回路であれば、ＡＳＩＣやＦＰＧＡ以外の回路により実現されてもよい。
【００２４】
図８に示すように、インターフェイス回路１６は、シリアルデータ−演算ビット変換部１６１と、履歴メモリ１６２と、ＩＦデータ制御部１６３と、演算ビット用ＦＦ群１６４と、演算ビット論理演算部１６５と、履歴データ−シリアルデータ変換クロック同期部１６６と、全体制御用ステートマシン１６７とを備える。
【００２５】
インターフェイス回路１６が備える各ブロックは、それぞれインターフェイス回路１６が有する機能を示す機能ブロックである。これら機能ブロックは、例えば、ハードウェアブロックであり、機能ブロックのそれぞれが、半導体チップ（ダイ）上の１つの回路ブロックであってもよい。勿論、各機能ブロックがそれぞれ１つのプロセッサ又は１つの集積回路であってもよい。
【００２６】
シリアルデータ−演算ビット変換部１６１は、印画データ信号及び制御信号に含まれるクロック信号を取得し、印画データ信号を所定のビット幅ごとに区切って出力する変換部として機能する。図９は、実施形態に係るシリアルデータ−演算ビット変換部の動作の概要を示す図である。
【００２７】
シリアルデータ−演算ビット変換部１６１は、クロック信号（ＣＰＵから入力されるクロック信号）及び印画データ信号の入力を検知すると、それぞれの検知信号を「ＯＮ」として、全体制御用ステートマシン１６７に通知する。具体的には、シリアルデータ−演算ビット変換部１６１に対して、クロック信号が入力されると、指定時間、クロック信号の検知信号が「ＯＮ」となる。これに応じて、シリアルデータ−演算ビット変換部１６１は、全体制御用ステートマシン１６７にクロック信号が入力されたことを通知する。また、シリアルデータ−演算ビット変換部１６１に対して、指定されたビット数分、印画データ信号が入力されると、印画データ信号の検知信号が「ＯＮ」となる。これに応じて、シリアルデータ−演算ビット変換部１６１は、全体制御用ステートマシン１６７に印画データ信号の入力があったことを通知する。
【００２８】
そして、シリアルデータ−演算ビット変換部１６１は、全ての印画データ信号の入力が完了するまで、図９に示すように、印画データ信号を、演算用に予め設定される所定のビット幅（例えば、１６ビット）ごとに区切って出力する。シリアルデータ−演算ビット変換部１６１が、所定のビット幅ごとに区切った印画データ信号（以下、「区分印画データ信号」と適宜記載する）の全てを履歴メモリ１６２に格納することにより、印画データ信号の検知信号は「ＯＦＦ」となる。クロック信号の検知信号と、印画データ信号の検知信号とは、システムクロックにより同期される。また、印画データ信号を所定のビット幅に区切ることにより、シリアルデータ−演算ビット変換部１６１による区分印画データ信号（第２区分印画データ信号の一例）の生成及び出力と、後述する演算ビット論理演算部１６５（履歴データ演算部１６５ａ）による区分履歴印画データ信号（第１区分履歴印画データ信号）の生成及び出力とを並列に行うことが可能となる。
【００２９】
履歴メモリ１６２は、シリアルデータ−演算ビット変換部１６１により所定のビット幅ごとに区切られた印画データ信号（区分印画データ信号）を記憶する記憶部として機能する。図１０は、実施形態に係る履歴メモリに記憶される印画データ信号の概要を示す図である。
【００３０】
図１０に示すように、履歴メモリ１６２の各アドレスに、シリアルデータ−演算ビット変換部１６１から出力される区分印画データ信号が格納される。図１０に示す例では、１ライン目の印画データ信号が、区分印画データ信号として１６ビットずつ４つに区切られ、アドレス０ｘ００〜０ｘ０３にそれぞれ格納されている。
【００３１】
インターフェイス回路１６における書き込み動作時には、履歴メモリ１６２において該当するラインのアドレス領域に書き込みが行われる。インターフェイス回路１６における読み出し動作時には、履歴メモリ１６２において該当するラインのアドレス領域に記憶された区分印画データ信号がそれぞれ出力される。
【００３２】
履歴メモリ１６２は、ＳＲＡＭ等の追加メモリの一部、インターフェイス回路１６に設けられるメモリ領域の一部、或いはインターフェイス回路１６に設けられるＦＦ（Flip-Flop）回路等により実装される。
【００３３】
また、履歴メモリ１６２は、複数の印画ラインに対応する過去の履歴印画データ信号を圧縮した圧縮情報（圧縮履歴印画データ信号）を記憶できる。
【００３４】
ＩＦデータ制御部１６３は、履歴メモリ１６２への印画データ信号の書き込み、並びに履歴メモリ１６２からの履歴印画データ信号の読み出しの順番をそれぞれ制御するデータ制御部として機能する。図１１は、実施形態に係るＩＦデータ制御部による動作の概要を示す図である。
【００３５】
図１１に示すように、ＩＦデータ制御部１６３は、履歴メモリ１６２のデータ格納領域をラインごとに複数に区分けして管理する。なお、履歴メモリ１６２のデータ格納領域の構成は、回路規模や履歴段数に応じて適宜変更できる。履歴段数とは、熱履歴制御を行う場合、履歴メモリ１６２に格納された過去の印画データ信号（熱履歴）を何ライン目まで遡って参照するかを予め設定するものである。例えば、過去２ライン目まで印画データ信号を遡って参照する場合、履歴段数は３段となる。
【００３６】
（書き込み動作）
書き込み動作を行う場合、ＩＦデータ制御部１６３は、以下の（Ａ）〜（Ｃ）の動作を繰り返すことにより書き込みを行う。
（Ａ）ラインごとに指定されたアドレス領域のスタートアドレスを起点として、現在のラインに相当する領域に書き込みを行うためのアドレスとイネーブル信号を履歴メモリ１６２に出力
（Ｂ）入力データ線数が複数ある場合、データ線ごとにアドレスをインクリメントしながらアドレスとイネーブル信号を出力
（Ｃ）書き込みを行うデータ（区分印画データ信号）が到着していない場合、スタンバイ状態となり、現在のアドレスを維持
【００３７】
ＩＦデータ制御部１６３は、上述した（Ａ）〜（Ｃ）の各動作を繰り返すことにより履歴メモリ１６２の書き込みを制御し、事前に指定されたビット数の書き込みを行うと、終了信号を出力する。
【００３８】
（読み込み動作）
読み込み動作を行う場合、ＩＦデータ制御部１６３は、以下の（Ｗ）〜（Ｚ）の動作を行う。
（Ｗ）演算開始信号の入力を受け、現在のラインに相当する区分印画データ信号のアドレスを出力すると同時に、演算ビット用ＦＦ群１６４の現在のラインのＦＦに対してイネーブル信号を出力し、区分印画データ信号を格納
（Ｘ）現在のラインの１ライン前に相当するアドレスと相当する演算ビット用ＦＦ群１６４のイネーブル信号を出力し、同様にライン数分繰り返し
（Ｙ）必要なライン数分の区分印画データ信号が格納されると、履歴データ−シリアルデータ変換クロック同期部１６６へのデータ通知信号とイネーブル信号を出力
（Ｚ）入出力データ線数が複数ある場合、該当するデータ線数にアドレスをインクリメントし、上述した（Ｘ）〜（Ｚ）までの動作を繰り返し
【００３９】
上述した（Ｗ）〜（Ｚ）の動作が完了すると、ＩＦデータ制御部１６３は、演算ビット出力完了信号を出力し、次の演算開始信号の入力を待ち、次の演算開始信号の入力を受けると、上記（Ｗ）の動作に戻る。
【００４０】
ＩＦデータ制御部１６３は、指定されたビット数の出力が完了した場合、全体制御用ステートマシン１６７へ終了信号を出力する。
【００４１】
演算ビット用ＦＦ群１６４は、演算ビット論理演算部１６５による履歴印画データ信号の生成に際し、履歴メモリ１６２から読み出された区分印画データ信号を一時的に保存する。図１２は、実施形態に係る演算ビット用ＦＦ群の動作の概要を示す図である。
【００４２】
図１２に示すように、演算ビット用ＦＦ群１６４は、ラインごとに設けられた複数のシフトレジスタ１６４ａ〜１６４ｎを有する。演算ビット用ＦＦ群１６４は、イネーブル信号が「ＯＮ」である時に、区分印画データ信号の入力を読み込み、対応するシフトレジスタに保存する。各シフトレジスタ１６４ａ〜１６４ｎに保存された区分印画データ信号をマージしたものが、各印画ラインの１ライン分の印画データ信号に相当する。各シフトレジスタ１６４ａ〜１６４ｎから出力されるデータは、演算ビット論理演算部１６５に入力される。なお、演算ビット用ＦＦ群１６４は、後述する演算ビット論理演算部１６５による区分履歴印画データ信号の生成において、履歴メモリ１６２に記憶されている圧縮情報（圧縮履歴印画データ信号）が参照される場合、圧縮情報を格納するシフトレジスタを備える。
【００４３】
演算ビット論理演算部１６５は、所定のビット幅ごとに区切られた区分印画データ信号と制御信号に含まれる履歴パルス信号とに基づく論理演算を行って、印画データ信号に基づく印画が行われる印画ラインに対応するドットの発熱時間を規定する区分履歴印画データ信号を生成して出力する論理演算部として機能する。図１３は、実施形態に係る演算ビット論理演算部の構成例を示す図である。図１４は、実施形態に係る演算ビット論理演算部の動作の概要を説明するための図である。
【００４４】
図１３に示すように、演算ビット論理演算部１６５は、履歴データ演算部１６５ａ及び圧縮データ演算部１６５ｂを有する。履歴データ演算部１６５ａは、区分履歴印画データ信号を生成し、履歴データ−シリアルデータ変換クロック同期部１６６に出力する。圧縮データ演算部１６５ｂは、複数の印画ラインに対応する過去の履歴印画データ信号を圧縮した圧縮情報（印画の履歴を示す情報）である圧縮履歴印画データ信号（履歴データとして機能する情報の一例）を生成し、履歴メモリ１６２に格納する。図１４に示すように、演算ビット論理演算部１６５は、履歴データ演算部１６５ａによる区分履歴印画データ信号の生成及び出力と、圧縮データ演算部１６５ｂによる圧縮履歴印画データ信号の生成及び出力とを同時並行的に実行する。
【００４５】
熱履歴制御は、過去及びこれからの印画しようとする周囲の印画データ信号をもとに、各ドットに対応するパルス幅を割り当てることにより行われる。パルス幅はドットの発熱時間を規定するものであり、履歴パルス信号により規定される。周囲の印画データ信号を「ｎ−１」個使用する場合、「２ｎ」種類のパルス幅が必要となる。データ送信時間と印画の品質の兼ね合いから、パルス幅が近い条件は同じパルス幅と考え、論理演算の簡易化を行う。図面を参照しつつ、熱履歴制御におけるパルス幅の割り当てについて説明する。以下では、履歴段数が２段である２段履歴制御について説明する。図１５は、実施形態に係る履歴データ演算部による論理演算の概要を示す図である。
【００４６】
図１５において、灰色（網掛け）の丸印は未発熱ドットｄ１を示し、黒い丸印は発熱ドットｄ２を示している。ラインＱ１は、これから印画する印画ラインのドットイメージを示し、ラインＱ２は、１つ前に印画が完了した印画ラインのドットイメージを示している。ラインＱ１は、未発熱、発熱、未発熱、発熱というように発熱素子を駆動して記録紙等の媒体に印画を行う印画ラインを示す。ラインＱ２は、未発熱、未発熱、発熱、発熱というように発熱素子を駆動して、これから印画を行う印画ラインを示す。２段履歴制御の場合、周囲の印画データ信号数は、例えば列方向に「１」個（ｎ＝２）となるので、４種類のパルス幅が必要となる。このため、演算ビット論理演算部１６５は、図１５に示す論理式ＬＦ１に従い、４種類のパルス幅のそれぞれを決定付ける履歴パルス信号：ＣＯＮＴ１〜ＣＯＮＴ４を、１つ前の印画動作において対応するドットの発熱状態と、今（これから印画する）ドットの発熱状態の組合せで示される各状態１〜４に応じて割り当てることにより、区分履歴印画データ信号を生成する。例えば、１つ前の印画動作におけるドットの発熱状態が未発熱（灰色の丸印）で、今の印画動作におけるドットの発熱状態が発熱（黒色の丸印）であれば、図１３に示す論理式に従って、今の印画動作におけるドットに対して、ＣＯＮＴ３の信号が割り当てられる。
【００４７】
２段履歴制御は、４種類のパルス幅が必要となるが、実使用上では、２又は３種類までパルス幅を減らすことができる。例えば、図１５に示す論理演算の場合、履歴パルス信号：ＣＯＮＴ２のパルス幅は「０」となるので、履歴パルス信号：ＣＯＮＴ２を削除できる。また、ドットのプリヒートを行わない仕様である場合、履歴パルス信号：ＣＯＮＴ１を削除できる。図１５では、説明の便宜上、２段履歴制御を例示して説明したが、実際の履歴段数は仕様に応じて変更してもよい。
【００４８】
図１６は、実施形態に係る履歴データ演算部の論理演算の論理式の他の例を示す図である。図１６に示す論理式ＬＦ２は、例えば、過去２ライン目までの区分履歴印画データ信号と、過去３ライン目以降の圧縮区分履歴印画データ信号とに基づく熱履歴制御を実行するときの論理演算に対応する。図１６に示すＣＯＮＴ１〜８は履歴パルス信号を表す。図１６に示すＱ１〜Ｑ３は、これから印画する印画ライン、１つ前に印画が完了した印画ライン、２つ前に印画が完了した印画ラインをそれぞれ表す。図１６に示すＢＱ１は、１つ前の圧縮区分履歴印画データ信号を表し、図１６に示すＢＱ２は、２つ前の圧縮区分履歴印画データ信号を表す。図１６に示すＨＱは、履歴データ演算部１６５ａから出力される区分履歴印画データ信号を表す。図１６に例示する論理式ＬＦ２によれば、例えば、論理式ＬＦ２の最上段に示すように、区分履歴印画データ信号を生成する際、Ｑ１が発熱、Ｑ２が未発熱、Ｑ３が未発熱、かつＢＱ１かＢＱ２のいずれか一方が未発熱であれば、履歴パルス信号として、ＣＯＮＴ１の信号が割り当てられる。
【００４９】
このように、履歴データ演算部１６５ａは、数ラインの区分印画データ信号と履歴パルス信号とに基づく論理演算を行うことにより、熱履歴制御による印画を行うための履歴印画データ信号を生成して出力する。
【００５０】
圧縮データ演算部１６５ｂは、複数の印画ラインに対応する過去の区分履歴印画データ信号を圧縮した圧縮情報である圧縮区分履歴印画データ信号を生成し、履歴メモリ１６２に格納する。図１７は、区分履歴印画データ信号の圧縮例（その１）を示すドットイメージ図である。図１８は、区分履歴印画データ信号の圧縮例（その２）を示すドットイメージ図である。図１９は、区分履歴印画データ信号を圧縮する論理演算式の一例を示す図である。
【００５１】
圧縮データ演算部１６５ｂは、２段履歴制御の場合、これから印画する印画ラインの区分履歴印画データ信号と、１つ前に印画が完了した印画ラインの区分履歴印画データ信号の２ラインごとに論理演算を行い、区分履歴印画データ信号の圧縮を行う。例えば、図１７に示すように、圧縮データ演算部１６５ｂは、１つ前の印画動作により印画された印画ライン（前のライン）の発熱状態と、これから印画する印画ライン（今のライン）の発熱予定状態のうち、少なくともいずれか一方が発熱である場合は「１」を、それ以外は「０」を出力するように論理演算して、区分履歴データ信号を圧縮し、圧縮区分履歴印画データ信号を生成する。そして、圧縮データ演算部１６５ｂは、論理演算結果である圧縮区分履歴印画データ信号を履歴メモリ１６２に格納する。これにより、例えば、これから印画する印画ラインと１つ前に印画が完了した印画ラインの２ライン分の区分履歴印画データ信号をまとめて記憶できる。
【００５２】
また、圧縮データ演算部１６５ｂは、これから印画する印画ラインの直前に印画した直前ラインから所定数の印画ライン（所定数過去に遡った印画ライン）に対応する区分履歴印画データ信号については圧縮することなく履歴データとしてそのまま履歴メモリ１６２に格納し、直前ラインから所定数の印画ライン以外の過去の印画ライン（所定数の印画ラインよりも過去の印画ライン）に対応する区分履歴印画データ信号については圧縮した履歴データを生成し、履歴メモリ１６２に格納してもよい。これにより、履歴データ演算部１６５ａは、これから印画する印画ラインの区分履歴印画データ信号と、直前ラインから所定数の印画ラインに対応する区分履歴印画データ信号（履歴データ）と、過去３ライン目以降の圧縮区分履歴印画データ信号（履歴データ）とに基づく熱履歴制御を行うための区分履歴印画データ信号を生成できる。具体的には、図１８に示すように、圧縮データ演算部１６５ｂは、例えば、これら印画する印画ライン（現在のライン）の区分履歴印画データ信号を１ライン目として過去２ライン目まで、すなわち、図１８に示す１ライン目〜３ライン目までの区分履歴印画データ信号については、過去の印画の履歴を示す履歴データとして、そのまま履歴メモリ１６２に格納する。直近の履歴印画データ信号は、熱履歴制御による印画を行う上で熱履歴の影響が大きい点を考慮する趣旨である。
【００５３】
一方、圧縮データ演算部１６５ｂは、過去３ライン目以降、すなわち図１８の４ライン目以降の区分履歴印画データ信号については、図１９に示す論理式ＬＦ３に従って、３ラインごとに圧縮する。過去の履歴印画データ信号は、熱履歴制御による印画を行う上で熱履歴の影響が比較的小さい点を考慮する趣旨である。図１９に示すＣＱは、圧縮データ演算部１６５ｂから出力される圧縮区分履歴印画データ信号（履歴データ）を表す。図１９に示すＢＱ１，ＢＱ２は、図１６に示すＢＱ１，ＢＱ２に対応し、ＢＱ１が１つ前の圧縮区分履歴印画データ信号を表し、ＢＱ２が２つ前の圧縮区分履歴印画データ信号を表す。すなわち、図１８に示す場合において、４〜６ライン目までの区分履歴印画データ信号を圧縮した圧縮区分履歴印画データ信号が図１９に示すＢＱ１に対応し、７〜９ライン目までの区分履歴印画データ信号を圧縮した圧縮区分履歴印画データ信号が図１９に示すＢＱ２に対応する。図１９に示す論理式ＬＦ３は、圧縮対象となる３ライン分の区分履歴印画データ信号のうち、２ライン以上が発熱であるとき、発熱（例えば、発熱に対応する「１」）を出力し、それ以外は（例えば、未発熱に対応する「０」）を出力するように、論理演算することを規定している。圧縮データ演算部１６５ｂは、この論理式ＬＦ３に従って論理演算することにより、区分履歴印画データ信号を圧縮できる。図１８において点線の囲みで示すように、過去の印画において５連続で印画があった場合には大きな発熱があったことが予想されるが、区分履歴印画データ信号の圧縮を行っても、大きな発熱があったことを示す情報が失われずに保持されている。
【００５４】
例えば、図１８に示す例において区分履歴印画データ信号を圧縮しない場合、１６ビット×９ライン＝１４４ビットのメモリが必要となる。一方、図１８に示すように、区分履歴印画データ信号を圧縮する場合、１６ビット×５ライン＝８０ビットのメモリで対応できる。このように、熱履歴制御において重要度が比較的低い過去の区分履歴印画データ信号を圧縮した圧縮情報として管理することにより、インターフェイス回路１６のメモリ規模を大きく削減することが可能となる。
【００５５】
メモリ規模の削減は、演算ビット論理演算部１６５における演算速度の向上にも寄与する。演算速度の向上は、印画速度の向上に連動する。図２０は、区分履歴印画データ信号を圧縮する場合の信号格納と圧縮しない場合の信号格納とを比較する図である。図２０では、説明の便宜上、１つ前の印画で生成された圧縮区分履歴印画データ信号を圧縮データ１と表し、２つ前の印画で生成された圧縮区分履歴印画データ信号を圧縮データ２と表している。
【００５６】
図２０の上段に示すように、区分履歴印画データ信号の圧縮を行わない場合、１クロック目で１ライン目の区分履歴印画データ信号が１ライン目用のシフトレジスタに格納される。同様にして、２ライン目〜９ライン目の区分履歴印画データ信号が、それぞれ対応するシフトレジスタに格納されるまでに９クロックを要する。そして、１０クロック目で、演算ビット論理演算部１６５は、区分履歴印画データ信号の出力及び区分履歴印画データ信号の履歴メモリ１６２への格納を行う。このため、図２０の状態に示す例では、合計で１０クロックの演算時間を要する。
【００５７】
一方、図２０の下段に示すように、本願のインターフェイス回路１６は、区分履歴印画データ信号の圧縮を行うことにより、区分履歴印画データ信号を５ラインに圧縮できるので、区分履歴印画データ信号を、それぞれ対応するシフトレジスタに格納するまでに５クロックで足りる。また、６クロック目で、演算ビット論理演算部１６５は、区分履歴印画データ信号の出力及び区分履歴印画データ信号の履歴メモリ１６２への格納を行うため、演算時間を合計で６クロックに短縮できる。
【００５８】
このように、本願のインターフェイス回路１６（演算ビット論理演算部１６５）によれば、区分履歴印画データ信号を圧縮することにより、区分履歴印画データ信号を圧縮しない場合と比較して、およそ１．６倍の演算速度を実現できる。上述してきたように、インターフェイス回路１６は、熱履歴の影響を考慮しつつ、メモリ規模を削減し、演算速度を向上できる。
【００５９】
履歴データ−シリアルデータ変換クロック同期部１６６は、履歴印画データ信号をサーマルヘッド１７の駆動信号に同期させつつ出力する変換クロック同期部として機能する。図２１は、実施形態に係る履歴データ−シリアルデータ変換クロック同期部の構成例を示す図である。
【００６０】
図２１に示すように、履歴データ−シリアルデータ変換クロック同期部１６６は、シリアルデータ変換部１６６ａと、シリアルデータ変換部１６６ｂと、データバッファ１６６ｃと、出力制御部１６６ｄと、マルチプレクサ１６６ｅとを有し、これらの各部により、以下の動作を実現する。
【００６１】
出力制御部１６６ｄは、全体制御用ステートマシン１６７からスタート信号が入力されると、同期スタンバイ状態へ移行する。
【００６２】
出力制御部１６６ｄは、同期スタンバイ状態にあるときに、ＩＦデータ制御部１６３から、履歴データの入力を通知する上記データ通知信号の入力を受けると、演算ビット論理演算部１６５から出力された履歴データをデータバッファ１６６ｃに一時保存する。そして、出力制御部１６６ｄは、該当する履歴データのデータバッファ１６６ｃへの入力不可信号を全体制御用ステートマシン１６７に出力する。
【００６３】
全ての出力履歴データ信号のデータバッファ１６６ｃへ格納が完了すると、出力制御部１６６ｄは、シリアルデータ変換部１６６ａにデータバッファ１６６ｃのデータを格納して、入力不可信号をオフにして、同期スタンバイ状態に戻る。
【００６４】
出力制御部１６６ｄは、再び、上記データ通知信号の入力を受けると、履歴データをデータバッファ１６６ｃに一時保存して、該当する履歴データのデータバッファ１６６ｃへの入力不可信号を全体制御用ステートマシン１６７に出力する。
【００６５】
全ての出力履歴データ信号のデータバッファ１６６ｃへ格納が完了すると、出力制御部１６６ｄは、シリアルデータ変換部１６６ｂにデータバッファ１６６ｃのデータを格納して、入力不可信号をオフにする。
【００６６】
シリアルデータ変換部１６６ａ又はシリアルデータ変換部１６６ｂに格納された履歴データは、シリアルデータに変換される。
【００６７】
出力制御部１６６ｄは、マルチプレクサ１６６ｅを適宜切り替えることにより、シリアルデータ変換部１６６ａ又はシリアルデータ変換部１６６ｂから、マルチプレクサ１６６ｅへのシリアルデータの出力を制御する。出力制御部１６６ｄは、シリアルデータ変換部１６６ａ又はシリアルデータ変換部１６６ｂに対して履歴データが格納された順に、シリアルデータの出力を実行する。
【００６８】
そして、出力制御部１６６ｄは、マルチプレクサ１６６ｅに入力されたシリアルデータを、サーマルヘッド１７の駆動信号に同期させつつ、履歴印画データ信号としてサーマルヘッド１７に出力する。履歴データ−シリアルデータ変換クロック同期部１６６からサーマルヘッド１７に出力される履歴印画データ信号は、サーマルヘッド１７の駆動と同期した熱履歴制御用のデータとして、サーマルヘッド１７に出力される。
【００６９】
出力制御部１６６ｄは、データバッファ１６６ｃが空である場合、シリアルデータ変換部１６６ａ及びシリアルデータ変換部１６６ｂからのシリアルデータの出力と並行して、履歴データの入力を全体制御用ステートマシン１６７及びＩＦデータ制御部１６３に要求する。
【００７０】
出力制御部１６６ｄは、データバッファ１６６ｃが空ではない場合、シリアルデータの中身が空になったタイミングで、データバッファ１６６ｃに格納されている履歴データを、シリアルデータ変換部１６６ａ又はシリアルデータ変換部１６６ｂに入力する。
【００７１】
シリアルデータ変換部１６６ａ及びシリアルデータ変換部１６６ｂは、履歴データの入力と、シリアルデータの出力とを交互に役割を交代して実行する。これにより、クロック信号と印画データ信号を途切させることなく出力させることができる。また、シリアルデータ変換部１６６ａ及びシリアルデータ変換部１６６ｂは、最終１ビット出力時に次データの先頭１ビットを拾ってくることでマルチプレクサ切り替え時に発生するハザードを防止する。
【００７２】
出力制御部１６６ｄは、指定したビット数の出力が完了すると、全体制御用ステートマシン１６７に出力完了信号を出力し、スタート信号がＯＦＦになるまで待機する。
【００７３】
出力制御部１６６ｄは、出力完了信号が出力される前にシステムが書き込み状態に遷移した場合には自動で全て非印画データ信号を送信する。すなわち、現在のラインの印画動作が完了する前に次のラインの印画データ信号が入力された場合、現在のラインの印画動作を適切に終了させ、システムを保護する。
【００７４】
また、出力制御部１６６ｄは、ヘッド駆動信号生成回路１５から入力される分周クロック信号（システムクロックを分周して得られるクロック信号）に同期して、イネーブル信号、ロード信号、ロード・シフト用クロック信号をサーマルヘッド１７に出力するとともに、これらに合わせてクロック信号をサーマルヘッド１７に出力する。
【００７５】
サーマルヘッド１７に入力されるクロック信号は、サーマルヘッド１７が備えるシフトレジスタにデータを入力するための信号としての役割を果たす。図２２は、実施形態に係るドライバＩＣの構成例を示す図である。図２３は、ドライバＩＣに入力される各信号の例を示す図である。
【００７６】
図２２に示すように、サーマルヘッド１７のシフトレジスタは、複数のフリップフロップを備える。シフトレジスタは、インターフェイス回路１６に入力されるクロック信号と同様に、クロック信号のパルスの立ち上がりエッジでデータをシフトレジスタ内の各フリップフロップ（以下、「ＦＦ１〜ＦＦｎ」と適宜記載する）に入力・保持する。
【００７７】
各フリップフロップは、クロック信号の立ち上がりで、入力・保持する信号を出力する。このため、クロック信号のパルスが１つ入力されると、履歴印画データ信号は、ＦＦ１→ＦＦ２→・・・→ＦＦｎへと１つずつデータがずれる。すなわち、６４ビットのシフトレジスタであれば、６４個のクロックのパルスが入力されることにより、履歴印画データ信号が更新されることになる。図２３に示すクロック信号と履歴印画データ信号が入力される場合、履歴印画データ信号はＦＦ１→ＦＦ２→・・・→ＦＦｎへと１つずつデータがずれ、ＦＦ１→・・・→ＦＦｎへと「１１００１１００１・・・・・」とシフトしていく。
【００７８】
インターフェイス回路１６に入力されるクロック信号も、サーマルヘッド１７に入力されるクロック信号もパルス数は同一（ドット数を表すため）であるが、周波数や位相が異なる。クロック信号の周波数は、インターフェイス回路１６やドライバＩＣ１７ａそれぞれの回路特性により定まる。
【００７９】
図２４は、インターフェイス回路及びサーマルヘッドに入力される１ライン分の信号の例を示す図である。図２５は、実施形態に係るヘッド駆動信号生成回路の構成例を示す図である。図２４において、図に向かって左から右へ時間が流れるものとする。
【００８０】
図２４に示すように、ラッチ信号は履歴印画データ信号とクロック信号の入力後に入力される。履歴データ−シリアルデータ変換クロック同期部１６６から全体制御用ステートマシン１６７へと出力完了信号が入力されると、ラッチ信号出力用のイネーブル信号が全体制御用ステートマシン１６７からヘッド駆動信号生成回路１５へ出力される。なお、イネーブル信号は、履歴パルス信号１で代用することもできる。ヘッド駆動信号生成回路１５は、イネーブル信号を受けあらかじめ指定された遅延時間後、ラッチ信号を入力（＝Ｌ）とし、あらかじめ指定されたオン時間後、ラッチ信号をオフ（＝Ｈ）として、ラッチ信号の出力完了信号を全体制御用ステートマシン１６７へと出力する。全体制御用ステートマシン１６７は、出力完了信号の入力を受け、イネーブル信号をオフとすることで動作を完了する。
【００８１】
サーマルヘッド１７のイネーブル信号をオフとすることにより、履歴印画データ信号によらず、サーマルヘッド１７（発熱素子１７ｂ）の発熱をオフできる。イネーブル信号がオンになった際には、履歴印画データ信号に基づき、イネーブル信号がオンになっている時間の分だけ、サーマルヘッド１７の発熱をオンできる。熱履歴制御時において、サーマルヘッド１７の発熱のオン・オフは、履歴印画データ信号に従ってオン・オフを行う。このため、イネーブル信号は１ラインにおける最初のデータ転送時のラッチ信号後にオンとなり、履歴パルス信号の最も長い時間と同一になる。熱履歴制御時において、イネーブル信号は、各ラインの最初のデータ転送時中やサーマルヘッド１７の発熱をオフとするタイミングでオフとなる。インターフェイス回路１６から出力されるイネーブル信号は、インターフェイス回路１６に入力されるイネーブル信号を履歴印画データ信号の転送時間と、最初の区分印画データ信号の演算時間分だけ遅延させて出力される。すなわち、最初の区分印画データ信号の演算時間はかなり短いので、インターフェイス回路１６から出力されるイネーブル信号は、ほぼ履歴印画データ信号の転送時間分だけ遅延される。
【００８２】
ヘッド駆動信号生成回路１５は、図２５に示すように、入力部、カウンタ回路、比較回路、出力部を備え、カウンタ回路を使用して指定したパルス形状となるように、出力部から、ラッチ信号及びイネーブル信号を出力する。
【００８３】
ヘッド駆動信号生成回路１５は、全体制御用ステートマシン１６７から出力されるイネーブル信号の入力を受け、あらかじめ指定された遅延時間後、ラッチ信号を入力（＝Ｌ）とする。続いて、ヘッド駆動信号生成回路１５は、あらかじめ指定されたオン時間後、ラッチ信号をオフ（＝Ｈ）とし、ラッチ信号の出力完了信号を全体制御用ステートマシン１６７へと出力する。全体制御用ステートマシン１６７では、ヘッド駆動信号生成回路１５からの出力完了信号の入力を受け、イネーブル信号をオフとすることで動作が完了する。
【００８４】
具体的には、ラッチ信号の場合、全体制御用ステートマシン１６７から入力されるラッチ信号出力用のイネーブル信号により、カウンタ回路のカウンタがオンとなる。その後、システムクロックをカウントし、カウンタと入力部で保持（指定）されている遅延時間との比較を行い、カウンタが保持（指定）値と等しくなると出力部をオンにする。その後、システムクロックをカウントし、カウンタと入力部で保持（指定）されているオン時間との比較を行い、カウンタが保持（指定）値と等しくなると出力部をオフにして、全体制御用ステートマシン１６７にラッチ信号の出力完了信号を出力する。一方、イネーブル信号の場合、インターフェイス回路１６にイネーブル信号が入力される（オン→オフ、オフ→オン）と、カウンタ回路のカウンタがオンとなる。その後、システムクロックをカウントし、カウンタと入力部で保持(指定)されている遅延時間との比較を行い、カウンタが保持（指定）値と等しくなると出力部を入力されているイネーブル信号と同じ状態（オン若しくはオフ）にする。
【００８５】
なお、熱履歴制御時にサーマルヘッド１７を駆動させるイネーブル信号は、印画ラインごとにオンとオフを繰り返し実行しなくても、最初の印画ラインの印画開始時にオンとし、最後の印画ラインの印画終了時にオフとする方法でも、理論上はサーマルヘッド１７を駆動できる。しかしながら、この場合、ノイズ等により誤ったデータが送られると過度に抵抗体が過熱され、ヘッドが破損する可能性がある。このため、最大定格に相当するパルス幅でラインごとにオンとオフを繰り返し実行するのが望ましい。
【００８６】
全体制御用ステートマシン１６７は、インターフェイス回路の動作状態を統括的に制御する動作制御部として機能する。
【００８７】
（書き込み状態）
全体制御用ステートマシン１６７は、上記検知信号に基づいて、クロック信号と印画データ信号の入力を検知すると、履歴メモリ１６２の書き込み状態へと遷移する。
【００８８】
全体制御用ステートマシン１６７は、上記検知信号に基づいて、印画データ信号の区分印画データ信号への変換が完了すると、書き込みを行うため、ＩＦデータ制御部１６３に書き込み信号を出力する。
【００８９】
なお、全体制御用ステートマシン１６７は、印画データ信号の区分印画データ信号への変換が完了していない場合は、完了するまで待機する。
【００９０】
全体制御用ステートマシン１６７は、ＩＦデータ制御部１６３からの終了信号が入力されるか、又は、ラッチ信号が入力されると、読み込み状態へと遷移する。
【００９１】
（読み込み状態）
全体制御用ステートマシン１６７は、履歴パルス信号の変化を検知するまでは待機する。図２６は、実施形態に係る履歴パルス信号の変化例を示す図である。図２６に示すように、全体制御用ステートマシン１６７は、履歴パルス信号の変化を検知すると、履歴データを生成するための演算へと移り、履歴パルス信号の論理値を現在の履歴パルス信号として保存し、演算ビット論理演算部１６５に出力する。
【００９２】
続いて、全体制御用ステートマシン１６７は、ＩＦデータ制御部１６３を読み込み状態として動作させ、演算を行い、印画データ信号の変換を行う。全体制御用ステートマシン１６７は、履歴データ−シリアルデータ変換クロック同期部１６６から終了信号が入力されるとラッチ信号出力信号を出力する。
【００９３】
全体制御用ステートマシン１６７は、読み出し待機状態でクロック信号と印画データ信号の入力を検知した場合、メモリへの書き込み状態へと遷移する。
【００９４】
全体制御用ステートマシン１６７は、演算中にクロック信号と印画データ信号の入力を検知した場合、履歴データ−シリアルデータ変換クロック同期部１６６とヘッド駆動信号生成回路１５をオートクリア状態に遷移させ、書き込み状態に遷移する。オートクリア状態では、サーマルヘッド１７のデータを全て未発熱にする。
【００９５】
上述してきたように、実施形態に係るインターフェイス回路１６をサーマルプリンタ１に搭載することにより、サーマルヘッド１７を駆動する信号と同じ信号を用いて、容易に熱履歴制御を実行できる。すなわち、インターフェイス回路１６は、ＣＰＵ１１から取得する印画データ信号を取得すると、取得した印画データ信号を所定のビット幅に区分してメモリ（履歴メモリ１６２）に蓄積し、区分された印画データ信号を順次読み込んで履歴データを演算する。これにより、印画データ信号を保持しておくメモリを減らすことができる。また、インターフェイス回路１６は、演算した履歴データをメモリ（演算ビット用ＦＦ群１６４）から順次読み込んで、熱履歴制御用の履歴印画データ信号(シリアルデータ)に変換し、サーマルヘッド１７の駆動信号と同期をとりながら、サーマルヘッド１７に順次出力する。これにより、印画データ信号の入力に対する応答性能を維持できる。
【００９６】
このように、サーマルプリンタ１は、インターフェイス回路１６を搭載することにより、印画データ信号を適当なサイズに限定し、熱履歴制御用のデータの演算と、サーマルヘッド１７を駆動する各信号との同期とを同時並列的に行うことにより、回路規模をできるだけ拡大させることなく、入力信号に対する応答性能をできるだけ維持することが可能となる。
【００９７】
図２７は、実施形態に係るサーマルプリンタと比較例に係るサーマルプリンタの各要素を比較する図である。なお、図２７に示す比較例に係るサーマルプリンタは、印画データ信号の熱履歴制御用のデータへの変換、並びにサーマルヘッドの駆動との同期を、ソフトウェアによる制御で実現するＣＰＵ処理型のサーマルプリンタ（例えば、特許文献１参照）に該当する。
【００９８】
図２７に示す回路規模及びメモリ規模は、サーマルプリンタのコスト面に関する要素である。図２７に示すデータ変化速度及びデータ変換手法は、サーマルプリンタの印画速度に関する要素である。図２７に示す外部信号応答速度及びドット数の変更に応じた回路の柔軟性は、サーマルプリンタの印画品質に関する要素である。
【００９９】
図２７に示すように、比較例に係るサーマルプリンタは、インターフェイス回路をＦＰＧＡを用いて実装した場合を例にとると、６４０ドットのサーマルヘッドを搭載した場合その回路規模を示すＬＥ数（ロジックエレメント数）は１０００となり、また、１９２０ドットのサーマルヘッドを搭載した場合、その回路規模を示すＬＥ数は２２００となり、ドット数に比例して回路規模も大きくなる。このため、印画幅が広い仕様や高解像度仕様での利用は難しい。一方、実施形態に係るインターフェイス回路１６を搭載したサーマルプリンタ１は、サーマルヘッドのドット数によらず、回路規模は一定である。印画幅が広い仕様や高解像度仕様での利用が可能である。
【０１００】
また、図２７に示すように、比較例に係るインターフェイス回路１６を搭載したサーマルプリンタ１は、６４０ドットのサーマルヘッドを搭載して、履歴段数を５段にして熱履歴制御による印画を行った場合、メモリ規模は３８４０ビットとなり、履歴データの保持分だけメモリ規模が大きくなる。一方、実施形態に係るインターフェイス回路１６を搭載したサーマルプリンタ１は、比較例と同様の条件で熱履歴制御による印画を行った場合、メモリ規模は３２００ビットとなり、比較例よりもメモリ規模を圧縮できる。
【０１０１】
このようなことから、実施形態に係るインターフェイス回路１６をサーマルプリンタ１に搭載することにより、サーマルプリンタ１の回路規模を小さくできる。
【０１０２】
また、図２７に示すように、比較例に係るサーマルプリンタは、ＣＰＵの処理能力やバスの占有時間により、データ変換速度に制限がある。一方、実施形態に係るインターフェイス回路１６を搭載したサーマルプリンタ１は、印画データ信号を区分けする際の演算ビット幅を拡張したり、並列処理を実行したりすることにより、データ変換速度を大きくできる。
【０１０３】
また、図２７に示すように、比較例に係るサーマルプリンタでは、履歴データの演算と出力を並列に処理することが難しい。一方、実施形態に係るインターフェイス回路１６を搭載したサーマルプリンタ１は、全て並列で処理することができる。
【０１０４】
このようなことから、実施形態に係るインターフェイス回路１６をサーマルプリンタ１に搭載することにより、サーマルプリンタ１の印画速度を上げることができる。
【０１０５】
また、図２７に示すように、比較例に係るサーマルプリンタの外部信号応答速度は、履歴データを演算する時間と、履歴データを次の処理回路に送る時間の影響を受ける。一方、実施形態に係るインターフェイス回路１６を搭載したサーマルプリンタ１の外部信号応答速度は、履歴データを演算する時間の影響を受ける。
【０１０６】
また、図２７に示すように、比較例に係るサーマルプリンタでは、所望の解像度に応じてドット数を変更する場合、ドット数の変更に応じた回路の変更を行う必要とする。一方、実施形態に係るインターフェイス回路１６を搭載したサーマルプリンタ１は、所望の解像度に応じてドット数を変更する場合であっても、ドット数に応じた回路の変更を行う必要がない。
【０１０７】
このようなことから、実施形態に係るインターフェイス回路１６をサーマルプリンタ１に搭載することにより、サーマルプリンタ１の印画品質を高めることができる。
【０１０８】
添付の請求項に係る技術を完全かつ明瞭に開示するために特徴的な実施形態に関し記載してきた。しかし、添付の請求項は、上記の実施形態に限定されるべきものでなく、本明細書に示した基礎的事項の範囲内で当該技術分野の当業者が創作しうるすべての変形例及び代替可能な構成により具現化されるべきである。
【符号の説明】
【０１０９】
１  サーマルプリンタ
１１  ＣＰＵ
１２  ＲＯＭ
１３  ＲＡＭ
１４  通信制御部
１５  ヘッド駆動信号生成回路
１６  インターフェイス回路
１７  サーマルヘッド
１７ａ  ドライバＩＣ
１７ｂ  発熱素子
１６１  シリアルデータ−演算ビット変換部
１６２  履歴メモリ
１６３  ＩＦデータ制御部
１６４  演算ビット用ＦＦ群
１６５  演算ビット論理演算部
１６５ａ  履歴データ演算部
１６５ｂ  圧縮データ演算部
１６６  履歴データ−シリアルデータ変換クロック同期部
１６７  全体制御用ステートマシン
【要約】
一態様に係るインターフェイス回路（１６）は、インターフェイス回路（１６）の動作状態を制御する動作制御部（１６７）と、印画データ信号を所定のビット幅ごとに区切った区分印画データ信号として出力する変換部（１６１）と、区分印画データ信号を記憶する記憶部（１６２）と、記憶部（１６２）への区分印画データ信号の書き込み、並びに記憶部（１６２）からの区分印画データ信号の読み出しの順番を制御するデータ制御部（１６３）と、区分印画データ信号と制御信号に含まれる履歴パルス信号とに基づく論理演算を行って、区分印画データ信号に基づく印画が行われる印画ラインに対応するドットの発熱時間を規定する履歴印画データ信号を生成して出力する論理演算部（１６５）と、履歴印画データ信号をサーマルヘッドの駆動信号に同期させつつ出力する変換クロック同期部（１６６）とを備える。【図１】
0006882619.tif 000002
【図２】
0006882619.tif 000003
【図３】
0006882619.tif 000004
【図４】
0006882619.tif 000005
【図５】
0006882619.tif 000006
【図６】
0006882619.tif 000007
【図７】
0006882619.tif 000008
【図８】
0006882619.tif 000009
【図９】
0006882619.tif 000010
【図１０】
0006882619.tif 000011
【図１１】
0006882619.tif 000012
【図１２】
0006882619.tif 000013
【図１３】
0006882619.tif 000014
【図１４】
0006882619.tif 000015
【図１５】
0006882619.tif 000016
【図１６】
0006882619.tif 000017
【図１７】
0006882619.tif 000018
【図１８】
0006882619.tif 000019
【図１９】
0006882619.tif 000020
【図２０】
0006882619.tif 000021
【図２１】
0006882619.tif 000022
【図２２】
0006882619.tif 000023
【図２３】
0006882619.tif 000024
【図２４】
0006882619.tif 000025
【図２５】
0006882619.tif 000026
【図２６】
0006882619.tif 000027
【図２７】
0006882619.tif 000028