(57)【特許請求の範囲】
【請求項１】
フォトレジスト（ＰＲ）トリミングプロセスにおいてＰＲトリミングレートを制御する方法であって、
基板上に誘電体スタックを形成するステップであって、前記誘電体スタックは、交互に配置される複数の犠牲材料層および複数の絶縁材料層を含む、ステップと、
前記基板の第１の領域上にＰＲ層を形成するステップであって、前記誘電体スタック上に前記ＰＲ層が配置される、ステップと、
前記基板において前記第１の領域上に第１のトリミングマークを形成するステップと、
前記ＰＲ層をトリミングするステップと、
前記トリミングされたＰＲ層をエッチングマスクとして使用して前記誘電体スタックをエッチングすることにより、前記第１の領域上に階段を形成するステップと、
前記基板の上面に平行となる第１の方向に沿って、前記第１のトリミングマークと前記ＰＲ層との間の第１の距離を測定して、前記第１の方向に沿った前記ＰＲトリミングプロセスの実際のＰＲトリミングレートを決定するステップと、
前記第１の方向に沿った前記実際のＰＲトリミングレートと前記第１の方向に沿った推定ＰＲトリミングレートとを比較して、前記第１の方向に沿った前記実際のＰＲトリミングレートと前記第１の方向に沿った前記推定ＰＲトリミングレートとの第１の差を決定するステップと、
前記第１の差に基づいて、前記ＰＲトリミングプロセスの１または複数のＰＲトリミングパラメータを調整するステップと
を含む、
方法。
【請求項２】
前記基板の前記第１の領域をパターン化することにより、前記第１のトリミングマークが形成され、
前記第１のトリミングマークが凸型構造および凹型構造のうちの１または複数を含み、かつ、
前記第１のトリミングマークが長方形、円形、不規則形状、正方形、およびそれらの組み合わせを含む、
請求項１に記載の方法。
【請求項３】
前記第１の領域上に第２のトリミングマークを形成するステップと、
前記基板の前記上面に平行となる第２の方向に沿って、前記第２のトリミングマークと前記ＰＲ層との間の第２の距離を測定して、前記第２の方向に沿った前記ＰＲトリミングプロセスの実際のＰＲトリミングレートを決定するステップと、
前記第２の方向に沿った前記実際のＰＲトリミングレートと前記第２の方向に沿った推定ＰＲトリミングレートとを比較して、前記第２の方向に沿った前記実際のＰＲトリミングレートと前記第２の方向に沿った前記推定ＰＲトリミングレートとの第２の差を決定するステップと、
前記第２の差に基づいて、前記ＰＲトリミングプロセスの前記１または複数のＰＲトリミングパラメータを調整するステップと
をさらに含む、
請求項２に記載の方法。
【請求項４】
前記第１の方向と前記第２の方向とは互いに異なっている、
請求項３に記載の方法。
【請求項５】
前記第２のトリミングマークおよび前記第１のトリミングマークが、同じパターン化プロセスによって形成され、
前記第２のトリミングマークおよび前記第１のトリミングマークの形状が、同じであるかまたは異なっている、
請求項４に記載の方法。
【請求項６】
前記第１の領域が平面および三次元面のうちの１または複数を含む、
請求項５に記載の方法。
【請求項７】
基板と、
前記基板上に配置される階段構造であって、前記階段構造は、交互に配置される複数の導体層および複数の絶縁層を含み、１つの導体層および前記導体層に隣接する１つの絶縁層が階段を形成している、階段構造と、
前記基板上の前記階段構造および前記階段構造に隣接する領域のうちの１または複数の上方にある第１のトリミングマークであって、前記第１のトリミングマークは凸型構造および凹型構造のうちの１または複数を有する、第１のトリミングマークと
を備え、
前記第１のトリミングマークは、前記階段を形成するための階段形成領域に形成されている、
三次元（３Ｄ）メモリ構造。
【請求項８】
前記第１のトリミングマークの厚みが前記階段の厚みと同じである、
請求項７に記載の三次元（３Ｄ）メモリ構造。
【請求項９】
前記第１のトリミングマークが前記階段構造の１つの階段上方にある、
請求項８に記載の三次元（３Ｄ）メモリ構造。
【請求項１０】
前記第１のトリミングマークの形状が長方形、円形、不規則形状、正方形、またはそれらの組み合わせを含む、
請求項９に記載の三次元（３Ｄ）メモリ構造。
【請求項１１】
前記階段構造の他の階段上に配置される第２のトリミングマークをさらに備え、前記第２のトリミングマークの厚みおよび形状が、前記第１のトリミングマークの厚みおよび形状と同じである、
請求項９に記載の三次元（３Ｄ）メモリ構造。
【請求項１２】
第１の方向に沿って前記階段構造の階段が整列し、前記第１の方向に対して角度を有する方向に沿って、前記第１のトリミングマークおよび前記第２のトリミングマークが整列している、
請求項１１に記載の三次元（３Ｄ）メモリ構造。
【請求項１３】
三次元メモリ構造を形成するフォトレジスト（ＰＲ）トリミングプロセスにおいてＰＲトリミングレートを制御する方法であって、
基板上に誘電体スタックを形成するステップであって、前記誘電体スタックは、交互に配置される複数の犠牲材料層および複数の絶縁材料層を含み、前記誘電体スタック上にＰＲ層が配置される、ステップと、
前記ＰＲ層の第１のトリミングマークを形成するステップと、
前記基板の上面に平行となる第１の方向に沿って、前記第１のトリミングマークと前記ＰＲ層との間の第１の距離を測定するステップと、
前記第１の方向に沿って前記ＰＲ層をトリミングするステップと、
前記トリミングされたＰＲ層をエッチングマスクとして使用して前記誘電体スタックをエッチングすることにより、階段を形成するステップと、
前記第１のトリミングマークをエッチングマスクとして使用して、前記トリミングされたＰＲ層の第２のトリミングマークを形成するステップと、
前記第１の方向に沿って、前記第２のトリミングマークと前記トリミングされたＰＲ層との間の第２の距離を測定するステップと、
前記第１の距離と前記第２の距離とを比較して、前記第１の方向に沿った実際のＰＲトリミングレートと推定ＰＲトリミングレートとの差を決定するステップと、
前記差に基づいて、前記ＰＲトリミングプロセスの１または複数のＰＲトリミングパラメータを調整するステップと
を含む、
方法。
【請求項１４】
前記第１のトリミングマークを形成するステップが、前記誘電体スタックおよび前記誘電体スタックに隣接する領域のうちの１または複数の上に前記第１のトリミングマークを形成することを含む、
請求項１３に記載の方法。
【請求項１５】
前記第１のトリミングマークを形成するステップが、
前記誘電体スタックおよび前記誘電体スタックに隣接する前記領域のうちの前記１または複数をパターン化して、初期トリミングマークを形成することと、
前記初期トリミングマークをエッチングマスクとして使用して前記誘電体スタックを繰り返しエッチングすることにより、前記第１のトリミングマークを形成することと
を含む、
請求項１４に記載の方法。
【請求項１６】
前記第１のトリミングマークが凸型構造および凹型構造のうちの１または複数を有する、
請求項１３に記載の方法。
【請求項１７】
前記凸型構造が階段の厚みの高さを含み、前記凹型構造が前記階段の厚みの深さを含む、
請求項１６に記載の方法。
【請求項１８】
前記誘電体スタック上方の前記領域および前記誘電体スタックに隣接する前記領域が、平面および三次元面のうちの１または複数を含む、
請求項１４に記載の方法。
【請求項１９】
前記調整された１または複数のＰＲトリミングパラメータに基づいて、前記トリミングされたＰＲ層のトリミングを制御するステップと、
前記トリミングされたＰＲ層をエッチングマスクとして使用して前記誘電体スタックをエッチングすることにより、他の階段を形成するステップと
をさらに含む、
請求項１３に記載の方法。
【請求項２０】
前記調整された１または複数のＰＲトリミングパラメータに基づいて、他のＰＲ層のトリミングを制御するステップと、
前記トリミングされた他のＰＲ層をエッチングマスクとして使用して他の誘電体スタックをエッチングすることにより、他の階段を形成するステップと
をさらに含む、
請求項１３に記載の方法。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
本出願は、２０１７年３月８日に出願された中国特許出願第２０１７１０１３４７８７．４号の優先権を主張し、その内容全体は参照により本明細書に組み込まれる。
【技術分野】
【０００２】
本開示の実施形態は、三次元（３Ｄ）メモリデバイスおよびその製造方法に関する。
【背景技術】
【０００３】
平面メモリセルは、プロセス技術、回路設計、プログラミングアルゴリズム、および製造プロセスを改良することにより、より小さいサイズに縮小されている。ただし、メモリセルのフィーチャサイズが下限に近似すると、平面プロセスおよび製造技術は困難となり、コストがかかるようになる。その結果、平面メモリセルのメモリ密度が上限に近似するようになる。
【０００４】
３Ｄメモリアーキテクチャでは、平面メモリセルの密度制限に対処することができる。３Ｄメモリアーキテクチャには、メモリアレイと、メモリアレイとの間の信号を制御する周辺デバイスとが含まれる。
【発明の概要】
【０００５】
本明細書では、３Ｄメモリアーキテクチャおよびその製造方法の実施形態を開示する。
【０００６】
本開示のいくつかの実施形態によれば、フォトレジスト（ＰＲ）トリミングプロセスにおいてＰＲトリミングレートを制御する方法は、基板の第１の領域上方にＰＲ層を形成するステップと、第１の領域に隣接する第２の領域に第１のトリミングマークを形成するステップと、ＰＲ層をトリミングするステップとを含む。本方法は、基板の上面に平行となる第１の方向に沿って、第１のトリミングマークとＰＲ層との間の第１の距離を測定して、第１の方向に沿ったＰＲトリミングプロセスの実際のＰＲトリミングレートを決定するステップと、第１の方向に沿った実際のＰＲトリミングレートと第１の方向に沿った推定ＰＲトリミングレートとを比較して、第１の方向に沿った実際のＰＲトリミングレートと第１の方向に沿った推定ＰＲトリミングレートとの第１の差を決定するステップと、第１の差に基づいて、ＰＲトリミングプロセスのＰＲトリミングパラメータを調整するステップとを含む。
【０００７】
いくつかの実施形態では、基板の第２の領域をパターン化することにより、第１のトリミングマークが形成される。
【０００８】
いくつかの実施形態では、第１のトリミングマークは凸型構造および凹型構造のうちの１または複数を含む。
【０００９】
いくつかの実施形態では、第１のトリミングマークは長方形、円形、不規則形状、正方形、およびそれらの組み合わせを含む。
【００１０】
いくつかの実施形態では、本方法は、第２の領域上方に第２のトリミングマークを形成するステップと、基板の上面に平行となる第２の方向に沿って、第２のトリミングマークとＰＲ層との間の第２の距離を測定して、第２の方向に沿ったＰＲトリミングプロセスの実際のＰＲトリミングレートを決定するステップとをさらに含む。第２の方向に沿った実際のＰＲトリミングレートと第２の方向に沿った推定ＰＲトリミングレートとを比較して、第２の方向に沿った実際のＰＲトリミングレートと第２の方向に沿った推定ＰＲトリミングレートとの第２の差を決定している。この第２の差に基づいて、ＰＲトリミングプロセスのＰＲトリミングパラメータを調整している。
【００１１】
いくつかの実施形態では、第１の方向と第２の方向とは互いに異なっている。
【００１２】
いくつかの実施形態では、第２のトリミングマークおよび第１のトリミングマークが、同じパターン化プロセスによって形成される。
【００１３】
いくつかの実施形態では、第２のトリミングマークおよび第１のトリミングマークの形状は、同じであるかまたは異なっている。
【００１４】
いくつかの実施形態では、第２の領域は平面および３Ｄ面のうちの１または複数を含む。
【００１５】
本開示のいくつかの実施形態によれば、ＰＲトリミングプロセスにおいてＰＲトリミングレートを制御する方法は、推定ＰＲトリミングレートを設定するステップと、実際のＰＲトリミングレートを決定するステップと、実際のＰＲトリミングレートと推定ＰＲトリミングレートとを比較して、実際のＰＲトリミングレートと推定ＰＲトリミングレートとの差を決定するステップとを含む。当該差が閾値よりも大きいことに応答して、ＰＲトリミングプロセスの１または複数のＰＲトリミングパラメータを調整することができる。その結果、実際のＰＲトリミングレートは推定ＰＲトリミングレートと同じとなる。
【００１６】
いくつかの実施形態では、１または複数のＰＲトリミングパラメータの調整は、当該差の値に比例している。
【００１７】
本開示のいくつかの実施形態によれば、三次元メモリ構造を形成するＰＲトリミングプロセスにおいてＰＲトリミングレートを制御する方法は、基板上方に誘電体スタックを形成するステップであって、この誘電体スタックは、交互に配置される複数の犠牲材料層および複数の絶縁材料層を含む、ステップと、誘電体スタック上方のＰＲ層をトリミングするステップと、トリミングされたＰＲ層をエッチングマスクとして使用して誘電体スタックをエッチングすることにより、複数の階段を形成するステップと、トリミングされたＰＲ層の第１のトリミングマークを形成するステップとを含む。本方法はまた、基板の上面に平行となる第１の方向に沿って、第１のトリミングマークとトリミングされたＰＲ層との間の第１の距離を測定して、第１の方向に沿ったＰＲトリミングプロセスの実際のＰＲトリミングレートを決定するステップと、第１の方向に沿った実際のＰＲトリミングレートと第１の方向に沿った推定ＰＲトリミングレートとを比較して、第１の方向に沿った実際のＰＲトリミングレートと第１の方向に沿った推定ＰＲトリミングレートとの第１の差を決定するステップと、第１の差に基づいて、ＰＲトリミングプロセスの１または複数のＰＲトリミングパラメータを調整するステップとを含む。
【００１８】
いくつかの実施形態では、第１のトリミングマークを形成するステップは、誘電体スタックおよび誘電体スタックに隣接する領域のうちの１または複数の上方に第１のトリミングマークを形成することを含む。
【００１９】
いくつかの実施形態では、第１のトリミングマークを形成するステップは、誘電体スタックおよび誘電体スタックに隣接する領域のうちの１または複数をパターン化して、初期トリミングマークを形成することと、この初期トリミングマークをエッチングマスクとして使用して誘電体スタックを繰り返しエッチングすることにより、第１のトリミングマークを形成することとを含む。
【００２０】
いくつかの実施形態では、第１のトリミングマークは凸型構造および凹型構造のうちの１または複数を有する。
【００２１】
いくつかの実施形態では、凸型構造は階段の厚みの高さを含み、凹型構造は階段の厚みの深さを含む。
【００２２】
いくつかの実施形態では、本方法は、誘電体スタック上方にトリミングされたＰＲ層の第２のトリミングマークを形成するステップと、基板の上面に平行となる第２の方向に沿って、第２のトリミングマークとトリミングされたＰＲ層との間の第２の距離を測定して、第２の方向に沿ったＰＲトリミングプロセスの実際のＰＲトリミングレートを決定するステップと、第２の方向に沿った実際のＰＲトリミングレートと第２の方向に沿った推定ＰＲトリミングレートとを比較して、第２の方向に沿った実際のＰＲトリミングレートと第２の方向に沿った推定ＰＲトリミングレートとの第２の差を決定するステップとをさらに含む。いくつかの実施形態では、本方法はまた、第２の差に基づいて、ＰＲトリミングプロセスの１または複数のＰＲトリミングパラメータを調整するステップを含む。
【００２３】
いくつかの実施形態では、第２のトリミングマークおよび第１のトリミングマークが、同じパターン化プロセスによって形成される。
【００２４】
いくつかの実施形態では、第２のトリミングマークおよび第１のトリミングマークの形状は同じである。
【００２５】
いくつかの実施形態では、第２の方向は第１の方向と同じである。
【００２６】
いくつかの実施形態では、本方法は、誘電体スタックに隣接する領域上方にトリミングされたＰＲ層の第３のトリミングマークを形成するステップと、基板の上面に平行となる第３の方向に沿って、第３のトリミングマークとＰＲ層との間の第３の距離を測定して、第３の方向に沿ったＰＲトリミングプロセスの実際のＰＲトリミングレートを決定するステップと、第３の方向に沿った実際のＰＲトリミングレートと第３の方向に沿った推定ＰＲトリミングレートとを比較して、第３の方向に沿った実際のＰＲトリミングレートと第３の方向に沿った推定ＰＲトリミングレートとの第３の差を決定するステップと、第３の差に基づいて、ＰＲトリミングプロセスのＰＲトリミングパラメータを調整するステップとをさらに含む。
【００２７】
いくつかの実施形態では、誘電体スタックに隣接する領域は、平面および三次元面のうちの１または複数を含む。
【００２８】
いくつかの実施形態では、第３の方向は第１の方向とは異なる。
【００２９】
いくつかの実施形態では、本方法は、調整された１または複数のＰＲトリミングパラメータに基づいて、ＰＲ層のトリミングを制御するステップをさらに含む。
【００３０】
いくつかの実施形態では、本方法は、調整された１または複数のＰＲトリミングパラメータに基づいて、他のＰＲ層のトリミングを制御するステップと、トリミングされた他のＰＲ層をエッチングマスクとして使用して他の誘電体スタックをエッチングすることにより、他の複数の段を形成するステップとをさらに含む。
【００３１】
本開示のいくつかの実施形態によれば、３Ｄメモリ構造は基板と、基板上方に配置される階段構造とを備え、この階段構造は、交互に配置される複数の導体層と複数の絶縁層とを含む。いくつかの実施形態では、導体層および導体層に隣接する絶縁層が段と、基板上方の階段構造および階段構造に隣接する領域のうちの１または複数の上方に第１のトリミングマークとを形成している。いくつかの実施形態では、第１のトリミングマークは凸型構造および凹型構造のうちの１または複数を有する。
【００３２】
いくつかの実施形態では、第１のトリミングマークの厚みは段の厚みと同じである。
【００３３】
いくつかの実施形態では、第１のトリミングマークは階段構造の１つの段上方にある。
【００３４】
いくつかの実施形態では、第１のトリミングマークの形状は長方形、円形、不規則形状、正方形、またはそれらの組み合わせを含む。
【００３５】
いくつかの実施形態では、本構造は、階段構造の別の段上方に配置される第２のトリミングマークをさらに備え、この第２のトリミングマークの厚みおよび形状は、第１のトリミングマークの厚みおよび形状と同じである。
【００３６】
いくつかの実施形態では、第１の方向に沿って階段構造の階段が整列し、第１の方向に対して角度を有する方向に沿って、第１のトリミングマークおよび第２のトリミングマークが整列している。
【００３７】
本開示のいくつかの実施形態によれば、三次元メモリ構造を形成するＰＲトリミングプロセスにおいてＰＲトリミングレートを制御する方法は、基板上方に誘電体スタックを形成するステップを含み、この誘電体スタックは、交互に配置される複数の犠牲材料層と複数の絶縁材料層とを含む。誘電体スタック上方にＰＲ層を配置することができる。本方法はまた、ＰＲ層の第１のトリミングマークを形成するステップと、基板の上面に平行となる第１の方向に沿って、第１のトリミングマークとＰＲ層との間の第１の距離を測定するステップと、第１の方向に沿ってＰＲ層をトリミングするステップと、トリミングされたＰＲ層をエッチングマスクとして使用して誘電体スタックをエッチングすることにより、段を形成するステップとを含む。本方法は、第１のトリミングマークをエッチングマスクとして使用して、トリミングされたＰＲ層の第２のトリミングマークを形成するステップと、第１の方向に沿って、第２のトリミングマークとトリミングされたＰＲ層との間の第２の距離を測定するステップと、第１の距離と第２の距離とを比較して、第１の方向に沿った実際のＰＲトリミングレートと推定ＰＲトリミングレートとの差を決定するステップと、当該差に基づいて、ＰＲトリミングプロセスの１または複数のＰＲトリミングパラメータを調整するステップとをさらに含む。
【００３８】
いくつかの実施形態では、第１のトリミングマークを形成するステップは、誘電体スタックおよび誘電体スタックに隣接する領域のうちの１または複数の上方に第１のトリミングマークを形成することを含む。
【００３９】
いくつかの実施形態では、第１のトリミングマークを形成するステップは、誘電体スタックおよび誘電体スタックに隣接する領域のうちの１または複数をパターン化して、初期トリミングマークを形成することと、この初期トリミングマークをエッチングマスクとして使用して誘電体スタックを繰り返しエッチングすることにより、第１のトリミングマークを形成することとを含む。
【００４０】
いくつかの実施形態では、第１のトリミングマークは凸型構造および凹型構造のうちの１または複数を有する。
【００４１】
いくつかの実施形態では、凸型構造は階段の厚みの高さを含み、凹型構造は階段の厚みの深さを含む。
【００４２】
いくつかの実施形態では、誘電体スタック上方の領域および誘電体スタックに隣接する領域は、平面および三次元面のうちの１または複数を含む。
【００４３】
いくつかの実施形態では、本方法は、調整された１または複数のＰＲトリミングパラメータに基づいて、トリミングされたＰＲ層のトリミングを制御するステップと、トリミングされたＰＲ層をエッチングマスクとして使用して誘電体スタックをエッチングすることにより、他の段を形成するステップとをさらに含む。
【００４４】
いくつかの実施形態では、本方法は、調整された１または複数のＰＲトリミングパラメータに基づいて、他のＰＲ層のトリミングを制御するステップと、トリミングされた他のＰＲ層をエッチングマスクとして使用して他の誘電体スタックをエッチングすることにより、他の段を形成するステップとをさらに含む。
【図面の簡単な説明】
【００４５】
本明細書に組み込まれ、本明細書の一部を形成している添付の図面は本開示の実施形態を例示しており、本明細書と共に本開示の原理を説明し、当業者による本開示の製造および使用を有効にする役割をさらに果たしている。
【図１Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造を示す図である。
【図１Ｂ】図１Ａの３Ｄメモリ構造の上面図である。
【図２Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図２Ｂ】図２Ａの３Ｄメモリ構造の断面図である。
【図３Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図３Ｂ】図３Ａの３Ｄメモリ構造の断面図である。
【図４Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図４Ｂ】図４Ａの３Ｄメモリ構造の断面図である。
【図５Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図５Ｂ】図５Ａの３Ｄメモリ構造の断面図である。
【図６Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図６Ｂ】図６Ａの３Ｄメモリ構造の断面図である。
【図７Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図７Ｂ】図７Ａの３Ｄメモリ構造の断面図である。
【図８Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図８Ｂ】図８Ａの３Ｄメモリ構造の断面図である。
【図９Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図９Ｂ】図９Ａの３Ｄメモリ構造の断面図である。
【図１０Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図１０Ｂ】図１０Ａの３Ｄメモリ構造の断面図である。
【図１１Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図１１Ｂ】図１１Ａの３Ｄメモリ構造の断面図である。
【図１２Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図１２Ｂ】図１２Ａの３Ｄメモリ構造の断面図である。
【図１３Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図１３Ｂ】図１３Ａの３Ｄメモリ構造の断面図である。
【図１４Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図１４Ｂ】図１４Ａの３Ｄメモリ構造の断面図である。
【図１５Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図１５Ｂ】図１５Ａの３Ｄメモリ構造の断面図である。
【図１６Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図１６Ｂ】図１６Ａの３Ｄメモリ構造の断面図である。
【図１７Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図１７Ｂ】図１７Ａの３Ｄメモリ構造の断面図である。
【図１８】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の上面図である。
【図１９】図１８の３Ｄメモリ構造の一部を拡大した図である。
【図２０】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の断面図である。
【図２１Ａ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の断面図である。
【図２１Ｂ】いくつかの実施形態に係る、典型的な３Ｄメモリ構造の断面図である。
【図２２】いくつかの実施形態に係る、トリミングマークを形成する典型的な方法を表すフローチャートである。
【図２３】いくつかの実施形態に係る、ＰＲトリミングレート制御の典型的な方法を表すフローチャートである。
【図２４】いくつかの実施形態に係る、フィードバックループを使用するＰＲトリミングレート制御の典型的な方法を表すフローチャートである。
【００４６】
本開示の実施形態を、添付の図面を参照しながら説明する。
【発明を実施するための形態】
【００４７】
特定の構成および配置について述べるが、例示のみを目的としてこれを行っていることを理解すべきである。当業者であれば、本開示の精神および範囲から逸脱することなく、他の構成および配置を使用できることを認識するであろう。本開示を他の種々の用途にも使用できることは、当業者には明らかであろう。
【００４８】
なお、本明細書において「一（ｏｎｅ）実施形態」、「一（ａｎ）実施形態」、「典型的な一実施形態」、「いくつかの実施形態」などへ言及する場合、記載している実施形態が特定の特徴、構造、または特性を含み得ることを示しているが、全ての実施形態がその特定の特徴、構造、または特性を必ずしも含むとは限らない。また、そのような語句は必ずしも同じ実施形態を指しているとは限らない。さらに、特定の特徴、構造、または特性を実施形態に関連して記載している場合、これらを明示的に記載しているかどうかにかかわらず、他の実施形態に関連してそのような特徴、構造、または特性を当業者の知識の範囲内であろう。
【００４９】
通常、用語はその文脈での使用状況から少なくとも部分的に理解され得る。たとえば、本明細書で「１または複数の（ｏｎｅ  ｏｒ  ｍｏｒｅ）」という用語を使用する場合、文脈に少なくとも部分的に依存して、これを使用して任意の特徴、構造、もしくは特性を単数の意味で表してもよいし、これを使用してこうした特徴、構造または特性の組み合わせを複数の意味で表してもよい。同様に「１つの（ａ）」、「１つの（ａｎ）」、または「その（ｔｈｅ）」などの用語を、ここでも文脈に少なくとも部分的に依存して、単数形の用法を表していると理解してもよいし、複数形の用法を表していると理解してもよい。また、「ｂａｓｅｄ  ｏｎ（に基づいて／を基に）」という用語は、必ずしも排他的な一連の要因を伝達することを意図していないと理解され、その代わりに、ここでも文脈に少なくとも部分的に依存して、必ずしも明示的に記載されていない別の要因が存在できるようにしている可能性がある。
【００５０】
本開示における「上（ｏｎ）」、「上側（ａｂｏｖｅ）」、および「上方（ｏｖｅｒ）」の意味について、「上（ｏｎ）」が何かの「上に直接ある」ことを意味するだけでなく、それらの間に中間の特徴または層を伴って何かの「上にある」という意味を含み、また「上側（ａｂｏｖｅ）」または「上方（ｏｖｅｒ）」が何かの「上側にある」または「上方にある」ことを意味するだけでなく、それらの間に中間の特徴または層を何ら伴わずに何かの「上側にある」または「上方にある」（すなわち、何かの上に直接ある）という意味をも含み得るように、最も広義の意味で解釈すべきであることは容易に理解されるべきである。
【００５１】
さらに、「下（ｂｅｎｅａｔｈ）」、「下側（ｂｅｌｏｗ）」、「下部（ｌｏｗｅｒ）」、「上側（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」などの空間的な相対語を、図に示しているある要素または特徴と他の要素（複数可）または特徴（複数可）との関係を表す際、説明を簡単にするために本明細書で用いてもよい。空間的な相対語は、図に示している向きに加えて、使用中または操作中のデバイスの種々の向きをも包含することが意図されている。本装置を他の方向に向けてもよく（９０度または他の方位に回転させて）、また本明細書で使用している空間的に相対的な記述語を、それに応じて同様に解釈してもよい。
【００５２】
本明細書で使用する場合、「基板」という用語は、後続の材料層がその上に付加される材料を指す。基板自体をパターン化することができる。基板の上部に付加される材料をパターン化することも、パターン化しないままにすることもできる。また基板は、シリコン、ゲルマニウム、ヒ化ガリウム、リン化インジウムなどの多様な半導体材料を備え得る。あるいは、この基板をガラス、プラスチック、またはサファイアウェハなどの非導電性材料から作製することができる。
【００５３】
本明細書で使用する場合、「層」という用語はある厚さを有する領域を含む材料部分を指す。層は、下にあるかもしくは上にある構造の全体にわたって延在し得、またはその範囲が、下にあるかもしくは上にある構造の範囲よりも狭くなる可能性がある。また層を、その厚さが連続構造の厚さよりも薄い、均一または不均一な連続構造の領域とすることができる。たとえば、連続構造の上面と底面との間、または上面および底面にある任意の一対の水平面間に層を配置することができる。層は水平に、垂直に、かつ／またはテーパ面に沿って延在し得る。基板は層であり得、その中に１もしくは複数の層を備え得、ならびに／またはその上、その上側、および／もしくはその下側に１もしくは複数の層を有し得る。１つの層は複数の層を含み得る。たとえば、相互接続層は１または複数の導体層および接触層（その中に接点、相互接続線、および／またはビアが形成される）と、１または複数の誘電体層とを含み得る。
【００５４】
本明細書で使用する場合、「名目の／名目上」という用語は、製品またはプロセスの設計段階で設定されるコンポーネントもしくはプロセス操作上の特性またはパラメータにおいて、希望値を上回り、かつ／または下回る範囲の値も含めて希望値または目標値を指すものである。値に幅があるのは、製造プロセスまたは製造公差にわずかな変化が生じることに起因している可能性がある。本明細書で使用する場合、「約」という用語は、当該半導体デバイスと関連している特定のテクノロジーノードに基づいて変化する可能性のある、所与の量の値を示す。特定のテクノロジーノードに基づいて、「約」という用語は、たとえば値の１０〜３０％以内で変化する所与の量の値を示し得る（たとえば、その値の±１０％、±２０％、または±３０％）。
【００５５】
本明細書で使用する場合、「３Ｄメモリデバイス」という用語は、メモリストリングが基板に対して垂直方向に延在するように、メモリセルトランジスタのストリング（ＮＡＮＤストリングなど、本明細書では「メモリストリング」と呼んでいる）が横向きの基板上に縦向きに配置されている半導体デバイスを指す。本明細書で使用する場合、「垂直の／垂直に」という用語は、基板の外側面に対して名目上垂直であることを意味する。
【００５６】
３Ｄメモリデバイスアーキテクチャでは、データを記憶させるためのメモリセルを垂直に積層して、積層記憶構造を形成している。３Ｄメモリデバイスは通常、ワード線のファンアウトなどを目的として、積層記憶構造の１または複数の側に形成される階段構造を備える。より高い記憶容量に対する需要が高まり続けるにつれて、積層記憶構造の垂直レベルの数も増加している。その結果、レベルを上昇させつつ階段構造をエッチングするには、より厚いフォトレジスト（ＰＲ）層が必要となる。ただし、ＰＲ層の厚みを増加すると、階段構造のエッチング制御がより困難になる可能性がある。
【００５７】
本開示において、階段構造とは、少なくとも２つの水平面（たとえば、ｘ−ｙ平面に沿った）と少なくとも２つの（たとえば、第１および第２の）垂直面（たとえば、ｚ軸に沿った）とを備え、水平面の第１の縁部から上方に延在している第１の垂直面に対して、かつ水平面の第２の縁部から下方に延在している第２の垂直面に対して各水平面を隣接させるようにしている、一組の面を指す。「段」または「階段」とは、隣接する一組の面が有する高さにおける垂直方向のシフトを指す。本開示において、「階段」という用語および「段」という用語は、階段構造の１つの高さを指し、これらを交換可能に使用している。本開示において、水平方向とは、基板（たとえば、その上方に構造を形成する際の製造プラットフォームを供給する基板）の上面に平行となる方向（たとえば、ｘ軸またはｙ軸）を指し得、また垂直方向とは、本構造の上面に垂直となる方向（たとえば、ｚ軸など）を指し得る。
【００５８】
いくつかの実施形態では、階段構造を誘電体スタック層（たとえば、材料層）から形成することができ、この誘電体スタック層は、誘電体スタック層上に形成されるＰＲ層を使用して誘電体対を繰り返しエッチングすることにより、交互に配置される複数の誘電体対（たとえば、絶縁材料層／犠牲材料層の対）を含む。いくつかの実施形態では、１つの誘電体対の絶縁材料層および下にある犠牲材料層の基板上方での高さを名目上同じとすることができ、これによって１つの対が１つの段を形成できるようにしている。階段構造の形成中にＰＲ層をトリミングし（たとえば、多くの場合全方向から、誘電体スタック層の境界より徐々に内側にエッチングする）、これを誘電体スタックの露出部分をエッチングする際のエッチングマスクとして使用している。トリミングされたＰＲの量は、階段の寸法に直接関連している（たとえば、決定要因である）可能性がある。たとえば等方性ドライエッチングまたはウェットエッチングなどの適切なエッチング法を用いて、ＰＲ層のトリミングを達成することができる。階段構造を形成するために、１または複数のＰＲ層を連続して形成かつトリミングすることができる。ＰＲ層のトリミング後、適切なエッチング剤を使用して各誘電体対をエッチングし、絶縁材料層およびその下の犠牲材料層の両方の一部を除去することができる。エッチングされた絶縁材料層および犠牲材料層を、絶縁層および犠牲層と呼んでいる。階段構造の形成後、ＰＲ層を除去し、犠牲層を金属／導体層（たとえば、タングステン）と置き換えることができる。金属／導体層で、３Ｄメモリ構造のゲート電極（またはワード線）を形成することができる。
【００５９】
本開示では、「実際のＰＲトリミングレート」および「測定ＰＲトリミングレート」という用語は交換可能であり、両方とも特定の反応条件下での測定から抽出されるＰＲトリミングレートを指し、「ＰＲトリミングパラメータ」という用語は、実際のＰＲトリミングレートに影響を与え得るシステムパラメータ（たとえば、圧力、電力レベル、およびガス流量）を指し、また、「推定／算出ＰＲトリミングレート」という用語は、本製造プロセスの前に設計および／または計算によって決定されるＰＲトリミングレート（たとえば、理想ＰＲトリミングレート）を指す。
【００６０】
本開示において、「ＳＣ」という用語は階段を指し、「階段形成領域」などの用語は、階段を形成するための水平範囲／領域を指す。基板の上面にある階段形成領域の投影面積は、製造中変化しない。たとえば、「第１の階段（ＳＣ１）形成領域」とは、製造完了後に第１の階段（たとえば、垂直方向に沿った最も低い階段）を形成するための水平範囲を指す。このため、本製造プロセスの開始時にＳＣ１形成領域に形成されるトリミングマークは複数の反復エッチングを経る可能性があり、エッチングが完了すると、トリミングマークのパターンおよび水平位置を保存するか、またはこれらを名目上不変のままとすることができる。次いで、製造／エッチングの完了後、第１の階段上にトリミングマークを形成することができる。第１の階段上に形成されるトリミングマークのパターンおよび水平位置を、本製造プロセスの開始時に形成されるトリミングマークのパターンおよび水平位置と同じとすることができる。本開示の図において、Ａ１、…、Ａｎは、それぞれＳＣ１形成領域、…、ＳＣｎ形成領域を表す。したがって、ＳＣ１、…、ＳＣｎをそれぞれＡ１、…、Ａｎに形成することができる。
【００６１】
本開示は、３Ｄメモリデバイスの階段構造、本構造を形成する方法、および本構造に関連する制御方法を提供する。開示している階段構造は、本構造の上方かつ／または近傍に分散配置される複数のトリミングマークを備える。階段構造の形成前および／または形成中に、これらのトリミングマークを形成することができる。階段構造の階段／段の形成をより正確に制御することができるように、階段構造の形成前および／または形成中に、これらのトリミングマークを使用してフォトレジスト（ＰＲ）層のトリミング／エッチングレートを制御／調整することができる。たとえば、これらのトリミングマークを使用して、階段構造の現在のバッチ（「ロット」とも呼ぶ）形成時に実際のＰＲトリミングレートを決定し、次いで決定済み／現行ＰＲトリミングレートを使用して、階段構造の次のバッチ形成時の実際のＰＲトリミングレートを調整または決定することができる。別の実施例では、現行ＰＲトリミングレートを使用して、階段構造の同じバッチにおける後続のＰＲエッチング／トリミング作業時のＰＲトリミングパラメータを決定かつ／または調整することができる。本明細書に開示している方法および構造を使用して、階段構造の階段を形成するためのＰＲ層を所望の（たとえば、より均一であるか、またはより制御可能な）レートでトリミングすることができ、その結果、階段構造の階段のエッチングプロセスが監視しやすく、かつ制御しやすいものとなり得る。このため、階段構造（たとえば、階段構造の段）の形成時に、階段／対の数が増加することによる影響を受けにくく、また、階段の長さを所望の長さ（たとえば、設計長さに近似した長さ）とすることができる。
【００６２】
図１Ａは、いくつかの実施形態に係る、３Ｄメモリデバイスの階段構造１００を示し、図１Ｂは、いくつかの実施形態に係る、垂直方向（たとえば、ｚ軸）に沿った階段構造１００の上面図１０１を示す。いくつかの実施形態では、階段構造１００は、３Ｄメモリデバイスのパターン化誘電体スタックの一部である。例示を目的として、各階段を「ＳＣ」で表している。たとえば、第１の階段を「ＳＣ１」で表すなどしている。図１Ａに示すように、階段構造１００は複数の階段／段を含み、各階段は誘電体対を含む。いくつかの実施形態では、誘電体対は絶縁層および下にある犠牲層を含む。絶縁層および犠牲層は、それぞれ適切な材料を含み得る。たとえば、犠牲層は窒化シリコンを含み得、絶縁層は酸化シリコンを含み得る。例示を目的として、本開示では犠牲層を「Ｎ」で表し、絶縁層を「Ｏ」で表している。図１Ａおよび図１Ｂに示すように、階段構造１００は、ｚ軸に沿って配置される複数の階段（たとえば、ＳＣ１、ＳＣ２、…、ＳＣｎ）を備える。いくつかの実施形態では、各階段のｘ軸に沿った長さは異なっており、この長さはｚ軸上向きに沿って縮小している。階段構造１００を基板１０５上に形成することができ、この基板１０５は、階段構造１００をその後加工するための製造基盤を供給している。交互に配置される複数の絶縁層と犠牲層とを、要素１１０で表している。階段構造１００は上面１０９を含み得る。この上面１０９を絶縁材料層の上面とすることができ、これにより、後続の製造作業で階段構造１００上に形成される他の構造（たとえば、ビット線）の製造基盤を供給することができる。例示を目的として、階段構造１００上方の他の構造を本開示から省略している。
【００６３】
いくつかの実施形態では、基板１０５は、３Ｄメモリ構造を形成するための任意の適切な材料を含む。たとえば、基板１０５はシリコン、シリコンゲルマニウム、炭化シリコン、シリコン・オン・インシュレータ（ＳＯＩ）、ゲルマニウム・オン・インシュレータ（ＧＯＩ）、ガラス、窒化ガリウム、ヒ化ガリウム、および／または他の適切なＩＩＩ−Ｖ族化合物を含み得る。
【００６４】
いくつかの実施形態では、階段構造１００は、基板１０５上に垂直に（ｚ軸に沿って）配置される絶縁層「Ｏ」と犠牲層「Ｎ」との交互スタックを備える。最上部の絶縁層「Ｏ」の厚みは、他の絶縁層「Ｏ」の厚みと同じであってもよいし、異なっていてもよい。いくつかの実施形態では、ゲートメタル材料（たとえば、導体）を堆積させて３Ｄメモリデバイスのワード線を形成するために、犠牲層Ｎをその後除去している。いくつかの実施形態では、この犠牲層Ｎは、絶縁層Ｏとは異なる任意の適切な材料を含む。たとえば、犠牲層Ｎは多結晶シリコン、窒化シリコン、多結晶ゲルマニウム、および／または多結晶ゲルマニウムシリコンを含み得る。いくつかの実施形態では、犠牲層Ｎは窒化シリコンを含む。絶縁層Ｏは、たとえば酸化シリコンなどの任意の適切な絶縁材料を含み得る。基板１０５上方に犠牲材料層と絶縁材料層とを交互に堆積させ、次いで各誘電体対をエッチングしてｚ軸に沿って階段を形成することにより、階段構造１００を形成することができる。たとえば、基板１０５上方に犠牲材料層を堆積させ、その犠牲材料層上に絶縁材料層を堆積させるというように、続けて行うことができる。犠牲材料層および絶縁材料層を堆積させる際の堆積法としては、化学気相成長法（ＣＶＤ）、物理気相成長法（ＰＶＤ）、プラズマＣＶＤ法（ＰＥＣＶＤ）、スパッタリング法、有機金属気相成長法（ＭＯＣＶＤ）、および／または原子層堆積法（ＡＬＤ）などの任意の適切な堆積法が挙げられる。いくつかの実施形態では、犠牲材料層および絶縁材料層を、それぞれＣＶＤによって形成している。
【００６５】
図１Ａおよび図１Ｂを参照すると、階段構造１００は、階段の上面上方に分散配置される複数のトリミングマーク（たとえば、要素１０６、１０７、および１０８）を備え得る。例示を目的として、図１Ａおよび図１Ｂには、階段構造１００に隣接する領域に形成されるトリミングマークを示していない。階段構造１００は任意の適切な段数を備え得る。たとえば、階段構造１００は６４段を備え得る。例示を目的として、階段構造１００の底部および上部にある階段（たとえば、ＳＣ１〜４およびＳＣｎ）、ならびにこれらの階段上方のトリミングマーク（たとえば、１０６〜１０８）のみを示している。これらのトリミングマークを、ｘ軸に沿って整列させたり、ｘ軸に対して角度を付けて整列させたりするなど、任意の適切なパターンで配置することができる。トリミングマークを各階段に形成することもできるし（たとえば、トリミングマークの数は段数に等しい）、全ての階段を対象に形成しないようにする（図１Ａに示す例のように）こともできる。隣り合う２つの（たとえば、最も近接した）トリミングマーク間の距離（たとえば、垂直方向または水平方向の）を均一とすることもできるし、変化させることもできる。これらのトリミングマークを階段構造１００の底部から上部まで分散配置することもできるし（図１Ａに示す例のように）、階段構造１００の任意の部分に分散配置することもできる。トリミングマークの形状を、測定条件に応じて正方形、長方形、「Ｌ」字形、不規則形状、および／または円形などの任意の適切なものとすることができる。トリミングマークを階段の任意の位置に形成することができる。たとえば、トリミングマークを階段の縁部または縁部間に形成することができる。これらのトリミングマークは凸型構造、凹型構造、および／またはそれら両方の組み合わせを含み得る。いくつかの実施形態では、これらのトリミングマークを、たとえば絶縁材料の層および犠牲材料の層を含む、誘電体対における同じ材料から形成している。複数のトリミングマークは、同じ形状または異なる形状のトリミングマークを含み得る。たとえば、「Ｌ字型」のトリミングマークを階段構造１００の角部（図示せず）に配置することができ、長方形のトリミングマークを階段構造１００の他の位置に配置することができる。階段構造上におけるトリミングマークの配置、形状、数、およびパターンは、実測定条件に基づいて決定すべきあり、本開示の実施形態によってこれらを限定すべきではない。
【００６６】
階段構造１００の形成前または形成中に、トリミングマークを形成することができる。たとえば、誘電体対のエッチングを目的としてＰＲ層をトリミングする前に、誘電体スタック上にトリミングマークを形成することができる。別の実施例では、たとえば後続の誘電体対をエッチングするために後続のＰＲ層を形成する前か、または隣り合う２つの誘電体対をエッチングする合間など、階段のエッチング中にトリミングマークを形成することができる。階段構造１００の形成中、トリミングマークの（ｚ軸に沿った）位置および高さ／深さを名目上一定に保つことができるため、これらのトリミングマークを参照基準として使用して、ＰＲ層のトリミング／エッチングレート（または階段のエッチングレート）を特定することができる。たとえば、トリミングマークとＰＲ層との間の水平距離（たとえば、ｘ軸に沿った）を測定かつ記録して、実際のＰＲトリミングレートを決定することができる。こうして測定されたＰＲトリミングレートと事前に定義されているＰＲトリミングレート（または設計に基づいて算出／推定されたトリミングレート）とを比較して、実際のＰＲトリミングレートと推定ＰＲトリミングレートとの偏差を決定することができる。その結果、階段構造の次のバッチおよび／または現在のバッチの次の階段をその後エッチングする際の実際のＰＲトリミングレートを、当該差に基づいて調整することができる。このようにして、階段のエッチングはより制御しやすくなり、それに応じてこれらの階段を所望の長さにエッチングすることができるようになる。
【００６７】
たとえば、図１Ｂを参照すると、階段構造１００は、複数の階段上方に分散配置される複数のトリミングマークを含む。いくつかの実施形態では、これらのトリミングマークの形状を同じとすることができ、またこれらを、ｘ軸に対して角度を有する線に沿って整列させることができる。いくつかの実施形態では、その形状を長方形とすることができる。いくつかの実施形態では、隣り合う２つの各トリミングマーク（たとえば、それぞれＡ１およびＡ４上に形成される１０６および１０７）を、２つの階段（たとえば、Ａ２およびＡ３上に形成される）によって離間させている。いくつかの実施形態では、縁部間において、たとえば名目上、対応する階段の、ｘ軸に沿った中間位置などにトリミングマークを形成している。いくつかの実施形態では、誘電体対（Ｏ、Ｎ）からトリミングマークを形成しており、トリミングマークの高さ／深さは誘電体対の厚みと名目上等しい。図２Ａ〜図１７Ｂは、製造プロセスの種々の段階での種々のトリミングマーク形成方法を示す。
【００６８】
図２Ａ、図２Ｂ、図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図６Ａ、および図６Ｂは、いくつかの実施形態に係る、階段構造１００のトリミングマークの典型的な形成方法を示す。図２Ａ〜図６Ｂに示す製造プロセスを用いて、凸型構造を有するトリミングマークを形成することができる。図２Ａは、典型的な製造プロセスの開始時における階段構造１００の上面図２００を示す。図２Ｂは、２−２’方向に沿った階段構造１００の断面図を示す。
【００６９】
本製造プロセスの開始時に、自身の上に形成される誘電体スタック２１０を含む、基板１０５を設けることができる。基板１０５は任意の適切な半導体材料を含み得、誘電体スタック２１０は、スタックとして交互に配置される複数の犠牲材料層（Ｎ）と複数の絶縁材料層（Ｏ）とを含み得る。犠牲材料層および絶縁材料層は異なる材料を含み得る。いくつかの実施形態では、基板１０５はシリコンを含み、犠牲材料層Ｎは窒化シリコンを含み、また絶縁材料層Ｏは酸化シリコンを含む。絶縁材料層Ｏおよび下にある犠牲材料層Ｎで、誘電体対を形成することができる。次いでＰＲ層を使用して、積層された誘電体対を所望の長さまでエッチングすることにより、階段または段を形成することができる。誘電体対の反復エッチングのために、水平方向（ｘ−ｙ平面に沿った）かつ垂直方向（ｚ軸に沿った）に、ＰＲ層を繰り返しトリミングすることができる。いくつかの実施形態では、スタック２１０は６４個の誘電体対を含み、これによって最大６４段を形成することができる。説明を簡単にするために、本製造プロセスの説明に関連している誘電体対のみを示している。
【００７０】
誘電体スタック２１０上にＰＲ層をパターン形成することができる。いくつかの実施形態では、ポジ型フォトレジストを使用してパターン化し、これによってトリミングマークの部分／位置を覆っている。図２Ａおよび図２Ｂに示すように、誘電体スタック２１０上にＰＲ部分２０６、２０７、…、２０８を形成することができ、誘電体対２１０においてＰＲ部分によって露出される最上部の誘電体対の部分を後続のエッチングプロセスで除去できるように、これらの部分を後続のエッチングプロセスでエッチングマスクとして使用することができる。
【００７１】
さらにエッチングプロセス（たとえば、第１のエッチングプロセス）を実行して、ＰＲ部分によって露出される誘電体スタック２１０の部分を除去することができる。任意の適切なエッチング剤（たとえば、ウェットエッチングおよび／またはドライエッチングの）を使用して、第１の／最上部の誘電体対の絶縁材料層Ｏおよび犠牲材料層Ｎを連続的に除去することができる。いくつかの実施形態では、２つの異なるエッチング剤を使用して、絶縁材料層Ｏおよび犠牲材料層Ｎをそれぞれ除去している。犠牲材料層Ｎのエッチング剤は、絶縁材料層Ｏの材料に対して十分高いエッチング選択性を有する。したがって、エッチングされた誘電体対の下にある誘電体対の絶縁材料層Ｏはエッチング停止層として機能し、これによって最上部の誘電体対のみがパターン化／エッチングされるようにしている。いくつかの実施形態では、ドライエッチングを使用してこれら最上部の材料層をエッチングしており、犠牲材料層Ｎのエッチング剤はフッ素（ＣＦ４）ベースのガスを含み、また、絶縁材料層Ｏのエッチング剤はヘキサフルオロエタン（Ｃ２Ｆ６）ベースのガスを含む。いくつかの実施形態では、１つのエッチング剤（たとえば、時限式ウェットエッチングプロセスの）を使用して犠牲材料層Ｎおよび絶縁材料層Ｏの両方を除去しており、このエッチング剤はリン酸を含む。種々の実施形態では、誘電体スタック２１０の最上部の誘電体対を除去する方法およびエッチング剤を、本開示の実施形態によって限定すべきではない。いくつかの実施形態では、トリミングマークの形成後にＰＲ部分を除去することができる。
【００７２】
図３Ａは、ＰＲ部分の除去後における階段構造１００の上面図３００を示し、図３Ｂは、方向３−３’に沿った階段構造１００の断面図を示す。図３Ａおよび図３Ｂに示すように、図２Ａおよび図２ＢでＰＲ部分に覆われる位置に、複数のトリミングマーク（たとえば、犠牲材料層Ｎの１つの層の上方に絶縁材料層Ｏの１つの層をそれぞれ含む、初期トリミングマーク）３０６、３０７、…、３０８を形成することができる。いくつかの実施形態では、誘電体スタック３１０は、最上部の誘電体対の部分を除去し、かつ最上部の誘電体対における残りの部分からトリミングマークを形成した後の、誘電体スタック２１０を表し得る。図３Ｂに示すように、トリミングマークの高さを、最上部の誘電体対の厚みと名目上等しくすることができる。たとえば、初期トリミングマーク（たとえば、３０６または３０７）は、それぞれ絶縁材料の層と下にある犠牲材料の層とを含み得る。
【００７３】
また、誘電体スタック３１０上に第１のＰＲ層をパターン形成して、誘電体スタック３１０において第１の階段形成領域「ＳＣ１形成領域」またはＡ１を形成するための部分を露出させることができ、次いでエッチングプロセス（たとえば、第２のエッチングプロセス）を実行して、誘電体スタック３１０の最上部の誘電体対における露出部分を除去することができる。図４Ａは、エッチングプロセス後の階段構造１００の上面図４００を示し、図４Ｂは、４−４’方向に沿った階段構造１００の断面図４０１を示す。いくつかの実施形態では、トリミングマーク４０６は第２のエッチングプロセス後のトリミングマーク３０６を表し、誘電体スタック４１０は第２のエッチングプロセス後の誘電体スタック３１０を表す。パターン化後の第１のＰＲ層を要素４０９で表している。
【００７４】
第２のエッチングプロセスは、誘電体スタック３１０において露出した最上部の部分を連続的に除去するための、任意の適切なエッチング剤を含み得る。第１のＰＲ層４０９でＡ１を露出させることができ、この上に初期トリミングマーク３０６を形成する。いくつかの実施形態では、第２のエッチングプロセスは、初期トリミングマーク３０６および第１のＰＲ層４０９をエッチングマスクとして使用して、露出した最上部の誘電体対（Ｏ、Ｎ）を除去することを含む。いくつかの実施形態では、材料層のエッチング剤を、図２Ａおよび図２Ｂで説明した第１のエッチングプロセスのエッチング剤と同様または同一のものとすることができる。第１のＰＲ層４０９で誘電体スタック３１０の第１の誘電体対におけるＡ１を露出させることができ、最上部の誘電体対の露出部分を除去する際のエッチングマスクとして、これを使用することができる。図４Ｂを参照すると、エッチング後、誘電体スタック４１０の第２の誘電体対上にトリミングマーク４０６（たとえば、犠牲材料層Ｎの１つの層の上方に絶縁材料層Ｏの１つの層を含む）を形成することができ、また、誘電体スタック４１０の最上部の誘電体対における残りの部分上方に第１のＰＲ層４０９を設けることができる。後続の製造作業において、第１のＰＲ層４０９をトリミングして、下にある誘電体対（Ｏ、Ｎ）の後続のエッチングを実行することができる。本開示において、矢印（たとえば、ｘ軸を指す）は、一例としてｘ軸に沿っているなどの、ＰＲ層のトリミング方向を表している。いくつかの実施形態では、ＰＲ層（たとえば、第１のＰＲ層４０９）のトリミングは、等方性ドライエッチングを用いることによって達成することができる。
【００７５】
第１のＰＲ層４０９を垂直方向に（たとえば、ｚ軸に沿って）、かつ水平方向に（たとえば、ｘ軸およびｙ軸に沿って）トリミングすることができる。いくつかの実施形態では、第１のＰＲ層４０９をさらにトリミングして、誘電体スタック４１０上方でＡ２を露出させている。最上部の誘電体対において第１のＰＲ層４０９によって露出される部分（たとえば、Ａ１およびＡ２）上に、エッチングプロセス（たとえば、第３のエッチングプロセス）を実行することができる。第３のエッチングプロセスを、図２Ａ〜図４Ｂで説明した第１のエッチングプロセスおよび第２のエッチングプロセスのうちのいずれか１つと同一または同様のものとすることができる。同様に、Ａ３およびＡ４を露出させ、かつエッチングするために、第１のＰＲ層４０９をｘ軸に沿ってさらにトリミングすることができる。
【００７６】
図５Ａは、いくつかの実施形態に係る、Ａ４をエッチングした後の階段構造１００の上面図５００を示し、図５Ｂは、いくつかの実施形態に係る、５−５’方向に沿った階段構造１００の断面図５０１を示す。第２のＰＲ層５０９はトリミング後の第１のＰＲ層４０９を表し、誘電体スタック５１０は、Ａ３およびＡ４をエッチングした後の誘電体スタック４１０を表す。図５Ａおよび図５Ｂに示すように、トリミングマーク５０６および５０７を形成することができる。トリミングマーク５０６および５０７を、ｘ−ｚ平面に沿って間に設けられた２つの階段（たとえば、誘電体スタック５１０においてＡ２およびＡ３を形成するために露出させた部分）によって離間させることができる。残りの階段を形成するために、第２のＰＲ層５０９をｘ軸に沿ってさらにトリミングすることができる。
【００７７】
図６Ａは、いくつかの実施形態に係る、全ての階段を形成した後の階段構造１００の上面図６００を示し、図６Ｂは、いくつかの実施形態に係る、６−６’方向に沿った階段構造１００の断面図６０１を示す。階段の形成に使用されるＰＲ層（複数可）を、適切なウェットエッチング法および／またはドライエッチング法を用いて除去することができ、また、誘電体スタック６１０の上面６０９を露出させて、後続の加工作業の製造基盤を供給することができる。誘電体スタック６１０は、階段ＳＣ１、ＳＣ２、…、ＳＣｎの形成のためにエッチングした後の、誘電体スタック５１０を表す。図６Ａおよび図６Ｂに示すように、階段構造１００の階段上にトリミングマーク６０６、６０７、…、６０８を形成することができる。実際のＰＲトリミングレートは、階段構造１００の形成中または形成後に、トリミングマーク６０６〜６０８、５０６〜５０８、４０６〜４０８、および／または３０６〜３０８の位置に基づいて決定することができる。決定済みの実際のＰＲトリミングレートをさらに使用して、階段構造における同じバッチまたは階段構造における次のバッチの実際のＰＲトリミングレートを制御することができる。以下の項で詳細を説明することができる。
【００７８】
図７Ａ、図７Ｂ、図８Ａ、図８Ｂ、図９Ａ、図９Ｂ、図１０Ａ、および図１０Ｂは、いくつかの実施形態に係る、階段構造１００を形成する別の典型的な方法を示す。図２Ａ〜図６Ｂに示す方法とは異なり、図７Ａ〜図１０Ｂに示す方法によれば、トリミングマークを別々に／個々に形成することができる。各トリミングマークを、階段構造の形成中に（たとえば、階段を形成するとともに）所望の位置に別々に形成することができる。
【００７９】
図７Ａは、いくつかの実施形態に係る、典型的な製造プロセスの開始時における階段構造１００の上面図７００を示し、図７Ｂは、いくつかの実施形態に係る、７−７’方向に沿った階段構造１００の断面図を示す。プロセスの開始時に、誘電体スタック７１０をその上に有する基板１０５（図７Ａ〜図１０Ｂには図示せず）を設けることができる。誘電体スタック７１０を、誘電体スタック２１０と同一または同様のものとすることができる。誘電体スタック７１０上にＰＲ層をパターン形成して、誘電体スタック７１０上にＰＲ部分７０６を形成することができる。ＰＲ部分７０６を、Ａ１においてトリミングマークの後続のエッチングおよび形成のためのエッチングマスクとして使用することができる。
【００８０】
また、誘電体スタック７１０の最上部の誘電体対（Ｏ、Ｎ）においてＰＲ部分７０６によって露出される部分を、図２Ａ〜図６Ｂで説明した第１のエッチングプロセス、第２のエッチングプロセス、および第３のエッチングプロセスのうちいずれか１つと同様または同一のエッチングプロセスを用いて除去することができ、次いでＰＲ部分７０６をエッチング後に除去することができる。トリミングマーク（たとえば、初期トリミングマーク）をＡ１に形成することができる。さらに、エッチングされた誘電体スタック上に第１のＰＲ層をパターン形成して、Ａ１を露出させることができる。第２のエッチングプロセスを実行して、Ａ１において露出した誘電体対（Ｏ、Ｎ）を除去することができる。第２のエッチングプロセスを、図２Ａ〜図６Ｂで説明した第１のエッチングプロセス、第２のエッチングプロセス、および第３のエッチングプロセスのうちのいずれか１つと同様または同一のものとすることができる。
【００８１】
図８Ａは、いくつかの実施形態に係る、第２のエッチングプロセス後の階段構造１００の上面図８００を示し、図８Ｂは、いくつかの実施形態に係る、８−８’方向に沿った階段構造１００の断面図８０１を示す。誘電体スタック８１０は第２のエッチングプロセス後の誘電体スタック７１０を表し、第１のＰＲ層を要素８０９によって表すことができる。図８Ａおよび図８Ｂに示すように、Ａ１上にトリミングマーク８０６を形成することができ、後続のエッチング／加工のためにこのＡ１を露出させる。さらに、他の階段形成領域（たとえば、Ａ２およびＡ３）をエッチング／形成するために、第１のＰＲ層８０９を水平方向に（たとえば、ｘ軸に沿って）トリミングすることができる。所望の数の階段形成領域を形成した後、階段を形成するためのかつ誘電体スタック上方のＰＲ層（たとえば、第１のＰＲ層）を除去し、また、誘電体スタックの最上部の誘電体対（Ｏ、Ｎ）をパターン化することにより、後続のトリミングマークを形成することができる。
【００８２】
図９Ａは、いくつかの実施形態に係る、階段を形成するためのＰＲ層（たとえば、第１のＰＲ層）を除去し、次いで別の階段形成領域上にトリミングマークを形成するための別のＰＲ層を階段構造１００上に形成した後の、階段構造１００の上面図９００を示し、図９Ｂは、いくつかの実施形態に係る、９−９’方向に沿った階段構造１００の断面図を示す。一実施例として、Ａ１〜Ａ３の形成後、ＰＲ部分９０７をＡ４に形成することができる。トリミングマーク９０６は、Ａ２およびＡ３をエッチング／加工した後のトリミングマーク８０６を表す。誘電体スタック９１０を、Ａ２およびＡ３をエッチング／形成した後の誘電体スタック８１０とすることができる。図９Ａおよび図９Ｂに示すように、ＰＲ部分９０７を、Ａ４に位置するトリミングマークの後続のエッチング／形成のためのエッチングマスクとして使用することができる。
【００８３】
また、誘電体スタック９１０の誘電体対においてＰＲ部分９０７によって露出される部分をエッチングし、かつ除去することができ、次いでエッチング後にＰＲ部分９０７を除去することができる。誘電体スタック９１０において露出した誘電体対（Ｏ、Ｎ）を除去するエッチングプロセスを、図２Ａ〜図６Ｂで説明した第１のエッチングプロセス、第２のエッチングプロセス、および第３のエッチングプロセスのうちのいずれか１つと同一または同様とすることができる。その後、トリミングマークをＡ４に形成することができる。さらに、エッチングされた誘電体対上に第２のＰＲ層をパターン形成して、Ａ１〜Ａ４を露出させることができ、エッチングプロセスを実行して、誘電体対（Ｏ、Ｎ）スタックにおいて第２のＰＲ層によって露出される部分を除去することができる。
【００８４】
図１０Ａは、いくつかの実施形態に係る、誘電体スタック９１０の最上部の誘電体対を除去してＡ４を形成した後の、階段構造１００の上面図１０００を示し、図１０Ｂは、いくつかの実施形態に係る、１０−１０’方向に沿った階段構造１００の断面図を示す。誘電体スタック１０１０は、誘電体スタック９１０の最上部の誘電体対を除去した後の誘電体スタック９１０を表し、また第２のＰＲ層を要素１００９で表している。トリミングマーク１００６および１００７を、Ａ１とＡ４とにそれぞれ形成することができる。また、後続の階段を形成するために、第２のＰＲ層１００９を水平方向に（たとえば、ｘ軸に沿って）トリミングすることができる。トリミングマーク９０６、１００６、および１００７を形成する際と同様の方法を用いて、追加のトリミングマークを形成することができる。いくつかの実施形態では、反復トリミングを除去した後で、なおかつ後続の階段を形成するための後続の新たなＰＲ層をパターン形成する前に、ＰＲ層の厚み（たとえば、ｚ軸に沿った）および／または幅（ｘ−ｙ平面内の）が既に十分ではなくなった段階で、トリミングマークを形成することができる。
【００８５】
上述したように、トリミングマークの位置は、階段構造の階段の形成前または形成中に決定することができる。誘電体スタックの誘電体対（Ｏ、Ｎ）を繰り返しエッチングすることにより、階段およびトリミングマークをさらに形成することができる。トリミングマークは、ｚ軸に沿って下部に隣接する誘電体対のトリミングマークを形成する際のエッチングマスクまたはパターン化マスクとして機能できるため、エッチングプロセス実行中および実行後に、階段のトリミングマークの水平位置を保持することもできるし、不変のままとすることもできる。このため、これらのトリミングマークを使用して、階段の形成中に実際のＰＲトリミングレートを反映／測定することができ、また、その測定に基づいてＰＲトリミングパラメータを制御または調整することができる。
【００８６】
トリミングマークは凹型構造も有し得、凹型構造を有するトリミングマークの位置を、階段の形成前または形成中に指定することもできる。図１１Ａ、図１１Ｂ、図１２Ａ、図１２Ｂ、図１３Ａ、図１３Ｂ、図１４Ａ、および図１４Ｂは、いくつかの実施形態に係る、階段構造１００を形成する別の典型的な方法を示す。階段構造１００の階段を形成する前に、トリミングマークの位置を形成することができる。図２Ａ〜図１０Ｂに示す方法とは異なり、図１１Ａ〜図１４Ｂに示す方法を用いて形成するトリミングマークは、凹型構造を有し得る。
【００８７】
図１１Ａは、いくつかの実施形態に係る、凹型構造を有するトリミングマークを形成する製造プロセスの開始時における、階段構造１００の上面図１１００を示し、図１１Ｂは、いくつかの実施形態に係る、１１−１１’方向に沿った断面図１１０１を示す。製造プロセスの開始時に、誘電体スタック１１１０を有する基板１０５を設けることができる。誘電体スタック１１１０を、図２Ａおよび図２Ｂに示す誘電体スタック２１０と同一または同様のものとすることができる。誘電体スタック１１１０上にＰＲ層１１０９をパターン形成して、その後形成されるトリミングマークのパターン（たとえば、１１０６、１１０７、…、および１１０８）を露出させることができる。さらにエッチングプロセスを実行して、誘電体スタック１１１０の最上部の誘電体対（Ｏ、Ｎ）においてＰＲ層１１０９によって露出される部分を除去することができる。このエッチングプロセスを、図２Ａ〜図７Ｂに示す第１のエッチングプロセス、第２のエッチングプロセス、および第３のエッチングプロセスのうちのいずれか１つと同様または同一とすることができる。また、ＰＲ層１１０９を除去し、次いでエッチングされた誘電体スタック上にトリミングマークを形成することができる。
【００８８】
図１２Ａは、いくつかの実施形態に係る、エッチングされた誘電体スタック上に複数のトリミングマークを形成した後の、階段構造１００の１２００の上面図を示し、図１２Ｂは、いくつかの実施形態に係る、１２−１２’方向に沿った階段構造１００の断面図１２０１を示す。誘電体スタック１２１０は、最上部の誘電体対をエッチングした後の誘電体スタック１１１０を表す。図１２Ａおよび１２Ｂに示すように、トリミングマーク１２０６、１２０７、…、および１２０８を形成している。図３Ａおよび図３Ｂに示すトリミングマーク３０６、３０７、…、および３０８とは異なり、図１２Ａおよび図１２Ｂにおいて形成されるトリミングマークは凹型構造を有し、またトリミングマークの深さを、誘電体スタック１２１０における最上部の誘電体対（Ｏ、Ｎ）の厚みと名目上等しくすることができる。さらに、誘電体スタック１２１０上に第１のＰＲ層をパターン形成して、第１の階段形成領域を露出させることができ、また、誘電体スタックにおいて露出した最上部の誘電体対（Ｏ、Ｎ）をエッチングし、かつ除去することができる。
【００８９】
図１３Ａは、いくつかの実施形態に係る、Ａ１の最上部の誘電体対を除去した後の、階段構造１００の上面図１３００を示し、図１３Ｂは、いくつかの実施形態に係る、１３−１３’方向に沿った断面図１３０１を示す。誘電体スタック１３１０は、最上部の誘電体対をエッチングした後の誘電体スタック１２１０を表す。第１のＰＲ層を要素１３０９で表している。図１３Ａおよび図１３Ｂに示すように、トリミングマーク１３０６をＡ１に形成することができる。階段構造１００の階段をその後形成するために、第１のＰＲ層１３０９を水平方向に（たとえば、ｘ軸に沿って）さらにトリミングすることができる。トリミングマークは、ｚ軸に沿って下部に隣接する誘電体対のトリミングマークを形成する際のエッチングマスクまたはパターン化マスクとして機能できるため、製造プロセス中に、図１２Ａおよび図１２Ｂで形成したトリミングマークの位置を保持することができる。
【００９０】
図１４Ａは、いくつかの実施形態に係る、全ての階段を形成した後の階段構造１００の上面図１４００を示す。図１４Ｂは、１４−１４’方向に沿った断面図１４０１を示す。誘電体スタック１４１０は、階段（ＳＣ１、ＳＣ２、…、ＳＣｎ）およびトリミングマークを形成した後の誘電体スタック１３１０を表す。誘電体スタック１４１０の上面１４０９を露出させて、階段構造１００をその後製造するための製造基盤を供給することができる。図１４Ａおよび図１４Ｂに示すように、階段構造１００の階段上方にトリミングマーク１４０６、１４０７、…、１４０８を形成することができる。実際のＰＲトリミングレートを、階段構造１００の形成中または形成後に、たとえば１２０６〜１２０８、１３０６〜１３０８、および／または１４０６〜１４０８などのトリミングマークの位置に基づいて決定することができる。決定済みの実際のＰＲトリミングレートをさらに使用して、階段構造の同じバッチまたは階段構造の次のバッチにおけるＰＲ層の次のトリミングを制御することができる。以下の項で詳細を説明することができる。
【００９１】
図１５Ａ、図１５Ｂ、図１６Ａ、図１６Ｂ、図１７Ａ、および図１７Ｂは、いくつかの実施形態に係る、凹型構造のトリミングマークを有する階段構造１００を形成する、別の典型的な方法を示す。図１１Ａ〜図１４Ｂに示す方法とは異なり、図１５Ａ〜図１７Ｂに示す方法によれば、これらのトリミングマークを別々に／個々に形成することができる。各トリミングマークを、階段構造の形成中に、所望の位置に別々に形成することができる。
【００９２】
図１５Ａは、典型的な製造プロセスの開始時における階段構造１００の上面図１５００を示し、図１５Ｂは、１５−１５’方向に沿った階段構造１００の断面図を示す。製造プロセスの開始時に、誘電体スタック１５１０を自身の上方に有する基板１０５を設けることができる。誘電体スタック１５１０上にＰＲ層１５０９をパターン形成して、Ａ１上方のトリミングマークのパターンを露出させることができる。最上部の誘電体対においてＰＲ層１５０９によって露出される部分１５０６を除去して、トリミングマーク（たとえば、初期トリミングマーク）を形成できるように、パターン化ＰＲ層１５０９は、誘電体スタック１５１０の最上部の誘電体対（Ｏ、Ｎ）をその後エッチングする際のエッチングマスクとして機能することができる。
【００９３】
また、誘電体スタック１５１０の最上部の誘電体対においてパターン化ＰＲ層１５０９によって露出される部分を、図２Ａ〜図６Ｂで説明した第１のエッチングプロセス、第２のエッチングプロセス、および第３のエッチングプロセスのうちのいずれか１つと同様または同一のエッチングプロセスを用いて除去することができ、次いでパターン化ＰＲ層１５０９をエッチング後に除去することができる。トリミングマークを第１の階段形成領域に形成することができる。さらに、エッチングされた誘電体スタック上に第１のＰＲ層をパターン形成して、第１の階段形成領域を露出させることができる。第２のエッチングプロセスを実行して、最上部の誘電体対（Ｏ、Ｎ）の露出部分／範囲を除去することができる。第２のエッチングプロセスを、図２Ａ〜図６Ｂで説明した第１のエッチングプロセス、第２のエッチングプロセス、および第３のエッチングプロセスのうちのいずれか１つと同様または同一とすることができる。
【００９４】
図１６Ａは、いくつかの実施形態に係る、最上部の誘電体対の露出部分を除去した後の、階段構造１００の上面図１６００を示し、図１６Ｂは、いくつかの実施形態に係る、１６−１６’方向に沿った階段構造１００の断面図１６０１を示す。誘電体スタック１６１０は、最上部の誘電体対（Ｏ、Ｎ）の露出部分を除去した後の、誘電体スタック１５１０を表す。第１のＰＲ層を要素１６０９で表している。図１６Ａおよび図１６Ｂに示すように、トリミングマーク１６０６をＡ１上に形成することができ、後続のエッチング／加工のためにこのＡ１を露出させる。さらに、他の階段形成領域（たとえば、Ａ２およびＡ３）をエッチング／形成するために、第１のＰＲ層１６０９を水平方向に（たとえば、ｘ軸に沿って）トリミングすることができる。所望の数の階段形成領域を形成した後、階段を形成するためのかつ誘電体スタック上方のＰＲ層（たとえば、第１のＰＲ層）を除去し、また、誘電体スタックの最上部の誘電体対（Ｏ、Ｎ）をパターン化することにより、後続のトリミングマークを形成することができる。
【００９５】
図１７Ａは、いくつかの実施形態に係る、全ての階段を形成した後の階段構造１００の上面図１７００を示す。図１７Ｂは、１７−１７’方向に沿った断面図１７０１を示す。誘電体スタック１７１０は、階段（ＳＣ１、ＳＣ２、…、ＳＣｎ）およびトリミングマークを形成した後の誘電体スタック１３１０を表す。図１７Ａおよび図１７Ｂに示すように、階段構造１００の階段上にトリミングマーク１７０６、１７０７、…、１７０８を形成することができる。ＰＲ層１７０９の実際のＰＲトリミングレートを、階段構造１００の形成中または形成後に、たとえば１６０６〜１６０８および／または１７０６〜１７０８などのトリミングマークの位置に基づいて決定することができる。決定済みの実際のＰＲトリミングレートをさらに使用して、階段構造の同じバッチまたは階段構造の次のバッチにおけるＰＲ層の次のトリミングを制御することができる。凹型構造を有するトリミングマークの動作原理を、凸型構造を有するトリミングマークの動作原理と同一または同様とすることができる。動作原理の詳細について以下で説明する。
【００９６】
いくつかの実施形態では、階段構造１００の形成が完了した後、犠牲層を導体層と置き換えている。間に設けた絶縁層によって、導体層を互いから絶縁させている。導体層で３Ｄメモリデバイスのゲート電極（たとえば、ワード線）を形成することができる。
【００９７】
いくつかの実施形態では、図２Ａ〜図１７Ｂに記載しているトリミングマークを、たとえば階段構造が形成される同じ基板上にあるダミー階段構造、または隣接する平面領域などの隣接領域上に形成することもできる。本開示において、「隣接する」という用語は、同じ基板上にあり、階段構造と同じエッチングプロセスを経ている任意の適切な位置／領域を指し得る。隣接する範囲／領域を対象物（たとえば、階段構造）に隣接させることも、対象物から離間させることもできる。たとえば、階段構造１００に隣接するダミー階段構造を、階段構造１００を形成するのと同時に形成することができる。ダミー階段構造上に形成されるトリミングマークが実際のＰＲトリミングレートを反映することができるように、同じＰＲ層を使用してダミー階段構造の階段を形成することができる。したがって、階段構造１００のトポグラフィを変更することなく、ダミー階段構造を使用してトリミングマークに基づく測定を行うことができる。
【００９８】
図１８および図１９は、いくつかの実施形態に係る、隣接する平面領域に形成されるトリミングマークを有する、別の典型的な階段構造１００を示す。たとえば、隣接する平面領域をテスト領域またはダミー領域とも呼ぶことができ、実際に機能している階段構造を形成する領域をデバイス領域と呼ぶことができる。階段を形成する際の実際のＰＲトリミングレートを反映するように、これらのトリミングマークを形成することができる。例示を目的として、階段構造１００の一部とダミー領域のみを示している。いくつかの実施形態では、隣接する平面領域のトリミングマークを、たとえば誘電体スタックをエッチングする前など、階段構造１００上にトリミングマークを形成するのと同じ時点で形成することができる。
【００９９】
図１８に示すように、階段構造１００をデバイス領域１８０６に形成することができ、複数のトリミングマーク（たとえば、１８０１、１８０２、…、１８０３）をダミー領域１８０７に形成することができる。階段構造１００の形成前または形成中に、トリミングマークを形成することができる。いくつかの実施形態では、ＰＲ層１８０５を使用して階段構造１００を形成することができ、このＰＲ層１８０５を垂直方向かつ水平方向に（たとえば、ｘ軸およびｙ軸に沿って）トリミングして、階段構造１００の階段を形成している。いくつかの実施形態では、図２Ａ〜図７Ｂに示す第１のエッチングプロセス、第２のエッチングプロセス、および第３のエッチングマスクのうちのいずれか１つと同様または同一のエッチングプロセスがその後に続く別個のＰＲ層を使用して、トリミングマークを形成することができる。これらのトリミングマークを、たとえばｘ軸に沿う、もしくはｘ軸に対して角度を有する方向に沿うなどの任意の適切なパターンで、または不規則なパターンで分散配置することができる。いくつかの実施形態では、これらのトリミングマークをそれぞれ、ｘ軸に沿って階段の中間位置と位置合わせしている。階段構造１００の形成中、トリミングマークの位置を不変のままとすることができるため、階段構造１００の形成中または形成後のトリミングマークに基づく測定を用いて、実際のＰＲトリミングレートを反映させることができる。
【０１００】
図１９は、いくつかの実施形態に係る、図１８の円で囲まれた領域の拡大図１９００を示す。図１９に示すように、階段形成領域Ａ１〜Ａ４を階段構造１００に形成することができる。トリミングマーク１９０１および１９０２を、Ａ１〜Ａ４の形成前のトリミングマーク１８０１および１８０２と同じ位置に形成することができる。ｘ軸に沿ってＡ１の中間位置と位置合わせされるように、トリミングマーク１９０１を設計することができ、ｘ軸に沿ってＡ４の中間位置と位置合わせされるように、トリミングマーク１９０２を設計することができる。一実施例として、ｘ軸に沿ったＡ１とＡ４との間の距離Ｄ１を測定し、このＤ１を、ｘ軸に沿ったトリミングマーク１９０１および１９０２において同じ側にある中心（たとえば、幾何学的中心）または縁部間の距離Ｄ２と比較することができる。これらの距離が名目上同じである場合、ｘ軸に沿った実際のＰＲトリミングレートは、ｘ軸に沿った推定ＰＲトリミングレートと名目上同じとなる。これらの距離の差が十分に大きい場合、ｘ軸に沿った実際のＰＲトリミングレートは、ｘ軸に沿った推定ＰＲトリミングレートとは異なっている。その後、ｘ軸に沿ったＰＲトリミングパラメータを適宜調整することができる。トリミングマークの位置に応じて、異なるトリミングマークを参照基準として使用して、種々の方向に沿ったＰＲトリミングレートを測定することができる。別の例では、トリミングマーク１９０１の中心とＰＲ層１９０５との間のｘ軸に沿った距離Ｄ３、および／またはトリミングマーク１９０２の中心とＰＲ層１９０５との間のｘ軸に沿った距離Ｄ４を測定し、これらを推定距離と比較して、ｘ軸に沿った実際のＰＲトリミングレートと推定ＰＲトリミングレートの差を決定することができる。ｘ軸に沿ったＰＲトリミングパラメータを、こうした比較の結果に基づいて調整することができる。いくつかの実施形態では、トリミングマーク１９０２の中心とＰＲ層１９０５との間のｙ軸に沿った距離Ｄ５を測定して、ｙ軸に沿った実際のＰＲトリミングレートを決定することができる。いくつかの実施形態では、任意の適切な測定を行うために、階段を包囲するか、または隣接する他の場所にトリミングマークを形成することができる。トリミングマークの特定の位置およびパターンを、本開示の実施形態によって限定すべきではない。トリミングマークを参照基準として使用した実際のＰＲトリミングレートの他の測定値も、本開示の範囲内とすべきである。いくつかの実施形態では、種々の方向に沿ったＰＲトリミングレートを測定するために、階段構造１００上および階段構造１００の隣接／包囲領域上にトリミングマークを形成している。
【０１０１】
図２０は、いくつかの実施形態に係る、階段構造１００の断面図２０００を示す。階段上に形成されるトリミングマークの動作原理を詳細に説明することができる。図２０に示すように、階段構造１００は誘電体スタック２００４と、Ａ１およびＡ４上方にそれぞれ分散配置されるトリミングマーク２００１および２００２とを備える。階段を形成するためのＰＲ層２００３を、誘電体スタック２００４の上面に形成することができる。いくつかの実施形態では、ＰＲ層２００３を水平方向に（ｘ軸に沿って）、かつ垂直方向に（ｚ軸に沿って）トリミングしている。いくつかの実施形態では、トリミングマーク（たとえば、２００１および／または２００２）の縁部とＰＲ層２００３の水平縁部との間の距離（Ｄ６および／またはＤ７）を測定して、このトリミングマークからＰＲ層２００３の水平縁部を指し示す方向（たとえば、水平方向またはｘ軸）に沿った実際のＰＲトリミングレートを、所望の時点（階段の形成中および／または階段の形成後）で決定している。決定済み／測定済みの実際のＰＲトリミングレートと推定／算出ＰＲトリミングレートとを比較して、実際のＰＲトリミングレートが推定ＰＲトリミングレートと名目上同じであるかどうかを判定することができる。こうした比較の結果に基づいて、たとえばエッチング電力、エッチング剤流量などを変更することによって、ＰＲトリミングレートを調整することができる。種々の実施形態では、トリミングマークを形成する具体的な方法は異なり得る。たとえば、犠牲材料および絶縁材料とは異なる材料の層を誘電体スタック上方に堆積させ、かつパターン化することにより、トリミングマークを形成することができる。これらのトリミングマークのパターン化を、階段をエッチングする前に実行することができる。トリミングマークの位置および／またはパターンを、製造プロセス中および／または製造プロセス後に不変のままとすることができる。トリミングマークを形成する具体的な方法を、本開示の実施形態によって限定すべきではない。
【０１０２】
実際のＰＲトリミングレートをリアルタイムで監視したり、階段構造の１つのバッチエッチングが完了した後にこれを測定したりすることができる。たとえば、カメラおよび／または光学手段を用いて、階段のエッチング中および／または階段のエッチング後に所望の距離を監視することができる。その後、測定済みの実際のＰＲトリミングレートを使用して、階段構造の現在のバッチまたは次のバッチのＰＲトリミングパラメータを、調整または制御することができる。このため、ＰＲ層をより制御可能なレートでトリミングすることができ、また階段のエッチングをより制御可能にすることができる。
【０１０３】
図２１Ａおよび図２１Ｂはそれぞれ、いくつかの実施形態における典型的な３Ｄメモリ構造を示す。図２１Ａおよび図２１Ｂは、本開示が提供しているトリミングマークの別の用途を示す。いくつかの実施形態では、階段構造の形成中に、トリミング前の第１のトリミングマークとＰＲ層との間の第１の距離を測定している。次いで、ＰＲ層をトリミングすることができる。その後、第１のトリミングマークとトリミングされたＰＲ層とをエッチングマスクとして使用して、誘電体スタックをエッチングすることができる。また、第１のトリミングマークをエッチングマスクとして使用して誘電体スタックをエッチングすることにより形成される、第２のトリミングマークを形成することができ、次いで、第２のトリミングマークとトリミングされたＰＲ層との間に１または複数の階段を形成することができる。第２のトリミングマークとトリミングされたＰＲ層との間の第２の距離を測定することができる。次いで第１の距離と第２の距離とを比較して、１または複数の階段の幅（たとえば、測定横幅）を得ることができる。その後、測定幅と１または複数の階段の設計幅とを比較することができ、また、測定幅と設計幅との偏差／差を得ることができる。当該差を使用して、実際のＰＲトリミングレート（たとえば、水平方向に沿った）が推定／算出ＰＲトリミングレートよりも高い／低いか、またはこれと名目上同じであるかどうかを反映させることができる。当該差に基づいて、ＰＲトリミングパラメータを調整することができる。たとえば、こうした調整の量を当該差の値に基づくものとすることができる。さらに、こうして調整されたＰＲトリミングパラメータを使用して、同じバッチまたは異なるバッチの階段をその後エッチングするにあたり、ＰＲ層のトリミングを制御することができる。このため、階段の幅をより正確に制御して、設計幅に近似させることができる。いくつかの実施形態では、ＰＲトリミングパラメータの調整を１または複数回実行することができる（たとえば、フィードバックループを形成する）。
【０１０４】
図２１Ａは、Ａ１における誘電体スタック２１０４上方に第１のトリミングマーク２１０２を有する構造１００の断面図２１０１を示し、また、ＰＲ層２１０３を誘電体スタック２１０４上に形成している。ＰＲ層２１０３はトリミング前のＰＲ層を表し、第１のトリミングマーク２１０２とＰＲ層２１０３との間の距離をＤ８としている。いくつかの実施形態では、トリミングマーク２１０２をＡ１の縁部に形成しており、距離Ｄ８を、トリミングマーク２１０２の縁部（たとえば、Ａ１の縁部）とＰＲ層２１０３との間の距離と定義している。ＰＲ層２１０３をトリミングして（たとえば、水平方向に、またはｘ軸に沿って）、誘電体スタック２１０４をエッチングする際のエッチングマスクとしてこれを使用することができる。同じ水平位置に１または複数のトリミングマークを形成する際のエッチングマスクとして、第１のトリミングマーク２１０１を使用することができる。
【０１０５】
図２１Ｂは、ＰＲ層２１０３をトリミングし、誘電体スタック２１０４をエッチングする際のエッチングマスクとしてこれを使用した後の、構造１００の断面図２１０２を示す。誘電体スタック２１１４は、エッチング後の誘電体スタック２１０４を表す。ＰＲ層２１０５は、誘電体スタック２１０４をエッチングし、かつトリミングした後のＰＲ層２１０３を表す。エッチングプロセスによってＡ２を形成することができる。第２のトリミングマーク２１０４は、第１のトリミングマーク２１０３をエッチングマスクとして使用して形成することができる。第２のトリミングマーク２１０４とＰＲ層２１０５との間の距離をＤ９とすることができる。いくつかの実施形態では、Ｄ８とＤ９との差をＤ１０とすることができ、このＤ１０は、Ａ２の測定幅、またはＡ２にその後形成される階段の測定幅を表す。Ｄ１０と階段形成領域または階段の設計幅とをさらに比較して、当該ＰＲトリミングレートが推定／算出／予想ＰＲトリミングレートよりも高い／低いか、またはこれと名目上同じであるかどうかを判定することができる。
【０１０６】
たとえば、Ｄ１０が設計幅よりも長い場合、ＰＲトリミングレートが高すぎる可能性がある。ガス流量やエッチング電力などのＰＲトリミングパラメータを調整する（たとえば、下げる）ことができ、その逆もまた可能である。Ｄ１０が設計幅と名目上同じである場合、このＰＲトリミングパラメータを同じままとすることができる。いくつかの実施形態では、閾値を使用して、ＰＲトリミングパラメータを当該差に基づいて調整できるかどうかを判定することができる。一実施例では、Ｄ１０と設計幅との差（たとえば、差分絶対値）が閾値よりも大きい場合、当該差を「非ゼロ」とみなし、次いで当該差を使用してフィードバック制御値を生成することにより、ＰＲトリミングパラメータを調整する。この閾値を、百分率（たとえば、設計幅の５％）または絶対値（たとえば、０．５ｎｍ）とすることができる。いくつかの実施形態では、当該差が閾値内（たとえば、閾値以下）である場合、当該差を「ゼロ」とみなし、フィードバック制御値を生成しない。
【０１０７】
種々の実施形態では、ＰＲトリミングパラメータの調整を複数回行うことができる。たとえば、ＰＲ層を繰り返しトリミングすることができ、次いで特定の位置にあるトリミングマークとトリミングされたＰＲ層との間の距離を繰り返し測定して、これを階段形成領域または階段の設計幅と比較することができる。したがって、必要に応じて、ＰＲトリミングパラメータを繰り返し調整することができる。いくつかの実施形態では、複数のトリミングマークを使用して、ＰＲトリミングパラメータを調整することができる。たとえば、これら複数のトリミングマークを水平面に分散配置して、種々の位置でＰＲトリミングレートを調整することができる。一実施例では、これらのトリミングマークをｘ−ｙ平面の線に沿って整列させており、この線はｘ軸およびｙ軸に対して角度を有し得る。ｘ軸およびｙ軸に沿った関数としてのＰＲトリミングレートを、開示している方法を用いて反映させることができる。別の実施例では、これらのトリミングマークを、誘電体スタックに隣接する領域上に（たとえば、図１８および図１９に示すように、ダミー階段構造および／または平面領域上に）形成することもできる。この場合、同様の作業を実行して、ＰＲトリミングパラメータを調整することができる。その結果、ＰＲトリミングレートをより正確に制御することができ、また階段の幅を設計値に近似させることができる。いくつかの実施形態では、階段構造の形成中に、ＰＲトリミングレートの調整を行うことができる。本方法を用いて、階段構造の現在のバッチにおけるＰＲトリミングレート、および／または階段構造の後続のバッチにおけるＰＲトリミングレートを監視／制御することができる。
【０１０８】
種々の実施形態では、トリミングマークの動作原理を別の用途で使用することができる。たとえば、エッチング制御のために、エッチングプロセスで任意の適切な基準マークを形成することができる。エッチングレートが監視または制御されている対象物（たとえば、ＰＲ層）とこの基準マーク（たとえば、トリミングマーク）とを、異なる領域／位置に形成することができる。任意の適切な測定値（たとえば、基準マークと当該対象物との間の距離）を使用して、推定エッチングレートと実エッチングレートとの偏差を反映させることができる。その結果、実エッチングレートを推定エッチングレートに近似させることができるように、エッチングパラメータ（たとえば、ＲＦ電力、エッチング剤流量、およびチャンバ圧力）を調整することができる。
【０１０９】
いくつかの実施形態では、誘電体スタック（たとえば、誘電体スタック２１０）は、交互に積層している複数の（Ｎ、Ｏ）対も有し得る。たとえば、最上部の誘電体対を階段上またはその近傍に形成することができる。これらのトリミングマークは、誘電体対で形成される凹型構造も含み得る。トリミングマークの厚み／深さを、誘電体対の厚みと等しくすることができる。（Ｎ、Ｏ）対の階段形成の詳細については、図２Ａ〜図１７Ｂの説明を参照することができるので、本明細書ではこれについて繰り返さない。
【０１１０】
本開示の実施形態は、階段構造内に／階段構造と共にトリミングマークを形成する方法をさらに提供する。図２２は、いくつかの実施形態に係る、トリミングマークを形成する典型的なプロセスフローを示す。説明の便宜上、方法２２００に示す作業については、図２Ａ〜図１８に関連して説明している。本開示の種々の実施形態では、方法２２００の作業を異なる順序で実行することができ、かつ／またはこれを変更することができる。
【０１１１】
作業２２０１で、基板と、基板上方の誘電体スタックとを設ける。
【０１１２】
いくつかの実施形態では、この基板は、３Ｄメモリ構造を形成する任意の適切な材料を含み得る。たとえば、基板はシリコン、シリコンゲルマニウム、炭化シリコン、シリコン・オン・インシュレータ（ＳＯＩ）、ゲルマニウム・オン・インシュレータ（ＧＯＩ）、ガラス、窒化ガリウム、ヒ化ガリウム、および／または他の適切なＩＩＩ−Ｖ族化合物を含み得る。
【０１１３】
いくつかの実施形態では、誘電体スタックは、基板上方に垂直に（ｚ軸に沿って）配置される、犠牲材料層「Ｎ」と絶縁材料層「Ｏ」との交互スタックを含む。犠牲材料層と、その下にある絶縁材料層とで誘電体対を形成している。いくつかの実施形態では、犠牲材料層Ｎは、絶縁材料層Ｏの材料とは異なる任意の適切な材料を含む。たとえば、犠牲材料層Ｎは多結晶シリコン、窒化シリコン、多結晶ゲルマニウム、および／または多結晶ゲルマニウムシリコンを含み得る。いくつかの実施形態では、犠牲材料層Ｎは窒化シリコンを含む。絶縁材料層Ｏは、たとえば酸化シリコンなどの任意の適切な絶縁材料を含み得る。基板上方に犠牲材料層と絶縁材料層とを交互に堆積させることにより、誘電体スタックを形成することができる。犠牲材料層および絶縁材料層を堆積させる際の堆積法としては、ＣＶＤ、ＰＶＤ、ＰＥＣＶＤ、スパッタリング法、ＭＯＣＶＤ、および／またはＡＬＤなどの任意の適切な堆積法が挙げられる。いくつかの実施形態では、犠牲材料層および絶縁材料層を、それぞれＣＶＤによって形成している。
【０１１４】
作業２２０２で、複数のトリミングマークを、誘電体スタック上かつ／または誘電体スタックの近傍に形成する。これらのトリミングマークを、誘電体スタックをパターン化すること、および／または誘電体スタックに隣接する領域（たとえば、テスト領域またはダミー領域）をパターン化することによって形成することができる。また、これらのトリミングマークは任意の適切な形状、配置パターン、および数を有し得、製造要件に応じてこれらを任意の適切な位置に形成することができる。いくつかの実施形態では、たとえば測定目的のために、トリミングマークの形状は種々の位置で異なり得る。これらのトリミングマークは凸型構造または凹型構造を有し得る。いくつかの実施形態では、誘電体対をエッチングすることによりトリミングマークを形成することができ、また、凸型のトリミングマークの高さおよび凹型のトリミングマークの深さは、それぞれ誘電体対の厚みと等しい。これらのトリミングマークを、誘電体スタックからの階段形成前および／または階段形成中に形成することができる。トリミングマークの形成については、図２Ａ〜図１７Ｂの説明を参照することができる。
【０１１５】
作業２２０３で、１または複数のＰＲ層を使用して、誘電体スタックを基に階段構造を形成することができる。この階段構造は、繰り返しＰＲ層をトリミングし、かつＰＲ層をエッチングマスクとして使用して、誘電体スタックの誘電体対をエッチングすることにより形成することができる。犠牲材料層および絶縁材料層は、任意の適切なエッチング剤によってエッチングすることができる。いくつかの実施形態では、絶縁材料層のエッチング剤は犠牲材料層に対して所望の高さの選択性を有するため、１つの誘電体対のエッチングを、下部に隣接する誘電体対で停止させることができ、これにより、誘電体スタックのエッチングをより正確に制御することができる。いくつかの実施形態では、トリミングマークは、下部に隣接する誘電体対をエッチングする際のエッチングマスクまたはパターン化マスクとして機能できるため、エッチング中にトリミングマークの位置を不変のままとすることができる。階段構造の形成については、図２Ａ〜図１７Ｂの説明を参照することができる。いくつかの実施形態では、作業２２０２および２２０３を同時に実行することができる。
【０１１６】
作業２２０４で、トリミングマークを参照基準として使用して、実際のＰＲトリミングレートと推定ＰＲトリミングレートとの差を決定することができ、当該差に基づいて、ＰＲトリミングパラメータを調整することができる。トリミングマークを参照基準として使用して、階段構造の現在のバッチを形成するための実際のＰＲトリミングレートの差を、階段／階段形成領域の測定幅と設計幅との差に反映させることができる。これらの測定幅と所定の設計幅とを比較して、実際のＰＲトリミングレートが推定ＰＲトリミングレートと名目上同じであるかどうかを判定することができる。次のバッチまたは後続の誘電体対をエッチングするためのＰＲトリミングパラメータを、こうした比較の結果に基づいて調整することができる。トリミングマークの動作原理の詳細については、図１８〜図２１の説明を参照することができる。
【０１１７】
本開示の実施形態は、３Ｄメモリ構造の製造において実際のＰＲトリミングレートを制御かつ監視する方法をさらに提供する。図２３は、いくつかの実施形態に係る、トリミングマークを形成する典型的な方法２３００を示す。説明の便宜上、方法２３００に示す作業については、図２Ａ〜図２１に関連して説明している。本開示の種々の実施形態では、方法２３００の作業を異なる順序で実行することができ、かつ／またはこれを変更することができる。
【０１１８】
作業２３０１で、１または複数のトリミングマークのレイアウトを決定する。このトリミングマークのレイアウトには、トリミングマークの位置を含めることができる。いくつかの実施形態では、これらのトリミングマークを、加工／エッチング予定の誘電体スタック上またはその近傍に形成することができる。
【０１１９】
作業２３０２で、階段構造の形成前および／または形成中に、レイアウトに基づいて１または複数のトリミングマークを形成する。いくつかの実施形態では、製造プロセス中にトリミングされるＰＲ層を使用して、誘電体スタックを基に階段構造を形成することができる。また、これらのトリミングマークは任意の適切な形状、配置パターン、および数を有し得、製造要件に応じてこれらを任意の適切な位置に形成することができる。いくつかの実施形態では、たとえば測定目的のために、トリミングマークの形状は種々の位置で異なり得る。これらのトリミングマークは凸型構造または凹型構造を有し得る。いくつかの実施形態では、トリミングマークの位置は、製造プロセス中は不変のままとなる。
【０１２０】
作業２３０３で、トリミングマークを参照基準として使用して、実際のＰＲトリミングレートと推定ＰＲトリミングレートとの差を決定し、当該差に基づいてＰＲトリミングパラメータを調整する。いくつかの実施形態では、こうしたトリミングレートの比較を、トリミングマークを参照基準として使用して、１または複数の測定幅と１または複数の設計幅とを比較することにより、達成することができる。実際のＰＲトリミングレートが推定ＰＲトリミングレートよりも高いか、または低い場合、たとえばエッチング電力および／またはエッチング剤ガス流量を変更することにより、これらのＰＲトリミングパラメータを調整することができ、その結果、階段構造の現在のバッチまたは階段構造の次のバッチでエッチングを行うための推定ＰＲトリミングレートに近似させることができる。いくつかの実施形態では、当該差の値または比率を使用して、ＰＲトリミングパラメータを比例的に調整することができる。たとえば、差が大きくなると、ＰＲトリミングパラメータが大きく変化する可能性があり、その逆も同様となる。
【０１２１】
いくつかの実施形態では、実際のＰＲトリミングレートを推定ＰＲトリミングレートに常時近似させることができるように、作業２３０３はＰＲトリミングパラメータを調整し続けるためのフィードバックループ２４００を含み得る。図２４は、いくつかの実施形態に係る、ＰＲトリミングパラメータを調整するための典型的なフィードバックループを示す。
【０１２２】
作業２４０１で、１または複数のトリミングマークを参照基準として使用して、測定幅と設計幅との差を決定することができる。いくつかの実施形態では、実際のＰＲトリミングレートと推定ＰＲトリミングレートとの差を、測定幅と設計幅との差に反映させている。いくつかの実施形態では、当該差はゼロより大きくても、ゼロに等しくても、ゼロより小さくてもよい。
【０１２３】
作業２４０２で、推定ＰＲトリミングレートが実際のＰＲトリミングレートと名目上等しいかどうかを判定する。
【０１２４】
推定ＰＲトリミングレートが実際のＰＲトリミングレートと名目上等しい場合、作業２４０３で、このＰＲトリミングパラメータを保持することができる。
【０１２５】
推定ＰＲトリミングレートが実際のＰＲトリミングレートとは異なる場合、作業２４０４で、測定幅と設計幅との差に基づいてＰＲトリミングパラメータを調整し、ループは作業２４０１に戻る。
【０１２６】
いくつかの実施形態では、実際のＰＲトリミングレートと推定ＰＲトリミングレートとの差（たとえば、差分絶対値）が閾値よりも大きい場合、当該差を「非ゼロ」とみなし、次いで当該差を使用してフィードバック制御値を生成することにより、ＰＲトリミングパラメータを調整している。たとえばこの閾値を、百分率（たとえば、推定ＰＲトリミングレートの５％）または絶対値（たとえば、０．５ｎｍ）とすることができる。いくつかの実施形態では、当該差が閾値内（たとえば、閾値以下）である場合、当該差を「ゼロ」とみなし、フィードバック制御値を生成しない。
【０１２７】
種々の実施形態では、本開示が提供している方法および構造を、種々の半導体製造などにおける、エッチングレート制御を例とする他の用途でも使用することができる。本方法および構造の特定の用途を、本開示の実施形態によって限定すべきではない。
【０１２８】
開示しているフィードバックループを使用することにより、実際のＰＲトリミングレートを推定ＰＲトリミングに常時近似／追従させることができる。その結果、ＰＲ層のトリミングがより制御しやすくなり、階段の幅を設計に近づけることができる。いくつかの実施形態では、フィードバックループ２４００および／または方法２３００の少なくとも一部を、適切なソフトウェアおよび／またはハードウェアを使用して実行している。たとえば、カメラおよび／または光学手段などの測定機器を使用して、たとえば距離などの所望のパラメータを取得することができ、また、コンピュータを使用して距離の差を決定することができる。このようなコンピュータで、実際のＰＲトリミングレートと推定ＰＲトリミングレートとの差をさらに決定し、反応チャンバのガスバルブおよび／または無線周波数（ＲＦ）電源を制御することによってＰＲトリミングパラメータを調整し、これによって実際のＰＲトリミングレートを調整することができる。
【０１２９】
本開示において、ある範囲／対象物上方のトリミングマークとは、当該範囲／対象物上に形成される凸型構造を有するトリミングマーク、または当該範囲／対象物内に形成される凹型構造を有するトリミングマークを指し得る。
【０１３０】
いくつかの実施形態では、ＰＲトリミングプロセスにおいてＰＲトリミングレートを制御する方法は、基板を設けるステップと、基板の第１の領域上にＰＲ層を形成するステップと、第１の領域に隣接する第２の領域上に第１のトリミングマークを形成するステップとを含む。本方法はまた、ＰＲ層をトリミングするステップと、基板の上面に平行となる第１の方向に沿って、第１のトリミングマークとＰＲ層との間の第１の距離を測定して、第１の方向に沿ったＰＲトリミングプロセスの実際のＰＲトリミングレートを決定するステップと、第１の方向に沿った実際のＰＲトリミングレートと第１の方向に沿った推定ＰＲトリミングレートとを比較して、第１の方向に沿った実際のＰＲトリミングレートと第１の方向に沿った推定ＰＲトリミングレートとの第１の差を決定するステップと、第１の差に基づいて、ＰＲトリミングプロセスの１または複数のＰＲトリミングパラメータを調整するステップとを含む。
【０１３１】
いくつかの実施形態では、ＰＲトリミングプロセスにおいてＰＲトリミングレートを制御する方法は、推定ＰＲトリミングレートを設定するステップと、実際のＰＲトリミングレートを決定するステップと、実際のＰＲトリミングレートと推定ＰＲトリミングレートとを比較して、実際のＰＲトリミングレートと推定ＰＲトリミングレートとの差を決定するステップとを含む。当該差が閾値よりも大きいことに応答して、実際のＰＲトリミングレートが推定ＰＲトリミングレートと同じとなるように、ＰＲトリミングプロセスの１または複数のＰＲトリミングパラメータを調整している。
【０１３２】
いくつかの実施形態では、３Ｄメモリ構造を形成するＰＲトリミングプロセスにおいてＰＲトリミングレートを制御する方法は、基板上に誘電体スタックを形成するステップであって、この誘電体スタックは、交互に配置される複数の犠牲材料層および複数の絶縁材料層を含む、ステップと、誘電体スタック上方のＰＲ層をトリミングするステップと、トリミングされたＰＲ層をエッチングマスクとして使用して誘電体スタックをエッチングすることにより、複数の階段を形成するステップと、トリミングされたＰＲ層の第１のトリミングマークを形成するステップとを含む。本方法はまた、基板の上面に平行となる第１の方向に沿って、第１のトリミングマークとトリミングされたＰＲ層との間の第１の距離を測定して、第１の方向に沿ったＰＲトリミングプロセスの実際のＰＲトリミングレートを決定するステップと、第１の方向に沿った実際のＰＲトリミングレートと第１の方向に沿った推定ＰＲトリミングレートとを比較して、第１の方向に沿った実際のＰＲトリミングレートと第１の方向に沿った推定ＰＲトリミングレートとの第１の差を決定するステップと、第１の差に基づいて、ＰＲトリミングプロセスの１または複数のＰＲトリミングパラメータを調整するステップとを含む。
【０１３３】
いくつかの実施形態では、３Ｄメモリ構造は基板と、基板上に配置される階段構造とを備え、この階段構造は、交互に配置される複数の導体層と複数の絶縁層とを含む。いくつかの実施形態では、導体層および導体層に隣接する絶縁層が階段と、基板上方の階段構造および階段構造に隣接する領域のうちの１または複数の上に第１のトリミングマークとを形成しており、この第１のトリミングマークは凸型構造および凹型構造のうちの１または複数を有する。
【０１３４】
いくつかの実施形態では、三次元メモリ構造を形成するＰＲトリミングプロセスにおいてＰＲトリミングレートを制御する方法は、基板上に誘電体スタックを形成するステップであって、この誘電体スタックは、交互に配置される複数の犠牲材料層および複数の絶縁材料層を含む、ステップを含む。いくつかの実施形態では、誘電体スタック上方にＰＲ層が配置される。いくつかの実施形態では、本方法は、ＰＲ層の第１のトリミングマークを形成するステップと、基板の上面に平行となる第１の方向に沿って、第１のトリミングマークとＰＲ層との間の第１の距離を測定するステップと、第１の方向に沿ってＰＲ層をトリミングするステップと、トリミングされたＰＲ層をエッチングマスクとして使用して誘電体スタックをエッチングすることにより、階段を形成するステップとをさらに含む。いくつかの実施形態では、本方法は、第１のトリミングマークをエッチングマスクとして使用して、トリミングされたＰＲ層の第２のトリミングマークを形成するステップと、第１の方向に沿って、第２のトリミングマークとトリミングされたＰＲ層との間の第２の距離を測定するステップと、第１の距離と第２の距離とを比較して、第１の方向に沿った実際のＰＲトリミングレートと推定ＰＲトリミングレートとの差を決定するステップと、当該差に基づいて、ＰＲトリミングプロセスの１または複数のＰＲトリミングパラメータを調整するステップとをさらに含む。
【０１３５】
特定の実施形態に関する前述の説明により、本開示の一般的性質が完全に明らかになるので、当業者であれば、自身が有する範囲内の知識を適用することにより、過度の実験を実施することなく、また本開示の一般的な概念から逸脱することなく、そのような特定の実施形態を容易に修正し、かつ／または種々の用途にこれらを適合させることができる。したがって、そのような適合および修正は、本明細書に示す教示および手引きに基づいて、開示している実施形態の等価物の意味するところおよび範囲内にあることが意図される。本明細書の語法または用語は説明を目的とするものであって、限定するものではなく、したがって本明細書の用語または語法は、その教示および手引きに照らして、当業者によって解釈されるべきであることを理解すべきである。
【０１３６】
特定の諸機能およびそれらの関係の実装形態を示す機能的構成ブロックを用いて、本開示の実施形態を上記で説明してきた。これらの機能的構成ブロックの境界を、本明細書では説明の便宜を図って任意に定義している。特定の諸機能とその関係とが適切に実行される限り、代替の境界を定義することができる。
【０１３７】
発明の概要および要約のセクションには、本発明者（複数可）によって企図される本開示の全てではないが、１または複数の典型的な実施形態を記載しており、したがって、本開示および添付の特許請求の範囲を何ら限定することは意図されていない。
【０１３８】
本開示の範囲および領域を、上記の典型的な実施形態のいずれによっても限定すべきではなく、以下の特許請求の範囲およびそれらの等価物によってのみ定義すべきである。
【図１Ａ】
0006883665.tif 000002
【図１Ｂ】
0006883665.tif 000003
【図２Ａ】
0006883665.tif 000004
【図２Ｂ】
0006883665.tif 000005
【図３Ａ】
0006883665.tif 000006
【図３Ｂ】
0006883665.tif 000007
【図４Ａ】
0006883665.tif 000008
【図４Ｂ】
0006883665.tif 000009
【図５Ａ】
0006883665.tif 000010
【図５Ｂ】
0006883665.tif 000011
【図６Ａ】
0006883665.tif 000012
【図６Ｂ】
0006883665.tif 000013
【図７Ａ】
0006883665.tif 000014
【図７Ｂ】
0006883665.tif 000015
【図８Ａ】
0006883665.tif 000016
【図８Ｂ】
0006883665.tif 000017
【図９Ａ】
0006883665.tif 000018
【図９Ｂ】
0006883665.tif 000019
【図１０Ａ】
0006883665.tif 000020
【図１０Ｂ】
0006883665.tif 000021
【図１１Ａ】
0006883665.tif 000022
【図１１Ｂ】
0006883665.tif 000023
【図１２Ａ】
0006883665.tif 000024
【図１２Ｂ】
0006883665.tif 000025
【図１３Ａ】
0006883665.tif 000026
【図１３Ｂ】
0006883665.tif 000027
【図１４Ａ】
0006883665.tif 000028
【図１４Ｂ】
0006883665.tif 000029
【図１５Ａ】
0006883665.tif 000030
【図１５Ｂ】
0006883665.tif 000031
【図１６Ａ】
0006883665.tif 000032
【図１６Ｂ】
0006883665.tif 000033
【図１７Ａ】
0006883665.tif 000034
【図１７Ｂ】
0006883665.tif 000035
【図１８】
0006883665.tif 000036
【図１９】
0006883665.tif 000037
【図２０】
0006883665.tif 000038
【図２１Ａ】
0006883665.tif 000039
【図２１Ｂ】
0006883665.tif 000040
【図２２】
0006883665.tif 000041
【図２３】
0006883665.tif 000042
【図２４】
0006883665.tif 000043