(57)【特許請求の範囲】
【請求項１】
第１薄膜トランジスタと、第２薄膜トランジスタと、キャパシタと、有機発光ダイオードと、補償回路とを含む、デプレッション型ＴＦＴのＯＬＥＤ外部補償回路であって、
前記第２薄膜トランジスタはデプレッション型であり、
前記第１薄膜トランジスタのゲート電極にはゲート線信号が入力され、ソース電極にはデータ信号が入力され、ドレイン電極は第１ノードに接続されており、
前記第２薄膜トランジスタのゲート電極は前記第１ノードに接続されており、ソース電極には直流高電圧電源が入力され、ドレイン電極は第２ノードに接続されており、
前記キャパシタの両端はそれぞれ前記第１ノード及び前記第２ノードに接続されており、
前記有機発光ダイオードのアノードは前記第２ノードに接続され、カソードは接地されており、
前記補償回路は前記第１ノード及び前記第２ノードに接続されており、第１交流基準電位及び第２交流基準電位が前記補償回路に入力され、
前記第１交流基準電位及び前記第２交流基準電位は、各フレームのブランキング期間に立ち上がり、各フレームが正常に動作している間はオフとなり、
前記第１交流基準電位及び前記第２交流基準電位が立ち上がることで、前記補償回路は前記第１ノード及び前記第２ノードの電位を変更することを特徴とするデプレッション型ＴＦＴのＯＬＥＤ外部補償回路。
【請求項２】
前記補償回路は第３薄膜トランジスタ及び第４薄膜トランジスタを含んでおり、前記第３薄膜トランジスタのゲート電極には前記第１交流基準電位が入力され、ソース電極には前記第１交流基準電位が入力され、ドレイン電極は前記第１ノードに接続されており、前記第４薄膜トランジスタのゲート電極には前記第１交流基準電位が入力され、ソース電極には前記第２交流基準電位が入力され、ドレイン電極は前記第２ノードに接続されていることを特徴とする請求項１に記載のデプレッション型ＴＦＴのＯＬＥＤ外部補償回路。
【請求項３】
動作時において、
第１段階では、前記第１交流基準電位及び前記第２交流基準電位が高電位にあるため、前記第３薄膜トランジスタ及び前記第４薄膜トランジスタはオンとなり、前記第１交流基準電位の信号は前記第１ノードに書き込まれ、前記第２交流基準電位の信号は前記第２ノードに書き込まれ、
第２段階では、前記ゲート線信号及び前記第１交流基準電位は低電位にあり、前記第１薄膜トランジスタ、前記第３薄膜トランジスタ及び前記第４薄膜トランジスタはオフとなり、前記第２薄膜トランジスタは依然としてオンの状態にあり、
第３段階では、前記ゲート線信号が高電位にあるとき、前記第１薄膜トランジスタはオンとなり、前記データ信号は前記第１ノードに書き込まれることを特徴とする請求項２に記載のデプレッション型ＴＦＴのＯＬＥＤ外部補償回路。
【請求項４】
前記第１交流基準電位と前記第２交流基準電位との間の電圧差を調節することができることを特徴とする請求項１に記載のデプレッション型ＴＦＴのＯＬＥＤ外部補償回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶ディスプレイの分野に関するものであり、特にデプレッション型ＴＦＴのＯＬＥＤ外部補償回路に関するものである。
【背景技術】
【０００２】
有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ、ＯＬＥＤ）表示装置は、自発光、低駆動電圧、高発光効率、短応答時間、高解像度、高コントラスト、１８０°に近い視野角、広動作温度範囲、フレキシブル表示の実現可能性、及び大面積フルカラー表示の実現可能性等の様々な優れた点を有しており、業界で開発ポテンシャルが最も高いディスプレイ装置であると認識されている。
【０００３】
図１は、従来の２Ｔ１ＣのＯＬＥＤ駆動回路を示す図である。従来のＯＬＥＤ駆動回路は２Ｔ１Ｃの構成をなしており、即ち、２つの薄膜トランジスタ（ＴＦＴ）に１つのキャパシタを加えた構成で電圧を電流に変換するものである。Ｔ１はデータ信号Ｖｄａｔａの入力を制御するためのスイッチングＴＦＴであり、Ｔ２はＯＬＥＤを流れる電流を制御するための駆動ＴＦＴであり、Ｃｓｔはストレージキャパシタである。長時間の動作により、Ｔ２に強い電圧ストレス（ｓｔｒｅｓｓ）がかかることで、閾値電圧Ｖｔｈはシフトすることになる。既知の電流の公式Ｉｄｓ＝β/２（Ｖｇｓ−Ｖｔｈ）^２によると、Ｖｄａｔａが不変である場合、Ｖｔｈの変化は必然的にＩｄｓに変化をもたらす。ＯＬＥＤは電流駆動であるため、この変化はＯＬＥＤの輝度に必然的に影響を及ぼし、正常な表示に影響を及ぼすこととなる。このような問題を解決するために、内部補償回路を導入することでＶｔｈシフト（ｓｈｉｆｔ）の影響を打ち消す考え方がある。しかしながら、現在使用されている補償回路は比較的複雑で、ＴＦＴの数は通常５つ以上である。このような多数のＴＦＴは非常に多くのスペースを占有し、必然的にピクセル（ｐｉｘｅｌ）の開口領域の面積に影響を与えるため、高開口率及び高解像度ディスプレイの設計に不利となる。
【０００４】
ＢＣＥ（バックチャネルエッチング）構造を有するＩＧＺＯ（酸化インジウムガリウム亜鉛）ＴＦＴは、現在注目されている研究テーマである。しかしながら、既存のＩＧＺＯ ＴＦＴの電気的性能としては、そのほとんどがデプレッション型ＴＦＴであるため、閾値電圧（Ｖｔｈ）は負である。図２に示すようなデプレッション型ＩＧＺＯ-ＴＦＴの伝達特性曲線において、横軸は電圧（ボルト）を表し、縦軸は電流（アンペア）を表す。デプレッション型ＩＧＺＯ-ＴＦＴの特性により、回路設計はより複雑なものとなる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このため、本発明の目的は、従来におけるデプレッション型ＴＦＴ及びＯＬＥＤ外部補償の設計が複雑であるという点に対して、デプレッション型ＴＦＴのＯＬＥＤ外部補償回路を提供することである。 
【課題を解決するための手段】
【０００６】
上記の目的を達成するために、本発明はデプレッション型ＴＦＴのＯＬＥＤ外部補償回路を提供し、当該外部補償回路は、
第１薄膜トランジスタと、第２薄膜トランジスタと、キャパシタと、有機発光ダイオードと、補償回路とを含んでおり、
前記第２薄膜トランジスタはデプレッション型であり、
前記第１薄膜トランジスタのゲート電極にはゲート線信号が入力され、ソース電極にはデータ信号が入力され、ドレイン電極は第１ノードに接続されており、
前記第２薄膜トランジスタのゲート電極は前記第１ノードに接続されており、ソース電極には直流高電圧電源が入力され、ドレイン電極は第２ノードに接続されており、
前記キャパシタの両端はそれぞれ前記第１ノード及び前記第２ノードに接続されており、
前記有機発光ダイオードのアノードは前記第２ノードに接続され、カソードは接地されており、
前記補償回路は前記第１ノード及び前記第２ノードに接続されており、交流リセット信号が前記補償回路に入力され、
前記交流リセット信号は、ＯＬＥＤディスプレイ装置が画像を表示する際の各フレームのブランキング期間に立ち上がり、各フレームが正常に動作している間はオフとなり、
前記交流リセット信号が立ち上がることで、前記補償回路は前記第１ノード及び前記第２ノードの電位を変更する。
【０００７】
ここで、前記補償回路は第３薄膜トランジスタを含んでおり、前記第３薄膜トランジスタのゲート電極には前記交流リセット信号が入力され、ソース電極には直流基準電位が入力され、ドレイン電極は前記第１ノード及び前記第２ノードの双方に接続されている。
【０００８】
ここで、動作時において、
第１段階では、前記交流リセット信号が高電位にあるため、前記第３薄膜トランジスタはオンとなり、前記直流基準電位の信号は前記第１ノード及び前記第２ノードに書き込まれ、
第２段階では、前記ゲート線信号及び前記交流リセット信号は低電位にあり、前記第１薄膜トランジスタ及び前記第３薄膜トランジスタはオフとなり、前記第２薄膜トランジスタは依然としてオンの状態にあり、
第３段階では、前記ゲート線信号が高電位にあるとき、前記第１薄膜トランジスタはオンとなり、前記データ信号は前記第１ノードに書き込まれる。
【０００９】
本発明は他のデプレッション型ＴＦＴのＯＬＥＤ外部補償回路を提供し、当該外部補償回路は、
第１薄膜トランジスタと、第２薄膜トランジスタと、キャパシタと、有機発光ダイオードと、補償回路とを含んでおり、
前記第２薄膜トランジスタはデプレッション型であり、
前記第１薄膜トランジスタのゲート電極にはゲート線信号が入力され、ソース電極にはデータ信号が入力され、ドレイン電極は第１ノードに接続されており、
前記第２薄膜トランジスタのゲート電極は前記第１ノードに接続されており、ソース電極には直流高電圧電源が入力され、ドレイン電極は第２ノードに接続されており、
前記キャパシタの両端はそれぞれ前記第１ノード及び前記第２ノードに接続されており、
前記有機発光ダイオードのアノードは前記第２ノードに接続され、カソードは接地されており、
前記補償回路は前記第１ノード及び前記第２ノードに接続されており、交流基準電位が前記補償回路に入力され、
前記交流基準電位は、ＯＬＥＤディスプレイ装置が画像を表示する際の各フレームのブランキング期間に立ち上がり、各フレームが正常に動作している間はオフとなり、
前記交流基準電位が立ち上がることで、前記補償回路は前記第１ノード及び前記第２ノードの電位を変更する。
【００１０】
ここで、前記補償回路は第３薄膜トランジスタ及び第４薄膜トランジスタを含んでおり、前記第３薄膜トランジスタのゲート電極には前記交流基準電位が入力され、前記第３薄膜トランジスタのソース電極は前記第４薄膜トランジスタのソース電極／ドレイン電極の内の一方に接続されており、前記第３薄膜トランジスタのドレイン電極は前記第１ノード及び前記第２ノードの双方に接続されており、前記第４薄膜トランジスタのゲート電極には前記交流基準電位が入力され、ソース電極／ドレイン電極の内の他方にも前記交流基準電位が入力される。
【００１１】
ここで、動作時において、
第１段階では、前記交流基準電位が高電位にあるため、前記第３薄膜トランジスタ及び前記第４薄膜トランジスタはオンとなり、前記交流基準電位の信号は前記第１ノード及び前記第２ノードに書き込まれ、
第２段階では、前記ゲート線信号及び前記交流基準電位は低電位にあり、前記第１薄膜トランジスタ、前記第３薄膜トランジスタ及び前記第４薄膜トランジスタはオフとなり、前記第２薄膜トランジスタは依然としてオンの状態にあり、
第３段階では、前記ゲート線信号が高電位にあるとき、前記第１薄膜トランジスタはオンとなり、前記データ信号は前記第１ノードに書き込まれる。
【００１２】
本発明はさらなるデプレッション型ＴＦＴのＯＬＥＤ外部補償回路を提供し、当該外部補償回路は、
第１薄膜トランジスタと、第２薄膜トランジスタと、キャパシタと、有機発光ダイオードと、補償回路とを含んでおり、
前記第２薄膜トランジスタはデプレッション型であり、
前記第１薄膜トランジスタのゲート電極にはゲート線信号が入力され、ソース電極にはデータ信号が入力され、ドレイン電極は第１ノードに接続されており、
前記第２薄膜トランジスタのゲート電極は前記第１ノードに接続されており、ソース電極には直流高電圧電源が入力され、ドレイン電極は第２ノードに接続されており、
前記キャパシタの両端はそれぞれ前記第１ノード及び前記第２ノードに接続されており、
前記有機発光ダイオードのアノードは前記第２ノードに接続され、カソードは接地されており、
前記補償回路は前記第１ノード及び前記第２ノードに接続されており、第１交流基準電位及び第２交流基準電位が前記補償回路に入力され、
前記第１交流基準電位及び前記第２交流基準電位は、ＯＬＥＤディスプレイ装置が画像を表示する際の各フレームのブランキング期間に立ち上がり、各フレームが正常に動作している間はオフとなり、
前記第１交流基準電位及び前記第２交流基準電位が立ち上がることで、前記補償回路は前記第１ノード及び前記第２ノードの電位を変更する。
【００１３】
ここで、前記補償回路は第３薄膜トランジスタ及び第４薄膜トランジスタを含んでおり、前記第３薄膜トランジスタのゲート電極には前記第１交流基準電位が入力され、ソース電極には前記第１交流基準電位が入力され、ドレイン電極は前記第１ノードに接続されており、前記第４薄膜トランジスタのゲート電極には前記第１交流基準電位が入力され、ソース電極には前記第２交流基準電位が入力され、ドレイン電極は前記第２ノードに接続されている。
【００１４】
ここで、動作時において、
第１段階では、前記第１交流基準電位及び前記第２交流基準電位が高電位にあるため、前記第３薄膜トランジスタ及び前記第４薄膜トランジスタはオンとなり、前記第１交流基準電位の信号は前記第１ノードに書き込まれ、前記第２交流基準電位の信号は前記第２ノードに書き込まれ、
第２段階では、前記ゲート線信号及び前記第１交流基準電位は低電位にあり、前記第１薄膜トランジスタ、前記第３薄膜トランジスタ及び前記第４薄膜トランジスタはオフとなり、前記第２薄膜トランジスタは依然としてオンの状態にあり、
第３段階では、前記ゲート線信号が高電位にあるとき、前記第１薄膜トランジスタはオンとなり、前記データ信号は前記第１ノードに書き込まれる。
【００１５】
ここで、前記第１交流基準電位と前記第２交流基準電位との間の電圧差を調節することができる。
【発明の効果】
【００１６】
以上のように、本発明は、従来におけるデプレッション型ＴＦＴ及びＯＬＥＤ外部補償の設計が複雑であるという点に対して、デプレッション型ＴＦＴに好適に用いられ得るＯＬＥＤ外部補償回路を提供する。本発明における他のデプレッション型ＴＦＴのＯＬＥＤ外部補償回路では、システムチップのコストが削減され、コストの削減を達成することができる。本発明におけるさらなるデプレッション型ＴＦＴのＯＬＥＤ外部補償回路は、増強型ＴＦＴ（Ｖｔｈは正である）の回路と互換性を有する。
【図面の簡単な説明】
【００１７】
以下において、添付の図面を用いて、本発明の具体的な実施形態について詳述することで、本発明の技術案及びその他の有益な効果が明確にされる。
【００１８】
添付の図面において、
【図１】従来における２Ｔ１ＣのＯＬＥＤ駆動回路を示す図である。
【図２】デプレッション型ＩＧＺＯ-ＴＦＴの伝達特性曲線である。
【図３】本発明における第１のデプレッション型ＴＦＴのＯＬＥＤ外部補償回路を示す図である。
【図４】本発明における第１のデプレッション型ＴＦＴのＯＬＥＤ外部補償回路に係る波形図である。
【図５】本発明における第２のデプレッション型ＴＦＴのＯＬＥＤ外部補償回路を示す図である。
【図６】本発明における第２のデプレッション型ＴＦＴのＯＬＥＤ外部補償回路に係る波形図である。
【図７】本発明における第３のデプレッション型ＴＦＴのＯＬＥＤ外部補償回路を示す図である。
【図８】本発明における第３のデプレッション型ＴＦＴのＯＬＥＤ外部補償回路に係る波形図である。
【発明を実施するための形態】
【００１９】
図３は本発明における第１の外部補償回路を示し、当該回路は、３つのＴＦＴ及び１つのＣｓｔで構成されている。当該回路と既存の外部補償回路との主な相違点は、補償回路１０を有していることであり、補償回路１０は薄膜トランジスタＴ３を含んでいる。薄膜トランジスタＴ３のゲート電極には交流リセット信号Ｒｅｓｅｔが入力され、ソース電極には直流基準電位Ｖｒｅｆが入力され、ドレイン電極はノードＳ（Ｎ）及びノードＴ（Ｎ）の双方に接続されている。Ｖｄａｔａはデータ信号であり；Ｇ（Ｎ）は任意の１本のゲート線（ｇａｔｅ ｌｉｎｅ）に対応する信号であり、高電位が２８Ｖ、低電位が−７Ｖであり；ＶＤＤは直流（ＤＣ）高電圧電源であり、電位は通常２８Ｖに設定されており； Ｖｒｅｆは、基準電位であり、ＶＤＤよりも低いＤＣ高電圧電源であり、電位は通常５Ｖに設定されており；リセット信号Ｒｅｓｅｔは交流であり、高電位が２８Ｖ、低電位が−７Ｖである。
【００２０】
本発明の対象とするデプレッション型ＴＦＴは、ＩＧＺＯＴＦＴであってもよい。
【００２１】
図４は、対応する波形図である。各信号間の対応関係が示されている。ここで、ＳＴＶはトリガー信号であり、最初のＳＴＶから２番目のＳＴＶまでの間隔を１フレーム（ｆｒａｍｅ）の時間として定義する。ここで、補償回路の動作工程を理解するために、ＯＬＥＤディスプレイ装置のＳＴＶ信号を用いる。リセット信号Ｒｅｓｅｔは、各フレームのブランキング期間（ｂｌａｎｋｉｎｇ ｔｉｍｅ）に立ち上がり、各フレームが正常に動作している間はオフとなる。ブランキング期間とは、ＯＬＥＤディスプレイ装置の第ｎ番目のフレーム画像信号の終わりと、第ｎ＋１番目のフレーム画像信号の始まりとの間の期間である。
【００２２】
以下において、動作状態について説明する。
【００２３】
第１段階：
Ｂｌａｎｋｉｎｇ ｔｉｍｅ段階、この段階では、Ｒｅｓｅｔが高電位にあるため、Ｔ３はオンとなり、Ｖｒｅｆの信号はＳ（Ｎ）及びＴ（Ｎ）に書き込まれ、Ｔ２ＴＦＴのゲート電極（Ｇａｔｅ）及びソース電極（ｓｏｕｒｃｅ）側の電位はＶｒｅｆの電位に書き換えられ、全てのＴＦＴに対してリセットが行われ、この際、Ｖｇｓ ＝ Ｖｇ−Ｖｓ ＝ Ｖ_Ｓ（Ｎ）−Ｖ_Ｔ（Ｎ）＝ Ｖｒｅｆ−Ｖｒｅｆ ＝０となる。
【００２４】
第２段階：Ｖｔｈ抽出段階。このとき、Ｇ（Ｎ）及びＲｅｓｅｔの電位は低電位であり、Ｔ１及びＴ３はオフとなる。デプレッション型ＴＦＴ（Ｖｔｈ ＜０）であるため、Ｔ２は依然としてオンの段階にある。
【００２５】
Ｖｄｓ＝ＶＤＤ−Ｔ（Ｎ）、Ｖｇｓ＝０≪Ｖｄｓであるため、Ｔ２は飽和段階にある。従って、最終平衡段階では、Ｖｇｓ＝ Ｖｔｈ、Ｖｓ ＝ Ｖｇ−Ｖｔｈ＝ Ｖｒｅｆ−Ｖｔｈが得られる。
【００２６】
第３段階：Ｖｔｈ補償段階。Ｇ（Ｎ）がオンとなったとき、Ｔ１はオンとなり、データ（ｄａｔａ）の信号ＶｄａｔａはノードＳ（Ｎ）に書き込まれ、この際、Ｔ２では、Ｖｇｓ ＝ Ｖ_Ｓ（Ｎ）−Ｖ_Ｔ（Ｎ）＝ Ｖｄａｔａ−（Ｖｒｅｆ−Ｖｔｈ）＝ Ｖｄａｔａ−Ｖｒｅｆ＋Ｖｔｈとなる。
【００２７】
このとき、飽和電流の公式Ｉｄｓ＝β/２（Ｖｇｓ−Ｖｔｈ）^２＝ β/２（Ｖｄａｔａ−Ｖｒｅｆ＋Ｖｔｈ−Ｖｔｈ）^２＝β/２（Ｖｄａｔａ−Ｖｒｅｆ）^２に基づき、電流とＶｔｈとが無関係となるため、非常に好ましい補償効果が得られる。
【００２８】
図５は本発明における第２の外部補償回路を示し、当該回路は、４つのＴＦＴ及び１つのＣｓｔで構成されている。補償回路２０は、薄膜トランジスタＴ３及び薄膜トランジスタＴ４を含む。Ｔ３のゲート電極には交流基準電位ＶＲｅｆが入力され、Ｔ３のソース電極は前記Ｔ４のソース電極／ドレイン電極の内の一方に接続されており、Ｔ３のドレイン電極はノードＳ（Ｎ）及びノードＴ（Ｎ）の双方に接続されている。Ｔ４のゲート電極には当該交流基準電位ＶＲｅｆが入力され、ソース電極／ドレイン電極の内の他方にも当該交流基準電位ＶＲｅｆが入力される。Ｖｄａｔａはデータ信号であり；Ｇ（Ｎ）は任意の１本のｇａｔｅ ｌｉｎｅに対応する信号であり、高電位が２８Ｖ、低電位が−７Ｖであり；ＶＤＤはＤＣ高電圧電源であり、電位は通常２８Ｖに設定されており； Ｖｒｅｆは基準電位であり、交流であり、高電位が２８Ｖ、低電位が−７Ｖである。
【００２９】
図６は、対応する波形図である。各信号間の対応関係が示されている。ここで、ＳＴＶはトリガー信号であり、最初のＳＴＶから２番目のＳＴＶまでの間隔を１フレームの時間として定義する。Ｖｒｅｆは、各フレームのｂｌａｎｋｉｎｇ ｔｉｍｅに立ち上がり、各フレームが正常に動作している間はオフとなる。
【００３０】
第１の外部補償回路と比較して、第２の外部補償回路では、ＴＦＴが１つ増加されており、スペースの増加を要しているものの、Ｒｅｓｅｔの信号が省かれており、システムチップ(ＩＣ)のコストが削減されるため、コストの削減を達成することができる。
【００３１】
以下において、動作状態について説明する。
【００３２】
第１段階：
Ｂｌａｎｋｉｎｇ ｔｉｍｅ段階、この段階では、Ｖｒｅｆが高電位にあるため、Ｔ３及びＴ４はオンとなり、Ｖｒｅｆの信号はＳ（Ｎ）及びＴ（Ｎ）に書き込まれ、Ｔ２ＴＦＴのＧａｔｅ及びｓｏｕｒｃｅ側の電位はＶｒｅｆの電位に書き換えられ、全てのＴＦＴに対してリセットが行われ、この際、Ｖｇｓ ＝ Ｖｇ−Ｖｓ ＝ Ｖ_Ｓ（Ｎ）−Ｖ_Ｔ（Ｎ）＝ Ｖｒｅｆ−Ｖｒｅｆ ＝０となる。
【００３３】
第２段階：Ｖｔｈ抽出段階。このとき、Ｇ（Ｎ）及びＶｒｅｆの電位は低電位であり、Ｔ１、Ｔ３及びＴ４はオフとなる。デプレッション型ＴＦＴ（Ｖｔｈ ＜０）であるため、Ｔ２は依然としてオンの段階にある。
【００３４】
Ｖｄｓ＝ＶＤＤ−Ｔ（Ｎ）、 Ｖｇｓ＝０≪Ｖｄｓであるため、Ｔ２は飽和段階にある。従って、最終平衡段階では、Ｖｇｓ＝ Ｖｔｈ、Ｖｓ ＝ Ｖｇ−Ｖｔｈ＝ Ｖｒｅｆ−Ｖｔｈが得られる。
【００３５】
第３段階：Ｖｔｈ補償段階。Ｇ（Ｎ）がオンとなったとき、Ｔ１はオンとなり、ｄａｔａの信号ＶｄａｔａはノードＳ（Ｎ）に書き込まれ、この際、Ｔ２では、Ｖｇｓ ＝ Ｖ_Ｓ（Ｎ）−Ｖ_Ｔ（Ｎ）＝ Ｖｄａｔａ−（Ｖｒｅｆ−Ｖｔｈ）＝ Ｖｄａｔａ−Ｖｒｅｆ＋Ｖｔｈとなる。
【００３６】
このとき、飽和電流の公式Ｉｄｓ＝β/２（Ｖｇｓ−Ｖｔｈ）^２＝ β/２（Ｖｄａｔａ−Ｖｒｅｆ＋Ｖｔｈ−Ｖｔｈ）^２＝β/２（Ｖｄａｔａ−Ｖｒｅｆ）^２に基づき、電流とＶｔｈとが無関係となるため、非常に好ましい補償効果が得られる。
【００３７】
図７は本発明における第３の外部補償回路を示し、当該回路は、４つのＴＦＴ及び１つのＣｓｔで構成されている。補償回路３０は、薄膜トランジスタＴ３及び薄膜トランジスタＴ４を含む。Ｔ３のゲート電極には交流基準電位Ｖｒｅｆ１が入力され、Ｔ３のソース電極には当該交流基準電位Ｖｒｅｆ１が入力され、Ｔ３のドレイン電極はノードＳ（Ｎ）に接続されている。Ｔ４のゲート電極には交流基準電位Ｖｒｅｆ１が入力され、Ｔ４のソース電極には交流基準電位Ｖｒｅｆ２が入力され、Ｔ４のドレイン電極はノードＴ（Ｎ）に接続されている。Ｖｄａｔａはデータ信号であり；Ｇ（Ｎ）は任意の１本のｇａｔｅ ｌｉｎｅに対応する信号であり、高電位が２８Ｖ、低電位が−７Ｖであり；ＶＤＤはＤＣ高電圧電源であり、電位は通常２８Ｖに設定されており； Ｖｒｅｆ１及びＶｒｅｆ２はいずれも基準電位であり、交流であり、高電位が２８Ｖ、低電位が−７Ｖである。ここで、Ｖｒｅｆ１とＶｒｅｆ２との間の電圧差を調節することができる。
【００３８】
図８は、対応する波形図である。各信号間の対応関係が示されている。 ここで、ＳＴＶはトリガー信号であり、最初のＳＴＶから２番目のＳＴＶまでの間隔を１フレームの時間として定義する。Ｖｒｅｆは、各フレームのｂｌａｎｋｉｎｇ ｔｉｍｅに立ち上がり、各フレームが正常に動作している間はオフとなる。
【００３９】
先述の２つの回路と比較して、本回路の特徴は、Ｖｒｅｆ１とＶｒｅｆ２との間の電圧差を調節できることである。増強型ＴＦＴ（Ｖｔｈは正である）の回路と互換性を有する。
【００４０】
以下において、動作状態について説明する。
【００４１】
第１段階：
Ｂｌａｎｋｉｎｇ ｔｉｍｅ段階、この段階では、Ｖｒｅｆ１及びＶＲｅｆ２が高電位にあるため、Ｔ３及びＴ４はオンとなり、Ｖｒｅｆ１の信号はＳ（Ｎ）に書き込まれ、Ｖｒｅｆ２の信号はＴ（Ｎ）に書き込まれる。即ち、Ｔ２ＴＦＴのＧａｔｅ及びｓｏｕｒｃｅ側の電位はそれぞれＶｒｅｆ１及びＶｒｅｆ２の電位に書き換えられ、全てのＴＦＴに対してリセットが行われ、この際、Ｖｇｓ ＝ Ｖｇ−Ｖｓ ＝ Ｖ_Ｓ（Ｎ）−Ｖ_Ｔ（Ｎ）＝ Ｖｒｅｆ−Ｖｒｅｆとなる。
【００４２】
デプレッション型のＴＦＴである場合、即ちＶｔｈ＜０、Ｖｇｓ＝Ｖｒｅｆ１−Ｖｒｅｆ２を０以下でＶｔｈより大きくなるように設定することができる。
【００４３】
増強型のＴＦＴである場合、即ちＶｔｈ＞０、Ｖｇｓ＝Ｖｒｅｆ１−Ｖｒｅｆ２を０以上でＶｔｈより大きくなるように設定することができる。
【００４４】
第２段階：Ｖｔｈ抽出段階。このとき、Ｇ（Ｎ）とＶｒｅｆ１の電位は低電位であり、Ｔ１、Ｔ３及びＴ４はオフとなる。Ｖｒｅｆ１及びＶｒｅｆ２の設定では、Ｖｇｓ＝Ｖｒｅｆ１−Ｖｒｅｆ２＞＝Ｖｔｈであることが保証されているため、Ｔ２は依然としてオンの段階にある。
【００４５】
Ｖｄｓ＝ＶＤＤ−Ｔ（Ｎ）、Ｖｇｓ＝Ｖｒｅｆ１−Ｖｒｅｆ２≪Ｖｄｓであるため、Ｔ２は飽和段階にある。従って、最終平衡段階では、Ｖｇｓ＝ Ｖｔｈ、Ｖｓ ＝ Ｖｇ−Ｖｔｈ＝ Ｖｒｅｆ１−Ｖｔｈが得られる。
【００４６】
第３段階：Ｖｔｈ補償段階。Ｇ（Ｎ）がオンとなったとき、Ｔ１はオンとなり、ｄａｔａの信号ＶｄａｔａはノードＳ（Ｎ）に書き込まれ、この際、Ｔ２では、Ｖｇｓ ＝ Ｖ_Ｓ（Ｎ）−Ｖ_Ｔ（Ｎ）＝ Ｖｄａｔａ−（Ｖｒｅｆ１−Ｖｔｈ）＝ Ｖｄａｔａ−Ｖｒｅｆ１＋Ｖｔｈとなる。
【００４７】
このとき、飽和電流の公式Ｉｄｓ＝β/２（Ｖｇｓ−Ｖｔｈ）^２＝ β/２（Ｖｄａｔａ−Ｖｒｅｆ１＋Ｖｔｈ−Ｖｔｈ）^２＝β/２（Ｖｄａｔａ−Ｖｒｅｆ１）^２に基づき、電流とＶｔｈとが無関係となるため、非常に好ましい補償効果が得られる。
【００４８】
以上のように、本発明は、従来におけるデプレッション型ＴＦＴ及びＯＬＥＤ外部補償の設計が複雑であるという点に対して、デプレッション型ＴＦＴに好適に用いられ得るＯＬＥＤ外部補償回路を提供する。本発明における他のデプレッション型ＴＦＴのＯＬＥＤ外部補償回路では、システムチップのコストが削減され、コストの削減を達成することができる。本発明におけるさらなるデプレッション型ＴＦＴのＯＬＥＤ外部補償回路は、増強型ＴＦＴ（Ｖｔｈは正である）の回路と互換性を有する。
【００４９】
このように、本分野の通常の技術者は、本発明の技術案及び技術的思想に基づいて、その他各種の対応する改変及び変形を施すことができ、これら改変及び変形はいずれも本発明の特許請求の範囲で保護を求める範囲に属する。
【図１】
0006853411.tif 000002
【図２】
0006853411.tif 000003
【図３】
0006853411.tif 000004
【図４】
0006853411.tif 000005
【図５】
0006853411.tif 000006
【図６】
0006853411.tif 000007
【図７】
0006853411.tif 000008
【図８】
0006853411.tif 000009