(57)【特許請求の範囲】
【請求項１】
電源と負荷との間に配置され、前記電源からの電力を変換して前記負荷に供給する電力変換装置であって、
駆動信号によって制御される半導体素子をそれぞれ備えた複数のスイッチング素子と、
前記駆動信号を生成する制御装置と、を備え、
複数の前記半導体素子は前記制御装置により生成された前記駆動信号に基づいてそれぞれ電圧が印加されるとともに、複数の前記半導体素子は同じ前記電圧が印加された場合に中性子線による故障確率が互いに異なる第１および第２の半導体素子を含み、複数の前記半導体素子は前記駆動信号に基づいて印加されるそれぞれの前記電圧に対して中性子線による故障確率が同等になるように、前記第１および第２の半導体素子には互いに異なる前記電圧が印加される電力変換装置。
【請求項２】
前記半導体素子に印加される電圧、前記半導体素子の素子耐圧またはブレークダウン電圧、及び前記半導体素子の種類に基づいて、複数の前記半導体素子の中性子線による故障確率が同等となるようにした、請求項１に記載の電力変換装置。
【請求項３】
前記スイッチング素子が４つ直列に接続されたレグが３つ、前記電源に並列に接続された三相３レベルインバータと、前記スイッチング素子のブリッジ回路で構成された各相インバータを３つ有する単相インバータとを備え、前記三相３レベルインバータの前記レグの各中間点がそれぞれ前記単相インバータの前記各相インバータに接続されているＤＣ／ＡＣインバータである、請求項１または２に記載の電力変換装置。
【請求項４】
前記電源の電圧を変換する電圧変換回路をさらに備え、前記電圧変換回路により前記半導体素子に印加する電圧を降下させる、請求項１から３のいずれか１項に記載の電力変換装置。
【請求項５】
前記電圧変換回路は、直列に接続された前記スイッチング素子が前記電源に並列に接続され、直列に接続された前記スイッチング素子の中間点に接続されたリアクトルを有する降圧チョッパ回路である請求項４に記載の電力変換装置。
【請求項６】
前記スイッチング素子は、ＭＯＳＦＥＴ、ＩＧＢＴ及びＨＥＭＴの中の１つの前記半導体素子と、それに逆並列に接続されたダイオードとを含み、１つの前記スイッチング素子を構成するＭＯＳＦＥＴ、ＩＧＢＴ及びＨＥＭＴの中の１つの前記半導体素子と前記ダイオードとの中性子線による故障確率が同等である、請求項１から５のいずれか１項に記載の電力変換装置。
【請求項７】
前記三相３レベルインバータに設けられた前記スイッチング素子は前記第１の半導体素子を含み、前記第１の半導体素子はＳｉ半導体で形成され、前記単相インバータに設けられた前記スイッチング素子は前記第２の半導体素子を含み、前記第２の半導体素子はワイドバンドギャップ半導体で形成されている、請求項３に記載の電力変換装置。
【請求項８】
前記三相３レベルインバータに設けられた前記スイッチング素子を構成する前記第１の半導体素子がＳｉ−ＩＧＢＴであり、前記単相インバータに設けられた前記スイッチング素子を構成する前記第２の半導体素子がＳｉＣ−ＭＯＳＦＥＴまたはＧａＮ−ＨＥＭＴである、請求項７に記載の電力変換装置。
【請求項９】
請求項１から８のいずれか１項に記載の電力変換装置を搭載した航空機。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、電力変換装置及び電力変換装置を搭載した航空機に関する。
【背景技術】
【０００２】
近年、電気自動車及び船舶等において、エンジンから電動モータ駆動といった電動化システムの普及が進み、航空機に関してもＣＯ２削減の動きから電動化への研究が世界各国で進められている。電動モータを駆動するために、電動モータに所定の電力を供給する電力変換装置が用いられる。電動航空機に搭載される電力変換装置はパワーモジュールあるいは半導体素子を具備しており、高高度環境下で使用されるため、宇宙線（中性子線）によるパワーモジュールあるいは半導体素子の偶発故障を招くことが知られており、この故障発生を防ぐための対策が求められる。また、航空機に搭載するために、実装及び燃費の観点から小型かつ軽量な電力変換装置が求められる。【０００３】
このような状況において、電力変換装置を、マルチレベルインバータで構成し、高度に応じてインバータに供給する印加電圧を調整し、中性子線による偶発故障を防ぐことが開示されている（例えば、特許文献１参照）。
また、マルチレベルインバータとしては、三相インバータと単相インバータとを直列接続されたものが知られている（例えば、特許文献２参照）。【０００４】
また、中性子線による半導体素子の故障確率は半導体素子の種類及び印加電圧に相関があることが知られている（例えば、非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２０１９／１５２６１７号明細書
【特許文献２】国際公開第２００９／１１６２７３号
【非特許文献】
【０００６】
【非特許文献１】Akin Akturk, James McGarrity, Neil Goldsman, Daniel J. Lichtenwalner, Brett Hull, Dave Grider, and Richard Wilkins, ”The Effects of Radiation on the Terrestrial Operation of SiC MOSFETs”, 2018 IEEE international Reliability Physics Symposium, pp.2B.1-1 -2B.1-5
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示される技術では、航空機が閾値を超える高度に到達した場合、印加電圧を下げることで、故障を抑制することが可能である。しかし、特許文献２に示されるように、マルチレベルインバータのような電力変換装置は、多くの半導体素子を具備している。そして、非特許文献１に開示されているように、半導体素子の種類によっても宇宙からの中性子線による故障確率が異なるため、全ての半導体素子が故障しないように印加電圧を制御することは容易ではない。あるいは、過剰な耐圧を見込んで半導体素子を準備することにより電力変換装置の大型化、重量増加の虞がある。【０００８】
本願は、上記の課題を解決するための技術を開示するものであり、中性子線による故障を防ぎ、かつ装置の大型化を抑制し、軽量化の可能な電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本願に開示される電力変換装置は、電源と負荷との間に配置され、前記電源からの電力を変換して前記負荷に供給する電力変換装置であって、駆動信号によって制御される半導体素子をそれぞれ備えた複数のスイッチング素子と、前記駆動信号を生成する制御装置と、を備え、複数の前記半導体素子は前記制御装置により生成された前記駆動信号に基づいてそれぞれ電圧が印加されるとともに、複数の前記半導体素子は同じ前記電圧が印加された場合に中性子線による故障確率が互いに異なる第１および第２の半導体素子を含み、複数の前記半導体素子は前記駆動信号に基づいて印加されるそれぞれの前記電圧に対して中性子線による故障確率が同等となるように前記第１および第２の半導体素子には互いに異なる前記電圧が印加されるものである。
【発明の効果】
【００１０】
本願に開示される電力変換装置によれば、中性子線による故障を防ぎ、かつ装置の大型化を抑制し、軽量化が可能となる。また、この電力変換装置を搭載した航空機は、信頼性とともに燃費を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る電力変換システムの構成を示す概略構成図である。
【図２Ａ】実施の形態１に係る電力変換装置の回路構成の一例を示す図である。
【図２Ｂ】実施の形態１に係る電力変換装置の回路構成の別の例を示す図である。
【図３Ａ】実施の形態１に係る電力変換装置に用いられるスイッチング素子の一例を示す図である。
【図３Ｂ】実施の形態１に係る電力変換装置に用いられるスイッチング素子の別の例を示す図である。
【図３Ｃ】実施の形態１に係る電力変換装置に用いられるスイッチング素子のさらに別の例を示す図である。
【図４Ａ】実施の形態１に係る電力変換装置の出力指令値を示す図である。
【図４Ｂ】実施の形態１に係る電力変換装置のうち３相３レベルインバータの出力指令値を示す図である。
【図４Ｃ】実施の形態１に係る電力変換装置のうち単相インバータの出力指令値を示す図である。
【図５Ａ】実施の形態１に係る電力変換装置のうち３相３レベルインバータを構成するスイッチング素子を駆動するためのゲート駆動信号を示す図である。
【図５Ｂ】実施の形態１に係る電力変換装置のうち単相インバータを構成するスイッチング素子を駆動するためのゲート駆動信号を示す図である。
【図６Ａ】異なる素子耐圧を有する半導体素子について、半導体素子への印加電圧と故障確率との関係を示す図である。
【図６Ｂ】種類の異なる半導体素子について、半導体素子への印加電圧と故障確率との関係を示す図である。
【図７】実施の形態２に係る電力変換システムの構成を示す概略構成図である。
【図８】実施の形態２に係る非絶縁降圧チョッパ回路の回路構成の一例を示す図である。
【図９Ａ】実施の形態２に係る非絶縁降圧チョッパ回路を構成するスイッチング素子のゲート駆動信号及びリンクコンデンサの電圧を示す図である。
【図９Ｂ】実施の形態２に係る非絶縁降圧チョッパ回路を構成するスイッチング素子のゲート駆動信号及びリンクコンデンサの電圧を示す別の図である。
【図１０】実施の形態４に係る電力変換装置において、種類の異なる半導体素子の故障確率の合わせ方を説明するための図である。
【図１１】実施の形態５に係る航空機を示す概略構成図である。
【図１２】実施の形態６に係る航空機を示す概略構成図である。
【図１３】実施の形態１から６に係る制御装置のハードウエア構成図である。
【発明を実施するための形態】
【００１２】
以下、本実施の形態について図を参照して説明する。なお、各図中、同一符号は、同一または相当部分を示すものとする。
【００１３】
実施の形態１．
以下、実施の形態１に係る電力変換装置について図を用いて説明する。
図１は、実施の形態１に係る電力変換装置３を用いた電力変換システムの一例を示す概略構成図である。図において、電源１と負荷４との間に、ＤＣリンクコンデンサ２及び電力変換装置３が並列に接続されている。電力変換装置３は直流電源である電源１からの電力を所定の電力に変換して負荷４に出力する電力変換部であるインバータ１０とその制御部である制御装置２０とを具備する。なお、本実施の形態１においてはインバータ１０として、ＤＣ／ＡＣインバータを例に説明する。
【００１４】
図２Ａ、図２Ｂは、インバータ１０の回路構成の一例を示す図で、ＤＣ／ＡＣインバータ１０は、三相３レベルインバータ３０及び単相インバータ４０を備えている。
図２Ａにおいて、三相３レベルインバータ３０を構成するスイッチング素子Ｑ１〜Ｑ１２は半導体素子であるＩＧＢＴ（Ｉｎｔｅｇｒａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）にダイオードが逆並列接続された構造を有し、単相インバータ４０を構成するスイッチング素子Ｑ１３〜Ｑ２４は半導体素子であるＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）にダイオードが逆並列接続された構造を有する例である。図２Ｂにおいて、三相３レベルインバータ３０を構成するスイッチング素子Ｑ１〜Ｑ１２は図２Ａと同様に半導体素子であるＩＧＢＴにダイオードが逆並列接続された構造を有し、単相インバータ４０を構成するスイッチング素子Ｑ１３〜Ｑ２４は半導体素子であるＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）にダイオードが逆並列接続された構造を有する例である。
【００１５】
ここで、三相３レベルインバータ３０を構成するスイッチング素子Ｑ１〜Ｑ１２及び単相インバータ４０を構成するスイッチング素子Ｑ１３〜Ｑ２４はいずれもワイドバンドギャップ半導体を用いて形成されたものが好ましい。詳細は後述するが、特に単相インバータ４０を構成するスイッチング素子Ｑ１３〜Ｑ２４は高速スイッチングを行うので、ワイドバンドギャップ半導体を用いて形成されたスイッチング素子がより好適である。
【００１６】
図２Ａ、図２Ｂの三相３レベルインバータ３０及び単相インバータ４０を構成するスイッチング素子Ｑ１〜Ｑ２４の構造を図３Ａ、図３Ｂ、図３Ｃを用いて説明する。
図３Ａは、三相３レベルインバータ３０を構成するスイッチング素子Ｑ１からＱ１２に適用される半導体素子の構成を示す一例で、コレクタ端子Ｃ、ゲート端子Ｇ、エミッタ端子Ｅを有するＩＧＢＴ１３とこれに逆並列接続されたダイオード１４とで構成される。ＩＧＢＴ１３は、Ｓｉ−ＩＧＢＴであっても、ワイドバンドギャップ半導体を用いた例えばＳｉＣ−ＩＧＢＴであってもよい。また、ダイオード１４はＳｉ−ダイオードであっても、ワイドバンドギャップ半導体を用いた例えばＳｉＣ−ダイオードであってもよい。
【００１７】
図３Ｂは、単相インバータ４０を構成するスイッチング素子Ｑ１３〜Ｑ２４に適用される半導体素子の構成を示す一例で、ドレイン端子Ｄ、ゲート端子Ｇ、ソース端子Ｓを有するＭＯＳＦＥＴ１５とこれに逆並列接続されたダイオード１６とで構成される。ＭＯＳＦＥＴ１５は、Ｓｉ−ＭＯＳＦＥＴであっても、ワイドバンドギャップ半導体を用いた例えばＳｉＣ−ＭＯＳＦＥＴであってもよい。また、ダイオード１６はＳｉ−ダイオードであっても、ワイドバンドギャップ半導体を用いた例えばＳｉＣ−ダイオードであってもよい。しかし、望ましくはワイドバンドギャップ半導体を用いた半導体素子である方がよい。
【００１８】
図３Ｃは、単相インバータ４０を構成するスイッチング素子Ｑ１３〜Ｑ２４に適用される半導体素子の別の構成を示す一例で、ドレイン端子Ｄ、ゲート端子Ｇ、ソース端子Ｓを有するＨＥＭＴ１７とこれに逆並列接続されたダイオード１８とで構成される。ＨＥＭＴ１７は、例えばワイドバンドギャップ半導体を用いたＧａＮ−ＨＥＭＴである。また、ダイオード１８はショットキーバリアダイオード、Ｓｉ−ダイオードであっても、ワイドバンドギャップ半導体を用いた例えばＳｉＣ−ダイオードであってもよい。しかし、望ましくはワイドバンドギャップ半導体を用いた半導体素子である方がよい。
【００１９】
次に、図２Ａを用いて、インバータ１０の回路構成について説明する。
図２Ａにおいて、三相３レベルインバータ３０は、直列接続されたＰ側コンデンサ３１とＮ側コンデンサ３２、直列接続されたスイッチング素子Ｑ１〜スイッチング素子Ｑ４、直列接続されたスイッチング素子Ｑ５〜スイッチング素子Ｑ８、直列接続されたスイッチング素子Ｑ９〜スイッチング素子Ｑ１２がＤＣリンクコンデンサ２に並列接続されて構成されている。
【００２０】
Ｐ側コンデンサ３１とＮ側コンデンサ３２との接続点Ｅは、ダイオードＤ１のアノード端子とダイオードＤ２のカソード端子との接続点Ｅｕ、ダイオードＤ３のアノード端子とダイオードＤ４のカソード端子との接続点Ｅｖ、及びダイオードＤ５のアノード端子とダイオードＤ６のカソード端子との接続点Ｅｗと接続されている。
【００２１】
ダイオードＤ１のカソード端子はスイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点Ｋｕと接続され、ダイオードＤ３のカソード端子はスイッチング素子Ｑ５とスイッチング素子Ｑ６との接続点Ｋｖと接続され、ダイオードＤ５のカソード端子はスイッチング素子Ｑ９とスイッチング素子Ｑ１０との接続点Ｋｗと接続されている。
【００２２】
ダイオードＤ２のアノード端子はスイッチング素子Ｑ３とスイッチング素子Ｑ４との接続点Ａｕと接続され、ダイオードＤ４のアノード端子はスイッチング素子Ｑ７とスイッチング素子Ｑ８との接続点Ａｖと接続され、ダイオードＤ６のアノード端子はスイッチング素子Ｑ１１とスイッチング素子Ｑ１２との接続点Ａｗと接続されている。
【００２３】
スイッチング素子Ｑ２とスイッチング素子Ｑ３との接続点ｕ、スイッチング素子Ｑ６とスイッチング素子Ｑ７との接続点ｖ、及びスイッチング素子Ｑ１０とスイッチング素子Ｑ１１との接続点ｗはそれぞれ単相インバータ４０に接続されている。
直列に接続されたスイッチング素子Ｑ１〜スイッチング素子Ｑ４はＵ相のレグを、直列に接続されたスイッチング素子Ｑ５〜スイッチング素子Ｑ８はＶ相のレグを、直列に接続されたスイッチング素子Ｑ９〜スイッチング素子Ｑ１２はＷ相のレグをそれぞれ構成する。
【００２４】
単相インバータ４０は、各相に対応した４つのスイッチング素子のブリッジ回路で構成されている。すなわち、直列に接続されたスイッチング素子Ｑ１３とスイッチング素子Ｑ１４、直列に接続されたスイッチング素子Ｑ１５とスイッチング素子Ｑ１６、及びコンデンサ４１が並列に接続されたＵ相インバータ、直列に接続されたスイッチング素子Ｑ１７とスイッチング素子Ｑ１８、直列に接続されたスイッチング素子Ｑ１９とスイッチング素子Ｑ２０、及びコンデンサ４１が並列に接続されたＶ相インバータ、直列に接続されたスイッチング素子Ｑ２１とスイッチング素子Ｑ２２、直列に接続されたスイッチング素子Ｑ２３とスイッチング素子Ｑ２４、及びコンデンサ４１が並列に接続されたＷ相インバータを備えている。
【００２５】
スイッチング素子Ｑ１３とスイッチング素子Ｑ１４との接続点Ｕは三相３レベルインバータ３０の接続点ｕと接続され、スイッチング素子Ｑ１７とスイッチング素子Ｑ１８との接続点Ｖは三相３レベルインバータ３０の接続点ｖと接続され、スイッチング素子Ｑ２１とスイッチング素子Ｑ２２との接続点Ｗは三相３レベルインバータ３０の接続点ｗとそれぞれ接続されている。
【００２６】
スイッチング素子Ｑ１５とスイッチング素子Ｑ１６との接続点Ｕｏ、スイッチング素子Ｑ１９とスイッチング素子Ｑ２０との接続点Ｖｏ、スイッチング素子Ｑ２３とスイッチング素子Ｑ２４との接続点Ｗｏは、それぞれ負荷４に接続される。
【００２７】
制御装置２０は、三相３レベルインバータ３０及び単相インバータ４０に設けられた電流センサ（図示せず）あるいは電圧センサ（図示せず）からのセンサ信号を受信するとともに、三相３レベルインバータ３０及び単相インバータ４０の具備するスイッチング素子Ｑ１〜Ｑ２４にゲート駆動信号を出力し、所定の電力に変換するように制御を行う。
【００２８】
次に、実施の形態１に係る電力変換装置３の動作について説明する。
図４Ａは、目標とするインバータ１０からの出力電圧指令値を示す図で、ここではＵ相の例を示している。出力波形は図のように正弦波である。図４Ｂは三相３レベルインバータ３０の出力電圧指令値（Ｕ相）を示す図で、出力波形は１パルスの方形波である。図４Ｃに、単相インバータ４０の出力電圧指令値（Ｕ相）を示すが、図４Ａの目標出力波形と図４Ｂの三相３レベルインバータ３０の出力電圧指令値の差分の波形となる。
【００２９】
三相３レベルインバータ３０及び単相インバータ４０は、制御装置２０からのゲート駆動信号により、それぞれの所定の波形の出力電圧指令値により電圧を出力する。
三相３レベルインバータ３０は、低周波のスイッチング動作により、ワンパルスの波形を生成し、単相インバータ４０は出力電圧指令値がＰＷＭ（Ｐｕｌｓｅ  ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）により生成された波形であるため、多数のパルス状の電圧波形を生成する。そのため、単相インバータ４０の各コンデンサ４１の電圧が、三相３レベルインバータ３０の入力コンデンサであるＰ側コンデンサ３１及びＮ側コンデンサ３２の電圧より小さくなるように設定する。例えば、１／２あるいは１／３程度に設定すれば、単相インバータ４０のＰＷＭ動作において高調波成分の少ない安定した波形を出力することができる。
【００３０】
制御装置２０は、コンデンサの電圧比の関係を保つように、三相３レベルインバータ３０及び単相インバータ４０に設けられた電流センサあるいは電圧センサからのセンサ信号を用いてゲート駆動信号を演算し、各スイッチング素子Ｑ１〜Ｑ２４に出力する。その結果、三相３レベルインバータ３０は、高い直流電圧で低周波のスイッチング動作によりワンパルスの波形を生成し、単相インバータ４０は低い直流電圧で高速スイッチング動作を行うことになる。
【００３１】
図５Ａは、三相３レベルインバータ３０の出力電圧指令値（Ｕ相）に対応する電圧波形を出力するためにスイッチング素子に出力されるゲート駆動信号を示す図である。図において、上から順に、三相３レベルインバータ３０の出力電圧指令値（Ｕ相）、三相３レベルインバータ３０のＵ相のレグを構成するスイッチング素子Ｑ１〜スイッチング素子Ｑ４を駆動するためのゲート駆動信号の波形である。スイッチング素子Ｑ１〜スイッチング素子Ｑ４は一周期当たりオン及びオフが１回ずつスイッチングする。そのため、三相３レベルインバータ３０を構成するスイッチング素子はスイッチング回数が少ないので、スイッチング時間（ターンオン時間及びターンオフ時間）が長いＳｉ−ＩＧＢＴ等の半導体素子を使用することができる。このとき半導体素子のコレクタ―エミッタ間の印加電圧はゲート駆動信号がオフ(すなわち０)の期間に入力コンデンサであるＰ側コンデンサ３１またはＮ側コンデンサ３２の電圧値となり、ゲート駆動信号がオン(すなわち１)の期間の電圧値は０となる（実際には内部による電圧降下分印加される）。
【００３２】
図５Ｂは、単相インバータ４０の出力電圧指令値（Ｕ相）に対応する電圧波形を出力するためのスイッチング素子に出力されるゲート駆動信号を示す図である。図において、上から順に、単相インバータ４０の出力電圧指令値及びキャリア波（Ｕ相）、単相インバータ４０のＵ相のインバータを構成するスイッチング素子Ｑ１３〜スイッチング素子Ｑ１６を駆動するためのゲート駆動信号の波形である。スイッチング素子Ｑ１３〜スイッチング素子Ｑ１６は一周期当たり複数回ずつオン及びオフスイッチングする。ＰＷＭ動作する単相インバータ４０を構成するスイッチング素子はスイッチング回数が多いので、スイッチング損失の小さいＳｉＣ−ＭＯＳＦＥＴ等の高周波駆動に適した半導体素子を使用すればよい。このとき半導体素子のコレクタ―エミッタ間の印加電圧はゲート駆動信号がオフ(すなわち０)の期間にコンデンサ４１の電圧値となり、ゲート駆動信号がオン(すなわち１)の期間の電圧値は０となる（実際には内部による電圧降下分印加される）。
【００３３】
単相インバータ４０の各コンデンサ４１の電圧が、三相３レベルインバータ３０の入力コンデンサであるＰ側コンデンサ３１及びＮ側コンデンサ３２の電圧より小さくなるように、例えば、１／２あるいは１／３に設定した場合、単相インバータ４０を構成するスイッチング素子に印加される電圧は、三相３レベルインバータ３０を構成するスイッチング素子に印加される電圧の１／２あるいは１／３となる。すなわち、いずれのインバータに用いられるかによって印加電圧が異なることになる。これらは３相の電力変換装置でなくても各インバータの出力相電圧のステップ幅を変えることにより複数半導体素子において印加電圧を異ならせることができる。
【００３４】
次に、中性子線による半導体素子の偶発故障と半導体素子に印加される電圧との関係について説明する。
宇宙から飛来する中性子線により半導体素子が破壊されるＳＥＢ（Ｓｉｎｇｌｅ  Ｅｖｅｎｔ  Ｂｕｒｎｏｕｔ）現象は、例えば、コレクタとエミッタ間に電圧が印加されたＳｉ−ＩＧＢＴにおいて、中性子線がＳｉ−ＩＧＢＴを構成するＳｉ原子等に衝突し、Ｓｉ−ＩＧＢＴの絶縁耐量が低下することで生じる。Ｓｉ−ＩＧＢＴの絶縁耐量が低下すると、本来の耐圧を担保できない、あるいは過電流が通電され素子破壊に至るためである。このＳＥＢ現象による故障は確率的に発生するものであり、中性子線量に比例して故障確率は上昇するため、高度が高いほど故障確率が上昇することが知られている。また、この現象により発生する偶発故障の耐性を表した指標としてＬＴＤＳ（Ｌｏｎｇ  Ｔｅｒｍ  ＤＣ  Ｓｔａｂｉｌｉｔｙ）があり、これを用いて半導体素子の故障確率を記述することができる。
【００３５】
一方、非特許文献１によれば、ＳＥＢ現象による半導体素子の故障確率は半導体素子に印加される電圧を下げると、故障確率は下がる傾向にある。また、同種の半導体素子において、耐圧が高い半導体素子は耐圧が低い半導体素子より故障確率が低いことは自明である。発明者らはこれらの関係を図６Ａ及び図６Ｂを用いて整理した。
【００３６】
図６Ａは、異なる素子耐圧を有する同種の半導体素子について、半導体素子への印加電圧とＳＥＢ現象による故障確率との関係を示す模式図である。同種素子の耐圧が低、中、高と異なる場合において、例えば半導体素子印加電圧がＶＡの時、半導体耐圧が低いほど故障確率が大きくなる。また、これら半導体のＬＴＤＳ特性により、印加電圧を下げると故障確率は指数関数的に減少する。すなわち半導体素子耐圧またはブレークダウン電圧が異なる同種類の半導体素子において動作電圧（印加電圧）が等しい場合に半導体素子の故障確率は素子耐圧またはブレークダウン電圧に反比例する。
【００３７】
図において、半導体素子耐圧が高い素子の故障確率を設定値とし、半導体素子耐圧が高い素子の印加電圧がＶＡの時、半導体素子耐圧が中の素子を同じ印加電圧ＶＡで駆動すると故障確率が大きくなってしまうが、半導体素子耐圧が中の素子の印加電圧をＶＢに降圧することで故障確率を設定値に調整できる。すなわち、両者の故障確率を同等にすることができる。同様に半導体素子耐圧が低い素子の印加電圧をＶＡからＶＣに降圧することで故障確率を設定値に調整できる。
【００３８】
図６Ｂは、種類が異なり、同耐圧（素子耐圧が等しいが、ブレークダウン電圧は等しくなくてもよい）である半導体素子について、半導体素子への印加電圧とＳＥＢによる故障確率との関係を示す模式図である。種類が異なるとは、例えばＩＧＢＴとＭＯＳＦＥＴとの関係である。図において、半導体素子印加電圧がＶＤでは、ＳＥＢ現象による半導体故障確率は素子Ｂの方が素子Ａより大きい。素子Ａの故障確率を設定値とするとき、素子Ｂの印加電圧をＶＤからＶＥに降圧することで故障確率を設定値に調整できる。また、素子Ｂの印加電圧がＶｙにおいては、素子Ａの印加電圧をＶｘにすることで同等の故障確率に調整できる。
【００３９】
ここで、半導体素子の素子耐圧は、例えばＩＧＢＴではコレクタ−エミッタ間（ＭＯＳＦＥＴであればドレイン-ソース間）に許容される電圧上限値を表しており、この値は各製造メーカによって定められる。半導体素子の素子耐圧により制限される値を超えた電圧が印加された場合、ブレークダウン電圧領域に達し、素子が異常発熱を起こし、破壊に至る。このときの電圧をブレークダウン電圧と言う。ブレークダウン電圧は素子ごとに決まっている（同一素子においても製品バラツキにより異なる場合がある）。
【００４０】
以上の知見から、本実施の形態のインバータ１０を構成する半導体素子の故障確率の調整方法について説明する。
上述のとおり、単相インバータ４０を構成するスイッチング素子に印加される電圧は、設定された比率に基づいて、三相３レベルインバータ３０を構成するスイッチング素子に印加される電圧の例えば、１／２あるいは１／３となる。三相３レベルインバータ３０を構成するスイッチング素子は、例示したように印加電圧が高いので素子耐圧の高い半導体素子を用い、単相インバータ４０を構成するスイッチング素子には印加電圧の中または低い半導体素子を用いる。このとき、図６Ａ及び図６Ｂに従って、両者の印加電圧に対して故障確率が同等あるいは近くなるように、素子耐圧及び印加電圧の設定を行う。
【００４１】
また、スイッチング周波数の観点で、例示したように三相３レベルインバータ３０を構成するスイッチング素子と単相インバータ４０を構成するスイッチング素子とを異なる種類の半導体素子で構成した場合は、図６Ｂに従って、両者の印加電圧に対して故障確率が同等あるいは近くなるように、素子の種類及び印加電圧の設定を行う。
【００４２】
複数の半導体素子を備えた電力変換装置においては、例えば、一部に故障確率の著しく低い素子を用いていてもそのメリットを活かせず、全体として信頼性確保のために過剰な耐圧品の使用等の手当をして装置の大型化、重量化及びコストの増加を招いていた。本実施の形態においては、電力変換装置を構成する半導体素子の故障確率を同等あるいは近くなるように設定するので、信頼性を確保しつつ装置の大型化、重量化及びコストの増加を抑制することができる。
【００４３】
なお、インバータ１０の動作及びインバータ１０を構成する半導体素子の故障確率の調整方法等については、図２Ａの構成を中心に説明したが、図２Ｂの単相インバータ４０を構成するスイッチング素子Ｑ１３〜Ｑ２４は半導体素子であるＨＥＭＴにダイオードが逆並列接続された構造の例であっても同様であるので、説明は省略する。
【００４４】
以上のように、本実施の形態１によれば、航空機用途等の中性子線の影響を受けやすい環境において使用される電力変換装置であって、複数の半導体素子を用いて構成された電力変換装置３において、半導体素子に印加される電圧、半導体素子の耐圧（素子耐圧またはブレークダウン電圧）、素子の種類を調整することにより複数の半導体素子の故障確率を同等となるようにしたので、信頼性を確保しつつ装置の大型化、重量化及びコストの増加を抑制することができる。
【００４５】
すなわち、実施の形態１に係る電力変換装置に用いられる複数の半導体素子は、制御装置により生成された駆動信号に基づいてそれぞれ電圧が印加されるが、複数の前記半導体素子は同じ電圧が印加された場合に中性子線による故障確率が異なるものを含むように構成し、それぞれの半導体素子に駆動信号に基づいて生成された電圧が印加されたときに故障確率が同様となるように調整するものである。
【００４６】
また、本実施の形態１の電力変換装置は、三相３レベルインバータ３０と単相インバータ４０とを備えたインバータ１０、及びインバータ１０の駆動制御を行う制御装置２０を備え、三相３レベルインバータ３０を構成するスイッチング素子には高耐圧の半導体素子を用い、単相インバータ４０を構成するスイッチング素子には、ワイドバンドギャップ半導体により形成された半導体素子を用いて構成し、それらの半導体素子の故障確率を同等となるように調整したので、上記の効果に加え、スイッチング素子の駆動に伴う損失も低減し、高効率な電力変換装置を提供することができる。
【００４７】
なお、故障確率を同等となるように調整する場合は、故障確率の低い素子に合わせるように耐圧、印加電圧等を調整することが望ましいことは言うまでもない。
また、同等とは、完全に一致する場合に限らず、同様の効果が奏される範囲で、多少異なる場合も含む。
【００４８】
実施の形態２．
以下、実施の形態２に係る電力変換装置について図を用いて説明する。
図７は、実施の形態２に係る電力変換システムの構成を示す概略構成図である。実施の形態１の図１との違いは、電源電圧を調整するためのＤＣ／ＤＣコンバータ５０を電源１とＤＣリンクコンデンサ２との間に設けたことである。実施の形態１においては、接続しＤＣ／ＡＣインバータ１０への入力電圧すなわちスイッチング素子に印加される電圧は電源１の電圧が基準となっていた。しかし、航空機の離陸前後では電力変換装置を動作させながら高度を上昇させるため、離陸前の海抜０ｍ付近でのＳＥＢ現象による故障確率は高度に伴い増加する。ＤＣ／ＡＣインバータ１０へ入力電圧が一定では、高度上昇に伴う半導体素子の故障確率を低減することは困難である。そのため、スイッチング素子に印加する電圧を可変にし、印加電圧を制御可能として半導体素子の故障確率を調整できるようにした。
【００４９】
図８は、実施の形態２に係るＤＣ／ＤＣコンバータ５０の一例として、非絶縁降圧チョッパ回路の回路構成の一例を示す図である。図において、非絶縁降圧チョッパ回路は、直列に接続されたスイッチング素子Ｑ２０１及びスイッチング素子Ｑ２０２と、スイッチング素子Ｑ２０１とスイッチング素子Ｑ２０２との接続点ａに一端が接続されたＤＣリアクトル５１とを備える。スイッチング素子Ｑ２０１、Ｑ２０２は図３Ｂで示したような、ＳｉＣ−ＭＯＳＦＥＴ１５これに逆並列接続されたダイオードとで構成される。
【００５０】
図９Ａ、図９Ｂは、非絶縁降圧チョッパ回路であるＤＣ／ＤＣコンバータ５０のスイッチング素子の印加電圧（駆動信号）及びＤＣリンクコンデンサ２の電圧を示す図である。図９Ａのようにスイッチング素子Ｑ２０１、Ｑ２０２の導通率を５０％とすると、ＤＣリンクコンデンサ２の電圧は入力電圧の半分に降圧される。また、図９Ｂのようにスイッチング素子Ｑ２０１の導通率が１００％、スイッチング素子Ｑ２０２の導通率が０％とすると、ＤＣリンクコンデンサ２の電圧は入力電圧すなわち、電源１の電圧と等しくなる。
このように、スイッチング素子Ｑ２０１、Ｑ２０２を駆動するゲート電圧の通電率に応じてＤＣリンクコンデンサ２に印加される電圧を、
ＤＣリンクコンデンサ電圧=入力電圧×スイッチング素子Ｑ２０１の導通率
で調整することができる。
【００５１】
このＤＣ／ＤＣコンバータ５０のスイッチング素子Ｑ２０１、Ｑ２０２には電源電圧と等しい電圧が印加されるため、これらスイッチング素子を構成する半導体素子の耐圧またはブレークダウン電圧はインバータ１０のスイッチング素子を構成する半導体素子よりも高いもの用いる必要がある。インバータ１０のスイッチング素子を構成する多数の（２４個）の半導体素子の耐圧を低くすることができ、装置全体の軽量化につながる。
【００５２】
また、このように非絶縁降圧チョッパであるＤＣ／ＤＣコンバータ５０のスイッチング素子Ｑ２０１、Ｑ２０２の導通率を調整することでインバータ１０を構成する半導体素子の印加電圧を変えることができ、高度上昇に伴い、印加電圧を下げることで故障確率を低減するように調整するとともに、複数の半導体素子の故障確率を同等にするように調整することが可能となる。例えば、故障確率は電力変換装置が搭載される航空機の運航時間の最も長い巡航時の平均高度に基づいて設定する。また、印加電圧は、その印加電圧における故障確率と機体毎に設定された飛行時間とで決まる飛行サイクル寿命が、予め設定された寿命を満たすように、設定する。
【００５３】
以上のように、実施の形態２によれば、ＤＣリンクコンデンサ２の電圧を降下させるように調整するＤＣ／ＤＣコンバータ５０をさらに設けたので、同じ印加電圧のままであると高度上昇に伴い故障確率が増加するところを、印加電圧を低減することで、故障確率を低減することができる。降下したＤＣリンクコンデンサ２の電圧に基づいて、実施の形態１のように印加電圧を調整すれば、電力変換装置を構成する複数の半導体素子の故障確率を同等にするように調整することが可能となり、電力装置の信頼性を確保することができる。
【００５４】
実施の形態３．
以下、実施の形態３に係る電力変換装置について説明する。
スイッチング素子を構成する半導体素子は図３Ａ〜図３Ｃに示したように、ＩＧＢＴ、ＭＯＳＦＥＴ、ＨＥＭＴの各トランジスタにダイオードが逆並列接続されている。図３ＢでＳｉＣ−ＭＯＳＦＥＴにＳｉＣ−ダイオードが逆並列接続されている例をとると、この２つの半導体素子も同じ耐圧に対し、ＳＥＢによる故障確率が異なる。１つのスイッチング素子には同じ電圧が印加されることから、故障確率の高い半導体素子が故障に対して律速となる。そこで、故障確率の高い半導体素子の耐圧またはブレークダウン電圧を故障確率の低い半導体素子の耐圧またはブレークダウン電圧よりも大きいものとして構成する。これにより、図６Ａ及び図６Ｂを考慮すると、同じ印加電圧に対して、故障確率を同等あるいは近づけることが可能となり、電力変換装置の信頼性を確保することができる。
【００５５】
実施の形態４．
以下、実施の形態４に係る電力変換装置について説明する。
実施の形態１から３では、図２Ａ、図２Ｂで示したように、三相３レベルインバータ３０のスイッチング素子にはＳｉ−ＩＧＢＴが好ましく、単相インバータ４０のスイッチング素子にはＳｉＣ−ＭＯＳＦＥＴまたはＧａＮ−ＨＥＭＴが好ましいと述べたが、これらの組み合わせとは異なる任意の選択を行うことも可能である。種類の異なる半導体素子を用いる場合の考え方について以下に説明する。
【００５６】
非特許文献１のＦｉｇ．６ｂ）には共に１．７ｋＶ耐圧のＳｉＣ−ＭＯＳＦＥＴとＳｉ−ＩＧＢＴの故障確率が示されている。印加電圧（バイアス）１０００VにおいてはＳｉ−ＩＧＢＴの故障確率はＳｉＣ−ＭＯＳＦＥＴの故障確率より大きい。しかし、印加電圧を下げていき、約８７０Vを境にその関係は逆転し、Ｓｉ−ＩＧＢＴの故障確率はＳｉＣ−ＭＯＳＦＥＴの故障確率より小さくなる。
【００５７】
同耐圧で種類の異なる素子においては、故障確率の高い方の素子が律速となる。そのため、故障確率の高い半導体素子の耐圧またはブレークダウン電圧を故障確率の低い半導体素子の耐圧またはブレークダウン電圧よりも大きいものとして構成する。これにより、図６Ａ及び図６Ｂを考慮すると、同じ印加電圧に対して、故障確率を同等あるいは近づけることが可能となり、電力変換装置の信頼性を確保することができる。このような考え方で同じ電圧印加されるスイッチング素子において半導体素子の種類を変更することができる。
【００５８】
一方、実施の形態１から３において、図２Ａの構成によれば、三相３レベルインバータ３０のスイッチング素子にＳｉ−ＩＧＢＴを用い、単相インバータ４０のスイッチング素子にＳｉＣ−ＭＯＳＦＥＴを用いた場合、単相インバータ４０のスイッチング素子のＳｉＣ−ＭＯＳＦＥＴには三相３レベルインバータ３０のスイッチング素子のＳｉ−ＩＧＢＴよりも１／２から１／３低い印加電圧を与えることが好ましいとされている。
図１０に、上述の非特許文献１のＦｉｇ．６ｂ）の１．７ｋＶ耐圧のＳｉＣ−ＭＯＳＦＥＴとＳｉ−ＩＧＢＴの故障確率を模式的に示す。実線は１．７ｋＶ耐圧のＳｉＣ−ＭＯＳＦＥＴとＳｉ−ＩＧＢＴの故障確率の曲線である。この耐圧の素子ではいずれの印加電圧においても、ＳｉＣ−ＭＯＳＦＥＴにＳｉ−ＩＧＢＴよりも１／２から１／３低い印加電圧を与えることはできない。Ｓｉ−ＩＧＢＴの耐圧をさらに大きなものを設定し、その故障確率曲線（Ｓｉ−ＩＧＢＴ＿＞１．７ｋＶ）を点線に示すが、図のようにＳｉ−ＩＧＢＴの印加電圧ＶＦに対し、１．７ｋＶ耐圧のＳｉＣ−ＭＯＳＦＥＴにはＶＦ／２の電圧が印加され、かつ故障確率が同等となる。さらに、ＳｉＣ−ＭＯＳＦＥＴはＳｉ−ＩＧＢＴより印加電圧が小さいことがわかっているので、耐圧を下げたＳｉＣ−ＭＯＳＦＥＴを用いることもできる。図中一点鎖線はＳｉＣ−ＭＯＳＦＥＴの耐圧を１．７ｋＶより小さなものの故障確率曲線（ＳｉＣ−ＭＯＳＦＥＴ＿＜１．７ｋＶ）であるが、ＶＦ／３の電圧が印加され、かつ故障確率が同等となるように設定可能となる。
【００５９】
以上のように、実施の形態４によれば、種類の異なる半導体素子については故障確率の高い半導体素子の耐圧またはブレークダウン電圧を故障確率の低い半導体素子の耐圧またはブレークダウン電圧よりも大きいものとして構成して、故障確率を同等あるいは近づけるようにしたので、電力変換装置の信頼性を確保することができる。
【００６０】
実施の形態５．
以下、実施の形態５に係る航空機について説明する。
図１１は、実施の形態５に係る航空機１００の一例を示す図で、実施の形態１から４で説明した電力変換装置が搭載された状態を示すブロック図である。航空機１００は電動航空機であり、その推進系電力システム６０として、電力源６３、電力源６３に接続された電源（ＤＣ電源）１、電源１に接続され所定の電圧に変換する降圧チョッパ回路を備えたＤＣ／ＤＣコンバータ５０、ＤＣ／ＤＣコンバータ５０で降圧された直流電力を交流電力に変換するインバータ１０、インバータ１０から電力が供給される負荷６１、及びＤＣ／ＤＣコンバータ５０、インバータ１０を制御する制御装置６２を備える。ここで負荷６１は推進力を得るための推進系負荷であり、例えば電動モータである。
【００６１】
実施の形態１から４の電力変換装置は、航空機１００に搭載される推進系電力システム６０の電動航空機用のインバータ１０、ＤＣ／ＤＣコンバータ５０として用いられる。中性子線は高度に比例して増加するため、航空機のように上空を飛行するものに従来の電力変換装置を搭載した場合、故障確率が地上で使用する場合に比べて増加する。中性子線による故障を考慮した実施の形態１から４で説明した電力変換装置を備えた推進系電力システム６０に搭載することで、電動航空機用としてのインバータ１０、電動航空機用としてのＤＣ／ＤＣコンバータ５０それぞれに用いられる半導体素子の故障確率を下げることができるとともに、半導体素子の故障確率を同等となるようにしたので、信頼性を確保しつつ装置の大型化、重量化及びコストの増加を抑制することができる。そのため、電動航空機の燃費も向上する。
【００６２】
実施の形態６．
以下、実施の形態６に係る航空機について説明する。
図１２は、実施の形態６に係る航空機１００の一例を示す図で、実施の形態１から４で説明した電力変換装置が搭載された状態を示すブロック図である。航空機１００は電動航空機であり、その装備品系電力システム７０として、電力源７４、電力源７４に接続され交流電力を直流電力に変換するＡＣ／ＤＣコンバータ７２、ＡＣ／ＤＣコンバータ７２に接続された電源（ＤＣ電源）１、電源１に接続され所定の電圧に変換する降圧チョッパ回路を備えたＤＣ／ＤＣコンバータ５０、ＤＣ／ＤＣコンバータ５０で降圧された直流電力を交流電力に変換するインバータ１０、インバータ１０から電力が供給される負荷７１、及びＤＣ／ＤＣコンバータ５０、インバータ１０、ＡＣ／ＤＣコンバータ７２を制御する制御装置７３を備える。ここで負荷７１は装備品系負荷であり、例えば空調、エンジンスタータ、及び補助電力装置の駆動に用いる電動モータ等を指す。
【００６３】
実施の形態５と同様に、実施の形態１から４の電力変換装置は、航空機１００に搭載される装備品系電力システム７０の電動航空機用のインバータ１０、ＤＣ／ＤＣコンバータ５０として用いられる。中性子線は高度に比例して増加するため、航空機のように上空を飛行するものに従来の電力変換装置を搭載した場合、故障確率が地上で使用する場合に比べて増加する。中性子線による故障を考慮した実施の形態１から４で説明した電力変換装置を備えた装備品系電力システム７０に搭載することで、実施の形態５と同様の効果を奏する。
【００６４】
なお、ＡＣ／ＤＣコンバータ７２に用いられるスイッチング素子の半導体素子についても実施の形態１から４で説明した、故障確率を同等に合わせるように素子設計を行うことでＡＣ／ＤＣコンバータ７２の故障確率を下げることができるとともに、信頼性を確保しつつ装置の大型化、重量化及びコストの増加を抑制することができる。
【００６５】
実施の形態５、６に係る航空機のように複数の電力変換装置を具備する場合は、電力変換装置間での半導体素子の故障確率を同等に合わせるように設計するのが望ましい。
【００６６】
なお、制御装置２０、６２、７３は、ハードウエアの一例を図１３に示すように、プロセッサ１０００と記憶装置２０００から構成される。記憶装置は図示していないが、ランダムアクセスメモリ等の揮発性記憶装置と、フラッシュメモリ等の不揮発性の補助記憶装置とを具備する。また、フラッシュメモリの代わりにハードディスクの補助記憶装置を具備してもよい。プロセッサ１０００は、記憶装置２０００から入力されたプログラムを実行する。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ１０００にプログラムが入力される。また、プロセッサ１０００は、演算結果等のデータを記憶装置２０００の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。
【００６７】
本開示は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【符号の説明】
【００６８】
１：電源、  ２：ＤＣリンクコンデンサ、  ３：電力変換装置、  ４：負荷、  １０：インバータ、  １３：ＩＧＢＴ、  １４：ダイオード、  １５：ＭＯＳＦＥＴ、  １６：ダイオード、  １７：ＨＥＭＴ、  １８：ダイオード、  ２０：制御装置、  ３０：三相３レベルインバータ、  ３１：Ｐ側コンデンサ、  ３２：Ｎ側コンデンサ、  ４０：単相インバータ、  ４１：コンデンサ、  ５０：ＤＣ／ＤＣコンバータ（非絶縁降圧チョッパ回路）、  ５１：ＤＣリアクトル、  ６０：推進系電力システム、  ６１：負荷、  ６２：制御装置、  ６３：電力源、  ７０：装備品系電力システム、  ７１：負荷、  ７２：ＡＣ／ＤＣコンバータ、  ７３：制御装置、  ７４：電力源、  １００：航空機、  １０００：プロセッサ、  ２０００：記憶装置
【要約】
電源（１）と負荷（４）との間に配置され、電源（１）からの電力を変換して負荷（４）に供給する電力変換装置（３）であって、半導体素子から構成される複数のスイッチング素子（Ｑ１〜Ｑ２４）と、複数のスイッチング素子（Ｑ１〜Ｑ２４）を制御する駆動信号を生成する制御装置（２０）と、を備え、複数の半導体素子は制御装置（２０）により生成された駆動信号に基づいてそれぞれ電圧が印加されるとともに、複数の半導体素子は中性子線による故障確率が同等となるようにして、電力変換装置（３）の中性子線による故障を防ぎ、大型化を抑制する。【図１】
0006877660.tif 000002
【図２Ａ】
0006877660.tif 000003
【図２Ｂ】
0006877660.tif 000004
【図３Ａ】
0006877660.tif 000005
【図３Ｂ】
0006877660.tif 000006
【図３Ｃ】
0006877660.tif 000007
【図４Ａ】
0006877660.tif 000008
【図４Ｂ】
0006877660.tif 000009
【図４Ｃ】
0006877660.tif 000010
【図５Ａ】
0006877660.tif 000011
【図５Ｂ】
0006877660.tif 000012
【図６Ａ】
0006877660.tif 000013
【図６Ｂ】
0006877660.tif 000014
【図７】
0006877660.tif 000015
【図８】
0006877660.tif 000016
【図９Ａ】
0006877660.tif 000017
【図９Ｂ】
0006877660.tif 000018
【図１０】
0006877660.tif 000019
【図１１】
0006877660.tif 000020
【図１２】
0006877660.tif 000021
【図１３】
0006877660.tif 000022