(57)【特許請求の範囲】
【請求項１】
第１のループ領域を形成するためにループ状に配線されている第１から第４の導体と、
第２のループ領域を形成するためにループ状に配線されている第５から第８の導体とを備え、
前記第１の導体の一端と前記第２の導体の一端とが接続され、
前記第２の導体の他端と前記第３の導体の一端とが接続され、
前記第３の導体の他端と前記第４の導体の一端とが接続され、
前記第４の導体の他端と前記第５の導体の一端とが接続され、
前記第５の導体の他端と前記第６の導体の一端とが接続され、
前記第６の導体の他端と前記第７の導体の一端とが接続され、
前記第７の導体の他端と前記第８の導体の一端とが接続され、
前記第６の導体は、前記第２の導体と立体交差され、
前記第８の導体は、前記第２の導体及び前記第４の導体のそれぞれと立体交差され、
前記第１のループ領域と前記第２のループ領域とが空間的に重なっており、前記第１のループ領域と前記第２のループ領域との重なり領域が、前記第２の導体、前記第４の導体、前記第６の導体及び前記第８の導体によって形成され、
前記第１の導体は、基板の第１の平面に配置されており、
前記第２の導体は、前記基板の第２の平面に配置されて、一端がビアを介して前記第１の導体の一端と接続されており、
前記第３の導体は、前記第１の平面に配置されて、一端がビアを介して前記第２の導体の他端と接続されており、
前記第４の導体は、前記第２の平面に配置されて、一端がビアを介して前記第３の導体の他端と接続されており、
前記第５の導体は、前記第２の平面に配置されて、一端が前記第４の導体の他端と接続されており、
前記第６の導体は、前記第１の平面に配置されて、一端がビアを介して前記第５の導体の他端と接続されており、
前記第７の導体は、前記第２の平面に配置されて、一端がビアを介して前記第６の導体の他端と接続されており、
前記第８の導体は、前記第１の平面に配置されて、一端がビアを介して前記第７の導体の他端と接続されていることを特徴とする結合ループ回路。
【請求項２】
第１のループ領域を形成するためにループ状に配線されている第１から第４の導体と、
第２のループ領域を形成するためにループ状に配線されている第５から第８の導体とを備え、
前記第１の導体の一端と前記第２の導体の一端とが接続され、
前記第２の導体の他端と前記第３の導体の一端とが接続され、
前記第３の導体の他端と前記第４の導体の一端とが接続され、
前記第４の導体の他端と前記第５の導体の一端とが接続され、
前記第５の導体の他端と前記第６の導体の一端とが接続され、
前記第６の導体の他端と前記第７の導体の一端とが接続され、
前記第７の導体の他端と前記第８の導体の一端とが接続され、
前記第６の導体は、前記第２の導体と立体交差され、
前記第８の導体は、前記第２の導体及び前記第４の導体のそれぞれと立体交差され、
前記第１のループ領域と前記第２のループ領域とが空間的に重なっており、前記第１のループ領域と前記第２のループ領域との重なり領域が、前記第２の導体、前記第４の導体、前記第６の導体及び前記第８の導体によって形成され、
前記第１の導体、前記第２の導体、前記第３の導体及び前記第４の導体のそれぞれは、基板の第１の平面に配置されており、
前記第５の導体、前記第６の導体、前記第７の導体及び前記第８の導体のそれぞれは、前記基板の第２の平面に配置されており、
前記第４の導体の他端と前記第５の導体の一端とがビアを介して接続されていることを特徴とする結合ループ回路。
【請求項３】
前記第３の導体は、前記第１の導体と平行に配置され、
前記第４の導体は、前記第２の導体と平行に配置され、
前記第５の導体は、前記第２の導体と平行に配置され、
前記第６の導体は、前記第１の導体と平行に配置され、
前記第７の導体は、前記第２の導体と平行に配置され、
前記第８の導体は、前記第１の導体と平行に配置されていることを特徴とする請求項１又は請求項２記載の結合ループ回路。
【請求項４】
第１のループ領域を形成するためにループ状に配線されている第１から第４の導体を含む第１の導体線路と、
第２のループ領域を形成するためにループ状に配線されている第５から第８の導体を含む第２の導体線路と、
前記第１の導体線路と前記第２の導体線路との接続部と一端が接続され、他端がグランドと接続されているコンデンサとを備え、
前記第１の導体の一端と前記第２の導体の一端とが接続され、
前記第２の導体の他端と前記第３の導体の一端とが接続され、
前記第３の導体の他端と前記第４の導体の一端とが接続され、
前記第４の導体の他端と前記第５の導体の一端とが接続され、
前記第５の導体の他端と前記第６の導体の一端とが接続され、
前記第６の導体の他端と前記第７の導体の一端とが接続され、
前記第７の導体の他端と前記第８の導体の一端とが接続され、
前記第６の導体は、前記第２の導体と立体交差され、
前記第８の導体は、前記第２の導体及び前記第４の導体のそれぞれと立体交差され、
前記第１のループ領域と前記第２のループ領域とが空間的に重なっており、前記第１のループ領域と前記第２のループ領域との重なり領域が、前記第２の導体、前記第４の導体、前記第６の導体及び前記第８の導体によって形成されており、
前記第１の導体は、基板の第１の平面に配置されており、
前記第２の導体は、前記基板の第２の平面に配置されて、一端がビアを介して前記第１の導体の一端と接続されており、
前記第３の導体は、前記第１の平面に配置されて、一端がビアを介して前記第２の導体の他端と接続されており、
前記第４の導体は、前記第２の平面に配置されて、一端がビアを介して前記第３の導体の他端と接続されており、
前記第５の導体は、前記第２の平面に配置されて、一端が前記第４の導体の他端と接続されており、
前記第６の導体は、前記第１の平面に配置されて、一端がビアを介して前記第５の導体の他端と接続されており、
前記第７の導体は、前記第２の平面に配置されて、一端がビアを介して前記第６の導体の他端と接続されており、
前記第８の導体は、前記第１の平面に配置されて、一端がビアを介して前記第７の導体の他端と接続されていることを特徴とするノイズフィルタ回路。
【請求項５】
第１のループ領域を形成するためにループ状に配線されている第１から第４の導体を含む第１の導体線路と、
第２のループ領域を形成するためにループ状に配線されている第５から第８の導体を含む第２の導体線路と、
前記第１の導体線路と前記第２の導体線路との接続部と一端が接続され、他端がグランドと接続されているコンデンサとを備え、
前記第１の導体の一端と前記第２の導体の一端とが接続され、
前記第２の導体の他端と前記第３の導体の一端とが接続され、
前記第３の導体の他端と前記第４の導体の一端とが接続され、
前記第４の導体の他端と前記第５の導体の一端とが接続され、
前記第５の導体の他端と前記第６の導体の一端とが接続され、
前記第６の導体の他端と前記第７の導体の一端とが接続され、
前記第７の導体の他端と前記第８の導体の一端とが接続され、
前記第６の導体は、前記第２の導体と立体交差され、
前記第８の導体は、前記第２の導体及び前記第４の導体のそれぞれと立体交差され、
前記第１のループ領域と前記第２のループ領域とが空間的に重なっており、前記第１のループ領域と前記第２のループ領域との重なり領域が、前記第２の導体、前記第４の導体、前記第６の導体及び前記第８の導体によって形成されており、
前記第１の導体、前記第２の導体、前記第３の導体及び前記第４の導体のそれぞれは、基板の第１の平面に配置されており、
前記第５の導体、前記第６の導体、前記第７の導体及び前記第８の導体のそれぞれは、前記基板の第２の平面に配置されており、
前記第４の導体の他端と前記第５の導体の一端とがビアを介して接続されていることを特徴とするノイズフィルタ回路。
【請求項６】
前記第１の導体線路と前記第２の導体線路とを有する第１の結合ループ回路と、
前記第１の導体線路と前記第２の導体線路とを有する第２の結合ループ回路とを備えており、
前記コンデンサは、一端が前記第１の結合ループ回路に含まれている第５の導体の一端と接続され、他端がグランドと接続される代わりに、前記第２の結合ループ回路に含まれている第５の導体の一端と接続されており、
前記第１の結合ループ回路に含まれている第６の導体は、前記第１の結合ループ回路に含まれている第２の導体と立体交差されており、
前記第１の結合ループ回路に含まれている第８の導体は、前記第１の結合ループ回路に含まれている第２の導体及び前記第１の結合ループ回路に含まれている第４の導体のそれぞれと立体交差されており、
前記第２の結合ループ回路に含まれている第６の導体は、前記第２の結合ループ回路に含まれている第２の導体と立体交差されており、
前記第２の結合ループ回路に含まれている第８の導体は、前記第２の結合ループ回路に含まれている第２の導体及び前記第２の結合ループ回路に含まれている第４の導体のそれぞれと立体交差されていることを特徴とする請求項４又は請求項５記載のノイズフィルタ回路。
【請求項７】
第１のループ領域を形成するために、線路の形状がループ状である第１から第４の導体を含む第１の導体線路を基板に配線し、
第２のループ領域を形成するために、線路の形状がループ状である第５から第８の導体を含む第２の導体線路を前記基板に配線し、
前記第１の導体の一端と前記第２の導体の一端とを接続し、
前記第２の導体の他端と前記第３の導体の一端とを接続し、
前記第３の導体の他端と前記第４の導体の一端とを接続し、
前記第４の導体の他端と前記第５の導体の一端とを接続し、
前記第５の導体の他端と前記第６の導体の一端とを接続し、
前記第６の導体の他端と前記第７の導体の一端とを接続し、
前記第７の導体の他端と前記第８の導体の一端とを接続し、
前記第１の導体線路及び前記第２の導体線路のそれぞれを前記基板に配線する際、前記第１のループ領域と前記第２のループ領域とが空間的に重なるように、前記第６の導体を、前記第２の導体と立体交差させるとともに、前記第８の導体を、前記第２の導体及び前記第４の導体のそれぞれと立体交差させ、前記第１のループ領域と前記第２のループ領域との重なり領域を、前記第２の導体、前記第４の導体、前記第６の導体及び前記第８の導体によって形成し、
前記第１から第４の前記導体を前記基板に配線する際、
前記第１の導体は、基板の第１の平面に配置し、
前記第２の導体は、前記基板の第２の平面に配置し、一端をビアを介して前記第１の導体の一端と接続し、
前記第３の導体は、前記第１の平面に配置し、一端をビアを介して前記第２の導体の他端と接続し、
前記第４の導体は、前記第２の平面に配置し、一端をビアを介して前記第３の導体の他端と接続し、
前記第５の導体は、前記第２の平面に配置し、一端を前記第４の導体の他端と接続し、
前記第６の導体は、前記第１の平面に配置し、一端をビアを介して前記第５の導体の他端と接続し、
前記第７の導体は、前記第２の平面に配置し、一端をビアを介して前記第６の導体の他端と接続し、
前記第８の導体は、前記第１の平面に配置し、一端をビアを介して前記第７の導体の他端と接続することを特徴とする回路生成方法。
【請求項８】
第１のループ領域を形成するために、線路の形状がループ状である第１から第４の導体を含む第１の導体線路を基板に配線し、
第２のループ領域を形成するために、線路の形状がループ状である第５から第８の導体を含む第２の導体線路を前記基板に配線し、
前記第１の導体の一端と前記第２の導体の一端とを接続し、
前記第２の導体の他端と前記第３の導体の一端とを接続し、
前記第３の導体の他端と前記第４の導体の一端とを接続し、
前記第４の導体の他端と前記第５の導体の一端とを接続し、
前記第５の導体の他端と前記第６の導体の一端とを接続し、
前記第６の導体の他端と前記第７の導体の一端とを接続し、
前記第７の導体の他端と前記第８の導体の一端とを接続し、
前記第１の導体線路及び前記第２の導体線路のそれぞれを前記基板に配線する際、前記第１のループ領域と前記第２のループ領域とが空間的に重なるように、前記第６の導体を、前記第２の導体と立体交差させるとともに、前記第８の導体を、前記第２の導体及び前記第４の導体のそれぞれと立体交差させ、前記第１のループ領域と前記第２のループ領域との重なり領域を、前記第２の導体、前記第４の導体、前記第６の導体及び前記第８の導体によって形成し、
前記第１から第４の前記導体を前記基板に配線する際、
前記第１の導体、前記第２の導体、前記第３の導体及び前記第４の導体のそれぞれは、基板の第１の平面に配置し、
前記第５の導体、前記第６の導体、前記第７の導体及び前記第８の導体のそれぞれは、前記基板の第２の平面に配置し、
前記第４の導体の他端と前記第５の導体の一端とをビアを介して接続することを特徴とする回路生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の導体を備える結合ループ回路及びノイズフィルタ回路とに関するものである。
また、この発明は、導体線路を基板に配線する回路生成方法に関するものである。
【背景技術】
【０００２】
以下の特許文献１には、広い周波数帯域で高いアイソレーションを確保している回路モジュールが開示されている。
特許文献１に開示されている回路モジュールは、第１素子に接続する第１接続ラインと、第２素子に接続する第２接続ラインと、第１接続ラインと第２接続ラインとの接続点を、バイパスコンデンサを介して、グランドへ接続する接地ラインとを備えている。
また、第１接続ラインには、第１インダクタが直列に接続され、第２接続ラインには、第２インダクタが直列に接続されている。
第１インダクタと第２インダクタとは、互いに電磁界結合するように配置されており、電磁界結合による相互インダクタンスが、バイパスコンデンサに寄生しているインダクタンス（以下、「寄生インダクタンス」と称する）を相殺している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−０７７６６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されている回路モジュールは、第１インダクタと第２インダクタとが、基板内の互いに異なる層に積層されており、第１インダクタと第２インダクタとが空間的に重なっている。第１インダクタと第２インダクタとの間の空間的な重なりに位置ずれがなければ、寄生インダクタンスは、電磁界結合による相互インダクタンスによって相殺される。
しかし、第１インダクタと第２インダクタとの間の空間的な重なりに位置ずれが生じている場合、寄生インダクタンスが、電磁界結合による相互インダクタンスによって相殺されないという課題があった。【０００５】
この発明は上記のような課題を解決するためになされたもので、第１から第４の導体によって形成される第１のループ領域と、第５から第８の導体によって形成される第２のループ領域との間の空間的な重なりに位置ずれが生じていても、寄生インダクタンスをキャンセルすることができる結合ループ回路及びノイズフィルタ回路を得ることを目的とする。
また、この発明は、第１のループ領域と第２のループ領域との間の空間的な重なりに位置ずれが生じていても、寄生インダクタンスをキャンセルできる回路を生成する回路生成方法を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る結合ループ回路は、第１のループ領域を形成するためにループ状に配線されている第１から第４の導体と、第２のループ領域を形成するためにループ状に配線されている第５から第８の導体とを備え、第１の導体の一端と第２の導体の一端とが接続され、第２の導体の他端と第３の導体の一端とが接続され、第３の導体の他端と第４の導体の一端とが接続され、第４の導体の他端と第５の導体の一端とが接続され、第５の導体の他端と第６の導体の一端とが接続され、第６の導体の他端と第７の導体の一端とが接続され、第７の導体の他端と第８の導体の一端とが接続され、第６の導体は、第２の導体と立体交差され、第８の導体は、第２の導体及び第４の導体のそれぞれと立体交差されており、第１のループ領域と第２のループ領域とが空間的に重なっており、第１のループ領域と第２のループ領域との重なり領域が、第２の導体、第４の導体、第６の導体及び第８の導体によって形成され、前記第１の導体は、基板の第１の平面に配置されており、前記第２の導体は、前記基板の第２の平面に配置されて、一端がビアを介して前記第１の導体の一端と接続されており、前記第３の導体は、前記第１の平面に配置されて、一端がビアを介して前記第２の導体の他端と接続されており、前記第４の導体は、前記第２の平面に配置されて、一端がビアを介して前記第３の導体の他端と接続されており、前記第５の導体は、前記第２の平面に配置されて、一端が前記第４の導体の他端と接続されており、前記第６の導体は、前記第１の平面に配置されて、一端がビアを介して前記第５の導体の他端と接続されており、前記第７の導体は、前記第２の平面に配置されて、一端がビアを介して前記第６の導体の他端と接続されており、前記第８の導体は、前記第１の平面に配置されて、一端がビアを介して前記第７の導体の他端と接続されているものである。
【発明の効果】
【０００７】
この発明によれば、第６の導体が、第２の導体と立体交差され、第８の導体が、第２の導体及び第４の導体のそれぞれと立体交差されており、第１のループ領域と第２のループ領域とが空間的に重なっており、第１のループ領域と第２のループ領域との重なり領域が、第２の導体、第４の導体、第６の導体及び第８の導体によって形成されているように、結合ループ回路を構成した。したがって、この発明に係る結合ループ回路は、第１のループ領域と第２のループ領域との間の空間的な重なりに位置ずれが生じていても、寄生インダクタンスをキャンセルすることができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１に係るノイズフィルタ回路を示す構成図である。
【図２】実施の形態１に係るノイズフィルタ回路が形成される基板１における第１の平面１ａを示す平面図である。
【図３】実施の形態１に係るノイズフィルタ回路が形成される基板１における第２の平面１ｂを示す平面図である。
【図４】図４Ａは、実施の形態１に係る結合ループ回路１０を示す構成図、図４Ｂは、第１の導体１１と、第２の導体１２と、第３の導体１３と、第４の導体１４とによって形成されている第１のループ領域６１を示す説明図、図４Ｃは、第５の導体１５と、第６の導体１６と、第７の導体１７と、第８の導体１８とによって形成されている第２のループ領域６２を示す説明図、図４Ｄは、第１のループ領域６１と第２のループ領域６２との空間的な重なり領域６３を示す説明図である。
【図５】実施の形態１に係る結合ループ回路１０における複数の導体のうち、基板１における第１の平面１ａに形成される導体を示す説明図である。
【図６】実施の形態１に係る結合ループ回路１０における複数の導体のうち、基板１における第２の平面１ｂに形成される導体を示す説明図である。
【図７】図１に示すノイズフィルタ回路を示す回路図である。
【図８】図７に示すノイズフィルタ回路を等価回路変換した回路図である。
【図９】第１のループ領域６１と第２のループ領域６２との空間的な重なり領域６３の大きさＢｚを示す説明図である。
【図１０】第１のループ領域６１の位置及び第２のループ領域６２の位置を示す説明図である。
【図１１】実施の形態１に係るノイズフィルタ回路が形成される基板１を示す側面図である。
【図１２】実施の形態１に係る回路生成方法を示すフローチャートである。
【図１３】図１３Ａは、第１のループ領域６１が第２のループ領域６２に対して、矢印が示す方向（図中、右方向）にずれてしまっている状態を示す説明図、図１３Ｂは、第１のループ領域６１が第２のループ領域６２に対して、矢印が示す方向（図中、下方向）にずれてしまっている状態を示す説明図、図１３Ｃは、第１のループ領域６１が第２のループ領域６２に対して、矢印が示す方向（図中、右上方向）にずれてしまっている状態を示す説明図である。
【図１４】特許文献１に開示されている回路モジュールにおいて、第１インダクタと第２インダクタとの間の空間的な重なりに位置ずれが有る場合と、重なりに位置ずれが無い場合との高周波信号の透過特性のシミュレーション結果を示す説明図である。
【図１５】図１に示すノイズフィルタ回路において、第１の平面１ａ又は第２の平面１ｂにおけるそれぞれの導体の位置が所望の位置からずれている場合と、所望の位置からずれていない場合との高周波信号の透過特性のシミュレーション結果を示す説明図である。
【図１６】高周波信号の透過特性のシミュレーション条件として、同一の平面に配置されるそれぞれの導体の間の間隔等を示す説明図である。
【図１７】実施の形態１に係る他のノイズフィルタ回路を示す構成図である。
【図１８】実施の形態１に係る他のノイズフィルタ回路が形成される基板１における第１の平面１ａを示す平面図である。
【図１９】実施の形態１に係る他のノイズフィルタ回路が形成される基板１における第２の平面１ｂを示す平面図である。
【図２０】実施の形態２に係るノイズフィルタ回路を示す構成図である。
【図２１】実施の形態２に係るノイズフィルタ回路が形成される基板１における第１の平面１ａを示す平面図である。
【図２２】実施の形態２に係るノイズフィルタ回路が形成される基板１における第２の平面１ｂを示す平面図である。
【図２３】図２０に示すノイズフィルタ回路を示す回路図である。
【図２４】図２３に示すノイズフィルタ回路を等価回路変換した回路図である。
【発明を実施するための形態】
【０００９】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
【００１０】
実施の形態１．
図１は、実施の形態１に係るノイズフィルタ回路を示す構成図である。
図２は、実施の形態１に係るノイズフィルタ回路が形成される基板１における第１の平面１ａを示す平面図であり、図３は、実施の形態１に係るノイズフィルタ回路が形成される基板１における第２の平面１ｂを示す平面図である。
図４Ａは、実施の形態１に係る結合ループ回路１０を示す構成図である。
図４Ｂは、第１の導体１１と、第２の導体１２と、第３の導体１３と、第４の導体１４とによって形成されている第１のループ領域６１を示す説明図である。
図４Ｃは、第５の導体１５と、第６の導体１６と、第７の導体１７と、第８の導体１８とによって形成されている第２のループ領域６２を示す説明図である。
図４Ｄは、第１のループ領域６１と第２のループ領域６２との空間的な重なり領域６３を示す説明図である。
図５は、実施の形態１に係る結合ループ回路１０における複数の導体のうち、基板１における第１の平面１ａに形成される導体を示す説明図である。
図６は、実施の形態１に係る結合ループ回路１０における複数の導体のうち、基板１における第２の平面１ｂに形成される導体を示す説明図である。
【００１１】
図１は、基板１における第２の平面１ｂを見たときに、第１の平面１ａに形成されている導体等が見えているものとして表記している。
図１は、ノイズフィルタ回路の構成を示す図面であって、ノイズフィルタ回路に含まれるそれぞれの導体の長さ及び幅を正確に表している図面ではないため、それぞれの導体の長さ及び幅は、図４に記載されているそれぞれの導体の長さ及び幅と若干相違している。
【００１２】
図１から図６において、基板１は、第１の平面１ａと第２の平面１ｂとを有している。
第１の平面１ａは、基板１の裏面であり、第２の平面１ｂは、基板１の表面である。
しかし、これは一例に過ぎず、第１の平面１ａが基板１の表面であり、第２の平面１ｂが基板１の裏面であってもよい。
入出力端子２は、高周波信号を入出力するための端子である。図１では、入出力端子２をＰｏｒｔ（１）と表記している。
入出力端子３は、高周波信号を入出力するための端子である。図１では、入出力端子３をＰｏｒｔ（２）と表記している。
図１に示すノイズフィルタ回路では、例えば、入出力端子２が高周波信号を入力するための端子として用いられ、入出力端子３が高周波信号を出力するための端子として用いられる。
【００１３】
図１に示すノイズフィルタ回路は、結合ループ回路１０を備えており、結合ループ回路１０は、第１の導体線路及び第２の導体線路を備えている。
第１の導体線路は、第１の導体１１と、第２の導体１２と、第３の導体１３と、第４の導体１４とを含んでいる。第１の導体１１と、第２の導体１２と、第３の導体１３と、第４の導体１４とは、ループ状に配線されており、第１のループ領域６１を形成している。第１のループ領域６１は、図４Ｂにおいて、斜線が施されている領域である。
第２の導体線路は、第５の導体１５と、第６の導体１６と、第７の導体１７と、第８の導体１８とを含んでいる。第５の導体１５と、第６の導体１６と、第７の導体１７と、第８の導体１８とは、ループ状に配線されており、第２のループ領域６２を形成している。第２のループ領域６２は、図４Ｃにおいて、斜線が施されている領域である。
第１のループ領域６１と第２のループ領域６２とは、空間的に重なっている。
第１のループ領域６１と第２のループ領域６２との空間的な重なり領域６３は、図４Ｄにおいて、斜線が施されている領域である。
【００１４】
第１の導体１１は、第１の平面１ａに配置されている。第１の導体１１の一端は、ビア２２を介して第２の導体１２の一端と接続され、第１の導体１１の他端は、ビア２１を介して入出力端子２と接続されている。
第２の導体１２は、第２の平面１ｂに配置されている。第２の導体１２の一端は、ビア２２を介して第１の導体１１の一端と接続され、第２の導体１２の他端は、ビア２３を介して第３の導体１３の一端と接続されている。
第３の導体１３は、第１の平面１ａに配置されている。第３の導体１３の一端は、ビア２３を介して第２の導体１２の他端と接続され、第３の導体１３の他端は、ビア２４を介して第４の導体１４の一端と接続されている。
第４の導体１４は、第２の平面１ｂに配置されている。第４の導体１４の一端は、ビア２４を介して第３の導体１３の他端と接続され、第４の導体１４の他端は、ビア２５を介して導体２６の一端と接続されている。
【００１５】
第５の導体１５は、第２の平面１ｂに配置されている。第５の導体１５の一端は、ビア２７を介して導体２６の他端と接続され、第５の導体１５の他端は、ビア２８を介して第６の導体１６の一端と接続されている。
第６の導体１６は、第１の平面１ａに配置されている。第６の導体１６の一端は、ビア２８を介して第５の導体１５の他端と接続され、第６の導体１６の他端は、ビア２９を介して第７の導体１７の一端と接続されている。
第６の導体１６は、第２の導体１２と立体交差するように配置されている。
第７の導体１７は、第２の平面１ｂに配置されている。第７の導体１７の一端は、ビア２９を介して第６の導体１６の他端と接続され、第７の導体１７の他端は、ビア３０を介して第８の導体１８の一端と接続されている。
第８の導体１８は、第１の平面１ａに配置されている。第８の導体１８の一端は、ビア３０を介して第７の導体１７の他端と接続され、第８の導体１８の他端は、ビア３１を介して入出力端子３と接続されている。
第８の導体１８は、第２の導体１２及び第４の導体１４のそれぞれと立体交差するように配置されている。
【００１６】
ビア２１は、入出力端子２と第１の導体１１の他端とを電気的に接続するために、基板１に挿入されている。
ビア２２は、第１の導体１１の一端と第２の導体１２の一端とを電気的に接続するために、基板１に挿入されている。
ビア２３は、第２の導体１２の他端と第３の導体１３の一端とを電気的に接続するために、基板１に挿入されている。
ビア２４は、第３の導体１３の他端と第４の導体１４の一端とを電気的に接続するために、基板１に挿入されている。
【００１７】
ビア２５は、第４の導体１４の他端と導体２６の一端とを電気的に接続するために、基板１に挿入されている。
導体２６は、第１の平面１ａに配置されている。導体２６の一端は、ビア２５を介して第４の導体１４の他端と接続され、導体２６の他端は、ビア２７を介して第５の導体１５の一端と接続されている。
ビア２７は、導体２６の他端と第５の導体１５の一端とを電気的に接続するために、基板１に挿入されている。ビア２５、導体２６及びビア２７は、第１の導体線路と第２の導体線路との接続部である。
図１から図３に示すノイズフィルタ回路では、導体２６が第１の平面１ａが配置されている。しかし、これに限るものではなく、導体２６は、第２の平面１ｂに配置されていてもよい。
導体２６が第２の平面１ｂに配置されている場合、導体２６の一端が第４の導体１４の他端と接続され、導体２６の他端が第５の導体１５の一端と接続される。導体２６が第２の平面１ｂに配置されている場合、ビア２５，２７は、不要である。
例えば、第４の導体１４の形状がＬ字型、又は、第５の導体１５の形状がＬ字型であり、第４の導体１４の他端と第５の導体１５の一端とが直接接続される場合、導体２６は、不要である。
【００１８】
ビア２８は、第５の導体１５の他端と第６の導体１６の一端とを電気的に接続するために、基板１に挿入されている。
ビア２９は、第６の導体１６の他端と第７の導体１７の一端とを電気的に接続するために、基板１に挿入されている。
ビア３０は、第７の導体１７の他端と第８の導体１８の一端とを電気的に接続するために、基板１に挿入されている。
ビア３１は、第８の導体１８の他端と入出力端子３とを電気的に接続するために、基板１に挿入されている。
コンデンサ３２は、第２の平面１ｂに配置されている。コンデンサ３２の一端は、第１の導体線路と第２の導体線路との接続部であるビア２７と接続され、コンデンサ３２の他端は、ビア３３を介してグランド３４と接続されている。
ビア３３は、コンデンサ３２の他端とグランド３４とを電気的に接続するために、基板１に挿入されている。
グランド３４は、第１の平面１ａに形成されている。
【００１９】
図７は、図１に示すノイズフィルタ回路を示す回路図である。
図７において、４１は、コンデンサ３２のキャパシタンスＣである。
４２は、コンデンサ３２を含む接地経路の寄生インダクタンスＬＥＳＬであり、コンデンサ３２に寄生しているインダクタンスと、基板１のインダクタンスとの総和である。
４３は、第１の導体線路のインダクタンスＬ０、４４は、第２の導体線路のインダクタンスＬ０である。
４５は、第１の導体線路と第２の導体線路との電磁界結合による相互インダクタンスＭである。
図８は、図７に示すノイズフィルタ回路を等価回路変換した回路図である。
【００２０】
次に、図１に示すノイズフィルタ回路の動作について説明する。
図１に示すノイズフィルタ回路は、寄生インダクタンス４２が０に近ければ、結合ループ回路１０を備えていなくても、高周波ノイズを効率よく除去することができる。
しかし、実際の寄生インダクタンス４２は、０ではないため、図１に示すノイズフィルタ回路は、結合ループ回路１０を備えることで、寄生インダクタンス４２をキャンセルしている。
具体的には、第１の導体線路と第２の導体線路との電磁界結合による相互インダクタンスＭが、寄生インダクタンス４２をキャンセルしている。
【００２１】
相互インダクタンスＭは、第１の導体線路に電流が流れることで生じる磁束が、第２の導体線路と鎖交する量である鎖交量Φによって決定される。
鎖交量Φは、第１の導体線路と第２の導体線路との空間的な重なり領域６３の大きさＢｚが大きい程、大きくなり、重なり領域６３の大きさＢｚが変化しなければ、一定である。
したがって、相互インダクタンスＭについても、重なり領域６３の大きさＢｚが変化しなければ、一定である。
【００２２】
図９は、第１のループ領域６１と第２のループ領域６２との空間的な重なり領域６３の大きさＢｚを示す説明図である。図９において、斜線が施されている領域が、空間的な重なり領域６３を表している。
重なり領域６３の大きさＢｚは、Ｂｚ＝ｘ０×ｙ０で表される。図９の例では、ｘ０＝ｙ０である。しかし、これは一例に過ぎず、ｘ０≠ｙ０であってもよい。
図１０は、第１のループ領域６１の位置及び第２のループ領域６２の位置を示す説明図である。
図１０において、Ｘ軸は、第２の導体１２、第４の導体１４、第５の導体１５及び第７の導体１７のそれぞれと平行である。Ｙ軸は、第１の導体１１、第３の導体１３、第６の導体１６及び第８の導体１８のそれぞれと平行である。
図１１は、実施の形態１に係るノイズフィルタ回路が形成される基板１を示す側面図である。図１１示す基板１は、厚みがｈの基板である。
【００２３】
相互インダクタンスＭは、以下の式（１）に示すように表される。
0006880341.tif 000002
式（１）において、ｉ＝１，２、ｊ＝１，２である。ａｘは、重なり領域６３のＸ軸方向の長さ、ａｙは、重なり領域６３のＹ軸方向の長さである。
δｘ１は、第２のループ領域６２に対する第１のループ領域６１の−Ｘ軸方向のでっぱり長さ、δｘ２は、第２のループ領域６２に対する第１のループ領域６１の＋Ｘ軸方向のでっぱり長さである。
δｙ１は、第１のループ領域６１に対する第２のループ領域６２の−Ｙ軸方向のでっぱり長さ、δｙ２は、第１のループ領域６１に対する第２のループ領域６２の＋Ｙ軸方向のでっぱり長さである。
μは、第１のループ領域６１と第２のループ領域６２との間の透磁率である。
【００２４】
ここで、結合ループ回路１０の回路生成方法は、図１２に示すように、ステップＳＴ１〜ＳＴ３で表され、ステップＳＴ１〜ＳＴ３が実行されることで、結合ループ回路１０が生成される。
図１２は、実施の形態１に係る回路生成方法を示すフローチャートである。
以下、ステップＳＴ１〜ＳＴ３の内容を具体的に説明する。
【００２５】
ステップＳＴ１
図１２に示す回路生成方法では、基板１の第１の平面１ａに、第１の導体線路に含まれる導体として、第１の導体１１及び第３の導体１３のそれぞれを配線し、第１の平面１ａに、導体２６を配線する。
また、図１２に示す回路生成方法では、第１の平面１ａに、第２の導体線路に含まれる導体として、第６の導体１６及び第８の導体１８のそれぞれを配線する。
【００２６】
ステップＳＴ２
図１２に示す回路生成方法では、基板１の第２の平面１ｂに、第１の導体線路に含まれる導体として、第２の導体１２及び第４の導体１４のそれぞれを配線する。
また、図１２に示す回路生成方法では、第２の平面１ｂに、第２の導体線路に含まれる導体として、第５の導体１５及び第７の導体１７のそれぞれを配線する。
【００２７】
ステップＳＴ３
図１２に示す回路生成方法では、基板１に複数のビアを施すことで、第１の平面１ａに配線されているそれぞれの導体と、第２の平面１ｂに配線されているそれぞれの導体等との接続を行う。
具体的には、以下の通りである。
（ａ）基板１にビア２１を施すことで、入出力端子２と第１の導体１１の他端とを接続する。
（ｂ）基板１にビア２２を施すことで、第１の導体１１の一端と第２の導体１２の一端とを接続する。
（ｃ）基板１にビア２３を施すことで、第２の導体１２の他端と第３の導体１３の一端とを接続する。
（ｄ）基板１にビア２４を施すことで、第３の導体１３の他端と第４の導体１４の一端とを接続する。
（ｅ）基板１にビア２５を施すことで、第４の導体１４の他端と導体２６の一端とを接続する。
（ｆ）基板１にビア２７を施すことで、導体２６の他端と第５の導体１５の一端とを接続する。
（ｇ）基板１にビア２８を施すことで、第５の導体１５の他端と第６の導体１６の一端とを接続する。
（ｈ）基板１にビア２９を施すことで、第６の導体１６の他端と第７の導体１７の一端とを接続する。
（ｉ）基板１にビア３０を施すことで、第７の導体１７の他端と第８の導体１８の一端とを接続する。
（ｊ）基板１にビア３１を施すことで、第８の導体１８の他端と入出力端子３とを接続する。
【００２８】
図１２に示す回路生成方法では、ステップＳＴ１において、第１の導体１１、第３の導体１３、第６の導体１６、第８の導体１８及び導体２６のそれぞれを第１の平面１ａに配線する。その後、ステップＳＴ２において、第２の導体１２、第４の導体１４、第５の導体１５及び第７の導体１７のそれぞれを第２の平面１ｂに配線している。
したがって、例えば、第１の平面１ａに配線されたそれぞれの導体の位置が、例えば、設計された位置である所望の位置と一致しているとしても、第２の平面１ｂに配線されたそれぞれの導体の位置が、所望の位置からずれてしまっていることがある。
第２の平面１ｂに配線されたそれぞれの導体の位置が、所望の位置からずれてしまっている場合、第１のループ領域６１の位置は、所望の位置と一致している場合の第１のループ領域６１の位置（以下、「第１のループ領域６１の正位置」と称する）からずれてしまうことがある。また、第２の平面１ｂに配線されたそれぞれの導体の位置が、所望の位置からずれてしまっている場合、第２のループ領域６２の位置は、所望の位置と一致している場合の第２のループ領域６２の位置（以下、「第２のループ領域６２の正位置」と称する）からずれてしまうことがある。
【００２９】
逆に、第２の平面１ｂに配線されたそれぞれの導体の位置が、所望の位置と一致しているとしても、第１の平面１ａに配線されたそれぞれの導体の位置が、所望の位置からずれてしまっていることがある。
第１の平面１ａに配線されたそれぞれの導体の位置が、所望の位置からずれてしまっている場合、第１のループ領域６１の位置は、第１のループ領域６１の正位置からずれてしまうことがある。また、第１の平面１ａに配線されたそれぞれの導体の位置が、所望の位置からずれてしまっている場合、第２のループ領域６２の位置は、第２のループ領域６２の正位置からずれてしまうことがある。
【００３０】
図１３Ａ〜図１３Ｃは、第１のループ領域６１と第２のループ領域６２との間の空間的な位置ずれの一例を示す説明図である。
図１３Ａは、第１のループ領域６１が第２のループ領域６２に対して、矢印が示す方向（図中、右方向）にずれてしまっている状態を示している。
図１３Ｂは、第１のループ領域６１が第２のループ領域６２に対して、矢印が示す方向（図中、下方向）にずれてしまっている状態を示している。
図１３Ｃは、第１のループ領域６１が第２のループ領域６２に対して、矢印が示す方向（図中、右上方向）にずれてしまっている状態を示している。
【００３１】
しかし、図１２に示す回路生成方法では、ステップＳＴ１において、第６の導体１６を第１の平面１ａに配線する際、第６の導体１６を第２の導体１２と立体交差（以下、「第１の立体交差」と称する）させている。
また、ステップＳＴ１において、第８の導体１８を第１の平面１ａに配線する際、第８の導体１８を第２の導体１２及び第４の導体１４のそれぞれと立体交差（以下、「第２の立体交差」と称する）させている。
したがって、第１のループ領域６１が第２のループ領域６２に対して、矢印が示す方向にずれてしまっても、第１及び第２の立体交差が実現される範囲でのずれであれば、重なり領域６３の大きさＢｚは、変動しない。
図１３Ａ〜図１３Ｃに示す重なり領域６３の大きさＢｚ＝ｘ０×ｙ０と、図９に示す重なり領域６３の大きさＢｚ＝ｘ０×ｙ０とは、同じである。
重なり領域６３の大きさＢｚが変動しなければ、第１の導体線路と第２の導体線路との電磁界結合による相互インダクタンスＭは、変動しない。
【００３２】
第１の導体線路と第２の導体線路とが、電磁界結合を生じる位置に配置されている場合、電磁界結合による相互インダクタンスＭは、図８に示すように、第１の導体線路のインダクタンスＬ０及び第２の導体線路のインダクタンスＬ０のそれぞれに加わる。
また、コンデンサ３２を含む接地経路の寄生インダクタンス４２は、寄生インダクタンスＬＥＳＬから相互インダクタンスＭの２倍が減算される。
したがって、相互インダクタンスＭの２倍が寄生インダクタンスＬＥＳＬと一致するように、相互インダクタンスＭが設計されていれば、寄生インダクタンスＬＥＳＬをキャンセルすることができる。
図１に示すノイズフィルタ回路は、相互インダクタンスＭの２倍が寄生インダクタンスＬＥＳＬと一致するような、第１の導体線路及び第２の導体線路を有している。
第１の導体線路及び第２の導体線路は、相互インダクタンスＭの２倍が寄生インダクタンスＬＥＳＬと一致するように、重なり領域６３のＸ軸方向の長さαｘ、重なり領域６３のＹ軸方向の長さαｙ、基板１の厚みｈ及び透磁率μのそれぞれが設計されている。
【００３３】
図１４は、特許文献１に開示されている回路モジュールにおいて、第１インダクタと第２インダクタとの間の空間的な重なりに位置ずれが有る場合と、重なりに位置ずれが無い場合との高周波信号の透過特性のシミュレーション結果を示す説明図である。
図１５は、図１に示すノイズフィルタ回路において、第１の平面１ａ又は第２の平面１ｂにおけるそれぞれの導体の位置が所望の位置からずれている場合と、所望の位置からずれていない場合との高周波信号の透過特性のシミュレーション結果を示す説明図である。
図１４及び図１５において、縦軸は、Ｓパラメータの１つであるＳ２１のパラメータ、横軸は、回路モジュール又はノイズフィルタ回路に入力される高周波信号の周波数である。
図１６は、高周波信号の透過特性のシミュレーション条件として、同一の平面に配置されるそれぞれの導体の間の間隔等を示す説明図である。
第２の導体１２と、第４の導体１４との間の間隔は、ｙ０＝３．２ｍｍである。
第２の導体１２と、第７の導体１７との間の間隔は、１ｍｍであり、第５の導体１５と、第７の導体１７との間の間隔は、ｙ０＋５＝８．２ｍｍである。
第６の導体１６と、第８の導体１８との間の間隔は、ｘ０＝３．２ｍｍである。
第１の導体１１と、第３の導体１３との間の間隔は、ｘ０＋５＝８．２ｍｍである。
【００３４】
特許文献１に開示されている回路モジュールでは、図１４に示すように、第１インダクタと第２インダクタとの空間的な重なりに位置ずれが有る場合の高周波信号の透過特性が、空間的な重なりに位置ずれが無い場合の高周波信号の透過特性と異なっている。
したがって、当該回路モジュールでは、第１インダクタと第２インダクタとの空間的な重なりに位置ずれが有る場合の相互インダクタンスと、空間的な重なりに位置ずれが無い場合の相互インダクタンスとは、異なる。
図１に示すノイズフィルタ回路では、図１５に示すように、第１の平面１ａ又は第２の平面１ｂにおけるそれぞれの導体の位置が所望の位置からずれている場合の高周波信号の透過特性と、所望の位置からずれていない場合の高周波信号の透過特性とがほぼ一致している。
したがって、図１に示すノイズフィルタ回路では、それぞれの導体の位置が所望の位置からずれている場合の相互インダクタンスＭと、それぞれの導体の位置が所望の位置からずれていない場合の相互インダクタンスＭとは、ほぼ一致する。
【００３５】
以上の実施の形態１は、第６の導体１６が、第２の導体１２と立体交差され、第８の導体１８が、第２の導体１２及び第４の導体１４のそれぞれと立体交差され、第１のループ領域６１と第２のループ領域６２とが空間的に重なっており、第１のループ領域６１と第２のループ領域６２との重なり領域６３が、第２の導体１２、第４の導体１４、第６の導体１６及び第８の導体１８によって形成されているように、結合ループ回路１０を構成した。したがって、結合ループ回路１０は、第１のループ領域６１と第２のループ領域６２との間の空間的な重なりに位置ずれが生じていても、コンデンサ３２を含む接地経路の寄生インダクタンスＬＥＳＬをキャンセルすることができる。
【００３６】
図４に示す結合ループ回路１０では、第１のループ領域６１の形状が長方形であり、第２のループ領域６２の形状が長方形である。
しかし、これは一例に過ぎず、例えば、第１のループ領域６１の形状が平行四辺形であり、第２のループ領域６２の形状が平行四辺形であってもよい。
ただし、第１のループ領域６１の形状及び第２のループ領域６２の形状のそれぞれが平行四辺形である場合でも、第３の導体１３、第６の導体１６及び第８の導体１８のそれぞれが第１の導体１１と平行に配置されている。また、第４の導体１４、第５の導体１５及び第７の導体１７のそれぞれが第２の導体１２と平行に配置されている。
また、第６の導体１６が、第２の導体１２と立体交差しており、第８の導体１８が、第２の導体１２及び第４の導体１４のそれぞれと立体交差している。
【００３７】
図１から図３に示すノイズフィルタ回路に含まれる結合ループ回路１０では、第１の導体線路及び第２の導体線路のそれぞれが、第１の平面１ａに配置されている導体と、第２の平面１ｂに配置されている導体とを有している。
具体的には、第１の導体１１、第３の導体１３、第６の導体１６及び第８の導体１８のそれぞれが第１の平面１ａに配置され、第２の導体１２、第４の導体１４、第５の導体１５及び第７の導体１７のそれぞれが第２の平面１ｂに配置されている。
しかし、これは一例に過ぎず、第１の導体線路が、第１の平面１ａに配置されている導体のみを有し、第２の導体線路が、第２の平面１ｂに配置されている導体のみを有している結合ループ回路１０であってもよい。
具体的には、図１７から図１９に示すように、第１の導体１１、第２の導体１２、第３の導体１３及び第４の導体１４のそれぞれが第１の平面１ａに配置され、第５の導体１５、第６の導体１６、第７の導体１７及び第８の導体１８のそれぞれが第２の平面１ｂに配置されている結合ループ回路１０であってもよい。なお、導体２６は、第２の平面１ｂに配置されており、ビア２１〜２５、２８〜３０は、不要である。
図１７は、実施の形態１に係る他のノイズフィルタ回路を示す構成図である。
図１８は、実施の形態１に係る他のノイズフィルタ回路が形成される基板１における第１の平面１ａを示す平面図であり、図１９は、実施の形態１に係る他のノイズフィルタ回路が形成される基板１における第２の平面１ｂを示す平面図である。
例えば、第４の導体１４の形状がＬ字型であり、第４の導体１４の他端が、ビア２７と直接接続される場合、導体２６は、不要である。
【００３８】
また、第１の導体線路が、第２の平面１ｂに配置されている導体のみを有し、第２の導体線路が、第１の平面１ａに配置されている導体のみを有している結合ループ回路１０であってもよい。
具体的には、第１の導体１１、第２の導体１２、第３の導体１３及び第４の導体１４のそれぞれが第２の平面１ｂに配置され、第５の導体１５、第６の導体１６、第７の導体１７及び第８の導体１８のそれぞれが第１の平面１ａに配置されている結合ループ回路１０であってもよい。
【００３９】
実施の形態２．
実施の形態１のノイズフィルタ回路は、シングルエンド方式のノイズフィルタ回路である。
実施の形態２では、差動方式のノイズフィルタ回路について説明する。
【００４０】
図２０は、実施の形態２に係るノイズフィルタ回路を示す構成図である。
図２１は、実施の形態２に係るノイズフィルタ回路が形成される基板１における第１の平面１ａを示す平面図であり、図２２は、実施の形態２に係るノイズフィルタ回路が形成される基板１における第２の平面１ｂを示す平面図である。
図２０は、基板１における第２の平面１ｂを見たときに、第１の平面１ａに形成されている導体等が見えているものとして表記している。
図２０から図２２において、図１から図３と同一符号は同一又は相当部分を示すので説明を省略する。
【００４１】
図２０に示すノイズフィルタ回路は、第１の結合ループ回路１０ａ及び第２の結合ループ回路１０ｂを備えている。
第１の結合ループ回路１０ａ及び第２の結合ループ回路１０ｂのそれぞれの構成は、図４に示す結合ループ回路１０の構成と同じである。
ただし、第１の結合ループ回路１０ａに含まれている第１の導体１１は、一端が入出力端子２ａと接続されて、第１の結合ループ回路に含まれている第８の導体１８は、他端が入出力端子３ａと接続されている。
第２の結合ループ回路１０ｂに含まれている第１の導体１１は、一端が入出力端子３ｂと接続されて、第２の結合ループ回路１０ｂに含まれている第８の導体１８は、入出力端子２ｂと接続されている。
入出力端子２ａと入出力端子２ｂとは、一対の差動入出力ポートであり、図２０では、Ｐｏｒｔ（１）と表記されている。
入出力端子３ａと入出力端子３ｂとは、一対の差動入出力ポートであり、図２０では、Ｐｏｒｔ（２）と表記されている。
【００４２】
図２０に示すノイズフィルタ回路では、第２の結合ループ回路１０ｂにおいて、第１の導体線路に含まれる第１の導体１１が入出力端子３ｂと接続され、第２の導体線路に含まれる第８の導体１８が入出力端子２ｂと接続されている。しかし、これは一例に過ぎず、第２の結合ループ回路１０ｂにおいて、第１の導体線路に含まれる第１の導体１１が入出力端子２ｂと接続され、第２の導体線路に含まれる第８の導体１８が入出力端子３ｂと接続されていてもよい。
コンデンサ３５は、一端が第１の結合ループ回路１０ａに含まれている第５の導体１５の一端と接続され、他端が第２の結合ループ回路１０ｂに含まれている第５の導体１５の一端と接続されている。
【００４３】
第１の結合ループ回路１０ａは、図４に示す結合ループ回路１０と同様に、第１のループ領域６１と第２のループ領域６２との間に位置ずれが生じていても、第１及び第２の立体交差が実現される範囲での位置ずれであれば、重なり領域６３の大きさＢｚは、変動しない。
また、第２の結合ループ回路１０ｂにおいても、第１のループ領域６１と第２のループ領域６２との間に位置ずれが生じていても、第１及び第２の立体交差が実現される範囲での位置ずれであれば、重なり領域６３の大きさＢｚは、変動しない。
【００４４】
図２３は、図２０に示すノイズフィルタ回路を示す回路図である。図２３において、図７及び図２０と同一符号は同一又は相当部分を示すので説明を省略する。
５１は、コンデンサ３５のキャパシタンスＣである。
５２は、コンデンサ３５を含む経路の寄生インダクタンスＬＥＳＬであり、コンデンサ３５に寄生しているインダクタンスと、基板１のインダクタンスとの総和である。
図２４は、図２３に示すノイズフィルタ回路を等価回路変換した回路図である。
【００４５】
第１の結合ループ回路１０ａに含まれている第１の導体線路と第１の結合ループ回路１０ａに含まれている第２の導体線路とは、電磁界結合を生じる位置に配置されている。電磁界結合による相互インダクタンスＭは、図２４に示すように、第１の結合ループ回路１０ａに含まれている第１の導体線路のインダクタンスＬ０及び第１の結合ループ回路１０ａに含まれている第２の導体線路のインダクタンスＬ０のそれぞれに加わる。
第２の結合ループ回路１０ｂに含まれている第１の導体線路と第２の結合ループ回路１０ｂに含まれている第２の導体線路とは、電磁界結合を生じる位置に配置されている。電磁界結合による相互インダクタンスＭは、図２４に示すように、第２の結合ループ回路１０ｂに含まれている第１の導体線路のインダクタンスＬ０及び第２の結合ループ回路１０ｂに含まれている第２の導体線路のインダクタンスＬ０のそれぞれに加わる。
また、コンデンサ３５を含む経路の寄生インダクタンス５２は、寄生インダクタンスＬＥＳＬから相互インダクタンスＭの２倍が減算される。
【００４６】
したがって、相互インダクタンスＭの２倍が寄生インダクタンスＬＥＳＬと一致するように、相互インダクタンスＭが設計されていれば、寄生インダクタンスＬＥＳＬをキャンセルすることができる。
図２０に示すノイズフィルタ回路における第１の結合ループ回路１０ａ及び第２の結合ループ回路１０ｂのそれぞれは、相互インダクタンスＭの２倍が寄生インダクタンスＬＥＳＬと一致するような、第１の導体線路及び第２の導体線路を有している。
第１の導体線路及び第２の導体線路は、相互インダクタンスＭの２倍が寄生インダクタンスＬＥＳＬと一致するように、重なり領域６３のＸ軸方向の長さαｘ、重なり領域６３のＹ軸方向の長さαｙ、基板１の厚みｈ及び透磁率μのそれぞれが設計されている。
【００４７】
以上の実施の形態２は、第１の結合ループ回路１０ａ及び第２の結合ループ回路１０ｂのそれぞれにおいて、第６の導体１６が、第２の導体１２と立体交差しており、第８の導体１８が、第２の導体１２及び第４の導体１４のそれぞれと立体交差しているように、ノイズフィルタ回路を構成した。したがって、ノイズフィルタ回路は、第１のループ領域６１と第２のループ領域６２との間の空間的な重なりに位置ずれが生じていても、コンデンサ３５を含む経路の寄生インダクタンスＬＥＳＬをキャンセルすることができる。
【００４８】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００４９】
この発明は、複数の導体を備える結合ループ回路及びノイズフィルタ回路に適している。
また、この発明は、導体線路を基板に配線する回路生成方法に適している。
【符号の説明】
【００５０】
１  基板、１ａ  第１の平面、１ｂ  第２の平面、２，２ａ，２ｂ  入出力端子、３，３ａ，３ｂ  入出力端子、１０  結合ループ回路、１０ａ  第１の結合ループ回路、１０ｂ  第２の結合ループ回路、１１  第１の導体、１２  第２の導体、１３  第３の導体、１４  第４の導体、１５  第５の導体、１６  第６の導体、１７  第７の導体、１８  第８の導体、２１〜２５  ビア、２６  導体、２７〜３１，３３  ビア、３２  コンデンサ、３４  グランド、３５  コンデンサ、４１，５１  キャパシタンス、４２，５２  寄生インダクタンス、４３，４４  インダクタンス、４５  相互インダクタンス、６１  第１のループ領域、６２  第２のループ領域、６３  重なり領域。
【図１】
0006880341.tif 000003
【図２】
0006880341.tif 000004
【図３】
0006880341.tif 000005
【図４】
0006880341.tif 000006
【図５】
0006880341.tif 000007
【図６】
0006880341.tif 000008
【図７】
0006880341.tif 000009
【図８】
0006880341.tif 000010
【図９】
0006880341.tif 000011
【図１０】
0006880341.tif 000012
【図１１】
0006880341.tif 000013
【図１２】
0006880341.tif 000014
【図１３】
0006880341.tif 000015
【図１４】
0006880341.tif 000016
【図１５】
0006880341.tif 000017
【図１６】
0006880341.tif 000018
【図１７】
0006880341.tif 000019
【図１８】
0006880341.tif 000020
【図１９】
0006880341.tif 000021
【図２０】
0006880341.tif 000022
【図２１】
0006880341.tif 000023
【図２２】
0006880341.tif 000024
【図２３】
0006880341.tif 000025
【図２４】
0006880341.tif 000026