(57)【特許請求の範囲】
【請求項１】
凸状部を有する第１導電型の半導体基板と、
前記凸状部の両側の前記半導体基板上に形成された第２導電型の中間層と、
前記凸状部を中心として、前記凸状部の頂部を含む面上に積層された第１導電型の第１クラッド層、活性層および第２導電型の第２クラッド層からなるストライプ状のメサ構造と、
前記メサ構造の両側に形成され、電流を阻止する埋め込み層と、
前記メサ構造および前記埋め込み層の表面に形成された第２導電型のコンタクト層と、
を備え、
ストライプ幅方向における前記凸状部に接する前記中間層の端部間の幅が、ストライプ幅方向における前記メサ構造の底部の端部間の幅よりも広く、
前記メサ構造の両側が、前記半導体基板の表面に対して垂直方向の側面、前記中間層側の底部、および、前記側面と前記底部を繋ぐ斜面とからなり、
前記埋め込み層は、前記メサ構造の両側に順次積層された第２導電型あるいは高抵抗の第１埋め込み層、第１導電型の第２埋め込み層、第２導電型の第３埋め込み層からなり、
前記メサ構造の前記側面に沿った面と前記中間層が前記第１埋め込み層に接する面とが交差する部分から前記中間層が前記第１埋め込み層に接する側の端部までの距離が、前記中間層が前記第１埋め込み層に接する面から前記活性層の上端部までの距離に０．７０８を乗じた距離以上であることを特徴とする光半導体装置。
【請求項２】
前記第１埋め込み層は、前記メサ構造の前記側面を覆う側面部、前記メサ構造の前記斜面を覆う斜面部、および、前記中間層の表面を覆う平坦部からなることを特徴とする請求項１に記載の光半導体装置。
【請求項３】
前記第１埋め込み層における前記平坦部の層厚は、前記側面部の層厚の２倍以上であることを特徴とする請求項２に記載の光半導体装置。
【請求項４】
前記第２導電型のコンタクト層上に形成され、開口部を有する表面保護膜と、
前記表面保護膜の開口部を介して前記第２導電型のコンタクト層の表面に接する第１電極と、
前記第１導電型の半導体基板の裏面側に形成された第２電極と、
をさらに備える請求項１から３のいずれか１項に記載の光半導体装置。
【請求項５】
第１導電型の半導体基板に凸状部をエッチングにより形成する工程と、
前記凸状部の両側に中間層をエピタキシャル成長する工程と、
前記凸状部および前記中間層の表面に第１導電型の第１クラッド層、活性層および第２導電型の第２クラッド層を順次エピタキシャル成長する工程と、
前記凸状部と中心が一致し、前記第１クラッド層、前記活性層および前記第２クラッド層からなるストライプ状のメサ構造をエッチングにより形成する工程と、
前記メサ構造の両側に、電流を阻止する埋め込み層をエピタキシャル成長する工程と、
前記メサ構造および前記埋め込み層の表面に第２導電型のコンタクト層をエピタキシャル成長する工程と、を含み、
ストライプ幅方向における前記凸状部に接する前記中間層の端部間の幅を、ストライプ幅方向における前記メサ構造の底部の端部間の幅よりも広く形成し、
前記メサ構造の両側が、前記半導体基板の表面に対して垂直方向の側面、前記中間層側の底部、および、前記側面と前記底部を繋ぐ斜面に形成され、
前記埋め込み層を、前記メサ構造の両側に順次積層された第２導電型あるいは高抵抗の第１埋め込み層、第１導電型の第２埋め込み層、第２導電型の第３埋め込み層の３層で形成し、
前記メサ構造の前記側面に沿った面と前記中間層が前記第１埋め込み層に接する面とが交差する部分から前記中間層が前記第１埋め込み層に接する側の端部までの距離が、前記中間層が前記第１埋め込み層に接する面から前記活性層の上端部までの距離に０．７０８を乗じた距離以上であることを特徴とする光半導体装置の製造方法。
【請求項６】
前記凸状部のストライプ幅方向の断面形状が矩形状あるいは台形状を呈するようにエッチングすることを特徴とする請求項５に記載の光半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本開示は、光半導体装置およびその製造方法に関する。
【背景技術】
【０００２】  近年の移動体通信システムにおけるデータ通信量は急速に増大しつつあり、第５世代移動通信システム（５Ｇ）の導入と導入後の普及にともない、さらに膨大な通信量が見込まれる。膨大なデータ通信量を高速に処理するには、通信機器に用いられる光通信モジュールの高速動作が必須である。かかる高速動作を実現するには、光源である半導体レーザに代表される光半導体装置においても、より一層の高性能化が望まれる。【０００３】  光通信用の半導体レーザとして、例えば特許文献１の図３には、メサ構造を高抵抗半導体層で埋め込んだ素子構造が開示されている。かかる素子構造では、メサ構造の側面から半導体基板のメサ構造以外の平坦部にかけて薄いｐ型半導体層を形成した上で、メサ構造を埋め込む高抵抗半導体層を形成する。このように薄いｐ型半導体層を設けることによってリーク電流を抑制することができる。また、ｐ型半導体層の厚さを十分薄くすることにより、ｐ型半導体層を形成する際に不可避的に生じる素子容量を低減できる。【０００４】  この結果、特許文献１に開示された半導体レーザでは、光通信モジュールの光源として望まれる、素子容量を低減しつつリーク電流を抑制できるといった高性能の動作を実現している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−２４９７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】  しかしながら、特許文献１に開示された半導体レーザでは、メサ構造および平坦部を覆うｐ型半導体層である第１埋め込み層には、エピタキシャル成長時に発生する遷移面の影響で、他の部分よりも層厚が薄い部位が発生する場合がある。このため、第１埋め込み層が途切れ、リーク電流の増加あるいは素子容量の増大といった不具合が発生するおそれがあった。【０００７】  本開示は上記のような問題点を解消するためになされたもので、リーク電流および素子容量を低減することが可能で、高効率かつ高速で動作する光半導体装置およびその製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この開示による光半導体装置は、凸状部を有する第１導電型の半導体基板と、前記凸状部の両側の前記半導体基板上に形成された第２導電型の中間層と、前記凸状部を中心として、前記凸状部の頂部を含む面上に積層された第１導電型の第１クラッド層、活性層および第２導電型の第２クラッド層からなるストライプ状のメサ構造と、前記メサ構造の両側に形成され、電流を阻止する埋め込み層と、前記メサ構造および前記埋め込み層の表面に形成された第２導電型のコンタクト層と、を備え、ストライプ幅方向における前記凸状部に接する前記中間層の端部間の幅が、ストライプ幅方向における前記メサ構造の底部の端部間の幅よりも広く、前記メサ構造の両側が、前記半導体基板の表面に対して垂直方向の側面、前記中間層側の底部、および、前記側面と前記底部を繋ぐ斜面とからなり、前記埋め込み層は、前記メサ構造の両側に順次積層された第２導電型あるいは高抵抗の第１埋め込み層、第１導電型の第２埋め込み層、第２導電型の第３埋め込み層からなり、前記メサ構造の前記側面に沿った面と前記中間層が前記第１埋め込み層に接する面とが交差する部分から前記中間層が前記第１埋め込み層に接する側の端部までの距離が、前記中間層が前記第１埋め込み層に接する面から前記活性層の上端部までの距離に０．７０８を乗じた距離以上であることを特徴とする。
【０００９】
この開示による光半導体装置の製造方法は、第１導電型の半導体基板に凸状部をエッチングにより形成する工程と、前記凸状部の両側に中間層をエピタキシャル成長する工程と、前記凸状部および前記中間層の表面に第１導電型の第１クラッド層、活性層および第２導電型の第２クラッド層を順次エピタキシャル成長する工程と、前記凸状部と中心が一致し、前記第１クラッド層、前記活性層および前記第２クラッド層をストライプ状のメサ構造をエッチングにより形成する工程と、前記メサ構造の両側に、電流を阻止する埋め込み層をエピタキシャル成長する工程と、前記メサ構造および前記埋め込み層の表面に第２導電型のコンタクト層をエピタキシャル成長する工程と、を含み、ストライプ幅方向における前記凸状部に接する前記中間層の端部間の幅を、ストライプ幅方向における前記メサ構造の底部の端部間の幅よりも広く形成し、前記メサ構造の両側が、前記半導体基板の表面に対して垂直方向の側面、前記中間層側の底部、および、前記側面と前記底部を繋ぐ斜面に形成され、前記埋め込み層を、前記メサ構造の両側に順次積層された第２導電型あるいは高抵抗の第１埋め込み層、第１導電型の第２埋め込み層、第２導電型の第３埋め込み層の３層で形成し、前記メサ構造の前記側面に沿った面と前記中間層が前記第１埋め込み層に接する面とが交差する部分から前記中間層が前記第１埋め込み層に接する側の端部までの距離が、前記中間層が前記第１埋め込み層に接する面から前記活性層の上端部までの距離に０．７０８を乗じた距離以上であることを特徴とする。
【発明の効果】
【００１０】  この開示による光半導体装置によれば、凸状部を有する第１導電型の半導体基板と、凸状部の両側に形成された中間層を備えているので、リーク電流および素子容量を低減することが可能となるため、高効率かつ高速で動作する光半導体装置が得られるという効果を奏する。【００１１】  この開示による光半導体装置の製造方法によれば、第１導電型の半導体基板にストライプ状の凸状部をエッチングにより形成し、エピタキシャル成長による選択成長によって凸状部の両側に第２導電型の中間層を形成したので、高効率かつ高速で動作する光半導体装置を容易に製造できるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１による光半導体装置の構造を示す断面図である。
【図２】図２Ａは、比較例による光半導体装置の構造を示す断面図であり、図２Ｂは比較例による光半導体装置を等価回路で示した図である。
【図３】実施の形態１による光半導体装置の製造方法を示す断面図である。
【図４】実施の形態１による光半導体装置の製造方法を示す断面図である。
【図５】実施の形態１による光半導体装置の製造方法を示す断面図である。
【図６】実施の形態１による光半導体装置の製造方法を示す断面図である。
【図７】実施の形態１による光半導体装置の製造方法を示す断面図である。
【図８】実施の形態１による光半導体装置の製造方法を示す断面図である。
【図９】実施の形態１による光半導体装置の製造方法を示す断面図である。
【図１０】実施の形態１による光半導体装置の製造方法を示す断面図である。
【図１１】実施の形態１による光半導体装置の製造方法を示す断面図である。
【図１２】実施の形態１による光半導体装置の製造方法を示す断面図である。
【図１３】実施の形態１による光半導体装置の製造方法を示す断面図である。
【図１４】実施の形態１による光半導体装置の製造方法を示す断面図である。
【図１５】実施の形態１による光半導体装置の製造方法を示す断面図である。
【図１６】実施の形態２による光半導体装置の構造を示す断面図である。
【図１７】実施の形態２による光半導体装置の製造方法を示す断面図である。
【図１８】実施の形態２による光半導体装置の製造方法を示す断面図である。
【図１９】実施の形態３による光半導体装置の構造を示す断面図である。
【図２０】実施の形態４による光半導体装置の構造を示す断面図である。
【図２１】実施の形態５による光半導体装置の構造を示す断面図である。
【図２２】実施の形態６による光半導体装置の構造の要部を示す断面図である。
【発明を実施するための形態】
【００１３】実施の形態１．  図１は、実施の形態１による光半導体装置１００の構造を示す断面図である。  光半導体装置１００は、例えば半導体レーザであり、一例として、埋め込み構造の半導体レーザが挙げられる。埋め込み構造の半導体レーザは、埋め込みヘテロ構造を有しても良い。
【００１４】  光半導体装置１００は、凸状部１ａを有する第１導電型の半導体基板１と、凸状部１ａの両側の半導体基板１上に形成された第２導電型の中間層２と、凸状部１ａを中心として、凸状部１ａの頂部を含む面上に積層された第１導電型の第１クラッド層３、活性層４および第２導電型の第２クラッド層５からなるストライプ状のメサ構造６と、メサ構造６の両側に形成された第２導電型の第１埋め込み層７ａ、第１導電型の第２埋め込み層７ｂおよび第２導電型の第３埋め込み層７ｃの３層で構成された埋め込み層７と、メサ構造６および第３埋め込み層７ｃの表面に形成された第２導電型のコンタクト層８と、第２導電型のコンタクト層８上に形成され開口部を有する表面保護膜９と、表面保護膜９の開口部を介して第２導電型のコンタクト層８の表面と接する第１電極１０と、半導体基板１の裏面側に形成された第２電極１１および金メッキ膜１２と、で構成される。
【００１５】  上述の説明における第１導電型と第２導電型は、それぞれ、ｐ型とｎ型でも良いし、あるいは、それぞれ、ｎ型とｐ型でも良い。  第１導電型の半導体基板１は、例えば、ｎ型ＩｎＰ（インジウムリン、Ｉｎｄｉｕｍ  Ｐｈｏｓｐｈｉｄｅ）基板であり、第２導電型の中間層は、例えば、ｐ型ＩｎＰからなり、第１導電型の第１クラッド層３は、例えば、ｎ型ＩｎＰからなり、第２導電型の第２クラッド層５は、例えば、ｐ型ＩｎＰからなり、第２導電型のコンタクト層８は、例えば、ｐ型ＩｎＰからなる。
【００１６】  活性層４は、歪多重量子井戸構造（Ｓｔｒａｉｎｅｄ  Ｍｕｌｔｉ−Ｑｕａｎｔｕｍ  Ｗｅｌｌ）を有する。かかる構造によって、光半導体装置１００の高出力化および低歪化が実現できる。
【００１７】  埋め込み層７を構成する第１埋め込み層７ａは、例えば、ｐ型ＩｎＰからなり、亜鉛（Ｚｉｎｃ；Ｚｎ）をドーピングすることにより、導電型をｐ型としている。第２埋め込み層７ｂは、例えば、ｎ型ＩｎＰからなり、第３埋め込み層７ｃは、例えば、ｐ型ＩｎＰからなる。
【００１８】  図１に示されるように、ｐ型第１埋め込み層７ａは３つの部位、すなわち、メサ構造６の側面６ａに沿った側面部２７ａ、メサ構造６の底部６ｃに沿って第２導電型の中間層２の表面に形成された平坦部２７ｃ、および、メサ構造６の側面６ａと底部６ｃの間に形成される斜面６ｂに沿って側面部２７ａと平坦部２７ｃとを繋ぐ斜面部２７ｂからなる。側面部２７ａは、第２クラッド層５の上面と同じ高さまで設けられ、上端部は先細りの形状を呈している。
【００１９】  以下、ストライプ幅方向における凸状部１ａの幅を、幅Ｗ１と呼ぶ。また、メサ構造６における両側の側面６ａの間の幅をメサ幅Ｗ２と呼び、メサ構造６の両側で底部６ｃが始まる底部６ｃの端部間の幅を、メサ構造６の底部の幅とも呼ぶ。
【００２０】  メサ構造６のストライプ幅方向の中心と凸状部１ａのストライプ幅方向の中心は一致しているか、あるいは実質的に一致している。凸状部１ａの断面形状は、矩形状を呈する。また、凸状部１ａの幅Ｗ１は、メサ構造６のメサ幅Ｗ２よりも狭くなるように予め設定されている。
【００２１】  ｐ型第１埋め込み層７ａの平坦部２７ｃの層厚は、側面部２７ａの層厚の２倍以上であることが望ましい。この理由は、以下のとおりである。  光半導体装置１００全体の注入電流に対するｐ型第１埋め込み層７ａを流れるリーク電流のうち、特に、活性層４の側面を覆う側面部２７ａに流れるリーク電流の割合は、ｐ型第１埋め込み層７ａの断面積に比例する。したがって、ｐ型第１埋め込み層７ａのうち活性層４の側面を覆う側面部２７ａを薄層化することにより、リーク電流を低減することができる。
【００２２】  しかしながら、ｐ型第１埋め込み層７ａを薄層化しすぎると、逆にリーク電流が増える場合がある。したがって、ｐ型第１埋め込み層７ａのうち、特に、活性層４の側面を覆う側面部２７ａを最適な層厚に制御することは、光半導体装置１００の高効率化および安定動作のために極めて重要である。
【００２３】  実施の形態１による光半導体装置１００では、平坦部２７ｃの層厚は側面部２７ａの層厚の２倍以上になるように設定する。平坦部２７ｃの層厚が、側面部２７ａの層厚の２倍未満であると、側面部２７ａを薄層化しすぎた場合に、平坦部２７ｃの層厚も同時に薄層化が進行して、後述の遷移面７ｆの形成による層厚が相対的に薄い部分に起因して、特にリーク電流が増大するという不具合が顕著となるからである。
【００２４】  実施の形態１による光半導体装置１００の動作を説明する前に、まず、比較例である光半導体装置２００について説明する。図２Ａは、比較例による光半導体装置２００の構造を示す断面図であり、図２Ｂは、光半導体装置２００におけるメサ構造６および埋め込み層７を等価回路で示した図である。なお、図２Ｂでは、第１導電型はｎ型、第２導電型はｐ型となる。比較例による光半導体装置２００では、実施の形態１による光半導体装置１００のような第２導電型の中間層２は設けられていない。
【００２５】  活性層４を含むメサ構造６の部分は、等価回路としては、図２Ｂの等価回路図に示すようなダイオードＤ１を構成する。すなわち、ｎ型第１クラッド層３、活性層４およびｐ型第２クラッド層５の各層により、ｐｎ接合型のダイオードＤ１が形成される。
【００２６】  一方、埋め込み層７の部分は、ｐ型第１埋め込み層７ａおよびｎ型第２埋め込み層７ｂによって、ｐｎ接合型のダイオードＤ２が形成されるほか、埋め込み層７自体が抵抗Ｒとして表される。
【００２７】  図２Ｂに示す等価回路図では、ダイオードＤ１のアノードとダイオードＤ２のカソードが接続される一方、ダイオードＤ１のカソードとダイオードＤ２のアノードが接続される。また、埋め込み層７の抵抗Ｒは、ダイオードＤ１およびダイオードＤ２に並列に接続される。
【００２８】  光半導体装置２００においてレーザ光を出射させるには、直流電源Ｖの正極側と表面電極である第１電極１０とを電気的に接続し、直流電源Ｖの負極側と金メッキ膜１２を介して裏面電極である第２電極１１とを電気的に接続して、直流電源Ｖにより電圧を印加する。直流電源Ｖによる印加電圧によって、メサ構造６を等価的に表したダイオードＤ１に対しては順バイアス方向に電圧が印加されるので、光半導体装置２００の第１電極１０から注入された電流ＩＡは、ｐ型コンタクト層８を経てメサ構造６に流れ、活性層４においてレーザ光が発生する。
【００２９】  一方、埋め込み層７を等価的に表したダイオードＤ２および抵抗Ｒに対しては、上述の直流電源Ｖによる印加電圧は逆バイアス方向となるので、埋め込み層７のダイオードＤ２の部分には電流は流れず、抵抗Ｒの部分にのみリーク電流ＩＬとして流れる。
【００３０】  抵抗Ｒの抵抗値は本来的には高い、すなわち、高抵抗なので、リーク電流ＩＬは無視できるレベルである。すなわち、埋め込み層７は電流ブロック層として機能する。この結果、光半導体装置２００に注入された電流は、メサ構造６の両側に設けられ電流ブロック層として機能する埋め込み層７による電流狭窄の作用により、メサ構造６に集中して流れる。したがって、光半導体装置２００は、埋め込み層７による電流狭窄の作用によって、注入電流に対して高い効率でレーザ光を出射することが本来的には可能である。
【００３１】  しかしながら、比較例による光半導体装置２００では、埋め込み層７として形成される第１層であるｐ型第１埋め込み層７ａをメサ構造６の両側にエピタキシャル成長によって形成する際に、全体にわたって層厚が均一ではなく相対的に層厚の薄い部分、すなわち遷移面７ｆが生じやすかった。
【００３２】  図２Ａから分かるように、比較例による光半導体装置２００のｐ型第１埋め込み層７ａは３つの部位、すなわち、メサ構造６の側面６ａに沿った側面部２７ａ、メサ構造６の底部６ｄに沿った平坦部２７ｄ、および、側面部２７ａと平坦部２７ｄを繋ぐ斜面６ｂに沿った斜面部２７ｂからなるが、ｐ型第１埋め込み層７ａの遷移面７ｆは、斜面部２７ｂに近接した平坦部２７ｄに発生しやすい。
【００３３】  以下、遷移面７ｆが発生するメカニズムと遷移面７ｆによって生じる問題を、ＩｎＰ材料からなる光半導体装置を一例として説明する。  メサ構造６の側面６ａは、面方位としては（１１０）面となる。また、メサ構造６の底部６ｄの上面は、面方位としては（００１）面となる。
【００３４】  埋め込み層７のエピタキシャル成長において、第１層であるｐ型ＩｎＰ第１埋め込み層７ａを形成する際は、メサ構造６の底部６ｄである（００１）面へのエピタキシャル成長と、メサ構造６の側面６ａである（１１０）面へのｐ型ＩｎＰのエピタキシャル成長が同時に進行する。
【００３５】  ｐ型ＩｎＰ第１埋め込み層７ａのエピタキシャル成長時には、マイグレーションと呼ばれる現象が生じ、（１１１）Ｂ面に対するエピタキシャル成長も発生する。（１１１）Ｂ面と（００１）面は、いずれもｐ型ＩｎＰ第１埋め込み層７ａがエピタキシャル成長しやすい面方位である。これらの成長速度が早い面が交差する部分が遷移面７ｆとなる。  遷移面７ｆでは、（１１１）Ｂ面と（００１）面の側に結晶成長材料、すなわちＩｎおよびＰを取られるため、ｐ型ＩｎＰ第１埋め込み層７ａが成長しにくい。この結果、遷移面７ｆにおけるｐ型ＩｎＰ第１埋め込み層７ａの層厚は他の部位と比べて相対的に層厚が薄くなる。
【００３６】  遷移面７ｆの影響が大きくなると、遷移面７ｆの部分でｐ型ＩｎＰ第１埋め込み層７ａが途切れるおそれがあるが、これは、ｎ型ＩｎＰ半導体基板１とｎ型ＩｎＰ第２埋め込み層７ｂが繋がるという不具合をもたらす。
【００３７】  遷移面７ｆの影響を低減するために、ｐ型ＩｎＰ第１埋め込み層７ａの層厚を厚くすることも考えられる。しかしながら、ｐ型ＩｎＰ第１埋め込み層７ａの層厚を単純に厚くすると、ｐ型ＩｎＰ第１埋め込み層７ａの次に積層されるｎ型ＩｎＰ第２埋め込み層７ｂの厚さを確保できない不具合が生じる場合があった。ｎ型ＩｎＰ第２埋め込み層７ｂの厚さが確保できない場合は、素子容量が増大するため、光半導体装置の高速化を妨げるという問題をもたらすおそれがあった。  以上が、遷移面７ｆが発生するメカニズムと遷移面７ｆによって生じる問題である。
【００３８】  上述のように、ｐ型ＩｎＰ第１埋め込み層７ａの遷移面７ｆでは実効的な抵抗が小さくなり、この層厚の薄い部分を経由したリーク電流ＩＬの成分が無視できないレベルに大きくなってしまう不具合が発生する場合があった。このリーク電流の増大は、等価回路上では図２Ｂに示す抵抗Ｒが低下する結果となり、ひいては、光半導体装置２００のレーザ動作時における効率の低下をもたらした。さらに、リーク電流ＩＬの増大は、素子容量の増大をももたらした。
【００３９】  ｐ型ＩｎＰ第１埋め込み層７ａの遷移面７ｆに起因するリーク電流の増大を防止する方法としては、上述したように、ｐ型ＩｎＰ第１埋め込み層７ａの層厚を厚くする方法も考えられるが、３層構造からなる埋め込み層７が電流ブロック層としての機能を安定に発揮するには、ｐ型ＩｎＰ第１埋め込み層７ａにおける、メサ構造６の側面６ａ、特に、活性層４の側面に形成された側面部２７ａの層厚と、メサ構造６の底部６ｄの側の平坦部２７ｄの層厚をバランス良く、かつ、安定に形成する必要があり、以上の理由からも、ｐ型ＩｎＰ第１埋め込み層７ａの層厚を単純に厚くすることはできないという問題があった。
【００４０】  実施の形態１による光半導体装置１００では、比較例による光半導体装置２００のリーク電流および素子容量の増大の不具合を解決すべく、第２導電型の中間層２を設けることとした。以下に、第２導電型の中間層２の機能について説明する。
【００４１】  後述の実施の形態１による光半導体装置１００の製造方法で詳述するように、第２導電型の中間層２は、リーク電流ＩＬの増大を生じさせる第２導電型の第１埋め込み層７ａとは別個に形成されるので、メサ構造６の両側に第２導電型の第１埋め込み層７ａを形成する際に生じる遷移面７ｆの発生によって相対的に層厚の薄い部分が発生したとしても、第２導電型の中間層２を設けることにより、全体として第２導電型の層の厚みが増すので、比較例で問題となった第１埋め込み層７ａの層厚の不均一性に起因する不具合が解消される。以下に、図２Ｂに示す等価回路を参照しながら、さらに詳しく説明する。
【００４２】  実施の形態１による光半導体装置１００では、第２導電型の第１埋め込み層７ａと同じ導電型である第２導電型の中間層２が、第２導電型の第１埋め込み層７ａに対して、第１導電型の半導体基板１側に設けられている。
【００４３】  したがって、図２Ｂに示す等価回路を実施の形態１による光半導体装置１００に当てはめると、埋め込み層７を表すダイオードＤ２は、実施の形態１による光半導体装置１００では、ｐ型中間層２およびｐ型第１埋め込み層７ａからなるｐ型層とｎ型第２埋め込み層７ｂによって、ｐｎ接合型のダイオードＤ２が形成されることになる。
【００４４】  これは、言い換えれば、第２導電型の第１埋め込み層７ａが同じく第２導電型である中間層２によって補強される、とも言える。したがって、例え、第２導電型の第１埋め込み層７ａにおいて相対的に層厚の薄い部分、すなわち、遷移面７ｆが存在したとしても、さらに、半導体基板１側に設けられている第２導電型の中間層２の層厚の分だけ第２導電型の層が実効的に厚くなっているので、リーク電流ＩＬの原因となるような相対的に層厚の薄い部位の発生を防止できるという効果を奏する。また、埋め込み層７を流れるリーク電流ＩＬを小さくすることにより、素子容量も同様に低減できる。
【００４５】  実施の形態１による光半導体装置１００では、図１の断面図に示すように、ストライプ幅方向における、ストライプ幅方向の断面形状が矩形を呈する凸状部１ａの幅Ｗ１は、メサ構造６のメサ幅Ｗ２よりも狭くなるように設定されている。すなわち、ストライプ幅方向における凸状部１ａに接する第２導電型の中間層２の端部間の幅Ｗ１は、メサ構造６のメサ幅Ｗ２よりも狭くなる。
【００４６】  これは、電流狭窄の観点からは、電流の流れを阻止する第２導電型の中間層２の開口幅Ｗ１がメサ構造６のメサ幅Ｗ２よりも狭くなるように構成される、とも言える。したがって、メサ構造６を流れる電流は、開口幅Ｗ１を有する第２導電型の中間層２によってさらに電流狭窄を受けることになる。
【００４７】  つまり、実施の形態１による光半導体装置１００では、埋め込み層７による電流狭窄の作用と第２導電型の中間層２による電流狭窄の作用が相乗的に発揮されるため、光半導体装置１００の効率を一層向上させるという効果を奏する。
【００４８】  また、第２導電型の中間層２を設けることにより、埋め込み層７を流れるリーク電流ＩＬを小さくできるので、素子容量も同様に低減される結果、光半導体装置１００の高速動作が可能となる効果も併せて奏する。
【００４９】  次に、実施の形態１による光半導体装置１００の製造方法を、図３〜１５を用いて説明する。なお、以下の説明では、光半導体装置１００の構成材料としてＩｎＰ系の結晶材料を具体例として挙げるが、実施の形態１による光半導体装置１００を構成する結晶材料はＩｎＰ系に限定されるものではなく、光半導体装置を構成することが可能な結晶材料であれば、以下に説明する光半導体装置の製造方法は、例えば、ドライエッチングガス材料等をかかる結晶材料のドライエッチングに最適なものを選択することにより、同様に適用できる。
【００５０】  まず、ｎ型ＩｎＰ半導体基板１上に、エピタキシャル成長による選択成長時におけるマスク２０となるＳｉＯ２膜２０ａを成膜する。ＳｉＯ２膜２０ａの成膜方法としては、例えば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等が挙げられる。
【００５１】  ＳｉＯ２膜２０ａの上にフォトレジストを塗布して、フォトリソグラフィ技術とエッチング技術を用いて、図３に示すようなストライプ状のフォトレジストマスク２１を形成する。フォトレジストマスク２１は、ＳｉＯ２膜２０ａをストライプ状のマスク２０に形成するためのエッチングマスクとして機能する。
【００５２】  フォトレジストマスク２１をエッチングマスクとして、ＳｉＯ２膜２０ａをドライエッチングして、図４に示すようなＳｉＯ２膜からなるストライプ状のマスク２０に加工する。ドライエッチング方法としては、例えば、プラズマドライエッチングが挙げられる。ドライエッチング用のエッチングガス４１の一例として、ＳＦ６／Ｈｅガスのようなフッ素系ガスが挙げられる。
【００５３】  ドライエッチング後、フォトレジストマスク２１を除去する。ドライエッチングによりＳｉＯ２膜２０ａが除去された部位では、ｎ型ＩｎＰ半導体基板１が露出している。
【００５４】  ＳｉＯ２膜からなるストライプ状のマスク２０をエッチングマスクとして、ｎ型ＩｎＰ半導体基板１をドライエッチングする。ドライエッチング用のエッチングガス４２の具体例として、メタン系ガス、あるいは、塩素系ガスが挙げられる。  ドライエッチングされるｎ型ＩｎＰ半導体基板１の深さは、一例として、４００ｎｍが挙げられる。図５は、ドライエッチング後の断面を示す図である。
【００５５】  かかるドライエッチングにより、ｎ型ＩｎＰ半導体基板１には、ストライプ状の凸状部１ａが形成される。ここでストライプ状の凸状部１ａとは、導波路、すなわち後述するメサ構造６に沿った方向に延在するように形成され、導波路に直交する方向、つまり、ストライプ幅方向の断面が矩形状を呈する凸状の構造を意味する。
【００５６】  ｎ型ＩｎＰ半導体基板１の平坦面に対する凸状部１ａの頂部までの高さは、ドライエッチングによりｎ型ＩｎＰが除去された深さと同じになる。つまり、上述の一例では、４００ｎｍの高さとなる。
【００５７】  ＳｉＯ２膜からなるストライプ状のマスク２０をさらに選択成長マスクとして用いて、エピタキシャル成長による選択成長によって、凸状部１ａの両側のｎ型ＩｎＰ半導体基板１上にｐ型ＩｎＰ中間層２を形成する。エピタキシャル成長の一例として、有機金属気相成長法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）が挙げられる。
【００５８】  選択成長では、ＳｉＯ２膜からなるストライプ状のマスク２０上には結晶層、つまり、ＩｎＰ層は形成されない。すなわち、ｐ型ＩｎＰ中間層２は、ｎ型ＩｎＰ半導体基板１の平坦面の上にエピタキシャル成長する。したがって、図６の断面図に示すように、凸状部１ａの両側はｐ型ＩｎＰ中間層２によって埋め込まれることになる。
【００５９】  ｐ型ＩｎＰ中間層２の選択成長後、ＳｉＯ２膜からなるストライプ状のマスク２０をドライエッチングによって除去する。図７にマスク２０の除去後の断面図を示す。凸状部１ａの表面とｐ型ＩｎＰ中間層２の表面は連続しているため、全体で一つの平坦面をなしている。
【００６０】  マスク２０の除去後、ＭＯＣＶＤ法により、凸状部１ａの頂部およびｐ型ＩｎＰ中間層２の表面がなす面上に、ｎ型ＩｎＰ第１クラッド層３、活性層４およびｐ型ＩｎＰ第２クラッド層５の各層を順次、エピタキシャル成長する。図８はエピタキシャル成長後の断面図である。
【００６１】  ｐ型ＩｎＰ第２クラッド層５の表面に、ＳｉＯ２膜２２ａを成膜する。ＳｉＯ２膜２２ａの成膜方法としては、例えば、プラズマＣＶＤ法等が挙げられる。ＳｉＯ２膜２２ａの上にフォトレジスト膜２３ａを塗布する。ＳｉＯ２膜２２ａおよびフォトレジスト膜２３ａが形成された状態を図９の断面図に示す。
【００６２】  フォトリソグラフィ技術とエッチング技術を用いて、図１０に示すようなストライプ状のフォトレジストマスク２３を形成する。フォトレジストマスク２３は、ＳｉＯ２膜２２ａをストライプ状のマスク２２に形成するためのエッチングマスクとして機能する。
【００６３】  フォトレジストマスク２３のストライプ幅方向の中心と、凸状部１ａのストライプ幅方向の中心は一致するか、あるいは実質的に一致するようにフォトレジストマスク２３の位置が調整されている。また、ストライプ幅方向における凸状部１ａの幅Ｗ１は、フォトレジストマスク２３のストライプ幅Ｗ２より狭くなるように設定される。
【００６４】  ストライプ状のフォトレジストマスク２３をエッチングマスクとして、ＳｉＯ２膜２２ａをドライエッチングして、図１１に示すようなＳｉＯ２膜からなるストライプ状のマスク２２に加工する。ドライエッチング用のエッチングガス４３の一例として、フッ素系ガスが挙げられる。ドライエッチングによりＳｉＯ２膜２２ａが除去された部位では、ｐ型ＩｎＰ第２クラッド層５が露出している。ドライエッチング後、フォトレジストマスク２３を除去する。
【００６５】  ＳｉＯ２膜からなるストライプ状のマスク２２をエッチングマスクとして、ｐ型ＩｎＰ第２クラッド層５、活性層４およびｎ型ＩｎＰ第１クラッド層３の各層をドライエッチングし、さらに、ｐ型ＩｎＰ中間層２の一部をドライエッチングすることにより、図１２の断面図に示すようなメサ構造６を形成する。ドライエッチング用のエッチングガス４４の具体例として、メタン系ガス、あるいは、塩素系ガスが挙げられる。
【００６６】  上述のメサ構造６のドライエッチングの際に、メサ構造６の側面６ａの底部側では、斜面６ｂが形成される。なお、後述のエピタキシャル成長による埋め込み層７の埋め込み成長の際の成長前の高温化においても、マイグレーションにより斜面６ｂの形成が促進される。
【００６７】  ドライエッチングされるｐ型ＩｎＰ中間層２の深さは、一例として、２００ｎｍが挙げられる。ドライエッチングされる前のｐ型ＩｎＰ中間層２の層厚は４００ｎｍなので、かかるドライエッチングにより、ｐ型ＩｎＰ中間層２の半分が層厚方向において除去されることになる。
【００６８】  メサ構造６のストライプ幅方向の中心と凸状部１ａのストライプ幅方向の中心は一致しているか、あるいは実質的に一致している。メサ構造６は、凸状部１ａの頂部を含む面上に積層されたｎ型ＩｎＰ第１クラッド層３、活性層４およびｐ型ＩｎＰ第２クラッド層５からなる各層を、ストライプ状にドライエッチングすることにより形成されている。  また、ドライエッチング後のメサ構造６のメサ幅は、フォトレジストマスク２３のストライプ幅とほぼ同じ幅Ｗ２となる。ドライエッチングの性質により、結晶層をドライエッチングしても、幅Ｗ２は被エッチング対象側においても保持されるからである。この結果、ストライプ幅方向における凸状部１ａの幅Ｗ１は、メサ構造６のメサ幅Ｗ２より狭くなる、という関係になる。
【００６９】  図１２に示されるように、ドライエッチングにより形成されたメサ構造６は、メサ構造６の両側でｎ型ＩｎＰ半導体基板１表面に対して垂直方向に沿った側面６ａ、ドライエッチングによって露出したｐ型ＩｎＰ中間層２の表面、すなわち、メサ構造６の底部６ｃ、および、メサ構造６の側面６ａと底部６ｃを繋ぐ斜面６ｂの３つの面を有する。
【００７０】  メサ構造６の形成後、ＳｉＯ２膜からなるストライプ状のマスク２２を選択成長マスクとして、上述の各面を有するメサ構造６の両側の領域に埋め込み成長を行う。埋め込み成長の結晶成長法としては、前述のＭＯＣＶＤ法が好適である。ＭＯＣＶＤ法により、まず、３層からなる埋め込み層７の第１層であるｐ型ＩｎＰ第１埋め込み層７ａをエピタキシャル成長する。
【００７１】  ｐ型ＩｎＰ第１埋め込み層７ａの形成後の断面図である図１３に示すように、ｐ型ＩｎＰ第１埋め込み層７ａは、メサ構造６の形状を反映して、メサ構造６の側面６ａに沿った側面部２７ａ、ｐ型ＩｎＰ中間層２の表面、すなわち、メサ構造６の底部６ｃに沿った平坦部２７ｃ、および、側面部２７ａと平坦部２７ｃを繋ぐ斜面６ｂに沿った斜面部２７ｂの３つの部位で構成される。
【００７２】  ｐ型ＩｎＰ第１埋め込み層７ａに引き続き、ｎ型ＩｎＰ第２埋め込み層７ｂおよびｐ型ＩｎＰ第３埋め込み層７ｃをエピタキシャル成長することにより、順次積層する。図１４の断面図に示すように、順次積層された３層からなる埋め込み層７のエピタキシャル成長により、メサ構造６の両側は、埋め込み層７によって埋め込まれ、メサ構造６の表面と埋め込み層７の表面はほぼ平坦な面をなす。
【００７３】  埋め込み層７のエピタキシャル成長後、ＳｉＯ２膜からなるストライプ状のマスク２２をドライエッチングによって除去する。マスク２２の除去により、メサ構造６の表面をなすｐ型ＩｎＰ第２クラッド層５と埋め込み層７の表面をなすｐ型ＩｎＰ第３埋め込み層７ｃの各表面上に、ｐ型ＩｎＰコンタクト層８をＭＯＣＶＤ法によりエピタキシャル成長する。図１５は、ｐ型ＩｎＰコンタクト層８形成後の断面図である。ｐ型ＩｎＰコンタクト層８は、第１電極１０から光半導体装置１００の内部に効率よく電流を流す役割を果たしている。
【００７４】  全てのエピタキシャル成長の終了後、ｐ型ＩｎＰコンタクト層８の表面に開口部を有する表面保護膜９を形成して、さらに、表面保護膜９の開口部を介してｐ型ＩｎＰコンタクト層８と接することにより電気的に接続する第１電極１０を形成する。なお、表面保護膜９は、寄生容量の低減と半導体各層の保護の役割を果たす。
【００７５】  ｎ型ＩｎＰ半導体基板１の表面側の加工が終了した後に、ｎ型ＩｎＰ半導体基板１の裏面側に、第２電極１１および金メッキ膜１２をそれぞれ形成することにより、図１の断面図に示すような光半導体装置１００が完成する。
【００７６】  実施の形態１による光半導体装置１００の製造方法では、マスク２０をエッチングマスクとして用いて、第１導電型の半導体基板１にストライプ状の凸状部１ａをドライエッチングにより形成し、マスク２０を選択成長マスクとして用いてエピタキシャル成長による選択成長によって凸状部１ａの両側に第２導電型の中間層２を形成したので、高効率かつ高速で動作する光半導体装置１００を容易に製造できるという効果を奏する。
【００７７】  以上、実施の形態１による光半導体装置１００では、凸状部１ａを有する第１導電型の半導体基板１と、凸状部１ａの両側に形成され開口幅がメサ幅よりも狭い中間層２を備えているので、リーク電流および素子容量を低減することが可能となるため、高効率かつ高速で動作する光半導体装置が得られるという効果を奏する。
【００７８】実施の形態２．  実施の形態２による光半導体装置１１０の断面図を図１６に示す。実施の形態２による光半導体装置１１０が実施の形態１による光半導体装置１００と構造的に異なるのは、凸状部１ｂのストライプ幅方向における断面形状が矩形状ではなく、台形状を呈する点にある。
【００７９】  実施の形態２による光半導体装置１１０の製造方法で特徴的な工程を、図１７および１８に示す。  第１導電型の半導体基板１上に、図４に示すようなＳｉＯ２膜からなるストライプ状のマスク２０を形成する工程までは、実施の形態１による光半導体装置１００の製造方法と同様である。
【００８０】  マスク２０をエッチングマスクとして、第１導電型の半導体基板１をウエットエッチングする。ウエットエッチングすることにより、図１７の断面図に示すような凸状部１ｂの側面の形状が順メサ形状となるように加工する。ウエットエッチングにより、凸状部１ｂのストライプ幅方向における断面形状は、台形状を呈する。
【００８１】  マスク２０を選択成長マスクとして用いて、エピタキシャル成長による選択成長によって、凸状部１ｂの両側に第２導電型の中間層２ａを形成する。エピタキシャル成長の一例として、ＭＯＣＶＤ法が挙げられる。また、第２導電型の中間層２ａの具体例としては、ｐ型ＩｎＰ中間層２ａが挙げられる。
【００８２】  選択成長では、マスク２０上には結晶層は形成されない一方、マスク２０の下部においてもエピタキシャル成長するので、図１８の断面図に示すように、断面が台形状の凸状部１ｂの両側は第２導電型の中間層２ａによって埋め込まれる。
【００８３】  第２導電型の中間層２ａの選択成長後、マスク２０はドライエッチングによって除去される。マスク２０の除去後の製造工程は、図８〜１５に示される実施の形態１による光半導体装置１００の製造方法と同様である。
【００８４】  実施の形態２による光半導体装置１１０では、凸状部１ｂの断面形状を台形状とすることにより、ストライプ幅方向における凸状部１ｂの頂部の幅Ｗ３が、実施の形態１による光半導体装置１００の矩形状の凸状部１ａの幅Ｗ１と同じとする場合、実施の形態２による光半導体装置１１０では、メサ構造６の底部側に位置する凸状部１ｂの頂部から半導体基板１の裏面側に向かって台形状に広がっているため、メサ構造６を流れる電流は、より広い断面積の領域を経由して第２電極１１に至ることになる。すなわち、電流が流れる領域の断面積が増加するため、実施の形態１の矩形状の凸状部１ａの場合と比較して実効的な素子抵抗が低減する効果をもたらす。一方、電流狭窄の効果は台形状の凸状部１ｂの頂部の幅Ｗ３で決まるので、実施の形態１による光半導体装置１００と同等である。
【００８５】  以上、実施の形態２による光半導体装置１１０では、第１導電型の半導体基板１の凸状部１ｂのストライプ幅方向における断面形状を台形状としたので、実施の形態１による光半導体装置が奏する効果に加えて、素子抵抗が低減できるという効果も併せて奏する。
【００８６】実施の形態３．  実施の形態３による光半導体装置１２０の断面図を図１９に示す。実施の形態３による光半導体装置１２０が実施の形態１による光半導体装置１００と構造的に異なるのは、ストライプ幅方向における凸状部１ｃの幅Ｗ４が、メサ構造６の底部６ｃが接する部分の間の幅、すなわち、メサ構造６の底部６ｃの端部間の幅と同一か、あるいは、実質的に同一である点である。
【００８７】  実施の形態３による光半導体装置１２０では、凸状部１ｃの幅Ｗ４はメサ構造６の底部６ｃの端部間の幅と一致するので、第２導電型の中間層２ｂによる電流狭窄効果は生じない。なお、凸状部１ｃの頂部の幅は、凸状部１ｃの幅Ｗ４よりも狭い。ドライエッチングによるメサ構造６の形成時に、凸状部１ｃの頂部の角部が除去されるからである。したがって、凸状部１ｃの幅Ｗ４とは、凸状部１ｃのうち、角部が除去されメサ構造６の斜面６ｂの一部となった部位を除く部分の幅を指す。
【００８８】  実施の形態１による光半導体装置１００では、第２導電型の第１埋め込み層７ａで生じる遷移面７ｆに起因する相対的に層厚の薄い部分が発生することによるリーク電流の発生をより効果的に防止するために凸状部１ａの層厚を厚くすると、ストライプ幅方向における凸状部１ａの幅Ｗ１はメサ構造６のメサ幅Ｗ２よりも狭いため、メサ構造６を流れる電流に対して、さらに、断面積がより狭い領域を流れる距離が長くなるので、光半導体装置１００の素子抵抗がある程度増加する。
【００８９】  一方、実施の形態３による光半導体装置１２０では、凸状部１ｃの幅Ｗ４はメサ構造６のメサ幅Ｗ２よりも広いので、素子抵抗は小さくなる。つまり、素子抵抗の低減を図りつつ、かつ、第２導電型の第１埋め込み層７ａからのリーク電流をより効果的に防止できるような第２導電型の中間層２ｂの層厚の設計が可能となる。すなわち、第２導電型の中間層２ｂの層厚設計の自由度が増すという効果を奏する。
【００９０】  実施の形態１による光半導体装置１００では、メサ構造６のストライプ幅方向の中心と凸状部１ａのストライプ幅方向の中心を一致させるように構成する必要があったが、両者の中心がずれると、活性層４におけるストライプ幅方向の電流分布が中心に対して偏るおそれがあり、この電流分布の偏りによって素子特性が悪影響を受ける可能性があるので、実施の形態１による光半導体装置１００を高歩留まりで製造するには、ある程度、精度の高い製造技術が必要とされる。
【００９１】  一方、実施の形態３による光半導体装置１２０では、上述したように凸状部１ｃの幅Ｗ４はメサ構造６のメサ幅Ｗ２よりも広いので、凸状部１ｃの中心がメサ構造６の底部６ｃの中心に対してある程度ずれたとしても電流分布に影響しないので、素子特性に悪影響を与えることはないため、光半導体装置がより製造しやすいという効果を奏する。
【００９２】  以上、実施の形態３による光半導体装置１２０では、凸状部１ｃの幅Ｗ４をメサ構造６の底部６ｃの端部間の幅と同じになるように設定したので、凸状部１ｃの幅Ｗ４はメサ幅Ｗ２より広くなり、かつ、第２導電型の中間層２ｂの層厚の設計の自由度が増すので、リーク電流が小さい上に、より素子抵抗が小さく、また、高精度の製造技術を必要としないため、高効率かつ高速動作が可能で、しかも、より製造しやすい光半導体装置が得られるという効果を奏する。
【００９３】実施の形態４．  実施の形態４による光半導体装置１３０の断面図を図２０に示す。実施の形態４による光半導体装置１３０が実施の形態１による光半導体装置１００と構造的に異なるのは、メサ構造６の両側に形成された埋め込み層１７のうち、第１埋め込み層７ｄが、第２導電型の結晶材料、例えば、ｐ型ＩｎＰのような導電性の結晶材料ではなく、高抵抗半導体層からなる点である。
【００９４】  第１埋め込み層７ｄを構成する高抵抗半導体層の一例としては、鉄などが不純物としてドープされた結晶層が挙げられる。さらに、具体例としては、鉄がドープされた半絶縁性のＩｎＰが挙げられる。
【００９５】  埋め込み層１７の第１層として高抵抗半導体層である第１埋め込み層７ｄを適用することにより、埋め込み層１７で生じるリーク電流が一層低減するという効果を奏する。また、リーク電流の一層の低減により、素子容量の低減も同時に図られる。なお、第１埋め込み層７ｄのみではなく、中間層２を高抵抗半導体層で構成しても良い。
【００９６】  以上、実施の形態４による光半導体装置１３０では、埋め込み層１７の第１層として高抵抗半導体層である第１埋め込み層７ｄを適用することにより、より一層、リーク電流および素子容量を低減することが可能となるため、高効率かつ高速で動作する光半導体装置が得られるという効果を奏する。
【００９７】実施の形態５．  実施の形態５による光半導体装置１４０の断面図を図２１に示す。実施の形態５による光半導体装置１４０が実施の形態３による光半導体装置１２０と構造的に異なるのは、メサ構造６の両側に設けられた第２導電型の中間層２ｃにおける第１導電型の半導体基板１の凸状部１ｄに接する端部間の幅Ｗ５が、メサ構造６の底部６ｃが接する部分の間の幅Ｗ６、すなわち、メサ構造６の底部６ｃの端部間の幅Ｗ６よりも広い点である。
【００９８】  実施の形態５による光半導体装置１４０では、上述のように、メサ構造６の両側に設けられた第２導電型の中間層２ｃにおける第１導電型の半導体基板１の凸状部１ｄの側面に接する端部間の幅Ｗ５は、メサ構造６の底部６ｃの端部間の幅Ｗ６よりも広くなるように予め設定されている。
【００９９】  かかる構成を採用することにより、光半導体装置の製造時の製造誤差により、第２導電型の中間層２ｃの開口幅でもある幅Ｗ５の中心が、メサ構造６の中心に対して製造誤差に起因するある程度の偏りが発生した場合でも、素子特性に悪影響を与えることはないため、光半導体装置がより製造しやすいという効果を奏する。
【０１００】  また、実施の形態５による光半導体装置１４０では、第２導電型の中間層２ｃにおける第１導電型の半導体基板１の凸状部１ｄに接する端部が、メサ構造６における斜面６ｂと底部６ｃが接する部分よりもさらにメサ構造６の中心から離れるように位置しているので、第２導電型の中間層２ｃの層厚を変えても、光半導体装置１４０の素子抵抗に与える影響は著しく小さい。すなわち、第２導電型の中間層２ｃの層厚の設計の自由度がより一層増すことになる。
【０１０１】  以上、実施の形態５による光半導体装置１４０では、上述の構造を採用することにより、第２導電型の中間層２ｃの層厚の設計の自由度がより一層増すので、より素子抵抗が小さく、かつ、リーク電流および素子容量が低減されるため、高効率かつ高速動作が可能で、さらに、高精度の製造技術を必要としないためより製造しやすい光半導体装置が得られるという効果を奏する。
【０１０２】実施の形態６．  実施の形態６による光半導体装置の要部を拡大した図２２に示す。実施の形態６による光半導体装置は、層構成としては、実施の形態５による光半導体装置１４０の層構成と同一であるが、以下の特徴がある。
【０１０３】  図２２において、第２導電型の中間層２ｃが第２導電型の第１埋め込み層７ａに接する面をメサ構造６側に延長した平面と、メサ構造６の側面６ａを第１導電型の半導体基板１側に延長した面が交差する部分をＰとする。また、第２導電型の中間層２ｃの端部が第２導電型の第１埋め込み層７ａに接する面の角部をＳ、活性層４がメサ構造６の側面６ａと接する部分で第２導電型の第２クラッド層５側の角部をＴとする。
【０１０４】  ＰとＳの間の長さ、すなわち、第２導電型の中間層２ｃの端部からメサ構造６の側面６ａがなす面までの距離をＬａ、ＴとＰの間の長さ、すなわち、第２導電型の中間層２ｃが第２導電型の第１埋め込み層７ａに接する面から活性層４の上端部、つまり、活性層４が第２導電型の第２クラッド層５と接する側の面までの高さ（距離）をＨａ、図２２に示すような線分ＴＳと線分ＴＰがなす角度をθｇとすると、角度θｇは、以下の式（１）で表される。
【０１０５】    Ｌａ＝Ｈａ・ｔａｎ（θｇ）                      （１）
【０１０６】  実施の形態６による光半導体装置では、角度θｇが３５．３°以上となるように、距離Ｌａおよび高さ（距離）Ｈａを設定する。かかる角度θｇの設定の理由は、第２導電型の中間層２ｃの端部が第２導電型の第１埋め込み層７ａに接する面の角部Ｓから、結晶面に沿って転位がエピタキシャル成長する各層に伸長した場合でも、角度θｇを３５．３°以上とすることにより、角部Ｓを起点とした転位は活性層４の上端部の位置を示すＴよりもさらに高い方向に到達することになるため、かかる転位は活性層４の内部には発生しないからである。
【０１０７】  活性層４の内部に転位が発生した場合、光半導体装置の信頼性を著しく損なう。しかしながら、実施の形態６による光半導体装置では、角度θｇが３５．３°以上となるように、距離Ｌａおよび高さ（距離）Ｈａが予め設定されているので、信頼性の高い光半導体装置が実現できる。
【０１０８】  ｔａｎ（θｇ）においてθｇを３５．３°とすると、ｔａｎ（３５．３°）となる。ｔａｎ（３５．３°）は、０．７０８であるので、以下の式（２）を満足するように、距離Ｌａおよび高さ（距離）Ｈａを予め設定すれば良い。
【０１０９】    Ｌａ≧０．７０８Ｈａ                            （２）
【０１１０】  以上をまとめると、メサ構造６の側面６ａに沿った面と第２導電型の中間層２ｃが第２導電型の第１埋め込み層７ａに接する面とが交差する部分から、第２導電型の中間層２ｃが第２導電型の第１埋め込み層７ａに接する側の端部までの距離Ｌａが、第２導電型の中間層２ｃが第２導電型の第１埋め込み層７ａに接する面から活性層４の上端部までの高さ（距離）Ｈａに０．７０８を乗じた距離以上である、という関係となる。
【０１１１】  以上、実施の形態６による光半導体装置では、上述の構造を採用することにより、実施の形態５による光半導体装置１４０が奏する効果に加えて、より信頼性の高い光半導体装置が得られるという効果を奏する。
【０１１２】  以上の実施の形態１〜６による光半導体装置は、例えば、光通信の光源として用いられる波長１．３〜１．５５μｍのＩｎＰ系長波長半導体レーザである。このような半導体レーザを用いれば、石英ファイバーにおける損失を抑えることが可能となる。
【０１１３】  実施の形態１〜６では光半導体装置の具体例として、半導体レーザを一例として説明したが、この半導体レーザには、変調器集積型半導体レーザ（Ｅｌｅｃｔｒｏａｂｓｏｒｐｔｉｏｎ  Ｍｏｄｕｌａｔｏｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｌａｓｅｒ  Ｄｉｏｄｅ；ＥＭＬ）が含まれる。また、実施の形態１〜６による光半導体装置は、ＥＭＬのＥＡ部（Ｅｌｅｃｔｒｏａｂｓｏｒｐｔｉｏｎ）にも適用が可能である。さらに、実施の形態１〜６による光半導体装置は、あらゆる光半導体装置に適用されても良い。
【０１１４】  本開示は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、および機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
【０１１５】  従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【符号の説明】
【０１１６】１  半導体基板、１ａ、１ｂ、１ｃ、１ｄ  凸状部、２、２ａ、２ｂ、２ｃ  中間層、３  第１クラッド層、４  活性層、５  第２クラッド層、６  メサ構造、６ａ  側面、６ｂ  斜面、６ｃ、６ｄ  底部、７、１７  埋め込み層、７ａ、７ｄ  第１埋め込み層、７ｂ  第２埋め込み層、７ｃ  第３埋め込み層、７ｆ  遷移面、８  コンタクト層、９  表面保護膜、１０  第１電極、１１  第２電極、１２  金メッキ膜、２０、２２  マスク、２０ａ、２２ａ  ＳｉＯ２膜、２１、２３  フォトレジストマスク、２３ａ  フォトレジスト膜、２７ａ  側面部、２７ｂ  斜面部、２７ｃ、２７ｄ  平坦部、１００、１１０、１２０、１３０、１４０、２００  光半導体装置
【要約】  凸状部（１a）を有する第１導電型の半導体基板（１）と、前記凸状部（１a）の両側の前記半導体基板（１）上に形成された第２導電型の中間層（２）と、前記凸状部（１a）を中心として前記凸状部（１a）の頂部を含む面上に積層された第１導電型の第１クラッド層（３）、活性層（４）および第２導電型の第２クラッド層（５）からなるストライプ状のメサ構造（６）と、前記メサ構造（６）の両側に形成され、電流を阻止する埋め込み層（７）と、前記メサ構造（６）および前記埋め込み層（７）の表面に形成された第２導電型のコンタクト層（８）と、を備える、光半導体装置。【図１】
0006987322.tif 000002
【図２】
0006987322.tif 000003
【図３】
0006987322.tif 000004
【図４】
0006987322.tif 000005
【図５】
0006987322.tif 000006
【図６】
0006987322.tif 000007
【図７】
0006987322.tif 000008
【図８】
0006987322.tif 000009
【図９】
0006987322.tif 000010
【図１０】
0006987322.tif 000011
【図１１】
0006987322.tif 000012
【図１２】
0006987322.tif 000013
【図１３】
0006987322.tif 000014
【図１４】
0006987322.tif 000015
【図１５】
0006987322.tif 000016
【図１６】
0006987322.tif 000017
【図１７】
0006987322.tif 000018
【図１８】
0006987322.tif 000019
【図１９】
0006987322.tif 000020
【図２０】
0006987322.tif 000021
【図２１】
0006987322.tif 000022
【図２２】
0006987322.tif 000023