(57)【特許請求の範囲】
【請求項１】
複数のユニットを有し、
前記複数のユニットを構成するユニットはそれぞれ、少なくとも一つ以上の別のユニットに接続され、
前記複数のユニットのそれぞれは、
第１信号が入力される入力端子と、
前記入力端子に一端が接続された抵抗体と、
前記抵抗体の他端と基準電位との間に接続されたコンデンサと、
前記抵抗体の前記他端に一端が接続されたスイッチング素子と、
前記スイッチング素子の他端に接続された出力端子と、を備え、
前記複数のユニットのうちの少なくとも一つのユニットは、他のユニットとＲＣ時定数が異なる、リザボア素子。
【請求項２】
前記複数のユニットのうちの少なくとも一つは、前記抵抗体の抵抗値が異なる、請求項１に記載のリザボア素子。
【請求項３】
前記複数のユニットのうちの少なくとも一つは、前記コンデンサの容量が異なる、請求項１又は２に記載のリザボア素子。
【請求項４】
前記抵抗体は、抵抗値が可変の２端子型の可変抵抗である、請求項１〜３のいずれか一項に記載のリザボア素子。
【請求項５】
前記抵抗体は、３つ以上の抵抗状態を選択できる、請求項４に記載のリザボア素子。
【請求項６】
前記複数のユニットのうちの第１ユニットの出力端子は、前記第１ユニットと異なる第２ユニットの入力端子に接続されている、請求項１〜５のいずれか一項に記載のリザボア素子。
【請求項７】
前記複数のユニットのうちの第１ユニットの出力端子と、前記第１ユニットと異なる第２ユニットの出力端子とは、同じ配線に接続されている、請求項１〜５のいずれか一項に記載のリザボア素子。
【請求項８】
前記スイッチング素子に第２信号が入力される、請求項１〜７のいずれか一項に記載のリザボア素子。
【請求項９】
前記コンデンサは、２以上のユニットで共有されている、請求項１〜８のいずれか一項に記載のリザボア素子。
【請求項１０】
前記抵抗体は、相変化素子、抵抗変化型メモリ、磁気抵抗変化素子、強誘電体メモリ、カーボンナノチューブ素子のいずれかである、請求項１〜９のいずれか一項に記載のリザボア素子。
【請求項１１】
前記複数のユニットのうち少なくとも一つと外部とに接続された外部接続ユニットをさらに有し、
前記外部接続ユニットは、
第１信号が入力される入力端子と、
前記入力端子に一端が接続された抵抗体と、
前記抵抗体の他端と基準電位との間に接続されたコンデンサと、
前記抵抗体の前記他端に一端が接続されたスイッチング素子と、
前記スイッチング素子の他端に接続された出力端子と、を備える、請求項１〜１０のいずれか一項に記載のリザボア素子。
【請求項１２】
前記外部接続ユニットにおける抵抗体は、抵抗変化素子である、請求項１１に記載のリザボア素子。
【請求項１３】
請求項１〜１２のいずれか一項に記載のリザボア素子に用いられる演算回路であり、
少なくとも一つのユニットのＲＣ時定数が異なる複数のユニットのうちの一つであって、
第１信号が入力される入力端子と
前記入力端子に接続された抵抗体と、
前記抵抗体の前記入力端子と反対側に接続され、前記抵抗体と基準電位との間にあるコンデンサと、
前記コンデンサに接続されたスイッチング素子と、
前記スイッチング素子に接続された出力端子と、を備える、演算回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リザボア素子および演算回路に関する。
【背景技術】
【０００２】
ニューロモルフィックデバイスは、ニューラルネットワークにより人間の脳を模倣した素子である。ニューロモルフィックデバイスは、人間の脳におけるニューロンとシナプスとの関係を人工的に模倣している。【０００３】
ニューロモルフィックデバイスは、例えば、階層状に配置されたチップ（脳におけるニューロン）と、これらの間を繋ぐ伝達手段（脳におけるシナプス）と、を有する。ニューロモルフィックデバイスは、伝達手段（シナプス）が学習することで、問題の正答率を高める。学習は将来使えそうな知識を情報から見つけることであり、ニューロモルフィックデバイスでは入力されたデータに重み付けをする。【０００４】
ニューラルネットワークの一つとして、リカレントニューラルネットワークが知られている。リカレントニューラルネットワークは、再帰的結合を内部に含むことで、時系列のデータを扱うことができる。時系列のデータは、時間の経過とともに値が変化するデータであり、株価等はその一例である。リカレントニューラルネットワークは、内部に非線形な活性化部を持つことも可能であり、その場合、活性化部での処理は数学的には非線形多次元空間への射影とみなすことができる。これによって時系列信号が持つ複雑な信号変化の特徴を抽出することができる。再帰的な構造は、後段の階層のニューロンでの処理結果を前段の階層のニューロンに戻すことで実現でき、これによって時系列のデータを処理することができる。【０００５】
リザボアコンピューティングは、再帰的結合と非線形活性化関数を含むリカレントニューラルネットワークの一種である。リザボアコンピューティングは、リキッドステートマシンの実装手法として発展したニューラルネットワークである。【０００６】
リザボアコンピューティングは、大きく分けると、リザボア本体部と、リザボア本体部の出力層に結合した識別層から構成される。リザボア本体部は多数の非線形ノードとノード間の再帰的結合を含むグラフ構造をなし、識別層は多くの場合、単層からなるパーセプトロンで構成される。これによって人間の脳のニューロン結合をreservoir（貯水池）とみなし、その状態はreservoirの干渉状態の遷移として表現できる。【０００７】
リザボアコンピューティングの特徴として、リザボア本体部は学習対象でなく、識別層のみで学習することがあげられる。リザボアコンピューティングは、学習に必要な計算機資源が少ないことでハードウェア資源に制約がある、ＩｏＴやエッジでの時系列信号を取り扱うシステムとして注目されている。【０００８】
さらに、理論、数理モデルに関する基礎研究から、昨今では物理的なデバイスとして、例えば、信号を相互作用させることで、再帰的な処理を行うなどの物理デバイスによるリザボア本体部の実現などの応用も研究されている。リザボアコンピューティングは、例えば、小脳の動作を模倣しており、再帰的なデータ処理やデータの非線形変換（例えば、座標の変換）等を行うことができる。特許文献１には、物理的なデバイス例として、スピン伝導を用いたリザボア素子が開示されている。非特許文献１には、物理的なデバイス研究例として、スピン波を利用したリザボア素子が記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第６６２０９１５号
【非特許文献】
【００１０】
【非特許文献１】Ryosho Nakane, Gouhei Tanaka, and Akira Hirose, IEEE Access Vol.6 2018 pp.4462-4469.
【発明の概要】
【発明が解決しようとする課題】
【００１１】
特許文献１に記載のリザボア素子は、磁性膜を前提とした物理原理を利用しており、一般的なＣＭＯＳプロセスで安定的に製造するためには、まだ課題がある。
非特許文献１に記載のリザボア素子は、スピン波を利用している。しかしながら、スピン波を利用したリザボア素子は、工業化への課題が多い。【００１２】
本発明は上記事情に鑑みてなされたものであり、実用化しやすいリザボア素子及び演算回路を提供する。
【課題を解決するための手段】
【００１３】
（１）第１の態様にかかるリザボア素子は、複数のユニットを有し、前記複数のユニットを構成するユニットはそれぞれ、少なくとも一つ以上の別のユニットに接続され、前記複数のユニットのそれぞれは、第１信号が入力される入力端子と、前記入力端子に接続された抵抗体と、前記抵抗体の前記入力端子と反対側に接続され、前記抵抗体と基準電位との間にあるコンデンサと、前記コンデンサに接続されたスイッチング素子と、前記スイッチング素子に接続された出力端子と、を備え、前記複数のユニットのうちの少なくとも一つのユニットは、他のユニットとＲＣ時定数が異なる。【００１４】
（２）上記態様にかかるリザボア素子は、前記複数のユニットのうちの少なくとも一つは、前記抵抗体の抵抗値が異なってもよい。【００１５】
（３）上記態様にかかるリザボア素子は、前記複数のユニットのうちの少なくとも一つは、前記コンデンサの容量が異なってもよい。【００１６】
（４）上記態様にかかるリザボア素子において、前記抵抗体は、抵抗値が可変の２端子型の可変抵抗であってもよい。【００１７】
（５）上記態様にかかるリザボア素子において、前記抵抗体は、３つ以上の抵抗状態を選択できるものでもよい。【００１８】
（６）上記態様にかかるリザボア素子は、前記複数のユニットのうちの第１ユニットの出力端子が、前記第１ユニットと異なる第２ユニットの入力端子に接続されてもよい。【００１９】
（７）上記態様にかかるリザボア素子は、前記複数のユニットのうちの第１ユニットの出力端子と、前記第１ユニットと異なる第２ユニットの出力端子とは、同じ配線に接続されていてもよい。【００２０】
（８）上記態様にかかるリザボア素子は、前記スイッチング素子に第２信号が入力されてもよい。【００２１】
（９）上記態様にかかるリザボア素子において、前記コンデンサは、２以上のユニットで共有されていてもよい。【００２２】
（１０）上記態様にかかるリザボア素子において、前記抵抗体は、相変化素子、抵抗変化型メモリ、磁気抵抗変化素子、強誘電体メモリ、カーボンナノチューブ素子のいずれかであってもよい。【００２３】
（１１）上記態様にかかるリザボア素子は、前記複数のユニットのうち少なくとも一つと外部とに接続された外部接続ユニットをさらに有し、前記外部接続ユニットは、第１信号が入力される入力端子と、前記入力端子に接続された抵抗体と、前記抵抗体の前記入力端子と反対側に接続され、前記抵抗体と基準電位との間にあるコンデンサと、前記コンデンサに接続されたスイッチング素子と、前記スイッチング素子に接続された出力端子と、を備えてもよい。【００２４】
（１２）上記態様にかかるリザボア素子において、前記外部接続ユニットにおける抵抗体は、抵抗変化素子であってもよい。【００２５】
（１３）第２の態様にかかる演算回路は、少なくとも一つのユニットのＲＣ時定数が異なる複数のユニットのうちの一つであって、第１信号が入力される入力端子と前記入力端子に接続された抵抗体と、前記抵抗体の前記入力端子と反対側に接続され、前記抵抗体と基準電位との間にあるコンデンサと、前記コンデンサに接続されたスイッチング素子と、前記スイッチング素子に接続された出力端子と、を備える、演算回路を提供する。
【発明の効果】
【００２６】
本発明によれば、実用化しやすいリザボア素子及び演算回路を提供することができる。より具体的には、ＣＭＯＳプロセスの配線層を利用して容易に製造可能なリザボア素子を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】リザボアコンピューティングの概念図である。
【図２】第１実施形態にかかるリザボア素子の回路図である。
【図３】第１実施形態にかかるリザボア素子の一つのユニットを拡大した図である。
【図４】第１実施形態にかかるリザボア素子の一つのユニットの素子構造を示す断面図である。
【図５】第１変形例にかかるリザボア素子の特徴部分の回路図である。
【図６】第２変形例にかかるリザボア素子の特徴部分の回路図である。
【図７】第３変形例にかかるリザボア素子の特徴部分の回路図である。
【図８】第４変形例にかかるリザボア素子の特徴部分の回路図である。
【発明を実施するための形態】
【００２８】
以下、本実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。
【００２９】
図１は、第１実施形態にかかるリザボア素子が模擬するニューラルネットワークの概念図である。図１に示すニューラルネットワークＮＮは、リザボアコンピューティングの概念模式図である。図１に示すニューラルネットワークＮＮは、入力層ＬｉｎとリザボアＲｖと出力層Ｌｏｕｔとを有する。入力層Ｌｉｎ及び出力層Ｌｏｕｔは、リザボアＲｖに接続されている。
【００３０】
入力層Ｌｉｎは、外部から入力された信号をリザボアＲｖに伝える。入力層Ｌｉｎは、例えば、複数のニューロンｎ１を含む。外部から入力層Ｌｉｎのそれぞれのニューロンｎ１に入力された入力信号は、リザボアＲｖに伝わる。
【００３１】
リザボアＲｖは、入力層Ｌｉｎから入力された入力信号を貯留し、別の信号に変換する。リザボアＲｖは、複数のニューロンｎ２が接続されている。リザボアＲｖ内の各ニューロンｎ２間では、学習しない。リザボアＲｖは、入力信号を多次元の非線形空間に射影する。リザボアＲｖでは、入力信号が非線形に変化する。すなわち、入力信号は、元の情報を保有しつつ別の信号に置き換わる。入力信号がリザボアＲｖ内で相互作用することで、リザボアＲｖの系の状態は、時間の経過とともに変化する。
【００３２】
出力層Ｌｏｕｔは、リザボアＲｖからの信号を出力する。出力層Ｌｏｕｔから出力される出力信号は、入力信号の情報を持ちつつ、別の信号に置き換わっている。当該変換の一例として、直交座標系（ｘ，ｙ，ｚ）から球面座標系（ｒ，θ，φ）への置き換えが挙げられる。出力層Ｌｏｕｔは、例えば、複数のニューロンｎ３を含む。リザボアＲｖから出力層Ｌｏｕｔに至る際に、学習が行われる。出力層Ｌｏｕｔは、識別層といわれることがある。学習は、リザボアＲｖのそれぞれのニューロンｎ２と出力層Ｌｏｕｔのニューロンｎ３とを繋ぐ伝達経路（脳におけるシナプス）で行われる。出力層Ｌｏｕｔは、例えば、学習によりリザボアＲｖの信号を目的のクラスに識別する。
【００３３】
リザボアコンピューティングは、小脳の動作を模倣したものである。リザボアコンピューティングは、リザボアＲｖと出力層Ｌｏｕｔとの結合のみで学習することで、計算量が増大化することを防ぐ。
【００３４】
＜リザボア素子の回路構成＞
図２は、第１実施形態にかかるリザボア素子１の回路図である。リザボア素子１は、リザボアコンピューティングの概念を物理的な素子で実現したものである。リザボア素子１は、複数のユニットＵ１〜Ｕｎ（ｎは定数）を有する。複数のユニットＵ１〜Ｕｎを構成する各ユニット（例えば、第１ユニットＵ１）は、それぞれ別のユニット（例えば、第２ユニットＵ２）に接続されている。図２に示すリザボア素子１は、第１ユニットＵ１の出力端子ｔ２が第２ユニットＵ２の入力端子ｔ１に接続されている。
【００３５】
複数のユニットＵ１〜Ｕｎのうちの少なくとも一つのユニットは、他のユニットとＲＣ時定数が異なる。それぞれのユニットＵ１〜ＵｎのＲＣ時定数は、例えば、ばらついている。ＲＣ時定数のばらつきは、例えば、正規分布、ポアソン分布、二項分布である。それぞれのユニットＵ１〜ＵｎでＲＣ時定数がばらつくと、各々のユニットが異なる周波数特性を持つことで、入力信号は非線形に変換される。
【００３６】
ＲＣ時定数は、それぞれのユニットＵ１〜Ｕｎにおける抵抗体Ｒの抵抗値とコンデンサＣの容量とで決まる。例えば、複数のユニットＵ１〜Ｕｎのうちの少なくとも一つは、抵抗体Ｒの抵抗値が他のユニットと異なってもよい。それぞれのユニットＵ１〜Ｕｎの抵抗体Ｒの抵抗値は、例えば、ばらついている。また例えば、複数のユニットＵ１〜Ｕｎのうちの少なくとも一つは、コンデンサＣの容量が他のユニットと異なってもよい。それぞれのユニットＵ１〜ＵｎのコンデンサＣの容量は、例えば、ばらついている。抵抗体Ｒの抵抗値とコンデンサＣの容量とのうちの少なくとも一方がばらつくことで、それぞれのユニットＵ１〜ＵｎのＲＣ時定数がばらつく。
【００３７】
図３は、第１実施形態にかかるリザボア素子１の一つのユニットを拡大した図である。複数のユニットＵ１〜Ｕｎのそれぞれは、入力端子ｔ１と抵抗体ＲとコンデンサＣとスイッチング素子ＳＷと出力端子ｔ２と制御端子ｔ３とを備える。
【００３８】
入力端子ｔ１は、ユニットに信号が入力される端子である。入力端子ｔ１に入力される信号を例えば第１信号と称する。入力端子ｔ１は、抵抗体Ｒの第１端に接続される。
【００３９】
抵抗体Ｒは、入力端子ｔ１及びコンデンサＣに接続されている。抵抗体Ｒの第１端は入力端子ｔ１に接続され、第２端はコンデンサＣに接続されている。抵抗体Ｒは、例えば、抵抗値が可変の２端子型の可変抵抗である。抵抗体Ｒは、３つ以上の抵抗状態を選択できることが好ましく、アナログな抵抗変化をすることが好ましい。抵抗体Ｒは、例えば、相変化素子（ＰＣＭ）、抵抗変化型メモリ（ＲｅＲＡＭ）、磁気抵抗変化素子（ＭＲＡＭ）、強誘電体メモリ（ＦｅＲＡＭ）、カーボンナノチューブ（ＣＮＴ）素子である。
【００４０】
抵抗体Ｒが可変抵抗であると、抵抗体Ｒの抵抗値の調整が可能になる。例えば、それぞれのユニットＵ１〜Ｕｎの間で抵抗体Ｒの抵抗値のばらつきを最適化すると、入力信号を非線形に変換するために必要なユニット数が少なくなる。必要なユニット数の減少は、リザボア素子１の小型化につながる。またリザボアコンピューティングは、一般にリザボア本体部の結合の変動や構成によって出力が大きく影響を受けるという工業化上の課題があるが、抵抗変化素子を用いることで、このような変動を抑制、調整することも可能になる。
【００４１】
コンデンサＣは、抵抗体Ｒ及び基準電位に接続されている。コンデンサＣの一方の極板は抵抗体Ｒの第２端に接続され、他方の極板は基準電位に接続されている。基準電位は、例えば、グラウンドである。コンデンサＣの極板間には、抵抗体Ｒの抵抗値、第１信号のパルス幅及び波高値に応じた電荷が蓄積される。
【００４２】
スイッチング素子ＳＷは、電流の流れを制御するスイッチング素子である。スイッチング素子がオン状態になると、スイッチング素子は通電状態となり、電気的に接続される。スイッチング素子がオフ状態になると、スイッチング素子は切断状態となり、電気的に切断される。スイッチング素子は、例えば、電界効果型トランジスタ、バイポーラトランジスタ、オボニック閾値スイッチ等である。以下、スイッチング素子が電界効果型トランジスタの例を基に説明する。
【００４３】
スイッチング素子ＳＷのソースは、コンデンサＣに接続されている。スイッチング素子ＳＷのドレインは、出力端子ｔ２に接続されている。スイッチング素子ＳＷのゲートは、制御端子ｔ３に接続されている。制御端子ｔ３は、スイッチング素子ＳＷのオン、オフを制御する端子である。制御端子ｔ３は、例えば、制御部に接続されている。
【００４４】
＜リザボア素子の素子構成＞
図４は、第１実施形態にかかるリザボア素子１の一つのユニットの素子構造を示す断面図である。図４において、基板Ｓｕｂの表面の一方向をＸ方向、Ｘ方向と直交する方向をＹ方向とし、基板Ｓｕｂから離れる方向をＺ方向とする。
【００４５】
リザボア素子１は、Ｚ方向に複数のレイヤーに分かれている。抵抗体Ｒ、コンデンサＣ、スイッチング素子ＳＷは、それぞれのレイヤーにある。それぞれのレイヤーにある各素子は、ビア配線Ｖ及び配線Ｗ１〜Ｗ５で接続されている。ビア配線Ｖは、Ｚ方向に延びる配線である。配線Ｗ１〜Ｗ５は、ＸＹ面内のいずれかの方向に延びる配線である。それぞれのレイヤーにある各素子は、層間絶縁膜ＬＩによって絶縁されている。
【００４６】
層間絶縁膜ＬＩは、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、炭化シリコン（ＳｉＣ）、窒化クロム、炭窒化シリコン（ＳｉＣＮ）、酸窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯｘ）等である。
【００４７】
スイッチング素子ＳＷは、例えば、基板Ｓｕｂ上にある。スイッチング素子ＳＷは、例えば電界効果型のトランジスタであり、ゲートＧとゲート絶縁膜ＧＩと基板Ｓｕｂに形成されたソースＳ及びドレインＤとを有する。基板Ｓｕｂは、例えば、半導体基板である。
【００４８】
スイッチング素子ＳＷのソースＳは、ビア配線Ｖによって抵抗体Ｒと電気的に接続されている。抵抗体Ｒは、例えば、上部電極ＵＥと下部電極ＬＥに挟まれる。上部電極ＵＥは、回路図における入力端子ｔ１に該当する。入力端子ｔ１は、配線Ｗ１に接続されている。
【００４９】
スイッチング素子ＳＷのドレインＤは、ビア配線Ｖによって配線Ｗ２と電気的に接続されている。配線Ｗ２は、回路図における出力端子ｔ２に接続されている。
【００５０】
スイッチング素子ＳＷのゲートＧは、ビア配線Ｖによって配線Ｗ３と電気的に接続されている。配線Ｗ３は、回路図における制御端子ｔ３に接続されている。
【００５１】
スイッチング素子ＳＷのソースＳと抵抗体Ｒとを繋ぐビア配線Ｖは、Ｚ方向の途中で、配線Ｗ４と接続されている。配線Ｗ４は、コンデンサＣの極板Ｐ１を兼ねる。コンデンサＣは、二つの極板Ｐ１、Ｐ２と、これらに挟まれる絶縁層Ｉ１とからなる。コンデンサＣの極板Ｐ２は、ビア配線Ｖによって配線Ｗ５と電気的に接続されている。配線Ｗ５は、例えば、グラウンドＧＲに接地されている。
【００５２】
＜リザボア素子の動作＞
次いで、第１実施形態にかかるリザボア素子の動作について説明する。まず一つのユニットから信号を出力する出力動作について説明する。
【００５３】
まず制御端子ｔ３によりスイッチング素子ＳＷをオフにする。この状態で、入力端子ｔ１から入力信号を入力する。入力信号は、抵抗体Ｒを介して、コンデンサＣに至り、コンデンサＣが充電される。コンデンサＣに蓄積される電荷量は、抵抗体Ｒの抵抗値と入力信号のパルス幅及び波高値とコンデンサＣの容量とによって決定される。
【００５４】
コンデンサＣに十分電荷が蓄積された後に、スイッチング素子ＳＷをオンにする。スイッチング素子ＳＷがオンになると、コンデンサＣに蓄積された電荷は、放電される。コンデンサＣからは、放電電流に応じた信号が出力される。信号は出力端子ｔ２に至る。コンデンサから出力される信号は、スパイク信号である。それぞれのユニットＵ１〜Ｕｎは、スパイキングニューラルネットワークのノードとしても機能する。
【００５５】
コンデンサから出力される信号は、抵抗体Ｒの抵抗値、入力信号のパルス幅及び波高値、コンデンサＣの容量に応じて変化する。換言すると、出力端子ｔ２から出力される信号は、抵抗体Ｒの抵抗値、入力信号のパルス幅及び波高値、コンデンサＣの容量に応じて、異なる。
【００５６】
次いで、異なるユニット間に信号が伝搬することについて説明する。図２に示すリザボア素子１は、隣接するユニットの出力端子ｔ２と入力端子ｔ１とが接続されている。第１ユニットＵ１の出力端子ｔ２は、第２ユニットＵ２の入力端子ｔ１と接続されている。第２ユニットＵ２の入力端子ｔ１には、第１ユニットＵ１の出力信号が入力される。第１ユニットＵ１の出力信号は、第１ユニットＵ１の入力信号が変換されたものである。第２ユニットＵ２には、第１ユニットＵ１の入力信号の情報を有する信号が入力される。
【００５７】
第１ユニットＵ１に入力された信号は、ユニット間を伝搬する。ここで、それぞれのユニットＵ１〜ＵｎのＲＣ時定数は、ばらついている。ＲＣ時定数が異なると、コンデンサＣに蓄積される電荷量が異なる。第１ユニットＵ１に入力された信号は、ユニット間を伝搬する間に、非線形に変換される。ＲＣ時定数のばらつきが、信号に非線形性を与える。一方で、伝搬する信号は、先のユニットに入力された信号の情報を有しており、先のユニットでの信号変換結果を記憶している。すなわち、リザボア素子１は、非線形性とメモリ効果を有し、リザボアコンピューティングとして機能する。
【００５８】
上述のように、リザボア素子１は、それぞれのユニットのＲＣ時定数がばらつくことで、リザボアコンピューティングとして機能する。
【００５９】
また抵抗体Ｒが可変抵抗であると、ＲＣ時定数のばらつき度合いを調整しやすい。それぞれのユニットのＲＣ時定数のばらつきを最適化すると、入力信号を非線形に変換するために必要なユニット数が少なくなる。必要なユニット数の減少は、リザボア素子１の小型化につながる。また、抵抗変化素子を用いることで、リザボア素子の出力ばらつきを抑制、調整することも可能になる。
【００６０】
また抵抗体Ｒが２端子型であると製造が容易であり、製造プロセスが簡便化できる。また抵抗体Ｒが２端子型であるとレイヤー数も少なくてよく、低コストで作製できる。
【００６１】
以上、本発明の実施形態について図面を参照して詳述したが、各実施形態における各構成及びそれらの組み合わせ等は一例であり、本発明の趣旨から逸脱しない範囲内で、構成の付加、省略、置換、及びその他の変更が可能である。
【００６２】
＜第１変形例＞
図５は、第１変形例にかかるリザボア素子２の特徴部分を拡大した回路図である。第１変形例にかかるリザボア素子２は、２つのユニットＵ１、Ｕ２、Ｕ３がコンデンサＣを共有している点が、図２に示すリザボア素子１と異なる。以下に説明する以外の構成は、第１実施形態のリザボア素子１と同様である。
【００６３】
第１変形例にかかるリザボア素子２は、２つ以上のユニットで共有されている。コンデンサＣは、第１ユニットＵ１、第２ユニットＵ２及び第３ユニットＵ３のそれぞれにおいて、抵抗体Ｒとスイッチング素子ＳＷの間にある。抵抗体Ｒとスイッチング素子ＳＷとの間には、電荷の逆流を防ぐダイオードＤｉがあることが好ましい。第１ユニットＵ１、第２ユニットＵ２及び第３ユニットＵ３の制御端子ｔ３の動作タイミングによって、コンデンサＣに電荷が蓄積されるタイミングを調整できる。
【００６４】
第１変形例にかかるリザボア素子２は、第１実施形態にかかるリザボア素子と同様の効果を有し、リザボアコンピューティングとして機能する。
【００６５】
＜第２変形例＞
図６は、第２変形例にかかるリザボア素子３の特徴部分を拡大した回路図である。第２変形例にかかるリザボア素子３は、制御端子ｔ３から別の信号が入力されている点が、図２に示すリザボア素子１と異なる。以下に説明する以外の構成は、第１実施形態のリザボア素子１と同様である。
【００６６】
リザボア素子３の各ユニットＵ１〜Ｕｎの入力端子ｔ１には第１信号Ｓ１が入力されている。またリザボア素子３の各ユニットＵ１〜Ｕｎの制御端子ｔ３には第２信号Ｓ２が入力されている。第２信号Ｓ２は、例えば、第１信号Ｓ１と異なる入力信号である。
【００６７】
第２信号Ｓ２は、例えば、スイッチング素子ＳＷの開閉時間を制御する。出力端子ｔ２からの出力信号は、スイッチング素子ＳＷの開閉時間によって変わる。上述のようにスイッチング素子ＳＷの開閉時間が一定の場合においても、出力信号は、抵抗体Ｒの抵抗値、入力信号のパルス幅及び波高値、コンデンサＣの容量に応じて異なる。スイッチング素子ＳＷの開閉時間が変化すると、出力信号を変化させるパラメータが増える。
【００６８】
第２変形例にかかるリザボア素子３は、第１実施形態にかかるリザボア素子と同様の効果を有し、リザボアコンピューティングとして機能する。また出力信号を変化させるパラメータが増えることで、変換される信号の非線形性が高まる。
【００６９】
＜第３変形例＞
図７は、第３変形例にかかるリザボア素子４の特徴部分を拡大した回路図である。第３変形例にかかるリザボア素子４は、各ユニットＵ１〜Ｕｎの接続が、図２に示すリザボア素子１と異なる。以下に説明する以外の構成は、第１実施形態のリザボア素子１と同様である。
【００７０】
リザボア素子４は、複数のユニットＵ１〜Ｕｎのうちの第１ユニットＵ１、第２ユニットＵ２及び第３ユニットＵ３の出力端子ｔ２が、同じ共通配線ＣＷに接続されている。それぞれのユニットＵ１〜Ｕｎの入力端子ｔ１は、それぞれ別の入力回路に接続されている。
【００７１】
それぞれのユニットＵ１〜Ｕｎに入力された信号は、それぞれ変換され、共通配線ＣＷで合流する。それぞれの信号が合流すると、信号同士が相互作用する。それぞれの信号から共通配線ＣＷに入力される信号はばらついている。非線形に変換されたそれぞれの信号が共通配線ＣＷで合流することで、互いに相互作用する。
【００７２】
したがって、第３変形例にかかるリザボア素子４は、第１実施形態にかかるリザボア素子１と同様の効果を有し、リザボアコンピューティングとして機能する。
【００７３】
＜第４変形例＞
図８は、第４変形例にかかるリザボア素子５の特徴部分を拡大した回路図である。第４変形例にかかるリザボア素子５は、外部接続ユニットＥＵをさらに有する点が、図２に示すリザボア素子１と異なる。以下に説明する以外の構成は、第１実施形態のリザボア素子１と同様である。
【００７４】
外部接続ユニットＥＵは、上述の各ユニットＵ１〜Ｕｎのうちの少なくとも一つと外部とに接続されている。外部接続ユニットＥＵは、例えば、互いに接続された各ユニットＵ１〜Ｕｎの終端に接続されている。
【００７５】
外部接続ユニットＥＵは、入力端子ｔ１と抵抗体ＲとコンデンサＣとスイッチング素子ＳＷと出力端子ｔ２と制御端子ｔ３とを備える。外部接続ユニットＥＵの出力端子ｔ２は、外部に接続される。外部接続ユニットＥＵの素子構成は、ユニットＵ１〜Ｕｎのそれぞれの素子構成と同じである。そのため、外部接続ユニットＥＵは、ユニットＵ１〜Ｕｎと同一のプロセスで作製できる。
【００７６】
外部接続ユニットＥＵの抵抗体Ｒは、例えば、抵抗変化素子である。外部接続ユニットＥＵは、抵抗体Ｒの抵抗値をデータの重みに応じて変えることで、学習することができる。外部接続ユニットＥＵは、上述の出力層、識別層に対応する。
【００７７】
第４変形例にかかるリザボア素子５は、第１実施形態にかかるリザボア素子１と同様の効果を有し、リザボアコンピューティングとして機能する。またリザボア素子の物理デバイスとしては主にリザボア本体部のデバイス化に着目する研究が多いが、後段の識別層までを含めたデバイス化はまだ十分な注目されていない。リザボア素子５は、外部接続ユニットＥＵを有し、識別層まで含めてデバイス化されている。
【００７８】
なお、第4変形例にかかる外部接続ユニットＥＵは、第１変形例から第
３変形例にかかるユニットＵ１〜Ｕｎに接続してもよい。
【符号の説明】
【００７９】
１，２，３，４  リザボア素子
Ｃ  コンデンサ
Ｒ  抵抗体
Ｒｖ  リザボア
Ｓ１  第１信号
Ｓ２  第２信号
ＳＷ  スイッチング素子
ｔ１  入力端子
ｔ２  出力端子
ｔ３  制御端子
Ｕ１〜Ｕｎ  複数のユニット
Ｕ１  第１ユニット
Ｕ２  第２ユニット
ＥＵ  外部接続ユニット
【要約】
このリザボア素子は、複数のユニットを有し、前記複数のユニットを構成するユニットはそれぞれ、少なくとも一つ以上の別のユニットに接続され、前記複数のユニットのそれぞれは、第１信号が入力される入力端子と前記入力端子に接続された抵抗体と、前記抵抗体の前記入力端子と反対側に接続され、前記抵抗体と基準電位との間にあるコンデンサと、前記コンデンサに接続されたスイッチング素子と、前記スイッチング素子に接続された出力端子と、を備え、前記複数のユニットのうちの少なくとも一つは、他のユニットとＲＣ時定数が異なる。【図１】
0006819847.tif 000002
【図２】
0006819847.tif 000003
【図３】
0006819847.tif 000004
【図４】
0006819847.tif 000005
【図５】
0006819847.tif 000006
【図６】
0006819847.tif 000007
【図７】
0006819847.tif 000008
【図８】
0006819847.tif 000009