(57)【特許請求の範囲】
【請求項１】
高電子移動度トランジスタを制御する方法であって、前記トランジスタは、前記トランジスタのソースとドレインとの間に延在するフィンを有する半導体構造体を含み、前記トランジスタのトップゲートが前記フィンの上に配置され、前記トランジスタの２つのサイドゲートが、前記トップゲートから間隔を空けて前記フィンの対向する側壁に配置され、前記半導体構造体は、前記トップゲートの真下に位置決めされたキャップ層と、導電性を提供するために前記キャップ層の真下に配置されたチャネル層とによって形成されたヘテロ構造を含み、前記キャップ層は、前記ソースと前記ドレインとの間にキャリアチャネルを形成する前記ヘテロ構造を可能にして、前記キャップ層と前記チャネル層との界面に２次元電子ガス（２ＤＥＧ）が形成されるように、窒化物系半導体材料を含み、前記方法は、
前記ソースと前記ドレインとの間の前記キャリアチャネルの導電率を変調するように、前記ソースに関して前記トップゲートに電圧を印加することと、
前記トランジスタの前記トップゲートの閾値電圧を変調するように、前記ソースに関して前記サイドゲートに電圧を印加することと、
を含み、
前記トップゲートの閾値電圧を増大させるために前記サイドゲートに印加される負のバイアスを増大させることを含み、
前記トップゲートの閾値電圧を測定することと、
前記ソースに関して前記閾値電圧の符号を変更する要求を検出することと、
前記測定された閾値電圧が正であり、負の閾値電圧が要求される場合、前記サイドゲートに正の電圧を印加することと、及び、
そうでなければ、前記測定された閾値電圧が負であり、正の閾値電圧が要求される場合、前記サイドゲートに負の電圧を印加することと、
を更に含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、包括的には、高電子移動度トランジスタ等の半導体デバイスに関する。
【背景技術】
【０００２】
無線通信市場の近年の急増とともに、電力応用の安定した、ただし継続的な進歩により、マイクロ波トランジスタは、人類の活動の多くの態様において重大な役割を果たしている。マイクロ波トランジスタの性能に対する要件は、ますます厳しくなっている。パーソナルモバイル通信応用において、次世代の携帯電話は、より広い帯域幅と効率の向上とを必要とする。衛星通信及びＴＶ放送の開発では、端末ユーザーのアンテナサイズを縮小するために、より高周波数（ＣバンドからＫｕバンド、さらにはＫａバンドまで）及びより高出力で動作する増幅器が必要である。広帯域無線インターネット接続に対して、速度又はデータ伝送速度が増大し続けているため、同様に同じ要件が適用される。
【０００３】
これらのニーズのために、Ｓｉ／ＳｉＧｅ、ＧａＡｓ、ＳｉＣ及びＧａＮに基づく高性能マイクロ波トランジスタ及び増幅器の開発にかなりの投資がなされてきた。ジョンソン性能指数（ＪＭ）は、材料特性のみに基づいて電力−周波数限界を与え、高周波及び高出力応用に対して異なる材料を比較するために使用することができる。高出力及び高周波に対する要件は、大きい絶縁破壊電圧及び高い電子速度の両方を備えた半導体材料に基づくトランジスタを必要とする。この観点から、より高いＪＭを有する、ＧａＮ及びＳｉＣのようなワイドバンドギャップ材料が好ましい。最終的な絶縁破壊電界がバンド間衝突イオン化に対して必要な電界であるため、バンドギャップが広いことにより絶縁破壊電圧が高くなり、それにより高周波動作が可能になる。
【０００４】
ＧａＮは、ヘテロ接合を形成することができることにより、ＳｉＣと比較して、同様の絶縁破壊電界及び飽和電子速度を有するにも関わらず優れたものとなる。ＧａＮは、高電子移動度トランジスタ（ＨＥＭＴ）を製造するために用いることができるが、一方で、ＳｉＣは、金属−半導体接合電界効果トランジスタ（ＭＥＳＦＥＴ）を製造するためにしか使用することができない。ＨＥＭＴの利点には、その高いキャリア濃度と、イオン化不純物散乱が低減することによるより高い電子移動度とが挙げられる。高キャリア濃度及び高電子移動度の組合せにより、高電流密度及び低チャネル抵抗がもたらされ、それらは、高周波動作及び高出力スイッチング応用に対して特に重要である。
【０００５】
増幅器の観点から、ＧａＮ系ＨＥＭＴは、既存の製造技術と比較して多くの利点を有する。高出力電力密度により、同じ出力電力ではるかに小さいサイズのデバイスを製造することができる。サイズが小さくなることでインピーダンスが高くなることにより、増幅器において、より容易な、かつより低損失の整合が可能になる。その絶縁破壊電界が高いことによる高電圧の動作により、電圧変換の必要性が低減するだけでなく、増幅器に対する重大なパラメータである高効率を得る可能性も提供される。バンドギャップが広いことによって、ＧａＮ系ＨＥＭＴはまた、高温で動作することもできる。同時に、ＨＥＭＴは、ＭＥＳＦＥＴの雑音性能より優れた雑音性能を提供する。
【０００６】
優れた半導体特性によって可能となる増幅器応用におけるこれらの魅力的な特徴により、ＧａＮ系ＨＥＭＴは、マイクロ波電力応用に対して非常に見込みがある候補となる。
【０００７】
ディプリーション型高電子移動度トランジスタ（ＨＥＭＴ）では、ゲート電極から生成される電界を使用して、ＡｌＮ／ＧａＮ又はＡｌＧａＮ／ＧａＮ等の広エネルギーバンドギャップ半導体及び狭エネルギーバンドギャップ半導体の界面において２次元電子ガスチャネルが空乏化される。チャネルを通って流れる電流の量に直接影響を与えそれを制御するために、ゲート電極に制御電圧を印加することができる。ディプリーション型トランジスタは、スイッチとして使用される場合、「ノーマリーオン」デバイスとして機能する。エンハンスメント型トランジスタの場合、動作のためにトランジスタにバイアスがかけられるまで、いかなるチャネルも存在せず、いかなる電流も発生しない。特に、２次元電子ガスチャネルをフェルミ準位未満にするために、トランジスタにバイアスがかけられ、ゲートに電圧が印加される。ソースとドレインとの間に別の電圧が印加されると、２次元電子ガスチャネル内の電子がソースからドレインに移動する。エンハンスメント型トランジスタは、通常、デジタル及びアナログ集積回路（ＩＣ）に使用され、「ノーマリーオフ」デバイスとして機能することができる。
【０００８】
エンハンスメント型（Ｅ型）ＨＥＭＴは、ＲＦ／マイクロ波電力増幅器又はスイッチ等のアナログ回路応用に対して有用である。
【０００９】
高速及び高密度デジタル回路応用に対して、Ｅ型ＨＥＭＴ及びディプリーション型（Ｄ型）ＨＥＭＴの統合による直接結合（Direct-coupled）ＦＥＴロジック（ＤＣＦＬ）（Ｅ／Ｄ  ＤＣＦＬと呼ぶ）が、目下研究されている。
【００１０】
ワイドバンドギャップＡｌＧａＮ／ＧａＮ  ＨＥＭＴは、高出力及び高速処理能力があるため、高出力、高周波応用に対して、小型化し性能を向上させる取組みが続くに従い。ＲＦ／マイクロ波電力増幅器用デバイスとして注目されている。特に、ＡｌＮの大きいバンドギャップ（６．２ｅＶ）は、従来のＡｌＧａＮバリアと比較して、キャリア閉じ込めを改善し、ゲート漏れ電流を低減させ、低電界キャリア輸送及び高電界キャリア輸送の両方に改善をもたらす。高出力電流を達成するためには、高キャリア密度及び高キャリア移動度の両方が望ましい。
【００１１】
合金散乱を低減させ、チャネル導電率を向上させるために、ＨＥＭＴのゲート領域の下のシートキャリア密度をＥ型動作に対して十分に低くすることができる場合、高速、高電圧、高出力デバイスを実現するために、非常に薄いＡｌＮバリア層を備える構造体は魅力的なオプションである。
【００１２】
ＡｌＧａＮ／ＧａＮ  ＨＥＭＴにおける目下の研究は、高出力、高温応用に対して進められている。さらに、スイッチ又は高温対応集積回路としてトランジスタを使用する応用の場合、ノーマリーオフ型すなわちエンハンスメント型動作デバイスを有することも望ましい。したがって、本技術分野において、高出力、高電圧、高速及び／又は高温応用で実施することができるデバイスに対する改善された方法及び構造が引き続き必要とされている。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
いくつかの実施形態は、予め予測し制御することが困難である可能性があるトランジスタの閾値電圧の値に影響を与える要素が複数あるという認識に基づく。例えば、閾値電圧は、個々のトランジスタの間で変化するトランジスタの製造の詳細により影響を受ける可能性がある。また、閾値電圧は、個々のトランジスタの間で同様に変化するトランジスタの動作の詳細によって影響を受ける可能性がある。そのため、いくつかの実施形態は、トランジスタの閾値電圧をその動作中に変更する、例えば調整することが有益である場合があるという認識に基づく。
【００１４】
さらに又は代替的に、キャリアチャネルの密度は、トランジスタのソース端子に関してチャネルに印加される電圧によって決まる。時に、ソースに印加される電圧の増大は、閾値電圧の変更、例えば、閾値電圧をソースに関して正の領域に向かって移動させることが必要になる。
【００１５】
いくつかの実施形態は、トランジスタの閾値電圧がチャネルにおけるキャリア密度の関数であるため、トランジスタのキャリアチャネルを空乏化することにより、閾値電圧の値を変調することができるという理解に基づく。例えば、１つの実施形態では、トランジスタは、ソースとドレインとの間にキャリアチャネルを形成するようにヘテロ構造を有する高電子移動度トランジスタ（ＨＥＭＴ）である。キャリア密度が高いことにより負の電圧がもたらされるのに対して、キャリア密度が低いことにより正の閾値電圧がもたらされる。
【００１６】
いくつかの実施形態は、ドレイン−ソース電圧の方向に対して垂直な方向に電圧を印加することにより、キャリアチャネルを空乏化することができるという別の理解に基づく。
【００１７】
いくつかの実施形態は、本明細書ではトップゲートと呼び、ソースとドレインとの間のキャリアチャネルの導電率を変調するために使用される、トランジスタのゲートに加えて、チャネルを空乏化し、閾値電圧を変調するために、本明細書ではサイドゲートと呼ぶ別のゲートを配置することができるという理解に基づく。いくつかの実施形態は、こうした変調を実施するために、サイドゲート及びトップゲートがキャリアチャネルに十分近接することができるようにトランジスタの側壁において、サイドゲートは、トップゲートから間隔を空けて配置される必要があり、その結果、異なるゲートに対して独立して２つの異なる電圧を印加することができる、という理解に基づく。
【００１８】
そのため、１つの実施形態は、ソースと、ドレインと、トップゲートと、サイドゲートと、ソースとドレインとの間に延在するフィンを有する半導体構造体とを含むトランジスタを開示する。トップゲートはフィンの上に配置され、ソースに関してトップゲートに印加される電圧は、ソースとドレインとの間のキャリアチャネルの導電率を変調する。サイドゲートは、トップゲートから間隔を空けてフィンの側壁に配置され、ソースに関してサイドゲートに印加される電圧は、トランジスタの閾値電圧を変調し、それにより、トランジスタの閾値電圧を調整可能にする。
【００１９】
いくつかの実施態様では、トランジスタは、フィンの対向する側壁に配置された２つのサイドゲートを含む。２つのサイドゲートにより、チャネルのキャリアに対してより適切な制御が可能になる。
【００２０】
半導体構造体のフィンにより、キャリアチャネルに十分近接してサイドゲートを配置することができる。例えば、１つの実施形態では、フィンの幅は４００ｎｍ未満である。こうした幅により、キャリアチャネルを空乏化するために必要な最大の静電容量を達成することができる。しかしながら、いくつかの実施形態は、負の静電容量の原理を使用してフィンの幅を増大させる。例えば、１つの実施態様では、トランジスタは、サイドゲートとフィンの側壁との間に配置された強誘電体酸化物（ＦＥ）層を含む。ＦＥ層は、フィンの幅が４００ｎｍを超えるのを可能にする負のキャパシタを形成する。
【００２１】
さらに又は代替的に、いくつかの実施態様では、サイドゲートとフィンの側壁との間に誘電体層が配置される。誘電体層により、ゲート電流、したがって電力損失が低減する。
【００２２】
いくつかの実施形態では、サイドゲートは半導体材料から作製される。サイドゲートの半導体材料は、適切に選択された場合、より容易な製造プロセスを可能にし、より高い性能をもたらす。例えば、１つの実施形態では、サイドゲートの半導体材料は、ｐドープ半導体であり、チャネル内に正孔を注入することにより、閾値電圧をさらに正側に増加させる。
【００２３】
いくつかの実施形態では、サイドゲートはＬ字型であり、Ｌ字型の第１の脚はフィンの側壁に配置され、Ｌ字型の第２の脚は、第１の脚に対して実質的に垂直である。この実施形態により、フィン付き半導体構造体におけるサイドゲートの形成が簡略化できる。
【００２４】
さらに又は代替的に、Ｌ字型により、トランジスタの閾値電圧を変調するためにサイドゲートに電圧を印加することが簡略化する。例えば、状況によっては、サイドゲートに印加される電圧は負であって、閾値電圧をソースに関して正の領域に向かって移動させる。例えば、サイドゲートに印加される電圧は正であって、閾値電圧をソースに関して負の領域に向かって移動させる。パワーエレクトロニクス及びデジタル応用では、１つのサイドゲート／複数のサイドゲートに対して負の電圧を印加することによって達成することができる、ノーマリーオフ動作を有することが望ましい。しかしながら、ＲＦデバイスのように閾値電圧に配慮しない場合、チャネルにおけるキャリア密度を増大させ、したがってより多くの電流を有するように、ゲートに正の電圧を印加することができる。
【００２５】
いくつかの実施形態は、模擬実験の結果が、いくつかの実施形態の原理を採用するトランジスタの相互コンダクタンスの線形性の増大を示すことを認める。そのため、いくつかの実施形態は、トランジスタの線形性に比例するようにサイドゲートに印加される負の電圧の絶対値を選択する。任意のＲＦデバイスにおける線形性の低下は、複数の要素によってもたらされ、こうした要素のうちの１つはソースチョーク（choking）効果である。ソースがチャネル領域より低い通電能力を有する場合、この効果が発生する。提案するトランジスタは、チャネルを空乏化し、それによりチャネルの通電能力を低減させることにより、この効果を除去する。
【課題を解決するための手段】
【００２６】
したがって、１つの実施形態は、高電子移動度トランジスタ（ＨＥＭＴ）を開示する。ＨＥＭＴは、ソース、ドレイン、トップゲート及び２つのサイドゲートを含む一組の電極と、ソースとドレインとの間に延在するフィンを有する半導体構造体であって、トップゲートはフィンの上に配置され、サイドゲートは、トップゲートから間隔を空けてフィンの対向する側壁に配置され、半導体構造体は、トップゲートの真下に位置決めされたキャップ層と、導電性を提供するためにキャップ層の真下に配置されたチャネル層とによって形成されたヘテロ構造を含み、キャップ層は、ソースとドレインとの間にキャリアチャネルを形成するヘテロ構造を可能にして、キャップ層とチャネル層との界面に２次元電子ガス（２ＤＥＧ）が形成されるように、窒化物系半導体材料を含む、半導体構造体と、を備え、ソースに関してトップゲートに印加される電圧が、ソースとドレインとの間のキャリアチャネルの導電率を変調するように、かつ、ソースに関してサイドゲートに印加される電圧が、トランジスタのトップゲートの閾値電圧を変調するように構成され、サイドゲートに印加される負のバイアスの増大に応答してトップゲートの閾値電圧を増大させるように構成されている。
【００２７】
別の実施形態は、高電子移動度トランジスタを制御する方法を開示する。トランジスタは、トランジスタのソースとドレインとの間に延在するフィンを有する半導体構造体を含み、トランジスタのトップゲートがフィンの上に配置され、トランジスタの２つのサイドゲートが、トップゲートから間隔を空けてフィンの対向する側壁に配置され、半導体構造体は、トップゲートの真下に位置決めされたキャップ層と、導電性を提供するためにキャップ層の真下に配置されたチャネル層とによって形成されたヘテロ構造を含み、キャップ層は、ソースとドレインとの間にキャリアチャネルを形成するヘテロ構造を可能にして、キャップ層とチャネル層との界面に２次元電子ガス（２ＤＥＧ）が形成されるように、窒化物系半導体材料を含む。方法は、ソースとドレインとの間のキャリアチャネルの導電率を変調するように、ソースに関してトップゲートに電圧を印加することと、トランジスタのトップゲートの閾値電圧を変調するように、ソースに関してサイドゲートに電圧を印加することと、を含み、トップゲートの閾値電圧を増大させるためにサイドゲートに印加される負のバイアスを増大させることを含む。
【００２８】
更に別の実施形態は、トランジスタを製造する方法を開示する。方法は、基板と、キャップ層と少なくとも１つのキャリアチャネルを有するチャネル層とによって形成されたヘテロ構造を含む半導体構造体とを準備することであって、キャップ層は、チャネル層の上方に配置され、キャップ層は、キャップ層とチャネル層との界面に２次元電子ガス（２ＤＥＧ）が形成されることを可能にするように、窒化物系半導体材料を含むことと、トランジスタの活性領域を画定するように半導体構造体をエッチングすることと、金属蒸着及びアニーリングにより、ソース電極及びドレイン電極を形成することと、ドライエッチング及びウェットエッチングの組合せにより、半導体構造体にソース電極とドレイン電極との間に延在するフィンを形成することと、フィンの対向する側壁に２つのサイドゲートを堆積させることと、サイドゲートから間隔を空けてキャップ層の上方のフィンの上にトップ金属ゲートを蒸着させることと、を含み、ソース電極に関してトップゲートに印加される電圧が、ソース電極とドレイン電極との間のキャリアチャネルの導電率を変調するように、ソース電極に関してサイドゲートに印加される電圧が、トランジスタの閾値電圧を変調するように、かつ、サイドゲートに印加される負のバイアスの増大により閾値電圧が増大するように、高電子移動度トランジスタを製造することを含む。
【図面の簡単な説明】
【００２９】
【図１】いくつかの実施形態による高電子移動度トランジスタ（ＨＥＭＴ）の３次元概略図である。
【図２】１つの実施形態によるトランジスタのチャネルの中央における断面図である。
【図３】図２のトランジスタの断面ＡＡ’に沿ったエネルギーバンド図３１０である。
【図４Ａ】異なる実施形態のトランジスタの電子密度断面プロファイルを示す図である。
【図４Ｂ】異なる実施形態のトランジスタの電子密度断面プロファイルを示す図である。
【図５】異なるサイドゲート電圧に対する模擬ＩＤＳ−ＶＧＳ特性を示す図である。
【図６】いくつかの実施形態によって使用される異なるフィン厚さに対するサイドゲート電圧による閾値電圧の変動を示す図である。
【図７】１つの実施形態による１００ｎｍフィン幅トランジスタに対する異なるサイドゲート電圧（ＶＳＧ）に対するＩＤＳ−ＶＤＳ特性を示す図である。
【図８】１つの実施形態によるトランジスタのチャネルの中央における２次元断面図である。
【図９】１つの実施形態によるトランジスタのチャネルの中央における２次元断面図である。
【図１０】１つの実施形態によるトランジスタのチャネルの中央における２次元断面図である。
【図１１】様々な実施形態によるトランジスタの閾値電圧を制御する方法のフローチャートである。
【図１２】いくつかの実施形態による半導体デバイスを製造する方法のブロック図である。
【発明を実施するための形態】
【００３０】
図１は、いくつかの実施形態による高電子移動度トランジスタ（ＨＥＭＴ）の３次元概略図を示す。トランジスタは、キャップ層１０１とチャネル層１０２との間に形成された化合物半導体ヘテロ構造を有し、その結果、キャップ層とチャネル層との界面に２次元電子ガス（２ＤＥＧ）１０３が形成されている、半導体構造体を含む。ソース電極１１０及びドレイン電極１２０が、上記２ＤＥＧと電気的に接続するように置かれている。半導体構造体はフィン１９９を有し、フィン１９９は、ソースとドレインとの間に延在して、チャネル内のキャリア密度、したがって閾値電圧を変調するために、フィンの１つの又は２つの対向する側面における１４０及び／又は１５０と符号が付されている側壁ゲートの配置を容易にする。チャネルの導電率を制御するために、キャップ層の上に１３０と符号が付されているトップゲートが配置されている。１つの実施形態は、１つの側壁ゲートのみを有することにより閾値電圧を制御するが、代替実施形態は、より優れた制御可能性を提供するために２つのサイドゲートを含む。
【００３１】
図２は、１つの実施形態によるトランジスタのチャネルの中央における断面を示す。この実施形態では、側壁ゲートはＬ字型であり、Ｌ字型側面の垂直脚は、フィン側壁に近接して配置され、水平脚は、単に、そのゲートへの電圧の印加を容易にするものである。
【００３２】
図３は、図２のトランジスタの断面ＡＡ’に沿ったエネルギーバンド図３１０を示す。このエネルギーバンド図から、いくつかの実施形態は、３３３と符号が付されている、ＨＥＭＴの閾値電圧に対する式を導出する。この式から留意すべき１つのことは、閾値電圧が、２ＤＥＧ濃度と線形関係を有するということである。したがって、２ＤＥＧ密度を変調することにより、ＨＥＭＴの閾値電圧を変調することができる、と推測することができる。概して、２ＤＥＧ密度が高いために、ＨＥＭＴの閾値電圧は負であり、ＨＥＭＴはノーマリーオンデバイスとなる。しかしながら、２ＤＥＧを空乏化することにより、閾値電圧を正にすることができ、それにより、デバイスはノーマリーオフになる。２ＤＥＧ密度を変調するために、側壁ゲートが配置される。
【００３３】
図４Ａは、いくつかの実施形態によって使用される０Ｖのサイドゲート電圧に対する電子密度断面プロファイルを示す。ここで、目盛り４１０は対数（電子濃度）である。キャップ層１０１及びチャネル層１０２の界面において電子濃度が非常に高く、両方向において界面から離れるように移動すると単調に低減することを観察することができる。
【００３４】
図４Ｂは、−４Ｖのサイドゲート電圧に対する電子密度断面プロファイルを示す。図４Ａと比較すると、電子密度は、少なくとも３桁分だけ、著しく低減している。この理由は、サイドゲートに負のバイアスを印加すると、チャネル内のフェルミ準位が高くなり、電子密度がフェルミ準位に対して指数関数的依存性を有する（ｅｘｐ（−ＥＦ／（ｋＢＴ）））ためである。閾値電圧は電子密度によって決まるため、サイドゲートによる電子密度の変調を通して、閾値電圧を変調することができる。
【００３５】
図５は、異なるサイドゲート電圧に対する模擬ＩＤＳ−ＶＧＳ特性を示す。トランジスタの閾値電圧は、ＩＤＳ−ＶＧＳ特性から測定することができる。ドレイン電流が急激に増大し始めるゲート電圧を閾値電圧と呼ぶ。この閾値電圧は、ＩＤＳ曲線の線形領域を外挿し、ゲート電圧軸と交差する点によって、見つけることができる。ここで論証するように、サイドゲートに負のバイアスを印加し続けるに従い、トランジスタの閾値電圧は上昇している。この理由は、サイドゲートにおいて負のバイアスを印加することによりチャネルが空乏化されるためである。ここで、曲線５１０は、サイドゲート電圧ＶＳＧ＝０Ｖに対するＩＤＳ−ＶＧＳ曲線であり、曲線５２０はＶＳＧ＝−２Ｖに対するＩＤＳ−ＶＧＳ曲線であり、曲線５３０はＶＳＧ＝−４Ｖに対するＩＤＳ−ＶＧＳ曲線である。
【００３６】
図６は、いくつかの実施形態によって使用される異なるフィン厚さに対するサイドゲート電圧による閾値電圧の変動を示す。ここで、模擬曲線は、それぞれ６１０、６２０、６３０及び６４０と符号が付されており、それぞれフィン幅１００ｎｍ、２００ｎｍ、３００ｎｍ及び４００ｎｍの場合を示している。α＝ΔＶＴＨ／ΔＶＳＧとして定義される制御可能性パラメータαを定義すると、αは、曲線の傾きによって与えられる。理想的には、αの大きさは可能な限り大きいことが望まれるが、物理的な理由により、１より大きくすることができない。この図に示すように、フィン厚さを増大させるに従い、αの値が低減する。その理由は、フィン厚さが増大するに従い、静電容量が低減するために側壁がチャネルの制御可能性を喪失するためである。フィン厚さが４００ｎｍを超える場合、制御可能性パラメータαはゼロに非常に近くなり、これは、フィン厚さの上限を意味している。
【００３７】
図７は、１つの実施形態による１００ｎｍフィン幅トランジスタに対する異なるサイドゲート電圧（ＶＳＧ）に対するＩＤＳ−ＶＤＳ特性を示す。曲線７１０は、ＶＳＧ＝０Ｖである一例を示し、曲線７２０は、ＶＳＧ＝−３Ｖである一例を示す。負の調整電圧が印加されると、閾値電圧の増大のためにドレイン電流が急速に低下し、それにより、オーバードライブ電圧（ＶＤＳ−ＶＴＨ）が低減する。
【００３８】
図８は、１つの実施形態によるトランジスタのチャネルの中央における２次元断面を示す。この実施形態では、トランジスタは、トップゲート電極とキャップ層との間に挟挿された誘電体層１０３を含む。この構造により、ゲート漏れ電流を低減させることができ、電力損失を低減させることにより効率が向上する。
【００３９】
図９は、１つの実施形態によるトランジスタのチャネルの中央における２次元断面を示す。この実施形態では、トランジスタは、サイドゲート電極とフィン側壁との間に挟挿された誘電体層１０４及び１０５を含む。この誘電体層は、側壁からのゲート漏れ電流を低減させるのに役立つ。
【００４０】
図１０は、１つの実施形態によるトランジスタのチャネルの中央における２次元断面を示す。この実施形態では、半導体構造体は、バックバリア層１０７を含む。バックバリア層の目的は、チャネルとキャップ層との界面に形成された２ＤＥＧに対して量子閉じ込めを提供することである。１つの実施形態によれば、バックバリア層１０７はｐ型ドーパントでドープされる。
【００４１】
図１１は、様々な実施形態によるトランジスタの閾値電圧を制御する方法のフローチャートを示す。本方法は、いかなるサイドゲート電圧も印加することなく閾値電圧を測定する（１１１０）。本方法は、所望の閾値電圧を検査して、ソースに関して閾値電圧の符号を変更する要求を検出する（１１３０）。例えば、より高い閾値電圧が必要とされる場合、本方法は、サイドゲートに負のバイアスを印加する（１１２０）。例えば、本方法は、閾値電圧が負であり、正の閾値電圧が要求される場合、サイドゲートに負の電圧を印加する。一方、より低い閾値電圧が必要とされる場合、本方法は、サイドゲートに正のバイアスを印加する（１１４０）。例えば、本方法は、閾値電圧が正であり、負の閾値電圧が要求される場合、サイドゲートに正の電圧を印加する。
【００４２】
さらに又は代替的に、エンハンスメント型動作が要求される場合、本方法は、閾値電圧がゼロより大きくなるまで、サイドゲートにおいて負のバイアスを増大させ続ける。概して、ドライバ回路及び大部分のパワーエレクトロニクス応用の場合、エンハンスメント型動作が好ましい。
【００４３】
図１２は、いくつかの実施形態による半導体デバイスを製造する方法のブロック図を示す。本方法は、基板を準備すること（１２１０）と、少なくとも、半導体構造体にキャリアチャネルを形成するＩＩＩ−Ｎチャネル層を備える半導体構造体を作製すること（１２２０）を含む。キャップ層の材料は、ＩＩＩ−Ｎチャネル層における材料のバンドギャップより高いバンドギャップを有する。いくつかの実施形態によれば、限定されないが、化学気相成長（ＣＶＤ）、有機金属化学気相成長（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）、有機金属気相成長エピタキシー（ＭＯＶＰＥ）及びプラズマ促進化学気相成長（ＰＥＣＶＤ）並びにマイクロ波プラズマ堆積システムを含む、様々な方法を、キャップ層又はチャネル層の成長及び形成に適合させることができる。
【００４４】
本方法は、ウェットエッチング又はドライエッチングによりトランジスタの活性領域を画定し（１２３０）、電子ビーム蒸着、ジュール蒸着（joule evaporation）、化学気相成長及びスパッタリングプロセスのうちの１つ又は組合せを使用して、キャリアチャネルに電気的に接続するために、ソース電極及びドレイン電極を形成する（１２４０）。そして、真空又はＮ２環境において、サンプルを、８００℃を超えて焼きなまして、オーミック接触を形成する。本方法は、例えば、ハードマスクを堆積させること及びドライエッチングによりフィン構造体を形成し（１２５０）、例えば、金属を蒸着させその後ブランクエッチングにより、側壁ゲートを形成する（１２６０）。
【００４５】
本方法はまた、例えば、原子層堆積（ＡＬＤ）、化学気相成長（ＣＶＤ）、有機金属化学気相成長（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）、有機金属気相成長エピタキシー（ＭＯＶＰＥ）、プラズマ促進化学気相成長（ＰＥＣＶＤ）及びマイクロ波プラズマ堆積のうちの１つ又は組合せを使用する、スペーサ誘電体層の堆積１２７０も含む。そして、本方法は、ブランクエッチングによりスペーサ層を平坦化する。
【００４６】
さらに、本方法はまた、ゲート電極のための金属層の形成１２８０も含む。この金属層の形成は、リソグラフィ→金属蒸着→リフトオフ、及び金属蒸着→リソグラフィ→エッチングのうちの１つ又は組合せを使用して行うことができる。ここで、リソグラフィは、フォトリソグラフィ、電子ビームリソグラフィに限定されない方法によって実施することができる。金属蒸着は、電子ビーム蒸着、ジュール蒸着、化学気相成長及びスパッタリングプロセスのうちの１つ又は組合せを使用して行うことができる。
【図１】
0006880251.tif 000002
【図２】
0006880251.tif 000003
【図３】
0006880251.tif 000004
【図４Ａ】
0006880251.tif 000005
【図４Ｂ】
0006880251.tif 000006
【図５】
0006880251.tif 000007
【図６】
0006880251.tif 000008
【図７】
0006880251.tif 000009
【図８】
0006880251.tif 000010
【図９】
0006880251.tif 000011
【図１０】
0006880251.tif 000012
【図１１】
0006880251.tif 000013
【図１２】
0006880251.tif 000014