(57)【特許請求の範囲】
【請求項１】
第１方向側の第１面に第１電極と第２電極とを有し、前記第１方向とは反対側の第２面に第３電極を有し、前記第１電極に印加される電圧により前記第２電極と前記第３電極との間の導通が制御される半導体素子と、
前記第１電極とバンプを介して電気的に接続され、前記第１面に対して所定の間隔を保って前記第１面の周縁部よりも外側まで延在する導電性の第１リードと、
前記第２電極とバンプを介して電気的に接続され、前記第１面に対して所定の間隔を保って前記第１面の前記周縁部よりも外側まで延在する導電性の第２リードと、
前記第３電極と電気的に接続され、前記第２面に沿って前記第２面の周縁部よりも外側まで延在し、前記周縁部よりも外側において前記第１方向に屈曲している導電性の第３リードと、
を備え、
前記半導体素子の前記第１面の前記周縁部のうちの少なくとも１つの辺は、前記第１リードおよび前記第２リードと対向せず、
前記第１リードおよび前記第２リードの、前記半導体素子の前記第１面の前記周縁部と対向する部分に、溝が形成されており、
前記第１電極は、前記第１面の周縁部、前記第１リードの周縁部および前記溝よりも内側に形成されており、
前記第２電極は、前記第２面の周縁部、前記第２リードの周縁部および前記溝よりも内側に形成されている、
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第３電極に対して前記第３リードが延在している方向は、前記第１電極に対して前記第１リードが延在している方向、または前記第２電極に対して前記第２リードが延在している方向とは反対方向である、半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置において、
前記半導体素子の前記第１面の前記周縁部のうちの前記第３リードが延在している方向にある辺は、前記第１リードおよび前記第２リードと対向していない、半導体装置。
【請求項４】
請求項１から請求項３までのいずれか一項に記載の半導体装置において、
前記半導体素子、前記第１リード、前記第２リードおよび前記第３リードの少なくとも一部とを封止する、絶縁性の封止部をさらに備える、半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記第１面において、前記第１リードおよび前記第２リードの前記半導体素子とは反対側の底面は、前記封止部の底面と同一平面上にある、半導体装置。
【請求項６】
請求項４または請求項５に記載の半導体装置において、
前記第１リード、前記第２リードおよび前記第３リードのそれぞれの、前記第１方向側の底面、および前記第１方向と直交する方向であって前記半導体素子から遠い側の端面が、前記封止部から露出している、半導体装置。
【請求項７】
請求項１から請求項６までのいずれか一項に記載の半導体装置において、
前記第１リードおよび前記第２リードは、前記第１方向に屈曲する屈曲部を有さない、半導体装置。
【請求項８】
請求項１から請求項７までのいずれか一項に記載の半導体装置において、
前記溝の深さは、前記第１リードおよび前記第２リードの厚さの３０％以上、かつ７０％以下である、半導体装置。
【請求項９】
請求項１から請求項８までのいずれか一項に記載の半導体装置において、
前記第１面の形状が長方形である、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ等のパワー半導体素子をパッケージ（封止部）で封止した半導体装置が提案されている（特許文献１参照）。ＭＯＳＦＥＴ等のパワー半導体素子には、高電圧の電力を制御する制御素子としての応用が期待されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２００４／００６３２４０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＭＯＳＦＥＴ等のパワー半導体素子においては、第１面に形成されているゲート領域（ゲート電極）とソース領域（ソース電極）と、第１面とは反対側の第２面に形成されているドレイン領域（ドレイン電極）との間に、６０〜２００Ｖ程度以上の高電圧が印加される。また、ＭＯＳＦＥＴの構造上、その第１面の周縁部には、ドレイン領域に印加される電圧とほぼ等しい値の電圧が生じる。
【０００５】
従って、第１面のゲート領域に接続されるゲートリード、および第１面のソース領域に接続されるソースリードと、ＭＯＳＦＥＴの第１面の周縁部が近接して配置されていると、両者の間に十分な絶縁性が保てないことがある。
【課題を解決するための手段】
【０００６】
第１の態様によると、半導体装置は、第１方向側の第１面に第１電極と第２電極とを有し、前記第１方向とは反対側の第２面に第３電極を有し、前記第１電極に印加される電圧により前記第２電極と前記第３電極との間の導通が制御される半導体素子と、前記第１電極とバンプを介して電気的に接続され、前記第１面に対して所定の間隔を保って前記第１面の周縁部よりも外側まで延在する導電性の第１リードと、前記第２電極とバンプを介して電気的に接続され、前記第１面に対して所定の間隔を保って前記第１面の前記周縁部よりも外側まで延在する導電性の第２リードと、前記第３電極と電気的に接続され、前記第２面に沿って前記第２面の周縁部よりも外側まで延在し、前記周縁部よりも外側において前記第１方向に屈曲している導電性の第３リードと、を備え、前記半導体素子の前記第１面の前記周縁部のうちの少なくとも１つの辺は、前記第１リードおよび前記第２リードと対向せず、前記第１リードおよび前記第２リードの、前記半導体素子の前記第１面の前記周縁部と対向する部分に、溝が形成されており、前記第１電極は、前記第１面の周縁部、前記第１リードの周縁部および前記溝よりも内側に形成されており、前記第２電極は、前記第２面の周縁部、前記第２リードの周縁部および前記溝よりも内側に形成されている。
【発明の効果】
【０００７】
本発明によれば、半導体素子の第１面に沿って形成されている第１リードおよび第２リードと、半導体素子の第１面の周縁部との間の絶縁性に優れた半導体装置を実現することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態の半導体装置の概略構成を示す図。
【図２】第１実施形態の半導体装置が、配線基板に実装された状態を示す図。
【図３】変形例１の半導体装置の概略構成を示す図。
【図４】変形例２の半導体装置の概略構成を示す図。
【発明を実施するための形態】
【０００９】
（第１実施形態の半導体装置）
以下、図１（ａ）および図１（ｂ）を参照して、第１実施形態の半導体装置１について説明する。図１（ａ）、図１（ｂ）および以下の各図に矢印で示したＸ方向、Ｙ方向、およびＺ方向は、その矢印の指し示す方向を＋方向とする。また、Ｘ方向、Ｙ方向、およびＺ方向は、相互に直交する方向である。
【００１０】
本明細書では、−Ｚ方向を「第１方向」または「下方」とも呼ぶ。また、＋Ｚ方向を「上方」とも呼び、対象物を上方（＋Ｚ方向）から見ることを「上面視」とも呼ぶ。
図１（ａ）は、第１実施形態の半導体装置１を上面視した状態を示す図である。図１（ｂ）は、図１（ａ）に示したＡＡ切断線における半導体装置１のＸＺ面での断面図を示す図である。ただし、理解を容易にするために、本来はＡＡ切断線上にはない後述する第２電極１２についても、その一部を図１（ｂ）に示している。
【００１１】
図１（ａ）は、図１（ｂ）に示したＢＢ切断線における半導体装置１のＸＹ面での断面を示している。ただし、理解を容易にするために、本来はＢＢ切断線上にはない後述する半導体素子１０、第１電極１１および第２電極１２についても、図１（ａ）に示している。
【００１２】
半導体装置１は、封止部２０により封止された半導体素子１０を有している。半導体素子１０は、一例としてパワー半導体素子としてのＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）である。半導体素子１０は、−Ｚ方向側（第１方向側）の面である第１面Ｓ１に、一例としてゲート電極である第１電極１１と、一例としてソース電極である第２電極１２とを有している。半導体素子１０は、第１方向とは反対側の面である第２面Ｓ２に、一例としてドレイン電極である第３電極１３を有している。
【００１３】
一般的なＭＯＳＦＥＴと同様に、半導体素子１０の第１電極１１（ゲート電極）に所定の電圧を印加することにより、第２電極１２（ソース電極）と第３電極１３（ドレイン電極）との間の導通を制御することができる。なお、半導体素子１０の内部構造は、一般的なＭＯＳＦＥＴと同様であるので、説明は省略する。
【００１４】
上面視における半導体素子１０の形状、すなわち上面視における第１面Ｓ１の形状は、一例として長方形であり、第１面Ｓ１の周縁部は４つの辺Ｅ１〜Ｅ４により規定される。辺Ｅ１は第１面Ｓ１の−Ｘ側の周縁部であり、辺Ｅ２は第１面Ｓ１の−Ｙ側の周縁部であり、辺Ｅ３は第１面Ｓ１の＋Ｘ側の周縁部であり、辺Ｅ４は第１面Ｓ１の＋Ｙ側の周縁部である。
【００１５】
導電性の材料からなる第１リード２１は、バンプ１４を介して、半導体素子１０の第１面Ｓ１の第１電極１１と電気的に接続されている。第１リード２１は、第１電極１１の下（−Ｚ側）から第１面Ｓ１に沿って、すなわち第１面Ｓ１に対して概ね所定の間隔を保って＋Ｘ方向に延在し、第１面Ｓ１の周縁部である辺Ｅ３よりも外側まで延在している。
【００１６】
導電性の材料からなる第２リード２２は、不図示のバンプを介して、半導体素子１０の第１面Ｓ１の第２電極１２と電気的に接続されている。第２リード２２は、第２電極１２の下（−Ｚ側）から第１面Ｓ１に沿って＋Ｘ方向に延在し、第１面Ｓ１の周縁部である辺Ｅ３よりも外側まで延在している。
半導体素子１０の第１面Ｓ１と、第１リード２１および第２リード２２との間の間隔は、概ねバンプ１４の高さであり、一例として、０．０２〜０．１０ｍｍ程度である。
【００１７】
一方、図１（ｂ）に示したように、半導体素子１０の第２面Ｓ２の第３電極１３には、はんだや導電ペースト等の導電材料１５を介してクリップ部２３ｂが接続されている。クリップ部２３ｂは、第３電極１３の上（＋Ｚ側）から第２面Ｓ２に沿って−Ｘ方向に延在し、第２面Ｓ２の周縁部である辺Ｅ５よりも外側（−Ｘ側）まで延在している。クリップ部２３ｂは、辺Ｅ５よりも−Ｘ側において−Ｚ方向に屈曲し、その先端部はベース部２３ａと電気的に接続されている。
【００１８】
ベース部２３ａとクリップ部２３ｂとは、全体として第３リード２３を構成している。クリップ部２３ｂの一端とベース部２３ａとの間に、不図示の導電材料が設けられていても良い。
第１リード２１、第２リード２２および第３リード２３は、銅等の金属等の導電材料により構成されている。
【００１９】
半導体素子１０に加えて、第１リード２１、第２リード２２および第３リード２３の少なくとも一部も、絶縁性の封止部２０により封止されている。ただし、第１リード２１の第１方向（−Ｚ方向）側の底面２１Ｂ、第２リード２２の第１方向側の底面（不図示）、および第３リード２３の第１方向側の底面２３Ｂは、封止部２０から露出している。
【００２０】
第１リード２１の＋Ｘ方向側すなわち半導体素子１０から遠い側の端面２１Ｓ、第２リード２２の＋Ｘ方向側すなわち半導体素子１０から遠い側の端面２２Ｓは、封止部２０から露出している。同様に、第３リード２３の−Ｘ方向側すなわち半導体素子１０から遠い側の端面２３Ｓも、封止部２０から露出している。
第３リード２３のうちのクリップ部２３ｂの＋Ｚ側の上面２３Ｔも、封止部２０から露出している。
【００２１】
第１実施形態の半導体装置１においては、第１リード２１および第２リード２２は、半導体素子１０の第１面Ｓ１の周縁部である辺Ｅ１〜Ｅ４のうちの１つの辺Ｅ３のみと対向する位置に配置されている。逆に言えば、半導体素子１０の第１面Ｓ１の周縁部である辺Ｅ１〜Ｅ４のうちの３つの辺Ｅ１、Ｅ２、Ｅ４は、第１リード２１および第２リード２２と対向していない。
【００２２】
さらに、第１リード２１の、半導体素子１０の第１面Ｓ１の周縁部（辺Ｅ３）と対向する部分には溝Ｇ１が形成され、第２リード２２の、半導体素子１０の第１面Ｓ１の周縁部（辺Ｅ３）と対向する部分には溝Ｇ２が形成されている。溝Ｇ１により、第１面Ｓ１の辺Ｅ３と第１リード２１との間隔が増大され、辺Ｅ３と第１リード２１との間の絶縁性が向上する。溝Ｇ２により、第１面Ｓ１の辺Ｅ３と第２リード２２との間隔が増大され、辺Ｅ３と第２リード２２との間の絶縁性が向上する。
【００２３】
溝Ｇ１および溝Ｇ２のＸＺ面における断面形状は、図１（ｂ）に示した長方形に限らず、溝の上部が溝の底部よりも長い台形、溝の底部がＶ字型である三角形、あるいは、溝の底部がＵ字型である概ね半円の形状であっても良い。
【００２４】
第１リード２１および第２リード２２の厚さＴは、一例として０．１〜０．４ｍｍ程度である。これに対し、溝Ｇ１および溝Ｇ２の深さＤは、一例として、上述の厚さＴの３０％以上、かつ７０％以下である。深さＤが、厚さＴの３０％以上、かつ７０％以下であるとき、第１リード２１および第２リード２２の機械的な強度を維持しつつ、その厚さを適度な厚さに抑え、かつ第１リード２１および第２リード２２と辺Ｅ３との間の絶縁性を向上させることができる。
【００２５】
ただし、第１リード２１および第２リード２２の厚さＴが十分に厚い場合には、深さＤは、厚さＴの３０％より小さくても、第１リード２１および第２リード２２と辺Ｅ３との間の絶縁性を向上させることができる。また、第１リード２１および第２リード３３の厚さＴが十分に厚く、第１リード２１および第２リード２２の機械的強度が十分な場合には、深さＤは厚さＴの７０％より大きくても良い。
【００２６】
溝Ｇ１および溝Ｇ２のＸ方向（第１リード２１および第２リード２２が延在する方向）の幅Ｗは、一例として０．２〜１ｍｍ程度である。
溝Ｇ１および溝Ｇ２のＸ方向の中心位置は、辺Ｅ３のＸ方向の位置に対して、幅Ｗの±４０％程度の範囲にあれば良い。
【００２７】
以上で説明した第１実施形態の半導体装置１においては、半導体素子１０の第１面Ｓ１の周縁部である辺Ｅ１〜Ｅ４のうちの３つの辺Ｅ１、Ｅ２、Ｅ４は、第１リード２１および第２リード２２と対向しない構成である。しかし、後述する各種の変形例のように、半導体素子１０の第１面Ｓ１の周縁部である辺Ｅ１〜Ｅ４のうちの少なくなくとも１つの辺が第１リード２１および第２リード２２と対向しない構成としても良い。
【００２８】
この場合にも、第１リード２１および第２リード２２の、第１面Ｓ１の周縁部（辺Ｅ１〜Ｅ４）と対向する部分に溝（Ｇ１、Ｇ２）を形成することにより、第１面Ｓ１の周縁部と、第１リード２１および第２リード２２との間の絶縁性を向上させることができる。
【００２９】
以上で説明した第１実施形態の半導体装置１においては、第１リード２１および第２リード２２は、それぞれ第１電極１１および第２電極１２に対して＋Ｘ方向に延在し、第３リード２３（クリップ部２３ｂ）は、第３電極１３に対して−Ｘ方向に延在する。しかし、第３リード２３が延在する方向は、必ずしも第１リード２１または第２リード２２が延在する方向に対して反対方向でなくても良い。例えば、第３リード２３が延在する方向は、第１リード２１または第２リード２２が延在する方向に対して直交する方向であっても良い。
【００３０】
ただし、第３リード２３が延在する方向を、第１リード２１および第２リード２２が延在する方向に対して反対方向とすることにより、ドレイン電極である電極１３に接続され、すなわち高電圧が印加される第３リード２３と、低電圧が印加される第１リード２１および第２リード２２との間の絶縁性を、より向上することができる。
【００３１】
なお、第１実施形態の半導体装置１においては、半導体素子１０の第１面Ｓ１の周縁部（辺Ｅ１〜Ｅ４）のうちの第３リード２３が延在している−Ｘ方向にある辺Ｅ１は、第１リード２１および第２リード２２と対向していない。すなわち、第１リード２１および第２リード２２は、辺Ｅ１よりも−Ｘ方向には延在していない。
【００３２】
この構成により、第１リード２１および第２リード２２と、第３リード２３との間隔を広くとることができ、第１リード２１および第２リード２２と、第３リード２３との間の絶縁性を向上させることができる。逆に言えば、第１リード２１および第２リード２２との間隔を所定の値以上に保ったまま、第３リード２３を半導体素子１０に近づけて配置することができ、半導体装置１のＸ方向の大きさを、より縮小することができる。
【００３３】
なお、半導体装置１は、必ずしも第３リード２３を有していなくても良い。例えば、半導体装置１の構成とは別に、半導体素子１０のドレイン電極である電極１３と電気的に接続する配線を設ける場合には、半導体装置１が第３リード２３を有する必要は無い。
ただし、第３リード２３を有することにより、半導体装置１を実装する工程における製造コストを低減することができる。
【００３４】
また、半導体装置１は、必ずしも封止部２０を有していなくても良い。
ただし、封止部２０を有することにより、半導体装置１の耐久性が向上するとともに、半導体装置１の取り扱いが容易になるという利点がある。
【００３５】
また、上面視における半導体素子１０第１面Ｓ１の形状は、必ずしも長方形である必要はなく、多角形等の形状であっても良い。
また、上記においては、第２電極１２がＭＯＳＦＥＴのソース電極であり、第３電極１３がＭＯＳＦＥＴのドレイン電極であるとしたが、第２電極１２がＭＯＳＦＥＴのドレイン電極であり、第３電極１３がＭＯＳＦＥＴのソース電極であっても良い。
【００３６】
（第１実施形態の半導体装置が基板に実装された状態）
図２は、第１実施形態の半導体装置１が、プリント基板等の配線基板３０上に実装された状態を示す断面図である。半導体装置１は、第１リード２１、および第３リード２３のベース部２３ａが、配線基板３０上に形成されている端子３１、３２に、それぞれはんだ３３ａ、３３ｂを介して機械的かつ電気的に接続されることにより、配線基板３０に実装されている。
【００３７】
なお、図２には不図示である第２リード２２についても、同様に、配線基板３０上に形成されている不図示の端子に、不図示のはんだを介して機械的かつ電気的に接続されている。第２リード２２と第２リード２２が接続されている端子およびはんだは、図２においては、端子３１およびはんだ３３ａにより隠れた位置となるため、図２には図示していない。
【００３８】
上述したとおり、第１実施形態の半導体装置１においては、第１リード２１および第２リード２２（図１参照）は、半導体素子１０の第１面Ｓ１の周縁部（辺Ｅ３）よりも外側（＋Ｘ側）まで延在している。従って、配線基板３０に実装された状態において、第１リード２１に接続されたはんだ３３ａの少なくとも一部を、上方から確認することができる。第２リード２２に接続されたはんだ（不図示）についても同様である。従って、はんだ付けの良否の検査を容易に行うことができる。
【００３９】
また、封止部２０を有する半導体装置１であっても、第１リード２１、第２リード２２、および第３リード２３のそれぞれの、半導体素子１０から遠い側の端面２１Ｓ、２２Ｓ、２３Ｓが封止部２０から露出している。このため、上記と同様に、配線基板３０に実装された状態において、第１リード２１、第２リード２２および第３リード２３に接続されたはんだ３３ａ、３３ｂの良否の検査を容易に行うことができる。
【００４０】
（第１の実施形態の半導体装置の効果）
（１）第１の実施形態の半導体装置１は、第１方向（−Ｚ方向）側の第１面Ｓ１に第１電極１１と第２電極１２とを有し、第１方向とは反対側の第２面Ｓ２に第３電極１３を有し、第１電極１１に印加される電圧により第２電極１２と第３電極１３との間の導通が制御される半導体素子１０と、第１電極１１と電気的に接続され、第１面Ｓ１に沿って第１面Ｓ１の周縁部（辺Ｅ１〜Ｅ４）よりも外側まで延在する導電性の第１リード２１と、第２電極１２と電気的に接続され、第１面Ｓ１に沿って第１面Ｓ１の周縁部（辺Ｅ１〜Ｅ４）よりも外側まで延在する導電性の第２リード２２と、を備えている。そして、半導体素子１０の第１面Ｓ１の周縁部のうちの少なくとも１つの辺Ｅ１は、第１リード２１および第２リード２１と対向せず、第１リード２１および第２リード２２の、半導体素子１０の第１面Ｓ１の周縁部（辺Ｅ２〜Ｅ４）と対向する部分に、溝が形成されている。
この構成により、半導体素子１０の第１面Ｓ１に沿って形成されている第１リード２１および第２リード２２と、半導体素子１０の第１面Ｓ１の周縁部（辺Ｅ１〜Ｅ４）との間の絶縁性に優れた半導体装置１を実現することができる。
【００４１】
なお、特許文献１に開示されている従来の半導体装置においては、半導体素子とリードとの絶縁性を向上させるために、半導体素子とリードを接続するバンプや電極ポストを厚くすると、抵抗値が高くなると共に、半導体装置のサイズが増大してしまう。
一方、上述の第１の実施形態の半導体装置１においては、半導体素子とリードとの間の電気抵抗を増大させず、かつ、半導体装置１のサイズを増大させることなく、半導体素子１０と第１リード２１および第２リード２２との絶縁性を向上させることができる。
【００４２】
次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。
【００４３】
（変形例１の半導体装置）
図３（ａ）および図３（ｂ）を参照して、変形例１の半導体装置１ａについて説明する。ただし、変形例１の半導体装置１ａは、その構成の大部分が上述の第１実施形態の半導体装置１と共通しているので、以下では主に相違点について説明し、共通の構成については同一の符号を付して適宜説明を省略する。
【００４４】
図３（ａ）は、変形例１の半導体装置１ａを上面視した状態を示す図である。図３（ｂ）は、図３（ａ）に示したＡＡ切断線における半導体装置１ａのＸＺ面での断面図を示す図である。図３（ａ）は、図３（ｂ）に示したＢＢ切断線における半導体装置１ａのＸＹ面での断面を示している。上述の図１（ａ）および図１（ｂ）と同様に、理解を容易にするために、本来はＢＢ切断線上にはない構成物の一部を図３（ａ）に示し、本来はＡＡ切断線上にはない構成物の一部を図３（ｂ）に示している。
【００４５】
変形例１の半導体装置１ａにおいても、第１リード２１は、第１電極１１の下（−Ｚ側）から第１面Ｓ１に沿って＋Ｘ方向に延在し、第１面Ｓ１の＋Ｘ方向の周縁部である辺Ｅ３よりも外側まで延在している。さらに、第１リード２１は、第１電極１１の下から第１面Ｓ１に沿って−Ｘ方向にも延在しており、第１面Ｓ１の−Ｘ方向の周縁部である辺Ｅ１よりも外側まで延在している。
【００４６】
同様に、第２リード２２についても、第２電極１２の下から第１面Ｓ１に沿って、第１面Ｓ１の＋Ｘ方向の周縁部である辺Ｅ３よりも外側まで、また、第１面Ｓ１の−Ｘ方向の周縁部である辺Ｅ１よりも外側まで延在している。さらに、第２リード２２は、第１面Ｓ１の＋Ｙ方向の周縁部である辺Ｅ４よりも外側まで延在している。
【００４７】
変形例１の半導体装置１ａにおいても、半導体素子１０の第１面Ｓ１の周縁部である辺Ｅ１〜Ｅ４のうちの１つの辺Ｅ１は、第１リード２１および第２リード２２と対向していない。
そして、変形例１の半導体装置１ａにおいても、第１リード２１の、半導体素子１０の第１面Ｓ１の周縁部の辺Ｅ３と対向する部分には溝Ｇ１ａが形成され、周縁部の辺Ｅ１と対向する部分には溝Ｇ１ｂが形成されている。
【００４８】
また、第２リード２２の、半導体素子１０の第１面Ｓ１の周縁部の辺Ｅ３と対向する部分、辺Ｅ２と対向する部分、辺Ｅ１と対向する部分には、溝Ｇ２ａが連続して形成されている。
この構成によっても、半導体素子１０の第１面Ｓ１の周縁部（辺Ｅ１〜Ｅ４）と、第１リード２１および第２リード２２との間の絶縁性が向上する。
【００４９】
（変形例２の半導体装置）
図４を参照して、変形例２の半導体装置１ｂについて説明する。ただし、変形例２の半導体装置１ｂは、その構成の大部分が上述の第１実施形態の半導体装置１と共通しているので、以下では主に相違点について説明し、共通の構成については同一の符号を付して、適宜説明を省略する。
【００５０】
図４は、変形例２の半導体装置１ｂを上面視した状態を示す図であり、第１実施形態の半導体装置１を示す図１（ａ）に相当する図である。図４に示したＡＡ切断線における半導体装置１ｂのＸＺ断面図は、図１（ｂ）に示した第１実施形態の半導体装置１のＸＺ断面図と同一であるため、図示を省略する。
【００５１】
変形例２の半導体装置１ｂにおいては、第２リード２２のうち、第１面Ｓ１の＋Ｘ方向の周縁部である辺Ｅ３の近傍部分、および辺Ｅ３よりも＋Ｘ側の部分のＹ方向の幅が、辺Ｅ３よりも−Ｘ側の部分のＹ方向の幅よりも細い。これに伴って、第２リード２２の半導体素子１０の第１面Ｓ１の周縁部の辺Ｅ３と対向する部分に形成されている溝Ｇ２のＹ方向の長さも、上述の第１実施形態の半導体装置１における溝Ｇ２のＹ方向の長さよりも短くなっている。
【００５２】
この構成によっても、半導体素子１０の第１面Ｓ１の周縁部（辺Ｅ１〜Ｅ４）と、第１リード２１および第２リード２２との間の絶縁性が向上する。
なお、半導体装置１ｂの＋Ｘ側の端部において、第１リード２１と第２リード２２との間に設けられているダミーリード２４は、第１リード２１、第２リード２２、第３リード２３、および半導体素子１０のいずれとも電気的に接続されていない。ダミーリード２４は、半導体装置１ｂを製造する際に、より詳細には基板上に複数並べて形成した半導体装置１ｂを個々に切断する際に、切断力が第１リード２１および第２リード２２に集中することを防ぐために設けられているものである。
【００５３】
上記では、種々の実施の形態を説明したが、本発明はこれらの内容に限定されるものではない。また、各実施形態は、それぞれ単独で適用しても良いし、組み合わせて用いても良い。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
【符号の説明】
【００５４】
１，１ａ，１ｂ：半導体装置、１０：半導体素子、Ｓ１：第１面、Ｓ２：第２面、Ｅ１〜Ｅ４：辺、１１：第１電極、１２：第２電極、１３：第３電極、２０：封止部、２１：第１リード、２２：第２リード、２３：第３リード、２３ａ：ベース部、２３ｂ：クリップ部、Ｇ１，Ｇ２，Ｇ１ａ，Ｇ２ａ：溝、１４：バンプ、３０：配線基板、３１，３２：端子
【図１】
0006967627.tif 000002
【図２】
0006967627.tif 000003
【図３】
0006967627.tif 000004
【図４】
0006967627.tif 000005