(57)【特許請求の範囲】
【請求項１】
多相の交流電源と接続された複数の交流端子と第１及び第２の直流端子との間で電力変換を実行する電力変換装置であって、
前記複数の交流端子に対して多相結線された複数の一次巻線と、各々が単相オープン巻線で構成された複数の二次巻線とを有する変圧器と、
前記複数の二次巻線にそれぞれ対応して配置された複数の変換器セルとを備え、
前記複数の二次巻線は、前記多相の各相分の二次巻線を有する二次巻線群が複数個構成されるように配置され、
前記複数の変換器セルの各々は、
前記複数の二次巻線のうちの対応する二次巻線と接続される一対の交流ノード間の単相交流電圧を半導体スイッチング素子のオンオフ制御によって直流電圧に変換して一対の直流ノード間に出力するように構成され、
前記複数の変換器セルの前記直流ノードは、前記第１及び第２の直流端子間に直列に接続され、
前記電力変換装置は、
各前記変換器セルの前記交流ノードの交流電流及び前記直流ノード間の直流電圧を制御するように各前記半導体スイッチング素子のオンオフを制御する制御回路をさらに備え、
前記制御回路は、
各前記変換器セルにおいて、前記直流電圧を電圧指令値に制御するための振幅を有する交流電流指令値に従って前記交流電流を制御するための前記交流ノード間の交流電圧指令値を生成する電圧制御部と、
搬送波と前記電圧制御部により生成された前記交流電圧指令値との比較に従って前記半導体スイッチング素子のオンオフを制御する信号を生成する変調部とを含み、
前記交流電流指令値は、前記交流電源の前記多相のうちの、当該変換器セルが接続された前記二次巻線の相に対応する１相における交流電圧の位相と同期した位相を有するように生成される、電力変換装置。
【請求項２】
前記電圧制御部は、
前記複数の変換器セルの前記直流電圧の平均値を前記電圧指令値に制御するための振幅と、前記交流電圧と同期した位相とを有する正弦波電流を示す正相電流指令値と、前記複数の変換器セルの前記直流電圧の相間での差を抑制するための振幅及び位相を有する正弦波電流を示す逆相電流指令値との和に従って、前記交流電流指令値を生成する、請求項１記載の電力変換装置。
【請求項３】
各前記変換器セルは、
前記直流ノード間に直列に接続された、容量が同等の複数のキャパシタを有し、
前記交流電圧指令値は、さらに、前記複数のキャパシタの電圧を均一化するための直流バイアス成分を加算されて生成される、請求項１又は２に記載の電力変換装置。
【請求項４】
前記交流電流指令値は、正弦波電流に三次高調波電流を重畳した交流電流として生成される、請求項１記載の電力変換装置。
【請求項５】
前記交流電流指令値は、前記正相電流指令値及び前記逆相電流指令値の和に従う正弦波電流に三次高調波電流を重畳して生成される、請求項２記載の電力変換装置。
【請求項６】
前記変調部において、前記搬送波は、同一相の異なる前記二次巻線に接続された前記変換器セルの間で互いに位相がシフトされる、請求項１〜５のいずれか１項に記載の電力変換装置。
【請求項７】
前記第１及び第２の直流端子は、モータ駆動用のモジュラーマルチレベルコンバータとで接続される、請求項１〜６のいずれか１項に記載の電力変換装置。
【請求項８】
前記複数の変換器セルの各々は、３レベル整流器で構成される、請求項１〜７のいずれか１項に記載の電力変換装置。
【請求項９】
前記複数の変換器セルの各々は、ＶＩＥＮＮＡ整流器で構成される、請求項１〜７のいずれか１項に記載の電力変換装置。
【請求項１０】
前記複数の変換器セルの各々は、中性点クランプ型３レベル変換器で構成される、請求項１〜７のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力変換装置に関し、より特定的には、交流電力を直流電力に変換する電力変換装置に関する。
【背景技術】
【０００２】
多相の交流電力を直流電力に変換する電力変換装置として、特開２０１４−１０００６４号公報（特許文献１）には、多重移相変圧器と、他励式の電力変換器であるダイオード整流器を複数台組み合わせた構成が開示される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１０００６４号公報
【非特許文献１】Johann  W  KOLAR及びUwe  DROFENIK著、タイトル“A  New  Switching  Loss  Reduced  Discontinuous  PWM  Scheme  for  a  Unidirectional  Three-Phase/Switch/Level  Boost-Type  PWM(VIENNA)Rectifier（単方向三相／スイッチ／レベル昇圧タイプＰＷＭ（ＶＩＥＮＮＡ）整流器のためのスイッチング損失が低減された非連続ＰＷＭ）”,21st  INTELEC,June6-9,1999の論文集に掲載
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、多重移相変圧器とダイオード整流器とを組み合わせた構成によって交流電力を直流電力へ変換するので、交流電流の高調波を抑制するためには、ダイオード整流器のパルス数を増やす必要がある。したがって、高調波抑制のためには、多重移相変圧器の二次巻線数が増加することから、電力変換装置の大型化や変圧器巻線構造の複雑化による信頼性低下を招くことが懸念される。【０００５】
また、特許文献１で用いられるダイオード整流器は他励式の変換器である。このため、入力される交流電圧の変動が出力される直流電圧に直接影響を及ぼすので、直流電圧変動が大きくなる虞がある。また、系統事故の発生時には、電流経路の制御による過電流の抑制が困難であるため運転継続性能が低くなることが懸念される。【０００６】
一方で、半導体スイッチング素子を用いた自励式の変換器によって交流電力を直流電力へ変換する場合には、直流電圧の変動抑制および系統事故発生時の運転継続性能については向上するものの、高い直流電圧が出力される用途では、半導体スイッチング素子に要求される耐圧が高くなることが懸念される。一般的に、半導体スイッチング素子の高周波化と高耐圧化とはトレードオフの関係にあるため、高耐圧の半導体スイッチング素子を低周波数で使用した場合には、交流電流の高調波の周波数も相対的に低下する。この結果、交流電流の高調波を抑制するための受動フィルタの大型化が懸念される。【０００７】
本発明は、このような問題点を解決するためになされたものであって、本発明の目的は、交流電力を直流電力に変換する、変圧器が適用される絶縁型の電力変換装置について、運転継続性能を高めるために自励式の変換器を用いた構成において小型化を図ることである。
【課題を解決するための手段】
【０００８】
この発明のある局面では、電力変換装置は、多相の交流電源と接続された複数の交流端子と第１と第２の直流端子の間で電力変換を実行する。電力変換装置は、変圧器と、複数の変換器セルと、制御回路とを備える。変圧器は、複数の交流端子に対して多相結線された複数の一次巻線と、各々が単相オープン巻線で構成された複数の二次巻線とを有する。複数の二次巻線は、前記多相の各相分の二次巻線を有する二次巻線群が複数個構成されるように配置される。複数の変換器セルは、複数の二次巻線にそれぞれ対応して配置される。複数の変換器セルの各々は、複数の二次巻線のうちの対応する二次巻線と接続される一対の交流ノード間の単相交流電圧を、半導体スイッチング素子のオンオフ制御によって直流電圧に変換して一対の直流ノード間に出力するように構成される。複数の変換器セルの直流ノードは、第１と第２の直流端子の間に直列に接続される。制御回路は、各変換器セルの交流ノードの交流電流と直流ノード間の直流電圧を制御するように各半導体スイッチング素子のオンオフを制御する。
【発明の効果】
【０００９】
本発明の電力変換装置によれば、交流電力を直流電力に変換する、変圧器が適用される絶縁型の電力変換装置について、運転性能を高めるために自励式の変換器を用いた構成において、二次巻線が単相オープン巻線である変圧器を適用することによって小型化を図ることができる。さらに、各相で単相オープン巻線の二次巻線が複数個ずつ配置される構成とすることにより、各変換器セルの半導体スイッチング素子に要求される耐圧を低下することができるため、高速な半導体スイッチング素子の採用が容易となって、交流電源の電流リプルの周波数を高くできるので、当該電流リプルを除去するための受動フィルタを小型化することができる。この結果、電力変換装置の小型化がなされる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１における電力変換装置の主回路構成を示す回路図である。
【図２】図１に示された変圧器の巻線構成を示す回路図である。
【図３】図１に示された各変換器セルに対する入出力を説明するブロック図である。
【図４】図１に示された各変換器セルの内部構成例を示す回路図である。
【図５】図１に示された制御回路による各変換器セルの制御構成例を説明する機能ブロック図である。
【図６】図５に示された全電圧制御部の構成を説明する機能ブロック図である。
【図７】図５に示された相間電圧バランス制御部の構成を説明する機能ブロック図である。
【図８】図５に示された交流電流制御部の構成を説明する機能ブロック図である。
【図９】図５に示された三次高調波電流重畳部の構成を説明する機能ブロック図である。
【図１０】交流電流指令値への三次高調波の重畳を説明する概念的な波形図である。
【図１１】図５に示されたセル内電圧バランス制御部の構成を説明する機能ブロック図である。
【図１２】図５に示された変調部の構成例を説明する機能ブロック図である。
【図１３】図１２に示された信号生成部の動作波形図である。
【図１４】二次巻線群の間で搬送波に設けられる位相差を説明するための概念的な波形図である。
【図１５】実施の形態１に従う電力変換装置の直流端子に接続される負荷の構成例を説明するブロック図である。
【図１６】実施の形態２に従う変換器セルの第１の構成例を示す回路図である。
【図１７】図１６に示された変換器セルに対応する変調部の構成例を説明する機能ブロック図である。
【図１８】実施の形態２に従う変換器セルの第２の構成例を示す回路図である。
【図１９】図１８に示された変換器セルに対応する変調部の構成例を説明する機能ブロック図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。なお以下では、図中の同一又は相当部分には同一符号を付してその説明は原則的に繰り返さない。
【００１２】
実施の形態１．
（回路構成）
図１は、本発明の実施の形態１における電力変換装置の主回路構成を示す回路図である。
【００１３】
図１を参照して、実施の形態１に従う電力変換装置１０は、交流端子１１Ｒ，１１Ｓ，１１Ｔと、電圧センサ１０３，１０４と、変圧器２０と、複数の変換器セル３０と、直流端子１０２Ｐ，１０２Ｎとを備える。交流端子１１Ｒ，１１Ｓ，１１Ｔは、三相交流電源１０１のＲ相，Ｓ相，Ｔ相と電気的に接続される。電圧センサ１０３，１０４は、一次巻線の線間電圧ｖａｃＲＳ，ｖａｃＳＴを検出する。
【００１４】
電力変換装置１０は、三相交流電源１０１からの三相交流電力を直流電力に変換して、直流端子１０２Ｐ、１０２Ｎ間に出力する。変圧器２０は、一次巻線群ＰＲＷ及びｋ個（ｋ：２以上の自然数）の二次巻線群ＳＤＷを有する。図１の構成例では、２個の二次巻線群ＳＤＷ１及びＳＤＷ２が配置される。交流端子１１Ｒ、１１Ｓ及び１１Ｔは「複数の交流端子」に対応し、直流端子１０２Ｐ（高電位側）及び１０２Ｎ（低電位側）は「第１及び第２の直流端子」に対応する。
【００１５】
図２は、変圧器２０の巻線構成を説明する回路図である。
図２を参照して、一次巻線群ＰＲＷは、中性点Ｎを経由して三相スター結線された複数の一次巻線を有する。各相の一次巻線は、コア２１に巻回されるとともに、図１に示された交流端子１１Ｒ，１１Ｓ，１１Ｔを経由して、三相交流電源１０１のＲ相，Ｓ相，Ｔ相とそれぞれ接続される。公知のように、三相交流電源１０１のＲ相、Ｓ相及びＴ相からは、同一周波数を有し、相毎に位相が１２０°ずれた交流電源電圧が供給される。
【００１６】
二次巻線群ＳＤＷ１，ＳＤＷ２の各々は、コア２１に巻回された三相分の二次巻線を有する。各二次巻線は、単相オープン巻線で構成される。したがって、二次巻線群ＳＤＷ１では、Ｒ相の二次巻線の端子Ｒ１Ａ，Ｒ１Ｂ、Ｓ相の二次巻線の端子Ｓ１Ａ，Ｓ１Ｂ、及び、Ｔ相の二次巻線の端子Ｔ１Ａ，Ｔ１Ｂが設けられる。同様に、二次巻線群ＳＤＷ２では、Ｒ相の二次巻線の端子Ｒ２Ａ，Ｒ２Ｂ、Ｓ相の二次巻線の端子Ｓ２Ａ，Ｓ２Ｂ、及び、Ｔ相の二次巻線の端子Ｔ２Ａ，Ｔ２Ｂが設けられる。
【００１７】
各二次巻線は、同一相の一次巻線とコア２１を経由して磁気結合される。この結果、各二次巻線には、三相交流電源１０１のＲ相、Ｓ相又はＴ相と、同位相かつ同一周波数の単相交流電力が出力される。各二次巻線の交流電圧振幅は、一次巻線及び二次巻線の巻数比に従って、三相交流電源１０１の各相電圧の振幅に比例したものとなる。
【００１８】
再び図１を参照して、複数の変換器セル３０は、変圧器２０の二次巻線にそれぞれ対応して配置され、当該二次巻線の単相交流電力を直流電力に変換する。なお、後述するように、実施の形態１では、変換器セル３０に電力回生を行わない回路構成が適用される。
【００１９】
変換器セル３０は、二次巻線毎、すなわち、相（Ｒ，Ｓ，Ｔ）及び二次巻線群（ｋ個）の組み合わせ毎に配置される。したがって、図１の構成例では、３×２＝６個の変換器セル３０が配置される。二次巻線群ＳＤＷ１の二次巻線（Ｒ相，Ｓ相，Ｔ相）に対応して、Ｒ相には端子Ｒ１Ａ，Ｒ１Ｂと接続された変換器セル３０Ｒ１が配置され、Ｓ相には端子Ｓ１Ａ，Ｓ１Ｂと接続された変換器セル３０Ｓ１が配置され、Ｔ相には端子Ｔ１Ａ，Ｔ１Ｂと接続された変換器セル３０Ｔ１が配置される。
【００２０】
同様に、二次巻線群ＳＤＷ２の二次巻線（Ｒ相，Ｓ相，Ｔ相）に対応して、Ｒ相には端子Ｒ２Ａ，Ｒ２Ｂと接続された変換器セル３０Ｒ２が配置され、Ｓ相には端子Ｓ２Ａ，Ｓ２Ｂと接続された変換器セル３０Ｓ２が配置され、Ｔ相には端子Ｔ２Ａ，Ｔ２Ｂと接続された変換器セル３０Ｔ２が配置される。
【００２１】
なお、以下では、相（Ｒ，Ｓ，Ｔ）及び二次巻線群（ｋ個）毎に配置される変換器セル３０を包括的に表記する際には、Ｘ相（Ｘ＝Ｒ、Ｓ、又は、Ｔ）及びｎ番目（ｎ：１≦ｎ≦ｋの自然数）の二次巻線群に配置されたものとして、変換器セル３０Ｘｎと表記することとする。
【００２２】
図３には、各変換器セル３０Ｘｎに対する入出力を説明するブロック図が示される。
図３を参照して、各変換器セル３０Ｘｎは、一対の交流ノードＩＮＡ及びＩＮＢと、一対の直流ノードＯＰＴＡ及びＯＰＴＢとを有する。
【００２３】
交流ノードＩＮＡ及びＩＮＢは、対応の二次巻線（単相オープン巻線）と接続されて、単相交流電圧を入力される。直流ノードＯＰＴＡ、ＯＰＴＢ間には、単相交流電圧を変換した直流電圧が出力される。なお、後述するように、変換器セル３０は、半導体スイッチング素子のオンオフ制御を伴って単相交流電圧を直流電圧に変換する、自励式の変換器で構成される。
【００２４】
図１に示したように、直流端子１０２Ｐ、１０２Ｎ間に変換器セル３０Ｒ１，３０Ｓ１，３０Ｔ１，３０Ｒ２，３０Ｓ２，３０Ｔ２を直列接続するために、変換器セル３０の直流ノードＯＰＴＡは、直流端子１０２Ｐ又は高電位側の変換器セル３０の直流ノードＯＰＴＢと接続される。また、変換器セル３０の直流ノードＯＰＴＢは、低電位側の変換器セル３０の直流ノードＯＰＴＡ又は直流端子１０２Ｎと接続される。この結果、直流端子１０２Ｐ、１０２Ｎ間には、複数個の変換器セル３０の直流ノードＯＰＴＡ，ＯＰＴＢ間の直流電圧の和に相当する直流電圧（以下、「全電圧」とも称する）が発生される。
【００２５】
なお、各変換器セル３０の直列接続の順序は任意であるが、変圧器の絶縁設計上有利な順番となるように接続することが好ましい。例えば、図１の構成例から、変圧器２０の二次巻線側における変換器セル３０の直列接続の順番について、高電位側（直流端子１０２Ｐ）から低電位側（直流端子１０２Ｎ）に向けて、３０Ｒ１、３０Ｒ２、３０Ｓ１、３０Ｓ２、３０Ｔ１、３０Ｔ２の順序に変形すると、同じ相に対応する二次巻線間の絶縁設計が有利になる。
【００２６】
このように、実施の形態１に従う電力変換装置１０では、交流電源１０１の多相（例えば、Ｒ相、Ｓ相、Ｔ相の三相）に対応する一次巻線に対して、単相オープン巻線からなる二次巻線を複数有する変圧器２０によって、入出力間、すなわち、三相交流電源１０１と、直流端子１０２Ｐ，１０２Ｎとの間の絶縁が確保される。
【００２７】
電力変換装置１０は、さらに、制御回路４００と、センサ値通信部４１０と、駆動回路４２０とを備える。センサ値通信部４１０は、電圧センサ１０３，１０４と、各変換器セル３０に配置された電圧センサ及び電流センサとによる検出値を、制御回路４００へ送信する。制御回路４００は、例えば、マイクロコンピュータによって構成される。制御回路４００は、センサ値通信部４１０によって伝送されたセンサ検出値を用いて、自励式の変換器で構成される変換器セル３０の半導体スイッチング素子のオンオフの制御信号を生成する。駆動回路４２０は、制御回路４００が生成した制御信号に従って、各変換器セル３０の半導体スイッチング素子をオンオフする。
【００２８】
図４は、変換器セル３０（３０Ｘｎ）の内部構成例を示す回路図である。
図４を参照して、変換器セル３０は、一対の交流ノードＩＮＡ，ＩＮＢそれぞれに３レベル電圧を出力可能な、単相交流及び直流で電力変換を行う単相コンバータである。
【００２９】
変換器セル３０は、直流ノードＯＰＴＡとＯＰＴＢの間に並列接続された２個のレグ３０ａ及び３０ｂと、キャパシタＣＰ及びＣＮとを含む。レグ３０ａは、半導体スイッチング素子ＳＷａと、ダイオードＤ１ａ〜Ｄ６ａを有する。キャパシタＣＰ及びＣＮは、中性点ノードＮｎｔを介して、直流ノードＯＰＴＡとＯＰＴＢの間に直列に接続される。キャパシタＣＰ及びＣＮにより直列体キャパシタが構成される。
【００３０】
ダイオードＤ１ａは、ノードＮ１ａと直流ノードＯＰＴＡの間に、ノードＮ１ａから直流ノードＯＰＴＡへの方向を順方向として接続される。ダイオードＤ２ａは、ノードＮ３ａと直流ノードＯＰＴＢの間に、直流ノードＯＰＴＢからノードＮ３ａへの方向を順方向として接続される。半導体スイッチング素子ＳＷａは、ノードＮ３ａとＮ１ａの間に接続されて、制御回路４００からの制御信号に従って、駆動回路４２０によってオンオフされる。
【００３１】
ダイオードＤ３ａは、ノードＮ４ａとノードＮ１ａの間に、ノードＮ４ａからノードＮ１ａへの方向を順方向として接続される。ダイオードＤ４ａは、ノードＮ３ａとノードＮ４ａの間に、ノードＮ３ａからノードＮ４ａへの方向を順方向として接続される。ダイオードＤ５ａは、ノードＮ２ａとノードＮ１ａの間に、ノードＮ２ａからノードＮ１ａへの方向を順方向として接続される。ダイオードＤ６ａは、ノードＮ３ａとノードＮ２ａの間に、ノードＮ３ａからノードＮ２ａへの方向を順方向として接続される。
【００３２】
レグ３０ｂは、半導体スイッチング素子ＳＷｂと、ダイオードＤ１ｂ〜Ｄ６ｂを有する。半導体スイッチング素子ＳＷｂ及びダイオードＤ１ｂ〜Ｄ６ｂは、直流ノードＯＵＴＡ，ＯＵＴＢ及びノードＮ１ｂ〜Ｎ４ｂに対して、レグ３０ａの半導体スイッチング素子ＳＷａ及びダイオードＤ１ａ〜Ｄ６ａと同じ態様で接続される。
【００３３】
レグ３０ａのノードＮ４ａは交流ノードＩＮＡと接続され、レグ３０ｂのノードＮ４ｂは交流ノードＩＮＢと接続される。ノードＮ２ａ（レグ３０ａ）及びノードＮ２ｂ（レグ３０ｂ）は、直列体キャパシタの中性点ノードＮｎｔと電気的に接続される。
【００３４】
半導体スイッチング素子ＳＷａ及びＳＷｂは、代表的にはＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）によって構成することができる。信号に応じてオンオフの制御が可能であれば、ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）やＧＴＯ（Gate  Turn  Off）サイリスタ等を半導体スイッチング素子として用いることも可能である。すなわち、駆動回路４２０が、制御回路４００からの制御信号（具体的には、電圧パルス信号）に従って半導体スイッチング素子ＳＷａ，ＳＷｂのゲート（制御電極）の電圧を駆動することによって、半導体スイッチング素子ＳＷａ，ＳＷｂのオンオフが、制御回路４００によって制御される。
【００３５】
各変換器セル３０には、電圧センサ１３１，１３２及び電流センサ１３３が配置される。電圧センサ１３１は、キャパシタＣＰの電圧Ｖｃｐ（Ｘｎ）を検出し、電圧センサ１３２は、キャパシタＣＮの電圧Ｖｃｎ（Ｘｎ）を検出する。なお、直流ノードＯＰＴＡとＯＰＴＢの間の直流電圧Ｖｄｃ（Ｘｎ）は、Ｖｄｃ（Ｘｎ）＝Ｖｃｐ（Ｘｎ）＋Ｖｃｎ（Ｘｎ）の演算によって求めることができる。電流センサ１３３は、交流ノードＩＮＡ（又はＩＮＢ）を流れる交流電流ｉｃを検出する。
【００３６】
変換器セル３０において、電圧センサ１３１，１３２及び電流センサ１３３により検出された上記電圧値及び電流値は、センサ値通信部４１０（図１）によって、制御回路４００へ伝送される。以下では、各電流値及び電圧値を変換器セル３０毎に区別する場合には、添字（Ｘｎ）を付するものとする。
【００３７】
図４に示された変換器セル３０は、一般的にＶＩＥＮＮＡ整流器と呼ばれる回路を基本としている。ＶＩＥＮＮＡ整流器の単体の基本動作については、例えば、非特許文献１等に記載されている。ＶＩＥＮＮＡ整流器は、その回路構成上の制約から電力力行時に扱う電力と同等の大きさの電力回生を行うことができない。一方で、電力力行時に扱う電力と同等の大きさの電力回生を可能とする回路構成と比較して、使用する半導体スイッチング素子数を削減できるという利点がある。
【００３８】
図４に示された変換器セル３０では、半導体スイッチング素子ＳＷａ及びＳＷｂのオフ期間には、ダイオードＤ１ａ〜Ｄ４ａ又はダイオードＤ１ｂ〜Ｄ４ｂによって、交流ノードＩＮＡとＩＮＢの間の交流電圧を整流して直流ノードＯＰＴＡ，ＯＰＴＢ間に出力することができる。つまり、交流ノードＩＮＡの電位は電流ｉｃの極性に応じて、−Ｖｄｃ（Ｘｎ）／２、またはＶｄｃ（Ｘｎ）／２となる。半導体スイッチング素子ＳＷａのオン期間には、交流ノードＩＮＡを直列体キャパシタの中性点ノードＮｎｔと同電位とすることができる。同様に、半導体スイッチング素子ＳＷｂのオン期間には、交流ノードＩＮＢの電圧を中性点ノードＮｎｔと同等とすることができる。このように、レグ３０ａ，３０ｂの各々は、交流ノードＩＮＡ，ＩＮＢに３レベル（−Ｖｄｃ（Ｘｎ）／２，０，Ｖｄｃ（Ｘｎ）／２）の電圧出力が可能である。したがって、交流ノードＩＮＡ，ＩＮＢ間の電圧は、５段階（−Ｖｄｃ（Ｘｎ），−Ｖｄｃ（Ｘｎ）／２，０，Ｖｄｃ（Ｘｎ）／２，Ｖｄｃ（Ｘｎ））に制御できる。ただし、ここでは直列体キャパシタの中性点ノードＮｎｔの電位を０とし、Ｖｄｃ（Ｘｎ）／２＝Ｖｃｐ（Ｘｎ）＝Ｖｃｎ（Ｘｎ）を仮定している。
【００３９】
電力変換装置１０の構成によれば、変換器セル３０が半導体スイッチング素子を使用した自励式の変換器で構成されるので、他励式の変換器を用いた構成と比較して系統事故時の運転継続性能が高くなるため、信頼性の向上が図られる。また、二次巻線が単相オープン巻線である変圧器２０を適用することによって、特許文献１のような多重移相変圧器と比較して変圧器の小型化が可能となるとともに、二次側で相間が絶縁されるため、異なる相の二次巻線に接続された変換器セル３０同士を直流端子１０２Ｐ，１０２Ｎ間に直列接続することが可能となる。直流端子１０２Ｐ，１０２Ｎ間における変換器セル３０の直列接続数は、二次巻線数に対応して（３×ｋ）個となる。具体的には、各変換器セル３０の設定直流電圧値と、（３×ｋ）との積が、直流端子１０２Ｐ，１０２Ｎ間の設定電圧となるように決めることができる。変圧器２０の二次巻線を単相オープン巻線とすることにより、一般的な三相変圧器と比較すると、必要とされる直列接続数を確保するために必要となる二次巻線数を１／３にすることができる。
【００４０】
また、各相に対応した単相オープン巻線の二次巻線が複数個ずつ配置される構成とすることにより、直流端子１０２Ｐ，１０２Ｎ間での変換器セル３０の直列接続数が多くなることにより、１台の変換器セル３０で要求される耐圧を低減することができる。この結果、高速な半導体スイッチング素子の採用が容易となることにより、交流電源の電流リプルの周波数を高くすることができるので、当該電流リプルを抑制するための受動フィルタを小型化することができる。
【００４１】
（各変換器セルの制御）
電力変換装置１０での三相交流電力と直流電力の間での電力変換制御について各変換器セル３０Ｘｎの制御は基本的には任意とすることができるが、以下に制御の好ましい一例について説明する。
【００４２】
図５は、制御回路４００による各変換器セル３０の制御構成例を説明する機能ブロック図である。なお、図５を始めとする機能ブロック図の各々に記載された各ブロックの機能は、制御回路４００によって、プログラムの実行によるソフトウェア処理及び／又は専用の電子回路によるハードウェア処理によって実現することが可能である。制御回路４００において、各変換器セル３０の半導体スイッチング素子のオンオフは個別に制御される。以下では、一定の制御周期毎に実行される、各変換器セル３０Ｘｎの制御のための構成を順次説明する。
【００４３】
図５を参照して、制御回路４００は、電圧制御部６００及び変調部５００を有する。電圧制御部６００は、センサ値通信部４１０から伝送されたセンサ値（Ｖｃｐ（Ｘｎ），Ｖｃｎ（Ｘｎ），ｖａｃＲＳ，ｖａｃＳＴ，ｉｃ（Ｘｎ））に基づいて、直流ノードＯＰＴＡ，ＯＰＴＢ間の直流電圧Ｖｄｃ（Ｘｎ）を電圧指令値Ｖｄｃ＊に制御するとともに、変圧器２０の一次側での電源電流の力率が１となるように交流電流ｉｃ（Ｘｎ）を制御するための交流電圧指令値ｖｃ＊（Ｘｎ）を生成する。変調部５００は、交流電圧ｖａｃ（Ｘｎ）を交流電圧指令値ｖｃ＊（Ｘｎ）に従って制御するための、半導体スイッチング素子ＳＷａ，ＳＷｂの駆動制御信号（電圧パルス信号）を生成して、駆動回路４２０へ出力する。なお、ｖａｃ（Ｘｎ）は、変圧器２０の二次巻線の電圧であり、厳密には、交流ノードＩＮＡ，ＩＮＢの両端に生じる電圧と、変圧器２０の二次巻線の漏れインダクタンスに印加される電圧との和を示す。例えば、ｖａｃ（Ｘｎ）は、線間電圧ｖａｃＲＳ，ｖａｃＳＴから一次巻線各相の相電圧を公知の方法を用いて演算し、一次巻線と二次巻線の巻数比を掛けることで得られる。
【００４４】
電圧制御部６００は、全電圧制御部６１０と、交流電流制御部６２０と、相間電圧バランス制御部６３０と、セル内電圧バランス制御部６４０と、三次高調波電流重畳部６５０とを含む。電圧制御部６００による演算は、同一の二次巻線群ＳＤＷに接続された、Ｒ相、Ｓ相及びＴ相の３個の変換器セル３０毎に実行される。
【００４５】
図６は、全電圧制御部６１０の構成を説明する機能ブロック図である。
図６を参照して、全電圧制御部６１０は、平均値演算部６１２と、偏差演算部６１３と、比例積分（ＰＩ）制御部６１４と、非干渉制御部６１５と、座標変換部６１６と、加算部６１７，６１８と、座標逆変換部６１９とを有する。各変換器セル３０の直流電圧Ｖｄｃ（Ｘｎ）は、制御回路４００において、キャパシタ電圧Ｖｃｐ（Ｘｎ）及びＶｃｎ（Ｘｎ）の加算によって算出することができる。
【００４６】
平均値演算部６１２は、同一の二次巻線群ＳＤＷに接続されたＲ相、Ｓ相及びＴ相の変換器セル３０の間での直流電圧平均値Ｖｄｃａｖを算出する。すなわち、二次巻線群ＳＤＷ毎に直流電圧平均値Ｖｄｃａｖが算出され、同一の二次巻線群ＳＤＷに接続された変換器セル３０間では、直流電圧平均値Ｖｄｃａｖは共通である。
【００４７】
偏差演算部６１３は、平均値演算部６１２によって算出された直流電圧平均値Ｖｄｃａｖの電圧指令値Ｖｄｃ＊に対する偏差ΔＶｄｃを算出する（ΔＶｄｃ＝Ｖｄｃ＊−Ｖｄｃａｖ）。なお、電圧指令値Ｖｄｃ＊は、直流端子１０２Ｐ，１０２Ｎ間の直流電圧指令値である全電圧指令値を変換器セル３０の個数（図１の構成例では、３×２＝６）で除算することによって得られるため、各変換器セル３０に共通である。
【００４８】
同一の二次巻線群ＳＤＷに接続される変換器セル３０Ｘｎにおける、互いに直交するｄ軸とｑ軸から成るｄｑ座標軸上のｄ軸電流指令値をＩｄ＊（ｎ）、ｑ軸電流指令値をＩｑ＊（ｎ）とする（ｎ＝１〜ｋ）。なお、三相交流電源１０１の電圧位相θを用いてｄｑ逆変換を施すと、ｑ軸電流が有効電力、ｄ軸電流が無効電力にそれぞれ相当する軸となる。したがって、無効電流の指令値であるｄ軸電流指令値は、力率を１とするために０に設定される（Ｉｄ＊（ｎ）＝０）。ｄｑ変換、ｄｑ逆変換はそれぞれ座標変換部６１６、座標逆変換部６１９で施される。
【００４９】
比例積分制御部６１４は、ＰＩ制御演算によって、偏差ΔＶｄｃを最小にするようにｑ軸電流指令値Ｉｑ＊（ｎ）を算出する。非干渉制御部６１５は、ｑ軸電流指令値及びｄ軸電流指令値に対して、三相交流電源１０１及び変圧器２０等に存在するインダクタンス成分によるｑ軸電流及びｄ軸電流の干渉を補正するための非干渉化演算を実行する。
【００５０】
具体的には、非干渉制御部６１５は、変換器セル３０Ｘｎからみた上記インダクタンス成分による変換器セルでの電流指令値と実際に流れる電流とのずれを補償する。非干渉演算は、ｑ軸電流指令値Ｉｑ＊（ｎ）に対してＫｄｃｐ×Ｉｄ＊（ｎ）を加算し、ｄ軸電流指令値Ｉｄ＊（ｎ）に対してＫｄｃｐ×Ｉｑ＊（ｎ）を減算するように実行される。このような非干渉演算によって、インダクタンス成分を介した、定常的なｑ軸電流及びｄ軸電流の干渉を抑制することが可能となる。なお、Ｋｄｃｐは、非干渉制御の制御ゲインを示す。
【００５１】
この結果、正相電流に関するｄ軸電流及びｑ軸電流の指令値が、下記の式（１），（２）によって得られる。
【００５２】
Ｉｄｐｏｓ＊（ｎ）＝Ｉｄ＊（ｎ）−Ｋｄｃｐ×Ｉｑ＊（ｎ）…（１）
Ｉｑｐｏｓ＊（ｎ）＝Ｉｑ＊（ｎ）＋Ｋｄｃｐ×Ｉｄ＊（ｎ）…（２）
正相電流指令値Ｉｄｐｏｓ＊（ｎ），Ｉｑｐｏｓ＊（ｎ）は、変圧器２０の一次側での電源電流の力率を１．０とした上で、各変換器セル３０Ｘｎの直流電圧Ｖｄｃ（Ｘｎ）を電圧指令値Ｖｄｃ＊に制御（すなわち、直流端子１０２Ｐ，１０２Ｎ間の電圧を全電圧指令値に制御）するための電流指令値に相当する。
【００５３】
本実施の形態では、さらに、同一の二次巻線群ＳＤＷに接続された３個の変換器セル３０間で直流電圧Ｖｄｃ（Ｘｎ）を均等化するための相間電圧バランス制御が実行される。相間電圧バランス制御では、図７に示される相間電圧バランス制御部６３０によって算出された逆相電流指令値ｉｎｅｇ＊（Ｒｎ），ｉｎｅｇ＊（Ｓｎ），ｉｎｅｇ＊（Ｔｎ）（ｎ＝１〜ｋ）に基づき、逆相電流に関するｄ軸電流及びｑ軸電流の指令値が生成される。
【００５４】
図７を参照して、相間電圧バランス制御部６３０は、移動平均演算部６３１と、平均値演算部６３２〜６３４と、比例積分（ＰＩ）制御部６３５〜６３７と、交流信号生成部６３８と、信号生成部６３９とを有する。相間電圧バランス制御部６３０は、同一の二次巻線群ＳＤＷの各相（Ｒ相，Ｓ相，Ｔ相）の逆相電流指令値ｉｎｅｇ＊（Ｒｎ），ｉｎｅｇ＊（Ｓｎ），ｉｎｅｇ＊（Ｔｎ）を算出する（ｎ＝１〜ｋ）。
【００５５】
移動平均演算部６３１は、同一の二次巻線群ＳＤＷと接続された３個の変換器セル３０の直流電圧Ｖｄｃ（Ｘｎ）のそれぞれの移動平均値を算出する。この結果、Ｒ相、Ｓ相及びＴ相の変換器セルにそれぞれ対応して、移動平均電圧Ｖｄｃ（Ｒｎ）ＭＡ、Ｖｄｃ（Ｓｎ）ＭＡ及び、Ｖｄｃ（Ｔｎ）ＭＡが算出される。
【００５６】
平均値演算部６３２は、Ｓ相の移動平均電圧Ｖｄｃ（Ｓｎ）ＭＡ及びＴ相の移動平均電圧Ｖｄｃ（Ｔｎ）ＭＡの平均値を算出する。さらに、Ｒ相の移動平均電圧Ｖｄｃ（Ｒｎ）ＭＡに対する、平均値演算部６３２によって算出された平均値の電圧偏差が演算されて、当該電圧偏差が比例積分（ＰＩ）制御部６３５に入力される。比例積分制御部６３５は、当該電圧偏差を０にするためのＲ相基準の逆相電流指令値の振幅を演算する。
【００５７】
交流信号生成部６３８は、比例積分制御部６３５によって算出された振幅を、信号生成部６３９からの交流信号ｓｉｇＲ、ｓｉｇＳ及びｓｉｇＴのそれぞれと乗算することにより、Ｒ相基準の三相の逆相電流指令値を算出する。信号生成部６３９は、三相交流電源１１０の電圧位相θに基づき、交流信号ｓｉｇＲ、ｓｉｇＳ及びｓｉｇＴを生成する。交流信号ｓｉｇＲは、振幅１、かつ、電圧位相θと同位相の正弦波信号である（ｓｉｇＲ＝ｓｉｎθ）。これに対して、交流信号ｓｉｇＳは、振幅１、かつ、ｓｉｇＲよりも位相が１２０度遅れた正弦波信号である（ｓｉｇＳ＝ｓｉｎ（θ−１２０°））。反対に、交流信号ｓｉｇＴは、振幅１、かつ、ｓｉｇＲよりも位相が１２０度進んだ正弦波信号である（ｓｉｇＴ＝ｓｉｎ（θ＋１２０°））
Ｒ相基準の逆相電流とは、Ｒ相成分が三相交流電源１０１のＲ相電圧と位相が等しい逆相電流のことである。また、Ｓ相がＲ相より位相が１２０°進み、Ｔ相はＲ相よりも位相が１２０°遅れる。このため、Ｒ相基準の逆相電流指令値は、Ｒ相では交流電源電圧（Ｒ相電圧）と位相が等しく、Ｓ相及びＴ相では、交流電源電圧（Ｓ相電圧及びＴ相電圧）と１２０°の位相差を有する。
【００５８】
したがって、Ｒ相基準の逆相電流指令値は、Ｒ相では力率１．０（流入方向）の有効電力を生じさせる一方で、Ｓ相及びＴ相の各々では、力率０．５（流出方向）の有効電力を生じさせるように作用する。これは、Ｓ相及びＴ相から流出した有効電力が、Ｒ相に流入することと等価である。
【００５９】
比例積分制御部６３５は、Ｒ相の移動平均電圧Ｖｄｃ（Ｒｎ）ＭＡが、Ｓ相及びＴ相におけるＶｄｃ（Ｓｎ）ＭＡ及びＶｄｃ（Ｔｎ）ＭＡの平均値よりも小さくなると、Ｒ相基準の逆相電流の振幅を増加（＋方向）させる。これにより、同一の二次巻線群ＳＤＷのＳ相及びＴ相に接続された変換器セル３０から流出した有効電力が、Ｒ相に接続された変換器セル３０へ流入するように逆相電流指令値を設定することができる。この結果、同一の二次巻線群ＳＤＷのＲ相、Ｓ相及びＴ相に接続された３個の変換器セル３０の間で直流電圧Ｖｄｃ（Ｘｎ）を均等化することが可能となる。
【００６０】
Ｓ相においても、平均値演算部６３３及び比例積分制御部６３６によって、Ｓ相の移動平均電圧Ｖｄｃ（Ｓｎ）ＭＡに対する、Ｔ相及びＲ相の移動平均電圧Ｖｄｃ（Ｔｎ）ＭＡ及びＶｄｃ（Ｒｎ）ＭＡの平均値の電圧偏差を０にするためのＳ相基準の逆相電流指令値の振幅が演算される。さらに、交流信号生成部６３８は、比例積分制御部６３６によって算出された振幅を、交流信号ｓｉｇＲ、ｓｉｇＳ及びｓｉｇＴのそれぞれと乗算することにより、Ｓ相基準の逆相電流指令値を算出する。
【００６１】
同様に、Ｔ相においても、平均値演算部６３４及び比例積分制御部６３７によって算出されたＴ相基準の逆相電流指令値の振幅と、交流信号ｓｉｇＲ、ｓｉｇＳ及びｓｉｇＴのそれぞれとの乗算により、Ｔ相基準の逆相電流指令値が算出される。
【００６２】
交流信号生成部６３８は、これらのＲ相基準、Ｓ相基準及び、Ｔ相基準の逆相電流指令値をそれぞれ合計することにより、各相の逆相電流指令値ｉｎｅｇ＊（Ｒｎ），ｉｎｅｇ＊（Ｓｎ），ｉｎｅｇ＊（Ｔｎ）を算出する（ｎ＝１〜ｋ）。
【００６３】
再び図６を参照して、座標変換部６１６は、相間電圧バランス制御部６３０によって得られた三相の逆相電流指令値ｉｎｅｇ＊（Ｒｎ），ｉｎｅｇ＊（Ｓｎ），ｉｎｅｇ＊（Ｔｎ）に対して、三相交流電源１０１の電圧位相θを用いたｄｑ変換を実行する。これにより、逆相電流に関するｄ軸電流指令値Ｉｄｎｅｇ＊（ｎ）及びｑ軸電流指令値Ｉｑｎｅｇ＊（ｎ）が得られる。
【００６４】
なお、電圧位相θは、三相交流電源１０１の電圧位相である。例えば、交流電源１０１の三相交流電圧の検出値を制御回路４００へ入力し、制御回路４００内でＰＬＬ（Phase  Locked  Loop）等により位相同期信号を生成することによって、電圧位相θを有する周期信号を得ることが可能である。
【００６５】
加算部６１７は、正相電流及び逆相電流のｄ軸電流指令値を加算することによって、ｄ軸電流指令値Ｉｄｃ＊（ｎ）を算出する。同様に、加算部６１８は、正相電流及び逆相電流のｑ軸電流指令値を加算することによって、ｑ軸電流指令値Ｉｑｃ＊（ｎ）を算出する。
【００６６】
座標逆変換部６１９は、上述のように算出されたｄ軸電流指令値Ｉｄｃ＊（ｎ）及びＩｑｃ＊（ｎ）に対して、三相交流電源１０１の電圧位相θを用いたｄｑ逆変換を施すことによって、同一の二次巻線群ＳＤＷの各相（Ｒ相，Ｓ相，Ｔ相）の電流指令値ｉｃ０＊（Ｒｎ），ｉｃ０＊（Ｓｎ），ｉｃ０＊（Ｔｎ）を算出する（ｎ＝１〜ｋ）。上記電圧位相θを基準として三相変換を行うことにより、電流指令値ｉｃ０＊（Ｒｎ），ｉｃ０＊（Ｓｎ），ｉｃ０＊（Ｔｎ）は、交流電源１０１のＲ相、Ｓ相及びＴ相の交流電圧、すなわち、変圧器２０の一次側と同周波数の正弦波電流として生成される。
【００６７】
図５に示されるように、全電圧制御部６１０によって算出された三相の電流指令値ｉｃ０＊（Ｒｎ），ｉｃ０＊（Ｓｎ），ｉｃ０＊（Ｔｎ）は、交流電流制御部６２０へ入力される。なお、図中に示された電流指令値ｉｃ０＊（Ｘｎ）は、Ｒ相のｉｃ０＊（Ｒｎ）、Ｓ相のｉｃ０＊（Ｓｎ）及び、Ｔ相のｉｃ０＊（Ｔｎ）を包括的に示すものである。電流指令値ｉｃ０＊（Ｘｎ）に従って、変換器セル３０Ｘｎの交流電流ｉｃ（Ｘｎ）は制御される。さらに、交流電流制御部６２０では、三次高調波電流重畳部６５０からの入力を用いて、正弦波電流に対して三次高調波が重畳された交流電流指令値に従って、交流電流ｉｃ（Ｘｎ）を制御することが可能である。
【００６８】
図８は、交流電流制御部６２０の構成を説明する機能ブロック図である。
図８を参照して、交流電流制御部６２０は、加算部６２２と、偏差演算部６２３と、比例制御部６２５と、減算部６２６とを有する。なお、電流指令値ｉｃ０＊（Ｒｎ），ｉｃ０＊（Ｓｎ），ｉｃ０＊（Ｔｎ）は、いずれも、三相交流電源１０１の電圧位相θを用いたｄｑ逆変換によって得られた正弦波電流であるので、以下では、電流指令値ｉｃ０＊（Ｘｎ）について、正弦波電流指令値ｉｃ０＊（Ｘｎ）とも称する。
【００６９】
加算部６２２は、各相において、基本波成分となる正弦波電流指令値ｉｃ０＊（Ｘｎ）に対して、三次高調波電流重畳部６５０からの、二次巻線群ＳＤＷ毎に設定される三次高調波電流指令値ｉｔｈｉ＊（ｎ）を加算する。
【００７０】
図９は、三次高調波電流重畳部６５０の構成を説明する機能ブロック図である。
図９を参照して、三次高調波電流重畳部６５０は、正接逆関数演算部６５１と、乗算部６５２，６５４，６５７と、正接関数演算部６５３と、座標逆変換部６５５と、ゲイン乗算部６５６とを有する。
【００７１】
正接逆関数演算部６５１は、制御周期毎に、ｔａｎφの正接逆関数を演算する。ここで、ｔａｎφは、全電圧制御部６１０（図６）で算出されたｄ軸電流指令値Ｉｄｃ＊（ｎ）及びｑ軸電流指令値Ｉｑｃ＊（ｎ）を用いて、下記の式（３）で示される。
【００７２】
ｔａｎφ＝Ｉｄｃ＊（ｎ）／Ｉｑｃ＊（ｎ）      …（３）
したがって、正接逆関数演算部６５１の出力は、電流指令値ｉｃ０＊（Ｘｎ）の三相交流電圧源１０１の電圧位相に対する位相のずれに相当する。この電流指令値ｉｃ０＊（Ｘｎ）の三相交流電圧源１０１の電圧位相に対する位相のずれと同じだけ、三次高調波成分の位相をずらす場合、三次高調波基準では３倍の大きさの初期位相が必要となる。このため、乗算部６５２は、正接逆関数演算部６５１で得られた位相（ｔａｎ-1φ）に３を乗算する。正接関数演算部６５３は、乗算部６５２の出力から、基本波成分の初期位相に同期した三次高調波のｄ軸成分とｑ軸成分の比率に相当する値を出力する。
【００７３】
乗算部６５４は、ｑ軸電流指令値Ｉｑｃ＊（ｎ）を、正接関数演算部６５３の出力値によって乗算して、三次高調波のｄ軸電流指令値を生成する。一方で、三次高調波のｑ軸電流指令値は、上述のｑ軸電流指令値Ｉｑｃ＊（ｎ）で固定される。これにより、乗算部６５４により、ｑ軸電流指令値Ｉｑｃ＊（ｎ）を固定した場合の、三次高調波導出に必要なｄ軸成分の値が得られる。
【００７４】
座標逆変換部６５５は、乗算部６５７によって得られる、座標変換部６１６及び座標逆変換部６１９で用いた基本波の位相θの３倍の周波数で変化する３θを用いてｄｑ逆変換することによって、基本波の初期位相に同期した、三次高調波信号を生成する。公知のように、三相交流の三次高調波は、各相で共通の信号となる。ゲイン乗算部６５６は、座標逆変換部６５５で得られた三次高調波信号に、予め定められたゲインＫｔｈｉを乗算することによって、三次高調波電流指令値ｉｔｈｉ＊（ｎ）を算出する。
【００７５】
ゲインＫｔｈｉの絶対値が過大であると、交流電流ｉｃ（Ｘｎ）の振幅が大きくなるため、損失が増大する等の弊害が懸念される。このため、ゲインＫｔｈｉは、三次高調波電流指令値ｉｔｈｉ＊（ｎ）の振幅となるような値に予め定められる。例えば、ゲインＫｔｈｉは、基本波成分の振幅に対して、三次高調波電流の振幅が０．１〜０．３倍となるような値とすることが好ましい。
【００７６】
再び図８を参照して、加算部６２２は、各相の正弦波電流指令値ｉｃ０＊（Ｘｎ）に対して三次高調波電流指令値ｉｔｈｉ＊（ｎ）を加算することによって、交流電流指令値ｉｃ＊（Ｘｎ）を算出する。上述のように、各二次巻線群ＳＤＷｎ（ｎ：１〜ｋ）において、三次高調波電流指令値ｉｔｈｉ＊（ｎ）は共通である。
【００７７】
図１０には、交流電流指令値への三次高調波の重畳を説明する概念的な波形図が示される。
【００７８】
図１０を参照して、交流電流指令値ｉｃ＊（Ｘｎ）には、三次高調波電流指令値ｉｔｈｉ＊（ｎ）の加算により、三次高調波を重畳した歪みが生じる。この歪みによって、ゼロクロス点近傍において、電流が０に近い一定長の期間を作り出すことができる。この結果、変換器セル３０Ｘｎの交流電流指令値ｉｃ＊（Ｘｎ）と交流電圧ｖａｃ（Ｘｎ）との位相がずれている場合に、変換器セル３０に実際に流れる電流が強制的に０となるような回路構成を適用すると、ゼロクロス点近傍における電流偏差を自然に小さくすることができる。例えば、図４に例示したように、変換器セル３０の構成にＶＩＥＮＮＡ整流器の構成を適用すると、上記効果が享受できるため、変換器セル３０での電流の歪みを低減することができる。
【００７９】
一方で、三相の交流電流指令値ｉｃ＊（Ｒｎ），ｉｃ＊（Ｓｎ），ｉｃ＊（Ｔｎ）の各々に重畳された三次高調波成分は、一次巻線が三相スター結線されるため、三相分での総和は常に０となり、三相交流電源１０１での電源電流には、影響を与えない。
【００８０】
再び図８を参照して、偏差演算部６２３は、変換器セル３０Ｘｎについて、交流電流指令値ｉｃ＊（Ｘｎ）と実際の交流電流ｉｃ（Ｘｎ）との電流偏差Δｉｃ（Ｘｎ）を算出する（Δｉｃ（Ｘｎ）＝ｉｃ＊（Ｘｎ）−ｉｃ（Ｘｎ））。
【００８１】
比例制御部６２５は、電流偏差Δｉｃ（Ｘｎ）を０にするためのＰ制御演算により電圧制御値ｖｃｍ（Ｘｎ）を算出する。減算部６２６は、比例制御部６２５が算出した電圧制御値ｖｃｍ（Ｘｎ）を、交流電圧ｖａｃ（Ｘｎ）から減算して、交流電圧指令値ｖｃ０＊（Ｘｎ）を算出する。
【００８２】
交流電圧指令値ｖｃ０＊（Ｘｎ）は、交流電圧ｖａｃ（Ｘｎ）に対して、交流電流ｉｃ（Ｘｎ）を交流電流指令値ｉｃ＊（Ｘｎ）に制御するための電圧制御値ｖｃｍ（Ｘｎ）を用いた修正を加えるように生成されることが理解される。これにより、変圧器２０のインピーダンス成分による影響を補償して、交流電源１０１の各相電圧と各相電源電流が同位相で同期するように、交流電流ｉｃ（Ｘｎ）の位相を制御することができる。また、交流電流ｉｃ（Ｘｎ）の振幅を、直流電圧Ｖｄｃ（Ｘｎ）を電圧指令値Ｖｄｃ＊に制御するための振幅を有する交流電流指令値ｉｃ＊（Ｘｎ）の振幅と一致するように制御することができる。
【００８３】
再び図５を参照して、交流電流制御部６２０によって算出された交流電圧指令値ｖｃ０＊（Ｘｎ）は、さらに、セル内電圧バランス制御部６４０によって、変換器セル３０Ｘｎ内のキャパシタ電圧Ｖｃｐ（Ｘｎ）及びＶｃｎ（Ｘｎ）を均衡させるように補正することが可能である。
【００８４】
図１１は、セル内電圧バランス制御部６４０の構成を説明する機能ブロック図である。
図１１を参照して、セル内電圧バランス制御部６４０は、偏差演算部６４１と、比例積分制御部６４２と、減算部６４３とを有する。
【００８５】
偏差演算部６４１は、変換器セル３０Ｘｎ内のキャパシタ電圧Ｖｃｐ（Ｘｎ）とＶｃｎ（Ｘｎ）の電圧差である、キャパシタ電圧差Ｖｃｄｆ（Ｘｎ）を算出する（Ｖｃｄｆ（Ｘｎ）＝Ｖｃｐ（Ｘｎ）−Ｖｃｎ（Ｘｎ））。
【００８６】
比例積分制御部６４２は、キャパシタ電圧差Ｖｃｄｆ（Ｘｎ）に基づくＰＩ制御演算によって、バランス補正値Ｖｂｒ（Ｘｎ）を算出する。減算部６４３は、交流電流制御部６２０からの交流電圧指令値ｖｃ０＊（Ｘｎ）からバランス補正値Ｖｂｒ（Ｘｎ）を減算することによって、最終的な交流電圧指令値ｖｃ＊（Ｘｎ）を算出する。
【００８７】
交流電圧指令値ｖｃ０＊（Ｘｎ）は平均値が０の正弦波電圧であるのに対して、最終的な交流電圧指令値ｖｃ＊（Ｘｎ）には、バランス補正値Ｖｂｒ（Ｘｎ）に相当する直流バイアス成分が等価的に加算されている。この直流バイアス成分によって、変換器セル３０Ｘｎ内では、キャパシタＣＰ及びＣＮの充電時間に差を設けることができる。すなわち、バランス補正値Ｖｂｒ（Ｘｎ）は、Ｖｃｄｆ（Ｘｎ）＞０（Ｖｃｐ（Ｘｎ）＞Ｖｃｎ（Ｘｎ））のときには、キャパシタＣＰの充電時間を減少させる一方でキャパシタＣＮの充電時間を増加させるような直流バイアスが、交流電圧指令値ｖｃ０＊（Ｘｎ）に加えられるように算出される。このような充電時間の差異を設けることにより、キャパシタ電圧Ｖｃｐ（Ｘｎ）とＶｃｎ（Ｘｎ）に生じた電圧差を解消することができる。
【００８８】
再び図５を参照して、電圧制御部６００から変調部５００へ、セル内電圧バランス制御部６４０によって算出された最終的な交流電圧指令値ｖｃ＊（Ｘｎ）が送出される。変調部５００は、例えば、搬送波と交流電圧指令値との比較に従うパルス幅変調（ＰＷＭ：Pulse  Width  Modulation）制御により、変換器セル３０Ｘｎにおける、半導体スイッチング素子ＳＷａのオンオフを制御する駆動制御信号Ｑａ（Ｘｎ）及び、半導体スイッチング素子ＳＷｂのオンオフを制御する駆動制御信号Ｑｂ（Ｘｎ）を生成する。
【００８９】
図１２は、変調部５００の構成例を説明する機能ブロック図である。
図１２を参照して、変調部５００は、除算部５１０と、乗算部５１２と、信号生成部５１４ａ，５１４ｂとを有する。
【００９０】
除算部５１０は、交流電圧指令値ｖｃ＊（Ｘｎ）を直流電圧Ｖｄｃ（Ｘｎ）で除算して、規格化された交流電圧指令値ｖａｃ＊（Ｘｎ）を算出する。変換器セル３０Ｘｎでは、交流ノードＩＮＡ，ＩＮＢ間に出力可能な電圧範囲が、−Ｖｄｃ（Ｘｎ）〜Ｖｄｃ（Ｘｎ）であることに照らして、直流電圧Ｖｄｃ（Ｘｎ）による除算によって、最大値と最小値間の幅が１である搬送波ＣＷＡ及びＣＷＢと電圧比較するための規格化が行われる。
【００９１】
乗算部５１２は、除算部５１０によって規格化された交流電圧指令値ｖａｃ＊（Ｘｎ）に「−１」を乗算する。これにより、交流電圧指令値ｖａｃ＊（Ｘｎ）を反転した、交流電圧指令値／ｖａｃ＊（Ｘｎ）が得られる。
【００９２】
信号生成部５１４ａは、交流電圧指令値ｖａｃ＊（Ｘｎ）と搬送波ＣＷＡ，ＣＷＢとの電圧比較に従って、駆動制御信号Ｑａ（Ｘｎ）を生成する。同様に、信号生成部５１４ｂは、交流電圧指令値／ｖａｃ＊（Ｘｎ）と搬送波ＣＷＡ，ＣＷＢとの電圧比較に従って、駆動制御信号Ｑｂ（Ｘｎ）を生成する。
【００９３】
図１３には、信号生成部５１４ａ，５１４ｂの動作波形図が示される。なお、図１３では、説明を分かり易くするために、バランス補正値Ｖｂｒ（Ｘｎ）＝０であり、交流電圧指令値ｖａｃ＊（Ｘｎ），／ｖａｃ＊（Ｘｎ）が正弦波であるときの例が示される。
【００９４】
図１３を参照して、搬送波ＣＷＡは、正電圧領域、すなわち、規格化された電圧値０〜１．０の範囲内で周期的に電圧値が変化する。一方で、搬送波ＣＷＢは、負電圧領域、すなわち、規格化された電圧値０〜−１．０の範囲内で周期的に電圧値が変化する。搬送波ＣＷＡ，ＣＷＢの周波数（以下、「キャリア周波数」とも称する）は、半導体スイッチング素子ＳＷａ，ＳＷｂのスイッチング周波数に相当する。
【００９５】
例えば、搬送波ＣＷＡ及びＣＷＢの各々として、三角波を用いることができる。図１３の例では、搬送波ＣＷＡは、オフセット０．５、かつ、振幅０．５の三角波であり、搬送波ＣＷＢは、オフセット−０．５、かつ、振幅０．５の三角波である。
【００９６】
信号生成部５１４ａは、交流電圧指令値ｖａｃ＊（Ｘｎ）＞０の領域では、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも低いときに、駆動制御信号Ｑａ（Ｘｎ）を論理ハイレベル（以下、単に「Ｈレベル」とも表記する）に設定する一方で、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも高いときに、駆動制御信号Ｑａ（Ｘｎ）を論理ローレベル（以下、単に「Ｌレベル」とも表記する）に設定する。
【００９７】
これに対して、交流電圧指令値ｖａｃ＊（Ｘｎ）＜０の領域では、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＢの電圧よりも高いときに、駆動制御信号Ｑａ（Ｘｎ）がＨレベルに設定される一方で、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＢの電圧よりも低いときに、駆動制御信号Ｑａ（Ｘｎ）はＬレベルに設定される。
【００９８】
同様に、信号生成部５１４ｂは、交流電圧指令値／ｖａｃ＊（Ｘｎ）＜０の領域では、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＢの電圧よりも高いときに、駆動制御信号Ｑｂ（Ｘｎ）をＨレベルに設定する一方で、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＢの電圧よりも低いときに、駆動制御信号Ｑｂ（Ｘｎ）をＬレベルに設定する。
【００９９】
また、交流電圧指令値／ｖａｃ＊（Ｘｎ）＞０の領域では、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも低いときに、駆動制御信号Ｑｂ（Ｘｎ）はＨレベルに設定される。一方で、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも高いときに、駆動制御信号Ｑｂ（Ｘｎ）はＬレベルに設定される。
【０１００】
駆動回路４２０は、変換器セル３０Ｘｎにおいて、駆動制御信号Ｑａ（Ｘｎ）がＨレベルのときに半導体スイッチング素子ＳＷａをオンする一方で、駆動制御信号Ｑａ（Ｘｎ）がＬレベルのときに半導体スイッチング素子ＳＷａをオフする。同様に、変換器セル３０Ｘｎにおいて、駆動制御信号Ｑｂ（Ｘｎ）がＨレベルのときに半導体スイッチング素子ＳＷｂがオンされる一方で、駆動制御信号Ｑｂ（Ｘｎ）がＬレベルのときに半導体スイッチング素子ＳＷｂはオフされる。
【０１０１】
図４に例示された変換器セル３０において、レグ３０ａでは、半導体スイッチング素子ＳＷａのオン時には、交流ノードＩＮＡがキャパシタ直列体の中性点ノードＮｎｔと接続されて、レグ３０ａは零電圧を出力する。一方で、半導体スイッチング素子ＳＷａのオフ時には、電流極性に応じて、交流ノードＩＮＡの電圧は、＋Ｖｃｐ（Ｘｎ）又は−Ｖｃｎ（Ｘｎ）となる。同様に、レグ３０ｂでは、半導体スイッチング素子ＳＷｂのオン期間には零電圧が交流ノードＩＮＢに出力され、半導体スイッチング素子ＳＷｂのオフ時には、電流極性に応じて、交流ノードＩＮＢの電圧は、＋Ｖｃｐ（Ｘｎ）又は−Ｖｃｎ（Ｘｎ）となる。
【０１０２】
したがって、図１３に示されたＰＷＭ制御によって半導体スイッチング素子ＳＷａ，ＳＷｂのオンオフを制御することによって、交流ノードＩＮＡ，ＩＮＢ間の電圧が、交流電流指令値ｉｃ＊（Ｘｎ）に従って交流電流ｉｃ（Ｘｎ）を制御するための交流電圧指令値ｖａｃ＊（Ｘｎ）に従って変化するように制御される。
【０１０３】
この結果、実施の形態１に従う電力変換装置１０の変換器セル３０Ｘｎにおいて、半導体スイッチング素子ＳＷａ，ＳＷｂのオンオフ制御を伴って、直流電圧Ｖｄｃ（Ｘｎ）及び交流電流ｉｃ（Ｘｎ）を指令値に従って制御することができる。
【０１０４】
なお、変調部５００によれば、１台の変換器セル３０Ｘｎの交流ノードＩＮＡ，ＩＮＢ間の電圧に生じる高調波成分は、キャリア周波数に依存した周波数成分が支配的となる。具体的には、各レグ３０ａ，３０ｂからの出力にはキャリア周波数の電圧変動が発生し、かつ、単相交流電力を変換するために各変換器セル３０Ｘｎには２個のレグが配置されるため、変換器セル３０Ｘｎにおける交流ノードＩＮＡ，ＩＮＢ間の電圧の支配的な高調波成分は、キャリアの周波数の２倍の周波数となることが理解される。
【０１０５】
なお、図１及び図２に示すような二次巻線群ＳＤＷが２個（ｋ＝２）の構成においては、異なる二次巻線群ＳＤＷに接続される変換器セル３０間で、搬送波ＣＷＡ，ＣＷＢの間に位相差を設けることが好ましい。
【０１０６】
図１４は、二次巻線群の間で搬送波に設けられる位相差を説明するための概念的な波形図である。
【０１０７】
図１４を参照して、図１及び図２に示された２個の二次巻線群ＳＤＷ１，２にそれぞれ対応して、搬送波ＣＷＡ及びＣＷＢは２個ずつ設けられる。例えば、二次巻線群ＳＤＷ１に接続された変換器セル３０Ｘ１の制御には、搬送波ＣＷＡ１，ＣＷＢ１が、変調部５００で用いられる。一方で、二次巻線群ＳＤＷ２に接続された変換器セル３０Ｘ２の制御には、搬送波ＣＷＡ２，ＣＷＢ２が、変調部５００で用いられる。
【０１０８】
図１３と同様に、搬送波ＣＷＡ１とＣＷＢ１は同位相であり、搬送波ＣＷＡ２とＣＷＢ２は同位相である。一方で、搬送波ＣＷＡ１とＣＷＡ２の間、並びに、搬送波ＣＷＢ１とＣＷＢ２の間には、９０°（π／２）の位相差が設けられている。
【０１０９】
このようにすると、変圧器２０の一次巻線群ＰＲＷの電流において、変換器セル３０Ｘｎの交流ノードＩＮＡ，ＩＮＢ間の電圧の高調波成分に起因する電流リプル同士が打ち消し合うようになる。この結果、変圧器２０の一次巻線に生じる電流リプルの周波数は、上述したキャリア周波数の２倍に、さらに、二次巻線群ＳＤＷの配置個数（ｋ＝２）を掛けた周波数、すなわちキャリア周波数の４倍の周波数となる。
【０１１０】
当該電流リプルを受動フィルタによって抑制する場合には、リプル周波数が高い程、インピーダンスの確保が容易になるため小型の受動フィルタによって抑制することが可能である。このため、上記のような位相差を設けることにより、交流電源１０１の電流リプル抑制のために変圧器２０の一次側に配置される受動フィルタを小型化することができる。
【０１１１】
図１４に示された搬送波間の位相差は、Ｒ相、Ｓ相及びＴ相を有する二次巻線群ＳＤＷの任意の配置個数ｋに対応させて拡張することが可能である。上述のように、電圧制御部６００による交流電圧指令値ｖａｃ＊（Ｘｎ）の演算は、同一の二次巻線群ＳＤＷに接続された３個の変換器セル３０毎、すなわち、二次巻線群ＳＤＷ毎に実行される。したがって、二次巻線群ＳＤＷの配置個数ｋに従って、搬送波ＣＷＡ及びＣＷＢをｋ個ずつ設けるとともに、ｋ個の搬送波間において（π／ｋ）ずつ位相差を設けることで、同様の効果を得ることが可能である。
【０１１２】
なお、図６に示された制御構成のうち、最小限の制御機能として、全電圧制御部６１０及び交流電流制御部６２０によって電圧制御部６００を構成することも可能である。この場合には、図６において、座標変換部６１６及び加算部６１７，６１８の配置を省略して、正相電流のｄ軸電流指令値Ｉｄｐｏｓ＊（ｎ）及びｑ軸電流指令値Ｉｑｐｏｓ＊（ｎ）をｄｑ逆変換することによって交流電流指令値ｉｃ０＊（Ｘｎ）が算出される。さらに、図８では、ｉｔｈｉ＊（ｎ）＝０、すなわち、ｉｃ＊（Ｘｎ）＝ｉｃ０＊（Ｘｎ）として、交流電圧指令値ｖｃ０＊（Ｘｎ）を算出することができる。さらに、図１１において、バランス補正値Ｖｂｒ（Ｘｎ）＝０として、電圧指令値ｖｃ０＊（Ｘｎ）をそのまま交流電圧指令値ｖｃ＊（Ｘｎ）として、変調部５００に入力することができる。これにより、各変換器セル３０Ｘｎについて、直流電圧Ｖｄｃ（Ｘｎ）を電圧指令値Ｖｄｃ＊に制御するとともに、交流電流ｉｃ（Ｘｎ）を力率１．０のための電流指令値に従って制御するための基本的な制御構成が得られる。
【０１１３】
上記基本構成に対して相間電圧バランス制御部６３０を付加することにより、逆相電流指令値Ｉｄｎｅｇ＊（ｎ），Ｉｑｎｅｇ＊（ｎ）が加算されたｄｑ電流指令値Ｉｄｃ＊（ｎ），Ｉｑｃ＊（ｎ）をｄｑ逆変換して交流電流指令値ｉｃ＊（Ｘｎ）を算出することができる。これにより、同一の二次巻線群ＳＤＷに接続された変換器セル３０Ｘｎ間、すなわち、Ｒ相、Ｓ相及びＴ相間で直流電圧Ｖｄｃ（Ｘｎ）の均衡化を図ることができる。
【０１１４】
また、上記基本構成に対して三次高調波電流重畳部６５０を付加することにより、三次高調波を重畳させた交流電流指令値ｉｃ＊（Ｘｎ）に従って交流電流ｉｃ（Ｘｎ）を制御することができる。これにより、変換器セル３０ＸｎにＶＩＥＮＮＡ整流器の構成が適用された場合において、電源電流の歪みを低減することができる。
【０１１５】
さらに、上記基本構成に対してセル内電圧バランス制御部６４０を付加することにより、交流電圧指令値ｖｃ＊（Ｘｎ）に、キャパシタ電圧Ｖｃｐ（Ｘｎ）とＶｃｎ（Ｘｎ）の電圧差を補償するための直流バイアス成分（バランス補正値Ｖｂｒ（Ｘｎ））を反映することができる。これにより、各変換器セル３０Ｘｎにおいて、キャパシタ電圧Ｖｃｐ（Ｘｎ）及びＶｃｎ（Ｘｎ）の均衡化を図ることができる。
【０１１６】
このように、相間電圧バランス制御部６３０、セル内電圧バランス制御部６４０、及び三次高調波電流重畳部６５０の一部又は全部を、全電圧制御部６１０及び交流電流制御部６２０による基本構成に付加することによって、制御機能を高度化することが可能となる。
【０１１７】
次に、図１５を用いて、電力変換装置１０の直流端子１０２Ｐ，１０２Ｎに接続される負荷の構成例を説明する。
【０１１８】
図１５を参照して、直流端子１０２Ｐ，１０２Ｎに対して、モータ駆動装置用のモジュラーマルチレベル変換器（ＭＭＣ：Modular  Multilevel  Converter）７０が接続される。ＭＭＣ７０は、直流端子１０２Ｐ，１０２Ｎの直流電圧（全電圧）を交流電圧に変換して、交流電動機８０に供給する。図１５の例では、交流電動機８０は三相交流電動機であり、ＭＭＣ７０から、交流電動機８０に対して三相交流電圧が供給される。ＭＭＣ７０による電力変換には、公知の任意の手法を適用することが可能であるので詳細な説明は省略する。
【０１１９】
このように、本実施の形態に従う電力変換装置１０とＭＭＣ７０との組み合わせによって、全電圧が３（ｋＶ）以上、すなわち、線間電圧が３（ｋＶ）以上となるような高圧モータの駆動にも対応することができる。特に、高圧モータ駆動において、ファン又はブロアといった電力回生を必要としない用途では、図３に示されたＶＩＥＮＮＡ整流器の構成を適用した変換器セル３０を適用することにより、各変換器セル３０での半導体スイッチング素子の数を低減することができ、電力変換装置１０の小型化を図ることが可能となる。
【０１２０】
実施の形態２．
実施の形態２では、変換器セル３０の変形例について説明する。
【０１２１】
図１６は、実施の形態２に従う変換器セルの第１の構成例を示す回路図である。
図１６を参照して、実施の形態２の第１の構成例に従う変換器セル３１は、直流ノードＯＰＴＡとＯＰＴＢの間に並列接続された２個のレグ３１ａ及び３１ｂと、キャパシタＣＰ及びＣＮとを含む。
【０１２２】
レグ３１ａ，３１ｂの各々では、図４の変換器セル３０のレグ３０ａ，３０ｂと比較して、ダイオードＤ５ａ，Ｄ５ｂ及びＤ６ａ，Ｄ６ｂの配置が省略される一方で、半導体スイッチング素子が２個ずつ配置される。具体的には、レグ３１ａにおいて、半導体スイッチング素子ＳＷａ１が、ノードＮ１ａとＮ２ａの間に接続されるとともに、半導体スイッチング素子ＳＷａ２が、ノードＮ２ａとノードＮ３ａの間に接続される。また、レグ３１ｂでは、半導体スイッチング素子ＳＷｂ１が、ノードＮ１ｂとＮ２ｂの間に接続されるとともに、半導体スイッチング素子ＳＷｂ２が、ノードＮ２ｂとノードＮ３ｂの間に接続される。
【０１２３】
変換器セル３０と同様に、ノードＮ４ａは交流ノードＩＮＡと接続され、ノードＮ４ｂは交流ノードＩＮＢと接続される。さらに、ノードＮ２ａ及びＮ２ｂは、直列体キャパシタの中性点ノードＮｎｔと電気的に接続される。また、電圧センサ１３１，１３２及び電流センサ１３３は、変換器セル３０（図４）と同様に配置される。
【０１２４】
変換器セル３１は、変換器セル３０と同様に、半導体スイッチング素子ＳＷａ１，ＳＷａ２，ＳＷｂ１，ＳＷｂ２のオン時に、レグ３１ａ，３１ｂが零電圧を出力するので、３レベル整流器として動作する。変換器セル３１は、図１の構成において、変換器セル３０に代えて配置することができる。したがって、Ｘ相（Ｘ＝Ｒ、Ｓ、又は、Ｔ）及びｎ番目（ｎ：１≦ｎ≦ｋの自然数）の二次巻線群に対応して、変換器セル３１Ｘｎを配置することができる。
【０１２５】
図１７は、変換器セル３１を制御するための変調部５０１の構成を説明する機能ブロック図である。図５の構成において、変調部５００に代えて、図１７に示された変調部５０１を配置することによって、実施の形態１で説明した電圧制御部６００からの交流電圧指令値ｖｃ＊（Ｘｎ）に従って、各変換器セル３１の半導体スイッチング素子ＳＷａ１，ＳＷａ２，ＳＷｂ１，ＳＷｂ２の駆動制御信号を生成することができる。
【０１２６】
図１７を参照して、変調部５０１は、除算部５１０と、乗算部５１２と、信号生成部５１５ａ，５１５ｂとを有する。
【０１２７】
除算部５１０及び乗算部５１２により、図１２と同様に、規格化された交流電圧指令値ｖａｃ＊（Ｘｎ）及び／ｖａｃ＊（Ｘｎ）が生成される。信号生成部５１５ａは、交流電圧指令値ｖａｃ＊（Ｘｎ）と搬送波ＣＷＡ，ＣＷＢとの電圧比較に従って、駆動制御信号Ｑａ１（Ｘｎ）及びＱａ２（Ｘｎ）を生成する。同様に、信号生成部５１５ｂは、交流電圧指令値／ｖａｃ＊（Ｘｎ）と搬送波ＣＷＡ，ＣＷＢとの電圧比較に従って、駆動制御信号Ｑｂ１（Ｘｎ）及びＱｂ２（Ｘｎ）を生成する。
【０１２８】
変換器セル３１Ｘｎにおいて、半導体スイッチング素子ＳＷａ１，ＳＷａ２，ＳＷｂ１，ＳＷｂ２のオンオフは、駆動制御信号Ｑａ１（Ｘｎ），Ｑａ２（Ｘｎ），Ｑｂ１（Ｘｎ），Ｑｂ２（Ｘｎ）によってそれぞれ制御される。具体的には、半導体スイッチング素子ＳＷａ１，ＳＷａ２，ＳＷｂ１，ＳＷｂ２の各々は、対応する駆動制御信号がＨレベルのときにオンする一方で、対応する駆動制御信号がＬレベルのときにオフされる。
【０１２９】
信号生成部５１５ａは、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも低い期間において、駆動制御信号Ｑａ１（Ｘｎ）をＨレベルに設定する一方で、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも高い期間において、駆動制御信号Ｑａ１（Ｘｎ）をＬレベルに設定する。したがって、交流電圧指令値ｖａｃ＊（Ｘｎ）＜０の期間では、駆動制御信号Ｑａ１（Ｘｎ）はＨレベルに固定される。
【０１３０】
さらに、駆動制御信号Ｑａ２（Ｘｎ）は、搬送波ＣＷＢの電圧が交流電圧指令値ｖａｃ＊（Ｘｎ）よりも高い期間においてＬレベルに設定される一方で、搬送波ＣＷＢの電圧が交流電圧指令値ｖａｃ＊（Ｘｎ）よりも低い期間においてＨレベルに設定される。したがって、交流電圧指令値ｖａｃ＊（Ｘｎ）＞０の期間では、駆動制御信号Ｑａ２（Ｘｎ）はＨレベルに固定される。
【０１３１】
この結果、図１３に示された変換器セル３０Ｘｎにおける半導体スイッチング素子ＳＷａの駆動制御信号Ｑａ（Ｘｎ）のＨレベル期間と比較すると、駆動制御信号Ｑａ（Ｘｎ）のＨレベル期間のオン期間のうち、交流電圧指令値ｖａｃ＊（Ｘｎ）＞０の半周期では駆動制御信号Ｑａ１（Ｘｎ）がＨレベルになる一方で、交流電圧指令値ｖａｃ＊（Ｘｎ）＜０の半周期では駆動制御信号Ｑａ２（Ｘｎ）がＨレベルになる。
【０１３２】
すなわち、変換器セル３０の半導体スイッチング素子ＳＷａのオン期間（図１３）が、交流電圧指令値ｖａｃ＊（Ｘｎ）の極性に応じて、半導体スイッチング素子ＳＷａ１及びＳＷａ２によって分担される。
【０１３３】
同様に、信号生成部５１５ｂは、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも低い期間において、駆動制御信号Ｑｂ１（Ｘｎ）をＨレベルに設定する一方で、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧より高い期間において、駆動制御信号Ｑｂ１（Ｘｎ）をＬレベルに設定する。また、駆動制御信号Ｑｂ２（Ｘｎ）は、搬送波ＣＷＢの電圧が交流電圧指令値／ｖａｃ＊（Ｘｎ）よりも高い期間においてＬレベルに設定される一方で、搬送波ＣＷＢの電圧が交流電圧指令値／ｖａｃ＊（Ｘｎ）よりも低い期間においてＨレベルに設定される。
【０１３４】
したがって、駆動制御信号Ｑｂ１（Ｘｎ）は、図１３に示された変換器セル３０Ｘｎにおける駆動制御信号Ｑｂ（Ｘｎ）のＨレベル期間のうち、交流電圧指令値／ｖａｃ＊（Ｘｎ）＞０の半周期においてＨレベルに設定される。また、駆動制御信号Ｑｂ２（Ｘｎ）は、駆動制御信号Ｑｂ（Ｘｎ）のＨレベル期間（図１３）のうち交流電圧指令値／ｖａｃ＊（Ｘｎ）＜０の半周期においてＨレベルに設定される。
【０１３５】
したがって、変換器セル３０の半導体スイッチング素子ＳＷｂのオン期間（図１３）についても、交流電圧指令値／ｖａｃ＊（Ｘｎ）の極性に応じて、半導体スイッチング素子ＳＷｂ１及びＳＷｂ２によって分担される。このように、変換器セル３１では、半導体スイッチング素子の発熱を分散することができるので、熱設計が容易となる。
【０１３６】
変換器セル３１によっても、半導体スイッチング素子ＳＷａ１，ＳＷａ２，ＳＷｂ１，ＳＷｂ２のオンオフによって、３レベルの電圧を各交流ノードＩＮＡ，ＩＮＢに出力しながら単相交流電圧と直流電圧の間での電力変換を実行することができる。すなわち、実施の形態１に従う電力変換装置１０において、各変換器セル３０を変換器セル３１で置換しても実施の形態１で説明した効果を享受することが可能である。
【０１３７】
図１８は、実施の形態２に従う変換器セルの第２の構成例を示す回路図である。
図１８を参照して、実施の形態２の第２の構成例に従う変換器セル３２は、３レベルＮＰＣ（Neutral  Point  Clamped）と呼ばれる回路構成を有する。変換器セル３２は、直流ノードＯＰＴＡとＯＰＴＢの間に並列接続された２個のレグ３２ａ及び３２ｂと、キャパシタＣＰ及びＣＮとを含む。
【０１３８】
レグ３２ａ，３２ｂの各々では、図１６の変換器セル３１のレグ３１ａ，３１ｂと比較して、ダイオード及び半導体スイッチング素子の配置が入れ換えられる。具体的には、レグ３２ａにおいて、半導体スイッチング素子ＳＷａ１が、直流ノードＯＰＴＡとノードＮ１ａの間に接続されるとともに、半導体スイッチング素子ＳＷａ２が、ノードＮ１ａとノードＮ４ａの間に接続される。半導体スイッチング素子ＳＷａ３は、ノードＮ４ａとノードＮ３ａの間に接続され、半導体スイッチング素子ＳＷａ４は、ノードＮ３ａと直流ノードＯＰＴＢの間に接続される。
【０１３９】
さらに、ダイオードＤ７ａが、ノードＮ１ａとＮ２ａの間に、ノードＮ２ａからＮ１ａへの方向を順方向として接続される。ダイオードＤ８ａは、ノードＮ２ａとＮ３ａの間に、ノードＮ３ａからＮ２ａへの方向を順方向として接続される。
【０１４０】
レグ３２ｂは、半導体スイッチング素子ＳＷｂ１〜ＳＷｂ４及びダイオードＤ７ｂ，Ｄ８ｂを有する。半導体スイッチング素子ＳＷｂ１〜ＳＷｂ４及びダイオードＤ７ｂ，Ｄ８ｂは、直流ノードＯＵＴＡ，ＯＵＴＢ及びノードＮ１ｂ〜Ｎ４ｂに対して、レグ３２ａの半導体スイッチング素子ＳＷａ１〜ＳＷａ４及びダイオードＤ７ａ，Ｄ８ａと同じ態様で接続される。
【０１４１】
変換器セル３２は、図１の構成において、変換器セル３０に代えて配置することができる。したがって、Ｘ相（Ｘ＝Ｒ、Ｓ、又は、Ｔ）及びｎ番目（ｎ：１≦ｎ≦ｋの自然数）の二次巻線群に対応して、変換器セル３２Ｘｎを配置することができる。
【０１４２】
図１９は、変換器セル３２を制御するための変調部５０２の構成を説明する機能ブロック図である。図５の構成において、変調部５００に代えて、図１９に示された変調部５０２を配置することによって、実施の形態１で説明した電圧制御部６００からの交流電圧指令値ｖｃ＊（Ｘｎ）に従って、各変換器セル３２の半導体スイッチング素子ＳＷａ１〜ＳＷａ４，ＳＷｂ１〜ＳＷｂ４の駆動制御信号を生成することができる。
【０１４３】
図１９を参照して、変調部５０２は、除算部５１０と、乗算部５１２と、信号生成部５１６ａ，５１６ｂとを有する。
【０１４４】
除算部５１０及び乗算部５１２により、図１２と同様に、規格化された交流電圧指令値ｖａｃ＊（Ｘｎ）及び／ｖａｃ＊（Ｘｎ）が生成される。信号生成部５１６ａは、交流電圧指令値ｖａｃ＊（Ｘｎ）と搬送波ＣＷＡ，ＣＷＢとの電圧比較に従って、駆動制御信号Ｑａ１（Ｘｎ）〜Ｑａ４（Ｘｎ）を生成する。同様に、信号生成部５１６ｂは、交流電圧指令値／ｖａｃ＊（Ｘｎ）と搬送波ＣＷＡ，ＣＷＢとの電圧比較に従って、駆動制御信号Ｑｂ１（Ｘｎ）〜Ｑｂ４（Ｘｎ）を生成する。
【０１４５】
変換器セル３２Ｘｎにおいて、半導体スイッチング素子ＳＷａ１〜ＳＷａ４，ＳＷｂ１〜ＳＷｂ４のオンオフは、駆動制御信号Ｑａ１（Ｘｎ）〜Ｑａ４（Ｘｎ），Ｑｂ１（Ｘｎ）〜Ｑｂ４（Ｘｎ）によってそれぞれ制御される。具体的には、半導体スイッチング素子ＳＷａ１〜ＳＷａ４，ＳＷｂ１〜ＳＷｂ４の各々は、対応する駆動制御信号がＨレベルのときにオンする一方で、対応する駆動制御信号がＬレベルのときにオフされる。
【０１４６】
信号生成部５１６ａは、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも高い期間において、駆動制御信号Ｑａ１（Ｘｎ）をＨレベルに設定するとともに、駆動制御信号Ｑａ３（Ｘｎ）をＬレベルに設定する。反対に、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも低い期間には、駆動制御信号Ｑａ１（Ｘｎ）がＬレベルに設定されるとともに、駆動制御信号Ｑａ３（Ｘｎ）はＨレベルに設定される。すなわち、半導体スイッチング素子ＳＷａ１及びＳＷａ３は、相補にオンオフされる。
【０１４７】
さらに、信号生成部５１６ａは、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＢの電圧よりも低い期間において、駆動制御信号Ｑａ４（Ｘｎ）をＨレベルに設定するとともに、駆動制御信号Ｑａ２（Ｘｎ）をＬレベルに設定する。反対に、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＢの電圧よりも高い期間には、駆動制御信号Ｑａ４（Ｘｎ）がＬレベルに設定されるとともに、駆動制御信号Ｑａ２（Ｘｎ）はＨレベルに設定される。すなわち、半導体スイッチング素子ＳＷａ２及びＳＷａ４は、相補にオンオフされる。
【０１４８】
信号生成部５１６ｂは、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも高い期間において、駆動制御信号Ｑｂ１（Ｘｎ）をＨレベルに設定するとともに、駆動制御信号Ｑｂ３（Ｘｎ）をＬレベルに設定する。反対に、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも低い期間には、駆動制御信号Ｑｂ１（Ｘｎ）がＬレベルに設定されるとともに、駆動制御信号Ｑｂ３（Ｘｎ）はＨレベルに設定される。すなわち、半導体スイッチング素子ＳＷｂ１及びＳＷｂ３は、相補にオンオフされる。
【０１４９】
さらに、信号生成部５１６ｂは、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＢの電圧よりも低い期間において、駆動制御信号Ｑｂ４（Ｘｎ）をＨレベルに設定するとともに、駆動制御信号Ｑｂ２（Ｘｎ）をＬレベルに設定する。一方で、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＢの電圧よりも高い期間には、駆動制御信号Ｑｂ４（Ｘｎ）がＬレベルに設定されるとともに、駆動制御信号Ｑｂ２（Ｘｎ）はＨレベルに設定される。すなわち、半導体スイッチング素子ＳＷｂ２及びＳＷｂ４は、相補にオンオフされる。
【０１５０】
この結果、変換器セル３２では、変換器セル３１での半導体スイッチング素子ＳＷａ１のオン期間に対応させて、半導体スイッチング素子ＳＷａ３がオンするとともに、変換器セル３１での半導体スイッチング素子ＳＷａ２のオン期間に対応させて、半導体スイッチング素子ＳＷａ４がオンする。これにより、交流電流ｉｃ（Ｘｎ）の方向がいずれであっても、交流ノードＩＮＡにＶｃｐ（Ｘｎ）、または、−Ｖｃｎ（Ｘｎ）いずれの電圧も出力することができる。ただし、ここでは直列体キャパシタの中性点ノードＮｎｔの電圧を０としている。
【０１５１】
同様に、変換器セル３２では、変換器セル３１での半導体スイッチング素子ＳＷｂ１のオン期間に対応させて、半導体スイッチング素子ＳＷｂ３がオンするとともに、変換器セル３１での半導体スイッチング素子ＳＷｂ２のオン期間に対応させて、半導体スイッチング素子ＳＷｂ４がオンする。これにより、交流電流ｉｃ（Ｘｎ）の方向がいずれであっても、交流ノードＩＮＢに、Ｖｃｐ（Ｘｎ）、または、−Ｖｃｎ（Ｘｎ）いずれの電圧も出力することができる。ただし、ここでは直列体キャパシタの中性点ノードＮｎｔの電圧を０としている。
【０１５２】
この結果、変換器セル３２によっても、変換器セル３１と同様に、３レベルの電圧を各交流ノードＩＮＡ，ＩＮＢに出力しながら単相交流電圧と直流電圧の間での電力変換を実行するとともに、電力回生、すなわち、直流端子１０２Ｐ，１０２Ｎから三相交流電源１０１への電力潮流に対応することができる。
【０１５３】
すなわち、実施の形態１に従う電力変換装置１０において、各変換器セル３０を変換器セル３２で置換しても実施の形態１で説明した効果を享受できるとともに、電力回生、すなわち、直流端子１０２Ｐ，１０２Ｎから三相交流電源１０１への電力潮流にも対応することが可能となる。
【０１５４】
さらに、３レベルＮＰＣの回路構成を有する変換器セル３２では、交流ノードＩＮＡ，ＩＮＢにおいて、力率が１以外である電圧と電流の位相が異なる場合であっても、変換器セル３２の動作は制約を受けない。このため、図５に示された制御構成において、三次高調波電流重畳部６５０を配置しなくても、変圧器２０の一次巻線を流れる電流の高調波を抑制することが可能である。
【０１５５】
なお、実施の形態１及び２では、各レグが３レベルの電圧を出力可能な変換器セルを用いて電力変換装置１０を構成する例を説明したが、各レグが２レベルの電圧を出力する変換器セルによって図１の変換器セル３０に置換する構成としても、多相の交流電源１０１と直流端子１０２Ｐ，１０２Ｎの間で、交流電力及び直流電力の電力変換を実行することが可能である。
【０１５６】
しかしながら、各レグが３レベルの電圧出力が可能な変換器セルを適用することにより、各レグが２レベルの電圧を出力する変換器セルによって構成された単相コンバータ回路と比較して、同一の耐圧を持つ半導体スイッチング素子の使用に対する、直流ノードＯＰＴＡ，ＯＰＴＢ間の直流電圧を高くすることができる。この結果、変換器セル３０〜３２に代表される、３レベルの電圧出力が可能なレグを有する変換器セルを用いることによって、同一の全電圧（直流端子１０２Ｐ，１０２Ｎ間の直流電圧）を発生するために必要な、変換器セルの直列接続数を削減することが可能となる。変換器セル数の削減は、変換器セルの交流ノードＩＮＡ，ＩＮＢと接続される変圧器２０の二次巻線数の削減と等価であるため、変圧器２０のさらなる小型化を図ることができる。
【０１５７】
また、３レベルの電圧出力が可能なレグを有する変換器セルを用いることにより、二次巻線に流れる電流の高調波を抑制することができるので、高調波に起因する変圧器２０での電力損失についても抑制することができる。なお、電力変換装置１０に適用される変換器セルの回路構成を問わず、図１５と同様に、直流端子１０２Ｐ，１０２Ｎに対してＭＭＣ７０を接続して用いることが可能である。
【０１５８】
以上で説明した複数の実施の形態について、明細書内で言及されていない組み合わせを含めて、不整合や矛盾が生じない範囲内で、各実施の形態で説明された構成を適宜組合わせることは出願当初から予定されている点についても、確認的に記載する。
【０１５９】
今回開示された各実施の形態は、適宜組合わせて実施することも予定されている。そして、今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１６０】
１０  電力変換装置、１１Ｒ，１１Ｓ，１１Ｔ  交流端子、２０  変圧器、２１  コア、３０，３０Ｒ１，３０Ｒ２，３０Ｓ１，３０Ｓ２，３０Ｔ１，３０Ｔ２，３０Ｘｎ，３１，３１Ｘｎ，３２，３２Ｘｎ  変換器セル、３０ａ，３０ｂ，３１ａ，３１ｂ，３２ａ，３２ｂ  レグ、８０  交流電動機、１０１  交流電源、１０２Ｎ，１０２Ｐ  直流端子、１０３，１０４，１３１，１３２  電圧センサ、１３３  電流センサ、４００  制御回路、４１０  センサ値通信部、４２０  駆動回路、５００〜５０２  変調部、５１０  除算部、５１２  乗算部、５１４ａ，５１４ｂ，５１５ａ，５１５ｂ，５１６ａ，５１６ｂ  信号生成部、６００  電圧制御部、６１０  全電圧制御部、６１２，６３２〜６３４  平均値演算部、６１３，６２３，６４１  偏差演算部、６１４，６３５，６３６，６３７，６４２  比例積分制御部、６１５  非干渉制御部、６１６  座標変換部、６２０  交流電流制御部、６１７，６１８，６２２  加算部、６１９，６５５  座標逆変換部、６２５  比例制御部、６２６，６４３  減算部、６３０  相間電圧バランス制御部、６３１  移動平均演算部、６３８  交流信号生成部、６３９  信号生成部、６４０  セル内電圧バランス制御部、６５０  三次高調波電流重畳部、６５１  正接逆関数演算部、６５２，６５４，６５７  乗算部、６５３  正接関数演算部、６５６  ゲイン乗算部、ＣＮ，ＣＰ  キャパシタ、ＣＷＡ，ＣＷＡ１，ＣＷＡ２，ＣＷＢ，ＣＷＢ１，ＣＷＢ２  搬送波、Ｄ１ａ〜Ｄ８ａ，Ｄ１ｂ〜Ｄ８ｂ  ダイオード、ＩＮＡ，ＩＮＢ  交流ノード（変換器セル）、Ｎｎｔ  中性点ノード（直列体キャパシタ）、ＯＰＴＡ，ＯＰＴＢ  直流ノード（変換器セル）、ＰＲＷ  一次巻線群、Ｑａ（Ｘｎ），Ｑａ１（Ｘｎ）〜Ｑａ４（Ｘｎ），Ｑｂ（Ｘｎ），Ｑｂ１（Ｘｎ）〜Ｑｂ４（Ｘｎ）  駆動制御信号、Ｒ１Ａ，Ｒ１Ｂ，Ｒ２Ａ，Ｒ２Ｂ，Ｓ１Ａ，Ｓ１Ｂ，Ｓ２Ｂ，Ｓ２Ａ，Ｔ１Ａ，Ｔ１Ｂ，Ｔ２Ａ，Ｔ２Ｂ  端子（二次巻線）、ＳＷａ，ＳＷａ１〜ＳＷａ４，ＳＷｂ，ＳＷｂ１〜ＳＷｂ４  半導体スイッチング素子、ＳＤＷ，ＳＤＷ１，ＳＤＷ２  二次巻線群、Ｖｃｎ（Ｘｎ），Ｖｃｐ（Ｘｎ）  キャパシタ電圧、Ｖｄｃ（Ｘｎ）  直流電圧（変換器セル）、Ｖｄｃ＊  電圧指令値（変換器セル）、ｉｃ＊（Ｘｎ）  交流電流指令値、ｉｃ（Ｘｎ）  交流電流（変換器セル）、ｉｃ０＊（Ｘｎ）  正弦波電流指令値、ｉｔｈｉ＊（ｎ）  三次高調波電流指令値、ｓｉｇＲ，ｓｉｇＳ，ｓｉｇＴ  交流信号、ｖａｃ（Ｘｎ）  交流電圧、ｖａｃＲＳ，ｖａｃＳＴ  線間電圧、ｖｃ＊（Ｘｎ）  交流電圧指令値。
【図１】
0006919058.tif 000002
【図２】
0006919058.tif 000003
【図３】
0006919058.tif 000004
【図４】
0006919058.tif 000005
【図５】
0006919058.tif 000006
【図６】
0006919058.tif 000007
【図７】
0006919058.tif 000008
【図８】
0006919058.tif 000009
【図９】
0006919058.tif 000010
【図１０】
0006919058.tif 000011
【図１１】
0006919058.tif 000012
【図１２】
0006919058.tif 000013
【図１３】
0006919058.tif 000014
【図１４】
0006919058.tif 000015
【図１５】
0006919058.tif 000016
【図１６】
0006919058.tif 000017
【図１７】
0006919058.tif 000018
【図１８】
0006919058.tif 000019
【図１９】
0006919058.tif 000020