(57)【特許請求の範囲】
【請求項１】
共振回路を含み、直流電源の電力を変換して出力する共振型電力変換装置を制御する方法であって、
スイッチング素子のスイッチング周波数が下記式（１）を満たす場合、
【数６】
0006919759.tif 000007
前記スイッチング素子のスイッチング周波数及び前記スイッチング素子のオン期間を示すデューティ比のうち少なくともいずれか一方を制御することで、前記スイッチング素子のオフ状態において前記共振回路の共振により前記スイッチング素子の両端電圧がゼロ電圧に到達してから、前記スイッチング素子がオンするまでの遅延時間を確保し、
前記遅延時間内に前記スイッチング素子をターンオンさせる共振型電力変換装置の制御方法。
ただし、ｆｒ１は、前記スイッチング素子のオン状態での前記共振回路の共振周波数、ｆｓは、前記スイッチング素子のスイッチング周波数を示す。
【請求項２】
請求項１記載の共振型電力変換装置の制御方法であって、
前記スイッチング周波数が下記式（２）を満たす場合、
【数７】
0006919759.tif 000008
前記デューティ比を一定にするとともに、前記スイッチング周波数を高くすることで、前記共振型電力変換装置の出力電力を減少させ、
前記スイッチング周波数が下記式（３）を満たす場合、
【数８】
0006919759.tif 000009
前記スイッチング周波数を一定にするとともに、前記デューティ比を減少させることで、前記出力電力を減少させる共振型電力変換装置の制御方法。
ただし、ｆｒ１は、前記スイッチング素子のオン状態での前記共振回路の共振周波数、ｆｒ２は、前記スイッチング素子のオフ状態での前記共振回路の共振周波数、ｆｓは、前記スイッチング素子のスイッチング周波数を示す。
【請求項３】
請求項２に記載の共振型電力変換装置の制御方法であって、
前記スイッチング素子のオフ状態での前記共振回路の共振周波数まで前記スイッチング周波数を高くしても前記遅延時間が所定の時間確保されるように、前記スイッチング素子のスイッチング周波数を制御するときのデューティ比を設定する共振型電力変換装置の制御方法。
【請求項４】
請求項１記載の共振型電力変換装置の制御方法であって、
前記スイッチング周波数が下記式（４）を満たす場合、
【数９】
0006919759.tif 000010
前記スイッチング周波数を一定にするとともに、前記デューティ比を所定値まで減少させることで、前記共振型電力変換装置の出力電力を減少させ、
前記デューティ比が前記所定値に到達した以降、前記デューティ比を前記所定値に固定するとともに、前記スイッチング周波数を高くすることで、前記出力電力を減少させる共振型電力変換装置の制御方法。
ただし、ｆｒ１は、前記スイッチング素子のオン状態での前記共振回路の共振周波数、ｆｒ２は、前記スイッチング素子のオフ状態での前記共振回路の共振周波数、ｆｓは、前記スイッチング素子のスイッチング周波数を示す。
【請求項５】
請求項１〜４の何れか一項に記載の共振型電力変換装置の制御方法であって、
前記共振型電力変換装置の出力電流値を取得し、
前記出力電流値に基づいて、前記遅延時間を確保する共振型電力変換装置の制御方法。
【請求項６】
請求項１〜４の何れか一項に記載の共振型電力変換装置の制御方法であって、
前記スイッチング素子の両端電圧の電圧値を取得し、
前記スイッチング素子の両端電圧の前記電圧値に基づいて、前記遅延時間を確保する共振型電力変換装置の制御方法。
【請求項７】
請求項１〜４の何れか一項に記載の共振型電力変換装置の制御方法であって、
前記共振回路は、前記スイッチング素子に並列接続するコンデンサを含み、
前記コンデンサの両端電圧の電圧値を取得し、
前記コンデンサの両端電圧の前記電圧値に基づいて、前記遅延時間を確保する共振型電力変換装置の制御方法。
【請求項８】
請求項１〜７の何れか一項に記載の共振型電力変換装置の制御方法であって、
前記遅延時間は、下記式（５）の範囲内の値である共振型電力変換装置の制御方法。
【数１０】
0006919759.tif 000011
ただし、Ｔｄは前記遅延時間を示し、fsは前記スイッチング素子のスイッチング周波数を示す。
【請求項９】
請求項１記載の共振型電力変換装置の制御方法であって、
前記デューティ比を固定させて前記スイッチング周波数を高くすることと、前記スイッチング周波数を固定させて前記デューティ比を減少させることを交互に繰り返すことで、前記共振型電力変換装置の出力電力を減少させる共振型電力変換装置の制御方法。
【請求項１０】
請求項１〜９の何れか一項に記載の共振型電力変換装置の制御方法であって、
前記共振回路は、前記スイッチング素子に直列接続するコンデンサ及びインダクタンスと、前記スイッチング素子に並列接続するコンデンサを含む共振型電力変換装置の制御方法。
【請求項１１】
直流電源に並列接続するスイッチング素子と、
前記スイッチング素子と接続する共振回路と、
前記スイッチング素子を制御するコントローラと、を備え、
前記コントローラは、
前記スイッチング素子のスイッチング周波数が下記式（６）を満たす場合、
【数１１】
0006919759.tif 000012
前記スイッチング素子のスイッチング周波数及び前記スイッチング素子のオン期間を示すデューティ比のうち少なくともいずれか一方を制御することで、前記スイッチング素子のオフ状態において前記共振回路の共振により前記スイッチング素子の両端電圧がゼロ電圧に到達してから、前記スイッチング素子がオンするまでの遅延時間を確保し、
前記遅延時間内に前記スイッチング素子をターンオンさせる共振型電力変換装置。
ただし、ｆｒ１は、前記スイッチング素子のオン状態での前記共振回路の共振周波数、ｆｓは、前記スイッチング素子のスイッチング周波数を示す。
【請求項１２】
請求項１１記載の共振型電力変換装置と、
前記共振型電力変換装置の出力電力を整流する整流器と、を備えるＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共振型電力変換装置の制御方法、共振型電力変換装置、及びＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
決定された制御量に基づいて、直列共振回路の共振周波数よりも低い周波数で半導体スイッチング素子を周波数変調制御する周波数変調制御手段と、共振周波数で半導体スイッチング素子をパルス幅変調制御又は位相変調制御することにより固定周波数制御する固定周波数制御手段と、周波数変調制御手段及び固定周波数制御手段の出力に基づいて半導体スイッチング素子の駆動パルスを生成するパルス分配手段と、を備えた共振形ＤＣ−ＤＣコンバータの制御装置が知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開ＷＯ２０１３／１１４７５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来技術では、スイッチング素子のスイッチング周波数を高くして出力電力を低減させた場合、ソフトスイッチングの動作をさせることができず、スイッチング損失が増大する、という問題がある。【０００５】
本発明が解決しようとする課題は、ソフトスイッチング可能なスイッチング周波数の範囲を拡げることで、共振型電力変換装置の高効率化が可能な共振型電力変換装置の制御方法、共振型電力変換装置及びＤＣ−ＤＣコンバータを提供することである。
【課題を解決するための手段】
【０００６】
本発明は、スイッチング素子のスイッチング周波数及びスイッチング素子のオン期間を示すデューティ比のうち少なくともいずれか一方を制御することで、スイッチング素子のオフ状態において共振回路の共振によりスイッチング素子の両端電圧がゼロ電圧に到達してから、スイッチング素子がオンするまでの遅延時間を確保し、遅延時間内にスイッチング素子をターンオンさせることで、上記課題を解決する。
【発明の効果】
【０００７】
本発明によれば、共振型電力変換装置の高効率化を図ることができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１実施形態に係る共振型電力変換装置を備える電力変換システムの構成図である。
【図２】図２は、コントローラが出力する制御信号の一例である。
【図３】図３は、参考例に係るＤＣ−ＤＣコンバータの出力電流とスイッチング素子の周波数との関係の一例である。
【図４】図４は、参考例でのスイッチング周波数とソフトスイッチングの関係の一例である。
【図５】図５は、遅延時間とスイッチング素子への印加電圧との関係の一例である。
【図６】図６は、第２実施形態に係るＤＣ−ＤＣコンバータの制御方法の一例である。
【図７】図７は、第２実施形態に係るＤＣ−ＤＣコンバータの出力電力とスイッチング素子への印加電圧の関係の一例である。
【図８】図８は、第３実施形態に係るＤＣ−ＤＣコンバータの制御方法の一例である。
【図９】図９は、第４実施形態に係るＤＣ−ＤＣコンバータの制御方法の一例である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態を図面に基づいて説明する。
【００１０】
≪第１実施形態≫
図１は、第１実施形態に係る共振型電力変換装置を備える電力変換システムの構成を示す図である。第１実施形態に係る電力変換システム１０は、モータを駆動源として走行することが可能なハイブリッド車両や、モータを駆動源として走行する電気自動車等で利用される。なお、電力変換システム１０が利用される場面は特に限定されない。
【００１１】
図１に示すように、電力変換システム１０は、入力電圧源１の直流電力がＤＣ−ＤＣコンバータにて変換されて負荷４へ供給されるシステムである。ＤＣ−ＤＣコンバータは、インバータ２及び整流器３から構成され、負荷４への電力の供給状態に応じて出力電力の制御を行う。
【００１２】
入力電圧源１は、直流電力を生成して出力する。例えば、入力電圧源１は、商用電源から入力される交流電圧（例えば、２００Ｖ）を整流回路（不図示）によって整流し、平滑回路（不図示）によって平滑することで、直流電圧に変換する。そして、ＤＣ−ＤＣコンバータ（不図示）によって、所定の目標電圧の直流電圧に変換する。なお、入力電圧源１の構成は限定されず、所定の直流電圧を出力するものであればよい。
【００１３】
インバータ２は、入力電圧源１から入力される直流電圧を交流電圧に変換する。インバータ２は、入力コイルＬｃと、スイッチング素子Ｓと、シャントキャパシタＣｓと、コイルＬ０及びコンデンサＣ０の直列共振回路とを備えており、いわゆるＥ級インバータである。
【００１４】
入力コイルＬｃは、入力電圧源１の高電位側の出力端子とスイッチング素子Ｓとの間に直列接続されている。具体的には、入力コイルＬｃの一端は入力電圧源１と接続し、入力コイルＬｃの他端はスイッチング素子Ｓと接続している。入力電圧源１が一定の直流電圧を出力することにより、入力コイルＬｃは、スイッチング素子Ｓに一定の直流電流を供給する。入力コイルＬｃは、いわゆるチョークコイルである。
【００１５】
スイッチング素子Ｓは、コントローラ５から入力される制御信号に応じて、オン状態とオフ状態を切り替える。本実施形態では、スイッチング素子ＳをＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)として説明するが、スイッチング素子Ｓは特に限定されるものではない。スイッチング素子Ｓとしては、例えば、電流での制御が可能なバイポーラトランジスタ、電圧での制御が可能なＩＧＢＴ（Insulated Gate Bipolar Transistor）等であってもよい。スイッチング素子Ｓのドレイン端子は、入力コイルＬｃの他端と接続されている。スイッチング素子Ｓのソース端子は、入力電圧源１の低電位側の出力端子に接続されている。スイッチング素子Ｓのゲート端子には、コントローラ５から制御信号が入力される。制御信号は、所定の周波数でハイレベルとローレベルを繰り返すパルス信号である。所定の周波数は、スイッチング素子Ｓをスイッチングさせる周波数であり、以降では、スイッチング周波数ｆｓと称する。制御信号がローレベルのときに、スイッチング素子Ｓはオフ状態になり、制御信号がハイレベルのときに、スイッチング素子Ｓはオン状態になる。
【００１６】
なお、スイッチング素子Ｓの内部にダイオードの動作をする機能がない場合、スイッチング素子Ｓに並列接続するダイオードを設けてもよい。例えば、ダイオードのアノード端子をスイッチング素子Ｓのソース端子に接続し、ダイオードのカソード端子はスイッチング素子Ｓのドレイン端子に接続する構成にしてもよい。このようなダイオードを設けることで、スイッチング素子Ｓのスイッチングに伴い発生する逆起電力からスイッチング素子Ｓを保護することができる。
【００１７】
シャントキャパシタＣｓは、スイッチング素子Ｓに並列接続されており、スイッチング素子Ｓがオフ状態のときに電流が流れ込み、電気エネルギーを蓄積するコンデンサである。そして、シャントキャパシタＣｓの両端電圧がピークになった後は放電を行ない、電気エネルギーを放出する。シャントキャパシタＣｓの両端電圧がゼロ電圧になったタイミングで、スイッチング素子Ｓがオフ状態からオン状態に切り替わる。コントローラ５によるスイッチング素子Ｓの制御については後述する。
【００１８】
コイルＬ０及びコンデンサＣ０は、共振周波数がスイッチング周波数ｆｓと一致するように設計される直列共振回路である。コイルＬ０の一端は、スイッチング素子Ｓのドレイン端子及び入力コイルＬｃの他端と接続されている。コイルＬ０の他端は、コンデンサＣ０の一端と接続されている。コンデンサＣ０の他端は、後述する整流器３と接続されている。以降では、説明の便宜上、コイルＬ０及びコンデンサＣ０の直列共振回路を、共振回路と称して説明する。共振回路の共振特性により、インバータ２の出力電圧は共振周波数（スイッチング周波数ｆｓ）の正弦波状になる。
【００１９】
整流器３は、インバータ２の出力側に設けられており、インバータ２から出力される交流電圧を直流電圧に変換する。整流器３は、ダイオードＤと、シャントキャパシタＣｄと、コイルＬｆと、コンデンサＣｆとを備えており、いわゆるＥ級整流器である。
【００２０】
ダイオードＤは、スイッチング素子として機能するダイオードである。ダイオードＤのアノード端子は、コンデンサＣ０の他端と接続されており、ダイオードＤのカソード端子は、入力電圧源１の低電位側の出力端子と接続されている。
【００２１】
シャントキャパシタＣｄは、ダイオードＤに並列接続されている。
【００２２】
コイルＬｆ及びコンデンサＣｆは、ローパスフィルタを構成している。コイルＬｆの一端は、コンデンサＣ０の他端と、ダイオードＤのアノード端子と、シャントキャパシタＣｄの一端に接続されている。コンデンサＣｆは、シャントキャパシタＣｄと並列接続されている。コンデンサＣｆの一端は、コイルＬｆの他端と接続されており、コンデンサＣｆの他端は、入力電圧源１の低電位側の出力端子と接続されている。ダイオードＤが半整流動作をし、整流された電圧がローパスフィルタにより直流電圧に変換される。
【００２３】
負荷４には、ＤＣ−ＤＣコンバータにて変換された入力電圧源１の直流電圧が入力される。負荷４としては、例えば、二次電池等で構成されるバッテリが挙げられる。本実施形態では、負荷４をバッテリとして説明する。なお、負荷４はバッテリに限定されるものではなく、入力電圧源１からの直流電力を蓄積するものや、当該直流電力で駆動可能なものであればよい。
【００２４】
コントローラ５は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）を備えるマイクロコンピュータやＦＰＧＡ（Field-Programmable Gate Array）で構成される。
【００２５】
コントローラ５は、ＤＣ−ＤＣコンバータの出力電力を制御する。具体的には、コントローラ５は、スイッチング素子Ｓをオン及びオフさせるための制御信号を生成して、スイッチング素子Ｓのゲート端子に対して出力する。例えば、コントローラ５は、基準クロックに基づいて、スイッチング周波数ｆｓのパルス信号を生成し、当該パルス信号をドライブ回路（不図示）にてスイッチング素子Ｓが駆動可能なレベルに増幅して、制御信号としてスイッチング素子Ｓのゲート端子に出力する。これにより、スイッチング素子Ｓは、ターンオン又はターンオフする。なお、ターンオンとは、スイッチング素子Ｓがオフ状態からオン状態に切り替わる動作であり、ターンオフとは、スイッチング素子Ｓがオン状態からオフ状態に切り替わる動作である。
【００２６】
また、コントローラ５には、ＤＣ−ＤＣコンバータの出力電流を検出する電流センサ（不図示）から、検出値が入力される。コントローラ５は、出力電流値に基づくフィードバック制御を行う。例えば、コントローラ５は、出力電流値に基づいて、制御信号の周波数及びデューティ比を変更したり、又は調整したりする。これにより、スイッチング素子Ｓのスイッチング周波数ｆｓ及びデューティ比が変更され、ＤＣ−ＤＣコンバータの出力電力を制御することができる。なお、デューティ比とは、スイッチング素子Ｓのオン期間及びオフ期間を単位周期とした際に、単位周期に対するオン期間の割合を示す値である。
【００２７】
また、コントローラ５は、スイッチング素子Ｓのドレイン端子及びソース端子間にかかる電圧がゼロ電圧の状態にて、スイッチング素子Ｓをターンオンさせるように制御信号を生成する。一般的には、スイッチング素子Ｓには、内部構造に起因してドレイン端子及びソース端子間にオン抵抗が存在する。このため、例えば、所定の電圧がスイッチング素子の両端子間にかかった状態で、スイッチング素子がオフ状態からオン状態に切り替わると、スイッチング素子の両端子間の電圧とオン抵抗に基づく消費電力が発生し、インバータの電力変換効率を低下させる（スイッチング損失ともいう）。
【００２８】
本実施形態のように、コイルＬ０及びコンデンサＣ０で構成される共振回路を備えるインバータ２では、共振回路の共振特性により、スイッチング素子Ｓのドレイン端子及びソース端子の間にかかる電圧は、経時的に変化する正弦波状の電圧になる。このため、例えば、ドレイン端子及びソース端子間の電圧がゼロ電圧の状態で、スイッチング素子Ｓがターンオンすると、スイッチング素子Ｓで発生する消費電力は大幅に低減され、インバータ２の電力変換効率を向上させることができる。以降の説明では、説明の便宜上、このようなスイッチング素子Ｓの動作を、ＺＶＳ（Zero Voltage Switching)、ゼロ電圧スイッチング、又はソフトスイッチングと称する。なお、ＺＶＳ等の動作には、ドレイン端子及びソース端子間の電圧がゼロ電圧の状態にて、スイッチング素子Ｓがターンオフする動作も含まれる。
【００２９】
また、コントローラ５は、スイッチング素子Ｓをソフトスイッチングさせるにあたり、スイッチング素子Ｓをオンさせるタイミングを制御する。具体的には、図２に示すように、コントローラ５は、正弦波状の電圧によりドレイン端子及びソース端子間の電圧がゼロ電圧に到達してから、スイッチング素子Ｓが所定の遅延時間Ｔｄ（Ｔｄ＞０）だけ遅れてオンするような制御信号を生成する。スイッチング素子Ｓがオンするタイミングでは、スイッチング素子Ｓの両端電圧はゼロ電圧を維持している。なお、図２は、コントローラ５が出力する制御信号の一例である。図２（Ａ）は、コントローラ５がスイッチング素子Ｓのゲート端子に対して出力する制御信号を示し、図２（Ｂ）は、スイッチング素子Ｓのドレイン端子及びソース端子間の電圧Ｖｄｓを示す。
【００３０】
遅延時間Ｔｄの制御方法としては、制御信号の周波数を変更する方法、制御信号のデューティ比を変更する方法、又はこれらの方法の組み合わせが挙げられる。例えば、電流センサからの検出値に応じて予め定められたＴｄをＲＯＭ又はＲＡＭに記憶させておくことで、コントローラ５は、出力電流値に応じた遅延時間Ｔｄを読み出し、周波数の変更やデューティ比の変更を行う。例えば、制御信号のデューティ比を小さくすると、オン期間が減少する分、オフ期間が増大するため、スイッチング素子Ｓのオフからオンに切り替わるタイミングを遅延させることができ、遅延時間Ｔｄを増加させることができる。反対に、制御信号のデューティ比を大きくすることで、スイッチング素子Ｓのオフからオンに切り替わるタイミングを早くすることができ、遅延時間Ｔｄを減少させることができる。
【００３１】
また、本実施形態では、コントローラ５は、所定のスイッチング周波数ｆｓの範囲において、遅延時間Ｔｄを確保する。具体的には、コントローラ５は、スイッチング周波数ｆｓが直列共振周波数ｆｒ１よりも高い周波数の範囲において（ｆｓ＞ｆｒ１）、遅延時間Ｔｄを確保する。直列共振周波数ｆｒ１とは、スイッチング素子Ｓのオン状態におけるコイルＬ０及びコンデンサＣ０の共振回路の共振周波数であり、下記式（１）で示される。
【００３２】
【数１】
0006919759.tif 000002
ただし、ｆｒ１は直列共振周波数ｆｒ１の値を示し、Ｌ０はコイルＬ０のインダクタンスの値を示し、Ｃ０はコンデンサＣ０の容量の値を示す。
【００３３】
ここで、参考例を挙げ、図３及び図４を参照しながら、ＤＣ−ＤＣコンバータの出力電力の制御方法と、ソフトスイッチングとの関係について説明する。図３は、参考例に係るＤＣ−ＤＣコンバータの出力電流とスイッチング素子の周波数との関係の一例である。図３は、負荷（本実施形態では負荷４に相当）としてバッテリを用いた例であり、ＳＯＣの状態ごとの特性を示している。なお、ＳＯＣの状態は、ＳＯＣの値の大きさに応じた三段階で示す（高ＳＯＣ、中ＳＯＣ、低ＳＯＣ）。参考例に係るＤＣ−ＤＣコンバータは、本実施形態に係るＤＣ−ＤＣコンバータと比べて、コントローラが遅延時間Ｔｄを確保する機能を有しない点以外は、同様の構成を有しているものとする。
【００３４】
図３に示すように、一般的に、Ｅ級インバータを用いたＤＣ−ＤＣコンバータにおいて、出力電力は、スイッチング周波数を制御することで制御される。例えば、最大出力電流でバッテリを充電する場合（重負荷時）、参考例のコントローラは、スイッチング周波数ｆｓが周波数ｆ１となるような制御信号を生成する。一方、例えば、負荷であるバッテリの充電が満充電に近付き、出力電流を最大出力電流から低減させる場合（軽負荷時）、参考例のコントローラは、制御信号の周波数を周波数ｆ１よりも高くする。例えば、参考例のコントローラは、スイッチング周波数ｆｓが周波数ｆ２（＞周波数ｆ１）となるような制御信号を生成する。
【００３５】
図４は、図３に対応した図であり、参考例でのスイッチング周波数ｆｓとソフトスイッチングの関係の一例である。図４（Ａ）は、図３に示された周波数ｆ１での参考例のスイッチング素子の動作を示し、図４（Ｂ）は、図３に示された周波数ｆ２での参考例のスイッチング素子の動作を示す。図４（Ａ）及び図４（Ｂ）のうち（ａ）〜（ｃ）は、参考例のスイッチング素子の状態を示している。（ａ）はゲート電圧Ｖｇａｔｅを示し、（ｂ）はドレイン端子及びソース端子間の電圧Ｖｄｓを示し、（ｃ）はドレイン電流Ｉｄを示している。
【００３６】
重負荷時では、参考例のコントローラは、図３（Ａ）に示された周波数ｆ１に対応する制御信号を生成して、スイッチング素子へ出力する。この場合、図４（Ａ）に示すように、電圧Ｖｄｓがゼロ電圧に到達した後、ゲート電圧Ｖｇａｔｅが立ち上がる。ゲート電圧Ｖｇａｔｅの立ち上がりに際してドレイン電流Ｉｄは流れず、参考例のスイッチング素子はソフトスイッチングの動作を行う。
【００３７】
一方、軽負荷時では、参考例のコントローラは、出力電流を低減させるために、図３（Ｂ）に示す周波数ｆ２の制御信号を生成して、スイッチング素子へ出力する。制御信号の周波数が周波数ｆ１よりも高くなると、スイッチング素子がオフからオンに切り替わるタイミングは、周波数ｆ１の時のタイミングと比べて早くなる。この場合、図４（Ｂ）に示すように、電圧Ｖｄｓがゼロ電圧に到達する前に、言い換えると、シャントキャパシタＣｓに蓄積された電荷が放電し終わる前に、ゲート電圧Ｖｇａｔｅが立ち上がる。ゲート電圧Ｖｇａｔｅの立ち上がりとともにドレイン電流Ｉｄが流れ、参考例のスイッチング素子はソフトスイッチングの動作を行えない。これは、参考例のコントローラでは、遅延時間Ｔｄを確保せず、出力電流を低減させるために単に制御信号の周波数を高くしたためである。
【００３８】
このように、参考例のコントローラでは、遅延時間Ｔｄを確保しないため、限られたスイッチング周波数ｆｓの範囲でしかスイッチング素子にソフトスイッチングの動作をさせることができず、電力変換効率を向上させることができない。
【００３９】
これに対して、本実施形態のコントローラは、上述したとおり、所定のスイッチング周波数ｆｓの範囲において（ｆｓ＞ｆｒ１）、遅延時間Ｔｄを確保する。これにより、参考例のＤＣ−ＤＣコンバータに比べて、広範なスイッチング周波数ｆｓの範囲でスイッチング素子Ｓにソフトスイッチングの動作をさせることができ、その結果、電力変換効率を向上させることができる。
【００４０】
次に、図５を参照しながら、遅延時間Ｔｄとスイッチング素子への印加電圧との関係について説明する。図５は、遅延時間Ｔｄとスイッチング素子Ｓへの印加電圧との関係を示す一例である。図５（Ａ）は、遅延時間Ｔｄがゼロよりも大きい場合でのスイッチング素子の動作を示し（Ｔｄ＞０）、図５（Ｂ）は、遅延時間Ｔｄがゼロ付近でのスイッチング素子の動作を示す（Ｔｄ≒０）。図５（Ａ）（Ｂ）のうち（ａ）〜（ｃ）は、スイッチング素子の状態を示している。（ａ）はゲート電圧Ｖｇａｔｅを示し、（ｂ）はドレイン端子及びソース端子間の電圧Ｖｄｓを示し、（ｃ）はドレイン電流Ｉｄを示している。なお、図５（Ａ）（Ｂ）では、それぞれのＤＣ−ＤＣコンバータは、同一の出力電力は出力しているものとする。
【００４１】
図５（Ｂ）に示すスイッチング素子Ｓの動作をさせるものとして、例えば、スイッチング周波数及びデューティ比を導出し、スイッチング素子をソフトスイッチングさせるとともに、定電圧制御するＥ２級ＤＣ−ＤＣコンバータの制御が知られている（非特許文献１：電子情報通信学会非線形問題研究会、vol.114, no.414, pp.143-146, Jan.2015）。非特許文献１記載のＤＣ−ＤＣコンバータの制御では、遅延時間Ｔｄを確保しないため、スイッチング素子は、図５（Ｂ）に示すような動作を行う。
【００４２】
電圧Ｖｄｓについて、図５（Ａ）と図５（Ｂ）を比較すると、遅延時間Ｔｄがゼロ付近の場合、図５（Ｂ）に示すように、電圧Ｖｄｓの最大の電圧値は電圧Ｖ２となる。これに対して、遅延時間Ｔｄがゼロよりも大きい場合、図５（Ａ）に示すように、電圧Ｖｄｓの最大の電圧値は電圧Ｖ２よりも低い電圧Ｖ１になる（Ｖ１＜Ｖ２）。つまり、遅延時間Ｔｄをゼロよりも大きい値に確保することで、スイッチング素子Ｓのドレイン端子及びソース端子間の電圧Ｖｄｓ（スイッチング素子Ｓへの印加電圧ともいう。）を抑制することができる。これは、遅延時間Ｔｄをゼロよりも大きくすることで、スイッチング素子Ｓのオン期間が減少し、シャントキャパシタＣｓへ蓄積される電荷量が減少するためである。なお、本実施形態では、コントローラ５は、負荷４やその他回路設計に応じて、遅延時間を下記式（２）で示す範囲にて設定する。
【数２】
0006919759.tif 000003
ただし、Ｔｄは遅延時間Ｔｄの値を示し、fsはスイッチング素子Ｓのスイッチング周波数の値を示す。
【００４３】
以上のように、本実施形態では、スイッチング周波数と、スイッチング素子Ｓのデューティ比の少なくともいずれか一方を制御することで、遅延時間Ｔｄを確保し、遅延時間Ｔｄ内でスイッチング素子Ｓをターンオンさせる。これにより、ソフトスイッチング可能なスイッチング周波数ｆｓの範囲を拡げることができるため、ＤＣ−ＤＣコンバータの電力変換効率を向上させることができる。また、スイッチング素子Ｓへの印加電圧を抑制することができるため、スイッチング素子Ｓを選択する際に耐圧の低いものも選択対象に含めることができ、ＤＣ−ＤＣコンバータの低コスト化を図ることができる。
【００４４】
また、本実施形態では、スイッチング周波数ｆｓが共振回路の直列共振周波数ｆｒ１よりも高い周波数の場合、スイッチング周波数と、スイッチング素子Ｓのデューティ比の少なくともいずれか一方を制御することで、遅延時間Ｔｄを確保する。これにより、ＤＣ−ＤＣコンバータの出力電力を低減させるために、スイッチング周波数ｆｓを高くしても、スイッチング素子Ｓへの印加電圧を抑制しつつ、スイッチング素子Ｓにソフトスイッチングの動作をさせることができる。その結果として、ＤＣ−ＤＣコンバータの低コスト化及び高効率化を図ることができる。
【００４５】
さらに、本実施形態では、ＤＣ−ＤＣコンバータの出力電流を検出する電流センサから検出値を取得し、出力電流値に基づいて遅延時間Ｔｄを確保する。これにより、スイッチング素子Ｓのドレイン電流を検出するための高精度な電流センサをスイッチング素子Ｓの周辺に設ける必要なく、ＤＣ−ＤＣコンバータの低コスト化を図ることができる。
【００４６】
≪第２実施形態≫
次に、第２実施形態に係るＤＣ−ＤＣコンバータの制御方法について説明する。本実施形態に係る電力変換システムでは、コントローラ１５が有するＤＣ−ＤＣコンバータの制御方法が上述した実施形態と異なる点以外については、上述の実施形態に係るＤＣ−ＤＣコンバータと同様の構成を有しているため、上述の実施形態で用いた説明を援用する。
【００４７】
図６を参照しながら、ＤＣ−ＤＣコンバータの出力電力を低減させる場合のコントローラ１５による制御方法について説明する。図６は、第２実施形態に係るＤＣ−ＤＣコンバータの制御方法の一例である。コントローラ１５は、図６（ａ）に示すように、スイッチング周波数ｆｓが下記式（３）を満たす場合、スイッチング周波数ｆｓを制御することで、遅延時間Ｔｄを所定の値以上確保しながら、ＤＣ−ＤＣコンバータの出力電力を低減させる。
【００４８】
【数３】
0006919759.tif 000004
ただし、fsはスイッチング素子Ｓのスイッチング周波数の値を示し、ｆｒ１は直列共振周波数ｆｒ１の値を示し（上記式（１）参照）、ｆｒ２は並列共振周波数ｆｒ２の周波数の値を示す。
【００４９】
なお、並列共振周波数ｆｒ２とは、スイッチング素子Ｓのオフ状態におけるコイルＬ０、コンデンサＣ０、及びシャントキャパシタＣｓの共振回路の共振周波数であり、下記式（４）で示される。
【００５０】
【数４】
0006919759.tif 000005
ただし、ｆｒ２は並列共振周波数ｆｒ２の値を示し、Ｌ０はコイルＬ０のインダクタンスの値を示し、Ｃ０はコンデンサＣ０の容量の値を示し、ＣｓはシャントキャパシタＣｓの容量の値を示す。
【００５１】
次に、具体的な制御方法について、図６（ｂ）及び図６（ｃ）を参照しながら説明する。図６（ｂ）は、遅延時間Ｔｄとスイッチング周波数ｆｓの関係の一例であり、図６（ｃ）は、ＤＣ−ＤＣコンバータの出力電力とスイッチング周波数ｆｓの関係の一例である。
【００５２】
図６（ｂ）に示すように、スイッチング周波数ｆｓが直列共振周波数ｆｒ１よりも高く、かつ、並列共振周波数ｆｒ２よりも低い場合、コントローラ１５は、デューティ比を所定の値に固定するとともに（例えば、デューティ比＝ＤＵ１）、スイッチング周波数ｆｓを段階的に高くすることで、ＤＣ−ＤＣコンバータの出力電力を段階的に低減させる。
【００５３】
例えば、まず、コントローラ１５は、スイッチング周波数ｆｓを並列共振周波数ｆｒ２まで高くしても遅延時間Ｔｄが所定の時間確保されるように、制御を開始する際のデューティ比を設定する（例えば、ＤＵ１）。コントローラ１５は、例えば、スイッチング周波数ｆｓが並列共振周波数ｆｒ２の場合にソフトスイッチング可能な遅延時間Ｔｄを推定する。コントローラ１５は、推定結果に基づいて、制御を開始する際の遅延時間Ｔｄを算出することで、制御を開始する際のデューティ比を設定することができる。そして、コントローラ１５は、ＤＣ−ＤＣコンバータの出力電力を低減させる必要がある場合、デューティ比をＤＵ１に固定するとともに、出力電流値に基づいて、制御信号の周波数を、一定の周期単位で段階的に高くすることで、スイッチング周波数ｆｓを直列共振周波数ｆｒ１から並列共振周波数ｆｒ２まで高くする。図６（ｂ）では、スイッチング周波数ｆｓを直列共振周波数ｆｒ１から並列共振周波数ｆｒ２まで高くすると、スイッチング周波数ｆｓに応じて、遅延時間Ｔｄが時間Ｔ１から時間Ｔ２（＜Ｔ１）まで減少することを示している。なお、時間Ｔ１及び時間Ｔ２は上記式（２）を満たす値とする。また、周波数を高くするための一定の周期（図６（ｂ）に示す傾きに相当）は、出力電流値に基づいて適宜設定されるが好ましい。
【００５４】
また、スイッチング周波数ｆｓを高くすると、図６（ｃ）に示すように、ＤＣ−ＤＣコンバータの出力電流が低減されるため、出力電力が低減される。図６（ｃ）では、スイッチング周波数ｆｓを直列共振周波数ｆｒ１から並列共振周波数ｆｒ２まで高くすると、スイッチング周波数ｆｓに応じて、出力電力が電力Ｗ１から電力Ｗ２（＜Ｗ１）まで減少することを示している。
【００５５】
次に、スイッチング周波数ｆｓが並列共振周波数ｆｒ２に到達した以降のコントローラ１５によるＤＣ−ＤＣコンバータの制御方法について説明する。
【００５６】
図６（ａ）に示すように、コントローラ１５は、制御信号の周波数を段階的に高くしていった結果、スイッチング周波数ｆｓが下記式（５）を満たす場合、デューティ比を制御する。コントローラ１５は、遅延時間Ｔｄを所定の値以上確保しながら、ＤＣ−ＤＣコンバータの出力電力を低減させる。
【００５７】
【数５】
0006919759.tif 000006
ただし、fsはスイッチング素子Ｓのスイッチング周波数の値を示し、ｆｒ２は並列共振周波数ｆｒ２の周波数の値を示す（上記式（４）を参照）。
【００５８】
具体的な制御方法について、図６（ｄ）及び図６（ｅ）を参照しながら説明する。図６（ｄ）は、遅延時間Ｔｄとデューティ比の関係の一例であり、図６（ｅ）は、ＤＣ−ＤＣコンバータの出力電力とデューティ比の関係の一例である。
【００５９】
スイッチング周波数ｆｓが並列共振周波数ｆｒ２付近に到達すると、図６（ｄ）に示すように、コントローラ１５は、スイッチング周波数ｆｓを所定の周波数の値に固定するとともに（例えば、スイッチング周波数ｆｓ≒ｆｒ２）、デューティ比を段階的に減少させることで、ＤＣ−ＤＣコンバータの出力電力をさらに低減させる。図６（ｄ）では、デューティ比をＤＵ１からＤＵ２まで減少させると、デューティ比に応じて、遅延時間Ｔｄが時間Ｔ２から時間Ｔ３（＞Ｔ２）まで増加することを示している。なお、時間Ｔ３は上記式（２）を満たす値とする。また、デューティ比を減少させる割合（図６（ｄ）に示す傾きに相当）は、出力電流値に基づいて適宜設定されるが好ましい。
【００６０】
また、デューティ比を減少させると、図６（ｅ）に示すように、ＤＣ−ＤＣコンバータの出力電流が低減されるため、出力電力が低減される。これは、デューティ比の減少に伴い、スイッチング素子Ｓのオン期間が減少するため、シャントキャパシタＣｓに蓄積される電荷が減少するためである。図６（ｅ）では、デューティ比をＤＵ１からＤＵ２まで減少させると、デューティ比に応じて、出力電力が電力Ｗ２から電力Ｗ３（＜Ｗ２）まで減少することを示している。
【００６１】
以上のように、本実施形態では、スイッチング周波数ｆｓが上記式（３）を満たす場合、デューティ比を所定の値に固定するとともに、スイッチング周波数ｆｓを高くすることで、ＤＣ−ＤＣコンバータの出力電力を低減させる。そして、スイッチング周波数ｆｓが上記式（５）を満たすまで高くなると、スイッチング周波数ｆｓを並列共振周波数ｆｒ２付近の値に固定するとともに、デューティ比を減少させることで、ＤＣ−ＤＣコンバータの出力電力を低減させる。これにより、図７に示すように、ＤＣ−ＤＣコンバータの出力電力を低減させた場合であっても、参考例のＤＣ−ＤＣコンバータに比べて、スイッチング素子Ｓにかかる印加電圧を抑制させることができる。なお、図７は、第２に実施形態に係るＤＣ−ＤＣコンバータの出力電力とスイッチング素子Ｓへの印加電圧との関係の一例である。図７では、参考例として、遅延時間Ｔｄを確保しないＤＣ−ＤＣコンバータでの出力電力とスイッチング素子Ｓへの印加電圧との関係を点線で示している。
【００６２】
また、本実施形態では、スイッチング周波数ｆｓが並列共振周波数ｆｒ２まで高くしても遅延時間Ｔｄが所定の時間確保されるように、スイッチング周波数ｆｓの制御を開始する際のデューティ比を設定する。これにより、スイッチング周波数ｆｓが並列共振周波数ｆｒ２に到達するまでの周波数の範囲において、不要に遅延時間Ｔｄを確保するために、デューティ比の制御を行うことを防ぐことができる。また広範なスイッチング周波数ｆｓの範囲において、スイッチング素子Ｓにソフトスイッチングの動作をさせることができるとともに、スイッチング素子Ｓへの印加電圧を抑制することができる。
【００６３】
≪第３実施形態≫
次に、第３実施形態に係るＤＣ−ＤＣコンバータの制御方法について説明する。本実施形態に係るコントローラ２５が有するＤＣ−ＤＣコンバータの制御方法が上述した実施形態と異なる点以外については、上述の実施形態に係るＤＣ−ＤＣコンバータと同様の構成を有しているため、上述の実施形態で用いた説明を援用する。
【００６４】
図８を参照しながら、ＤＣ−ＤＣコンバータの出力電力を低減させる場合のコントローラ２５によるＤＣ−ＤＣコンバータの制御方法について説明する。図８は、第３実施形態に係るＤＣ−ＤＣコンバータの制御方法の一例である。本実施形態では、第２実施形態で説明した制御の順序とは逆の制御の順序にて、ＤＣ−ＤＣコンバータの出力電力を低減させる。すなわち、本実施形態では、まず、デューティ比を制御しながら出力電力を低減させ、その後、周波数を制御しながら出力電力を低減させる。
【００６５】
コントローラ２５は、図８（ａ）に示すように、スイッチング周波数ｆｓが上記式（３）を満たす場合、遅延時間Ｔｄを確保しながら、ＤＣ−ＤＣコンバータの出力電力を低減させる。
【００６６】
次に、具体的な制御方法について、図８（ｂ）及び図８（ｃ）を参照しながら説明する。図８（ｂ）は、遅延時間Ｔｄとデューティ比の関係の一例であり、図８（ｅ）は、ＤＣ−ＤＣコンバータの出力電力とデューティ比の関係の一例である。
【００６７】
図８（ｂ）に示すように、スイッチング周波数ｆｓが直列共振周波数ｆｒ１よりも高く、かつ、並列共振周波数ｆｒ２よりも低い場合、コントローラ２５は、スイッチング周波数を所定の周波数の値に固定するとともに（例えば、スイッチング周波数ｆｓ≒ｆｒ１）、デューティ比を段階的に減少させることで、ＤＣ−ＤＣコンバータの出力電力を段階的に低減させる。図８（ｂ）では、デューティ比をＤＵ１からＤＵ２まで減少させると、デューティ比に応じて、遅延時間Ｔｄが時間Ｔ１から時間Ｔ２（＞Ｔ１）まで増加することを示している。なお、時間Ｔ１及び時間Ｔ２は上記式（２）を満たす値とする。また、デューティ比を減少させる割合（図８（ｂ）に示す傾きに相当）は、出力電流値に基づいて適宜設定されるが好ましい。
【００６８】
また、デューティ比を減少させると、図８（ｃ）に示すように、ＤＣ−ＤＣコンバータの出力電流が低減されるため、出力電力が低減される。図８（ｃ）では、デューティ比をデューティ比ＤＵ１からＤＵ２まで減少させると、デューティ比に応じて、出力電力が電力Ｗ１から電力Ｗ２（＜Ｗ１）まで減少することを示している。
【００６９】
次に、デューティ比が所定の値に到達した以降のコントローラ２５によるＤＣ−ＤＣコンバータの制御方法について説明する。
【００７０】
デューティ比が所定の値に到達すると、図８（ｄ）に示すように、コントローラ２５は、デューティ比を所定の値に固定するとともに（例えば、デューティ比ＤＵ２）、スイッチング周波数ｆｓを段階的に高くすることで、ＤＣ−ＤＣコンバータの出力電力をさらに低減させる。図８（ｄ）では、スイッチング周波数ｆｓを周波数ｆｓｔａｒｔから並列共振周波数ｆｒ２まで高くすると、スイッチング周波数ｆｓに応じて、出力電力が電力Ｗ２から電力Ｗ３（＜Ｗ２）まで減少することを示している。なお、周波数ｆｓｔａｒｔは、周波数制御を開始するに際に再設定された周波数を示している。この周波数ｆｓｔａｒｔは、デューティ比制御を終了した際のＤＣ−ＤＣコンバータの出力電力と、周波数制御を開始する際の当該出力電力を同じ電力にするための周波数である。
【００７１】
また、スイッチング周波数ｆｓを高くすると、図８（ｅ）に示すように、ＤＣ−ＤＣコンバータの出力電流が低減されるため、出力電力が低減される。図８（ｅ）では、スイッチング周波数ｆｓを周波数ｆｓｔａｒｔから並列共振周波数ｆｒ２まで高くすると、スイッチング周波数ｆｓに応じて、出力電力が電力Ｗ２から電力Ｗ３（＜Ｗ２）まで減少することを示している。
【００７２】
以上のように、本実施形態では、スイッチング周波数ｆｓが上記式（３）を満たす場合、スイッチング周波数ｆｓを所定の周波数に固定するとともに、デューティ比を減少させることで、ＤＣ−ＤＣコンバータの出力電力を低減させる。そして、デューティ比が所定の値まで減少すると、デューティ比を固定するとともに、スイッチング周波数ｆｓを高くすることで、ＤＣ−ＤＣコンバータの出力電力を低減させる。これにより、重負荷時において、スイッチング周波数ｆｓが固定されるため、スイッチング素子Ｓのスイッチングにより発生するノイズ、いわゆるスイッチングノイズを予測することができる。その結果、ノイズフィルタの設計の容易化を図ることができる。
【００７３】
≪第４実施形態≫
次に、第４実施形態に係るＤＣ−ＤＣコンバータの制御方法について説明する。本実施形態に係る電力変換システムでは、コントローラ３５が有するＤＣ−ＤＣコンバータの制御方法が上述した実施形態と異なる点以外については、上述の実施形態に係るＤＣ−ＤＣコンバータと同様の構成を有しているため、上述の実施形態で用いた説明を援用する。
【００７４】
図９を参照しながら、ＤＣ−ＤＣコンバータの出力電力を低減させる場合のコントローラ３５による制御方法について説明する。図９は、第４実施形態に係るＤＣ−ＤＣコンバータの制御方法の一例である。
【００７５】
本実施形態では、コントローラ３５は、ＤＣ−ＤＣコンバータの出力電力を低減させるにあたり、第２実施形態及び第３実施形態にて説明した、スイッチング周波数ｆｓを制御する周波数制御と、スイッチング素子Ｓのデューティ比を制御するデューティ比制御とを繰り返し行う。具体的には、コントローラ３５は、周波数制御ではデューティ比を固定するとともに、スイッチング周波数ｆｓを高くし、デューティ比制御ではスイッチング周波数ｆｓを固定するとともに、デューティ比を減少させる。また、コントローラ３５は、直列共振周波数ｆｒ１から並列共振周波数ｆｒ２付近までのスイッチング周波数ｆｓの範囲で、それぞれの制御を実行する。なお、コントローラ３５は、遅延時間Ｔｄが上記式（２）を満たすように、それぞれの制御を実行する。
【００７６】
図９（ａ）〜（ｄ）に示す制御方法の一例について説明する。例えば、図９（ａ）に示すように、コントローラ３５は、周波数制御から開始し、その後、デューティ比制御を行い、最後に周波数制御を行うことで、出力電力を低減させてもよい。また、例えば、図９（ｂ）に示すように、コントローラ３５は、周波数制御から開始し、その後、デューティ比制御、周波数制御の順序で行い、最後にデューティ比制御を行うことで、出力電力を低減させてもよい。また、例えば、図９（ｃ）に示すように、コントローラ３５は、デューティ比制御から開始し、その後、周波数制御を行い、最後にデューティ比制御を行うことで、出力電力を低減させてもよい。また、例えば、図９（ｄ）に示すように、コントローラ３５は、デューティ比制御から開始し、その後、周波数制御、デューティ比の順序で行い、最後に周波数制御を行うことで、出力電力を低減させてもよい。なお、図９（ａ）〜（ｄ）に示す制御方法は、周波数制御とデューティ比制御を繰り返し行う方法の一例であって、周波数制御を行う回数とデューティ比制御を行う回数は特に限定されない。遅延時間Ｔｄが上記式（２）を満たしていれば、それぞれの制御の回数を図９（ａ）〜（ｄ）に示す制御の回数よりも増やしてもよい。
【００７７】
以上のように、本実施形態では、デューティ比を固定させてスイッチング周波数ｆｓを高くすることと、スイッチング周波数ｆｓを固定させてデューティ比を減少させることを交互に繰り返すことで、ＤＣ−ＤＣコンバータの出力電力を減少させる。これにより、電力変換システム１０が利用されるアプリケーションが変更された場合でも、アプリケーションに応じて、スイッチング素子Ｓへの印加電圧を抑制しながら、広範なスイッチング周波数ｆｓの範囲にわたってソフトスイッチングを実行させることができる。その結果、様々なアプリケーションにてＤＣ−ＤＣコンバータの低コスト化及び高効率化を図ることができる。
【００７８】
なお、以上に説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
【００７９】
例えば、上述した実施形態では、本発明に係る共振型電力変換装置をＤＣ−ＤＣコンバータに搭載した場合を例に挙げて説明したがこれに限られない。例えば、整流器３を備えず、インバータ２のみで構成されるＤＣ−ＡＣインバータであってもよい。
【００８０】
また、例えば、上述した実施形態では、整流器３として、Ｅ級整流回路を例に挙げて説明したがこれに限られず、全波整流回路であってもよい。これにより、汎用性がある簡便な回路構成で整流作用を実現することができるため、共振型電力変換装置の低コスト化をより図ることができる。また、整流器３は同期整流回路であってもよい。
【００８１】
また、本実施形態では、ＤＣ−ＤＣコンバータの出力電流を検出する電流センサからの検出値に基づいて、遅延時間Ｔｄを確保する方法を例に挙げて説明したがこれに限られない。スイッチング素子Ｓへの印加電圧と相関のある値を用いればよい。
【００８２】
例えば、スイッチング素子Ｓのドレイン端子及びソース端子間の電圧Ｖｄｓを検出する電圧センサを、スイッチング素子Ｓの周辺に設け、この電圧センサの検出値に基づいて、遅延時間Ｔｄを確保してもよい。スイッチング素子Ｓにかかる印加電圧そのものに基づいて、遅延時間Ｔｄを確保するため、何らかの原因で突発的にスイッチング素子Ｓに負荷がかかったとしても応答することができる。その結果、突発的に発生する事象に対しても、スイッチング素子Ｓにかかる負荷を低減させることができる。
【００８３】
また、例えば、シャントキャパシタＣｓの両端電圧を検出する電圧センサを設け、この電圧センサの検出値に基づいて遅延時間Ｔｄを確保してもよい。電圧センサは、スイッチング素子Ｓが有する寄生インダクタンスの影響を受けることなく、スイッチング素子Ｓの両端子間の電圧を検出するため、スイッチング素子Ｓの構造に依存することなく、スイッチング素子Ｓへの印加電圧を抑制させることができる。
【００８４】
また、例えば、ＤＣ−ＤＣコンバータの出力電力に応じて駆動する負荷において、出力電力に応じて変動するパラメータを用いて、遅延時間Ｔｄを確保してもよい。この場合、負荷のパラメータとスイッチング素子Ｓの印加電圧の関係性を示すマップを利用することで、遅延時間Ｔｄを確保することができる。
【００８５】
また、例えば、上述した実施形態では、スイッチング周波数ｆｓ及びデューティ比を制御することで、遅延時間Ｔｄを確保する構成を例に挙げて説明したが、スイッチング周波数ｆｓ及びデューティ比の何れか一方を制御することで、遅延時間Ｔｄを確保してもよい。
【００８６】
例えば、周波数の制御を開始するにあたり、並列共振周波数ｆｒ２まで高くした場合でもソフトスイッチングが可能な遅延時間Ｔｄを予め推定し、推定結果に基づいて周波数制御を開始する際の遅延時間Ｔｄを算出してもよい。そして、算出結果に基づいてデューティ比を設定してもよい。これにより、周波数を並列共振周波数ｆｒ２まで高くしたとしても、遅延時間Ｔｄを所定の時間だけ確保できるため、広範なスイッチング周波数ｆｓの範囲において、ソフトスイッチングをさせることができ、また、スイッチング素子Ｓへの印加電圧を抑制することができる。
【００８７】
また、例えば、出力電力をデューティ比制御にて制御する場合、制御可能な出力電力の最大値及び最小値に対応する、最大デューティ比及び最小デューティ比を算出してもよい。そして、算出結果の範囲内でデューティ比を制御して、遅延時間Ｔｄを確保してもよい。遅延時間Ｔｄの制御方法は、負荷４の種別又は特性や、電力変換システム１０が利用される場面に応じて、適宜選択される。
【００８８】
また、例えば、本明細書では、本発明に係る共振型電力変換装置を、インバータ２を例に説明するが、本発明はこれに限定されるものではない。また、本明細書では、本発明に係るスイッチング素子を、スイッチング素子Ｓを例に挙げて説明するが、本発明はこれに限定されるものではない。
【符号の説明】
【００８９】
１０…電力変換システム
１…入力電圧源
２…インバータ
３…整流器
４…負荷
５…コントローラ
【図１】
0006919759.tif 000013
【図２】
0006919759.tif 000014
【図３】
0006919759.tif 000015
【図４】
0006919759.tif 000016
【図５】
0006919759.tif 000017
【図６】
0006919759.tif 000018
【図７】
0006919759.tif 000019
【図８】
0006919759.tif 000020
【図９】
0006919759.tif 000021