(57)【特許請求の範囲】
【請求項１】
基地局から送信されるクロスキャリアスケジューリング指示を第１搬送波で受信するステップと、
前記クロスキャリアスケジューリング指示に基づいて、前記基地局に指示されるクロスキャリアスケジューリング時間を特定するステップと、
前記クロスキャリアスケジューリング指示の伝送に使用されるサブフレームおよび伝送フレーム構造に基づいて、前記基地局に指示される次のクロスキャリアスケジューリング時間を得るステップと、
前記クロスキャリアスケジューリング時間と前記次のクロスキャリアスケジューリング時間との時間間隔に基づいて、遅延時間の値を特定するステップと、
前記クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得るステップと、
前記実際クロスキャリアスケジューリング時間内に、第２搬送波でユーザ機器同士の通信を行うステップとを含むクロスキャリアスケジューリング方法。
【請求項２】
前記基地局から送信されるクロスキャリアスケジューリング指示を第１搬送波で受信するステップは、
物理ダウンリンク制御チャネルＰＤＣＣＨ／拡張物理ダウンリンク制御チャネルＥＰＤＣＣＨで伝送されるダウンリンク制御情報ＤＣＩを前記第１搬送波で受信するステップと、
前記ＤＣＩに付帯される、前記ＤＣＩで少なくとも２ビットを占めるクロスキャリアスケジューリング指示を取得するステップとを含む請求項１に記載のクロスキャリアスケジューリング方法。
【請求項３】
物理ダウンリンク制御チャネルＰＤＣＣＨ／拡張物理ダウンリンク制御チャネルＥＰＤＣＣＨで伝送されるダウンリンク制御情報ＤＣＩを第１搬送波で受信するステップは、
すべてのダウンリンクサブフレームおよびスペシャルサブフレームから前記ＰＤＣＣＨ／ＥＰＤＣＣＨで伝送される前記ＤＣＩを、前記第１搬送波で受信するステップを含む請求項２に記載のクロスキャリアスケジューリング方法。
【請求項４】
前記ＤＣＩの長さは、最大帯域幅での基礎情報ビットの長さと所定のスケジューリングビットの長さとの和、および現在帯域幅での最大のフォーマット長さのうちの最大値に基づいて特定され、
ここで、前記基礎情報ビットの長さは、ＤＣＩフォーマット５Ａの長さに等しく、
最大のフォーマット長さは、ＤＣＩフォーマット０の長さに等しく、
前記所定のスケジューリングビットの長さは、３ビットの半持続的スケジューリングＳＰＳ構成指示と１ビットのＳＰＳ活性化／解除指示を含む請求項２または３に記載のクロスキャリアスケジューリング方法。
【請求項５】
基地局から送信されるクロスキャリアスケジューリング指示を第１搬送波で受信することに用いられる受信モジュールと、
前記クロスキャリアスケジューリング指示に基づいて、前記基地局に指示されるクロスキャリアスケジューリング時間を特定することに用いられる第１特定モジュールと、
前記クロスキャリアスケジューリング指示の伝送に使用されるサブフレームおよび伝送フレーム構造に基づいて、前記基地局に指示される次のクロスキャリアスケジューリング時間を得ることに用いられる第２処理モジュールと、
前記クロスキャリアスケジューリング時間と前記次のクロスキャリアスケジューリング時間との時間間隔に基づいて、遅延時間の値を特定することに用いられる第２特定モジュールと、
前記クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得ることに用いられる第１処理モジュールと、
前記実際クロスキャリアスケジューリング時間内に、第２搬送波でユーザ機器同士の通信を行うことに用いられる通信モジュールとを含むクロスキャリアスケジューリング装置。
【請求項６】
前記受信モジュールは、
物理ダウンリンク制御チャネルＰＤＣＣＨ／拡張物理ダウンリンク制御チャネルＥＰＤＣＣＨで伝送されるダウンリンク制御情報ＤＣＩを前記第１搬送波で受信することに用いられる受信サブモジュールと、
前記ＤＣＩに付帯される、前記ＤＣＩで少なくとも２ビットを占めるクロスキャリアスケジューリング指示を取得することに用いられる取得サブモジュールとを含む請求項５に記載のクロスキャリアスケジューリング装置。
【請求項７】
前記受信サブモジュールは、
すべてのダウンリンクサブフレームおよびスペシャルサブフレームからＰＤＣＣＨ／ＥＰＤＣＣＨで伝送される前記ＤＣＩを、前記第１搬送波で受信することに用いられる受信ユニットを含む請求項６に記載のクロスキャリアスケジューリング装置。
【請求項８】
前記ＤＣＩの長さは、最大帯域幅での基礎情報ビットの長さと所定のスケジューリングビットの長さとの和、および現在帯域幅での最大のフォーマット長さのうちの最大値に基づいて特定され、
ここで、前記基礎情報ビットの長さは、ＤＣＩフォーマット５Ａの長さに等しく、
最大のフォーマット長さは、ＤＣＩフォーマット０の長さに等しく、
前記所定のスケジューリングビットの長さは、３ビットの半持続的スケジューリングＳＰＳ構成指示と１ビットのＳＰＳ活性化／解除指示を含む請求項６または７に記載のクロスキャリアスケジューリング装置。
【請求項９】
トランシーバと、プロセッサと、前記プロセッサによる操作実行に用いられるプログラムやデータを記憶することに用いられるメモリとを含むクロスキャリアスケジューリング装置において、
前記トランシーバは、
基地局から送信されるクロスキャリアスケジューリング指示を第１搬送波で受信することに用いられ、
前記プロセッサは、
前記トランシーバで受信した前記クロスキャリアスケジューリング指示に基づいて、前記基地局に指示されるクロスキャリアスケジューリング時間を特定し、前記クロスキャリアスケジューリング指示の伝送に使用されるサブフレームおよび伝送フレーム構造に基づいて、前記基地局に指示される次のクロスキャリアスケジューリング時間を得、前記クロスキャリアスケジューリング時間と前記次のクロスキャリアスケジューリング時間との時間間隔に基づいて、遅延時間の値を特定し、前記クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得ることに用いられ、
前記トランシーバは、さらに、
前記プロセッサで得られた前記実際クロスキャリアスケジューリング時間内に、第２搬送波でユーザ機器同士の通信を行うことに用いられるクロスキャリアスケジューリング装置。
【請求項１０】
基地局から送信されるクロスキャリアスケジューリング指示を第１搬送波で受信するステップと、
前記クロスキャリアスケジューリング指示に基づいて、前記基地局に指示されるクロスキャリアスケジューリング時間を特定するステップと、
前記クロスキャリアスケジューリング指示の伝送に使用されるサブフレームおよび伝送フレーム構造に基づいて、前記基地局に指示される次のクロスキャリアスケジューリング時間を得るステップと、
前記クロスキャリアスケジューリング時間と前記次のクロスキャリアスケジューリング時間との時間間隔に基づいて、遅延時間の値を特定するステップと、
前記クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得るステップと、
前記実際クロスキャリアスケジューリング時間内に、第２搬送波でユーザ機器同士の通信を行うステップとを実現する指令が格納されているコンピュータ読み取り可能な記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２０１６年１１月４日に中国特許庁に提出された中国特許出願２０１６１０９６３５８６．０の優先権を主張し、その全ての内容が援用によりここに取り込まれる。
本開示は、通信技術分野に係り、特にクロスキャリアスケジューリング方法および装置に係る。
【背景技術】
【０００２】
可決されたＩｏＶ（Ｉｎｔｅｒｎｅｔ  ｏｆ  Ｖｅｈｉｃｌｅｓ）の標準では、新規のダウンリンク制御情報ＤＣＩフィールドに含まれる内容は、表１に示されている。ｕは、帯域幅別のサブチャネル数である。
【０００３】
【表１】
0006898035.tif 000002
【０００４】
すべての標準をサポートするために、ＩｏＶにおけるＤＣＩは、それまでのＤＣＩフォーマット０／１Ａと同一の長さに保持される必要がある。したがって、同一の長さを保証するには、ＩｏＶにおけるＤＣＩに対し、ゼロで埋める必要がある。今後、他用途があれば、埋められたゼロをほかの情報フィールドに置き換えることができる。
【０００５】
移動通信システムに用いられる全二重通信技術の一つであるＴＤＤ方式の場合、ユーザ機器ＵＥは、物理ダウンリンク制御チャネルＰＤＣＣＨ／拡張物理ダウンリンク制御チャネルＥＰＤＣＣＨがサブフレームｎにあることを探測すると、後方へｋ個のサブフレームを調整し、すなわち第ｎ＋ｋ個のサブフレームでクロスキャリア通信を行う。ｋの値は、下記の表２を参照する（ＴＤＤ構成０〜６のｋ値）。
【０００６】
【表２】
0006898035.tif 000003
【０００７】
下記の表３（ＴＤＤ  ＵＬ／ＤＬ構成テーブル）の構成、およびＴＤＤのＵＬ／ＤＬ構成０〜６の伝送サブフレームの分析から、図１に示すように、セルラーネットワークＵｕにおいて、ｓｉｄｅｌｉｎｋで高度道路交通システムＩＴＳに専用されるＰＣ５サブフレームのクロスキャリアスケジューリングが行われる場合、ユーザは、ダウンリンクサブフレームＤとスペシャルサブフレームＳによって、アップリンクサブフレームＵに対応するＰＣ５サブフレームＶしかスケジューリングできず、それぞれのダウンリンクサブフレームとそれぞれのスペシャルサブフレームに対応するＰＣ５サブフレームＶ（図１における網掛け部分のサブフレームＶ）をスケジューリングすることができないため、時間領域では一部のサブフレームのリソースが無駄遣いになる。
【０００８】
【表３】
0006898035.tif 000004
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本開示の目的は、時間領域では一部のサブフレームのリソースが無駄遣いになるという従来のクロスキャリアスケジューリングに存在する問題を解決するために、クロスキャリアスケジューリング方法および装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本開示の実施例は、基地局から送信されるクロスキャリアスケジューリング指示を第１搬送波で受信するステップと、前記クロスキャリアスケジューリング指示に基づいて、前記基地局に指示されるクロスキャリアスケジューリング時間を特定するステップと、前記クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得るステップと、前記実際クロスキャリアスケジューリング時間内に、第２搬送波でユーザ機器同士の通信を行うステップとを含むクロスキャリアスケジューリング方法を提供する。
【００１１】
ここで、前記クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得るステップの前に、前記クロスキャリアスケジューリング指示の伝送に使用されるサブフレームおよび伝送フレーム構造に基づいて、前記基地局に指示される次のクロスキャリアスケジューリング時間を得るステップと、前記クロスキャリアスケジューリング時間と前記次のクロスキャリアスケジューリング時間との時間間隔に基づいて、前記遅延時間の値を特定するステップとを含む。
【００１２】
ここで、前記基地局から送信されるクロスキャリアスケジューリング指示を第１搬送波で受信するステップは、物理ダウンリンク制御チャネルＰＤＣＣＨ／拡張物理ダウンリンク制御チャネルＥＰＤＣＣＨで伝送されるダウンリンク制御情報ＤＣＩを前記第１搬送波で受信するステップと、前記ＤＣＩに付帯される、前記ＤＣＩで少なくとも２ビットを占めるクロスキャリアスケジューリング指示を取得するステップとを含む。
【００１３】
ここで、物理ダウンリンク制御チャネルＰＤＣＣＨ／拡張物理ダウンリンク制御チャネルＥＰＤＣＣＨで伝送されるダウンリンク制御情報ＤＣＩを第１搬送波で受信するステップは、すべてのダウンリンクサブフレームおよびスペシャルサブフレームから前記ＰＤＣＣＨ／ＥＰＤＣＣＨで伝送される前記ＤＣＩを、前記第１搬送波で受信するステップを含む。
【００１４】
ここで、前記ＤＣＩの長さは、最大帯域幅での基礎情報ビットの長さと所定のスケジューリングビットの長さとの和、および現在帯域幅での最大のフォーマット長さのうちの最大値に基づいて特定される。ここで、前記基礎情報ビットの長さは、ＤＣＩフォーマット５Ａの長さに等しく、最大のフォーマット長さは、ＤＣＩフォーマット０の長さに等しく、前記所定のスケジューリングビットの長さは、３ビットの半持続的スケジューリングＳＰＳ構成指示と１ビットのＳＰＳ活性化／解除指示を含む。
【００１５】
上記目的を達成するために、本開示の実施例は、基地局から送信されるクロスキャリアスケジューリング指示を第１搬送波で受信することに用いられる受信モジュールと、前記クロスキャリアスケジューリング指示に基づいて、前記基地局に指示されるクロスキャリアスケジューリング時間を特定することに用いられる第１特定モジュールと、前記クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得ることに用いられる第１処理モジュールと、前記実際クロスキャリアスケジューリング時間内に、第２搬送波でユーザ機器同士の通信を行うことに用いられる通信モジュールとを含むクロスキャリアスケジューリング装置をさらに提供する。
【００１６】
ここで、前記クロスキャリアスケジューリング装置は、前記クロスキャリアスケジューリング指示の伝送に使用されるサブフレームおよび伝送フレーム構造に基づいて、前記基地局に指示される次のクロスキャリアスケジューリング時間を得ることに用いられる第２処理モジュールと、前記クロスキャリアスケジューリング時間と前記次のクロスキャリアスケジューリング時間との時間間隔に基づいて、前記遅延時間の値を特定することに用いられる第２特定モジュールとをさらに含む。
【００１７】
ここで、前記受信モジュールは、物理ダウンリンク制御チャネルＰＤＣＣＨ／拡張物理ダウンリンク制御チャネルＥＰＤＣＣＨで伝送されるダウンリンク制御情報ＤＣＩを前記第１搬送波で受信することに用いられる受信サブモジュールと、前記ＤＣＩに付帯される、前記ＤＣＩで少なくとも２ビットを占めるクロスキャリアスケジューリング指示を取得することに用いられる取得サブモジュールとを含む。
【００１８】
ここで、前記受信サブモジュールは、すべてのダウンリンクサブフレームおよびスペシャルサブフレームからＰＤＣＣＨ／ＥＰＤＣＣＨで伝送される前記ＤＣＩを、前記第１搬送波で受信することに用いられる受信ユニットを含む。
【００１９】
ここで、前記ＤＣＩの長さは、最大帯域幅での基礎情報ビットの長さと所定のスケジューリングビットの長さとの和、および現在帯域幅での最大のフォーマット長さのうちの最大値に基づいて特定される。ここで、前記基礎情報ビットの長さは、ＤＣＩフォーマット５Ａの長さに等しく、最大のフォーマット長さは、ＤＣＩフォーマット０の長さに等しく、前記所定のスケジューリングビットの長さは、３ビットの半持続的スケジューリングＳＰＳ構成指示と１ビットのＳＰＳ活性化／解除指示を含む。
【００２０】
本開示の実施例は、トランシーバと、プロセッサと、前記プロセッサによる操作実行に用いられるプログラムまたはデータを記憶することに用いられるメモリとを含むクロスキャリアスケジューリング装置をさらに提供する。前記トランシーバは、基地局から送信されるクロスキャリアスケジューリング指示を第１搬送波で受信することに用いられる。前記プロセッサは、前記トランシーバで受信した前記クロスキャリアスケジューリング指示に基づいて、前記基地局に指示されるクロスキャリアスケジューリング時間を特定し、前記クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得ることに用いられる。前記トランシーバは、さらに、前記プロセッサで得られた前記実際クロスキャリアスケジューリング時間内に、第２搬送波でユーザ機器同士の通信を行うことに用いられる。
【００２１】
本開示の実施例は、基地局から送信されるクロスキャリアスケジューリング指示を第１搬送波で受信するステップと、前記クロスキャリアスケジューリング指示に基づいて、前記基地局に指示されるクロスキャリアスケジューリング時間を特定するステップと、前記クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得るステップと、前記実際クロスキャリアスケジューリング時間内に、第２搬送波でユーザ機器同士の通信を行うステップとを実現する指令が格納されているコンピュータ読み取り可能な記憶媒体をさらに提供する。
【発明の効果】
【００２２】
本開示の実施例のクロスキャリアスケジューリング方法において、ユーザ機器は、基地局から送信されるクロスキャリアスケジューリング指示を第１搬送波で受信した後に、当該クロスキャリアスケジューリング指示に基づいて、基地局に指示されるクロスキャリアスケジューリング時間を特定し、その後、基地局に指示されるクロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得、最終的に、当該実際クロスキャリアスケジューリング時間内に、第２搬送波でユーザ機器同士の通信を行う。遅延時間を加えて、基地局に指示されるクロスキャリアスケジューリング時間を補償することにより、スケジューリング時間を長くし、システムのリソース利用率を向上させる。
【図面の簡単な説明】
【００２３】
本開示の実施例の技術手段をより明確に説明するために、以下、本開示の実施例の記載に必要とされる図面を簡単に紹介する。明らかに、以下の記載に関する図面は、単に本発明の一部の実施例である。当業者にとって、創造性のある作業をしない前提で、これらの図面から他の図面を得ることもできる。
【００２４】
【図１】ＴＤＤ構成０の伝送サブフレーム構造のスケジューリング図である。
【図２】本開示の実施例１のクロスキャリアスケジューリング方法のフローチャートである。
【図３】本開示の実施例１のクロスキャリアスケジューリング方法の詳細なフローチャート１である。
【図４】本開示の実施例１のクロスキャリアスケジューリング方法によるＴＤＤ構成０の伝送サブフレーム構造のスケジューリング図である。
【図５】本開示の実施例１のクロスキャリアスケジューリング方法の詳細なフローチャート２である。
【図６】本開示の実施例２のクロスキャリアスケジューリング方法のフローチャートである。
【図７】本開示の実施例１のクロスキャリアスケジューリング方法によるＴＤＤ構成５の伝送サブフレーム構造のスケジューリング図１である。
【図８】本開示の実施例１のクロスキャリアスケジューリング方法によるＴＤＤ構成５の伝送サブフレーム構造のスケジューリング図２である。
【図９】本開示の実施例２のクロスキャリアスケジューリング方法の詳細なフローチャートである。
【図１０】本開示の実施例３のクロスキャリアスケジューリング装置の構造図である。
【図１１】本開示の実施例４のクロスキャリアスケジューリング装置の構造図である。
【発明を実施するための形態】
【００２５】
以下、本開示の実施例の図面を参照しながら、本開示の実施例の技術手段を明確且つ完全的に記載する。明らかに、記載する実施例は、本開示の実施例の一部であり、全てではない。本開示の実施例に基づき、当業者が創造性のある作業をしなくても為しえる全ての実施例は、いずれも本開示の保護範囲に属するものである。
【００２６】
実施例１  図２に示すように、本開示の実施例１のクロスキャリアスケジューリング方法において、基地局から送信されるクロスキャリアスケジューリング指示を第１搬送波で受信するステップ１０１と、前記クロスキャリアスケジューリング指示に基づいて、基地局に指示されるクロスキャリアスケジューリング時間を特定するステップ１０２と、クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得るステップ１０３と、前記実際クロスキャリアスケジューリング時間内に、第２搬送波でユーザ機器同士の通信を行うステップ１０４とを含む。
【００２７】
ステップ１０１〜ステップ１０４によって、ユーザ機器ＵＥ（端末と称してもよい）は、基地局ｅＮＢから送信されるクロスキャリアスケジューリング指示を、ｅＮＢと通信する第１搬送波で受信した後に、当該クロスキャリアスケジューリング指示に基づいて、ｅＮＢに指示されるクロスキャリアスケジューリング時間を特定し、その後、当該クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得、最終的に、当該実際クロスキャリアスケジューリング時間内に、他のＵＥと通信する第２搬送波で通信を行う。このように、クロスキャリアスケジューリング時間に遅延時間を加えて補償することによってスケジューリング時間を長くし、システムのリソース利用率を向上させる。
【００２８】
ＵＥとｅＮＢとのＴＤＤ通信を例に取る。ＵＥは、Ｕｕ搬送波でクロスキャリアスケジューリング指示を受信し、実際クロスキャリアスケジューリング時間を得た後に、当該実際クロスキャリアスケジューリング時間内に、ＩＴＳ専用のＰＣ５搬送波のリソースによって、ＵＥとＵＥとの通信を完成させる。
【００２９】
具体的に、図３に示すように、ステップ１０１は、物理ダウンリンク制御チャネルＰＤＣＣＨ／拡張物理ダウンリンク制御チャネルＥＰＤＣＣＨで伝送されるダウンリンク制御情報ＤＣＩを第１搬送波で受信するステップ１０１１と、ＤＣＩに付帯される、前記ＤＣＩで少なくとも２ビット（ｂｉｔ）を占めるクロスキャリアスケジューリング指示を取得するステップ１０１２とを含む。
【００３０】
当該実施例において、クロスキャリアスケジューリング指示がＤＣＩに付帯され、すなわち当該クロスキャリアスケジューリング指示がＤＣＩで少なくとも２ビットを占めることが分かる。ＤＣＩは、往々にＰＤＣＣＨ／ＥＰＤＣＣＨにベアラーされる。したがって、ステップ１０１１とステップ１０１２のように、ＰＤＣＣＨ／ＥＰＤＣＣＨで伝送されるＤＣＩを第１搬送波で受信し、当該ＤＣＩからクロスキャリアスケジューリング指示を取得する。
【００３１】
またＵＥとｅＮＢとのＴＤＤ通信を例に取る。表２に示されるように、現在のＴＤＤ構成（ＴＤＤ構成０〜６）により、受信したクロスキャリアスケジューリング指示に基づいて、基地局に指示されるクロスキャリアスケジューリング時間を特定することができる。現在のＴＤＤ構成０である場合、表２および表３から、伝送サブフレーム構造は、図１に示されるように「ＤＳＵＵＵＤＳＵＵＵ」である。受信したクロスキャリアスケジューリング指示がサブフレーム番号ｎ＝０のダウンリンクサブフレームＤにある場合、後方へｋ＝４個のサブフレームの調整を行い、すなわち矢印で示すｌ＝４のサブフレームの位置になり、基地局に指示されるクロスキャリアスケジューリング時間として後方へｋ個のサブフレームの調整と特定できる。
【００３２】
クロスキャリアスケジューリング時間を特定した後に、図２に示すように、次に、当該クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得る。
【００３３】
以上の記載では、クロスキャリアスケジューリング指示がＤＣＩで少なくとも２ビットを占めるが、対応する値によって、ｋ個のサブフレームの調整を行う上にさらにｍ個のサブフレームを追加する。すなわちＵＥは、Ｕｕサブフレームｎ＋ｋ＋ｍに対応するＰＣ５サブフレームで他のＵＥと通信する。クロスキャリアスケジューリング指示がＤＣＩで２ビットを占めるのであれば、ｍの範囲は、下記の表４に示すように、［０，３］であるが、クロスキャリアスケジューリング指示がＤＣＩで３ビットを占めるのであれば、ｍの範囲は、［０，７］である。
【００３４】
【表４】
0006898035.tif 000005
【００３５】
理解すべきこととして、当該実施例において、Ｕｕサブフレームうちのすべてのダウンリンクサブフレームとスペシャルサブフレームにクロスキャリアスケジューリング機能を有するのではない。したがって、クロスキャリアスケジューリング指示がＤＣＩで４ビットを占めることを予め規定してもよい。それに対応し、ｍの範囲は、［０，１５］である。このように、ｍが最大値を取る場合、Ｕｕサブフレームでクロスキャリアスケジューリング機能を有するダウンリンクサブフレームＤとスペシャルサブフレームＳは、すべてのＰＣ５サブフレームをスケジューリングすることができる。
【００３６】
しかし、ＵＥとｅＮＢの伝送サブフレーム構造により、基地局に指示される連続２回のクロスキャリアスケジューリング時間の時間間隔は、大きめのｍ値に達することができないことがある。たとえば図４で連続的な実線矢印で示すＰＣ５サブフレームの位置では、その間に２つのサブフレームしかない。したがって、図５に示すように、上記実施例を基に、ステップ１０３の前に、さらに、前記クロスキャリアスケジューリング指示の伝送に使用されるサブフレームおよび伝送フレーム構造に基づいて、基地局に指示される次のクロスキャリアスケジューリング時間を得るステップ１０５と、前記クロスキャリアスケジューリング時間と前記次のクロスキャリアスケジューリング時間との時間間隔に基づいて、遅延時間の値を特定するステップ１０６とを含む。
【００３７】
ステップ１０５とステップ１０６により、まず、ステップ１０１で受信したクロスキャリアスケジューリング指示の伝送に使用されるサブフレームおよび伝送フレーム構造に基づいて、基地局に指示される次のクロスキャリアスケジューリング時間を得た後に、両者の時間間隔に基づいて遅延時間の値を特定し、最適状態のシステムリソース利用を実現する。
【００３８】
上記例の続きとして、現在受信したクロスキャリアスケジューリング指示がサブフレーム番号ｎ＝０のダウンリンクサブフレームＤにある場合、基地局に指示されるクロスキャリアスケジューリング時間として、後方へｋ＝４個のサブフレームで調整され、すなわち矢印で示すｌ＝４のサブフレームの位置になると特定する。すると、図４に示す伝送サブフレーム構造にしたがって、受信した次のクロスキャリアスケジューリング指示がサブフレーム番号ｎ＝１のスペシャルサブフレームＳにあり、基地局に指示されるクロスキャリアスケジューリング時間として、後方へｋ＝６個のサブフレームで調整され、すなわち矢印で示すｌ＝７のサブフレームの位置になると特定する。２回のクロスキャリアスケジューリング時間の間隔は２つのサブフレームしかなく、ｍの最大値が２であり、その範囲が［０，２］である。このように、現在受信したクロスキャリアスケジューリング指示がサブフレーム番号ｎ＝０のダウンリンクサブフレームＤにある場合、ＵＥは、ｎ＋ｋ＋ｍ＝０＋４＋ｍ、すなわちｌ＝４のＰＣ５サブフレームのときに、ＰＣ５リソースで他のＵＥと通信するほか、ｌ＝５、ｌ＝６のＰＣ５サブフレームのときに、ＰＣ５リソースで他のＵＥと通信してもよく、ｍを最大値に限定した場合の重複処理が避けられる。
【００３９】
また、当該実施例において、ＤＣＩの長さは、最大帯域幅での基礎情報ビットの長さと所定のスケジューリングビットの長さとの和、および現在帯域幅での最大のフォーマット長さのうちの最大値に基づいて特定される。ここで、前記基礎情報ビットの長さは、ＤＣＩフォーマット５Ａの長さに等しく、最大のフォーマット長さは、ＤＣＩフォーマット０の長さに等しく、前記所定のスケジューリングビットの長さは、３ビットの半持続的スケジューリングＳＰＳ構成指示と１ビットのＳＰＳ活性化／解除指示を含む。
【００４０】
下記の表５に示すように、帯域幅１．４ＭＨｚでのＤＣＩの長さの特定に適用する。上記の記載から、まず最大帯域幅２０ＭＨｚでの基礎情報ビットの長さ（ＤＣＩフォーマット５Ａの長さ）が２０ビットであり、所定のスケジューリングビットの長さ（３ビットの半持続的スケジューリングＳＰＳ構成指示と１ビットのＳＰＳ活性化／解除指示）が４ビットであると特定し、それらの和が２４ビットであるが、帯域幅１．４ＭＨｚでの最大のフォーマット長さ（ＤＣＩフォーマット０の長さ）が２１ビットである。よって、最大値である２４ビットを取る。
【００４１】
【表５】
0006898035.tif 000006
【００４２】
以上の記載をまとめると、本開示の実施例１のクロスキャリアスケジューリング方法において、ＵＥは、ｅＮＢから送信されるクロスキャリアスケジューリング指示を第１搬送波で受信した後に、当該クロスキャリアスケジューリング指示に基づいて、基地局に指示されるクロスキャリアスケジューリング時間を特定し、その後、ｅＮＢに指示されるクロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得、最終的に、当該実際クロスキャリアスケジューリング時間内に、第２搬送波でユーザ機器同士の通信を行う。遅延時間を加えて、ｅＮＢに指示されるクロスキャリアスケジューリング時間を補償することにより、スケジューリング時間を長くし、待機リソースを有効に利用してシステムのリソース利用率を向上させる。もちろん、当該実施例のクロスキャリアスケジューリング方法は、ＦＤＤ方式にも用いられるが、ここでは繰り返して記載しない。
【００４３】
実施例２
図６に示すように、本開示の実施例２のクロスキャリアスケジューリング方法は、すべてのダウンリンクサブフレームおよびスペシャルサブフレームからＰＤＣＣＨ／ＥＰＤＣＣＨで伝送されるＤＣＩを、第１搬送波で受信するステップ２０１と、ＤＣＩに付帯される、前記ＤＣＩで少なくとも２ビットを占めるクロスキャリアスケジューリング指示を取得するステップ２０２と、前記クロスキャリアスケジューリング指示に基づいて、基地局に指示されるクロスキャリアスケジューリング時間を特定するステップ２０３と、クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得るステップ２０４と、前記実際クロスキャリアスケジューリング時間内に、第２搬送波でユーザ機器同士の通信を行うステップ２０５とを含む。
【００４４】
当該実施例では、すべてのダウンリンクサブフレームおよびスペシャルサブフレームにクロスキャリアスケジューリング力を与える。したがって、ステップ２０１〜ステップ２０５により、ＵＥは、ｅＮＢと第１搬送波で通信し、すべてのダウンリンクサブフレームおよびスペシャルサブフレームからＰＤＣＣＨ／ＥＰＤＣＣＨで伝送されるＤＣＩを第１搬送波で受信し、ＤＣＩに付帯されるクロスキャリアスケジューリング指示を取得することができる。それから、当該クロスキャリアスケジューリング指示に基づいて、ｅＮＢに指示されるクロスキャリアスケジューリング時間を特定する。その後、当該クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得る。最終的に、当該ＵＥは、当該実際クロスキャリアスケジューリング時間内に、他のＵＥと通信する第２搬送波で通信を行う。このように、クロスキャリアスケジューリング時間に遅延時間を加えて補償することによってスケジューリング時間を長くし、システムのリソース利用率を向上させる。
【００４５】
同様にＵＥとｅＮＢとのＴＤＤ通信を例に取る。ＵＥは、Ｕｕ搬送波でクロスキャリアスケジューリング指示を受信し、実際クロスキャリアスケジューリング時間を得た後に、当該実際クロスキャリアスケジューリング時間内に、ＩＴＳ専用のＰＣ５搬送波のリソースによって、ＵＥとＵＥとの通信を完成させる。図７の破線矢印で示すように、ＴＤＤ構成５では、Ｕｕサブフレームのダウンリンクサブフレームおよびスペシャルサブフレームは、ＰＣ５の該当するサブフレーム位置でクロスキャリアスケジューリングを行うことができる。
【００４６】
当該実施例において、標準での規定に準じたクロスキャリアスケジューリングは、ＤＣＩ送信サブフレームより４ｍｓ後で行われなければならない。受信したクロスキャリアスケジューリング指示について、基地局に指示されるクロスキャリアスケジューリング時間は、表２から特定されるのではなく、各クロスキャリアスケジューリング指示に対応する一定値に設定される。図７の破線矢印に示すように、クロスキャリアスケジューリングの基本遅延は、４個のサブフレームであり、すなわち、ｋは、４に固定される。
【００４７】
クロスキャリアスケジューリング時間を特定すると、図６に示すように、次に、当該クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得る。
【００４８】
クロスキャリアスケジューリング指示がＤＣＩで少なくとも２ビットを占めるという点で、実施例１とは同一である。この場合、当該ビットの値により、４個のサブフレームの調整を行う上にさらにｍ個のサブフレームを追加する。すなわちＵＥは、Ｕｕサブフレームｎ＋ｋ＋ｍに対応するＰＣ５サブフレームで他のＵＥと通信する。クロスキャリアスケジューリング指示がＤＣＩで２ビットを占めるのであれば、ｍの範囲は、［０，３］であるが、クロスキャリアスケジューリング指示がＤＣＩで３ビットを占めるのであれば、ｍの範囲は、［０，７］である。
【００４９】
当該実施例において、クロスキャリアスケジューリング指示がＤＣＩで２ビットを占めると予め規定してもよい。それに対応して、ｍの範囲は、［０，３］である。このように、図８の破線矢印で示すように、Ｕｕサブフレーム０のスケジューリング範囲は、ＰＣ５サブフレーム４〜サブフレーム７である。各ＵｕダウンリンクサブフレームＤおよびスペシャルサブフレームＳにクロスキャリアスケジューリング力を有するため、Ｕｕのクロスキャリアスケジューリングでは、すべてのＰＣ５サブフレームをカバーすることができる。
【００５０】
同様に、ＵＥとｅＮＢの伝送サブフレーム構造により、基地局に指示される連続２回のクロスキャリアスケジューリング時間の時間間隔は、大きめのｍ値に達することができないことがある。たとえば、図７で連続２つの破線矢印で示すＰＣ５サブフレームの位置では、その間にサブフレームがない。したがって、図９に示すように、上記実施例を基に、ステップ２０４の前に、さらに、前記クロスキャリアスケジューリング指示の伝送に使用されるサブフレームおよび伝送フレーム構造に基づいて、基地局に指示される次のクロスキャリアスケジューリング時間を得るステップ２０６と、前記クロスキャリアスケジューリング時間と前記次のクロスキャリアスケジューリング時間との時間間隔に基づいて、遅延時間の値を特定するステップ２０７とを含む。
【００５１】
ステップ２０６とステップ２０７により、まず、ステップ２０２で受信したクロスキャリアスケジューリング指示の伝送に使用されるサブフレームおよび伝送フレーム構造に基づいて、基地局に指示される次のクロスキャリアスケジューリング時間を得た後に、両者の時間間隔に基づいて遅延時間の値を特定して、最適状態のシステムリソース利用を実現する。
【００５２】
上記例の続きとして、現在受信したクロスキャリアスケジューリング指示がサブフレーム番号ｎ＝０のダウンリンクサブフレームＤにある場合、基地局に指示されるクロスキャリアスケジューリング時間として、後方へｋ＝４個のサブフレームで調整され、すなわち矢印で示すｌ＝４のサブフレームの位置になると特定する。すると、図７に示す伝送サブフレーム構造にしたがって、受信した次のクロスキャリアスケジューリング指示がサブフレーム番号ｎ＝１のスペシャルサブフレームＳにあり、基地局に指示されるクロスキャリアスケジューリング時間として、後方へｋ＝４個のサブフレームで調整され、すなわち矢印で示すｌ＝５のサブフレームの位置になると特定する。２回のクロスキャリアスケジューリング時間に間隔がなく、ｍの最大値が０であり、０をとる。このように、現在受信したクロスキャリアスケジューリング指示がサブフレーム番号ｎ＝０のダウンリンクサブフレームＤにある場合、ＵＥは、ｎ＋ｋ＋ｍ＝０＋４＋０、すなわちｌ＝４のＰＣ５サブフレームのときに、ＰＣ５リソースで他のＵＥと通信するが、ｌ＝５のＰＣ５サブフレームのときに、次のクロスキャリアスケジューリング指示に基づいてＰＣ５リソースで他のＵＥと通信する。この場合、遅延を加えず、重複処理が避けられる。
【００５３】
以上の記載をまとめると、本開示の実施例２のクロスキャリアスケジューリング方法において、ＵＥは、第１搬送波でｅＮＢと通信し、すべてのダウンリンクサブフレームおよびスペシャルサブフレームからＰＤＣＣＨ／ＥＰＤＣＣＨで伝送されるＤＣＩを第１搬送波で受信し、ＤＣＩに付帯されるクロスキャリアスケジューリング指示を取得することができる。それから、当該クロスキャリアスケジューリング指示に基づいて、ｅＮＢに指示されるクロスキャリアスケジューリング時間を特定する。その後、当該クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得る。最終的に、当該ＵＥは、当該実際クロスキャリアスケジューリング時間内に、他のＵＥと通信する第２搬送波で通信を行う。このように、クロスキャリアスケジューリング時間に遅延時間を加えて補償することによってスケジューリング時間を長くし、待機リソースを有効に利用してシステムのリソース利用率を向上させる。もちろん、当該実施例のクロスキャリアスケジューリング方法は、ＦＤＤ方式にも用いられるが、ここでは繰り返して記載しない。
【００５４】
実施例３
図１０に示すように、本開示の実施例３のクロスキャリアスケジューリング装置は、基地局から送信されるクロスキャリアスケジューリング指示を第１搬送波で受信することに用いられる受信モジュール１００１と、前記クロスキャリアスケジューリング指示に基づいて、基地局に指示されるクロスキャリアスケジューリング時間を特定することに用いられる第１特定モジュール１００２と、クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得ることに用いられる第１処理モジュール１００３と、前記実際クロスキャリアスケジューリング時間内に、第２搬送波でユーザ機器同士の通信を行うことに用いられる通信モジュール１００４とを含む。
【００５５】
ここで、前記クロスキャリアスケジューリング装置は、前記クロスキャリアスケジューリング指示の伝送に使用されるサブフレームおよび伝送フレーム構造に基づいて、基地局に指示される次のクロスキャリアスケジューリング時間を得ることに用いられる第２処理モジュールと、前記クロスキャリアスケジューリング時間と前記次のクロスキャリアスケジューリング時間との時間間隔に基づいて、遅延時間の値を特定することに用いられる第２特定モジュールとをさらに含む。
【００５６】
ここで、前記受信モジュールは、物理ダウンリンク制御チャネルＰＤＣＣＨ／拡張物理ダウンリンク制御チャネルＥＰＤＣＣＨで伝送されるダウンリンク制御情報ＤＣＩを第１搬送波で受信することに用いられる受信サブモジュールと、ＤＣＩに付帯される、前記ＤＣＩで少なくとも２ビットを占めるクロスキャリアスケジューリング指示を取得することに用いられる取得サブモジュールとを含む。
【００５７】
ここで、前記受信サブモジュールは、すべてのダウンリンクサブフレームおよびスペシャルサブフレームからＰＤＣＣＨ／ＥＰＤＣＣＨで伝送されるＤＣＩを第１搬送波で受信することに用いられる受信ユニットを含む。
【００５８】
本開示の実施例３のクロスキャリアスケジューリング装置において、ＵＥは、ｅＮＢから送信されるクロスキャリアスケジューリング指示を第１搬送波で受信した後に、当該クロスキャリアスケジューリング指示に基づいて、基地局に指示されるクロスキャリアスケジューリング時間を特定し、その後、ｅＮＢに指示されるクロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得、最終的に、当該実際クロスキャリアスケジューリング時間内に、第２搬送波でユーザ機器同士の通信を行う。遅延時間を加えてｅＮＢに指示されるクロスキャリアスケジューリング時間を補償することによってスケジューリング時間を長くし、待機リソースを有効に利用してシステムのリソース利用率を向上させる。
【００５９】
なお、本開示の実施例３で提供されるクロスキャリアスケジューリング装置は、上記実施例１で提供されるクロスキャリアスケジューリング方法および実施例２で提供されるクロスキャリアスケジューリング方法を応用する装置である。上記クロスキャリアスケジューリング方法のすべての実施例は、いずれも当該クロスキャリアスケジューリング装置に適用し、かつ同一または類似な効果を奏することができる。
【００６０】
実施例４
上記目的をよりよく実現するために、図１１に示すように、本開示の実施例４は、クロスキャリアスケジューリング装置をさらに提供する。当該クロスキャリアスケジューリング装置は、プロセッサ１１００と、バスインタフェースを介して前記プロセッサ１１００に接続されるメモリ１１２０と、バスインタフェースを介してプロセッサ１１００に接続されるトランシーバ１１１０を含む。前記メモリは、前記プロセッサによる操作実行に用いられるプログラムとデータを記憶することに用いられる。前記トランシーバ１１１０は、基地局から送信されるクロスキャリアスケジューリング指示を第１搬送波で受信することに用いられる。前記プロセッサ１１００は、前記クロスキャリアスケジューリング指示に基づいて、基地局に指示されるクロスキャリアスケジューリング時間を特定することに用いられる。プロセッサ１１００は、さらに、クロスキャリアスケジューリング時間に遅延時間を加えて実際クロスキャリアスケジューリング時間を得ることに用いられる。トランシーバ１１１０は、さらに、前記実際クロスキャリアスケジューリング時間内に、第２搬送波でユーザ機器同士の通信を行うことに用いられる。
【００６１】
ここで、図１１において、バスアーキテクチャは、任意数の相互接続するバスとブリッジを含み、具体的に、プロセッサ１１００をはじめとする１つ又は複数のプロセッサとメモリ１１２０をはじめとするメモリの各種類の回路が接続したものである。バスアーキテクチャは、周辺イクイップメント、レギュレーター、電力管理回路などの各種類のほかの回路を接続したものであってもよい。これらは、いずれも本分野の公知事項であるため、本文においてさらなる記載をしない。バスインタフェースにより、インタフェースが提供される。トランシーバ１１１０は、複数の部品であってもよく、即ち送信機と受信機を含み、伝送媒体でほかの各種類の装置と通信するユニットとして提供される。ユーザ機器によっては、ユーザインタフェース１１３０は、内部接続や外部接続する機器のインタフェースであってもよい。接続する機器は、キーパッド、ディスプレイ、スピーカ、マイクロフォン、ジョイスティックなどを含むが、それらに限られない。プロセッサ１１００は、バスアーキテクチャと通常の処理を管理する。メモリ１１２０は、プロセッサ１１００による操作実行に使用されるデータを記憶できる。
【００６２】
なお、本開示の実施例４で提供されるクロスキャリアスケジューリング装置は、上記実施例３で提供されるクロスキャリアスケジューリング装置に対応する。したがって、上記実施例１および実施例２で提供されるクロスキャリアスケジューリング方法のすべての実施例は、いずれも当該クロスキャリアスケジューリング装置に適用し、かつ同一または類似な効果を奏することができる。
【００６３】
以上の記載は、本開示の好ましい実施形態である。なお、当業者にとって、本開示に記載した原理を逸脱することなくいくつかの改良や修飾を行うこともできる。これらの改良や修飾も、本開示の保護範囲として見なされるべきである。
【図１】
0006898035.tif 000007
【図２】
0006898035.tif 000008
【図３】
0006898035.tif 000009
【図４】
0006898035.tif 000010
【図５】
0006898035.tif 000011
【図６】
0006898035.tif 000012
【図７】
0006898035.tif 000013
【図８】
0006898035.tif 000014
【図９】
0006898035.tif 000015
【図１０】
0006898035.tif 000016
【図１１】
0006898035.tif 000017