(57)【特許請求の範囲】
【請求項１】
圧電共振素子を含むチップのパッケージ方法であって、
対向して設けられる第1表面及び第2表面を含み、第1表面に前記圧電共振素子の共振回路及びボンディングパッドが形成され、第1表面に製造したデバイスチップの縁が面取り状に設けられるデバイスを提供するステップと、
対向して設けられる第3表面及び第4表面を含み、第3表面にトレンチ及び溶接部が形成されるパッケージ基板ユニットを提供するステップと、
前記デバイスチップの第1表面と前記パッケージ基板ユニットの第3表面とを対向して設け、前記溶接部と前記ボンディングパッドとを溶接し、前記トレンチと前記面取り位置とを揃えるようにするステップと、
前記デバイスチップの周辺に嵌合し、側壁が前記デバイスチップの側壁に対して傾斜した表面であり、側壁が前記第1表面から前記第2表面への方向に沿って前記デバイスチップから徐々に離れ、側壁と前記デバイスチップの側壁との最近距離が0以上、5μm未満であるマスクプレートを提供するステップと、
封止ゲル材料を印刷し、前記封止ゲル材料が前記マスクプレートの傾斜面を介して前記トレンチに落下し、前記トレンチと前記面取りとの間に封止ゲルを形成するステップと、
前記第1表面から前記第2表面への方向に沿って前記マスクプレートを離れさせ、前記マスクプレートによって前記デバイスチップの側壁における余分な封止ゲルを除去し、残りの封止ゲルで前記面取りと前記トレンチとの間に樹脂薄膜を形成し、前記樹脂薄膜、前記デバイスチップ、及び前記パッケージ基板ユニットの間にキャビティを形成するステップと、
樹脂薄膜位置における封止ゲルを硬化させるステップと
前記デバイスチップの第2表面、側壁及び前記キャビティ形成する樹脂薄膜の外側にジェットモールディングによって、パッケージケースを成形するステップを含むことを特徴とするチップパッケージングの方法。
【請求項２】
デバイスウェハーを提供する前記ステップは、
具体的には、デバイスウェハー基板を提供するステップと、
共振回路及びボンディングパッドを含む複数の圧電共振素子セルを前記デバイスウェハー基板の表面に形成するステップと
各セル圧電共振素子周りに、幅が切断カッターより広いスクライブラインをエッチングするステップと
前記切断カッターを用いて前記スクライブラインに沿って、デバイスウェハー基板をシングルデバイスに切断し、前記デバイスチップと、共振回路が設けられた表面の縁が面取りを形成するステップを含む、ことを特徴とする請求項1に記載のチップのパッケージングの方法。
【請求項３】
前記封止ゲルは、UV硬化型樹脂材料である、常温粘度範囲が250pa.sから800pa.sまで、ことを特徴とする請求項1に記載のチップのパッケージングの方法。
【請求項４】
樹脂薄膜位置における封止ゲルを硬化させる前記ステップは、UV光を用いて前記樹脂薄膜位置における封止ゲルを硬化させるステップを含む、ことを特徴とする請求項3に記載のチップのパッケージ方法。
【請求項５】
前記デバイスチップの第2表面、側壁及び前記樹脂薄膜の外側にパッケージケースを成形する前記ステップは、
液体のジェットモールディングを提供するステップと、
成形圧範囲を15Bar〜25Bar、温度範囲を145℃〜155℃に設定するステップと、
デバイスチップの第2表面、側壁及び樹脂薄膜の外側にパッケージケースを成形するステップを含む、ことを特徴とする請求項1に記載のチップのパッケージングの方法。
【請求項６】
チップのパッケージ構造であって、
圧電共振素子構造を含み、
対向しかつ間隔をおいて設けられ、電気的に接続されるパッケージ基板ユニットと、デバイスチップとを備え、前記デバイスチップの、前記パッケージ基板ユニットに向く表面には共振回路が設けられ、
前記パッケージ基板ユニットの、前記デバイスチップに向く表面にはトレンチが設けられ、前記トレンチが前記デバイスチップの前記パッケージ基板ユニットにおける投影の縁に対応し、
前記デバイスチップの縁は、面取り状に設けられ、
前記トレンチと前記面取りとの間には、前記パッケージ基板ユニットと前記デバイスチップとの間の間隔を密閉させる樹脂薄膜が設けられ、前記樹脂薄膜、前記デバイスチップ及び前記パッケージ基板ユニットがキャビティを構成し、
前記デバイスチップの前記パッケージ基板ユニットとは反対の表面、前記デバイスチップの側壁、前記樹脂薄膜の前記キャビティとは反対の表面及びパッケージ基板ユニットを被覆するパッケージケースを備える、ことを特徴とするチップのパッケージ構造。
【請求項７】
前記樹脂薄膜の厚み範囲は、5μmから30μmまでである、ことを特徴とする請求項6に記載のチップのパッケージ構造。
【請求項８】
前記パッケージケースの側壁の厚み範囲は、50μmから100μmまでである、ことを特徴とする請求項6に記載のチップのパッケージ構造。
【請求項９】
前記チップのパッケージ構造は、圧電共振素子を備えるシステム・イン・パッケージモジュールであり、前記システム・イン・パッケージモジュールは、スイッチと、ローノイズアンプ、又はパワーアンプをさらに含まれる、ことを特徴とする請求項6に記載のチップのパッケージ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体機器製作の技術分野に関し、特にチップパッケージングの方法及びパッケージ構造に関する。
【背景技術】
【０００２】
圧電共振素子チップは、弾性表面波又はバルク音波原理を用いて設計され、パッケージングするとき、いかなる誘電体とも接触しないエアーキャビティを共振回路ユニットの一側に形成する必要があり、音波が伝達及び消耗されないように確保し、音波が設計されたモードに従って、共振するように確保し、所要の周波数出力を得て、従って、あらゆる圧電共振素子チップは、パッケージングするとき、共振ユニットの一側にキャビティを必要とする。
【０００３】
しかしながら、従来技術では、WLP（wafer level package、ウェハレベルパッケージ）パッケージングプロセスを用いてパッケージングするにしろ、ラミネートパッケージングプロセスを用いてパッケージングするにしろ、例えばWLPウェハボンディングパッケージングプロセスのコストが高く、ラミネートパッケージングプロセスでパッケージングされたチップの体積が大きいという対応する欠点が存在する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
体積がウェハレベルパッケージで得られたチップに近いが、コストがウェハレベルパッケージより大幅に低いか、又は体積がラミネートパッケージで得られたチップの体積より小さいが、コストが近いようにするために、如何に新しいパッケージングの方法及びパッケージ構造を提供するかは、解決すべき緊急の問題になっている。
【０００５】
これに鑑みて、本発明は、従来技術で圧電共振素子チップパッケージの小型化及び低コストを兼ね揃えることができないという問題を解決するように、圧電共振素子チップを備えるチップパッケージングの方法及びパッケージ構造を提供する。
【課題を解決するための手段】
【０００６】
上記目的を実現するために、本発明は、以下の技術案を提供する。
【０００７】
圧電共振素子を含むチップパッケージングの方法であって、
対向して設けられる第1表面及び第2表面を含み、第1表面に前記圧電共振素子の共振回路及びボンディングパッドが形成され、第1表面に製造したデバイスチップの縁が面取り状に設けられるデバイスを提供するステップと、
対向して設けられる第3表面及び第4表面を含み、第3表面にトレンチ及び溶接部が形成されるパッケージ基板ユニットを提供するステップと、
前記デバイスチップの第1表面と前記パッケージ基板ユニットの第3表面とを対向して設け、前記溶接部と前記ボンディングパッドとを溶接し、前記トレンチと前記面取り位置とを揃えるようにするステップと、
前記デバイスチップの周辺に嵌合し、側壁が前記デバイスチップの側壁に対して傾斜した表面であり、側壁が前記第1表面から前記第2表面への方向に沿って前記デバイスチップから徐々に離れ、側壁と前記デバイスチップの側壁との最近距離が0以上、5μm未満であるマスクプレートを提供するステップと、
封止ゲル材料を印刷し、前記封止ゲル材料が前記マスクプレートの傾斜面を介して前記トレンチに落下し、前記トレンチと前記面取りとの間に封止ゲルを形成するステップと、
前記第1表面から前記第2表面への方向に沿って前記マスクプレートを離れさせ、前記マスクプレートによって前記デバイスチップの側壁における余分な封止ゲルを除去し、残りの封止ゲルで前記面取りと前記トレンチとの間に樹脂薄膜を形成し、前記樹脂薄膜、前記デバイスチップ、及び前記パッケージ基板ユニットの間にキャビティを形成するステップと、
樹脂薄膜位置における封止ゲルを硬化させるステップと、
前記デバイスの第2表面、側壁及び前記キャビティ形成する樹脂薄膜の外側にジェットモールディングによって、パッケージケースを成形するステップを含む。
【０００８】
好ましくは、デバイスウェハーを提供する前記ステップは、具体的には、
デバイスウェハー基板を提供するステップと、
共振回路及びボンディングパッドを含む複数の圧電共振素子セルを前記デバイスウェハー基板の表面に形成するステップと、
各セル圧電共振素子周りに、幅が切断カッターより広いスクライブラインをエッチングするステップと
前記切断カッターを用いて前記スクライブラインに沿って、デバイスウェハー基板をシングルデバイスに切断し、前記デバイスチップと、共振回路が設けられた表面の縁が面取りを形成するステップを含む。
【０００９】
好ましくは、
前記ボンディングパッド上に鈍化層を形成するステップと、
前記鈍化層をエッチングし、溶接プロセスでのソルダリングペーストが入れるための密閉環状の鈍化ゾーンを前記ボンディングパッド上に形成し、デバイスウェハーのボンディングパッドとパッケージ基板の溶接部とをターゲット位置に従って、セルフアライメントし、ソルダリングペーストの流れを止まるステップとをさらに含む。
【００１０】
好ましくは、前記封止ゲルは、UV硬化型樹脂材料である、常温粘度範囲が250pa.sから800pa.sまでである。
【００１１】
好ましくは、樹脂薄膜位置における封止ゲルを硬化させる前記ステップは、具体的には、
UV光を用いて前記樹脂薄膜位置における封止ゲルを硬化させるステップを含む。
【００１２】
好ましくは、前記デバイスの第2表面、側壁及び前記樹脂薄膜の外側にパッケージケースを成形する前記ステップは、具体的には、
液体のジェットモールディングを提供するステップと、
成形圧範囲を15Bar〜25Bar、温度範囲を145℃〜155℃に設定するステップと、
デバイスの第2表面、側壁及び樹脂薄膜の外側にパッケージケースを成形するステップを含む。
【００１３】
本発明は、具体的には、
対向しかつ間隔をおいて設けられ、電気的に接続されるパッケージ基板ユニットと、デバイスチップとを備え、前記デバイスチップの、前記パッケージ基板ユニットに向く表面には共振回路が設けられ、
前記パッケージ基板ユニットの、前記デバイスチップに向く表面にはトレンチが設けられ、前記トレンチが前記デバイスチップの前記パッケージ基板ユニットにおける投影の縁に対応し、
前記デバイスチップの縁は、面取り状に設けられ、
前記トレンチと前記面取りとの間には、前記パッケージ基板ユニットと前記デバイスチップとの間の間隔を密閉させる樹脂薄膜が設けられ、前記樹脂薄膜、前記デバイスチップ及び前記パッケージ基板ユニットがキャビティを構成し、
前記デバイスチップの前記パッケージ基板ユニットとは反対の表面、前記デバイスチップの側壁、前記樹脂薄膜の前記キャビティとは反対の表面及びパッケージ基板ユニットを被覆するパッケージケースを備える、圧電共振素子構造を含むチップのパッケージ構造をさらに提供する。
【００１４】
好ましくは、前記パッケージ基板ユニットと前記デバイスチップとの相対面は、溶接部で間隔、そして溶接部を通じて電気的に接続される。
【００１５】
好ましくは、前記樹脂薄膜の厚み範囲は、5μmから30μmまでである。
【００１６】
好ましくは、前記パッケージケースの側壁の厚み範囲は、50μmから100μmまでである。
【００１７】
好ましくは、前記チップのパッケージ構造は、圧電共振素子を備えるシステム・イン・パッケージモジュールであり、前記システム・イン・パッケージモジュールは、スイッチと、ローノイズアンプ、又はパワーアンプをさらに含まれる。
【発明の効果】
【００１８】
上記技術案によれば分かるように、本発明に係るチップパッケージングの方法は、圧電共振素子を備えるチップをパッケージングすることに用いられ、まずパッケージ基板ユニットとデバイスチップとを溶接し、デバイスチップの縁が面取り状に設けられ、パッケージ基板ユニットにトレンチが設けられ、面取り部分がパッケージ基板ユニットにおけるトレンチと揃い、次にマスクプレートを設け、前記マスクプレートの、デバイスチップに向く表面が傾斜面であり、楔状開口を形成し、封止ゲル材料を印刷し、面取り及びトレンチ部分に封止ゲル材料を充填し、次にパッケージ基板ユニットとは反対の方向に沿ってマスクプレートを離れさせ、マスクプレートの楔状開口の開口が小さいゾーンによって余分な封止ゲル材料をデバイスチップから除去し、残りの封止ゲル材料を再硬化させ、最終的に、デバイスチップとパッケージ基板ユニットとの間に樹脂薄膜を形成し、樹脂薄膜、デバイスチップ及びパッケージ基板ユニットの間に圧電共振素子のキャビティを形成し、次にパッケージケースを成形することにより、圧電共振素子チップのパッケージングを完了させる。樹脂薄膜の厚みが薄いが、パッケージケースがパッケージケースの内部へ高性能の保護を提供できる。
【００１９】
上記パッケージングの方法を用いて形成された、圧電共振素子を備えるチップ構造は、樹脂薄膜を介してパッケージ基板ユニットとデバイスチップとを接続し、キャビティを形成し、樹脂薄膜の厚みが薄く、デバイスチップ及びパッケージ基板ユニットの体積に影響を与えず、ウェハレベルパッケージの体積を実現でき、また、印刷することによって樹脂薄膜を形成するため、複雑なフォトリソグラフィプロセス又はウェハーボンディング・TSVプロセスが不要であり、デバイスチップにボールをマウントする必要がなく、コストが大幅に下がり、コストがラミネートパッケージに近く、従って、本発明に係るパッケージングの方法で得られたチップは、小型化の要求を満たすとともに、低コストの特徴を有し、小型化及び低コストを兼ね揃える。
【００２０】
本発明の実施例又は従来技術の技術案についてはっきりと説明するために、以下、実施例又は従来技術の説明に用いる図面について簡単に説明し、当然なことながら、以下、説明される図面は、本発明の実施例に過ぎず、当業者にとって、創造的な労力を要することなく、さらに提供される図面に基づいて他の図面を取得できる。
【図面の簡単な説明】
【００２１】
【図１】従来技術のラミネートプロセスで得られたチップのパッケージ構造の模式図である。
【図２】本発明の実施例に係るチップパッケージングの方法のフローチャートである。
【図３】本発明の実施例に係るチップパッケージングの方法プロセスに対応するプロセス断面図である。
【図４】本発明の実施例に係るチップパッケージングの方法プロセスに対応するプロセス断面図である。
【図５】本発明の実施例に係るチップパッケージングの方法プロセスに対応するプロセス断面図である。
【図６】本発明の実施例に係るチップパッケージングの方法プロセスに対応するプロセス断面図である。
【図７】本発明の実施例に係るチップパッケージングの方法プロセスに対応するプロセス断面図である。
【図８】本発明の実施例に係るチップパッケージングの方法プロセスに対応するプロセス断面図である。
【図９】本発明の実施例に係るチップパッケージングの方法プロセスに対応するプロセス断面図である。
【図１０】本発明の実施例に係るチップパッケージングの方法プロセスに対応するプロセス断面図である。
【図１１】本発明の実施例に係るチップパッケージングの方法プロセスに対応するプロセス断面図である。
【図１２】本発明の実施例に係るチップパッケージングの方法プロセスに対応するプロセス断面図である。
【図１３】本発明の実施例に係るチップパッケージングの方法プロセスに対応するプロセス断面図である。
【図１４】本発明の実施例に係るチップパッケージングの方法プロセスに対応するプロセス断面図である。
【図１５】本発明の実施例に係るチップパッケージングの方法プロセスに対応するプロセス断面図である。
【図１６】本発明の実施例に係るチップパッケージングの方法プロセスに対応するプロセス断面図である。
【図１７】本発明の実施例に係るチップのパッケージ構造の模式図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施例の図面と組み合わせ、本発明の実施例の技術案についてはっきり、かつ完全に説明し、当然ながら、説明される実施例は、本発明の一部の実施例に過ぎず、すべての実施例ではない。本発明の実施例に基づいて、当業者が創造的な労力をせずに取得する他の実施例はいずれも、本発明の特許範囲に属する。
【００２３】
背景技術の部分に記述される通り、従来技術の圧電共振素子チップのパッケージングは、通常、ウェハレベルパッケージングプロセス又はラミネートプロセスを用いてチップのパッケージ構造を形成するが、ウェハレベルパッケージングプロセスは、通常、複雑なフォトリソグラフィプロセス又はウェハーボンディング・TSVプロセスを必要とするため、ウェハレベルパッケージのコストが高くなってしまう。図1に示すように、ラミネートプロセスは、通常、まずデバイスチップをパッケージ基板ユニットに実装し、樹脂薄膜全体を加熱してパッケージ基板ユニットに圧接し、樹脂薄膜自体が非常に薄いが、貼り合わせられた後の信頼性を確保し、デバイスチップの側壁に密着する表面が折れないように、デバイスチップの縁の周辺部分に非常に大きな距離を必要とし、その結果、パッケージのチップ体積が大きくなってしまう。
【００２４】
これに基づいて、本発明の実施例は、チップパッケージングの方法を提供し、前記チップは、共振回路の一側に空胴構造を有する圧電共振素子を備え、本実施例では、前記圧電共振素子が弾性表面波（SAW）圧電共振素子であるか、バルク音波（BAW）圧電共振素子であるか限定されず、本実施例に係るチップパッケージングの方法はいずれも適用できる。
【００２５】
図2を参照して、図2は、本発明の実施例に係るチップパッケージングの方法のフローチャートであり、前記チップパッケージングの方法は、以下のステップを含む。
【００２６】
対向して設けられる第1表面及び第2表面を含み、第1表面に前記圧電共振素子の共振回路及びボンディングパッドが形成され、第1表面に製造したデバイスチップの縁が面取り状に設けられるデバイスを提供するS101。
【００２７】
図3を参照して、図3は、デバイスチップの断面構造の模式図であり、デバイスチップは、対向して設けられる第1表面及び第2表面を含み、第1表面が図3において上面であり、第2表面が図3において下面であり、本実施例では、符号として示されていない。デバイスチップ1の第1表面に圧電共振素子の共振回路11及びボンディングパッド12が形成され、なお、デバイスチップを切断する前、通常、アレイに配列された圧電共振素子セル10をデバイスチップに設けることにより、量産を実現する。圧電共振素子セル10は、いずれも、共振回路11及びボンディングパッド12を備える。
【００２８】
なお、本実施例では、第1表面に製造したデバイスチップの縁は、面取り状に設けられ、本実施例では、デバイスチップの具体的な製造プロセスが限定されず、具体的には、
デバイスを提供するステップと、
図3及び図4を参照して、共振回路及びボンディングパッドを含む複数の圧電共振素子セルを前記デバイスウェハー基板の表面に形成するステップを含むことができる。
【００２９】
なお、その後、デバイスチップとパッケージ基板ユニットとを溶接するとき、ソルダリングペーストを流れにくくするために、本実施例に係るデバイスチップの製造プロセスは、前記ボンディングパッド12に鈍化層を形成するステップと、前記鈍化層をエッチングし、溶接プロセスでのソルダリングペーストが入れるための密閉環状の鈍化ゾーン2を前記ボンディングパッド上に形成し、ソルダリングペーストの流れを止まるステップとをさらに含む。
【００３０】
鈍化層を加工することによって、ボンディングパッドゾーンにSMD（solder mask defined）構造を形成し、それにより、後続の実装溶接工程に、ソルダリングペーストと接触して溶接を完了することを確保する。なお、本実施例では、好ましくは、鈍化ゾーン2で囲まれたボンディングパッドゾーンの面積範囲が100μm＊100μm〜200μm＊200μmであり、面積が大きければ、SMD構造の信頼性及びパッケージ後に機器の内部の低応力を確保し、後続のスポット溶接部がより高い疲労耐性を持つことを確保することができる。
【００３１】
本実施例では、環状の鈍化ゾーンの構造が限定されず、図5及び図6に示すように、図4におけるＡゾーンの平面構造の模式図であり、ボンディングパッド12には環状の鈍化ゾーン2が設けられ、環状の鈍化ゾーン2は、図5に示される角状であってもよく、又は図6に示される円形であってもよく、本実施例では、これについて限定しない。
【００３２】
各セル圧電共振素子周りに、幅が切断カッターより広いスクライブラインをエッチングする。
【００３３】
前記切断カッターを用いて前記スクライブラインに沿って、デバイスウェハー基板を、シングルデバイスに切断し、前記デバイスチップと、共振回路が設けられた表面の縁が面取りを形成する。
【００３４】
図7に示すように、各セル圧電共振素子周りにいずれも、幅が切断カッターの幅より広いスクライブライン3をエッチングし、前記スクライブラインは、開口が大きくかつ側壁が傾斜したトレンチであり、それにより、切断後、各デバイスチップの縁ゾーンが面取りを形成できる。図8に示すように、単一のデバイスチップの構造の模式図であり、デバイスチップの第1表面、すなわち、共振回路が形成された表面の縁が面取り4を形成する。
【００３５】
対向して設けられる第3表面及び第4表面を含み、第3表面にトレンチ及び溶接部が形成されるパッケージ基板ユニットを提供するS102。
【００３６】
本実施例では、パッケージ基板ユニットの内部には導電性構造が設けられ、パッケージ基板ユニットの対向する2つの表面にはいずれも導電性構造が設けられ、特に、そのうち第3表面がデバイスチップに対向して設けられ、第3表面上にトレンチ及び溶接部が形成される。本実施例では、パッケージ基板ユニットの具体的な材質が限定されず、好ましくは、パッケージ基板ユニットは、材質が樹脂又はセラミックであってもよく、パッケージに使用可能なすべてのパッケージ基板ユニットのタイプ、たとえば、金属パッケージ基板ユニットなどを含む。
【００３７】
なお、前記トレンチは、その後、面取り位置に対応して設けられ、従って、本実施例では、パッケージ基板ユニットにおけるトレンチ位置は、溶接するデバイスチップの縁に応じて設けられる。本実施例では、トレンチの幅が限定されず、その幅及び面取りの幅は、実際の必要に応じて、1：1の比率に設定されてもよく、1：1.5の比率に設定されてもよく、本実施例では、これについて限定しない。
【００３８】
前記デバイスチップの第1表面と前記パッケージ基板ユニットの第3表面とを対向して設け、前記溶接部と前記ボンディングパッドとを溶接し、前記トレンチと前記面取り位置とを揃えるようにするS103。
【００３９】
なお、本実施例では、デバイスチップとパッケージ基板ユニットとを溶接する具体的なプロセスが限定されず、ボールマウント方法を用いて溶接してもよく、ボールマウント方法を用いずに溶接してもよい。
【００４０】
ボールマウント方法は、以下のステップを含む。デバイスウェハーのボンディングパッドに金属層及びバリア保護層を設け、次にデバイスチップにボールをマウントし、パッケージ基板の溶接部にソルダリングペーストを印刷し、デバイスチップにおけるボールマウント位置とパッケージ基板ユニットにおけるボンディングパッドとをアライメントし、図9に示すように、パッケージ基板ユニット5にはソルダリングペーストが設けられ、デバイスチップ1にはボールマウントが設けられ、両者を揃え、実装し、次に錫炉に入れた後、デバイスチップとパッケージ基板ユニットとをアライメントして溶接を完了させることができる。
【００４１】
非ボールマウント方法は、以下のステップを含む。パッケージ基板ユニット5における溶接部に鈍化層を製作し、次にエッチングし、パッケージ基板ユニット5における溶接部もSMD構造のボンディングパッドに製作し、次にパッケージ基板の溶接部にソルダリングペーストを印刷し、デバイスチップにおけるボールマウント位置とパッケージ基板ユニットにおけるボンディングパッドとをアライメントし、図10に示すように、パッケージ基板ユニット5のSMD溶接部にはソルダリングペーストが設けられ、デバイスチップ1のSMD構造ボンディングパッドとパッケージ基板ユニット5とを揃え、実装し、次に錫炉に入れた後、デバイスチップとパッケージ基板ユニットとをアライメントして溶接を完了させることができる。
【００４２】
図11を参照して、パッケージ基板ユニット5の1つの表面には、デバイスチップの面取り位置と揃うトレンチ51が設けられる。まずソルダリングペーストを印刷し、シングルデバイスをパッケージ基板ユニット5に実装し、デバイスチップにはSMD構造が予め残されたボンディングパッドが配列されるため、錫炉に入れた後、デバイスチップとパッケージ基板ユニットとをセルフアライメントして溶接を完了させることができる。
【００４３】
本実施例では、好ましくは、デバイスチップとパッケージ基板ユニットとの間の隙間の高さ範囲は、20μmから50μmまでであり、隙間の高さが20ｕmの場合、溶接へ最適な自動アライメント効果を提供できる。
【００４４】
前記デバイスチップの周辺に嵌合し、側壁が前記デバイスチップの側壁に対して傾斜した表面であり、側壁が前記第1表面から前記第2表面への方向に沿って前記デバイスチップから徐々に離れ、側壁と前記デバイスチップの側壁との最近距離が0以上、5μm未満であるマスクプレートを提供するS104。
【００４５】
なお、マスクプレートの具体的なサイズは、デバイスチップのサイズに応じて設定され、マスクプレートがデバイスチップの周辺に嵌合し、本実施例では、マスクプレートとデバイスチップの側壁との間にスリットを有することにより、後続の封止ゲル材料の流れが入れることができる。
【００４６】
本実施例では、マスクプレートの側壁が第1表面から第2表面への方向に沿ってデバイスチップから徐々に離れ、具体的には図12を参照し、マスクプレート7の側壁71がデバイスチップの側壁に対して傾斜した表面であり、マスクプレートの中空部が楔状開口を形成し、マスクプレートの側壁とデバイスチップの側壁との最近距離は、0以上5μm未満であり、具体的には、デバイスチップの側壁に垂直な方向上の距離を意味し、すなわち、デバイスチップの側壁に垂直な方向に、マスクプレートの、デバイスチップとの最も近い位置であり、デバイスチップの側壁との間の距離が0であってもよく、又は0より大きく5μm未満であってもよく、マスクプレートのデバイスチップと最も近い位置と、デバイスチップの側壁との間の距離が0より大きく、5μm未満である場合、残された封止ゲル材料の厚み及びマスクプレートの精度を確保でき、それにより、プロセスの量産可能性を確保し、図12に示すように、マスクプレート7の一番下は、デバイスチップの側壁に垂直な方向に、デバイスチップと最も近い位置であり、それとデバイスチップの側壁との間の距離が0にされても、マスクプレートの側壁が傾斜した側壁であるため、マスクプレートの側壁の、デバイスチップの側壁に対向する位置に同様に隙間を残すことができ、封止ゲル材料が通過しやすい。
【００４７】
封止ゲル材料を印刷し、前記封止ゲル材料が前記マスクプレートの傾斜面を介して前記トレンチに落下し、前記トレンチと前記面取りとの間に封止ゲルを形成するS105。
【００４８】
図12を参照して、図10における矢方向に沿って封止ゲル材料9に対してスキージ8によって掻き操作を行い、図13に示すように、デバイスチップとマスクプレート7との間のスリットを介して、封止ゲル材料9がパッケージ基板ユニット5のトレンチ51に落下する。
【００４９】
なお、封止ゲル材料がデバイスチップとパッケージ基板ユニットとの間に拡散し、共振回路を汚染し、共振回路の性能に影響を与えることを回避するように、本実施例では、好ましくは、前記封止ゲル材料は、UV硬化型樹脂材料である、常温粘度範囲が250pa.sから800pa.sまでである。樹脂材料が高粘度を持ち、従って、マスクプレートの形状及び樹脂材料の粘度係数を制御することによって、封止ゲル材料がマスクプレートとデバイスチップとの間のスリットを通過し、パッケージ基板ユニットのトレンチに落下することができ、横方向に流れて、共振回路を汚染してしまうことが生じにくい。
【００５０】
前記第1表面から前記第2表面への方向に沿って前記マスクプレートを離れさせ、前記マスクプレートによって前記デバイスチップの側壁におけるにおける余分な封止ゲルを除去し、残りの封止ゲルで前記面取りと前記トレンチとの間に樹脂薄膜を形成し、前記樹脂薄膜、前記デバイスチップ、及び前記パッケージ基板ユニットの間にキャビティを形成するS106。
【００５１】
図14に示すように、第1表面から第2表面への方向に沿って、すなわち、図14における矢に示される方向に沿って、マスクプレート7を離れさせ、マスクプレート7の、デバイスチップの側壁と最も近い位置がスキージに類似した役割を果たすことができ、それにより、デバイスチップの側壁における余分な封止ゲル材料を除去し、残りの封止ゲル材料が面取りとトレンチとの間に樹脂薄膜90を形成し、樹脂薄膜90、デバイスチップ1及びパッケージ基板ユニット5の間に密閉したキャビティを形成し、該キャビティは、圧電共振素子の共振空胴である。
【００５２】
ただし、封止ゲル材料のスキージ印刷の完了直後、印刷用のマスクプレートを分離させ、液体封止ゲル材料が流延法で側壁樹脂薄膜を形成し、最終的にトレンチ及び面取りによりガイドされて、安定した側壁液体樹脂薄膜を形成する。
【００５３】
樹脂薄膜位置における封止ゲルを硬化させるS107。
【００５４】
なお、封止ゲル材料を高温で硬化させると、封止ゲル材料の流動性がより高くなり、その結果、封止ゲル材料の側壁の形状が不安定になってしまい、従って、本実施例では、好ましくは、封止ゲル材料は、UV硬化型樹脂材料であり、前記樹脂薄膜位置における残りの封止ゲルをUV光で硬化させることができる。
【００５５】
図15を参照して、硬化後の封止ゲルで樹脂薄膜90を形成し、デバイスチップの側壁に垂直な方向における樹脂薄膜90の厚みは、図15におけるhとして示され、発明者の実験によれば、樹脂薄膜の厚みhが5μmから30μmまでに制御できることが発見された。
【００５６】
前記デバイスの第2表面、側壁及び前記キャビティ形成する樹脂薄膜の外側にジェットモールディングによって、パッケージケースを成形するS108。
【００５７】
本実施例では、スキージ及びマスクプレートの設置によって形成された樹脂薄膜の厚みは、薄くなることができ、通常、5μm〜30μmだけであり、実際の使用で、樹脂薄膜の安定性が悪く、従って、デバイスの第2表面、側壁及び前記キャビティ形成する樹脂薄膜の外側にジェットモールディングによって、パッケージケースを成形する必要がある。
【００５８】
本実施例では、ジェットモールディングは、熱硬化性ジェットモールディングを用い、成形の具体的なプロセスが限定されず、以下を含むことができる。
【００５９】
標準成形プロセスを用いる：成形条件は、成形圧が8トン〜12トン、成形温度が165℃〜175℃であり、標準柱状ジェットモールディングを用いる。
成形圧が35Bar、成形温度が同様に165℃〜175℃であり、標準粉末ジェットモールディングを用いた標準の圧縮成形（compression molding）プロセスを用いる。
成形圧15Bar〜25Bar、成形温度145℃〜155℃の液体のジェットモールディングを用いる。
【００６０】
本実施例では、密封樹脂薄膜の厚み及び強度が小さく、従って、キャビティが密封された樹脂薄膜がより高い安定性及び信頼性を持つことを確保するために、本実施例では、低圧低温及び液体のジェットモールディングを用いて成形プロセスを行う。好ましくは、成形の具体的なプロセスは、以下を含む。
【００６１】
液体のジェットモールディングを提供するステップと、
成形圧範囲を15Bar〜25Bar、温度範囲を145℃〜155℃に設定し、さらに好ましくは、成形温度を150℃に設定するステップと、
デバイスの第2表面、側壁及び樹脂薄膜の外側にパッケージケースを成形するステップを含む。
【００６２】
図16に示すように、パッケージケース100は、パッケージ基板ユニット5以外のすべての構造を取り囲み、成形プロセスが同様にパッケージケース側壁の厚みを正確に制御できるので、本実施例では、パッケージケースの厚みＨは、50μm〜100μmであり得る。
【００６３】
本発明の実施例に係るチップパッケージングの方法は、圧電共振素子を有するチップ構造の生産に適用され、まず、パッケージ基板ユニットとデバイスチップとを溶接し、デバイスチップの縁が面取り状に設けられ、パッケージ基板ユニットにトレンチが設けられ、面取り部分がパッケージ基板ユニットにおけるトレンチと揃い、次にマスクプレートを設け、前記マスクプレートの、デバイスチップに向く表面が傾斜面であり、楔状開口を形成し、封止ゲル材料を印刷し、面取り及びトレンチ部分に封止ゲル材料を充填し、次にパッケージ基板ユニットとは反対の方向に沿ってマスクプレートを離れさせ、マスクプレートの楔状開口の開口が小さいゾーンによって余分な封止ゲル材料をデバイスチップから除去し、残りの封止ゲル材料を再硬化させ、最終的にデバイスチップとパッケージ基板ユニットとの間に樹脂薄膜を形成し、樹脂薄膜、デバイスチップ及びパッケージ基板ユニットの間に圧電共振素子のキャビティを形成し、次にパッケージケースを成形することにより、圧電共振素子チップのパッケージングを完了させる。樹脂薄膜の厚みが薄いが、パッケージケースがパッケージケースの内部へ高性能の保護を提供できる。
【００６４】
上記パッケージングの方法を用いて形成された、圧電共振素子を備えるチップ構造は、樹脂薄膜を介してパッケージ基板ユニットとデバイスチップとを接続し、キャビティを形成し、樹脂薄膜の厚みが薄く、デバイスチップ及びパッケージ基板ユニットの体積に影響を与えず、ウェハレベルパッケージの体積を実現でき、また、印刷することによって樹脂薄膜を形成し、複雑なプロセスが不要であり、コストがラミネートパッケージに近く、従って、本発明に係るパッケージングの方法で得られたチップは、小型化の要求を満たすとともに、低コストの特徴を有し、小型化及び低コストを兼ね揃える。
【００６５】
本発明の実施例は、同じ発明概念に基づいて、チップのパッケージ構造をさらに提供し、図16を参照し、前記チップのパッケージ構造は、圧電共振素子構造を備え、具体的には、
【００６６】
対向しかつ間隔をおいて設けられ、電気的に接続されるパッケージ基板ユニット5と、デバイスチップ1を備え、デバイスチップ1のパッケージ基板ユニット5に向く表面には共振回路が設けられ、
【００６７】
パッケージ基板ユニット5のデバイスチップ1に向く表面にはトレンチ51が設けられ、トレンチ51がデバイスチップ1のパッケージ基板ユニット5における投影の縁に対応し、
デバイスチップ1の縁は、面取り状に設けられ、
トレンチ51と面取り4との間には、密閉パッケージ基板ユニット5とデバイスチップ1との間に介在する樹脂薄膜90が設けられ、樹脂薄膜90、デバイスチップ1及びパッケージ基板ユニット5がキャビティを構成し、
デバイスチップ1のパッケージ基板ユニットとは反対の表面、デバイスチップ1の側壁、樹脂薄膜90のキャビティとは反対の表面及びパッケージ基板ユニットを被覆するパッケージケース100を備える。
【００６８】
本実施例では、パッケージ基板ユニットとデバイスチップとの間の電気的接続が限定されず、好ましくは、パッケージ基板ユニット5とデバイスチップ1との相対面は、溶接部で間隔、そして溶接部を通じて電気的に接続される。
【００６９】
本実施例では、最終的に形成される構造では、プロセスを制御することによって、樹脂薄膜90の厚み範囲を、5μmから30μmまでにすることができる。パッケージケース100の側壁の厚み範囲は、50μmから100μmまでである。
【００７０】
前記チップのパッケージ構造は、圧電共振素子10を備えるシステム・イン・パッケージ（SIP、system in package）モジュールであり、前記システム・イン・パッケージSIPモジュールは、図17における20に示すように、スイッチ（Switch）と、ローノイズアンプ（LNA、low noise amplifier）と、又はパワーアンプ（PA、power amplifier）をさら含まれ、抵抗インダクタンスなどの受動機器30などの構造を含まれてもよく、本実施例では、これについて限定しない。
【００７１】
なお、本発明の実施例に係るパッケージングの方法は、さらに、複数の圧電共振素子のデバイスチップ構造を同時にパッケージングでき、それにより、ツーインワン、スリーインワン、フォーインワンなどのオールインワンの圧電共振素子製品、また、デュプレクサ、クワッドプレクサ、ヘキサプレクサ、オクタプレクなどのマルチプレクサ製品を含む複数の圧電共振素子のパッケージ構造を得て、最小の製品構造及び最適な性能を直接実現する。
【００７２】
本発明の実施例に係るチップのパッケージ構造は、以上の実施例に記載のチップパッケージングの方法を用いるため、従来のプロセス及び機器を直接利用でき、成熟した材料を有し、すべての圧電共振素子タイプ（SAW及びBAWのすべてのタイプ）のパッケージングに適用できるとともに、単一の圧電共振素子及び複数の圧電共振素子のパッケージングにも適用でき、また、圧電共振素子を備えた、様々なセルラー端末に必要なRFフロントエンドモジュール（SIP module）のパッケージングにも適合できる。セルラー端末は、2G／3G／4G／5Gの携帯電話、WiFi、Pad、スマートウォッチ、IOT、自動車などの端末シナリオにおける端末機器を含む。
【００７３】
本発明の実施例に係るチップのパッケージ構造は、以上の実施例に記載のチップパッケージングの方法でパッケージングされ、樹脂薄膜を介してパッケージ基板ユニットとデバイスチップとを接続し、キャビティを形成し、樹脂薄膜の厚みが薄く、デバイスチップ及びパッケージ基板ユニットの体積に影響を与えず、ウェハレベルパッケージの体積を実現できるとともに、印刷することによって樹脂薄膜を形成し、複雑なプロセスが不要であり、コストがラミネートパッケージに近く、従って、本発明に係るパッケージングの方法で得られたチップは、小型化の要求を満たすとともに、低コストの特徴を有し、小型化及び低コストを兼ね揃える。
【００７４】
なお、本明細書の各実施例は、いずれも漸進的に説明されており、各実施例は、他の実施例とは異なる強調点を有し、各実施例間の同じ、または類似の部分については相互に参照することができる。
【００７５】
また、なお、本明細書では、たとえば第1及び第2などの関係用語は、必ずしもなく実施形態又は操作間にいかなるそのような実際の関係又は順序が存在することを必ずしも要求又は暗示することなく、実施形態又は操作を他の実施形態又は操作から区別することのみに使用される。用語「含む」「備える」又はそれらの他の任意の変形は、非排他的な包含を網羅することを意図しており、そのため、一連の要素を含む物品、又は機器はこれらの要素のみを含むだけでなく、明示的に列挙されていない他の要素も含む、又はそのような物品、又は機器に固有の要素を更に含む。さらなる制限がない限り、「・・・を含む」という文によって限定される要素は、上記要素を含む物品、又は機器にさらに他の同じ要素が存在する場合を排除しない。
【００７６】
開示される実施例についての上記説明は、当業者が本発明を実現するか、又は使用することを可能にする。これらの実施例に対する様々な補正は、当業者にとって自明なものであり、本明細書で定義された包括的な原理は、本発明の精神又は範囲から逸脱することなく、他の実施例で実現できる。従って、本発明は、本明細書に示されるこれらの実施例に制限されず、本明細書に開示される原理及び新規特徴と一致する最も広い範囲を満たすべきである。
【符号の説明】
【００７７】
１    デバイスチップ
２    鈍化ゾーン
３    スクライブライン
４    面取り
５    パッケージ基板ユニット
７    マスクプレート
８    スキージ
９    封止ゲル材料
１０  圧電共振素子セル
１１  共振回路
１２  ボンディングパッド
５１  トレンチ
９０  樹脂薄膜
１００  パッケージケース
【図１】
0006950990.tif 000002
【図２】
0006950990.tif 000003
【図３】
0006950990.tif 000004
【図４】
0006950990.tif 000005
【図５】
0006950990.tif 000006
【図６】
0006950990.tif 000007
【図７】
0006950990.tif 000008
【図８】
0006950990.tif 000009
【図９】
0006950990.tif 000010
【図１０】
0006950990.tif 000011
【図１１】
0006950990.tif 000012
【図１２】
0006950990.tif 000013
【図１３】
0006950990.tif 000014
【図１４】
0006950990.tif 000015
【図１５】
0006950990.tif 000016
【図１６】
0006950990.tif 000017
【図１７】
0006950990.tif 000018