(57)【特許請求の範囲】
【請求項１】
第１入出力ポート、第２入出力ポート、第１コイル、第２コイル、第３コイル及びキャパシタを備え、
前記第１コイルは前記第１入出力ポートと前記第２入出力ポートとの間にシリーズに接続され、
前記第２コイルは、前記第１入出力ポートと前記第２入出力ポートとの間に構成される入出力線路と、グランドと、の間にシャントに接続され、
前記第１コイルと前記第２コイルとは互いに磁界結合し、
前記第３コイルは前記第１コイル及び前記第２コイルに磁界結合し、
前記キャパシタは前記第３コイルに接続され、前記キャパシタと前記第３コイルとを含む、前記入出力線路とは異なる閉路が構成された、
ことを特徴とする整合回路。
【請求項２】
前記第３コイルは前記第２コイルよりも前記第１コイルに強く磁界結合する、
請求項１に記載の整合回路。
【請求項３】
前記キャパシタは制御電圧に応じて容量が変化する可変容量素子である、
請求項１または２に記載の整合回路。
【請求項４】
前記閉路は直列に挿入される抵抗成分を含む、
請求項１から３のいずれかに記載の整合回路。
【請求項５】
コイル導体パターンが形成された絶縁性基材を含む複数の絶縁性基材の積層体であり、
前記積層体の外面に、第１入出力端子、第２入出力端子、グランド端子及びキャパシタ接続端子が形成され、
前記積層体の内部に、前記コイル導体パターンによる、第１コイル、第２コイル及び第３コイルが形成され、
前記第１コイルは前記第１入出力端子と前記第２入出力端子との間にシリーズに接続され、
前記第２コイルは、前記第１入出力端子と前記第２入出力端子との間に構成される入出力線路と、前記グランド端子と、の間にシャントに接続され、
前記第１コイル、前記第２コイル及び前記第３コイルは共通の巻回軸を有し、
前記第１コイルは前記共通の巻回軸方向に前記第２コイルと前記第３コイルとで挟まれ、
前記第１コイルと前記第２コイルとは互いに磁界結合し、
前記第３コイルは前記第１コイル及び前記第２コイルに磁界結合し、
前記第１コイルは、一端が前記第１入出力端子に接続され、他端が前記第２入出力端子に接続され、
前記第２コイルは、一端が前記第２入出力端子に接続され、他端が前記グランド端子に接続され、
前記第３コイルは、一端が前記グランド端子に接続され、他端が前記キャパシタ接続端子に接続される、
ことを特徴とする整合回路素子。
【請求項６】
前記第２コイルは前記第１コイルに比べてコイル径が小さい、
請求項５に記載の整合回路素子。
【請求項７】
通信回路と、アンテナと、前記通信回路と前記アンテナとの間に接続される整合回路と、を備え、
前記整合回路は、
第１入出力ポート、第２入出力ポート、第１コイル、第２コイル、第３コイル及びキャパシタを有し、
前記第１コイルは前記第１入出力ポートと前記第２入出力ポートとの間にシリーズに接続され、
前記第２コイルは、前記第１コイルと前記第２入出力ポートとの間と、グランドと、の間にシャントに接続され、
前記第１コイルと前記第２コイルとは互いに磁界結合し、
前記第３コイルは前記第１コイル及び前記第２コイルに磁界結合し、
前記キャパシタは前記第３コイルに接続され、前記キャパシタと前記第３コイルとを含む閉路が構成された、
ことを特徴とする通信装置。
【請求項８】
増幅回路と、アンテナと、前記増幅回路と前記アンテナとの間に接続される整合回路と、を備え、
前記整合回路は、
第１入出力ポート、第２入出力ポート、第１コイル、第２コイル、第３コイル及びキャパシタを有し、
前記第１コイルは前記第１入出力ポートと前記第２入出力ポートとの間にシリーズに接続され、
前記第２コイルは、前記第１コイルと前記第２入出力ポートとの間と、グランドと、の間にシャントに接続され、
前記第１コイルと前記第２コイルとは互いに磁界結合し、
前記第３コイルは前記第１コイル及び前記第２コイルに磁界結合し、
前記キャパシタは前記第３コイルに接続され、前記キャパシタと前記第３コイルとを含む閉路が構成された、
ことを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波回路における整合回路、その主要部を構成する整合回路素子及び整合回路を備える通信装置に関する。
【背景技術】
【０００２】
従来、携帯電話端末等において、ＲＦＩＣとアンテナとの間には、ＲＦＩＣの出力インピーダンスをアンテナの特性インピーダンスに整合させる整合回路が設けられる。または、パワーアンプとアンテナとの間に、パワーアンプの出力インピーダンスをアンテナの特性インピーダンスに整合させる整合回路が設けられる。【０００３】
例えば特許文献１には、シリーズ接続のインダクタとシャント接続のキャパシタとによるＬＣフィルタ回路で整合回路が構成されている。また、必要に応じて、ＬＣフィルタ回路を多段構成とする場合もある。【０００４】
ＬＣフィルタ回路構成の整合回路は、良好なインピーダンス整合が得られる周波数帯域が狭い。また、インピーダンス整合のために必要な素子数が多いため、損失が大きい傾向がある。【０００５】
一方、オートトランス構造のインピーダンス整合回路が特許文献２に示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１７−８４８９８号公報
【特許文献２】国際公開第２０１１／０９００８０号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献２に開示されているオートトランス構造の整合回路においては、オートトランスの寄生リアクタンス成分の値を定めることで、アンテナのインピーダンス周波数特性に追従するようにトランス比を変えることができ、そのことで広帯域に亘ってインピーダンス整合させることができる。【０００８】
このような整合回路を、通信回路とパワーアンプとアンテナとを備えた装置において、例えば通信回路とパワーアンプとの間に適用すると仮定した場合に、例えばパワーアンプで生じる高調波成分が、パワーアンプに接続するアンテナから放射されないように、その高調波成分を抑制するため、整合回路の前段又は後段にローパスフィルタやバンドパスフィルタを設けることが考えられる。【０００９】
このような整合回路を例えばパワーアンプとアンテナとの間に適用する場合に、例えばパワーアンプで生じる高調波成分がアンテナから放射されないように、その高調波成分を抑制するため、整合回路の前段又は後段にローパスフィルタやバンドパスフィルタが設けられることがある。【００１０】
上記フィルタは一般にＬＣ回路で構成されるので、そのフィルタを設けることで、インダクタ及びキャパシタによる損失が必然的に増加する。このように、インピーダンス整合回路とフィルタとを必要とする高周波回路において、信号伝搬ラインにフィルタを挿入することにより損失が増加することは、パワーアンプの出力部とアンテナとの間に設けられる回路に限らず、インピーダンス整合回路とフィルタとを備える高周波回路に共通の課題である。【００１１】
そこで、本発明の目的は、広帯域に亘るインピーダンス整合機能及びフィルタ機能を有する、低損失な整合回路、その主要部を構成する整合回路素子及び整合回路を備える通信装置を提供することにある。
【課題を解決するための手段】
【００１２】
（Ａ）本開示の一例としての整合回路は、
第１入出力ポート、第２入出力ポート、第１コイル、第２コイル、第３コイル及びキャパシタを備え、
前記第１コイルは前記第１入出力ポートと前記第２入出力ポートとの間にシリーズに接続され、
前記第２コイルは、前記第１入出力ポートと前記第２入出力ポートとの間に構成される入出力線路と、グランドと、の間にシャントに接続され、
前記第１コイルと前記第２コイルとは互いに磁界結合し、
前記第３コイルは前記第１コイル及び前記第２コイルの少なくとも一方と磁界結合し、
前記キャパシタは前記第３コイルに接続され、前記キャパシタと前記第３コイルとを含む、前記入出力線路とは異なる閉路が構成された、
ことを特徴とする。【００１３】
（Ｂ）本開示の一例としての整合回路素子は、
コイル導体パターンが形成された絶縁性基材を含む複数の絶縁性基材の積層体であり、
前記積層体の外面に、第１入出力端子、第２入出力端子、グランド端子及びキャパシタ接続端子が形成され、
前記積層体の内部に、前記コイル導体パターンによる、第１コイル、第２コイル及び第３コイルが形成され、
前記第１コイルは前記第１入出力端子と前記第２入出力端子との間にシリーズに接続され、
前記第２コイルは、前記第１入出力端子と前記第２入出力端子との間に構成される入出力線路と、前記グランド端子と、の間にシャントに接続され、
前記第１コイル、前記第２コイル及び前記第３コイルは共通の巻回軸を有し、
前記第１コイルは前記共通の巻回軸方向に前記第２コイルと前記第３コイルとで挟まれ、
前記第１コイルと前記第２コイルとは互いに磁界結合し、
前記第３コイルは前記第１コイル及び前記第２コイルの少なくとも一方と磁界結合し、
前記第１コイルは、一端が前記第１入出力端子に接続され、他端が前記第２入出力端子に接続され、
前記第２コイルは、一端が前記第２入出力端子に接続され、他端が前記グランド端子に接続され、
前記第３コイルは、一端が前記グランド端子に接続され、他端が前記キャパシタ接続端子に接続される、
ことを特徴とする。【００１４】
（Ｃ）本開示の一例としての通信装置は、
通信回路と、アンテナと、前記通信回路と前記アンテナとの間に接続される整合回路と、を備える。または、増幅回路と、アンテナと、前記増幅回路と前記アンテナとの間に接続される整合回路と、を備える。【００１５】
そして、前記整合回路は、
第１入出力ポート、第２入出力ポート、第１コイル、第２コイル、第３コイル及びキャパシタを有し、
前記第１コイルは前記第１入出力ポートと前記第２入出力ポートとの間にシリーズに接続され、
前記第２コイルは、前記第１入出力ポートと前記第２入出力ポートとの間に構成される入出力線路と、グランドと、の間にシャントに接続され、
前記第１コイルと前記第２コイルとは互いに磁界結合し、
前記第３コイルは前記第１コイル及び前記第２コイルの少なくとも一方と磁界結合し、
前記キャパシタは前記第３コイルに接続され、前記キャパシタと前記第３コイルとを含む閉路が構成された、
ことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、広帯域に亘るインピーダンス整合機能及び所定の減衰極を有する低挿入損失な整合回路、その主要部を構成する整合回路素子及び整合回路を備える通信装置が得られる。
【図面の簡単な説明】
【００１７】
【図１】図１は第１の実施形態に係る整合回路の回路図である。
【図２】図２（Ａ）、図２（Ｂ）、図２（Ｃ）は、第１の実施形態に係る別の整合回路１０１Ｂの回路図である。
【図３】図３（Ａ）は、図１に示した第１コイルＬ１及び第２コイルＬ２で構成されるオートトランスの構成を示す回路図である。図３（Ｂ）は、図３（Ａ）に示す回路の等価回路図である。
【図４】図４は第１の実施形態の別の整合回路１０１Ｃの回路図である。
【図５】図５（Ａ）、図５（Ｂ）、図５（Ｃ）は、それぞれ整合回路１０１Ａａ，１０１Ａｂ，１０１Ａｃの回路図である。
【図６】図６は、キャパシタＣと第３コイルＬ３とを含む閉路による共振回路の作用効果を示す図であり、第１入出力ポートＰ１と第２入出力ポートＰ２との間の挿入損失の周波数特性図である。
【図７】図７は、キャパシタＣと第３コイルＬ３とを含む閉路による共振回路の作用効果を示す図であり、第１入出力ポートＰ１と第２入出力ポートＰ２との間の挿入損失の周波数特性図である。
【図８】図８（Ａ）、図８（Ｂ）、図８（Ｃ）は、整合回路１０１Ａを備える通信装置の主要部の構成を示す回路図である。
【図９】図９は第２の実施形態に係る整合回路素子１２の斜視図である。
【図１０】図１０は、整合回路素子１２を備える整合回路１０２の回路図である。
【図１１】図１１は整合回路素子１２の各層の平面図である。
【図１２】図１２は、図１１とは別構成の整合回路素子１２の各層の平面図である。
【図１３】図１３は、図１１、図１２とは別構成の整合回路素子１２の各層の平面図である。
【図１４】図１４は第３の実施形態に係る通信装置２０３の回路図である。
【図１５】図１５は、可変容量素子ＶＣと第３コイルＬ３とを含む閉路による共振回路の作用効果を示す図であり、図１４における第１入出力端子Ｅ１と第２入出力端子Ｅ２との間の挿入損失の周波数特性図である。
【図１６】図１６（Ａ）は第４の実施形態に係る通信装置２０４Ａの回路図である。図１６（Ｂ）は第４の実施形態に係る通信装置２０４Ｂの回路図である。図１６（Ｃ）は第４の実施形態に係る通信装置２０４Ｃの回路図である。
【発明を実施するための形態】
【００１８】
まず、本発明に係る整合回路、整合回路素子及び通信装置の幾つかの態様について列挙する。
【００１９】
本発明に係る第１の態様の整合回路は、
第１入出力端子、第２入出力端子、第１コイル、第２コイル、第３コイル及びキャパシタを備え、
前記第１コイルは前記第１入出力端子と前記第２入出力端子との間にシリーズに接続され、
前記第２コイルは、前記第１入出力端子と前記第２入出力端子との間に構成される入出力線路と、グランドと、の間にシャントに接続され、
前記第１コイルと前記第２コイルとは互いに磁界結合し、
前記第３コイルは前記第１コイル及び前記第２コイルの少なくとも一方と磁界結合し、
前記キャパシタは前記第３コイルに接続され、前記キャパシタと前記第３コイルとを含む、前記入出力線路とは異なる閉路が構成された、
ことを特徴とする。
【００２０】
上記構成によれば、先ず第１コイルと第２コイルでオートトランスが構成され、キャパシタと第３コイルとを含む閉路が、キャパシタのキャパシタンスと第３コイルのインダクタンスとで所定周波数で共振する共振回路として作用し、この共振回路がオートトランスに磁界結合する。そのため、上記オートトランスによるインピーダンス整合の周波数依存性を大きく変化させることなく、つまり、整合特性を保ったまま、上記共振周波数を減衰極とする、挿入損失の周波数特性をもたせることができる。そして、第３コイルは上記オートトランスに磁界結合するので、オートトランスの前段又は後段に、ＬＣフィルタを単に挿入した回路構成に比べて、素子による損失の増加を低減できる。
【００２１】
本発明に係る第２の態様の整合回路では、前記第３コイルは前記第２コイルよりも前記第１コイルに強く磁界結合する。この構造によれば、減衰極での減衰量が大きくなる。
【００２２】
本発明に係る第３の態様の整合回路では、前記第３コイルは前記第１コイル及び前記第２コイルに磁界結合する。この構造によれば、減衰帯域の周波数幅が広くなり、且つ減衰量が大きくなる。
【００２３】
本発明に係る第４の態様の整合回路では、前記キャパシタは制御電圧に応じて容量が変化する可変容量素子である。この構造によれば、制御電圧によって減衰極の周波数を定めることができる。
【００２４】
本発明に係る第５の態様の整合回路では、前記閉路は直列に挿入される抵抗成分を含む。この構造によれば、上記閉路による共振回路の共振のＱ値を所定値に低下させることができ、そのことで減衰極の周波数帯域幅を定めることができる。
【００２５】
本発明に係る第６の態様の整合回路素子は、
コイル導体パターンが形成された絶縁性基材を含む複数の絶縁性基材の積層体であり、
前記積層体の外面に、第１入出力端子、第２入出力端子、グランド端子及びキャパシタ接続端子が形成され、
前記積層体の内部に、前記コイル導体パターンによる、第１コイル、第２コイル及び第３コイルが形成され、
前記第１コイルは前記第１入出力端子と前記第２入出力端子との間にシリーズに接続され、
前記第２コイルは、前記第１入出力端子と前記第２入出力端子との間に構成される入出力線路と、前記グランド端子と、の間にシャントに接続され、
前記第１コイル、前記第２コイル及び前記第３コイルは共通の巻回軸を有し、
前記第１コイルは前記共通の巻回軸方向に前記第２コイルと前記第３コイルとで挟まれ、
前記第１コイルと前記第２コイルとは互いに磁界結合し、
前記第３コイルは前記第１コイル及び前記第２コイルの少なくとも一方と磁界結合し、
前記第１コイルは、一端が前記第１入出力端子に接続され、他端が前記第２入出力端子に接続され、
前記第２コイルは、一端が前記第２入出力端子に接続され、他端が前記グランド端子に接続され、
前記第３コイルは、一端が前記グランド端子に接続され、他端が前記キャパシタ接続端子に接続される、
ことを特徴とする。
【００２６】
上記構成によれば、第１コイルと第２コイルとが高い結合度で結合するので、結合に寄与しないインダクタンス成分（漏れインダクタンス）による周波数依存性が抑制される。また、第３コイルは第１コイル及び第２コイルにそれぞれ高い結合度で結合するので、キャパシタ接続端子とグランドとの間にキャパシタを接続することで、キャパシタと第３コイルとによる共振回路がオートトランスに磁界結合し、この共振回路の共振周波数を減衰極とする、挿入損失の周波数特性をもたせることができる。
【００２７】
本発明に係る第７の態様の整合回路素子では、前記第２コイルは前記第１コイルに比べてコイル径が小さい。この構造によれば、第２コイルと第３コイルとの結合が抑制され、減衰極での減衰量の減少が抑制される。
【００２８】
本発明に係る第８の態様の通信装置は、
通信回路と、アンテナと、前記通信回路と前記アンテナとの間に接続された整合回路と、を備え、
前記整合回路は、
第１入出力端子、第２入出力端子、第１コイル、第２コイル、第３コイル及びキャパシタを有し、
前記第１コイルは前記第１入出力端子と前記第２入出力端子との間にシリーズに接続され、
前記第２コイルは、前記第１コイルと前記第２入出力端子との間と、グランドと、の間にシャントに接続され、
前記第１コイルと前記第２コイルとは互いに磁界結合し、
前記第３コイルは前記第１コイル及び前記第２コイルの少なくとも一方と磁界結合し、
前記キャパシタは前記第３コイルに接続され、前記キャパシタと前記第３コイルとを含む閉路が構成された、
ことを特徴とする。
【００２９】
上記構成によれば、通信回路と、この通信回路の出力インピーダンスより低インピーダンスのアンテナとをインピーダンス整合させるとともに、所定周波数帯域を減衰させる特性をもたせることができる。
【００３０】
本発明に係る第９の態様の通信装置は、
増幅回路と、アンテナと、前記増幅回路と前記アンテナとの間に接続される整合回路と、を備え、
前記整合回路は、
第１入出力端子、第２入出力端子、第１コイル、第２コイル、第３コイル及びキャパシタを有し、
前記第１コイルは前記第１入出力端子と前記第２入出力端子との間にシリーズに接続され、
前記第２コイルは、前記第１コイルと前記第２入出力端子との間と、グランドと、の間にシャントに接続され、
前記第１コイルと前記第２コイルとは互いに磁界結合し、
前記第３コイルは前記第１コイル及び前記第２コイルの少なくとも一方と磁界結合し、
前記キャパシタは前記第３コイルに接続され、前記キャパシタと前記第３コイルとを含む閉路が構成された、
ことを特徴とする。
【００３１】
上記構成によれば、通信回路と、この通信回路の出力インピーダンスより低インピーダンスの増幅回路とをインピーダンス整合させるとともに、所定周波数帯域を減衰させる特性をもたせることができる。
【００３２】
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明又は理解の容易性を考慮して、実施形態を説明の便宜上分けて示すが、異なる実施形態で示した構成の部分的な置換又は組み合わせは可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【００３３】
《第１の実施形態》
図１は第１の実施形態に係る整合回路の回路図である。図１に示す整合回路１０１Ａは、第１入出力ポートＰ１、第２入出力ポートＰ２、第１コイルＬ１、第２コイルＬ２、第３コイルＬ３及びキャパシタＣを備える。第１コイルＬ１は第１入出力ポートＰ１と第２入出力ポートＰ２との間にシリーズに接続され、第２コイルＬ２は、第１入出力ポートＰ１と第２入出力ポートＰ２との間に構成される入出力線路ＳＬと、グランドと、の間にシャントに接続されている。そして、第１コイルＬ１と第２コイルＬ２とは互いに磁界結合する。第３コイルＬ３は第１コイルＬ１及び第２コイルＬ２の少なくとも一方と磁界結合する。キャパシタＣは第３コイルＬ３に接続され、キャパシタＣと第３コイルＬ３とを含む閉路が構成されている。
【００３４】
図１において、第１コイルＬ１と第２コイルＬ２との結合係数をｋ１２、第１コイルＬ１と第３コイルＬ３との結合係数をｋ１３、第２コイルＬ２と第３コイルＬ３との結合係数をｋ２３、でそれぞれ表している。
【００３５】
上記第１入出力ポートＰ１、第２入出力ポートＰ２、第１コイルＬ１及び第２コイルＬ２によってオートトランスが構成されている。
【００３６】
図２（Ａ）、図２（Ｂ）、図２（Ｃ）は、第１の実施形態に係る別の整合回路１０１Ｂの回路図である。これら整合回路１０１Ｂは等価的に同じ回路である。図１に示した整合回路１０１Ａとは、キャパシタＣと第３コイルＬ３とを含む閉路が接地されている点で異なる。整合回路１０１Ｂは、第３コイルＬ３と第１コイルＬ１との間に生じる寄生容量及び第３コイルと第２コイルＬ２との間に生じる寄生容量の少なくとも一方が特性に影響を与える。これら寄生容量がある程度小さければ、整合回路１０１Ｂは整合回路１０１Ａと等価的に同じ回路である。
【００３７】
図３（Ａ）は図１に示した第１コイルＬ１及び第２コイルＬ２で構成されるオートトランスの構成を示す回路図である。図３（Ｂ）は、図３（Ａ）に示す回路の等価回路図である。ここで、第１コイルＬ１の自己インダクタンスをL1、第２コイルＬ２の自己インダクタンスをL2、第１コイルＬ１と第２コイルＬ２との結合係数をk12、第１コイルＬ１と第２コイルＬ２との結合により生じる相互インダクタンスをMで表すと、
M = k12√(L1*L2)  であり、トランス比は (L1 + L2 + 2M) ： L2
で表される。したがって、例えば、(L1 + L2 + 2M) ： L2＝５０：３であれば、整合回路１０１Ａの第１入出力ポートＰ１に接続される回路のインピーダンスが５０Ω、第２入出力ポートＰ２に接続される回路のインピーダンスが３Ωであるとき、整合回路１０１Ａは入出力間を適正にインピーダンス整合する。また、このようなトランス比であるため、第１入出力ポートＰ１に接続される回路のインピーダンスが第２入出力ポートＰ２に接続される回路のインピーダンスより高い場合に、第１コイルＬ１の自己インダクタンスL1と第２コイルＬ２の自己インダクタンスL2を変えることなく、第１コイルＬ１と第２コイルＬ２との結合係数ｋ１2を調整するだけでも適正にインピーダンス整合することが可能となる。
【００３８】
図４は第１の実施形態の別の整合回路１０１Ｃの回路図である。整合回路１０１Ａと整合回路１０１Ｃとでは、入出力線路ＳＬに対する第２コイルＬ２の接続位置が異なる。または、第１入出力ポートＰ１と第２入出力ポートＰ２とを交換した関係ということもできる。
【００３９】
図１、図２（Ａ）、図２（Ｂ）、図２（Ｃ）に示した整合回路１０１Ａ，１０１Ｂは、キャパシタＣと第３コイルＬ３とを含む閉路が、キャパシタＣのキャパシタンスと第３コイルＬ３のインダクタンスとで所定周波数で共振する共振回路として作用する。第３コイルＬ３は第１コイルＬ１及び第２コイルＬ２の少なくとも一方に磁界結合することで、上記共振回路はオートトランスに磁界結合する。この共振回路の結合による作用効果を図５（Ａ）、図５（Ｂ）、図５（Ｃ）、図６、図７を参照して説明する。
【００４０】
図５（Ａ）、図５（Ｂ）、図５（Ｃ）は、それぞれ整合回路１０１Ａａ，１０１Ａｂ，１０１Ａｃの回路図である。整合回路１０１Ａａ，１０１Ａｂ，１０１Ａｃは、第１コイルＬ１、第２コイルＬ２、第３コイルＬ３の結合の関係が異なる。いずれも、第１コイルＬ１と第２コイルＬ２とは結合する。図５（Ａ）に示す例では、第３コイルＬ３は第１コイルＬ１と結合する。換言すると、第３コイルＬ３は第２コイルＬ２よりも第１コイルＬ１と強く結合する。図５（Ｂ）に示す例では、第３コイルＬ３は第２コイルＬ２と結合する。換言すると、第３コイルＬ３は第１コイルＬ１よりも第２コイルＬ２と強く結合する。図５（Ｃ）に示す例では、第３コイルＬ３は第１コイルＬ１及び第２コイルＬ２と結合する。
【００４１】
図６は、キャパシタＣと第３コイルＬ３とを含む閉路による共振回路の作用効果を示す図であり、第１入出力ポートＰ１と第２入出力ポートＰ２との間の挿入損失の周波数特性図である。ＩＬ０は、キャパシタＣと第３コイルＬ３とを含む閉路が無い整合回路（比較例）の特性であり、ＩＬｃは、図５（Ｃ）に示した整合回路１０１Ａｃの特性である。
【００４２】
整合回路１０１Ａｃのフィルタ特性は、基本波1.71GHz〜1.91GHzを通過させ、２倍波3.42GHzを減衰させることを目的としている。図６中のマーカーm1，m2は通過周波数帯域の周波数1.71GHz〜1.91GHzを表し、マーカーm3は減衰域の中心周波数3.42GHzを表す。
【００４３】
ここで、第１コイルＬ１の自己インダクタンスをL1、第２コイルＬ２の自己インダクタンスをL2、第３コイルＬ３の自己インダクタンスをL3、キャパシタＣのキャパシタンスをC、第１コイルＬ１と第２コイルＬ２との結合係数をk12、第１コイルＬ１と第３コイルＬ３との結合係数をk13、第２コイルＬ２と第３コイルＬ３との結合係数をk23で表すと、それらの値は次のとおりである。
【００４４】
［整合回路１０１Ａｃ］
L1=2.4nH
L2=0.5nH
L3=0.6nH
C=14.3pF
k12=0.5
k13=0.6
k23=0.6
そのときの各周波数での挿入損失は次のとおりである。
【００４５】
―――――――――――――――――――――――――――――――――
１．７１ＧＨｚ  １．９１ＧＨｚ    ３．４２ＧＨｚ
―――――――――――――――――――――――――――――――――
整合回路１０１Ａｃ  −０．８ｄＢ    −１．１ｄＢ    −３９．７ｄＢ
比較例              −１．３ｄＢ    −１．３ｄＢ      −６．０ｄＢ
―――――――――――――――――――――――――――――――――
このように、キャパシタＣと第３コイルＬ３とを含む閉路による共振回路の結合によって、減衰域での減衰量を-30dBより大きくできる。
【００４６】
図７は、キャパシタＣと第３コイルＬ３とを含む閉路による共振回路の作用効果を示す図であり、第１入出力ポートＰ１と第２入出力ポートＰ２との間の挿入損失の周波数特性図である。ＩＬａは、図５（Ａ）に示した整合回路１０１Ａａの特性であり、ＩＬｂは、図５（Ｂ）に示した整合回路１０１Ａｂの特性であり、ＩＬｃは、図５（Ｃ）に示した整合回路１０１Ａｃの特性である。整合回路１０１Ａａ，１０１Ａｂの要素の値は次のとおりである。整合回路１０１Ａｃについては既に示したとおりである。
【００４７】
［整合回路１０１Ａａ］
L1=3.0nH
L2=0.5nH
L3=0.2nH
C=6.4pF
k12=0.7
k13=0.7
k23=0
［整合回路１０１Ａｂ］
L1=3.9nH
L2=1.6nH
L3=0.6nH
C=20.5pF
k12=0.4
k13=0
k23=0.5
各整合回路の各周波数での挿入損失は次のとおりである。
【００４８】
――――――――――――――――――――――――――――――――――
１．７１ＧＨｚ  １．９１ＧＨｚ    ３．４２ＧＨｚ
――――――――――――――――――――――――――――――――――
整合回路１０１Ａａ  −０．８ｄＢ    −０．９ｄＢ    −３５．７ｄＢ
整合回路１０１Ａｂ  −２．２ｄＢ    −２．０ｄＢ    −３３．７ｄＢ
整合回路１０１Ａｃ  −０．８ｄＢ    −１．１ｄＢ    −３９．７ｄＢ
――――――――――――――――――――――――――――――――――
このように、第３コイルＬ３が第２コイルＬ２よりも第１コイルＬ１に強く磁界結合する整合回路１０１Ａａは、整合回路１０１Ａｂに比べて減衰極での減衰量が大きい。また、第３コイルＬ３が第１コイルＬ１及び第２コイルＬ２に磁界結合する整合回路１０１Ａｃは、整合回路１０１Ａａ，１０１Ａｂに比べて減衰帯域の周波数幅が広く且つ減衰量が大きい。
【００４９】
図８（Ａ）、図８（Ｂ）、図８（Ｃ）は、整合回路１０１Ａを備える通信装置の主要部の構成を示す回路図である。
【００５０】
図８（Ａ）に示す通信装置２０１Ａでは、整合回路１０１Ａの第１入出力ポートＰ１にＲＦＩＣ（集積化された高周波信号回路）が接続されていて、整合回路１０１Ａの第２入出力ポートＰ２にアンテナＡＮＴが接続されている。ＲＦＩＣの入出力インピーダンスは５０Ωであり、アンテナＡＮＴの特性インピーダンスは３Ωである。整合回路１０１Ａは５０：３でインピーダンス変換するように、第１コイルＬ１、第２コイルＬ２の自己インダクタンス及び相互インダクタンスが定められている。また、ＲＦＩＣから出力される送信信号、又はＲＦＩＣへ入力される受信信号、の通過周波数帯域の信号を通過させ、２倍波などの高調波の歪み成分を遮断する。ただし、アンテナの特性インピーダンスは３Ωに限らず、例えば１〜５０Ωの内のいずれかの値をとるものであってもよい。その際には、整合回路のインピーダンス変換比はその値に応じて調整する。
【００５１】
図８（Ｂ）に示す通信装置２０１Ｂでは、整合回路１０１Ａの第１入出力ポートＰ１に、送信信号を電力増幅するパワーアンプＰＡが接続されていて、整合回路１０１Ａの第２入出力ポートＰ２にアンテナＡＮＴが接続されている。パワーアンプＰＡの出力インピーダンスは１０Ωであり、アンテナＡＮＴの特性インピーダンスは３Ωである。整合回路１０１Ａは１０：３でインピーダンス変換するように、第１コイルＬ１、第２コイルＬ２の自己インダクタンス及び相互インダクタンスが定められている。また、パワーアンプＰＡから出力される送信信号の通過周波数帯域の信号を通過させ、主にパワーアンプＰＡで発生する２倍波などの高調波の歪み成分を遮断する。
【００５２】
図８（Ｃ）に示す通信装置２０１Ｃでは、整合回路１０１Ａの第１入出力ポートＰ１にアンテナＡＮＴが接続されていて、整合回路１０１Ａの第２入出力ポートＰ２に、送信信号を電力増幅するパワーアンプＰＡが接続されていている。パワーアンプＰＡの出力インピーダンスは３Ωであり、アンテナＡＮＴの特性インピーダンスは１０Ωである。整合回路１０１Ａは、第１入出力ポートＰ１：第２入出力ポートＰ２、のインピーダンス変換比が、１０：３となるように、第１コイルＬ１、第２コイルＬ２の自己インダクタンス及び相互インダクタンスが定められている。また、パワーアンプＰＡから出力される送信信号の通過周波数帯域の信号を通過させ、主にパワーアンプＰＡで発生する２倍波などの高調波の歪み成分を遮断する。このように、パワーアンプＰＡの出力インピーダンスがアンテナＡＮＴの特性インピーダンスより高い場合には、第１コイルＬ１と第２コイルＬ２との接続関係が異なる。
【００５３】
上記パワーアンプの出力インピーダンスは例えば１〜１０Ωの内のいずれかの値をとるものであってもよい。また、アンテナの特性インピーダンスは例えば１〜５０Ωの内のいずれかの値をとるものであってもよい。その際には、整合回路のインピーダンス変換比はその値に応じて調整する。
【００５４】
《第２の実施形態》
第２の実施形態では整合回路素子の例を示す。図９は第２の実施形態に係る整合回路素子１２の斜視図である。図１０は、この整合回路素子１２を備える整合回路１０２の回路図である。
【００５５】
図９に表れているように、整合回路素子１２は、後に示すコイル導体パターンが形成された絶縁性基材を含む複数の絶縁性基材の積層体であり、表面実装型のチップ部品として構成されている。この積層体の外面に、第１入出力端子Ｅ１、第２入出力端子Ｅ２、グランド端子Ｅｇ、外部接続端子Ｅ３が形成されている。この整合回路素子１２の内部には、図１０に示すように、第１コイルＬ１、第２コイルＬ２及び第３コイルＬ３を備える。第１コイルＬ１は第１入出力端子Ｅ１と第２入出力端子Ｅ２との間にシリーズに接続されている。第２コイルＬ２は、第１入出力端子Ｅ１と第２入出力端子Ｅ２との間に構成される入出力線路ＳＬと、グランド端子Ｅｇと、の間にシャントに接続されている。第１コイルＬ１と第２コイルＬ２とは互いに磁界結合し、第３コイルＬ３は第１コイルＬ１及び第２コイルＬ２の少なくとも一方と磁界結合する。
【００５６】
第１コイルＬ１は、一端が第１入出力端子Ｅ１に接続されていて、他端が第２入出力端子Ｅ２に接続されている。第２コイルＬ２は、一端が第２入出力端子Ｅ２に接続されていて、他端がグランド端子Ｅｇに接続されている。
【００５７】
前記第３コイルＬ３は、一端がグランド端子Ｅｇに接続されていて、他端が外部接続端子Ｅ３に接続されている。
【００５８】
図１０に示すように、第１入出力端子Ｅ１は第１入出力ポートＰ１に接続され、第２入出力端子Ｅ２は第２入出力ポートＰ２に接続され、グランド端子Ｅｇはグランドに接続される。また、外部接続端子Ｅ３とグランドとに間にはキャパシタＣが接続される。
【００５９】
図１１は整合回路素子１２の各層の平面図である。整合回路素子１２は、絶縁性基材Ｓ１〜Ｓ１１を含む複数の絶縁性基材を備える。図１１において、絶縁性基材Ｓ１は最下層の絶縁性基材であり、絶縁性基材Ｓ１１は最上層の絶縁性基材である。これら絶縁性基材は非磁性体セラミック基材又は非磁性体樹脂基材である。絶縁性基材Ｓ２〜Ｓ１０には各種導体パターンが形成されている。また、絶縁性基材Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ１０には、破線の円形で示すビア導体が形成されている。上記「コイル導体パターン」には、絶縁性基材の表面に形成された導体パターンだけでなく、層間接続導体をも含む。「層間接続導体」はビア導体だけでなく、図９、図１１に表れているように、積層体の端面に形成される端面電極も含む。
【００６０】
図１１において、絶縁性基材Ｓ２，Ｓ３に形成されている導体パターンＬ２ａ，Ｌ２ｂ及びビア導体によって第２コイルＬ２が構成されている。また、絶縁性基材Ｓ４〜Ｓ７に形成されている導体パターンＬ１ａ〜Ｌ１ｄ及びビア導体によって第１コイルＬ１が構成されている。さらに、絶縁性基材Ｓ８〜Ｓ１０に形成されている導体パターンＬ３ａ〜Ｌ３ｃ及びビア導体によって第３コイルＬ３が構成されている。
【００６１】
このように、第１コイルＬ１、第２コイルＬ２及び第３コイルＬ３は共通の巻回軸を有する。また、第１コイルＬ１は共通の巻回軸方向に第２コイルＬ２と第３コイルＬ３とで挟まれる位置関係にある。
【００６２】
上記構成によれば、第１コイルＬ１と第２コイルＬ２とが高い結合度で結合するので、結合に寄与しないインダクタンス成分（漏れインダクタンス）による周波数依存性が抑制される。また、第１コイルＬ１は第２コイルＬ２及び第３コイルＬ３にそれぞれ位置的に近接しているので、それぞれ高い結合係数で結合する。そして、第２コイルＬ２と第３コイルＬ３とは位置的に離れているので、両者の結合係数は抑制される。さらに、第２コイルＬ２のコイル径は、第１コイルＬ１のコイル径に比べて小さい。これによって、位置的に離れた第２コイルＬ２と第３コイルＬ３との結合がさらに抑制される。つまり、図１０に示した結合係数ｋ２３は結合係数ｋ１２，ｋ１３より小さい。
【００６３】
図１１に示す整合回路素子を用いることによって、図５（Ａ）に示した整合回路１０１Ａａを構成できる。この整合回路の挿入損失の周波数特性は図７におけるＩＬａで示すように、減衰極での減衰量が大きい。また、挿入損失が｜３ｄＢ｜以下（挿入損失が-3dB以下）の場合を「信号の通過状態」、｜３ｄＢ｜を超える（挿入損失が-3dBより大きい）場合を「信号の遮断状態」とすると、通過帯域が広い。具体的には通過帯域の上限は2.465GHzである。そのため、例えば、減衰させたい帯域近傍に、通過させたい帯域がある場合などに効果的である。
【００６４】
図１２は、図１１とは別構成の整合回路素子１２の各層の平面図である。この整合回路素子１２は、絶縁性基材Ｓ１〜Ｓ１１を含む複数の絶縁性基材を備えている。図１２において、絶縁性基材Ｓ２〜Ｓ５に形成されている導体パターンＬ１ａ〜Ｌ１ｄ及びビア導体によって第１コイルＬ１が構成されている。また、絶縁性基材Ｓ６，Ｓ７に形成されている導体パターンＬ２ａ，Ｌ２ｂ及びビア導体によって第２コイルＬ２が構成されている。さらに、絶縁性基材Ｓ８〜Ｓ１０に形成されている導体パターンＬ３ａ〜Ｌ３ｃ及びビア導体によって第３コイルＬ３が構成されている。つまり、図１２に示す例では、第２コイルＬ２は共通の巻回軸方向に第１コイルＬ１と第３コイルＬ３とで挟まれる位置関係にあり、第２コイルＬ２は、第１コイルＬ１及び第３コイルＬ３にそれぞれ位置的に近接しているので、それぞれ高い結合係数で結合する。そして、第１コイルＬ１と第３コイルＬ３とは位置的に離れているので、両者の結合は抑制される。また、第１コイルＬ１のコイル径は第２コイルＬ２のコイル径に比べて小さい。これによって、位置的に離れた第１コイルＬ１と第３コイルＬ３との結合がさらに抑制される。その他の構成は、図１１に示した整合回路素子と同様である。
【００６５】
図１２に示す整合回路素子を用いることによって、図５（Ｂ）に示した整合回路１０１Ａｂを構成できる。この整合回路の挿入損失の周波数特性は図７におけるＩＬｂで示したとおりである。
【００６６】
図１３は、図１１、図１２とは別構成の整合回路素子１２の各層の平面図である。この整合回路素子１２は、絶縁性基材Ｓ１〜Ｓ１１を含む複数の絶縁性基材を備えている。図１３において、絶縁性基材Ｓ２，Ｓ３，Ｓ６，Ｓ７に形成されている導体パターンＬ１ａ，Ｌ１ｂ，Ｌ１ｃ，Ｌ１ｄ及びビア導体によって第１コイルＬ１が構成されている。また、絶縁性基材Ｓ４，Ｓ５に形成されている導体パターンＬ２ａ，Ｌ２ｂ及びビア導体によって第２コイルＬ２が構成されている。さらに、絶縁性基材Ｓ８〜Ｓ１０に形成されている導体パターンＬ３ａ〜Ｌ３ｃ及びビア導体によって第３コイルＬ３が構成されている。つまり、図１３に示す例では、第２コイルＬ２は共通の巻回軸方向に第１コイルＬ１で挟まれる位置関係にあり、かつ、第２コイルＬ２は第３コイルＬ３から離れた位置関係にある。その他の構成は、図１１に示した整合回路素子と同様である。
【００６７】
上記構成によれば、第１コイルＬ１と第２コイルＬ２とは位置的に近接しているので、両者は高い結合係数で結合する。同様に、第１コイルＬ１と第３コイルＬ３とは位置的に近接しているので、両者は高い結合係数で結合する。また、第１コイルＬ１、第２コイルＬ２、第３コイルＬ３のコイル径がそれぞれ等しいので、上記結合係数はいずれも高い。つまり、図１０に示した結合係数ｋ１２，ｋ１３，ｋ２３はいずれも高い。
【００６８】
図１３に示す整合回路素子を用いることによって、図５（Ｃ）に示した整合回路１０１Ａｃを構成できる。この整合回路の挿入損失の周波数特性は図７におけるＩＬｃで示すように、減衰周波数帯域が広く、かつ減衰極での減衰量が大きい。
【００６９】
《第３の実施形態》
第３の実施形態では減衰極周波数を可変とした整合回路について示す。
【００７０】
図１４は第３の実施形態に係る通信装置２０３の回路図である。図１４に示す通信装置２０３は、整合回路１０３、ＲＦＩＣ及びアンテナＡＮＴを備える。整合回路１０３は、整合回路素子１２と可変容量素子ＶＣとで構成される。可変容量素子ＶＣは外部から与えられる制御電圧に応じた容量となる素子である。例えば、可変容量ダイオードやMEMS（Micro Electro Mechanical System）構造のキャパシタである。ＲＦＩＣは可変容量素子ＶＣに制御電圧を与える。その他の構成は第２の実施形態で図１０に示したとおりである。
【００７１】
図１５は、可変容量素子ＶＣと第３コイルＬ３とを含む閉路による共振回路の作用効果を示す図であり、図１４における第１入出力端子Ｅ１と第２入出力端子Ｅ２との間の挿入損失の周波数特性図である。挿入損失特性ＩＬ１は可変容量素子ＶＣのキャパシタンスを最も大きくしたときの特性であり、挿入損失特性ＩＬ３は可変容量素子ＶＣのキャパシタンスを最も小さくしたときの特性であり、挿入損失特性ＩＬ２は可変容量素子ＶＣのキャパシタンスを中程度にしたときの特性である。
【００７２】
本実施形態によれば、可変容量素子ＶＣに対する制御電圧の設定によって、減衰極周波数（減衰周波数帯域の中心周波数）を3.0GHzから4.1GHzまで定めることができる。このようにして、減衰させるべき不要な周波数成分に応じて可変容量素子ＶＣに対する制御電圧を定めることで、その不要な周波数成分を効果的に抑制できる。
【００７３】
《第４の実施形態》
第４の実施形態では、キャパシタＣと第３コイルＬ３とを含む閉路の構成がこれまで示したものとは異なる整合回路及びそれを備える通信装置について示す。
【００７４】
図１６（Ａ）は第４の実施形態に係る通信装置２０４Ａの回路図である。この通信装置２０４Ａは、パワーアンプＰＡ、整合回路１０４Ａ及びアンテナＡＮＴを備える。整合回路１０４Ａは、整合回路素子１２、キャパシタＣ及び抵抗素子Ｒで構成される。その他の構成は第２の実施形態で図１０に示したとおりである。
【００７５】
図１６（Ｂ）は第４の実施形態に係る通信装置２０４Ｂの回路図である。この通信装置２０４Ｂは、パワーアンプＰＡ、整合回路１０４Ｂ及びアンテナＡＮＴを備える。整合回路１０４Ｂは整合回路素子１４及び抵抗素子Ｒで構成される。整合回路素子１４はキャパシタＣを内蔵する。また、整合回路素子１４は外部接続端子Ｅ３を備える。外部接続端子Ｅ３とグランドとの間には抵抗素子Ｒが接続される。その他の構成は第２の実施形態で図１０に示したとおりである。
【００７６】
図１６（Ｃ）は第４の実施形態に係る通信装置２０４Ｃの回路図である。この通信装置２０４Ｃは、パワーアンプＰＡ、整合回路１０４Ｃ及びアンテナＡＮＴを備える。整合回路１０４Ｃは整合回路素子１４で構成される。整合回路素子１４はキャパシタＣを内蔵する。また、整合回路素子１４は外部接続端子Ｅ３を備える。外部接続端子Ｅ３はグランドに接続される。その他の構成は第２の実施形態で図１０に示したとおりである。
【００７７】
図１６（Ｂ）、図１６（Ｃ）に示すキャパシタＣは、例えば図９に示した積層体の内部に所定間隔をおいて設けられた一対の平面状導体パターンによって構成される。このキャパシタＣは第３コイルＬ３と外部接続端子Ｅ３との間に接続される。
【００７８】
図１６（Ａ）、図１６（Ｂ）に示した通信装置の構成によれば、キャパシタＣと第３コイルＬ３とを含む閉路中に抵抗成分を積極的に含む構成であるので、上記閉路による共振回路の共振のＱ値を所定値に低下させることができ、そのことで減衰極の周波数帯域幅を定めることができる。
【００７９】
また、図１６（Ｃ）に示した通信装置の構成によれば、整合回路１０４Ｃの素子数が少なく、回路を簡素化することができ、通信装置２０４Ｃを小型化できる。
【００８０】
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
【００８１】
例えば、第１の実施形態に限らず、それ以降の各実施形態で示した整合回路や整合回路素子についても、図４に示したように、インピーダンス変換比に応じて、第２コイルＬ２の一端を、第１入出力ポートＰ１又は第１入出力端子Ｅ１と第１コイルＬ１との間に接続してもよい。
【００８２】
また、図１６（Ｂ）に示した例以外でも、キャパシタＣを整合回路素子に一体的に設けてもよい。
【００８３】
また、上記閉路による共振回路の共振のＱ値を定めるための抵抗素子Ｒを可変抵抗素子としてもよい。または、抵抗値の異なる複数の抵抗素子とそれを選択するスイッチ回路とを設けてもよい。つまり、制御信号によって抵抗値を定めることによって上記閉路による共振回路の共振のＱ値を可変としてもよい。
【００８４】
また、図１１〜１３に示した例では、第１コイルＬ１、第２コイルＬ２、第３コイルＬ３のいずれも巻回数が１ターン以上のコイルを形成する例を示したが、１ターンに満たない導体パターンでコイルが構成されてもよい。
【符号の説明】
【００８５】
ＡＮＴ…アンテナ
Ｃ…キャパシタ
Ｅ１…第１入出力端子
Ｅ２…第２入出力端子
Ｅ３…外部接続端子
Ｅｇ…グランド端子
Ｌ１…第１コイル
Ｌ１ａ，Ｌ１ｂ，Ｌ１ｃ，Ｌ１ｄ…導体パターン
Ｌ２…第２コイル
Ｌ２ａ，Ｌ２ｂ…導体パターン
Ｌ３…第３コイル
Ｌ３ａ，Ｌ３ｂ，Ｌ３ｃ…導体パターン
Ｐ１…第１入出力ポート
Ｐ２…第２入出力ポート
ＰＡ…パワーアンプ
Ｒ…抵抗素子
Ｓ１〜Ｓ１１…絶縁性基材
ＳＬ…入出力線路
ＶＣ…可変容量素子
１２，１４…整合回路素子
１０１Ａ，１０１Ｂ，１０１Ｃ…整合回路
１０１Ａａ，１０１Ａｂ，１０１Ａｃ…整合回路
１０２，１０３…整合回路
１０４Ａ，１０４Ｂ…整合回路
２０１Ａ，２０１Ｂ，２０１Ｃ…通信装置
２０３…通信装置
２０４Ａ，２０４Ｂ…通信装置
【図１】
0006908202.tif 000002
【図２】
0006908202.tif 000003
【図３】
0006908202.tif 000004
【図４】
0006908202.tif 000005
【図５】
0006908202.tif 000006
【図６】
0006908202.tif 000007
【図７】
0006908202.tif 000008
【図８】
0006908202.tif 000009
【図９】
0006908202.tif 000010
【図１０】
0006908202.tif 000011
【図１１】
0006908202.tif 000012
【図１２】
0006908202.tif 000013
【図１３】
0006908202.tif 000014
【図１４】
0006908202.tif 000015
【図１５】
0006908202.tif 000016
【図１６】
0006908202.tif 000017