(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられ、走査線とデータ線との交差に対応して設けられた画素回路を含
む、表示領域と、
第１データ信号を出力するデータ信号出力回路と、
前記第１データ信号が供給される一端と、前記データ線に電気的に接続される他端と、
を有する第１容量素子と、
前記データ信号出力回路と電気的に接続されるデータ転送線と、
前記データ信号出力回路と前記データ転送線との間に設けられた第１スイッチと、
前記データ転送線と前記第１容量素子との間に設けられた第２スイッチと、
を備え、
前記基板の平面視において、前記表示領域は、前記第１容量素子と前記データ信号出力
回路との間に配置され、
前記第１データ信号は、前記第１スイッチ、前記データ転送線および前記第２スイッチ
をこの順で介して前記第１容量素子の前記一端に供給され、
前記データ線は、前記第１データ信号に対応する第２データ信号が供給される、
表示装置。
【請求項２】
前記データ転送線の電位を保持する第２容量素子を備え、
第１期間に、
前記第１スイッチがオン状態であり、前記第２スイッチがオフ状態で、前記データ信号
出力回路は、前記第１データ信号を出力し、
前記第１期間の後の第２期間に、
前記第１スイッチはオフ状態であり、前記第２スイッチはオン状態である、
請求項１に記載の表示装置。
【請求項３】
導電層と、
共通電極と、
前記導電層と前記共通電極との間に設けられ、絶縁性を有し、開口部を含む開口部定義
層と、
を備え、
前記画素回路は、
画素電極と前記共通電極との間に発光機能層が設けられた表示素子を含み、
前記共通電極は、前記開口部で前記導電層と電気的に接続される、
請求項１または２に記載の表示装置。
【請求項４】
前記発光機能層は、前記共通電極で覆われる、
請求項３に記載の表示装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および電子機器に関する。
【背景技術】
【０００２】
表示素子として例えばＯＬＥＤ（Organic Light Emitting Diode）を用いた表示装置が知られている。この表示装置では、表示素子やトランジスターなどを含む画素回路が、表示しようとする画像の画素に対応して設けられる構成が一般的である。このような構成において、トランジスターのゲートには、データ線を介して印加された電圧が保持されて、当該トランジスターが、当該電圧に応じた電流を表示素子に供給する。これにより、表示素子は、当該電流に応じた輝度で発光する。また、表示素子が液晶素子であれば、当該液晶素子は、トランジスターのゲートに保持された電圧に応じた透過率または反射率となる。また、表示装置には、表示サイズの小型化や表示の高精細化が要求されることが多い。表示サイズの小型化と表示の高精細化とを両立するためには、画素回路を微細化する必要があるので、表示装置を例えばシリコンなどの半導体の基板に集積する技術も提案されている。
【０００３】
画素回路が微細化されると、発光素子への供給電流を微小領域で制御する必要がある。発光素子に供給される電流は、トランジスターのゲート・ソース間の電圧によって制御されるが、微小領域では、ゲート・ソース間の電圧のわずかな変化に対して、発光素子に供給される電流が大きく変化してしまう。表示素子が液晶素子であれば、液晶素子への印加電圧のわずかな変化に対して、透過率または反射率が大きく変化してしまう。
一方で、データ線に信号を出力するデータ信号出力回路では、データ線を短時間で充電するために、その駆動能力が高められている。このように高い駆動能力を有するデータ信号出力回路において、非常に細かい精度でデータ線に出力する電圧を制御することは困難である。
そこで、データ信号出力回路と画素回路（データ線）との間に、カップリング用の容量素子を設けて、データ信号出力回路が容量素子を介してデータ線に信号を出力する技術が提案されている（例えば特許文献１参照）。この技術によれば、当該信号の電圧振幅が当該容量素子の容量とデータ線の寄生容量等との容量比に応じて圧縮されて、画素回路に供給される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−２１２４４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記技術において、データ信号出力回路、容量素子および画素回路の順で設けられると、小型化を阻害する要因となり得る。
【課題を解決するための手段】
【０００６】
本開示の一態様に係る表示装置は、走査線とデータ線との交差に設けられた画素回路を含む表示領域と、データ信号を出力するデータ信号出力回路と、一端と他端とを有し、前記一端に前記データ信号が供給され、前記他端が前記データ線に接続される第１容量素子と、を含み、前記画素回路は、前記データ線に供給されたデータ信号に基づいた光学状態となる表示素子を含み、前記表示領域は、前記第１容量素子と前記データ信号出力回路との間に設けられる。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係る表示装置の構成を示す斜視図である。
【図２】表示装置の構成を示すブロック図である。
【図３】表示装置における要部の構成を回路図である。
【図４】表示装置における画素回路の構成を示す図である。
【図５】表示装置の動作を示すタイミングチャートである。
【図６】表示装置の動作を説明するための図である。
【図７】表示装置の動作を説明するための図である。
【図８】表示装置の動作を説明するための図である。
【図９】表示装置の動作を説明するための図である。
【図１０】表示装置における要素の配置を示す平面図である。
【図１１】表示装置における発光機能層等の配置を示す平面図である。
【図１２】表示装置における要部の部分断面図である。
【図１３】表示装置における要部の部分断面図である。
【図１４】表示装置における要部の部分断面図である。
【図１５】表示装置における要部の部分断面図である。
【図１６】第１変形例に係る表示装置における要部の構成を回路図である。
【図１７】第１変形例に係る表示装置における要素の配置を示す平面図である。
【図１８】第２変形例に係る表示装置における要部の構成を回路図である。
【図１９】第２変形例に係る表示装置における要素の配置を示す平面図である。
【図２０】表示装置を用いたヘッドマウントディスプレイを示す斜視図である。
【図２１】ヘッドマウントディスプレイの光学構成を示す図である。
【図２２】比較例に係る表示装置における要素の配置を示す平面図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態に係る表示装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【０００９】
図１は、第１実施形態に係る表示装置１０の構成を示す斜視図であり、図２は、表示装置１０の構成を示すブロック図である。
この表示装置１０は、例えばヘッドマウントディスプレイなどにおいてカラー画像を表示するマイクロ・ディスプレイ・パネルであり、複数の画素回路や当該画素回路を駆動する駆動回路などが半導体基板に形成される。半導体基板としては、典型的にはシリコン基板であるが、他の半導体基板であってもよい。
【００１０】
表示装置１０は、表示領域で開口する枠状のケース１９２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板１９４の一端が接続される。ＦＰＣ基板１９４の他端には、外部の上位装置に接続されるための複数の端子１９６が設けられる。複数の端子１９６には、上位装置、複数の端子１９６およびＦＰＣ基板１９４を介して映像データや同期信号などが供給される。
【００１１】
図２に示されるように、表示装置１０は、制御回路２０、データ信号出力回路３０、スイッチ群４０、初期化回路５０、容量素子群６０、補助回路７０、容量素子群８０、表示領域１００および走査線駆動回路１２０を含む。
表示領域１００では、ｍ行の走査線１２が図において左右方向に沿って設けられ、３ｑ列のデータ線１４ｂが、上下方向に沿って、かつ、各走査線１２と互いに電気的に絶縁を保つように設けられる。
なお、ｍ、ｑは、２以上の整数である。また、後述するようにｍ行の走査線１２と３ｑ列のデータ線１４ｂとの交差に対応して画素回路が設けられる。
【００１２】
制御回路２０は、上位装置から供給される映像データＶidや同期信号Ｓyncに基づいて各部を制御する。同期信号Ｓyncに同期して供給される映像データＶidは、表示すべき画像における画素の階調レベルを、例えばＲＧＢ毎に８ビットで指定する。また、同期信号Ｓyncには、映像データＶidの垂直走査開始を指示する垂直同期信号や、水平走査開始を指示する水平同期信号、および、映像データの１画素分のタイミングを示すドットクロック信号が含まれる。
なお、制御回路２０は、各部を制御するために制御信号Ｇcp、Ｇref、Ｙ_Ｃtr、／Ｇini、Ｌ_Ｃtr、Ｓ_Ｃtrおよびクロック信号Ｃlkを生成する。図２では省略されているが、制御回路２０は、制御信号Ｇcpとは論理反転の関係にある制御信号／Ｇcpを出力する。
また、制御回路２０は、映像データＶidを適切に処理し、例えば１０ビットにアップコンバートし、映像データＶdatとして出力する。
【００１３】
走査線駆動回路１２０は、制御信号Ｙ_Ｃtrにしたがって、ｍ行３ｑ列で配列する画素回路を、１行を単位として駆動するための回路である。なお、走査線駆動回路１２０は、詳細には後述するように、各行に対応する走査線１２に走査信号に加えて、行に対応する画素回路に、発光期間を制御する制御信号や、当該画素回路に含まれるＯＬＥＤのアノードにおける電圧をリセットするための制御信号を出力する。
【００１４】
データ信号出力回路３０は、第１データ信号を出力する。詳細には、データ信号出力回路３０は、画素回路で表現する画素、すなわち表示しようとする画像における画素の階調レベルに応じた電圧であって、電圧振幅を圧縮する前の第１データ信号を出力する。
なお、本実施形態では、データ信号出力回路３０から出力される第１データ信号の電圧振幅が圧縮され、第２データ信号としてデータ線１４ｂに供給される。したがって、圧縮後の第２データ信号も、画素の階調レベルに応じた電圧となる。言い換えると、データ線１４ｂの電圧は、画素の階調レベルに応じた電圧となる。
また、データ信号出力回路３０は、シリアルで供給される映像データＶdatを、複数相（例えば３相）にパラレル変換して出力する機能も有する。
【００１５】
データ信号出力回路３０は、シフトレジスタ３１、ラッチ回路３２、Ｄ／Ａ変換回路群３３、アンプ群３４および選択制御回路３５を含む。
シフトレジスタ３１は、クロック信号Ｃlkに同期してシリアルで供給される映像データＶdatを順次転送して、１行分、すなわち画素回路の個数でいえば（３ｑ）個分、格納する。
【００１６】
ラッチ回路３２は、シフトレジスタ３１に格納された（３ｑ）個分の映像データＶdatを制御信号Ｌ_Ｃtrにしたがってラッチし、ラッチした映像データＶdatを制御信号Ｌ_Ｃtrにしたがって３相にパラレル変換して出力する。
Ｄ／Ａ変換回路群３３は３つのＤ／Ａ（Digital to Analog）変換器を含む。３つのＤ／Ａ変換器によって、ラッチ回路３２から出力される３相の映像データＶdatがアナログ信号に変換される。
アンプ群３４は３つの増幅器を含む。３つの増幅器によって、Ｄ／Ａ変換回路群３３から出力される３相のアナログ信号が増幅され、第１データ信号Ｖd(1)、Ｖd(2)、Ｖd(3)として出力される。
【００１７】
選択制御回路３５は、後述するように書込期間に先立ち順次排他的にＨレベルとなる制御信号Ｓel(1)〜Ｓel(q)を出力する。本実施形態では、選択制御回路３５は、水平走査期間のうち、初期化期間および補償期間において順次排他的にＨレベルとなる制御信号Ｓel(1)〜Ｓel(q)を出力する。なお、図２では省略されているが、選択制御回路３５は、制御信号Ｓel(1)〜Ｓel(q)とは論理反転の関係にある制御信号／Ｓel(1)〜／Ｓel(q)を出力する。
【００１８】
図３は、表示装置１０のうち、スイッチ群４０、初期化回路５０、容量素子群６０、補助回路７０、容量素子群８０および表示領域１００の構成を示す回路図である。
【００１９】
表示領域１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に設けられる。詳細には、画素回路１１０は、ｍ行の走査線１２と、（３ｐ）列のデータ線１４ｂとの交差部に対応して設けられる。すなわち、画素回路１１０は、図において縦ｍ行×横（３ｑ）列でマトリクス状に配列する。ここでマトリクス配列のうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３ｑ−１）、（３ｑ）列と呼ぶ場合がある。
また、データ線１４ｂは、本実施形態では３列毎にグループ化されている。ここでグループを一般化して説明するために、１以上ｑ以下の整数ｊを用いると、左から数えてｊ番目のグループには、（３ｊ−２）列目、（３ｊ−１）列目および（３ｊ）列目の計３列のデータ線１４ｂが属している、ということになる。
なお、同一行の走査線１２と同一グループに属する３列のデータ線１４ｂとの交差に対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応した計３つの画素回路１１０によって１ドットのカラーを加法混色で表現する。
【００２０】
走査線駆動回路１２０は、走査線１２を１行毎に順番に走査するための走査信号を、制御信号Ｙ_Ｃtrにしたがって生成する。ここで、１、２、３、…、（ｍ−１）、ｍ行目の走査線１２に供給される走査信号が、それぞれ／Ｇwr(1)、／Ｇwr(2)、…、／Ｇwr(m-1)、／Ｇwr(m)と表記される。
なお、走査線駆動回路１２０は、走査信号／Ｇwr(1)〜／Ｇwr(m)のほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示領域１００に供給するが、図２においては図示が省略されている。
【００２１】
表示装置１０では、データ線１４ｂに対応してデータ転送線１４ａが設けられる。
また、スイッチ群４０は、列毎に設けられたトランスミッションゲート４５の集合体である。
このうち、１、４、７、…、（３ｑ−２）列に対応するｑ個のトランスミッションゲート４５の入力端は共通接続される。なお、この入力端には、第１データ信号Ｖd(1)が画素毎に時系列で供給される。
また、２、５、８、…、（３ｑ−１）列に対応するｑ個のトランスミッションゲート４５の入力端は共通接続され、第１データ信号Ｖd(2)が画素毎に時系列で供給される。
同様に、３、６、９、…、（３ｑ）列に対応するｑ個のトランスミッションゲート４５の入力端は共通接続され、第１データ信号Ｖd(3)が画素毎に時系列で供給される。
ある列のトランスミッションゲート４５の出力端は、当該列のデータ転送線１４ａの一端に接続される。
ｊ番目のグループに属する（３ｊ−２）、（３ｊ−１）、（３ｊ）列に対応した３つのトランスミッションゲート４５は、制御信号Ｓel(j)がＨレベルのとき（制御信号／Ｓel(j)がＬレベルのとき）に、入力端および出力端の間でオンする。
なお、図３では、紙面の制約のため、１番目のグループおよびｑ番目のグループのみ図示され、他のグループは省略されている。また、図３のトランスミッションゲート４５は、図２では、単なるスイッチとして簡略化されて表記されている。
【００２２】
容量素子群６０は、列毎に設けられた容量素子６１の集合体である。ここで、ある列の容量素子６１の一端は、当該列に対応するデータ転送線１４ａの一端に接続され、当該容量素子６１の他端は、一定電位、例えば電圧ゼロの基準となる電位に接地されている。
【００２３】
補助回路７０は、列毎に設けられたトランスミッションゲート７２と列毎に設けられたＮチャネルＭＯＳ型のトランジスター７３の集合体である。また、容量素子群８０は、列毎に設けられた容量素子８２の集合体である。
ここで、ある列のトランスミッションゲート７２の入力端は、データ転送線１４ａの他端に接続され、当該列のトランスミッションゲート７２の出力端は、当該列に対応するトランジスター７３のドレインノードおよび当該列に対応する容量素子８２の一端に接続される。
また、各列において、トランジスター７３のゲートノードには制御信号Ｇrefが供給され、トランジスター７３のソースノードには電圧Ｖrefが印加される。
ある列に対応する容量素子８２の他端は、当該列に対応するデータ線１４ｂの一端に接続される。
初期化回路５０は、列毎に設けられたＰチャネルＭＯＳ型のトランジスター５６の集合体である。各例において、トランジスター５６のゲートノードには制御信号／Ｇiniが供給され、トランジスター５３のソースノードには電圧Ｖiniが印加される。また、ある列に対応するトランジスター５３のドレインノードは、当該列に対応するデータ線１４ｂに接続される。
【００２４】
本実施形態において、データ転送線１４ａの一端は、トランスミッションゲート４５の出力端および容量素子６１の一端に接続され、データ転送線１４ａの他端は、トランスミッションゲート７２における入力端に接続される。スイッチ群４０および容量素子群６０と、補助回路７０との間に表示領域１００が位置するので、データ転送線１４ａは、表示領域１００を通過する。
一方、トランスミッションゲート４５を介してデータ転送線１４ａに供給された第１データ信号は、トランスミッションゲート７２および容量素子８２およびデータ線１４ｂを介して第２データ信号として画素回路１１０に供給される。
このため、データ信号出力回路３０から出力される第１データ信号は、データ転送線１４ａを介して、表示領域１００を挟んで反対の位置にあるトランスミッションゲート７２および容量素子８２に到達し、折り返して、第２データ信号となってデータ線１４ｂを介して画素回路１１０に供給される。
【００２５】
図４は、画素回路１１０の構成を示す図である。ｍ行３ｑ列で配列する画素回路１１０は電気的にみれば互いに同一である。このため、画素回路１１０については、ｉ行目であって、いずれの列に対応する１つの画素回路１１０で代表させて説明する。
【００２６】
図に示されるように、画素回路１１０は、ＯＬＥＤ１３０と、Ｐチャネル型のトランジスター１２１〜１２５と、容量素子１３２とを含む。
また、ｉ行目の画素回路１１０には、走査信号／Ｇwr(i)のほか、制御信号／Ｇel(i)、／Ｇcmp(i)が、走査線駆動回路１２０から供給される。
【００２７】
ＯＬＥＤ１３０は、表示素子の一例であり、後述するように画素電極２１３と、共通電極２１８とで発光機能層２１６を挟持した素子である。画素電極２１３はアノードとして機能し、共通電極２１８はカソードとして機能する。なお、共通電極２１８は光透過性を有する。
ＯＬＥＤ１３０において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが発光機能層２１６で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光が、図示省略された反射膜とハーフミラーとで構成された光共振器にて共振し、ＲＧＢのいずれかの色に対応して設定された共振波長で出射する。光共振器から光の出射側には当該色に対応したカラーフィルターが設けられる。したがって、ＯＬＥＤ１３０からの出射光は、光共振器およびカラーフィルターによる着色を経て、観察者に視認される。
【００２８】
なお、画素回路１１０に設けられるＯＬＥＤ１３０は、表示画像の最小単位となる。１個の画素回路１１０は１個のＯＬＥＤ１３０を含む。ある画素回路１１０は他の画素回路１１０とは独立して制御され、ＯＬＥＤ１３０は画素回路１１０に対応する色で発光して、３原色の１つを表現する。
すなわち、１つの画素回路１１０は、表示すべき色のうち、三原色の１つを表現するので、厳密にいえば、サブ画素回路と呼ぶべきであるが、説明を簡略化するために画素回路と呼ぶことにする。なお、表示装置１０が単に明暗のみの単色画像を表示する場合には、上記カラーフィルターを省略してもよい。
【００２９】
トランジスター１２１にあっては、ゲートノードがトランジスター１２２のドレインノードに接続され、ソースノードが電圧Ｖelの給電線１１６に接続され、ドレインノードがトランジスター１２３のソースノードおよびトランジスター１２４のソースノードに接続される。なお、容量素子１３２にあっては、一端がトランジスター１２１のゲートノードに接続され、他端が一定の電圧、例えば電圧Ｖelの給電線１１６に接続される。このため、容量素子１３２は、トランジスター１２１におけるゲート電圧を保持することになる。
なお、容量素子１３２としては、トランジスター１２１のゲートノードに寄生する容量を用いてもよいし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いてもよい。
【００３０】
ｉ行目であって任意の列における画素回路１１０のトランジスター１２２にあっては、ゲートノードがｉ行目の走査線１２に接続され、ソースノードが当該列のデータ線１４ｂに接続される。
ｉ行目であって任意の列における画素回路１１０のトランジスター１２３にあっては、ゲートノードに制御信号／Ｇcmp(i)が供給され、ドレインノードが当該列のデータ線１４ｂに接続される。
ｉ行目であって任意の列における画素回路１１０のトランジスター１２４にあっては、ゲートノードに制御信号／Ｇel(i)が供給され、ドレインノードがＯＬＥＤ１３０のアノードである画素電極２１３およびトランジスター１２５のドレインノードに接続される。
ｉ行目であって任意の列における画素回路１１０のトランジスター１２５にあっては、ゲートノードに制御信号／Ｇcmp(i)が供給され、ソースノードが電圧Ｖorstの給電線に接続される。
なお、ＯＬＥＤ１３０のカソードとして機能する共通電極２１８は、電圧Ｖctの給電線に接続される。また、表示装置１０はシリコン基板に形成されるので、トランジスター１２１〜１２５の基板電位については例えば電圧Ｖelに相当する電位としている。
【００３１】
図５は、表示装置１０の動作を説明するためのタイミングチャートである。
表示装置１０では、１フレーム（Ｆ）の期間にわたって１、２、３、…、ｍ行目という順番で走査される。詳細には、図に示されるように、走査信号／Ｇwr(1)、／Ｇwr(2)、…、／Ｇwr(m-1)、／Ｇwr(m)が、走査線駆動回路１２０によって水平走査期間（Ｈ）毎に、順次排他的にＬレベルとなる。
なお、本説明において１フレームの期間とは、映像データＶidで指定される画像の１コマを表示するのに要する期間をいう。１フレームの期間の長さは、垂直同期期間と同じ場合、例えば同期信号Ｓyncに含まれる垂直同期信号の周波数が６０Ｈｚであれば、当該垂直同期信号の１周期分に相当する１６．７ミリ秒である。また、図５において、電圧を示す縦スケールは、各信号にわたって必ずしも揃っていない。
【００３２】
水平走査期間（Ｈ）での動作は、各行にわたって共通である。
また、ある水平走査期間（Ｈ）において走査される行の１〜（３ｑ）列目の画素回路１１０の動作についても、ほぼ共通である。
そこで以下については、ｉ行目であって（３ｊ−２）列における画素回路１１０について着目して説明する。
【００３３】
本実施形態において、水平走査期間（Ｈ）は、主に初期化期間（Ａ）、補償期間（Ｂ）および書込期間（Ｃ）の３つの期間に分けられる。また、画素回路１１０の動作としては、上記３つの期間に、さらに発光期間（Ｄ）が加わる。
各水平走査期間（Ｈ）において初期化期間（Ａ）では、制御信号／ＧiniがＬレベルとなり、制御信号／ＧrefがＨレベルとなり、制御信号ＧcpがＬレベルとなる。また、補償期間（Ｂ）では、制御信号／ＧiniがＨレベルとなり、制御信号／ＧrefがＨレベルを維持し、制御信号ＧcpがＬレベルを維持する。書込期間（Ｃ）では、制御信号／ＧiniがＨレベルを維持し、制御信号／ＧrefがＬレベルとなり、制御信号ＧcpがＨレベルとなる。
なお、ｉ行目における画素回路１１０の発光期間（Ｄ）とは、制御信号／Ｇel(i)がＬレベルとなる期間をいう。
【００３４】
ｉ行目の走査線１１２が選択される水平走査期間（Ｈ）では、走査信号／Ｇwr(i)がＬレベルになるので、ｉ行目の画素回路１１０におけるトランジスター１２２がオンする。また、当該水平走査期間（Ｈ）では、制御信号／ＧelがＨレベルとなるので、当該画素回路１１０におけるトランジスター１２４がオフする。
【００３５】
当該水平走査期間（Ｈ）の初期化期間（Ａ）では、制御信号／ＧiniがＬレベルとなることによってトランジスター５６がオンするので、図６に示されるようにデータ線１４ｂ、トランジスター１２１のゲートノードｇ、容量素子１３２の一端および容量素子８２の他端は、電圧Ｖiniに初期化される。初期化期間（Ａ）では、制御信号／Ｇcmp(i)のＨレベルによってトランジスター１２３および１２５がオフする。
初期化期間（Ａ）では、制御信号ＧrefのＬレベルによってトランジスター７３がオンするので、図６に示されるように容量素子８２の一端には電圧Ｖrefが印加される。
【００３６】
次に、ｉ行目の走査線１１２が選択される水平走査期間（Ｈ）のうち、補償期間（Ｂ）では、走査信号／Ｇwr(i)がＬレベルとなっている状態で制御信号／Ｇcmp(i)がＬレベルになる。このため、ｉ行（３ｊ−２）列における画素回路１１０では、図７に示されるように、トランジスター１２１がオンしている状態でトランジスター１２３がオンする。したがって、トランジスター１２１は、ゲートノードおよびドレインノードが接続された状態、すなわち、ダイオード接続状態となるので、当該トランジスター１２１においてゲートノード・ソースノード間の電圧が当該トランジスター１２１のしきい値電圧に収束する。なお、しきい値電圧を、便宜的にＶthと表記する。
【００３７】
なお、補償期間（Ｂ）では、トランジスター１２１のゲートノードおよびドレインノードがデータ線１４ｂに接続されるので、データ線１４ｂの電圧についてもトランジスター１２１のしきい値電圧Ｖthに対応した電圧（Ｖel−Ｖth）となる。補償期間（Ｂ）では、制御信号ＧrefがＨレベルであり、トランジスター７３がオンしているので、容量素子８２にあっては、一端が電圧Ｖrefとなり、他端が電圧（Ｖel−Ｖth）となる。
【００３８】
また、補償期間（Ｂ）では、制御信号／Ｇcmp(i)のＬレベルにより、トランジスター１２５がオンするので、ＯＬＥＤ１３０のアノード（画素電極）は、電圧Ｖorstにリセットされる。
【００３９】
制御信号Ｓel(1)〜Ｓel(q)は、初期化期間（Ａ）および補償期間（Ｂ）において順次排他的にＨレベルとなる。なお、図５、図６および図７では省略されているが、制御信号／Ｓel(1)〜／Ｓel(q)は、初期化期間（Ａ）および補償期間（Ｂ）において、制御信号Ｓel(1)〜Ｓel(q)に同期して、順次排他的にＬレベルとなる。
一方、データ信号出力回路３０は、制御信号Ｓel(1)〜Ｓel(q)のうち、例えば制御信号Ｓel(j)がＨレベルとなったときに、ｉ行目の走査線１２とｊ番目のグループに属するデータ線１４ｂとの交差に対応する３画素の第１データ信号Ｖd(1)〜Ｖd(3)を出力する。
一方、データ信号出力回路３０は、制御信号Ｓel(1)〜Ｓel(q)のうち、例えば制御信号Ｓel(j)がＨレベルとなったときに、ｉ行目の走査線１２とｊ番目のグループに属するデータ線１４ｂとの交差に対応する３画素の第１データ信号Ｖd(1)〜Ｖd(3)を出力する。より詳細には、データ信号出力回路３０は、制御信号Ｓel(j)がＨレベルとなる期間において、ｉ行（３ｊ−２）列の画素に対応する第１データ信号Ｖd(1)を出力し、ｉ行（３ｊ−１）列の画素に対応する第１データ信号Ｖd(2)を出力し、ｉ行（３ｊ）列の画素に対応する第１データ信号Ｖd(3)を出力する。
具体例としては、ｊが「２」であれば、データ信号出力回路３０は、制御信号Ｓel(2)がＨレベルとなる期間において、ｉ行４列の画素に対応する第１データ信号Ｖd(1)を出力し、ｉ行５列の画素に対応する第１データ信号Ｖd(2)を出力し、ｉ行６列の画素に対応する第１データ信号Ｖd(3)を出力する。
【００４０】
このように、制御信号Ｓel(1)〜Ｓel(q)は、順次排他的にＨレベルになると、１列目から（３ｑ）列目までに対応する容量素子６１に、それぞれ画素に対応する第１データ信号の電圧が保持される。
なお、図６は、画素回路１１０が属するｊ番目のグループに対応する制御信号Ｓel(j)が初期化期間（Ａ）においてＨレベルとなって、第１データ信号Ｖd(1)の電圧が容量素子６１に保持される状態を示している。
また、図７は、ｊ番目のグループに対応する制御信号Ｓel(j)が補償期間（Ｂ）においてＨレベルとなって、第１データ信号Ｖd(1)の電圧が容量素子６１に保持される状態を示している。
【００４１】
次に、ｉ行目の走査線１１２が選択される水平走査期間（Ｈ）のうち、書込期間（Ｃ）では、走査信号／Ｇwr(i)がＬレベルとなっている状態で制御信号／Ｇcmp(i)がＨレベルになる。このため、ｉ行（３ｊ−２）列における画素回路１１０では、トランジスター１２３および１２５はオフする。
また、書込期間（Ｃ）では、図８に示されるように、制御信号ＧrefがＬレベルとなるので、トランジスター７３がオフする。また、制御信号ＧcpがＨレベル（制御信号／ＧcpがＬレベル）となるので、トランスミッションゲート７２がオンする。このため、容量素子８２の一端は、電圧Ｖrefから保持容量８１に保持された電圧に変化する。当該電圧変化は、容量素子８２を介して、データ線１４ｂおよびゲートノードｇに伝達する。
ここで、容量素子８２の容量をＣrf1とし、データ線１４ｂに寄生する容量Ｃdtとすると、画素回路１１０におけるゲートノードｇは、容量素子８２の一端における電圧変化分に、容量Ｃrf1およびＣdtの和に対する容量Ｃrf1の比を乗じた分だけ、電圧（Ｖel−Ｖth）から変化し、当該変化後のゲートノードｇの電圧が容量素子１３２に保持される。
なお、上記比は、容量素子１３２の容量も考慮すべきであるが、容量素子１３２の容量は、容量Ｃrf1およびＣdtと比較して十分に小さければ無視することができる。
【００４２】
書込期間（Ｃ）の終了後、発光期間（Ｄ）となる。すなわちｉ行目の走査線１２の選択終了後、発光期間（Ｄ）に至ると、制御信号／Ｇel(i)がＬレベルに反転するので、トランジスター１２４がオンする。このため、ＯＬＥＤ１３０には、容量素子１３２によって保持された電圧Ｖgsに応じた電流が流れて、当該ＯＬＥＤ１３０が、当該電流に応じた輝度で発光する。
なお、図５は、ｉ行目の走査線１２の選択終了後、発光期間（Ｄ）が連続した例であるが、制御信号／Ｇel(i)がＬレベルとなる期間を間欠的にしてもよいし、輝度調整に応じて調整してもよい。また、発光期間（Ｄ）における制御信号／Ｇel(i)のレベルについては、補償期間（Ｂ）におけるＬレベルより上昇させてもよい。すなわち、発光期間（Ｄ）における制御信号／Ｇel(i)のレベルについては、ＨレベルとＬレベルとの間のレベルを用いてもよい。
【００４３】
着目した画素回路１１０において、書込期間（Ｃ）および発光期間（Ｄ）におけるゲート・ソース間の電圧Ｖgsは、上述したように、補償期間（Ｂ）における電圧（Ｖel−Ｖth）から、当該画素回路１１０の階調レベルに応じて変化させた電圧である。同様な動作が他の画素回路１１０でも実行されるので、本実施形態では、ｍ行（３ｑ）列のすべての画素回路１１０にわたってトランジスター１２１のしきい値電圧が補償された状態で、ＯＬＥＤ１３０に階調レベルに応じた電流が流れる。したがって、本実施形態では、輝度のばらつきが小さくなる結果、高品位な表示が可能となる。
【００４４】
なお、図６乃至図９では、初期化回路５０および容量素子群６０が設けられる領域は特に区別していない。同様に、補助回路７０および容量素子群８０が設けられる領域は特に区別していない。
【００４５】
実施形態では、表示領域１００は、データ線１４ｂの一端に接続された容量素子８２と、データ信号出力回路３０との間に位置する。
より詳細には、矩形形状の表示装置１０のうち、図１０に示されるように、上辺を符号Ｕとし、下辺を符号Ｄとし、左辺を符号Ｌとし、右辺を符号Ｒとした場合、上辺Ｕと表示領域１００との間には、上辺Ｕから順に検査回路９２、補助回路７０および容量素子群８０が設けられる。
また、下辺Ｄと表示領域１００との間には、下辺Ｄから順に端子１８０、データ信号出力回路３０、スイッチ群４０、初期化回路５０および容量素子群６０が設けられる。
左辺Ｌと表示領域１００との間には、走査線駆動回路１２０が設けられ、右辺Ｒと表示領域１００との間には、検査回路９４が設けられる。
なお、検査回路９２は、製造後にデータ信号出力回路３０等を検査するために設けられ、検査回路９４は、製造後に走査線駆動回路１２０を検査するために設けられる。
【００４６】
本実施形態では、補助回路７０および容量素子群８０と、データ信号出力回路３０との間に表示領域１００が位置する。
データ信号出力回路３０からデータ線１４ｂまでの信号経路を短縮化する観点からいえば、図２２に示されるように、データ信号出力回路３０、スイッチ群４０、初期化回路５０、容量素子群６０、補助回路７０、容量素子群８０、表示領域１００の順に配置させればよいはずである。
なお、図２２において、データ信号出力回路３０から表示領域１００までの距離をＬ１と表記している。
【００４７】
図２２に示される配置では、図１０に示される配置と比較して、補助回路７０および容量素子群８０が上辺Ｕと表示領域１００との間に存在しないので、上辺Ｕから表示領域１００までの距離Ｌ２を小さくすることができるようにみえる。
しかしながら、実際には、各辺から表示領域１００までの距離については、発光機能層２１６における成膜の精度の関係上、ある程度確保しなければならないという事情がある。具体的には、上辺Ｕから表示領域１００までの距離Ｌ２についても、必要以上に短縮できない事情がある。
【００４８】
そこで、このような事情について説明する。
上述したように、ＯＬＥＤ１３０は、アノードの画素電極２１３とカソードの共通電極２１８とで発光機能層２１６を挟持した構成である。画素電極２１３、発光機能層２１６および共通電極２１８は、この順で形成される。
また、共通電極２１８には、上述したように透明性であることが要求されるので、ＩＴＯ（Indium Tin Oxide）や、マグネシウムおよび銀を含む合金などが用いられる。共通電極２１８には電圧Ｖctが印加され、かつ、共通電極２１８はすべてのＯＬＥＤ１３０に対して共通である。
共通電極２１８よりも前に形成される発光機能層２１６は、電気的には半導体である。このため、共通電極２１８は発光機能層２１６を覆うように形成される。一方、複数の端子１８０は、抵抗率の低い導電層をパターニングして形成される。
したがって、複数の端子１８０のうち、特定の１または２以上の端子から、当該端子の形成層とは異なる層で形成される共通電極２１８まで、いかに均一に配線抵抗を低くすることが重要となる。
【００４９】
発光機能層２１６は、画素回路１３０毎に形成されるのではなく、すべての画素回路１１０にわたって連続して形成される。このため、平面視で画素電極２１３と共通電極２１８とが重なる領域、すなわち、画素電極２１３から共通電極２１８に向かって電流が流れる領域がＯＬＥＤ１３０として機能する。
発光機能層２１６は、例えば、表示領域１００を含み、かつ、当該表示領域１００よりも広い領域で開口するメタルマスクを介して成膜される。このため、発光機能層２１６は、他の層、具体的にはフォトリソグラフィで形成される層と比較して、成膜の位置精度が低く、製造上の誤差が大きい。
上述したように、共通電極２１８は、発光機能層２１６を覆う必要があるが、この発光機能層２１６を形成する際の位置精度が低いことに留意する必要がある。
【００５０】
図１１は、発光機能層１６、開口定義層の開口部および共通電極２１８の配置を示す平面図であり、図１２は、図１１におけるＥ−ｅ線で破断した場合の部分断面図であり、図１３は、図１１におけるＦ−ｆ線で破断した場合の部分断面図であり、図１４は、表示装置１０におけるＯＬＥＤ１３０の要部断面図である。
なお、表示装置１０では、データ信号出力回路３０および走査線駆動回路１２０等を構成するトランジスター等が形成されるが、図１２乃至図１４では、カソードである画素電極２１３よりも下層の配線層、絶縁層等についての図示が省略されている。
【００５１】
図１１において、領域Ａr1は、平面視で、発光機能層２１６が設けられる領域であり、上述したように表示領域１００を含み、かつ、表示領域１００よりも広い。
領域Ａr3は、平面視で、開口定義層２１４における開口部のうち、表示領域１００の外の開口部である。開口定義層２１４は、導電層２１２と発光機能層２１６との間において、例えば窒化珪素や酸化珪素などの絶縁性の無機材料で成膜される。開口定義層２１４のうち、表示領域１００の外における開口部は、平面視したときに枠状となっている。
【００５２】
したがって、導電層２１２および開口定義層２１４をこの順で形成した後に、共通電極２１８を形成すると、表示領域１００の外では、開口定義層２１４の開口部である領域Ａr3において導電層２１２と共通電極２１８とが導通することになる。
導電層２１２は、アルミニウムなどの金属層をパターニングしたものであり、複数の端子１８０のうち、特定の端子と同一層（または、異なる層）で形成されて、特定の端子と電気的に接続される。このため、電圧Ｖctは、特定の端子、導電層２１２、および、領域Ａr3を介して共通電極２１８に印加される。
【００５３】
なお、領域Ａr4は、共通電極２１８が形成された領域のうち、平面視で枠状の領域Ａr3よりも外領域をいう。領域Ａr2は、平面視で、表示領域１００の外であって、枠状の領域Ａr3よりも内となる領域である。
【００５４】
開口定義層２１４は、表示領域１００の内では、図１４に示されるように、画素電極２１３と発光機能層２１６との間において、平面視したときにＯＬＥＤ１３０の形状を規定する層として機能する。また、画素電極２１３は、導電層２１２と同一層のパターニングによって形成してもよいし、導電層２１２と異なる層のパターニングによって形成してもよい。
【００５５】
上述したように、発光機能層１６を成膜する際の位置精度は低いので、開口定義層２１４を基準としてみると、図１２に示されるように、発光機能層２１６が開口定義層２１４の端部にかかってしまう場合もあれば、図１３に示されるように、発光機能層２１６が開口定義層２１４の端部にかからない場合もある。
図１２に示されるように、発光機能層２１６が開口定義層２１４の端部にかかると、開口定義層２１４の開口部が侵食されて、導電層２１２と共通電極２１８との導通距離が狭くなる。このため、十分に低い接触抵抗が得られなり、共通電極２１８において電圧Ｖctが均一に印加されない結果、表示品位を低下させる。
このため、表示領域１００の外では、発光機能層２１６を成膜する際の精度が悪くても、共通電極２１８と導電層２１２との接触するための領域Ａr3の幅をある程度以上確保する必要がある。なお、領域Ａr3の幅とは、開口定義層２１４における開口部の距離であり、具体的には、左辺Ｌに沿った部分いえば、距離ＷLであり、下辺Ｄに沿った部分いえば、距離ＷDである。
【００５６】
表示装置１０では、補助回路７０および容量素子群８０が、上辺Ｕと表示領域１００との間に設けられるので、データ信号出力回路３０から表示領域１００までの距離Ｌ１を、図２２の場合の距離Ｌ１と比較して短縮化することができる。このため、本実施形態では、領域Ａr3を確保するために距離Ｌ２が同じとした状態で、距離Ｌ１が短縮化されるので、表示装置１０の小型化が可能となる。
【００５７】
＜変形例、応用例等＞
前述した実施形態では、次のような応用または変形が可能である。
【００５８】
＜第１変形例＞
表示装置１０において発光機能層２１６を覆うように封止層２７０を設ける場合に、封止層２７０の構成層における縁端の位置を次に説明するように定めてよい。図１５は、表示装置１０を図１１におけるＦ−ｆ線で破断した場合の部分断面図に相当する。この図に示されるように、封止層２７０は、第１無機層２７１、中間層２７３および第２無機層２７２がこの順で積層される。
封止層２７０の第１無機層２７１は、共通電極２１８の面上に形成されて、当該共通電極２１８の表面に直接に接触する。第１無機層２７１は、表示領域１００を含む表示装置１０の全域にわたり形成される。第１無機層２７１は、例えば珪素化合物（典型的には窒化珪素や酸化珪素）等の絶縁性かつ透明性を有する無機材料で例えば２００ｎｍから４００ｎｍ程度の膜厚に形成される。
【００５９】
中間層２７３は、発光機能層１６を封止する要素であり、例えばエポキシ樹脂等の光透過性の有機材料で形成される。中間層２７３の縁端Ｊは、平面視で発光機能層２１６よりも外であって、領域Ａr3よりも内に位置している。中間層２７３は、表示領域１００において共通電極２１８や第１無機層２７１の表面の段差を埋める平坦化膜としても機能する。このため、中間層２７３は、第１無機層２７１および第２無機層２７２と比較して充分に厚い膜厚（例えば１μｍから５μｍ、特に好適には３μｍ）に形成される。なお、中間層２７３の材料は有機材料に限定されない。
【００６０】
第２無機層２７２は、中間層２７３を封止する要素である。このため、第２無機層２７２の縁端は、平面視で中間層２７３よりも外であって、領域Ａr3よりも内に位置している。第２無機層２７２は、例えば耐水性や耐熱性に優れた無機材料であって、絶縁性かつ透明性を有する無機材料で、例えば３００ｎｍから７００ｎｍ程度（特に好適には４００ｎｍ程度）の膜厚に形成される。例えば窒素化合物（珪素窒化物、珪素酸化物、珪素酸窒化物）が第２無機層の材料として好適である。
【００６１】
中間層２７３の膜厚は、第１無機層２７１および第２無機層２７２と比較して厚いので、中間層２７３における成膜の位置精度が低い。ただし、第１変形例によれば、中間層２７３の縁端Ｊが、平面視で発光機能層１６よりも外であれば、発光機能層２１６を封止する機能を確保することができる。
【００６２】
＜第２変形例＞
実施形態では、容量素子群６０が、図１０に示されるようにデータ信号出力回路３０と表示領域１００との間に設けられたが、容量素子群６０の位置は、図１０に限定されない。例えば、容量素子群６０が、図１６および図１７に示されるように、補助回路７０と表示領域１００との間に設けられてもよい。
なお、図１６は、表示装置１０の回路図の一部であり、電気的にみれば図３と等価である。また、図１７は、表示装置１０における要素の配置を示す平面図である。
【００６３】
また、容量素子群における１つの容量素子６１を、図１８に示されるように、容量素子６１ａおよび６１ｂに分けてもよい。そして図１９に示されるように、容量素子６１ａの集合体である容量素子群６０ａがデータ信号出力回路３０と表示領域１００との間に設けられ、容量素子６１ｂの集合体である容量素子群６０ｂが補助回路７０と表示領域１００との間に設けられてもよい。
【００６４】
＜その他の例＞
実施形態では、シリアル−パラレル変換によって３相に変換する例を示したが、当該相数は２以上であればよい。
また、シリアル−パラレル変換とはせずに、例えばデータ信号出力回路３０が、アナログかつ圧縮前の第１データ信号を点順次で出力し、スイッチ群４０を構成するトランスミッションゲート４５が、当該アナログ信号を点順次でサンプリングする構成としてもよい。この構成では、シフトレジスタ３１およびラッチ回路３２が不要となる。
Ｄ／Ａ変換器の駆動能力が高ければ、アンプ群３４を設けなくてもよい。
表示装置１０では、画素回路１１０におけるトランジスター１２１のしきい値を補償する構成としたが、補償しない構成、具体的にはトランジスター１２３を省略した構成としてもよい。
また、実施形態では、表示素子の一例としてＯＬＥＤ１３０を例示して説明したが、他の表示素子を用いてもよい。例えば表示素子として液晶素子を用いてもよい。液晶素子についても、シリコン基板などの半導体基板に形成される場合がある。この場合においても、液晶素子に印加する電圧を、容量素子を介して圧縮して供給する必要がある。
トランジスター５６、７３、１２１〜１２５のチャネルは、実施形態に限定されない。また、これらのトランジスター５６、７３、１２１〜１２５は、適宜トランスミッションゲートに置き換えてもよい。その逆にトランスミッションゲート４５、７２については、片チャネルのトランジスターに置き換えてもよい。
【００６５】
＜電子機器＞
次に、実施形態等に係る表示装置１０を適用した電子機器について説明する。表示装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウントディスプレイを例に挙げて説明する。
【００６６】
図２０は、ヘッドマウントディスプレイの外観を示す図であり、図２１は、その光学的な構成を示す図である。
まず、図２０に示されるように、ヘッドマウントディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウントディスプレイ３００は、図２１に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の表示装置１０Ｌと右眼用の表示装置１０Ｒとが設けられる。
表示装置１０Ｌの画像表示面は、図２１において左となるように配置している。これによって表示装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、表示装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。表示装置１０Ｒの画像表示面は、表示装置１０Ｌとは反対の右となるように配置している。これによって表示装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、表示装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
【００６７】
この構成において、ヘッドマウントディスプレイ３００の装着者は、表示装置１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウントディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を表示装置１０Ｌに表示させ、右眼用画像を表示装置１０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。
【００６８】
なお、表示装置１０を含む電子機器については、ヘッドマウントディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。
【００６９】
＜付記＞
ひとつの態様（態様１）に係る表示装置は、走査線とデータ線との交差に設けられた画素回路を含む表示領域と、データ信号を出力するデータ信号出力回路と、一端と他端とを有し、前記一端に前記データ信号が供給され、前記他端が前記データ線に接続される第１容量素子と、を含み、前記画素回路は、前記データ線に供給されたデータ信号に基づいた光学状態となる表示素子を含み、前記表示領域は、前記第１容量素子と前記データ信号出力回路との間に設けられる。
この態様によれば、表示領域が第１容量素子とデータ信号出力回路との間に設けられるので、表示領域の外領域のうち、データ信号出力回路等が設けられる領域を削減することができる。このため、表示装置の小型化を図ることができる。
なお、容量素子８２が第１容量素子の一例である。また、光学状態とは、具体的にはデータ信号に基づいた輝度で発光する、透過率または反射率となる状態をいう。
【００７０】
態様１の具体的な態様（態様２）に係る表示装置は、データ転送線と、前記データ転送線の電圧を保持する第２容量素子と、前記データ信号出力回路と前記データ転送線との間に設けられた第１スイッチと、前記データ転送線と前記第１容量素子との間に設けられた第２スイッチと、を含み、前記データ信号は、前記第１スイッチ、前記データ転送線、前記第２スイッチおよび前記第１容量素子をこの順で介して前記データ線に出力される。
この態様によれば、データ信号を第１スイッチのオンによって第２容量素子に保持させることができる。なお、容量素子６１が第２容量素子の一例である。また、トランスミッションゲート４５が第１スイッチの一例であり、トランスミッションゲート７２が第２スイッチの一例である。
【００７１】
態様２の具体的な態様（態様３）に係る表示装置は、第１期間に、前記第１スイッチがオンし、前記第２スイッチがオフした状態で前記データ信号出力回路が前記データ信号を出力し、前記第１期間の後の第２期間に、前記第１スイッチがオフし、前記第２スイッチがオンする。
この態様によれば、第２容量素子に保持されたデータ信号を、第２スイッチのオンによって、第１容量素子を介してデータ線に供給することができる。なお、初期化期間または補償期間が第１期間の一例であり、書込期間が第２期間の一例である。
【００７２】
態様１乃至３のいずれかの具体的な態様（態様４）に係る表示装置は、導電層と、共通電極と、前記導電層と前記共通電極との間に設けられ、絶縁性を有する開口定義層と、をさらに有し、前記画素回路は、画素電極と前記共通電極との間に発光機能層が設けられた表示素子を含み、前記共通電極は、前記開口部で前記導電層と電気的に接続される。
この態様によれば、発光機能層を成膜する際の位置精度が低くても、導電層と共通電極とが導通する領域を確保することができるので、接触抵抗を下げ、共通電極の低抵抗化を図ることができる。
【００７３】
態様４の具体的な態様（態様５）に係る表示装置は、前記発光機能層は前記共通電極で覆われる。この態様によれば、発光機能層が共通電極で覆われるので、共通電極が一種の封止として機能する。
【００７４】
態様１乃至４の具体的な態様（態様６）に係る電子機器は、上記いずれか態様に係る表示装置を有する。この態様によれば、表示装置の小型化が容易となるので、電子機器としてみても小型化が容易となる。
【符号の説明】
【００７５】
１０…表示装置、１２…走査線、１４ａ…データ転送線、１４ｂ…データ線、３０…データ信号出力回路、４５、７２…トランスミッションゲート、６１、８２…容量素子、１００…表示領域、１１０…画素回路、１２…走査線、１２１〜１２５…トランジスター、１３０…ＯＬＥＤ、２１２…導電層、２１４…開口定義層、２１６…発光機能層、２１８…共通電極、２７０…封止層、３００…ヘッドマウントディスプレイ。
【図１】
0006950733.tif 000002
【図２】
0006950733.tif 000003
【図３】
0006950733.tif 000004
【図４】
0006950733.tif 000005
【図５】
0006950733.tif 000006
【図６】
0006950733.tif 000007
【図７】
0006950733.tif 000008
【図８】
0006950733.tif 000009
【図９】
0006950733.tif 000010
【図１０】
0006950733.tif 000011
【図１１】
0006950733.tif 000012
【図１２】
0006950733.tif 000013
【図１３】
0006950733.tif 000014
【図１４】
0006950733.tif 000015
【図１５】
0006950733.tif 000016
【図１６】
0006950733.tif 000017
【図１７】
0006950733.tif 000018
【図１８】
0006950733.tif 000019
【図１９】
0006950733.tif 000020
【図２０】
0006950733.tif 000021
【図２１】
0006950733.tif 000022
【図２２】
0006950733.tif 000023