(57)【特許請求の範囲】
【請求項１】
複数の半導体スイッチング素子を含む三レベルインバータ回路と、
ダブルキャリア変調方式で前記三レベルインバータ回路を駆動するためのゲート信号を出力するインバータ制御回路と、
を備え、
前記インバータ制御回路は、
前記三レベルインバータ回路の出力電流と出力電圧とに基づいて、一つの交流電圧指令値と他の二つの交流電圧指令値とを含む三相出力電圧指令値を生成する指令値演算部と、
前記三相出力電圧指令値に補正を施した補正後指令値を出力する指令値補正部と、
前記補正後指令値に基づいて前記ゲート信号を生成するゲート信号生成部と、
を備え、
前記指令値補正部は、電圧指令値のゼロ値の周辺に予め定められた不感帯を前記一つの交流電圧指令値が通過する期間である不感帯通過期間には、前記一つの交流電圧指令値の代わりに前記不感帯の端に対応する所定電圧指令値を出力するとともに、前記不感帯通過期間における前記一つの交流電圧指令値と前記所定電圧指令値との差分を前記他の二つの交流電圧指令値に分配するように構築された電力変換装置。
【請求項２】
前記指令値補正部は、前記不感帯の幅を可変に設定可能な不感帯設定部を含む請求項１に記載の電力変換装置。
【請求項３】
前記指令値補正部は、前記不感帯に前記一つの交流電圧指令値が突入した第一時刻と前記一つの交流電圧指令値が前記不感帯を離脱した第二時刻との間の期間を前記不感帯通過期間として検出する不感帯通過検出部を含む請求項１または２に記載の電力変換装置。
【請求項４】
前記指令値補正部は、
前記不感帯通過期間における前記一つの交流電圧指令値と前記所定電圧指令値との前記差分を算出する補正量算出部と、
前記差分を前記一つの交流電圧指令値に加算することで前記一つの交流電圧指令値を前記所定電圧指令値に固定するとともに、前記差分を前記他の二つの交流電圧指令値に加算するように構築された補正演算部と、
を含む請求項１〜３のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、電力変換装置に関するものである。
【背景技術】
【０００２】
従来、例えば日本特開２００１−１３６７５０号公報に記載されているように、ダブルキャリア変調方式のインバータ回路が知られている。この公報における段落０００２および図１０には、中性点電位クランプ方式の三レベルインバータ回路が例示されている。【０００３】
三レベルインバータに印加されるＰＷＭパルスは、指令電圧と三角波キャリアとを比較して作成されるのが一般的である。ＰＷＭパルス生成方法の一例として、この段落０００２および図８にダブルキャリアユニポーラ変調の一例が記載されている。この図８によれば、一つの指令電圧と、レベルの異なる二つの三角波キャリアとが比較される。指令電圧が三角波キャリアを超えている期間に、スイッチング素子が導通される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】日本特開２００１−１３６７５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
インバータ回路が持つアーム回路にアーム短絡が発生することを防ぐために、デッドタイムが設けられていることが一般的である。デッドタイムは、複数の半導体スッチング素子のオンオフタイミングをずらすための遅延時間である。デッドタイムの長さによって、ＰＷＭパルスのターンオンエッジをどの程度遅延させるかが決定される。【０００６】
図９は、ダブルキャリア変調方式を説明するための図である。図９には、電圧指令値Ｖ＊のゼロ値を示す基準軸（Ｖ＊＝０）が図示されている。交流電圧指令値Ｖ＊ｕ、Ｖ＊ｖ、Ｖ＊ｗと電圧指令値のゼロ値との交差点を「ゼロクロス」とも称す。図９には、「ゼロクロス付近領域Ｘ０」を表す破線枠が図示されている。【０００７】
ゼロクロス付近領域Ｘ０は、交流電圧指令値のゼロクロス付近の領域である。ゼロクロス付近領域Ｘ０には、二つの三角波キャリア信号ＣＷ１、ＣＷ２それぞれの波形先端が並んでいる。三角波キャリア信号ＣＷ１、ＣＷ２の先端幅は狭いので、交流電圧指令値Ｖ＊ｕ、Ｖ＊ｖ、Ｖ＊ｗのゼロクロス付近においては、ＰＷＭパルスの幅が狭く生成される傾向がある。【０００８】
狭すぎる幅のＰＷＭパルスを生成しようとしても、そのような狭小なパルスはインバータ回路のデッドタイムによって消滅してしまうおそれがある。デッドタイムによるＰＷＭパルス消滅が起きることで、電圧指令値のゼロクロス付近においてインバータ制御の制御性が低下しやすいという問題があった。【０００９】
本出願は、上述のような課題を解決するためになされたもので、電圧指令値のゼロクロス付近で制御性が低下しないように改良された電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本出願にかかる電力変換装置は、
複数の半導体スイッチング素子を含む三レベルインバータ回路と、
ダブルキャリア変調方式で前記三レベルインバータ回路を駆動するためのゲート信号を出力するインバータ制御回路と、
を備え、
前記インバータ制御回路は、
前記三レベルインバータ回路の出力電流と出力電圧とに基づいて、一つの交流電圧指令値と他の二つの交流電圧指令値とを含む三相出力電圧指令値を生成する指令値演算部と、
前記三相出力電圧指令値に補正を施した補正後指令値を出力する指令値補正部と、
前記補正後指令値に基づいて前記ゲート信号を生成するゲート信号生成部と、
を備え、
前記指令値補正部は、電圧指令値のゼロ値の周辺に予め定められた不感帯を前記一つの交流電圧指令値が通過する期間である不感帯通過期間には、前記一つの交流電圧指令値の代わりに前記不感帯の端に対応する所定電圧指令値を出力するとともに、前記不感帯通過期間における前記一つの交流電圧指令値と前記所定電圧指令値との差分を前記他の二つの交流電圧指令値に分配するように構築されたものである。
【発明の効果】
【００１１】
本出願にかかる電力変換装置によれば、ゼロクロス付近に不感帯が設定されている。一つの交流電圧指令値がこの不感帯を通過するときには、ゼロクロス直近の小さな値が交流電圧指令値として設定されないように、交流電圧指令値に一定の制限を与えることができる。この制限により一つの交流電圧指令値が停滞した分は、他の二つの交流電圧指令値に分配することで、全体としてみれば適切な三相出力電圧指令値をインバータ回路に与えることができる。これにより、ゼロクロス付近での制御性が低下することを抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態にかかる電力変換装置の構成を示す図である。
【図２】実施の形態にかかる電力変換装置が備える指令値補正部の構成を示す図である。
【図３】実施の形態にかかる指令値補正部の動作を説明するためのタイムチャートである。
【図４】実施の形態にかかる指令値補正部の動作を説明するためのタイムチャートである。
【図５】実施の形態にかかる指令値補正部の動作を説明するためのタイムチャートである。
【図６】実施の形態にかかる指令値補正部の動作を説明するためのタイムチャートである。
【図７】実施の形態にかかる電力変換装置が備える指令値補正部の具体的構成の一例を示す図である。
【図８】実施の形態にかかる電力変換装置が備える指令値補正部の具体的構成の動作を説明するための図である。
【図９】関連技術としてのダブルキャリア変調方式を説明するための図である。
【図１０】実施の形態の変形例にかかる指令値補正部の動作を説明するためのタイムチャートである。
【図１１】実施の形態の変形例にかかる指令値補正部の動作を説明するためのタイムチャートである。
【発明を実施するための形態】
【００１３】
図１は、実施の形態にかかる電力変換装置１の構成を示す図である。電力変換装置１は、直流電源２からの直流電力を三相交流電力に変換する。電力変換装置１は、入力コンデンサＣ１，Ｃ２と三レベルインバータ回路１０とインバータ制御回路２０と変流器（ＣＴ）１１と計器用変成器（ＶＴ）１２とを備えている。
【００１４】
三レベルインバータ回路１０は、複数の半導体スイッチング素子３を含んでいる。三レベルインバータ回路１０は、中性点スイッチ方式のインバータ回路である。半導体スイッチング素子３は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などの電力用半導体素子である。
【００１５】
三レベルインバータ回路１０は、アーム回路を備えている。アーム回路は、複数の半導体スイッチング素子３が直列接続された回路である。
【００１６】
図１に示すように、直流電源２の正極出力と三レベルインバータ回路１０のハイサイド母線とが接続されており、このハイサイド母線にはハイサイド電位Ｖ＋が印加される。直流電源２の負極出力と三レベルインバータ回路１０のローサイド母線とが接続されており、このローサイド母線にはローサイド電位Ｖ−が印加される。
【００１７】
入力コンデンサＣ１，Ｃ２からなる直列回路の一端は、上記のハイサイド母線に接続される。入力コンデンサＣ１，Ｃ２からなる直列回路の他端は、上記のローサイド母線に接続される。入力コンデンサＣ１と入力コンデンサＣ２との接続点から中性点電位Ｖ０が与えられる。
【００１８】
半導体スイッチング素子３の制御電極には、ゲート信号であるゲートパルスが印加される。ゲートパルスは、インバータ制御回路２０で生成される。ゲートパルスは、パルス幅変調（ＰＷＭ）パルスである。ゲートパルスによって、複数の半導体スイッチング素子３がオンオフ駆動する。
【００１９】
変流器１１と計器用変成器１２は、三レベルインバータ回路１０の三相出力電流Ｉｕ、Ｉｖ、Ｉｗと三相出力電圧Ｖｕ、Ｖｖ、Ｖｗとを変換してインバータ制御回路２０に伝達する。
【００２０】
インバータ制御回路２０は、電力計算部２１とフィードバック制御部２２ａ、２２ｂと電圧指令値Ｖ＊を生成するインバータ電圧指令演算部２３と指令値補正部２４とゲート信号生成部２５とを備えている。
【００２１】
実施の形態では、一例として、下記の計算ロジックに従って三相出力電圧指令値が算出される。電力計算部２１は、複数の計器用変成器１２の計測値および複数の変流器１１の計測値に基づいて有効電力計測値と無効電力計測値とを計算する。インバータ制御回路２０は、インバータ制御回路２０の外部に設けられたインバータ電圧指令演算部（図示せず）から指令値を受け取る。指令値は、有効電力指令値Ｐ＊と無効電力指令値Ｑ＊とを含んでいる。
【００２２】
有効電力差分ΔＰが、第一の減算ブロックで演算される。有効電力差分ΔＰは、電力計算部２１からの有効電力計測値Ｐと有効電力指令値Ｐ＊との差分である。無効電力差分ΔＱが、第二の減算ブロックで演算される。無効電力差分ΔＱは、電力計算部２１からの無効電力計測値Ｑと無効電力指令値Ｑ＊との差分である。
【００２３】
フィードバック制御部２２ａは、有効電力差分ΔＰに対して公知のフィードバック制御を実施する。フィードバック制御部２２ｂは、無効電力差分ΔＱに対して公知のフィードバック制御を実施する。それぞれのフィードバック制御は、ＰＩ制御とＰ制御とＰＩＤ制御とのうち任意の一つを用いることができる。
【００２４】
インバータ電圧指令演算部２３は、フィードバック制御部２２ａからの有効電力指令値とフィードバック制御部２２ｂからの無効電力指令値とに基づいて三相電圧指令値を生成する。すなわち、インバータ電圧指令演算部２３は、三レベルインバータ回路１０の三相出力電流Ｉｕ、Ｉｖ、Ｉｗと三相出力電圧Ｖｕ、Ｖｖ、Ｖｗとに基づく電力計算部２１と減算ブロックとフィードバック制御部２２ａ、２２ｂとによる一連の制御処理結果を受け取る。
【００２５】
この一連の制御処理結果に基づいて、インバータ電圧指令演算部２３は三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１を生成する。
【００２６】
なお、上記のような有効電力および無効電力に基づく計算ロジックの代わりに、実施の形態の変形例としてＭＰＰＴ（（Ｍａｘｉｍｕｍ  Ｐｏｗｅｒ  Ｐｏｉｎｔ  Ｔｒａｃｋｉｎｇ）制御に従って三相出力電圧指令値が設定されるようにインバータ制御回路２０が構築されてもよい。このような変形例にかかるＭＰＰＴ制御による三相出力電圧指令値の設定は、例えば直流電源２が太陽電池アレイである場合に用いることができる。
【００２７】
三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１は、第一相交流電圧指令値Ｖ＊ｕ１と第二相交流電圧指令値Ｖ＊ｖ１と第三相交流電圧指令値Ｖ＊ｗ１とを含んでいる。
【００２８】
指令値補正部２４は、三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１に補正を施した補正後指令値Ｖ＊ｕ２、Ｖ＊ｖ２、Ｖ＊ｗ２を出力する。補正の内容を説明すると、まず、指令値補正部２４は、不感帯通過期間ＴＤＢに、「不感帯ＤＢを通過中の一つの交流電圧指令値」の代わりに不感帯ＤＢの端に対応する所定電圧指令値ＶＤＢを出力する。
【００２９】
不感帯通過期間ＴＤＢは、不感帯ＤＢを三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１のうち一つの交流電圧指令値が通過する期間である。不感帯ＤＢは、電圧指令値Ｖ＊のゼロ値（Ｖ＊＝０）の周辺に予め定められた指令値範囲である。不感帯ＤＢの幅は、不感帯上限値ＶＤＢＨと不感帯下限値ＶＤＢＬとで決まる。不感帯上限値ＶＤＢＨおよび不感帯下限値ＶＤＢＬは不感帯ＤＢのプラス端とマイナス端とを決める値であり、これらを所定電圧指令値ＶＤＢとも称す。
【００３０】
指令値補正部２４は、不感帯通過期間ＴＤＢに、所定電圧指令値ＶＤＢを出力するとともに、差分ΔＶ＊を「他の二つの交流電圧指令値」に分配する。「他の二つの交流電圧指令値」とは、三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１のうち、不感帯ＤＢの外側に存在する二つの交流電圧指令値のことである。差分ΔＶ＊は、不感帯通過期間ＴＤＢにおける、不感帯ＤＢを通過中の一つの交流電圧指令値と所定電圧指令値ＶＤＢとの差分である。
【００３１】
これらの補正の結果、補正後指令値Ｖ＊ｕ２、Ｖ＊ｖ２、Ｖ＊ｗ２が出力される。補正後指令値Ｖ＊ｕ２、Ｖ＊ｖ２、Ｖ＊ｗ２は、補正後第一相交流電圧指令値Ｖ＊ｕ２と補正後第二相交流電圧指令値Ｖ＊ｖ２と補正後第三相交流電圧指令値Ｖ＊ｗ２とを含んでいる。
【００３２】
図２は、実施の形態にかかる電力変換装置１が備える指令値補正部２４の構成を示す図である。図３〜図６は、実施の形態にかかる指令値補正部２４の動作を説明するためのタイムチャートである。図３の上段に、三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１が図示されている。図３の下段に、補正後指令値Ｖ＊ｕ２、Ｖ＊ｖ２、Ｖ＊ｗ２が図示されている。図３の中段には、補正に用いられる補正量ΔＶ＊が図示されている。
【００３３】
図３から把握されるように、第一ゼロクロスｚｘ１と第二ゼロクロスｚｘ２と第三ゼロクロスｚｘ３と第四ゼロクロスｚｘ４と第五ゼロクロスｚｘ５と第六ゼロクロスｚｘ６とがこの順番で繰り返し到来する。
【００３４】
図４は、図３における時刻ｔｘ１の付近を指し示す破線部分Ｘ１を拡大したものである。図５は、図３における時刻ｔｘ２の付近を指し示す破線部分Ｘ２を拡大したものである。
【００３５】
以下、指令値補正部２４の構成及び動作を説明する。以下の説明において、便宜上、「一つの交流電圧指令値」および「他の二つの交流電圧指令値」という用語を用いる。「一つの交流電圧指令値」とは、三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１のうちの任意の一つの交流電圧指令値を指している。
【００３６】
この「一つの交流電圧指令値」という用語は、主に、不感帯ＤＢを通過する交流電圧指令値を、他の交流電圧指令値と区別するために用いられる。下記の説明では「一つの交流電圧指令値」に特定の相の交流電圧指令値を対応付けて説明することがあるが、「一つの交流電圧指令値」には三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１のいずれが代入されてもよい。
【００３７】
一方、「他の二つの交流電圧指令値」とは、三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１のうち上記一つの交流電圧指令値を除く残りの二つの一つの交流電圧指令値を指している。「他の二つの交流電圧指令値」という用語は、主に、不感帯ＤＢの外側にある交流電圧指令値を参照するために用いられる。
【００３８】
図２に示すように、指令値補正部２４は、補正量算出部２４ａと不感帯設定部２４ｂと不感帯通過検出部２４ｃと補正演算部２４ｄとを含んでいる。
【００３９】
不感帯設定部２４ｂは、不感帯ＤＢの幅を設定するためのブロックである。不感帯ＤＢは、図３〜図６に記載されているように、電圧指令値Ｖ＊のゼロ値（Ｖ＊＝０）の周辺に予め定められた範囲である。
【００４０】
不感帯設定部２４ｂは、不感帯上限値ＶＤＢＨと不感帯下限値ＶＤＢＬとをそれぞれ設定変更可能に構築されている。実施の形態では、一例として、不感帯上限値ＶＤＢＨと不感帯下限値ＶＤＢＬとが、正負符号が逆であり且つ同じ大きさを持つように設定されている。その結果、指令値ゼロ（Ｖ＊＝０）を軸として不感帯ＤＢはプラス側とマイナス側に同じ幅を持っている。
【００４１】
不感帯通過検出部２４ｃは、不感帯通過期間ＴＤＢを検出する。不感帯通過期間ＴＤＢは、不感帯ＤＢを一つの交流電圧指令値が通過する期間である。不感帯通過検出部２４ｃは、不感帯ＤＢに一つの交流電圧指令値が突入した時刻とこの一つの交流電圧指令値が不感帯ＤＢを離脱した時刻との間の期間を不感帯通過期間ＴＤＢとして検出する。
【００４２】
図４には、補正動作の一例として、第二相交流電圧指令値Ｖ＊ｕ１が不感帯ＤＢをローサイド（マイナス側）からハイサイド（プラス側）へと通過する期間に実施される補正動作が図示されている。
【００４３】
図５には、一例として、第一相交流電圧指令値Ｖ＊ｕ１が不感帯ＤＢをハイサイド（プラス側）からローサイド（マイナス側）へと通過する期間に実施される補正動作が図示されている。
【００４４】
補正量算出部２４ａは、不感帯通過期間ＴＤＢにおいて、不感帯ＤＢを通過中の一つの交流電圧指令値と所定電圧指令値ＶＤＢとの差分ΔＶ＊を算出する。この差分ΔＶ＊が、補正量ΔＶ＊である。差分ΔＶ＊の演算周期は、不感帯通過期間ＴＤＢに比べて十分に短いものとする。
【００４５】
所定電圧指令値ＶＤＢは、不感帯ＤＢの端に対応する値である。実施の形態では、一例として、三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１それぞれが不感帯ＤＢに突入する時に不感帯ＤＢと交差する値を、三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１それぞれの所定電圧指令値ＶＤＢとして取り扱う。
【００４６】
すなわち、三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１それぞれがプラス側から不感帯ＤＢに突入するときには、不感帯上限値ＶＤＢＨが、補正量算出部２４ａで差分を算出するための所定電圧指令値ＶＤＢである。逆に、三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１それぞれがマイナス側から不感帯ＤＢに突入するときには、不感帯下限値ＶＤＢＬが、補正量算出部２４ａで差分を算出するための所定電圧指令値ＶＤＢである。
【００４７】
実施の形態では、図２に示すように、補正量算出部２４ａが、第一補正量算出ブロック２４ａ１と第二補正量算出ブロック２４ａ２と第三補正量算出ブロック２４ａ３とを備える。
【００４８】
第一補正量算出ブロック２４ａ１は、不感帯通過検出部２４ｃで検出されたゼロクロス方向に応じて、第一相交流電圧指令値Ｖ＊ｕ１と不感帯設定部２４ｂの所定電圧指令値ＶＤＢとに基づいて、補正量ΔＶ＊を算出する。補正量算出のための所定電圧指令値ＶＤＢには、具体的にはＶＤＢＨおよびＶＤＢＬのいずれか一つが選択的に使用される。
【００４９】
第二補正量算出ブロック２４ａ２は、不感帯通過検出部２４ｃで検出されたゼロクロス方向に応じて、第二相交流電圧指令値Ｖ＊ｖ１と不感帯設定部２４ｂの所定電圧指令値ＶＤＢとに基づいて、補正量ΔＶ＊を算出する。第三補正量算出ブロック２４ａ３は、不感帯通過検出部２４ｃで検出されたゼロクロス方向に応じて、第三相交流電圧指令値Ｖ＊ｗ１と不感帯設定部２４ｂの所定電圧指令値ＶＤＢとに基づいて、補正量ΔＶ＊を算出する。
【００５０】
補正演算部２４ｄは、補正量ΔＶ＊を三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１それぞれに加算する。補正演算部２４ｄの加算によって、補正後指令値Ｖ＊ｕ２、Ｖ＊ｖ２、Ｖ＊ｗ２それぞれが生成される。
【００５１】
上記の制御処理によれば、まず、指令値補正部２４は、不感帯通過期間ＴＤＢには、補正量ΔＶ＊の基礎となった一つの交流電圧指令値に対して補正量ΔＶ＊を加算する。図４の例であれば、一つの交流電圧指令値Ｖ＊ｕ１に対してΔＶ＊が加算されている。この加算処理により、一つの交流電圧指令値が不感帯下限値ＶＤＢＬに固定される。
【００５２】
従って、一つの交流電圧指令値の代わりに不感帯ＤＢの端に対応する所定電圧指令値ＶＤＢが出力され、この所定電圧指令値ＶＤＢが補正後指令値Ｖ＊ｕ２として取り扱われる。その結果、一つの交流電圧指令値の値が小さくなりすぎないようにゼロクロス付近で電圧指令値を不連続的に変化させることができる。
【００５３】
これに加えて、指令値補正部２４は、不感帯通過期間ＴＤＢに、補正量ΔＶ＊を他の二つの交流電圧指令値に加算する。図４の例では、補正量ΔＶ＊が、他の二つの交流電圧指令値Ｖ＊ｖ１、Ｖ＊ｗ１に加算されている。この加算処理によって、差分ΔＶ＊が他の二つの交流電圧指令値に分配され、分配後の指令値が補正後指令値として取り扱われる。他の二つの交流電圧指令値に対する指令値の分配によって、三相の相間電圧を保持することができる。
【００５４】
ゲート信号生成部２５は、指令値補正部２４からの補正後指令値Ｖ＊ｕ２、Ｖ＊ｖ２、Ｖ＊ｗ２に基づいてゲート信号を生成する。ゲート信号は、三レベルインバータ回路１０が持つ半導体スイッチング素子３のゲート駆動用ＰＷＭ信号である。
【００５５】
ゲート信号生成部２５は、デッドタイム生成部とキャリア信号生成部とＰＷＭ信号生成部とを含んでいる。
【００５６】
デッドタイム生成部について説明する。三レベルインバータ回路１０が持つアーム回路にアーム短絡が発生することを防ぐために、デッドタイムが設けられている。デッドタイムは、アーム回路を構成するハイサイドの半導体スイッチング素子３とローサイドの半導体スイッチング素子３とのオンタイミングをずらすための遅延時間である。デッドタイムの長さによって、ＰＷＭパルスのターンオンエッジをどの程度遅延させるかが決定される。インバータ回路におけるデッドタイム設定技術は既に公知の技術であり、新規の事項ではないので、詳細な説明は省略する。
【００５７】
キャリア信号生成部について説明する。ゲート信号生成部２５は、ダブルキャリア変調方式で三レベルインバータ回路１０を駆動するためのゲート信号を出力する。ダブルキャリア変調方式では、レベルの異なる二つの三角波キャリア信号ＣＷ１、ＣＷ２が用いられる（図６参照）。ゲート信号生成部２５は、これらの三角波キャリア信号ＣＷ１、ＣＷ２を出力するキャリア信号生成部（図示せず）を含んでいる。
【００５８】
図６に示すように、二つの三角波キャリア信号ＣＷ１、ＣＷ２は、ハイレベル三角波キャリア信号ＣＷ１とローレベル三角波キャリア信号ＣＷ２である。ハイレベル三角波キャリア信号ＣＷ１は、電圧指令値Ｖ＊のゼロ値（Ｖ＊＝０）を基準として、プラスの値を取る搬送波である。ローレベル三角波キャリア信号ＣＷ２は、電圧指令値Ｖ＊のゼロ値（Ｖ＊＝０）を基準として、マイナスの値を取る搬送波である。
【００５９】
ＰＷＭ信号生成部について説明する。図６に示すように、補正後指令値Ｖ＊ｕ２、Ｖ＊ｖ２、Ｖ＊ｗ２は、ハイレベル三角波キャリア信号ＣＷ１およびローレベル三角波キャリア信号ＣＷ２それぞれと交差する。補正後指令値Ｖ＊ｕ２、Ｖ＊ｖ２、Ｖ＊ｗ２と各三角波キャリア信号ＣＷ１、ＣＷ２の交差点に基づいて、ゲートパルスの立ち上がりエッジおよび立ち下がりエッジが決定される。
【００６０】
一例として、補正後指令値Ｖ＊ｕ２、Ｖ＊ｖ２、Ｖ＊ｗ２が三角波キャリア信号ＣＷ１、ＣＷ２を超えている期間にスイッチング素子を導通させるように、ＰＷＭゲートパルスが生成される。なお、電圧指令値と三角波キャリアとを比較してＰＷＭパルスを作成する技術は、既に公知の技術であり新規の事項ではないので、ＰＷＭ信号生成部についてのこれ以上の説明は省略する。
【００６１】
以上説明した実施の形態にかかる電力変換装置１は、下記の効果を奏する。三角波キャリア信号ＣＷ１、ＣＷ２の先端幅は狭いので、図９の関連技術で述べたように、交流電圧指令値Ｖ＊ｕ、Ｖ＊ｖ、Ｖ＊ｗのゼロクロス付近においてはＰＷＭパルスの幅が狭く生成されるおそれがある。
【００６２】
この点、実施の形態にかかる電力変換装置１によれば、狭すぎる幅のＰＷＭパルスが生成されることを抑制するために、電圧指令値のゼロクロス付近に不感帯ＤＢ（図３〜図６参照）が設定されている。この不感帯ＤＢに基づき不感帯通過期間ＴＤＢが検出される。不感帯通過期間ＴＤＢにおいては、ゼロクロス直近の小さな値が交流電圧指令値として設定されないように、補正量ΔＶ＊の加算によって一つの交流電圧指令値に一定の制限が加えられる。一定の制限が加えられることで一つの交流電圧指令値が所定電圧指令値に保持されることとなる。この所定電圧指令値が補正後指令値Ｖ＊ｕ２としてゲート信号生成部２５で使用される。
【００６３】
これらの一連の制御処理によれば、ゼロクロス付近で交流電圧指令値の値に制限が加えられることで、インバータ回路のデッドタイムにより消滅するような狭小なパルスが生成されることを防止できる。その結果、電圧指令値のゼロクロス付近においてインバータ制御の制御性が低下することを抑制することができる。
【００６４】
また、実施の形態によれば、補正量ΔＶ＊の加算によって一つの交流電圧指令値Ｖ＊ｕ１が停滞した停滞分は、他の二つの交流電圧指令値Ｖ＊ｖ１、Ｖ＊ｗ１に分配される。分配後の値が補正後指令値Ｖ＊ｖ２、Ｖ＊ｗ２としてゲート信号生成部２５で使用される。これにより、三相の相間電圧を適正に保つことができる。
【００６５】
このようにして、不感帯通過期間ＴＤＢにおいて三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１それぞれに補正が施されるものの、全体としてみれば適切な補正後指令値Ｖ＊ｕ２、Ｖ＊ｖ２、Ｖ＊ｗ２をインバータ回路１０に与えることができる。これにより、電圧指令値のゼロクロス付近での制御性が低下することを抑制することができる。これにより、例えば電圧指令値のゼロクロス付近における電流ひずみなどの問題を抑制することができる。
【００６６】
実施の形態では、指令値補正部２４が不感帯ＤＢを設定するための不感帯設定部２４ｂを含むので、不感帯ＤＢの幅を可変設定できるという利点がある。その結果、電圧指令値のゼロクロス付近での制御性低下を抑制するための必要十分な幅に、不感帯ＤＢを設定できる利点がある。
【００６７】
実施の形態では、指令値補正部２４が不感帯通過検出部２４ｃを含むので、不感帯通過期間ＴＤＢを正確に検出できるという利点がある。
【００６８】
実施の形態では、指令値補正部２４が補正量算出部２４ａと補正演算部２４ｄとを含んでいる。これにより、一つの補正量ΔＶ＊を演算してこれを三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１に加算することで、補正後指令値Ｖ＊ｕ２、Ｖ＊ｖ２、Ｖ＊ｗ２を生成することができる。従って、複雑な演算処理を行わなくともよく、ハードウェア構成あるいはソフトウェア処理がシンプルになるという利点がある。
【００６９】
図７は、実施の形態にかかる電力変換装置１が備える指令値補正部２４の具体的構成の一例を示す図である。図８は、実施の形態にかかる電力変換装置１が備える指令値補正部２４の具体的構成の動作を説明するための図である。図７の指令値補正部２４は、図２に記載した補正量算出部２４ａと不感帯設定部２４ｂと不感帯通過検出部２４ｃと補正演算部２４ｄそれぞれの構成を具体化したものである。
【００７０】
不感帯通過検出部２４ｃは、６つの検出ブロックで構築されている。第一検出ブロックは、第一相交流電圧指令値Ｖ＊ｕ１が不感帯ＤＢを上から下に通過中であるときに１を出力し、そうでないときに０を出力する。なお、ここで言及する「上」および「下」とは、図３〜図６のタイミングチャートにおける紙面の上下に対応している。たとえば、電圧指令値が上から下に通過することは、電圧指令値がハイサイドからローサイドに不感帯ＤＢを通過することを意味している。
【００７１】
第二検出ブロックは、第一相交流電圧指令値Ｖ＊ｕ１が不感帯ＤＢを下から上に通過中であるときに１を出力し、そうでないときに０を出力する。第三検出ブロックは、第二相交流電圧指令値Ｖ＊ｖ１が不感帯ＤＢを上から下に通過中であるときに１を出力し、そうでないときに０を出力する。
【００７２】
第四検出ブロックは、第二相交流電圧指令値Ｖ＊ｖ１が不感帯ＤＢを下から上に通過中であるときに１を出力し、そうでないときに０を出力する。第五検出ブロックは、第三相交流電圧指令値Ｖ＊ｗ１が不感帯ＤＢを上から下に通過中であるときに１を出力し、そうでないときに０を出力する。第六検出ブロックは、第三相交流電圧指令値Ｖ＊ｗ１が不感帯ＤＢを下から上に通過中であるときに１を出力し、そうでないときに０を出力する。
【００７３】
補正量算出部２４ａは、６つのスイッチＳＷ１〜ＳＷ６を備えている。第一スイッチＳＷ１には、不感帯上限値ＶＤＢＨと第一相交流電圧指令値Ｖ＊ｕ１との第一差分値が入力されている。第一スイッチＳＷ１は、第一検出ブロックの出力に応じて、第一差分値とゼロとの間で出力を切り替える。第一検出ブロックの出力が１であれば、第一スイッチＳＷ１から第一差分値が出力される。第一検出ブロックの出力が０であれば、第一スイッチＳＷ１からゼロが出力される。
【００７４】
第二スイッチＳＷ２には、不感帯下限値ＶＤＢＬと第一相交流電圧指令値Ｖ＊ｕ１との第二差分値が入力されている。第二スイッチＳＷ２は、第二検出ブロックの出力に応じて、第二差分値とゼロとの間で出力を切り替える。第二検出ブロックの出力が１であれば、第二スイッチＳＷ２から第二差分値が出力される。第二検出ブロックの出力が０であれば、第二スイッチＳＷ２からゼロが出力される。
【００７５】
第三スイッチＳＷ３には、不感帯上限値ＶＤＢＨと第二相交流電圧指令値Ｖ＊ｖ１との第三差分値が入力されている。第三スイッチＳＷ３は、第三検出ブロックの出力に応じて、第三差分値とゼロとの間で出力を切り替える。第三検出ブロックの出力が１であれば、第三スイッチＳＷ３から第三差分値が出力される。第三検出ブロックの出力が０であれば、第三スイッチＳＷ３からゼロが出力される。
【００７６】
第四スイッチＳＷ４には、不感帯下限値ＶＤＢＬと第二相交流電圧指令値Ｖ＊ｖ１との第四差分値が入力されている。第四スイッチＳＷ４は、第四検出ブロックの出力に応じて、第四差分値とゼロとの間で出力を切り替える。第四検出ブロックの出力が１であれば、第四スイッチＳＷ４から第四差分値が出力される。第四検出ブロックの出力が０であれば、第四スイッチＳＷ４からゼロが出力される。
【００７７】
第五スイッチＳＷ５には、不感帯上限値ＶＤＢＨと第三相交流電圧指令値Ｖ＊ｗ１との第五差分値が入力されている。第五スイッチＳＷ５は、第五検出ブロックの出力に応じて、第五差分値とゼロとの間で出力を切り替える。第五検出ブロックの出力が１であれば、第五スイッチＳＷ５から第五差分値が出力される。第五検出ブロックの出力が０であれば、第五スイッチＳＷ５からゼロが出力される。
【００７８】
第六スイッチＳＷ６には、不感帯下限値ＶＤＢＬと第三相交流電圧指令値Ｖ＊ｗ１との第六差分値が入力されている。第六スイッチＳＷ６は、第六検出ブロックの出力に応じて、第六差分値とゼロとの間で出力を切り替える。第六検出ブロックの出力が１であれば、第六スイッチＳＷ６から第六差分値が出力される。第六検出ブロックの出力が０であれば、第六スイッチＳＷ６からゼロが出力される。
【００７９】
補正量算出部２４ａは、第一スイッチＳＷ１〜第六スイッチＳＷ６の合計値を出力する。ただし、図３から把握されるように、三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１それぞれのゼロクロスタイミングは互いに異なっている。
【００８０】
具体的には、図３から把握されるように、第一ゼロクロスｚｘ１と第二ゼロクロスｚｘ２と第三ゼロクロスｚｘ３と第四ゼロクロスｚｘ４と第五ゼロクロスｚｘ５と第六ゼロクロスｚｘ６とがこの順番で繰り返し到来する。
【００８１】
第一ゼロクロスｚｘ１は、ｗ相指令値が指令値ゼロを上から下に通過するゼロクロスである。第二ゼロクロスｚｘ２は、ｖ相指令値が指令値ゼロを下から上に通過するゼロクロスである。第三ゼロクロスｚｘ３は、ｕ相指令値が指令値ゼロを上から下に通過するゼロクロスである。
【００８２】
第四ゼロクロスｚｘ４は、ｗ相指令値が指令値ゼロを下から上に通過するゼロクロスである。第五ゼロクロスｚｘ５は、ｖ相指令値が指令値ゼロを上から下に通過するゼロクロスである。第六ゼロクロスｚｘ６は、ｕ相指令値が指令値ゼロを下から上に通過するゼロクロスである。
【００８３】
なお、「上から下」とは、プラス値からマイナス値へと向かう変化を意味している。「下から上」とは、マイナス値からプラス値へと向かう変化を意味している。
【００８４】
従って、ゼロ以外の差分値を出力するスイッチは、第五スイッチＳＷ５、第四スイッチＳＷ４、第一スイッチＳＷ１、第六スイッチＳＷ６、第三スイッチＳＷ３、第二スイッチＳＷ２、第五スイッチＳＷ５、・・・という順番で交代していく。このように第一スイッチＳＷ１〜第六スイッチＳＷ６のなかで一つのスイッチのみがゼロ以外の差分値を出力し、残りのスイッチがゼロを出力する。その結果、補正量算出部２４ａからは、上記の第一差分値から第六差分値のなかのいずれか一つの値が、選択的に差分値ΔＶ＊として出力される。
【００８５】
補正量算出部２４ａが出力した差分値ΔＶ＊は、補正演算部２４ｄにおいて、三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１に加算される。
【００８６】
図８を用いて、図４に示すゼロクロスの場合における図７の回路動作を説明する。図４は、ｕ相指令値が下から上に不感帯ＤＢを通過するので、第六ゼロクロスｚｘ６に対応している。まず、図８の信号Ｓ１として、第一相交流電圧指令値Ｖ＊ｕ１が補正演算部２４ｄに伝達される。これと同時に、図８の信号Ｓ２として、第一相交流電圧指令値Ｖ＊ｕ１が不感帯通過検出部２４ｃの第二ブロックに入力される。
【００８７】
さらに、図８の信号Ｓ３として、第一相交流電圧指令値Ｖ＊ｕ１が補正量算出部２４ａへと入力される。また、不感帯設定部２４ｂから、図８の信号Ｓ４である不感帯下限値ＶＤＢＬが、補正量算出部２４ａへと入力される。
【００８８】
不感帯下限値ＶＤＢＬと第一相交流電圧指令値Ｖ＊ｕ１との差分が、補正量ΔＶ＊として算出される。補正量ΔＶ＊は、図８の信号Ｓ５である。
【００８９】
不感帯通過検出部２４ｃの第二ブロックは、図８の信号Ｓ６として、１を出力する。信号Ｓ６は、補正量算出部２４ａの第二スイッチＳＷ２をオンに切り替える。オンされた第二スイッチＳＷ２は、補正量ΔＶ＊を信号Ｓ７として出力する。
【００９０】
その後、信号Ｓ７は第一スイッチＳＷ１の出力と加算されることで信号Ｓ８となり、この信号Ｓ８はさらに第三スイッチＳＷ３〜第六スイッチＳＷ６の出力と合計されることで信号Ｓ９となる。信号Ｓ９は、補正量算出部２４ａの出力である。
【００９１】
前述したように、第二スイッチＳＷ２が補正量ΔＶ＊を算出しているときには、他のスイッチの出力は全てゼロである。従って、信号Ｓ９は、信号Ｓ５の値と一致する。補正演算部２４ｄは、信号Ｓ９である補正量ΔＶ＊を、三相出力電圧指令値Ｖ＊ｕ１、Ｖ＊ｖ１、Ｖ＊ｗ１に加算する。
【００９２】
図１０および図１１は、実施の形態の変形例にかかる指令値補正部２４の動作を説明するためのタイムチャートである。図１０は、図４に示した時刻ｔｘ１付近の補正動作を変形させたものである。図１１は、図５に示した時刻ｔｘ２付近の補正動作を変形させたものである。
【００９３】
図４、図５、図１０および図１１を関連付けて説明すると、指令値補正部２４の補正動作バリエーションには、下記の表に示すように四つの種類が存在する。第一補正動作は、図４で説明したものである。第二補正動作は、図５で説明したものである。表１の「所定電圧指令値」は、不感帯ＤＢを通過する交流電圧指令値が、不感帯通過期間ＴＤＢに貼り付く値である。
【００９４】
【表１】
0006933306.tif 000002
【００９５】
図１０の第三補正動作におけるゼロクロス方向は、ローサイドからハイサイドへ向かう方向（つまり図中の下から上）なので、図４の第一補正動作と同じである。しかし、第三補正動作は、不感帯ＤＢへの突入時に、不感帯ＤＢへの突入端に当たる不感帯下限値ＶＤＢＬではなく、不感帯ＤＢの離脱点となる不感帯上限値ＶＤＢＨを用いて、差分ΔＶ＊を算出する。
【００９６】
図１１の第四補正動作におけるゼロクロス方向は、ハイサイドからローサイドへ向かう方向（つまり図中の上から下）なので、図５の第二補正動作と同じである。しかし、第四補正動作は、不感帯ＤＢへの突入時に、不感帯ＤＢへの突入端に当たる不感帯上限値ＶＤＢＨではなく、不感帯ＤＢの離脱点となる不感帯下限値ＶＤＢＬを用いて、差分ΔＶ＊を算出する。
【００９７】
なお、上記第三補正動作および第四補正動作を実現するためには、図２および図７に示した指令値補正部２４の回路ブロックにおいて、差分ΔＶ＊を算出するロジックを変更すればよい。従って、詳細な回路説明は省略する。
【００９８】
指令値補正部２４は、ローサイドからハイサイドへのゼロクロス方向について、第一補正動作と第三補正動作とのうち一方の補正動作を用いることができる。指令値補正部２４は、ハイサイドからローサイドへのゼロクロス方向について、第二補正動作と第四補正動作とのうち一方の補正動作を用いることができる。
【００９９】
実施の形態では、指令値補正部２４が、上記の第一補正動作と第二補正動作とを実行している。これに対し、変形例として、指令値補正部２４が、上記第一補正動作と第四補正動作とを実行してもよい。あるいは、他の変形例として、指令値補正部２４が、上記第二補正動作と第三補正動作とを実行してもよい。あるいは、他の変形例として、指令値補正部２４が、上記第三補正動作と第四補正動作とを実行してもよい。また、さらなる変形例として、指令値補正部２４が、上記第一〜第四補正動作それぞれを実行可能に構築され、条件に応じてこれらを選択的に切り替えるように構築されてもよい。
【０１００】
なお、三レベルインバータ回路１０の変形例として、中性点電位クランプ方式のインバータ回路が用いられてもよい。中性点電位クランプ方式のインバータ回路の一例は日本特開２００１−１３６７５０号公報の図１０に記載されており、中性点電位クランプ方式のインバータ回路構成は新規な事項ではない。従って、図示及び説明を省略する。
【符号の説明】
【０１０１】
１  電力変換装置、２  直流電源、３  半導体スイッチング素子、１０  インバータ回路（三レベルインバータ回路）、１１  変流器（ＣＴ）、１２  計器用変成器（ＶＴ）、２０  インバータ制御回路、２１  電力計算部、２２ａ  フィードバック制御部、２２ｂ  フィードバック制御部、２３  インバータ電圧指令演算部、２４  指令値補正部、２４ａ  補正量算出部、２４ａ１  第一補正量算出ブロック、２４ａ２  第二補正量算出ブロック、２４ａ３  第三補正量算出ブロック、２４ｂ  不感帯設定部、２４ｃ  不感帯通過検出部、２４ｄ  補正演算部、２５  ゲート信号生成部、Ｃ１、Ｃ２  入力コンデンサ、ＣＷ１  三角波キャリア信号（ハイレベル三角波キャリア信号）、ＣＷ２  三角波キャリア信号（ローレベル三角波キャリア信号）、ＤＢ  不感帯、Ｉｕ、Ｉｖ、Ｉｗ  三相出力電流、Ｐ  有効電力計測値、Ｐ＊  有効電力指令値、Ｑ  無効電力計測値、Ｑ＊  無効電力指令値、ＴＤＢ  不感帯通過期間、Ｖ−  ローサイド電位、Ｖ＋  ハイサイド電位、Ｖ＊ｕ１  三相出力電圧指令値（第一相交流電圧指令値）、Ｖ＊ｖ１  三相出力電圧指令値（第二相交流電圧指令値）、Ｖ＊ｗ１  三相出力電圧指令値（第三相交流電圧指令値）、Ｖ＊ｕ２  補正後指令値（補正後第一相交流電圧指令値）、Ｖ＊ｖ２  補正後指令値（補正後第三相交流電圧指令値）、Ｖ＊ｗ２  補正後指令値（補正後第二相交流電圧指令値）、Ｖ０  中性点電位、ＶＤＢ  所定電圧指令値、ＶＤＢＨ  不感帯上限値（所定電圧指令値）、ＶＤＢＬ  不感帯下限値（所定電圧指令値）、Ｖｕ、Ｖｖ、Ｖｗ  三相出力電圧、Ｘ０  ゼロクロス付近領域、ｚｘ１  第一ゼロクロス、ｚｘ２  第二ゼロクロス、ｚｘ３  第三ゼロクロス、ｚｘ４  第四ゼロクロス、ｚｘ５  第五ゼロクロス、ｚｘ６  第六ゼロクロス、ΔＶ＊  差分（補正量）
【図１】
0006933306.tif 000003
【図２】
0006933306.tif 000004
【図３】
0006933306.tif 000005
【図４】
0006933306.tif 000006
【図５】
0006933306.tif 000007
【図６】
0006933306.tif 000008
【図７】
0006933306.tif 000009
【図８】
0006933306.tif 000010
【図９】
0006933306.tif 000011
【図１０】
0006933306.tif 000012
【図１１】
0006933306.tif 000013