(57)【特許請求の範囲】
【請求項１】
発振波を用いて昇圧チョッパのスイッチング素子のオンオフを制御するスイッチ制御部と、
前記昇圧チョッパの出力に応じた直流出力電圧を取得する電圧取得部と、
前記直流出力電圧が低下したことに応じて、前記スイッチング素子がオンの期間の少なくとも一部における前記発振波の変化速度を小さくする発振制御部と
を備える電源制御装置。
【請求項２】
前記発振制御部は、前記直流出力電圧の低下に伴って、前記スイッチング素子がオンの期間の少なくとも一部における前記発振波の変化速度を漸減させる請求項１に記載の電源制御装置。
【請求項３】
前記スイッチ制御部は、前記発振波としてランプ波を用いて前記スイッチング素子のオンオフを制御し、
前記発振制御部は、前記直流出力電圧が低下したことに応じて、前記スイッチング素子がオンの期間の少なくとも一部における前記ランプ波の傾きを減少させる請求項２に記載の電源制御装置。
【請求項４】
前記直流出力電圧が閾値電圧を超えたことに応じて前記発振制御部をイネーブル状態に維持する動作制御部を更に備える、請求項１から３のいずれか一項に記載の電源制御装置。
【請求項５】
前記発振波を発生する発振器を更に備え、
前記発振器は、
コンデンサと、
前記コンデンサを充放電する充放電回路と、
を有し、
前記発振制御部は、前記直流出力電圧が低下したことに応じて、前記充放電回路が前記コンデンサに供給する充電電流を低下させる
請求項１から４のいずれか一項に記載の電源制御装置。
【請求項６】
前記発振制御部は、基準電圧と前記直流出力電圧を検出した検出電圧との差に応じた電流を、前記充電電流から減じる電流出力アンプを有する請求項５に記載の電源制御装置。
【請求項７】
前記電流出力アンプは、前記基準電圧および前記検出電圧の差の大きさに応じて変化する電流を前記充電電流から減じる請求項６に記載の電源制御装置。
【請求項８】
前記電流出力アンプは、前記検出電圧が前記基準電圧以上である場合には前記充電電流を変化させず、前記検出電圧が前記基準電圧未満である場合に前記基準電圧および前記検出電圧の差の大きさに応じて変化する電流を前記充電電流から減じる請求項７に記載の電源制御装置。
【請求項９】
前記電流出力アンプは、前記検出電圧が前記基準電圧以上である場合に用いる前記基準電圧および前記検出電圧が前記基準電圧未満である場合に用いる前記基準電圧の間にヒステリシスを持たせる請求項６から８のいずれか一項に記載の電源制御装置。
【請求項１０】
前記昇圧チョッパに流れる電流が基準電流未満となったことに応じて前記スイッチング素子をオンに切り替えるトリガ部を更に備える請求項１から９のいずれか一項に記載の電源制御装置。
【請求項１１】
発振波を用いて昇圧チョッパのスイッチング素子のオンオフを制御するスイッチ制御段階と、
前記昇圧チョッパの出力に応じた直流出力電圧を取得する電圧取得段階と、
前記直流出力電圧が低下したことに応じて、前記スイッチング素子がオンの期間の少なくとも一部における前記発振波の変化速度を小さくする発振制御段階と
を備える電源制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源制御装置および電源制御方法に関する。
【背景技術】
【０００２】
従来、昇圧チョッパを用いた電源装置では、負荷が急増した場合などに出力電圧が低下してしまうことを防止するべく種々の技術が提案されている（例えば特許文献１，２、非特許文献１参照）。
特許文献１  特開２０１０−２７９１９０号公報
特許文献２  特開２０００−１１６１３４号公報
非特許文献１  "電流連続モード制御 力率改善ＩＣ"１５／３０頁、［online］、［平成３０年２月１３日検索］、インターネット＜ＵＲＬ： https://felib.fujielectric.co.jp/download/details.htm?dataid=1734586&site=japan&lang=ja＞
【解決しようとする課題】
【０００３】
近年、出力電圧の低下を防止する場合の応答性をいっそう高めたいという要望がある。
【一般的開示】
【０００４】
上記課題を解決するために、本発明の第１の態様においては、電源制御装置が提供される。電源制御装置は、発振波を用いて昇圧チョッパのスイッチング素子のオンオフを制御するスイッチ制御部を備えてよい。電源制御装置は、昇圧チョッパの出力に応じた直流出力電圧を取得する電圧取得部を備えてよい。電源制御装置は、直流出力電圧が低下したことに応じて、スイッチング素子がオンの期間の少なくとも一部における発振波の変化速度を小さくする発振制御部を備えてよい。
【０００５】
発振制御部は、直流出力電圧の低下に伴って、スイッチング素子がオンの期間の少なくとも一部における発振波の変化速度を漸減させてよい。
【０００６】
スイッチ制御部は、発振波としてランプ波を用いてスイッチング素子のオンオフを制御してよい。発振制御部は、直流出力電圧が低下したことに応じて、スイッチング素子がオンの期間の少なくとも一部におけるランプ波の傾きを減少させてよい。
【０００７】
電源制御装置は、直流出力電圧が閾値電圧を超えたことに応じて発振制御部をイネーブル状態に維持する動作制御部を更に備えてよい。
【０００８】
電源制御装置は、発振波を発生する発振器を更に備えてよい。発振器は、コンデンサを有してよい。発振器は、コンデンサを充放電する充放電回路を有してよい。発振制御部は、直流出力電圧が低下したことに応じて、充放電回路がコンデンサに供給する充電電流を低下させてよい。
【０００９】
発振制御部は、基準電圧と直流出力電圧を検出した検出電圧との差に応じた電流を、充電電流から減じる電流出力アンプを有してよい。
【００１０】
電流出力アンプは、基準電圧および検出電圧の差の大きさに応じて変化する電流を充電電流から減じてよい。
【００１１】
電流出力アンプは、検出電圧が基準電圧以上である場合には充電電流を変化させず、検出電圧が基準電圧未満である場合に基準電圧および検出電圧の差の大きさに応じて変化する電流を充電電流から減じてよい。
【００１２】
電流出力アンプは、検出電圧が基準電圧以上である場合に用いる基準電圧および検出電圧が基準電圧未満である場合に用いる基準電圧の間にヒステリシスを持たせてよい。
【００１３】
電源制御装置は、昇圧チョッパに流れる電流が基準電流未満となったことに応じてスイッチング素子をオンに切り替えるトリガ部を更に備えてよい。
【００１４】
本発明の第２の態様においては、電源制御方法が提供される。電源制御方法は、発振波を用いて昇圧チョッパのスイッチング素子のオンオフを制御するスイッチ制御段階を備えてよい。電源制御方法は、昇圧チョッパの出力に応じた直流出力電圧を取得する電圧取得段階を備えてよい。電源制御方法は、直流出力電圧が低下したことに応じて、スイッチング素子がオンの期間の少なくとも一部における発振波の変化速度を小さくする発振制御段階を備えてよい。
【００１５】
なお、上記の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１６】
【図１】本実施形態に係る電源装置１を示す。
【図２】電源制御装置５を示す。
【図３】発振器５２および発振制御部５９を示す。
【図４】フィードバック電圧ＶＦＢが低下する場合のランプ波Ｒａｍｐの変化を示す。
【図５】負荷の急増前後の動作波形を示す。
【図６】負荷の急増前後の動作波形を示す。
【図７】電源制御装置５の動作を示す。
【発明を実施するための形態】
【００１７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１８】
［１．電源装置］
図１は、本実施形態に係る電源装置１を示す。電源装置１は、交流電源２と、この交流電源２の交流入力電圧を全波整流する全波整流回路３と、全波整流回路３の直流出力電圧を昇圧する昇圧チョッパ４とを備える。なお、全波整流回路３の正極出力側及び負極出力側の間には、図示しない平滑用コンデンサが接続されてもよい。
【００１９】
［１−１．昇圧チョッパ４］
昇圧チョッパ４は、全波整流回路３の正極出力側及び負極出力側の間に接続されており、本実施形態では一例として、力率改善回路としても機能する。昇圧チョッパ４は、全波整流回路３の正極出力側に直列に接続されたインダクタＬ１およびダイオードＤ１と、昇圧用のスイッチング素子Ｑ１と、ダイオードＤ１のカソード側と全波整流回路３の負極出力側との間に接続された出力コンデンサＣ１と、出力電圧を検出するべく出力コンデンサＣ１に対して並列に接続された分圧抵抗Ｒ１，Ｒ２と、電源制御装置５と、電圧誤差検出補償回路７とを備えている。
【００２０】
インダクタＬ１は、電流を整流するとともに昇圧チョッパ４の内部の動作に伴い誘導電圧を用いて全波整流回路３の直流出力電圧を昇圧する。インダクタ電流ＩＬ１は一例として１０ｋＨｚ〜１０００ｋＨｚの高調波の脈流であってよい。ダイオードＤ１は逆流防止ダイオードとして機能する。スイッチング素子Ｑ１は、例えばＮチャンネルＭＯＳトランジスタである。これに代えて、スイッチング素子Ｑ１は、他のＭＯＳトランジスタまたはＩＧＢＴ等であってもよい。スイッチング素子Ｑ１は、インダクタＬ１およびダイオードＤ１のアノード側の接続点と、全波整流回路３の負極出力側との間にドレイン−ソース間が電気的に接続され、電源制御装置５からの駆動信号によってゲートが駆動される。一例として、スイッチング素子Ｑ１はＰＷＭによって駆動される。出力コンデンサＣ１は、電源装置１から出力する電圧を平滑化する。出力電圧Ｖｏｕｔは一例として概ね４００Ｖであってよい。分圧抵抗Ｒ１，Ｒ２は互いに直列に接続されている。
【００２１】
電源制御装置５は、例えばＩＣであってよく、出力電圧検出端子としてのフィードバック端子ＦＢと、出力端子ＯＵＴと、グランド端子ＧＮＤと、電圧誤差検出補償用端子ＣＯＭＰとを有している。フィードバック端子ＦＢには、分圧抵抗Ｒ１，Ｒ２の接続点が接続され、電源装置１の出力電圧Ｖｏｕｔの分圧電圧が検出電圧（フィードバック電圧ＶＦＢとも称する）として入力される。出力端子ＯＵＴは昇圧用スイッチング素子Ｑ１を駆動するべくパルス幅変調された駆動信号ＳＤＶを出力する。電圧誤差検出補償用端子ＣＯＭＰと接地との間には、電圧誤差検出補償回路７が接続されている。
【００２２】
電圧誤差検出補償回路７は、後述の誤差信号ＶＣＯＭＰのリップル成分を除去するものであり、並列に接続されたコンデンサＣ７１とＲＣ位相補償回路７０とを有する。ＲＣ位相補償回路７０は、直列に接続された抵抗Ｒ７００とコンデンサＣ７００とを有する。
【００２３】
［２．電源制御装置５］
図２は、電源制御装置５を示す。電源制御装置５は、低電圧誤動作防止部５１と、発振器５２と、電圧取得部５３と、エラーアンプ５４と、レベルシフト部５５と、過電流検出部５６と、トリガ部５７と、スイッチ制御部５８と、発振制御部５９と、プルアップ制御部６０と、過電圧検出部６１と、軽負荷状態検出部６２と、プルダウン制御部６３とを有する。また、本実施形態では一例として、電源制御装置５は、上述のフィードバック端子ＦＢ、出力端子ＯＵＴ、グランド端子ＧＮＤおよび電圧誤差検出補償用端子ＣＯＭＰに加えて、抵抗が接続される抵抗接続用端子ＲＴと、制御電圧Ｖｃｃが入力される制御用電源端子ＶＣＣと、インダクタ電流ＩＬ１を検出するための電流検出端子ＣＳとを有する。なお、制御電圧Ｖｃｃは一例として、電源装置１の出力側に設けられたトランスの補助巻線に誘起される電圧によって生成される電圧であってよい。電流検出端子ＣＳには、全波整流回路３の直流負極出力側と接地との間に接続されてインダクタ電流ＩＬ１を検出する電流検出用抵抗（図示せず）の検出電圧が入力されてよい。
【００２４】
［２−１．低電圧誤動作防止部５１］
低電圧誤動作防止部５１は、コンパレータ５１ａを有する。コンパレータ５１ａの反転入力端子には制御電源端子ＶＣＣが接続され、非反転入力端子には低電圧閾値となる基準電圧Ｖｒｅｆ５１が入力される。これにより、コンパレータの出力信号（低電圧検出信号とも称する）ＵＶＬＯは、制御電圧Ｖｃｃが基準電圧Ｖｒｅｆ５１より高い場合に正常状態を表すローレベルとなり、制御電圧Ｖｃｃが基準電圧Ｖｒｅｆ５１より低い場合に低電圧異常を表すハイレベルとなる。コンパレータ５１ａはヒステリシス特性を有してよく、例えば基準電圧Ｖｒｅｆ５１は１２．５Ｖおよび７．５Ｖであってよい。
【００２５】
［２−２．発振器５２］
発振器５２は、発振波を発生する。例えば発振器５２は発振波としてランプ波Ｒａｍｐを発生する。ランプ波Ｒａｍｐは三角波状（一例として鋸波状）であってよい。発振器５２は、電源制御装置５の抵抗接続用端子ＲＴを介して、発振の基準周波数を決定する抵抗（図示せず）と接続されてよい。発振器５２は、ワンショットパルスＰＯＳが入力される信号入力端子Ｓを有しており、ワンショットパルスＰＯＳのタイミングに合わせて急降下し、その後、漸増する電圧波形のランプ波Ｒａｍｐを発生してよい。また、発振器５２は、ワンショットパルスＰｏｓを用いてパルス信号Ｔｏｎｍａｘを発生してよい。発振器５２は、ランプ波Ｒａｍｐおよびパルス信号Ｔｏｎｍａｘをスイッチ制御部５８に供給してよい。
【００２６】
［２−３．電圧取得部５３］
電圧取得部５３は、昇圧チョッパ４の出力に応じた直流出力電圧Ｖｏｕｔを取得する。本実施形態では一例として、電圧取得部５３は電源制御装置５のフィードバック端子ＦＢであり、出力電圧Ｖｏｕｔを分圧抵抗Ｒ１，Ｒ２（図１参照）で分圧したフィードバック電圧ＶＦＢを直流出力電圧Ｖｏｕｔとして取得する。これにより、直流出力電圧Ｖｏｕｔよりも小さいフィードバック電圧ＶＦＢを用いて制御を行うことが可能となる。電圧取得部５３により取得されたフィードバック電圧ＶＦＢは、エラーアンプ５４、発振制御部５９、プルアップ制御部６０および過電圧検出部６１などに供給されてよい。
【００２７】
［２−４．エラーアンプ５４］
エラーアンプ５４は、フィードバック電圧ＶＦＢと、基準電圧Ｖｒｅｆ５４との差電圧を増幅する。例えば、エラーアンプ５４の反転入力側にはフィードバック電圧ＶＦＢが供給され、非反転入力側には目標出力電圧に応じた基準電圧Ｖｒｅｆ５４が供給される。一例として基準電圧Ｖｒｅｆ５４は、最大フィードバック電圧Ｖｆｂであってよい。エラーアンプ４２は相互コンダクタンスアンプであってよい。エラーアンプ５４は、差電圧に応じた電流を生成し、電圧誤差検出補償用端子ＣＯＭＰに接続された電圧誤差検出補償回路７のコンデンサＣ７１を充電することで誤差信号ＶＣＯＭＰを生成してよい。電圧誤差検出補償回路７を用いて誤差信号ＶＣＯＭＰを生成することでエラーアンプ５４の出力電流に含まれるリップル分が平滑化され、誤差信号ＶＣＯＭＰは定常状態で略直流電圧となる。誤差信号ＶＣＯＭＰは、スイッチ制御部５８、プルアップ制御部６０、軽負荷状態検出部６２およびプルダウン制御部６３などに供給されてよい。
【００２８】
［２−５．レベルシフト部５５］
レベルシフト部５５は、インダクタ電流ＩＬ１に応じて電流検出端子ＣＳに入力される負電圧をプルアップして正電圧に変換する。変換された電圧ＶＬＳは、全波整流回路３の直流負極出力側と接地との間に接続された上述の電流検出用抵抗に流れる電流が小さいほど高くなる。レベルシフト部５５によりプルアップされた電圧ＶＬＳは過電流検出部５６およびトリガ部５７に供給される。
【００２９】
［２−６．過電流検出部５６］
過電流検出部５６は、インダクタ電流ＩＬ１の過電流を検知する。例えば、過電流検出部５６は、レベルシフト部５５からの電圧ＶＬＳが基準電圧Ｖｒｅｆ５６よりも低い場合（本実施形態では一例として上述の電流検出用抵抗に流れる電流が大きい場合）にハイレベルとなる過電流検出信号ＯＣＰをスイッチ制御部５８に供給する。一例として基準電圧Ｖｒｅｆ５６は、−０．６Ｖであってよい。
【００３０】
［２−７．トリガ部５７］
トリガ部５７は、昇圧チョッパ４に流れる電流が基準電流未満となったことに応じてスイッチング素子Ｑ１をオンに切り替える。トリガ部５７は、フィルタ５７ａと、コンパレータ５７ｂと、マスク回路５７ｃと、遅延回路５７ｄとを有する。フィルタ５７ａは、電圧ＶＬＳのノイズを除去してコンパレータ５７ｂに入力する。コンパレータ５７ｂの非反転入力端子にはフィルタ５７ａからの電圧ＶＬＳが入力され、反転入力端子には基準電圧Ｖｒｅｆ５７が入力される。基準電圧Ｖｒｅｆ５７は、昇圧チョッパ４に流れる電流が基準電流（例えばゼロ電流より僅かに大きい電流）である場合の電圧（一例として−４ｍＶ）であってよい。これにより、スイッチング素子Ｑ１がオフすることによりインダクタ電流ＩＬ１が減少してゼロ電流になると、コンパレータ５７ｂからハイレベルとなる判定信号が出力される。コンパレータ５７ｂは出力信号をマスク回路５７ｃに供給する。マスク回路５７ｃは、スイッチング素子Ｑ１がオフした直後のノイズによる誤動作を防止するようにコンパレータ５７ｂの出力を遅延回路５７ｄに伝達するものであり、予め定められる期間にはコンパレータ５７ｂの出力が変化する場合であっても変化前の出力を伝達する。例えば、マスク回路５７ｃは、スイッチ制御部５８における後述のＲＳ型フリップフロップ５８ｃからの否定出力信号ＱＢがハイレベルに立上がる（本実施形態では一例としてスイッチング素子Ｑ１がターンオフする）ことに応じ、否定出力ＱＢの立上がり直前でのコンパレータ５７ｂの出力を所定時間（例えば７００ｎｓ）の経過タイミングまで保持する。ここで、交流電源２からの交流入力電圧が遮断されると、インダクタＬ１に電流が流れなくなることから、コンパレータ５７ｂおよびマスク回路５７ｃの出力はハイレベルを維持するようになるため、マスク回路５７ｃからの出力信号（ゼロ電流検出信号ＺＣＤとも称する）は、インダクタンスＬ１を流れる脈流電流がゼロ（またはゼロ近傍）であるか否かを示す。ゼロ電流検出信号ＺＣＤは遅延回路５７ｄを介してスイッチ制御部５８に供給されてよい。
【００３１】
［２−８．スイッチ制御部５８］
スイッチ制御部５８は、発振波（本実施形態では一例としてランプ波Ｒａｍｐ）を用いてスイッチング素子Ｑ１のオンオフを制御する。スイッチ制御部５８は、パルス幅変調用コンパレータ５８ａと、オアゲート５８ｂと、ＲＳ型フリップフロップ５８ｃと、アンドゲート５８ｄと、ドライバ５８ｅと、リスタートタイマ５８ｆと、オアゲート５８ｇと、ワンショット回路５８ｈとを有している。
【００３２】
パルス幅変調用コンパレータ５８ａは、スイッチング素子Ｑ１の駆動信号のパルス幅を変調するためのパルス幅変調信号を出力する。パルス幅変調用コンパレータ５８ａの非反転入力端子には発振器５２からの発振波（本実施形態では一例としてランプ波Ｒａｍｐ）が入力され、反転入力端子には、エラーアンプ５４および電圧誤差検出補償回路７によって生成される誤差信号ＶＣＯＭＰが入力される。誤差信号ＶＣＯＭＰは、スイッチング素子Ｑ１をターンオフするための閾値電圧の一例である。パルス幅変調用コンパレータ５８ａは、出力信号をオアゲート５８ｂに出力する。オアゲート５８ｂは、パルス幅変調用コンパレータ５８ａからのパルス幅変調信号と、発振器５２からのパルス信号Ｔｏｎｍａｘと、過電流検出部５６からの過電流検出信号ＯＣＰとの論理和をとった信号をＲＳ型フリップフロップ５８ｃに供給する。ＲＳ型フリップフロップ５８ｃのセット端子Ｓにはワンショット回路５８ｈからのワンショットパルスＰＯＳが入力され、リセット端子Ｒにはオアゲート５８ｂの出力信号が入力される。ＲＳ型フリップフロップ５８ｃは、肯定出力端子Ｑからの肯定出力信号ＱＱをアンドゲート５８ｄおよびリスタートタイマ５８ｆに供給する。また、ＲＳ型フリップフロップ５８ｃは、否定出力端子ＱＢからの否定出力信号ＱＢをマスク回路５７ｃに供給する。アンドゲート５８ｄは、ＲＳ型フリップフロップ５８ｃの肯定出力信号ＱＱと、低電圧誤動作防止部５１からの低電圧誤動作防止信号ＵＶＬＯの反転信号との論理積をとった信号をドライバ５８ｅに供給する。ドライバ５８ｅは、出力端子ＯＵＴを介してスイッチング素子Ｑ１のゲートに駆動信号ＳＤＶを出力する。リスタートタイマ５８ｆは、ＲＳ型フリップフロップ５８ｃからハイレベルの肯定出力信号ＱＱが入力されることに応じてスタート信号を生成し、オアゲート５８ｇを介してスタート信号をワンショット回路５８ｈに供給する。オアゲート５８ｇは、トリガ部５７からのゼロ電流検出信号ＺＣＤと、リスタートタイマ５８ｆからのスタート信号との論理和をとった信号をワンショット回路５８ｈに供給する。ワンショット回路５８ｈはハイレベルの信号が入力されることに応じて立上がるワンショットパルスＰＯＳをＲＳ型フリップフロップ５８ｃのセット端子Ｓに供給する。これにより、昇圧チョッパ４に流れる電流が基準電流未満（一例としてゼロ電流）となったことに応じてＲＳ型フリップフロップ５８ｃがセットされる。
【００３３】
［２−９．発振制御部５９］
発振制御部５９は、昇圧チョッパ４の出力に応じた直流出力電圧ＶＯＵＴが低下したことに応じて、スイッチング素子Ｑ１のオン期間の少なくとも一部における発振器５２からの発振波（本実施形態では一例としてランプ波Ｒａｍｐ）の変化速度を小さくする。例えば、発振制御部５９は、フィードバック電圧ＶＦＢの低下に伴って、スイッチング素子Ｑ１のオン期間の少なくとも一部における発振波の変化速度（本実施形態では一例としてランプ波Ｒａｍｐの傾き）を漸減させる。例えば、発振制御部５９は、電流出力アンプ５９ａを有する。電流出力アンプ５９ａは、相互コンダクタンスアンプであってよい。電流出力アンプ５９ａの反転出力端子には電圧取得部５３からの直流出力電圧ＶＯＵＴを検出したフィードバック電圧ＶＦＢが入力され、非反転出力端子には、昇圧チョッパ４の力率改善動作の閾値としての基準電圧Ｖｒｅｆ５９が入力される。電流出力アンプ５９ａは、差電圧に応じた電流を出力し、発振器５２に供給する。詳細は後述するが、電流出力アンプ５９ａからの電流により、発振器５２から出力されるランプ波Ｒａｍｐの変化速度が小さくなる。
【００３４】
電流出力アンプ５９ａは、検出電圧が基準電圧Ｖｒｅｆ５９以上である場合に用いる基準電圧Ｖｒｅｆ５９と、検出電圧が基準電圧Ｖｒｅｆ５９未満である場合に用いる基準電圧Ｖｒｅｆ５９との間にヒステリシスを持たせてよい。例えば、検出電圧が基準電圧Ｖｒｅｆ５９を下回るか否かを判断する場合の基準電圧Ｖｒｅｆ５９は、検出電圧が基準電圧Ｖｒｅｆ５９に達するか否かを判断する場合の基準電圧Ｖｒｅｆ５９よりも低くてよい。一例として基準電圧Ｖｒｅｆ５９は、最大フィードバック電圧Ｖｆｂ、および、０．７２×最大フィードバック電圧Ｖｆｂであってよい。
【００３５】
［２−１０．プルアップ制御部６０］
プルアップ制御部６０は、エラーアンプ５４の出力をプルアップする。なお、本実施形態ではエラーアンプ５４の出力がプルアップされると、誤差信号ＶＣＯＭＰの値が大きくなる結果、スイッチング素子Ｑ１のオン幅が広がって出力側により大きなエネルギが伝達され、出力電圧ＶＯＵＴおよびフィードバック電圧ＶＦＢが上昇する。プルアップ制御部６０は、コンパレータ６０ａと、ＲＳ型フリップフロップ６０ｂと、オアゲート６０ｃと、ＰチャネルＭＯＳＦＥＴ６０ｄと、プルアップ抵抗６０ｅとを備える。
【００３６】
コンパレータ６０ａの非反転入力端子にはフィードバック電圧ＶＦＢが入力され、反転入力端子には基準電圧Ｖｒｅｆ６０が入力される。一例として、基準電圧Ｖｒｅｆ６０は、０．８６×最大フィードバック電圧Ｖｆｂであってよい。コンパレータ６０ａは出力信号ＵＶＰをＲＳ型フリップフロップ６０ｂに供給する。ＲＳ型フリップフロップ６０ｂのリセット端子Ｒには低電圧誤動作防止部５１からの低電圧誤動作防止信号ＵＶＬＯが入力される。ＲＳ型フリップフロップ６０ｂはリセット優先であってよい。ＲＳ型フリップフロップ６０ｂは、肯定出力端子Ｑからの出力信号の反転信号をオアゲート６０ｃに供給する。なお、ＲＳ型フリップフロップ６０ｂは、動作制御部の一例であってよく、直流出力電圧Ｖｏｕｔが閾値電圧を超えたことに応じて（本実施形態では一例としてフィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ６０を超えたことに応じて）、発振制御部５９の電流出力アンプ５９ａをイネーブル状態に維持してよい。また、ＲＳ型フロップフロップ６０ｂは、制御電圧Ｖｃｃが基準電圧Ｖｒｅｆ５１未満である場合（本実施形態では一例として低電圧誤動作防止信号ＵＶＬＯがハイの場合）に電流出力アンプ５９ａをディセーブルしてよい。例えばＲＳ型フリップフロップ６０ｂの肯定出力端子Ｑからの出力信号は、発振制御部５９の電流出力アンプ５９ａに供給され、電流出力アンプ５９ａのオンオフを切り替えてよい。オアゲート６０ｃは、コンパレータ６０ａからの出力信号ＵＶＰと、ＲＳ型フリップフロップ６０ｂの肯定出力端子Ｑからの出力信号の反転信号との論理和をとった信号をＰチャネルＭＯＳＦＥＴ６０ｄのゲートに供給する。ＰチャネルＭＯＳＦＥＴ６０ｄは、内部バイアス電源端子とエラーアンプ５４の出力との間にプルアップ抵抗６０ｅと直列に接続されており、オン状態ではエラーアンプ５４の出力電圧をプルアップする。以上のプルアップ制御部６０では、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ６０を超えてから基準電圧Ｖｒｅｆ６０以下となるまでの間、および制御電源Ｖｃｃが基準電圧Ｖｒｅｆ５１以下になって信号ＵＶＬＯがハイレベルになっている間にはプルアップ動作が停止される。このため、起動時や低電圧誤動作防止状態となったときに過電圧状態となることが抑制される。
【００３７】
［２−１１．過電圧検出部６１］
過電圧検出部６１は、電源装置１の出力電圧Ｖｏｕｔの過電圧を検出する。例えば、過電圧検出部６１は、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ６１よりも高い場合にハイレベルとなる過電圧検出信号ＯＶＰをプルダウン制御部６３に供給する。一例として、基準電圧Ｖｒｅｆ６１は、０．９８×最大フィードバック電圧Ｖｆｂであってよい。
【００３８】
［２−１２．軽負荷状態検出部６２］
軽負荷状態検出部６２は、電源装置１が軽負荷の状態になったことを検出する。なお、本実施形態では電源装置１が軽負荷になると誤差信号ＶＣＯＭＰが小さくなる。軽負荷状態検出部６２は、ヒステリシス特性を有するコンパレータ６２ａを有する。コンパレータ６２ａの反転入力端子には誤差信号ＶＣＯＭＰが供給され、非反転入力端子には例えば０．６０Ｖ及び０．７５Ｖの基準電圧Ｖｒｅｆ６２が入力される。これにより、コンパレータ６２ａの出力信号（軽負荷検出信号とも称する）ＬＬＤは、誤差信号ＶＣＯＭＰが０．６０Ｖ以下になるとハイレベルとなり、その後０．７０Ｖ以上となったときにローレベルとなる。コンパレータ６２ａは軽負荷検出信号ＬＬＤをプルダウン制御部６３に供給する。
【００３９】
［２−１３．プルダウン制御部６３］
プルダウン制御部６３は、エラーアンプ５４の出力をプルダウンする。プルダウン制御部６３は、オアゲート６３ａと、ＲＳ型フリップフロップ６３ｂと、アンドゲート６３ｃと、オアゲート６３ｄと、ＮチャネルＭＯＳＦＥＴ６３ｅと、プルダウン抵抗６３ｆと、タイマー６３ｇとを有する。オアゲート６３ａは、軽負荷状態検出部６２からの軽負荷検出信号ＬＬＤと、タイマー６３ｇの出力信号との論理和をとった信号をＲＳ型フリップフロップ６３ｂのリセット端子に供給する。ＲＳ型フリップフロップ６３ｂのセット端子には低電圧誤動作防止部５１からの低電圧誤動作防止信号ＵＶＬＯが入力される。ＲＳ型フリップフロップ６３ｂは、リセット優先であってよい。ＲＳ型フリップフロップ６３ｂは、肯定出力端子Ｑからの出力信号をアンドゲート６３ｃに供給する。アンドゲート６３ｃは、ＲＳ型フリップフロップ６３ｂの肯定出力端子Ｑからの出力信号と、過電圧検出部６１からの過電圧検出信号ＯＶＰとの論理積をとった信号をオアゲート６３ｄおよびタイマー６３ｇに供給する。オアゲート６３ｄは、アンドゲート６３ｃからの出力信号と、低電圧誤動作防止部５１からの低電圧誤動作防止信号ＵＶＬＯとの論理和をとった信号をＮチャネルＭＯＳＦＥＴ６３ｅのゲートに入力する。ＮチャネルＭＯＳＦＥＴ６３ｅは、エラーアンプ５４の出力端子と接地との間にプルダウン抵抗６３ｆと直列に接続されており、オン状態ではエラーアンプ５４の出力電圧をプルダウンする。タイマー６３ｇはアンドゲート６３ｃの出力信号がハイレベルとなった状態が所定期間継続するとハイレベルのパルス信号をオアゲート６３ａに出力することで、ＲＳ型フリップフロップ６３ｂをリセットする。これにより、アンドゲート６３ｃの出力がハイレベルとなってＮチャネルＭＯＳＦＥＴ６３ｅをオンさせる期間に制限が設けられる。以上のプルダウン制御部６３では、低電圧誤動作防止信号ＵＶＬＯがハイレベルとなった場合、または、低電圧誤動作防止信号ＵＶＬＯがハイレベルになったことでＲＳ型フリップフロップ６３ｂがセットされており、かつ、過電圧検出信号ＯＶＰがハイレベルとなっている場合にエラーアンプ５４の出力電圧がプルダウンされ、誤差信号ＶＣＯＭＰが所定の基準電圧（一例として後述の基準電圧Ｖｒｅｆ５２４（図３参照））より低い電圧に固定される。
【００４０】
［２−１４．発振器５２および発振制御部５９の内部構成］
図３は、発振器５２および発振制御部５９を示す。
【００４１】
［２−１４−１．発振器５２］
発振器５２は、コンデンサＣ５２と、コンデンサＣ５２を充放電する充放電回路５２０とを有する。
コンデンサＣ５２は、一方の側で接地され、他方の側で充放電回路５２０に接続される。コンデンサＣ５２の充電量は充放電回路５２０によって増減し、Ｒａｍｐ信号として出力される。
【００４２】
充放電回路５２０は、電流源５２１と、ＰチャネルＭＯＳＦＥＴ５２２と、ＮチャネルＭＯＳＦＥＴ５２３と、コンパレータ５２４とを有する。
【００４３】
電流源５２１は定電流を出力する電流源であり、制御電源ＶｃｃとコンデンサＣ５２との間にＰチャネルＭＯＳＦＥＴ５２２と直列に接続される。
【００４４】
ＰチャネルＭＯＳＦＥＴ５２２は、スイッチ制御部５８のワンショット回路５８ｈにゲートが接続されており、ワンショットパルスＰＯＳの立上がりによってターンオフされ、立下りによってターンオンされる。本実施形態では、ＰチャネルＭＯＳＦＥＴ５２２がターンオフされるとコンデンサＣ５２の充電が停止し、ＰチャネルＭＯＳＦＥＴ５２２がターンオンされると電流源５２１からの電流によってコンデンサＣ５２が充電される。
【００４５】
ＮチャネルＭＯＳＦＥＴ５２３は、ＰチャネルＭＯＳＦＥＴ５２２と接地との間に充放電用コンデンサＣ５２と並列に接続される。ＮチャネルＭＯＳＦＥＴ５２３は、スイッチ制御部５８のワンショット回路５８ｈにゲートが接続されており、ワンショットパルスＰＯＳの立上がりによってターンオンされ、立下がりによってターンオフされる。本実施形態では、ＮチャネルＭＯＳＦＥＴ５２３がターンオンされるとコンデンサＣ５２が放電され、ＮチャネルＭＯＳＦＥＴ５２３がターンオフされるとコンデンサＣ５２の放電が停止する。
【００４６】
コンパレータ５２４の非反転入力端子には、充放電用コンデンサＣ５２の充電電圧が入力され、反転入力端子には基準電圧Ｖｒｅｆ５２４が入力される。これにより、コンデンサＣ５２からの放電電圧が基準電圧Ｖｒｅｆ５２４よりも大きい場合にハイレベルとなるパルス信号Ｔｏｎｍａｘがコンパレータ５２４から出力される。
【００４７】
［２−１４−２．発振制御部５９］
発振制御部５９は、直流出力電圧ＶＯＵＴが低下したことに応じて、充放電回路５２０がコンデンサＣ５２に供給する充電電流を低下させる。例えば、電流出力アンプ５９ａは、基準電圧Ｖｒｅｆ５９とフィードバック電圧ＶＦＢとの差電圧に応じた電流をコンデンサＣ５２の充電電流から減じてよい。一例として、発振制御部５９の電流出力アンプ５９ａは、シンク型（吸い込み型）の電流源として機能するよう、電流源５２１およびＰチャネルＭＯＳＦＥＴ５２２の接続点と、接地との間に接続されてよい。これに代えて、発振制御部５９の電流出力アンプ５９ａは、ＰチャネルＭＯＳＦＥＴ５２２およびコンデンサＣ５２の接続点と、接地との間に接続されてもよい。電流出力アンプ５９ａによる吸い込み電流は、差電圧に応じて増加してよく、一例として、差電圧に応じて連続的に増加してもよいし、段階的に増加してもよい。これにより、差電圧の大きさに応じて変化する電流がコンデンサＣ５２の充電電流から減らされる。
【００４８】
なお、電流出力アンプ５９ａは、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９以上である場合には充電電流を変化させず、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９未満である場合に基準電圧Ｖｒｅｆ５９およびフィードバック電圧ＶＦＢの差の大きさに応じて変化する電流を充電電流から減じてよい。
【００４９】
以上の発振制御部５９によれば、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９未満である場合に基準電圧Ｖｒｅｆ５９およびフィードバック電圧ＶＦＢの差の大きさに応じて充電電流が減少するので、発振波の変化速度を漸減させることができる。また、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９以上である場合には充電電流が変化しないので、出力電圧Ｖｏｕｔの変動を防止することができる。
【００５０】
なお、吸い込み電流は、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９未満であるときに差電圧に応じて増加しなくてもよく、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９以上であるときの吸い込み電流と比較して大きくなってもよい。一例として、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９以上であるときの吸い込み電流はゼロであってよく、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９未満であるときの吸い込み電流は、予め定められた正電流であってよい。この場合には、発振制御部５９は、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９未満である場合にハイレベルの出力信号を出力するコンパレータと、当該コンパレータからハイレベルの出力信号が供給されることに応じて定電流を充電電流から吸い込む電流源とを有してよい。
【００５１】
以上の電源制御装置５によれば、昇圧チョッパ４の出力に応じた直流出力電圧ＶＯＵＴが低下したことに応じてスイッチング素子Ｑ１がオンである期間の少なくとも一部のランプ波Ｒａｍｐの変化速度が小さくなるので、ランプ波Ｒａｍｐが閾値電圧（本実施形態では一例として誤差電圧ＶＣＯＭＰ）を超えるタイミング、ひいてはスイッチング素子がオフになるタイミングが遅くなる結果、スイッチング素子のオン期間が広がり、昇圧チョッパ４の出力が上昇する。従って、発振波の変化速度を小さくすることで出力電圧Ｖｏｕｔの低下を防止することができるため、出力電圧Ｖｏｕｔの低下を防止する場合の応答性を高めることができる。
【００５２】
また、ランプ波Ｒａｍｐの変化速度が漸減するので、変化速度が段階的に切り替わる場合と比較して、スイッチング素子Ｑ１の素子電流が急変するのを防止することができる。従って、インダクタＬ１の素子電流の急変を防止して可聴音が発生するのを防ぐことができる。
【００５３】
また、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ６０を超えたことに応じて、発振制御部５９の電流出力アンプ５９ａがイネーブル状態に維持されるので、発振制御部５９が起動時に動作して過電圧状態となってしまうのを防止することができる。また、低電圧誤動作防止信号ＵＶＬＯがハイの場合に電流出力アンプ５９ａがディセーブルされるので、低電圧誤作動防止状態となったときに発振制御部５９が動作して過電圧状態となってしまうのを防止することができる。
【００５４】
また、電流出力アンプ５９ａがヒステリシス特性を有するので、検出電圧が基準電圧Ｖｒｅｆ５９の近傍で微変動する場合に電源制御装置４の動作を安定させることができる。
【００５５】
また、昇圧チョッパ４に流れる電流が基準電流未満となったことに応じてスイッチング素子Ｑ１がオンに切り替えられるので、出力電流の低下を防止することができる。
【００５６】
［３．動作波形］
図４は、フィードバック電圧ＶＦＢが低下する場合のランプ波Ｒａｍｐの変化を示す。図中、縦軸は電圧を示し、横軸は時間を示す。
【００５７】
図中の上側のランプ波Ｒａｍｐは、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９未満になったことに応じて発振制御部５９による吸い込み電流がゼロから所定の正電流となる場合の波形である。このランプ波Ｒａｍｐでは、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９以上である場合には変化速度が大きく、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９未満である場合には変化速度が小さくなる。また、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９未満である場合のランプ波Ｒａｍｐの変化速度は、差電圧によらず一定となる。
【００５８】
また、図中の下側のランプ波Ｒａｍｐは、フィードバック電圧ＶＦＢおよび基準電圧Ｖｒｅｆ５９の差電圧の大きさに応じて発振制御部５９による吸い込み電流が連続的に大きくなる場合の波形である。このランプ波Ｒａｍｐでは、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９以上である場合には変化速度が大きく、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９未満である場合には変化速度が小さくなる。また、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９未満である場合のランプ波Ｒａｍｐの変化速度は、差電圧に応じて漸減する。
【００５９】
図５は、フィードバック電圧ＶＦＢ＜基準電圧Ｖｒｅｆ５９において両者の差電圧によらずランプ波Ｒａｍｐの変化速度が一定の場合（図４の上側のランプ波Ｒａｍｐ参照）における負荷の急増前後の動作波形を示す。図中、上段の波形は出力電圧ＶＯＵＴを示し、中段の波形は誤差電圧ＶＣＯＭＰを示し、下段の波形はスイッチング素子Ｑ１の素子電流ＩＤＳを示す。横軸は時間を示し、本図では時点ｔで負荷が急増している。
【００６０】
この図に示されるように、フィードバック電圧ＶＦＢが低下したことに応じてランプ波Ｒａｍｐの変化速度を小さくすれば出力電圧Ｖｏｕｔの低下を高い応答性で防止することができる。なお、この図では、素子電流ＩＤＳの波形が乱れて可聴音を発生することが示されている。
【００６１】
図６は、フィードバック電圧ＶＦＢ＜基準電圧Ｖｒｅｆ５９において両者の差電圧の大きさに応じてランプ波Ｒａｍｐの変化速度が連続的に大きくなる場合（図４の下側のランプ波Ｒａｍｐ参照）における負荷の急増前後の動作波形を示す。図中の縦軸および横軸は図５と同様である。
【００６２】
この図に示されるように、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆ５９未満である場合のランプ波Ｒａｍｐの変化速度を差電圧に応じて漸減すれば、素子電流ＩＤＳの波形の乱れに起因する可聴音を防止することができる。
【００６３】
［４．動作］
図７は、電源制御装置５の動作を示す。なお、この図では電源制御装置５の動作のうち、発振器５２、スイッチ制御部５８および発振制御部５９の動作を示す。
【００６４】
ステップＳ１１において、スイッチ制御部５９は、発振器５２からのランプ波Ｒａｍｐを用いて昇圧チョッパ４のスイッチング素子Ｑ１のオンオフを制御する。例えば、パルス幅変調用コンパレータ５８ａは、ランプ波Ｒａｍｐが誤差信号ＶＣＯＭＰ以下である場合にローレベルとなり、ランプ波Ｒａｍｐが誤差信号ＶＣＯＭＰよりも大きい場合にハイレベルとなる信号を、オアゲート５８ｂを介してＲＳ型フリップフロップ５８ｃのリセット端子Ｒに入力する。これにより、ランプ波Ｒａｍｐが誤差信号ＶＣＯＭＰ以下である場合には、ＲＳ型フリップフロップ５８は、ワンショット回路５８ｈからのワンショットパルスによりセットされたことに応じ、ハイレベルの肯定出力信号ＱＱをドライバ５８に供給してスイッチング素子Ｑ１をオン状態にする。一方、ランプ波Ｒａｍｐが誤差信号ＶＣＯＭＰよりも大きい場合には、ＲＳ型フリップフロップ５８はリセットされ、ローレベルの肯定出力信号ＱＱをドライバ５８ｅに供給してスイッチング素子Ｑ１をオフ状態にする。
【００６５】
ステップＳ１３において電圧取得部５３は、昇圧チョッパ４の出力に応じた直流出力電圧ＶＯＵＴを取得する。例えば、電圧取得部５３は、出力電圧Ｖｏｕｔを分圧抵抗Ｒ１，Ｒ２で分圧したフィードバック電圧ＶＦＢを直流出力電圧として取得する。
【００６６】
ステップＳ１５において発振制御部５９は、直流出力電圧ＶＯＵＴが低下したことに応じて、スイッチング素子Ｑ１のオン期間の少なくとも一部におけるランプ波Ｒａｍｐの変化速度を小さくする。例えば、電流出力アンプ５９ａは、基準電圧Ｖｒｅｆ５９とフィードバック電圧ＶＦＢを検出した検出電圧の差に応じた電流をコンデンサＣ５２の充電電流から減じることで、ランプ波Ｒａｍｐの変化速度を小さくする。
【００６７】
以降、電源制御装置５はステップＳ１１〜Ｓ１５の処理を繰り返す。
以上の動作によれば、直流出力ＶＯＵＴが低下したことに応じてスイッチング素子Ｑ１がオンである期間の少なくとも一部の発振波の変化速度が小さくなるので、ランプ波Ｒａｍｐが閾値電圧（本実施形態では一例として誤差電圧ＶＣＯＭＰ）を超えるタイミング、ひいてはスイッチング素子Ｑ１がオフになるタイミングが遅くなる結果、スイッチング素子Ｑ１のオン期間が広がり、昇圧チョッパ４の出力が上昇する。従って、発振波の変化速度を小さくすることで出力電圧Ｖｏｕｔの低下を防止することができるため、出力電圧Ｖｏｕｔの低下を防止する場合の応答性を高めることができる。
【００６８】
［５．変形例］
なお、上記の実施形態では、交流電源２および全波整流回路３が電源装置１に具備されることとして説明したが、これらの少なくとも一方は電源装置１に具備されずに電源装置１に外部接続されてもよい。
【００６９】
また、電源制御装置５は、低電圧誤動作防止部５１、発振器５２、エラーアンプ５４、レベルシフト部５５、トリガ部５７、プルアップ制御部６０、過電圧検出部６１、軽負荷状態検出部６２、および、プルダウン制御部６３を有することとして説明したが、これらの少なくとも１つを有しないこととしてもよい。
【００７０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【００７１】
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００７２】
１  電源装置、２  交流電源、３  全波整流回路、４  昇圧チョッパ、５  電源制御装置、７  電圧誤差検出補償回路、５１  低電圧誤動作防止部、５１ａ  コンパレータ、５２  発振器、５３  電圧取得部、５４  エラーアンプ、５５  レベルシフト部、５６  過電流検出部、５７  トリガ部、５７ａ  フィルタ、５７ｂ  コンパレータ、５７ｃ  マスク回路、５７ｄ  遅延回路、５８  スイッチ制御部、５８ａ  パルス幅変調用コンパレータ、５８ｂ  オアゲート、５８ｃ  ＲＳ型フリップフロップ、５８ｄ  アンドゲート、５８ｅ  ドライバ、５８ｆ  リスタートタイマ、５８ｇ  オアゲート、５８ｈ  ワンショット回路、５９  発振制御部、５９ａ  電流出力アンプ、６０  プルアップ制御部、６０ａ  コンパレータ、６０ｂ  ＲＳ型フリップフロップ、６０ｃ  オアゲート、６０ｄ  ＰチャネルＭＯＳＦＥＴ６０ｄ、６１  過電圧検出部、６２  軽負荷状態検出部、６２ａ  コンパレータ、６３  プルダウン制御部、６３ａ  オアゲート、６３ｂ  ＲＳ型フリップフロップ、６３ｃ  アンドゲート、６３ｄ  オアゲート、６３ｅ  ＮチャネルＭＯＳＦＥＴ、６３ｆ  プルダウン抵抗、６３ｇ  タイマー、７０  ＲＣ位相補償回路、５２０  充放電回路、５２１  電流源、５２２  ＰチャネルＭＯＳＦＥＴ、５２３  ＮチャネルＭＯＳＦＥＴ、５２４  コンパレータ、Ｃ１  コンデンサ、Ｃ７１  コンデンサ、Ｃ７００  コンデンサ、Ｄ１  ダイオード、Ｑ１  スイッチング素子、Ｒ１  分圧抵抗、Ｒ２  分圧抵抗、Ｒ７００  抵抗
【図１】
0006933307.tif 000002
【図２】
0006933307.tif 000003
【図３】
0006933307.tif 000004
【図４】
0006933307.tif 000005
【図５】
0006933307.tif 000006
【図６】
0006933307.tif 000007
【図７】
0006933307.tif 000008