(57)【特許請求の範囲】
【請求項１】
有機基板からなりその表面に電子部品を実装した複数のプリント基板と、
これら複数のプリント基板間に配置及び積層されかつ該プリント基板の相互間に隙間を形成するためのスペーサ基板と、からなる基板積層体であって、
前記スペーサ基板は、前記プリント基板の電子部品実装領域の全周を連続的に囲むように配置され、
前記基板積層体には電磁波をシールドするための電磁シールド部が設けられ、
前記スペーサ基板は前記プリント基板の周縁部に沿うように配置され、かつ全体形状がロ字状に形成されて、
前記基板積層体が全体として長方体状をなしている
ことを特徴とするモジュール構造。
【請求項２】
前記電磁シールド部は前記基板積層体の外周面に設けられることを特徴とする請求項１に記載のモジュール構造。
【請求項３】
前記プリント基板と前記スペーサ基板とは導通パッドを介して基板間接続されることを特徴とする請求項１または２のいずれか１項に記載のモジュール構造。
【請求項４】
前記スペーサ基板の高さは、前記プリント基板に実装された電子部品の高さのおよそ２倍に設定されていることを特徴とする請求項１〜３のいずれか１項に記載のモジュール構造。
【請求項５】
前記電子部品はパッケージメモリであり、
前記プリント基板はメモリ基板であることを特徴とする請求項１〜４のいずれか１項に記載のモジュール構造。
【請求項６】
一のプリント基板の下面およびまたは上面に、電子部品をボールグリッドアレイによりリフロー実装する工程と。
前記電子部品を実装したプリント基板に基板間接続を介在してスペーサ基板を積層する工程と、
前記プリント基板とは異なる他のプリント基板の上面に電子部品をボールグリッドアレイによりリフロー実装する工程と、
前記一のプリント基板とスペーサ基板との積層体を所定段数積み重ねるとともに、前記他のプリント基板を最下層に位置させ、この最下層のプリント基板を外部接続用インタポーザ基板上にリフロー実装して基板積層体を形成する工程と、
を有し、
前記スペーサ基板は前記プリント基板の周縁部に沿うように配置され、かつ全体形状がロ字状に形成されて、前記基板積層体が全体として長方体状をなす、
ことを特徴とするモジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、人工衛星搭載用等に使用されるデバイスのモジュール構造に関する。
【背景技術】
【０００２】
電子機器等に適用されるモジュール構造として例えば特許文献１及び２に示される構造体が知られている。
特許文献１に示される半導体装置では、フラッシュメモリを複数のインタポーザ基板上にそれぞれ搭載し、スペーサ基板を介して該インタポーザ基板を互いに重ね合わせるように配列した構成が示されている。
この半導体装置では、スペーサ基板に形成されているスルーホール、端子及び接続パターンによって、フラッシュメモリの電極を必要に応じて個別に又は共通に接続するようにしている。
【０００３】
特許文献２に示される集積回路モジュールでは、半導体集積回路を搭載したフレキシブルプリント基板を折り曲げることで重ね合わさるように配置し、該フレキシブルプリント基板が重ね合わされた箇所の間隙部に、複数のプラスチックスペーサを設置してその間隙を維持するようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−９２２７号公報
【特許文献２】特開昭６３−１７３３８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、特許文献１に示される半導体装置では、スペーサ基板がインタポーザ基板の周縁部を部分的に覆う構造である。
また、特許文献２に示される集積回路モジュールでは、プラスチックスペーサがフレキシブルプリント基板の間隙部を部分的に覆う構造である。
このため、特許文献１及び２に示される構造体では、基板のスタック構造の強度が弱く、厳しい環境下で使用するための構造改善が期待されていた。
【０００６】
この発明は、全体の強度向上によりプリント基板上に実装された電子部品を衝撃から保護するとともに、外部からの電磁波を遮断して電子部品の故障を防止し、条件の厳しい環境下でも好適に使用することができるモジュール構造を提供する。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、この発明は以下の手段を提案している。
本発明に係るモジュール構造は、有機基板からなりその表面に電子部品を実装した複数のプリント基板と、これら複数のプリント基板間に配置及び積層されかつ該プリント基板の相互間に隙間を形成するためのスペーサ基板と、からなる基板積層体であって、前記スペーサ基板は、前記プリント基板の電子部品実装領域の全周を連続的に囲むように配置されることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、全体の強度が向上してプリント基板上に実装された電子部品を衝撃から保護するとともに、外部からの電磁波を遮蔽して電子部品の故障を未然に防止することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明に係るモジュール構造の概略構成図である。
【図２】本発明の実施形態に係るモジュール構造を示す図であって、（Ａ）は外観図、（Ｂ）は図２（Ａ）のＢ-Ｂ線に沿う断面図である。
【図３】上方側から視た分解斜視図である。
【図４】下方側から視た分解斜視図である。
【図５】実施形態に係るモジュール構造の製造工程を示す図である。
【発明を実施するための形態】
【００１０】
本発明に係るモジュール構造１０について図１を参照して説明する。
このモジュール構造１０は、複数のプリント基板１と、これらプリント基板１の間に設置されたスペーサ基板２とを有する基板積層体３により構成される。
【００１１】
プリント基板１は電子部品実装領域１Ａを有し、この電子部品実装領域１Ａにパッケージとなる電子部品Ｅが実装される。
また、プリント基板１は有機基板から構成されている。
【００１２】
スペーサ基板２はプリント基板１の間に配置及び積層され、かつ該プリント基板１の相互間にて隙間４を形成する。
また、スペーサ基板２は、プリント基板１の電子部品実装領域１Ａの全周を連続的に囲むように配置されている。
そして、以上のような構成により上記モジュール構造１０では、スペーサ基板２を介してプリント基板１が複数積層されたスタッカ構造が実現される。
【００１３】
以上説明した本発明に係るモジュール構造１０では、積層状態に配置されるプリント基板１の相互間の隙間４に、該プリント基板１の電子部品実装領域１Ａの全周を連続的に囲むようにスペーサ基板２を配置したので、全体の強度を向上させることができる。
また、本発明に係るモジュール構造１０では、プリント基板１の電子部品実装領域１Ａの全周を連続的に囲むスペーサ基板２により、外部からの電磁波をシールドしてプリント基板１上の電子部品Ｅを確実に保護することができ、条件の厳しい環境下でも好適に使用することができる。
【００１４】
（実施形態）
本発明の実施形態に係るモジュール構造１００について図２（Ａ）の外観図、図２（Ｂ）の断面図、図３の上方側から視た分解図、及び図４の下方側から視た分解図をそれぞれ参照して説明する。  
本実施形態のモジュール構造１００は、複数のプリント基板１１と、該プリント基板１１の間に設置かつ積層された複数のスペーサ基板１２とからなる基板積層体１３により構成される。
このモジュール構造１００では、スペーサ基板１２を介してプリント基板１１が複数積層されたスタッカ構造が採用される。
【００１５】
プリント基板１１は中央部に電子部品実装領域１１Ａ（図２（Ｂ）参照）が形成され、この電子部品実装領域１１Ａにパッケージとなる電子部品Ｅが実装される。
なお、本例では、電子部品ＥとしてパッケージメモリＭが使用され、プリント基板１１としてパッケージメモリＭが搭載されたメモリ基板Ｓが使用されている。
また、パッケージメモリＭはプリント基板１１の上面及び下面にＢＧＡ (Ball grid array)（符号２０で示す）より実装されている。
また、プリント基板１１の基板材として、ガラス繊維布にエポキシ樹脂を染み込ませ熱硬化処理したＦＲ４（Flame Retardant Type４）といった有機基板が使用されている。
【００１６】
スペーサ基板１２はプリント基板１１の間に配置され、かつ該プリント基板１１の相互間にて隙間１４を形成する。
また、スペーサ基板１２は、プリント基板１１の周縁部に沿って電子部品実装領域１１Ａの全周を囲むように連続配置され、かつ全体形状が平面視ロ字状に形成されている。
そして、このようなスペーサ基板１２では、プリント基板１１の周縁部に沿って電子部品実装領域１１Ａの全周を連続的に囲むことで、全体構成の強度向上を図ることができる。
【００１７】
スペーサ基板１２の高さはプリント基板１１上の電子部品Ｅの高さの２倍以上に設定されており、これによりスペーサ基板１２の隙間１４内に２層の電子基板Ｅを設置可能としている。
基板積層体１３を構成するプリント基板１１とスペーサ基板１２とは、導通パッドとなるＬＧＡ(Land grid array) （符号２１で示す）により基板間接続される。
【００１８】
また、プリント基板１１とスペーサ基板１２とからなる基板積層体１３の外周面には、図２（Ａ）及び（Ｂ）に示すように、電磁波をシールドして電子部品Ｅを保護する電磁シールド部３０が設けられている。この電磁シールド部３０は銅などの導体をパターニングすることで形成される。
また、基板積層体１３は下面に形成されたＢＧＡを介して外部接続用インタポーザ基板４０上に接合される。
【００１９】
上記モジュール構造１００は図５（Ａ）〜（Ｅ）に示すような工程で作成される。
まず、図５（Ａ）に示されるようにプリント基板１１を構成するメモリ基板Ｓ上に、ＢＧＡ２０により電子部品ＥとなるパッケージメモリＭをリフロー実装する。
なお、パッケージメモリＭは、適宜、メモリ基板Ｓの片面のいずれか一方又は両面に対してリフロー実装する。
【００２０】
次に、図５（Ｂ）に示されるように、パッケージメモリＭを実装したメモリ基板Ｓ上に、ＬＧＡ（符号２１で示す）による基板間接続を介在してスペーサ基板１２を積層する。
【００２１】
一方、図５（Ｃ）〜図５（Ｄ）に示されるように最下層に位置するメモリ基板Ｓについては、上面にパッケージメモリＭをリフロー実装した後、その下面にＢＧＡ（符号２０´で示す）を所定ピッチで形成する。
【００２２】
その後、図５（Ｂ）に示されるメモリ基板Ｓとスペーサ基板１２との積層体を所定段数スタックするとともに、図５（Ｄ）に示されるメモリ基板Ｓを最下層に位置させ、その最下層のメモリ基板Ｓを、外部接続用インタポーザ基板４０上にリフロー実装することで、モジュール構造１００を完成させる。
この電磁シールド部３０は銅などの導体をパターニングすることで形成されるが、そのパターニングは基板スタック前に行っても良く、基板スタック後に行っても良い。
【００２３】
以上説明した実施形態に係るモジュール構造１００では、積層状態に配置されるプリント基板１１（Ｓ）の相互間に、該プリント基板１１（Ｓ）上の電子部品実装領域１１Ａの全周を連続的に囲むようにスペーサ基板１２を配置したので、全体の強度を向上させることができる。
また、上記モジュール構造１００では、プリント基板１１（Ｓ）の電子部品実装領域１１Ａの全周を連続的に囲むように配置したスペーサ基板１２により、外部からの電磁波を遮断することができる。
さらに、上記モジュール構造１００では、プリント基板１１（Ｓ）とスペーサ基板１２とからなる基板積層体１３の外周面に、電磁波をシールドする電磁シールド部３０が設けられているので、外部からの電磁波を確実に遮断して電子部品の故障を防止し、条件の厳しい宇宙等の環境下でも好適に使用することができる。
【００２４】
なお、上記実施形態では、スペーサ基板１２を介して、２段又は４段のプリント基板１１（Ｓ）をスタックする例を図示したが、スタックの段数は限定されず、適宜設定しても良い。
【００２５】
また、上記実施形態では、基板積層体１３の外周面に電磁シールド部３０を設けたが、これに付加してスペーサ基板１２の内周側又は内部にも電磁シールド部を設けても良い。
【００２６】
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【産業上の利用可能性】
【００２７】
本発明は、人工衛星搭載用等に使用されるデバイスのモジュール構造に関する。
【符号の説明】
【００２８】
１  プリント基板
１Ａ  電子部品実装領域
２  スペーサ基板
３  基板積層体
４  隙間
１０  モジュール構造
１１  プリント基板
１１Ａ  電子部品実装領域
１２  スペーサ基板
１３  基板積層体
１４  隙間
２０  ＢＧＡ
２０´  ＢＧＡ
２１  ＬＧＡ
３０  電磁シールド部
４０  外部接続用インタポーザ基板
１００  モジュール構造
Ｅ  電子部品
Ｍ  パッケージメモリ
Ｓ  メモリ基板
【図１】
0006930793.tif 000002
【図２】
0006930793.tif 000003
【図３】
0006930793.tif 000004
【図４】
0006930793.tif 000005
【図５】
0006930793.tif 000006