(57)【特許請求の範囲】
【請求項１】
三相交流信号と同位相の位相情報を生成する同期制御回路であって、
可変周波数のクロック信号を生成するクロック発生部と、
前記クロック信号の各パルスに応答して前記位相情報を予め定められた角度ずつ進ませる位相発生部と、
前記クロック信号の各パルスに応答して、前記位相情報を基準として前記三相交流信号を回転座標上のベクトルに変換する座標変換部と、
前記ベクトルと前記回転座標の基準軸との間の第１の位相差を求める演算部と、
前記第１の位相差を補正して第２の位相差を生成する位相補正部と、
前記第２の位相差がなくなるように前記クロック信号の周波数を制御する制御部とを備え、
前記位相補正部は、
前記第１の位相差の大きさが予め定められた値よりも大きい場合には、前記第１の位相差をそのまま前記第２の位相差とし、
前記第１の位相差の大きさが前記予め定められた値よりも小さい場合には、前記第１の位相差と逆極性の前記第２の位相差を生成する、同期制御回路。
【請求項２】
前記位相補正部は、前記第１の位相差の大きさが前記予め定められた値よりも小さい場合には、今回のパルスに応答して生成された第１のベクトルの前記第１の位相差から、前回のパルスに応答して生成された第２のベクトルの前記第１の位相差を減算することによって前記第２の位相差を生成する、請求項１に記載の同期制御回路。
【請求項３】
前記ベクトルが前記回転座標の第Ｉ象限、第ＩＩ象限、第ＩＩＩ象限、および第ＩＶ象限のうちのいずれの象限に位置しているかを判別する判別部をさらに備え、
前記位相補正部は、
前記第１および第２のベクトルを比較して前記第１のベクトルが進み位相であるか遅れ位相であるかを判別し、
前記第１のベクトルが進み位相であり、かつ前記第１のベクトルが前記第Ｉ象限に位置している場合には、前記第１のベクトルの前記第１の位相差から前記第２のベクトルの前記第１の位相差を減算することによって前記第２の位相差を生成し、
前記第１のベクトルが進み位相であり、かつ前記第１のベクトルが前記第ＩＶ象限に位置している場合には、前記第１の位相差をそのまま前記第２の位相差とし、
前記第１のベクトルが遅れ位相であり、かつ前記第１のベクトルが前記第ＩＶ象限に位置している場合には、前記第１のベクトルの前記第１の位相差から前記第２のベクトルの前記第１の位相差を減算することによって前記第２の位相差を生成し、
前記第１のベクトルが遅れ位相であり、かつ前記第１のベクトルが前記第Ｉ象限に位置している場合には、前記第１の位相差をそのまま前記第２の位相差とする、請求項２に記載の同期制御回路。
【請求項４】
前記位相補正部は、
前記第１のベクトルが進み位相であり、かつ前記第１のベクトルが前記第ＩＩ象限に位置している場合には、正の制限値を前記第２の位相差とし、
前記第１のベクトルが遅れ位相であり、かつ前記第１のベクトルが前記第ＩＩＩ象限に位置している場合には、負の制限値を前記第２の位相差とする、請求項３に記載の同期制御回路。
【請求項５】
前記第Ｉ象限は複数の第１副象限に分割され、前記第ＩＶ象限は複数の第２副象限に分割され、
前記判別部は、前記ベクトルが前記複数の第１副象限および前記複数の第２副象限のうちのいずれの副象限に位置しているかをさらに判別し、
前記位相補正部は、
前記第１のベクトルが前記複数の第１副象限のうちのいずれかの第１副象限に位置し、前記第２のベクトルが前記第１のベクトルよりも右回り側の第１副象限または第２副象限に位置している場合には前記第１のベクトルは進み位相であると判別し、
前記第１のベクトルが前記複数の第２副象限のうちのいずれかの第２副象限に位置し、前記第２のベクトルが前記第１のベクトルよりも左回り側の第１副象限または第２副象限に位置している場合には前記第１のベクトルは遅れ位相であると判別する、請求項３に記載の同期制御回路。
【請求項６】
前記クロック発生部は、
一定周波数の第１の副クロック信号を生成する発振器と、
前記第１の副クロック信号を分周して第２の副クロック信号を生成し、分周比の制御が可能なレートマルチと、
前記第２の副クロック信号のパルスをカウントし、カウント値が最大値および最小値に到達する毎にパルスを出力することにより、前記クロック信号を生成するアップダウンカウンタとを含み、
前記制御部は、前記レートマルチの分周比を制御することにより、前記クロック信号の周波数を制御する、請求項１に記載の同期制御回路。
【請求項７】
前記制御部は、前記第２の位相差およびその積分値に基づいて前記クロック信号の周波数を制御する、請求項１に記載の同期制御回路。
【請求項８】
請求項１から請求項７のいずれか１項に記載の同期制御回路と、
交流電源と負荷の間に接続され、前記交流電源の健全時にはオンされ、前記交流電源の停電時にはオフされるスイッチと、
前記交流電源の健全時には、前記交流電源から前記スイッチを介して供給される三相交流電力を直流電力に変換して電力貯蔵装置に蓄え、前記交流電源の停電時には、前記電力貯蔵装置の直流電力を三相交流電力に変換して前記負荷に供給する双方向コンバータと、
前記位相情報に基づいて前記双方向コンバータを制御する制御装置とを備え、
前記三相交流信号は、前記交流電源から供給される三相交流電圧である、無停電電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は同期制御回路およびそれを備えた無停電電源装置に関し、特に、三相交流信号と同位相の位相情報を生成する同期制御回路と、それを備えた無停電電源装置とに関する。
【背景技術】
【０００２】
たとえば特開平１１−０８９２１７号公報（特許文献１）および特開２００７−２７４７６６号公報（特許文献２）には、可変周波数のクロック信号を生成するクロック発生部と、クロック信号の各パルスに応答して位相情報を所定角度ずつ進ませる位相発生部と、クロック信号の各パルスに応答して、位相情報を基準として三相交流信号を回転座標上のベクトルに変換する座標変換部と、ベクトルと回転座標の基準軸との間の位相差がなくなるようにクロック信号の周波数を制御する制御部とを備えた同期制御回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−０８９２１７号公報
【特許文献２】特開２００７−２７４７６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１，２では、ベクトルが進み位相になった場合にはクロック信号の周波数を上昇させ、ベクトルが遅れ位相になった場合にはクロック信号の周波数を下降させるので、クロック信号の周波数が上下に変動し、位相情報を三相交流信号に迅速に同期させることができないという問題があった。【０００５】
それゆえに、この発明の主たる目的は、位相情報を三相交流信号に迅速に同期させることが可能な同期制御回路と、それを備えた無停電電源装置とを提供することである。
【課題を解決するための手段】
【０００６】
この発明に係る同期制御回路は、三相交流信号と同位相の位相情報を生成する同期制御回路であって、クロック発生部と、位相発生部と、座標変換部と、演算部と、位相補正部と、制御部とを備えたものである。クロック発生部は、可変周波数のクロック信号を生成する。位相発生部は、クロック信号の各パルスに応答して位相情報を予め定められた角度ずつ進ませる。座標変換部は、クロック信号の各パルスに応答して、位相情報を基準として三相交流信号を回転座標上のベクトルに変換する。演算部は、ベクトルと回転座標の基準軸との間の第１の位相差を求める。位相補正部は、第１の位相差を補正して第２の位相差を生成する。制御部は、第２の位相差がなくなるようにクロック信号の周波数を制御する。位相補正部は、第１の位相差の大きさが予め定められた値よりも大きい場合には、第１の位相差をそのまま第２の位相差とし、第１の位相差の大きさが予め定められた値よりも小さい場合には、第１の位相差と逆極性の前記第２の位相差を生成する。
【発明の効果】
【０００７】
この発明に係る同期制御回路では、ベクトルと回転座標の基準軸との間の第１の位相差を求め、第１の位相差の大きさが所定値よりも大きい場合には第１の位相差をそのまま第２の位相差とし、第１の位相差の大きさが所定値よりも小さい場合には第１の位相差と逆極性の第２の位相差を生成し、第２の位相差がなくなるようにクロック信号の周波数を制御する。したがって、クロック信号の周波数が上下に変動することを防止することができ、位相情報を三相交流信号に迅速に同期させることができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態による無停電電源装置の構成を示す回路ブロック図である。
【図２】図１に示す制御装置の要部を示すブロック図である。
【図３】図２に示すレートマルチの入出力特性を示す図である。
【図４】図２に示すクロック発生部の動作を示すタイムチャートである。
【図５】図２に示すクロック発生部などによって構成される同期制御回路を示すブロック図である。
【図６】図５に示す座標変換部の動作を説明するための図である。
【図７】図５に示す判別部の動作を説明するための図である。
【図８】図５に示す位相補正部の動作を説明するための図である。
【図９】図５に示す位相補正部の動作を説明するための他の図である。
【図１０】図５に示す位相補正部の動作の一部分を示すフローチャートである。
【図１１】図５に示す位相補正部の動作の他の部分を示すフローチャートである。
【図１２】図１０に示す条件[１]を示す図である。
【図１３】図１１に示す条件[４]を示す図である。
【図１４】図５に示す同期制御回路の動作を示すフローチャートである。
【図１５】図２に示す制御装置のうちの高速スイッチおよび双方向コンバータの制御に関連する部分の構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
図１は、この発明の一実施の形態による無停電電源装置の構成を示す回路ブロック図である。この無停電電源装置は、商用交流電源５または双方向コンバータ３から供給される三相交流電圧を負荷６に供給するものであるが、図面および説明の簡単化のため、図１では一相に関連する部分のみが示されている。この無停電電源装置は、瞬低補償装置とも呼ばれる。
【００１０】
図１において、この無停電電源装置は、入力端子Ｔ１、出力端子Ｔ２、バッテリ端子Ｔ３、ブレーカＢ１〜Ｂ４、高速スイッチ（ＨＳＳ；High  Speed  Switch）１、変圧器２、双方向コンバータ３、および制御装置４を備える。
【００１１】
入力端子Ｔ１は、商用交流電源５から供給される商用周波数の交流電圧ＶＩを受ける。交流電圧ＶＩの瞬時値は、制御装置４によって検出される。出力端子Ｔ２は、負荷６に接続される。負荷６は、無停電電源装置から供給される交流電圧によって駆動される。バッテリ端子Ｔ３は、バッテリ７（電力貯蔵装置）に接続される。バッテリ７は、直流電力を蓄える。バッテリ７の代わりにコンデンサが接続されていても構わない。バッテリ７の端子間電圧ＶＢは、制御装置４によって検出される。
【００１２】
ブレーカＢ１は、入力端子Ｔ１と出力端子Ｔ２との間に接続される。無停電電源装置を使用する場合には、ブレーカＢ１はオフされる。無停電電源装置のメンテナンス時には、ブレーカＢ１はオンされ、商用交流電源５からの交流電圧ＶＩがブレーカＢ１を介して負荷６に供給される。
【００１３】
ブレーカＢ２は、入力端子Ｔ１と高速スイッチ１の一方端子１ａとの間に接続される。ブレーカＢ３は、高速スイッチ１の他方端子１ｂと出力端子Ｔ２との間に接続される。無停電電源装置を使用する場合には、ブレーカＢ２，Ｂ３はオンされる。無停電電源装置のメンテナンス時には、ブレーカＢ２，Ｂ３はオフされる。
【００１４】
高速スイッチ１は、たとえば半導体スイッチング素子によって構成され、制御装置４によって制御される。商用交流電源５の健全時には、高速スイッチ１はオンされ、商用交流電源５からの交流電圧ＶＩがブレーカＢ２、高速スイッチ１、およびブレーカＢ３を介して負荷６に供給される。商用交流電源５の停電時には、高速スイッチ１はオフされ、商用交流電源５と負荷６が電気的に切り離される。高速スイッチ１の他方端子１ｂに現れる交流電圧ＶＯの瞬時値は、制御装置４によって検出される。
【００１５】
ブレーカＢ４は、高速スイッチ１の他方端子１ｂと変圧器２の一次巻線２ａとの間に接続される。無停電電源装置を使用する場合には、ブレーカＢ４はオンされる。無停電電源装置のメンテナンス時には、ブレーカＢ４はオフされる。変圧器２の二次巻線２ｂは、双方向コンバータ３の交流端子３ａに接続される。変圧器２は、高速スイッチ１の他方端子１ｂと双方向コンバータ３との間で交流電力を授受する。
【００１６】
双方向コンバータ３の直流端子３ｂは、バッテリ端子Ｔ３に接続される。双方向コンバータ３は、制御装置４によって制御される。商用交流電源５の健全時には、双方向コンバータ３は、商用交流電源５からブレーカＢ２、高速スイッチ１、ブレーカＢ４、および変圧器２を介して供給される交流電力を直流電力に変換してバッテリ７に蓄える。商用交流電源５の停電時には、双方向コンバータ３は、バッテリ７の直流電力を商用周波数の交流電力に変換し、変圧器２およびブレーカＢ４，Ｂ３を介して負荷６に供給する。
【００１７】
制御装置４は、交流電圧ＶＩ，ＶＯおよびバッテリ電圧ＶＢに基づいて、高速スイッチ１および双方向コンバータ３を制御する。すなわち、制御装置４は、交流電圧ＶＩが下限値よりも高い場合には、商用交流電源５は健全であると判別し、交流電圧ＶＩが下限値よりも低下した場合には、商用交流電源５の停電が発生したと判別する。
【００１８】
また、制御装置４は、商用交流電源５の健全時には、高速スイッチ１をオンさせるとともに、バッテリ電圧ＶＢが参照電圧ＶＢｒになるように、交流電圧ＶＩに同期して双方向コンバータ３を制御する。バッテリ電圧ＶＢが参照電圧ＶＢｒに到達すると、制御装置４は、双方向コンバータ３を制御してバッテリ電圧ＶＢを商用周波数の交流電圧ＶＡＣに変換させる。交流電圧ＶＡＣは、双方向コンバータ３の交流端子３ａに現れる電圧である。
【００１９】
双方向コンバータ３の交流出力電圧ＶＡＣの位相を商用交流電源５からの交流電圧ＶＩの位相よりも進ませると、バッテリ７から双方向コンバータ３を介して負荷６に電力が流れ、バッテリ電圧ＶＢが低下する。交流出力電圧ＶＡＣの位相を交流電圧ＶＩの位相よりも遅らせると、商用交流電源５から双方向コンバータ３を介してバッテリ７に電力が流れ、バッテリ電圧ＶＢが上昇する。制御装置４は、双方向コンバータ３を制御して交流電圧ＶＡＣの位相を調整し、バッテリ電圧ＶＢを参照電圧ＶＢｒに維持する。
【００２０】
また、制御装置４は、商用交流電源５の停電時には、高速スイッチ１をオフさせるとともに、交流電圧ＶＯが参照電圧ＶＯｒになるように双方向コンバータ３を制御する。商用交流電源５が停電状態から健全状態に復旧した場合には、制御装置４は、双方向コンバータ３を制御して交流電圧ＶＯの位相および周波数を交流電圧ＶＩの位相および周波数に一致させた後に、高速スイッチ１をオンさせる。
【００２１】
次に、この無停電電源装置の動作について説明する。無停電電源装置を使用する場合には、ブレーカＢ１がオフされ、ブレーカＢ２〜Ｂ４がオンされる。商用交流電源５の健全時には、高速スイッチ１がオンされ、商用交流電源５からの交流電力が高速スイッチ１を介して負荷６に供給されて負荷６が運転される。
【００２２】
また、商用交流電源５からの交流電力が高速スイッチ１および変圧器２を介して双方向コンバータ３に供給され、直流電力に変換されてバッテリ７に蓄えられる。バッテリ電圧ＶＢが参照電圧ＶＢｒに到達すると、双方向コンバータ３の交流出力電圧ＶＡＣの位相が制御されてバッテリ電圧ＶＢが参照電圧ＶＢｒに維持され、双方向コンバータ３が待機状態にされる。
【００２３】
商用交流電源５の停電が発生すると、高速スイッチ１がオフされ、待機状態の双方向コンバータ３から変圧器２を介して負荷６に交流電力が供給される。したがって、バッテリ７に直流電力が蓄えられている限り、負荷６の運転を継続することができる。
【００２４】
商用交流電源５が停電状態から健全状態に復旧した場合には、制御装置４は、双方向コンバータ３を制御して交流電圧ＶＯの位相および周波数を交流電圧ＶＩの位相および周波数に一致させた後に、高速スイッチ１をオンさせる。これにより、交流電圧ＶＯが変動して負荷６の動作が不安定になることを防止することができる。
【００２５】
また、無停電電源装置のメンテナンスを行なう場合には、ブレーカＢ１がオンされ、ブレーカＢ２〜Ｂ４がオフされ、商用交流電源５からブレーカＢ１を介して負荷６に交流電力が供給され、負荷６が運転される。高速スイッチ１などを商用交流電源５から電気的に切り離し、負荷６を運転しながら高速スイッチ１などのメンテナンスを行なうことができる。
【００２６】
図２は、図１に示した制御装置４の要部を示すブロック図である。図２において、制御装置４は、電圧検出器１１〜１３、Ａ／Ｄ（Analog-to-Digital）変換器１４〜１６、データバス１７、メモリ１８、発振器１９、レートマルチ２０、カウンタ２１、ＣＰＵ（Central  Processing  Unit；中央処理装置）２３、ＰＷＭ（Pulse  Width  Modulation；パルス幅変調）回路２４、およびドライバ２５を含む。
【００２７】
データバス１７は、Ａ／Ｄ変換器１４〜１６、メモリ１８、レートマルチ２０、ＣＰＵ２３、ＰＷＭ回路２４、およびドライバ２５に接続され、それらの間で情報の授受を行なう。
【００２８】
電圧検出器１１は、商用交流電源５から供給される三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗの瞬時値を検出し、その検出値を示す三相交流信号を出力する。Ａ／Ｄ変換器１４は、電圧検出器１１から出力される三相交流信号をデジタル信号に変換し、データバス１７を介してＣＰＵ２３に与える。
【００２９】
電圧検出器１２は、無停電電源装置から負荷６に供給される三相交流電圧ＶＯｕ，ＶＯｖ，ＶＯｗの瞬時値を検出し、その検出値を示す三相交流信号を出力する。Ａ／Ｄ変換器１５は、電圧検出器１２から出力される三相交流信号をデジタル信号に変換し、データバス１７を介してＣＰＵ２３に与える。
【００３０】
電圧検出器１３は、バッテリ電圧ＶＢを検出し、その検出値を示す直流信号を出力する。Ａ／Ｄ変換器１６は、電圧検出器１３から出力される直流信号をデジタル信号に変換し、データバス１７を介してＣＰＵ２３に与える。メモリ１８は、データバス１７に接続され、種々の情報およびプログラムを記憶する。
【００３１】
発振器１９は、基準周波数ｆａのクロック信号ＣＬＫ１（第１の副クロック信号）を生成する。レートマルチ２０は、クロック信号ＣＬＫ１を分周してクロック信号ＣＬＫ２（第２の副クロック信号）を生成する。レートマルチ２０の分周比は、ＣＰＵ２３から供給される分周指令値ｎによって制御される。
【００３２】
図３は、レートマルチ２０の入出力特性を示す図である。図３において、横軸は分周指令値ｎを示し、縦軸はレートマルチ２０の出力クロック信号ＣＬＫ２の周波数ｆｂを示している。分周指令値ｎは、上限値Ｎ１と下限値Ｎ２との間のいずれかの値に設定される。ｎは、整数である。Ｎ１＞０＞Ｎ２である。ｎがＮ２からＮ１まで増大すると、周波数ｆｂはｎに比例して増大する。
【００３３】
ｎがＮ２であるときに周波数ｆｂは最小値Ｆ２となり、ｎがＮ１であるときに周波数ｆｂは最大値Ｆ１となる。ｎ＝０のときに周波数ｆｂはＦ０となる。周波数Ｆ０は、自走周波数と呼ばれ、商用交流電源５から供給される三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗの定格周波数に設定されている。
【００３４】
図２に戻って、カウンタ２１は、アップダウンカウンタであり、レートマルチ２０の出力クロック信号ＣＬＫ２のパルスをカウントし、カウント結果に基づいてクロック信号ＣＬＫ３を出力する。カウンタ２１のカウント値はクロック信号ＣＬＫ２に同期して増大し、カウント値が最大値に到達すると、カウント値はクロック信号ＣＬＫ２に同期して減少し、カウント値が最小値に到達すると、カウント値はクロック信号ＣＬＫ２に同期して増大する。したがって、カウント値は三角波状に変化する。カウンタ２１は、カウント値が最大値および最小値に到達したときにパルスを出力する。
【００３５】
カウンタ２１の出力クロック信号ＣＬＫ３は、レートマルチ２０の出力クロック信号ＣＬＫ２を一定の分周比で分周した信号となる。発振器１９、レートマルチ２０、およびカウンタ２１は、可変周波数のクロック信号ＣＬＫ３を生成するクロック発生部２２を構成する。
【００３６】
図４は、クロック発生部２２の動作を示すタイムチャートである。図４において、（Ａ）は発振器１９の出力クロック信号ＣＬＫ１の波形を示し、（Ｂ）はレートマルチ２０の出力クロック信号ＣＬＫ２の波形を示し、（Ｃ）（Ｄ）の各々はカウンタ２１のカウント値ＣＶを示し、（Ｅ）はカウンタ２１の出力クロック信号ＣＬＫ３の波形を示している。（Ｃ）は（Ｄ）の時間軸を拡大した図である。
【００３７】
たとえばＣＰＵ２３によってレートマルチ２０の分周比Ｋが１／２に設定された場合、レートマルチ２０の出力クロック信号ＣＬＫ２の周波数ｆｂは、発振器１９の出力クロック信号ＣＬＫ１の周波数ｆａの１／２となる（ｆｂ＝ｆａ／２）。カウンタ２１のカウント値ＣＶは、クロック信号ＣＬＫ２に同期して三角波状に変化する。カウンタ２１は、カウント値ＣＶが最小値および最大値になったときにパルスを出力する。カウンタ２１から出力されるパルス列がカウンタ２１の出力クロック信号ＣＬＫ３となる。カウンタ２１の出力クロック信号ＣＬＫ３の各パルスは、ＣＰＵ２３に対して割込処理を要求する割込要求信号として使用される。
【００３８】
なお、三角波状のカウント値ＣＶはＰＷＭ回路２４のキャリア信号として使用することができる。今、三角波キャリア信号の分解能が８bit（＝２５６）であり、その周波数が６ｋＨｚであり、双方向コンバータ３の出力周波数が６０Ｈｚであるとすると、双方向コンバータ３を制御するタイミングは、６ｋＨｚ×２÷６０Ｈｚ＝２００回となる。
【００３９】
また、レートマルチ２０の出力クロック信号ＣＬＫ２の周波数ｆｂは、６ｋＨｚ×２×２５６＝３．０７２ＭＨｚとなる。したがって、レートマルチ２０のダイナミックレンジを２倍にとり、定常時での分周比Ｋを１／２とすると、発振器１９の出力クロック信号ＣＬＫ１の周波数ｆａは、３．０７２ＭＨｚ×２＝６．１４４ＭＨｚとなる。ここで、双方向コンバータ３の出力電圧制御をディジタル制御によって実施している場合には、キャリア用のカウンタ、発振器等が必要であるため、実際にはレートマルチ２０を追加するだけで、本実施の形態の同期制御を実現することができる。
【００４０】
割込処理が１サイクル当たり２００回である場合、ＣＰＵ２３は、割込処理毎に位相情報θを２π／２００だけ進め、この位相情報θと商用交流電源５から供給される三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗとの位相差ｄθを求め、その位相差ｄθがなくなるようにレートマルチ２０に対する分周指令値ｎを制御する。
【００４１】
また、ＣＰＵ２３は、位相情報θに基づいて三相の電圧指令値ＶＣｕ，ＶＣｖ，ＶＣｗを生成し、その電圧指令値ＶＣｕ，ＶＣｖ，ＶＣｗをＰＷＭ回路２４に与える。ＰＷＭ回路２４は、ＣＰＵ２３から与えられる電圧指令値ＶＣｕ，ＶＣｖ，ＶＣｗに基づいて、双方向コンバータ３をＰＷＭ制御する。
【００４２】
また、ＣＰＵ２３は、Ａ／Ｄ変換器１４から供給されるデジタル信号に基づいて、商用交流電源５が健全であるか否かを判別する。ＣＰＵ２３は、商用交流電源５の健全時には制御信号ＣＮＴを「Ｈ」レベルにし、商用交流電源５の停電時には制御信号ＣＮＴを「Ｌ」レベルにする。ドライバ２５は、制御信号ＣＮＴが「Ｈ」レベルである場合には高速スイッチ１をオンし、制御信号ＣＮＴが「Ｌ」レベルである場合には高速スイッチ１をオフする。
【００４３】
ＣＰＵ２３は、商用交流電源５が停電状態から健全状態に復旧した場合には、商用交流電源５から供給される三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗの位相に位相情報θを一致させ、双方向コンバータ３および変圧器２によって生成される三相交流電圧ＶＯｕ，ＶＯｖ，ＶＯｗの位相および周波数を三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗの位相および周波数に一致させた後に、高速スイッチ１をオンさせる。
【００４４】
図２の電圧検出器１１、Ａ／Ｄ変換器１４、データバス１７、メモリ１８、クロック発生部２２、およびＣＰＵ２３は、商用交流電源５から供給される三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗ（三相交流信号）と同位相の位相情報θを生成する同期制御回路３０を構成する。同期制御回路３０は、メモリ１８に格納されたプログラムに基づいて動作する。
【００４５】
図５は、同期制御回路３０の構成を示すブロック図である。図５において、同期制御回路３０は、クロック発生部２２、位相発生部３１、座標変換部３２、演算部３３、判別部３４、位相補正部３５、および制御部３６を含む。
【００４６】
位相発生部３１は、クロック発生部２２の出力クロック信号ＣＬＫ３の各パルスに応答して、位相情報θを所定角度Δθだけ進める。たとえば１サイクル当たり２００回の割込みが行なわれる場合、Δθ＝２π／２００である。
【００４７】
位相発生部３１は、位相カウンタを含む。位相カウンタのカウント値はメモリ１８に記憶されている。位相発生部３１は、クロック信号ＣＬＫ３の各パルスに応答して、位相カウンタのカウント値をインクリメントする。たとえば１サイクル当たり２００回の割込みが行なわれる場合、位相カウンタは０から１９９までを繰り返しカウントするモジュロ・カウンタである。位相情報θは、Δθに位相カウンタのカウント値Ｃを乗じて得られる値である（θ＝Δθ×Ｃ）。
【００４８】
座標変換部３２は、クロック発生部２２の出力クロック信号ＣＬＫ３の各パルスに応答して、商用交流電源５から供給される三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗをサンプリングし、サンプリングした三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗを、位相情報θを基準として回転座標上のベクトルＶＥに変換する。座標変換部３２の機能は、電圧検出器１１、Ａ／Ｄ変換器１４、ＣＰＵ２３、およびメモリ１８によって実現される。メモリ１８には、正弦波のデータテーブルが格納されている。
【００４９】
すなわち、座標変換部３２は、クロック発生部２２の出力クロック信号ＣＬＫ３の各パルスに応答して、商用交流電源５から供給される三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗをサンプリングし、サンプリングした三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗをＡ／Ｄ変換する。また、座標変換部３２は、位相カウンタのカウント値Ｃを用いて、正弦波のデータテーブルから次式（１）〜（６）で表わされるｓｉｎ値およびｃｏｓ値を読み出す。
【００５０】
ｓｉｎＵ＝ｓｉｎ（２πＣ／Ｃ０）            …（１）
ｓｉｎＶ＝ｓｉｎ（２πＣ／Ｃ０−２π／３）  …（２）
ｓｉｎＷ＝ｓｉｎ（２πＣ／Ｃ０＋２π／３）  …（３）
ｃｏｓＵ＝ｃｏｓ（２πＣ／Ｃ０）            …（４）
ｃｏｓＶ＝ｃｏｓ（２πＣ／Ｃ０−２π／３）  …（５）
ｃｏｓＷ＝ｃｏｓ（２πＣ／Ｃ０＋２π／３）  …（６）
ここで、Ｃ０は１サイクル当たりの割込数であり、たとえば２００である。また、２πＣ／Ｃ０は、位相情報θである。
【００５１】
次に、座標変換部３２は、上記データ信号ＤＩｕ，ＤＩｖ，ＤＩｗおよび次式（７）に基づいて、三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗを回転座標上のベクトルＶＥに変換する。
【００５２】
【数１】
0006871480.tif 000002
【００５３】
三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗの周波数ｆｖと位相カウンタの周波数ｆｃが等しく、かつ三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗの位相が位相情報θよりもｄθだけ進んでいる場合、次式（８）〜（１０）が成立する。
【００５４】
ＶＩｕ＝ＶＩ１・ｓｉｎ（２πｆｖ＋ｄθ）            …（８）
ＶＩｖ＝ＶＩ１・ｓｉｎ（２πｆｖ−２π／３＋ｄθ）  …（９）
ＶＩｗ＝ＶＩ１・ｓｉｎ（２πｆｖ＋２π／３＋ｄθ）  …（１０）
この場合、ベクトルＶＥのｄ軸成分ＶＩｄおよびｑ軸成分ＶＩｑは、次式（１１）（１２）で表わされる。
【００５５】
ＶＩｄ＝（３／２）1/2ＶＩ１・ｃｏｓ（ｄθ）  …（１１）
ＶＩｑ＝（３／２）1/2ＶＩ１・ｓｉｎ（ｄθ）  …（１２）
図６は、回転座標上のベクトルＶＥを示す図である。図６において、回転座標はｄ軸およびｑ軸を有する。ベクトルＶＥは、原点を基端とする矢印で示される。ベクトルＶＥの長さは（３／２）1/2ＶＩ１であり、ベクトルＶＥとｄ軸の位相差はｄθである。三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗと位相情報θとの位相差ｄθは、ベクトルＶＥとｄ軸の位相差ｄθに等しくなっている。ベクトルＶＥのｄ軸成分ＶＩｄおよびｑ軸成分ＶＩｑは、演算部３３および判別部３４に与えられる。
【００５６】
演算部３３は、ベクトルＶＥのｄ軸成分ＶＩｄおよびｑ軸成分ＶＩｑに基づいて、ベクトルＶＥと回転座標のｄ軸（基準軸）との間の位相差ｄθを求める。演算部３３は、次式（１３）に基づいて、位相差ｄθを求める。
【００５７】
ｄθ＝ｓｉｎ-1｛ＶＩｑ／（ＶＩｄ２＋ＶＩｑ２）1/2｝  …（１３）
判別部３４は、ベクトルＶＥのｄ軸成分ＶＩｄおよびｑ軸成分ＶＩｑに基づいて、ベクトルが回転座標の第１副象限Ｑ１〜第８副象限Ｑ８のうちのいずれの副象限Ｑに位置しているかを判別する。
【００５８】
図７は、回転座標に設定された第１副象限Ｑ１〜第８副象限Ｑ８を示す図である。図７において、回転座標のうちの０〜π／２の領域が第Ｉ象限とされ、π／２〜πの領域が第ＩＩ象限とされ、０〜（−π／２）の領域が第ＩＩＩ象限とされ、（−π／２）〜（−π）の領域が第ＩＶ象限とされている。
【００５９】
また、第Ｉ象限は左回り方向に第１副象限Ｑ１、第２副象限Ｑ２、および第３副象限Ｑ３に等分割され、第ＩＩ象限は第４副象限Ｑ４とされ、第ＩＩＩ象限は第５副象限Ｑ５とされ、第ＩＶ象限は左回り方向に第６副象限Ｑ６、第７副象限Ｑ７、および第８副象限Ｑ８に等分割されている。
【００６０】
換言すると、回転座標のうちの０〜π／６の領域が第１副象限Ｑ１とされ、π／６〜π／３の領域が第２副象限Ｑ２とされ、π／３〜π／２の領域が第３副象限Ｑ３とされ、π／２〜πの領域が第４副象限Ｑ４とされている。また、０〜（−π／６）の領域が第８副象限Ｑ８とされ、（−π／６）〜（−π／３）の領域が第７副象限Ｑ７とされ、（−π／３）〜（−π／２）の領域が第６副象限Ｑ６とされ、（−π／２）〜（−π）の領域が第５副象限Ｑ５とされている。
【００６１】
たとえば、判別部３４は、ベクトルＶＥのｄ軸成分ＶＩｄおよびｑ軸成分ＶＩｑの比および各々の極性に基づいて、ベクトルＶＥが第１副象限Ｑ１〜第８副象限Ｑ８のうちのいずれの副象限Ｑに位置しているかを判別する。
【００６２】
たとえば、ＶＩｄおよびＶＩｑの比が１．０であり、ＶＩｄおよびＶＩｑの極性がともに正である場合、ベクトルＶＥは第２副象限Ｑ２に存在する。また、ＶＩｄおよびＶＩｑの比が−１．０であり、ＶＩｄおよびＶＩｑの極性がそれぞれ正および負である場合、ベクトルＶＥは第７副象限Ｑ７に存在する。
【００６３】
位相補正部３５は、判別部３４の判別結果に基づいて、演算部３３によって求められた位相差ｄθを補正して位相差ｄθＡを生成する。ここで、位相差θを補正する理由について説明する。図８には、第Ｉ象限にあるベクトルＶＥ１と、第ＩＩ象限にあるベクトルＶＥ２が示されている。ベクトルＶＥ１とｄ軸との間の位相差をｄθ１とし、ベクトルＶＥ２とｄ軸との間の位相差をｄθ２とする。ｄθ１は０〜π／２であり、ｄθ２はπ／２〜πである。
【００６４】
ここで、演算部３３が上式（１３）に基づいてベクトルＶＥ１，ＶＥ２の位相差ｄθを求めると、第Ｉ象限のベクトルＶＥ１の位相差ｄθ１は正しく求められるが、第ＩＩ象限のベクトルＶＥ２の位相差ｄθ２は正しく求められず、ベクトルＶＥ２の位相差は（π−ｄθ２）として求められる。したがって、第ＩＩ象限においてベクトルＶＥの位相差ｄθを徐々に増大させると、演算部３３によるｄθの演算値が徐々に減少し、ベクトルＶＥの位相差ｄθをπにすると、演算部３３によるｄθの演算値は０度となる。
【００６５】
同期制御回路３０では、ベクトルＶＥの位相差ｄθが０度になるようにレートマルチ２０に対する分周指令値ｎが制御されるので、ｄθを補正しないとｄθ＝０の場合だけでなくｄθ＝πの場合にも、同期制御動作がロックしてしまう。そこで、位相補正部３５は、判別部３４によってベクトルＶＥが第ＩＩ象限にあると判別された場合には、演算部３３によって求められた位相差ｄθを正の制限値ＰＬＭ（たとえば、π／２）に補正する。
【００６６】
同様に、第ＩＶ象限のベクトルＶＥの位相差ｄθは正しく求められるが、第ＩＩＩ象限のベクトルＶＥの位相差ｄθは正しく求められず、（−π−ｄθ）として求められる。したがって、第ＩＩＩ象限においてベクトルＶＥの位相差ｄθを負側に徐々に増大させると、演算部３３によるｄθの演算値が正側に徐々に増大し、ベクトルＶＥの位相差ｄθを−πにすると、演算部３３によるｄθの演算値は０度となる。
【００６７】
同期制御回路３０では、ベクトルＶＥの位相差ｄθが０度になるようにレートマルチ２０に対する分周指令値ｎが制御されるので、ｄθを補正しないとｄθ＝０の場合だけでなくｄθ＝−πの場合にも、同期制御動作がロックしてしまう。そこで、位相補正部３５は、判別部３４によってベクトルＶＥが第ＩＩＩ象限にあると判別された場合には、演算部３３によって求められた位相差ｄθを負の制限値ＮＬＭ（たとえば、−π／２）に補正する。
【００６８】
また、図９に示すように、ベクトルＶＥが第ＩＩ象限にある場合、ベクトルＶＥがｄ軸を基準として位相差ｄθ１だけ進んでいるのか、位相差ｄθ２だけ遅れているのか分からない。ベクトルＶＥが進み位相であるか遅れ位相であるかを誤って検出すると、後段の制御部３６がベクトルＶＥと位相情報θとの位相差ｄθを拡大させてしまう。
【００６９】
そこで、本実施の形態では、今回のパルス（割込要求信号）に応答して生成されたベクトルＶＥｎが位置している副象限Ｑｎと、前回のパルス（割込要求信号）に応答して生成されたベクトルＶＥｐが位置している副象限Ｑｐとを比較し、比較結果に基づいて今回のベクトルＶＥｎが進み位相か遅れ位相かを判別し、判別結果に基づいて位相差θを補正する。
【００７０】
また、本実施の形態では、ベクトルＶＥが進み位相か遅れ位相かを迅速に判別するため、第Ｉ象限を第１副象限Ｑ１〜第３副象限Ｑ３に分割し、第ＩＶ象限を第６副象限Ｑ６〜第８副象限Ｑ８に分割している。
【００７１】
さらに、本実施の形態では、ベクトルＶＥの位相差ｄθを迅速に０に収束させるために、位相差ｄθの大きさが所定値（たとえばπ／２）以下になった場合には、今回のベクトルＶＥｎの位相差ｄθから前回のベクトルＶＥｐの位相差ｄθｐを減算することにより、補正後の位相差ｄθＡを生成する（ｄθＡ＝ｄθ−ｄθｐ）。これにより、位相差ｄθの極性が逆転されるとともに位相差ｄθの大きさが減少されることとなる。
【００７２】
図１０は位相補正部３５の動作の一部分を示すフローチャートであり、図１１は位相補正部３５の動作の他の部分を示すフローチャートである。図１０のステップＳＴ１において、位相補正部３５は、今回のパルス（割込要求信号）に応答して生成されたベクトルＶＥｎが位置している副象限Ｑｎを判別部３４から読み込む。
【００７３】
ステップＳＴ２において位相補正部３５は、メモリ１８に記憶している位相差フラグＰＦが「Ｈ」レベルであるか否かを判別する。前回のパルス（割込要求信号）に応答して生成されたベクトルＶＥｐが進み位相であった場合、位相差フラグＰＦは「Ｈ」レベルにされている（Ｆｐ＝Ｈ）。前回のベクトルＶＥｐが遅れ位相であった場合、位相差フラグＰＦは「Ｌ」レベルにされている（Ｆｐ＝Ｌ）。
【００７４】
ステップＳＴ２において位相差フラグＦｐが「Ｈ」レベルである場合、ステップＳＴ３において位相補正部３５は、今回のベクトルＶＥｎが位置している副象限Ｑｎと、メモリ１８に記憶している、前回のベクトルＶＥｐが位置している副象限Ｑｐとが、図１２の条件[１]を満たしているか否かを判別する。
【００７５】
条件[１]を満たす場合は３つある。第１の場合は、今回のベクトルＶＥｎが第６副象限Ｑ６に位置し、前回のベクトルＶＥｐが第７副象限Ｑ７、第８副象限Ｑ８、第１副象限Ｑ１、第２副象限Ｑ２、または第３副象限Ｑ３に位置している場合である。第２の場合は、今回のベクトルＶＥｎが第７副象限Ｑ７に位置し、前回のベクトルＶＥｐが第８副象限Ｑ８、第１副象限Ｑ１、第２副象限Ｑ２、または第３副象限Ｑ３に位置している場合である。第３の場合は、今回のベクトルＶＥｎが第８副象限Ｑ８に位置し、前回のベクトルＶＥｐが第１副象限Ｑ１、第２副象限Ｑ２、または第３副象限Ｑ３に位置している場合である。
【００７６】
すなわち、条件[１]を満たす場合は、今回のベクトルＶＥｎが副象限Ｑ６〜Ｑ８のうちのいずれかの副象限Ｑｎに位置し、前回のベクトルＶＥｐが副象限Ｑ７，Ｑ８，Ｑ１〜Ｑ３のうちの、副象限Ｑｎよりも左回り側の副象限Ｑｐに位置している場合である。
【００７７】
ステップＳＴ３において条件[１]が満たされていると判別した場合には位相補正部３５は、ベクトルＶＥが右回りに回転した、すなわち今回のベクトルＶＥｎは位相遅れであると判別し、ステップＳＴ４において位相差フラグＦｐを「Ｌ」レベルにセットし、ステップＳＴ５において今回の位相差ｄθをそのまま補正後の位相差ｄθＡとし（ｄθＡ＝ｄθ）、ステップＳＴ１９に進む。
【００７８】
ステップＳＴ３において条件[１]が満たされていないと判別した場合には位相補正部３５は、今回のベクトルＶＥｎは位相進みであると判別し、ステップＳＴ６において条件[２]が満たされているか否かを判別する。条件[２]が満たされている場合は、今回のベクトルＶＥｎが副象限Ｑ１〜Ｑ３，Ｑ６〜Ｑ８のうちのいずれかの副象限Ｑｎに位置している場合である。換言すると、条件[２]が満たされている場合は、今回のベクトルＶＥｎが第Ｉ象限または第ＩＶ象限に位置している場合である。
【００７９】
ステップＳＴ６において条件[２]が満たされていると判別した場合、ステップＳＴ７において位相補正部３５は、条件[３]が満たされているか否かを判別する。条件[３]が満たされている場合は、今回のベクトルＶＥｎが副象限Ｑ１〜Ｑ３のうちのいずれかの副象限Ｑｎに位置している場合である。換言すると、条件[３]が満たされている場合は、今回のベクトルＶＥｎが第Ｉ象限に位置している場合であり、位相差ｄθの大きさが所定値（π／２）よりも小さくなっている場合である。
【００８０】
ステップＳＴ７において条件[３]が満たされていると判別した場合には位相補正部３５は、今回のベクトルＶＥｎの位相差ｄθは０度に近くなって来ていると判別し、ステップＳＴ８において今回のベクトルＶＥｎの位相差ｄθと前回のベクトルＶＥｐの位相差ｄθｐとの差（ｄθ−ｄθｐ）を補正後の位相差ｄθＡとし（ｄθＡ＝ｄθ−ｄθｐ）、ステップＳＴ１９に進む。これにより、今回のベクトルＶＥｎの位相差ｄθと逆極性で小さな位相差ｄθＡが生成され、位相差ｄθＡが０度に迅速に収束される。
【００８１】
ステップＳＴ７において条件[３]が満たされていないと判別した場合、ステップＳＴ９において位相補正部３５は、今回のベクトルＶＥｎの位相差ｄθをそのまま補正後の位相差ｄθＡとし（ｄθＡ＝ｄθ）、ステップＳＴ１９に進む。
【００８２】
ステップＳＴ６において条件[２]が満たされていないと判別した場合には位相補正部３５は、今回のベクトルＶＥｎは第４副象限Ｑ４（すなわち第ＩＩ象限）に位置していると判別し、ステップＳＴ１０において今回のベクトルＶＥｎの位相差ｄθを正の制限値ＰＬＭに補正し（ｄθＡ＝ＰＬＭ）、ステップＳＴ１９に進む。
【００８３】
ステップＳＴ２において位相差フラグＦｐが「Ｈ」レベルでない場合、図１１のステップＳＴ１１において位相補正部３５は、今回のベクトルＶＥｎが位置している副象限Ｑｎと、メモリ１８に記憶している、前回のベクトルＶＥｐが位置している副象限Ｑｐとが、図１３の条件[４]を満たしているか否かを判別する。
【００８４】
条件[４]を満たす場合は３つある。第１の場合は、今回のベクトルＶＥｎが第３副象限Ｑ３に位置し、前回のベクトルＶＥｐが第２副象限Ｑ２、第１副象限Ｑ１、第８副象限Ｑ８、第７副象限Ｑ７、または第６副象限Ｑ６に位置している場合である。第２の場合は、今回のベクトルＶＥｎが第２副象限Ｑ２に位置し、前回のベクトルＶＥｐが第１副象限Ｑ１、第８副象限Ｑ８、第７副象限Ｑ７、または第６副象限Ｑ６に位置している場合である。第３の場合は、今回のベクトルＶＥｎが第１副象限Ｑ１に位置し、前回のベクトルＶＥｐが第８副象限Ｑ８、第７副象限Ｑ７、または第６副象限Ｑ６に位置している場合である。
【００８５】
すなわち、条件[４]を満たす場合は、今回のベクトルＶＥｎが副象限Ｑ１〜Ｑ３のうちのいずれかの副象限Ｑｎに位置し、前回のベクトルＶＥｐが副象限Ｑ６〜Ｑ８，Ｑ１，Ｑ２のうちの、副象限Ｑｎよりも右回り側の副象限Ｑｐに位置している場合である。
【００８６】
ステップＳＴ１１において条件[４]が満たされていると判別した場合には位相補正部３５は、ベクトルＶＥが左回りに回転した、すなわち今回のベクトルＶＥｎは位相進みであると判別し、ステップＳＴ１２において位相差フラグＦｐを「Ｈ」レベルにセットし、ステップＳＳＴ１３において今回の位相差ｄθをそのまま補正後の位相差ｄθＡとし（ｄθＡ＝ｄθ）、ステップＳＴ１９に進む。
【００８７】
ステップＳＴ１１において条件[４]が満たされていないと判別した場合、今回のベクトルＶＥｎは位相遅れであると判別し、ステップＳＴ１４において位相補正部３５は、条件[５]が満たされているか否かを判別する。条件[５]が満たされている場合は、今回のベクトルＶＥｎが副象限Ｑ１〜Ｑ３，Ｑ６〜Ｑ８のうちのいずれかの副象限Ｑｎに位置している場合である。換言すると、条件[５]が満たされている場合は、今回のベクトルＶＥｎが第Ｉ象限または第ＩＶ象限に位置している場合である。
【００８８】
ステップＳＴ１４において条件[５]が満たされていると判別した場合、ステップＳＴ１４において位相補正部３５は、条件[６]が満たされているか否かを判別する。条件[６]が満たされている場合は、今回のベクトルＶＥｎが副象限Ｑ６〜Ｑ８のうちのいずれかの副象限Ｑｎに位置している場合である。換言すると、条件[３]が満たされている場合は、今回のベクトルＶＥｎが第ＩＶ象限に位置している場合であり、位相差ｄθの大きさが所定値（π／２）よりも小さくなっている場合である。
【００８９】
ステップＳＴ１５において条件[６]が満たされていると判別した場合、今回のベクトルＶＥｎの位相差ｄθは０度に近くなって来ていると判別し、ステップＳＴ１６において位相補正部３５は、今回のベクトルＶＥｎの位相差ｄθと前回のベクトルＶＥｐの位相差ｄθｐとの差（ｄθ−ｄθｐ）を補正後の位相差ｄθＡとし（ｄθＡ＝ｄθ−ｄθｐ）、ステップＳＴ１９に進む。これにより、今回のベクトルＶＥｎの位相差ｄθと逆極性で小さな位相差ｄθＡが生成され、位相差ｄθＡが０度に迅速に収束される。
【００９０】
ステップＳＴ１５において条件[６]が満たされていないと判別した場合、ステップＳＴ１７において位相補正部３５は、今回のベクトルＶＥｎの位相差ｄθをそのまま補正後の位相差ｄθＡとし（ｄθＡ＝ｄθ）、ステップＳＴ１９に進む。
【００９１】
ステップＳＴ１４において条件[５]が満たされていないと判別した場合、今回のベクトルＶＥｎは第５副象限Ｑ５（すなわち第ＩＩＩ象限）に位置していると判別し、ステップＳＴ１８において位相補正部３５は、今回のベクトルＶＥｎの位相差ｄθを負の制限値ＮＬＭに補正し（ｄθＡ＝ＮＬＭ）、ステップＳＴ１９に進む。
【００９２】
ステップＳＴ１９において位相補正部３５は、今回のベクトルＶＥｎが位置している副象限Ｑｎを前回のベクトルＶＥｐが位置している副象限Ｑｐとしてメモリ１８に記憶するとともに、今回のベクトルＶＥｎの位相差ｄθを前回のベクトルＶＥｐの位相差ｄθｐとしてメモリ１８に記憶する。これにより、１つの割込要求信号に対応する位相補正処理が終了する。
【００９３】
図５に戻って、制御部３６は、補正後の位相差ｄθＡが０度になるように、分周指令値ｎを生成してレートマルチ２０の分周比を制御し、クロック発生部２２の出力クロック信号ＣＬＫ３の周波数ｆｃを制御する。
【００９４】
すなわち、制御部３６は、次式（１４）に従って、補正後の位相差ｄθＡにＰＩ（Proportional  Integral）演算を行なう。
【００９５】
Ｕ（Ｓ）＝Ｋｐ（１＋Ｋｉ／Ｓ）×ｄθＡ  …（１４）
ここで、Ｕ（Ｓ）は操作量であり、Ｋｐは比例ゲインであり、Ｋｉは積分ゲインであり、Ｓはラプラス演算子である。
【００９６】
制御部３６は、操作量Ｕ（Ｓ）に基づいて分周指令値ｎを生成する。つまり、制御部３６は、位相差ｄθＡに比例した値と、位相差ｄθＡの積分値に比例した値との和が０になるように、分周指令値ｎを制御する。
【００９７】
位相差ｄθＡが進み位相である場合には、分周指令値ｎが正の方向に調整されてレートマルチ２０の出力クロック信号ＣＬＫ２の周波数ｆｂが増大し（図３）、カウンタ２１の出力クロック信号ＣＬＫ３の周波数ｆｃが増大する。これにより、割込周期が短くなり、プログラムの位相カウンタが速くカウントアップされるようになり、定常的には位相情報θの位相と商用交流電源５から供給される三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗの位相が一致する。
【００９８】
逆に、位相差ｄθＡが遅れ位相である場合には、分周指令値ｎが負の方向に調整されてレートマルチ２０の出力クロック信号ＣＬＫ２の周波数ｆｂが減少し（図３）、カウンタ２１の出力クロック信号ＣＬＫ３の周波数ｆｃが減少する。これにより、割込周期が長くなり、プログラムの位相カウンタが遅くカウントアップされるようになり、定常的には位相情報θの位相と商用交流電源５から供給される三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗの位相が一致する。
【００９９】
図１４は、図５〜図１３に示した同期制御回路３０の動作を示すフローチャートである。図１４のステップＳＴ２１において座標変換部３２は、商用交流電源５から供給される三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗをデジタル信号に変換する。ステップＳＴ２２において位相発生部３１は、位相カウンタのカウント値Ｃをインクリメントし、位相情報θ＝２πＣ／Ｃ０を生成する。
【０１００】
ステップＳＴ２３において座標変換部３２は、位相情報θを用いて正弦波のデータテーブルから数式（１）〜（６）で示したｓｉｎ値およびｃｏｓ値を読み込む。ステップＳＴ２４において座標変換部３２は、デジタル信号に変換された三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗを数式（７）に基づいてｄｑ変換し、ｄ軸成分ＶＩｄおよびｑ軸成分ＶＩｑを求める。これにより、三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗは、回転座標上のベクトルＶＥに変換される。
【０１０１】
ステップＳＴ２５において演算部３３は、数式（１３）に基づいて、ベクトルＶＥとｄ軸との間の位相差ｄθを求める。ステップＳＴ２６において判別部３４は、ベクトルＶＥが副象限Ｑ１〜Ｑ８のうちのいずれの副象限に位置しているかを判別する。ステップＳ２７において位相補正部３５は、ステップＳＴ１〜ＳＴ１９（図１０および図１１）を実行し、ベクトルＶＥの位相差ｄθを補正して位相差ｄθＡを生成する。
【０１０２】
ステップＳＴ２８において制御部３６は、補正後の位相差ｄθＡにＰＩ演算を施して操作量Ｕ（Ｓ）を求め、分周指令値ｎを生成してレートマルチ２０に与える。ステップＳＴ２１〜ＳＴ２８は、クロック発生部２２の出力クロック信号ＣＬＫ３の各パルス（割込要求信号）に応答して実行される。
【０１０３】
図１５は、制御装置４のうちの高速スイッチ１および双方向コンバータ３の制御に関連する部分の構成を示すブロック図である。図１５において、制御装置４は、停電検出器４０および制御部４１を含む。停電検出器４０は、電圧検出器１１、Ａ／Ｄ変換器１４、およびＣＰＵ２３（図２）によって構成されている。制御部４１は、電圧検出器１２，１３、Ａ／Ｄ変換器１５，１６、およびＣＰＵ２３（図２）によって構成されている。
【０１０４】
停電検出器４０は、商用交流電源５から供給される三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗに基づいて、商用交流電源５の停電が発生したか否かを検出し、検出結果を示す信号φ４０を出力する。商用交流電源５の健全時には信号φ４０は「Ｈ」レベルにされ、商用交流電源５の停電時には信号φ４０は「Ｌ」レベルにされる。
【０１０５】
停電検出信号φ４０が「Ｈ」レベルである場合には、制御部４１は、制御信号ＣＮＴ（図２）を「Ｈ」レベルにして高速スイッチ１をオンさせるとともに、位相情報θおよびバッテリ電圧ＶＢに基づき、三相電圧指令値ＶＣｕ，ＶＣｖ，ＶＣｗを生成してＰＷＭ回路２４（図２）に与える。ＰＷＭ回路２４は、三相電圧指令値ＶＣｕ，ＶＣｖ，ＶＣｗに従って双方向コンバータ３をＰＷＭ制御する。
【０１０６】
バッテリ電圧ＶＢが参照電圧ＶＢｒよりも低い場合には、位相情報θよりも位相が遅れた三相電圧指令値ＶＣｕ，ＶＣｖ，ＶＣｗが生成される。これにより、商用交流電源５から高速スイッチ１、変圧器２、および双方向コンバータ３を介してバッテリ７に電力が流れ、バッテリ７が充電される。
【０１０７】
バッテリ電圧ＶＢが参照電圧ＶＢｒよりも高い場合には、位相情報θよりも位相が進んだ三相電圧指令値ＶＣｕ，ＶＣｖ，ＶＣｗが生成される。これにより、バッテリ７から双方向コンバータ３および変圧器２を介して負荷６に電力が流れ、バッテリ７が放電される。
【０１０８】
バッテリ電圧ＶＢが参照電圧ＶＢｒに等しい場合には、位相情報θに応じた位相の三相電圧指令値ＶＣｕ，ＶＣｖ，ＶＣｗが生成され、双方向コンバータ３が待機状態にされる。
【０１０９】
商用交流電源５の停電が発生して信号φ４０が「Ｈ」レベルから「Ｌ」レベルに立ち下げられると、制御部４１は、制御信号ＣＮＴを「Ｌ」レベルにして高速スイッチ１をオフさせるとともに、停電直前の位相の三相電圧指令値ＶＣｕ，ＶＣｖ，ＶＣｗを生成し続ける。
【０１１０】
商用交流電源５が復旧されて信号φ４０が「Ｌ」レベルから「Ｈ」レベルに立ち上げられると、制御部４１は、新たな位相情報θと双方向コンバータ３によって生成される三相交流電圧ＶＯｕ，ＶＯｖ，ＶＯｗとが同位相になるように、三相電圧指令値ＶＣｕ，ＶＣｖ，ＶＣｗを生成する。
【０１１１】
新たな位相情報θと三相交流電圧ＶＯｕ，ＶＯｖ，ＶＯｗとが同位相になったとき、制御部４１は、制御信号ＣＮＴを「Ｈ」レベルにして高速スイッチ１をオンする。このとき、双方向コンバータ３によって生成される三相交流電圧ＶＯｕ，ＶＯｖ，ＶＯｗと、商用交流電源５から供給される三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗとが同位相になっているので、負荷６への電力供給源を双方向コンバータ３から商用交流電源５にスムーズに切り換えることができる。
【０１１２】
以上のように、この実施の形態では、ベクトルＶＥと回転座標のｄ軸との間の位相差ｄθを求め、位相差ｄθの大きさが所定値（たとえばπ／２）よりも大きい場合には位相差ｄθをそのまま位相差ｄθＡとし、位相差ｄθの大きさが所定値よりも小さい場合には位相差ｄθと逆極性で小さな位相差ｄθＡを生成し、位相差ｄθＡが０度になるようにクロック信号ＣＬＫ３の周波数ｆｃを制御する。したがって、クロック信号ＣＬＫ３の周波数ｆｃが上下に変動することを防止することができ、位相情報θを三相交流電圧ＶＩｕ，ＶＩｖ，ＶＩｗに迅速に同期させることができる。
【０１１３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１１４】
Ｔ１  入力端子、Ｔ２  出力端子、Ｔ３  バッテリ端子、Ｂ１〜Ｂ４  ブレーカ、１  高速スイッチ、２  変圧器、３  双方向コンバータ、４  制御装置、１１〜１３  電圧検出器、１４〜１６  Ａ／Ｄ変換器、１７  データバス、１８  メモリ、１９  発振器、２０  レートマルチ、２１  カウンタ、２２  クロック発生部、２３  ＣＰＵ、２４  ＰＷＭ回路、２５  ドライバ、３０  同期制御回路、３１  位相発生部、３２  座標変換部、３３  演算部、３４  判別部、３５  位相補正部、３６，４１  制御部、４０  停電検出器。
【要約】
同期制御回路（３０）は、商用交流電源（５）から供給される三相交流電圧（ＶＩｕ，ＶＩｖ，ＶＩｗ）を回転座標上のベクトル（ＶＥ）に変換し、ベクトルとｄ軸との間の第１の位相差（ｄθ）を求め、第１の位相差の大きさが所定値よりも大きい場合には第１の位相差をそのまま第２の位相差（ｄθＡ）とし、第１の位相差の大きさが所定値よりも小さい場合には第１の位相差と逆極性の第２の位相差を生成し、第２の位相差が０度になるようにクロック信号（ＣＬＫ３）の周波数（ｆｃ）を制御する。【図１】
0006871480.tif 000003
【図２】
0006871480.tif 000004
【図３】
0006871480.tif 000005
【図４】
0006871480.tif 000006
【図５】
0006871480.tif 000007
【図６】
0006871480.tif 000008
【図７】
0006871480.tif 000009
【図８】
0006871480.tif 000010
【図９】
0006871480.tif 000011
【図１０】
0006871480.tif 000012
【図１１】
0006871480.tif 000013
【図１２】
0006871480.tif 000014
【図１３】
0006871480.tif 000015
【図１４】
0006871480.tif 000016
【図１５】
0006871480.tif 000017