(57)【特許請求の範囲】
【請求項１】
分周信号を生成する分周器を備え、基準信号と前記分周信号との間の位相差に対応した位相誤差信号を積分して生成された第１電圧を出力する位相同期回路と、
前記第１電圧、及び前記第１電圧と前記分周信号の分周数とに基づいて設定される第２電圧に基づいて発振周波数が制御される電圧制御発振器と、
前記電圧制御発振器の前記第１電圧による変調動作において、前記第２電圧により、前記電圧制御発振器の前記第１電圧の周波数特性における変調動作点を移動させ、前記変調動作点における変調感度が目標範囲内の値となるように前記第２電圧を定値に設定し制御する周波数補償制御部と、
を備えたことを特徴とする周波数変調発振源。
【請求項２】
前記周波数補償制御部は、起動時の製品個体毎に、および起動後の温度変動に応じた一定期間毎に、前記電圧制御発振器の前記第１電圧による変調動作において、前記第２電圧により、前記電圧制御発振器の前記第１電圧の周波数特性における変調動作点を移動させ、前記変調動作点における変調感度が目標範囲内の値となるように、前記第２電圧を再設定することを特徴とする請求項１に記載の周波数変調発振源。
【請求項３】
前記基準信号を生成する基準信号生成部と、
分周制御信号を生成する分周器制御部と、
を備え、
前記分周信号は、前記電圧制御発振器の出力信号を前記分周制御信号に基づいて分周出力することで生成され、
前記周波数補償制御部は、
前記分周器から出力され、ＰＬＬロックした前記分周信号に対応する前記第１電圧を検出する変調制御電圧検出部と、
前記変調制御電圧検出部によって検出された前記第１電圧、及び前記分周器制御部で設定される分周数に基づいて前記第２電圧を算出する周波数補償電圧算出部と、
前記周波数補償電圧算出部の算出値に基づく第２電圧を発生させて前記電圧制御発振器に入力する周波数補償電圧発生部と、
を備えたことを特徴とする請求項１又は２に記載の周波数変調発振源。
【請求項４】
前記分周制御信号は時間に対して分周数が変化する信号であり、前記分周器は前記分周制御信号に基づいて、時間に対して前記電圧制御発振器からの出力信号を可変分周した信号を出力することを特徴とする請求項３に記載の周波数変調発振源。
【請求項５】
前記周波数補償電圧算出部は、前記変調制御電圧検出部によって検出された前記第１電圧、及び前記分周数に基づいて前記変調感度を算出し、前記変調感度が目標範囲内の値となる前記第２電圧を求めることを特徴とする請求項３に記載の周波数変調発振源。
【請求項６】
前記周波数補償電圧算出部は、前記変調制御電圧検出部によって検出された前記第１電圧が、所望の前記変調感度を得るために定められた目標範囲内の値となる前記第２電圧を求めることを特徴とする請求項３に記載の周波数変調発振源。
【請求項７】
周囲温度を検出する温度検出器と、
前記温度検出器が検出した温度データと前記第２電圧との関係が記される第１のテーブルと、
前記温度検出器が検出した温度データと前記第１電圧との関係が記される第２のテーブルと、
を備え、
前記周波数補償制御部は、求めた前記第２電圧を前記第１のテーブルに記憶し、検出された前記第１電圧を前記第２のテーブルに記憶することを特徴とする請求項６に記載の周波数変調発振源。
【請求項８】
前記周波数補償制御部は、前記第１電圧を検出する際に前記電圧制御発振器に入力する前記第２電圧の初期値を、前記第１のテーブルを参照して設定することを特徴とする請求項７に記載の周波数変調発振源。
【請求項９】
前記周波数補償制御部は、
前記電圧制御発振器の出力信号と前記基準信号とに基づいて、前記電圧制御発振器の発振周波数を検出する周波数検出部と、
前記電圧制御発振器に入力するための第３の定値電圧を発生させる第１の電圧発生部と、
前記電圧制御発振器に入力される第１電圧を切り替えて、前記第３の定値電圧を前記電圧制御発振器に入力する電圧切替部と、
前記周波数検出部によって検出された発振周波数、及び前記第３の定値電圧に基づいて前記第１電圧を算出すると共に、算出した前記第１電圧を前記電圧制御発振器に入力した条件下で、前記周波数検出部によって検出された前記発振周波数が目標範囲内の値となる前記第２電圧を算出する周波数補償電圧及び変調制御電圧算出部と、
前記周波数補償電圧及び変調制御電圧算出部によって算出された前記第２電圧に基づく前記第２電圧を発生させて前記電圧制御発振器に入力する第２の周波数補償電圧発生部と、
を備えたことを特徴とする請求項１に記載の周波数変調発振源。
【請求項１０】
前記周波数補償電圧及び変調制御電圧算出部は、前記周波数検出部によって検出された発振周波数、及び設定した前記第３の定値電圧に基づいて前記変調感度を算出し、前記変調感度が目標範囲内の値となる前記第１電圧を求めることを特徴とする請求項９に記載の周波数変調発振源。
【請求項１１】
前記基準信号を生成する基準信号生成部と、
分周制御信号を生成する分周器制御部と、
を備え、
前記分周信号は、前記電圧制御発振器の出力信号を前記分周制御信号に基づいて可変分周することで生成され、
前記位相同期回路は、
前記分周信号と前記基準信号との位相差に対応した前記位相誤差信号を生成する位相周波数比較部と、
前記位相誤差信号を駆動電流に変換するチャージポンプと、
前記チャージポンプから供給される駆動電流を積分するループフィルタと、
を備えたことを特徴とする請求項１から１０の何れか１項に記載の周波数変調発振源。
【請求項１２】
前記周波数補償制御部は、前記チャージポンプの新たな駆動電流レベルを設定し、設定した前記駆動電流レベルに基づいて前記第１電圧又は前記変調感度の目標範囲を再設定することを特徴とする請求項１１に記載の周波数変調発振源。
【請求項１３】
請求項２、３、５、６、７、８、９、１０又は１２に記載の周波数変調発振源における調整又は補償は、実運用時における通常変調動作を行う期間とは異なる期間に行われることを特徴とする請求項２、３、５、６、７、８、９、１０又は１２に記載の周波数変調発振源。
【請求項１４】
前記基準信号を生成する基準信号生成部を備え、
前記位相同期回路は、
前記基準信号生成部から入力される基準信号を、時間に対して設定された周波数変調を行い、ダイレクトデジタルシンセサイザ基準信号を生成するダイレクトデジタルシンセサイザと、
前記分周信号と前記ダイレクトデジタルシンセサイザ基準信号との位相差に対応した位相誤差信号を生成する位相周波数比較部と、
前記位相誤差信号を駆動電流に変換するチャージポンプと、
前記チャージポンプから供給される駆動電流を積分するループフィルタと、
を備えたことを特徴とする請求項１又は２に記載の周波数変調発振源。
【請求項１５】
前記基準信号を生成する基準信号生成を備え、
前記位相同期回路は、
前記分周器から出力される前記分周信号に対し、時間に対して設定された周波数変調を行い、ダイレクトデジタルシンセサイザ分周信号を生成するダイレクトデジタルシンセサイザと、
前記基準信号と前記ダイレクトデジタルシンセサイザ分周信号との位相差に対応した位相誤差信号を生成する位相周波数比較部と、
前記位相誤差信号を駆動電流に変換するチャージポンプと、
前記チャージポンプから供給される駆動電流を積分するループフィルタと、
を備えたことを特徴とする請求項１又は２に記載の周波数変調発振源。
【請求項１６】
請求項１から１５の何れか１項に記載の周波数変調発振源と、
前記周波数変調発振源により生成される周波数変調信号に基づいて生成した送信信号を空間に向けて送信する送信アンテナと、
前記送信アンテナから送信された前記送信信号が対象物により反射された信号を受信する受信アンテナと、
前記受信アンテナが受信した信号を増幅した信号と前記周波数変調信号との乗算を行った信号を生成するミキサ回路と、
を備えたことを特徴とするレーダ装置。
【請求項１７】
分周信号を生成する分周器と、基準信号と前記分周信号との間の位相差に対応した位相誤差信号を積分して生成した第１電圧、及び前記第１電圧と前記分周信号の分周数とに基づいて設定される第２電圧に基づいて発振周波数が制御される電圧制御発振器と、を備えた周波数変調発振源に適用される周波数変調発振源の制御方法であって、
前記第２電圧を前記電圧制御発振器に印加する第１ステップと、
前記第２電圧が印加され位相同期回路が設定された周波数でロックしたときの前記第１電圧を検出する第２ステップと、
印加された前記第２電圧及び検出された前記第１電圧に基づいて前記第１電圧と前記第２電圧との間の関係を表す近似曲線を作成する第３ステップと、
前記第３ステップで作成した前記近似曲線に基づいて、目標となる第１電圧を得るための第２電圧を算出する第４ステップと、
前記第４ステップで算出された前記第２電圧を更新する第５ステップと、
を含むことを特徴とする周波数変調発振源の制御方法。
【請求項１８】
前記第４ステップと前記第５ステップとの間に、前記第４ステップにおける前記第２電圧に基づく第２電圧を前記電圧制御発振器に印加し、位相同期回路を設定された周波数でロックさせ、目標となる前記第１電圧が得られていることを実際に検出して検証するステップを含むことを特徴とする請求項１７に記載の周波数変調発振源の制御方法。
【請求項１９】
前記第１から第５ステップによる制御は、実運用時における通常変調動作を行う期間とは異なる期間に行われることを特徴とする請求項１７又は１８に記載の周波数変調発振源の制御方法。
【請求項２０】
起動時の製品個体毎に、および起動後の温度変動に応じた一定期間毎に、前記電圧制御発振器の前記第１電圧による変調動作において、前記第２電圧により、前記電圧制御発振器の前記第１電圧の周波数特性における変調動作点を移動させ、前記変調動作点における変調感度が目標範囲内の値となるように、前記第２電圧を再設定するステップをさらに含むことを特徴とする請求項１７又は１８に記載の周波数変調発振源の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振器（Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ）を用いて周波数変調波を出力する周波数変調発振源、当該周波数変調発振源を備えたレーダ装置、及び当該周波数変調発振源の制御方法に関する。
【背景技術】
【０００２】
下記特許文献１では、周波数変調発振源に具備される基準信号源が、ループ時定数以下の第１の時間間隔で離散的に掃引される基準信号を、ループ時定数以上の第２の時間間隔で周期的に出力する技術が開示されている。基準信号源が出力する基準信号の離散的で急峻な周波数変化は、位相同期回路（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ：ＰＬＬ）によって平滑化される。これにより、特許文献１では、周波数変調波の周波数範囲において、周波数がほぼ直線的に変化するＶＣＯ出力が得られると記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−７１８９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＶＣＯは、半導体プロセス固有の個体ごとの特性ばらつき（以下、「個体ばらつき」と呼ぶ）によって、発振周波数が変化する。ＶＣＯの発振周波数は、ＶＣＯを使用する環境の温度ドリフトによっても変化する。ＶＣＯにおいては、変調制御電圧ＶＰに対する発振周波数ｆの特性である電圧周波数特性（以下、適宜「ＶＰ−ｆ特性」と呼ぶ）が重要である。ＶＣＯにおいて、直線性の高いＶＰ−ｆ特性を得ることは、同調回路に具備される半導体素子（バラクタ等）の特性制約から、技術的に困難である。このため、同調電圧に対して、ＶＣＯの発振周波数は線形には変化せず、ＶＣＯの変調感度は同調電圧に対して変化してしまう。なお、変調感度とは、同調電圧に対するＶＣＯの出力周波数変化の傾きを意味し、同調電圧は後述する変調制御電圧と同義である。【０００５】
また、ＰＬＬを用いた周波数変調波発振源では、ＰＬＬによって回路的に周波数が基準信号源にロックされる。ＰＬＬからＶＣＯを制御する変調制御電圧は、ＶＣＯのＶＰ−ｆ特性曲線上のＰＬＬロック周波数が得られる変調制御電圧に回路的に収束する。以下、このＶＰ−ｆ特性曲線上の周波数と変調制御電圧とが対応するポイントを「変調動作点」、もしくは、単に「動作点」と呼ぶ。ＶＣＯの動作点におけるロック周波数を得るための変調制御電圧は、前述したような個体ばらつき又は温度ドリフトの差異に起因する発振周波数の変動に応じて変動する。その結果、ロック周波数、すなわち動作点におけるＶＣＯの変調感度は変動する。【０００６】
ＶＣＯ変調感度の変動は、ＰＬＬの位相雑音特性を劣化させる。上記特許文献１には、ＶＣＯ変調感度に関する記載は見当たらず、ＰＬＬで周波数制御する際に、ＶＣＯの電圧周波数特性ばらつき、及び温度ドリフトによって変調感度が変化する。このため、特許文献１では、ＶＣＯ変調感度の変動に起因して位相雑音特性が劣化するという課題が認められる。【０００７】
本発明は、上記に鑑みてなされたものであって、ＶＣＯ変調感度の変動に起因するＰＬＬの位相雑音特性の劣化を抑制することができる周波数変調発振源を得ることを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するため、本発明に係る周波数変調発振源は、分周信号を生成する分周器を備え、基準信号と分周信号との間の位相差に対応した位相誤差信号を積分して生成された第１電圧を出力する位相同期回路と、電圧制御発振器と、周波数補償制御部とを備える。電圧制御発振器は、第１電圧、及び第１電圧と分周信号の分周数とに基づいて設定される第２電圧に基づいて発振周波数が制御される。周波数補償制御部は、電圧制御発振器の第１電圧による変調動作において、第２電圧により、電圧制御発振器の第１電圧の周波数特性における変調動作点を移動させ、変調動作点における変調感度が目標範囲内の値となるように第２電圧を定値に設定し制御する。
【発明の効果】
【０００９】
本発明に係る周波数変調発振源によれば、ＶＣＯのＶＰ−ｆ特性、すなわち変調感度の変動に起因するＰＬＬの位相雑音特性の劣化を抑制することができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る周波数変調発振源の構成を示すブロック図
【図２】実施の形態１における分周信号が生成する信号波形の一例を示す図
【図３】実施の形態１におけるＶＣＯが生成する信号波形の一例を示す図
【図４】実施の形態１に係る処理回路のハードウェア構成の一例を示す図
【図５】個体ばらつき又は温度ドリフトによる動作点の変動を説明するための図
【図６】変調感度の変動によるＰＬＬカットオフ特性及び位相雑音特性の変動を説明するための図
【図７】実施の形態１に係る周波数変調発振源における動作の説明に供するフローチャート
【図８】図７に示されるフローチャートの処理によって変調感度が目標の値に近づく様子を説明する図
【図９】実施の形態２に係る周波数変調発振源の構成を示すブロック図
【図１０】実施の形態２に係る周波数変調発振源における動作の説明に供するフローチャート
【図１１】図９に示されるＶＴテーブルの一例を示す図
【図１２】図９に示されるＶＰテーブルの一例を示す図
【図１３】図１０に示されるフローチャートの処理によって変調制御電圧が目標の値に近づく様子を説明する図
【図１４】実施の形態３に係る周波数変調発振源の構成を示すブロック図
【図１５】実施の形態３に係る周波数変調発振源における動作の説明に供するフローチャート
【図１６】図１５に示されるフローチャートの処理によって変調感度が目標の値に近づく様子を説明する図
【図１７】実施の形態４に係る周波数変調発振源における動作の説明に供するフローチャート
【図１８】実施の形態４におけるＶＴ−ＶＰ近似曲線の作成処理の説明に供する第１の図
【図１９】実施の形態４におけるＶＴ−ＶＰ近似曲線の作成処理の説明に供する第２の図
【図２０】実施の形態４におけるＶＴ−ＶＰ近似曲線の作成処理の説明に供する第３の図
【図２１】実施の形態１から５に係る周波数変調発振源の制御方法を用いたときの実運用時における周波数補償電圧ＶＴの補償運用の説明に供するタイムチャート
【図２２】実施の形態６に係る周波数変調発振源の構成を示すブロック図
【図２３】実施の形態７に係る周波数変調発振源の構成を示すブロック図
【図２４】実施の形態１から実施の形態７で説明した何れかの周波数変調発振源を含むレーダ装置の構成を示すブロック図
【図２５】図２４に示すレーダ装置の変形例を示すブロック図
【発明を実施するための形態】
【００１１】
以下に添付図面を参照し、本発明の実施の形態に係る周波数変調発振源、レーダ装置及び周波数変調発振源の制御方法について詳細に説明する。なお、以下の実施の形態により、本発明が限定されるものではない。
【００１２】
実施の形態１．
図１は、実施の形態１に係る周波数変調発振源の構成を示すブロック図である。図２は、実施の形態１における分周信号が生成する信号波形の一例を示す図である。図３は、実施の形態１におけるＶＣＯが生成する信号波形の一例を示す図である。
【００１３】
実施の形態１に係る周波数変調発振源１００は、図１に示されるように、基準信号生成部１、位相周波数比較部（Ｐｈａｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｄｅｔｅｃｔｏｒ：ＰＦＤ）２、チャージポンプ（Ｃｈａｒｇｅ  Ｐｕｍｐ：ＣＰ）３、ループフィルタ（Ｌｏｏｐ  Ｆｉｌｔｅｒ：ＬＦ）４、ＶＣＯ５、分周器制御部６、分周器７、分周数設定部１０及び周波数補償制御部３０を有する。
【００１４】
図２には、分周数設定部１０の設定信号に基づいて分周器制御部６によって制御された分周器７が生成する分周信号波形の一例が示されている。分周器７は、図２に示されるように、周波数ｆが第１の時間間隔Ｔ１で離散的にｆ０／Ｎ±Δｆ／Ｎ（但し、ｆ０は、ＶＣＯ５が出力する信号の「中心周波数」、Δｆは「周波数掃引幅」、Ｎは「分周数」を表す）の範囲において掃引される可変分周信号６８を第２の時間間隔Ｔ２で周期的に生成する。ここで、第１の時間間隔Ｔ１と第２の時間間隔Ｔ２との間には、Ｔ１＜Ｔ２の関係がある。また、第１の時間間隔Ｔ１は、ＰＬＬのループ時定数τ以下に設定され、第２の時間間隔Ｔ２は、ループ時定数τ以上に設定される。また、分周信号の中心周波数ｆ０／Ｎは、ＰＬＬにより、基準信号生成部１から出力される基準信号周波数に一致する。
【００１５】
基準信号生成部１は、基準信号６１を生成する。位相周波数比較部２は、基準信号生成部１から出力される基準信号６１と分周器７から出力される可変分周信号６８との比較を行う。位相周波数比較部２は、基準信号６１と可変分周信号６８との位相差に対応した位相誤差信号６２を出力する。位相誤差信号６２は、比較結果に対応する。位相誤差信号６２は、基準信号６１と可変分周信号６８との間の周波数差、位相差を検出した信号である。位相周波数比較部２からの位相誤差信号６２は、チャージポンプ３に入力される。
【００１６】
チャージポンプ３は、位相誤差信号６２に基づき、ループフィルタ４を動作させる駆動電流６３を生成してループフィルタ４に入力する。チャージポンプ３が電流駆動型である場合、チャージポンプ３が出力する駆動電流６３は、一般的に「チャージポンプ電流」と呼ばれる。ループフィルタ４は、チャージポンプ３から供給される駆動電流６３の電荷を積分する。ループフィルタ４は、駆動電流６３から出力されるリプルを含んだ直流信号を平均化し、交流成分の少ない直流信号に変換するためのローパスフィルタである。ループフィルタ４は、一般的に、抵抗とキャパシタとで構成される受動型の回路と、オペアンプ等を組合せた能動型の回路とを含む。また、ループフィルタ４は、ＰＬＬの制御を安定に行なうための伝達特性を決定する役割を果たす。ループフィルタ４の出力は、変調制御電圧ＶＰとして、ＶＣＯ５に入力される。
【００１７】
ＶＣＯ５には、変調用端子５０と、周波数補償用端子５２とが設けられている。変調用端子５０には、第１電圧である変調制御電圧ＶＰが入力される。周波数補償用端子５２には、第２電圧である周波数補償電圧ＶＴが入力される。ＶＣＯ５の発振周波数は、変調制御電圧ＶＰと、周波数補償電圧ＶＴとに基づいて、独立に各々の電圧で周波数を制御することができる。
【００１８】
位相周波数比較部２、チャージポンプ３、ループフィルタ４、及び分周器７は、ＰＬＬ１６を構成する。ＶＣＯ５の発振周波数は、ループフィルタ４から出力される変調制御電圧ＶＰと、後述する周波数補償制御部３０から出力される周波数補償電圧ＶＴとに基づいて制御される。周波数補償電圧ＶＴが所定値に定められた条件では、基準信号生成部１から出力される基準信号６１に同期し、分周器制御部６によって制御される分周数で時間的に周波数が変化する周波数変調（Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｅｄ：ＦＭ）信号６５がＶＣＯ５から出力される。
【００１９】
分周数設定部１０は、分周器制御部６と、周波数補償制御部３０とに対して、周波数もしくは周波数に相当する分周数の設定信号を出力する。分周器制御部６及び周波数補償制御部３０は、この設定信号に基づき、後述する分周制御及び周波数算出を行う。分周数設定部１０から出力される周波数の設定値は、ＰＬＬ動作パラメータの設定信号（シリアル信号）の１つであり、ここでは周波数（分周）設定のみが意味を持つため、便宜的に分周数設定部と呼んでいる。他のＰＬＬ動作パラメータとしては、製品動作時におけるチャープ開始周波数、位相、基準時刻からの遅延時間、チャープ信号の形状（傾き、変調幅）、時間の刻み、周波数の刻み、チャープ数などの変調パラメータが含まれ、また、ＰＬＬ動作に関わる周波数補償電圧ＶＴ、後述するチャージポンプ電流Ｉｃｐ等の設定信号も含まれる。
【００２０】
分周器制御部６は、分周数設定部１０の設定信号に基づいて、分周器７における分周数Ｎを制御する分周制御信号６７を生成する。分周器７には、ＶＣＯ５が生成したＦＭ信号６５の帰還信号６６が入力される。分周器７は、入力された帰還信号６６を、分周制御信号６７に設定された時間と分周数Ｎとに基づいて分周動作し、ＦＭ信号６５の周波数ｆをＮで除算した信号、換言すれば１／Ｎ倍した分周信号６８を生成して位相周波数比較部２に出力する。なお、分周制御信号６７は、図２に示す分周信号６８、及び図３に後述するＶＣＯ５から出力される信号波形に対して、時間的に逆転した関係となる。また、図１では、ＦＭ信号６５と同一の信号である帰還信号６６が分周器７に入力されているが、ＦＭ信号６５を固定分周した後の信号が分周器７に入力されてもよい。
【００２１】
図３には、ＰＬＬ制御によってＶＣＯ５から出力される信号波形の一例が示されている。ＶＣＯ５は、図３に示されるように、周波数ｆが、ｆ０±Δｆの範囲内において直線的に変化するＦＭ信号６５を生成する。なお、ＦＭ信号６５の周期は、分周信号６８における谷と谷（もしくは山と山）の間隔である第２の時間間隔Ｔ２に一致する。なお、図３においては、ＦＭ信号の一例として三角波（周波数ｆが時間に対して一定の傾きで直線的に変化する事例）を示しているが、ＰＬＬ制御により、複数の傾きを有するチャープ信号、上りのみ、もしくは下りのみのチャープ信号、あるいは直線的ではなく曲線的（２次以上の多項式、指数関数的、対数関数的）に変化するチャープ信号を生成することも可能である。
【００２２】
実施の形態１に係る周波数変調発振源１００では、個体ばらつき及び温度ドリフトに起因したＰＬＬカットオフ特性の変動による位相雑音変動を抑えるため、図１に示されるように、周波数補償制御部３０が追加されている。実施の形態１において、周波数補償制御部３０は「制御部」を構成する。
【００２３】
周波数補償制御部３０は、変調制御電圧ＶＰ、及び設定した分周数Ｎに基づいて算出された周波数補償電圧ＶＴを発生させて周波数補償用端子５２に入力することで、ＶＰ−ｆ特性曲線上におけるＶＣＯ５の動作点を移動させる制御を行う。具体的に、周波数補償制御部３０は、変調制御電圧検出部３２、周波数補償電圧算出部３３及び周波数補償電圧発生部３４を備える。変調制御電圧検出部３２は、ループフィルタ４がＶＣＯ５の変調用端子５０に出力する変調制御電圧ＶＰをモニタする。周波数補償電圧算出部３３は、変調制御電圧検出部３２の検出値、及び分周制御信号６７により設定される分周数Ｎに基づいて周波数補償電圧ＶＴを算出する。周波数補償電圧発生部３４は、周波数補償電圧算出部３３が算出した算出値に基づく周波数補償電圧ＶＴを発生させてＶＣＯ５の周波数補償用端子５２に出力する。実施の形態１において、変調制御電圧検出部３２は「電圧検出部」を構成し、周波数補償電圧算出部３３は「算出部」を構成し、周波数補償電圧発生部３４は「電圧発生部」を構成する。
【００２４】
実施の形態１における周波数補償制御部３０の機能の全部又は一部は、例えば、図４に示したハードウェア構成の処理回路２００として実現される。図４は、実施の形態１に係る処理回路２００のハードウェア構成の一例を示す図である。処理回路２００は、演算を行うプロセッサ２０１、プロセッサ２０１によって読みとられるプログラム及びデータが記憶されるメモリ２０２、及び信号の入出力を行うインタフェース２０３を含む構成とすることができる。
【００２５】
周波数補償制御部３０が図４に示したハードウェア構成の処理回路２００として実現される場合には、周波数補償制御部３０は、例えば、図４に示すプロセッサ２０１がメモリ２０２に記憶されたプログラムを実行することにより実現される。なお、ＰＬＬ１６を制御する図示しないプロセッサと連携して、周波数補償制御部３０の機能を実現してもよい。また、周波数補償制御部３０の機能のうちの一部を電子回路として実装し、他の部分をプロセッサ２０１及びメモリ２０２を用いて実現してもよい。
【００２６】
インタフェース２０３には、アナログ信号をディジタル信号に変換するＡＤ変換器と、ディジタル信号をアナログ信号に変換するＤＡ変換器とが含まれる。
【００２７】
プロセッサ２０１は、演算装置、マイクロプロセッサ、マイクロコンピュータ、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、又はＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）といった演算手段であってもよい。また、メモリ２０２として、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、ＥＥＰＲＯＭ（登録商標）（Ｅｌｅｃｔｒｉｃａｌｌｙ  ＥＰＲＯＭ）といった不揮発性又は揮発性の半導体メモリを例示することができる。
【００２８】
プロセッサ２０１は、インタフェース２０３を介して必要な情報を授受し、メモリ２０２に格納されたプログラムをプロセッサ２０１が実行し、メモリ２０２に格納されたテーブルをプロセッサ２０１が参照することにより、上述した処理を行うことができる。プロセッサ２０１による演算結果は、メモリ２０２に記憶することができる。
【００２９】
次に、上記で説明した、個体ばらつき又は温度ドリフトに起因する位相雑音特性の劣化について、図５及び図６を参照して説明する。図５は、個体ばらつき又は温度ドリフトによる動作点の変動を説明するための図である。図６は、変調感度Ｋｖの変動によるＰＬＬのカットオフ特性及び位相雑音特性の変動を説明するための図である。なお、以下の説明では、変調感度Ｋｖの値を「Ｋｖ値」と呼ぶ。
【００３０】
上述したように、直線性の高いＶＰ−ｆ特性、すなわち変調制御電圧対する発振周波数の特性を有するＶＣＯを得ることは、コスト的にも技術的にも困難である。このため、ＶＣＯにおける通常のＶＰ−ｆ特性は、図５に示すような湾曲した特性となる。図５には、周波数補償電圧ＶＴが一定値、もしくは同調電圧端子がＶＰのみの場合の、常温時のＶＰ−ｆ特性（ｆｄ１）が実線で示され、高温時のＶＰ−ｆ特性（ｆｄ２）が一点鎖線で示され、低温時のＶＰ−ｆ特性（ｆｄ３）が破線で示されている。このように、ＶＣＯのＶＰ−ｆ特性は温度ドリフトによって変動する。また、図５に示されるＶＰ−ｆ特性の差異は、個体ばらつきによっても現れる。すなわち、個体ばらつきによって、ＶＣＯのＶＰ−ｆ特性は、図５のｆｄ１、ｆｄ２、又はｆｄ３で示される曲線のように主として、縦軸の周波数絶対値が変動する。
【００３１】
ＰＬＬを用いた周波数変調源では、ＰＬＬの位相条件（以下、「位相余裕」と呼ぶ）を満たす限りは、回路的に発振周波数ｆ０がロックする。ループ位相余裕を満足する範囲では、Ｋｖの変動が許容される。このため、ＰＬＬが動作可能なＫｖの変動範囲内では個体ばらつき又は温度ドリフトによって、ＶＰ−ｆ特性上の動作点は図５に示すように変動する。例えば、ＶＣＯのＶＰ−ｆ特性がｆｄ１である場合、発振周波数ｆ０を出力するときの動作点はＰｄ１であり、ＶＣＯのＶＰ−ｆ特性がｆｄ２である場合、発振周波数ｆ０を出力するときの動作点はＰｄ２であり、ＶＣＯのＶＰ−ｆ特性がｆｄ３である場合、発振周波数ｆ０を出力するときの動作点はＰｄ３である。
【００３２】
図５において、縦軸の左側には、設定分周数に従って変化するＶＣＯ出力が破線で示されている。設定分周数は、分周数設定部１０によって設定され、分周器制御部６によって制御され、分周器７によって出力される分周数である。ＶＣＯ出力周波数が破線のように変動するとき、ＰＬＬによって分周制御される変調制御電圧は、それぞれのＶＰ−ｆ特性曲線に沿って、動作点Ｐｄ１，Ｐｄ２，Ｐｄ３に対応して、図示の太線のように横軸を変化する。太線の傾きは、変調感度Ｋｖを表している。図５の例の場合、変調感度Ｋｖは、動作点Ｐｄ２のときが最も小さく、動作点Ｐｄ３のときが最も大きくなる。このように、ＰＬＬによって制御されるＶＣＯ出力の動作点の変動に従って、変調感度Ｋｖも変動する。
【００３３】
上記のように、ＶＣＯにおける個体ばらつき、又はＶＣＯを使用する環境の温度ドリフトは、ＶＣＯの変調感度Ｋｖを変動させる。ＰＬＬのループ遮断特性（「カットオフ特性」とも言う）はカットオフ周波数で与えられる。以下、カットオフ周波数を「ｆｃ」で表す。カットオフ周波数ｆｃは、ＶＣＯ５の動作点における変調感度Ｋｖの平方根、ループフィルタの伝達特性、及びチャージポンプ電流の積に比例する。このため、変調感度Ｋｖの変動は、ＰＬＬにおけるカットオフ周波数ｆｃの変動を招く。ＰＬＬのカットオフ特性が変動すると、位相雑音特性が劣化する。従って、変調感度Ｋｖの変動は、位相雑音特性の劣化に影響を与える。なお、図２、図３においてＰＬＬによる周波数掃引時の第１、第２の時間間隔について前述したＰＬＬの時定数τは、ｆｃの逆数である。
【００３４】
図６の横軸は座標原点を中心周波数ｆ０としたときのオフキャリア周波数を表し、縦軸は位相雑音を表している。また、図６において、曲線Ｌ１はカットオフ周波数ｆｃがｆｃ０のときのＰＬＬカットオフ特性であり、曲線Ｌ２はカットオフ周波数がｆｃ１のときのＰＬＬカットオフ特性であり、曲線Ｌ３はカットオフ周波数がｆｃ２のときのＰＬＬカットオフ特性である。
【００３５】
ＰＬＬカットオフ特性において、カットオフ周波数ｆｃより低域側はＰＬＬの負帰還領域（以下、「ループ帯域内」と呼ぶ）であり、負帰還ループで抑制されるＶＣＯの自走位相雑音によって位相雑音レベルが決まる。また、カットオフ周波数ｆｃより高域側は、ＰＬＬのフィルタ領域（以下、「ループ帯域外」と呼ぶ）であり、ループフィルタ４の雑音特性が影響する。ＰＬＬの位相雑音は、ループ帯域内の雑音とループ帯域外の雑音との総和によって決まる。このため、カットオフ周波数ｆｃの設計中心は、両者のレベルを考慮して設定される。ＶＣＯ５の動作点（すなわち変調感度Ｋｖ）、ループフィルタの回路定数、及びチャージポンプ電流は、上記のカットオフ周波数ｆｃを得るために、所定の設計値が選ばれる。
【００３６】
設計中心の変調感度Ｋｖに対応するカットオフ周波数ｆｃ＝ｆｃ０に対して、変調感度Ｋｖが設計中心の値に対して小さい場合、カットオフ周波数ｆｃは低域側のｆｃ１にシフトし、ループ帯域内の位相雑音、及びループ帯域外の位相雑音であるフィルタ雑音が大きくなる。図６において、ｆｃ１よりも左側にあるハッチングで示される部分がループ帯域内の位相雑音であり、ｆｃ１よりも右側にあるハッチングで示される部分がループ帯域外の位相雑音である。一方、変調感度Ｋｖが設計中心の値に対して大きい場合は、カットオフ周波数ｆｃは高域側のｆｃ２にシフトし、ループ帯域外の位相雑音が増加する。また、変調感度Ｋｖの変動によりＰＬＬの位相余裕が不足した場合には、ＰＬＬがアンロック（ＵＮＬＯＣＫ）となり、周波数が制御不可能となる。この場合、図６の曲線Ｌ４に示されるように、位相雑音特性が大幅に劣化し、多数のスプリアスが発生する。
【００３７】
次に、実施の形態１に係る周波数変調発振源１００において、位相雑音特性の劣化を抑制するための動作の要部について説明する。図７は、実施の形態１に係る周波数変調発振源１００における動作の説明に供するフローチャートである。なお、後述する実施の形態２〜４も含め、本実施の形態におけるフローチャートは、全て位相雑音特性の劣化を抑制するために実施する調整又は補償工程（以下、適宜「調整」と呼ぶ）を示しており、この工程で周波数補償電圧ＶＴ、チャージポンプ電流の調整、及び最適化制御を行い、調整完了後は通常のＰＬＬによる変調動作に移行する。通常の変調動作においては、その動作周期内で、周波数補償電圧ＶＴ及びチャージポンプ電流は、調整及び最適化された固定値で運用される。なお、周囲温度変動等が発生した場合は、再び調整工程が実施される（詳細は後述する）。
【００３８】
図７において、周波数補償電圧発生部３４は、周波数補償電圧ＶＴを発生させて、ＶＣＯ５の周波数補償用端子５２に印加する（ステップＳ１０１）。なお、ステップＳ１０１で設定される周波数補償電圧ＶＴは、周波数補償電圧ＶＴの初期値である。初期値は、ＶＣＯ５の特性を考慮して、予め決められた中心値等が設定される。この設定値は、メモリ等に記憶されたものを読み出してもよい。
【００３９】
ＶＣＯ５の発振周波数が通常のＰＬＬ動作時における変調周波数の中心付近となるように、分周数設定部１０及び分周器制御部６によって設定される（ステップＳ１０２）。例えば、分周数設定部１０及び分周制御部６によって分周数Ｎが設定されると、ＰＬＬにより、ＶＣＯ５の発振周波数ｆは基準信号６１に同期し、基準信号周波数のＮ倍の周波数にロックする。ＰＬＬ１６が動作し、ＰＬＬ１６の変調周波数がロックした状態において（ステップＳ１０３）、変調制御電圧検出部３２によって、ＰＬＬ１６における変調制御電圧ＶＰが検出される（ステップＳ１０４）。次いで、周波数補償制御部３０は、分周数Ｎで設定される既知の発振周波数ｆ、及び検出されたＶＰ値に基づいて、Ｋｖ値を算出する（ステップＳ１０５）。
【００４０】
ステップＳ１０２からステップＳ１０４の処理では、通常のＰＬＬ動作時における変調周波数の中心付近の周波数ｆ１，ｆ２の２点について、それぞれに対応するＶＰ値が検出される。すなわち、ＶＰ１は、動作周波数ｆ１のときに検出されたＶＰ値であり、ＶＰ２は、動作周波数ｆ２のときに検出されたＶＰ値である。動作周波数ｆ１，ｆ２は、分周数設定部１０及び分周器制御部６が分周器７に付与する分周数Ｎによって設定される。
【００４１】
ステップＳ１０５において、周波数補償制御部３０は、以下の（１）式を用いてＫｖ値を算出する。
【００４２】
Ｋｖ＝（ｆ２−ｆ１）／（ＶＰ２−ＶＰ１）    …（１）
【００４３】
周波数補償制御部３０は、ステップＳ１０５で算出されたＫｖ値が目標範囲内の値であるか否かを判定する（ステップＳ１０６）。算出されたＫｖ値が目標範囲内の値ではない場合（ステップＳ１０６，Ｎｏ）、ステップＳ１０７に進む。ステップＳ１０７では、ステップＳ１０５で算出されたＫｖ値が目標範囲の下限値より小さいか否かが判定される。Ｋｖ値が目標範囲の下限値より小さい場合（ステップＳ１０７，Ｙｅｓ）、周波数補償制御部３０は、周波数補償電圧ＶＴの値を更新し、更新後の周波数補償電圧ＶＴで再設定する（以下、更新及び再設定を合わせて「再設定」と呼ぶ）。周波数補償電圧ＶＴの再設定は、前回算出した周波数補償電圧ＶＴの値を増加させることで行われる（ステップＳ１０８）。また、ステップＳ１０５で算出されたＫｖ値が目標範囲の下限値以上である場合（ステップＳ１０７，Ｎｏ）、ステップＳ１０９に進む。なお、ステップＳ１０６において、既にＫｖ値が目標範囲内の値ではないと判定されているので、ステップＳ１０７における“Ｎｏ”の判定は、ステップＳ１０５で算出されたＫｖ値が目標範囲の上限値より大きいことを意味する。このため、ステップＳ１０９における周波数補償電圧ＶＴの再設定は、前回算出した周波数補償電圧ＶＴの値を減少させることで行われる。
【００４４】
なお、ステップＳ１０７では、ステップＳ１０５で算出されたＫｖ値が目標範囲の下限値より小さいか否かを判定しているが、算出されたＫｖ値が目標範囲の上限値より大きいか否を判定してもよい。この場合、算出されたＫｖ値が目標範囲の上限値より大きい場合、周波数補償制御部３０は、周波数補償電圧ＶＴを再設定する。周波数補償電圧ＶＴの再設定は、前回算出した周波数補償電圧ＶＴの値を減少させることで行われる。また、算出されたＫｖ値が目標範囲の上限値以下の場合、周波数補償制御部３０は、前回算出した周波数補償電圧ＶＴの値を増加させることで算出した新たな周波数補償電圧ＶＴを再設定する。
【００４５】
周波数補償制御部３０は、再設定された周波数補償電圧ＶＴが設定限界値であるか否かを判定する（ステップＳ１１０）。当該周波数補償電圧ＶＴが設定限界値である場合（ステップＳ１１０，Ｙｅｓ）、故障と判定して処理を終える（ステップＳ１１２）。一方、周波数補償電圧ＶＴが設定限界値でない場合（ステップＳ１１０，Ｎｏ）、再設定された周波数補償電圧ＶＴは、周波数補償電圧発生部３４に与えられる。周波数補償電圧発生部３４は、指示された周波数補償電圧ＶＴを発生させて、ＶＣＯ５の周波数補償用端子５２に印加する（ステップＳ１１１）。ステップＳ１１１の処理後は、ステップＳ１０２に戻る。以降、ステップＳ１０２からの処理が繰り返される。
【００４６】
ステップＳ１０６に戻り、算出されたＫｖ値が目標範囲内の値である場合（ステップＳ１０６，Ｙｅｓ）、通常動作に移行して処理を終える（ステップＳ１１３）。通常動作は、分周数設定部１０によって設定され、分周器制御部６によって制御された分周数に基づいて、ＰＬＬ１６により変調波を生成する動作である。通常動作では、最終的に調整された周波数補償電圧ＶＴにより、最適なＫｖ値が得られる動作点において、ＶＣＯ５がＦＭ信号６５を出力する。
【００４７】
図７に示されるフローチャートの処理については、更に図８を参照して説明する。図８は、図７に示されるフローチャートの処理によって、変調感度Ｋｖが目標の値に近づく様子を説明する図である。
【００４８】
図８の上段部において、縦軸には、分周数設定部１０によって設定され、分周器制御部６によって制御された分周数に基づいて、ＰＬＬ１６によって設定される周波数ｆ１，ｆ２が示され、横軸には、周波数ｆ１，ｆ２のそれぞれにおいて変調制御電圧検出部３２によって検出されるＶＰ値（ＶＰ１（１），ＶＰ２（１））が示されている。
【００４９】
通常動作時における変調周波数の中心周波数ｆ０付近に設定される周波数ｆ１，ｆ２は、ＰＬＬ１６によってロックされる。ＶＰ−ｆ特性を表す曲線Ｋ１において、Ｐ１（１）は、周波数ｆ１を出力する動作点であり、Ｐ２（１）は、周波数ｆ２を出力する動作点である。周波数ｆ１，ｆ２としては、中心周波数ｆ０付近の値が選ばれる。周波数ｆ１は、中心周波数ｆ０よりも小さく、周波数ｆ２は、中心周波数ｆ０よりも大きい。
【００５０】
Ｋｖ値は、上記（１）式によって算出されるが、目標範囲内のＫｖ値が得られない場合、新たなＶＴ値が再設定される。新たなＶＴ値によって、新たなＫｖ値が算出される様子は、図８の下段部に示されている。
【００５１】
図８の下段部において、ＶＣＯ５の動作点は、新たなＶＴ値に対応する曲線Ｋ２に移動する。従って、周波数ｆ１については、曲線Ｋ２上のＰ１（２）が新たな動作点となり、周波数ｆ２については、曲線Ｋ２上のＰ２（２）が新たな動作点となる。また、新たな動作点において、Ｋｖ値が算出される。ＶＴ値の再設定による動作点の変更と、Ｋｖ値の再計算は、新たに算出されたＫｖ値が、目標範囲内の値となるまで繰り返される。算出されたＫｖ値が、目標範囲内の値になると、ＶＴ値の探索処理は終了する。最後に設定されたＶＴ値は、通常動作時において、ＶＣＯ５に付与されるＰＬＬの変調中心周波数ｆ０のＶＴ値となる。また、最後に算出されたＫｖ値は、通常動作時において、ＶＣＯ５の動作点を決めるＫｖ値となる。
【００５２】
以上説明したように、実施の形態１に係る周波数変調発振源によれば、基準信号と分周信号との間の位相差に対応した位相誤差信号を積分して生成した変調制御電圧、並びに、変調制御電圧及び分周数に基づいて設定される周波数補償電圧に基づいてＶＣＯの発振周波数が制御される。そして、周波数補償電圧により、ＶＣＯの電圧周波数特性における変調動作点を移動させ、変調動作点における変調感度が目標範囲内の値となるように周波数補償電圧が制御される。これにより、個体ばらつき及び温度ドリフトに起因するＶＣＯの変調感度の変動を抑制して、ＰＬＬのカットオフ特性変動を抑制することができる。ＰＬＬのカットオフ特性を抑制できるので、ＰＬＬの位相雑音特性の劣化を抑制することが可能となる。
【００５３】
また、実施の形態１に係る周波数変調発振源によれば、ＰＬＬのカットオフ特性変動を抑制できるので、ＰＬＬの設計における位相余裕に関して、十分な動作マージンを得ることができる。これにより、ＰＬＬの動作周波数のロックが不意に外れるといった事象が起こるリスクを低減することができる。従って、実施の形態１に係る周波数変調発振源をレーダ装置に適用して構成すれば、意図しない送信周波数出力による電波法規の逸脱、及びレーダ送受信不良のリスクを低減することが可能となる。
【００５４】
実施の形態２．
図９は、実施の形態２に係る周波数変調発振源１００Ａの構成を示すブロック図である。図９に示される周波数変調発振源１００Ａでは、図１に示す実施の形態１に係る周波数変調発振源１００の構成において、周波数補償電圧テーブル（以下、「ＶＴテーブル」と呼ぶ）４０、変調制御電圧テーブル（以下、「ＶＰテーブル」と呼ぶ）４２及び温度検出器４５が追加されている。その他の構成については、実施の形態１の構成と同一又は同等であり、同一又は同等の構成部には同一の符号が付されて示されている。
【００５５】
次に、実施の形態２に係る周波数変調発振源１００Ａの要部の動作について、図９から図１２の図面を参照して説明する。図１０は、実施の形態２に係る周波数変調発振源１００Ａにおける動作の説明に供するフローチャートである。図１１は、図９に示されるＶＴテーブル４０の一例を示す図である。図１２は、図９に示されるＶＰテーブル４２の一例を示す図である。なお、図１０に示されるフローチャートにおいて、図７に示されるフローチャートと同一又は同等の処理については、同一のステップ番号を付している。
【００５６】
ＶＴテーブル４０及びＶＰテーブル４２は、周波数補償制御部３０で算出された結果を参照又は記憶するテーブルである。実施の形態２において、ＶＴテーブル４０は「第１のテーブル」を構成し、ＶＰテーブル４２は「第２のテーブル」を構成する。ＶＴテーブル４０及びＶＰテーブル４２は、図４に示されるメモリ２０２を用いて実現することができる。温度検出器４５は、周囲温度を検出する検出器である。温度検出器４５の検出値は、周波数補償制御部３０が当該温度にて周波数補償電圧ＶＴ及び変調制御電圧ＶＰを各テーブルから読み出す際、並びにＶＴテーブル４０を算出し、ＶＴテーブル４０をメモリ２０２に記憶する際などに使用される。なお、ＶＴテーブル４０及びＶＰテーブル４２の詳細、及び周波数補償制御部３０がＶＴテーブル４０及びＶＰテーブル４２を利用する場合の動作の詳細については、後述する。
【００５７】
ＶＴテーブル４０は、図１１に示されるように、温度データ（Ｔ１，……Ｔ０，……Ｔ２）と、周波数補償電圧データ（ＶＴ１，……ＶＴ０，……ＶＴ２）との対応関係が記されているテーブルである。また、ＶＰテーブル４２は、図１２に示されるように、温度データ（Ｔ１，……Ｔ０，……Ｔ２）と、変調制御電圧データ（ＶＰ１，……ＶＰ０，……ＶＰ２）との対応関係が記されているテーブルである。
【００５８】
実施の形態２において、目標範囲のＫｖ値に対応するＶＰ値の目標範囲は、図１２に示されるようなＶＰテーブル４２を参照することにより得ることができる。
【００５９】
図１０において、まず、温度検出器４５によって、周囲温度が検出される（ステップＳ２０１）。周波数補償制御部３０は、ＶＴテーブル４０を参照し、検出された周囲温度に対応する周波数補償電圧ＶＴを読み出す（ステップＳ２０２）。
【００６０】
読み出された周波数補償電圧ＶＴは、周波数補償電圧発生部３４に与えられる。周波数補償電圧発生部３４は、指示された周波数補償電圧ＶＴを発生させて、ＶＣＯ５の周波数補償用端子５２に印加する（ステップＳ１０１）。なお、図１０において、ステップＳ１０１からステップＳ１０４の処理は図７と同一の処理であり、ここでの説明は割愛する。
【００６１】
周波数補償制御部３０は、ステップＳ１０４で検出されたＶＰ値が目標範囲内の値であるか否かを判定する（ステップＳ２０３）。検出されたＶＰ値が目標範囲内の値ではない場合（ステップＳ２０３，Ｎｏ）、ステップＳ２０４に進む。ステップＳ２０４では、ステップＳ１０４で検出されたＶＰ値が目標範囲の上限値より大きいか否かが判定される。ＶＰ値が目標範囲の上限値より大きい場合（ステップＳ２０４，Ｙｅｓ）、周波数補償制御部３０は、周波数補償電圧ＶＴを再設定する。周波数補償電圧ＶＴの再設定は、前回算出した周波数補償電圧ＶＴの値を増加させることで行われる（ステップＳ２０５）。また、ステップＳ１０４で検出されたＶＰ値が目標範囲の上限値以下である場合（ステップＳ２０４，Ｎｏ）、ステップＳ２０６に進む。なお、ステップＳ２０３において、既にＶＰ値が目標範囲内の値ではないと判定されているので、ステップＳ２０４における“Ｎｏ”の判定は、ステップＳ１０４で検出されたＶＰ値が目標範囲の下限値より小さいことを意味する。このため、ステップＳ２０６における周波数補償電圧ＶＴの再設定は、前回算出した周波数補償電圧ＶＴの値を減少させることで行われる。ステップＳ２０５及びステップＳ２０６の処理が終了すると、ステップＳ１１０に進む。ステップＳ１１０からステップＳ１１２までの処理は、図７と同一の処理であり、ここでの説明は割愛する。
【００６２】
なお、ステップＳ２０４では、ステップＳ１０４で検出されたＶＰ値が目標範囲の上限値より大きいか否かを判定しているが、検出されたＶＰ値が目標範囲の下限値より小さいか否かを判定してもよい。この場合、検出されたＶＰ値が目標範囲の下限値より小さい場合、周波数補償制御部３０は、周波数補償電圧ＶＴを再設定する。周波数補償電圧ＶＴの再設定は、前回算出した周波数補償電圧ＶＴの値を減少させることで行われる。また、検出されたＶＰ値が目標範囲の下限値以上の場合、周波数補償制御部３０は、前回算出した周波数補償電圧ＶＴの値を増加させることで算出した新たな周波数補償電圧ＶＴを再設定する。
【００６３】
なお、実施の形態２において、ＶＰ値の目標範囲は、図５に示されるＶＣＯ５のＶＰ−ｆ特性を把握し、予め初期調整等で求めておく。或いは、実施の形態１で説明したように変調感度Ｋｖ値を求めることにより、ＰＬＬループ特性の設計中心とするＫｖ値から定めておくことでもよい。なお、実際のＶＣＯ特性において、発振周波数の変動は発生するが、バラクタ特性で概ね決まるＶＰ−Ｋｖ特性の関係は、個体ではばらつかず、おおよそ一定であり、温度による変動も大きくないことが分かっている。
【００６４】
図１０に示されるフローチャートの処理については、更に図１３を参照して説明する。図１３は、図１０に示されるフローチャートの処理によって変調制御電圧ＶＰが目標の値に近づく様子を説明する図である。
【００６５】
図１３の上段部において、縦軸には、ＰＬＬ１６によって設定される中心周波数ｆ０が示され、横軸には、検出されるＶＰ値（ＶＰ（１））が示されている。Ｐ０（１）は、ＶＰ−ｆ特性を表す曲線Ｋ１において、中心周波数ｆ０を出力する動作点である。曲線Ｋ１は、周波数補償電圧ＶＴの初期値によって決まる。ＶＰ（１）は、ハッチングで示されるＶＰ値目標範囲には入っていない。このため、新たなＶＴ値が再設定される。新たなＶＴ値が再設定される様子は、図１３の中段部に示されている。
【００６６】
図１３の中段部において、ＶＣＯ５の動作点は、新たなＶＴ値に対応する曲線Ｋ３上に移動する。中心周波数ｆ０は、ＰＬＬ１６によってロックされる。従って、曲線Ｋ３上のＰ０（２）が新たな動作点となる。Ｐ０（２）におけるＶＰ値（ＶＰ（２））は、Ｐ０（１）におけるＶＰ値（ＶＰ（１））よりもＶＰ値目標範囲に近づいているが、ＶＰ値目標範囲を飛び越してＶＰ値目標範囲の左側に移動している。このため、新たなＶＴ値が再設定される。新たなＶＴ値が再設定される様子は、図１３の下段部に示されている。
【００６７】
図１３の下段部において、ＶＣＯ５の動作点は、新たなＶＴ値に対応する曲線Ｋ４上に移動する。中心周波数ｆ０は、ＰＬＬ１６によってロックされる。この例では、曲線Ｋ４上のＰ０（３）が新たな動作点となる。Ｐ０（３）におけるＶＰ値（ＶＰ（３））は、ＶＰ値目標範囲に入っている。このため、目標範囲内のＶＰ値が得られたので、探索処理は終了する。なお、最後に設定されたＶＴ値は、通常動作時において、ＶＣＯ５に付与されるＰＬＬの変調中心周波数ｆ０のＶＴ値となる。ＰＬＬ１６により変調波を出力する通常動作では、ＶＣＯ５の動作点は、最適なＫｖ値が得られる動作点となる。
【００６８】
また、実施の形態２における図１０のフローチャートを周波数補償電圧ＶＴの調整フローとするとき、この調整フローで算出及び決定した値をＶＴテーブル４０に記憶し、以降の調整時又は運用時における周波数補償電圧ＶＴの監視用として参照してもよい。また、調整フローにおいて、分周数設定部１０によって設定され、分周器制御部６によって制御された分周数Ｎに基づきＰＬＬ１６によって設定される周波数ｆに対し、検出されたＶＰ値をＶＰテーブル４２に記憶し、以降の調整時又は運用時における変調制御電圧ＶＰの参照用としてもよい。さらに、ＶＴテーブル４０及びＶＰテーブル４２は調整結果に対して、所定の幅を与えた上下限値を設定して、運用時に各温度でこの上下限値に入っているかどうかを監視する運用としてもよい。このようにすれば、次回の調整フローにおいて、調整の時間を短縮化できる効果が得られる。
【００６９】
実施の形態２に係る周波数変調発振源によれば、変調制御電圧ＶＰが目標範囲内の値となるように周波数補償電圧ＶＴを制御する。これにより、個体ばらつき及び温度ドリフトに起因するＶＣＯのＫｖ値の変動を抑制して、ＰＬＬのカットオフ特性の変動を抑制することができる。ＰＬＬのカットオフ特性の変動を抑制できるので、ＰＬＬの位相雑音特性の劣化を抑制することが可能となる。
【００７０】
また、実施の形態２に係る周波数変調発振源によれば、ＰＬＬのカットオフ特性の変動を抑制できるので、ＰＬＬの設計における位相余裕に関して、十分な動作マージンを得ることができる。これにより、ＰＬＬの動作周波数のロックが不意に外れるといった事象が起こるリスクを低減することができる。従って、実施の形態１に係る周波数変調発振源をレーダ装置に適用して構成すれば、意図しない送信周波数出力による電波法規の逸脱、及びレーダ送受信不良のリスクを低減することが可能となる。
【００７１】
実施の形態３．
図１４は、実施の形態３に係る周波数変調発振源の構成を示すブロック図である。図１４に示される実施の形態３に係る周波数変調発振源１００Ｂでは、図１に示す実施の形態１に係る周波数変調発振源１００の構成において、周波数補償制御部３０が周波数補償制御部３０Ａに変更されている。図１に示す実施の形態１におけるＰＬＬ１６に信号切替スイッチ８が追加されて、ＰＬＬ１６Ａを構成している。また、周波数検出部３１が追加されている。
【００７２】
ＰＬＬ１６Ａでは、ループフィルタ４とＶＣＯ５との間に信号切替スイッチ８が設けられ、信号切替スイッチ８の出力がＶＣＯ５に入力されるように構成されている。また、周波数補償制御部３０Ａでは、変調制御電圧検出部３２及び周波数補償電圧算出部３３に代えて、周波数補償電圧及び変調制御電圧算出部３５、並びに変調制御電圧発生部３６が追加されている。
【００７３】
また、図１４の構成では、図１と異なり、周波数検出部３１が具備され、周波数検出部３１によって検出された周波数は、周波数補償電圧及び変調制御電圧算出部３５に入力される。このため、図１４において、分周数設定部１０の出力は、周波数補償電圧及び変調制御電圧算出部３５には入力されず、分周期制御部６のみに入力される構成となる。なお、その他の構成については、実施の形態１の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して重複する説明は割愛する。
【００７４】
実施の形態３では、通常動作時に設定する変調制御電圧ＶＰ及び周波数補償電圧ＶＴを決定するために、以下の制御、すなわち調整が行なわれる。
【００７５】
調整時、周波数補償制御部３０Ａは、周波数補償制御部３０Ａが生成した変調制御電圧ＶＰがＶＣＯ５に入力されたときのＶＣＯ５の出力周波数を、周波数検出部３１から読み取る。ＶＣＯ５の出力周波数は、周波数検出部３１によって、基準信号６１及び帰還信号６６から検出される。この繰返しにより、周波数補償制御部３０Ａは、ＶＰ−ｆ特性曲線上における目標Ｋｖ値が得られるＶＣＯ５の動作点を見つけ出し、当該動作点を移動させる制御を行う。また、周波数補償制御部３０Ａは、周波数補償電圧ＶＴを発生させて周波数補償用端子５２に入力し、同様に基準信号６１及び帰還信号６６が入力された周波数検出部３１からＶＣＯ５の出力周波数を検出する。周波数補償電圧ＶＴを変更する制御は、目標周波数が得られるまでの間、繰返して行われる。具体的に、周波数補償制御部３０Ａは、周波数補償電圧及び変調制御電圧算出部３５、周波数補償電圧発生部３４、及び変調制御電圧発生部３６を備える。実施の形態３において、周波数検出部３１は「検出部」を構成し、周波数補償電圧及び変調制御電圧算出部３５は「算出部」を構成し、変調制御電圧発生部３６は「第１の電圧発生部」を構成し、周波数補償電圧発生部３４は「第２の電圧発生部」を構成する。
【００７６】
変調制御電圧発生部３６は、ＶＣＯ５の変調用端子５０に入力する変調制御電圧ＶＰを生成する。ＶＣＯ５の変調用端子５０に入力する変調制御電圧ＶＰは、信号切替スイッチ８を介して入力される。信号切替スイッチ８は、ループフィルタ４から出力される変調制御電圧ＶＰを受け入れる第１端子８ａと、周波数補償制御部３０Ａの変調制御電圧発生部３６から出力される変調制御電圧ＶＰを受け入れる第２端子８ｂとを有している。通常動作時にループフィルタ４から出力される変調制御電圧ＶＰを受け入れる場合、信号切替スイッチ８は第１端子８ａ側に切り替えられ、ＶＣＯ５をＰＬＬ動作させる。一方、調整時に周波数補償制御部３０Ａの変調制御電圧発生部３６から出力される変調制御電圧ＶＰを受け入れる場合、周波数補償制御部３０Ａは、信号切替スイッチ８を第２端子８ｂ側に切り替え、ＰＬＬをＶＣＯ５から切り離し、オープンループでＶＣＯ５を単独動作させる。このように、信号切替スイッチ８は、ループフィルタ４から出力されるＶＣＯ５に入力される第１電圧である変調制御電圧ＶＰを切り替えて、変調制御電圧発生部３６から出力される第３電圧である変調制御電圧ＶＰをＶＣＯ５に入力する「電圧切替部」を構成する。
【００７７】
調整時において、周波数補償電圧及び変調制御電圧算出部３５は、初期値として設定する周波数補償電圧ＶＴ及び変調制御電圧ＶＰをそれぞれ、周波数補償電圧発生部３４及び変調制御電圧発生部３６から出力し、ＶＣＯ５に入力させる。周波数検出部３１は、上記の各入力電圧におけるＶＣＯ５の出力信号、すなわち分周器７に出力する帰還信号６６と、基準信号生成部１が位相周波数比較部２に出力する基準信号６１とに基づいて、ＶＣＯ５の発振周波数を検出する。周波数補償電圧及び変調制御電圧算出部３５は、周波数検出部３１の検出値、すなわち、周波数検出部３１によって検出されたＶＣＯ５の発振周波数及び変調制御電圧発生部３６から出力される変調制御電圧ＶＰに基づいて変調感度Ｋｖを算出する。目標の変調感度Ｋｖが得られない場合、周波数補償電圧及び変調制御電圧算出部３５は、次の変調制御電圧ＶＰを設定し、変調制御電圧発生部３６から出力してＶＣＯ５に入力し、再び、変調感度Ｋｖを算出する。以上の繰り返しにより、目標の変調感度Ｋｖが得られる変調制御電圧ＶＰを算出する。なお、以上の変調制御電圧ＶＰを算出するまでの過程では、周波数補償電圧ＶＴは初期値に保たれる。
【００７８】
変調制御電圧ＶＰを決定した後、変調制御電圧発生部３６からＶＣＯ５に算出された最終的な変調制御電圧ＶＰを入力させた状態で、周波数補償電圧及び変調制御電圧算出部３５は、周波数補償電圧ＶＴを設定し、周波数補償電圧発生部３４から出力してＶＣＯ５に入力し、このときの周波数を周波数検出部３１により検出する。以上の繰り返しにより、目標周波数が得られる周波数補償電圧ＶＴが算出される。なお、ＶＣＯ５の目標周波数は、通常のＰＬＬ動作時、すなわち変調時の中心周波数となるように選ばれる。通常動作時は、上記の調整により決定された周波数補償電圧ＶＴが、周波数補償電圧及び変調制御電圧算出部３５により設定され、周波数補償電圧発生部３４からＶＣＯ５の周波数補償用端子５２に入力される。周波数補償制御部３０Ａは、信号切替スイッチ８を第１端子８ａ側に切り替え、変調制御電圧ＶＰをループフィルタ４からＶＣＯ５に入力させ、ＰＬＬ１６ＡをＰＬＬ動作させる。ＰＬＬ１６Ａは、調整により設定された周波数補償電圧ＶＴにより、出力周波数及び変調感度Ｋｖが目標とする値でＰＬＬ動作する。
【００７９】
次に、実施の形態３に係る周波数変調発振源１００Ｂにおける動作の要部について説明する。図１５は、実施の形態３に係る周波数変調発振源１００Ｂにおける動作の説明に供するフローチャートである。なお、図１５のフローチャートでは、目標のＫｖ値に対応するＶＰ値が予め分かっていない場合を想定している。但し、ＶＣＯ５の特性から経験的に、概略のＶＰ値が分かっている場合には、当該ＶＰ値を初期値として設定してもよい。
【００８０】
図１５において、まず、ＶＣＯ５を発振させるため、周波数補償電圧発生部３４は、周波数補償電圧ＶＴの初期値をＶＣＯ５の周波数補償用端子５２に印加する（ステップＳ３０１）。次に、変調制御電圧発生部３６は、信号切替スイッチ８を介して、変調制御電圧ＶＰをＶＣＯ５の変調用端子５０に印加する（ステップＳ３０２）。周波数検出部３１は、ＶＣＯ５の発振周波数を検出する（ステップＳ３０３）。なお、変調制御電圧ＶＰの印加及び発振周波数の検出は、少なくとも２点で行われる。
【００８１】
周波数補償制御部３０Ａは、ステップＳ３０２で印加された変調制御電圧ＶＰと、ステップＳ３０３で検出された発振周波数ｆに基づいて、Ｋｖ値を算出する（ステップＳ３０４）。
【００８２】
周波数補償制御部３０Ａは、ステップＳ３０４で算出されたＫｖ値が目標範囲内の値であるか否かを判定する（ステップＳ３０５）。算出されたＫｖ値が目標範囲内の値ではない場合（ステップＳ３０５，Ｎｏ）、ステップＳ３０６に進む。ステップＳ３０６では、ステップＳ３０４で算出されたＫｖ値が目標範囲の下限値より小さいか否かが判定される。Ｋｖ値が目標範囲の下限値より小さい場合（ステップＳ３０６，Ｙｅｓ）、周波数補償制御部３０Ａは、変調制御電圧ＶＰの値を更新し、更新後の変調制御電圧ＶＰで再設定する。変調制御電圧ＶＰの再設定は、前回算出した変調制御電圧ＶＰの値を減少させることで行われる（ステップＳ３０７）。また、ステップＳ３０４で算出されたＫｖ値が目標範囲の下限値以上である場合（ステップＳ３０６，Ｎｏ）、ステップＳ３０８に進む。なお、ステップＳ３０５において、既にＫｖ値が目標範囲内の値ではないと判定されているので、ステップＳ３０６における“Ｎｏ”の判定は、ステップＳ３０４で算出されたＫｖ値が目標範囲の上限値より大きいことを意味する。このため、ステップＳ３０８における変調制御電圧ＶＰの再設定は、前回算出した変調制御電圧ＶＰの値を増加させることで行われる。
【００８３】
なお、ステップＳ３０６では、ステップＳ３０４で算出されたＫｖ値が目標範囲の下限値より小さいか否かを判定しているが、算出されたＫｖ値が目標範囲の上限値より大きいか否かを判定してもよい。この場合、算出されたＫｖ値が目標範囲の上限値より大きい場合、周波数補償制御部３０Ａは、変調制御電圧ＶＰを再設定する。変調制御電圧ＶＰの再設定は、前回算出した変調制御電圧ＶＰの値を増加させることで行われる。また、算出されたＫｖ値が目標範囲の上限値以下の場合、周波数補償制御部３０Ａは、前回算出した変調制御電圧ＶＰの値を減少させることで算出した新たな変調制御電圧ＶＰを再設定する。
【００８４】
周波数補償制御部３０Ａは、再設定された変調制御電圧ＶＰが設定限界値であるか否かを判定する（ステップＳ３０９）。当該変調制御電圧ＶＰが設定限界値である場合（ステップＳ３０９，Ｙｅｓ）、故障と判定して処理を終える（ステップＳ３１８）。一方、変調制御電圧ＶＰが設定限界値でない場合（ステップＳ３０９，Ｎｏ）、ステップＳ３０２に戻る。以降、ステップＳ３０２からステップＳ３０９の処理が繰り返される。再設定された変調制御電圧ＶＰは、変調制御電圧発生部３６に与えられる。変調制御電圧発生部３６は、指示された変調制御電圧ＶＰを発生させ、信号切替スイッチ８を介してＶＣＯ５の変調用端子５０に印加する。ステップＳ３０５に戻り、算出されたＫｖ値が目標範囲内の値である場合（ステップＳ３０５，Ｙｅｓ）、ステップＳ３１０に進む。なお、ステップＳ３０２からステップＳ３０９までの処理は、Ｋｖ値による変調制御電圧ＶＰの調整工程（決定工程）である。
【００８５】
ステップＳ３１０では、目標範囲内のＫｖ値を与える変調制御電圧ＶＰが決定される。変調制御電圧発生部３６は、変調制御電圧ＶＰの決定値を信号切替スイッチ８を介してＶＣＯ５の変調用端子５０に印加する。なお、ここで印加される変調制御電圧ＶＰは、ステップＳ３０２で印加される変調制御電圧ＶＰとは異なり、中心１点の値である。変調制御電圧ＶＰが印加されると、ステップＳ３１１に進む。
【００８６】
ステップＳ３１１において、ステップＳ３０５で決定された変調制御電圧ＶＰがＶＣＯ５の変調用端子５０に印加されているという条件の下、周波数補償電圧発生部３４は、周波数補償電圧ＶＴをＶＣＯ５の周波数補償用端子５２に印加する。次に、周波数検出部３１は、ＶＣＯ５の発振周波数を検出する（ステップＳ３１２）。
【００８７】
周波数補償制御部３０Ａは、ステップＳ３１２で検出された周波数が目標範囲内の値であるか否かを判定する（ステップＳ３１３）。検出された周波数が目標範囲内の値ではない場合（ステップＳ３１３，Ｎｏ）、ステップＳ３１４に進む。ステップＳ３１４では、ステップＳ３１２で検出された周波数が目標範囲の上限値より大きいか否かが判定される。検出された周波数が目標範囲の上限値より大きい場合（ステップＳ３１４，Ｙｅｓ）、周波数補償制御部３０Ａは、周波数補償電圧ＶＴの値を更新し、更新後の値で再設定する。周波数補償電圧ＶＴの再設定は、前回算出した周波数補償電圧ＶＴの値を減少させることで行われる（ステップＳ３１５）。また、ステップＳ３１２で検出された周波数が目標範囲の上限値以下である場合（ステップＳ３１４，Ｎｏ）、ステップＳ３１６に進む。なお、ステップＳ３１３において、既に検出された周波数が目標範囲内の値ではないと判定されているので、ステップＳ３１４における“Ｎｏ”の判定は、ステップＳ３１２で検出された周波数が目標範囲の下限値より大きいことを意味する。このため、ステップＳ３１６における周波数補償電圧ＶＴの再設定は、前回算出した周波数補償電圧ＶＴの値を増加させることで行われる。
【００８８】
なお、ステップＳ３１４では、ステップＳ３１２で検出された周波数が目標範囲の上限値より大きいか否かを判定しているが、検出された周波数が目標範囲の下限値より小さいか否かを判定してもよい。この場合、検出された周波数が目標範囲の下限値より小さい場合、周波数補償制御部３０Ａは、周波数補償電圧ＶＴを再設定する。周波数補償電圧ＶＴの再設定は、前回算出した周波数補償電圧ＶＴの値を増加させることで行われる。また、検出された周波数が目標範囲の下限値以上の場合、周波数補償制御部３０Ａは、前回算出した周波数補償電圧ＶＴの値を減少させることで算出した新たな周波数補償電圧ＶＴを再設定する。
【００８９】
周波数補償制御部３０Ａは、再設定された周波数補償電圧ＶＴが設定限界値であるか否かを判定する（ステップＳ３１７）。当該周波数補償電圧ＶＴが設定限界値である場合（ステップＳ３１７，Ｙｅｓ）、故障と判定して処理を終える（ステップＳ３１８）。一方、周波数補償電圧ＶＴが設定限界値でない場合（ステップＳ３１７，Ｎｏ）、ステップＳ３１１に戻る。以降、ステップＳ３１１からステップＳ３１７の処理が繰り返される。再設定された周波数補償電圧ＶＴは、周波数補償電圧発生部３４に与えられる。周波数補償電圧発生部３４は、指示された周波数補償電圧ＶＴを発生させ、ＶＣＯ５の周波数補償用端子５２に印加する。
【００９０】
ステップＳ３１３に戻り、ステップＳ３１２で検出された周波数が目標範囲内の値である場合（ステップＳ３１３，Ｙｅｓ）、通常動作に移行して処理を終える（ステップＳ３１９）。なお、ステップＳ３１１からステップＳ３１７までの処理は、周波数による周波数補償電圧ＶＴの調整工程（決定工程）である。
【００９１】
図１５に示されるフローチャートの処理については、更に図１６を参照して説明する。図１６は、図１５に示されるフローチャートの処理によって変調感度Ｋｖが目標の値に近づく様子を説明する図である。
【００９２】
図１６の上段部において、縦軸には、変調制御電圧ＶＰによって制御されるＶＣＯ５の発振周波数ｆ１（１）及びｆ２（１）が示され、横軸には、設定されるＶＰ値（ＶＰ１（１），ＶＰ２（１））が示されている。ＶＰ−ｆ特性を表す曲線Ｋ５において、Ｐ１（１）は発振周波数ｆ１（１）を出力する動作点であり、Ｐ２（１）は発振周波数ｆ２（１）を出力する動作点である。また、Ｐ０（１）は、曲線Ｋ５において、発振周波数ｆ１（１）と、発振周波数ｆ２（１）との間に位置する発振周波数ｆ０（１）を出力する動作点である。
【００９３】
図１６の上段部において、Ｋｖ値は、以下の（２）式で算出される。
【００９４】
Ｋｖ＝｛ｆ２（１）−ｆ１（１）｝／｛ＶＰ２（１）−ＶＰ１（１）｝…（２）
【００９５】
Ｋｖ値は、上記（２）式によって算出されるが、目標範囲内のＫｖ値が得られない場合、新たなＶＰ値が算出される。新たなＶＰ値によって、新たなＫｖ値が算出される様子は、図１６の中段部に示されている。
【００９６】
図１６の中段部において、ＶＣＯ５の動作点Ｐ０（１）は、新たなＶＰ値に対応する動作点Ｐ０（２）に移動する。ＶＰ１（２）に対応するＰ１（２）と、ＶＰ２（２）に対応するＰ２（２）とが、新たな動作点となる。周波数検出部３１によって、新たな動作点Ｐ１（２）における周波数ｆ１（２）と、新たな動作点Ｐ２（２）における周波数ｆ２（２）とが検出される。新たな動作点におけるＫｖ値は、以下の（３）式で算出される。
【００９７】
Ｋｖ＝｛ｆ２（２）−ｆ１（２）｝／｛ＶＰ２（２）−ＶＰ１（２）｝…（３）
【００９８】
動作点の変更と、Ｋｖ値の再計算は、新たに算出されたＫｖ値が、目標範囲内の値となるまで繰り返される。算出されたＫｖ値が、目標範囲内の値になると、ＶＰ値の探索処理は終了する。最後に算出されたＫｖ値は、通常動作時において、ＶＣＯ５の動作点を決めるＫｖ値となり、図１６の中段部において、動作点Ｐ０（２）がこれに当たる。Ｐ０（２）は変調制御電圧ＶＰ０において、発振周波数ｆ０（２）を出力する動作点である。
【００９９】
変調制御電圧ＶＰの設定値、及びＫｖ値が決定されると、次は、周波数補償電圧ＶＴの設定値であるＶＴ値の探索が行われる。ＶＴ値の探索が行われる様子は、図１６の下段部に示されている。
【０１００】
図１６の下段部において、曲線Ｋ５における動作点Ｐ０（２）は、図１６の中段部に示されるＰ０（２）と同一であり、変調制御電圧ＶＰ０において、発振周波数ｆ０（２）を出力する動作点である。
【０１０１】
周波数補償電圧ＶＴは、目標範囲内の周波数である目標周波数が得られるように再設定される。新たな周波数補償電圧ＶＴによって制御されるＶＣＯ５のＶＰ−ｆ特性は、曲線Ｋ６で示される。曲線Ｋ６におけるＰ０（３）は、発振周波数ｆ０（３）を出力する動作点である。図１６の下段部において、動作点Ｐ０（３）における発振周波数ｆ０（３）は、目標範囲内に入っている。なお、目標周波数が得られない場合、目標周波数が得られるまで、周波数補償電圧ＶＴを探索する処理が行われる。
【０１０２】
なお、動作点Ｐ０（２）におけるＫｖ値と、動作点Ｐ０（３）におけるＫｖ値は、同一の変調制御電圧ＶＰ０で決まる動作点であり、両者は概ね同等の値となる。但し、正確なＫｖ値を把握するため、最終的な周波数補償電圧ＶＴを決定した後に、Ｋｖ値の演算を行ってもよい。
【０１０３】
なお、図１５のフローチャートで最終的に求められたＶＰ値とＫｖ値は、図４に示すメモリ２０２に記憶してもよいし、図９に示されるＶＰテーブル４２に記憶してもよい。メモリ２０２又はＶＰテーブル４２に記憶することにより、例えば次回のＶＴ値の探索処理において、実施の形態１又は実施の形態２で説明した手法を適用できる。実施の形態１又は実施の形態２の手法の適用により、探索時間の短縮化の効果が期待できる。
【０１０４】
実施の形態３に係る周波数変調発振源によれば、変調感度Ｋｖ（Ｋｖ値）が目標範囲内の値となるように変調制御電圧ＶＰ及び周波数補償電圧ＶＴを制御する。これにより、個体ばらつき及び温度ドリフトに起因するＶＣＯのＫｖ値の変動を抑制して、ＰＬＬのカットオフ特性の変動を抑制することができる。ＰＬＬのカットオフ特性の変動を抑制できるので、ＰＬＬの位相雑音特性の劣化を抑制することが可能となる。
【０１０５】
また、実施の形態３に係る手法は、ＰＬＬをＶＣＯ５から切り離してＶＣＯ５を単独動作させ、周波数補償制御部３０Ａから出力される変調制御電圧ＶＰをＶＣＯ５に入力することができる。これにより、目標のＫｖ値に対応するＶＰ値が予め分かっていない場合でも、目標のＫｖ値を得るためのＶＰ値の探索が可能となる。
【０１０６】
また、実施の形態３に係る周波数変調発振源によれば、ＰＬＬのカットオフ特性の変動を抑制できるので、ＰＬＬの設計における位相余裕に関して、十分な動作マージンを得ることができる。これにより、ＰＬＬの動作周波数のロックが不意に外れるといった事象が起こるリスクを低減することができる。従って、実施の形態３に係る周波数変調発振源をレーダ装置に適用して構成すれば、意図しない送信周波数出力による電波法規の逸脱や、レーダ送受信不良のリスクを低減することが可能となる。
【０１０７】
実施の形態４．
次に、実施の形態４に係る周波数変調発振源の制御方法について、図１７から図２０の図面を参照して説明する。図１７は、実施の形態４に係る周波数変調発振源における動作の説明に供するフローチャートである。図１８は、実施の形態４におけるＶＴ−ＶＰ近似曲線の作成処理の説明に供する第１の図である。図１９は、実施の形態４におけるＶＴ−ＶＰ近似曲線の作成処理の説明に供する第２の図である。図２０は、実施の形態４におけるＶＴ−ＶＰ近似曲線の作成処理の説明に供する第３の図である。なお、実施の形態４に係る周波数変調発振源の機能は、図１に示される実施の形態１のものと同一又は同等の構成で実現できる。
【０１０８】
図１７に示されるフローチャートは、ＶＰ検出ステップ、ＶＴ（Ｔ）算出ステップ、ＶＰ検証ステップ及びＶＴ（Ｔ）更新ステップの４つに区分される。ＶＰ検証ステップは、Ｋｖ検証ステップと言い替えてもよい。ＶＰ検出ステップは、ステップＳ４０１からステップＳ４０３までの３つのステップからなる。ＶＴ（Ｔ）算出ステップは、ステップＳ４０４からステップＳ４０６までの３つのステップからなる。ＶＴ（Ｔ）算出ステップは、目標のＶＰ値を得るための周波数補償電圧ＶＴであるＶＴ（Ｔ）を算出するステップである。ＶＰ検証ステップは、ステップＳ４０７からステップＳ４１０までの４つのステップからなる。ＶＰ検証ステップは、ＶＴ（Ｔ）算出ステップで得られたＶＴ（Ｔ）をＶＣＯ５に印加して、目標のＶＰ値が得られていることを、実際に検出して検証するステップである。ＶＴ（Ｔ）算出ステップで算出されるＶＴ（Ｔ）が確実なものであるならば、ＶＰ検証ステップは、省略してもよい。ステップＳ４１１は、ＶＴ（Ｔ）更新ステップである。
【０１０９】
まず、周波数補償電圧発生部３４は、周波数補償電圧ＶＴを周波数補償用端子５２に印加する（ステップＳ４０１）。この状態で、ＰＬＬ１６が動作し、通常動作における変調中心周波数ｆ０で周波数がロックする（ステップＳ４０２）。次に、変調制御電圧検出部３２は、変調制御電圧ＶＰを検出する（ステップＳ４０３）。これらのステップの具体例を図１８の例で説明する。
【０１１０】
図１８には、ＶＰ−ｆ特性を表す４つの曲線Ｋ７，Ｋ８，Ｋ９，Ｋ１０が示されている。初期の動作点、すなわち、補償開始時の動作点は、曲線Ｋ７上のＰ点である。ステップＳ４０２の処理によって、ＶＰが検出される。図１８の例は、動作点が３つの場合の例である。図１８に示されるように、ＶＴよりも値が小さいＶＴ１が印加された場合、動作点は曲線Ｋ８上のＰ１点となり、ＶＰ１が検出される。また、ＶＴよりも値が大きいＶＴ２が印加された場合、動作点は曲線Ｋ９上のＰ２点となり、ＶＰ２が検出される。なお、図１８の例では、曲線Ｋ１０上のＰ０点が目標のＫｖ値、すなわち、目標範囲内のＫｖ値を与える動作点として示されている。このように、複数の周波数補償電圧ＶＴの設定値に対して、ＰＬＬ１６を動作させ、周波数をロックさせることによって、曲線Ｋ７から曲線Ｋ１０上で同一周波数ｆ０となる複数の変調制御電圧ＶＰとの組み合わせが得られる。
【０１１１】
図１７に戻り、周波数補償制御部３０は、ステップＳ４０１で印加した周波数補償電圧ＶＴと、ステップＳ４０３で検出された変調制御電圧ＶＰとに基づいて、これらをマップ化する処理（以下、「ＶＴ−ＶＰマップ化」と呼ぶ）を行う（ステップＳ４０４）。ステップＳ４０４の処理の具体例を図１９の例で説明する。
【０１１２】
図１９には、周波数補償電圧ＶＴと周波数ｆとの関係、及び変調制御電圧ＶＰと周波数ｆとの関係が個別に示されている。ＰＬＬ１６の動作中、ＶＣＯ５の発振周波数は、分周数設定部１０によって設定され、分周器制御部６によって制御された分周数に対応する周波数ｆ０にロックされる。このため、周波数補償電圧ＶＴ及び変調制御電圧ＶＰは、相互にバランスして変化する。このため、ＰＬＬ１６が動作する範囲内においては、ＶＣＯ５の発振周波数は、ｆ０のままである。このことは、次節に示す内容で説明することができる。
【０１１３】
図１９の左側の図に示される曲線Ｋ１１において、周波数補償電圧がＶＴからＶＴ１に変更されると、ＶＣＯ５の発振周波数がΔｆ１だけ下がる方向に働く。一方、図１９の右側の図に示される曲線Ｋ１２において、周波数補償電圧がＶＴからＶＴ１に変更された状態でＰＬＬ動作すると、ＶＣＯ５の発振周波数がΔｆ１だけ上がる方向に働き、ＶＣＯ５の変調動作点が変化し、変調制御電圧がＶＰからＶＰ１に変更される。同じΔｆ１で示されているように、左側の図の曲線Ｋ１１における動作点Ｐと動作点Ｐ３（Ｐ１）との間の周波数差は、右側の図の曲線Ｋ１２における動作点Ｐと動作点Ｐ１との間の周波数差に一致する。
【０１１４】
また、図１９の左側の図において、周波数補償電圧がＶＴからＶＴ２に変更されると、ＶＣＯ５の発振周波数がΔｆ２だけ上がる方向に働く。一方、図１９の右側の図において、周波数補償電圧がＶＴからＶＴ２に変更された状態でＰＬＬ動作すると、ＶＣＯ５の発振周波数がΔｆ２だけ下がる方向に働き、ＶＣＯ５の変調動作点が変化し、変調制御電圧がＶＰからＶＰ２に変更される。同じΔｆ２で示されているように、左側の図の曲線Ｋ１１における動作点Ｐと動作点Ｐ４（Ｐ２）との間の周波数差は、右側の図の曲線Ｋ１２における動作点Ｐと動作点Ｐ２との間の周波数差に一致する。
【０１１５】
ＶＴ−ＶＰマップ化の処理においては、ＶＣＯ５に印加した周波数補償電圧ＶＴと、そのときに検出された変調制御電圧ＶＰとを対にしたデータ（以下、「（ＶＴ，ＶＰ）」と表記）を収集する処理となる。
【０１１６】
図１７に戻り、周波数補償制御部３０は、ステップＳ４０４の処理で収集された（ＶＴ，ＶＰ）に基づいて、周波数補償電圧ＶＴと変調制御電圧ＶＰとの関係を表すＶＴ−ＶＰ近似曲線を作成する（ステップＳ４０５）。次に、周波数補償制御部３０は、ステップＳ４０５で作成されたＶＴ−ＶＰ近似曲線を用いて、目標のＶＰ値を得るための周波数補償電圧ＶＴ（Ｔ）を算出する（ステップＳ４０６）。これらのステップの処理の具体例を図２０の例で説明する。
【０１１７】
図２０には、ＶＴ−ＶＰ近似曲線の一例が示されている。図２０に示されるＶＴ−ＶＰ近似曲線は、ステップＳ４０４の処理で収集された３つのデータ対（ＶＴ，ＶＰ）、（ＶＴ１，ＶＰ１）及び（ＶＴ２，ＶＰ２）をプロットし、これら３つのデータ対を曲線で繋いだものである。ここで、目標のＶＰ値をＶＰ（Ｔ）とすれば、ＶＰ（Ｔ）に対応するＶＴ（Ｔ）が、目標のＶＰ値を得るための周波数補償電圧ＶＴとなる。ＶＴ−ＶＰ近似曲線を使用すれば、目標のＶＰ値を得るための周波数補償電圧ＶＴ（Ｔ）をダイレクトに算出することができる。
【０１１８】
図１７に戻り、周波数補償電圧発生部３４は、ステップＳ４０６で算出された周波数補償電圧ＶＴ（Ｔ）を周波数補償用端子５２に印加する（ステップＳ４０７）。次に、周波数補償制御部３０は、分周数設定部１０によって設定され、分周器制御部６によって制御された分周数に対応する周波数ｆ０において、ＶＣＯ５をＰＬＬ動作させ、ＶＣＯ５の発振周波数をロックさせる（ステップＳ４０８）。なお、このときのＶＣＯ５の発振周波数は、図１８及び図１９において設定した周波数ｆ０である。変調制御電圧検出部３２は、ＶＣＯ５が周波数ｆ０にロックされたときの変調制御電圧ＶＰを検出する（ステップＳ４０９）。周波数補償制御部３０は、検出されたＶＰ値が目標範囲内の値であるか否かを判定する（ステップＳ４１０）。
【０１１９】
検出されたＶＰ値が目標範囲内の値ではない場合（ステップＳ４１０，Ｎｏ）、ステップＳ４０１に戻る。周波数補償制御部３０は、ステップＳ４０５で作成したＶＴ−ＶＰ近似曲線を破棄し、新たなＶＴ−ＶＰ近似曲線を作成する。
【０１２０】
一方、検出されたＶＰ値が目標範囲内の値である場合（ステップＳ４１０，Ｙｅｓ）、ステップＳ４０６で算出された周波数補償電圧ＶＴ（Ｔ）がメモリ２０２に反映されて処理を終える（ステップＳ４１１）。
【０１２１】
実施の形態４に係る周波数変調発振源の制御方法によれば、周波数補償電圧ＶＴを印加し、当該周波数補償電圧ＶＴを印加したときのＰＬＬ動作、周波数ロック時の変調制御電圧ＶＰを検出する。そして、印加した周波数補償電圧ＶＴ、及び検出した変調制御電圧ＶＰに基づいてＶＴ−ＶＰ近似曲線を作成する。そして、作成したＶＴ−ＶＰ近似曲線に基づいて、目標のＶＰ値を得るための周波数補償電圧ＶＴを算出する。これにより、変調感度Ｋｖが目標範囲内の値となるように制御される。その結果、個体ばらつき及び温度ドリフトに起因するＶＣＯのＫｖ値の変動を抑制して、ＰＬＬのカットオフ特性変動を抑制することができる。また、ＰＬＬのカットオフ特性変動を抑制できるので、ＰＬＬの位相雑音特性の劣化を抑制することが可能となる。
【０１２２】
なお、実施の形態４に係る周波数変調発振源の制御方法には、上記の処理で算出した周波数補償電圧ＶＴをＶＣＯに印加して、目標のＶＰ値が得られていることを、実際に検出して検証するステップが含まれる。このため、必要に応じて、この検証ステップを選択して実行してもよい。検証ステップの実行により、目標のＶＰ値が得られていることが保証されるという効果がある。
【０１２３】
実施の形態５．
実施の形態５では、目標のＫｖ値及びＶＰ値に対して、周波数補償電圧ＶＴが設定限界値を超える場合の制御について説明する。なお、本実施の形態に係る制御は、周波数補償制御部３０又は周波数補償制御部３０Ａによって、実行することができる。
【０１２４】
実施の形態１における図７のフローチャート、及び実施の形態２における図１０のフローチャートでは、周波数補償電圧ＶＴが設定限界値を超える場合（ステップＳ１１０，Ｙｅｓ）、故障と判定して処理を終了していた。また、実施の形態３における図１５のフローチャートでは、周波数補償電圧ＶＴが設定限界値を超える場合（ステップＳ３１７，Ｙｅｓ）、故障と判定して処理を終了していた。
【０１２５】
一方、実施の形態１から実施の形態４までの手法では、チャージポンプ３がループフィルタ４に出力するチャージポンプ電流は、制御されていない。そこで、実施の形態５では、周波数補償電圧ＶＴが設定限界値を超えると判定された場合には、チャージポンプ電流を制御し、目標とするＫｖ値、及び目標とするＶＰ値を再設定して、周波数補償電圧ＶＴを調整を行う。以下、チャージポンプ電流を、適宜「Ｉｃｐ」と表記する。
【０１２６】
ＰＬＬにおいて、ＰＬＬの位相雑音特性に影響を与える、ＰＬＬループ特性（ｆｃ特性）は、Ｋｖ値の平方根と、ループフィルタ４の伝達関数と、Ｉｃｐとの積に比例する。ループフィルタ４の伝達関数は、ループフィルタ４を構成する抵抗の抵抗値、及びコンデンサの容量値、オペアンプのＧＢＷ（オープンループゲインと周波数との積）等によって決まり、且つ、これらの値は部品や回路定数として一律的に決まっている。このため、Ｋｖ値とＩｃｐとを制御パラメータとする。
【０１２７】
（１）まず、周波数補償電圧ＶＴが設定限界値を超えると判定されたときのＫｖ値を算出する。このときのＫｖ値を「Ｋｖ０」とする。
（２）Ｉｃｐはチャージポンプの回路設計で与えられ、回路として可変に設定できる。なお、変調感度「Ｋｖ０」に対応して設定した値を、ここでは、「Ｉｃｐ０」とする。
（３）ｆｃ特性、すなわちＫｖ値の平方根と、Ｉｃｐとの積を一定とするため、以下の（４）式に基づいて、新たに目標値とするＫｖ値（「Ｋｖ１」とする）に対応するＩｃｐ１を算出する。
【０１２８】
Ｉｃｐ１＝√（Ｋｖ０／Ｋｖ１）×Ｉｃｐ０    …（４）
【０１２９】
上記（４）式に従って求めたＩｃｐ１がチャージポンプ３に流れるようにチャージポンプ３を制御すれば、新たに目標値とするＫｖ１に対して、「√（Ｋｖ）×Ｉｃｐ」の値を一定にすることができるので、Ｉｃｐ変更前と同等のＰＬＬループ特性（ｆｃ特性）が得られる。
【０１３０】
実施の形態５に係る周波数変調発振源によれば、周波数補償電圧ＶＴが設定限界値であると判定された場合には、設定限界値を超えると判定されたときのＫｖ値を算出し、算出したＫｖ値と、新たに設定する目標のＫｖ値とに基づいて、チャージポンプ電流を算出する。そして、チャージポンプ電流の算出値に基づくチャージポンプ電流、即ちチャージポンプ３における新たな駆動電流レベルを設定し、設定した駆動電流レベルのチャージポンプ電流を発生させてループフィルタ４を駆動する。これにより、目標とする、Ｋｖ値及びＶＰ値を再設定して調整を行うことができるため、周波数補償電圧ＶＴの設定限界の範囲内で、目標とするＫｖ値及びＶＰ値が得られるという効果がある。
【０１３１】
図２１は、実施の形態１から５に係る周波数変調発振源の制御方法を用いたときの実運用時における周波数補償電圧ＶＴの補償運用の説明に供するタイムチャートである。図２１には、実施の形態１から５に係る周波数変調発振源の実運用時における制御（調整）方法に関する要部の波形が示されている。図２１では、上段部側から順に、（１）ＰＬＬ動作設定信号、（２）変調（通常動作）開始トリガ、（３）ＶＣＯ出力信号（周波数）、（４）ＶＴ出力（設定）、（５）Ｉｃｐ設定、（６）ＶＰ出力の各波形が示されている。ＰＬＬ動作設定信号及び変調（通常動作）開始トリガは、プロセッサ２０１から出力されるＰＬＬ動作パラメータの設定信号（シリアル信号）、及び基準タイミング信号である。ＶＣＯ出力信号（周波数）は、基準タイミング信号に従って、分周数設定部１０によって設定され、分周器制御部６によって制御された、分周数及び時間に基づいて掃引される分周信号６８に対応して出力される。上記のＰＬＬ動作において、ＶＴ出力は、ＰＬＬ動作設定信号に基づいて設定され、周波数補償電圧発生部３４からＶＣＯ５の周波数補償用端子５２に印加される周波数補償電圧ＶＴの時間波形、Ｉｃｐ設定はＰＬＬ動作設定信号に基づいてチャージポンプ３に対して設定されたチャージポンプ電流である。ＶＰ出力は、上記のＰＬＬ動作において、ループフィルタ４から出力され、ＶＣＯ５を周波数掃引する変調制御電圧の時間波形である。なお、図２１では、周波数補償電圧ＶＴのみを調整、最適化制御し、チャージポンプ電流Ｉｃｐ設定値は不変とした例を示している。
【０１３２】
まず、ＰＬＬ動作設定信号が立ち下がる時刻ｔ０でＰＬＬが起動され、時刻ｔ１でＰＬＬがロックする。時刻ｔ２で変調開始トリガが入力され、変調開始トリガが立ち下がる時刻ｔ３で変調モードがスタートする。図示の例では、変調モードにおいて、ＦＭ信号を出力するため、時間に対して、直線的に周波数が変化するＶＣＯ出力信号が生成される。時刻ｔ３から時刻ｔ４までの期間は、ＦＭ信号の出力期間である。時刻ｔ４から時刻ｔ５までの期間はＦＭ変調を実施しない固定周波数のＣＷ信号の出力区間である。
【０１３３】
時刻ｔ５から時刻ｔ６までの期間は、ＦＭ信号を本願の周波数変調発振源の後段に位置する図示しない送信アンプから送出しない期間（以下、「信号非送出期間」と呼ぶ）である。信号非送出期間は、実運用時における通常動作を行う期間とは異なる期間である。実施の形態１から５では、信号非送出期間を利用してＫｖ補償を行う。例えば、実施の形態４では、ステップＳ４０１からステップＳ４１０までの処理、或いはステップＳ４０１からステップＳ４０６までの処理は、信号非送出期間で実行される。
【０１３４】
Ｋｖ補償の処理、すなわち調整、最適化制御されたＶＴ、Ｉｃｐの補償反映は、次のＰＬＬ動作設定信号が入力されるまでに実施される。図２１の例では、時刻ｔ６にＰＬＬ動作設定信号が入力されている。ＰＬＬ動作設定信号には、Ｋｖ補償を行うための周波数補償電圧ＶＴ、チャージポンプ電流Ｉｃｐなどの制御信号が含まれる。信号非送出期間では、最適なＫｖ補償を得るための周波数補償電圧ＶＴ、Ｉｃｐ算出が行われる。また、時刻ｔ６から時刻ｔ７までのＶＴ、Ｉｃｐ更新期間においてメモリ２０２への書き込みが行われる。なお、時刻ｔ７は、次の変調開始トリガが立ち下がる時刻である。時刻ｔ３から時刻ｔ７までが、動作周期である。時刻ｔ７以降、上記と同様に、動作周期内の処理が繰り返される。図示の例では、周囲温度等の変化で発生したＰＬＬ動作時のＶＰ変動、すなわちＶＣＯのＫｖ変動（時刻ｔ４から時刻ｔ６までの期間）に対して、ＶＴの更新（時刻ｔ６後）によりＶＰ変動、すなわちＶＣＯのＫｖ変動が元の値に補償されている。
【０１３５】
また、実施の形態１から５に係る周波数変調発振源、及びその制御方法によれば、実運用中において、Ｋｖ補償が可能となる。このため、経年変化に起因するＶＣＯのＫｖ値の変動の抑制にも効果的である。
【０１３６】
実施の形態６．
次に、実施の形態６に係る周波数変調発振源について、図２２を参照して説明する。図２２は、実施の形態６に係る周波数変調発振源の構成を示すブロック図である。
【０１３７】
図２２に示される実施の形態６に係る周波数変調発振源１００Ｃにおいては、図１に示される実施の形態１の構成において、基準信号生成部１と位相周波数比較部２との間に、ダイレクトデジタルシンセサイザ（Ｄｉｒｅｃｔ  Ｄｉｇｉｔａｌ  Ｓｙｎｔｈｅｓｉｚｅｒ：ＤＤＳ）９が備えられる。ＤＤＳ９は、加算器、ラッチ回路、ＲＯＭ、ＤＡ変換器などを備え、任意の信号波形又は任意の周波数の信号を離散的なサンプリング処理でディジタル的に生成する回路である。位相周波数比較部２、チャージポンプ３、ループフィルタ４、分周器７及びＤＤＳ９は、ＰＬＬ１６Ｂを構成する。
【０１３８】
なお、図２２の構成では、図１と異なり、分周器制御部６を有さない構成である。
【０１３９】
上述のように、実施の形態６に係る周波数変調発振源１００Ｃは、位相周波数比較部２の前段に配置されるＤＤＳ９を備える。ＤＤＳ９は、基準信号生成部１から出力される基準信号６１及び分周数設定部１０の周波数（分周数）設定値を用いて、位相周波数比較部２に入力されるＤＤＳ基準信号７１を生成する。ＤＤＳ基準信号７１は、ループ時定数以下の第１の時間間隔Ｔ１で離散的に掃引され、ループ時定数τ以上の第２の時間間隔Ｔ２で周期的、且つ時間に対して直線的に周波数が変化する基準信号である。すなわち、ＤＤＳ基準信号７１は、入力される第１の基準信号である基準信号６１に基づいて、時間に対して設定された周波数変化をする第２の基準信号である。
【０１４０】
位相周波数比較部２は、ＤＤＳ基準信号７１と分周器７から出力される可変分周信号６８との間の位相差に対応した位相誤差信号６２を生成してループフィルタ４に送る。以降の動作は、上述した通りである。
【０１４１】
実施の形態６に係る周波数変調発振源１００Ｃによれば、図１に示される実施の形態１と同様に、周波数補償制御部３０を備えている。このため、実施の形態１、実施の形態２又は実施の形態４で説明した手法を用いることにより、実施の形態１、実施の形態２又は実施の形態４と同様の効果を得ることができる。
【０１４２】
なお、実施の形態６では、ＤＤＳ９を基準信号生成部１と位相周波数比較部２との間に備える構成を図１に適用したが、本構成を図９に示される実施の形態２の構成に適用してもよいし、本構成を図１４に示される実施の形態３の構成に適用してもよい。実施の形態３で説明した手法を用いることにより、実施の形態３と同様の効果を得ることができる。
【０１４３】
実施の形態７．
次に、実施の形態７に係る周波数変調発振源について、図２３を参照して説明する。図２３は、実施の形態７に係る周波数変調発振源の構成を示すブロック図である。図２３に示される実施の形態７に係る周波数変調発振源１００Ｄにおいては、図１に示される実施の形態１の構成において、位相周波数比較部２と分周器７との間に、ＤＤＳ９が備えられる。位相周波数比較部２、チャージポンプ３、ループフィルタ４、分周器７及びＤＤＳ９は、ＰＬＬ１６Ｃを構成する。
【０１４４】
また、図２３の構成では、図１と異なり、分周器制御部６を有さない構成である。
【０１４５】
実施の形態７に係る周波数変調発振源１００Ｄでは、分周器７から出力される分周信号６８及び分周数設定部１０の周波数（分周数）設定値を用いて、位相周波数比較部２に入力されるＤＤＳ分周信号７２が生成される。ＤＤＳ分周信号７２は、ループ時定数以下の第１の時間間隔Ｔ１で離散的に掃引され、ループ時定数τ以上の第２の時間間隔Ｔ２で周期的、且つ時間に対して直線的に周波数が変化する分周信号である。すなわち、ＤＤＳ分周信号７２は、分周器７から出力される第１の分周信号である分周信号６８に基づいて、時間に対して設定された周波数変化をする第２の分周信号である。
【０１４６】
位相周波数比較部２は、ＤＤＳ分周信号７２と基準信号生成部１から出力される基準信号６１との間の位相差に対応した位相誤差信号６２を生成してループフィルタ４に送る。以降の動作は、上述した通りである。
【０１４７】
実施の形態７に係る周波数変調発振源１００Ｄによれば、図１に示される実施の形態１と同様に、周波数補償制御部３０を備えている。このため、実施の形態１、実施の形態２又は実施の形態４で説明した手法を用いることにより、実施の形態１、実施の形態２又は実施の形態４と同様の効果を得ることができる。
【０１４８】
なお、実施の形態７では、ＤＤＳ９を位相周波数比較部２と分周器７との間に備える構成を図１に示す実施の形態１の構成に適用したが、本構成を図１４に示す実施の形態３の構成に適用してもよい。実施の形態３で説明した手法を用いることにより、実施の形態３と同様の効果を得ることができる。
【０１４９】
実施の形態８．
次に、実施の形態８に係るレーダ装置について、図２４及び図２５を参照して説明する。図２４は、実施の形態１から実施の形態７で説明した何れかの周波数変調発振源を含むレーダ装置５００の構成を示すブロック図である。図２５は、図２４に示すレーダ装置５００の変形例を示すブロック図である。図２４及び図２５において、変調信号生成器５１０は、実施の形態１から実施の形態７で説明した何れかの周波数変調発振源を用いたものである。
【０１５０】
変調信号生成器５１０から出力されるＦＭ信号は、電力増幅器５２０により所要の電力まで増幅され、送信信号が生成される。送信信号は、送信アンテナ５３０によって空間に向けて送信される。送信された信号は図示しない対象物によって反射され、反射された信号は受信アンテナ５４０によって受信される。受信アンテナ５４０から得られる受信信号は、低雑音増幅器である前置増幅器５５０によって電圧増幅が行われる。
【０１５１】
ミキサ回路５６０では、前置増幅器５５０から出力される増幅信号と変調信号生成器５１０から出力されるＦＭ信号との乗算が行われる。これにより、ミキサ回路５６０から、レーダ装置から対象物までの距離、及び対象物とレーダ装置との相対速度に依存した周波数を持つ正弦波信号がレーダ出力端子５７０へ出力される。
【０１５２】
図２４では、送信アンテナ５３０と受信アンテナ５４０を別々に設けているが、図２５に示されるように、送受切替スイッチ、アイソレータ又はデュプレクサといった送受分離器５９０を使用することにより、送信及び受信間で１つの送受アンテナ５８０を共有することも可能である。また、必要に応じて、送受信機共に増幅器を追加したり、フィルタを使用したりすることも可能である。
【０１５３】
以上のように、実施の形態８によれば、実施の形態１から実施の形態７で説明した何れかの周波数変調発振源を用いているので、意図しない送信周波数出力による電波法規の逸脱や、送受信不良のリスクを低減させたレーダ装置を実現することができる。
【０１５４】
また、以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【０１５５】
１  基準信号生成部、２  位相周波数比較部、３  チャージポンプ、４  ループフィルタ、５  電圧制御発振器、６  分周器制御部、７  分周器、８  信号切替スイッチ、８ａ  第１端子、８ｂ  第２端子、９  ダイレクトデジタルシンセサイザ、１０  分周数設定部、１６，１６Ａ，１６Ｂ，１６Ｃ  ＰＬＬ、３０，３０Ａ  周波数補償制御部、３１  周波数検出部、３２  変調制御電圧検出部、３３  周波数補償電圧算出部、３４  周波数補償電圧発生部、３５  周波数補償電圧及び変調制御電圧算出部、３６  変調制御電圧発生部、４０  ＶＴテーブル、４２  ＶＰテーブル、４５  温度検出器、５０  変調用端子、５２  周波数補償用端子、６１  基準信号、６２  位相誤差信号、６３  駆動電流、６５  ＦＭ信号、６６  帰還信号、６７  分周制御信号、６８  可変分周信号、７１  ＤＤＳ基準信号、７２  ＤＤＳ分周信号、１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ  周波数変調発振源、２００  処理回路、２０１  プロセッサ、２０２  メモリ、２０３  インタフェース、５００  レーダ装置、５１０  変調信号生成器、５２０  電力増幅器、５３０  送信アンテナ、５４０  受信アンテナ、５５０  前置増幅器、５６０  ミキサ回路、５７０  レーダ出力端子、５８０  送受アンテナ、５９０  送受分離器。
【図１】
0006903234.tif 000002
【図２】
0006903234.tif 000003
【図３】
0006903234.tif 000004
【図４】
0006903234.tif 000005
【図５】
0006903234.tif 000006
【図６】
0006903234.tif 000007
【図７】
0006903234.tif 000008
【図８】
0006903234.tif 000009
【図９】
0006903234.tif 000010
【図１０】
0006903234.tif 000011
【図１１】
0006903234.tif 000012
【図１２】
0006903234.tif 000013
【図１３】
0006903234.tif 000014
【図１４】
0006903234.tif 000015
【図１５】
0006903234.tif 000016
【図１６】
0006903234.tif 000017
【図１７】
0006903234.tif 000018
【図１８】
0006903234.tif 000019
【図１９】
0006903234.tif 000020
【図２０】
0006903234.tif 000021
【図２１】
0006903234.tif 000022
【図２２】
0006903234.tif 000023
【図２３】
0006903234.tif 000024
【図２４】
0006903234.tif 000025
【図２５】
0006903234.tif 000026