(57)【特許請求の範囲】
【請求項１】
基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされており、
前記基材は、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料のいずれかからなり、
前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている、積層接合材料。
【請求項２】
前記基材の線膨張係数が５．９〜１４．４ｐｐｍ／Ｋである、請求項１に記載の積層接合材料。
【請求項３】
前記基材の線膨張係数が７．０〜１１．６ｐｐｍ／Ｋである、請求項１または２に記載の積層接合材料。
【請求項４】
前記基材のＣｕ含有量が、６０％以下である、請求項１〜３のいずれかに記載の積層接合材料。
【請求項５】
前記基材のＣｕ含有量が、１５％以上である、請求項１〜４のいずれかに記載の積層接合材料。
【請求項６】
前記第１面にコーティングされている鉛フリーはんだの厚さと、前記第２面にコーティングされている鉛フリーはんだの厚さのうちの少なくとも一方が、２０〜１００μｍである、請求項１〜５のいずれかに記載の積層接合材料。
【請求項７】
前記基材と前記第１面にコーティングされている鉛フリーはんだの厚さの比と、前記基材と前記第２面にコーティングされている鉛フリーはんだの厚さの比のうちの少なくとも一方が、２：１〜１０：１である、請求項１〜６のいずれかに記載の積層接合材料。
【請求項８】
前記鉛フリーはんだの融点が、２１０℃以上である、請求項１〜７のいずれかに記載の積層接合材料。
【請求項９】
前記鉛フリーはんだの融点が、２３０℃以上である、請求項８に記載の積層接合材料。
【請求項１０】
基板と、前記基板上に配置された半導体素子と、前記基板と前記半導体素子との間に配置され、前記基板と前記半導体素子とを接合する積層接合材料と、を備え、
前記積層接合材料は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされており、
前記基材は、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料のいずれかからなり、
前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている、半導体パッケージ。
【請求項１１】
基板と、前記基板上に配置された半導体素子と、前記基板と前記半導体素子との間に配置され、前記基板と前記半導体素子とを接合する第１積層接合材料と、前記基板の前記半導体素子とは逆側に配置された放熱部と、前記基板と前記放熱部との間に配置され、前記基板と前記放熱部とを接合する第２積層接合材料と、を備え、
前記第１積層接合材料と前記第２積層接合材料のうちの少なくとも一方は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされており、
前記基材は、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料のいずれかからなり、
前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている、半導体パッケージ。
【請求項１２】
前記基材の線膨張係数が５．９〜１４．４ｐｐｍ／Ｋである、請求項１０または１１に記載の半導体パッケージ。
【請求項１３】
前記基材の線膨張係数が７．０〜１１．６ｐｐｍ／Ｋである、請求項１０〜１２のいずれかに記載の半導体パッケージ。
【請求項１４】
前記基材のＣｕ含有量が、６０％以下である、請求項１０〜１３のいずれかに記載の半導体パッケージ。
【請求項１５】
前記基材のＣｕ含有量が、１５％以上である、請求項１０〜１４のいずれかに記載の半導体パッケージ。
【請求項１６】
前記第１面にコーティングされている鉛フリーはんだの厚さと、前記第２面にコーティングされている鉛フリーはんだの厚さのうちの少なくとも一方が、２０〜１００μｍである、請求項１０〜１５のいずれかに記載の半導体パッケージ。
【請求項１７】
前記基材と前記第１面にコーティングされている鉛フリーはんだの厚さの比と、前記基材と前記第２面にコーティングされている鉛フリーはんだの厚さの比のうちの少なくとも一方が、２：１〜１０：１である、請求項１０〜１６のいずれかに記載の半導体パッケージ。
【請求項１８】
前記鉛フリーはんだの融点が、２１０℃以上である、請求項１０〜１７のいずれかに記載の半導体パッケージ。
【請求項１９】
前記鉛フリーはんだの融点が、２３０℃以上である、請求項１８に記載の半導体パッケージ。
【請求項２０】
基板と、前記基板上に配置されたパワー半導体素子と、前記基板と前記パワー半導体素子との間に配置され、前記基板と前記パワー半導体素子とを接合する積層接合材料と、を備え、
前記積層接合材料は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされており、
前記基材は、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料のいずれかからなり、
前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている、パワーモジュール。
【請求項２１】
基板と、前記基板上に配置されたパワー半導体素子と、前記基板と前記パワー半導体素子との間に配置され、前記基板と前記パワー半導体素子とを接合する第１積層接合材料と、前記基板の前記パワー半導体素子とは逆側に配置された放熱部と、前記基板と前記放熱部との間に配置され、前記基板と前記放熱部とを接合する第２積層接合材料と、を備え、
前記第１積層接合材料と前記第２積層接合材料のうちの少なくとも一方は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされており、
前記基材は、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料のいずれかからなり、
前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている、パワーモジュール。
【請求項２２】
前記基材の線膨張係数が５．９〜１４．４ｐｐｍ／Ｋである、請求項２０または２１に記載のパワーモジュール。
【請求項２３】
前記基材の線膨張係数が７．０〜１１．６ｐｐｍ／Ｋである、請求項２０〜２２のいずれかに記載のパワーモジュール。
【請求項２４】
前記基材のＣｕ含有量が、６０％以下である、請求項２０〜２３のいずれかに記載のパワーモジュール。
【請求項２５】
前記基材のＣｕ含有量が、１５％以上である、請求項２０〜２４のいずれかに記載のパワーモジュール。
【請求項２６】
前記第１面にコーティングされている鉛フリーはんだの厚さと、前記第２面にコーティングされている鉛フリーはんだの厚さのうちの少なくとも一方が、２０〜１００μｍである、請求項２０〜２５のいずれかに記載のパワーモジュール。
【請求項２７】
前記基材と前記第１面にコーティングされている鉛フリーはんだの厚さの比と、前記基材と前記第２面にコーティングされている鉛フリーはんだの厚さの比のうちの少なくとも一方が、２：１〜１０：１である、請求項２０〜２６のいずれかに記載のパワーモジュール。
【請求項２８】
前記鉛フリーはんだの融点が、２１０℃以上である、請求項２０〜２７のいずれかに記載のパワーモジュール。
【請求項２９】
前記鉛フリーはんだの融点が、２３０℃以上である、請求項２８に記載のパワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層接合材料、半導体パッケージおよびパワーモジュールに関する。
【背景技術】
【０００２】
昨今、半導体素子はその要求特性が高くなり、従来半導体素子材料として使用されてきたＳｉに加えて、ＳｉＣ、ＧａＡｓ、ＧａＮなども使用されるようになっている。これらの材料を用いた半導体素子は、動作温度の上昇を図ることができ、バンドギャップが拡大するなどの優れた特性を備えており、パワートランジスタなどのパワー半導体素子に適用されている。
【０００３】
パワー半導体素子は、高温動作が可能であり、接合部のはんだ継手が２００℃以上の高温に達することがある。このような高温環境下では、半導体素子と基板との間の接合部において、半導体素子と基板のＣＴＥ（Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ；熱膨張率）の差による歪みが生じ、その歪みからクラックが発生し、結果としてパワー半導体製品の寿命を縮めてしまうことが問題になっている。
【０００４】
特許文献１では、軟らかいＰｂまたはＰｂ基合金を応力緩和層として備える積層はんだ材の製造方法が記載されている。ただし、応力緩和層がＰｂを含有することから、ＲｏＨＳ（Ｒｅｓｔｒｉｃｔｉｏｎ  ｏｆ  Ｈａｚａｒｄｏｕｓ  Ｓｕｂｓｔａｎｃｅｓ）等の環境規制に対応していない。
【０００５】
特許文献２では、半導体素子と、一方の面が半導体素子に接合して形成された第１の金属層と、半導体素子に接し、第１の金属層の他方の面の外周周辺部に形成された有機絶縁膜と、有機絶縁膜に接し、第１の金属層の他方の面の中央部に接合して形成された第２の金属層と、第２の金属層を介して第１の金属層の他方の面に接合して形成された接合材と、を備えたパワーモジュールが記載されている。
【０００６】
特許文献３では、板状の中央層の上下表面に表面層が積層された接合材であって、中央層が表面層より融点が高い接合材が記載されており、中央層の具体例として、ビスマスの単相、またはビスマスを主成分とする、銀、銅、アンチモン、インジウム、錫、ニッケル、ゲルマニウム、テルル、リンなどとの合金が記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２６９０７５号公報
【特許文献２】特開２０１５−２３１８３号公報
【特許文献３】特開２００９−１４７１１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本件発明者らは、ＲｏＨＳ等の環境規制に対応しながら接合部に生じる歪みを緩和できる技術を見出すべく、鋭意検討を重ねた結果、接合部のはんだに鉛フリーはんだを採用しながらコア材として熱膨張率が所定の範囲内の材料を用いることで、半導体素子と基板のＣＴＥ差による接合部に生じる歪みを緩和できることを知見した。さらに、接合部のはんだに鉛フリーはんだを採用しながらコア材として特にＣｕ−Ｗ基材料またはＣｕ−Ｍｏ基材料（またはそれらの積層材料や複合材料）を用いることで、接合部の過度な温度上昇も抑制でき、結果として従来と比較して製品の寿命を大きく延ばすことができることを知見した。
【０００９】
本発明は、このような知見に基づいて創案されたものである。本発明の目的は、特に高温環境下において接合部に生じる歪みを緩和できる積層接合材料、半導体パッケージおよびパワーモジュールを提供することにある。
【課題を解決するための手段】
【００１０】
一実施の形態に係る積層接合材料は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされている。
【発明の効果】
【００１１】
本発明によれば、特に高温環境下において接合部に生じる歪みを緩和できる。
【図面の簡単な説明】
【００１２】
【図１】図１は、一実施の形態に係る積層接合材料の概略構成を示す縦断面図である。
【図２】図２は、一実施の形態に係る半導体パッケージの概略構成を示す縦断面図である。
【図３】図３は、冷熱サイクル試験で用いた接合部材の構成を示すテーブルである。
【図４】図４は、冷熱サイクル試験で用いた接合部材の構成を示すテーブルである。
【図５】図５は、実施例１〜２および比較例１〜２の欠陥部変化率を比較して示す棒グラフである。
【図６】図６は、実施例３〜４および比較例３の欠陥部変化率を比較して示す棒グラフである。
【図７】図７は、実施例５〜６および比較例４〜５の欠陥部変化率を比較して示す棒グラフである。
【発明を実施するための形態】
【００１３】
実施形態の第１の態様に係る積層接合材料は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされている。
【００１４】
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、特に高温環境下において接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。本件発明者らの考えでは、基材の線膨張係数が、半導体素子の線膨張係数と基板や放熱部の材料の線膨張係数との中間にあってバランスが取れるため、特に高温環境下において半導体素子と基板のＣＴＥ差による接合部に生じる歪みを緩和できると考えられる。
【００１５】
実施形態の第２の態様に係る積層接合材料は、第１の態様に係る積層接合材料であって、前記基材の線膨張係数が５．９〜１４．４ｐｐｍ／Ｋである。
【００１６】
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、特に高温環境下において半導体素子側の接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。
【００１７】
実施形態の第３の態様に係る積層接合材料は、第１または２の態様に係る積層接合材料であって、前記基材の線膨張係数が７．０〜１１．６ｐｐｍ／Ｋである。
【００１８】
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、基板側の接合部に生じる歪みの緩和効果がより高く、より高い信頼性を達成できることが分かった。
【００１９】
実施形態の第４の態様に係る積層接合材料は、第１〜３のいずれかの態様に係る積層接合材料であって、前記基材は、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料、Ｃｕ−Ｗ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｍｏ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料のいずれかからなる。
【００２０】
このような態様によれば、基材が高い熱伝導性を有するため、接合部における過度な温度上昇を抑制でき、接合部に生じる熱的な歪み自体が低減され、結果として製品の長寿命化にさらに有利に作用する。
【００２１】
実施形態の第５の態様に係る積層接合材料は、第１〜４のいずれかの態様に係る積層接合材料であって、前記基材のＣｕ含有量が、６０％以下である。
【００２２】
このような態様によれば、基材の線膨張係数がより低くなるため、特に高温環境下においてＣＴＥ差による接合部に生じる歪みをさらに緩和できる。
【００２３】
実施形態の第６の態様に係る積層接合材料は、第１〜５のいずれかの態様に係る積層接合材料であって、前記基材のＣｕ含有量が、１５％以上である。
【００２４】
このような態様によれば、基材の熱伝導性がより高まるため、接合部に生じる熱的な歪み自体がさらに低減され得る。
【００２５】
実施形態の第７の態様に係る積層接合材料は、第１〜６のいずれかの態様に係る積層接合材料であって、前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている。
【００２６】
このような態様によれば、基材と鉛フリーはんだとの密着性を高めることができる。
【００２７】
実施形態の第８の態様に係る積層接合材料は、第１〜７のいずれかの態様に係る積層接合材料であって、前記第１面にコーティングされている鉛フリーはんだの厚さと、前記第２面にコーティングされている鉛フリーはんだの厚さのうちの少なくとも一方が、２０〜１００μｍである。
【００２８】
実施形態の第９の態様に係る積層接合材料は、第１〜８のいずれかの態様に係る積層接合材料であって、前記基材と前記第１面にコーティングされている鉛フリーはんだの厚さの比と、前記基材と前記第２面にコーティングされている鉛フリーはんだの厚さの比のうちの少なくとも一方が、２：１〜１０：１である。
【００２９】
実施形態の第１０の態様に係る積層接合材料は、第１〜９のいずれかの態様に係る積層接合材料であって、前記鉛フリーはんだの融点が、２１０℃以上である。前記鉛フリーはんだの融点が、２３０℃以上であってもよい。
【００３０】
このような態様によれば、半導体素子の動作温度の上昇により積層接合材料が２００℃以上の高温に達する場合であっても、積層接合材料に含まれる鉛フリーはんだが溶けて故障することが防止され得る。
【００３１】
実施形態の第１１の態様に係る半導体パッケージは、基板と、前記基板上に配置された半導体素子と、前記基板と前記半導体素子との間に配置され、前記基板と前記半導体素子とを接合する積層接合材料と、を備え、前記積層接合材料は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされている。
【００３２】
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、特に高温環境下において接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。本件発明者らの考えでは、積層接合材料に含まれる基材の線膨張係数が、半導体素子材料の線膨張係数と基板の線膨張係数との中間にあってバランスが取れるため、特に高温環境下において半導体素子と基板のＣＴＥ差による接合部に生じる歪みを緩和できると考えられる。
【００３３】
実施形態の第１２の態様に係る半導体パッケージは、基板と、前記基板上に配置された半導体素子と、前記基板と前記半導体素子との間に配置され、前記基板と前記半導体素子とを接合する第１積層接合材料と、前記基板の前記半導体素子とは逆側に配置された放熱部と、前記基板と前記放熱部との間に配置され、前記基板と前記放熱部とを接合する第２積層接合材料と、を備え、前記第１積層接合材料と前記第２積層接合材料のうちの少なくとも一方は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされている。
【００３４】
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、特に高温環境下において接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。本件発明者らの考えでは、積層接合材料に含まれる基材の線膨張係数が、半導体素子の線膨張係数と基板や放熱部の材料の線膨張係数との中間にあってバランスが取れるため、特に高温環境下において半導体素子と基板のＣＴＥ差による接合部に生じる歪みを緩和できると考えられる。
【００３５】
実施形態の第１３の態様に係る半導体パッケージは、第１１または１２の態様に係る半導体パッケージであって、前記基材の線膨張係数が５．９〜１４．４ｐｐｍ／Ｋである。
【００３６】
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、特に高温環境下において半導体素子側の接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。
【００３７】
実施形態の第１４の態様に係る半導体パッケージは、第１１〜１３のいずれかの態様に係る半導体パッケージであって、前記基材の線膨張係数が７．０〜１１．６ｐｐｍ／Ｋである。
【００３８】
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、基板側の接合部に生じる歪みの緩和効果がより高く、より高い信頼性を達成できることが分かった。
【００３９】
実施形態の第１５の態様に係る半導体パッケージは、第１１〜１４のいずれかの態様に係る半導体パッケージであって、前記基材は、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料、Ｃｕ−Ｗ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｍｏ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料のいずれかからなる。
【００４０】
このような態様によれば、基材が高い熱伝導性を有するため、接合部における過度な温度上昇を抑制でき、接合部に生じる熱的な歪み自体が低減され、結果として製品の長寿命化にさらに有利に作用する。
【００４１】
実施形態の第１６の態様に係る半導体パッケージは、第１１〜１５のいずれかの態様に係る半導体パッケージであって、前記基材のＣｕ含有量が、６０％以下である。
【００４２】
このような態様によれば、積層接合材料に含まれる基材の線膨張係数がより低くなるため、特に高温環境下においてＣＴＥ差による接合部に生じる歪みをさらに緩和できる。
【００４３】
実施形態の第１７の態様に係る半導体パッケージは、第１１〜１６のいずれかの態様に係る半導体パッケージであって、前記基材のＣｕ含有量が、１５％以上である。
【００４４】
このような態様によれば、積層接合材料に含まれる基材の熱伝導性がより高まるため、接合部に生じる熱的な歪み自体がさらに低減され得る。
【００４５】
実施形態の第１８の態様に係る半導体パッケージは、第１１〜１７のいずれかの態様に係る半導体パッケージであって、前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている。
【００４６】
このような態様によれば、積層接合材料に含まれる基材と鉛フリーはんだとの密着性を高めることができる。
【００４７】
実施形態の第１９の態様に係る半導体パッケージは、第１１〜１８のいずれかの態様に係る半導体パッケージであって、前記第１面にコーティングされている鉛フリーはんだの厚さと、前記第２面にコーティングされている鉛フリーはんだの厚さのうちの少なくとも一方が、２０〜１００μｍである。
【００４８】
実施形態の第２０の態様に係る半導体パッケージは、第１１〜１９のいずれかの態様に係る半導体パッケージであって、前記基材と前記第１面にコーティングされている鉛フリーはんだの厚さの比と、前記基材と前記第２面にコーティングされている鉛フリーはんだの厚さの比のうちの少なくとも一方が、２：１〜１０：１である。
【００４９】
実施形態の第２１の態様に係る半導体パッケージは、第１１〜２０のいずれかの態様に係る半導体パッケージであって、前記鉛フリーはんだの融点が、２１０℃以上である。前記鉛フリーはんだの融点が、２３０℃以上であってもよい。
【００５０】
このような態様によれば、半導体素子の動作温度の上昇により積層接合材料が２００℃以上の高温に達する場合であっても、積層接合材料に含まれる鉛フリーはんだが溶けて故障することが防止され得る。
【００５１】
実施形態の第２２の態様に係るパワーモジュールは、基板と、前記基板上に配置されたパワー半導体素子と、前記基板と前記パワー半導体素子との間に配置され、前記基板と前記パワー半導体素子とを接合する積層接合材料と、を備え、前記積層接合材料は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋ以下であり、第１面および第２面が鉛フリーはんだでコーティングされている。
【００５２】
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、特に高温環境下において接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。本件発明者らの考えでは、積層接合材料に含まれる基材の線膨張係数が、半導体素子の線膨張係数と基板の線膨張係数との中間にあってバランスが取れるため、特に高温環境下において半導体素子と基板のＣＴＥ差による接合部に生じる歪みを緩和できると考えられる。
【００５３】
実施形態の第２３の態様に係るパワーモジュールは、基板と、前記基板上に配置されたパワー半導体素子と、前記基板と前記パワー半導体素子との間に配置され、前記基板と前記パワー半導体素子とを接合する第１積層接合材料と、前記基板の前記パワー半導体素子とは逆側に配置された放熱部と、前記基板と前記放熱部との間に配置され、前記基板と前記放熱部とを接合する第２積層接合材料と、を備え、前記第１積層接合材料と前記第２積層接合材料のうちの少なくとも一方は、基材の線膨張係数が５．５〜１５．５ｐｐｍ／Ｋ以下であり、第１面および第２面が鉛フリーはんだでコーティングされている。
【００５４】
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、特に高温環境下において接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。本件発明者らの考えでは、積層接合材料に含まれる基材の線膨張係数が、半導体素子の線膨張係数と基板や放熱部の材料の線膨張係数との中間にあってバランスが取れるため、特に高温環境下において半導体素子と基板のＣＴＥ差による接合部に生じる歪みを緩和できると考えられる。
【００５５】
実施形態の第２４の態様に係るパワーモジュールは、第２２または２３の態様に係るパワーモジュールであって、前記基材の線膨張係数が５．９〜１４．４ｐｐｍ／Ｋである。
【００５６】
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、特に高温環境下において半導体素子側の接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。
【００５７】
実施形態の第２５の態様に係るパワーモジュールは、第２２〜２４のいずれかの態様に係るパワーモジュールであって、前記基材の線膨張係数が７．０〜１１．６ｐｐｍ／Ｋである。
【００５８】
本件発明者らが冷熱サイクル試験により実際に検証したところ、このような態様によれば、基板側の接合部に生じる歪みの緩和効果がより高く、より高い信頼性を達成できることが分かった。
【００５９】
実施形態の第２６の態様に係るパワーモジュールは、第２２〜２５のいずれかの態様に係るパワーモジュールであって、前記基材は、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料、Ｃｕ−Ｗ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｍｏ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料のいずれかからなる。
【００６０】
このような態様によれば、基材が高い熱伝導性を有するため、接合部における過度な温度上昇を抑制でき、接合部に生じる熱的な歪み自体が低減され、結果として製品の長寿命化にさらに有利に作用する。
【００６１】
実施形態の第２７の態様に係るパワーモジュールは、第２２〜２６のいずれかの態様に係るパワーモジュールであって、前記基材のＣｕ含有量が、６０％以下である。
【００６２】
このような態様によれば、積層接合材料に含まれる基材の線膨張係数がより低くなるため、特に高温環境下においてＣＴＥ差による接合部に生じる歪みをさらに緩和できる。
【００６３】
実施形態の第２８の態様に係るパワーモジュールは、第２２〜２７のいずれかの態様に係るパワーモジュールであって、前記基材のＣｕ含有量が、１５％以上である。
【００６４】
このような態様によれば、積層接合材料に含まれる基材の熱伝導性がより高まるため、接合部に生じる熱的な歪み自体がさらに低減され得る。
【００６５】
実施形態の第２９の態様に係るパワーモジュールは、第２２〜２８のいずれかの態様に係るパワーモジュールであって、前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている。
【００６６】
このような態様によれば、積層接合材料に含まれる基材と鉛フリーはんだとの密着性を高めることができる。
【００６７】
実施形態の第３０の態様に係るパワーモジュールは、第２２〜２９のいずれかの態様に係るパワーモジュールであって、前記第１面にコーティングされている鉛フリーはんだの厚さと、前記第２面にコーティングされている鉛フリーはんだの厚さのうちの少なくとも一方が、２０〜１００μｍである。
【００６８】
実施形態の第３１の態様に係るパワーモジュールは、第２２〜３０のいずれかの態様に係るパワーモジュールであって、前記基材と前記第１面にコーティングされている鉛フリーはんだの厚さの比と、前記基材と前記第２面にコーティングされている鉛フリーはんだの厚さの比のうちの少なくとも一方が、２：１〜１０：１である。
【００６９】
実施形態の第３２の態様に係るパワーモジュールは、第２２〜３１のいずれかの態様に係るパワーモジュールであって、前記鉛フリーはんだの融点が、２１０℃以上である。前記鉛フリーはんだの融点が、２３０℃以上であってもよい。
【００７０】
このような態様によれば、パワー半導体素子の動作温度の上昇により積層接合材料が２００℃以上の高温に達する場合であっても、積層接合材料に含まれる鉛フリーはんだが溶けて故障することが防止され得る。
【００７１】
以下に、添付の図面を参照して、実施の形態の具体例を詳細に説明する。なお、以下の説明および以下の説明で用いる図面では、同一に構成され得る部分について、同一の符号を用いるとともに、重複する説明を省略する。
【００７２】
（積層接合材料）
図１は、一実施の形態に係る積層接合材料１０の概略構成を示す縦断面図である。
【００７３】
図１に示すように、積層接合材料１０は、基材１１と、基材１１の第１面および第２面にコーティングされている鉛フリーはんだ１２ａ、１２ｂとを有している。
【００７４】
このうち基材１１は、線膨張係数が５．５〜１５．５ｐｐｍ／Ｋの材料からなる。基材１１は、線膨張係数が５．９〜１４．４ｐｐｍ／Ｋであることがより好ましく、線膨張係数が７．０〜１１．６ｐｐｍ／Ｋであることが特に好ましい。具体的には、たとえば、基材１１として、Ｃｕ−Ｗ基材料またはＣｕ−Ｍｏ基材料が用いられる。基材１１として、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料が用いられてもよい。基材１１として、Ｃｕ−Ｗ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｍｏ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料のいずれかが用いられてもよい。基材１１が複合材料からなる場合には、中央に位置するＣｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料またはＣｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料と、その一方の面に積層されているＣｕ基材料の厚さの比は、たとえば４：１〜１：２であってもよい。
【００７５】
なお、本明細書において、Ｃｕ−Ｗ基材料とは、当該材料を構成する元素のうち、質量比でＣｕとＷが最も多い材料をいい、好ましくは当該材料全体に対してＣｕとＷの含有量の合計が質量比で５０％以上である。Ｃｕ−Ｗ基材料は、ＣｕとＷ以外の元素を不純物として含んでいてもよい。また、Ｃｕ−Ｍｏ基材料とは、当該材料を構成する元素のうち、質量比でＣｕとＭｏが最も多い材料をいい、好ましくは当該材料全体に対してＣｕとＭｏの含有量の合計が質量比で５０％以上である。Ｃｕ−Ｍｏ基材料は、ＣｕとＭｏ以外の元素を不純物として含んでいてもよい。
【００７６】
基材１１のＣｕ含有量が増加すると、熱膨張率が大きくなるため、基材１１のＣｕ含有量は、質量比で６０％以下であることが好ましい。
【００７７】
また、基材１１のＣｕ含有量が増加すると、熱伝導率が向上するため、基材１１のＣｕ含有量は、質量比で１５％以上であることが好ましい。
【００７８】
図１に示すように、鉛フリーはんだ１２ａ、１２ｂは、基材１１の第１面（図示された例では上面）および第２面（図示された例では下面）にそれぞれコーティングされている。
【００７９】
鉛フリーはんだ１２ａ、１２ｂの材料は、特に限定されるものではないが、たとえばＳｎＡｇＣｕ基合金などが用いられてもよい。なお、ＳｎＡｇＣｕ基合金とは、当該合金を構成する元素のうち、質量比でＳｎとＡｇとＣｕが最も多い合金をいい、好ましくは当該合金全体に対してＳｎとＡｇとＣｕの含有量の合計が質量比で５０％以上である。ＳｎＡｇＣｕ基合金は、ＳｎとＡｇとＣｕ以外の元素を不純物として含んでいてもよい。具体的には、たとえば、鉛フリーはんだ１２ａ、１２ｂとして、ＳＡＣ３０５（Ｓｎ３．０Ａｇ０．５Ｃｕ）が用いられてもよい。
【００８０】
第１面にコーティングされている鉛フリーはんだ１２ａと第２面にコーティングされている鉛フリーはんだ１２ｂとは、同一の組成を有していてもよいし、互いに異なる組成を有していてもよい。
【００８１】
鉛フリーはんだ１２ａ、１２ｂの融点は、２１０℃以上であることが好ましく、２３０℃以上であってもよいし、２４０℃以上であってもよいし、２５０℃以上であってもよい。
【００８２】
第１面にコーティングされている鉛フリーはんだ１２ａの厚さと、第２面にコーティングされている鉛フリーはんだ１２ｂの厚さのうちの少なくとも一方は、２０〜１００μｍであることが好ましい。第１面にコーティングされている鉛フリーはんだ１２ａの厚さと、第２面にコーティングされている鉛フリーはんだ１２ｂの厚さの両方とも、２０〜１００μｍであってもよい。
【００８３】
基材１１と第１面にコーティングされている鉛フリーはんだ１２ａの厚さの比と、基材１１と第２面にコーティングされている鉛フリーはんだ１２ｂの厚さの比のうちの少なくとも一方は、２：１〜１０：１であることが好ましい。基材１１と第１面にコーティングされている鉛フリーはんだ１２ａの厚さの比と、基材１１と第２面にコーティングされている鉛フリーはんだ１２ｂの厚さの比の両方とも、２：１〜１０：１であってもよい。
【００８４】
鉛フリーはんだ１２ａ、１２ｂのコーティングは、めっきなどの既存の方法で行われる。クラッドでコーティングの厚さを調整してもよい。
【００８５】
図１に示すように、基材１１の第１面および第２面の少なくとも一方と鉛フリーはんだ１２ａ、１２ｂとの界面が、基材１１側から順にＮｉ、Ｓｎにより下地処理（たとえばめっき処理）されていることが好ましい。基材１１とＳｎとの間がＮｉで下地処理されていることで、基材１１側へのＳｎの拡散を抑制できる。またＮｉ上にＳｎが下地処理されていることで、鉛フリーはんだ１２ａ、１２ｂをコーティングしやすくなる。したがって、基材１１と鉛フリーはんだ１２ａ、１２ｂとの密着性が高まる。基材１１の第１面および第２面の両方と鉛フリーはんだ１２ａ、１２ｂとの界面が、基材１１側から順にＮｉ、Ｓｎにより下地処理（たとえばめっき処理）されていてもよい。
【００８６】
図示された例では、基材１１の第１面と鉛フリーはんだ１２ａとの間に下地処理による第１下地層１３ａが形成されており、基材１１の第２面と鉛フリーはんだ１２ｂとの間に下地処理による第２下地層１３ｂが形成されている。
【００８７】
（半導体パッケージ、パワーモジュール）
次に、図２を参照し、一実施の形態に係る半導体パッケージ２０について説明する。なお、本明細書において、半導体パッケージ２０に含まれる半導体素子２２がパワー半導体素子である場合には、そのような半導体パッケージ２０（すなわちパワー半導体パッケージ）をパワーモジュールということがある。
【００８８】
図２は、一実施の形態に係る半導体パッケージ２０の概略構成を示す縦断面図である。
【００８９】
図２に示すように、半導体パッケージ２０は、基板２１と、基板２１上に配置された半導体素子２２と、基板２１と半導体素子２２とを接合する第１積層接合材料１０ａとを有している。
【００９０】
このうち第１積層接合材料１０ａの構成は、上述した一実施の形態に係る積層接合材料１０の構成と同じであり、説明を省略する。
【００９１】
基板２１の種類は、特に限定されるものではないが、たとえばＤＢＣ（Ｄｉｒｅｃｔ  Ｂｏｎｄｅｄ  Ｃｏｐｐｅｒ）基板またはＤＢＡ（Ｄｉｒｅｃｔ  Ｂｏｎｄｅｄ  Ａｌｍｉｎｉｕｍ）基板が用いられる。
【００９２】
図２に示すように、半導体素子２２は、基板２１上に第１積層接合材料１０ａを介して配置されており、基板２１と半導体素子２２とは第１積層接合材料１０ａによって接合されている。
【００９３】
半導体素子２２の種類は、特に限定されるものではないが、たとえばパワートランジスタやパワーダイオードなどのパワー半導体素子が用いられる。この場合、半導体素子２２の動作温度の上昇により第１積層接合材料１０ａが２００℃以上の高温に達することがあっても、第１積層接合材料１０ａにおいて、鉛フリーはんだ１２ａ、１２ｂの融点が２１０℃以上であれば、鉛フリーはんだ１２ａ、１２ｂが溶けて故障することが防止され得る。
【００９４】
本実施の形態では、図２に示すように、半導体パッケージ２０は、基板２１上に配置された放熱部２３と、基板２１と放熱部２３とを接合する第２積層接合材料１０ｂとをさらに有している。
【００９５】
このうち第２積層接合材料１０ｂの構成は、上述した一実施の形態に係る積層接合材料１０の構成と同じであり、説明を省略する。
【００９６】
図２に示すように、放熱部２３は、基板２１の半導体素子２２とは逆側に第２積層接合材料１０ｂを介して配置されており、基板２１と放熱部２３とは第２積層接合材料１０ｂによって接合されている。
【００９７】
図２に示す例では、放熱部２３は、放熱板２３ａと、放熱板２３ａの一方の面（図示された例では下面）に密着して固定された放熱フィン２３ｂとを有しており、放熱板２３ａの他方の面（図示された例では上面）は第２積層接合材料１０ｂに密着して固定されている。放熱部２３の材料としては、熱伝導性の高い材料が用いられ、たとえば、ＣｕＭｏやＣｕＷが用いられる。
【００９８】
本件発明者らが後述する冷熱サイクル試験により実際に検証したところ、以上のような本実施の形態によれば、特に高温環境下において接合部に生じる歪みを緩和でき、高信頼性を達成できることが分かった。本件発明者らの考えでは、第１積層接合材料１０ａおよび第２積層接合材料１０ｂに含まれる基材１１の線膨張係数が、半導体素子２２の線膨張係数と基板２１や放熱部２３の材料の線膨張係数との中間にあってバランスが取れるため、特に高温環境下において半導体素子２２と基板２１や放熱部２３のＣＴＥ差によって、半導体素子２２と基板２１との間の接合部および基板２１と放熱部２３との間の接合部に生じる歪みを緩和できると考えられる。
【００９９】
また、本実施の形態によれば、第１積層接合材料１０ａおよび第２積層接合材料１０ｂに含まれる基材１１が、Ｃｕ−Ｗ基材料、Ｃｕ−Ｍｏ基材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料、Ｃｕ−Ｗ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｍｏ基材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料、Ｃｕ−Ｗ基材料とＣｕ−Ｍｏ基材料との積層材料の第１面および第２面にそれぞれＣｕ基材料が積層された複合材料のいずれかからなり、基材１１が高い熱伝導性を有するため、接合部における過度な温度上昇を抑制でき、接合部に生じる熱的な歪み自体が低減され、結果として半導体パッケージ２０の製品としての長寿命化にさらに有利に作用する。
【０１００】
また、本実施の形態によれば、第１積層接合材料１０ａおよび第２積層接合材料１０ｂに含まれる基材１１のＣｕ含有量が６０％以下であるため、当該基材１１の線膨張係数がより低くなり、特に高温環境下においてＣＴＥ差による接合部に生じる歪みをさらに緩和できる。
【０１０１】
また、本実施の形態によれば、第１積層接合材料１０ａおよび第２積層接合材料１０ｂに含まれる基材１１のＣｕ含有量が１５％以上であるため、当該基材１１の熱伝導性がより高まり、接合部に生じる熱的な歪み自体がさらに低減され得る。
【０１０２】
また、本実施の形態によれば、第１積層接合材料１０ａおよび第２積層接合材料１０ｂにおいて、基材１１の第１面および第２面のうちの少なくとも一方と鉛フリーはんだ１２ａ、１２ｂとの界面が、基材１１側から順にＮｉ、Ｓｎにより下地処理されているため、基材１１と鉛フリーはんだ１２ａ、１２ｂとの密着性を高めることができる。
【０１０３】
また、本実施の形態によれば、第１積層接合材料１０ａおよび第２積層接合材料１０ｂにおいて、鉛フリーはんだ１２ａ、１２ｂの融点が２１０℃以上であるため、半導体素子２２の動作温度の上昇により第１積層接合材料１０ａおよび第２積層接合材料１０ｂが２００℃以上の高温に達する場合であっても、第１積層接合材料１０ａおよび第２積層接合材料１０ｂに含まれる鉛フリーはんだ１２ａ、１２ｂが溶けて故障することが防止され得る。
【０１０４】
（実施例）
次に、本実施の形態に係る具体的な実施例について説明する。
【０１０５】
本件発明者らは、図３および図４に示すように、実施例１〜２０および比較例１〜７の接合材料（６．５ｍｍ□）をそれぞれ用意し、各接合材料を用いて基板（２０ｍｍ□、厚さ２ｍｍのＣｕブロック）と半導体素子（５．５ｍｍ□、厚さ０．４ｍｍのＳｉチップ）とを接合したサンプルを作成した。次に、各サンプルに対して、冷熱衝撃装置  ＴＳＡ−７１Ｌ−Ａ（エスペック（株）製）を使用して、−４０℃〜＋１５０℃（各さらし時間０．５ｈ）の試験条件にて、冷熱サイクル試験を実施した。そして、冷熱サイクル試験前、２５０サイクル後、５００サイクル後、１０００サイクル後の各時点における各サンプルに対して、超音波映像装置  ＦｉｎｅＳＡＴ  ＦＡＳ２００ＩＩ（日立建機ファインテック（株）製）を使用して、Ｓｉチップ側およびＣｕベース側の各々からＳＡＴ観察を行って、ＳＡＴ観察画像から接合部の欠陥部面積率を算出し、その変化率（欠陥部変化率）を評価した。ここで、欠陥部変化率は、下式（１）により計算した。
欠陥部変化率（％）＝｛（１０００サイクル後の欠陥部面積率−冷熱サイクル試験前の欠陥部面積率）／１０００サイクル後の欠陥部面積率｝×１００        式（１）
【０１０６】
図３および図４の「欠陥部変化率」の列は、試験結果を示している。図３および図４において、欠陥部変化率「◎」は、Ｓｉチップ側の欠陥部変化率が５０％未満であり、かつ、Ｃｕベース側の欠陥部変化率が９９．５％未満のものである。欠陥部変化率「〇」は、Ｓｉチップ側の欠陥部変化率が５０％未満であるが、Ｃｕベース側の欠陥部変化率が９９．５％以上のものである。欠陥部変化率「×」は、Ｓｉチップ側の欠陥部変化率が５０％以上のものである。
【０１０７】
図５は、実施例１〜２および比較例１〜２の欠陥部変化率を比較して示す棒グラフである。図６は、実施例３〜４および比較例３の欠陥部変化率を比較して示す棒グラフである。図７は、実施例５〜６および比較例４〜５の欠陥部変化率を比較して示す棒グラフである。
【０１０８】
図３〜図７に示すように、実施例１〜２０ではいずれも、１０００サイクル後のＳｉチップ側の欠陥部変化率が５０％未満であり、特に高温環境下においてＳｉチップ側の接合部に生じる歪みを緩和でき、高信頼性であることが確認された。他方、図４に示すように、比較例１〜７では、１０００サイクル後のＳｉチップ側の欠陥部変化率が５０％以上（比較例１〜５では８０％以上）であり、特に高温環境下においてＳｉチップ側の接合部に生じる歪みを緩和できず、信頼性が低いことが確認された。実施例１〜２０は基材の線膨張係数が５．９〜１４．４ｐｐｍ／Ｋである。一方、比較例１、４は基材が存在せず、比較例２〜３、５は基材の線膨張係数が１７．１ｐｐｍ／Ｋと高く、比較例６〜７は基材の線膨張係数が４．６〜５．２ｐｐｍ／Ｋと低い。したがって、基材の第１面および第２面が鉛フリーはんだでコーティングされた積層接合材料において、基材の線膨張係数が５．５（５．９と４．６の中間）〜１５．５（１４．４と１７．１の中間）ｐｐｍ／Ｋ、より好ましくは５．９〜１４．４ｐｐｍ／Ｋであれば、１０００サイクル後のＳｉチップ側の欠陥部変化率が５０％未満となり、特にＳｉチップ側の接合部に生じる歪みを緩和でき、高信頼性を達成できると言える。
【０１０９】
また、図３および図４に示すように、実施例１〜６、９〜１０、１２〜１８では、Ｃｕベース側の欠陥部変化率が９９．５％未満であり、Ｃｕベース側の接合部に生じる歪みの緩和効果がより高いことが確認された。実施例１〜６、９〜１０、１２〜１８は基材の線膨張係数が７．０〜１１．６ｐｐｍ／Ｋであるのに対し、実施例７〜８、１１は基材の線膨張係数が５．９〜６．８ｐｐｍ／Ｋであり、実施例１９〜２０は基材の線膨張係数が１３．８〜１４．４ｐｐｍ／Ｋである。このことから、基材の第１面および第２面が鉛フリーはんだでコーティングされた積層接合材料において、接合部に生じる歪みの緩和効果がより高く、より高い信頼性を達成するためには、基材の線膨張係数は７．０〜１１．６ｐｐｍ／Ｋであることがより好ましいと言える。
【０１１０】
以上、本発明の実施の形態および変形例を例示により説明したが、本発明の範囲はこれらに限定されるものではなく、請求項に記載された範囲内において目的に応じて変更・変形することが可能である。また、各実施の形態および変形例は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
【符号の説明】
【０１１１】
１０    積層接合材料
１１    基材
１２ａ  鉛フリーはんだ
１２ｂ  鉛フリーはんだ
１３ａ  第１下地層
１３ｂ  第２下地層
２０    半導体パッケージ（パワーモジュール）
２１    基板
２２    半導体（パワー半導体）
２３    放熱部
２３ａ  放熱板
２３ｂ  放熱フィン
【要約】      （修正有）【課題】特に高温環境下において接合部に生じる歪みを緩和できる積層接合材料、半導体パッケージおよびパワーモジュールを提供する。【解決手段】積層接合材料１０において、、基材１１の線膨張係数は、５．５〜１５．５ｐｐｍ／Ｋであり、第１面及び第２面は、鉛フリーはんだ１２ａ、１２ｂでコーティングされている。基材１１は、Ｃｕ−Ｗ基、Ｃｕ−Ｍｏ基材料又はＣｕ−Ｗ、Ｃｕ−Ｍｏ基材料の積層材料、Ｃｕ−Ｗ、Ｃｕ−Ｍｏ基材料にＣｕ基材料が積層された複合材料である。基材１１の第１面と鉛フリーはんだ１２ａとの間に下地処理による第１下地層１３ａを、基材１１の第２面と鉛フリーはんだ１２ｂとの間に下地処理による第２下地層１３ｂを、形成してもよい。【選択図】図１【図１】
0006871524.tif 000002
【図２】
0006871524.tif 000003
【図３】
0006871524.tif 000004
【図４】
0006871524.tif 000005
【図５】
0006871524.tif 000006
【図６】
0006871524.tif 000007
【図７】
0006871524.tif 000008