(57)【特許請求の範囲】
【請求項１】
基板と、前記基板の厚さ方向の一方の面上に配置される配線層とを備える回路モジュールを複数積層した半導体モジュールの製造方法であって、
前記配線層を厚さ方向に貫通して前記基板の途中まで到達する溝部を前記回路モジュールの外周側端部に形成するステップと、
前記溝部が形成された回路モジュールを一対として、互いの前記配線層を対向させるとともに、前記溝部を厚さ方向において位置合わせするステップと、
一対の前記回路モジュールの前記配線層を接合することで、一対の前記回路モジュールを接合するステップと、
一方の前記回路モジュールの前記基板の面のうち、前記配線層の配置される配置面とは逆の反対面を前記溝部の底面を超えるまで研磨するステップと、
研磨された一方の前記回路モジュールの前記溝部よりも外周側の端部を除去するステップと、
を備える半導体モジュールの製造方法。
【請求項２】
前記溝部を形成するステップにおいて、前記溝部は、前記配線層の外周に沿って形成される請求項１に記載の半導体モジュールの製造方法。
【請求項３】
前記溝部を形成するステップにおいて、前記溝部は、前記配線層の外周端よりも径方向内側に形成される請求項１又は２に記載の半導体モジュールの製造方法。
【請求項４】
一方の前記回路モジュールの前記端部を除去するステップにおいて一方の前記回路モジュールの端部が除去された一対の前記回路モジュールを一組として、前記回路モジュールの研磨された前記反対面を互いに接合することで、二組の前記回路モジュールを互いに接合するステップと、
一方の組の前記回路モジュールの他方の前記回路モジュールの反対面を前記溝部の底面を超えるまで研磨するステップと、
研磨された一方の組の前記回路モジュールの前記溝部よりも外周側の端部を除去するステップと、
をさらに備える請求項１乃至３のいずれかに記載の半導体モジュールの製造方法。
【請求項５】
研磨するステップにおいて研磨された他方の前記回路モジュールの反対面に１又は複数の他の組の前記回路モジュールを順に接合するステップと、
他の組の前記回路モジュールの接合ごとに、厚さ方向に沿って最も外側に配置される前記回路モジュールの反対面を前記溝部の底面を超えるまで研磨するステップと、
他の組の前記回路モジュールの接合ごとに、研磨された前記回路モジュールの前記溝部よりも外周側の端部を除去するステップと、
をさらに備える請求項４に記載の半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールの製造方法に関する。
【背景技術】
【０００２】
従来より、記憶装置としてＤＲＡＭ（Dynamic Random Access Memory）等の揮発性メモリ（ＲＡＭ）が知られている。ＤＲＡＭには、演算装置（以下、論理チップという）の高性能化やデータ量の増大に耐えうる大容量化が求められている。そこで、メモリ（メモリセルアレイ、メモリチップ）の微細化及びセルの平面的な増設による大容量化が図られてきた。一方で、微細化によるノイズへの惰弱性や、ダイ面積の増加等により、この種の大容量化は限界に達してきている。【０００３】
そこで、昨今では、平面的なメモリを複数積層して３次元化（３Ｄ化）して大容量化を実現する技術が開発されている。例えば、２つのウェハを積層するウェハの製造方法が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２９７６５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の半導体ウェハの製造方法では、２つのウェハがホットメルト接着剤で接合される。そして、特許文献１に記載の半導体ウェハの製造方法では、２つのウェハのそれぞれが研磨されて薄肉化された後、互いに剥離される。【０００６】
ところで、複数積層されたメモリにおいて、積層されたメモリ同士は、より強固に接合されて、容易に分離しないのが好ましい。これに対し、特許文献１に記載の半導体ウェハの製造方法では、２つのウェハは、最終的に剥離されることが前提であるため、容易に分離できないようにすることをしていない。【０００７】
また、各メモリにおける他のメモリとの接合面の外周側端部は、一般的に、径方向の外側に向けて湾曲する湾曲面で形成される。これにより、対向するメモリの接合面が互いに接合されたとしても、それぞれのメモリの接合面の外周側端部は、互いに離れた状態のまま維持される。そのため、積層されるメモリの接合面の外周側端部は、平面として形成される場合に比べ、分離されやすい構成となる。【０００８】
本発明は、積層されたメモリ同士が分離するのを抑制可能な半導体モジュールの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、基板と、前記基板の厚さ方向の一方の面上に配置される配線層とを備える回路モジュールを複数積層した半導体モジュールの製造方法であって、前記配線層を厚さ方向に貫通して前記基板の途中まで到達する溝部を前記回路モジュールの外周側端部に形成するステップと、前記溝部が形成された回路モジュールを一対として、互いの前記配線層を対向させるとともに、前記溝部を厚さ方向において位置合わせするステップと、一対の前記回路モジュールの前記配線層を接合することで、一対の前記回路モジュールを接合するステップと、一方の前記回路モジュールの前記基板の面のうち、前記配線層の配置される配置面とは逆の反対面を前記溝部の底面を超えるまで研磨するステップと、研磨された一方の前記回路モジュールの前記溝部よりも外周側の端部を除去するステップと、を備える半導体モジュールの製造方法に関する。【００１０】
また、前記溝部を形成するステップにおいて、前記溝部は、前記配線層の外周に沿って形成されるのが好ましい。【００１１】
また、前記溝部を形成するステップにおいて、前記溝部は、前記配線層の外周端よりも径方向内側に形成されるのが好ましい。【００１２】
また、半導体モジュールの製造方法は、一方の前記回路モジュールの前記端部を除去するステップにおいて一方の前記回路モジュールの端部が除去された一対の前記回路モジュールを一組として、前記回路モジュールの研磨された前記反対面を互いに接合することで、二組の前記回路モジュールを互いに接合するステップと、一方の組の前記回路モジュールの他方の前記回路モジュールの反対面を前記溝部の底面を超えるまで研磨するステップと、研磨された一方の組の前記回路モジュールの前記溝部よりも外周側の端部を除去するステップと、をさらに備えるのが好ましい。【００１３】
また、二組の前記回路モジュールを互いに接合するステップはさらに、研磨するステップにおいて研磨された他方の前記回路モジュールの反対面に１又は複数の他の組の前記回路モジュールを順に接合し、一方の組の前記回路モジュールを研磨するステップはさらに、他の組の前記回路モジュールの接合ごとに、厚さ方向に沿って最も外側に配置される前記回路モジュールの反対面を前記溝部の底面を超えるまで研磨し、一方の組の前記回路モジュールの前記端部を除去するステップはさらに、他の組の前記回路モジュールの接合ごとに、研磨された前記回路モジュールの前記溝部よりも外周側の端部を除去するのが好ましい。
【発明の効果】
【００１４】
本発明によれば、積層されたメモリ同士が分離するのを抑制可能な半導体モジュールの製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る半導体モジュールの概略側面図を示す。
【図２】一実施形態の半導体モジュールの製造方法における、回路モジュールの概略側面図を示す。
【図３】一実施形態の半導体モジュールの製造方法において、溝部が形成された回路モジュールの概略側面図を示す。
【図４】一実施形態の半導体モジュールの製造方法において、接合された一対の回路モジュールの概略側面図を示す。
【図５】一実施形態の半導体モジュールの製造方法において、一対の回路モジュールの概略側面図であって、一方の回路モジュールの端部が除去された概略側面図を示す。
【発明を実施するための形態】
【００１６】
以下、本発明に係る一実施形態の半導体モジュール１の製造方法について、図１〜図５を参照して説明する。
【００１７】
まず、本実施形態の半導体モジュール１の製造方法によって製造される半導体モジュール１について、図１を参照して説明する。
半導体モジュール１は、例えば、積層型のＤＲＡＭ等を構成するチップである。具体的には、本実施形態に係る半導体モジュール１は、積層された状態でＤＲＡＭ等を構成する。半導体モジュール１は、図１に示すように、複数の回路モジュール１０を備える。半導体モジュール１は、回路モジュール１０を複数積層されて構成される。
【００１８】
回路モジュール１０は、板状に形成される。回路モジュール１０は、基板１１と、配線層１２と、を備える。回路モジュール１０は、例えば、メモリである。
【００１９】
基板１１は、例えば、Ｓｉ基板である。基板１１は、例えば、平面視円形で形成される。本実施形態において、基板１１の厚さ方向Ｔの一方の面は、配置面として説明される、また、本実施形態において、基板１１の厚さ方向Ｔの他方の面（配置面とは逆の面）は、反対面として説明される。基板１１の反対面は、平面として構成される。また、本実施形態において、基板１１は、１０μｍ以下の厚さで構成される。
【００２０】
配線層１２は、導体層（図示せず）及びシリコン酸化膜（図示せず）を含む層である。配線層１２は、例えば、導体層の周囲にシリコン酸化膜が配置されて形成される。本実施形態において、配線層１２は、基板１１の厚さ方向Ｔの一方の面上に配置される。具体的には、本実施形態において、配線層１２は、基板１１の配置面の上に配置される。配線層１２の面のうち、基板１１に対向する面とは逆の面は、平面として構成される。
【００２１】
以上の回路モジュール１０によれば、互いに配線層１２を対向させて接合された一対の回路モジュール１０が一組とされる。このとき、配線層１２の面のうち、基板１１に対向する面とは逆の面が接合面となる。即ち、配線層１２同士の接合面の外周側端部は、平面として構成される。したがって、一対の回路モジュール１０の配線層１２同士の接合面の外周側端部は、平面同士を接合した構成になる。そして、複数組の回路モジュール１０が基板１１の反対面で互いに接合されることで、半導体モジュール１は構成される。
【００２２】
基板１１の反対面は、他方の組の回路モジュール１０の基板１１との接合面となる。即ち、基板１１の反対面の外周側端部は、平面として構成される。したがって、複数組の回路モジュール１０の基板１１同士の外周側端部は、平面同士を接合した構成となる。
【００２３】
次に、本実施形態に係る半導体モジュール１の製造方法について図２〜図５を参照して説明する。本実施形態に係る半導体モジュール１の製造方法は、溝部１３を形成するステップと、位置合わせするステップと、一対の回路モジュール１０を接合するステップと、一方の回路モジュール１０を研磨するステップと、一方の回路モジュール１０の端部を除去するステップと、を備える。また、本実施形態に係る半導体モジュール１の製造方法は、二組の回路モジュール１０を互いに接合するステップと、一方の組の回路モジュール１０を研磨するステップと、一方の組の回路モジュール１０の端部を除去するステップと、をさらに備える。
【００２４】
まず、溝部１３を形成するステップが実行される。例えば、図２に示すような、基板１１の配置面上に配線層１２を配置した回路モジュール１０が用意される。この回路モジュール１０の基板１１及び配線層１２の外周側端部は、湾曲面として構成される。そして、図３に示すように、配線層１２の厚さ方向Ｔに貫通して基板１１の途中まで到達する溝部１３が回路モジュール１０の外周側端部に形成される。具体的には、溝部１３は、配線層１２の外周に沿って形成される。また、溝部１３は、配線層１２の外周端よりも径方向Ｄ内側に形成される。溝部１３は、例えば、回路モジュール１０を面内方向で回転させるとともに、ダイシングブレード１００を用いて回路モジュール１０の外周端部を外周に沿って削ることで形成される。本実施形態において、溝部１３は、基板１１の表面から底面Ｂまでの深さを２０μｍ以上とするように形成される。また、本実施形態において、溝部１３は、基板１１の外周端から２ｍｍ以上、径方向Ｄの内側に離れた位置に形成される。そして、本実施形態において、溝部１３は、６０μｍ以下の幅のダイシングブレード１００を用いて形成される。また、回路モジュール１０の配線層１２は、溝部１３の形成の前に、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により所定の厚さまで研磨される。
【００２５】
次いで、位置合わせするステップが実行される。位置合わせするステップでは、図４に示すように、溝部１３が形成された回路モジュール１０を一対として、互いの配線層１２を対向させるとともに、溝部１３を厚さ方向Ｔにおいて位置合わせする。これにより、一対の回路モジュール１０のそれぞれの溝部１３は、底面Ｂを対向させた状態に配置される。また、一対の回路モジュール１０の配線層１２のうち、溝部１３よりも外周側の配線層１２は、互いに対向する位置に配置される。
【００２６】
次いで、一対の回路モジュール１０を接合するステップが実行される。一対の回路モジュール１０を接合するステップでは、一対の回路モジュール１０の配線層１２が接合される。これにより、溝部１３よりも径方向Ｄの内側の配線層１２が互いに接合される。また、溝部１３よりも径方向Ｄの外側の配線層１２も互いに接合される。
【００２７】
次いで、一方の回路モジュール１０を研磨するステップが実行される。一方の回路モジュール１０を研磨するステップでは、一方の回路モジュール１０の基板１１の面のうち、配線層１２の配線される配置面とは逆の反対面が溝部１３の底面Ｂを超えるまで研磨される。
【００２８】
次いで、一方の回路モジュール１０の端部を除去するステップが実行される。一方の回路モジュール１０の端部を除去するステップでは、図５に示すように、研磨された回路モジュール１０の溝部１３よりも外周側の端部が除去される。これにより、一方の回路モジュール１０の基板１１及び配線層１２の外周側端部が除去される。なお、配線層１２の外周側端部は、互いに湾曲面で接合されている。そのため、一方の回路モジュール１０の配線層１２は、他方の回路モジュール１０の配線層１２に接合されているものの、他方の回路モジュール１０の配線層１２から分離され得る。
【００２９】
次いで、二組の回路モジュール１０を互いに接合するステップが実行される。具体的には、端部を除去するステップにおいて一方の回路モジュール１０の端部が除去された一対の回路モジュール１０を一組として、研磨された回路モジュール１０の反対面を接合することで、二組の回路モジュール１０を互いに接合する。
【００３０】
次いで、一方の組の回路モジュール１０を研磨するステップが実行される。具体的には、一方の組の回路モジュール１０の他方の回路モジュール１０の反対面が溝部１３の底面Ｂを超えるまで研磨される。
【００３１】
次いで、一方の組の回路モジュール１０の端部を除去するステップが実行される。具体的には、研磨された一方の組の回路モジュール１０の溝部１３よりも外周側の端部が除去される。
【００３２】
二組の回路モジュール１０を互いに接合するステップと、一方の組の回路モジュール１０を研磨するステップと、一方の組の回路モジュール１０の端部を除去するステップと、が繰り返されることで、所定数の組の回路モジュール１０が積層される。具体的には、二組の回路モジュール１０を互いに接合するステップでは、研磨するステップにおいて研磨された他方の回路モジュール１０の反対面に１又は複数の他方の組の回路モジュール１０が順に接合される。
【００３３】
一方の組の回路モジュール１０を研磨するステップでは、他方の組の回路モジュール１０の接合ごとに、厚さ方向Ｔに沿って最も外側に配置される回路モジュール１０の基板１１の反対面が溝部１３の底面Ｂを超えるまで研磨される。即ち、厚さ方向Ｔ両端のいずれか一方の回路モジュール１０の反対面が、溝部１３の底面Ｂを超えるまで研磨される。
【００３４】
一方の組の回路モジュール１０の端部を除去するステップでは、他方の組の回路モジュール１０の接合ごとに、研磨された回路モジュール１０の溝部１３よりも外周側の端部が除去される。なお、所定数の組の回路モジュール１０が積層された場合、一方の組の回路モジュール１０を研磨するステップでは、厚さ方向Ｔの両端の回路モジュール１０の基板１１の反対面が溝部１３の底面Ｂを超えるまで研磨される。一方の組の回路モジュール１０の端部を除去するステップでは、研磨された両端の回路モジュール１０の溝部１３よりも外周側の端部が除去される。
【００３５】
以上のような第１実施形態に係る半導体モジュール１の製造方法によれば、以下の効果を奏する。
（１）半導体モジュール１の製造方法は、基板１１と、基板１１の厚さ方向Ｔの一方の面上に配置される配線層１２とを備える回路モジュール１０を複数積層した半導体モジュール１の製造方法であって、配線層１２を厚さ方向Ｔに貫通して基板１１の途中まで到達する溝部１３を回路モジュール１０の外周側端部に形成するステップと、溝部１３が形成された回路モジュール１０を一対として、互いの配線層１２を対向させるとともに、溝部１３を厚さ方向Ｔにおいて位置合わせするステップと、一対の回路モジュール１０の配線層１２を接合することで、一対の回路モジュール１０を接合するステップと、一方の回路モジュール１０の基板１１の面のうち、配線層１２の配置される配置面とは逆の反対面を溝部１３の底面Ｂを超えるまで研磨するステップと、研磨された一方の回路モジュール１０の溝部１３よりも外周側の端部を除去するステップと、を備える。これにより、配線層１２の接合面の外周側の端部が平面同士で接合され得る。接合された配線層１２の外周側の端部が湾曲面のままである場合に比べ、配線層１２の接合をより強固にすることができる。したがって、積層されたメモリ（回路モジュール１０）同士が分離するのを抑制することができ、半導体モジュール１の歩留りを向上することができる。
【００３６】
（２）溝部１３を形成するステップにおいて、溝部１３は、配線層１２の外周に沿って形成される。これにより、配線層１２の湾曲面を除去可能にしつつ、配線層１２の湾曲面の除去位置を最適化することができる。即ち、配線層１２の湾曲面以外の平面の除去量を少なくすることができる。
【００３７】
（３）溝部１３を形成するステップにおいて、溝部１３は、配線層１２の外周端よりも径方向Ｄ内側に形成される。これにより、溝部１３よりも外周側に配置される配線層１２同士を接合した状態で回路モジュール１０を研磨することができる。したがって、回路モジュール１０の研磨において、回路モジュール１０の端部の割れ等を抑制することができ、半導体モジュール１の歩留りを向上することができる。また、基板１１が溝部１３の底面Ｂを超えるまで研磨された場合であっても、一方の回路モジュール１０の外周側端部は、他方の回路モジュール１０の配線層１２に接合された状態で維持される。したがって、一方の回路モジュール１０の外周側端部が飛散することを抑制できるので、ゴミの散乱を抑制できる。
【００３８】
（４）半導体モジュール１の製造方法はさらに、端部を除去するステップにおいて一方の回路モジュール１０の端部が除去された一対の回路モジュール１０を一組として、研磨された回路モジュール１０の反対面を接合することで、二組の回路モジュール１０を互いに接合するステップと、一方の組の回路モジュール１０の他方の回路モジュール１０の反対面を溝部１３の底面Ｂを超えるまで研磨するステップと、研磨された一方の組の回路モジュール１０の溝部１３よりも外周側の端部を除去するステップと、をさらに備える。これにより、一組の回路モジュール１０に他の一組の回路モジュール１０を接合できるので、より積層数の多い半導体モジュール１を得ることができる。
【００３９】
（５）二組の回路モジュール１０を互いに接合するステップはさらに、研磨するステップにおいて研磨された他方の回路モジュール１０の反対面に１又は複数の他の組の回路モジュール１０を順に接合し、一方の組の回路モジュール１０を研磨するステップはさらに、他の組の回路モジュール１０の接合ごとに、厚さ方向Ｔに沿って最も外側に配置される回路モジュール１０の反対面を溝部１３の底面Ｂを超えるまで研磨し、一方の組の回路モジュール１０の端部を除去するステップはさらに、他の組の回路モジュール１０の接合ごとに、研磨された回路モジュール１０の溝部１３よりも外周側の端部を除去する。これにより、任意の組の回路モジュール１０を積層することができる。積層された回路モジュール１０が増加した場合であっても、積層されたメモリ（回路モジュール１０）同士が分離するのを抑制することができる。
【００４０】
以上、本発明の半導体モジュールの製造方法の好ましい各実施形態につき説明したが、本発明は、上述の実施形態に制限されるものではなく、適宜変更が可能である。
【００４１】
例えば、上記実施形態において、積層される回路モジュール１０の数は、任意に設定することができる。例えば、２枚の回路モジュール１０を積層する場合、一方の回路モジュール１０を研磨するステップでは、一対の回路モジュール１０の両者の基板１１の反対面が研磨されることで半導体モジュール１が製造され得る。また、二組以上の回路モジュール１０が積層される場合、厚さ方向Ｔの両端のいずれの回路モジュール１０を研磨してもよい。この場合、研磨された回路モジュール１０の基板１１の反対面に、さらに加えて接合される組の回路モジュール１０の反対面を接合することができる。
【００４２】
また、上記実施形態において、回路モジュール１０は平面視円形として説明されたが、これに制限されない。例えば、回路モジュール１０は、平面視方形等、任意の形状として形成され得る。この場合においても溝部１３は、回路モジュール１０の外周側端部に沿って形成される。
【００４３】
また、上記実施形態において、半導体モジュール１の一例としてＤＲＡＭを説明したが、これに制限されない。半導体モジュール１は、ＳＲＡＭや広く不揮発性ＲＡＭ（例えばＭＲＡＭ、ＲｅＲＡＭ、ＦｅＲＡＭ等）を含むＲＡＭ（Random Access Memory）全般であってもよい。また、ＭＰＵ、ＡＳＩＣ、ＦＰＧＡ等の論理素子であってもよい。
【符号の説明】
【００４４】
１  半導体モジュール
１０  回路モジュール
１１  基板
１２  配線層
１３  溝部
Ｂ  底面
Ｄ  径方向
Ｔ  厚さ方向
【図１】
0006844877.tif 000002
【図２】
0006844877.tif 000003
【図３】
0006844877.tif 000004
【図４】
0006844877.tif 000005
【図５】
0006844877.tif 000006