(57)【特許請求の範囲】
【請求項１】
直流（ＤＣ）システムへの接続のためのＤＣ側を有し、交流（ＡＣ）システム（ＡＣＢ１）への接続のための、および第２の電圧源変換器（１６）のＡＣ側との相互接続のためのＡＣ側を有する第１の電圧源変換器（１４）であって、
前記第２の電圧源変換器（１６）が、前記ＤＣシステムに接続されたＤＣ側を有し、前記第１の電圧源変換器（１４）が、
各ペアが前記ＡＣシステム（ＡＣＢ１）の対応するＡＣ位相に接続された、いくつかの変換器弁ペア（ＣＶＡ１、ＣＶＡ２、ＣＶＢ１、ＣＶＢ２、ＣＶＣ１、ＣＶＣ２）と、
少なくとも１つの電圧波形を生成するために前記変換器弁（ＣＶＡ１、ＣＶＡ２、ＣＶＢ１、ＣＶＢ２、ＣＶＣ１、ＣＶＣ２）を制御するように動作可能な制御ユニット（２６）であって、発振を低減するとき、共振周波数付近で前記２つの変換器間に形成された仮想抵抗を生成するように設定された、制御ユニット（２６）とを備え、
前記制御ユニット（２６）が、前記仮想抵抗を形成するとき、発振減衰制御信号（ｄｃ＿ｄ、ｄｃ＿ｑ）を取得するために相電流（ｐｃ＿ｄ、ｐｃ＿ｑ）を比例利得（Ｋｐ）と乗算するように動作可能であり、前記発振減衰制御信号（ｄｃ＿ｄ、ｄｃ＿ｑ）を変換器基準電圧と組み合わせることによって前記変換器間の発振を低減する、第１の電圧源変換器（１４）。
【請求項２】
前記制御ユニットがさらに、主電源周波数成分が前記乗算から除外されるように前記相電流を処理するように設定された、請求項１に記載の第１の電圧源変換器（１４）。
【請求項３】
前記処理が、前記相電流をハイパスフィルタ処理することを含む、請求項２に記載の第１の電圧源変換器（１４）。
【請求項４】
カットオフ周波数が１から７０Ｈｚの範囲内にある、請求項３に記載の第１の電圧源変換器（１４）。
【請求項５】
前記制御ユニット（２６）がさらに、弁制御信号（Ｕｒ＿ｄ、Ｕｒ＿ｑ）を取得するために、前記発振減衰制御信号（ｄｃ＿ｄ、ｄｃ＿ｑ）を変換器基準電圧（Ｕｒ０＿ｄ、Ｕｒ０＿ｑ）と組み合わせるように動作可能である、請求項１から４のいずれか一項に記載の第１の電圧源変換器（１４）。
【請求項６】
前記制御ユニット（２６）が、ｄｑフレーム中で前記発振減衰制御信号（ｄｃ＿ｄ、ｄｃ＿ｑ）を変換器基準電圧（Ｕｒ０＿ｄ、Ｕｒ０＿ｑ）と組み合わせるように動作可能である、請求項５に記載の第１の電圧源変換器（１４）。
【請求項７】
前記制御ユニット（２６）が、静的フレーム中で前記発振減衰制御信号（ｄｃ＿ｄ、ｄｃ＿ｑ）を変換器基準電圧（Ｕｒ０＿ｄ、Ｕｒ０＿ｑ）と組み合わせるように動作可能である、請求項５に記載の第１の電圧源変換器（１４）。
【請求項８】
前記第１の電圧源変換器（１４）が、電流帰還制御とは異なる制御モードにおいて動作している、請求項１から７のいずれか一項に記載の第１の電圧源変換器（１４）。
【請求項９】
前記第１の電圧源変換器（１４）が電圧および周波数制御モードにおいてまたは電圧および位相制御モードにおいて動作している、請求項１から８のいずれか一項に記載の第１の電圧源変換器（１４）。
【請求項１０】
直流（ＤＣ）システムへの接続のためのＤＣ側を有し、交流（ＡＣ）システム（ＡＣＢ１）への接続のための、および第２の電圧源変換器（１６）のＡＣ側との相互接続のためのＡＣ側を有する第１の電圧源変換器（１４）を備える変換器ステーション（１０）であって、
前記第２の電圧源変換器（１６）が、前記ＤＣシステムへの接続のためのＤＣ側を有し、前記第１の電圧源変換器が請求項１から９のいずれか一項に記載の前記第１の電圧源変換器（１４）である、変換器ステーション（１０）。
【請求項１１】
前記第２の変換器（１６）をさらに備える、請求項１０に記載の変換器ステーション（１０）。
【請求項１２】
直流（ＤＣ）システムに接続されたＤＣ側を有し、交流（ＡＣ）システム（ＡＣＢ１）に接続されたＡＣ側を有し、第２の電圧源変換器（１６）のＡＣ側と相互接続された第１の電圧源変換器（１４）を制御する方法であって、
前記第２の電圧源変換器（１６）が、前記ＤＣシステムに接続されたＤＣ側を有し、前記第１の電圧源変換器は、各ペアが前記ＡＣシステム（ＡＣＢ１）の対応するＡＣ位相に接続された、いくつかの変換器弁ペア（ＣＶＡ１、ＣＶＡ２、ＣＶＢ１、ＣＶＢ２、ＣＶＣ１、ＣＶＣ２）を備え、
前記方法は、前記第１の電圧源変換器（１４）の制御ユニット（２６）中で実行され、少なくとも１つの電圧波形を生成するために前記変換器弁（ＣＶＡ１、ＣＶＡ２、ＣＶＢ１、ＣＶＢ２、ＣＶＣ１、ＣＶＣ２）を制御することと、
共振周波数付近で前記２つの変換器間に形成された仮想抵抗を生成することであって、発振減衰制御信号（ｄｃ＿ｄ、ｄｃ＿ｑ）を取得するために相電流（ｐｃ＿ｄ、ｐｃ＿ｑ）を比例利得（Ｋｐ）と乗算することによって前記仮想抵抗を形成する、仮想抵抗を生成することと、
前記発振減衰制御信号（ｄｃ＿ｄ、ｄｃ＿ｑ）を変換器基準電圧と組み合わせることによって前記変換器間の発振を低減することとを含む、第１の電圧源変換器（１４）を制御する方法。
【請求項１３】
前記仮想抵抗の前記形成が、主電源周波数成分が前記乗算から除外されるように前記相電流を処理することをさらに含む、請求項１２に記載の方法。
【請求項１４】
前記処理が、前記相電流をハイパスフィルタ処理することを含む、請求項１３に記載の方法。
【請求項１５】
弁制御信号（Ｕｒ＿ｄ、Ｕｒ＿ｑ）を取得するために、前記発振減衰制御信号（ｄｃ＿ｄ、ｄｃ＿ｑ）を変換器基準電圧（Ｕｒ０＿ｄ、Ｕｒ０＿ｑ）と組み合わせることをさらに含む、請求項１２から１４のいずれか一項に記載の方法。
【請求項１６】
前記発振減衰制御信号（ｄｃ＿ｄ、ｄｃ＿ｑ）がｄｑフレーム中で変換器基準電圧（Ｕｒ０＿ｄ、Ｕｒ０＿ｑ）と組み合わせられる、請求項１５に記載の方法。
【請求項１７】
直流（ＤＣ）システムに接続されたＤＣ側を有し、交流（ＡＣ）システム（ＡＣＢ１）に接続されたＡＣ側を有し、第２の電圧源変換器（１６）のＡＣ側と相互接続された第１の電圧源変換器（１４）を制御するためのコンピュータシステムであって、
前記第２の電圧源変換器（１６）が、前記ＤＣシステムに接続されたＤＣ側を有し、前記第１の電圧源変換器は、各ペアが前記ＡＣシステム（ＡＣＢ１）の対応するＡＣ位相に接続された、いくつかの変換器弁ペア（ＣＶＡ１、ＣＶＡ２、ＣＶＢ１、ＣＶＢ２、ＣＶＣ１、ＣＶＣ２）を備え、
前記コンピュータシステムは、前記第１の電圧源変換器（１４）の制御ユニット（２６）に、
少なくとも１つの電圧波形を生成するために前記変換器弁（ＣＶＡ１、ＣＶＡ２、ＣＶＢ１、ＣＶＢ２、ＣＶＣ１、ＣＶＣ２）を制御することと、
共振周波数付近で前記２つの変換器間に形成された仮想抵抗を生成することであって、発振減衰制御信号（ｄｃ＿ｄ、ｄｃ＿ｑ）を取得するために相電流（ｐｃ＿ｄ、ｐｃ＿ｑ）を比例利得（Ｋｐ）と乗算することによって前記仮想抵抗を形成する、仮想抵抗を生成することと、
前記発振減衰制御信号（ｄｃ＿ｄ、ｄｃ＿ｑ）を変換器基準電圧と組み合わせることによって前記変換器間の発振を低減することとを行わせるように設定されたコンピュータプログラムコード（５８）をもつデータキャリア（５６）を備える、第１の電圧源変換器（１４）を制御するためのコンピュータシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１の電圧源変換器、および第１の電圧源変換器を備える変換器ステーション、ならびに第１の電圧源変換器を制御するための方法およびコンピュータプログラム製品に関する。
【背景技術】
【０００２】
電圧源変換器は、しばしば、３相の交流（ＡＣ）と直流（ＤＣ）との間など、ＡＣとＤＣとの間の変換のために使用される。変換器は、その場合、一般に、変換器ステーション中に設けられ、ＤＣシステムに接続されたＤＣ側と、ＡＣシステムに接続されたＡＣ側とを有する。変換器は、その場合、各位相について１つずつ、いくつかの位相脚から構成され、各位相脚は、２つの位相アーム、上側位相アームおよび下側位相アームを備える。各位相アームは、その場合、対応する変換器弁を備え、位相脚の弁は、ＡＣ波形を形成するために一緒に使用される。
【０００３】
ＤＣシステムは、２極ＤＣシステム、すなわち、２つのＤＣ極、すなわち正極と負極とを備えるシステムであり得る。この場合、変換器ステーションは２つの変換器を備え、１つは、そのＤＣ側が正極に接続され、もう１つは、そのＤＣ側が負極に接続される。この場合、両方の変換器は、それらのＡＣ側が、たとえばＡＣシステムにリンクするまたはＡＣシステムの一部である共通ＡＣバスを介して相互接続され得る。
【０００４】
いくつかの事例では、変換器ステーションの２つの変換器が周波数および電圧制御モードで動作することも重要である。これが当てはまり、それら２つの変換器が同じＡＣシステムに接続されるとき、２つの極は電力周波数ドループを介して有効電力を共有する。それら２つの変換器はまた電圧無効電力ドループを介してＡＣ電圧制御を共有する。
【０００５】
両方の変換器を周波数および電圧制御モードで動作させることの主な利点は、２つの極が、電力周波数ドループ機能のおかげで、グリッド回復中の（負荷と生成との間の）有効電力不均衡、またはウィンドファームによって生成された有効電力を自動的に共有することができることである。
【０００６】
しかしながら、両方の変換器がＡＣ側上で相互接続されるときに、両方の変換器をこの制御モードで制御するとき、２つの極間の発振の危険がある。
【０００７】
たとえば、変換器ステーションが、両方の変換器が周波数および電圧制御モードで動作し、ＤＣシステムを介してさらなるサポーティングステーションに接続された、ブラック始動ステーションである場合、２つの変換器が互いに対して発振し始めることがあり得る。
【０００８】
本発明は、同じＤＣシステムに接続され、ＡＣ側上で相互接続された２つの変換器間のそのような発振を減衰させる問題に関する。
【０００９】
モデル予測制御を使用したコントローラにおける発振の減衰はＷＯ２０１５／１５５１８３に記載されている。しかしながら、この文献において減衰される発振は、変換器のＡＣ側とＡＣシステムとの間に接続された電気ＬＣＬフィルタによって引き起こされる発振である。
【発明の概要】
【００１０】
本発明は、第１の電圧源変換器と第２の電圧源変換器が、相互接続されたＡＣ側と、ＤＣシステムに接続されたＤＣ側とを有するとき、変換器間の発振を減衰させることを対象とする。この目的は、本発明の第１の態様によれば、直流（ＤＣ）システムへの接続のためのＤＣ側を有し、交流（ＡＣ）システムへの接続のための、および第２の電圧源変換器のＡＣ側との相互接続のためのＡＣ側を有する第１の電圧源変換器であって、第２の電圧源変換器が、ＤＣシステムに接続されたＤＣ側を有し、第１の電圧源変換器は、各ペアがＡＣシステムの対応するＡＣ位相に接続された、いくつかの変換器弁ペアと、少なくとも１つのＡＣ波形を生成するために、および変換器間の発振を低減するために変換器弁を制御するように動作可能な制御ユニットとを備える、第１の電圧源変換器によって達成される。
【００１１】
この目的は、第２の態様によれば、直流（ＤＣ）システムへの接続のためのＤＣ側を有し、交流（ＡＣ）システムへの接続のための、および第２の電圧源変換器のＡＣ側との相互接続のためのＡＣ側を有する第１の電圧源変換器を備える変換器ステーションであって、第２の電圧源変換器が、ＤＣシステムへの接続のためのＤＣ側を有し、第１の電圧源変換器が第１の態様による第１の電圧源変換器である、変換器ステーションによって達成される。
【００１２】
この目的は、第３の態様によれば、直流（ＤＣ）システムに接続されたＤＣ側を有し、交流（ＡＣ）システムに接続され、第２の電圧源変換器のＡＣ側と相互接続されたＡＣ側を有する第１の電圧源変換器を制御する方法であって、第２の電圧源変換器が、ＤＣシステムに接続されたＤＣ側を有し、第１の電圧源変換器は、各ペアがＡＣシステムの対応するＡＣ位相に接続された、いくつかの変換器弁ペアを備え、本方法は、第１の電圧源変換器の制御ユニット中で実行され、少なくとも１つのＡＣ波形を生成するために、および変換器間の発振を低減するために変換器弁を制御することを含む、第１の電圧源変換器を制御する方法によって達成される。
【００１３】
この目的は、本発明の第４の態様によれば、直流（ＤＣ）システムに接続されたＤＣ側を有し、交流（ＡＣ）システムに接続され、第２の電圧源変換器のＡＣ側と相互接続されたＡＣ側を有する第１の電圧源変換器を制御するためのコンピュータプログラム製品であって、第２の電圧源変換器が、ＤＣシステムに接続されたＤＣ側を有し、第１の電圧源変換器は、各ペアがＡＣシステムの対応するＡＣ位相に接続された、いくつかの変換器弁ペアを備え、本コンピュータプログラム製品は、第１の電圧源変換器の制御ユニットに、少なくとも１つのＡＣ波形を生成するために、および変換器間の発振を低減するために変換器弁を制御させるように設定されたコンピュータプログラムコードをもつデータキャリアを備える、コンピュータプログラム製品によって達成される。
【００１４】
第１および第２の変換器は、２極ＤＣシステムにおける同じ変換器ステーション中に、または単極ＤＣシステム中の異なる変換器ステーション中に設けられ得る。
【００１５】
本発明はいくつかの利点を有する。本発明は、２つの変換器間の電力スイングの効率的な発振減衰を可能にする。その上、減衰が制御を使用して実行されるので、抵抗器など、損失を有する潜在的に費用がかかる構成要素を導入することを回避することが可能である。抵抗器はまた、大きく、したがって変換器のフットプリントを増加させる。減衰の程度もフレキシブルに設定され得る。制御はまた、何らかのソフトウェアを単に追加することによって変換器中に容易に導入される。
【００１６】
以下で、添付の図面を参照しながら、本発明について説明する。
【図面の簡単な説明】
【００１７】
【図１】別個のＡＣシステムに接続され、ＤＣシステムによって相互接続された２つの変換器ステーションを概略的に示す図である。
【図２】変換器ステーションの第１の第１の変換器を概略的に示す図である。
【図３】波形制御モジュールと有効減衰制御モジュールとを備える第１の変換器を制御するための制御ユニットを概略的に示す図である。
【図４】有効減衰制御モジュールのｄ成分制御セクションの第１の変形を概略的に示す図である。
【図５】有効減衰制御モジュールの対応するｑ成分制御セクションを概略的に示す図である。
【図６】ｄ成分制御セクションの第２の変形を概略的に示す図である。
【図７】制御ユニットを実装するためのコンピュータプログラムコードを備えるデータキャリアの形態のコンピュータプログラム製品を概略的に示す図である。
【発明を実施するための形態】
【００１８】
以下で、本発明の好ましい実施形態の詳細な説明を与える。
【００１９】
図１は２つの変換器ステーション１０および１２の単一の線図を示し、各変換器ステーションは、別個の交流（ＡＣ）システムに接続され、高電圧直流（ＨＶＤＣ）電力伝送システムであり得る直流（ＤＣ）システムによって相互接続される。ＤＣシステムは２極システムであり、したがって第１の極２２と第２の極２４とがある。この理由で、また、第１の変換器ステーション１０は第１の変換器１４と第２の変換器１６とを備え、第２の変換器ステーション１２は第３の変換器１８と第４の変換器２０とを備える。変換器はＡＣとＤＣとの間で変換し、したがって各変換器は、ＤＣシステムに対向するＤＣ側と、ＡＣシステムに対向するＡＣ側とを有する。
【００２０】
本例では、第１の変換器ステーション１０の第１の変換器１４は、第１のトランスフォーマＴ１を介して第１のＡＣバスＡＣＢ１に接続され、第２の変換器１６はまた、第２のトランスフォーマＴ２を介して第１のＡＣバスＡＣＢ１に接続され、第１のＡＣバスＡＣＢ１は、第１のＡＣシステムの一部であるか、または第１のＡＣシステムであると考えられ得る。このために、第１の変換器１４および第２の変換器１６のＡＣ側は、第１のトランスフォーマＴ１および第２のトランスフォーマＴ２ならびに第１のＡＣバスＡＣＢ１を介して相互接続されることがわかる。
【００２１】
同様の様式で、第２の変換器ステーション１２の第３の変換器１８は、第３のトランスフォーマＴ３を介して第２のＡＣバスＡＣＢ２に接続され、第４の変換器２０は、第４のトランスフォーマＴ４を介して第２のＡＣバスＡＣＢ２に接続され、第２のＡＣバスＡＣＢ２は、第２のＡＣシステムの一部であるか、または第２のＡＣシステムであると考えられ得る。
【００２２】
第１の変換器１４はまた、ＤＣ側で、第１の極２２を介して第３の変換器１８に接続され、第２の変換器１６は、第２の極２４を介して第４の変換器２０に接続され、第１の極２２および第２の極２４は、海中ケーブルもしくは海底ケーブル、またはオーバーヘッドラインなど、ケーブルとして実現され得る。その上、第１の変換器１４はまた、ＤＣ側で第２の変換器１６と相互接続され、この相互接続は、一般に電極ラインと接地電極とを介して接地される。同様の様式で、第３の変換器１８は、ＤＣ側で第４の変換器２０と相互接続され、またこの相互接続は、たとえば電極ラインと接地電極とを介して接地される。
【００２３】
例として、第２のＡＣシステムは、エネルギーが生成されるシステムであり得、第１のＡＣシステムは、エネルギーが消費されるシステムであり得る。ＡＣ電力システムはまた３相システムであり得る。
【００２４】
極２２および２４はまた、電力を伝達するために長い距離をカバーし得る。ＤＣシステムは、ここでは、２つの変換器ステーションを相互接続するポイントツーポイント２極ＤＣシステムである。代替として、ＤＣシステムは、より多くの変換器ステーションを備える、マルチ端子ＨＶＤＣシステムのような、マルチ端子ＤＣシステムであり得ることに気づくべきである。また、ＤＣシステムは単極ＨＶＤＣシステムであり、その場合、第１および第２の変換器は、異なる変換器ステーション中に設けられ得るが、依然としてＡＣ側で相互接続され得ることが可能である。
【００２５】
図２は、第１の変換器１４を実現する１つの方法を示す。例示する第１の変換器１４は、ＡＣとＤＣとの間で変換するための３相電圧源変換器であり、前に説明したように、ＤＣシステムに対向するＤＣ側と、第１のＡＣシステムに対向するＡＣ側とを有する。第１の変換器１４は、したがって、たとえば第１のＤＣ端子ＤＣ１と第２のＤＣ端子ＤＣ２との間で並列に接続された、３相脚ＰＬ１、ＰＬ２およびＰＬ３を備え、第１のＤＣ端子ＤＣ１は第１の極２２に接続され得、第２のＤＣ端子は第２の変換器１６の第１のＤＣ端子に接続され得、その場合、第２の変換器１６の第２のＤＣ端子は第２の極２４に接続されるであろう。同じく前に述べたように、第１の変換器１４の第２のＤＣ端子ＤＣ２と第２の変換器の第１のＤＣ端子との間の相互接続は、この場合も接地され得る。
【００２６】
第１の変換器１４の各位相脚はさらに、変換器弁のペアを備える。第１の位相脚ＰＬ１は、したがって、第１の変換器弁ＣＶＡ１と第２の変換器弁ＣＶＡ２とを備え、第２の位相脚は第３の変換器弁ＣＶＢ１と第４の変換器弁ＣＶＢ２とを備え、第３の位相脚ＰＬ３は第５の変換器弁ＣＶＣ１と第６の変換器弁ＣＶＣ２とを備える。位相脚の中間点は対応するＡＣ端子ＡＣ１、ＡＣ２、ＡＣ３に接続され、各ＡＣ端子は、第１のトランスフォーマ（図示せず）を介して第１のＡＣシステムの対応する位相に接続される。位相脚は、この例では、２つの半分、第１の上半分と第２の下半分とに分割され、そのような半分は位相アームとも呼ばれる。それによって、位相脚は、第１のトランスフォーマＴ１を介して第１のＡＣシステムの位相に接続される。その上、各弁ペアは、第１のＡＣシステムの対応するＡＣ位相に接続される。
【００２７】
第１のＤＣ端子ＤＣ１と第１のＡＣ端子ＡＣ１、第２のＡＣ端子ＡＣ２または第３のＡＣ端子ＡＣ３との間の位相アームは第１の位相アームまたは上側位相アームと呼ばれ得、第１のＡＣ端子ＡＣ１、第２のＡＣ端子ＡＣ２または第３のＡＣ端子ＡＣ３と第２のＤＣ端子ＤＣ２との間の位相アームは第２の位相アームまたは下側位相アームと呼ばれ得る。位相アーム中間点はさらに、位相リアクタＬＡＣ１、ＬＡＣ２およびＬＡＣ３を介してＡＣ端子に接続される。
【００２８】
その上、上側位相アームは、対応する第１のまたは上側アームリアクタＬＡ１、ＬＢ１およびＬＣ１を介して第１のＤＣ端子ＤＣ１に接合され、下側位相アームは、第２のまたは下側アームリアクタＬＡ２、ＬＢ２およびＬＣ２を介して第２のＤＣ端子ＤＣ２に接合される。アームリアクタは、したがって、弁と極との間に接続される。しかしながら、アームリアクタは、まったく同様に、弁の反対側に設けられ得ることに気づくべきである。
【００２９】
第１の電圧源変換器１４は２レベル変換器であり得、各変換器弁は、いくつかの直列接続されたスイッチングユニットから構成される。代替的に、変換器は、各変換器弁がいくつかのサブモジュールの直列接続またはカスケードによって形成されたモジュラーマルチレベル変換器（ＭＭＣ）であり得、サブモジュールはハーフブリッジサブモジュールまたはフルブリッジサブモジュールであり得る。サブモジュールは、その場合、キャパシタのようなエネルギー蓄積要素と並列な直列接続されたスイッチングユニットの１つまたは２つのストリングを備える。スイッチングユニットは、逆並列ダイオードを用いたトランジスタの形態で実現され得る。しかしながら、スイッチングユニットはまた、集積ゲート整流サイリスタ（ＩＧＣＴ）またはＢｉモード絶縁ゲートトランジスタ（ＢＩＧＴ）など、他のタイプの半導体ユニットを使用して実現されることが知られている。また、スイッチングユニットは、２つ以上の電圧レベルを与えるサブモジュールなど、他のタイプのサブモジュールをもつことが知られている。
【００３０】
ＭＭＣが好ましいが、電圧源変換器の数え切れない変形が存在することに気づくべきであり、変換器は、たとえば、中性点クランプ３レベル変換器など、ｎレベル変換器であり得る。また、モジュラーマルチレベル変換器はいくつかの異なるタイプのサブモジュールから構成され得る。また、サブモジュールをｎレベル環境中で使用するハイブリッド変換器が存在し得る。
【００３１】
第１の変換器１４には、各ＡＣ端子に電流センサーもある。各ＡＣ端子は、したがって、ＡＣ端子を通って流れる相電流ｉａを検出または感知する対応する電流センサーと直列に接続される。図２には、第１のＡＣ端子ＡＣ１と第１の位相脚ＰＬ１の第１の位相リアクタＬＡＣ１との間に接続されたただ１つのそのような電流センサーＣＳが示されている。
【００３２】
また、代替として、電流センサーのペアが代わりに使用され、ペア中の１つの電流センサーが位相脚の上側位相アーム中に設けられ、このペア中の他の電流センサーが同じ位相脚の下側位相アーム中に設けられることが可能であることに気づくべきである。
【００３３】
最後に、第１の変換器１４の動作を制御する、より詳細には各変換器弁を制御する、制御ユニット２６がある。図には、弁制御信号Ｕｒを使用した第１の変換弁ＣＶＡ１および第２の変換弁ＣＶＡ２の制御のみが示されている。しかしながら、制御ユニット２６は、変換器のすべての位相アームを制御するために設けられる。したがって、すべての変換器弁は制御ユニット２６によって制御されることに気づくべきである。
【００３４】
図３は、制御ユニット２６を実現する１つの方法のブロック概略図を示す。制御ユニット２６は波形制御モジュールＷＦＣ２８と有効減衰制御モジュールＡＤＣ３０とを備え、波形制御モジュール２８はＡＣ波形生成を担当し、有効減衰制御モジュール３０は第１の変換器と第２の変換器との間の発振の減衰を担当する。それによって、制御ユニットは、少なくとも１つのＡＣ波形を生成するために、およびＤＣシステム中の共振によって引き起こされ得る、変換器間の発振を低減するために変換器弁を制御することがわかる。ＡＣ波形の生成において、波形制御ユニットは、より詳細には、電圧および周波数制御を使用する。
【００３５】
第２の変換器１６は、第１の変換器１４と同じ実現を有し得る。
【００３６】
ＨＶＤＣ２極設定において、同じ変換器ステーション中の２つの変換器は周波数および電圧制御モード（ＦＶＣｔｒｌ）で動作することができる。これは、例として、２つの極２２および２４によって形成されたＨＶＤＣリンクが、デッドＡＣシステムをブラックスタートさせるために、またはリモート／オフショアウィンドファームから生成された電力を主ＡＣグリッドに送信するために使用され、デッドＡＣシステムならびに主ＡＣグリッドが第１のＡＣシステムＡＣＢ１に対応する場合であり得る。
【００３７】
同じステーション中の２つの変換器がＦＶＣｔｒｌモードで動作し、それらが同じＡＣシステムに接続されるかまたは同じＡＣシステムを介して相互接続されるとき、２つの極は電力周波数ドループを介して有効電力を共有する。２つの極はまた、電圧無効電力ドループを介してＡＣ電圧制御を共有する。
【００３８】
両方の変換器をＦＶＣｔｒｌで動作させる主要な利点は、２つの極が、電力周波数ドループ機能のおかげで、グリッド回復中の（負荷と生成との間の）有効電力不均衡、またはウィンドファームによって生成される有効電力を自動的に共有することができることである。
【００３９】
両方の変換器をＦＶＣｔｒｌで動作させることは、しばしば好ましいロバストで簡単なタイプの動作である。
【００４０】
しかしながら、変換器ステーションの両方の変換器がＦＶＣｔｒｌモードで動作させられるとき、２つの極間の発振の危険がある。
【００４１】
図１の例の場合、第２の変換器ステーション１２は、ＤＣ電圧を制御するサポーティングステーションであり得、無限ソース（第２のＡＣシステムＡＣＢ２）によって表されたＡＣシステムに接続され得、第１の変換器ステーション１０は、両方の変換器１４および１６がＦＶＣｔｒｌモードで動作するブラックスターティングステーションである。
【００４２】
両方の変換器が電圧および周波数制御を使用して制御される、第１の変換器ステーション１０のような、変換器ステーションを使用したブラックスタートでは、２つの極は互いに対して発振し得、例として、発振周波数は１と数百Ｈｚとの間であることが可能である。
【００４３】
第１のＡＣシステムとＤＣシステムとの間で交換される総電力は、この場合、発振のないより多いまたはより少ない一定の電力であり得る。したがって、第１の変換器１４および第２の変換器１６の出力ＡＣ電圧中で観測される発振は、ＨＶＤＣシステム内で、および２つの極間で起こる発振であろう。発振は、したがって、ＤＣシステム中の共振によって引き起こされるであろう。事実上、ＨＶＤＣシステムのＤＣ側は、サブモジュールキャパシタンス、極キャパシタンス、および位相アームインダクタンス、ならびに極めて低い減衰をもつ極中のインダクタンスにより、いくつかの周波数で共振を形成するためのポテンシャルを有する。
【００４４】
本発明の態様は、したがって、２つの変換器間のそのような発振を減衰させることを対象とする。
【００４５】
次に、どのようにこれが行われるかについて、第１の変換器１４に関して説明する。
【００４６】
制御ユニット２６の波形制御モジュール２８は、ＡＣ波形が各ＡＣ端子ＡＣ１、ＡＣ２、ＡＣ３上で生成されるように変換器弁を制御し、ＡＣ端子上の波形は、知られている様式で、他のＡＣ端子の波形から１２０度だけ分離され得る。この制御では、波形制御モジュール２８はＦＶＣｔｒｌモード中で動作しており、また、このモードで動作しているとき、波形制御モジュール２８はまた、正弦波パルス幅変調（ＳＰＷＭ）または３ＰＷＭなど、パルス幅変調制御を実行し得ることが可能である。これを行う際、第１の位相脚ＰＬ１の第１の変換器弁ＣＶＡ１および第２の変換器弁ＣＶＡ２など、位相脚の変換器弁は、変換器弁が出力することが望まれる電圧レベルを表す制御信号を受信し得る。弁は、したがって、第１の変換器１４の第１のＡＣ端子ＡＣ１上で出力される所望の電圧と周波数とを反映する弁制御信号Ｕｒを受信し得る。
【００４７】
しかしながら、上記で述べたように、そのような制御が第１の変換器１４と第２の変換器１６の両方によって実行されるとき、発振が２つの極間に生成させられることがあり、発振は減衰させるのが望ましいことがある。共振に対する減衰を増加させることは、主回路中に抵抗器など物理的構成要素を追加すること、または高度な制御のいずれかによって実現され得る。主回路中に抵抗器など物理的構成要素を追加することはコストがかかる。これらはまた、たとえばウィンドファームアプリケーションにおいて、しばしば望ましくない、損失および空間需要を受ける。本発明の態様によれば、したがって、極間の発振を減衰させるための制御方法が使用される。
【００４８】
この減衰は、アクティブ減衰制御モジュール３０の使用によって実装される。実行されたアクティブ減衰は、変換器から出力された相電流ｉａに基づく抵抗性電圧降下の生成として見られ得、この電圧降下は、変換器によって生成されることが望まれる電圧と直列に与えられ、抵抗性であり得る。これは、アクティブ減衰制御モジュール３０が、仮想インピーダンス、たとえば、共振周波数付近で２つの変換器間に形成される仮想抵抗を生成することとして見られ得ることを意味する。
【００４９】
次に、そのような発振を減衰させる第１の方法について、同じく、図４および図５を参照しながら説明する。
【００５０】
減衰は弁の制御中に実行される。したがって、第１の位相脚ＰＬ１の第１の弁ＣＶＡ１および第２の弁ＣＶＡ２の制御に関する説明を与える。同じタイプの減衰は、第１の位相脚ＰＬ１の第２の弁ＣＶＡ２に関してならびに第２の位相脚ＰＬ２および第３の位相脚ＰＬ３の弁に関しても行われる。
【００５１】
減衰のこの第１の方法において、発振減衰および制御はｄｑフレーム中で実行され、したがって、アクティブ減衰制御モジュール３０はｄ成分制御セクションとｑ成分制御セクションとを備える。
【００５２】
図４は、アクティブ減衰制御モジュール３０のｄ成分制御セクション３０Ａの第１の変形を概略的に示し、図５は、アクティブ減衰制御モジュール３０のｑ成分制御セクション３０Ｂの対応する第１の実現を示す。発振減衰は仮想抵抗の生成を伴うので、発振減衰は、仮想電圧降下を取得するために感知された相電流の使用を伴う。その上、動作はｄｑフレーム中で実行されるので、感知された相電流ｉａをｄ成分相電流ｉａ＿ｄおよびｑ成分相電流ｉａ＿ｑに変換することが必要であり得る。
【００５３】
どのようにこれが行われ得るかは当技術分野で知られている。しかしながら、より良い理解を与えるために、以下で短い説明も与える。
【００５４】
相電流ｉａは、ａｂｃまたは静的フレームからｄｑフレームに変換され得、ここで、ｄは直流を示し、ｑは直交を示す。したがって、ａｂｃフレームから直流および直交フレームへの変換がある。変換は、元の相電流信号ｉａを９０度だけシフトするによって虚信号を生成することを伴い得、これは元の信号と一緒にα−β波形を形成し、ここで、シフトされない波形はα波形であり、シフトされた波形はβ波形である。
【００５５】
α波形はｃｏｓθと乗算され、β波形は、ｓｉｎθと乗算され、ｄ成分ｉａ＿ｄを取得するために一緒に加算される。同様の様式で、α波形はｓｉｎθと乗算され、β波形は、ｑ成分ｉａ＿ｑを取得するためにｃｏｓθと乗算され、θは、位相角など好適な角度である。
【００５６】
ｄ相電流ｉａ＿ｄおよびｑ相電流ｉａ＿ｑが取得された後、これらは、次いで、ｄ成分制御セクション３０Ａおよびｑ成分制御セクション３０Ｂ中で処理される。
【００５７】
処理は、まず第１に、主電源周波数成分が以降の動作から除外されるように相電流を処理することを伴い、主電源周波数成分は、変換器によって出力されたＡＣ電圧の基本周波数成分である。この例では、処理は、成分がブロックされるように相電流をハイパスフィルタ処理することを伴う。
【００５８】
したがって、図４に見られるように、相電流ｉａ＿ｄの直流成分は、第１のカットオフ周波数を有する第１のフィルタ３４に与えられる。第１のフィルタは、第１のカットオフ周波数を使用してｄ成分をハイパスフィルタ処理し、ｄ成分を第１のｄ成分処理済み電流信号ｐｃ＿ｄ１として与えるハイパスフィルタである。主電源周波数成分が除外される処理の以降の動作は、相電流に比例利得Ｋｐを乗算することを含む。したがって、第１のフィルタ３４は処理された電流信号ｐｃ＿ｄを第１のコントローラ３６に与える。第１のコントローラ３６は、仮想電圧降下のｄ成分を表す発振減衰制御信号ｄｃ＿ｄを取得するために処理済み電流信号ｐｃ＿ｄ１に対して利得Ｋｐを用いて比例制御を実行するＰコントローラである。第１のコントローラ３６は、したがって、発振減衰制御信号ｄｃ＿ｄのｄ成分を取得するためにフィルタ処理された相電流に比例制御を適用する。
【００５９】
同じタイプの処理はｑ成分のためにも実行される。したがって、図５に見られるように、相電流ｉａ＿ｑのｑ成分は、対応する第１のカットオフ周波数を有する第２のフィルタ４４に与えられる。第２のフィルタ４４は、第２のコントローラ４６に与えられる第１のｑ成分処理済み電流信号ｐｃ＿ｑ１を取得するために第１のカットオフ周波数を使用してｑ成分をハイパスフィルタ処理する。第２のコントローラ４６はまた、仮想電圧降下のｑ成分を表す発振減衰制御信号ｄｃ＿ｑを取得するために処理済み電流信号ｐｃ＿ｑ１に対して利得Ｋｐを用いて比例制御を実行するＰコントローラである。第２のコントローラ４６は、したがって、発振減衰制御信号ｄｃ＿ｑを取得するためにフィルタ処理された相電流に比例制御を適用する。
【００６０】
それによって、ハイパスフィルタ処理および比例制御の形態の処理が相電流のｄ成分とｑ成分の両方に対して実行されることがわかる。さらに、制御は、フィルタ処理された相電流のｑ表現とｄ表現の両方に対して実行されることがわかる。
【００６１】
減衰制御信号ｄｃ＿ｄおよびｄｃ＿ｑは、有利に、位相脚の波形制御と組み合わせられ得、したがって、減衰制御信号は電圧の形態であり得、減衰制御信号は、次いで、位相アームを制御するために波形制御モジュールによって使用される制御信号と組み合わせられ得る。減衰制御信号は、例として、アーム変調指数、すなわち、波形を与えるために位相脚の変換器弁の制御において使用するための波形制御モジュール２８によって形成される異なる波形制御信号または変換器基準電圧から減算され得る。発振減衰制御信号は、したがって、弁制御信号を取得するために変換器基準電圧と組み合わせられ得る。
【００６２】
どのようにそのような変換器基準電圧がｄｑフレームに対して形成され得るかは、たとえば、参照により本明細書に組み込まれるＥＰ２０３６１８１に記載されている。
【００６３】
波形制御モジュール２８は、したがって、ｄｑフレーム中ですでに動作し得、これは、波形制御モジュール２８がｄｑフレーム中で波形基準または変換器基準電圧Ｕｒ０＿ｄおよびＵｒ０＿ｑをすでに有し得ることを意味し、その場合、電圧降下を備える弁制御信号を取得するために、ｄ成分減衰制御信号ｄｃ＿ｄは単にこのｄ成分基準電圧Ｕｒ０＿ｄから減算され得、ｑ成分減衰制御信号ｄｃ＿ｑはｑ成分基準電圧Ｕｒ０＿ｑから減算され得る。減衰制御信号が負であるので、この加算により電圧降下が生じる。
【００６４】
したがって、図４に見られるように、ｄ成分減衰制御信号ｄｃ＿ｄは第１の減算要素３８の第１の負入力端子に供給され、ここで、第１の減算要素３８は第２の正入力端子を有し、第２の正入力端子上で、第１の減算要素３８は、第１の位相脚の上側位相アーム中で使用される、しばしば変調指数と呼ばれる、変換器基準電圧Ｕｒ０＿ｄを受信する。上述のように、変換器基準電圧Ｕｒ０＿ｄは波形形成制御モジュール２８によって生成される。第１の減算要素３８は、次いで、第１の位相脚の弁を制御するためにｄ成分弁制御信号Ｕｒ＿ｄを取得するために変換器基準電圧から減衰制御信号を減算する。
【００６５】
図５に見られるように、同様の様式で、ｑ成分減衰制御信号ｄｃ＿ｑは第２の減算要素４８の第１の負入力端子に供給され、ここで、第２の減算要素４８は第２の正入力端子を有し、第２の正入力端子上で、第２の減算要素４８は、第２の位相脚の上側位相アーム中で使用されるｑ成分変換器基準電圧Ｕｒ０＿ｑを受信する。また、この変換器基準電圧Ｕｒ０＿ｑは波形形成制御モジュール２８によって生成される。第２の減算要素４８は、第１の位相脚の弁を制御するためにｑ成分弁制御信号Ｕｒ＿ｑを取得するために変換器基準電圧から減衰制御信号を減算する。
【００６６】
２つの減衰制御信号Ｕｒ＿ｄおよびＵｒ＿ｑは、次いで、弁ＣＶＡ１およびＣＶ２にａｂｃまたは通常の静的フレーム中の弁制御信号Ｕｒを供給するために波形制御モジュール２８によって使用され得る。
【００６７】
ここで、変換器基準電圧はすでに通常の静的フレーム中で与えられること、すなわち基準電圧Ｕｒ０を形成するただ１つの変換器があることが可能であると言うことができる。この場合、減衰制御信号成分ｄｃ＿ｄおよびｄｃ＿ｑを変換することが必要であり得る。減衰制御信号成分は、より詳細には、ｄｑ成分を逆変換することによって最初に使用された静的フレームに変換され得る。これは、前に説明したｄｑ変換と比較すると逆プロセスである。逆変換は、したがって、ｄｑからα−βフレームへの変換およびα−βフレームから静的フレームへの変換を伴い得る。この逆プロセスによって、静的フレーム中の１つの減衰制御信号が取得され、この減衰制御信号は、次いで、弁制御信号Ｕｒを取得するために静的フレーム中の変換器基準電圧と組み合わせられ得る。
【００６８】
減衰制御信号は、したがって、アーム変調指数、すなわち波形制御モジュール２８によって使用される変換器基準電圧と組み合わせられ得る。
【００６９】
別の可能な変形は、位相アームの上側弁および下側弁中の弁電流が相電流の代わりに測定されることである。相電流は、次いで、２つの測定された弁電流間の差として形成され得る。相電流は、その後、ｄｑフレームに変換され、前に説明した様式で処理され得る。
【００７０】
上記で説明したフィルタは、同じまたは異なる設定を有し得、ｄｑフレーム中でＤＣ成分に対応する静的フレームＡＣ電圧の基本成分が比例制御から除去されるように、１から７０Ｈｚの範囲内のカットオフ周波数を有し得る。
【００７１】
上記で述べたように、発振は、一般に、１から数百Ｈｚの範囲内で発生し得る。比例制御とともに、ｄｑフレーム中のＤＣ成分に対応する主電源周波数成分を除く処理によって、アーム電流中の発振が効果的に減衰させられることがわかる。それによって、また、２つの変換器間の電力スイングが減衰させられる。その上、減衰が制御を使用して実行されるので、抵抗器など、潜在的に費用がかかり、大きく、損失性の構成要素を導入することを回避することが可能である。減衰の程度はまた、比例利得の異なる値を使用してフレキシブルに設定され得る。制御はまた、単に何らかのソフトウェアを追加するによって変換器中に容易に導入される。
【００７２】
上記で説明した制御に対して行われ得るいくつかのさらなる変形がある。
【００７３】
１つの変形は、相電流の２つ以上のフィルタ処理が制御中に実行され得ることである。
【００７４】
ｄ成分についてのこれの１つの例が図６に示されている。
【００７５】
図６には、相電流のｄ成分ｉａ＿ｄを受信し、ハイパスフィルタ処理し、図４の場合とまったく同様に、第１の処理済み電流信号ｐｃ＿ｄ１を与える、第１のハイパスフィルタ３４がある。しかしながら、第１の処理済み電流信号ｐｃ＿ｄ１は、この場合、加算要素５４の第１の入力端子に与えられる。また、第２のカットオフ周波数を有するさらなるハイパスフィルタ５２がある。第２のフィルタ５０は、相電流のｄ成分ｉａ＿ｄを受信し、それを第２のカットオフ周波数を使用してハイパスフィルタ処理する。フィルタ５０は、次いで、ハイパスフィルタ処理された電流を第２の処理済み電流信号ｐｃ＿ｄ２として与える。第２の処理済み電流信号ｐｃ＿ｄ２は、したがって、加算要素５４の第２の入力端子に供給され、加算要素５４は、２つの処理済み電流信号の和を形成し、その和を第１のコントローラ３６に与える。その後、比例制御および基準電圧との組合せは、図４中に関して上記で説明したのと同じ方法で行われる。
【００７６】
フィルタは、ここで、異なって設定され得る。第１のフィルタは第１のカットオフ周波数を有し得、さらなるフィルタは第２のカットオフ周波数を有し得、ここで、両方とも１から７０Ｈｚの上記で説明した範囲内にあり得る。ここで、一方のカットオフ周波数が範囲の第１の端部のより近くにあり得、他方のカットオフ周波数が範囲の反対側の端部のより近くにあり得ることも可能である。
【００７７】
同じタイプの変更はまた、図５に示されたｑ成分制御モジュールに対して行われ得る。
【００７８】
このタイプの制御は減衰をより一層改善し得る。
【００７９】
上記で説明した変形では、減衰制御信号はｄｑフレーム中で生成された。これは必要でないことに気づくべきである。減衰制御信号は、別の変形によれば、静的フレーム中でも生成され得る。
【００８０】
この変形では、したがって、ｄｑフレームへの変換がない。代わりに、相電流ｉａは、第１の処理済み電流信号を取得するために直接処理される。処理は、この場合も、ハイパスフィルタ処理を伴い得る。この場合、カットオフ周波数はｄｑフレーム中とは異なって設定される。カットオフ周波数は、例として、基本ＡＣ周波数よりも高く設定され得る。カットオフ周波数は、たとえば、電力周波数成分を除去するために５０または６０Ｈｚよりも高く設定され得る。
【００８１】
第１の処理済み電流信号、および第２の処理済み電流信号のような他の処理済み電流信号は、次いで、比例制御と共振制御とを実行するコントローラに供給され、コントローラは、したがって、ＰＲコントローラであり、ここで、共振制御は基本周波数で実行され得る。コントローラの出力は、次いで、弁制御信号を取得するために静的フレーム基準電圧と組み合わせられ得、これは、次いで、位相脚の変換器弁を制御するために使用される。
【００８２】
このようにして、ｄｑフレームへの変換およびその逆なしに制御を実装することが可能であり、この制御により制御の速度が増加することがわかる。
【００８３】
第１の変換器１４およびその制御ユニット２６に関して上記で説明を行った。第２の変換器１６は、同じタイプの変換器弁、電流センサー、および第１の変換器と同じタイプの制御をもつ制御ユニットを有することが可能である。第１および第２の変換器が、次いで、両方とも上記で説明した方法で動作させられるとき、変換器間の発振のより一層効率的な減衰が得られ得る。
【００８４】
電圧および周波数制御で、すなわちＦＶＣｔｒｌモードで動作している２つの変換器についても説明を行った。代替として、同じ方式は、電圧および位相角制御で動作している、すなわち同期機械をエミュレートしている２つの変換器のために使用されることが可能である。したがって、変換器が動作し得るいくつかの制御モードがある。しかしながら、使用される制御モードは、慣例の電流帰還制御モードとは異なる必要があり得る。
【００８５】
上記で説明した制御ユニットは個別構成要素の形態で実現され得る。しかしながら、制御ユニットは、プロセッサ上で実行されているとき、所望の制御機能を実行するコンピュータプログラムコードを備える付随するプログラムメモリをもつプロセッサの形態でも実装され得る。このコードを搬送するコンピュータプログラム製品は、１つまたは複数のＣＤ  ＲＯＭディスク、または電圧源変換器の制御ユニットにロードされているときに、上記で説明した制御機能を実行する、コンピュータプログラムコードを搬送する１つまたは複数のメモリスティックなど、データキャリアとして与えられ得る。コンピュータプログラムコード５８を搬送するＣＤ  ＲＯＭディスク５６の形態の１つのそのようなデータキャリアが図７に示されている。
【００８６】
上記の説明から、本発明は多数の方法で変形させられ得ることが明らかである。したがって、本発明は、以下の特許請求の範囲によってのみ限定されることを理解されたい。
【図１】
0006831037.tif 000002
【図２】
0006831037.tif 000003
【図３】
0006831037.tif 000004
【図４】
0006831037.tif 000005
【図５】
0006831037.tif 000006
【図６】
0006831037.tif 000007
【図７】
0006831037.tif 000008