(57)【特許請求の範囲】
【請求項１】
複数の通常領域と、前記複数の通常領域に隣接する冗長領域と、を有し、前記冗長領域は、複数の冗長ワード線を有し、前記複数の通常領域及び前記冗長領域の境界に複数の境界ワード線を配置するメモリセルアレイと、
前記メモリセルアレイに結合され、前記複数の冗長ワード線を順次リフレッシュし、前記複数の冗長ワード線を順次リフレッシュした後に前記複数の境界ワード線を順次リフレッシュするように配置される制御器と、
を含む、メモリ装置。
【請求項２】
前記制御器は、
基準命令信号を受信し、前記基準命令信号、複数の冗長ワード線アドレス及び複数の境界ワード線アドレスに基づいて複数の冗長領域リフレッシュアドレスを順次生成するように配置される冗長領域リフレッシュアドレス制御回路を含む請求項１に記載のメモリ装置。
【請求項３】
前記制御器は、前記複数の冗長領域リフレッシュアドレスに基づいて前記複数の冗長ワード線を順次リフレッシュし、前記複数の冗長ワード線を順次リフレッシュした後に前記複数の境界ワード線を順次リフレッシュする請求項２に記載のメモリ装置。
【請求項４】
前記冗長領域リフレッシュアドレス制御回路は、
前記基準命令信号を受信し、前記基準命令信号に基づいて冗長フラグを生成するように配置される基準命令カウンタと、
前記基準命令カウンタに結合され、前記冗長フラグに基づいて冗長ワード線アドレス選択信号を生成するように配置される冗長ワード線アドレスセレクタと、
前記冗長ワード線アドレスセレクタに結合され、前記冗長ワード線アドレス選択信号、前記複数の冗長ワード線アドレス及び前記複数の境界ワード線アドレスを受信し、前記冗長ワード線アドレス選択信号、前記複数の冗長ワード線アドレス及び前記複数の境界ワード線アドレスに基づいて前記複数の冗長領域リフレッシュアドレスを順次生成するように配置されるマルチプレクサと、
前記基準命令カウンタに結合され、前記基準命令信号及び前記冗長フラグを受信し、前記基準命令信号及び前記冗長フラグに基づいてリフレッシュステータス信号を生成するように配置される論理回路と、
を含む請求項２に記載のメモリ装置。
【請求項５】
前記基準命令カウンタは、前記基準命令信号のパルス数をカウントして基準命令信号の累計パルス数を生成し、前記基準命令信号の累計パルス数が第１の数に等しくなるたびに、前記基準命令カウンタは前記冗長フラグのパルスを生成する請求項４に記載のメモリ装置。
【請求項６】
前記基準命令カウンタが前記冗長フラグのパルスを生成するたびに、前記冗長ワード線アドレスセレクタは、前記冗長フラグに基づいて前記冗長ワード線アドレス選択信号のタイミングをシフトする請求項５に記載のメモリ装置。
【請求項７】
前記マルチプレクサは、前記冗長ワード線アドレス選択信号に基づいて前記複数の冗長ワード線アドレス及び前記複数の境界ワード線アドレスを順次選択し、前記複数の冗長領域リフレッシュアドレスを順次生成する請求項４に記載のメモリ装置。
【請求項８】
前記リフレッシュステータス信号は、前記複数の冗長ワード線及び前記複数の境界ワード線のリフレッシュタイミングを決定することに用いられる請求項４に記載のメモリ装置。
【請求項９】
メモリ装置に適用されるリフレッシュ方法であって、前記メモリ装置は、メモリセルアレイ及び制御器を含み、前記メモリセルアレイは、複数の通常領域と、前記複数の通常領域に隣接する冗長領域と、有し、前記冗長領域は、複数の冗長ワード線を有し、前記メモリセルアレイは、前記複数の通常領域及び前記冗長領域の境界にて複数の境界ワード線を配置し、前記リフレッシュ方法は、
前記複数の冗長ワード線を順次リフレッシュするステップと、
前記複数の冗長ワード線を順次リフレッシュした後、前記複数の境界ワード線を順次リフレッシュするステップと、
を含むリフレッシュ方法。
【請求項１０】
基準命令信号、複数の冗長ワード線アドレス及び複数の境界ワード線アドレスに基づいて複数の冗長領域リフレッシュアドレスを順次生成するステップと、
前記複数の冗長領域リフレッシュアドレスに基づいて前記複数の冗長ワード線を順次リフレッシュし、前記複数の冗長ワード線を順次リフレッシュした後に前記複数の境界ワード線を順次リフレッシュするステップと、
を更に含む請求項９に記載のリフレッシュ方法。
【請求項１１】
前記基準命令信号、前記複数の冗長ワード線アドレス及び前記複数の境界ワード線アドレスに基づいて前記複数の冗長領域リフレッシュアドレスを順次生成するステップは、
前記基準命令信号を受信し、前記基準命令信号に基づいて冗長フラグを生成することと、
前記冗長フラグに基づいて冗長ワード線アドレス選択信号を生成することと、
前記冗長ワード線アドレス選択信号、前記複数の冗長ワード線アドレス及び前記複数の境界ワード線アドレスを受信し、前記冗長ワード線アドレス選択信号、前記複数の冗長ワード線アドレス及び前記複数の境界ワード線アドレスに基づいて前記複数の冗長領域リフレッシュアドレスを順次生成することと、
を含む請求項１０に記載のリフレッシュ方法。
【請求項１２】
前記複数の冗長領域リフレッシュアドレスに基づいて前記複数の冗長ワード線を順次リフレッシュし、前記複数の冗長ワード線を順次リフレッシュした後に前記複数の境界ワード線を順次リフレッシュするステップは、
前記基準命令信号及び冗長フラグを受信し、前記基準命令信号及び前記冗長フラグに基づいてリフレッシュステータス信号を生成することを含む請求項１０に記載のリフレッシュ方法。
【請求項１３】
前記基準命令信号を受信し、前記基準命令信号に基づいて前記冗長フラグを生成するステップは、
前記基準命令信号のパルス数をカウントして基準命令信号の累計パルス数を生成し、前記基準命令信号の累計パルス数が第１の数に等しくなるたびに、前記冗長フラグのパルスを生成することを含む請求項１１に記載のリフレッシュ方法。
【請求項１４】
前記冗長フラグに基づいて前記冗長ワード線アドレス選択信号を生成するステップは、
基準命令カウンタが前記冗長フラグのパルスを生成するたびに、前記冗長フラグに基づいて前記冗長ワード線アドレス選択信号のタイミングをシフトすることを含む請求項１３に記載のリフレッシュ方法。
【請求項１５】
前記冗長ワード線アドレス選択信号、前記複数の冗長ワード線アドレス及び前記複数の境界ワード線アドレスを受信し、前記冗長ワード線アドレス選択信号、前記複数の冗長ワード線アドレス及び前記複数の境界ワード線アドレスに基づいて前記複数の冗長領域リフレッシュアドレスを順次生成するステップは、
前記冗長ワード線アドレス選択信号に基づいて前記複数の冗長ワード線アドレス及び前記複数の境界ワード線アドレスを順次選択し、前記複数の冗長領域リフレッシュアドレスを順次生成する請求項１１に記載のリフレッシュ方法。
【請求項１６】
前記リフレッシュステータス信号は、前記複数の冗長ワード線及び前記複数の境界ワード線のリフレッシュタイミングを決定することに用いられる請求項１２に記載のリフレッシュ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ装置とそのリフレッシュ方法に関し、特に冗長領域ワード線をリフレッシュするメモリ装置及びそのリフレッシュ方法に関する。
【背景技術】
【０００２】
ダイナミックランダムアクセスメモリ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ，ＤＲＡＭ）内に複数回繰り返し有効にされる特定のワード線（加害ワード線とも称される）が存在する場合、その加害ワード線に隣接するワード線（被害ワード線とも称される）上のメモリセルは、クロストーク（ｃｒｏｓｓ  ｔａｌｋ）又はカップリング効果によって記憶したデータを遺失する可能性があり、このような干渉現象は、ローハンマー（Ｒｏｗ  Ｈａｍｍｅｒ）現象と称される。
【０００３】
従来技術は、被害ワード線を別途リフレッシュすることによってローハンマー現象を回避する。即ち、被害ワード線は、比較的高いリフレッシュレートを有する。しかしながら、高いメモリセル密度を有するいくつかのＤＲＡＭ構造では、被害ワード線のアドレス計算は、比較的複雑であるので、被害ワード線のアドレスを計算するためにより大きな面積のリフレッシュアドレス計算器（ローハンマーアドレス計算器とも称される）が必要とされる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、冗長領域内でローハンマーによってリフレッシュを必要とするワード線アドレスの計算を行う必要がなく、それにより、リフレッシュアドレス計算器の面積を削減することができるメモリ装置及びそのリフレッシュ方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施例は、メモリ装置を提供し、メモリ装置は、メモリセルアレイ及び制御器を含む。メモリセルアレイは、複数の通常領域と、複数の通常領域に隣接する冗長領域と、を有する。冗長領域は、複数の冗長ワード線を有し、且つメモリセルアレイは、通常領域及び冗長領域の境界に複数の境界ワード線を配置する。制御器は、複数の冗長ワード線を順次リフレッシュし、複数の冗長ワード線を順次リフレッシュした後に複数の境界ワード線を順次リフレッシュする。
【０００６】
本発明の実施例は、メモリ装置に適用されるリフレッシュ方法を提供する。メモリ装置は、メモリセルアレイ及び制御器を含み、メモリセルアレイは、複数の通常領域と、複数の通常領域に隣接する冗長領域と、を有する。冗長領域は、複数の冗長ワード線を有し、且つメモリセルアレイは、通常領域と冗長領域との境界に複数の境界ワード線を配置する。リフレッシュ方法は、複数の冗長ワード線を順次リフレッシュするステップと、複数の冗長ワード線を順次リフレッシュした後、複数の境界ワード線を順次リフレッシュするステップと、を含む。
【発明の効果】
【０００７】
上記に基づき、本発明のいくつかの実施例において、前記メモリ装置及びそのリフレッシュ方法は、リフレッシュアドレス計算器の面積を削減できる。制御器は、メモリセルアレイ中の冗長ワード線及び境界ワード線を順次リフレッシュし、冗長領域内でローハンマーによってリフレッシュを必要とするワード線アドレスの計算を行う必要がないので、リフレッシュアドレス計算器の面積を削減することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施例によるメモリ装置の説明図である。
【図２】本発明の一実施例によるメモリセルアレイにおけるワード線のレイアウトの説明図である。
【図３】本発明の他の実施例による冗長領域リフレッシュアドレス制御回路の説明図である。
【図４】本発明の一実施例による制御器の動作タイミング図である。
【図５】本発明の一実施例によるリフレッシュ方法のフロー図である。
【発明を実施するための形態】
【０００９】
本発明の上記特徴及び利点を分かり易くするために、実施例を挙げ、図面を合わせて以下のとおり詳細を説明する。
【００１０】
図１を参照し、実施例において、メモリ装置１００は、制御器１１０及びメモリセルアレイ１２０を含む。制御器１１０は、メモリセルアレイ１２０に結合され、制御器１１０は、リフレッシュアドレス計算器１３０、リフレッシュアドレスマルチプレクサ１７０、行アドレスマルチプレクサ１８０、及び行アドレスデコーダ１９０を含む。制御器１１０は、通常命令信号ＡＣＴ、基準命令信号ＡＲＥＦ及びアドレスＡＤＤに基づいてワード線アドレスＷＬをメモリセルアレイ１２０に提供するように配置される。
【００１１】
メモリセルアレイ１２０は、例えば、複数のダイナミックランダムアクセスメモリセルを含み、本発明は、メモリセルアレイ１２０の種類及び構造を限定しない。図２を参照し、一実施例において、メモリセルアレイ１２０は、通常領域２１０及び通常領域２１０に隣接する冗長領域２２０を含み、通常領域２１０の数、及び通常領域２１０と冗長領域２２０との隣接関係は、一例に過ぎず、これに限定するものではない。冗長領域２２０内に冗長行及び冗長列を配置し、冗長行及び冗長列は、冗長メモリセルを有し、通常領域２１０で不良な又は損傷したメモリセルを置き換え、メモリ装置１００の正常な機能を維持することに用いられる。メモリセルアレイ１２０は、ワード線アドレスＷＬを受信してメモリセルアレイ１２０内のメモリセルをリフレッシュし、ローハンマー現象による記憶データの損失を回避する。一実施例において、冗長領域２２０は、複数の冗長ワード線Ｒ１〜Ｒ４８を有し、且つ複数の境界ワード線Ｂ１〜Ｂ４は、複数の通常領域２１０と冗長領域２２０の境界に配置され、境界ワード線Ｂ１とＢ１は通常領域２１０内に配置され、境界ワード線Ｂ２とＢ３は冗長領域２２０内に配置される。境界ワード線Ｂ１とＢ４は通常ワード線として使用することが可能で、境界ワード線Ｂ２とＢ３は冗長ワード線として使用することが可能である。冗長ワード線Ｒ１〜Ｒ４８及び境界ワード線Ｂ１〜Ｂ４の数は、複数の通常領域２１０及び冗長領域２２０の構造に依存し、本発明はこれについて限定するものではない。
【００１２】
リフレッシュアドレス計算器１３０は、通常命令信号ＡＣＴ、基準命令信号ＡＲＥＦ及びアドレスＡＤＤに基づいて、通常領域リフレッシュアドレスＮＲＡＤＤ、冗長領域リフレッシュアドレスＲＲＡＤＤをリフレッシュアドレスマルチプレクサ１７０に提供するように配置される。リフレッシュアドレス計算器１３０は、さらに、基準命令信号ＡＲＥＦのパルス数を計算して、リフレッシュカウントアドレスＲＣＡＤＤをリフレッシュアドレスマルチプレクサ１７０に提供し、それぞれ選択信号Ｓ１、選択信号Ｓ２及びリフレッシュステータス信号ＲＳをリフレッシュアドレスマルチプレクサ１７０、行アドレスマルチプレクサ１８０及び行アドレスデコーダ１９０に提供するように配置される。詳細には、リフレッシュアドレス計算器１３０は、通常領域リフレッシュアドレス制御回路１４０及び冗長領域リフレッシュアドレス制御回路１５０を含む。通常領域リフレッシュアドレス制御回路１４０は、通常命令信号ＡＣＴ及びアドレスＡＤＤに基づいて通常領域リフレッシュアドレスＮＲＡＤＤをリフレッシュアドレスマルチプレクサ１７０に提供し、通常領域２１０におけるリフレッシュが必要なアドレスをリフレッシュアドレスマルチプレクサ１７０に提供するように配置される。冗長領域リフレッシュアドレス制御回路１５０は、基準命令信号ＡＲＥＦを受信し、基準命令信号ＡＲＥＦ、複数の冗長ワード線アドレスＲＡ１〜ＲＡ４８及び複数境界ワード線アドレスＢＡ１〜ＢＡ４に基づいて、複数の冗長領域リフレッシュアドレスＲＲＡＤＤをリフレッシュアドレスマルチプレクサ１７０に順次に生成し、冗長領域２２０におけるリフレッシュが必要なアドレスを提供するように配置される。複数の冗長ワード線アドレスＲＡ１〜ＲＡ４８及び複数の境界ワード線アドレスＢＡ１−ＢＡ４は、複数の冗長ワード線Ｒ１〜Ｒ４８及び複数の境界ワード線Ｂ１〜Ｂ４に対応するアドレスである。一実施例において、制御器１１０は、複数の冗長領域リフレッシュアドレスＲＲＡＤＤに基づいて冗長ワード線Ｒ１〜Ｒ４８を順次リフレッシュし、冗長ワード線Ｒ１〜Ｒ４８を順次リフレッシュした後に境界ワード線Ｂ１〜Ｂ４を順次リフレッシュする。
【００１３】
リフレッシュアドレスマルチプレクサ１７０は、リフレッシュアドレス計算器１３０に結合され、リフレッシュアドレスマルチプレクサ１７０は、通常領域リフレッシュアドレスＮＲＡＤＤ、冗長領域リフレッシュアドレスＲＲＡＤＤ、リフレッシュカウントアドレスＲＣＡＤＤ及び選択信号Ｓ１を受信し、選択信号Ｓ１に基づいてアドレスを選択してリフレッシュアドレスＲＡＤＤを行アドレスマルチプレクサ１８０に出力するように配置される。
【００１４】
行アドレスマルチプレクサ１８０は、リフレッシュアドレスマルチプレクサ１７０に結合され、行アドレスマルチプレクサ１８０は、リフレッシュアドレスＲＡＤＤ及び選択信号Ｓ２を受信し、選択信号Ｓ２に基づいてアドレスを選択し、行アドレスＲＡを行アドレスデコーダ１９０に出力するように配置される。
【００１５】
行アドレスデコーダ１９０は、行アドレスマルチプレクサ１８０に結合され、行アドレスＲＡ及びリフレッシュステータス信号ＲＳを受信し、行アドレスＲＡ及びリフレッシュステータス信号ＲＳに基づいて復号してワード線アドレスＷＬをメモリセルアレイ１２０に提供し、メモリセルアレイ１２０内の対応するワード線をリフレッシュするように配置される。リフレッシュステータス信号ＲＳは、冗長ワード線Ｒ１〜Ｒ４８及び境界ワード線Ｂ１〜Ｂ４のリフレッシュタイミングを決定することに用いられる。
【００１６】
一実施例において、制御器１１０のリフレッシュ方式は、冗長ワード線Ｒ１〜Ｒ４８を順次リフレッシュし、冗長ワード線Ｒ１〜Ｒ４８を順次リフレッシュした後に境界ワード線Ｂ１〜Ｂ４を順次リフレッシュするものである。例えば、制御器１１０は、先ず冗長ワード線Ｒ１をリフレッシュし、次に冗長ワード線Ｒ２をリフレッシュするというように続き、最後に冗長ワード線Ｒ４８をリフレッシュする。制御器１１０が冗長ワード線Ｒ１〜Ｒ４８を順次リフレッシュした後、制御器１１０は、境界ワード線Ｂ１〜Ｂ４を順次リフレッシュし、例えば、先ず境界ワード線Ｂ１をリフレッシュし、次に境界ワード線Ｂ２をリフレッシュするというように続き、最後に境界ワード線Ｂ４をリフレッシュする。尚、制御器１１０は、冗長ワード線Ｒ１〜Ｒ４８及び境界ワード線Ｂ１〜Ｂ４をリフレッシュする順番は一例に過ぎず、本発明は、これに限定するものではない。他の実施例において、制御器１１０のリフレッシュ順序は、冗長ワード線Ｒ４８から冗長ワード線Ｒ１又は境界ワード線Ｂ４から境界ワード線Ｂ１にリフレッシュすることもでき、制御器１１０は、先ず境界ワード線Ｂ１〜Ｂ４をリフレッシュし、それから冗長ワード線Ｒ１〜Ｒ４８をリフレッシュすることもできる。或いは、制御器１１０は、境界ワード線Ｂ１〜Ｂ４のリフレッシュタイミングを冗長ワード線Ｒ１〜Ｒ４８のリフレッシュタイミング中に挿入してもよく、本発明は、リフレッシュ順序を限定しない。
【００１７】
図３及び図４も参照し、冗長領域リフレッシュアドレス制御回路１５０は、基準命令カウンタ３１０、冗長ワード線アドレスセレクタ３２０、論理回路３３０及びマルチプレクサ３４０を含む。基準命令カウンタ３１０は、基準命令信号ＡＲＥＦを受信し、基準命令信号ＡＲＥＦに基づいて冗長フラグＲＦＬＡＧを生成するように配置される。一実施例において、基準命令カウンタ３１０は、同期カウンタ又は非同期カウンタであることができ、本発明は、これについて限定しない。基準命令カウンタ３１０は、基準命令信号ＡＲＥＦのパルス数を計算して基準命令信号パルス数を生成し、基準命令信号パルス数が第１の数に等しくなるたびに、基準命令カウンタ３１０は、冗長フラグＲＦＬＡＧのパルスを生成する。一実施例において、冗長領域のリフレッシュ周期は、１６回の基準命令信号ＡＲＥＦを発する時間に設定される。例えば、基準命令カウンタ３１０が基準命令信号ＡＲＥＦとしてのパルスＡＲＥＦ１を受信する時、累計される基準命令信号ＡＲＥＦのパルス数は、１６に達しており、次いで基準命令カウンタ３１０は、冗長フラグＲＦＬＡＧのパルスＦ１を生成し、カウントされる基準命令信号ＡＲＥＦのパルス数は、０に戻される。基準命令カウンタ３１０が基準命令信号ＡＲＥＦとしてのパルスＡＲＥＦ２を受信する時、累計される基準命令ＡＲＥＦ信号ＡＲＥＦパルス数は、１であり、基準命令信号ＡＲＥＦのパルスＡＲＥＦ３を受信する時、累計される基準命令信号ＡＲＥＦのパルス数は、２であり、これにより類推されるように、基準命令カウンタ３１０が基準命令信号ＡＲＥＦのパルスＡＲＥＦ１７を受信する時、累計される基準命令信号ＡＲＥＦのパルスは、１６であり、それから基準命令カウンタ３１０は、冗長フラグＲＦＬＡＧのパルスＦ２を生成し、基準命令信号ＡＲＥＦのパルス数を０に戻す。
【００１８】
冗長ワード線アドレスセレクタ３２０は、基準命令カウンタ３１０に結合され、冗長ワード線アドレスセレクタ３２０は、冗長フラグＲＦＬＡＧに基づいて冗長ワード線アドレス選択信号ＲＳＥＬを生成するように配置される。一実施例において、基準命令カウンタ３１０が冗長フラグＲＦＬＡＧのパルスを生成するたびに、冗長ワード線アドレスセレクタ３２０は、冗長フラグＲＦＬＡＧに基づいて冗長ワード線アドレス選択信号ＲＳＥＬのタイミングをシフトすることができる。例えば、基準命令カウンタ３１０が冗長フラグのパルスＦ１を生成した後、冗長ワード線アドレスセレクタ３２０は、冗長フラグのパルスＦ１の立ち下がりエッジで冗長ワード線アドレス選択信号ＲＳＥＬのタイミングをシフトし、冗長ワード線アドレス選択信号ＲＳＥＬを冗長ワード線アドレスＲＡ１に対応することから冗長ワード線アドレスＲＡ２に対応することにシフトするなど、これにより類推されるものである。
【００１９】
マルチプレクサ３４０は、冗長ワード線アドレスセレクタ３２０に結合され、冗長ワード線アドレス選択信号ＲＳＥＬ、冗長ワード線アドレスＲＡ１〜ＲＡ４８及び境界ワード線アドレスＢＡ１〜ＢＡ４を受信し、それらに基づき、複数の冗長領域リフレッシュアドレスＲＲＡＤＤを順次生成するように配置される。例えば、マルチプレクサ３４０が冗長ワード線アドレスセレクタ３２０から受信した冗長ワード線アドレス選択信号ＲＳＥＬが冗長ワード線アドレスＲＡ１に対応する時、マルチプレクサ３４０は、冗長ワード線アドレスＲＡ１を選択して１つの冗長領域リフレッシュアドレスＲＲＡＤＤを出力する。マルチプレクサ３４０が冗長ワード線アドレスセレクタ３２０から受信した冗長ワード線アドレス選択信号ＲＳＥＬが冗長ワード線アドレスＲＡ２に対応する時、マルチプレクサ３４０は、冗長ワード線アドレスＲＡ２を選択して次の冗長領域リフレッシュアドレスＲＲＡＤＤを出力する。
【００２０】
論理回路３３０は、基準命令カウンタ３１０に結合され、基準命令信号ＡＲＥＦ及び冗長フラグＲＦＬＡＧを受信し、基準命令信号ＡＲＥＦ及び冗長フラグＲＦＬＡＧに基づいて論理演算を実行してリフレッシュステータス信号ＲＳを生成するように配置される。リフレッシュステータス信号ＲＳは、冗長ワード線Ｒ１〜Ｒ４８及び境界ワード線Ｂ１〜Ｂ４をリフレッシュするタイミングを決定することに用いられる。一実施例において、リフレッシュステータス信号ＲＳのパルスは、おおよそ基準命令信号ＡＲＥＦのパルスと対応するが、基準命令信号ＡＲＥＦの累計パルス数が１６に等しくなるたびに、論理回路３３０が生成する次のリフレッシュステータス信号ＲＳは、１つの基準命令信号ＡＲＥＦに対応するパルス及びその後に１つの冗長領域リフレッシュパルスを含む。例えば、基準命令カウンタ３１０が基準命令信号ＡＲＥＦのパルスＡＲＥＦ１を受信する時、リフレッシュステータス信号ＲＳのパルスＲＳ１は、基準命令信号ＡＲＥＦのパルスＡＲＥＦ１に対応する。続いて、カウントされる基準命令信号ＡＲＥＦのパルス数が１６に達すると、基準命令カウンタ３１０は、冗長フラグＲＦＬＡＧのパルスＦ１を生成し、論理回路３３０は、パルスＡＲＥＦ１及びパルスＦ１に基づいてパルスＡＲＥＦ２の後に１つの冗長領域リフレッシュパルスＲＲＥＦ１を生成し、冗長領域リフレッシュパルスＲＲＥＦ１は、冗長ワード線アドレスＲＡ１に対応し、それによって、リフレッシュステータス信号ＲＳのパルスＲＳ２を基準命令信号ＡＲＥＦのパルスＡＲＥＦ２及び冗長領域リフレッシュパルスＲＲＥＦ１に対応させる。次に、基準命令カウンタ３１０が基準命令信号ＡＲＥＦのパルスＡＲＥＦ３を受信する時、リフレッシュステータス信号ＲＳのパルスＲＳ３は、パルスＡＲＥＦ３に対応し、以下は、これに類推される。基準命令カウンタ３１０が基準命令信号ＡＲＥＦのパルスＡＲＥＦ１７を受信する時、リフレッシュステータス信号ＲＳのパルスＲＳ１７は、パルスＡＲＥＦ１７に対応し、この時カウントされる基準命令信号ＡＲＥＦのパルス数が１６に達すると、基準命令カウンタ３１０は、冗長フラグＲＦＬＡＧのパルスＦ２を生成する。論理回路３３０は、パルスＡＲＥＦ１７及びパルスＦ２に基づいて次の基準命令信号ＡＲＥＦのパルスＡＲＥＦ１８の後に１つの冗長領域リフレッシュパルスＲＲＥＦ２を生成し、冗長領域リフレッシュパルスＲＲＥＦ２は、冗長ワード線アドレスＲＡ２に対応し、リフレッシュステータス信号ＲＳのパルスＲＳ２は、パルスＡＲＥＦ１８及び冗長領域リフレッシュパルスＲＲＥＦ２に対応する。
【００２１】
一方、リフレッシュアドレス計算器１３０は、通常領域のリフレッシュ数を計算して、リフレッシュカウントアドレスＲＣＡＤＤをリフレッシュアドレスマルチプレクサ１７０に提供し、リフレッシュアドレスマルチプレクサ１７０にリフレッシュカウントアドレスＲＣＡＤＤに基づいて現在のリフレッシュ数を認識可能にさせる。例えば、リフレッシュアドレス計算器１３０が基準命令信号のパルスＡＲＥＦ１を受信する時、リフレッシュカウントアドレスＲＣＡＤＤは、１であり、リフレッシュアドレス計算器１３０が基準命令信号のパルスＡＲＥＦ２を受信する時、リフレッシュカウントアドレスＲＣＡＤＤは、２であり、リフレッシュアドレス計算器１３０が基準命令信号のパルスＡＲＥＦ３を受信する時、リフレッシュカウントアドレスＲＣＡＤＤは、３であり、以下は、これに類推される。リフレッシュアドレス計算器１３０が基準命令信号のパルスＡＲＥＦ１８を受信する時、リフレッシュカウントアドレスＲＣＡＤＤは１８である。
【００２２】
図５は、本発明の一実施例によるリフレッシュ方法のフロー図である。ステップＳ５１０において、制御器１１０は、冗長ワード線Ｒ１〜Ｒ４８を順次リフレッシュする。次に、ステップＳ５２０において、制御器は、冗長ワード線Ｒ１〜Ｒ４８を順次リフレッシュした後、境界ワード線Ｂ１〜Ｂ４を順次リフレッシュする。上記のステップＳ５１０及びＳ５２０の詳細については、図１〜図４の実施例を参照することができ、ここでは再度説明しない。
【００２３】
上記を総合し、本発明のいくつかの実施例において、前記メモリ装置及びそのリフレッシュ方法は、リフレッシュアドレス計算器の面積を減らすことができる。制御器は、メモリセルアレイ内の冗長ワード線及び境界ワード線を順次リフレッシュし、冗長領域ではローハンマーによってリフレッシュを必要とするワード線アドレスを計算する必要がないので、リフレッシュアドレス計算器の面積を削減することができる。
【００２４】
本発明は、上記のように実施例を開示したが、それは本発明を限定するためのものではなく、当業者は、本発明の精神及び範囲から逸脱することなく、いくらかの変更及び修飾を行うことができ、故に本発明の保護範囲は、後述の特許請求の範囲が定義するものを基準とする。
【符号の説明】
【００２５】
１００  メモリ装置
１１０  制御器
１２０  メモリセルアレイ
１３０  リフレッシュアドレス計算器
１４０  通常領域リフレッシュアドレス制御回路
１５０  冗長領域リフレッシュアドレス制御回路
１７０  リフレッシュアドレスマルチプレクサ
１８０  行アドレスマルチプレクサ
１９０  行アドレスデコーダ
２１０  通常領域
２２０  冗長領域
３１０  基準命令カウンタ
３２０  冗長ワード線アドレスセレクタ
３３０  論理回路
３４０  マルチプレクサ
ＡＣＴ  通常命令信号
ＡＤＤ  アドレス
ＡＲＥＦ  基準命令信号
ＡＲＥＦ１、ＡＲＥＦ２、ＡＲＥＦ３、ＡＲＥＦ１７、ＡＲＥＦ１８  基準命令信号のパルス
Ｂ１〜Ｂ４  境界ワード線
ＢＡ１〜ＢＡ４  境界ワード線アドレス
Ｆ１、Ｆ２  冗長フラグのパルス
ＮＲＡＤＤ  通常領域リフレッシュアドレス
Ｒ１〜Ｒ４８  冗長ワード線
ＲＡ１〜ＲＡ４８  冗長ワード線アドレス
ＲＡ  行アドレス
ＲＡＤＤ  リフレッシュアドレス
ＲＣＡＤＤ  リフレッシュカウントアドレス
ＲＦＬＡＧ  冗長フラグ
ＲＲＡＤＤ  冗長領域リフレッシュアドレス
ＲＳ  リフレッシュステータス信号
ＲＳ１、ＲＳ２、ＲＳ３、ＲＳ１７、ＲＳ１８  リフレッシュステータス信号のパルス
ＲＲＥＦ１、ＲＲＥＦ２、ＲＲＥＦ１８  冗長領域リフレッシュパルス
ＲＳＥＬ  冗長ワード線アドレス選択信号
Ｓ１、Ｓ２  選択信号
ＷＬ  ワード線信号
Ｓ５１０〜Ｓ５２０  ステップ
【図１】
0006831879.tif 000002
【図２】
0006831879.tif 000003
【図３】
0006831879.tif 000004
【図４】
0006831879.tif 000005
【図５】
0006831879.tif 000006