(57)【特許請求の範囲】
【請求項１】
少なくとも１つの無線周波数（ＲＦ）チェーンを備える送信機であって、前記ＲＦチェーンは、
送信要素のアレイであって、各送信要素は、前記送信要素のアレイ内の異なる送信要素によって受信されたアナログ信号の位相シフトによって発射角（ＡＯＤ）が規定されるビームフォーミングを用いてアナログ信号を送信するために、直列に接続されたバンドパスフィルタ及びアンテナを備える、送信要素のアレイと、
入力信号の位相をシフトさせる位相シフタと、
前記入力信号の振幅を変化させる可変利得増幅器（ＶＧＡ）であって、前記位相シフタ及び前記ＶＧＡは、直列に接続される、ＶＧＡと、
前記位相シフタ及び前記ＶＧＡを、前記送信要素のアレイ内の各送信要素に接続するスイッチャーであって、前記スイッチャーが単極Ｍ投（ＳＰＭＴ）アナログスイッチであるように、周期内の各所与の時点において最大で１つの送信要素が前記位相シフタ及び前記ＶＧＡに接続され、Ｍは、前記送信要素のアレイのサイズである、スイッチャーと、
前記所与の時点において、前記送信要素が、前記ＡＯＤと、前記送信要素のアレイ内の前記送信要素の場所とに基づいて求められた位相及び振幅を有する前記入力信号のサンプルを受信するように、前記位相シフタ、前記ＶＧＡ及び前記スイッチャーを制御するコントローラと、
を備え、
前記コントローラは、標本化定理により定義されるサンプリングレートで前記スイッチャーによりサンプルされたサンプルの離散シーケンスによって前記入力信号の前記サンプルを構成し、構成した前記サンプルを前記サンプリングレートにより定義される前記周期によって分離させる、送信機。
【請求項２】
前記コントローラは、前記ＡＯＤを受信することに応答して、前記送信要素のアレイ内の送信要素ごとに位相シフト値及び振幅値を求め、前記位相シフタを異なる送信要素に接続する前記スイッチャーの状態のシーケンスに対応する位相シフト値のシーケンス及び振幅値のシーケンスを形成し、各時点において、前記位相シフタを制御して、前記位相シフト値のシーケンスに従って前記入力信号の前記位相を変化させ、各時点において、前記ＶＧＡを制御して、前記振幅値のシーケンスに従って前記入力信号の前記振幅を変化させる、請求項１に記載の送信機。
【請求項３】
前記スイッチャーの状態のシーケンスは、予め求められ、前記コントローラに動作的に接続されたメモリに記憶される、請求項１に記載の送信機。
【請求項４】
前記位相シフタ及び前記ＶＧＡに直列に接続された電力増幅器、
を更に備える、請求項１に記載の送信機。
【請求項５】
各送信要素は、前記バンドパスフィルタ及び前記アンテナに直列に接続された電力増幅器を備える、請求項１に記載の送信機。
【請求項６】
複数のＲＦチェーンと、
前記入力信号を、前記複数のＲＦチェーンの各々に向ける電力分割器と、
を更に備える、請求項１に記載の送信機。
【請求項７】
前記送信要素のアレイのサイズＭは、前記スイッチャーの周波数によって求められる、請求項１に記載の送信機。
【請求項８】
前記送信要素のアレイのサイズＭは、前記スイッチャーの周波数を前記入力信号の帯域幅によって除算したもの未満である、請求項１に記載の送信機。
【請求項９】
請求項１に記載の送信機と通信する受信機であって、前記受信機の受信側ＲＦチェーンは、
到来角（ＡＯＡ）において信号を受信するアンテナのアレイと、
前記アンテナのアレイからの各アンテナをアクティブ化する受信側スイッチャーであって、標本化定理で定義される周期内の各所与の時点において最大で１つのアンテナがアクティブであり、前記スイッチャーがＫ投単極（ＫＴＳＰ）アナログスイッチであるようになっており、Ｋは、異なる位相シフト及び振幅を有する統合信号を生成する前記アンテナの前記アレイのサイズである、受信側スイッチと、
前記統合信号の位相をシフトさせる受信側位相シフタと、
前記統合信号の振幅を変化させる受信側可変利得増幅器（ＶＧＡ）であって、前記受信側位相シフタ及び前記受信側ＶＧＡは、直列に接続される、受信側ＶＧＡと、
前記所与の時点において、前記受信側位相シフタ及び前記受信側ＶＧＡが、前記ＡＯＡと、前記アンテナのアレイ内の受信側アンテナの場所とに基づいて受信信号の前記位相シフト及び前記振幅を変更するように、前記受信側位相シフタ、前記受信側ＶＧＡ及び前記受信側スイッチャーを制御するコントローラと、
を備える、受信機。
【請求項１０】
複数の受信側ＲＦチェーンと、
各受信側ＲＦチェーンの出力を合成する電力合成器と、
合成された合成信号をダウンコンバートするダウンコンバータと、
前記ダウンコンバートされた合成信号を、デジタル領域に変換して、デジタル信号を生成するアナログ対デジタルコンバータと、
前記デジタル信号を復調するプロセッサと、
を更に備える、請求項９に記載の受信機。
【請求項１１】
前記送信機は、第５世代（５Ｇ）通信システムの一部である、請求項９に記載の受信機。
【請求項１２】
異なるアンテナによって送信されたアナログ信号の位相シフトによって発射角（ＡＯＤ）が規定されるビームフォーミングを用いて、アンテナのアレイによって前記アナログ信号を送信する方法であって、
前記ＡＯＤ、及び前記アレイ内の各アンテナの場所に基づいて前記アンテナのアレイ内のアンテナごとに位相シフト値及び振幅値を求めることと、
前記位相シフト値を、前記アレイ内の前記アンテナのアクティブ化のシーケンスに従って順序付けして、位相シフトのシーケンスを形成することと、
前記振幅値を、前記アレイ内の前記アンテナの前記アクティブ化のシーケンスに従って順序付けして、振幅のシーケンスを形成することと、
前記位相シフトのシーケンスの値及び前記振幅のシーケンスの値に従って、アナログ信号の前記位相シフト値及び前記振幅値を変更することと、
前記変更されたアナログ信号をサンプリングし、前記サンプリングされたサンプルを、前記アンテナの前記アクティブ化のシーケンスによって律則される順序で異なるアンテナに向け、前記サンプルは標本化定理によってサンプリングレートでサンプルされた前記サンプルの離散シーケンスを形成することと、
各アンテナに向けられた各サンプルを帯域通過させて、アンテナごとに前記アナログ信号の変更されたコピーを生成することと、
対応するアンテナから前記アナログ信号の前記変更されたコピーを送信することと、
を含む、方法。
【請求項１３】
少なくとも２つの無線周波数（ＲＦ）チェーンを備える送信機であって、
前記送信機は、
送信要素のアレイであって、各送信要素は、前記送信要素のアレイ内の異なる送信要素によって受信されたアナログ信号の位相シフトによって発射角（ＡＯＤ）が規定されるビームフォーミングを用いてアナログ信号を送信するために、直列に接続されたバンドパスフィルタ及びアンテナを備える、送信要素のアレイと、
入力信号の位相をシフトさせる位相シフタと、
前記入力信号の振幅を変化させる可変利得増幅器（ＶＧＡ）であって、前記位相シフタ及び前記ＶＧＡは、直列に接続される、ＶＧＡと、
前記位相シフタ及び前記ＶＧＡを、前記送信要素のアレイ内の各送信要素に接続するスイッチャーであって、前記スイッチャーが単極Ｍ投（ＳＰＭＴ）アナログスイッチであるように、周期内の各所与の時点において最大で１つの送信要素が前記位相シフタ及び前記ＶＧＡに接続され、Ｍは、前記送信要素のアレイのサイズである、スイッチャーと、
前記所与の時点において、前記少なくとも２つのＲＦチェーンからの少なくとも２つの送信要素が、前記アレイの前記ＡＯＤと、前記少なくとも２つのＲＦチェーンの前記送信要素のアレイ内の前記少なくとも２つの送信要素の場所とに基づいて求められた位相及び振幅を有する前記入力信号のサンプルを受信するように、少なくとも２つの位相シフタ、少なくとも２つのＶＧＡ及び少なくとも２つのスイッチャーを制御することによって、前記少なくとも２つのＲＦチェーンを制御する、コントローラと、
を備える各ＲＦチェーンを備え、
前記コントローラは、標本化定理により定義されるサンプリングレートで前記スイッチャーによりサンプルされたサンプルの離散シーケンスによって前記入力信号の前記サンプルを構成し、構成した前記サンプルを前記サンプリングレートにより定義される前記周期によって分離させる、送信機。
【請求項１４】
前記コントローラは、前記アレイの前記ＡＯＤを受信することに応答して、前記送信要素のアレイ内の送信要素ごとに位相シフト値及び振幅値を求め、前記位相シフタを異なる送信要素に接続する前記スイッチャーの状態のシーケンスに対応する位相シフト値のシーケンス及び振幅値のシーケンスを形成し、各時点において、前記位相シフタを制御して、前記位相シフト値のシーケンスに従って前記入力信号の前記位相を変化させ、各時点において、前記ＶＧＡを制御して、前記振幅値のシーケンスに従って前記入力信号の前記振幅を変化させる、請求項１３に記載の送信機。
【請求項１５】
前記送信要素のアレイ内の前記異なる送信要素は、前記送信要素のロケーションによって求められる、請求項１３に記載の送信機。
【請求項１６】
前記送信機は、第５世代（５Ｇ）通信システムの一部である、請求項１３に記載の送信機。
【請求項１７】
前記スイッチャーの状態のシーケンスは、予め求められ、前記コントローラに動作的に接続されたメモリに記憶される、請求項１３に記載の送信機。
【請求項１８】
前記位相シフタ及び前記ＶＧＡに直列に接続された電力増幅器であって、各送信要素が、前記バンドパスフィルタ及び前記アンテナに直列に接続された前記電力増幅器を備えるようになっている、電力増幅器、
を更に備える、請求項１３に記載の送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施形態は、多入力多出力（ＭＩＭＯ）ワイヤレス通信システムの分野に関し、より詳細には、ビームフォーミング送信を用いる大規模ＭＩＭＯワイヤレス通信システムに関するデバイス、方法及びシステムを含む。
【背景技術】
【０００２】
「アンテナアレイ」という用語は、複数のアンテナ要素の幾何学的配置構成を指す。これらのアンテナ要素は、所望のアンテナ利得及び指向特性、例えば、特定の放射パターンを達成する単一のアンテナユニットとして構成することができる。この放射パターンの一変形形態は、ビームフォーミングと称することができる。アンテナアレイは、多入力多出力（ＭＩＭＯ）通信システム等において用途を有することができる。特に、超大規模アンテナアレイは、「マッシブＭＩＭＯアレイ」と称することができる。マッシブＭＩＭＯアレイは、単一のアンテナユニット内に配置された数百個のアンテナ要素を用いることができ、将来の通信システム、例えば、第５世代（５Ｇ）通信の重要な技術コンポーネントとみなされている。従来の技術によれば、アップリンクＭＩＭＯユニットは、例えば、無線基地局受信機、アナログ対デジタルコンバータ及び自動利得制御ユニットを備えることができる。
【０００３】
マッシブＭＩＭＯは、いくつかの利点を有することができる。しかしながら、これらの利点は、実用時には、多数のアンテナ及び多数の関連付けられたアップ／ダウンコンバージョンチェーンを有することに関連付けられたハードウェア複雑度の増加、及び、動作に必要とされる全てのハードウェアに起因したエネルギー消費の増加によって相殺される。
【０００４】
特許文献１は、アンテナ選択としていくつかの利点を保つ一方で、ＭＩＭＯシステムを用いることの複雑性を有する方法を提供している。ここでは、Ｎ個の利用可能なアンテナ信号のセットから選び出されるサイズＬのサブセットが選択され、スイッチを介して、Ｌ個（Ｌ＜Ｎ）の無線周波数（ＲＦ）チェーンに接続される。しかしながら、この方法では、或る量のビームフォーミング利得を得ることはできない。それゆえ、特に、従来のセルラーシステムにおいて一般的に発生する小さい角速度を有するチャネルでは、性能が低下し、又は許容できない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第９，７０５，５７９号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
したがって、アンテナのアレイからのビームフォーミング送信のためにハードウェアリソースを共有することが必要とされている。
【課題を解決するための手段】
【０００７】
本開示の実施形態は、多入力多出力（ＭＩＭＯ）ワイヤレス通信システムの分野に関し、より詳細には、アンテナのアレイからのビームフォーミング送信を用いる大規模ＭＩＭＯワイヤレス通信システムに関するデバイス、方法及びシステムを含む。いくつかの実施形態は、アンテナのアレイの異なるアンテナからのビームフォーミング送信のためにアナログハードウェアリソースを共有することによって、ＭＩＭＯワイヤレス通信システムの実装のコストの削減を提供する。また、いくつかの実施形態は、ＭＩＭＯワイヤレス通信システム内の複数のアンテナを用いる送信について、位相シフタ及び／又は可変利得増幅器（ＶＧＡ：variable gain amplifier）を再利用することを含む。
【０００８】
最初に、本開示は、実験を通してビームフォーミング又は空間フィルタリングの態様に着目し、ここで、ビームフォーミングは、センサレイにおいて指向性信号送信又は受信に用いられる信号処理技法として理解することができる。これは、特定の角度における信号が強め合う干渉（constructive interference）を被る一方で、他の信号は弱め合う干渉（destructive interference）を被るようにアンテナアレイ内の要素を組み合わせることによって達成することができる。ビームフォーミングは、空間選択性を達成するために送信端及び受信端の双方において用いることができる。
【０００９】
送信時にアレイの指向性を変更するために、ビームフォーマーは、波面において強め合う干渉及び弱め合う干渉のパターンを生成するために各送信における信号の位相及び相対振幅を制御することができる。例えば、フェーズドアレイでは、コンピュータシステムによって制御される位相シフタと呼ばれるデバイスを通して、送信機からの電力をアンテナにフィードすることができる。コンピュータによって制御される位相シフタは、位相を変更することができ、それゆえ、無線波のビームが異なる方向にステアリングされる。同様に、ＶＧＡは、形成されたビームをフォーカスするために異なるアンテナから送信される信号の振幅を制御することができる。
【００１０】
いくつかの実施形態は、異なるアンテナが、異なる位相シフト及び振幅を有する信号を同時に送信する必要があるので、各アンテナが、そのアンテナに専用の位相シフタ及びＶＧＡに接続される必要があるという観察に基づいている。しかしながら、実験から、アンテナの数が増大して、例えばマッシブＭＩＭＯのようなシステムのように、数千個に達する場合、数千個の位相シフタ及びＶＧＡを有するコストは、非実用的になる可能性があるという態様が学習された。
【００１１】
いくつかの実施形態は、複数のアンテナを用いる送信について同じ位相シフタ及び／又はＶＧＡを再利用するために、複数のアンテナからの同時送信への依存を断つ必要があるという別の理解に基づいている。実験中、これは、不使用情報であるように思われたので、この問題の解決策は、連続アナログ信号のアナログビームフォーミングには非現実的であるように思われた。しかしながら、後に、本発明者らによる実験において、認識の重要性は、すぐに、いくつかの実施形態が、デジタル信号処理から借用された原理を用いてアナログビームフォーミングの時間を首尾良く切り離す（decouple）ことができるという理解になった。
【００１２】
具体的には、デジタル信号処理の分野において、標本化定理は、連続時間信号、すなわち、アナログ信号と、離散時間信号、例えば、デジタル信号との間を結び付けるものである。標本化定理は、サンプルの離散シーケンスが有限帯域幅の連続時間信号からの全ての情報を捕捉することを可能にするサンプリングレートのための十分条件を確立する。
【００１３】
いくつかの実施形態は、そのサンプルの離散シーケンスにおけるサンプルは、サンプリング周波数によって律則される（governed）周期によって分離されるという理解に基づいている。サンプルの離散シーケンスが周期の限度内でシフトされている場合、双方のサンプルの離散シーケンス（元のシーケンス及びシフトされたシーケンス）が全体としてアナログ信号を表し、これらの２つのサンプルの離散シーケンスのうちの一方又は双方のいずれからも同じアナログ信号を再構成することができる。一方、これらの２つのサンプルの離散シーケンスが時間においてシフトされているので、各時点において、１つのサンプルのみを処理することができ、これにより、同じ位相シフタ及び／又はＶＧＡが異なるサンプルのシーケンスのサンプルを処理することが可能になる。
【００１４】
さらに、いくつかの実施形態は、入力信号を異なるアンテナに向ける際に、入力信号のサンプラーとして機能するスイッチャー（switcher）を用いることができるという理解に基づいている。このために、位相シフタ及び／又はＶＧＡが入力信号のパス上でスイッチャーに前置して配置される場合、位相シフタ及び／又はＶＧＡは、現在接続されている、すなわち、アクティブなアンテナに必要とされる値を用いて、入力信号を変更することができる。それにより、スイッチャーが入力信号のパスを異なるアンテナに接続する場合、位相シフタ及び／又はＶＧＡは、当該異なるアンテナの値に対して、それらの制御を高速に変更することができる。サンプリングの後、各アンテナにサブミットされたサンプルの離散シーケンスは、個別バンドパスフィルタによってアナログ信号に変換することができる。
【００１５】
したがって、１つの実施形態は、少なくとも１つの無線周波数（ＲＦ）チェーンを備える少なくとも１つの送信機を開示する。ＲＦチェーンは、送信要素のアレイを備えることができ、各送信要素は、異なる送信要素によって受信されたアナログ信号の位相シフトによって発射角（ＡＯＤ：angle of departure）が規定されるビームフォーミングを用いてアナログ信号を送信するために、直列に接続されたバンドパスフィルタ及びアンテナを備える。また、ＲＦチェーンは、入力信号の位相をシフトさせる位相シフタと、入力信号の振幅を変化させる可変利得増幅器とを備える。位相シフタ及び可変利得増幅器は、直列に接続される。
【００１６】
また、ＲＦチェーンは、位相シフタ及び可変利得増幅器を、送信要素のアレイ内の各送信要素に接続するスイッチャーを備えることができる。スイッチャーは、所与の時点において最大で１つの送信要素が位相シフタ及び可変利得増幅器に接続されるように、単極Ｍ投（ＳＰＭＴ：single-pole-M-throw）アナログスイッチとすることができ、Ｍは、送信要素のアレイのサイズである。
【００１７】
ＲＦチェーンの動作は、位相シフタ、可変利得増幅器又はスイッチャーのうちの１つ又は組み合わせを制御するコントローラによって制御することができる。所与の時点において、送信要素は、ＡＯＤと、送信要素のアレイ内の送信要素の場所とに基づいて求められた位相及び振幅を有する入力信号のサンプルを受信する。
【００１８】
例えば、１つの実施形態では、コントローラは、ＡＯＤを受信することに応答して、送信要素のアレイ内の送信要素ごとに位相シフト値及び振幅値を求め、位相シフト値のシーケンス及び振幅値のシーケンスを形成することができる。これら２つのシーケンスは、位相シフタを異なる送信要素に接続するスイッチャーの状態のシーケンスに対応する。例えば、スイッチャーの状態のシーケンスは、予め求め、コントローラに動作的に接続されたメモリに記憶することができる。このようにして、位相シフト値のシーケンス及び振幅値のシーケンスは、コントローラが、各制御ステップにおいて、位相シフタを制御して、位相シフト値のシーケンスに従って入力信号の位相を変化させ、各制御ステップにおいて、可変利得増幅器を制御して、振幅値のシーケンスに従って入力信号の振幅を変化させることを可能にするスイッチャーの動作、すなわち状態と同期される。制御ステップは、スイッチャーの周波数と同じ周波数を有する。
【００１９】
さらに、ＡＯＤを用いて信号を送信するために、コントローラは、アンテナのアレイ内のＭ個のアンテナのシーケンスについてのＭ個の位相シフト値のシーケンスを求める。ＡＯＤが或る送信の期間の間一定を保つ場合、コントローラは、Ｍ個の位相シフト値を複製して、その送信の期間についての位相シフト値のシーケンスを形成する。このようにして、位相シフト値のシーケンスは、アンテナのアレイ内の全てのアンテナについての位相シフト値を含む。いくつかの実施形態では、異なるアンテナについての位相値は、スイッチング順序に従って、すなわち、スイッチャーの状態のシーケンスに従って交番している。１つの実施形態では、振幅値のシーケンスは、位相シフト値のシーケンスの求解と同様に求めることができる。
【００２０】
１つの実施形態では、各ＲＦチェーンは、入力信号のパス上でスイッチャーに前置して、位相シフタ及び可変利得増幅器に直列に接続された電力増幅器を備えることができる。このような構成により、複数のアンテナからの送信について電力増幅器を再利用することが可能になる。代替的な一実施形態では、各送信要素が、バンドパスフィルタ及びアンテナに直列に、すなわち、入力信号のパス上でスイッチャーに後置して接続された電力増幅器を備えることができる。この実施形態の少なくとも１つの態様は、電力増幅器の動作の周波数の要件を緩和している。
【００２１】
各ＲＦチェーンは、Ｍ個の送信要素のアレイを備えることができる。送信要素のアレイのサイズＭは、スイッチャーの周波数によって求めることができる。例えば、送信要素のアレイのサイズＭは、標本化定理によって律則されるように、スイッチャーの周波数を入力信号の帯域幅によって除算したもの未満である。
【００２２】
本開示の一実施形態によれば、少なくとも１つの無線周波数（ＲＦ）チェーンを備える送信機を開示する。このＲＦチェーンは、送信要素のアレイを備える。各送信要素は、送信要素のアレイ内の異なる送信要素によって受信されたアナログ信号の位相シフトによって発射角（ＡＯＤ）が規定されるビームフォーミングを用いてアナログ信号を送信するために、直列に接続されたバンドパスフィルタ及びアンテナを備える。位相シフタは、入力信号の位相をシフトさせる。可変利得増幅器（ＶＧＡ）は、入力信号の振幅を変化させる。位相シフタ及びＶＧＡは、直列に接続される。スイッチャーは、位相シフタ及びＶＧＡを、送信要素のアレイ内の各送信要素に接続する。スイッチャーは、周期内の各所与の時点において最大で１つの送信要素が位相シフタ及びＶＧＡに接続され、単極Ｍ投（ＳＰＭＴ）アナログスイッチであるようになっている。Ｍは、送信要素のアレイのサイズである。コントローラは、所与の時点において、送信要素が、ＡＯＤと、送信要素のアレイ内の送信要素の場所とに基づいて求められた位相及び振幅を有する入力信号のサンプルを受信するように、位相シフタ、ＶＧＡ及びスイッチャーを制御する。コントローラーは、標本化定理により定義されるサンプリングレートでスイッチャーによりサンプルされたサンプルの離散シーケンスによって入力信号のサンプルを構成し、構成したサンプルをサンプリングレートにより定義される周期によって分離させる。
【００２３】
本開示の一実施形態によれば、異なるアンテナによって送信されたアナログ信号の位相シフトによって発射角（ＡＯＤ）が規定されるビームフォーミングを用いて、アンテナのアレイによってアナログ信号を送信する方法を開示する。この方法は、ＡＯＤ、及びアレイ内の各アンテナの場所に基づいてアンテナのアレイ内のアンテナごとに位相シフト値及び振幅値を求めることを含む。この方法は、位相シフト値を、アレイ内のアンテナのアクティブ化のシーケンスに従って順序付けして、位相シフトのシーケンスを形成することを含む。この方法は、振幅値を、アレイ内のアンテナのアクティブ化のシーケンスに従って順序付けして、振幅のシーケンスを形成することを含む。この方法は、位相シフトのシーケンスの値及び振幅のシーケンスの値に従って、アナログ信号の位相及び振幅を変更することを含む。この方法は、変更されたアナログ信号をサンプリングし、サンプルを、アンテナのアクティブ化のシーケンスによって律則される順序で異なるアンテナに向け、サンプルは標本化定理によってサンプリングレートでサンプルされたサンプルの離散シーケンスを形成することを含む。この方法は、各アンテナに向けられた各サンプルを帯域通過させて（band-passing）、アンテナごとにアナログ信号の変更されたコピーを生成することを含む。この方法は、対応するアンテナからアナログ信号の変更されたコピーを送信することを含む。
【００２４】
本開示の一実施形態によれば、少なくとも２つの無線周波数（ＲＦ）チェーンを備える送信機を開示する。この送信機は、送信要素のアレイを備える各ＲＦチェーンを備える。各送信要素は、送信要素のアレイ内の異なる送信要素によって受信されたアナログ信号の位相シフトによって発射角（ＡＯＤ）が規定されるビームフォーミングを用いてアナログ信号を送信するために、直列に接続されたバンドパスフィルタ及びアンテナを備える。位相シフタは、入力信号の位相をシフトさせる。可変利得増幅器（ＶＧＡ）は、入力信号の振幅を変化させる。位相シフタ及びＶＧＡは、直列に接続される。スイッチャーは、位相シフタ及びＶＧＡを、送信要素のアレイ内の各送信要素に接続する。スイッチャーは、周期内の各所与の時点において最大で１つの送信要素が位相シフタ及びＶＧＡに接続され、単極Ｍ投（ＳＰＭＴ）アナログスイッチであるようになっている。Ｍは、送信要素のアレイのサイズである。コントローラは、所与の時点において、少なくとも２つのＲＦチェーンからの少なくとも２つの送信要素が、アレイのＡＯＤと、少なくとも２つのＲＦチェーンの送信要素のアレイ内の少なくとも２つの送信要素の場所とに基づいて求められた位相及び振幅を有する入力信号のサンプルを受信するように、少なくとも２つの位相シフタ、少なくとも２つのＶＧＡ及び少なくとも２つのスイッチャーを制御することによって、少なくとも２つのＲＦチェーンを制御する。コントローラは、標本化定理により定義されるサンプリングレートでスイッチャーによりサンプルされたサンプルの離散シーケンスによって入力信号のサンプルを構成し、構成したサンプルをサンプリングレートにより定義される周期によって分離させる。
【００２５】
ここに開示されている実施形態は、添付図面を参照して更に説明される。示されている図面は、必ずしも一律の縮尺というわけではなく、その代わり、一般的に、ここに開示されている実施形態の原理を強調するように示されている。
【図面の簡単な説明】
【００２６】
【図１Ａ】本開示の１つの実施形態による、ビームフォーミング送信を用いるワイヤレス通信システムの一実施形態のいくつかの方法のブロック図である。
【図１Ｂ】本開示のいくつかの実施形態による、いくつかのコンポーネントを備えるワイヤレス通信システムの概略図である。
【図１Ｃ】本開示のいくつかの実施形態による、複数のコンポーネントを備える別のワイヤレス通信システムの概略図である。
【図１Ｄ】本開示のいくつかの実施形態に従って、１つのアナログ波形が、時間シフトを有する２つの離散サンプリングシーケンスによってサンプリングされる様子を示す図である。
【図２】本開示の実施形態による、特定の時点において、Ｍ個のチャネルのうちの１つのＲＦチャネルのみがアクティブ化されるような、送信機制御シーケンスを示す概略図である。
【図３】本開示の実施形態による、クロック信号出力が、ルックアップテーブル（ＬＵＴ）と同様のメモリのアドレス入力として用いられるような、Ｔ１についてのいくつかの制御信号を示す概略図である。
【図４】本開示の実施形態による、複数のコンポーネントを備える別のワイヤレス通信システムの概略図である。
【図５Ａ】本開示の実施形態による、Ｂ  Ｈｚの帯域幅及び中心周波数ｆｃを有するＲＦ信号ｘ（ｔ）を示す概略図である。
【図５Ｂ】本開示の実施形態による、図５Ａのｘ（ｔ）の周波数領域スペクトルＸ（ｆ）を示すグラフである。
【図６Ａ】本開示の実施形態による、矩形波である周期的信号ｃ（ｔ）の波形を示す概略図であり、この信号は、時間制御信号として用いることができる。
【図６Ｂ】本開示の実施形態による、図６Ａのｃ（ｔ）の周波数領域におけるスペクトルＣ（ｆ）を示す概略図である。
【図７Ａ】本開示の実施形態による、限られた持続時間Ｔｗのみ、送信中であるｘ（ｔ）を有する、信号ｙ（ｔ）＝ｘ（ｔ）ｃ（ｔ）を示す概略図である。
【図７Ｂ】本開示の実施形態による、ｙ（ｔ）の周波数領域におけるスペクトルＹ（ｆ）を示す概略図である。
【図８Ａ】本開示の実施形態による、完全に復元されたＲＦ信号を示す概略図である。
【図８Ｂ】本開示の実施形態による、ＲＦ信号を復元させる周波数スペクトルを示す概略図である。
【図９】本開示の実施形態による、異なるＲＦチェーンについての時間制御シーケンスを示す概略図である。
【図１０】本開示の実施形態による、代替のコンピュータ又はプロセッサを用いて実施することができる、図１Ａの方法を示すブロック図である。
【発明を実施するための形態】
【００２７】
上記で明らかにされた図面は、ここに開示されている実施形態を記載しているが、この論述において言及されるように、他の実施形態も意図されている。この開示は、限定ではなく代表例として例示の実施形態を提示している。ここに開示されている実施形態の原理の範囲及び趣旨に含まれる非常に多くの他の変更及び実施形態を当業者は考案することができる。
【００２８】
概略
本開示の実施形態は、多入力多出力（ＭＩＭＯ）ワイヤレス通信システムの分野に関し、より詳細には、アンテナのアレイからのビームフォーミング送信を用いる大規模ＭＩＭＯワイヤレス通信システムに関するデバイス、方法及びシステムを含む。いくつかの実施形態は、アンテナのアレイの異なるアンテナからのビームフォーミング送信のためにアナログハードウェアリソースを共有することによって、ＭＩＭＯワイヤレス通信システムの実装のコストの削減を提供する。いくつかの実施形態は、ＭＩＭＯワイヤレス通信システム内の複数のアンテナを用いる送信について、位相シフタ及び／又は可変利得増幅器（ＶＧＡ）を再利用すること、すなわち、ハードウェア共有を介したハードウェア構造の削減方法も含む。
【００２９】
具体的には、本開示の実施形態は、送信機アンテナアレイと受信機アンテナアレイとを有することができるアナログビームフォーミング送受信機構造を共有するハードウェア構造を含む。送信機アレイについて、いくつかの実施形態は、時分割多重化によってＮ個のチャネル信号に分割された１チャネルの被変調無線周波数（ＲＦ）信号又は無変調ＲＦ信号を有することができる。各チャネルは、位相シフタと、可変利得増幅器と、他の必要な信号調整コンポーネントと、単極Ｍ投（ＳＰＭＴ）アナログスイッチとを含むことができる。ＳＰＭＴアナログスイッチは、Ｍ個の信号パスに接続することもでき、信号パスごとに、１つのバンドパスフィルタと１つのアンテナとがある。受信機アレイにおいて、いくつかの実施形態は、Ｌ個のグループにグループ分けされるＬ×Ｋ個のアンテナを有することができ、各グループは、Ｋ個のアンテナを含む。Ｋ個のアンテナは、Ｋ投単極（ＫＴＳＰ）アナログスイッチに接続することができる。ＫＴＳＰアナログスイッチの共通ポートは、バンドパスフィルタと、低雑音増幅器と、位相シフタと、可変利得増幅器と、ダウンコンバージョン回路と、ローパスフィルタと、アナログ対デジタルコンバータと、デジタルプロセッサとに接続することができる。
【００３０】
したがって、本開示の実施形態は、実験プロセスを経る間に行われた観察とともに、実験を通して識別された多数の理解に基づいている。例えば、いくつかの実施形態は、異なるアンテナが、異なる位相シフト及び振幅を有する信号を同時に送信する必要があるので、各アンテナが、そのアンテナに専用の位相シフタ及びＶＧＡに接続される必要があるという観察に基づいている。しかしながら、実験から、アンテナの数が増大して、例えばマッシブＭＩＭＯのようなシステムのように、数千個に達する場合、数千個の位相シフタ及びＶＧＡを有するコストは、非実用的になる可能性があるという態様が学習された。
【００３１】
例えば、実験は、波面における強め合う干渉及び弱め合う干渉のパターンを生成するために、各送信において信号の位相及び相対振幅を制御するアナログビームフォーマーから開始した。それにより、フェーズドアレイでは、コンピュータシステムによって制御される位相シフタと呼ばれるデバイスを通して、送信機からの電力をアンテナにフィードする。位相シフタは、位相を変更することができ、それゆえ、無線波のビームが異なる方向にステアリングされる。同様に、ＶＧＡは、形成されたビームをフォーカスするために異なるアンテナから送信される信号の振幅を制御する。しかしながら、異なるアンテナが、異なる位相シフト及び振幅を有する信号を同時に送信する必要があるので、各アンテナが、そのアンテナに専用の位相シフタ及びＶＧＡに接続される必要があった。それゆえ、アンテナの数が増大して、例えばマッシブＭＩＭＯのようなシステムのように、数千個に達する場合、数千個の位相シフタ及びＶＧＡを有するコストは、非実用的になる可能性があると学習された。
【００３２】
実験から、本発明者らは、少なくとも１つの提案された解決策が、情報を通信するのに利用可能なアンテナよりも少ないアンテナを用いたが、このような解決策は、ＭＩＭＯシステム、又は、アンテナ当たり１つのＲＦチェーンを有する同様のシステムにおけるビームフォーミング利得と同じ量のビームフォーミング利得を提供しないことを更に学習した。潜在的には、問題の原因は、複数のアンテナからの同時送信への依存である場合があり、この依存を断つ必要があるが、これは、時間が連続的なものであることを考えた場合、連続アナログ信号のアナログビームフォーミングについては非現実的であるように思われた。しかしながら、複数のアンテナを用いる送信について同じ位相シフタ及び／又はＶＧＡを再利用するために、複数のアンテナからの同時送信への依存を断つ必要があるという理解が見出された。実験中のいくつかの実施形態は、アナログビームフォーミングの時間を首尾良く切り離すことができ、これは、実験中に行われた観察とともに、デジタル信号処理から借用された原理を用いて達成された。
【００３３】
具体的には、デジタル信号処理の分野において、標本化定理は、連続時間信号、すなわち、アナログ信号と、離散時間信号、例えば、デジタル信号との間を結び付けるものである。標本化定理は、サンプルの離散シーケンスが有限帯域幅の連続時間信号からの全ての情報を捕捉することを可能にするサンプリングレートのための十分条件を確立する。
【００３４】
いくつかの実施形態は、そのサンプルの離散シーケンスにおけるサンプルは、サンプリング周波数によって律則される周期によって分離されるという理解に基づいている。サンプルの離散シーケンスが周期の限度内でシフトされている場合、双方のサンプルの離散シーケンス（元のシーケンス及びシフトされたシーケンス）が全体としてアナログ信号を表し、これらの２つのサンプルの離散シーケンスのうちの一方又は双方のいずれからも同じアナログ信号を再構成することができる。一方、これらの２つのサンプルの離散シーケンスが時間においてシフトされているので、各時点において、１つのサンプルのみを処理することができ、これにより、同じ位相シフタ及び／又はＶＧＡが異なるサンプルのシーケンスのサンプルを処理することが可能になる。
【００３５】
さらに、いくつかの実施形態は、入力信号を異なるアンテナに向ける際に、入力信号のサンプラーとして機能するスイッチャーを用いることができるという理解に基づく問題の解決策を提示している。このために、位相シフタ及び／又はＶＧＡが入力信号のパス上でスイッチャーに前置して配置される場合、位相シフタ及び／又はＶＧＡは、現在接続されている、すなわち、アクティブなアンテナに必要とされる値を用いて、入力信号を変更することができる。それにより、スイッチャーが入力信号のパスを異なるアンテナに接続する場合、位相シフタ及び／又はＶＧＡは、当該異なるアンテナの値に対して、それらの制御を高速に変更することができる。サンプリングの後、各アンテナにサブミットされたサンプルの離散シーケンスは、個別バンドパスフィルタによってアナログ信号に変換することができる。
【００３６】
さらに、１つの実施形態は、少なくとも１つの無線周波数（ＲＦ）チェーンを備える少なくとも１つの送信機を開示する。ＲＦチェーンは、送信要素のアレイを備えることができ、各送信要素は、異なる送信要素によって受信されたアナログ信号の位相シフトによって発射角（ＡＯＤ）が規定されるビームフォーミングを用いてアナログ信号を送信するために、直列に接続されたバンドパスフィルタ及びアンテナを備える。また、ＲＦチェーンは、入力信号の位相をシフトさせる位相シフタと、入力信号の振幅を変化させる可変利得増幅器とを備える。位相シフタ及び可変利得増幅器は、直列に接続される。
【００３７】
また、ＲＦチェーンは、位相シフタ及び可変利得増幅器を、送信要素のアレイ内の各送信要素に接続するスイッチャーを備えることができる。スイッチャーは、所与の時点において最大で１つの送信要素が位相シフタ及び可変利得増幅器に接続されるように、単極Ｍ投（ＳＰＭＴ）アナログスイッチとすることができ、Ｍは、送信要素のアレイのサイズである。
【００３８】
ＲＦチェーンの動作は、位相シフタ、可変利得増幅器又はスイッチャーのうちの１つ又は組み合わせを制御するコントローラによって制御することができる。所与の時点において、送信要素は、ＡＯＤと、送信要素のアレイ内の送信要素の場所とに基づいて求められた位相及び振幅を有する入力信号のサンプルを受信する。例えば、１つの実施形態では、コントローラは、ＡＯＤを受信することに応答して、送信要素のアレイ内の送信要素ごとに位相シフト値及び振幅値を求め、位相シフト値のシーケンス及び振幅値のシーケンスを形成することができる。これら２つのシーケンスは、位相シフタを異なる送信要素に接続するスイッチャーの状態のシーケンスに対応する。例えば、スイッチャーの状態のシーケンスは、予め求め、コントローラに動作的に接続されたメモリに記憶することができる。このようにして、位相シフト値のシーケンス及び振幅値のシーケンスは、コントローラが、各制御ステップにおいて、位相シフタを制御して、位相シフト値のシーケンスに従って入力信号の位相を変化させ、各制御ステップにおいて、可変利得増幅器を制御して、振幅値のシーケンスに従って入力信号の振幅を変化させることを可能にするスイッチャーの動作、すなわち状態と同期される。制御ステップは、スイッチャーの周波数と同じ周波数を有する。
【００３９】
さらに、ＡＯＤを用いて信号を送信するために、コントローラは、アンテナのアレイ内のＭ個のアンテナのシーケンスについてのＭ個の位相シフト値のシーケンスを求める。ＡＯＤが或る送信の期間の間一定を保つ場合、コントローラは、Ｍ個の位相シフト値を複製して、その送信の期間についての位相シフト値のシーケンスを形成する。このようにして、位相シフト値のシーケンスは、アンテナのアレイ内の全てのアンテナについての位相シフト値を含む。いくつかの実施形態では、異なるアンテナについての位相値は、スイッチング順序に従って、すなわち、スイッチャーの状態のシーケンスに従って交番している。１つの実施形態では、振幅値のシーケンスは、位相シフト値のシーケンスの求解と同様に求めることができる。
【００４０】
１つの実施形態では、各ＲＦチェーンは、入力信号のパス上でスイッチャーに前置して、位相シフタ及び可変利得増幅器に直列に接続された電力増幅器を備えることができる。このような構成により、複数のアンテナからの送信について電力増幅器を再利用することが可能になる。代替的な一実施形態では、各送信要素が、バンドパスフィルタ及びアンテナに直列に、すなわち、入力信号のパス上でスイッチャーに後置して接続された電力増幅器を備えることができる。この実施形態の少なくとも１つの態様は、電力増幅器の動作の周波数の要件を緩和している。
【００４１】
各ＲＦチェーンは、Ｍ個の送信要素のアレイを備えることができる。送信要素のアレイのサイズＭは、スイッチャーの周波数によって求めることができる。例えば、送信要素のアレイのサイズＭは、標本化定理によって律則されるように、スイッチャーの周波数を入力信号の帯域幅によって除算したもの未満である。
【００４２】
図１Ａは、本開示の１つの実施形態による、ビームフォーミング送信を用いるワイヤレス通信システムについての一実施形態のいくつかの方法のブロック図を示している。方法１００は、異なるアンテナによって送信されるアナログ信号の位相シフトによって発射角（ＡＯＤ）が規定されるビームフォーミングを用いて、アンテナのアレイによって、アナログ信号を送信するものである。方法１００は、メモリを備えることができるコントローラ１０３を用いて実施することができる。ワイヤレス通信システムは、多入力多出力（ＭＩＭＯ）ワイヤレス通信システムとすることができ、このシステムには、アンテナのアレイからのビームフォーミング送信を用いる大規模ＭＩＭＯワイヤレス通信システムが含まれる。ＭＩＭＯワイヤレス通信システムは、アンテナのアレイのうちの異なるアンテナからのビームフォーミング送信のためにアナログハードウェアリソースを共有することができる。
【００４３】
方法１００についての図１Ａのステップ１１５は、ＡＯＤ、及びアレイ内の各アンテナの場所に基づいて、アンテナのアレイ内のアンテナごとに位相シフト値及び振幅値を求めることを含むことができる。
【００４４】
方法１００についての図１Ａのステップ１２０は、上記位相シフト値を、アレイ内のアンテナのアクティブ化のシーケンスに従って順序付けして、位相シフトのシーケンスを形成することを含むことができる。
【００４５】
方法１００についての図１Ａのステップ１２５は、上記振幅値を、アレイ内のアンテナのアクティブ化のシーケンスに従って順序付けして、振幅のシーケンスを形成することを含むことができる。
【００４６】
方法１００についての図１Ａのステップ１３０は、上記位相シフトのシーケンスの値及び上記振幅のシーケンスの値に従って、アナログ信号の位相及び振幅を変更することを含むことができる。
【００４７】
方法１００についての図１Ａのステップ１３５は、変更されたアナログ信号をサンプリングし、このサンプルを、アンテナのアクティブ化のシーケンスによって律則される順序で異なるアンテナに向けることを含むことができる。
【００４８】
方法１００についての図１Ａのステップ１４０は、各アンテナに向けられた各サンプルを帯域通過させて、アンテナごとにアナログ信号の変更されたコピーを生成することを含むことができる。
【００４９】
方法１００についての図１Ａのステップ１４５は、アナログ信号の上記変更されたコピーを、対応するアンテナから送信することを含むことができる。
【００５０】
図１Ｂは、本開示のいくつかの実施形態による、いくつかのコンポーネントを備えるワイヤレス通信システムの概略図を示している。図１Ｃは、本開示のいくつかの実施形態による、クラスタベース送信機アーキテクチャにおいて複数のクラスタを備える、図１Ｂのワイヤレス通信システムの概略図を示している。
【００５１】
図１Ｂ及び図１Ｃは、本開示による、クラスタベース送信機アーキテクチャ１０２を示している。図１Ｂは、クラスタベース送信機アーキテクチャ１０２の単一のクラスタを示しており、図１Ｃは、クラスタベース送信機アーキテクチャ１０２の複数のクラスタを示している。
【００５２】
例えば、図１Ｂは、位相シフタ１０５Ａと、可変利得増幅器（ＶＧＡ）１０７Ａと、電力増幅器（ＰＡ）１０９Ａと、時間スケジューリング信号（Ｔ１）１１３Ａと、単極Ｍ投（ＳＰＭＴ）アナログスイッチ１１４Ａとから構成される、クラスタ１０１Ａを示している。単一のクラスタ１０１Ａにおける一群のアンテナ要素の使用において、Ｐ１及びＧ１は、Ｍ個の位相シフト（Ｐ１）１１１Ａ及びＶＧＡ利得（Ｇ１）１１２Ａのセットを示す。これらは、コントローラ１０３Ａ内の個別メモリ１０４Ａに記憶される。
【００５３】
図１Ｃは、クラスタベース送信機アーキテクチャ１０２の複数のクラスタ１０１Ａ、１０１Ｂ、１０１Ｎを示している。このアーキテクチャは、Ｎ×Ｍ個のアンテナ要素を、各クラスタがＭ個のアンテナ要素から構成されるように、Ｎ個のクラスタ１０１Ａ、１０１Ｂ、１０１Ｎに分割する。例えば、各クラスタ１０１Ａ、１０１Ｂ、１０１Ｎにおける一群のアンテナ要素の使用において、Ｐ１及びＧ１は、Ｍ個の位相シフト（Ｐ１）１１１Ａ、１１１Ｂ、１１１Ｎ及びＶＧＡ利得（Ｇ１）１１２Ａ、１１２Ｂ、１１２Ｎのセットを示す。これらは、コントローラ１０３Ａ、１０３Ｂ、１０３Ｎ内の別個のメモリ１０４Ａ、１０４Ｂ、１０４Ｎに記憶することができる。
【００５４】
図１Ｃは、全クラスタ１０１Ａ、１０１Ｂ、１０１Ｎが、位相シフトＰ１  １１１Ａ、１１１Ｂ、１１１Ｎ及びＶＧＡ利得Ｇ２  １１２Ａ、１１２Ｂ、１１２Ｎのために異なるメモリ１０４Ａ、１０４Ｂ、１０４Ｎを有する同じ構造を有することができることを示している。ＳＰＭＴ  １１４Ａ、１１４Ｂ、１１４Ｎにより、電力分割器３からの入力ＲＦ信号１１、１２、１３は、いくつかのＲＦ操作を適用し、バンドパスフィルタ１１６Ａ、１１７Ａ、１１８Ａ、１１６Ｂ、１１７Ｂ、１１８Ｂ、１１６Ｎ、１１７Ｎ、１１８Ｎに通した後、Ｍ個のアンテナにフィードすることができる。
【００５５】
図１Ｄは、本開示のいくつかの実施形態に従って、１つのアナログ波形が、時間シフトを有する２つの離散サンプリングシーケンスによってサンプリングされる様子を示している。
【００５６】
図１Ｄ及び図１Ｃの操作をより良好に理解するために、実験を通して学習された理解のうちのいくつかを再検討することが重要である。理解されたことは、デジタル信号処理から借用した原理を用いてアナログビームフォーミングの時間依存性を切り離すことの実現可能性が存在することである。例えば、本開示の標本化定理は、サンプルの離散シーケンスが連続信号からの全ての情報を捕捉することを可能にするサンプリングレートのための十分条件を確立する。サンプルの離散シーケンスがサンプリングレートの周期の限度内でシフトされている場合、双方のサンプルの離散シーケンス（元のシーケンス及びシフトされたシーケンス）が全体としてアナログ信号を表し、これらの２つのサンプルの離散シーケンスのうちの一方又は双方のいずれからも同じアナログ信号を再構成することができる。発見された別の理解は、これらの２つのサンプルの離散シーケンスが時間においてシフトされているので、各時点において、１つのサンプルのみが処理され、これにより、同じ位相シフタ及び／又はＶＧＡが異なるサンプルのシーケンスのサンプルを処理することが可能になるということである。それゆえ、少なくとも１つの解決策は、入力信号のサンプラーとして機能する、入力信号を異なるアンテナに向けるスイッチャーを有する実施形態を含むことにした。このために、位相シフタ及び／又はＶＧＡが入力信号のパス上でスイッチャーに前置して配置される場合、位相シフタ及び／又はＶＧＡは、現在接続されている、すなわち、アクティブなアンテナに必要とされる値を用いて、入力信号を変更することができる。サンプリングの後、各アンテナにサブミットされたサンプルの離散シーケンスは、個々のバンドパスフィルタによってアナログ信号に変換することができる。
【００５７】
図２は、本開示の実施形態による、特定の時点において、Ｍ個のチャネルのうちの１つのＲＦチャネルのみがアクティブ化されるような、送信機制御シーケンスを示す概略図である。タイミング信号のセット２１０は、クラスタ１  １０１Ａの全てのＲＦチャネルについての時間スケジュールのセットを示している。例えば、２１１は、ＲＦチャネル１についての時間スケジュールのためのものである。これは、ビームフォーミングパターン計算のために、特定の位相及び利得が特定のＲＦチャネルについてアクティブ化される持続時間を指定する。例えば、持続時間２１３について、位相１  ２３３及び利得１  ２３５のみが、ＲＦチャネル１についての
【数１】
0006915157.tif 000002
の計算のために用いられ、ここで、ｃ１は、チャネルのインデックス、波長、及び２つのアンテナ要素同士の間の距離に依存するビームフォーミング定数である。次の持続時間２２３では、位相２  ２４３及び利得２  ２４５のみが、ＲＦチャネル２についての
【数２】
0006915157.tif 000003
の計算のためにアクティブ化され、ここで、ｃ２は、ＲＦチャネルのインデックス、波長、及びアンテナ要素同士の間の距離に依存するビームフォーミング定数である。全てのこれらの計算を終了した後、ＲＦチャネル１についての操作が持続時間２１４において再び再アクティブ化される。この時分割多重化を用いて、クラスタの各々において１つの位相シフタ及びＶＧＡのみが必要とされる。一方で、従来技術の手法として、時分割多重分離合成による同じビームフォーミングを生成するために、間隔２１２をビームフォーミング帯域幅によって求めるべきである。
【００５８】
図３は、本開示の実施形態による、クロック信号出力が、ルックアップテーブル（ＬＵＴ）と同様のメモリのアドレス入力として用いられるような、Ｔ１についてのいくつかの制御信号を示す概略図である。
【００５９】
例えば、図２の詳細を、図３のクロック信号３０１、リセット信号３０２、カウンタ３０４、及びカウンタ出力３０３を用いることによって説明する。これらのカウンタ出力３０３は、ルックアップテーブル（ＬＵＴ）１１１、１１２の一種のようなメモリのアドレス入力として用いられる。これらの２つのＬＵＴ１１１、１１２は、位相出力３１０及び利得出力３６０のセットを保持する。クロック信号及びリセット信号によって同期されると、ＬＵＴは、所望の位相３１３、３２３、３３３、．．．、及び利得３６３、３７３、３８３、．．．等を生成することができる。同様のタイミングスケジューリングが、Ｔ２  １１３Ｂ及びＴＮ  １１３Ｎについて用いられる。
【００６０】
図４は、本開示の実施形態による、クラスタベース受信機アーキテクチャを示しており、図４は、クラスタベース受信機アーキテクチャ４００を示している。図４において、クラスタ１  ４１０、クラスタ２  ４２０及びクラスタＬ  ４３０は全て、この特定の適用例の場合およそ同じ構造である。受信機クラスタ１  ４１０は、Ｋ個の受信アンテナ要素から構成することができる。Ｋ個の受信アンテナのうちの１つの受信アンテナのみが、Ｋ投単極（ＫＴＳＰ）アナログスイッチ４１１Ａによって選択される。受信機内にＬ個のクラスタが存在するので、受信ビームフォーミングのためにＬ個のアンテナが同時に選択される。アナログスイッチ出力４１３Ａについて、この特定の実施形態は、バンドパスフィルタ４１４Ａ、ＬＮＡ  ４１５Ａ、位相シフタ４１８Ａ、及びＶＧＡ  ４１９Ａを適用する。送信機１０２と同様に、選択される受信アンテナによって一意に用いられる位相及び利得を保持する、２つのＬＵＴ  ４１６Ａ及び４１７Ａが存在する。特定の位相及び利得の選択は、制御信号Ｔ１  ４１２Ａによって指定される。同様に、他のクラスタも、Ｔ２  ４１２Ｂ及びＴＬ  ４１２Ｌによって提供される。
【００６１】
受信機クラスタ２  ４２０及びクラスタＬ  ４３０は、Ｋ個の受信アンテナ要素から構成することができる。Ｋ個の受信アンテナのうちの１つの受信アンテナのみが、Ｋ投単極（ＫＴＳＰ）アナログスイッチ４１１Ｂ、４１１Ｌによって選択される。受信機内にＬ個のクラスタが存在するので、受信ビームフォーミングのためにＬ個のアンテナが同時に選択される。アナログスイッチ出力４１３Ｂ、４１３Ｌについて、この特定の実施形態は、バンドパスフィルタ４１４Ｂ、４１４Ｌ、ＬＮＡ  ４１５Ｂ、４１５Ｌ、位相シフタ４１８Ｂ、４１８Ｌ、及びＶＧＡ  ４１９Ｂ、４１９Ｌを適用する。送信機１０２と同様に、選択される受信アンテナによって一意に用いられる位相及び利得を保持する、２つのＬＵＴ  ４１６Ｂ、４１６Ｌ及び４１７Ｂ、４１７Ｌが存在する。特定の位相及び利得の選択は、制御信号Ｔ２  ４１２Ｂ、ＴＬ  ４１２Ｌによって指定される。
【００６２】
この特定の実施形態の場合、時間スケジューリングは、図２の２００及び図３の３００におけるものと同じものとすることができる。Ｌ個のクラスタからの出力４４０、４５０、４６０は、電力合成器４７０によって合成される。４７１によるダウンコンバージョン、ローパスフィルタリング４７２、アナログ対デジタル変換４７３を適用した後、ベースバンドにおけるビームフォーミング信号を、デジタルプロセッサ４７４において用いることができる。各クラスタ４１０、４２０、４３０において、コントローラ４０３Ａ、４０３Ｂ、４０３Ｌは、タイミングシーケンスを提供する。その周期が、コントローラ４０３Ａパルス、４０３Ｂ、４０３Ｌに内蔵されたメモリ４０４Ａ、４０４Ｂ、４０４Ｌに記憶される。
【００６３】
原理
図５Ａ〜図９は、本開示による、実験中に学習されたとともに、実施形態のうちのいくつかに適用される、いくつかの原理に着目している。例えば、図５Ａは、本開示の実施形態による、Ｂ  Ｈｚの帯域幅及び中心周波数ｆｃを有するＲＦ信号ｘ（ｔ）を示す概略図である。ここで、ｘ（ｔ）は、図１Ｃにおける１チャネルの被変調ＲＦ信号又は無変調ＲＦ信号１０を表す。
【００６４】
図５Ｂは、本開示の実施形態による、図５Ａのｘ（ｔ）の周波数領域スペクトルＸ（ｆ）を示すグラフである。
【００６５】
図６Ａは、本開示の実施形態による、矩形波である周期的信号ｃ（ｔ）の波形を示す概略図であり、この信号は、時間制御信号として用いることができる。ｃ（ｔ）は、図１ＣにおけるＳＭＰＴ  １１４Ａ、１１４Ｂ、１１４Ｎの制御シーケンスであるようになっている。
【００６６】
図６Ｂは、本開示の実施形態による、図６Ａのｃ（ｔ）の周波数領域におけるスペクトルＣ（ｆ）を示す概略図である。例えば、Ｔｃは、矩形波の周期であり、Ｔｗは、矩形波のパルス幅である。周波数領域において、ｃ（ｔ）のスペクトルは、１／Ｔｃの間隔を有する一連のデルタ信号である。
【００６７】
引き続き図６Ａを参照すると、ｃ（ｔ）は、数学的に以下のように表すことができ、
【数３】
0006915157.tif 000004
ここで、
【数４】
0006915157.tif 000005
である。ｃ（ｔ）のフーリエ変換は、図６Ｂに示すように、
【数５】
0006915157.tif 000006
によって与えられる。ｐτだけ遅延する別の時間遅延矩形波は、
【数６】
0006915157.tif 000007
を有する場合がある。ここで、ｐは、整数値であり、
【数７】
0006915157.tif 000008
である。Ａｋ，ｐτを適用する際、
【数８】
0006915157.tif 000009
のための代替式を有し、結果として以下のようにフーリエ変換が得られる。
【数９】
0006915157.tif 000010
これは、時間遅延が、インパルスパルス列（impulse pulse trains）の更なる位相回転を引き起こすことを意味する。異なる位相回転は、ｋに依存する。
【００６８】
図７Ａは、本開示の実施形態による、限られた持続時間Ｔｗのみ、送信中であるｘ（ｔ）を有する、信号ｙ（ｔ）＝ｘ（ｔ）ｃ（ｔ）を示す概略図である。
【００６９】
例えば、時間領域における乗算は、周波数における畳み込みと等価である。ｙ（ｔ）のフーリエ変換Ｙ（ｔ）は、
【数１０】
0006915157.tif 000011
によって与えられる。
【００７０】
図７Ｂは、本開示の実施形態による、ｙ（ｔ）の周波数領域におけるスペクトルＹ（ｆ）を示す概略図である。ｙ（ｔ）は、図１ＣにおけるＳＰＭＴ  １１４Ａ、１１４Ｂ、１１４Ｎの出力であるようになっている。
【００７１】
図８Ａは、本開示の実施形態による、図１Ｃにおけるバンドパスフィルタ１１６Ａ、１１７Ａ、１１８Ａ後の完全に復元されたＲＦ信号を示す概略図である。
【００７２】
図８Ｂは、本開示の実施形態による、ＲＦ信号を復元させる周波数スペクトルを示す概略図である。
【００７３】
図８Ｂを検討すると、ｘ（ｔ）を完全に復元するために、図８Ｂに示すようなバンドパスフィルタを適用することが可能であり、これは、ＹＢＰＦ（ｆ）＝Ａ０ｘ（ｆ）となるように、Ｋ＝０において
【数１１】
0006915157.tif 000012
に対応する。
【００７４】
引き続き図８Ｂを参照すると、同様に、ｃｐτ（ｔ）について、
【数１２】
0006915157.tif 000013
を有する。バンドパスフィルタ出力は、Ｙｐτ，ＢＰＦ（ｆ）＝Ａ０Ｘ（ｆ）によって与えられる。それゆえ、時間遅延矩形波は、元の矩形波と同じＢＰＦ出力を生成することができる。
【００７５】
図９は、本開示の実施形態による、異なるＲＦチェーンについての時間制御シーケンスを示す概略図である。帯域幅Ｂ及び矩形波の周期Ｔｃが、完全な復元のための以下の基準、
【数１３】
0006915157.tif 000014
を満たすべきであることも留意すべきである。
【００７６】
また、スイッチング速度を指定するＴｗを用いて、以下の式からチャネルの数Ｍを規定する。
【数１４】
0006915157.tif 000015
【００７７】
上記の式（５）から、Ｔｃを、式（６）によって与えられる関係に置き換えることによって、最大許容可能帯域幅を計算することができる。
【数１５】
0006915157.tif 000016
【００７８】
したがって、最大許容可能帯域幅は、
【数１６】
0006915157.tif 000017
によって与えられる。換言すれば、スイッチング速度及びターゲットビームフォーミング帯域幅が指定される場合、
【数１７】
0006915157.tif 000018
によって許容可能最大チャネル数を見出すことができ、ここで、ｉｎｔ（・）は、整数値を示している。
【００７９】
特徴
本開示の態様は、ＡＯＤを受信することに応答して、送信要素のアレイ内の送信要素ごとに位相シフト値及び振幅値を求め、位相シフタを異なる送信要素に接続するスイッチャーの状態のシーケンスに対応する位相シフト値のシーケンス及び振幅値のシーケンスを形成することができるコントローラを含むことができる。コントローラは、各時点において、位相シフタを制御して、位相シフト値のシーケンスに従って入力信号の位相を変化させ、各時点において、ＶＧＡを制御して、振幅値のシーケンスに従って入力信号の振幅を変化させることができる。
【００８０】
本開示の別の態様は、予め求められ、コントローラに動作的に接続されたメモリに記憶されるスイッチャーの状態のシーケンスを含むことができる。さらに、一態様は、位相シフタ及びＶＧＡに直列に接続された電力増幅器を含むことができる。一態様は、送信要素ごとに、バンドパスフィルタ及びアンテナに直列に接続された電力増幅器を備え得ることが可能である。
【００８１】
本開示の別の態様は、複数のＲＦチェーンと、入力信号を、複数のＲＦチェーンの各々に向ける電力分割器とを含むことができる。さらに、送信要素のアレイのサイズＭは、スイッチャーの周波数によって求めることができる。別の態様は、スイッチャーの周波数を入力信号の帯域幅によって除算したもの未満である送信要素のアレイのサイズＭを含み得ることが可能である。
【００８２】
本開示の別の態様は、複数の受信側ＲＦチェーンと、各受信側ＲＦチェーンの出力を合成する電力合成器と、合成信号をダウンコンバートするダウンコンバータと、ダウンコンバートされた合成信号を、デジタル領域に変換して、デジタル信号を生成するアナログ対デジタルコンバータと、デジタル信号を復調するプロセッサとを含むことができる。さらに、別の態様は、第５世代（５Ｇ）通信システムの一部である送信機を含むことができる。
【００８３】
図１０は、本開示の実施形態による、代替のコントローラを用いて実施することができる図１Ａの方法を示すブロック図である。コントローラ１０１１は、プロセッサ１０４０と、コンピュータ可読メモリ１０１２と、記憶装置１０５８と、ディスプレイ１０５２及びキーボード１０５１とのユーザインターフェース１０４９とを備え、これらは、バス１０５６を通じて接続されている。例えば、プロセッサ１０４０及びコンピュータ可読メモリ１０１２と通信するユーザインターフェース１０４９は、ユーザによるユーザインターフェース１０５７の表面、キーボード表面からの入力を受信すると、データを入手し、コンピュータ可読メモリ１０１２内に記憶する。
【００８４】
メモリ１０１２は、プロセッサによって実行可能な命令と、履歴データと、本開示の方法及びシステムによって利用することができる任意のデータとを記憶することができることが意図されている。プロセッサ１０４０は、シングルコアプロセッサ、マルチコアプロセッサ、コンピューティングクラスタ、又は任意の数の他の構成体とすることができる。プロセッサ１０４０は、バス１０５６を通じて１つ以上の入力デバイス及び出力デバイスに接続することができる。メモリ１０１２は、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリ、又は他の任意の適したメモリシステムを含むことができる。
【００８５】
引き続き図１０を参照すると、記憶デバイス１０５８は、プロセッサによって用いられる補足データ及び／又はソフトウェアモジュールを記憶するように構成することができる。例えば、記憶デバイス１０５８は、履歴データ及び本開示に関して上述した他の関連データを記憶することができる。付加的又は代替的に、記憶デバイス１０５８は、本開示に関して上述したデータに類似の履歴データを記憶することができる。記憶デバイス１０５８は、ハードドライブ、光ドライブ、サムドライブ、ドライブのアレイ、又はそれらの任意の組み合わせを含むことができる。
【００８６】
システムは、任意選択で、バス１０５６を通じて、システムをディスプレイデバイス（図示せず）に接続するように構成されたディスプレイインターフェース（図示せず）にリンクすることができ、ディスプレイデバイスは、とりわけ、コンピュータモニタ、カメラ、テレビ、プロジェクター、又はモバイルデバイスを含むことができる。
【００８７】
コントローラ１０１１は、電力源１０５４を備えることができ、用途に応じて、電力源１０５４は、任意選択でコントローラ１０１１の外部に配置されてもよい。バス１０５６を通じて、ディスプレイデバイス１０４８に接続するように構成されたユーザ入力インターフェース１０５７をリンクすることができ、ディスプレイデバイス１０４８は、とりわけ、コンピュータモニタ、カメラ、テレビ、プロジェクター、又はモバイルデバイスを含むことができる。プリンタインターフェース１０５９も、バス１０５６を通じて接続することができ、印刷デバイス１０３２に接続するように構成することができる。印刷デバイス１０３２は、とりわけ、液体インクジェットプリンタ、固体インクプリンタ、大規模商用プリンタ、感熱式プリンタ、ＵＶプリンタ、又は昇華型プリンタを含むことができる。ネットワークインターフェースコントローラ（ＮＩＣ）１０３４は、バス１０５６を通じてネットワーク１０３６に接続するように構成され、とりわけ、データ又は他のデータは、コントローラ１０１１の外部の第三者ディスプレイデバイス、第三者撮像デバイス、及び／又は第三者印刷デバイス上にレンダリングすることができる。
【００８８】
図１０を更に参照すると、とりわけ、データ又は他のデータは、ネットワーク１０３６の通信チャネルを介して送信することができ、及び／又は、記憶及び／又は更なる処理のために記憶システム１０５８内に記憶することができる。さらに、データ又は他のデータは、受信機１０４６（又は外部受信機１０３８）から無線又は配線接続で受信することもできるし、送信機１０４７（又は外部送信機１０３９）を介して無線又は配線接続で送信することもでき、受信機１０４６及び送信機１０４７は、ともにバス１０５６を通じて接続されている。さらに、ＧＰＳ１００１は、バス１０５６を介してコントローラ１０１１に接続することができる。コントローラ１０１１は、入力インターフェース１００８を介して、外部検知デバイス１０４４及び外部入力／出力デバイス１０４１に接続することができる。コントローラ１０１１は、他の外部コンピュータ１０４２に接続することができる。さらに、コントローラ１０１１は、マシン１００２及びメモリデバイス１００６と通信する外部センサ１００４に接続することができる。出力インターフェース１００９は、プロセッサ１０４０から処理済みデータを出力するのに用いることができる。
【００８９】
この説明は、例示的な実施形態のみを提供し、本開示の範囲も、適用範囲も、構成も限定することを意図していない。そうではなく、例示的な実施形態の以下の説明は１つ以上の例示的な実施形態を実施することを可能にする説明を当業者に提供する。添付の特許請求の範囲に明記されているような開示された主題の趣旨及び範囲から逸脱することなく要素の機能及び配置に行うことができる様々な変更が意図されている。以下の説明では、実施形態の十分な理解を提供するために、具体的な詳細が与えられる。しかしながら、当業者は、これらの具体的な詳細がなくても実施形態を実施することができることを理解することができる。例えば、開示された主題におけるシステム、プロセス、及び他の要素は、実施形態を不必要な詳細で不明瞭にしないように、ブロック図形式の構成要素として示される場合がある。それ以外の場合において、よく知られたプロセス、構造、及び技法は、実施形態を不明瞭にしないように不必要な詳細なしで示される場合がある。さらに、様々な図面における同様の参照符号及び名称は、同様の要素を示す。
【００９０】
また、個々の実施形態は、フローチャート、フロー図、データフロー図、構造図、又はブロック図として描かれるプロセスとして説明される場合がある。フローチャートは、動作を逐次的なプロセスとして説明することができるが、これらの動作の多くは、並列又は同時に実行することができる。加えて、これらの動作の順序は、再配列することができる。プロセスは、その動作が完了したときに終了することができるが、論述されない又は図に含まれない追加のステップを有する場合がある。さらに、特に説明される任意のプロセスにおける全ての動作が全ての実施形態において行われ得るとは限らない。プロセスは、方法、関数、手順、サブルーチン、サブプログラム等に対応することができる。プロセスが関数に対応するとき、その関数の終了は、呼び出し側関数又はメイン関数へのその機能の復帰に対応することができる。
【００９１】
さらに、開示された主題の実施形態は、少なくとも一部は手動又は自動のいずれかで実施することができる。手動実施又は自動実施は、マシン、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、又はそれらの任意の組み合わせを用いて実行することもできるし、少なくとも援助することができる。ソフトウェア、ファームウェア、ミドルウェア又はマイクロコードで実施されるとき、必要なタスクを実行するプログラムコード又はプログラムコードセグメントは、マシン可読媒体に記憶することができる。プロセッサ（複数の場合もある）が、それらの必要なタスクを実行することができる。
【００９２】
上述した本開示の実施形態は、数多くの方法のうちの任意のもので実施することができる。例えば、実施形態は、ハードウェア、ソフトウェア又はそれらの組み合わせを用いて実施することができる。請求項の要素を修飾する、特許請求の範囲における「第１」、「第２」等の序数の使用は、それ自体で、１つの請求項の要素の別の請求項の要素に対する優先順位も、優位性も、順序も暗示するものでもなければ、方法の動作が実行される時間的な順序も暗示するものでもなく、請求項の要素を区別するために、単に、或る特定の名称を有する１つの請求項の要素を、同じ（序数の用語の使用を除く）名称を有する別の要素と区別するラベルとして用いられているにすぎない。
【００９３】
さらに、本開示の実施形態は、方法として具現化することができ、この方法の一例が提供されている。この方法の一部として実行される動作は、任意の適した方法で順序付けることができる。したがって、例示したものと異なる順序で動作が実行される実施形態を構築することができ、この順序は、いくつかの動作が例示の実施形態では順次的な動作として示されていても、それらの動作を同時に実行することを含むことができる。
【図１Ａ】
0006915157.tif 000019
【図１Ｂ】
0006915157.tif 000020
【図１Ｃ】
0006915157.tif 000021
【図１Ｄ】
0006915157.tif 000022
【図２】
0006915157.tif 000023
【図３】
0006915157.tif 000024
【図４】
0006915157.tif 000025
【図５Ａ】
0006915157.tif 000026
【図５Ｂ】
0006915157.tif 000027
【図６Ａ】
0006915157.tif 000028
【図６Ｂ】
0006915157.tif 000029
【図７Ａ】
0006915157.tif 000030
【図７Ｂ】
0006915157.tif 000031
【図８Ａ】
0006915157.tif 000032
【図８Ｂ】
0006915157.tif 000033
【図９】
0006915157.tif 000034
【図１０】
0006915157.tif 000035