(57)【特許請求の範囲】
【請求項１】
変調待ちのデータの位置調整情報および変調情報を取得することと、
前記位置調整情報に応じて、変調待ちのデータにおける各第１変調単位のビットデータを抽出し、前記各第１変調単位における奇数ビットに位置する第１ビットデータおよび偶数ビットに位置する第２ビットデータを取得することと、
前記位置調整情報に応じて、抽出されたビットデータをフォーマット調整し、前記変調待ちのデータと同じデータ長の遷移データを少なくとも２組取得し、前記遷移データにおける各第２変調単位は、拡張ビットおよびデータビットを含み、前記データビットのデータは、前記第１ビットデータまたは第２ビットデータに設定されることと、
各組の遷移データにおける各第２変調単位のビットデータに応じて、前記変調情報のうち、前記各第２変調単位に対応する変調パラメータを確定することと、
各組の遷移データにおける第２変調単位の配列順序に応じて、前記各組の遷移データにおける第２変調単位に対応する変調パラメータを配列して、変調データを取得することと、を含む、
変調方法。
【請求項２】
前記遷移データにおける第１ビットデータの位置の配列順序は、前記変調待ちのデータにおける第１ビットデータの位置の配列順序と一致し、前記遷移データにおける第２ビットデータの位置の配列順序は、前記変調待ちのデータにおける第２ビットデータの位置の配列順序と一致し、
または、前記遷移データにおける第１ビットデータの位置の配列順序は、前記変調待ちのデータにおける第１ビットデータの位置の配列順序と逆であり、前記遷移データにおける第２ビットデータの位置の配列順序は、前記変調待ちのデータにおける第２ビットデータの位置の配列順序と逆である、
請求項１に記載の方法。
【請求項３】
前記拡張ビットは、第２変調単位の上位に位置し、前記データビットは、第２変調単位の下位に位置する、
請求項１または２に記載の方法。
【請求項４】
前記変調待ちのデータの位置調整情報および変調情報を取得する前に、
所定の変調フォーマットに応じて、前記変調待ちのデータの位置調整情報を確定することをさらに含む、
請求項１または２に記載の方法。
【請求項５】
前記変調待ちのデータの位置調整情報および変調情報を取得する前に、
前記変調待ちのデータのデータ長および所定の変調フォーマットに応じて、第２変調単位におけるデータビットの変調パラメータをスケーリングするためのパラメータスケーリング規則を確定することと、
前記パラメータスケーリング規則に応じて、前記変調情報を確定することと、をさらに含む、
請求項１または２に記載の方法。
【請求項６】
取得モジュールと、抽出モジュールと、フォーマット調整モジュールと、第１確定モジュールと、配列モジュールとを備える変調装置であって、
前記取得モジュールは、変調待ちのデータの位置調整情報および変調情報を取得するように構成され、
前記抽出モジュールは、前記位置調整情報に応じて、変調待ちのデータにおける各第１変調単位のビットデータを抽出し、前記各第１変調単位における奇数ビットに位置する第１ビットデータおよび偶数ビットに位置する第２ビットデータを取得するように構成され、
前記フォーマット調整モジュールは、前記位置調整情報に応じて、抽出されたビットデータをフォーマット調整し、前記変調待ちのデータと同じデータ長の遷移データを少なくとも２組取得し、前記遷移データにおける各第２変調単位は、拡張ビットおよびデータビットを含み、前記データビットのデータは、前記第１ビットデータまたは第２ビットデータに設定されるように構成され、
前記第１確定モジュールは、各組の遷移データにおける各第２変調単位のビットデータに応じて、前記変調情報のうち、前記各第２変調単位に対応する変調パラメータを確定するように構成され、
前記配列モジュールは、各組の遷移データにおける第２変調単位の配列順序に応じて、前記各組の遷移データにおける第２変調単位に対応する変調パラメータを配列して、変調データを取得するように構成される、
変調装置。
【請求項７】
前記遷移データにおける第１ビットデータの位置の配列順序は、前記変調待ちのデータにおける第１ビットデータの位置の配列順序と一致し、前記遷移データにおける第２ビットデータの位置の配列順序は、前記変調待ちのデータにおける第２ビットデータの位置の配列順序と一致し、
または、前記遷移データにおける第１ビットデータの位置の配列順序は、前記変調待ちのデータにおける第１ビットデータの位置の配列順序と逆であり、前記遷移データにおける第２ビットデータの位置の配列順序は、前記変調待ちのデータにおける第２ビットデータの位置の配列順序と逆である、
請求項６に記載の装置。
【請求項８】
遷移データにおいて、前記拡張ビットは、第２変調単位の上位に位置し、前記データビットは、第２変調単位の下位に位置する、
請求項６または７に記載の装置。
【請求項９】
変調フォーマットに応じて、前記変調待ちのデータの位置調整情報を確定するように構成される第２確定モジュールをさらに備える、
請求項６または７に記載の装置。
【請求項１０】
前記変調待ちのデータのデータ長および変調フォーマットに応じて、第２変調単位におけるデータビットの変調パラメータをスケーリングするためのパラメータスケーリング規則を確定するように構成される第３確定モジュールと、
前記パラメータスケーリング規則に応じて、前記変調情報を確定するように構成される第４確定モジュールと、をさらに備える、
請求項６または７に記載の装置。
【請求項１１】
プロセッサおよびメモリを備える、変調装置であって、
前記メモリは、コンピュータプログラムを記憶するように構成され、
前記プロセッサは、前記コンピュータプログラムを実行することで、
変調待ちのデータの位置調整情報および変調情報を取得するステップ、
前記位置調整情報に応じて、変調待ちのデータにおける各第１変調単位のビットデータを抽出し、前記各第１変調単位における奇数ビットに位置する第１ビットデータおよび偶数ビットに位置する第２ビットデータを取得するステップ、
前記位置調整情報に応じて、抽出されたビットデータをフォーマット調整し、前記変調待ちのデータと同じデータ長の遷移データを少なくとも２組取得し、前記遷移データにおける各第２変調単位は、拡張ビットおよびデータビットを含み、前記データビットのデータは、前記第１ビットデータまたは第２ビットデータに設定されるステップ、
各組の遷移データにおける各第２変調単位のビットデータに応じて、前記変調情報のうち、前記各第２変調単位に対応する変調パラメータを確定するステップ、
各組の遷移データにおける第２変調単位の配列順序に応じて、前記各組の遷移データにおける第２変調単位に対応する変調パラメータを配列して、変調データを取得するステップ、
を実現するように構成される、
変調装置。
【請求項１２】
前記遷移データにおける第１ビットデータの位置の配列順序は、前記変調待ちのデータにおける第１ビットデータの位置の配列順序と一致し、前記遷移データにおける第２ビットデータの位置の配列順序は、前記変調待ちのデータにおける第２ビットデータの位置の配列順序と一致し、
または、前記遷移データにおける第１ビットデータの位置の配列順序は、前記変調待ちのデータにおける第１ビットデータの位置の配列順序と逆であり、前記遷移データにおける第２ビットデータの位置の配列順序は、前記変調待ちのデータにおける第２ビットデータの位置の配列順序と逆である、
請求項１１に記載の装置。
【請求項１３】
遷移データにおいて、前記拡張ビットは、第２変調単位の上位に位置し、前記データビットは、第２変調単位の下位に位置する、
請求項１１または１２に記載の装置。
【請求項１４】
前記プロセッサは、さらに、前記コンピュータプログラムを実行することで、
前記変調待ちのデータの位置調整情報および変調情報を取得する前に、変調フォーマットに応じて、前記変調待ちのデータの位置調整情報を確定するステップ、
を実現するように構成される、
請求項１１または１２に記載の装置。
【請求項１５】
前記プロセッサは、さらに、前記コンピュータプログラムを実行することで、
前記変調待ちのデータの位置調整情報および変調情報を取得する前に、前記変調待ちのデータのデータ長および変調フォーマットに応じて、第２変調単位におけるデータビットの変調パラメータをスケーリングするためのパラメータスケーリング規則を確定するステップ、
前記パラメータスケーリング規則に応じて、前記変調情報を確定するステップ、
を実現するように構成される、
請求項１１または１２に記載の装置。
【請求項１６】
請求項１〜５のいずれか１項に記載の変調方法を実行するためのコンピュータ実行可能コマンドが記憶されている、
コンピュータ記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本発明は、出願番号が２０１７１０３８０１１９．Ｘで、出願日が２０１７年０５月２５日である中国特許出願に基づいて提出され、この中国特許出願の優先権を要求し、そのすべての内容を引用により本発明に組み込まれる。
【０００２】
本発明は通信分野の変調技術に関し、特に、変調方法、装置及びコンピュータ記憶媒体に関する。
【背景技術】
【０００３】
一般に、移動通信システムでは、情報をチャネル伝送に適した信号に変換して、より良い耐干渉性能、より強い耐チャネル損失、およびより良い安全性を有するために、物理層で情報を変調する必要がある。
【０００４】
しかしながら、物理層では、通常、変調に必要なデータソースが８ビット、１６ビットまたは３２ビットなどの態様で記憶されるが、データソースの記憶ビット数は変調に必要なビット数と一致しない可能性がある。例えば、データソースの記憶ビット数は８ビットであり、１６相直交振幅変調（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ、ＱＡＭ）、即ち、１６ＱＡＭに必要なビット数は４ビットであることから、データソースの記憶ビット数が変調に必要なビット数と一致しないことが分かった。そこで、物理層の変調実現中に、処理操作後のデータソースのビット数が変調に必要なビット数と一致するように、対応する処理操作を行う必要がある。
【０００５】
関連技術では、物理層の変調実現態様は、まず、データソースを変調に必要なビット数で分割し、そして、分割されたデータソースに対し、表中で検索し、最終的に変調結果を出力する。この変調実現態様の主な問題は、データソースを分割するために必要なシフトなどの操作が多く、速度が低下するため、変調效率が低いことである。このような変調実現態様の問題を解決するために、関連技術には、まず、変調パラメータをデータソースのフォーマットで拡張し、そして、データソースのビットデータに基づいて、このデータソースの変調パラメータを検索し、最終的に変調結果を出力する変調実現態様が提案されている。この方法の主な問題は、拡張された変調パラメータが大きなメモリ空間を占有し、メモリリソースが過剰に消費されることである。
【発明の概要】
【０００６】
従来技術に存在する問題を解決するために、本発明の実施例は、変調方法、装置およびコンピュータ記憶媒体を提供することを目的とする。
【０００７】
本発明の実施例の技術案は、以下のように実現される。
【０００８】
本発明の実施例は、
変調待ちのデータの位置調整情報および変調情報を取得することと、
前記位置調整情報に応じて、変調待ちのデータにおける各第１変調単位のビットデータを抽出し、前記各第１変調単位における奇数ビットに位置する第１ビットデータおよび偶数ビットに位置する第２ビットデータを取得することと、
前記位置調整情報に応じて、抽出されたビットデータをフォーマット調整し、前記変調待ちのデータと同じデータ長の遷移データを少なくとも２組取得し、前記遷移データにおける各第２変調単位は、拡張ビットおよびデータビットを含み、前記データビットのデータは、前記第１ビットデータまたは第２ビットデータに設定されることと、
各組の遷移データにおける各第２変調単位のビットデータに応じて、前記変調情報のうち、前記各第２変調単位に対応する変調パラメータを確定することと、
各組の遷移データにおける第２変調単位の配列順序に応じて、前記各組の遷移データにおける第２変調単位に対応する変調パラメータを配列して、変調データを取得することと、を含む、
変調方法を提供する。
【０００９】
上記の技術案では、前記遷移データにおける第１ビットデータの位置の配列順序は、前記変調待ちのデータにおける第１ビットデータの位置の配列順序と一致し、前記遷移データにおける第２ビットデータの位置の配列順序は、前記変調待ちのデータにおける第２ビットデータの位置の配列順序と一致し、
または、前記遷移データにおける第１ビットデータの位置の配列順序は、前記変調待ちのデータにおける第１ビットデータの位置の配列順序と逆であり、前記遷移データにおける第２ビットデータの位置の配列順序は、前記変調待ちのデータにおける第２ビットデータの位置の配列順序と逆である。
【００１０】
上記の技術案では、前記拡張ビットは、第２変調単位の上位に位置し、前記データビットは、第２変調単位の下位に位置する。
【００１１】
上記の技術案では、前記変調待ちのデータの位置調整情報および変調情報を取得する前に、前記方法は、
所定の変調フォーマットに応じて、前記変調待ちのデータの位置調整情報を確定することをさらに含む。
【００１２】
上記の技術案では、前記変調待ちのデータの位置調整情報および変調情報を取得する前に、前記方法は、
前記変調待ちのデータのデータ長および所定の変調フォーマットに応じて、第２変調単位におけるデータビットの変調パラメータをスケーリングするためのパラメータスケーリング規則を確定することと、
前記パラメータスケーリング規則に応じて、前記変調情報を確定することと、をさらに含む。
【００１３】
本発明の実施例は、取得モジュールと、抽出モジュールと、フォーマット調整モジュールと、第１確定モジュールと、配列モジュールとを備える変調装置であって、
前記取得モジュールは、変調待ちのデータの位置調整情報および変調情報を取得するように構成され、
前記抽出モジュールは、前記位置調整情報に応じて、変調待ちのデータにおける各第１変調単位のビットデータを抽出し、前記各第１変調単位における奇数ビットに位置する第１ビットデータおよび偶数ビットに位置する第２ビットデータを取得するように構成され、
前記フォーマット調整モジュールは、前記位置調整情報に応じて、抽出されたビットデータをフォーマット調整し、前記変調待ちのデータと同じデータ長の遷移データを少なくとも２組取得し、前記遷移データにおける各第２変調単位は、拡張ビットおよびデータビットを含み、前記データビットのデータは、前記第１ビットデータまたは第２ビットデータに設定されるように構成され、
前記第１確定モジュールは、各組の遷移データにおける各第２変調単位のビットデータに応じて、前記変調情報のうち、前記各第２変調単位に対応する変調パラメータを確定するように構成され、
前記配列モジュールは、各組の遷移データにおける第２変調単位の配列順序に応じて、前記各組の遷移データにおける第２変調単位に対応する変調パラメータを配列して、変調データを取得するように構成される、
変調装置をさらに提供する。
【００１４】
上記の技術案では、前記遷移データにおける第１ビットデータの位置の配列順序は、前記変調待ちのデータにおける第１ビットデータの位置の配列順序と一致し、前記遷移データにおける第２ビットデータの位置の配列順序は、前記変調待ちのデータにおける第２ビットデータの位置の配列順序と一致し、
または、前記遷移データにおける第１ビットデータの位置の配列順序は、前記変調待ちのデータにおける第１ビットデータの位置の配列順序と逆であり、前記遷移データにおける第２ビットデータの位置の配列順序は、前記変調待ちのデータにおける第２ビットデータの位置の配列順序と逆である。
【００１５】
上記の技術案では、遷移データにおいて、前記拡張ビットは、第２変調単位の上位に位置し、前記データビットは、第２変調単位の下位に位置する。
【００１６】
上記の技術案では、前記装置は、
変調フォーマットに応じて、前記変調待ちのデータの位置調整情報を確定するように構成される第２確定モジュールをさらに備える。
【００１７】
上記の技術案では、前記装置は、第３確定モジュールおよび第４確定モジュールをさらに備え、
前記第３確定モジュールは、前記変調待ちのデータのデータ長および変調フォーマットに応じて、第２変調単位におけるデータビットの変調パラメータをスケーリングするためのパラメータスケーリング規則を確定するように構成され、
前記第４確定モジュールは、前記パラメータスケーリング規則に応じて、前記変調情報を確定するように構成される。
【００１８】
本発明の実施例は、プロセッサおよびメモリを備える、変調装置であって、
前記メモリは、コンピュータプログラムを記憶するように構成され、
前記プロセッサは、前記コンピュータプログラムを実行することで、
変調待ちのデータの位置調整情報および変調情報を取得するステップ、
前記位置調整情報に応じて、変調待ちのデータにおける各第１変調単位のビットデータを抽出し、前記各第１変調単位における奇数ビットに位置する第１ビットデータおよび偶数ビットに位置する第２ビットデータを取得するステップ、
前記位置調整情報に応じて、抽出されたビットデータをフォーマット調整し、前記変調待ちのデータと同じデータ長の遷移データを少なくとも２組取得し、前記遷移データにおける各第２変調単位は、拡張ビットおよびデータビットを含み、前記データビットのデータは、前記第１ビットデータまたは第２ビットデータに設定されるステップ、
各組の遷移データにおける各第２変調単位のビットデータに応じて、前記変調情報のうち、前記各第２変調単位に対応する変調パラメータを確定するステップ、
各組の遷移データにおける第２変調単位の配列順序に応じて、前記各組の遷移データにおける第２変調単位に対応する変調パラメータを配列して、変調データを取得するステップ、
を実現するように構成される、
変調装置をさらに提供する。
【００１９】
上記の技術案では、前記遷移データにおける第１ビットデータの位置の配列順序は、前記変調待ちのデータにおける第１ビットデータの位置の配列順序と一致し、前記遷移データにおける第２ビットデータの位置の配列順序は、前記変調待ちのデータにおける第２ビットデータの位置の配列順序と一致し、
または、前記遷移データにおける第１ビットデータの位置の配列順序は、前記変調待ちのデータにおける第１ビットデータの位置の配列順序と逆であり、前記遷移データにおける第２ビットデータの位置の配列順序は、前記変調待ちのデータにおける第２ビットデータの位置の配列順序と逆である。
【００２０】
上記の技術案では、遷移データにおいて、前記拡張ビットは、第２変調単位の上位に位置し、前記データビットは、第２変調単位の下位に位置する。
【００２１】
上記の技術案では、前記プロセッサは、さらに、前記コンピュータプログラムを実行することで、
前記変調待ちのデータの位置調整情報および変調情報を取得する前に、変調フォーマットに応じて、前記変調待ちのデータの位置調整情報を確定するステップ、
を実現するように構成される。
【００２２】
上記の技術案では、前記プロセッサは、さらに、前記コンピュータプログラムを実行することで、
前記変調待ちのデータの位置調整情報および変調情報を取得する前に、前記変調待ちのデータのデータ長および変調フォーマットに応じて、第２変調単位におけるデータビットの変調パラメータをスケーリングするためのパラメータスケーリング規則を確定するステップ、
前記パラメータスケーリング規則に応じて、前記変調情報を確定するステップ、
を実現するように構成される。
【００２３】
本発明の実施例は、本発明の実施例の変調方法を実行するためのコンピュータ実行可能コマンドが記憶されているコンピュータ記憶媒体をさらに提供する。
【００２４】
上記内容から分かるように、本発明の実施例に係る変調方法、装置およびコンピュータ記憶媒体は、まず、位置調整情報に応じて、変調待ちのデータの各第１変調単位における奇数ビットに位置する第１ビットデータおよび偶数ビットに位置する第２ビットデータを抽出し、抽出された第１ビットデータおよび第２ビットデータをフォーマット調整して、前記各第１変調単位における第１ビットデータと第２ビットデータを分割し、前記変調待ちのデータと同じデータ長の遷移データを少なくとも２組取得し、前記遷移データの各第２変調単位におけるデータビットのデータは、前記第１ビットデータまたは第２ビットデータに設定される。これにより、前記変調待ちのデータをシフト操作することなく、前記変調待ちのデータにおける各第１変調単位を分割し、前記各第１変調単位における奇数ビットに位置するデータと偶数ビットに位置するデータを分割することができ、変調效率を向上させることができる。さらに、遷移データにおける各第２変調単位のビットデータに応じて、変調情報のうち、前記各第２変調単位に対応する変調パラメータを確定し、対応する第２変調単位の位置に前記変調パラメータを割り当てる。前記変調待ちのデータにおける各第１変調単位において、奇数ビットに位置する第１ビットデータと偶数ビットに位置する第２ビットデータを分割し、分割された第１ビットデータおよび第２ビットデータをスケーリングして、変調パラメータを取得するため、変調待ちのデータのフォーマットに合わせて変調パラメータを拡張する必要がないので、メモリ空間の占有を減らし、メモリリソースの消費を減らすことができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の変調方法の実施例の実現フローの模式図である。
【図２】本発明の実施例が位置調整情報に応じて変調待ちのデータにおける各第１変調単位のビットデータを抽出し、抽出されたビットデータをフォーマット調整するプロセスの模式図である。
【図３】本発明の実施例が変調情報に応じて変調待ちのデータの上位に位置する各第１変調単位を変調するプロセスの模式図である。
【図４】本発明の実施例が変調情報に応じて変調待ちのデータの下位に位置する各第１変調単位を変調するプロセスの模式図である。
【図５】本発明の変調装置の実施例の構成の構造模式図である。
【図６】本発明の変調装置の実施例のハードウェア構成の構造模式図。
【発明を実施するための形態】
【００２６】
本発明の実施例に係る変調方法は、主に移動通信システムにおいて、物理層に記憶されたデータソースを変調するために適用される。まず、位置調整情報に応じて、変調待ちのデータの各第１変調単位における奇数ビットに位置する第１ビットデータおよび偶数ビットに位置する第２ビットデータを抽出し、抽出された第１ビットデータおよび第２ビットデータをフォーマット調整して、上記各第１変調単位における第１ビットデータと第２ビットデータを分割し、上記変調待ちのデータと同じデータ長の遷移データを少なくとも２組取得し、上記遷移データの各第２変調単位におけるデータビットのデータは、上記第１ビットデータまたは第２ビットデータに設定される。これにより、上記変調待ちのデータをシフト操作することなく、上記変調待ちのデータにおける各第１変調単位を分割し、上記各第１変調単位における奇数ビットに位置するデータと偶数ビットに位置するデータを分割することができ、変調效率を向上させることができる。そして、遷移データにおける各第２変調単位のビットデータに応じて、変調情報のうち、上記各第２変調単位に対応する変調パラメータを確定し、対応する第２変調単位の位置に上記変調パラメータを割り当てる。上記変調待ちのデータにおける各第１変調単位において、奇数ビットに位置する第１ビットデータと偶数ビットに位置する第２ビットデータを分割し、分割された第１ビットデータおよび第２ビットデータをスケーリングして、変調パラメータを取得するため、変調待ちのデータのフォーマットに合わせて変調パラメータを拡張する必要がないので、メモリ空間の占有を減らし、メモリリソースの消費を減らすことができる。
【００２７】
実施例および図面を参考しながら本発明の目的の実現、機能特徴および利点をさらに説明する。本明細書に記載の具体的な実施例は、本発明を解釈するためのものに過ぎず、本発明を限定するものではないことを理解すべきである。
【００２８】
図１は、本発明の変調方法の実施例の実現フローの模式図であり、図１を参照すると、本発明の実施例の変調方法は、以下のステップを含む。
【００２９】
ステップ１０１では、変調待ちのデータの位置調整情報および変調情報を取得する。
【００３０】
本実施例の変調方法は、主に移動通信システムにおいて、物理層に記憶されたデータソースを変調するために適用されており、データソースの変調效率を向上させ、変調中のメモリオーバーヘッドを減少させることを目的とする。
【００３１】
ここで、上記変調待ちのデータのデータ長は、実際の必要に応じて設定することができ、具体的には、上記移動通信システムの物理層における記憶ユニットの記憶ビット数を参照する必要がある。例えば、物理層では、メモリ内の各記憶ユニットは通常、１ワードを記憶することができ、このワード長は、実際の必要に応じて設定することができ、８ビットプロセッサの場合、このワード長は８ビットのバイナリ数となり、１６ビットプロセッサの場合、このワード長は１６ビットのバイナリ数となり、３２ビットプロセッサの場合、このワード長は３２ビットのバイナリ数となり、６４ビットプロセッサの場合、このワード長は６４ビットのバイナリ数となる。したがって、移動通信システムにおけるプロセッサが一度に処理するデータのビット数によって、上記変調待ちのデータのデータ長は、８ビット、１６ビット、３２ビット、または６４ビットなどであってもよい。本実施例では、上記変調待ちのデータのデータ長について、３２ビットを例として詳細に説明する。
【００３２】
また、メモリ内の記憶ユニットを区別するために、各記憶ユニットは唯一のアドレスコードを持つ。したがって、変調待ちのデータのアドレスコードによって、このアドレスコードに対応する記憶ユニットを取得し、上記記憶ユニットに記憶されているデータ、即ち、変調待ちのデータを取得することができる。さらに、上記変調待ちのデータは、位置調整情報および変調情報を取得する前に取得してもよいし、位置調整情報および変調情報を取得した後に取得してもよく、それにより、上記位置調整情報および変調情報に応じて上記変調待ちのデータを変調する。
【００３３】
なお、バイトは、コンピュータ情報技術において、記憶容量および伝送容量を計測する計測単位であり、１バイトは８ビットのバイナリ数に等しい。したがって、本発明の実施例では、上記変調待ちのデータのデータ長は、４バイトを含んでもよい。
【００３４】
ここで、上記位置調整情報における位置情報は、変調待ちのデータにおけるビットデータの位置を指示するものであり、この位置調整情報には、複数の位置情報を含む複数の位置パラメータが含まれている。位置パラメータの数および各位置パラメータにおける位置情報の数を確定することは、変調フォーマットおよび変調待ちのデータのデータ長に応じて設定する必要がある。例えば、変調待ちのデータのデータ長が３２ビットで、変調フォーマットが１６ＱＡＭであると、位置調整情報は、
ＷＯＲＤ３２ＱＡＭ１６＿ＣＦＧ［３２］＝｛０ｘ００００１Ｆ１Ｄ，０ｘ００００１Ｅ１Ｃ，０ｘ００００１Ｂ１９，０ｘ００００１Ａ１８，０ｘ００００１７１５，０ｘ００００１６１４，０ｘ００００１３１１，０ｘ００００１２１０，０ｘ０００００Ｆ０Ｄ，０ｘ０００００Ｅ０Ｃ，０ｘ０００００Ｂ０９，０ｘ０００００Ａ０８，０ｘ０００００７０５，０ｘ０００００６０４，０ｘ０００００３０１，０ｘ０００００２００｝である。
【００３５】
ただし、ＷＯＲＤ３２ＱＡＭ１６＿ＣＦＧ［３２］は、変調フォーマットが１６ＱＡＭであるとき、データ長が３２ビットである変調待ちのデータの位置調整情報を示し、ＷＯＲＤ３２ＱＡＭ１６＿ＣＦＧ［３２］における０ｘ００００１Ｆ１Ｄ、０ｘ００００１Ｅ１Ｃ、および０ｘ００００１Ｂ１９などのパラメータは、当該位置調整情報の位置パラメータであり、この位置パラメータにおける０ｘは、この位置パラメータが１６進数であることを示す。１６ＱＡＭに必要な変調位数が４ビットであるため、各位置パラメータには４つの位置情報が含まれ、これら４つの位置情報に応じて、変調待ちのデータに対応する位置から４ビットのデータを抽出し、１つの第２変調単位を構成する。また、各位置パラメータの４つの位置情報のうち２つの位置情報に対応する位置は、変調待ちのデータにおける第１変調単位の奇数ビット位置または偶数ビット位置であり、変調待ちのデータのデータ長が３２ビットであるため、この位置調整パラメータには、１６つの位置パラメータが含まれている。
【００３６】
なお、変調フォーマットによって、上記位置調整情報が異なる。そのため、変調待ちのデータの位置調整情報および変調情報を取得する前に、変調フォーマットに応じて、上記変調待ちのデータの位置調整情報をさらに確定する必要がある。上記変調フォーマットは、実際の状況に応じて設定することができ、バイナリ・フェーズ・シフト・キーイング（ＢＰＳＫ）としてもよく、直交フェーズ・シフト・キーイング（ＱＰＳＫ）としてもよく、１６ＱＡＭ、６４ＱＡＭ、または２５６ＱＡＭとしてもよく、移動通信システムの通信指標に応じて、適切な変調フォーマットを選択する。
【００３７】
また、移動通信システムでは、上記位置調整情報は、通常、メモリに直接記憶されるため、読み取りコマンドによって変調フォーマットに対応する位置調整情報を直接取得することができる。
【００３８】
ここで、上記変調情報には複数の変調パラメータが含まれ、変調フォーマットによって、変調情報における変調パラメータの数も異なる。具体的に、変調パラメータの数は、変調フォーマットに対応する符号の数と同じである。例えば、変調フォーマットがＢＰＳＫであると、変調パラメータの数は２であり、変調フォーマットがＱＰＳＫであると、変調パラメータの数は４であり、変調フォーマットが１６ＱＡＭであると、変調パラメータの数は１６である。
【００３９】
実際に適用する場合、上記変調情報は、実際の必要に応じて設定可能であり、具体的な設定は、パラメータスケーリング規則を参照する必要がある。具体的に、変調待ちのデータの位置調整情報および変調情報を取得する前に、まず、上記変調待ちのデータのデータ長および変調フォーマットに応じて、変調待ちのデータの第１変調単位における奇数ビットに位置する第１ビットデータまたは偶数ビットに位置する第２ビットデータの変調パラメータをスケーリングするためのパラメータスケーリング規則を確定し、そして、上記パラメータスケーリング規則に応じて、上記変調情報を確定する。
【００４０】
例えば、変調待ちのデータのデータ長が３２ビットで、変調フォーマットが１６ＱＡＭであると、１６ＱＡＭ入力データは、ｂ０、ｂ１、ｂ２、ｂ３の４ビットのデータであり、上記４ビットのデータは、変調符号ｘ＝Ｉ＋ｊＱにマッピングされる。ここで、Ｉは、変調符号の実部であり、Ｑは、変調符号の虚部であり、ｊは、虚数単位である。３ＧＰＰ  ＴＳ  ３６．２１１における物理層プロトコルによると、上記１６ＱＡＭの入力データと変調符号とのマッピングデーブルを表１に示す。
【００４１】
【表１】
0006855598.tif 000002
【００４２】
上記表１を参照すると、上記１６ＱＡＭの入力データは１６種類の変調符号にマッピングされ、上記各変調符号は、ＩチャネルデータおよびＱチャネルデータを含む。ここで、入力データにおける奇数ビットに位置するデータｂ１とｂ３は、Ｉチャネルに対応し、偶数ビットに位置するデータｂ０とｂ２は、Ｑチャネルに対応し、表１から、１６ＱＡＭ入力データにおける奇数ビットに位置するデータと変調符号のＩチャネルデータとの対応関係、または入力データにおける偶数ビットに位置するデータと変調符号のＱチャネルデータとの対応関係を表２に示す。
【００４３】
【表２】
0006855598.tif 000003
【００４４】
ある実施例では、変調待ちのデータのデータ長が３２ビットであるため、１６ＱＡＭの入力データにおける奇数ビットに位置するデータまたは偶数ビットに位置するデータを、データ長が１６ビットの変調パラメータとしてスケーリングし、最終的に、入力データにおける奇数ビットに位置するデータおよび偶数ビットに位置するデータの変調パラメータを３２ビットのバイナリ数に合成して、この入力データの変調データを得る。例えば、パラメータスケーリング規則は、１ビットの整数、１４ビットの小数、１ビットのフラグビット、スケーリング後の１６ＱＡＭ入力データにおける奇数ビットに位置するデータまたは偶数ビットに位置するデータと変調パラメータとの対応関係を、表３に示すことができる。
【００４５】
【表３】
0006855598.tif 000004
【００４６】
ここで、上記表３に従い、変調待ちのデータの変調情報は、
ＷＯＲＤ１６ＱＡＭ１６［１６］＝｛０ｘ１４Ｄ１，０ｘ３Ｃ７６，０ｘＥＢ６８，０ｘＣ４６７，０ｘ１４Ｄ１，０ｘ３Ｃ７６，０ｘＥＢ６８，０ｘＣ４６７，０ｘ１４Ｄ１，０ｘ３Ｃ７６，０ｘＥＢ６８，０ｘＣ４６７，０ｘ１４Ｄ１，０ｘ３Ｃ７６，０ｘＥＢ６８，０ｘＣ４６７｝であってもよい。
【００４７】
ただし、ＷＯＲＤ１６ＱＡＭ１６［１６］は、変調フォーマットが１６ＱＡＭであるとき、データ長が３２ビットである変調待ちのデータの変調情報を示し、ＷＯＲＤ１６ＱＡＭ１６［１６］における０ｘ１４Ｄ１、０ｘ３Ｃ７６、および０ｘＥＢ６８などのパラメータは、当該変調情報の変調パラメータであり、変調パラメータにおける０ｘは、この変調パラメータが１６進数であることを示す。上記変調情報には１６つの変調パラメータが含まれ、これらの変調パラメータは、第２変調単位のビットデータに対応し、第２変調単位の下位のビットデータのみに関連し、下位のビットデータとは、１６ＱＡＭ入力データにおける奇数ビットに位置するデータまたは偶数ビットに位置するデータである。例えば、第２変調単位のビットデータが００００であると、変調パラメータは０ｘ１４Ｄ１となり、第２変調単位のビットデータが０００１であると、変調パラメータは０ｘ３Ｃ７６となり、第２変調単位のビットデータが００１０であると、変調パラメータは０ｘＥＢ６８となり、第２変調単位のビットデータが００１１であると、変調パラメータは０ｘＣ４６７となり、第２変調単位のビットデータが０１００であると、変調パラメータは０ｘ１４Ｄ１となり、第２変調単位のビットデータが０１０１であると、変調パラメータは０ｘ３Ｃ７６となり、第２変調単位のビットデータが０１１０であると、変調パラメータは０ｘＥＢ６８となり、第２変調単位のビットデータが０１１１であると、変調パラメータは０ｘＣ４６７となる。
【００４８】
また、移動通信システムでは、上記変調情報は、通常、メモリに直接記憶されるため、読み取りコマンドによって変調フォーマットに対応する変調情報を直接取得することができる。
【００４９】
なお、以下の実施例において、第１変調単位とは、変調待ちのデータのうち変調に必要なビット数からなる処理ユニットである。例えば、１６ＱＡＭ変調フォーマットでデータ長が３２ビットの変調待ちのデータを変調し、１６ＱＡＭ変調フォーマットに必要なビット数が４ビットである場合、上記変調待ちのデータの上位から下位への配列順序または下位から上位への配列順序に応じて、上記変調待ちのデータのうち４ビットを並列して１つの第１変調単位を構成することができ、上記変調待ちのデータは、合計８つの第１変調単位を有する。例えば、上記変調待ちのデータにおける、第３１ビット、第３０ビット、第２９ビット、および第２８ビットは、１番目の第１変調単位を構成し、上記変調待ちのデータにおける、第２７ビット、第２６ビット、第２５ビット、および第２４ビットは、２番目の第１変調単位を構成し、その他の第１変調単位は、同様である。
【００５０】
上記第２変調単位とは、上記第１変調単位における奇数ビットに位置する第１ビットデータまたは偶数ビットに位置する第２ビットデータを拡張した変調単位であり、上記第２変調単位のビットデータのビット数は、上記第１変調単位のビットデータのビット数と同じである。例えば、上記第１変調単位は、変調待ちのデータにおける第３１ビット、第３０ビット、第２９ビット、および第２８ビットからなる１つの処理ユニットであり、上記第１変調単位は、第３１ビットおよび第２９ビット（２つの拡張ビット）からなる第２変調単位、第３０ビットおよび第２８ビット（２つの拡張ビット）からなる第２変調単位という２つの第２変調単位に拡張される。上記拡張ビットについては、本発明は特に限定するものではなく、上記拡張ビットにおけるビットデータは、０又は１であってもよい。以下の実施例では、上記拡張ビットを上記変調待ちのデータにおける０ビットとする例で詳細に説明する。
【００５１】
ステップ１０２では、上記位置調整情報に応じて、変調待ちのデータにおける各第１変調単位のビットデータを抽出し、上記各第１変調単位における奇数ビットに位置する第１ビットデータおよび偶数ビットに位置する第２ビットデータを取得する。
【００５２】
ここで、上記位置調整情報における各位置パラメータの位置情報に応じて、変調待ちのデータにおける対応する位置でビットデータを抽出し、例えば、位置パラメータ０ｘ００００１Ｆ１Ｄは、４つの位置情報を含み、上位００００は、いずれも上記変調待ちのデータにおける０ビットの位置を示す２つの位置情報を含み、下位１Ｆは、上記変調待ちのデータにおける３１ビットの位置を示し、下位１Ｄは、上記変調待ちのデータにおける２９ビットの位置を示す。位置パラメータ０ｘ００００１Ｆ１Ｄにより、上記変調待ちのデータの第１変調単位における奇数ビットに位置する第１ビットデータと、０ビットに位置するビットデータとを抽出することができる。位置パラメータ０ｘ００００１Ｅ１Ｃも４つの位置情報を含み、上位００００は、いずれも上記変調待ちのデータにおける０ビットの位置を示す２つの位置情報を含み、下位１Ｅは、上記変調待ちのデータにおける３０ビットの位置を示し、下位１Ｃは、上記変調待ちのデータにおける２８ビットの位置を示す。位置パラメータ０ｘ００００１Ｅ１Ｃによって、上記変調待ちのデータの第１変調単位における偶数ビットに位置する第２ビットデータと、０ビットに位置するビットデータを抽出することができる。上記位置調整情報の他の位置パラメータについても、ビットデータの抽出態様は同様であるので、ここでは説明を省略する。
【００５３】
なお、変調フォーマットがＱＰＳＫであると、上記第１ビットデータおよび第２ビットデータは１ビットであり、変調フォーマットが１６ＱＡＭであると、上記第１ビットデータおよび第２ビットデータは２ビットであり、変調フォーマットが６４ＱＡＭであると、上記第１ビットデータおよび第２ビットデータは３ビットであり、変調フォーマットが２５６ＱＡＭであると、上記第１ビットデータおよび第２ビットデータは４ビットである。
【００５４】
ステップ１０３では、上記位置調整情報に応じて、抽出されたビットデータをフォーマット調整し、上記変調待ちのデータと同じデータ長の遷移データを少なくとも２組取得し、上記遷移データにおける各第２変調単位は、拡張ビットおよびデータビットを含み、上記データビットのデータは、上記第１ビットデータまたは第２ビットデータに設定される。
【００５５】
ここで、上記位置調整情報における位置パラメータの配列順序に応じて、抽出されたビットデータをフォーマット調整し、上記変調待ちのデータと同じデータ長の遷移データを少なくとも２組取得してもよい。上記遷移データにおける第１ビットデータおよび第２ビットデータは、所定の規則に従って配列されてもよく、例えば、遷移データにおける第１ビットデータと第２ビットデータとが交互に配列されてもよい。また、上記遷移データにおける第１ビットデータの位置の配列順序は、上記変調待ちのデータにおける第１ビットデータの位置の配列順序と一致し、且つ、上記遷移データにおける第２ビットデータの位置の配列順序は、上記変調待ちのデータにおける第２ビットデータの位置の配列順序と一致してもよい。また、上記遷移データにおける第１ビットデータの位置の配列順序は、上記変調待ちのデータにおける第１ビットデータの位置の配列順序と逆であり、上記遷移データにおける第２ビットデータの位置の配列順序は、上記変調待ちのデータにおける第２ビットデータの位置の配列順序と逆であってもよい。
【００５６】
ここで、上記変調待ちのデータと同じデータ長の遷移データを２組取得してもよいし、上記変調待ちのデータと同じデータ長の遷移データを３組取得してもよいし、上記変調待ちのデータと同じデータ長の遷移データを複数組取得してもよい。例えば、データ長が３２ビットである変調待ちのデータを１６ＱＡＭで変調すると、変調待ちのデータと同じデータ長の遷移データを４組取得することができ、各組の遷移データにおける第２変調単位の数は４であり、それに対応して、後続の記憶プロセスにおいて、上記各組の遷移データにおける第２変調単位の変調パラメータのみが記憶されて、上記変調待ちのデータの変調データが取得される。
【００５７】
なお、遷移データにおいて、上記拡張ビットは、第２変調単位の上位に位置してもよく、それに対応して、上記データビットは、第２変調単位の下位に位置してもよい。例えば、第２変調単位のビットデータが００１１であると、００は、第２変調単位の上位である拡張ビットに位置するビットデータを示し、１１は、第２変調単位の下位であるデータビットに位置するビットデータを示す。
【００５８】
ステップ１０４では、各組の遷移データにおける各第２変調単位のビットデータに応じて、上記変調情報のうち、上記各第２変調単位に対応する変調パラメータを確定する。
【００５９】
ここで、上記各組の遷移データは、複数の第２変調単位を含んでもよく、各組の遷移データにおける各第２変調単位のビットデータに応じて、上記変調情報のうち、上記各第２変調単位に対応する変調パラメータを確定する。例えば、第２変調単位のビットデータが０１０１であると、上記変調情報のうち、この第２変調単位に対応する変調パラメータは０ｘ３Ｃ７６であると確定される。
【００６０】
ステップ１０５では、各組の遷移データにおける第２変調単位の配列順序に応じて、上記各組の遷移データにおける第２変調単位に対応する変調パラメータを配列して、変調データを取得する。
【００６１】
ここで、変調待ちのデータにおける第１変調単位の配列順序に従って、変調データを整然として記憶することで、上記変調待ちのデータの変調を実現するために、各組の遷移データにおける第２変調単位の配列順序に応じて、上記各組の遷移データにおける第２変調単位に対応する変調パラメータを配列して、変調データを取得する必要がある。例えば、第２変調単位が遷移データにおけるＰ０の位置にあるとき、この第２変調単位の変調パラメータをＰ０に対応する位置に配列する必要がある。
【００６２】
ある実施例では、各組の遷移データにおける第２変調単位に対応する変調パラメータを記憶し、上記変調待ちのデータの変調が完成する。
【００６３】
最後に、実際の適用では、物理層で変調を必要とするデータソースがすべて変調されるまで、別の変調待ちのデータを循環的に取得する必要がある。
【００６４】
変調待ちのデータの位置調整情報および変調情報に応じて、変調效率の向上とメモリオーバーヘッドの低減を可能にすることを理解できる。上記位置調整情報における各位置パラメータは、上記変調待ちのデータの第１変調単位における奇数ビットに位置する第１ビットデータまたは偶数ビットに位置する第２ビットデータを含むため、位置調整情報に応じて、上記変調待ちのデータの各第１変調単位における奇数ビットに位置する第１ビットデータおよび偶数ビットに位置する第２ビットデータを抽出し、抽出された第１ビットデータおよび第２ビットデータをフォーマット調整して、上記各第１変調単位における第１ビットデータと第２ビットデータを分割し、上記変調待ちのデータと同じデータ長の遷移データを少なくとも２組取得し、上記遷移データの各第２変調単位におけるデータビットのデータは、上記第１ビットデータまたは第２ビットデータに設定されることが可能となるためである。このように、上記変調待ちのデータをシフト操作することなく、上記変調待ちのデータの第１変調単位における奇数ビットに位置する第１ビットデータおよび偶数ビットに位置する第２ビットデータを取得することができ、変調效率を向上させることができる。一方、上記変調情報には、第１ビットデータまたは第２ビットデータを拡張した第２変調単位に対応する変調パラメータが含まれ、第２変調単位のビットデータに応じて、変調情報のうち、上記第２変調単位に対応する変調パラメータを確定し、変調パラメータを対応する第２変調単位の位置に割り当てて、最終的に変調データを得ることができる。上記変調待ちのデータにおける各第１変調単位において、奇数ビットに位置する第１ビットデータと偶数ビットに位置する第２ビットデータを分割し、分割された第１ビットデータおよび第２ビットデータをスケーリングして、変調パラメータを取得するため、変調待ちのデータのフォーマットに合わせて変調パラメータを拡張する必要がないので、メモリ空間の占有を減らし、メモリリソースの消費を減らすことができる。
【００６５】
変調待ちのデータの変調プロセスをより明確に理解するために、本発明の変調方法を適用する実施例では、１６ＱＡＭを用いてデータ長が３２ビットである変調待ちのデータを変調する例を詳細に説明する。
【００６６】
まず、読み取りコマンドにより、変調待ちのデータの位置調整情報および変調情報を取得し、この位置調整情報は、
ＷＯＲＤ３２ＱＡＭ１６＿ＣＦＧ［３２］＝｛０ｘ００００１Ｆ１Ｄ，０ｘ００００１Ｅ１Ｃ，０ｘ００００１Ｂ１９，０ｘ００００１Ａ１８，０ｘ００００１７１５，０ｘ００００１６１４，０ｘ００００１３１１，０ｘ００００１２１０，０ｘ０００００Ｆ０Ｄ，０ｘ０００００Ｅ０Ｃ，０ｘ０００００Ｂ０９，０ｘ０００００Ａ０８，０ｘ０００００７０５，０ｘ０００００６０４，０ｘ０００００３０１，０ｘ０００００２００｝であり、
【００６７】
この変調情報は、
ＷＯＲＤ１６ＱＡＭ１６［１６］＝｛０ｘ１４Ｄ１，０ｘ３Ｃ７６，０ｘＥＢ６８，０ｘＣ４６７，０ｘ１４Ｄ１，０ｘ３Ｃ７６，０ｘＥＢ６８，０ｘＣ４６７，０ｘ１４Ｄ１，０ｘ３Ｃ７６，０ｘＥＢ６８，０ｘＣ４６７，０ｘ１４Ｄ１，０ｘ３Ｃ７６，０ｘＥＢ６８，０ｘＣ４６７｝である。
【００６８】
そして、変調待ちのデータを読み取り、この変調待ちのデータは、１１０１０００１０１１１００００１１１００１０１０１０１１０００である。
【００６９】
最後に、変調待ちのデータの位置調整情報および変調情報に応じて、上記変調待ちのデータを変調する。
【００７０】
具体的には、図２は、位置調整情報に応じて変調待ちのデータにおける各第１変調単位のビットデータを抽出し、抽出されたビットデータをフォーマット調整するプロセスの模式図であり、図２を参照すると、上記変調待ちのデータには、Ｐ０’〜Ｐ７’の８つの第１変調単位が含まれている。まず、上記位置調整情報における各位置パラメータに応じて、上記変調待ちのデータから上記変調待ちのデータにおける各位置パラメータの位置情報に対応するビットデータを抽出し、上記各第１変調単位における奇数ビットに位置する第１ビットデータおよび偶数ビットに位置する第２ビットデータを取得する。例えば、位置パラメータ０ｘ００００１Ｆ１Ｄに応じて、上記変調待ちのデータから、０ビットに位置する２ビットのデータ、３１ビットに位置する１ビットのデータ、２９ビットに位置する１ビットのデータ、合計４ビットのデータを取得し、この位置パラメータにおける位置情報の配列順序に従って、これら４ビットのデータを配列し、配列された４ビットのデータは、遷移データにおける第１ビットデータを含む１番目の第２変調単位を構成し、この第２変調単位のビットデータは、００１０であり、第１ビットデータは、１０である。位置パラメータ０ｘ００００１Ｅ１Ｃに応じて、上記変調待ちのデータから、０ビットに位置する２ビットのデータ、３０ビットに位置する１ビットのデータ、２８ビットに位置する１ビットのデータ、合計４ビットのデータを抽出し、この位置パラメータにおける位置情報の配列順序に従って、これら４ビットのデータを配列し、配列された４ビットのデータは、遷移データにおける第２ビットデータを含む２番目の第２変調単位を構成し、この第２変調単位のビットデータは、００１１であり、第２ビットデータは、１１である。
【００７１】
次に、上記位置調整情報における位置パラメータの配列順序に応じて、抽出されたビットデータをフォーマット調整し、データ長が３２ビットである遷移データを２組取得し、上記遷移データにおける第１ビットデータの位置の配列順序は上記変調待ちのデータにおける第１ビットデータの位置の配列順序と逆であり、上記遷移データにおける第２ビットデータの位置の配列順序は、上記変調待ちのデータにおける第２ビットデータの位置の配列順序と逆である。例えば、上記変調待ちのデータにおける第１変調単位のビットデータを２チャネル分けて調整し、これら２チャネルは、並列に処理する。
【００７２】
第１チャネルでは、上記変調待ちのデータにおける上位に位置する第１変調単位のビットデータを調整し、第２チャネルでは、上記変調待ちのデータにおける下位に位置する第１変調単位のビットデータを調整する。図２に示すように、第１チャネルでは、上記変調待ちのデータにおける３１ビット〜１６ビットに位置する第１変調単位を調整し、上記位置調整情報のうち上記変調待ちのデータの上位に対応する位置パラメータの配列順序に応じて、抽出された上記変調待ちのデータにおける上位に位置するビットデータをフォーマット調整する。例えば、位置パラメータ０ｘ００００１Ｆ１Ｄおよび位置パラメータ０ｘ００００１Ｅ１Ｃの場合、０ｘ００００１Ｆ１Ｄが０ｘ００００１Ｅ１Ｃの前に配列されるため、０ｘ００００１Ｆ１Ｄの位置情報に対応する遷移データにおける第２変調単位をＰ０の位置に、０ｘ００００１Ｅ１Ｃの位置情報に対応する遷移データにおける第２変調単位をＰ１の位置に配列する。第２チャネルでは、上記変調待ちのデータにおける１５ビット〜０ビットに位置する第１変調単位を調整し、上記位置調整情報のうち上記変調待ちのデータの下位に対応する位置パラメータの配列順序に応じて、抽出された上記変調待ちのデータにおける下位に位置するビットデータをフォーマット調整する。例えば、位置パラメータ０ｘ０００００Ｆ０Ｄおよび位置パラメータ０ｘ０００００Ｅ０Ｃの場合、０ｘ０００００Ｆ０Ｄが０ｘ０００００Ｅ０Ｃの前に配列されるため、０ｘ０００００Ｆ０Ｄの位置情報に対応する遷移データにおける第２変調単位をＰ８の位置に、０ｘ０００００Ｅ０Ｃの位置情報に対応する遷移データにおける第２変調単位をＰ９の位置に配列する。
【００７３】
次に、図３は、変調情報に応じて上記変調待ちのデータにおける上位に位置する各第１変調単位を変調するプロセスの模式図であり、図３を参照すると、該組の遷移データにおける各第２変調単位のビットデータに応じて、変調情報のうち、上記各第２変調単位に対応する変調パラメータを確定し、該組の遷移データにおける第２変調単位の配列順序に従って、上記各組の遷移データにおける第２変調単位に対応する変調パラメータを配列して、変調データを取得する。例えば、第２変調単位Ｐ０の場合、Ｐ０のビットデータが００１０であると、上記変調情報のうち、この第２変調単位のビットデータ００１０に対応する変調パラメータが０ｘＥＢ６８であると確定される。この第２変調単位の変調パラメータが確定された後、この変調パラメータを、Ｐ０に対応する位置、即ちＯＵＴ１における００００に対応する位置に割り当てる。対応する第２変調単位の位置に各変調パラメータを割り当てた後、表４に示すように、上記変調待ちのデータにおける上位に位置する各第１変調単位の変調データが得られる。
【００７４】
【表４】
0006855598.tif 000005
【００７５】
上記の変調待ちのデータにおける上位に位置する各第１変調単位の変調データを記憶する。
【００７６】
図４は、変調情報に応じて上記変調待ちのデータにおける下位に位置する各第１変調単位を変調するプロセスの模式図であり、図４を参照すると、該組の遷移データにおける各第２変調単位のビットデータに応じて、変調情報のうち、上記各第２変調単位に対応する変調パラメータを確定し、該組の遷移データにおける第２変調単位の配列順序に従って、上記各組の遷移データにおける第２変調単位に対応する変調パラメータを配列して、変調データを取得する。例えば、第２変調単位Ｐ８の場合、Ｐ８のビットデータが００１１であると、上記変調情報のうち、この第２変調単位のビットデータ００１１に対応する変調パラメータが０ｘＣ４６７であると確定される。この第２変調単位の変調パラメータが確定された後、この変調パラメータを、Ｐ８に対応する位置、即ちＯＵＴ２における００００に対応する位置に割り当てる。対応する第２変調単位の位置に各変調パラメータを割り当てた後、表５に示すように、上記変調待ちのデータにおける下位に位置する各第１変調単位の変調データが得られる。
【００７７】
【表５】
0006855598.tif 000006
【００７８】
上記の変調待ちのデータにおける下位に位置する各第１変調単位の変調データを記憶する。
【００７９】
変調待ちのデータにおける上位に位置する各第１変調単位の変調データおよび変調待ちのデータにおける下位に位置する各第１変調単位の変調データを統合し、即ち、変調待ちのデータにおける下位に位置する各第１変調単位の変調データを変調待ちのデータにおける上位に位置する各第１変調単位の変調データに記憶した後、最終的に上記変調待ちのデータの変調データを得る。
【００８０】
本発明の変調方法の別の実施例では、本発明の変調方法の実際の適用を詳細に説明する。
【００８１】
本発明の実施例の変調方法は、ベクトル演算ユニットに基づいて、調整コマンドを利用して、上記変調待ちのデータにおける各第１変調単位を並列変調処理するＣＥＶＡソフトウェアを用いて実現することができることで、変調效率を向上させることができる。
【００８２】
具体的には、変調フォーマットに従って、変調待ちのデータの位置調整情報を読み出し、変調フォーマットに対応する変調情報を読み出す。
【００８３】
変調待ちのデータを読み出し、位置調整情報に従って、ビット調整コマンドｖｂｐｅｒｍｕｔｅにより変調待ちのデータの各第１変調単位における奇数ビットに位置する第１ビットデータおよび偶数ビットに位置する第２ビットデータを抽出し、抽出されたビットデータをフォーマット調整して、上記変調待ちのデータと同じデータ長の遷移データを少なくとも２組取得する。
【００８４】
調整コマンドｖｐｅｒｍｕｔｅ２ｗにより、変調情報のうち、各組の遷移データにおける各第２変調単位の変調パラメータを確定し、各組の遷移データにおける第２変調単位の配列順序に応じて、上記各組の遷移データにおける第２変調単位に対応する変調パラメータを配列して、上記変調待ちのデータの変調を完成し、変調データが得られる。
【００８５】
変調データを記憶し、物理層で変調に必要なデータソースのすべての変調が完成した後、変調プロセスを終了する。
【００８６】
本発明の実施例は、本発明の変調方法の具体的な詳細を実現し、同様の効果を得るように構成される変調装置をさらに提供する。
【００８７】
図５は、本発明の変調装置の実施例の構成の構造模式図であり、図５を参照すると、本実施例の変調装置は、取得モジュール２１と、抽出モジュール２２と、フォーマット調整モジュール２３と、第１確定モジュール２４と、配列モジュール２５とを備える。
【００８８】
上記取得モジュール２１は、変調待ちのデータの位置調整情報および変調情報を取得するように構成される。
【００８９】
上記抽出モジュール２２は、上記位置調整情報に応じて、変調待ちのデータにおける各第１変調単位のビットデータを抽出し、上記各第１変調単位における奇数ビットに位置する第１ビットデータおよび偶数ビットに位置する第２ビットデータを取得するように構成される。
【００９０】
上記フォーマット調整モジュール２３は、上記位置調整情報に応じて、抽出されたビットデータをフォーマット調整し、上記変調待ちのデータと同じデータ長の遷移データを少なくとも２組取得し、上記遷移データにおける各第２変調単位は、拡張ビットおよびデータビットを含み、上記データビットのデータは、上記第１ビットデータまたは第２ビットデータに設定されるように構成される。
【００９１】
上記第１確定モジュール２４は、各組の遷移データにおける各第２変調単位のビットデータに応じて、上記変調情報のうち、上記各第２変調単位に対応する変調パラメータを確定するように構成される。
【００９２】
上記配列モジュール２５は、各組の遷移データにおける第２変調単位の配列順序に応じて、上記各組の遷移データにおける第２変調単位に対応する変調パラメータを配列して、変調データを取得するように構成される。
【００９３】
ある実施例では、上記遷移データにおける第１ビットデータの位置の配列順序は、上記変調待ちのデータにおける第１ビットデータの位置の配列順序と一致し、上記遷移データにおける第２ビットデータの位置の配列順序は、上記変調待ちのデータにおける第２ビットデータの位置の配列順序と一致する。
【００９４】
または、上記遷移データにおける第１ビットデータの位置の配列順序は、上記変調待ちのデータにおける第１ビットデータの位置の配列順序と逆であり、上記遷移データにおける第２ビットデータの位置の配列順序は、上記変調待ちのデータにおける第２ビットデータの位置の配列順序と逆である。
【００９５】
ある実施例では、遷移データにおいて、上記拡張ビットは、第２変調単位の上位に位置し、上記データビットは、第２変調単位の下位に位置する。
【００９６】
ある実施例では、上記変調装置は、所定の変調フォーマットに応じて、上記変調待ちのデータの位置調整情報を確定するように構成される第２確定モジュール２０ａをさらに備えてもよい。
【００９７】
ある実施例では、上記変調装置は、第３確定モジュール２０ｂと、第４確定モジュール２０ｃとをさらに備えてもよい。
【００９８】
上記第３確定モジュール２０ｂは、上記変調待ちのデータのデータ長および所定の変調フォーマットに応じて、第２変調単位におけるデータビットの変調パラメータをスケーリングするためのパラメータスケーリング規則を確定するように構成される。
【００９９】
上記第４確定モジュール２０ｃは、上記パラメータスケーリング規則に応じて、上記変調情報を確定するように構成される。
【０１００】
実際の適用では、上記取得モジュール２１、抽出モジュール２２、フォーマット調整モジュール２３、第１確定モジュール２４、配列モジュール２５、第２確定モジュール２０ａ、第３確定モジュール２０ｂ、第４確定モジュール２０ｃはいずれも、変調装置（実際の適用では、エンコーダにしてもよい）に配置された、例えば、中央プロセッサ（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、マイクロプロセッサ（ＭＰＵ、Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ）、ディジタル信号プロセッサ（ＤＳＰ、Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、またはフィールドプログラマブルゲートアレイ（ＦＰＧＡ、Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などのプロセッサにより実現されることができる。
【０１０１】
上記の方法および図５に示す装置のハードウェアによる実現に基づいて、本発明の実施例は、変調装置をさらに提供し、図６は、本発明の変調装置の実施例のハードウェア構成を示す構造模式図であり、図６を参照すると、上記変調装置は、プロセッサ３１と、通信バスを介してプロセッサ３１に接続されたメモリ３２とを備える。
【０１０２】
上記メモリ３２は、コンピュータプログラム（具体的には、変調プログラム）を記憶するように構成される。
【０１０３】
上記プロセッサ３１は、以下のステップを実現するように、上記コンピュータプログラムを実行するように構成される。
【０１０４】
変調待ちのデータの位置調整情報および変調情報を取得する。
【０１０５】
上記位置調整情報に応じて、変調待ちのデータにおける各第１変調単位のビットデータを抽出し、上記各第１変調単位における奇数ビットに位置する第１ビットデータおよび偶数ビットに位置する第２ビットデータを取得する。
【０１０６】
上記位置調整情報に応じて、抽出されたビットデータをフォーマット調整し、上記変調待ちのデータと同じデータ長の遷移データを少なくとも２組取得し、上記遷移データにおける各第２変調単位は、拡張ビットおよびデータビットを含み、上記データビットのデータは、上記第１ビットデータまたは第２ビットデータに設定される。
【０１０７】
各組の遷移データにおける各第２変調単位のビットデータに応じて、上記変調情報のうち、上記各第２変調単位に対応する変調パラメータを確定する。
【０１０８】
各組の遷移データにおける第２変調単位の配列順序に応じて、上記各組の遷移データにおける第２変調単位に対応する変調パラメータを配列して、変調データを取得する。
【０１０９】
ある実施例では、上記遷移データにおける第１ビットデータの位置の配列順序は、上記変調待ちのデータにおける第１ビットデータの位置の配列順序と一致し、上記遷移データにおける第２ビットデータの位置の配列順序は、上記変調待ちのデータにおける第２ビットデータの位置の配列順序と一致する。
【０１１０】
または、上記遷移データにおける第１ビットデータの位置の配列順序は、上記変調待ちのデータにおける第１ビットデータの位置の配列順序と逆であり、上記遷移データにおける第２ビットデータの位置の配列順序は、上記変調待ちのデータにおける第２ビットデータの位置の配列順序と逆である。
【０１１１】
ある実施例では、遷移データにおいて、上記拡張ビットは、第２変調単位の上位に位置し、上記データビットは、第２変調単位の下位に位置する。
【０１１２】
ある実施例では、上記プロセッサ３１は、さらに、以下のステップを実現するように、上記コンピュータプログラムを実行するように構成される。
【０１１３】
上記変調待ちのデータの位置調整情報および変調情報を取得する前に、所定の変調フォーマットに応じて、上記変調待ちのデータの位置調整情報を確定する。
【０１１４】
ある実施例では、上記プロセッサ３１は、さらに、上記変調待ちのデータの位置調整情報および変調情報を取得する前に、以下のステップを実現するように、上記コンピュータプログラムを実行するように構成される。
【０１１５】
上記変調待ちのデータの位置調整情報および変調情報を取得する前に、上記変調待ちのデータのデータ長および所定の変調フォーマットに応じて、第２変調単位におけるデータビットの変調パラメータをスケーリングするためのパラメータスケーリング規則を確定する。
【０１１６】
上記パラメータスケーリング規則に応じて、上記変調情報を確定する。
【０１１７】
本発明の実施例は、上記の変調方法を実行するためのコンピュータ実行可能コマンドが記憶されているコンピュータ記憶媒体を提供する。実際の適用では、上記コンピュータ記憶媒体は、コンピュータ可読記憶媒体であり、コンピュータ可読記憶媒体は、磁気ランダムアクセスメモリ（ＦＲＡＭ（登録商標））、読み取り専用メモリ（ＲＯＭ）、プログラマブル読み取り専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ）、（ＥＥＰＲＯＭ）、フラッシュメモリ（Ｆｌａｓｈ  Ｍｅｍｏｒｙ）、磁気表面メモリ、光ディスク、または読み取り専用光ディスク（ＣＤ−ＲＯＭ）などのメモリなどであってもよい。
【０１１８】
以上の説明は、本発明の好ましい実施例に過ぎず、本発明の範囲を限定するものではない。本発明の精神および範囲内で行われる任意の修正、均等な置換および改良などは、いずれも本発明の保護範囲内に含まれる。
【産業上の利用可能性】
【０１１９】
本発明の実施例に係る技術案は、位置調整情報に応じて、変調待ちのデータの各第１変調単位における奇数ビットに位置する第１ビットデータおよび偶数ビットに位置する第２ビットデータを抽出し、抽出された第１ビットデータおよび第２ビットデータをフォーマット調整して、上記各第１変調単位における第１ビットデータと第２ビットデータを分割し、上記変調待ちのデータと同じデータ長の遷移データを少なくとも２組取得し、上記遷移データの各第２変調単位におけるデータビットのデータは、上記第１ビットデータまたは第２ビットデータに設定される。これにより、上記変調待ちのデータをシフト操作することなく、上記変調待ちのデータにおける各第１変調単位を分割し、上記各第１変調単位における奇数ビットに位置するデータと偶数ビットに位置するデータを分割することができ、変調效率を向上させることができる。さらに、遷移データにおける各第２変調単位のビットデータに応じて、変調情報のうち、上記各第２変調単位に対応する変調パラメータを確定し、対応する第２変調単位の位置に上記変調パラメータを割り当てる。上記変調待ちのデータにおける各第１変調単位において、奇数ビットに位置する第１ビットデータと偶数ビットに位置する第２ビットデータを分割し、分割された第１ビットデータおよび第２ビットデータをスケーリングして、変調パラメータを取得するため、変調待ちのデータのフォーマットに合わせて変調パラメータを拡張する必要がないので、メモリ空間の占有を減らし、メモリリソースの消費を減らすことができる。
【図１】
0006855598.tif 000007
【図２】
0006855598.tif 000008
【図３】
0006855598.tif 000009
【図４】
0006855598.tif 000010
【図５】
0006855598.tif 000011
【図６】
0006855598.tif 000012