(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板に搭載されるＲＦＩＣと、
前記ＲＦＩＣが接続される、ＲＦＩＣ側第１端子電極及びＲＦＩＣ側第２端子電極と、
前記基板に形成されて、それぞれアンテナに直接接続又は容量結合されるアンテナ側第１端子電極及びアンテナ側第２端子電極と、
前記基板に形成されて、前記ＲＦＩＣ側第１端子電極、前記ＲＦＩＣ側第２端子電極、前記アンテナ側第１端子電極及び前記アンテナ側第２端子電極に接続されるインピーダンス整合回路と、
を備え、
前記インピーダンス整合回路は、前記基板に形成された導体パターンによる第１インダクタ、第２インダクタ、第３インダクタ及び第４インダクタを含んで構成され、
前記第１インダクタの第１端は前記アンテナ側第１端子電極に接続され、前記第１インダクタの第２端は前記ＲＦＩＣ側第１端子電極に接続され、
前記第２インダクタの第１端は前記アンテナ側第２端子電極に接続され、前記第２インダクタの第２端は前記ＲＦＩＣ側第２端子電極に接続され、
前記第３インダクタの第１端は前記アンテナ側第１端子電極に接続され、
前記第４インダクタの第１端は前記アンテナ側第２端子電極に接続され、
前記第３インダクタの第２端と前記第４インダクタの第２端とは互いに接続され、
前記第１インダクタ、前記第２インダクタ、前記第３インダクタ及び前記第４インダクタを構成する導体パターンは単一のコイル状パターンを形成する、
ＲＦＩＣモジュール。
【請求項２】
前記第１インダクタの第１端から前記第１インダクタの第２端までの巻回方向、前記第３インダクタの第２端から前記第３インダクタの第１端までの巻回方向、前記第４インダクタの第１端から前記第４インダクタの第２端までの巻回方向、及び前記第２インダクタの第２端から前記第２インダクタの第１端までの巻回方向は同方向である、
請求項１に記載のＲＦＩＣモジュール。
【請求項３】
前記基板は第１層及び第２層を含み、
前記第１インダクタ及び前記第３インダクタは、前記基板の第２層に沿って巻回されたコイル状又はコイルの部分形状の、導体パターンで構成され、
前記第２インダクタ及び前記第４インダクタは、前記基板の第１層に沿って巻回されたコイル状又はコイルの部分形状の、導体パターンで構成される、
請求項１又は２に記載のＲＦＩＣモジュール。
【請求項４】
前記第１インダクタのインダクタンスをＬ１、前記第２インダクタのインダクタンスをＬ２、前記第３インダクタのインダクタンスをＬ３、前記第４インダクタのインダクタンスをＬ４、でそれぞれ表すとき、
（Ｌ１＋Ｌ２）＞（Ｌ３＋Ｌ４）の関係である、
請求項１から３のいずれかに記載のＲＦＩＣモジュール。
【請求項５】
前記ＲＦＩＣは、前記基板に対する、前記第１インダクタ、前記第２インダクタ、前記第３インダクタ及び前記第４インダクタの形成領域とは重ならない位置に配置されている、
請求項１から４のいずれかに記載のＲＦＩＣモジュール。
【請求項６】
アンテナとＲＦＩＣモジュールとを備えるＲＦＩＤタグであって、
前記ＲＦＩＣモジュールは請求項１から５のいずれかに記載のＲＦＩＣモジュールである、
ＲＦＩＤタグ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＦＩＣ（Radio Frequency Integrated Circuit）モジュール及びそれを備えるＲＦＩＤ（Radio Frequency Identifier）タグに関する。
【背景技術】
【０００２】
特許文献１には、アンテナとして作用させる導体に結合するＲＦＩＣモジュールが示されている。このＲＦＩＣモジュールは、基板と、この基板に搭載されたＲＦＩＣチップと、このＲＦＩＣチップに接続されて構成される複数のコイルによる整合回路とを備える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１６／０８４６５８号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の構造のＲＦＩＣモジュールでは、それを薄型化、小型化しようとすると、上記整合回路を構成する複数のコイルのうち２つのコイル間が非常に近接する場合がある。このようにコイル間が近接すると、コイル同士の不要結合が生じる。また、複数のＲＦＩＣモジュールが近接する状況下では、その近接するＲＦＩＣモジュール間で、上記整合回路用のコイル間でも不要結合が生じやすくなる。そして、このことにより、ＲＦＩＣモジュール及びＲＦＩＤタグの特性が変化してしまう。【０００５】
そこで、本発明の目的は、整合回路を構成する複数のコイルの不要結合の影響を抑制し、かつ整合回路を構成する複数のコイルの形成領域を縮小化したＲＦＩＣモジュール及びそれを備えるＲＦＩＤタグを提供することにある。
【課題を解決するための手段】
【０００６】
本開示の一例としてのＲＦＩＣモジュールは、基板と、前記基板に搭載されるＲＦＩＣと、前記ＲＦＩＣが接続される、ＲＦＩＣ側第１端子電極及びＲＦＩＣ側第２端子電極と、前記基板に形成されて、それぞれアンテナに直接接続又は容量結合されるアンテナ側第１端子電極及びアンテナ側第２端子電極と、前記基板に形成されて、前記ＲＦＩＣ側第１端子電極、前記ＲＦＩＣ側第２端子電極、前記アンテナ側第１端子電極及び前記アンテナ側第２端子電極に接続されるインピーダンス整合回路と、を備える。前記インピーダンス整合回路は、前記基板に形成された導体パターンによる第１インダクタ、第２インダクタ、第３インダクタ及び第４インダクタを含んで構成される。前記第１インダクタの第１端は前記アンテナ側第１端子電極に接続され、前記第１インダクタの第２端は前記ＲＦＩＣ側第１端子電極に接続され、前記第２インダクタの第１端は前記アンテナ側第２端子電極に接続され、前記第２インダクタの第２端は前記ＲＦＩＣ側第２端子電極に接続される。前記第３インダクタの第１端は前記アンテナ側第１端子電極に接続され、前記第４インダクタの第１端は前記アンテナ側第２端子電極に接続され、前記第３インダクタの第２端と前記第４インダクタの第２端とは互いに接続される。そして、前記第１インダクタ、前記第２インダクタ、前記第３インダクタ及び前記第４インダクタを構成する導体パターンは単一のコイル状パターンを形成することを特徴としている。【０００７】
また、本開示の一例としてのＲＦＩＤタグは、アンテナと、当該アンテナに接続される又は結合するＲＦＩＣモジュールとで構成される。このＲＦＩＣモジュールの構成は上記のとおりである。
【発明の効果】
【０００８】
本発明によれば、整合回路を構成する複数のコイルの不要結合の影響を抑制し、かつ整合回路を構成する複数のコイルの形成領域を縮小化したＲＦＩＣモジュール及びそれを備えるＲＦＩＤタグが得られる。
【図面の簡単な説明】
【０００９】
【図１】図１（Ａ）は第１の実施形態に係るＲＦＩＤタグ２０１の平面図である。図１（Ｂ）は、ＲＦＩＤタグ２０１が備えるＲＦＩＣモジュール１０１の搭載部分の拡大平面図である。
【図２】図２（Ａ）は、保護膜を形成する前の状態での、ＲＦＩＣモジュール１０１の基板１に形成されている導体パターンを示す平面図である。図２（Ｂ）は図２（Ａ）におけるＸ−Ｘ部での断面図である。
【図３】図３は、ＲＦＩＣモジュール１０１の、基板１の各層に形成されている導体パターンを示す平面図である。
【図４】図４はＲＦＩＣモジュール１０１の回路図である。
【図５】図５（Ａ）はＲＦＩＣモジュール１０１の断面図であり、図５（Ｂ）は、アンテナ６の絶縁体フィルム６０に接着剤層５を介してＲＦＩＣモジュール１０１が接着された状態での断面図である。
【図６】図６は、第３インダクタＬ３、第４インダクタＬ４と、アンテナの導体パターン６１，６２との接続関係を示す図である。
【図７】図７（Ａ）は、第１の実施形態の別のＲＦＩＣモジュールについて、ＲＦＩＣ２の搭載前の状態での、ＲＦＩＣモジュールの基板１の平面図である。図７（Ｂ）は、ＲＦＩＣ２を搭載した後の状態での、図７（Ａ）におけるＸ−Ｘ部での断面図である。
【図８】図８（Ａ）は、第２の実施形態に係るＲＦＩＣモジュールについて、ＲＦＩＣ２の搭載前の状態での、ＲＦＩＣモジュールの基板１の平面図である。図８（Ｂ）は、ＲＦＩＣ２を搭載した後の状態での、図８（Ａ）におけるＸ−Ｘ部での断面図である。
【図９】図９は第２の実施形態に係るＲＦＩＣモジュール１０２の断面図であり、ＲＦＩＣ２が実装された基板１の上面に保護膜３が被覆された状態での断面図である。
【図１０】図１０は、第３の実施形態に係るＲＦＩＣモジュールの基板１に形成されている導体パターンを示す平面図である。
【図１１】図１１は、第３の実施形態に係る別のＲＦＩＣモジュールの基板１に形成されている導体パターンを示す平面図である。
【発明を実施するための形態】
【００１０】
図１（Ａ）は本発明の実施形態に係るＲＦＩＤタグ２０１の平面図である。図１（Ｂ）は、ＲＦＩＤタグ２０１が備えるＲＦＩＣモジュール１０１の搭載部分の拡大平面図である。
【００１１】
ＲＦＩＤタグ２０１は、アンテナ６と、このアンテナ６に結合するＲＦＩＣモジュール１０１とで構成される。アンテナ６は絶縁体フィルム６０と、この絶縁体フィルム６０に形成された導体パターン６１，６２とで構成される。絶縁体フィルム６０は例えばポリエチレンテレフタレート（PET）のフィルムであり、導体パターン６１，６２は例えばアルミニウム箔のパターンである。
【００１２】
導体パターン６１は導体パターン６１Ｐ，６１Ｌ，６１Ｃで構成され、導体パターン６２は導体パターン６２Ｐ，６２Ｌ，６２Ｃで構成される。導体パターン６１，６２はダイポールアンテナを構成する。
【００１３】
導体パターン６１Ｐ，６２ＰにはＲＦＩＣモジュール１０１が搭載される。導体パターン６１Ｌ，６２Ｌはメアンダライン形状であって、インダクタンス成分の高い領域として作用する。また、導体パターン６１Ｃ，６２Ｃは平面形状であって、キャパシタンス成分の高い領域として作用する。このことにより、電流強度の高い領域のインダクタンス成分を大きくし、電圧強度の高い領域のキャパシタンス成分を大きくして、アンテナの導体パターン６１，６２の形成領域を縮小化している。
【００１４】
図２（Ａ）は、後に示す保護膜を形成する前の状態での、ＲＦＩＣモジュール１０１の基板１に形成されている導体パターンを示す平面図である。図２（Ｂ）は図２（Ａ）におけるＸ−Ｘ部での断面図である。
【００１５】
このＲＦＩＣモジュール１０１は、基板１と、この基板１に実装されるＲＦＩＣ２とを備える。基板１は例えばポリイミド等のフレキシブル基板であり、第１層１Ａと第２層１Ｂの積層体である。
【００１６】
図３はＲＦＩＣモジュール１０１の基板１の各層に形成されている導体パターンを示す平面図である。図３において上部は基板１の第２層１Ｂの平面図であり、図３の下部は基板１の第１層１Ａの平面図である。
【００１７】
基板１の第２層１Ｂの上面には、ＲＦＩＣ側第１端子電極５１、ＲＦＩＣ側第２端子電極５２、第１インダクタＬ１、第３インダクタＬ３及び導体パターンＬ１３が形成されている。導体パターンＬ１３の一端は、第１インダクタＬ１の第１端Ｅ１１及び第３インダクタＬ３の第１端Ｅ３１に接続されている。基板１の第１層１Ａの上面には、アンテナ側第１端子電極１１、アンテナ側第２端子電極１２、第２インダクタＬ２、第４インダクタＬ４及び導体パターンＬ２４が形成されている。導体パターンＬ２４の一端は、第２インダクタＬ２の第１端Ｅ２１及び第４インダクタＬ４の第１端Ｅ４１に接続されている。上記各導体パターンは例えば銅箔をフォトリソグラフィによってパターンニングしたものである。
【００１８】
また、第２層１Ｂには、ビア導体Ｖ２，Ｖ１３，Ｖ３４が形成されている。ビア導体Ｖ３４は、第３インダクタＬ３の第２端Ｅ３２を第４インダクタＬ４の第２端Ｅ４２に接続する。ビア導体Ｖ２はＲＦＩＣ側第２端子電極５２を第２インダクタＬ２の第２端Ｅ２２に接続する。ビア導体Ｖ１３は、導体パターンＬ１３の他端をアンテナ側第１端子電極１１に接続する。
【００１９】
上記の接続関係を言い換えると、次のとおりである。
【００２０】
・第１インダクタＬ１の第１端Ｅ１１はアンテナ側第１端子電極１１に接続されていて、第１インダクタＬ１の第２端Ｅ１２はＲＦＩＣ側第１端子電極５１に接続されている。
【００２１】
・第２インダクタＬ２の第１端Ｅ２１はアンテナ側第２端子電極１２に接続されていて、第２インダクタＬ２の第２端Ｅ２２はＲＦＩＣ側第２端子電極５２に接続されている。
【００２２】
・第３インダクタＬ３の第１端Ｅ３１はアンテナ側第１端子電極１１に接続されていて、第４インダクタＬ４の第１端Ｅ４１はアンテナ側第２端子電極１２に接続されている。
【００２３】
・第３インダクタＬ３の第２端Ｅ３２と第４インダクタＬ４の第２端Ｅ４２とは互いに接続されている。
【００２４】
また、第１インダクタＬ１及び第３インダクタＬ３は、基板１の第２層１Ｂに沿って巻回されたコイルの部分形状の導体パターンで構成されていて、第２インダクタＬ２及び第４インダクタＬ４は、基板１の第１層１Ａに沿って巻回されたコイルの部分形状の導体パターンで構成されている。
【００２５】
また、第１インダクタＬ１の第１端Ｅ１１から第１インダクタＬ１の第２端Ｅ１２までの巻回方向、第３インダクタＬ３の第２端Ｅ３２から第３インダクタＬ３の第１端Ｅ３１までの巻回方向、第４インダクタＬ４の第１端Ｅ４１から第４インダクタＬ４の第２端Ｅ４２までの巻回方向、及び第２インダクタＬ２の第２端Ｅ２２から第２インダクタＬ２の第１端Ｅ２１までの巻回方向はいずれも左巻方向である。つまり同方向である。
【００２６】
さらに、第１インダクタＬ１、第２インダクタＬ２、第３インダクタＬ３及び第４インダクタＬ４によって矩形コイル状のパターンが形成されている。
【００２７】
図４はＲＦＩＣモジュール１０１の回路図である。ＲＦＩＣモジュール１０１はＲＦＩＣ２とインピーダンス整合回路７とで構成されている。インピーダンス整合回路７は、上記第１インダクタＬ１、第２インダクタＬ２、第３インダクタＬ３及び第４インダクタＬ４を含んで構成される。図４中のドット記号は、各インダクタのコイル巻回方向を示している。図３に示したように、第１インダクタＬ１の線路長（ターン数）及び第２インダクタＬ２の線路長（ターン数）の和は、第３インダクタＬ３の線路長（ターン数）及び第４インダクタＬ４の線路長（ターン数）の和より長い。インダクタンスの大きさで表現すれば、（Ｌ１＋Ｌ２）＞（Ｌ３＋Ｌ４）の関係である。
【００２８】
図５（Ａ）はＲＦＩＣモジュール１０１の断面図であり、図５（Ｂ）は、アンテナ６の絶縁体フィルム６０に、接着剤層５を介してＲＦＩＣモジュール１０１が接着された状態での断面図である。ＲＦＩＣ２が実装された基板１の上面には保護膜３が被覆されている。この保護膜３は例えばポリウレタン等のエラストマーや、エチレン酢酸ビニル（EVA）のようなホットメルト剤である。基板１、保護膜３のいずれもが柔らかく、このＲＦＩＣモジュール１０１全体が柔らかい。
【００２９】
図５（Ｂ）に示す接着剤層５は絶縁性接着材の層であり、例えばアクリル系接着剤である。アンテナ側第１端子電極１１は、第１層１Ａ及び接着剤層５を介してアンテナ６の導体パターン６１Ｐに対向し、アンテナ側第２端子電極１２は、第１層１Ａ及び接着剤層５を介してアンテナ６の導体パターン６２Ｐに対向する。この構造により、アンテナ側第１端子電極１１及びアンテナ側第２端子電極１２はアンテナ６の導体パターン６１Ｐ，６２Ｐにそれぞれ容量結合する。
【００３０】
図６は、第３インダクタＬ３、第４インダクタＬ４と、アンテナの導体パターン６１，６２との接続関係を示す図である。図６中のキャパシタＣａはアンテナの導体パターン６１，６２間に生じる容量成分である。また、キャパシタＣ１１はアンテナの導体パターン６１とアンテナ側第１端子電極１１との間に生じる容量成分であり、キャパシタＣ１２はアンテナの導体パターン６２とアンテナ側第２端子電極１２との間に生じる容量成分である。インダクタＬ３，Ｌ４のインダクタンスと、キャパシタＣａ，Ｃ１１，Ｃ１２のキャパシタンスとで並列共振回路が構成される。この共振回路の共振周波数はＲＦＩＤタグ２０１の通信周波数帯の中心周波数に合わせている。
【００３１】
図７（Ａ）は、第１の実施形態の別のＲＦＩＣモジュールについて、ＲＦＩＣ２の搭載前の状態での、ＲＦＩＣモジュールの基板１の平面図である。図７（Ｂ）は、ＲＦＩＣ２を搭載した後の状態での、図７（Ａ）におけるＸ−Ｘ部での断面図である。
【００３２】
この例では、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４を構成する導体パターンのターン数が図２（Ａ）、図２（Ｂ）等に示した例より多い。
【００３３】
基板１の第２層１Ｂの上面には、ＲＦＩＣ側第１端子電極５１、ＲＦＩＣ側第２端子電極５２、第１インダクタＬ１、第３インダクタＬ３及び導体パターンＬ１３が形成されている。基板１の第１層１Ａの上面には、アンテナ側第１端子電極１１、アンテナ側第２端子電極１２、第２インダクタＬ２、第４インダクタＬ４及び導体パターンＬ２４が形成されている。基板１の第２層１Ｂには、第３インダクタＬ３と第４インダクタＬ４とを接続するビア導体Ｖ３４が形成されている。
【００３４】
このように、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４を構成する導体パターンのターン数を多くする場合でも、所定の導体パターンをスパイラル状とすることによって、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４を構成する導体パターンが単一のコイル状パターンを形成するように構成できる。
【００３５】
本実施形態によれば、次のような効果を奏する。
【００３６】
（ａ）インピーダンス整合回路７を構成するインダクタＬ１，Ｌ２，Ｌ３，Ｌ４を構成する導体パターンが、単一のコイル状パターンを形成するので、整合回路を構成するインダクタＬ１，Ｌ２，Ｌ３，Ｌ４の形成領域が縮小化される。また、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４が初めから近接しているので、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４を構成する複数のコイルを並置した場合に、面方向にコイルが近接する場合に比べて、複数のコイルの不要結合の影響が抑制される。
【００３７】
（ｂ）図４に示したように、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４のコイル巻回方向が、インダクタＬ１，Ｌ３，Ｌ４，Ｌ２の順に同方向であるので、ＲＦＩＣ２（給電回路）の接続部（ＲＦＩＣ側第１端子電極５１及びＲＦＩＣ側第２端子電極５２）からみた電流経路において、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４が互いに磁束を抑制することがなく、所定のインダクタンスを確保でき、そのことによっても、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４の形成領域が縮小化される。
【００３８】
（ｃ）基板１は第１層１Ａ及び第２層１Ｂを含み、第１インダクタＬ１及び第３インダクタＬ３は、基板１の第２層１Ｂに構成されていて、第２インダクタＬ２及び第４インダクタＬ４は、基板１の第１層１Ａに構成されているので、インダクタンスの相対的に大きな第１インダクタＬ１と、インダクタンスの相対的に小さな第３インダクタＬ３との組と、インダクタンスの相対的に大きな第２インダクタＬ２と、インダクタンスの相対的に小さな第４インダクタＬ４との組と、が異なる層に配置されることになり、そのことによっても、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４の形成領域が縮小化される。
【００３９】
（ｄ）インダクタＬ１，Ｌ２，Ｌ３，Ｌ４のインダクタンスは、（Ｌ１＋Ｌ２）＞（Ｌ３＋Ｌ４）の関係であるので、通常、アンテナのインピーダンスの１０倍以上のインピーダンス値であるＲＦＩＣとの整合が容易になる。また、インダクタＬ１，Ｌ２をコイルパターンの内周側に配置することで、インダクタＬ１，Ｌ２を複数ターンで容易に形成することができ、インダクタＬ３，Ｌ４をコイルパターンの外周側へ配置することで、アンテナ側第１端子電極１１及びアンテナ側第２端子電極１２へのインピーダンス整合回路７の配線が容易になる。
【００４０】
《第２の実施形態》
第２の実施形態では、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４を基板の単一の層に形成した例を示す。
【００４１】
図８（Ａ）は、第２の実施形態に係るＲＦＩＣモジュールについて、ＲＦＩＣ２の搭載前の状態での、ＲＦＩＣモジュールの基板１の平面図である。図８（Ｂ）は、ＲＦＩＣ２を搭載した後の状態での、図８（Ａ）におけるＸ−Ｘ部での断面図である。図９は本実施形態に係るＲＦＩＣモジュール１０２の断面図であり、ＲＦＩＣ２が実装された基板１の上面に保護膜３が被覆された状態での断面図である。
【００４２】
この例では、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４を構成する導体パターンが基板１の第２層１Ｂの上面に形成されている。
【００４３】
基板１の第２層１Ｂの上面には、ＲＦＩＣ側第１端子電極５１、ＲＦＩＣ側第２端子電極５２、第１インダクタＬ１、第２インダクタＬ２、第３インダクタＬ３及び第４インダクタＬ４が形成されている。基板１の第１層１Ａの上面には、アンテナ側第１端子電極１１、アンテナ側第２端子電極１２、導体パターンＬ１３、導体パターンＬ２４及び導体パターンＬ５２が形成されている。また、基板１の第２層１Ｂには、第１インダクタＬ１と第３インダクタＬ３とを接続するビア導体Ｖ１３、第２インダクタＬ２と第４インダクタＬ４とを接続するビア導体Ｖ２４、第２インダクタＬ２と導体パターンＬ５２とを接続するビア導体Ｖ５２がそれぞれ形成されている。
【００４４】
このように、４つのインダクタＬ１，Ｌ２，Ｌ３，Ｌ４を単一の層に形成する場合でも、所定の導体パターンをスパイラル状とすることによって、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４を構成する導体パターンを基板１の単一の層に形成できる。
【００４５】
なお、アンテナ側第１端子電極１１及びアンテナ側第２端子電極１２をインダクタＬ１，Ｌ２，Ｌ３，Ｌ４と同一層に形成してもよい。
【００４６】
《第３の実施形態》
第３の実施形態では、ＲＦＩＣ側第１端子電極５１及びＲＦＩＣ側第２端子電極５２を、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４を構成するコイル状パターンのコイル開口に重ならないように構成されたＲＦＩＣモジュールの例を示す。
【００４７】
図１０は、第３の実施形態に係るＲＦＩＣモジュールの基板１に形成されている導体パターンを示す平面図である。図１１は、第３の実施形態に係る別のＲＦＩＣモジュールの基板１に形成されている導体パターンを示す平面図である。図１０、図１１において、ＲＦＩＣ２の搭載位置は二点鎖線で表している。
【００４８】
図１０に示す例では、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４を構成する導体パターン、導体パターンＬ１３，Ｌ２４，Ｌ５１，Ｌ５２、ビア導体Ｖ３４、アンテナ側第１端子電極１１、アンテナ側第２端子電極１２、ＲＦＩＣ側第１端子電極５１、ＲＦＩＣ側第２端子電極５２、が基板１に形成されている。
【００４９】
図１１に示す例では、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４を構成する導体パターン、導体パターンＬ１３，Ｌ２４，Ｌ５１，Ｌ５２、ビア導体Ｖ１３，Ｖ２４，Ｖ５１、アンテナ側第１端子電極１１、アンテナ側第２端子電極１２、ＲＦＩＣ側第１端子電極５１、ＲＦＩＣ側第２端子電極５２、が基板１に形成されている。
【００５０】
図１０、図１１に示すいずれの例でも、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４を構成する導体パターンは、単一のコイル開口ＣＯを周回するように形成されている。ＲＦＩＣ側第１端子電極５１及びＲＦＩＣ側第２端子電極５２はコイル開口ＣＯに重ならない位置に形成されている。
【００５１】
本実施形態によれば、ＲＦＩＣ２が、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４のコイル開口ＣＯを抜ける磁束を遮らないので、ＲＦＩＣ２の存在による、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４の特性劣化が避けられる。また、ＲＦＩＣ２の実装位置のずれによる特性変化も回避できる。また、ＲＦＩＣ２による、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４のインダクタンスの低下が無いので、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４を構成する導体パターンのコイル開口ＣＯを小さくできる。このことにより、ＲＦＩＣ２をコイル開口ＣＯの外側に配置しても、全体のサイズは大型化しない。
【００５２】
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
【００５３】
例えば、図５（Ｂ）に示した例では、アンテナ側第１端子電極１１とアンテナの導体パターン６１Ｐとが容量結合し、アンテナ側第２端子電極１２とアンテナの導体パターン６２Ｐとが容量結合するようにしたが、この容量結合部分を直接（直流的に）接続してもよい。また、一方を直接接続し、他方を容量結合させてもよい。
【００５４】
また、以上に示したいずれの実施形態においても、基板１の上面にＲＦＩＣ２を搭載する例を示したが、ＲＦＩＣ２は基板１の内部に配置してもよい。例えば、ＲＦＩＣ側第１端子電極５１及びＲＦＩＣ側第２端子電極５２を第１層１Ａに形成し、ＲＦＩＣ２を第１層１Ａに設けてもよい。その場合、第２層１Ｂに開口（キャビティ）を形成して、ＲＦＩＣ２との干渉を避けるようにしてもよい。
【符号の説明】
【００５５】
Ｃａ，Ｃ１１，Ｃ１２…キャパシタ
ＣＯ…コイル開口
Ｅ１１…第１インダクタＬ１の第１端
Ｅ１２…第１インダクタＬ１の第２端
Ｅ２１…第２インダクタＬ２の第１端
Ｅ２２…第２インダクタＬ２の第２端
Ｅ３１…第３インダクタＬ３の第１端
Ｅ３２…第３インダクタＬ３の第２端
Ｅ４１…第４インダクタＬ４の第１端
Ｅ４２…第４インダクタＬ４の第２端
Ｌ１…第１インダクタ
Ｌ２…第２インダクタ
Ｌ３…第３インダクタ
Ｌ４…第４インダクタ
Ｌ１３，Ｌ２４，Ｌ５１，Ｌ５２…導体パターン
Ｖ２，Ｖ１３，Ｖ３４，Ｖ２４，Ｖ５１，Ｖ５２…ビア導体
１…基板
１Ａ…第１層
１Ｂ…第２層
２…ＲＦＩＣ
３…保護膜
５…接着剤層
６…アンテナ
７…インピーダンス整合回路
１１…アンテナ側第１端子電極
１２…アンテナ側第２端子電極
５１…ＲＦＩＣ側第１端子電極
５２…ＲＦＩＣ側第２端子電極
６０…絶縁体フィルム
６１，６２…導体パターン
６１Ｐ，６１Ｌ，６１Ｃ…導体パターン
６２Ｐ，６２Ｌ，６２Ｃ…導体パターン
１０１，１０２…ＲＦＩＣモジュール
２０１…ＲＦＩＤタグ
【要約】
ＲＦＩＣモジュール（１０１）は、ＲＦＩＣ（２）と、ＲＦＩＣ側第１端子電極、ＲＦＩＣ側第２端子電極、アンテナ側第１端子電極（１１）及びアンテナ側第２端子電極（１２）に接続されるインピーダンス整合回路と、を備える。このインピーダンス整合回路は、第１インダクタ（Ｌ１）、第２インダクタ（Ｌ２）、第３インダクタ（Ｌ３）及び第４インダクタ（Ｌ４）を含んで構成され、これら第１インダクタ（Ｌ１）、第２インダクタ（Ｌ２）、第３インダクタ（Ｌ３）及び第４インダクタ（Ｌ４）を構成する導体パターンは単一のコイル状パターンを形成する。【図１】
0006888750.tif 000002
【図２】
0006888750.tif 000003
【図３】
0006888750.tif 000004
【図４】
0006888750.tif 000005
【図５】
0006888750.tif 000006
【図６】
0006888750.tif 000007
【図７】
0006888750.tif 000008
【図８】
0006888750.tif 000009
【図９】
0006888750.tif 000010
【図１０】
0006888750.tif 000011
【図１１】
0006888750.tif 000012