(57)【特許請求の範囲】
【請求項１】
半導体ウエハアセンブリであって、
第１表面及び集積回路を含む第１のウエハと、
第１表面及び第２表面を持つ第２のウエハであり、該第１表面が前記第１のウエハに接合され、前記第１のウエハと当該第２のウエハとでキャビティを画成する、第２のウエハと、
前記第１のウエハに機械的且つ電気的に接続された、前記キャビティ内の半導体ダイと、
集積回路を含むとともに、前記第２のウエハの前記第２表面に接合された第１表面を持ち、それにより、前記キャビティ内の前記半導体ダイを封入する第３のウエハと、
を有し、
当該半導体ウエハアセンブリは、１つ以上の積層集積回路を生産するように構成されており、当該半導体ウエハアセンブリがダイシングされたときに各積層集積回路が１つ以上の封入された半導体ダイを含むことになり、前記第２のウエハは、前記第１のウエハの前記集積回路及び前記第３のウエハの前記集積回路に相互接続された能動集積回路を含む、
半導体ウエハアセンブリ。
【請求項２】
前記半導体ダイは、バンプボンド、ワイヤインターコネクト、超音波ボンド、及び酸化物ボンドのうちの少なくとも１つによって、前記第１のウエハに機械的且つ電気的に接続されている、請求項１に記載の半導体ウエハアセンブリ。
【請求項３】
前記キャビティは、前記半導体ダイを封入するように気密封止されている、請求項１に記載の半導体ウエハアセンブリ。
【請求項４】
前記第３のウエハの前記集積回路は、前記第３のウエハの前記第１表面に近接しており、且つ前記第１及び第２のウエハに電気的に接続されている、請求項１に記載の半導体ウエハアセンブリ。
【請求項５】
前記第１のウエハの前記集積回路は、前記第２及び第３のウエハに電気的に接続された前記第１のウエハの前記第１表面に近接している、請求項１に記載の半導体ウエハアセンブリ。
【請求項６】
前記第１、第２及び第３のウエハのうちの少なくとも１つを通って当該半導体ウエハアセンブリの外表面に至る、前記半導体ダイへの少なくとも１つの電気経路、を更に有する請求項１に記載の半導体ウエハアセンブリ。
【請求項７】
前記半導体ダイと前記第１、第２、及び第３のウエハのうちの１つ以上との間の１つ以上の熱インタフェース、を更に有する請求項１に記載の半導体ウエハアセンブリ。
【請求項８】
前記第２のウエハと前記第３のウエハとが、前記キャビティからの熱的分離を提供するエアギャップを画成するようにバンプ接合されている、請求項１に記載の半導体ウエハアセンブリ。
【請求項９】
前記第１のウエハの前記集積回路は、前記第１のウエハの前記第１表面に近接しており、前記第１のウエハは、当該第１のウエハを貫いて該集積回路に至る電気経路を含む、請求項１に記載の半導体ウエハアセンブリ。
【請求項１０】
前記第２のウエハの前記第２表面及び前記第３のウエハの前記第１表面は各々、酸化物層を含み、且つ
前記第２のウエハと前記第３のウエハとが、それぞれの酸化物層で酸化物接合されている、
請求項１に記載の半導体ウエハアセンブリ。
【請求項１１】
前記第１、第２、及び第３のウエハのうちの１つ以上が、当該半導体ウエハアセンブリの外部から前記キャビティへの導管を画成している、請求項１に記載の半導体ウエハアセンブリ。
【請求項１２】
前記導管及び前記キャビティが少なくとも部分的に熱伝導材料で充填されている、請求項１１に記載の半導体ウエハアセンブリ。
【請求項１３】
前記導管及び前記キャビティが排気及び封止されて真空パッケージを提供している、請求項１１に記載の半導体ウエハアセンブリ。
【請求項１４】
前記導管及び前記キャビティは、封止前に、排気され、液体又は気体で埋め戻されている、請求項１１に記載の半導体ウエハアセンブリ。
【請求項１５】
前記半導体ダイは更に、前記第１のウエハ及び前記第３のウエハのうちの少なくとも一方に酸化物接合された少なくとも１つの酸化物層を有する、請求項１に記載の半導体ウエハアセンブリ。
【請求項１６】
集積回路及び第１表面を含む第１のウエハと、
第１表面及び第２表面を持つ第２のウエハであり、該第１表面が前記第１のウエハに接合され、前記第１のウエハと当該第２のウエハとでキャビティを画成する、第２のウエハと、
前記第１のウエハに機械的且つ電気的に接続された、前記キャビティ内の半導体ダイと、
集積回路を含むとともに、前記第２のウエハの前記第２表面に接合された第１表面を持ち、それにより、前記キャビティ内の前記半導体ダイを封入する第３のウエハと、
を有し、
前記第３のウエハの前記集積回路は、前記第３のウエハの前記第１表面に近接しており、且つ前記第１及び第２のウエハに電気的に接続されている、
半導体ウエハアセンブリ。
【請求項１７】
集積回路及び第１表面を含む第１のウエハと、
前記第１のウエハに接合された第２のウエハであり、前記第１のウエハと当該第２のウエハとでキャビティを画成するように前記第１のウエハに接合された第２のウエハと、
前記第１のウエハに機械的且つ電気的に接続された、前記キャビティ内の半導体ダイと、
集積回路を含むとともに、前記半導体ダイが前記キャビティ内に封入されるように前記第２のウエハに接合されている第３のウエハと、
を有し、
前記第１のウエハの前記集積回路は、前記第２及び第３のウエハに電気的に接続された前記第１のウエハの前記第１表面に近接している、
半導体ウエハアセンブリ。
【請求項１８】
第１のウエハと、
前記第１のウエハに酸化物接合された第２のウエハであり、前記第１のウエハと当該第２のウエハとでキャビティを画成するように前記第１のウエハに酸化物接合された第２のウエハと、
前記第１のウエハに機械的且つ電気的に接続された、前記キャビティ内の半導体ダイと、
前記第２のウエハに接合され、それにより、前記キャビティ内の前記半導体ダイを封入する第３のウエハと、
前記半導体ダイと前記第１、第２、及び第３のウエハのうちの１つ以上との間の１つ以上の熱インタフェースと、
を有する半導体ウエハアセンブリ。
【請求項１９】
第１のウエハと、
前記第１のウエハに酸化物接合された第２のウエハであり、前記第１のウエハと当該第２のウエハとでキャビティを画成するように前記第１のウエハに酸化物接合された第２のウエハと、
前記第１のウエハに機械的且つ電気的に接続された、前記キャビティ内の半導体ダイと、
前記第２のウエハに接合され、それにより、前記キャビティ内の前記半導体ダイを封入する第３のウエハと、
を有し、
前記第２のウエハと前記第３のウエハとが、前記キャビティからの熱的分離を提供するエアギャップを画成するようにバンプ接合されている、
半導体ウエハアセンブリ。
【請求項２０】
半導体ウエハアセンブリであって、
第１のウエハと、
前記第１のウエハに酸化物接合された第２のウエハであり、前記第１のウエハと当該第２のウエハとでキャビティを画成する、第２のウエハと、
前記第１のウエハに機械的且つ電気的に接続された、前記キャビティ内の半導体ダイと、
前記第２のウエハに接合され、それにより、前記キャビティ内の前記半導体ダイを封入する第３のウエハと、
を有し、
前記第１、第２、及び第３のウエハのうちの１つ以上が、当該半導体ウエハアセンブリの外部から前記キャビティへの導管を画成している、
半導体ウエハアセンブリ。
【請求項２１】
集積回路を含む第１のウエハと、
前記第１のウエハに接合された第２のウエハであり、前記第１のウエハと当該第２のウエハとでキャビティを画成する、第２のウエハと、
前記第１のウエハに機械的且つ電気的に接続された、前記キャビティ内の半導体ダイと、
集積回路を含むとともに、前記第２のウエハに接合され、それにより、前記キャビティ内の前記半導体ダイを封入する第３のウエハと、
を有し、
前記第２のウエハは、前記第１のウエハの前記集積回路及び前記第３のウエハの前記集積回路に相互接続された能動集積回路を含む、
半導体ウエハアセンブリ。
【請求項２２】
集積回路を含むとともに、酸化物層を含んだ第１表面を持つ第１のウエハと、
第１表面及び第２表面を持つ第２のウエハであり、該第１表面は、前記第１のウエハの前記酸化物層に接合された酸化物層を含み、前記第１のウエハと当該第２のウエハとでキャビティを画成する、第２のウエハと、
前記第１のウエハに機械的且つ電気的に接続された、前記キャビティ内の半導体ダイと、
集積回路を含むとともに、前記第２のウエハの前記第２表面に接合された第１表面を持ち、それにより、前記キャビティ内の前記半導体ダイを封入する第３のウエハと、
を有し、
前記半導体ダイは更に、前記第１のウエハ及び前記第３のウエハのうちの少なくとも一方に酸化物接合された少なくとも１つの酸化物層を有する、
半導体ウエハアセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、集積回路、半導体デバイス、及び他の小型デバイスの製造に関し、より具体的には、酸化物接合ウエハスタックに封入された半導体ダイを含む３次元集積回路（３Ｄ−ＩＣ）の製造に関する。
【背景技術】
【０００２】
半導体デバイスサイズが縮小するにつれて、３Ｄデバイス集積が、集積回路及び／又は半導体デバイスの密度を高めて、２Ｄ設計と比較して高い性能及び低い電力とともに遥かに小さいフォームファクタを提供するのに望ましい方法となっている。３Ｄ−ＩＣアセンブリは、能動電子コンポーネント（例えば、センサ及び読み出し回路）の２層以上の積み重ねられた層からなり、それらが単一のデバイスとして振る舞うように、横方向の層内接続及び上下方向の層間接続（シリコン貫通ビア、ＴＳＶ）を用いている。パッケージ・ツー・パッケージスタッキング及びダイ・ツー・ダイ（Ｄ２Ｄ）スタッキングは、スタックするのに“良品判明ダイ（known  good  die）”の選択を可能にして、より高い歩留まりを提供することができるが、３Ｄと比較して性能向上は限られる。２Ｄアプローチは、時々、長い接続を必要とするワイヤボンドを使用し、その長い接続が、速さを低下させるとともに、可能な接続の数を制限してしまう。より洗練された２．５Ｄソリューションは、回路間のルーティングを提供するインターポーザへのバンプボンドを使用するが、なおも、真の３Ｄ回路よりも高い電力及び低い性能をもたらす。また、ダイの極薄さに起因して、Ｄ２Ｄスタックはハンドリングが難しく、破損及び汚染の影響を受けやすい。ウエハ・ツー・ウエハ（Ｗ２Ｗ）３Ｄスタッキングは、より薄いウエハを用いてＴＳＶをより小さい直径に縮小することを可能にして、より高い３Ｄ接続密度を可能にし、より高い帯域幅、性能、電力改善につながるとともに、より低い製造コストを提供する。しかしながら、３Ｄスタッキングは、３Ｄ−ＩＣ内のＮ個のチップのうちいずれか１つに欠陥があると、３Ｄ−ＩＣ全体が欠陥になるため、歩留まりの低下に悩まされ得る。さらに、ウエハスタッキングは、同一サイズのウエハ同士で最適であり、非シリコン材料（例えば、ＩＩＩ−Ｖ族）は典型的にシリコンＣＭＯＳロジック又はＤＲＡＭよりも小さいウエハ上に製造されるので、ウエハレベル異種集積は製造上及び歩留まり上の難題を突き付け得る。
【０００３】
処理がダイレベルでの接合ほどには成熟していないので、ウエハ全体同士を接合することには、酸化物接合を用いる３Ｄ集積が主に使用されてきた。キャビティを有するウエハの接合と同様に、はんだ封止ウエハレベルパッケージングが実際に試されている。シリコンウエハ上への集積回路ダイの直接メタル・ツー・メタル接合には既知の技術が利用可能であるが、それらの技術は、プロセス応力、歩留まり、インターコネクト密度、及び熱的制約のために、多数層のウエハスタッキングには限界がある。他の技術で、複数のダイをインターポーザ上に集積したものがあるが、２−３層より多くまでｚ軸方向にさらに積み重ねを延ばしてもいなければ、異種デバイスや密封デバイスを達成してもいない。
【０００４】
本開示は、現在の限界を克服するダイ封入を用いた３Ｄ−ＩＣの製造のための新たな改善された方法を企図する。一部の実施形態は、より高い電力消散及びより高いパッケージング密度を可能にするオンチップ熱マネジメントの必要性にも対処する。
【発明の概要】
【０００５】
この開示は、１つ以上のデバイスダイを封入する酸化物接合された半導体ウエハアセンブリ、及びそれを形成するプロセスに向けられる。一実施形態において、ウエハアセンブリは、酸化物層を含んだ第１表面を持つ第１のウエハと、第１表面及び第２表面を持つ第２のウエハであり、該第１表面は、第１のウエハの酸化物層に接合された酸化物層を含み、第１のウエハと第２のウエハとでキャビティを画成する、第２のウエハと、を含む。キャビティ内で第１のウエハに半導体ダイが機械的且つ電気的に接続され、第２のウエハの第２表面に接合された第１表面を持つ第３のウエハが、ダイを封入する。ダイは、バンプボンド、ワイヤインターコネクト、超音波ボンド、及び／又は酸化物ボンドによって接続され得る。封入は気密シールを有し得る。これらのウエハの各々が、集積回路（ＩＣ）と、これらのウエハのＩＣ及びダイを、そして外部のデバイス及びウエハへと、電気的に接続するためのシリコン貫通ビア（ＴＳＶ）とを含み得る。
【０００６】
他の一実施形態において、半導体ダイとこれらのウエハのうちの１つ以上との間に熱界面が形成され得る。
【０００７】
他の一実施形態において、第２の（中間）ウエハと第３の（蓋）ウエハとが、キャビティからの熱的分離を提供するエアギャップを画成するようにバンプ接合される。
【０００８】
他の一実施形態において、第２の（中間）ウエハの第２表面及び第３の（蓋）ウエハの第１表面は各々、酸化物層を含む。第２のウエハと第３のウエハとが、それらそれぞれの酸化物層で酸化物接合され得る。
【０００９】
他の一実施形態において、第１、第２、及び第３のウエハのうちの１つ以上が、ウエハアセンブリの外部からキャビティへの導管を有し得る。導管及びキャビティは、少なくとも部分的に熱伝導材料又は他の機能材料で充填され得る。導管及びキャビティは、熱的分離を強化するために、排気及び封止されて真空パッケージを提供してもよい。導管及びキャビティは、キャビティが封止される前に、排気され、液体又は気体で埋め戻されてもよい。
【００１０】
他の一態様において、酸化物接合された半導体ウエハスタック内にエッチングされたキャビティ内の１つ以上のダイを封止する半導体ウエハアセンブリを製造する方法が提供される。当該方法は概して、当該方法は概して、キャビティ内にダイを位置付ける工程と、ウエハスタックにダイを機械的及び電気的に取り付ける工程と、複数ある手法のうちの１つにてウエハスタックに蓋ウエハを接合することによってキャビティ内のダイを封入する工程とを含む。半導体処理工程を適用してアセンブリを構築し（例えば、フォトリソグラフィ、堆積、アニール、化学的及び機械的研磨、エッチングなど）、上述の実施形態に従ってダイを接続する（例えば、バンプ接合、ワイヤ相互接続、超音波接合、酸化物接合など）。
【００１１】
開示される実施形態のその他の目的及び利点が、以下の詳細な説明から、よりよく理解されることになる。
【図面の簡単な説明】
【００１２】
本開示の少なくとも１つの実施形態の様々な態様が、以下にて、添付の図面を参照して説明される。理解されることには、図示の単純化及び明瞭化のため、図面に示される要素は必ずしも正確に又は縮尺通りに描かれているわけではない。例えば、それら要素のうちの一部の寸法が、明瞭さのために、他の要素に比べて誇張されていることがあり、あるいは、幾つかの物理的コンポーネントが１つの機能ブロック又は要素に含められていることがある。適切と考えられる場合、対応する又は類似の要素を指し示すために、複数の図の間で参照符号を繰り返していることがある。明瞭化の目的で、全ての図で全てのコンポーネントにラベル付けしているわけではないことがある。図面は、例示及び説明の目的で提供されており、本発明の限定を規定するものとしては意図されていない。
【図１】例示的な実施形態に従った、酸化物接合された３Ｄ−ＩＣウエハスタック内に１つ以上のデバイスダイを封入するための代替的な３つの方法のフローチャートである。
【図２Ａ】図２Ａ−２Ｆは、特定の実施形態に従った３Ｄ−ＩＣウエハスタックの組み立てられていないコンポーネント及び部分的に組み立てられたコンポーネントの概略断面図である。
【図２Ｂ】図２Ａ−２Ｆは、特定の実施形態に従った３Ｄ−ＩＣウエハスタックの組み立てられていないコンポーネント及び部分的に組み立てられたコンポーネントの概略断面図である。
【図２Ｃ】図２Ａ−２Ｆは、特定の実施形態に従った３Ｄ−ＩＣウエハスタックの組み立てられていないコンポーネント及び部分的に組み立てられたコンポーネントの概略断面図である。
【図２Ｄ】図２Ａ−２Ｆは、特定の実施形態に従った３Ｄ−ＩＣウエハスタックの組み立てられていないコンポーネント及び部分的に組み立てられたコンポーネントの概略断面図である。
【図２Ｅ】図２Ａ−２Ｆは、特定の実施形態に従った３Ｄ−ＩＣウエハスタックの組み立てられていないコンポーネント及び部分的に組み立てられたコンポーネントの概略断面図である。
【図２Ｆ】図２Ａ−２Ｆは、特定の実施形態に従った３Ｄ−ＩＣウエハスタックの組み立てられていないコンポーネント及び部分的に組み立てられたコンポーネントの概略断面図である。
【図２Ｇ】図２Ｇ及び２Ｈは、特定の実施形態に従った３Ｄ−ＩＣ半導体ウエハアセンブリの概略断面図である。
【図２Ｈ】図２Ｇ及び２Ｈは、特定の実施形態に従った３Ｄ−ＩＣ半導体ウエハアセンブリの概略断面図である。
【図３Ａ】図３Ａ−３Ｃは、特定の実施形態に従った３Ｄ−ＩＣウエハスタックの部分的に組み立てられたコンポーネントの概略断面図である。
【図３Ｂ】図３Ａ−３Ｃは、特定の実施形態に従った３Ｄ−ＩＣウエハスタックの部分的に組み立てられたコンポーネントの概略断面図である。
【図３Ｃ】図３Ａ−３Ｃは、特定の実施形態に従った３Ｄ−ＩＣウエハスタックの部分的に組み立てられたコンポーネントの概略断面図である。
【図３Ｄ】特定の実施形態に従った３Ｄ−ＩＣウエハアセンブリの概略断面図である。
【図４Ａ】図４Ａ−４Ｃは、特定の実施形態に従った３Ｄ−ＩＣウエハスタックの部分的に組み立てられたコンポーネントの概略断面図である。
【図４Ｂ】図４Ａ−４Ｃは、特定の実施形態に従った３Ｄ−ＩＣウエハスタックの部分的に組み立てられたコンポーネントの概略断面図である。
【図４Ｃ】図４Ａ−４Ｃは、特定の実施形態に従った３Ｄ−ＩＣウエハスタックの部分的に組み立てられたコンポーネントの概略断面図である。
【図４Ｄ】特定の実施形態に従った３Ｄ−ＩＣウエハアセンブリの概略断面図である。
【発明を実施するための形態】
【００１３】
以下の詳細な説明では、本開示の態様の完全なる理解を提供するために、数多くの具体的詳細が説明される。当業者によって理解されることには、これらは、それら具体的詳細のうちの一部なしでも独立して実施され得る。また、実施形態を不明瞭にしないよう、周知の方法、手順、コンポーネント、及び構造は詳細に説明されていないことがある。
【００１４】
以下の好適実施形態の説明は、本質的に単に例示的なものであり、開示、その適用、又は使用を限定することは全く意図していない。また、理解されるべきことには、ここで使用される語法及び用語は、単に説明の目的でのものであり、限定するものとして見なされるべきでない。理解されることには、複数の特定の特徴が、明瞭さのために、別々の実施形態の文脈で説明されるが、単一の実施形態において組み合わせて提供されてもよい。逆に、様々な特徴が、簡潔さのために、単一の実施形態の文脈で説明されるが、別々に提供されたり、又は任意の適切なサブコンビネーションで提供されたりしてもよい。
【００１５】
ここで使用される如何なる要素、アクト、又は命令も、明示的にそのように記載されない限り、重要又は必須であると解釈されるべきでない。ここで使用されるとき、冠詞“ａ”及び“ａｎ”は、１つ又は複数のアイテムを含むことを意図しており、“１つ以上の”と交換可能に使用されることがある。また、“に基づく”なる言い回しは、別のことが明記されない限り、“少なくとも部分的に基づく”を意味することを意図している。更に理解されることには、用語“有する”、“持つ”、“含む”及び“含有する”、並びにこれらの用語の如何なる形式も、オープンエンドの連結動詞である。結果として、１つ以上の工程又は要素を“有する”、“持つ”、“含む”及び“含有する”方法又はデバイスは、それら１つ以上の工程又は要素を所有するが、それらの１つ以上の工程又は要素のみを所有することに限定されない。また、特定の手法で構成されると説明されるデバイス又はウエハの構造は、少なくともその手法で構成されるが、示されない手法で構成されてもよい。
【００１６】
以下での説明の目的で、用語“上側”、“下側”、“頂部”、“底部”、“上下方向”、“横方向”、“前面”、“背面”、及びこれらの派生語は、図面中の向きとした開示構造及び方法に関するものである。用語“上に”、“隣接して”、“上に位置付けられ”又は“の上に位置付けられ”、は、例えば第１のデバイス構造又は層などの第１の要素が、例えば第２のデバイス構造又は層などの第２の要素の上に又は近くに存在することを意味し、例えばインタフェース構造又は層などの介在要素が存在してもよいのであって、例えば、第１のウエハ層と第２のウエハ層とが、これら２つの層の境界に如何なる中間の導電層、絶縁層又は半導体層もなく直に接触している、といったことを必ずしも意味するわけではない。
【００１７】
例えばボールグリッドアレイ（ＢＧＡ）などの半導体素子は、航空宇宙センサアーキテクチャ及び／又は他の半導体アーキテクチャの一部として使用されることができる。フォトニクスドメインでは、インジウム燐（ＩｎＰ）及びガリウム砒素（ＧａＡｓ）に基づくＩＩＩ−Ｖ族材料が、これらの材料の直接バンドギャップに関連する優れたフォトニック特性により、重要な実現要素となっている。大抵の場合、半導体素子の各々が、半導体アレイを作成する主回路基板（例えば、マザーボード、アレイなど）にはんだ付けされる。ここで使用されるとき、用語“ダイ”は、以下に限られないがＣＭＯＳ、オプトエレクトロニクス、赤外線検出器、ＭＥＭＳ、及びこれらに類するものを含め、ＩＣで製造されている半導体材料の小さいピース（小片）を指し、用語“ウエハ”は、基板層を有し得る且つ／或いはＩＣの製造に使用され得る半導体材料の薄いスライスを指すために使用される。ウエハは、典型的に円形に構成されるが、以下に限られないが長方形のパネルサイズ又はダイシングされた形状及びサイズを含め、酸化物接合処理に適合する任意のサイズ又は形状とし得る。用語“バンプ”及び“バンピング”は、ウエハ又はダイのボンドパッド（例えば、ＴＳＶコネクタパッドの位置にある）にはんだボールを取り付けて、ウエハスタック又はアセンブリ内の他のデバイス及び／又はウエハへの接続点を形成する半導体パッケージング技術を指す。ボンドパッドは、例えばＤＢＨボンディング、無電解ニッケル浸漬金アンダーバンプメタライゼーションなどを通じて、支持ウエハに酸化物接合され得る。単に明瞭さの目的で、用語“半導体ウエハアセンブリ”は、現在開示している方法の実施形態のうちのいずれかに従った製造の結果として得られる複数の半導体ウエハとその中に封入された少なくとも１つのダイとの複合構造を指し、用語“ウエハスタック”は、半導体ウエハアセンブリの製造の任意の中間段階におけるウエハとダイの構造を指すために使用される。
【００１８】
大抵のＤ２Ｗ適用では、２枚の半導体ウエハ上に電子コンポーネントが構築される。一方のウエハがダイシングされ、そして、この個片化されたダイが、第２のウエハのダイ位置上にアライメントされ、（例えば、接合（ボンディング）、ワイヤ相互接続などによって）接続される。Ｗ２Ｗ法においてと同様に、Ｄ２Ｗ適用では、接合する前又は後に、薄化及びＴＳＶ相互接続形成が実行される。
【００１９】
図１を参照するに、各々がＩＣを含み得る３枚の半導体ウエハの中にデバイスダイが封入される半導体ウエハアセンブリを形成する方法１０（複数の代替的な実施形態を有する）がフローチャートにて示されている。方法１０のこれらの実施形態の個々の工程については、図２Ａ−２Ｈ、３Ａ−３Ｄ、及び４Ａ−４Ｄを参照して詳細に後述する。これらの実施形態は、ウエハアセンブリを製造するのに使用される半導体ウエハのうちの１つ以上に従来のように回路（例えば、トレース、コンポーネント、電気ビア）を作成するための、図示しない工程を含む。方法１０のこれらの実施形態は、共通の初期工程１２（２枚のシリコンウエハの両面間に対応するＴＳＶを形成する）、工程１４（ウエハ上にダイレクトボンドハイブリダイゼーション（direct  bond  hybridization；ＤＢＨ）酸化物接合用のＴＳＶバンプパッドを形成し、対向面に酸化物層を堆積させる）、工程１６（ウエハを平坦化して接合する）、及び工程１８（ＴＳＶを露出させ、ＴＳＶパッドを形成してＤＢＨ酸化物接合し、ウエハスタックの頂面に酸化物層と、それに次ぐ、頂面をエッチングする準備としてのハード保護マスクとを堆積させて平坦化する）で開始する。その後、方法１０のこれらの実施形態は僅かに分岐して、完成ウエハアセンブリの封入ダイとウエハとの間の異なる接続オプションを提供する。各実施形態が、ウエハスタック内に１つ以上のキャビティをエッチングし、ハード保護マスクを除去し、そして、キャビティ封止蓋として使用される異なる形態の第３のウエハを準備する工程（例えば、それぞれ工程２０、３０、４０）を含む。
【００２０】
方法１０の３つの例示的な実施形態の異なる最終工程を通じて、異なる構成の完成半導体ウエハアセンブリが達成される。第１の実施形態では、底部ウエハに接合された１つ以上のダイバンプが、エッチングされたキャビティ内で気密シールされるように、工程２２（ダイをマウントして接合、蓋ウエハ研磨）、工程２４（蓋ウエハ接合）、及びオプション工程２６（導管エッチング、熱充填、ダイシング）がウエハアセンブリを形成する。第２の実施形態では、蓋ウエハが封入するとともに、マウントされたダイ及び中間ウエハにバンプ接合されるように、工程３２（ダイ及びキャビティの準備）、工程３４（ダイ取り付け及び蓋ウエハバンピング）、及び工程３６（蓋ウエハ取り付け、底部ウエハＴＳＶバンピング、ダイシング）がウエハアセンブリを形成する。方法１０の第３の実施形態は、工程４２（ダイのマウント及び接合、熱インタフェース形成）、工程４４（洗浄、蓋ウエハを酸化物接合）及び工程４６（底部ウエハＴＳＶバンピング、ダイシング）が、封入されたダイに接合された熱インタフェースと蓋ウエハとの間に酸化物ボンドをもたらすことを除いて、第１の実施形態と同様である。オプションの導管（又は通気口）のエッチング及び熱材料によるアンダーフィルは、工程２６にのみ示されているが、理解されることには、このような処理はこれらの実施形態のいずれでも使用され得る。
【００２１】
図２Ａ−２Ｈ、３Ａ−３Ｄ、及び４Ａ−４Ｄは、方法１０の実施形態の連続した個々のプロセス工程に対応するウエハ構造を概略的に示している。図２Ａに示す半導体ウエハアセンブリ１００の第１の実施形態の概略断面図を参照するに、ここに開示されるのは、ウエハ（又は基板）接合による３Ｄ−ＩＣ集積をデバイスパッケージにて実現する技術であり、この技術は、１つ以上の半導体ウエハ（例えば、底部ウエハ１０２、中間ウエハ１０４、及び蓋ウエハ１０６）の酸化物接合を用いて、例えばウエハ１０２、１０４、１０６のうちの１つ以上の中にエッチングされたキャビティ１１０などのシールされたボリューム内でダイ１０８を、そう望まれる場合に気密的に、包囲する。この技術は、従来の処理によってでは提供されることができないウエハスケール３Ｄ−ＩＣ集積に適した形式でのデバイスダイタイプの組み込みを可能にする。ダイ１０８は、典型的に、例えばシリコンなどの半導体材料で形成されるが、他の材料も使用され得ることが予測可能である。底部ウエハ１０２及びオプションで蓋ウエハ１０６へのダイ１０８の機械的且つ電気的な集積を、ＤＢＨ接合を通じて、又はバンプ１１２及びパッド１１４でのバンプ接合を使用することによって実行することができる。他の実施形態において、ダイ１０８は、ワイヤ若しくは同様の相互接続によって、及び／又は酸化物ボンド若しくは超音波ボンドによって、機械的且つ電気的に接続されてもよい。
【００２２】
図２Ｂは、ウエハアセンブリ１００のフロントエンド処理で使用される未組み立ての底部ウエハ１０２及び中間ウエハ１０４の概略断面図である（これは、方法１０の工程１２に対応する）。中間ウエハ１０４は、シリコン又は他のエッチング可能な材料からなることができ、底部ウエハ１０２及び頂部ウエハ１０６は、シリコン、又は、例えば炭化ケイ素、溶融シリカ、ガラス、サファイア、ガリウム砒素、インジウム燐、シリコン・オン・インシュレータ（ＳＯＩ）、金属、セラミック、及び他の誘電材料、導電材料若しくは半導体材料などの、異なる材料からなることができる。この実施形態において、ウエハ１０２、１０４は、例えばシリコン半導体ウエハなどの半導体ウエハを有し得るが、他の種類の材料が使用されてもよい。ウエハ１０２、１０４は概して平面状である。底部ウエハ１０２は、底面１１６とキャビティ側の頂面１１８とを含んでおり、中間ウエハ１０４は、キャビティ側の底面１２０と頂面１２２とを含んでいる。底部ウエハ１０２は、キャビティ側の表面１１８上又はそのすぐ下に配置されたＩＣ１２４を含み得る。中間ウエハ１０４も、キャビティ側の底面１２０及び頂面１２２のいずれか又は双方上又はそのすぐ下に配置されたＩＣ１２６、１２８を有し得る。
【００２３】
複数のＴＳＶ１３０ａ、１３０ｂなど（全般的に１３０）が、ウエハ１０２、１０４の各々内に形成され、導電性の材料（銅、アルミニウム、タングステン、ドープトポリシリコンなど）で充填され得る。ＴＳＶ１３０は、例えば、所与のウエハ内の電気コンポーネントに、及び／又は（図２Ａの）デバイスダイ１０８との間で、ウエハ１０２、１０４が電気信号を電気部品に伝送することを可能にする複数の電気相互接続を提供するように選択的に配置される。ＴＳＶ１３０は、多様な半導体処理方法を用いて形成されることができる。例えば、一部の実施形態において、ウエハ１０２、１０４から材料を除去してビア１３０が生成するように、一連のフォトリソグラフィプロセス及び化学的プロセスが実行される。一部の実施形態では、ウエハ１０２、１０４に追加の材料を付加してＴＳＶ１３０を生成するように、アディティブプロセスが使用される。
【００２４】
図２Ｃ（これは、方法１０の工程１４に対応する）を参照するに、中間ウエハスタック１３２（図２Ｄに示す）を作り出すための接合用のウエハを準備するために、底部ウエハ１０２及び中間ウエハ１０４の当接し合う表面１１８、１２０が処理される。この実施形態において、表面１１８、１２０は、後のデバイスダイ１０２（図１Ａに示す）との相互接続のための１つ以上のバンプパッド１３４を付加するように処理される。次いで、ウエハ１０２、１０４の対向し合う面１１８、１２０上に酸化物層１３６、１３８が形成され得る。シリコンが酸素（又は酸素を含む流体、例えば空気）に曝されるとき、シリコンウエハ表面上に二酸化シリコンが形成される。シリコンが周囲条件下で空気に曝されるとき、薄い酸化物の層（例えば、１０Å）を表面１１８、１２０上に形成することができる。シリコン表面上に二酸化シリコンを作成することには、様々な半導体処理技術が使用されている。これらの技術は典型的に、シリコン上に制御可能に二酸化シリコンの層を成長させるために、より高い温度と様々な環境（例えば流体）を用いてシリコンウエハを処理することを伴う。例えば、Ｏ２又はＨ２Ｏ環境では、６００°Ｃを超える温度がよく使用される。しかしながら、ウエハの性能を低下させることを避けるために、活性シリコンウエハに対しては、しばしば、３５０°Ｃが限度である。次いで、バンプパッド１３４と同一平面にある滑らかな酸化物層表面１３６、１３８を作り出すために、各表面１１８、１２０上に形成された酸化物層が研磨され得る。滑らかな表面を作り出すことには様々な技術を使用することができる。例えば、研磨、エッチング、又はこれら２つの組み合わせによって、ウエハ表面１１８、１２０の化学的又は機械的な平坦化を遂行して、滑らかな表面を生成することができる。一部の実施形態において、ウエハ１０２、１０４の表面１１８、１２０は、ウエハ表面１１８、１２０と接触するとともにウエハ表面に対して移動される研磨パッドと併せて、ウエハを研磨剤及び／又は腐食性化学物質にさらすことによって平滑化され得る。一部の実施形態において、表面１１８、１２０は、１０オングストローム未満の表面ラフネスに平滑化される。
【００２５】
次いで、ウエハ１０２、１０４が共に接合されて、図２Ｄ（これは、方法１０の工程１６に対応する）に示すようなウエハスタック１３２を形成し得る。図２Ｄは、ウエハスタック１３２の断面図を示している。ウエハ１０２、１０４は、それらの平坦化された酸化物表面１１８、１２０を互いに接触させることによってＤＢＨにより共に酸化物接合され且つアニールされて、ウエハ１０２、１０４間に共有ボンドライン１３９が生み出される。共有ボンドライン１３９は、従来のウエハアセンブリにおいてウエハをつなぎ合わせるために現在使用されている有機接着剤結合よりも、概して薄く、低い熱抵抗を持つ。共有ボンドライン１３９は比較的薄い（例えば、はんだバンプ及びアンダーフィルよりも薄い）ので、遥かに高い間隔密度で相互接続をウエハ１０２、１０４上に配置することができる。
【００２６】
図２Ｅ（これは、方法１０の工程１８に対応する）を参照するに、次いで、露出しているウエハスタック１３２の底部ウエハ１０２底面１１６及び頂部ウエハ１０４の頂面１２２が、ＴＳＶ１３０の端部１４０を露出させるように薄化及び平坦化され、そして、露出されたＴＳＶ端１４０の位置で表面１１６、１２２上に相互接続パッド１４２が酸化物接合され得る。次いで、酸化物層（図示せず）が選択的に付加されて平坦化され、そして、後続のエッチングプロセスから保護されるべきウエハ表面１２２の領域を覆ってハードマスク１４４が形成される。
【００２７】
図２Ｆ（これは、方法１０の工程２０に対応する）を参照するに、次いで、ハード保護マスク１４４によって保護されていない中間ウエハ１０４の頂面１２２の領域１４６（各々、図２Ｅに示されている）のエッチングを通じて、ウエハスタック１３２内にキャビティ１１０が形成され得る。ハード保護マスク１４４（例えば、ＴｉＷ合金からなる）の使用は、遥かに広い処理温度範囲を許容し、広範な技術を用いてキャビティ１１０内にデバイスダイ（図示せず）をマウントすることを可能にする。キャビティ１１０は、底部ウエハ１０２と中間ウエハ１０４との間に以前（工程１６）に形成された酸化物ボンドライン１３９の位置の埋め込み酸化物（ＢＯＸ）層１４８まで下方に、中間ウエハ１０４内にエッチングされ得る。ＢＯＸ層１４８は、このキャビティエッチングプロセスのエッチストップとしての役割を果たし、ウエハ１０２、１０４の表面上に以前（工程１４）に形成された、デバイスダイ１０８（図２Ｇに示す）への接続のためのバンプパッド１３４が露出される。キャビティ１１０の外周は、キャビティ１１０の実質的に垂直な側壁１５０、１５２との、実質的に平面状のＢＯＸ層１４８の交線によって画成され得る（そして、付加されることになる蓋ウエハ１０６の底面１５４によって更に画成されることになる）。キャビティ１１０は、ＢＯＸ層１４８に直交するほぼ垂直な側壁を生成するシリコンエッチング法、好ましくはディープ反応性イオンエッチング（ＤＲＩＥ）、を使用して、封入されるダイの個数及びサイズと熱マネジメント設計要求とに基づく寸法でエッチングされ得る。それに代えて、キャビティ１１０は、反応性イオンエッチング（ＲＩＥ）又は異方性化学エッチング（これは、傾いた又は傾斜した側壁をもたらし得る）を使用してエッチングされてもよい。キャビティ１１０の機能は、デバイスダイ１０８の環境保護、高密度の回路相互接続、物理的パッケージング及び熱インタフェースを提供すること、並びに、デバイス機能を覆い隠して、リバースエンジニアリングからのデバイスセキュリティを提供することを含む。同時に、蓋ウエハ１０６の底面１５４（これは、下向きのＩＣ１５６を含み得る）が、酸化物層の形成及び平坦化を介した酸化物接合のために準備され得る。
【００２８】
図２Ｇ（これは、方法１０の工程２２に対応する）を参照するに、次いで、キャビティ１１０内に露出したバンプパッド１３４に、１つ以上の同一種又は異種のデバイスダイ１０８が、バンプ１５８を介して機械的且つ電気的に接続され得る。このダイマウントプロセスは、超音波接合、はんだバンピング（例えば、バンプボンド１３４を介する）、又は酸化物接合、ワイヤボンド、エポキシを含む多様な技術を有することができ、また、ダイが接合されるウエハ１０２、１０４とダイとの間の表面のうちのいずれか上の多様な構成をした電気的、機械的、又は熱的なインタフェースを含み得る。表１は、デバイスダイ１０８をマウントするのに使用され得る過渡液相はんだバンプテクノロジーの例を提示している。
【表１】
0006826214.tif 000002
【００２９】
図２Ｈ（これは、方法１０の工程２４に対応する）を参照するに、キャビティ１１０内のバンプパッド１３４にダイ１０８がマウントされた後、ハードマスク層１４４（図２Ｇに示されている）が除去されて、ウエハスタック１３２に蓋ウエハ１０６を取り付けることが可能になる。図示した実施形態では、それにより、キャビティ１１０が、中間ウエハ１０４の頂面１１８の残存部分と蓋ウエハ１０６の底面１５４との間のウエハ界面１６０、１６２での極めて堅牢な酸化物ボンドで囲まれている。オプションで、ダイ１０８上に熱材料層１６４を形成して、ダイ１０８と蓋ウエハ１０６との間に熱インタフェースを提供してもよい。加えて、あるいは代わりに、３Ｄ−ＩＣウエハアセンブリ１００を熱マネジメントすることを支援するために、ダイ１０８と、他のウエハ１０２、１０４のうちの１つ以上及び／又は他のダイとの間に、同様の熱インタフェース（図示せず）を形成してもよい。蓋ウエハ１０６は、完全な半導体ウエハアセンブリ１００を形成するために界面１６０、１６２で酸化物接合され得る。一部の実施形態において、蓋ウエハ１０６は、完全に独立した半導体製造プロセスから得られるウエハ・オン・ウエハスタックの外部層を有し得る。ＴＳＶ１３０の露出端１４０、及び底部ウエハ１０２の底面１１６上に形成された相互接続パッド１４２は、ダイ１０８及びウエハ１０２、１０４、１０６から外部デバイス及びウエハ（図示せず）の間の（１つ以上の）接続のための電気経路を提供し得る。他の実施形態において、中間ウエハ１０４の頂面１１８の残存部分及び蓋ウエハ１０６の底面１５４は、はんだ又は熱圧接を用いて界面１６２、１６４で接合されてもよい。述べたように、この接合プロセスは、デバイスダイ１０８を封入する気密シールを形成するように、界面１６０、１６２でキャビティ１１０を封止し得る。
【００３０】
頂面１１８及び底面１５４は、外部圧力なしで界面１６０、１６２にて接合されることができる。しかしながら、例えば熱圧接などの一部の実施形態では、表面１１８、１５４を互いに接触させるために追加の圧力が印加される。ダイ１０８は、金属機構（例えば、バンプパッド、ビアなど）又はキャビティ１１０内で露出した回路を介して、３Ｄウエハアセンブリ１００内のウエハ１０２、１０４、１０６のいずれか又は全てに相互接続され得ることができ、これらウエハの各々が、表面上で平面的であるかウエハ中に上下方向に配置されるかのいずれかとすることができる１つ以上の導電ＩＣ１２４、１２６（能動ＩＣ又は受動ＩＣを含む）を含み得る。
【００３１】
再び図２Ａ（その一部の機構が処理工程２６に対応する）を参照するに、例えば、封入されたダイ１０８と接触するように熱材料又は構造材料が侵入することを可能にするために、ウエハ１０２、１０４、１０６のいずれか又は全てを貫いて穴又は導管１６８がエッチングされ得る。それに代えて、この導管１６８は、内蔵ＩＣの特定の特性を強化するために、キャビティ１１０を望ましい気体又は液体でパージする又は埋め戻すために使用されてもよい。熱伝導性の材料１７０（例えば、非導電性の冷却流体、又は熱的、電気的、化学的、保護的な機能、又は機械的な目的のために使用される数多くある材料）がキャビティ１１０の一部又は全てを充填し、次いで、導管１６８が塞がれ（例えば、はんだなどで）又は熱伝導材料で充填され得る。それに代えて、導管１６８は、キャビティ１１０への及びキャビティ１１０からの熱ベントとして機能してもよい。３Ｄ−ＩＣウエハアセンブリ１００のこの完成した第１の実施形態は、その後、従来からの手段によってダイシングされ得る。
【００３２】
当業者が理解することには、開示される技術が提供する利点は、例えば上述したものなどの３Ｄ−ＩＣウエハアセンブリ１００に接合され得るウエハスタックを形成するＷ２Ｗプロセスとは独立に、Ｄ２Ｗ歩留まり損失を管理できることを含む。ここに開示されるプロセスから得られるデバイスの歩留まりは、デバイス内に“良品判明ダイ（known  good  die）”のみを組み込み、それにより、スタッキング歩留まり損失を回避することによって改善され、全体的なコストが削減される。さらに、薄いダイを接合できることが、薄型のパッケージ及び短い電気経路長を維持しながら、ＴＳＶを使用して上下に接続された複数のデバイス層（異なるテクノロジーからのものを含めて）の積み重ねを可能にする。異なるデバイスダイは、違う厚さ（例えば、１００μｍ−７００μｍ）を持つことが多い。複数のダイを封入するウエハアセンブリの実施形態において、似ていないダイ厚を受け入れるために、中間ウエハ１０４を、相互接続される最も厚いダイ１０８の厚さよりも大きい厚さ（及びそれ故に、キャビティ深さ）を持つように製造することができ、ＩＩＩ−Ｖ族デバイスの厚さを近く一致させる必要性が排除されるとともに、熱的分離も提供される。さらに、コストを抑えるために、Ｄ２Ｗアセンブリ１００に接続するウエハにブラインド前面（フロントサイド）ビアプロセスを使用することができ、これは、ダイをマウントすること及び外部ウエハの接続のためのはんだバンプ処理でバックオフ位置を許容する。個々のダイを一緒にアンダーフィル付着させるのに使用される従来の有機ボンドは、個々のチップ／ダイがアレイから切り出された後に実行されるのに対し、ここに記載される技術は、その接合がウエハレベルで実行されることを可能にする。一部の実施形態において、共有ボンドラインは、有機ボンドラインよりも１０倍薄くなり得る。
【００３３】
図３Ａ−３Ｄは、第２の方法実施形態（方法１０の工程３０−３６に対応）に従った処理を受けているウエハスタック２００の分解図及び統合図の概略断面図であり、底部ウエハ２０６、中間ウエハ２０８、及び蓋ウエハ２１０によって形成されるキャビティ２０４内にデバイスダイ２０２を封入する酸化物接合ウエハアセンブリの代替的な一実施形態を製造するものである。この代替的なウエハアセンブリを製造する際に使用されるフロントエンド半導体プロセスは、第１の方法実施形態の図２Ａ−２Ｄに関連して説明したものと同じとし得る。図３Ａ−３Ｄに示されるウエハ処理結果は、いくらかの類似点（例えば、全般的な半導体処理技術、ウエハの向き及び組成など）を有するが、幾つかの側面で図２Ｅ−２Ｈに示したものとは異なる。図３Ａは、底部ウエハ２０６及び中間ウエハ２０８からなるウエハスタック２００を示しており、その中に１つ以上のキャビティ２０４がエッチングされている。図３Ｂ−３Ｄに示すように、この第２の実施形態では、異なるバックエンドプロセスを使用して、蓋ウエハ２１０の底面２１６にバンプパッド２１２及びバンプ２１４（ダイ２０２に接続される場合、熱バンプとし得る）を形成し得る。蓋ウエハ２１０は、マウントされたダイ２０２の背面２１８にバンプ接合されるとともに、接続箇所２２０で中間ウエハ２０８にバンプ接合される。蓋ウエハ２１０を中間ウエハ２０８にバンプ接合（第１の方法実施形態の酸化物接合とは異なる）することは、気密封止されたキャビティ内にデバイスダイ２０２を封入するのではなく、例えば図３Ｄに示すものなどの、中間ウエハ２０８と蓋ウエハ２１０とがエアギャップ２２４を画成する３Ｄ−ＩＣ半導体ウエハアセンブリ２２２をもたらす。蓋ウエハ２１０は、例えばウエハアセンブリ２２２内でウエハ２０６、２０８、２１０、及びダイ２０２の間で電気信号を渡すことを可能にするはんだボールボンド２１４を通じて、中間ウエハ２０８に電気的及び機械的に結合され得る。蓋ウエハ２１０が接合されると、外部のデバイスやウエハなどに接続するために、完成した電気接続２２６がウエハアセンブリ２２２に付加され得るとともに、ウエハアセンブリが更に処理及び／又はダイシングされ得る。
【００３４】
図４Ａ−４Ｄは、第３の方法実施形態（方法１０の工程４０−４６に対応）に従った処理を受けているウエハスタック４００の分解図及び統合図の概略断面図であり、底部ウエハ４０６、中間ウエハ４０８、及び蓋ウエハ４１０によって画成される包囲されたキャビティ４０４内にデバイスダイ４０２を封入する酸化物接合ウエハアセンブリの代替的な一実施形態を製造するものである。この代替的なウエハアセンブリを製造する際に使用されるフロントエンド半導体プロセスは、第１の方法実施形態の図２Ａ−２Ｄに関連して説明したものと同じとし得る。図４Ａ−４Ｄに示されるウエハ処理結果は、いくらかの類似点（例えば、全般的な半導体処理技術、ウエハの向き及び組成など）を有するが、幾つかの側面で図２Ｅ−２Ｈに示したものとは異なる。第１の実施形態からの１つのバリエーションが図４Ｂに示されており、キャビティ４０４内にダイ４０２を取り付ける前又は後のいずれかに、デバイスダイ４０２上に熱インタフェース層４１２（又は上述したような他の機能層）が形成され得る。次いで、熱インタフェース層４１２が、平坦化され、洗浄され、そして、対向する蓋ウエハ４１０の底面４１８と同時とし得るように、上述したのと同様にして酸化物接合され得る。図４Ｄに示すように、底部ウエハ４０６の表面４２２に、他のウエハ（図示せず）への外部接続のための電気バンプ４２０が付加され得る。蓋ウエハ４１０は、中間ウエハ４０８に頂面領域４１４、４１６で電気的且つ機械的に結合され得るとともに、熱インタフェース層４１２に結合され得る。中間ウエハ４０８と蓋ウエハ４１０との間の接合は、デバイスダイ４０２を封入する気密封止キャビティ４０４を有する複合３Ｄ−ＩＣウエハアセンブリ４２４をもたらす。表面４１４、４１６、４１８は、これらのウエハを共に接合するのに先立って、平坦化された酸化物表面であるように（例えば図２Ａ−２Ｈに関して説明したのと同様に）準備され得る。
【００３５】
これら例示的な実施形態には、対応する図を参照して上述したように、本開示の範囲から逸脱することなく様々な変更が為され得るので、以上の説明に含まれ、添付の図面に示された全ての事項が、限定的なものではなく例示的なものとして解釈されることが意図される。従って、本開示の広さ及び範囲は、上述の例示的な実施形態のいずれによっても限定されるべきでなく、ここに添付の以下の請求項及びそれらに均等なもののみに従って定められるべきである。
【図１】
0006826214.tif 000003
【図２Ａ】
0006826214.tif 000004
【図２Ｂ】
0006826214.tif 000005
【図２Ｃ】
0006826214.tif 000006
【図２Ｄ】
0006826214.tif 000007
【図２Ｅ】
0006826214.tif 000008
【図２Ｆ】
0006826214.tif 000009
【図２Ｇ】
0006826214.tif 000010
【図２Ｈ】
0006826214.tif 000011
【図３Ａ】
0006826214.tif 000012
【図３Ｂ】
0006826214.tif 000013
【図３Ｃ】
0006826214.tif 000014
【図３Ｄ】
0006826214.tif 000015
【図４Ａ】
0006826214.tif 000016
【図４Ｂ】
0006826214.tif 000017
【図４Ｃ】
0006826214.tif 000018
【図４Ｄ】
0006826214.tif 000019