(57)【特許請求の範囲】
【請求項１】
アナログ入力モジュールとＣＰＵモジュールを含むプログラムコントローラにおいて、前記アナログ入力モジュールは、
Ａ/Ｄ変換結果の２乗を積算して積和演算結果を算出する積和演算部と、
前記積和演算部による積算回数をカウントして積算データ数を得る積算計数部と、前記ＣＰＵモジュールにより参照可能であり、実効値を演算するためのデータであって、少なく
とも前記積和演算結果と前記積算データ数とから構成されるデータ、を記憶する共有メモリとを備え、
前記ＣＰＵモジュールは、
前記ＣＰＵモジュールと前記アナログ入力モジュールとによって共有される前記共有メモリに記憶されている、前記積和演算結果および前記積算データ数に基づいて前記実効値を
算出する実効値演算部を備え、
前記アナログ入力モジュールは、
積算開始条件から次の積算開始条件までの期間、前記積和演算部によってＡ/Ｄ変換結果の２乗を積算して前記積和演算結果を算出するとともに前記積算計数部によって前記積算
回数をカウントし、前記積算開始条件が成立したときに、これら積算値とカウント値をリセットし、
前記積算開始条件として、A/D変換器の出力が予め定められた基準値を超えることを条件とし、
前記基準値は、前記A/D変換器から出力される交流波形の波の中心値とは異なる値であることを特徴とするプログラムコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラムコントローラに関し、詳しくは、アナログ入力モジュールに関するものである。
【背景技術】
【０００２】
プログラムコントローラは、ファクトリーオートメーションをはじめ、プロセスオートメーションやシティオートメーションなど、各種の分野における制御機器の中核機器として広く用いられつつある。
【０００３】
図５は従来のプログラムコントローラの一例を示すブロック図であり、交流信号の実効値を測定する構成例を示している。図５において、アナログ入力モジュール１にはＡ/Ｄ変換器１１が設けられている。Ａ/Ｄ変換器１１は、アナログ入力信号をデジタル値に変換し、その瞬時値を後段に接続されているＣＰＵモジュール２に出力する。
【０００４】
ＣＰＵモジュール２は、アナログ入力モジュール１から入力されるデジタル値に基づいて、実効値を算出するための次式に示す所定の演算を実行する。
【０００５】
【数１】
0006225628.tif 000002
【０００６】
ここで、
ｘ：アナログ入力モジュール１から変換出力されるデジタル値
Ｎ：１周期または複数周期間に収集できるデータ数
である。
【０００７】
ＣＰＵモジュール２は、図示しないＣＰＵを中心にして構成されるものであり、機能的なブロックとして、たとえばＣＰＵモジュール２全体の動作を制御する統括制御部２１、積和演算を行う積和演算部２２、積算計数を行う積算計数部２３、積算回数を比較する積算回数比較部２４、実効値を演算する実効値演算部２５などが設けられている。
【０００８】
図６は、ＣＰＵモジュール２における実効値の演算処理の流れを示すフローチャートである。ＣＰＵモジュール２は、アナログ入力モジュール１から変換出力されるデジタル値に基づき、Ｘn＝Ｘn-1＋ｘn2を演算する（ステップＳ１）。ｎが所定のデータ数Ｎになるまで繰り返して収集する（ステップＳ２）。ｎが所定データ数Ｎに達するとＹ＝√（Ｘn/Ｎ）を演算し（ステップＳ３）、演算が終わったら積算値とカウント値をリセットする（ステップＳ４）。
【０００９】
ＣＰＵモジュール２の実行周期で毎回図６の処理を実行し、周期Ｎが交流信号の１周期または複数周期と一致するようにＮを決定する。
【００１０】
特許文献１には、プログラマブルコントローラ用増設ユニットまたはプログラマブルコントローラ用コントロールユニットでアナログ信号を周波数分析してデータを得ることが記載されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００１−１７５３１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、このような従来の方法では、アナログ入力モジュール１とＣＰＵモジュール２が非同期で動作していること、ＣＰＵモジュール２の演算周期がその都度変動することなどから、安定した演算結果が得にくいという問題がある。
【００１３】
より具体的には、アナログ入力モジュール１とＣＰＵモジュール２が非同期で動作するため、演算には一定の周期でサンプリングされたデジタル値を使わなければならないにもかかわらず、サンプリング間隔にばらつきのあるデータを使わざるを得ない。
【００１４】
また、ＣＰＵモジュール２は実効値を得るための演算を行うが、ＣＰＵモジュール２はこの演算だけを実行するのではないため、他の処理の影響で周期が長くなったり短くなったりする。そのような場合、前記Ｎ回の演算時間を交流信号の１周期または複数周期に常に一致させるように制御管理することは困難である。
【００１５】
さらには、ＣＰＵモジュール２がこのような実効値演算を実行すると、ＣＰＵモジュール２が他の処理を行うために必要な時間が減るという問題も生じていた。
【００１６】
本発明は、このような従来の問題点に着目したものであり、その目的は、ＣＰＵモジュールの負荷を増大させることなく交流信号の実効値を精度よく演算できるプログラムコントローラを提供することにある。
【課題を解決するための手段】
【００１７】
このような課題を達成する請求項１の発明は、
アナログ入力モジュールとＣＰＵモジュールを含むプログラムコントローラにおいて、
前記アナログ入力モジュールは、
Ａ/Ｄ変換結果の２乗を積算して積和演算結果を算出する積和演算部と、
前記積和演算部による積算回数をカウントして積算データ数を得る積算計数部と、
前記ＣＰＵモジュールにより参照可能であり、実効値を演算するためのデータであって、
少なくとも前記積和演算結果と前記積算データ数とから構成されるデータ、を記憶する共有メモリとを備え、
前記ＣＰＵモジュールは、
前記ＣＰＵモジュールと前記アナログ入力モジュールとによって共有される前記共有メモリに記憶されている、前記積和演算結果および前記積算データ数に基づいて前記実効値を算出する実効値演算部を備え、
前記アナログ入力モジュールは、
積算開始条件から次の積算開始条件までの期間、前記積和演算部によってＡ/Ｄ変換結果の２乗を積算して前記積和演算結果を算出するとともに前記積算計数部によって前記積算回数をカウントし、前記積算開始条件が成立したときに、これら積算値とカウント値をリセットし、
前記積算開始条件としてA/D変換器の出力が予め定められた基準値を超えることを条件とし、前記基準値は前記A/D変換器から出力される交流波形の波の中心値とは異なる値であることを特徴とする。
【発明の効果】
【００２０】
これらにより、ＣＰＵモジュールの負荷を増大させることなく従来よりも積和演算周期を短縮でき、実効値を精度よく演算できる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施例を示す概念ブロック図である。
【図２】アナログ入力モジュール１とＣＰＵモジュール２間のデータ共有説明図である。
【図３】図２の積和演算機能を備えたアナログ入力モジュール１における積和演算処理の流れを示すフローチャートである。
【図４】アナログ入力モジュール１の動作の具体例を示す波形例図である。
【図５】従来のプログラムコントローラの一例を示すブロック図である。
【図６】ＣＰＵモジュール２における実効値の演算処理の流れを示すフローチャートである。
【発明を実施するための最良の形態】
【００２２】
以下、本発明について、図面を用いて説明する。図１は本発明の一実施例を示す概念ブロック図であり、図５と共通する部分には同一の符号を付けている。
【００２３】
図１において、アナログ入力モジュール１には、Ａ/Ｄ変換器１１の他、積和演算部１２による積和演算機能、積算計数部１３による積算データ数を計数する機能、積算値比較部１４による基準値を横切るときに積算結果と積算データ数をリセットして積算回数または積算期間を測定する機能、Ａ/Ｄ変換器１１の出力を監視するＡ/Ｄ出力監視部１５、ＣＰＵモジュール２からも参照できる参照可能メモリ１６、アナログ入力モジュール１の各部におけるデータやＣＰＵモジュール２との間で授受されるデータを管理するデータ管理部１７、アナログ入力モジュール１の全体の動作を制御するモジュール制御部１８などが設けられている。
【００２４】
図１の構成では、従来のＣＰＵモジュール２に設けられていた積和演算部２２、積算計数部２３および積算値比較部２４はアナログ入力モジュール１に移設されていて、ＣＰＵモジュール２には統括制御部２１と実効値演算部２５が設けられている。
【００２５】
これら積和演算部１２による積和演算結果と積算計数部１３による積算回数または積算値比較部１４による積算期間は、図２に示すように前述のデータを共有する仕組みによってＣＰＵモジュール２にセットで引き渡すように構成されている。
【００２６】
図３は、図２の積和演算機能を備えたアナログ入力モジュール１における積和演算処理の流れを示すフローチャートである。Ａ/Ｄ変換器１１が所定周期で実行したＡ/Ｄ変換に引続き、積和演算部１２がＡ/Ｄ変換結果を２乗して積算すると同時に、積算計数部１３は積算した回数をカウントする（ステップＳ１）。
【００２７】
次に、Ａ/Ｄ出力監視部１５はＡ/Ｄ変換器１１から変換出力されるＡ/Ｄ変換結果を評価し、積算開始条件が整っているか否か判断する（ステップＳ２）。積算開始条件が整っていれば、積算結果と積算した回数をＣＰＵモジュールから参照可能なメモリ１６上にコピーする（ステップＳ３）。
【００２８】
メモリ１６に積算結果と積算回数をコピーした後、積和演算部１２の積和演算値と積算計数部１３の積算回数のカウンタをリセットして次の積算周期に備えるが（ステップＳ４）、積算開始条件が整っていなければ積和演算を終了する。これら一連の動作は、データ管理部１７およびモジュール制御部１８により、管理制御される。
【００２９】
図４はアナログ入力モジュール１の動作の具体例を示す波形例図であり、（Ａ）はＡ／Ｄ変換値を示し、（Ｂ）は積算値を示している。積算開始条件から次の積算開始条件までの期間、Ａ/Ｄ変換結果の２乗を積算するとともに積算回数をカウントし、積算値とカウント値をセットでＣＰＵモジュールに引き渡す。ＣＰＵモジュールは、前述のような実効値の演算処理を実行する。アナログ入力モジュール１は、積算開始条件が成立したときに積算値とカウント値をリセットする。
【００３０】
このように、積和演算結果と積算データ数をセットで引き渡すように構成することで、アナログ入力モジュール１とＣＰＵモジュール２との相互間における実効値演算処理に伴う負荷を適切に調整でき、ＣＰＵモジュール２の負荷を軽減できる。
【００３１】
また、アナログ入力モジュール１内において、所定周期で実行するＡ/Ｄ変換に引続いて積和演算を実行することにより、演算の周期にブレが生じることはなく、精度のよい測定が実現できる。
【００３２】
さらに、ＣＰＵモジュール２の負荷を増大させることなく積和演算できるため積和演算周期を短縮でき、高精度の測定が行える。
【００３３】
なお、積和演算を別のチャネル間の積、たとえば電圧の信号と電流の信号の積とすることで、有効電力を計算できる。
【００３４】
また、積算回数は交流波形の周期を測定した結果であることから、たとえば交流の電源を供給する発電機の制御において回転数の検出にも利用できる。
【００３５】
以上説明したように、本発明によれば、ＣＰＵモジュールの負荷を増大させることなく交流信号の実効値を精度よく演算できるプログラムコントローラが実現できる。
【符号の説明】
【００３６】
１  アナログ入力モジュール
１１  Ａ/Ｄ変換器
１２  積和演算部
１３  積算計数部
１４  積算値比較部
１５  Ａ/Ｄ出力評価部
１６  参照可能メモリ
１７  データ管理部
１８  モジュール制御部
２  ＣＰＵモジュール
２１  統括制御部
２５  実効値演算部
【図１】
0006225628.tif 000003
【図２】
0006225628.tif 000004
【図３】
0006225628.tif 000005
【図４】
0006225628.tif 000006
【図５】
0006225628.tif 000007
【図６】
0006225628.tif 000008