(57)【特許請求の範囲】
【請求項１】
ソリッドステート変換デバイスの形成方法であって、
第１の半導体材料と、第２の半導体材料と、前記第１の半導体材料と前記第２の半導体材料との間の動作領域とを有するソリッドステートエミッタを、エピタキシャル基板上に形成することと、
前記エピタキシャル基板の一部を、選択的に除去し、前記エピタキシャル基板の残存する部分に、静電気放電デバイスを形成することであって、前記静電気放電デバイスは、前記ソリッドステートエミッタと接触する下面と、前記下面に対向する上面とを含み、前記静電気放電デバイスの上面が、さらに、第１及び第２の接点を含むことと、
前記静電気放電デバイスとソリッドステートエミッタとを貫通するビアを形成することと、
第１の導電材料を形成することであって、前記第１の導電材料は、前記ビアの両端にわたって形成され、かつ、前記ソリッドステートエミッタの前記第１の半導体材料と電気的に接続される第１の部分と、前記第１の部分と連続して形成されると共に、前記ビアの前記静電気放電デバイスの前記上面の側の端部から突出して前記静電気放電デバイスの前記上面に沿って延在して前記第１の接点と電気的に接続する第２の部分とを含み、前記第２の部分の少なくとも一部が前記静電気放電デバイスの上面と直接接することと、
前記第２の半導体材料と前記第２の接点とに電気的に接続する第２の導電材料を形成することと、
を有する方法。
【請求項２】
前記ソリッドステートエミッタと前記エピタキシャル基板との間に、緩衝材料を形成することを更に含み、前記静電気放電デバイスは、前記エピタキシャル基板の残存する部分と前記ソリッドステートエミッタとの間に、前記緩衝材料を含み、前記緩衝材料は、前記静電気放電デバイスの前記エピタキシャル基板の残存する部分と、前記ソリッドステートエミッタとを電気的に絶縁することを含む、請求項１の方法。
【請求項３】
前記緩衝材料が、ノンドープの半導体層を含むことを特徴とする請求項２に記載の方法。
【請求項４】
前記第２の半導体材料が、少なくとも前記第１の半導体材料と前記静電気放電デバイスとの間に形成され、
前記ビアが、更に、少なくとも前記第２の半導体材料と、前記動作領域とを貫通する請求項１乃至３のいずれかに記載の方法。
【請求項５】
前記ビアが、更に、前記第１の半導体材料を貫通する請求項４に記載の方法。
【請求項６】
前記第２の導電材料の一部が、前記第２の半導体材料の上面に沿って延在する請求項１乃至５のいずれかに記載の方法。
【請求項７】
前記ビアの内側壁に沿って、前記第１の導電材料の前記第１の部分と前記静電気放電デバイス及び前記ソリッドステートエミッタとの間に絶縁材料を形成することをさらに含み、前記絶縁材料は、前記ビアの前記上面の側の前記端部まで延在すると共に、前記静電気放電デバイスの前記上面上には延在しないことを含む請求項１乃至６のいずれかに記載の方法。
【請求項８】
前記第１の導電材料および第２の導電材料を形成することが、前記ソリッドステートエミッタと並列に前記静電気放電デバイスを接続することを含む請求項１乃至７のいずれかに記載の方法。
【請求項９】
前記静電気放電デバイスを形成することは、前記ソリッドステートエミッタに対して並列かつ逆極性のダイオードを形成することを有する、請求項１乃至８のいずれかに記載の方法。
【請求項１０】
ソリッドステート変換デバイスの形成方法であって、
エピタキシャル基板上に緩衝材料を形成することと、
第１の半導体材料と、第２の半導体材料と、前記第１の半導体材料と前記第２の半導体材料との間の動作領域とを有するソリッドステートエミッタを、前記エピタキシャル基板上に、前記緩衝材料が前記ソリッドステートエミッタと前記エピタキシャル基板との間に位置するように形成することと、
前記エピタキシャル基板及び前記緩衝材料の一部を、選択的に除去し、前記エピタキシャル基板の残存する部分及び前記緩衝材料の残存する部分に、静電気放電デバイスを形成することであって、前記緩衝材料の前記残存する部分は、前記エピタキシャル基板の残存する部分と、前記ソリッドステートエミッタとを電気的に絶縁することと、を有し、
前記静電気放電デバイスが、前記ソリッドステートエミッタと並列に接続されるとともに、前記ソリッドステートエミッタと逆特性のダイオードを形成する方法であって、
前記エピタキシャル基板の前記残存する部分と前記緩衝材料の前記残存する部分と前記ソリッドステートエミッタとを貫通するビアを形成して、当該ビア内に第１の導電材料を形成して前記第１の半導体材料と前記静電気放電デバイスの上面の第１の接点とを電気的に接続することと、少なくとも一部が前記第２の半導体材料の上面に沿って延在する第２の導電材料を形成して前記第２の半導体材料と前記静電気放電デバイスの上面の第２の接点とを電気的に接続することと、をさらに含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は一般に、一体化された静電気放電保護を有するデバイスを含むソリッドステート変換デバイス、ならびに関連するシステムおよび方法に関する。
【背景技術】
【０００２】
ソリッドステート照明（ＳＳＬ）デバイスは、多種多様な製品および用途に用いられる。例えば、携帯電話、個人携帯情報機器（ＰＤＡ）、ディジタルカメラ、ＭＰ３プレーヤーおよび他の可搬式の電子デバイスは、バックライト照明ＳＳＬデバイスを利用する。また、ＳＳＬデバイスは、標識、屋内照明、戸外照明およびその他の照明全般に用いられる。ＳＳＬデバイスは、一般に、電気フィラメント、プラズマまたはガス以外の照明の供給源として、発光ダイオード（ＬＥＤ）、有機発光ダイオード（ＯＬＥＤ）および／またはポリマー発光ダイオード（ＰＬＥＤ）に用いられる。図１は、基板材料１２（例えばシリコン）、Ｎ型の窒化ガリウム（ＧａＮ）１４、ＧａＮ／ＩｎＧａＮ多重量子井戸（ＭＱＷ）１６、およびＰ型ＧａＮ１８を含む従来のインジウム−窒化ガリウム（ＩｎＧａＮ）ＬＥＤ１０の概略断面図である。また、ＬＥＤ１０は、Ｐ型ＧａＮ１８上に第１のコンタクト２０を、Ｎ型ＧａＮ１４上に第２のコンタクト２２をそれぞれ有する。製造時に、基板材料１２の上に、金属有機化学蒸着（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）、液相エピタキシー（ＬＰＥ）、水酸化気相エピタキシー（ＨＶＰＥ）および／または他のエピタキシャル成長技術により、Ｎ型ＧａＮ１４、ＧａＮ／ＩｎＧａＮ  ＭＱＷｓ１６およびＰ型ＧａＮ１８が形成される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
図１に示したＬＥＤ１０の一態様では、静電気放電（ＥＳＤ）現象が、ＬＥＤ１０に破滅的な損傷を引き起してＬＥＤ１０を故障させることがあることが示されている。従って、ＥＳＤ現象の効果を低減することが望ましい。しかしながら、ＥＳＤ効果を緩和する従来の手法は典型的には、保護ダイオードをＳＳＬデバイスに接続することを含むが、これは、付加的な接続ステップを必要とし、かつ、得られた構造の電気完全性の低下を受け入れる必要が生じうる。従って、ＥＳＤに対して適切に保護を与えるＬＥＤを、確実かつ低コストで製造することが必要である。
【図面の簡単な説明】
【０００４】
【図１】図１は、先行技術に従って構成された発光ダイオードの一部の横断面図である。
【図２】図２は、本発明の実施形態に従って構成および一体化された静電気放電デバイスを有するＳＳＬデバイスの横断面図である。
【図３Ａ】本発明の実施形態に従ってＳＳＬデバイスを形成するプロセスを受けるマイクロエレクトロニクス基板および関連する静電気放電デバイスの一部の横断面図である。
【図３Ｂ】本発明の実施形態に従ってＳＳＬデバイスを形成するプロセスを受けるマイクロエレクトロニクス基板および関連する静電気放電デバイスの一部の横断面図である。
【図３Ｃ】本発明の実施形態に従ってＳＳＬデバイスを形成するプロセスを受けるマイクロエレクトロニクス基板および関連する静電気放電デバイスの一部の横断面図である。
【図３Ｄ】本発明の実施形態に従ってＳＳＬデバイスを形成するプロセスを受けるマイクロエレクトロニクス基板および関連する静電気放電デバイスの一部の横断面図である。
【図３Ｅ】本発明の実施形態に従ってＳＳＬデバイスを形成するプロセスを受けるマイクロエレクトロニクス基板および関連する静電気放電デバイスの一部の横断面図である。
【図３Ｆ】本発明の実施形態に従ってＳＳＬデバイスを形成するプロセスを受けるマイクロエレクトロニクス基板および関連する静電気放電デバイスの一部の横断面図である。
【図３Ｇ】本発明の実施形態に従ってＳＳＬデバイスを形成するプロセスを受けるマイクロエレクトロニクス基板および関連する静電気放電デバイスの一部の横断面図である。
【図４】図４は、本発明の実施形態に従って構成および一体化された静電気放電デバイスを有するＳＳＬデバイスの横断面図である。
【図５Ａ】本発明の実施形態に従った図４のＳＳＬデバイスの動作中における横断面図である。
【図５Ｂ】本発明の実施形態に従った図４のＳＳＬデバイスの動作中における横断面図である。
【発明を実施するための形態】
【０００５】
代表的なＳＳＴデバイスの数個の実施形態およびＳＳＴデバイスを製造する関連方法の具体的な詳細を以下に説明する。「ＳＳＴ」との用語は、電気エネルギーを、可視、紫外、赤外および／またはその他のスペクトルの電磁放射に変換する活性媒体としての半導体材料を含むソリッドステート変換デバイスを広く指す。例えば、ＳＳＴは、ソリッドステート光エミッタ（例えばＬＥＤ、レーザダイオード等）および／または電気フィラメント、プラズマまたはガス以外の発光の他のソースを含む。別の実施形態では、ＳＳＴは電磁放射を電気に変換するソリッドステートデバイスを含むことができる。ソリッドステートエミッタ（ＳＳＥ）との用語は、一般に、可視、紫外、赤外および／またはその他のスペクトルの電磁放射に電気エネルギーを変換するソリッドステート部品または発光構造体を指す。ＳＳＥは、電気エネルギーを所望のスペクトルの電磁放射に変換する半導体ＬＥＤ、ＰＬＥＤ、ＯＬＥＤおよび／またはソリッドステートデバイスの他の種類を含む。本開示の技術の特定の例を、ＳＳＴデバイスの特定の種類を表すソリッドステート発光（ＳＳＬ）デバイスを参照して、以下に説明する。別の実施形態では、開示された技術は他のＳＳＴデバイスに適用される。当業者には、ここに開示された新規な技術は付加的な実施形態を有しても、逆に、この技術は、図２〜５Ｂを参照して下に説明する実施形態の詳細のうちの一部を省略して実施してもよいことが理解されよう。
【０００６】
特定の実施形態では、静電気放電デバイスは、独立型ユニットとして、静電気放電デバイスを予め形成することなくソリッドステートエミッタの上に形成され、次いで、ユニットとして、静電気放電デバイスを電気的および／または物理的にＳＳＥに取り付けられる。従って、ソリッドステートエミッタの上で静電気放電デバイスを形成することは、ソリッドステートエミッタの半導体表面上に、または中間の表面、たとえば導電性および／または反射表面上に、直接に静電気放電デバイスを形成することを含んでもよい。特定の実施形態では、ソリッドステートエミッタおよび静電気放電デバイスの両方とも、同じエピタキシャル基板から形成される。別の実施形態では、ソリッドステートエミッタをエピタキシャル基板上に形成することができ、また、静電気放電デバイスは、ソリッドステートエミッタ上に形成することができ、得られたＳＳＬデバイスが最終使用として完成する前にエピタキシャル基板は除去される。
【０００７】
図２は、本発明で開示された技術の実施形態に従って構成されるＳＳＬデバイス２００の横断面図である。ＳＳＬデバイス２００は、支持体基板２３０に搭載されあるいは支持されるＳＳＥ２０２を有していてもよい。ＳＳＬデバイス２００は、ＳＳＥ２０２に搭載される静電気放電デバイス２５０を更に含む。下記にさらに記載するように、例えば、信頼性および／または製造性を向上させるため、静電気放電デバイス２５０は、ＳＳＬデバイス２００（特にＳＳＥ２０２）と一体となるように製造することができる。
【０００８】
ＳＳＥ２０２は、第１および第２の半導体材料２０４，２０８の間に、第１の半導体材料２０４、第２の半導体材料２０８および活性領域２０６を含んでいてもよい。一実施形態では、第１の半導体材料２０４は、Ｐ型ガリウム窒化物（ＧａＮ）材料であり、活性領域２０６は、インジウムガリウム窒化物（ＩｎＧａＮ）材料であり、第２の半導体材料２０８は、Ｎ型ＧａＮ材料である。別の実施形態では、ＳＳＥ構造２０２の半導体材料は、ヒ化ガリウム（ＧａＡｓ）、アルミニウムヒ化ガリウム（ＡｌＧａＡｓ）、ヒ化ガリウムリン化物（ＧａＡｓＰ）、アルミニウムガリウムリン化インジウム（ＡｌＧａＩｎＰ）、リン化ガリウム（ＩＩＩ）（ＧａＰ）、セレン化亜鉛（ＺｎＳｅ）、窒化ホウ素（ＢＮ）、アルミニウム窒化物（ＡｌＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、アルミニウムガリウムインジウム窒化物（ＡｌＧａＩｎＮ）および／または適切な別の半導体材料の少なくとも一つを含むことができる。
【０００９】
例示された静電気放電デバイス２５０は、エピタキシャル基板２１０（例えばエピタキシャル成長基板）および半導体材料２１６（例えば緩衝材）を含む。静電気放電デバイス２５０は、ＳＳＥ２０２の静電気放電デバイス２５０および一部を貫通するビア２４０に電気的に接続される第１のコンタクト２４６（例えば、第１の導電性材料から形成）を更に含む。第１のコンタクト２４６は、活性領域２０６の下で導電性（および典型的には反射）材料２２０に電気的に接続し、電源またはシンクを有するインタフェース用外部端子を提供することができる。従って、導電性材料２２０は、Ｐーコンタクトとして動作する。第１のコンタクト２４６は、ビア２４０内で、絶縁体２４２により、周囲の半導体材料２１６およびＳＳＥ２０２の一部から電気的に絶縁される。例示された静電気放電デバイス２５０は、ＳＳＥ２０２のＮ−コンタクトを兼ねる第２のコンタクト２４８（例えば、第２の導電性材料から形成）を更に含む。従って、第２のコンタクト２４８は、例えば、Ｎ型材料２０８と接触して、ＳＳＥ２０２の上側表面２０９上に延長することができる。第２のコンタクト２４８は、第２の絶縁体２４４によって半導体材料２１６から電気的に絶縁される、また、活性領域２０６からＳＳＬデバイス２００を通して外へ通過する放射（例えば可視光）を可能にするために透明である。例示された実施形態では、第１のコンタクト２４６および第２のコンタクト２４８は、ＳＳＥ２０２および静電気放電デバイス２５０によって共有される。より具体的には、第１のコンタクト２４６は、ＳＳＥ２０２の第１の半導体層２０４および静電気放電デバイス２５０のエピタキシャル基板２１０の両方に電気的に結合される。第２のコンタクト２４８は、ＳＳＥ２０２の第２の半導体層２０８および静電気放電デバイス２５０のエピタキシャル基板２１０の両方に、電気的に結合される。従って、静電気放電デバイス２５０は、ＳＳＥ２０２と並列に接続される。第１のコンタクト２４６、第２のコンタクト２４８およびビア２４０を介して電気経路を形成する導電性材料は、同じであっても異なっていてもよく、これは特定の実施形態による。例えば、ビア２４０は、第１の導電性材料と同じ第３の導電性材料を含むことができるが、これは、別個のステップで成膜してもよい。
【００１０】
ＳＳＬデバイス２００は、電源２７０に接続され、電源２７０は、コントローラ２８０に接続される。電源２７０は、コントローラ２８０の指示により、ＳＳＬデバイス２００に電流を供給する。
【００１１】
通常の動作時は、電流が第１の半導体材料２０４から第２の半導体材料２０８へ流れると、チャージ−キャリアが第２の半導体材料２０８から第１の半導体材料２０４へと流れ、活性領域２０６が放射を発する。この放射は、導電性反射材料２２０によって、外に反射される。静電気放電デバイス２５０は、第１のコンタクト２４６と第２のコンタクト２４８との間に流れる付加的な電流経路を提供する。特に、第１のコンタクト２４６および第２のコンタクト２４８の間のエピタキシャル基板２１０は、ＳＳＥ２０２と並列かつ逆極性のダイオードを形成することができる。通常の動作条件の間、エピタキシャル基板２１０のバイアスは、それを通して第１のコンタクト２４６から第２のコンタクト２４８への電流の流れを防止し、ＳＳＥ２０２を電流が通過することを強制する。顕著な逆電圧（例えば、静電気放電現象中等）がコンタクト２４６および２４８に生じれば、エピタキシャル基板２１０は、逆方向への導電性が非常に高くなり、その中を逆電流が流れるようになり、したがって、ＳＳＬデバイスを逆電流から保護することができる。
【００１２】
本技術は、ＳＳＬデバイスを製造する方法を更に含む。例えば、ＳＳＬデバイスを形成する一つの方法は、共通のエピタキシャル基板からＳＳＥおよび静電気放電デバイスを形成することを含んでもよい。図３Ａ〜３Ｇを参照して、このプロセスの代表的なステップをさらに詳細に以下に説明する。
【００１３】
図３Ａ〜３Ｇは、本技術の実施形態に従った、上記の実施形態のＳＳＬデバイス２００を形成するプロセスを受ける、マイクロエレクトロニクス基板３００の一部の部分概略横断面図である。図３Ａは、半導体材料２１６（例えば緩衝材）をエピタキシャル基板２１０（例えば成長基板）上に配置した後の基板３００を示す。エピタキシャル基板２１０は、シリコン（例えばＳｉ（１，０，０）またはＳｉ（１，１，１））、ＧａＡｓ、炭化ケイ素（ＳｉＣ）、ポリアルミニウム窒化物（ｐＡｌＮ）、シリコンエピタキシャル表面（例えばポリアルミニウム窒化物のシリコン）を有する加工基板、および／または他の適切な材料であってもよい。半導体材料２１６は、エピタキシャル基板２１０と同じ材料、またはエピタキシャル基板２１０に接着した別個の材料であってもよい。例えば、エピタキシャル基板２１０はｐＡｌＮであっていてもよく、半導体材料２１６はＳｉ（１，１，１）であってもよい。これらの実施形態のいずれかでは、ＳＳＥ２０２は、半導体材料２１６上に形成される。
【００１４】
ＳＳＥ２０２は、第１の半導体材料２０４、活性領域２０６および第２の半導体材料２０８を含み、これらは、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）、原子層堆積（ＡＬＤ）、めっき、または半導体製造の従来技術で知られる他の技術により、順に堆積、あるいは他の手法で形成することができる。図３Ａに示す実施形態では、第２の半導体材料２０８は、半導体材料２１６上に成長または形成され、活性領域２０６は、第２の半導体材料２０８上に成長または形成され、第１の半導体材料２０４は、活性領域２０６上に成長または形成される。一実施形態では、（図２を参照して上記したように）Ｎ型ＧａＮは、エピタキシャル基板２１０の近くに配置されるが、別の実施形態では、Ｐ型ＧａＮが、エピタキシャル基板２１０の近くに配置される。別の実施形態では、ＳＳＥ２０２は、付加的な緩衝材料、応力制御材料または他の材料を含むことができ、これらの材料は、従来技術で既知の他の構成を有することができる。
【００１５】
図３Ａに示される実施形態では、導電性、反射材料２２０ａは、第１の半導体材料２０４の上に形成される。導電反射材料２２０ａは、図２に関して上記したように、電気的接触を提供することができ、かつ、活性領域２０６から発される光を、第１の半導体材料２０４、活性領域２０６および第２の半導体材料２０８を通して反射し返すことができるような、銀（Ａｇ）、金（Ａｕ）、金−すず（ＡｕＳｎ）、銀−すず（ＡｇＳｎ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、またはその他の適切な材料を用いることができる。導電性、反射材料２２０ａは、熱伝導率、電気伝導率、および／または反射する光の色に基づいて選択することができる。例えば、銀は一般に、反射光の色を変更しない。金、銅または他の色のついた反射材料は、光の色に影響を及ぼし得るので、ＳＳＥ２０２が発する光が所望の色を生成するように選択することができる。導電性、反射材料２２０ａは、第１の半導体材料２０４上に直接に成膜することができ、あるいは、透過性の電気導電性材料２２１（破線に示す）を、第１の半導体材料２０４と反射材料２２０ａとの間に配置することができる。透明導電性材料２２１は、インジウムすず酸化物（ＩＴＯ）または、透明で、導電性を有し、第１の半導体材料２０４に反射材料２２０ａを付着または結合する他の適切な材料としてもよい。透明導電性材料２２１および反射材料２２０ａは、ＣＶＤ、ＰＶＤ、ＡＬＤ、めっきまたは半導体製造従来技術に既知の他の技術を使って成膜することができる。従って、透明導電性材料２２１および／または反射材料２２０ａは、ＳＳＥ２０２に隣接して（例えば接触して）、導電性構造２２２を形成することができる。
【００１６】
図３Ｂは、ＳＳＥ２０２に結合または取り付けた支持体基板２３０の実施形態を例示する。支持体基板２３０は、随意、後方反射材料２２０ｂを含むことができる。後方反射材料２２０ｂは、高圧および／または高温のプロセスを用いて、反射材料２２０ａに結合または取り付けられる。
【００１７】
図３Ｃは、結合された反射材料２２０ａ，２２０ｂ（図３Ｂ）が、組み合わせられた反射材料２２０を形成する実施形態を示す。また、例えば裏面研削を行うことにより、エピタキシャル基板２１０は薄型化される。この点で、残っているエピタキシャル基板２１０にＰ型ドーパント（例えばボロン）を注入して、その下のシリコンまたは他の半導体材料２１６とＰＮ接合を形成することができる。別の実施形態では、基板２１０は前のステップでドーパント注入が可能である。いずれの実施形態でも、ＳＳＥ２０２の形成を容易にするために半導体材料２１６が典型的にはバッファ層を含むため、およびバッファ層がノンドープのバンドギャップの大きな半導体層（例えばＧａＮ、ＡｌＧａＮまたはＡｌＮ）を典型的には含むため、ｐｎ接合は、電気的にＳＳＥ２０２を形成するエピタキシャル接合から絶縁される。
【００１８】
図３Ｄは、裏面研削後、基板３００を裏返しにした後およびエピタキシャル基板２１０に不純物を注入した後の、マイクロエレクトロニクス基板３００を例示する。半導体材料２１６およびエピタキシャル基板２１０の大部分は、研削、エッチングおよび／または他のプロセスを用いて除去され、第２の半導体材料２０８の外面２０９またはＳＳＥ２０２の他の一部が露出する。半導体材料２１６およびエピタキシャル基板２１０の一部が、ＳＳＥ２０２上に残留し、静電気放電デバイス２５０を形成する。これは、ＳＳＥ２０２およびＳＳＬ３００と一体に静電気放電デバイス２５０を製造することができる一方法である。さらなる実施形態では、例えば、表面２０９が選択的にエッチングないし処理された後、ＳＳＥ２０２と一体に複数の静電気放電デバイス２５０を形成するため、同一または同様の技術を用いることができる。
【００１９】
図３Ｅは、ビア２４０が静電気放電デバイス２５０および一部ＳＳＥ２０２を貫通して形成された後の、マイクロエレクトロニクス基板３００を例示する。ビア２４０は、穿孔、エッチング、または半導体製造従来技術で既知の他の技術によって形成することができる。ビア２４０は、側壁２４１を含み、第１の半導体材料２０４と導通する反射材料２２０へのアクセスを提供する。別の実施形態では、ビア２４０は、第１の半導体材料２０４と直接に電気接触する導電性材料２２１へのアクセスを提供する。図３Ｆは、第１の絶縁物２４２がビア２４０内に成膜または形成された後および第２の絶縁物２４４が静電気放電デバイス２５０の水平側壁上に成膜または形成された後の、マイクロエレクトロニクス基板３００を示す。
【００２０】
図３Ｇは、導電材料が第１の絶縁物２４２の内側のビア２４０中に成膜または形成された後および第１のコンタクト２４６が形成された後の、マイクロエレクトロニクス基板３００を示す。第１のコンタクト２４６は、銀（Ａｇ）、金（Ａｕ）、金−すず（ＡｕＳｎ）、銀−すず（ＡｇＳｎ）、銅（Ｃｕ）、アルミニウム（Ａｌ）および／または他の導電性材料を備えることができる。第１のコンタクト２４６は、第１の絶縁物２４２によって、半導体材料２１６およびＳＳＥ２０２から絶縁される。第２のコンタクト２４８は、ＳＳＥ２０２の外面２０９上および静電気放電デバイス２５０のエピタキシャル基板２１０上に、堆積、配置または形成される。第２の絶縁物２４４は、半導体材料２１６から第２のコンタクト２４８を絶縁する。
【００２１】
選択された実施形態では、レンズ（図３Ｇに図示せず）が、ＳＳＥ２０２の上に形成されてもよい。レンズは、シリコーン、ポリメタアクリル酸メチル（ＰＭＭＡ）、樹脂、またはＳＳＥ２０２が発する放射を透過するのに適した特性を有する他の材料から製造される光透過材料を含むことができる。レンズを、ＳＳＥ２０２の上に配置して、ＳＳＥ２０２が発して反射材料２２０が反射する光が、レンズを通過するようにすることができる。レンズは、ＳＳＥ２０２が発した光の方向を、レンズから出た時に回析ないし変化するような、湾曲状形状等の各種光学形状を含むことができる。
【００２２】
一体型静電気放電デバイス２５０の実施形態は、従来のシステムに対する数個の利点を提供する。例えば、特定の実施形態では、静電気放電デバイス２５０は、ＳＳＥ２０２を形成するためにも用いる材料（例えばエピタキシャル基板２１０および半導体材料２１６）を有しているため、静電デバイスを別々に形成する場合に比べて、材料コストを低減することができる。さらに、別個の静電気放電ダイを有する従来のシステムは、ＳＳＥ２０２にすぐ近くにダイを配置するための付加的なピックアンドプレースステップが必要となる。またさらに、この従来のシステムは、静電デバイスをＳＳＥに接続する付加的および／または別個の電気接続を形成することが必要となる。
【００２３】
図４は、本技術のさらなる実施形態に従って構成される静電気放電デバイス４５０を有するＳＳＬデバイス４００の横断面図である。ＳＳＬデバイス４００は、図２〜３Ｇに関して上記したものとほぼ同じ数個の特徴を有することができる。例えば、ＳＳＬデバイス４００は、ＳＳＥ２０２を含むことができ、これは順番に第１の半導体材料２０４（例えばＰ型材料）、第２の半導体材料２０８（例えばｎ型材料）、および第１および第２の半導体材料２０４，２０８の間の動作領域２０６を含むことができる。ＳＳＬデバイス４００は、支持体基板２３０およびＳＳＥ２０２の間に反射材料２２０を更に有することができる。典型的には、ＳＳＥ２０２および反射／導電性材料２２０は、エピタキシャル基板２１０（図４の中に破線で示す）上に形成される。ＳＳＥ２０２をエピタキシャル基板２１０により支持しながら、静電気放電デバイス４５０を形成しＳＳＥに電気的に静電気放電デバイス４５０を接続する構造を、ＳＳＥ２０２上に形成することができる。次いで、エピタキシャル基板２１０を除去することができる。
【００２４】
例示された実施形態では、静電気放電デバイス４５０はＳＳＥ２０２上に製造され、ＳＳＥ２０２および静電気放電デバイス４５０は共に、基板２３０に搭載され、静電気放電デバイス４５０は基板２３０とＳＳＥ２０２との間に配置される。典型的には、ＳＳＥ２０２が図４に示す方向から逆向きにされている時で、かつ、基板２３０が取り付けられる前に、静電気放電デバイス４５０を形成する製造ステップが実行される。静電気放電デバイス４５０は、複数の静電接合部４６０（第１〜第３の接合部４６０ａ〜４６０ｃとして各個に識別）を含むことができる。各静電の接合４６０は、第１の導電材料４５４（参照番号４５４ａ〜４５４ｃと各個に識別）、中間の材料４５６（参照番号４５６ａ〜４５６ｃと各個に識別）、および第２の導電材料４５８（参照番号４５８ａ〜４５８ｃと各個に識別）を含むことができる。これら材料は、様々な適切な成膜、マスキングおよび／またはエッチング過程のいずれかを用いて配置することができる。これらの材料は、発光機能を実行することを要求されないので、ＳＳＥ２０２を形成している材料と異なっていてもよい。上記の通り、また、当業者によって理解されるように、ＳＳＬ４００が図４に示される方向に対して反転している間、これらの技術を用いて、ＳＳＥ２０２上に連続的に、例示された層を形成する。絶縁材料４６１の一つ以上が、第１の半導体材料２０４からおよび／または支持体基板２３０から、層を電気的に絶縁する。
【００２５】
中間の材料４５６は、第１の導電材料４５４および第２の導電材料４５８とは異なる電気的特性を有することができる。実施形態では、中間の材料４５６は、半導体（例えばアモルファスＳｉ）または金属であってもよい。１つの接合部（例えば第１の接合部４６０ａ）の第１の導電材料４５４ａは、隣接の接合部（例えば第２の接合部４６０ｂ）の第２の導電材料４５８ｂに電気的に接続する。例示された静電気放電デバイス４５０では、直列に配置される三つ接合部４６０を含むが、さらに別の実施形態で、より多い、または少ない数の接合部４６０を用いてもよい。さらに、静電気放電デバイス４５０に対して異なる電流−ハンドリングキャパシティーを得るため、接合部４６０のサイズを変更し、および／または、複数の接合部４６０を並列に配置することができる。
【００２６】
静電気放電デバイス４５０は、第１のビア４４９に配置され接合部４６０の各部の間（例えば、第３の接合部４６０ｃの第１の金属層４５４ｃに）および第２の半導体材料２０８を電気的に接続する第１のコンタクト４４８を更に有することができる。静電気放電デバイス４５０は、さらに、静電気放電デバイス４５０を貫通する第２のビア４４０に配置される第２のコンタクト４４６を含む。第２のコンタクト４４６は、接合部４６０（例えば第１の接合部４６０ａの第２の金属層４５８ａ）を反射材料２２０に電気的に接続させ、あるいはまた別の実施形態では、別個の導電性層にまたは第１の半導体材料２０４に電気的に接続させる。基板２３０は、第２のコンタクト４４６に電流のルートを与えるべく、導電性とすることができる。絶縁材料４６１は、第１および第２のコンタクト４４６，４４８を、隣接の構造体から電気的に絶縁する。
【００２７】
実施形態では、静電気放電デバイス４５０の構成部分は、ＰＶＤ、ＡＬＤ、めっきまたは半導体製造従来技術で既知の他の技術によって、ＳＳＥ２０２上に成膜される。第１および第２のビア４４９，４４０は、図３Ｅに関して上述した方法を用いて静電気放電デバイス４５０および／またはＳＳＥ２０２に形成することができる。代表的な実施形態では、基板２３０が取り付けられる前に、静電気放電デバイス４５０はＳＳＥ２０２上に形成される。実施形態では、静電気放電デバイス４５０は、ボンディング層により、基板および／またはＳＳＥ２０２に取り付けることができる。さらにそれ以上の実施形態では、静電気放電デバイス４５０は、基板２３０なしでＳＳＥ２０２の外表面の一部に配置することができる。
【００２８】
図５Ａおよび５Ｂは、技術の実施形態に従った動作中における図４のＳＳＬデバイス４００の横断面図である。正常動作時、図５Ａに例示されるように、電流は、矢印の方向に、第２のコンタクト４４６から第１の半導体材料２０４まで、ＳＳＥ２０２を通って第２の半導体材料２０８へ、そして先に述べたように、第１のコンタクト４４８に流れる。図５Ｂに例示されるように、矢印で例示されるような接合部４６０を通る逆電流の経路を提供することによって、静電気放電現象の間、ＳＳＬデバイス４００は逆電流から保護される。逆電流は、ＳＳＥ２０２を通るのではなく、基板２３０を通るように向けられることができる。
【００２９】
上記の数個の実施形態のうち一つの特徴としては、ソリッドステートエミッタおよび関連する静電気放電デバイスは、一体となるよう形成することができる。例えば、静電気放電デバイスは、同一基板の一部から形成することができ、図２−３Ｇを参照して上述したように、その上にソリッドステートエミッタ構成部分が形成される。図４および５を参照して記載される実施形態では、同一のエピタキシャル基板が、ソリッドステートエミッタおよび静電気放電デバイスの両方に用いられるわけではないが、静電気放電デバイスを形成する構成部分を、ソリッドステートエミッタ上にインシチュウ（ｉｎ  ｓｉｔｕ）に形成することができる。後者の手法の利点は、静電気放電デバイスを、ソリッドステートエミッタの、ソリッドステートエミッタが発される光の経路から反対の側となるよう、形成することができる点にある。従って、静電気放電デバイスの存在は、光または他の放射を発するソリッドステートエミッタの能力を妨げない。
【００３０】
前述の実施形態のいずれかでは、一体的に形成された静電気放電デバイスおよびソリッドステートエミッタは、一体的に形成されたコンタクトを共有することができる。特に、ソリッドステート発光装置の同一コンタクトは、ソリッドステートエミッタおよび静電気放電デバイスの両方に電流を提供する。コンタクトは、ソリッドステートエミッタおよび静電気放電デバイスの両方に対して、外からアクセス可能な唯一の活性電気コンタクトであってもよい。その結果、製造業者は、ソリッドステートエミッタに別に電気的に静電気放電デバイスを接続する必要はなく、その代わりに、静電気放電デバイス自体を形成することで同時に電気コンタクトを形成することができる。これらの実施形態のいずれかでは、一つの基板または支持部材は、ソリッドステートエミッタおよび静電気放電デバイスの両方を搭載することができる。静電気放電デバイスは、プリフォーム構造でなく、従って、ユニットとしてソリッドステートエミッタに取り付け取り外し可能でなく、ソリッドステートエミッタを損傷または動作不能にすることはない。更に、ソリッドステートエミッタおよび静電気放電デバイスは、別々にアドレス可能でない。すなわち、ソリッドステートエミッタに提供される電流は、静電気放電デバイスにも提供される。従って、ソリッドステートエミッタおよび静電気放電デバイスは、一つのパッケージ中に共に電気的に接続される２つの別個のダイとして形成されるのではなく、一つのチップまたはダイとして形成される。
【００３１】
本技術の具体的な実施形態は、例示目的でここに提示されており、開示内容から逸脱することなく各種の変更を行うことができることが、前述より理解されよう。例えば、上記の実施形態の一部では、静電気放電デバイスをダイオードとして説明した。別の実施形態では、静電気放電デバイスは、異なる非線形回路成分を含むことができる。特定の実施形態で上記に検討したように、ＳＳＥを大きい逆電圧から保護するよう、静電気放電デバイスを構成し接続する。別の実施形態では、静電気放電デバイスは、ＳＳＥに対して大きい順方向電圧を妨げるために順方向バイアスに接続することができる。さらなる実施形態では、高順方向電圧および高逆方向電圧の両方から保護するため、ＳＳＥを、ＥＳＤデバイスの両方のタイプに接続することができる。さらに、特定の実施形態では、特定のＳＳＬデバイスに対して、静電気放電デバイス内の静電気放電デバイスまたは静電接合部の数は、多くても少なくてもよい。さらに、異なる開示の実施形態において、ＳＳＥおよび基板材料の選択を変えてもよい。特定の実施形態では、ＥＳＤデバイスを、上記の発光変換デバイス以外のソリッドステート変換デバイスを保護するために用いることができる。実施形態の特定のデバイスを、他の実施形態のデバイスに加えてまたはその代わりに、他の実施形態と組み合わせてもよい。従って、本開示は、ここに明示または記載されない他の実施形態を、カバーすることができる。
【図１】
0006109174.tif 000002
【図２】
0006109174.tif 000003
【図３Ａ】
0006109174.tif 000004
【図３Ｂ】
0006109174.tif 000005
【図３Ｃ】
0006109174.tif 000006
【図３Ｄ】
0006109174.tif 000007
【図３Ｅ】
0006109174.tif 000008
【図３Ｆ】
0006109174.tif 000009
【図３Ｇ】
0006109174.tif 000010
【図４】
0006109174.tif 000011
【図５Ａ】
0006109174.tif 000012
【図５Ｂ】
0006109174.tif 000013