(57)【要約】【課題】  本発明は、放送信号を送信する装置を提供する。【解決手段】  放送信号送信方法は、少なくとも一つのサービスコンポーネントを搬送するデータ送信チャネルのそれぞれに対応するデータをエンコードするステップ、前記エンコードされたデータを含む少なくとも一つの信号フレームをビルドするステップ、前記少なくとも一つの信号フレームをＯＦＤＭスキームを用いてモジュレートするステップ、及び前記少なくとも一つのモジュレートされた信号フレームを搬送する放送信号を送信するステップを含むことができる。【代表図】  図１
2016541186.tif 000002
【特許請求の範囲】
【請求項１】
放送信号を送信する方法において、
少なくとも一つのサービスコンポーネントを搬送するデータ送信チャネルのそれぞれに対応するデータをエンコードするステップ；
前記エンコードされたデータを含む少なくとも一つの信号フレームをビルドするステップ；
ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘ）方法によって前記ビルドされた少なくとも一つの信号フレーム内のデータを変調するステップ；及び
前記変調されたデータを有する放送信号を送信するステップ；を含む、放送信号送信方法。
【請求項２】
前記放送信号送信方法は、シグナリングデータをエンコードするステップをさらに含み、ここで、前記シグナリングデータは、静的データ及び動的データを含み、前記各信号フレームのそれぞれはスーパーフレームに含まれ、前記各信号フレームのそれぞれは、前記エンコードされたサービスデータ及び前記エンコードされたシグナリングデータを含み、前記各信号フレームのそれぞれは各放送サービスのうち一つに属し、前記静的データは、前記スーパーフレームの期間の間前記各放送サービスに属した前記各信号フレーム内で一定の値を有し、前記動的データは前記各信号フレームごとに変更される、請求項１に記載の放送信号送信方法。
【請求項３】
前記シグナリングデータをエンコードするステップは、
前記シグナリングデータにパディングデータを挿入するステップ；及び
前記パディングが行われたシグナリングデータを前記シグナリングデータの量に基づいて分割するステップ；を含む、請求項２に記載の放送信号送信方法。
【請求項４】
前記シグナリングデータに対するエンコーディングステップは、
前記シグナリングデータをスクランブルするステップ；及び
前記スクランブルされたシグナリングデータに対してＦＥＣエンコーディングを行うステップ；を含む、請求項３に記載の放送信号送信方法。
【請求項５】
前記エンコードされたシグナリングデータは、現在の信号フレームのための情報を含み、ここで、前記エンコードされたシグナリングデータは、次の信号フレームのための情報をさらに含み、前記次の信号フレームのための情報は、前記現在の信号フレームのための情報より前側に位置する、請求項２に記載の放送信号送信方法。
【請求項６】
前記放送信号送信方法は、
前記次の信号フレームのための情報のＦＥＣブロックのコードレート及びその量によって前記次の信号フレームのための付加パリティビットを追加するステップをさらに含む、請求項５に記載の放送信号送信方法。
【請求項７】
スーパーフレームに含まれた少なくとも一つの信号フレームを含む放送信号を受信するステップ；
前記受信された放送信号をＯＦＤＭスキームを用いて復調するステップ；
前記復調された放送信号から少なくとも一つの信号フレームをパースするステップ―ここで、前記信号フレームは、シグナリングデータ、緊急に対する情報データ及びデータを含み、前記データは、複数のデータ送信チャネルのそれぞれに対応する出力であり、前記データ送信チャネルのそれぞれは少なくとも一つのサービスコンポーネントを搬送する。―；及び
前記データをデコードするステップ；を含む放送信号受信方法。
【請求項８】
前記放送信号受信方法は、シグナリングデータをデコードするステップをさらに含み、ここで、前記シグナリングデータは、静的データ及び動的データを含み、前記各信号フレームのそれぞれは各放送サービスのうち一つに属し、前記静的データは、前記スーパーフレームの期間の間前記各放送サービスに属した前記各信号フレーム内で一定の値を有し、前記動的データは前記各信号フレームごとに変更される、請求項７に記載の放送信号送信方法。
【請求項９】
前記シグナリングデータに対するデコーディングステップは、
前記シグナリングデータに対してＦＥＣデコーディングを行うステップ；及び
前記シグナリングデータをデスクランブルするステップ；を含む、請求項８に記載の放送信号受信方法。
【請求項１０】
前記シグナリングデータに対するデコーディングステップは、
前記ＦＥＣデコーディングが行われたシグナリングデータを合成するステップ；及び
前記シグナリングデータの各シグナリングフィールドをパースするステップ；を含む、請求項９に記載の放送信号受信方法。
【請求項１１】
前記シグナリングデータは、現在の信号フレームのための情報を含み、ここで、前記エンコードされたシグナリングデータは、次の信号フレームのための情報をさらに含み、前記次の信号フレームのための情報は、前記現在の信号フレームのための情報より前側に位置する、請求項８に記載の放送信号受信方法。
【請求項１２】
前記シグナリングデータをデコードするステップは、前記次の信号フレームに対する情報に基づいて決定されたＦＥＣブロックのコードレート及びその量にしたがって前記次の信号フレームのための付加パリティビットと共に前記情報をデコードする、請求項１１に記載の放送信号受信方法。
【請求項１３】
放送信号を送信する装置において、
少なくとも一つのサービスコンポーネントを搬送するデータ送信チャネルのそれぞれに対応するデータをエンコードするエンコーダ；
前記エンコードされたデータを含む少なくとも一つの信号フレームをビルドするフレームビルダ；
ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘ）方法によって前記ビルドされた少なくとも一つの信号フレーム内のデータを変調するモジュレータ；及び
前記変調されたデータを有する放送信号を送信するトランスミッタ；を含む、放送信号送信装置。
【請求項１４】
前記放送信号送信装置は、シグナリングデータをエンコードするエンコーダをさらに含み、ここで、前記シグナリングデータは、静的データ及び動的データを含み、前記各信号フレームのそれぞれはスーパーフレームに含まれ、前記各信号フレームのそれぞれは、前記エンコードされたサービスデータ及び前記エンコードされたシグナリングデータを含み、前記各信号フレームのそれぞれは各放送サービスのうち一つに属し、前記静的データは、前記スーパーフレームの期間の間前記各放送サービスに属した前記各信号フレーム内で一定の値を有し、前記動的データは前記各信号フレームごとに変更される、請求項１３に記載の放送信号送信装置。
【請求項１５】
前記シグナリングデータをエンコードする前記エンコーダは、
前記シグナリングデータにパディングデータを挿入するモジュール；及び
前記パディングが行われたシグナリングデータを前記シグナリングデータの量に基づいて分割するモジュール；を含む、請求項１４に記載の放送信号送信装置。
【請求項１６】
前記シグナリングデータをエンコードする前記エンコーダは、
前記シグナリングデータをスクランブルするスクランブラ；及び
前記スクランブルされたシグナリングデータに対してＦＥＣエンコーディングを行うエンコーダ；を含む、請求項１５に記載の放送信号送信装置。
【請求項１７】
前記エンコードされたシグナリングデータは、現在の信号フレームのための情報を含み、ここで、前記エンコードされたシグナリングデータは、次の信号フレームのための情報をさらに含み、前記次の信号フレームのための情報は、前記現在の信号フレームのための情報より前側に位置する、請求項１４に記載の放送信号送信装置。
【請求項１８】
前記放送信号送信装置は、
前記次の信号フレームのための情報のＦＥＣブロックのコードレート及びその量によって前記次の信号フレームのための付加パリティビットを追加する加算器をさらに含む、請求項１７に記載の放送信号送信方法。
【請求項１９】
スーパーフレームに含まれた少なくとも一つの信号フレームを含む放送信号を受信するレシーバ；
前記受信された放送信号をＯＦＤＭスキームを用いて復調するデモジュレータ；
前記復調された放送信号から少なくとも一つの信号フレームをパースするフレームパーサ―ここで、前記信号フレームは、シグナリングデータ、緊急に対する情報データ及びデータを含み、前記データは、複数のデータ送信チャネルのそれぞれに対応する出力であり、前記データ送信チャネルのそれぞれは少なくとも一つのサービスコンポーネントを搬送する。―；及び
前記データをデコードするデコーダ；を含む放送信号受信装置。
【請求項２０】
前記放送信号受信装置は、シグナリングデータをデコードするデコーダをさらに含み、ここで、前記シグナリングデータは、静的データ及び動的データを含み、前記各信号フレームのそれぞれは各放送サービスのうち一つに属し、前記静的データは、前記スーパーフレームの期間の間前記各放送サービスに属した前記各信号フレーム内で一定の値を有し、前記動的データは前記各信号フレームごとに変更される、請求項１９に記載の放送信号送信装置。
【請求項２１】
前記シグナリングデータをデコードするデコーダは、
前記シグナリングデータに対してＦＥＣデコーディングを行うデコーダ；及び
前記シグナリングデータをデスクランブルするデスクランブラ；を含む、請求項２０に記載の放送信号受信装置。
【請求項２２】
前記シグナリングデータをデコードするデコーダは、
前記ＦＥＣデコードされたシグナリングデータを合成する合成器；及び
前記シグナリングデータの各シグナリングフィールドをパースするパーサ；を含む、請求項２１に記載の放送信号受信装置。
【請求項２３】
前記シグナリングデータは、現在の信号フレームのための情報を含み、ここで、前記エンコードされたシグナリングデータは、次の信号フレームのための情報をさらに含み、前記次の信号フレームのための情報は、前記現在の信号フレームのための情報より前側に位置する、請求項２０に記載の放送信号受信装置。
【請求項２４】
前記シグナリングデータをデコードするデコーダは、前記次の信号フレームに対する情報に基づいて決定されたＦＥＣブロックのコードレート及びその量にしたがって前記次の信号フレームのための付加パリティビットと共に前記情報をデコードする、請求項２３に記載の放送信号受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放送信号送信装置、放送信号受信装置、放送信号を送受信する方法に関する。
【背景技術】
【０００２】
アナログ放送信号の送信が終了すると共に、デジタル放送信号を送受信する多様な技術が開発されている。デジタル放送信号は、アナログ放送信号より多量のビデオ／オーディオデータを含むことができ、ビデオ／オーディオデータに加えて、多様なタイプの追加データをさらに含むことができる。
【０００３】
すなわち、デジタル放送システムは、高画質（ＨＤ；ｈｉｇｈ  ｄｅｆｉｎｉｔｉｏｎ）映像、マルチチャネルオーディオ及び多様な追加サービスを提供することができる。しかし、デジタル放送のためには、多量のデータを送信するためのデータ送信効率、送受信ネットワークのロバスト性（ｒｏｂｕｓｔｎｅｓｓ）及びモバイル受信装備を考慮したネットワーク柔軟性が改善される必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、放送信号を送信し、時間領域で２個以上の異なる放送サービスを提供する放送送受信システムのデータをマルチプレクスし、同一のＲＦ信号帯域幅を通じてマルチプレクスされたデータを送信する装置及び方法、及びそれに対応する放送信号を受信する装置及び方法を提供することにある。
【０００５】
本発明の他の目的は、放送信号を送信する装置、放送信号を受信する装置、及び放送信号を送受信し、コンポーネントによってサービスに対応するデータを分類し、各コンポーネントに対応するデータをデータパイプとして送信し、データを受信及び処理する方法を提供することにある。
【０００６】
本発明の他の目的は、放送信号を送信する装置、放送信号を受信する装置、及び放送信号を送受信し、放送信号を提供するのに必要なシグナリング情報をシグナルする方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の目的に従って目的及び他の利点を達成するために、具現され、広く記述されたように、本発明は、放送信号を送信する方法を提供する。放送信号を送信する方法は、サービスデータをエンコードするステップ；前記エンコードされたサービスデータを含む少なくとも一つの信号フレームをビルドするステップ―ここで、前記少なくとも一つの信号フレームは複数のＯＦＤＭシンボルを含む。―；前記ビルドされた少なくとも一つの信号フレーム内のデータをＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）方法によって変調するステップ；及び前記変調されたデータを有する放送信号を送信するステップ；を含む。
【発明の効果】
【０００８】
本発明は、各サービス又はサービスコンポーネントに対するＱｏＳ（Ｑｕａｌｉｔｙ  ｏｆ  Ｓｅｒｖｉｃｅｓ）を制御するサービス特性に応じてデータを処理し、多様な放送サービスを提供することができる。
【０００９】
本発明は、同一のＲＦ信号帯域幅を通じて多様な放送サービスを送信することによって、送信柔軟性を達成することができる。
【００１０】
本発明は、データ送信効率を改善し、ＭＩＭＯシステムを用いて放送信号の送受信のロバスト性を増加させることができる。
【００１１】
本発明によると、モバイル受信装備で又は室内環境でも、誤りなしでデジタル放送信号を受信可能な放送信号送信及び受信方法、及びその装置を提供することができる。
【図面の簡単な説明】
【００１２】
本発明の追加の理解を提供するために含まれ、本出願の一部に含まれたり、その一部を構成する添付の図面は、本発明の実施例を示し、説明と共に本発明の原理を説明する。
【図１】本発明の実施例によって未来の放送サービスのための放送信号を送信する装置の構造を示す図である。
【図２】本発明の一実施例に係る入力フォーマッティングブロックを示す図である。
【図３】本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。
【図４】本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。
【図５】本発明の実施例に係るＢＩＣＭブロックを示す図である。
【図６】本発明の他の実施例に係るＢＩＣＭブロックを示す図である。
【図７】本発明の一実施例に係るフレームビルディングブロックを示す図である。
【図８】本発明の実施例に係るＯＦＭＤ生成ブロックを示す図である。
【図９】本発明の実施例によって未来の放送サービスのための放送信号を受信する装置の構造を示す図である。
【図１０】本発明の実施例に係るフレーム構造を示す図である。
【図１１】本発明の実施例に係るフレームのシグナリング層構造を示す図である。
【図１２】本発明の実施例に係るプリアンブルシグナリングデータを示す図である。
【図１３】本発明の実施例に係るＰＬＳ１データを示す図である。
【図１４】本発明の実施例に係るＰＬＳ２データを示す図である。
【図１５】本発明の他の実施例に係るＰＬＳ２データを示す図である。
【図１６】本発明の実施例に係るフレームの論理構造を示す図である。
【図１７】本発明の実施例に係るＰＬＳマッピングを示す図である。
【図１８】本発明の実施例に係るＥＡＣマッピングを示す図である。
【図１９】本発明の実施例に係るＦＩＣマッピングを示す図である。
【図２０】本発明の実施例に係るＤＰのタイプを示す図である。
【図２１】本発明の実施例に係るＤＰマッピングを示す図である。
【図２２】本発明の実施例に係るＦＥＣ構造を示す図である。
【図２３】本発明の実施例に係るビットインタリービングを示す図である。
【図２４】本発明の実施例に係るセル―ワードデマルチプレキシングを示す図である。
【図２５】本発明の実施例に係る時間インタリービングを示す図である。
【図２６】本発明の実施例に係るツイスト行―列ブロックインタリーバの基本動作を示す図である。
【図２７】本発明の実施例に係るツイスト行―列ブロックインタリーバの動作を示す図である。
【図２８】本発明の実施例に係るツイスト行―列ブロックインタリーバの対角方向読み取りパターンを示す図である。
【図２９】本発明の実施例に係るそれぞれのインタリービングアレイからインタリーブされたＸＦＥＣＢＬＯＣＫを示す図である。
【図３０】本発明の一実施例に係るＰＬＳデータ保護過程を説明するブロック図である。
【図３１】本発明の一実施例に係る物理層シグナリング生成（Ｐｈｙｓｉｃａｌ  Ｌａｙｅｒ  Ｓｉｇｎａｌｉｎｇ  Ｇｅｎｅｒａｔｉｏｎ）ブロックの動作に対応するＰＬＳ２データの構造を示した図である。
【図３２】短縮／パンクチャされた（Ｓｈｏｒｔｅｎｅｄ／Ｐｕｎｃｔｕｒｅｄ）ＦＥＣエンコーダ（ＬＤＰＣ／ＢＣＨ）の動作に対応するＰＬＳデータ構造を示す図である。
【図３３】エンコードされたＰＬＳデータがＰＬＳ反復（ｒｅｐｅｔｉｔｉｏｎ）方式で各信号フレームに配置される過程を説明する図である。
【図３４】本発明の一実施例に係る放送信号受信装置がＰＬＳデータデコーディングを行う動作を示したブロック図である。
【図３５】本発明の一実施例に係る放送信号送信装置がＰＬＳデータをエンコードする動作を説明する図である。
【図３６】本発明の一実施例によるＰＬＳデータエンコーディング方法を示した図である。
【図３７】図３５〜図３６で説明した方式で再整列されたコードワードの一実施例を示した図である。
【図３８】本発明の他の実施例に係るＰＬＳ  ＦＥＣエンコーダでＰＬＳデータに対してＬＤＰＣエンコーディングを行うために適用可能な３つのタイプのマザーコード（Ｍｏｔｈｅｒ  Ｃｏｄｅ）の例示構造を示した図である。
【図３９】本発明の他の実施例に係るＬＤＰＣエンコーディングのために使用されるマザーコードタイプの選択及び短縮（ｓｈｏｒｔｅｎｉｎｇ）のサイズ決定過程を示すフローチャートである。
【図４０】本発明の他の実施例に係る適応パリティ（Ａｄａｐｔａｔｉｏｎ  Ｐａｒｉｔｙ）エンコーディング過程を示す図である。
【図４１】本発明の他の実施例に係るＰＬＳ  ＦＥＣエンコーダに入力されるＰＬＳデータに対してＬＤＰＣエンコーディングを行う前に、入力されるＰＬＳデータを分割するペイロード分割（Ｐａｙｌｏａｄ  Ｓｐｌｉｔｔｉｎｇ）方式を示す図である。
【図４２】本発明の他の実施例に係るＰＬＳ反復が行われ、フレームが出力される過程を示した図である。
【図４３】ＰＬＳ反復方式が適用された信号フレーム構造を示す図である。
【図４４】本発明の一実施例に係る放送信号送信方法を示したフローチャートである。
【図４５】本発明の一実施例に係る放送信号受信方法を示したフローチャートである。
【図４６】図３５〜図３７で説明したＰＬＳ１データのパーミュテーションパターン（ｐｅｒｍｕｔａｔｉｏｎ  ｐａｔｔｅｒｎ）及びパーミュテーション順序（ｐｅｒｍｕｔａｔｉｏｎ  ｏｒｄｅｒ）を示した表である。
【図４７】図３５〜図３７で説明したＰＬＳ２パーミュテーション順序を示した表である。
【発明を実施するための最善の形態】
【００１３】
以下、添付の図面を参照して本発明の好ましい実施例を説明する。添付の図面を参照して以下で説明する詳細な説明は、本発明によって具現可能な実施例のみを示すよりは、本発明の例示的な実施例を説明するためのものである。次の詳細な説明は、本発明の完璧な理解を提供するために特定の細部事項を含む。しかし、本発明が、このような特定の細部事項なしでも実行可能であることは当業者にとって自明である。
【００１４】
本発明で使用されるほとんどの用語は、本技術で広く使用されるものから選ばれたが、一部の用語は、出願人によって任意に選ばれたものであって、その意味は、必要に応じて次の説明で詳細に説明する。よって、本発明は、単純な名前又は意味よりは、用語の意図された意味に基づいて理解しなければならない。
【００１５】
本発明は、未来の放送サービスのための放送信号を送受信する装置及び方法を提供する。本発明の実施例に係る未来の放送サービスは、地上波放送サービス、モバイル放送サービス、ＵＨＤＴＶサービスなどを含む。
【００１６】
本発明の実施例に係る送信装置及び方法は、地上波放送サービスのためのベースプロファイル、モバイル放送サービスのためのハンドヘルドプロファイル、及びＵＨＤＴＶサービスのためのアドバンスドプロファイルに分類することができる。この場合、ベースプロファイルは、地上波放送サービス及びモバイル放送サービスのすべてのためのプロファイルとして使用することができる。すなわち、ベースプロファイルは、モバイルプロファイルを含むプロファイルの概念を定義するのに使用することができる。これは、設計者の意図によって変更可能である。
【００１７】
本発明は、一実施例によって、非―ＭＩＭＯ（ｍｕｌｔｉｐｌｅ  ｉｎｐｕｔ  ｍｕｌｔｉｐｌｅ  ｏｕｔｐｕｔ）又はＭＩＭＯを通じて未来の放送サービスのための放送信号を処理することができる。本発明の実施例に係る非―ＭＩＭＯ方式は、ＭＩＳＯ（ｍｕｌｔｉｐｌｅ  ｉｎｐｕｔ  ｓｉｎｇｌｅ  ｏｕｔｐｕｔ）方式、ＳＩＳＯ（ｓｉｎｇｌｅ  ｉｎｐｕｔ  ｓｉｎｇｌｅ  ｏｕｔｐｕｔ）方式などを含むことができる。
【００１８】
ＭＩＳＯ又はＭＩＭＯは、説明の便宜上、以下で２個のアンテナを使用するが、本発明は、２個以上のアンテナを用いるシステムに適用することができる。
【００１９】
本発明は、特定の使用ケースのために要求される性能を獲得しながら、受信機の複雑度を最小化するのにそれぞれ最適化された３個の物理層（ＰＬ）プロファイル（ベース、ハンドヘルド及びアドバンスドプロファイル）を定義することができる。物理層（ＰＨＹ）プロファイルは、該当受信機が具現しなければならないすべての構成のサブセットである。
【００２０】
３個のＰＨＹプロファイルは、機能ブロックのほとんどを共有するが、特定のブロック及び／又はパラメータにおいて少し異なる。追加のＰＨＹプロファイルを未来に定義することができる。また、システム進化のために、未来のプロファイルは、ＦＥＦ（ｆｕｔｕｒｅ  ｅｘｔｅｎｓｉｏｎ  ｆｒａｍｅ）を通じて単一ＲＦチャネル内の既存のプロファイルとマルチプレクスされ得る。以下では、それぞれのＰＨＹプロファイルの細部事項について説明する。
【００２１】
ベースプロファイル
ベースプロファイルは、通常、ルーフトップ（ｒｏｏｆ―ｔｏｐ）アンテナに接続する固定受信装置に対する主要な使用ケースを示す。また、ベースプロファイルは、いずれかの場所に搬送可能であるが、比較的停止した受信カテゴリーに属するポータブル装置を含む。ベースプロファイルの使用は、任意の改善された具現例によってハンドヘルド装置又は車両装置に拡張可能であるが、これら使用ケースは、ベースプロファイル受信機の動作に対しては期待されない。
【００２２】
受信のターゲットＳＮＲ範囲は約１０ｄＢ〜２０ｄＢであって、これは、既存の放送システム（例えば、ＡＴＳＣ  Ａ／５３）の１５ｄＢ  ＳＮＲ受信能力を含む。受信機の複雑度及び消費電力は、ハンドヘルドプロファイルを使用するバッテリ動作ハンドヘルド装置の場合のように重要ではない。以下では、ベースプロファイルに対する重要なシステムパラメータを表１に列挙する。
【００２３】
【表１】
2016541186.tif 000003
【００２４】
２．ハンドヘルドプロファイル
ハンドヘルドプロファイルは、バッテリ電力で動作するハンドヘルド及び車両装置に使用されるように設計された。装置は、歩行者又は車両速度で移動することができる。受信機の複雑度のみならず、消費電力はハンドヘルドプロファイルの装置の具現において非常に重要である。ハンドヘルドプロファイルのターゲットＳＮＲ範囲は約０ｄＢ〜１０ｄＢであるが、より深い室内受信を対象にすると、０ｄＢ未満に到逹するように構成することができる。
【００２５】
低いＳＮＲ能力に加えて、受信機の移動度によって誘発されたドップラー効果に対する弾力性は、ハンドヘルドプロファイルの最も重要な性能属性である。以下では、ハンドヘルドプロファイルに対する重要なパラメータを表２に列挙する。
【００２６】
【表２】
2016541186.tif 000004
【００２７】
３．アドバンスドプロファイル
アドバンスドプロファイルは、より多くの具現複雑度を犠牲し、最も高いチャネル容量を提供する。このプロファイルは、ＭＩＭＯ送信及び受信の利用を要求し、ＵＨＤＴＶサービスは、このプロファイルが特別に設計されたターゲット使用ケースである。また、増加した容量は、与えられた帯域幅内で増加した数のサービス、例えば、ＳＤＴＶ又はＨＤＴＶサービスを許容するように使用することができる。
【００２８】
アドバンスドプロファイルのターゲットＳＮＲ範囲は、約２０ｄＢ〜３０ｄＢである。ＭＩＭＯ送信は、初期に既存の楕円偏波（ｅｌｌｉｐｔｉｃａｌｌｙ―ｐｏｌａｒｉｚｅｄ）送信装置を利用できるが、未来にフル電力交差偏波送信（ｆｕｌｌ―ｐｏｗｅｒ  ｃｒｏｓｓ―ｐｏｌａｒｉｚｅｄ  ｔｒａｎｓｍｉｓｓｉｏｎ）に拡張される。以下では、アドバンスドプロファイルに対する重要なシステムパラメータを表３に列挙する。
【００２９】
【表３】
2016541186.tif 000005
【００３０】
この場合、ベースプロファイルは、地上波放送サービス及びモバイル放送サービスのすべてのためのプロファイルとして使用することができる。すなわち、ベースプロファイルは、モバイルプロファイルを含むプロファイルの概念を定義するのに使用することができる。また、アドバンスドプロファイルは、ＭＩＭＯを有するベースプロファイルのためのアドバンスドプロファイル、及びＭＩＭＯを有するハンドヘルドプロファイルのためのアドバンスドプロファイルに分離することができる。また、３個のプロファイルは、設計者の意図によって変更可能である。
【００３１】
次の用語及び定義を本発明に適用することができる。次の用語及び定義は、設計によって変更可能である。
【００３２】
補助ストリーム：未だに定義されていない変調及びコーディングのデータを伝達するセルのシーケンスであって、未来拡張のために、又は、ブロードキャスタ又はネットワークオペレータによる要求通りに使用することができる。
【００３３】
ベースデータパイプ：サービスシグナリングデータを伝達するデータパイプ
ベースバンドフレーム（又はＢＢＦＲＡＭＥ）：一つのＦＥＣエンコーディングプロセス（ＢＣＨ及びＬＤＰＣエンコーディング）への入力を形成するＫｂｃｈビットのセット
【００３４】
セル：ＯＦＤＭ送信の一つのキャリアによって伝達される変調値
【００３５】
コーディングブロック：ＰＬＳ１データのＬＤＰＣエンコーディングブロック及びＰＬＳ２データのＬＤＰＣエンコーディングブロックのうち一つ
【００３６】
データパイプ：サービスデータ又は関連メタデータを伝達する物理層内の論理チャネルであって、一つ又は多数のサービス又はサービスコンポーネントを伝達することができる。
【００３７】
データパイプ単位：フレーム内のＤＰにデータセルを割り当てる基本単位
【００３８】
データシンボル：プリアンブルシンボルでないフレーム内のＯＦＤＭシンボル（フレームシグナリングシンボル及びフレームエッジシンボルはデータシンボルに含まれる。）
【００３９】
ＤＰ_ＩＤ：この８ビットフィールドは、ＳＹＳＴＥＭ_ＩＤによって識別されたシステム内のＤＰを固有に識別する。
【００４０】
ダミーセル：ＰＬＳシグナリング、ＤＰ又は補助ストリームに使用されない残りの容量を充填するのに使用される擬似ランダム値を伝達するセル
【００４１】
非常警戒チャネル（ｅｍｅｒｇｅｎｃｙ  ａｌｅｒｔ  ｃｈａｎｎｅｌ；ＥＡＳ）：ＥＡＳ情報データを伝達するフレームの一部
【００４２】
フレーム：プリアンブルから開始し、フレームエッジシンボルで終了する物理層時間スロット
【００４３】
フレーム受信単位：ＦＥＴを含む同一又は異なる物理層プロファイルに属するフレームセットであって、スーパーフレーム内で８回繰り返される。
【００４４】
高速情報チャネル：サービスと対応ベースＤＰとの間のマッピング情報を伝達するフレーム内の論理チャネル
【００４５】
ＦＥＣＢＬＯＣＫ：ＤＰデータのＬＤＰＣエンコーディングビットのセット
【００４６】
ＦＦＴサイズ：特定のモードに使用される公称ＦＦＴサイズであって、基本期間（ｅｌｅｍｅｎｔａｒｙ  ｐｅｒｉｏｄ）Ｔの周期で表現されるアクティブシンボル期間Ｔｓと同一である。
【００４７】
フレームシグナリングシンボル：ＦＦＴサイズ、保護区間（ｇｕａｒｄ  ｉｎｔｅｒｖａｌ）及び分散型パイロットパターンの所定の組み合わせでフレームの開始時に使用されるより高いパイロット密度を有するＯＦＤＭシンボルであって、ＰＬＳデータの一部を伝達する。
【００４８】
フレームエッジシンボル：ＦＦＴサイズ、保護区間及び分散型パイロットパターンの所定の組み合わせでフレームの終了時に使用されるより高いパイロット密度を有するＯＦＤＭシンボル
【００４９】
フレームグループ：スーパーフレーム内の同一のＰＨＹプロファイルタイプを有するすべてのフレームのセット
【００５０】
未来拡張フレーム：未来拡張のために使用可能なスーパーフレーム内の物理層時間スロットであって、プリアンブルから開始する。
【００５１】
フューチャーキャスト（ｆｕｔｕｒｅｃａｓｔ）ＵＴＢシステム：入力が一つ以上のＭＰＥＧ２―ＴＳ又はＩＰ又は一般ストリームであって、出力がＲＦ信号である提案された物理層放送システム
【００５２】
入力ストリーム：システムによってエンドユーザに伝達されるサービスのアンサンブルのためのデータのストリーム
【００５３】
正常データシンボル：フレームシグナリングシンボル及びフレームエッジシンボルを除いたデータシンボル
【００５４】
ＰＨＹプロファイル：該当受信機が具現しなければならないすべての構成のサブセット
【００５５】
ＰＬＳ：ＰＬＳ１及びＰＬＳ２で構成された物理層シグナリングデータ
【００５６】
ＰＬＳ１：固定サイズ、コーディング及び変調を有するＦＳＳシンボルで伝達されるＰＬＳデータの第１セットであって、ＰＬＳ２をデコードするのに必要なパラメータのみならず、システムに関する基本情報を伝達する。
【００５７】
注（ｎｏｔｅ）：フレームグループのデュレーションのために、ＰＬＳ１データは一定に維持される。
【００５８】
ＰＬＳ２：ＦＳＳシンボルで送信されるＰＬＳデータの第２セットであって、システム及びＤＰに対するより細部的なＰＬＳデータを伝達する。
【００５９】
ＰＬＳ２動的データ：フレーム別に動的に変化可能なＰＬＳ２データ
【００６０】
ＰＬＳ２静的データ：フレームグループのデュレーションの間に静的に維持されるＰＬＳ２データ
【００６１】
プリアンブルシグナリングデータ：プリアンブルシンボルによって伝達され、システムの基本モードを識別するのに使用されるシグナリングデータ
【００６２】
プリアンブルシンボル：基本ＰＬＳデータを伝達し、フレームの初期に位置する固定長さパイロットシンボル
【００６３】
注：プリアンブルシンボルは、主に高速初期帯域スキャンのために使用され、システム信号、そのタイミング、周波数オフセット及びＦＦＴサイズを検出する。
【００６４】
未来の使用のために予約：現在の文書では定義されないが、未来に定義可能である。
【００６５】
スーパーフレーム：８個のフレーム反復単位のセット
【００６６】
時間インタリービングブロック（ＴＩブロック）：時間インタリーバメモリの一つの用途に対応する時間インタリービングが行われるセルのセット
【００６７】
ＴＩグループ：特定のＤＰのための動的容量割り当てが行われる単位であって、整数、すなわち、動的に変わる数のＸＦＥＣＢＬＯＣＫで構成される。
【００６８】
注：ＴＩグループは、一つのフレームに直接マップされたり、多数のフレームにマップされ得る。これは、一つ以上のＴＩブロックを含むことができる。
【００６９】
タイプ１  ＤＰ：すべてのＤＰがＴＤＭ方式でマップされるフレームのＤＰ
タイプ２  ＤＰ：すべてのＤＰがＦＤＭ方式でマップされるフレームのＤＰ
【００７０】
ＸＦＥＣＢＬＯＣＫ：一つのＬＤＰＣ  ＦＥＣＢＬＯＣＫのすべてのビットを伝達するＮｃｅｌｌｓセルのセット
【００７１】
図１は、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置の構造を示す図である。
【００７２】
本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、入力フォーマッティングブロック１０００、ＢＩＣＭ（ｂｉｔ  ｉｎｔｅｒｌｅａｖｅｄ  ｃｏｄｉｎｇ  ＆  ｍｏｄｕｌａｔｉｏｎ）ブロック１０１０、フレーム構造ブロック１０２０、ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）生成ブロック１０３０、及びシグナリング生成ブロック１０４０を含むことができる。以下では、放送信号を送信する装置の各モジュールの動作を説明する。
【００７３】
ＩＰストリーム／パケット及びＭＰＥＧ２―ＴＳはメイン入力フォーマットで、他のストリームタイプは一般ストリームとして処理される。これらデータ入力に加えて、管理情報が入力され、各入力ストリームに対する該当帯域幅のスケジューリング及び割り当てを制御する。一つ又は多数のＴＳストリーム、ＩＰストリーム及び／又は一般ストリームの入力が同時に許容される。
【００７４】
入力フォーマッティングブロック１０００は、各入力ストリームを一つ又は多数のデータパイプにデマルチプレクスし、独立コーディング及び変調がデータパイプに適用される。データパイプ（ＤＰ）は、ロバスト性制御のための基本単位であって、ＱｏＳに影響を与える。一つ又は多数のサービス又はサービスコンポーネントは単一のＤＰによって伝達され得る。入力フォーマッティングブロック１０００の動作の細部事項については後で説明する。
【００７５】
データパイプは、サービスデータ又は関連メタデータを伝達する物理層内の論理チャネルであって、一つ又は多数のサービス又はサービスコンポーネントを伝達することができる。
また、データパイプ単位は、フレーム内のＤＰにデータセルを割り当てる基本ユニットである。
【００７６】
ＢＩＣＭブロック１０１０において、パリティデータが誤り訂正のために追加され、エンコードされたビットストリームは複素数値の星状シンボルにマップされる。シンボルは、該当ＤＰに使用される特定のインタリービング深さを横切ってインタリーブされる。アドバンスドプロファイルに対して、ＭＩＭＯエンコーディングがＢＩＣＭブロック１０１０で行われ、追加のデータ経路はＭＩＭＯ送信のための出力で追加される。ＢＩＣＭブロック１０１０の細部事項については後で説明する。
【００７７】
フレームビルディングブロック１０２０は、入力ＤＰのデータセルをフレーム内のＯＦＤＭシンボルにマップすることができる。マップした後、周波数インタリービングは、周波数領域多様性に使用され、特に、周波数選択フェーディングチャネルを防止する。フレームビルディングブロック１０２０の動作の細部事項については後で説明する。
【００７８】
各フレームの初期にプリアンブルを挿入した後、ＯＦＤＭ生成ブロック１０３０は、保護区間として循環前置（ｃｙｃｌｉｃ  ｐｒｅｆｉｘ）を有する従来のＯＦＤＭ変調を適用することができる。アンテナ空間ダイバーシティのために、分散型ＭＩＳＯ方式が送信機に適用される。また、ＰＡＰＲ（ｐｅａｋ―ｔｏ―ａｖｅｒａｇｅ  ｐｏｗｅｒ  ｒｅｄｕｃｔｉｏｎ）方式が時間領域で行われる。柔軟なネットワーク計画のために、この提案は、多様なＦＦＴサイズ、保護区間長さ及び該当パイロットパターンのセットを提供する。ＯＦＤＭ生成ブロック１０３０の動作に対する詳細な内容は後で説明する。
【００７９】
シグナリング生成ブロック１０４０は、各機能ブロックの動作に使用される物理層シグナリング情報を生成することができる。また、このシグナリング情報は、関心のあるサービスが受信側で適切に回復されるように送信される。シグナリング生成ブロック１０４０の動作の細部事項については後で説明する。
【００８０】
図２、図３及び図４は、本発明の実施例に係る入力フォーマッティングブロック１０００を示す。以下では、各図面に対して説明する。
【００８１】
図２は、本発明の一実施例に係る入力フォーマッティングブロックを示す図である。図２は、入力信号が単一入力ストリームであるときの入力フォーマッティングブロックを示す。
【００８２】
図２に示した入力フォーマッティングブロックは、図１を参照して説明した入力フォーマッティングブロック１０００の実施例に該当する。
【００８３】
物理層への入力は、一つ又は多数のデータストリームで構成することができる。各データストリームは一つのＤＰによって伝達される。モード適応モジュールは、入り込むデータストリームをベースバンドフレーム（ＢＢＦ）のデータフィールドにスライスする。システムは、３つのタイプの入力データストリーム、すなわち、ＭＰＥＧ２―ＴＳ、インターネットプロトコル（ＩＰ）及びＧＳ（ｇｅｎｅｒｉｃ  ｓｔｒｅａｍ）をサポートする。ＭＰＥＧ２―ＴＳは、固定長さ（１８８バイト）パケットで特性化され、第１バイトはシンク（ｓｙｎｃ）バイト（０ｘ４７）である。ＩＰストリームは、ＩＰパケットヘッダ内でシグナルされる可変長さＩＰデータグラムパケットで構成される。システムは、ＩＰストリームのためのＩＰｖ４及びＩＰｖ６をサポートする。ＧＳは、カプセル化パケットヘッダ内でシグナルされる可変長さパケット又は固定長さパケットで構成することができる。
【００８４】
（ａ）は、信号ＤＰのためのモード適応ブロック２０００及びストリーム適応ブロック２０１０を示し、（ｂ）は、ＰＬＳ信号を生成して処理するＰＬＳ生成ブロック２０２０及びＰＬＳスクランブラ２０３０を示す。以下では、各ブロックの動作を説明する。
【００８５】
入力ストリームスプリッタは、入力ＴＳ、ＩＰ、ＧＳストリームを多数のサービス又はサービスコンポーネント（オーディオ、ビデオなど）ストリームに分離する。モード適応モジュール２０１０は、ＣＲＣエンコーダ、ＢＢ（ｂａｓｅｂａｎｄ）フレームスライサ及びＢＢフレームヘッダ挿入ブロックで構成される。
【００８６】
ＣＲＣエンコーダは、ユーザパケット（ＵＰ）レベル、すなわち、ＣＲＣ―８、ＣＲＣ―１６及びＣＲＣ―３２で誤り訂正のための３つのタイプのＣＲＣエンコーディングを提供する。計算されたＣＲＣバイトはＵＰの後に添付される。ＣＲＣ―８はＴＳストリームに使用され、ＣＲＣ―３２はＩＰストリームに使用される。ＧＳストリームがＣＲＣエンコーディングを提供しない場合、提案されたＣＲＣエンコーディングが適用されなければならない。
【００８７】
ＢＢフレームスライサは、入力を内部論理ビットフォーマットにマップする。最初に受信されたビットはＭＢＳであると定義される。ＢＢフレームスライサは、利用可能なデータフィールド容量と同一の多数の入力ビットを割り当てる。ＢＢＦペイロードと同一の多数の入力ビットを割り当てるために、ＵＰパケットストリームはＢＢＦのデータフィールドに合わせてスライスされる。
【００８８】
ＢＢフレームヘッダ挿入ブロックは、２バイトの固定長さＢＢＦヘッダをＢＢフレームの前に挿入することができる。ＢＢＦヘッダは、ＳＴＵＦＦＩ（１ビット）、ＳＹＮＣＤ（１３ビット）及びＲＦＵ（２ビット）で構成される。固定２バイトＢＢＦヘッダに加えて、ＢＢＦは、２バイトＢＢＦヘッダの端に拡張フィールド（１バイト又は３バイト）を有することができる。
【００８９】
ストリーム適応ブロック２０１０は、スタッフィング（ｓｔｕｆｆｉｎｇ）挿入ブロック及びＢＢスクランブラで構成される。
【００９０】
スタッフィング挿入ブロックは、スタッフィングフィールドをＢＢフレームのペイロードに挿入することができる。ストリーム適応への入力データがＢＢフレームを充填するのに十分である場合、ＳＴＵＦＦＩは「０」に設定され、ＢＢＦはスタッフィングフィールドを有さない。そうでない場合、ＳＴＵＦＦＩが「１」に設定され、スタッフィングフィールドがＢＢＦヘッダの直後に挿入される。スタッフィングフィールドは、２バイトのスタッフィングフィールドヘッダ及び可変サイズのスタッフィングデータを含む。
【００９１】
ＢＢスクランブラは、エネルギー分散（ｅｎｅｒｇｙ  ｄｉｓｐｅｒｓａｌ）のために完全なＢＢＦをスクランブルする。スクランブリングシーケンスはＢＢＦと同時に発生する。スクランブリングシーケンスは、フィードバックされたシフトレジスタによって生成される。
【００９２】
ＰＬＳ生成ブロック２０２０は、物理層シグナリング（ＰＬＳ）データを生成することができる。ＰＬＳは、受信機に物理層ＤＰにアクセスする手段を提供する。ＰＬＳデータは、ＰＬＳ１データ及びＰＬＳ２データで構成される。
【００９３】
ＰＬＳ１データは、固定サイズ、コーディング及び変調を有するフレーム内のＦＳＳシンボルで伝達されるＰＬＳデータの第１セットであって、ＰＬＳ２データをデコードするのに必要なパラメータのみならず、システムに関する基本情報を伝達する。ＰＬＳ１データは、ＰＬＳ２データの受信及びデコーディングを可能にするのに要求されるパラメータを含む基本送信パラメータを提供する。また、ＰＬＳ１データは、フレームグループのデュレーションの間に一定に維持される。
【００９４】
ＰＬＳ２データは、ＦＳＳシンボルで送信されるＰＬＳデータの第２セットであって、システム及びＤＰに対するより詳細なＰＬＳデータを伝達する。ＰＬＳ２は、受信機に十分なデータを提供し、所望のＤＰをデコードするパラメータを含む。また、ＰＬＳ２シグナリングは、２つのタイプのパラメータ、すなわち、ＰＬＳ２静的データ（ＰＬＳ２―ＳＴＡＴデータ）及びＰＬＳ２動的データ（ＰＬＳ２―ＤＹＮデータ）で構成される。ＰＬＳ２静的データは、フレームグループのデュレーションの間に静的に残っているＰＬＳ２データであり、ＰＬＳ２動的データは、フレーム別に動的に変わり得るＰＬＳ２データである。
【００９５】
ＰＬＳデータの細部事項については後で説明する。
【００９６】
ＰＬＳスクランブラ２０３０は、エネルギー分散のために生成されたＰＬＳデータをスクランブルすることができる。
【００９７】
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
【００９８】
図３は、本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。
図３に示した入力フォーマッティングブロックは、図１を参照して説明した入力フォーマッティングブロック１０００の実施例に該当する。
【００９９】
図３は、入力信号が多数の入力ストリームに対応するときの入力フォーマッティングブロックのモード適応ブロックを示す。
【０１００】
多数の入力ストリームを処理する入力フォーマッティングブロックのモード適応ブロックは、独立的に多数の入力ストリームを処理することができる。
【０１０１】
図３を参照すると、多数の入力ストリームをそれぞれ処理するモード適応ブロックは、入力ストリームスプリッタ３０００、入力ストリーム同期化器３０１０、補償遅延ブロック３０２０、ヌル（ｎｕｌｌ）パケット削除ブロック３０３０、ヘッド圧縮ブロック３０４０、ＣＲＣエンコーダ３０５０、ＢＢフレームスライサ３０６０及びＢＢヘッダ挿入ブロック３０７０を含むことができる。以下では、モード適応ブロックの各ブロックを説明する。
【０１０２】
ＣＲＣエンコーダ３０５０、ＢＢフレームスライサ３０６０及びＢＢヘッダ挿入ブロック３０７０の動作は、図２を参照して説明したＣＲＣエンコーダ、ＢＢフレームスライサ及びＢＢヘッダ挿入ブロックに対応するので、それに対する説明は省略する。
【０１０３】
入力ストリームスプリッタ３０００は、入力ＴＳ、ＩＰ  ＧＳストリームを多数のサービス又はサービスコンポーネント（オーディオ、ビデオなど）ストリームに分離することができる。
【０１０４】
入力ストリーム同期化器３０１０はＩＳＳＹと称することができる。ＩＳＳＹは、任意の入力データフォーマットに対する一定のエンド―ツー―エンド送信遅延及びＣＢＲ（ｃｏｎｓｔａｎｔ  ｂｉｔ  ｒａｔｅ）を保証する適切な手段を提供することができる。ＩＳＳＹは、常にＴＳを伝達する多数のＤＰの場合に使用され、選択的に、ＧＳストリームを伝達するＤＰに使用される。
【０１０５】
補償遅延ブロック３０２０は、ＩＳＳＹ情報の挿入後に分離されたＴＳパケットストリームを遅延させ、受信機内の追加のメモリを要求せずにＴＳパケット再結合メカニズムを許容することができる。
【０１０６】
ヌルパケット削除ブロック３０３０は、ＴＳ入力ストリームケースにのみ使用される。任意のＴＳ入力ストリーム又は分離されたＴＳストリームは、ＣＢＲ  ＴＳストリームにＶＢＲ（ｖａｒｉａｂｌｅ  ｂｉｔ―ｒａｔｅ）サービスを収容するために存在する多数のヌルパケットを有することができる。この場合、不要な送信オーバーヘッドを避けるために、ヌルパケットが識別され、送信されない。受信機において、除去されたヌルパケットは、送信時に挿入されたＤＮＰ（ｄｅｌｅｔｅｄ  ｎｕｌｌ―ｐａｃｋｅｔ）カウンタを参照し、本来にあった正確な場所に再挿入され、一定のビットレートを保証し、タイムスタンプ（ＰＣＲ）アップデートに対する必要性を避けることができる。
【０１０７】
ヘッド圧縮ブロック３０４０は、パケットヘッダ圧縮を提供し、ＴＳ又はＩＰ入力ストリームに対する送信効率を増加させることができる。受信機がヘッダの所定部分に対する先験的情報（ａ  ｐｒｉｏｒｉ  ｉｎｆｏｒｍａｔｉｏｎ）を有し得るので、この既知の情報は送信機で削除され得る。
【０１０８】
送信ストリームに対して、受信機は、シンク―バイト構成（０ｘ４７）及びパケット長さ（１８８バイト）に関する先験的情報を有する。入力ＴＳストリームが一つのＰＩＤを有するコンテンツを伝達すると、すなわち、一つのサービスコンポーネント（ビデオ、オーディオなど）又はサービスサブコンポーネント（ＳＶＣベース層、ＳＶＣインヘンスメント層、ＭＶＣベースビュー又はＭＶＣ従属ビュー）に対してのみ、ＴＳパケットヘッダ圧縮を（選択的に）送信ストリームに適用することができる。入力ストリームがＩＰストリームであると、ＩＰパケットヘッダ圧縮が選択的に使用される。
【０１０９】
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
【０１１０】
図４は、本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。
図４に示した入力フォーマッティングブロックは、図１を参照して説明した入力フォーマッティングブロック１０００の実施例に該当する。
図４は、入力信号が多数の入力ストリームに対応するときの入力フォーマッティングモジュールのストリーム適応ブロックを示す。
【０１１１】
図４を参照すると、多数の入力ストリームをそれぞれ処理するモード適応ブロックは、スケジューラ４０００、１フレーム遅延ブロック４０１０、スタッフィング挿入ブロック４０２０、帯域内（ｉｎ―ｂａｎｄ）シグナリング４０３０、ＢＢフレームスクランブラ４０４０、ＰＬＳ生成ブロック４０５０及びＰＬＳスクランブラ４０６０を含むことができる。以下では、ストリーム適応ブロックのそれぞれのブロックを説明する。
【０１１２】
スタッフィング挿入ブロック４０２０、ＢＢフレームスクランブラ４０４０、ＰＬＳ生成ブロック４０５０及びＰＬＳスクランブラ４０６０の動作は、図２を参照して説明したスタッフィング挿入ブロック、ＢＢスクランブラ、ＰＬＳ生成ブロック及びＰＬＳスクランブラに対応するので、それに対する説明は省略する。
【０１１３】
スケジューラ４０００は、それぞれのＤＰのＦＥＣＢＬＯＣＫの量から全体のフレームにわたった全体のセル割り当てを決定することができる。ＰＬＳ、ＥＡＣ及びＦＩＣに対する割り当てを含めて、スケジューラはＰＬＳ２―ＤＹＮデータの値を生成し、これは、フレームのＦＳＳ内の帯域内シグナリング又はＰＬＳセルとして送信される。ＦＥＣＢＬＯＣＫ、ＥＡＣ及びＦＩＣの細部事項については後で説明する。
【０１１４】
１フレーム遅延ブロック４０１０は、入力データを１送信フレームだけ遅延させ、次のフレームに関するスケジューリング情報を、ＤＰに挿入される帯域内シグナリング情報に対する現在のフレームを通じて送信させることができる。
【０１１５】
帯域内シグナリング４０３０は、ＰＬＳ２データの遅延されていない部分をフレームのＤＰに挿入することができる。
【０１１６】
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
【０１１７】
図５は、本発明の実施例に係るＢＩＣＭブロックを示す図である。
図５に示したＢＩＣＭブロックは、図１を参照して説明したＢＩＣＭブロック１０１０の実施例に該当する。
【０１１８】
上述したように、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、地上波放送サービス、モバイル放送サービス、ＵＨＤＴＶサービスなどを提供することができる。
【０１１９】
ＱｏＳは、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置によって提供されるサービスの特性に依存するので、各サービスに対応するデータは、異なる方式を通じて処理される必要がある。よって、本発明の実施例に係るＢＩＣＭブロックは、ＳＩＳＯ、ＭＩＳＯ及びＭＩＭＯ方式をデータ経路にそれぞれ対応するデータパイプに独立的に適用することによって、それに入力されたＤＰを独立的に処理することができる。結果的に、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、それぞれのＤＰを通じて送信されるそれぞれのサービス又はサービスコンポーネントに対するＱｏＳを制御することができる。
【０１２０】
（ａ）は、ベースプロファイル及びハンドヘルドプロファイルによって共有されたＢＩＣＭブロックを示し、（ｂ）は、アドバンスドプロファイルのＢＩＣＭブロックを示す。
【０１２１】
ベースプロファイル及びハンドヘルドプロファイルによって共有されたＢＩＣＭブロック及びアドバンスドプロファイルによって共有されたＢＩＣＭブロックは、各ＤＰを処理する複数の処理ブロックを含むことができる。
【０１２２】
以下では、ベースプロファイル及びハンドヘルドプロファイルのためのＢＩＣＭブロック、及びアドバンスドプロファイルのためのＢＩＣＭブロックのそれぞれの処理ブロックを説明する。
【０１２３】
ベースプロファイル及びハンドヘルドプロファイルのためのＢＩＣＭブロックの処理ブロック５０００は、データＦＥＣエンコーダ５０１０、ビットインタリーバ５０２０、星状マッパ５０３０、ＳＳＤ（ｓｉｇｎａｌ  ｓｐａｃｅ  ｄｉｖｅｒｓｉｔｙ）エンコーディングブロック５０４０及び時間インタリーバ５０５０を含むことができる。
【０１２４】
データＦＥＣエンコーダ５０１０は、入力ＢＢＦに対してＦＥＣエンコーディングを行い、アウターコーディング（ＢＣＨ）及びインナーコーディング（ＬＤＰＣ）を用いてＦＥＣＢＬＯＣＫ手続を生成することができる。アウターコーディング（ＢＣＨ）は選択的なコーディング方法である。データＦＥＣエンコーダ５０１０の動作の細部事項については後で説明する。
【０１２５】
ビットインタリーバ５０２０は、データＦＥＣＴエンコーダ５０１０の出力をインタリーブし、効率的に具現可能な構造を提供しながらＬＤＰＣコード及び変調方式の組み合わせで最適化された性能を達成することができる。ビットインタリーバ５０２０の動作の細部事項については後で説明する。
【０１２６】
星状マッパ５０３０は、ＱＰＳＫ、ＱＡＭ―１６、不均一ＱＡＭ（ＮＵＱ―６４、ＮＵＱ―２５６、ＮＵＱ―１０２４）又は不均一星状（ＮＵＣ―１６、ＮＵＣ―６４、ＮＵＣ―２５６、ＮＵＣ―１０２４）を用いてベース及びハンドヘルドプロファイル内のビットインタリーバ５０２０からの各セルワード及びアドバンスドプロファイル内のセル―ワードデマルチプレクサ５０１０―１からのセルワードを変調し、電力正規化星状ポイントを提供することができる。この星状マッピングはＤＰに対してのみ適用される。ＱＡＭ―１６及びＮＵＱが方形（ｓｑｕａｒｅ  ｓｈａｐｅｄ）であるが、ＮＵＣは任意の形状を有する。それぞれの星状が９０度の任意の倍数で回転すると、回転した星状は正確に本来の星状と重畳する。この「回転―感覚（ｒｏｔａｔｉｏｎ―ｓｅｎｓｅ）対称特性は、実数成分及び虚数成分の平均電力及び容量を互いに同一にする。ＮＵＱ及びＮＵＣは、各コードレートに対して特別に定義され、使用される特定の一つがＰＬＳ２データで提出されたパラメータ（ＤＰ_ＭＯＤ）によってシグナルされる。
【０１２７】
ＳＳＤエンコーディングブロック５０４０は、２（２Ｄ）、３（３Ｄ）及び４（４Ｄ）次元でセルをプリコードし、異なるフェーディング条件下で受信ロバスト性を増加させることができる。
【０１２８】
時間インタリーバ５０５０はＤＰレベルで動作し得る。時間インタリービング（ＴＩ）のパラメータは、各ＤＰに対して異なる形に設定することができる。時間インタリーバ５０５０の動作の細部事項については後で説明する。
【０１２９】
アドバンスドプロファイルのためのＢＩＣＭブロックの処理ブロック５０００―１は、データＦＥＣエンコーダ、ビットインタリーバ、星状マッパ及び時間インタリーバを含むことができる。しかし、処理ブロック５０００―１は処理ブロック５０００と区別され、セル―ワードデマルチプレクサ５０１０―１及びＭＩＭＯエンコーディングブロック５０２０―１をさらに含む。
【０１３０】
また、処理ブロック５０００―１のデータＦＥＣエンコーダ、ビットインタリーバ、星状マッパ及び時間インタリーバの動作は、上述したデータＦＥＣエンコーダ５０１０、ビットインタリーバ５０２０、星状マッパ５０３０及び時間インタリーバ５０５０に対応するので、それに対する説明は省略する。
【０１３１】
セル―ワードデマルチプレクサ５０１０―１は、アドバンスドプロファイルのＤＰに使用され、単一セル―ワードストリームをＭＩＭＯ処理のためのデュアルセル―ワードストリームに分離する。セル―ワードデマルチプレクサ５０１０―１の動作の細部事項については後で説明する。
【０１３２】
ＭＩＭＯエンコーディングブロック５０２０―１は、ＭＩＭＯエンコーディング方式を用いてセル―ワードデマルチプレクサ５０１０―１の出力を処理することができる。ＭＩＭＯエンコーディング方式は、放送信号の送信のために最適化された。ＭＩＭＯ技術は、容量を増加させる優れた方式であるが、チャネル特性に依存する。特に、ブロードキャスティングに対して、異なる信号伝播特性によって誘発された２個のアンテナ間の受信された信号電力の差又はチャネルの強いＬＯＳ成分は、ＭＩＭＯから容量利得を得ることを困難にし得る。提案されたＭＩＭＯエンコーディング方式は、ＭＩＭＯ出力信号のうち一つの回転基盤プリコーディング及び位相ランダム化を用いてこの問題を克服する。
【０１３３】
ＭＩＭＯエンコーディングは、送信機及び受信機で少なくとも２個のアンテナを必要とする２ｘ２  ＭＩＭＯシステムを目的とすることができる。この提案において、２個のＭＩＭＯエンコーディングモード、すなわち、ＦＲ―ＳＭ（ｆｕｌｌ―ｒａｔｅ  ｓｐａｔｉａｌ  ｍｕｌｔｉｐｌｅｘｉｎｇ）及びＦＲＦＤ―ＳＭ（ｆｕｌｌ―ｒａｔｅ  ｆｕｌｌ―ｄｉｖｅｒｓｉｔｙ  ｓｐａｔｉａｌ  ｍｕｌｔｉｐｌｅｘｉｎｇ）が定義される。ＦＲ―ＳＭエンコーディングは、受信機側で比較的小さい複雑度の増加と共に容量の増加を提供するが、ＦＲＦＤ―ＳＭエンコーディングは、受信機側で大きい複雑度の増加と共に、容量の増加及び追加の多様性利得を提供する。提案されたＭＩＭＯエンコーディング方式は、アンテナ極性構成に対する制限を有さない。
【０１３４】
ＭＩＭＯ処理は、アドバンスドプロファイルフレームのために要求することができ、これは、アドバンスドプロファイルフレーム内のすべてのＤＰがＭＩＭＯエンコーダによって処理されることを意味する。ＭＩＭＯ処理はＤＰレベルで適用することができる。星状マッパ出力（ｃｏｎｓｔｅｌｌａｔｉｏｎ  ｍａｐｐｅｒ  ｏｕｔｐｕｔ）（ＮＵＱ）のペア（ｅ１，ｉ及びｅ２，ｉ）は、ＭＩＭＯエンコーダの入力に供給することができる。ＭＩＭＯエンコーダ出力のペア（ｇ１，ｉ及びｇ２，ｉ）は、それぞれのＴＸアンテナのＯＦＤＭシンボル（ｌ）及び同一のキャリア（ｋ）によって送信され得る。
【０１３５】
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
【０１３６】
図６は、本発明の他の実施例に係るＢＩＣＭブロックを示す図である。
図６に示したＢＩＣＭブロックは、図１を参照して説明したＢＩＣＭブロック１０１０の実施例に該当する。
【０１３７】
図６は、物理層シグナリング（ＰＬＳ）、非常警戒チャネル（ＥＡＣ）及び高速情報チャネル（ＦＩＣ）の保護のためのＢＩＣＭブロックを示す。ＥＡＣは、ＥＡＳ情報を伝達するフレームの一部であって、ＦＩＣは、サービスと該当ベースＤＰとの間のマッピング情報を伝達するフレーム内の論理チャネルである。ＥＡＣ及びＦＩＣの細部事項については後で説明する。
【０１３８】
図６を参照すると、ＰＬＳ、ＥＡＣ及びＦＩＣの保護のためのＢＩＣＭブロックは、ＰＬＳ  ＦＥＣエンコーダ６０００、ビットインタリーバ６０１０、星状マッパ６０２０及びタイムインタリーバ６０３０を含むことができる。
【０１３９】
また、ＰＬＳ  ＦＥＣエンコーダ６０００は、スクランブラ、ＢＣＨエンコーディング／ゼロ挿入ブロック、ＬＤＰＣエンコーディングブロック及びＬＤＰＣパリティパンクチャリングブロックを含むことができる。以下では、ＢＩＣＭブロックの各ブロックを説明する。
【０１４０】
ＰＬＳ  ＦＥＣエンコーダ６０００は、スクランブルされたＰＬＳ  １／２データ、ＥＡＣ及びＦＩＣセクションをエンコードすることができる。
【０１４１】
スクランブラは、ＢＣＨエンコーディング及び短縮及びパンクチャされたＬＤＰＣエンコーディング前にＰＬＳ１データ及びＰＬＳ２データをスクランブルすることができる。
【０１４２】
ＢＣＨエンコーディング／ゼロ挿入ブロックは、ＰＬＳ保護のために短縮されたＢＣＨコードを用いてスクランブルされたＰＬＳ  １／２データに対してアウターエンコーディングを行い、ＢＣＨエンコーディング後にゼロビットを挿入することができる。ＰＬＳ１データに対してのみ、ＬＤＰＣエンコーディング前にゼロ挿入の出力ビットがパーミュート（ｐｅｒｍｕｔｅ）され得る。
【０１４３】
ＬＤＰＣエンコーディングブロックは、ＬＤＰＣコードを用いてＢＣＨエンコーディング／ゼロ挿入ブロックの出力をエンコードすることができる。完全なコーディングブロック（Ｃｌｄｐｃ）を生成するために、パリティビット（Ｐｌｄｐｃ）がそれぞれのゼロ挿入ＰＬＳ情報ブロック（Ｉｌｄｐｃ）から組織的にエンコードされ、その後に添付される。
【０１４４】
【数１】
2016541186.tif 000006
ＰＬＳ１及びＰＬＳ２に対するＬＤＰＣコードパラメータは、次の表４の通りである。
【０１４５】
【表４】
2016541186.tif 000007
【０１４６】
ＬＤＰＣパリティパンクチャリングブロックは、ＰＬＳ１データ及びＰＬＳ２データに対してパンクチャリングを行うことができる。
【０１４７】
ＰＬＳ１データ保護に短縮が適用されると、任意のＬＤＰＣパリティビットは、ＬＤＰＣエンコーディング後にパンクチャされる。また、ＰＬＳ２データの保護のために、ＰＬＳ２のＬＤＰＣパリティビットはＬＤＰＣエンコーディング後にパンクチャされる。これらパンクチャされたビットは送信されない。
【０１４８】
ビットインタリーバ６０１０は、それぞれ短縮及びパンクチャされたＰＬＳ１データ及びＰＬＳ２データをインタリーブする。
【０１４９】
星状マッパ６０２０は、ビットインタリーブされたＰＬＳ１データ及びＰＬＳ２データを星状にマップすることができる。
【０１５０】
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
【０１５１】
図７は、本発明の一実施例に係るフレームビルディングブロックを示す図である。
図７に示したフレームビルディングブロックは、図１を参照して説明したフレームビルディングブロック１０２０の実施例に該当する。
【０１５２】
図７を参照すると、フレームビルディングブロックは、遅延補償ブロック７０００、セルマッパ７０１０及び周波数インタリーバ７０２０を含むことができる。以下では、フレームビルディングブロックのそれぞれのブロックを説明する。
【０１５３】
遅延補償ブロック７０００は、データパイプと対応ＰＬＳデータとの間のタイミングを調節し、送信端で時間が共に合わせられるように保証することができる。ＰＬＳデータは、入力フォーマッティングブロック及びＢＩＣＭブロックによって誘発されたデータパイプの遅延を処理することによって、データパイプと同一の量だけ遅延される。ＢＩＣＭブロックの遅延は、主に時間インタリーバ５０５０による。帯域内シグナリングデータは、次のＴＩグループの情報を伝達し、シグナルされるＤＰより一つのフレームだけ速く伝達される。よって、遅延補償ブロックは、帯域内シグナリングデータを遅延させる。
【０１５４】
セルマッパ７０１０は、ＰＬＳ、ＥＡＣ、ＦＩＣ、ＤＰ、補助ストリーム及びダミーセルをフレーム内のＯＦＤＭシンボルのアクティブキャリアにマップすることができる。セルマッパ７０１０の基本機能は、もしあれば、ＤＰ、ＰＬＳセル及びＥＡＣ／ＦＩＣセルのそれぞれに対してＴＩによって生成されたデータセルをフレーム内のＯＦＤＭシンボルのそれぞれに対応するアクティブＯＦＤＭセルのアレイにマップすることである。サービスシグナリングデータ（ＰＳＩ（ｐｒｏｇｒａｍ  ｓｐｅｃｉｆｉｃ  ｉｎｆｏｒｍａｔｉｏｎ）／ＳＩ））は、データパイプによって個別的に集めて送信することができる。セルマッパは、スケジューラによって生成された動的情報及びフレーム構造の構成によって動作する。フレームの細部事項については後で説明する。
【０１５５】
周波数インタリーバ７０２０は、セルマッパ７０１０から受信されたデータセルをランダムにインタリーブし、周波数多様性を提供することができる。また、周波数インタリーバ７０２０は、異なるインタリービングシード（ｉｎｔｅｒｌｅａｖｉｎｇ―ｓｅｅｄ）順序を用いて２個の順次的なＯＦＤＭシンボルで構成されるＯＦＤＭシンボルペアに対して動作し、単一フレーム内の最大のインタリービング利得を得ることができる。周波数インタリーバ７０２０の動作の細部事項については後で説明する。
【０１５６】
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
【０１５７】
図８は、本発明の実施例に係るＯＦＤＭ生成ブロックを示す図である。
図８に示したＯＦＤＭ生成ブロックは、図１を参照して説明したＯＦＤＭ生成ブロック１０３０の実施例に該当する。
【０１５８】
ＯＦＤＭ生成ブロックは、フレームビルディングブロックによって生成されたセルによってＯＦＤＭキャリアを変調し、パイロットを挿入し、送信される時間領域信号を生成する。また、このブロックは、保護区間を順次挿入し、ＰＡＰＲ（ｐｅａｋ―ｔｏ―ａｖｅｒａｇｅ  ｐｏｗｅｒ  ｒａｔｉｏ）減少処理を適用して最終ＲＦ信号を生成する。
【０１５９】
図８を参照すると、フレームビルディングブロックは、パイロット及び予約トーン挿入ブロック８０００、２Ｄ―ｅＳＦＮエンコーディングブロック８０１０、ＩＦＦＴ（ｉｎｖｅｒｓｅ  ｆａｓｔ  Ｆｏｕｒｉｅｒ  ｔｒａｎｓｆｏｒｍ）ブロック８０２０、ＰＡＰＲ減少ブロック８０３０、保護区間挿入ブロック８０４０、プリアンブル挿入ブロック８０５０、他のシステム挿入ブロック８０６０及びＤＡＣブロック８０７０を含むことができる。以下では、フレームビルディングブロックのそれぞれのブロックを説明する。
【０１６０】
パイロット及び予約トーン挿入ブロック８０００は、パイロット及び予約トーンを挿入することができる。
【０１６１】
ＯＦＤＭシンボル内の多様なセルは、パイロットとして知られた基準情報で変調され、パイロットは、受信機で先験的に知られた送信値を有する。パイロットセルの情報は、分散されたパイロット、反復パイロット（ｃｏｎｔｉｎｕａｌ  ｐｉｌｏｔ）、エッジパイロット、ＦＳＳ（ｆｒａｍｅ  ｓｉｇｎａｌｉｎｇ  ｓｙｍｂｏｌ）パイロット及びＦＥＳ（ｆｒａｍｅ  ｅｄｇｅ  ｓｙｍｂｏｌ）パイロットで構成される。それぞれのパイロットは、パイロットタイプ及びパイロットパターンによって特定のブースティング電力レベルで送信される。パイロット情報の値は、任意の与えられたシンボル上のそれぞれの送信されたキャリアに対して一連の値である基準シーケンスから導出される。パイロットは、フレーム同期化、周波数同期化、時間同期化、チャネル推定及び送信モード識別に使用することができ、また、位相雑音をフォローする（ｆｏｌｌｏｗｉｎｇ）のに使用することができる。
【０１６２】
基準シーケンスから取得された基準情報は、フレームのプリアンブル、ＦＳＳ及びＦＥＳを除いたすべてのシンボルで分散されたパイロットセルで送信される。反復パイロットは、フレームのすべてのシンボルに挿入される。反復パイロットの数と位置は、ＦＦＴサイズ及び分散されたパイロットパターンに依存する。エッジキャリアは、プリアンブルシンボルを除いたすべてのシンボル内のエッジパイロットである。これらは、スペクトルのエッジまで周波数補間を許容するために挿入される。ＦＳＳパイロットはＦＳＳに挿入され、ＦＥＳパイロットはＦＥＳに挿入される。これらは、フレームのエッジまで時間補間を許容するために挿入される。
【０１６３】
本発明の実施例に係るシステムは、ＳＦＮネットワークをサポートし、分散型ＭＩＳＯ方式は、選択的に非常にロバストな送信モードをサポートするのに使用される。２Ｄ―ｅＳＦＮは、多数のＴＸアンテナを用いる分散型ＭＩＳＯ方式であって、それぞれのＴＸアンテナはＳＦＮネットワーク内の異なる送信側に配置される。
【０１６４】
２Ｄ―ｅＳＦＮエンコーディングブロック８０１０は、ＳＦＮ構成で時間及び周波数多様性を生成するために２Ｄ―ｅＳＦＮ処理を行い、多数の送信機から送信された信号の位相を歪曲することができる。そのため、長い時間の間の低いフラットフェーディング又は深いフェーディングによるバーストエラーを緩和することができる。
【０１６５】
ＩＦＦＴブロック８０２０は、ＯＦＤＭ変調方式を用いて２Ｄ―ｅＳＦＮエンコーディングブロック８０１０からの出力を変調することができる。パイロットとして（又は予約トーンとして）指定されていないデータシンボル内の任意のセルは、周波数インタリーバからのデータセルのうち一つを伝達する。セルはＯＦＤＭキャリアにマップされる。
【０１６６】
ＰＡＰＲ減少ブロック８０３０は、時間領域内の多様なＰＡＰＲ減少アルゴリズムを用いて入力信号に対するＰＡＰＲ減少を行うことができる。
【０１６７】
保護区間挿入ブロック８０４０は保護区間を挿入することができ、プリアンブル挿入ブロック８０５０は信号の前にプリアンブルを挿入することができる。プリアンブルの構造の細部事項については後で説明する。他のシステム挿入ブロック８０６０は、時間領域で複数の放送送受信システムの信号をマルチプレクスし、放送サービスを提供する２個以上の異なる放送送信／受信システムのデータが同一のＲＦ信号帯域幅で同時に送信され得る。この場合、２個以上の異なる放送送受信システムは、異なる放送サービスを提供するシステムを称する。異なる放送サービスは、地上波放送サービス、モバイル放送サービスなどを称する。それぞれの放送サービスと関連するデータは、異なるフレームを通じて送信され得る。
【０１６８】
ＤＡＣブロック８０７０は、入力デジタル信号をアナログ信号に変換し、アナログ信号を出力することができる。ＤＡＣブロック８０７０から出力された信号は、物理層プロファイルによって多数の出力アンテナを介して送信され得る。本発明の実施例に係るＴＸアンテナは、垂直又は水平極性（ｐｏｌａｒｉｔｙ）を有することができる。
【０１６９】
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
【０１７０】
図９は、本発明の実施例によって未来の放送サービスのための放送信号を受信する装置の構造を示す図である。
【０１７１】
本発明の実施例によって未来の放送サービスのための放送信号を受信する装置は、図１を参照して説明した未来の放送サービスのために放送信号を送信する装置に対応し得る。
【０１７２】
本発明の実施例によって未来の放送サービスのための放送信号を受信する装置は、同期化及び復調モジュール９０００、フレームパーシングモジュール９０１０、デマッピング及びデコーディングモジュール９０２０、出力プロセッサ９０３０及びシグナリングデコーディングモジュール９０４０を含むことができる。以下では、放送信号を受信する装置の各モジュールの動作を説明する。
【０１７３】
同期化及び復調モジュール９０００は、ｍ個のＲｘアンテナを介して入力信号を受信し、放送信号を受信する装置に対応するシステムに対して信号検出及び同期化を行い、放送信号を送信する装置によって行われる手続の逆の手続に対応する復調を行うことができる。
【０１７４】
フレームパーシングモジュール９１００は、入力信号フレームをパースし、ユーザによって選択されたサービスが送信されるデータを抽出することができる。放送信号を送信する装置がインタリービングを行うと、フレームパーシングモジュール９１００は、インタリービングの逆の手続に対応するデインタリービングを行うことができる。この場合、抽出される必要がある信号及びデータの位置は、シグナリングデコーディングモジュール９４００から出力されたデータをデコードし、放送信号を送信する装置によって生成されたシグナリング情報を回復することによって得ることができる。
【０１７５】
デマッピング及びデコーディングモジュール９２００は、入力信号をビット領域データに変換した後、必要に応じてデインタリーブすることができる。デマッピング及びデコーディングモジュール９２００は、送信効率のために適用されたマッピングに対してデマッピングを行い、デコーディングを通じて送信チャネルに対して生成された誤りを訂正することができる。この場合、デマッピング及びデコーディングモジュール９２００は、シグナリングデコーディングモジュール９４００から出力されたデータをデコードすることによって、デマッピング及びデコーディングに必要な送信パラメータを得ることができる。
【０１７６】
出力プロセッサ９３００は、放送信号を送信し、送信効率を改善する装置によって適用される多様な圧縮／信号処理手続の逆の手続を行うことができる。この場合、出力プロセッサ９３００は、シグナリングデコーディングモジュール９４００から出力されたデータから必要な制御情報を得ることができる。出力プロセッサ８３００の出力は、放送信号を送信する装置に入力される信号に対応し、ＭＰＥＧ―ＴＳ、ＩＰストリーム（ｖ４又はｖ６）及び一般ストリームであり得る。
【０１７７】
シグナリングデコーディングモジュール９４００は、同期化及び復調モジュール９０００によって復調された信号からＰＬＳ情報を得ることができる。上述したように、フレームパーシングモジュール９１００、デマッピング及びデコーディングモジュール９２００及び出力プロセッサ９３００は、シグナリングデコーディングモジュール９４００から出力されたデータを用いてその機能を実行することができる。
【０１７８】
図１０は、本発明の実施例に係るフレーム構造を示す図である。
図１０は、スーパーフレーム内のフレームタイプ及びＦＲＵの例示的な構成を示す。（ａ）は、本発明の実施例に係るスーパーフレームを示し、（ｂ）は、本発明の実施例に係るＦＲＵ（ｆｒａｍｅ  ｒｅｐｅｔｉｔｉｏｎ  ｕｎｉｔ）を示し、（ｃ）は、ＦＲＵ内の可変ＰＨＹプロファイルのフレームを示し、（ｄ）はフレームの構造を示す。
【０１７９】
スーパーフレームは８個のＦＲＵで構成することができる。ＦＲＵは、フレームのＴＤＭのための基本マルチプレキシング単位であって、スーパーフレーム内で８回繰り返される。
【０１８０】
ＦＲＵ内の各フレームは、ＰＨＹプロファイル（ベース、ハンドヘルド、アドバンスド）及びＦＥＴのうち一つに属する。ＦＲＵ内のフレームの最大許容数は４であり、与えられたＰＨＹプロファイルは、ＦＲＵ（例えば、ベース、ベース、ハンドヘルド、アドバンスド）で０倍から４倍までの任意の回数だけ表れ得る。ＰＨＹプロファイルの定義は、必要であれば、プリアンブル内のＰＨＹ_ＰＲＯＦＩＬＥの予約値を用いて拡張することができる。
【０１８１】
ＦＥＴ部分は、含まれるならば、ＦＲＵの端に挿入される。ＦＥＴがＦＲＵに含まれると、スーパーフレームでＦＥＴの最小数は８である。ＦＥＴ部分が互いに隣接することは推薦されない。
【０１８２】
また、一つのフレームは、多数のＯＦＤＭシンボル及びプリアンブルに分離される。（ｄ）に示したように、フレームは、プリアンブル、一つ以上のフレームシグナリングシンボル（ＦＳＳ）、正常データシンボル及びフレームエッジシンボル（ＦＥＳ）を含む。
【０１８３】
プリアンブルは、高速フューチャーキャストＵＴＢシステム信号の検出が可能であり、信号の効率的な送受信のための基本送信パラメータのセットを提供する特殊シンボルである。プリアンブルの細部説明については後で説明する。
【０１８４】
ＦＳＳの主要目的はＰＬＳデータを伝達することにある。高速同期化及びチャネル推定、及びＰＬＳデータの高速デコーディングのために、ＦＳＳは、正常データシンボルより密集したパイロットパターンを有する。ＦＥＳは、正確にＦＳＳと同一のパイロットを有し、これは、ＦＥＳの直前のシンボルに対して外挿せず、ＦＥＳ内の周波数専用補間及び時間補間を可能にする。
【０１８５】
図１１は、本発明の実施例に係るフレームのシグナリング層構造を示す図である。
図１１は、３個の主要部分、すなわち、プリアンブルシグナリングデータ１１０００、ＰＬＳ１データ１１０１０及びＰＬＳ２データ１１０２０に分離されたシグナリング層構造を示す。すべてのフレームでプリアンブルシンボルによって伝達されるプリアンブルの目的は、そのフレームの送信タイプ及び基本送信パラメータを指示することにある。ＰＬＳ１は、受信機がＰＬＳ２データにアクセスし、ＰＬＳ２データをデコードするようにし、これは、関心のあるＤＰにアクセスするパラメータを含む。ＰＬＳ２は、すべてのフレームで伝達され、２個の主要部分、すなわち、ＰＬＳ２―ＳＴＡＴデータ及びＰＬＳ２―ＤＹＮデータに分離される。ＰＬＳ２データの静的及び動的部分には、必要であればパディングが後に来る。
【０１８６】
図１２は、本発明の実施例に係るプリアンブルシグナリングデータを示す図である。
プリアンブルシグナリングデータは、フレーム構造内で受信機がＰＬＳデータにアクセスし、ＤＰをトレースさせるのに必要な情報の２１ビットを伝達する。プリアンブルシグナリングの細部事項は次の通りである。
【０１８７】
ＰＨＹ_ＰＲＯＦＩＬＥ：この３ビットフィールドは、現在のフレームのＰＨＹプロファイルタイプを示す。異なるＰＨＹプロファイルタイプのマッピングは、以下の表５に与えられる。
【０１８８】
【表５】
2016541186.tif 000008
【０１８９】
ＦＦＴ_ＳＩＺＥ：この２ビットフィールドは、以下の表６に記載したように、フレームグループ内の現在のフレームのＦＦＴサイズを示す。
【０１９０】
【表６】
2016541186.tif 000009
【０１９１】
ＧＩ_ＦＲＡＣＴＩＯＮ：この３ビットフィールドは、以下の表７に記載したように、現在のスーパーフレーム内の保護区間分数（ｆｒａｃｔｉｏｎ）値を示す。
【０１９２】
【表７】
2016541186.tif 000010
【０１９３】
ＥＡＣ_ＦＬＡＧ：この１ビットフィールドは、ＥＡＣが現在のフレームに提供されるか否かを示す。このフィールドが「１」に設定されると、ＥＡＳ（ｅｍｅｒｇｅｎｃｙ  ａｌｅｒｔ  ｓｅｒｖｉｃｅ）が現在のフレームで提供される。このフィールドが「０」に設定されると、ＥＡＳが現在のフレームで伝達されない。このフィールドは、スーパーフレーム内で動的にスイッチされ得る。
【０１９４】
ＰＩＬＯＴ_ＭＯＤＥ：この１ビットフィールドは、プロファイルモードが現在のフレームグループ内の現在のフレームに対してモバイルモードであるのか、それとも固定モードであるのかを指示する。このフィールドが「０」に設定されると、モバイルパイロットモードが使用される。このフィールドが「１」に設定されると、固定パイロットモードが使用される。
【０１９５】
ＰＡＰＲ_ＦＬＡＧ：この１ビットフィールドは、ＰＡＰＲ減少が現在のフレームグループ内の現在のフレームに使用されるか否かを指示する。このフィールドが「１」に設定されると、ＰＡＰＲ減少にトーン予約（ｔｏｎｅ  ｒｅｓｅｒｖａｔｉｏｎ）が使用される。このフィールドが「０」に設定されると、ＰＡＰＲ減少が使用されない。
【０１９６】
ＦＲＵ_ＣＯＮＦＩＧＵＲＥ：この３ビットフィールドは、現在のスーパーフレーム内に存在するＦＲＵ（ｆｒａｍｅ  ｒｅｐｅｔｉｔｉｏｎ  ｕｎｉｔ）のＰＨＹプロファイルタイプ構成を示す。現在のスーパーフレームで伝達されるすべてのプロファイルタイプは、現在のスーパーフレーム内のすべてのフレーム内のこのフィールドで識別される。３ビットフィールドは、以下の表８に示したように、各プロファイルに対する異なる定義を有する。
【０１９７】
【表８】
2016541186.tif 000011
【０１９８】
ＲＥＳＥＲＶＥＤ：この７ビットフィールドが未来の使用のために予約される。
【０１９９】
図１３は、本発明の実施例に係るＰＬＳ１データを示す図である。
ＰＬＳ１データは、ＰＬＳ２の受信及びデコーディングを可能にするのに必要なパラメータを含む基本送信パラメータを提供する。上述したように、ＰＬＳ１データは、一つのフレームグループの全体のデュレーションの間に変更されない。ＰＬＳ１データのシグナリングフィールドの詳細な定義は次の通りである。
【０２００】
ＰＲＥＡＭＢＬＥ_ＤＡＴＡ：この２０ビットフィールドは、ＥＡＣ_ＦＬＡＧを除いたプリアンブルシグナリングデータの写本である。
【０２０１】
ＮＵＭ_ＦＲＡＭＥ_ＦＲＵ：この２ビットフィールドは、ＦＲＵ当たりのフレームの数を示す。
【０２０２】
ＰＡＹＬＯＡＤ_ＴＹＰＥ：この３ビットフィールドは、フレームグループで伝達されるペイロードデータのフォーマットを指示する。ＰＡＹＬＯＡＤ_ＴＹＰＥは、表９に示したようにシグナルされる。
【０２０３】
【表９】
2016541186.tif 000012
【０２０４】
ＮＵＭ_ＦＳＳ：この２ビットフィールドは、現在のフレーム内のＦＳＳシンボルの数を示す。
【０２０５】
ＳＹＳＴＥＭ_ＶＥＲＳＩＯＮ：この８ビットフィールドは、送信された信号フォーマットのバージョンを示す。ＳＹＳＴＥＭ_ＶＥＲＳＩＯＮは、２個の４ビットフィールド、すなわち、メジャーバージョン及びマイナーバージョンに分離される。
【０２０６】
メジャーバージョン：ＳＹＳＴＥＭ_ＶＥＲＳＩＯＮフィールドのＭＳＢ４ビットは、メジャーバージョン情報を示す。メジャーバージョンフィールドの変化は、非―下位―互換（ｎｏｎ―ｂａｃｋｗａｒｄ―ｃｏｍｐａｔｉｂｌｅ）変化を示す。デフォルト値は「００００」である。この標準に記載したバージョンにおいて、値は「００００」に設定される。
【０２０７】
マイナーバージョン：ＳＹＳＴＥＭ_ＶＥＲＳＩＯＮのＬＳＢ４ビットは、マイナーバージョン情報を示す。マイナーバージョンフィールドの変化は下位互換性である。
【０２０８】
ＣＥＬＬ_ＩＤ：これは、ＡＴＳＣネットワークで地理的なセルを固有に識別する１６ビットフィールドである。ＡＴＳＣセルカバレッジ領域は、フューチャーキャストＵＴＢシステムに使用される周波数の数に依存し、一つ以上の周波数で構成することができる。ＣＥＬＬ_ＩＤの値が知られていないか、特定されていない場合、このフィールドは「０」に設定される。
【０２０９】
ＮＥＴＷＯＲＫ_ＩＤ：これは、現在のＡＴＳＣネットワークを固有に識別する１６ビットフィールドである。
【０２１０】
ＳＹＳＴＥＭ_ＩＤ：この１６ビットフィールドは、ＡＴＳＣネットワーク内のフューチャーキャストＵＴＢシステムを固有に識別する。フューチャーキャストＵＴＢシステムは、入力が一つ以上の入力ストリーム（ＴＳ、ＩＰ、ＧＳ）であって、出力がＲＦ信号である地上波放送システムである。フューチャーキャストＵＴＢシステムは、もしあれば、一つ以上のＰＨＹプロファイル及びＦＥＴを伝達する。同一のフューチャーキャストＵＴＢシステムは、異なる入力ストリームを伝達することができ、異なる地理的領域で異なるＲＦ周波数を使用してローカルサービス挿入を許容する。フレーム構造及びスケジューリングは、一つの場所で制御され、フューチャーキャストＵＴＢシステム内ですべての送信に対して同一である。一つ以上のフューチャーキャストＵＴＢシステムは、すべて同一の物理層構造及び構成を有することを意味する同一のＳＹＳＴＥＭ_ＩＤを有することができる。
【０２１１】
次のループは、各フレームタイプのＦＲＵ構成及び長さを指示するのに使用されるＦＲＵ_ＰＨＹ_ＰＲＯＦＩＬＥ、ＦＲＵ_ＦＲＡＭＥ_ＬＥＮＧＴＨ、ＦＲＵ_ＧＩ_ＦＲＡＣＴＩＯＮ及びＲＥＳＥＲＶＥＤで構成される。ループサイズは固定され、４個のＰＨＹプロファイル（ＦＥＴを含む）がＦＲＵ内でシグナルされる。ＮＵＭ_ＦＲＡＭＥ_ＦＲＵが４より小さいと、使用されないフィールドはゼロで充填される。
【０２１２】
ＦＲＵ_ＰＨＹ_ＰＲＯＦＩＬＥ：この３ビットフィールドは、連関したＦＲＵの（ｉ＋１）番目（ｉは、ループインデックスである）のフレームのＰＨＹプロファイルタイプを示す。このフィールドは、表８に示したように、同一のシグナリングフォーマットを使用する。
【０２１３】
ＦＲＵ_ＦＲＡＭＥ_ＬＥＮＧＴＨ：この２ビットフィールドは、連関したＦＲＵの（ｉ＋１）番目のフレームの長さを示す。ＦＲＵ_ＧＩ_ＦＲＡＣＴＩＯＮと共にＦＲＵ_ＦＲＡＭＥ_ＬＥＮＧＴＨを用いて、フレームデュレーションの正確な値を得ることができる。
【０２１４】
ＦＲＵ_ＧＩ_ＦＲＡＣＴＩＯＮ：この３ビットフィールドは、連関したＦＲＵの（ｉ＋１）番目のフレームの保護区間分数値を示す。ＦＲＵ_ＧＩ_ＦＲＡＣＴＩＯＮは、表７によってシグナルされる。
【０２１５】
ＲＥＳＥＲＶＥＤ：この４ビットフィールドが未来の使用のために予約される。
【０２１６】
次のフィールドは、ＰＬＳ２データをデコードするパラメータを提供する。
【０２１７】
ＰＬＳ２_ＦＥＣ_ＴＹＰＥ：この２ビットフィールドは、ＰＬＳ２保護によって使用されるＦＥＣタイプを示す。ＦＥＣタイプは、表１０によってシグナルされる。ＬＤＰＣコードの細部事項については後で説明する。
【０２１８】
【表１０】
2016541186.tif 000013
【０２１９】
ＰＬＳ２_ＭＯＤ：この３ビットフィールドは、ＰＬＳ２によって使用される変調タイプを示す。変調タイプは、表１１によってシグナルされる。
【０２２０】
【表１１】
2016541186.tif 000014
【０２２１】
ＰＬＳ２_ＳＩＺＥ_ＣＥＬＬ：この１５ビットフィールドは、現在のフレームグループで伝達されるＰＬＳ２に対するフルコーディングブロック（ｆｕｌｌ  ｃｏｄｅｄ  ｂｌｏｃｋｓ）の集合（ｃｏｌｌｅｃｔｉｏｎ）のサイズ（ＱＡＭセルの数として特定される）（Ｃｔｏｔａｌ_ｐａｒｔｉａｌ_ｂｌｏｃｋ）を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２２２】
ＰＬＳ２_ＳＴＡＴ_ＳＩＺＥ_ＢＩＴ：この１４ビットフィールドは、現在のフレームグループに対するＰＬＳ２―ＳＴＡＴのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２２３】
ＰＬＳ２_ＤＹＮ_ＳＩＺＥ_ＢＩＴ：この１４ビットフィールドは、現在のフレームグループに対するＰＬＳ２―ＤＹＮのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２２４】
ＰＬＳ２_ＲＥＰ_ＦＬＡＧ：この１ビットフラグは、現在のフレームグループでＰＬＳ２反復モードが使用されるか否かを示す。このフィールドが値「１」に設定されると、ＰＬＳ２反復モードが活性化される。このフィールドが値「０」に設定されると、ＰＬＳ２反復モードが非活性化される。
【０２２５】
ＰＬＳ２_ＲＥＰ_ＳＩＺＥ_ＣＥＬＬ：この１５ビットフィールドは、ＰＬＳ２反復が使用されるとき、現在のフレームグループのすべてのフレームで伝達されるＰＬＳ２に対する部分コーディングブロック（ｐａｒｔｉａｌ  ｃｏｄｅｄ  ｂｌｏｃｋｓ）の集合（ｃｏｌｌｅｃｔｉｏｎ）のサイズ（ＱＡＭセルの数として特定される）（Ｃｔｏｔａｌ_ｐａｒｔｉａｌ_ｂｌｏｃｋ）を示す。反復が使用されない場合、このフィールドの値は０と同一である。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２２６】
ＰＬＳ２_ＮＥＸＴ_ＦＥＣ_ＴＹＰＥ：この２ビットフィールドは、次のフレームグループのすべてのフレームで伝達されるＰＬＳ２に使用されるＦＥＣタイプを示す。ＦＥＣタイプは、表１０によってシグナルされる。
【０２２７】
ＰＬＳ２_ＮＥＸＴ_ＭＯＤ：この３ビットフィールドは、次のフレームグループのすべてのフレームで伝達されるＰＬＳ２に使用される変調タイプを示す。変調タイプは、表１１によってシグナルされる。
【０２２８】
ＰＬＳ２_ＮＥＸＴ_ＲＥＰ_ＦＬＡＧ：この１ビットフィールドは、次のフレームグループでＰＬＳ２反復モードが使用されるか否かを示す。このフィールドが値「１」に設定されると、ＰＬＳ２反復モードが活性化される。このフィールドが値「０」に設定されると、ＰＬＳ２反復モードが非活性化される。
【０２２９】
ＰＬＳ２_ＮＥＸＴ_ＲＥＰ_ＳＩＺＥ_ＣＥＬＬ：この１５ビットフィールドは、ＰＬＳ２反復が使用されるとき、次のフレームグループのすべてのフレームで伝達されるＰＬＳ２に対するフルコーディングブロック（ｆｕｌｌ  ｃｏｄｅｄ  ｂｌｏｃｋｓ）の集合（ｃｏｌｌｅｃｔｉｏｎ）のサイズ（ＱＡＭセルの数として特定される）（Ｃｔｏｔａｌ_ｐａｒｔｉａｌ_ｂｌｏｃｋ）を示す。次のフレームグループで反復が使用されない場合、このフィールドの値は０と同一である。この値は、現在のフレームグループで一定である。
【０２３０】
ＰＬＳ２_ＮＥＸＴ_ＲＥＰ_ＳＴＡＴ_ＳＩＺＥ_ＢＩＴ：この１４ビットフィールドは、次のフレームグループに対するＰＬＳ２―ＳＴＡＴのビットサイズを示す。この値は、現在のフレームグループで一定である。
【０２３１】
ＰＬＳ２_ＮＥＸＴ_ＲＥＰ_ＤＹＮ_ＳＩＺＥ_ＢＩＴ：この１４ビットフィールドは、次のフレームグループに対するＰＬＳ２―ＤＹＮのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２３２】
ＰＬＳ２_ＡＰ_ＭＯＤＥ：この２ビットフィールドは、現在のフレームグループ内のＰＬＳ２に追加のパリティが提供されるか否かを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。下記の表１２は、このフィールドの値を示す。このフィールドが「００」に設定されると、現在のフレームでＰＬＳ２に対して追加のパリティが使用されない。
【０２３３】
【表１２】
2016541186.tif 000015
【０２３４】
ＰＬＳ２_ＡＰ_ＳＩＺＥ_ＣＥＬＬ：この１５ビットフィールドは、ＰＬＳ２の追加のパリティビットのサイズ（ＱＡＭセルの数として特定される）を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２３５】
ＰＬＳ２_ＮＥＸＴ_ＡＰ_ＭＯＤＥ：この２ビットフィールドは、次のフレームグループでＰＬＳ２に追加のパリティが提供されるか否かを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。表１２は、このフィールドの値を定義する。
【０２３６】
ＰＬＳ２_ＮＥＸＴ_ＡＰ_ＳＩＺＥ_ＣＥＬＬ：この１５ビットフィールドは、次のフレームグループのすべてのフレームでのＰＬＳ２の追加のパリティビットのサイズ（ＱＡＭセルの数として特定される）を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２３７】
ＲＥＳＥＲＶＥＤ：この３２ビットフィールドが未来の使用のために予約される。
【０２３８】
ＣＲＣ＿３２：全体のＰＬＳ１シグナリングに適用される３２ビットエラー検出コード
【０２３９】
図１４は、本発明の実施例に係るＰＬＳ２データを示す図である。
図１４は、ＰＬＳ２データのＰＬＳ２―ＳＴＡＴデータを示す。ＰＬＳ２―ＳＴＡＴデータは、フレームグループ内で同一であるが、ＰＬＳ２―ＤＹＮデータは現在のフレームに特定された情報を提供する。
【０２４０】
ＰＬＳ２―ＳＴＡＴデータのフィールドの細部事項は次の通りである。
【０２４１】
ＦＩＣ＿ＦＬＡＧ：この１ビットフィールドは、ＦＩＣが現在のフレームグループに使用されるか否かを示す。このフィールドが「１」に設定されると、ＦＩＣが現在のフレームで提供される。このフィールドが「０」に設定されると、ＦＩＣが現在のフレームで伝達されない。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２４２】
ＡＵＸ＿ＦＬＡＧ：この１ビットフィールドは、現在のフレームグループで補助ストリームが使用されるか否かを示す。このフィールドが「１」に設定されると、補助ストリームが現在のフレームで提供される。このフィールドが「０」に設定されると、補助ストリームが現在のフレームで伝達されない。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
【０２４３】
ＮＵＭ＿ＤＰ：この６ビットフィールドは、現在のフレームで伝達されるＤＰの数を示す。このフィールドの値は、１〜６４の範囲内にあり、ＤＰの数はＮＵＭ＿ＤＰ＋１である。
【０２４４】
ＤＰ＿ＩＤ：この６ビットフィールドは、ＰＨＹプロファイル内でＤＰを固有に識別する。
【０２４５】
ＤＰ＿ＴＹＰＥ：この３ビットフィールドはＤＰのタイプを示す。これは、以下の表１３によってシグナルされる。
【０２４６】
【表１３】
2016541186.tif 000016
【０２４７】
ＤＰ＿ＧＲＯＵＰ＿ＩＤ：この８ビットフィールドは、現在のＤＰが連関したＤＰグループを識別する。これは、受信機が特定のサービスと連関したサービスコンポーネントのＤＰにアクセスするのに使用することができ、これらＤＰは同一のＤＰ＿ＧＲＯＵＰ＿ＩＤを有する。
【０２４８】
ＢＡＳＥ＿ＤＰ＿ＩＤ：この６ビットフィールドは、管理層で使用されるサービスシグナリングデータ（ＰＳＩ／ＳＩ）を伝達するＤＰを示す。ＢＡＳＥ＿ＤＰ＿ＩＤで指示されたＤＰは、サービスシグナリングデータのみを伝達する専用ＤＰ又はサービスデータと共にサービスシグナリングデータを伝達する正常ＤＰであり得る。
【０２４９】
ＤＰ＿ＦＥＣ＿ＴＹＰＥ：この２ビットフィールドは、連関したＤＰによって使用されるＦＥＣタイプを示す。ＦＥＣタイプは、以下の表１４によってシグナルされる。
【０２５０】
【表１４】
2016541186.tif 000017
【０２５１】
ＤＰ＿ＣＯＤ：この４ビットフィールドは、連関したＤＰによって使用されるコードレートを示す。コードレートは、以下の表１５によってシグナルされる。
【０２５２】
【表１５】
2016541186.tif 000018
【０２５３】
ＤＰ＿ＭＯＤ：この４ビットフィールドは、連関したＤＰによって使用される変調を示す。変調は、以下の表１６によってシグナルされる。
【０２５４】
【表１６】
2016541186.tif 000019
【０２５５】
ＤＰ＿ＳＳＤ＿ＦＬＡＧ：この１ビットフィールドは、ＳＳＤモードが連関したＤＰで使用されるか否かを示す。このフィールドが値「１」に設定されると、ＳＳＤが使用される。このフィールドが値「０」に設定されると、ＳＳＤが使用されない。
【０２５６】
ＰＨＹ＿ＰＲＯＦＩＬＥがアドバンスドプロファイルを示す「０１０」と同一である場合のみに次のフィールドが表れる。
【０２５７】
ＤＰ＿ＭＩＭＯ：この３ビットフィールドは、連関したＤＰにいずれのタイプのＭＩＭＯエンコーディングプロセスが適用されるのかを示す。ＭＩＭＯエンコーディングプロセスのタイプは、表１７によってシグナルされる。
【０２５８】
【表１７】
2016541186.tif 000020
【０２５９】
ＤＰ＿ＴＩ＿ＴＹＰＥ：この１ビットフィールドは、時間インタリービングのタイプを示す。「０」の値は、一つのＴＩグループが一つのフレームに対応し、一つ以上のＴＩブロックを含むことを示す。「１」の値は、一つのＴＩグループが１より多いフレームで伝達され、一つのＴＩブロックのみを含むことを示す。
【０２６０】
ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ：２ビットフィールドの使用（許容される値が１、２、４、８のみである）は、次のようにＤＰ＿ＴＩ＿ＴＹＰＥフィールド内に設定された値によって決定される。
【０２６１】
ＤＰ＿ＴＩ＿ＬＥＮＧＴＨが値「１」に設定されると、このフィールドは、ＰＩ、すなわち、各ＴＩグループがマップされるフレームの数を示し、ＴＩグループ当たりに一つのＴＩブロックがある（ＮＴＩ＝１）。２ビットフィールドを有する許容されたＰＩ値は、以下の表１８で定義される。
【０２６２】
ＤＰ＿ＴＩ＿ＴＹＰＥが「０」に設定されると、このフィールドは、ＴＩグループ当たりのＴＩブロックの数（ＮＴＩ）を示し、フレーム当たりに一つのＴＩグループがある（ＰＩ＝１）。２ビットフィールドを有する許容されたＰＩ値は、以下の表１８で定義される。
【０２６３】
【表１８】
2016541186.tif 000021
【０２６４】
ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ：この２ビットフィールドは、連関したＤＰに対するフレームグループ内のフレーム区間（ＩＪＵＭＰ）を示し、許容される値は１、２、４、８である（対応する２ビットフィールドは、それぞれ「００」、「０１」、「１０」、「１１」である）。フレームグループのすべてのフレームで表れないＤＰに対して、このフィールドの値は連続的なフレーム間の間隔と同一である。例えば、ＤＰがフレーム１、５、９、１３などで表れると、このフィールドは「４」に設定される。すべてのフレームで表れるＤＰに対して、このフィールドは「１」に設定される。
【０２６５】
ＤＰ＿ＴＩ＿ＢＹＰＡＳＳ：この１ビットフィールドは、時間インタリーバ５０５０の利用可能性を決定する。ＤＰに対して時間インタリービングが使用されない場合、これは「１」に設定される。時間インタリービングが使用される場合、これは「０」に設定される。
【０２６６】
ＤＰ＿ＦＩＲＳＴ＿ＦＲＡＭＥ＿ＩＤＸ：この５ビットフィールドは、現在ＤＰが発生するスーパーフレームの第１フレームのインデックスを示す。ＤＰ＿ＦＩＲＳＴ＿ＦＲＡＭＥ＿ＩＤＸの値は０〜３１の範囲内にある。
【０２６７】
ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸ：この１０ビットフィールドは、このＤＰに対するＤＰ＿ＮＵＭ＿ＢＬＯＣＫＳの最大値を示す。このフィールドの値は、ＤＰ＿ＮＵＭ＿ＢＬＯＣＫＳと同一の範囲を有する。
【０２６８】
ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥ：この２ビットフィールドは、与えられたＤＰによって伝達されるペイロードデータのタイプを示す。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥは、以下の表１９によってシグナルされる。
【０２６９】
【表１９】
2016541186.tif 000022
【０２７０】
ＤＰ＿ＩＮＢＡＮＤ＿ＭＯＤＥ：この２ビットフィールドは、現在のＤＰが帯域内シグナリング情報を伝達するか否かを示す。帯域内シグナリングタイプは、以下の表２０によってシグナルされる。
【０２７１】
【表２０】
2016541186.tif 000023
【０２７２】
ＤＰ＿ＰＲＯＴＯＣＯＬ＿ＴＹＰＥ：この２ビットフィールドは、与えられたＤＰによって伝達されるペイロードのプロトコルタイプを示す。入力ペイロードタイプが選択されると、以下の表２１によってシグナルされる。
【０２７３】
【表２１】
2016541186.tif 000024
【０２７４】
ＤＰ＿ＣＲＣ＿ＭＯＤＥ：この２ビットフィールドは、入力フォーマッティングブロックでＣＲＣエンコーディングが使用されるか否かを示す。ＣＲＣモードは、以下の表２２によってシグナルされる。
【０２７５】
【表２２】
2016541186.tif 000025
【０２７６】
ＤＮＰ＿ＭＯＤＥ：この２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）に設定されるとき、連関したＤＰによって使用されるヌル―パケット削除モードを示す。ＤＮＰ＿ＭＯＤＥは、以下の表２３によってシグナルされる。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）でない場合、ＤＮＰ＿ＭＯＤＥは値「００」に設定される。
【０２７７】
【表２３】
2016541186.tif 000026
【０２７８】
ＩＳＳＹ＿ＭＯＤＥ：この２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）に設定されるとき、連関したＤＰによって使用されるＩＳＳＹモードを示す。ＩＳＳＹ＿ＭＯＤＥは、以下の表２４によってシグナルされる。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）でない場合、ＩＳＳＹ＿ＭＯＤＥは値「００」に設定される。
【０２７９】
【表２４】
2016541186.tif 000027
【０２８０】
ＨＣ＿ＭＯＤＥ＿ＴＳ：この２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）に設定されるとき、連関したＤＰによって使用されるＴＳヘッダ圧縮モードを示す。ＨＣ＿ＭＯＤ＿ＴＳは、以下の表２５によってシグナルされる。
【０２８１】
【表２５】
2016541186.tif 000028
【０２８２】
ＨＣ＿ＭＯＤＥ＿ＩＰ：この２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＩＰ（「０１」）に設定されるときのＩＰヘッダ圧縮モードを示す。ＨＣ＿ＭＯＤ＿ＩＰは、以下の表２６によってシグナルされる。
【０２８３】
【表２６】
2016541186.tif 000029
【０２８４】
ＰＩＤ：この１３ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）に設定され、ＨＣ＿ＭＯＤＥ＿ＴＳが「０１」又は「１０」に設定されるときのＴＳヘッダ圧縮のためのＰＩＤ番号を示す。
ＲＥＳＥＲＶＥＤ：この８ビットフィールドは、未来の使用のために予約される。
ＦＩＣ＿ＦＬＡＧが「１」と同一である場合のみに次のフィールドが表れる。
ＦＩＣ＿ＶＥＲＳＩＯＮ：この８ビットフィールドは、ＦＩＣのバージョン番号を示す。
ＦＩＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ：この１３ビットフィールドは、ＦＩＣのバイト長さを示す。
ＲＥＳＥＲＶＥＤ：この８ビットフィールドは、未来の使用のために予約される。
ＡＵＸ＿ＦＬＡＧが「１」と同一である場合のみに次のフィールドが表れる。
ＮＵＭ＿ＡＵＸ：この４ビットフィールドは、補助ストリームの数を示す。ゼロは、補助ストリームが使用されないことを意味する。
ＡＵＸ＿ＣＯＮＦＩＧ＿ＲＦＵ：この８ビットフィールドは、未来の使用のために予約される。
ＡＵＸ＿ＳＴＲＥＡＭ＿ＴＹＰＥ：この４ビットフィールドは、現在の補助ストリームのタイプを示すための未来の使用のために予約される。
ＡＵＸ＿ＰＲＩＶＡＴＥ＿ＣＯＮＦＩＧ：この２８ビットフィールドは、補助ストリームをシグナルするための未来の使用のために予約される。
【０２８５】
図１５は、本発明の他の実施例に係るＰＬＳ２データを示す図である。
図１５は、ＰＬＳ２データのＰＬＳ２―ＤＹＮデータを示す。ＰＬＳ２―ＤＹＮデータの値は、一つのフレームグループのデュレーションの間に変化可能であり、フィールドのサイズは一定に維持される。
【０２８６】
ＰＬＳ２―ＤＹＮデータのフィールドの細部事項は次の通りである。
【０２８７】
ＦＲＡＭＥ＿ＩＮＤＥＸ：この５ビットフィールドは、スーパーフレーム内の現在のフレームのフレームインデックスを示す。スーパーフレームの第１フレームのインデックスは「０」に設定される。
【０２８８】
ＰＬＳ＿ＣＨＡＮＧＥ＿ＣＯＵＮＴＥＲ：この４ビットフィールドは、構成が変更される前のスーパーフレームの数を示す。構成において、変更された後のスーパーフレームは、このフィールド内でシグナルされる値によって指示される。このフィールドが値「００００」に設定されると、スケジュールされた変化が予想されないことを意味し、値「１」は、次のスーパーフレームで変化があることを意味する。
【０２８９】
ＦＩＣ＿ＣＨＡＮＧＥ＿ＣＯＵＮＴＥＲ：この４ビットフィールドは、構成（すなわち、ＦＩＣの内容）が変更される前のスーパーフレームの数を示す。構成において、変更された後のスーパーフレームは、このフィールド内でシグナルされる値によって指示される。このフィールドが値「００００」に設定されると、スケジュールされた変化が予想されないことを意味し、値「０００１」は、次のスーパーフレームで変化があることを意味する。
【０２９０】
ＲＥＳＥＲＶＥＤ：この１６ビットフィールドは、未来の使用のために予約される。
ＮＵＭ＿ＤＰを通じてループで次のフィールドが表れ、これは、現在のフレームで伝達されるＤＰと連関したパラメータを示す。
ＤＰ＿ＩＤ：この６ビットフィールドは、ＰＨＹプロファイル内のＤＰを固有に指示する。
【０２９１】
ＤＰ＿ＳＴＡＲＴ：この１５ビット（又は１３ビット）フィールドは、ＤＰＵアドレッシング方式を用いて第１ＤＰの開始位置を示す。ＤＰ＿ＳＴＡＲＴフィールドは、以下の表２７に示したように、ＰＨＹプロファイル及びＦＦＴサイズによって異なる長さを有する。
【０２９２】
【表２７】
2016541186.tif 000030
【０２９３】
ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ：この１０ビットフィールドは、現在のＤＰに対する現在のＴＩグループ内のＦＥＣブロックの数を示す。ＤＰ＿ＮＵＭ＿ＢＬＯＣＫの値は０〜１０２３の範囲内にある。
【０２９４】
ＲＥＳＥＲＶＥＤ：この８ビットフィールドは、未来の使用のために予約される。
【０２９５】
次のフィールドは、ＥＡＣと連関したＦＩＣパラメータを示す。
【０２９６】
ＥＡＣ＿ＦＬＡＧ：この１ビットフィールドは、現在のフレーム内のＥＡＣの存在を示す。このビットは、プリアンブル内のＥＡＣ＿ＦＬＡＧと同一の値である。
【０２９７】
ＥＡＳ＿ＷＡＫＥ＿ＵＰ＿ＶＥＲＳＩＯＮ＿ＮＵＭ：この８ビットフィールドは、ウェイクアップ指示のバージョン番号を示す。
【０２９８】
ＥＡＣ＿ＦＬＡＧフィールドが「１」と同一である場合、次の１２ビットは、ＥＡＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥフィールドに対して割り当てられる。ＥＡＣ＿ＦＬＡＧフィールドが「０」と同一である場合、次の１２ビットは、ＥＡＣ＿ＣＯＵＮＴＥＲに割り当てられる。
【０２９９】
ＥＡＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ：この１２ビットフィールドは、ＥＡＣのバイト長さを示す。
ＥＡＣ＿ＣＯＵＮＴＥＲ：この１２ビットフィールドは、ＥＡＣが到逹するフレームの前のフレームの数を示す。
ＡＵＸ＿ＦＬＡＧフィールドが「１」と同一である場合にのみ次のフィールドが表れる。
【０３００】
ＡＵＸ＿ＰＲＩＶＡＴＥ＿ＤＹＮ：この４８ビットフィールドは、補助ストリームをシグナルするための未来使用のために予約される。このフィールドの意味は、構成可能なＰＬＳ２―ＳＴＡＴ内のＡＵＸ＿ＳＴＲＥＡＭ＿ＴＹＰＥの値に依存する。
ＣＲＣ＿３２：全体のＰＬＳ２に適用される３２ビットエラー検出コード。
【０３０１】
図１６は、本発明の実施例に係るフレームの論理構造を示す図である。
上述したように、ＰＬＳ、ＥＡＣ、ＦＩＣ、ＤＰ、補助ストリーム及びダミーセルは、フレーム内のＯＦＤＭシンボルのアクティブキャリアにマップされる。ＰＬＳ１及びＰＬＳ２は、まず、一つ以上のＦＳＳにマップされる。その後、もしあれば、ＥＡＣセルがＰＬＳフィールドの直後にマップされ、その後、もしあれば、ＦＩＣセルがマップされる。もしあれば、ＤＰは、ＰＬＳ又はＥＡＣ、ＦＩＣの後にマップされる。まず、タイプ１  ＤＰが後に来た後、タイプ２  ＤＰが後に来る。ＤＰのタイプの細部事項については後で説明する。任意の場合、ＤＰは、ＥＡＳのための任意の特殊データ又はサービスシグナリングデータを伝達することができる。もしあれば、補助ストリーム又は各ストリームがＤＰの後に来た後、ダミーセルが後に来る。これらすべてを上述した順序、すなわち、ＰＬＳ、ＥＡＣ、ＦＩＣ、ＤＰ、補助ストリーム及びダミーデータセルの順にマップすることは、フレーム内のセル容量を正確に充填する。
【０３０２】
図１７は、本発明の実施例に係るＰＬＳマッピングを示す図である。
ＰＬＳセルは、ＦＳＳのアクティブキャリアにマップされる。ＰＬＳによって占有されたセルの数に依存して、一つ以上のシンボルがＦＳＳとして指定され、ＦＳＳの数（ＮＦＳＳ）は、ＰＬＳ１内のＮＵＭ＿ＦＳＳによってシグナルされる。ＦＳＳは、ＰＬＳセルを伝達する特殊シンボルである。ロバスト性及びレイテンシ（ｌａｔｅｎｃｙ）はＰＬＳの重要な問題であるので、ＦＳＳは、ＦＳＳ内の周波数専用補間及び高速同期化を許容するより高い密度のパイロットを有する。
【０３０３】
ＰＬＳセルは、図１７の例に示したように、トップ―ダウン（ｔｏｐ―ｄｏｗｎ）方式でＮＦＳＳ個のＦＳＳのアクティブキャリアにマップされる。ＰＬＳ１セルは、セルインデックスの増加順に第１ＦＳＳの第１セルから先にマップされる。ＰＬＳ２セルは、ＰＬＳ１の最後のセルの直後にマップされ、第１ＦＳＳの最後のセルインデックスまでマッピングが下向きに継続される。要求されるＰＬＳセルの総数が一つのＦＳＳのアクティブキャリアの数を超えると、マッピングは、次のＦＳＳに進行し、第１ＦＳＳと正確に同一の方式で継続される。
【０３０４】
ＰＬＳマッピングの完了後、ＤＰが次に伝達される。ＥＡＣ、ＦＩＣ又はＥＡＣ及びＦＩＣが現在のフレームに存在すると、これらはＰＬＳと「正常」ＤＰとの間に配置される。
【０３０５】
図１８は、本発明の実施例に係るＥＡＣマッピングを示す図である。
【０３０６】
ＥＡＣは、ＥＡＳメッセージを伝達する専用チャネルであって、ＥＡＳに対するＤＰにリンクされる。ＥＡＳサポートは提供されるが、ＥＡＣ自体は、すべてのフレームに存在することもあり、すべてのフレームに存在しないこともある。もしあれば、ＥＡＣはＰＬＳ２セルの直後にマップされる。ＥＡＣは、ＰＬＳセル以外に、ＦＩＣ、ＤＰ、補助ストリーム及びダミーセルのうちいずれかの後に来ない。ＥＡＣセルをマップする手続はＰＬＳと正確に同一である。
【０３０７】
ＥＡＣセルは、図１８に示したように、セルインデックスの増加順にＰＬＳ２の次のセルからマップされる。ＥＡＳメッセージサイズによって、ＥＡＣセルは、図１８に示したようにいくつかのシンボルを占有する。
【０３０８】
ＥＡＣセルは、ＰＬＳ２の最後のセルの直後にマップされ、マッピングは、最後のＦＳＳの最後のセルインデックスまで下向きに継続される。要求されるＥＡＣの総数が最後のＦＳＳの残りのアクティブキャリアの数を超えると、マッピングは次のシンボルに進行し、ＦＳＳと正確に同一の方式で継続される。この場合のマッピングのための次のシンボルは正常データシンボルであって、これは、ＦＳＳより多くのアクティブキャリアを有する。
【０３０９】
ＥＡＣマッピングの完了後、もし存在すれば、ＦＩＣが次に伝達される。（ＰＬＳ２フィールドでシグナルされることによって）ＦＩＣが送信されないと、ＤＰはＥＡＣの最後のセルの直後にマップされる。
【０３１０】
図１９は、本発明の実施例に係るＦＩＣマッピングを示す図である。
【０３１１】
（ａ）は、ＥＡＣがないＦＩＣの例示的なマッピングを示し、（ｂ）は、ＥＡＣがあるＦＩＣの例示的なマッピングを示す。
【０３１２】
ＦＩＣは、高速サービス獲得及びチャネルスキャニングを可能にする層間（ｃｒｏｓｓ―ｌａｙｅｒ）情報に対する専用チャネルである。この情報は、主に各ブロードキャスタのＤＰとサービスとの間の情報を結合するチャネルを含む。高速スキャンのために、受信機は、ＦＩＣをデコードし、ブロードキャスタＩＤ、サービスの数及びＢＡＳＥ＿ＤＰ＿ＩＤなどの情報を得ることができる。高速サービスの獲得のために、ＦＩＣに加えて、ベースＤＰがＢＡＳＥ＿ＤＰ＿ＩＤを用いてデコードされ得る。伝達される内容以外に、ベースＤＰは、正常ＤＰと正確に同一の方式でエンコードされ、フレームにマップされる。そのため、ベースＤＰに対して追加の説明が要求されない。ＦＩＣデータが生成されて管理層で消費される。ＦＩＣデータの内容は、管理層の説明書に記載した通りである。
【０３１３】
ＦＩＣデータは選択的であり、ＦＩＣの使用は、ＰＬＳ２の静的部分内のＦＩＣ＿ＦＬＡＧパラメータによってシグナルされる。ＦＩＣが使用されると、ＦＩＣ＿ＦＬＡＧが「１」に設定され、ＦＩＣのためのシグナリングフィールドはＰＬＳ２の静的部分に定義される。このフィールドでは、ＦＩＣ＿ＶＥＲＳＩＯＮ及びＦＩＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥがシグナルされる。ＦＩＣは、ＰＬＳ２と同一の変調、コーディング及び時間インタリービングパラメータを用いる。ＦＩＣは、ＰＬＳ２＿ＭＯＤＥ及びＰＬＳ２＿ＦＥＣなどの同一のシグナリングパラメータを共有する。もしあれば、ＦＩＣデータは、ＰＬＳ２又は、もしあれば、ＥＡＣの直後にマップされる。ＦＩＣは、任意の正常ＤＰ、補助ストリーム又はダミーセルの後にマップされない。ＦＩＣセルをマップする方法はＥＡＣと正確に同一であり、これはＰＬＳと同一である。
【０３１４】
ＰＬＳの後にＥＡＣがない場合、ＦＩＣセルは、（ａ）の例に示したように、セルインデックスの増加順にＰＬＳ２の次のセルからマップされる。ＦＩＣデータサイズによって、ＦＩＣセルは、（ｂ）に示したように、いくつかのシンボルにわたってマップされ得る。
【０３１５】
ＦＩＣセルは、ＰＬＳ２の最後のセルの直後にマップされ、マッピングは、最後のＦＳＳの最後のセルインデックスまで下向きに継続される。要求されるＦＩＣセルの総数が最後のＦＳＳの残りのアクティブキャリアの数を超えると、マッピングは次のシンボルに進行し、ＦＳＳと正確に同一の方式で継続される。この場合のマッピングのための次のシンボルは、ＦＳＳより多くのアクティブキャリアを有する正常データシンボルである。
【０３１６】
ＥＡＳメッセージが現在のフレームで送信されると、ＥＡＣはＦＩＣに先行し、ＦＩＣセルは、（ｂ）に示したように、セルインデックスの増加順にＥＡＣの次のセルからマップされる。
【０３１７】
ＦＩＣマッピングの完了後、一つ以上のＤＰがマップされ、その後、もしあれば、補助ストリーム及びダミーセルがマップされる。
【０３１８】
図２０は、本発明の実施例に係るＤＰのタイプを示す図である。
図２０の（ａ）はタイプ１  ＤＰを示し、（ｂ）はタイプ２  ＤＰを示す。
【０３１９】
先行チャネル、すなわち、ＰＬＳ、ＥＡＣ及びＦＩＣがマップされた後、ＤＰのセルがマップされる。ＤＰは、マッピング方法によって２個のタイプのうち一つに分類される。
【０３２０】
タイプ１  ＤＰ：ＤＰは、ＴＤＭによってマップされる。
タイプ２  ＤＰ：ＤＰは、ＦＤＭによってマップされる。
【０３２１】
ＤＰのタイプは、ＰＬＳ２の静的部分でＤＰ＿ＴＹＰＥフィールドによって指示される。図２０は、タイプ１  ＤＰ及びタイプ２  ＤＰのマッピング順序を示す。タイプ１  ＤＰは、まず、セルインデックスの増加順にマップされ、最後のセルインデックスに到逹した後、シンボルインデックスが１ずつ増加する。次のシルボル内で、ＤＰは、ｐ＝０からセルインデックスの増加順に継続してマップされる。一つのフレームで共にマップされた多数のＤＰで、タイプ１  ＤＰのそれぞれは、ＤＰのＴＤＭマルチプレキシングと類似する形に時間でグループ化される。
【０３２２】
タイプ２  ＤＰは、まず、シンボルインデックスの増加順にマップされ、フレームの最後のＯＦＤＭシンボルに到逹した後、セルインデックスは１ずつ増加し、シンボルインデックスは第１利用可能なシンボルに後退し、そのシンボルインデックスから増加する。一つのフレームで多数のＤＰを共にマップした後、タイプ２  ＤＰのそれぞれは、ＤＰのＦＤＭマルチプレキシングと類似する形に周波数でグループ化される。
【０３２３】
一つの制限が必要であれば、すなわち、タイプ１  ＤＰが常にタイプ２  ＤＰに先行すると、タイプ１  ＤＰ及びタイプ２  ＤＰはフレーム内で共存し得る。タイプ１及びタイプ２  ＤＰを伝達するＯＦＤＭセルの総数は、ＤＰの送信のために利用可能なＯＦＤＭセルの総数を超えることができない。
【０３２４】
【数２】
2016541186.tif 000031
【０３２５】
ここで、ＤＤＰ１は、タイプ１  ＤＰによって占有されるＯＦＤＭセルの数であり、ＤＤＰ２は、タイプ２  ＤＰによって占有されるＯＦＤＭセルの数である。ＰＬＳ、ＥＡＣ、ＦＩＣは、いずれもタイプ１  ＤＰと同一の方式でマップされるので、これらはすべて「タイプ１のマッピング規則」に従う。そのため、タイプ１のマッピングは、常にタイプ２のマッピングより先行する。
【０３２６】
図２１は、本発明の実施例に係るＤＰマッピングを示す図である。
【０３２７】
（ａ）は、タイプ１  ＤＰをマップするためのＯＦＤＭセルのアドレッシングを示し、（ｂ）は、タイプ２  ＤＰをマップするためのＯＦＤＭセルのアドレッシングを示す。
【０３２８】
タイプ１  ＤＰ（０，ＤＤＰ１−１）をマップするためのＯＦＤＭセルのアドレッシングは、タイプ１  ＤＰのアクティブデータセルのために定義される。アドレッシング方式は、タイプ１  ＤＰのそれぞれに対するＴＩからのセルがアクティブデータセルに割り当てられる順序を定義する。また、これは、ＰＬＳ２の動的部分内のＤＰの位置をシグナルするのに使用される。
【０３２９】
ＥＡＣ及びＦＩＣなしで、アドレス０は、最後のＦＳＳ内のＰＬＳを伝達する最後のセルの直後のセルを称する。ＥＡＣが送信され、ＦＩＣがその該当フレームでない場合、アドレス０は、ＥＡＣを伝達する最後のセルの直後のセルを称する。ＦＩＣが該当フレームで送信されると、アドレス０は、ＦＩＣを伝達する最後のセルの直後のセルを称する。タイプ１  ＤＰに対するアドレス０は、（ａ）に示したように、２個の異なるケースを考慮して算出することができる。（ａ）に示した例において、ＰＬＳ、ＥＡＣ及びＦＩＣはすべて送信されると仮定する。ＥＡＣ及びＦＩＣのうち一つ又は二つとも省略される場合への拡張は容易である。（ａ）の左側に示したように、ＦＩＣまでのすべてのセルをマップした後、ＦＳＳ内に残りのセルが残っている。
【０３３０】
タイプ２  ＤＰ（０，…，ＤＤＰ２−１）をマップするＯＦＤＭセルのアドレッシングは、タイプ２  ＤＰのアクティブデータセルのために定義される。アドレッシング方式は、タイプ２  ＤＰのそれぞれに対するＴＩからのセルがアクティブデータセルに割り当てられる順序を定義する。また、これは、ＰＬＳ２の動的部分内のＤＰの位置をシグナルするのに使用される。
【０３３１】
（ｂ）に示したように、３個の少し異なるケースが可能である。（ｂ）の左側上に示した第１ケースでは、最後のＦＳＳ内のセルはタイプ２  ＤＰマッピングに用いられる。中間に示した第２ケースでは、ＦＩＣが正常シンボルのセルを占めるが、そのシンボル上のＦＩＣセルの数はＣＦＳＳより小さい。（ｂ）の右側に示した第３ケースは、そのシンボル上にマップされたＦＩＣセルの数がＣＦＳＳを超えることを除いては第２ケースと同一である。
【０３３２】
ＰＬＳ、ＥＡＣ及びＦＩＣは、タイプ１  ＤＰと同一の「タイプ１のマッピング規則」に従うので、タイプ１  ＤＰがタイプ２  ＤＰに先行する場合への拡張は簡単である。
【０３３３】
データパイプ単位（ＤＰＵ）は、データセルをフレーム内のＤＰに割り当てる基本単位である。
【０３３４】
ＤＰＵは、フレーム内にＤＰを位置させるシグナリング単位として定義される。セルマッパ７０１０は、ＤＰのそれぞれに対するＴＩによって生成されたセルをマップすることができる。時間インタリーバ５０５０は、一連のＴＩブロックを出力し、それぞれのＴＩブロックは、セルのセットで構成される可変数（ｖａｒｉａｂｌｅ  ｎｕｍｂｅｒ）のＸＦＥＣＢＬＯＣＫを含む。ＸＦＥＣＢＬＯＣＫ内のセルの数（Ｎｃｅｌｌｓ）は、ＦＥＣＢＬＯＣＫサイズ（Ｎｌｄｐｃ）及び星状シンボル当たりの送信ビット数に依存する。ＤＰＵは、与えられたＰＨＹプロファイルでサポートされるＸＦＥＣＢＬＯＣＫ内のセルの数のすべての可能な値の最も大きい共通除数（ｄｉｖｉｓｏｒ）（Ｎｃｅｌｌｓ）として定義される。セル内のＤＰＵの長さはＬＤＰＵとして定義される。各ＰＨＹプロファイルがＦＥＣＢＬＯＣＫサイズ及び星状シンボル当たりに異なる数の異なる組み合わせをサポートするので、ＬＤＰＵはＰＨＹプロファイルに基づいて定義される。
【０３３５】
図２２は、本発明の実施例に係るＦＥＣ構造を示す図である。
図２２は、ビットインタリービング前の本発明の実施例に係るＦＥＣ構造を示す。上述したように、データＦＥＣエンコーダは、入力ＢＢＦに対してＦＥＣエンコーディングを行い、アウターコーディング（ＢＣＨ）及びインナーコーディング（ＬＤＰＣ）を用いてＦＥＣＢＬＯＣＫ手続を生成することができる。図示したＦＥＣ構造はＦＥＣＢＬＯＣＫに対応する。また、ＦＥＣＢＬＯＣＫ及びＦＥＣ構造は、ＬＤＰＣコードワードの長さに対応する同一の値を有する。
【０３３６】
図２２に示したように、ＢＣＨエンコーディングはそれぞれのＢＢＦ（Ｋｂｃｈビット）に適用され、ＬＤＰＣエンコーディングはＢＣＨエンコーディングＢＢＦ（Ｋｌｄｐｃビット＝Ｎｂｃｈビット）に適用される。
【０３３７】
Ｎｌｄｐｃの値は、６４８００ビット（長いＦＥＣＢＬＯＣＫ）又は１６２００ビット（短いＦＥＣＢＬＯＣＫ）である。
【０３３８】
以下の表２８及び表２９は、それぞれ長いＦＥＣＢＬＯＣＫ及び短いＦＥＣＢＬＯＣＫに対するＦＥＣエンコーディングパラメータを示す。
【０３３９】
【表２８】
2016541186.tif 000032
【０３４０】
【表２９】
2016541186.tif 000033
【０３４１】
ＢＣＨエンコーディング及びＬＤＰＣエンコーディングの動作の細部事項は次の通りである。
【０３４２】
１２誤り訂正ＢＣＨコードは、ＢＢＦのアウターエンコーディングに使用される。短いＦＥＣＢＬＯＣＫ及び長いＦＥＣＢＬＯＣＫに対するＢＣＨ生成器多項式は、すべての多項式を共に乗じることによって得られる。
【０３４３】
ＬＤＰＣコードは、アウターＢＣＨエンコーディングの出力をエンコードするのに使用される。完成したＢｌｄｐｃ（ＦＥＣＢＬＯＣＫ）を生成するために、Ｐｌｄｐｃ（パリティビット）は各Ｉｌｄｐｃ（ＢＣＨエンコーディングＢＢＦ）から体系的にエンコードされ、Ｉｌｄｐｃに添付される。完成したＢｌｄｐｃ（ＦＥＣＢＬＯＣＫ）は次の数式として表現される。
【０３４４】
【数３】
2016541186.tif 000034
【０３４５】
長いＦＥＣＢＬＯＣＫ及び短いＦＥＣＢＬＯＣＫに対するパラメータは、それぞれ前記表２８及び表２９に与えられる。
長いＦＥＣＢＬＯＣＫに対するＮｌｄｐｃ−Ｋｌｄｐｃを算出する細部手続は次の通りである。
パリティビット初期化
【数４】
2016541186.tif 000035
【０３４６】
２）パリティチェックマトリックスのアドレスの第１行に特定されたパリティビットアドレスで第１情報ビット（ｉ０）を累算する。パリティチェックマトリックスのアドレスの細部事項については後で説明する。例えば、レート１３／１５に対して、
【０３４７】
【数５】
2016541186.tif 000036
【０３４８】
３）次の３５９個の情報ビット（ｉｓ）（ｓ＝１、２、…、３５９）が次の数式を用いてパリティビットで累算される。
【０３４９】
【数６】
2016541186.tif 000037
【０３５０】
ここで、ｘは、第１ビット（ｉ０）に対応するパリティビット累算器のアドレスを示し、Ｑｌｄｐｃは、パリティチェックマトリックスのアドレスで特定されたコードレート従属定数である。継続して、例えば、レート１３／１５に対してＱｌｄｐｃ＝２４であって、よって、情報ビット（ｉ１）に対して次の動作が行われる。
【０３５１】
【数７】
2016541186.tif 000038
【０３５２】
４）３６１番目の情報ビット（ｉ３６０）に対して、パリティビット累算器のアドレスは、パリティチェックマトリックスのアドレスの第２行に与えられる。類似する方式で、次の３５８個の情報ビット（ｉｓ）（ｓ＝３６１、３６２、…、７１９）に対するパリティビット累算器のアドレスは数式６を用いて得られ、ここで、ｘは、情報ビット（ｉ３６０）に対応するパリティビット累算器のアドレス、パリティチェックマトリックスのアドレスの第２行内のエントリーを示す。
【０３５３】
５）類似する方式で、３６０個の新たな情報ビットのすべてのグループに対して、パリティチェックマトリックスのアドレスからの新たな行がパリティビット累算器のアドレスを探すのに使用される。
【０３５４】
情報ビットが全部消尽した後、最終パリティが次のように得られる。
【０３５５】
６）ｉ＝１から開始する次の動作を順次行う。
【数８】
2016541186.tif 000039
【０３５６】
ここで、ｐｉ（ｉ＝０、１、…、Ｎｄｐｃ−Ｋｌｄｐｃ−１）の最終内容は、パリティビット（ｐｉ）と同一である。
【０３５７】
【表３０】
2016541186.tif 000040
【０３５８】
短いＦＥＣＢＬＯＣＫに対するこのＬＤＰＣエンコーディング手続は、表３０及び表３１を取り替え、長いＦＥＣＢＬＯＣＫに対するパリティチェックマトリックスのアドレスを短いＦＥＣＢＬＯＣＫに対するパリティチェックマトリックスのアドレスに取り替えることを除いては、長いＦＥＣＢＬＯＣＫに対するｔ  ＬＤＰＣエンコーディング手続に従う。
【０３５９】
【表３１】
2016541186.tif 000041
【０３６０】
図２３は、本発明の実施例に係るビットインタリービングを示す図である。
【０３６１】
ＬＤＰＣエンコーダの出力はビットインタリーブされ、これは、パリティインタリービング、その後のＱＣＢ（ｑｕａｓｉ―ｃｙｃｌｉｃ  ｂｌｏｃｋ）インタリービング及び内部グループインタリービングで構成される。
【０３６２】
（ａ）は、ＱＣＢインタリービングを示し、（ｂ）は、内部グループインタリービングを示す。
ＦＥＣＢＬＯＣＫはパリティインタリーブされ得る。パリティインタリービングの出力において、ＬＤＰＣコードワードは、長いＦＥＣＢＬＯＣＫ内の１８０個の隣接したＱＣブロック及び短いＦＥＣＢＬＯＣＫ内の１８０個の隣接したＱＣブロックで構成される。長い又は短いＦＥＣＢＬＯＣＫ内のそれぞれのＱＣブロックは３６０ビットで構成される。パリティインタリーブされたＬＤＰＣコードワードは、ＱＣＢインタリービングによってインタリーブされる。ＱＣＢインタリービングの単位はＱＣブロックである。パリティインタリービングの出力におけるＱＣブロックは、図２３に示したように、ＱＣＢインタリービングによってパーミュートされ、ここで、ＦＥＣＢＬＯＣＫ長さによってＮｃｅｌｌｓ＝６４８０／ηｍｏｄ又は１６２００／ηｍｏｄである。ＱＣＢインタリービングパターンは、変調タイプ及びＬＤＰＣコードレートの各組み合わせに固有である。
【０３６３】
ＱＣＢインタリービング後、内部グループインタリービングは、以下の表３２に定義された変調タイプ及び順序（ηｍｏｄ）に従って行われる。また、一つの内部グループに対するＱＣブロックの数（ＮＱＣＢ＿ＩＧ）が定義される。
【０３６４】
【表３２】
2016541186.tif 000042
【０３６５】
内部グループインタリービングプロセスは、ＱＣＢインタリービング出力のＮＱＣＢ―ＩＧ個のＱＣブロックで行われる。内部グループインタリービングは、３６０個の列とＮＱＣＢ＿ＩＧ個の行を用いて内部グループのビットを記入及び判読するプロセスを有する。記入動作において、ＱＣＢインタリービング出力からのビットが行方向に記入される。判読動作は列方向に行われ、各行からｍ個のビットを判読し、ここで、ｍは、ＮＵＣに対して１と同一であり、ＮＣＱに対して２と同一である。
【０３６６】
図２４は、本発明の実施例に係るセル―ワードデマルチプレキシングを示す図である。
【０３６７】
（ａ）は、８及び１２ｂｐｃｕ  ＭＩＭＯに対するセル―ワードデマルチプレキシングを示し、（ｂ）は、１０ｂｐｃｕ  ＭＩＭＯに対するセル―ワードデマルチプレキシングを示す。
【０３６８】
【数９】
2016541186.tif 000043
【０３６９】
図２５は、本発明の実施例に係る時間インタリービングを示す図である。
【０３７０】
（ａ）〜（ｃ）は、ＴＩモードの例を示す。
時間インタリーバはＤＰレベルで動作する。時間インタリービング（ＴＩ）のパラメータは、各ＤＰに対して異なる形に設定することができる。
ＰＬＳ２―ＳＴＡＴデータの一部で表れる次のパラメータはＴＩを構成する。
【０３７１】
ＤＰ＿ＴＩ＿ＴＹＰＥ（許容値：０又は１）：ＴＩモードを示す。；「０」は、ＴＩグループ当たりに多数のＴＩブロック（１より多いＴＩブロック）を有するモードを示す。この場合、一つのＴＩグループは一つのフレームに直接マップされる（インターフレームインタリービングではない）。「１」は、ＴＩグループ当たり一つのみのＴＩブロックを有するモードを示す。この場合、ＴＩブロックは、１より多いフレームに拡散され得る（インターフレームインタリービング）。
【０３７２】
ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ：ＤＩ＿ＴＩ＿ＴＹＰＥ＝「０」である場合、このパラメータは、ＴＩグループ当たりのＴＩブロックの数（ＮＴＩ）である。ＤＰ＿ＴＩ＿ＴＹＰＥ＝「１」に対して、このパラメータは、一つのＴＩグループから拡散されたフレームの数（ＰＩ）である。
【０３７３】
ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸ（許容値：０〜１０２３）：ＴＩグループ当たりのＸＦＥＣＢＬＯＣＫの最大数を示す。
【０３７４】
ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ（許容値：１、２、４、８）：与えられたＰＨＹプロファイルの同一のＤＰを伝達する２個の連続的なフレーム間のフレームの数（ＩＪＵＭＰ）を示す。
【０３７５】
ＤＰ＿ＴＩ＿ＢＹＰＡＳＳ（許容値：０又は１）：時間インタリービングがＤＰに使用されない場合、このパラメータは「１」に設定される。時間インタリービングが使用される場合、このパラメータは「０」に設定される。
【０３７６】
さらに、ＰＬＳ２―ＤＹＮデータからのパラメータ（ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ）は、ＤＰの一つのＴＩグループによって伝達されたＸＦＥＣＢＬＯＣＫの数を示すのに使用される。
【０３７７】
時間インタリービングがＤＰに使用されない場合、次のＴＩグループ、時間インタリービング動作及びＴＩモードは考慮されない。しかし、スケジューラからの動的構成情報に対する補償ブロックは依然として必要である。各ＤＰにおいて、ＳＳＤ／ＭＩＭＯエンコーディングから受信されたＸＦＥＣＢＬＯＣＫはＴＩグループにグループ化される。すなわち、それぞれのＴＩグループは、整数の（ａｎ  ｉｎｔｅｇｅｒ  ｎｕｍｂｅｒ  ｏｆ）ＸＦＥＣＢＬＯＣＫのセットであり、動的に可変する数のＸＦＥＣＢＬＯＣＫを含む。インデックスのＴＩグループ内のＸＦＥＣＢＬＯＣＫの数（ｎ）はＮｘＢＬＯＣＫ＿Ｇｒｏｕｐ＿（ｎ）で表示され、ＰＬＳ２―ＤＹＮデータのＤＰ＿ＮＵＭ＿ＢＬＯＣＫとしてシグナルされる。ＮｘＢＬＯＣＫ＿Ｇｒｏｕｐ＿（ｎ）は、０の最小値から最も大きい値が１０２３である最大値（ＮｘＢＬＯＣＫ＿Ｇｒｏｕｐ＿ＭＡＸ）（ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸに対応）まで変わり得る。
【０３７８】
各ＴＩグループは、一つのフレームに直接マップされたり、ＰＩフレームにわたって拡散される。また、それぞれのＴＩグループは、１より多いＴＩブロック（ＮＴＩ）に分離され、それぞれのＴＩブロックは、時間インタリーバメモリの一つの用途に対応する。ＴＩグループ内のＴＩブロックは、少し異なる数のＸＦＥＣＢＬＯＣＫを含むことができる。ＴＩグループが多数のＴＩブロックに分離されると、一つのフレームのみに直接マップされる。以下の表３３に示したように（時間インタリービングをスキップする追加のオプションを除いて）、時間インタリービングのための３個のオプションが存在する。
【０３７９】
【表３３】
2016541186.tif 000044
【０３８０】
各ＤＰにおいて、ＴＩメモリは、入力ＸＦＥＣＢＬＯＣＫ（ＳＳＤ／ＭＩＭＯエンコーディングブロックからの出力ＸＦＥＣＢＬＯＣＫ）を格納する。入力ＸＦＥＣＢＬＯＣＫは、
【数１０】
2016541186.tif 000045
として定義され、
【０３８１】
ここで、ｄｎ，ｓ，ｒ，ｑは、ｎ番目のＴＩグループのｓ番目のＴＩブロック内のｒ番目のＸＦＥＣＢＬＯＣＫのｑ番目のセルであって、次のようにＳＳＤ及びＭＩＭＯエンコーディングの出力を示す。
【数１１】
2016541186.tif 000046
【０３８２】
一般に、時間インタリーバは、フレームビルディングプロセス前にＤＰデータのためのバッファとして動作する。これは、それぞれのＤＰに対する２個のメモリバンクによって達成される。第１ＴＩブロックは第１バンクに記入される。第１バンクが判読される間、第２ＴＩブロックが第２バンクに記入される。
【０３８３】
ＴＩは、ツイスト行―列ブロックインタリーバである。ｎ番目のＴＩグループのｓ番目のＴＩブロックに対して、ＴＩメモリの行（Ｎｒ）の数はセルの数（Ｎｃｅｌｌ）と同一である。すなわち、Ｎｒ＝Ｎｃｅｌｌであるが、列の数（Ｎｃ）は数（ＮｘＢＬＯＣＫ＿ＴＩ（ｎ，ｓ））と同一である。
【０３８４】
図２６は、本発明の一実施例に係るツイスト行―列ブロックインタリーバの基本動作を示す図である。
【０３８５】
【数１２】
2016541186.tif 000047
【０３８６】
【数１３】
2016541186.tif 000048
【０３８７】
【数１４】
2016541186.tif 000049
【０３８８】
【数１５】
2016541186.tif 000050
【０３８９】
図２７は、本発明の一実施例に係るツイスト行―列ブロックインタリーバの動作を示す図である。
【０３９０】
【数１６】
2016541186.tif 000051
【０３９１】
【数１７】
2016541186.tif 000052
【０３９２】
【数１８】
2016541186.tif 000053
【０３９３】
図２８は、本発明の実施例に係るツイスト行―列ブロックインタリーバの対角線方向読み取りパターンを示す図である。
【０３９４】
【数１９】
2016541186.tif 000054
【０３９５】
図２９は、本発明の実施例に係るそれぞれのインタリービングアレイからインタリーブされたＸＦＥＣＢＬＯＣＫを示す図である。
【数２０】
2016541186.tif 000055
【０３９６】
以下では、本発明の実施例に係る放送信号送信装置がＰＬＳデータをエンコードして保護する方法を説明する。ＰＬＳは、受信機が物理層ＤＰ（ｐｈｙｓｉｃａｌ  ｌａｙｅｒ  ＤＰｓ）に対してアクセスできるようにする。ＰＬＳデータは、ＰＬＳ１データ及びＰＬＳ２データを含むことができる。
【０３９７】
ＰＬＳ１データは、ＰＬＳ２データを受信してデコードするのに要求されるパラメータを含む基本送信パラメータを提供することができる。各ＰＬＳ１フィールドは、一つのフレームグループの全体期間の間変わらずに維持され得る。
【０３９８】
ＰＬＳ２は、受信機が所望のＤＰをデコードするために必要な十分な情報を提供することができる。ＰＬＳ２シグナリングは、二つのタイプのパラメータ、すなわち、ＰＬＳ２―ＳＴＡＴ及びＰＬＳ２―ＤＹＮを含むことができる。ＰＬＳ２―ＳＴＡＴパラメータは、一つのフレームグループ内で同一の値を有する一方、ＰＬＳ２―ＤＹＮは現在のフレームに対して特定される各情報を提供する。ＰＬＳ２―ＤＹＮパラメータは、一つのフレームグループの期間の間変更できるが、各フィールドのサイズは同一に維持され得る。
【０３９９】
ＰＬＳ１とＰＬＳ２―ＳＴＡＴ部分は、二つのスーパー―フレームの境界でのみ変更することができる。帯域内シグナリングは、ＰＬＳ１又はＰＬＳ２―ＳＴＡＴの各パラメータが次のスーパー―フレームで変更されることを指示するカウンタを含むことができる。受信装置は、指示された変更が適用されると言及されたスーパー―フレームの１番目のフレーム内のＦＳＳ（ｓ）から新たなＰＬＳパラメータを確認し、変更される境界を位置させることができる。
【０４００】
図３０は、本発明の一実施例に係るＰＬＳデータ保護過程を説明するブロック図である。
【０４０１】
具体的に、図３０は、本発明の一実施例に係る放送信号送信装置の物理層シグナリング生成（Ｐｈｙｓｉｃａｌ  Ｌａｙｅｒ  Ｓｉｇｎａｌｉｎｇ  Ｇｅｎｅｒａｔｉｏｎ）ブロックと短縮／パンクチャされた（Ｓｈｏｒｔｅｎｅｄ／Ｐｕｎｃｔｕｒｅｄ）ＦＥＣエンコーダ（ＬＤＰＣ／ＢＣＨ）の詳細ブロック図である。
【０４０２】
図３０に示したように、本発明の一実施例に係るＰＬＳデータ保護過程は、物理層シグナリング生成ブロック、ＢＢスクランブラ、及び短縮／パンクチャされたＦＥＣエンコーダ（ＬＤＰＣ／ＢＣＨ）を含むことができる。本発明において、物理層シグナリング生成ブロックは、シグナリング生成ブロックと称することができる。ＢＢスクランブラは、スクランブラ又はＰＬＳスクランブラと称することができる。以下、各ブロックの動作を説明する。
【０４０３】
シグナリング生成ブロックは、ＰＬＳフィールド生成ブロックと、ダミー挿入及びブロック分割ブロック（Ｄｕｍｍｙ  Ｉｎｓｅｒｔｉｏｎ  ＆  ｂｌｏｃｋ  ｓｅｇｍｅｎｔａｔｉｏｎ  ｂｌｏｃｋ）を含むことができる。
【０４０４】
シグナリング生成ブロックは、各機能ブロックの動作に使用される物理層シグナリング情報を生成することができる。このようなシグナリング情報は、受信端で望むサービスを復元できるように送信することができる。
【０４０５】
ＰＬＳ生成ブロックは、管理情報とスケジューラから入力されたＰＬＳ―ｄｙｎ＿ＤＰ０―ｎ（ｍ）を基盤にしてＰＬＳ１データ及びＰＬＳ２データのそれぞれを生成して出力することができる。ＰＬＳ―ｄｙｎ＿ＤＰ０―ｎ（ｍ）は、フレームｍに含まれたＤＰを指示する情報を含むＰＬＳ２―ｄｙｎデータである。ダミー挿入及びブロック分割ブロックは、ＰＬＳデータにダミーデータ（又はパディングビット）を挿入し、ＬＤＰＣエンコーディングのための単位にＰＬＳデータを分割することができる。この場合、ＬＤＰＣエンコーディングのための単位に分割されたＰＬＳデータをＫｓｉｇと称することができる。また、ＬＤＰＣエンコーダに入力される分割された各ＰＬＳデータを情報ブロックと称することができる。ダミー挿入及びブロック分割ブロックは、ＰＬＳ１データに対しては分割を行わなくてもよい。
【０４０６】
その後、ＰＬＳ生成ブロックから出力されたＰＬＳ１データ及びＰＬＳ２データは、それぞれ独立的に処理することができる。
【０４０７】
以下、各ブロックの動作は、ＰＬＳ１データ及びＰＬＳ２データのそれぞれに対して行うことができる。以下、図面の説明において、ＰＬＳデータは、ＰＬＳ１データ又はＰＬＳ２データを含む意味で使用することができる。
【０４０８】
その後、ＢＢスクランブラブロックは、入力されたＰＬＳデータをスクランブルして出力することができる。ＰＬＳデータは、エネルギー分散のためにスクランブル（ランダム化）することができる。
【０４０９】
その後、短縮／パンクチャされたＦＥＣエンコーダは、入力されたスクランブルされたＰＬＳデータをエンコードすることができる。
【０４１０】
短縮／パンクチャされたＦＥＣエンコーダは、短縮及びパンクチャされたＬＤＰＣエンコーディングが行われたＰＬＳデータを出力することができる。短縮／パンクチャされたＦＥＣエンコーダから出力されたＬＤＰＣエンコーディングが行われたＰＬＳデータはビットインタリーバに入力される。ビットインタリーバは、入力された短縮及びパンクチャされたＬＤＰＣエンコーディングが行われたＰＬＳデータの各ビットをインタリーブすることができる。
【０４１１】
図３０に示したように、本発明の一実施例に係る短縮／パンクチャされたＦＥＣエンコーダ（ＬＤＰＣ／ＢＣＨ）は、ＢＣＨエンコーダ、ゼロビット挿入（ｚｅｒｏ―ｂｉｔ  ｉｎｓｅｒｔｉｏｎ）ブロック、ＬＤＰＣエンコーダ、及びＬＤＰＣパリティパンクチャリング（Ｐａｒｉｔｙ  Ｐｕｎｃｔｕｒｉｎｇ）ブロックを含むことができる。以下、短縮／パンクチャされたＦＥＣエンコーダ（ＬＤＰＣ／ＢＣＨ）の各ブロックの動作を具体的に説明する。
【０４１２】
ＢＣＨエンコーダは、入力されたＰＬＳデータに対してＢＣＨエンコーディングを行うことができる。ＢＣＨエンコーディング後、ゼロビット挿入ブロックは、ＬＤＰＣエンコーディング入力を生成するためにＢＣＨ出力の前部分に各ゼロビットを挿入することができる。本発明の一実施例に係るＬＤＰＣエンコーディング入力は、ゼロビット挿入ブロックが挿入する各ゼロビットによって一定の長さを維持することができる。
【０４１３】
この場合、ＰＬＳデータに挿入される各ゼロビットのサイズは、表４を基盤にして決定することができる。具体的に、ＰＬＳデータに挿入される各ゼロビットのサイズは、（Ｋ＿ｂｃｈ―Ｋ＿ｓｉｇ）と決定することができる。ＰＬＳ２データのＫ＿ｓｉｇは、ＰＬＳ１データのＫ＿ｓｉｇと異なり、可変的な値を有することができる。したがって、ＰＬＳ２データに挿入される各ゼロビットのサイズはＫ＿ｓｉｇとＫ＿ｂｃｈによって変更可能であることが分かる。
【０４１４】
ＬＤＰＣエンコーダは、ＢＣＨエンコーダから入力されたＰＬＳ１データに対してパーミュテーション（ｐｅｒｍｕｔａｔｉｏｎ）を行うことができる。この場合、パーミュテーションは、短縮順序（ｓｈｏｒｔｅｎｉｎｇ  ｏｒｄｅｒ）又はパーミュテーションパターン（ｐｅｒｍｕｔａｔｉｏｎ  ｐａｔｔｅｒｎ）を基盤にして行うことができる。パーミュテーション単位は９０ビット単位からなり得る。
【０４１５】
ＬＤＰＣエンコーダは、ＢＣＨエンコーダから入力されたＰＬＳ２データに対しては、ＬＤＰＣエンコーディング後、Ｈマトリックス（Ｈ  ｍａｔｒｉｘ）の列パーミュテーション（ｃｏｌｕｍ  ｎｐｅｒｍｕｔａｔｉｏｎ）を行い、短縮性能を確保することができる。本発明の一実施例に係る放送信号送信機及び放送信号受信機は、パーミュテーションが行われたＰＬＳデータをエンコード及びデコードするとき、複雑度を低下させることができる。Ｈマトリックスは、パリティチェックマトリックス（ｐａｒｉｔｙ  ｃｈｅｃｋ  ｍａｔｒｉｘ）と称することができる。
【０４１６】
ＬＤＰＣエンコーダは、パーミュテートされた（ｐｅｒｍｕｔａｔｅｄ）ＰＬＳ１データに対してＬＤＰＣエンコーディングを行うことができる。また、ＬＤＰＣエンコーダは、ＰＬＳ２データに対してＬＤＰＣエンコーディングを行うことができる。ＬＤＰＣエンコーダは、ＬＤＰＣエンコーディングが行われたＰＬＳデータをＨマトリックスの形態に出力することができる。ＬＤＰＣエンコーディングブロックから出力されたＨマトリックスはシーケンシャル（ｓｅｑｕｅｎｔｉａｌ）な形態であり、パリティ部分（ｐａｒｉｔｙ  ｐａｒｔ）は、デュアルダイアゴナル（ｄｕａｌ  ｄｉａｇｏｎａｌ）形態である。このようなＨマトリックスの構造により、放送信号受信機はＰＬＳデータを速くデコードすることができる。
【０４１７】
本発明の一実施例に係るＬＤＰＣエンコーディングブロックは、ＰＬＳ１データの場合、４Ｋ―１／４ＬＤＰＣコードを使用し、ＰＬＳ２データの場合、４Ｋ―１／４又は７Ｋ―３／１０ＬＤＰＣコードを使用してＨマトリックスを出力することができる。
【０４１８】
その後、ＬＤＰＣパリティパンクチャリング（Ｐａｒｉｔｙ  Ｐｕｎｃｔｕｒｉｎｇ）ブロックは、ＬＤＰＣエンコーディングが行われたＰＬＳデータの各ビットにおいて、各ＬＤＰＣパリティビットの一部をパンクチャすることができる。その後、ＬＤＰＣパリティパンクチャリングブロックは、ＢＣＨエンコーディング後に挿入されていた各ゼロビットを除去し、エンコードされたＰＬＳデータを出力することができる。本発明の一実施例に係るＬＤＰＣパリティパンクチャリングブロックは、各パンクチャリングビット（ｐｕｎｃｔｕｒｉｎｇ  ｂｉｔｓ）と削除される各ゼロビットを調節し、特定コードレートのエンコードされたＰＬＳデータを出力することができる。
【０４１９】
Ｋ＿ｓｉｇは、ＢＢスクランブラブロックが出力するスクランブルされたＰＬＳデータのサイズである。Ｋ＿ｂｃｈは、Ｋ＿ｓｉｇのサイズによって１０２０又は２１００と決定される（表４参照）。
【０４２０】
図３１は、本発明の一実施例に係る物理層シグナリング生成ブロックの動作に対応するＰＬＳ２データの構造を示した図である。
【０４２１】
具体的に、図３１は、物理層シグナリング生成ブロックのダミー挿入及びブロック分割ブロックの動作に対応するＰＬＳ２データの構造を示した図である。
【０４２２】
上述したように、ＰＬＳ２データは、ＰＬＳ２―ＳＴＡＴ及びＰＬＳ２―ＤＹＮを含む。図面において、ＰＬＳ２データの長さをＫＰＬＳ２と表記し、ＰＬＳ２―ＳＴＡＴの長さをＫＰＬＳ２＿ＳＴＡＴと表記し、ＰＬＳ２―ＤＹＮの長さをＫＰＬＳ２＿ＤＹＮと表記する。
【０４２３】
上述したように、ダミー挿入及びブロック分割ブロックは、ＰＬＳ２データにダミーデータ又はパディングビットを挿入することができる。具体的に、ダミー挿入及びブロック分割ブロックは、ＰＬＳ２―ＳＴＡＴの後とＰＬＳ２―ＤＹＮの後にそれぞれＫ＿ＰＬＳ２＿ＳＴＡＴ＿ＰＡＤ、Ｋ＿ＰＬＳ２＿ＤＹＮ＿ＰＡＤだけダミーデータを挿入することができる。
【０４２４】
ＰＬＳ２データの長さは、互いに異なるフレームグループ内で異なり得る。ＰＬＳ２データは、ＰＬＳ２データの量によって一つ又は複数のＬＤＰＣコードされた各ブロックに分割されて送信され得る。ＬＤＰＣコードワードの各パリティビットはシグナリングデータに追加することができる。ＬＤＰＣコードとしては、二つのＬＤＰＣコードのうち一つを使用することができ、これは、表４で記述したＫ＿ｓｉｇの長さに従うことができる。ＰＬＳ２シグナリングのためのＬＤＰＣコードワードの数字であるＮ＿ＰＬＳ２＿ＦＥＣ＿ブロックは、次のように決定することができる。
【数２１】
2016541186.tif 000056
【０４２５】
ここで、Ｋ＿ｂｃｈは２１００、ｎ＿ＭＯＤは、表４で定義されたモジュレーション順序で、Ｋ＿ＰＬＳ２＿ＳＴＡＴ及びＫ＿ＰＬＳ２＿ＤＹＮの長さは、ＰＬＳ１フィールド内のＰＬＳ２＿ＳＴＡＴ＿ＳＩＺＥ＿ＢＩＴ及びＰＬＳ２＿ＤＹＮ＿ＳＩＺＥ＿ＢＩＴによって定義することができる。
【数２２】
2016541186.tif 000057
【０４２６】
Ｋ＿ＰＬＳ２＿ＳＴＡＴ＿ＰＡＤ及びＫ＿ＰＬＳ２＿ＤＹＮ＿ＰＡＤは、それぞれＰＬＳ２＿ＳＴＡＴパディングビット及びＰＬＳ２＿ＤＹＮパディングビットの長さを示すことができる。
パディングを含むＰＬＳ２の最終長さ及びＫ＿ＰＬＳ２は、次のように計算することができる。
【数２３】
2016541186.tif 000058
【０４２７】
Ｎ＿ＰＬＳ２＿ＦＥＣ＿ｂｌｏｃｋ個の各ブロックのそれぞれに含まれた各情報ビットの個数であるＫ＿ｓｉｇは、次のように定義することができる。
【数２４】
2016541186.tif 000059
【０４２８】
ＰＬＳ２シグナリングの各部分は、図３１に示したように、Ｎ＿ＰＬＳ２＿ＦＥＣ＿ｂｌｏｃｋ個のセグメントに分割され、Ｎ＿ＰＬＳ２＿ＦＥＣ＿ｂｌｏｃｋ個のブロック全体に対して均一にスプレッドされる。このような動作は、すべてのコードされたブロックに対する均一な保護を保証することができる。
【０４２９】
最後のセグメントを除いた各セグメントは同一の構成を含んでおり、昇順のセグメント順序、ｍ＝１、２、…、Ｎ＿ＰＬＳ２＿ＦＥＣ＿ｂｌｏｃｋ−１によって連続的に選択された各ビットを含むことができる。
【０４３０】
最後のセグメント、Ｎ＿ＰＬＳ２＿ＦＥＣ＿ｂｌｏｃｋ番目のセグメントは、他のセグメントと同一にＫ＿ｓｉｇサイズを有するが、ＰＬＳ２―ＳＴＡＴ、ＰＬＳ２―ＤＹＮのみならず、パディングデータであるＰＬＳ２＿ＳＴＡＴ＿ＰＡＤ及びＰＬＳ２＿ＤＹＮ＿ＰＡＤも含むことができる。
【０４３１】
１番目から最後の分割まで、ｍ番目のセグメントは次の二つの部分を含む。
【０４３２】
１番目の部分は、ＰＬＳ２静的情報の部分を含み、該当部分は｛（ｍ―１）  ｘ  Ｋ＿ＰＬＳ２＿ＳＴＡＴ＿ｂｌｏｃｋ＋１｝から｛ｍ  ｘ  Ｋ＿ＰＬＳ２＿ＳＴＡＴ＿ｂｌｏｃｋ｝までのインデックスを有する。
【０４３３】
２番目の部分は、ＰＬＳ２動的情報の部分を含み、該当部分は｛（ｍ―１）ｘ  Ｋ＿ＰＬＳ２＿ＤＹＮ＿ｂｌｏｃｋ＋１｝から｛ｍ  ｘ  Ｋ＿ＰＬＳ２＿ＤＹＮ＿ｂｌｏｃｋ｝までのインデックスを有する。
【０４３４】
最後の分割は、次の二つの部分を含む。
【０４３５】
１番目の部分は、ＰＬＳ２静的情報の残りの部分を含み、該当部分は｛（ＮＰＬＳ２＿ＦＥＣ＿ｂｌｏｃｋ−１）  ｘ  ＫＰＬＳ２＿ＳＴＡＴ＿ｂｌｏｃｋ＋１｝から｛ＫＰＬＳ２＿ＳＴＡＴ｝までのインデックスを有する。また、Ｋ＿ＰＬＳ２＿ＳＴＡＴ＿ＰＡＤビットのＰＬＳ２静的情報に対するパディングビットが後に来る。
【０４３６】
２番目の部分は、ＰＬＳ２動的情報の残りの部分を含み、該当部分は｛（ＮＰＬＳ２＿ＦＥＣ＿ｂｌｏｃｋ−１）  ｘ  ＫＰＬＳ２＿ＤＹＮ＿ｂｌｏｃｋ＋１｝から｛ＫＰＬＳ２＿ＤＹＮ｝までのインデックスを有する。また、Ｋ＿ＰＬＳ２＿ＤＹＮ＿ＰＡＤビットのＰＬＳ２動的情報に対するパディングビットが後に来る。
【０４３７】
図３２は、短縮／パンクチャされたＦＥＣエンコーダ（ＬＤＰＣ／ＢＣＨ）の動作に対応するＰＬＳデータ構造を示す。
【０４３８】
具体的に、図３２は、本発明の一実施例に係る物理層シグナリング生成ブロックが出力した各ＰＬＳデータ情報ブロックに対してＦＥＣエンコーディングを行う動作に対応するＰＬＳデータ構造を示す。
【０４３９】
（ａ）は、ＰＬＳ２データ分割を示した図である。上述したように、一つのＰＬＳ２データ分割のサイズはＫ＿ｓｉｇであり、一つのＰＬＳ２データ分割はＰＬＳ２―ＳＴＡＴ及びＰＬＳ２―ＤＹＮを含むことができる。最後のＰＬＳ２データ分割の場合、ＰＬＳ２データ分割は、ＰＬＳ２―ＳＴＡＴ、ＰＬＳ２―ＤＹＮのみならず、パディングデータであるＰＬＳ２＿ＳＴＡＴ＿ＰＡＤ及びＰＬＳ２＿ＤＹＮ＿ＰＡＤも含むことができる。
【０４４０】
（ｂ）は、（短縮された）ＢＣＨエンコーダ出力を示した図である。ＢＣＨエンコーダは、入力されたＰＬＳ２データ分割にＢＣＨパリティビットを追加して出力することができる。ＰＬＳ２データの場合、サイズが可変的であるので、本発明の一実施例に係るゼロビット挿入ブロックは、Ｋ＿ｂｃｈとＫ＿ｓｉｇとの差だけ各ゼロビットを挿入することができる。
【０４４１】
（ｃ）は、ゼロビット挿入が行われたＰＬＳ２データ分割の構造を示した図である。ゼロビット挿入ブロックは、ＰＬＳ２データ分割に各ゼロビットを挿入して出力することができる。この場合、各ゼロビットが挿入される位置は、特定短縮順序又はパーミュテーションパターンを基盤にして決定することができる。
【０４４２】
（ｄ）は、ＬＤＰＣエンコーダから出力されたＬＤＰＣエンコーディングが行われたＰＬＳ２データ分割の構造を示した図である。ＬＤＰＣエンコーダは、Ｋ＿ｌｄｐｃにＬＤＰＣパリティビットを追加して出力することができる。Ｋ＿ｌｄｐｃは、ＬＤＰＣエンコーダに入力されるＰＬＳ２データ分割のサイズである。
【０４４３】
（ｅ）は、ＬＤＰＣパリティパンクチャリングが行われたＰＬＳ２データ分割の構造を示した図である。ＬＤＰＣパリティパンクチャリングブロックは、ＬＤＰＣパリティビットの一部をパンクチャすることができる。その後、ＬＤＰＣパリティパンクチャリングブロックは、挿入された各ゼロビットを削除して出力することができる。この場合、ＬＤＰＣパリティパンクチャリングブロックは、パンクチャされるパリティグループのパーミュテーション順序を基盤にしてパンクチャリングを行うことができる。
【０４４４】
本発明の一実施例に係る放送信号送信装置は、一定水準以上の誤り訂正能力を保証するために、各ゼロパディングビットとパンクチャリングパリティビットの位置と順序を変更することができる。
【０４４５】
上述したように、本発明の一実施例に係るＦＥＣエンコーダは、各ＰＬＳデータに対してゼロパディングを行い、ゼロパディングが行われたブロックの後に各パリティビットを付けてＬＤＰＣエンコーディングを行い、各パリティビットに対してパンクチャリングを行うことによってＦＥＣブロックを出力することができる。ＦＥＣブロックは、図面に示したように、ｕｎｃｈｇ＿ｂｉｔ及びｃｈｇ＿ｂｉｔを含むことができる。ｕｎｃｈｇ＿ｂｉｔは、フレームグループ（ｆｒａｍｅ―ｇｒｏｕｐ）内で変わらないＰＬＳ２―ＳＴＡＴを含み、ｃｈｇ＿ｂｉｔは、フレームごとに変わるＰＬＳ２―ＤＹＮ、ＢＣＨパリティビット、及びＬＤＰＣパリティビットを含むことができる。Ｋｕｎｃｈｇ＿ｂｉｔはｕｎｃｈｇ＿ｂｉｔのサイズを意味し、Ｋｃｈｇ＿ｂｉｔはｃｈｇ＿ｂｉｔのサイズを意味する。
【０４４６】
以下、上述したＰＬＳ２データ分割の構造に対応する各ブロックの具体的な動作を説明する。
【０４４７】
ＢＣＨエンコーダは、入力されたＰＬＳデータに対してＢＣＨエンコーディングを行うことができる。ＢＣＨエンコーディング後に、ゼロビット挿入ブロックは、ＬＤＰＣエンコーディング入力を生成するためにＢＣＨ出力ビットの前部分に各ゼロビットを挿入することができる。本発明の一実施例に係るＬＤＰＣエンコーダの入力は、ゼロビット挿入ブロックによって挿入される各ゼロビットによって一定の長さを維持することができる。
【０４４８】
この場合、ＰＬＳデータに挿入される各ゼロビットのサイズは、表４を基盤にして決定することができる。具体的に、ＰＬＳデータに挿入される各ゼロビットのサイズは（Ｋ＿ｂｃｈ―Ｋ＿ｓｉｇ）と決定することができる。ＰＬＳ２データのＫ＿ｓｉｇは、ＰＬＳ１データのＫ＿ｓｉｇと異なり、可変的な値を有することができる。したがって、ＰＬＳ２データに挿入される各ゼロビットのサイズと位置はＫ＿ｓｉｇ及びＫ＿ｂｃｈによって変更可能であることが分かる。
【０４４９】
本発明の一実施例に係るＬＤＰＣエンコーディングブロックは、ＰＬＳ１データの場合、４Ｋ―１／４ＬＤＰＣコードを使用し、ＰＬＳ２データの場合、４Ｋ―１／４又は７Ｋ―３／１０ＬＤＰＣコードを使用してＨマトリックスを出力することができる。
【０４５０】
その後、パリティパンクチャリングブロックは、ＬＤＰＣエンコーディングが行われたＰＬＳデータの各ビットにおいて、ＬＤＰＣパリティビットの一部をパンクチャし、ＢＣＨエンコーディング後に挿入されていた各ゼロビットを除去し、エンコードされたＰＬＳデータを出力することができる。本発明の一実施例に係るパリティパンクチャリング及び挿入されたゼロ除去ブロック（Ｐａｒｉｔｙ  Ｐｕｎｃｔｕｒｉｎｇ  Ｒｅｍｏｖａｌ  Ｉｎｓｅｒｔｅｄ―Ｚｅｒｏｓ  ｂｌｏｃｋ）は、パンクチャリングビットと削除される各ゼロビットを調節し、特定コードレートのエンコードされたＰＬＳデータを出力することができる。
【０４５１】
本図面では、本発明の一実施例に係る放送信号送信装置がＰＬＳ―ｐｏｓｔデータをエンコードする動作を示しているが、これは実施例に過ぎなく、本発明の一実施例に係る放送信号送信装置は、ＰＬＳ１データに対しても同一にエンコーディング動作を行うことができる。
【０４５２】
図３２で説明する各ブロックの動作は、図３０で説明した各ブロックの動作と同一であり得る。
図３３は、エンコードされたＰＬＳデータがＰＬＳ反復方式で各信号フレームに配置される過程を説明する図である。
【０４５３】
上述したように、ＦＥＣエンコーダから出力されたエンコードされたＰＬＳデータは各信号フレームに配置することができる。エンコードされたＰＬＳ１データはフレームグループ内で変わらないので、同一のフレームグループに含まれる各信号フレームは同一のＰＬＳ１データを含むことができる。
【０４５４】
各信号フレームのためのエンコードされたＰＬＳ２データは、図３２で説明したように、それぞれｕｎｃｈｇ＿ｂｉｔ及びｃｈｇ＿ｂｉｔを含むことができる。すなわち、ｎ―ｔｈ  ＰＬＳ２はｎ―ｔｈフレームのためのＰＬＳ２データで、（ｎ＋１）―ｔｈ  ＰＬＳ２は（ｎ＋１）―ｔｈフレームのためのＰＬＳ２データで、（ｎ＋２）―ｔｈ  ＰＬＳ２は（ｎ＋２）―ｔｈフレームのためのＰＬＳ２データである。各ＰＬＳ２データは、複数のＦＥＥエンコーディングが行われたＰＬＳ２分割を含むことができる。この場合、ｎ―ｔｈフレーム、（ｎ＋１）―ｔｈフレーム、及び（ｎ＋２）―ｔｈフレームはすべて同一のｕｎｃｈｇ＿ｂｉｔを含むことができる。
【０４５５】
ＰＬＳ反復方式とは、信号フレームに現在の信号フレームのためのエンコードされたＰＬＳ２データ以外にも、次の信号フレームのためのエンコードされたＰＬＳ２データを配置させる方式である。すなわち、本発明の一実施例に係る放送信号送信装置は、ｎ―ｔｈフレームにｎ―ｔｈ  ＰＬＳ２及び（ｎ＋１）―ｔｈ  ＰＬＳ２を配置することができる。この場合、ｎ―ｔｈ  ＰＬＳ２と（ｎ＋１）―ｔｈ  ＰＬＳ２のｕｎｃｈｇ＿ｂｉｔは反復的に配置せず、（ｎ＋１）―ｔｈ  ＰＬＳ２のｃｈｇ＿ｂｉｔをｎ―ｔｈフレームに配置させることができる。ＰＬＳ反復はＰＬＳ２反復と称することができる。
【０４５６】
本発明の一実施例に係る放送信号送信装置は、現在の信号フレームにＰＬＳ１、ｎ―ｔｈ  ＰＬＳ２及び（ｎ＋１）―ｔｈ  ＰＬＳ２のｃｈｇ＿ｂｉｔを順次配置することができる。
【０４５７】
ＰＬＳ２反復方式でＰＬＳデータが配置された信号フレームを受信した放送信号受信装置は、次のフレーム（（ｎ＋１）―ｔｈフレーム）のＰＬＳ２データを現在のフレーム（ｎ―ｔｈフレーム）から獲得することによって受信性能を向上させることができる。
【０４５８】
図３４は、本発明の一実施例に係る放送信号受信装置がＰＬＳデータデコーディングを行う動作を示したブロック図である。
図３４に示した放送信号受信装置の各ブロックは、図３０〜図３３で説明した放送信号送信機のＰＬＳデータ保護の逆過程を行うことができる。
【０４５９】
本発明の一実施例に係るＰＬＳデータデコーディングを行うブロックは、短縮／パンクチャされたＦＥＣデコーダ（ＬＤＰＣ／ＢＣＨ）、ＢＢデスクランブラ、及び物理層シグナリングデコーダを含むことができる。短縮／パンクチャされたＦＥＣデコーダ（ＬＤＰＣ／ＢＣＨ）は、コードワード操作ブロック（ｍａｎｉｐｕｌａｔｉｏｎ  ｂｌｏｃｋ）、ＬＤＰＣデコーダ、ダミーデータ除去ブロック、及びＢＣＨデコーダを含むことができる。
【０４６０】
物理層シグナリングデコーダは、ＰＬＳブロック組み合わせブロック、及びＰＬＳデータフィールドパーサ（ｄａｔａ  ｆｉｅｌｄ  ｐａｒｓｅｒ）を含むことができる。
【０４６１】
本発明の一実施例に係る放送信号受信装置は、ＰＬＳ１データとＰＬＳ２データをそれぞれ独立的に処理することができる。
【０４６２】
以下、各ブロックの動作を説明する。
【０４６３】
コードワード操作ブロックは、入力されたビットデインタリーブされた（ｂｉｔ―ｄｅｉｎｔｅｒｌｅａｖｅｄ）ＰＬＳデータのうち同一のデータを結合することができる。ＰＬＳ１データとＰＬＳ２反復モード（ｒｅｐｅｔｉｔｉｏｎ  ｍｏｄｅ）の場合のＰＬＳ２―ＳＴＡＴは、二つ以上の信号フレームに反復的に送信することができる。したがって、コードワード操作ブロックは、反復的に送信された各ＰＬＳデータを結合して出力することができる。コードワード操作ブロックは、ＰＬＳ１データを結合する場合、単純に同一利得合成（ｅｑｕａｌ  ｇａｉｎ  ｃｏｍｂｉｎｉｎｇ）を行うことができる。又は、コードワード操作ブロックは、推定されたＰＬＳ１データ送信チャネルを基盤にしてＰＬＳ１データに対する最大比合成（Ｍａｘｉｍｕｍ  ｒａｔｉｏ  ｃｏｍｂｉｎｉｎｇ）を行うこともできる。
【０４６４】
コードワード操作ブロックは、ＰＬＳ２―ＳＴＡＴを結合する場合にも単純に同一利得合成を行ったり、推定されたＰＬＳ１データ送信チャネルを基盤にしてＰＬＳ２―ＳＴＡＴに対する最大比合成を行うこともできる。
【０４６５】
コードワード操作ブロックは、物理層シグナリングデコーダからデコードされたＰＬＳデータの誤りの有無に対する情報を受け取ることができる。デコードされたＰＬＳデータに誤りがない場合、放送信号受信装置は、該当のデコードされたＰＬＳデータを既知（ｋｎｏｗｎ）データとして使用することができる。具体的に、本発明の一実施例に係る放送信号受信装置の物理層シグナリングデコーダは、ＰＬＳ２データの誤りの有無を判断できる情報を短縮／パンクチャされたＦＥＣデコーダ（ＬＤＰＣ／ＢＣＨ）（又はコードワード操作ブロック）に送信することができる。上述したように、ＰＬＳ１データは、ＰＬＳ２データの誤りの有無を判断できる情報及びＰＬＳ２をデコードするための情報を含むことができる。具体的に、ＰＬＳ１データは、ＰＬＳ２データの誤りの有無を判断できる情報として、フレームグループ内で変わらないＰＬＳ２データのサイズ及び変わるＰＬＳ２データのサイズを指示する情報を含むことができる。この場合、ＰＬＳ１データが含む情報は、それぞれ図１３で説明したＰＬＳ２＿ＳＴＡＴ＿ＳＩＺＥ＿ＢＩＴ及びＰＬＳ２＿ＤＹＮ＿ＳＩＺＥ＿ＢＩＴに該当する。ＰＬＳ２を処理する短縮／パンクチャされたＦＥＣデコーダ（ＬＤＰＣ／ＢＣＨ）は、ＰＬＳ２＿ＳＴＡＴ＿ＳＩＺＥ＿ＢＩＴ、ＰＬＳ２＿ＤＹＮ＿ＳＩＺＥ＿ＢＩＴを基盤にしてＦＥＣデコーディングが行われたＰＬＳ２データの誤りの有無を判断することができる。
【０４６６】
ＦＥＣデコーディングが行われたＰＬＳ２―ＳＴＡＴデータに誤りがないと判断されると、コードワード操作ブロックは、該当のＦＥＣデコーディングが行われたＰＬＳ２―ＳＴＡＴデータを既知データと決定することができる。
【０４６７】
ＬＤＰＣデコーダは、ＰＬＳデータに対してＬＤＰＣデコーディングを行うことができる。また、本発明の一実施例に係るＬＤＰＣデコーダは、既知データ（上述したデコードされたＰＬＳデータ）を基盤にしてＬＬＲを調節することができる。したがって、本発明の一実施例に係るＬＤＰＣデコーダの性能は、既知データの量に比例して改善することができる。
【０４６８】
その後、ダミーデータ除去ブロックは、ＬＤＰＣデコーディングのために挿入されていたダミーデータを除去することができる。ＢＣＨデコーダは、ダミーデータが除去されたＰＬＳデータに対してＢＣＨデコーディングを行うことができる。
【０４６９】
その後、ＢＢデスクランブラは、ＢＣＨデコーディングが行われたＰＬＳデータをデスクランブルすることができる。これは、放送信号送信装置のＢＢスクランブラの逆動作に該当し得る。
【０４７０】
ＰＬＳブロック組み合わせブロックは、ＦＥＣエンコーディング及びデコーディングのために分割された各データを再整列して一つのＰＬＳ１又はＰＬＳ２として出力することができる。すなわち、ＰＬＳブロック組み合わせブロックは、図３０〜図３１で説明したダミー挿入及びブロック分割ブロックの逆過程を行い、一つのＰＬＳ１又はＰＬＳ２を出力することができる。
【０４７１】
ＰＬＳデータフィールドパーサは、図１３〜図１４で説明したＰＬＳ１／２のシグナリングフィールドを抽出することができる。
【０４７２】
ＰＬＳ１／２のシグナリングフィールドは、放送信号送信装置で挿入した各種送信パラメータ及び上位層情報を含むことができる。抽出されたＰＬＳ１／２のシグナリングフィールドは、システムコントローラに送信することができる。システムコントローラは、図９で説明したフレームパーシングモジュール（Ｆｒａｍｅ  Ｐａｒｓｉｎｇ  ｍｏｄｕｌｅ）９０１０、デマッピング及びデコーディングモジュール（ｄｅｍａｐｐｉｎｇ  ＆  ｄｅｃｏｄｉｎｇ  ｍｏｄｕｌｅ）９０２０、及び出力プロセッサ（ｏｕｔｐｕｔ  ｐｒｏｃｅｓｓｏｒ）９０３０であり得る。
【０４７３】
上述した各ブロックは、類似するか同一の機能をする各ブロックに取り替えたり、省略可能である。
【０４７４】
以下では、本発明の実施例に係るＰＬＳデータの保護方法を説明する。具体的に、本発明の一実施例に係る放送信号送信装置は、ＰＬＳデータをエンコードして保護することができる。図２で説明したように、ＰＬＳデータは、ＰＬＳ１データ及びＰＬＳ２データを含むことができる。ＰＬＳ２データは、ＰＬＳ２静的データ及びＰＬＳ２動的データを含むことができる。
【０４７５】
本明細書において、ＰＬＳ２データは、ＰＬＳ―ｐｏｓｔデータと称することができ、ＰＬＳ２静的データはＰＬＳ―ｐｏｓｔ―ＳＴＡＴデータと称し、ＰＬＳ２動的データはＰＬＳ―ｐｏｓｔ―ＤＹＮデータと称することができる。
【０４７６】
上述したように、フレームグループに含まれるそれぞれのフレームはＰＬＳデータを含むことができる。
【０４７７】
ＰＬＳ２―ＳＴＡＴの各パラメータは、フレームグループ内で同一の値を有することができる。一方、ＰＬＳ２―ＤＹＮの各パラメータは、一つのフレームグループの期間の間変更することができる。但し、各フィールドのサイズは固定することができる。
【０４７８】
本発明の一実施例に係る放送信号送信装置は、可変的長さを有するＰＬＳデータを一定の長さ（又はサイズ）のコードでエンコードすることができる。この場合、放送信号受信装置のデコーディング過程で発生する時間遅延及び複雑度が既存のデコーディング方式に比べて減少し得るという長所がある。
【０４７９】
以下、本発明の一実施例に係るＰＬＳデータエンコーディング方法は、ＰＬＳ１データ及びＰＬＳ２データのすべてに適用することもでき、ＰＬＳ１データ及びＰＬＳ２データのいずれか一つにのみ適用することもできる。これは、設計者の意図によって変更可能な事項である。
【０４８０】
図３５は、本発明の一実施例に係る放送信号送信装置がＰＬＳデータをエンコードする動作を説明する図である。
【０４８１】
本発明の一実施例に係る放送信号送信装置は、可変的なサイズのＰＬＳデータを少なくとも一つ以上のブロックに分割し、それぞれのブロックを一定のサイズのコードワードでエンコードすることができる。上述したように、ＰＬＳデータのサイズは可変的であるので、本発明の一実施例に係る放送信号送信装置は、ＰＬＳデータにダミーデータを付加し、エンコーディングを行うためのペイロードを生成することができる。
【０４８２】
図３５の（ａ）は、データ長さがＬである単一ＰＬＳ―ｐｏｓｔペイロードを示す図である。上述したように、ＰＬＳ―ｐｏｓｔペイロードは、ＰＬＳ―ｐｏｓｔ―ＳＴＡＴデータ及びＰＬＳ―ｐｏｓｔ―ＤＹＮデータを含み、さらにダミーデータを含むことができる。ダミーデータは、それぞれＰＬＳ―ｐｏｓｔ―ＳＴＡＴデータ及びＰＬＳ―ｐｏｓｔ―ＤＹＮデータの後に挿入することができる。
【０４８３】
図３５の（ｂ）は、単一ＰＬＳ―ｐｏｓｔペイロードをＭ個に分割した場合を示す図である。本発明の一実施例に係る放送信号受信装置は、ＰＬＳ―ｐｏｓｔペイロードを一定のサイズ（Ｎ）を有するコードワードでエンコードするために、ＰＬＳ―ｐｏｓｔペイロードをＭ個のブロックに分割することができる。このとき、各分離されたブロックのサイズＸはＬ／Ｍと同一であり、分割された各ブロックは、ＰＬＳ―ｐｏｓｔ―ＳＴＡＴデータ及びＰＬＳ―ｐｏｓｔ―ＤＹＮデータを含むことができる。
【０４８４】
このとき、ＰＬＳ―ｐｏｓｔ―ＳＴＡＴデータは、同一のサイズで各ブロックに分割することができる。したがって、同一のフレームグループ内で同一のサイズを有するＰＬＳ―ｐｏｓｔ―ＳＴＡＴデータが反復的に送信されるので、放送信号受信装置の誤り訂正機能はすべてのブロックに対して一定に向上し得る。
【０４８５】
また、（ａ）で追加された各ダミーデータは、分割された各ブロックのうち一番最後のブロックに含ませることができる。一番最後のブロックに含まれたダミーデータは、該当ブロックに含まれたＰＬＳ―ｐｏｓｔ―ＳＴＡＴデータとＰＬＳ―ｐｏｓｔ―ＤＹＮデータとの間に位置するか、ＰＬＳ―ｐｏｓｔ―ＤＹＮデータの後側に位置し得る。ダミーデータの位置は、設計者の意図によって変更可能である。
【０４８６】
図３５の（ｃ）は、放送信号送信装置が各ブロックをエンコードする過程を示す。各図面の括弧内の文字は、該当データの長さを示す。本発明の一実施例に係る放送信号送信装置は、分離されたブロックを、コードワード長さがＮで、情報部分の長さがＫであるコードでエンコードすることができる。コードレートは、情報部分の長さをコードワードの長さで割った値と定義することができる。したがって、本発明の一実施例に係るコードワードのコードレートはＫ／Ｎである。本発明の一実施例に係る放送信号送信装置は、各ブロックに対してゼロパディングを行い、ゼロパディングが行われたブロックの後に各パリティビットを付けてＬＤＰＣエンコーディングを行い、各パリティビットに対してパンクチャリングを行うことによってＦＥＣブロックを出力することができる。ＦＥＣブロックは、図面に示したように、情報部分Ｋ及びパリティ部分Ｎ−Ｋを含むことができる。コードレートＫ／Ｎを基盤にしてエンコードされたＰＬＳ―ｐｏｓｔデータは、情報部分Ｋ及びパリティ部分Ｎ−Ｋを含むことができる。情報部分Ｋは、ＰＬＳ―ｐｏｓｔ―ＳＴＡＴデータ、ＰＬＳ―ｐｏｓｔ―ＤＹＮデータ及び各ゼロパディングビットを含むことができる。各ゼロパディングビットは、ゼロ―挿入されたビットと称することができる。パリティ部分Ｎ−Ｋに含まれる各ビットの一部はパンクチャすることができ、これをパンクチャリングビットと称することができる。
【０４８７】
本発明の一実施例に係る放送信号送信装置は、分離されたブロックのサイズによって、一定の情報部分の長さを維持するために順次ゼロパディングが行われる各ビットを挿入することができる。この場合、本発明の実施例に係る放送信号送信装置は、情報部分の長さＫとＰＬＳデータの長さ（Ｌ／Ｍ）との差、すなわち、Ｋ−Ｌ／Ｍだけ各ゼロパディングビット（Ｚｅｒｏ―ｐａｄｄｉｎｇ  ｂｉｔｓ）を挿入し、ＰＬＳデータをエンコードすることができる。各ゼロパディングビットを挿入することによってＰＬＳデータをエンコードする方法は、一般的な短縮されたコードにおける処理方法と同一であり得る。
【０４８８】
本発明の一実施例に係る放送信号送信装置は、多様な長さのＰＬＳ―ｐｏｓｔデータを特定コードレート（例えば、Ｋ／Ｎ）を基盤にしてエンコードすることができる。この場合、本発明の一実施例に係る放送信号送信装置は、一定水準以上の誤り訂正能力を保証するために各パリティビットを挿入することができる。挿入される各パリティビットの長さは、保護しようとするＰＬＳ―ｐｏｓｔデータの長さ、Ｌ／Ｍの長さなどによって変更することができる。
【０４８９】
上述した特定コードレート（例えば、Ｋ／Ｎ）を基盤にしてＰＬＳ―ｐｏｓｔデータをエンコードする方法は、ＬＤＰＣエンコーディング方法であり得る。上述した特定コードレートは、設計者の意図によって変更可能である。
【０４９０】
また、本発明の一実施例に係る放送信号送信装置は、一定水準以上の誤り訂正能力を保証するために各ゼロパディングビットとパンクチャリングパリティビットの位置を変更することができる。
【０４９１】
図３５の（ｄ）は、本発明の一実施例に係るＦＥＣブロックを示した図である。本発明では、ＦＥＣブロックを送信ブロック（ｔｒａｎｓｍｉｔｔｉｎｇ  ｂｌｏｃｋ）と称することができる。（ｄ）は、挿入されていたゼロパディングビットが削除され、各パリティビットの一部がパンクチャされた後のＦＥＣブロックを示す。その後、本発明の一実施例に係るＦＥＣブロックは、ビットインタリービングブロックとして入力することができる。
【０４９２】
本図面では、本発明の一実施例に係る放送信号送信装置がＰＬＳ―ｐｏｓｔデータをエンコードする動作を示しているが、これは実施例に過ぎなく、本発明の一実施例に係る放送信号送信装置は、ＰＬＳ１データに対しても同一にエンコーディング動作を行うことができる。
【０４９３】
以下では、本発明の一実施例に係るゼロパディングの位置を特定する方法に対する具体的な内容を説明する。
【０４９４】
図３６は、本発明の一実施例に係るＰＬＳデータエンコーディング方法を示した図である。
【０４９５】
具体的に、図３６は、本発明の一実施例に係る放送信号送信装置がコードワードの情報部分に各ゼロパディングビットを挿入し、情報部分の各ビットを再配置して出力するデータの構造を示した図である。
【０４９６】
図３６は、コードワードの情報部分が１０ビットで、ＰＬＳ―ｐｏｓｔデータは８ビットである場合の実施例を示す。
【０４９７】
上述したように、本発明の一実施例に係る放送信号送信装置は、情報部分の長さ（Ｋ）とＰＬＳデータの長さ（Ｌ／Ｍ）との差、すなわち、Ｋ−Ｌ／Ｍだけ各ゼロパディングビットを挿入し、ＰＬＳデータをエンコードすることができる。この場合、各ゼロパディングビットは、ゼロパディング順次的順序（ｚｅｒｏ―ｐａｄｄｉｎｇ  ｓｅｑｕｅｎｔｉａｌ  ｏｒｄｅｒ）によって情報部分に挿入することができる。その後、放送信号送信装置は、ゼロパディング順次的順序を基盤にするパーミュテーション情報によって挿入された各ゼロパディングビットを置換することができる。
【０４９８】
図３６の（ａ）は、ゼロパディング順次的順序及びパーミュテーション情報を含む表である。図３６の（ｂ）は、各ゼロパディングビットが挿入されたコードワードの情報部分を示す図である。図３６の（ｃ）は、パーミュテーション情報によって再配列（ｒｅｏｒｄｅｒｉｎｇ）されたコードワードの情報部分を示す図で、図３６の（ｄ）は、情報部分の各ビットが再配置されたＨマトリックスを示した図である。
【０４９９】
以下、各図面を説明する。
図３６の（ａ）に示した表の右側列は、ゼロパディング順次的順序を示し、左側列は、パーミュテーション情報を示す。
【０５００】
上述したように、本発明の一実施例に係る放送信号送信装置は、ＰＬＳデータをエンコードするとき、一定水準以上の誤り訂正能力を保証するために定められたゼロパディング順次的順序によって各ゼロパディングビットを情報部分に順次挿入することができる。
【０５０１】
図３６の（ａ）に示したゼロパディング順次的順序は、情報部分にゼロビットが挿入される位置を指示する。すなわち、挿入されなければならないゼロビットが２個である場合、ゼロビットは、ゼロパディング順次的順序によって情報部分の４番目及び７番目の位置に順次挿入することができる。また、挿入されなければならないゼロビットが３個である場合、ゼロビットは、ゼロパディング順次的順序によって情報部分の４番目、７番目及び６番目の位置に順次挿入することができる。
【０５０２】
図３６の（ａ）に示したπｓ（ｎ）において、ｎは、再配置（又はパーミュート）された情報部分の各ビットの順序を示す。したがって、πｓ（０）は、再配置（又はパーミュート）された１番目の情報部分のビットを意味し、πｓ（１）は、再配置（又はパーミュート）された２番目の情報部分のビットを意味する。すなわち、πｓ（ｎ）に対応するゼロパディングの順次的順序によって再配置（又はパーミュート）される。したがって、情報部分が再配置されるとき、ゼロパディングビットは情報部分の前部分に先に順次配置することができる。すなわち、４番目及び７番目の位置に順次挿入されたゼロビットは、パーミュテーション情報によって情報部分の一番前部分、すなわち、１番目及び２番目の位置に再配置することができる。
【０５０３】
図３６の（ｂ）は、図３６の（ａ）に示したゼロパディング順次的順序によって各ゼロパディングビットが情報部分に順次挿入されたコードワードの構造を示した図である。上述したように、本発明の一実施例に係る情報部分は１０ビットで、ＰＬＳ―ｐｏｓｔデータは８ビットである。本発明の一実施例に係る放送信号送信装置は、ゼロパディング順次的順序を基盤にして再配置することができる。再配置情報は、パーミュテーションパターン情報と称することができる。
【０５０４】
情報部分の各ビットはＬＤＰＣエンコーディング前に再配置することができる。ゼロが挿入された各ビットは、各ビットインタリービンググループに順次分けることができる。図３６の（ｂ）に記載した数字は、各情報部分のビットの順序を示す。各情報部分のビットの順序は、後述するＨマトリックスの列の順序と同一である。
【０５０５】
図３６の（ｃ）は、本発明の一実施例に係る情報部分の各ビットがゼロパディング順次的順序を基盤にして再配置（又はパーミュート）された情報部分の構造を示した図である。
【０５０６】
図３６の（ｄ）は、本発明の一実施例によって情報部分の各ビットが再配置されたＨマトリックスを示した図である。Ｈマトリックスはパリティチェックマトリックスと称することができる。
【０５０７】
本発明の一実施例に係るゼロパディング順次的順序は、図３６の（ａ）に示したように、３、６、５、９、１、８、７、４、０、２である。πｓ（ｎ）において、ｎは、再配置（又はパーミュート）された情報部分の各ビットの順序を示す。したがって、πｓ（０）は、再配置（又はパーミュート）された１番目の情報部分のビットを意味し、πｓ（１）は、再配置（又はパーミュート）された２番目の情報部分のビットを意味する。本発明の一実施例に係る放送信号送信装置は、ゼロパディングの順次的順序を基盤にして情報部分の各ビットを再配置することができる。すなわち、πｓ（０）＝３であるので、再配置された１番目の情報部分のビットには、パーミュテーションが行われる前の情報部分の４番目のビット値が配置される。また、πｓ（１）＝６であるので、再配置された２番目の情報部分のビットにはパーミュテーションが行われる前の情報部分の７番目のビット値が配置される。
【０５０８】
図３６の（ｂ）に示したように、本発明の一実施例に係る放送信号送信装置は、ＰＬＳデータをエンコードするとき、一定水準以上の誤り訂正能力を保証するために定められたゼロパディングの順次的順序によって各ゼロパディングビットを順次挿入することができる。
【０５０９】
これは、ＬＤＰＣエンコーダに入力される情報部分の長さを一定に維持するためである。本発明の一実施例に係るＰＬＳ  ＦＥＣエンコーダ６０００は、ＰＬＳ  ＦＥＣエンコーダ６０００に入力されるＰＬＳデータの分離されたブロックのサイズが減少する場合、一定の情報部分の長さを維持するために順次ゼロパディングが行われる各ビットを挿入することができる。この場合、各ゼロパディングビットは、定められたゼロパディング順次的順序によって情報部分に挿入することができる。
【０５１０】
図３６の（ｃ）に示したように、本発明の一実施例に係る放送信号送信装置は、各ゼロパディングビットを情報部分の前部分に順次配置することができる。上述したように、ゼロパディング順次的順序は、各ゼロパディングビットの挿入順序と情報部分のパーミュテーション順序を示すことができる。すなわち、πｓ（ｎ）に対応するゼロパディング順次的順序によって再配置（又はパーミュート）される。したがって、情報部分が再配置（パーミュート）されるとき、ゼロパディングビットは情報部分の前部に先に順次配置することができる。
【０５１１】
本発明の一実施例に係るＰＬＳ  ＦＥＣエンコーダ６０００は、図３５〜図３６で説明した各ゼロパディングビット挿入及び情報部分の各ビットの再配置を行うことができる。本発明の一実施例に係るＰＬＳ  ＦＥＣエンコーダ６０００は、定められた図３６の（ｄ）のゼロパディング順次的順序によって情報部分の各ビットの再配置を行うことができる。したがって、各ゼロパディングビットを情報部分の前部に配置し、その後にＰＬＳ―ｐｏｓｔ―ＳＴＡＴデータ及びＰＬＳ―ｐｏｓｔ―ＤＹＮデータを順次配置することができる。
【０５１２】
したがって、本発明の一実施例に係る放送信号受信装置が上述したゼロパディング順次的順序によって再配置された情報部分を含むＬＤＰＣコードをデコードする場合、放送信号受信装置は、ゼロパディング順次的順序情報を基盤にして既知ビットと指定できるすべてのビットの位置又は順序情報を獲得することができる。
【０５１３】
図３６の（ｃ）のＨマトリックスは、ゼロパディング順次的順序によって再配置された情報部分の各ビットを含む。この場合、Ｈマトリックスの列順序と再配置された情報部分の各ビットの順序は同一である。Ｈマトリックスの列は、その後、放送信号送信装置がＬＤＰＣコードに対してインタリービングを行う単位であり得る。また、Ｈマトリックスの各行は一つのＬＤＰＣコードを意味し得る。
【０５１４】
本発明が提示するゼロパディング順次的順序は一実施例に過ぎなく、これは設計者の意図によって変更可能である。
【０５１５】
本発明の一実施例に係るゼロパディング順次的順序によって再配置されたＰＬＳ―ｐｏｓｔデータの効果は、次の通りである。ゼロパディング順次的順序は、放送信号受信装置がＬＤＰＣデコーディングを行うとき、既知ビットと指定できるすべてのビットの位置と順序を意味し得る。したがって、放送信号受信装置において、一定の周期の間受信された信号フレームのうちいずれか一つの信号フレームのＰＬＳ―ｐｏｓｔデータのデコーディング過程のみが成功的に行われ、誤りが訂正された場合、その後に受信するＰＬＳ―ｐｏｓｔ―ＳＴＡＴデータはすべてＬＤＰＣデコーダーで既知ビットとして用いることができる。本発明の一実施例に係るＰＬＳデータエンコーディングは、放送信号送信装置のＬＤＰＣコード誤り訂正性能を向上させることができる。
【０５１６】
図３７は、図３５〜図３６で説明した方式で再整列されたコードワードの一実施例を示した図である。
【０５１７】
オリジナルＱＣ―ＩＲＡ列表（表１）は、ＱＣ―ＩＲＡ  ＬＤＰＣコードのパリティチェックマトリックス（Ｈマトリックス）のうち情報部分を示した表である。
【０５１８】
コードワード短縮順序（表２）は、オリジナルＱＣ―ＩＲＡ列表（表１）の各列を短縮する順序を示す表である。
【０５１９】
変更された（Ｍｏｄｉｆｉｅｄ）ＱＣ―ＩＲＡ列表（表３）は、オリジナルＱＣ―ＩＲＡ列表（表１）の各列をコードワード短縮順序（表２）を基盤にして再配列した表である。
【０５２０】
表１及び表３は、１２列で構成されたパリティチェックマトリックスである。表１及び表３の各行は、パリティチェックマトリックスの各列に対応し得る。
【０５２１】
図面に示した表１及び表３は、コードワード長さが４３２０で、コードレートが１／４であるパリティチェックマトリックス（又はＨマトリックス）を表現する表である。図面に示した表１及び表３は、パリティチェックマトリックス内の１の住所を示すことができる。これをパリティチェックマトリックスの各住所と称することができる。
【０５２２】
表１及び表３の各列の位置は、Ｈマトリックス又はコードワードの長さをサブマトリックスの長さで割った場合に発生するブロックの位置を意味するｉで示すことができる。本発明の一実施例に係るサブマトリックスは、３６０ｘ３６０のサイズを有するマトリックスであり、コードワードの長さが４３２０である場合、ブロックの個数は４３２０を３６０で割った１２になり得る。また、各ブロックの位置は０又は１から順次表現することができる。本発明の一実施例に係る表２は、ブロックの位置を１から順次表現している。したがって、ｉは、１から１２までの値を有することができる。表２の短縮順序は、表１の列の位置を示し、表２の列の位置は表３の位置を示す。
【０５２３】
表１及び表３に記載した数字は、各ブロック（列）内の１（又はエッジ）の位置（又は住所）を示す。
【０５２４】
以下、図面に示したＨマトリックスの列を再配列する過程を説明する。上述したように、コードワード短縮順序（表２）を基盤にしてオリジナルＱＣ―ＩＲＡ列表（表１）の２番目の列（図面において２番目の行に対応）は、変更されたＱＣ―ＩＲＡ列表（表３）の１番目の列（図面において１番目の行に対応）に位置し得る。これと同様に、オリジナルＱＣ―ＩＲＡ列表（表１）の５番目の列（図面において５番目の行に対応）は、変更されたＱＣ―ＩＲＡ列表（表３）の２番目の列（図面において２番目の行に対応）に位置し得る。同じ方法で、オリジナルＱＣ―ＩＲＡ列表（表１）の１番目の列（図面において１番目の行に対応）は、変更されたＱＣ―ＩＲＡ列表（表３）の十二番目の列（図面において十二番目の行に対応）に位置し得る。
【０５２５】
本発明の一実施例に係る放送信号送信装置は、図３５〜図３７で説明したＰＬＳ１及びＰＬＳ２をパーミュテートするとき、図４６〜図４７に記載した表を基盤にして行うことができる。
【０５２６】
図３８は、本発明の他の実施例に係るＰＬＳ  ＦＥＣエンコーダでＰＬＳデータに対してＬＤＰＣエンコーディングを行うために適用できる３つのタイプのマザーコード（Ｍｏｔｈｅｒ  Ｃｏｄｅ）の例示構造を示した図である。
【０５２７】
本発明の一実施例に係るマザーコードは、ＬＤＰＣコードワードの長さとコードレートを基盤にして３つのタイプに区分することができる。
【０５２８】
上述したＰＬＳ（Ｐｈｙｓｉｃａｌ  Ｌａｙｅｒ  Ｓｉｇｎａｌｉｎｇ）生成モジュール４０５０から出力されたＰＬＳ１データとＰＬＳ２データは、それぞれ独立的にＰＬＳスクランブラモジュール４０６０に入力される。以下の説明において、ＰＬＳ１データとＰＬＳ２データはＰＬＳデータと総称することができる。ＰＬＳスクランブラモジュール４０６０は、入力されたＰＬＳデータをランダム化するために初期化することができる。ＰＬＳスクランブラモジュール４０６０は、フレームに配置されて送信されるＰＬＳデータをフレーム別に初期化することができる。
【０５２９】
ＰＬＳスクランブラモジュール４０６０は、フレームに配置されて送信されるＰＬＳが複数のフレーム情報を含む場合は、送信されるＰＬＳデータを各フレーム別に初期化することができる。例として、後述するＰＬＳ反復方式のフレーム構造を有する場合を挙げることができる。本発明の実施例に係るＰＬＳ反復は、現在のフレームに現在のフレームに関するＰＬＳデータと次のフレームに関するＰＬＳデータとが共に送信されるフレーム配置方式を意味する。ＰＬＳ反復方式が適用される場合、ＰＬＳスクランブラモジュール４０６０は、現在のフレームに関するＰＬＳデータと次のフレームに関するＰＬＳデータをそれぞれ独立的に初期化することができる。ＰＬＳ反復方式に対する具体的な内容は後で説明する。
【０５３０】
ＰＬＳスクランブラモジュール４０６０は、フレーム別に初期化されたＰＬＳ１データ及びＰＬＳ２データをランダム化することができる。
【０５３１】
ランダム化されたＰＬＳ１データ及びＰＬＳ２データは、ＰＬＳ  ＦＥＣエンコーダ６０００に入力される。ランダム化されたＰＬＳ１データ及びランダム化されたＰＬＳ２データは、ＰＬＳ  ＦＥＣエンコーダ６０００で独立的に処理することができる。ＰＬＳ  ＦＥＣエンコーダ６０００は、入力されたＰＬＳ１データとＰＬＳ２データに対してＢＣＨエンコーディングとＬＤＰＣエンコーディングを行うことができる。
【０５３２】
ＰＬＳ  ＦＥＣエンコーダ６０００に入力されたランダム化されたＰＬＳデータは、ＢＣＨエンコーディングによるＢＣＨパリティが追加された後、ＢＣＨエンコーディングが行われたデータに対してＬＤＰＣエンコーディングを行うことができる。ＬＤＰＣエンコーディングは、ＢＣＨパリティが含まれた入力データのサイズ（以下、ＬＤＰＣエンコーディングモジュールに入力される入力データのサイズをＮ＿ＢＣＨと称する。）によって互いに異なる情報部分のサイズ（以下、情報部分のサイズはＫ＿ｌｄｐｃと称する。）を有する各マザーコードタイプのうち一つを基盤にしてＬＤＰＣエンコーディングを行うことができる。ＰＬＳ  ＦＥＣエンコーダ６０００は、ＬＤＰＣマザーコードの情報部分のデータのうちＫ＿ｌｄｐｃとＮ＿ＢＣＨとの差のサイズ（３６０１０）だけのデータを０又は１に短縮し、パリティ部分に含まれたデータのうち一部のデータをパンクチャし、短縮／パンクチャされたＬＤＰＣコードを出力することができる。ＬＤＰＣエンコーダモジュールは、入力されるＰＬＳデータ又はＢＣＨエンコーディングが行われたＰＬＳデータを短縮／パンクチャされたＬＤＰＣコードを基盤にしてＬＤＰＣエンコードして出力することができる。
【０５３３】
ここで、ＢＣＨエンコーディングは、設計者の意図によって省略可能である。ＢＣＨエンコーディングが省略される場合、ＰＬＳ  ＦＥＣエンコーダ６０００は、ＰＬＳ  ＦＥＣエンコーダ６０００に入力されるＰＬＳデータに対してエンコーディングを行い、ＬＤＰＣマザーコードを生成することができる。ＰＬＳ  ＦＥＣエンコーダは、生成されたＬＤＰＣマザーコードの情報部分のデータのうちＫ＿ｌｄｐｃとＰＬＳデータとのサイズの差（３６０１０）だけのデータを０又は１に短縮し、パリティ部分に含まれたデータのうち一部のデータをパンクチャし、短縮／パンクチャされたＬＤＰＣコードを出力することができる。ＦＥＣエンコーダモジュールは、入力されるＰＬＳデータを短縮／パンクチャされたＬＤＰＣコードを基盤にしてＬＤＰＣエンコードして出力することができる。
【０５３４】
（ａ）は、マザーコードタイプ１の例示構造である。この場合、マザーコードタイプ１のコードレートは１／６である。（ｂ）は、マザーコードタイプ２の例示構造である。この場合、マザーコードタイプ２のコードレートは１／４である。（ｃ）は、マザーコードタイプ３の例示構造である。この場合、マザーコードタイプ３のコードレートは１／３である。
【０５３５】
図３８に示したように、それぞれのマザーコードは、情報部分及びパリティ部分を含むことができる。本発明の実施例では、マザーコードの情報部分３６０００に該当するデータのサイズをＫ＿ｌｄｐｃと定義することができる。マザーコードタイプ１、マザーコードタイプ２、マザーコードタイプ３のＫ＿ｌｄｐｃは、それぞれｋ＿ｌｄｐｃ１、ｋ＿ｌｄｐｃ２、ｋ＿ｌｄｐｃ３と称することができる。
【０５３６】
以下、（ａ）の図面に示したマザーコードタイプ１を基盤にしてＰＬＳ  ＦＥＣエンコーダで行われるＬＤＰＣエンコーディング過程を説明する。以下、明細書で説明するエンコーディングは、ＬＤＰＣエンコーディングを意味し得る。
【０５３７】
ＢＣＨエンコーディングが適用される場合、マザーコードの情報部分は、ＰＬＳ  ＦＥＣエンコーダのＬＤＰＣエンコードモジュールに入力されるＢＣＨパリティビットを含むＢＣＨエンコーディングが行われたＰＬＳデータを含むことができる。
【０５３８】
ＢＣＨエンコーディングが適用されない場合、マザーコードの情報部分は、ＰＬＳ  ＦＥＣエンコーダのＬＤＰＣエンコードモジュールに入力されるＰＬＳデータを含むことができる。
【０５３９】
ＰＬＳ  ＦＥＣエンコーダに入力されるＰＬＳデータのサイズは、送信しようとする付加情報（管理情報）のサイズと送信パラメータのデータのサイズによって変わり得る。ＰＬＳ  ＦＥＣエンコーダは、ＢＣＨエンコーディングが行われたＰＬＳデータに０ビットを挿入することができる。ＢＣＨエンコーディングが行われない場合、ＰＬＳ  ＦＥＣエンコーダはＰＬＳデータに０ビットを挿入することができる。
【０５４０】
本発明は、他の実施例によって説明したＬＤＰＣエンコーディングのために使用される３つのタイプの専用マザーコード（ｄｅｄｉｃａｔｅｄ  ｍｏｔｈｅｒ  ｃｏｄｅ）を提供することができる。ＰＬＳ  ＦＥＣエンコーダは、ＰＬＳデータのサイズによるマザーコードを選択できるが、ＰＬＳ  ＦＥＣエンコーダがＰＬＳデータのサイズによって選択したマザーコードを専用マザーコードと称することができる。ＰＬＳ  ＦＥＣエンコーダは、選択された専用マザーコードに基盤してＬＤＰＣエンコーディングを行うことができる。
【０５４１】
本発明の実施例では、マザーコードタイプ１のＫ＿ｌｄｐｃ１のサイズ（３６０００）は、マザーコードタイプ２のＫ＿ｌｄｐｃ２のサイズの１／２、マザーコードタイプ３のＫ＿ｌｄｐｃ３のサイズの１／４と仮定することができる。設計者の意図によって、各マザーコードタイプ間のＫ＿ｌｄｐｃのサイズ関係は変更可能である。設計者は、Ｋ＿ｌｄｐｃのサイズが小さいマザーコードであるほど、コードレートは低い値を有するように設計することができる。多様なサイズを有する各ＰＬＳデータの一定水準のシグナリング保護、すなわち、シグナリング保護レベル（ｓｉｇｎａｌｉｎｇ  ｐｒｏｔｅｃｔｉｏｎ  ｌｅｖｅｌ）を可能にするためには、ＰＬＳデータのサイズが小さいほど、短縮とパンクチャリング後の有効コードレートを低下させなければならない。有効コードレートを低下させるために、Ｋ＿ｌｄｐｃのサイズが小さいマザーコードのパリティ比率を増加させることができる。
【０５４２】
ＰＬＳデータのサイズが大きいため、ＰＬＳ  ＦＥＣエンコーダで複数のマザーコードタイプのうち一つを基盤にしてエンコードすることが不可能である場合、複数のＰＬＳデータに分けてエンコーディングを行うことができる。ここで、複数に分けられたＰＬＳデータのそれぞれは、断片化ＰＬＳデータ（ｆｒａｇｍｅｎｔｅｄ  ＰＬＳ  ｄａｔａ）と称することができる。上述したＰＬＳ  ＦＥＣエンコーダでＰＬＳデータをエンコードする過程は、ＰＬＳデータのサイズが大きいため、ＰＬＳ  ＦＥＣエンコーダで複数のマザーコードタイプのうち一つを基盤にしてエンコードすることが不可能である場合、断片化ＰＬＳデータのそれぞれをエンコードする過程に取り替えることができる。
【０５４３】
ＰＬＳ  ＦＥＣエンコーダでマザーコードタイプ１をエンコードする場合、非常に低いＳＮＲ（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  Ｒａｔｉｏ）環境での信号保護水準を保証するために、ペイロード分割（ｐａｙｌｏａｄ  ｓｐｌｉｔｔｉｎｇ）方式を行うことができる。マザーコードタイプ１のパリティの長さは、ペイロード分割方式を行うための部分３６０２０の追加で増加し得る。具体的なマザーコード選択方法とペイロード分割方式は後で説明する。
【０５４４】
ＰＬＳ  ＦＥＣエンコーダで多様なサイズを有するＰＬＳデータを、Ｋ＿ｌｄｐｃのサイズが大きい一つのマザーコードタイプを基盤にしてエンコードする場合、コーディング利得が急激に減少し得る。例えば、上述したＰＬＳ  ＦＥＣエンコーダが短縮データ部分（例えば、Ｋ＿ｌｄｐｃ―Ｎ＿ＢＣＨ）を決定する方法によって短縮する場合、Ｋ＿ｌｄｐｃが一定であるので、小さいサイズのＰＬＳデータを短縮するときは、大きなサイズのＰＬＳデータを短縮するときより相対的に多く短縮するようになる。
【０５４５】
上述した問題を解決するために、本発明の実施例に係るＰＬＳ  ＦＥＣエンコーダは、複数のマザーコードタイプのうち最適なコーディング利得を獲得できるマザーコードタイプをＰＬＳデータのサイズによって異なる形に適用することができる。
【０５４６】
本発明の実施例に係るＰＬＳ  ＦＥＣエンコーダは、最適なコーディング利得を獲得するためにＰＬＳ  ＦＥＣエンコーダが短縮できる部分のサイズを制限することができる。ＰＬＳ  ＦＥＣエンコーダが各マザーコードのＫ＿ｌｄｐｃ（３６０００）のうち一定比率までのみ短縮できるように短縮部分のサイズ（３６０１０）を制限することによって、各ＰＬＳデータの専用マザーコードのコーディング利得を維持することができる。本実施例は、短縮をＫ＿ｌｄｐｃサイズの最大５０％まで行える例を示す。したがって、上述したＰＬＳ  ＦＥＣエンコーダが短縮データ部分をＫ＿ｌｄｐｃとＮ＿ＢＣＨとの差として決定する場合、Ｋ＿ｌｄｐｃとＮ＿ＢＣＨとの差がＫ＿ｌｄｐｃの１／２より大きいと、ＰＬＳ  ＦＥＣエンコーダは、ＰＬＳ  ＦＥＣエンコーダが短縮できるデータ部分のサイズがＫ＿ｌｄｐｃ―Ｎ＿ＢＣＨではなくＫ＿ｌｄｐｃ＊１／２と決定することができる。
【０５４７】
図面（ｂ）及び（ｃ）に示したマザーコードタイプ２とマザーコードタイプ３を基盤にしてＰＬＳ  ＦＥＣエンコーダで行われるＬＤＰＣエンコーディング過程は、上述した図面（ａ）に示したマザーコードタイプ１を基盤にしてＰＬＳ  ＦＥＣエンコーダで行われるＬＤＰＣエンコーディング過程と同一に行うことができる。
【０５４８】
ＰＬＳ  ＦＥＣエンコーダは、多様なサイズのＰＬＳデータを一つのマザーコードを基盤にしてエンコードし、最適なコーディング利得を獲得する方法として、拡張されたＬＤＰＣコード（ｅｘｔｅｎｄｅｄ  ＬＤＰＣ  ｃｏｄｅ）を基盤にしてエンコードする方法を行うことができる。
【０５４９】
しかし、拡張されたＬＤＰＣコードを基盤にしてエンコーディングを行う場合に獲得できるコーディング利得は、上述したＰＬＳデータサイズ別に最適化された専用マザーコードを基盤にしてエンコードした場合のコーディング利得と比較して約０．５ｄＢほど低い。したがって、本発明の実施例に係るＰＬＳ  ＦＥＣエンコーダがＰＬＳデータをＰＬＳデータのサイズによってマザーコードタイプ構造を選択することによってエンコードすると、重複（ｒｅｄｕｎｄａｎｃｙ）データがより減少するという効果があり、同一の受信性能を保証するＰＬＳ信号保護設計に有利であり得る。
【０５５０】
図３９は、本発明の他の実施例に係るＬＤＰＣエンコーディングのために使用されるマザーコードタイプの選択及び短縮のサイズ決定過程を示すフローチャートである。
【０５５１】
以下、ＰＬＳ  ＦＥＣエンコーダがＬＤＰＣエンコーディングの対象になるＰＬＳデータのサイズ（Ｐａｙｌｏａｄ  Ｓｉｚｅ）によるマザーコードタイプを選択し、短縮のサイズを決定する過程を説明する。以下、説明の内容は、ＰＬＳ  ＦＥＣエンコーダで行われることを前提とする。
【０５５２】
ＬＤＰＣエンコーディング方式が正常方式（ｎｏｒｍａｌ  ｍｏｄｅ）であるのか、それともペイロード分割方式（ｐａｙｌｏａｄ  ｓｐｌｉｔｔｉｎｇ  ｍｏｄｅ）であるのかを確認する（Ｓ３７０００）。ペイロード分割方式の場合、ＰＬＳデータのサイズとは関係なく、マザーコード１を選択することができ、マザーコードタイプ１のＫ＿ｌｄｐｃのサイズ（ｋ＿ｌｄｐｃ１）を基盤にして短縮のサイズが決定される（Ｓ３７０６０）。ペイロード分割方式の具体的な内容は後で説明する。
【０５５３】
正常方式の場合、ＰＬＳ  ＦＥＣエンコーダは、ＰＬＳデータのサイズによってマザーコードタイプを選択する過程を進行する。以下、正常方式の場合、ＰＬＳ  ＦＥＣエンコーダがマザーコードタイプを選択する過程を説明する。
【０５５４】
ｎｕｍ＿ｌｄｐｃは、上述した一つのＰＬＳデータに含まれ得る断片化ＰＬＳデータの個数を意味する。ｉｓｉｚｅ＿ｌｄｐｃは、ＰＬＳ  ＦＥＣエンコーダに入力される断片化ＰＬＳデータのサイズを意味する。ｎｕｍ＿ｌｄｐｃ３は、エンコードされるために入力されたＰＬＳデータのサイズ（ｐａｙｌｏａｄ  ｓｉｚｅ）をｋ＿ｌｄｐｃ３で割った値の切り上げ値と決定することができる。ｉｓｉｚｅ＿ｌｄｐｃ３の値は、ＰＬＳデータのサイズ（ｐａｙｌｏａｄ  ｓｉｚｅ）を決定されたｎｕｍ＿ｌｄｐｃ３で割った値の切り上げ値と決定することができる（Ｓ３７０１０）。ｉｓｉｚｅ＿ｌｄｐｃ３の値がｋ＿ｌｄｐｃ２を超えてｋ＿ｌｄｐｃ３以下の範囲に該当するか否かを判断する（Ｓ３７０２０）。ｉｓｉｚｅ＿ｌｄｐｃ３の値がｋ＿ｌｄｐｃ２を超えてｋ＿ｌｄｐｃ３以下の範囲に該当すると、マザーコードタイプはマザーコードタイプ３と決定される。このとき、短縮のサイズは、ｋ＿ｌｄｐｃ３とｉｓｉｚｅ＿ｌｄｐｃ３との差値に基盤して決定することができる（Ｓ３７０２１）。
【０５５５】
ｉｓｉｚｅ＿ｌｄｐｃ３の値がｋ＿ｌｄｐｃ２を超えてｋ＿ｌｄｐｃ３以下の範囲に該当しないと、ＰＬＳデータのサイズ（図面においてペイロードサイズと表記）をｋ＿ｌｄｐｃ２で割った値の切り上げ値をｎｕｍ＿ｌｄｐｃ２と決定する。ｉｓｉｚｅ＿ｌｄｐｃ２の値は、ＰＬＳデータのサイズ（ｐａｙｌｏａｄ  ｓｉｚｅ）を決定されたｎｕｍ＿ｌｄｐｃ２で割った値の切り上げ値と決定することができる（Ｓ３７０３０）。ｉｓｉｚｅ＿ｌｄｐｃ２の値がｋ＿ｌｄｐｃ１を超えてｋ＿ｌｄｐｃ２以下の範囲に該当するか否かを判断する（Ｓ３７０４０）。ｉｓｉｚｅ＿ｌｄｐｃ２の値がｋ＿ｌｄｐｃ１を超えてｋ＿ｌｄｐｃ２以下の範囲に該当すると、マザーコードタイプはマザーコードタイプ２と決定される。このとき、短縮のサイズは、ｋ＿ｌｄｐｃ２とｉｓｉｚｅ＿ｌｄｐｃ２との差値に基盤して決定することができる（Ｓ３７０４１）。
【０５５６】
ｉｓｉｚｅ＿ｌｄｐｃ２の値がｋ＿ｌｄｐｃ１を超えてｋ＿ｌｄｐｃ２以下の範囲に該当しないと、ＰＬＳデータのサイズ（ｐａｙｌｏａｄ  ｓｉｚｅ）をｋ＿ｌｄｐｃ１で割った値の切り上げ値をｎｕｍ＿ｌｄｐｃ１と決定する。ｉｓｉｚｅ＿ｌｄｐｃ１の値は、ＰＬＳデータのサイズ（ｐａｙｌｏａｄ  ｓｉｚｅ）を決定されたｎｕｍ＿ｌｄｐｃ１で割った値の切り上げ値と決定することができる（Ｓ３７０５０）。このとき、マザーコードのタイプはマザーコードタイプ１と決定し、短縮のサイズはｋ＿ｌｄｐｃ１とｉｓｉｚｅ＿ｌｄｐｃ１との差値に基盤して決定することができる（Ｓ３７０６０）。
【０５５７】
上述した内容によるｎｕｍ＿ｌｄｐｃ及びｉｓｉｚｅ＿ｌｄｐｃは、ＰＬＳデータのサイズによって異なる値を有することができる。しかし、マザーコードタイプによるｋ＿ｌｄｐｃ１、ｋ＿ｌｄｐｃ２及びｋ＿ｌｄｐｃ３は、ＰＬＳデータのサイズの影響を受けずに一定の値を有する。
【０５５８】
図４０は、本発明の他の実施例に係る適応パリティ（Ａｄａｐｔａｔｉｏｎ  Ｐａｒｉｔｙ）エンコーディング過程を示す図である。
【０５５９】
（ａ）は、ＬＤＰＣエンコーディングのためにＰＬＳ  ＦＥＣエンコーダに入力されるＰＬＳデータの例を示した図である。
【０５６０】
（ｂ）は、ＬＤＰＣエンコーディング後、短縮とパンクチャリングが行われる前のＬＤＰＣコード構造の例を示した図である。
【０５６１】
（ｃ）は、ＰＬＳ  ＦＥＣエンコーダから出力されるＬＤＰＣエンコーディング後、短縮とパンクチャリング（３８０１０）が行われたＬＤＰＣコード（以下、短縮／パンクチャされたＬＤＰＣコードと称する。）構造の例を示した図である。
【０５６２】
（ｄ）は、本発明の他の実施例に係るＰＬＳ  ＦＥＣエンコーダが、ＬＤＰＣエンコーディング後、短縮とパンクチャリングが行われたＬＤＰＣコードに適応パリティ３８０１１を追加して出力するコード構造の例を示した図である。ここで、ＰＬＳ  ＦＥＣエンコーダが短縮／パンクチャされたＬＤＰＣコードに適応パリティ３８０１１を追加したコードを出力する方式を適応パリティ方式と言う。
【０５６３】
ＰＬＳ  ＦＥＣエンコーダは、信号保護水準を維持するためにＰＬＳデータをＬＤＰＣエンコードした後で短縮し、各パリティビットの一部をパンクチャ（３８０１０）し、短縮／パンクチャされたＬＤＰＣコードを出力することができる。受信環境が劣悪な場合、放送システムが一定にサポートするロバスト性、すなわち、一定のターゲットＴＯＶ（ｔａｒｇｅｔ  Ｔｈｒｅｓｈｏｌｄ  Ｏｆ  Ｖｉｓｉｂｉｌｉｔｙ）より信号保護水準を強化する必要性がある。本発明の実施例では、信号保護水準を強化するために、短縮／パンクチャされたＬＤＰＣコードに各適応パリティビット（ａｄａｐｔａｔｉｏｎ  ｐａｒｉｔｙ  ｂｉｔｓ）３８０１１を追加してＬＤＰＣコードを出力することができる。適応パリティビットは、ＬＤＰＣエンコーディング後、パンクチャされたパリティビット３８０１０のうち一部のパリティビット３８０１１と決定することができる。
【０５６４】
本図面（ｃ）は、基本ターゲットＴＯＶの有効コードレートが１／３水準である場合を示した図である。本発明の実施例に係るＰＬＳ  ＦＥＣエンコーダが各適応パリティビット３８０１１を追加すると、実際にパンクチャされるパリティビットが減少するという効果を獲得することができる。ＰＬＳ  ＦＥＣエンコーダは、適応パリティビットを追加する方式を通じて、本図面（ｄ）に示したように、有効コードレートを１／４水準に調節することができる。本発明の実施例に係るＬＤＰＣエンコーディングに適用されるマザーコードは、適応パリティビット３８０１１を獲得するために一定量のパリティビットをさらに含むことができる。したがって、適応パリティエンコーディングに適用されるマザーコードのコードレートは、本来のマザーコードのコードレートより低く設計することができる。
【０５６５】
ＰＬＳ  ＦＥＣエンコーダは、パンクチャされるパリティビット量を任意に減少させ、ＬＤＰＣコードに含まれた追加パリティ３８０１１を出力することができる。出力されたＬＤＰＣコードに含まれた追加パリティ３８０１１を時間的に先行したフレームに含ませ、送信端を通じて送信することによってダイバーシティ利得（ｄｉｖｅｒｓｉｔｙ  ｇａｉｎ）を獲得することができる。本図面において、マザーコード内の情報部分の端が短縮され、マザーコード内のパリティ部分の端がパンクチャされることに示したことは一つの実施例に過ぎなく、設計者の意図によってマザーコード内の短縮とパンクチャリング部分は変更可能である。
【０５６６】
図４１は、本発明の他の実施例に係るＰＬＳ  ＦＥＣエンコーダに入力されるＰＬＳデータに対するＬＤＰＣエンコーディングを行う前に、入力されるＰＬＳデータを分割するペイロード分割方式を示す図である。以下の説明において、ＰＬＳ  ＦＥＣエンコーダに入力されるＰＬＳデータはペイロードと称することができる。
【０５６７】
（ａ）は、ＬＤＰＣエンコーディングのためにＰＬＳ  ＦＥＣエンコーダに入力されるＰＬＳデータの例を示した図である。
【０５６８】
（ｂ）は、ペイロード分割が行われたペイロードのそれぞれに対してＬＤＰＣエンコーディングを行ったＬＤＰＣコード構造の例を示した図である。（ｂ）が示しているＬＤＰＣコードの構造は、短縮／パンクチャリングが行われる前の構造である。
【０５６９】
（ｃ）は、本発明の他の実施例に係るＰＬＳ  ＦＥＣエンコーダが出力する短縮／パンクチャされたＬＤＰＣ構造の例を示した図である。この図面の短縮／パンクチャされたＬＤＰＣ構造は、ＰＬＳ  ＦＥＣエンコーダで分割方式が適用された場合に出力される短縮／パンクチャされたＬＤＰＣコード構造の例を示した図である。
【０５７０】
ペイロード分割は、シグナリングに対する一定のターゲットＴＯＶより強化されたロバスト性を獲得するためにＰＬＳ  ＦＥＣエンコーダで行われる。
【０５７１】
（ｂ）に示したように、ペイロード分割方式は、ＰＬＳ  ＦＥＣエンコーダでＬＤＰＣエンコーディング前にＰＬＳデータを分割し、分割されたそれぞれのＰＬＳデータに対してＬＤＰＣエンコーディングを行う方式である。
【０５７２】
（ｃ）に示したように、ペイロード分割方式は、ＰＬＳ  ＦＥＣエンコーダが提供するマザーコードタイプのうちコードレートが一番低いマザーコードタイプ（本実施例では、マザーコードタイプ１）にのみ入力ＰＬＳデータをエンコードして短縮／パンクチャすることができる。
【０５７３】
上述した説明において、ＰＬＳ  ＦＥＣエンコーダでＰＬＳデータのサイズを基盤にして３つのマザーコードタイプのうちいずれか一つのマザーコードタイプを選択し、選択されたマザーコードタイプを基盤にしてＰＬＳデータに対してＬＤＰＣエンコーディングを行い、信号保護水準を調節する方法を説明した。しかし、ＰＬＳ  ＦＥＣエンコーダが提供するマザーコードタイプのうち一番高いコードレートを有するマザーコードタイプ（本実施例では、マザーコードタイプ３）を選択した場合、信号保護水準が制限され得る。この場合、ＰＬＳ  ＦＥＣエンコーダは、ＰＬＳデータにペイロード分割方式を適用し、すべてのＰＬＳデータに対して、コードレートがＰＬＳ  ＦＥＣエンコーダが提供するマザーコードタイプのうち一番低いマザーコードにのみＬＤＰＣエンコーディングを行い、信号保護水準を低く調節することができる。ペイロード分割エンコーディング方式を使用する場合、ＰＬＳ  ＦＥＣエンコーダは、パンクチャするデータのサイズを短縮した後、強化されたターゲットＴＯＶによって調節することができる。
【０５７４】
上述した本発明の実施例に係るＰＬＳ  ＦＥＣエンコーダがＬＤＰＣエンコーディングを行うとき、ペイロード分割方式を適用しない場合、短縮／パンクチャされたＬＤＰＣコードの有効コードレートは１／３水準であった。しかし、（ｃ）に示した、ＰＬＳ  ＦＥＣエンコーダでペイロード分割方式が適用されて出力されたＬＤＰＣコードの有効コードレートは１１／６０水準である。したがって、ペイロード分割方式が適用されて出力されたＬＤＰＣコードの有効コードレートが減少するという効果を獲得することができる。
【０５７５】
本図面（ｂ）において、ＬＤＰＣコード内の情報部分の端が短縮され、ＬＤＰＣコード内のパリティ部分の端がパンクチャされることに示したことは一つの実施例であって、設計者の意図によってＬＤＰＣコード内の短縮／パンクチャリング部分を変更することができる。
【０５７６】
図４２は、本発明の他の実施例に係るＰＬＳ反復が行われ、フレームが出力される過程を示した図である。
【０５７７】
本発明の他の実施例に係るフレーム構造モジュールで行われるＰＬＳ反復方式は、一つのフレームに２以上のフレームの情報を含む２以上のＰＬＳデータが含まれるフレーム構造方式である。
【０５７８】
以下、本発明の一実施例に係るＰＬＳ反復を説明する。
【０５７９】
（ａ）は、ＰＬＳ  ＦＥＣエンコーダでエンコードされた複数のＰＬＳデータの構造の例を示した図である。
【０５８０】
（ｂ）は、フレーム構造モジュールで複数のエンコードされたＰＬＳデータがＰＬＳ反復方式によって一つのフレームに含まれるフレーム構造の例を示した図である。
【０５８１】
本図面（ｃ）は、現在のフレームが現在のフレームのＰＬＳデータ及び次のフレームのＰＬＳデータを含む構造の例を示した図である。
【０５８２】
各フレームに対してより詳細に説明すると、ｎ番目のフレーム（現在のフレーム）がｎ番目のフレームのＰＬＳデータ（ＰＬＳ  ｎ）及びｎ＋１番目のフレーム（次のフレーム）のＰＬＳデータ４００００を含む構造の例と、ｎ＋１番目のフレーム（現在のフレーム）がｎ＋１番目のフレームのＰＬＳデータ（ＰＬＳ  ｎ＋１）及びｎ＋２番目のフレーム（次のフレーム）のＰＬＳデータを含む構造の例を示した図である。以下、各図面に対して説明する。
【０５８３】
（ａ）は、ｎ番目のフレームのためのＰＬＳ  ｎ、ｎ＋１番目のフレームのためのＰＬＳ  ｎ＋１、及びｎ＋２番目のフレームのためのＰＬＳ  ｎ＋２がエンコードされた構造を示したものである。本発明の他の実施例に係るＰＬＳ  ＦＥＣエンコーダは、静的ＰＬＳシグナリングデータと動的ＰＬＳシグナリングデータを共にエンコードしてＬＤＰＣコードとして出力することができる。ｎ番目のフレームの物理シグナリングデータを含むＰＬＳ  ｎは、静的ＰＬＳシグナリングデータ（ｓｔａｔと表示）、動的ＰＬＳシグナリングデータ（ｄｙｎと表示）、及びパリティデータ（ｐａｒｉｔｙと表示）を含むことができる。同様に、ｎ＋１番目、ｎ＋２番目のフレームの物理シグナリングデータを含むＰＬＳ  ｎ＋１、ＰＬＳ  ｎ＋２も、それぞれ静的ＰＬＳシグナリングデータ（ｓｔａｔと表示）、動的ＰＬＳシグナリングデータ（ｄｙｎと表示）、及びパリティデータ（ｐａｒｉｔｙと表示）を含むことができる。図面において、Ｉは、静的ＰＬＳシグナリングデータ及び動的ＰＬＳシグナリングデータを含み、Ｐはパリティデータを含む。
【０５８４】
（ｂ）は、（ａ）で例示した各データをフレームに配置するために分割するＰＬＳフォーマッティング（ｆｏｒｍａｔｔｉｎｇ）の例を示した図である。
【０５８５】
送信機によって送信されるＰＬＳデータがフレームごとに変わるか否かによって区分し、フレームごとに変わらない重複するＰＬＳデータを除いて送信すると、受信機ではＰＬＳデコーディング性能を高めることができる。よって、本発明の実施例に係るフレーム構造モジュールは、ＰＬＳ反復方式でＰＬＳ  ｎとＰＬＳ  ｎ＋１をｎ番目のフレームにマップする場合、ＰＬＳ  ｎの静的ＰＬＳシグナリングデータと重複するＰＬＳ  ｎ＋１の静的ＰＬＳシグナリングデータは除いて、ＰＬＳ  ｎ＋１の動的ＰＬＳシグナリングデータ及びＰＬＳ  ｎ＋１のパリティデータを含むようにＰＬＳ  ｎ＋１を分割することができる。このようにフレーム構造モジュールが次のフレームのＰＬＳデータを現在のフレームで送信するために分割する方式を、ＰＬＳフォーマッティングと称することができる。
【０５８６】
ここで、フレーム構造モジュールがｎ番目のフレームにマップするためのＰＬＳ  ｎ＋１を分割するとき、ＰＬＳ  ｎ＋１のパリティデータは、（ａ）に示したパリティデータ（Ｐと表示）のうち一部と決定することができ、サイズが可変になり得る。フレーム構造モジュールでＰＬＳフォーマッティングを行うことによって決定した現在のフレームで送信される次のフレームのＰＬＳデータのパリティビットを、スケーラブルパリティ（ｓｃａｌａｂｌｅ  ｐａｒｉｔｙ）と称することができる。
【０５８７】
（ｃ）は、（ｂ）で分割したデータをｎ番目のフレームとｎ＋１番目のフレームに配置する例を示す。
【０５８８】
各フレームは、プリアンブル、ＰＬＳ―ｐｒｅ、ＰＬＳ、及びサービスデータ（Ｄａｔａ  ｎと表示）を含むことができる。以下では、（ｃ）に示した各フレームの詳細な構造を説明する。本発明の一実施例に係るＰＬＳ―ｐｒｅ及びＰＬＳは、それぞれ上述したＰＬＳ１及びＰＬＳ２に対応し得る。（ｃ）に示したｎ番目のフレームは、プリアンブル、ＰＬＳ―ｐｒｅ、エンコードされたＰＬＳ  ｎ、エンコードされたＰＬＳ  ｎ＋１の一部（４００００）、及びサービスデータ（Ｄａｔａ  ｎと表示）を含むことができる。同様に、ｎ＋１番目のフレームは、プリアンブル、ＰＬＳ―ｐｒｅ、エンコードされたＰＬＳ  ｎ＋１（４００１０）、エンコードされたＰＬＳ  ｎ＋２の一部、及びサービスデータ（Ｄａｔａ  ｎ＋１と表示）を含むことができる。以下、本発明の一実施例で説明するプリアンブルはＰＬＳ―ｐｒｅを含むことができる。
【０５８９】
（ｃ）に示したｎ番目のフレームとｎ＋１番目のフレームがそれぞれ含むＰＬＳ  ｎ＋１には差がある。ｎ番目のフレームに含まれるＰＬＳ  ｎ＋１（４００００）は、ＰＬＳフォーマッティング方式によって分割され、静的ＰＬＳシグナリングデータを含まないが、ＰＬＳ  ｎ＋１（４００１０）は静的ＰＬＳシグナリングデータを含む。
【０５９０】
フレーム構造モジュールは、スケーラブルパリティを決定するとき、受信機がｎ＋１番目のフレームを受信する前に、ｎ番目のフレームに含まれたＰＬＳ  ｎ＋１をデコードできる程度のｎ番目のフレームに含まれたＰＬＳ  ｎ＋１（４００００）のロバスト性を維持し、ｎ番目のフレームに含まれたＰＬＳ  ｎ＋１（４００００）とｎ＋１番目のフレームに含まれたＰＬＳ  ｎ＋１（４００１０）をｎ＋１番目のフレームでデコードするときに獲得できるダイバーシティ利得を考慮することができる。
【０５９１】
ｎ番目のフレームに含まれるＰＬＳ  ｎ＋１（４００００）のパリティビットが増加すると、ｎ＋１フレームを受信する前に、ｎ番目のフレームに含まれたＰＬＳ  ｎ＋１（４００００）をデコードしたデータを基盤にしてｎ＋１フレームに含まれたデータ（Ｄａｔａ  ｎ＋１）を速くデコードできるという長所がある。その一方、ＰＬＳ  ｎ＋１（４００００）に含まれるスケーラブルパリティが増加し、データ送信が非効率的であり得る。また、ｎ＋１フレームに含まれるＰＬＳ  ｎ＋１（４００１０）のデコーディングのためのダイバーシティ利得を獲得するためにｎフレームで送信されるＰＬＳ  ｎ＋１（４００００）のスケーラブルパリティを少なく送信すると、ｎフレームに含まれるＰＬＳ  ｎ＋１（４００００）をｎ＋１フレームが受信される前に予めデコードし、ｎ＋１番目のフレームに含まれたサービスデータ（Ｄａｎａ  ｎ＋１）を速くデコードするという効果が減少し得る。
【０５９２】
受信機で向上したダイバーシティ利得を獲得するための観点で、本発明の一実施例に係るフレーム構造モジュールは、ＰＬＳフォーマッティング遂行過程でｎ番目のフレームに含まれたＰＬＳ  ｎ＋１（４００００）のパリティとｎ＋１フレームに含まれたＰＬＳ  ｎ＋１（４００１０）のパリティが、可能な限り別個のパリティ構成を有するように決定することができる。
【０５９３】
例えば、ＰＬＳ  ｎ＋１のパリティＰが５個のビットで構成される場合、フレーム構造モジュールは、ｎ番目のフレームが含み得るＰＬＳ  ｎ＋１のスケーラブルパリティを２番目、４番目のビットと決定し、ｎ＋１番目のフレームが含み得るＰＬＳ  ｎ＋１のスケーラブルパリティを１番目、３番目、５番目のビットと決定するとができる。このようにフレーム構造モジュールがスケーラブルパリティが重複しない別個のパリティになるように決定すると、ダイバーシティ利得のみならず、コーディング利得まで獲得することができる。上述した本発明の他の実施例に係るフレーム構造モジュールが行えるＰＬＳフォーマッティングを行う場合、受信端でのダイバーシティ利得は、ＬＤＰＣデコーディング前に、反復的に送信された各情報をソフト合成（ｓｏｆｔ  ｃｏｍｂｉｎｉｎｇ）することによって極大化することができる。
【０５９４】
図面のフレーム構造を示した例は、本発明の実施例の一つであり、設計者の意図によって変形可能である。ｎ番目のフレームにおけるＰＬＳ  ｎとＰＬＳ  ｎ＋１（４００００）の順序は一つの例であり、設計者の意図によってＰＬＳ  ｎ＋１（４００００）がＰＬＳ  ｎより先行して位置し得る。これは、ｎ＋１番目のフレームでも同様に適用することができる。
【０５９５】
図４３は、ＰＬＳ反復方式が適用された信号フレーム構造を示す。
具体的に、図４３は、上述したＰＬＳ反復方式が適用される場合におけるＰＬＳ２の構造を示す。
【０５９６】
図面の中間に示したように、ｎ番目の信号フレームは、プリアンブル、ＰＬＳ１、ＰＬＳ２（ｎ＋１）、ＰＬＳ２（ｎ）、及びＤＰ（ｎ）を含むことができる。この場合、信号フレーム内でＰＬＳ２（ｎ＋１）はＰＬＳ２（ｎ）の前に位置し得る。上端の（ａ）は、スーパーフレームの最後の信号フレームではない信号フレームが含むＰＬＳ２の構造を示す。下端の（ｂ）は、スーパーフレームの最後の信号フレームが含むＰＬＳ２の構造を示す。
【０５９７】
（ａ）及び（ｂ）に示したＰＬＳ２の構造は、次のＰＬＳ２シグナリング部分及び現在のＰＬＳ２シグナリング部分を含む。
【０５９８】
次のＰＬＳ２シグナリング部分は、ＰＬＳ２（ｎ＋１）静的、ＰＬＳ２（ｎ＋１）動的、及びＰＬＳ２（ｎ＋１）パリティを含み、現在のＰＬＳ２シグナリング部分は、ＰＬＳ２（ｎ）静的、ＰＬＳ２（ｎ）動的、及びＰＬＳ２（ｎ）パリティを含むことができる。
【０５９９】
スーパーフレーム内の信号フレームの位置がスーパーフレームの端に位置するか否かによって、ＰＬＳ２反復で送信されるｎ＋１番目のＰＬＳ２の構造は変更可能である。以下、本発明の一実施例に係るＰＬＳ２反復構造がスーパーフレーム内の信号フレームの位置によって変更されることを説明する。
【０６００】
（ａ）は、スーパーフレーム内の信号フレームが含むＰＬＳ２の構造を示した図である。本発明の一実施例に係るＰＬＳ２静的データは、スーパーフレーム内で一定であり得る。したがって、ＰＬＳ２（ｎ＋１）静的データ及びＰＬＳ２（ｎ）静的データは同一であり得る。したがって、本発明の一実施例に係る放送信号送信装置はＰＬＳ２（ｎ＋１）静的を送信しない場合がある。
【０６０１】
しかし、スーパーフレームの最後の信号フレームは、次のフレームのためのＰＬＳ２（ｎ＋１）静的が変更され得るので、（ｂ）に示したＰＬＳ２データ構造、すなわち、ＰＬＳ２（ｎ＋１）静的を含むＰＬＳ２データを送信することができる。
【０６０２】
本発明において、スーパーフレームは、フレームグループ又は一定時間周期の間の複数の信号フレームに取り替えて解釈することができる。
【０６０３】
現在のＰＬＳ２シグナリングの構造は、信号フレームの位置と関係なく一定であり得る。
【０６０４】
受信機では、選択的な反復スキーム（Ｏｐｔｉｏｎａｌ  ｒｅｐｅｔｉｔｉｏｎ  ｓｃｈｅｍｅｓ）を用いてＰＬＳ２シグナリングのロバスト性と信頼度を高めることができる。これは、ＬＤＰＣデコーディング前にコードされた各ブロックの反復された集合のソフト合成による。
【０６０５】
ここで、現在のフレームグループ内のＰＬＳ２の位置によって、二つの種類の反復スキームがあり得る。
【０６０６】
現在のフレームグループの最後のフレームの場合：
【０６０７】
ＰＬＳ１内のＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＦＬＡＧ情報が１に設定され、ＰＬＳ２―ＤＹＮ内のＰＬＳ＿ＣＨＡＮＧＥ＿ＣＯＵＮＴＥＲが０００１に設定される場合、次のフレームグループ内の１番目のフレームの各パラメータを搬送するＰＬＳ２のためのコードされた各ブロック全体の集合を送信することができる。
【０６０８】
ＰＬＳ１内のＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＦＬＡＧ情報が１に設定され、ＰＬＳ２―ＤＹＮ内のＰＬＳ＿ＣＨＡＮＧＥ＿ＣＯＵＮＴＥＲが０００１以外の値に設定される場合、次のフレームグループ内の１番目のフレームの各パラメータを搬送するＰＬＳ２のためのコードされた各ブロックの部分の集合を送信することができる。
【０６０９】
現在のフレームグループの他のフレーム（最後のフレームでない）の場合：
【０６１０】
ＰＬＳ１内のＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＦＬＡＧ情報が１に設定される場合、次のフレームパラメータを搬送するＰＬＳ２のためにコードされた各ブロックの部分の集合を送信することができる。ここで、これら情報は、現在のフレームパラメータを搬送するＰＬＳ２のためにコードされた各ブロック全体の集合と共に送信することができる。
【０６１１】
これら二つの種類の動作ケースは図４３に示している。
【０６１２】
ＰＬＳ２シグナリングの反復がプロセスされる場合、各反復されたコードされたブロックは、次のフレームグループパラメータによってビットインタリービングとマッピング動作を適用することができる。ｎ＋１番目のフレームのＰＬＳ２シグナリングのためのコードされた各ブロックの部分又は全体の集合は、図４３に示したように、ｎ番目のフレーム内のｎ番目のフレームＰＬＳ２シグナリングのためのコードされた各ブロックの前側に位置し得る。
【０６１３】
図４４は、本発明の一実施例に係る放送信号送信方法を示したフローチャートである。
【０６１４】
本発明の実施例に係る放送信号送信装置は、少なくとも一つ以上の放送サービスコンポーネントを送信するデータ（又はサービスデータ）をエンコードすることができる（Ｓ４００００）。本発明の一実施例に係るデータは、上述したように、各データに該当するＤＰ別に処理することができる。データエンコーディングは、ビットインタリービングコーディング及びモジュレーションブロック（Ｂｉｔ  Ｉｎｔｅｒｌｅａｖｅｄ  Ｃｏｄｉｎｇ  ＆  Ｍｏｄｕｌａｔｉｏｎ  ｂｌｏｃｋ、ＢＩＣＭ）１０１０によって行うことができる。
【０６１５】
本発明の一実施例に係る放送信号送信装置は、シグナリングデータ（物理シグナリングデータ又はＰＬＳと称することができる。）をエンコードすることができる。上述したように、本発明の一実施例に係るシグナリングデータは、ＰＬＳ１データ及びＰＬＳ２データで構成することができる。ＰＬＳ２データは、ＰＬＳ２静的データ及びＰＬＳ２動的データを含むことができる。ＰＬＳ２データはＰＬＳ―ｐｏｓｔデータと称することができ、ＰＬＳ２静的データはＰＬＳ―ｐｏｓｔ―ＳＴＡＴデータと称し、ＰＬＳ２動的データはＰＬＳ―ｐｏｓｔ―ＤＹＮデータと称することができる。
【０６１６】
上述したように、フレームグループに含まれるそれぞれのフレームはＰＬＳデータを含むことができる。
【０６１７】
ＰＬＳ２―ＳＴＡＴパラメータは、一つのフレームグループ内で同一の値を有する一方、ＰＬＳ２―ＤＹＮは、現在のフレームに対して特定される各情報を提供する。ＰＬＳ２―ＤＹＮパラメータは、一つのフレームグループの期間の間変更できるが、各フィールドのサイズは同一に維持することができる。
【０６１８】
本発明の一実施例に係る放送信号受信装置は、ＰＬＳ―ｐｏｓｔペイロードを一定のサイズＮを有するコードワードでエンコードするために、ＰＬＳ―ｐｏｓｔペイロードをＭ個のブロックに分割することができる。その後、本発明の一実施例に係る放送信号送信装置は、各ブロックに対してＢＣＨエンコーディングを行い、ＢＣＨエンコーディングが行われた各ブロックにゼロパディングを行い、ゼロパディングが行われたブロックの後に各パリティビットを付けてＬＤＰＣエンコーディングを行い、各パリティビットに対してパンクチャリングを行うことによってＦＥＣブロックを出力することができる。
【０６１９】
具体的に、本発明の一実施例に係る放送信号送信装置は、ゼロパディング時に、定められたゼロパディング順次的順序によって各ゼロパディングビットを各ブロックに順次挿入することができる。その後、本発明の一実施例に係る放送信号送信装置は、ゼロパディング順次的順序を基盤にしてゼロパディングが行われたブロックをパーミュテートすることができる。その後、本発明の一実施例に係る放送信号送信装置は、パーミュテートされたブロックの後に各パリティビットを付けてＬＤＰＣエンコーディングを行い、各パリティビットに対するインタリービングを行うことができる。その後、本発明の一実施例に係る放送信号送信装置は、挿入されたゼロパディングビットを削除することができる。本発明の一実施例に係る放送信号送信装置は、ＰＬＳデータのサイズによってＬＤＰＣマザーコードのタイプを決定することができる。その後、ＰＬＳ２反復モードの場合、一つの現在の信号フレームは、次のＰＬＳ２シグナリング部分及び現在のＰＬＳ２シグナリング部分を含むことができる。ＰＬＳ２反復モードの具体的な説明は、図４２〜図４３で説明した通りである。
上述したＰＬＳデータエンコーディングは、本発明の一実施例に係る放送信号送信装置のＰＬＳ  ＦＥＣエンコーダ６０００によって行うことができる。
【０６２０】
その後、本発明の実施例に係る放送信号送信装置は、少なくとも一つの信号フレームを生成することができる（Ｓ４００１０）。本発明の実施例に係る信号フレームは、ＰＬＳデータ及びサービスデータを含むことができる。信号フレーム生成は、フレームビルディングブロック１０２０によって行うことができる。
【０６２１】
その後、本発明の一実施例に係る放送信号送信装置は、生成された少なくとも一つ以上の信号フレームをＯＦＤＭ方式で変調することができる（Ｓ４００２０）。信号フレームのＯＦＤＭ変調は、波形生成モジュール（ｗａｖｅｆｏｒｍ  ｇｅｎｅｒａｔｉｏｎ  ｍｏｄｕｌｅ）１３００によって行うことができる。
【０６２２】
その後、本発明の一実施例に係る放送信号送信装置は、生成された少なくとも一つ以上の変調された信号フレームを含む少なくとも一つ以上の放送信号を送信することができる（Ｓ４００３０）。
【０６２３】
図４５は、本発明の一実施例に係る放送信号受信方法を示したフローチャートである。
図４５は、図４４で説明した放送信号送信方法の逆過程に該当する。
【０６２４】
本発明の一実施例に係る放送信号受信装置は、少なくとも一つ以上の放送信号を受信することができる（Ｓ４１０００）。本発明の一実施例に係る放送信号は、少なくとも一つの信号フレームを含み、各信号フレームは、ＰＬＳデータ及びサービスデータを含むことができる。
【０６２５】
本発明の一実施例に係る放送信号受信装置は、受信された少なくとも一つ以上の放送信号をＯＦＤＭ方式で復調することができる（Ｓ４１０１０）。放送信号の復調は、同期化及び復調モジュール（Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ  ＆  Ｄｅｍｏｄｕｌａｔｉｏｎ  ｍｏｄｕｌｅ）９０００によって行うことができる。
【０６２６】
その後、本発明の一実施例に係る放送信号受信装置は、図３２で説明したＰＬＳ  ＦＥＣエンコーダ６０００の動作の逆順によって動作することができる。具体的に、本発明の一実施例に係る放送信号受信装置は、信号フレームが含むＰＬＳ送信ビットに対してＬＤＰＣデコーディングを行った後、ＢＣＨデコーディングを行うことができる。本発明の一実施例に係る放送信号受信装置が、上述したＰＬＳエンコード方式が行われたシグナリングデータに対してＢＣＨデコーディングを行う場合、放送信号受信装置は、ゼロパディングビットを除いたシグナリングデータに対してのみＢＣＨデコーディングを行うことができる。
【０６２７】
ＰＬＳデコーディングは、シグナリングデコーディングモジュール９０４０によって行うことができる。
【０６２８】
その後、本発明の一実施例に係る放送信号受信装置は、少なくとも一つの信号フレームを復調された放送信号から分離することができる（Ｓ４１０２０）。信号フレームの分離は、フレームパーシングモジュール９０１０によって行うことができる。
【０６２９】
その後、本発明の一実施例に係る放送信号受信装置は、少なくとも一つ以上の放送サービスコンポーネントを送信するサービスデータをデコードすることができる（Ｓ４１０３０）。データのデコーディングは、デマッピング及びデコーディングモジュール９０２０によって行うことができる。
【０６３０】
図４６は、図３５〜図３７で説明したＰＬＳ１データのパーミュテーションパターン及びパーミュテーション順序を示す表である。
【０６３１】
（ａ）は、本発明の一実施例に係るＰＬＳ１のためのインタリービンググループのパーミュテーションパターンを示す表である。
【０６３２】
（ｂ）は、本発明の一実施例に係るＰＬＳ１のためにパンクチャされるパリティグループのパーミュテーション順序を示す表である。
【０６３３】
図４７は、図３５〜図３７で説明したＰＬＳ２パーミュテーション順序を示す表である。
【０６３４】
（ａ）は、本発明の一実施例に係る４Ｋ―１／４のためのＰＬＳ２に対してパンクチャされるパリティグループのパーミュテーション順序を示す表である。
【０６３５】
（ｂ）は、本発明の一実施例に係る７Ｋ―３／１０のためのＰＬＳ２に対してパンクチャされるパリティグループのパーミュテーション順序を示す表である。
【０６３６】
本発明の一実施例に係る放送信号送信装置は、図４６〜図４７が示す各表を基盤にしてＰＬＳ１とＰＬＳ２のそれぞれをパーミュテートすることができる。本発明の一実施例に係る放送信号送信装置は、ＰＬＳ２をパーミュテートする場合、ＦＥＣブロックのサイズとコードレートによって異なるパーミュテーション順序を使用することができる。
【０６３７】
また、本発明の一実施例に係る放送信号送信装置が図４２〜図４３で説明したＰＬＳ反復を行う場合、図４６〜図４７が示す各表のうち一つを基盤にして付加パリティビットを選択することができる。
【０６３８】
本発明のパーミュテーションパターン及びパーミュテーション順序は一実施例に過ぎなく、これは、設計者の意図によって変更可能な事項である。
【０６３９】
当業者は、本発明の思想及び範囲から逸脱することなく、本発明の多様な変形及び変更が可能であることを認識できるだろう。したがって、本発明は、添付の特許請求の範囲及びその同等物の範囲内で提供される本発明の変形及び変更をカバーする。
【０６４０】
装置及び方法発明を本明細書に言及し、これら装置及び方法発明の説明は相互補完的に適用することができる。
【発明を実施するための形態】
【０６４１】
多様な実施例が発明を実施するための最善の形態で記載された。
【産業上の利用可能性】
【０６４２】
本発明は、放送信号提供フィールドで有用である。
【０６４３】
本発明の思想又は範囲から逸脱することなく、本発明の多様な変形と変更が可能であることは当業者にとって自明である。よって、本発明は、添付の特許請求の範囲及びその同等物の範囲内で提供される本発明のすべての変形と変更をカバーするものと意図される。
【図１】
2016541186.tif 000060
【図２】
2016541186.tif 000061
【図３】
2016541186.tif 000062
【図４】
2016541186.tif 000063
【図５】
2016541186.tif 000064
【図６】
2016541186.tif 000065
【図７】
2016541186.tif 000066
【図８】
2016541186.tif 000067
【図９】
2016541186.tif 000068
【図１０】
2016541186.tif 000069
【図１２】
2016541186.tif 000070
【図１３】
2016541186.tif 000071
【図１４】
2016541186.tif 000072
【図１５】
2016541186.tif 000073
【図２０】
2016541186.tif 000074
【図２３】
2016541186.tif 000075
【図２４】
2016541186.tif 000076
【図３７】
2016541186.tif 000077
【図３９】
2016541186.tif 000078
【図４４】
2016541186.tif 000079
【図４５】
2016541186.tif 000080
【図４６】
2016541186.tif 000081
【図４７】
2016541186.tif 000082
【図１１】
2016541186.tif 000083
【図１６】
2016541186.tif 000084
【図１７】
2016541186.tif 000085
【図１８】
2016541186.tif 000086
【図１９】
2016541186.tif 000087
【図２１】
2016541186.tif 000088
【図２２】
2016541186.tif 000089
【図２５】
2016541186.tif 000090
【図２６】
2016541186.tif 000091
【図２７】
2016541186.tif 000092
【図２８】
2016541186.tif 000093
【図２９】
2016541186.tif 000094
【図３０】
2016541186.tif 000095
【図３１】
2016541186.tif 000096
【図３２】
2016541186.tif 000097
【図３３】
2016541186.tif 000098
【図３４】
2016541186.tif 000099
【図３５】
2016541186.tif 000100
【図３６】
2016541186.tif 000101
【図３８】
2016541186.tif 000102
【図４０】
2016541186.tif 000103
【図４１】
2016541186.tif 000104
【図４２】
2016541186.tif 000105
【図４３】
2016541186.tif 000106
【手続補正書】
【提出日】平成28年6月10日(2016.6.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
放送信号を送信する方法において、
複数のデータ送信パスのそれぞれに対応するサービスデータをエンコードするステップと、
シグナリングデータをエンコードするステップと、
前記エンコードされたシグナリングデータにゼロビットを挿入するステップであって、前記挿入されるゼロビットのサイズは、前記シグナリングデータのサイズに関連する、ステップと、
パリティビットを付加することにより、前記ゼロが挿入されたシグナリングデータをＬＤＰＣ（Low Density Parity Check）符号を用いてエンコードすることと、
信号フレームをビルドするステップであって、信号フレームのそれぞれは、前記エンコードされたサービスデータおよび前記ＬＤＰＣエンコードされたシグナリングデータを含む、ステップと、
ＯＦＤＭ（Orthogonal Frequency Division Multiplex）方法によって前記信号フレームを変調するステップと、
前記変調された信号フレームを有する前記放送信号を送信することと、を含む方法。
【請求項２】
エンコードのために前記シグナリングデータを分割するステップと、
前記分割されたシグナリングデータをスクランブルするステップと、をさらに含む、請求項１に記載の方法。
【請求項３】
スキップ処理により、前記エンコードされたサービスデータを時間インターリーブするステップをさらに含む、請求項１に記載の方法。
【請求項４】
次の信号フレームのために、付加パリティビットを現在のフレームに付加するステップであって、付加パリティビットの数は、前記現在のフレームにおける前記シグナリングデータのサイズに基づいて決定される、ステップをさらに含む、請求項１に記載の方法。
【請求項５】
放送信号を送信する装置において、
複数のデータ送信パスのそれぞれに対応するサービスデータをエンコードするエンコーダと、
シグナリングデータをエンコードする第１エンコーダと、
前記エンコードされたシグナリングデータにゼロビットを挿入する挿入モジュールであって、前記挿入されるゼロビットのサイズは、前記シグナリングデータのサイズに関連する、挿入モジュールと、
パリティビットを付加することにより、前記ゼロが挿入されたシグナリングデータをＬＤＰＣ（Low Density Parity Check）符号を用いてエンコードする第２エンコーダと、
信号フレームをビルドするフレームビルダであって、信号フレームのそれぞれは、前記エンコードされたサービスデータおよび前記ＬＤＰＣエンコードされたシグナリングデータを含む、フレームビルダと、
ＯＦＤＭ（Orthogonal Frequency Division Multiplex）方法によって前記信号フレームを変調する変調器と、
前記変調された信号フレームを有する前記放送信号を送信する送信器と、を含む装置。
【請求項６】
エンコードのために前記シグナリングデータを分割する分割モジュールと、
前記分割されたシグナリングデータをスクランブルするスクランブラと、をさらに含む、請求項５に記載の装置。
【請求項７】
スキップ処理により、前記エンコードされたサービスデータを時間インターリーブする時間インターリーバをさらに含む、請求項５に記載の装置。
【請求項８】
次の信号フレームのために、付加パリティビットを現在のフレームに付加する付加器であって、付加パリティビットの数は、前記現在のフレームにおける前記シグナリングデータのサイズに基づいて決定される、付加器をさらに含む、請求項５に記載の装置。
【国際調査報告】
2016541186.tif 000107
2016541186.tif 000108