(57)【要約】  本発明は、ベース基板と、前記ベース基板の上に設けられる活性層および第１透明電極と、前記活性層の上に設けられ、前記活性層の一部を保護するエッチングストップ層と、を備え、一回のパターニング工程および一回のドーピング工程によって、前記活性層、第１透明電極、および前記エッチングストップ層を形成し、前記活性層と第１透明電極とは、その基材が同じであり、且つ、同一の層に位置しているアレイ基板を提供する。
2016520205.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板と、
前記ベース基板の上に設けられる活性層および第１透明電極と、
前記活性層の上に設けられ、前記活性層の一部を保護するエッチングストップ層と、
を備え、
前記活性層、第１透明電極、および前記エッチングストップ層が、一回のパターニング工程および一回のドーピング工程によって形成され、前記活性層と第１透明電極とは、それぞれの基材が同じであり、且つ、同一の層に位置していることを特徴とするアレイ基板。
【請求項２】
前記アレイ基板は、ソース電極とドレイン電極をさらに備え、前記ソース電極と前記ドレイン電極が、ドーピングによって前記活性層中に形成されたドーピング領域の上方に位置し、前記ソース電極および前記ドレイン電極と、前記ドーピング領域との間には透明導電材料が設けられ、前記ソース電極および前記ドレイン電極が、前記透明導電材料によって前記ドーピング領域に接続されることを特徴とする請求項１に記載のアレイ基板。
【請求項３】
前記活性層、前記エッチングストップ層、および第１透明電極の上に設けられるゲート絶縁層と、
前記ゲート絶縁層の上に設けられ、且つ、前記活性層の上方に位置するゲート電極と、
前記ゲート電極および前記ゲート絶縁層の上に設けられる保護層と、
前記活性層の上方に設けられるビアホールと、
をさらに備え、
前記ソース電極および前記ドレイン電極が、前記ビアホールを介して前記活性層のドーピング領域に電気的に接続されていることを特徴とする請求項１または２に記載のアレイ基板。
【請求項４】
第２透明電極をさらに備え、第２透明電極がスリット状の電極であり、前記保護層の上に設けられ、前記透明導電材料と同じ材料からなることを特徴とする請求項２に記載のアレイ基板。
【請求項５】
第２透明電極の厚みが３０ｎｍ〜５０ｎｍの範囲内にあることを特徴とする請求項４に記載のアレイ基板。
【請求項６】
前記活性層および前記第１透明電極の厚みが３０ｎｍ〜５０ｎｍの範囲内にあり、前記エッチングストップ層の厚みが１００ｎｍ〜２００ｎｍの範囲内にあることを特徴とする請求項１〜４のいずれか１項に記載のアレイ基板。
【請求項７】
請求項１〜６のいずれか１項に記載のアレイ基板を備える表示装置。
【請求項８】
ベース基板の上に酸化物半導体薄膜および絶縁薄膜を形成するステップと、
一回のパターニング工程および一回のドーピング工程によって、前記酸化物半導体薄膜および絶縁薄膜を処理して、活性層と、活性層の２つのドーピング領域と、第１透明電極と、活性層の上に位置して前記活性層におけるドーピング領域の間の領域を保護するエッチングストップ層とを形成するステップと、
を含むことを特徴とするアレイ基板の製作方法。
【請求項９】
前記酸化物半導体薄膜が前記活性層および前記第１透明電極の基材を構成し、前記酸化物半導体薄膜がＩＧＺＯ、Ｉｎ２Ｏ３、ＺｎＯ、あるいはＩＴＺＯであることを特徴とする請求項８に記載のアレイ基板の製作方法。
【請求項１０】
一回のパターニング工程および一回のドーピング工程によって、前記酸化物半導体薄膜および絶縁薄膜を処理して、活性層、活性層の２つのドーピング領域、第１透明電極、およびエッチングストップ層を形成するステップが、
前記絶縁薄膜の上に第１フォトレジストを形成するステップと、
第１フォトレジストに対して一部露光を実施して、現像後に、エッチングストップ層に対応する第１フォトレジスト完全保留領域、前記活性層のドーピング領域および前記第１透明電極に対応する第１フォトレジスト一部保留領域、および第１フォトレジスト完全除去領域を形成するステップと、
前記第１フォトレジスト完全除去領域に対応する絶縁薄膜および酸化物半導体薄膜をエッチングするステップと、
前記第１フォトレジスト一部保留領域の第１フォトレジストを除去するステップと、
前記第１フォトレジスト一部保留領域に対応する絶縁薄膜をエッチングし、フォトレジスト完全保留領域のフォトレジストを除去して、前記エッチングストップ層を形成するステップと、
ドーピング工程によって、前記第１フォトレジスト一部保留領域に対応する酸化物半導体薄膜を前記活性層のドーピング領域および第１透明電極のそれぞれに変換するステップと、
を含むことを特徴とする請求項８に記載のアレイ基板の製作方法。
【請求項１１】
Ｈ、Ａｌ、Ｓｎ、或はＴｉのイオンで前記酸化物半導体薄膜を処理して、前記ドーピング工程を実施することを特徴とする請求項８〜１０のいずれか１項に記載のアレイ基板の製作方法。
【請求項１２】
前記活性層および前記第１透明電極の厚みは３０ｎｍ〜５０ｎｍの範囲内にあり、前記エッチングストップ層の厚みは１００ｎｍ〜２００ｎｍの範囲内にあることを特徴とする請求項８〜１１のいずれか１項に記載のアレイ基板の製作方法。
【請求項１３】
ベース基板の上に酸化物半導体薄膜および絶縁薄膜を形成するステップの前に、前記ベース基板の上にバッファ層を形成するステップをさらに含むことを特徴とする請求項８〜１２のいずれか１項に記載のアレイ基板の製作方法。
【請求項１４】
前記活性層、第１透明電極、およびエッチングストップ層を形成するステップの後に、
前記活性層、第１透明電極、および前記エッチングストップ層の上にゲート絶縁層を形成するステップと、
前記ゲート絶縁層の上にゲート電極薄膜を形成するステップと、
一回のパターニング工程によって前記ゲート電極薄膜を処理して、前記活性層の上方にゲート電極を形成するステップと、
をさらに含むことを特徴とする請求項８〜１３のいずれか１項に記載のアレイ基板の製作方法。
【請求項１５】
前記ゲート電極を形成するステップの後に、
前記ゲート絶縁層および前記ゲート電極の上に保護層を形成するステップと、
一回のパターニング工程によって、前記活性層のドーピング領域の上方にビアホールを形成するステップと、
をさらに含むことを特徴とする請求項１４に記載のアレイ基板の製作方法。
【請求項１６】
前記ビアホールを形成するステップの後に、
前記保護層および前記ビアホールの上に透明導電薄膜および金属薄膜を形成するステップと、
一回のパターニング工程によって、前記透明導電薄膜および金属薄膜を処理して、ソース電極、ドレイン電極、および第２透明電極を形成するステップと、
をさらに含むことを特徴とする請求項１５に記載のアレイ基板の製作方法。
【請求項１７】
一回のパターニング工程によって、前記透明導電薄膜および金属薄膜を処理して、ソース電極、ドレイン電極、および第２透明電極を形成するステップが、
前記金属薄膜の上に第２フォトレジストを形成するステップと、
前記第２フォトレジストに対して一部露光を実施して、現像後に、前記ソース電極および前記ドレイン電極を形成する領域に対応する第２フォトレジスト完全保留領域、前記第２透明電極を形成する領域に対応する第２フォトレジスト一部保留領域、および第２フォトレジスト完全除去領域を形成するステップと、
前記第２フォトレジスト完全除去領域に対応する金属薄膜および透明導電薄膜をエッチングするステップと、
前記第２フォトレジスト一部保留領域の第２フォトレジストを除去するステップと、
前記第２フォトレジスト一部保留領域に対応する金属薄膜をエッチングして、前記第２透明電極を形成するステップと、
第２フォトレジスト完全保留領域のフォトレジストを除去して、ソース電極およびドレイン電極を形成するステップと、
を含み、
前記ソース電極および前記ドレイン電極は、前記第２透明電極と同じ材料である透明導電薄膜によって前記活性層のドーピング領域に接続されることを特徴とする請求項１６に記載のアレイ基板の製作方法。
【請求項１８】
第２透明電極の厚みが３０ｎｍ〜５０ｎｍの範囲内にあることを特徴とする請求項１６または１７に記載のアレイ基板の製作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ基板およびその製作方法、当該アレイ基板を備える表示装置に関する。
【背景技術】
【０００２】
表示技術の発達につれて、表示装置に対するユーザーの需要が益々増え、ＴＦＴ−ＬＣＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ−Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ、薄膜電界効果トランジスター液晶ディスプレー装置）が携帯電話、液晶ディスプレー、スレートＰＣなどの製品に幅広く適用されている。また、表示装置の応用が拡がるにつれて、表示装置のカラー品質、コントラスト、可視角度、応答速度、エネルギーの低消費に対する要求も益々高まっている。そのため、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、有機発光ダイオード）ディスプレーが、だんだん人々に知られている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従来の技術において、通常、６〜８回のフォトリソグラフィ工程を行うことでアレイ基板の製作が完成できるため、研究開発や大規模量産に時間が多く掛かり、製作コストが高い。
【課題を解決するための手段】
【０００４】
本発明は、アレイ基板の制作に必要であるフォトリソグラフィ工程の回数を減少して、研究開発や大規模の量産に掛かる時間を短縮し、製作コストを下げることができるアレイ基板およびその製作方法、当該アレイ基板を備える表示装置を提供する。
【０００５】
上記目的に達するために、本発明は、
ベース基板と、
前記ベース基板の上に設けられる活性層および第１透明電極と、
前記活性層の上に設けられ、前記活性層の一部を保護するエッチングストップ層と、
を備え、
前記活性層、第１透明電極、および前記エッチングストップ層は、一回のパターニング工程および一回のドーピング工程によって形成され、前記活性層と第１透明電極とは、それぞれの基材が同じであり、同一の層に位置している。
【０００６】
前記アレイ基板は、ソース電極とドレイン電極をさらに備え、前記ソース電極と前記ドレイン電極が、ドーピングによって前記活性層中に形成されたドーピング領域の上方に位置し、前記ソース電極および前記ドレイン電極と、前記ドーピング領域との間には透明導電材料が設けられ、前記ソース電極および前記ドレイン電極は、前記透明導電材料によって前記ドーピング領域に接続される。
【０００７】
前記アレイ基板は、
前記活性層、前記エッチングストップ層、および第１透明電極の上に設けられるゲート絶縁層と、
前記ゲート絶縁層の上に設けられ、且つ、前記活性層の上方に位置するゲート電極と、
前記ゲート電極および前記ゲート絶縁層の上に設けられる保護層と、
前記活性層の上方に設けられるビアホールと、
をさらに備え、
前記ソース電極および前記ドレイン電極は、前記ビアホールを介して前記活性層のドーピング領域に電気的に接続されている。
【０００８】
前記アレイ基板は、第２透明電極をさらに備える。第２透明電極は、スリット状の電極であり、前記保護層の上に設けられ、前記透明導電材料と同じ材料からなる。
【０００９】
前記第２透明電極の厚みは、３０ｎｍ〜５０ｎｍの範囲内にある。
【００１０】
前記活性層および前記第１透明電極の厚みは３０ｎｍ〜５０ｎｍの範囲内にあり、前記エッチングストップ層の厚みは１００ｎｍ〜２００ｎｍの範囲内にある。
【００１１】
前記アレイ基板は、前記ベース基板と前記活性層との間に設けられるバッファ層をさらに備える。
【００１２】
また、本発明は、前記いずれか一つのアレイ基板を備える表示装置を提供する。
【００１３】
また、本発明は、
ベース基板の上に酸化物半導体薄膜および絶縁薄膜を形成するステップと、
一回のパターニング工程および一回のドーピング工程によって、前記酸化物半導体薄膜および絶縁薄膜を処理して、活性層と、第１透明電極と、活性層の上に位置してドーピング領域の間の領域を保護するエッチングストップ層とを形成するステップと、
を含むアレイ基板の製作方法を提供する。
【００１４】
前記活性層および前記第１透明電極を形成する基材は、同じである。
【００１５】
一回のパターニング工程および一回のドーピング工程によって、前記酸化物半導体薄膜および絶縁薄膜を処理して、活性層と、第１透明電極と、活性層の上に位置して活性層におけるドーピング領域の間の領域を保護するエッチングストップ層とを形成するステップは、
絶縁薄膜の上に第１フォトレジストを形成するステップと、
第１フォトレジストに対して一部露光を実施して、現像後に、エッチングストップ層に対応する第１フォトレジスト完全保留領域、前記活性層のドーピング領域および前記第１透明電極に対応する第１フォトレジスト一部保留領域、および第１フォトレジスト完全除去領域を形成するステップと、
第１フォトレジスト完全除去領域に対応する絶縁薄膜および酸化物半導体薄膜をエッチングするステップと、
第１フォトレジスト一部保留領域の第１フォトレジストを除去するステップと、
第１フォトレジスト一部保留領域に対応する絶縁薄膜をエッチングし、フォトレジスト完全保留領域のフォトレジストを除去して、エッチングストップ層を形成するステップと、
ドーピング工程によって、第１フォトレジスト一部保留領域に対応する酸化物半導体薄膜を前記活性層のドーピング領域および第１透明電極のそれぞれに変換するステップと、
を含む。
【００１６】
前記ドーピング工程は、Ｈ、Ａｌ、Ｓｎ、或はＴｉのイオンで前記酸化物半導体薄膜を処理する。
【００１７】
前記活性層および前記第１透明電極の厚みは３０ｎｍ〜５０ｎｍの範囲内にあり、前記エッチングストップ層の厚みは１００ｎｍ〜２００ｎｍの範囲内にある。
【００１８】
ベース基板の上に酸化物半導体薄膜および絶縁薄膜を形成するステップの前に、前記方法は、前記ベース基板の上にバッファ層を形成するステップをさらに含む。
【００１９】
活性層、第１透明電極、および活性層の上に位置して活性層におけるドーピング領域の間の領域を保護するエッチングストップ層を形成する前記ステップの後に、前記方法は、
活性層、エッチングストップ層、および第１透明電極の上にゲート絶縁層を形成するステップと、
前記ゲート絶縁層の上にゲート電極薄膜を形成するステップと、
一回のパターニング工程によって前記ゲート電極薄膜を処理して、前記活性層の上方にゲート電極を形成するステップと、
をさらに含む。
【００２０】
前記ゲート電極を形成するステップの後に、前記方法は、
前記ゲート電極および前記ゲート絶縁層の上に保護層を形成するステップと、
一回のパターニング工程によって、前記活性層のドーピング領域の上方にビアホールを形成するステップと、
をさらに含む。
【００２１】
前記ビアホールを形成するステップの後に、前記方法は、
前記保護層の上に透明導電薄膜および金属薄膜を形成するステップと、
一回のパターニング工程によって、前記透明導電薄膜および金属薄膜を処理して、ソース電極、ドレイン電極、および第２透明電極を形成するステップと、
をさらに含む。
【００２２】
一回のパターニング工程によって、前記透明導電薄膜および金属薄膜を処理して、ソース電極、ドレイン電極、および第２透明電極を形成するステップは、
前記金属薄膜の上に第２フォトレジストを形成するステップと、
前記第２フォトレジストに対して一部露光を実施して、現像後に、前記ソース電極およびドレイン電極を形成する領域に対応する第２フォトレジスト完全保留領域、第２透明電極を形成する領域に対応する第２フォトレジスト一部保留領域、および第２フォトレジスト完全除去領域を形成するステップと、
前記第２フォトレジスト完全除去領域に対応する金属薄膜および透明導電薄膜をエッチングするステップと、
前記第２フォトレジスト一部保留領域の第２フォトレジストを除去するステップと、
前記第２フォトレジスト一部保留領域の下の金属薄膜をエッチングして、前記第２透明電極を形成するステップと、
第２フォトレジスト完全保留領域のフォトレジストを除去して、ソース電極およびドレイン電極を形成するステップと、
を含み、
前記ソース電極および前記ドレイン電極は、透明導電薄膜によって前記活性層のドーピング領域に接続され、前記透明導電薄膜の材料は第２透明電極の材料と同じである。
【００２３】
第２透明電極の厚みは、３０ｎｍ〜５０ｎｍの範囲内にある。
【００２４】
本発明は、アレイ基板およびその製作方法、当該アレイ基板を備える表示装置を提供する。前記アレイ基板は、ベース基板と、ベース基板の上に設けられる活性層および第１透明電極と、活性層中に設けられるドーピング領域と、活性層の上に設けられ、ドーピング領域の間の活性層領域を保護するエッチングストップ層と、前記活性層の上方に設けられるソース電極およびドレイン電極と、を備え、前記活性層と、前記ソース電極および前記ドレイン電極との間に透明導電材料が設けられ、前記ソース電極および前記ドレイン電極は前記透明導電材料によって前記活性層のドーピング領域に接続され、一回のパターニング工程および一回のドーピング工程によって、活性層、第１透明電極、およびエッチングストップ層を形成し、活性層のドーピング領域の材料は第１透明電極の材料と同じである。当該技術案において、活性層、第１透明電極、およびエッチングストップ層が一回のパターニング工程および一回のドーピング工程によって形成されるため、従来の技術に比べて、アレイ基板の制作に必要であるパターニング工程の回数を減少して、研究開発や大規模の量産に掛かる時間を短縮し、製作コストを下げる。
【００２５】
本発明の実施例の技術案をより明確に説明するために、以下、実施例に係る図面を簡単に紹介する。明らかに、以下で説明する図面は、ただ本発明の部分的実施例に過ぎなく、本発明に対する限定ではない。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施例に係るアレイ基板の構造概略図である。
【図２】本発明の実施例に係るステップＳ１０１後のアレイ基板の構造概略図である。
【図３】本発明の実施例に係るステップＳ２０２後のアレイ基板の構造概略図である。
【図４】本発明の実施例に係るステップＳ２０４後のアレイ基板の構造概略図である。
【図５】本発明の実施例に係るステップＳ２０５後のアレイ基板の構造概略図である。
【図６】本発明の実施例に係るステップＳ２０７後のアレイ基板の構造概略図である。
【図７】本発明の実施例に係るステップＳ１０３後のアレイ基板の構造概略図である。
【図８】本発明の実施例に係るステップＳ１０５後のアレイ基板の構造概略図である。
【図９】本発明の実施例に係るステップＳ１０６後のアレイ基板の構造概略図である。
【図１０】本発明の実施例に係るステップＳ１０７後のアレイ基板の構造概略図である。
【図１１】本発明の実施例に係るステップＳ３０２後のアレイ基板の構造概略図である。
【図１２】本発明の実施例に係るステップＳ３０３後のアレイ基板の構造概略図である。
【図１３】本発明の実施例に係るステップＳ３０５後のアレイ基板の構造概略図である。
【発明を実施するための形態】
【００２７】
本発明の実施例の目的、技術案、およびメリットをより明確に説明するために、以下、図面を参照しながら、本発明の技術案を明確且つ完全に説明する。明らかに、説明される実施例は本発明の部分的実施例であり、全ての実施例ではない。説明される実施例に基づいてこの分野の従業者が創造的な労働なく得られる全てのほかの実施例も本発明の保護範囲内に入るべきである。
なお、この明細書での「上」、「下」は、ただ係わる素子の位置関係を説明し、図面を参照しながら本発明の実施例を便利に説明するためのものであり、本発明の保護範囲を限定するものではない。
【００２８】
本発明は、
ベース基板と、
前記ベース基板の上に設けられる活性層および第１透明電極と、
前記活性層に設けられるドーピング領域と、
前記活性層の上に設けられ、前記活性層の一部を保護するエッチングストップ層と、
前記活性層の上方に設けられるソース電極およびドレイン電極と、
を備え、
前記活性層と、前記ソース電極および前記ドレイン電極との間に透明導電材料が設けられ、前記ソース電極およびドレイン電極は前記透明導電材料によって前記活性層のドーピング領域に接続し、
一回のパターニング工程および一回のドーピング工程によって、前記活性層、第１透明電極、および前記エッチングストップ層を形成し、前記活性層のドーピング領域の材料が前記第１透明電極の材料と同じであるアレイ基板を提供する。
【００２９】
図１に示すように、本発明は、
ベース基板１００と、
前記ベース基板１００の上に設けられるバッファ層１０１と、
前記バッファ層１０１の上に設けられる活性層１０２および第１透明電極１０３と、
活性層１０２中に位置するドーピング領域と、
活性層１０２の上に位置して、活性層の一部を保護するエッチングストップ層１０８と、
前記活性層１０２の上に設けられるソース電極１１６およびドレイン電極１１７と、
前記活性層１０２、エッチングストップ層１０８、および第１透明電極１０３の上に設けられるゲート絶縁層１０９と、
前記ゲート絶縁層１０９の上に設けられ、且つ、前記活性層１０２の上方に位置するゲート電極１１０と、
前記ゲート電極１１０および前記ゲート絶縁層１０９の上に設けられる保護層１１１と、
前記活性層１０２の上方に設けられるビアホール１１２と、
前記保護層１１１の上に設けられる第２透明電極１１８と、
を備え、
前記活性層１０２と、前記ソース電極１１６および前記ドレイン電極１１７との間に透明導電材料が設けられ、前記ソース電極１１６および前記ドレイン電極１１７が、前記透明導電材料によって前記活性層１０２のドーピング領域に電気的に接続され、
前記ソース電極１１６および前記ドレイン電極１１７が、ビアホール１１２を介して前記活性層１０２のドーピング領域に電気的に接続され、
前記第２透明電極１１８がスリット状の電極であり、第２透明電極１１８の材料が、前記ソース電極１１６および前記ドレイン電極１１７と前記活性層１０２との間の透明導電材料と同じであるアレイ基板を提供する。
【００３０】
本実施例において、第１透明電極が共通電極であり、第２透明電極が画素電極である場合を例として説明する。
【００３１】
ベース基板中の不純物が活性層を影響することを防止するために、需要に応じてベース基板の上にバッファ層を形成してもよい。本実施例においては、ベース基板の上にバッファ層を形成している。
【００３２】
さらに、前記第２透明電極の厚みは、３０ｎｍ〜５０ｎｍの範囲内にある。
【００３３】
さらに、前記活性層および前記第１透明電極の厚みは３０ｎｍ〜５０ｎｍの範囲内にあり、前記エッチングストップ層の厚みは１００ｎｍ〜２００ｎｍの範囲内にある。
【００３４】
本発明の実施例は、ベース基板と、ベース基板の上に設けられる活性層および第１透明電極と、活性層中に設けられるドーピング領域と、活性層の上に設けられ、ドーピング領域の間の活性層領域を保護するエッチングストップ層と、前記活性層の上に設けられるソース電極およびドレイン電極と、を備え、前記活性層と、前記ソース電極および前記ドレイン電極との間に透明導電材料が設けられ、前記ソース電極および前記ドレイン電極は前記透明導電材料によって前記活性層のドーピング領域に接続され、一回のパターニング工程および一回のドーピング工程によって、活性層、第１透明電極、およびエッチングストップ層を形成し、活性層のドーピング領域の材料は、第１透明電極の材料と同じであるアレイ基板を提供する。当該技術案において、一回のパターニング工程および一回のドーピング工程によって、活性層、第１透明電極、およびエッチングストップ層を形成するため、従来の技術に比べて、アレイ基板の制作に必要であるパターニング工程の回数を減少して、研究開発や大規模の量産に掛かる時間を短縮し、製作コストを下げる。
【００３５】
本発明の実施例は、
ベース基板の上に酸化物半導体薄膜および絶縁薄膜を形成するステップと、
一回のパターニング工程および一回のドーピング工程によって、前記酸化物半導体薄膜および絶縁薄膜を処理して、活性層と、第１透明電極と、活性層の上に位置して活性層領域を保護するエッチングストップ層とを形成するステップと、
を含み、
前記活性層および第１透明電極を形成する材料は同じであるアレイ基板の製作方法を提供する。
【００３６】
一回のパターニング工程および一回のドーピング工程によって、前記酸化物半導体薄膜および絶縁薄膜を処理して、活性層、第１透明電極、およびエッチングストップ層を形成する前記ステップは、
前記絶縁薄膜の上に第１フォトレジストを形成するステップと、
第１フォトレジストに対して一部露光を実施して、現像後に、前記活性層上の保護すべき領域に対応する第１フォトレジスト完全保留領域、前記活性層においてドーピング領域を形成すべき領域および前記第１透明電極に対応する第１フォトレジスト一部保留領域、および第１フォトレジスト完全除去領域を形成するステップと、
前記第１フォトレジスト完全除去領域に対応する絶縁薄膜および酸化物半導体薄膜をエッチングするステップと、
前記第１フォトレジスト一部保留領域のフォトレジストを除去するステップと、
前記第１フォトレジスト一部保留領域に対応する絶縁薄膜をエッチングし、フォトレジスト完全保留領域のフォトレジストを除去して、前記エッチングストップ層を形成するステップと、
ドーピング工程によって、前記第１フォトレジスト一部保留領域に対応する酸化物半導体薄膜をそれぞれに前記活性層のドーピング領域および第１透明電極に変えるステップと、
を含む。
【００３７】
本発明の実施例で提供するアレイ基板の製作方法は、以下のようなステップを含む。
ステップＳ１０１：ベース基板の上にバッファ層を蒸着する。
図２に示すように、予めクリーニングされたベース基板１００の上にバッファ層１０１を形成して、ベース基板１００中に含められる不純物が活性層に入り、ＴＦＴ素子の閾値電圧およびドレイン電流などの特性を影響することを防止する。バッファ層１０１は、ＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、プラズマ増強化学気相蒸着）、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、低圧化学気相蒸着）、ＡＰＣＶＤ（Ａｔｍｏｓｐｈｅｒｉｃ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、大気圧化学気相蒸着）、ＥＣＲ−ＣＶＤ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ−Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、電子サイクロトロン共鳴化学気相蒸着）、或はスパッタリングなどの方法によって形成されてもよい。
【００３８】
なお、バッファ層１０１の材料は、酸化シリコンおよび/または窒化シリコンであってもよい。つまり、バッファ層１０１は、単層の酸化シリコン、単層の窒化シリコン、あるいは両方の積層でもよい。
【００３９】
さらに、バッファ層１０１の厚みは、１００ｎｍ〜３００ｎｍの範囲内にある。
【００４０】
なお、従来のアルカリガラスは、Ａｌ、Ｂａ、Ｎａなどの金属不純物の含有量が高いため、高温処理工程において金属不純物の拡散が発生しやすい。このため、無アルカリガラス基板をベース基板１０１とする。
【００４１】
なお、ガラスベース基板中の不純物が活性層を影響することを防止するために、需要に応じてベース基板の上にバッファ層を形成してもよい。本実施例においては、ベース基板の上にバッファ層を形成している。
【００４２】
ステップＳ１０２：バッファ層の上に活性層、第１透明電極、およびエッチングストップ層を形成する。
前記活性層および前記第１透明電極の基材は同じである。基材とは、ドーピングによって活性層および第１透明電極を形成する材料である。
【００４３】
例として、バッファ層の上に活性層、第１透明電極、およびエッチングストップ層を形成するステップＳ１０２は、ステップＳ２０１〜ステップＳ２０８を含む。
【００４４】
ステップＳ２０１：バッファ層の上に酸化物半導体薄膜を形成する。前記酸化物半導体薄膜は、前記活性層および前記第１透明電極の基材を構成し、ＩＧＺＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ、インジウム・ガリウム・ジンク酸化物）、Ｉｎ２Ｏ３（酸化インジウム）、ＺｎＯ（酸化亜鉛）、或はＩＴＺＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｚｉｎｃ  Ｏｘｉｄｅ、インジウム・スズ・ジンク酸化物）等であってもよい。
【００４５】
ステップＳ２０２：酸化物半導体薄膜の上に絶縁薄膜を形成する。
図３に示すように、バッファ層１０１に酸化物半導体薄膜および絶縁薄膜を蒸着し、その蒸着方法は、ＰＥＣＶＤ、ＬＰＣＶＤ、ＡＰＣＶＤ、ＥＣＲ−ＣＶＤ、或はスパッタリングなどの方法であってもよく、本発明の実施例では限定しない。
【００４６】
前記酸化物半導体薄膜の厚みは３０ｎｍ〜５０ｎｍの範囲内にあり、前記絶縁層薄膜の厚みは１００ｎｍ〜２００ｎｍの範囲内にある。
【００４７】
ステップＳ２０３：前記絶縁薄膜の上に第１フォトレジストを形成する。
【００４８】
ステップＳ２０４：第１フォトレジストに対して一部露光を実施して、現像後に、エッチングストップ層に対応する第１フォトレジスト完全保留領域、活性層のドーピング領域および前記第１透明電極に対応する第１フォトレジスト一部保留領域、および第１フォトレジスト完全除去領域を形成する。
【００４９】
図４に示すように、絶縁薄膜の上に形成された第１フォトレジストに対して一部露光を実施して、現像後に、第１フォトレジスト完全保留領域１０５、第１フォトレジスト一部保留領域１０６、および第１フォトレジスト完全除去領域１０７を形成する。
【００５０】
ステップＳ２０５：前記第１フォトレジスト完全除去領域に対応する絶縁薄膜および酸化物半導体薄膜をエッチングする。
例えば、一回のドライエッチングによって前記第１フォトレジスト完全除去領域に対応する絶縁薄膜をエッチングし、一回のウェットエッチングによって前記第１フォトレジスト完全除去領域に対応する酸化物半導体薄膜をエッチングする。このようにして、図５に示すような構造が形成される。
【００５１】
ステップＳ２０６：前記第１フォトレジスト一部保留領域の第１フォトレジストを除去する。
例えば、アッシング工程によって、前記第１フォトレジスト一部保留領域の第１フォトレジストを除去する同時に、前記第１フォトレジスト完全保留領域の第１フォトレジストの厚みを減少させる。
【００５２】
ステップＳ２０７：前記第１フォトレジスト一部保留領域に対応する絶縁薄膜をエッチングし、フォトレジスト完全保留領域のフォトレジストを除去して、エッチングストップ層を形成する。
図６に示すように、一回のドライエッチングによって、前記第１フォトレジスト一部保留領域に対応する絶縁薄膜をエッチングし、フォトレジスト完全保留領域のフォトレジストを除去して、エッチングストップ層を形成する。
【００５３】
ステップＳ２０８：ドーピング工程によって、前記第１フォトレジスト一部保留領域に対応する酸化物半導体薄膜を前記活性層のドーピング領域および第１透明電極のそれぞれに変換する。
例えば、Ｈ、Ａｌ、Ｓｎ、或はＴｉのイオンで酸化物半導体薄膜を処理して、ドーピング工程を行う。
【００５４】
また、別の実施例として、ステップＳ２０８は、ステップＳ２０７と同時に実施できる。つまり、エッチングストップ層を形成する同時に、ドライエッチング方法におけるプラズマによって前記第１フォトレジスト一部保留領域に対応する酸化物半導体薄膜に対してドーピング処理を行い、前記第１フォトレジスト一部保留領域に対応する酸化物半導体薄膜をそれぞれに前記活性層のドーピング領域および第１透明電極に変える。
【００５５】
或は、ステップＳ２０８がステップＳ２０７の後に実施されでもよい。この場合、単独なＨプラズマによって、前記第１フォトレジスト一部保留領域に対応する酸化物半導体薄膜をそれぞれに前記活性層のドーピング領域および第１透明電極に変える。あるいは、イオン注入によって、Ａｌ、Ｓｎ，Ｔｉなどのイオンで、前記第１フォトレジスト一部保留領域に対応する酸化物半導体薄膜をそれぞれに前記活性層のドーピング領域および第１透明電極に変える。
ドーピング工程によって活性層の一部の領域を処理するのは、ソース電極およびドレイン電極を形成する時、当該領域をソース電極およびドレイン電極に効果よく接触させ、接触抵抗を減少させるようにするためである。
【００５６】
ステップＳ１０３：バッファ層１０１、活性層１０２、第１透明電極１０３、およびエッチングストップ層１０８の上にゲート絶縁層を形成する。
図７に示すように、ＰＥＣＶＤ、ＬＰＣＶＤ、ＡＰＣＶＤ、ＥＣＲ−ＣＶＤ、或はスパッタリングなどの方法によって、バッファ層１０１、活性層１０２、第１透明電極１０３、およびエッチングストップ層１０８の上にゲート絶縁層１０９を形成する。
【００５７】
ゲート絶縁層１０９の厚みは、アレイ基板の具体的なデザインに応じて変更できる。例えば、ゲート絶縁層１０９の厚みは、５０ｎｍ〜２００ｎｍの範囲内にある。ゲート絶縁層１０９の材料は、酸化シリコンおよび/または窒化シリコンでもよい。つまり、ゲート絶縁層１０９は、単層の酸化シリコン、単層の窒化シリコン、あるいは両方の積層であってもよい。
【００５８】
ステップＳ１０４：前記ゲート絶縁層の上にゲート電極薄膜を形成する。
例えば、ＰＥＣＶＤ、ＬＰＣＶＤ、ＡＰＣＶＤ、ＥＣＲ−ＣＶＤ、或はスパッタリングなどの方法によって、前記ゲート絶縁層の上にゲート電極薄膜を形成する。ゲート電極薄膜の厚みは、２００ｎｍ〜３００ｎｍの範囲内にある。
【００５９】
ステップＳ１０５：前記活性層の上方にゲート電極を形成するように、一回のパターニング工程によって前記ゲート電極薄膜を処理する。
図８に示すように、一回のパターニング工程によって前記ゲート電極薄膜を処理した後に、活性層１０２に対応する上方にゲート電極１１０を形成する。パターニング工程は、フォトレジストコーティング、露光、現像、エッチング、フォトレジストの除去などのステップを含む。エッチングとして、プラズマエッチング、反応イオンエッチング、誘導結合プラズマエッチングなどのドライエッチングを採用し、エッチングガスとして、フッ素、塩素を含有するガス、例えば、ＣＦ４、ＣＨＦ３、ＳＦ６、ＣＣｌ２Ｆ２のガス、或いは、上記ガスとＯ２の混合ガスでもよい。
【００６０】
ステップＳ１０６：ゲート電極１１０およびゲート絶縁層１０９の上に保護層を形成する。
ＰＥＣＶＤ、ＬＰＣＶＤ、ＡＰＣＶＤ、ＥＣＲ−ＣＶＤ、或はスパッタリングなどの方法によって、ゲート電極１１０およびゲート絶縁層１０９の上に保護層１１１を形成して、図９に示す構造を形成する。
【００６１】
保護層１１１の厚みは、アレイ基板の具体的なデザインに応じて変更できる。例えば、アレイ基板１１１の厚みは、２００ｎｍ〜４００ｎｍの範囲内にある。
【００６２】
ステップＳ１０７：一回のパターニング工程によって、前記活性層の上方にビアホールを形成する。
図１０に示すように、保護層１１１を形成した後、ゲート絶縁層１０９および保護層１１１内（つまり、活性層に対応するドーピング領域の上方）にビアホール１１２を形成する。ビアホールを形成する方法として、プラズマエッチング、反応イオンエッチング、誘導結合プラズマエッチングなどのドライエッチングを採用し、エッチングガスとして、フッ素、塩素を含有するガス、例えば、ＣＦ４、ＣＨＦ３、ＳＦ６、ＣＣｌ２Ｆ２のガス、或いは、フッ素、塩素を含有するガスとＯ２の混合ガスでもよい。
【００６３】
ステップＳ１０８：保護層１１１の上に透明導電薄膜１３０を形成する。
例えば、ＰＥＣＶＤ、ＬＰＣＶＤ、ＡＰＣＶＤ、ＥＣＲ−ＣＶＤ、或はスパッタリングなどの方法によって、保護層１１１の上に透明導電薄膜１３０を形成する。透明導電薄膜１３０の厚みは、３０ｎｍ〜５０ｎｍの範囲内にある。
【００６４】
ステップＳ１０９：透明導電薄膜の上に金属薄膜１３１を形成する。
例えば、ＰＥＣＶＤ、ＬＰＣＶＤ、ＡＰＣＶＤ、ＥＣＲ−ＣＶＤ、或はスパッタリングなどの方法によって、透明導電薄膜１３０の上に金属薄膜１３１を形成する。金属薄膜１３１の厚みは、２００ｎｍ〜３００ｎｍの範囲内にある。
【００６５】
ステップＳ１１０：一回のパターニング工程によって、透明導電薄膜１３０および金属薄膜１３１を処理して、ソース電極１１６、ドレイン電極１１７、および第２透明電極１１８を形成する。
【００６６】
例として、ソース電極１１６、ドレイン電極１１７、および第２透明電極１１８を形成するステップは、ステップＳ３０１〜ステップ３０５を含む。
【００６７】
ステップＳ３０１：金属薄膜の上に第２フォトレジストを形成する。
【００６８】
ステップＳ３０２：前記第２フォトレジストに対して一部露光を実施して、現像後に、前記ソース電極１１６およびドレイン電極１１７を形成すべき領域に対応する第２フォトレジスト完全保留領域、第２透明電極１１８を形成すべき領域に対応する第２フォトレジスト一部保留領域、および第２フォトレジスト完全除去領域を形成する。
図１１に示すように、金属薄膜１３１の上に形成された第２フォトレジストに対して一部露光を実施して、現像後に、第２フォトレジスト完全保留領域１１３、第２フォトレジスト一部保留領域１１４、および第２フォトレジスト完全除去領域１１５を形成する。
【００６９】
ステップＳ３０３：第２フォトレジスト完全除去領域１１５に対応する金属薄膜および透明導電薄膜をエッチングする。
例えば、図１２に示すように、一回のウェットエッチングによって、第２フォトレジスト完全除去領域１１５に対応する金属薄膜１３１および透明導電薄膜１３０をエッチングして、ソース電極１１６およびドレイン電極１１７を形成する。
【００７０】
ステップＳ３０４：前記第２フォトレジスト一部保留領域１１４の第２フォトレジストを除去する。
例えば、アッシング工程によって、前記第２フォトレジスト一部保留領域１１４の第２フォトレジストを除去する同時に、前記第２フォトレジスト完全保留領域１１３の第２フォトレジストを薄くする。
【００７１】
ステップＳ３０５：前記第２フォトレジスト一部保留領域１１４に対応する金属薄膜１３１をエッチングして、前記第２透明電極１１８を形成する。
図１３に示すように、一回のウェットエッチングによって、前記第２フォトレジスト一部保留領域に対応する金属薄膜をエッチングして、第２透明電極１１８を形成する。
【００７２】
ステップＳ３０６：第２フォトレジスト完全保留領域のフォトレジストを除去して、ソース電極およびドレイン電極を形成する。前記ソース電極１１６およびドレイン電極１１７は、前記第２透明電極１１８と同じ材料である透明導電薄膜によって前記活性層のドーピング領域に接続される。
【００７３】
さらに、前記活性層１０２および前記第１透明電極１厚みは、３０ｎｍ〜５０ｎｍの範囲内にあり、前記エッチングストッ厚みは、１００ｎｍ〜２００ｎｍの範囲内にある。
さらに、前記第２透明電極１１８の厚みは、３０ｎｍ〜５０ｎｍの範囲内にある。
【００７４】
本発明の実施例で提供するアレイ基板の製作方法は、ベース基板の上に酸化物半導体薄膜および絶縁薄膜を形成するステップと、一回のパターニング工程および一回のドーピング工程によって前記酸化物半導体薄膜および絶縁薄膜を処理して、活性層と、第１透明電極と、活性層の上に形成され、ソース電極とドレイン電極との間の活性層領域を保護するエッチングストップ層とを形成するステップと、を含む。当該技術案において、一回のパターニング工程および一回のドーピング工程によって、活性層、第１透明電極、およびエッチングストップ層を形成するため、従来の技術に比べて、アレイ基板の制作に必要であるパターニング工程の回数を減少して、研究開発や大規模の量産に掛かる時間を短縮し、製作コストを下げる。
【００７５】
また、本発明の実施例は、上記実施例に記載のアレイ基板を備える表示装置を提供する。当該表示装置は、お互いに平行に設けられるカラーフィルター基板と、上記実施例で提供されるアレイ基板と、カラーフィルター基板とアレイ基板との間に充填される液晶とを備える液晶表示装置であってもよい。また、当該表示装置は、上記実施例で提供されるアレイ基板と、当該アレイ基板の上に蒸着された有機発光材料と、シーリングプレートとを備えるＯＬＥＤ表示装置であってもよい。
【００７６】
本発明の実施例で提供する液状表示装置は、液晶ディスプレー、液晶テレビ、ディジタルフォトフレーム、携帯電話、スレートＰＣなどの表示機能を有する製品または部品であり、本発明はこれに対して限定しない。
【００７７】
以上は、ただ本発明の実施例に過ぎず、本発明の保護範囲を限定するものではない。本発明の保護範囲は、特許請求の範囲によって決められる。
【図１】
2016520205.tif 000003
【図２】
2016520205.tif 000004
【図３】
2016520205.tif 000005
【図４】
2016520205.tif 000006
【図５】
2016520205.tif 000007
【図６】
2016520205.tif 000008
【図７】
2016520205.tif 000009
【図８】
2016520205.tif 000010
【図９】
2016520205.tif 000011
【図１０】
2016520205.tif 000012
【図１１】
2016520205.tif 000013
【図１２】
2016520205.tif 000014
【図１３】
2016520205.tif 000015
【国際調査報告】
2016520205.tif 000016
2016520205.tif 000017
2016520205.tif 000018
2016520205.tif 000019
2016520205.tif 000020
2016520205.tif 000021