(57)【要約】負荷の抵抗を検知するための技術。一観点において、検知抵抗は、負荷と直列に設けられる。検知抵抗の各端子は、スイッチを介して交互にセンスアンプに結合される。前記検知抵抗の第２の入力は、負荷の端子に結合される。これらの電圧降下は、たとえばデジタルプロセッサを用いて負荷の抵抗を算出するために使用され得、またデジタル化され得る。
2016507948.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子と第２の端子とを有する検知抵抗と、
前記第１の端子に結合される第１のスイッチと、
前記第２の端子に結合される第２のスイッチと
を具備し、
ここにおいて、前記第１と第２のスイッチは、前記第１と第２の端子のいずれか１つをセンスアンプに交互に結合するように構成される装置。
【請求項２】
第１の端子と第２の端子を有する負荷と、前記負荷の前記第２の端子は、前記検知抵抗の前記第１の端子に結合され、
前記負荷の前記第１の端子を前記センスアンプに結合させるように構成される第３のスイッチと、
をさらに具備する請求項１に記載の装置。
【請求項３】
前記検知抵抗の前記第１の端子を前記第１のスイッチに結合する第１のローパスフィルタと、
前記検知抵抗の前記第２の端子を前記第２のスイッチに結合する第２のローパスフィルタと、
前記負荷の前記第１の端子を前記ダミースイッチに結合する第３のローパスフィルタと、
を更に具備する請求項２に記載の装置。
【請求項４】
前記第１と第２のスイッチを前記センスアンプの前記第１の端子に結合する第１の減衰素子と、
前記第３のスイッチを前記センスアンプの前記第２の端子に結合する第２の減衰素子と、
を更に具備する請求項２に記載の装置。
【請求項５】
前記センスアンプの前記出力に結合されるアナログ−デジタルコンバータ（ＡＤＣ）を更に具備する、請求項２に記載の装置。
【請求項６】
前記ＡＤＣの前記出力に基づいて前記負荷の抵抗をデジタル処理で算出するよう構成されたプロセッサを更に具備する請求項５に記載の装置。
【請求項７】
前記プロセッサは、
前記検知抵抗の前記第１の端子が前記センスアンプに結合される時に対応する前記ＡＤＣの第１の出力を格納し、
前記検知抵抗の前記第２の端子が前記センスアンプに結合される時に対応する前記ＡＤＣの第２の出力を格納し、
前記検知抵抗の格納された抵抗を、前記第２のＡＤＣの出力対前記第１のＡＤＣの出力の前記比と１との間の前記差で割ることにより前記負荷の前記抵抗を算出するように構成される、請求項６に記載の装置。
【請求項８】
前記第３のスイッチの前記サイズは、前記第１のスイッチの前記サイズと前記第２のスイッチの前記サイズに等しい、請求項２に記載の装置。
【請求項９】
前記負荷と前記検知抵抗とを駆動するよう構成されるアンプと、ここにおいて前記アンプは、正常なオペレーションフェーズ中にオーディオ入力信号を加えたパイロット信号を増幅する、を更に具備する請求項２に記載の装置。
【請求項１０】
前記パイロット信号は、低周波数の交流電流（ＡＣ）電圧である、請求項９に記載の装置。
【請求項１１】
検知抵抗の第１の端子を選択的にセンスアンプに結合させる手段と、
前記検知抵抗の第２の端子を選択的に前記センスアンプに結合させる手段と、を具備し、
ここにおいて、前記手段は、前記第１と第２の端子のうちのいずれか１つを前記センスアンプに交互に結合するように構成される、装置。
【請求項１２】
第１の端子と第２の端子を有する負荷の第１の端子を前記センスアンプの第２の端子に結合させる手段、を更に具備し、
前記負荷の前記第２の端子は、前記検知抵抗の前記第１の端子に結合される、請求項１１に記載の装置。
【請求項１３】
前記センスアンプの前記出力をデジタル化する手段を更に具備する、請求項１２に記載の装置。
【請求項１４】
前記センスアンプの前記デジタル化された出力に基づいて前記負荷の抵抗をデジタル的に算出する手段を更に具備する、請求項１３に記載の装置。
【請求項１５】
オーディオ電圧とパイロット信号を備える前記負荷を駆動する手段を更に具備する、請求項１４に記載の装置。
【請求項１６】
検知抵抗の第１の端子をセンスアンプの第１の端子に選択的に結合させることと、
前記検知抵抗の第２の端子を前記センスアンプの前記第１の端子に選択的に結合させることと、
を具備し、
ここにおいて、前記第１と第２の端子を前記選択的に結合させることは、前記第１と第２の端子のうちいずれか１つを前記センスアンプに交互に結合させることを具備する、方法。
【請求項１７】
第１の端子と第２の端子を有する負荷の第１の端子を前記センスアンプの第２の端子に結合させることとと、を更に具備し、
前記負荷の前記第２の端子は、前記検知抵抗の前記第１の端子に結合される、請求項１６に記載の方法。
【請求項１８】
前記センスアンプの前記出力をデジタル化することを更に具備する請求項１７に記載の方法。
【請求項１９】
前記センスアンプの前記デジタル化された出力に基づいて前記負荷の抵抗をデジタル処理で算出することを更に具備する、請求項１８に記載の方法。
【請求項２０】
パイロット信号を加えたオーディオ電圧を備える前記負荷を駆動することをさらに具備する請求項１９の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]本発明は、例えばオーディオ負荷のような、増幅器に結合される、負荷のインピーダンスを測定することに関するスキームに関する。
【背景技術】
【０００２】
[0002]携帯電話、ノート型コンピュータおよび／またはポータブル・メディア・プレイヤのような携帯電子デバイスは、一般に音声出力デバイス、例えば小型のスピーカー、を組込んでいる。小型のスピーカーは典型的にそれほど頑丈ではなく、つまり、もし過度に大きな電圧によって駆動されれば、それらはオーバヒートにより容易に機能しなくなり得る。そのような故障を防ぐために、スピーカーを組込んでいるデバイスは、さらに負荷インピーダンス、例えば小型のスピーカーの抵抗、を検知することに関する回路をも含み得る。負荷インピーダンスを検知する際、デバイスは、例えばそのような負荷に印加される最大の駆動電圧を制限することによって、および／または負荷が駆動されるべきかどうか判断するために、負荷温度のインジケーションとして検知されたインピーダンスを直接使用することによって、負荷の故障を防ぐ様々なステップを取り得る。
【０００３】
[0003]負荷インピーダンスを検知するために、検知抵抗は、負荷と直列に結合され得、また、負荷インピーダンスは、検知抵抗の抵抗についての演繹的な知識と組み合わせられて、負荷と検知抵抗とを横切る電圧降下の測定から算出され得る。典型的には、不要な消費電力（ワット損）を回避する負荷よりはるかに小さな検知抵抗を作成することが望まれる。従って、負荷電圧ドロップを処理するために使用される第１の信号パスのゲイン特性は、期待された著しく異なる電圧振幅に起因して検知抵抗電圧ドロップを処理するために使用される第２の信号パスのゲイン特性とは非常に異なり得る。信号のパスのゲイン間の大きな違いは、２つの信号パス間の正確な整合を得ること、及び相対ゲインエラーを最小化することが難しいかもしれないので（as）、負荷インピーダンス測定の精度を低下させ得る。
【０００４】
[0004]そのようなシステムの設計の制約を与えられた負荷インピーダンス測定の精度を改善するための技術を提供することが望ましだろう。
【図面の簡単な説明】
【０００５】
【図１】[0005]図１は、本開示の技術が履行され得る無線通信回路のブロック図を例示する。
【図２】[0006]図２は、本開示の技術が適用されるかもしれないメディアデバイスを含む典型的なシナリオを例示する。
【図３】[0007]図３は、スピーカーの抵抗を検知することに関するスキームの従来技術の履行を示す。
【図４】[0008]図４は、上述されたある機能を行なうための回路の履行を例示する。
【図５】[0009]図５は、本開示に従った負荷インピーダンスを検知することに関する回路の典型的な実施形態を例示する。
【図６】[0010]図6は、本開示に従った方法の典型的な実施形態を例示する。
【図７】[0011]図７は、図５に示される回路の典型的な実施形態を例示する。
【図８】[0012]図8は、本開示に従った方法の別の典型的な実施形態を例示する。
【詳細な説明】
【０００６】
[0013]開示の様々な観点は、添付図面に関連して以下においてより十分に記述される。本開示は、しかしながら、多くの異なる形式で具現化されうるものであり、本開示全体を通して提示される任意の特定の構成または機能に限定されるものとして解釈されるべきではない。むしろ、これらの観点は、本開示を徹底的かつ完全なものとし、本開示の範囲が当業者に十分に伝達されるように提供される。ここでの教示に基づいて、本発明の他の何らかの観点から独立して、または、本発明の他の何らかの観点と組み合わせて、実現されるか否かにかかわらず、本開示の範囲が、ここで開示するあらゆる観点をカバーするように意図されていることを、当業者は正しく認識すべきである。例えば、本明細書において述べられる任意の数の観点を使用して、装置が実装されうる、または方法が実現されうる。加えて、開示の範囲は、本明細書において述べられる開示の様々な観点に加えて、またはそれ以外の、他の構造、機能性、あるいは構造および機能性を使用して実現されるそのような装置または方法をカバーするよう意図される。ここで開示される開示のいずれの観点も請求項の１つまたは複数の要素によって具現化されうることは留意されたい。
【０００７】
[0014]添付図面に関連して以下述べられる詳細な説明は、本発明の例示的な観点の記述として意図され、本発明が実施されうる唯一の例示的な観点を表すようには意図されない。本明細書の全体にわたって使用される「例示的（exemplary）」という用語は、「例、事例、または例示としての役目をする」を意味し、他の例示的な観点に対して必ずしも好ましいまたは有利であると解釈されるべきではない。詳細な記述は、本発明の例示的な観点の完全な理解を提供する目的とした特定の詳細を含む。本発明の典型的な観点は、これらの特定の詳細なしで実現されうることが当業者に明らかになるであろう。いくつかの事例において、周知の構造およびデバイスは、本明細書において提示される例示的な観点の新規性を曖昧にすることを避けるためにブロック図形式で示される。
【０００８】
[0015]図１は、本開示の技術が履行され得る無線通信回路１００のブロック図を例示する。回路１００は、例えば図２に示されるメディアデバイス２４０に履行された回路に対応し得る。図１が例証目的のためだけに提供され、ここに示された負荷を検知する技術を履行する無線通信デバイスだけに本開示の範囲を制限するのが目的ではないことに留意されたい。別の典型的な実施形態では、ここに示された技術は、図１中に示される無線送信及び受信素子のない他のマルチメディアシステム或いはオーディオ中で履行され得、そのような別の典型的な実施形態は、本開示の範囲内にあるように熟考され得る。
【０００９】
[0016]図１は、一例のトランシーバの設計を示す。一般に、送信機と受信機中の信号の調整は、増幅器、フィルタ、アップコンバータ、ダウンコンバータなどの１つまたは複数のステージによって実行され得る。これらの回路ブロックは、図１に示される構成とは異なって配列され得る。さらに、図１中において示されない他の回路ブロックはまた、送信機および受信機中における信号を調整するよう使用され得る。図１中におけるいくつかの回路ブロックはまた、省略され得る。
【００１０】
[0017]図１中において提示される設計において、無線回路１００は、トランシーバ１２０およびデータプロセッサ１１０を含む。データプロセッサ１１０は、データおよびプログラムコードを記憶するよう（提示されない）メモリを含み得る。トランシーバ１２０は、双方向通信をサポートする送信機１３０および受信機１５０を含む。一般に、無線回路１００は、幾つもの通信システム及び周波数帯域に関する幾つもの送信機、および幾つもの受信機を含み得る。トランシーバ１２０の全てまたは一部は、１つまたは複数のアナログ集積回路（ＩＣｓ）、ＲＦ ＩＣｓ（ＲＦＩＣｓ）、混合信号ＩＣｓ、等、上で履行され得る。
【００１１】
[0018]送信機または受信機は、スーパーヘテロダインアーキテクチャまたはダイレクト変換アーキテクチャを用いて履行され得る。スーパーヘテロダインアーキテクチャにおいて、信号は、多数のステージにおいて無線周波数（ＲＦ）およびベースバンドの間で、例えば、１つのステージにおいてＲＦから中間周波数（ＩＦ）に、その後、受信機のために別のステージにおいてＩＦからベースバンドに周波数変換される。ダイレクト変換アーキテクチャにおいて、信号は、１つのステージにおいてＲＦおよびベースバンドの間で周波数変換される。スーパーヘテロダインおよびダイレクト変換アーキテクチャは、異なる回路ブロックを使用し、および／または異なる要件を有しうる。図１内において提示される設計において、送信機１３０および受信機１５０は、ダイレクト変換アーキテクチャを用いて履行される。
【００１２】
[0019]送信パスにおいて、データプロセッサ１１０は、送信されるデータを処理し、送信機１３０にＩおよびＱアナログ出力信号を提供する。提示される例示的な実施形態において、データプロセッサ１１０は、さらなる処理のために、データプロセッサ１１０によって生成されるデジタル信号をＩおよびＱアナログ出力信号、例えば、ＩおよびＱ出力電流に変換するためにデジタル‐アナログ変換器（ＤＡＣ）１１４ａおよび１１４ｂを含む。
【００１３】
[0020]送信機１３０内において、ローパスフィルタ１３２ａおよび１３２ｂは、先のデジタル‐アナログ変換によって生じる望ましくない画像を取り除くよう、それぞれ、ＩおよびＱアナログ出力信号をフィルタリングする。増幅器（Ａｍｐ）１３４ａおよび１３４ｂは、それぞれ、ローパスフィルタ１３２ａおよび１３２ｂからの信号を増幅し、ＩおよびＱベースバンド信号を提供する。アップコンバータ１４０は、送信（ＴＸ）局部発振器（ＬＯ）信号生成器１９０からのＩおよびＱ送信（ＴＸ）局部発信（ＬＯ）信号を用いて、ＩおよびＱベースバンド信号をアップコンバートし、アップコンバートされた信号を提供する。フィルタ１４２は、受信周波数帯域内におけるノイズならびに周波数アップコンバージョンによって生じる望ましくない画像を取り除くよう、アップコンバートされた信号をフィルタリングする。電力増幅器（ＰＡ）１４４は、望ましい出力電力レベルを取得し、送信ＲＦ信号を提供するようフィルタ１４２からの信号を増幅する。送信ＲＦ信号は、デュプレクサまたはスイッチ１４６を通してルーティングされ、アンテナ１４８を介して送信される。
【００１４】
[0021]受信パスにおいて、アンテナ１４８は、（例えば、基地局によって送信される）信号を受信し、デュプレクサまたはスイッチ１４６を通してルーティングされ、低ノイズ増幅器（ＬＮＡ）１５２に提供される、受信されたＲＦ信号を提供する。受信されたＲＦ信号は、望ましいＲＦ入力信号を取得するよう、ＬＮＡ１５２によって増幅され、フィルタ１５４によってフィルタリングされる。ダウンコンバータ１６０は、ＲＸ ＬＯ信号生成器１８０からのＩ及びＱの受信ＲＸ ＬＯ信号で、ＲＦ入力信号をダウンコンバートし、Ｉ及びＱのベースバンド信号を供給する。ＩおよびＱベースバンド信号は、データプロセッサ１１０に提供される、ＩおよびＱアナログ入力信号を取得するよう、増幅器１６２ａおよび１６２ｂによって増幅され、ローパスフィルタ１６４ａおよび１６４ｂによってさらにフィルタリングされる。提示された例示的な実施形態において、データプロセッサ１１０は、データプロセッサ１１０によってさらに処理されるようアナログ入力信号をデジタル信号に変換するためのアナログ‐デジタル変換器（ＡＤＣ）１１６ａおよび１１６ｂを含む。
【００１５】
[0022]  ＴＸ ＬＯ信号生成器１９０は、周波数アップコンバージョンのために使用されるＩ及びＱのＴＸ ＬＯ信号を生成する。ＲＸ ＬＯ信号生成器１８０は周波数ダウンコンバージョンのために使用されるＩ及びQのＲＸ ＬＯ信号を生成する。各ＬＯ信号は、特定の基本周波数を有する周期的信号である。ＰＬＬ１９２は、データプロセッサ１１０からタイミング情報を受信し、ＬＯ信号生成器１９０からのＴＸ ＬＯ信号の周波数および／または位相を調整するよう使用される制御信号を生成する。同様に、ＰＬＬ１８２は、データプロセッサ１１０からタイミング情報を受信し、ＬＯ信号生成器１８０からのＲＸ ＬＯ信号の周波数および／または位相を調整するために使用される制御信号を生成する。
【００１６】
[0023]データプロセッサ１１０は、ＡＤＣの１１６ａ、１１６ｂからのＲＸデータを処理し、ＤＡＣの１１４ａ、１１４ｂへのＴＸデータを更に処理するように構成されたベースバンド処理モジュール１０１を更に含む。ベースバンド処理モジュール１０１は、更にオーディオ・コーデック１０２に結合される。モジュール１０１は、アナログオーディオ信号としての出力のためにオーディオ・コーデック１０２にディジタル信号を送信し得、オーディオ入力信号に対応するオーディオ・コーデック１０２からのディジタル信号を更に受信し得る。オーディオ・コーデック１０２は、（図１に図示せぬ）スピーカから／へのオーディオ信号と更に整合させ得る。典型的な実施形態において、本開示の技術は、例えば、データ処理装置１１０中で履行され得、或いはデータ処理装置１１０と離れている外部回路（図１に図示せぬ）を使用する。
【００１７】
[0024]図２は、メディアデバイス２４０を含む典型的なシナリオ２００を例示し、ここにおいて、本開示の技術が適用され得る。図２が例証目的だけのために示され、示された特定のシステムに本開示の範囲を制限することのが目的でないことが認識されるであろう。例えば、ここに示された技術も、図２に示されるもの以外のオーディオデバイスにも容易に適用され得ることが認識されるだろう。更に、技術は、例えば、ビデオなどのような負荷をサポートする、非オーディオメディアデバイスと同様に、他のタイプのマルチメディアデバイスにも容易に適合され得る。そのような別の典型的な実施形態は、本開示の範囲内にあるべきであると思慮される。
【００１８】
[0025]図２では、ヘッドセット２１０は、左の（Ｌ）ヘッドホン２１５、右の（Ｒ）ヘッドホン２２０およびマイクロホン２３０を含む。ＬおよびＲヘッドホン２１５、２２０の各々は、小型のスピーカを含み、そのインピーダンスは、本開示の技術を使用して検知され得る。ある典型的な実施形態は、ここに開示され、ここにおいて小型のスピーカーがヘッドセット中で見つかり得るが、その一方で別の典型的な実施形態では、１つまたは複数の小型のスピーカも、例えば、直接音声出力を生成するために、デバイス２４０のそれ自体の中に直接組み込まれ得ることを容易に認識するだろうことに留意されたい。そのような別の例示的な実施形態は、本開示の範囲内にあるべきと思慮される。
【００１９】
[0026]ヘッドセット２１０のコンポーネントは、被覆された伝導配線２４５を介してプラグ２５０の端子に電気的に結合される。プラグ２５０は、メディアデバイス２４０のジャック２６０へ挿入することができる。図２によって示唆されるように、ジャック２６０はデバイス２４０表面から押し出される必要がなく、また更に図２中に示される構成の寸法が、必ずしも尺度に描かれないことに留意してほしい。デバイス２４０は、例えば携帯電話、ＭＰ３プレーヤー、ホーム・ステレオシステムなどであり得る。
【００２０】
[0027]オーディオおよび／または他の信号は、プラグ２５０およびジャック２６０を通ってデバイス２４０とヘッドセット２１０との間で交換され得る。プラグ２５０は、ジャック２６０からオーディオ信号を受信し、ヘッドセット２１０のＬとＲのヘッドホンへ信号を送信する。プラグ２５０は、マイクロホン２３０によって生成されたオーディオコンテンツを備えた電気的信号をジャック２６０に結合し、またマイクロホン信号は、さらにデバイス２４０によって処理され得る。プラグ２５０は、例えば、制御信号、映像信号などのような他のタイプの信号との通信のための、図示せぬ端子を含み得ることに留意してほしい。
【００２１】
[0028]例えば、左右のヘッドフォン２１５、２２０中に見つけられるように、携帯用電子機器中の小型のスピーカーは、あまり頑丈でなく、例えば過剰な加熱に起因して容易に故障され得ることは認識されるであろう。そのようなオーバヒートを防ぐために、ある従来技術の技法は、スピーカの温度を推定するのに利用可能である。図３は、スピーカの抵抗を検知するためのスキーム３００の従来技術の履行を示す。図３では、音声増幅器３１０は、負荷抵抗ＲＬとして表わされるスピーカを駆動する。電圧ＶＡは、ＲＬの第１の端子で存在し、また電圧ＶＢはＲＬの第２の端子で存在する。一般に、抵抗ＲＬの値は、演繹的に知られておらず、また以下に記述されたような技術によれば、温度と関係があり得る、そのような抵抗の値を検知することは望ましいだろう。
【００２２】
[0029]履行において、検知抵抗Ｒｓは、スピーカＲＬと直列に配置され得る。電圧ＶＢは、Ｒｓの第１の端子で存在し、また電圧ＶＣは、Ｒｓの第２の端子で存在する。このスキームにおける留意点は、Ｒｓの抵抗が演繹的に知られていることである。ＲＬの抵抗、電圧ＶＡ、ＶＢおよびＶＣの値を決定するための所定のこの構成は、測定され得る。Ｒｓが知られているので、それに応じてＲＬを通る電流が算出され、またＲＬの値は、それ故にＲＬを通る電流及びＲＬを横切った電圧（つまりＶＡ−ＶＢ）の知識から推定され得る。
【００２３】
[0030]図４は、上記に記述されたある機能を実行するための回路の履行を例証する。図４は、説明に役に立つ目的だけのために示され、また任意の方法で本開示の範囲を制限することが目的ではないことに留意されたい。
【００２４】
[0031]図４において、低域通過フィルタ（ＬＰＦの）４１０Ａ、４１０Ｂおよび４１０Ｃは、電圧ＶＡ、ＶＢおよびＶＣのそれぞれをフィルタするために提供される。ＬＰＦの４１０Ａおよび４１０Ｂの出力は、第１の検知パス４０１に結合され、またＬＰＦの４１０Ｂおよび４１０Ｃの出力は、第２の検知パス４０２に結合される。減衰素子４２０、４２２、４２４、４２６は、フィルタされた、検知電圧を減少させるための第１及び第２の検知パス４０１および４０２中で供給される。第１の検知パス４０１中の減衰素子４２０および４２２の出力は、差動増幅器４３０に提供され、その差動出力は、第１のディジタル出力信号ＶＡＢを生成するためのアナログ−デジタル変換器４４０によってディジタル化される。同様に、第２の検知パス４０２中の減衰素子４２４および４２６の出力は、差動増幅器４３５に提供され、その差動出力は、第２のデジタル出力信号ＶＢＣを生成するためのアナログ−デジタル変換器４４２によってデジタル化される。典型的な実施形態中において、デジタル出力信号ＶＡＢ、ＶＢＣは、抵抗Ｒｓの知識に加えて、例えばデジタル・プロセッサ（図４に図示せぬ）を用いて抵抗ＲＬを計算するために利用され得、以下の通りである（方程式１）：
【数１】
2016507948.tif 000003
【００２５】
[0032]ＶＡ−ＶＢの期待値がＡＤＣ４４０の入力ダイナミックレンジの範囲に入るように、第１の検知パス４０１の減衰素子４２０、４２２およびアンプ４３０によって提供される全体のゲインが、一般的に選択され得、また第２の検知パス４０２の減衰素子４２４、４２４、およびアンプ４３５、並びにＡＤＣ４４２についても同様であることは認識されるだろう。しかしながら、例えば不必要な消費電力を回避するためのＲｓを最小化するための要望に起因して、検知抵抗Ｒｓは、スピーカ抵抗ＲＬより一般的にはるかに小さくなり得るので、第１の検知パス４０１および第２の検知パス４０２によって提供される全体的なゲインは、互いに著しく異なり得る。更に、検知パス４０１及び４０２（例えば、減衰素子４２０及び４２２など）のそれぞれの差動素子間の整合は、全体的な測定の精度に影響し得る。従って、履行４００に関して、検知パス４０１、４０２のそれぞれの差動素子間のゲイン誤差の不一致と同様に、第１及び第２の検知パス４０１、４０２間のゲイン誤差の不一致を最少するするための重要な挑戦になる。
【００２６】
[0033]図５は、本開示に従った負荷インピーダンスを検知するための回路の典型的な実施形態５００を例示する。図５は、説明に役立つ目的だけのために示され、本開示の範囲を、図示されたすべての要素を組込む典型的な実施形態に制限するのが目的ではないことに留意されたい。特に断りのない限り、図４および５中で同様にラベルが付された素子が、同様の機能を実行し得ることに留意されたい。
【００２７】
[0034]図５中に、ＬＰＦの４１０Ａ、４１０Ｂ、４１０Ｃの出力がそれぞれスイッチＳＡ、ＳＢ、ＳＣに結合される。スイッチＳＡ（「第３のスイッチ」としてもここに表示される）は、ＬＰＦ４１０Ａを選択的に減衰素子５２０に結合させる。典型的な実施形態において、電圧ＶＡ、ＶＢ、ＶＣが測定され、サンプリングされているときは何時でもＳＡは閉じ得る。スイッチＳＢ及びＳＣ（「第１のスイッチ」および「第２のスイッチ」としてもここに表示される）は、選択的にＬＰＦの４１０Ｂおよび４１０Ｃのうちの１つの出力を単一の減衰素子５２２に結合する。典型的な実施形態において、ＬＰＦの４１０Ｂおよび４１０Ｃのうちの多くても１つが、どんなときも減衰素子５２２に結合されるように、スイッチＳＢおよびＳＣは構成される。当業者に既知の回路デザインの原理に従って、ＳＢとＳＣがレール電圧を調整するために設計され得ることは認識されるだろう。
【００２８】
[0035]留意されたように、負荷インピーダンスが測定されることになっている時、ＳＡは常に閉じ得、従って「ダミーのスイッチ」としてここにも表示され得る。ＳＡの特性が、ＳＡに対応する信号パスの特性と、ＳＢまたはＳＣに対応する信号パスの特性と、の間の良好な整合を提供するためにそれでもなお選択され得ることが認識されるだろう。例えば、典型的な実施形態において、ＳＡに印加されるゲートオーバドライブ電圧および／またはサイズ（size of）（例えば、ＳＡがトランジスタ・スイッチとして履行されると想定する）は、ＳＢ及びＳＣに印加されたゲートオーバードライブ電圧及び／またはサイズと一致し得る。
【００２９】
[0036]減衰素子５２０および５２２の出力は、差動増幅器５３０（あるいは「センスアンプ」）の入力に結合される。特に、５２２の出力は、センスアンプ５３０の第１の端子に結合され、一方で５２０の出力は、センスアンプ５３０の第２の端子に結合される。センスアンプ５３０は、ＡＤＣ５４０のために差動出力を生成する。ＡＤＣ５４０は、時間とともに少なくとも２つの出力電圧、すなわち第１の出力Ｖ１＝ＶＡＢ（ＳＢ閉じて、ＳＣは開いている時に対応する）及び第２の出力Ｖ２＝ＶＡＣ（ＳＣが閉じて、ＳＢが開いている時に対応する）を連続して生成する。このように、測定された電圧Ｖ１およびＶ２は、ＡＤＣ５４０の出力において調子を合わせて（in time）多重化されると考えられ得る。さらに、ＡＤＣ５４０の出力で時分割多重化された測定された電圧Ｖ１、Ｖ２を受信するように構成されたデジタルプロセッサ５５０が、図５に図示される。デジタルプロセッサ５５０は、さらに例えば、抵抗ＲＬを計算するための測定された電圧を処理し得る。典型的な実施形態において、Ｖ１、Ｖ２はメモリ（図示せず）に格納され得る。
【００３０】
[0037]典型的な実施形態において、次のオペレーションは、Ｖ１、Ｖ２から抵抗ＲＬを決定するために実行され得る（方程式２）：
【数２】
2016507948.tif 000004
【００３１】
典型的な実施形態において、上で示された計算は、例えば、デジタルプロセッサ５５０によって実行され得る。
【００３２】
[0038]典型的な実施形態５００において、単一のアンプ５３０およびＡＤＣ５４０は記述された電圧測定を実行するために利用され得る。これは、例えば図４の履行４００の場合と同様に（as would be the case in）、互いに別個のアンプとＡＤＣの（ＡＤＣ‘ｓ）を一致させるための必要性を有利に回避する。更に、ＲｓがＲＬに対して比較的低い値を有するように一般的に選択されるので、ＶＡＢとＶＡＣとが釣り合いのとれた値を有することは認識されるだろう。これは、再び履行４００とは対照的に位置し（stand）、ここにおいてＶＡＢは、前に上述されるように、信号パスの整合を複雑にする、ＶＢＣよりはるかに大きいと予想される。
【００３３】
[0039]図５中において、ＶＡＢとＶＡＣとが一般的に類似のコモンモード（common-mode）と差動電圧振幅とを有するので（as）、減衰素子５２０および５２２は粗雑に同じ減衰を提供するように構成され得、それは、減衰素子５２０と５２２との間の改善した整合を促進する。例えば、典型的な実施形態において、ＲＬは８オームでまた、Ｒｓは０．２オームであり、その場合には、ＶＡＢ対ＶＡＣの比率はおよそ０．９７５６であろう。これらの値が説明に役立つ目的だけのために与えられ、本開示の開示を制限するのが目的ではないことに留意されたい。
【００３４】
[0040]図６は、本開示に従った方法６００の典型的な実施形態を例示する。方法６００は、説明に役立つ目的だけのために示され、本開示の範囲を示された任意の特定の典型的な実施形態に制限することが目的ではないことに留意されたい。
【００３５】
[0041]図６における、ブロック６０１で、比較的低い周波数（例えば４０Ｈｚ）を備えたパイロット信号若しくはトーンが、アンプ３１０の入力Ｖｉｎで適用され得る。典型的な実施形態において、パイロットトーンは、最初の較正フェーズ中に独立して適用され得、および／またはパイロットトーンは、正常オペレーションフェーズ中に正常なオーディオ信号と結合され得る。オーディオパイロットトーンの周波数が、可聴周波数帯域より低くなるように選択されるため、Ｖｉｎ中のパイロットトーンの存在は、あらゆる聞こえる人工品（artifacts）を生産しないだろう。
【００３６】
[0042]ここに記述された電圧の検知は、連続的なオペレーションであり得、例えば、最初の較正フェーズだけでなく正常なオーディオオペレーションフェーズ中も実行され得ることが認識されるだろう。スピーカのインピーダンスがオーディオ信号によって変化し得るため、正常なオーディオ信号とパイロットトーンを組み合わせることについて上述された技術により、スピーカのオーバヒートを防ぐための正常動作中のスピーカのインピーダンスを有利に検知することができることに留意されたい。典型的な実施形態において、最初の較正フェーズは、既知の温度を有する（with）最初に測定されたスピーカの温度を測定するために提供され得る。
【００３７】
[0043]典型的な実施形態において、パイロットトーンの大きさが、例えば典型的な実施形態５００に示されるアンプのゲイン及び同様に素子のゲインを考慮に入れて選択され得ることは認識されるだろう。別の典型的な実施形態において、パイロットトーンは固定周波数を有している正弦曲線である必要がなく、代わりに他のタイプの波形に相当し得る。
【００３８】
[0044]ブロック６１０では、スイッチＳＡは、差動増幅器５３０の第１の入力にＬＰＦ４１０Ａの出力を結合するために閉じる。
【００３９】
[0045]ブロック６２０では、スイッチＳＢは閉じ、一方でスイッチＳＣは開いている。このように、ＬＰＦ４１０Ｂの出力は、差動増幅器５３０の第２の入力に結合される。
【００４０】
[0046]ブロック６３０では、ＡＤＣ５４０の出力は、第１の電圧Ｖ１として測定され、一方でＳＢは閉じている。この場合におけるＶ１は、ＶＡＢに相当することが認識されるだろう。
【００４１】
[0047]ブロック６４０では、ＳＢが開き、一方でＳＣが閉じる。このように、ＬＰＦ４１０Ｃの出力は、差動増幅器５３０の第２の入力に結合される。
【００４２】
[0048]ブロック６５０では、ＳＣが閉じている期間、ＡＤＣ５４０の出力は、第２の電圧Ｖ２として測定される。この場合におけるＶ２は、ＶＡＣに相当することが認識されるだろう。
【００４３】
[0049]ブロック６６０では、ＲＬは、ブロック６３０および６５０で作られたＶ１とＶ２の測定から計算される。典型的な実施形態において、そのような計算は、上述された方程式２に従うように実行され得る。
【００４４】
[0050]図７は、図５に示される回路の典型的な実施形態５００．１を例示する。典型的な実施形態５００．１は、説明に役立つ目的だけのために示され、本開示の範囲を記述された要素のために示された任意の特定の履行に制限するのが目的ではないことに留意してほしい。特に別の指定がなければ、図５および７における同様にラベルが付された素子が同様の機能性を実行し得ることに留意されたい。
【００４５】
[0051]図７において、ＬＰＦの４１０Ａ．１、４１０Ｂ．１、４１０Ｃ．１のそれぞれは、抵抗およびコンデンサ（図７中に明確にラベルを付していない）を含んでいる、示されたＲ−Ｃ回路網を使用して履行される。更に、減衰素子５２０．１及び５２２．１の各々は、スイッチＳＡ、ＳＢ、ＳＣのそれぞれによって結合されるように、ＬＰＦの４１０Ａ．１、４１０Ｂ．１、４１０Ｃ．１の出力を低減するための連続する抵抗分周器（a series resistive divider）を含む。減衰器５２０．１および５２２．１の出力は、技術的に既知の原理に従って履行される差動増幅器５３０．１に結合される。特に、演算増幅器（ｏｐアンプ）７１０および７２０は、減衰器５２０．１、５２２．１からの入力を受信し、またｏｐアンプ７１０、７２０は、技術的に既知の原理に従った差入力回路信号の増幅されたバージョンを生成するためにフィードバック原理を使用して構成される。
【００４６】
[0052]図８は、本開示に従った方法８００の別の典型的な実施形態を例示する。
【００４７】
[0053]ブロック８１０では、検知抵抗の第１の端子は、センスアンプの第１の端子に選択的に結合される。
【００４８】
[0054]ブロック８２０では、検知抵抗の第２の端子が、センスアンプの第１の端子に選択的にある。典型的な実施形態では、第１と第２のスイッチは、交互に第１と第２の端子のうちの１つを、センスアンプに結合するように構成される。
【００４９】
[0055]本明細書および特許請求の範囲において、要素が別の要素に「接続される」または「結合される」として言及される場合、それは他の要素に直接接続または結合されることができる、あるいは介在する要素が存在しうることが理解されるだろう。対照的に、要素が別の要素に「直接接続される」または「直接結合される」として言及される場合、介在する要素は、存在しない。さらに、要素が単に別の要素に「結合される」として言及される場合、そのような要素の間に低抵抗のパスが存在しうる、または存在しえない一方で、要素が別の要素に「電気的に結合される」として言及される場合、低抵抗のパスがそのような要素の間に存在することを示す。
【００５０】
[0056]当業者は、情報および信号が、様々な異なる技術および技法のいずれかを使用して表されうることを理解するだろう。例えば、上記の説明を通して参照されうるデータ、命令群、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界あるいは磁気粒子、光学界または光学粒子、あるいはそれら任意の組み合わせによって表わされうる。
【００５１】
[0057]当業者はさらに、本明細書において開示される例示的な観点に関連して記述される様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップが電子ハードウェア、コンピュータソフトウェアまたは両方の組み合わせとして実装されうることを認識するだろう。ハードウェアおよびソフトウェアのこの互換性を明確に例示するために、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップは、一般にそれらの機能性の観点から上述されている。そのような機能性がハードウェアとしてまたはソフトウェアとして実装されるかどうかは、特定のアプリケーションおよびシステム全体に課せられる設計制約に依存する。当業者は、各特定のアプリケーションに関して様々な方法で、説明された機能性をインプリメントし得るが、そのようなインプリメンテーションの決定は、本発明の代表的な実施形態の範囲から逸脱を引き起こすとして解釈されるべきでない。
【００５２】
[0058]本明細書において開示される例示的な観点に関連して記述される様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理、離散ハードウェアコンポーネント、あるいは本明細書において記述される機能を遂行するよう設計されるそれらの任意の組み合わせで実装または遂行されうる。汎用プロセッサは、マイクロプロセッサでありうるが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンでありうる。プロセッサはまた、計算デバイスの組み合わせ、例えば、ＤＳＰとマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアと連動した１つまたは複数のマイクロプロセッサ、または任意の他のそのような構成の組み合わせとして実装されうる。 
[0059]本明細書において開示される例示的な観点に関連して記述される方法またはアルゴリズムのステップは、直接ハードウェアにおいて、プロセッサによって実行されるソフトウェアモジュールにおいて、またはこれら２つの組み合わせにおいて、具現化されうる。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ（登録商標））、レジスタ、ハードディスク、リムーバルディスク、ＣＤ−ＲＯＭ、または当該技術分野において周知である任意の他の形状の記憶媒体内において存在しうる。典型的な記憶媒体は、プロセッサがこの記憶媒体から情報を読み取り、またこの記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替においては、記憶媒体はプロセッサに統合されうる。プロセッサおよび記憶媒体はＡＳＩＣに存在しうる。ＡＳＩＣは、ユーザ端末内に存在しうる。代替として、プロセッサおよび記憶媒体は、ユーザ端末内における離散コンポーネントとして存在しうる。
【００５３】
[0060]１つまたは複数の例示的な観点において、記述される機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせ内において実装されうる。ソフトウェア内において実装される場合、機能は、コンピュータ可読媒体上における１つまたは複数の命令またはコードとして記憶または送信されうる。コンピュータ可読媒体は、１つの場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体とコンピュータ記憶媒体との両方を含む。記憶媒体は、コンピュータによってアクセスされうる任意の利用可能な媒体でありうる。限定ではなく例として、このようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置またはその他の磁気記憶デバイス、あるいは、データ構造または命令の形式で所望のプログラムコードを記憶または伝送するために使用可能であり、かつコンピュータによってアクセスされうるその他任意の媒体を備えうる。また、任意の接続は、コンピュータ可読媒体と厳密には称されうる。例えば、ソフトウェアがウェブサイト、サーバ、または他の遠隔ソースから、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、あるいは赤外線、無線、およびマイクロ波のようなワイヤレス技法を使用して送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、あるいは赤外線、無線、およびマイクロ波のようなワイヤレス技法は送信媒体の定義に含まれている。ディスク（disk）およびディスク（disc）は、本明細書において使用される場合、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光学ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイディスクを含み、ここでディスク（disk）は、通常磁気的にデータを再生し、ディスク（disc）は、レーザーを用いて光学的にデータを再生する。上記の組み合わせはまた、コンピュータ可読媒体の範囲内に含まれるべきである。
【００５４】
[0061]開示される例示的な観点の先の記述は、いかなる当業者であっても、本発明の製造または使用を可能にするよう提供される。これらの例示的な観点に対する様々な修正は、当業者には容易に明らかとなり、本明細書において定義される包括的な原理は、本発明の精神または範囲から逸脱することなく他の例示的な観点に適用されうる。したがって、本開示は、本明細書において提示される例示的な観点に限定されるよう意図されず、本明細書において開示される原理および新規な特徴と一致する最も広い範囲が付与されるべきである。
【図１】
2016507948.tif 000005
【図２】
2016507948.tif 000006
【図３】
2016507948.tif 000007
【図４】
2016507948.tif 000008
【図５】
2016507948.tif 000009
【図６】
2016507948.tif 000010
【図７】
2016507948.tif 000011
【図８】
2016507948.tif 000012
【国際調査報告】
2016507948.tif 000013
2016507948.tif 000014
2016507948.tif 000015