(57)【要約】電子デバイス及びフォトニックデバイスを集積するのに好適な分離領域を備えた基板の形成方法を提供する。共通のレチクル及びフォトリソグラフィ技法を用いて、基板の第１領域及び第２領域をエッチングするための開口であって、第２トレンチ分離領域用の開口が第１トレンチ分離領域用の開口よりも広い開口を画定するマスクを作製する。マスクを介して第１トレンチ分離領域及び第２トレンチ分離領域をエッチングし、酸化物材料で充填する。第２トレンチ分離領域の底部から酸化物材料を除去する。第１トレンチ分離領域よりも深くなるまで第２トレンチ分離領域を追加エッチングし、次いで、酸化物材料で充填する。電子デバイスを基板上に形成して第１トレンチ分離領域により電気的に分離することができ、フォトニックデバイスを第２トレンチ分離領域の上に形成して基板から光学的に分離することができる。【選択図】図７
2016507894.tif 000002
【特許請求の範囲】
【請求項１】
異なる深さを有する分離領域の半導体基板への形成方法であって、
エッチングマスク材料を半導体基板上に形成すること、
フォトリソグラフィ工程に単一のレチクルを用いて前記エッチングマスク材料にパターンを形成して、第１トレンチ分離領域及び第２トレンチ分離領域を形成するための第１開口及び第２開口であって、前記第２開口が前記第１開口よりも広い第１開口及び第２開口を画定すること、
前記パターン形成されたエッチングマスク材料を用いて前記半導体基板内の第１トレンチ分離領域及び第２トレンチ分離領域をエッチングすること、
前記第１トレンチ分離領域及び前記第２トレンチ分離領域のそれぞれの内部に分離材料を形成すること、
前記第１トレンチ分離領域内のトレンチ分離材料を残しつつ、前記第２トレンチ分離領域の底部の分離材料を除去して、前記半導体基板を露出させること、
前記第２トレンチ分離領域の深さが前記第１トレンチ分離領域の深さを超えるように、前記第２トレンチ分離領域に前記露出させた半導体基板を追加エッチングすること、
前記深くした第２トレンチ分離領域の内部にトレンチ分離材料を形成すること、
電子デバイスを前記基板上に形成して、第１トレンチ分離領域によって前記電子デバイスを電気的に分離すること、並びに
前記第２トレンチ分離領域内の前記トレンチ分離材料の上にフォトニックデバイスを形成して、前記フォトニックデバイスを前記基板から光学的に分離すること、を含む形成方法。
【請求項２】
前記第１トレンチ分離領域及び第２トレンチ分離領域をエッチングする際は、前記追加エッチング用のエッチングマスクを形成する分離材料を前記第２トレンチ分離領域の側壁に残しておく、請求項１に記載の方法。
【請求項３】
前記深くした第２分離領域の内部に前記トレンチ分離材料を形成した後に、前記基板の上面の高さにまで平坦化することをさらに含む、請求項１に記載の方法。
【請求項４】
前記半導体基板がシリコン基板で構成される、請求項３に記載の方法。
【請求項５】
前記エッチングマスク材料と前記基板の間にパッド酸化物を形成することをさらに含み、前記単一のレチクルを用いたフォトリソグラフィ工程により、前記エッチングマスク材料及び前記パッド酸化物にパターンを形成する、請求項３に記載の方法。
【請求項６】
前記パッド酸化物が二酸化ケイ素で構成される、請求項５に記載の方法。
【請求項７】
前記エッチングマスク材料が窒化ケイ素で構成される、請求項１に記載の方法。
【請求項８】
前記トレンチ分離材料が二酸化ケイ素で構成される、請求項１に記載の方法。
【請求項９】
前記第２トレンチ分離領域内部の前記分離材料を異方的にエッチングすることによって前記トレンチ分離材料を除去し、前記半導体基板を露出させることにより、前記トレンチ分離材料の一部を前記第２トレンチ分離領域の側壁に残し、前記露出させた半導体基板の前記追加エッチング用のマスクとして用いる、請求項１に記載の方法。
【請求項１０】
異方性エッチングを用いて前記第２トレンチ分離領域から前記分離材料を除去する、請求項１に記載の方法。
【請求項１１】
プラズマエッチングを用いて前記第２トレンチ分離領域から前記分離材料を除去する、請求項１に記載の方法。
【請求項１２】
前記追加エッチングの際は、前記第１トレンチ分離領域の少なくとも２倍の深さの第２トレンチ分離領域を生成する、請求項１に記載の方法。
【請求項１３】
前記第１トレンチ分離領域の深さが約２００ｎｍ〜約３００ｎｍである、請求項１２に記載の方法。
【請求項１４】
前記第２トレンチ分離領域の深さが約１．２μｍ〜約１．５μｍである、請求項１２に記載の方法。
【請求項１５】
前記第２トレンチ分離領域の幅が前記第１トレンチ分離領域の幅よりも広い、請求項１に記載の方法。
【請求項１６】
前記第２トレンチ分離領域の幅が前記第２トレンチの側壁における分離材料の幅の２倍よりも広い、請求項２に記載の方法。
【請求項１７】
回路構造の形成方法であって、
フォトリソグラフィ工程に単一のレチクルを用いて半導体基板上に設けられたエッチングマスクに、前記基板内の第１トレンチ分離領域及び第２トレンチ分離領域をエッチングするための開口であって、前記第２トレンチ分離領域をエッチングするための前記開口が第１トレンチ分離領域をエッチングするための前記開口よりも広い開口を画定するパターンを形成すること、
前記エッチングマスク内の前記第１開口及び第２開口を用いて前記基板から半導体材料を除去して、前記第１トレンチ分離領域及び第２トレンチ分離領域を設けること、
前記第１トレンチ分離領域及び第２トレンチ分離領域の内部に絶縁材料を形成すること、
前記第２トレンチ分離領域から前記絶縁材料を除去して前記基板を露出させること、
前記第２トレンチ分離領域が前記第１トレンチ分離領域よりも深くなるように、前記露出させた基板を追加エッチングすること、
前記深くした第２トレンチ分離領域に絶縁材料を充填すること、
前記第１トレンチ分離領域及び第２トレンチ分離領域を前記基板の高さにまで平坦化すること、
前記基板上に電子デバイスを形成して、前記第１トレンチ分離領域によって前記電子デバイスを電気的に分離すること、並びに
前記平坦化された第２トレンチ分離領域の上にフォトニックデバイスを形成すること、を含む形成方法。
【請求項１８】
前記第１トレンチ分離領域の幅が約２０ｎｍ〜約１５０ｎｍである、請求項１９に記載の方法。
【請求項１９】
前記第２トレンチ分離領域の幅が約２μｍ〜約１０μｍである、請求項１７に記載の方法。
【請求項２０】
前記第２トレンチ分離領域の幅が約２μｍ〜約４μｍである、請求項１９に記載の方法。
【請求項２１】
前記第２トレンチ分離領域を前記第１トレンチ分離領域の少なくとも２倍の深さにまでエッチングする、請求項１７に記載の方法。
【請求項２２】
前記フォトニックデバイスの両側及び上部に光学的分離領域を作製することをさらに含む、請求項１７に記載の方法。
【請求項２３】
前記フォトニックデバイスが導波管、検出器、分岐器、分配器、変調器及び復調器からなる群から選択される、請求項１７に記載の方法。
【請求項２４】
前記フォトニックデバイス上部の前記光学的絶縁が層間絶縁構造の一部である、請求項２２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に記載された実施形態は、共通半導体基板であって、当該基板上に作製された電子デバイス及びフォトニックデバイスを分離する共通半導体基板及びその形成方法に関する。
【背景技術】
【０００２】
今日、フォトニックデバイスと電子デバイスを同じ半導体基板上に集積する傾向がある。このように集積するための支持基板としては、シリコン・オン・インシュレータ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ：ＳＯＩ）基板を用いることができる。電子デバイスを電気的に分離するためには、通常、薄い埋め込み酸化膜（Ｂｕｒｉｅｄ  Ｏｘｉｄｅ：ＢＯＸ）が必要である。しかしながら、ＳＯＩ基板上に搭載された導波路などのフォトニック構造を光学的に分離するためには、一般に、上記に比べて厚いＢＯＸがＳＯＩ基板内に必要である。例えば、ＢＯＸ下部の支持シリコンにフォトニック導波路コアがエバネッセント結合するのを防ぐため、当該ＢＯＸ材料を比較的厚くする必要がある。その厚さとしては、例えば、１．０μｍ超であり、多くの場合は２．０μｍ〜３．０μｍである。ＢＯＸ材料がこのような厚さを持っていると、それによって下地のシリコンへの熱の流れが阻害され、上記厚さの後者では、電子デバイス及びフォトニックデバイスの両方に対して放熱器として働くことになる。これに対し、高速論理回路などのある電子デバイスをフォトニックデバイスと同じＳＯＩ基板上に集積すると、そのＳＯＩ基板のＢＯＸは相当薄くなるはずである（例えば、１００ｎｍ〜２００ｎｍの範囲）。こうしたＢＯＸ絶縁体を用いることにより、良好なＳＯＩ基板が電子デバイスに提供されるものの、ＳＯＩ基板において下地となる支持シリコンに導波路コアが光学的に結合するのを防ぐには不十分であり、こうした結合によって不要な光学的信号損失が発生する。そのため、複雑な多重マスクプロセスを用いてＳＯＩ基板（あるいは非ＳＯＩ基板）を提供することが求められている。この基板では、電子デバイス及びフォトニックデバイスに対して基板の異なる領域に異なる深さをとって電気的かつ光学的に好適な分離を行っている。
【０００３】
加えて、ＳＯＩ基板は、同じ基板上に電子デバイス及びフォトニックデバイスを作製するために用いられることが多いが、ＳＯＩ基板は、非ＳＯＩ基板に比べると製造するのに比較的費用がかかり、供給が制限されることも往々にしてあり得る。
【発明の概要】
【０００４】
そのため、電子デバイス及びフォトニックデバイスを分離できるように異なる深さの分離領域を備えた共通半導体基板を提供するための簡易な方法が求められている。
【図面の簡単な説明】
【０００５】
【図１】本発明の実施形態に従って作製する際の初期段階を示すシリコン基板の断面図である。
【図２】図１に示した段階に続く作製段階における基板の断面図である。
【図３】図２に示した段階に続く作製段階における基板の断面図である。
【図４】図３に示した段階に続く作製段階における基板の断面図である。
【図５】図４に示した段階に続く作製段階における基板の断面図である。
【図６】図５に示した段階に続く作製段階における基板の断面図である。
【図７】図６に示した段階に続く作製段階における基板の断面図である。
【図８】深いトレンチを形成する際のトレンチ幅と側壁幅の関係を示す図である。
【発明を実施するための形態】
【０００６】
以下の詳細な説明では、本明細書の一部を成す添付図面を参照すると共に、実施され得る特定の実施形態を一例として示す。これらの実施形態は、当業者がこれらを実施可能かつ利用可能な程度に十分詳細に記述されており、本発明の概念及び範囲を逸脱することなく、開示された特定の実施形態に構造的変更、論理的変更または手順的変更を行うことが可能であることを理解すべきである。
【０００７】
本明細書に記載された実施形態は、上部にフォトニックデバイス及び電子回路を共に形成可能な半導体基板構造であって、浅いトレンチによって電子デバイスを電気的に分離し、深いトレンチによってフォトニックデバイス（例えば、導波管、検出器、分岐器、分配器、変調器、復調器及び他のフォトニックデバイス）を光学的に分離した半導体基板構造を形成するための簡易な方法を提供する。
【０００８】
記載された実施形態では、共通のレチクルを用いて、第１トレンチ分離領域用の開口及び第２トレンチ分離領域用の開口を備えた共通のエッチングマスクを形成する。第２トレンチ分離領域用の開口は、第１トレンチ分離領域用の開口よりも広くなっている。マスクで画定された第１トレンチ分離領域用の開口及び第２トレンチ分離領域用の開口はそれぞれ、半導体基板の第１トレンチ及び第２トレンチをエッチングするのに用いられる。第１トレンチ及び第２トレンチを最初に同じ深さにエッチングし、酸化物で充填する。酸化物は、狭い第１トレンチには完全に充填され、広い第２トレンチには部分的に充填される。酸化物を第２トレンチの底部から除去し、次いで、第１トレンチよりも深くなるように第２トレンチを追加エッチングし、その後、第２トレンチを酸化物で充填する。次いで、基板を平坦化し、基板内に浅いトレンチ分離領域及び深いトレンチ分離領域を共に形成する。このようにして、シリコン・オン・インシュレータ構造を持たない半導体基板内に分離領域を形成することができる。その上で、電気的に絶縁させる浅い分離トレンチを備えた基板領域に電子デバイスを作製し、フォトニックデバイスと下地の基板を光学的に絶縁させる深いトレンチ分離領域の上にフォトニックデバイスを作製する。
【０００９】
以下、図１〜７を参照しながら、各実施形態について説明する。図１は、トレンチ分離を形成する初期段階における半導体（例えば、シリコンまたはポリシリコン）基板１０１を示す図である。酸化物パッド１０３は、例えば二酸化ケイ素であり、これを基板１０１の上面に成長または積層させることにより、その後に形成されるハードマスク１０５から基板を保護する。ハードマスク１０５は、例えば窒化ケイ素で構成され、酸化物パッド１０３上に積層される。図２に示すように、フォトリソグラフィ技法により、単一のレチクルを用いてハードマスク１０５にパターンを形成することが可能であり、このとき、ハードマスク１０５が狭い第１開口及び広い第２開口を備えるようにする。ここで、上記第１開口は、浅いトレンチ分離領域の形成時に用いる第１トレンチ１０７をエッチングするためのものであり、上記第２開口は、深いトレンチ分離領域の形成時に用いる第２トレンチ１０９をエッチングするためのものである。トレンチ１０７をエッチングするための第１開口の幅は、それぞれ約２０ｎｍ〜約１５０ｎｍとすることができる。第２トレンチ１０９の幅は、約２μｍ〜約１０μｍとしてよい。第２トレンチ１０９は、フォトニックデバイス（例えば、導波管）と二酸化ケイ素（例えば、クラッディングを備えたシリコンで構成される二酸化ケイ素）を分離するのに用いられるため、マスク１０５の第２開口の幅は、約３００ｎｍ〜約２μｍの幅を有するフォトニックデバイスに対し、約２μｍ〜約４μｍの範囲であってよい。通常、パターンが形成されたハードマスク１０５内の第１開口及び第２開口を介してシリコン基板１０１内の第１トレンチ１０７及び第２トレンチ１０９をエッチングするのに、ウェットエッチングまたはドライエッチングを用いてよい。エッチングを行うトレンチ１０７及びトレンチ１０９はそれぞれ、ハードマスク１０５内の第１開口及び第２開口の幅に対応した幅を有するようにする。エッチングされたトレンチ１０７及びトレンチ１０９の深さは、約２００ｎｍ〜約３００ｎｍとすることができる。
【００１０】
図２に示すように、一旦第１トレンチ１０７及び第２トレンチ１０９をエッチングしたら、図３に示すように、トレンチ分離酸化物１１１（例えば、二酸化ケイ素）を基板１０１上に薄く積層かつ／または成長させて、第１トレンチ１０７及び第２トレンチ１０９を充填すると共にハードマスク１０５上に覆い被せる。酸化物の厚さはトレンチの深さの約半分であってよく、例えば、約１００ｎｍ〜約１５０ｎｍである。図４に示すように、狭い第１トレンチ１０７は、酸化物１１１によって完全に充填されるのに対し、広い第２トレンチは、酸化物１１１によって部分的に充填される。
【００１１】
図４に示すように、次いで、酸化物１１１をハードマスク１０５の高さにまで平坦化することができる。その後、異方性ウェットエッチングまたはプラズマドライエッチングを用いて酸化物１１１を第２トレンチ１０９の底部１１２から選択的に除去することができ、それによって酸化物１１１のごく一部をトレンチ１０９の側壁に側壁スペーサ１１１ａとして残しておく。トレンチ１０７は、第２トレンチの底部１１２から酸化物を除去しても、少なくとも部分的にトレンチ１０７が残るような幅とすべきであり、完全に除去されなければ、トレンチ１０７は酸化物で充填されている。このエッチングによって基板１０１を露出させて、トレンチ１０９を追加エッチングできるようにする。
【００１２】
図８は、トレンチの幅Ｗと側壁スペーサ１１１ａの幅ｗの関係を示す図である。この側壁スペーサを用いてシリコン基板１０１を露出させることができる。Ｗ＞２ｗのときには、基板１０１がトレンチ１０９を介して露出され、追加エッチングが可能となる。従って、一実施例において側壁スペーサの幅ｗが１００ｎｍである場合、確実に基板１０１を露出させるためには、第２トレンチ１０９の幅ｗを少なくとも２００ｎｍとすることができる。逆に、Ｗ＜２ｗのときには、基板１０１を露出させるほど十分に酸化物１１１がエッチングされていないことになる。
【００１３】
側壁スペーサ１１１ａは、第２トレンチ１０９での酸化物１１１の除去に由来した人工物であることに留意すべきである。選択したウェットエッチング及び／またはドライエッチングの条件に応じて、側壁スペーサ１１１ａをエッチング中に完全に除去して基板１０１を露出させることも可能であろう。
【００１４】
図５に示すように、側壁酸化物スペーサ１１１ａ（存在する場合）及びハードマスク１０５の第２開口をエッチングマスクに用いて、酸化物１１１を残したまま第２トレンチ１０９に異方性ウェットエッチングまたはプラズマドライエッチングをさらに実施し、これによって第１トレンチ１０７の深さよりも深くなるまで、例えば、第１トレンチ１０７の深さの少なくとも２倍の深さにまで第２トレンチ１０９をエッチングすることができる。フォトニックデバイスを分離するために、第２トレンチ１０９の深さは、約１．２μｍ〜約１．５μｍの範囲とすることができる。側壁酸化物スペーサ１１１ａが存在しない場合、この追加エッチングは、専らハードマスク１０５の第２開口によって画定される。
【００１５】
図５に関して述べた方法で第２トレンチ１０９を追加エッチングした後、第２酸化物（例えば、二酸化ケイ素）を基板１０１の上に積層させて第２トレンチ１０９を充填することができる。その後、ＣＭＰまたは他の既知の平坦化技法を用いて構造物全体を基板１０１の表面にまで平坦化することにより、基板１０１の表面上にある酸化物と共に酸化物パッド１０３及びハードマスク１０５を除去する。あるいは、酸化物、ハードマスク１０５及び酸化物パッド１０３を、リン酸による基板エッチングによって除去することもできる。得られた平坦化構造を図６に示す。
【００１６】
図６の基板１０１は、続けて作製する電子デバイスを電気的に分離するための浅い第１トレンチ分離領域１１３、及び上部に作製されるフォトニックデバイスを半導体基板１０１から光学的に分離するための深い第２トレンチ分離領域１１５を備える。図６の基板を用いて、同じ基板１０１上にＣＭＯＳ回路及びフォトニックデバイスを共に作製することができる。図６はまた、基板１０１上の各領域を表す点線１１４も示している。これらの領域では、ＣＭＯＳデバイス及びＣＭＯＳ回路、並びにフォトニックデバイス及びフォトニック回路をそれぞれ形成することができる。
【００１７】
図７は、ＣＭＯＳ／フォトニック集積回路構造を部分的に作製したときの一実施例を示す。半導体基板１０１は、ドープ済みのソース領域１１９及びドレイン領域１２１、ゲート酸化膜１２５上のゲート１２３、並びにゲート酸化膜に接して作製された側壁１２９を備えたトランジスタ１１７を有する。浅い第１トレンチ分離領域１１３は、トランジスタ１１７を、基板１０１上に作製される他の電子デバイスから分離する。図７はまた、深いトレンチ分離領域１１５上に接するシリコン導波路コア１３１として形成されたフォトニックデバイスも示している。導波路コア１３１は、シリコン（屈折率は約３．４７である）よりも屈折率が低いクラッディングで囲む必要がある。このクラッディングは、深い第２トレンチ分離領域１１５、及び導波路コア１３１の両側及び上部の酸化物材料１３３によって提供される。第２トレンチ領域１１５に充填された酸化物及び導波路コア１３１を囲む酸化物は、例えば、約１．５４の屈折率を有するが、他の屈折率を有するこれ以外の材料も用いることができる。酸化物材料１３３は、二酸化ケイ素またはＢＰＳＧ酸化物材料１３３とすることができる。これらの材料はまた、基板１０１上に作製された電子デバイスとフォトニックデバイスを電気的に相互接続する１つ以上の金属層１３５に対応した層間絶縁（ｉｎｔｅｒｌａｙｅｒ  ｄｉｅｌｅｃｔｒｉｃ：ＩＬＤ）構造の一部として用いることもできる。
【００１８】
記載された実施形態は、エッチング用のハードマスク構造物を形成するための単一のレチクルを用いて、電子デバイス及びフォトニックデバイスを共に同じ基板上に集積するのに好適な浅いトレンチ分離領域及び深いトレンチ分離領域を備えた非ＳＯＩ基板の形成方法を提供する。
【００１９】
方法及び構造の例示的実施形態について上述したが、かかる説明は本発明を限定するものとして解釈すべきではなく、本発明の概念または範囲を逸脱せずに種々の変更を行うことが可能である。従って、本発明は添付された特許請求の範囲によってのみ限定される。
【図１】
2016507894.tif 000003
【図２】
2016507894.tif 000004
【図３】
2016507894.tif 000005
【図４】
2016507894.tif 000006
【図５】
2016507894.tif 000007
【図６】
2016507894.tif 000008
【図７】
2016507894.tif 000009
【図８】
2016507894.tif 000010
【国際調査報告】
2016507894.tif 000011
2016507894.tif 000012