(57)【要約】高電圧のアナログ入力をデジタル等価物に変換できる、低電圧の構成可能な差動増幅器及び低電圧の論理回路で作製された、逐次比較型ＡＤＣ。差動増幅器は、動作のモードに応じて、オペアンプ又はコンパレーターのいずれかとして構成することができる。入力キャパシターＣ１は、電圧サンプリング用に選択された電極に、切り替え可能に連結される。スイッチドキャパシターアレイＣ２は、差動増幅器の入力及び出力を介して連結される。スイッチドキャパシターアレイに連結されたＳＡＲは、サンプリングされたアナログ電圧に対応するデジタル出力を提供する。サンプリング間隔及び電荷転送間隔中、差動増幅器は、オペアンプとして構成される。転送間隔中、Ｃ１／Ｃ２比を乗じた、入力キャパシターの電圧がスイッチドキャパシターアレイに転送される。アナログ・デジタル変換間隔中、ＡＤＣは、アナログ電圧を等価のデジタル出力に変換する。
2016517674.tif 000002
【特許請求の範囲】
【請求項１】
スイッチドキャパシターアレイであって、総容量値Ｃ２を有するスイッチドキャパシターアレイと、
演算増幅器又はコンパレーターとして選択的に構成可能な差動増幅器であって、前記差動増幅器が第１及び第２入力及び出力を有し、前記第１入力が基準電圧に連結され、前記スイッチドキャパシターアレイが前記差動増幅器の前記第２入力及び出力を介して連結される、差動増幅器と、
前記差動増幅器の第２入力と、デジタル出力信号に変換されるべきアナログ電圧信号を提供するように適合されたアナログ電源との間で切り替え可能に連結された入力キャパシターであって、容量値Ｃ１を有する、入力キャパシターと、
前記スイッチドキャパシターアレイ及び前記差動増幅器出力に連結され、前記デジタル出力信号を提供するように構成された逐次比較型レジスターと、
（ａ）前記入力キャパシターを前記アナログ電圧信号の値まで充電し、サンプリング間隔中に演算増幅器として前記差動増幅器を構成することにより、仮想接地が前記差動増幅器の第２入力に確立され、前記入力キャパシターから前記スイッチドキャパシターアレイへの電荷転送を容易にすることと、
（ｂ）転送間隔中に、Ｃ１／Ｃ２比を乗じた、前記入力キャパシターの前記アナログ電圧信号を前記キャパシターアレイに転送することと、
（ｃ）前記基準電圧と前記スイッチドキャパシターアレイの前記電圧とを比較するためのコンパレーターとして前記差動増幅器を構成することと、を行うようにしたタイミング制御論理信号を提供するように構成された論理信号発生器と、を含む、アナログ・デジタル変換器（ＡＤＣ）であって、アナログ・デジタル変換間隔中に、逐次比較型プロトコルでの前記コンパレーターの出力に従って前記逐次比較型レジスターに格納するために、前記キャパシターアレイの前記電圧をデジタル出力ビットに変換して、前記デジタル出力信号を提供するように、前記スイッチドキャパシターアレイ内の前記キャパシターが切り替えられる、ＡＤＣ。
【請求項２】
前記タイミング制御論理が、前記サンプリング間隔を制御するための第１論理信号と、前記転送間隔を制御するための第２論理信号と、前記アナログ・デジタル変換間隔を制御するための第３論理信号と、を含み、前記論理信号が論理状態「１」及び「０」を有し、対応の論理信号によって制御されるスイッチが、対応の制御論理信号が論理「１」であるときに閉じられ、対応の制御論理信号が「０」であるときに開かれる、請求項１に記載のＡＤＣ。
【請求項３】
前記第１論理信号によって制御され、前記アナログ電圧信号を前記入力キャパシターに切り替え可能に連結するように構成された、第１スイッチを更に含む、請求項２に記載のＡＤＣ。
【請求項４】
第２論理信号によって構成され、前記入力キャパシターを接地に切り替え可能に連結するように構成された、第２スイッチによって制御された第２スイッチを更に含む、請求項２に記載のＡＤＣ。
【請求項５】
前記第３論理信号によって制御され、前記入力キャパシターを通じて、前記アナログ電圧信号を前記差動増幅器の第２入力に、切り替え可能に連結するように構成された、第３スイッチを更に含む、請求項２に記載のＡＤＣ。
【請求項６】
前記第１論理信号によって制御され、前記第１論理信号が論理「１」であるときに、前記差動増幅器をオペアンプとして構成するように、前記差動増幅器の出力を前記差動増幅器の第２入力に連結するように構成された、第４スイッチを更に含む、請求項２に記載のＡＤＣ。
【請求項７】
前記第１論理信号が論理「０」であり、前記第２論理信号が論理「１」であるときに、前記スイッチドキャパシターアレイ内の前記キャパシターが、前記差動増幅器の出力及び第２入力を介して連結されるように構成された、請求項２に記載のＡＤＣ。
【請求項８】
変換期中に、前記タイミング制御論理により、前記第３論理信号のタイミングが論理「０」になり、前記差動増幅器がコンパレーターとして構成され、前記キャパシターアレイの前記電圧がデジタル出力ビットに変換される、請求項２に記載のＡＤＣ。
【請求項９】
前記転送間隔中に、前記入力キャパシターの前記アナログ電圧信号が、（ａ）Ｃ２の値がＣ１の値を超えるときに、Ｃ１／Ｃ２比によって減衰され、（ｂ）Ｃ２の値がＣ１の値未満であるときに、Ｃ１／Ｃ２比によって増幅される、請求項１に記載のＡＤＣ。
【請求項１０】
前記第３論理信号が論理「１」のときに、前記差動増幅器をオペアンプとして構成し、前記第３論理信号が論理「０」のときに、前記差動増幅器をコンパレーターとして構成する方法で、前記第３論理信号が前記差動増幅器に連結される、請求項２に記載のＡＤＣ。
【請求項１１】
アナログ・デジタル変換器を利用して、アナログ信号をデジタル等価信号に変換する方法であって、前記変換器が、オペアンプ又はコンパレーターとして構成可能な差動増幅器であって、前記差動増幅器が第１及び第２入力並びに出力を有し、基準電圧が前記第１入力に連結される、差動増幅器と、前記第２入力及び前記出力を介して連結されたキャパシターアレイであって、前記キャパシターアレイが総容量値Ｃ２を有する、キャパシターアレイと、アナログ信号源と前記第２入力との間で切り替え可能に連結された入力キャパシターであって、前記入力キャパシターが容量値Ｃ１を有する、入力キャパシターと、前記スイッチドキャパシターアレイ及び前記差動増幅器出力に連結された逐次比較型レジスターと、サンプリング間隔の定義と、転送間隔の定義と、アナログ・デジタル変換間隔の定義と、をそれぞれ行うためのタイミング制御論理信号を提供するように構成された論理信号発生器と、を含み、
前記サンプリング間隔中に、前記入力キャパシターの前記アナログ信号をサンプリングし、前記差動増幅器がオペアンプとして構成されることと、
前記転送間隔中に、Ｃ１／Ｃ２比を乗じた、前記入力キャパシターの前記サンプリングした信号を前記スイッチドキャパシターアレイに転送することであって、前記差動増幅器がオペアンプとして構成されることと、
前記差動増幅器をコンパレーターとして構成し、アナログ・デジタル変換間隔中に、逐次比較型プロトコルでの前記コンパレーター出力に従って前記逐次比較型レジスターに格納するために、前記キャパシターアレイの電圧をデジタル出力ビットに変換して、前記デジタル等価信号を提供することと、を含む、方法。
【請求項１２】
複数のリード線であって、それぞれ少なくとも１つの電極を含む、複数のリード線と、
逐次比較型アナログ・デジタル変換器及び一体型スイッチドキャパシターアレイを含むアナログ・デジタル変換器であって、前記逐次変換型アナログ・デジタル変換器及び前記一体型スイッチドキャパシター増幅器が共通の差動増幅器を共有する、アナログ・デジタル変換器と、
１つ又は複数の電気パルスを生成するように構成されたパルス発生器であって、前記電気パルスが、少なくとも１つの電極に伝送されるように、前記パルス発生器が前記リード線に接続される、パルス発生器と、を含む、末梢埋め込み型神経刺激システム。
【請求項１３】
逐次比較型レジスターを更に含む、請求項１２に記載の末梢埋め込み型神経刺激システム。
【請求項１４】
前記逐次比較型レジスターが論理信号発生器を含む、請求項１３に記載の末梢埋め込み型神経刺激システム。
【請求項１５】
第１期中にオペアンプとして動作するように前記差動増幅器に指示する第１信号を生成し、第２期中にコンパレーターとして動作するように前記差動増幅器に指示する第２信号を生成するように、論理信号発生器が構成された、請求項１４に記載の末梢埋め込み型神経刺激システム。
【請求項１６】
前記リード線と前記アナログ・デジタル変換器との間の入力キャパシターを更に含み、前記入力キャパシターが前記第１期中に充電される、請求項１５に記載の末梢埋め込み型神経刺激システム。
【請求項１７】
前記第１期中、かつ前記入力キャパシターの充電後に、前記入力キャパシターが放電され、電荷がスイッチドキャパシターアレイに転送される、請求項１６に記載の末梢埋め込み型神経刺激システム。
【請求項１８】
１つ又は複数の電気パルスを生成するように構成されたパルス発生器と、
１つ又は複数の電気パルスを出力するように設定された電極アレイと、
前記電極アレイの少なくとも１つの電極に関連付けられたアナログ信号をデジタル信号に変換するように構成された、アナログ・デジタル変換器であって、再構成可能な差動増幅器を含むアナログ・デジタル変換器と、
演算増幅器モードとコンパレーターモードとの間で前記差動増幅器を再構成するように構成されたコントローラと、を含む、埋め込み型電気刺激システム。
【請求項１９】
前記アナログ・デジタル変換器が、共通の差動増幅器を共有する逐次比較型アナログ・デジタル変換器及びスイッチドキャパシター増幅器を含む、請求項１８に記載の埋め込み型電気刺激システム。
【請求項２０】
逐次比較型レジスターを更に含む、請求項１９に記載の埋め込み型電気刺激システム。
【請求項２１】
第１期中にオペアンプとして動作するように前記再構成可能な差動増幅器に指示する第１信号を生成し、第２期中にコンパレーターとして動作するように前記差動増幅器に指示する第２信号を生成するように、前記コントローラが構成された、請求項１８に記載の埋め込み型電気刺激システム。
【請求項２２】
前記リード線及び前記アナログ・デジタル変換器を連結する入力キャパシターを更に含み、前記入力キャパシターが前記第１期中に充電される、請求項２１に記載の埋め込み型電気刺激システム。
【請求項２３】
前記第１期中、かつ前記入力キャパシターの充電の後に、前記入力キャパシターが放電され、電荷がスイッチドキャパシターアレイに転送される、請求項２２に記載の埋め込み型電気刺激システム。
【請求項２４】
埋め込み型パルス発生器及び少なくとも１つの電極によって、神経に隣接する、又は神経にある体内組織に、少なくとも１つの電気パルスを送達することと、
演算増幅器モードで構成された差動増幅器を使用して、前記少なくとも１つの電気パルスのアナログ属性を感知することと、
コンパレーターモードで構成された前記差動増幅器を使用して、前記感知したアナログ属性をデジタル信号に変換することと、を含む、神経障害性疼痛の治療方法。
【請求項２５】
前記少なくとも１つの電気パルスを送達することが、前記少なくとも１つの電気パルスを末梢神経に近接する、又は末梢神経にある周囲体組織に送達することを含む、請求項２４に記載の方法。
【請求項２６】
前記電気パルスが第１特性を有する、請求項２４に記載の方法。
【請求項２７】
前記デジタル信号が、短絡又は開回路の有無を示す、請求項２６に記載の方法。
【請求項２８】
第２特性を有する第２電気パルスを送達することを更に含み、前記第２電気パルスの前記第２特性が、前記電気パルス及び前記デジタル信号の前記第１特性に基づいている、請求項２７に記載の方法。
【請求項２９】
前記デジタル信号が、前記少なくとも１つの電極の電圧を示す、請求項２６に記載の方法。
【請求項３０】
第２特性を有する第２電気パルスを送達することを更に含み、前記第２電気パルスの前記第２特性が、前記電気パルス及び前記デジタル信号の前記第１特性に基づいている、請求項２９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１３年３月１５日に出願された米国特許仮出願第６１／７８８，９２６号の利益を主張するものである。前述の出願の主題は、その全体が参照により本明細書に組み込まれる。
【０００２】
（発明の分野）
本発明は、幅広い用途で使用できる逐次比較型アナログ・デジタル変換器に関するものであり、具体的には、特に機能的電気刺激（ＦＥＳ）用途における高電圧刺激電極モニタリングに関するものである。
【背景技術】
【０００３】
ＦＥＳ用途では一般に、プログラム可能な電流発生器で生成される電流パルスが神経組織に印加され、複数の選択可能な電極を通じて組織に刺激が与えられる。多くの用途では、必要な電流パルス振幅、並びに刺激を与えられた組織及び電極のインピーダンスにより、刺激装置には高いコンプライアンス電圧が必要になる。コンプライアンス電圧は、電極で使用可能な電圧であり、これを使用して、電流を電極に貫流させ、なおかつ電極電圧の制御を維持することができる。
【０００４】
多くの用途において、刺激回路の動作の完全性を維持するために、電極電圧の測定が必要である。このようなサンプリングは、電極を伴う短絡又は開回路の有無を検出すると同時に、組織及び電極インピーダンスを測定及び決定するときなどに必要になる。一般に生物医学装置で利用されるデジタル処理回路に適合するためには、多くの場合、電極によって通常感知されるアナログ信号をデジタル化することが必要になる。しかしながら、アナログ・デジタル変換器（ＡＤＣ）は多くの場合、ダイ領域及び消費電力を最小限に抑えるために低電圧トランジスタを使用して設計される。その結果、高電極電圧を直接デジタル化することができない。電極電圧をＡＤＣの入力電圧範囲まで減衰させることが必要である。
【０００５】
減衰を実現するための一般的な方法は、抵抗分圧器を使用して、高い電極電圧をより低い電圧に分割することである。しかしながら、この方法は、刺激装置から電流を引き出し、結果として刺激パルス振幅及び刺激装置の出力インピーダンスに影響を与えるため、ＦＥＳ用途には適していない。これらの問題を緩和するため、刺激装置と分圧器との間に電圧バッファを追加することができる（Ｌｅｅ，Ｅ．，「Ｈｉｇｈ  Ｖｏｌｔａｇｅ  Ｔｏｌｅｒａｎｔ  Ｓｔｉｍｕｌａｔｉｏｎ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｉｒｃｕｉｔ  ｉｎ  Ｃｏｎｖｅｎｔｉｏｎａｌ  ＣＭＯＳ  Ｐｒｏｃｅｓｓ」，Ｐｒｏｃ．Ｏｆ  ｔｈｅ  ＩＥＥＥ  ２００９  Ｉｎｔ．Ｃｕｓｔｏｍ  Ｉｎｔｅｇｒａｔｄ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ（ＣＩＣＣ），ｐｐ．９３〜９６，Ｓｅｐｔ．２００９を参照）。しかしながら、このような電圧バッファは、高電圧のレールツーレール演算増幅器（オペアンプ）を必要とするために設計が困難である。
【０００６】
もう１つの可能な方法は、２つのスイッチドキャパシター（ＳＣ）を２つの別個の抵抗器として使用して、分圧器を形成することである。この方法では、ＤＣ電流が刺激装置から引き出されない。しかしながら、スイッチの電荷注入及び２つのＳＣの結合ノードにおける非線形の浮遊容量が、減衰利得の精度及び分圧器の線形性に影響を与える。更に、ＡＤＣは通常、相当な入力容量を有する。ＡＤＣ入力がＳＣ分圧器に接続されると、減衰器の実際の減衰係数に影響を与える。したがって、単純なＳＣ分圧器を使用する代わりに、必要な減衰係数に等しい電圧利得を備えたＳＣ増幅器が一般に使用される（Ｌｅｅ，Ｅ．，Ｄａｉ，Ｒ．，Ｒｅｅｖｅｓ，Ｎ．，ａｎｄ  Ｙｕｎ，Ｘ．，「Ａ  ３６Ｖ  Ｂｉｐｈａｓｉｃ  Ｓｔｉｍｕｌａｔｏｒ  ｗｉｔｈ  Ｅｌｅｃｔｒｏｄｅ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｉｒｃｕｉｔ」，Ｐｒｏｃ．ｏｆ  ｔｈｅ  ２０１２  ＩＥＥＥ  Ｉｎｔ．Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，ｐｐ  １０８７〜１０９０，Ｍａｙ  ２０１２を参照）。ＳＣ増幅器は、ＡＤＣの駆動に使用されるだけではなく、浮遊容量効果、場合によっては電荷注入効果の排除にも使用できる。ただし、この設計には、ＳＣ分圧器に電力を供給するための追加電源が必要である。
【０００７】
さまざまなＡＤＣアーキテクチャの中では、ＳＣアレイのアナログ・デジタル変換器を使用する逐次比較型ＡＤＣが普及している。これは、ほとんどの生物医学装置で必要とされるサンプリング速度に対して電力消費が少なくて済むためである。このタイプのＡＤＣに基づき、減衰係数をＡＤＣに結合することができる。元のＡＤＣアーキテクチャの入力において、更なるスイッチドキャパシターをＳＣアレイと直列にして追加することができる（米国特許第６，７３１，２３２号の「Ｐｒｏｇｒａｍｍａｂｌｅ  Ｉｎｐｕｔ  Ｒａｎｇｅ  ＳＡＲ  ＡＤＣ」（Ｔｈｏｍａｓ  Ｐａｕｌ  Ｋｅａｒｎｅｙ））。クロック位相を適切に制御することにより、減衰を得ることができる。これで、ＡＤＣ入力容量（ＳＣアレイの容量）は減衰器の一部になるため、ＡＤＣ入力を駆動するためのバッファ及びＳＣ増幅器は不要になる。しかしながら、スイッチの非線形の浮遊容量及び電荷注入のため、減衰係数の精度に対する影響は残る。したがって、場合によっては、上述のように当該技術分野に存在する不備を改善するために必要なものは、新しく斬新な逐次型比較ＡＤＣアーキテクチャであり得る。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第６，７３１，２３２号明細書
【発明の概要】
【課題を解決するための手段】
【０００９】
本発明の非限定的な一実施形態は、ＡＤＣの特定の動作モードに基づいて、オペアンプ又はコンパレーターとして構成可能な差動増幅器を含む。容量値Ｃ１を有する入力キャパシターは、電圧サンプリング及び第２入力（負入力）用に選択された電極に、切り替え可能に連結される。基準電圧は、差動増幅器の第１入力（正入力）に印加される。総容量値Ｃ２を有するスイッチドキャパシターアレイは、第２入力及び差動増幅器の出力を介して連結される。スイッチドキャパシターアレイは、ＡＤＣの目的に使用されるバイナリ加重アレイである場合がある。逐次比較型レジスターは、スイッチドキャパシターアレイ及び差動増幅器の出力に連結され、サンプリングされた電極アナログ電圧に対応するデジタル出力を提供する。
【００１０】
場合によっては、サンプリング間隔中に、入力キャパシターが、サンプリングされた電極アナログ電圧まで充電される。同時に、第２入力に仮想接地を確立して、サンプリングされた電極アナログ電圧まで入力キャパシターを充電するための経路を準備するように、差動増幅器がオペアンプとして設定される。
【００１１】
場合によっては、転送間隔中に、Ｃ１／Ｃ２比を乗じた、入力キャパシターの電圧が、スイッチドキャパシターアレイに転送され、差動増幅器はオペアンプとして設定された状態で維持される。
【００１２】
場合によっては、アナログ・デジタル変換間隔中に、差動増幅器がコンパレーターとして構成され、スイッチドキャパシターアレイ、逐次比較型レジスター、及びコンパレーターが、電極アナログ電圧のデジタル出力等価物への変換を実行する。
【００１３】
一実施形態では、本開示は、末梢埋め込み型神経刺激システムに関連する。末梢埋め込み型神経刺激システムは、少なくとも１つの電極と、例えば逐次比較型アナログ・デジタル変換器などを含み得るアナログ・デジタル変換器と、一体型スイッチドキャパシター増幅器と、をそれぞれ含み得る、複数のリード線を含む場合がある。一部の実施形態では、逐次比較型アナログ・デジタル変換器及び一体型スイッチドキャパシター増幅器は、共通の差動増幅器を共有することができる。一部の実施形態では、システムは、１つ又は複数の電気パルスを生成することができる、パルス発生器を含む。一部の実施形態では、電気パルスが少なくとも１つの電極に伝送されるように、パルス発生器がリード線に接続される。
【００１４】
一部の実施形態では、末梢埋め込み型神経刺激システムは逐次比較型レジスターを含む場合がある。末梢埋め込み型神経刺激システムの一部の実施形態では、逐次比較型レジスターは論理信号発生器を含む場合があり、論理信号発生器は、第１期中にオペアンプとして動作するように差動増幅器に指示する第１信号を生成し、第２期中にコンパレーターとして動作するように差動増幅器に指示する第２信号を生成することができる。一部の実施形態では、末梢埋め込み型神経刺激システムは、リード線とアナログ・デジタル変換器との間の入力キャパシターを含む場合があり、入力キャパシターは第１期中に充電されることができる。一部の実施形態では、入力キャパシターは第１期中、かつ入力キャパシターの充電後に放電することができ、電荷はスイッチドキャパシターアレイに転送することができる。
【００１５】
一実施形態では、本開示は、埋め込み型電気刺激システムに関連する。埋め込み型電気刺激システムは、１つ又は複数の電気パルスを生成することができるパルス発生器と、１つ又は複数の電気パルスを出力できる電極アレイと、電極アレイの少なくとも１つの電極が関連付けられたアナログ信号をデジタル信号に変換でき、再構成可能な差動増幅器を含むことがあるアナログ・デジタル変換器と、差動増幅器を演算増幅器モードとコンパレーターモードとの間で再構成可能なコントローラと、を含む場合がある。
【００１６】
一部の埋め込み型電気刺激システムの実施形態では、アナログ・デジタル変換器は、逐次比較型アナログ・デジタル変換器と、共通の差動増幅器を共有するスイッチドキャパシター増幅器と、を含む場合がある。一部の実施形態では、埋め込み型電気刺激システムは逐次比較型レジスターを含む場合がある。
【００１７】
一部の埋め込み型電気刺激装置の実施形態では、コントローラは、第１期中にオペアンプとして動作するように再構成可能な差動増幅器に指示する第１信号を生成し、第２期中にコンパレーターとして動作するように差動増幅器に指示する第２信号を生成することができる。一部の実施形態では、埋め込み型電気刺激システムは、リード線とアナログ・デジタル変換器とを連結する入力キャパシターを含む場合があり、入力キャパシターは第１期中に充電されることができる。一部の実施形態では、入力キャパシターは第１期中、かつ入力キャパシターの充電後に放電することができ、電荷はスイッチドキャパシターアレイに転送することができる。
【００１８】
一実施形態では、本開示は、神経障害性疼痛の治療方法に関連する。神経障害性疼痛の治療方法は、埋め込み型パルス発生器及び少なくとも１つの電極によって、神経に隣接する、又は神経にある体内組織に少なくとも１つの電気パルスを送達することと、演算増幅器モードに設定された差動増幅器を使用して、少なくとも１つの電気パルスのアナログ属性を感知することと、コンパレーターモードに設定された差動増幅器を使用して、感知したアナログ属性をデジタル信号に変換することと、を含む場合がある。
【００１９】
一部の神経障害性疼痛の治療方法の実施形態では、少なくとも１つの電気パルスを送達することは、末梢神経に近接する、又は末梢神経にある周囲体組織に少なくとも１つの電気パルスを送達することを含む場合がある。一部の実施形態では、電気パルスは第１特性を有し、第１特性は短絡又は開回路の有無及び／又は少なくとも１つの電極の電圧を示す場合がある。一部の実施形態では、神経障害性疼痛の治療の方法は、第２特性を有する第２電気パルスを送達することを含む場合がある。一部の実施形態では、第２電気パルスの第２特性は、電気パルス及びデジタル信号の第１特性に基づく場合がある。
【図面の簡単な説明】
【００２０】
【図１】本発明のＡＤＣの実施形態の回路図である。
【図２】タイミング制御論理信号のタイミング図である。
【図３】従来のスイッチドキャパシターアレイの簡略回路図である。
【図４】本発明の操作に伴う工程の簡略フローチャートである。
【図５】感知システムの一実施形態の略図である。
【図６】末梢埋め込み型神経刺激システムの一実施形態の略図である。
【発明を実施するための形態】
【００２１】
ここで図１を参照すると、アナログ・デジタル変換器（ＡＤＣ）の一実施形態の実施形態の全体的な回路／ブロック図１０が示されている。具体的に、図１には、１６個の関電極に現れる電圧を選択的に測定／サンプリングするように構成された、１０ビットのＡＤＣアーキテクチャが示されている。しかしながら、１０未満のビット又は１０を超えるビットを含み、１６個未満の電極又は１６個を超える電極に対する電圧のサンプリングを行うＡＤＣアーキテクチャは、本発明の意図する範囲内であると理解すべきである。デジタルに変換される電極電圧は、本質的にアナログであり、電極アレイ１２から個々に選択され、電圧サンプリングは、信号Φ１が高いときに定められたサンプリング間隔で取得される（図２を参照）。対象電極の選択は、臨床医によって決定されるか、又はプロセッサ（図示なし）に実装された電圧サンプリングプロトコルにプログラミングされる場合がある。図１に示すように、表記ＳＥ（ｊ）・Φ１は、Ｅ（ｊ）電極が電圧サンプリングに選択されており、信号Φ１によって定められているサンプリング間隔中に、第１スイッチと見なされるスイッチＳＥ（ｊ）が閉じられ、Ｅ（ｊ）電極の電圧が測定されるように、「ａｎｄ」関数スイッチとして設定されたスイッチアレイＳＥ（ｊ）を表す。記載の実例では、表記（ｊ）が１〜１６の範囲で選択可能であるが、他の実施形態ではスイッチの数が増減する場合がある。
【００２２】
スイッチアレイＳＥ（ｊ）は、キャパシターＣ１及びスイッチＳ３を使用する一連の回路構成を通じて、構成可能な差動増幅器１６の一方の入力（負入力）に連結される。基準電圧Ｖｒｅｆは、差動増幅器１６の他方の入力（正入力）に連結される。第２スイッチＳ２は、接地と、スイッチアレイＳＥ（ｊ）及びキャパシターＣ１の相互連結との間に連結される。スイッチＳ２の状態は、信号Φ２によって制御され、スイッチＳ３の状態は、信号Φ３によって制御される。
【００２３】
図３に示すように、スイッチドキャパシターアレイＣ２（１８）は、差動増幅器１６の入力（負入力）及び出力２０を介して連結される。より具体的には、キャパシターアレイ１８をバイナリ加重スイッチドキャパシター構成で構成して、アレイ内の各キャパシターが、Ｖｘとして識別される共通の第１ポートと、Ｖｉとして識別される共通の第２ポートとの間で並列になるように、対応するシリーズスイッチを介して切り替え可能にすることができる。対応するシリーズスイッチＳ２それぞれの状態は、Φ２が高いときに、アレイ内のすべてのキャパシターが第１ポートと第２ポートとの間で並列に接続されるように、信号Φ２によって定義される。このような場合、キャパシターアレイ１８の総容量値Ｃ２は、アレイ内の全キャパシターの容量値の合計と等しくなる。更に、各キャパシターは、第１ポートと、図３にＶｒｅｆとして識別されている基準電圧との間で、対応するシリーズスイッチを介して切り替え可能であり、１０ビットスイッチドキャパシターアレイの場合、スイッチＢ（１０）はアレイ内の１１番目のキャパシターＣ（１０）をＶｒｅｆに連結し、スイッチＢ（１０）ｂは１１番目のキャパシターＣ（１０）を接地に連結する。類似のスイッチング方式が、スイッチドキャパシターアレイ１８の残りの各キャパシターに提供される。
【００２４】
更に、一実施形態では、図３の１０ビットスイッチドキャパシターアレイは、Ｃ（０）〜Ｃ（１１）の１１台のキャパシターを含む。スイッチＢ（０）ｂに接続されたキャパシターＣ（０）は、「ダミー」キャパシターと見なされる。残りの１０台のキャパシターはそれぞれ、１０ビットスイッチドキャパシターアレイプロセシングの形成に寄与する。図３に示されている「Ｂ」スイッチのスイッチングプロトコルに関して、次の真理表は、信号Φ１、Φ２、及びΦ３の関数としてスイッチの状態を定義したものである。
【００２５】
スイッチドキャパシターアレイＣ２の「Ｂ」スイッチに関する真理表
Φ１＝１の場合、Ｂ（ｋ）＝１及びＢ（ｋ）ｂ＝０
Φ２＝１の場合、Ｂ（ｋ）＝０及びＢ（ｋ）ｂ＝０
Φ３＝０の場合、Ｂ（ｋ）及びＢ（ｋ）ｂは相補的である
前記の表で、「ｋ」は０〜１０である。
【００２６】
「ｎ」ビットのＤＡＣキャパシターアレイの例は、技術論文「Ｃａｐａｃｉｔｏｒ  Ａｒｒａｙ  Ｓｔｒｕｃｔｕｒｅ  ａｎｄ  Ｓｗｉｔｃｈ  Ｃｏｎｔｒｏｌ  ｆｏｒ  Ｅｎｅｒｇｙ−Ｅｆｆｉｃｉｅｎｔ  ＳＡＲ  Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒｓ」ｂｙ  Ｊｅｏｎｇ−Ｓｕｐ  Ｌｅｅ  ａｎｄ  Ｉｎ−Ｃｈｅｏｌ  Ｐａｒｋ，ＩＥＥＥ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，２００８．ＩＳＣＡＳ  ２００８．Ｍａｙ，１８〜２１，２００８，ｐｐ．２３６〜２３９に見出すことができる。スイッチドキャパシターアレイの別の参照文献は、「Ａｎａｌｏｇ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｄｅｓｉｎｇ」，ｂｙ  Ｄａｖｉｄ  Ｊｏｈｎｓ  ａｎｄ  Ｋｅｎ  Ｍａｒｔｉｎ，Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ，１９９７，ｐｐ．４９２〜４９６であり、したがって、スイッチドキャパシターアレイの操作の詳細な説明は不要である。
【００２７】
従来の逐次比較型レジスター（ＳＡＲ）２２は、スイッチドキャパシターアレイ１８、及び差動増幅器１６の出力２０に連結される。タイミング制御論理信号Φ１、Φ２、及びΦ３、並びにクロック信号ＣＫ及び開始信号ＳＴＡＲＴは、ＳＡＲ  ２２内に含まれる論理信号発生器（図示なし）によって生成され、従来のＳＡＲの動作に適用される。ＳＡＲ  ２２に論理信号発生器が含まれると、全体的な回路領域は低減される傾向にあるが、独立した回路ブロックとしてＳＡＲ  ２２の外側に論理信号発生器を有することも、本発明の意図する範囲内である。論理信号発生器は、全体的な回路動作に対してタイミング信号Φ１、Φ２、及びΦ３を生成する。図２に示すとおり、信号ＳＴＡＲＴが高くなる、つまり論理「１」になると、信号Φ１、Φ２、及びΦ３のシーケンスが開始される。ＳＡＲ  ２２の出力２４は、ＡＤＣＯとして識別されており、アナログからデジタルに変換された出力信号を表している。信号Φ１によって制御されたスイッチＳ４は、差動増幅器１６の出力２０及び負入力を介して連結され、それにより、Φ１が高くなる、つまり論理「１」において、差動増幅器１６がオペアンプ１６として機能する。また、図１に示すとおり、Φ３が高い、つまり論理「１」であるときは、差動増幅器１６をオペアンプとして機能させ、Φ３が低い、つまり論理「０」であるときは、差動増幅器１６をコンパレーターとして機能させるような方法で、信号Φ３は差動増幅器１６に直接接続される。
【００２８】
図２には、差動増幅器１６がオペアンプ又はコンパレーターとして構成される時間間隔を示すタイムラインが表示されている。また、図２には、サンプリング、転送、又はデジタル出力へのアナログ入力の変換というＡＤＣ  １０の３つの動作モードを示すタイムラインが表示されている。一部の実施形態では、ＡＤＣ  １０の３つの動作モードは、複数の期間に対応する場合がある。一実施形態では、例えば、ＡＤＣ  １０の動作は、サンプリング及び転送を行う第１期と、アナログ入力のデジタル出力への変換を行う第２モードと、に分割することができる。そのような一実施形態では、サンプリングは第１期の第１部分で行い、伝送は第１期の第２部分で行うことができる。一実施形態では、例えば、ＡＤＣ  １０の動作モードは、サンプリングを含む第１期と、転送を含む第２期と、アナログ入力のデジタル出力への変換を含む第３期と、に分割することができる。
【００２９】
動作においては、特定の電極が電圧サンプリングに選択され、スイッチＳＥ（ｊ）（「ｊ」は、特定の選択された電極の番号を表す）は高くなる、つまり論理「１」になる。つまりサンプリング間隔中は、信号Φ１が高い、つまり論理「１」であると、選択された電極Ｅ（ｊ）に現れる電圧がキャパシターＣ１でサンプリングされる。サンプリング間隔中、電荷は、選択された電極出力からキャパシターＣ１に転送され、それによって、キャパシターＣ１は、電極出力電圧まで充電される。前記のとおり、サンプリング間隔中の構成可能な差動増幅器１６は、スイッチＳ４が閉じられる（Φ１が高くなる）ために、ユニティゲインフィードバックを備えたオペアンプとして機能する。サンプリング間隔中に差動増幅器をオペアンプとして構成することにより、仮想接地が差動増幅器の第２入力に確立され、入力キャパシターＣ１からスイッチドキャパシターアレイへの電荷転送が容易になる。更に、オペアンプ１６に起因し得る電圧オフセット（Ｖｏｓとして指定）も、キャパシターＣ１でサンプリングされる。同時に、スイッチドキャパシターアレイ１８の全キャパシターが電圧Ｖｒｅｆに連結されるように、スイッチＢ（１）〜Ｂ（１０）が閉じられる。サンプリング間隔中は、信号Φ２が低くなってスイッチＳ２が開かれ、信号Φ３が高くなってスイッチＳ３が閉じられる。
【００３０】
転送間隔中は、信号Φ２が高い、つまり論理「１」であるときに、スイッチドキャパシターアレイ１８の全キャパシターがＶｉに連結され（図３）、オペアンプ１６の出力２０にも連結される。キャパシターＣ１の電荷は、Ｃ１の電圧の結果として、図１でキャパシターＣ２として識別されたスイッチドキャパシターアレイ１８に転送され、キャパシターＣ２を介した電圧（ＶＣ２と表す）は、オフセット電圧Ｖｏｓから「ｊ」電極の電圧（ＶＥ（ｊ）と表す）を差し引き、Ｃ１／Ｃ２比を掛乗じた値、すなわち、ＶＣ２＝ＶＥ（ｊ）・（Ｃ１／Ｃ２）＋Ｖｏｓに等しくなる。電圧ＶＣ２は、スイッチドキャパシターアレイ１８の第１ポートＶｘと第２ポートＶｉとの間で測定される。注意すべき、重要なこととして、選択された電極に現れる電圧は、キャパシターＣ２の容量値がキャパシターＣ１の容量値を超える場合に、係数Ｃ１／Ｃ２によって減衰される。選択された電極に現れる電圧を減衰するよりも、増幅することが望ましい場合には、キャパシターＣ１の容量値がキャパシターＣ２の容量値を超えるように設定して、キャパシターの比が望ましい増幅係数と等しくなるようにすることができる。
【００３１】
また、記号Ｃ２は二重の用途を有しており、係数Ｃ１／Ｃ２を形成する目的で、記号Ｃ２がスイッチドキャパシターアレイ内の全キャパシターの総容量値を表し、回路動作を記述する目的で、記号Ｃ２が図１及び３の回路ブロック１８を表すことに注意すべきである。
【００３２】
転送間隔中は、信号Φ１が低くなってスイッチＳ４が開かれ、信号Φ３が高くなってスイッチＳ３が閉じられる。転送間隔中は、スイッチドキャパシターアレイ内のキャパシターが、差動増幅器出力と負入力との間に連結され、Φ２が高くなるためにフィードバックループに入り、差動増幅器１６はオペアンプとして構成されたままになることに注意すべきである。
【００３３】
この新しく斬新な構成は、最初に、キャパシターＣ２を介して高い電極電圧範囲をより低い電圧範囲に減衰することによって、大きい電極電圧の測定を提供する。減衰係数は、キャパシターＣ１及びＣ２の比によって精密に指示され、（前述の従来技術とは異なり）キャパシターＣ１及びＣ２に関連付けられた浮遊容量の影響を受けない。キャパシターＣ２を介した電圧は、より低い電圧範囲を有するため、論理回路を含む低電圧回路を使用して、キャパシターＣ２を介した電圧をデジタル化することができる。また、小さいダイ領域を必要とする低電圧トランジスタを利用する低電圧回路が使用されるため、高電圧トランジスタ（大きいダイ領域を占める）は、スイッチＳ２、並びに電極入力とキャパシターＣ１との間に連結される入力スイッチアレイにのみ必要とされる。結果として、これにより、高電圧トランジスタを使用する回路と比較すると、全体的なＡＤＣダイ領域が低減される。
【００３４】
アナログ・デジタル変換間隔中、つまり、信号Φ３が低い、つまり論理「０」であるときは、差動増幅器１６がコンパレーターとして構成され、コンパレーター１６によって生成される比較結果に従って、Ｖｒｅｆと接地との間のスイッチドキャパシターアレイ１８のキャパシターを切り替えることにより、従来の逐次比較型ＡＣＤと同様の方法で、電圧ＶＣ２がデジタルビット（１０ビットＡＤＣアーキテクチャを想定したＤ１〜Ｄ１０）に変換される。例えば１０ビットＡＤＣの場合、プロセッサは図面に表示されないが、スイッチドキャパシターアレイ内でのスイッチング活動、並びに逐次比較型レジスター（ＳＡＲ）２２内での処理を実行するように構成されるプロセッサは、本発明の意図する範囲内であり、当該技術分野において当業者の能力の範囲内であり、したがって、本明細書には詳しく記載されないことを理解すべきである。アナログ・デジタル変換間隔中の逐次比較型処理の完了時に、ＳＡＲ  ２２は、アナログからデジタルに変換された出力をＳＡＲ出力２４に提供する。ＳＡＲ  ２２で実行するか、ＡＤＣＯ（ＳＡＲ出力２４）が生成された後で実行するかどうかに関わらず、実際に変換された電圧は、場合によっては、選択した電極電圧の正確な変換を得るために、減衰係数Ｃ１／Ｃ２の逆数によって拡大されるか、利得係数Ｃ１／Ｃ２によって縮小される必要がある。
【００３５】
オフセット電圧Ｖｏｓに関しては、差動増幅器１６の適切な設計により、サンプリング間隔及び転送間隔中に電圧は変更されないと見なされる。更に、差動増幅器１６のオフセット電圧は、キャパシターＣ２に格納されたオフセット電圧によって取り消される。
【００３６】
図２及び図４を参照すると、ＳＡＲ  ２２の出力２４でサンプリングされた選択済みの電極電圧をデジタル等価物に変換する、ＡＤＣ処理３０の論理信号タイミング図及びフローチャートがそれぞれ表示されている。ブロック３２では、複数の電極からの電極が、対応するアナログ電圧サンプリング用に選択される。ブロック３４では、電圧サンプリング間隔がＴｓｔａｒｔで開始され、電極電圧Ｅ（ｊ）がサンプリングされて、キャパシターＣ１に保持され、差動増幅器がオペアンプとして設定される。ブロック３６では、転送間隔がＴ１で開始され、Ｃ１／Ｃ２比を乗じたＣ１の電圧がスイッチドキャパシターアレイに転送され、差動増幅器がオペアンプとして維持される。ブロック３８では、アナログ・デジタル変換がＴ２で開始され、差動増幅器がコンパレーターとして設定される。ブロック４０のＴ３では、デジタル等価物として変換されたアナログ電圧が逐次比較型レジスター（ＳＡＲ  ２２）出力に提供される。一部の実施形態では、逐次比較型レジスター（ＳＡＲ  ２２）から受信した情報を使用して、電極及び／又は電極を取り巻く組織のインピーダンスを決定することができる。一部の実施形態では、これを使用して、電極における、及び／又は電極に関する短絡又は開回路の有無を決定及び／又は検出することができる。この処理は、サンプリングされ、デジタル等価物に変換されるアナログ電圧を所有する、他の選択された電極に対して繰り返される。
【００３７】
一部の非限定的な実施形態では、神経障害性疼痛を治療するための末梢埋め込み型システムなどの埋め込み型電気刺激システムに、前記のＡＤＣアーキテクチャを組み入れることができる。
【００３８】
欧米（ＥＵ及び米国）の人口の約８％が、神経障害性疼痛（神経損傷による慢性難治性疼痛）に冒されている。人口の約５％では、この痛みが激しい。神経に関わる慢性難治性疼痛を有する患者は、少なくとも２００，０００人存在する。神経障害性疼痛は、治療が非常に困難であり、部分的に痛みが軽減されるのは、患者の半数のみであり得る。このように、個々の患者に対する最適な治療を決定することが課題として残されている。従来の治療としては、特定の抗うつ剤、抗てんかん剤、及びオピオイドが挙げられる。ただし、これらの薬剤の副作用は有害である場合がある。場合によっては、ＦＥＳなど電気刺激は、薬剤関連の副作用なしでこの疼痛の効果的な治療をもたらす可能性がある。
【００３９】
ＦＥＳ装置の１つのタイプである脊髄刺激装置は、慢性疼痛を制御するため、脊髄にパルス電気信号を送るために使用される装置である。電気刺激は、純粋な電気治療であり、薬剤が原因となるような副作用をもたらさないため、疼痛の治療として薬剤よりも電気刺激の使用を好む医師及び患者が増えている。脊髄刺激（ＳＣＳ）による疼痛の軽減の正確な機序は不明である。ＳＣＳ実験の科学的背景は当初、１９６５年にＭｅｌｚａｃｋ  ａｎｄ  Ｗａｌｌによって初めて記述報告された疼痛のゲートコントロールセオリーに基づいていた。この説では、疼痛は２種類の求心性繊維によって伝達されると仮定している。１つは、大きい有髄Ａδ線維であり、迅速に激痛のメッセージを伝送する。もう１つは、小さい無髄「Ｃ」線維であり、慢性の拍動痛メッセージを伝達する。３つ目のタイプの神経線維は、Ａβと呼ばれる「非侵害受容性」であり、痛刺激を伝達しない。ゲートコントロールセオリーでは、Ａδ及びＣ痛覚繊維によって伝達される信号は、非侵害受容性Ａβ線維の活性化／刺激によって妨害されるため、個人の痛覚を阻害することができると断言している。このように、神経刺激は、疼痛メッセージを脳に到達する前にブロックすることによって、疼痛を軽減する。
【００４０】
現時点では、ＳＣＳは主に、腰椎術後疼痛症候群、阻血による難治性疼痛を有する複合性局所疼痛症候群の治療に使用される。ＳＣＳに関する複雑な問題が、すべてのＳＣＳ患者の３０％〜４０％で報告されている。このため、患者の疼痛管理の全体的なコストが増加し、ＳＣＳの有効性が減少する。一般的な複雑な問題としては、感染症、出血、神経組織の損傷、誤った区画への装置の配置、ハードウェアの誤動作、リード線の移動、リード線の破損、リード線の切断、リード線の浸食、移植組織部位の疼痛、発生器の過熱、及び荷電器の過熱が挙げられる。一般の複雑な問題の発生率は、驚くほど高く、リード線の延長接続の問題が９．５％を占め、６％がリード線の破損に起因し、症例の２２．６％がリード線の移動に関連し、４．５％が感染を経験している。
【００４１】
末梢神経障害は、先天的又は後天的である場合がある。後天的末梢神経障害の原因としては、神経への物理的障害（外傷）、ウィルス、腫瘍、自己免疫反応、栄養失調、アルコール依存症、糖尿病、並びに血管及び代謝疾患が挙げられる。後天的末梢神経障害は、全身性疾患によるもの、外傷によるもの、及び神経組織に影響する感染症又は自己免疫疾患によるものという３つの広いカテゴリに分類される。後天的末梢神経障害の一例は三叉神経痛であり、三叉神経に対する損傷（頭部及び顔面の大きい神経）によって顔面の片側に一時的に閃光のように猛烈な痛みをもたらす。
【００４２】
末梢神経障害性疼痛を抱える患者には、高い割合で、さまざまな理由からＳＣＳの効果がない。ただし、これらの患者の多くは、対応する末梢神経に対する直接的な電気刺激によって、許容できるレベルの疼痛を軽減することができる。この療法は、末梢神経刺激（ＰＮＳ）と呼ばれる。ただし、米国市場には、ＦＤＡに認可されたＰＮＳ装置は存在しない。標準的な脊髄刺激装置（ＳＣＳ）は、多くの場合、この容態を治療する痛み専門の医師によって保険適用外で使用される。約１５％のＳＣＳ装置が、ＰＮＳに対して保険適用外で使用されていると推定される。
【００４３】
現在の市販のＳＣＳ装置は、脊髄を刺激するために設計されており、末梢神経刺激用ではないため、ＳＣＳよりも、ＰＮＳに関するＳＣＳ装置の使用に関連した、装置に関する複雑な問題のほうが多く存在する。現在のＳＣＳ装置（発生器）は、大きく、嵩高である。ＳＣＳがＰＮＳに使用される場合、ＳＣＳ発生器は一般に、腹部又は殿部の上の腰部に埋め込まれ、長いリード線が、腕、脚、又は顔にある標的末梢神経に到達するように、複数の関節をまたいでトンネリングされる。過剰なトンネリング及び関節の横断は、外科手術後の痛みの増加及び装置の故障率の上昇につながる。加えて、剛性のリード線は、皮膚びらん及び穿通を引き起こす場合があり、リード線故障率は埋め込み３年以内で１００％近くになる。ほとんどの複雑な問題は、結果として置換手術、及び場合によっては複数の置換手術を行うことになる。
【００４４】
末梢埋め込み型神経刺激システムの感知システム５００の一実施形態が、図５に示されている。一部の実施形態では、感知システム５００のコンポーネントが、末梢埋め込み型神経刺激システムの他のコンポーネント内に位置する場合、又は末梢埋め込み型神経刺激システムの他のコンポーネントと共有される場合がある。一部の実施形態では、感知システム５００は、１つ又は複数の電圧を測定するように構成されている場合があり、１つ又は複数の電極において電圧を測定／サンプリングすることを含む場合がある。図５に示されている実施形態では、感知システム５００は、複数の電極５０４に接続されたアナログ・デジタル変換器５０２を含む。一部の実施形態では、アナログ・デジタル変換器５０２は、電極５０４において全電圧範囲を感知するよう、及び／又は電極５０４において全電圧範囲から所望の部分を感知するように構成された回路であり得、例えば、図１に示された回路１０であり得る。
【００４５】
一部の実施形態では、アナログ・デジタル変換器５０２は、１つ又は複数の省空間機能を含む場合がある。一部の実施形態では、例えば、アナログ・デジタル変換器５０２は、１つ又は複数のスイッチドキャパシターを含む場合があり、例えば、スイッチドキャパシター増幅器の一部である場合がある。一実施形態では、スイッチドキャパシター増幅器は、逐次比較型アナログ・デジタル変換器に組み合わされている場合があり、逐次比較型アナログ・デジタル変換器はコンパレーターを含む場合がある。スイッチドキャパシター増幅器と逐次比較型アナログ・デジタル変換器との組み合わせが、図１に表示されている。図１に示すように、スイッチドキャパシター増幅器は、差動増幅器１６がオペアンプとして動作するときの時間間隔及び／又は周期で設定される。このような一実施形態では、スイッチドキャパシター増幅器及び逐次比較型アナログ・デジタル変換器は、オペアンプ又はコンパレーターとして構成可能な共通の差動増幅器を共有する場合がある。このような一実施形態では、逐次比較型アナログ・デジタル変換器のコンパレーターは、アナログ・デジタル変換器５０２がサンプリングするときに、オペアンプとして使用することができ、逐次比較型アナログ・デジタル変換器のコンパレーターは、測定した電圧のデジタル化用コンパレーターとして使用することができる。
【００４６】
図５に示されているとおり、アナログ・デジタル変換器５０２は、複数の電極５０４に接続される場合がある。一部の実施形態では、電極５０４は、図１に示されている電極アレイ１２の一部である場合がある。一部の実施形態では、電極５０４は、例えば、陽極リード線及び／又は陰極リード線の導電部分など、１つ以上のリード線の導電部分を含む場合がある。一部の実施形態では、単一の電極５０４がリード線に位置する場合があり、実施形態によっては、複数の電極５０４が１つのリード線に位置する場合がある。電極５０４は、一部の実施形態では、体内の、例えば神経に隣接して定置されるか、埋め込まれる場合がある。一部の実施形態では、短絡若しくは開回路の有無を識別する、並びに／又は１つ若しくは複数の電極５０４を示す情報を使用して、１つ若しくは複数の電気パルス及び／若しくはパルスパターンの生成を変更することができる。
【００４７】
末梢埋め込み型神経刺激システム６００の一実施形態が、図６に示されている。一部の実施形態では、末梢埋め込み型神経刺激システム６００は、例えば、末梢神経から起因する、慢性の激しい、治療抵抗性の神経障害性疼痛を抱える患者の治療に使用することができる。一部の実施形態では、末梢埋め込み型神経刺激システム６００を使用して、標的末梢神経又は脊髄の後方の硬膜外空間のいずれかに刺激を与えることができる。
【００４８】
末梢埋め込み型神経刺激システム６００は、１つ又は複数のパルス発生器を含む場合がある。パルス発生器は、さまざまな形状及びサイズを含む場合があり、さまざまな材料から作製される場合がある。一部の実施形態では、１つ又は複数のパルス発生器は、痛みを制御するために神経に送達される電気パルスを生成することができる。一部の実施形態では、パルス発生器は、外部パルス発生器６０２又は埋め込み型パルス発生器６０４である場合がある。一部の実施形態では、外部パルス発生器６０２を使用して、末梢埋め込み型神経刺激システム６００を使用した治療、及び／又は埋め込み型パルス発生器６０４の埋め込みに対する患者の適合性を評価することができる。
【００４９】
埋め込み型パルス発生器６０４は、体内への埋め込み型パルス発生器の埋め込みを可能にするサイズ及び形状であり、そのような材料によって作製することができる。一部の実施形態では、埋め込み型パルス発生器６０４は、体内の所望の場所に埋め込み型パルス発生器６０４を定置できるようなサイズ及び形状にすることができ、一部の実施形態では、（後述する）リード線が関節をまたいでトンネリングされないように、及び／又は延長ケーブルが不要であるように、末梢神経に隣接して定置される。一部の実施形態では、パルス発生器、具体的には埋め込み型パルス発生器６０４及び／又は外部パルス発生器６０２は、図５の感知システム、具体的には図１の回路１０を組み込む場合がある。
【００５０】
一部の実施形態では、パルス発生器によって生成された電極パルスは、１つ若しくは複数の神経６１０、及び／又は１つ若しくは複数のリード線を介して１つ又は複数の神経６１０に送達される場合がある。リード線は、電極と呼ばれる導電部分、及び非導電部分を含む場合がある。リード線は、さまざまな形状を有する場合があり、さまざまなサイズである場合があり、さまざまな材料から作製される場合があり、サイズ、形状、及び材料は、適用例又はその他の要因によって規定される場合がある。
【００５１】
一部の実施形態では、リード線は陽極リード線６０６及び／又は陰極リード線６０８を含む場合がある。一部の実施形態では、陽極リード線６０６及び陰極リード線６０８は同一のリード線である可能性があるが、パルス発生器から異なる極性のパルスを受けることがある。
【００５２】
一部の実施形態では、リード線をパルス発生器に直接接続でき、一部の実施形態では、コネクタ６１２及びコネクタケーブル６１４を介してリード線をパルス発生器に接続することができる。コネクタ６１２は、リード線をコネクタケーブル６１４に電気的に接続することができる装置を含む場合がある。同様に、コネクタケーブルは、別個の電気パルスを陽極リード線６０６及び陰極リード線６０８に伝送することができる装置である場合がある。
【００５３】
一部の実施形態では、末梢埋め込み型神経刺激システム６００は、埋め込み型パルス発生器６０４が体内に埋め込まれると、埋め込み型パルス発生器６０４を再充電するように構成できる、充電器６１６を含む場合がある。充電器６１６は、さまざまな形状、サイズ、及び機能を含む場合があり、さまざまな材料から作製される場合がある。一部の実施形態では、充電器６１６は、誘導結合具を介して埋め込み型パルス発生器６０４を再充電することができる。
【００５４】
一部の実施形態では、電気パルスの１つ又は複数の特性をコントローラによって制御することができる。一部の実施形態では、これらの特性は、例えば、周波数、強度、パターン、持続時間、又は電気パルスのタイミング及び規模のその他の観点を含む場合がある。一実施形態では、これらの特性は、例えば、電圧、電流などを含む場合がある。一実施形態では、第１電気パルスは第１特性を有し、第２電気パルスは第２特性を有する場合がある。この電気パルスの制御は、１つ又は複数の電気パルスプログラム、計画、又はパターンの生成を含む場合があり、一部の実施形態では、１つ又は複数の既存の電気パルスプログラム、計画、又はパターンの選択を含む場合がある。図６に示されている実施形態では、末梢埋め込み型神経刺激システム６００は、臨床医用プログラマー６１８であるコントローラを含む。臨床医用プログラマー６１８を使用して、１つ若しくは複数のパルスプログラム、計画、若しくはパターンの生成、及び／又は１つ若しくは複数の生成したパルスプログラム、計画、若しくはパターンの選択を行うことができる。一部の実施形態では、臨床医用プログラマー６１８を使用して、例えば、外部パルス発生器６０２及び埋め込み型パルス発生器６０４のいずれか又は両方など、パルス発生器の動作をプログラミングすることができる。臨床医用プログラマー６１８は、有線及び／又は無線でパルス発生器と通信できるコンピューティング装置を含む場合がある。一部の実施形態では、臨床医用プログラマー６１８は、パルス発生器及びリード線の動作及び／又は有効性を示す、パルス発生器からの情報を受信するように、更に構成することができる。
【００５５】
一部の実施形態では、末梢埋め込み型神経刺激システム６００のコントローラは、患者リモートデバイス６２０を含む場合がある。患者リモートデバイス６２０は、有線又は無線接続によってパルス発生器と通信できる、コンピューティング装置を含む場合がある。患者リモートデバイス６２０を使用して、パルス発生器をプログラミングすることができ、一部の実施形態では、患者リモートデバイス６２０は、臨床医用プログラマー６１８によって生成される１つ又は複数のパルス発生プログラム、計画、又はパターンを含む場合がある。一部の実施形態では、患者リモートデバイス６２０を使用して、既存の１つ又は複数のパルス発生プログラム、計画、又はパターンの選択と、例えば、１つ又は複数のパルス発生プログラム、計画、又はパターンの中から選択されたものの期間の選択と、を行うことができる。
【００５６】
上記の末梢埋め込み型神経刺激システム６００のコンポーネントを有利に使用して、患者の痛みを緩和する電気パルスの発生を制御及び提供することができる。
【００５７】
本発明は、その特異的な実施形態及び用途を用いて記述されているが、多くの修正及び変形は、本発明の趣旨及び範囲から逸脱することなく、当業者によって行うことができると理解される。したがって、本発明は特許請求の範囲内において、本明細書に具体的に記載したとおり以外にも実施できるものであることを理解すべきである。例えば、ある種の電気装置は、差動増幅器の特定の正及び負入力と連結されるものとして記載されているが、そのような電気装置に対するその他の接続割り当ても、所望のＡＤＣ動作を得るために論理信号タイミング及び信号処理に対して対応する調節を伴う本発明によって想到されることを理解すべきである。
【図３】
2016517674.tif 000003
【図６】
2016517674.tif 000004
【図１】
2016517674.tif 000005
【図２】
2016517674.tif 000006
【図４】
2016517674.tif 000007
【図５】
2016517674.tif 000008
【手続補正書】
【提出日】平成27年10月2日(2015.10.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のリード線であって、それぞれ少なくとも１つの電極を含む、複数のリード線と、
逐次比較型アナログ・デジタル変換器及び一体型スイッチドキャパシターアレイを含むアナログ・デジタル変換器であって、前記逐次変換型アナログ・デジタル変換器及び前記一体型スイッチドキャパシター増幅器が共通の差動増幅器を共有する、アナログ・デジタル変換器と、
１つ又は複数の電気パルスを生成するように構成されたパルス発生器であって、前記電気パルスが、少なくとも１つの電極に伝送されるように、前記パルス発生器が前記リード線に接続される、パルス発生器と、を含む、末梢埋め込み型神経刺激システム。
【請求項２】
逐次比較型レジスターを更に含む、請求項１に記載の末梢埋め込み型神経刺激システム。
【請求項３】
前記逐次比較型レジスターが論理信号発生器を含む、請求項２に記載の末梢埋め込み型神経刺激システム。
【請求項４】
第１期中にオペアンプとして動作するように前記差動増幅器に指示する第１信号を生成し、第２期中にコンパレーターとして動作するように前記差動増幅器に指示する第２信号を生成するように、論理信号発生器が構成された、請求項３に記載の末梢埋め込み型神経刺激システム。
【請求項５】
前記リード線と前記アナログ・デジタル変換器との間の入力キャパシターを更に含み、前記入力キャパシターが前記第１期中に充電される、請求項４に記載の末梢埋め込み型神経刺激システム。
【請求項６】
前記第１期中、かつ前記入力キャパシターの充電後に、前記入力キャパシターが放電され、電荷がスイッチドキャパシターアレイに転送される、請求項５に記載の末梢埋め込み型神経刺激システム。
【請求項７】
１つ又は複数の電気パルスを生成するように構成されたパルス発生器と、
１つ又は複数の電気パルスを出力するように構成された電極アレイと、
前記電極アレイの少なくとも１つの電極に関連付けられたアナログ信号をデジタル信号に変換するように構成された、アナログ・デジタル変換器であって、再構成可能な差動増幅器を含むアナログ・デジタル変換器と、
演算増幅器モードとコンパレーターモードとの間で前記差動増幅器を再構成するように構成されたコントローラと、を含む、埋め込み型電気刺激システム。
【請求項８】
前記アナログ・デジタル変換器が、共通の差動増幅器を共有する逐次比較型アナログ・デジタル変換器及びスイッチドキャパシター増幅器を含む、請求項７に記載の埋め込み型電気刺激システム。
【請求項９】
逐次比較型レジスターを更に含む、請求項８に記載の埋め込み型電気刺激システム。
【請求項１０】
第１期中にオペアンプとして動作するように前記再構成可能な差動増幅器に指示する第１信号を生成し、第２期中にコンパレーターとして動作するように前記差動増幅器に指示する第２信号を生成するように、前記コントローラが構成された、請求項７に記載の埋め込み型電気刺激システム。
【請求項１１】
前記リード線及び前記アナログ・デジタル変換器を連結する入力キャパシターを更に含み、前記入力キャパシターが前記第１期中に充電される、請求項１０に記載の埋め込み型電気刺激システム。
【請求項１２】
前記第１期中、かつ前記入力キャパシターの充電の後に、前記入力キャパシターが放電され、電荷がスイッチドキャパシターアレイに転送される、請求項１１に記載の埋め込み型電気刺激システム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
一部の神経障害性疼痛の治療方法の実施形態では、少なくとも１つの電気パルスを送達することは、末梢神経に近接する、又は末梢神経にある周囲体組織に少なくとも１つの電気パルスを送達することを含む場合がある。一部の実施形態では、電気パルスは第１特性を有し、第１特性は短絡又は開回路の有無及び／又は少なくとも１つの電極の電圧を示す場合がある。一部の実施形態では、神経障害性疼痛の治療の方法は、第２特性を有する第２電気パルスを送達することを含む場合がある。一部の実施形態では、第２電気パルスの第２特性は、電気パルス及びデジタル信号の第１特性に基づく場合がある。
本願明細書は、例えば、以下の項目も提供する。
（項目１）
スイッチドキャパシターアレイであって、総容量値Ｃ２を有するスイッチドキャパシターアレイと、
演算増幅器又はコンパレーターとして選択的に構成可能な差動増幅器であって、前記差動増幅器が第１及び第２入力及び出力を有し、前記第１入力が基準電圧に連結され、前記スイッチドキャパシターアレイが前記差動増幅器の前記第２入力及び出力を介して連結される、差動増幅器と、
前記差動増幅器の第２入力と、デジタル出力信号に変換されるべきアナログ電圧信号を提供するように適合されたアナログ電源との間で切り替え可能に連結された入力キャパシターであって、容量値Ｃ１を有する、入力キャパシターと、
前記スイッチドキャパシターアレイ及び前記差動増幅器出力に連結され、前記デジタル出力信号を提供するように構成された逐次比較型レジスターと、
（ａ）前記入力キャパシターを前記アナログ電圧信号の値まで充電し、サンプリング間隔中に演算増幅器として前記差動増幅器を構成することにより、仮想接地が前記差動増幅器の第２入力に確立され、前記入力キャパシターから前記スイッチドキャパシターアレイへの電荷転送を容易にすることと、
（ｂ）転送間隔中に、Ｃ１／Ｃ２比を乗じた、前記入力キャパシターの前記アナログ電圧信号を前記キャパシターアレイに転送することと、
（ｃ）前記基準電圧と前記スイッチドキャパシターアレイの前記電圧とを比較するためのコンパレーターとして前記差動増幅器を構成することと、を行うようにしたタイミング制御論理信号を提供するように構成された論理信号発生器と、を含む、アナログ・デジタル変換器（ＡＤＣ）であって、アナログ・デジタル変換間隔中に、逐次比較型プロトコルでの前記コンパレーターの出力に従って前記逐次比較型レジスターに格納するために、前記キャパシターアレイの前記電圧をデジタル出力ビットに変換して、前記デジタル出力信号を提供するように、前記スイッチドキャパシターアレイ内の前記キャパシターが切り替えられる、ＡＤＣ。
（項目２）
前記タイミング制御論理が、前記サンプリング間隔を制御するための第１論理信号と、前記転送間隔を制御するための第２論理信号と、前記アナログ・デジタル変換間隔を制御するための第３論理信号と、を含み、前記論理信号が論理状態「１」及び「０」を有し、対応の論理信号によって制御されるスイッチが、対応の制御論理信号が論理「１」であるときに閉じられ、対応の制御論理信号が「０」であるときに開かれる、項目１に記載のＡＤＣ。
（項目３）
前記第１論理信号によって制御され、前記アナログ電圧信号を前記入力キャパシターに切り替え可能に連結するように構成された、第１スイッチを更に含む、項目２に記載のＡＤＣ。
（項目４）
第２論理信号によって構成され、前記入力キャパシターを接地に切り替え可能に連結するように構成された、第２スイッチによって制御された第２スイッチを更に含む、項目２に記載のＡＤＣ。
（項目５）
前記第３論理信号によって制御され、前記入力キャパシターを通じて、前記アナログ電圧信号を前記差動増幅器の第２入力に、切り替え可能に連結するように構成された、第３スイッチを更に含む、項目２に記載のＡＤＣ。
（項目６）
前記第１論理信号によって制御され、前記第１論理信号が論理「１」であるときに、前記差動増幅器をオペアンプとして構成するように、前記差動増幅器の出力を前記差動増幅器の第２入力に連結するように構成された、第４スイッチを更に含む、項目２に記載のＡＤＣ。
（項目７）
前記第１論理信号が論理「０」であり、前記第２論理信号が論理「１」であるときに、前記スイッチドキャパシターアレイ内の前記キャパシターが、前記差動増幅器の出力及び第２入力を介して連結されるように構成された、項目２に記載のＡＤＣ。
（項目８）
変換期中に、前記タイミング制御論理により、前記第３論理信号のタイミングが論理「０」になり、前記差動増幅器がコンパレーターとして構成され、前記キャパシターアレイの前記電圧がデジタル出力ビットに変換される、項目２に記載のＡＤＣ。
（項目９）
前記転送間隔中に、前記入力キャパシターの前記アナログ電圧信号が、（ａ）Ｃ２の値がＣ１の値を超えるときに、Ｃ１／Ｃ２比によって減衰され、（ｂ）Ｃ２の値がＣ１の値未満であるときに、Ｃ１／Ｃ２比によって増幅される、項目１に記載のＡＤＣ。
（項目１０）
前記第３論理信号が論理「１」のときに、前記差動増幅器をオペアンプとして構成し、前記第３論理信号が論理「０」のときに、前記差動増幅器をコンパレーターとして構成する方法で、前記第３論理信号が前記差動増幅器に連結される、項目２に記載のＡＤＣ。
（項目１１）
アナログ・デジタル変換器を利用して、アナログ信号をデジタル等価信号に変換する方法であって、前記変換器が、オペアンプ又はコンパレーターとして構成可能な差動増幅器であって、前記差動増幅器が第１及び第２入力並びに出力を有し、基準電圧が前記第１入力に連結される、差動増幅器と、前記第２入力及び前記出力を介して連結されたキャパシターアレイであって、前記キャパシターアレイが総容量値Ｃ２を有する、キャパシターアレイと、アナログ信号源と前記第２入力との間で切り替え可能に連結された入力キャパシターであって、前記入力キャパシターが容量値Ｃ１を有する、入力キャパシターと、前記スイッチドキャパシターアレイ及び前記差動増幅器出力に連結された逐次比較型レジスターと、サンプリング間隔の定義と、転送間隔の定義と、アナログ・デジタル変換間隔の定義と、をそれぞれ行うためのタイミング制御論理信号を提供するように構成された論理信号発生器と、を含み、
前記サンプリング間隔中に、前記入力キャパシターの前記アナログ信号をサンプリングし、前記差動増幅器がオペアンプとして構成されることと、
前記転送間隔中に、Ｃ１／Ｃ２比を乗じた、前記入力キャパシターの前記サンプリングした信号を前記スイッチドキャパシターアレイに転送することであって、前記差動増幅器がオペアンプとして構成されることと、
前記差動増幅器をコンパレーターとして構成し、アナログ・デジタル変換間隔中に、逐次比較型プロトコルでの前記コンパレーター出力に従って前記逐次比較型レジスターに格納するために、前記キャパシターアレイの電圧をデジタル出力ビットに変換して、前記デジタル等価信号を提供することと、を含む、方法。
（項目１２）
複数のリード線であって、それぞれ少なくとも１つの電極を含む、複数のリード線と、
逐次比較型アナログ・デジタル変換器及び一体型スイッチドキャパシターアレイを含むアナログ・デジタル変換器であって、前記逐次変換型アナログ・デジタル変換器及び前記一体型スイッチドキャパシター増幅器が共通の差動増幅器を共有する、アナログ・デジタル変換器と、
１つ又は複数の電気パルスを生成するように構成されたパルス発生器であって、前記電気パルスが、少なくとも１つの電極に伝送されるように、前記パルス発生器が前記リード線に接続される、パルス発生器と、を含む、末梢埋め込み型神経刺激システム。
（項目１３）
逐次比較型レジスターを更に含む、項目１２に記載の末梢埋め込み型神経刺激システム。
（項目１４）
前記逐次比較型レジスターが論理信号発生器を含む、項目１３に記載の末梢埋め込み型神経刺激システム。
（項目１５）
第１期中にオペアンプとして動作するように前記差動増幅器に指示する第１信号を生成し、第２期中にコンパレーターとして動作するように前記差動増幅器に指示する第２信号を生成するように、論理信号発生器が構成された、項目１４に記載の末梢埋め込み型神経刺激システム。
（項目１６）
前記リード線と前記アナログ・デジタル変換器との間の入力キャパシターを更に含み、前記入力キャパシターが前記第１期中に充電される、項目１５に記載の末梢埋め込み型神経刺激システム。
（項目１７）
前記第１期中、かつ前記入力キャパシターの充電後に、前記入力キャパシターが放電され、電荷がスイッチドキャパシターアレイに転送される、項目１６に記載の末梢埋め込み型神経刺激システム。
（項目１８）
１つ又は複数の電気パルスを生成するように構成されたパルス発生器と、
１つ又は複数の電気パルスを出力するように設定された電極アレイと、
前記電極アレイの少なくとも１つの電極に関連付けられたアナログ信号をデジタル信号に変換するように構成された、アナログ・デジタル変換器であって、再構成可能な差動増幅器を含むアナログ・デジタル変換器と、
演算増幅器モードとコンパレーターモードとの間で前記差動増幅器を再構成するように構成されたコントローラと、を含む、埋め込み型電気刺激システム。
（項目１９）
前記アナログ・デジタル変換器が、共通の差動増幅器を共有する逐次比較型アナログ・デジタル変換器及びスイッチドキャパシター増幅器を含む、項目１８に記載の埋め込み型電気刺激システム。
（項目２０）
逐次比較型レジスターを更に含む、項目１９に記載の埋め込み型電気刺激システム。
（項目２１）
第１期中にオペアンプとして動作するように前記再構成可能な差動増幅器に指示する第１信号を生成し、第２期中にコンパレーターとして動作するように前記差動増幅器に指示する第２信号を生成するように、前記コントローラが構成された、項目１８に記載の埋め込み型電気刺激システム。
（項目２２）
前記リード線及び前記アナログ・デジタル変換器を連結する入力キャパシターを更に含み、前記入力キャパシターが前記第１期中に充電される、項目２１に記載の埋め込み型電気刺激システム。
（項目２３）
前記第１期中、かつ前記入力キャパシターの充電の後に、前記入力キャパシターが放電され、電荷がスイッチドキャパシターアレイに転送される、項目２２に記載の埋め込み型電気刺激システム。
（項目２４）
埋め込み型パルス発生器及び少なくとも１つの電極によって、神経に隣接する、又は神経にある体内組織に、少なくとも１つの電気パルスを送達することと、
演算増幅器モードで構成された差動増幅器を使用して、前記少なくとも１つの電気パルスのアナログ属性を感知することと、
コンパレーターモードで構成された前記差動増幅器を使用して、前記感知したアナログ属性をデジタル信号に変換することと、を含む、神経障害性疼痛の治療方法。
（項目２５）
前記少なくとも１つの電気パルスを送達することが、前記少なくとも１つの電気パルスを末梢神経に近接する、又は末梢神経にある周囲体組織に送達することを含む、項目２４に記載の方法。
（項目２６）
前記電気パルスが第１特性を有する、項目２４に記載の方法。
（項目２７）
前記デジタル信号が、短絡又は開回路の有無を示す、項目２６に記載の方法。
（項目２８）
第２特性を有する第２電気パルスを送達することを更に含み、前記第２電気パルスの前記第２特性が、前記電気パルス及び前記デジタル信号の前記第１特性に基づいている、項目２７に記載の方法。
（項目２９）
前記デジタル信号が、前記少なくとも１つの電極の電圧を示す、項目２６に記載の方法。
（項目３０）
第２特性を有する第２電気パルスを送達することを更に含み、前記第２電気パルスの前記第２特性が、前記電気パルス及び前記デジタル信号の前記第１特性に基づいている、項目２９に記載の方法。
【国際調査報告】
2016517674.tif 000009
2016517674.tif 000010
2016517674.tif 000011
2016517674.tif 000012
2016517674.tif 000013