(57)【要約】  本発明によるパッケージ構造（１００）は、少なくとも１つのマイクロエレクトロニクスデバイス（１０４）が配設されている、少なくとも１つの密封シールされたキャビティ（１０２）であって、当該キャビティが、基板（１０６）と、少なくとも１つのキャップ層（１０８）との間に形成されており、当該キャップ層を貫通する少なくとも１つの放出孔（１１０）が形成されているキャビティと、上記のキャップ層（１２０）上に配設され、上記の放出孔を密封封栓する少なくとも１つの金属材料部分と、上記のキャップ層上に配設され、少なくとも上記の放出孔の周囲で上記のキャビティの外部の雰囲気に対して拡散バリアを形成する、少なくとも１つの非金属材料から成る、少なくとも１つの拡散バリア（１１４）とを備える。【選択図】  図１
2016540655.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ構造（１００）であって、
少なくとも１つのマイクロエレクトロニクスデバイス（１０４）が配設されている、少なくとも１つの密封シールされたキャビティ（１０２）であって、当該キャビティ（１０２）が、基板（１０６）と、少なくとも１つのキャップ層（１０８）との間に形成されており、当該キャップ層を貫通する少なくとも１つの放出孔（１１０）が形成されているキャビティと、
前記キャップ層（１０８）上に配設され、前記放出孔（１１０）を密封封栓する少なくとも１つの金属材料部分（１２０，１２４）と、
前記キャップ層（１０８）上に配設され、少なくとも前記放出孔（１１０）の周囲で前記キャビティ（１０２）の外部の雰囲気に対して拡散バリアを形成する、少なくとも１つの非金属材料から成る、少なくとも１つの拡散バリア（１１４）と、
を備えることを特徴とするパッケージ構造。
【請求項２】
前記拡散バリア層（１１４）は、前記キャップ層（１０８）の外表面（１１６）の全体を覆い、および／または前記放出孔（１１０）の側壁（１１８）を覆い、および／または前記キャビティ（１０２）内に配設された前記キャップ層（１０８）の内表面（１２２）の少なくとも一部を覆うことを特徴とする、請求項１に記載のパッケージ構造。
【請求項３】
前記金属材料部分（１２４）は、少なくとも前記拡散バリア層（１１４）上、かつ前記キャップ層（１０８）全体および前記の放出孔（１１０）の上に配設された金属材料の層であり、または前記金属材料部分（１２０）は、前記拡散バリア層（１１４）の複数の部分が前記金属材料部分（１２０）によって覆われないように前記放出孔（１１０）の上およびその周囲に配設されていることを特徴とする、請求項１または２に記載のパッケージ構造。
【請求項４】
前記拡散バリア層（１１４）の非金属材料は、セラミック材料および／または酸化物材料であり、および／または前記拡散バリア層（１１４）の厚さは１０ｎｍ〜１００ｎｍであることを特徴とする、請求項１乃至３いずれか１項に記載のパッケージ構造。
【請求項５】
さらに前記放出孔（１１０）の側壁（１１８）の少なくとも一部を覆う中間層（１２８）を備え、かつ、もし前記拡散バリア層（１１４）が、前記放出孔（１１０）の側壁（１１８）も覆う場合は、当該中間層（１２８）の少なくとも一部は、前記放出孔（１１０）の側壁（１１８）と前記拡散バリア層（１１４）との間に配設されることを特徴とする、請求項１乃至４のいずれか１項に記載のパッケージ構造。
【請求項６】
少なくとも１つのマイクロエレクトロニクスデバイス（１０４）を少なくとも１つの密封シールされたキャビティ（１０２）にパッケージングする方法であって、少なくとも以下のステップ、
前記キャビティ（１０２）を基板（１０６）と少なくとも１つのキャップ層（１０８）との間に作製するステップであって、犠牲材料（１２６）および前記マイクロエレクトロニクスデバイス（１０４）が前記キャビティ（１０２）内に前記基板（１０６）と前記キャップ層（１０８）との間に配設されるようにするステップと、
前記キャップ層（１０８）を貫通して作製されている少なくとも１つの放出孔（１１０）を通って、前記犠牲材料（１２６）をエッチングするステップと、
少なくとも１つの非金属材料から成り、前記キャップ層（１０８）上に少なくとも前記放出孔（１１０）の周囲で前記キャビティ（１０２）の外部の雰囲気に対して拡散バリアを形成する、少なくとも１つの拡散バリア（１１４）を作製するステップと、
前記キャップ層（１０８）上に少なくとも１つの金属材料部分（１２０，１２４）を作製するステップであって、前記放出孔（１１０）を密封封栓するステップと、
を備えることを特徴とする方法。
【請求項７】
前記拡散バリア層（１１４）は、前記キャップ層（１０８）の外表面（１１６）全体の上に堆積され、および／または前記放出孔（１１０）の側壁（１１８）の上に堆積され、および／または前記キャビティ（１０２）内に配設された前記キャップ層（１０８）の内表面（１２２）の少なくとも一部の上に堆積されることを特徴とする、請求項６に記載の方法。
【請求項８】
前記金属材料部分（１２０，１２４）を作製するステップは、少なくとも１つの拡散バリア層（１１４）上、および前記キャップ層（１０８）および前記放出孔（１１０）の全体の上へ前記金属材料の層（１２４）を堆積するステップを備えることを特徴とする、請求項６または７に記載の方法。
【請求項９】
さらに、前記金属材材料の層（１２４）の堆積のステップの後に、前記金属材料の層（１２４）の少なくとも１つの残っている部分が、前記放出孔（１１０）の上および周囲に配設された金属材料部分（１２０）に対応し、前記拡散バリア層（１１４）の複数の部分が当該金属材料部分（１２０）によって覆われないように、前記金属材料の層（１２４）をエッチングするステップを備えることを特徴とする、請求項８に記載の方法。
【請求項１０】
前記金属材料の層（１２４）をエッチングするステップは、前記拡散バリア層（１１４）をエッチング停止層として用いて行われることを特徴とする、請求項９に記載の方法。
【請求項１１】
さらに、前記犠牲材料（１２６）をエッチングするステップと前記拡散バリア層（１１４）を作製するステップとの間に、前記放出孔（１１０）の側壁（１１８）の少なくとも一部を覆う中間層（１２８）を堆積するステップを備え、もし前記拡散バリア層（１１４）が、前記放出孔（１１０）の側壁（１１８）にも堆積される場合は、当該中間層（１２８）の少なくとも一部は、前記放出孔（１１０）の側壁（１１８）と前記拡散バリア層（１１４）との間に配設されることを特徴とする、請求項６乃至１０のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャビティにおける少なくとも１つのマイクロエレクトトロニクスデバイスのパッケージ構造に関し、このキャビティは、このキャビティにおけるマイクロエレクトトロニクスデバイスのシーリングの気密性、または密封性を改善する拡散バリア層を有するキャップを備えている。また本発明は、このパッケージ構造を得るためのパッケージング方法に関する。有利な点は、本発明が１つ以上のマイクロエレクトロニクスデバイスを封入するためのパッケージ工程の間に行われることであり、これらのマイクロエレクトロニクスデバイスは、ＭＥＭＳおよび／またはＭＯＥＭＳおよび／またはＮＥＭＳおよび／またはＮＯＥＭＳデバイス、あるいは音響型やセンサ型のデバイスであり、１つ以上のキャビティに管理された雰囲気で配置される。
【背景技術】
【０００２】
パッケージの仕様は、カプセル封止されるマイクロエレクトロニクスデバイスのタイプとそのアプリケーションに依存する。通常このパッケージは、デバイスの動きを許容しなければならず、したがって、ダイのソーイングまたは射出成型のような主に後工程の間で、このデバイスを動く部品の損傷から保護しなければならない。このパッケージのもう１つの機能は、上記のキャビティ内の雰囲気（圧力およびガス）をこのデバイスの寿命に渡って維持し、その性能を保証することである。
【０００３】
多種多様なマイクロエレクトロニクスデバイスは、そのデバイスの特定の周囲雰囲気を維持して、このデバイスの信頼性のある動作および／またはこのデバイスの特性内の動作を保証するために密封パッケージされなければならない。たとえばＭＥＭＳタイプの加速度計およびジャイロスコープは、これらのデバイスがカプセル封止されているキャビティ内での低圧力（たとえば１０〜１０-3ｍｂａｒ）を必要とする。
【０００４】
しかしながら、ＭＥＭＳタイプのＲＦスイッチは、充分な制動効果をもたらすような高圧力で動作する必要がある。たとえばこのようなＲＦ−ＭＥＭＳスイッチは、このようなデバイスの開放状態における場合のリンギング効果を最小にするために充分な制動力を発生するため、および／またはこのようなスイッチが閉じる場合のこの閉鎖の衝撃の力を最小とするためにフィルム押圧の制動力を発生するため、通常約１００ｍｂａｒより高い圧力で動作する必要がある。このようなデバイスがカプセル封止される雰囲気のガスまたは複数のガスの性質は、第一にこのデバイスの信頼性を保証するために管理される。ＭＥＭＳタイプのＲＦスイッチの場合、たとえば摩擦重合による抵抗接点の劣化を避けるため、または静電アクチュエータの場合、デバイスの誘電体の速い充電を避けるために、キャビティの雰囲気は有機溶媒および湿気が無いようにしなければならない。一般的には不活性ガスがこのような用途に最も適している。
【０００５】
このようなパッケージングで２つの異なる技術が知られている。１つ目のよく知られた技術は、キャップ移動であり、ここではキャップウェーハにおいて微細機械加工することによってキャビティが形成されたキャップウェーハが用いられており、上記のデバイスが配設されたサポートウェーハの上にこれを移動し、最後にこのキャップウェーハとサポートウェーハとの間のボンディング処理を行う。上記のマイクロエレクトロニクスデバイスがカプセル封止されている閉じたキャビティにおける管理された雰囲気（この雰囲気のガスまたは複数のガスの圧力および性質の管理）を得るために、このボンディングステップは、この管理された雰囲気で行われてよい。しかしながら、このプロセスの高温（たとえばガラスフリットボンディングは、３００℃より高い温度または３５０℃より高い温度で行われる。）および２つのウェーハをボンディングするために大きなシリコン領域が必要であるという重大な欠点がある（ある種類のマイクロエレクトロニクスデバイスはこのような高温に耐えられない）。
【０００６】
薄膜パッケージング（ＴＦＰ  "Thin Film packaging"、「薄膜キャッピング」"Thin Film Capping"とも呼ばれる。）は、キャップ移動パッケージングに比べて、パッケージ高さ、面積、サーマルバジェット、およびコストを低減することを可能とするもう１つの技術である。ＴＦＰ処理の間は、キャップは犠牲層の上に１つ以上の薄膜を堆積することによって生成され、この犠牲層はその後、このデバイスがカプセル封止されるキャビティを形成するために、このキャップを貫通して形成された放出孔（複数）を通ってエッチングされる。
【０００７】
この技術では、上記の犠牲層を取り除くために形成された放出孔（複数）を密封して閉鎖することが課題である。
【０００８】
上記のキャップの上にはこれらの放出孔を封止するためのポリマー層が堆積されてよい。しかしながらこれらの放出孔のこのような封止では、このポリマーのガス透過性のために、上記のキャビティ内部の雰囲気は外側の雰囲気（湿気、ガス組成）と共に変化し、低圧力を達成することができない。
【０００９】
代替として、放出孔を封鎖するためにＰＳＧ（phosphorous-doped silicate glass）層が用いられてよい。しかしながら、このＰＳＧ層をリフローするための高温硬化（すなわち９００℃）は手間のかかるものであり、このような温度はいくつかのＭＥＭＳのサーマルバジェットには適用できないものである。
【００１０】
高温を用いずに、また管理された性質のガスをキャビティ内部に有する、約１００ｍｂａｒ以上または約１０-3ｍｂａｒ以下の圧力で密封されたキャビティは、上述の封止プロセスでは作ることができなかった。
【００１１】
さらに、上記の放出孔の封鎖部がＰＶＤ（Physical Vapor Deposition）、ＣＶＤ（Chemical Vapor Deposition）、またはＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）タイプのＳｉＯ2等の鉱物材料の薄膜（厚さ１０μｍ未満）を含む場合、このキャビティ内部に捕獲された、ＰＥＣＶＤプロセス等のためのシランまたはＴＥＯＳのようなガスは、得られるパッケージの性能および／または信頼性を低下させる。さらに、堆積された層の密封性に限界があるので、これらの堆積処理を行うことができる圧力は限定されており、たとえば１０-3ｍｂａｒ〜１００ｍｂａｒとなっている。
【００１２】
特許文献１は、放出孔がこの放出孔の上に配置される封栓材料を用いて封栓され、そして次にキャップに、金属ベースであってよい追加のシーリング層が堆積される方法を開示している。金属層をシーリング層として使用することで、このキャビティの良好な気密性を得ることができる。
【００１３】
しかしながらこのような金属シーリングは、たとえば電気的コンタクト部（複数）のような導電性の部分が基板上にある場合は、回路短絡を生成し得る。さらにこの金属シーリングは、カプセル封止されたデバイスとＲＦ結合を形成し得る。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】欧州特許第１７０８９５８Ｂ１号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明の１つの目的は、上述の従来技術のパッケージ構造の欠点を避ける新たなパッケージ構造を提案することである。
【課題を解決するための手段】
【００１６】
以上より本発明は以下のものを備えるパッケージを提案する。
−少なくとも１つのマイクロエレクトロニクスデバイスが配設されている、少なくとも１つの密封シールされたキャビティであって、当該キャビティが、基板と、少なくとも１つのキャップ層との間に形成されており、当該キャップ層を貫通する少なくとも１つの放出孔が形成されているキャビティ。
−上記のキャップ層上に配設され、上記の放出孔を密封封栓する少なくとも１つの金属材料部分。
−上記のキャップ層上に配設され、少なくとも上記の放出孔の周囲で上記のキャビティの外部の雰囲気に対して拡散バリアを形成する、少なくとも１つの非金属材料から成る、少なくとも１つの拡散バリア。
【００１７】
金属材料は低い透過性（たとえば約１０-15ｇ／ｃｍ・ｓ・ｔｏｒｒ）を有するので、上記の金属材料部分（複数）を用いたこれらの放出孔の封栓は、これらの放出孔（複数）を密封封止することができ、これらの封栓された放出孔では良好な密封性が得られる。さらに、少なくともこれらの放出孔の周囲で拡散バリアを形成している上記の拡散バリア層は、これらの放出孔の周囲のキャップ層を貫通する拡散経路（これらの拡散経路は、たとえば上記の金属材料部分を生成するために行われる金属層のエッチングに起因し得る）を防ぐ。したがって上記のような非金属拡散バリアは、これらの放出孔の（キャップ層の全体を覆っている金属層に対向している）周囲で拡散経路を形成することなく、これらの放出孔の上および周囲に配置された金属材料部分を用いてこれらの放出孔を封栓することを可能とする。本発明によるパッケージ構造は、こうして１つ以上のマイクロエレクトロニクスデバイスを１つ以上の高信頼性の密封性キャビティにパッケージすることを可能とする。
【００１８】
もし上記のマイクロエレクトロニクスデバイスがＲＦ結合に敏感である場合、キャップ層全体を覆う金属シール層に比べ、上記の拡散バリア層が非金属材料（複数）で生成され、また上記の放出孔（複数）の封栓がこれらの放出孔の上および周囲に配置される金属材料部分（複数）を用いて、このキャップ層を貫通する拡散経路を形成することなく得られるので、このようなＲＦ結合を防ぐことができる。このパッケージ構造は、大部分のマイクロエレクトロニクスデバイスに適用可能である。さらに上記の非金属拡散バリア層はまた、上記の基板上に配設され得る導電性素子との短絡を、もしこの拡散バリア層がこれらの導電性素子と接触したとしても、防ぐことができる。
【００１９】
上記のマイクロエレクトロニクスデバイスは、ＭＥＭＳおよび／またはＭＯＥＭＳおよび／またはＮＥＭＳおよびまたはＮＯＥＭＳデバイスであってよく、および／または低コストのＴＦＰ技術を用いた長期間の雰囲気仕様（ジャイロスコープで必要な真空、またはＲＦスイッチで必要な高圧力）を要求するマイクロエレクトロニクスデバイスであってよい。
【００２０】
「キャップ層」なる表現は、上記のマイクロエレクトロニクスデバイスがパッケージされているキャビティのキャップを形成する層（複数）またこれらの層一部に対応すると理解すべきである。
【００２１】
上記の拡散バリア層は、上記のキャップ層の外表面の全体を覆っていてよく、および／または上記の放出孔の側壁を覆ってよく、および／または上記のキャビティ内に配設されたキャップ層の内表面の少なくとも一部を覆ってよい。
【００２２】
上記の金属材料部分は、少なくとも上記の拡散バリア層上、かつ上記のキャップ層全部および上記の放出孔の上に配設された金属材料の層であってよく、または上記の金属材料部分は、拡散バリア層の部分（複数）が上記の金属材料部分によって覆われないように上記の放出孔の上およびその周囲に配設されていてよい。もし上記のマイクロエレクトロニクスデバイスが寄生結合効果に敏感な場合、拡散バリア層の部分（複数）が上記の金属材料部分（複数）によって覆われないように、放出孔（複数）の周囲に配置された金属材料部分を用いたこれら放出孔の封栓は、このマイクロエレクトロニクスデバイスで起こり得る寄生結合効果を制限し、あるいは防ぐので、こうして特にこのマイクロエレクトロニクスデバイスがＭＥＭＳ型ＲＦスイッチのようなＲＦマイクロエレクトロニクスデバイスである場合、このこのマイクロエレクトロニクスデバイスの性能に顕著な影響を与えることを防ぐ。
【００２３】
上記の拡散バリア層の部分（複数）は、上記の金属材料部分と上記のキャップ層との間に配設されていてよい。
【００２４】
上記の拡散バリア層の非金属材料は、セラミック材料および／または酸化物材料であってよく、および／またはこの拡散バリア層の厚さは２，３ナノメータから１００ｎｍであってよく、好ましくは１０ｎｍから１００ｎｍであってよい。このように薄い拡散バリア層の使用は、上記の放出孔（複数）の形成用の容易なエッチング処理および低パッケージ高さをもたらす。
【００２５】
上記のパッケージ構造は、さらに上記の放出孔の側壁の少なくとも一部を覆う中間層を備え、かつ、もし上記の拡散バリア層が、この放出孔の側壁も覆う場合は、この中間層の少なくとも一部は、この放出孔の側壁と拡散バリア層との間に配設されてよい。この放出孔（複数）の側壁の少なくとも一部を覆うことによって、こうしてこのような中間層はこれらの放出孔（複数）の当初のサイズを小さくすることができ、これらの放出孔（複数）の上の拡散バリア層の堆積が小さなサイズとなるようにすることができる。
【００２６】
また本発明は、少なくとも１つのマイクロエレクトロニクスデバイスを少なくとも１つの密封シールされたキャビティにパッケージングする方法に関し、少なくとも以下のステップを備える。
−上記のキャビティを基板と少なくとも１つのキャップ層との間に作製するステップであって、犠牲材料および上記のマイクロエレクトロニクスデバイスがこのキャビティ内に当該基板と当該キャップ層との間に配設されるようにするステップ。
−上記のキャップ層を貫通して作製されている少なくとも１つの放出孔を通って、上記の犠牲材料をエッチングするするステップ。
−少なくとも１つの非金属材料から成り、少なくとも上記の放出孔の周囲で上記のキャビティの外部の雰囲気に対して拡散バリアを形成する、少なくとも１つの拡散バリアを上記のキャップ層上に作製するステップ。
−上記のキャップ層上に少なくとも１つの金属材料部分を作製し、上記の放出孔を密封封栓するステップ。
【００２７】
上記の拡散バリア層は、上記のキャップ層の外表面全体上に堆積されてよく、および／または上記の放出孔の側壁上に堆積されてよく、および／または上記のキャビティ内に配設されたキャップ層の内表面の少なくとも一部に堆積されてよい。
【００２８】
上記のキャップ層上に上記金属材料部分を作製するステップは、少なくとも上記の拡散バリア層上および上記のキャップ層および上記の放出孔全体の上へ上記金属材料の層を堆積するステップを備える。
【００２９】
本方法は、さらに、上記の金属材材料の層を堆積するステップの後に、上記の金属材料の層の少なくとも１つの残っている部分が、上記の放出孔の上および周囲に配設された金属材料部分に対応し、拡散バリア層の複数の部分がこの金属材料部分によって覆われないように、上記の金属材料の層をエッチングするステップを備える。上記の拡散バリア層は、上記の金属材料の層のエッチングの際のエッチング停止層として用いられてよい。
【００３０】
上記の金属材料の層をエッチングするステップは、この拡散バリア層をエッチング停止層として用いて行われてよい。
【００３１】
本方法は、さらに、上記の犠牲材料をエッチングするステップと上記の拡散バリア層を作製するステップとの間に、上記の放出孔の側壁の少なくとも一部を覆う中間層を堆積するステップを備えてよく、もし上記の拡散バリア層が、この放出孔の側壁にも堆積される場合は、この中間層の少なくとも一部は、この放出孔の側壁と拡散バリア層との間に配設されてよい。
【００３２】
本パッケージング方法は、複数のマイクロエレクトロニクスデバイスを複数のキャビティ内に密封シールするために有利にウェーハレベルで行うことができ、有利に管理された雰囲気で行うことができる。
【００３３】
上記の金属材料部分を作製するステップは、管理された雰囲気で行うことができる。この管理された雰囲気は、特定の圧力および特定のガス組成の雰囲気に相当する。当該圧力およびガス組成は、上記のマイクロエレクトロニクスデバイスのカプセル封止、またはパッケージングに要求されている仕様に合わせて選択されてよい。
【図面の簡単な説明】
【００３４】
以下のような添付した図を参照して、以下に示す例示的かつ限定目的でない実施形態例に基づいて本発明が容易に理解される。
【図１】本発明の第１の実施形態による、本発明の対象物であるパッケージ構造の側部から見た断面図を示す。
【図２】本発明の第２の実施形態による、本発明の対象物であるパッケージ構造の側部から見た断面図を示す。
【図３】本発明の第３の実施形態による、本発明の対象物であるパッケージ構造の側部から見た断面図を示す。
【図４Ａ】少なくとも１つのマイクロエレクトロニクスデバイスを、本発明の対象物である、少なくとも１つの密封封止されたキャビティ内にパッケージングする、１つの特定の実施形態の方法のステップを示す。
【図４Ｂ】少なくとも１つのマイクロエレクトロニクスデバイスを、本発明の対象物である、少なくとも１つの密封封止されたキャビティ内にパッケージングする、１つの特定の実施形態の方法のステップを示す。
【図４Ｃ】少なくとも１つのマイクロエレクトロニクスデバイスを、本発明の対象物である、少なくとも１つの密封封止されたキャビティ内にパッケージングする、１つの特定の実施形態の方法のステップを示す。
【図４Ｄ】少なくとも１つのマイクロエレクトロニクスデバイスを、本発明の対象物である、少なくとも１つの密封封止されたキャビティ内にパッケージングする、１つの特定の実施形態の方法のステップを示す。
【図４Ｅ】少なくとも１つのマイクロエレクトロニクスデバイスを、本発明の対象物である、少なくとも１つの密封封止されたキャビティ内にパッケージングする、１つの特定の実施形態の方法のステップを示す。
【図５】１つの変形実施例による、本発明の対象物であるパッケージ構造の一部を側部から見た断面図を示す。
【００３５】
異なる図で同一、同様または等価な部分は、以下の説明では、図面間の対応を分かり易くするために、同じ参照番号を有している。
【００３６】
これらの図では、分かり易くするために、それぞれの部分は必ずしも正確な寸法で示されていない。
【００３７】
これらの異なる可能性（代替および実施形態）は、互いに排他的に理解されるべきではなく、互いに組み合わせることが可能である。
【発明を実施するための形態】
【００３８】
第１の実施形態によるパッケージ構造１００の側面断面図を表す図１を参照する。
【００３９】
パッケージ構造１００は、密封封止されたキャビティ１０２を備え、このキャビティにはマイクロエレクトロニクスデバイス１０４がパッケージングされている。マイクロエレクトロニクスデバイス１０４は、ここではたとえばＭＥＭＳタイプのＲＦスイッチである。キャビティ１０２は、基板１０６またはウェーハと、この基板１０６上に作製された、このキャビティ１０２のキャップを形成しているキャップ層１０８との間に形成されている。基板１０６はここでは半導体ベースのものであり、たとえばシリコンから成っている。このキャップ層１０８は単層または複数層の積層体であり、たとえば約１μｍ〜１０μｍの厚さを有する層である。この第１の実施形態においては、キャップ層１０８はＳｉＯ2ベースまたはＳｉＮベースである。複数の放出孔１１０がこのキャップ層１０８を貫通して作製されており、さらに詳細には、キャビティ１０２の上壁を形成する、このキャップ層１０８の部分を貫通して作製されている。典型的には、各々の放出孔は、このキャップ層１０８の部分に対し平行（図１に示す平面（Ｘ，Ｙ）に対し平行）な平面において、約１μｍ〜５μｍの大きさを有する。これらの放出孔１１０は、基板１０６上に以前に作製されまたその上にキャップ層１０８が堆積された、犠牲材料をエッチングするために用いられる。基板１０６上に配設されている素子のアクセス部を形成するために、開口部１１２もキャップ層１０８を形成している層を貫通して作製されている。図１では、これらの開口部１１２が、キャビティ１０２の外に配設された、マイクロエレクトロニクスデバイス１０４の電気的コンタクト部（複数）１１３へのアクセス部を形成している。
【００４０】
拡散バリア層１１４は、キャップ層１０８の外面１１６の全体に配設されている。この拡散バリア層１１４は、放出孔１１０の側壁１１８に対しても配設されている。拡散バリア層１１４は、１つ以上の、低透過性の、たとえば１０-15ｇ／ｃｍ・ｓ・ｔｏｒｒ未満の非金属材料、好ましくはＡｌ2Ｏ3，ＺｒＯ2，またはＨｆＯ2等のセラミックおよび／または酸化物材料から作製されている。この拡散バリア層１１４は、上記の電気的接続部１１３がこれらの開口部１１２を通って接続することができるように、これらの開口部１１２がエッチングされている。この拡散バリア層１１４は、１つ以上の非金属材料を含み、この拡散バリア層１１４の複数の部分は、短絡を形成することなく上記の電気的接続部１１３と接触することができる。この拡散バリア層１１４の厚さは、１０ｎｍ〜１００ｎｍとなっている。
【００４１】
各々の放出孔１１０は、拡散バリア層１１４上に配設され、これらの放出孔１１０の上および周囲にある、複数の金属材料部分１２０で封栓されている。
【００４２】
図１に示すように、複数の金属材料部分１２０は、拡散バリア層１１４と接続されている。ここでこれらの金属材料部分１２０は、事前にエッチングされた金属層の残りの部分に対応し、たとえばＡｌベースの１μｍ〜３μｍの厚さ（Ｚ軸に平行な大きさ）を有し、またその上にこれらの部分１２０が（図１に示す平面（Ｘ，Ｙ）に対し平行に）作製されているキャップ層１０８の部分に対して平行な平面で、放出孔１１０の大きさに合わせて約５μｍ〜３０μｍの大きさを有している。このような複数の金属材料部分１２０を用いた複数の放出孔１１０の封栓は、これらの封栓された放出孔１１０での極めて小さなガス透過性を保証し、非常に信頼性の高い雰囲気のキャビティ１０２となる。
【００４３】
これらの放出孔１１０を封栓するためにキャップ層１０８の外表面１１６全体の上に形成された金属材料の層に比べ、それぞれ１つの放出孔１１０の上および周囲に配置された、分離された金属材料部分（複数）１２０によってこれらの放出孔１１０を封栓することは、寄生カップリング効果、たとえば上記のマイクロエレクトロニクスデバイス１０４とのＲＦカップリング効果を制限または防止することを可能とし、また、基板１０６上に配設された電気的コンタクト部１１３等の導電性素子との短絡を防止する。したがってこのマイクロエレクトロニクスデバイス１０４の上の金属材料部分（複数）１２０は、このマイクロエレクトロニクスデバイス１０４の性能に顕著な影響を与えない。
【００４４】
さらに放出孔が拡散バリア層無しに直接金属材料部分（複数）によって封栓されるパッケージ構造に比べ、本発明によるパッケージ構造の作り方では、上記の拡散バリア層１１４が、こうして形成されたキャビティ１０２の密封性を高める。実際もし放出孔を封栓するために用いられた金属材料が良好な拡散バリアの特性（たとえば１０-15ｇ／ｃｍ・ｓ・ｔｏｒｒより大きい透過性）を有していても、複数の金属材料部分を形成するための金属層のパターニングは、キャップ層を貫通する拡散経路（複数）を形成し、もしこの金属層のエッチングされた部分の下に、これらの金属材料部分に隣接した拡散バリア層が全く存在していなければ、これは外部の雰囲気が貫通し得るキャップ層の領域になり、こうしてキャビティに到達し得る。したがってこれらの拡散経路はキャビティの信頼性を低下させる。
【００４５】
これらの拡散経路は、少なくとも上記の金属材料部分（複数）１２０に隣接したキャップ層１０８を覆う上記の拡散バリア層１１４によって避けられる。なおここではこの拡散バリア層はキャップ層１０８全体を覆っている。
【００４６】
キャップ層を形成するために用いられる層を貫通する開口部１１２等の開口部のエッチングは、これらの開口部に隣接したキャップ層を貫通する拡散経路も生成し得る。この拡散バリア層１１４は、これらの開口部１１２に隣接したキャップ層１０８も覆っているので、これらの開口部１１２に隣接した拡散経路も避けられる。
【００４７】
ここで第２の実施形態によるパッケージ構造１００の側面断面図を表す図２を参照する。
【００４８】
図１に関連して上記で説明したパッケージ構造１００に比べ、この第２の実施形態によるパッケージ構造１００は、キャップ層１０８の外表面１１６全体の上および放出孔（複数）１１０の側壁１１８の上に形成された拡散バリア層１１４を備えるが、ただしこのキャビティ１０２の内側に配設されているキャップ層１０８の表面である、このキャップ層１０８の内面１２２全体の上も覆っている。この第２の実施形態においては、拡散バリア層１１４は、キャビティ１０２内部に配設されているマイクロエレクトロニクスデバイス１０４の表面の上にも形成されており、こうしてこのマイクロエレクトロニクスデバイス１０４の汚染（アウトガス、粒子等）が防止される。
【００４９】
このようなキャップ層１０８の両側を覆う拡散バリア層１１４は、原子層堆積（ＡＬＤ）を実行することで堆積することができ、放出孔１１０が、たとえば１より大きい高アスペクト比（このアスペクト比とは放出孔の幅と高さの比である）を有する場合有利に作製される。
【００５０】
ここで第３の実施形態によるパッケージ構造１００の側面断面図を表す図３を参照する。
【００５１】
図１に関連して上記に説明したパッケージ構造１００に比べ、放出孔（複数）１１０は、複数の金属材料部分１２０によって封栓されておらず、金属材料の１つの単層１２４によって全ての放出孔１１０が覆われており、またキャップ層１０８全体の上に配置されている拡散バリア層１１４を覆っている。この第３の実施形態は、マイクロエレクトロニクスデバイス１０４が金属材料の存在によって影響を受けないかもしくはあまり影響を受けない場合に、たとえばこのデバイス１０４に隣接して配設された金属層とのＲＦカップリングで影響を受けない場合に、実施することができる。
【００５２】
ここで特別な実施形態による、密封シールされたキャビティ１０２におけるマイクロエレクトロニクスデバイス１０４をパッケージングするための方法を示す図４Ａ〜４Ｅを参照する。図４Ａ〜４Ｅは、この方法で作製されたパッケージ構造を側面から見た断面図である。ここで得られているパッケージ構造は、図１に関連して上記で説明されたパッケージ構造１００に対応する。
【００５３】
図４Ａに示すように、このマイクロエレクトロニクスデバイス１０４は、まず基板１０６の上に作製される。次にデバイス１００はＴＦＰ処理を実行することでカプセル封止される。基板１０６およびデバイス１０４の上に犠牲材料１２６が作製される。
【００５４】
この犠牲材料１２６は、デバイス１０４がカプセル封止されることになるキャビティ１０２の体積に、この犠牲材料１２６の体積が対応するように形成される。次にキャップ層１０８を形成するために用いられる層１０７が基板１０６上、デバイス１０４上、そして犠牲材料１２６上に堆積される。この犠牲材料１２６は、デバイス１０４および層１０７の材料を損傷せずに、これを選択的にエッチングすることができるように選択されている（たとえば、層１０７がＳｉＯ2ベースの場合、この犠牲材料は、Ｓｉベースであってよい）。
【００５５】
次に放出孔（複数）１１０が層１０７を貫通してエッチングされ、特に、その中にデバイス１０４がカプセル封止されるキャビティ１０２の上壁を形成することになる層１０７の一部を貫通してエッチングされる。たとえばこれらの放出孔１１０は円形であり、すなわち各々は層１０７の外表面に平行な平面における円盤形状の断面を有する。つぎに犠牲材料１２６がこれらの放出孔１１０を通ってエッチングされ、その中にマイクロエレクトロニクスデバイス１０４が配設されるキャビティ１０２が形成される。キャビティ１０２を形成する層１０７の一部は、キャップ層１０８に対応する。デバイス１０４の、このキャビティ１０２にカプセル封止されない部分（電気的コンタクト部等）へのアクセス部を形成するために、または基板１０６の上に配設された素子へのアクセス部を形成するために、他の開口部（複数）１１２が層１０７を貫通してエッチングされてよい。図４Ｂでは、層１０７を貫通して作製された２つの開口部１１２が、デバイス１０４の電気的コンタクト部１１３への電気的アクセス部を形成している。キャップ層１０８のみが基板１０６の上に保持されるように、層１０７をエッチングすることも可能である。
【００５６】
次に拡散バリア層１１４が、たとえばＡＬＤ，ＰＶＤ，ＰＥＣＶＤ，またはパルスレーザー堆積によって、上記で得られた構造体の上に堆積され、特にキャップ層１０８の外表面１１６全体の上に、および放出孔１１０の側壁１１８に対して堆積される。ＡＬＤは、有利には、拡散バリア層１１４の高均質性が要求される場合に実行され、および／またはもしこの拡散バリア層１１４が、少なくともキャップ層１０８の内側表面１２２の一部の上および／またはマイクロエレクトロニクスデバイス１０４上にも堆積される場合に実行される。ここでこの拡散バリア層１１４は、開口部（複数）１１２の上、およびこれらの開口部１１２に隣接して基板１０６の上に配設されている層１０７の残りの部分の上にも堆積される。次に金属材料の層１２４が、たとえばＰＶＤによってこの拡散バリア層１１４の上に堆積され、こうしてこれらの放出孔１１０が封栓される（図４Ｃ）。この金属材料の層１２４を堆積するステップは、有利には管理された雰囲気下で実行され、たとえば真空（典型的に１０-4〜１０-6ｍｂａｒ）から１００ｍｂａｒあるいはこれ以上の圧力を用い、および／または、その中にマイクロエレクトロニクスデバイス１０４がカプセル封止されるキャビティ１０２の内側の管理された雰囲気を得るために、特定のガス雰囲気（典型的には不活性ガスすなわち窒素またはアルゴン等）を用いて実行される。
【００５７】
図４Ｄに示すように、次に金属材料の層１２４が、残っている金属材料部分（複数）１２０が放出孔（複数）１１０の各々の栓を形成するように、エッチングされる。このような金属材料部分（複数）１２０を用いて、マイクロエレクトロニクスデバイス１０４とのＲＦカップリングが避けられる。このエッチングステップの間に、拡散バリア層１１４がエッチング停止層として用いられる。変形例として、金属材料の層１２４は、図３に関連して上記で説明したように、この層の残っている部分がキャップ層１０８の全体を覆うように、エッチングされてよい。
【００５８】
最後に、図４Ｅに示すように、拡散バリア層１１４の一部（複数）がエッチングされ、ここでは開口部１１２に配置された電気的コンタクト部１１３へのアクセス部が形成される。
【００５９】
拡散バリア層１１４の残っている部分（複数）は、キャップ領域全体を覆って、開口部（複数）１１２からのいかなる拡散も防止し、および／または金属材料部分（複数）１２０に隣接したキャップ層１０８の領域からのいかなる拡散も防止する。
【００６０】
上記で説明した方法は、有利にはウェーハレベルで実行され、すなわち基板１０６の上で、上記のパッケージ構造１００と同様な複数のパッケージ構造を作製するために実行される。こうしてコスト効率のよいパッケージ工程が得られる。
【００６１】
すべての上述の実施形態において、もし（平面（Ｘ，Ｙ）に平行な）キャップ層１０８の外表面１１６の平面における放出孔１１０の大きさが大きい場合、（たとえば犠牲材料１２６の部分の大きさが大きい場合、この犠牲材料をエッチングするために）たとえば２μｍより大きい場合、少なくとも放出孔（複数）１１０の側壁１１８の一部の上に、これらの放出孔１１０の大きさを低減するために、上記の拡散バリア層を堆積する前に、ピンチング層（pinching layer）と呼ばれる中間層を堆積することが可能である。たとえばもし放出孔（複数）１１０の元々の大きさが約２μｍである場合、このような中間層はこれらの大きさを約１μｍまで低減することができる。次に拡散バリア層１１４が、この中間層の上に堆積され、これらの放出孔１１０の上にこれらの穴を封栓する金属材料が形成され、こうしてこれらの当初の大きさと比較して低減されたものとなる。このような中間層は非金属材料、たとえばＳｉＯ2等の酸化物から成り、堆積される材料の均質性に応じて１μｍ〜３μｍの厚さを有する。図５は、側壁１１８の一部を覆い、またキャップ層１０８の上に堆積された、このような中間層１２８を有する放出孔１１０を示す。
【００６２】
さらに上記のすべての実施形態において、低真空仕様あるいは高信頼性を実現するために、ゲッター材料がキャビティ１０２内に追加されてよい。
【図１】
2016540655.tif 000003
【図２】
2016540655.tif 000004
【図３】
2016540655.tif 000005
【図４Ａ】
2016540655.tif 000006
【図４Ｂ】
2016540655.tif 000007
【図４Ｃ】
2016540655.tif 000008
【図４Ｄ】
2016540655.tif 000009
【図４Ｅ】
2016540655.tif 000010
【図５】
2016540655.tif 000011
【手続補正書】
【提出日】平成28年8月2日(2016.8.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パッケージ構造（１００）であって、
少なくとも１つのマイクロエレクトロニクスデバイス（１０４）が配設されている、少なくとも１つの密封シールされたキャビティ（１０２）であって、当該キャビティ（１０２）が、基板（１０６）と、少なくとも１つのキャップ層（１０８）との間に形成されており、当該キャップ層を貫通する複数の放出孔（１１０）が形成されているキャビティと、
前記複数の放出孔（１１０）の各々の上および周囲の前記キャップ層（１０８）上に配設され、前記複数の放出孔（１１０）の各々を個々に密封封栓する分離された複数の金属材料部分（１２０）と、
前記キャップ層（１０８）上に配設され、少なくとも前記複数の放出孔（１１０）の周囲で前記キャビティ（１０２）の外部の雰囲気に対して拡散バリアを形成する、少なくとも１つの非金属材料から成る、少なくとも１つの拡散バリア（１１４）と、
を備え、
前記拡散バリア層（１１４）の複数の部分が前記複数の金属材料部分（１２０）によって覆われていないことを特徴とするパッケージ構造。
【請求項２】
前記拡散バリア層（１１４）は、前記キャップ層（１０８）の外表面（１１６）の全体を覆い、および／または前記複数の放出孔（１１０）の側壁（１１８）を覆い、および／または前記キャビティ（１０２）内に配設された前記キャップ層（１０８）の内表面（１２２）の少なくとも一部を覆うことを特徴とする、請求項１に記載のパッケージ構造。
【請求項３】
前記拡散バリア層（１１４）の非金属材料は、セラミック材料および／または酸化物材料であり、および／または前記拡散バリア層（１１４）の厚さは１０ｎｍ〜１００ｎｍであることを特徴とする、請求項１または２に記載のパッケージ構造。
【請求項４】
さらに前記複数の放出孔（１１０）の側壁（１１８）の少なくとも一部を覆う中間層（１２８）を備え、かつ、もし前記拡散バリア層（１１４）が、前記放出孔（１１０）の側壁（１１８）も覆う場合は、当該中間層（１２８）の少なくとも一部は、前記複数の放出孔（１１０）の側壁（１１８）と前記拡散バリア層（１１４）との間に配設されることを特徴とする、請求項１乃至３のいずれか１項に記載のパッケージ構造。
【請求項５】
少なくとも１つのマイクロエレクトロニクスデバイス（１０４）を少なくとも１つの密封シールされたキャビティ（１０２）にパッケージングする方法であって、少なくとも以下のステップ、
前記キャビティ（１０２）を基板（１０６）と少なくとも１つのキャップ層（１０８）との間に作製するステップであって、犠牲材料（１２６）および前記マイクロエレクトロニクスデバイス（１０４）が前記キャビティ（１０２）内に前記基板（１０６）と前記キャップ層（１０８）との間に配設されるようにするステップと、
前記キャップ層（１０８）を貫通して作製されている複数の放出孔（１１０）を通って、前記犠牲材料（１２６）をエッチングするステップと、
少なくとも１つの非金属材料から成り、前記キャップ層（１０８）上に少なくとも前記複数の放出孔（１１０）の周囲で前記キャビティ（１０２）の外部の雰囲気に対して拡散バリアを形成する、少なくとも１つの拡散バリア（１１４）を作製するステップと、
前記複数の放出孔（１１０）の各々の上および周囲の前記キャップ層（１０８）上に分離された複数の金属材料部分（１２０）を作製するステップであって、前記複数の放出孔（１１０）の各々を密封封栓し、前記拡散バリア層（１１４）の複数の部分が分離された前記複数の金属材料部分（１２０）によって覆われないようにするステップと、
を備えることを特徴とする方法。
【請求項６】
前記拡散バリア層（１１４）は、前記キャップ層（１０８）の外表面（１１６）全体の上に堆積され、および／または前記複数の放出孔（１１０）の側壁（１１８）の上に堆積され、および／または前記キャビティ（１０２）内に配設された前記キャップ層（１０８）の内表面（１２２）の少なくとも一部の上に堆積されることを特徴とする、請求項５に記載の方法。
【請求項７】
前記分離された複数の金属材料部分（１２０）を作製するステップは、少なくとも１つの拡散バリア層（１１４）上、および前記キャップ層（１０８）および前記複数の放出孔（１１０）の全体の上へ前記金属材料の層（１２４）を堆積するステップと、
前記金属材料の層（１２４）の複数の残っている部分が、前記複数の金属材料部分（１２０）に対応するように前記金属材料の層（１２４）をエッチングするステップと、
を備えることを特徴とする、請求項５または６に記載の方法。
【請求項８】
前記金属材料の層（１２４）をエッチングするステップは、前記拡散バリア層（１１４）をエッチング停止層として用いて行われることを特徴とする、請求項７に記載の方法。
【請求項９】
さらに、前記犠牲材料（１２６）をエッチングするステップと前記拡散バリア層（１１４）を作製するステップとの間に、前記複数の放出孔（１１０）の側壁（１１８）の少なくとも一部を覆う中間層（１２８）を堆積するステップを備え、もし前記拡散バリア層（１１４）が、前記複数の放出孔（１１０）の側壁（１１８）にも堆積される場合は、当該中間層（１２８）の少なくとも一部は、前記複数の放出孔（１１０）の側壁（１１８）と前記拡散バリア層（１１４）との間に配設されることを特徴とする、請求項５乃至８のいずれか１項に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
以上より本発明は以下のものを備えるパッケージを提案する。
−少なくとも１つのマイクロエレクトロニクスデバイスが配設されている、少なくとも１つの密封シールされたキャビティであって、当該キャビティが、基板と、少なくとも１つのキャップ層との間に形成されており、当該キャップ層を貫通する複数の放出孔が形成されているキャビティ。
−これらの複数の放出孔の各々の上および周囲の上記のキャップ層上に配設され、上記の複数の放出孔の各々を密封封栓する分離された複数の金属材料部分。
−上記のキャップ層上に配設され、少なくとも上記の複数の放出孔の周囲で上記のキャビティの外部の雰囲気に対して拡散バリアを形成する、少なくとも１つの非金属材料から成る、少なくとも１つの拡散バリア。
ここで上記の拡散バリア層の複数の部分は、上記の金属材料部分によって覆われていない。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
また本発明は、少なくとも１つのマイクロエレクトロニクスデバイスを少なくとも１つの密封シールされたキャビティにパッケージングする方法に関し、少なくとも以下のステップを備える。
−上記のキャビティを基板と少なくとも１つのキャップ層との間に作製するステップであって、犠牲材料および上記のマイクロエレクトロニクスデバイスがこのキャビティ内に当該基板と当該キャップ層との間に配設されるようにするステップ。
−上記のキャップ層を貫通して作製されている複数の放出孔を通って、上記の犠牲材料をエッチングするするステップ。
−少なくとも１つの非金属材料から成り、少なくとも上記の複数の放出孔の周囲で上記のキャビティの外部の雰囲気に対して拡散バリアを形成する、少なくとも１つの拡散バリアを上記のキャップ層上に作製するステップ。
−上記の複数の放出孔の各々の上および周囲の上記のキャップ層上に複数の金属材料部分を作製し、上記の複数の放出孔を密封封栓し、上記の拡散バリア層の複数の部分が上記の分離された複数の金属材料部分によって覆われないようにするステップ。
【国際調査報告】
2016540655.tif 000012
2016540655.tif 000013