(57)【要約】  画像センサにおいて、ピクセルの光感応要素によって収集された電荷（電子）を蓄積する、ピクセルの蓄積ノードＮＳの実効静電容量は、蓄積ノードに接続されたフォロワトランジスタＴ３の供給ＶＲＥＦＰに影響を与えるフィードバックループ１００を用いて、蓄積ノードの見掛けの静電容量がループの利得ＧＬに依存するような方法で変更される。利得を変更することによって、蓄積ノードの静電容量、ひいては、この静電容量に逆比例する電荷／電圧変換係数が変更される。
2016536949.tif 000002
【特許請求の範囲】
【請求項１】
アクティブピクセルを備える画像センサであって、ピクセルおよび読み取り回路を備え、各ピクセルは、少なくとも１つの光感応要素、前記光感応要素によって発生された電荷の蓄積のための容量性ノード（ＮＳ）、およびフォロワトランジスタ（Ｔｆ）を有し、前記フォロワトランジスタ（Ｔｆ）のゲート（ｇ）は前記蓄積ノードに接続され、前記フォロワトランジスタ（Ｔｆ）のソース（ｓ）は、列導体（Ｃｏｌｉ）であって、それ自体が読み取り回路（ＡＤＣ）に接続される列導体（Ｃｏｌｉ）に接続され、前記フォロワトランジスタ（Ｔｆ）のドレイン（ｄ）は供給電圧（ＶＲＥＦＰ）を受ける、画像センサにおいて、フィードバックループ（１００）が設けられ、前記ループは、前記列導体（ＣＯＬ）に接続される入力（１０１）、および前記フォロワトランジスタの前記供給電圧を提供するために前記フォロワトランジスタの前記ドレインに接続される出力（１０２）を有することと、受光された照度の関数として前記フィードバックループの挙動を変更するための手段が設けられることとを特徴とする、画像センサ。
【請求項２】
前記ループの前記挙動が、前記受光された照度の関数として前記ループを有効または無効にすることによって変更されることを特徴とする、請求項１に記載の画像センサ。
【請求項３】
前記ループの動作が、前記受光された照度の関数として前記ループの利得（ＧＬ）を変更することによって変更されることを特徴とする、請求項２に記載の画像センサ。
【請求項４】
前記ループの前記利得が正の値と負の値との間で変更されることを特徴とする、請求項３に記載の画像センサ。
【請求項５】
前記ループの前記挙動を変更するために用いられる前記受光された照度が、前記センサによって受光された全照度であることを特徴とする、請求項１〜４のいずれか一項に記載の画像センサ。
【請求項６】
前記ループの前記挙動を変更するために用いられる前記受光された照度が、前記ピクセルによって受光された照度であることを特徴とする、請求項１〜４のいずれか一項に記載の画像センサ。
【請求項７】
前記ループの前記挙動が、前記蓄積ノードの前記電荷が読み取られるときに前記列導体上に存在する電圧の関数として変更され、前記電圧は、前記ピクセルによって受光された前記照度を表すことを特徴とする、請求項６に記載の画像センサ。
【請求項８】
各ピクセルが、前記蓄積ノードを再初期化する段階（ＲＳ−ＮＳ）の後の電荷転送段階（ＴＲＡ）の間に、前記ピクセルの前記光感応要素によって収集された前記電荷を前記容量性蓄積ノード（ＮＳ）へ転送するための転送トランジスタ（Ｔ１）を備える、請求項１〜７のいずれか一項に記載の画像センサにおいて、前記蓄積ノードを再初期化する前記段階の間に前記フィードバックループが無効にされることを特徴とする、画像センサ。
【請求項９】
前記フィードバックループ（１００）が、負の利得（Ｇ１）を有する第１の増幅器（ＡＭＰ１）であって、その入力（ｅ１）において前記列導体に接続される、第１の増幅器（ＡＭＰ１）と、負の利得（Ｇ２）を有する第２の増幅器（ＡＭＰ２）であって、その入力（ｅ’１）において前記第１の増幅器の前記出力（Ｓ１）に接続される、第２の増幅器（ＡＭＰ２）と、前記２つの増幅器の前記出力（Ｓ１、Ｓ２）を受信するコンパレータ（ＣＯＭＰ）であって、その出力において、前記第１の増幅器の前記出力（Ｓ１）または前記第２の増幅器の前記出力（Ｓ２）のいずれかを前記フォロワトランジスタの前記ドレイン（ｄ）へ案内するための経路選択手段（ＳＷ）のための制御信号（Ｓｃ）を提供する、コンパレータ（ＣＯＭＰ）とを備えることを特徴とする、請求項１に記載の画像センサ。
【請求項１０】
前記第１の増幅器が、入力キャパシタ（Ｃ１１）によって前記列導体に接続される第１の入力（ｅ１）と、第１の基準電圧（ＶＲＥＦ１）に接続される第２の入力（ｅ２）と、フィードバックキャパシタ（Ｃ１２）と、前記蓄積ノードを初期化する段階の間に前記フィードバックキャパシタを短絡させるためのスイッチとを備え、および前記第２の増幅器が、入力キャパシタ（Ｃ２１）によって前記列導体に接続される第１の入力（ｅ’１）と、第２の基準電圧（ＶＲＥＦ２）に接続される第２の入力（ｅ’２）と、フィードバックキャパシタ（Ｃ２２）と、前記蓄積ノードを初期化する段階の間に前記フィードバックキャパシタを短絡させるためのスイッチとを備える、請求項９に記載の画像センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の分野は、シリコンベースの画像センサ、マトリックスセンサおよび線形センサの両方の分野であり、それらのダイナミックレンジを改善することが意図される。
【背景技術】
【０００２】
センサのダイナミックレンジはデシベル（ｄＢ）単位で表され、出力において観察可能である、低照度に対応する最も弱い信号を決定するセンサの背景ノイズレベルに対する、高照度に対応する最も強い信号の比によって定義される。この背景ノイズレベルは、センサの技術およびピクセルを読み取るための電子システムの特性に依存する。大きいシーンダイナミックレンジを有するセンサという用語は概ね、ダイナミックレンジが８０ｄＢよりも大きいセンサを指す。
【０００３】
センサのダイナミックレンジは、ピクセルに固有の特性およびその構造、特に、光子を電子に変換するその能力、すなわち、量子効率、および収集された電子を電圧に変換するその能力、すなわち、電荷／電圧変換利得、ならびにピクセルの下流の読み取り回路に固有の特性：読み取り回路の利得、および読み取り回路のアナログ／デジタル変換器によって許容可能な電圧の偏位に依存する。このダイナミックレンジはまた、技術的要因によっても制約を受ける。ピクセルが形成される光感応領域内では、これは、とりわけ、ピクセルのフィルファクタ、すなわち、ピクセルの総表面積に対するピクセルの光感応領域の比に関連し、光感応領域の周りの周辺領域内では、これは、読み取り回路のために利用可能なシリコンの表面積に関連する。変換速度および電力消費も考慮されなければならない。
【０００４】
８０、８４、９０ｄＢまたはそれを超える大きいシーンダイナミックレンジを提供するセンサを製作することを追及する場合には、センサの積分期間の間に大量の電荷を蓄積することを可能にするピクセル構造を有することが必要になる。そうしなければ、高照度で照明されたピクセルのレベルにおいて、測定システムを飽和させるリスクがある。しかし、このときには、電圧への電荷の変換の利得は比較的低くなければならない。そうしなければ、読み取り回路およびアナログ／デジタル変換回路は飽和することになる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、高照度の場合には飽和を回避し、低照度の場合には十分に高い電荷／電圧変換利得を維持するために、受光された照度に適合されることができる利得を得るべく、ピクセルの電荷／電圧変換利得を調整するための解決策を提供することである。
【課題を解決するための手段】
【０００６】
シリコンベースのアクティブピクセルを備えるセンサのピクセルの基本構造は以下のものを備える：
−  光感応要素の固有静電容量によって形成されるか、または（４つ以上のトランジスタピクセルを備える）中間蓄積ノードを含むアクティブピクセル構造において、電荷転送トランジスタによって光感応要素に接続される別個のキャパシタによって形成され得る、ピクセルの光感応要素によって収集された電荷（電子）を蓄積する容量性蓄積ノード、ならびに
−  この蓄積ノードに接続されるフォロワトランジスタであって、その出力において蓄積ノード上の電荷量を表す電圧レベルを提供する、フォロワトランジスタ。
【０００７】
本発明が基づく技術的解決策は、蓄積ノードに接続されたフォロワトランジスタの供給に影響を与えるフィードバックループを用いることによって、蓄積ノードの見掛けの静電容量がループの利得に依存するような方法でピクセルの蓄積ノードの実効静電容量を変更することに主に依拠する。利得を変更することによって、蓄積ノードの静電容量、ひいては、この静電容量に逆比例する電荷／電圧変換係数が変更される。
【０００８】
蓄積ノードの実効静電容量のこの変更は、実効静電容量が、蓄積ノードの固有静電容量、蓄積ノードに接続されたフォロワトランジスタのゲート／ソース静電容量およびゲート／ドレイン静電容量の和であり、これらの後者の２つの静電容量が各々、ミラー効果によって蓄積ノードと並列にそれぞれの重み付け係数を付してもたらされ、重み付け係数が、ゲート／ドレイン静電容量について、フォロワトランジスタの利得およびフィードバックループの利得に依存するという事実によって主に生じる。
【０００９】
したがって、本発明は、アクティブピクセルを備える画像センサであって、ピクセルおよび読み取り回路を備え、各ピクセルは、少なくとも１つの光感応要素、この光感応要素によって発生された電荷の蓄積のためのノード、およびフォロワトランジスタを有し、フォロワトランジスタのゲートは蓄積ノードに接続され、フォロワトランジスタのソースは、列導体であって、それ自体が読み取り回路に接続される列導体に接続され、フォロワトランジスタのドレインは供給電圧を受ける、画像センサにおいて、フィードバックループが設けられ、このループは、列導体に接続される入力、およびフォロワトランジスタの供給電圧を提供するためにフォロワトランジスタのドレインに接続される出力を有することと、受光された照度の関数としてフィードバックループの挙動を変更するための手段が設けられることとを特徴とする、画像センサを提供する。
【００１０】
フィードバックループの挙動は、受光された照度の関数としてループを有効または無効にすることによって変更されてもよい。代替的に、それは、受光された照度の関数としてループの利得を変更することによって変更されてもよい。
【００１１】
いずれの場合においても、受光された照度は、センサによって受光された全照度であってもよいか、またはそれは、ピクセル自体によって受光された照度であってもよい。
【００１２】
照度がセンサの全照度である場合、全照度の自動検出、およびこの検出の関数としてループの挙動に対する操作を提供することが可能であるか、あるいは、ユーザによる手動操作を提供することが可能である。ユーザは、高照度モードに入ることを望むのか、または低照度モードに入ることを望むのかを決定し、その結果、利得を変更するか、またはループを有効もしくは無効にする。
【００１３】
他方で、照度が他のピクセルから独立したピクセル自体によって受光された照度である場合、ループの挙動は、好ましくは、蓄積ノードの電荷が読み取られるときに列導体上に存在する電圧の関数として変更されることになる。なぜなら、この電圧は、ピクセルによって受光された照度を表すためである。例えば、列上に存在する電圧レベルに従って、異なるループ利得が選ばれることになる。
【００１４】
特に、ループ利得は正または負であってもよい。それが負である場合には、それは蓄積ノードの実効静電容量を増大させ、その結果、電荷／電圧変換係数を減少させる。それが正である場合には、それは蓄積ノードの実効静電容量を減少させ、電荷／電圧変換係数を大幅に増大させる。したがって、好ましくは、受光された照度の関数としてループ利得を正または負にするための準備がなされてもよい。
【００１５】
フィードバックループは好ましくは、光感応要素から蓄積ノードへの電荷の転送の前における、蓄積ノードを再初期化する段階の間に無効にされる。
【００１６】
好ましくは、フィードバックループは、負の利得を有する第１の増幅器であって、その入力が列導体に接続される、第１の増幅器と、負の利得を有する第２の増幅器であって、その入力が第１の増幅器の出力に接続される、第２の増幅器と、２つの増幅器の出力にそれぞれ接続される２つの入力を有するコンパレータと、コンパレータによって制御される経路選択手段であって、第１の増幅器の出力または第２の増幅器の出力のいずれかをフォロワトランジスタのドレインへ案内するための経路選択手段とを備える。
【００１７】
好ましくは、第１の増幅器は、第１の基準電圧に接続される第１の入力と、入力キャパシタに接続される第２の入力と、フィードバックキャパシタと、蓄積ノードを初期化する段階の間にフィードバックキャパシタを短絡させるためのスイッチとを備え、および第２の増幅器は、第２の基準電圧に接続される第１の入力と、入力キャパシタに接続される第２の入力と、フィードバックキャパシタと、蓄積ノードを初期化する段階の間にフィードバックキャパシタを短絡させるためのスイッチとを備える。
【００１８】
提案される解決策はピクセルのフィルファクタに影響を与えない。これはさらなる利点となる。
【００１９】
本発明の他の特徴および利点が、示唆として、限定を含意することなく提供される以下の詳細な説明において、添付の図面を参照しつつ示される。
【図面の簡単な説明】
【００２０】
【図１ａ】従来技術に係る、４つのトランジスタを備えるＣＭＯＳセンサピクセルの基本構造を示す。
【図１ｂ】従来技術に係る、４つのトランジスタを備えるＣＭＯＳセンサピクセルを読み取るための関連シーケンス信号を示す。
【図２】本発明に係る、ピクセル列の導体と、これらのピクセルのフォロワトランジスタのドレインとの間のフィードバックループを示す。
【図３】本発明に係る、負の利得を有する増幅器を有するフィードバックループの第１の実施形態を示す。
【図４】電荷転送段階の間におけるフィードバックループの効果を示す時間ダイアグラムを示す。
【図５】負の利得を各々有する２つの増幅器、および蓄積ノード内に蓄積された電荷の読み取りの間に列導体によって提供される電圧の関数としてループ利得を正の値または負の値に固定することを可能にするコンパレータを有する、本発明に係るフィードバックループの第２の実施形態を示す。
【図６】２つの増幅器を有する上記のフィードバックループを備えるピクセルを読み取るシーケンス内における個々の信号の時間ダイアグラムであり、列電圧の場合において、ピクセルの低照度レベルに対応する。
【図７】２つの増幅器を有する上記のフィードバックループを備えるピクセルを読み取るシーケンス内における個々の信号の時間ダイアグラムであり、列電圧の場合において、ピクセルの高照度レベルに対応する。
【発明を実施するための形態】
【００２１】
本発明は、４つのトランジスタを備えるＣＭＯＳセンサのアクティブピクセル構造への適用例において説明されることになる。しかし、本発明の適用分野は、実際には、フォロワトランジスタに結合される電荷蓄積ノードを有するピクセルの様々な構造：より多くのトランジスタを使用する、より複雑な構造を有するピクセル、または容量性蓄積ノードを直接構成するものが光感応要素の静電容量である、３つのトランジスタを備える構造を有するピクセルにより幅広く適合する。
【００２２】
図１ａおよび図１ｂは、ＣＭＯＳセンサマトリックスの４つのトランジスタを備えるピクセルＰＩＸの構造、およびピクセルＰＩＸの信号を読み取るシーケンスを示す。マトリックスは、同一の構造を有するピクセルの行および列として編成される。
【００２３】
各ピクセルＰＩＸは、ピクセルの所与の列の全てのピクセルを接続する列導体に接続される。各列導体は、一般的にマトリックスの全ての列に共通であり、列の、読み取りのために選択されたピクセルを読み取るために必要な電流を提供する電流源ＣＣ、および読み取りのために選択されたピクセルＰＩＸによって列導体に印加された電圧レベルＶｃｏｌをデジタル形式に変換する、列のピクセルを読み取るための回路ＡＤＣに接続される。この電圧レベルＶｃｏｌは、ピクセルによって受光された照度を表す。
【００２４】
本例では、ピクセルの光感応要素はフォトダイオードＤｐｈである。他の光感応要素、例えば、ＭＯＳキャパシタが用いられてもよい。
【００２５】
このフォトダイオードは、フォトダイオードによって収集された電荷を蓄積ノードＮＳの静電容量Ｃｓに転送する段階ＴＲＡの間には、トランジスタＴ１によって容量性蓄積ノードＮＳに接続される。
【００２６】
フォロワトランジスタＴ３が、電流源ＣＣによって提供される一定の電流を供給されたそのソース上において、容量性蓄積ノード上に転送された電荷量を表す出力電圧を提供する。ピクセルが読み取りのために選択されているときには、そのゲートｇは蓄積ノードＮＳに接続され、そのドレインｄは、フォロワモードでトランジスタＴ３をバイアスする（飽和モードでバイアスする）ために十分な供給電圧ＶＲＥＦＰを受け、蓄積ノードの電圧を列導体上へ複製することが可能になる。
【００２７】
フォロワトランジスタＴ３のソースと、所与の列のピクセルを接続する列導体ＣＯＬとの間に、選択トランジスタＴ４が接続される。そのゲートは、導体線ＬＩであって、それによってピクセルのための選択信号（ＳＥＬ）が印加される導体線ＬＩに接続される。ピクセルが読み取りのために選択されると、トランジスタＴ３はフォロワとして動作し、列導体上の電圧Ｖｃｏｌはピクセルの出力電圧に設定される。
【００２８】
蓄積ノードＮＳを再初期化するための再初期化トランジスタＴ２が設けられる。本例では、それは供給電圧ＶＲＥＦＰと蓄積ノードＮＳとの間に接続され、このノードを電圧ＶＲＥＦＰに至らせる。
【００２９】
ピクセルが読み取りのために選択されると（信号ＳＥＬがアクティブになると）、ノードにおける電圧が設定され、再初期化レベルＶＲＥＦＰにおいて安定化する、蓄積ノードＮＳを初期化する段階が、信号ＲＳＮＳによって実行され、蓄積ノードにおける電圧が、ピクセルの電荷／電圧変換係数の関数として、ノードＮＳによって蓄積された電荷量を表す作動レベルに設定されることになる、光感応要素Ｄｐｈによって収集された電荷を蓄積ノードＮＳへ転送する段階が、信号ＴＲＡによって実行される。したがって、この間に、フォロワトランジスタの閾値電圧以内で蓄積ノード上の電圧の複製である列ＣＯＬ上の電圧Ｖｃｏｌは、対応する再初期化レベルに設定され、その後、対応する作動レベルに設定される。
【００３０】
概して、読み取り回路ＡＤＣによるピクセルの読み取りは、再初期化レベルを表す第１のデジタル値を得るために初期化段階（ＲＳＮＳ）と転送段階（ＴＲＡ）との間に実行される、電圧Ｖｃｏｌの第１のアナログ／デジタル変換と、作動レベルを表す第２のデジタル値を得るために転送段階の後に実行される、電圧Ｖｃｏｌの第２の変換と、その後の得られた２つのデジタル値の間の減算とからなる。ピクセルによって受光された照度を表し、容量性蓄積ノードに関連付けられる相関ノイズを含まない測定値である、デジタル計算結果が得られる。
【００３１】
ピクセル構造および対応する読み取りシーケンスを説明したところで、次に、ピクセルの使用可能なダイナミックレンジを改善するために、本発明によりピクセルの容量性蓄積ノードにおける電荷／電圧変換係数がどのように影響を受け得るかについて説明する。
【００３２】
ピクセルの電荷／電圧変換係数は、ボルト毎電子単位で表され、ピクセルについて、ピクセルの光感応要素によって収集された電子に対して読み取り回路ＡＤＣの入力において得られることになる電圧レベルを規定する。
【００３３】
図２は、変換係数の定義に関与するピクセルの要素またはパラメータ：ピクセルの蓄積ノードＮＳの静電容量ＣＮＳ、ならびにフォロワトランジスタの利得および固有静電容量の詳細を示す。Ｇｆと表されるフォロワトランジスタの利得は１に近く、概ね０．８または０．９程度である。フォロワトランジスタの固有静電容量は、トランジスタＴ３のゲートとソースとの間の静電容量Ｃｇｓ、およびフォロワトランジスタＴ３のゲートとドレインとの間の静電容量Ｃｇｄである。このフォロワトランジスタは固有の利得を有する。
【００３４】
したがって、蓄積ノードＮＳによって見られる総静電容量は、静電容量ＣＮＳおよびＣｇｄの寄与、ならびに静電容量Ｃｇｓの寄与を含むが、後者は、ミラー効果によって（１−Ｇｆ）Ｃｇｓに低減された比率によるものである。
【００３５】
このとき、このピクセル構造について電荷／電圧変換係数は次式のように記述される。
【数１】
2016536949.tif 000003
ここで、ｑは電子の電荷である。
【００３６】
この定義は、従来技術（図１ａ）に係る、電源によってセンサの全てのピクセルに提供される、固定基準電圧ＶＲＥＦＰでバイアスされるフォロワトランジスタに接続された容量性蓄積ノードを有するピクセル構造のために適用される。
【００３７】
本発明では、図２に示されるように、電圧ＶＲＥＦＰは、ピクセルの読み取りの間において、列導体と列のピクセルのフォロワトランジスタのドレインとの間に挿入された、ループ利得ＧＬを有するフィードバックループ１００によって提供される。
【００３８】
より正確には、フィードバックループ１００は、その入力１０１を列導体ＣＯＬに接続される。その出力１０２は、列ＣＯＬのピクセルの各々のフォロワトランジスタＴ３のドレインに供給する供給導体に接続される。
【００３９】
それゆえ、実際には、列ごとに１つのフィードバックループが存在することになる。
【００４０】
このとき、列のピクセルの読み取りの間に印加されるドレイン電圧は、このピクセルの読み取りの間に列導体によって提供される電圧Ｖｃｏｌに依存する。このように、蓄積ノードＮＳから見ると、変換係数ＣＶＦに対するトランジスタのゲート／ドレイン静電容量Ｃｇｄの寄与もまた、本発明に係るフィードバックループによって付加されたミラー効果に比例するようになる。この比率はフォロワトランジスタの利得およびループの利得に依存する。
【００４１】
より正確には、このとき、利得ＧＬを有するフィードバックループを有するこのピクセル構造について、電荷／電圧変換係数は次式のように記述される。
【数２】
2016536949.tif 000004
【００４２】
したがって、フィードバックループ１００によって、電荷／電圧変換係数の値を変更するためにフォロワトランジスタのゲート／ドレイン静電容量を用いることが可能になる。負のループ利得ＧＬを有する場合には、蓄積ノードの実効静電容量に対するこのゲート／ドレイン静電容量の寄与は増大する。その結果、電荷／電圧変換係数ＣＶＦは減少する。高照度レベルの方のセンサのダイナミックレンジが改善される。逆に、正のループ利得を有する場合には、このゲート／ドレイン静電容量の寄与はさらに「負」になり、これにより、係数ＣＶＦを増大させることが可能になる。これは低照度レベルにおいて有利である。
【００４３】
したがって、フィードバックループ１００によって、所与のピクセル構造および読み取り電子システムのために、ピクセルの使用可能なダイナミックレンジを改善することが可能になる。それは、実際には、高照度レベルおよび／または低照度レベルのためのダイナミックレンジを改善するために実装されてもよい。
【００４４】
次に、図３および図４を参照して、本発明およびその適用がより深く理解されることを可能にする様々な実際的な例示的実施形態が説明される。理解を容易にするために、個々の図に共通の要素は同じ参照符号を有する。
【００４５】
図３に、所定の負のループ利得ＧＬを有するフィードバックループの第１の例示的な実施形態が示される。同図には、ピクセルの同じ列ＣＯＬの２つの連続したピクセルＰＩＸｉおよびＰＩＸｉ＋１が示される。これらの２つのピクセルは、ピクセルＰＩＸｉについて、マトリックスの順位ｉの行の選択のための信号ＳＥＬｉによって制御され、ピクセルＰＩＸｉ＋１について、順位ｉ＋１の次の行の選択のための信号ＳＥＬｉ＋１によって制御される、それらのそれぞれの選択トランジスタによって列導体ＣＯＬに接続される。選択信号は、一度に列の単一のピクセルが読み取りのために選択されるように順序付けられる。列のピクセルが読み取りのために選択されると、そのピクセルのトランジスタＴ３はそのソースを電流源ＣＣに接続され、フォロワとして動作する。
【００４６】
利得ＧＬを有するフィードバックループ１００は、負の利得Ｇ１を有する増幅器ＡＭＰ１によって形成される。ここでは、ＧＬ＝Ｇ１である。増幅器は、列導体ＣＯＬに接続される入力ｅ１を有する。他方の入力ｅ２は基準電圧ＶＲＥＦを受ける。この基準電圧ＶＲＥＦはマトリックスの全てのピクセルに共通である。増幅器の出力はループの出力１０２を形成する。それは、列の全てのピクセルのフォロワトランジスタＴ３のドレイン供給導体に接続される。
【００４７】
好ましくは、入力ｅ１は入力キャパシタＣ１１によって列導体ＣＯＬに接続され、この入力と増幅器の出力との間に、フィードバックキャパシタＣ１２が接続される。初期化信号ＲＳＡＭＰ１によって制御されるスイッチがこのキャパシタＣ１２と並列に配置される。信号ＲＳＡＭＰ１によって制御されるスイッチ、および２つのキャパシタは、フォロワモード構成による増幅器の初期化を実行することを可能にし、出力において、入力基準電圧を複製することを可能にする（増幅器の出力Ｓ１は、２つの入力ｅ１およびｅ２の間の電圧差が相殺されるまで変化する）。それゆえ、基準電圧レベルＶＲＥＦが増幅器の出力Ｓ１上に加えられる。実際には、ループ増幅器のこの初期化は、蓄積ノードを再初期化する段階において実行される。電圧ＶＲＥＦは蓄積ノードＮＳを再初期化するために用いられ、対応する電圧レベルＶｃｏｌが列導体ＣＯＬ上に再び現れる。この段階では、フィードバックループは無効にされ、利得効果を有しない。列の電圧レベルの変化は、フォロワトランジスタのドレインに印加される電圧レベルに影響を及ぼさない。後者は一定であり、Ｖｒｅｆに等しい。蓄積ノードＮＳおよび増幅器ＡＭＰ１の再初期化後に、信号ＲＳＡＭＰ１は緩和され、フィードバックループを有効にする。その後、列電圧Ｖｃｏｌと基準電圧ＶＲＥＦとの任意の電圧差は、負の利得がＧ１＝−Ｃ１１／Ｃ１２である増幅器ＡＭＰ１によって増幅される。
【００４８】
図４に、このフィードバック効果が示されている。同図は、フィードバックループによってピクセルのドレインに印加される電圧ＶＲＥＦＰの変化を示す。これは、電荷（電子）を蓄積ノードに転送する段階（ＴＲＡ）の間、またはその後に起こる。この段階（ＴＲＡ）において、蓄積ノードＮＳへ転送されたフォトダイオードの電荷は、電荷／電圧変換係数に従って、このノードにおける電圧、ひいては同様に列上の電圧Ｖｃｏｌを変化させる（減少させる）。
【００４９】
本例では、ループ利得ＧＬは負であるため、それはピクセルの蓄積ノードにおける電荷／電圧変換係数を減少させる。蓄積ノードにおける電圧レベル、ひいては列上の電圧Ｖｃｏｌのレベルは、より緩やかに減少し、転送の終わりには、フィードバックループを有しなければ、同じ転送電荷量に対して得られたであろうレベルよりも高いレベルに達する。ループを有する場合、および有しない場合の電圧Ｖｃｏｌの変化は、図４において、実線の曲線および破線の曲線によってそれぞれ示される。この構成は高照度レベルにおいて有利であり、読み取り電子システムの飽和を回避することを可能にする。センサの全照度がより低い場合には、例えば、再初期化段階の外部においてさえもキャパシタＣ１２を短絡させることによって、蓄積ノードの電荷を読み取る段階の間にフィードバックループを無効にするために、特定の操作が実行されてもよい。この操作はユーザによって決定されるか、またはセンサの全照度の自動検出の関数として決定されてもよい。代替的に、増幅器の利得を変更するために、ユーザまたは自動検出によって決定される操作が提供されてもよい。これは、例えば、照度の関数として、異なる値の別のキャパシタＣ１１またはＣ１２を選択することによって行われてもよい。
【００５０】
同じ原理により、交互に直列に接続される、図３の増幅器の構造と同等の構造を各々有する２つの増幅器を用いることによって、所定の正のループ利得ＧＬを有するフィードバックループが作り出される。正のループ利得ＧＬはピクセルの蓄積ノードにおける電荷／電圧変換係数を増大させる。所与の転送電荷量に対して、蓄積ノードにおける電圧レベルはより急速に減少し、転送の終わりには、フィードバックループを有しなければ、同じ転送電荷量に対して得られたであろうレベルよりも低いレベルに達する。この構成は低照度レベルにおいて有利である。センサの全照度がより高い場合には、例えば、再初期化段階の外部においてさえもキャパシタＣ１２を短絡させることによって、蓄積ノードの電荷を読み取る段階の間にフィードバックループを無効にするために特定の操作が実行されてもよい。この操作はユーザによって決定されるか、またはセンサの全照度の自動検出の関数として決定されてもよい。代替的に、増幅器のうちの１つの利得を変更するために、ユーザまたは自動検出によって決定される操作が提供されてもよい。これは、例えば、照度の関数として、増幅器の各々に関連付けられるキャパシタの他の値を選択することによって行われてもよい。
【００５１】
この無効化もしくは有効化、またはこの利得変更は、例えば、センサの外部設定手段（プログラミング、制御ボタンなど）によって得られるか、または代替的に、センサにおいて得られるシーンの平均の明るさの測定に基づいて得られる。
【００５２】
また、フィードバックループは、照度の関数として、正のループ利得または負のループ利得Ｇを有するように有効にすることができるように準備されてもよい。正または負の利得のこの選択は、センサの外部の設定手段（プログラミング、制御ボタン、セレクタなど）によって得られてもよいか、またはセンサによって実行される、シーンの平均の明るさの測定に基づいて得られてもよい。
【００５３】
このとき、このようなセンサによって、ユーザが、捕捉されることを意図されたシーンの照度に最も適した利得、照度が高い場合には、負の利得、逆にそれが低い場合には、正の利得、を有するフィードバックループを有効にすることが可能になる。
【００５４】
図５は、ループ利得ＧＬが、蓄積ノード内に蓄積された電荷を転送する段階の間に列導体によって提供される電圧レベルの関数である値に設定される、本発明に係るフィードバックループの改善された実施形態を示す。換言すれば、ループ利得ＧＬは、ピクセルによって受光された照度に従属される。その結果、２つの端部の方におけるピクセルの使用可能なダイナミックレンジが改善される。
【００５５】
図５の実施形態では、フィードバックループの挙動の変更は正のループ利得と負のループ利得との間の選択に依拠するように準備されている。ただし、列電圧の関数としての従属は、異なる値を有する２つの正の利得もしくは２つの負の利得の間の選択、または代替的に、ループの有効化もしくは無効化の間の選択にも依拠することができるであろう。
【００５６】
図５において、フィードバックループ１００は、同じ構造を有する、負の利得を有する２つの増幅器を直列に備える：
−  負の利得Ｇ１を有する第１の増幅器ＡＭＰ１であって、入力ｅ１上において、入力キャパシタＣ１１、フィードバックキャパシタＣ１２、および初期化信号ＲＳＡＭＰ１によって制御されるスイッチを備え、入力ｅ２上において、第１の基準電圧ＶＲＥＦ１を受け、負の利得はＧ１＝−Ｃ１１／Ｃ１２である、第１の増幅器ＡＭＰ１。
−  負の利得Ｇ２を有する第２の増幅器ＡＭＰ２であって、入力ｅ’１上において、入力キャパシタＣ２１、フィードバックキャパシタＣ２２、および初期化信号ＲＳＡＭＰ２によって制御されるスイッチを備え、入力ｅ’２上において、第２の基準電圧ＶＲＥＦ２を受け、その利得はＧ２＝−Ｃ２１／Ｃ２２である、第２の増幅器ＡＭＰ２。
【００５７】
列導体ＣＯＬは第１の増幅器の入力ｅ１に、その入力キャパシタＣ１１によって接続され、第１の増幅器の出力Ｓ１は第２の増幅器の入力に、その入力キャパシタＣ２１によって接続される。増幅器の出力Ｓ１およびＳ２はコンパレータＣＯＭＰの入力に印加される。コンパレータＣＯＭＰの出力は、一方または他方の出力Ｓ１またはＳ２をフィードバックループの出力１０２上へ経路選択するための回路ＳＷを制御する。したがって、読み取りのために選択されたピクセルのために制御された経路選択に依存して、出力電圧Ｓ１またはＳ２がピクセルのフォロワトランジスタＴ３のドレイン電圧ＶＲＥＦＰとして得られる。実際には、この電圧は、列の全てのピクセル、読み取りのために選択されたピクセルおよび読み取りのために選択されていないピクセルのフォロワトランジスタのドレインに印加される。
【００５８】
したがって、コンパレータは一方の方向に切り替わるのか、それとも他方に切り替わるのかに従って、異なるループ利得、負の利得Ｇ１または正の利得Ｇ１×Ｇ２が存在する。この切り替わりは列導体上の電圧レベルに依存する。なぜなら、コンパレータの状態はこのレベルに依存するためである。高照度の場合には、コンパレータは信号Ｓ１をフォロワトランジスタのドレインへ経路選択し、ループ利得Ｇ１は負である。このとき、電荷／電圧変換係数は低くなる。逆に、低照度の場合には、それは信号Ｓ２をフォロワトランジスタのドレインへと経路選択し、ループ利得はＧ１Ｇ２である。このとき、電荷／電圧変換係数は高くなる。ピクセルを再初期化する段階の間は、ループ利得は存在せず、電圧Ｖｒｅｆ２がフォロワトランジスタのドレイン上に加えられる。
【００５９】
増幅器ＡＭＰ２の基準電圧ＶＲＥＦ２は、増幅器ＡＭＰ１の電圧ＶＲＥＦ１よりも高いように選択される。一例では、ＶＲＥＦ２は３．３ボルトに設定され、電圧ＶＲＥＦ１は３ボルトに設定される。コンパレータＣＯＭＰは、蓄積ノードを初期化する段階の間は、経路選択手段ＳＷを介して、フィードバックループの出力１０２において電圧ＶＲＥＦ２を加えるように構成される。
【００６０】
このとき、出力Ｓ１およびＳ２は、入力において受けられた列電圧Ｖｃｏｌの関数として互いに対して逆に変化する。この電圧は、フォトダイオードから蓄積ノードへの電荷の転送の間に減少する：
Ｓ２はＶＲＥＦ２から開始し、その後、利得Ｇ１およびＧ２の積の関数である勾配をもって減少する。
Ｓ１はＶＲＥＦ１＜ＶＲＥＦ２から開始し、利得Ｇ１の関数である勾配をもって増大する。
【００６１】
初期化段階の間に出力Ｓ２が加えられ、低照度レベルの場合には、印加され続ける。電圧Ｖｃｏｌが閾値電圧に達し、それにより、値ＶＢのために、出力Ｓ１およびＳ２が交差すると、出力Ｓ１が加えられる。コンパレータのこの切り替わり値ＶＢは、基準電圧ならびに増幅器ＡＭＰ１およびＡＭＰ２のそれぞれの利得によって固定される。実際には、それは、（ＶＲＥＦ２−ＶＲＥＦ１）／（Ｇ１＋Ｇ１×Ｇ２）に等しい。
【００６２】
これらの基準電圧および利得Ｇ１、Ｇ２はまた、ループ出力１０２が、フォロワトランジスタＴ３が常に飽和（フォロワモード）へバイアスされることを確実にするドレイン電圧ＶＲＥＦＰを提供するように、選択される。
【００６３】
実際には、Ｇ１およびＧ２は、積Ｇｆ×Ｇ１は−１に近くなり、Ｇｆ×Ｇ１×Ｇ２は１よりも大きく、かつ好ましくは、３よりも小さくなるように選択される。それは理想的には２〜２．５程度である。従来用いられているＭＯＳトランジスタ技術では、フォロワトランジスタ利得Ｇｆは概ね０．８または０．９程度である。
【００６４】
次に、図６および図７の時間ダイアグラムを参照して、照度の関数として変更されるループ利得を有するこのようなループを用いてピクセルが読み取られる方法が説明される。図６は、低照度レベルに対応する、少数の電荷を収集したピクセルを読み取る場合を示し、図７は、高照度レベルに対応する、多数の電荷を収集したピクセルの読み取りを示す。
【００６５】
これらの時間ダイアグラムに見ることができるように、フィードバックループが作用するのは、収集蓄積ノード内への電荷の転送の間またはその後である。
【００６６】
この前に、信号ＲＳＮＳによって実行される、ピクセルの蓄積ノードＮＳを再初期化する段階が最初にある。この段階の間に、２つの増幅器ＡＭＰ１およびＡＭＰ２は、図３を参照して説明されたように各々初期化され、それにより、出力Ｓ１においては基準電圧ＶＲＥＦ１が現れ、出力Ｓ２においては基準電圧ＶＲＥＦ２が現れる。実際には、図示されているように、初期化信号ＲＳＮＳ、ＲＳＡＭＰ１、ＲＳＡＭＰ２のそれぞれの継続期間は、蓄積ノードにおける電圧の安定化、次に、出力Ｓ１の安定化、次に出力Ｓ２の安定化を得るために規定される。以上において説明されたように、この段階の間において、ループ出力１０２にスイッチされるのは出力Ｓ２である。したがって、蓄積ノードの再初期化のレベルは電圧ＶＲＥＦ２に設定される。列導体上におけるその複製である電圧Ｖｃｏｌは、（フォロワトランジスタの閾値電圧Ｖｔｈ以内で）実質的にこの同じレベルに設定される。
【００６７】
再初期化段階の間は、再初期化電圧Ｖｒｅｆ２が増幅器を通過せずに蓄積ノードに印加されることができるであろうことに留意されたい。また、再初期化トランジスタＴ２は、再初期化信号によってそのゲートを制御しないダイオードとして接続されることができるであろうことにも留意されたい。再初期化は、ダイオードとして接続されたこのトランジスタのドレインへの電圧Ｖｒｅｆ２の印加の結果、行われる。
【００６８】
次に、信号ＴＲＡによって実行される、電荷を蓄積ノード内へ転送する段階の間に、（負の）電荷は、蓄積ノード上の電圧、ひいては電圧Ｖｃｏｌを減少させる。ループ利得は正であるため、出力電圧Ｓ２、ひいてはドレイン電圧ＶＲＥＦＰは、蓄積ノードＮＳ上の電圧よりも、ひいては列導体上の電圧Ｖｃｏｌよりも急速に減少し、変換係数は増大する。
【００６９】
低照度レベルの場合には、少量の電子が転送される。増大された変換係数を有してさえも、電圧ＶｃｏｌはコンパレータＣＯＭＰの切り替わり閾値ＶＢに達せず、電圧Ｓ２は転送段階全体にわたってドレイン電圧ＶＲＥＦＰとして加えられる。この転送段階の終わりに、電圧Ｖｃｏｌは、フィードバックループがない場合に、同じ転送電荷量に対してそれが安定化されるであろうレベルよりも大幅に低いレベルにおいて安定化する。これは、図６に示されている。ピクセルの読み取りの間における電圧Ｖｃｏｌの変化を示す時間ダイアグラム上において、破線の曲線は、本発明に係るフィードバックループを有しなければそうなったであろう電圧レベルＶｃｏｌを示し、それに対して、実線の曲線は、ループを有する場合の電圧レベルＶｃｏｌの変化を示す。
【００７０】
転送電荷量が少ないため、出力Ｓ１およびＳ２は交差しない。いずれもコンパレータのトリップ閾値ＶＢに達しない。ピクセルを読み取るシーケンス全体にわたって、電圧ＶＲＥＦＰはコンパレータの出力Ｓ２によって固定されたままであり、それが変化するのに従って変化する。
【００７１】
図７は、逆に、収集された電荷量が高い場合に起こることを示す。図３および図４を参照して説明されたように、列電圧は、フィードバックがない場合よりも緩やかに減少することになるが、転送電荷量が高いため、この場合には、出力１およびＳ２は交差し、コンパレータを切り替えさせることになる。転送段階の始めにおいて出力Ｓ２によって最初固定された電圧ＶＲＥＦＰは、その後、出力Ｓ１に追随し、増大する。変換係数が低減され、電圧Ｖｃｏｌが過度に高い電圧レベルに達することが防がれる。
【００７２】
実際には、ピクセルの読み取りは概して、２つのアナログ／デジタル変換、およびその後に行われる、得られた２つのデジタル値の減算を含むことを見た。第１の変換は電荷転送段階の前の初期化レベルのものであり、ループ利得はなく、電圧Ｖｃｏｌは基準電圧ＶＲＥＦ２に対応する。第２の変換は電荷転送後の作動レベルのものであり、ループ利得は照度の関数として変化する。得られる電圧Ｖｃｏｌは、転送段階の終わりにおいて、したがって、Ｇ１およびＧ２、あるいは代替的に、Ｇ１のみの関数として、蓄積ノードにおける実際の変換係数に依存することになる。
【００７３】
したがって、２つの変換を同次にするための手段が読み取り回路内に提供される。とりわけ、コンパレータから到来する信号を読み取り回路へ伝送するための準備がなされることになる。
【００７４】
上述の説明では、センサは、一方は最高照度に対応し、他方は最低照度に対応する、電荷／電圧変換係数の２つの値の間の自動切り替えを用いて動作し、この切り替えは、２つの異なるループ利得を用いる結果生じると仮定された。代替的に、３つ以上の異なる利得を用いる結果生じる、３つ以上の変換係数値の間の切り替えの自動制御を提供することができるであろう。
【図１ａ】
2016536949.tif 000005
【図１ｂ】
2016536949.tif 000006
【図２】
2016536949.tif 000007
【図３】
2016536949.tif 000008
【図４】
2016536949.tif 000009
【図５】
2016536949.tif 000010
【図６】
2016536949.tif 000011
【図７】
2016536949.tif 000012
【国際調査報告】
2016536949.tif 000013
2016536949.tif 000014
2016536949.tif 000015
2016536949.tif 000016