(57)【要約】  プログラマブルインターフェイス回路（１００）は、プロセス制御装置ブロック（１７０）から制御信号を受け取るための端子（１１６ｅ）、論理信号（１１１ａ、１１２ａ）を供給するための端子（１１１、１１２）、及びプロセス信号データを受け取るための端子を有するデジタル論理ブロック（１１０）を含んだチャンネルを含む。アナログ論理ブロック（１２０）は、電流出力デジタルアナログコンバータ（ＤＡＣ）（１２１）を含む。出力回路ブロック（１４０）は、第１及び第２フィールド端子（Ｓ１、Ｓ２）並びにセンス抵抗（１４６）を含み、ＤＡＣからの電流はＳ１に結合され、センス抵抗はＳ２に結合される。アナログ論理ブロックは、第１及び第２マルチチャンネルマルチプレクサ（ＭＵＸ）（１３１、１３２）と、演算増幅器（１３５）と、アナログデジタルコンバータ（ＡＤＣ）（１２２）とを含む。制御信号は、アナログ出力（ＡＯ）モード、デジタル出力（ＤＯ）モード、アナログ入力（ＡＩ）モード、デジタル入力（ＤＩ）モード、及びＡＩモード又はＤＩモードに副モードを付加することによって与えられる少なくとも１つの追加の信号モードを含む信号モードから自動的に選択する。【選択図】図１
2016507842.tif 000002
【特許請求の範囲】
【請求項１】
フィールド機器をプロセス制御装置ブロック（１７０）に結合するための少なくとも１つのチャンネルを含むプログラマブルインターフェイス回路（１００）であって、前記チャンネルは、
前記プロセス制御装置ブロックから制御信号を受け取るように構成された端子（１１６ｅ）、複数の論理信号（１１１ａ、１１２ａ）を供給するための端子（１１１、１１２）、及びプロセス信号データ（１１３ａ）を受け取るための少なくとも第１のプロセスデータ端子（１１３）を含む、複数の端子を有するデジタル論理ブロック（１１０）と、
可変電流源を提供する電流出力デジタルアナログコンバータ（ＤＡＣ）（１２１）を含む、前記論理信号の第１部分を受け取るように結合されたアナログ論理ブロック（１２０）と、
前記フィールド機器を接続するための第１及び第２フィールド端子（Ｓ１及びＳ２）並びにセンス抵抗（１４６）を含み、前記可変電流源は前記Ｓ１に結合され、前記センス抵抗は前記Ｓ２に結合される、出力回路ブロック（１４０）と、
を備え、
前記アナログ論理ブロックは、更に、前記論理信号の第２部分を受け取るように結合された第１及び第２マルチチャンネルマルチプレクサ（ＭＵＸ）（１３１、１３２）と、演算増幅器（オペアンプ）（１３５）と、アナログデジタルコンバータ（ＡＤＣ）（１２２）とを備え、前記第１及び第２ＭＵＸは、前記センス抵抗にまたがっており、そのそれぞれの出力が前記オペアンプのそれぞれの入力に結合され、前記オペアンプの出力（１３４）は前記ＡＤＣの入力に結合され、前記ＡＤＣの出力は前記プロセス信号データ（１１３ａ）を前記デジタル論理ブロックの前記プロセスデータ端子（１１３）へ供給するように結合され、
前記制御信号は、アナログ出力（ＡＯ）モード、デジタル出力（ＤＯ）モード、アナログ入力（ＡＩ）モード、デジタル入力（ＤＩ）モード、及び前記ＡＩモード又は前記ＤＩモードに副モードを付加することによって与えられる少なくとも１つの追加の信号モードを含む、前記プログラマブルインターフェイス回路の複数の利用可能な信号モードから自動的に選択する、
プログラマブルインターフェイス回路。
【請求項２】
前記追加の信号モードは、前記フィールド機器が電流による信号送信である場合に設定される第５モード、前記フィールド機器が電圧による信号送信である場合に設定される第６モード、及び前記フィールド機器が内部接地基準を有している場合に差動接地に設定される第７モードから選択される少なくとも１つである、請求項１に記載のプログラマブルインターフェイス回路（１００）。
【請求項３】
前記出力回路ブロックは、前記論理信号のうちの１つを受け取った時に、前記プログラマブルインターフェイス回路によって提供されるアナログ接地接続を選択又は選択解除するように動作可能なトランジスタ（１４３）を含む、請求項１に記載のプログラマブルインターフェイス回路（１００）。
【請求項４】
前記複数の利用可能な信号モードの全ては、前記Ｓ１と前記Ｓ２からなる端子をまたいで前記フィールド機器を接続することによって与えられる、請求項１に記載のプログラマブルインターフェイス回路（１００）。
【請求項５】
前記追加の信号モードは、前記フィールド機器が電流による信号送信である場合に設定される第５モード、前記フィールド機器が電圧による信号送信である場合に設定される第６モード、及び前記フィールド機器が内部接地基準を有している場合に差動接地に設定される第７モードから含む、請求項１に記載のプログラマブルインターフェイス回路。
【請求項６】
プロセス制御装置／インターフェイスの結合（１７０、１００）であって、
プロセッサ（１７４）と通信／信号送信プロトコルのアルゴリズムを格納したメモリ（１７６）とを含み、制御信号を供給するプロセス制御装置ブロック（１７０）と、
フィールド機器を前記プロセス制御装置ブロックに結合するための少なくとも１つのチャンネルを含むプログラマブルインターフェイス回路であって、前記チャンネルは、
前記プロセス制御装置ブロックから制御信号を受け取るように構成された端子（１１６ｅ）、複数の論理信号（１１１ａ、１１２ａ）を供給するための端子（１１１、１１２）、及びプロセス信号データ（１１３ａ）を受け取るための少なくとも第１のプロセスデータ端子（１１３）を含む、複数の端子を有するデジタル論理ブロック（１１０）と、
可変電流源を提供する電流出力デジタルアナログコンバータ（ＤＡＣ）（１２１）を含む、前記論理信号の第１部分を受け取るように結合されたアナログ論理ブロック（１２０）と、
前記フィールド機器を接続するための第１及び第２フィールド端子（Ｓ１及びＳ２）並びにセンス抵抗（１４６）を含み、前記可変電流源は前記Ｓ１に結合され、前記センス抵抗は前記Ｓ２に結合される、出力回路ブロック（１４０）と、
を備え、
前記アナログ論理ブロックは、更に、前記論理信号の第２部分を受け取るように結合された第１及び第２マルチチャンネルマルチプレクサ（ＭＵＸ）（１３１、１３２）と、演算増幅器（オペアンプ）（１３５）と、アナログデジタルコンバータ（ＡＤＣ）（１２２）とを備え、前記第１及び第２ＭＵＸは、前記センス抵抗にまたがっており、そのそれぞれの出力が前記オペアンプのそれぞれの入力に結合され、前記オペアンプの出力（１３４）は前記ＡＤＣの入力に結合され、前記ＡＤＣの出力は前記プロセス信号データ（１１３ａ）を前記デジタル論理ブロックの前記プロセスデータ端子（１１３）へ供給するように結合され、
前記制御信号は、アナログ出力（ＡＯ）モード、デジタル出力（ＤＯ）モード、アナログ入力（ＡＩ）モード、デジタル入力（ＤＩ）モード、及び前記ＡＩモード又は前記ＤＩモードに副モードを付加することによって与えられる少なくとも１つの追加の信号モードを含む、前記プログラマブルインターフェイス回路の複数の利用可能な信号モードから自動的に選択する、
プログラマブルインターフェイス回路と、
を備えるプロセス制御装置／インターフェイスの結合。
【請求項７】
前記追加の信号モードは、前記フィールド機器が電流による信号送信である場合に設定される第５モード、前記フィールド機器が電圧による信号送信である場合に設定される第６モード、及び前記フィールド機器が内部接地基準を有している場合に差動接地に設定される第７モードから選択される少なくとも１つである、請求項６に記載の制御装置／インターフェイスの結合（１７０、１００）。
【請求項８】
前記出力回路ブロックは、前記論理信号のうちの１つを受け取った時に、前記プログラマブルインターフェイス回路によって提供されるアナログ接地接続を選択又は選択解除するように動作可能なトランジスタ（１４３）を含む、請求項６に記載の制御装置／インターフェイスの結合（１７０、１００）。
【請求項９】
前記複数の利用可能な信号モードの全ては、前記Ｓ１と前記Ｓ２からなる端子をまたいで前記フィールド機器を接続することによって与えられる、請求項６に記載の制御装置／インターフェイスの結合（１７０、１００）。
【請求項１０】
前記複数の利用可能な信号モードの全ては、前記フィールド機器に信号送信するために前記電流出力ＤＡＣを利用し、前記フィールド機器から受信された信号のために前記第１及び前記第２ＭＵＸ、前記オペアンプ、及び前記ＡＤＣを利用する、請求項６に記載の制御装置／インターフェイスの結合（１７０、１００）。
【請求項１１】
前記追加の信号モードは、前記フィールド機器が電流による信号送信である場合に設定される第５モード、前記フィールド機器が電圧による信号送信である場合に設定される第６モード、及び前記フィールド機器が内部接地基準を有している場合に差動接地に設定される第７モードから含む、請求項６に記載の制御装置／インターフェイスの結合（１７０、１００）。
【請求項１２】
前記プロセス制御装置ブロックと前記プログラマブルインターフェイス回路との通信は、シリアル周辺機器インターフェイス（ＳＰＩ）データバスを利用する、請求項６に記載の制御装置／インターフェイスの結合（１７０、１００）。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]  開示される実施態様は、工業又は製造プラントにおけるプロセス制御装置をフィールド機器に接続するためのインターフェイス回路に関する。
【背景技術】
【０００２】
[0002]  石油精製用などの工業（又は製造）設備では、一般に制御システムと１又は複数のフィールド機器（例えばセンサ又はアクチュエータ）との間でデータ、測定値、制御信号等が伝送され、多数のインターフェイス回路を必要とする。工業環境と通信する従来のインターフェイス回路の接続ピン即ち入出力（Ｉ／Ｏ）ピンは、通常、概してそのＩ／Ｏピンの機能に基づいて指定される。一般的に、Ｉ／Ｏピンの機能は、信号の物理的属性、上流又は下流の上位システムの機能、及びシステムの構成によって決定される。フィールド機器は、一般に４つの入出力（Ｉ／Ｏ）機能カテゴリ、即ちアナログ入力（ＡＩ）、デジタル入力（ＤＩ）、アナログ出力（ＡＯ）、又はデジタル出力（ＤＯ）のうちの１つに分類されるインターフェイスを呈する。
【０００３】
[0003]  既存のインターフェイス回路の実装の限界は数多くある。そのようなインターフェイス回路は、たった１つの又は非常に限られた数のＩ／Ｏ機能を提供し、そして時には広範な機能を満足するために３つ以上の配線接続部（ねじ端子）を必要としてきた。そのうえ、そのようなインターフェイス回路は、配線接続を行う時点でフィールド機器の特質について決定することをユーザに要求し、もしユーザが制御対象機器の特質を変更させたら（回路内の）配線の変更を必要とし、電圧入力タイプをサポートせず、差動入力タイプをサポートせず、接地への電流短絡を通常動作と区別することができなかった。
【発明の概要】
【０００４】
[0004]  この概要は、提供図面を含む詳細な説明において更に後述される開示概念の簡潔な選抜を、簡略な形で導入するために提供される。この概要は、請求された主題の範囲を限定することを意図したものではない。
【０００５】
[0005]  開示される実施態様は、プログラマブルインターフェイス回路とそれに付随する通信／信号送信プロトコルソフトウェアとを含み、それらはプロセス制御装置を工業又は製造プラント設備に配置されたフィールド機器（センサ又はアクチュエータ）へ接続することを可能にする。インターフェイス回路の各チャンネルは、所与のプラント用途に存在する入出力（Ｉ／Ｏ）機能のタイプに基づいて、予め計画しておく必要性なしに、アナログ又はデジタル、入力／出力、電流式又は電圧式、差動式又は接地式にユーザによってプログラムされることが可能である。開示されるソフトウェアは、各ＩＯポイント／チャンネルを設定する。したがって、開示されるプログラマブルインターフェイス回路は、配線／デバイスを予め計画しておく必要性を取り除き、Ｉ／Ｏポイントのタイプ／割り当て／役割の事後的な設置変更に関するユーザ（例えば顧客）への不利益を排除する。
【０００６】
[0006]  一実施態様は、プロセス制御装置から制御信号を受け取るための端子、論理信号を供給するための端子、及びプロセス信号データを受け取るための端子を有するデジタル論理ブロックを含んだチャンネルを含むプログラマブルインターフェイス回路を備える。アナログ論理ブロックは、電流出力デジタルアナログコンバータ（ＤＡＣ）を含む。出力回路ブロックは、第１及び第２フィールド端子（Ｓ１、Ｓ２）並びにセンス抵抗を含み、ＤＡＣからの電流はＳ１に結合され、センス抵抗はＳ２に結合される。アナログ論理ブロックは、第１及び第２マルチチャンネルマルチプレクサ（ＭＵＸ）と、演算増幅器と、アナログデジタルコンバータ（ＡＤＣ）とを含む。制御信号は、アナログ出力（ＡＯ）モード、デジタル出力（ＤＯ）モード、アナログ入力（ＡＩ）モード、デジタル入力（ＤＩ）モード、及びＡＩモード又はＤＩモードに副モードを付加することによって与えられる少なくとも１つの追加の信号モードを含む信号モードから自動的に選択する。プロセッサ及び開示される通信／信号送信プロトコルのアルゴリズムを格納したメモリを含んだプロセス制御装置と、開示されるプログラマブルインターフェイス回路とを含む制御装置／インターフェイスの結合も開示される。
【図面の簡単な説明】
【０００７】
【図１】図１は、例示的な実施態様による、例示的なマルチチャンネルプログラマブルインターフェイス回路のブロック図である。
【図２】図２は、例示的な実施態様による、図１に示されたマルチチャンネルプログラマブルインターフェイス回路の１つのチャンネルに対する例示的な回路実装例である。
【図３Ａ】図３Ａ−Ｇは、例示的な実施態様による、開示されたプログラマブルインターフェイス回路を様々なフィールド機器に接続するように適用するための異なる例示的な機能／ケースについての様々な描写を示す。
【図３Ｂ】図３Ａ−Ｇは、例示的な実施態様による、開示されたプログラマブルインターフェイス回路を様々なフィールド機器に接続するように適用するための異なる例示的な機能／ケースについての様々な描写を示す。
【図３Ｃ】図３Ａ−Ｇは、例示的な実施態様による、開示されたプログラマブルインターフェイス回路を様々なフィールド機器に接続するように適用するための異なる例示的な機能／ケースについての様々な描写を示す。
【図３Ｄ】図３Ａ−Ｇは、例示的な実施態様による、開示されたプログラマブルインターフェイス回路を様々なフィールド機器に接続するように適用するための異なる例示的な機能／ケースについての様々な描写を示す。
【図３Ｅ】図３Ａ−Ｇは、例示的な実施態様による、開示されたプログラマブルインターフェイス回路を様々なフィールド機器に接続するように適用するための異なる例示的な機能／ケースについての様々な描写を示す。
【図３Ｆ】図３Ａ−Ｇは、例示的な実施態様による、開示されたプログラマブルインターフェイス回路を様々なフィールド機器に接続するように適用するための異なる例示的な機能／ケースについての様々な描写を示す。
【図３Ｇ】図３Ａ−Ｇは、例示的な実施態様による、開示されたプログラマブルインターフェイス回路を様々なフィールド機器に接続するように適用するための異なる例示的な機能／ケースについての様々な描写を示す。
【発明を実施するための形態】
【０００８】
[0010]  開示される実施態様は、添付図を参照して説明され、図面において、同様の符号は、類似の又は等価な要素を指し示すように図の全体を通して用いられる。図は縮尺通りには描かれておらず、ある開示態様を例示するためだけに提供されている。いくつかの開示態様は、説明のための例示的な応用を参照して後述される。数多くの具体的な詳細、関係、及び方法が、開示される実施態様の完全な理解を提供するために記載されるということが理解されるべきである。しかしながら、当業者は、本明細書に開示される主題は当該具体的な詳細のうちの１つ又は複数がなくても、又は他の方法と共に実施されることが可能である、ということを容易に認識するだろう。他の実例では、よく知られた構造又は動作は、ある態様を不明瞭にするのを避けるために詳細には示されない。この開示は、説明された動作又は事象の順序によっては限定されない。いくつかの動作は異なる順序で、及び／又は他の動作若しくは事象と同時に行われてもよいからである。更にまた、本明細書に開示された実施態様による方法論を実現するには、説明された全ての動作又は事象が必要とされるわけではない。
【０００９】
[0011]  例示的な実施態様にしたがって、図１は、複数のフィールド機器をプロセス制御装置ブロック１７０に結合するための例示的なマルチチャンネル（Ｎチャンネル）プログラマブルインターフェイス回路１００のブロック図であり、図２は、マルチチャンネルプログラマブルインターフェイス回路１００のＮチャンネルのうちの１つに対する例示的な回路図である。図１に示されたＮ個のＩ／Ｏチャンネルは、チャンネル１、チャンネル２、チャンネル３、…チャンネルＮとして示されている。図１にはマルチチャンネルプログラマブルインターフェイス回路１００が示されているが、開示されるプログラマブルインターフェイス回路は、わずか１チャンネルだけ、又は数百若しくは数千ものチャンネルを有することが可能である。各チャンネルの信号モードは、Ｓ１及びＳ２として示された２つの端子ねじのところでフィールド機器（例えばセンサ又はアクチュエータ）へ接続するために、プロセス制御装置ブロック１７０からの制御信号によって個別に電子的に設定可能である。
【００１０】
[0012]  Ｎチャンネルは、例えば図示されたユーザキーボード１７３を用いて、ユーザによってそれぞれ個別にプログラムされることが可能であり、その結果としてプロセス制御装置ブロック１７０は、プログラマブルインターフェイス回路１００に結合されるとデジタル論理ブロック１１０がプログラマブルインターフェイス回路１００のノードへ論理信号を送信するようにさせる制御信号を発生させることになる。プロセス制御装置ブロック１７０は、ホストプロセッサ（即ちプロセス制御装置）１７４（例えばデジタル信号プロセッサ又はマイクロコンピュータ）を含み、ホストプロセッサ１７４は、プロセッサ１７４によって実装される開示された通信／信号送信プロトコルを格納する関連メモリ１７６を有する。
【００１１】
[0013]  信号モードは、全て端子Ｓ１及びＳ２を通じて供給され、ＡＯモード、ＤＯモード、ＡＩモード、ＤＩモード、及びＡＩモード又はＤＩモードに副モードを付加することによって与えられる少なくとも１つの追加の信号モードを含む。これらの副モードは、フィールド機器が電流による信号送信である場合に設定される第５モード、フィールド機器が電圧による信号送信である場合に設定される第６モード、及びフィールド機器が独自の内部接地基準を有している場合に差動接地に設定される第７モードを含む。
【００１２】
[0014]  プログラマブルインターフェイス回路１００は、プロセス制御装置ブロック１７０から制御信号通信を受け取るように構成された端子１１６ａ−ｇを含む複数の端子を有したデジタル論理ブロック１１０を含む。デジタル論理ブロック１１０は、アナログコモンリソースブロック１２０によって提供される電流出力ＤＡＣ１２１へ複数の論理信号１１１ａ及び１１２ａを供給するための端子１１１及び１１２を含む。電流出力ＤＡＣ１２１は、可変電流源を提供する。アナログコモンリソースブロック１２０はまた、ＡＤＣ１２２を含む。アナログコモンリソースブロック１２０の電流出力ＤＡＣ１２１とＡＤＣ１２２のいずれか又は両方は、任意選択的に、Ｎチャンネルによって共有されてよい。
【００１３】
[0015]  アナログコモンリソースブロック１２０は、図２にも示されており、ＨＡＲＴ復調器１２３として示された復調器を更に備える。ＨＡＲＴ復調器１２３は、ハイウェイアドレス可能遠隔トランスデューサ（Highway Addressable Remote Transducer）（ＨＡＲＴ）通信プロトコル（ＨＡＲＴ通信協会）を利用するように構成されて示されている。他の通信プロトコルが、開示される実施態様によって用いられてもよい。デジタル論理ブロック１１０の端子１１６ａ−ｄが、シリアル周辺機器インターフェイス（ＳＰＩ）バスとして図１及び２に例示された通信バスに含まれている。当該技術分野において知られているように、ＳＰＩは、全二重モードで動作する同期シリアルデータリンク標準である。しかしながら、パラレルインターフェイスバスを含む他のバスインターフェイスが、開示される実施態様と共に用いられてもよい。
【００１４】
[0016]  デジタル論理ブロック１１０は、ＡＤＣ１２２からプロセス信号データ１１３ａを受け取るための第１プロセスデータ端子１１３を少なくとも含む。図２に示されるように、ＨＡＲＴ復調器１２３は、デジタル論理ブロック１１０の端子１１４からデータ（ＲｘＤ）を受け取って、復調後のデータ（ＣＤ）をデジタル論理ブロック１１０の端子１１５へ供給する。
【００１５】
[0017]  アナログコモンリソースブロック１２０は、アナログＭＵＸブロック１３０に結合される。ＭＵＸブロック１３０は、電流出力ＤＡＣ１２１から電流を受け取るための入力１３３と、ＡＤＣ１２２の入力へ電圧信号を供給する出力１３４とを含む。図２に示されるように、ＭＵＸブロック１３０は、演算増幅器（オペアンプ）１３５のそれぞれの入力に結合された出力を有するＭＵＸ１３１及びＭＵＸ１３２を含む。オペアンプ１３５の出力は、ＡＤＣ１２２の入力に結合される。
【００１６】
[0018]  パワートランジスタとセンス抵抗を含んだ出力回路ブロック１４０が、終端ブロック１５０に結合される。終端ブロック１５０は、Ｎチャンネルのそれぞれについて、フィールド機器を接続するための第１及び第２フィールド端子（Ｓ１及びＳ２）を含む。出力回路ブロック１４０は、抵抗１４９として示されたチャンネル毎のセンス抵抗を備え、図２において抵抗１４９は、高電位側Ｒ＋と低電位側Ｒ−を有する。電流出力ＤＡＣ１２１によって提供される可変電流源はＳ１に結合され、抵抗１４９のＲ＋はＳ２に結合され、抵抗１４９の低電圧側（Ｒ−）はＭＵＸ１３２の入力２に結合される。抵抗１４９は、低い抵抗温度係数（ＴＣＲ）の抵抗を意味する高精度抵抗であり得る。出力回路ブロック１４０はまた、ＭＵＸブロック１３０と出力回路ブロック１４０に供給されるＤＣ電源（Ｖ＋）と直列の例えば０．５オームであるとして示されたセンス抵抗（ＳＲ）１４６を含む。
【００１７】
[0019]  図２に示されるように、出力回路ブロック１４０のパワートランジスタは全て、ＳＲ１４６とＳ１の間に結合されたＦＥＴ１４１、Ｓ２とアナログ接地との間に結合されたＦＥＴ１４２、Ｒ−とアナログ接地との間に結合されたＦＥＴ１４３、及びＳ１とＲ−との間に結合されたＦＥＴ１４４を含むパワー金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）として示されている。しかしながら、バイポーラ型のパワートランジスタが用いられてもよい。
【００１８】
[0020]  プログラマブルインターフェイス回路１００の動作において、ＦＥＴ１４３は、プロセス制御装置ブロック１７０からの制御信号に起因するデジタル論理ブロック１１０からの論理信号に基づいてオン又はオフのいずれかの状態にあり、用意されたアナログ接地がプログラマブルインターフェイス回路１００によって使用されるかどうかを決定する。したがって、ＦＥＴ１４３のオン又はオフ状態は、フィールド機器（入力ソース）がアナログ接地に接続されることになる（ＦＥＴ１４３がオン）か否か（ＦＥＴ１４３がオフ）を決定する。たとえＦＥＴ１４３がオフであっても、プログラマブルインターフェイス回路１００のアナログ接地は、一般にプログラマブルインターフェイス回路１００の機能において何らかの役割を有する。プログラマブルインターフェイス回路１００によって提供される複数の利用可能な信号モードの全ては、フィールド機器に信号送信するために電流出力ＤＡＣを利用し、フィールド機器から受信された信号のために第１及び前記第２ＭＵＸ、オペアンプ、及びＡＤＣを利用する。
【００１９】
[0021]  本明細書で用いられる際、「信号送信タイプ」は、様々なフィールド機器（入力ソース）が２つの広いカテゴリ、電流と電圧に分類されることを示す。プログラマブルインターフェイス回路１００は、電圧に応答する。もしフィールド機器が電圧タイプであるなら、抵抗１４９は必要とされない。もしフィールド機器が電流タイプであるなら、その電流を抵抗１４９、例えば１００乃至３００オーム抵抗を通して流すことによって電圧が発生する。フィールド機器が独自の電力を有する場合、ＤＡＣ１２１は常にオフである。
【００２０】
[0022]  開示される実施態様の利点は、単一で共通のデジタル通信インターフェイスがフィールド機器によって提供される少なくとも１０個の別々の入出力（Ｉ／Ｏ）機能（後述）を制御することを可能にするプログラム可能なプロセス制御装置のためのプログラマブルインターフェイス回路１００と通信／信号送信プロトコルを含む。開示される実施態様は、工業又は製造プロセスの制御、建物及び住宅の環境、データ収集システム、アナログ測定、機器を制御するためのアナログ／デジタル出力等の問題に対処することが可能である。上述されたように、プログラマブルインターフェイス回路は、利用される通信プロトコルを通じて特定のＩ／Ｏ機能（機器）向けに設定可能なソフトウェアである。
【００２１】
[0023]  プログラマブルインターフェイス回路１００は、２つの配線接続（Ｓ１及びＳ２）だけを用いて、機器の特質に依存せず広範な機器にインターフェイスする。プログラマブルインターフェイス回路１００は、機器のタイプ（例えば、アナログ対デジタル、入力対出力）、信号送信タイプ（電流対電圧）、及び接地（差動式機器又は接地済み機器の許容）に関する決定を、配線接続を行う時点でユーザ／設置者の一部に要求しない。Ｉ／Ｏ機能のタイプについての決定は、配線を完了した後に、その配線を妨げる又は変更することなく行われることが可能である。加えて、開示されるプログラマブルインターフェイス回路は、少なくとも２つの故障の種類を検出する新たな方法で配線の診断を（設定毎に）可能にする。即ち、断線した配線接続、及びユーザの意図したフィールド機器から電流（電力）を逸らす接地（又は他の電圧レール）に短絡された配線が、検知されることが可能である。開示されるプログラマブルインターフェイス回路とプロトコルは、１：１冗長性によって高可用性の動作モードをサポートする。
【００２２】
[0024]  本実装は、高可用性へ向けたいくつかのアプローチを与えることが可能である。例えば、高可用性は、１：１冗長性、１：Ｎ冗長性、投票等によって提供されることが可能である。
【００２３】
[0025]  開示されるプログラマブルインターフェイス回路及びプロトコルは、様々な異なる機能をサポートすることが可能である。例えば、「自動検出」の設定可能モードを有したアナログ入力及びアナログ出力タイプの機器には、ＨＡＲＴ７がサポートされる。プログラマブルインターフェイス回路は、（様々なタイプの）デジタル入力の状態変化までの社会的時間（social time）をイベント列（Sequence of Events）（ＳＯＥ）に関連付けることが可能である。この回路はまた、（様々なタイプの）デジタル入力の状態変化を計数（積算）することも可能である。デジタル出力は、伝統的なヒューズの必要性を排除する電子的短絡保護を有する。
【００２４】
[0026]  初期のパワーオンリセット時、及び／又は、外部信号（ウォッチドッグタイマー）が周辺回路の健全性欠如若しくはホストプロセス制御装置がないことを示す場合、セーフ状態に入ることが可能である。開示される通信プロトコルはセキュアで堅牢な方法であり、（ノイズ又は他の外乱による）通信エラーが不正確な測定値又は出力を生じさせないことを確実にする。
【００２５】
＜例＞
[0027]  開示される実施態様は、以下の具体例によって更に説明されるが、この開示の範囲又は内容をいかなる形であっても限定するものと解されるべきではない。
【００２６】
[0028]  プログラマブルインターフェイス回路１００は、大部分が混合信号特定用途向け集積回路（ＡＳＩＣ）として実現されることが可能であり、ＡＳＩＣは、デジタル論理ブロック１１０、アナログコモンリソースブロック１２０、及びＭＵＸブロック１３０を提供する。出力回路ブロック１４０は、プリント回路基板（ＰＣＢ）技術を用いてその上に個別デバイスを搭載することによって実現されることが可能である。プログラマブルインターフェイス回路１００のＮ個のＩ／Ｏチャンネルのそれぞれは、プロセス制御装置ブロック１７０などのホストプロセッサによって、その特定機能（ＡＩ／ＤＩ／ＡＯ／ＤＯ）向けにシリアル又はパラレルインターフェイスバスによって制御及び設定される。開示されるプログラマブルインターフェイス回路１００のユーザの観点から、各チャンネルのサポートされるＩ／Ｏ機能は、限定されないが以下を含む。
１．プログラマブルインターフェイス回路から電力を必要とするフィールド機器から受け取られるＡＩ（典型的には０−２０ｍＡの電流ループによる）。
２．独自に電流を供給し、プログラマブルインターフェイス回路に参照付けられたフィールド機器からのＡＩ（典型的には０−２０ｍＡの電流ループによる）。
３．独自に電流を供給し、プログラマブルインターフェイス回路の電圧／接地とは異なる電圧／接地に参照付けられることのできるフィールド機器からのＡＩ（典型的には０−２０ｍＡの電流ループによる）。
４．（バッテリのように）電圧を供給し、プログラマブルインターフェイス回路に参照付けられたフィールド機器からのＡＩ（典型的には０−５ＶＤＣ）。
５．（バッテリのように）電圧を供給し、プログラマブルインターフェイス回路の電圧／接地とは異なる電圧／接地に参照付けられることのできるフィールド機器からのＡＩ（典型的には０−５ＶＤＣ）。
６．インターフェイス回路から電力を必要とするＤＩ（ドライ接点）。
７．独自の電力によって信号を供給し、プログラマブルインターフェイス回路の電圧／接地とは異なる電圧／接地に参照付けられることのできるＤＩ（バッテリに類似した電圧入力）。
８．ＡＯ（０−２０ｍＡ）（プログラマブルインターフェイス回路がアナログ電流をフィールド機器へ供給する）。
９．ＤＯ（５００ｍＡ以上）（プログラマブルインターフェイス回路がデジタル電流をフィールド機器へ供給する）。
１０．プログラマブルインターフェイス回路に誤って接続されたフィールド機器にダメージ又はエネルギーを与えることができないセーフ状態。
【００２７】
[0029]  初期のパワーオンリセット時、及び／又は、外部信号（ウォッチドッグタイマー）が周辺回路の健全性欠如若しくはプロセス制御装置ブロック１７０がないことを示す場合、「セーフ状態」に入ることが可能である。ＡＩ及びＡＯ機能は、ＨＡＲＴ７通信をサポートすることが可能である。当該技術分野において知られているように、ＨＡＲＴデータは、アナログ電流信号又はアナログ電圧信号に低レベルの周波数偏移変調（ＦＳＫ）キャリアを重畳することによって送信され、モデム及び簡易型の汎用非同期送受信器（Universal Asynchronous Receiver/Transmitter）（ＵＡＲＴ）を用いて受信される。
【００２８】
[0030]  これらの例において用いられる際、Ａ乃至Ｅは、それ自体がプログラム可能なプロセス制御装置から受け取られる制御信号に応答して生成される、デジタル論理ブロック１１０からの論理信号によって制御されるプログラマブルインターフェイス回路１００に含まれる様々なデバイスの動作状態を表す。ＡはＭＵＸ１３１を表し、ＢはＭＵＸ１３２を表す。Ｃ、Ｄ、Ｅ（それぞれＦＥＴ１４３、１４１、及び１４４）、及びＤＡＣ１２１の値は、そのＩ／Ｏチャンネルの意図されたユーザのユースケースに適した値のままであるべきである。フィールド機器は、全体を通して符号３４８として示されている。
【００２９】
[0031]  機能／ケース１：プログラマブルインターフェイス回路１００から電力を必要とするフィールド機器３４８からのアナログ入力（典型的には０−２０ｍＡの電流ループによる）。図３Ａ及び３Ｂを参照されたい。
【００３０】
【表１】
2016507842.tif 000003
【００３１】
[0032]  このケースでは、ＤＡＣ１２１は最大出力に設定され、２５ｍＡの電流リミットのある（２４ＶのＶ＋レベルの）２４ボルトソースとして効率良く動作する。ねじＳ１とＳ２の間に接続されたフィールド機器３４８は、フィールド機器が測定しているパラメータの値（例えば、温度、圧力、レベル等）を示すように、それを通って流れる電流を変化させる。Ｓ２を介して、変調された電流が、図示された２５０オーム抵抗のような抵抗１４９を通って流れ、その変調電流に応答した電圧を発生させる。この電圧は、経路２上のＭＵＸ１３１、１３２を介してＡＤＣ１２２によって測定される。
【００３２】
[0033]  ユーザは、オプションとしてＬＭを設定することが可能である。設定された場合、プロセス制御装置ブロック１７０は、もしＡＤＣ１２２の変換がユーザのフィールド機器３４８への／を通る電流がないことを反映していれば、断線した配線（断線ライン）の状況を制御システムへ報告する。
【００３３】
[0034]  これらのケースの大部分において、ＬＭは、プログラマブルインターフェイス回路１００がプログラマブルインターフェイス回路１００の設計とは異なってプロセス制御装置ブロック１７０によって用いられる方法を表す。後述される機能／ケース８は、あり得る例外である。このケースでは、アナログループは、プログラマブルインターフェイス回路１００と同じ接地に参照付けられる（ＦＥＴ１４３はオンである）。ＨＡＲＴはオプションとしてサポートされる。
機能／ケース１は、図３Ａの描写３０５及び図３Ｂの描写３１０に提示されたユーザの視点からのシナリオを解決する。
機能／ケース２：独自に電流を供給し、プログラマブルインターフェイス回路１００に参照付けられたフィールド機器３４８からのアナログ入力（典型的には０−２０ｍＡの電流ループによる）。図３Ｃ及び３Ｄを参照されたい。
【００３４】
【表２】
2016507842.tif 000004
【００３５】
[0035]  このケースでは、フィールド機器３４８は、０から２０ｍＡの電流を生じさせる。この電流はピンＳ１においてプログラマブルインターフェイス回路１００に入り、ＦＥＴ１４４を通って次いで抵抗１４９へ運ばれる。当該電流はＳ２を介してフィールド機器へ戻る。ＭＵＸ１３１及び１３２は、抵抗１４９をまたがる電圧を（反転電圧を補正する効果を有する）マルチプレクサ経路３を用いてＡＤＣ１２２へ渡す。ユーザは、オプションとしてＬＭを設定することが可能である。このケースでは、フィールド機器のアナログ回路は、プログラマブルインターフェイス回路１００と同じ接地に参照付けられる（ＦＥＴ１４３はオンである）。ＨＡＲＴはオプションとしてサポートされる。ケース２は、図３Ｃの描写３１５及び図３Ｄの描写３２０に示されたユーザの視点からの次のシナリオを解決する。
機能／ケース３：独自に電流を供給し、プログラマブルインターフェイス回路１００の電圧／接地とは異なる電圧／接地に参照付けられることのできるフィールド機器３４８からのアナログ入力（典型的には０−２０ｍＡの電流ループによる）。図３Ｅの描写３２５を参照されたい。
【００３６】
【表３】
2016507842.tif 000005
【００３７】
[0036]  このケースでは、フィールド機器３４８は、０から２０ｍＡの電流を生じさせる。当該電流は、ピンＳ１においてプログラマブルインターフェイス回路１００に入る。当該電流は、ＦＥＴ１４４を通って次いで抵抗１４９（例えば２５０オーム抵抗）へ運ばれる。当該電流は、Ｓ２を介してフィールド機器３４８へ戻る。ＭＵＸ１３１及び１３２は、抵抗１４９をまたがる電圧を（反転電圧を補正する効果を有する）ＭＵＸ経路３を用いてＡＤＣ１２２へ渡す。ユーザは、オプションとしてＬＭを設定することが可能である。
【００３８】
[0037]  このケースでは、ユーザのフィールド機器３４８は、プログラマブルインターフェイス回路１００の接地とは異なる接地に参照付けられることが可能である。目標は、ねじ信号Ｓ１及びＳ２のいずれか又は両方がプログラマブルインターフェイス回路１００のアナログ接地に対して１２Ｖ（最大）から−７Ｖ（最小）となり得ることであろう。ＨＡＲＴはオプションとしてサポートされることが可能である。ケース３は、ユーザの視点からの図３Ｅの描写３２５に示されたシナリオを解決する。
機能／ケース４：（バッテリのように）電圧を供給し、プログラマブルインターフェイス回路１００に参照付けられたフィールド機器３４８からのアナログ入力（典型的には０−５ＶＤＣ）。図３Ｆの描写３３０を参照されたい。
【００３９】
【表４】
2016507842.tif 000006
【００４０】
このケースでは、フィールド機器３４８は、０から１０Ｖの電圧を生じさせる。当該電圧は、ピンＳ１とＳ２をまたがってプログラマブルインターフェイス回路１００に与えられる。ＭＵＸ１３１、１３２は、ＭＵＸ経路１を用いてフィールド機器の電圧をＡＤＣ１２２へ渡す。
【００４１】
[0038]  ユーザは、オプションとしてＬＭを設定することが可能である。ＬＭは、ユーザが０Ｖまでは広がらない通常の入力電圧範囲を有したフィールド機器を使用している場合に意味を持つ。例えば、１から５Ｖの出力を有するフィールド機器が、ＬＭに適しているであろう。このケースでは、アナログ値は、プログラマブルインターフェイス回路１００と同じアナログ接地に参照付けられる（ＦＥＴ１４３はオンである）。このケースにとって重要なのは、ＤＡＣ１２１が電圧の測定に何ら貢献しないことである。ケース４は、ユーザの視点からの図３Ｆの描写３３０におけるシナリオを解決する。
機能／ケース５：（バッテリのように）電圧を供給し、プログラマブルインターフェイス回路１００の電圧／接地とは異なる電圧／接地に参照付けられることのできるフィールド機器からのアナログ入力（典型的には０−５ＶＤＣ）。図３Ｇを参照されたい。
【００４２】
【表５】
2016507842.tif 000007
【００４３】
[0039]  このケースは、ユーザのフィールド機器がこのケースではプログラマブルインターフェイス回路１００の接地とは異なる接地に参照付けられることが可能であることを除いて、機能／ケース４とほとんど同一である。よってＦＥＴ１４３はオフである。このケースにとって重要なのは、ＤＡＣ１２１が電圧の測定に何ら貢献しないことである。ケース５は、ユーザの視点からの図３Ｇの描写３３５に示されたシナリオを解決する。
機能／ケース６：プログラマブルインターフェイス回路１００から電力を必要とするデジタル入力（ドライ接点）。
【００４４】
【表６】
2016507842.tif 000008
【００４５】
[0040]  このケースは、ケース１とほとんど同一である。このケースでは、プログラマブルインターフェイス回路１００のＤＡＣ１２１が７ｍＡを生じさせ、当該電流がピンＳ１においてプログラマブルインターフェイス回路１００から出力される。この電流は、（フィールド機器３４８の）リレー接点の閉鎖を検知するのに用いられる。戻り電流がねじＳ２から入力され、抵抗１４９を通って流れる。ＭＵＸ１３１、１３２は、抵抗１４９をまたがる電圧をＭＵＸ経路２を用いてＡＤＣ１２２へ渡す。
【００４６】
[0041]  ユーザは、オプションとしてＬＭを設定することが可能である。しかしながら、ＬＭを使用する場合、ユーザは一般に、フィールド機器３４８のリレー接点がオープンである時に「誤検出」を防止するために個別外部抵抗を用いるべきである。このケースでは、ドライ接点は、抵抗１４９と同じ接地に参照付けられる（ＦＥＴ１４３はオンである）。その閉鎖は通常のＡＤＣ変換として検出され、プロセス制御装置ブロック１７０は、ＡＤＣ１２２が与える結果を１つのブーリアン値に還元するアルゴリズムを有することが可能である。フィールド機器３４８のリレーがオフからオンに遷移したとプロセス制御装置ブロック１７０が判定した場合、プロセス制御装置ブロック１７０は、電力を節約するために電流を減少させるようＤＡＣ１２１に命令することが可能である。リレーがオンからオフに遷移したとプロセス制御装置ブロック１７０が判定した場合、プロセス制御装置ブロック１７０は、そのリレー接点に十分な「ウェット電流（wetting current）」を供給するよう７ｍＡまでＤＡＣ１２１に命令することが可能である。
機能／ケース７：独自の電力によって信号を供給し、プログラマブルインターフェイス回路１００の電圧／接地とは異なる電圧／接地に参照付けられることのできるデジタル入力（バッテリに類似した電圧入力）。
【００４７】
【表７】
2016507842.tif 000009
【００４８】
[0042]  このケースは、ＬＭが提供されないことを除いてケース３と同一である。ケース３と同様に、このケースにとって重要なのは、ＤＡＣ１２１が電圧の測定に何ら貢献しないことである。
機能／ケース８：アナログ出力（０−２０ｍＡ）
【００４９】
【表８】
2016507842.tif 000010
【００５０】
[0043]  このケースでは、プログラマブルインターフェイス回路１００のＤＡＣ１２１が０−２０ｍＡを生じさせ、当該電流がピンＳ１においてプログラマブルインターフェイス回路１００から出力される。この電流は、アクチュエータ（例えばバルブポジショナ）を調整するのに用いられる。戻り電流がＳ２から入力され、抵抗１４９を通って流れる。ＭＵＸ１３１、１３２は、抵抗１４９をまたがる電圧をＭＵＸ経路２を用いてＡＤＣ１２２へ渡す。
【００５１】
[0044]  ユーザはオプションとして、時に「断線配線検出」又は「オープン配線検出」と称されるライン監視（line monitoring）（ＬＭ）を設定することが可能である。ＬＭは、ユーザが０ｍＡよりも大きい最小値を持つ通常の電流範囲を有したフィールド機器３４８を使用している場合に意味を持つ。例えば、４−２０ｍＡの通常の電流動作範囲を有するフィールド機器３４８が、ＬＭに適しているであろう。このケースでは、ＬＭの使用はプログラマブルインターフェイス回路１００の設計に関係し得る、ということが留意される。具体的には、プログラマブルインターフェイス回路１００は、ＡＤＣ変換を行いながらアナログ出力値を維持することができる。それは、比較点を供給するＤＡＣ１２１を備えた逐次比較レジスタ方式を用いるようなＡＤＣ１２２を実装するコストを節約することが可能である。これは満足できるが、ユーザのフィールド機器３４８へのアナログ出力電流は、中断なく維持されるべきである。このケースでは、アナログループは、プログラマブルインターフェイス回路１００と同じ接地に参照付けられる（ＦＥＴ１４３はオンである）。ＨＡＲＴはオプションとしてサポートされる。プログラマブルインターフェイス回路１００への命令は、ＦＥＴにオン（エネルギーを与える）又はオフ（エネルギーを与えない）になるよう命令することが可能である。即ち、ホストは、制御方法、工場、作業シフト等の状態に応じて、オンとオフの両方を命令する。
機能／ケース９：デジタル出力。
【００５２】
【表９】
2016507842.tif 000011
【００５３】
このケースでは、プログラマブルインターフェイス回路１００のデジタル論理１１０は、ＦＥＴとして示されたスイッチ１４１及び１４２をオンにして、フィールド負荷（例えばリレー）にエネルギーを与える。
【００５４】
[0045]  ユーザは、オプションとしてＬＭを設定することが可能である。ＤＯがオフのケースは、負荷を通して（１つのＡＤＣ変換に十分な）短時間の間、微小電流（１ｍＡ）を流すことによって有効となる。ＭＵＸ１３１、１３２は、抵抗１４９をまたがる電圧をＭＵＸ経路２を用いてＡＤＣ１２２へ渡す。このケースでは、ユーザのフィールド機器はプログラマブルインターフェイス回路１００と同じ接地に参照付けられるが、ＤＯがオフでＬＭが設定されている（ＦＥＴ１４３がオンである）場合は、フィールド機器の（負荷）電流のみがプログラマブルインターフェイス回路１００へ入力される。
機能／ケース１０：誤って接続されたフィールド機器３４８にダメージ又はエネルギーを与えることができないセーフ状態。
【００５５】
【表１０】
2016507842.tif 000012
【００５６】
[0046]  このケースでは、Ｉ／Ｏチャンネルは使用されず、フィールド機器は１つも接続されていないことが予期される。プログラマブルインターフェイス回路１００は、ＤＡＣ１２１から１ｍＡを有することだけを除いて、ケース１と同じように設定される。これは、フィールド機器３４８の意図されない存在を検出することが可能な診断モードをサポートする。
診断機能／ケース１：３Ｖ３（デジタルＶｃｃ）
【００５７】
【表１１】
2016507842.tif 000013
【００５８】
このケースでは、ＡＤＣ１２２は３Ｖ３を測定する。これはプログラマブルインターフェイス回路１００の健全性／安全性のためであり、ユーザのユースケースには関係しない。ＭＵＸ１３１、１３２は、ＭＵＸ経路４を用いて電圧をＡＤＣ１２２へ渡す。
【００５９】
[0047]  これらはいくつかの例にすぎない。したがって、本発明の広がり及び範囲は、上述された実施態様のいずれによっても限定されるべきでない。そうではなく、本発明の範囲は、以下のクレームとその均等物に従って定義付けられるべきである。
【００６０】
[0048]  本発明が１又は複数の実装例に関して例示され説明されてきたが、この明細書及び添付図面を読んで理解すれば、均等な改変及び修正が当業者には思い付くだろう。特に上述された構成要素（アセンブリ、デバイス、回路、システム等）によって実施される様々な機能に関して、そのような構成要素を説明するのに用いられた（「手段」への言及を含む）用語は、たとえ本明細書に説明された本発明の例示的な実装例における機能を実施する開示された構造と構造的には均等でなかったとしても、そうではないことが指示されるのでない限り、開示された構成要素の特定の機能を実施する（例えば機能的に均等な）任意の構成要素に対応することが意図される。加えて、本発明の特定の特徴がいくつかの実装例のうちのたった１つに関して開示されてきたかもしれないが、そのような特徴は、所与の又は特定の用途にとって望ましくそして有利であるような他の実装例の１又は複数の他の特徴と組み合わせることができる。また、用語「含む（including）」、「含む（includes）」、「有する（having）」、「有する（has）」、「有する（with）」、又はそれらの変形が詳細な説明及び／又はクレームで用いられる限りにおいて、そのような用語は、用語「備える（comprising）」と同じような様式で包括的であることが意図される。
【図１】
2016507842.tif 000014
【図２】
2016507842.tif 000015
【図３Ａ】
2016507842.tif 000016
【図３Ｂ】
2016507842.tif 000017
【図３Ｃ】
2016507842.tif 000018
【図３Ｄ】
2016507842.tif 000019
【図３Ｅ】
2016507842.tif 000020
【図３Ｆ】
2016507842.tif 000021
【図３Ｇ】
2016507842.tif 000022
【手続補正書】
【提出日】平成27年10月5日(2015.10.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
フィールド機器をプロセス制御装置ブロック（１７０）に結合するための少なくとも１つのチャンネルを含むプログラマブルインターフェイス回路（１００）であって、前記チャンネルは、
前記プロセス制御装置ブロックから制御信号を受け取るように構成された端子（１１６ｅ）、複数の論理信号（１１１ａ、１１２ａ）を供給するための端子（１１１、１１２）、及びプロセス信号データ（１１３ａ）を受け取るための少なくとも第１のプロセスデータ端子（１１３）を含む、複数の端子を有するデジタル論理ブロック（１１０）と、
可変電流源を提供する電流出力デジタルアナログコンバータ（ＤＡＣ）（１２１）を含む、前記論理信号の第１部分を受け取るように結合されたアナログ論理ブロック（１２０）と、
前記フィールド機器を接続するための第１及び第２フィールド端子（Ｓ１及びＳ２）並びにセンス抵抗（１４６）を含み、前記可変電流源は前記Ｓ１に結合され、前記センス抵抗は前記Ｓ２に結合される、出力回路ブロック（１４０）と、
を備え、
前記アナログ論理ブロックは、更に、前記論理信号の第２部分を受け取るように結合された第１及び第２マルチチャンネルマルチプレクサ（ＭＵＸ）（１３１、１３２）と、演算増幅器（オペアンプ）（１３５）と、アナログデジタルコンバータ（ＡＤＣ）（１２２）とを備え、前記第１及び第２ＭＵＸは、前記センス抵抗にまたがっており、そのそれぞれの出力が前記オペアンプのそれぞれの入力に結合され、前記オペアンプの出力（１３４）は前記ＡＤＣの入力に結合され、前記ＡＤＣの出力は前記プロセス信号データ（１１３ａ）を前記デジタル論理ブロックの前記プロセスデータ端子（１１３）へ供給するように結合され、
前記制御信号は、アナログ出力（ＡＯ）モード、デジタル出力（ＤＯ）モード、アナログ入力（ＡＩ）モード、デジタル入力（ＤＩ）モード、及び前記ＡＩモード又は前記ＤＩモードに副モードを付加することによって与えられる少なくとも１つの追加の信号モードを含む、前記プログラマブルインターフェイス回路の複数の利用可能な信号モードから自動的に選択する、
プログラマブルインターフェイス回路。
【請求項２】
前記追加の信号モードは、前記フィールド機器が電流による信号送信である場合に設定される第５モード、前記フィールド機器が電圧による信号送信である場合に設定される第６モード、及び前記フィールド機器が内部接地基準を有している場合に差動接地に設定される第７モードから選択される少なくとも１つである、請求項１に記載のプログラマブルインターフェイス回路（１００）。
【請求項３】
前記出力回路ブロックは、前記論理信号のうちの１つを受け取った時に、前記プログラマブルインターフェイス回路によって提供されるアナログ接地接続を選択又は選択解除するように動作可能なトランジスタ（１４３）を含む、請求項１に記載のプログラマブルインターフェイス回路（１００）。
【請求項４】
プロセス制御装置／インターフェイスの結合（１７０、１００）であって、
プロセッサ（１７４）と通信／信号送信プロトコルのアルゴリズムを格納したメモリ（１７６）とを含み、制御信号を供給するプロセス制御装置ブロック（１７０）と、
フィールド機器を前記プロセス制御装置ブロックに結合するための少なくとも１つのチャンネルを含むプログラマブルインターフェイス回路であって、前記チャンネルは、
前記プロセス制御装置ブロックから制御信号を受け取るように構成された端子（１１６ｅ）、複数の論理信号（１１１ａ、１１２ａ）を供給するための端子（１１１、１１２）、及びプロセス信号データ（１１３ａ）を受け取るための少なくとも第１のプロセスデータ端子（１１３）を含む、複数の端子を有するデジタル論理ブロック（１１０）と、
可変電流源を提供する電流出力デジタルアナログコンバータ（ＤＡＣ）（１２１）を含む、前記論理信号の第１部分を受け取るように結合されたアナログ論理ブロック（１２０）と、
前記フィールド機器を接続するための第１及び第２フィールド端子（Ｓ１及びＳ２）並びにセンス抵抗（１４６）を含み、前記可変電流源は前記Ｓ１に結合され、前記センス抵抗は前記Ｓ２に結合される、出力回路ブロック（１４０）と、
を備え、
前記アナログ論理ブロックは、更に、前記論理信号の第２部分を受け取るように結合された第１及び第２マルチチャンネルマルチプレクサ（ＭＵＸ）（１３１、１３２）と、演算増幅器（オペアンプ）（１３５）と、アナログデジタルコンバータ（ＡＤＣ）（１２２）とを備え、前記第１及び第２ＭＵＸは、前記センス抵抗にまたがっており、そのそれぞれの出力が前記オペアンプのそれぞれの入力に結合され、前記オペアンプの出力（１３４）は前記ＡＤＣの入力に結合され、前記ＡＤＣの出力は前記プロセス信号データ（１１３ａ）を前記デジタル論理ブロックの前記プロセスデータ端子（１１３）へ供給するように結合され、
前記制御信号は、アナログ出力（ＡＯ）モード、デジタル出力（ＤＯ）モード、アナログ入力（ＡＩ）モード、デジタル入力（ＤＩ）モード、及び前記ＡＩモード又は前記ＤＩモードに副モードを付加することによって与えられる少なくとも１つの追加の信号モードを含む、前記プログラマブルインターフェイス回路の複数の利用可能な信号モードから自動的に選択する、
プログラマブルインターフェイス回路と、
を備えるプロセス制御装置／インターフェイスの結合。
【請求項５】
前記追加の信号モードは、前記フィールド機器が電流による信号送信である場合に設定される第５モード、前記フィールド機器が電圧による信号送信である場合に設定される第６モード、及び前記フィールド機器が内部接地基準を有している場合に差動接地に設定される第７モードから選択される少なくとも１つである、請求項４に記載の制御装置／インターフェイスの結合（１７０、１００）。
【請求項６】
前記出力回路ブロックは、前記論理信号のうちの１つを受け取った時に、前記プログラマブルインターフェイス回路によって提供されるアナログ接地接続を選択又は選択解除するように動作可能なトランジスタ（１４３）を含む、請求項４に記載の制御装置／インターフェイスの結合（１７０、１００）。
【国際調査報告】
2016507842.tif 000023
2016507842.tif 000024
2016507842.tif 000025