(57)【要約】  本発明は、マトリクスに編成されるピクセルと称する多数の感光点を含む検出器内で画像を取得することを目的とする撮像装置の読み取り方法に関する。同一列のピクセルが、その列のピクセルにより取得される光信号の連続的な読み取りを可能する列導体（Ｃｏｌ（ｊ））に結合され、本方法は、そのピクセルの各々について相関二重サンプリング読み取りフェーズを実行することを含み、この読み取りフェーズは、ピクセルをリセットする動作（１１、１５）に続いて２個の読み取り動作（１２、１４、１６、１８）、すなわち光信号を伴わない第１の動作および光信号を伴う第２の動作を含む。本方法によれば、同一列のピクセルに対して３個のステップ、すなわち  １．第１の行（Ｉ）のピクセルを読み取る第１の動作（１４；７２）、  ２．第２の行（Ｉ＋１）を読み取る動作（１８；７６）の一方、  ３．第１の行（Ｉ）のピクセルを読み取る第２の動作（１２；７４）、が順次連結される。
2016502365.tif 000002
【特許請求の範囲】
【請求項１】
画像の取得を目的とし、且つマトリクスを形成する行および列に編成される複数のピクセルを含み、同一列のピクセルが、前記列のピクセルにより取得される光信号の連続的な読み取りを可能する列導体（Ｃｏｌ（ｊ））に結合されている撮像装置の読み取り方法であって、前記ピクセルの各々について相関二重サンプリング読み取りフェーズを実行することを含み、前記読み取りフェーズが、前記ピクセルをリセットする動作（１１、１５；７１、７５）に続いて２個の読み取り動作（１２、１４、１６、１８；７２、７４、７６、７８）、すなわち光信号を伴わない第１の動作および光信号を伴う第２の動作を含む方法において、同一列のピクセルに対して３個のステップ、すなわち
１．第１の行（Ｉ）のピクセルを読み取る第１の動作（１４；７２）、
２．第２の行（Ｉ＋１）を読み取る動作（１８；７６）の一方、
３．前記第１の行（Ｉ）のピクセルを読み取る第２の動作（１２；７４）、
が順次連結されることを特徴とする方法。
【請求項２】
前記第１の行（Ｉ）のピクセルを読み取る動作（１２；７２）が、前記第２の行（Ｉ＋１）のピクセルをリセットする動作（１５；７５）と同時に実行されることを特徴とする、請求項１に記載の方法。
【請求項３】
前記ピクセルが３Ｔピクセルであることと、第１の行（Ｉ）に対して、リセット動作（１１ｔ）、第１の読み取り動作（１２ｔ）、画像取得動作（１３ｔ）および第２の読み取り動作（１４ｔ）が現行フレームｔにおいて連結され、且つ前記現行フレーム（ｔ）の後のフレーム（ｔ＋１）においてリセット動作（１１ｔ＋１）が連結されることと、第２の行（Ｉ＋１）に対して、前記現行フレーム（ｔ）の前に第２の読み取り動作（１８ｔ−１）がフレーム（ｔ−１）において連結され、リセット動作（１５ｔ）、第１の読み取り動作（１６ｔ）、画像取得動作（１７ｔ）および第２の読み取り動作（１８ｔ）が前記現行フレーム（ｔ）において連結されることと、ステップ２で実行される前記先行フレーム（ｔ−１）における前記第２の行（Ｉ＋１）の前記第２の読み取り動作（１８ｔ−１）と、前記現行フレーム（ｔ）における前記第１の行（Ｉ）の前記リセット動作（１１ｔ）とが同時に実行されることとを特徴とする、請求項１または２に記載の方法。
【請求項４】
前記現行フレーム（ｔ）における前記第１の行（Ｉ）の前記第１の読み取り動作（１２ｔ）と、前記現行フレーム（ｔ）における前記第２の行（Ｉ＋１）の前記リセット動作（１５ｔ）とが同時に実行されることを特徴とする、請求項２または３に記載の方法。
【請求項５】
前記ピクセルが４Ｔピクセルであることと、同一列のピクセルに対して、前記第１の行（Ｉ）の電荷転送動作（７３）と、ステップ２で実行される前記第２の行（Ｉ＋１）の前記第１の読み取り動作（７６）とが同時に実行されることとを特徴とする、請求項１または２に記載の方法。
【請求項６】
ステップ３で実行される前記第１の行（Ｉ）のピクセルの読み取り動作（７４）が、第２の行（Ｉ＋１）のピクセルの電荷転送動作（７７）と同時に実行されることを特徴とする、請求項５に記載の方法。
【請求項７】
第１の行（Ｉ）に対して、リセット動作（７１）、第１の読み取り動作（７２）、電荷転送動作（７３）および第２の読み取り動作（７４）が連結されることと、第２の行（Ｉ＋１）に対して、リセット動作（７５）、第１の読み取り動作（７６）、電荷転送動作（７７）および第２の読み取り動作（７８）が連結されることと、第３の行（Ｉ＋２）に対して、リセット動作（７９）、第１の読み取り動作（８０）、電荷転送動作（８１）および第２の読み取り動作（８２）が連結されることと、ステップ１で実行される前記第１の行（Ｉ）の前記第１の読み取り動作（７２）と、前記第２の行（Ｉ＋１）の前記リセット動作（７５）とが同時に実行されることとを特徴とする、請求項２、５または６のいずれか一項に記載の方法。
【請求項８】
前記第２の行（Ｉ＋１）の前記読み取り動作（７８）と、前記第３の行（Ｉ＋２）の前記リセット動作（７９）とが同時に実行されることを特徴とする、請求項７に記載の方法。
【請求項９】
前記第１の行（Ｉ）と前記第２の行（Ｉ＋１）とが連続していることを特徴とする、請求項１〜８のいずれか一項に記載の方法。
【請求項１０】
前記第１の行（Ｉ）と前記第２の行（Ｉ＋２）とが連続していないことを特徴とする、請求項１〜８のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にマトリクスに編成されるピクセルと称する多数の感光点を含む検出器内で画像を取得することを目的とする撮像装置の読み取り方法に関する。
【背景技術】
【０００２】
検出器において、ピクセルが検出器の基本的な感応素子を表す。各ピクセルは、それが影響を受ける電磁放射、または光導電体の電荷の流れを電気信号に変換する。異なるピクセルから生じた電気信号は、マトリクス読み取りフェーズ中に収集されて、次いで画像を形成すべく処理および保存可能なようにデジタル化される。ピクセルは多くの場合、それが受光する光子の流れの関数として、電荷の流れを供給する感光領域から、およびその流れを処理する電子回路から形成されている。感光領域は一般に、感光素子または光検出器を含んでいて、これらは例えばフォトダイオード、フォトレジスタまたはフォトトランジスタであってよい。数百万ピクセルを含み得る大規模な感光マトリクスが存在する。
【０００３】
放射線検出器は、電離放射線、特にＸまたγ放射線を撮像することにより、例えば医療分野では放射線画像の検出、または産業分野では非破壊検査に利用できる。感光素子は、可視または近可視電磁放射の検出を可能にする。これらの素子は、検出器に入射する放射線に全くまたは殆ど感応しない。従って、入射した放射線、例えばＸ線放射、またはピクセル内に存在する感光素子が感応する波長の帯域における放射線を変換するシンチレータとして知られる放射線コンバータが用いられることが多い。代替的な形態は、Ｘ線放射を電荷に直接変換する光導電体と称する異なる材料の感光素子を実装することを含む。これを行うのは、例えば、第１のピクセル化されたテルル化カドミウム（ＣｄＴｅ）基板がＣＭＯＳ読み取り回路に１ピクセル毎に接続されているため、検出機能を失ったマトリクスの場合である。
【０００４】
感光素子に蓄積された電荷であって光信号を形成する電荷の読み取りを可能にする電圧フォロワによる電子処理回路の実装が知られている。読み取り動作の間、電流源がピクセルに電力を供給する。
【０００５】
有用な画像の品質を向上させて、有用な画像のノイズのレベルを下げるべく、マトリクスの各ピクセルの読み取りは、英語文献では公知の相関二重サンプリング（ＣＤＳ）により行うことができる。この方法は、同一ピクセルを読み取る２個の連続した動作、すなわちリセット動作の直後で光信号を伴わない第１の動作および光信号を伴う第２の動作を実行することを含み、これら２個の読み取りの間にリセットを行わない。各々の読み取り動作で得られるレベルの減算により、ピクセルのリセット動作に伴うノイズのレベルを除去することができる。２個の読み取り動作が時間的に近接していることにより、検出器の温度オフセットの幾分かを除去することができる。
【０００６】
相関二重サンプリング読み取りの主な短所は、検出器の読み取り時間が長くなることである。実際に、マトリクスの行について、次の行の読み取りを開始する前に２個の読み取り動作と共にリセット動作をも実行する必要がある。読み取りおよびリセット動作は各々同一時間を占めると仮定すれば、マトリクスの完全相関二重サンプリング読み取りは二重サンプリング無しの単純な読み取りよりも３倍長い時間を要する。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、マトリクスの全ての行の読み取りに要する時間を短縮することによりマトリクスの相関二重サンプリング読み取りを向上させることである。
【課題を解決するための手段】
【０００８】
この目的のため、本発明の主題は、画像の取得を目的とし、且つマトリクスを形成する行および列に編成される複数のピクセルを含み、同一列のピクセルが、その列のピクセルにより取得される光信号の連続的な読み取りを可能する列導体に結合されている撮像装置の読み取り方法であって、そのピクセルの各々について相関二重サンプリング読み取りフェーズを実行することを含み、この読み取りフェーズは、ピクセルをリセットする動作に続いて２個の読み取り動作、すなわち光信号を伴わない第１の動作および光信号を伴う第２の動作を含む方法において、同一列のピクセルに対して３個のステップ、すなわち
１．第１の行のピクセルを読み取る第１の動作、
２．第２の行を読み取る動作の一方、
３．第１の行のピクセルを読み取る第２の動作
が順次連結されることを特徴とする方法である。
【０００９】
本発明により、第１の行の２個の読み取り（ステップ２）の合間の時間を用いて第２の行の読み取り動作および場合により異なる動作を実行する。３Ｔピクセルの場合、ステップ２の間に第１の行がリセットされる。４Ｔピクセルの場合、ステップ２の間に第１の行の電荷転送が行われる。これにより、相関二重サンプリング読み取りの利点を保ちながら、マトリクスの完全読み取りの持続期間を短縮することができる。
【００１０】
例として示す一実施形態の詳細な説明を精査することにより本発明への理解が深まると共に他の利点も明らかになろう。説明を以下の添付図面に例示する。
【図面の簡単な説明】
【００１１】
【図１】本発明を実装可能なピクセルのマトリクスの一例を示す。
【図２】図１に示すマトリクスの、４個の連続する行の読み取りおよびリセットを制御する信号をタイミング図の形式で示す。
【図３】図２に示すタイミング図によるマトリクスの制御を可能する回路の一例を示す。
【図４】図１に示すマトリクスの制御信号の代替的なタイミング図を示す。
【図５】図１に示すマトリクスの制御信号の代替的なタイミング図を示す。
【図６】本発明を実装可能なピクセルのマトリクスの別の例を示す。
【図７】図６に示すマトリクスの制御信号をタイミング図の形式で示す。
【発明を実施するための形態】
【００１２】
明快さのため、異なる図面において同一要素を同一参照符号で表記している。
【００１３】
図１に、理解を容易にすべく２行×２列のマトリクスを概略的に示す。４個のピクセルが各々行と列の交差箇所で形成されている。明らかに、現実のマトリクスは一般にはるかに大きく、多数の行および列を有している。
【００１４】
各ピクセルは、ここではフォトダイオードＤ、および３個のトランジスタＴ１、Ｔ２およびＴ３で形成された電子処理回路で示す感光ゾーンを含んでいる。図１において、フォトダイオードＤおよび３個のトランジスタに続いて、ｉが行のランクおよびｊが列のランクと解釈し得る２個の座標（ｉ、ｊ）に言及する。実際には、この種のピクセルは、他の構成要素、特に他のトランジスタを含んでいてよい。このピクセルは少なくとも３個のトランジスタを有しているため３Ｔピクセルとも称され、各々の機能について以下に述べる。
【００１５】
一般に、英語文献において略語ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（相補型金属酸化物半導体））として知られる追加的な結晶シリコン半導体を実装するトランジスタを含むピクセルのマトリクスを実装することが知られている。本発明はこのようなトランジスタに限定されず、例えば英語文献においてＴＦＴとして知られる薄膜トランジスタを含むマトリクスでも実装可能である。ＴＦＴは、例えば英語文献においてＩＧＺＯとして知られる非晶質または結晶質のインジウムガリウム酸化亜鉛トランジスタ等の金属酸化物系であってよい。例えば有機ＴＦＴ、アモルファスシリコンＴＦＴ、多結晶シリコンＴＦＴ等の他の系統のＴＦＴを実装することも可能である。
【００１６】
同一列、またはより一般に同一ランクのピクセルが、列の終端に位置するトランジスタＴ５および読み取り回路Ｓを共有している。トランジスタＴ５と読み取り回路Ｓは導体Ｃｏｌにより列のピクセルに連結されている。同一行のピクセルは信号Ｐｈｉ＿ｌｉｇｎｅ、Ｖｄｄ、Ｖ＿ｒａｎ、およびＰｈｉ＿ｒａｎを搬送する４個のコンダクタに接続されていてピクセルの各行の制御を可能にする。
【００１７】
トランジスタＴ１は、フォトダイオードＤの陰極の電圧を、制御信号Ｐｈｉ＿ｒａｎが有効であるリセット動作を行う間、電圧Ｖ＿ｒａｎでの再初期化を可能にする。
【００１８】
リセット動作の後に生起する画像取得フェーズの間、フォトダイオードＤにより受光された照明によりその陰極の電位が低下する。この画像取得フェーズに続いて、フォトダイオードＤの電位を読み取る読み取りフェーズが行われる。これを行うため、トランジスタＴ３がオンにされ、これにより、そのゲートに印加される制御Ｐｈｉ＿ｌｉｇｎｅに起因してスイッチとして機能する。
【００１９】
トランジスタＴ２はフォロワとして動作し、トランジスタＴ５は電流源として動作する。トランジスタＴ２およびＴ５は従って、フォトダイオードＤの陰極に存在する電圧をコピーして、列終端の読み取り回路Ｓの入力部でオフセットの範囲内で再現する電圧フォロワ段階を形成する。コピーを行うために、トランジスタＴ２は、そのドレインおよびソースを流れる分極電流を必要とする。この電流は、複数のピクセルに共通のまたは共通ではないトランジスタＴ５により形成された電流発生器により印加される。ここに示す例では、トランジスタＴ５はピクセルの列に共通である。
【００２０】
読み取り回路Ｓの入力部に掛かる電圧Ｖｓは次式で表することができる。
Ｖｓ＝Ｖｐ−ＶＴ−Ｋ  （１）
ここで、Ｖｐはフォトダイオードの陰極の電圧、ＶＴはトランジスタＴ２の閾値電圧、Ｋは、特にトランジスタＴ５により供給される電流の値に連結された定数である。
【００２１】
電圧Ｖ＿ｒａｎとＶｄｄは同一であってよい。
【００２２】
制御信号Ｐｈｉ＿ｌｉｇｎｅおよびＰｈｉ＿ｒａｎを生成する、一般にはオフセットレジスタであるアドレス指定回路は、図１に示しておらず、行終端に配置されている。
【００２３】
３Ｔピクセルの主な特徴は、Ｔ３がオンにされた場合に、フォトダイオードＤの陰極に蓄積された電荷が直ちに読み取られることである。光信号を読み取るためにトランジスタＴ３以外の制御は必要でない。
【００２４】
次いで異なる列の読み取り回路Ｓの異なる出力が、図示しない段階により、行または行の一部からビデオ信号を取得するように多重化される。
【００２５】
また、マトリクス全体に対して１個の電流源トランジスタＴ５だけを用いることも可能であるが、異なる列を読み取る際に、トランジスタＴ５をこれらの同じ列において正しく切替えることが前提である。
【００２６】
相関二重サンプリング読み取りは、所与のピクセルについて２個の動作、すなわちリセット動作の直後で光信号を伴わない第１の動作、および光信号を伴う第２の動作を実行することを含み、これら２個の読み取りの間にリセットは行わない。３Ｔピクセルを有する図１に示すマトリクスの場合、ダイオードＤの陰極に光信号が現れる画像取得動作が２個の読み取り動作の間に生起する。同一行の全てのピクセルが同時に読み取られる。読み取り動作の間、トランジスタＴ３が信号Ｐｈｉ＿ｌｉｇｎｅによりオンにされる。リセット動作の間、トランジスタＴ１が信号Ｐｈｉ＿ｒａｎによりオンにされる。
【００２７】
図２に、図１に示すマトリクスの４個の連続する行Ｉ、Ｉ＋１、Ｉ＋２、Ｉ＋３について、読み取り信号Ｐｈｉ＿ｌｉｇｎｅおよびリセット信号Ｐｈｉ＿ｒａｎをタイミング図の形式で示す。信号Ｐｈｉ＿ｌｉｇｎｅおよびＰｈｉ＿ｒａｎは、２個の状態を仮定できる論理信号である。簡便のため、信号が対応するトランジスタをオンにする場合にその信号を高論理的状態で示す。これは単に慣例であり、論理状態の電圧値は用いるトランジスタの種類に依存する。
【００２８】
行Ｉに対して、リセット動作１１ｔ、第１の読み取り動作１２ｔ、画像取得動作１３ｔ、および第２の読み取り動作は１４ｔがフレームｔで連結される。読み取り動作１４ｔの後で、リセット動作１１ｔ＋１および第１の読み取り動作１２ｔ＋１が後続フレームｔ＋１で再開される。図２において、また、先行フレームｔ−１に対応する読み取り動作１４ｔ＋１もまたリセット動作１１ｔの直前に現れる。行Ｉ＋１に対して、リセット動作１５ｔ、第１の読み取り動作１６ｔ、画像取得動作１７ｔ、および第２の読み取り動作１８ｔが連結される。列Ｉ＋１に対して、一方では先行フレームｔ−１の読み取り動作１８ｔ−１と、他方では後続フレームｔ＋１のリセット動作１５ｔ＋１および読み取り動作１６ｔ＋１も生起する。本発明によれば、第１の行Ｉの読み取り動作１４ｔ−１、第２の行Ｉ＋１の読み取り動作１８ｔ−１、および第１の行Ｉの読み取り動作１２ｔが連結されて実行される。読み取り動作１８ｔ−１およびリセット動作１１ｔは有利には同時に実行される。同様に、読み取り動作１２ｔおよびリセット動作１５ｔを同時に実行することができる。本発明の理解を容易にすべく、読み取りおよびリセット動作の持続時間は同じであると仮定する。実際には、一方の動作で、対応するトランジスタが開いている時間をより長くすることが必要な場合がある。長い動作ほど優先される。更に、同一行に対して、トランジスタＴ１およびＴ２が同時に導電状態になって、その結果フォトダイオードＤの陰極に蓄積された電荷だけを読み取るのではなく、列導体Ｃｏｌ上のＶ＿ｒａｎにより影響された電圧が読み取られるのを防止すべく読み取り動作とリセット動作の間に短い空き時間を設けてもよい。行列Ｉ＋２およびＩ＋３に対して、行ＩおよびＩ＋１の場合と同様に、読み取りおよびリセット信号の同じ連結が生起し、二対の行の間で同時に信号が生起することはない。より正確には、行Ｉ＋２に対して、フレームｔ−１の第２の読み取り信号１９ｔ−１が、フレームｔの第１の読み取り信号１６ｔの後で生起する。より一般には、１行を読み取る１個の動作は、異なる行を読み取る２個の動作の間でインターリーブされる。換言すれば、２個の異なる行を読み取る動作はインターレースされる。更に、２個の異なる、且つ提示する例では連続する行に対する読み取りおよびリセットの同時性が有利には存在する。
【００２９】
読み取りおよびリセット信号の制御は、例えば英語文献においてＦＰＧＡとして知られるフィールドプログラム可能ゲートアレイ等のプログラム可能論理回路により実行することができる。
【００３０】
これら２個の信号を、英語文献においてＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ−Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ（特定用途向け集積回路））の名称で広く知られる専用集積回路により制御することも可能である。そのような専用回路２０の一例を図３に示す。本例では、この回路は２個の行の信号の制御を可能にする。より多くの行および／または他の機能を制御する専用回路の実装は明らかに可能である。
【００３１】
回路２０は、４個の双安定回路Ｄ２１、２２、２３および２４ならびに２個のＯＲセル２５および２６を含んでいる。４個の双安定回路２１、２２、２３および２４のクロック入力部ＣＰは、外部クロック信号ＣＫを受信し、４個の双安定回路２１、２２、２３および２４のリセット入力部ＣＤは外部リセット信号ＲＳＴを受信する。双安定回路２４の入力部Ｄは、２個の行Ｉ−２およびＩ−１を制御する異なる専用回路から入力信号ＩＮを受信する。双安定回路２４の出力部Ｑは、双安定回路２３の入力部Ｄおよびセル２６の第１入力部に接続されている。双安定回路２３の出力部Ｑは、信号Ｐｈｉ＿ｒａｎ（Ｉ）を供給し、双安定回路２２の入力部Ｄおよびセル２５の第１入力部に接続されている。双安定回路２２の出力部Ｑは、信号Ｐｈｉ＿ｒａｎ（Ｉ＋１）を供給し、双安定回路２１の入力部Ｄおよびセル２６の第２入力部に接続されている。双安定回路２１の出力部Ｑは、セル２５の第２入力部に接続されていて、行Ｉ＋２およびＩ＋３を制御する専用回路の信号ＩＮの形成を目的とする出力信号ＯＵＴを供給する。セル２５の出力部は信号Ｐｈｉ＿ｌｉｇｎｅ（Ｉ＋１）を供給し、セル２６の出力部は信号Ｐｈｉ＿ｌｉｇｎｅ（Ｉ）を供給する。
【００３２】
図２および３に、読み取り動作のインターレーシング、および２個の連続する行に対する読み取りおよびリセット動作の同時性を示す。換言すれば、行Ｉ、Ｉ＋１、Ｉ＋２およびＩ＋３は連続的である。これにより、対応する信号Ｐｈｉ＿ｌｉｇｎｅおよびＰｈｉ＿ｒａｎの制御が簡単になる。代替的に、非連続的な行に対してインターレーシングおよび同時性を実現することが可能である。
【００３３】
図４に、２個の偶数行ＩおよびＩ＋２の間、および２個の奇数行Ｉ＋１およびＩ＋３の間のインターレーシングおよび同時性を示す。図を過度に複雑にしないため、タイミング図の一部だけを画像取得動作無しで示す。換言すれば、インターレーシングおよび同時性を実現するために行がスキップされる。より多くの行をスキップすることも可能である。この代替形態により連続する行の制御が避けられる。この代替形態により、１個の行の制御が隣接する行を阻害することが防止される。より正確には、１個の行のリセットにより隣接する行の読み取りを阻害することが防止される。
【００３４】
図５に、インターレーシングと同時性が対称的でない異なる代替形態を示す。この代替形態では、行Ｉ＋２に対して、フレームｔ−１の第２の読み取り動作５１ｔ−１が、行Ｉに対するフレームｔのリセット動作５２ｔと同時に行われる。行Ｉ＋３のためのフレームｔ−１の第１の読み取り動作５３ｔ−１は、行Ｉ＋１のためのフレームｔのリセット動作５４ｔと同時に実行される。行Ｉ＋２に対するフレームｔの第１の読み取り動作５５ｔは、行Ｉ＋３に対するフレームｔのリセット動作５６ｔと同時に実行される。行Ｉ＋２の読み取り動作５１ｔ−１は、行Ｉの２個の読み取り動作、すなわちフレームｔ−１の動作５７ｔ−１とフレームｔの動作５８ｔの間でインターレースされる。同様に、行Ｉ＋３の読み取り動作５３ｔ−１は、行Ｉ＋１の２個の読み取り動作、すなわちフレームｔ−１の動作５９ｔ−１とフレームｔの動作６０ｔの間でインターレースされる。
【００３５】
図６に、４Ｔピクセルの２行×２列のマトリクスの異なる例を概略的に示す。上述のように、実際のマトリクスは一般にはるかに大きく、多数の行および列を有していることは明らかである。図１に関して上で述べたフォトダイオードＤおよび３個のトランジスタＴ１、Ｔ２およびＴ３に加え、４Ｔピクセルは第４のトランジスタＴ４および蓄積容量Ｃを含んでいる。この容量を実装すべく、有利には逆方向バイアスＰＮ接合を用いる。コンデンサも実装することができる。英語文献で広く知られる「ピン止めダイオード」Ｄが一般に用いられる。トランジスタＴ４は、フォトダイオードＤと蓄積容量Ｃを分離する。トランジスタＴ４は、マトリクスの各行に専用の行転送信号Ｔｘにより制御される。４Ｔピクセルで形成されたマトリクスは、相関二重サンプリングにより良好に適合されている。実際、同一フレームに対して、２個のピクセル読み取り動作を画像取得動作の後で実行することができる。２個の読み取り動作の間で、ダイオードＤから蓄積容量Ｃに電荷を転送すべく動作がインターリーブされる。第１の読み取り動作の前に、信号Ｐｈｉ＿ｒａｎにより制御されるトランジスタＴ１によりピクセルリセット動作が実行される。このリセット動作は、ダイオードＤではなく蓄積容量Ｃだけに作用する。一般に、４Ｔピクセルとは、トランジスタＴ４を含んでいてフォトダイオードＤと蓄積容量Ｃとの間での電荷転送を許すピクセルを全般的に指しており、このピクセルが有し得る機能および追加的トランジスタに拘わらない。４Ｔピクセルでは光信号を読み取るために２種の制御、すなわちトランジスタＴ４により実行される電荷転送制御およびトランジスタＴ３により実行される行読み取りコマンドが必要である。
【００３６】
４Ｔピクセル内では、トランジスタＴ３を連続的に閉じて、トランジスタＴ３が閉じられている間にトランジスタＴ４により電荷転送を実行することにより２個の読み取り動作を実行することが可能である。この連続的な読み取りを行う間、２回のサンプリング、すなわち電荷転送前の第１のサンプリングおよび電荷転送後の第２のサンプリングが実行される。この動作モードには短所がある。より正確には、電荷転送を安定させるのに充分長い期間で２回のサンプリングを分離しなければならない。この期間は、トランジスタＴ３が閉じているために利用不可能な無駄時間を表す。この待ち時間中は１個の行の読み取りを中断し、且つ異なる行の読み取りをインターリーブすることにより、本発明は電荷転送に必要な無駄時間を活用する。これにより、マトリクス全体の読み取りに掛かる合計時間が短縮される。
【００３７】
図７に、図６に示すマトリクスの４個の連続する行の制御信号をタイミング図の形式で示す。全てのコマンドが本動作の後で生起するため、画像取得動作は本図に現れない。行Ｉに対して、リセット動作７１、第１の読み取り動作７２、ダイオードＤから蓄積容量Ｃへの電荷転送動作７３、および第２の読み取り動作７４が連結される。行Ｉ＋１に対して、リセット動作７５、第１の読み取り動作７６、ダイオードＤから蓄積容量Ｃへの電荷転送動作７７、および第２の読み取り動作７８が連結される。行Ｉ＋２に対して、リセット動作７９、第１の読み取り動作８０、ダイオードＤから蓄積容量Ｃへの電荷転送動作８１、および第２の読み取り動作８２が連結される。行Ｉ＋３に対して、リセット動作８３、第１の読み取り動作８４、ダイオードＤから蓄積容量Ｃへの電荷転送動作８５、および第２の読み取り動作８６が連結される。本発明によれば、第１の行Ｉの読み取り動作７２、第２の行Ｉ＋１の読み取り動作７６、および第１の行Ｉの読み取り動作７４が連結される。更に、第１の行Ｉの電荷転送動作と第２の行Ｉ＋１の第１の読み取り動作が同時に実行される。
【００３８】
読み取り動作およびリセット動作は有利には、２個の異なる行に対して同時に実行される。より正確には、行Ｉの読み取り動作７２と行Ｉ＋１のリセット動作７５が同時である。行Ｉ＋１の読み取り動作７８と行Ｉ＋２のリセット動作７９が同時である。行Ｉ＋２の読み取り動作８０と行Ｉ＋３のリセット動作８３が同時である。
【００３９】
読み取りおよび電荷転送動作の別の同時性が有利には実現できる。すなわち第１の行Ｉの第２の読み取り動作７４と第２の行Ｉ＋１の電荷転送動作７７を同時に実行することができる。同様に、電荷転送動作８１と第１の読み取り動作８４を同時に実行することができる。第２の読み取り動作８２と電荷転送動作８５を同時に実行することができる。
【００４０】
３Ｔまたは４Ｔピクセルを実現する二つの実施形態において、読み取り動作の連結が実行される異なる行は連続的であってもなくてもよい。
【図１】
2016502365.tif 000003
【図２】
2016502365.tif 000004
【図３】
2016502365.tif 000005
【図４】
2016502365.tif 000006
【図５】
2016502365.tif 000007
【図６】
2016502365.tif 000008
【図７】
2016502365.tif 000009
【国際調査報告】
2016502365.tif 000010
2016502365.tif 000011
2016502365.tif 000012
2016502365.tif 000013
2016502365.tif 000014