(57)【要約】発振器回路は、モード信号に応答して通常モードと低電力モードとを選択的に切り替え得る。通常モード中、発振器回路は、比較的低い周波数誤差を有する高精度クロック信号を生成するために、第１の増幅器構成及び第１の容量性負荷を用い得る。低電力モード中、発振器回路は、最小電力消費を使用して低電力クロック信号を生成するために、第２の増幅器構成及び第２の容量性負荷を用い得る。補償回路は、低電力モード中に、比較的高い周波数誤差をオフセットするために使用され得る。【選択図】  図２Ａ
2016535491.tif 000002
【特許請求の範囲】
【請求項１】
モード信号に応答して通常モードと低電力モードとを選択的に切り替える発振器回路であって、
発振信号を生成する水晶発振素子と、
前記通常モード中に、高精度クロック信号を生成するために前記発振信号を増幅する第１の増幅器回路と、
前記低電力モード中に、低電力クロック信号を生成するために前記発振信号を増幅する第２の増幅器回路と、
前記モード信号に応答して、前記第１の増幅器回路又は前記第２の増幅器回路の何れかを前記水晶発振素子の両端に選択的に結合する切替え回路と
を備える、発振器回路。
【請求項２】
前記第１の増幅器回路は、前記水晶発振素子と電圧電位との間に結合された１つ又は複数のトランジスタを含み、
前記第２の増幅器回路は、前記水晶発振素子と前記電圧電位との間に結合された１つ又は複数のトランジスタを含む、
請求項１に記載の発振器回路。
【請求項３】
前記通常モード中、前記第１の増幅器回路が前記水晶発振素子の両端に結合され、前記第２の増幅器回路が前記水晶発振素子から分離され、
前記低電力モード中、前記第１の増幅器回路が前記水晶発振素子から分離され、前記第２の増幅器回路が前記水晶発振素子の両端に結合される、
請求項１に記載の発振器回路。
【請求項４】
前記水晶発振素子の第１のノードと接地電位との間に結合され、前記モード信号に反応する制御端子を含む第１の可変キャパシタと、
前記水晶発振素子の第２のノードと接地電位との間に結合され、前記モード信号に反応する制御端子を含む第２の可変キャパシタと
を更に備える、請求項１に記載の発振器回路。
【請求項５】
前記通常モード中、前記第１の可変キャパシタ及び前記第２の可変キャパシタは、前記高精度クロック信号の周波数誤差を最小化するために比較的高い値に設定され、
前記低電力モード中、前記第１の可変キャパシタ及び前記第２の可変キャパシタは、前記低電力クロック信号に関連付けられた電力消費を最小化するために比較的低い値に設定される、
請求項４に記載の発振器回路。
【請求項６】
前記高精度クロック信号の周波数は、前記低電力クロック信号の周波数とほぼ同じである、請求項１に記載の発振器回路。
【請求項７】
前記低電力モード中、前記低電力クロック信号の周波数誤差をオフセットするための補償回路
を更に備える、請求項１に記載の発振器回路。
【請求項８】
前記モード信号は、複数のイネーブル信号を備え、前記第１の可変キャパシタ及び前記第２の可変キャパシタのそれぞれ１つは、
複数のキャパシタ
を備え、各々は、前記イネーブル信号のうちの対応する１つに応答して、対応する切替え素子によって前記水晶発振素子と接地電位との間に並列に選択的に接続される、
請求項４に記載の発振器回路。
【請求項９】
前記第１の増幅器回路及び前記第２の増幅器回路の各々は、
前記水晶発振素子の両端に結合されたバイアス抵抗器、
バイアス電流を供給するための電流源、及び
前記発振信号の振幅に応答して前記バイアス電流を選択的に調整するための自動ゲイン制御回路
のうちの少なくとも１つを備える、請求項１に記載の発振器回路。
【請求項１０】
前記第１の増幅器回路及び前記第２の増幅器回路は、前記水晶発振素子の両端に結合されたバイアス抵抗器を共有する、請求項１に記載の発振器回路。
【請求項１１】
前記第１の増幅器回路及び前記第２の増幅器回路は、前記発振信号の振幅に応答してバイアス電流を選択的に調整するための自動ゲイン制御回路を共有する、請求項１に記載の発振器回路。
【請求項１２】
通常モード又は低電力モードの何れかで選択的に動作するための発振器回路を含む集積回路であって、前記発振器回路は、
発振信号を生成する水晶発振素子と、
前記水晶発振素子の両端に結合されているとき、高精度クロック信号を生成するために前記発振信号を増幅する第１の増幅器回路と、
前記水晶発振素子の両端に結合されているとき、低電力クロック信号を生成するために前記発振信号を増幅する第２の増幅器回路と、
モード信号に反応し、前記水晶発振素子、前記第１の増幅器回路、及び前記第２の増幅器回路に結合された切替え回路と、
を備え、前記切替え回路は、
前記通常モード中、前記第１の増幅器回路を前記水晶発振素子の両端に結合し、前記第２の増幅器回路を前記水晶発振素子から結合解除することと、
前記低電力モード中、前記第２の増幅器回路を前記水晶発振素子の両端に結合し、前記第１の増幅器回路を前記水晶発振素子から結合解除することと
を行うものである、集積回路。
【請求項１３】
前記第１の増幅器回路は、前記水晶発振素子の両端に結合された第１のバイアス抵抗器を含み、前記水晶発振素子と接地電位との間に結合された第１のトランジスタを含む、及び
前記第２の増幅器回路は、前記水晶発振素子の両端に結合された第２のバイアス抵抗器を含み、前記水晶発振素子と接地電位との間に結合された第２のトランジスタを含む、
請求項１２に記載の集積回路。
【請求項１４】
前記第１の増幅器回路及び前記第２の増幅器回路は、前記水晶発振素子の両端に結合されたバイアス抵抗器を共有する、請求項１２に記載の集積回路。
【請求項１５】
前記第１の増幅器回路及び前記第２の増幅器回路は、前記発振信号の振幅に応答して、バイアス電流を選択的に調整するための自動ゲイン制御回路を共有する、請求項１２に記載の集積回路。
【請求項１６】
前記水晶発振素子の第１のノードと接地電位との間に結合され、前記モード信号に反応する制御端子を含む第１の可変キャパシタと、
前記水晶発振素子の第２のノードと接地電位との間に結合され、前記モード信号に反応する制御端子を含む第２の可変キャパシタと
を更に備える、請求項１２に記載の集積回路。
【請求項１７】
前記通常モード中、前記第１の可変キャパシタ及び前記第２の可変キャパシタは、前記高精度クロック信号の周波数誤差を最小化するために比較的高い値に設定され、
前記低電力モード中、前記第１の可変キャパシタ及び前記第２の可変キャパシタは、前記低電力クロック信号に関連付けられた電力消費を最小化するために比較的低い値に設定される、
請求項１６に記載の集積回路。
【請求項１８】
前記高精度クロック信号の周波数は、前記低電力クロック信号の周波数とほぼ同じである、請求項１２に記載の集積回路。
【請求項１９】
前記低電力モード中、前記低電力クロック信号の周波数誤差をオフセットするための補償回路
を更に備える、請求項１２に記載の集積回路。
【請求項２０】
前記第１の増幅器回路及び前記第２の増幅器回路の各々は、
バイアス電流を供給する電流源、及び
前記発振信号の振幅に応答して、前記バイアス電流を選択的に調整する自動ゲイン制御回路、
を備える、請求項１２に記載の集積回路。
【請求項２１】
前記モード信号は、複数のイネーブル信号を備え、前記第１の可変キャパシタ及び前記第２の可変キャパシタのそれぞれ１つは、
複数のキャパシタ
を備え、各々は、前記イネーブル信号のうちの対応する１つに応答して、対応する切替え素子によって前記水晶発振素子と接地電位との間に並列に選択的に接続される、
請求項１６に記載の集積回路。
【請求項２２】
通常モード又は低電力モードの何れかでクロック信号を生成する方法であって、
水晶発振素子を使用して発振信号を生成することと、
モード信号を受けることと、
前記モード信号が前記通常モードを示す場合には、
前記クロック信号を生成するために第１の増幅器回路を使用して前記発振信号を増幅することと、
前記水晶発振素子の負荷キャパシタンスを比較的高い値に設定することと、ここにおいて、前記比較的高い値は、前記クロック信号の周波数誤差を最小化するものである、
前記モード信号が前記低電力モードを示す場合には、
前記クロック信号を生成するために第２の増幅器回路を使用して前記発振信号を増幅することと、
前記水晶発振素子の前記負荷キャパシタンスを比較的低い値に設定することと、ここにおいて、前記比較的低い値は、前記クロック信号を生成することに関連付けられた電力消費を最小化するものである、
を備える方法。
【請求項２３】
前記通常モード中、前記第１の増幅器回路を前記水晶発振素子の両端に結合し、前記第２の増幅器回路を前記水晶発振素子から分離すること、及び
前記低電力モード中、前記第２の増幅器回路を前記水晶発振素子の両端に結合し、前記第１の増幅器回路を前記水晶発振素子から分離すること
請求項２２に記載の方法。
【請求項２４】
モード信号に応答して通常モードと低電力モードとを選択的に切り替える発振器回路であって、
水晶発振素子を使用して発振信号を生成するための手段と、
モード信号を受けるための手段と、
前記モード信号が前記通常モードを示す場合には、クロック信号を生成するために第１の増幅器回路を使用して前記発振信号を増幅し、前記水晶発振素子の負荷キャパシタンスを比較的高い値に設定するための手段と、
前記モード信号が前記低電力モードを示す場合には、前記クロック信号を生成するために第２の増幅器回路を使用して前記発振信号を増幅し、前記水晶発振素子の前記負荷キャパシタンスを比較的低い値に設定するための手段と
を備える発振器回路。
【請求項２５】
前記比較的高い値は、前記クロック信号の周波数誤差を最小化し、前記比較的低い値は、前記クロック信号を生成することに関連付けられた電力消費の最小化する、請求項２４に記載の発振器回路。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]  本実施形態は一般に、発振器回路に関し、より具体的には、通常モードで又は低電力モードで動作し得る発振器回路に関する。
【背景技術】
【０００２】
[0002]  水晶発振器は、通信デバイス（例えば、スマートフォン）の多数の構成要素のためにタイミング信号を生成する。例えば、水晶発振器は、（例えば、ワイヤレスデータ送信を容易にするための）ＲＦキャリア信号を生成するために後に周波数シンセサイザによって使用され得る高精度基準クロック信号（highly accurate reference clock signal）を生成するために使用され得る。水晶発振器はまた、（例えば、モバイル局が、関連するアクセスポイントからのビーコン送信をリスンするためにある特定のインターバルでスリープ状態からウェイクアップすることを可能にするために）後に低電力モード中の時間管理機能に使用され得る低電力リアルタイムクロック（ＲＴＣ）信号を生成するために使用され得る。結果として、通信デバイスは典型的に、高周波数基準クロック信号を生成するために１つの水晶発振器を含み、低電力ＲＴＣ信号を生成するために別の水晶発振器を含む。しかしながら、通信デバイスへ複数の水晶発振器を含めることは、かなりの量の回路面積を費やし、コストを増加し得る。
【０００３】
[0003]  故に、単一の水晶発振素子を使用して、比較的高い精度のクロック信号と、比較的低い電力のクロック信号とを選択的に生成し得る発振器回路を提供することが必要である。
【発明の概要】
【０００４】
[0004]  この発明の概要は、以下の発明の詳細な説明において更に説明される概念のセレクションを簡単な形式で紹介するために提供される。この発明の概要は、本願の主題の重要な特徴又は本質的な特徴を識別するように意図されておらず、本願の主題の範囲を限定するようにも意図されていない。
【０００５】
[0005]  モード信号に応答して通常モードと低電力モードとを動的に切り替える発振器回路が開示される。幾つかの実施形態について、発振器回路は、水晶発振素子、第１の増幅器回路、第２の増幅器回路、第１及び第２の可変キャパシタ、及び切替え回路を含む。水晶発振素子は、発振信号を生成し得る。水晶発振素子の両端に結合された第１のバイアス抵抗器及び水晶発振素子と接地電位との間に結合された第１のトランジスタを含み得る第１の増幅器回路は、通常モード中、高精度クロック信号を生成するために発振信号を増幅し得る。水晶発振素子の両端に結合された第２のバイアス抵抗器及び水晶発振素子と接地電位との間に結合された第２のトランジスタを含み得る第２の増幅器回路は、低電力モード中、低電力クロック信号を生成するために発振信号を増幅し得る。切替え回路は、モード信号に応答して、第１の増幅器回路又は第２の増幅器回路の何れかを、水晶発振素子の両端に選択的に結合し得る。第１の可変キャパシタは、水晶発振素子の第１のノードと接地電位との間に結合されており、モード信号に反応する制御端子を含む。第２の可変キャパシタは、水晶発振素子の第２のノードと接地電位との間に結合されており、モード信号に反応する制御端子を含む。
【０００６】
[0006]  発振器回路が通常モードで動作するものであるとき、モード信号は、クロック信号の周波数誤差を最小化する方法で高精度基準クロック信号を生成することを発振器回路に行わせる公称値に、第１及び第２の可変キャパシタのキャパシタンス値を設定する第１の状態に駆動され得る。モード信号の第１の状態はまた、第１の増幅器回路を水晶発振素子の両端に結合することと、第２の増幅器回路を水晶発振素子から分離することとを切替え回路に行わせ得る。
【０００７】
[0007]  発振器回路が、低電力モードで動作するものであるとき、モード信号は、電力消費を最小化する方法で（例えば、通常モードと比べて）低電力ＲＴＣ信号を生成することを発振器回路に行わせる比較的低い値（例えば、最小値）に第１及び第２の可変キャパシタのキャパシタンス値を設定する第２の状態に駆動され得る。第１及び第２の可変キャパシタのキャパシタンス値を低減することは、発振器回路によって生成されるクロック信号の周波数誤差を増加するかもしれないが、この周波数誤差は、（例えば、補償回路を使用して）予測され、考慮され得る。モード信号の第２の状態はまた、第２の増幅器回路を水晶発振素子の両端に結合することと、第１の増幅器回路を水晶発振素子から分離することとを切替え回路に行わせ得る。
【０００８】
[0008]  幾つかの実施形態について、発振器回路はまた、クロック信号の振幅をモニタリングし得、それに応答して、例えば、電力消費を最小化するように、第１の増幅器回路又は第２の増幅器回路の何れかに供給されるバイアス電流を調整し得る１つ又は複数の自動ゲイン制御回路を含み得る。１つの共通の自動ゲイン制御回路、また代替的に、２つの異なる動作モードのために最適化された２つの異なる自動ゲイン制御回路が使用され得る。
【図面の簡単な説明】
【０００９】
[0009]  本実施形態は、例として図解されており、同様の参照番号が複数の作図にわたって対応する部分を指す添付の図面の図によって限定されることは意図されない。
【図１】[0010]  図１は、従来の水晶発振器回路のブロック図である。
【図２Ａ】[0011]  図２Ａは、幾つかの実施形態に係る、発振器回路のブロック図である。
【図２Ｂ】[0012]  図２Ｂは、通常モードで動作するように構成された図２Ａの発振器回路のブロック図である。
【図２Ｃ】[0013]  図２Ｃは、低電力モードで動作するように構成された図２Ａの発振器回路のブロック図である。
【図３】[0014]  図３は、幾つかの実施形態に従って、図２Ａの可変キャパシタとして使用され得るプログラマブルキャパシタ回路の回路図である。
【図４】[0015]  図４は、幾つかの実施形態に係る、図２Ａの発振器回路の例示的な動作を描写する実例となるフローチャートである。
【図５】[0016]  図５は、本実施形態のうちの少なくとも幾つかが実装され得る通信デバイスのブロック図である。
【発明の詳細な説明】
【００１０】
[0017]  通常動作モードと低電力動作モードとを有する発振器回路を使用してクロック信号を生成するための方法及び装置が開示される。以下の説明では、多数の特定の詳細が、本開示の完全な理解を提供するために示される。また、以下の説明では、説明の目的で、本実施形態の完全な理解を提供するために、特定の専門用語が示される。しかしながら、これらの特定の詳細が、本実施形態を実施するために必要とされるわけではないことは当業者には明らかであろう。他の事例では、周知の回路及びデバイスは、本開示を不明瞭にしないためにブロック図形式で示される。本明細書で使用される場合、「結合された（coupled）」という用語は、直接接続されること、又は、介在する１つ又は複数の構成要素又は回路を介して接続されることを意味する。本明細書で説明される様々なバスを介して供給される任意の信号は、他の信号と時間多重化され、１つ又は複数の共通バスを介して供給され得る。追加的に、回路素子又はソフトウェアブロック間の相互接続（interconnection）は、バス又は単一信号（single signal）線として示され得る。これらバスの各々は代替的に、１つの単一信号線であり得、単一信号線の各々は代替的に、複数のバスであり得、単一線又はバスは、構成要素間の通信のための無数の物理的又は論理的なメカニズムのうちの何れか１つ又は複数を表し得る。更に、以下の説明において様々な信号に割り当てられる論理レベルは任意であり、従って、望むように（例えば、逆極性に）変更され得る。
【００１１】
[0018]  加えて、金属酸化膜半導体（ＭＯＳ）トランジスタを含むものとして本明細書において説明又は描写される回路は代替的に、バイポーラトランジスタ、又は信号制御された電流フローが達成され得る任意の他の技術を使用して実装され得る。また、本明細書においてクロック信号と呼ばれる信号は代替的に、ストローブ信号、又は、タイミング制御を提供する及び／又は１つ又は複数の所与の周波数で発振する任意の他の信号であり得る。従って、本実施形態は、本明細書で説明される特定の例に限定されると解釈されるべきではなく、むしろ、添付の特許請求の範囲によって定義される全ての実施形態をその範囲内に含む。
【００１２】
[0019]  図１は、従来の水晶発振器回路１００を示す。水晶発振素子（ＸＴＡＬ）及びバイアス抵抗器ＲＢは、ノードＮ１とＮ２との間に結合されている。ノードＮ１と接地電位との間に結合されており、ノード２に結合されたゲートを含むトランジスタＭＮは、ＸＴＡＬによって供給される発振信号を増幅するために（例えば、発振信号の振幅がある特定の閾値レベルよりも上に維持されることを確実にするために）ゲイン素子として動作する。負荷キャパシタＣ１及びＣ２は、其々接地電位とノードＮ１及びＮ２との間に接続される。電流ソース１０１は、バイアス電流をトランジスタＭＮに供給する。抵抗器ＲＢは、大きい値を有し、トランジスタＭＮのゲートを、ＭＮのドレインと同じＤＣ電圧にバイアスする。発振器回路１００は、ノードＮ１において発振クロック信号（ＣＬＫ）を生成する。キャパシタＣ１及びＣ２の値は、大抵の場合等しく、発振器回路１００の負荷キャパシタンスＣＬを決定する：
【００１３】
【数１】
2016535491.tif 000003
【００１４】
[0020]  発振器回路１００のＸＴＡＬのための等価電気回路１１０が示される。ｆｏｓｃと表される、クロック信号ＣＬＫの周波数は、次のように表され得る：
【００１５】
【数２】
2016535491.tif 000004
【００１６】
ここで、ｆｓは、ＸＴＡＬの直列共振である：
【００１７】
【数３】
2016535491.tif 000005
【００１８】
[0021]  Ｃｘが１ｆＦ程度であり、ＣＬが、数ｐＦ程度であるため（例えば、ＣＬ>>ＣＸ）、ｆｏｓｃの値は、ｆｓの値に近いこと（例えば、ｆｏｓｃ≒ｆｓであること）に留意されたい。
【００１９】
[0022]  発振器回路１００は、ＸＴＡＬが公称負荷値ＣＬＯに接続されているとき（即ち、ＣＬ＝ＣＬＯであるとき）、ｆｏｓｃの規定の値で発振するように設計され得る。実際の負荷キャパシタンスＣＬが公称負荷キャパシタンスＣＬと異なる場合、実際の発振周波数は、規定の発振周波数ｆｏｓｃと異なり得る。実際の発振周波数と規定の発振周波数との間の差分は、発振周波数誤差として知られており、これは、次のように表され得る：
【００２０】
【数４】
2016535491.tif 000006
【００２１】
小さい容量性負荷誤差の場合、発振周波数誤差は、以下で与えられるように、１００万分の１（ｐｐｍ）で表され得る：
【００２２】
【数５】
2016535491.tif 000007
【００２３】
発振器回路１００のループゲイン（ＡＬ）は、次のように表され得る：
【００２４】
【数６】
2016535491.tif 000008
【００２５】
ここで、Ｇｍは、トランジスタＭＮのトランスコンダクタンスであり、ＲＬは、トランジスタＭＮに対する負荷抵抗（resistive loading）である。負荷抵抗ＲＬの値は、並列に結合された３つの個々の抵抗として表され得る：
【００２６】
【数７】
2016535491.tif 000009
【００２７】
ｒｏの値は、トランジスタＭＮ及び電流ソース１０１の出力抵抗に対応する。ＸＴＡＬの直列抵抗に対応するＲ’Ｌの値は、次のように表され得る：
【００２８】
【数８】
2016535491.tif 000010
【００２９】
バイアス抵抗器ＲＢからの負荷抵抗に対応するＲＢｏの値は、次のように表され得る：
【００３０】
【数９】
2016535491.tif 000011
【００３１】
ＲＢｏ及びｒｏの値が、ＲＬ’の値よりもかなり大きいため、ＲＬ’の値が、トランジスタＭＮに対する負荷抵抗ＲＬを支配することに留意されたい（例えば、ＲＬ’≒ＲＬ）。
【００３２】
[0023]  クロック信号ＣＬＫの発振を開始するためには、発振器回路１００のループゲインＡＬは、１以上でなければならない。しかしながら、異なる製造プロセスコーナに対する及び／又は異なる温度に対するクロック信号ＣＬＫの発振を確実にするために、ループゲインＡＬの公称値は典型的に、１よりもかなり大きい。発振器回路１００のループゲインＡＬは、トランジスタＭＮのトランスコンダクタンスを変更することで調整され得る。より具体的には、ループゲインＡＬの値は、トランジスタＭＮのトランスコンダクタンスＧｍを増加することで増加され得（例えば、クロック信号ＣＬＫの持続した発振を確実にするレベルに）、そしてこれは、電流源１０１によってトランジスタＭＮに供給されるバイアス電流を増加することで増加され得る。しかしながら、トランジスタＭＮに供給されるバイアス電流を増加することは、電力動作モードにとって望ましくない、より大きな電流消費に帰着する。故に、図１の発振器回路１００は、低電力ＲＴＣ信号を生成するのに適していないであろう。
【００３３】
[0024]  本実施形態に従って、高精度基準クロック信号の生成に適した発振器回路が、低電力ＲＴＣ信号の生成のために動的に再構成され得る。より具体的には、通常動作モード中、発振器回路は、比較的低い周波数誤差を有する基準クロック信号を生成するように構成され得（比較的高い電力消費を犠牲にしても）、低電力動作モード中、発振器回路は、比較的低い電力消費でＲＴＣ信号を生成するように構成され得る（比較的高い周波数誤差を犠牲にしても）。低電力モードについて、周波数誤差が、推定され、そして、周波数誤差を補償するためにＲＴＣ信号をオフセット信号として使用する回路（簡潔さのため示されない）に供給され得る。幾つかの実施形態について、高精度基準クロック信号の周波数は、ＲＴＣ信号の周波数にほぼ同じで有り得る。そのような実施形態について、ＲＴＣ信号は、数十ＭＨｚである初期の範囲から数十ｋＨｚである所望の範囲にＲＴＣ信号をダウンコンバートするためにＮ分周（divide-by-N）回路に供給され得る。
【００３４】
[0025]  図２Ａは、本実施形態に従って、例えば、モード信号（ＭＯＤＥ）に応答して、通常動作モード又は低電力動作モードの何れかで選択的に動作し得る発振器回路２００を示す。発振器回路２００は、ＸＴＡＬ、第１の可変キャパシタＣ１、第２の可変キャパシタＣ２、モード信号に反応する第１のスイッチＳＷ１及び第２のスイッチＳＷ２を含む切替え回路、第１の増幅器回路２１０Ａ、及び第２の増幅器回路２１０Ｂを含む。より詳細に以下に説明されるように、通常モード中は、高精度クロック信号ＣＬＫ＿Ａを生成するために、第１の増幅器回路２１０ＡがＸＴＡＬの両端に結合され得、低電力モード中は、後に低電力ＲＴＣ信号ＣＬＫＲＴＣを生成するために使用され得る低電力クロック信号ＣＬＫ＿Ｂを生成するために、第２の増幅器回路２１０ＢがＸＴＡＬの両端に結合され得る。
【００３５】
[0026]  第１の増幅器回路２１０Ａは、それ自体のトランスコンダクタンスデバイス（例えば、トランジスタ）ＭＮＡ、第１のバイアス抵抗器ＲＢＡ、第１の電流源１０１Ａ、及び第１の自動ゲイン制御（ＡＧＣ）回路２３０Ａを含む。第２の増幅器回路２１０Ｂは、それ自体のトランスコンダクタンスデバイス（例えば、トランジスタ）ＭＮＢ、第２のバイアス抵抗器ＲＢＢ、第２の電流源１０１Ｂ、第２のＡＧＣ回路２３０Ｂ、Ｎ分周回路２３５、及び補償回路２４０を含む。切替え回路（例えば、スイッチＳＷ１及びＳＷ２によって形成されるような）は、ＭＯＤＥ信号に応答して、第１の増幅器回路２１０Ａ又は第２の増幅器回路２１０Ｂの何れかをＸＴＡＬと並列に（例えば、ノードＮ１とＮ２との間に）選択的に結合し得る。通常モード中は、第１の増幅器回路２１０Ａが、高精度クロック信号ＣＬＫ＿Ａを生成するのに対して、低電力モード中は、第２の増幅器回路２１０Ｂが、低電力クロック信号ＣＬＫ＿Ｂを生成する。クロック信号ＣＬＫ＿Ｂは、後に入力信号として補償回路２４０に供給されるＲＴＣ信号ＣＬＫＲＴＣを生成するために、Ｎ分周回路２３５によって分周される。補償回路２４０は、ＣＬＫ＿Ｂに関連付けられた所定の周波数誤差を補償するオフセット値をＣＬＫＲＴＣに適用し得る。
【００３６】
[0027]  他の実施形態について、第１の増幅器回路２１０Ａ及び第２の増幅器回路２１０Ｂは、同じバイアス抵抗器（例えば、抵抗器ＲＢＡ）を共有し得、同じトランスコンダクタンスデバイス（例えば、トランジスタＭＮＡ）を共有し得、同じＡＧＣ回路（例えば、ＡＧＣ回路２３０Ａ）を共有し得、及び／又は同じ電流源（例えば、電流源１０１Ａ）を共有し得る。
【００３７】
[0028]  幾つかの実施形態について、可変キャパシタＣ１及びＣ２の値は、ＭＯＤＥ信号に応答して調整され得る（他の制御又はイネーブル信号は、Ｃ１及びＣ２のキャパシタンス値を調整するために使用され得るが）。より具体的には、発振器回路２００が、通常モードで動作するものであるとき（例えば、高精度基準クロック信号を生成するために）、可変キャパシタＣ１及びＣ２のキャパシタンス値は、それらの公称値に（即ち、ＸＴＡＬに対する結果として生じる容量性負荷ＣＬが、クロック信号ＣＬＫ＿Ａを、規定の周波数ｆｏｓｃで発振させるように）設定され得る。発振器回路２００が、低電力モードで動作するものであるとき（例えば、低電力ＲＴＣ信号を生成するために）、可変キャパシタＣ１及びＣ２のキャパシタンス値は、最小値（これは、それらの公称値よりもかなり小さい）に設定され得る。より具体的には、可変キャパシタＣ１及びＣ２のキャパシタンス値を最小値に設定することは、ＸＴＡＬに対する負荷抵抗ＲＬ値を増加し得（即ち、式８によって示されるように）、そしてそれは、より低いトランスコンダクタンス値Ｇｍが、発振器回路２００に対してループゲインＡＬの所望の最小値を達成することを可能にし得る（即ち、式６によって示されるように）。より低いトランスコンダクタンス値Ｇｍは、第２の増幅器回路２１０Ｂ内の源１０１Ｂからのより低いバイアス電流（例えば、第１の増幅器回路２１０Ａ内の源１０１Ａによって供給されるバイアス電流と比べて）を使用することによって達成され得る。故に、低電力モードで動作するとき、電力消費は、可変キャパシタＣ１及びＣ２のキャパシタンス値を最小値に低減することで（例えば、通常モードで動作するときと比べて）低減され得る。
【００３８】
[0029]  更に、幾つかの実施形態について、第１の増幅器回路２１０Ａの動作特性は、周波数誤差を最小化するように選択され得、第２の増幅器回路２１０Ｂの動作特性は、電力消費を最小化するように選択され得る。より具体的には、通常モードでは、この通常モードに関連付けられたより高いトランスコンダクタンスの実装を容易にするために、トランジスタＭＮＡに対してより大きなデバイスサイズが選択され得、低電力モードでは、寄生デバイスキャパシタンスを有する発振器の容量性負荷を低減するために、トランジスタＭＮＢに対してより小さいデバイスサイズが選択され得る。加えて、より高い出力インピーダンスを供給するために、及び／又は、式７に従って発振器の負荷抵抗を低減するために、トランジスタＭＮＢに対してより長いチャネル長が選択され得る。同様に、（低電力モードで使用される）第２の増幅器回路２１０Ｂ内の電流源１０１Ｂは、容量性負荷を低減し、出力抵抗を増加するために、（通常モードで使用される）第１の増幅器回路２１０Ａ内の電流源１０１Ａよりも小さく長いデバイスで実装され得る。比較的低いバイアス抵抗ＲＢＡが（図７及び図８に示されるように、より低いＲＬ’によって占められる）通常モードでの発振器の等価抵抗負荷を著しく低下しないかもしれないが、通常モードにおいて比較的高いバイアス抵抗ＲＢＡを用いることは、例えば、比較的大きなトランジスタＭＮＡでの小さなゲート漏洩電流及びノードＮ２でのかなりのキャパシタンスによる長い時定数によって大きな電圧降下を生じさせることによって問題となり得る。低電力モードでは、比較的高いバイアス抵抗器ＲＢＢが、発振器に負荷をかけることを回避するために選択され、例えば、トランジスタＭＮＡと比べて）トランジスタＭＮＢの比較的小さいサイズ（及びノードＮ２に接続された低いキャパシタンスのために問題になり得ない。
【００３９】
[0030]  幾つかの実施形態について、第１の及び第２のトランジスタＭＮＡ及びＭＮＢのトランスコンダクタンス値は、物理的な寸法（例えば、チャネル幅及びチャネル長）、ドーピング濃度、及び／又は、トランジスタＭＮＡ及びＭＮＢの他の特性を変更することで調整され得る。同様に、抵抗器ＲＢＡは、より大きなＲＢＢの一部として実装され得る。
【００４０】
[0031]  第１のＡＧＣ回路２３０Ａは、クロック信号ＣＬＫ＿Ａに結合された入力端子を含み、制御信号（ＣＴＲＬ＿Ａ）を電流源１０１Ａに供給するための出力端子を含む。第１のＡＧＣ回路２３０Ａは、クロック信号ＣＬＫ＿Ａの振幅をモニタリングし得、それに応答して、電流源１０１Ａが、十分検出可能な振幅を有するクロック信号ＣＬＫ＿Ａに帰着する最小量のバイアス電流を第１の増幅器回路２１０Ａに供給するようにＣＴＲＬ＿Ａの値を調整し得る。簡潔さのため示されていないが、幾つかの実施形態について、第１のＡＧＣ回路２３０Ａは、クロック信号ＣＬＫ＿Ａの振幅が検出に十分であるかどうかを決定するピーク検出器を含み得、基準信号とのクロック信号ＣＬＫ＿Ａの振幅（例えば、電圧レベル）の比較に応答して制御信号ＣＴＲＬ＿Ａを生成するために、比較器を含み得る。このように、第１のＡＧＣ回路２３０Ａは、第１の増幅器回路２１０Ａに供給されるバイアス電流の量を最小化することで、電力消費を最小化し得る。
【００４１】
[0032]  第１のＡＧＣ回路２３０Ａの方法と同様の方法で動作する第２のＡＧＣ回路２３０Ｂは、クロック信号ＣＬＫ＿Ｂの振幅を検知し、ＣＬＫ＿Ｂの最小検出可能振幅が維持されるように制御信号ＣＴＲＬ＿Ｂを通じてバイアス電流源１０１Ｂを調整する。代替的に、第１のＡＧＣ回路２３０Ａ及び／又は第２のＡＧＣ回路２３０Ｂは、それぞれノードＮ１Ａ及びＮ１Ｂにおける発振器波形の代わりに、それぞれクロック信号ＣＬＫ＿Ａ及びＣＬＫ＿Ｂのバッファされた及び／又は増幅されたバージョンを検知し得る。
【００４２】
[0033]  補償回路２４０は、クロック信号（ＣＬＫ＿Ｂ）を生成することに関連付けられた既知の周波数誤差をオフセットし得る。より具体的には、Ｎ分周回路２３５が、クロック信号ＣＬＫ＿Ｂを分周することでＲＴＣ信号ＣＬＫＲＴＣを生成した後、補償回路２４０は、低電力クロック信号ＣＬＫ＿Ｂに関連付けられた上述した周波数誤差を補償するために、オフセット値をＲＴＣ信号ＣＬＫＲＴＣに適用し得る。このように、より詳細に以下で説明するように、低減された電力レベルにおいて発振器回路２００を動作することに起因する望ましくない周波数誤差は、推定され、そしてクロック信号（ＣＬＫ＿Ｂ）から取り除かれ得る。
【００４３】
[0034]  発振器回路２００の例示的な動作が、図２Ａ−２Ｃに関連して以下で説明される。発振器回路２００が（例えば、周波数誤差を最小化する方法で）高精度基準クロック信号を生成することが望まれるとき、図２Ｂに描写されるように、発振器回路２００を通常動作モードに置くために、ＭＯＤＥ信号が第１の状態に駆動され得る。ＭＯＤＥ信号の第１の状態は、可変キャパシタＣ１及びＣ２の値を、それらの公称値に（例えば、ＸＴＡＬに対する結果として生じる容量性負荷ＣＬが、クロック信号ＣＬＫ＿Ａに規定の周波数ｆｏｓｃを持たせるように）設定し得る。幾つかの実施形態について、可変キャパシタＣ１及びＣ２の各々の典型的な公称値は、１２ｐＦから４０ｐＦの範囲内である。
【００４４】
[0035]  更に、上述したように、ＭＯＤＥ信号の第１の状態は、切替え回路に、第１の増幅器回路２１０ＡをＸＴＡＬの両端に結合することと、第２の増幅器回路２１０ＢをＸＴＡＬから分離することとを行わせる。より具体的には、ＭＯＤＥ信号の第１の状態に応答して、第１のスイッチＳＷ１は、ノードＮ１をノードＮ１Ａに接続し、第２のスイッチＳＷ２は、ノードＮ２をノードＮ２Ａに接続し、その結果、増幅器２１０Ａを、ＸＴＡＬと、キャパシタＣ１及びＣ２とに結合する。結果として、第１の増幅器回路２１０Ａは、ＸＴＡＬによって供給される発振信号を増幅して、高精度基準クロック信号としてクロック信号ＣＬＫ＿Ａを生成するために使用され得る。
【００４５】
[0036]  発振器回路２００が（例えば、電力消費を最小化する方法で）低電力ＲＴＣ信号を生成することが望まれるとき、図２Ｃに描写されるように、発振器回路２００を低電力動作モードに置くために、ＭＯＤＥ信号が第２の状態に駆動され得る。ＭＯＤＥ信号の第２の状態は、可変キャパシタＣ１及びＣ２の値を最小値（又はゼロ）に設定し得る。上述したように、可変キャパシタＣ１及びＣ２のキャパシタンスを最小値に設定することは、ＸＴＡＬに対する負荷抵抗ＲＬの値を増加し得（即ち、式８によって示されるように）、これは、後に、第２のトランジスタＭＮＢのより低いトランスコンダクタンスＧｍが、ＡＬ＝１という所望のループゲインを達成することを可能にし得る（即ち、式６によって示されるように）。第２のトランジスタＭＮＢのトランスコンダクタンスＧｍは、電流源１０１Ｂに供給される低バイアス電流によって低減され得、これは後に、発振器回路２００の電力消費を低減する。幾つかの実施形態について、可変キャパシタＣ１及びＣ２の各々の最小値は典型的に０．５ｐＦである。
【００４６】
[0037]  更に、ＭＯＤＥ信号の第２の状態は、切替え回路に、第２の増幅器回路２１０ＢをＸＴＡＬの両端に結合することと、第１の増幅器回路２１０ＡをＸＴＡＬから分離することとを行わせる。より具体的には、ＭＯＤＥ信号の第２の状態に応答して、第１のスイッチＳＷ１は、ノードＮ１をノードＮ１Ｂに接続し、第２のスイッチＳＷ２は、ノードＮ２をノードＮ２Ｂに接続し、その結果、第２の増幅器回路２１０Ｂを、ＸＴＡＬとキャパシタＣ１及びＣ２とに結合する。結果として、第２の増幅器回路２１０Ｂは、ＸＴＡＬによって供給される発振信号を増幅して、クロック信号ＣＬＫ＿Ｂを生成するために使用され得る。ＣＬＫ＿Ｂは、ＲＴＣ信号ＣＬＫＲＴＣを生成するために、Ｎ分周回路２３５によって分周され、これは後に、低電力ＲＴＣ信号として供給される。
【００４７】
[0038]  ＸＴＡＬに対する容量性負荷ＣＬを低減することは、クロックＣＬＫ＿Ｂの周波数誤差を増加し得るが（即ち、式５に示されるように）、この周波数誤差は、予測又は推定され得、そして、出力クロック信号ＣＬＫＲＴＣを使用する関連補償回路２４０によって取り除かれ得る。例えば、周波数誤差が、１０ｐｐｍ（高精度基準クロック信号の場合）から４００ｐｐｍ（低電力ＲＴＣ信号の場合）に増加する場合、ＲＴＣクロックを使用する回路は、所与の単位時間に関連付けられたクロックエッジの数を調整することで、増加された周波数誤差を補償し得る。このように、発振器回路２００は、全体の電力消費を低減するために出力クロック信号（ＣＬＫ＿Ｂ）の周波数誤差の増加を可能にし得、補償回路２４０は、この既知の増加された周波数誤差を補償し得る。
【００４８】
[0039]  幾つかの実施形態について、可変キャパシタＣ１及びＣ２は各々、互いと並列に選択的に（例えば、ＭＯＤＥ信号に応答して）接続される複数のキャパシタを含み得る。例えば、図３は、図２Ａの発振器回路２００内の可変キャパシタＣ１及び／又は可変キャパシタＣ２として使用され得るプログラマブルキャパシタ回路３００を示す。キャパシタ回路３００は、調整可能なキャパシタンス値を供給するために、ＸＴＡＬのそれぞれのノードＮＲと接地電位との間に並列に結合された、任意の数ｎの個別選択可能キャパシタ回路３１０（１）−３１０（ｎ）を含み得る。ノードＮＲは、図２Ａの発振器回路２００のノードＮ１及び／又はノードＮ２に対応し得る。図３に示されるように、第１のキャパシタ回路３１０（１）は、ノードＮＲと接地電位との間に直列に結合された第１のキャパシタ３１２（１）及び第１のトランジスタ３１４（１）を含む。切替え素子として動作し得るトランジスタ３１４（１）は、第１のイネーブル信号ＥＮ１を受けるためのゲートを含む。第２のキャパシタ回路３１０（２）は、ノードＮＲと接地電位との間に直列に結合された第２のキャパシタ３１２（２）及び第２のトランジスタ３１４（２）を含む。切替え素子として動作し得る第２のトランジスタ３１４（２）は、第２のイネーブル信号ＥＮ１を受けるためのゲートを含む。第ｎのキャパシタ回路３１０（ｎ）は、ノードＮＲと接地電位との間に直列に結合された第ｎのキャパシタ３１２（ｎ）及び第ｎのトランジスタ３１４（ｎ）を含む。切替え素子として動作し得る第ｎのトランジスタ３１４（ｎ）は、第ｎのイネーブル信号ＥＮｎを受けるためのゲートを含む。
【００４９】
[0040]  合わせてＭＯＤＥ信号を形成し得る（又は、それから導出され得る）イネーブル信号ＥＮ１−ＥＮｎは、それぞれのトランジスタ３１４（１）−３１４（ｎ）の導電状態を制御し、従って、キャパシタ３１２（１）−３１２（ｎ）のうちのどれが、ノードＮＲと接地電位との間に並列に結合されるかを決定する。故に、キャパシタ回路３００の合計のキャパシタンスは、複数のイネーブル信号ＥＮ１−ＥＮｎを選択的にアサートすることによって調整され得る。例えば、通常モード中、それぞれのトランジスタ３１４（１）−３１４（ｎ）の全て（又は、少なくともそれらのうちの１つよりも多く）をオンにするために、イネーブル信号ＥＮ１−ＥＮｎの全て（又は、少なくともそれらのうちの１つよりも多く）はアサートされ得、それによって、キャパシタ３１２（１）−３１２（ｎ）の全て（又は、少なくともそれらのうちの１つよりも多く）をノードＮＲと接地電位との間に並列に結合する。幾つかの実施形態について、キャパシタ３１２（１）−３１２（ｎ）を互いと並列に結合することで供給される合計のキャパシタンス値は、発振器回路２００の公称負荷キャパシタンス（例えば、出力クロック信号に、規定の周波数ｆｏｓｃを持たせる負荷キャパシタンス）に帰着し得る。反対に、低電力モード中、それぞれのトランジスタ３１４（１）−３１４（ｎ）の何れも（又は、少なくとも全てではなく））をオンにしないためにイネーブル信号ＥＮ１−ＥＮｎの何れも（又は少なくとも全てではなく）がアサートされなく、それによって、ノードＮＲと接地電位との間で並列にキャパシタ３１２（１）−３１２（ｎ）の何れも（又は、全てではなく）を結合しない。幾つかの実施形態について、互いと並列にキャパシタ３１２（１）−３１２（ｎ）の何れも（又は全てではなく）を結合しないことによって提供される合計のキャパシタンス値は、（例えば、電力消費を最小化するために）発振器回路２００の最小の負荷キャパシタンスとなり得る。
【００５０】
[0041]  プログラマブルキャパシタ回路３００によって供給されるような、ノードＮＲと接地電位との間のキャパシタンスの量は、より多くの数の個別選択可能キャパシタ回路３１０（２）−３１０（ｎ）をイネーブルにすることで増加され得、より少ない数の個別選択可能キャパシタ回路３１０（２）−３１０（ｎ）をイネーブルにすることで減少され得ることに留意されたい。このように、発振器回路２００の負荷キャパシタンスは、動的に調整され得る。
【００５１】
[0042]  図４は、幾つかの実施形態に係る、図２Ａの発振器回路の例示的な動作を描写する実例となるフローチャート４００を示す。第１に、発振器回路２００は、ＸＴＡＬを使用して発振信号を生成し得る（４０２）。次に、発振器回路２００は、ＭＯＤＥ信号を受け得る（４０４）。ＭＯＤＥ信号は、（例えば、発振器回路２００に関連付けられた通信デバイスのスリープ状態に応答して）任意の適切な回路によって生成され得るか又はユーザによって生成され得る。４０６においてテストされたときに、ＭＯＤＥ信号が通常モードを示す場合、スイッチＳＷ１−ＳＷ２によって形成される切替え回路は、第１の増幅器回路２１０ＡをＸＴＡＬの両端に結合し、第２の増幅器回路２１０ＢをＸＴＡＬから結合解除する（４０８）。次に、負荷キャパシタンスＣＬは、その公称値に設定され（４１０）、第１の増幅器回路２１０Ａは、高精度基準クロック信号を生成するために、発振信号を増幅する（４１２）。このように、発振器回路２００は、比較的低い周波数誤差を有する高精度基準クロック信号を生成し得る。
【００５２】
[0043]  ４０６においてテストされたときに、ＭＯＤＥ信号が低電力モードを示す場合、スイッチＳＷ１−ＳＷ２によって形成される切替え回路は、第２の増幅器回路２１０ＢをＸＴＡＬの両端に結合し、第１の増幅器回路２１０ＡをＸＴＡＬから結合解除する（４１４）。次に、負荷キャパシタンスＣＬは、比較的低い（又は最小）値に設定され（４１６）、第２の増幅器回路２１０Ｂは、低電力ＲＴＣ信号を生成するために発振信号を増幅する（４１８）。このように、発振器回路２００は、電力消費を最小化しつつ、低電力ＲＴＣ信号を生成し得る。
【００５３】
[0044]  上述したように、発振器回路２００は、高精度基準クロック信号及び低電力ＲＴＣ信号の両方を任意の適切な通信デバイスに供給するために使用され得る。例えば、図５は、１つ又は複数の本実施形態を含み得る通信デバイス５００を示す。幾つかの実施形態では、デバイス５００は、ワイヤレスデバイス（例えば、パーソナルコンピュータ、ラップトップ、又はタブレットコンピュータのようなＷＬＡＮデバイス、モバイル電話、携帯情報端末デバイス、ＧＰＳデバイス、ワイヤレスアクセスポイント、又は他の電子デバイス）である。少なくとも１つの実施形態では、デバイス５００は、ワイヤードネットワーク接続を有する。
【００５４】
[0045]  デバイス５００は、バス５０７によって結合されたプロセッサユニット５０１、トランシーバ５０３、及びメモリユニット５０５を含み、図２Ａの発振器回路２００を含む。プロセッサユニット５０１は、１つ又は複数のプロセッサ及び／又はプロセッサコアを含む。幾つかの実施形態について、トランシーバ５０３は、少なくとも１つの有線ネットワークインターフェース（例えば、イーサネット（登録商標）インターフェース、ＥＰＯＮインターフェース、ＥＰｏＣインターフェース、等）に結合され得る。他の実施形態について、トランシーバ５０３は、少なくとも１つのワイヤレスネットワークインターフェース（例えば、ＷＬＡＮインターフェース、ブルートゥース（登録商標）インターフェース、ＷｉＭＡＸインターエース、ＺｉｇＢｅｅ（登録商標）インターフェース、ワイヤレスＵＳＢインターフェース、等）に結合され得る。
【００５５】
[0046]  メモリユニット５０５は、モード選択ソフトウェアモジュール５１０を記憶する非一時的なコンピュータ可読記憶媒体（例えば、ＥＰＲＯＭ、ＥＥＰＲＯＭ（登録商標）、フラッシュメモリ、ハードディスクドライブ、等の１つ又は複数の不揮発性メモリ素子）を含む。幾つかの実施形態では、ソフトウェアモジュール５１０は、プロセッサユニット５０１によって実行されると、通信デバイス５００に、図４の方法４００を行わせる命令を有する１つ又は複数のプログラムを含む。
【００５６】
[0047]  発振器回路２００は、処理ユニット５０１、トランシーバ５０３、及び／又はデバイス５００の他の適切な同期素子（簡潔さのため示されない）にクロック信号を供給し得る。例えば、デバイス５００がアクティブモードである（例えば、スリープモードではない）とき、発振器回路２００は、（例えば、ＲＦキャリア信号を生成するために）高精度基準クロック信号をトランシーバ５０３に供給し得る。反対に、デバイス５００が低電力モードである（例えば、スリープモードである）とき、発振器回路２００は、低電力ＲＴＣ信号をトランシーバ５０３及び／又はプロセッサユニット５０１に供給し得る。
【００５７】
[0048]  幾つかの実施形態について、高精度基準クロック信号の周波数は、低電力ＲＴＣ信号の周波数にほぼ等しいだろう。そのような実施形態について、発振器回路２００は、発振器回路２００によって生成された低電力ＲＴＣ信号を数十ＭＨｚの範囲から数十ｋＨｚの範囲へとダウンコンバートするＮ分周回路を含み得るか又はそれに関連付けられ得る。
【００５８】
[0049]  前述の明細書では、本実施形態は、それの具体的かつ例示的な実施形態に関連して説明されている。しかしながら、様々な改良及び変更が、添付の特許請求の範囲に示されるような本開示のより広い範囲から逸脱せずにそれに対してなされ得ることは明らかであろう。それに応じて、本明細書及び図面は、限定的な意味ではなく、例示的な意味で考慮されるべきである。
【図１】
2016535491.tif 000012
【図２Ａ】
2016535491.tif 000013
【図２Ｂ】
2016535491.tif 000014
【図２Ｃ】
2016535491.tif 000015
【図３】
2016535491.tif 000016
【図４】
2016535491.tif 000017
【図５】
2016535491.tif 000018
【手続補正書】
【提出日】平成28年6月30日(2016.6.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
モード信号に応答して通常モードと低電力モードとを選択的に切り替える発振器回路であって、
発振信号を生成する水晶発振素子と、
前記水晶発振素子の端子において、前記通常モード中に、高精度クロック信号を生成するために前記発振信号を増幅する第１の増幅器回路と、ここで、前記第１の増幅器回路は、
前記水晶発振素子の両端に結合された第１のトランジスタ、
前記水晶発振素子の両端に結合された第１のバイアス抵抗器、
前記第１のトランジスタにバイアス電流を供給する第１の電流源、及び
前記第１のトランジスタのドレインに結合された入力を含み、前記第１の電流源の制御端子に結合された出力を含む第１の自動ゲイン制御回路
を備える、
前記水晶発振素子の前記端子において、前記低電力モード中に、低電力クロック信号を生成するために前記発振信号を増幅する第２の増幅器回路と、ここで、前記第２の増幅器回路は、
前記水晶発振素子の両端に結合された第２のトランジスタ、
前記水晶発振素子の両端に結合された第２のバイアス抵抗器、
前記第２のトランジスタにバイアス電流を供給する第２の電流源、
前記第２のトランジスタのドレインに結合された入力を含み、前記第２の電流源の制御端子に結合された出力を含む第２の自動ゲイン制御回路、
前記水晶発振素子の前記端子に結合された入力を含むＮ分周回路、及び
前記Ｎ分周回路の出力と前記発振器回路の出力との間に結合され、前記低電力モード中、前記低電力クロック信号の周波数誤差をオフセットする補償回路、
を備える、
前記モード信号に応答して、前記第１の増幅器回路又は前記第２の増幅器回路の何れかを前記水晶発振素子の両端に選択的に結合する切替え回路と、
前記水晶発振素子の第１のノードと接地電位との間に結合され、前記モード信号に応答する制御端子を含む第１の可変キャパシタと、
前記水晶発振素子の第２のノードと接地電位との間に結合され、前記モード信号に応答する制御端子を含む第２の可変キャパシタと
を備える、発振器回路。
【請求項２】
前記通常モード中、前記第１の増幅器回路が前記水晶発振素子の両端に結合され、前記第２の増幅器回路が前記水晶発振素子から分離され、
前記低電力モード中、前記第１の増幅器回路が前記水晶発振素子から分離され、前記第２の増幅器回路が前記水晶発振素子の両端に結合される、
請求項１に記載の発振器回路。
【請求項３】
前記通常モード中、前記第１の可変キャパシタ及び前記第２の可変キャパシタは、前記高精度クロック信号の周波数誤差を最小化するために比較的高い値に設定され、
前記低電力モード中、前記第１の可変キャパシタ及び前記第２の可変キャパシタは、前記低電力クロック信号に関連付けられた電力消費を最小化するために比較的低い値に設定される、
請求項１に記載の発振器回路。
【請求項４】
前記高精度クロック信号の周波数は、前記低電力クロック信号の周波数とほぼ同じである、請求項１に記載の発振器回路。
【請求項５】
前記モード信号は、複数のイネーブル信号を備え、前記第１の可変キャパシタ及び前記第２の可変キャパシタのそれぞれ１つは、
複数のキャパシタ
を備え、各々は、前記イネーブル信号のうちの対応する１つに応答して、対応する切替え素子によって前記水晶発振素子と接地電位との間に並列に選択的に接続される、
請求項１に記載の発振器回路。
【請求項６】
通常モード又は低電力モードの何れかで選択的に動作するための発振器回路を含む集積回路であって、前記発振器回路は、
発振信号を生成する水晶発振素子と、
前記水晶発振素子の両端に結合されているとき、高精度クロック信号を生成するために前記発振信号を増幅する第１の増幅器回路と、ここで、前記第１の増幅器回路は、
前記水晶発振素子の両端に結合された第１のトランジスタ、
前記水晶発振素子の両端に結合された第１のバイアス抵抗器、
前記第１のトランジスタにバイアス電流を供給する第１の電流源、及び
前記第１のトランジスタのドレインに結合された入力を含み、前記第１の電流源の制御端子に結合された出力を含む第１の自動ゲイン制御回路
を備える、
前記水晶発振素子の両端に結合されているとき、低電力クロック信号を生成するために前記発振信号を増幅する第２の増幅器回路と、ここで、前記第２の増幅器回路は、
前記水晶発振素子の両端に結合された第２のトランジスタ、
前記水晶発振素子の両端に結合された第２のバイアス抵抗器、
前記第２のトランジスタにバイアス電流を供給する第２の電流源、及び
前記第２のトランジスタのドレインに結合された入力を含み、前記第２の電流源の制御端子に結合された出力を含む第２の自動ゲイン制御回路、
前記水晶発振素子の第１のノードに結合された入力を含むＮ分周回路、及び
前記Ｎ分周回路の出力と前記発振器回路の出力との間に結合され、前記低電力モード中、前記低電力クロック信号の周波数誤差をオフセットする補償回路、
を備える、
モード信号に応答し、前記水晶発振素子、前記第１の増幅器回路、及び前記第２の増幅器回路に結合された切替え回路と、ここで、前記切替え回路は、
前記通常モード中、前記第１の増幅器回路を前記水晶発振素子の両端に結合し、前記第２の増幅器回路を前記水晶発振素子から結合解除することと、
前記低電力モード中、前記第２の増幅器回路を前記水晶発振素子の両端に結合し、前記第１の増幅器回路を前記水晶発振素子から結合解除することと
を行うものである、
前記水晶発振素子の前記第１のノードと接地電位との間に結合され、前記モード信号に応答する制御端子を含む第１の可変キャパシタと、
前記水晶発振素子の第２のノードと接地電位との間に結合され、前記モード信号に応答する制御端子を含む第２の可変キャパシタと
を備える、集積回路。
【請求項７】
前記通常モード中、前記第１の可変キャパシタ及び前記第２の可変キャパシタは、前記高精度クロック信号の周波数誤差を最小化するために比較的高い値に設定され、
前記低電力モード中、前記第１の可変キャパシタ及び前記第２の可変キャパシタは、前記低電力クロック信号に関連付けられた電力消費を最小化するために比較的低い値に設定される、
請求項６に記載の集積回路。
【請求項８】
前記高精度クロック信号の周波数は、前記低電力クロック信号の周波数とほぼ同じである、請求項６に記載の集積回路。
【請求項９】
前記モード信号は、複数のイネーブル信号を備え、前記第１の可変キャパシタ及び前記第２の可変キャパシタのそれぞれ１つは、
複数のキャパシタ
を備え、各々は、前記イネーブル信号のうちの対応する１つに応答して、対応する切替え素子によって前記水晶発振素子と接地電位との間に並列に選択的に接続される、
請求項６に記載の集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
[0049]  前述の明細書では、本実施形態は、それの具体的かつ例示的な実施形態に関連して説明されている。しかしながら、様々な改良及び変更が、添付の特許請求の範囲に示されるような本開示のより広い範囲から逸脱せずにそれに対してなされ得ることは明らかであろう。それに応じて、本明細書及び図面は、限定的な意味ではなく、例示的な意味で考慮されるべきである。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
モード信号に応答して通常モードと低電力モードとを選択的に切り替える発振器回路であって、
発振信号を生成する水晶発振素子と、
前記通常モード中に、高精度クロック信号を生成するために前記発振信号を増幅する第１の増幅器回路と、
前記低電力モード中に、低電力クロック信号を生成するために前記発振信号を増幅する第２の増幅器回路と、
前記モード信号に応答して、前記第１の増幅器回路又は前記第２の増幅器回路の何れかを前記水晶発振素子の両端に選択的に結合する切替え回路と
を備える、発振器回路。
［Ｃ２］
前記第１の増幅器回路は、前記水晶発振素子と電圧電位との間に結合された１つ又は複数のトランジスタを含み、
前記第２の増幅器回路は、前記水晶発振素子と前記電圧電位との間に結合された１つ又は複数のトランジスタを含む、
Ｃ１に記載の発振器回路。
［Ｃ３］
前記通常モード中、前記第１の増幅器回路が前記水晶発振素子の両端に結合され、前記第２の増幅器回路が前記水晶発振素子から分離され、
前記低電力モード中、前記第１の増幅器回路が前記水晶発振素子から分離され、前記第２の増幅器回路が前記水晶発振素子の両端に結合される、
Ｃ１に記載の発振器回路。
［Ｃ４］
前記水晶発振素子の第１のノードと接地電位との間に結合され、前記モード信号に反応する制御端子を含む第１の可変キャパシタと、
前記水晶発振素子の第２のノードと接地電位との間に結合され、前記モード信号に反応する制御端子を含む第２の可変キャパシタと
を更に備える、Ｃ１に記載の発振器回路。
［Ｃ５］
前記通常モード中、前記第１の可変キャパシタ及び前記第２の可変キャパシタは、前記高精度クロック信号の周波数誤差を最小化するために比較的高い値に設定され、
前記低電力モード中、前記第１の可変キャパシタ及び前記第２の可変キャパシタは、前記低電力クロック信号に関連付けられた電力消費を最小化するために比較的低い値に設定される、
Ｃ４に記載の発振器回路。
［Ｃ６］
前記高精度クロック信号の周波数は、前記低電力クロック信号の周波数とほぼ同じである、Ｃ１に記載の発振器回路。
［Ｃ７］
前記低電力モード中、前記低電力クロック信号の周波数誤差をオフセットするための補償回路
を更に備える、Ｃ１に記載の発振器回路。
［Ｃ８］
前記モード信号は、複数のイネーブル信号を備え、前記第１の可変キャパシタ及び前記第２の可変キャパシタのそれぞれ１つは、
複数のキャパシタ
を備え、各々は、前記イネーブル信号のうちの対応する１つに応答して、対応する切替え素子によって前記水晶発振素子と接地電位との間に並列に選択的に接続される、
Ｃ４に記載の発振器回路。
［Ｃ９］
前記第１の増幅器回路及び前記第２の増幅器回路の各々は、
前記水晶発振素子の両端に結合されたバイアス抵抗器、
バイアス電流を供給するための電流源、及び
前記発振信号の振幅に応答して前記バイアス電流を選択的に調整するための自動ゲイン制御回路
のうちの少なくとも１つを備える、Ｃ１に記載の発振器回路。
［Ｃ１０］
前記第１の増幅器回路及び前記第２の増幅器回路は、前記水晶発振素子の両端に結合されたバイアス抵抗器を共有する、Ｃ１に記載の発振器回路。
［Ｃ１１］
前記第１の増幅器回路及び前記第２の増幅器回路は、前記発振信号の振幅に応答してバイアス電流を選択的に調整するための自動ゲイン制御回路を共有する、Ｃ１に記載の発振器回路。
［Ｃ１２］
通常モード又は低電力モードの何れかで選択的に動作するための発振器回路を含む集積回路であって、前記発振器回路は、
発振信号を生成する水晶発振素子と、
前記水晶発振素子の両端に結合されているとき、高精度クロック信号を生成するために前記発振信号を増幅する第１の増幅器回路と、
前記水晶発振素子の両端に結合されているとき、低電力クロック信号を生成するために前記発振信号を増幅する第２の増幅器回路と、
モード信号に反応し、前記水晶発振素子、前記第１の増幅器回路、及び前記第２の増幅器回路に結合された切替え回路と、
を備え、前記切替え回路は、
前記通常モード中、前記第１の増幅器回路を前記水晶発振素子の両端に結合し、前記第２の増幅器回路を前記水晶発振素子から結合解除することと、
前記低電力モード中、前記第２の増幅器回路を前記水晶発振素子の両端に結合し、前記第１の増幅器回路を前記水晶発振素子から結合解除することと
を行うものである、集積回路。
［Ｃ１３］
前記第１の増幅器回路は、前記水晶発振素子の両端に結合された第１のバイアス抵抗器を含み、前記水晶発振素子と接地電位との間に結合された第１のトランジスタを含む、及び
前記第２の増幅器回路は、前記水晶発振素子の両端に結合された第２のバイアス抵抗器を含み、前記水晶発振素子と接地電位との間に結合された第２のトランジスタを含む、
Ｃ１２に記載の集積回路。
［Ｃ１４］
前記第１の増幅器回路及び前記第２の増幅器回路は、前記水晶発振素子の両端に結合されたバイアス抵抗器を共有する、Ｃ１２に記載の集積回路。
［Ｃ１５］
前記第１の増幅器回路及び前記第２の増幅器回路は、前記発振信号の振幅に応答して、バイアス電流を選択的に調整するための自動ゲイン制御回路を共有する、Ｃ１２に記載の集積回路。
［Ｃ１６］
前記水晶発振素子の第１のノードと接地電位との間に結合され、前記モード信号に反応する制御端子を含む第１の可変キャパシタと、
前記水晶発振素子の第２のノードと接地電位との間に結合され、前記モード信号に反応する制御端子を含む第２の可変キャパシタと
を更に備える、Ｃ１２に記載の集積回路。
［Ｃ１７］
前記通常モード中、前記第１の可変キャパシタ及び前記第２の可変キャパシタは、前記高精度クロック信号の周波数誤差を最小化するために比較的高い値に設定され、
前記低電力モード中、前記第１の可変キャパシタ及び前記第２の可変キャパシタは、前記低電力クロック信号に関連付けられた電力消費を最小化するために比較的低い値に設定される、
Ｃ１６に記載の集積回路。
［Ｃ１８］
前記高精度クロック信号の周波数は、前記低電力クロック信号の周波数とほぼ同じである、Ｃ１２に記載の集積回路。
［Ｃ１９］
前記低電力モード中、前記低電力クロック信号の周波数誤差をオフセットするための補償回路
を更に備える、Ｃ１２に記載の集積回路。
［Ｃ２０］
前記第１の増幅器回路及び前記第２の増幅器回路の各々は、
バイアス電流を供給する電流源、及び
前記発振信号の振幅に応答して、前記バイアス電流を選択的に調整する自動ゲイン制御回路、
を備える、Ｃ１２に記載の集積回路。
［Ｃ２１］
前記モード信号は、複数のイネーブル信号を備え、前記第１の可変キャパシタ及び前記第２の可変キャパシタのそれぞれ１つは、
複数のキャパシタ
を備え、各々は、前記イネーブル信号のうちの対応する１つに応答して、対応する切替え素子によって前記水晶発振素子と接地電位との間に並列に選択的に接続される、
Ｃ１６に記載の集積回路。
［Ｃ２２］
通常モード又は低電力モードの何れかでクロック信号を生成する方法であって、
水晶発振素子を使用して発振信号を生成することと、
モード信号を受けることと、
前記モード信号が前記通常モードを示す場合には、
前記クロック信号を生成するために第１の増幅器回路を使用して前記発振信号を増幅することと、
前記水晶発振素子の負荷キャパシタンスを比較的高い値に設定することと、ここにおいて、前記比較的高い値は、前記クロック信号の周波数誤差を最小化するものである、
前記モード信号が前記低電力モードを示す場合には、
前記クロック信号を生成するために第２の増幅器回路を使用して前記発振信号を増幅することと、
前記水晶発振素子の前記負荷キャパシタンスを比較的低い値に設定することと、ここにおいて、前記比較的低い値は、前記クロック信号を生成することに関連付けられた電力消費を最小化するものである、
を備える方法。
［Ｃ２３］
前記通常モード中、前記第１の増幅器回路を前記水晶発振素子の両端に結合し、前記第２の増幅器回路を前記水晶発振素子から分離すること、及び
前記低電力モード中、前記第２の増幅器回路を前記水晶発振素子の両端に結合し、前記第１の増幅器回路を前記水晶発振素子から分離すること
Ｃ２２に記載の方法。
［Ｃ２４］
モード信号に応答して通常モードと低電力モードとを選択的に切り替える発振器回路であって、
水晶発振素子を使用して発振信号を生成するための手段と、
モード信号を受けるための手段と、
前記モード信号が前記通常モードを示す場合には、クロック信号を生成するために第１の増幅器回路を使用して前記発振信号を増幅し、前記水晶発振素子の負荷キャパシタンスを比較的高い値に設定するための手段と、
前記モード信号が前記低電力モードを示す場合には、前記クロック信号を生成するために第２の増幅器回路を使用して前記発振信号を増幅し、前記水晶発振素子の前記負荷キャパシタンスを比較的低い値に設定するための手段と
を備える発振器回路。
［Ｃ２５］
前記比較的高い値は、前記クロック信号の周波数誤差を最小化し、前記比較的低い値は、前記クロック信号を生成することに関連付けられた電力消費の最小化する、Ｃ２４に記載の発振器回路。
【国際調査報告】
2016535491.tif 000019
2016535491.tif 000020
2016535491.tif 000021
2016535491.tif 000022