(57)【要約】  本開示は、光変調器の2つのアクチュエータに供給される電圧を均等化することによって、二重アクチュエータ光変調器の信頼性を向上させるためのシステム、方法、および装置を提供する。二重アクチュエータ光変調器を駆動させるためのピクセル回路は、作動回路に結合されたデータロード回路を含み得る。データロード回路は、光変調器に関連した画素のためのコントローラから受信されるデータを記憶するために利用される。作動回路は、データロード回路によって記憶されるデータに基づいて、二重アクチュエータ光変調器の第1のアクチュエータおよび第2のアクチュエータを制御するために利用される。作動回路は、第1および第2のアクチュエータに供給される電圧を安定させるための第1の安定化キャパシタおよび第2の安定化キャパシタを含む。作動回路は、第1および第2のアクチュエータに供給される電圧を均等化するための均等化スイッチも含む。
2016521376.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイ要素のアレイと、
前記ディスプレイ要素のアレイの光学出力を制御するように構成された制御マトリックスとを備え、前記制御マトリックスが、前記ディスプレイ要素の各々について、
第1の作動電圧相互接続によって供給される第1の作動電圧のそれぞれのディスプレイ要素の第1のノードに対する印加を管理するように構成された第1の充電トランジスタと、
データ信号が前記第1の放電トランジスタのゲートに供給されることに応答して、前記第1のノードに印加される前記電圧を選択的に放電するように構成された第1の放電トランジスタと
を含む第1の回路と、
第2の作動電圧の前記それぞれのディスプレイ要素の第2のノードに対する印加を管理するように構成された第2の充電トランジスタと、
前記第1のノードにおける前記電圧に応答して、前記第2のノードに印加される前記電圧を選択的に放電するように構成された第2の放電トランジスタと
を含む第2の回路と、
前記第1の作動電圧が前記第1の作動相互接続によって供給されることに応答して、前記第1のノードを前記第2のノードに選択的に結合する電圧均等化スイッチと
を含む
装置。
【請求項２】
前記第1の回路が、
前記第2のノードに蓄積される電圧に応答して前記第1のノードにおける電圧を選択的に保持するように構成された、前記第1の充電トランジスタの第1の端子と前記第1の放電トランジスタの第1の端子との間に配置される第3の放電トランジスタ
をさらに含む、請求項1に記載の装置。
【請求項３】
前記第1の作動電圧相互接続が、前記第1の充電トランジスタのゲートおよびドレイン、ならびに前記電圧均等化スイッチのゲートに結合する、請求項1に記載の装置。
【請求項４】
前記第1の作動電圧相互接続が、前記第1の放電トランジスタの第2の端子にさらに結合される、請求項3に記載の装置。
【請求項５】
前記第1のノードに結合された第1のキャパシタと、前記第2のノードに結合された第2のキャパシタとをさらに含む、請求項1に記載の装置。
【請求項６】
前記第1の放電トランジスタの前記ゲートに結合されたデータ記憶回路をさらに含み、前記データ記憶回路が、データ入力に対応する前記データ信号を記憶し、前記第1の放電トランジスタの前記ゲートに前記データ信号を供給するように構成される、請求項1に記載の装置。
【請求項７】
前記データ記憶回路が、前記第1の放電トランジスタの前記ゲートに結合されたデータ記憶キャパシタを含み、前記データ記憶キャパシタが、前記データ信号に対応する電荷を蓄積するように構成される、請求項6に記載の装置。
【請求項８】
前記第1の回路および前記第2の回路のすべてのトランジスタがnMOSトランジスタである、請求項1に記載の装置。
【請求項９】
前記ディスプレイ要素のアレイと、
前記制御マトリックスと
を含むディスプレイと、
前記ディスプレイと通信するように構成され、画像データを処理するように構成されたプロセッサと、
前記プロセッサと通信するように構成されたメモリデバイスと
をさらに含む、請求項1に記載の装置。
【請求項１０】
前記ディスプレイが、
前記ディスプレイに少なくとも1つの信号を送るように構成されたドライバ回路と、
前記ドライバ回路に前記画像データの少なくとも一部分を送るように構成されたコントローラと
をさらに含む、請求項9に記載の装置。
【請求項１１】
前記プロセッサに前記画像データを送るように構成された画像ソースモジュールをさらに含み、前記画像ソースモジュールが、受信機、トランシーバ、および送信機のうちの少なくとも1つを含む
請求項9に記載の装置。
【請求項１２】
前記ディスプレイデバイスが、
入力データを受信し、前記入力データを前記プロセッサに通信するように構成された入力デバイス
をさらに含む、請求項9に記載の装置。
【請求項１３】
光変調器に結合されたピクセル回路を使用して第1のアクチュエータおよび第2のアクチュエータを有する前記光変調器を作動させるための方法であって、
前記ピクセル回路の第1の出力ノードを充電するステップであり、前記第1の出力ノードが、電圧が第1の作動相互接続によって供給されることに応答して、前記第1のアクチュエータに結合される、ステップと、
前記ピクセル回路の第2の出力ノードを充電するステップであり、前記第2の出力ノードが、電圧が第2の作動相互接続によって供給されることに応答して、前記第2のアクチュエータに結合される、ステップと、
前記電圧が前記第1の作動相互接続によって供給されることに応答して、前記第1の出力ノードおよび前記第2の出力ノードで電圧を均等化するステップと、
データ電圧がデータ相互接続によって供給されることに応答して、前記第1の出力ノードおよび前記第2の出力ノードを選択的に放電するステップと
を含む方法。
【請求項１４】
前記第1の出力ノードおよび前記第2の出力ノードを選択的に放電した後、前記第1の出力ノードおよび前記第2の出力ノードで電圧を維持するためのラッチ回路を作動させるステップ
をさらに含む、請求項13に記載の方法。
【請求項１５】
前記第1の出力ノードおよび前記第2の出力ノードで電圧を均等化するステップが、前記第1の作動相互接続によって提供される前記電圧によって駆動されるスイッチを介して前記第1の出力ノードと前記第2の出力ノードの間に電流が流れることができるようにするステップを含む、請求項13に記載の方法。
【請求項１６】
前記第1の出力ノードおよび前記第2の出力ノードで電圧を均等化するステップが、前記第1の出力ノードおよび前記第2の出力ノードを選択的に放電する前に、前記スイッチを介して、前記第1の出力ノードと前記第2の出力ノードとの間の電流の流れを中断するステップをさらに含む、請求項15に記載の方法。
【請求項１７】
前記第1の出力ノードを充電するための持続時間が、前記第2の出力ノードを充電するための持続時間未満である、請求項13に記載の方法。
【請求項１８】
ディスプレイ要素のアレイと、
前記ディスプレイ要素のアレイの光学出力を制御するための制御マトリックス手段とを備え、前記制御マトリックス手段が、前記ディスプレイ要素の各々について、
第1の作動電圧相互接続によって供給される第1の作動電圧のそれぞれのディスプレイ要素の第1のノードに対する印加を管理するための第1の充電手段と、
データ信号が第1の放電トランジスタのゲートに供給されることに応答して、前記第1のノードに印加される前記電圧を選択的に放電するための第1の放電手段と
を含む第1の回路と、
第2の作動電圧の前記それぞれのディスプレイ要素の第2のノードに対する印加を管理するための第2の充電手段と、
前記第1のノードにおける前記電圧に応答して、前記第2のノードに印加される前記電圧を選択的に放電するための第2の放電手段と
を含む第2の回路と、
前記第1の作動電圧が前記第1の作動相互接続によって供給されることに応答して、前記第1のノードおよび前記第2のノードで電圧を均等化するための手段と
を含む
装置。
【請求項１９】
前記第1の回路が、
前記第2のノードに蓄積される電圧に応答して前記第1のノードにおける電圧を選択的に保持するための、前記第1の充電手段の第1の端子と前記第1の放電手段の第1の端子との間に配置される第3の放電手段
をさらに含む、請求項18に記載の装置。
【請求項２０】
前記第1のノードにおける電荷を蓄積するための前記第1のノードに結合された第1の電荷蓄積手段と、前記第2のノードにおける電荷を蓄積するための前記第2のノードに結合された第2の電荷蓄積手段とをさらに含む、請求項18に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本特許出願は、2013年4月1日に出願され、本出願の譲受人に譲渡され、参照により明白に本明細書に組み込まれる、「DISPLAY ELEMENT PIXEL CIRCUIT WITH VOLTAGE EQUALIZATION」という名称の米国実用新案出願第13/854,687号の優先権を主張する。
【０００２】
本開示は、イメージングディスプレイの分野に関し、詳細には、ディスプレイ要素のピクセル回路に関する。
【背景技術】
【０００３】
様々なディスプレイ装置は、画像を形成するために光を透過する対応する光変調器を有するディスプレイ画素のアレイを含む。光変調器は、第1の状態と第2の状態との間で光変調器を駆動するためのアクチュエータを含む。一部のディスプレイ装置は、第1のアクチュエータによる第1の状態および第2のアクチュエータによる第2の状態に駆動され得る二重作動光変調器(dual-actuation light modulator)を利用する。光変調器は、ピクセル回路または制御マトリックスによって制御される。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
いくつかの実装形態では、ピクセル回路は、二重作動光変調器の1つのアクチュエータを各々駆動する相補的なサブ回路を含み得る。これらのサブ回路は、キャパシタンスブートストラッピングに欠陥があり得、それはアクチュエータのうちの1つを駆動する電圧を望ましくなく増加させ得る。この電圧の増加は、ピクセル回路の信頼性を低下させ得る。
【課題を解決するための手段】
【０００５】
本開示のシステム、方法およびデバイスは、それぞれいくつかの発明的態様を有し、それらのうちの単一の態様だけが、本明細書で開示する望ましい属性に関与するとは限らない。
【０００６】
本開示で説明する主題の1つの発明的態様は、ディスプレイ要素のアレイと、ディスプレイ要素のアレイの光学出力を制御するように構成された制御マトリックスとを含む装置で実施され得る。制御マトリックスは、ディスプレイ要素の各々について、第1の作動電圧相互接続によって供給される第1の作動電圧のそれぞれのディスプレイ要素の第1のノードに対する印加を管理するように構成された第1の充電トランジスタと、データ信号が第1の放電トランジスタのゲートに供給されることに応答して、第1のノードに印加される電圧を選択的に放電するように構成された第1の放電トランジスタとを有する第1の回路を含む。制御マトリックスは、ディスプレイ要素の各々について、第2の作動電圧のそれぞれのディスプレイ要素の第2のノードに対する印加を管理するように構成された第2の充電トランジスタと、第1のノードにおける電圧に応答して、第2のノードに印加される電圧を選択的に放電するように構成された第2の放電トランジスタとを有する第2の回路をさらに含む。制御マトリックスは、第1の作動電圧が第1の作動相互接続によって供給されることに応答して、第1のノードを第2のノードに選択的に結合する電圧均等化スイッチをさらに含む。
【０００７】
いくつかの実装形態では、第1の回路は、第2のノードに蓄積される電圧に応答して第1のノードにおける電圧を選択的に保持するように構成された、第1の充電トランジスタの第1の端子と第1の放電トランジスタの第1の端子との間に配置される第3の放電トランジスタをさらに含む。いくつかの実装形態では、第1の作動電圧相互接続は、第1の充電トランジスタのゲートおよびドレイン、ならびに電圧均等化スイッチのゲートに結合する。いくつかの実装形態では、第1の作動電圧相互接続は、第1の放電トランジスタの第2の端子にさらに結合される。いくつかの実装形態では、装置は、第1のノードに結合された第1のキャパシタと、第2のノードに結合された第2のキャパシタとをさらに含む。
【０００８】
いくつかの実装形態では、装置は、第1の放電トランジスタのゲートに結合されたデータ記憶回路をさらに含み、データ記憶回路は、データ入力に対応するデータ信号を記憶し、第1の放電トランジスタのゲートにデータ信号を供給するように構成される。いくつかの実装形態では、データ記憶回路は、第1の放電トランジスタのゲートに結合されたデータ記憶キャパシタを含み、データ記憶キャパシタは、データ信号に対応する電荷を蓄積するように構成される。いくつかの実装形態では、第1の回路および第2の回路のすべてのトランジスタは、nMOSトランジスタである。
【０００９】
いくつかの実装形態では、装置は、ディスプレイ要素のアレイと、制御マトリックスとを含むディスプレイと、ディスプレイと通信するように構成され、画像データを処理するように構成されたプロセッサと、プロセッサと通信するように構成されたメモリデバイスとをさらに含む。いくつかの実装形態では、この装置はまた、ディスプレイに少なくとも1つの信号を送るように構成されたドライバ回路と、ドライバ回路に画像データの少なくとも一部分を送るように構成されたコントローラとを含む。いくつかの実装形態では、この装置は、プロセッサに画像データを送るように構成された画像ソースモジュールをさらに含み、ただし、画像ソースモジュールは、受信機、トランシーバ、および送信機のうちの少なくとも1つを含む。いくつかの実装形態では、ディスプレイデバイスは、入力データを受信し、入力データをプロセッサに通信するように構成された入力デバイスをさらに含む。
【００１０】
本開示で説明する主題の別の発明的態様は、光変調器に結合されたピクセル回路を使用して、第1のアクチュエータと第2のアクティエータとを有する光変調器を作動させるための方法で実施され得る。方法は、ピクセル回路の第1の出力ノードを充電するステップであり、第1の出力ノードは、電圧が第1の作動相互接続によって供給されることに応答して、第1のアクチュエータに結合される、ステップと、ピクセル回路の第2の出力ノードを充電するステップであり、第2の出力ノードは、電圧が第2の作動相互接続によって供給されることに応答して、第2のアクチュエータに結合される、ステップと、電圧が第1の作動相互接続によって供給されることに応答して、第1の出力ノードおよび第2の出力ノードで電圧を均等化するステップと、データ電圧がデータ相互接続によって供給されること応答して、第1の出力ノードおよび第2の出力ノードを選択的に放電するステップとを含む。
【００１１】
いくつかの実装形態では、方法は、第1の出力ノードおよび第2の出力ノードを選択的に放電した後、第1の出力ノードおよび第2の出力ノードで電圧を維持するためのラッチ回路を作動させるステップをさらに含む。いくつかの実装形態では、第1の出力ノードおよび第2の出力ノードで電圧を均等化するステップは、第1の作動相互接続によって提供される電圧によって駆動されるスイッチを介して第1の出力ノードと第2の出力ノードの間に電流が流れることができるようにするステップを含む。いくつかの他の実装形態では、第1の出力ノードおよび第2の出力ノードで電圧を均等化するステップは、第1の出力ノードおよび第2の出力ノードを選択的に放電する前に、スイッチを介して、第1の出力ノードと第2の出力ノードとの間の電流の流れを中断するステップをさらに含む。いくつかの実装形態では、第1の出力ノードを充電するための持続時間は、第2の出力ノードを充電するための持続時間未満である。
【００１２】
本開示で説明する主題の別の発明的態様は、ディスプレイ要素のアレイ、およびディスプレイ要素のアレイの光学出力を制御するための制御マトリックス手段を含む装置で実施され得る。制御マトリックス手段は、ディスプレイ要素の各々について、第1の作動電圧相互接続によって供給される第1の作動電圧のそれぞれのディスプレイ要素の第1のノードに対する印加を管理するための第1の充電手段と、データ信号が第1の放電トランジスタのゲートに供給されることに応答して、第1のノードに印加される電圧を選択的に放電するための第1の放電手段とを有する第1の回路を含む。制御マトリックス手段は、ディスプレイ要素の各々について、第2の作動電圧のそれぞれのディスプレイ要素の第2のノードに対する印加を管理するための第2の充電手段と、第1のノードにおける電圧に応答して、第2のノードに印加される電圧を選択的に放電するための第2の放電手段と、第1の作動電圧が第1の作動相互接続によって供給されることに応答して、第1の出力ノードおよび第2の出力ノードで電圧を均等化するための手段とを有する第2の回路をさらに含む。
【００１３】
いくつかの実装形態では、第1の回路は、第2のノードに蓄積される電圧に応答して第1のノードにおける電圧を選択的に保持するための、第1の充電トランジスタの第1の端子と第1の放電手段の第1の端子との間に配置される第3の放電トランジスタをさらに含む。いくつかの実装形態では、装置は、第1のノードにおける電荷を蓄積するための第1のノードに結合された第1の電荷蓄積手段と、第2のノードにおける電荷を蓄積するための第2のノードに結合された第2の電荷蓄積手段とをさらに含む。
【００１４】
本明細書で説明する主題の1つまたは複数の実装形態の詳細は、添付の図面および以下の説明において示す。本概要で提供する例は、主に電気機械システム(EMS)方式ディスプレイに関して説明するが、本明細書で提供する概念は、他のタイプのディスプレイ、たとえば、液晶ディスプレイ(LCD)、有機発光ダイオード(OLED)ディスプレイ、電気泳動ディスプレイ、および電界放出ディスプレイ、ならびに他の非ディスプレイEMSデバイス、たとえば、EMSマイクロフォン、センサー、および光スイッチに適用することができる。他の特徴、態様および利点は、説明、図面および特許請求の範囲から明らかになろう。以下の図の相対寸法は、一定の縮尺で描かれてはいない場合があることに留意されたい。
【図面の簡単な説明】
【００１５】
【図１Ａ】例示的な直視型マイクロ電気機械システム(MEMS)方式ディスプレイ装置の概略図である。
【図１Ｂ】例示的なホストデバイスのブロック図である。
【図２Ａ】例示的な二重アクチュエータシャッターアセンブリの図である。
【図２Ｂ】例示的な二重アクチュエータシャッターアセンブリの図である。
【図３】光変調器を制御するために実装され得る例示的なピクセル回路を示す図である。
【図４】図3に示されるピクセル回路の例示的なタイミング図である。
【図５】例示的な制御マトリックス800の概略図を示す図である。
【図６】ピクセル回路を使用して二重アクチュエータ光変調器を動作させるためのプロセスの例示的なフロー図である。
【図７Ａ】複数のディスプレイ要素を含む例示的なディスプレイデバイスを示すシステムブロック図である。
【図７Ｂ】複数のディスプレイ要素を含む例示的なディスプレイデバイスを示すシステムブロック図である。
【発明を実施するための形態】
【００１６】
様々な図面における同じ参照符号および記号は、同じ要素を示している。
【００１７】
以下の説明は、本開示の発明的態様を説明するために、いくつかの実装形態に向けられる。しかしながら、本明細書の教示が多数の異なる方法において適用され得ることを、当業者であれば容易に認識されよう。記載されている実装形態は、動いている(たとえばビデオ)か、静止(たとえば静止画像)しているか、およびテキストであるか、グラフィックであるか、図であるかにかかわらず、画像を表示するように構成され得る任意のデバイス、装置、またはシステムにおいて実施され得る。より詳細には、記載されている実装形態が、限定はしないが、たとえば、携帯電話、マルチメディアインターネット対応セルラー電話、モバイルテレビ受信機、ワイヤレスデバイス、スマートフォン、Bluetooth(登録商標)デバイス、パーソナルデータアシスタント(PDA)、ワイヤレス電子メール受信機、ハンドヘルドまたは携帯型コンピュータ、ネットブック、ノートブック、スマートブック、タブレット、プリンタ、複写機、スキャナ、ファクシミリデバイス、全地球測位システム(GPS)受信機/ナビゲータ、カメラ、デジタルメディアプレーヤ(たとえばMP3プレーヤ)、カムコーダ、ゲーム機、腕時計、クロック、計算機、テレビモニタ、フラットパネルディスプレイ、電子書籍端末(たとえば、電子リーダー)、コンピュータモニタ、自動ディスプレイ(走行距離計および速度計ディスプレイなどを含む)、コックピット制御および/またはディスプレイ、カメラビューディスプレイ(たとえば車両の後部ビューカメラのディスプレイなど)、電子写真、電子掲示板または標識、プロジェクタ、建築物、マイクロ波、冷蔵庫、ステレオシステム、カセットレコーダまたはプレーヤ、DVDプレーヤ、CDプレーヤ、VCR、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機/乾燥機、パーキングメータ、パッケージング(たとえばマイクロ電気機械システム(MEMS)アプリケーションを含む電気機械システム(EMS)アプリケーション、ならびに非EMSアプリケーションにおける)、美的構造(たとえば宝石または衣類上の画像の表示など)、および様々なEMSデバイスなど、様々な電子デバイスに含まれ得る、または様々な電子デバイスに関連し得ることが企図される。本明細書の教示は、限定はしないが、たとえば電子スイッチングデバイス、無線周波数フィルタ、センサー、加速度計、ジャイロスコープ、動き検知デバイス、磁力計、家電のための慣性構成要素、家電製品の部分、バラクタ、液晶デバイス、電気泳動デバイス、駆動スキーム、製造プロセス、および電子テスト機器など、非表示アプリケーションでも使用され得る。したがって、教示は、図のみに表される実装形態に限定されるものではなく、代わりに、当業者には容易に明らかであるように、広い適用性を有する。
【００１８】
二重アクチュエータ光変調器を駆動させるためのピクセル回路は、作動回路に結合されたデータロード回路を含み得る。データロード回路は、光変調器に関連した画素のためのコントローラから受信されるデータを記憶するために利用される。作動回路は、データロード回路によって記憶されるデータに基づいて、二重アクチュエータ光変調器の第1のアクチュエータおよび第2のアクチュエータを制御するために利用される。作動回路は、第1のアクチュエータに供給される電圧を制御するための第1の出力ノード、および第2のアクチュエータに供給される電圧を制御するための第2の出力ノードを含む。
【００１９】
いくつかの実装形態では、ピクセル回路は、それぞれ第1の出力ノードおよび第2の出力ノードにおける電圧安定化を提供するために、それぞれ第1の出力ノードおよび第2の出力ノードにおいて第1の安定化キャパシタおよび第2の安定化キャパシタを組み込むことができる。いくつかの実装形態では、ピクセル回路は、第1および第2のアクチュエータに供給される電圧を均等化するために、第1の出力ノードと第2の出力ノードとの間に結合される均等化スイッチを組み込む。
【００２０】
本開示で説明する主題の特定の実装形態は、以下の潜在的な利点のうちの1つまたは複数を実現するように実装され得る。二重アクチュエータ光変調器を制御するピクセル回路の出力ノードにおいて安定化キャパシタを組み込むことは、光変調器の信頼性を向上させ得る。ピクセル回路は、ピクセル回路の出力ノードの間に結合される電圧均等化スイッチを組み込むこともできる。均等化スイッチは、ピクセル回路の出力ノードの間の電圧を均等化するために、オンに切り替えられ得る。出力ノードの間の電圧を均等化することによって、キャパシタブートストラッピングによる出力ノードでの望ましくない電圧揺動は、軽減される。これは、信号タイミング要件を大いに緩和させ、ピクセル回路の操作上の複雑さを低減する。
【００２１】
図1Aは、例示的な直視型MEMS方式ディスプレイ装置100の概略図を示している。ディスプレイ装置100は、行および列に配列された複数の光変調器102a〜102d(全体として「光変調器102」)を含む。ディスプレイ装置100において、光変調器102aおよび102dは開状態にあり、光を通させる。光変調器102bおよび102cは閉状態にあり、光の通過を妨げる。光変調器102a〜102dの状態を選択的にセットすることによって、ディスプレイ装置100は、1つのランプまたは複数のランプ105で照射された場合、バックライト付きディスプレイ用の画像104を形成するのに利用することができる。別の実装形態では、装置100は、装置の前面から発する周辺光の反射によって、画像を形成することができる。別の実装形態では、装置100は、ディスプレイの前面に配置された1つのランプまたは複数のランプからの光の反射によって、すなわちフロントライトを使用して、画像を形成することができる。
【００２２】
いくつかの実装形態では、各光変調器102は、画像104中の画素106に対応する。いくつかの他の実装形態では、ディスプレイ装置100は、複数の光変調器を利用して、画像104中の画素106を形成することができる。たとえば、ディスプレイ装置100は、3つの色固有光変調器102を含み得る。特定の画素106に対応する色固有光変調器102のうちの1つまたは複数を選択的に開くことによって、ディスプレイ装置100は、画像104中のカラー画素106を生成することができる。別の例では、ディスプレイ装置100は、画像104中のルミナンスレベルを提供するために、画素106ごとに2つ以上の光変調器102を含む。画像に関して、「画素」は、画像の解像度によって定義される最も小さいピクチャ要素に対応する。ディスプレイ装置100の構造構成要素に関して、「画素」という用語は、画像の単一画素を形成する光を変調するのに使用される、機械構成要素と電気構成要素との組合せを指す。
【００２３】
ディスプレイ装置100は、投影型アプリケーションで通常見出される結像光学素子を含まなくてよいという点で、直視型ディスプレイである。投影型ディスプレイでは、ディスプレイ装置の表面に形成される画像は、スクリーンまたは壁に投影される。ディスプレイ装置は、投影画像よりもかなり小さい。直視型ディスプレイでは、ユーザは、光変調器を含み、場合によってはディスプレイ上で見られる輝度および/またはコントラストを増強するためのバックライトまたはフロントライトを含むディスプレイ装置を直接見ることによって、画像を見る。
【００２４】
直視型ディスプレイは、透過モードまたは反射モードのいずれかで動作し得る。透過型ディスプレイでは、光変調器は、ディスプレイの後ろに配置された1つのランプまたは複数のランプから発する光をフィルタリングし、または選択的に遮断する。場合によっては、各画素を均一に照明できるように、ランプからの光は、光ガイドまたは「バックライト」に注入される。透過直視型ディスプレイは、光変調器を含む一方の基板がバックライトのすぐ上に配置されるサンドイッチアセンブリ配列を円滑にするように、透明基板またはガラス基板の上に構築されることが多い。
【００２５】
各光変調器102は、シャッター108および開口109を含むことができる。画像104中の画素106を照明するために、シャッター108は、見ている人に向かって光が開口109を通るように配置される。画素106を未点灯のまま保つために、シャッター108は、光が開口109を通過するのを妨げるように配置される。開口109は、各光変調器102中の反射材料または光吸収材料を通じてパターニングされた開きによって画定される。
【００２６】
ディスプレイ装置は、シャッターの移動を制御するための、基板と、光変調器とに接続された制御マトリックスも含む。制御マトリックスは、画素の行ごとに、少なくとも1つの書込み可能相互接続110(「スキャンライン相互接続」とも呼ばれる)と、各画素列に対する1つのデータ相互接続112と、すべての画素に、または少なくとも、ディスプレイ装置100中の複数の列と複数の行の両方にある画素に共通電圧を与える1つの共通相互接続114とを含む、一連の電気相互接続(たとえば、相互接続110、112および114)を含む。適切な電圧(「書込み可能電圧、VWE」)の印加に応じて、所与の画素行に対する書込み可能相互接続110は、行中の画素を、新規シャッター移動命令を受諾するように準備する。データ相互接続112は、新規移動命令を、データ電圧パルスの形で伝達する。データ相互接続112に印加されるデータ電圧パルスは、いくつかの実装形態において、シャッターの静電的な移動に直接寄与する。いくつかの他の実装形態では、データ電圧パルスは、スイッチ、たとえばトランジスタ、または、データ電圧よりも通常、規模が高い別個の作動電圧の、光変調器102への印加を制御する他の非線形回路要素を制御する。次いで、これらの作動電圧を印加した結果、シャッター108の静電駆動移動が生じる。
【００２７】
図1Bは、例示的なホストデバイス120(すなわち、セルフォン、スマートフォン、PDA、MP3プレーヤ、タブレット、電子リーダー、ネットブック、ノートブックなど)のブロック図を示している。ホストデバイス120は、ディスプレイ装置128、ホストプロセッサ122、環境センサー124、ユーザ入力モジュール126、および電源を含む。
【００２８】
ディスプレイ装置128は、複数のスキャンドライバ130(「書込み可能電圧源」とも呼ばれる)、複数のデータドライバ132(「データ電圧源」とも呼ばれる)、コントローラ134、共通ドライバ138、ランプ140〜146、ランプドライバ148、および、図1Aに示す光変調器102などのディスプレイ要素のアレイ150を含む。スキャンドライバ130は、スキャンライン相互接続110に書込み可能電圧を印加する。データドライバ132は、データ相互接続112にデータ電圧を印加する。
【００２９】
ディスプレイ装置のいくつかの実装形態において、データドライバ132は、特に画像104のルミナンスレベルがアナログ方式で導出されるべきである場合、ディスプレイ要素のアレイ150にアナログデータ電圧を提供するように構成される。アナログ動作において、光変調器102は、ある範囲の中間電圧がデータ相互接続112を通して印加されると、シャッター108における、ある範囲の中間開状態が生じ、その結果、画像104におけるある範囲の中間照明状態すなわちルミナンスレベルが生じるように設計される。他の場合には、データドライバ132は、2つ、3つまたは4つのデジタル電圧レベルの縮小セットのみをデータ相互接続112に印加するように構成される。これらの電圧レベルは、デジタル方式で、シャッター108の各々に対して、開状態、閉状態、または他の不連続状態(discrete state)をセットするように設計される。
【００３０】
スキャンドライバ130およびデータドライバ132は、デジタルコントローラ回路134(「コントローラ134」とも呼ばれる)に接続される。コントローラはデータを、行および画像フレームでグルーピングされた所定のシーケンスに編成されて、ほぼ直列方式でデータドライバ132に送る。データドライバ132は、直列並列データコンバータと、レベルシフティングと、一部のアプリケーション向けにはデジタルアナログ電圧コンバータとを含み得る。
【００３１】
ディスプレイ装置は、場合によっては、共通電圧源とも呼ばれる1組の共通ドライバ138を含む。いくつかの実装形態において、共通ドライバ138は、たとえば、一連の共通相互接続114に電圧を供給することによって、ディスプレイ要素のアレイ150内のすべてのディスプレイ要素にDC共通電位を提供する。いくつかの他の実装形態では、共通ドライバ138は、コントローラ134からのコマンドに従って、ディスプレイ要素のアレイ150に対し電圧パルスまたは信号、たとえば、アレイ150の複数の行および列中のすべてのディスプレイ要素の同時作動を駆動および/または開始することが可能であるグローバル作動パルスを出す。
【００３２】
異なるディスプレイ機能のためのドライバ(たとえば、スキャンドライバ130、データドライバ132、および共通ドライバ138)はすべて、コントローラ134によって時間同期される。コントローラからのタイミングコマンドが、ランプドライバ148と、ディスプレイ要素のアレイ150内の特定の行の書込み可能およびシーケンシングと、データドライバ132からの電圧の出力と、ディスプレイ要素作動を可能にする電圧の出力とにより、赤、緑および青および白色ランプ(それぞれ140、142、144、および146)の照明を調整する。いくつかの実装形態では、ランプは、発光ダイオード(LED)である。
【００３３】
コントローラ134は、シャッター108の各々が、新規画像104に適した照明レベルにリセットされ得るためのシーケンシングまたはアドレス指定方式を決定する。新規画像104は、周期的間隔でセットされ得る。たとえば、ビデオディスプレイの場合、カラー画像104またはビデオフレームは、10〜300ヘルツ(Hz)の範囲の周波数でリフレッシュされる。いくつかの実装形態において、アレイ150への画像フレームの設定は、交替画像フレームが、赤、緑および青など、交替する一連の色で照射されるように、ランプ140、142、144、および146の照明と同期される。それぞれの色のための画像フレームは、カラーサブフレームと呼ばれる。フィールド順次式カラー方法と呼ばれるこの方法では、カラーサブフレームが、20Hzを超過する周波数で交替される場合、人間の脳は、交替するフレーム画像を、広い連続する範囲の色を有する画像の知覚に平均する。代替実装形態では、原色をもつ4つ以上のランプが、ディスプレイ装置100において利用されてよく、赤、緑、および青以外の原色を利用する。
【００３４】
ディスプレイ装置100が、開状態と閉状態との間のシャッター108のデジタル切替えのために設計されるいくつかの実装形態において、コントローラ134は、前述のように、時分割グレースケールの方法によって画像を形成する。いくつかの他の実装形態では、ディスプレイ装置100は、画素ごとに複数のシャッター108を使用することによって、グレースケールを提供することができる。
【００３５】
いくつかの実装形態において、画像状態104についてのデータは、コントローラ134によって、ディスプレイ要素のアレイ150に、スキャンラインとも呼ばれる個々の行の順次アドレス指定によりロードされる。シーケンス中の行すなわちスキャンラインごとに、スキャンドライバ130は、アレイ150のその行について、書込み可能相互接続110に書込み可能電圧を印加し、続いて、データドライバ132が、選択された行中の各列について、所望のシャッター状態に対応するデータ電圧を供給する。このプロセスは、アレイ150中のすべての行についてデータがロードされるまで繰り返す。いくつかの実装形態において、データローディングのための選択された行のシーケンスは、線形であり、アレイ150中の上から下に進む。いくつかの他の実装形態では、選択された行のシーケンスは、視覚的アーティファクトを最小限にするために擬似ランダム化される。また、いくつかの他の実装形態では、シーケンシングはブロックで編成され、この場合、ブロックに対して、画像状態104の特定の一部のみについてのデータが、たとえば、シーケンス中のアレイ150の5行おきにのみアドレス指定することによってアレイ150にロードされる。
【００３６】
代替実装形態では、ディスプレイ要素のアレイ150と、ディスプレイ要素を制御する制御マトリックスとが、方形の行および列以外の構成で配列され得る。たとえば、ディスプレイ要素は、六角形アレイまたは曲線をなす行および列で配列され得る。概して、本明細書で使用するスキャンラインという用語は、書込み可能相互接続を共有する、任意の複数のディスプレイ要素を指すものである。
【００３７】
ホストプロセッサ122は全般的に、ホストの動作を制御する。たとえば、ホストプロセッサ122は、ポータブル電子デバイスを制御するための汎用または専用プロセッサであり得る。ホストデバイス120内に含まれるディスプレイ装置128に対して、ホストプロセッサ122は、画像データならびにホストに関する追加データを出力する。そのような情報は、環境センサーからのデータ、たとえば周辺光もしくは温度、ホストに関する情報、たとえば、ホストの動作モードもしくはホストの電源に残っている電力量、画像データの内容に関する情報、画像データのタイプに関する情報、および/またはイメージングモードを選択する際に使用するディスプレイ装置に関する指示を含み得る。
【００３８】
ユーザ入力モジュール126は、ユーザの個人的好みをコントローラ134に直接、またはホストプロセッサ122を介して伝える。いくつかの実装形態では、ユーザ入力モジュール126は、ユーザが「色をより濃く」、「コントラストをより良好に」、「電力をより低く」、「輝度を増して」、「スポーツ」、「生のアクション」、または「アニメーション」などの個人的好みをプログラムしているソフトウェアによって制御される。いくつかの他の実装形態では、これらの好みは、スイッチまたはダイヤルなどのハードウェアを使用して、ホストに入力される。コントローラ134への複数のデータ入力はコントローラに対し、最適な画像化特性に対応する様々なドライバ130、132、138および148にデータを提供するように指示する。
【００３９】
環境センサーモジュール124も、ホストデバイス120の一部として含まれ得る。環境センサーモジュール124は、温度および/または周辺の採光条件など、周辺環境に関するデータを受信する。センサーモジュール124は、デバイスが屋内またはオフィス環境で動作しているのか、明るい昼光の中の屋外環境で動作しているのか、夜間の屋外環境で動作しているのかを区別するようにプログラムされ得る。センサーモジュール124は、コントローラ134が周辺環境に応答して表示条件を最適化できるように、この情報をディスプレイコントローラ134に通信する。
【００４０】
図2Aおよび図2Bは、例示的なシャッター式光変調器400の図を示している。光変調器(「二重アクチュエータシャッターセンブリ」とも呼ばれる)400は、シャッターを作動させるための二重アクチュエータを含むことができる。二重アクチュエータシャッターアセンブリ400は、光変調器102としての図1Aの直視型MEMS方式ディスプレイ装置100への組込みに適している。図2Aに示す二重アクチュエータシャッターアセンブリ400は、開状態にある。図2Bは、閉状態にある二重アクチュエータシャッターアセンブリ400を示している。シャッターアセンブリ400は、シャッター406の両側にアクチュエータ402および404を含む。各アクチュエータ402および404は、独立に制御される。第1のアクチュエータ、シャッター開アクチュエータ402は、シャッター406を開くのを担当する。第2の対向アクチュエータ、シャッター閉アクチュエータ404は、シャッター406を閉じるのを担当する。アクチュエータ402および404は両方とも、コンプライアントビーム電極アクチュエータである。アクチュエータ402および404は、シャッターがその上方で懸架されている開口層407に対して実質的に、平行な平面にあるシャッター406を駆動することによって、シャッター406を開閉する。シャッター406は、アクチュエータ402および404に取り付けられたアンカ408によって、開口層407の少し上方で懸架される。シャッター406の移動軸に沿って、シャッター406の両端に取り付けられたサポートの含有により、シャッター406の面外運動が低減され、基板に対して実質的に平行な平面への運動が制限される。以下で説明するように、多種多様な制御マトリックスがシャッターアセンブリ400とともに使用され得る。
【００４１】
シャッター406は、光が通り得る2つのシャッター開口412を含む。開口層407は、3つの開口409からなるセットを含む。図2Aにおいて、シャッターアセンブリ400は開状態にあり、したがって、シャッター開アクチュエータ402は作動しており、シャッター閉アクチュエータ404はその弛緩位置にあり、かつシャッター開口412の中心線が開口層の開口409のうちの2つの中心線と一致する。図2Bにおいてシャッターアセンブリ400は閉状態に移されており、したがって、シャッター開アクチュエータ402はその弛緩位置にあり、シャッター閉アクチュエータ404は作動しており、シャッター406の遮光部分は今では、開口409(点線として示す)を通る光の透過を遮断するための所定の位置にある。
【００４２】
各開口は、その周囲に、少なくとも1つの辺をもつ。たとえば、方形開口409は、4つの辺をもつ。円形、楕円、卵型、または他の湾曲開口が開口層407に形成される代替実装形態では、各開口は、単一辺のみを有し得る。いくつかの他の実装形態では、開口は、数学的な意味において分離され、または独立する必要はなく、連結されてよい。すなわち、開口の一部または成形断面が、各シャッターとの対応を維持し得る間、これらのセクションのいくつかは、開口の単一の連続外周が複数のシャッターによって共有されるように連結され得る。
【００４３】
様々な出口角をもつ光を、開状態にある開口412および409に通すために、開口層407中の開口409の対応する幅またはサイズよりも大きい幅またはサイズをシャッター開口412に与えることが有利である。閉状態において光が漏れるのを効果的に阻止するために、シャッター406の遮光部分が開口409と重なるのが好ましい。図2Bは、シャッター406内の遮光部分の辺と、開口層407内に形成される開口409の1つの辺との間の所定の重複416を示す。
【００４４】
静電アクチュエータ402および404は、その電圧変位挙動により、シャッターアセンブリ400に双安定特性が与えられるように設計される。シャッター開アクチュエータおよびシャッター閉アクチュエータの各々について、作動電圧を下回る電圧範囲が存在し、この電圧範囲は、そのアクチュエータが閉状態である(シャッターは開または閉のいずれかである)間に印加されると、対向アクチュエータに作動電圧が印加された後でも、アクチュエータを閉のままに、かつシャッターを所定の位置に保持する。そのような対向力に対してシャッターの位置を維持するのに必要とされる最小電圧は、維持電圧Vmと呼ばれる。
【００４５】
一般に、たとえばアクチュエータ402および404などの静電アクチュエータにおける電気双安定性は、アクチュエータにわたる静電力が位置ならびに電圧の強い機能であるという事実から生じる。光変調器400および450におけるアクチュエータのビームは、キャパシタプレートとして働く。dがキャパシタプレート間のローカル分離距離である場合、キャパシタプレート間の力は、1/d2に比例する。アクチュエータが閉状態であるとき、アクチュエータビーム間のローカル分離は極めて小さい。したがって、小さい電圧の印加は、結果的に、閉状態のアクチュエータのアクチュエータビームの間の比較的強い力になり得る。その結果、他の要素がアクチュエータ上の対向する力を出す場合であっても、たとえばVmなど、比較的小さい電圧は、アクチュエータを閉状態に保つことができる。
【００４６】
たとえば400および450など、二重アクチュエータ光変調器において、光変調器の平衡位置は、アクチュエータの各々にわたる電圧差の複合効果によって決定される。言い換えれば、3つの端子の電位、すなわち、シャッター開駆動ビーム、シャッター閉駆動ビーム、およびロードビームの電位、ならびに変調器位置は、変調器上の平衡力を決定すると考えられる。
【００４７】
電気的双安定システム状態では、1組の論理ルールは、安定した状態を記述し得、所与の光変調器のための信頼性が高いアドレス指定またはデジタル制御スキームを開発するために使用され得る。一例としてシャッター式光変調器400を参照すると、これらの論理ルールは、次のように示される。
【００４８】
Vsをシャッターまたはロードビームにおける電位とする。Voをシャッター開駆動ビームにおける電位とする。Vcをシャッター閉駆動ビームにおける電位とする。表現|Vo-Vs|は、シャッターとシャッター開駆動ビームとの間の電圧差の絶対値を指すとする。Vmを保守電圧とする。Vatを作動しきい値電圧、すなわち、対向するドライブビームへのVmの印加なしでアクチュエータを作動させるための電圧とする。VmaxをVoおよびVcの最大許容電位とする。Vm<Vat<Vmaxとする。次いで、VoおよびVcがVmax未満のままであると仮定する。
|Vo-Vs|<Vmおよび|Vc-Vs|<Vmである場合 (ルール1)
シャッターは、その機械式ばねの平衡位置まで弛緩する。
Vo-Vs|>Vmおよび|Vc-Vs|>Vmである場合 (ルール2)
シャッターは移動しない。すなわち、最後の作動イベントによってどちらの位置が確立されたとしても、シャッターは、開状態または閉状態で保持する。
|Vo-Vs|>Vatおよび|Vc-Vs|<Vmである場合 (ルール3)
シャッターは、開位置に移動する。
|Vo-Vs|<Vmおよび|Vc-Vs|>Vatである場合 (ルール4)
シャッターは、閉位置に移動する。
【００４９】
ルール1の後、各アクチュエータにおける電圧差がゼロに近い状態で、シャッターは弛緩する。多くのシャッターアセンブリでは、機械的弛緩位置は、部分的に開いている、または閉じているだけであり、したがって、この電圧状態は、通常、アドレス指定方式において回避される。
【００５０】
ルール2の条件は、アドレス指定方式にグローバルな作動機能を含むことを可能にする。少なくとも保守電圧Vmであるビーム電圧差を提供するシャッター電圧を維持することによって、シャッター開およびシャッター閉電位の絶対値は、意図的でないシャッター運動の危険性なしに、(電圧差がVatを超える場合でさえ)広い電圧範囲にわたるアドレス指定シーケンスの間に変えられ得る、または切り替えられ得る。
【００５１】
ルール3およびルール4の条件は、一般に、シャッターの双安定作動を確実にするために、アドレス指定シーケンスの間、ターゲットにされ得る。
【００５２】
保守電圧差Vmは、作動しきい値電圧Vatの特定の割合として設計または表され得る。有用な程度の双安定性のために設計されたシステムでは、保守電圧は、Vatの約20%と約80%との間の範囲に存在し得る。これは、システムにおけるその電荷の漏れまたは寄生電圧変動がその保守範囲外の設定された保持電圧の偏差、すなわちシャッターの意図的でない作動をもたらし得る偏差をもたらさないことを確実にするのを助ける。いくつかのシステムでは、例外的な程度の双安定性またはヒステリシスが提供され得、VmがVatの約2%と約98%の範囲にわたって存在する。しかしながら、これらのシステムにおいて、V<Vmの電極電圧状態がアドレス指定および利用可能な作動時間内で確実に取得され得ることを確実にするように注意が必要である。
【００５３】
いくつかの実装形態では、光変調器の第1および第2の状態が、光変調器が想定し得るわずか2つの安定状態であることを確実にするために、各光変調器の第1および第2のアクチュエータは、ラッチまたは駆動回路に結合される。
【００５４】
図3は、光変調器502を制御するために実装され得る例示的なピクセル回路500を示す。特に、ピクセル回路500は、たとえば図2Aおよび図2Bに示される光変調器400など、二重アクチュエータ光変調器を制御するために使用され得る。ピクセル回路500は、光変調器502と類似の光変調器を組み込む画素のアレイを制御する制御マトリックスの一部とすることができる。
【００５５】
ピクセル回路500は、作動回路506に結合されたデータロード回路504を含む。データロード回路504は、画素に関連したデータを受信し、記憶し、一方、作動回路506は、データロード回路504によって記憶されるデータに基づいて、光変調器502を作動させる。たとえば図3に示されるものなど、いくつかの実装形態では、ピクセル回路500の様々な構成要素は、MOSFETを使用して実装される。当業者によって容易に理解され得るように、MOSFETは、ゲート端子、ソース端子、およびドレイン端子を有する3つの端子トランジスタである。ゲート端子は、ソース端子に関してゲート端子に印加される電圧がMOSFETをオンまたはオフに切り替えることができるように、制御端子として働き得る。オン状態では、MOSFETは、ソース端子からドレイン端子への、またはその逆の電流の流れを可能にする。オフ状態では、MOSFETは、ソースからドレインへの、またはその逆の任意の電流の流れを実質的に阻止する。しかしながら、ピクセル回路500の実装形態は、MOSFETSに限定されず、バイポーラ接合トランジスタなど他のトランジスタも利用され得る。たとえば図3に示されるものなど、いくつかの実装形態では、ピクセル回路500の様々な構成要素は、nMOSタイプのトランジスタのみを使用して実装される。しかしながら、ピクセル回路500は、nMOSタイプのトランジスタのみを使用して、またはnMOSおよびpMOSの両方のタイプのトランジスタを使用して、容易に実装され得る。
【００５６】
上述のように、データロード回路504は、画素に関連したデータをロードするために使用される。具体的に言うと、データロード回路504は、同じ列におけるすべての画素に共通であるデータ相互接続(DI)505に結合される。データ相互接続505は、画素にロードされるデータに対応する電圧で励磁される。いくつかの実装形態では、1のデータ値に対応する電圧は、0のデータ値に対応する電圧よりも高くなり得る。データロード回路504は、画素と同じ行におけるすべての画素に共通である書込み可能相互接続(WEI)507にも結合される。書込み可能相互接続507は、書込み可能電圧で励磁され、データロード回路504は、データ相互接続505において提供されたデータをロードする。
【００５７】
データロード機能を達成するために、データロード回路504は、書込み許可トランジスタ(Mwe)508およびデータ蓄積キャパシタ(Cdata)510を含む。書込み可能トランジスタ508は、制御可能なトランジスタスイッチとすることができ、その動作は、書込み可能相互接続507上の書込み可能電圧によって制御され得る。書込み可能トランジスタ508のゲート端子は、書込み可能相互接続507に結合され得る。書込み可能トランジスタ508のドレインまたはソース端子のうちの一方は、データ相互接続505に結合され得、ソースまたはドレイン端子のうちの他方は、データ蓄積キャパシタ510に結合され得る。データ蓄積キャパシタ510は、データ相互接続505によって提供されるデータを表す電圧を蓄積するために使用され得る。データ蓄積キャパシタ510の一方の端子は、書込み可能トランジスタ508に結合され、データ蓄積キャパシタ510の他方の端子は、共通相互接続(COM)509に結合される。共通相互接続は、共通基準または接地電圧をディスプレイ装置におけるすべての画素に供給する。
【００５８】
上述のように、データロード回路504は、作動回路506に結合される。特に、データ蓄積キャパシタ510は、第1の作動サブ回路512に結合される。作動回路506は、第1の作動サブ回路512に交差結合された第2の作動サブ回路514も含む。第1の作動サブ回路512は、光変調器502の第1のアクチュエータ516に供給される第1の出力電圧を管理する。第1の作動サブ回路512は、第1の出力ノード(Out1)520を介して第1のアクチュエータ516に結合される。第2の作動サブ回路514は、光変調器502の第2のアクチュエータ522に供給される第2の出力電圧を管理する。第2の作動サブ回路514は、第2の出力ノード(Out2)524を介して第2のアクチュエータ522に結合される。光変調器は、一般的にディスプレイ装置におけるすべてのシャッターに共通のシャッター相互接続(SH)525に接続されているシャッター端末523も含む。図2Aおよび図2Bのシャッターアセンブリ400に関して上記で説明したシャッター電圧Vsと類似のシャッター電圧は、光変調器502のシャッター端末523に供給され得る。
【００５９】
第1の作動サブ回路512は、第1の出力ノード520を介して第1のアクチュエータ516に結合された第1の安定化キャパシタ(Cs1)532を含む。第1の安定化キャパシタ532にわたる電圧は、(データ相互接続505によって提供されるデータに基づいて)第1のアクチュエータ516で望まれる電圧に従って制御される。第1の安定化キャパシタ532における電圧は、第1の作動サブ回路512における要素の充電および放電を行うことによって制御される。より詳細には、第1の安定化キャパシタ532は、充電要素を介して充電され、次いで、放出要素を介して選択的に放電される。そのためには、第1の作動サブ回路512は、充電要素として第1の充電トランジスタ(Mc1)530、および放電要素として第1の放電トランジスタ(Md1)526および第2の放電トランジスタ(Md2)528を含む。第1の作動サブ回路512に結合された第1の作動相互接続(AC1)534は、第1の安定化キャパシタ532の充電および放電を行うためのソースおよびシンクとして働く。
【００６０】
第1の作動相互接続534は、ダイオード接続構成を有する第1の充電トランジスタ530を介して、第1の安定化キャパシタ532に結合される。より詳細には、第1の作動相互接続534は、第1の充電トランジスタ530のゲートとドレインの両方の端子に結合される。第1の安定化キャパシタ532の他方の端子は、共通相互接続509に結合される。後述するように、第1の安定化キャパシタ532は、ダイオード接続された第1の充電トランジスタ530を介して第1の作動相互接続534に印加される電圧によって充電される。
【００６１】
第1の安定化キャパシタ532から第1の作動相互接続534への放電経路は、第1の放電トランジスタ(Md1)526および第2の放電トランジスタ(Md2)528を含む。具体的に言うと、第1の安定化キャパシタ532は、第1の出力ノード520において第2の放電トランジスタ528のドレイン端子に結合される。第2の放電トランジスタ528のソース端子は、第1の放電トランジスタ526のドレイン端子に結合される。最後に、放電経路は、第1の作動相互接続534に結合された第1の放電トランジスタのソース端子によって完了する。
【００６２】
第2の作動サブ回路514は、第2の出力ノード524において第2のアクチュエータ522に結合された第2の安定化キャパシタ(Cs2)540を含む。第2の作動サブ回路514は、第2の安定化キャパシタ540の電圧を制御することによって、第2のアクチュエータ522に供給される電圧を制御する。第1の作動サブ回路512と同様に、第2の作動サブ回路514も、第2の安定化キャパシタ540の充電および放電を行うための充電要素および放電要素を含む。特に、第2の作動サブ回路514は、充電要素として第2の充電トランジスタ(Mc2)536、および放出要素として第3の放電トランジスタ(Md3)538を含む。第2の作動相互接続(AC2)542は、第2の安定化キャパシタ540の充電および放電を行うためのソースおよびシンクとして働く。
【００６３】
図3に示されるように、第2の作動相互接続542は、ダイオード接続構成を有する第2の充電トランジスタ536を介して、第2の安定化キャパシタ540に結合される。より詳細には、第2の作動相互接続542は、第2の充電トランジスタ536のゲートとドレインの両方の端子に結合される。第2の充電トランジスタ536のソース端子は、第2の作動ノード524において第2の放電トランジスタ540に結合される。後述するように、第2の安定化キャパシタ540は、ダイオード接続された第2の充電トランジスタ536を介して第2の作動相互接続542における電圧によって充電される。
【００６４】
第2の安定化キャパシタ540から第2の作動相互接続542への放電経路は、第3の放電トランジスタ538を含む。具体的に言うと、第2の安定化キャパシタ540は、第2の出力ノード524において第3の放電トランジスタ538のドレイン端子に結合され、一方、第3の放電トランジスタのソースは、第2の作動相互接続542に結合される。
【００６５】
上述のように、第1の作動サブ回路512および第2の作動サブ回路514は、交差結合される。具体的に言うと、第2の放電トランジスタ528のゲート端子は、第2の出力ノード524に結合され、一方、第3の放電トランジスタ538のゲート端子は、第1の放電トランジスタ526のドレインが第2の放電トランジスタ528のソースに結合されるノードに結合される。この交差結合によって、作動回路506は、第1のアクチュエータ516および第2のアクチュエータ522に関連した出力電圧を、それぞれ第1の安定化キャパシタ532および第2の安定化キャパシタ540に蓄積するためのラッチとして働くことができる。
【００６６】
いくつかの実装形態では、第1の作動サブ回路512および第2の作動サブ回路514は、均等化トランジスタ(Meq)544を介しても結合される。具体的に言うと、均等化トランジスタ544は、第1の作動サブ回路512の第1の出力ノード520と第2の作動サブ回路514の第2の出力ノード524との間に接続される。均等化トランジスタ544のゲート端子は、第1の作動相互接続534に結合される。均等化トランジスタ544を制御することによって、第1の出力ノード520および第2の出力ノード524における電圧が均等化され得る。
【００６７】
具体的に言うと、均等化トランジスタ544をオンに切り替えることによって、第1の安定化キャパシタ532と第2の安定化キャパシタ540との間での電流の流れが可能にされ得る。したがって、安定化キャパシタのうちの1つにわたる電圧が、以前のアドレス指定サイクルの間に他方にわたる電圧よりも大きくなる場合、均等化トランジスタ544のオンへの切替えによって、安定化キャパシタ532と540との間に電流が流れることになる。電流の流れは、安定化キャパシタ532と540の両方が実質的に同じ電位になるまで続き得る。第1の出力ノード520および第2の出力ノード524における電圧は、それぞれ、第1の安定化キャパシタ532および第2の安定化キャパシタ540にわたる電圧と同じであるので、第1の出力ノード520における電圧も、第2の出力ノード524における電圧と均等化される。
【００６８】
図4は、図3に示されるピクセル回路500の例示的なタイミング図600を示す。特に、タイミング図600は、2つのアドレス指定サイクルA1およびA2上の図3のピクセル回路500の様々なノードでの電圧レベルを示す。電圧(Vwe)602は、書込み可能相互接続507における書込み可能電圧を表し、電圧(Vdata)604は、データ相互接続505におけるデータ電圧を表し、電圧(VAC1)608は、第1の作動相互接続534における第1の作動電圧を表し、電圧(VAC2)610は、第2の作動相互接続542における第2の作動電圧を表し、電圧(VOut1)612は、第1の出力ノード520における第1の出力電圧を表し、電圧(VOut2)614は、第2の出力ノード524における第2の出力電圧を表す。図4に示される各電圧は、一般に、高値と低値との間で揺動する。しかし、任意のある電圧での高値および低値は、別の電圧での高値および低値に等しくてもよく、または等しくなくてもよい。タイミング図600における様々な電圧についての立上り時間および立下り時間は、単に説明のためのものであり、これらの電圧の実際の立上り時間および立下り時間を表さない場合がある。
【００６９】
第1のアドレス指定サイクルA1は時間t0に開始し、書込み可能相互接続における書込み可能電圧602は、高くなる。図3を参照すると、書込み可能相互接続507は、データロード回路504の書込み可能トランジスタ508のゲート端子に結合される。したがって、書込み可能電圧602が高くなると、書込み可能トランジスタ508はオンに切り替えられる。したがって、書込み可能トランジスタ508は、データ相互接続505とデータ蓄積キャパシタ510との間に電流が流れることを可能にする。図4に示されるように、時間t0では、データ相互接続505におけるデータ電圧602は高い。したがって、データ蓄積キャパシタ510も高電圧に充電される。しばらくして、書込み可能電圧602は低くなり、その結果、書込み可能トランジスタ508はオフに切り替わる。したがって、データ相互接続505におけるデータを表す電圧は、データ蓄積キャパシタ510に蓄積される。低くなった書込み可能電圧602は、ピクセル回路500に関連した画素を含む行のデータがロードされたことを示す。この時間の後、データ相互接続505は、ディスプレイ装置の他の行における画素にデータをロードするために使用され得る。したがって、ピクセル回路500に関連した画素のデータがロードされた後、ピクセル回路500は、データ電圧604におけるクロスハッチパターンによって示される持続時間の間のデータ相互接続505におけるデータ電圧604を無視することができる。
【００７０】
時間t1に、図3のピクセル回路500は、プリチャージ段階に入る。プリチャージ段階において、第1の作動電圧608および第2の作動電圧610は高くなる。再び図3を参照すると、第1の作動相互接続534における高い第1の作動電圧608によって、ダイオード接続された第1の充電トランジスタ530は、オンに切り替わる。これによって、第1の安定化キャパシタ532は、高電圧にプリチャージされる。同様に、高い第2の作動電圧610によって、第2の安定化キャパシタ540も、ダイオード接続された第2の充電トランジスタ536を介して、高電圧にプリチャージされる。したがって、第1の出力ノード520および第2の出力ノード524は各々、それぞれ第1の安定化キャパシタ532および第2の安定化キャパシタ540に対応する電圧で配置される。
【００７１】
まだ図3および図4を参照すると、第1の作動相互接続534上の高電圧も、電圧均等化トランジスタ544をオンに切り替える。図3に示されるように、電圧均等化トランジスタ544は、第1の出力ノード520と第2の出力ノード524との間に結合される。したがって、電圧均等化トランジスタ544は、オンに切り替わると、第1の出力ノード520に結合される第1の安定化キャパシタ532と、第2の出力ノード524に結合される第2の安定化キャパシタ540との間に電流が流れることができるようにする。第1の安定化キャパシタ532と第2の安定化キャパシタ540との間の電流の流れは、これら2つのキャパシタにおける電圧を均等化する。
【００７２】
電圧均等化がない場合に、第2の出力ノード524における電圧がキャパシタブートストラッピングのために望ましくなくブーストされ得ることに留意されたい。具体的に言うと、第2の放電トランジスタ528のゲート端子とドレイン端子(すなわち、第1の出力ノード520に結合される端子)との間の静電容量は、第1の出力ノード520と第2の出力ノード524との間に結合される。第1の安定化キャパシタ532がプリチャージ段階の間に充電されるとき、第1の出力ノード520における電圧は上昇する。しかし、第1の出力ノード520の電圧のこの上昇は、第2の放電トランジスタ528のゲート端子およびソース端子によって形成されるキャパシタの1つの端子における電圧も上昇させる。その結果、キャパシタブートストラッピングのために、第2の出力ノード524における電圧も上昇する。第2の出力ノード524における電圧の望ましくない上昇は、プリチャージ段階の持続時間の一部分の間持続し得る。それにもかかわらず、第2の出力ノード524における電圧の上昇は、光変調器502の第2のアクチュエータ522の信頼性に影響を及ぼし得る。
【００７３】
したがって、均等化トランジスタ544を介して第1の出力ノード520と第2の出力ノード524との間の電圧均等化を提供することによって、第1のアクチュエータ512および第2のアクチュエータ522における電圧は、実質的に等しく維持され、それによって、第2のアクチュエータ522の望ましくない動作の危険が低下する。
【００７４】
時間t2に、図3のピクセル回路500は、プリチャージ段階に入る。更新段階において、第1の作動電圧608は低値に引き下げられ、一方、第2の作動電圧610は高値で維持される。低くなった第1の作動電圧608によって、第1の充電トランジスタ530および電圧均等化トランジスタ544はオフに切り替わり、したがって、第1の出力ノード520と第2の出力ノード524との間の任意のさらなる電圧均等化が防止される。また、低くなった第1の作動電圧608によって、第1の放電トランジスタ526は、データ蓄積キャパシタ510に蓄積されるデータ電圧によって制御される。
【００７５】
上記で説明したように、書込み可能トランジスタ508がオンに切り替えられたとき、データ相互接続505によって提供されるデータ電圧604は高かったので、データ蓄積キャパシタ510は、高電圧に充電される。したがって、第1の放電トランジスタ526のゲート端子は高く、一方、そのソース端子は低い。したがって、第1の放電トランジスタ526は、オンに切り替わり、第2の放電トランジスタ528のソース端子が低値に引き下げられる。第2の放電トランジスタ528のゲート端子が、高値である第2の出力ノード524に結合されると、第2の放電トランジスタ528もオンに切り替わる。第1の放電トランジスタ526と第2の放電トランジスタ528の両方がオンに切り替えられ、第1の作動相互接続534が低電圧であるとき、第1の安定化キャパシタ532に蓄積される電荷は、第1の放電トランジスタ526および第2の放電トランジスタ528を介して放電される。したがって、図4に示されるように、第1の作動電圧612は低くなる。
【００７６】
再び図3および図4を参照すると、第1の安定化キャパシタ530が放電される間、第2の安定化キャパシタ540は、充電状態で維持される。これは、第2の作動相互接続542が依然として高いからであり、このことは、第2の安定化キャパシタ540における電荷を維持する。さらに、第3の放電トランジスタ538は第1の放電トランジスタ526のドレイン端子に結合されているので、第3の放電トランジスタ538のゲート端子は低い。したがって、第3の放電トランジスタ538は、オフに切り替えられる。その結果、第3の放電トランジスタ538は、放散するための第2の安定化キャパシタ540に蓄積される電荷のための経路を提供しない。
【００７７】
図4に示されるように、図3のピクセル回路500は、時間t3に、更新段階から作動段階に移行し、この時点で、第2の作動電圧610は低くなる。これによって、ダイオード接続された第2の充電トランジスタ536がオフに切り替わる。したがって、第2の安定化キャパシタ540は、第2の作動相互接続542から分離される。さらに、第3の放電トランジスタ538は、依然としてオフに切り替えられる。したがって、放散するための第2の安定化キャパシタ540に蓄積される電荷のための電流路がない。したがって、第2の安定化キャパシタ540は、それが前のプリチャージ段階および更新の段階において充電された高電圧を維持する。その結果、第2の出力ノード524は、高い第2の出力電圧614で維持される。
【００７８】
上述のように、図3の光変調器502は、作動回路506に結合される。具体的に言うと、第1のアクチュエータ516は第1の出力ノード520に結合され、一方、第2のアクチュエータ522は第2の出力ノード524に結合される。作動段階の間、第1の出力ノード520における第1の出力電圧612は低く、一方、第2の出力ノード524における第2の出力電圧612は高い。いくつかの実装形態では、これによって、第1のアクチュエータ516は停止され、第2のアクチュエータ522は作動される。光変調器502の第2のアクチュエータ522が作動されるとき、光変調器502は、開状態である。すなわち、光変調器502によって、バックライトからの光は、ディスプレイ装置の正面の方に通過することができる。いくつかの他の実装形態では、第1および第2の出力ノード520および540における電圧によって、光変調器502における逆の挙動が生じる場合があることを理解されたい。たとえば、低い第1の出力電圧612は、第1のアクチュエータ516を作動させ、一方、高い第2の出力電圧612は、第2のアクチュエータ522を停止させ得る。その結果、光変調器502は、閉状態に切り替えられ得、それによって、ディスプレイ装置の正面の方に通過するためのバックライトの光を阻止する。電荷の蓄積を低減するために、コントローラは、それらが異なる時間期間に異なる電圧で作動され得るように反応するために第1のアクチュエータ516および第2のアクチュエータ522の構成を定期的に変更することができる。
【００７９】
図4を参照すると、作動段階は、時間t4まで継続し、この時点で、第2のアドレス指定サイクルA2が開始する。しかしながら、第2のアドレス指定サイクルA2を開始する前に、データ相互接続505におけるデータ電圧は、低くなる。これは、ピクセル回路500に関連した画素に対応するデータの変化(「1」から「0」への)に起因し得る。時間t4に、書込み可能相互接続507における書込み可能電圧602は、高くなる。第1のアドレス指定サイクルA1に関して上述したように、書込み可能電圧602によって、データ相互接続505において提供されるデータをデータ蓄積キャパシタ510に蓄積させることができる。したがって、書込み可能電圧602が低くなった後、データ蓄積キャパシタ510は、データ相互接続505上の「0」のデータ値を表す低値まで放電される。
【００８０】
時間t5に、図3のピクセル回路500は、プリチャージ段階に入る。第1のアドレス指定サイクルA1のように、第2のアドレス指定サイクルA2のプリチャージ段階でも、第1の安定化キャパシタ532および第2の安定化キャパシタ540を高電圧までプリチャージする。第1の作動電圧608および第2の作動電圧610が高くなったことによって、これが達成される。さらに、第1の作動電圧608は高いので、均等化トランジスタ544はオンに切り替えられる。これは、第1の安定化キャパシタ532および第2の安定化キャパシタ540の電圧を均等化する。第2の安定化キャパシタ540上の第2の作動電圧614も高いので、第2の放電トランジスタ528は、オンに切り替えられ、これによって、第3の放電トランジスタ538のゲート端子における電圧が高くなる。しかし、第2の作動電圧610が高いので、第3の放電トランジスタ538はオンに切り替わらず、したがって、第2の安定化キャパシタ540を放電しない。プリチャージ段階の終わりには、それぞれ第1の出力ノード520および第2の出力ノード524における第1の作動電圧612と第2の作動電圧614の両方は高い。
【００８１】
時間t6に、図3のピクセル回路500は、更新段階に入る。更新段階において、第1の作動相互接続534における第1の作動電圧604は低くなる。これによって、第1の放電トランジスタ526は、データ蓄積キャパシタ510に蓄積されるデータ値に反応することができる。しかし、データ蓄積キャパシタ510のデータ電圧は低い。したがって、第1の放電トランジスタ526は、オフに切り替えられたままである。さらに、第1の作動電圧608は低いので、第1の充電トランジスタ530はオフに切り替えられる。さらに、均等化トランジスタ544もオフに切り替えられ、第1の出力ノード530を第2の出力ノード524から分離する。したがって、第1の安定化キャパシタ532における電荷は維持され、その結果、第1の作動電圧612は高いままとなる。
【００８２】
時間t7に、更新段階は、第2の作動相互接続542における第2の作動電圧610が低い状態で終わる。その結果、第2の充電トランジスタ536のゲート端子電圧は、低くなる。これによって、第2の充電トランジスタ536がオフに切り替わる。さらに、第2の作動電圧610を受信する第3の放電トランジスタ538のソース端子も低くなる。第3の放電トランジスタ538のゲートは高いので、第3の放電トランジスタ538は、オンに切り替えられる。したがって、第2の安定化キャパシタ540は、放電される。その結果、第2の出力ノード524における第2の作動電圧612は、低値に引き下げられる。
【００８３】
したがって、第2のアドレス指定サイクルA2の作動段階の間、光変調器502の第1のアクチュエータ516に供給される第1の作動電圧は高く、一方、第2のアクチュエータ522に供給される第2の作動電圧614は低い。したがって、第1のアクチュエータ516は作動され、一方、第2のアクチュエータ522は作動されない。光変調器502の第1のアクチュエータ522が作動されるとき、光変調器502は、開状態である。すなわち、光変調器502によって、バックライトからの光は、ディスプレイ装置の正面の方に通過することができない。
【００８４】
図5は、例示的な制御マトリックス800の概略図を示す。制御マトリックス800は、図1AのMEMS方式ディスプレイ装置100に組み込まれた光変調器を制御するのに適している。制御マトリックス800は、画素アレイ802をアドレス指定することができる。各画素802は、たとえば図2Aおよび図2Bの二重アクチュエータシャッターアセンブリ400など、光変調器804を含み得る。各画素802は、たとえば図3のピクセル回路500など、ピクセル回路806も含み得る。図5は画素802の2つの行および2つの列のみを有する制御マトリックスを示しているが、制御マトリックス800が画素802の追加の複数の行および複数の列を含むことができることを理解されたい。
【００８５】
制御マトリックス800は、制御マトリックス800中の画素802の各行に対する書込み可能相互接続(WEI)808と、制御マトリックス800中の画素802の各列に対するデータ相互接続(DI)810とを含む。図3に示される書込み可能相互接続507およびデータ相互接続505は、そのような相互接続の例である。各書込み可能相互接続808は、書込み可能電圧源を、対応する画素802の行中の画素802に電気接続する。各データ相互接続810は、データ電圧源を、対応する画素802の列中の画素802に電気接続する。
【００８６】
制御マトリックス800は、制御マトリックス800の複数の行および複数の列中の画素802に共通である相互接続も含む。いくつかの実装形態では、相互接続は、制御マトリックス800のすべての行および列中の画素802に共通である。制御マトリックス800は、第1の作動相互接続(AC1)812、第2の作動相互接続(AC2)814、共通相互接続(COM)816、およびシャッター相互接続(SH)818を含む。図3に示される第1の作動相互接続534、第2の作動相互接続542、共通相互接続509、およびシャッター相互接続525は、そのような相互接続の例である。したがって、第1の作動相互接続812および第2の作動相互接続814は、ピクセル回路802の動作のために第1の作動電圧および第2の作動電圧を供給することができ、共通相互接続816は、ピクセル回路806の動作のために共通または接地基準電圧を供給することができ、シャッター相互接続818は、各光変調器804における各シャッターにシャッター電圧を供給することができる。
【００８７】
動作時、画像を形成するために、制御マトリックス800は、各書込み可能相互接続808に書込み可能電圧を順に印加することによって、シーケンス中のマトリックス800中の各行を書込み可能にする。行が書込み可能にされている間、データ電圧が、データ相互接続810に選択的に印加される。書込み可能にされた行では、書込み可能電圧の印加によって、各ピクセル回路806のデータロード回路は、データ相互接続810において供給されるデータ電圧を蓄積することができる。データをすべての行におけるすべての画素802に提供した後、制御マトリックス800は、上記の図3および図4に関して第1の作動相互接続534および第2の作動相互接続542のために示されているものと類似した方法で、第1の作動相互接続812および第2の作動相互接続814における電圧を制御する。
【００８８】
図6は、ピクセル回路を使用して二重アクチュエータ光変調器を動作させるためのプロセス700の例示的なフロー図を示す。特に、プロセス700は、ピクセル回路の第1の出力ノードを充電するステップであり、第1の出力ノードは、電圧が第1の作動相互接続によって供給されることに応答して、光変調器の第1のアクチュエータに結合される、ステップ(ステージ702)と、ピクセル回路の第2の出力ノードを充電するステップであり、第2の出力ノードは、電圧が第2の作動相互接続によって供給されることに応答して、光変調器の第2のアクチュエータに結合される、ステップ(ステージ704)と、電圧が第1の作動相互接続によって供給されることに応答して、第1の出力ノードおよび第2の出力ノードで電圧を均等化するステップ(ステージ706)と、データ電圧がデータ相互接続によって供給されること応答して、第1の出力ノードおよび第2の出力ノードを選択的に放電するステップ(ステージ708)とを含む。
【００８９】
プロセス700は、ピクセル回路の第1の出力ノードを充電するステップであり、第1の出力ノードは、電圧が第1の作動相互接続によって供給されることに応答して、光変調器の第1のアクチュエータに結合される、ステップ(ステージ702)で開始する。このプロセスステージの一例は、図3および図4に関して上記で説明した。具体的に言うと、図3は、ピクセル回路500によって制御される光変調器502を示す。ピクセル回路500の第1の出力ノード520は、光変調器502の第1のアクチュエータ516に結合される。第1の出力ノード520は、図4に示されるように、第1の作動相互接続534によって供給される第1の作動電圧608に応答して、時間t1にプリチャージされる。特に、第1の作動電圧608が高くなったとき、第1の出力ノード520に結合された第1の安定化キャパシタ532は、ダイオード接続された第1の充電トランジスタ530を介して充電される。
【００９０】
プロセス700は、電圧が第2の作動相互接続によって供給されることに応答して、光変調器の第2のアクチュエータに結合された、ピクセル回路の第2の出力ノードを充電するステップを含む(ステージ704)。このプロセスステージの一例は、図3および図4に関して上記で説明した。具体的に言うと、図3は、ピクセル回路500の第2の出力ノード524が光変調器502の第2のアクチュエータ522に結合されることを示す。第2の出力ノード524は、図4に示されるように、第2の作動相互接続542によって供給される第2の作動電圧610に応答して、時間t1にプリチャージされる。特に、第2の作動電圧610が高くなったとき、第2の出力ノード524に結合された第2の安定化キャパシタ540は、ダイオード接続された第2の充電トランジスタ536を介して充電される。
【００９１】
プロセス700は、電圧が第1の作動相互接続によって供給されることに応答して、第1の出力ノードおよび第2の出力ノードで電圧を均等化するステップ(ステージ706)も含む。このプロセスステージの一例は、図3および図4に関して上記で説明した。特に、図4は、時間t1に、第1の作動電圧608が高くなったとき、第1の出力ノード520における第1の出力電圧612が第2の出力ノード524における第2の出力電圧614に等しいことを示す。電圧の均等化は、第1の作動電圧608が第1の作動相互接続534をオンにすることによって、図3に示される均等化トランジスタ544をオンに切り替えることによって実行される。
【００９２】
プロセス700は、データ電圧がデータ相互接続によって供給されること応答して、第1の出力ノードおよび第2の出力ノードを選択的に放電するステップ(ステージ708)も含む。このプロセスステージの一例は、図3および図4に関して上記で説明した。特に、図4は、時間t2、さらに時間t6に、第1の出力電圧612および第2の出力ノード電圧614のうちの一方が、対応するノードが放電されたことを示す、低値に引き下げられることを示す。図3に示されるように、第1の出力ノード520または第2の出力ノード524を放電することは、第1の放電トランジスタ526のベース端子において入力されるデータ電圧に基づく。データ電圧が高い場合、第1の出力ノード520が放電され、しかし、データ電圧が低い場合、第2の出力ノード524が放電される。
【００９３】
図7Aおよび図7Bは、複数のディスプレイ要素を含む例示的なディスプレイデバイス40のシステムブロック図を示す。ディスプレイデバイス40は、たとえば、スマートフォン、セルラー電話または携帯電話であり得る。ただし、ディスプレイデバイス40の同じ構成要素またはその若干異なる形態はまた、テレビ、コンピュータ、タブレット、電子リーダー、ハンドヘルドデバイス、およびポータブルメディアデバイスなど、様々なタイプのディスプレイデバイスを示す。
【００９４】
ディスプレイデバイス40は、ハウジング41、ディスプレイ30、アンテナ43、スピーカ45、入力デバイス48およびマイクロフォン46を含む。ハウジング41は、射出成形および真空成形など、様々な製造プロセスのうちのいずれかから形成され得る。さらに、ハウジング41は、限定はしないが、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含む、様々な材料のうちのいずれかから形成され得る。ハウジング41は、異なる色の、または異なるロゴ、ピクチャもしくはシンボルを含む他の取外し可能な部分と交換され得る取外し可能な部分(図示せず)を含み得る。
【００９５】
ディスプレイ30は、本明細書で説明したように、双安定ディスプレイまたはアナログディスプレイを含む様々なデバイスのうちのいずれかであり得る。ディスプレイ30はまた、プラズマ、エレクトロルミネセント(EL)ディスプレイ、OLED、超ねじれネマチック(STN)ディスプレイ、LCD、もしくは薄膜トランジスタ(TFT)LCDなどのフラットパネルディスプレイ、またはブラウン管(CRT)もしくは他のチューブデバイスなどの非フラットパネルディスプレイを含むように構成され得る。加えて、ディスプレイ30は、本明細書で説明するように、機械的光変調器方式ディスプレイを含み得る。
【００９６】
ディスプレイデバイス40の構成要素は、図7Bに概略的に示されている。ディスプレイデバイス40は、ハウジング41を含んでおり、その中に少なくとも部分的に包囲された追加の構成要素を含むことができる。たとえば、ディスプレイデバイス40はネットワークインターフェース27を含んでおり、ネットワークインターフェース27はアンテナ43を含んでおり、アンテナ43はトランシーバ47に結合され得る。ネットワークインターフェース27は、ディスプレイデバイス40に表示されることのある画像データのソースであり得る。したがって、ネットワークインターフェース27は、画像ソースモジュールの一例であるが、プロセッサ21および入力デバイス48も、画像ソースモジュールの働きをすることができる。トランシーバ47はプロセッサ21に接続され、プロセッサ21は調整ハードウェア52に接続される。調整ハードウェア52は、(信号をフィルタリングするか、または別の方法で操作するなど)信号を調整するように構成され得る。調整ハードウェア52は、スピーカ45およびマイクロフォン46に接続され得る。プロセッサ21は、入力デバイス48およびドライバコントローラ29にも接続され得る。ドライバコントローラ29は、フレームバッファ28およびアレイドライバ22に結合されてよく、アレイドライバ22は、次いでディスプレイアレイ30に結合され得る。図7Aに明示されていない要素を含む、ディスプレイデバイス40における1つまたは複数の要素は、メモリデバイスとして機能するように構成され、プロセッサ21と通信するように構成され得る。いくつかの実装形態では、電源50は、特定のディスプレイデバイス40の設計における実質的にすべての構成要素に電力を提供することができる。
【００９７】
ネットワークインターフェース27は、ディスプレイデバイス40がネットワークを介して1つまたは複数のデバイスと通信できるように、アンテナ43およびトランシーバ47を含む。ネットワークインターフェース27はまた、たとえば、プロセッサ21のデータ処理要件を緩和するためのいくつかの処理能力を有し得る。アンテナ43は、信号を送信および受信することができる。いくつかの実装形態では、アンテナ43は、IEEE 16.11規格、たとえばIEEE 16.11(a)、(b)、もしくは(g)、またはIEEE 802.11規格、たとえばIEEE 802.11a、b、g、n、およびそのさらなる実装形態に従って、RF信号を送信および受信する。いくつかの他の実装形態では、アンテナ43は、Bluetooth(登録商標)規格に従ってRF信号を送信および受信する。セルラー電話の場合、アンテナ43は、符号分割多元接続(CDMA)、周波数分割多元接続(FDMA)、時分割多元接続(TDMA)、Global System for Mobile communications(GSM（登録商標）)、GSM（登録商標）/汎用パケット無線サービス(GPRS:General Packet Radio Service)、拡張データGSM（登録商標）環境(EDGE:Enhanced Data GSM Environment)、地上基盤無線(TETRA:Terrestrial Trunked Radio)、広帯域CDMA(W-CDMA)、Evolution Data Optimized(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、高速パケットアクセス(HSPA)、高速ダウンリンクパケットアクセス(HSDPA)、高速アップリンクパケットアクセス(HSUPA)、発展型高速パケットアクセス(HSPA+:Evolved High Speed Packet Access)、Long Term Evolution(LTE)、AMPS、または3G、4Gもしくは5G技術を利用するシステムなど、ワイヤレスネットワーク内で通信するために使用される他の既知の信号を受信するように設計され得る。トランシーバ47は、アンテナ43から受信された信号を、プロセッサ21によって受信でき、さらにプロセッサ21によって操作できるように前処理することができる。トランシーバ47はまた、プロセッサ21から受信された信号を、アンテナ43を介してディスプレイデバイス40から送信できるように処理することができる。
【００９８】
いくつかの実装形態では、トランシーバ47は、受信機によって置き換えられ得る。さらに、いくつかの実装形態では、ネットワークインターフェース27は、プロセッサ21に送られることになる画像データを記憶または生成することができる画像ソースによって置き換えられ得る。プロセッサ21は、ディスプレイデバイス40の動作全体を制御することができる。プロセッサ21は、圧縮された画像データなどのデータを、ネットワークインターフェース27または画像ソースから受信し、そのデータを生の画像データへ、または生の画像データに素早く変換できるフォーマットへと処理する。プロセッサ21は、処理されたデータをドライバコントローラ29に、または記憶のためにフレームバッファ28に送ることができる。生データは通常、画像内の各ロケーションにおける画像特性を識別する情報を指す。たとえば、そのような画像特性は、色、彩度およびグレースケールレベルを含み得る。
【００９９】
プロセッサ21は、ディスプレイデバイス40の動作を制御するためのマイクロコントローラ、CPUまたは論理ユニットを含み得る。調整ハードウェア52は、スピーカ45に信号を送信するための、およびマイクロフォン46から信号を受信するための増幅器およびフィルタを含み得る。調整ハードウェア52は、ディスプレイ40内の個別構成要素であってよく、またはプロセッサ21もしくは他の構成要素に組み込まれてもよい。
【０１００】
ドライバコントローラ29は、プロセッサ21によって生成された生画像データを、直接プロセッサ21から、またはフレームバッファ28から取得でき、かつ生画像データをアレイドライバ22への高速送信に向けて適切に再フォーマットすることができる。いくつかの実装形態では、ドライバコントローラ29は、生画像データを、ディスプレイアレイ30でスキャンするのに適した時間的順序を有するように、ラスタ様フォーマットを有するデータフローに再フォーマットすることができる。ドライバコントローラ29は、フォーマットされた情報をアレイドライバ22に送る。LCDコントローラなどのドライバコントローラ29は、独立型集積回路(IC)としてシステムプロセッサ21に関連付けられることが多いが、そのようなコントローラは、多くの方法で実装され得る。たとえば、コントローラは、ハードウェアとしてプロセッサ21中に埋め込まれること、ソフトウェアとしてプロセッサ21中に埋め込まれること、またはアレイドライバ22とハードウェアで完全に統合されることがある。
【０１０１】
アレイドライバ22は、フォーマットされた情報をドライバコントローラ29から受信することができ、ビデオデータを、ディスプレイ要素のディスプレイのx-yマトリックスから来る数百、場合によっては数千(またはそれよりも多く)のリード線(lead)に1秒当たり多数回適用される波形の並列セットに再フォーマットすることができる。いくつかの実装形態では、アレイドライバ22、およびディスプレイアレイ30は、ディスプレイモジュールの一部である。いくつかの実装形態では、ドライバコントローラ29、アレイドライバ22、およびディスプレイアレイ30は、ディスプレイモジュールの一部である。
【０１０２】
いくつかの実装形態では、ドライバコントローラ29、アレイドライバ22、およびディスプレイアレイ30は、本明細書で説明するタイプのデバイスのいずれにも適している。たとえば、ドライバコントローラ29は、従来型のディスプレイコントローラまたは双安定ディスプレイコントローラ(機械的光変調器ディスプレイ要素コントローラなど)であり得る。さらに、アレイドライバ22は、従来型のドライバまたは双安定ディスプレイドライバ(機械的光変調器ディスプレイ要素コントローラなど)であり得る。その上、ディスプレイアレイ30は、従来型のディスプレイアレイまたは双安定ディスプレイアレイ(機械的光変調器ディスプレイ要素のアレイを含むディスプレイなど)であり得る。いくつかの実装形態では、ドライバコントローラ29は、アレイドライバ22と統合され得る。そのような実装形態は、高集積システム、たとえば、携帯電話、ポータブル電子デバイス、ウォッチまたは小型ディスプレイ(small-area display)において有用であり得る。
【０１０３】
いくつかの実装形態では、入力デバイス48は、たとえば、ユーザがディスプレイデバイス40の動作を制御することを可能にするように構成され得る。入力デバイス48は、QWERTYキーパッドもしくは電話キーパッドなどのキーパッド、ボタン、スイッチ、ロッカー、タッチセンシティブスクリーン、ディスプレイアレイ30と統合されたタッチセンシティブスクリーン、または感圧性もしくは感熱性の膜を含むことができる。マイクロフォン46は、ディスプレイデバイス40の入力デバイスとして構成され得る。いくつかの実装形態では、マイクロフォン46を介したボイスコマンドが、ディスプレイデバイス40の動作を制御するために使用され得る。
【０１０４】
電源50は、様々なエネルギー蓄積デバイスを含むことができる。たとえば、電源50は、ニッケルカドミウムバッテリーまたはリチウムイオンバッテリーなどの充電式バッテリーであり得る。充電式バッテリーを使用した実装形態では、充電式バッテリーは、たとえば、壁コンセントまたは光起電デバイスもしくはアレイから来る電力を使用して充電可能であり得る。代替的に、充電式バッテリーはワイヤレス充電可能であり得る。電源50は、再生可能エネルギー源、キャパシタ、またはプラスチック太陽電池もしくは太陽電池塗料を含む太陽電池であってもよい。電源50はまた、壁コンセントから電力を受け取るように構成され得る。
【０１０５】
いくつかの実装形態では、電子ディスプレイシステム内のいくつかの場所に位置し得るドライバコントローラ29に制御プログラマビリティが存在する。いくつかの他の実装形態では、アレイドライバ22に制御プログラマビリティが存在する。上述の最適化は、任意の数のハードウェアおよび/またはソフトウェア構成要素において、および様々な構成で実施され得る。
【０１０６】
本明細書で使用する、項目のリスト「のうちの少なくとも1つ」を指す句は、単一の部材を含むそれらの項目の任意の組合せを指す。一例として、「a、b、またはcのうちの少なくとも1つ」は、a、b、c、a〜b、a〜c、b〜cおよびa〜b〜cをカバーするものとする。
【０１０７】
本明細書で開示した実装形態に関連して説明した様々な例示的な論理、論理ブロック、モジュール、回路およびアルゴリズムのプロセスは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得る。ハードウェアとソフトウェアの互換性は、全体的にそれらの機能に関して説明し、上述の様々な例示的な構成要素、ブロック、モジュール、回路およびプロセスにおいて示してきた。そのような機能がハードウェアとして実装されるか、またはソフトウェアとして実装されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。
【０１０８】
本明細書で開示した態様に関連して説明した様々な例示的な論理、論理ブロック、モジュールおよび回路を実装するために使用されるハードウェアおよびデータ処理装置は、汎用シングルチッププロセッサもしくは汎用マルチチッププロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、または、本明細書で説明した機能を実行するように設計されたそれらの任意の組合せで、実装または実行することができる。汎用プロセッサはマイクロプロセッサ、または任意の従来のプロセッサ、コントローラ、マイクロコントローラ、もしくは状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、DSPとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、DSPコアと連携する1つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成として実装され得る。いくつかの実装形態では、特定のプロセスおよび方法は、所与の機能に固有の回路によって実行され得る。
【０１０９】
1つまたは複数の態様では、説明した機能は、本明細書で開示した構造およびそれらの構造の同等物を含む、ハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェアにおいて、またはそれらの任意の組合せで実装され得る。本明細書で説明した対象の実装形態はまた、1つまたは複数のコンピュータプログラム、すなわち、データ処理装置による実行のために、またはデータ処理装置の動作を制御するために、コンピュータ記憶媒体上に符号化されたコンピュータプログラム命令の1つまたは複数のモジュールとして実装され得る。
【０１１０】
ソフトウェアで実装される場合、機能を1つまたは複数の命令またはコードとしてコンピュータ可読媒体に記憶すること、またはコンピュータ可読媒体を介して送信することができる。本明細書で開示した方法またはアルゴリズムのプロセスは、コンピュータ可読媒体上に存在し得るプロセッサ実行可能ソフトウェアモジュールで実施され得る。コンピュータ可読媒体は、コンピュータ記憶媒体と通信媒体の両方を含み、これらは、ある場所から別の場所へのコンピュータプログラムの転送を可能にし得る任意の媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であってよい。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROM、または他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または命令もしくはデータ構造の形式で所望のプログラムコードを記憶するために使用でき、コンピュータによってアクセスできる任意の他の媒体を含むことができる。また、あらゆる接続がコンピュータ可読媒体と適切に呼ばれ得る。本明細書で使用するディスク(disk)およびディスク(disc)は、コンパクトディスク(disc)(CD)、レーザーディスク（登録商標）(disc)、光ディスク(disc)、デジタル多目的ディスク(disc)(DVD)、フロッピー（登録商標）ディスク(disk)、およびブルーレイディスク(disc)を含み、ディスク(disk)は通常、データを磁気的に再生し、ディスク(disc)はレーザで光学的にデータを再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含まれる。さらに、方法またはアルゴリズムの動作は、コンピュータプログラム製品に組み込まれ得る、機械可読媒体およびコンピュータ可読媒体上に1つまたは任意の組合せまたはセットのコードおよび命令として存在し得る。
【０１１１】
本開示で説明した実装形態の様々な修正形態が当業者にはすぐに理解でき、本明細書に定める一般的原理は、本開示の趣旨または範囲から離れることなく他の実装形態に適用できる。したがって、特許請求の範囲は、本明細書に示す実装形態に限定されることを意図しておらず、本開示、この原理および本明細書で開示する新規の特徴と合致する最大の範囲を認めるものである。
【０１１２】
さらに、当業者は、「上側」および「下側」という用語が、図の説明を簡単にするために使用されることがあり、適切に配向されたページ上の図の方位に対応する相対位置を示しており、実装される任意のデバイスの適切な方位を反映していない場合があることを容易に諒解する。
【０１１３】
個別の実装形態との関連で本明細書で説明しているいくつかの特徴は、単一の実装形態において組合せで実装されてもよい。反対に、単一の実装形態との関連で説明している様々な特徴は、複数の実装形態で個別に、または任意の適切な副組合せで実装されてもよい。さらに、特徴は一定の組合せで機能するものとして上述され、当初はそういうものとして特許請求されることもあるが、特許請求される組合せによる1つまたは複数の特徴は、場合によっては、当該組合せにより実施可能であり、特許請求される組合せは、副組合せまたは副組合せの変形を対象にし得る。
【０１１４】
同様に、動作は特定の順序で図面に示されているが、これについては、所望の結果を達成するために、そのような動作を示された特定の順序でもしくは順次に実行すること、またはすべての示された動作を実行することを要求するものとして理解すべきではない。さらに、図面は、1つまたは複数の例示的なプロセスをフロー図の形式で概略的に示し得る。しかしながら、図示されていない他の動作を、概略的に示す例示的なプロセスに組み込むことができる。たとえば、1つまたは複数の追加の動作は、示された動作のいずれかの前、示された動作のいずれかの後、示された動作のいずれかと同時に、または示された動作のいずれかの間に実行され得る。いくつかの状況において、マルチタスキングおよび並列処理は有利であり得る。また、上述の実装形態における様々なシステム構成要素の分離については、すべての実装形態でかかる分離を要求するものとして理解すべきではなく、説明されるプログラム構成要素およびシステムは一般に単一のソフトウェア製品への統合、または複数のソフトウェア製品へのパッケージ化が可能であると理解されたい。さらに、他の実装形態も、以下の特許請求の範囲内に入る。場合によっては、請求項に記載のアクションは、異なる順序で実行されながらもなお、望ましい結果を達成することが可能である。
【符号の説明】
【０１１５】
21  プロセッサ
22  アレイドライバ
27  ネットワークインターフェース
28  フレームバッファ
29  ドライバコントローラ
30  ディスプレイアレイ
40  ディスプレイデバイス
41  ハウジング
43  アンテナ
45  スピーカ
46  マイクロフォン
47  トランシーバ
48  入力デバイス
50  電源
52  調整ハードウェア
100  ディスプレイ装置
102  光変調器
104  画像
105  ランプ
106  画素
108  シャッター
109  開口
110  書込み可能相互接続
112  データ相互接続
114  共通相互接続
120  ホストデバイス
122  ホストプロセッサ
124  環境センサー
126  ユーザ入力モジュール
128  ディスプレイ装置
130  スキャンドライバ
132  データドライバ
134  コントローラ
138  共通ドライバ
140〜146  ランプ
148  ランプドライバ
150  ディスプレイ要素のアレイ
400  光変調器
402  アクチュエータ
404  アクチュエータ
406  シャッター
407  開口層
408  アンカ
409  開口
412  シャッター開口
416  重複
500  ピクセル回路
502  光変調器
504  データロード回路
505  データ相互接続(DI)
506  作動回路
507  書込み可能相互接続(WEI)
508  書込み可能トランジスタ(Mwe)
509  共通相互接続(COM)
510  データ蓄積キャパシタ(Cdata)
512  第1の作動サブ回路
514  第2の作動サブ回路
516  第1のアクチュエータ
520  第1の出力ノード(Out1)
522  第2のアクチュエータ
523  シャッター端末
524  第2の出力ノード(Out2)
525  シャッター相互接続(SH)
526  第1の放電トランジスタ(Md1)
528  第2の放電トランジスタ(Md2)
530  第1の充電トランジスタ(Mc1)
532  第1の安定化キャパシタ(Cs1)
534  第1の作動相互接続(AC1)
536  第2の充電トランジスタ(Mc2)
538  第3の放電トランジスタ(Md3)
540  第2の安定化キャパシタ(Cs2)
542  第2の作動相互接続(AC2)
544  均等化トランジスタ(Meq)
602  書込み可能電圧
608  第1の作動電圧
610  第2の作動電圧
612  第1の出力電圧
614  第2の出力電圧
800  制御マトリックス
802  画素アレイ
804  光変調器
806  ピクセル回路
808  書込み可能相互接続
810  データ相互接続
812  第1の作動相互接続(AC1)
814  第2の作動相互接続(AC2)
816  共通相互接続(COM)
818  シャッター相互接続(SH)
【図１Ａ】
2016521376.tif 000003
【図１Ｂ】
2016521376.tif 000004
【図２Ａ】
2016521376.tif 000005
【図２Ｂ】
2016521376.tif 000006
【図３】
2016521376.tif 000007
【図４】
2016521376.tif 000008
【図５】
2016521376.tif 000009
【図６】
2016521376.tif 000010
【図７Ａ】
2016521376.tif 000011
【図７Ｂ】
2016521376.tif 000012
【国際調査報告】
2016521376.tif 000013
2016521376.tif 000014