(57)【要約】  無線ＩＣのためのベースバンド処理回路を設計するための技法。一態様では、ＲＦ  ＩＣのためのピンカウントとパッケージサイズとを低減するための、ＩＣのベースバンド部分における差動シングルエンド変換のための技法を開示する。別の態様では、変換器は選択可能な狭帯域増幅器と広帯域増幅器とを含み、ここにおいて、広帯域増幅器は、狭帯域増幅器の対応するトランジスタデバイスよりも小さい面積を有するトランジスタデバイスを使用して実装され得る。１つまたは複数の要素をバイパスするための、およびＲ−Ｃフィルタネットワークを使用する変換器のローパスフィルタを実装するためのさらなる技法について説明する。
2016532333.tif 000002
【特許請求の範囲】
【請求項１】
差動信号をシングルエンド出力電圧に変換するように構成されたベースバンド増幅器と、
前記シングルエンド出力電圧に結合された出力ピンと
を備える装置。
【請求項２】
前記ベースバンド増幅器が、
前記差動信号から第１の差動電圧を生成するように構成されたトランスインピーダンス増幅器と、
第２の差動電圧を生成するために前記第１の差動電圧をフィルタ処理するように構成されたローパスフィルタと、
前記第２の差動電圧から前記シングルエンド出力電圧を生成するように構成された増幅器と
を備える、請求項１に記載の装置。
【請求項３】
前記差動信号が差動電流を備え、前記トランスインピーダンス増幅器が、
前記差動電流から差動電圧を生成するように構成された差動増幅器をさらに備え、
前記ローパスフィルタが、前記ローパスフィルタのシングルエンド端子を接地に結合するキャパシタをさらに備える、請求項２に記載の装置。
【請求項４】
前記差動信号が差動電流を備え、前記トランスインピーダンス増幅器が狭帯域（ＮＢ）および広帯域（ＷＢ）から選択可能な帯域幅を有する、請求項２に記載の装置。
【請求項５】
前記トランスインピーダンス増幅器は、各々がトランジスタ入力段を備える、ＮＢ増幅器とＷＢ増幅器とを備え、ここにおいて、前記ＮＢトランジスタ入力段の面積が前記ＷＢトランジスタ入力段の面積よりも大きい、請求項４に記載の装置。
【請求項６】
前記ＮＢトランジスタ入力段と前記ＷＢトランジスタ入力段とに結合された単一の電流源と、前記ＮＢトランジスタ入力段と前記ＷＢトランジスタ入力段とに結合された単一の負荷とをさらに備える、請求項５に記載の装置。
【請求項７】
前記ＮＢトランジスタ入力段および前記ＷＢトランジスタ入力段の各々のための別個の電流源と、前記ＮＢトランジスタ入力段および前記ＷＢトランジスタ入力段の各々のための別個の負荷とをさらに備え、ここにおいて、前記別個の電流源の各々が、制御信号設定に応答してオンまたはオフにされるように構成可能である、請求項５に記載の装置。
【請求項８】
前記ベースバンド増幅器が同相（Ｉ）ベースバンド増幅器であり、前記シングルエンド出力電圧がＩ出力電圧であり、前記装置が、
差動信号をシングルエンドＱ出力電圧に変換するように構成された直交（Ｑ）ベースバンド増幅器と、
前記シングルエンドＱ出力電圧に結合されたＱ出力ピンと
をさらに備え、
前記装置が、キャリアアグリゲーションシステムの各キャリアのためのＩベースバンド増幅器とＱベースバンド増幅器とをさらに備える、請求項１に記載の装置。
【請求項９】
前記トランスインピーダンス増幅器が、選択的に構成可能な抵抗またはキャパシタンスを有するフィードバックネットワークを備える、請求項２に記載の装置。
【請求項１０】
前記ベースバンド増幅器が、選択的に構成可能な周波数応答を有する、請求項１に記載の装置。
【請求項１１】
前記第２の差動電圧から前記シングルエンド出力電圧を生成するように構成された前記増幅器を選択的にバイパスするための複数のスイッチをさらに備える、請求項２に記載の装置。
【請求項１２】
前記複数のスイッチが、前記第１の差動電圧のシングルエンド電圧を前記ベースバンド増幅器の前記シングルエンド出力電圧に直接、選択的に結合するスイッチを備える、請求項１１に記載の装置。
【請求項１３】
前記複数のスイッチが、
前記ローパスフィルタの第１のシングルエンド電圧を前記ベースバンド増幅器の前記シングルエンド出力電圧に直接、選択的に結合するスイッチと、
前記ローパスフィルタの第２のシングルエンド電圧を接地に選択的に結合するスイッチと
を備える、請求項１１に記載の装置。
【請求項１４】
前記ベースバンド増幅器の前記差動信号に結合された出力を有する電流モード受動ミキサをさらに備える、請求項１に記載の装置。
【請求項１５】
第１の差動電圧を生成するために差動信号をフィルタ処理するように構成されたローパスフィルタと、
前記第１の差動電圧からシングルエンド出力電圧を生成するように構成された増幅器と
を備える装置。
【請求項１６】
前記ローパスフィルタが、
前記差動信号のノードと前記第１の差動電圧のノードとの間に直列に結合された抵抗器と、
前記抵抗器を互いに結合する少なくとも１つのキャパシタと
を備える、請求項１５に記載の装置。
【請求項１７】
前記少なくとも１つのキャパシタおよび抵抗器のうちの少なくとも１つが、構成可能なインピーダンスを有するプログラマブル要素を備える、請求項１６に記載の装置。
【請求項１８】
前記第１の差動電圧から前記シングルエンド出力電圧を生成するように構成された前記増幅器を選択的にバイパスするための複数のスイッチをさらに備える、請求項１５に記載の装置。
【請求項１９】
前記複数のスイッチが、前記第１の差動電圧のシングルエンド電圧を前記増幅器の前記シングルエンド出力電圧に直接、選択的に結合するスイッチを備える、請求項１８に記載の装置。
【請求項２０】
前記複数のスイッチが、
前記ローパスフィルタの第１のシングルエンド電圧を前記増幅器の前記シングルエンド出力電圧に直接、選択的に結合するスイッチと、
前記ローパスフィルタの第２のシングルエンド電圧を接地に選択的に結合するスイッチと
を備える、請求項１８に記載の装置。
【請求項２１】
前記ローパスフィルタがＲ−Ｃネットワークを備え、前記増幅器が正および負入力端子を備え、ここにおいて、前記負入力端子が第１のインピーダンスによって第１のバイアス電圧に結合され、前記正入力端子が第２のインピーダンスによって前記シングルエンド出力電圧に結合される、請求項１７に記載の装置。
【請求項２２】
ベースバンド差動信号をシングルエンド出力電圧に変換するための手段と、
前記シングルエンド出力電圧を出力ピンに結合するための手段と
を備える装置。
【請求項２３】
変換するための前記手段が、
前記差動信号から第１の差動電圧を生成するための手段と、
第２の差動電圧を生成するために前記第１の差動電圧をフィルタ処理するための手段と、
前記第２の差動電圧から前記シングルエンド出力電圧を生成するための手段と
を備える、請求項２２に記載の装置。
【請求項２４】
第１の差動電圧を生成するために差動信号をフィルタ処理するための手段と、
前記第１の差動電圧からシングルエンド出力電圧を生成するための手段と
を備える、装置。
【請求項２５】
フィルタ処理するための前記手段が、前記フィルタ処理の帯域幅を選択するための手段を備える、請求項２４に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]本出願は、その内容全体が参照により本明細書に明確に組み込まれる、２０１３年９月２５日に出願された、同一出願人が所有する米国非仮特許出願第１４／０３７，１１６号の優先権を主張する。
【０００２】
[0002]本開示は、集積回路のためのベースバンド処理に関する。
【背景技術】
【０００３】
[0003]最先端のワイヤレスデバイスは、小さいパッケージサイズをもつ、優れた無線性能のために設計された高度集積回路（ＩＣ）を内蔵する。そのようなＩＣは、ベースバンドシグナリングインターフェース、たとえば、複数の電気的インターフェースピンを介して１つまたは複数のベースバンド（ＢＢ）ＩＣに結合された１つまたは複数の無線周波数（ＲＦ）／アナログＩＣを含み得る。必要とされるインターフェースピンの数は、システム設計の様々な態様に、たとえば、インターフェース信号が差動であるのかシングルエンドであるのかに依存する。さらに、優れた無線性能を達成することは、特にベースバンドレベルにおける効率的でフレキシブルな信号処理回路の使用を要求する。
【０００４】
[0004]無線ＩＣのピンカウントとパッケージサイズとを低減しながら無線ＩＣのベースバンド回路の性能を改善するための有効な技法を提供することが望ましいであろう。
【図面の簡単な説明】
【０００５】
【図１】[0005]本開示の技法が実装され得る従来技術のワイヤレス通信デバイスの設計のブロック図。
【図２】[0006]本開示によるＲＦ回路の一部分の例示的な実施形態を示す図。
【図３】[0007]本開示による変換器の例示的な実施形態を示す図。
【図４】[0008]処理ブロックの例示的な実施形態を示す図。
【図５】[0009]詳細な説明とともに変換器の例示的な実施形態を示す図。
【図６】[0010]トランスインピーダンス増幅器の代替の例示的な実施形態を示す図。
【図６Ａ】[0011]第１の段のための代替帯域幅選択機構を有するトランスインピーダンス増幅器の代替の例示的な実施形態を示す図。
【図６Ｂ】[0012]第１の段のためのハイブリッド帯域幅選択機構を有するトランスインピーダンス増幅器の代替の例示的な実施形態を示す図。
【図７】[0013]本開示による技法を利用する受信機の例示的な実施形態を示す図。
【図８】[0014]本開示による技法を利用する同相（Ｉ）および直交（Ｑ）ダウンコンバージョン経路に適応するトランシーバＩＣの一部分の例示的な実施形態を示す図。
【図９】[0015]トランスインピーダンス増幅器のトランジスタレベル実装形態の例示的な実施形態を示す図。
【図１０】[0016]トランスインピーダンス増幅器の代替の例示的な実施形態を示す図。
【図１１】[0017]トランスインピーダンス増幅器のさらなる例示的な実施形態を示す図。
【図１２】[0018]本開示による方法の例示的な実施形態を示す図。
【図１３】[0019]増幅器をバイパスするための技法を組み込んだ変換器の代替の例示的な実施形態を示す図。
【図１４】[0020]処理ブロックの代替の例示的な実施形態を示す図。
【図１５】[0021]本開示による装置の代替の例示的な実施形態を示す図。
【図１６】本開示による装置の代替の例示的な実施形態を示す図。
【発明を実施するための形態】
【０００６】
[0022]添付の図面を参照しながら本開示の様々な態様について以下でより十分に説明する。ただし、本開示は、多くの異なる形態で実施され得、本開示全体にわたって提示する任意の特定の構造または機能に限定されるものと解釈されるべきではない。むしろ、これらの態様は、本開示が周到で完全になり、本開示の範囲を当業者に十分に伝えるために与えるものである。本明細書の教示に基づいて、本開示の範囲は、本開示の他の態様とは無関係に実装されるにせよ、本開示の他の態様と組み合わせられるにせよ、本明細書で開示する本開示のいかなる態様をもカバーするものであることを、当業者は諒解されたい。たとえば、本明細書に記載する態様をいくつ使用しても、装置は実装され得、または方法は実施され得る。さらに、本開示の範囲は、本明細書に記載する本開示の様々な態様に加えてまたはそれらの態様以外に、他の構造、機能、または構造および機能を使用して実施されるそのような装置または方法をカバーするものとする。本明細書で開示する本開示のいずれの態様も、請求項の１つまたは複数の要素によって実施され得ることを理解されたい。
【０００７】
[0023]添付の図面に関して以下に記載する発明を実施するための形態は、本発明の例示的な態様を説明するものであり、本発明が実施され得る例示的な様態のみを表すものではない。この明細書全体にわたって使用する「例示的」という用語は、「例、事例、または例示の働きをすること」を意味し、必ずしも他の例示的な態様よりも好ましいまたは有利であると解釈されるべきではない。発明を実施するための形態は、本発明の例示的な態様の完全な理解を与える目的で具体的な詳細を含む。本発明の例示的な態様はこれらの具体的な詳細なしに実施され得ることが当業者には明らかであろう。いくつかの例では、本明細書で提示する例示的な態様の新規性を不明瞭にしないように、よく知られている構造およびデバイスをブロック図の形式で示す。本明細書および特許請求の範囲において、「モジュール」および「ブロック」という用語は、説明する動作を実行するように構成されたエンティティを示すために互換的に使用され得る。
【０００８】
[0024]図１に、本開示の技法が実装され得る従来技術のワイヤレス通信デバイス１００の設計のブロック図を示す。図１は例示的なトランシーバ設計を示している。概して、送信機および受信機における信号の調整は、増幅器、フィルタ、アップコンバータ、ダウンコンバータなどの１つまたは複数の段によって実行され得る。これらの回路ブロックは、図１に示された構成とは異なって構成され得る。さらに、図１に示されていない他の回路ブロックも送信機および受信機において信号を調整するために使用され得る。別段に記載されていない限り、図１、または図面中の他の図中のいかなる信号もシングルエンドまたは差動のいずれかであり得る。また、図１中のいくつかの回路ブロックは省略され得る。
【０００９】
[0025]図１に示された設計では、ワイヤレスデバイス１００はトランシーバ１２０とデータプロセッサ１１０とを含む。データプロセッサ１１０は、データとプログラムコードとを記憶するためのメモリ（図示せず）を含み得る。トランシーバ１２０は、双方向通信をサポートする送信機１３０と受信機１５０とを含む。概して、ワイヤレスデバイス１００は、任意の数の通信システムと周波数帯域とのための任意の数の送信機および／または受信機を含み得る。トランシーバ１２０の全部または一部分が、１つまたは複数のアナログ集積回路（ＩＣ）、ＲＦ  ＩＣ（ＲＦＩＣ）、混合信号ＩＣなどの上に実装され得る。
【００１０】
[0026]送信機または受信機は、スーパーヘテロダインアーキテクチャまたは直接変換アーキテクチャを用いて実装され得る。スーパーヘテロダインアーキテクチャでは、信号が、受信機に関して、複数の段において無線周波数（ＲＦ）とベースバンドとの間で、たとえば、１つの段においてＲＦから中間周波数（ＩＦ）に、次いで別の段においてＩＦからベースバンドに周波数変換される。直接変換アーキテクチャでは、信号が１つの段においてＲＦとベースバンドとの間で周波数変換される。スーパーヘテロダインアーキテクチャおよび直接変換アーキテクチャは、異なる回路ブロックを使用し、および／または異なる要件を有し得る。図１に示された設計では、送信機１３０および受信機１５０は、直接変換アーキテクチャを用いて実装される。
【００１１】
[0027]送信経路では、データプロセッサ１１０が、送信されるべきデータを処理し、送信機１３０にＩおよびＱアナログ出力信号を供給する。図示の例示的な実施形態では、データプロセッサ１１０は、データプロセッサ１１０によって生成されたデジタル信号をさらなる処理のためにＩおよびＱアナログ出力信号、たとえば、ＩおよびＱ出力電流に変換するためのデジタルアナログ変換器（ＤＡＣ）１１４ａおよび１１４ｂを含む。
【００１２】
[0028]送信機１３０内で、ローパスフィルタ１３２ａおよび１３２ｂが、前のデジタルアナログ変換によって生じた望ましくないイメージを除去するために、それぞれ、ＩおよびＱアナログ出力信号をフィルタ処理する。増幅器（Ａｍｐ）１３４ａおよび１３４ｂが、それぞれ、ローパスフィルタ１３２ａおよび１３２ｂからの信号を増幅し、ＩおよびＱベースバンド信号を供給する。アップコンバータ１４０が、送信（ＴＸ）局部発振（ＬＯ）信号生成器１９０からのＩおよびＱ  ＴＸ  ＬＯ信号を用いてＩおよびＱベースバンド信号をアップコンバートし、アップコンバートされた信号を供給する。フィルタ１４２が、周波数アップコンバージョンによって生じた望ましくないイメージならびに受信周波数帯域中の雑音を除去するために、アップコンバートされた信号をフィルタ処理する。電力増幅器（ＰＡ）１４４が、所望の出力電力レベルを取得するためにフィルタ１４２からの信号を増幅し、送信ＲＦ信号を供給する。送信ＲＦ信号は、デュプレクサまたはスイッチ１４６を通してルーティングされ、アンテナ１４８を介して送信される。
【００１３】
[0029]受信経路では、アンテナ１４８が、基地局によって送信された信号を受信し、受信ＲＦ信号を供給し、受信ＲＦ信号は、デュプレクサまたはスイッチ１４６を通してルーティングされ、低雑音増幅器（ＬＮＡ）１５２に供給される。デュプレクサ１４６は、ＲＸ信号がＴＸ信号から分離されるように、特定のＲＸ−ＴＸデュプレクサ周波数分離を用いて動作するように設計される。受信ＲＦ信号は、ＬＮＡ１５２によって増幅され、所望のＲＦ入力信号を取得するためにフィルタ１５４によってフィルタ処理される。ダウンコンバージョンミキサ１６１ａおよび１６１ｂが、ＩおよびＱベースバンド信号を生成するために、フィルタ１５４の出力を、受信（ＲＸ）ＬＯ信号生成器１８０からのＩおよびＱ  ＲＸ  ＬＯ信号（すなわち、ＬＯ＿ＩおよびＬＯ＿Ｑ）と混合する。ＩおよびＱベースバンド信号は、データプロセッサ１１０に供給されるＩおよびＱアナログ入力信号を取得するために増幅器１６２ａおよび１６２ｂによって増幅され、さらに、ローパスフィルタ１６４ａおよび１６４ｂによってフィルタ処理される。図示の例示的な実施形態では、データプロセッサ１１０は、アナログ入力信号を、データプロセッサ１１０によってさらに処理されるべきデジタル信号に変換するためのアナログデジタル変換器（ＡＤＣ）１１６ａおよび１１６ｂを含む。
【００１４】
[0030]図１において、ＴＸ  ＬＯ信号生成器１９０は、周波数アップコンバージョンのために使用されるＩおよびＱ  ＴＸ  ＬＯ信号を生成し、ＲＸ  ＬＯ信号生成器１８０は、周波数ダウンコンバージョンのために使用されるＩおよびＱ  ＲＸ  ＬＯ信号を生成する。各ＬＯ信号は、特定の基本周波数をもつ周期信号である。ＰＬＬ１９２は、データプロセッサ１１０からタイミング情報を受信し、ＬＯ信号生成器１９０からのＴＸ  ＬＯ信号の周波数および／または位相を調整するために使用される制御信号を生成する。同様に、ＰＬＬ１８２は、データプロセッサ１１０からタイミング情報を受信し、ＬＯ信号生成器１８０からのＲＸ  ＬＯ信号の周波数および／または位相を調整するために使用される制御信号を生成する。
【００１５】
[0031]図１に示された従来技術の回路１００では、トランシーバ１２０は、（図１では必ずしも明示的に示されているとは限らない）複数の電気的インターフェースピンを介してデータプロセッサ１１０に結合され得る。たとえば、いくつかの実装形態では差動であり得る、ローパスフィルタ１６４ａ、１６４ｂの出力は、複数のインターフェースピン、たとえば、フィルタ１６４ａ、１６４ｂの各々のための２つのピンを通してＡＤＣ１１６ａ、１１６ｂの入力に結合され得る。最先端のワイヤレスデバイスでは、コスト効果的なソリューションを提供するために、集積回路のパッケージサイズならびに基板サイズを低減することが望ましいであろう。したがって、特に、単一のダイにおいて複数の受信機経路をサポートするＩＣのために、差動出力信号ではなくシングルエンド出力信号を有するベースバンドローパスフィルタ設計を提供することが望ましいであろう。
【００１６】
[0032]図２に、本開示によるＲＦ回路の一部分の例示的な実施形態２００を示す。図２は、説明の目的で示したものにすぎず、本開示の範囲を図示の特定の例示的な実施形態に限定するものではないことに留意されたい。
【００１７】
[0033]図２において、回路２００はミキサ２２０と差動シングルエンド変換器２１０とを含む。変換器２１０は、本明細書では「ベースバンド増幅器」として示されることもある。ミキサ２２０は、変換器２１０の差動入力に供給される差動信号２２０ａを生成するために、差動無線周波数入力信号（ＲＦＩＮ）を差動局部発振器入力信号（ＬＯ）と混合する。ミキサ２２０は、たとえば、それの動作原理が当業者にとって明らかである、能動ミキサまたは受動ミキサであり得る。ミキサ２２０は、たとえば、図１に示されたＩミキサ１６１ａまたはＱミキサ１６１ｂに対応し得ることが諒解されよう。変換器２１０は、差動信号２２０ａに比例するシングルエンド出力電圧Ｖｏｕｔを生成し、Ｖｏｕｔは、図２に示されていないオフチップ構成要素回路、たとえば、データプロセッサ１１０にさらに結合され得る。
【００１８】
[0034]図３に、変換器２１０の例示的な実施形態２１０．１を示す。図３は、説明の目的で示したものにすぎず、本開示の範囲を図示の特定の例示的な実施形態に限定するものではないことに留意されたい。
【００１９】
[0035]図３において、変換器２１０．１は、たとえば、（図３に示されていない）ミキサ２２０の出力電流を差動出力電圧３１０ａに変換し得るトランスインピーダンス増幅器（ＴＩＡ）３１０を組み込む。ＴＩＡ３１０は、たとえば、ミキサ２２０が出力電流を生成すると理解される、回路２００の例示的な実施形態において設置され得る。電圧３１０ａは、ローパスフィルタ（ＬＰＦ）３２０と増幅器（Ａｍｐ）３３０とを含む処理ブロック３０１にさらに結合される。ＬＰＦ３２０は、帯域外ジャマー信号を減衰させ、したがって、信号強度が、後続の回路段の線形性性能を劣化させるようになど、過度に強くないことを保証し得る。ＬＰＦ３２０は、さらに、ＴＩＡ３１０に対してより平衡したインピーダンスを呈し、それによって、ＴＩＡ３１０の２次入力インターセプトポイント（ＩＩＰ２）性能を改善し得る。増幅器３３０は、シングルエンド電圧Ｖｏｕｔを生成するために、ＬＰＦ３２０の差動出力電圧３２０ａを増幅する。上記の説明に基づいて、処理ブロック３０１は電圧電圧増幅器と見なされ得ることが諒解されよう。
【００２０】
[0036]変換器２１０．１は第１のブロックとしてＴＩＡ３１０を含むが、図２の変換器２１０は、概して、第１のブロックまたは任意のブロックとしてトランスインピーダンス増幅器を組み込む必要はないことに留意されたい。たとえば、図２中のミキサ２２０の代替の例示的な実施形態は、出力電流ではなく出力電圧を生成し得、トランスインピーダンス増幅器は変換器２１０の入力において設置される必要はない。代替的に、ＬＰＦ３２０の例示的な実施形態が（入力電圧ではなく）入力電流を受け取る場合、差動信号２２０ａが差動出力電流であるならば、トランスインピーダンス増幅器は変換器２１０の入力において設置される必要はない。また代替の例示的な実施形態（図示せず）では、図３中のブロック３１０、３２０、３３０のいずれかに対応する機能は、回路設計の技術分野で知られている原理に従って、１つまたは複数の複合機能ブロックに統合され得る。そのような代替の例示的な実施形態は本開示の範囲内に入ることが企図される。
【００２１】
[0037]いくつかの例示的な実施形態では、ＬＰＦ３２０は、ローパスフィルタを設計するための、たとえば、バターワースフィルタ、チェビシェフフィルタなどを設計するための当技術分野で知られている技法を使用して実装され得る。増幅器３３０も、トランジスタ増幅器、たとえば、共通ソース（ＣＳ）増幅器、カスコード増幅器、多段増幅器などを設計するための当技術分野で知られている技法を使用して実装され得る。そのような代替の例示的な実施形態は本開示の範囲内に入ることが企図される。
【００２２】
[0038]図４に、処理ブロック３０１の例示的な実施形態３０１．１を示す。図４は、説明の目的で示したものにすぎず、本開示の範囲を図示のローパスフィルタまたは増幅器の特定の例示的な実施形態に限定するものではないことに留意されたい。
【００２３】
[0039]図４において、処理ブロック３０１．１はＬＰＦ３２０．１と増幅器３３０．１とを含む。ＬＰＦ３２０．１は、図示の様式で結合された抵抗器Ｒ１１、Ｒ２１、Ｒ１２、Ｒ２２とキャパシタＣ１１とを含むＲ−Ｃネットワークを組み込む。ＬＰＦ３２０．１は、差動出力電圧３２０ａを生成するために差動出力電圧３１０ａをフィルタ処理する。いくつかの例示的な実施形態では、ＬＰＦ３２０．１は、ジャマー周波数において電圧３１０ａに対応するノードに対して平衡インピーダンスを呈し得ることが諒解されよう。たとえば、Ｒ１１、Ｒ２１、Ｒ１２、Ｒ２２の値を適宜に選択することによって、処理ブロック３０１．１の全体的利得が調整され得ることがさらに諒解されよう。
【００２４】
[0040]増幅器３３０．１は、ＬＰＦ３２０．１の差動出力電圧３２０ａに結合された正（＋）入力端子と負（−）入力端子とを有する差動増幅器４３０を組み込む。増幅器３３０．１は、増幅器４３０の正入力電圧と負入力電圧との間の差に比例するシングルエンド電圧Ｖｏｕｔを生成する。第１のインピーダンスＺｆ１は正入力端子をバイアス電圧ＶＢ１にさらに結合し、第２のインピーダンスＺｆ２は負入力端子をＶｏｕｔに結合する。ＶＢ１は、たとえば、接地電圧または他のＤＣ電圧に対応し得ることに留意されたい。
【００２５】
[0041]当技術分野で知られている（図４に示されていない）代替Ｒ−ＣネットワークがＬＰＦ３２０．１と置換され得ることを、当業者は諒解されよう。たとえば、追加のＲ−Ｃ回路が、ＬＰＦ３２０．１中に示されたＲ−Ｃ要素と直列に連結され得る。さらに、当業者によって容易に導出され得るように、追加の抵抗器およびキャパシタはまた、ＬＰＦ３２０．１中に示されたＲ−Ｃ回路と並列に設置され得る。たとえば、（図４に示されていない）代替の例示的な実施形態では、さらなるキャパシタがＣ１１の反対のノードを接地に結合し得る。
【００２６】
[0042]例示的な実施形態では、抵抗器値は対称的に選定され得、たとえば、Ｒ１１はＲ１２と同じ値を有し得、および／またはＲ２１もＲ２２と同じ値を有し得る。代替的にまたは連携して、Ｒ１１、Ｒ２１、Ｒ１２、Ｒ２２、Ｃ１１のうちのいずれか、および／またはＬＰＦ３２０に対応する図４に示されていない他のＲ−Ｃ回路が、処理ブロック３０１の周波数応答の動的同調を行うためにプログラマブルにされ得る。特に、抵抗器とキャパシタとをプログラムすることは、様々な適用例に応じたＬＰＦの極ロケーションおよび減衰レベルの調整を可能にし得る。そのような代替の例示的な実施形態は本開示の範囲内に入ることが企図される。
【００２７】
[0043]Ｚｆ１とＺｆ２とを実装するための様々な技法は、上記で開示した原理に照らして当業者にとって明らかであることが諒解されよう。たとえば、Ｚｆ１およびＺｆ２は、抵抗器、キャパシタ、インダクタ、受動要素の組合せなどの受動要素、および／またはトランジスタ、演算増幅器、能動要素の組合せなどの能動要素を含み得る。そのような代替の例示的な実施形態は本開示の範囲内に入ることが企図される。
【００２８】
[0044]図５に、変換器２１０．１の例示的な実施形態２１０．１．１を示す。図５は、説明の目的で示したものにすぎず、本開示の範囲を図示の特定の例示的な実施形態に限定するものではないことに留意されたい。
【００２９】
[0045]図５において、変換器２１０．１．１はＴＩＡ３１０の例示的な実施形態３１０．１を含む。ＴＩＡ３１０．１は、差動増幅器５３０の差動出力からそれの差動入力への、並列Ｒ−Ｃ回路（たとえば、Ｒ１／Ｃ１およびＲ２／Ｃ２）を介したフィードバックを組み込んだ差動増幅器５３０を含む。ＴＩＡ３１０．１の差動出力電圧３１０ａはＬＰＦ３２０．１に入力される。
【００３０】
[0046]変換器２１０．１．１は増幅器３３０．１の例示的な実施形態３３０．１．１をさらに含む。増幅器３３０．１．１は、図４中のＺｆ１を実装する並列Ｒ−Ｃ回路（たとえば、Ｒ３／Ｃ３）と、図４中のＺｆ２を実装する並列Ｒ−Ｃ回路（たとえば、Ｒ４／Ｃ４）とを含む。
【００３１】
[0047]図６に、ＴＩＡ３１０の代替の例示的な実施形態３１０．２を示す。図６は、説明の目的で示したものにすぎず、本開示の範囲を図示の特定の例示的な実施形態に限定するものではないことに留意されたい。
【００３２】
[0048]図６において、ＴＩＡ３１０．２は２つの直列段６０１、６０２で実装される。第１の段６０１は、それぞれスイッチＳＷ１１およびＳＷ１２を介して差動信号２２０ａの差動ノードに結合された正（＋）入力端子および負（−）入力端子を有する、狭帯域（ＮＢ）増幅器６１０を含む。ＮＢ増幅器６１０は、それぞれスイッチＳＷ４２およびＳＷ４１を介して第２の段６０２の差動入力電圧６０１ａに結合された正（＋）出力端子および負（−）出力端子をも有する。
【００３３】
[0049]第１の段６０１は、それぞれスイッチＳＷ２１およびＳＷ２２を介して差動信号２２０ａの差動ノードに結合された正（＋）入力端子および負（−）入力端子を有する、広帯域（ＷＢ）増幅器６２０をさらに含む。ＷＢ増幅器６２０は、それぞれスイッチＳＷ３２およびＳＷ３１を介して第２の段６０２の差動入力電圧６０１ａに結合された正（＋）出力端子および負（−）出力端子をも有する。図示のスイッチが、ＮＢ増幅器６１０またはＷＢ増幅器６２０のいずれかを第２の段６０２に選択的に結合するために利用され得るように、ＮＢ増幅器６１０とＷＢ増幅器６２０とが並列に結合されることに留意されたい。
【００３４】
[0050]狭帯域（ＮＢ）動作または広帯域（ＷＢ）動作のいずれかのためにＴＩＡ３１０．２を選択的に構成することの特徴が設計のフレキシビリティを有利に拡張することを諒解されよう。特に、ＮＢ増幅器６１０またはＷＢ増幅器６２０の選択は、ＴＩＡ３１０．２が、たとえば、特定の性能要件に従って雑音指数（ＮＦ：noise figure）と帯域幅とがトレードオフを図られ得る、広範囲の適用例に適応することを可能にする。
【００３５】
[0051]２段ＴＩＡ３１０．２の代替の例示的な実施形態は、狭帯域増幅器と広帯域増幅器との間で選択するための他のスイッチング機構（図示せず）、たとえば、３方向または他の多方向スイッチなどに適応し得ることに留意されたい。他の代替の例示的な実施形態（図示せず）は、たとえば、狭帯域増幅器および広帯域増幅器に加えて中帯域増幅器など、３つ以上の周波数範囲をカバーする、並列に結合された第１の段６０１中の３つ以上の増幅器を組み込み得る。他の代替の例示的な実施形態（図示せず）は、直列に連結された２つの段６０１、６０２よりも多い段に容易に適応し得る。そのような代替の例示的な実施形態は本開示の範囲内に入ることが企図される。
【００３６】
[0052]第２の段６０２は、ＴＩＡ３１０．２の差動出力電圧３１０ａに結合される差動出力電圧６０２ａを生成するために第１の段６０１からの差動入力電圧６０１ａを増幅する増幅器（Ａ１）６３０を含む。フィードバックＲ−Ｃ回路（たとえば、Ｒ５／Ｃ５およびＲ６／Ｃ６）は、ＴＩＡ３１０．２にトランスインピーダンス利得を与えるために、第２の段６０２の差動出力電圧６０２ａを第１の段６０１の入力に結合することに留意されたい。
【００３７】
[0053]例示的な実施形態では、フィードバック回路の任意の要素、たとえば、Ｒ５、Ｒ６、Ｃ５、およびＣ６が、ＴＩＡ３１０．２の周波数応答の動的同調を行うために（図６に示されているように）プログラマブルにされ得る。たとえば、Ｃ５およびＣ６は、可変容量を有するバラクタまたはプログラマブルキャパシタバンクであり得る。代替の例示的な実施形態（図示せず）は、固定抵抗およびキャパシタンス値を有するフィードバック回路を組み込み得る。そのような代替の例示的な実施形態は本開示の範囲内に入ることが企図される。
【００３８】
[0054]増幅器６１０、６２０、および６３０は電圧電圧増幅器であり得るが、ＴＩＡ３１０．２について示されているような２段アーキテクチャを利用する代替の例示的な実施形態（図示せず）が、本明細書で説明する原理に照らして容易に導出され得ることに留意されたい。たとえば、ＮＢ増幅器６１０およびＷＢ増幅器６２０は、代替的に、たとえば、それら自体のフィードバック回路をもつスタンドアロントランスインピーダンス増幅器として個々に構成され得る。さらに、代替の例示的な実施形態では、増幅器６３０はスタンドアロントランスインピーダンス増幅器として構成され得、その場合、ＮＢ増幅器６１０およびＷＢ増幅器６２０は、代替的に電流電流増幅器として構成され得る。そのような代替の例示的な実施形態は本開示の範囲内に入ることが企図される。
【００３９】
[0055]図６Ａに、第１の段６０１Ａのための代替帯域幅選択機構を有するトランスインピーダンス増幅器の代替の例示的な実施形態３１０．２Ａを示す。特に、第１の段６０１Ａは、並列に結合されたＮＢ増幅器６１０とＷＢ増幅器６２０とを含み、ここにおいて、帯域幅は、ＮＢ増幅器６１０を制御するオン／オフ制御信号６１０ａと、ＷＢ増幅器６２０を制御するオン／オフ制御信号６１０ｂとを適宜に設定することによって選択され得る。たとえば、第１の段６０１Ａについて狭帯域動作を選択するために、信号６１０ａはＮＢ増幅器６１０をオンにし得、信号６２０ａはＷＢ増幅器６２０をオフにし得る。同様に、第１の段６０１Ａについて広帯域動作を選択するために、信号６１０ａはＮＢ増幅器６１０をオフにし得、信号６２０ａはＷＢ増幅器６２０をオンにし得る。
【００４０】
[0056]代替の例示的な実施形態（図示せず）では、さらに、スイッチング技法が、図６Ａに示された制御信号設定技法と組み合わせられ得ることが諒解されよう。たとえば、ＮＢ増幅器６１０を有効または無効にするためにスイッチＳＷ１１／ＳＷ１２のセットが設置され得、ＷＢ増幅器６２０を有効または無効にするために制御信号６２０ａが供給され得る。そのような代替の例示的な実施形態は本開示の範囲内に入ることが企図される。
【００４１】
[0057]上記で説明した図６および図６Ａの例示的な実施形態では、ＷＢ増幅器６２０は、ＮＢ増幅器６１０の対応するトランジスタデバイスよりも小さい面積を有するトランジスタデバイスを使用して実装され得る。特に、より小さい面積を有するトランジスタは、概して、より小さい関連する寄生キャパシタンスを有し、したがって、より広い帯域幅を有し得ることが諒解されよう。さらに、より大きい面積を有するトランジスタは、概して、低減された１／ｆ雑音とより小さい関連する入力インピーダンスとを有し、これは線形性を有利に改善し得る。
【００４２】
[0058]たとえば、そのようなトランジスタデバイスを実装するためにＭＯＳトランジスタが使用される例示的な実施形態では、ＮＢ増幅器６１０のトランジスタについての積Ｗ・Ｌ（たとえば、ＷはＭＯＳトランジスタのチャネル幅、Ｌはそれのチャネル長さ）は、ＷＢ増幅器６２０のトランジスタについてのそのような積よりも大きくなり得る。一方、ＮＢ増幅器６１０におけるトランジスタについての比Ｗ／Ｌは、ＷＢ増幅器６２０におけるトランジスタについての比Ｗ／Ｌに等しくなり得るか、または代替的に、そのような比は等しくなる必要はない。
【００４３】
[0059]図６Ｂに、第１の段６０１Ｂのためのハイブリッド帯域幅選択機構を有するトランスインピーダンス増幅器の代替の例示的な実施形態３１０．２Ｂを示す。特に、ＮＢ増幅器６１０は、スイッチＳＷ１１、ＳＷ１２、ＳＷ４１、ＳＷ４２を使用してオンまたはオフにされ得、ＷＢ増幅器６２０は、オン／オフ制御信号６２０ａを使用してオンまたはオフにされ得る。第１の段６０１Ｂでは、たとえば、ＮＢ増幅器６１０に関連するより大きい寄生キャパシタンスは、ＮＢ増幅器６１０がオフにされたとき、回路から有利に分離され得るが、ＷＢ増幅器６２０がオフにされたときの、ＷＢ増幅器６２０に関連するより小さい寄生キャパシタンスは、制御信号６２０ａを供給することに関連するより単純な設計のために許容され得ることが諒解されよう。
【００４４】
[0060]図７に、本開示による技法を利用する受信機の例示的な実施形態７００を示す。図７は、説明の目的で示したものにすぎず、本開示の範囲を図示の特定の例示的な実施形態に限定するものではないことに留意されたい。
【００４５】
[0061]図７において、受信機７００は、受信ＲＦ信号入力を増幅するＬＮＡ１５２を組み込む。ＬＮＡ１５２の出力は、たとえば、１次巻線Ｌ１からの信号を２次巻線Ｌ２に相互結合するトランスフォーマを含み得るバラン７１０に結合される。バラン７１０は、ＬＮＡ１５２のシングルエンド出力を、ミキサ２２０によって差動ＬＯ信号と混合するために差動ＲＦ信号に変換する。ミキサ２２０の差動出力信号２２０ａは、スイッチＳＷ７１とＳＷ７２とを含むＲ−Ｃネットワーク（たとえば、ＲＴＸ１／ＣＴＸ１およびＲＴＸ２／ＣＴＸ２）を介して変換器２１０．１．２に結合される。例示的な実施形態では、スイッチＳＷ７１およびＳＷ７２は、広帯域（ＷＢ）動作が選択されたときに開かれ得る。変換器２１０．１．２に適用される技法の動作原理は、図４〜図６に関する上記での説明に照らして明らかであり、したがって、それらの説明は以下で省略されることが諒解されよう。
【００４６】
[0062]図８に、本開示による技法を利用する同相（Ｉ）および直交（Ｑ）ダウンコンバージョン経路に適応するトランシーバＩＣの一部分の例示的な実施形態８００を示す。図８は、説明の目的で示したものにすぎず、本開示の範囲を図示の特定の例示的な実施形態に限定するものではないことに留意されたい。
【００４７】
[0063]それぞれシングルエンド電圧出力ＶｏｕｔＩ、ＶｏｕｔＱを生成するために、差動ベースバンド信号８０１Ｉ、８０１Ｑが、それぞれ差動シングルエンド変換器２１０．１Ｉ、２１０．１Ｑに供給される。たとえば、同相（Ｉ）および直交（Ｑ）ベースバンド信号８０１Ｉ、８０１Ｑを生成するためにＲＦ信号をダウンコンバートするための回路は、説明しやすいように図８から省略されていることに留意されたい。例示的な実施形態では、変換器２１０．１Ｉ、２１０．１Ｑのいずれかまたは両方は、たとえば、図２〜図７に関する、そのような変換器を実装するための上記で説明した技法のうちのいずれかを使用して実装され得る。トランシーバＩＣ８００は、他のオフチップ回路と、たとえば、図１に示されたようなデータプロセッサ１１０を含むベースバンドＩＣとインターフェースするために、それぞれ電圧ＶｏｕｔＩおよびＶｏｕｔＱの各々のための１つの出力ピンＢＢ＿ＩまたはＢＢ＿Ｑを備え得ることに留意されたい。このようにして、トランシーバＩＣ８００のピンカウントが低減され得、したがって、トランシーバＩＣ８００と（図８に示されていない）ベースバンドＩＣとの間のインターフェースを簡略化し、さらに、両方のＩＣのためのパッケージサイズを低減する。
【００４８】
[0064]いくつかの例示的な実施形態では、本開示の技法は、キャリアアグリゲーションをサポートするように設計された回路に適用され得る。たとえば、４つのダウンリンクキャリアの同時受信処理に適応するために、４つの別個のベースバンドフィルタ出力（各出力が同相Ｉ端子と直交Ｑ端子とをさらに含む）がＲＦ  ＩＣとベースバンドＩＣとの間のインターフェースにおいて設置されることが必要であろう。各信号が差動である場合、これは、合計で４（キャリア）×４（差動ＩおよびＱ）、つまり１６個の出力ピンになるであろう。本開示のシングルエンド信号設計技法を各キャリアのためのダウンコンバージョン信号経路に適用することによって、４（キャリア）×２（シングルエンドＩおよびＱ）、つまり８個の出力ピンのみが必要とされるであろう。出力ピンを１／２に低減することはパッケージサイズとコストとを有利に低減する。
【００４９】
[0065]図９に、ＴＩＡ３１０．２のためのトランジスタレベル実装形態の例示的な実施形態３１０．２．１を示す。図９は、説明の目的で示したものにすぎず、本開示の範囲を図示の特定の例示的な実施形態に限定するものではないことに留意されたい。さらに、たとえば、図７中のＲ５、Ｃ５、Ｒ６、およびＣ６に対応するフィードバック回路は、説明しやすいように以下の図９、図１０、および図１１から省略されていることに留意されたい。
【００５０】
[0066]図９において、並列に結合された第１のカスコード入力部分９１０と第２のカスコード入力部分９２０とをもつ並列結合帯域幅選択可能増幅器が実装される。部分９１０、９２０にバイアス電流を供給するために、部分９１０と部分９２０の両方にバイアス電流源ＩＢＩＡＳが結合される。部分９１０、９２０の各々は、ＴＩＡ３１０．２．１について狭帯域機能または広帯域機能のいずれかから選択するための、図６に関して上記で説明したスイッチを機能的に実装するために、複数のスイッチ（たとえば、部分９１０のためのＳＷ１、ＳＷ２、ＳＷ５、ＳＷ６、および部分９２０のためのＳＷ３、ＳＷ４、ＳＷ７、ＳＷ８）をさらに備える。上記で説明した技法によれば、部分９１０、９２０中のトランジスタのＷおよびＬパラメータは、その部分が狭帯域動作のために設計されたのか、広帯域動作のために設計されたのかに応じて、それぞれ適宜に選定され得る。部分９１０、９２０は単一の負荷９３０．１を共有し、差動信号３１０ａを生成するために、差動出力電圧ＤｉｆｆＯｕｔが緩衝増幅器６３０に結合される。
【００５１】
[0067]図１０に、ＴＩＡ３１０．２の代替の例示的な実施形態３１０．２．２を示す。図１０は、説明の目的で示したものにすぎず、本開示の範囲を図示の特定の例示的な実施形態に限定するものではないことに留意されたい。図１０において、ＴＩＡ３１０．２．２は、それぞれ部分９１０、９２０に結合された２つのバイアス電流源ＩＢＩＡＳ１、ＩＢＩＡＳ２を含む。このようにして電流源を分離することはＷＢおよび／またはＮＢ増幅器のコモンモード除去を有利に改善し得ることが諒解されよう。
【００５２】
[0068]図示の例示的な実施形態３１０．２．２では、オン／オフ制御信号６１０ａがＩＢＩＡＳ１に結合され、オン／オフ制御信号６２０ａがＩＢＩＡＳ２に結合される。制御信号設定に従ってそれぞれのバイアス電流源をオンまたはオフにすることは、図６Ａに関して上記で説明した帯域幅制御信号６１０ａ、６２０ａを実装するための簡単な方法を有利に与えることが諒解されよう。また、いくつかの代替の例示的な実施形態では、たとえば、図６のＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２２などのスイッチが帯域幅を選択するために設置される例示的な実施形態では、バイアス電流源ＩＢＩＡＳ１、ＩＢＩＡＳ２へのそのような制御信号の供給は随意であることが諒解されよう。そのような代替の例示的な実施形態は本開示の範囲内に入ることが企図される。
【００５３】
[0069]図１１に、ＴＩＡ３１０．２のさらなる例示的な実施形態３１０．２．３を示す。図１１は、説明の目的で示したものにすぎず、本開示の範囲を図示の特定の例示的な実施形態に限定するものではないことに留意されたい。図１１において、ＴＩＡ３１０．２．３は、それぞれ部分９１０、９２０に結合された別個の能動負荷１１１０、１１２０をもつ負荷９３０．２を含む。別個の負荷１１１０、１１２０の設置はＷＢ動作モードとＮＢ動作モードとの間のより平衡した利得特性を有利に与え得ることが諒解されよう。さらに、別個の能動負荷１１１０、１１２０を設置することは、各部分について負荷寄生要素を有利に低減し、帯域幅を改善し得る。
【００５４】
[0070]図９、図１０、および図１１は本開示の範囲を図示の特定のトランジスタレベルトポロジーに限定するものではないことに留意されたい。当業者は、当技術分野で知られている原理を使用してＴＩＡ３１０．２中の回路を容易に変更し得る。たとえば、ＰＭＯＳ入力デバイスではなくＮＭＯＳ入力デバイスが選定され得、入力段は、カスコード段である必要はなく、単に共通ソース設計に基づき得、増幅器は、当技術分野で知られている「フォールデッドカスコード」トポロジーを使用して構成され得るなどである。そのような代替の例示的な実施形態は本開示の範囲内に入ることが企図される。
【００５５】
[0071]図１２に、本開示による方法の例示的な実施形態を示す。図１２は、本開示の範囲を図示の特定の方法に限定するものではないことに留意されたい。
【００５６】
[0072]図１２において、ブロック１２１０において、ベースバンド差動信号をシングルエンド出力電圧に変換する。
【００５７】
[0073]ブロック１２２０において、シングルエンド出力電圧を出力ピンに結合する。
【００５８】
[0074]図１３に、増幅器をバイパスするための技法を組み込んだ変換器の代替の例示的な実施形態２１０．１．３を示す。図示の例示的な実施形態では、変換器２１０．１．３の増幅器３３０．１．３は、たとえば、変換器２１０．１．３の不要な電力消費を低減するために、必要でないとき、制御信号に基づいて選択的にバイパスされ得る。本明細書で説明するように選択可能なバイパスモードを与えることによって、変換器２１０．１．３は、増幅器３３０．１．３によって与えられる追加の利得が必要とされないとき、より低い電力消費のために有利に最適化され得ることが諒解されよう。
【００５９】
[0075]図１３において、変換器２１０．１．３は、増幅器３３０．１．３に結合されたＬＰＦ３２０．１に結合されたＴＩＡ３１０．３を含む。ＴＩＡ３１０．３は、バイパス制御信号ＢＰに結合された増幅器（Ａ１）６３０を含む。いくつかの例示的な実施形態では、バイパス制御信号ＢＰは増幅器６３０を選択的にオンまたはオフにし得る。ＴＩＡ３１０．３は、フィードバック回路Ｒ５／Ｃ５を増幅器６３０の負（−）出力端子に結合するスイッチＳＷ１３１１と、フィードバック回路Ｒ６／Ｃ６を増幅器６３０の正（＋）出力端子に結合するスイッチＳＷ１３１２とをさらに含む。
【００６０】
[0076]例示的な実施形態では、スイッチＳＷ１３１１は、ＴＩＡ３１０．３の差動信号経路に平衡特性を与える常時オン（図１３では「ＯＮ」と説明的に示された）スイッチであり得る。スイッチＳＷ１３１２はバイパス制御信号ＢＰの逆ＢＰ’によって制御される。具体的には、スイッチＳＷ１３１２は、ＢＰ’が「真」または「高」である（およびＢＰが「偽」または「低」である）ときに閉じられ得、ＢＰ’が「偽」または「低」である（およびＢＰが「真」または「高」である）ときに開かれ得る。
【００６１】
[0077]図１３にさらに示されているように、変換器２１０．１．３は、ＴＩＡ３１０．３の出力端子を変換器２１０．１．３の出力電圧Ｖｏｕｔに直接、選択的に結合するスイッチＳＷ１３１７をさらに含む。スイッチＳＷ１３１７はＢＰによって制御される。具体的には、スイッチＳＷ１３１７は、ＢＰが真であるときに閉じられ得、ＢＰが低であるときに開かれ得る。変換器２１０．１．３は、増幅器３３０．１．３の並列ＲＣ回路Ｒ３／Ｃ３をバイアス電圧ＶＢ１に結合するスイッチＳＷ１３１５をさらに含む。スイッチＳＷ１３１５はＢＰ’によって制御される。具体的には、スイッチＳＷ１３１５は、ＢＰ’が高であるときに閉じられ得、ＢＰ’が低であるときに開かれ得る。
【００６２】
[0078]ＳＷ１３１７を閉じること（および上記で説明したように他のバイパススイッチをさらに構成すること）によって、完全差動ＴＩＡ３１０．３の単出力が変換器２１０．１．３のシングルエンド出力電圧Ｖｏｕｔに直接結合されることが諒解されよう。この技法を利用するいくつかの例示的な実施形態では、Ｖｏｕｔ中のコモンモード雑音を許容できるレベルに維持するために、当技術分野で知られているＴＩＡ３１０．３のコモンモード除去を改善するための技法（たとえば、改善されたコモンモードフィードバック技法）が利用され得る。代替的に、受信機のコモンモード除去要件が緩やかであるいくつかの例示的な実施形態では、ＴＩＡ３１０．３のコモンモード除去を改善するための明示的技法は利用される必要がない。そのような代替の例示的な実施形態は本開示の範囲内に入ることが企図される。
【００６３】
[0079]上記で説明した技法によれば、変換器２１０．１．３は、バイパス制御信号ＢＰ、およびしたがってＢＰ’を設定することによって、増幅器３３０．１．３を選択的にバイパスするように構成され得る。たとえば、ＢＰが、バイパスモードがオンにされることを示す「高」に設定されたとき、増幅器６３０の負（−）出力端子は変換器２１０．１．３の出力電圧Ｖｏｕｔに直接結合される。このモードをサポートして、ＳＷ１３１２は、増幅器６３０からフィードバック回路Ｒ６／Ｃ６を分離するために開かれ、Ｒ６／Ｃ６は代わりに固定バイアス電圧ＶＢ２に結合される。さらに、ＳＷ１３１５はバイアス電圧ＶＢ１から並列ＲＣ回路Ｒ３／Ｃ３を分離する。代替的に、ＢＰが、バイパスモードがオフにされることを示す「低」に設定されたとき、変換器２１０．１．３は、たとえば、図７に示された変換器２１０．１．２と同様に機能するように構成される。例示的な実施形態では、ＶＢ１およびＶＢ２は同じ電圧に対応し得る。
【００６４】
[0080]図１３にはさらに、ＬＰＦ３２０．１のシングルエンド出力を変換器２１０．１．３のシングルエンド出力電圧Ｖｏｕｔに結合するように選択的に構成され得るスイッチＳＷ１３１８、ＳＷ１３１９が示されている。具体的には、バイパスモードでは、ＳＷ１３１９は、ＬＰＦ３２０．１の出力をシングルエンド出力電圧Ｖｏｕｔに結合するために閉じられ得る（およびＳＷ１３１７は開かれ得る）。さらに、ＳＷ１３１８は、ＬＰＦ３２０．１の別の端子を接地に選択的に接地するために閉じられ得る。
【００６５】
[0081]すべてのバイパススイッチ（たとえば、図１３中のバイパス制御信号「ＢＰ」によって制御されるスイッチ）がすべての例示的な実施形態において同時に設置される必要はないことが諒解されよう。たとえば、代替の例示的な実施形態は、たとえば、ＳＷ１３１７を完全に省略して、そのようなバイパススイッチのサブセットのみを組み込み得る。さらに、代替の例示的な実施形態は、増幅器Ａ１  ６３０を、制御信号ＢＰによって選択的に有効または無効にされるように構成する必要がない。そのような代替の例示的な実施形態は本開示の範囲内に入ることが企図される。
【００６６】
[0082]図１３中のスイッチに結合された特定のバイパス制御信号（たとえば、ＢＰまたはＢＰ’）の表示は、説明の目的で示したものにすぎず、本開示の範囲を図示のスイッチを制御する特定の様式に限定するものではないことにさらに留意されたい。代替の例示的な実施形態では、バイパススイッチは、増幅器３３０がバイパスされる１つまたは複数のモード中に代替的に構成され得る。たとえば、バイパスモードの第１の代替の例示的な実施形態では、ＳＷ１３１６は閉じられ、ＳＷ１３１２は開かれ、ＳＷ１３１８は閉じられ、ＳＷ１３１５は開かれ、ＳＷ１３１７またはＳＷ１３１９のいずれかが閉じられる。バイパスモードの第２の代替の例示的な実施形態では、ＳＷ１３１６は開かれ、ＳＷ１３１２は閉じられ、ＳＷ１３１８は開かれ、ＳＷ１３１５は開かれ、ＳＷ１３１７またはＳＷ１３１９のいずれかが閉じられる。バイパスモードのそのような代替の例示的な実施形態は本開示の範囲内に入ることが企図される。
【００６７】
[0083]例示的な実施形態では、変換器２１０．１．３は、変換器２１０．１．３への入力において「電圧モード」受動ミキサ、たとえば、上記で説明したミキサ２２０の電圧モード受動バージョンに結合されるように設計され得る。特に、たとえば、２次入力インターセプトポイント（または「ＩＩＰ２」）によって決定された受信機線形性のための要件が緩やかであり得る、いくつかの適用例では、変換器２１０．１．３によって与えられるバイパスモードは、許容できる性能を維持しながら、受信機のためのシングルエンド出力信号を有利に供給し得る。たとえば、全地球測位システム（または「ＧＰＳ」）のための受信機では、ＩＩＰ２は、ＬＮＡ出力において減衰される帯域外ジャマーによって支配され得、したがって、変換器２１０．１．３によるミキサ出力負荷不平衡に起因する受信機性能への影響が、そのような場合、ごく少なくなり得るので、電圧モードミキサは、シングルエンド出力ピンをもつロバストな受信機を与えるために差動シングルエンド変換器２１０．１．３と組み合わせられ得る。
【００６８】
[0084]例示的な実施形態では、本開示の技法は、任意のタイプの技術、たとえば、ワイドエリアネットワーク（ＷＡＮ）、ローカルエリアネットワーク（ＬＡＮ）、ＧＰＳなどのためのワイヤレス規格をサポートする受信機に適用され得る。
【００６９】
[0085]図１４に、処理ブロック３０１の代替の例示的な実施形態３０１．２を示す。処理ブロック３０１．２は、ＬＰＦ３２０．２と増幅器３３０．１とを含み、ＬＰＦ３２０．２は、Ｃ１１のシングルエンド端子を接地に結合するキャパシタＣ１４１、Ｃ１４２をさらに含む。例示的な実施形態では、Ｃ１４１およびＣ１４２の値は互いに等しくなり得る。代替の例示的な実施形態（図示せず）では、Ｃ１１はＬＰＦ３２０．２から省略され得る。
【００７０】
[0086]図１５に、本開示による装置の代替の例示的な実施形態１５００を示す。図１５において、装置１５００は、差動信号１５０１をシングルエンド出力電圧Ｖｏｕｔに変換するように構成されたベースバンド増幅器２１０．１と、シングルエンド出力電圧に結合された出力ピンとを含む。
【００７１】
[0087]図１６に、本開示による装置の代替の例示的な実施形態１６００を示す。図１６において、装置１６００は、第１の差動電圧３２０ａを生成するために差動信号３１０ａをフィルタ処理するように構成されたローパスフィルタ３２０と、第１の差動電圧３２０ａからシングルエンド出力電圧Ｖｏｕｔを生成するように構成された増幅器（Ａｍｐ）３３０とを含む。
【００７２】
[0088]本明細書および特許請求の範囲において、ある要素が別の要素に「接続」または「結合」されていると言及されるとき、その要素はその別の要素に直接接続または結合され得るか、あるいは介在要素が存在し得ることを理解されよう。対照的に、ある要素が別の要素に「直接接続」または「直接結合」されていると言及されるとき、介在要素は存在しない。さらに、ある要素が別の要素に「電気的に結合」されていると言及されるとき、それは、そのような要素間に低抵抗の経路が存在することを示し、ある要素が別の要素に単に「結合」されていると言及されるとき、そのような要素間に低抵抗の経路があることもないこともある。
【００７３】
[0089]情報および信号は多種多様な技術および技法のいずれかを使用して表され得ることを、当業者は理解されよう。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁性粒子、光場または光学粒子、あるいはそれらの任意の組合せによって表され得る。
【００７４】
[0090]さらに、本明細書で開示した例示的な態様に関して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、またはその両方の組合せとして実装され得ることを、当業者は諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップについて、上記では概してそれらの機能に関して説明した。そのような機能がハードウェアとして実装されるか、ソフトウェアとして実装されるかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本発明の例示的な態様の範囲からの逸脱を生じるものと解釈されるべきではない。
【００７５】
[0091]本明細書で開示した例示的な態様に関して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装され得る。
【００７６】
[0092]本明細書で開示した例示的な態様に関して説明した方法またはアルゴリズムのステップは、ハードウェアで直接実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその２つの組合せで実施され得る。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取り専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ（登録商標））、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体中に常駐し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体であり得る。プロセッサおよび記憶媒体はＡＳＩＣ中に常駐し得る。ＡＳＩＣはユーザ端末中に常駐し得る。代替として、プロセッサおよび記憶媒体は、ユーザ端末中に個別構成要素として常駐し得る。
【００７７】
[0093]１つまたは複数の例示的な態様では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体とコンピュータ通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびＢｌｕ−Ｒａｙ（登録商標）ディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。
【００７８】
[0094]開示した例示的な態様の以上の説明は、当業者が本発明を製作または使用することができるようにするために提供したものである。これらの例示的な態様への様々な修正は当業者には容易に明らかになり、本明細書で定義した一般原理は、本発明の趣旨または範囲から逸脱することなく他の例示的な態様に適用され得る。したがって、本開示は、本明細書で示した例示的な態様に限定されるものではなく、本明細書で開示した原理および新規の特徴に一致する最も広い範囲を与えられるべきである。
【図１】
2016532333.tif 000003
【図２】
2016532333.tif 000004
【図３】
2016532333.tif 000005
【図４】
2016532333.tif 000006
【図５】
2016532333.tif 000007
【図６】
2016532333.tif 000008
【図６Ａ】
2016532333.tif 000009
【図６Ｂ】
2016532333.tif 000010
【図７】
2016532333.tif 000011
【図８】
2016532333.tif 000012
【図９】
2016532333.tif 000013
【図１０】
2016532333.tif 000014
【図１１】
2016532333.tif 000015
【図１２】
2016532333.tif 000016
【図１３】
2016532333.tif 000017
【図１４】
2016532333.tif 000018
【図１５】
2016532333.tif 000019
【図１６】
2016532333.tif 000020
【手続補正書】
【提出日】平成28年6月29日(2016.6.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
差動電流信号をシングルエンド出力電圧に変換するように構成されたベースバンド増幅器と、前記ベースバンド増幅器は、前記差動電流信号から第１の差動電圧を生成するように構成されたトランスインピーダンス増幅器を備え、前記トランスインピーダンス増幅器は、第１の帯域および第２の帯域から選択可能な帯域幅を有する、
前記シングルエンド出力電圧に結合された出力ピンとを備える装置。
【請求項２】
前記ベースバンド増幅器が、
第２の差動電圧を生成するために前記第１の差動電圧をフィルタ処理するように構成されたローパスフィルタと、
前記第２の差動電圧から前記シングルエンド出力電圧を生成するように構成された増幅器とをさらに備える、請求項１に記載の装置。
【請求項３】
前記トランスインピーダンス増幅器が、前記差動電流信号から前記第１の差動電圧を生成するように構成された差動増幅器をさらに備え、
前記ローパスフィルタが、前記ローパスフィルタのシングルエンド端子を接地に結合するキャパシタをさらに備える、請求項２に記載の装置。
【請求項４】
前記トランスインピーダンス増幅器は、狭帯域増幅器と広帯域増幅器とを備え、ここにおいて、前記狭帯域増幅器の各々と前記広帯域増幅器の各々がトランジスタ入力段を備え、狭帯域増幅器トランジスタ入力段の面積が広帯域増幅器トランジスタ入力段の面積よりも大きい、請求項３に記載の装置。
【請求項５】
前記狭帯域増幅器トランジスタ入力段と前記広帯域増幅器トランジスタ入力段とに結合された単一の電流源と、
前記狭帯域増幅器トランジスタ入力段と前記広帯域増幅器トランジスタ入力段とに結合された単一の負荷とをさらに備える、請求項４に記載の装置。
【請求項６】
前記狭帯域増幅器トランジスタ入力段に結合された第１の電流源と、前記第１の電流源は、第１の制御信号設定に応答してオンまたはオフにされるように構成可能である、
前記広帯域増幅器トランジスタ入力段に結合された第２の電流源と、前記第２の電流源は、第２の制御信号設定に応答してオンまたはオフにされるように構成可能である、
前記狭帯域増幅器トランジスタ入力段に結合された第１の負荷と、
前記広帯域増幅器トランジスタ入力段に結合された第２の負荷とをさらに備える、請求項４に記載の装置。
【請求項７】
前記第２の差動電圧から前記シングルエンド出力電圧を生成するように構成される前記増幅器を選択的にバイパスするための複数のスイッチをさらに備える、請求項２に記載の装置。
【請求項８】
前記複数のスイッチが、前記第１の差動電圧のシングルエンド電圧を前記ベースバンド増幅器の前記シングルエンド出力電圧に直接、選択的に結合するスイッチを備える、請求項７に記載の装置。
【請求項９】
前記複数のスイッチが、
前記ローパスフィルタの第１のシングルエンド電圧を前記ベースバンド増幅器の前記シングルエンド出力電圧に直接、選択的に結合する第１のスイッチと、
前記ローパスフィルタの第２のシングルエンド電圧を接地に選択的に結合する第２のスイッチとを備える、請求項７に記載の装置。
【請求項１０】
前記ベースバンド増幅器が同相ベースバンド増幅器であり、ここにおいて、前記シングルエンド出力電圧が同相出力電圧であり、前記装置が、
第２の差動電流信号をシングルエンド直交出力電圧に変換するように構成された直交ベースバンド増幅器と、
前記シングルエンド直交出力電圧に結合された直交出力ピンとをさらに備える、請求項１に記載の装置。
【請求項１１】
前記トランスインピーダンス増幅器が、選択的に構成可能な抵抗または選択的に構成可能なキャパシタンスを有するフィードバックネットワークを備える、請求項１に記載の装置。
【請求項１２】
前記ベースバンド増幅器が、選択的に構成可能な周波数応答を有する、請求項１に記載の装置。
【請求項１３】
前記ベースバンド増幅器の前記差動電流信号に結合された出力を有する電流モード受動ミキサをさらに備える、請求項１に記載の装置。
【請求項１４】
キャリアアグリゲーションシステムの各キャリアのための同相ベースバンド増幅器と、
前記キャリアアグリゲーションシステムの各キャリアのための直交ベースバンド増幅器とをさらに備え、
前記ベースバンド増幅器は、前記キャリアアグリゲーションシステムの第１のキャリアに関連する、請求項１に記載の装置。
【請求項１５】
前記第１の帯域は狭帯域を含み、前記第２の帯域は広帯域を含む、請求項１に記載の装置。
【請求項１６】
第１の差動電圧を生成するために差動信号をフィルタ処理するように構成されたローパスフィルタと、
前記第１の差動電圧からシングルエンド出力電圧を生成するように構成された増幅器と、
前記第１の差動電圧から前記シングルエンド出力電圧を生成するように構成される前記増幅器を選択的にバイパスするための複数のスイッチとを備える装置。
【請求項１７】
前記ローパスフィルタが、
前記差動信号のノードと前記第１の差動電圧のノードとの間に直列に結合された抵抗器と、
前記抵抗器の第１の抵抗器を前記抵抗器の第２の抵抗器に結合する少なくとも１つのキャパシタとを備える、請求項１６に記載の装置。
【請求項１８】
前記少なくとも１つのキャパシタが、第１の構成可能なインピーダンスを有する第１のプログラマブル要素を含み、前記抵抗器のうちの少なくとも１つの抵抗器が、第２の構成可能なインピーダンスを有する第２のプログラマブル要素を含む、請求項１７に記載の装置。
【請求項１９】
前記ローパスフィルタが抵抗−キャパシタンスネットワークを備え、前記増幅器が正および負入力端子を備え、ここにおいて、前記増幅器の負入力端子が第１のインピーダンスによって第１のバイアス電圧に結合され、前記増幅器の正入力端子が第２のインピーダンスによって前記シングルエンド出力電圧に結合される、請求項１８に記載の装置。
【請求項２０】
前記複数のスイッチが、前記第１の差動電圧のシングルエンド電圧を前記増幅器の前記シングルエンド出力電圧に直接、選択的に結合するスイッチを備える、請求項１６に記載の装置。
【請求項２１】
前記複数のスイッチが、
前記ローパスフィルタの第１のシングルエンド電圧を前記増幅器の前記シングルエンド出力電圧に直接、選択的に結合する第１のスイッチと、
前記ローパスフィルタの第２のシングルエンド電圧を接地に選択的に結合する第２のスイッチとを備える、請求項１６に記載の装置。
【請求項２２】
ベースバンド差動電流信号をシングルエンド出力電圧に変換するための手段と、変換するための前記手段は、前記差動電流信号から第１の差動電圧を生成するための手段を備え、前記第１の差動電圧を生成するための前記手段は、第１の帯域および第２の帯域から選択可能な帯域幅を有する、
前記シングルエンド出力電圧を出力ピンに結合するための手段とを備える装置。
【請求項２３】
変換するための前記手段が、
第２の差動電圧を生成するために前記第１の差動電圧をフィルタ処理するための手段と、
前記第２の差動電圧から前記シングルエンド出力電圧を生成するための手段とを備える、請求項２２に記載の装置。
【請求項２４】
第１の差動電圧を生成するために差動信号をフィルタ処理するための手段と、
前記第１の差動電圧からシングルエンド出力電圧を生成するための手段と、
前記シングルエンド出力電圧を生成するための前記手段を選択的にバイパスするための手段とを備える、装置。
【請求項２５】
フィルタ処理するための前記手段が、前記フィルタ処理の帯域幅を選択するための手段を備える、請求項２４に記載の装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
[0094]開示した例示的な態様の以上の説明は、当業者が本発明を製作または使用することができるようにするために提供したものである。これらの例示的な態様への様々な修正は当業者には容易に明らかになり、本明細書で定義した一般原理は、本発明の趣旨または範囲から逸脱することなく他の例示的な態様に適用され得る。したがって、本開示は、本明細書で示した例示的な態様に限定されるものではなく、本明細書で開示した原理および新規の特徴に一致する最も広い範囲を与えられるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
差動信号をシングルエンド出力電圧に変換するように構成されたベースバンド増幅器と、
前記シングルエンド出力電圧に結合された出力ピンとを備える装置。
［Ｃ２］
前記ベースバンド増幅器が、
前記差動信号から第１の差動電圧を生成するように構成されたトランスインピーダンス増幅器と、
第２の差動電圧を生成するために前記第１の差動電圧をフィルタ処理するように構成されたローパスフィルタと、
前記第２の差動電圧から前記シングルエンド出力電圧を生成するように構成された増幅器とを備える、Ｃ１に記載の装置。
［Ｃ３］
前記差動信号が差動電流を備え、前記トランスインピーダンス増幅器が、
前記差動電流から差動電圧を生成するように構成された差動増幅器をさらに備え、
前記ローパスフィルタが、前記ローパスフィルタのシングルエンド端子を接地に結合するキャパシタをさらに備える、Ｃ２に記載の装置。
［Ｃ４］
前記差動信号が差動電流を備え、前記トランスインピーダンス増幅器が狭帯域（ＮＢ）および広帯域（ＷＢ）から選択可能な帯域幅を有する、Ｃ２に記載の装置。
［Ｃ５］
前記トランスインピーダンス増幅器は、各々がトランジスタ入力段を備える、ＮＢ増幅器とＷＢ増幅器とを備え、ここにおいて、前記ＮＢトランジスタ入力段の面積が前記ＷＢトランジスタ入力段の面積よりも大きい、Ｃ４に記載の装置。
［Ｃ６］
前記ＮＢトランジスタ入力段と前記ＷＢトランジスタ入力段とに結合された単一の電流源と、前記ＮＢトランジスタ入力段と前記ＷＢトランジスタ入力段とに結合された単一の負荷とをさらに備える、Ｃ５に記載の装置。
［Ｃ７］
前記ＮＢトランジスタ入力段および前記ＷＢトランジスタ入力段の各々のための別個の電流源と、前記ＮＢトランジスタ入力段および前記ＷＢトランジスタ入力段の各々のための別個の負荷とをさらに備え、ここにおいて、前記別個の電流源の各々が、制御信号設定に応答してオンまたはオフにされるように構成可能である、Ｃ５に記載の装置。
［Ｃ８］
前記ベースバンド増幅器が同相（Ｉ）ベースバンド増幅器であり、前記シングルエンド出力電圧がＩ出力電圧であり、前記装置が、
差動信号をシングルエンドＱ出力電圧に変換するように構成された直交（Ｑ）ベースバンド増幅器と、
前記シングルエンドＱ出力電圧に結合されたＱ出力ピンとをさらに備え、
前記装置が、キャリアアグリゲーションシステムの各キャリアのためのＩベースバンド増幅器とＱベースバンド増幅器とをさらに備える、Ｃ１に記載の装置。
［Ｃ９］
前記トランスインピーダンス増幅器が、選択的に構成可能な抵抗またはキャパシタンスを有するフィードバックネットワークを備える、Ｃ２に記載の装置。
［Ｃ１０］
前記ベースバンド増幅器が、選択的に構成可能な周波数応答を有する、Ｃ１に記載の装置。
［Ｃ１１］
前記第２の差動電圧から前記シングルエンド出力電圧を生成するように構成された前記増幅器を選択的にバイパスするための複数のスイッチをさらに備える、Ｃ２に記載の装置。
［Ｃ１２］
前記複数のスイッチが、前記第１の差動電圧のシングルエンド電圧を前記ベースバンド増幅器の前記シングルエンド出力電圧に直接、選択的に結合するスイッチを備える、Ｃ１１に記載の装置。
［Ｃ１３］
前記複数のスイッチが、
前記ローパスフィルタの第１のシングルエンド電圧を前記ベースバンド増幅器の前記シングルエンド出力電圧に直接、選択的に結合するスイッチと、
前記ローパスフィルタの第２のシングルエンド電圧を接地に選択的に結合するスイッチとを備える、Ｃ１１に記載の装置。
［Ｃ１４］
前記ベースバンド増幅器の前記差動信号に結合された出力を有する電流モード受動ミキサをさらに備える、Ｃ１に記載の装置。
［Ｃ１５］
第１の差動電圧を生成するために差動信号をフィルタ処理するように構成されたローパスフィルタと、
前記第１の差動電圧からシングルエンド出力電圧を生成するように構成された増幅器とを備える装置。
［Ｃ１６］
前記ローパスフィルタが、
前記差動信号のノードと前記第１の差動電圧のノードとの間に直列に結合された抵抗器と、
前記抵抗器を互いに結合する少なくとも１つのキャパシタとを備える、Ｃ１５に記載の装置。
［Ｃ１７］
前記少なくとも１つのキャパシタおよび抵抗器のうちの少なくとも１つが、構成可能なインピーダンスを有するプログラマブル要素を備える、Ｃ１６に記載の装置。
［Ｃ１８］
前記第１の差動電圧から前記シングルエンド出力電圧を生成するように構成された前記増幅器を選択的にバイパスするための複数のスイッチをさらに備える、Ｃ１５に記載の装置。
［Ｃ１９］
前記複数のスイッチが、前記第１の差動電圧のシングルエンド電圧を前記増幅器の前記シングルエンド出力電圧に直接、選択的に結合するスイッチを備える、Ｃ１８に記載の装置。
［Ｃ２０］
前記複数のスイッチが、
前記ローパスフィルタの第１のシングルエンド電圧を前記増幅器の前記シングルエンド出力電圧に直接、選択的に結合するスイッチと、
前記ローパスフィルタの第２のシングルエンド電圧を接地に選択的に結合するスイッチとを備える、Ｃ１８に記載の装置。
［Ｃ２１］
前記ローパスフィルタがＲ−Ｃネットワークを備え、前記増幅器が正および負入力端子を備え、ここにおいて、前記負入力端子が第１のインピーダンスによって第１のバイアス電圧に結合され、前記正入力端子が第２のインピーダンスによって前記シングルエンド出力電圧に結合される、Ｃ１７に記載の装置。
［Ｃ２２］
ベースバンド差動信号をシングルエンド出力電圧に変換するための手段と、
前記シングルエンド出力電圧を出力ピンに結合するための手段とを備える装置。
［Ｃ２３］
変換するための前記手段が、
前記差動信号から第１の差動電圧を生成するための手段と、
第２の差動電圧を生成するために前記第１の差動電圧をフィルタ処理するための手段と、
前記第２の差動電圧から前記シングルエンド出力電圧を生成するための手段とを備える、Ｃ２２に記載の装置。
［Ｃ２４］
第１の差動電圧を生成するために差動信号をフィルタ処理するための手段と、
前記第１の差動電圧からシングルエンド出力電圧を生成するための手段とを備える、装置。
［Ｃ２５］
フィルタ処理するための前記手段が、前記フィルタ処理の帯域幅を選択するための手段を備える、Ｃ２４に記載の装置。
【国際調査報告】
2016532333.tif 000021
2016532333.tif 000022
2016532333.tif 000023
2016532333.tif 000024
2016532333.tif 000025