(57)【要約】多層回路基板（４１）と電子部品（６２）、及びペルチェヒートポンプ（６０）を備える電子モジュール（４０）が提供される。電子部品は、多層回路基板の主面上に取り付けられ、電気的に少なくとも１つのメモリチップ（４８）に繋がれる。少なくとも１つのメモリチップは、少なくとも部分的に多層配線板内に埋め込まれている。ペルチェヒートポンプ装置は、熱的には並列に電気的には直列に配置されている少なくとも一対の熱電半導体部材（６８、６９）を有しており、半導体部材のうちの少なくとも一対は、少なくとも部分的に回路基板に埋め込まれている。【選択図】図３
2016527727.tif 000002
【特許請求の範囲】
【請求項１】
自動車用電子モジュールであって、
多層回路基板と、
前記多層回路基板の主面上に搭載され少なくとも１つのメモリダイに電気的に繋がれた電子部品とを備え、少なくとも１つのメモリダイは、前記多層回路基板内に少なくとも部分的に埋め込まれ、及び
少なくとも１つのペルチェヒートポンプ装置を備え、前記ペルチェヒートポンプ装置は、熱的には並列に電気的には直列に配置された少なくとも一対の熱電半導体部材からなり、前記半導体部材の少なくとも一対は、前記回路基板に少なくとも部分的に埋め込まれている電子モジュール。
【請求項２】
少なくとも１つのメモリダイは、前記電子部品の下に少なくとも部分的に配置される、請求項１に記載の電子モジュール。
【請求項３】
前記多層回路基板は、複数の絶縁層と導電性トレースを含む複数の層からなる、請求項１または請求項２に記載の電子モジュール。
【請求項４】
さらに、前記多層回路基板は、少なくとも１つの絶縁層を貫通して延びる少なくとも１つの導電ビアを備える、請求項３に記載の電子モジュール。
【請求項５】
少なくとも１つのメモリダイは、前記多層回路基板の少なくとも１つの層に配設された少なくとも１つの導電性トレースと、少なくとも１つの絶縁層
を貫通する導電性ビアによって前記電子部品に繋がれる、請求項３または請求項４に記載の電子モジュール。
【請求項６】
さらに、絶縁層に配置されたキャビティを備え、少なくとも１つのメモリダイは、キャビティ内に実装される、請求項３から５のいずれかに記載の電子モジュール。
【請求項７】
さらに、キャビティ内に施された封止材を含み、前記封止材は、少なくとも１つのメモリダイの少なくとも側面を覆う、請求項６に記載の電子モジュール。
【請求項８】
さらに、ペルチェヒートポンプ装置は、少なくとも１つの第一の加熱／冷却面と少なくとも１つの第二の加熱／冷却面を備え、一対の半導体部材の各々は、共通の第一の加熱／冷却面と異なる第二の加熱／冷却面との間に延びる、請求項１から７のいずれかに記載の電子モジュール。
【請求項９】
前記第一の加熱／冷却面は、前記第二の加熱／冷却面に隣接して横方向に配置されている、請求項８に記載の電子モジュール。
【請求項１０】
前記半導体部材の少なくとも一対は、概して同一上面上にあり、前記回路基板内に配置される、請求項１から９のいずれかに記載の電子モジュール。
【請求項１１】
第一の上面において前記第一の加熱／冷却面と第二の上面において前記第二の加熱／冷却面との間に延在する前記半導体部材の少なくとも一対は、前記第一の上面から距離を置いて配置される、請求項１から９のいずれかに記載の電子モジュール。
【請求項１２】
さらに、前記ペルチェヒートポンプ装置は、
複数の熱伝導性ビアが前記回路基板外面まで延びる前記回路基板内に埋め込まれた第二の加熱／冷却面、
冷却及び／または加熱されるべき電子デバイスまで延びる複数の熱伝導ビアから前記回路基板内に埋め込まれた第一の加熱／冷却面、
のうち少なくとも１つを備える、請求項１から１１のいずれかに記載の電子モジュール。
【請求項１３】
前記電子部品はシステムオンチップアーキテクチャを含み、前記メモリダイはダブルデータレートランダムアクセスメモリ型メモリチップである、請求項１から１２のいずれかに記載の電子モジュール。
【請求項１４】
前記電子部品はシステムオンチップアーキテクチャ（ＳＯＣ）を有し、プロセッサを備え、或いは自由にプログラム可能なゲートアレイ（ＦＰＧＡ）または特定用途向け集積回路（ＡＳＩＣ）である、請求項１から１３のいずれかに記載の電子モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動車用電子モジュールに関する。
【背景技術】
【０００２】
電子モジュールは、２つ以上の電子部品、所望する回路または機能を提供するように配置された電気的接続を含むことができる。例えば、電子モジュールは、プロセッサチップ及び共通の回路基板上に実装されているメモリチップを含んでいてもよい。回路基板は、プロセッサチップとメモリチップとの間の電気的接続の少なくとも一部を提供することができる導電性トレース及びモジュールの外側の接点からチップへの導電性再配線構造を含んでいる。チップは、半田ボール、ランドまたはピンなどのパッケージの外側の接点によって回路基板に実装されている別個のパッケージまたはコンポーネントとして提供されてもよい。いくつかの用途では、キャビティがプリント基板の表面に設けられ、コンポーネントがキャビティ内に搭載されている。しかし、電子モジュールに適した実装配置が望ましい。
【発明の概要】
【課題を解決するための手段】
【０００３】
多層回路基板、電子コンポーネント及びペルチェヒートポンプを含む電子モジュールが提供される。電子部品は、多層回路基板の主面上に取り付けられ、少なくとも１つのメモリダイに電気的に接続されている。少なくとも１つのメモリダイは、多層配線板内に少なくとも部分的に埋め込まれている。ペルチェヒートポンプ装置は、熱的には並列に電気的には直列に配置された少なくとも一対の熱電半導体部材を有しており、熱電半導体部材のうちの少なくとも一対は、回路基板に少なくとも部分的に埋め込まれている。
【０００４】
他のシステム、方法、特徴及び利点は、以下の図面及び詳細な説明を検討することにより当業者には明らかとなるであろう。ここでは、すべてのそのような追加のシステム、方法、特徴及び利点が、この記述内に含まれ、本発明の範囲内であり、以下の特許請求の範囲によって保護されることが意図されている。
【０００５】
このシステムは、図面に関連して以下の説明を参照することにより、よりよく理解することができる。図中の構成要素は、必ずしも一定の縮尺ではなく、本発明の原理を示す際には強調されている。また、図において、同様な参照数字は、異なる図を通して対応する部分を指している。
【図面の簡単な説明】
【０００６】
【図１】第一の例示的な電子モジュールの上面を示す概要図である。
【図２】図１の線Ａ−Ａに沿った電子モジュールの断面を示す概要図である。
【図３】第二の例示的な電子モジュールの断面を示す概要図である。
【図４】図３の電子モジュールの上面を示す概要図である。
【発明を実施するための形態】
【０００７】
（好ましい実施形態の詳細な説明）
図１は例示的な電子モジュール１０の上面を示し、図２は線Ａ−Ａに沿った電子モジュール１０の断面を示す。電子モジュール１０は、多層回路基板１１、多層回路基板１１の主面１３に取り付けられた電子部品１２及び１４並びに２つのメモリダイ１４と１５を含む。２つのメモリダイ１４と１５は、多層回路基板１１内に少なくとも部分的に埋め込まれているため、図１の上面図に破線で表されている。
【０００８】
メモリダイ１４と１５のいかなる部分も回路基板１１から露出していない典型的な構成においては、これらは回路基板１１内に完全に埋め込まれるものとして説明することができる。他の典型的な構成では、例えば、１から８のメモリ装置を含むメモリバンクは、（例えば、１６から１２８の）ビット線を介して回路基板に接続されてもよい。
【０００９】
電子部品１２は、システムオンチップアーキテクチャ（ＳＯＣ）を有していてもよく、または中央演算処理装置（ＣＰＵ）、グラフィックス処理ユニット（ＧＰＵ）、マイクロコントローラのようなプロセッサを含んでいてもよく、或いは自由にプログラム可能なゲートアレイ（ＦＰＧＡ）または特定用途向け集積回路（ＡＳＩＣ）であってもよい。メモリダイは、ＤＤＲ２、ＤＤＲ３、ＤＤＲ４及びＬＰＤＤＲ３  ＲＡＭメモリダイのようなダブルデータレートランダムアクセスメモリ（ＤＤＲ  ＲＡＭ）であってもよい。メモリダイ１４と１５は、これらが多層回路基板１１内に少なくとも部分的に埋め込まれているので、多層回路基板１１はパッケージ機能を提供するために使用されるため未実装またはむき出しのダイとして提供されてもよい。
【００１０】
さらに、電子モジュール１０は不揮発性メモリ１６を含むが、この例示的な電子モジュールでは、パッケージ化されたＮＯＲ（ＯＲでない）チップの形で提供することができる。不揮発性メモリ１６は、電子部品１２に隣接して多層回路基板１１の主面１３上に搭載される。コンデンサ１７のような電子モジュール１０のさらなる電子部品もまた、多層回路基板１１の第一の主面１３上に搭載されている。電子部品１２は、導電性再配線構造によってメモリダイ１４と１５及び他のコンポーネントに電気的接続されている。電子モジュール１０は、ヘッドアップディスプレイなどの自動車用途に使用することができる。
【００１１】
図１の上面図に示されているように、電子部品１２の一側に隣接して延在するように、２つのメモリダイ１４と１５は互いに平行に配置され且つ部分的に電子部品１２の下に位置している。回路基板１１内にあり且つ電子部品１２の下にあるメモリダイ１４と１５のこの配置は、多層回路基板１１及び／または電子モジュール１０の横方向の寸法を減少させために使用することができ、多層回路基板１１の上面のスペースは、もはやメモリコンポーネント（複数可）のために必要としない。
【００１２】
図示しない他の実施形態では、電子部品１２は単一のメモリ、或いは２つまたはそれ以上のメモリダイに繋いでもよい。メモリダイは、図１に示したものとは異なる構成を有することができる。例えば、メモリダイは、多層回路基板の上面に取り付けられた電子部品の完全に下に或いは他のコンポーネントの完全に下に配置することができる。２つまたはそれ以上のメモリダイの場合、スタックは少なくとも部分的に多層回路基板中に埋め込まれ、メモリダイは互いに上下に積層してもよい。
【００１３】
図２は、図１の線Ａ−Ａに沿って切断した電子部品１０の断面を示すものである。多層回路基板１１は、導電性層１９によりインターリーブされた複数の絶縁層１８を含んでいる。絶縁層は電気的に絶縁するものであり、誘電体材料を含むことができる。絶縁層１８は、例えばエポキシ樹脂含浸ガラス繊維を含んでいてもよい。導電層１９は、銅箔などの金属箔から形成することもできる。
【００１４】
多層回路基板１１は、ＬＩ、Ｌ２、Ｌ３、Ｌ４、Ｌ５及びＬ６として図２に示された６枚（またはそれ以上）の導電層１９を含むことができ、各々が絶縁層１８によって近隣から分離されている。導電層１９は、複数の導電トレースを含んでもよく、これらは多層回路基板１１の第一の主面１３上に実装された電子部品１２と他の構成要素、図２の断面図にそのうちの１つが示されているメモリダイ１５、及び／または多層回路基板１１の対向する主面２０上に配置された電子モジュール１０の外側にある端子間の電気的接続として機能する。導電性トレースは、導電層１９を形成する金属箔を組み立てることによって形成することができる。
【００１５】
図２の断面図に示されるように、メモリダイ１５は、部分的に電子部品１２の下に配置され、多層回路基板１１内に完全に埋め込まれる。メモリダイ１５は絶縁層２１内に埋め込まれて、多層回路基板の本体内で導電層Ｌ３及びＬ４の間に挟まれている。絶縁層２１は、メモリダイ１５をそのボリューム内で収容するように構成されたサイズを有するキャビティ２２を備えている。
【００１６】
メモリダイ１５が実装されるキャビティ２２には封止材（例えば、エポキシ樹脂）を充填することができ、メモリダイ１５の上面２４及び／またはメモリダイ１５の側面を埋め込むことができる。メモリダイ１５を接着層によってキャビティ２２内に取り付けられてもよく、カプセル化がメモリダイ１５をキャビティ２２内に固定する接着剤としても作用することができる。
【００１７】
第一のメモリダイ１４は、第二のメモリダイ１５と同一のキャビティ内に実装することも、或いは別のキャビティ内に実装することもできる。
【００１８】
メモリダイ１５はその上面２４に導体パッド２３を備え、前記パッドは導電層Ｌ３のトレース２７に導体バンプ２５によって電気的に接続されている。これらの導電性トレース２７は、メモリダイ１５と電子部品１２との間に位置する２つの絶縁層１８を貫通して延在している導電性ビア２８と、導電層ＬＩ及びＬ２のさらなる導電トレース２７によって電子部品１２に繋がれている。
【００１９】
導電性トレース２７及び導電性ビア２８は、多層回路基板１１内で３次元再分配構造を提供する。この３次元再分配構造は、コンポーネント１２、１４、１５及び１７を電気的に繋ぐために使用され、電子モジュール１０のコンポーネント１２、１４、１５、１７の所望する回路または機能を提供し、また、電源接点及び信号用端子を含む電子モジュールの外側の端子にコンポーネント１２、１４、１５及び１７を繋ぐために使用される。
【００２０】
メモリダイ１５は、他の構成ではキャビティ２２内に取り付けてもよい。例えば、導電性トレースはキャビティの底面に設けられていてもよく、メモリダイはその上に取り付けることもできる。これらの導電性トレースは、多層回路基板の再分配構造にメモリダイを繋ぐために使用される。
【００２１】
電子モジュール１０は、多層回路基板１１、前記多層回路基板１１中に埋め込まれたメモリダイ１４及び１５並びに及び導体パッドの適切な配置、導電層ＬＩ、Ｌ２、Ｌ３、Ｌ４、Ｌ５とＬ６の導電性トレース、所望する回路に適した再分配構造を含んだサブアセンブリを作り出すことによって製造することができる。電子部品１２と、不揮発性メモリ１６やコンデンサ１７のようなさらなるコンポーネントは、その後、電子モジュール１０を形成するために集積メモリダイ１４及び１５と共にサブアセンブリ上に実装することができる。
【００２２】
メモリダイ１４及び１５を多層回路基板１１の内部に、とりわけ電子部品１２の下に配置することによって、メモリダイ１４と１５及び電子部品１２との間の導電接続部の長さは、多層回路基板１１の第一の主面１３上で電子部品１２に隣接してメモリダイが実装されている配置構成よりも小さくすることができる。そして、導電接続部の長さを小さくすることで、隣接する導電性トレース間の間隔を縮めることができる一方、クロストークのレベルを維持し、或いは低減することが可能となる。導電性トレースは、プリント回路基板技術を用いて形成することができ、例えば、これにより、特に層Ｌ２、Ｌ３、Ｌ４、Ｌ５のような多層回路基板１１の内側の導電層１９でトレースの間隔を減少させることが可能となる。
【００２３】
ブロッキングコンデンサは、電子部品１２の端子に直接隣接して実装することもできる。メモリダイ１４と１５の電源接続は、導電性トレースが使用されるので、ワイヤインダクタンスを接着することなく生のパッケージされていないメモリダイを使用することができ、追加のパッケージ機能なしで多層回路基板１１のグランド層に低誘電力で接続することができる。さらに、ピンまたはメモリダイのパッケージとワイヤインダクタンスの接着に関連した容量が回避されるので、アドレス／コマンド／データラインでのインピーダンスの一致を向上させることができ、反射雑音を低減することができる。これはオンダイターミネーションを除去するために使用されてもよく、回りまわって消費電力を低減することができる。
【００２４】
これらの要因は、インフォテインメントヘッドユニット、インフォテイメントの組み合わせ、計器クラスタまたはヘッドアップディスプレイなどの自動車用途において、ＤＤＲ４メモリダイなどのより大きな帯域幅を備えるメモリの使用を可能にするために採用することができる。さらに、これらの要因は必要スペースの減少に寄与することができ、このことは冷却と空気の流れを確保するためにより多くのスペースを提供し、インフォテインメント・ヘッド・ユニット、インフォテインメントの組み合わせ、計器クラスタやヘッドアップディスプレイのようなさらなるコンポーネント内にモジュールのより簡単な配置を提供するために有用である可能性がある。
【００２５】
図３は第二の例示的な電子モジュール４０の側面を示しているが、これには多層回路基板４１（上部絶縁層４２と下部絶縁層４３を含む）及び３つの導電層４４、４５及び４６が含まれる。上部絶縁層４２は第一の導電層４４及び第二の導電層４５との間に挟まれており、下部絶縁層４３は第二の導電層４５と第三の導電層４６との間に挟まれている。下部絶縁層４３は上部領域にキャビティ４７を備えている。メモリダイ４８はキャビティ４７内に取り付けられ、接触バンプ５０によって第二の導電層４５内の導電性トレース４９に電気的に接続されている。導電性トレース４９は、上部絶縁層４２内で１つ以上の導電性ビア５１に電気的接続することができ、さらに、導電層４４内で前記上部絶縁層はトレース５２に電気的に接続される。キャビティ４７には、エポキシ樹脂５３の形で封止材が充填されている。メモリダイ４８は多層回路基板４１の容積内に埋め込まれている。
【００２６】
さらに、多層回路基板４１はペルチェヒートポンプ装置６０を備えているが、これも多層回路基板４１中に、より具体的には第一の導電層４４の中に埋め込まれる。
【００２７】
ペルチェヒーヒートポンプ装置は、熱を吸い出すために電気エネルギーを使用することができ、印加される電流の方向に応じて、冷却及び／または加熱を提供するために使用することができる装置である。ペルチェヒートポンプは、熱電効果を示す半導体材料の２つの異なるタイプの接合部との間の熱流束を生成するためにペルチェ効果を用いるものである。例えば、第一半導体部材は第一の導電型を有することができ、第二半導体部材は第一の導電型と対向する第二の導電型を有するものである。２つの半導体部材は空間的に交番的な配置をしており、熱的には直列に電気的には並列に配置されている。熱電素子のために適切な半導体材料の様々な種類は、これらに制限される訳ではないが、Ｂｉ２Ｔｅ３、ＢＩ２−ｘＳｂｘＴｅ３、ＰｂＴｅ−ＰｂＳをベースにする材料及びＭｇＡｇＡｓ型構造を有するハーフホイスラー化合物を含んだものが知られている。
【００２８】
ペルチェヒートポンプ装置６０は第一の加熱／冷却面６１を備え、これらは多層回路基板４１の上面６３に取り付けられた発熱素子６２の下に配置されている。発熱素子６２は、例えばプロセッサチップまたはＳｏＣのパッケージであってもよい。さらに、ペルチェヒートポンプ装置６０は、第二の加熱／冷却面６４及び半導体部材６５を含み、熱電効果を発揮する。第二の加熱／冷却面６４は、第一の加熱／冷却面６１に隣接して配置されている。第一の加熱／冷却面６１と第二の加熱／冷却面６４は、第一の導電層４４の部分から形成することができ、多層回路基板４１の一部として設けられる。
【００２９】
第一の加熱／冷却面６１は、多層回路基板４０の最上層４４で発熱素子６２の下に配置され、メモリダイ４５は、多層回路基板４０の下層４３で発熱素子６２の下に且つペルチェヒートポンプ装置６０の下に配置されている。熱発生装置６２により、ペルチェヒートポンプ装置６０及びメモリダイ４５は積み重ねられた配置を有する。この積み重ねられた配置は、多層回路基板と電子部品４０の横方向の寸法を低減するとを可能にするために採用することができる。
【００３０】
ペルチェヒートポンプ装置６０の配置は、図４の上面図にも示されている。図示されるように、第一の加熱／冷却面６１は２つの別個の部分６６，６７を含み、これらは発熱部品６２の下に配置されている。対向する導電型６８及び６９の一対の半導体部材は、第一の加熱／冷却部分６６及び６７の各々から延在している。第一の加熱／冷却部分６６から延びる第二の導電型半導体部材６９は、第二の加熱／冷却面６４によって第二の加熱／冷却部分６７から延びる第一の導電型半導体部材６９に電気的に接続されている。一対の半導体部材６８と６９は、熱的には並列に電気的には直列に配置されている。
【００３１】
ペルチェヒートポンプ装置６０は、第一の加熱／冷却部分６６の第一の半導体部材６８から延びる第一の端子７０を有しており、同様にして、第一の加熱／冷却面６１の第二の加熱／冷却部分６７の第二の導電型半導体部材６９から延びる第二の端子７１を有している。そして、第一の加熱／冷却面６１と第二の加熱／冷却面５４との間の温度勾配と熱伝達を生成するために、ペルチェヒートポンプ装置６０の端子７０及び７１に電流が供給される。
【００３２】
ペルチェヒートポンプ装置６０への電流の印加方向は、第一の加熱／冷却面６１が電子機器６２を冷却するように且つ第二の加熱／冷却面６４が電子機器６２から除去される熱を放散させるための熱面を提供するように選択することができる。ペルチェヒートポンプ装置６０は、端子７０及び７１に印加する電流の方向を逆にすることによって第一の加熱／冷却面６１を介して電子機器６２へ加熱を提供することができる。
【００３３】
図３及び図４に示す例示的な構成では、ペルチェヒートポンプ装置６０は二対５３の半導体部材６８及び６９、２つの第一加熱／冷却部分６６及び６７並びに単一な第二の加熱／冷却面６４を備える。しかしながら、ペルチェヒートポンプ装置６０は、この特定の構成に限定されず、３つまたはそれ以上の第一加熱／冷却部分、３対またはそれ以上の半導体部材及び２つまたはそれ以上の第二の加熱／冷却面を備えていてもよく、これらのすべては、半導体部材の対の各々が熱的には並列に電気的には直列に配置されるように整えられる。
【００３４】
この例示的な構成では、第一の加熱／冷却面６１、半導体部材６８及び６９、第二の加熱／冷却面６４は、概して同一上面上にある。さらに、図示しない典型的な構成においては、第二の加熱／冷却面は第一の加熱／冷却面から垂直方向に間隔をあけてもよい。図示しないさらなる典型的な構成では、第一の加熱／冷却面と第二の加熱／冷却面は、多層回路基板内に完全に埋め込まれている。これらの実施例では、付加的に、第一の加熱／冷却面が複数の熱伝導ビアによって発熱電子部品と熱的に結合されていてもよく、また、第二の加熱／冷却面は複数の第二の熱伝導ビアによって外囲と熱的に結合されていてもよい。
【００３５】
回路基板４１は、副層を形成するために絶縁層４２の上に金属箔（例えば、銅箔など）を積層して製造することができる。金属箔は、第二の副層を形成するために層４３の両方の主面上に積層してもよい。キャビティ４５は、１つまたはそれ以上のメモリダイを収容するのに適した位置で絶縁層の少なくとも１つに形成することができる。金属層は、導電性トレース４９の所望する配置を生成するように組み立てられる。貫通孔は絶縁層４２及び４３に穿たれ、導電ビア５１を形成するために導電材料が貫通孔に導入される。そして、メモリダイ４８がキャビティ内に実装され、副層の導電性トレース４９に電気的接続される。その後、サブアセンブリを形成するために副層は積層され、互いに結合される。
【００３６】
次に、電子部品６２などのさらなる電子部品は、電子モジュール４０を形成するためにサブアセンブリの上面６３に実装される。
【００３７】
ペルチェヒートポンプ装置６０は、第一と第二の加熱／冷却面５１及び５３と、端子領域７０及び７１を形成するために、導電層４４を形成する銅箔の部分を組み立てることによって製造することができる。半導体部材５８及び５９は、上述のような配置を形成するために、第一の加熱／冷却面５１と第二の加熱／冷却面５３との間の絶縁層４２上に適切な半導体材料をスクリーン印刷するよって形成することができる。
【００３８】
本発明の様々な実施形態を説明してきたが、より多くの実施形態及び実装が本発明の範囲内で可能であることは当業者には明らかであろう。従って、本発明は、添付の特許請求の範囲及びその均等物の観点以外で限定されるべきではない。
【図１】
2016527727.tif 000003
【図２】
2016527727.tif 000004
【図３】
2016527727.tif 000005
【図４】
2016527727.tif 000006
【国際調査報告】
2016527727.tif 000007
2016527727.tif 000008
2016527727.tif 000009