(57)【要約】  【課題】２Ｄ、３Ｄ表示モードにおける大視野角の色ずれを抑制し、同時に２Ｄ表示モードの開口率を高め、３Ｄ表示モードにおける両眼信号のクロストークを抑制するアレイ基板、及び液晶表示パネルを提供する。【解決手段】行に分けて配列した複数の第１走査線と、行に分けて配列した複数の第２走査線と、複数のデータ線と、行に分けて配列した複数の画素ユニットと、及びコモン電圧を入力するために用いるコモン電極とを含んでなり、該複数の画素ユニットは、それぞれが１本の第１走査線と、１本の第２走査線と、１本のデータ線に対応し、それぞれの該画素ユニットは、第１画素電極と第２画素電極と第３画素電極と、及び第１開閉器と第２開閉器と第３開閉器とを含み、かつそれぞれの該画素ユニットは制御回路をさらに含み、該第１画素電極は、該第１開閉器を介して該画素ユニットに対応する該第１走査線と該データ線とに接続し、該第２画素電極は、該第２開閉器を介して該画素ユニットに対応する第１走査線と該データ線とに接続し、該第３画素電極は、該第３開閉器を介して該第２画素電極と該画素ユニットに対応する第２走査線に接続し、該制御回路が第４開閉器であって、該第４開閉器が制御端と、第１端と及び第２端とを含み、かつ該第４開閉器の制御端が該画素ユニットに対応する該第１走査線に接続し、該第４開閉器の第１端が該画素ユニットに対応する第２画素電極に接続し、該第４開閉器の第２端が該コモン電極に接続し、該第４開閉器が、該第１走査線に走査信号入力した場合にオンになって該第２画素電極の電圧を変化させるとともに、オンになっている時間内に該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御するアレイ基板と、及び係るアレイ基板を含んでなる液晶表示パネル。【選択図】図３
2016527560.tif 000002
【特許請求の範囲】
【請求項１】
行に分けて配列した複数の第１走査線と、行に分けて配列した複数の第２走査線と、複数のデータ線と、行に分けて配列した複数の画素ユニットと、及びコモン電圧を入力するために用いるコモン電極とを含んでなり、該複数の画素ユニットは、それぞれが１本の第１走査線と、１本の第２走査線と、１本のデータ線に対応し、
それぞれの該画素ユニットは、第１画素電極と第２画素電極と第３画素電極と、及び第１開閉器と第２開閉器と第３開閉器とを含み、かつそれぞれの該画素ユニットは制御回路をさらに含み、
該第１画素電極は、該第１開閉器を介して該画素ユニットに対応する該第１走査線と該データ線とに接続し、該第２画素電極は、該第２開閉器を介して該画素ユニットに対応する第１走査線と該データ線とに接続し、該第３画素電極は、該第３開閉器を介して該第２画素電極と該画素ユニットに対応する第２走査線に接続し、
該制御回路が第４開閉器であって、該第４開閉器が制御端と、第１端と及び第２端とを含み、かつ該第４開閉器の制御端が該画素ユニットに対応する該第１走査線に接続し、該第４開閉器の第１端が該画素ユニットに対応する第２画素電極に接続し、該第４開閉器の第２端が該コモン電極に接続し、該第４開閉器が、該第１走査線に走査信号入力した場合にオンになって該第２画素電極の電圧を変化させるとともに、オンになっている時間内に該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御し、
２Ｄ表示モードにおいて、該第１走査線に走査信号を入力して該第１開閉器と該第２開閉器とがオンになるように制御し、かつ該第１画素電極と該第２画素電極とが該データ線からデータ信号を受けて２Ｄ画面に対応する画像を表示する状態になるとともに、該第４開閉器がオンになると該第２画素電極と該コモン電極とが電気的に接続して該第２画素電極に第１回目の変化が発生し、次いで該第１走査線が該第１開閉器と該第２開閉器とを制御してオフにし、該第２走査線に走査信号を入力して該第３開閉器がオンになるように制御して該第２画素電極と該第３画素電極とを電気的に接続し、該第３画素電極が該第２画素電極からデータ信号を受けて２Ｄ画面に対応する画像を表示する状態になり、第１回目の変化が発生した該第２画素電極の電圧に該第３画素電極によって第２回目の変化が発生し、該第３開閉器がオンになっている時間内に該第２画素電極と該第３画素電極との間の電圧差がゼロにならないように制御し、一行の該画素ユニットに対応する第１走査線に対して走査を行うと同時に、該一行の該画素ユニットに隣り合い、かつ最近に走査された前一行の画素ユニットに対応する第２走査線に走査を行い、
３Ｄ表示モードにおいて、該第２走査線が該第３開閉器を制御してオフにし、該第１走査線に走査信号を入力して該第１開閉器と該第２開閉器とがオンになるように制御し、該第１画素電極と該第２画素電極とが該データ線からデータ信号を受けて３Ｄ画面に対応する画像を表示する状態となり、該制御回路が該第２画素電極に作用して該第２画素電極の電圧を変化させ、該第３画素電極が該第３開閉器のオフになる作用によって黒い画面に対応する画像を表示する状態となることを特徴とするアレイ基板。
【請求項２】
前記第４開閉器が薄膜トランジスタであって、該第４開閉器の制御端が薄膜トランジスタのゲートに対応し、該第４開閉器の第１端が薄膜トランジスタのソースに対応し、かつ該第４開閉器の第２端が薄膜トランジスタのドレインに対応するとともに、該薄膜トランジスタの幅と長さの比が第１設定値よりも小さく、オンになっている時間内に該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御することを特徴とする請求項１に記載のアレイ基板。
【請求項３】
前記アレイ基板が、該アレイ基板の外周領域に位置するスイッチ素子と短絡線とを含み、
該スイッチ素子が複数の制御スイッチを含み、かつ該制御スイッチが制御端と入力端と及び出力端とを含んでなり、
それぞれの該制御スイッチの入力端が一行の該画素ユニットに対応する第１走査線に接続し、かつ出力端が該一行の該画素ユニットに隣り合う前一行の画素ユニットに対応する第２走査線に接続するとともに、全ての該制御スイッチの制御端が該短絡線に接続し、
２Ｄ表示モードにおいて該短絡線に制御信号を入力して全ての該制御スイッチがオンになるように制御し、一行の画素ユニットに対応する第１走査線に走査信号を入力した場合、該走査信号が該制御スイッチを通過すると同時に該制御スイッチの出力端に接続する第２走査線に入力して対応すする第３開閉器がオンになるように制御し、かつ３Ｄ表示モードにおいては該短絡線に制御信号を入力して全ての該制御スイッチがオフになるように制御し、全ての該第３開閉器がオフになるように制御することを特徴とする請求項１に記載のアレイ基板。
【請求項４】
前記第３画素電極の位置する領域の面積が該第１画素電極と該第２画素電極の位置する領域の面積より狭いことを特徴とする請求項１に記載のアレイ基板。
【請求項５】
前記第３開閉器が薄膜トランジスタであって、該薄膜トランジスタのゲートが該第２走査線に接続し、該薄膜トランジスタのソースが該第２画素電極に接続し、該薄膜トランジスタのドレインが該第３画素電極に接続し、かつ該薄膜トランジスタの幅と長さとの比が第２設定値より小さく、オンになっている時間内に該第２画素電極と該第３画素電極との間の電圧差がゼロにならないように制御することを特徴とする請求項１に記載のアレイ基板。
【請求項６】
複数の第１走査線と、複数の第２走査線と、複数のデータ線と、複数の画素ユニットと、及びコモン電圧を入力するために用いるコモン電極とを含んでなり、該複数の画素ユニットは、それぞれが１本の第１走査線と、１本の第２走査線と、１本のデータ線に対応し、
それぞれの該画素ユニットは、第１画素電極と第２画素電極と第３画素電極と、及び第１開閉器と第２開閉器と第３開閉器とを含み、かつそれぞれの該画素ユニットは制御回路をさらに含み、
該第１画素電極は、該第１開閉器を介して該画素ユニットに対応する該第１走査線と該データ線とに接続し、該第２画素電極は、該第２開閉器を介して該画素ユニットに対応する第１走査線と該データ線とに接続し、該第３画素電極は、該第３開閉器を介して該第２画素電極と該画素ユニットに対応する第２走査線に接続し、
該制御回路が該画素ユニットに対応する該第１走査線と該第２画素電極に接続し、該制御回路が該第１走査線に走査信号を入力した場合に該第２画素電極に作用して、該第２画素電極の電圧を変化させるとともに、該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御し、
２Ｄ表示モードにおいて、該第１走査線に走査信号を入力して該第１開閉器と該第２開閉器とがオンになるように制御し、かつ該第１画素電極と該第２画素電極とが該データ線からデータ信号を受けて２Ｄ画面に対応する画像を表示する状態になるとともに、該制御回路が該第２画素電極に作用して該第２画素電極の電圧に第１回目の電圧の変化を発生させ、次いで該第１走査線が該第１開閉器と該第２開閉器とを制御してオフにし、該第２走査線に走査信号を入力して該第３開閉器がオンになるように制御して該第２画素電極と該第３画素電極とを電気的に接続し、該第３画素電極が該第２画素電極からデータ信号を受けて２Ｄ画面に対応する画像を表示する状態になり、第１回目の変化が発生した該第２画素電極の電圧に該第３画素電極によって第２回目の変化が発生し、該第３開閉器がオンになっている時間内に該第２画素電極と該第３画素電極との間の電圧差がゼロにならないように制御し、
３Ｄ表示モードにおいて、該第２走査線が該第３開閉器を制御してオフにし、該第１走査線に走査信号を入力して該第１開閉器と該第２開閉器とがオンになるように制御し、該第１画素電極と該第２画素電極とが該データ線からデータ信号を受けて３Ｄ画面に対応する画像を表示する状態となり、該制御回路が該第２画素電極に作用して該第２画素電極の電圧を変化させ、該第３画素電極が該第３開閉器のオフになる作用によって黒い画面に対応する画像を表示する状態となることを特徴とするアレイ基板。
【請求項７】
前記制御回路が第４開閉器であって、かつ該第４開閉器が制御端と第１端と第２端とを含んでなり、該第４開閉器の制御端が該画素ユニットに対応する該第１走査線に接続し、該第４開閉器の該第１端が該画素ユニットに対応する該第２画素電極に接続し、該第４開閉器の該第２端が該コモン電極に接続し、
該第１走査線に走査信号を入力した場合に該第４開閉器がオンになり、該第２画素電極と該コモン電極とが電気的に接続して該第２画素電極に第１回目の電圧の変化が発生し、該第４開閉器がオンなっている時間内に該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御することを特徴とする請求項６に記載のアレイ基板。
【請求項８】
前記第４開閉器が薄膜トランジスタであって、該第４開閉器の該制御端が薄膜トランジスタのゲートに対応し、該第４開閉器の該第１端が薄膜トランジスタのソースに対応し、かつ該第４開閉器の該第２端が薄膜トランジスタのドレインに対応するとともに、該薄膜トランジスタの幅と長さの比が第１設定値よりも小さく、オンになっている時間内に該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御することを特徴とする請求項７に記載のアレイ基板。
【請求項９】
前記複数の画素ユニットが行に分けて配列され、複数の該第１走査線と複数の該第２走査線も行に分けて配列され、２Ｄ表示モードにおいて、一行の該画素ユニットに対応する第１走査線に走査を行うと同時に、該一行の該画素ユニットに隣り合い、かつ最近に走査された前一行の画素ユニットに対応する第２走査線に走査を行うことを特徴とする請求項６に記載のアレイ基板。
【請求項１０】
前記アレイ基板が、アレイ基板外周領域に位置するスイッチ素子と短絡線とを含み、
該スイッチ素子は複数の制御スイッチを含み、該制御スイッチは制御端と、入力端と、出力端を含んでなり、それぞれの該制御スイッチは入力端が一行の該画素ユニットに対応する第１走査線に接続し、出力端が該一行の該画素ユニットに隣り合う前一行の画素ユニットに対応する第２走査線に接続し、かつ全ての該制御スイッチの該制御端が該短絡線に接続し、
２Ｄ表示モードにおいて該短絡線に制御信号を入力して全ての該制御スイッチをオンにし、一行の該画素ユニットに対応する第１走査線に走査信号を入力した場合に該走査信号が該制御スイッチを通過すると同時に、該制御スイッチの出力端に接続する第２走査線に入力して対応する第３開閉器がオンになるように制御し、３Ｄ表示モードにおいて該短絡線に制御信号を入力して全ての該制御スイッチがオフになるように制御し、かつ全ての該第３開閉器がオフになるように制御することを特徴とする請求項９に記載のアレイ基板。
【請求項１１】
前記第３画素電極の位置する領域の面積が、該第１画素電極と該第２画素電極の位置する領域の面積より狭いことを特徴とする請求項６に記載のアレイ基板。
【請求項１２】
前記第３開閉器が薄膜トランジスタであって、該薄膜トランジスタのゲートが該第２走査線に接続し、該薄膜トランジスタのソースが該第２画素電極に接続し、該薄膜トランジスタのドレイントが該第３画素電極に接続し、かつ該薄膜トランジスタは幅と長さとの比が第２設定値より小さく、オンになっている時間内に該第２画素電極と該第３画素電極との間の電圧差がゼロにならないように制御することを特徴とする請求項６に記載のアレイ基板。
【請求項１３】
アレイ基板と、カラーフィルタ基板と、及び該アレイ基板と該カラーフィルタ基板との間に位置する液晶層とを含んでなり、
該アレイ基板が、複数の第１走査線と、複数の第２走査線と、複数のデータ線と、複数の画素ユニットと、及びコモン電圧を入力するために用いるコモン電極とを含んでなり、該複数の画素ユニットは、それぞれが１本の第１走査線と、１本の第２走査線と、１本のデータ線に対応し、
それぞれの該画素ユニットは、第１画素電極と第２画素電極と第３画素電極と、及び第１開閉器と第２開閉器と第３開閉器とを含み、かつそれぞれの該画素ユニットは制御回路をさらに含み、
該第１画素電極は、該第１開閉器を介して該画素ユニットに対応する該第１走査線と該データ線とに接続し、該第２画素電極は、該第２開閉器を介して該画素ユニットに対応する第１走査線と該データ線とに接続し、該第３画素電極は、該第３開閉器を介して該第２画素電極と該画素ユニットに対応する第２走査線に接続し、
該制御回路が該画素ユニットに対応する該第１走査線と該第２画素電極に接続し、該制御回路が該第１走査線に走査信号を入力した場合に該第２画素電極に作用して、該第２画素電極の電圧を変化させるとともに、該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御し、
２Ｄ表示モードにおいて、該第１走査線に走査信号を入力して該第１開閉器と該第２開閉器とがオンになるように制御し、かつ該第１画素電極と該第２画素電極とが該データ線からデータ信号を受けて２Ｄ画面に対応する画像を表示する状態になるとともに、該制御回路が該第２画素電極に作用して該第２画素電極の電圧に第１回目の電圧の変化を発生させ、次いで該第１走査線が該第１開閉器と該第２開閉器とを制御してオフにし、該第２走査線に走査信号を入力して該第３開閉器がオンになるように制御して該第２画素電極と該第３画素電極とを電気的に接続し、該第３画素電極が該第２画素電極からデータ信号を受けて２Ｄ画面に対応する画像を表示する状態になり、第１回目の変化が発生した該第２画素電極の電圧に該第３画素電極によって第２回目の変化が発生し、該第３開閉器がオンになっている時間内に該第２画素電極と該第３画素電極との間の電圧差がゼロにならないように制御し、
３Ｄ表示モードにおいて、該第２走査線が該第３開閉器を制御してオフにし、該第１走査線に走査信号を入力して該第１開閉器と該第２開閉器とがオンになるように制御し、該第１画素電極と該第２画素電極とが該データ線からデータ信号を受けて３Ｄ画面に対応する画像を表示する状態となり、該制御回路が該第２画素電極に作用して該第２画素電極の電圧を変化させ、該第３画素電極が該第３開閉器のオフになる作用によって黒い画面に対応する画像を表示する状態となることを特徴とする液晶表示パネル。
【請求項１４】
前記制御回路が第４開閉器であって、かつ該第４開閉器が制御端と第１端と第２端とを含んでなり、該第４開閉器の制御端が該画素ユニットに対応する該第１走査線に接続し、該第４開閉器の該第１端が該画素ユニットに対応する該第２画素電極に接続し、該第４開閉器の該第２端が該コモン電極に接続し、
該第１走査線に走査信号を入力した場合に該第４開閉器がオンになり、該第２画素電極と該コモン電極とが電気的に接続して該第２画素電極に第１回目の電圧の変化が発生し、該第４開閉器がオンなっている時間内に該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御することを特徴とする請求項１３に記載の液晶表示パネル。
【請求項１５】
前記第４開閉器が薄膜トランジスタであって、該第４開閉器の該制御端が薄膜トランジスタのゲートに対応し、該第４開閉器の該第１端が薄膜トランジスタのソースに対応し、かつ該第４開閉器の該第２端が薄膜トランジスタのドレインに対応するとともに、該薄膜トランジスタの幅と長さの比が第１設定値よりも小さく、オンになっている時間内に該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御することを特徴とする請求項１４に記載の液晶表示パネル。
【請求項１６】
前記複数の画素ユニットが行に分けて配列され、複数の該第１走査線と複数の該第２走査線も行に分けて配列され、２Ｄ表示モードにおいて、一行の該画素ユニットに対応する第１走査線に走査を行うと同時に、該一行の該画素ユニットに隣り合い、かつ最近に走査された前一行の画素ユニットに対応する第２走査線に走査を行うことを特徴とする請求項１３に記載の液晶表示パネル。
【請求項１７】
前記アレイ基板が、アレイ基板外周領域に位置するスイッチ素子と短絡線とを含み、
該スイッチ素子は複数の制御スイッチを含み、該制御スイッチは制御端と、入力端と、出力端を含んでなり、それぞれの該制御スイッチは入力端が一行の該画素ユニットに対応する第１走査線に接続し、出力端が該一行の該画素ユニットに隣り合う前一行の画素ユニットに対応する第２走査線に接続し、かつ全ての該制御スイッチの該制御端が該短絡線に接続し、
２Ｄ表示モードにおいて該短絡線に制御信号を入力して全ての該制御スイッチをオンにし、一行の該画素ユニットに対応する第１走査線に走査信号を入力した場合に該走査信号が該制御スイッチを通過すると同時に、該制御スイッチの出力端に接続する第２走査線に入力して対応する第３開閉器がオンになるように制御し、３Ｄ表示モードにおいて該短絡線に制御信号を入力して全ての該制御スイッチがオフになるように制御し、かつ全ての該第３開閉器がオフになるように制御することを特徴とする請求項１６に記載の液晶表示パネル。
【請求項１８】
前記第３画素電極の位置する領域の面積が、該第１画素電極と該第２画素電極の位置する領域の面積より狭いことを特徴とする請求項１３に記載の液晶表示パネル。
【請求項１９】
前記第３開閉器が薄膜トランジスタであって、該薄膜トランジスタのゲートが該第２走査線に接続し、該薄膜トランジスタのソースが該第２画素電極に接続し、該薄膜トランジスタのドレイントが該第３画素電極に接続し、かつ該薄膜トランジスタは幅と長さとの比が第２設定値より小さく、オンになっている時間内に該第２画素電極と該第３画素電極との間の電圧差がゼロにならないように制御することを特徴とする請求項１３に記載の液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、表示技術に関し、特にアレイ基板及び液晶表示パネルに関する。
【背景技術】
【０００２】
ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）方式の液晶表示パネルは、反応速度が速く、高いコントラストが得られるなどの利点を有する。このため、目下液晶表示パネルの主流として発展している。但し、異なる視野角においては、液晶分子の配向方向が一致しない。このため液晶分子の有効な屈折率もことなる。ここから透過する光線強度の変化を招き、具体的には斜め視野角における光透過能力の表現が劣ることになる。斜め視野角方向と正面視野角とでは表現される色彩が一致しなくなり、色収差が発生する。よって、大視野角において色ずれが見られるようになる。大視野角における色ずれを改善するため、画素のレイアウトにおいて一つの画素をメイン画素エリアとサブ画素エリアとに分け、かつそれぞれの画素エリアを４つのドメイン（ｄｏｍａｉｎ、液晶分子の配向ベクトルが基本的に同一の微小なエリア）に分ける。このため、それぞれ画素が８つのドメインに分けられ、かつメイン画素エリアとサブ画素エリアの電圧が異なるように制御することで、２つの画素エリア内の液晶分子の配向が異なるようにし、ここから大視野角における色ずれを改善し、ＬＣＳ（Ｌｏｗ  Ｃｏｌｏｅ  Ｓｈｉｆｔ、低ひずみ）の効果を得ることができる。
【０００３】
また、液晶表示技術の発展にともない、ほとんどの液晶表示装置は、すでに２Ｄと３Ｄ表示機能を兼ね備えている。３ＤＦＲＰ（Ｆｉｌｍ−ｔｙｐｅ Ｐａｔｔｅｒｎｅｄ Ｒｅｔａｒｄｅｒ，偏光方式）の立体技術において、隣り合う２列の画素が使用者の左眼と右眼とに対応し、それぞれ左眼用の画像と右眼用の画像とを発生させる。視聴者の左右の眼がそれぞれ対応する左眼用の画像と右眼用の画像とを受けると、大脳を通じて左右の画像が合成されて立体的な表示に感じるという効果が生じる。だが、左眼用の画像と右眼用の画像はクロストークが容易に発生する。このため画像が重なって見え、視聴効果に影響を与える。両眼画像信号のクロストークを避けるために、通常は隣り合う画像の間に余剰の遮光エリアＢＭ（ブラックマトリクス）を増加させ、遮蔽方式でクロストークの発生を抑制する。係る方式を採用することは、２Ｄ表示モードにおける開口率を大幅に下げることになり、２Ｄ表示モードの表示の明るさが低下する。
【０００４】
上述するＬＣＳのレイアウトについて、一つの画素をメイン画素エリアとサブ画素エリアとに分ける技術プランは、２Ｄ表示モードにおける開口率の問題と、３Ｄ表示モードにおける両眼信号のクロストークの問題とを同時に解決することができる。即ち、２Ｄ表示モードにおいてはメイン画素エリアとサブ画素エリアとを制御して正常に２Ｄ画像を表示し、３Ｄ表示モードにおいてはメイン画素エリアに、ブラックマトリクスと均等の効果を有する黒い画面を表示して両眼信号のクロストークを抑制し、サブ画素エリアにおいて正常に３Ｄ画像を表示する。しかしながら、３Ｄ表示モードにおいては、メイン画素エリアに黒い画面を表示するため、即ち３Ｄ表示モードにおいては１つの画素エリアにおいてのみ正常な３Ｄ画像を表示するため、ＬＣＳの効果を達成することができず、大視野角においては、依然として色ずれが見られる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
この発明は、２Ｄ表示モード、及び３Ｄ表示モードにおける大視野角の色ずれを抑制し、同時に２Ｄ表示モードにおける開口率を高め、３Ｄ表示モードにおける両眼信号のクロストークを抑制することのできるアレイ基板、及び液晶表示パネルを提供することを課題とする。
【０００６】
また、この発明は走査駆動チップの数を減少させて製造コストを節減することのできるアレイ基板、及び液晶表示パネルを提供することを課題とする。
【課題を解決するための手段】
【０００７】
そこで、本発明者は従来の技術に見られる欠点に鑑み鋭意研究を重ねた結果、行に分けて配列した複数の第１走査線と、行に分けて配列した複数の第２走査線と、複数のデータ線と、行に分けて配列した複数の画素ユニットと、及びコモン電圧を入力するために用いるコモン電極とを含んでなり、該複数の画素ユニットは、それぞれが１本の第１走査線と、１本の第２走査線と、１本のデータ線に対応し、
それぞれの該画素ユニットは、第１画素電極と第２画素電極と第３画素電極と、及び第１開閉器と第２開閉器と第３開閉器とを含み、かつそれぞれの該画素ユニットは制御回路をさらに含み、
該第１画素電極は、該第１開閉器を介して該画素ユニットに対応する該第１走査線と該データ線とに接続し、該第２画素電極は、該第２開閉器を介して該画素ユニットに対応する第１走査線と該データ線とに接続し、該第３画素電極は、該第３開閉器を介して該第２画素電極と該画素ユニットに対応する第２走査線に接続し、
該制御回路が第４開閉器であって、該第４開閉器が制御端と、第１端と及び第２端とを含み、かつ該第４開閉器の制御端が該画素ユニットに対応する該第１走査線に接続し、該第４開閉器の第１端が該画素ユニットに対応する第２画素電極に接続し、該第４開閉器の第２端が該コモン電極に接続し、該第４開閉器が、該第１走査線に走査信号入力した場合にオンになって該第２画素電極の電圧を変化させるとともに、オンになっている時間内に該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御するアレイ基板と、及び係るアレイ基板を含んでなる液晶表示パネルによって課題を解決できる点に着眼し、係る知見に基づいて本発明を完成させた。
【０００８】
以下、この発明について説明する。請求項１に記載するアレイ基板は、
行に分けて配列した複数の第１走査線と、行に分けて配列した複数の第２走査線と、複数のデータ線と、行に分けて配列した複数の画素ユニットと、及びコモン電圧を入力するために用いるコモン電極とを含んでなり、該複数の画素ユニットは、それぞれが１本の第１走査線と、１本の第２走査線と、１本のデータ線に対応し、
それぞれの該画素ユニットは、第１画素電極と第２画素電極と第３画素電極と、及び第１開閉器と第２開閉器と第３開閉器とを含み、かつそれぞれの該画素ユニットは制御回路をさらに含み、
該第１画素電極は、該第１開閉器を介して該画素ユニットに対応する該第１走査線と該データ線とに接続し、該第２画素電極は、該第２開閉器を介して該画素ユニットに対応する第１走査線と該データ線とに接続し、該第３画素電極は、該第３開閉器を介して該第２画素電極と該画素ユニットに対応する第２走査線に接続し、
該制御回路が第４開閉器であって、該第４開閉器が制御端と、第１端と及び第２端とを含み、かつ該第４開閉器の制御端が該画素ユニットに対応する該第１走査線に接続し、該第４開閉器の第１端が該画素ユニットに対応する第２画素電極に接続し、該第４開閉器の第２端が該コモン電極に接続し、該第４開閉器が、該第１走査線に走査信号入力した場合にオンになって該第２画素電極の電圧を変化させるとともに、オンになっている時間内に該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御し、
２Ｄ表示モードにおいて、該第１走査線に走査信号を入力して該第１開閉器と該第２開閉器がオンになるように制御し、かつ該第１画素電極と該第２画素電極とが該データ線からデータ信号を受けて２Ｄ画面に対応する画像を表示する状態になるとともに、該第４開閉器がオンになると該第２画素電極と該コモン電極とが電気的に接続して該第２画素電極に第１回目の変化が発生し、次いで該第１走査線が該第１開閉器と該第２開閉器とを制御してオフにし、該第２走査線に走査信号を入力して該第３開閉器がオンになるように制御して該第２画素電極と該第３画素電極とを電気的に接続し、該第３画素電極が該第２画素電極からデータ信号を受けて２Ｄ画面に対応する画像を表示する状態になり、第１回目の変化が発生した該第２画素電極の電圧に該第３画素電極によって第２回目の変化が発生し、該第３開閉器がオンになっている時間内に該第２画素電極と該第３画素電極との間の電圧差がゼロにならないように制御し、一行の該画素ユニットに対応する第１走査線に対して走査を行うと同時に、該一行の該画素ユニットに隣り合い、かつ最近に走査された前一行の画素ユニットに対応する第２走査線に走査を行い、
３Ｄ表示モードにおいて、該第２走査線が該第３開閉器を制御してオフにし、該第１走査線に走査信号を入力して該第１開閉器と該第２開閉器とがオンになるように制御し、該第１画素電極と該第２画素電極とが該データ線からデータ信号を受けて３Ｄ画面に対応する画像を表示する状態となり、該制御回路が該第２画素電極に作用して該第２画素電極の電圧を変化させ、該第３画素電極が該第３開閉器のオフになる作用によって黒い画面に対応する画像を表示する状態となる。
【０００９】
請求項２に記載するアレイ基板は、請求項１における第４開閉器が薄膜トランジスタであって、該第４開閉器の制御端が薄膜トランジスタのゲートに対応し、該第４開閉器の第１端が薄膜トランジスタのソースに対応し、かつ該第４開閉器の第２端が薄膜トランジスタのドレインに対応するとともに、該薄膜トランジスタの幅と長さの比が第１設定値よりも小さく、オンになっている時間内に該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御する。
【００１０】
請求項３に記載するアレイ基板は、請求項１におけるアレイ基板が、該アレイ基板の外周領域に位置するスイッチ素子と短絡線とを含み、
該スイッチ素子が複数の制御スイッチを含み、かつ該制御スイッチが制御端と入力端と及び出力端とを含んでなり、
それぞれの該制御スイッチの入力端が一行の該画素ユニットに対応する第１走査線に接続し、かつ出力端が該一行の該画素ユニットに隣り合う前一行の画素ユニットに対応する第２走査線に接続するとともに、全ての該制御スイッチの制御端が該短絡線に接続し、
２Ｄ表示モードにおいて該短絡線に制御信号を入力して全ての該制御スイッチがオンになるように制御し、一行の画素ユニットに対応する第１走査線に走査信号を入力した場合、該走査信号が該制御スイッチを通過すると同時に該制御スイッチの出力端に接続する第２走査線に入力して対応すする第３開閉器がオンになるように制御し、かつ３Ｄ表示モードにおいては該短絡線に制御信号を入力して全ての該制御スイッチがオフになるように制御し、全ての該第３開閉器がオフになるように制御する。
【００１１】
請求項４に記載するアレイ基板は、請求項１における記第３画素電極の位置する領域の面積が該第１画素電極と該第２画素電極の位置する領域の面積より狭い。
【００１２】
請求項５に記載するアレイ基板は、請求項１における第３開閉器が薄膜トランジスタであって、該薄膜トランジスタのゲートが該第２走査線に接続し、該薄膜トランジスタのソースが該第２画素電極に接続し、該薄膜トランジスタのドレインが該第３画素電極に接続し、かつ該薄膜トランジスタの幅と長さとの比が第２設定値より小さく、オンになっている時間内に該第２画素電極と該第３画素電極との間の電圧差がゼロにならないように制御する。
【００１３】
請求項６に記載するアレイ基板は、複数の第１走査線と、複数の第２走査線と、複数のデータ線と、複数の画素ユニットと、及びコモン電圧を入力するために用いるコモン電極とを含んでなり、該複数の画素ユニットは、それぞれが１本の第１走査線と、１本の第２走査線と、１本のデータ線に対応し、
それぞれの該画素ユニットは、第１画素電極と第２画素電極と第３画素電極と、及び第１開閉器と第２開閉器と第３開閉器とを含み、かつそれぞれの該画素ユニットは制御回路をさらに含み、
該第１画素電極は、該第１開閉器を介して該画素ユニットに対応する該第１走査線と該データ線とに接続し、該第２画素電極は、該第２開閉器を介して該画素ユニットに対応する第１走査線と該データ線とに接続し、該第３画素電極は、該第３開閉器を介して該第２画素電極と該画素ユニットに対応する第２走査線に接続し、
該制御回路が該画素ユニットに対応する該第１走査線と該第２画素電極に接続し、該制御回路が該第１走査線に走査信号を入力した場合に該第２画素電極に作用して、該第２画素電極の電圧を変化させるとともに、該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御し、
２Ｄ表示モードにおいて、該第１走査線に走査信号を入力して該第１開閉器と該第２開閉器と該第４開閉器がオンになるように制御し、かつ該第１画素電極と該第２画素電極とが該データ線からデータ信号を受けて２Ｄ画面に対応する画像を表示する状態になるとともに、該制御回路が該第２画素電極に作用して該第２画素電極の電圧に第１回目の電圧の変化を発生させ、次いで該第１走査線が該第１開閉器と該第２開閉器とを制御してオフにし、該第２走査線に走査信号を入力して該第３開閉器がオンになるように制御して該第２画素電極と該第３画素電極とを電気的に接続し、該第３画素電極が該第２画素電極からデータ信号を受けて２Ｄ画面に対応する画像を表示する状態になり、第１回目の変化が発生した該第２画素電極の電圧に該第３画素電極によって第２回目の変化が発生し、該第３開閉器がオンになっている時間内に該第２画素電極と該第３画素電極との間の電圧差がゼロにならないように制御し、
３Ｄ表示モードにおいて、該第２走査線が該第３開閉器を制御してオフにし、該第１走査線に走査信号を入力して該第１開閉器と該第２開閉器とがオンになるように制御し、該第１画素電極と該第２画素電極とが該データ線からデータ信号を受けて３Ｄ画面に対応する画像を表示する状態となり、該制御回路が該第２画素電極に作用して該第２画素電極の電圧を変化させ、該第３画素電極が該第３開閉器のオフになる作用によって黒い画面に対応する画像を表示する状態となる。
【００１４】
請求項７に記載するアレイ基板は、請求項６における制御回路が第４開閉器であって、かつ該第４開閉器が制御端と第１端と第２端とを含んでなり、該第４開閉器の制御端が該画素ユニットに対応する該第１走査線に接続し、該第４開閉器の該第１端が該画素ユニットに対応する該第２画素電極に接続し、該第４開閉器の該第２端が該コモン電極に接続し、
該第１走査線に走査信号を入力した場合に該第４開閉器がオンになり、該第２画素電極と該コモン電極とが電気的に接続して該第２画素電極に第１回目の電圧の変化が発生し、該第４開閉器がオンなっている時間内に該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御する。
【００１５】
請求項８に記載するアレイ基板は、請求項に７おける第４開閉器が薄膜トランジスタであって、該第４開閉器の該制御端が薄膜トランジスタのゲートに対応し、該第４開閉器の該第１端が薄膜トランジスタのソースに対応し、かつ該第４開閉器の該第２端が薄膜トランジスタのドレインに対応するとともに、該薄膜トランジスタの幅と長さの比が第１設定値よりも小さく、オンになっている時間内に該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御する。
【００１６】
請求項９に記載するアレイ基板は、請求項６における複数の画素ユニットが行に分けて配列され、複数の該第１走査線と複数の該第２走査線も行に分けて配列され、２Ｄ表示モードにおいて、一行の該画素ユニットに対応する第１走査線に走査を行うと同時に、該一行の該画素ユニットに隣り合い、かつ最近に走査された前一行の画素ユニットに対応する第２走査線に走査を行う。
【００１７】
請求項１０に記載するアレイ基板は、請求項９におけるアレイ基板が、アレイ基板外周領域に位置するスイッチ素子と短絡線とを含み、
該スイッチ素子は複数の制御スイッチを含み、該制御スイッチは制御端と、入力端と、出力端を含んでなり、それぞれの該制御スイッチは入力端が一行の該画素ユニットに対応する第１走査線に接続し、出力端が該一行の該画素ユニットに隣り合う前一行の画素ユニットに対応する第２走査線に接続し、かつ全ての該制御スイッチの該制御端が該短絡線に接続し、
２Ｄ表示モードにおいて該短絡線に制御信号を入力して全ての該制御スイッチをオンにし、一行の該画素ユニットに対応する第１走査線に走査信号を入力した場合に該走査信号が該制御スイッチを通過すると同時に、該制御スイッチの出力端に接続する第２走査線に入力して対応する第３開閉器がオンになるように制御し、３Ｄ表示モードにおいて該短絡線に制御信号を入力して全ての該制御スイッチがオフになるように制御し、かつ全ての該第３開閉器がオフになるように制御する。
【００１８】
請求項１１に記載するアレイ基板は、請求項６における第３画素電極の位置する領域の面積が、該第１画素電極と該第２画素電極の位置する領域の面積より狭い。
【００１９】
請求項１２に記載するアレイ基板は、請求項６における第３開閉器が薄膜トランジスタであって、該薄膜トランジスタのゲートが該第２走査線に接続し、該薄膜トランジスタのソースが該第２画素電極に接続し、該薄膜トランジスタのドレイントが該第３画素電極に接続し、かつ該薄膜トランジスタは幅と長さとの比が第２設定値より小さく、オンになっている時間内に該第２画素電極と該第３画素電極との間の電圧差がゼロにならないように制御する。
【００２０】
請求項１３に記載する液晶表示パネルは、アレイ基板と、カラーフィルタ基板と、及び該アレイ基板と該カラーフィルタ基板との間に位置する液晶層とを含んでなり、
該アレイ基板が、複数の第１走査線と、複数の第２走査線と、複数のデータ線と、複数の画素ユニットと、及びコモン電圧を入力するために用いるコモン電極とを含んでなり、該複数の画素ユニットは、それぞれが１本の第１走査線と、１本の第２走査線と、１本のデータ線に対応し、
それぞれの該画素ユニットは、第１画素電極と第２画素電極と第３画素電極と、及び第１開閉器と第２開閉器と第３開閉器とを含み、かつそれぞれの該画素ユニットは制御回路をさらに含み、
該第１画素電極は、該第１開閉器を介して該画素ユニットに対応する該第１走査線と該データ線とに接続し、該第２画素電極は、該第２開閉器を介して該画素ユニットに対応する第１走査線と該データ線とに接続し、該第３画素電極は、該第３開閉器を介して該第２画素電極と該画素ユニットに対応する第２走査線に接続し、
該制御回路が該画素ユニットに対応する該第１走査線と該第２画素電極に接続し、該制御回路が該第１走査線に走査信号を入力した場合に該第２画素電極に作用して、該第２画素電極の電圧を変化させるとともに、該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御し、
２Ｄ表示モードにおいて、該第１走査線に走査信号を入力して該第１開閉器と該第２開閉器とがオンになるように制御し、かつ該第１画素電極と該第２画素電極とが該データ線からデータ信号を受けて２Ｄ画面に対応する画像を表示する状態になるとともに、該制御回路が該第２画素電極に作用して該第２画素電極の電圧に第１回目の電圧の変化を発生させ、次いで該第１走査線が該第１開閉器と該第２開閉器とを制御してオフにし、該第２走査線に走査信号を入力して該第３開閉器がオンになるように制御して該第２画素電極と該第３画素電極とを電気的に接続し、該第３画素電極が該第２画素電極からデータ信号を受けて２Ｄ画面に対応する画像を表示する状態になり、第１回目の変化が発生した該第２画素電極の電圧に該第３画素電極によって第２回目の変化が発生し、該第３開閉器がオンになっている時間内に該第２画素電極と該第３画素電極との間の電圧差がゼロにならないように制御し、
３Ｄ表示モードにおいて、該第２走査線が該第３開閉器を制御してオフにし、該第１走査線に走査信号を入力して該第１開閉器と該第２開閉器とがオンになるように制御し、該第１画素電極と該第２画素電極とが該データ線からデータ信号を受けて３Ｄ画面に対応する画像を表示する状態となり、該制御回路が該第２画素電極に作用して該第２画素電極の電圧を変化させ、該第３画素電極が該第３開閉器のオフになる作用によって黒い画面に対応する画像を表示する状態となる。
【００２１】
請求項１４に記載する液晶表示パネルは、請求項１３における記制御回路が第４開閉器であって、かつ該第４開閉器が制御端と第１端と第２端とを含んでなり、該第４開閉器の制御端が該画素ユニットに対応する該第１走査線に接続し、該第４開閉器の該第１端が該画素ユニットに対応する該第２画素電極に接続し、該第４開閉器の該第２端が該コモン電極に接続し、
該第１走査線に走査信号を入力した場合に該第４開閉器がオンになり、該第２画素電極と該コモン電極とが電気的に接続して該第２画素電極に第１回目の電圧の変化が発生し、該第４開閉器がオンなっている時間内に該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御する。
【００２２】
請求項１５に記載する液晶表示パネルは、請求項１４における記第４開閉器が薄膜トランジスタであって、該第４開閉器の該制御端が薄膜トランジスタのゲートに対応し、該第４開閉器の該第１端が薄膜トランジスタのソースに対応し、かつ該第４開閉器の該第２端が薄膜トランジスタのドレインに対応するとともに、該薄膜トランジスタの幅と長さの比が第１設定値よりも小さく、オンになっている時間内に該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御する。
【００２３】
請求項１６に記載する液晶表示パネルは、請求項１３における複数の画素ユニットが行に分けて配列され、複数の該第１走査線と複数の該第２走査線も行に分けて配列され、２Ｄ表示モードにおいて、一行の該画素ユニットに対応する第１走査線に走査を行うと同時に、該一行の該画素ユニットに隣り合い、かつ最近に走査された前一行の画素ユニットに対応する第２走査線に走査を行う。
【００２４】
請求項１７に記載する液晶表示パネルは、請求項１６におけるアレイ基板が、アレイ基板外周領域に位置するスイッチ素子と短絡線とを含み、
該スイッチ素子は複数の制御スイッチを含み、該制御スイッチは制御端と、入力端と、出力端を含んでなり、それぞれの該制御スイッチは入力端が一行の該画素ユニットに対応する第１走査線に接続し、出力端が該一行の該画素ユニットに隣り合う前一行の画素ユニットに対応する第２走査線に接続し、かつ全ての該制御スイッチの該制御端が該短絡線に接続し、
２Ｄ表示モードにおいて該短絡線に制御信号を入力して全ての該制御スイッチをオンにし、一行の該画素ユニットに対応する第１走査線に走査信号を入力した場合に該走査信号が該制御スイッチを通過すると同時に、該制御スイッチの出力端に接続する第２走査線に入力して対応する第３開閉器がオンになるように制御し、３Ｄ表示モードにおいて該短絡線に制御信号を入力して全ての該制御スイッチがオフになるように制御し、かつ全ての該第３開閉器がオフになるように制御する。
【００２５】
請求項１８に記載する液晶表示パネルは、請求項１３における第３画素電極の位置する領域の面積が、該第１画素電極と該第２画素電極の位置する領域の面積より狭い。
【００２６】
請求項１９に記載する液晶表示パネルは、請求項１３における第３開閉器が薄膜トランジスタであって、該薄膜トランジスタのゲートが該第２走査線に接続し、該薄膜トランジスタのソースが該第２画素電極に接続し、該薄膜トランジスタのドレイントが該第３画素電極に接続し、かつ該薄膜トランジスタは幅と長さとの比が第２設定値より小さく、オンになっている時間内に該第２画素電極と該第３画素電極との間の電圧差がゼロにならないように制御する。
【図面の簡単な説明】
【００２７】
【図１】この発明の実施例によるアレイ基板の構造を示した説明図である。
【図２】図１に開示する画素ユニットの構造を示した説明図である。
【図３】図１に開示する画素ユニットと等価の回路図である。
【図４】図１に開示する第３画素電極が３Ｄ表示モードにおいて画像を表示する状態を示した説明図である。
【図５】他の実施の形態によるアレイ基板の画素ユニットと等価の回路図である。
【図６】この発明による液晶表示パネルの構造を示した説明図である。
【発明を実施するための形態】
【００２８】
この発明は、２Ｄ表示モード、及び３Ｄ表示モードにおける大視野角の色ずれを抑制し、同時に２Ｄ表示モードにおける開口率を高め、３Ｄ表示モードにおける両眼信号のクロストークを抑制することのできるアレイ基板、及び液晶表示パネルを提供するものであって、そのアレイ基板は、行に分けて配列した複数の第１走査線と、行に分けて配列した複数の第２走査線と、複数のデータ線と、行に分けて配列した複数の画素ユニットと、及びコモン電圧を入力するために用いるコモン電極とを含んでなり、該複数の画素ユニットは、それぞれが１本の第１走査線と、１本の第２走査線と、１本のデータ線とに対応し、
それぞれの該画素ユニットは、第１画素電極と第２画素電極と第３画素電極と、及び第１開閉器と第２開閉器と第３開閉器とを含み、かつそれぞれの該画素ユニットは制御回路をさらに含み、
該第１画素電極は、該第１開閉器を介して該画素ユニットに対応する該第１走査線と該データ線とに接続し、該第２画素電極は、該第２開閉器を介して該画素ユニットに対応する第１走査線と該データ線とに接続し、該第３画素電極は、該第３開閉器を介して該第２画素電極と該画素ユニットに対応する第２走査線に接続し、
該制御回路が第４開閉器であって、該第４開閉器が制御端と、第１端と及び第２端とを含み、かつ該第４開閉器の制御端が該画素ユニットに対応する該第１走査線に接続し、該第４開閉器の第１端が該画素ユニットに対応する第２画素電極に接続し、該第４開閉器の第２端が該コモン電極に接続し、該第４開閉器が、該第１走査線に走査信号入力した場合にオンになって該第２画素電極の電圧を変化させるとともに、オンになっている時間内に該第２画素電極と該コモン電極との間の電圧差がゼロにならないように制御する。また、液晶表示パネルは、係るアレイ基板を含んでなる。係るアレイ基板と液晶表示パネルの構造と特徴を説明するために、図面を参照にして以下に詳述する。
【実施例】
【００２９】
図１に、この発明によるアレイ基板の実施例を開示する。図面の開示によれば、アレイ基板は複数の第１走査線１１と、複数の第２走査線１２と、複数のデータ線１３と、複数の画素ユニット１４と、及びコモン電圧を入力するために用いるコモン電極１５とを含んでなる。複数の画素ユニット１４はアレイ状に配列し、かつそれぞれの画素ユニット１４には１本の第１走査線１１と、１本の第２走査線１２と、１本のデータ線１３が接続する。
【００３０】
図２と図３とに開示するように、それぞれの画素ユニット１４は、第１画素電極Ｍ１と、第２画素電極Ｍ２と、第３画素電極Ｍ３と、及び第１画素電極Ｍ１に作用する第１開閉器Ｔ１と、第２画素電極Ｍ２に作用する第２開閉器Ｔ２と、第３画素電極Ｍ３作用する第３開閉器Ｔ３とを含む。第１開閉器Ｔ１は、制御端が第２開閉器Ｔ２の制御端と第１走査線１１とに電気的に接続し、かつ入力端が第２開閉器Ｔ２の入力端とデータ線１３とに電気的に接続するとともに、出力端が第１画素電極Ｍ１に電気的に接続する。第２開閉器Ｔ２は、出力端が第２画素電極Ｍ２に電気的に接続する。第３開閉器は、制御端が第２走査線１２に電気的に接続し、かつ入力端が第２画素電極Ｍ２に電気的に接続するとともに、出力端が第３画素電極Ｍ３に電気的に接続する。
【００３１】
実施例において、第１開閉器Ｔ１と第２開閉器Ｔ２と第３開閉器Ｔ３とは、いずも薄膜トランジスタであって、かつ第１開閉器Ｔ１と第２開閉器Ｔ２と第３開閉器Ｔ３とは、それぞれの制御端が薄膜トランジスタのゲートに対応し、それぞれの入力端が薄膜トランジスタのソースに対応するとともに、それぞれの出力端が薄膜トランジスタのドレインに対応する。当然のことながら、その他の実施方式において、前記３つの開閉器が三極真空管か、もしくはダーリントントランジスタなどのスイッチ素子であってもよい。
【００３２】
それぞれの画素ユニット１４は制御回路１６をさらに含み、制御回路１６は画素ユニット１４の第１走査線１１と第２画素ユニットＭ２とに接続する。第１走査線１１に走査信号を入力すると、制御回路１６は第２画素電極Ｍ２に作用して第２画素電極Ｍ２の電圧を変化させ、かつ第２画素電極Ｍ２とコモン電極１５との電圧差がゼロにならないように制御する。具体的に述べると、実施例における制御回路１６は第４開閉器Ｔ４であって、第４開閉器Ｔ４は制御端と入力端と出力端をと含んでなる。第４開閉器Ｔ４は、制御端が第１走査線１１と電気的に接続し、第１端が第２画素電極Ｍ２に電気的に接続し、かつ第２端がコモン電極１５に電気的に接続する。第４開閉器Ｔ４は薄膜トランジスタであって、第４開閉器Ｔ４の制御端が薄膜トランジスタのゲートに対応し、第４開閉器Ｔ４の第１端が薄膜トランジスタのソースに対応し、第４開閉器Ｔ４の第２端が薄膜トランジスタのドレインに対応する。第１走査線１１に走査信号を入力すると、第４開閉器Ｔ４がオンになり、ここから第２画素電極Ｍ２とコモン電極１５とが電気的に接続し、第２画素電極Ｍ２の電圧がコモン電極１５によって変化し、且つ第４開閉器Ｔ４がオンになっている時間内に第２画素電極Ｍ２とコモン電極１５との間の電圧差がゼロにならないように制御して、第２画素電極Ｍ２が正常に画像を表示する状態であるよう保証する。
【００３３】
実施例におけるアレイ基板は、２Ｄ表示モードと３Ｄ表示モードとにおいて大視野角に見られる色ずれを抑制し、同時に２Ｄ表示モードにおける開口率を高め、かつ３Ｄ表示モードにおける両眼信号のクロストークを抑制することができる。
【００３４】
具体的に述べると、２Ｄ表示モードにおいて、実施例ではプログレッシブスキャン方式で第１走査線１１と第２走査線１２に対して走査し、コモン電極１５にコモン電圧を入力する。第１走査線１１高レベルの走査信号を入力して第１開閉器Ｔ１と第２開閉器Ｔ２がオンになるように制御する。データ線１３にデータ信号を入力し、第１画素電極Ｍ１と第２画素電極Ｍ２とが、それぞれ第１開閉器Ｔ１と第２開閉器Ｔ２を介してデータ線１３からのデータ信号を受信する。このため２Ｄ画面に対応する画像を表示する状態になる。第１走査線１１に高レベルの走査信号を入力すると、第４開閉器Ｔ４も同時に走査信号を受信してオンになる。この場合、第２画素電極Ｍ２とコモン電極１５が電気的に接続する。正極性（即ちデータ信号がコモン電圧より大きい）反転駆動の時間内において、第２画素電極Ｍ２はコモン電極１５を介して放電し、その一部の電荷がコモン電極１５に移動し、第２画素電極Ｍ２の電圧が降下してデータ信号を受信する時のデータ電圧ではなくなる。このため、第２画素電極Ｍ２と第１画素電極Ｍ１との間にゼロではない電圧差が具わる。負極性（即ち、データ信号がコモン電圧より小さい）反転の時間内においては、第２画素電極Ｍ２がコモン電極１５を介して充電され、コモン電極１５の一部の電荷が第２画素電極Ｍ２に移動する。よって、第２画素電極Ｍ２の電圧が増加し、データ信号を受信する場合のデータ電圧ではなくなる。ここから第２画素電極Ｍ２と第１画素電極Ｍ１との間にゼロではない電圧差が具わる。したがって、正極性反転であろうと、負極性反転であろうと、第４開閉器Ｔ４がオンになった場合は、いずれも第２画素電極Ｍ２の電圧に第１回目の変化（降下、または増加）が発生する。
【００３５】
また、第４開閉器Ｔ４がオンになっている時間内において、第２画素電極Ｍ２とコモン電極１５との間の電圧差がゼロでなくなるように制御する。具体的に述べると、第４開閉器Ｔ４がオンになっている時間内、即ち第１走査線１１に走査信号を入力する時間内において、正極性反転の場合は第４開閉器Ｔ４の制御作用によって第４開閉器Ｔ４がオンになっている時間内に第２画素電極Ｍ２がコモン電極１５に対して一部の電荷のみを放出し、第２画素電極Ｍ２の電圧が降下する。但し、コモン電圧１５と同一の電圧にはならない。負極性反転の場合は、第４開閉器Ｔ４の制御作用によって、第４開閉器Ｔ４がオンになっている時間内にコモン電極１５が第２画素電極Ｍ２に対して一部の電荷のみを移動させる。このため第２画素電極Ｍ２の電圧が増加する。但し、コモン電圧１５と同一の電圧になるまで増加しない。このため、第２画素電極Ｍ２とコモン電圧１５との間には、依然として一定の電圧差が存在し、第２画素電極Ｍ２が正常に画像を表示する状態にあることを保証し、さらに一歩進んで、第４開閉器Ｔ４のオンになった場合の電流駆動能力を制御することによって、第２画素電極Ｍ２とコモン電極１５との間の電荷の移動速度を制御する。該電流駆動能力とは、第４開閉器Ｔ４がオンになった場合に通過を許容できる電流の大きさを指す。例えば、第４開閉器Ｔ４がオンになった場合の電流駆動能力が比較的低いと、第２画素電極Ｍ２とコモン電極１５との間の電荷の移動速度が遅くなる。ここから第４開閉器Ｔ４がオンになっている時間内に両者の間で放電が平衡した状態にはならず、依然として一定の電圧差が存在する（即ち、電圧差がゼロにならない）。実施例において第４開閉器Ｔ４は薄膜トランジスタであって、薄膜トランジスタがオンになった場合に通過できる電流の大きさは、薄膜トランジスタの幅と長さとの比に関連する。幅と長さの比が小さければ、薄膜トランジスタがオンになった場合に流れる電流が小さくなり、その電流駆動能力も小さくなる。薄膜トランジスタの幅と長さとの比が大きくなれば、オンになった場合に流れる電流が大きくなり、電流駆動能力も大きくなる。したがって、第４開閉器Ｔ４の幅と長さとの比を制御することによって、幅と長さとの比が第１設定値より小さくなるようにすれば、第４開閉器Ｔ４がオンになった場合の電流駆動能力は一定値より小さくなる。ここから第４開閉器Ｔ４がオンになった場合に第２画素電極Ｍ２とコモン電極１５との間の電荷の移動速度も一定値より小さくなるように制御し、第４開閉器Ｔ４がオンになっている間に第２画素電極Ｍ２とコモン電極１５との電圧差がゼロにならないことを保証する。該一定値は、実際の状況に基づいて選択する。第４開閉器Ｔ４がオンになっている時間内に第２画素電極Ｍ２とコモン電極１５との間の電圧差がゼロにならないことを保証し、且つ第２画素電極Ｍ２とコモン電極１５との間の間に電荷の移動を発生させる（第１設定値が小さすぎると、第４開閉器Ｔ４を流れる電流がゼロになり、第２画素電圧Ｍ２の電圧を変化させることができなくなる恐れがある）という条件下において、該一定値には多くの選択を有することが許される。例えば、０．３であってもよく、もしくはその他の比の値であってもよい。
【００３６】
当然のことながら、その他の実施の形態においては、第４開閉器のゲート電圧の大きさを制御することによって第４開閉器の電流駆動能力を制御してもよい。ゲート電圧が大きくなるほど電流駆動能力も大きくなり、この逆であれば電流駆動能力は小さくなる。また、第４開閉器は三極真空管などであってもよく、この点に関しては限定しない。
【００３７】
実施例においては、第１走査線１１に走査信号を入力し、かつデータ線１３にデータ信号を入力した後、第４開閉器Ｔ４の作用によって第２画素電極Ｍ２の電圧に第１回目の変化を発生させる。ここから第２画素電極Ｍ２と第１画素電極Ｍ１との間に一定の電圧差が具わり、このため大視野角における色ずれを改善することができる。しかも、第４開閉器Ｔ４の制御作用によって、第４開閉器Ｔ４がオンになっている時間内に第２画素電極Ｍ２とコモン電圧１５との間の電圧差がゼロにならず、第２画素電極Ｍ２が正常な画像を表示できる状態であること保証する。
【００３８】
第１走査線１１の走査が完成すると、第１走査線１１は高レベルの走査信号の入力を中止し、第１開閉器Ｔ１と第２開閉器Ｔ２をオフにし、第２走査線１２に高レベルの走査信号を入力して第３開閉器Ｔ３がオンになるように制御する。この場合、第２画素電極Ｍ２と第３画素電極Ｍ３は第３開閉器Ｔ３を介して電気的に接続する。第３画素電極Ｍ３が第２画素電極Ｍ２からのデータ信号を受信すると２Ｄ画面に対応する画像を表示する状態になる。したがって、２Ｄ表示モードにおいて、第１画素電極Ｍ１、第２画素電極Ｍ２、第３画素電極Ｍ３の３つの画素電極は、いずれも２Ｄ画面に対応する画像を表示する状態になる。このため２Ｄ表示モードにおける開口率を高めることができる。また、第３画素電極Ｍ３を介して第２画素電極Ｍ２の電圧の第２回目の変化が発生する。即ち、第４開閉器Ｔ４の作用によって第２画素電極Ｍ２の電圧に第１回目の変化が発生した後、第３開閉器Ｔ３がオンになった場合、第２画素電極Ｍ２と液晶コンデンサＣｌｃ３（第３画素電極Ｍ３と他の基板のコモン電極との間に挟まれた液晶分子によって形成される等価コンデンサ）との間に電荷の移動が発生して第２画素電極に第２回目の電圧の変化が発生する。具体的に述べると、正極性（データ信号がコモン電圧より大きい）の反転においては、第２画素電極Ｍ２の一部の電荷が第３画素電極Ｍ２に移動し、第２画素電極Ｍ２の電圧が再度低下し、第３画素電極Ｍ３の電圧が高くなる。このため、第２画素電極Ｍ２の電圧と第１画素電極Ｍ１との電圧の差が大きくなり、一歩進んで大視野角いおける色ずれを改善する。負極性（データ信号がコモン電圧より小さい）の反転においては、第３画素電極Ｍ３が、その一つ前のタイムスロットの正極性電圧を保留する。よって、第３開閉器Ｔ３がオンになった場合に第３画素電極Ｍ３の一部の電荷が第２画素電極Ｍ２に移動し、第２画素電極Ｍ２の電圧が再度増加し、ここから第２画素電極Ｍ２と第１画素電極Ｍ１との電圧差が増大し、一歩進んで色ずれを改善する。しかも、第３開閉器Ｔ３がオンになっている時間内に第２画素電極Ｍ２と第３画素電極Ｍ３との間の電圧差がゼロにならないように制御することによって、第３開閉器Ｔ３がオンになっている時間内において第２画素電極Ｍ２と第３画素電極Ｍ３との間では放電が平衡した状態には至らない。即ち、第２画素電極Ｍ２の電圧と第３画素電極Ｍ３の電圧とが異なり、ここから第１画素電極Ｍ１、第２画素電極Ｍ２、第３画素電極Ｍ３が２つずつ隣り合った間の電圧がいずれも異なり、２つずつ隣り合った間に一定の電圧差が存在するようになる。このため、さらに一歩進んで２Ｄ表示モードにおける大視野角の色ずれを抑制し、ＬＣＳの効果を達成することができる。
【００３９】
さらに一歩進み、実施例における第３開閉器Ｔ３は薄膜トランジスタであって、第３開閉器Ｔ３の幅と長さとの比を制御することによって第３開閉器Ｔ３がオンになっている時間内の第２画素電極Ｍ２と第３画素電極Ｍ３との間の電圧差がゼロにならないように制御することができる。即ち、第３開閉器Ｔ３の幅と長さとの比を制御することによって、第３開閉器Ｔ３の電流駆動能力を制御する。第３開閉器Ｔ３の幅と長さとの比が比較的大きい場合、第３開閉器Ｔ３がオンになった場合の電流駆動能力も大きくなり、第２画素電極Ｍ２と第３画素電極Ｍ３との間の電荷の移動速度も速くなる。第３開閉器Ｔ３の幅と長さとの比が小さくなると、第３開閉器Ｔ３がオンになった場合の電流駆動能力も小さくなり、第２画素電極Ｍ２と第３画素電極Ｍ３との間の電荷の移動速度も遅くなる。第３開閉器Ｔ３がオンになっている時間内に第２画素電極Ｍ２の電圧と第３画素電極Ｍ３の電圧とが同一にならないことを保証するために、第２画素電極Ｍ２と第３画素電極Ｍ３との間の電荷の移動速度が遅くなるように制御する。即ち、第３開閉器Ｔ３の幅と長さとの比を第２設定値よりも小さくすることで、第３開閉器Ｔ３がオンになっている時間内に第２画素電極Ｍ２と第３画素電極Ｍ３との間の電圧差がゼロではなくなるようにする。該第２設定値は、例えば０．２であってもよい。また、その他実施の形態においては、
第３開閉器Ｔ３のゲート電圧の大きさ（即ち、第２走査線１２に入力する走査信号の大きさ）によって第３開閉器Ｔ３がオンになった場合の電流駆動能力を制御してもよい。この点に関して限定はしない。
【００４０】
一行の画素ユニット１４に対応する第１走査線１１と第２走査線１２の走査が終了した後、次の一行の画素ユニットに対応する第１走査線１１と第２走査線１２に走査を行い、係る方式で続けて行う。
【００４１】
３Ｄ表示モードに関して、図４を合わせ説明する。先ず黒い画面用の信号を利用して第３画素電極Ｍ３をオフにする。即ち、データ線１３が第１画素電極Ｍ１と第２画素電極Ｍ２に黒い画面に対応するデータ信号を入力し、第３開閉器Ｔ３がオンになっている時間内に第３画素電極Ｍ３が黒い画面に対応する画像を表示する状態になるように制御する。第２走査線１２のブランキング期間（Ｂｌａｎｋｉｎｇ  ｔｉｍｅ）に黒挿入を行い、第２画素電極Ｍ２から漏電によって光線が漏れることを防ぐ。第３画素電極Ｍ３をオフにした後、第１走査線１１に高レベルの走査信号を入力して第１開閉器Ｔ１と第２開閉器Ｔ２がＯＮになるように制御する。データ線１３は第１開閉器Ｔ１と第２開閉器Ｔ２とを介して第１画素電極Ｍ１と第２画素電極Ｍ２とに、それぞれデータ信号を入力して第１画素電極Ｍ１と第２画素電極Ｍ２とが３Ｄ画面に対応する画像を表示する状態にする。この場合、第４開閉器Ｔ４も第１走査線１１に走査信号を入力した時にＯＮの状態となる。このため第２画素電極Ｍ２とコモン電極１５とが電気的に接続し、第２画素電極Ｍ２の電圧が変化する。即ち正極性反転の場合は第２画素電極Ｍ２の電圧が低下し、負極性反転の場合は第２画素電極の電圧が増加する。このため第２画素電極Ｍ２と第１画素電極Ｍ１との電圧が異なり、両者の間に一定の電圧差が存在することになる。このため、３Ｄモードにおける色ずれを改善することができる。第４開閉器Ｔ４がオンになっている時間内に第２画素電極Ｍ２とコモン電極１５との間の電圧差がゼロにならないように制御することによって第２画素電極Ｍ２が３Ｄ画面に対応する画像を正常に表示する状態を保持できるよう保証する。また、３Ｄ表示モードにおいて、第２走査線１２をオフにすること、即ち第２走査線１２に走査信号を入力しないことによって第３開閉器Ｔ３がオフの状態になるように制御し、ここから第３画素電極Ｍ３が黒い画面に対応する画像を表示する状態を保持する。
【００４２】
実施例において、第１画素電極Ｍ１、第２画素電極Ｍ２、第３画素電極Ｍ３は列方向に沿って順に配列され、隣り合う２行の画素ユニット１４は、それぞれ３Ｄ画面の左眼用画像と右眼用画像とに対応する。３Ｄ表示モードにおいては、図４に開示するように、第３開閉器Ｔ３をオフにする作用によって第３画素電極Ｍ３が黒い画面に対応する画像を表示する状態となり、該黒い画面に対応する画像を表示する状態となった画素電極Ｍ３を遮光領域（等価ブラックマトリクス、Ｂｌａｃｋ  Ｍａｔｏｒｉｘ、ＢＭ）とする。ここから隣り合う２行の画素ユニット１４において、左眼に対応する画像を表示する画素電極（一行の画素ユニットにおける第２画素電極と第３画素電極）と右眼に対応する画像を表示する画素電極（他の一行の画素ユニットにおける第２画素電極と第３画素電極）との間に遮光領域が存在することになり、該遮光領域が左眼用画像と右眼用画像との信号のクロストークを阻止することによって、３Ｄ表示モードにおける両眼信号のクロストークを抑制する。また、第３画素電極Ｍ３は、主に３Ｄ表示モードにおいて遮光領域を形成して３Ｄ信号のクロストークを抑制するために用いる。よって、第３画素電極Ｍ３の存在する領域の面積は第１画素電極Ｍ１と第２画素電極Ｍ２とが存在する領域の面積より狭い。当然のことながら、実際の遮光のニーズに基づいて第３画素電極Ｍ３の占める面積をレイアウトして、３Ｄ両眼信号のクロストーク現象をできる限り減少させるようにしてもよい。
【００４３】
当然のことながら、その他の実施の形態において、３つの画素電極は行方向に沿って配向してもよい。この場合、隣り合う２列の画素ユニットは、それぞれ３Ｄ画面の左眼用画像と右眼用画像とに対応する状態となり、該黒い画面に対応する画像を表示する状態となった画素電極Ｍ３によって、３Ｄ表示モードにおける両眼信号のクロストークを減少させることができる。また、３Ｄ表示モードの場合、黒挿入方式を利用して第３画素電極Ｍ３を黒い画面に対応する画像を表示する状態にするとともに、第１走査線１１のブランキング期間（Ｂｌａｎｋｉｎｇ  ｔｉｍｅ）に黒挿入を行う。さらに一歩進んで述べれば、一つの走査タイムスロットにおいては第１画素電極と第２画素電極とが３Ｄ画面に対応する画像を表示する状態となり、第３画素電極は依然として黒い画面に対応する画像を表示する状態であって、次の走査タイムスロットにおいては第１画素電極と第２画素電極と第３画素電極とがいずれも黒い画面に対応する画像を表示する状態となる。その後、第１画素電極と第２画素電極が３Ｄ画面に対応する画像を表示する状態を回復し、第３画素電極は依然として３Ｄ画面に対応する画像を表示する状態を保持する。即ち、第１画素電極と第２画素電極とにおいて、３Ｄ画面の画像を表示する状態と黒い画面に対応する画像を表示する状態とが交互し、第３画素電極は３Ｄ画面に対応する画像を表示する状態をずっと保持する。上述する黒挿入の方式によって第２画素電極が漏電によって光線の漏れることを防ぐ。
【００４４】
この実施例におけるアレイ基板によれば、２Ｄ表示モードにおける開口率を高め、２Ｄ、３Ｄ表示モードにおける色ずれを効率よく改善し、好ましいＬＣＳ（Ｌｏｗ  Ｃｏｌｏｅ  Ｓｈｉｆｔ、低ひずみ）の効果を得ることができる。同時に３Ｄ表示モードにおける両眼信号のクロストークを抑制することができる。
【００４５】
その他の実施の形態において、制御回路は分圧抵抗とスイッチ素子を用いて実現することができる。第２画素電極はトリガースイッチを介して分圧抵抗に接続し、第１走査線に走査信号を入力し、トリガースイッチ素子をオンにした場合、第２画素電極は分圧抵抗によって電圧が変化する。係る方式を採用しても、同様に第２画素電極の電圧を変化させ、第１画素電極と第２画素電極との間に一定の電圧差が具わるようになる。ここからＬＣＳ（Ｌｏｗ  Ｃｏｌｏｅ  Ｓｈｉｆｔ、低ひずみ）の効果を達成することができる。
【００４６】
上述する実施の形態は、２Ｄ表示モードにおいてプログレッシブスキャン方式を採用し、第１走査線と第２走査線とに走査を行う。図５に開示するこの発明のアレイ基板の他の実施の形態においては、対応する異なる画素ユニットの第１走査線と第２走査線とを同時に走査してもよい。第１走査線（図面には第１走査線５１＿１、５１＿２、５１＿３の３本のみを開示する）と第２走査線（図面には第２走査線５２１、５２＿２、５２＿３の３本のみを開示する）とは、行の方向に沿って延伸する。２Ｄ表示モードにおいて、隣り合う第１行目画素ユニットＡ１と第２行画素ユニットＡ２とを例に挙げて説明する。第２行目画素ユニットＡ２に対応する第１走査線５１＿２に対して走査を行うと同時に、第２行目画素ユニットＡ２に隣り合う一行上の最近走査された第１行目画素ユニットＡ１に対応する第２走査線５２＿１に対して走査を行う。
【００４７】
具体的に述べれば、この実施の形態のアレイ基板は、アレイ基板外周領域に位置するスイッチ素子５５と、１本の短絡線５６とを含む。スイッチ素子５５は複数の制御スイッチ（制御スイッチＴ５＿１とＴ５＿２とを含む）を含む。制御スイッチは制御端と、入力端と、出力端を含む。第１行目画素ユニットＡ１と第２行目画素ユニットＡ２との間の制御スイッチＴ５＿１を例に挙げて説明する。制御スイッチＴ５＿１は、入力端が第２行目画素ユニットＡ２に対応する第１走査線５１＿２に接続し、かつ出力端が第１行目画素ユニットＡ１に対応する第２走査線５２＿１に接続する。全ての制御スイッチの制御端は短絡線５６に接続する。制御スイッチＴ５＿１は薄膜トランジスタであって、制御スイッチＴ５＿１の制御端は薄膜トランジスタのゲートに対応し、制御スイッチＴ５＿１の入力端は薄膜トランジスタのソースに対応し、制御スイッチＴ５＿１の出力端は薄膜トランジスタのドレインに対応する。
【００４８】
２Ｄ表示モードにおいて、短絡線５２に高レベルの制御信号を入力し、全ての制御スイッチがオンになるように制御する。次いで、第１走査線にプログレッシブスキャンを実行する。先ず、第１行目画素ユニットＡ１に対応する第１走査線５１＿１に走査信号を入力して第１行目画素ユニットＡ１の第１開閉器Ｔ１と第２開閉器Ｔ２とをオンにし、データ線５３にデータ信号を入力して第１行目画素ユニットＡ１の第１画素電極Ｍ１と第２画素電極Ｍ２を２Ｄ画面に対応する画像を表示する状態にする。第４開閉器Ｔ４は、第１走査線５１＿１に走査信号を入力した場合にオンになり、第２画素電極Ｍ２の電圧に第１回目の変化を発生させる。このため第１画素電極Ｍ１と第２画素電極Ｍ２とは電圧が異なるようになり、ここから両者の間に一定の電圧差が発生する。しかも、第４開閉器Ｔ４がオンになっている時間内に第２画素電極Ｍ２とコモン電極５７との間の電圧差がゼロにならないように制御して、第２画素電極Ｍ２が正常に画像を表示する状態にする。
【００４９】
第１行目画素ユニットＡ１に対応する第１走査線５１＿の走査が終了した後、第２１行目画素ユニットＡ２に対応する第１走査線５１＿２に走査信号を入力して第２行目画素ユニットＡ２の第１開閉器Ｔ１と第２開閉器Ｔ２と第４開閉器Ｔ４とをオンにする。それと同時に、制御スイッチＴ５＿１がオンの状態になることによって、第１走査線５１＿２に入力する走査信号が制御スイッチＴ５＿１を介して第１行目画素ユニットＡ１に対応する第２走査線５２＿１に入力し、第１行目画素ユニットＡ１の第３開閉器Ｔ３がオンになるように制御される。ここから第１行目画素ユニとＡ１の第２画素電極Ｍ２と第３画素電極Ｍ３とが電気的に接続し、このため第１行目画素ユニットの第３画素電極Ｍ３が２Ｄ画面に対応する画像を表示する状態になり、２Ｄ表示モードにおける開口率を高めることができる。しかも、第１画素ユニットＡ１の第２画素電極Ｍ２が、第３画素電極Ｍ３との間で電荷を分け合うことから、電圧の第２回目の変化が進行する。よって、第１行目画素ユニットＡ１の３つの画素電極である第１画素電極Ｍ１、第２画素電極Ｍ２、第３画素電極Ｍ３が２つずつ隣り合う間では、いずれも電圧が異なるようになり、ここからＬＣＳ（Ｌｏｗ  Ｃｏｌｏｅ  Ｓｈｉｆｔ、低ひずみ）の効果を達成することができる。その具体的な原理は上述する実施例を参考にすることができるので、ここでは詳述しない。第２行目画素ユニットＡ２に対応する第１走査線５１＿２に対する走査が終了すると、次の行の画素ユニットＡ３に対応する第１走査線５１＿３に対して走査を行う。これと同時に、制御スイッチＴ５＿２を介して第２行目画素ユニットＡ２に対応する第２走査線５２＿２に対しても同時に走査を進行させる。
【００５０】
３Ｄ表示モードにおいては、短絡線５６に制御信号を入力して全ての制御スイッチがオフの状態になるように制御し、第１走査線５１＿１に走査信号を入力して第１行目画素ユニットＡ１の第１開閉器Ｔ１と第２開閉器Ｔ２がオンになるように制御し、データ線５３にデータ信号を入力して第１行目画素ユニットＡ１の第１画素電極Ｍ１と第２画素電極Ｍ２とが３Ｄ画面に対応した画像を表示する状態にする。第４開閉器Ｔ４は第１走査線５１＿１に走査信号を入力した場合にオンになり、第２画素電極Ｍ２の電圧に第１回目の変化が発生し、第１画素電極Ｍ１と第２画素電極Ｍ２との電圧が異なるようになる。ここから両者の間に一定の電圧差が存在するようになり、かつ第４開閉器Ｔ４がオンになっている時間内に第２画素電極Ｍ２とコモン電極５７との間の電圧差がゼロにならないように制御し、第２画素電極Ｍ２が正常に画像を表示する状態にする。
【００５１】
第１行目画素ユニットＡ１に対応する第１走査線５１＿１に対する走査が終了した後、第２行目画素ユニットＡ２に対応する第１走査線５１＿２に走査信号を入力して第２行目画素ユニットＡ２の第１開閉器Ｔ１と第２開閉器Ｔ２と第４開閉器Ｔ４とをオンにし、制御スイッチＴ５＿１はオフの状態となる。よって、第２行目画素ユニットＡ２に対応する第１走査線５１＿２に走査信号を入力しても第１行目画素ユニットＡ１の第３開閉器Ｔ３には進入せず、第３開閉器Ｔ３はオフの状態となる。ここから第１行目画素ユニットＡ１の第３画素電極Ｍ３は黒い画面に対応する画像を表示する状態を保持し、黒い画面に対応する画像を表示する状態を保持した第３画素電極Ｍ３によって３Ｄ表示モードにおける両眼信号のクロストークを抑制することができる。第２行目画素ユニットＡ２に対応する第１走査線５１＿２に対する走査が終了すると、その他の第１走査線に対して順に走査を行う。３Ｄ表示モードにおいてスイッチ素子５５の全ての制御スイッチは、常にオフの状態となる。
【００５２】
この実施の形態によるスイッチ素子５５と短絡線５６については、１つの走査駆動チップのみで短絡線５６に制御信号を印加し、スイッチ素子５５の制御スイッチのオン、オフを制御し、ここから対応する第３開閉器Ｔ３のオン、オフを制御する。よって、２Ｄ表示モードにおいてＬＣＳ（Ｌｏｗ  Ｃｏｌｏｅ  Ｓｈｉｆｔ、低ひずみ）の効果を達成することができるのみならず、開口率を高め、同時に走査駆動チップの数を減少させて製造コストを節減することができる。しかも、同一の走査タイムスロットにおいて２本の走査線（例えば第１行目画素ユニットＡ１に対応する第２走査線５２＿１と第２行目画素ユニットＡ２に対応する第１走査線５１＿２）に対して同時に走査を行うことができ、ここからそれぞれの走査線の走査時間を相対的に延長し、高い更新周波数の操作に有利となる。
【００５３】
また、その他の実施の形態においては、上述するスイッチ素子５５と短絡線５６を採用することなく、異なる行の第１走査線と第２走査線を同時に走査し、それぞれの走査線（第１走査線と第２走査線とを含む）を互いに独立させ、それぞれの走査線に１つの走査駆動チップを接続し、単独で１本の走査線の走査を制御し、ここから１行の画素ユニットに対応する第１走査線に走査信号を入力した場合に、同時に前一行の画素ユニットに対応する第２走査線に走査信号を入力する。係る方式を採用しても、２本の走査線に対する同時走査を実現することができる。
【００５４】
図６に、この発明による液晶表示パネルの実施例を開示する。図面の開示によれば、液晶表示パネルはアレイ基板６０１と、カラーフィルタ基板６０２と、及びアレイ基板６０１とカラーフィルタ基板６０２との間に位置する液晶層６０３とを含んでなる。アレイ基板６０１は、上述するそれぞれの実施の形態によるアレイ基板である。
【００５５】
以上は、この発明の好ましい実施の形態であって、この発明の実施の範囲を限定するものではない。よって、この発明の説明書及び図面の内容に基づいてなされた均等の効果を有する構造、もしくは均等の効果を有する工程の変更、又は直接、間接的にその他の関連技術の分野に運用することは、いずれも同様の理であって、この発明の特許請求の範囲に属するものとする。
【符号の説明】
【００５６】
１１    第１走査線
１２    第２走査線
１３    データ線
１４    画素ユニット
１５    コモン電極
１６        制御回路
Ａ１        第１行目画素ユニット
Ａ２        第２行目画素ユニット
Ａ３        次の行の画素ユニット
Ｃｌｃ３    液晶コンデンサ
Ｍ１    第１画素電極
Ｍ２    第２画素電極
Ｍ３    第３画素電極
Ｔ１    第１開閉器
Ｔ２    第２開閉器
Ｔ３    第３開閉器
Ｔ４    第４開閉器
Ｔ５＿１、Ｔ５＿２制御スイッチ
５１＿１、５１＿２、５１＿３    第１走査線
５２＿１、５２＿２、５２＿３    第２走査線
５３        データ線
５５    スイッチ素子
５６    短絡線
５７    コモン電極
６０１    アレイ基板
６０２    カラーフィルタ基板
６０３    液晶層
【図１】
2016527560.tif 000003
【図２】
2016527560.tif 000004
【図３】
2016527560.tif 000005
【図４】
2016527560.tif 000006
【図５】
2016527560.tif 000007
【図６】
2016527560.tif 000008
【国際調査報告】
2016527560.tif 000009
2016527560.tif 000010
2016527560.tif 000011
2016527560.tif 000012