(57)【要約】  ベクトルインダクタのための装置および方法が提供される。ある構成において、装置は、積層体に配置され誘電体によって互いに隔てられた複数の導体を含むベクトルインダクタを備える。導体は互いに密に結合されることにより比較的大きな相互インダクタンスを与える。たとえば、積層体において隣合う導体を、少なくとも０．５、より具体的には０．９以上の結合係数ｋで相互に結合することができる。ある実現例において、導体は互いに並列に電気的に接続されることにより、低抵抗のベクトルインダクタを提供する。しかしながら、積層体内で導体と導体が密に結合されている結果、ベクトルインダクタの総インダクタンスは、積層体内の個々の導体の自己インダクタンスと同様にできる。ベクトルインダクタのＱ値は、積層体に追加の導体を含めることで高めることができる。
2016527705.tif 000002
【特許請求の範囲】
【請求項１】
装置であって、
ベクトルインダクタを備え、前記ベクトルインダクタは、
第１の端子および第２の端子を含む２つ以上の端子と、
異なる導電層に配置された３つ以上の導体を含む導体の積層体とを含み、前記異なる導電層は各々誘電体によって隔てられており、
前記３つ以上の導体は、第１の導体と第２の導体と第３の導体とを含み、前記第１の導体、前記第２の導体、および前記第３の導体は各々、第１の端部と前記第１の端部の反対側の第２の端部とを含み、
前記第１の導体の第１の端部、前記第２の導体の第１の端部、および前記第３の導体の第１の端部は、前記積層体の第１の側部に沿って互いに電気的に接続されており、
前記第１の導体の第２の端部、前記第２の導体の第２の端部、および前記第３の導体の第２の端部は、前記積層体の第２の側部に沿って互いに電気的に接続されており、
前記第１の導体の第１の端部は前記第１の端子に電気的に接続されており、前記第１の導体の第２の端部は前記第２の端子に電気的に接続されている、装置。
【請求項２】
前記積層体中の隣合う導体は、少なくとも０．５の結合係数で相互に結合されている、請求項１に記載の装置。
【請求項３】
前記結合係数は０．９よりも大きい、請求項２に記載の装置。
【請求項４】
プリント回路基板（ＰＣＢ）をさらに備え、前記ベクトルインダクタは前記ＰＣＢに組込まれており、前記異なる導電層は前記ＰＣＢの複数の導電層を含む、請求項１に記載の装置。
【請求項５】
前記第１の導体は、前記積層体の最も下にある導体を含み、
前記導体の積層体はさらに、前記積層体の最も上にある導体を含み、前記最も上にある導体は、第１の端部と前記第１の端部の反対側にある第２の端部とを含み、
前記２つ以上の端子はさらに、前記最も上にある導体の第１の端部に電気的に接続された第３の端子と、前記最も上にある導体の第２の端部に電気的に接続された第４の端子とを含む、請求項４に記載の装置。
【請求項６】
前記積層体の第１の側部および第２の側部はテーパ形状にされて前記積層体の３つ以上の導体間の相互結合の相違を補償する、請求項５に記載の装置。
【請求項７】
前記ＰＣＢの第１の面に配置され前記ベクトルインダクタの第１の端子に電気的に接続された第１のキャパシタ要素と、
前記ＰＣＢの第１の面に配置され前記ベクトルインダクタの第２の端子に電気的に接続された第２のキャパシタ要素と、
前記ＰＣＢの第２の面に配置され前記ベクトルインダクタの第３の端子に電気的に接続された第３のキャパシタ要素とをさらに備え、前記ＰＣＢの第２の面は前記第１の面の反対側にあり、
前記ＰＣＢの第２の面に配置され前記ベクトルインダクタの第４の端子に電気的に接続された第４のキャパシタ要素をさらに備える、請求項５に記載の装置。
【請求項８】
前記ＰＣＢに組込まれた分割器変成器をさらに備え、前記ベクトルインダクタの第１の端子は前記分割器変成器の出力に電気的に接続され、前記分割器変成器は、折重ね構成の前記ＰＣＢの複数の導電層で実現された複数の巻線を含み、前記複数の巻線の数は前記ＰＣＢの複数の導電層の数よりも多い、請求項５に記載の装置。
【請求項９】
前記ベクトルインダクタは表面実装要素（ＳＭＣ）を含む、請求項１に記載の装置。
【請求項１０】
前記第１の導体、前記第２の導体、および前記第３の導体は、同一形状を有し隣合っている、請求項１に記載の装置。
【請求項１１】
装置であって、
ベクトルインダクタを備え、前記ベクトルインダクタは、
異なる導電層に配置された３つ以上の導体を含む導体の積層体を含み、前記異なる導電層は各々誘電体によって隔てられており、
前記３つ以上の導体は、第１の導体と第２の導体と第３の導体とを含み、前記第１の導体、前記第２の導体、および前記第３の導体は各々、導電ベースと、前記導電ベースから延在している第１の導電アームと、前記導電ベースから延在している第２の導電アームとを含み、
前記第１の導体の導電ベース、前記第２の導体の導電ベース、および前記第３の導体の導電ベースは、前記積層体の第１の側部に沿って互いに電気的に接続されており、
前記第１の導体の第１の導電アームの端部、前記第２の導体の第１の導電アームの端部、および前記第３の導体の第１の導電アームの端部が、前記積層体の第２の側部に沿って互いに電気的に接続されており、
前記第１の導体の第２の導電アームの端部、前記２の導体の第２の導電アームの端部、および前記第３の導体の第２の導電アームの端部が、前記積層体の第３の側部に沿って互いに電気的に接続されている、装置。
【請求項１２】
前記積層体中の隣合う導体は、０．９よりも大きい結合係数で相互に結合されている、請求項１１に記載の装置。
【請求項１３】
前記３つ以上の導体は、前記積層体の上方から見たときに実質的にＵ字形を有している、請求項１１に記載の装置。
【請求項１４】
前記３つ以上の導体は、前記積層体の上方から見たときに実質的にＶ字形を有している、請求項１１に記載の装置。
【請求項１５】
前記第１の導体の第１の導電アームおよび前記第１の導体の第２の導電アームは、長さが異なっている、請求項１１に記載の装置。
【請求項１６】
前記第１の導体、前記第２の導体、および前記第３の導体は、同一形状を有し隣合っている、請求項１１に記載の装置。
【請求項１７】
第１の端子と第２の端子と第３の端子とを含む３つ以上の端子をさらに備え、
前記第１の導体の導電ベースは前記第１の端子に電気的に接続され、前記第１の導体の第１の導電アームの端部は前記第２の端子に電気的に接続され、前記第１の導体の第２の導電アームの端部は前記第３の端子に電気的に接続されている、請求項１１に記載の装置。
【請求項１８】
前記第１の端子と前記第１の導体の導電ベースとの電気的接続は、前記第１の導体の導電ベースの中心からオフセットされている、請求項１７に記載の装置。
【請求項１９】
プリント回路基板（ＰＣＢ）をさらに備え、前記ベクトルインダクタは前記ＰＣＢに組込まれており、前記異なる導電層は前記ＰＣＢの複数の導電層を含む、請求項１７に記載の装置。
【請求項２０】
前記第１の導体は、前記積層体の最も下にある導体を含み、
前記導体の積層体はさらに、前記積層体の最も上にある導体を含み、前記最も上にある導体は、導電ベースと、前記導電ベースから延在している第１の導電アームと、前記導電ベースから延在している第２の導電アームとを含み、
前記３つ以上の端子はさらに、第４の端子と第５の端子と第６の端子とを含み、前記最も上にある導体の導電ベースは前記第４の端子に電気的に接続され、前記最も上にある導体の第１の導電アームの端部は前記第５の端子に電気的に接続され、前記最も上にある導体の第２の導電アームの端部は前記第６の端子に電気的に接続されている、請求項１９に記載の装置。
【請求項２１】
前記積層体の第１の側部、第２の側部、または第３の側部のうちの少なくとも１つは、テーパ形状にされて前記積層体の３つ以上の導体間の相互結合の相違を補償する、請求項２０に記載の装置。
【請求項２２】
前記ＰＣＢの第１の面に配置され前記ベクトルインダクタの第１の端子に電気的に接続された第１のキャパシタ要素と、
前記ＰＣＢの第１の面に配置され前記ベクトルインダクタの第２の端子に電気的に接続された第２のキャパシタ要素と、
前記ＰＣＢの第１の面に配置され前記ベクトルインダクタの第３の端子に電気的に接続された第３のキャパシタ要素と、
前記ＰＣＢの第２の面に配置され前記ベクトルインダクタの第４の端子に電気的に接続された第４のキャパシタ要素とをさらに備え、前記ＰＣＢの第２の面は前記第１の面の反対側にあり、
前記ＰＣＢの第２の面に配置され前記ベクトルインダクタの第５の端子に電気的に接続された第５のキャパシタ要素と、
前記ＰＣＢの第２の面に配置され前記ベクトルインダクタの第６の端子に電気的に接続された第６のキャパシタ要素とをさらに備える、請求項２０に記載の装置。
【請求項２３】
前記ＰＣＢに組込まれた分割器変成器をさらに備え、前記ベクトルインダクタの第１の端子は前記分割器変成器の出力に電気的に接続され、前記分割器変成器は、折重ね構成の前記ＰＣＢの複数の導電層で実現された複数の巻線を含み、前記複数の巻線の数は前記ＰＣＢの複数の導電層の数よりも多い、請求項１９に記載の装置。
【請求項２４】
前記ベクトルインダクタは表面実装要素（ＳＭＣ）を含む、請求項１１に記載の装置。
【請求項２５】
装置であって、
３つ以上の誘導性素子を含むベクトルインダクタを備え、前記３つ以上の誘導性素子は、
第１の導電層に配置された第１の誘導性素子と、
第２の導電層に配置された第２の誘導性素子と、
第３の導電層に配置された第３の誘導性素子とを含み、
前記第１の導電層、前記第２の導電層、および前記第３の導電層は各々、１つ以上の誘電層によって隔てられており、
前記３つ以上の誘導性素子は、並列に電気的に接続されており、前記３つ以上の誘導性素子は、前記ベクトルインダクタの総インダクタンスが、前記３つ以上の誘導性素子間が相互結合されていることによる並列の組合わせによって低減されないように配置されている、装置。
【請求項２６】
前記第１の誘導性素子、前記第２の誘導性素子、および前記第３の誘導性素子は、同一形状を有し隣合っている、請求項２５に記載の装置。
【請求項２７】
インダクタ装置であって、
複数の導電素子を備え、前記導電素子は各々、導電材料からなる個別パッチとして形成されており、前記導電素子は縦方向積層体において互いに関連して配置されており、
少なくとも２つ以上の隣合う導電素子間に配置された誘電体を備え、前記誘電体は、前記導電素子のうちの隣合う導電素子間の相互インダクタンス係数が少なくとも二分の一（１／２）以上となるのに十分薄い、装置。
【請求項２８】
前記２つ以上の導電素子間に配置された誘電体の比誘電率は、１よりも遥かに小さい誘電損失正接を示す、請求項２７に記載の装置。
【請求項２９】
前記導電素子は各々、２つ以上の隣接する導電素子に電気的に接続されている、請求項２７に記載の装置。
【請求項３０】
前記インダクタは並列共振回路の一部をさらに含み、前記インダクタは、前記縦方向積層体における最も上の導電素子のみを介して第１のキャパシタに直接接続され、第２のキャパシタが、前記縦方向積層体における最も下の導電素子のみを介して直接接続されており、最も下の導電層と最も上の導電層との間に配置されたその他の導電素子は、直接導体経路を介して第１または第２のキャパシタに接続されていない、請求項２７に記載の装置。
【請求項３１】
前記その他の導電素子のうちの２つ以上は互いに接続されている、請求項３０に記載の装置。
【請求項３２】
前記インダクタは直列共振回路の一部をさらに含み、前記インダクタは、前記縦方向積層体における最も上の導電素子のみを介して第１のキャパシタに直接接続され、最も下の導電素子が、前記縦方向積層体における第２のキャパシタのみに直接接続され、最も下の導電層と最も上の導電層との間に配置されたその他の導電素子は、直接導体経路を介して第１または第２のキャパシタに接続されていない、請求項２７に記載の装置。
【請求項３３】
前記その他の導電素子のうちの２つ以上は互いに接続されている、請求項３２に記載の装置。
【請求項３４】
前記インダクタは、
（ｉ）プリント回路基板としての、誘電層のうちの所与の１つの誘電層と、
（ｉｉ）前記基板の両側に配置された金属としての、２つの導体とを含む、
サブアセンブリを含む、請求項２７に記載の装置。
【請求項３５】
前記プリント回路基板は埋込まれたキャパシタ層を有する、請求項３４に記載の装置。
【請求項３６】
前記インダクタは、接着層で互いに装着された複数のサブアセンブリを含む、請求項３４に記載の装置。
【請求項３７】
インダクタ装置であって、
各々が、導電材料からなる個別パッチとして形成されている、複数の導体を備え、前記導体は、縦方向において互いに関連して配置されることにより導体積層体を形成し、
２つ以上の隣合う導電素子間に配置された薄い誘電体を備え、前記誘電体の厚さは真隣の導電素子の厚さよりも小さい、インダクタ装置。
【請求項３８】
前記導体は、入力端から出力端まで延在する少なくとも２つの平行な側壁を有する金属の概ね矩形のストリップから形成されている、請求項３７に記載の装置。
【請求項３９】
導電フィールド経路が入力端から出力端まで直線となるような形状を有する、請求項３７に記載の装置。
【請求項４０】
前記積層体の最も上にある導体および最も下にある導体のうちの少なくとも１つは、前記積層体の内部の導体よりも厚い、請求項３７に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
分野
本発明の実施形態は、電子システムに関し、特に無線周波数（ＲＦ）電子機器で使用されるインダクタに関する。
【背景技術】
【０００２】
関連技術の説明
インダクタのインダクタンスは、インダクタの端子間の電圧の、インダクタを流れる電流の変化率に対する比率に対応する。インダクタンスに加え、クオリティファクタ（Ｑ値）、周波数応答、および／または線形性等のその他のインダクタパラメータも、特定の用途に適したインダクタの選択において重要となり得る。
【０００３】
インダクタはさまざまな種類のアナログおよび無線周波数（ＲＦ）回路で使用できる。たとえば、インダクタを、フィルタ、デュプレクサ、共振器、チューナ、および／またはその他の回路に含めることができる。
【発明の概要】
【課題を解決するための手段】
【０００４】
概要
ある局面において、ベクトルインダクタを備える装置が提供される。ベクトルインダクタは、第１の端子および第２の端子を含む２つ以上の端子と、異なる導電層に配置された３つ以上の導体を含む導体の積層体とを含む。異なる導電層は各々誘電体によって隔てられている。３つ以上の導体は、第１の導体と第２の導体と第３の導体とを含む。第１の導体、第２の導体、および第３の導体は各々、第１の端部と第１の端部の反対側の第２の端部とを含む。第１の導体の第１の端部、第２の導体の第１の端部、および第３の導体の第１の端部は、積層体の第１の側部に沿って互いに電気的に接続されている。加えて、第１の導体の第２の端部、第２の導体の第２の端部、および第３の導体の第２の端部は、積層体の第２の側部に沿って互いに電気的に接続されている。さらに、第１の導体の第１の端部は第１の端子に電気的に接続されており、第１の導体の第２の端部は第２の端子に電気的に接続されている。
【０００５】
別の局面において、ベクトルインダクタを備える装置が提供される。ベクトルインダクタは、異なる導電層に配置された３つ以上の導体を含む導体の積層体を含む。異なる導電層は各々誘電体によって隔てられている。３つ以上の導体は、第１の導体と第２の導体と第３の導体とを含む。第１の導体、第２の導体、および第３の導体は各々、導電ベースと、導電ベースから延在している第１の導電アームと、導電ベースから延在している第２の導電アームとを含む。第１の導体の導電ベース、第２の導体の導電ベース、および第３の導体の導電ベースは、積層体の第１の側部に沿って互いに電気的に接続されている。加えて、第１の導体の第１の導電アームの端部、第２の導体の第１の導電アームの端部、および第３の導体の第１の導電アームの端部が、積層体の第２の側部に沿って互いに電気的に接続されている。さらに、第１の導体の第２の導電アームの端部、第２の導体の第２の導電アームの端部、および第３の導体の第２の導電アームの端部が、積層体の第３の側部に沿って互いに電気的に接続されている。
【０００６】
別の局面において、装置が提供される。この装置は、３つ以上の誘導性素子を含むベクトルインダクタを備える。３つ以上の誘導性素子は、第１の導電層に配置された第１の誘導性素子と、第２の導電層に配置された第２の誘導性素子と、第３の導電層に配置された第３の誘導性素子とを含む。第１の導電層、第２の導電層、および第３の導電層は各々、１つ以上の誘電層によって隔てられている。３つ以上の誘導性素子は、並列に電気的に接続されている。加えて、３つ以上の誘導性素子は、ベクトルインダクタの総インダクタンスが、３つ以上の誘導性素子間が相互結合されていることによる並列の組合わせによって低減されないように配置されている。
【０００７】
別の局面において、インダクタ装置が提供される。インダクタ装置は、複数の導電素子を備え、導電素子は各々、導電材料からなる個別パッチとして形成されている。導電素子は縦方向積層体において互いに関連して配置されている。インダクタ装置はさらに、少なくとも２つ以上の隣合う導電素子間に配置された誘電体を備え、誘電体は、導電素子のうちの隣合う導電素子間の相互インダクタンス係数が少なくとも二分の一（１／２）以上となるのに十分薄い。
【０００８】
別の局面において、インダクタ装置が提供される。インダクタ装置は、各々が、導電材料からなる個別パッチとして形成されている、複数の導体を備える。導体は、縦方向において互いに関連して配置されることにより導体積層体を形成している。インダクタ装置はさらに、２つ以上の隣合う導電素子間に配置された薄い誘電体を備える。誘電体の厚さは真隣の導電素子の厚さよりも小さい。
【図面の簡単な説明】
【０００９】
【図１】無線周波数（ＲＦ）システムの一実施形態の概略図である。
【図２】一実施形態に従うプログラマブルフィルタの概略図である。
【図３Ａ】ＲＦ信号処理回路の一実施形態の概略図である。
【図３Ｂ】ＲＦ信号処理回路の別の実施形態の概略図である。
【図４Ａ】一実施形態に従うベクトルインダクタの一部の断面図である。
【図４Ｂ】一実施形態に従うベクトルインダクタの断面図である。
【図５Ａ】一実施形態に従うベクトルインダクタの斜視図である。
【図５Ｂ】図５Ａのベクトルインダクタの導体の平面図である。
【図６】別の実施形態に従うベクトルインダクタの導体の平面図である。
【図７Ａ】一実施形態に従うプリント回路基板（ＰＣＢ）の断面図である。
【図７Ｂ】別の実施形態に従うＰＣＢの断面図である。
【図８Ａ】別の実施形態に従うベクトルインダクタの斜視図である。
【図８Ｂ】図８Ａのベクトルインダクタの導体の平面図である。
【図８Ｃ】図８Ａのベクトルインダクタの回路図である。
【図９】別の実施形態に従うベクトルインダクタの導体の平面図である。
【図１０Ａ】別の実施形態に従うベクトルインダクタの導体の平面図である。
【図１０Ｂ】別の実施形態に従うベクトルインダクタの導体の平面図である。
【図１１】別の実施形態に従うベクトルインダクタの断面図である。
【図１２Ａ】別の実施形態に従うＰＣＢの概略図であり上からおよび下からの斜視図である。
【図１２Ｂ】一実施形態に従う、図１２ＡのＰＣＢの線１２Ｂ−１２Ｂに沿う断面図である。
【図１２Ｃ】一実施形態に従う、図１２ＡのＰＣＢの線１２Ｃ−１２Ｃに沿う断面図である。
【図１３】別の実施形態に従うＰＣＢの断面図である。
【図１４Ａ】さまざまな実施形態のうちのある実施形態に従う共振回路の概略図である。
【図１４Ｂ】さまざまな実施形態のうちのある実施形態に従う共振回路の概略図である。
【図１５】一実施形態に従うフィルタの概略図である。
【発明を実施するための形態】
【００１０】
実施形態の詳細な説明
特定の実施形態に関する以下の詳細な説明は、本発明の具体的な実施形態のさまざまな説明を提供する。しかしながら、本発明は、請求項によって規定されカバーされている複数の異なるやり方で実施することができる。この説明では図面を参照するが、図面において同様の参照番号は同一のまたは機能的に同様の要素を示し得る。
【００１１】
高いクオリティファクタ（Ｑ値）を有するインダクタは、たとえば特定の無線周波数（ＲＦ）用途を含むさまざまな用途において望ましい可能性がある。たとえば、高いＱ値を有するインダクタをプログラマブルフィルタの共振インダクタ−キャパシタ（ＬＣ）回路で使用すると、プログラマブルフィルタはより高い周波数選択性を示すことができる。したがって、このプログラマブルフィルタは、より精細な周波数調整および／または帯域外信号の排除の向上をもたらすことができる。
【００１２】
特定の従来のインダクタはコイルまたはらせん形状で実現されている。しかしながら、このような構造において電流を流す経路は湾曲しているか折れ曲がっている可能性がある。このため、このようなインダクタを流れる電流に関連する電子は、高周波数のときにコイルまたはらせんの最も内側の縁に沿って集中する傾向を示すことがあり、これはインダクタのＱ値を悪化させる可能性がある。
【００１３】
インダクタの導体のサイズを大きくすればＱ値は高くなるであろうが、このような手法はインダクタの面積を増すことになり望ましくない可能性がある。加えて、導体のサイズの増加によってＱ値を高くする能力は、表皮効果によって制限される場合がある。当業者が理解するように、表皮効果は、導体を介して伝搬する無線周波数信号の電流が、導体の厚さ全体ではなく表面近くで密になる傾向である。
【００１４】
ここではベクトルインダクタのための装置および方法が提供される。特定の構成において、装置は、積層体に配置され誘電体によって互いに隔てられた複数の導体を含むベクトルインダクタを備える。導体は、比較的大きい相互インダクタンスで互いに誘導結合されている。たとえば、一実施形態において、隣合う導体は、少なくとも０．５、より具体的には０．９以上の結合係数ｋで相互に結合されている。特定の実現例において、導体は互いに並列に電気的に接続されて低抵抗のベクトルインダクタを提供する。しかしながら、積層体内の導体が相互に結合することにより、ベクトルインダクタの総インダクタンスは積層体内の個々の導体の自己インダクタンスと同様になる可能性がある。したがって、特定の実現例では、ベクトルインダクタの積層体内の導体の数がベクトルインダクタの総インダクタンスに影響しない場合がある。しかしながら、積層体内に多数の導体があるベクトルインダクタは、積層体内の導体の数がより少ないベクトルインダクタと比較して、低い抵抗および高いＱ値を有することができる。
【００１５】
特定の実施形態において、導体は、ベクトルインダクタの積層体の上方から見たときに実質的に矩形であってもよい。たとえば、導体は金属の細長いストリップを含み得る。導体をこのように構成することにより、高いＱ値をもたらすことができる、導体を通る比較的直線状の導電経路を提供することができる。
【００１６】
他の実施形態において、導体は、ベクトルインダクタの積層体の上方から見たときに実質的にＵ字形またはＶ字形であってもよい。このような構成において、ベクトルインダクタは、３つのインダクタの回路等価物として機能することができる。たとえば、ベクトルインダクタは、Ｕ字形またはＶ字形の導体の第１の導電脚部の自己インダクタンスと関連する第１のインダクタと、Ｕ字形またはＶ字形の導体の第２の導電脚部の自己インダクタンスと関連する第２のインダクタと、第１の導電脚部と第２の導電脚部との相互インダクタンスと関連する第３のインダクタとを含み得る。図面には鋭角の角部と直線が示されているが、実際の実施形態、特に微細化の実施形態では、角部は丸く「線」は直線以外である可能性があることを当業者は理解するであろう。
【００１７】
ここでのベクトルインダクタは、比較的高いＱ値、比較的高い線形性、および／または比較的低い挿入損失を有し得る。加えて、このベクトルインダクタは単位面積当たり比較的高いインダクタンスを有することができるので、比較的小さい物理的空間または面積を占めることができる。
【００１８】
特定の構成において、ベクトルインダクタをプリント回路基板（ＰＣＢ）等の基板に組込んでもよい。しかしながら、ベクトルインダクタを表面実装要素（surface mount component）（ＳＭＣ）等の独立した要素として実現する構成を含むその他の構成が可能である。
【００１９】
特定の構成において、ベクトルインダクタを、１つ以上のキャパシタを有するインダクタ−キャパシタ（ＬＣ）共振回路で動作するように構成してもよい。特定の実現例において、キャパシタは可変であってもよく、ＬＣ共振回路を用いて、たとえば、プログラマブルフィルタ、プログラマブル共振器、プログラマブルアンテナチューナ、プログラマブルインピーダンス整合ネットワーク、プログラマブル位相シフタ、および／またはプログラマブルデュプレクサを含む広範囲のＲＦ電子機器で、周波数調整をもたらすことができる。
【００２０】
図１は、無線周波数（ＲＦ）システム１０の一実施形態の概略図である。ＲＦシステム１０は、プログラマブルデュプレクサ１と、アンテナ２と、受信端子ＲＸと、送信端子ＴＸとを含む。ＲＦシステム１０は、スマートフォン等のワイヤレス装置の一部を表わすことができる。したがって、明確にするために図１には示していないが、ＲＦシステム１０はその他の構成要素および／または回路を含み得る。
【００２１】
図１に示されるように、プログラマブルデュプレクサ１は、第１のプログラマブルフィルタ３と第２のプログラマブルフィルタ４とを含む。第１のプログラマブルフィルタ３は、アンテナ２に電気的に接続された入力と、受信端子ＲＸに電気的に接続された出力とを含む。第１のプログラマブルフィルタ３はさらに、周波数における通過帯域の位置等の、第１のプログラマブルフィルタ３のフィルタリング特性を制御するために使用できる第１の可変キャパシタ構造５を含む。第２のプログラマブルフィルタ４は、送信端子ＴＸに電気的に接続された入力と、アンテナ２に電気的に接続された出力とを含む。第２のプログラマブルフィルタ４はさらに、第２のプログラマブルフィルタ４のフィルタリング特性を制御するために使用できる第２の可変キャパシタ構造６を含む。
【００２２】
スマートフォン、タブレット、またはラップトップコンピュータ等のワイヤレス装置は、１つ以上の共通または共有アンテナを用いて複数の周波数帯で通信することができる。より広い帯域幅および／またはさまざまな通信ネットワークで送信したいという要望によって、ワイヤレス装置が通信できる帯域の数に対する要求が高くなった。たとえば、ＧＳＭ（登録商標）／ＥＤＧＥ、ＩＭＴ−２０００（３Ｇ）、４Ｇ、ロングタームエボリューション（Long Term Evolution）（ＬＴＥ）、Ａｄｖａｎｃｅｄ  ＬＴＥ、ＩＥＥＥ８０２．１１（Ｗｉ−Ｆｉ）、モバイルＷｉＭＡＸ、近距離無線通信（Near Field Communication）（ＮＦＣ）、グローバルポジショニングシステム（Global Positioning System）（ＧＰＳ）、ＧＬＯＮＡＳＳ、Ｇａｌｉｌｅｏ、ブルートゥース（登録商標）などを含む多様な通信規格のうちの１つ以上を用いて動作するように、ワイヤレス装置を規定してもよい。企業標準（proprietary standards）を適用することもできる。マルチバンド通信の複雑さは、ワイヤレス装置がキャリアアグリゲーションを使用するように指定されている構成ではさらに増す可能性がある。
【００２３】
特定の従来のワイヤレス装置は、多投スイッチと、周波数帯域各々に関連するデュプレクサとを含み得る。多投スイッチを用いて、アンテナを、特定の帯域に関連するデュプレクサに選択的に結合してもよい。デュプレクサは、たとえば、表面弾性波（surface acoustic wave）（ＳＡＷ）フィルタおよび／または薄膜バルク音響共振器（thin film bulk acoustic resonator）（ＦＢＡＲ）等の受動フィルタリング構造を用いて、帯域フィルタリングを提供することができる。多投スイッチを用いて、アンテナを、ワイヤレス装置が特定の瞬間に送信および／または受信している周波数帯域と関連するデュプレクサに、電気的に結合してもよい。
【００２４】
示されている構成において、プログラマブルデュプレクサ１を、制御信号ＣＮＴＬを用いて第１および第２のプログラマブルフィルタ３、４をプログラミングすることにより特定の周波数帯をフィルタリングするように構成してもよい。たとえば、特定の実施形態において、第１の可変キャパシタ構造５の容量値を、制御信号ＣＮＴＬを用いて制御することにより、第１のプログラマブルフィルタ３の通過帯域の周波数位置を制御してもよく、第２の可変キャパシタ構造６の容量値を制御信号ＣＮＴＬを用いて制御することにより、第２のプログラマブルフィルタ４の通過帯域の周波数位置を制御してもよい。
【００２５】
したがって、プログラマブルデュプレクサ１を用いてマルチバンド機能を有するＲＦシステムを提供する一方で、多投スイッチおよび周波数帯ごとのデュプレクサを使用する必要性を無くすことができる。ＲＦシステム１０にプログラマブルデュプレクサ１を含めることにより、多投スイッチの必要性を無くして送信および／または受信経路における挿入損失を低減することができる。さらに、プログラマブルデュプレクサ１の面積を、多投スイッチおよび複数のデュプレクサを含む構成よりも小さくすることができる。このように、プログラマブルデュプレクサ１を含むワイヤレス装置は、より小さいフォームファクタおよび／またはより低いコストにすることができる。
【００２６】
示されている構成において、第１および第２の可変キャパシタ構造５、６の容量値を制御信号ＣＮＴＬを用いて制御してもよい。一実施形態において、プログラマブルデュプレクサ１は、制御信号ＣＮＴＬを、シリアルペリフェラルインターフェイス（serial peripheral interface）（ＳＰＩ）またはモバイルインダストリプロセッサインターフェイス無線周波数フロントエンド（Mobile Industry Processor Interface radio frequency front end）（ＭＩＰＩ  ＲＦＦＥ）インターフェイス等のインターフェイスを通して受ける。インターフェイスの２つの例を示したが、他のインターフェイスを使用してもよい。図１は第１および第２の可変キャパシタ構造５、６が共通制御信号ＣＮＴＬを受けることを示しているが、他の構成が可能である。たとえば、第１および第２の可変キャパシタ構造５、６が別々の制御信号を用いて制御される実現例である。特定の構成において、第１の可変キャパシタ構造５および／または第２の可変キャパシタ構造６は、可変キャパシタアレイを含む１つ以上のＩＣを用いて実現される。
【００２７】
一実施形態において、第１および第２のインダクタ構造７、８は、らせんまたはコイルインダクタ等の特定の他の誘導性構造体よりも高いＱ値および／または小さい面積をもたらすことができるベクトルインダクタを用いて実現される。
【００２８】
ＲＦシステム１０は１つ以上のベクトルインダクタを含むことができるシステムの一例を示しているが、本明細書に記載のベクトルインダクタを他のシステムで使用してもよい。
【００２９】
図２は、一実施形態に従うプログラマブルフィルタ２０の概略図である。プログラマブルフィルタ２０は、入力インピーダンス変成器１１と、分割器変成器１２と、ＲＦ信号処理回路１３と、結合器変成器１４と、出力インピーダンス変成器１５とを含む。プログラマブルフィルタ２０はさらに、ＲＦ入力ＩＮとＲＦ出力ＯＵＴとを含む。
【００３０】
プログラマブルフィルタ２０は、図１に示される第１および／または第２のプログラマブルフィルタ３、４を実現するのに適したプログラマブルフィルタの一実施形態を示す。しかしながら、プログラマブルフィルタ２０を他のシステムで使用してもよく、および／または第１および／または第２のプログラマブルフィルタ３、４を他のやり方で実現してもよい。
【００３１】
入力インピーダンス変成器１１は、ＲＦ入力ＩＮでＲＦ入力信号を受けることができ、インピーダンス変換された信号２１を生成することができる。入力インピーダンス変成器１１は、入力から出力へのインピーダンス変換を提供できる。たとえば、一実施形態において、入力インピーダンス変成器１１は、約５０Ωの入力インピーダンスを約ＲＬの出力インピーダンスに変換する。ＲＬは５０Ω未満、たとえば８Ωである。
【００３２】
プログラマブルフィルタ２０の入力インピーダンスをこのように変換すると、結果として、インピーダンス変換された信号２１の電圧レベルは、ＲＦ入力ＩＮで受けたＲＦ入力信号の電圧レベルよりも低くなる。たとえば、プログラマブルフィルタ２０の入力インピーダンスが約５０Ωのとき、インピーダンス変換された信号２１の電圧レベルを、ＲＦ入力信号の電圧レベルの
【００３３】
【数１】
2016527705.tif 000003
【００３４】
に低減することができる。
分割器変成器１２は、入力インピーダンス変成器１１からインピーダンス変換された信号２１を受けることができ、Ｎ個の分割信号を生成することができる。Ｎは２以上の整数である。示されている構成において、分割器変成器１２は、第１の分割信号２２ａ、第２の分割信号２２ｂ、および第３の分割信号２２ｃを生成する。Ｎ＝３である一例が示されているが、本明細書に開示される原理および利点は、２、３、４、５、または６以上を含む、整数Ｎの広い範囲の値に適用できる。
【００３５】
インピーダンス変換された信号２１をＮ個の分割信号に分割することにより、ＲＦ入力信号の電圧レベルをさらにＮ分の１に低減することができる。分割器変成器１２を含めることで、インピーダンスもＮ分の１に低減することができる。たとえば、入力インピーダンス変成器１１の出力インピーダンスの値がＲＬのとき、分割器変成器１２の各出力の出力インピーダンスの値はＲＬ／Ｎにすることができる。
【００３６】
図２に示されるように、ＲＦ信号処理回路１３は、第１、第２、および第３の分割信号２２ａ〜２２ｃを受けることができ、対応する、第１、第２、および第３の処理済ＲＦ信号２３ａ〜２３ｃを生成することができる。図２に示されるように、ＲＦ信号処理回路１３は、制御信号ＣＮＴＬを用いて制御することができる容量を含み得る可変キャパシタ１６を含む。ＲＦ信号処理回路１３はさらにベクトルインダクタ１７を含む。ベクトルインダクタ１７および可変キャパシタ１６は、ＲＦ信号処理回路１３のフィルタリング特性を決定することができる。
【００３７】
示されているＲＦ信号処理回路１３を用いて、分割器変成器１２が生成した分割信号２２ａ〜２２ｃを処理することにより、対応する処理済信号２３ａ〜２３ｃを生成することができる。特定の構成において、ＲＦ信号処理回路１３は、ＲＦ信号処理回路の入力と出力との間の信号経路に、実質的に同一の回路を含んでいてもよい。
【００３８】
結合器変成器１４は、処理済信号２３ａ〜２３ｃを受け、これらを結合して結合信号２４を生成することができる。結合器変成器１４はまた、インピーダンス変換を提供することができる。たとえば、ＲＦ信号処理回路１３の各出力の出力インピーダンスが約ＲＬ／Ｎである構成において、結合器変成器１４の出力インピーダンスを約ＲＬにすることができる。
【００３９】
出力インピーダンス変成器１５は、結合信号２４を結合器変成器１４から受け、ＲＦ出力ＯＵＴのＲＦ出力信号を生成する。特定の構成において、結合器変成器１４は、５０Ω未満の出力インピーダンスＲＬを有することができ、出力インピーダンス変成器１５を用いて約５０Ωの出力インピーダンスのＲＦ出力信号を与えることができる。
【００４０】
示されているプログラマブルフィルタ２０は、プログラマブルフィルタの入力インピーダンスよりも低いインピーダンスの分割信号２２ａ〜２２ｃを処理するＲＦ信号処理回路１３を用いてフィルタリングを提供する。その後、処理済信号２３ａ〜２３ｃが結合されインピーダンスが高くなるように変換される。たとえば、一実施形態において、プログラマブルフィルタの出力インピーダンスは、プログラマブルフィルタの入力インピーダンスにほぼ等しい。
【００４１】
プログラマブルフィルタ２０を、ＲＦ入力信号をこのように処理するように構成することにより、プログラマブルフィルタの電圧処理機能を高めることができる。たとえば、プログラマブルフィルタ２０の入力インピーダンスが約５０Ωのとき、ＲＦ入力信号の、ＲＦ信号処理回路１３に与えられる前の電圧レベルを、
【００４２】
【数２】
2016527705.tif 000004
【００４３】
に低減することができる。ＲＦ信号処理回路１３は高電圧条件に対する感度が高い回路を含んでいてもよい。したがって、示されているプログラマブルフィルタ２０を用いて高電圧ＲＦ入力信号を処理することができ、および／または電圧定在波比（voltage standing wave ratio）（ＶＳＷＲ）の変動に対するプログラマブルフィルタ２０の耐性を高めることができる。
【００４４】
さらに、プログラマブルフィルタ２０を、より低いインピーダンスのＲＦ信号を処理するように構成することにより、プログラマブルフィルタの線形性を高めることができる。一実施形態において、示されている構成は、３次相互変調ひずみ（third order intermodulation distortion）（ＩＭＤ３）を、ＲＦ入力信号をインピーダンス変換または分割なしで直接ＲＦ信号処理回路に与える構成と比較して、
【００４５】
【数３】
2016527705.tif 000005
【００４６】
に低減することができる。例示としての一例において、Ｎとして８に等しいものを選択してもよく、ＲＬとして約８Ωにほぼ等しいものを選択してもよく、プログラマブルフィルタは、約５２ｄＢの線形性の改善をもたらすことができる。しかしながら、他の構成が可能である。
【００４７】
図３Ａは、ＲＦ信号処理回路３０の一実施形態の概略図である。ＲＦ信号処理回路３０は、第１のインダクタ−キャパシタ（ＬＣ）回路３１ａと、第２のＬＣ回路３１ｂと、第３のＬＣ回路３１ｃと、第４のＬＣ回路３１ｄと、第５のＬＣ回路３１ｅと、第６のＬＣ回路３１ｆと、第７のＬＣ回路３１ｇと、第８のＬＣ回路３１ｈと、第９のＬＣ回路３１ｉとを含む。ＲＦ信号処理回路３０は、図２のＲＦ信号処理回路１３の一実施形態を示す。
【００４８】
図３Ａに示されるように、第１、第２、および第３のＬＣ回路３１ａ〜３１ｃは、第１のＲＦ信号入力Ｉ１と第１のＲＦ出力Ｏ１との間にカスケード状に配置されている。加えて、第４、第５、および第６のＬＣ回路３１ｄ〜３１ｆは、第２のＲＦ入力Ｉ２と第２のＲＦ出力Ｏ２との間にカスケード状に配置されている。さらに、第７、第８、および第９のＬＣ回路３１ｇ〜３１ｉは、第３のＲＦ入力Ｉ３と第３のＲＦ出力Ｏ３との間にカスケード状に配置されている。
【００４９】
図３Ａは３つのＲＦ入力と３つのＲＦ出力とを含む構成を示しているが、ＲＦ信号処理回路３０は、これよりも多いまたは少ない入力と出力とを含むように構成してもよい。
【００５０】
ＲＦ信号処理回路３０を用いて、第１〜第３のＲＦ入力Ｉ１〜Ｉ３で受けたＲＦ入力信号を処理して第１〜第３のＲＦ出力Ｏ１〜Ｏ３のＲＦ出力信号を生成することができる。図３Ａに示されるように、ＲＦ信号処理回路３０は制御信号ＣＮＴＬを受け、この制御信号を用いて、第１〜第９のＬＣ回路３１ａ〜３１ｉに関連する可変容量を制御することができる。ＬＣ回路の容量を制御することにより、制御信号ＣＮＴＬを使用して、ＲＦ信号処理回路３０の周波数応答を調整することができる。
【００５１】
一実施形態において、ＲＦ信号処理回路３０はバンドパスフィルタとして機能するように構成され、制御信号ＣＮＴＬを用いてバンドパスフィルタの通過帯域の周波数位置を制御することができる。しかしながら、他の構成が可能である。
【００５２】
図３Ａは各入力と各出力との間にカスケード状に配置された３つのＬＣ回路を含む構成を示しているが、これよりも多いまたは少ないＬＣ回路および／またはその他の処理回路が含まれていてもよい。
【００５３】
ＬＣ回路をカスケード接続することで、ＬＣ回路の個々の回路要素の電圧降下を制限することにより、ＲＦ信号処理回路の電圧処理能力を高めることができる。たとえば、特定の実現例において、ＬＣ回路３１ａ〜３１ｉは、大きなゲート−ドレインおよび／またはゲート−ソース電圧によって損傷を受ける可能性があるＭＯＳキャパシタを用いて実現される。２つ以上のＬＣ回路をカスケード状に配置することにより、動作中のＭＯＳキャパシタの電圧降下を、特定の入力と出力との間に１つのＬＣ回路を含む構成と比較して、大きくすることができる。
【００５４】
ＲＦ信号処理回路３０は、図２のＲＦ信号処理回路１３の一実施形態を示す。たとえば、特定の構成において、第１〜第３の入力ＲＦ入力Ｉ１〜Ｉ３はそれぞれ第１〜第３のＲＦ分割信号２２ａ〜２２ｃを受けることができ、第１〜第３のＲＦ出力Ｏ１〜Ｏ３はそれぞれ第１〜第３の処理済信号２３ａ〜２３ｃを生成することができる。
【００５５】
ＲＦ信号処理回路３０は、第１のＲＦ入力Ｉ１と第１のＲＦ出力Ｏ１との間の第１の信号経路と、第２のＲＦ入力Ｉ２と第２のＲＦ出力Ｏ２との間の第２の信号経路と、第３のＲＦ入力Ｉ３と第３のＲＦ出力Ｏ３との間の第３の信号経路とを含む。特定の構成において、１つ以上の電気的接続を、第１〜第３の信号経路に沿う対応する位置と位置との間に設けてもよい。たとえば、特定の実現例において、ＲＦ信号処理回路３０を用いて、第１〜第３のＲＦ入力Ｉ１〜Ｉ３でそれぞれ受けた実質的に同一のＲＦ入力信号を処理することにより、第１〜第３のＲＦ出力Ｏ１〜Ｏ３で実質的に同一のＲＦ出力信号を生成する。このような構成では、電気的接続を、信号経路の対応する位置に沿って設ければよい。なぜなら、対応する位置は、実質的に同一の電圧レベルを有するはずだからである。このような電気的接続の例は、図３Ａに点線で示されている。
【００５６】
特定の構成において、ＲＦ信号処理回路のインダクタのうちのすべてまたは一部は、ベクトルインダクタを用いて実現される。たとえば、第１〜第９のＬＣ回路３１ａ〜３１ｉで使用されるインダクタのうちのすべてまたは一部を、ベクトルインダクタを用いて実現することができる。
【００５７】
図３Ｂは、ＲＦ信号処理回路４０の別の実施形態の概略図である。ＲＦ信号処理回路４０は、第１のＬＣ回路４１ａと、第２のＬＣ回路４１ｂと、第３のＬＣ回路４１ｃと、第４のＬＣ回路４１ｄと、第５のＬＣ回路４１ｅと、第６のＬＣ回路４１ｆと、第７のＬＣ回路４１ｇと、第８のＬＣ回路４１ｈと、第９のＬＣ回路４１ｉとを含む。
【００５８】
第１〜第９のＬＣ回路４１ａ〜４１ｉは各々、入力と出力とを含む。第１、第２、および第３のＬＣ回路４１ａ〜４１ｃは、第１のＲＦ入力Ｉ１と第１のＲＦ出力Ｏ１との間にカスケード状に配置されている。加えて、第４、第５、および第６のＬＣ回路４１ｄ〜４１ｆは、第２のＲＦ入力Ｉ２と第２のＲＦ出力Ｏ２との間にカスケード状に配置されている。さらに、第７、第８、および第９のＬＣ回路は、第３のＲＦ入力Ｉ３と第３のＲＦ出力Ｏ３との間にカスケード状に配置されている。
【００５９】
第１のＬＣ回路４１ａは、第１の可変キャパシタ４３ａと、第２の可変キャパシタ４４ａと、第１のインダクタ４５ａと、第２のインダクタ４６ａと、第３のインダクタ４７ａとを含む。第１の可変キャパシタ４３ａは、第１のＬＣ回路４１ａの入力に電気的に接続された第１の端部と、第１のインダクタ４５ａの第１の端部に電気的に接続された第２の端部とを含む。第１のインダクタ４５ａはさらに、第２のインダクタ４６ａの第１の端部と第３のインダクタ４７ａの第１の端部に電気的に接続された第２の端部を含む。第２の可変キャパシタ４４ａは、第２のインダクタ４６ａの第２の端部に電気的に接続された第１の端部と、接地または低電源であってもよい第１の電圧Ｖ１に電気的に接続された第２の端部とを含む。第３のインダクタ４７ａはさらに、第１のＬＣ回路４１ａの出力に電気的に接続された第２の端部を含む。
【００６０】
第２〜第９のＬＣ回路４１ｂ〜４１ｉは、第１の可変キャパシタ４３ｂ〜４３ｉと、第２の可変キャパシタ４４ｂ〜４４ｉと、第１のインダクタ４５ｂ〜４５ｉと、第２のインダクタ４６ｂ〜４６ｉと、第３のインダクタ４７ｂ〜４７ｉとをそれぞれ含む。第２〜第９のＬＣ回路４１ｂ〜４１ｉのその他の詳細事項は、第１のＬＣ回路４１ａについて先に述べたものと同様であればよい。
【００６１】
制御信号ＣＮＴＬを用いて、第１〜第９のＬＣ回路４１ａ〜４１ｉの可変キャパシタの可変容量を制御することにより、ＲＦ信号処理回路４０の通過帯域を制御することができる。特定の実現例において、第１〜第９のＬＣ回路４１ａ〜４１ｉのインダクタンスは実質的に固定されているかまたは一定である。
【００６２】
特定の構成において、ＲＦ信号処理回路のインダクタのうちのすべてまたは一部は、ベクトルインダクタを用いて実現される。たとえば、図３Ｂに示されるように、一実施形態では、第１のインダクタ４５ａ、第２のインダクタ４６ａ、および第３のインダクタ４７ａがベクトルインダクタ５５として実現される。たとえば、ベクトルインダクタ５５は、３つのインダクタの等価回路機能をもたらすことができる、Ｕ字形またはＶ字形のベクトルインダクタとして実現することができる。
【００６３】
図４Ａは、一実施形態に従うベクトルインダクタの一部の断面図である。このベクトルインダクタまたは誘導性構造体８０の一部は、第１の誘電体領域１０４ａによって隔てられた第１の導体１０２ａと第２の導体１０２ｂとを含む。
【００６４】
図４Ａに示されるように、第１の端子Ａは、第１の導体１０２ａの第１の端部と第２の導体１０２ｂの第１の端部とに電気的に接続されている。加えて、第２の端子Ｂは、第１の導体１０２ａの第２の端部と第２の導体１０２ｂの第２の端部とに電気的に接続されている。
【００６５】
誘導性構造体８０には、第１の端子Ａと第２の端子Ｂとの間の電圧ＶＡＢおよびその間に流れる電流ｉが示されている。図４Ａに示されるように、およそｉ／２に等しい大きさの第１の電流が第１の導体１０２ａを流れることができ、およそｉ／２に等しい大きさの第２の電流が第２の導体１０２ｂを流れることができる。
【００６６】
特定の構成において、誘導性構造体８０の電圧ＶＡＢは以下の式１によって得ることができる。式中、Ｌは、第１の導体１０２ａおよび第２の導体１０２ｂの自己インダクタンスに等しく、Ｍは第１および第２の導体１０２ａ、１０２ｂ間の相互インダクタンスに等しい。
【００６７】
【数４】
2016527705.tif 000006
【００６８】
自己インダクタンスがＬ１である第１の導体と自己インダクタンスがＬ２である第２の導体との相互インダクタンスＭは、
【００６９】
【数５】
2016527705.tif 000007
【００７０】
にほぼ等しくすることができ、ｋはこれらインダクタ間の結合係数である。示されている構成において、第１および第２の導体１０２ａ、１０２ｂはほぼ等しい自己インダクタンスＬを有するので、相互インダクタンスＭをｋ＊Ｌにほぼ等しくすることができる。このｋは第１および第２の導体１０２ａ、１０２ｂ間の結合係数に等しい。したがって、特定の実現例では、誘導性構造体８０の電圧ＶＡＢを以下の式２によって得ることができる。
【００７１】
【数６】
2016527705.tif 000008
【００７２】
したがって、各々が自己インダクタンスＬを有する一対の導体は、これら導体が比較的高い結合係数、たとえば少なくとも０．９という結合係数で相互に結合されているときなど、導体が密に結合されているとき、これもおよそＬに等しい総インダクタンスを有することができる。
【００７３】
特定の実現例において、隣合う導体間の誘電領域は、隣合う導体が高い相互結合を示すように、比較的薄くすればよい。一実施形態において、第１の誘電領域１０４ａの厚さｔ１は、約８μｍ〜約５０μｍの範囲に含まれるように選択される。特定の構成において、導体間の誘電領域の厚さは、導体の厚さよりも小さい。たとえば、一実施形態において、導体の厚さｔ２は、約１６μｍ〜約３２μｍの範囲に含まれる。導体および誘電領域の特定の厚さの例を示したが、他の構成が可能である。
【００７４】
一対の導体の総インダクタンスはこれら導体のうちの個々の導体の自己インダクタンスにほぼ等しくすることができるが、誘導性構造体８０の抵抗は個々の導体の抵抗よりも小さくすることができる。たとえば、第１および第２の導体１０２ａ、１０２ｂが各々抵抗Ｒを有する場合、第１の端子Ａと第２の端子Ｂとの間の総抵抗はＲ／２にほぼ等しくすることができる。
【００７５】
この積層体に他の導体を追加すると、抵抗はさらに低下する。しかしながら、導体が相互誘導によって互いに密に結合されているとき、総インダクタンスはＬにほぼ等しいままにしておくことができる。
【００７６】
図４Ｂは、一実施形態に従うベクトルインダクタ９０の断面図である。示されているベクトルインダクタ９０は、第１の導体１０２ａと、第２の導体１０２ｂと、第３の導体１０２ｃとを含み、第１および第２の導体１０２ａ、１０２ｂは第１の誘電領域１０４ａによって隔てられ、第２および第３の導体１０２ｂ、１０２ｃは第２の誘電領域１０４ｂによって隔てられている。しかしながら、楕円で示されているように、ベクトルインダクタ９０はＮ個の導体を含むことができる。Ｎは非常に広い範囲の中で変化させることができる。
【００７７】
一実施形態において、ベクトルインダクタは、Ｎ個の導体からなる積層体を含み、Ｎは、約４個の導体から約１６個の導体の範囲の中に含まれるように選択される。本明細書では、Ｎ個の導体からなる積層体における第１の導体を、積層体において最も下にある導体と言うことができ、積層体における最後のまたはＮ番目の導体を、積層体において最も上にある導体と言うことができる。
【００７８】
図４Ｂに示されるように、導体１０２ａ〜１０２ｃは、積層体に縦方向に配置することができる。加えて、この積層体において隣合う導体を誘導結合によって互いに密に結合することにより、大きな相互インダクタンスを得ることができる。一実施形態において、ベクトルインダクタの積層体において隣合う導体は、少なくとも０．５、より具体的には０．９以上の結合係数ｋを有するように構成される。
【００７９】
導体を誘導結合によって密に結合すると、結果として、ベクトルインダクタ９０の総インダクタンスを、積層体内の個々の導体の自己インダクタンスと同様にすることができる。しかしながら、導体は電気的には並列接続することができ、そのため、ベクトルインダクタ９０の抵抗損失を、積層体内の導体の数を増すことによって低減できる。したがって、ベクトルインダクタのＱ値は、積層体内に追加の導体を含めることによって増すことができる。
【００８０】
加えて、積層体に配置された複数の導体を含む構成は、同様の寸法の１つの固体導体を含む構成と比較して、無線周波数（ＲＦ）信号に対してより高い伝導性を提供することもできる。たとえば、積層体内に導体を実装することにより、１つの固体導体と比較して、導体表面積をより大きくすることができ、それにより、ベクトルインダクタは、表皮効果の存在下で高い伝導性をもたらすことができる。
【００８１】
ベクトルインダクタ９０はまた、同様のインダクタンスおよび／または抵抗率の特定のインダクタと比較して、相対的に小さい面積で実現することができる。たとえば、一実施形態において、ベクトルインダクタ９０は自己インダクタンスＬのＮ個の導体を含む。ベクトルインダクタ９０の導体が密に結合されているとき、ベクトルインダクタ９０の総インダクタンスはＬにほぼ等しくすることができる。これに対し、相互結合なしで動作するインダクタは、同様のインダクタンスを得ようとすると、その全体的なサイズが約Ｎ倍になる可能性がある。さらに、導体は縦方向の積層体に配置されているので、導体は、平坦な構成と比較して、専有する面積が約１／Ｎになる可能性がある。相互結合および縦方向の統合による最終結果は、層状にすることなくかつ相互結合なしで実現されたインダクタと比較して、サイズが約Ｎ２分の１に減少し得ることである。
【００８２】
特定の構成において、ベクトルインダクタ９０を、一部は誘電率が比較的高い誘電材料を導体間に用いることにより、隣合う導体間の相互インダクダンスが高くなるように、構成することができる。比誘電率εｒを、自由空間の誘電率ε０に対する特定の媒体の誘電率の比率に対応させることができることを、当業者は理解するであろう。一実施形態において、誘電体は、約２．７〜約１０の範囲に含まれる比誘電率εｒを有する誘電材料を用いて実現される。しかしながら、その他の構成が可能である。
【００８３】
ベクトルインダクタ９０の誘電領域は、任意の適切な誘電材料を含み得る。特定の構成において、ベクトルインダクタの誘電領域のうちの１つ以上は、エポキシ等の接着剤を含み得る。たとえば、特定の構成において、ベクトルインダクタ９０は、接着剤で互いに装着された２つ以上のサブアセンブリで構成される。一実施形態において、誘電領域はＦＲ−４基板を含む。別の実施形態において、導体は機械的には互いに浮いており、誘電体は空気を含み得る。特定の実施形態において、誘電体は固体である。
【００８４】
ベクトルインダクタ９０の導体は、任意の適切な導電材料を含み得る。一実施形態において、導体は銅および銀のうちの少なくとも１つを含む。
【００８５】
特定の構成において、隣合う導体間に配置された誘電領域は、低い誘電損失を有し得る。たとえば、一実施形態において、誘電領域の誘電損失正接（tan δ）を、１よりも大幅に小さくなるように、たとえば０．００００２以下となるように選択できる。当業者が理解するように、誘電体内の電磁場は、無効成分または無損失成分と、抵抗成分または損失成分を含み得る。誘電損失正接が低い誘電体は、抵抗成分よりも大きさが遥かに大きい無効成分を有し得る。
【００８６】
誘電損失正接が低い誘電体は、比較的少量の放熱とも関連し得る。このため、誘電損失正接が低い誘電体を選択することは、特定のワイヤレス装置用途等の放熱基準が厳しい用途におけるベクトルインダクタの一体化を支援し得る。
【００８７】
特定の構成において、ベクトルインダクタの誘電領域の厚さは実質的に同じである。加えて、特定の構成において、ベクトルインダクタの導体の厚さは実質的に同一である。しかしながら、たとえば、誘電領域の厚さが異なる構成および／または導体の厚さが異なる構成を含む、その他の構成が可能である。
【００８８】
特定の構成において、ベクトルインダクタの導体は、金属の細長いストリップといった、導電材料の個別のストリップまたはパッチとして実現してもよい。たとえば、ベクトルインダクタの導体は、導体の積層体の上方から見たときに実質的に矩形を有するように実現してもよい。導体を実質的に矩形になるように構成して湾曲部および折れ曲がり部を少なくするまたはなくすことによって、電子の流れのための経路を比較的直線状にすることができ、そうすれば高いＱ値を得ることができる。しかしながら、以下で詳細に説明するように、たとえばベクトルインダクタの導体が積層体の上方から見たときに実質的にＵ字形またはＶ字形である構成を含む、他の構成が可能である。
【００８９】
図５Ａは、一実施形態に従うベクトルインダクタ１００の斜視図である。ベクトルインダクタ１００は、第１〜第１６の導体１０２ａ〜１０２ｐを含む。ベクトルインダクタ１００はさらに、第１〜第１５の誘電領域１０４ａ〜１０４ｏを含む。ベクトルインダクタ１００はさらに、導電側壁１０８と、第１の端子１１８と、第２の端子１１９とを含む。
【００９０】
示されているベクトルインダクタ１００は１６個の導体を含むが、本明細書の教示はこれよりも多いまたは少ない導体を含むベクトルインダクタに適用できる。
【００９１】
一実施形態において、ベクトルインダクタ１００は独立した要素として実現される。たとえば、特定の構成において、ベクトルインダクタ１００は、表面実装技術（surface mount technology）（ＳＭＴ）を用いて基板の表面に装着できる独立した要素を含む。
【００９２】
別の実施形態において、ベクトルインダクタ１００はプリント回路基板（printed circuit board）（ＰＣＢ）の中に実現される。このような構成において、第１〜第１６の導体１０２ａ〜１０２ｐはＰＣＢの導電層に対応し得る。
【００９３】
図５Ｂは、図５Ａのベクトルインダクタ１００の導体１０２の平面図である。導体１０２は、図５Ａの導体１０２ａ〜１０２ｐのうちのいずれかを上から見たものに相当し得る。
【００９４】
図５Ｂに示されるように、導体１０２は、ベクトルインダクタの積層体の上方から見たときに実質的に矩形を有する。導体１０２をこのように構成することで、電流の流れのための経路を比較的直線状にして高周波での伝導性を高めることができ、それによってＱ値を高めることができる。
【００９５】
一実施形態において、導体１０２の高さＸ１の範囲は約２５０μｍ〜約２０００μｍであり、その幅Ｘ２の範囲は約２５００μｍから約１００００μｍである。しかしながら、他の構成が可能である。
【００９６】
図６は、別の実施形態に従うベクトルインダクタの導体１１２の平面図である。
図６の導体１１２は、図６の導体１１２が導電本体１１１の対向する端部にそれぞれ位置する第１のスタブ１１３ａおよび第２のスタブ１１３ｂをさらに含むことを除いて、図５Ｂの導体１０２と同様である。
【００９７】
第１および第２のスタブ１１３ａ、１１３ｂは、ベクトルインダクタに電気的に接続された構成要素および／またはその他の回路に対するインピーダンス整合を支援することができる。
【００９８】
図６に示されるように、導体１１２は、図５Ｂの導体１１２と同様の高さＸ１および幅Ｘ２を有し得る導電本体１１１を含む。加えて、導体１１２は、スタブ高さＸ３およびスタブ幅Ｘ４を有し得る。一実施形態において、スタブ高さＸ３の範囲は約１００μｍ〜約１０００μｍであり、スタブ幅Ｘ４の範囲は１００μｍ〜約１０００μｍである。しかしながら、その他の構成が可能である。
【００９９】
図７Ａは、一実施形態に従うプリント回路基板（ＰＣＢ）１５０の断面図である。ＰＣＢ１５０は、誘電体１５４と、ベクトルインダクタ１６０として実現されている第１〜第８の導体１５２ａ〜１５２ｈとを含む。図７Ａに示されるように、ＰＣＢ１５０はさらにビア（via）１５８を含み、ビア１５８は、ベクトルインダクタ１６０の導電側壁として機能することにより、隣接する導体を導体の端部に沿って互いに電気的に接続する。
【０１００】
ＰＣＢ１５０が示すベクトルインダクタは、ベクトルインダクタの導体の積層体の中に８個の導体を含んでいるが、本明細書の教示は、積層体の中にこれよりも多いまたは少ない導体を含む構成に適用することができる。
【０１０１】
示されているＰＣＢ１５０は上面１５１ａを含み、この上面は、第１の上面インダクタ端子１６８ａと第２の上面インダクタ端子１６９ａとを含む。加えて、示されているＰＣＢ１５０は下面１５１ｂを含み、この下面は、第１の下面インダクタ端子１６８ｂと第２の下面インダクタ端子１６９ｂとを含む。
【０１０２】
示されている構成において、第１の要素１６１は第１の上面インダクタ端子１６８ａに電気的に接続されており、第２の要素１６２は第２の上面インダクタ端子１６９ａに電気的に接続されており、第３の要素１６３は第１の下面インダクタ端子１６８ｂに電気的に接続されており、第４の要素１６４は第２の下面インダクタ端子１６９ｂに電気的に接続されている。
【０１０３】
第１〜第４の要素１６１〜１６４は、たとえば、表面実装要素（ＳＭＣ）、集積回路（ＩＣ）、またはその組合わせを含む、さまざまなやり方で実現し得る。さらに、ベクトルインダクタ１６０を他のやり方で接続する場合はそちらを優先し、第１〜第４の要素１６１〜１６４のうちのすべてまたは一部を省略してもよい。一実施形態において、第１〜第４の要素１６１〜１６４は表面実装キャパシタを含み、ベクトルインダクタ１６０および表面実装キャパシタは、ＬＣ共振回路において動作する。別の実施形態において、第１〜第４の要素１６１〜１６４は、制御可能な容量を有する１つ以上の可変キャパシタを含むＩＣを含む。
【０１０４】
したがって、示されているＰＣＢ１５０は、ＰＣＢ１５０の上面および／または下面上の他の回路に電気的に接続できるベクトルインダクタを含む。
【０１０５】
ＰＣＢをこのようにして構成することにより、ベクトルインダクタ１６０と他の構成要素または回路との電気的な接続を容易にすることができる。たとえば、集積回路（ＩＣ）および／または表面実装要素を、ＰＣＢの上面および下面に装着してもよく、トレースまたは他の電気的接続を用いてベクトルインダクタ１６０に電気的に接続してもよい。
【０１０６】
加えて、ベクトルインダクタに上面端子と下面端子双方を設けることにより、ベクトルインダクタの端子とベクトルインダクタの積層体内で最も内側にある導体との間の電気的な長さを短くすることができる。
【０１０７】
一実施形態において、ＰＣＢは、銅等の導体からなる１つおきの層と、ＦＲ−４基板等の誘電体とを含む。別の実施形態において、ＰＣＢは、銅および／または銀等の導体からなる１つおきの層と、アルミナ等のセラミック誘電体とを含む、低温同時焼成セラミック（low temperature co-fired ceramic）（ＬＴＣＣ）多層ＰＣＢを含む。
【０１０８】
図７Ｂは、別の実施形態に従うＰＣＢ１７０の断面図である。
図７ＢのＰＣＢ１７０は、テーパ形状の側部１７５ａ、１７５ｂを有する導体積層体を含むベクトルインダクタ１８０をＰＣＢ１７０が含むことを除いて、図７ＡのＰＣＢ１５０と同様である。特に、示されている構成は、実質的に同一の幅の導体の積層体を含むのではなく、幅がテーパ形状にされている導体の積層体を含み、最も上にある導体と最も下にある導体の幅は積層体の中央の導体の幅よりも長い。
【０１０９】
導体１５２ａ〜１５２ｈをこのように構成することは、積層体内の導体間の相互結合の相違を均衡させる、および／または導体を通る電流の流れを互いに均衡させるのに役立ち得る。たとえば、導体がテーパ形状でないとき、積層体の最も内側にある導体の相互結合の量は、積層体の最も外側の導体よりも多くなるかもしれず、そのために、最も内側にある導体は、最も外側にある導体と比較して、総インダクタンスが多く電流の流れが小さいかもしれない。このため、積層体内の導体をテーパ形状にすることで導体間の相互結合の相違を補償して、ベクトルインダクタの積層体内の導体各々の電流の流れの量を実質的に同一にすることができる。特定の実施形態において、テーパ形状を用いて、ベクトルインダクタの端子と積層体内の特定の導体との間の電気的長さの相違も補償する。
【０１１０】
したがって、示されている構成は、導体を通る電流の流れを互いに均衡させるためにテーパ形状にされた導体を含む。
【０１１１】
図８Ａは、別の実施形態に従うベクトルインダクタ２００の斜視図である。ベクトルインダクタ２００は、第１〜第１６の導体２０２ａ〜２０２ｐを含む。ベクトルインダクタ２００はさらに、第１〜第１５の誘電領域２０４ａ〜２０４ｏを含む。ベクトルインダクタ２００はさらに、導電側壁２０８と、第１の端子２１８と、第２の端子２１９と、第３の端子２２０と、誘電領域２０７とを含む。
【０１１２】
示されているベクトルインダクタ２００は１６個の導体を含んでいるが、本明細書の教示は、これよりも多いまたは少ない導体を含むベクトルインダクタに適用することができる。
【０１１３】
ベクトルインダクタ２００は、上方から見たときに実質的にＵ字形である導体の積層体を含む構成を示す。Ｕ字形の導体は各々、導電ベースと、第１の導電アームと、第２の導電アームとを含む。加えて、導電側壁２０８が、第１〜第１６の導体２０２ａ〜２０２ｐの導電ベースを、導体の積層体の第１の側部２１３ａに沿って互いに電気的に接続している。さらに、導電側壁２０８は、第１〜第１６の導体２０２ａ〜２０２ｐを、導体の第１の導電アームの端部に関連する導体の積層体の第２の側部２１３ｂに沿って互いに電気的に接続している。加えて、導電側壁２０８は、第１〜第１６の導体２０２ａ〜２０２ｐを、導体の第２の導電アームの端部に関連する導体の積層体の第３の側部２１３ｃに沿って互いに電気的に接続している。
【０１１４】
一実施形態において、ベクトルインダクタ２００は独立した要素として実現される。たとえば、特定の構成において、ベクトルインダクタ２００は、表面実装技術（ＳＭＴ）を用いて基板の表面に装着できる独立した要素を含む。
【０１１５】
別の実施形態において、ベクトルインダクタ２００はプリント回路基板（ＰＣＢ）の中に実現される。このような構成において、第１〜第１６の導体２０２ａ〜２０２ｐはＰＣＢの導電層に対応し得る。
【０１１６】
図８Ｂは、図８Ａのベクトルインダクタ２００の導体２０２の平面図である。導体２０２は、上方から見たときの図８Ａの第１〜第１６の導体２０２ａ〜２０２ｐのうちのいずれかの形状を表わし得る。
【０１１７】
導体２０２は、第１の導電アーム２２１と、第２の導電アーム２２２と、導電ベース２２３とを含む。第１および第２の導電アーム２２１、２２２は、導電ベース２２３から延在しており、導電ベース２２３は、第１および第２の導電アーム２２１、２２２を互いに物理的かつ電気的に接続している。
【０１１８】
特定の構成において、第１の端子２１８を導電ベース２２３に接続してもよく、第２の端子２１９を第１の導電アーム２２１の端部に接続してもよく、第３の端子２２０を第２の導電アーム２２２の端部に接続してもよい。
【０１１９】
図８Ａのベクトルインダクタ２００は、３つのインダクタ要素の等価回路機能を提供することができる。たとえば、図８Ｃは、図８Ａのベクトルインダクタ２００の回路図２４０を示す。図８Ｃに示されるように、ベクトルインダクタ２００は、第１のインダクタ２３１、第２のインダクタ２３２、および第３のインダクタ２３３によって表わされる回路機能を有し得る。
【０１２０】
第１のインダクタ２３１は第１の導電アーム２２１の自己インダクタンスと関連付けることができ、第２のインダクタ２３２は第２の導電アーム２２２の自己インダクタンスと関連付けることができ、第３のインダクタ２３３は第１および第２の導電アーム２２１、２２２間の相互インダクタンスと関連付けることができる。
【０１２１】
特定の構成において、導体２０２は、第１および第２のインダクタ２３１、２３２のインダクタンスを制御するように選択された導電アーム長を有する。たとえば、あるアームの自己インダクタンスは、このアームをより大きい長さを有するように実現することによって大きくすることができる。特定の構成において、第１および第２の導電アーム２２１、２２２が同様の長さを有するようにして、第１および第２の導電アーム２２１、２２２がほぼ同一の自己インダクタンスを有するようにしてもよい。しかしながら、他の構成では、導電アーム２２１、２２２の長さが互いに異なるようにして異なる自己インダクタンス値を提供してもよい。
【０１２２】
一実施形態において、第１の導電アーム２２１の長さＹ１は、約５００μｍ〜約２５００μｍの範囲に含まれるように選択され、長さＹ２は、約５００μｍ〜約２５００μｍの範囲に含まれる。しかしながら、他の構成が可能である。
【０１２３】
第１の導電アーム２２１と第２の導電アーム２２２との間の離間距離を用いて、第１および第２の導電アーム２２１、２２２間の相互インダクタンスを制御することにより、図８Ｃに示される第３のインダクタ２３３のインダクタンスを制御することができる。一実施形態において、導電ベース２２３における第１および第２の導電アーム２２１、２２２間の距離Ｙ３は、約２００μｍ〜約１０００μｍの範囲に含まれるように選択される。
【０１２４】
第１および第２の導電アーム２２１、２２２間の相互インダクタンスは、ある程度、第１および第２の導電アーム２２１、２２２間の誘電材料を選択することで、制御することもできる。たとえば、図８Ａに示されるように、特定の構成において、第１および第２の導電アーム２２１、２２２を誘電領域２０７によって隔ててもよい。特定の構成において、誘電領域２０７を、第１〜第１５の誘電領域２０４ａ〜２０４ｏと同様の誘電体を用いて実現してもよい。一実施形態において、誘電領域２０７は空気を含み得る。
【０１２５】
特定の構成において、第１の端子２１８を導電ベース２２３に接続するのに使用されるタップポイントを用いて、第１および第２の導電アーム２２１、２２２の自己インダクタンスおよび／または第１および第２の導電アーム２２１、２２２間の相互インダクタンスを制御してもよい。このように、タップポイントの選択を利用して、ある程度、図８Ｃに示される第１、第２、および第３のインダクタ２３１〜２３３のインダクタンスを制御してもよい。
【０１２６】
たとえば、図８Ｂには、第１の端子２１８から導電ベース２２３の第１のタップポイントまでの第１の電気的接続２２４、第１の端子２１８から導電ベース２２３の第２のタップポイントまでの第２の電気的接続２２５、および、第１の端子２１８から導電ベース２２３の第３のタップポイントまでの第３の電気的接続２２６が示されている。異なるタップポイントにそれぞれ関連する電気的接続を用いて第１の端子２１８を導電ベース２２３に接続するとき、第１および第２の導電アーム２２１、２２２間の相互インダクタンスは変化し得る。加えて、第１および第２の導電アーム２２１、２２２の自己インダクタンスも、タップポイントを変えると変化し得る。なぜなら、第１の端子２１８と第２の端子２１９との間の電気的長さと、第１の端子２１８と第３の端子２２０との間の電気的長さが、タップポイントに応じて変化し得るからである。
【０１２７】
したがって、第１の端子２１８から導電ベース２２３へのタップポイントの選択を利用することにより、第１〜第３のインダクタ２３１〜２３３のインダクタンス値を制御することができる。一実施形態において、第１の端子２１８から導電ベース２２３へのタップポイントは、導電ベース２２３の中心に設けられる。別の実施形態において、第１の端子２１８から導電ベース２２３へのタップポイントは、導電ベース２２３の中心からオフセットされている。
【０１２８】
示されている構成は、互いに実質的に平行である導電アームを含むが、他の構成が可能である。一実施形態において、第１の導電アーム２５１と導電ベース２２３との間の角度βは、約９０°〜約１２０°の範囲に含まれ、第１の導電アーム２５１と導電ベース２２３との間の角度Θは、約９０°〜約１２０°の範囲に含まれる。特定の構成において、角度βと角度Θは同一である。他の構成において、角度βと角度Θは異なっている。
【０１２９】
図９は、別の実施形態に従うベクトルインダクタの導体２５２の平面図である。
図９の導体２５２は、この導体２５２がＵ字形ではなくＶ字形で実現されていることを除いて、図８Ｂの導体２０２と同様である。
【０１３０】
図９に示されるように、導体２５２は、第１の導電アーム２４１と、第２の導電アーム２４２と、導電ベース２４３とを含む。導電ベース２４３は第１の端子２１８に電気的に接続されている。加えて、第１の導電アーム２４１は、導電ベース２４３から延在し、第２の端子２１９に電気的に接続された端部を含む。さらに、第２の導電アーム２４２は、導電ベース２４３から延在し、第３の端子２２０に電気的に接続された端部を含む。
【０１３１】
一実施形態において、図８Ａのベクトルインダクタ２００を、図９の導体２５２と同様の形状の導体を含むように変形してもよい。加えて、ベクトルインダクタは、図８Ｃの回路図２４０と同様の回路図によって表わすことができ、図８Ｃに示される第１、第２、および第３のインダクタ２３１〜２３３のインダクタンスを、ある程度、導体２５２の幾何学的特徴によって制御することができる。
【０１３２】
たとえば、第１の導電アーム２４１の自己インダクタンス、したがって図８Ｃの第１のインダクタ２３１のインダクタンスは、第１の導電アーム２４１の長さＺ１に基づき得る。加えて、第２の導電アーム２４２の自己インダクタンス、したがって図８Ｃの第２のインダクタ２３２のインダクタンスは、第２の導電アーム２４２の長さＺ２に基づき得る。一実施形態において、長さＺ１は約５００μｍ〜約２５００μｍの範囲に含まれるように選択され、長さＺ２は約５００μｍ〜約２５００μｍの範囲に含まれる。アーム長の一例を示したが、他の構成が可能である。
【０１３３】
さらに、第１および第２の導電アーム２４１、２４２間の相互インダクタンス、したがって図８Ｃの第３のインダクタ２３３のインダクタンスは、第１および第２の導電アーム２４１、２４２間の角度φに基づき得る。一実施形態において、角度φは約３０°〜約９０°の範囲に含まれるように選択される。アーム離間角度の範囲の一例を示しているが、他の構成が可能である。
【０１３４】
図１０Ａは、別の実施形態に従うベクトルインダクタの導体２６２の平面図である。図１０Ａの導体２６２は、図１０Ａの導体２６２がさらに第１のスタブ２５３ａと第２のスタブ２５３ｂと第３のスタブ２５３ｃとを含むことを除いて、図８Ｂの導体２０２と同様である。スタブ２５３ａ〜２５３ｃは、導体２６２を含むベクトルインダクタと、その他の回路および／または要素との間の電気的終端を設けるのに役立ち得る。導体２６２の他の詳細事項は先に述べたものと同様であってもよい。
【０１３５】
図１０Ｂは、別の実施形態に従うベクトルインダクタの導体２７２の平面図である。図１０Ｂの導体２７２は、図１０Ｂの導体２７２が第１のスタブ２６３ａと第２のスタブ２６３ｂと第３のスタブ２６３ｃとをさらに含むことを除いて、図９の導体２５２と同様である。これらスタブはインピーダンス終端を設けるのに役立ち得る。導体２７２のその他の詳細事項は先に述べたものと同様であってもよい。
【０１３６】
図１１は、別の実施形態に従うベクトルインダクタ３００の断面図である。ベクトルインダクタ３００は、第１のサブアセンブリ３１２ａ、第２のサブアセンブリ３１２ｂ、第３のサブアセンブリ３１２ｃ、第４のサブアセンブリ３１２ｄ、第５のサブアセンブリ３１２ｅ、第６のサブアセンブリ３１２ｆ、第７のサブアセンブリ３１２ｇ、および第８のサブアセンブリ３１２ｈを含む。図１１は８個のサブアセンブリを含む構成を示しているが、本明細書の教示は、これよりも多いまたは少ないサブアセンブリを用いる構成に適用できる。
【０１３７】
第１のサブアセンブリ３１２ａは、第１の誘電領域３０４ａによって隔てられた第１の導体３０２ａと第２の導体３０２ｂとを含む。加えて、第２のサブアセンブリ３１２ｂは、第２の誘電領域３０４ｂによって隔てられた第３の導体３０２ｃと第４の導体３０２ｄとを含む。さらに、第３のサブアセンブリ３１２ｃは、第３の誘電領域３０４ｃによって隔てられた第５の導体３０２ｅと第６の導体３０２ｆとを含む。加えて、第４のサブアセンブリ３１２ｄは、第４の誘電領域３０４ｄによって隔てられた第７の導体３０２ｇと第８の導体３０２ｈとを含む。さらに、第５のサブアセンブリ３１２ｅは、第５の誘電領域３０４ｅによって隔てられた第９の導体３０２ｉと第１０の導体３０２ｊとを含む。加えて、第６のサブアセンブリ３１２ｆは、第６の誘電領域３０４ｆによって隔てられた第１１の導体３０２ｋと第１２の導体３０２ｌとを含む。さらに、第７のサブアセンブリ３１２ｇは、第７の誘電領域３０４ｇによって隔てられた第１３の導体３０２ｍと第１４の導体３０２ｎとを含む。加えて、第８のサブアセンブリ３１２ｈは、第８の誘電領域３０４ｈによって隔てられた第１５の導体３０２ｏと第１６の導体３０２ｐとを含む。
【０１３８】
第１〜第８のサブアセンブリ３１２ａ〜３１２ｈは、接着層を用いて互いに物理的に接続されている。たとえば、第１のサブアセンブリ３１２ａは、第１の接着層３０５ａを用いて第２のサブアセンブリ３１２ｂに物理的に接続され、第２のサブアセンブリ３１２ｂは、第２の接着層３０５ｂを用いて第３のサブアセンブリ３１２ｃに物理的に接続され、第３のサブアセンブリ３１２ｃは、第３の接着層３０５ｃを用いて第４のサブアセンブリ３１２ｄに物理的に接続されている。加えて、第４のサブアセンブリ３１２ｄは、第４の接着層３０５ｄを用いて第５のサブアセンブリ３１２ｅに物理的に接続され、第５のサブアセンブリ３１２ｅは、第５の接着層３０５ｅを用いて第６のサブアセンブリ３１２ｆに物理的に接続され、第６のサブアセンブリ３１２ｆは、第６の接着層３０５ｆを用いて第７のサブアセンブリ３１２ｇに物理的に接続され、第７のサブアセンブリ３１２ｇは、第７の接着層３０５ｇを用いて第８のサブアセンブリ３１２ｈに物理的に接続されている。
【０１３９】
示されているベクトルインダクタ３００は、接着層によって互いに装着された複数のサブアセンブリを含む。特定の構成において、個々のサブアセンブリは各々プリント回路基板と関連していてもよく、複数のサブアセンブリを互いに物理的に接続することによってベクトルインダクタを形成してもよい。
【０１４０】
示されている構成は、たとえば、ベクトルインダクタを独立した要素として用いる構成に適している可能性がある。
【０１４１】
一実施形態において、誘電領域３０４ａ〜３０４ｈは、約２．７〜約１０の範囲に含まれる比誘電率εｒを有し、接着層３０５ａ〜３０５ｇは、約２．７〜約１０の範囲に含まれる比誘電率εｒを有する。しかしながら、他の構成が可能である。
【０１４２】
接着層３０５ａ〜３０５ｇは任意の適切な接着剤を含み得る。一実施形態において、接着層３０５ａ〜３０５ｇは、FastRise27、Megtron-6、ビスマレイミドトリアジン（Bismaleimide Triazine）（ＢＴ）ＭＧＣ  ９７２  ＬＤ、８３  ＮＳＬＣ、８３２  ＮＳまたはＮＸのうちの少なくとも１つを含み得る。
【０１４３】
一実施形態において、誘電領域３０４ａ〜３０４ｈは、先に述べた厚さｔ１を有し、導体３０２ａ〜３０２ｐは先に述べた厚さｔ２を有し、接着層３０５ａ〜３０５ｇは約８μｍ〜約５０μｍの範囲に含まれる厚さを有する。厚さ寸法の一例を示しているが、他の構成が可能である。
【０１４４】
一実施形態において、ベクトルインダクタの導体は、互いにほぼ同一の大きさおよび形状を有する。しかしながら、テーパ形状構成等の他の構成が可能である。
【０１４５】
図１１には示されていないが、ベクトルインダクタ３００を、ベクトルインダクタの導体を互いに平行に電気的に接続するための導電側壁を含むように構成してもよい。加えて、ベクトルインダクタ３００を、外部要素または回路への電気的接続を与えるための２つ以上の電気端子を含むように構成してもよい。
【０１４６】
図１２Ａは、別の実施形態に従うＰＣＢ２８０の概略図であり上からおよび下からの斜視図である。ＰＣＢは、その中に作成されたＵ字形のベクトルインダクタ２８５を含む。
【０１４７】
ＰＣＢ２８０は、上面２８１ａと下面２８１ｂとを含む。示されている構成において、第１の要素２９１、第２の要素２９２、および第３の要素２９３が、ＰＣＢ２８０の上面２８１ａに装着されている。加えて、第１の要素２９１はＵ字形ベクトルインダクタ２８５の第１の上面端子に電気的に接続され、第２の要素２９２はＵ字形ベクトルインダクタ２８５の第２の上面端子に電気的に接続され、第３の要素２９３はＵ字形ベクトルインダクタ２８５の第３の上面端子に電気的に接続されている。さらに、第４の要素２９４、第５の要素２９５、および第６の要素２９６が、ＰＣＢ２８０の下面２８１ｂに装着されている。加えて、第４の要素２９４はＵ字形ベクトルインダクタ２８５の第１の下面端子に電気的に接続され、第５の要素２９５はＵ字形ベクトルインダクタ２８５の第２の下面端子に電気的に接続され、第６の要素２９６はＵ字形ベクトルインダクタ２８５の第３の下面端子に電気的に接続されている。
【０１４８】
第１〜第６の要素２９１〜２９６は、たとえば、ＳＭＣ、ＩＣ、またはその組合わせを含む、さまざまなやり方で実現し得る。さらに、Ｕ字形ベクトルインダクタ２８５を他のやり方で接続する場合はそちらを優先し、第１〜第６の要素２９１〜２９６のうちのすべてまたは一部を省略してもよい。
【０１４９】
一実施形態において、第１〜第６の要素２９１〜２９６は表面実装キャパシタを含み、Ｕ字形ベクトルインダクタ２８５および表面実装キャパシタは、ＬＣ共振回路として動作する。別の実施形態において、第１〜第６の要素２９１〜２９６は、制御可能な容量を有する１つ以上の可変キャパシタを含むＩＣを含む。
【０１５０】
一実施形態において、示されているＰＣＢ２８０はブリッジＴ型フィルタの一部を含む。別の実施形態において、示されているＰＣＢ２８０は、図３ＢのＲＦ信号処理回路４０の一部を含む。
【０１５１】
示されているＰＣＢ２８０はＵ字形ベクトルインダクタを含むが、一実施形態において、Ｖ字形ベクトルインダクタを含む場合はこれを優先してＵ字形ベクトルインダクタを省略する。
【０１５２】
図１２Ｂは、一実施形態に従う、図１２ＡのＰＣＢ２８０の線１２Ｂ−１２Ｂに沿う断面図である。図１２Ｃは、一実施形態に従う、図１２ＡのＰＣＢ２８０の線１２Ｃ−１２Ｃに沿う断面図である。
【０１５３】
図１２Ｂおよび図１２Ｃに示される断面において、ベクトルインダクタ２８５は、積層体に配置され誘電体１５４によって隔てられた第１〜第８の導体１５２ａ〜１５２ｈを含む。ＰＣＢ２８０はさらにビア１５８を含み、ビア１５８は、ベクトルインダクタ２８５の導電側壁として機能することにより、積層体の第１の側部２９９ａ、積層体の第２の側部２９９ｂ、および積層体の第３の側部２９９ｃに沿って、隣接する導体を互いに電気的に接続する。
【０１５４】
ＰＣＢ２８０が示すベクトルインダクタは、ベクトルインダクタの導体の積層体の中に８個の導体を含んでいるが、本明細書の教示は、積層体の中にこれよりも多いまたは少ない導体を含む構成に適用することができる。
【０１５５】
図１２Ｂおよび図１２Ｃに示されるように、導体の積層体の第１、第２、および第３の側部２９９ａ〜２９９ｃは、テーパ形状にされて導体間の相互結合の相違を補償している。図１２Ｂおよび図１２Ｃはベクトルインダクタ２８５の側部がテーパ形状の構成を示しているが、本明細書の教示は、側部が実質的に直線状の導体積層体をベクトルインダクタ２８５が含む構成にも適用することができる。加えて、本明細書の教示は、テーパ形状の側部と実質的に直線状の側部とを組合わせたものを含む導体積層体にも適用することができる。たとえば、一実施形態において、ベクトルインダクタ２８５の第１の側部２９９ａはテーパ形状で、ベクトルインダクタ２８５の第２および第３の側部２９９ｂ、２９９ｃは実質的に直線状である。
【０１５６】
図１３は、別の実施形態に従うＰＣＢ４００の断面図である。ＰＣＢ４００は、分割器変成器４１２と、ＲＦ信号処理回路４１３と、結合器変成器４１４とを含むように実現されている。ＰＣＢ４００は上面４０１ａと下面４０１ｂとを含む。
【０１５７】
ＲＦ信号処理回路４１３の示されている部分は、第１のベクトルインダクタ４２１ａ、第２のベクトルインダクタ４２１ｂ、第１のキャパシタ要素４２２ａ、第２のキャパシタ要素４２２ｂ、第３のキャパシタ要素４２２ｃ、および第４のキャパシタ要素４２２ｄを含む。示されているＲＦ信号処理回路４１３は、２つのベクトルインダクタと４つのキャパシタ要素とを含むが、ＲＦ信号処理回路４１３は、図１３に示される断面図では見えない、その他のベクトルインダクタ、キャパシタ、および／または他の回路を含み得る。たとえば、ＲＦ信号処理回路４１３は、分割器変成器４１２から出力されたＮ個の分割信号各々を処理して結合器変成器４１４のためのＮ個の処理済信号を生成するための回路を含み得る。Ｎは整数である。
【０１５８】
図１３に示されるように、第１および第２のベクトルインダクタ４２１ａ、４２１ｂは、６個の導体の積層体を用いてＰＣＢ４００の内部に実現される。第１および第２のキャパシタＩＣ  ４２２ａ、４２２ｂはＰＣＢ４００の上面４０１ａに装着され、第３および第４のキャパシタＩＣ  ４２２ｃ、４２２ｄはＰＣＢ４００の下面４０１ｂに装着されている。
【０１５９】
示されている構成において、分割器変成器４１２を用いて６個の分割出力を生成することができ、分割器変成器４１２は１２個の変成器巻線を含み得る。分割器変成器４１２は折重ね構成でＰＣＢ４００内で実現されており、第１の６個の変成器巻線は、分割器生成器４１２の第２の６個の変成器巻線に隣接するように実現されている。しかしながら、他の構成が可能である。たとえば、分割器変成器４１２を、４個の変成器巻線の３つの部分を用いて、３個の変成器巻線の４つの部分を用いて、または２個の変成器巻線の６つの部分を用いて実現してもよい。加えて、ＰＣＢ４００が十分な数の導電層を含むとき、分割器変成器４１２をを折重ねなしで実現してもよい。
【０１６０】
一実施形態において、分割器変成器はＰ個の変成器巻線を含み、分割器変成器はＰ／Ｑ個の変成器巻線のＱ個の部分を含む折重ね構成で実現される。Ｐは４以上の整数、Ｑは２以上の整数、Ｐ／Ｑは２以上の整数である。しかしながら、たとえば折重ねなしの構成を含む他の構成が可能である。
【０１６１】
示されている構成において、結合器変成器４１４は、入力として６個の処理済信号を受けることができ、１２個の巻線を含み得る。特定の構成において、結合器変成器４１４は分割器変成器４１２と同様の構造を有する。たとえば、特定の実現例において、分割器変成器を、信号の流れの方向を逆にすることで、結合器変成器として動作させてもよい。
【０１６２】
一実施形態において、ＰＣＢ４００は、銅等の導体からなる１つおきの層と、ＦＲ−４基板等の誘電体とを含む。別の実施形態において、ＰＣＢ４００は、銅および／または銀等の導体からなる１つおきの層と、アルミナ等のセラミック誘電体とを含む、低温同時焼成セラミック（ＬＴＣＣ）多層ＰＣＢを含む。ＰＣＢ４００のその他の詳細事項は先に述べたものと同様であってもよい。
【０１６３】
図１４Ａおよび図１４Ｂは、さまざまな実施形態に従う共振回路の概略図である。
図１４Ａは、並列共振ＬＣ回路７１０の概略図である。並列共振ＬＣ回路７１０は、第１の端子７２１と、第２の端子７２２と、第１のキャパシタ７１１ａと、第２のキャパシタ７１１ｂと、ベクトルインダクタ７１２とを含む。示されている構成において、第１および第２のキャパシタ７１１ａ、７１１ｂは容量値Ｃ／２を有する。
【０１６４】
ベクトルインダクタ７１２は、導電側壁７０８を用いてそれぞれの端部で互いに電気的に接続されている導体７００の積層体を含む。第１のキャパシタ７１１ａは、積層体７００の最も上にある導体７０２と並列に電気的に接続され、第２のキャパシタ７１１ｂは、積層体７００の最も下にある導体７０１と並列に電気的に接続されている。特定の実現例において、導体の積層体７００は、この積層体の上方から見たときに実質的に矩形となるように実現された導体を含む。
【０１６５】
図１４Ｂは、直列共振ＬＣ回路７２０の概略図である。直列共振ＬＣ回路７２０は、第１の上部端子７２１ａと、第２の上部端子７２２ａと、第１の下部端子７２１ｂと、第２の下部端子７２２ｂと、第１のキャパシタ７１１ａと、第２のキャパシタ７１１ｂと、ベクトルインダクタ７１２とを含む。
【０１６６】
第１のキャパシタ７１１ａは、第１の上部端子７２１ａと、積層体７００の最も上にある導体７０２の第１の端部との間に直列に電気的に接続されている。積層体７００の最も上にある導体７０２の第２の端部は、第２の上部端子７２２ａに電気的に接続されている。第２のキャパシタ７１１ｂは、第１の下部端子７２１ｂと積層体７００の最も下にある導体７０１の第１の端部との間に直列に電気的に接続されている。積層体７００の最も下にある導体７０１の第２の端部は、第２の下部端子７２２ｂに電気的に接続されている。
【０１６７】
図１４Ａの並列共振ＬＣ回路７１０および図１４Ｂの直列共振ＬＣ回路７２０は、ベクトルインダクタを含み得る共振回路の２つの例を示している。しかしながら、ベクトルインダクタは共振回路の他の構成に含まれていてもよい。
【０１６８】
図１５は、一実施形態に従うフィルタ８００の概略図である。フィルタ８００は、フィルタ入力端子８２１およびフィルタ出力端子８２２を含む。フィルタ８００は、第１のキャパシタ８１１、第２のキャパシタ８１２、第３のキャパシタ８１３、第４のキャパシタ８１４、第５のキャパシタ８１５、第６のキャパシタ８１６、第１のベクトルインダクタ８０１、第２のベクトルインダクタ８０２、第３のベクトルインダクタ８０３、および第４のベクトルインダクタ８０４を含む。
【０１６９】
第１のキャパシタ８１１は、フィルタ入力端子８２１に電気的に接続された第１の端部と、第１のベクトルインダクタ８０１の第１の端子に電気的に接続された第２の端部とを含む。第２のキャパシタ８１２は、第１のベクトルインダクタ８０１の第２の端子に電気的に接続された第１の端部と、第５のキャパシタ８１５の第１の端部、第２のベクトルインダクタ８０２の第１の端子、および第３のベクトルインダクタ８０３の第１の端子に電気的に接続された第２の端部とを含む。第３のキャパシタ８１３は、第３のベクトルインダクタ８０３の第２の端子に電気的に接続された第１の端部と、第１の電圧Ｖ１に電気的に接続された第２の端部とを含む。第４のキャパシタ８１４は、第２のベクトルインダクタ８０２の第２の端子に電気的に接続された第１の端部と、第１の電圧Ｖ１に電気的に接続された第２の端部とを含む。第５のキャパシタ８１５はさらに、第４のベクトルインダクタ８０４の第１の端子に電気的に接続された第２の端部を含む。第６のキャパシタ８１６は、第４のベクトルインダクタ８０４の第２の端子に電気的に接続された第１の端部と、フィルタ出力端子８２２に電気的に接続された第２の端部とを含む。
【０１７０】
示されているフィルタ８００は、Chebyshevフィルタとして実現される。特定の構成において、第１〜第６のキャパシタ８１１〜８１６は、１つ以上のＩＣ上に配置された可変キャパシタを用いて、独立した要素を用いて、またはこれらの組合わせを用いて、実現される。フィルタ８００は、ベクトルインダクタを含み得るフィルタの一例を示しているが、ベクトルインダクタは、フィルタの他の構成におよび／または他の回路に含まれていてもよい。
【０１７１】
応用
上記実施形態のうちのいくつかは、プログラマブルデュプレクサおよびプログラマブルフィルタに関連する例を提供している。しかしながら、これら実施形態の原理および利点は他の適切なシステムまたは装置において使用することができる。
【０１７２】
結論
明らかに文脈がそうでないことを要求しない限り、明細書および請求項全体において、「含む／備える」等の用語は、排他的または網羅的な意味とは逆に、包括的な意味で、すなわち「〜を含むがそれに限定されない」という意味で理解されるべきものである。本明細書で一般的に使用されている「結合される」という用語は、２つ以上の要素が直接接続されるかまたは１つ以上の中間要素を介して接続されることを意味する。同様に、本明細書で一般的に使用されている「接続される」という用語は、２つ以上の要素が直接接続されるかまたは１つ以上の中間要素を介して接続されることを意味する。加えて、「本明細書において」、「上記」、「下記」という用語および同様の意味の用語は、本願で使用される場合、本願の特定の部分ではなく本願全体を指している。文脈が許す場合、上記「詳細な説明」の、単数形または複数形を用いる用語はそれぞれ、複数形または単数形も含み得る。２つ以上の項目のリストについて言及するときの「または」という用語は、この用語の以下の解釈、すなわち、リスト内の項目のうちのいずれか、リスト内の項目すべて、および、リスト内の項目の任意の組合わせを、すべてカバーする。
【０１７３】
加えて、本明細書で使用される、特に「できる」、「し得る」、「たとえば」、「〜等の」といった仮定の表現は、特に他の指定がない限り、または使用されている文脈の範囲においてそれ以外の理解がなされない限り、特定の特徴、要素、および／または状態が、ある実施形態には含まれその他の実施形態には含まれないことを伝えることを概ね意図している。よって、このような仮定表現は一般的に、特徴、要素、および／または状態が、１つ以上の実施形態でいずれにせよ必要であることを示唆することを意図しているのではなく、または、これら特徴、要素、および／または状態が特定の実施形態に含まれているのかまたは特定の実施形態で実施されるのか、著者からの情報または刺激があってもなくても判断するための論理を、１つ以上の実施形態が必然的に含むことを示唆することを意図しているのでもない。
【０１７４】
上記本発明の実施形態の詳細な説明は、網羅的であること、または本発明を開示されている上記形態そのものに限定することを意図しているのではない。上記本発明の具体的な実施形態および例は例示のためのものであるが、本発明の範囲の中でさまざまな等価の変形が可能であることを当業者は理解するであろう。たとえば、プロセスまたはブロックは所与の順序で示しているが、代替の実施形態ではステップを含む決まった手順を実行してもよく、または、それとは異なる順序のブロックを含むシステムを採用してもよく、いくつかのプロセスまたはブロックを、削除、移動、追加、細分割、結合、および／または修正してもよい。これらプロセスまたはブロックは各々、さまざまな異なるやり方で実現し得る。また、プロセスまたはブロックは連続して実行されるものとして示される場合があるが、これらプロセスまたはブロックを代わりに並列に実行してもよく、または異なるタイミングで実行してもよい。
【０１７５】
本明細書に示す本発明の教示は、上記システムだけでなく他のシステムに適用することができる。上記さまざまな実施形態の要素および作用を組合わせてさらに他の実施形態を提供することができる。
【０１７６】
本発明の特定の実施形態について説明してきたが、これら実施形態は、専ら例示のために示しているのであって、本開示の範囲を限定することを意図したものではない。実際、本明細書に記載の新たな方法およびシステムは他のさまざまな形態で実施し得る。さらに、本開示の精神から逸脱することなく本明細書に記載の方法およびシステムの形態においてさまざまな省略、置換、および変更を行ない得る。以下の請求項およびその均等物は、本開示の範囲と精神に含まれるであろうこのような形態または変形を包含することを意図している。
【図１】
2016527705.tif 000009
【図２】
2016527705.tif 000010
【図３Ａ】
2016527705.tif 000011
【図３Ｂ】
2016527705.tif 000012
【図４Ａ】
2016527705.tif 000013
【図４Ｂ】
2016527705.tif 000014
【図５Ａ】
2016527705.tif 000015
【図５Ｂ】
2016527705.tif 000016
【図６】
2016527705.tif 000017
【図７Ａ】
2016527705.tif 000018
【図７Ｂ】
2016527705.tif 000019
【図８Ａ】
2016527705.tif 000020
【図８Ｂ】
2016527705.tif 000021
【図８Ｃ】
2016527705.tif 000022
【図９】
2016527705.tif 000023
【図１０Ａ】
2016527705.tif 000024
【図１０Ｂ】
2016527705.tif 000025
【図１１】
2016527705.tif 000026
【図１２Ａ】
2016527705.tif 000027
【図１２Ｂ】
2016527705.tif 000028
【図１２Ｃ】
2016527705.tif 000029
【図１３】
2016527705.tif 000030
【図１４Ａ】
2016527705.tif 000031
【図１４Ｂ】
2016527705.tif 000032
【図１５】
2016527705.tif 000033
【国際調査報告】
2016527705.tif 000034
2016527705.tif 000035
2016527705.tif 000036
2016527705.tif 000037