(57)【要約】ワイヤレスデバイスが、アンテナと、アンテナに結合され、２点変調のために構成される、極変調送信機とを含み、送信機は、データ入力と、データ入力に結合された乗算器、および、乗算器に結合され、乗算器に利得値を与えるように構成される、電圧制御発振器利得適応モジュールを含む、第１の信号経路と、データ入力に結合され、第１の信号経路に結合された電圧制御発振器（ＶＣＯ）を含むアナログ位相ロックループ（ＰＬＬ）を含む、第２の信号経路とを含む。【選択図】図１
2016500956.tif 000002
【特許請求の範囲】
【請求項１】
アンテナと、
前記アンテナに結合されて２点変調のために構成される極変調送信機とを備え、
前記送信機が、
データ入力と、
前記データ入力に結合された乗算器、および前記乗算器に結合されて前記乗算器に利得値を与えるように構成される電圧制御発振器利得適応モジュールを含む、第１の信号経路と、
前記データ入力に結合され、前記第１の信号経路に結合された電圧制御発振器（ＶＣＯ）を含むアナログ位相ロックループ（ＰＬＬ）を含む、第２の信号経路とを備える、ワイヤレスデバイス。
【請求項２】
前置増幅器およびアナログデジタル変換器（ＡＤＣ）を含む少なくとも１つの受信機をさらに備え、ここにおいて前記利得適応モジュールは前記前置増幅器および前記ＡＤＣを含む、請求項１に記載のデバイス。
【請求項３】
前記少なくとも１つの受信機は１次受信機、ダイバーシティ受信機、およびフィードバック受信機を含み、ここにおいて前記利得適応モジュールは前記少なくとも１つの受信機のうちの選択された受信機の前記前置増幅器および前記ＡＤＣを前記選択された受信機のアイドル時間中に使用するように構成される、請求項２に記載のデバイス。
【請求項４】
前記ＰＬＬは低域フィルタ（ＬＰＦ）を含み、前記前置増幅器は、前記ＬＰＦの零に結合された第１の入力、および前記ＬＰＦの第１の極から最後の極までのいずれか１つの極に結合された第２の入力を有する、請求項１に記載のデバイス。
【請求項５】
前記前置増幅器は、前記第１の入力で受け取られた信号と前記第２の入力で受け取られた信号との間の差を決定し、前記ＡＤＣに送られる前記信号のＤＣ成分を除去するように構成される、請求項４に記載のデバイス。
【請求項６】
前記ＬＰＦはパッシブ抵抗性容量性ラダーまたは等しい数の極と零とを用いたアクティブフィルタを備え、第２のまたはより高い極が前記ＬＰＦの最終極である、請求項４に記載のデバイス。
【請求項７】
前記乗算器に選択的に結合されて開ループ様式で調整可能な利得値のための初期値を与えるように構成される粗同調エンジンをさらに備える、請求項１に記載のデバイス。
【請求項８】
前記利得適応モジュールは、
前記データ入力に与えられたデータの動的ステップを与えること、
前記データ入力で受け取られたデータ信号に動的帯域幅調整を与えること、または
前記データ入力で受け取られた前記データ信号によって乗算される信号の出力の直流（ＤＣ）オフセットを動的に調整すること
のうちの少なくとも１つを行うように構成される動的調整モジュールを備える、請求項１に記載のデバイス。
【請求項９】
ワイヤレス電気通信デバイスからデータを送信する方法であって、
前記デバイスの送信機で入力データ信号を受け取ることであって、前記送信機は前記デバイスの第１の構成要素である、受け取ることと、
前記入力データ信号の第１および第２の部分を、同一でない第１および第２の周波数範囲内の周波数を有する第１および第２の出力信号を出力する前記送信機の第１および第２の部分に適用することと、
前記第１の出力信号のための利得値の適応を実施することによってトリガに応答することであって、前記適応は、
前記送信機の前記第２の部分からの第１の信号が前記デバイスの第２の構成要素によって使用可能な前記デバイスの多用途部分を通るように指示することであって、前記デバイスの前記第２の構成要素は前記送信機以外の前記デバイスの構成要素である、指示することと、
前記デバイスの前記多用途部分によって出力された前記第１の信号を使用して前記利得値を決定することと、
前記第１の出力信号を生成するために前記利得値を前記入力データ信号の前記第１の部分で乗算することと
を備える、応答することと、
送信信号を生成するために前記第１および第２の出力信号を合成することと、
前記データを送信するために前記送信信号を送信することと
を備える、方法。
【請求項１０】
前記指示することは、前記第１の信号が前記デバイスの受信機のフィルタおよびアナログデジタル変換器を通るように指示することを備える、請求項９に記載の方法。
【請求項１１】
前記指示することは、前記送信機の前記第２の部分からの第２の信号が前記第２の構成要素の部分を通るように指示することをさらに備え、ここにおいて前記第１の信号を使用することは前記送信機の前記第２の部分からの前記第１および第２の信号の差をとることを備え、ここにおいて前記利得値を決定することは前記差を低減するための前記利得値を繰り返すことを備える、請求項９に記載の方法。
【請求項１２】
前記差に直流オフセットを適用することをさらに備える、請求項１１に記載の方法。
【請求項１３】
前記直流オフセットを適用することが、異なる時間に異なる直流オフセットを適用することを備える、請求項１２に記載の方法。
【請求項１４】
前記入力データ信号のときのようにトレーニング信号を与えることと、
前記差に前記トレーニング信号と定数とを乗算することと
をさらに備える、請求項１１に記載の方法。
【請求項１５】
時間とともに前記トレーニング信号の期間と前記定数の値との両方を変化させることをさらに備える、請求項１４に記載の方法。
【請求項１６】
前記指示することは、前記デバイスの前記多用途部分を前記送信機の前記第１の部分に接続することを備える、請求項９に記載の方法。
【請求項１７】
前記送信機の前記第１の部分および前記第２の部分によって前記入力データ信号の前記第１の部分および前記第２の部分を周波数フィルタ処理して前記第１の周波数範囲が前記第２の周波数範囲よりも高い周波数を含むようにすることをさらに備える、請求項９に記載の方法。
【請求項１８】
前記送信機の前記第２の部分からの前記第１の信号が前記デバイスの前記多用途部分を通るように指示することは、前記第１の信号が前記デバイスの前記第２の構成要素のアイドル時間中に前記デバイスの前記多用途部分を通るように指示することを備える、請求項９に記載の方法。
【請求項１９】
前記第１および第２の出力信号が所望の特性を有するように適応利得値まで前記利得値を繰り返すことと、
前記適応利得値を記憶することと
をさらに備え、
ここにおいて、前記利得値を前記入力データ信号の前記第１の部分で乗算することは、前記適応利得値がいったん決定されると前記適応利得値を乗算することを備える、
請求項９に記載の方法。
【請求項２０】
ワイヤレスデバイスであって、
前記デバイスの送信機で入力データ信号を受け取るための手段であって、前記送信機は前記デバイスの第１の構成要素である、受け取るための手段と、
前記入力データ信号の第１および第２の部分を、同一でない第１および第２の周波数範囲内の周波数を有する第１および第２の出力信号を出力する前記送信機の第１および第２の部分に適用するための手段と、
トリガに応答して前記第１の出力信号のための利得値の適応を実施するための手段によってトリガに応答するための手段であって、実施するための前記手段が、
前記送信機の前記第２の部分からの第１の信号が前記デバイスの第２の構成要素によって使用可能な前記デバイスの多用途部分を通るように指示するための手段であって、前記デバイスの前記第２の構成要素は前記送信機以外の前記デバイスの構成要素である、指示するための手段と、
前記デバイスの前記多用途部分によって出力された前記第１の信号を使用して前記利得値を決定するための手段と、
前記第１の出力信号を生成するために前記利得値を前記入力データ信号の前記第１の部分で乗算するための手段と
を備える、応答するための手段と、
送信信号を生成するために前記第１および第２の出力信号を合成するための手段と、
前記データを送信するために前記送信信号を送信するための手段と
を備える、ワイヤレスデバイス。
【請求項２１】
指示するための前記手段は、前記第１の信号が前記デバイスの受信機のフィルタおよびアナログデジタル変換器を通るように指示するための手段を備える、請求項２０に記載のデバイス。
【請求項２２】
指示するための前記手段は、前記送信機の前記第２の部分からの第２の信号が前記第２の構成要素の部分を通るように指示するための手段をさらに備え、ここにおいて前記第１の信号を使用することは前記送信機の前記第２の部分からの前記第１および第２の信号の差をとることを備え、ここにおいて前記利得値を決定するための前記手段は前記差を低減するための前記利得値を繰り返すための手段を備える、請求項２０に記載のデバイス。
【請求項２３】
前記差に直流オフセットを適用するための手段をさらに備える、請求項２２に記載のデバイス。
【請求項２４】
前記直流オフセットを適用するための前記手段は、異なる時間に異なる直流オフセットを適用するための手段を備える、請求項２３に記載のデバイス。
【請求項２５】
前記入力データ信号のときのようにトレーニング信号を与えるための手段と、
前記差に前記トレーニング信号と定数とを乗算するための手段と
をさらに備える、請求項２２に記載のデバイス。
【請求項２６】
時間とともに前記トレーニング信号の期間と前記定数の値との両方を変化させるための手段をさらに備える、請求項２５に記載のデバイス。
【請求項２７】
指示するための前記手段は、前記デバイスの前記多用途部分を前記送信機の前記第１の部分に接続するための手段を備える、請求項２０に記載のデバイス。
【請求項２８】
前記送信機の前記第１の部分および前記第２の部分によって前記入力データ信号の前記第１の部分および前記第２の部分を周波数フィルタ処理して前記第１の周波数範囲が前記第２の周波数範囲よりも高い周波数を含むようにするための手段をさらに備える、請求項２０に記載のデバイス。
【請求項２９】
前記送信機の前記第２の部分からの前記第１の信号が前記デバイスの前記多用途部分を通るように指示するための前記手段は、前記第１の信号が前記デバイスの前記第２の構成要素のアイドル時間中に前記デバイスの前記多用途部分を通るように指示するための手段を備える、請求項２０に記載のデバイス。
【請求項３０】
前記第１および第２の出力信号が所望の特性を有するように、適応利得値まで前記利得値を繰り返すための手段と、
前記適応利得値を記憶するための手段と
をさらに備え、
ここにおいて、前記利得値を前記入力データ信号の前記第１の部分で乗算することは、前記適応利得値がいったん決定されると前記適応利得値を乗算することを備える、
請求項２０に記載のデバイス。
【請求項３１】
ワイヤレスデバイスの送信機で受け取られた入力データ信号の第１および第２の部分を同一でない第１および第２の周波数範囲内の周波数を有する第１および第２の出力信号を出力する前記送信機の第１および第２の部分に適用させることであって、前記送信機は前記デバイスの第１の構成要素である、適用させることと、
前記第１の出力信号のための利得値の適応を実施することによってトリガに応答することと、前記適応が、
前記送信機の前記第２の部分からの第１の信号が前記デバイスの第２の構成要素によって使用可能な前記デバイスの多用途部分を通るように指示することであって、前記デバイスの前記第２の構成要素は前記送信機以外の前記デバイスの構成要素である、指示することと、
前記デバイスの前記多用途部分によって出力された前記第１の信号を使用して前記利得値を決定することと、
前記第１の出力信号を生成するために前記利得値を前記入力データ信号の前記第１の部分で乗算することと
を備える、
送信信号を生成するために前記第１および第２の出力信号を合成することと、
前記データを送信するために前記送信信号を送信することと
をプロセッサに行わせるように構成される複数のプロセッサ可読命令を備えるプロセッサ可読記憶媒体。
【請求項３２】
前記指示することは、前記第１の信号が前記デバイスの受信機のフィルタおよびアナログデジタル変換器を通るように指示することを備える、請求項３１に記載のプロセッサ可読記憶媒体。
【請求項３３】
前記指示することは、前記送信機の前記第２の部分からの第２の信号が前記第２の構成要素の部分を通るように指示することをさらに備え、ここにおいて前記第１の信号を使用することは前記送信機の前記第２の部分からの前記第１および第２の信号の差をとることを備え、ここにおいて前記利得値を決定することが、前記差を低減するための前記利得値を繰り返すことを備える、請求項３１に記載のプロセッサ可読記憶媒体。
【請求項３４】
前記プロセッサに、前記差に直流オフセットを適用することを行わせるように構成される複数の命令をさらに備える、請求項３３に記載のプロセッサ可読記憶媒体。
【請求項３５】
直流オフセットを適用することを前記プロセッサに行わせるように構成される前記複数の命令は、前記異なる時間に異なる直流オフセットを適用することを前記プロセッサに行わせるように構成される、請求項３４に記載のプロセッサ可読記憶媒体。
【請求項３６】
前記入力データ信号のときのようにトレーニング信号を与えることと、
前記差に前記トレーニング信号と定数とを乗算することと
を前記プロセッサに行わせるように構成される複数の命令をさらに備える、請求項３３に記載のプロセッサ可読記憶媒体。
【請求項３７】
時間とともに前記トレーニング信号の期間と前記定数の値との両方を変化させることを前記プロセッサに行わせるように構成される複数の命令をさらに備える、請求項３６に記載のプロセッサ可読記憶媒体。
【請求項３８】
前記指示することは、前記デバイスの前記多用途部分を前記送信機の前記第１の部分に接続することを備える、請求項３１に記載のプロセッサ可読記憶媒体。
【請求項３９】
前記送信機の前記第１の部分および前記第２の部分によって前記入力データ信号の前記第１の部分および前記第２の部分を周波数フィルタ処理して前記第１の周波数範囲が前記第２の周波数範囲よりも高い周波数を含むようにすることを前記プロセッサに行わせるように構成される複数の命令をさらに備える、請求項３１に記載のプロセッサ可読記憶媒体。
【請求項４０】
前記送信機の前記第２の部分からの前記第１の信号が前記デバイスの前記多用途部分を通るように指示することは、前記第１の信号が前記デバイスの前記第２の構成要素のアイドル時間中に前記デバイスの前記多用途部分を通るように指示することを備える、請求項３１に記載のプロセッサ可読記憶媒体。
【請求項４１】
前記第１および第２の出力信号が所望の特性を有するように、適応利得値まで前記利得値を繰り返すことと、
前記適応利得値を記憶することと
を前記プロセッサに行わせるように構成される複数の命令をさらに備え、
ここにおいて、前記利得値を前記入力データ信号の前記第１の部分で乗算することを前記プロセッサに行わせるように構成される前記複数の命令は、前記適応利得値がいったん決定されると前記適応利得値を乗算することを前記プロセッサに行わせるように構成される複数の命令を備える、
請求項３１に記載のプロセッサ可読記憶媒体。
【発明の詳細な説明】
【背景技術】
【０００１】
[0001] 極変調送信機（polar modulation transmitter）は、２点変調（ＴＰＭ：two-point modulation）を用いたシンセサイザを使用する。そのような送信機は、タブレットコンピュータまたはモバイルフォンなどのワイヤレス通信デバイスを含む様々なデバイスにおいて使用され得る。
【０００２】
[0002]  混在技術デバイスは、違うタイプの送信機、およびそれゆえ違うタイプの位相ロックループ（ＰＬＬ：phase-locked loop）を使用することになる。例えば１ｘＣＤＭＡ、ＷＣＤＭＡ（登録商標）、またはＬＴＥには、アナログＰＬＬが低い電力消費、良好な位相雑音、および低いスパーのせいでよく使用される一方で、ＴＰＭを使用するデジタルＰＬＬがＧＳＭ（登録商標）送信機のためによく使用される。違うタイプの送信機、例えば専用部品を伴うマルチモードトランシーバにおける違う送信機、を使用することは、チップスペースのような重要なリソースを消費する。
【発明の概要】
【０００３】
[0003]  ワイヤレスデバイスの一例は、アンテナと、このアンテナに結合されて２点変調用に構成される極変調送信機とを含み、この送信機は、データ入力と、このデータ入力に結合された乗算器、およびこの乗算器に結合されてこの乗算器に利得値を与えるように構成される電圧制御発振器利得適応モジュール(voltage-controlled oscillator gain adaptation module)を含む第１の信号経路と、この第１の信号経路に結合された電圧制御発振器（ＶＣＯ：voltage-controlled oscillator）を含みこのデータ入力に結合されるアナログ位相ロックループ（ＰＬＬ）を含む第２の信号経路とを含む。
【０００４】
[0004]  このようなデバイスの実施形態は、以下の特徴のうちの１つまたは複数を含み得る。本デバイスは前置増幅器およびアナログデジタル変換器（ＡＤＣ）を含む少なくとも１つの受信機をさらに含み、ここで利得適応モジュールは前置増幅器およびＡＤＣを含む。少なくとも１つの受信機は１次受信機、ダイバーシティ受信機、およびフィードバック受信機を含み、ここで利得適応モジュールは少なくとも１つの受信機のうちの選択された受信機の前置増幅器およびＡＤＣをこの選択された受信機のアイドル時間中に使用するように構成される。ＰＬＬは低域フィルタ（ＬＰＦ）を含み、前置増幅器は、ＬＰＦの零に結合された第１の入力、およびＬＰＦの第１の極から最後の極までのいずれか１つの極に結合された第２の入力を有する。前置増幅器は、第１の入力で受け取られた信号と第２の入力で受け取られた信号との間の差を決定し、ＡＤＣに送られる上記信号のＤＣ成分を除去するように構成される。ＬＰＦはパッシブ抵抗性容量性ラダーまたは等しい数の極と零とを用いたアクティブフィルタを備え、第２のまたはより高い極がこのＬＰＦの最終極である。本デバイスは、乗算器に選択的に結合されて開ループ様式で調整可能な利得値のための初期値を与えるように構成される粗同調エンジン（coarse-tune engine）をさらに含む。利得適応モジュールは、データ入力に与えられたデータの動的ステップを与えること、データ入力で受け取られたデータ信号に動的帯域幅調整を与えること、またはデータ入力で受け取られたデータ信号によって乗算される信号の出力の直流（ＤＣ）オフセットを動的に調整することのうちの少なくとも１つを行うように構成される動的調整モジュールを備える。
【０００５】
[0005]  ワイヤレス電気通信デバイスからデータを送信する方法の一例は、上記デバイスの送信機で入力データ信号を受け取ることであって、この送信機は上記デバイスの第１の構成要素である、受け取ることと、入力データ信号の第１および第２の部分を、同一でない(non-identical)第１および第２の周波数範囲(first and second frequency ranges)内の周波数を有する第１および第２の出力信号を出力する送信機の第１および第２の部分に適用することと、第１の出力信号のための利得値の適応(adaptation)を実施することによってトリガに応答することとを含むもので、この適応は、送信機の第２の部分からの第１の信号が上記デバイスの第２の構成要素によって使用可能な上記デバイスの多用途（multi-use）部分を通るように指示する(directing)ことであって、上記デバイスの第２の構成要素が送信機以外の上記デバイスの構成要素である、指示することと、上記デバイスの多用途部分によって出力された第１の信号を使用して利得値を決定することと、この利得値を入力データ信号の第１の部分で乗算して第１の出力信号を生成することとを含み、本方法は、さらに第１および第２の出力信号を合成して送信信号を生成することと、この送信信号を送信してデータを送信することとを含む。
【０００６】
[0006]  このような方法の実施形態は、以下の特徴のうちの１つまたは複数を含み得る。指示することは、第１の信号が上記デバイスの受信機のフィルタおよびアナログデジタル変換器を通るように指示することを含む。指示することは、送信機の第２の部分からの第２の信号が第２の構成要素の部分を通るように指示することをさらに含み、ここで第１の信号を使用することは送信機の第２の部分からの第１および第２の信号の差をとることを含み、ここで利得値を決定することはこの差を低減するための利得値を繰り返す(iterating)ことを含む。本方法は、この差に直流オフセットを適用することをさらに含む。直流オフセットを適用することは、異なる時間に異なる直流オフセットを適用することを含む。本方法は、入力データ信号のときのようにトレーニング信号を与えることと、上記差にトレーニング信号および定数を乗算することとをさらに含む。本方法は、時間とともにトレーニング信号の期間と定数の値との両方を変化させること(varying)をさらに含む。
【０００７】
[0007]  このような方法の実施形態は、同じく、または代替として、以下の特徴のうちの１つまたは複数を含み得る。指示することは、上記デバイスの多用途部分を送信機の第１の部分に接続することを含む。本方法は、送信機の第１および第２の部分によって入力データ信号の第１および第２の部分を周波数フィルタ処理して第１の周波数範囲が第２の周波数範囲よりも高い周波数を含むようにすることをさらに含む。送信機の第２の部分からの第１の信号が上記デバイスの多用途部分を通るように指示することは、第１の信号が上記デバイスの第２の構成要素のアイドル時間中に上記デバイスの多用途部分を通るように指示することを含む。本方法は、第１および第２の出力信号が所望の特性を有するように適応利得値まで利得値を繰り返すことと、適応利得値を記憶することとをさらに含み、ここで利得値を入力データ信号の第１の部分で乗算することは、適応利得値がいったん決定されるとこの適応利得値を乗算することを含む。
【０００８】
[0008]  ワイヤレスデバイスの一例は、本デバイスの送信機で入力データ信号を受け取るための手段であって、送信機は本デバイスの第１の構成要素である、受け取るための手段と、同一でない第１および第２の周波数範囲内の周波数を有する第１および第２の出力信号を出力する送信機の第１および第２の部分に入力データ信号の第１および第２の部分を適用するための手段と、トリガに応答して第１の出力信号のための利得値の適応を実施するための手段によってトリガに応答するための手段とを含み、実施するための手段は、送信機の第２の部分からの第1の信号が本デバイスの第２の構成要素によって使用可能な本デバイスの多用途部分を通るように指示するための手段であって、本デバイスの第２の構成要素は送信機以外の本デバイスの構成要素である、指示するための手段と、本デバイスの多用途部分によって出力された第１の信号を使用して利得値を決定するための手段と、第１の出力信号を生成するために利得値を入力データ信号の第１の部分で乗算するための手段とを含み、本ワイヤレスデバイスは、送信信号を生成するために第１および第２の出力信号を合成するための手段と、上記データを送信するために送信信号を送信するための手段とをさらに含む。
【０００９】
[0009]  このようなデバイスの実施形態は、以下の特徴のうちの１つまたは複数を含み得る。指示するための手段は、第１の信号が本デバイスの受信機のフィルタおよびアナログデジタル変換器を通るように指示するための手段を含む。指示するための手段は、送信機の第２の部分からの第2の信号が第２の構成要素の部分を通るように指示するための手段をさらに含み、ここで第１の信号を使用することは送信機の第２の部分から第１および第２の信号の差をとることを含み、ここで利得値を決定するための手段は上記差を低減するための利得値を繰り返すための手段を含む。本デバイスは、上記差に直流オフセットを適用するための手段をさらに含む。直流オフセットを適用するための手段は、異なる時間に異なる直流オフセットを適用するための手段を含む。本デバイスは、入力データ信号のときのようにトレーニング信号を与えるための手段と、上記差にトレーニング信号および定数を乗算するための手段とをさらに含む。本デバイスは、時間とともにトレーニング信号の期間と定数の値との両方を変化させるための手段をさらに含む。
【００１０】
[0010]  このようなデバイスの実施形態は、同じく、または代替として、以下の特徴のうちの１つまたは複数を含み得る。指示するための手段は、本デバイスの多用途部分を送信機の第１の部分に接続するための手段を含む。本デバイスは、送信機の第１および第２の部分によって入力データ信号の第１および第２の部分を周波数フィルタ処理して第１の周波数範囲が第２の周波数範囲よりも高い周波数を含むようにするための手段をさらに含む。送信機の第２の部分からの第１の信号が本デバイスの多用途部分を通るように指示するための手段は、第１の信号が本デバイスの第２の構成要素のアイドル時間中に本デバイスの多用途部分を通るように指示するための手段を含む。本デバイスは、第１および第２の出力信号が所望の特性を有するように適応利得値まで利得値を繰り返すための手段と、適応利得値を記憶するための手段とをさらに含み、ここで利得値を入力データ信号の第１の部分で乗算することは、適応利得値がいったん決定されるとこの適応利得値を乗算することを含む。
【００１１】
[0011]  プロセッサ可読記憶媒体の一例は、ワイヤレスデバイスの送信機で受け取られる入力データ信号の第１および第２の部分が、同一でない第１および第２の周波数範囲内の周波数を有する第１および第２の出力信号を出力する送信機の第１および第２の部分に適用されるようにすることであって、送信機は上記デバイスの第１の構成要素である、適用されるようにすることと、第１の出力信号のための利得値の適応を実施することによってトリガに応答することとであって、この適応は、送信機の第２の部分から第１の信号が上記デバイスの第２の構成要素によって使用可能な上記デバイスの多用途部分を通るように指示することであって、上記デバイスの第２の構成要素は送信機以外の上記デバイスの構成要素である、指示することと、上記デバイスの多用途部分によって出力された第１の信号を使用して利得値を決定することと、第１の出力信号を生成するために利得値を入力データ信号の第１の部分で乗算することとを含む、応答することとを、プロセッサに行わせるように構成される複数のプロセッサ可読命令を含み、これら命令は第１および第２の出力信号を合成して送信信号を生成することと、この送信信号を送信して上記データを送信することとをこのプロセッサに行わせるように構成される複数の命令をさらに含む。
【００１２】
[0012]  このような記憶媒体の実施形態は、以下の特徴のうちの１つまたは複数を含み得る。指示することは、第１の信号が上記デバイスの受信機のフィルタおよびアナログデジタル変換器を通るように指示することを含む。指示することは、送信機の第２の部分からの第２の信号が第２の構成要素の部分を通るように指示することをさらに含み、ここで第１の信号を使用することは送信機の第２の部分から第１および第２の信号の差をとることを含み、ここで利得値を決定することは上記差を低減するための利得値を繰り返すことを含む。本プロセッサ可読記憶媒体は、上記差に直流オフセットを適用することをプロセッサに行わせるように構成される複数の命令をさらに含む。直流オフセットを適用することをプロセッサに行わせるように構成されるこれら複数の命令は、異なる時間に異なる直流オフセットを適用することをプロセッサに行わせるように構成される。本プロセッサ可読記憶媒体は、入力データ信号のときのようにトレーニング信号を与えることと、上記差にトレーニング信号および定数を乗算することとをプロセッサに行わせるように構成される複数の命令をさらに含む。本プロセッサ可読記憶媒体は、時間とともにトレーニング信号の期間と定数の値との両方を変化させることをプロセッサに行わせるように構成される複数の命令をさらに含む。
【００１３】
[0013]  このような記憶媒体の実施形態は、同じく、または代替として、以下の特徴のうちの１つまたは複数を含み得る。指示することは、上記デバイスの多用途部分を送信機の第１の部分に接続することを含む。本プロセッサ可読記憶媒体は、送信機の第１および第２の部分によって入力データ信号の第１および第２の部分を周波数フィルタ処理して第１の周波数範囲が第２の周波数範囲よりも高い周波数を含むようにすることをプロセッサに行わせるように構成される複数の命令をさらに含む。送信機の第２の部分からの第１の信号が上記デバイスの多用途部分を通るように指示することは、第１の信号が上記デバイスの第２の構成要素のアイドル時間中に上記デバイスの多用途部分を通るように指示することを含む。本プロセッサ可読記憶媒体は、第１および第２の出力信号が所望の特性を有するように適応利得値まで利得値を繰り返すことと、適応利得値を記憶することとをプロセッサに行わせるように構成される複数の命令をさらに含み、ここで利得値を入力データ信号の第１の部分で乗算することをプロセッサに行わせるように構成される複数の命令は、適応利得値がいったん決定されるとこの適応利得値を乗算することをプロセッサに行わせるように構成される複数の命令を備える。
【００１４】
[0014]  本明細書で説明する項目および／または技法は、以下の機能のうちの１つまたは複数、ならびに言及されていない他の機能を提供し得る。デジタルＰＬＬ、例えば、位相デジタル変換器（phase-to-digital converter）、またはデジタルループフィルタのための専用ブロックを使用しないことによって、チップ面積が温存され得る。例えば、デジタルブロックが少なくなるとクロックアクティビティが少なくなり、この結果スパーが低くなることにより、スパー低減が達成され得る。スパーが少なくなると、デジタルＰＬＬ中で使用されるブロックのためのモデムトランシーバ間インターフェースおよび調節器を簡略化することによって、チップ面積がさらに温存され得る。電力消費と基準クロックレートがより良く分離され得る。より良いＩＰＮ／より広い帯域幅／より少ないプリング（pulling）のためのより高い周波数の基準クロックが、電力消費上の少ない犠牲で使用され得る。トランシーバシンセサイザのためのより単純な電力グリッドが使用され得る。電力グリッドが簡略化されると、調節器の設計要件およびレイアウトは、簡略化されるか、除去されるかまたは共有され得る。アナログＰＬＬ上のより少ない数の外部バイパス構成要素が使用され得る。集積位相雑音（ＩＰＮ：integrated phase noise）が改善され得る。チャージポンプが大きい線形範囲とともに使用され得る。Ｋｕ適応(Ku adaptation)中に、ハードウェアオーバーヘッドを低減するために（例えば、トランシーバの）アナログデジタル変換器（ＡＤＣ）および（１次またはダイバーシティまたはフィードバック受信機中の）受信機ベースバンドフィルタが共有され得る。他の機能が与えられ得るが、本開示によるどの実施形態も、説明される機能の全てはもちろん、いずれかを与える必要があるとは限らない。さらに、上記で言及した効果が言及した手段以外の手段によって達成されることもあり、言及した項目／技法が必ずしも言及した効果をもたらさないこともある。
【図面の簡単な説明】
【００１５】
【図１】ワイヤレス電気通信デバイスのブロック図。
【図２】２点変調およびアナログ位相ロックループを使用する送信機シンセサイザの一例の概略図。
【図３】図２に示された利得適応ブロックおよび低域フィルタの概略図。
【図４】図３に示された受信機ベースバンドフィルタの回路図。
【図５】図３に示されたコントローラの動作のブロック流れ図。
【図６】図３に示された粗同調エンジンのタイミング制御のタイミング図。
【図７】初期ＶＣＯ利得計算のタイミング図。
【図８】図１に示された送信機の動作のプロセスのブロック流れ図。
【図９】図１に示された送信機の図２〜図３に示された送信機シンセサイザの動作のプロセスのブロック流れ図。
【発明を実施するための形態】
【００１６】
詳細な説明
[0024]  ２点変調（ＴＰＭ）を用いた極変調のためにアナログＰＬＬを使用するデバイスを実現するための技法が提供される。上記デバイスは、送信機またはトランシーバ、ならびに２つ以上の送信機および／またはトランシーバ、あるいはそれらの組合せの一部であり得、装置中に設けられ得る。上記デバイスは、例えば、ＧＳＭ／ＥＤＧＥ、ＣＤＭＡ、ＬＴＥ、およびＷＣＤＭＡ規格のうちの２つ以上に従って信号を処理することが可能な、多規格デバイス(multi-standard devices)において使用され得る。説明する技法は、ＴＰＭデバイスの２つの分岐の信号が大きさとタイミングとにおいて平衡されるように、適応利得および遅延を提供する。この技法は、好ましくは、従来の技法と比較して良好な電力消費特性と低減されたチップスペース使用とを提供する。提案するデバイスは、送信機が極変調を用いたアナログＰＬＬの一部として電圧制御発振器（ＶＣＯ）利得適応を実施するために別の構成要素、例えば、受信機からの構成要素を使用することからハードウェア効率的である。それゆえ、少なくともいくつかのハードウェアが利得適応のみの専用でないことがあり、これが非専用、多用途ハードウェアであり得る。
【００１７】
[0025]  また図１を参照すると、ワイヤレス電気通信デバイス２００の一例が、プロセッサ２０２、並びにソフトウェア２０６を含むメモリ２０４を含むコンピュータシステムと、送信機２０８と、アンテナ２１０と、受信機２１２とを含む。デバイス２００は、好ましくは、モバイルフォン、スマートフォン、タブレットコンピュータ、ラップトップコンピュータなどのようなモバイルデバイスである。１つまたは複数の送信機２０８と１つまたは複数の受信機２１２とがデバイス２００の１つまたは複数のトランシーバの該当部分を形成し得る。デバイス２００はここで複数の送信機２０８と、アンテナ２１０と、受信機２１２とを含むが、代替的にデバイス２００は、これらの構成要素のうちのどれか単一の１つを含み得る。送信機２０８、アンテナ２１０、および受信機２１２はワイヤレス通信モジュールを形成する。送信機２０８および受信機２１２はアンテナ２１０を介して基地局などのワイヤレス通信ノードと双方向に通信するように構成される。プロセッサ２０２は、好ましくは、インテリジェントハードウェアデバイス、例えば、ＡＲＭ（登録商標）、Ｉｎｔｅｌ（登録商標）Ｃｏｒｐｏｒａｔｉｏｎ、またはＡＭＤ（登録商標）製のものなどの中央処理ユニット（ＣＰＵ）、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）などである。プロセッサ２０２は、デバイス２００において分散され得る複数の別個の物理エンティティを備え得る。メモリ２０４は、ランダムアクセスメモリ（ＲＡＭ）と読取り専用メモリ（ＲＯＭ）とを含む。メモリ２０４は、実行されたときに本明細書で説明する様々な機能をプロセッサ２０２に行わせるように構成される複数の命令を含むコンピュータ可読・コンピュータ実行可能ソフトウェアコードであるソフトウェア２０６を記憶する。代替的に、ソフトウェア２０６はプロセッサ２０２によって直接的に実行可能でないことがあるが、例えばコンパイルされて実行されたときにプロセッサにこれら機能を行わせるように構成され得る。
【００１８】
[0026]  図２を参照すると、送信機１０（トランシーバの一部であり得る）が、ＰＬＬ１２と、先入れ先出し方式（ＦＩＦＯ：first-in first-out）バッファ１７と、デジタルフィルタ１８、ここでは有限インパルス応答（ＦＩＲ：finite impulse response）フィルタと、リサンプラ（resampler）２０と、動的トレーニングモジュール７０と、乗算器４２と、加算器４４と、シグマデルタ変調器４６とを含む。送信機１０は、図１に示されたワイヤレス電気通信デバイス２００の送信機２０８のうちの１つである。乗算器４２、加算器４４、およびシグマデルタ変調器４６は低域データ経路（low-pass data path）１６を形成し、高域経路（high-pass path）１４が、ＶＣＯ利得（Ｋｕ）適応モジュール３４と、乗算器３６と、デジタルアナログ変換器（ＤＡＣ）３８と、アナログＬＰＦ４０とを含む。ＰＬＬ１２は、位相周波数検出器（ＰＦＤ：phase frequency detector）２２と、チャージポンプ（ＣＰ：charge pump）２４と、アナログ低域フィルタ（ＬＰＦ）２６と、加算器２８と、電圧制御発振器（ＶＣＯ）３０と、プリスケーラ（prescaler）３２とを含む。加算器２８はＶＣＯ３０とは別個に示されているが、加算器２８はＶＣＯ３０の一部であり得、それゆえここでは概念的におよび理解しやすいように別個に示され得る。加算器２８は、容量性領域において、低域経路１６からの、Ｖtune信号の周波数と、高域経路１４からの、Ｖmod信号の周波数とを加算するように構成されるが、容量性領域における加算は一例にすぎない。バッファ１７は、例えば、１つのチップセット上などのモデムおよび別のチップセット上などの送信機１０の異なる非同期クロック領域のせいで、モデムからのデータのタイミングを送信機１０のタイミングに揃えるためにモデムからのデータをバッファする。フィルタ１８は、（モデムからの）バッファからのデータを再構成し、フィルタ処理するように構成される。リサンプラ２０は、フィルタ１８からの固定データレートを、変化し得るＰＬＬ１２のデータレートに変換するために、フィルタ１８からのデータをリサンプリング（アップサンプリングまたはダウンサンプリング）するように構成される。図３〜図４に関して以下でより十分に説明するように、動的トレーニングモジュール７０は、理論データ信号の符号を示す矩形波を生成し、与えるように構成される。切替えスイッチ９４が、制御信号に応答して、乗算器３６、４２にリサンプラ２０またはモジュール７０のいずれかを接続して、乗算器３６、４２にリサンプラ２０からのデータ信号または動的トレーニングモジュール７０からの合成信号のいずれかを供給するように構成される。高域経路１４および低域経路１６の使用は、リサンプラ２０からの入力データ信号よりも小さい帯域幅でのＰＬＬ１２の使用を可能にする。
【００１９】
[0027]  送信機１０は高域および低域特性を有する。ＶＣＯ〜ＰＬＬの出力は高域特性を有し、高域ポイントは、ＰＬＬループ外にあるＤＡＣ３８の入力である。高域経路１４は、リサンプラ２０からのデータの低周波成分を減衰させ、ＬＰＦ４０は、データに実質的に影響を及ぼすことなしにＤＡＣ３８の高周波雑音を減衰させるように構成される。この高周波雑音は、データの帯域幅よりもはるかに高い周波数の雑音である（すなわち、ＬＰＦ４０のカットオフ周波数は、データの周波数よりもはるかに高く、ＬＰＦ２６のカットオフ周波数よりもはるかに高い）。プリスケーラ〜ＰＬＬの出力は低域特性を有し、低域ポイントはフィードバック経路（デジタル）中のシグマデルタ（ΣΔ）変調器の入力である。低域経路１６はリサンプラ２０からのデータの高周波成分を減衰させる。それゆえ、高域経路１４がリサンプラ２０からの入力データの高周波成分を出力し、低域経路１６がリサンプラ２０からの入力データの低周波成分を出力する。
【００２０】
[0028]  高域データ経路１４は、ＶＣＯ３０に入力データμの高周波成分を与える。リサンプラ２０からの入力データは乗算器３６に与えられ、乗算器３６は、入力データμに、ＶＣＯ利得適応ブロック３４において生成された利得Ｋｕを乗算するように構成される。乗算器３６からの結果が、ＤＡＣ３８によってデジタルからアナログ形式に変換され、高周波雑音が、ＬＰＦ４０によってフィルタ処理されて除去される。この結果が、加算器２８に与えられる電圧Ｖmodである。
【００２１】
[0029]  低域データ経路１６は、プリスケーラ３２に入力データμの低周波成分を与える。入力データμはリサンプラ２０によって乗算器４２に与えられ、乗算器４２は、入力データ信号μに低域利得値を乗算し、この結果を加算器４４に与えるように構成され、結合される。加算器４４は、乗算器４２の出力を周波数制御ワード（ＦＣＷ：frequency control word）信号に加算し、この結果をシグマデルタ変調器４６に与えるように構成され、結合され、シグマデルタ変調器４６は、着信アナログ信号をデジタル形式に変換し、デジタル信号をプリスケーラ３２に与える。プリスケーラ３２は、ＶＣＯ３０によって生成された周波数ｆoutの出力信号と変調器４６からの出力とを処理して、周波数ｆvの第１のＰＦＤ入力信号を生成する。第１のＰＦＤ入力信号および周波数ｆrの第２のＰＦＤ入力信号がＰＦＤ２２に与えられ、それの出力がＣＰ２４に与えられ、それの出力がＡＬＰＦ２６に与えられる。電圧ＶtuneはＡＬＰＦ２６によって加算器２８に出力され、加算器２８は、上述のように電圧Ｖtuneを電圧Ｖmodに加算するように結合され、構成される。
【００２２】
[0030]  Ｋｕ適応ブロック３４は、高域経路１４中の利得と低域経路１６中の利得が好ましくは等しいか、または互いの許容できる許容差内にあるように、高域データ経路１４からＶＣＯ３０に与えられた信号の大きさと低域データ経路１６からＶＣＯ３０に与えられた信号の大きさとを実質的に一致させるかまたは平衡させるために、利得を決定し、与えるように構成される。例えば、それらの信号は、ＶＣＯ３０によって出力された合成信号が所望の要件、例えば、ＧＳＭ要件を満たす場合、平衡したと見なされ得る。図示されていない、遅延モジュールが、遅延を与えるために高域経路１４および低域経路１６において与えられ、それらの遅延は、経路１４を通る入力データ信号の伝搬時間と経路１６を通る入力データ信号の伝搬時間が実質的に等しく、例えば、１基準クロックサイクルなどのタイミング許容差内にあるように、互いとは異なり得る。
【００２３】
[0031]  送信機１０は様々な特徴を与える。以下のリストは、送信機１０によって与えられる特徴の例を与えるが、網羅的なリストではない。
【００２４】
１．  送信機１０は、ハードウェア効率的な閉ループＫｕ適応モジュール３４を使用する２点変調（ＴＰＭ）を用いたアナログ位相ロックループ（ＡＰＬＬ：analog phase-locked-loop）を含む。低域経路データは、分割器を制御するシグマデルタ変調器に注入され、高域経路データは、ＶＣＯ３０の変調バラクタ（modulation varactor）に注入される。ＶＣＯ３０のＶtuneバラクタが、ＬＦＰ２６、４０の出力に接続される。このようにして、低域経路データの周波数と高域経路データの周波数は、容量性領域において加算される（容量性領域における加算は一例にすぎない）。
【００２５】
２．  図３を参照すると、ループフィルタ中の低域フィルタ処理された出力が、Ｋｕ適応モジュール３４に送られる前に、それの信号対雑音比を増加させるために使用される。大きいＡＣ結合キャパシタを使用する代わりにＤＣ成分を低減さらには除去するために、ループフィルタ中の低域フィルタ処理された電圧と積分キャパシタ電圧との間の差が決定される。この差は、低域フィルタ処理された電圧を積分キャパシタ電圧から減算することによって、または積分キャパシタ電圧を低域フィルタ処理された電圧から減算することによって、決定され得る。
【００２６】
３．  Ｋｕ適応収束時間を低減し、Ｋｕ適応の効率を増加させるために、動的ＤＣオフセット補償と、動的帯域幅と、動的トレーニングとを用いた閉ループＫｕ適応が使用される。
【００２７】
４．  粗同調エンジンが、変調バラクタの利得を推定し、この利得を適応ブロックの初期条件として変換できる。それゆえ、専用較正が使用されたり、されなかったりし得る。
【００２８】
５．  Ｋｕ適応中に、１次受信機、ダイバーシティ受信機、またはフィードバック受信機中の受信機ベースバンドフィルタ（ＲＸ  ＢＢＦ）は、ＡＤＣに送られる信号の信号対雑音比をさらに向上させ、好ましくはＡＤＣ  ＩＮＬ／ＤＮＬ（積分非線形性／微分非線形性）要件を満たすために、時分割複信（ＴＤＤ）または周波数分割複信（ＦＤＤ）モードで前置増幅器として再使用される。ＲＸ  ＢＢＦは、Ｋｕ適応の後に、対応する受信機フロントエンドに接続される。この詳細は、図５に関する以下の説明において与えられる。
【００２９】
６．  Ｋｕ適応中に、ＡＤＣはループフィルタ中の電圧をデジタルコードに変換するために再使用され、デジタルコードはＫｕ適応の入力に送られる。ＡＤＣは、Ｋｕ適応のために使用していないときにＴＤＤまたはＦＤＤモードで他の機能のために解放される。
【００３０】
[0032]  また図３を参照すると、適応ブロック３４およびＬＰＦ２６の詳細が与えられている。適応ブロック３４は、単位利得バッファ（unity-gain buffer）のペア６２と、受信機ベースバンドフィルタ（ＲＸ  ＢＢＦ）６４と、アナログデジタル変換器（ＡＤＣ）６６と、動的ＤＣオフセット補償モジュール６８と、動的トレーニングモジュール７０と、データ符号モジュール７１と、動的帯域幅モジュール７２と、乗算器７４と、アキュムレータ７６（Ｄフリップフロップ７８および加算器８０を含む）と、粗同調（ＣＴ：coarse-tune）エンジン８２と、メモリ８３とを含む。ＬＰＦ２６はパッシブ（抵抗性容量性）Ｒ−Ｃラダーを備える。代替的に、ＬＰＦ２６は、等しい数（量）の極と零とを用いたアクティブフィルタを備え得る。Ｋｕ適応ブロック３４は、ＰＬＬ１２のための入力データの異なる経路の大きさを平衡させるように働く。ＡＤＣ出力はデジタル領域において動的に調整されたＡＤＣ出力のＤＣバイアスを有することができ、リサンプラ２０からのデータは動的トレーニングを有することができ、動的帯域幅調整が乗算器７４に適用され得、これが収束時間を低減し適応ブロック３４の効率を改善することを助ける。
【００３１】
[0033]  送信機１０はアナログＰＬＬ１２を使用して閉ループＫｕ適応(closed-loop Ku adaptation)を与える。閉ループＫｕ適応は、動的帯域幅（ＢＷ）モジュール７２と、動的トレーニングモジュール７０と、乗算器７４と、アキュムレータ７６と、ＣＴエンジン８２と、動的ＤＣオフセット補償モジュールと、ＡＤＣ６６と、ＲＸ  ＢＢＦ６４と、単位利得バッファのペア３６との組合せによって与えられる。ＡＤＣ６６およびＲＸ  ＢＢＦ６４は、閉ループＫｕ適応のためにループフィルタ中の電圧をデジタル情報に変換するために送信機中の他の機能と共有される。
【００３２】
[0034]  入力データが変化するとき、ＰＬＬ１２が妨害され、ＬＰＦ２６中の違うポイントにおける電圧が著しく異なることになる。この差は、送信機１０の高域経路１４中のデータ信号の大きさと低域経路１６中のデータ信号の大きさとを平衡させるためにＫｕ適応ブロック３４によって与えられるＫｕ利得値の変化を誘起する。
【００３３】
[0035]  Ｋｕ適応
[0036]      Ｋｕ適応式
[0037]  適応ブロック３４によって与えられるＫｕ適応は符号付き最小２乗平均（ＬＭＳ：least mean squared）アルゴリズムに基づく。このアルゴリズムでは、誤差が出力において決定され、誤差を許容できるレベルに低減するために初期値から開始する現在のＫｕ利得が変更される。ＡＤＣ６６を飽和させることを回避するために、小信号デルタ電圧が、ＡＤＣ６６に送られる前に、可変利得を用いてＲＸ  ＢＢＦ６４によって増幅される。Ｋｕ適応は以下によってモデル化され得る。
【数１】
2016500956.tif 000003
【００３４】
上式で、γはＫｕ適応ループ（すなわち、適応ブロック３４）の帯域幅を定義する定数であり、μはリサンプラ２０からＫｕ適応ブロック３４への入力データであり、εはＬＰＦ１６からＫｕ適応ブロック３４への複数の入力間の差による誤差である。それゆえ、適応ブロック３４がデータμおよび誤差ε（すなわち、誤差がそれから導出された入力）を入力として受け取り、誤差εを低減するために利得Ｋｕを出力する。
【００３５】
[0038]  Ｋｕ適応ブロック３４は、デジタル信号を使用して離散時間において式（１）を実施する。離散項において、式（１）は以下のように書き直され得る。
【数２】
2016500956.tif 000004
【００３６】
上式で、Ｋｕ［ｎ］はサンプルｎにおける利得値Ｋｕであり、Ｋｕ［ｎ−１］はサンプルｎ−１における利得値Ｋｕであり、μ［ｎ］はサンプルｎにおける入力データであり、ε［ｎ］はサンプルｎにおける誤差であり、γはＫｕ適応ループの帯域幅を定義する定数である。
【００３７】
[0039]  実際のデータ信号μ［ｎ］の代わりに、この信号の符号が使用され得る。これは、利得値Ｋｕのより長い収束時間を生じ得るが、式（２）中の第１の項の近似（例えば、μ［ｎ］のＭＳＢのみを取ることによる）が２つの乗算器の代わりに単一の乗算器を使用して決定されることを可能にすることによって適応ブロック３４のハードウェア複雑さを低減する。この近似を使用して、式（２）は以下になる。
【数３】
2016500956.tif 000005
【００３８】
[0040]    Ｋｕ適応式の実施
[0041]  Ｋｕ適応を実施するために、適応ブロック３４は４つの入力を使用し、１つは動的トレーニングモジュール７０からのデータの符号ｓｇｎ（μ）を表す合成信号であり、１つはＬＰＦ２６からの電圧、Ｖintであり、１つはＬＰＦ２６からの電圧、Ｖtuneであり、１つは動的帯域幅定数γである。これらの入力は、入力データ符号ｓｇｎ（μ）と、式（１）中の誤差εがそれから決定された信号と、γとを与える。
【００３９】
[0042]    データ入力
[0043]  コントローラ１００がＰＬＬ１２へのデータ入力を調節するように構成される。コントローラ１００は、Ｋｕ適応中に動的トレーニングモジュール７０をＰＬＬ１２に接続し、そうでなければリサンプラ２０をＰＬＬ１２に接続することをスイッチ９６（図２）に行わせるように構成される。コントローラ１００は、１つまたは複数の条件、例えばＰＬＬがＧＳＭタイムスロットの開始の前に電源投入されるときに応答し、ＰＬＬ１２を動的トレーニングモジュール７０に接続することをスイッチ９６に行わせる（適宜作動させる）ことによってＫｕ適応を開始させ、モジュール７０がＰＬＬ１２にトレーニング信号を供給できるように構成される。コントローラ１００は、ＰＬＬ１２にリサンプラ２０を接続すること（および、適切であればＰＬＬ１２からモジュール７０を切断すること）をスイッチ９６に行わせる（適宜作動させる）ことで、Ｋｕ適応が完了したこと、例えば誤差信号値が望ましい値に達する（例えばしきい値を下回る）こと、に応答するように構成される。動的トレーニングモジュール７０からの信号は式（３）のためのｓｇｎ（μ）入力をＰＬＬに与え、リサンプラ２０からの信号はデータ入力μをＰＬＬ１２に与える。いずれの場合でも、ＰＬＬ１２に与えられた信号は、利得値Ｋｕが理想的でないならば誤差信号を誘起する。
【００４０】
[0044]    誤差信号決定
[0045]  電圧ＶintおよびＶtuneは、利得Ｋｕを決定するための式（１）において誤差を決定するために使用される。信号ＶtuneおよびＶintは、単位利得バッファ６２およびＲＸ  ＢＢＦ６４を備える前置増幅器によってフィルタ処理され、増幅される。ＡＤＣ７６を飽和させることを回避するために、これら信号間のデルタがこれらのＤＣ成分を除去するように使用される。これら小信号デルタ電圧信号は、ＡＤＣ６６に送られる前に、可変利得を用いてＲＸ  ＢＢＦ６４によって増幅され、フィルタ処理される。これら信号の差、すなわち誤差信号は、この誤差信号の信号対雑音比（ＳＮＲ）を高め、この所望される誤差信号がＰＬＬ１２からの雑音を支配するように、ＲＸ  ＢＢＦ６４によって決定され、増幅され、フィルタ処理される。電圧ＶintおよびＶtuneはＬＰＦ２６の違う極から取り出され、ここではＶintがＬＰＦ２６の零から取り出され、ＶtuneがＬＰＦ２６の最後の極から取り出される。これら電圧は第１の極および最後の極以外の極から取り出され得、例えば、Ｖtuneは第１の極以外の任意の極（すなわち、第２のまたはより高い極の）から取り出される。ここでは、ＬＰＦ２６がマルチオーダーＲ−Ｃラダーを備え、Ｖtune電圧がＬＰＦ  Ｒ−Ｃラダーの最後の極から最もクリーンな電圧を与える。Ｖint電圧およびＶtune電圧はほぼ同じまたは同じＤＣ成分を有し、単位利得バッファ６２を介してＲＸ  ＢＢＦ６４に供給される。単位利得バッファ６２はループフィルタ２６の近くに配置され、Ｋｕ適応が完了した後または全ＴＤＤ送信（ＴＸ）アップリンク時間（ＴＸスロット）中にオンに留まり、ダウンリンク時間（ＲＸスロット）または他のモード中に停止する。
【００４１】
[0046]  誤差信号は、誤差信号の振幅がＡＤＣ６６の検出可能な範囲内に入るようにＲＸ  ＢＢＦ６４によって増幅される。ループフィルタ２６中の信号スイングはサブミリボルト範囲内にある。一例として、ＡＤＣ６６が１１の有効ビット数、１．２Ｖの基準電圧（バンドギャップ電圧が基準として使用される）を有する場合、１．２Ｖのフルスイング入力電圧でのＡＤＣ６６の分解能(resolution)は１．２／２11〜０．６ｍＶである。１０よりも大きいＲＸ  ＢＢＦの利得ファクタを設定することによって、ＡＤＣ６６に送られる最小電圧範囲は１ｍＶよりもはるかに大きく、ＡＤＣ感度要件は緩和され得る。
【００４２】
[0047]  ＶtuneおよびＶintの増幅された差の誤差信号はＡＤＣ６６に入力される。ＡＤＣ６６はＲＸ  ＢＢＦ６４のアナログ出力をデジタル出力信号に変換するように構成される。
【００４３】
[0048]  ＡＤＣ６６からのデジタル出力信号は誤差信号εであり、動的ＤＣオフセット補償モジュール６８に供給される。動的ＤＣオフセット補償モジュール６８から出力された信号は、動的トレーニングモジュール７０によって出力されたｓｇｎ（μ）値またはリサンプラ２０からの入力データμのいずれか、および動的帯域幅モジュール７２によって出力された定数γとの乗算のために乗算器７４に与えられる。乗算器７４は、ｓｇｎ（μ）の値／極性に依存して、誤差信号εの最上位ビット（ＭＳＢ）を変更する（すなわち、０から１にまたは１から０に変更する）か、そのままにすることでｓｇｎ（μ）信号を乗算し、この結果を帯域幅定数γで乗算するように構成される。
【００４４】
[0049]    動的ＤＣオフセット補償、トレーニング、および帯域幅定数
[0050]  上記の特徴３に関して、図３および図４を参照すると、送信機１０は、動的ＤＣオフセット補償、動的帯域幅定数、および動的トレーニングを用いた閉ループＫｕ適応を与えることができる。動的ＤＣオフセット補償モジュール６８、動的トレーニングモジュール７０、および動的ＢＷモジュール７２は、利得Ｋｕが望ましい値へ到達するための時間を低減することを助けるために与えられる。
【００４５】
[0051]    動的ＤＣオフセット補償
[0052]  ＰＬＬ１２がロックを試み始めた後であるが、ＰＬＬ１２が完全に安定になる前のタイミング制約でＫｕ適応が好ましくは開始されるので、誤差信号ε中のＤＣバイアスがＰＬＬ周波数安定化により時間とともに変化する。それゆえ、ＰＬＬ１２がロックを試みる間、Ｋｕ適応は進行中である（およびＫｕ値は安定しつつある）。ＰＬＬ１２が安定しつつある間、ＬＰＦ２６を通る電圧は変化していることになり、電圧Ｖtuneと電圧Ｖintとの間に変化する差を生じる。それゆえ、ＰＬＬ１２が完全に安定されるまで、ＰＬＬ１２が安定するにつれて、時間とともに変化する誤差信号（Ｖtune−Ｖint、またはＶint−Ｖtune）のＤＣ成分があることになる。しかしながら、利得較正では、好ましくは誤差信号のＤＣ成分がなく、アキュムレータ７６の飽和を回避するために誤差信号のＡＣ成分のみが使用される。
【００４６】
[0053]  動的ＤＣオフセット補償モジュール６８は、ＶintとＶtuneとの差がＲＸ  ＢＢＦ６４によって決定された後、残っている誤差信号中の残差ＤＣオフセットを除去するように構成される。それゆえ、ＤＣオフセット補償モジュール６８は、変化する電圧がＬＰＦ２６を通過することによる、誤差信号の変化するＤＣ成分に対応するために、モジュール６８が時間とともに動的に変更する補償量だけ、ＡＤＣ６６からの誤差信号のＤＣ成分を低減するように構成される。動的ＤＣオフセット補償モジュール６８は、ある時間期間にわたってＡＤＣ６６の出力を平均化して、ＤＣオフセットを決定し、対応する補償量をＡＤＣ６６の現在の出力から減算して、ＤＣオフセットを除去するように構成される。図４を参照すると、モジュール６８は、ＰＬＬ１２が所定の量の時間の間に安定したとき、トレーニング制御信号の来たるべき遷移の前の最後のＡＤＣ出力をキャプチャするように構成される。キャプチャされたデータは、次いで、次のＤＣオフセット、ＤＣ１〜ＤＣ４を決定するために、前のキャプチャされたデータとともに平均化される。モジュール６８は、所与の時間期間の間に、最後に決定されたオフセットをＡＤＣ６６の現在の出力から減算することになり、例えば、時間期間ｐ1中にＤＣ0を減算し、期間ｐ2中にＤＣ1を減算する、などである。初期ＤＣオフセットが概略的に推定される。
【００４７】
[0054]    動的トレーニング
[0055]  図４に示されるように、誤差信号εは、トレーニング制御信号の各遷移に起因した時間ｔ0〜ｔ4の各々で開始するスパイクを有する。トレーニング制御信号は理論入力データ信号μの符号および、それゆえ合成ｓｇｎ（μ）を表すバイナリビットストリーム、例えば矩形波である。トレーニング制御信号における遷移は、誤差信号εにおけるスパイクを誘起するＫｕの値の変化を誘起する。これらスパイクは、ＰＬＬ１２が、新しいＫｕ値に適応し、安定し始めることにより該当の時間期間ｐ1〜ｐ5未満の間持続する。実際、時間が進むにつれて、ＶＣＯ利得Ｋｕが正しい高域経路利得に対応する定常状態値に接近することと、それゆえ誤差信号εが０に接近し、ＰＬＬ１２がますます早く安定するにつれて、スパイク大きさは減少し、スパイク持続時間は減少する。スパイク持続時間が減少するにつれて、トレーニング制御信号は、より短い期間を有するように動的に調整され得る。例えば図４に示されるように、トレーニング制御信号は、調整がない場合に時間ｔ3、ｔ4、およびｔ5に起こるであろう遷移が、調整がある場合に時間ｔ’3、ｔ’4、およびｔ’5に起こるように変更され得る。コントローラ１００は、Ｋｕ適応中に、ＰＬＬ１２（図２）に動的トレーニングモジュール７０を接続することと、ＰＬＬ１２にトレーニング信号を供給することと、Ｋｕ適応が実施されていない時間中にＰＬＬ１２からモジュール７０を切断し、ＰＬＬ１２にリサンプラ２０（図２）を接続することとをスイッチ９６（図２）に行わせるように構成される。コントローラ１００は、例えばＰＬＬ１２がＧＳＭタイムスロットの始めに電源投入されたときに、スイッチ９６を作動させるように構成される。
【００４８】
[0056]    動的帯域幅定数
[0057]  動的帯域幅に関して、Ｋｕ適応中に異なる時間に異なる帯域幅定数が使用され得る。式（３）を適用すると、γのより大きい値はγのより低い値と比較してより速いＫｕ適応安定を与えるが、より少ない精度（すなわち、Ｋｕのあまり精密でない終了値）を与えることになり、γのより低い値はより遅いＫｕ適応安定を与えるが、Ｋｕのより精密な終了値を与え、すなわち、高域経路１４と低域経路１６との間のより良い整合を与えることになる。その結果、初期の差を急速に低減するためにＫｕ適応の始まりにおいて大きい帯域幅定数値が好んで使用され、精度を緩やかに改善するために後で小さい帯域幅定数値が好んで使用される。Ｋｕ値が理想値に近づくほど、障害がより速く安定する。このため、Ｋｕ適応の終わりの近くまでトレーニングステップサイズを動的に低減することによって効率が改善され得る。
【００４９】
[0058]  図４を参照すると、Ｋｕ適応の始めに、動的帯域幅モジュール７２はＫｕの粗同調を与えるために比較的高いγの値を生成して与える。時間ｔ0から、γの値は値ＶHに設定される。γの値は、しばらくの間、ここでは、図４に示された例で時間ｔ2に起こる、誤差信号εの値がしきい値を下回るまでこのレベルのままである。この時間に、動的帯域幅モジュール７２はγの値を比較的低い値ＶLに低減する。γの２つの値のみが示されているが、３つ以上の値が使用され得る。さらに、γのある値からγの別の値への遷移が起こる時間は、一定量の時間、または（ここでのように）誤差信号εがしきい値を下回るまでなど、１つまたは複数の基準に基づき得る。
【００５０】
[0059]    Ｋｕを決定するためにデータ、誤差、帯域幅定数を組み合わせること
[0060]  乗算器７４およびアキュムレータ７６は、式（３）において与えられたＫｕ利得計算を実施する。乗算器７４は、式（３）の第１の項（すなわち、積γ・ｓｇｎ（μ［ｎ］）・ε［ｎ］）を生成し、アキュムレータ７６は、この積を前の利得値Ｋｕ［ｎ−１］に加算して、式（３）に示された和を得る。乗算器７４は、適切な場合、ＭＳＢを調整することによって誤差信号εに合成データ符合信号ｓｇｎ（μ）を乗算し、この結果を動的帯域幅定数γで乗算して、式（３）における積を得る。
【００５１】
[0061]  乗算器７４の出力はアキュムレータ７６によって蓄積される。アキュムレータ７６は、アキュムレータ７６の前の出力を遅延させ、これを乗算器７４の現在の出力に加算する。Ｄフリップフロップ７８は、式（３）からの前の利得値、Ｋｕ［ｎ−１］である、加算器８０の出力を遅延させ、この値を加算器８０に供給し、加算器８０は、この値を式（３）からのγ・ｓｇｎ（μ［ｎ］）・ε［ｎ］項である乗算器７４の出力の現在値に加算するように結合されて構成される。この和は、この場合、利得値Ｋｕ［ｎ］の現在値である。
【００５２】
[0062]  現在の利得値Ｋｕ［ｎ］、または単にＫｕは、記憶のためにメモリ８３に与えられる。Ｋｕの最後の記憶された値は、Ｋｕ適応の次の実施において初期利得値Ｋｕとして使用されることになる。
【００５３】
[0063]  粗同調エンジン３０またはアキュムレータ７６の出力が利得Ｋｕとして乗算器３６に供給される。Ｋｕ適応が閉ループであるので、利得Ｋｕの初期条件は粗同調エンジン８２によって与えられる。粗同調（ＣＴ）エンジン８２は、（上述のように容量性領域において経路１４からの周波数と経路１６からの周波数とを加算するために使用される）変調バラクタの利得を推定し、この利得を適応ブロック３４の初期条件として変換でき、ＣＴエンジン８２は次いで無効にされる。適応ブロック３４の初期条件のため以外に、乗算器７４の出力は、アキュムレータ７６を介して乗算器３６に与えられる。乗算器７４、それゆえメモリ８３の出力は、ＤＡＣ３８、アナログＬＰＦ４０、および加算器２８を介して、ＰＬＬ１２のＶＣＯ３０に与えられる。ＶＣＯ出力は、プリスケーラ３２、位相周波数検出器（ＰＦＤ）２２、チャージポンプ（ＣＰ）２４、およびＬＰＦ２６を介して適応ブロック３４に供給されて戻される。それゆえ、適応ブロック３４が閉ループＶＣＯ利得適応を与える。
【００５４】
[0064]  受信機ベースバンドフィルタの例示的な実施形態
[0065]  図５を参照すると、図３に示されたＲＸ  ＢＢＦ６４の例示的な実施形態が２つのステージ１１２、１１４を含む。第１のステージ１１２は、アナログループフィルタへのＲＸ  ＢＢＦ６４中の雑音または他の障害の影響を少なくするために逆方向隔離(reverse isolation)を与えることを助ける２つの単位利得バッファ６２に結合される。ＲＸ  ＢＢＦ６４は、入力信号を増幅し、フィルタ処理するように構成される。
【００５５】
[0066]  ２つのステージ１１２、１１４は、各々、抵抗器の２つのペア、キャパシタの１つのペア、および差動オペアンプとを含む。抵抗器はＤＣ利得を規定し、例えば、第１のステージのＤＣ利得は−（Ｒ2／Ｒ1）である。抵抗器Ｒ2は、それの抵抗が利得を所望の値にプログラムするように設定され得る可変抵抗器である。上述のように、ＲＸ  ＢＢＦ６４の全体的利得は、ＲＸ  ＢＢＦ６４の出力範囲がＡＤＣ６６の最小の検出可能なレベルを上回り、それの飽和レベルよりも低くなるように設定される。この利得はユーザ定義され、ＡＤＣ６６の仕様に基づくワンタイム設定である。ステージ１１２、１１４のキャパシタのキャパシタンス値は、ＲＸ  ＢＢＦ６４の支配極を定義することを助ける。キャパシタＣ1、Ｃ2は、単極低域フィルタを形成して高周波雑音を抑制するためにそれぞれ抵抗器Ｒ2、Ｒ4と結合する。これは、ＡＤＣ６６の入力におけるＳＮＲを改善することを助け得る。
【００５６】
[0067]  また図３を参照すると、コントローラ１００は、ＲＸ  ＢＢＦ６４の第２のステージ１１４をバイパスするようにスイッチ８８を設定できる。コントローラ１００は、ＲＸ  ＢＢＦ６４のステージ１１２、１１４の両方を使用するために、図３に示されるように開いてスイッチ８８を設定する。コントローラ１００は、一端上で図５に示されたＲＸ  ＢＢＦ１オペアンプの出力に接続され、他の該当端上で図５に示されたＲＸ  ＢＢＦ２オペアンプの該当出力に接続されたスイッチ８８を閉じることができる。スイッチ８８を閉じることにより、ＲＸ  ＢＢＦ６４の第２のステージ１１４はバイパスされることになる。
【００５７】
[0068]  ＡＤＣ６６に送られる信号のＳＮＲを増加させ、ＡＤＣ  ＩＮＬ／ＤＮＬ要件を満たすために、ＲＸ  ＢＢＦ６４の異なる利得モードがプログラムされ得る。低利得モードでは、第２のステージの増幅器がバイパスされる。高利得モードでは、増幅器の両方のステージが有効にされる。微同調利得が２ステージ増幅器中で利用可能である。
【００５８】
[0069]  受信機ベースバンドフィルタおよび適応モジュールＡＤＣの再使用
[0070]  上記の特徴５に関して、ＲＸ  ＢＢＦ６４は、Ｋｕ適応モジュール３４の非専用部分であり、受信機が使用しないときは適応ブロック３４のために使用され得る。ＲＸ  ＢＢＦ６４は、それゆえ１つのモジュールがある時間に使用され、別のモジュールによって別の時間に再使用される異なったより大きいモジュール、例えば受信機および適応モジュール３４など、の一部として使用可能な多用途モジュールである。ＲＸ  ＢＢＦ６４は、１次受信機、ダイバーシティ受信機、またはフィードバック受信機のいずれか１つにある複数のブロックを備え、これら受信機のうちのアイドル状態の受信機からのブロックが適応ブロック中の前置増幅器として再使用され得る。１次またはダイバーシティ受信機中のＲＸ  ＢＢＦ６４は非受信時間中に時分割複信（ＴＤＤ）デバイスのために使用され得、あるいは、フィードバック受信機または他のアイドル状態の受信機中のＲＸ  ＢＢＦは別のモジュールが使用しないときに周波数分割複信（ＦＤＤ）デバイスのために再使用され得る。
【００５９】
[0071]  上記の特徴６に関して、ＡＤＣ６６は、Ｋｕ適応モジュール３４の非専用部分であり、Ｋｕ適応のためにいくつかの特徴と適切な分解能とを与える。ＡＤＣ６６は、モデムが較正および他のテスト目的のために送信機の温度、出力電力、および／または他の情報を処理できるように、トランシーバ中のサーミスタ、電力検出器、および他のブロックとのアナログ出力をデジタル出力に変換できる。マルチビットＡＤＣ６６中のビット数は、１．２〜２．２Ｖから構成可能な基準電圧を与えるようにプログラム可能（例えば、８、１０、または、１２ビット）および構成可能である。ＡＤＣ６６は、構成可能なアナログデジタル変換レートを有する。使用される分解能が高いほど、変換レート（すなわち、アナログからデジタルに変換する時間）は低くなる。
【００６０】
[0072]  ＡＤＣ６６は、好ましくは、Ｋｕ適応中にＴＸシンセサイザのために使用されるにすぎず、Ｋｕ適応の後にＴＤＤモードでサーミスタを読み取ること、またはＦＤＤモードでサーミスタと電力検出器とを読み取ることのために解放され得る。ＡＤＣステータスに従ってＴＸシンセサイザとトランシーバの他のモジュールとからの要求を管理するために、アービタ（arbiter）が使用され得る。ＡＤＣアービタの例示的なフローチャートを図６に示す。
【００６１】
[0073]  図３および図６を参照すると、コントローラ１００は、ＲＸ  ＢＢＦ６４およびＡＤＣ６６の用途のアービタとして働くように構成される。コントローラ１００は、図５に示された状態１０２、１０４、１０６、１０８に従ってＲＸ  ＢＢＦ６４およびＡＤＣ６６の用途を調節するように構成される。コントローラ１００は、ＲＸ  ＢＢＦ６４および／またはＡＤＣ６６が、システム２００の複数のデバイスによって独立して使用され得るように、Ｋｕ適応と他のアクティビティとを実施するようにスイッチ８４、８６、９０、９１、９２、９４、９６を制御する。
【００６２】
[0074]  状態１０２において、適応モジュール３４はアイドル状態であり、従ってＶＣＯ利得Ｋｕを決定するために使用されていない。この状態において、コントローラ１００は、Ｋｕ適応が実施されるべきであるかどうかを判定するために１つまたは複数の基準を監視する。アイドル状態にある間、Ｋｕ適応または別のアクティビティを実施したいという要望がない場合、コントローラ１００はアイドル状態１０２のままである。Ｋｕ適応以外のアクティビティに対する条件を検出したことに応答して、例えば、要求、または他のアクティビティの実施が望ましいことを示す１つまたは複数の他の基準に応答して、コントローラ１００は状態１０８に変化する。Ｋｕ適応を開始するための条件を検出したことに応答して、例えば、Ｋｕ適応モジュール３４からの要求、またはＧＳＭタイムスロットの始まりの前などの１つまたは複数の他の基準に応答して、コントローラ１００はＫｕ適応を開始し、コントローラ状態は状態１０４に変化する。
【００６３】
[0075]  状態１０４において、コントローラ１００は、Ｋｕ適応モジュール３４を有効にするようにスイッチ状態を制御する。コントローラ１００は、図３に示されるように閉じてスイッチ８４、９０、９１を設定し（適宜、作動させるかまたはそのままにする）、図３に示されるように開いてスイッチ８６を設定し、図７に関して以下で説明するように、初めにメモリ８３にＣＴエンジン８２を接続し、後にメモリ８３にアキュムレータ７６を接続するように、切替えスイッチ９４を設定する。コントローラ１００はまた、図５に示されたＲＸ  ＢＢＦ６４の両方のステージが使用されるべきである場合、開いてスイッチ８８を設定する。閉じられているスイッチ９０、９１は、ＡＤＣ６６をＫｕ適応モジュール３４中に挿入し、他のアクティビティからＡＤＣ６６を借りる。閉じられているスイッチ８４および開いているスイッチ８６は、ＲＸ  ＢＢＦ６４をＫｕ適応モジュール３４中に挿入し、１次受信機、ダイバーシティ受信機、またはフィードバック受信機など、別のデバイスからＲＸ  ＢＢＦ６４を借りる。状態１０４にある間、Ｋｕ適応は第１の優先度を有する。従って、コントローラ１００は他のオンチップアクティビティ（ＯＣＡ：on-chip activity）要求または決定を無視することになり、それゆえコントローラ１００はこのような要求が受け取られても状態１０４にとどまり、そうでなければコントローラ１００は他の変換が望まれると決定する。但し、要求が受け取られるか、そうでなくＲＸ  ＢＢＦ６４および／またはＡＤＣ６６の別の用途が望まれると決定された場合、コントローラ６４は、実施のためにこのような望まれる用途をキューイングし、Ｋｕ適応が完了すると、この要求を実施することになる。コントローラ１００は、Ｋｕ適応が終了したことに応答して、コントローラ１００が状態を変更し、状態１０４から状態１０６に移動することになるように構成される。
【００６４】
[0076]  状態１０６において、コントローラは、ＲＸ  ＢＢＦ６４および／またはＡＤＣ６６の別の用途が望まれるかどうかを判定し、適宜に状態１０８に移動するかまたは状態１０２に戻る。コントローラ１００が、現在望まれているＲＸ  ＢＢＦ６４および／またはＡＤＣ６６の他の用途がない、例えば、キューイングされた他の用途がないと決定したことに応答し、次いでコントローラ１００はアイドル状態１０２に戻る。コントローラ１００が、現在望まれているＲＸ  ＢＢＦ６４および／またはＡＤＣ６６の別の用途がある、例えば、キューイングされた別の用途があると決定したことに応答し、次いでコントローラ１００は状態を変更し、状態１０８に移動する。
【００６５】
[0077]  状態１０８において、コントローラは、ＲＸ  ＢＢＦ６４および／またはＡＤＣ６６の望まれる用途のための適切なスイッチを設定する。ＡＤＣ６６が別の変換のために使用されるべきである場合、コントローラ１００はスイッチ９０、９１を開く。開かれているスイッチ９０、９１は、Ｋｕ適応モジュール３４からＡＤＣ６６を取り外し、ＡＤＣ６６がそれから借りられた、較正および他のテスト目的のために送信機１０の、温度を読み取ること、電力を出力すること、および／または他の情報を処理することなど、他のアクティビティにＡＤＣ６６を返す。ＲＸ  ＢＢＦ６４が別の動作のために使用されるべきである場合、コントローラ１００はスイッチ８４を開き、スイッチ８６を閉じる。開いているスイッチ８４および閉じられているスイッチ８６は、Ｋｕ適応モジュール３４からＲＸ  ＢＢＦ６４を取り外し、ＲＸ  ＢＢＦ６４がそれから借りられた、１次受信機、ダイバーシティ受信機、またはフィードバック受信機など、デバイスにＲＸ  ＢＢＦ６４を返す。コントローラ１００は、さらに、Ｋｕ適応が望まれるのか別のアクティビティが望まれるのかを決定する。現在のアクティビティの実施が終了した後、別の非Ｋｕ適応アクティビティが望まれる場合、コントローラ１００は、そのアクティビティの実施のために状態１０８のままである。Ｋｕ適応が、状態１０８にある間に任意の時間に望まれることに応答して、コントローラ１００は状態１０４に戻り、何らかの現在実施しているアクティビティを適宜にオーバーライドし、終了する。現在のアクティビティが完了したことと、Ｋｕ適応も他のアクティビティも望まれないこととに応答して、コントローラ１００はアイドル状態１０２に戻る。
【００６６】
[0078]    Ｋｕファクトリ較正
[0079]  上記の特徴４に関して、図２〜図３および図７を参照すると、Ｋｕ適応モジュール３４はＣＴエンジン８２によって与えられる粗同調で始まる。ＣＴエンジン８２は、図３ではＫｕ適応モジュール３４中に示されているが、少なくとも部分的に、ＶＣＯ３０中に物理的にあり得る。
【００６７】
[0080]  送信機１０の使用についてのモデムからの要求に応答し、コントローラ１００はＰＬＬリセット信号上でパルスを与え、メモリ８３にＣＴエンジン８２を接続するように切替えスイッチ９４を設定する。このパルスの立下りエッジにおいて、ＣＴエンジン８２は開始し、図７では、ＣＴリセット信号が、図示のように高状態から低状態に、状態を遷移させるものとして示されている。ＣＴエンジン８２は、近似的に、ＰＬＬ１２がそれにロックすることになる周波数をもつ、信号を出力するようにＶＣＯ３０を誘起するように構成される。
【００６８】
[0081]  Ｋｕ適応モジュール３４が最小２乗平均アルゴリズムを実施するとき、モジュール３４はＫｕのための初期値を使用する。この初期値は、ＶＣＯ３０中の変調バラクタの利得Ｋmodに基づいてＣＴエンジン８２によって供給される。ＣＴエンジン８２は、以下に従って推定される利得Ｋmodを決定する。
【数４】
2016500956.tif 000006
【００６９】
上式で、ｆ1、ｆ2は、それぞれ印加電圧Ｖ1、Ｖ2に応答してＶＣＯ３０によって生成された信号の周波数である。図７に示されたＣＴ期間中に、ＣＴエンジン８２は、ＶＣＯ３０に２つのテスト電圧Ｖ1、Ｖ2を与え、対応する周波数ｆ1、ｆ2を測定する。ＣＴエンジン８２は、図７に示されたＫmod計算時間中に利得Ｋmodを計算する。次いで、ＣＴエンジン８２は、以下に従って推定される初期利得値Ｋｕを計算する。
【数５】
2016500956.tif 000007
【００７０】
上式で、ｆrefは、ＰＦＤに入力される基準周波数（ｆr）であり（図２参照）、Ｋmodは、ＶＣＯ３０中の変調バラクタの推定された利得である。
【００７１】
[0082]  初期Ｋｕ値が決定されると、Ｋｕ適応は始まり得る。ＣＴエンジン８２は、初期Ｋｕ値が決定されたことを示すためにＣＴ完了信号を変更し、ここでは、ＣＴ完了信号を低から高に遷移させる。Ｋｕ適応モジュール３４、特にコントローラ１００は、Ｋｕ適応を始めることによってこの指示に応答できる。
【００７２】
[0083]  Ｋｕファクトリ較正は消去され得る。ファクトリ較正中に、Ｋｕ適応は、各帯域の最低および最高チャネルにおいて数ミリ秒間動作するように設定される。集束されたＫｕは各チャネルごとに記憶され補間される。上記の機構は、粗同調（ＣＴ）エンジン８２からのＫｍｏｄ計算結果によって置き換えられ得る。ＣＴエンジン８２からのＫｍｏｄ計算結果は、各ロッキングの前に初期Ｋｕを推定するために使用され得る。
【００７３】
[0084]    動作
[0085]  図８を参照し、図１〜図３をさらに参照すると、電気通信デバイスからデータを送信するためのプロセス１５０が図示される複数のステージを含む。但し、プロセス１５０は一例にすぎず、限定的なものではない。プロセス１５０は、例えば、ステージを追加、削除、並べ替え、組み合わせ、および／または同時に実施させることによって改変され得る。例えば、以下で説明するステージ１５２および１５４は、以下で説明するステージ１５６の後に行われ得る。
【００７４】
[0086]  ステージ１５２で、プロセス１５０は、ワイヤレス電気通信デバイスの送信機で入力データ信号を受け取ることを含む。ここでは、入力データ信号が、デバイス２００の送信機１０で受け取られる。入力データ信号は、送信機１０の外部のソースからまたは送信機１０の内部のソースから、例えば、ある時間にモデムからおよび別の時間に動的トレーニングモジュール７０から受け取られ得る。
【００７５】
[0087]  ステージ１５４で、プロセス１５０は、送信機１０の第１および第２の部分に入力データ信号の第１および第２の部分を適用することを含む。第１および第２の部分は、第１および第２の出力信号を出力し、これら信号は、同一でない範囲内の周波数を有する。例えば、入力データ信号は高域経路１４および低域経路１６に適用され、高域経路１４は、低域経路１６が信号を出力する周波数範囲よりも高い周波数範囲内の信号を出力する。これら周波数範囲は重複し得るが、同一の広がりをもたず、すなわち、異なる下端および上端を有する。
【００７６】
[0088]  ステージ１５６で、プロセス１５０は、第１の出力信号のための利得値の適応を実施することによってトリガに応答することを含む。送信機１０、例えば、コントローラ１００は、Ｋｕ利得較正を開始することによって、ＧＳＭタイムスロットの始まりの前などのトリガに応答する。利得適応について、図９に関して以下でより十分に説明するが、利得適応は、送信機の第２の部分からの第１の信号が上記デバイスの第２の構成要素によって使用可能な上記デバイスの多用途部分を通るように指示することを含み、上記デバイスの第２の構成要素は送信機以外の上記デバイスの構成要素である。ここでは、第１および第２の信号、Ｖint信号およびＶtune信号が、ＰＬＬ１２からＫｕ適応モジュール３４に向けられ、ＲＸ  ＢＢＦ６４およびＡＤＣ６６は、受信機２１２のうちの少なくとも１つによって使用可能な多用途デバイスである。利得適応は、上記デバイスの多用途部分によって出力された第１の信号を使用して利得値を決定することをさらに含む。利得値は、上述のように誤差信号としてＡＤＣ６６によって出力された差分信号を使用して決定され、誤差信号は、第１および第２の信号、ＶintおよびＶtuneから導出される。以下で図９に関して説明するように、送信機１０の例では、ステージ１５６中の入力データ信号は、動的トレーニングモジュール７０からのトレーニング信号であり、プロセス１５０の他のステージ中の入力データ信号は、リサンプラ２０を介したモデムからのものである。
【００７７】
[0089]  ステージ１５８で、プロセス１５０は、第１の出力信号を生成するために利得値を入力データ信号の第１の部分で乗算することを含む。利得値は、入力データ信号の第１の部分の何らかの処理の前に、またはある量の処理の後に、入力データ信号の第１の部分によって乗算され得る。従って、入力データ信号の第１の部分は、例えば、ＤＡＣ３８による変換の後、ＬＰＦ４０によるフィルタ処理の後など、この信号の様々なステージを指すことがある。
【００７８】
[0090]  ステージ１６０で、プロセス１５０は、送信信号を生成するために第１および第２の出力信号を合成することを含む。ここでは、高域経路１４からＰＬＬ１２を通る信号と低域経路１６からＰＬＬ１２を通る信号が、加算器２８によって合成される。
【００７９】
[0091]  ステージ１６２で、プロセス１５０は、入力データ信号に対応するデータを送信するために送信信号を送信することを含む。送信機１０は、入力データ信号中に含まれているデータを送信するためにアンテナ２１０のうちの少なくとも１つを介して送信信号を送信する。
【００８０】
[0092]  図９を参照し、図１〜図４および図６〜図７をさらに参照すると、利得適応を実施するプロセス１７０が図示される複数のステージを含む。プロセス１７０は、図８に示されたステージ１５６のために使用され得る。但し、プロセス１７０は一例にすぎず、限定的なものではない。プロセス１７０は、例えば、ステージを追加、削除、並べ替え、組み合わせ、同時実施、および／または同時でなく連続的に実施させることによって改変され得る。
【００８１】
[0093]  ステージ１７２で、ＣＴエンジン８２からメモリ８３中に初期Ｋｕ値をロードする。コントローラ１００は、メモリ８３にＣＴエンジン８２を接続するようにスイッチ９４を設定する。このステージは、ＰＬＬ１２を初期化することと、ＣＴエンジン８２をリセットすることと、テスト電圧を与えることと、式（４）に従ってＫmod値を決定することと、式（５）に従って初期Ｋｕ値を決定することとを含む。初期Ｋｕ値がＣＴエンジン８２からメモリ８３中にロードされると、コントローラ１００は、メモリ８３にアキュムレータ７６を接続するようにスイッチ９４を設定する。
【００８２】
[0094]  ステージ１７４で、および好ましくはステージ１７２と同時に、ＡＤＣ６６、ＲＸ  ＢＢＦ６４、およびスイッチ８４、８６、８８、９０、９１、９２、９６を初期化する。コントローラ１００は、まだ閉じられていなければスイッチ８４、９０、９１を閉じ、まだ開いていなければスイッチ８６、８８、９２を開き、乗算器３６、４２に動的トレーニングモジュール７０を接続するようにスイッチ９６を設定する。ＡＤＣ６６およびＲＸ  ＢＢＦ６４は、バイアス電圧およびバイアス電流がセットアップされることによって初期化される。例えば、ＡＤＣ６６のビット数とＲＸ  ＢＢＦ６４の利得／帯域幅とを初期化するためにデジタル制御信号が送られる。
【００８３】
[0095]  ステージ１７６で、利得値Ｋｕが反復される(iterated)べきであるかどうかに関して照会が行われる。コントローラ１００は、所望の条件が満たされたかどうかを判定し、例えば、利得Ｋｕを満足なまたは十分な値に適応させるために予め決定されたしきい値時間よりも長くプロセス１７０が実施されたと決定し、例えば、その結果、誤差信号εは所望の値、例えば、ＶtuneまたはＶintの約３％未満あるいはＶtuneまたはＶintの約１％未満を有する。代替的に、コントローラ１００は、誤差信号が所望の値を有するかどうかを判定する。例えば、所望の値により、送信機１０は、ＧＳＭ要件による位相誤差およびエラーベクトル振幅（ＥＶＭ：error vector magnitude）など、１つまたは複数の性能基準を満たし得る。コントローラ１００が、Ｋｕを反復しないことを決定した場合、プロセス１７０はステージ１８４に進み、コントローラ１００が、Ｋｕを反復することを決定した場合、プロセス１７０はステージ１７８に進む。
【００８４】
[0096]  ステージ１７８で、内部トレーニングデータが閉ループ反復のために使用される。コントローラ１００は、動的トレーニングモジュール７０に、乗算器３６、４２、７４にトレーニング信号を与えることを行わせる。コントローラ１００は、Ｋｕ適応を始めるためにアイドル状態１０２または代替用途状態１０８のいずれかから遷移する。
【００８５】
[0097]  ステージ１８０で、低域フィルタ処理された電圧Ｖtuneと積分電圧Ｖintとが継続的に測定される。これらの電圧は、誤差信号εを決定するために、受信機の借りられた部分、すなわち、ＲＸ  ＢＢＦ６４およびＡＤＣ６６を通される。
【００８６】
[0098]  ステージ１８２で、利得値Ｋｕが誤差信号εを低減するように変更／反復される。誤差信号εのＤＣオフセットは動的に補償され、トレーニング信号は動的に調整され、帯域幅定数γは動的に調整され、誤差信号、トレーニング信号、および帯域幅定数は、式（３）に従って利得値Ｋｕを決定するために乗算され蓄積される。プロセス１７０は次いでステージ１７６に戻る。
【００８７】
[0099]  ステージ１８４で、コントローラ１００は、利得適応モジュール３４からＰＬＬ１２を切断し、送信機１０にモデムデータを接続し、適宜、状態を変更するか、または前の状態並びにＲＸ  ＢＢＦ６４、ＡＤＣ６６、およびスイッチ８６、８８、９０、９１、９２、９６の接続を復元する。Ｋｕ適応が完了すると、コントローラ１００は、乗算器３６、４２にリサンプラ２０を接続するようにスイッチ９６を設定する。コントローラ１００はまた、モジュール３４からＰＬＬ１２、詳細にはＬＰＦ２６を切断するためにスイッチ８４を開く。ＲＸ  ＢＢＦ６４とＡＤＣ６６との代替用途が望まれない場合（図６における状態１０６参照）、スイッチ８８、９０、９１、９２の接続はそのままであり、他の場合、スイッチ８６、８８、９２が閉じられ、スイッチ９０、９１が開くように変更され得る。メモリ８３は、依然として乗算器３６に接続されており、従って、加算器２８に入力される信号を平衡させるために乗算器３６に利得値Ｋｕを供給し続ける。
【００８８】
[00100]    他の考慮事項
[00101]  コンピュータプログラム（プログラム、ソフトウェア、ソフトウェアアプリケーションまたはコードとしても知られる）は、プログラマブルプロセッサのための複数の機械命令を含み、高水準手続き型プログラミング言語および／またはオブジェクト指向プログラミング言語で、ならびに／あるいは、アセンブリ言語／機械語で実現され得る。本明細書で使用する「機械可読媒体」という用語は、機械可読信号として機械命令を収容する非一時的機械可読媒体を含む、プログラマブルプロセッサに機械命令および／またはデータを与えるために使用される、任意の非一時的コンピュータプログラム製品、装置、および／またはデバイス（例えば、磁気ディスク、光ディスク、メモリ、プログラマブル論理デバイス（ＰＬＤ））を指す。
【００８９】
[00102]  メモリは、処理ユニットの内部または処理ユニットの外部に実装され得る。本明細書で使用する「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのいずれかのタイプを指し、メモリの特定のタイプまたはメモリの数、あるいはメモリが記憶される媒体のタイプに限定されるべきではない。
【００９０】
[00103]  ファームウェアおよび／またはソフトウェアで実現される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶され得る。例としては、データ構造で符号化されたコンピュータ可読媒体、およびコンピュータプログラムで符号化されたコンピュータ可読媒体がある。コンピュータ可読媒体は物理的コンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージ、半導体ストレージ、または他のストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができ、本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびＢｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。
【００９１】
[00104]  コンピュータ可読媒体上での記憶に加えて、命令および／またはデータは、通信装置中に含まれる伝送媒体上の信号として与えられ得る。例えば、通信装置は、命令とデータとを示す信号を有するトランシーバを含み得る。命令およびデータは、１つまたは複数の処理ユニットに、特許請求の範囲で概説する機能を実現することを行わせるように構成される。すなわち、通信装置は、開示する機能を行うための情報を示す信号をもつ伝送媒体を含む。初めに、通信装置中に含まれる伝送媒体は、開示する機能を行うための情報の第１の部分を含み得、次に、通信装置中に含まれる伝送媒体は、開示する機能を行うための情報の第２の部分を含み得る。
【００９２】
[00105]  特定の実施形態が本明細書で詳しく開示されたが、これは説明のために例として行われたにすぎず、以下の添付の特許請求の範囲に関して限定するものではない。具体的には、様々な置換、変更、および修正が、特許請求の範囲によって定義される本発明の趣旨および範囲から逸脱することなく行われ得ることが企図される。他の態様、利点、および修正が、以下の特許請求の範囲内に入ると見なされる。提示する特許請求の範囲は、本明細書で開示する実施形態および特徴を表す。他の請求されない実施形態および特徴も企図される。従って、他の実施形態が以下の特許請求の範囲内に入る。
【００９３】
[00106]  さらに、本明細書で使用する「結合される」は、間接的に結合されるかまたは直接的に結合される、を意味し得る。例えば、図２では、ＶＣＯ３０は乗算器３６に結合され、この例では、間接的に結合される。
【００９４】
[00107]  また、信号は、処理の違うステージにおいて同じ名前で呼ばれることがある。従って、例えば、信号は、送信機１０中の違うポイント、例えば、高域経路１４中の違うポイント、低域経路１６中の違うポイント、または利得適応モジュール３４中の違うポイントにおいて、同じ名前で呼ばれることがある。
【図１】
2016500956.tif 000008
【図２】
2016500956.tif 000009
【図３】
2016500956.tif 000010
【図４】
2016500956.tif 000011
【図５】
2016500956.tif 000012
【図６】
2016500956.tif 000013
【図７】
2016500956.tif 000014
【図８】
2016500956.tif 000015
【図９】
2016500956.tif 000016
【国際調査報告】
2016500956.tif 000017
2016500956.tif 000018