(57)【要約】  概して、伸縮自在で屈曲可能なデバイスを含み得る複数のシステムおよび複数の方法が本明細書で議論される。ある例によると、ある方法は、（１）第１エラストマー材料をパネル上に堆積する段階と、（２）トレース材料をエラストマー材料上に積層する段階と、（３）トレース材料を１または複数のトレースおよび１または複数の結合パッドへとパターニングすべくトレース材料を処理する段階と、（４）ダイを１または複数の結合パッドに取り付ける段階と、（５）１または複数のトレース及び１または複数の結合パッドを第１および第２エラストマー材料の中に封止すべく、第２エラストマー材料を、１または複数のトレース、結合パッド及びダイの上及び周りに堆積する段階と、を含み得る。
2016527730.tif 000002
【特許請求の範囲】
【請求項１】
第１エラストマー材料をパネル上に堆積する段階と、
トレース材料を前記第１エラストマー材料上に積層する段階と、
前記トレース材料を１または複数のトレース及び１または複数の結合パッドへとパターニングすべく前記トレース材料を処理する段階と、
ダイを前記１または複数の結合パッドに取り付ける段階と、
前記第１エラストマー材料および第２エラストマー材料の中に前記１または複数のトレース及び前記１または複数の結合パッドを封止すべく、前記第２エラストマー材料を、前記１または複数のトレース、前記１または複数の結合パッド、及び、前記ダイの上及び周りに堆積する段階と
を含む、伸縮自在で屈曲可能な装置を製造する方法。
【請求項２】
前記トレース材料を処理する段階は、約５００ナノメートル未満の厚みを有するトレースを形成すべく前記トレース材料を処理する段階を含む、請求項１に記載の方法。
【請求項３】
前記トレース材料を前記第１エラストマー材料上に積層する前に第１トレース封止材料を前記第１エラストマー材料上に位置付ける段階と、
前記第１トレース封止材料をパターニングすべく前記第１トレース封止材料の複数の部分を選択的に除去する段階と
を更に含む、請求項２に記載の方法。
【請求項４】
第２トレース封止材料を前記１または複数のトレース上に位置付ける段階と、
前記第２トレース封止材料の複数の部分を選択的に除去する段階と
を更に含む請求項３に記載の方法。
【請求項５】
前記パネルから前記第１エラストマー材料を剥離する段階と、
前記第１エラストマー材料を剥離した後に屈曲可能で伸縮自在なデバイスを個片化する段階と
を更に含む請求項１に記載の方法。
【請求項６】
前記トレース材料を処理する段階は、約５００ナノメートルから２５マイクロメートルの間の厚みを有するトレースを形成すべく前記トレース材料を処理する段階を含む、請求項１に記載の方法。
【請求項７】
前記ダイを前記１または複数の結合パッドに取り付ける段階は、厚さ約１０から３００マイクロメートルの間のダイを取り付ける段階を含む、請求項１から６のいずれか一項に記載の方法。
【請求項８】
前記ダイを前記１または複数の結合パッドに取り付ける段階は、前記ダイを前記１または複数の結合パッドにワイヤボンディングする段階を含む、請求項１から６のいずれか一項に記載の方法。
【請求項９】
前記ダイを前記１または複数の結合パッドに取り付ける段階は、前記ダイを１または複数の結合パッドに半田結合する段階を含む、請求項１から６のいずれか一項に記載の方法。
【請求項１０】
犠牲材料をパネル上に堆積する段階と、
トレース材料を前記犠牲材料上に積層する段階と、
前記トレース材料を１または複数のトレースおよび１または複数の結合パッドへとパターニングすべく前記トレース材料を処理する段階と、
第１ダイを前記１または複数の結合パッドの第１側面で前記１または複数の結合パッドに取り付ける段階と、
第１エラストマー材料を前記１または複数のトレース、前記１または複数の結合パッド、及び、前記第１ダイの上及び周りに堆積する段階と、
前記パネルから、前記犠牲材料、前記１または複数のトレース、前記１または複数の結合パッド、前記第１ダイ、及び、前記第１エラストマー材料を剥離する段階と、
前記犠牲材料を除去する段階と、
前記第１エラストマー材料および第２エラストマー材料の中に前記１または複数のトレース及び前記１または複数の結合パッドを封止すべく、前記第２エラストマー材料を、前記１または複数のトレース、前記１または複数の結合パッド、及び、前記第１エラストマー材料の上に堆積する段階と
を含む、伸縮自在で屈曲可能な装置を製造する方法。
【請求項１１】
前記トレース材料を処理する段階は、約５００ナノメートル未満の厚みを有するトレースを形成すべく前記トレース材料を処理する段階を含む、請求項１０に記載の方法。
【請求項１２】
前記トレース材料を前記犠牲材料上に積層する前に第１トレース封止材料を前記犠牲材料上に位置付ける段階と、
前記第１トレース封止材料をパターニングすべく前記第１トレース封止材料の複数の部分を選択的に除去する段階と
を更に含む、請求項１１に記載の方法。
【請求項１３】
第２トレース封止材料を前記１または複数のトレース上に位置付ける段階と、
前記第２トレース封止材料の複数の部分を選択的に除去する段階と
を更に含む、請求項１２に記載の方法。
【請求項１４】
前記第１エラストマー材料を剥離した後に屈曲可能で伸縮自在なデバイスを個片化する段階を更に含む、請求項１０に記載の方法。
【請求項１５】
前記トレース材料を処理する段階は、約５００ナノメートルから２５マイクロメートルの間の厚みを有するトレースを形成すべく前記トレース材料を処理する段階を含む、請求項１０に記載の方法。
【請求項１６】
前記第１ダイを前記１または複数の結合パッドに取り付ける段階は、厚さ約１０から３００マイクロメートルの間のダイを取り付ける段階を含む、請求項１０から１５のいずれか一項に記載の方法。
【請求項１７】
前記第１ダイを前記１または複数の結合パッドに取り付ける段階は、前記第１ダイを前記１または複数の結合パッドにワイヤボンディングする段階を含む、請求項１０から１５のいずれか一項に記載の方法。
【請求項１８】
前記第１ダイを前記１または複数の結合パッドに取り付ける段階は、前記第１ダイを前記１または複数の結合パッドに半田結合する段階を含む、請求項１０から１５のいずれか一項に記載の方法。
【請求項１９】
前記１または複数の結合パッドの前記第１側面の反対の前記１または複数の結合パッドの第２側面で、第２ダイを前記１または複数の結合パッドの結合パッドに取り付ける段階を更に含む、請求項１０から１５のいずれか一項に記載の方法。
【請求項２０】
エラストマー基板と
前記エラストマー基板において封止される複数の蛇行トレースと、
前記エラストマー基板において封止される複数の結合パッドであり、前記複数の結合パッドの複数の結合パッドは前記複数の蛇行トレースの蛇行トレースによって電気的に連結される複数の結合パッドと、
前記エラストマー基板において封止される約１０から３００マイクロメートルの間の厚みを有する屈曲可能な電子ダイと、
前記ダイを前記複数の結合パッドに連結する複数の電気的結合と
を備える装置。
【請求項２１】
前記複数のトレースは、厚さ５００ナノメートル未満であり、
前記エラストマーの弾性係数と前記複数の蛇行トレースの弾性係数との間の弾性係数を有し、前記複数のトレースを機械的に支持する材料を更に備える、請求項２０に記載の装置。
【請求項２２】
前記材料は、前記複数のトレースの２つの両側面に位置付けられる、請求項２１に記載の装置。
【請求項２３】
前記材料は、前記複数のトレースの一側面だけに位置付けられる、請求項２１に記載の装置。
【請求項２４】
前記材料は前記複数のトレースを囲む、請求項２１に記載の装置。
【請求項２５】
前記エラストマーは、ポリジメチルシロキサン（PDMS）を含み、前記複数のトレースは銅を含む、請求項２０から２４のいずれか一項に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
複数の例は概して、屈曲可能で伸縮自在な複数の電子デバイスおよびその複数の製造方法に関する。
【背景技術】
【０００２】
複数の電子デバイスパッケージは一般的に、屈曲させることができない。パッケージをより柔軟にすることによって、電子デバイスを様々なパッケージフォームファクタに統合できる。パッケージをより柔軟にすることによって、パッケージを、より多くの用途に楽に統合すべく、様々な輪郭に適合させることができる。
【図面の簡単な説明】
【０００３】
必ずしも縮尺通りに描写されていない複数の図面において、同様な複数の符号により、異なる複数の観点で類似する複数のコンポーネントを説明し得る。異なる複数の文字接尾辞を有する同様な複数の符号は、類似する複数のコンポーネントの異なる複数の例を表し得る。複数の図面は概して、本明細書で議論される様々な実施形態の例を図示しているが、これらに限定されない。
【図１Ａ】１または複数の実施形態による、導電性相互接続を形成する処理のブロック図を示している。
【図１Ｂ】１または複数の実施形態による、導電性相互接続を形成する処理のブロック図を示している。
【図１Ｃ】１または複数の実施形態による、導電性相互接続を形成する処理のブロック図を示している。
【図１Ｄ】１または複数の実施形態による、導電性相互接続を形成する処理のブロック図を示している。
【図１Ｅ】１または複数の実施形態による、導電性相互接続を形成する処理のブロック図を示している。
【図１Ｆ】１または複数の実施形態による、導電性相互接続を形成する処理のブロック図を示している。
【図１Ｇ】１または複数の実施形態による、導電性相互接続を形成する処理のブロック図を示している。
【図１Ｈ】１または複数の実施形態による、導電性相互接続を形成する処理のブロック図を示している。
【図１Ｉ】１または複数の実施形態による、導電性相互接続を形成する処理のブロック図を示している。
【図１Ｊ】１または複数の実施形態による、導電性相互接続を形成する処理のブロック図を示している。
【図１Ｋ】１または複数の実施形態による、導電性相互接続を形成する処理のブロック図を示している。
【図１Ｌ】１または複数の実施形態による、導電性相互接続を形成する処理のブロック図を示している。
【図２Ａ】１または複数の実施形態による、導電性相互接続を形成する他の処理のブロック図を示している。
【図２Ｂ】１または複数の実施形態による、導電性相互接続を形成する他の処理のブロック図を示している。
【図２Ｃ】１または複数の実施形態による、導電性相互接続を形成する他の処理のブロック図を示している。
【図２Ｄ】１または複数の実施形態による、導電性相互接続を形成する他の処理のブロック図を示している。
【図２Ｅ】１または複数の実施形態による、導電性相互接続を形成する他の処理のブロック図を示している。
【図２Ｆ】１または複数の実施形態による、導電性相互接続を形成する他の処理のブロック図を示している。
【図２Ｇ】１または複数の実施形態による、導電性相互接続を形成する他の処理のブロック図を示している。
【図２Ｈ】１または複数の実施形態による、導電性相互接続を形成する他の処理のブロック図を示している。
【図２Ｉ】１または複数の実施形態による、導電性相互接続を形成する他の処理のブロック図を示している。
【図２Ｊ】１または複数の実施形態による、導電性相互接続を形成する他の処理のブロック図を示している。
【図２Ｋ】１または複数の実施形態による、導電性相互接続を形成する他の処理のブロック図を示している。
【図２Ｌ】１または複数の実施形態による、導電性相互接続を形成する他の処理のブロック図を示している。
【図２Ｍ】１または複数の実施形態による、導電性相互接続を形成する他の処理のブロック図を示している。
【図２Ｎ】１または複数の実施形態による、導電性相互接続を形成する他の処理のブロック図を示している。
【図２Ｏ】１または複数の実施形態による、導電性相互接続を形成する他の処理のブロック図を示している。
【図２Ｐ】１または複数の実施形態による、導電性相互接続を形成する他の処理のブロック図を示している。
【図３Ａ】１または複数の実施形態による、コンポーネントをワイヤボンディングする処理のブロック図を示している。
【図３Ｂ】１または複数の実施形態による、コンポーネントをワイヤボンディングする処理のブロック図を示している。
【図３Ｃ】１または複数の実施形態による、コンポーネントをワイヤボンディングする処理のブロック図を示している。
【図３Ｄ】１または複数の実施形態による、コンポーネントをワイヤボンディングする処理のブロック図を示している。
【図４】１または複数の実施形態による、図３Ｄで「４」をラベリングされた複数の矢印の方向からのデバイスの平面視ブロック図を示している。
【図５Ａ】１または複数の実施形態による、フリップチップコンポーネントを取り付ける又は実装する処理を図示している。
【図５Ｂ】１または複数の実施形態による、フリップチップコンポーネントを取り付ける又は実装する処理を図示している。
【図５Ｃ】１または複数の実施形態による、フリップチップコンポーネントを取り付ける又は実装する処理を図示している。
【図５Ｄ】１または複数の実施形態による、フリップチップコンポーネントを取り付ける又は実装する処理を図示している。
【図６】１または複数の実施形態による、伸縮自在で屈曲可能なデバイスを製造するパネルレベル処理のフロー図を示している。
【図７】１または複数の実施形態による、伸縮自在で屈曲可能なデバイスを製造する他のパネルレベル処理のフロー図を示している。
【図８Ａ】１または複数の実施形態による、コンポーネントをデバイスにＡＣＦ結合またはＡＣＰ結合する処理のブロック図を示している。
【図８Ｂ】１または複数の実施形態による、コンポーネントをデバイスにＡＣＦ結合またはＡＣＰ結合する処理のブロック図を示している。
【図８Ｃ】１または複数の実施形態による、コンポーネントをデバイスにＡＣＦ結合またはＡＣＰ結合する処理のブロック図を示している。
【図９Ａ】１または複数の実施形態による、各々異なる封止をされた導電性トレースのブロック図を示している。
【図９Ｂ】１または複数の実施形態による、各々異なる封止をされた導電性トレースのブロック図を示している。
【図９Ｃ】１または複数の実施形態による、各々異なる封止をされた導電性トレースのブロック図を示している。
【図９Ｄ】１または複数の実施形態による、各々異なる封止をされた導電性トレースのブロック図を示している。
【図１０】コンピュータシステムの例を示している。
【発明を実施するための形態】
【０００４】
本開示における複数の例は概して、伸縮自在で屈曲可能な複数の電子デバイスおよびその複数の製造方法に関する。
【０００５】
例えば屈曲可能なダイの周りに構築できるような、柔軟な（例えば屈曲可能で伸縮自在な）電子回路パッケージによって、新しいウェアラブルな複数のコンピューティングアプリケーションを実現できる。しかしながら、現在の複数の解決策は、複数の屈曲可能なパッケージ、または、複数の伸縮自在な金属相互接続を、分離して別々に含んでいる。
【０００６】
本開示は、１または複数のエラストマー材料に組み込まれる屈曲可能で薄い（例えば３００ミクロン又はそれより薄い）ダイを、その他のものと一緒に検討する。当該ダイは、伸縮自在な相互接続に接続できる。複数のパッケージ（例えば複数のデバイス）は、本明細書で議論されるように、ダイ又は他のコンポーネントを備える伸縮自在で屈曲可能な電子回路パッケージを含み得る。本明細書で議論されるデバイスによって、ウェアラブルな電子システムを提供できる。当該デバイスを、衣類に、または、肌に直接、あるいは、他の曲面に、例えばその面の輪郭に適合させるべく、取り付けることができる。ダイは概して、屈曲不可能であり得る。そのようなダイは、自身の剛性が、自身が組み込まれるシステム全体の柔軟性に殆ど影響しないように寸法付けられ得る。
【０００７】
本明細書で使用されるように、「コンポーネント」という用語は概して、ダイ、または、例えば抵抗器、トランジスタ、インダクタ、コンデンサ、デジタル論理回路、発光素子等のような他の電気アイテム若しくは電子アイテムについて言及する。ダイは、屈曲可能であるべく、３００ミクロン未満（例えば厚さ１００ミクロン未満）であり得る。追加的または代替的に、当該ダイは、自身が組み込まれるシステムの柔軟性に僅かに影響するだけにすべく寸法付け又は形付けられ得る。複数の受動的なタイプのダイ以外のコンポーネント（抵抗器、インダクタ、コンデンサ等）は概して、厚さ１５０ミクロン又はそれより厚く、標準的な厚みは厚さ約２５０、３００又は５００ミクロン又はそれより厚い。複数のセンサコンポーネントは一般的に、厚さ約２００ミクロンから１．５ミリメートルの間である。複数のLED又は複数のレーザダイオード(LD)は一般的に、複数のセンサコンポーネントと略同じ厚みである。複数のコネクタコンポーネント等は一般的に、少なくとも厚さ６００ミクロンであり、複数の超平坦コネクタは一般的に、厚さ約９００ミクロンから約１．５ミリメートルである。
【０００８】
デバイスは、本明細書で議論されるように、封止材料としてポリイミド（PI）を使用する屈曲可能又は伸縮自在なシステムへの既知の解決策で発達できるが、それは単に屈曲可能であって伸縮自在でない、又は、伸縮自在であって屈曲可能でないだけである。本明細書で使用されるように、屈曲可能とは捻転を意味し、伸縮自在とは伸長を意味する。本明細書で議論されるデバイスによって、柔軟なデバイスを得るべく複数のメタルライン内に設計されてポリジメチルシロキサン（PDMS）の中に組み込まれた単純な複数のセンサ（例えば抵抗式温度センサ）と共に複数のメタルラインを含むだけの既存のデバイスに対し、改善を提供できる。なぜならば、本明細書で議論される複数のデバイスにより、例えばダイ（例えば屈曲可能なダイ）を含むことによって、温度検知性能だけよりも、高い機能性を提供することができるからである。また、本明細書で議論される複数の処理は、複数のデバイスの製造可能性を提供すべくスケーラブルである。
【０００９】
本明細書で議論される１または複数のデバイスの利点に、例えば、耐湿性のある又はそこでの何らかの衝撃力を吸収する柔軟な材料の中にコンポーネントを封止すること等による、環境影響（例えばとりわけ、腐食、湿気、酸素、風化、衝撃または他の力）からのコンポーネントの保護を含めることができる。これらの利点を得ることができる一方で、更に、生体適合性デバイスを提供できる。
【００１０】
ウェハレベル及びパネルレベルでのデバイスを製造する処理が本明細書で議論される。複数のより厚いトレース（例えば、約５００ナノから約１０ミクロン、又はそれより厚い）を備えるデバイスを構成する１または複数のウェハレベル処理、および、複数のより薄いトレース（例えば、約１００ナノから約５００ナノ）を備えるデバイスを構成する１または複数のウェハレベル処理が本明細書で議論される。図１Ａから１Ｌは、複数のより厚いトレースを備えるデバイスを製造する１または複数の処理の複数の操作を詳細に説明し、図２Ａから２Ｐは、複数のより薄いトレースを備えるデバイスを製造する１または複数の処理の複数の操作を詳細に説明する。複数のより厚いトレースによって、複数のより薄いトレースに比べて低い抵抗を提供できる。複数のより薄いトレースは、複数のより厚いトレースに比べて高い抵抗を有することができる。複数のトレースを封止剤の上または中に位置付けることによって、複数のより薄いトレースに機械的支持を提供できる。当該封止剤は、トレースの剛性と、デバイスの柔軟な基板（例えばエラストマー）との間の剛性（例えば弾性係数）を含み得る。
【００１１】
ダイ又はコンポーネントの取り付け、又は、第１エラストマー封止の後に、パッケージ構造が基板キャリア（例えばウェハ）からデタッチすることを可能にする剥離方法も本明細書で議論される。
【００１２】
複数のパネルレベル処理フローは、例えばエラストマーとトレース材料との間の弾性係数を有する材料のようなある材料によって個々のトレースを部分的又は完全に封止すること、或いは、全く封止しないことを含む。ダイ又は他のコンポーネントの実装または取り付けの後で、且つ、第１エラストマー封止の後に、本明細書で議論される複数の剥離方法によって複数のパッケージ層をキャリアパネルから剥離できる。
【００１３】
パネルレベル処理とウェハレベル処理との両方が、例えばワイヤボンディング又は半田取り付けを含む、ダイ又は他のコンポーネントを取り付ける少なくとも２つの異なる方法を含み得る。
【００１４】
簡略化を目的として、電気的接続を提供できる他の複数の金属または導電性材料を使用できるけれども、トレース材料には銅が含まれることが推測されるだろう。銅は本質的に「硬い」材料である（例えば、銅の弾性範囲は一般的に０．５％未満の歪み量または伸び量である）。そのような硬い材料から作られた複数のトレースが伸縮自在または屈曲可能になることを可能にすべく、複数のトレースを、例えば伸長または屈曲性能を達成する２次元バネを概して複製するように、「蛇行した」ものとすることができる。他のトレース材料が使用され得、同様の複数の設計が、または、一直線な複数のトレースでさえも、トレース材料の複数の特性に応じて使用され得ることが理解されるであろう。
【００１５】
また、エラストマーとしてポリジメチルシロキサン（PDMS）が示される場所では、Viton（登録商標）、ブチルゴム又はポリウレタンのような他の複数のエラストマー材料を使用できることが理解されるであろう。PDMSは、良好な原型材料であって、考えられ得るエラストマー材料として本明細書で議論される。
【００１６】
本議論は、複数のパネルレベル処理が後に続く、複数のウェハレベル処理の議論で始まる。これから、１または複数の実施形態による複数の装置、システム又は処理の更なる詳細を説明すべく、複数の図面を参照する。
【００１７】
図１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ、１Ｈ、１Ｉ、１Ｊ、１Ｋおよび１Ｌは、１または複数の実施形態による、厚い導電性相互接続を形成する処理を描いている。
【００１８】
図１Ａは、１または複数の実施形態による、基板１０２、当該基板上の酸化物層１０４、及び、当該酸化物層１０４上の蒸着物質１０６（例えば銅）の層を含むデバイス１００Ａのブロック図を示している。蒸着物質１０６によって、基板１０２および酸化物層１０４を剥離するための剥離層を提供できる。蒸着物質１０６は、酸化物層１０４上で堆積され得る。１または複数の実施形態において、基板１０２はシリコンを含み得、酸化物層１０４はシリコン熱酸化物を含み得る。
【００１９】
図１Ｂは、１または複数の実施形態による、蒸着物質１０６上の導電性材料１０８を備えたデバイス１００Ａを含むデバイス１００Ｂを図示している。導電性材料１０８は、銅または他の金属を含み得る。導電性材料１０８によって、そこで電気めっきするためのシード（seed）を提供できる。導電性材料１０８は、相対的に高比重な金属を含み得る。
【００２０】
図１Ｃは、１または複数の実施形態による、導電性材料１０８上の金属層１１０を備えたデバイス１００Ｂを含むデバイス１００Ｃを図示している。金属層１１０は、導電性材料１０８上で電気めっきされ得る。金属層１１０によって、その上に又はそこを覆って位置付けられる複数のアイテムに対し、例えば剥離処理中等における機械的安定性を提供できる。
【００２１】
図１Ｄは、１または複数の実施形態による、その上にエッチング停止層１１２及び接着層１１４を備えたデバイス１００Ｃを含むデバイス１００Ｄを図示している。接着層１１４は、スパッタリングされ得る。接着層１１４は、例えば銅、チタニウム又はクロム等の金属を含み得る。接着層１１４によって、そこへの導電性材料の結合を促す媒体を提供できる。図１Ｅは、１または複数の実施形態による、パターニング材料１１６（例えばフォトレジスト）がその上に位置付けられたデバイス１００Ｄを含むデバイス１００Ｅを図示している。パターニング材料１１６は、デバイスの複数の電気的相互接続の形状および範囲を画定するのに役立ち得る。パターニング材料１１６は、伸長または屈曲できる複数の蛇行相互接続を提供すべくパターニングされ得る。パターニング材料１１６は、それらの間に形成される複数の相互接続より厚いものであり得る。
【００２２】
図１Ｆは、１または複数の実施形態による、導電性材料１１８がパターニング材料１１６の間隙に位置付けられたデバイス１００Ｅを含むデバイス１００Ｆを図示している。導電性材料１１８は、相対的に厚いものであり得る（例えば、厚さ５００ナノより大きい）。図１Ｇは、１または複数の実施形態による、パターニング材料１１６がそこから除去されたデバイス１００Ｆを含むデバイス１００Ｇを図示している。パターニング材料１１６は、灰または溶剤を使用して除去され得る。
【００２３】
図１Ｈは、１または複数の実施形態による、接着層１１４、および、エッチング停止層１１２の一部がそこから除去されたデバイス１００Ｇを含むデバイス１００Ｈを図示している。接着層１１４は、例えばウェットエッチング又はドライエッチング等によって除去され得る。図１Ｉは、１または複数の実施形態による、エラストマー材料１２０がその上に位置付けられたデバイス１００Ｈを含むデバイス１００Ｉを図示している。エラストマー材料１２０は、導電性材料１１８をカバーでき、または、導電性材料１１８を封止するのに役立ち得る。エラストマー材料１２０によって、エラストマー材料１２０の外の環境からの保護を提供できる。エラストマー材料１２０は、屈曲可能で伸縮自在なものであり得る。エラストマー材料１２０は、例えばエラストマー材料により明確な形状を与えるべく、硬化され得る。エラストマー材料１２０は、その中に組み込まれるエラストマー材料１２０の弾性係数未満の弾性係数を有する複数の粒子を含み得る。そのような複数の粒子は、デバイスの中で分散する歪み量に影響を与え得る。１または複数の例において、複数の粒子は、シリカ、又は、エラストマー材料１２０の弾性係数未満の弾性係数を有する他の材料を含み得る。
【００２４】
図１Ｊは、１または複数の実施形態による、基板１０２、及び、酸化物層１０４がそこから除去されたデバイス１００Ｉを含むデバイス１００Ｊを図示している。基板１０２および酸化物層１０４は、例えば酸化物層１０４を水にさらすことによって、例えばデバイス１００Ｉを水に浸すことによって、除去され得る。図１Ｋは、１または複数の実施形態による、蒸着物質１０６、導電性材料１０８および金属層１１０がそこから除去されたデバイス１００Ｊを含むデバイス１００Ｋを図示している。蒸着物質１０６、導電性材料１０８および金属層１１０は、例えばそれらをデバイス１００Ｊからドライエッチング又はウェットエッチングすること等によって除去され得る。
【００２５】
図１Ｌは、１または複数の実施形態による、エラストマー材料１２２がその上に位置付けられたデバイス１００Ｋを含むデバイス１００Ｌを図示している。エラストマー材料１２２は、エラストマー材料１２０と同じ又は異なる材料を含み得る。エラストマー材料１２２およびエラストマー材料１２０は、複数の導電性相互接続（例えば接着層１１４および導電性材料１１８を含む複数のコンダクタ）、または、複数の導電性相互接続に電気的に連結される任意の複数のダイ又はコンポーネントを、完全に又は部分的に封止できる。
【００２６】
図２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ、２Ｆ、２Ｇ、２Ｈ、２Ｉ、２Ｊ、２Ｋ、２Ｌ、２Ｍ、２Ｎ、２Ｏおよび２Ｐは、１または複数の実施形態による、薄い導電性相互接続を形成する処理を描いている。
【００２７】
図２Ａは、１または複数の実施形態による、基板２０２、及び、基板２０２上に位置付けられた剥離層２０４を含むデバイス２００Ａのブロック図を示している。図２Ｂは、１または複数の実施形態による、剥離層２０４上のポリイミド（PI）２０６を備えたデバイス２００Ａを含むデバイス２００Ｂのブロック図を示している。PI２０６はスピンオン(spin on)され得る。PI２０６は硬化され得る。
【００２８】
図２Ｃは、１または複数の実施形態による、接着層２０８およびシード層２１０がその上に位置付けられたデバイス２００Ｂを含むデバイス２００Ｃのブロック図を示している。シード層２１０は、接着層２０８に付着する金属を含み得る。接着層２０８は、例えば銅、チタニウム又はクロム等の金属を含み得る。図２Ｄは、１または複数の実施形態による、導電性材料２１２がシード層２１０上に堆積されたデバイス２００Ｃを含むデバイス２００Ｄのブロック図を示している。導電性材料２１２は、例えばとりわけ、銅、アルミニウム又は金等の金属、あるいは、他の導電性材料を含み得る。
【００２９】
図２Ｅは、１または複数の実施形態による、フォトレジスト２１４が導電性材料２１２上にパターニングされたデバイス２００Ｄを含むデバイス２００Ｅのブロック図を示している。フォトレジスト２１４は、エッチング処理を実行した後に、導電性材料２１２が残ることとなる場所を画定できる。フォトレジスト２１４は、導電性材料２１２のエッチングを実行した後に、蛇行トレースを生成すべくパターニングされ得る。図２Ｆは、１または複数の実施形態による、ドライエッチング又はウェットエッチングが実行された後のデバイス２００Ｅを含むデバイス２００Ｆのブロック図を示している。ウェットエッチング又はドライエッチングによって、フォトレジスト２１４によってカバーされていないシード層２１０または導電性材料２１２の複数の部分を除去できる。
【００３０】
図２Ｇは、１または複数の実施形態による、フォトレジスト２１４がそこから除去されたデバイス２００Ｆを含むデバイス２００Ｇのブロック図を示している。フォトレジスト２１４は、灰ブラストまたは溶剤を使用して除去され得る。図２Ｈは、１または複数の実施形態による、接着層２０８がドライエッチング又はウェットエッチングされたデバイス２００Ｇを含むデバイス２００Ｈのブロック図を示している。エッチングは、接着層２０８をターゲットにして導電性材料２１２またはシード層２１０はターゲットにしない選択的エッチング処理を含み得る。
【００３１】
図２Ｉは、１または複数の実施形態による、他のPI２０６がそこでスピンオンされたデバイス２００Ｈを含むデバイス２００Ｉのブロック図を示している。PI２０６は、導電性材料２１２をカバー（例えば選択的にカバー）すべくスピンオンされ得る。PI２０６は、複数の蛇行トレース（例えば、エッチング後の接着層２０８、シード層２１０および導電性材料２１２を含む複数のトレース）をカバーすべく配置され得る。PI２０６は、トレースの場所に関係なくデバイス２００Ｈの大部分をカバーすべく、非選択的にデバイス２００Ｈでスピンオンされ得る。
【００３２】
図２Ｊは、１または複数の実施形態による、ハードマスク２１４がその上に位置付けられたデバイス２００Ｉを含むデバイス２００Ｊのブロック図を示している。ハードマスク２１４は、複数のPIエッチング処理または材料に耐性があり得る。図２Ｋは、１または複数の実施形態による、フォトレジスト２１６がその上の複数のトレース上で選択的にパターニングされたデバイス２００Ｊを含むデバイス２００Ｋのブロック図を示している。フォトレジスト２１６は、PI２０６上のハードマスク２１４、及び、デバイス２００Ｋのトレース上のハードマスク２１４をハードマスクエッチング処理から保護すべくパターニングされ得る。
【００３３】
図２Ｌは、１または複数の実施形態による、ハードマスクエッチングおよびフォトレジスト除去処理を実行した後のデバイス２００Ｋを含むデバイス２００Ｌのブロック図を示している。ハードマスクエッチング処理によって、フォトレジスト２１６で保護されていないハードマスク２１４を除去できる。フォトレジスト除去処理によって、フォトレジスト２１６をデバイス２００Ｌから除去できる。図２Ｍは、１または複数の実施形態による、PIエッチング処理を実行した後のデバイス２００Ｌを含むデバイス２００Ｍのブロック図を示している。PIエッチング処理によって、ハードマスク２１４で保護されていないPI２０６を除去できる。PI２０６をエッチングすることによって、デバイスの屈曲性または伸縮性を改善できる。これは幾分か、PIの弾性係数がエラストマー材料の弾性係数より大きいことに起因する。
【００３４】
図２Ｎは、１または複数の実施形態による、ハードマスク２１４がそこから除去されたデバイス２００Ｍを含むデバイス２００Ｎのブロック図を示している。ハードマスク２１４は、選択的ドライエッチング又はウェットエッチング処理を使用して除去され得る。図２Ｏは、１または複数の実施形態による、その上にエラストマー材料２１８を備えたデバイス２００Ｎを含むデバイス２００Ｏのブロック図を示している。エラストマー材料２１８によって、その中で少なくとも部分的に位置付けられるトレースに対して屈曲可能で伸縮自在な媒体を提供できる。エラストマー材料２１８によって、デバイス２００Ｏのコンポーネントに対し、エラストマー材料２１８の外の環境からの保護を幾らか提供できる。
【００３５】
図２Ｐは、１または複数の実施形態による、基板２０２および剥離層２０４がそこから除去され、並びに、他のエラストマー材料２２０がその上に位置付けられたデバイス２００Ｏを含むデバイス２００Ｐのブロック図を示している。エラストマー材料２２０は、エラストマー材料２１８と同じ又は異なるエラストマー材料であり得る。エラストマー材料２２０およびエラストマー材料２１８によって、デバイスのトレースを封止（例えば完全に封止）できる。
【００３６】
本開示は、柔軟なデバイス（例えば屈曲可能で伸縮自在なデバイス）における複数のメタルラインの成形および剥離に対する、複数の処理フローを示す。厚い導電性材料は、より低い線抵抗、及び、より少ない処理ステップに有利であり得る。薄い導電性材料は、例えば導電性材料がクラック又はブレークすることを防止するのに役立つべく、PIの機械的支持を含み得る。１または複数の実施形態において、PIは複数のトレースだけを（例えば少なくとも部分的に）囲み、これによって、デバイスを柔軟なままにできる。
【００３７】
図３Ａ、３Ｂ、３Ｃおよび３Ｄは、１または複数実施形態による、コンポーネントをデバイスにワイヤボンディングする処理の複数のブロック図を示している。図３Ａは、１または複数の実施形態による、基板３０２、剥離層３０４、１または複数のワイヤボンド取り付けパッド３０６、又は、１または複数のトレース３０８を含むデバイス３００Ａのブロック図を示している。複数のトレース３０８は、例えば、図１Ａから１Ｌ、または、図２Ａから２Ｐの各々に関して説明される複数の処理を使用して生成できる、複数の厚い又は薄いトレースであり得る。複数のトレース３０８は、例えば図９Ａ、９Ｂ、９Ｃまたは９Ｄで示されるように、PIによって、１側面を封止され得、または、２側面を封止され得、或いは、完全に封止され得、もしくは、PIによって全く封止されないものであり得る。
【００３８】
図３Ｂは、１または複数の実施形態による、コンポーネント３１４がワイヤ３１０によって１または複数の結合取り付けパッド３０６にワイヤボンディングされたデバイス３００Ａを含むデバイス３００Ｂのブロック図を示している。コンポーネント３１４は、その上に位置付けされる１または複数の結合パッド３１２を含み得る。ワイヤ３１０は、結合取り付けパッド３０６および結合パッド３１２に半田付けされ得、そうでなければ、それらに電気的機械的に結合され得る。コンポーネント３１４は、例えばとりわけ、抵抗器、インダクタ、コンデンサ、トランスフォーマ、磁気デバイス、トランスデューサ、センサ、アンテナ又は検出器等の受動的電気コンポーネント、或いは、例えばとりわけ、トランジスタ、発振器、ダイオード、集積回路（IC）（例えばダイ）、光電子装置、電源等の能動的電気コンポーネントを含み得る。コンポーネントは、例えばとりわけ、端末装置、コネクタ、ケーブルアセンブリ、圧電素子、水晶振動子、共振器、スイッチ、ヒートシンク、又は、ファン等の電気機械的コンポーネントを含み得る。
【００３９】
図３Ｃは、１または複数の実施形態による、エラストマー材料３１６がその上に堆積されたデバイス３００Ｂを含むデバイス３００Ｃのブロック図を示している。エラストマー材料３１６は、デバイス３００Ｃの複数のアイテムの上または周りに位置付けられ得る。図３Ｄは、１または複数の実施形態による、基板３０２および剥離層３０４がそこから除去され、並びに、エラストマー材料３１８がその上に位置付けられたデバイス３００Ｃを含むデバイス３００Ｄのブロック図を示している。エラストマー材料３１６は、エラストマー材料３１８と同じ又は異なり得る。ワイヤボンディングされたワイヤは、実質的に正味の変化を有さないエラストマー材料と共に、デバイスの弾性係数で伸長および屈曲できる。
【００４０】
図４は、１または複数の実施形態による、図３Ｄで「４」をラベリングされた複数の矢印の方向からのデバイス３００Ｄの平面視ブロック図を示している。
【００４１】
図５Ａ、５Ｂ、５Ｃおよび５Ｄは、１または複数の実施形態による、フリップチップコンポーネントをデバイスに半田結合する処理の複数のブロック図を示している。図５Ａは、１または複数の実施形態による、基板５０２、剥離層５０４、１または複数のフリップチップ取り付けパッド５０６、又は、１または複数のトレース５０８を含むデバイス５００Ａのブロック図を示している。複数のトレース５０８は、例えば図１Ａから１Ｌ、又は、図２Ａから２Ｐの各々に関して説明される複数の処理を使用して生成できる複数の厚い又は薄いトレースであり得る。半田ボール５１０は、コンポーネントを取り付けパッド５０６に半田付けすることを可能にすべく、取り付けパッド５０６上に位置付けられ得る。複数のトレース５０８は、例えば図９Ａ、９Ｂ、９Ｃまたは９Ｄで示されるように、PIによって、１側面を封止され得、または、２側面を封止され得、或いは、完全に封止され得、もしくは、PIによって全く封止されないものであり得る。
【００４２】
図５Ｂは、１または複数の実施形態による、コンポーネント５１４が半田ボール５１０を介して複数の取り付けパッド５０６の１または複数に半田付けされたデバイス５００Ａを含むデバイス５００Ｂのブロック図を示している。コンポーネント５１４は、その上に位置付けられる１または複数の結合パッド５１２を含み得る。コンポーネント５１４は、コンポーネント３１４と同様であり得る。コンポーネント５１４（又は３１４）は、屈曲可能であるべく薄いものであり得（例えば厚さ１００ミクロン未満）、又は、デバイス５００Ａの全体的な柔軟性に重大な影響を与えないように寸法付けられ得、または、形付けられ得る。ダイの厚みが減少すると、クラックする前に達成できる曲げ半径が低減される。ダイは、シリコン又は他の半導体を含み得る。ダイは、上に絶縁体および相互接続スタックを含み得る。ダイの裏面は、例えば屈曲する間のダイの構造保全を高めるべく、金属（例えば銅）でコーティングされ得る。
【００４３】
図５Ｃは、１または複数の実施形態による、エラストマー材料５１６がその上に堆積されたデバイス５００Ｂを含むデバイス５００Ｃのブロック図を示している。エラストマー材料５１６は、デバイス５００Ｃの複数のアイテムの上または周りに位置付けられ得る。図５Ｄは、１または複数の実施形態による、基板５０２および剥離層５０４がそこから除去され、並びに、エラストマー材料５１８がその上に位置付けられたデバイス５００Ｃを含むデバイス５００Ｄのブロック図を示している。エラストマー材料５１６は、エラストマー材料５１８と同じ又は異なる材料であり得る。
【００４４】
図６は、１または複数の実施形態による、複数のパネルレベル処理のフロー図を示している。図示される処理６００は、操作６０２でエラストマーを堆積する段階と、操作６０４でトレース材料を積層する段階と、操作６０６で金属箔タイプを判断する段階と、操作６０８でトレースリソグラフィを実行する段階と、操作６１０で金属箔のタイプに応じて上部封止を実行できる段階、操作６１０、６１２又は６１４でトレースエッチングを実行できる段階、又は、操作６１０又は６１４で下部封止エッチングを実行できる段階と、操作６１６でコンポーネントを取り付けできる段階と、操作６１８でエラストマーを堆積できる段階と、操作６２０でウェハをパネルから剥離できる段階と、操作６２２でパッケージを個片化および仕上げできる段階とを含む。
【００４５】
操作６０２で、エラストマーが、基板上、または、基板上の剥離層上に堆積され得る。トレース材料が、操作６０４で、エラストマー材料上に積層され得る。金属箔タイプは、例えばトレースが自身の上に、下に、周囲にPIを含む、又は、自身の周りにPIを含まないかどうかであって、６０６で決定され得る。６０６での操作は、厚いトレースを使用するか、薄いトレースを使用するか、を判断する段階を含み得る。図９Ａで示されるトレースを含むある実施形態において、トレースエッチングが、トレース材料をパターニングすべく実行され得る。図９Ｂ又は９Ｄで示されるトレースを含むある実施形態において、PIが、トレース積層の前に堆積またはエッチングされ得る。図９Ｃ又は９Ｄで示されるトレースを含むある実施形態において、PIが、トレースを覆って堆積されて選択的にエッチングされ得る。
【００４６】
操作６１６でのコンポーネント取り付けは、例えば図３Ａから３Ｄで示されるワイヤボンディング、例えば図５Ａから５Ｄで示されるフリップチップ取り付け、又は、図８Ａから８Ｃで示されるＡＦＣ又はＡＣＰ取り付けを含み得る。操作６１８で、エラストマーの他の層が、例えばパネルのコンポーネント又はトレースを覆って又はそれらの周りに堆積され得る。６２０での操作はキャリアパネルのエラストマーを剥ぐ段階を含み得る。６２０での操作は、化学的または光学的にエラストマーをパネルから剥離する段階を含む。操作６２２でのパッケージ個片化は、パッケージをパネルからレーザ切断またはのこぎり切断する段階を含み得る。
【００４７】
図７は、１または複数の実施形態による、パネルレベルデバイス製造処理のフロー図を示している。図示される処理７００は、操作７０２で犠牲材料を堆積する段階と、操作７０４でトレース材料を積層する段階と、操作７０６で金属箔タイプを判断する段階と、操作７０８でトレースリソグラフィを実行する段階と、操作７０６で決定された金属箔タイプに応じて操作７１０で上部封止を実行できる段階、操作７１０、７１２又は７１４でトレースエッチングを実行できる段階、又は、操作７１０又は７１４で下部封止エッチングを実行できる段階と、操作７１６でコンポーネントを取り付けできる段階と、操作７１８でエラストマーを堆積できる段階と、操作７２０でウェハをパネルから剥離できる段階と、操作７２２でコンポーネントをデバイスの裏面に取り付けできる段階と、操作７２４で他のエラストマーを堆積できる段階と、操作７２６でパッケージを個片化および仕上げできる段階とを含む。
【００４８】
操作７０２で、犠牲材料がキャリアパネル上の剥離層上に位置付けられ得る。操作７０４で、トレース材料が、犠牲材料上に積層され得る。金属箔タイプは、例えばトレースが自身の上に、下に、周囲にPIを含む、又は、自身の周りにPIを含まないかどうかであって、操作７０６で決定され得る。７０６での操作は、厚いトレースを使用するか、薄いトレースを使用するか、を判断する段階を含み得る。図９Ａで示されるトレースを含むある実施形態において、トレースエッチングが、トレース材料をパターニングすべく実行され得る。図９Ｂ又は９Ｄで示されるトレースを含むある実施形態において、PIが、トレース積層の前に堆積またはエッチングされ得る。図９Ｃ又は９Ｄで示されるトレースを含むある実施形態において、PIが、トレースを覆って堆積されて選択的にエッチングされ得る。
【００４９】
操作７１６でのコンポーネント取り付けは、例えば図３Ａから３Ｄで示されるワイヤボンディング、例えば図５Ａから５Ｄで示されるフリップチップ取り付け、又は、図８Ａから８Ｃで示されるＡＦＣ又はＡＣＰ取り付けを含み得る。操作７１８で、エラストマーの層が、例えばパネルのコンポーネント又はトレースを覆って又はそれらの周りに堆積され得る。処理７００は、ウェハをパネルから剥離した後に犠牲材料を除去する段階を含む。
【００５０】
７２０での操作は、剥離剤として犠牲材料を使用する段階、又は、剥離剤上に犠牲材料を配置する段階を含み得る。剥離剤は、パネルとエラストマーとの間における良好な接着を許容され得る。しかしながら、ある一定の温度で（熱剥離の場合）、又は、ある一定の光照射で（例えば光学剥離における紫外線）、剥離剤の複数の接着特性を低減させることができ、剥離剤上のエラストマー又は犠牲材料をパネルから除去できる。もし光学剥離が使用されるならば、パネルは、そこを通過する剥離光に対して透明であり得る（例えば、パネルは、数ある材料の中でも、ガラス又は透明ポリマーを含み得る）。
【００５１】
７２２での操作は、犠牲材料に接続されたデバイスの一側面にコンポーネントを取り付ける段階を含み得る。デバイスの当該側面は、操作７１６でコンポーネントが取り付けられた側面の反対であり得る。７２４での操作は、操作７１８で堆積されたエラストマーと同じ又は異なるエラストマーを堆積する段階を含み得る。操作７２６でのパッケージ個片化は、パッケージをパネルからレーザ切断またはのこぎり切断する段階を含み得る。
【００５２】
図８Ａは、１または複数の実施形態による、基板キャリア８０２（例えばパネル又はウェハキャリア）、剥離層８０４、１または複数の電気的相互接続８０６、及び、その上に位置付けられる導電性接着材料８０８を含み得るデバイス８００Ａのブロック図を示している。導電性接着材料８０８は、ＡＣＦ又はＡＣＰ、或いは、他の液体導電性材料を含み得る。図８Ｂは、図８Ａで「８Ｂ」とラベリングされた複数の矢印によって示される視点からデバイス８００Ａを示している。図８Ｃは、コンポーネント８１０が導電性接着材料８０８に取り付けられた後のデバイス８００Ａを示している。コンポーネント８１０は、導電性接着材料８０８上に位置付けられ得、導電性接着材料８０８は、その材料を固化してそこにコンポーネント８１０を取り付けるべく硬化され得る。
【００５３】
図９Ａ、９Ｂ、９Ｃおよび９Ｄは、１または複数の実施形態による、例えば図３Ａから３Ｄ、４、５Ａから５Ｄ、又は、８Ａから８Ｃで示されるトレースの一部の複数の平坦な断面図を示している。図９Ａは、封止を含まないトレース９００Ａのブロック図を示している。トレース９００Ａは、導電性材料９０２を含み得る。図９Ｂは、導電性材料９０２の上面に封止剤９０４を備えるトレース９００Ｂのブロック図を示している。図９Ｃは、導電性材料９０２の底面に封止剤９０４を備えるトレース９００Ｃのブロック図を示している。図９Ｄは、導電性材料９０２の上面および底面に封止剤９０４を備えるトレース９００Ｄのブロック図を示している。トレースは、トレース全体、又は、トレースの複数の部分だけを囲む封止剤を含み得る。使用される封止剤の量を削減することによって、トレースを含むデバイスの弾性係数を増加させることができる。封止剤は、とりわけ、PI、ポリエチレンテレフタラート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、又は、ポリオレフィン（ＰＯ）を含み得る。
【００５４】
本明細書で使用されるように、絶縁層またはフォトレジストに対して使用される「堆積」又は「積層」という用語は、様々な方法を意味し得る。一般的なパネルレベル処理は、ドライフィルムラミネーションを含み得る。代替的に、スリットコーティング、ジェットプリンティング（ジェッティング）又は他の方法が使用され得る。本明細書で使用されるように、金属に対する「堆積」又は「積層」という用語は、様々な方法を含み得る。複数の処理は、金属箔積層、スパッタリング、又は、化学的気相成長法（ＣＶＤ）を含み得る。金属は、例えばサードパーティからのめっき金属を使用することによって、又は、めっき処理を金属に適用することによって、めっきされ得る。
【００５５】
本明細書で使用されるように、「金属箔」という用語は、露出金属シート、少なくとも一側面を接着剤でコーティングされた金属、または、金属のシートと金属の少なくとも一側面にある絶縁材料とを含む複合材料を含み得る。本明細書で使用されるように、「エッチング」という用語は、複数のパッケージトレースを生成するエッチング方法について言及する。ウェットケミカル処理又はドライエッチング処理が使用され得る。
【００５６】
本明細書で使用されるように、「コンポーネント取り付け」という用語は、複数の受動的または能動的コンポーネントを複数のパッケージトレースに取り付けることについて言及する。複数の例示的コンポーネント取り付け方法は、鉛フリー半田（例えばSnIn, SnBi, SAC305, SnAg, SAC405, SnCu）での半田付けと、異方性導電膜（ＡＣＦ）、異方性導体ペースト（ＡＣＰ）、又は、接着性および電気的接続性を許容する複数の導電性有機材料を使用する取り付けと、ワイヤボンディングとを含む。各コンポーネント取り付け処理は、コンポーネント取り付けを可能とすべく追加された処理を含み得る。
【００５７】
本明細書で使用されるように、「ダイ実装／取り付け」という用語は、シリコン、又は、例えばとりわけ、メモリ、マルチチップユニット（ＭＣＵ）、中央処理装置（ＣＰＵ）又は無線デバイス（ラジオ）等の他の複数の半導体ダイの取り付けについて言及する。複数の取り付け方法は、ＡＣＦによる取り付け（もし複数のＡＣＦ接合箇所の抵抗がその使用を許容するのであれば）、「コンポーネント取り付け」処理に対して説明される複数の半田材料を使用した半田付け、又は、ワイヤボンディングを含み得る。
【００５８】
もし受動的または能動的コンポーネントが半田を有さないのであれば、パッケージ製造処理は、例えば図５Ａで示される複数の半田バンプでパッケージを形成する半田バンプサブフローを含み得る。既知のパッケージ半田バンプフローが使用され得る。もし受動的または能動的コンポーネントが半田を含むのであれば、半田バンプは必要とされないかもしれない。受動的または能動的コンポーネントは、パッケージに半田付けされ得る。例えば図５Ｂで示されるように、Ｃ４リフロー（C4-reflow）または熱圧着ボンディング（ＴＣＢ）による半田付けが使用され得る。
【００５９】
トレースで使用される材料に応じて、トレースのワイヤボンディング領域（例えばトレースに連結されたワイヤボンドパッド）を、トレース金属と異なる金属でカバーすることは有益であり得る。信頼できるワイヤボンドを生成することを可能にすべく、ワイヤボンドパッド上で表面仕上げを生成する処理が使用され得る。そのような処理は、ワイヤボンドパッド精細リソグラフィと、スパッタリング又はめっきすることであり得る（けれど、これらに限定されない）金属堆積とを含み得る。リソグラフィからのフォトレジストは、例えば図３Ａで示されるように除去され得る。受動的または能動的コンポーネントは、例えば図３Ｂで示されるようにパッケージにワイヤボンディングされ得る。
【００６０】
ＡＣＦ処理を使用して、受動的または能動的コンポーネント、又は、パッケージ上の取り付け領域が積層され得る。ＡＣＰ処理を使用して、例えば図８Ａおよび図８Ｂで示されるように、液体ペーストが、必要とされる場所に噴出され得る。受動的または能動的コンポーネントは、複数のＡＣＰ領域上に圧縮され得、複数の領域は、例えば図８Ｃで示されるように決まった場所にコンポーネントを固定すべく硬化され得る。
【００６１】
複数の異なる取り付け方法の複数の組み合わせは、パネル又はウェハレベル製造処理で使用され得る。
【００６２】
「エラストマー」という用語は、例えばPDMS、ブチルゴム、Viton（登録商標）、ＬＥＴ７、ポリウレタン、高伸度PI、又は、高伸度ポリエチレンテレフタラート（ＰＥＴ）等の複数の材料について言及する。犠牲材料は、エラストマーから除去できる、例えばとりわけ、PI、ＰＥＴまたはrevalpha等の材料を含み得る。剥離剤は、実施される剥離処理に応じて、産業上で入手可能な複数の剥離剤から選択され得る。なお、エラストマーとして本明細書で参照される複数の材料は、例えばPI等の屈曲可能な絶縁材料を含み得る。PIは、屈曲可能であって、概して伸縮自在ではない。
【００６３】
図１０は、本明細書で議論されるデバイスを少なくとも部分的に含み得る、又は、当該デバイス上に少なくとも部分的に実装され得る、例示的コンピュータシステム１０００機械を図示するブロック図である。コンピュータシステム１０００は、コンピューティングデバイスであり得る。ある例において、機械は、スタンドアローンデバイスとして動作し得、他の複数の機械に（例えば携帯電話ネットワークを介して）接続され得る。あるネットワーク化された配備において、機械は、サーバクライアントネットワーク環境においてサーバ機械又はクライアント機械のいずれかの性能で動作し得、又は、複数のピアツーピア（または分散）ネットワーク環境においてピア機械として作用し得る。更に、単一の機械が図示される一方で、「機械」という用語はまた、本明細書で議論される複数の方法論の任意の１または複数を実行する複数の命令の１セット（又は複数のセット）を個々に又は共同で実行する複数の機械の任意のコレクションを含むべく用いられるだろう。
【００６４】
例示的コンピュータシステム１０００は、プロセッサ１００２（例えば中央処理装置（ＣＰＵ）、グラフィック処理ユニット（ＧＰＵ）、又はその両方）、メインメモリ１００４、及び、スタティックメモリ１００６を含み得、それらは相互接続１００８（例えばリンク、バス等）を介して互いに通信する。コンピュータシステム１０００は更に、ビデオディスプレイユニット１０１０、英数字入力デバイス１０１２（例えばキーボード）、及び、ユーザインターフェース（ＵＩ）ナビゲーションデバイス１０１４（例えばマウス）を含み得る。ある例において、ビデオディスプレイユニット１０１０、入力デバイス１０１２およびＵＩナビゲーションデバイス１０１４は、タッチスクリーンディスプレイである。コンピュータシステム１０００は、ストレージデバイス１０１６（例えばドライブユニット）、信号生成デバイス１０１８（例えばスピーカ）、出力コントローラ１０３２、電力管理コントローラ１０３４、ネットワークインターフェースデバイス１０２０（１または複数のアンテナ１０３０、トランシーバ、又は、他のワイヤレス通信ハードウェアを含み得、又は、これらと操作可能に通信し得る）、及び、例えばＧＰＳセンサ、コンパス、位置センサ、加速度計または他のセンサ等の１または複数のセンサ１０２８を追加的に含み得る。複数のアンテナ１０３０は、ネットワーク１０２６に連結され得る。システム１０００の任意の複数のアイテムは、本明細書で議論されるパネル上に構築された基板を含み得る。
【００６５】
複数の例および注記
【００６６】
本主題は、幾つかの例によって説明され得る。
【００６７】
例１は、例えば、（１）第１エラストマー材料をパネル上に堆積すること、（２）トレース材料をエラストマー材料上に積層すること、（３）トレース材料を１または複数のトレースおよび１または複数の結合パッドへとパターニングすべくトレース材料を処理すること、（４）ダイを１または複数の結合パッドに取り付けること、又は、（５）１または複数のトレースおよび１または複数の結合パッドを第１および第２エラストマー材料の中に封止すべく、第２エラストマー材料を１または複数のトレース、結合パッド及びダイの上及び周りに堆積すること、を含み得又は使用し得る等、（例えば、装置、方法、複数の作用を実行する手段、又は、デバイスによって実行された場合にデバイスに複数の作用を実行させ得る複数の命令を含むデバイス可読メモリ等の）主題を含み得又は使用し得る。
【００６８】
例２は、トレース材料を処理することが、約５００ナノ未満の厚みを有するトレースを形成すべくトレース材料を処理することを含む、ということを含む又は使用する例１の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００６９】
例３は、トレース材料を第１エラストマー材料上に積層する前に第１トレース封止材料を第１エラストマー材料上に位置付けること、又は、第１トレース封止材料をパターニングすべく第１トレース封止材料の複数の部分を選択的に除去することを含む又は使用する例２の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００７０】
例４は、第２トレース封止材料を１または複数のトレース上に位置付けること、又は、第２トレース封止材料の複数の部分を選択的に除去することを含む又は使用する例３の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００７１】
例５は、パネルから第１エラストマー材料を剥離すること、又は、第１エラストマー材料を剥離した後に屈曲可能で伸縮自在なデバイスを個片化することを含む又は使用する例１から４の少なくとも１つの主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００７２】
例６は、トレース材料を処理することが、約５００ナノから２５ミクロンの間の厚みを有するトレースを形成すべくトレース材料を処理すること含む、ということを含む又は使用する例１又は例５の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００７３】
例７は、コンポーネントを１または複数の結合パッドに取り付けることが、厚さ約１０から３００ミクロンの間であるダイを取り付けることを含む、ということを含む又は使用する例１から６の少なくとも１つの主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００７４】
例８は、ダイを１または複数の結合パッドに取り付けることが、ダイを１または複数の結合パッドにワイヤボンディングすることを含む、ということを含む又は使用する例１から７の少なくとも１つの主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００７５】
例９は、ダイを１または複数の結合パッドに取り付けることが、ダイを１または複数の結合パッドに半田結合することを含む、ということを含む又は使用する例１から７の少なくとも１つの主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００７６】
例１０は、例えば、（１）犠牲材料をパネル上に堆積すること、（２）トレース材料を犠牲材料上に積層すること、（３）トレース材料を１または複数のトレースおよび１または複数の結合パッドへとパターニングすべくトレース材料を処理すること、（４）第１ダイを、１または複数の結合パッドの第１側面で１または複数の結合パッドに取り付けること、（５）第１エラストマー材料を、１または複数のトレース、１または複数の結合パッド、及び、第１ダイの上及び周りに堆積すること、（６）パネルから、犠牲材料、１または複数のトレース、１または複数の結合パッド、第１ダイ、及び、第１エラストマー材料を剥離すること、（７）犠牲材料を除去すること、又は、（８）第１および第２エラストマー材料の中で１または複数のトレース及び１または複数の結合パッドを封止すべく、第２エラストマー材料を、１または複数のトレース、１または複数の結合パッド、及び、第１エラストマー材料の上に堆積すること、を含み得又は使用し得る等、（例えば、装置、方法、複数の作用を実行する手段、又は、デバイスによって実行された場合にデバイスに複数の作用を実行させ得る複数の命令を含むデバイス可読メモリ等の）主題を含み得又は使用し得る。
【００７７】
例１１は、トレース材料を処理することが、約５００ナノ未満の厚みを有するトレースを形成すべくトレース材料を処理することを含む、ということを含む又は使用する例１０の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００７８】
例１２は、トレース材料を犠牲材料上に積層する前に第１トレース封止材料を犠牲材料上に位置付けること、又は、第１トレース封止材料をパターニングすべく第１トレース封止材料の複数の部分を選択的に除去することを含む又は使用する例１１の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００７９】
例１３は、第２トレース封止材料を１または複数のトレース上に位置付けること、又は、第２トレース封止材料の複数の部分を選択的に除去することを含む又は使用する例１２の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００８０】
例１４は、第１エラストマー材料を剥離した後に屈曲可能で伸縮自在なデバイスを個片化することを含む又は使用する例１０から１３の少なくとも１つの主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００８１】
例１５は、トレース材料を処理することが、約５００ナノから２５ミクロンの間の厚みを有するトレースを形成すべくトレース材料を処理すること含む、ということを含む又は使用する例１０および１４の少なくとも１つの主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００８２】
例１６は、第１ダイを１または複数の結合パッドに取り付けることが、厚さ約１０から３００ミクロンの間であるダイを取り付けることを含む、ということを含む又は使用する例１０から１５の少なくとも１つの主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００８３】
例１７は、第１ダイを１または複数の結合パッドに取り付けることが、第１ダイを１または複数の結合パッドにワイヤボンディングすることを含む、ということを含む又は使用する例１０から１６の少なくとも１つの主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００８４】
例１８は、第１ダイを１または複数の結合パッドに取り付けることが、第１ダイを１または複数の結合パッドに半田結合することを含む、ということを含む又は使用する例１０から１６の少なくとも１つの主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００８５】
例１９は、１または複数の結合パッドの第１側面の反対の、１または複数の結合パッドの第２側面で、第２ダイを１または複数の結合パッドのある結合パッドに取り付けることを含む又は使用する例１０から１８の少なくとも１つの主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００８６】
例２０は、例えば、エラストマー基板、エラストマー基板において封止された複数の蛇行トレース、エラストマー基板において封止された複数の結合パッドであり、当該複数の結合パッドの複数の結合パッドは複数の蛇行トレースのある蛇行トレースによって電気的に連結される複数の結合パッド、エラストマー基板の中で封止された約１０から３００ミクロンの間の厚みを有する屈曲可能な電子ダイ、又は、ダイを複数の結合パッドに連結する複数の電気的結合を含み得又は使用し得る等、（例えば、装置、方法、複数の作用を実行する手段、又は、デバイスによって実行された場合にデバイスに複数の作用を実行させ得る複数の命令を含むデバイス可読メモリ等の）主題を含み得又は使用し得る。
【００８７】
例２１は、複数のトレースが厚さ５００ナノ未満であり、装置が更に、エラストマーの弾性係数と複数の蛇行トレースの弾性係数との間の弾性係数を備えて複数のトレースを機械的に支持する材料を備える、ということを含む又は使用する例２０の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００８８】
例２２は、材料が複数のトレースの２つの両側面に位置付けられる、ということを含む又は使用する例２１の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００８９】
例２３は、材料が複数のトレースの一側面上だけに位置付けられる、ということを含む又は使用する例２１の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００９０】
例２４は、材料が複数のトレースを囲む、ということを含む又は使用する例２１の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００９１】
例２５は、エラストマーがポリジメチルシロキサン（PDMS）を含み、複数のトレースが銅を含む、ということを含む又は使用する例２０から２４の少なくとも１つの主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００９２】
例２６は、複数の電気的結合が複数のワイヤボンドを含む、ということを含む又は使用する例２０から２５の少なくとも１つの主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００９３】
例２７は、ダイがフリップチップダイであり、複数の電気的結合が複数の半田結合を含む、ということを含む又は使用する例２０から２５の少なくとも１つの主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００９４】
例２８は、複数のワイヤボンドが異方性導体ペースト（ＡＣＰ）結合または異方性導電膜（ＡＣＦ）結合を含む、ということを含む又は使用する例２０から２５の少なくとも１つの主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００９５】
例２９は、材料がPIを含む、ということを含む又は使用する例２１から２８の少なくとも１つの主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００９６】
例３０は、例えば、（１）剥離層を基板上に堆積すること、（２）フォトレジストを剥離層上にパターニングすること、（３）第１導電性材料をパターニングされたフォトレジストと剥離層上との間に位置付けること、（４）フォトレジストを除去すること、（５）第１エラストマーを第１導電性材料の上及び周りに位置付けること、（６）剥離層を剥離すること、（７）第１及び第２エラストマーの間に第１導電性材料を封止すべく、第２エラストマーを第１導電性材料および第１エラストマー上に位置付けること、を含み得又は使用し得る等、（例えば、装置、方法、複数の作用を実行する手段、又は、デバイスによって実行された場合にデバイスに複数の作用を実行させ得る複数の命令を含むデバイス可読メモリ等の）主題を含み得又は使用し得る。
【００９７】
例３１は、フォトレジストをパターニングする前に第２導電性材料を剥離層上にスパッタリングすることを含む又は使用する例３０の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００９８】
例３２は、フォトレジストをパターニングする前に、スパッタリングされた第２導電性材料上に第３導電性材料を堆積することを含む又は使用する例３１の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【００９９】
例３３は、フォトレジストをパターニングする前にエッチング停止接着層を第３導電性材料上に位置付けることを含む又は使用する例３２の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【０１００】
例３４は、第１エラストマーを第１導電性材料の上及び周りに位置付ける前に、第２導電性材料、第３導電性材料および接着層の複数の部分を除去すること、及び、第１エラストマーを第１導電性材料の上及び周りに位置付けることが、第１エラストマーを第１、第２および第３導電性材料の除去されていない複数の部分の上及び周りに位置付けることを含むということ、を含む又は使用する例３３の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【０１０１】
例３５は、フォトレジストをパターニングすることが、蛇行トレースパターンで形付けられた第１、第２および第３導電性材料を提供すべくフォトレジストをパターニングすることを含む、ということを含む又は使用する例３４の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【０１０２】
例３６は、例えば、（１）剥離層を基板上に堆積すること、（２）第１導電性材料およびエラストマーの弾性係数の間の弾性係数を有する第１材料を剥離層上に位置付けること、（３）第１導電性材料を第１材料上に堆積すること、（４）エッチング耐性材料を第１導電性材料上にパターニングすること、（５）エッチング耐性材料によって保護されていない第１導電性材料の複数の部分を除去すること、（６）エッチング耐性材料を除去すること、（７）第１導電性材料間の複数の場所で第１材料の複数の部分を除去すること、（８）第１エラストマーを第１材料の上及び周りに位置付けること、（９）剥離層を剥離すること、又は、（１０）第１および第２エラストマーの間で第１導電性材料および第１材料を封止すべく、第２エラストマーを第１材料および第１エラストマーの上に位置付けること、を含み得又は使用し得る等、（例えば、装置、方法、複数の作用を実行する手段、又は、デバイスによって実行された場合にデバイスに複数の作用を実行させ得る複数の命令を含むデバイス可読メモリ等の）主題を含み得又は使用し得る。
【０１０３】
例３７は、第１材料の複数の部分を除去する前に、第１導電性材料および第１エラストマーの弾性係数の間の弾性係数を有する第２材料を第１材料および第１導電性材料の上に位置付けることを含む又は使用する例３６の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【０１０４】
例３８は、第１材料の複数の部分を除去することが、マスク材料を第２材料の複数の部分の上に位置付けること、マスクによって保護されていない複数の場所における第１および第２材料の複数の部分を除去すること、及び、マスクを除去することを含む、ということを含む又は使用する例３７の主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【０１０５】
例３９は、第１導電性材料を第１材料上に堆積する前に第２導電性材料を第１材料上に堆積することを含む又は使用する例３６から３９の少なくとも１つの主題を、含み得又は使用し得、或いは、任意の方法で組み合わされ得る。
【０１０６】
上記の詳細な説明は、詳細な説明の一部を形成する添付の複数の図面の複数の参照を含む。複数の図面は、本明細書で議論される複数の方法、装置およびシステムが実施され得る特定の複数の実施形態を、例示によって示している。これらの実施形態はまた、「複数の例」として本明細書で参照される。そのような複数の例は、示され又は説明される複数の要素に加えて複数の要素を含み得る。しかしながら、複数の本発明者はまた、示され又は説明されるこれらの要素だけが提供される複数の例も熟慮している。更に、複数の本発明者はまた、本明細書で示され又は説明される、ある特定の例（又はその１または複数の態様）に関連して、又は、他の複数の例（又はそれらの１または複数の態様）に関連して、示され又は説明されるこれらの要素（又はそれらの１または複数の態様）の任意の組み合わせ又は置き換えを使用する複数の例も熟慮している。
【０１０７】
本明細書において、「ある（a）」又は「ある（an）」という複数の用語は、複数の特許文献において一般的であるように１または複数を含むべく使用され、「少なくとも１つ」又は「１または複数」の任意の他の例または使用とは無関係である。本明細書において、「又は」という用語は、そうでないことが示されない限りにおいて、非排他的であることについて言及すべく使用され、又は、「Ａ又はＢ」が、「ＢでなくＡ」、「ＡでなくＢ」及び「Ａ及びＢ」を含むように使用される。本明細書において、「含む（including）」及び「において（in which）」という複数の用語は、「含む（comprising）」及び「において（wherein）」という複数の各用語の平易な英語の等価物として使用される。また、以下の特許請求の範囲において、「含む（including）」及び「含む（comprising）」という複数の用語には制約がない。すなわち、ある請求項でそのような用語の後ろにリストされる複数の要素に加えて更に複数の要素を含むシステム、デバイス、物品、組成物または処理が、まだ当該請求項の範囲内に含まれていると見なされる。更に、以下の特許請求の範囲において、「第１」、「第２」及び「第３」等の複数の用語は、単なる複数の符号として使用され、それらの複数のオブジェクトに複数の数値的要件を課すことを意図していない。
【０１０８】
本明細書で使用されるように、参照番号について言及する際に使用される「―」（ダッシュ）は、先の段落で議論された非排他的な意味において、ダッシュにより示される範囲内の全ての要素の「又は」を意味している。例えば、１０３Ａ−Ｂは、１０３Ａ−１０３Ｂが「１０３Ｂでなく１０３Ａ」、「１０３Ａでなく１０３Ｂ」及び「１０３Ａ及び１０３Ｂ」を含むように、｛１０３Ａ、１０３Ｂ｝という範囲における複数の要素の非排他的な「又は」を意味している。
【０１０９】
上記の説明は、例示することを意図しているであって、限定的なものではない。例えば、上述で説明された複数の例（又は、それらの１または複数の態様）は、互いに組み合わされて使用され得る。他の複数の実施形態は、例えば当業者が上記の説明を検討する際に使用され得る。要約書は、読者が技術的開示の本質を速やかに確認することを許容する37 C.F.R. §1.72(b)（米国特許法施行規則）に従うべく、提供される。要約書は、それが特許請求の範囲または意味を解釈または限定すべく用いられるのではないという理解のもとに提出される。また、上記の詳細な説明において、本開示を効率化すべく、様々な特徴が共にグループ化されているかもしれない。このことは、未請求の開示された特徴が、いずれの請求項にとっても不可欠であることを意図すると解釈されるべきではない。むしろ、発明の主題は、ある特定の開示された実施形態の全ての特徴よりも少ないところにあってよい。従って、その結果、以下の特許請求の範囲は複数の例又は実施形態として詳細な説明に組み込まれており、各請求項は別個の実施形態として独立して成り立つ。そのような複数の実施形態は、様々な組み合わせ及び置き換えにおいて互いに組み合わせ可能であることが熟慮されている。本発明の範囲は、そのような特許請求の範囲が権利を与えられる等価物の全範囲と共に、添付の特許請求の範囲を参照して決定されるべきである。
【図１Ａ】
2016527730.tif 000003
【図１Ｂ】
2016527730.tif 000004
【図１Ｃ】
2016527730.tif 000005
【図１Ｄ】
2016527730.tif 000006
【図１Ｅ】
2016527730.tif 000007
【図１Ｆ】
2016527730.tif 000008
【図１Ｇ】
2016527730.tif 000009
【図１Ｈ】
2016527730.tif 000010
【図１Ｉ】
2016527730.tif 000011
【図１Ｊ】
2016527730.tif 000012
【図１Ｋ】
2016527730.tif 000013
【図１Ｌ】
2016527730.tif 000014
【図２Ａ】
2016527730.tif 000015
【図２Ｂ】
2016527730.tif 000016
【図２Ｃ】
2016527730.tif 000017
【図２Ｄ】
2016527730.tif 000018
【図２Ｅ】
2016527730.tif 000019
【図２Ｆ】
2016527730.tif 000020
【図２Ｇ】
2016527730.tif 000021
【図２Ｈ】
2016527730.tif 000022
【図２Ｉ】
2016527730.tif 000023
【図２Ｊ】
2016527730.tif 000024
【図２Ｋ】
2016527730.tif 000025
【図２Ｌ】
2016527730.tif 000026
【図２Ｍ】
2016527730.tif 000027
【図２Ｎ】
2016527730.tif 000028
【図２Ｏ】
2016527730.tif 000029
【図２Ｐ】
2016527730.tif 000030
【図３Ａ】
2016527730.tif 000031
【図３Ｂ】
2016527730.tif 000032
【図３Ｃ】
2016527730.tif 000033
【図３Ｄ】
2016527730.tif 000034
【図４】
2016527730.tif 000035
【図５Ａ】
2016527730.tif 000036
【図５Ｂ】
2016527730.tif 000037
【図５Ｃ】
2016527730.tif 000038
【図５Ｄ】
2016527730.tif 000039
【図６】
2016527730.tif 000040
【図７】
2016527730.tif 000041
【図８Ａ】
2016527730.tif 000042
【図８Ｂ】
2016527730.tif 000043
【図８Ｃ】
2016527730.tif 000044
【図９Ａ】
2016527730.tif 000045
【図９Ｂ】
2016527730.tif 000046
【図９Ｃ】
2016527730.tif 000047
【図９Ｄ】
2016527730.tif 000048
【図１０】
2016527730.tif 000049
【国際調査報告】
2016527730.tif 000050
2016527730.tif 000051
2016527730.tif 000052
2016527730.tif 000053