(57)【要約】負の熱膨張（ＮＴＥ）材料を組み込む相互接続を有する半導体デバイスが本明細書に開示される。一実施形態においては、半導体デバイスは、基板を少なくとも部分的に通って延びる開口を有する基板を含む。正の熱膨張係数（ＣＴＥ）を有する導電性材料は、開口を部分的に充填する。負のＣＴＥを有する負の熱膨張（ＮＴＥ）も、開口を部分的に充填する。一実施形態においては、導電性材料は銅を含み、ＮＴＥ材料は、タングステン酸ジルコニウムを含む。【選択図】図１Ａ
2016527731.tif 000002
【特許請求の範囲】
【請求項１】
基板を少なくとも部分的に通って延びる開口を有する基板と、
前記開口を部分的に充填する導電性材料と、
前記開口を同様に部分的に充填する負の熱膨張（ＮＴＥ）材料と、
を含む、
ことを特徴とする半導体デバイス。
【請求項２】
前記開口を通って延びるスルーシリコンビア（ＴＳＶ）をさらに含み、
前記ＴＳＶは、前記導電性材料と前記ＮＴＥ材料とを含み、
前記ＮＴＥ材料はＺｒ（ＷＯ４）２を含み、
前記導電性材料は銅を含む、
ことを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
前記導電性材料は、前記基板と前記ＮＴＥ材料との間に配置される、
ことを特徴とする請求項２に記載の半導体デバイス。
【請求項４】
前記ＮＴＥ材料は、ＺｒＶ２Ｏを含む、
ことを特徴とする請求項１に記載の半導体デバイス。
【請求項５】
前記ＮＴＥ材料は、ＺｒＭｏ２Ｏ８，ＺｒＷ２Ｏ８，ＨｆＭｏ２Ｏ８，ＨｆＷ２Ｏ８またはその組み合わせを含む、
ことを特徴とする請求項１に記載の半導体デバイス。
【請求項６】
前記ＮＴＥ材料は、Ｚｒ２（ＭｏＯ４）３，Ｚｒ２（ＷＯ４）３，Ｈｆ２（ＭｏＯ４）３，Ｈｆ２（ＷＯ４）３またはその組み合わせを含む、
ことを特徴とする請求項１に記載の半導体デバイス。
【請求項７】
前記ＮＴＥ材料は、Ｚｒ（ＷＯ４）２を含む、
ことを特徴とする請求項１に記載の半導体デバイス。
【請求項８】
前記導電性材料は、銅、アルミニウム、タングステン、銀、金、プラチナ、ルテニウム、チタンおよびコバルトのうちの少なくとも一つを含む、
ことを特徴とする請求項１に記載の半導体デバイス。
【請求項９】
半導体デバイスを少なくとも部分的に通って延びる少なくとも第一の材料と、
前記第一の材料を少なくとも部分的に通って延びる少なくとも第二の材料と、
を含み、
前記第一の材料は、ゼロより大きい第一の熱膨張係数（ＣＴＥ）を有し、
前記第二の材料は、ゼロより小さい第二のＣＴＥを有し、
前記第一および第二の材料は、前記第一のＣＴＥよりは小さいが前記第二のＣＴＥよりは大きい合成ＣＴＥをともに有する、
ことを特徴とするビア構造。
【請求項１０】
前記合成ＣＴＥはゼロより小さい、
ことを特徴とする請求項９に記載のビア構造。
【請求項１１】
前記合成ＣＴＥは、ほぼゼロに等しい、
ことを特徴とする請求項９に記載のビア構造。
【請求項１２】
前記半導体デバイスは半導体基板を含み、
少なくとも前記第一の材料は、前記半導体基板を完全に通って延びる、
ことを特徴とする請求項９に記載のビア構造。
【請求項１３】
前記第二の材料は、前記半導体基板を完全に通って延びる、
ことを特徴とする請求項１２に記載のビア構造。
【請求項１４】
前記第一の材料は第一の体積を有し、
前記第二の材料は第二の体積を有し、
前記第一および第二の体積は、前記合成ＣＴＥがゼロより小さくなるように構成される、
ことを特徴とする請求項９に記載のビア構造。
【請求項１５】
前記第一の材料は第一の体積を有し、
前記第二の材料は第二の体積を有し、
前記第一および第二の体積は、前記合成ＣＴＥがほぼゼロに等しくなるように構成される、
ことを特徴とする請求項９に記載のビア構造。
【請求項１６】
合成熱膨張係数（ＣＴＥ）を有する相互接続構造を含み、
前記相互接続構造は、
前記合成ＣＴＥより大きい第一のＣＴＥを有する導電性材料と、
前記導電性材料と界面を形成し、ゼロよりも小さい第二のＣＴＥを有する結晶材料と、
を含む、
ことを特徴とする半導体デバイス。
【請求項１７】
基板をさらに含み、
前記結晶材料の少なくとも一部は、前記基板内にあり、
前記導電性材料の少なくとも一部は、前記基板と前記結晶材料との間に配置される、
ことを特徴とする請求項１６に記載の半導体デバイス。
【請求項１８】
前記基板は凹面を含み、
前記導電性材料の前記一部は、前記凹面と前記結晶材料との間にもある、
ことを特徴とする請求項１７に記載の半導体デバイス。
【請求項１９】
前記導電性材料は、前記基板と前記結晶材料との間に配置された第一の導電性材料であり、
前記相互接続構造は、前記結晶材料とも界面を形成する第二の導電性材料をさらに含み、
前記第一の導電性材料は、上昇した温度へと加熱されると、前記相互接続構造の横方向の膨張を制御するように構成され、
前記第二の導電性材料は、前記上昇した温度へと加熱されると、前記相互接続構造の垂直方向の膨張を制御するように構成される、
ことを特徴とする請求項１７に記載の半導体デバイス。
【請求項２０】
前記相互接続は導電性ビアを含む、
ことを特徴とする請求項１６に記載の半導体デバイス。
【請求項２１】
前記相互接続は導電性トレースを含む、
ことを特徴とする請求項１６に記載の半導体デバイス。
【請求項２２】
前記相互接続はコンタクトパッドを含む、
ことを特徴とする請求項１６に記載の半導体デバイス。
【請求項２３】
半導体デバイスを製造する方法であって、
第一の材料で基板内の開口を部分的に充填することであって、前記第一の材料は正の熱膨張係数（ＣＴＥ）を有する、ことと、
第二の材料で前記開口をさらに充填することであって、前記第二の材料は負のＣＴＥを有する、ことと、
を含む、
ことを特徴とする方法。
【請求項２４】
前記第一の材料で前記開口を部分的に充填することは、前記開口の側壁上に導電性材料をめっきすることを含み、
前記第二の材料で前記開口をさらに充填することは、前記開口内の前記導電性材料の少なくとも一部の上に負の熱膨張材料（ＮＴＥ）を配置することを含む、
ことを特徴とする請求項２３に記載の方法。
【請求項２５】
前記導電性材料は、第一の導電性材料であり、前記方法は、
前記開口から前記ＮＴＥ材料の一部を除去することと、
前記ＮＴＥ材料の前記一部を除去した後、第二の導電性材料で前記開口をさらに充填することと、
をさらに含む、
ことを特徴とする請求項２４に記載の方法。
【請求項２６】
少なくとも前記第一の材料が前記基板を完全に通って延びるように、前記基板から材料を除去することをさらに含む、
ことを特徴とする請求項２５に記載の方法。
【請求項２７】
相互接続を形成することをさらに含み、前記相互接続は前記第一の材料および第二の材料を含む、
ことを特徴とする請求項２５に記載の方法。
【請求項２８】
製造方法であって、相互接続構造を形成することを含み、
前記相互接続構造は、導電性材料と、前記導電性材料の少なくとも一部の中の負の熱膨張（ＮＴＥ）材料と、を含み、
前記相互接続構造は、前記導電性材料中の前記ＮＴＥ材料の体積に少なくとも部分的に基づいて、合成熱膨張係数（ＣＴＥ）を有する、
ことを特徴とする方法。
【請求項２９】
前記導電性材料は、ゼロよりも大きい熱膨張係数（ＣＴＥ）を有し、
前記ＮＴＥ材料は、ゼロよりも小さいＣＴＥを有する、
ことを特徴とする請求項２８に記載の方法。
【請求項３０】
半導体基板上に前記導電性材料の体積を形成することをさらに含み、前記導電性材料の前記体積は、前記合成ＣＴＥに基づく、
ことを特徴とする請求項２８に記載の方法。
【請求項３１】
前記相互接続構造は、コンタクトパッドおよび導電性トレースのうちの少なくとも一つを含む、
ことを特徴とする請求項３０に記載の方法。
【請求項３２】
前記相互接続構造を形成することは、半導体基板内の開口内に前記相互接続構造の少なくとも一部を形成することをさらに含む、
ことを特徴とする請求項２８に記載の方法。
【請求項３３】
前記開口の体積は前記合成ＣＴＥに基づく、
ことを特徴とする請求項２８に記載の方法。
【請求項３４】
前記相互接続構造は導電性ビアを含む、
ことを特徴とする請求項３２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、負の熱膨張係数（ＣＴＥ）を有する材料を含むビア、トレースおよび他の接触構造などの、半導体デバイス相互接続に関する。
【背景技術】
【０００２】
半導体デバイスの形成は、典型的には、半導体基板または半導体アセンブリに材料の追加、除去および／または変化のための一連の処理ステップを受けさせることを含む。累積的に、これらの処理ステップは、例えば、トランジスタ、キャパシタおよびダイオードなどの電気コンポーネントを非常に高密度で精密に形成することができる。電気コンポーネントは、複数の層の上に、複数の層を通って典型的に延びる複雑なネットワーク接続によって接続することができる。ある層から別の層に対するこのようなネットワーク接続は、所望のパターンで半導体材料を通る穴を選択的にエッチングすることと、導電性材料でその穴を充填することによって形成されたビアであることができる。スルーシリコンビア（ＴＳＶ）は、半導体基板全体を通って延びる一種のビアである。ＴＳＶは、誘電体スペーサによって基板から分離（絶縁）され、基板の反対側にある接点または他の導電性フィーチャを電気的に相互結合する。
【図面の簡単な説明】
【０００３】
【図１Ａ】本技術の一実施形態により構成されたＴＳＶを有する半導体デバイスの断面側面図である。
【図１Ｂ】本技術の一実施形態による、最初の温度レベルにおける図１ＡのＴＳＶの断面上面図である。
【図１Ｃ】本技術の一実施形態による、上昇した温度レベルにおける図１ＡのＴＳＶの断面上面図である。
【図２Ａ】本技術の選択された実施形態により構成された負の熱膨張の体積比を有するＴＳＶを示す断面側面図である。
【図２Ｂ】本技術の選択された実施形態により構成された負の熱膨張の体積比を有するＴＳＶを示す断面側面図である。
【図２Ｃ】本技術の選択された実施形態により構成された負の熱膨張の体積比を有するＴＳＶを示す断面側面図である。
【図３Ａ】本技術の選択された実施形態による製造方法での選択されたステップにおける図１Ａの半導体デバイスを示す断面図である。
【図３Ｂ】本技術の選択された実施形態による製造方法での選択されたステップにおける図１Ａの半導体デバイスを示す断面図である。
【図３Ｃ】本技術の選択された実施形態による製造方法での選択されたステップにおける図１Ａの半導体デバイスを示す断面図である。
【図３Ｄ】本技術の選択された実施形態による製造方法での選択されたステップにおける図１Ａの半導体デバイスを示す断面図である。
【図３Ｅ】本技術の選択された実施形態による製造方法での選択されたステップにおける図１Ａの半導体デバイスを示す断面図である。
【図４Ａ】本技術の別の実施形態により構成されたＴＳＶを有する半導体デバイスの断面側面図である。
【図４Ｂ】本技術の別の実施形態により構成されたＴＳＶを有する半導体デバイスの断面側面図である。
【図５Ａ】本技術の他の実施形態により構成された相互接続構造の等角図である。
【図５Ｂ】本技術の他の実施形態により構成された相互接続構造の等角図である。
【図５Ｃ】本技術の他の実施形態により構成された相互接続構造の等角図である。
【図６】本技術の一実施形態により半導体デバイスを組み込むシステムを示すブロック図である。
【発明を実施するための形態】
【０００４】
本技術の幾つかの実施形態の特定の詳細事項は、負の熱膨張（ＮＴＥ）材料を組み込む半導体デバイス内の電極に関連する。“半導体デバイス（ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｅｖｉｃｅ）”という語は、一般的に半導体材料を含むソリッドステートデバイスに関する。半導体デバイスは、論理デバイス、メモリデバイスおよびダイオードとすることができる。半導体デバイスは、発光ダイオード（ＬＥＤ）、レーザダイオードおよび他のソリッドステート変換器デバイスなどの発光半導体デバイスも含むことができる。さらに“半導体デバイス（ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｅｖｉｃｅ）”という語は、最終デバイスまたは最終アセンブリのことを称することもあるが、または最終デバイスになる前の処理の様々な段階における他の構造のことを称することができる。“相互接続（ｉｎｔｅｒｃｏｎｎｅｃｔ）”という語は、半導体デバイスもしくは半導体基板の一部を通って垂直に延びるか、または半導体デバイスもしくは半導体基板の一部にわたって横方向に延びる様々な導電性構造のうちの任意の構造を称することができる。相互接続の例は、ビア、トレース、コンタクトパッド、ワイヤおよび他の導電性構造を含む。用いられる文脈に依存して、“基板（ｓｕｂｓｔｒａｔｅ）”という語は、ウェーハレベル基板および／または個片化されたダイレベルの基板を称することができる。さらに、文脈が特に指定しない限りは、本明細書で開示される構造は、従来の半導体製造技術を用いて形成することができる。材料は、例えば、化学蒸着、物理蒸着、原子層堆積、スピンコーティングおよび／または他の適切な技術を使用して堆積することができる。同様に、材料は、例えば、プラズマエッチング、ウェットエッチング、化学機械平坦化（ＣＭＰ）または他の適切な技術を使用して除去することができる。また、材料は、例えば、フォトレジストマスク材料、ハードマスク材料または他の適切な材料などの一つ以上のマスク材料を使用して材料を追加すること、および／または材料を除去することによってパターン化することができる。
【０００５】
従来の相互接続材料（例えば、金属材料）の問題点は、それらが、多数の製造プロセスおよび処理で生じる温度変化に応じて、基板内の多くの他の材料よりもさらに膨張、収縮することである。一般的に、相互接続は、その体積および熱膨張係数（ＣＴＥ）に基づいて寸法が膨張し、典型的には、多くの相互接続材料のＣＴＥは、基板内の材料のＣＴＥよりも顕著に大きい。例えば、銅は、約１．７×１０−５１／Ｋ（線形）のＣＴＥを有し得るが、シリコンは、約２．３×１０−６１／Ｋ（線形）のＣＴＥを有し得る。上昇した温度においては、このＣＴＥにおける不均衡は、隣接する基板材料よりも大きい相互接続の膨張を引き起こす。この膨張は、周辺材料に対して応力を課し、基板内のクラックにつながる。これらのクラックは、最終的にはウェーハの破損、シリコン格子の損傷によるデバイスの誤動作、デバイス故障および歩留まり損失を生じうる。しかしながら、本技術の幾つかの実施形態により構成された相互接続は、従来の相互接続のこの制限および他の制限を扱うものである。
【０００６】
図１Ａは、本技術の一実施形態により構成された半導体デバイス１００の断面側面図である。半導体デバイス１００は、基板１０２と電気コンポーネント１０３（概略的に図示される）とを含む。基板１０２は、例えば、シリコン基板、エピタキシャル構造、半導体材料の積層、または他の適切な構造を含むことができる。電気コンポーネント１０３は、例えば、トランジスタ、ダイオード、ＬＥＤ、キャパシタ、集積回路などでありうる。
【０００７】
半導体デバイス１００は、内部コンポーネント（例えば、電気コンポーネント１０３）および／または外部コンポーネント（例えば、オフチップコンポーネント）に電気信号を伝えるように構成された導電性相互接続１０５のネットワークをさらに含む。相互接続１０５は、例えば、ビア１０６、接触構造１０８、その接触構造１０８とビア１０６を接続するトレース１０９を含むことができる。図１Ａの実施形態の一態様においては、相互接続１０５は、第一の側面１１３ａ（例えば、上側またはアクティブ側）と第二の側面１１３ｂ（例えば、底側または裏側）との間に、基板１０２を通って延びるスルーホール１１２内に形成されたＴＳＶ１１０も含む。図示されるように、ＴＳＶ１１０は、スペーサ材料（図１Ａには見えていない）によって基板１０２から分離（絶縁）され、少なくとも一つの外側導電性材料１１５と少なくとも一つのＮＴＥ材料１１６とを含む。外側材料は、アルミニウム、銅、銀、プラチナ、ルテニウム、チタン、コバルトなどの正のＣＴＥ材料を含む。一方、ＮＴＥ材料１１６は、負のＣＴＥ材料を含む。一実施形態においては、ＮＴＥ材料１１６は、金属酸化物結晶材料を含むことができる。例えば、タングステン酸ジルコニウム（Ｚｒ（ＷＯ４）２）は、約−４．９×１０−６１／Ｋの負のＣＴＥを有する、このような材料の一つである。ほとんどの結晶材料とは異なり、タングステン酸ジルコニウムは、格子内でより小型な構造へと自体を再配列することおよび／または回転させることによって、熱の増加に反応する“柔軟性を有するように取り付けられた（ｆｌｅｘｉｂｌｙ−ｈｉｎｇｅｄ）”格子成分（ＺｒＯ６およびＷＯ４）を有する。他のＮＴＥ材料は、加熱されたときに類似の収縮メカニズムを示す格子成分を有することができる。例えば、ＺｒＷ２Ｏ８は、約−１１．４×１０−６１／Ｋの負のＣＴＥを有しうる結晶材料である。
【０００８】
本明細書で用いられるように、“ＮＴＥ  ｍａｔｅｒｉａｌ（ＮＴＥ材料）”という語は、温度上昇に応じて体積が収縮する材料のことを称する。正のＣＴＥ材料に類似して、ＮＴＥ材料は、ある範囲の温度にわたって、膨張／収縮の大きさと関連付けられたＣＴＥを有する。しかしながら、正のＣＴＥ材料とは異なり、ＮＴＥ材料は、ある温度範囲（例えば、−５０°から２５０℃）にわたって負のＣＴＥを有する。ＮＴＥ材料に関連する他の材料特性、特徴および組成は、例えば、Ｔ．Ａ．Ｍａｒｙ  ｅｔ  ａｌ．“Ｎｅｇａｔｉｖｅ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ  ｆｒｏｍ  ０．３  ｔｏ  １０５０  Ｋｅｌｖｉｎ  ｉｎ  ＺｒＷ２Ｏ８”Ｓｃｉｅｎｃｅ  ２７２．５２５８（１９９６）：９０−９２；Ｄ．Ｋｅｅｎ  ｅｔ  ａｌ．“Ｎｅｇａｔｉｖｅ  ｔｈｅｒｍａｌ  ｅｘｐａｎｓｉｏｎ  ｉｎ  ｚｉｒｃｏｎｉｕｍ  ｔｕｎｇｓｔａｔｅ”Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．９６（２００５）；Ｈ．Ｌｉｕ  ｅｔ  ａｌ．“Ｅｆｆｅｃｔ  ｏｆ  ｐｏｓｔ−ｄｅｐｏｓｉｔｉｏｎ  ａｎｎｅａｌｉｎｇ  ｏｎ  ＺｒＷ２Ｏ８  ｔｈｉｎ  ｆｉｌｍｓ  ｐｒｅｐａｒｅｄ  ｂｙ  ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ  ｍａｇｎｅｔｒｏｎ  ｓｐｕｔｔｅｒｉｎｇ”Ｓｕｒｆａｃｅ  ａｎｄ  Ｃｏａｔｉｎｇｓ  Ｔｅｃｈｎｏｌｏｇｙ．２０１．９−１１（２００７）：５５６０−５５６３；Ｍ．Ｓ．Ｓｕｔｔｏｎ  ｅｔ  ａｌ．“Ｄｅｐｏｓｉｔｉｏｎ  ｄｅｐｅｎｄｅｎｃｅ  ｏｆ  ｚｉｒｃｏｎｉｕｍ  ｔｕｎｇｓｔａｔｅ（ＺｒＷ２Ｏ８）ｂａｓｅｄ  ｎｅｇａｔｉｖｅ  ｔｈｅｒｍａｌ  ｅｘｐａｎｓｉｏｎ  ｆｉｌｍｓ  ｆｏｒ  ｏｐｔｉｃａｌ  ｃｏａｔｉｎｇｓ”Ｏｐｔｉｃａｌ  Ｉｎｔｅｒｆｅｒｅｎｃｅ  Ｃｏａｔｉｎｇｓ（ＯＩＣ）Ｔｕｃｓｏｎ，Ａｒｉｚｏｎａ，Ｊｕｎｅ  ２７，２００４，Ｄｅｐｏｓｉｔｉｏｎ  ｏｆ  Ｏｐｔｉｃａｌ  Ｃｏａｔｉｎｇｓ  ＩＩＩ（ＭＥ）；Ｓ．Ｓｉｎｇａｍａｎｅｔｉ  ｅｔ  ａｌ．“Ｎｅｇａｔｉｖｅ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ  ｉｎ  Ｕｌｔｒａｔｈｉｎ  Ｐｌａｓｍａ”Ｐｏｌｙｍｅｒｉｚｅｄ  Ｆｉｌｍ  Ｃｈｍ．Ｍａｔｅｒ．１９（２００７）：１２９−１３１；Ｃｏｒａ  Ｌｉｎｄ．“Ｔｗｏ  Ｄｅｃａｄｅｓ  ｏｆ  Ｎｅｇａｔｉｖｅ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ  Ｒｅｓｅａｒｃｈ：Ｗｈｅｒｅ  Ｄｏ  Ｗｅ  Ｓｔａｎｄ？”Ｍａｔｅｒｉａｌｓ  ２０１２，５，１１２５−１１５４；Ｗ．Ｓｌｅｉｇｈｔ．“Ｎｅｇａｔｉｖｅ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ”Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．Ｖｏｌ．７５５  ２００３  Ｍａｔｅｒｉａｌｓ  Ｒｅｓｅａｒｃｈ  Ｓｏｃｉｅｔｙに記述されている。
【０００９】
図１Ｂは、本技術の一実施形態による、最初の温度レベルＴ１（例えば、室温）でのＴＳＶの断面上面図であり、図１Ｃは、上昇した温度レベルＴ２（例えば、製造温度または動作温度）におけるＴＳＶを示す。最初の温度レベルＴ１（図１Ｂ）では、導電性材料１１５とＮＴＥ材料１１６とは、第一の周辺レベルＣ１で互いに界面を形成する。上昇した温度レベルＴ２（図１Ｃ）では、導電性材料１１５は膨張し、ＮＴＥ材料１１６は、オープンスペースを露出するために収縮する。その結果、熱膨張によって引き起こされる応力を緩和するために、導電性材料１１５の一部は、オープンスペースへと膨張することができる。
【００１０】
図１Ｃには見えていないが、導電性材料１１５は、垂直方向（即ち、ページの平面内）に膨張することができ、ＮＴＥ材料１１６は、第一の側面１１３ａと第二の側面１１３ｂ（図１Ａ）との間に垂直方向に収縮することができる。一般的には、垂直方向における膨張／収縮は、上述されたような典型的な（基板の）クラックや従来の横方向の膨張／収縮に関連する他の種の損傷を引き起こすことがない。幾つかの実施形態においては、垂直方向における膨張／収縮は、ＴＳＶ１００のいずれかの端部で（横方向における膨張／収縮により生成されるオープンスペースと類似した）オープンスペースを生成することができる。
【００１１】
ＮＴＥ材料１１６の体積変化は、その負のＣＴＥ値、最初の体積および温度変化（即ち、Ｔ２−Ｔ１）に少なくとも部分的に基づくことができる。一実施形態においては、ＮＴＥ材料の体積変化ΔＶＮＴＥは、以下の式１によって概算することができる。
【数１】
2016527731.tif 000003
ここで、α１は、ＮＴＥ材料１１６の負のＣＴＥを表し、ＶＮＴＥは、最初の温度レベルＴ１におけるＮＴＥ材料１１６の最初の体積を表す。
【００１２】
導電性材料１１５の外部体積における変化は、その正のＣＴＥ値、最初の体積および温度変化に少なくとも部分的に基づく。一実施形態においては、外部材料の体積変化ΔＶｏは以下の式２によって概算することができる。
【数２】
2016527731.tif 000004
ここで、α２は導電性材料１１５の正のＣＴＥを表し、Ｖｏは、最初の温度レベルＴ１における導電性材料１１５の最初の体積を表す。
【００１３】
本技術の種々の実施形態に従い、ＴＳＶ１１０は、ＴＳＶ１１０中の各材料の体積と同様に、少なくとも部分的にＴＳＶ中の各材料のＣＴＥに基づいた合成ＣＴＥを有することができる。一実施形態においては、合成ＣＴＥ、αｃは、以下の式３によって概算することができる。
【数３】
2016527731.tif 000005
ここで、βはＮＴＥ材料１１６と関連付けられた体積比である。体積比βは、以下の式４によって概算することができる。
【数４】
2016527731.tif 000006
ここでＶＴは、ＴＳＶ１１０の全体積（即ち、ＴＳＶ１１０中の各材料の体積の集合）である。
【００１４】
幾つかの実施形態においては、合成ＣＴＥは、或る種の導電性材料および／またはＮＴＥ材料を選択することによって、特定の値を有するようにカスタマイズすることができるか、または設計することができる。例えば、導電性材料１１５が銅の代わりに金で構成されるとき、合成ＣＴＥは、より小さい値を有する。なぜなら、金は銅よりも低いＣＴＥを有するためである。以下に記述されるように、合成ＣＴＥを構成するための別の方法は、ＮＴＥ材料１１６と関連付けられた体積比βを変化させることである。
【００１５】
図２Ａ−図２Ｃは、本技術の選択された実施形態による、ＮＴＥ材料１１６の様々な体積比βを有するＴＳＶ２１０（第一から第三のＴＳＶ２１０ａ−２１０ｃとして個々に同定される）を示す断面側面図である。図２Ａをまず参照すると、第一の体積比β１は、ゼロの値を有する合成ＣＴＥを提供する（αｃ＝０）。図２Ｂにおいては、第二の体積比β２（＜β１）は、正の値を有する合成ＣＴＥを提供する（αｃ＞０）。図２Ｃにおいては、第三の体積比β３は、負の値を有する合成ＣＴＥを提供する（αｃ＜０）。
【００１６】
図２Ａ−図２Ｃを参照すると、加熱されたとき、第一のＴＳＶ２１０ａは、その合成ＣＴＥに比例して膨張するか、または収縮することができる。例えば、第一のＴＳＶ２１０ａが第一の体積比β１を有する（即ち、αｃ＝０である）とき、第一のＴＳＶ２１０ａは、加熱されても実質的には拡張または収縮しない。しかしながら、第二の体積比β２を有する（即ち、αｃ＜０である）第二のＴＳＶ２１０ｂは、導電性材料１１５単独の体積の膨張よりは小さいが、一般的に加熱されると膨張する。一方、第三の体積比β３を有する（即ち、αｃ＜０である）第三のＴＳＶ２１０ｃは、加熱されると収縮する。幾つかの構成においては、第三のＴＳＶ２１０ｃは、別の材料が膨張するのと同一の比率で収縮することができる。例えば、第三のＴＳＶ２１０ｃは、隣接する基板１０２が膨張するのと同一の比率で収縮することができる。
【００１７】
図３Ａ−図３Ｅは、本技術の選択された実施形態による製造方法における選択されたステップでの半導体デバイス１００を示す断面図である。図３Ａに示されるように、誘電体材料３２１（例えば、酸化物、シリコン炭化物、シリコン窒化物など）は、基板１０２上に形成され、開口３２０は基板１０２の第一の側面１１３ａと誘電体材料３２１とを通って形成される。幾つかの実施形態においては、誘電体材料３２１は、ＴＳＶ分離中のＣＭＰプロセスにおいて停止材料として使用することができる。開口３２０は基板１０２内ではあるが基板１０２を完全には通りぬけない中間の深さに延びる凹面３２２と側壁３２３とを含む。図示された実施形態においては、開口３２０は、（例えば、半導体デバイス１００の第一の側面１１３ａからみると）円形（または卵型）形状を有する。しかしながら、他の実施形態においては、開口３２０は異なる構成を有しうる。例えば、開口３２０はトレンチとすることができる。図３Ｂは、誘電体ライナー３２４（例えば、酸化物ライナー）および導電性材料３１５が其々開口３２０内に形成された後の半導体デバイス１００を示す。図示された実施形態においては、開口３２０の底部までの導電性材料３１５は、開口３２０内の側壁までの導電性材料よりも厚い。一実施形態においては、開口の底部において比較的厚い金属（例えば銅）を形成するためにボトムアップめっきプロセスを使用することができ、その後、一度より厚い金属が形成されると、側壁に沿ったより均一なめっきが継続する。導電性材料３１５は、例えば、銅、タングステン、金、銀、プラチナ、アルミニウムなどを含むことができる。幾つかの実施形態においては、導電性材料３１５は、基板１０２の凹面３２２、側壁３２３および外部表面３２５を並べる電気めっきされた材料である。半導体デバイス１００は、導電性材料３１５と基板１０２の一部との間にバリアおよび／またはシード材料３２７も含むことができる。バリアおよび／またはシード材料３２７は、例えば、タンタル、窒化タンタル、タングステン、ルテニウム、銅、チタン、窒化チタンまたは他の適切な材料を含むことができる。
【００１８】
図３Ｃは、ＮＴＥ材料３１６が導電性材料３１５上に堆積された後の半導体デバイス１００を示す。ＮＴＥ材料３１６は、例えば、化学蒸着または他の適切な技術を使用して堆積することができる。上述されたように、ＮＴＥ材料３１６は、タングステン酸ジルコニウムなどの金属酸化物を含むことができる。別の適切なＮＴＥ材料は、ＺｒＶ２Ｏ７を含むことができる。他の実施形態においては、適切なＮＴＥ材料は、‘Ａ’‘Ｍ’２Ｏ８族の化合物のメンバーおよび／または‘Ａ’２（‘Ｍ’Ｏ４）３族の化合物のメンバーを含むことができ、ここで‘Ａ’はジルコニウムまたはハフニウムを含み、‘Ｂ’はモリブデンまたはタングステンを含むことができる。
【００１９】
図３Ｄは他のデバイスフィーチャを形成した後の半導体デバイス１００を示す。図示された実施形態においては、追加の導電性材料３２９が導電性材料３１５と接点１０６とを接続する相互接続構造を形成する。図示されたように、追加の誘電体材料３１１は、誘電体材料３２１とＮＴＥ材料３１６との上に形成され、誘電体材料の一部は、誘電体材料３１１、３２１内の開口を形成するために除去（例えば、エッチング）され、誘電体材料３１１、３２１内に形成された開口は、導電性材料３２９の一部で充填される。幾つかの実施形態においては、導電性材料３２９は、第一の側面１１３ａにおいてＮＴＥ材料３１６の少なくとも一部の上に堆積することができる。
【００２０】
図３Ｅは、第二の側面１１３ｂにおいて導電性材料３１５の一部を露出するために、導電性材料３１５および基板１０２の一部を除去した後の半導体デバイス１００を示す。材料は、例えば、裏面研削、エッチング、ＣＭＰおよび／または他の適切な除去方法によって除去することができる。また、基板１０２を保護し、汚染（例えば、金属汚染）を防ぐために第二の側面１１３ｂにおいて、種々のパシベーション材料（図３Ｅには図示せず）を使用することができる。一実施形態においては、その後の処理での制御を向上するために、終了点検出など、除去プロセスがいつ終了すべきかを検出するために、薄膜化プロセスが第二の側面３１１ｂにおけるライナー３２４の誘電体材料の露出を使用してもよい。別の実施形態においては、導電性材料（例えば、導電性材料３１５および／またはバリアシード材料３２７）が、終了点検出を提供することができる。導電性材料３１５の一部を露出した後、デバイスの個片化、試験および／またはパッケージングと共に、他のフィーチャ（例えば、接触構造１０８（図１Ａ））を形成するために処理が継続することができる。
【００２１】
図４Ａは、誘電体ライナー３２４と導電性材料３１５の一部が第二の側面１１３ｂにおいて基板材料を超えて突出するように、基板１０２が第二の側面１１３ｂにおいて誘電体ライナー３２４を露出するために薄膜化された後（例えば、図３Ｄの段階の後）の導電性材料３１５とＮＴＥ材料３１６を含むＴＳＶ３１０を示す。その後、誘電体材料４１７が第二の側面１１３ｂに形成される。誘電体材料４１７は、第二の側面１１３ｂにおいてＴＳＶ４１０を最初に被覆する低温誘電体を含むコンフォーマル材料または非コンフォーマル材料でありうる。その後の（より高い可制御性を有する）材料除去プロセスは、厚い誘電体材料４１７と誘電体ライナー３２４の一部を除去することによって、導電性材料３１５（またはその代わりに、ＮＴＥ材料３１６の一部に沿った導電性材料３１５）を露出することができる。
【００２２】
図４Ｂは、誘電体材料４１７と図４Ａの露出された導電性材料３１５との上に堆積された厚い誘電体材料４４０（例えば、低温酸化物、窒化物、炭化物など）を示す。図示された実施形態においては、追加の導電性材料４１９は、電気接点を形成することができる。例えば、厚い誘電体材料４４０と導電性材料４１９は、ダマシン構造を形成することができる。
【００２３】
図５Ａ−図５Ｃは、本技術の他の実施形態により構成された相互接続構造の等角図である。上述されたＴＳＶと類似して、図５Ａ−図５Ｃの相互接続構造は、ＮＴＥ材料を組み込むように構成することができる。図５Ａは、平行線５３２に配置された外部導電性材料５１５ａと平行線５３２の間の内部ＮＴＥ材料５１６ａとを含む、導電性トレース５３０ａを示す例である。図５Ｂは、正方形パターン５３３に配置された外部導電性材料５１５ｂと正方形５３３の中心内の内部ＮＴＥ材料５１６ｂとを有するコンタクトパッド５３０ｂの一例を示す。図５Ｃは、外部誘電体材料５１７（例えば酸化物）と、ビア５３０ｃとして構成された内部ＮＴＥ材料５１６ｃとを有する階層間誘電体５３５の一例である。上述されたＴＳＶとは異なり、ビア５３０ｃは、外部導電性材料を含まない。一実施形態においては、上昇した温度において、外部誘電体材料５１７が膨張するのと同一の比率でＮＴＥ材料５１６ｃが収縮するように（またはその逆のように）ＮＴＥ材料５１６ｃが構成される。
【００２４】
図１Ａ−図５を参照して上述された特徴を有する半導体デバイスのうちの任意の半導体デバイスは、無数のより大きいシステムおよび／またはより複雑なシステムのうちの任意のシステムに組み込むことができ、そのシステムの代表例は、図６に概略的に図示されたシステム６９０である。システム６９０は、プロセッサ６９２と、メモリ６９４（例えば、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリデバイスおよび／または他のメモリデバイス）と、入力／出力デバイス６９６と、および／または他のサブシステムもしくはコンポーネント６９８とを含むことができる。図１Ａ−図５Ｃを参照して上述された半導体アセンブリ、デバイスおよびデバイスパッケージは、図６に示された構成要素のうちの任意の構成要素に含むことができる。結果として生じるシステム６９０は、種々の広範囲の適切なコンピューティング、プロセシング、記憶、センシング、イメージングおよび／または他の機能のうちの任意の機能を実施するように構成することができる。したがって、システム６９０の代表例は、デスクトップコンピュータ、ラップトップコンピュータ、インターネット装置、ハンドヘルドデバイス（例えば、パームトップコンピュータ、ウェアラブルコンピュータ、携帯電話、パーソナルデジタルアシスタント、音楽プレイヤーなど）、タブレット、マルチプロセッサシステム、プロセッサベースまたはプログラマブル家電製品、ネットワークコンピュータおよびミニコンピュータを含むが、そのいずれにも限定されることはない。システム６９０のさらなる代表例は、照明、カメラ、自動車などを含む。これらの例および他の例に関して、システム６９０は、単一ユニットに収容することができるか、または、例えば、通信ネットワークを介して複数の相互接続されたユニットにわたって分散することができる。システム６９０のコンポーネントは、したがって、ローカルメモリ記憶デバイスおよび／またはリモートメモリ記憶デバイス、あらゆる種類の適切なコンピュータ可読媒体を含むことができる。
【００２５】
前述から、本技術の特定の実施形態が例示として本明細書に記述されてきたが、種々の改変が本開示から逸脱することなく行われてもよいことを理解されたい。種々の実施形態においては、上述された相互接続は、形状、寸法、数および他の特徴が変化することができる。例えば、間隙または空隙がＴＳＶ１００（図１）の中心内に組み込まれる（または自然に生じる）ようにＮＴＥ材料１１６（図１）を形成することができる。また、幾つかの実施形態においては、ＮＴＥ材料１１６は、導電性材料１１５（図１）を被覆するかまたはカプセル化するように、堆積することができる。例えば、幾つかの実施形態においては、導電性材料１１５は、ＴＳＶ１００の内部部分を形成することができ、ＮＴＥ材料１１６は、キャッピング材料として使用することができる。さらに、特定の実施形態の文脈内で記述された開示のある態様は、他の実施形態においては組み合わせられてもよいし、排除されてもよい。さらに、ある実施形態に関連する利点はその実施形態の文脈において記述されてきたが、他の実施形態もまたこのような利点を示すことができる。本開示の範囲内にあるために、全ての実施形態が、必ずしもこのような利点を示す必要はない。したがって、本開示と関連技術は、本明細書に明確に図示されていない、または記述されていない他の実施形態も包含することができる。
【図１Ｂ】
2016527731.tif 000007
【図１Ｃ】
2016527731.tif 000008
【図２Ａ】
2016527731.tif 000009
【図２Ｂ】
2016527731.tif 000010
【図２Ｃ】
2016527731.tif 000011
【図３Ａ】
2016527731.tif 000012
【図３Ｂ】
2016527731.tif 000013
【図３Ｃ】
2016527731.tif 000014
【図３Ｄ】
2016527731.tif 000015
【図３Ｅ】
2016527731.tif 000016
【図４Ａ】
2016527731.tif 000017
【図４Ｂ】
2016527731.tif 000018
【図５Ａ】
2016527731.tif 000019
【図５Ｂ】
2016527731.tif 000020
【図５Ｃ】
2016527731.tif 000021
【図１Ａ】
2016527731.tif 000022
【図６】
2016527731.tif 000023
【手続補正書】
【提出日】平成28年4月1日(2016.4.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
図１Ｃには見えていないが、導電性材料１１５は、垂直方向（即ち、ページの平面内）に膨張することができ、ＮＴＥ材料１１６は、第一の側面１１３ａと第二の側面１１３ｂ（図１Ａ）との間に垂直方向に収縮することができる。一般的には、垂直方向における膨張／収縮は、上述されたような典型的な（基板の）クラックや従来の横方向の膨張／収縮に関連する他の種の損傷を引き起こすことがない。幾つかの実施形態においては、垂直方向における膨張／収縮は、ＴＳＶ１１０のいずれかの端部で（横方向における膨張／収縮により生成されるオープンスペースと類似した）オープンスペースを生成することができる。  
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
図３Ｃは、ＮＴＥ材料３１６が導電性材料３１５上に堆積された後の半導体デバイス１００を示す。ＮＴＥ材料３１６は、例えば、化学蒸着または他の適切な技術を使用して堆積することができる。上述されたように、ＮＴＥ材料３１６は、タングステン酸ジルコニウムなどの金属酸化物を含むことができる。別の適切なＮＴＥ材料は、ＺｒＶ２Ｏ７を含むことができる。他の実施形態においては、適切なＮＴＥ材料は、‘Ａ’‘Ｍ’２Ｏ８族の化合物のメンバーおよび／または‘Ａ’２（‘Ｍ’Ｏ４）３族の化合物のメンバーを含むことができ、ここで‘Ａ’はジルコニウムまたはハフニウムを含み、‘Ｍ’はモリブデンまたはタングステンを含む可能性がある。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
前述から、本技術の特定の実施形態が例示として本明細書に記述されてきたが、種々の改変が本開示から逸脱することなく行われてもよいことを理解されたい。種々の実施形態においては、上述された相互接続は、形状、寸法、数および他の特徴が変化する可能性がある。例えば、間隙または空隙がＴＳＶ１１０（図１）の中心内に組み込まれる（または自然に生じる）ようにＮＴＥ材料１１６（図１）を形成することができる。また、幾つかの実施形態においては、ＮＴＥ材料１１６は、導電性材料１１５（図１）を被覆するかまたはカプセル化するように、堆積することができる。例えば、幾つかの実施形態においては、導電性材料１１５は、ＴＳＶ１１０の内部部分を形成することができ、ＮＴＥ材料１１６は、キャッピング材料として使用することができる。さらに、特定の実施形態の文脈内で記述された開示のある態様は、他の実施形態においては組み合わせられてもよいし、排除されてもよい。さらに、ある実施形態に関連する利点はその実施形態の文脈において記述されてきたが、他の実施形態もまたこのような利点を示す可能性がある。本開示の範囲内にあるために、全ての実施形態が、必ずしもこのような利点を示す必要はない。したがって、本開示と関連技術は、本明細書に明確に図示されていない、または記述されていない他の実施形態も包含することができる。
【国際調査報告】
2016527731.tif 000024
2016527731.tif 000025