(57)【要約】  動的にその役割を変化することができるスイッチングクロスネットワークが開示される。ユニバーサル素子は、電子光学チップ上のマトリクス形状のＶＣＳＥＬ及びマトリクス形状の光ダイオードを含む。マトリクス形状のＶＣＳＥＬは第１のセットの光学リンクを介してデータを送信し、マトリクス形状の光ダイオードは第２のセットの光学リンクを介してデータを受信する。ユニバーサル素子はまた、電子リンクを介してデータを送受信する。フォールデッドクロスネットワークにおいて、ユニバーサル素子は、エクスパンダ、アグリゲータ、もしくはトランジティブスイッチとして機能することができる。エクスパンダもしくはアグリゲータとして、ユニバーサル素子はイングレスリンクとしてその光学リンクを使用し、エグレスリンクとしてその電子リンクを使用する。ユニバーサル素子を使用すれば、分離したスイッチング素子なしにネットワークを構築することが可能となる。
2016516311.tif 000002
【特許請求の範囲】
【請求項１】
ネットワーク素子間にスイッチングを提供するためのシステムであって、
プリント回路基板（ＰＣＢ）と、
上記ＰＣＢ上に配置された第１の電子光学チップ及び第２の電子光学チップと、
上記第１の電子光学チップ上の第１のマトリクス形状の光ダイオード及び第１のマトリクス形状のＶＣＳＥＬと、
上記第２の電子光学チップ上の第２のマトリクス形状の光ダイオード及び第２のマトリクス形状のＶＣＳＥＬと、
上記第１のマトリクス形状の光ダイオードを上記第２のマトリクス形状のＶＣＳＥＬに接続する複数の第１の光学リンクと、
上記第２のマトリクス形状の光ダイオードを上記第１のマトリクス形状のＶＣＳＥＬに接続する複数の第２の光学リンクとを備え、
上記第１のマトリクス形状の光ダイオードはまた、複数の第３の光学リンクを介して、光学データを受信するように構成され、
上記第２のマトリクス形状の光ダイオードはまた、複数の第４の光学リンクを介して、光学データを受信するように構成され、
上記第１のマトリクス形状のＶＣＳＥＬはまた、複数の第５の光学リンクを介して、光学データを送信するように構成され、
上記第２のマトリクス形状のＶＣＳＥＬはまた、複数の第６の光学リンクを介して、光学データを送信するように構成されるシステム。
【請求項２】
上記第１の電子光学チップを上記第２の電子光学チップに接続する複数の電子リンクをさらに備えた請求項１記載のシステム。
【請求項３】
上記電子リンクは双方向性である請求項２記載のシステム。
【請求項４】
上記電子リンクは単一方向性である請求項２記載のシステム。
【請求項５】
上記電子リンクは電子回路の複数のＳｅｒＤｅｓを含む請求項２記載のシステム。
【請求項６】
上記複数の第１の光学リンクにおける光学リンクの数に電子リンクの数を加えた値は、上記複数の第３の光学リンクにおける光学リンクの数に等しい請求項２記載のシステム。
【請求項７】
上記複数の第２の光学リンクにおける光学リンクの数に電子リンクの数を加えた値は、上記複数の第４の光学リンクにおける光学リンクの数に等しい請求項２記載のシステム。
【請求項８】
電子光学スイッチを製造する方法であって、
プリント回路基板（ＰＣＢ）上に第１の電子光学チップ及び第２の電子光学チップを提供するステップを含み、上記各電子光学チップはマトリクス形状の光ダイオード及びマトリクス形状のＶＣＳＥＬを備え、
上記方法は、
複数の第２の光学リンクを介して、上記第１の電子光学チップの上記マトリクス形状の光ダイオードを上記第２の電子光学チップの上記マトリクス形状のＶＣＳＥＬに接続するステップと、
上記第１のマトリクス形状の光ダイオードをまた複数の第３の光学リンクを介して光学データを受信するように構成するステップと、
上記第２のマトリクス形状の光ダイオードをまた複数の第４の光学リンクを介して光学データを受信するように構成するステップと、
上記第１のマトリクス形状のＶＣＳＥＬをまた複数の第５の光学リンクを介して光学データを送信するように構成するステップと、
上記第２のマトリクス形状のＶＣＳＥＬをまた複数の第６の光学リンクを介して光学データを送信するように構成するステップとを含む方法。
【請求項９】
上記第１の電子光学チップ及び上記第２の電子光学チップを複数の電子リンクに接続するステップをさらに含む請求項８記載の方法。
【請求項１０】
上記電子リンクは双方向性である請求項９記載の方法。
【請求項１１】
上記電子リンクは単一方向性である請求項９記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示はクロスネットワークにおけるスイッチングの分野に関し、特に、本開示は種々のステージに対してその役割を動的に変化することができるユニバーサル素子に関する。
【背景技術】
【０００２】
クロス及びフォールデッドクロスのパケットスイッチングネットワークのアーキテクチャが高性能なコンピューティングクラスタ及び高い拡張性を有するルータにおいて広く使用される。最もシンプルで完全なクロスアーキテクチャは３ステージ（段）のスイッチング及び３つのタイプのスイッチングファブリックを必要とする。フォールデッドクロスに対して、最もシンプルな形態は３ステージで２タイプのファブリックを使用する。
【０００３】
通常、３ステージクロスネットワークは３つの異なるパラメータｎ，ｋ，及びｍを用いて説明される。ここで、ｎは各ステージ１及びステージ３ごとのエグレスリンク数であり、ｋはステージ２のノード数であり、ｍはステージ１もしくはステージ３のノード数である。第１のイングレスリンクのセットはステージ１のそれぞれのノードをステージ２のそれぞれのノードに接続し、第２のイングレスリンクのセットはステージ２のそれぞれのノードをステージ３のそれぞれのノードに接続する。接続性のために、ステージ２のノード数ｋはイングレスリンク数に等しく、ステージ１もしくはステージ３のノード数はステージ２のそれぞれのノード当たりのイングレスリンク数に等しい。ネットワークの大きさ、すなわちエグレスリンクの全体の数はＮ＝ｎ×ｍ個である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
クロスネットワークはＥ＝ｋ／ｎの拡張係数を有する。拡張係数はネットワークにおけるデータフローの尺度である。典型的には、ｍ≧２ｎ−１のとき、クロスネットワークはブロッキングすることができない。このノンブロッキングの特性はバーストトラフィック及びマルチキャストパケットのフラクションから構成されるトラフィックを有するネットワークに対して重大である。
【０００５】
高性能スイッチング素子のために「オンチップ」の解決法を発展させることと、チップ上にすべての構成要素を配置することとは、多くの物理的な制限を受ける。低容量を有するスイッチングファブリックを使用するとき、素子の数は素子間の距離及び相互接続の複雑性を増加させるので、その制限は高ビットレートの電子回路の複数のシリアライザ／デシリアライザ（ＳｅｒＤｅｓ）に対する本質的な電力消費やフォームファクタの制限を含む。低容量スイッチを有するクロスネットワークはより多くのステージひいてはチップ上に配置されるより多くのスイッチング素子及び物理的なコネクタを必要とする。
【課題を解決するための手段】
【０００６】
動的に変化できるスイッチングクロスネットワークユニバーサル素子が提供される。ユニバーサル素子は、電子光学チップ上のマトリクス形状のＶＣＳＥＬ及びマトリクス形状の光ダイオードを含む。マトリクス形状のＶＣＳＥＬは、第１の光学リンクのセットを介してデータを送信し、マトリクス形状の光ダイオードは第２の光学リンクのセットを介してデータを受信する。ユニバーサル素子はまた、電子リンクを介してデータを送受信する。フォールデッドクロスネットワークにおいて、ユニバーサル素子はエクスパンダ、アグリゲータ、もしくはトランジティブスイッチとして機能することができる。エクスパンダもしくはアグリゲータとして、ユニバーサル素子はイングレスリンクとしてその光学リンクを使用し、エグレスリンクとしてその電子リンクを使用してもよい。このユニバーサル素子を使用すれば、分離したスイッチング素子なしにネットワークを構築することが可能となる。
【０００７】
本開示の態様では、ネットワーク素子間のスイッチングを提供するためのシステムは、プリント回路基板（ＰＣＢ）及び当該ＰＣＢ上に配置される第１の電子光学チップ及び第２の電子光学チップを含む。システムはまた、第１の電子光学チップ上の第１のマトリクス形状の光ダイオード及び第１のマトリクス形状のＶＣＳＥＬを含む。システムはさらに、第２の電子光学チップ上の第２のマトリクス形状の光ダイオード及び第２のマトリクス形状のＶＣＳＥＬを含む。また、システムは第１のマトリクス形状の光ダイオードを第２のマトリクス形状のＶＣＳＥＬに接続する複数の第１の光学リンクと、第２のマトリクス形状の光ダイオードを第１のマトリクス形状のＶＣＳＥＬに接続する複数の第２の光学リンクとを含む。第１のマトリクス形状の光ダイオードはまた、複数の第３の光学リンクを介して光学データを受信するように構成され、第２のマトリクス形状の光ダイオードはまた、複数の第４の光学リンクを介して光学データを受信するように構成される。さらにまた、第１のマトリクス形状のＶＣＳＥＬはまた、複数の第５の光学リンクを介して光学データを送信するように構成され、第２のマトリクス形状のＶＣＳＥＬはまた、第６の光学リンクを介して光学データを送信するように構成される。
【０００８】
さらなる特徴が本開示の態様において現れるかもしれない。例えば、システムは第１の電子光学チップを第２の電子光学チップに接続する複数の電子リンクを含んでもよい。電子リンクは双方向性であってもよいし、もしくは単一方向性であってもよい。電子リンクは電子回路の複数のＳｅｒＤｅｓであってもよい。複数の第１の光学リンクにおける光学リンク数に電子リンク数を加えた値は、第３の光学リンクにおける光学リンク数に等しくてもよい。複数の第２の光学リンクにおける光学リンク数に電子リンク数を加えた値は、複数の第３の光学リンクにおける光学リンク数に等しくてもよい。
【０００９】
本開示のもう１つの態様では、電子光学スイッチを製造する方法は、プリント回路基板（ＰＣＢ）上に第１の電子光学チップ及び第２の電子光学チップを供給するステップを含み、各電子光学チップはマトリクス形状の光ダイオード及びマトリクス形状のＶＣＳＥＬを備える。方法はまた、複数の第１の光学リンクを介して第１の電子光学チップのマトリクス形状の光ダイオードを第２の電子光学チップのマトリクス形状のＶＣＳＥＬに接続するステップと、複数の第２の光学リンクを介して第２の電子光学チップのマトリクス形状の光ダイオードを第１の電子光学チップのマトリクス形状のＶＣＳＥＬに接続するステップとを含む。第１のマトリクス形状の光ダイオードはまた、複数の第３の光学リンクを介して光学データを受信するように構成され、第２のマトリクス形状の光ダイオードはまた、複数の第４の光学リンクを介して光学データを受信するように構成される。またさらに、第１のマトリクス形状のＶＣＳＥＬはまた、複数の第５の光学リンクを介して光学データを送信するように構成され、第２のマトリクス形状のＶＣＳＥＬはまた、複数の第６の光学リンクを介して光学データを送信するように構成される。
【図面の簡単な説明】
【００１０】
【図１Ａ】クロスネットワークを示す。
【図１Ｂ】フォールデッドクロスネットワークを示す。
【図２】本開示の態様に係る、クロスネットワークもしくはフォールデッドクロスネットワークのステージ１＋３で使用されるユニバーサルスイッチング素子を示す。
【図３】本開示の態様に係る、クロスネットワークもしくはフォールデッドクロスネットワークのステージ２で使用されるユニバーサルスイッチング素子を示す。
【図４】本開示の態様に係る、クロスネットワークの複数のステージにおいてユニバーサルスイッチング素子を使用する負荷バランシングネットワークを示す。
【発明を実施するための形態】
【００１１】
本開示の態様によれば、スイッチングクロスネットワークユニバーサル素子が開示される。ユニバーサル素子はエクスパンダ、アグリゲータ、及びトランジティブスイッチへと動的に変化することができる。この素子はすべての３つの役割を担うことができるので、３つの分離した役割のための分離したスイッチング素子なしにクロックネットワークを構築することが可能となる。
【００１２】
クロスネットワーク及びフォールデッドクロスネットワーク．
図１Ａは標準的な全体のクロスネットワークを示す。図１Ａでは、クロックネットワーク１０１は簡単な３つのステージの（１６×１６）個のクロススイッチングネットワークである。クロスネットワーク１０１はスイッチング素子１１１，１１２及び１１３を含む。スイッチング素子１１１はステージ１の素子、すなわち４ラインの入力から６ラインの出力までトラフィックを拡張するエクスパンダである。４ラインの入力はエグレスリンク１０１を通過してスイッチング素子１１１に入力する。イングレスリンク１０３はスイッチング素子１１１の出力パケットを各スイッチング素子１１２に転送する。スイッチング素子１１２は（４×４）個のトランジティブスイッチ、すなわちステージ２のスイッチである。イングレスリンク１０４はスイッチング素子１１２の出力を各スイッチング素子１１３に転送する。スイッチング素子１１３はステージ３の素子、すなわちアグリゲータである。スイッチング素子１１３は６個のステージ２のスイッチから４ラインの出力へとデータをアグリゲートする。４ラインの出力はエグレスリンク１０２を通過してスイッチング素子１１３から出力する。
【００１３】
図１Ｂは図１Ａで示された標準的なクロスネットワークと同一の設定を有するフォールデッドクロスネットワークを示す。フォールデッドクロスネットワーク１０２では、スイッチング素子１１４により例示されるように、ステージ１及び３の素子はステージ１＋３のスイッチ内に集約される。エグレスリンク１０５を介して、データのパケットはパケットが拡張される素子１１４に入力する。イングレスリンク１０６はパケットを素子１１２に転送しアグリゲーションのために素子１１４に戻す。出力パケットはエグレスリンク１０５を通過してスイッチングユニット１１４から出力する。クロスネットワークの大きさは、すべてのステージ１＋３のスイッチに対するエグレスリンク数（Ｎ＝ｎ×ｍ）に等しい、全体の終端ノード数により決定される。
【００１４】
スイッチングクロスネットワークユニバーサル素子．
本開示の実施形態によれば、ユニバーサル素子は、電子光学チップと、当該電子光学チップ上の２次元のマトリクス形状の面発光レーザ（ＶＣＳＥＬ）及び光ダイオードとを含む。図２はマトリクス形状のＶＣＳＥＬ２１５とマトリクス形状の光ダイオード２１６とを含むユニバーサル素子２００を示す。ユニバーサル素子２００はＬｅの電子リンク２１７とＬｏの光学リンク２２３及び２２４とを含む。光ダイオード２１６は光学リンク２２３を介してデータを受信し、ＶＣＳＥＬ２１５は光学リンク２２４を介してデータを送信する。
【００１５】
スイッチングクロスネットワークユニバーサル素子：ステージ１＋３スイッチ．
ユニバーサル素子２００がステージ１＋３のスイッチとして使用されるとき、電子リンク２１７はユニバーサル素子２００を外部ノード２１８に接続する。従って、電子リンク２１７はエグレスリンクとして機能する。光学リンク２２３及び２２４は、ユニバーサル素子２００を他のユニバーサル素子に接続し、それ故にイングレスリンクとして機能する。リンク２１７は、電子回路の複数のシリアライザ／デシリアライザ（ＳｅｒＤｅｓ）とすることができる。ノード２１８は、例えば、終端ノード、ネットワークプロセッサ、ラインカードの周辺インターフェースもしくはラインカード上に配置された他の素子であってもよい。
【００１６】
いくつかの実施形態では、電子リンク２１７はユニバーサル素子２００と終端ノード２１８との間で使用される。その理由は、電子リンクは１０ｃｍ未満の距離に対して効果的であるからである。そのような距離では、複数のＳｅｒＤｅｓは、信号を再び発生させることなしに、〜５−３０Ｇｂ／ｓのビットレートを有するトラフィックを提供することができる。電子リンク数は、主にスイッチング素子のフォームファクタにより制限される。ユニバーサル素子上の電子回路の複数のＳｅｒＤｅｓのアグリゲートされた帯域幅は約〜０．１−１Ｔｂ／ｓであってもよい。
【００１７】
これに対して、いくつかの実施形態では、光学リンクは〜１０−３０Ｇｂ／ｓのビットレートで動作することができる。光学リンクは１００ｍ−２００ｍの間の距離に対して低いビットエラーレート（ＢＥＲ）を有する。低いＢＥＲのために、光学リンクは長距離に対して信号の再生成を必要としない。結果的に、効率的な長距離接続は光学リンクを用いてなされる。例えば、光学リンクは大きいデータセンター及びスケーラブルなコアルータにおける接続性もしくは建物内の個々のブロック間の接続性を提供することができる。個々のブロックは、例えば１００ｍ−２００ｍの距離内のローカルサブネットワークの個々のサーバ及びＬＡＮゲートウェイとすることができる。いくつかの実施形態では、約１００−１０００個の光学リンクは単一のユニバーサル素子に対する接続性を提供することができる。その理由は、ＶＣＳＥＬ及び光ダイオードのピッチは上限が約１００−２５０μｍにより制限される。結果として、光学リンクのアグリゲートされたビットレートは約１−１０Ｔｂ／ｓであってもよい。
【００１８】
いくつかの実施形態では、光学イングレスリンクの帯域幅は電子エグレスリンクの帯域幅の約１０倍である。従って、もしすべての電子リンク及び光学リンクが使用されれば、拡張係数は約１０であってもよい。
【００１９】
いくつかの実施形態では、ユニバーサル素子２００における各入出力の接続は、同一の容量ｆＧｂ／ｓのＬｏの光学リンク及びＬｅの電子リンクを介してなされる。各入出力の接続に対して、Ｌｅの電子リンクはｎ個のエグレスリンクとして使用され、Ｌｏの光学リンクはｋ個のイングレスリンクとして使用される。ノンブロッキングに対して、ｋ＞２ｎとなるようにネットワークが形成される。結果的に、統合化されたユニバーサル素子２００を有するラインカードは（ｎ×ｋ）個のスイッチング容量を有するステージ１＋３のスイッチに対応する。
【００２０】
スイッチングクロスネットワークユニバーサル素子：ステージ２のスイッチ．
ユニバーサル素子２００はまた、ステージ２のスイッチとして使用される。一実施形態では、Ｌｏの光学リンク２１８はユニバーサル素子２００をステージ１＋３のスイッチとして機能する他のユニバーサル素子に接続するように使用される。長距離接続における非効率性のために、ステージ１＋３のスイッチは、ステージ２のスイッチに接続するために光学リンク２１８を使用する。従って、ステージ２のスイッチはイングレスリンクとして電子リンク２１７を使用しなくてもよい。しかしながら、もし光学電子及び電子光学トランデューサが使用されれば、Ｌｅの電子リンクが使用される。トランデューサは電子データを光学データに変換するかもしくは光学データを電子データに変換する。これにより、ステージ１＋３のスイッチの光学リンクと、ステージ２のスイッチの電子リンクとの間の接続を可能とする。
【００２１】
スイッチングクロスネットワークユニバーサル素子：コンポジットブロック．
いくつかの実施形態では、２つのユニバーサル素子が１つのスイッチとして使用され、２つのユニバーサル素子の光学及び電子の両方の素子が十分に利用される。図３は１つのプリント回路基板３００上に配置される２つのユニバーサル素子３０１及び３０２を示す。２つのユニバーサル素子が存在するので、各入出力に対する利用可能なリンクの全体の数は２Ｌｅ＋２Ｌｏである。内部的に及び外部的に均等な接続数を提供するために、（Ｌｅ＋Ｌｏ）の数のリンクがＰＣＢ内の接続のために確保され、他の（Ｌｅ＋Ｌｏ）の数のリンクが外部接続のために確保される。
【００２２】
図３では、電子リンク３２２は内部接続を提供する（すなわち、ユニバーサル素子３０１及び３０２間の接続）。その理由は、ユニバーサル素子は同一のプリント回路基板３００上に配置され、ユニバーサル素子間の距離が小さいからである。次に、各入出力に対する外部接続が（Ｌｏ＋Ｌｅ）の数の光学リンクを介してなされる。外部接続の半分はユニバーサル素子３０１を用いてなされ、他の半分はユニバーサル素子３０２を用いてなされる。従って、各ユニバーサル素子は約（Ｌｏ＋Ｌｅ）／２個の入力光学リンク３２３と、同一の数の出力光学リンク３２４とを有する。
【００２３】
さて、（２×Ｌｅ）の数の電子リンク３２２及び（Ｌｏ−Ｌｅ）の数の光学リンク３２１が内部で使用される。ユニバーサル素子３０１に対する入力リンクがユニバーサルリンク３０２に対する出力リンクであり逆もまた同様であるので、各方向に対して、Ｌｅ個の電子リンク３２２及び（Ｌｏ−Ｌｅ）／２個の光学リンク３２１はユニバーサル素子３０１及び３０２間の内部接続を提供する。
【００２４】
（Ｌｅ＋Ｌｏ）個の外部接続が存在する。従って、２つのユニバーサル素子３０１及び３０２を有するプリント回路基板３００は（ｍ×ｍ）個の１つのトランジティブスイッチとして機能する。ここで、ｍ＝Ｌｅ＋Ｌｏである。
【００２５】
２つのユニバーサル素子のコンポジットブロックを使用するために、すべての利用可能なステージ１＋３のスイッチは２つのグループに分割される。ステージ１＋３の第１のグループのスイッチからのデータは、リンク３２３ａを介してユニバーサル素子３０１の光ダイオードに入力し、ステージ１＋３の第２のグループのスイッチからのデータは、リンク３２３ｂを介してユニバーサル素子３０２の光ダイオードに入力する。リンク３２４ｂ及びリンク３２４ａを介して出力するデータは、ステージ１＋３の第１のグループのスイッチ及びステージ１＋３の第２のグループのスイッチにそれぞれ入力する。コンポジットブロックは（（Ｌｅ＋Ｌｏ）×（Ｌｅ＋Ｌｏ））個のスイッチング容量を提供する。
【００２６】
いくつかの実施形態では、コンポジットスイッチに対するルーティングは以下の方法により提供される。ステージ１＋３の第１のグループのスイッチからのデータはリンク３２３ａ，ユニバーサル素子３０１の電子光学チップ，及びリンク３２４ａを用いて第２のグループに送信される。光ダイオード３１６はリンク３２３ａからデータを受信し、電子光学チップ３０１はそのデータをＶＣＳＥＬ３１５に送信し、ＶＣＳＥＬ３１５はそのデータをステージ１＋３の第２のグループのスイッチにリンク３２４ａを介して送信する。同様に、第２のグループから第１のグループへのトラフィックだけがリンク３２３ｂ及び３２４ｂ，及びユニバーサル素子３０２の電子光学チップを使用する。
【００２７】
トラフィックがステージ１＋３の第１のグループのスイッチから第１のグループにおけるもう１つのスイッチへと流れるとき、トラフィックはリンク３２３ａ，ユニバーサル素子３０１，内部リンク３２１及び３２２，ユニバーサル素子３０２並びにリンク３２４ｂを介して流れる。ステージ１＋３の第２のグループにおけるスイッチから第２のグループにおけるもう１つのスイッチへのトラフィックは同様であるが反対方向にルーティングされる。
【００２８】
コンポジットブロックは２つのユニバーサル素子を用いて説明された。しかし、異なる数のユニバーサル素子を用いたコンポジットブロックの異なる形態が可能である。
【００２９】
フルメッシュネットワークでのスイッチングクロスネットワークユニバーサル素子．
提案されたユニバーサル素子は、ｌ個のノードのフルメッシュネットワークにおけるノードを接続することができる。イングレスリンク数はノード数ｌよりも１を減算した値である。すなわち、イングレスリンク数ｋ＝ｌ−１である。その理由は、（ｌ−１）個のイングレスリンクを用いて、各ノードは（ｌ−１）個の他のノードに接続するからである。ｎ個のエグレスリンクは各ノードをｎ個の対応する終端ノードに接続する。ｎ個のエグレスリンクとｋ個のイングレスリンクとを有するフルメッシュネットワークに対して、ネットワークの大きさはＮ＝ｎ×ｌ＝ｎ×（ｋ＋１）である。また、フルメッシュネットワークでは、ステージ１＋３のスイッチの数はステージ２のスイッチの数に等しい。すなわち、ｍ＝ｋである。その理由は、すべてのノードは１つのステージ１＋３のスイッチと１つのステージ２のスイッチとを含むからである。
【００３０】
内部のネットワークルーティングプロトコルはパケットが２つ以上のホップを有するその目的地に到達することを可能とさせてもよい。マルチホップ転送機構では、すべてのノードは到来するトラフィックの目的地を決定する必要がある。もしパケットの目的地は受信ノードであれば、受信ノードはステージ３のスイッチ、すなわちアグリゲータとして機能する。もし目的地がもう１つのノードであれば、受信ノードはパケットをその目的地ノードに送信し、ステージ２のスイッチとして機能する。内部ネットワークルーティングプロトコルはまた、出力光学リンク間の電子インターフェースを介してトラフィックの一様な分布を提供してもよい。
【００３１】
図４はｎ＝３及びｋ＝７を有するフルメッシュネットワークのサンプル実施形態を示す。３つのエグレスリンクが存在し、３つの終端ノード４１８のそれぞれからノード４１０−４１７へを１つのエグレスリンクとするので、ｎ＝３となる。ネットワークにおいて全部で８個のノードが存在するので、イングレスリンク数は７となる。ノード４１０−４１７のそれぞれはそのスイッチとしてユニバーサル素子を使用する。電子リンクはユニバーサル素子を終端ノードに接続し、光学リンクは複数のノードのユニバーサル素子を接続する。
【００３２】
厳格な意味において、このサンプル実施形態はクロスネットワークでない。いつものクロスネットワークでは、ステージ１＋３のスイッチは相互に接続されず、ステージ２のスイッチは終端ノードに接続されない。このネットワークでは、ステージ１＋３のスイッチ及びステージ２のスイッチは、１つのユニバーサル素子内に統合される。換言すれば、標準的な３ステージのクロスネットワークとは異なり、クロスネットワーク４００は、第１の接続するトランジティブスイッチなしに、エクスパンダ及びアグリゲータを接続するリンクを利用する。従って、一連の終端ノードに接続するスイッチはもう１つの一連の終端ノードに接続するもう１つのスイッチに直接的に接続される。スイッチはｋ個の他のスイッチに接続されるので、このネットワークの大きさはＮＭｅｓｈ＝ｎ×ｌ＝ｎ×（ｋ＋１）である。２つのステージ１＋３のスイッチ間の直接的な接続なしの典型的なクロスネットワークでは、任意の２つのスイッチ間に（ｋ−１）個の接続が存在する。従って、クロスネットワークの大きさはＮＣｌｏｓ＝ｎ×ｋである。
【００３３】
本開示のユニバーサル素子はステージ１，２もしくは３のスイッチとして動作することができる。ステージ１もしくは３のスイッチとして、ユニバーサル素子は（ｎ×ｋ）個のスイッチング容量を提供する。ステージ２のスイッチとして、ユニバーサル素子は（ｋ×ｋ）個のスイッチング容量を提供する。
【００３４】
イングレスリンク４３２及びエグレスリンク４３１を含むすべてのリンクは、同一の帯域幅を有してもよい。このケースでは、任意の一対のユニバーサル素子間に３つのエグレスリンク及び１つの直接的なイングレスリンクが存在する。従って、エグレスリンク４３１に対して結合された帯域幅は、イングレスリンク４３２の帯域幅よりも３倍大きい。最大トラフィックに対して十分な帯域幅を提供するために、システムは終端ノード４１８からのデータを分割し、複数のイングレスリンク４３２を用いてそのデータを送信してもよい。複数のリンクを使用する１つの効率的な方法が中間ノードを用いて少なくとも２つのホップ転送を可能とさせることにより取得される。
【００３５】
ノード４１０とノード４１４との間のトラフィックは、ダイレクトリンクもしくはステージ２のクロススイッチとしてのノード４１１−４１３及び４１５−４１７を介して流れることができる。拡張係数ｋ／ｎを有するエクスパンダとして、ノード４１０はそのイングレスリンクの中でパケットを均等に分配する。次に、ノード４１１−４１３及び４１５−４１７はトランジティブスイッチとして機能し、パケットをノード４１４にリダイレクトする。もしイングレスリンクがｆＧｂ／ｓの帯域幅を持てば、ノード４１４はｋ個のイングレスリンクを使用して（ｋ×ｆ）Ｇｂ／ｓの最大の結合された帯域幅でパケットを受信することができる。アグリゲータとして、ノード４１４はそのイングレスリンクからトラフィックをアグリゲートし、それをその３つの終端ノード４１８ｂに送信する。
【００３６】
この開示を読む当業者からは自明であろうが、本開示は上述した特別に開示された形態以外の他の形態で具現化することができる。従って、上述した特定の実施形態は、例示的なものとして考慮されるべきであって、限定的に解釈されるべきではない。当業者は、ここで説明された特定の実施形態に対して多数の同等のものを認識するであろうし、もしくは日常の実験により確認することができる。上述した説明において含まれた例に限定されるのではなく、本発明の範囲は添付された特許請求の範囲及びその均等物において説明される。
【図１Ａ】
2016516311.tif 000003
【図１Ｂ】
2016516311.tif 000004
【図２】
2016516311.tif 000005
【図３】
2016516311.tif 000006
【図４】
2016516311.tif 000007
【国際調査報告】
2016516311.tif 000008