(57)【要約】オプトエレクトロニクス部品の製造方法は、オプトエレクトロニクス半導体チップ（１００）の上面にマスキング層（２００）を配置する形でオプトエレクトロニクス半導体チップ（１００）を形成するステップと、収容領域の側方境界となる壁（３２０）をキャリア（３００）の表面に配置する形でキャリア（３００）を形成するステップと、オプトエレクトロニクス半導体チップの下面がキャリアの表面に対向するよう、オプトエレクトロニクス半導体チップを収容領域に配置するステップと、収容領域内のオプトエレクトロニクス半導体チップを包囲する領域を、オプトエレクトロニクス半導体チップの上面とマスキング層の上面との間に位置する高さまで光反射材料で満たすステップと、光反射材料（４００）内に空きスペースを作るためにマスキング層を除去するステップと、空きスペース内に波長変換材料（５００）を導入するステップと、を含む。
2016523455.tif 000002
【特許請求の範囲】
【請求項１】
−  オプトエレクトロニクス半導体チップ（１００）の上面（１０１）にマスキング層（２００）を配置する形でオプトエレクトロニクス半導体チップ（１００）を形成するステップと、
−  収容領域（３３０）の側方境界となる壁（３２０）をキャリア（３００）の表面（３０１）に配置する形でキャリア（３００）を形成するステップと、
−  前記オプトエレクトロニクス半導体チップ（１００）の下面（１０２）が前記キャリア（３００）の前記表面（３０１）に対向するよう、前記オプトエレクトロニクス半導体チップ（１００）を前記収容領域（３３０）に配置するステップと、
−  前記収容領域（３３０）内の前記オプトエレクトロニクス半導体チップ（１００）を包囲する領域（３３５）を、前記オプトエレクトロニクス半導体チップ（１００）の前記上面（１０１）と前記マスキング層（２００）の上面（２０１）との間に位置する高さ（４１０）まで光反射材料（４００）で満たすステップと、
−  前記光反射材料（４００）内に空きスペース（２１０）を作るために前記マスキング層（２００）を除去するステップと、
−  前記空きスペース（２１０）内に波長変換材料（５００）を導入するステップと、を含む、オプトエレクトロニクス部品（１０）の製造方法。
【請求項２】
−  前記光反射材料（４００）と前記波長変換材料（５００）との上に光透過性ポッティング材（６００）を配置するさらなるステップを含む、請求項１に記載の方法。
【請求項３】
前記光透過性ポッティング材（６００）にシリコーンが含まれる、請求項２に記載の方法。
【請求項４】
前記光反射材料（４００）および/または前記波長変換材料（５００）にシリコーンが含まれる、請求項１〜３のいずれか一項に記載の方法。
【請求項５】
前記光反射材料（４００）にTiO2が含まれる、請求項１〜４のいずれか一項に記載の方法。
【請求項６】
前記収容領域（３３０）内の前記オプトエレクトロニクス半導体チップ（１００）を包囲する領域（３３５）が、非接触式分注により満たされる、請求項１〜５のいずれか一項に記載の方法。
【請求項７】
前記波長変換材料（５００）に、埋設された蛍光体が含まれる、請求項１〜６のいずれか一項に記載の方法。
【請求項８】
前記波長変換材料（５００）は、前記空きスペース（２１０）にニードル式分注により導入される、請求項１〜７のいずれか一項に記載の方法。
【請求項９】
前記マスキング層（２００）は溶解により除去される、請求項１〜８のいずれか一項に記載の方法。
【請求項１０】
前記オプトエレクトロニクス半導体チップ（１００）を形成するステップは、
−  複数のオプトエレクトロニクス半導体チップ（１００）を有するウェハ集合体（１５０）を形成するステップと、
−  前記ウェハ集合体（１５０）の上面にマスキング層（２００）を配置するステップと、
−  前記複数のオプトエレクトロニクス半導体チップ（１００）を個片化するステップと、を含む、請求項１〜９のいずれか一項に記載の方法。
【請求項１１】
前記マスキング層（２００）は、ポリビニルアセテートまたはフォトレジストを使用して作製される、請求項１０に記載の方法。
【請求項１２】
前記オプトエレクトロニクス半導体チップ（１００）は、前記下面（１０２）に第１の電気的接触領域（１１０）を配置する形で形成され、
前記キャリア（３００）は、前記収容領域（３３０）内の前記表面（３０１）に第１の電気的接触面（３１０）を配置する形で形成され、
前記収容領域（３３０）内に前記オプトエレクトロニクス半導体チップ（１００）を配置するときに、前記第１の電気的接触領域（１１０）は、前記第１の電気的接触面（３１０）に電気接続される、
請求項１〜１１のいずれか一項に記載の方法。
【請求項１３】
前記オプトエレクトロニクス半導体チップ（１００）は、前記上面（１０１）に第２の電気的接触領域を配置する形で形成され、
前記キャリア（３００）は、前記収容領域（３３０）内の前記表面（３０１）に第２の電気的接触面を配置する形で形成され、
前記第２の電気的接触領域内の前記マスキング層（２００）は除去され、
前記第２の接触領域は、前記第２の接触面にワイヤボンディングによって接続される、請求項１〜１２のいずれか一項に記載の方法。
【請求項１４】
前記キャリア（３００）は、前記表面（３０１）に複数の収容領域（３３０）を配置する形で形成され、
−  複数のオプトエレクトロニクス部品（１０）を得る目的で、前記キャリア（３００）を分割するさらなるステップを含む、請求項１〜１３のいずれか一項に記載の方法。
【請求項１５】
前記キャリア（３００）は、その前記表面（３０１）に配置されている前記壁（３２０）を貫いて延在している分割面（３４０）に沿って分割される、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特許請求項１に記載のオプトエレクトロニクス部品の製造方法に関する。
【背景技術】
【０００２】
発光ダイオードチップ（LEDチップ）を有する発光ダイオード部品等の、オプトエレクトロニクス半導体チップを有するオプトエレクトロニクス部品において、オプトエレクトロニクス半導体チップの放射線放出上面に波長変換要素を配置することが知られている。このような波長変換要素は、チップレベル変換器（CLC）とも称される。ここで波長変換要素は、それぞれ、オプトエレクトロニクス半導体チップにより放出される電磁放射線の波長を変換して、１つまたは複数の他の波長を有する可視光等の電磁放射線を発生させる目的で使用される。
【０００３】
そのような波長変換要素は、スタンピングされたセラミック薄層として作製されることが公知である。しかしながら、この方法は製造コストが高くつく。同様に、波長変換要素を、スクリーン印刷またはステンシル印刷により作製することも知られている。しかし、この方法で得られる波長変換要素では、外縁部が明瞭に画成されない。
【０００４】
オプトエレクトロニクス部品のオプトエレクトロニクス半導体チップを、オプトエレクトロニクス半導体チップの放射線放出上面、または放射線放出上面の上に配置されている波長変換要素の上面と面一である反射材料層に埋設することが知られている。このように埋設することにより、オプトエレクトロニクス部品の上面におけるより増大させた光束の放出が実現され得る。ただし、埋設に際しては、オプトエレクトロニクス部品に存在し得る波長変換要素の外縁部が明瞭に画成されていなくてはならない。
【発明の概要】
【０００５】
本発明の目的は、オプトエレクトロニクス部品の製造方法を提供することである。かかる目的は、請求項１の特徴を備える方法によって達成される。さまざまな発展形態が従属請求項において特定される。
【０００６】
オプトエレクトロニクス部品の製造方法は、オプトエレクトロニクス半導体チップの上面にマスキング層を配置する形でオプトエレクトロニクス半導体チップを形成するステップと、収容領域の側方境界となる壁をキャリアの表面に配置する形でキャリアを形成するステップと、オプトエレクトロニクス半導体チップの下面がキャリアの表面に対向するよう、オプトエレクトロニクス半導体チップを収容領域に配置するステップと、収容領域内のオプトエレクトロニクス半導体チップを包囲する領域を、オプトエレクトロニクス半導体チップの上面とマスキング層の上面との間に位置する高さまで光反射材料で満たすステップと、光反射材料内に空きスペースを作るためにマスキング層を除去するステップと、空きスペース内に波長変換材料を導入するステップと、を含む。
【０００７】
本方法には、光反射層に埋設されている波長変換要素を有するオプトエレクトロニクス部品の製造費が安価になるという利点がある。ここで波長変換要素は、波長変換材料によって形成される。光反射層は、光反射材料によって形成される。
【０００８】
波長変換要素のサイズが、本方法による製造時に、オプトエレクトロニクス半導体チップのサイズに自律的に最適に適合することは有利である。さらに、波長変換要素は、本方法によってオプトエレクトロニクス半導体チップの上で自律的に最適に調整される。
【０００９】
波長変換要素の厚さは、本方法において有利にマスキング層の厚さと、収容領域に注入された光反射材料の高さとによって柔軟に設定され得る。
【００１０】
波長変換材料によって形成された波長変換要素が、本方法において、明瞭に画成された外縁部を有する形で作製され、光反射材料に高精度で埋設されることは有利である。
【００１１】
本方法には、廃材が少ない、すなわち材料浪費が少ないため、本方法の実施費用が安価になるという特別な利点がある。
【００１２】
本方法によると、光反射材料と波長変換材料の選択における自由度が有利に大きい。本方法は、特に、シリコーン接着剤を使用せずに済むため、シリコーン接着剤の使用により生じる欠点を回避できるという利点がある。
【００１３】
本方法のさらなる利点は、本方法によって得られるオプトエレクトロニクス部品の色度点のコントロール、および、場合によっては行われる再調整が、すでに本方法の実行中に可能となることである。その結果、製造に起因する色度点の変動を有利に低減または回避できる。ここで、作製後のオプトエレクトロニクス部品に認められた色度点の逸脱は、例えば、空きスペースにさらなる波長変換材料を導入することによって補正可能である。
【００１４】
本方法の一実施形態では、本方法は、光反射材料と波長変換材料の上に光透過性ポッティング材を配置するさらなるステップを含む。光透過性ポッティング材が、本方法によって得られるオプトエレクトロニクス部品の機械的保護の役割を果たすことができるという利点がある。
【００１５】
本方法の一実施形態では、光透過性ポッティング材にシリコーンが含まれる。この場合、光透過性ポッティング材が低コストで得られ、容易に加工できるという利点がある。
【００１６】
本方法の一実施形態では、光反射材料および/または波長変換材料にシリコーンが含まれる。この場合、光反射材料および/または波長変換材料が低コストで得られ、容易に加工できるという利点がある。
【００１７】
本方法の一実施形態では、光反射材料にTiO2が含まれる。この結果、光反射材料が良好な光反射特性を呈するという利点がある。
【００１８】
本方法の一実施形態では、収容領域内のオプトエレクトロニクス半導体チップを包囲する領域は、非接触式分注（噴射法）により満たされる。この結果、本方法によって、収容領域に注入される光反射材料の量を非常に正確に分注できるようになるという利点がある。さらに、結果として収容領域を有利に高い空間精度で満たすことができる。
【００１９】
本方法の一実施形態では、波長変換材料は、埋設された蛍光体を含む。波長変換材料に埋設された蛍光体が、オプトエレクトロニクス半導体チップが放出する波長を有する電磁放射線を吸収して、その後、他の波長の電磁放射線を放出できるという利点がある。
【００２０】
本方法の一実施形態では、波長変換材料は、空きスペースにニードル式分注（ディスペンス法）により導入される。この結果、本方法によって、波長変換材料が正確に分注され、空間的に精密に位置合わせされて空きスペースに導入されることができるという利点がある。
【００２１】
本方法の一実施形態では、マスキング層は溶解により除去される。マスキング層は、例えば、マスキング層の事前露光後に、水や現像液を使用して溶解され得る。
【００２２】
必要であれば、マスキング層を溶解した後に、マスキング層の残留物を除去するための追加的洗浄ステップを行うことができる。追加的洗浄ステップには、例えば、プラズマ、N2、または圧縮空気の使用が含まれ得る。
【００２３】
本方法の一実施形態では、オプトエレクトロニクス半導体チップの形成は、複数のオプトエレクトロニクス半導体チップを有するウェハ集合体を形成するステップと、ウェハ集合体の上面にマスキング層を配置するステップと、これら複数のオプトエレクトロニクス半導体チップを個片化するステップと、を含む。この結果、オプトエレクトロニクス半導体チップの上面におけるマスキング層の配置が、低コストで、複数のオプトエレクトロニクス半導体チップに対して同時に行われるという利点がある。ウェハ集合体にマスキング層を設けることにより、マスキング層が高精度かつ横方向に均一に作製され得るという利点も提供される。
【００２４】
本方法の一実施形態では、マスキング層は、ポリビニルアセテート（PVA）またはフォトレジストを使用して作製される。この結果、マスキング層を設けることに加えて除去することも簡易化され得るという利点がある。
【００２５】
本方法の一実施形態では、オプトエレクトロニクス半導体チップは、下面に第１の電気的接触領域を配置する形で形成される。ここでキャリアは、収容領域内の表面に第１の電気的接触面を配置する形で形成される。収容領域内にオプトエレクトロニクス半導体チップを配置するときに、第１の電気的接触領域は、第１の電気的接触面に電気接続される。この場合、本方法によって得られるオプトエレクトロニクス部品のオプトエレクトロニクス半導体チップに、キャリアの第１の接触面を通じて電気的に接触できるという利点がある。ここで有利なことに、オプトエレクトロニクス半導体チップの第１の電気的接触領域とキャリアの第１の電気的接触面との電気接続の形成に、個別の工程を必要としない。したがって、本方法はとりわけ低コストで実行可能である。
【００２６】
本方法の一実施形態では、オプトエレクトロニクス半導体チップは、上面に第２の電気的接触領域を配置する形で形成される。ここでキャリアは、収容領域内の表面に第２の電気的接触面を配置する形で形成される。この場合、オプトエレクトロニクス半導体チップの第２の電気的接触領域においてマスキング層が除去される。収容領域にオプトエレクトロニクス半導体チップを配置した後、第２の接触領域は第２の接触面にワイヤボンディングによって接続される。ここで、本方法によって得られるオプトエレクトロニクス部品のオプトエレクトロニクス半導体チップに、キャリアの第２の電気的接触面を通じて電気的に接触できるという利点がある。
【００２７】
本方法の一実施形態では、キャリアは、キャリアの表面に複数の収容領域を配置する形で形成される。ここで、本方法は、複数のオプトエレクトロニクス部品を得る目的で、キャリアを分割するさらなるステップを含む。この結果、本方法によって複数のオプトエレクトロニクス部品を並行して作製できるという利点がある。それによって、オプトエレクトロニクス部品１個あたりの製造コストを有利に大幅に削減できる。
【００２８】
本方法の一実施形態では、キャリアは、キャリアの表面に配置されている壁を貫いて延在している分割面に沿って分割される。この場合、キャリアの上面に配置されている壁が、本方法によって得られるオプトエレクトロニクス部品のハウジングの一部になるという利点がある。
【００２９】
本発明の上述の性質、特徴、および利点、ならびに、これら性質、特徴、および利点を実現する方法が、図面と関連して詳細に説明される例示的実施形態の以下の記載と関連して、より明瞭かつ正確に理解される。以下はそれぞれ概略図である。
【図面の簡単な説明】
【００３０】
【図１】ウェハ集合体に配置されている複数のオプトエレクトロニクス半導体チップの断面図である。
【図２】上面にマスキング層が配置されている上記ウェハ集合体を示す図である。
【図３】上記ウェハ集合体を分解した後のオプトエレクトロニクス半導体チップを示す図である。
【図４】収容領域にオプトエレクトロニクス半導体チップが配置された状態のキャリアの断面図である。
【図５】上記収容領域に光反射材料を注入した後の上記キャリアの断面図である。
【図６】オプトエレクトロニクス半導体チップ上に配置されているマスキング層を除去した後の上記キャリアの断面図である。
【図７】上記マスキング層の除去により生じた空きスペースに波長変換材料を注入した後の上記キャリアの断面図である。
【図８】上記収容領域にポッティング材を注入した後の上記キャリアの断面図である。
【発明を実施するための形態】
【００３１】
図１は、複数のオプトエレクトロニクス半導体チップ１００を有するウェハ集合体１５０の概略断面図である。ウェハ集合体１５０は、オプトエレクトロニクス半導体チップ１００が、例えば行列状の二次元配列で、横方向に並置された平円板（ウェハ）として具現化されている。オプトエレクトロニクス半導体チップ１００はそれぞれ、上面１０１および上面１０１とは反対側に位置する下面１０２を有する。複数のオプトエレクトロニクス半導体チップ１００の上面１０１は共に、ウェハ集合体１５０の上面を形成する。複数のオプトエレクトロニクス半導体チップ１００の下面１０２は共に、ウェハ集合体１５０の下面を形成する。
【００３２】
オプトエレクトロニクス半導体チップ１００は、例えば、発光ダイオードチップ（LEDチップ）であり得る。オプトエレクトロニクス半導体チップ１００は、例えば、青色スペクトル領域の波長を有する電磁放射線（可視光）の放出を目的とした発光ダイオードチップであり得る。この場合、オプトエレクトロニクス半導体チップ１００の上面１０１は、オプトエレクトロニクス半導体チップ１００の動作中に電磁放射線を放出する、オプトエレクトロニクス半導体チップの放射線放出面となる。
【００３３】
図２は、時間的に図１の後の処理状態のウェハ集合体１５０のさらなる概略断面図である。オプトエレクトロニクス半導体チップ１００の上面１０１によって形成された、ウェハ集合体１５０の上面に、マスキング層２００が設けられている。マスキング層２００は、上面２０１および上面２０１とは反対側の下面２０２を有する。マスキング層２００の下面２０２は、ウェハ集合体１５０のオプトエレクトロニクス半導体チップ１００の上面１０１に接触している。
【００３４】
マスキング層２００には、例えば、ポリビニルアセテート（PVA）またはフォトレジストが含まれ得る。マスキング層２００は、例えば、回転塗布（スピンコーティング）、噴霧塗布、またはフォトレジスト膜の積層によって、ウェハ集合体１５０の上面に配置することができる。マスキング層２００は、フォトマスクを使用して、ウェハ集合体の上面に配置されてもよい。マスキング層２００の上面２０１と下面２０２との間の厚さは、ウェハ集合体１５０の全面にわたって可及的に一定であることが好ましく、例えば、数μｍから数ｍｍまでの間であり得る。
【００３５】
図３は、時間的に図２の後の処理状態のオプトエレクトロニクス半導体チップ１００の概略断面図である。オプトエレクトロニクス半導体チップ１００は、ウェハ集合体１５０を分割することによって個片化されている。ここでは、ウェハ集合体１５０の上面に配置されたマスキング層２００もまた分割されている。各オプトエレクトロニクス半導体チップ１００の上面１０１には、マスキング層２００の一部が配置されている。ここで、オプトエレクトロニクス半導体チップ１００の上面１０１に配置されているマスキング層２００の各部分は、それぞれ、オプトエレクトロニクス半導体チップ１００の上面１０１と実質的に同じ横方向寸法を有する。マスキング層２００の各部分の上面２０１と下面２０２の間に延在する側面は、各オプトエレクトロニクス半導体チップ１００の上面１０１に高精度で垂直に配向されている。
【００３６】
各オプトエレクトロニクス半導体チップ１００の下面１０２には、それぞれ第１の電気的接触領域１１０および第２の電気的接触領域１２０が形成され、これらの領域は、各オプトエレクトロニクス半導体チップ１００に電気的に接触するために使用される。オプトエレクトロニクス半導体チップ１００をフリップチップ等として具現化してもよい。
【００３７】
図４は、キャリア３００の概略断面図である。キャリア３００は、表面３０１を有する実質的に平たい円板として具現化されている。キャリア３００には、金属等の導電性材料が含まれる。キャリア３００は、リードフレームまたは梯子型フレームとも称され得る。
【００３８】
キャリア３００の表面３０１上には、収容領域３３０の側方周囲を囲む壁３２０が配置されている。壁３２０は、キャリア３００の表面３０１上に二次元格子を形成する。収容領域３３０内では、キャリア３００の表面３０１にそれぞれアクセス可能である。
【００３９】
キャリア３００の表面３０１は、横方向に例えば矩形または円板形状であり得る。キャリア３００の表面３０１における個々の収容領域３３０は、横方向に矩形を呈するのが好ましい。
【００４０】
キャリア３００は、各収容領域３３０内において、キャリア３００に埋設されたそれぞれ１つの絶縁体３１５によって、第１の導電部と第２の導電部に分割され、これらの導電部は、第１の電気的接触面３１０と第２の電気的接触面３１１を形成する。各収容領域３３０の第１の電気的接触面３１０と第２の電気的接触面３１１は、それぞれ相互に電気的に絶縁されている。絶縁体３１５の代わりに、キャリア３００内に、それぞれ１つの隙間を設けておいてもよい。
【００４１】
壁３２０には、例えば高充填されたエポキシ樹脂、高充填されたシリコーン、または他の高充填された材料が含まれ得る。壁３２０は、例えば移送成形（トランスファーモールディング）によって作製されたものでもよい。
【００４２】
各収容領域３３０内において、キャリア３００の表面３０１上に、オプトエレクトロニクス半導体チップ１００が配置されている。オプトエレクトロニクス半導体チップ１００は、それぞれ、その下面１０２がキャリア３００の表面３０１に対向し、この面に接触するように配置されている。
【００４３】
ここで、各オプトエレクトロニクス半導体チップ１００において、第１の電気的接触領域１１０は、各収容領域３３０内のキャリア３００の表面３０１にある第１の電気的接触面３１０に電気接続している。各オプトエレクトロニクス半導体チップ１００の第２の電気的接触領域１２０は、キャリア３００の表面３０１にある、各収容領域３３０の第２の電気的接触面３１１に電気接続している。
【００４４】
キャリア３００の収容領域３３０に配置されているオプトエレクトロニクス半導体チップ１００の上面１０１、および、オプトエレクトロニクス半導体チップ１００の上面１０１に配置されているマスキング層２００は、キャリア３００の表面３０１から離間させる。
【００４５】
キャリア３００の収容領域３３０は、その中に配置されているオプトエレクトロニクス半導体チップ１００の上面１０１より、それぞれ横方向の面積が大きい。オプトエレクトロニクス半導体チップ１００は、それぞれ収容領域３３０のほぼ中央に配置されているのが好ましい。その結果として、各オプトエレクトロニクス半導体チップ１００がそれぞれの収容領域３３０内において、収容領域３３０の周辺領域３３５に囲まれる。これによって、各オプトエレクトロニクス半導体チップ１００は、キャリア３００の表面３０１に平行な横方向において、各収容領域３３０の周囲を囲む壁３２０から離間している。
【００４６】
図５は、時間的に図４の後の処理状態の、収容領域３３０にオプトエレクトロニクス半導体チップ１００が配置された状態のキャリア３００のさらなる概略断面図である。キャリア３００の表面３０１にある収容領域３３０内のオプトエレクトロニクス半導体チップ１００を包囲する領域３３５内には、光反射材料４００が導入されている。
【００４７】
光反射材料４００は、例えば、非接触式分注（噴射法）により周辺領域３３５に導入されていてもよい。光反射材料４００には、内部に光反射粒子が埋設された、実質的に光透過性のマトリックス材料が含まれ得る。このマトリックス材料には、例えばシリコーンが含まれ得る。光反射材料４００の光反射粒子には、例えばTiO2が含まれ得る。
【００４８】
光反射材料４００は、収容領域３３０内のオプトエレクトロニクス半導体チップ１００を包囲する領域３３５内に、高さ４１０まで注入されている。高さ４１０は、キャリア３００の表面３０１から光反射材料４００の上縁部までの寸法に定められる。高さ４１０は、周辺領域３３５に注入される光反射材料４００が、各収容領域３３０に配置されているオプトエレクトロニクス半導体チップ１００の上面１０１にあるマスキング層２００の上面２０１と実質的に面一となるように選択されているのが好ましい。しかしながら、収容領域３３０内のオプトエレクトロニクス半導体チップ１００を包囲する領域３３５に注入される光反射材料４００の高さ４１０は、光反射材料４００の上縁部が、各収容領域３３０内において、各オプトエレクトロニクス半導体チップ１００のマスキング層２００の上面２０１よりいくらか下に配置されるように、幾分低めに選択されてもよい。しかし、いずれの場合も、高さ４１０は、オプトエレクトロニクス半導体チップ１００の上面１０１と下面１０２との間の厚さより大きい。オプトエレクトロニクス半導体チップ１００のマスキング層２００の上面２０１は、いずれの場合も、光反射材料４００に覆われないままである。
【００４９】
図６は、時間的に図５の後の処理状態の、収容領域３３０にオプトエレクトロニクス半導体チップ１００が配置された状態のキャリア３００のさらなる概略断面図である。オプトエレクトロニクス半導体チップ１００の上面１０１に配置されているマスキング層２００の断片は、除去されている。マスキング層２００の除去は、例えばマスキング層２００の溶解によって行ってもよい。この目的のために、例えば、水や現像液を使用してもよい。マスキング層２００は、予め露光しておいてもよい。
【００５０】
オプトエレクトロニクス半導体チップ１００の上面１０１に配置されているマスキング層２００の断片を除去することによって、オプトエレクトロニクス半導体チップ１００の上面１０１の上において、キャリア３００の収容領域３３０内に配置されている光反射材料４００の中に空きスペース２１０が生じる。この場合、各オプトエレクトロニクス半導体チップ１００の上面１０１の上にそれぞれ１つの空きスペース２１０が配置されている。各空きスペース２１０の位置と形状は、予め各領域内に配置されたマスキング層２００の断片の形状と位置に高精度で一致する。したがって、空きスペース２１０は、オプトエレクトロニクス半導体チップ１００の上面１０１に高精度で配置されている。各空きスペース２１０の周囲を囲む各光反射材料４００の縁部は、各空きスペース２１０の境界において明瞭に画成される。
【００５１】
図７は、時間的に図６の後の処理状態の、収容領域３３０にオプトエレクトロニクス半導体チップ１００が配置された状態のキャリア３００のさらなる概略断面図である。収容領域３３０内に配置されている光反射材料４００内の空きスペース２１０には、波長変換材料５００が導入されている。波長変換材料５００は空きスペース２１０に例えばニードル式分注（ディスペンス法）により導入することができる。各空きスペース２１０内に、これを実質的に完全に充填する量の波長変換材料５００が導入されている。
【００５２】
収容領域３００の光反射材料４００内にある空きスペース２１０に配置されている波長変換材料５００は、それぞれ、上面５０１と、上面５０１とは反対側の下面５０２を有する形で、ほぼ平たい薄層を形成する。ここで、波長変換材料５００の下面５０２は、各収容領域３３０内に配置されているオプトエレクトロニクス半導体チップ１００の上面１０１に配置されている。波長変換材料５００の上面５０１は、各収容領域３３０内に配置されている光反射材料４００の上面と実質的に面一である。したがって、各収容領域３３０内の波長変換材料５００の上面５０１と下面５０２との間の厚さは、各オプトエレクトロニクス半導体チップ１００の上面１０１に予め配置されたマスキング層２００の部分の厚さ、および、収容領域３３０内のオプトエレクトロニクス半導体チップ１００を囲む領域３３５に注入された光反射材料４００の高さ４１０から得られる。ただし、波長変換材料５００の上面５０１には、ある程度のメニスカスが形成される可能性がある。
【００５３】
波長変換材料５００によって形成された薄層は、空きスペース２１０によって予め設定され正確に画成された形状を有利に有する。波長変換材料５００によって形成された薄層は、特に、明瞭な外縁部を有することができる。
【００５４】
波長変換材料５００は、第１の波長を有する電磁放射線を吸収し、典型的にはより長い、他の波長の電磁放射線を放出するように具現化されている。したがって、波長変換材料５００は、電磁放射線の波長を変換するように具現化されている。波長変換材料５００は、特に、オプトエレクトロニクス半導体チップ１００により放出される電磁放射線の波長を変換するように具現化されている。波長変換材料５００は、例えば、オプトエレクトロニクス半導体チップ１００により放出される青色スペクトル領域の波長の光を白色光に変換するように具現化され得る。
【００５５】
波長変換材料５００には、実質的に光透過性のマトリックス材料、および、埋設された蛍光体が含まれ得る。このマトリックス材料には、例えばシリコーンが含まれ得る。波長変換材料５００の蛍光体は、例えば、有機蛍光体あるいは無機蛍光体であり得る。波長変換材料５００の蛍光体は、量子ドットを含んでもよい。
【００５６】
上記蛍光体は、波長変換材料５００のマトリックス材料内に空間的に均質に分布させて埋設され得る。しかし、上記蛍光体はまた、主にオプトエレクトロニクス半導体チップ１００の上面１０１の近くに配置されるように、波長変換材料５００内に沈降されていてもよい。この場合、波長変換材料５００の蛍光体は、オプトエレクトロニクス半導体チップ１００の放熱のために使用され得る。
【００５７】
図８は、時間的に図７の後の処理状態の、キャリア３００、および、収容領域３３０に配置されたオプトエレクトロニクス半導体チップ１００のさらなる概略断面図である。収容領域３３０内には、ポッティング材６００が配置されている。
【００５８】
ポッティング材６００は、キャリア３００の各収容領域３３０内において、波長変換材料５００の上面５０１、および、光反射材料４００の上面より上に配置されている。ポッティング材６００には、例えばシリコーンが含まれ得る。ポッティング材６００は、波長変換材料５００と光反射材料４００の機械的保護の役割を果たす。ポッティング材６００は、各収容領域３３０に配置されたオプトエレクトロニクス半導体チップ１００により放出され、各波長変換材料５００により変換された光のビーム整形を行うこともできる。しかし、ポッティング材６００を省いてもよい。
【００５９】
以下の処理工程において、キャリア３００は、複数のオプトエレクトロニクス部品１０を得る目的で、キャリア３００の表面３０１に垂直に配向され、かつ、壁３２０を貫いて延在している分割面３４０に沿って分割され得る。このようにして得られたオプトエレクトロニクス部品１０はすべて、収容領域３３０を有するキャリア３００の断片を有する。各オプトエレクトロニクス半導体チップ１００の収容領域３３０の側方は、壁３２０の断片によって仕切られる。各オプトエレクトロニクス部品１０の収容領域３３０内には、オプトエレクトロニクス半導体チップ１００が配置されている。波長変換材料５００により形成され、上面５０１と下面５０２を有する薄層が、オプトエレクトロニクス半導体チップ１００の上面１０１の上に配置されており、波長変換材料５００により形成された薄層の下面５０２が、オプトエレクトロニクス半導体チップ１００の上面１０１に当接している。オプトエレクトロニクス半導体チップ１００、および、波長変換材料５００により形成された薄層は共に、光反射材料４００により囲まれ、光反射材料４００は、収容領域３３０内のオプトエレクトロニクス半導体チップ１００と波長変換材料５００を囲む領域３３５を充填して、その上面は波長変換材料５００の上面５０１と実質的に面一となる。
【００６０】
ここまで、本発明について好ましい例示的な実施形態に基づいて詳細に説明してきたが、本発明は開示した例に制約されることはない。むしろ、当業者であれば、開示した例に基づき、本発明の保護範囲から逸脱することなく、他の変形形態を得ることができる。
【００６１】
本特許出願は、独国特許出願第１０２０１３２１２９２８．９号に基づく優先権を主張し、その開示内容は参照によって本明細書に援用される。
【符号の説明】
【００６２】
１０  オプトエレクトロニクス部品
１００  オプトエレクトロニクス半導体チップ
１０１  上面
１０２  下面
１１０  第１の電気的接触領域
１２０  第２の電気的接触領域
１５０  ウェハ集合体
２００  マスキング層
２０１  上面
２０２  下面
２１０  空きスペース
３００  キャリア
３０１  表面
３１０  第１の電気的接触面
３１１  第２の電気的接触面
３１５  絶縁体
３２０  壁
３３０  収容領域
３３５  周辺領域
３４０  分割面
４００  光反射材料
４１０  高さ
５００  波長変換材料
５０１  上面
５０２  下面
６００  ポッティング材
【図１】
2016523455.tif 000003
【図２】
2016523455.tif 000004
【図３】
2016523455.tif 000005
【図４】
2016523455.tif 000006
【図５】
2016523455.tif 000007
【図６】
2016523455.tif 000008
【図７】
2016523455.tif 000009
【図８】
2016523455.tif 000010
【国際調査報告】
2016523455.tif 000011
2016523455.tif 000012
2016523455.tif 000013
2016523455.tif 000014