(57)【要約】  窒化物高電圧デバイスおよびその製造方法であって、窒化物高電圧デバイスは、シリコン基板（１）と、シリコン基板上に位置する窒化物核形成層（２）と、窒化物核形成層上に位置する窒化物バッファ層（３）と、窒化物バッファ層上に位置する窒化物チャネル層（４）と、窒化物チャネル層に接触するソース（６）およびドレイン（７）、並びにソースとドレインとの間に位置するゲート（８）と、を含み、ゲートとドレインとの間の領域の下方における窒化物核形成層とシリコン基板との間には、１つまたは複数の局所的な空間分離領域（１１）が設けられている。ゲートとドレインとの間の窒化物エピタキシャル層の下方のシリコン基板の一部分を除去することにより、シリコン基板と、高電圧に耐えることが可能な窒化物エピタキシャル層とを分離し、シリコン基板によって引き起こすことが可能な縦方向の破壊を避け、高い破壊電圧に耐えることが可能なデバイスを実現する。
2016509756.tif 000002
【特許請求の範囲】
【請求項１】
窒化物高電圧デバイスであって、
シリコン基板と、
前記シリコン基板上に位置する窒化物核形成層と、
前記窒化物核形成層上に位置する窒化物バッファ層と、
前記窒化物バッファ層上に位置する窒化物チャネル層と、
前記窒化物チャネル層に接触するソースおよびドレイン、並びに前記ソースと前記ドレインとの間に位置するゲートと、を含み、
前記ゲートと前記ドレインとの間の領域の下方における窒化物核形成層とシリコン基板との間には、１つまたは複数の局所的な空間分離領域が設けられていることを特徴とする窒化物高電圧デバイス。
【請求項２】
前記局所的な空間分離領域内には、耐高電圧の充填物が充填されていることを特徴とする請求項１に記載の窒化物高電圧デバイス。
【請求項３】
前記耐高電圧の充填物は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘ、ＡｌＮ、ダイヤモンドのうちの１つまたは複数の組み合わせを含むことを特徴とする請求項２に記載の窒化物高電圧デバイス。
【請求項４】
前記局所的な空間分離領域は、四角溝、台形溝、円弧状の溝、またはＵ型溝であることを特徴とする請求項１に記載の窒化物高電圧デバイス。
【請求項５】
前記局所的な空間分離領域の内壁には、酸化処理によって、耐高電圧の二酸化ケイ素層が形成されていることを特徴とする請求項１に記載の窒化物高電圧デバイス。
【請求項６】
前記局所的な空間分離領域の下方には、シリコン基板全体を横断する絶縁耐高電圧層が設けられており、前記絶縁耐高電圧層は、酸化物、窒化物のうちの１つまたは複数の組み合わせであることを特徴とする請求項１に記載の窒化物高電圧デバイス。
【請求項７】
前記窒化物チャネル層上には、窒化物バリア層が設けられており、窒化物チャネル層と窒化物バリア層との界面において、二次元電子ガスが形成されていることを特徴とする請求項１に記載の窒化物高電圧デバイス。
【請求項８】
前記窒化物バリア層上には、さらに誘電体層が設けられていることを特徴とする請求項７に記載の窒化物高電圧デバイス。
【請求項９】
前記誘電体層は、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、ＨｆＯ２、ＨｆＡｌＯｘのうちの１つまたは複数の組み合わせであることを特徴とする請求項８に記載の窒化物高電圧デバイス。
【請求項１０】
前記窒化物バリア層上には、窒化物キャップ層が設けられていることを特徴とする請求項７に記載の窒化物高電圧デバイス。
【請求項１１】
前記窒化物バリア層と前記窒化物チャネル層との間には、ＡＩＮ挿入層が設けられていることを特徴とする請求項７に記載の窒化物高電圧デバイス。
【請求項１２】
前記窒化物バッファ層と前記窒化物チャネル層との間には、ＡｌＧａＮバックバリア層が設けられていることを特徴とする請求項1に記載の窒化物高電圧デバイス。
【請求項１３】
請求項１に記載の窒化物高電圧デバイスの製造方法であって、
シリコン基板を提供し、
前記シリコン基板上に窒化物核形成層を形成し、
前記窒化物核形成層上に窒化物バッファ層を形成し、
前記窒化物バッファ層上に窒化物チャネル層を形成し、
前記窒化物チャネル層上に、ソースおよびドレイン、並びにソースとドレインとの間に位置するゲートを形成し、
前記ゲートと前記ドレインとの間の領域の下方における窒化物核形成層とシリコン基板との間に、１つまたは複数の局所的な空間分離領域を形成する、
ことを含むことを特徴とする窒化物高電圧デバイスの製造方法。
【請求項１４】
前記局所的な空間分離領域の製作方法は、ドライエッチングおよび／またはウェット腐食であることを特徴とする請求項1３に記載の窒化物高電圧デバイスの製造方法。
【請求項１５】
ドレインとゲートとの間、および／または、ドレインの外側、および／または、ソースとゲートとの間、および／または、ソースの外側の、窒化物エピタキシャル層において孔開けエッチングを行って、エッチング孔を形成し、エッチング孔を介して中央から両側へ腐食および／またはエッチングを行って、局所的な空間分離領域を形成する、
ことをさらに含むことを特徴とする請求項１４に記載の窒化物高電圧デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロエレクトロニクス技術分野に関し、特に窒化物高電圧デバイスおよびその製造方法に関する。
【背景技術】
【０００２】
ワイドバンドギャップ化合物半導体材料は、大きなバンドギャップ、高い電子の飽和ドリフト速度、高い破壊電界強度、良い熱伝導性能などの特性を有するため、高周波、高温、ハイパワーなどの分野において極めて大きな潜在力を示しており、特に、窒化物高電圧デバイスが、優れた性能および巨大な発展の潜在力で、世界中の多くの研究者に大注目されている。
【０００３】
現在、シリコン基板上に窒化物エピタキシャル層を成長させて窒化物高電圧デバイスを製作する技術は、成熟しつつあり、コストが低いため、窒化物高電圧デバイスの市場化を大幅に促進した。
【０００４】
シリコン材料自体は、導電性を有し、且つ、破壊電界が小さいので、高電圧が印加される条件下で、シリコン基板は、低抵抗領域に相当し、デバイスのリークを効果的に阻止することができない。印加電圧が十分に高くてシリコンの臨界破壊電界に達すると、まず、シリコン基板が破壊され、そして、エピタキシャル層の縦方向の破壊を引き起こす。これにより、シリコン基板窒化物高電圧デバイスの破壊は、殆ど、シリコン基板を通過する縦方向の破壊であり、特に、シリコン基板が接地される場合、破壊電圧は、接地されない場合よりも、半分に減少することになる。シリコン基板窒化物高電圧デバイスの破壊電圧は、主に、エピタキシャル層の厚さに関係するが、シリコン基板窒化物エピタキシャル層の厚さは、一般的に小さく、例えば、２μｍから７μｍ程度であるので、シリコン基板上の窒化物高電圧デバイスの最大破壊電圧は、一般的に２０００Ｖを超えず、サファイアまたは炭化ケイ素基板上の窒化物高電圧デバイスの最大破壊電圧よりも遥かに小さい。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
シリコン基板窒化物高電圧デバイスの破壊電圧を向上させるために、窒化物エピタキシャル層の厚さの増加およびシリコン基板の耐電圧性の向上によって実現することができる。現在の成長技術は、シリコン材料と窒化物との間の巨大な格子不整合および熱的不整合を解決できるが、その成長する窒化物エピタキシャル層の厚さが大幅に制限され、一般的に、約２μｍから４μｍ程度であり、もっと厚いエピタキシャル層を成長させるには、もっと多い原材料、もっと長い成長時間が必要となり、大幅にコストを増大させ、スループットを低下させる。また、厚さの増加に伴い、エピタキシャル層内には、転位を含む大量の欠陥が存在し、動作電圧の増加につれて、リーク電流も増大する。
【０００６】
シリコン基板を剥離することにより、シリコン基板による破壊電圧への影響を解消でき、デバイスの破壊電圧を大幅に向上できることが見出されているが、窒化物を成長させるためのシリコン基板の厚さは、数百ミクロンであり、中には１ミリを超えるものもあり、裏部の基板剥離プロセスは、比較的煩雑であるので、他の方式によってシリコン基板の耐電圧性を向上させることを考慮する必要がある。
【０００７】
印加される高電圧は、一般的に、デバイスのドレインにロードされ、ゲート・ドレイン領域は、高電圧に耐える主な領域であり、特に、シリコン基板が接地される場合、電圧は、主に、ドレインとシリコン基板電極との間の領域に落ち、シリコン基板もこの領域において最も破壊しやすい。そこで、上記の技術的課題に対して、窒化物高圧デバイスおよびその製造方法を提供する必要がある。
【０００８】
これに鑑み、ゲート・ドレイン領域における窒化物エピタキシャル層の下方のシリコン基板の一部分を除去して、該領域における破壊電界の高い窒化物エピタキシャル層と破壊しやすいシリコン基板とを空気で分離すること、もしくは、さらに他の高臨界電界の材料を添加して、この領域におけるシリコン基板の早期の破壊を避けることができれば、デバイスの破壊電圧を大幅に向上させることが可能になる。また、分離領域内のシリコン材料を酸化して二酸化ケイ素層を形成することによっても、デバイスの破壊電圧をさらに向上させることができる。分離領域は、ウェット腐食および／またはドライエッチングによって実現することができ、構造が制御可能な空間分離領域を実現するために、選択的な腐食プロセスおよび／またはドライエッチングプロセスを用いることができ、これにより、シリコン基板の側方向の腐食／エッチング速度を向上させて、分離効果を向上させる。この空間分離領域が形成されると、デバイスは、縦方向の破壊が発生しにくくなり、窒化物エピタキシャル層を通過する横方向の破壊が主となるので、窒化物エピタキシャル層の厚さは、厚すぎるまで成長させる必要がなくなり、より薄いエピタキシャル層でも高い破壊電圧を実現できる。また、エピタキシャル層の厚さが薄い場合、正面の窒化物エピタキシャル層の孔開けエッチングプロセスも制御しやすく、生産性およびプロセス制御可能性を大幅に向上させる。
【０００９】
本発明は、ゲートとドレインとの間の窒化物エピタキシャル層の下方のシリコン基板の一部分を局所的に除去して、該領域における破壊電界の高い窒化物エピタキシャル層と破壊しやすいシリコン基板とを空気などの物質で分離することにより、シリコン基板によって引き起こすことが可能な破壊を避け、高い破壊電圧に耐えることが可能なデバイスを実現することを目的とする。ゲートとドレインとの間の領域は、高電圧の主な荷重領域であり、破壊は、主に、この領域におけるシリコン基板に発生する。選択的な腐食および／またはエッチングプロセスによって、ゲートとドレインとの間の窒化物エピタキシャル層の下方のシリコン基板の一部分を選択的に除去することにより、ゲートとドレインとの間の、高電圧に耐えることが可能な窒化物エピタキシャル層の領域と破壊しやすい導電シリコン基板との局所的な空間分離が実現され、シリコン基板を通過する導電路および破壊パスがブロッキングされ、デバイスの破壊は、シリコン基板を通過する破壊ではなくなり、窒化物エピタキシャル層における横方向の破壊以外にない。窒化物エピタキシャル層の破壊電界が高くて、且つ、ゲートとドレインとの間隔が一般的に大きいので、デバイスの破壊電圧は大幅に向上し、基板が接地されても、デバイスの破壊電圧に影響することない。この分離領域内に、破壊電界がもっと高い材料を充填することにより、デバイスの破壊電圧を向上させてもよく、分離領域内のシリコン材料を酸化して二酸化ケイ素層を形成することによっても、デバイスの破壊電圧をさらに向上させることができる。
【００１０】
本発明は、窒化物エピタキシャル層の上方に孔開けし、孔開け位置について、デバイスのドレイン電極の外側で行うことができ、ドレイン電極の内側で行うことができ、デバイスのソース電極の外側で行うことができ、ソース電極の内側で行うこともでき、まず、窒化物エピタキシャル層をシリコン基板層までエッチングし、次いで、選択的腐食プロセスおよび／またはドライエッチングプロセスを引き続いて使用し、プロセスおよびデバイスの設計要求に応じて、構造が制御可能な空間分離領域、例えば、四角溝、台形溝、円弧状の溝、またはＵ型溝などを形成する上記のデバイスの製造方法も提供することを他の目的とする。デバイスの破壊電圧をさらに向上させるために、この分離領域内に、破壊電界がもっと高い材料を充填し、および／または、分離領域内のシリコン材料を酸化して二酸化ケイ素層を形成するようにしてもよい。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために、本発明の実施例で提供される解決手段は、以下の通りである。
窒化物高電圧デバイスであって、
シリコン基板と、
前記シリコン基板上に位置する窒化物核形成層と、
前記窒化物核形成層上に位置する窒化物バッファ層と、
前記窒化物バッファ層上に位置する窒化物チャネル層と、
前記窒化物チャネル層に接触するソースおよびドレイン、並びに前記ソースと前記ドレインとの間に位置するゲートと、を含み、
前記ゲートと前記ドレインとの間の領域の下方における窒化物核形成層とシリコン基板との間には、１つまたは複数の局所的な空間分離領域が設けられている。
【００１２】
本発明の更なる改良として、前記局所的な空間分離領域内には、耐高電圧の充填物が充填されている。
本発明の更なる改良として、前記耐高電圧の充填物は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘ、ＡｌＮ、ダイヤモンドのうちの１つまたは複数の組み合わせを含む。
【００１３】
本発明の更なる改良として、前記局所的な空間分離領域は、四角溝、台形溝、円弧状の溝、またはＵ型溝である。
本発明の更なる改良として、前記局所的な空間分離領域の内壁には、酸化処理によって、耐高電圧の二酸化ケイ素層が形成されている。
【００１４】
本発明の更なる改良として、前記局所的な空間分離領域の下方には、シリコン基板全体を横断する絶縁耐高電圧層が設けられており、前記絶縁耐高電圧層は、酸化物、窒化物のうちの１つまたは複数の組み合わせである。
【００１５】
本発明の更なる改良として、前記窒化物チャネル層上には、窒化物バリア層が設けられており、窒化物チャネル層と窒化物バリア層との界面において、二次元電子ガスが形成されている。
本発明の更なる改良として、前記窒化物バリア層上には、さらに誘電体層が設けられている。
【００１６】
本発明の更なる改良として、前記誘電体層は、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、ＨｆＯ２、ＨｆＡｌＯｘのうちの１つまたは複数の組み合わせである。
本発明の更なる改良として、前記窒化物バリア層上には、窒化物キャップ層が設けられている。
本発明の更なる改良として、前記窒化物バリア層と前記窒化物チャネル層との間には、ＡＩＮ挿入層が設けられている。
本発明の更なる改良として、前記窒化物バッファ層と前記窒化物チャネル層との間には、ＡｌＧａＮバックバリア層が設けられている。
【００１７】
上記に応じて、窒化物高電圧デバイスの製造方法であって、
シリコン基板を提供し、
前記シリコン基板上に窒化物核形成層を形成し、
前記窒化物核形成層上に窒化物バッファ層を形成し、
前記窒化物バッファ層上に窒化物チャネル層を形成し、
前記窒化物チャネル層上に、ソースおよびドレイン、並びにソースとドレインとの間に位置するゲートを形成し、
前記ゲートと前記ドレインとの間の領域の下方における窒化物核形成層とシリコン基板との間に、１つまたは複数の局所的な空間分離領域を形成する、ことを含む。
【００１８】
本発明の更なる改良として、前記局所的な空間分離領域の製作方法は、ドライエッチングおよび／またはウェット腐食である。
本発明の更なる改良として、前記方法は、
【００１９】
ドレインとゲートとの間、および／または、ドレインの外側、および／または、ソースとゲートとの間、および／または、ソースの外側の、窒化物エピタキシャル層において孔開けエッチングを行って、エッチング孔を形成し、エッチング孔を介して中央から両側へ腐食および／またはエッチングを行って、局所的な空間分離領域を形成する、ことをさらに含む。
【発明の効果】
【００２０】
本発明の有益な効果は、下記の通りである。
【００２１】
ゲートとドレインとの間の窒化物エピタキシャル層の下方のシリコン基板の一部分を局所的に除去することにより、局所的な空間分離領域を形成し、該領域における破壊電界の高い窒化物エピタキシャル層と破壊しやすいシリコン基板とを空気で分離することにより、シリコン基板によって引き起こすことが可能な破壊を避け、高い破壊電圧に耐えることが可能なデバイスを実現する。
【００２２】
局所的な空間分離領域内に破壊電界がもっと高い材料を充填することにより、デバイスの破壊電圧を向上させ、局所的な空間分離領域内のシリコン材料を酸化して二酸化ケイ素層を形成することにより、デバイスの破壊電圧をさらに向上させることができる。
【００２３】
窒化物エピタキシャル層の上方に孔開けし、まず、窒化物エピタキシャル層をシリコン基板層までエッチングし、次いで、選択的腐食プロセスおよび／またはドライエッチングプロセスを引き続いて使用する。全体のプロセスが制御しやすく、生産性およびプロセス制御可能性を大幅に向上させる。
【００２４】
本発明の実施例または従来技術の構成をさらに明確に説明するために、以下、実施例または従来技術の説明に使用すべき図面を簡単的に紹介する。明らかなように、以下の説明における図面は、本発明に記載された幾つかの実施例にすぎず、当業者にとっては、創造的な労働をしない前提で、これらの図面から他の図面を得ることもできる。
【図面の簡単な説明】
【００２５】
【図１−Ａ】第１実施形態の窒化物ＨＥＭＴデバイスのゲートとドレインとの間の領域の下方における窒化物エピタキシャル層とシリコン基板との間に局所的な空間分離領域を形成するプロセスフローを示す図である。
【図１−Ｂ】第１実施形態の窒化物ＨＥＭＴデバイスのゲートとドレインとの間の領域の下方における窒化物エピタキシャル層とシリコン基板との間に局所的な空間分離領域を形成するプロセスフローを示す図である。
【図２−Ａ】本発明の第２実施形態のドレイン電極の内側の窒化物エピタキシャル層における１つの孔開けエッチングによって局所的な空間分離領域が形成されたＨＥＭＴデバイスの構成を示す図である。
【図２−Ｂ】本発明の第２実施形態のドレイン電極の内側の窒化物エピタキシャル層における１つの孔開けエッチングによって局所的な空間分離領域が形成されたＨＥＭＴデバイスの構成を示す図である。
【図３】本発明の第３実施形態のドレイン電極の内側の窒化物エピタキシャル層における複数の孔開けエッチングによって局所的な空間分離領域が形成されたＨＥＭＴデバイスの構成を示す図である。
【図４】本発明の第４実施形態の窒化物エピタキシャル層とシリコン基板との間の局所的な空間分離領域内に耐高電圧の二酸化ケイ素層が導入されたＨＥＭＴデバイスの構成を示す図である。
【図５】本発明の第５実施形態の窒化物エピタキシャル層とシリコン基板との間の局所的な空間分離領域の下方に絶縁耐高電圧層が導入されたＨＥＭＴデバイスの構成を示す図である。
【図６】本発明の第６実施形態の窒化物エピタキシャル層とシリコン基板との間の局所的な空間分離領域内に耐高電圧の充填物が導入されたＨＥＭＴデバイスの構成を示す図である。
【図７】本発明の第７実施形態における窒化物エピタキシャル層とシリコン基板との間の局所的な空間分離領域が台形構造であるＨＥＭＴデバイスの構成を示す図である。
【図８】本発明の第８実施形態における窒化物エピタキシャル層とシリコン基板との間の局所的な空間分離領域のエッジが円弧形構造であるＨＥＭＴデバイスの構成を示す図である。
【図９】本発明の第９実施形態における本発明による窒化物ＭＯＳＦＥＴデバイスの構成を示す図であり、ここで、ゲートとドレインとの間の領域の下方における窒化物核形成層とシリコン基板との間には、局所的な空間分離領域が形成されている。
【図１０】本発明の第１０実施形態における本発明による窒化物ＭＯＳＦＥＴデバイスの構成を示す図であり、ここで、ゲートとドレインとの間の領域の下方における窒化物核形成層とシリコン基板との間には、局所的な空間分離領域が形成されている。
【図１１】本発明の第１１実施形態のバリア層にＧａＮキャップ層を成長させた窒化物ＨＥＭＴデバイスの構成を示す図である。
【図１２】本発明の第１２実施形態のバリア層とチャネル層との間にＡＩＮ挿入層が導入された窒化物ＨＥＭＴデバイスの構成を示す図である。
【図１３】本発明の第１３実施形態のバッファ層とチャネル層との間にＡｌＧａＮバックバリア層が挿入された窒化物ＨＥＭＴデバイスの構成を示す図である。
【図１４】本発明の第１４実施形態のドレイン領域に複数の孔をエッチングして複数の局所的な空間分離領域が形成され、その下方にごく接近して絶縁耐高電圧層が挿入された窒化物ＨＥＭＴデバイスの構成を示す図である。
【図１５−Ａ】本発明の第１５実施形態の窒化物ＨＥＭＴデバイスのソースとドレインとの間の領域の下方における窒化物エピタキシャル層とシリコン基板との間に局所的な空間分離領域を形成するプロセスフローを示す図である。
【図１５−Ｂ】本発明の第１５実施形態の窒化物ＨＥＭＴデバイスのソースとドレインとの間の領域の下方における窒化物エピタキシャル層とシリコン基板との間に局所的な空間分離領域を形成するプロセスフローを示す図である。
【図１６−Ａ】本発明の第１６実施形態のドレインおよびゲートの内側の窒化物エピタキシャル層における１つの孔開けエッチングによって局所的な空間分離領域が形成されたＨＥＭＴデバイスの構成を示す図である。
【図１６−Ｂ】本発明の第１６実施形態のドレインおよびゲートの内側の窒化物エピタキシャル層における１つの孔開けエッチングによって局所的な空間分離領域が形成されたＨＥＭＴデバイスの構成を示す図である。
【発明を実施するための形態】
【００２６】
本発明の窒化物高電圧デバイスであって、
シリコン基板と、
シリコン基板上に位置する窒化物核形成層と、
窒化物核形成層上に位置する窒化物バッファ層と、
窒化物バッファ層上に位置する窒化物チャネル層と、
窒化物チャネル層に接触するソースおよびドレイン、並びにソースとドレインとの間に位置するゲートと、を含み、
ゲートとドレインとの間の領域の下方における窒化物核形成層とシリコン基板との間には、１つまたは複数の局所的な空間分離領域が設けられている。
【００２７】
上記に応じて、窒化物高電圧デバイスの製造方法であって、
シリコン基板を提供し、
シリコン基板上に窒化物核形成層を形成し、
窒化物核形成層上に窒化物バッファ層を形成し、
窒化物バッファ層上に窒化物チャネル層を形成し、
窒化物チャネル層上に、ソースおよびドレイン、並びにソースとドレインとの間に位置するゲートを形成し、
ゲートとドレインとの間の領域の下方における窒化物核形成層とシリコン基板との間に、１つまたは複数の局所的な空間分離領域を形成する、ことを含む。
【００２８】
本発明では、ゲートとドレインとの間の窒化物エピタキシャル層の下方のシリコン基板の一部分を除去することにより、シリコン基板と、高電圧に耐えることが可能な窒化物エピタキシャル層とを分離し、シリコン基板によって引き起こすことが可能な縦方向の破壊を避け、高い破壊電圧に耐えることが可能なデバイスを実現する。
【００２９】
以下、図面に示す具体的な実施形態を参照して、本発明を詳しく説明する。しかし、これらの実施形態は、本発明を制限するものではなく、当業者がこれらの実施形態に基づいて行った構造、方法、または機能上の変換は、全て、本発明の保護範囲内に含まれる。
【００３０】
なお、異なる実施例において、重複な符号またはマーキングを使用する可能性がある。これらの重複なものは、簡単で明確に本発明を説明するためのものにすぎず、係る異なる実施例および／または構成の間に何らかの関連性があることを意味するものではない。
【００３１】
図1−Ａおよび図１−Ｂは、本発明の第1実施形態の窒化物ＨＥＭＴデバイスのゲートとドレインとの間の領域の下方における窒化物エピタキシャル層とシリコン基板との間に局所的な空間分離領域を形成するプロセスフローを示す図である。
ここで、第１層はシリコン基板１である。
【００３２】
シリコン基板１上に窒化物核形成層２および窒化物バッファ層３をエピタキシャル成長させ、窒化物バッファ層３は、ＧａＮ、またはＡＩＮ、または他の窒化物を含み、基板の材料との整合、および窒化ガリウム層の高品質のエピタキシの働きをする。
窒化物バッファ層３上に窒化物チャネル層４を生成させ、窒化物チャネル層４は、アンドープのＧａＮ層を含むことができる。
【００３３】
窒化物チャネル層４上に窒化物バリア層５を成長させ、窒化物バリア層５は、ＡｌＧａＮまたは他の窒化物を含み、窒化物チャネル層４と窒化物バリア層５が相まって半導体ヘテロ接合構造を構成し、界面には高濃度の二次元電子ガスが形成され、ＧａＮチャネル層のヘテロ接合の界面には導電チャネルが生じる。
【００３４】
窒化物バリア層５上に誘電体層９を堆積して、材料表面をパッシベーションし、誘電体層は、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、ＨｆＯ２、ＨｆＡｌＯｘのうちの１つまたは複数の組み合わせである。
ソース６とドレイン７との間の領域において、誘電体層９がエッチングされてノッチを形成し、その後、金属を堆積してゲート８が形成される。
【００３５】
本発明では、ゲート８とドレイン７との間の領域の下方における窒化物核形成層とシリコン基板との間には、１つまたは複数の局所的な空間分離領域１１が設けられている。まず、図１−Ａのように、ドレイン７の外側の窒化物エピタキシャル層において、エッチングによってシリコン基板１まで孔開けして、エッチング孔１０を形成する。その後、図１−Ｂのように、ドライエッチングおよび／または選択的なウェット腐食を引き続いて使用して、ゲート８とドレイン７との間の領域の窒化物エピタキシャル層の下方におけるシリコン基板１に対して、選択的なエッチングまたは腐食を局所的に行うことにより、該領域の窒化物エピタキシャル層とシリコン基板との間の局所的な空間分離領域１１を形成する。本発明における局所的な空間分離領域１１の長さおよび高さは、所要の耐電圧に応じて調節することができる。
【００３６】
ゲート８とドレイン７との間の領域の下方における窒化物エピタキシャル層とシリコン基板との間に形成される局所的な空間分離領域１１によれば、ゲートとドレインとの間の、破壊電界の高い窒化物エピタキシャル層の領域と破壊しやすい導電シリコン基板との局所的な空間分離が実現され、シリコン基板を通過する導電路および破壊パスがブロッキングされ、デバイスの破壊は、シリコン基板を通過する縦方向の破壊がなくなり、窒化物エピタキシャル層における横方向の破壊になる。
窒化物エピタキシャル層の破壊電界が高くて、且つ、ゲートとドレインとの間隔が一般的に大きいので、デバイスの破壊電圧は大幅に向上し、基板が接地されても、デバイスの破壊電圧に影響することない。
【００３７】
図２−Ａおよび図２−Ｂは、本発明の第２実施形態のドレイン電極の内側の窒化物エピタキシャル層における１つの孔開けエッチングによって局所的な空間分離領域が形成されたＨＥＭＴデバイスの構成を示す図である。
【００３８】
図２−Ａのように、ドレイン７の内側の窒化物エピタキシャル層に孔開けエッチングして、１つのエッチング孔１０を形成し、次いで、中央から両側へ腐食／エッチングして、ゲート８およびドレイン７の領域における窒化物エピタキシャル層とシリコン基板との間の局所的な空間分離領域１１を形成する。図２−Ｂに示すように、第１実施形態に比べると、このプロセスは、腐食範囲を増大させ、プロセス時間を短縮することでき、ここで、ドレイン７の内側におけるエッチング孔１０は、大きくする必要がなく、二次元電子ガスへの影響が大きくない。
【００３９】
図３は、本発明の第３実施形態のドレイン電極の内側の窒化物エピタキシャル層における複数の孔開けエッチングによって局所的な空間分離領域が形成されたＨＥＭＴデバイスの構成を示す図である。
【００４０】
図３に示すように、ドレイン７の内側の窒化物エピタキシャル層に孔開けエッチングして、複数のエッチング孔１０を形成し、次いで、中央から両側へ腐食／エッチングして、ゲート８およびドレイン７の領域における窒化物エピタキシャル層とシリコン基板との間の局所的な空間分離領域１１を形成する。第２実施形態に比べると、本実施形態では、複数のエッチング孔１０が設けられ、複数のエッチング孔１０は、直線に沿って配列してもよいし、他の形に配列してもよい。このプロセスは、さらに、腐食範囲を増大させ、プロセス時間を短縮するとともに、デバイスの性能への影響を小さくすることができる。
【００４１】
図４は、本発明の第４実施形態の窒化物エピタキシャル層とシリコン基板との間の局所的な空間分離領域内に耐高電圧の二酸化ケイ素層が導入されたＨＥＭＴデバイスの構成を示す図である。
【００４２】
酸化処理によって、窒化物エピタキシャル層とシリコン基板１との間の局所的な空間分離領域１１内のシリコン基板において、厚い耐高電圧の二酸化ケイ素層１２を形成することができ、単純な空間分離よりも、さらに、分離効果を向上させ、デバイスの破壊電圧を増大させることができ、酸化層の厚さは、所要の耐電圧および具体的なプロセスに応じて調節することができる。本実施形態における酸化処理の方式は、熱酸化、プラズマ酸化、または他の酸化処理方式である。
【００４３】
図５は、本発明の第５実施形態の窒化物エピタキシャル層とシリコン基板との間の局所的な空間分離領域の下方に絶縁耐高電圧層が導入されたＨＥＭＴデバイスの構成を示す図である。
【００４４】
局所的な空間分離領域１１の下方には、シリコン基板１全体を横断する絶縁耐高電圧層１７が設けられ、この絶縁耐高電圧層１７は、局所的な空間分離領域１１にごく接近して、シリコン基板１全体を横断し、デバイスの縦方向の破壊電圧をさらに向上させることができる。絶縁耐高電圧層は、破壊電界がより高く、酸化物、窒化物のうちの１つまたは複数の組み合わせであってもよい。
【００４５】
図６は、本発明の第６実施形態の窒化物エピタキシャル層とシリコン基板との間の局所的な空間分離領域内に耐高電圧の充填物が導入されたＨＥＭＴデバイスの構成を示す図である。
【００４６】
分離効果をさらに向上させ、局所的な空間分離領域内に空気破壊が発生することを防止するために、該局所的な空間分離領域内に、耐高電圧の充填物１３、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘ、ＡｌＮ、ダイヤモンドのうちの１つまたは複数の組み合わせなどの高い臨界電界を有する材料、特に、高い臨界電界も有し、高い導熱率も有する材料、例えば、ＡｌＮやダイヤモンドなどを導入することにより、絶縁分離効果を向上させ、デバイスの破壊電圧を向上させることができる。
【００４７】
図７は、本発明の第７実施形態における窒化物エピタキシャル層とシリコン基板との間の局所的な空間分離領域が台形構造であるＨＥＭＴデバイスの構成を示す図である。
【００４８】
ゲート８とドレイン７との間の距離よりも、ゲート８とソース６との間の距離が遥かに小さいので、窒化物エピタキシャル層とシリコン基板との間の局所的な空間分離領域１１の横方向の長さが長すぎると、残りのシリコン基板による窒化物エピタキシャル層への支持力が大幅に小さくなり、エピタキシャル層が崩れてしまう恐れがあり、本実施形態では、局所的な空間分離領域を台形構造とすることにより、分離の要求を満たすうえに、シリコン基板によるエピタキシャル層への支持を強めることができる。
【００４９】
図８は、本発明の第８実施形態における窒化物エピタキシャル層とシリコン基板との間の局所的な空間分離領域のエッジが円弧形構造であるＨＥＭＴデバイスの構成を示す図である。
局所的な空間分離領域は、エッジが円弧形構造であるように設定され、プロセスは実現しやすい。
【００５０】
図９は、本発明の第９実施形態における本発明による窒化物ＭＯＳＦＥＴデバイスの構成を示す図であり、ここで、ゲートとドレインとの間の領域の下方における窒化物核形成層とシリコン基板との間には、局所的な空間分離領域が形成されている。
【００５１】
本実施形態の窒化物ＭＯＳＦＥＴデバイスにおいて、ソース６およびドレイン７の下方における窒化物チャネル層の領域は、ｎ型高濃度ドープ領域であり、一般的にシリコンがドーピングされ、ゲート８の下方の領域は、ｐ型低濃度ドープであり、一般的にマグネシウムがドーピングされ、ゲート金属の下の誘電体層は、一般的に、ＳｉＯ２、ＳｉＮ、ＡｌＮ、Ａｌ２Ｏ３、または他の絶縁誘電体層である。
【００５２】
図１０は、本発明の第１０実施形態における本発明による窒化物ＭＯＳＦＥＴデバイスの構成を示す図であり、ここで、ゲートとドレインとの間の領域の下方における窒化物核形成層とシリコン基板との間には、局所的な空間分離領域が形成されている。
【００５３】
本実施形態の窒化物ＭＯＳＦＥＴデバイスにおいて、窒化物チャネル層４は、一般的にｎ型低濃度ドープであり、ソース６およびドレイン７の下方における窒化物チャネル層４の領域は、ｎ型高濃度ドープであり、ゲート８は、ショットキー接合である。
図１１は、本発明の第１１実施形態のバリア層にＧａＮキャップ層を成長させた窒化物ＨＥＭＴデバイスの構成を示す図である。
【００５４】
本実施例では、窒化物バリア層５上に窒化物キャップ層１４が設けられ、バリア層として、ＡｌＧａＮ材料を選択して使用する。ＡｌＧａＮバリア層の材料表面は、欠陥状態密度および表面状態密度が大きいため、多くの電子が捕獲され、チャネルにおける二次元電子ガスに影響を与え、デバイスの特性および信頼性を低減する。窒化物バリア層５の表面に窒化物キャップ層１４を成長させて保護層とすることにより、バリア層の材料表面の欠陥状態および表面状態によるデバイスの特性への影響を効果的に減少することができる。好ましくは、本実施形態において、窒化物キャップ層１４がＧａＮである。
図１２は、本発明の第１２実施形態のバリア層とチャネル層との間にＡＩＮ挿入層が導入された窒化物ＨＥＭＴデバイスの構成を示す図である。
【００５５】
本実施形態では、窒化物バリア層５と窒化物チャネル層４との間にＡＩＮ挿入層１５が設けられ、バリア層として、ＡｌＧａＮ材料を選択して使用する。ＡＩＮのバンドギャップが非常に高いので、より効果的に電子をヘテロ接合のポテンシャル井戸に制限することができ、二次元電子ガスの濃度を向上させ、また、ＡＩＮ挿入層によれば、導電チャネルとＡｌＧａＮバリア層とが分離され、バリア層による電子への散乱効果が低減され、これにより、電子移動度を高めて、デバイス全体の特性を向上させることができる。
図１３は、本発明の第１３実施形態のバッファ層とチャネル層との間にＡｌＧａＮバックバリア層が挿入された窒化物ＨＥＭＴデバイスの構成を示す図である。
【００５６】
特定の印加電圧の下では、チャネル内の電子が窒化物バッファ層３に入ることになり、特に、短チャネルデバイスにおいて、このような現象がより深刻になることで、ゲートによるチャネル電子への制御が相対的に弱くなり、短チャネル効果が発生し、加えて、バッファ層における欠陥や不純物が多いため、チャネル内の二次元電子ガスに影響を与え、例えば、電流コラプスを生じさせる。本実施形態では、窒化物バッファ層３と窒化物チャネル層４との間にＡｌＧａＮバックバリア層１６を設けることにより、チャネル電子とバッファ層とを分離し、二次元電子ガスをチャネル層に効果的に制限し、短チャネル効果および電流コラプス効果を改善することができる。
【００５７】
図１４は、本発明の第１４実施形態のドレイン領域に複数の孔をエッチングして複数の局所的な空間分離領域が形成され、その下方にごく接近して絶縁耐高電圧層が挿入された窒化物ＨＥＭＴデバイスの構成を示す図である。
【００５８】
本実施形態では、ドレイン７の領域に複数のエッチング孔１０がエッチングされ、窒化物エピタキシャル層とシリコン基板との間に複数の局所的な空間分離領域１１が形成され、その下方にごく接近して絶縁耐高電圧層１７（例えば、二酸化ケイ素層など）が挿入され、このような空間分離領域と耐高電圧層とを組み合わせた構造によれば、シリコン基板の横方向の耐電圧もシリコン基板の縦方向の耐電圧も向上させることができ、デバイス全体の破壊電圧を向上させる。ドレイン領域に１つの大きな局所的な空間分離領域が形成されたものに比べて、このような構造は、空間分離領域の腐食／エッチングのプロセス効率を大幅に向上させることができ、そして、各分離領域間のシリコン基板は、支持の働きを提供でき、分離領域が大きすぎることによってデバイスが崩れてしまうことを回避する。これら複数の空間分離領域内のシリコン基板を酸化して、または耐高電圧材料を充填して、デバイスの破壊電圧をさらに向上させることもできる。
【００５９】
図１５−Ａおよび図１５−Ｂは、本発明の第１５実施形態の窒化物ＨＥＭＴデバイスのソースとドレインとの間の領域の下方における窒化物エピタキシャル層とシリコン基板との間に局所的な空間分離領域を形成するプロセスフローを示す図である。
【００６０】
本実施例では、ソース６とドレイン７との間の領域の下方における窒化物核形成層とシリコン基板との間には、１つまたは複数の局所的な空間分離領域１１が設けられている。まず、図１５−Ａのように、ソース６の外側の窒化物エピタキシャル層において、エッチングによってシリコン基板１まで孔開けして、エッチング孔１０を形成する。その後、図１５−Ｂのように、ドライエッチングおよび／または選択的なウェット腐食を引き続いて使用して、ソース６とドレイン７との間の領域の窒化物エピタキシャル層の下方におけるシリコン基板１に対して、選択的なエッチングまたは腐食を局所的に行うことにより、該領域の窒化物エピタキシャル層とシリコン基板との間の局所的な空間分離領域１１を形成する。本発明における局所的な空間分離領域１１の長さおよび高さは、所要の耐電圧に応じて調節することができる。
【００６１】
図１６−Ａおよび図１６−Ｂは、本発明の第１６実施形態のソース電極の内側の窒化物エピタキシャル層における１つの孔開けエッチングによって局所的な空間分離領域が形成されたＨＥＭＴデバイスの構成を示す図である。
【００６２】
図１６−Ａのように、ソース６の内側の窒化物エピタキシャル層に孔開けエッチングして、１つのエッチング孔１０を形成し、次いで、中央から両側へ腐食／エッチングして、ソース６およびドレイン７の領域における窒化物エピタキシャル層とシリコン基板との間の局所的な空間分離領域１１を形成する。図１６−Ｂに示すように、第１４実施形態に比べると、このプロセスは、腐食範囲を増大させ、プロセス時間を短縮することでき、ここで、ソース６およびゲート８の内側におけるエッチング孔１０は、大きくする必要がなく、二次元電子ガスへの影響が大きくない。本実施形態では、ソース６およびゲート８の内側に複数のエッチング孔を設けることもでき、複数のエッチング孔は、直線に沿って配列してもよいし、他の形に配列してもよい。これにより、さらに、腐食範囲を増大させ、プロセス時間を短縮するとともに、デバイスの性能への影響を小さくすることができる。
【００６３】
他の実施形態では、シリコン基板上の窒化物チャネル層またはバリア層の構成、あるいはデバイスの製造プロセスを変更することによっても、シリコン基板窒化物高電圧デバイスの強化型デバイスを実現することができ、例えば、フッ素イオンでゲート金属の下方の材料領域を衝撃することにより、強化型デバイスなどを形成することができる。
上記の構成から分かるように、本発明の窒化物高電圧デバイスおよびその製造方法は、下記の有益な効果を有する。
【００６４】
ゲートとドレインとの間の窒化物エピタキシャル層の下方のシリコン基板の一部分を局所的に除去することにより、局所的な空間分離領域を形成し、該領域における破壊電界の高い窒化物エピタキシャル層と破壊しやすいシリコン基板とを空気で分離することにより、シリコン基板によって引き起こすことが可能な破壊を避け、高い破壊電圧に耐えることが可能なデバイスを実現する。
【００６５】
局所的な空間分離領域内に破壊電界がもっと高い材料を充填することにより、デバイスの破壊電圧を向上させ、局所的な空間分離領域内のシリコン材料を酸化して二酸化ケイ素層を形成することにより、デバイスの破壊電圧をさらに向上させることができる。
【００６６】
窒化物エピタキシャル層の上方に孔開けし、まず、窒化物エピタキシャル層をシリコン基板層までエッチングし、次いで、選択的腐食プロセスおよび／またはドライエッチングプロセスを引き続いて使用する。全体のプロセスが制御しやすく、生産性およびプロセス制御可能性を大幅に向上させる。
【００６７】
当業者にとって明らかなように、本発明は、上記の模範的実施例の細部に限られるものではなく、且つ、本発明の精神または基本的な特徴から背離しない場合に、他の具体的な形式で本発明を実現することが可能である。従って、いずれにしても、実施例を模範的で非制限的なものと見なすべきであり、本発明の範囲は、上述した説明によって限定されるものではなく、添付の特許請求の範囲によって限定されるので、特許請求の範囲と均等な要件の意味および範囲内に落ちる全ての変化を本発明に含ませることを旨とする。請求項におけるいかなる符号についても、係る請求項を制限するものと見なしてはならない。
【００６８】
また、理解すべきものとして、本明細書では実施形態ごとに説明しているが、各実施形態それぞれに１つのみの独立した構成が含まれることではなく、明細書のこのような説明方式は、明確にするためのものにすぎず、当業者は、明細書を１つの全体とすべきであり、各実施例における構成は、適宜組み合わせられて、当業者に理解できる他の実施形態とされることもできる。
【符号の説明】
【００６９】
１  シリコン基板
２  窒化物核形成層
３  窒化物バッファ層
４  窒化物チャネル層
５  窒化物バリア層
６  ソース
７  ドレイン
８  ゲート
９  誘電体層
１０  エッチング孔
１１  空間分離領域
１２  二酸化ケイ素層
１３  充填物
１４  窒化物キャップ層
１５  ＡＩＮ挿入層
１６  ＡｌＧａＮバックバリア層
１７  絶縁耐高電圧層
【図１−Ａ】
2016509756.tif 000003
【図１−Ｂ】
2016509756.tif 000004
【図２−Ａ】
2016509756.tif 000005
【図２−Ｂ】
2016509756.tif 000006
【図３】
2016509756.tif 000007
【図４】
2016509756.tif 000008
【図５】
2016509756.tif 000009
【図６】
2016509756.tif 000010
【図７】
2016509756.tif 000011
【図８】
2016509756.tif 000012
【図９】
2016509756.tif 000013
【図１０】
2016509756.tif 000014
【図１１】
2016509756.tif 000015
【図１２】
2016509756.tif 000016
【図１３】
2016509756.tif 000017
【図１４】
2016509756.tif 000018
【図１５−Ａ】
2016509756.tif 000019
【図１５−Ｂ】
2016509756.tif 000020
【図１６−Ａ】
2016509756.tif 000021
【図１６−Ｂ】
2016509756.tif 000022
【手続補正書】
【提出日】平成27年9月29日(2015.9.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
現在、シリコン基板上に窒化物エピタキシャル層を成長させて窒化物高電圧デバイスを製作する技術は、成熟しつつあり、コストが低いため、窒化物高電圧デバイスの市場化を大幅に促進した。エピタキシャル層とは、基板上に成長堆積している部分を言うが、窒化物エピタキシャル層は、エピタキシャル層における窒化物部分である。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
窒化物高電圧デバイスであって、
シリコン基板と、
前記シリコン基板上に位置する窒化物エピタキシャル層と、
前記窒化物エピタキシャル層に接触するソースおよびドレイン、並びに前記ソースと前記ドレインとの間に位置するゲートと、を含み、
前記ソースと前記ドレインとの間の領域の下方における窒化物エピタキシャル層とシリコン基板との間には、１つまたは複数の局所的な空間分離領域が設けられていることを特徴とする窒化物高電圧デバイス。
【請求項２】
前記局所的な空間分離領域は、前記ゲートと前記ドレインとの間の領域の下方における窒化物エピタキシャル層とシリコン基板との間に位置することを特徴とする請求項１に記載の窒化物高電圧デバイス。
【請求項３】
上記窒化物エピタキシャル層は、
上記シリコン基板上に位置する窒化物核形成層と、
上記窒化物核形成層上に位置する窒化物バッファ層と、
上記窒化物バッファ層上に位置する窒化物チャネル層と、
を含むことを特徴とする請求項１に記載の窒化物高電圧デバイス。
【請求項４】
上記ソースおよびドレインは、上記窒化物チャネル層に接触することを特徴とする請求項３に記載の窒化物高電圧デバイス。
【請求項５】
前記局所的な空間分離領域内には、耐高電圧の充填物が充填されていることを特徴とする請求項１に記載の窒化物高電圧デバイス。
【請求項６】
前記耐高電圧の充填物は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘ、ＡｌＮ、ダイヤモンドのうちの１つまたは複数の組み合わせを含むことを特徴とする請求項５に記載の窒化物高電圧デバイス。
【請求項７】
前記局所的な空間分離領域は、四角溝、台形溝、円弧状の溝、またはＵ型溝であることを特徴とする請求項１に記載の窒化物高電圧デバイス。
【請求項８】
前記局所的な空間分離領域の内壁には、酸化処理によって、二酸化ケイ素層が形成されていることを特徴とする請求項１に記載の窒化物高電圧デバイス。
【請求項９】
前記局所的な空間分離領域の下方には、シリコン基板全体を横断する絶縁耐高電圧層が設けられていることを特徴とする請求項１に記載の窒化物高電圧デバイス。
【請求項１０】
前記絶縁耐高電圧層は、酸化物、窒化物のうちの１つまたは複数の組み合わせであることを特徴とする請求項９に記載の窒化物高電圧デバイス。
【請求項１１】
前記窒化物チャネル層上には、窒化物バリア層が設けられており、窒化物チャネル層と窒化物バリア層との界面において、二次元電子ガスが形成されていることを特徴とする請求項３に記載の窒化物高電圧デバイス。
【請求項１２】
前記窒化物バリア層上には、さらに誘電体層が設けられていることを特徴とする請求項１１に記載の窒化物高電圧デバイス。
【請求項１３】
前記誘電体層は、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、ＨｆＯ２、ＨｆＡｌＯｘのうちの１つまたは複数の組み合わせであることを特徴とする請求項１２に記載の窒化物高電圧デバイス。
【請求項１４】
前記窒化物バリア層上には、窒化物キャップ層が設けられていることを特徴とする請求項１１に記載の窒化物高電圧デバイス。
【請求項１５】
前記窒化物バリア層と前記窒化物チャネル層との間には、ＡＩＮ挿入層が設けられていることを特徴とする請求項１１に記載の窒化物高電圧デバイス。
【請求項１６】
前記窒化物バッファ層と前記窒化物チャネル層との間には、ＡｌＧａＮバックバリア層が設けられていることを特徴とする請求項１に記載の窒化物高電圧デバイス。
【請求項１７】
請求項１に記載の窒化物高電圧デバイスの製造方法であって、
シリコン基板を提供し、
前記シリコン基板上に窒化物エピタキシャル層を形成し、
前記窒化物エピタキシャル層上に、ソースおよびドレイン、並びにソースとドレインとの間に位置するゲートを形成し、
前記ゲートと前記ドレインとの間の領域の下方における窒化物エピタキシャル層とシリコン基板との間に、１つまたは複数の局所的な空間分離領域を形成する、
ことを含むことを特徴とする窒化物高電圧デバイスの製造方法。
【請求項１８】
前記シリコン基板上に窒化物エピタキシャル層を形成することは、
前記シリコン基板上に窒化物核形成層を形成し、
前記窒化物核形成層上に窒化物バッファ層を形成し、
前記窒化物バッファ層上に窒化物チャネル層を形成する、
ことを含むことを特徴とする請求項１７に記載の窒化物高電圧デバイスの製造方法。
【請求項１９】
前記局所的な空間分離領域の製作方法は、ドライエッチングおよび／またはウェット腐食であることを特徴とする請求項１７に記載の窒化物高電圧デバイスの製造方法。
【請求項２０】
ドレインとゲートとの間、および／または、ドレインの外側、および／または、ソースとゲートとの間、および／または、ソースの外側の、窒化物エピタキシャル層において孔開けエッチングを行って、エッチング孔を形成し、エッチング孔を介して中央から両側へ腐食および／またはエッチングを行って、局所的な空間分離領域を形成する、
ことをさらに含むことを特徴とする請求項１７に記載の窒化物高電圧デバイスの製造方法。
【国際調査報告】
2016509756.tif 000023
2016509756.tif 000024
2016509756.tif 000025
2016509756.tif 000026
2016509756.tif 000027