(57)【要約】インバータデバイスは、複数のソーラセルからのＤＣ電源へ構成されＤＣ電源へＡＣ電流リップルをフィルタバックし中間の１２−１５電圧範囲へＤＣ電圧をブーストするように構成されたアクティブリップルキャンセルブースト回路を有する。デバイスは、フェーズシフトゼロ電圧スイッチングフルブリッジ回路及び整流エネルギリカバリ回路を含む、波整形回路であって、フェーズシフトゼロ電圧スイッチングフルブリッジ回路は、ＤＣ電源を半波整流１２０Ｖ−２４０Ｖ波形へ成形するように構成される、波整流回路を有する。デバイスは、ＰＷＭ波形を生成し整流波形をグリッド電圧に同期させるように構成されている、アナログ混合信号コントローラモジュールを有する。
2016501006.tif 000002
【特許請求の範囲】
【請求項１】
インバータデバイスにおいて、
整流ＤＣ波形を生成するように構成されているスレーブインバータ回路と、
スレーブインバータ回路へ結合し複数のソーラセルからのＤＣ電源へ結合するように構成されＤＣ電源へＡＣ電流リップルをフィルタバックし中間の１２−１５電圧範囲へＤＣ電圧をブーストするように構成されたアクティブリップルキャンセルブースト回路と、
スレーブインバータ回路へ結合しフェーズシフトゼロ電圧スイッチングフルブリッジ回路及び整流エネルギリカバリ回路を含む、波整形回路であって、フェーズシフトゼロ電圧スイッチングフルブリッジ回路は、整流ＤＣ波形を半波整流１２０Ｖ−２４０Ｖ波形（「半波整流波形」）へ成形するように構成され、整流器エネルギ回復回路は、スイッチングオペレーションの間にエネルギを回復し整流ＤＣ波形を形成するように構成されている、波整流回路と、
ＰＷＭ波形を生成し整流ＤＣ波形をグリッド電圧に同期させるように構成され且つ複数のソーラセルに結合する複数のセンス回路についてセルグループ電圧及びセルグループ電流を記録するべく管理するように構成されている、アナログ混合信号若しくはデジタルコントローラモジュールと
を含むインバータデバイス。
【請求項２】
更に、複数のアナログ混合信号モジュール若しくは複数のデジタルコントローラモジュールに対して構成されているマスタコントロールモジュールであって、マスタコントロールモジュールは、アナログ混合信号コントロールモジュールの各々、若しくは複数のデジタルコントローラモジュールの各々のための参照信号を生成し、インバータデバイスの各々からパワーライングリッドへの整流ＤＣ波形をターンオン／オフするように、構成されている、マスタコントロールモジュールを含む、
請求項１に記載のインバータデバイス。
【請求項３】
マスタコントローラモジュールは、パワーライングリッドに結合して任意の所与の時間にグリッド電圧及びグリッド周波数を計測する、検出デバイスを含み、マスタコントロールモジュールは、グリッド電圧及び／又はグリッド周波数からの情報を用いてインバータデバイスの各々をターンオン／オフするように構成される
請求項２に記載のインバータデバイス。
【請求項４】
マスタコントローラモジュールは、ソーラモジュールのバックプレーンにアタッチすることによりソーラモジュール上に構成されており、バックプレーンは実質的に、接合ボックス又はパワーアグリゲータから自由である
請求項３に記載のインバータデバイス。
【請求項５】
更に、複数のソーラセルグループを含み、ソーラセルグループの各々はＤＣスレーブ回路へのＤＣインプットを有する
請求項４に記載のインバータデバイス。
【請求項６】
マスタコントローラは、展開回路をコントロールするように構成され、展開回路は、ＳＣＲ、ＭＯＳＦＥＴ、若しくはＩＧＢＴ回路のうちの一つを伴うＨ−ブリッジ回路を含む、請求項５に記載のインバータデバイス。
【請求項７】
展開回路は、複数のスレーブインバータ回路により生成される複数の電流波形を集約することによりパワーライングリッドに電力を配信する閉ループコントロールアルゴリズムでコントロールされる、請求項６に記載のインバータデバイス。
【請求項８】
マスタコントローラ及びアナログ混合信号若しくはデジタルコントローラは、ソーラセルグループの各々からの複数の参照信号及び少なくとも一つの電圧電流レベルを交換するべく通信するように構成されている、請求項７に記載のインバータデバイス。
【請求項９】
マスタコントローラは、パワーライングリッド周波数において所定の所望の制限内部でパワーライングリッド電圧に比例する参照電圧波形を生成する、請求項８に記載のインバータデバイス。
【請求項１０】
マスタコントローラは、アナログ混合信号若しくはデジタルコントローラにより受信されたときに瞬間シャットオフ信号の生成の開始の５００ミリ秒内でスレーブインバータ回路の複数のスイッチング回路をパワーダウンする瞬間シャットオフ信号を生成する、
請求項９に記載のインバータデバイス。
【請求項１１】
マスタコントローラは、アウトプット電圧波形上に変調された追加のサイン波を生成してパワーライングリッド電圧波形を歪曲し、該パワーライングリッド電圧波形はパワーライングリッドが存在するならばパワーライングリッド電圧波形のどの変更からも自由であり、又は、アウトプット電圧波形上に変調された追加のサイン波は、スレーブインバータ回路のシャットオフを開始するパワーライングリッドが無いならばアウトプット電圧波形を歪曲する、請求項１０に記載のインバータデバイス。
【請求項１２】
アナログ混合信号若しくはデジタルコントローラによりコントロールされるスレーブインバータ回路は、パワーレベルを変化させセルグループの最大限パワーポイント（ＭＰＰＴ）を追跡することによりパワーアウトプットを最大限にするスレーブインバータ回路に結合するセルグループからのパワーアウトプットを、連続してモニタする、請求項１１に記載のインバータデバイス。
【請求項１３】
アナログ混合信号若しくはデジタルコントローラによりコントロールされるスレーブインバータ回路は、セルグループ上に提供される照射の変化により生じる変動パワーレベルへ、パワーアウトプットを最大化する、請求項１２に記載のインバータデバイス。
【請求項１４】
アナログ混合信号若しくはデジタルコントローラによりコントロールされるスレーブインバータ回路は、アウトプット電流及び電圧波形を成形するマスタ回路によりサンプルされる参照電圧と同期するフェーズロックループ（ＡＬＬ）回路を、含む、請求項１３に記載のインバータデバイス。
【請求項１５】
スレーブ回路は、半波整流波形を生成するダイオードブリッジでのエネルギ損失を減少させるように構成されたパワー損失減少回路を含み、エネルギ損失回路はＣＭＯＳ回路若しくはＳｉＣ回路により提供される、請求項１４に記載のインバータデバイス。
【請求項１６】
バックプレーンは、複数の所定のポイントにおいてバックプレーンのプリント回路ボード内に入り込む、ソーラセルグループからの複数のＤＣインプットを含み、該複数の所定のポイントは、該複数のスレーブインバータ回路及び予備パワーサプライと結合し、予備パワーサプライは、電力を提供して、複数のスレーブインバータ回路、マスタコントローラモジュール、展開回路、通信コントローラ及び他の関連する回路を稼働させる、請求項１５に記載のインバータデバイス。
【請求項１７】
予備パワーサプライは、セルのグループの設計と関連する複数の電圧レベルにおいてトリガされるように調整されている、請求項１６に記載のインバータデバイス。
【請求項１８】
波整形回路は、フェーズシフトフルブリッジゼロ電圧スイッチ（ＺＶＳ）回路及びダイオード損失リカバリ回路を含む、請求項１に記載のインバータデバイス。
【請求項１９】
インバータデバイスを稼働する方法において、
スレーブインバータ回路を用いて整流ＤＣ波形を生成するステップと、
ＡＣ電流リップルをＤＣ電源にフィルタバックするステップと、
整流ＤＣ波形を中間の１２−１５電圧範囲にブーストするステップと、
ＤＣ波形を半波整流１２０Ｖ−２４０Ｖ波形へ成形するステップと、
スイッチングオペレーションの間に整流器エネルギリカバリ回路を用いてエネルギを回復するステップと、
アナログ混合信号モジュール若しくはデジタルコントローラモジュールのいずれかを用いてＰＷＭ波形を生成するステップと、
整流ＤＣ波形をグリッド電圧に同期させるステップと、及び、
複数のソーラセルに結合する複数のセンス回路についてセルグループ電圧及びセルグループ電流を記録するべく管理するステップと
を含む、方法。
【請求項２０】
更に、インバータデバイスの各々からパワーライングリッドへの整流ＤＶ波形をターンオフ／オンするアナログ混合信号コントロールモジュールの各々のための参照信号を生成するステップを含む、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１２年１０月２５日出願の米国出願第１３／６６０７５２号の優先権を主張するものであり、その開示内容は参照の上全体として本明細書に組み込まれる。
【０００２】
本開示は概略、集積回路に関する。特に、本開示は、ソーラモジュールのために構成されたインバータデバイスのための方法及びシステムを提供する。例示としてのみであるが、インバータデバイスは、複数のソーラセルを含む、ソーラモジュールのバックプレーンに結合し得る。勿論、他の変形、修正及び代替もあり得る。
【背景技術】
【０００３】
光電効果の発見以来、ソーラインバータは、ソーラセル若しくはパネルにより生成される直流電流（ＤＣ）を交流電流（ＡＣ）に変換するように設計されてきた。インバータと称される回路は、ワットからメガワットのＤＣ−ＡＣ変換を実行してきた、ＤＣソースからの到来信号を常時反転するプロセスに、元々関するものである。２０００年代初期のＰＶソーラパネル技術の再生以来、インバータは、ソーラ設置のコスト、パフォーマンス、及び信頼性を規定することから、注目点となった。平衡システム（ＢＯＳ）コンポーネントの一部として他のコンポーネントで出し合われると、インバータは設置の寿命を規定するのに重要な役割を果たす。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例示として、米国エネルギ省は、住宅用、商業用及び実用規模の太陽光発電ソーラ設備のためのソーラシステムに対する１ドル／ワット（直流）の設置コストを達成するためのＳｕｎＳｈｏｔ（登録商標）イニシアティブを開始した。パネルコストが急激に下がり、インバータ、ＢＯＳコスト及び設置コストは、ＰＶ産業のための焦点となっている。更に、（付加のグリッド／エンドポイントに対するソーラパネルの）より低いシステムの効率性は、約８０パーセントあたりであるが、重要な資本支出及びＯ＆Ｍコストに寄与することから、関心の領域となっている。コストを下げる実効的パワー変換技術はシステム効率を改良し、ＰＶソーラパワーに対する電気のリバリッジコスト（ＬＣＯＥ）のためのグリッドパリティのゴールを達成するためのパフォーマンスが求められている。
【図面の簡単な説明】
【０００５】
【図１】図１は、本開示の実施形態に係る、複数のセル及び関連するインバータを含むソーラモジュールの簡略図である。
【図２】図２は、本開示の実施形態に係る、スレーブインバータに結合するモジュールバックプレーンの簡略図である。
【図３】図３は、本開示の実施形態に係る、マスタチップモジュールの簡略図である。
【図４】図４は、本開示の実施形態に係る、スレーブチップモジュールの簡略図である。
【図５】図５は、図４のスレーブ回路のより詳細なものであり、本開示の実施形態に係る、フィルタ、フェーズシフタ、ＲＥＲＣ、並びに（フェーズシフタ及びＲＥＲＣを含む）ブースト回路を含む。
【図６】図６は、本開示の実施形態に係るインバータ回路の例である。
【図７】図７は、本開示の実施形態に係るインバータ回路の例である。
【図８】図８は、本開示の実施形態に係るインバータ回路の例である。
【図９】図９は、本開示の実施形態に係る、スレーブ回路から導出される波形である。
【図１０】図１０は、本開示の実施形態に係る、複数のスレーブ回路に結合するマスタ回路の全体図である。
【図１１】図１１は、本開示の実施形態に係る、スレーブ回路の各々からの電圧及び電流波形の各々、並びに、電圧及び電流波形の各々の集約を示す。
【図１２】図１２は、本開示の実施形態に係る、ガラス部材、複数のセル、バックプレーン、及びインバータを含む、ソーラセルエレメントを示す。
【図１３】図１３は、本開示の実施形態に係る、ＲＥＲＣ回路を伴う及び伴わないレクチファイアブリッジダイオードに亘ってスイッチング電圧をかけた、波形を示す。
【図１４】図１４は、本開示の実施形態に係る、ＲＥＲＣ回路を伴う及び伴わないレクチファイアブリッジダイオードに亘ってスイッチング電圧をかけた、波形を示す。
【図１５】図１５は、図１３及び図１４の回路について、時間に対してプロットされた電圧／電流を示す。
【図１６】図１６は、本開示の実施形態に係る、波整形回路の波形を示す。
【発明を実施するための形態】
【０００６】
本開示は概略、集積回路に関する。特に、本開示は、ソーラモジュールのために構成されたインバータデバイスのための方法及びシステムを提供する。例示としてのみであるが、インバータデバイスは、複数のソーラセルを含む、ソーラモジュールのバックプレーンに結合し得る。勿論、他の変形、修正及び代替もあり得る。
【０００７】
ＰＶパネル規格されたアウトプットパワーで増加するにつれ、最大限パワーポイント（ＭＰＳ）にて稼働することの概念は、パワー生成を最大限にする予備的要求となった。更に、「ストリング」ＰＶパネルは、＋／−３〜５％だけＭＰＰポイントが異なり得るが、通常、殆ど全て最善に劣るパワーポイントで稼働することになる。更に、シェーディングやソイリングの効果は、より高い損失に寄与するものであり、ストリングトポロジで増幅される。結果として、中央インバージョン及びストリングインバージョントポロジは、実質的により低いシステムの実効性を有することになる。価格及び信頼性の利点を備えるこれらのトポロジは、長期的にはコストが掛かる。多くの融資を受けたＰＶプロジェクトにとって、中央インバージョントポロジのより高い経済的コストは、システムパフォーマンスを犠牲にするこれらの利点により、好ましいものである。中央インバージョントポロジの重要なショートカミングは、パネルレベルを介するＯ＆Ｍがモニタリング及びレポーティングする助けとなることができないことである。中央インバージョントポロジの有用性を計算している間には通常無視されるストリング設計、レイアウト最適化、ＢＯＳコンポーネントコスト及びＥＰＣコストは、中央インバージョントポロジに対しては非常により高い。
【０００８】
他方での分散コンバータ若しくはマイクロインバータは、システムが全ての気象条件で最適な性能を向上できるパネルレベルでの反転のタスクを実行する。個々のマイクロインバータのアウトプットは、所望の電圧のグリッド同期ＡＣ（交流）電力であるので、マイクロインバータは通常デイジーチェーンされ個々のパネルからのＡＣ電流を統合する。マイクロインバータは、ミスマッチ損失、次善のパワーポイント損失を除外しシェーディング及びソイリング損失の効果をより低くする。更に、それらは、Ｏ＆Ｍを援助するようにモニタしレポートするパネルの利点をもたらす。他のトポロジに対するマイクロインバータのパフォーマンスは以下に示すとおりである。
【０００９】
例では、或るチャレンジが分散パワーコンバータに直面する。マイクロインバータの解決策は、コスト及び信頼性の局面でチャレンジされてきた。幾つかの第１世代のマイクロインバータソリューションは、非常にコストが掛かり信頼性が無いと考えられてきた。信頼性の関心事は、現場故障が修理や取替に非常にコストが掛かることになる商業的及び実用規模のセグメントでのマイクロインバータの採用を厳しく妨げる。しかしながら、多くのマイクロインバータの会社は、マイクロインバータの信頼性を証明するためのＨＡＬＴ／ＡＬＴ及び現場試行データを生成してきた。非常なコストのインパクトを伴う「新しい技術」を採用することの関心事は、来る数年の範囲内で持続すると予想される。より多くのフィールドパフォーマンスデータが利用可能になるからである。インバータツーインバータの価格と比べると、システムレベルで実効的なコストである限り、マイクロインバータはより高いコストの代替物と称されることが多い。
【００１０】
マイクロインバータは、初期には住居及び小規模の商業（１５ＫＷ未満）ＰＶ設置のＰＶソーラマーケットで名を挙げたので、設置コストを大きく下げＢＯＭコストを維持する一方でコストを大きく縮小する集積ＡＣ（交流）パネルを開発するという考えは、メジャーパネル製造者及びマイクロインバータ会社により共同して追跡されている。このアプローチは、故障の場合の、パネルとマイクロインバータ間の信頼性の明確な区別を可能にする。しかしながら、集積的解決策の考えは主要な不利益を被る。大きなコスト、パフォーマンス及び信頼性の利益は、無いからである。「ＡＣ（交流）パネル」を正確に構成するもの、及びこの１０年の終わりまでにＰＶソーラＬＣＯＥを正規化するためにそれ（ＡＣパネル）が１ドル／ワットのコストをどのように達成し得るか、に関して、産業界で大いに議論されてきた。更に、これらのアプローチは、信頼性を向上しつつコストを大きく下げ得るカスタムＡＳＩＣの僅かに圏外にある、システムレベルの解決策を維持する。
【００１１】
例では、ＡＣパネルは、「ＡＣパネル」のパフォーマンスを向上するように努力しつつ、コスト及び信頼性の核の問題に焦点を合わせるのが望ましい。更に、基礎的電力変換アークティクチャは、意義深く低いコストと非常により高い信頼性への遅れプロセスをカスタムＡＳＩＣのために提供する必要がある。次の章で記載されるイーグル−ブラックプレーン集積インバータＡＣパネルは、ＰＶソーラ設置のためのソリューションランドスケープを大きく変更する、次世代ＡＣパネル技術である。
【００１２】
例では、本インバータデバイスは、ソーラパネルの背面内に集積されて、これによりＡＣパネル技術に直面するチャレンジを克服する。本パネルは、ＡＣパネルソリューションへの総体的アプローチにより規定され、この際コスト、信頼性及びパフォーマンスは製品設計にて同時に取り組まれる。変換技術に関する実際のより早いコスト減少は、パワーエレクトロニクス回路のために一般に難しいカスタムＡＳＩＣを介してのみ可能である。高価なパッケージ技術を伴うマルチチップモジュールは、より低いコストでカスタムパワー回路を開発するための、通常、選択手段である。しかしながら、本パネル技術は、ＰＶパネル内のセルのグループにより生成されるＤＣパワーに「ナノ」変換を実装する、革新的マスタ／スレーブアーキテクチャに依存する。チャンネルエルにより操作される電力はより低いので、現在のＡＣパネルは、９８％の効率性より高くで、２０ｘ−４０ｘを超える電圧ブースティングを達成する、ブレークスルーＤＣ−ＤＣブースト回路から構成される。更に、回路は、革新的「エネルギリカバリ回路」を利用し、アウトプットブリッジでの高価なＳｉＣダイオードの使用を制限してそれらを廉価なショットキーダイオードで置き換える。この革新的回路により、僅かなコストで優れたパフォーマンスを提供する遅れエッジＩＣ製造プロセスをＡＳＩＣ内にパッケージする、全体的ソリューションも可能になる。
【００１３】
現在のパネル技術ソリューションは、２４までの「スレーブ」インバータＡＳＩＣと並行して稼働する「マスタ」コントロール及び通信ＡＳＩＣを有する。マスタ／スレーブＡＣパネルトポロジは、１２０Ｖ／２４０Ｖ／２７７Ｖ  ＡＣパネルを供給する６０セル、７２セル若しくは９０セルのＰＶパネル内に実装され得る非常に拡張性のあるソリューションである。これらのＡＣパネルは、独立してグリッドタイされており、３００Ｗ−１ＭＷからの全てのインストールを可能にする。個々のＡＣパネルは、グランドされたＡＣアウトプットと完全に統合されるので、システムアセンブリ及びインストレーションプロセスは、完全にシンプルであり非常に安全である。
【００１４】
マスタ／スレーブトポロジは、スレーブＡＳＩＣをコントロールする単体のマスタＡＳＩＣから成り、該スレーブＡＳＩＣはＡＣパネル内のセルのグループに接続する。セルの配置を最適化してセルをグループ化する、本質的にセルの接続のグリッドアレイである「バックプレーン」を介して、これは達成される。個々のセルのグループは、スレーブＡＳＩＣのインプットにて少なくとも４−７Ｖ  ＤＣを供給すると予想される。「バックプレーン」の詳細は、この後で説明する。
【００１５】
ＡＣパネルマスタ／スレーブトポロジは、エネルギ貯蔵キャパシティと共に高価な磁気コンポーネントの必要を減少させる。ＡＣパネルのマスタＡＳＩＣは、必要電圧及び周波数パラメータのためのグリッドをモニタし、スレーブインバータを然るべく有効に及び無効にする。パネル内のセルは、（ポリシリコン／モノ結晶／薄膜セルに依存して）１０若しくは１２のアレイに、セルの個々のグループからそれらの対応するスレーブインバータのインプットへの経路長を最適化するカスタムデザインされた「バックプレーン」に、分離され得る。グループ内のセルの数はスレーブインバータへの必要電圧インプットにより決定されるので、種々のアウトプットパワーのＡＣパネルが可能である。個々のマスタＡＳＩＣは１２スレーブインバータまでコントロールできるので、２４０Ｗ−１．４ＫＷの範囲のＡＣパネルが設計可能である。パネルサイズ上の制限は、電気的制約では無く機械的制約により決定される。更に、最適なコスト節約は、２７７Ｖアウトプットを伴う６４０Ｗシステム周りで達成可能であり、該システムは４８０Ｖ  ３−フェーズシステムを有効にする。
【００１６】
図１は、本開示の実施形態に係る、複数のセル及び関連するインバータを含むソーラモジュールの簡略平面図である。上記図面に示すように、本プレーンインバータアーキテクチャは、ＭＰＰＴによりＤＣブーストへの反転プロセスをブレークし、パネル内のセルの個々のグループからの１２０Ｖ／２４０Ｖ／２７７Ｖ整流ＤＣ波形を生成し、マスタＡＳＩＣによりコントロールされるアンフォルダ回路内のそれらの電流を統合する。スレーブインバータが、ＡＲＣフィルタインダクタと共に統合される非常に低いプロファイルプラナＤＣブーストトランスフォーマを有することを有効にする、カスタムデザインの「バックプレーン」により、セルの配置の最適化は達成される。以下のセクションで記載するＤＣブースト回路は、２００Ｋｈｚより大きいスイッチング周波数で「ゼロ電圧」スイッチングを達成する独自のスイッチング技術を用いて、２０ｘ−４０ｘブーストを達成する。スレーブインバータは、パネルグループの電圧及び電流も感知し、個々のセルグループからのパワーを最適化するセルグループレベルＭＰＰＴを稼働する。これは、インバータ動力のＡＣパネルが、マイクロインバータを統合されたＡＣパネルよりも非常に高いパフォーマンスを供給することを、有効にする。カスタムＡＳＩＣへの全ての重要な回路のカプセル化は、通常２５年以上の、ＡＣパネルの信頼性を大きく改良する。このより高い信頼性は、パフォーマンスの増大及び非常に低いコストも招来する。
【００１７】
図２は、本開示の実施形態に係る、スレーブインバータに結合するモジュールバックプレーンの簡略平面図である。ＡＣパネルの「バックプレーン」は、パネル上のセルをスレーブインバータのパワー回路を駆動するグループにグループ化する、カスタムデザイングリッド配置である。「バックプレーン」（ＢＰ）は電気回路の統合部分にある。セルレイアウトを最適化する重要な役割を果たすからである。
【００１８】
個々のスレーブインバータに対するセルグループを選択することにより、ＢＰは、マスタ／スレーブインバータの統合における小規模の改良を可能にする。個々のセルグループのスレーブインバータへの物理的近接は、パネル組み立ての間にセルが直接に配置され得る「ノード」に対してオンを提供する間に、タブワイヤのより低いコストを有効にする。ＢＰ回路は、マスタ／スレーブＡＳＩＣを保持するメインインバータＰＣＢにフックされる追加のプレーンレイヤである。ＢＰ形状及びレイアウトは、ＡＣパネルのために用いられるセルの特性により決定される。個別のセルの多くが並列に組み合わされる「薄膜」パネルに対する、ノードの数は、個別のセルの多くが直列に接続する「ポリシリコンパネル」のものよりも、ずっと少なくてもよい。結果として、個々の個別セルブランチ上のノードはセル部材により規定され、所望のセルアウトプットパワー及び電圧に基づいて最適化される必要がある。ＢＰの目的は、最適セルグルーピングを保証してそれらからのインプットＤＣ電圧を少なくとも４Ｖとすること、である。ＢＰは、スレーブインバータのインプットに到達する前のタブワイヤの長さを最小限にすることにより、タブワイヤ上での最小限損失を補償する必要もある。
【００１９】
図３は、本開示の実施形態に係る、マスタチップモジュールの簡略図である。図示するように、マスタチップモジュールはマスタＡＳＩＣである。マスタＡＳＩＣは、ＡＣパネルの中央コントロール部をホストする。マスタＡＳＩＣは以下の特徴を有する。
【００２０】
１．２４までのスレーブインバータ及び統合ＡＣアンフォルダをコントロールする。
【００２１】
２．グリッドタイ及びオフグリッドアプリケーションの両方のためのアルゴリズムを内部同期でコントロールする。
【００２２】
３．ＩＥＥＥ１５４７／ＵＬ１７４１グリッドコンディションをチェックし、異常なグリッド／負荷若しくは低パワーコンディションのパネルの発電を有効／無効にする。
【００２３】
４．インバータの各々の電流アウトプットをコントロールし、異常なグリッド／負荷コンディションの際のスレーブインバータを有効／無効にする。
【００２４】
５．インバータのグリッドサイド／負荷サイドに出力されるものに関して絶対的且つ先制的にコントロールする。
【００２５】
６．アウトプットにおけるＡＣパネルの累積発電と共に、個別のインバータ発電をモニタする。
【００２６】
７．１２０／２４０／２７７Ｖ  ＲＭＳ  整流グリッド波形を生成するスレーブコントロールＡＳＩＣに対して、比例参照整流グリッド電圧を生成する。
【００２７】
８．アウトプットアンフォルダを、到来グリッド電圧若しくは負荷サイド通信と同期させ、最小限のＴＨＤによりクリーンな正弦ＡＣ波形を生成する。
【００２８】
９．有線／無線物理レイヤ上での中央データ収集システムへの通信。
【００２９】
例では、マスタＡＳＩＣは、スレーブインバータの各々からの電圧及び電流信号アウトプットを計測し、それらの各々のための比例ＭＰＰＴセットポイントを生成する。マスタＡＳＩＣのアーキテクチャブロック図は図示のとおりである。
【００３０】
スレーブＡＳＩＣは、パネル上のセルの所与のグループに対するインバータの発電コントロールＡＳＩＣである。それは、直列若しくは並列のセルのグループからＤＣインプットを受ける。スレーブインバータＡＳＩＣの特徴は以下のとおりである。
【００３１】
１．セルグループ電圧及び電流をモニタする。
【００３２】
２．セルグループ電流／電圧をＭＰＰＴコントロールし、ＭＰＰポイントで稼働することを保証する。
【００３３】
３．マスタＡＳＩＣを介してモニタする＆レポートするための電流／電圧／温度を順に並べる。
【００３４】
４．ＡＣパネル構成により所望されるように１２０Ｖ／２４０Ｖ／２７７Ｖにてアウトプットアンフォルダブリッジのための整流サイン波形を生成する。
【００３５】
５．マスタＡＳＩＣによるグリッド相互接続若しくは負荷サイド通信のために、高品質低ＴＨＤアウトプット整流サイン波形を維持する。
【００３６】
６．マスタＡＳＩＣからの到来参照信号を追跡する高速精密混合信号コントロールループ。
【００３７】
７．グリッドタイオペレーションのための平均電流モードコントローラ内で、及び、オフグリッドアプリケーションのための電圧モードピーク電流モードコントロール内で、稼働する。
【００３８】
８．精密コントロールステートマシン及びデータ照合エンジンを有するＲＩＳＣプロセッサ。
【００３９】
図４は、本開示の実施形態に係る、スレーブチップモジュールの簡略図である。図示するように、コントロールＡＳＩＣのブロック図が示される。
【００４０】
図５は、本開示の実施形態に係る、フィルタ、フェーズシフタ、ＲＥＲＣ、並びに（フェーズシフタ及びＲＥＲＣを含む）ブースト回路を含む、図４のスレーブ回路の詳細図である。図示するように、ブースタステージは、高効率で２０ｘ−４０ｘ電圧ブーストを有効にするスレーブＡＳＩＣの重要部分である。更に、このブーストコンバータ回路は、低電圧ＭＯＳＦＥＴを用いるように設計され、該ＭＯＳＦＥＴは、遅れエッジプロセステクノロジ内のパワー回路のカプセル化を有効にする。コスト減少は更に、ＳｉＣダイオードの代わりに廉価の超高速シリコンＰＮ接合ダイオードの使用を介して達成され、革新的な「整流器エネルギ回復回路」は９８％の効率性より大きく損失配信を最小限にする。ブースト回路は３ステージショーから成り、それらについて以下詳細に説明する。
【００４１】
フェーズシフトフルブリッジコンバータ
【００４２】
ＰＳＦＢ（フェーズシフトフルブリッジ）コンバータは、一定のデッドタイム遅れフェーズレグ平均電流モードコントロールシステムにより稼働する。ＰＳＦＢ及びＲＥＲＣは共に、トランスフォーマの一次的及び二次的寄生と共にトランスフォーマの磁化インダクタンスを利用し、ＺＶＳ（ゼロ電圧スイッチング）オペレーションが任意のデューティサイクルで有効になるように一次的サイドスイッチングコンポーネント（Ｍ３、Ｍ４、Ｍ５Ｍ６）をソフトスイッチする。ＰＳＦＢを含む通常のデザインは、トランスフォーマのリーケージインダクタンス若しくは一次的経路の追加のインダクタを利用し、一次的サイドスイッチングコンポーネント上でＺＶＳ（ゼロ電圧スイッチング）を達成する。この回路の主たる利点は、トランスフォーマのアウトプットを整流するダイオードＤ１〜Ｄ４がインダクタによりフリーホイールすることがない、ということである。よって、完全な非連続伝導モード（ＤＣＭ）は整流器ダイオード上で達成される。
【００４３】
Ｍ３、Ｍ４及びＭ５、Ｍ６の間におけるデッドタイムの期間のゼロ電圧スイッチングのために一次的サイドコンポーネントに磁化インダクタンスをさらす所定のインターバルでトランスフォーマがカットオフするには、オペレーションのＤＣＭモードが極めて重要である。一次的サイドコンポーネントのゼロ電圧スイッチングは非常に望ましい。これらのコンポーネントは非常に高い周波数でスイッチ可能であり、このことにより回路で必要とされるトランスフォーマ、インダクタ及びキャパシタのサイズを縮小できるからである。スレーブインバータは、フェライト材の利用可能性で制限される２５０Ｋｈｚ〜２Ｍｈｚでの統合磁気スイッチングにより、実効的に構築され得る。
【００４４】
回路の比類無い特徴は一次的磁化インダクタンスを用いることである。一次的磁化インダクタンスは損失無く実際に回路の一次的部分をフリーホイールし、重要でないレベルまでコンバータのスイッチング損失をかなり減少させ、一次的サイドスイッチングコンポーネントの共通モード伝導損失を減少させ、スイッチ上で最小限のスイッチを利用してＺＶＳ（ゼロ電圧スイッチング）整流を達成する。ＺＶＳ整流のために用いられるより高いインダクタンス値により、トランスフォーマのエネルギ貯蔵は殆ど無くなり、リーケージインダクタンスの必要を無効にし、これによりトランスフォーマの一次的及び二次的巻線を高係数のカップリングでタイトに結合する。一次的サイドスイッチング回路は、トランスフォーマの一次的磁化インダクタンスの０〜１０％の範囲で一次的リーケージインダクタンスのためのＺＶＳモードで十分に稼働し、リーケージインダクタンスが一次的サイドスイッチングコンポーネントのＺＶＳ推移の整流で重要で無い役割しか有さないことを、示す。
【００４５】
整流器エネルギ回復回路
【００４６】
整流器エネルギ回復回路（ＲＥＲＣ）は、ＺＶＳ（ゼロ電圧スイッチング）領域で稼働するＰＳＦＢ回路の極めて重要な部分である。ＲＥＲＣは、もしあれば整流器ダイオード（Ｄ１〜Ｄ４）上のリバースリカバリチャージを除去し、高価な高電圧ＳｉＣショットキーダイオードではなく、通常の廉価なシリコンＰＮ接合ダイオードの利用を可能にする。
【００４７】
ＲＥＲＣは、ダイオードＤ１〜Ｄ４の接合エネルギをキャパシタＣ１内にリカバーし、エネルギをアウトプットに転送し、ダイオードＤ１からＤ４をショットキーダイオードとしての多数キャリアデバイスのように振る舞わせる。
【００４８】
ＲＥＲＣは、インダクタをフリーホイールすることもあり、アウトプットパワーレベルにも関わらず、ダイオードＤ１〜Ｄ４をＤＣＭ内に常時ステイさせる。ダイオードＤ１〜Ｄ４をＤＣＭ内にステイさせることは、コンバータにとっては極めて重要である。このことはスイッチング損失を有意で無い値にまで無効にし、よってコンバータは有意により高い周波数で動作可能であり、回路内の誘導性及び容量性コンポーネントを減少させ、回路のフォームファクタ及びサイズをかなり減少させるからである。
【００４９】
ＡＲＣフィルタステージ
【００５０】
アクティブリップル取消（ＡＲＣ）フィルタは、インプットソーラパネル電圧で見出されるＤＣ電流リップルをキャンセルする。Ｍ１、Ｍ２スイッチは、双方向ＤＣ−ＤＣコンバータの原理で稼働する。ＡＲＣフィルタは、ＰＳＦＢの低伝導状態の間、規定された電圧にキャパシタＣ２をチャージし、ＰＳＦＢコンバータの高伝導状態の間、キャパシタをディスチャージする。
【００５１】
ＡＲＣフィルタは、コンスタントデッドタイム平均電流モードコントロールを用いて完全ゼロ電圧スイッチ式オペレーションでスイッチを稼働する。ＡＲＣフィルタは、アルミニウム電解キャパシティを、高信頼性メタルフィルム、若しくは低キャパシタンス値のセラミックキャパシタで置換しようとする。
【００５２】
キャパシタＣ２は、キャパシタのＶｉｎとＶｍａｘ定格との間の電圧スケールで、完全に利用される。ＡＲＣフィルタは、ＰＳＦＢにより導入される１２０Ｈｚ／１００Ｈｚライン周波数リップルをフィルタアウトし、ソーラパネルにより見られる電流リップルを最小限化する。
【００５３】
ＡＣアンフォルダ回路
【００５４】
ＡＣアンフォルダ回路は、この実装には極めて重要である。ナノインバータブースト回路の各々の統合電力は、ＡＣアンフォルダインプットＶ＋／Ｖ−上で利用可能である。ブースト回路のアウトプットは整流サイン波であるから、アンフォルダ回路は、到来整流サイン波をライン周波数ＡＣサイン波に変換する。原理的に、アンフォルダ回路は、ブースト回路が電力を生成していないときには、ラインからの整流サイン波形がブースト回路アウトプット内に入り込むことを回避しなければならない。アンフォルダ回路は、なかなか切り替わらないが、通常ライン周波数（５０／６０Ｈｚ）である低スイッチング周波数により、スイッチング損失はごく僅かである。
【００５５】
以下では、ＡＣアンフォルダの実装の種々のスキームを記載するのであり、図６、７、及び８にも示されている。
【００５６】
ＭＯＳＦＥＴアンフォルダ
【００５７】
このスキームでは、ＭＯＳＦＥＴ  Ｍ１、Ｍ２、Ｍ３、Ｍ４が、展開整流回路を形成する。ラインとニュートラルの間の電圧が正であるときＭ１、Ｍ３、Ｍ５がオンであり、ラインとニュートラルの間の電圧が負であるときＭ２、Ｍ４、Ｍ５がオンである。Ｌ１、Ｃ１、Ｃ２、Ｃ３から成るラインフィルタは、展開回路からスイッチング過渡的効果をフィルタアウトする。ダイオードＤ１は、システムが何ら電力を生成していないときにボディダイオード整流がブースト回路アウトプット内に入り込むことを許さない、リバースブロッキングダイオードを形成する。ダイオードＤ１の損失を減少させるために、スイッチＭ５が用いられ、スイッチＭ５はシステムからの電力生成があるときにオンとなる。この展開スキームにより、２５０Ｖ  Ｒｍｓ（二乗平均平方根）までの電圧での低伝導損失実装を認める。この実装のアンフォルダデッドタイムは、２００ｎｓよりも小さくなり得、これにより、アンフォルダアウトプットは、２％より小さいＴＨＤの非常にクリーンなサイン波となる。アウトプットスイッチがコントロールされているので、システムはラインサイクル上のどのポイントでもシャットオフし得る。
【００５８】
ＩＧＢＴアンフォルダ
【００５９】
このスキームでは、ＩＧＢＴのＱ１、Ｑ２、Ｑ３、Ｑ４が、展開整流回路を形成する。ラインとニュートラルの間の電圧が正であるときＱ１、Ｑ３、Ｑ５がオンであり、ラインとニュートラルの間の電圧が負であるときＱ２、Ｑ４、Ｑ５がオンである。Ｌ２、Ｃ４、Ｃ５、Ｃ６から成るラインフィルタは、展開回路からスイッチング過渡的効果をフィルタアウトする。ダイオードＤ１は、システムが何ら電力を生成していないときにボディダイオード整流がブースト回路アウトプット内に入り込むことを許さない、リバースブロッキングダイオードを形成する。ダイオードＤ１の損失を減少させるために、スイッチＱ５が用いられ、スイッチＱ５はシステムからの電力生成があるときにオンとなる。この展開スキームにより、４００Ｖから６００Ｖ  Ｒｍｓ（二乗平均平方根）までの電圧での低伝導損失実装を認める。この実装のアンフォルダデッドタイムは、５００ｎｓよりも小さくなり得、これにより、アンフォルダアウトプットは、３％より小さいＴＨＤの非常にクリーンなサイン波となる。デバイスＱ１、Ｑ２、Ｑ３、Ｑ４が１０μｍの期間の短絡規格を有すると、システムは荒れる。アウトプットスイッチがコントロールされ得るので、システムはラインサイクル上のどのポイントでもシャットオフし得る。
【００６０】
ＳＣＲアンフォルダ
【００６１】
このスキームでは、ＳＣＲのＴ１、Ｔ２、Ｔ３、Ｔ４が、展開整流回路を形成する。ラインとニュートラルの間の電圧が正であるときＴ１、Ｔ３がオンである。ラインとニュートラルの間の電圧が負であるときＴ２、Ｔ４５がオンである。Ｌ３、Ｃ７、Ｃ８、Ｃ９から成るラインフィルタは、展開回路からスイッチング過渡的効果をフィルタアウトする。ＳＲＣＲのものは単方向伝導デバイスであるので、システムはブロッキングダイオードを要求しない。この展開スキームにより、１００Ｖから６００Ｖ  Ｒｍｓ（二乗平均平方根）までの電圧での低伝導損失実装を認める。この実装のアンフォルダデッドタイムは、１００ｎｓよりも小さくなり得、これにより、アンフォルダアウトプットは、５％より僅かに小さいＴＨＤのサイン波となる。デバイスＴ１、Ｔ２、Ｔ３、Ｔ４が１０μｍの期間の短絡規格を有すると、システムは荒れる。アウトプットスイッチがコントロールされ得るので、システムはラインサイクル上のゼロクロスでのみシャットオフし得る。
【００６２】
ＡＣパネルの重要な特徴は、スレーブインバータの各々から生成される電力のマスタによる統合である。小電流における電力の集合は非常に困難であるのでＡＣパネルの統合及びコントロールアスペクトは極めて重要である。ＡＣパネルのマスタ／スレーブアーキテクチャは適宜２つのアーキテクチャ上の特徴を有し、簡素なコントロールアルゴリズムでの電力集合を可能にする。
【００６３】
１．スレーブインバータから一様電圧で同期整流ＤＣアウトプット波形を参照する。
【００６４】
２．同期電流波形は、スレーブからマスタにより生成された参照信号とマッチングする。
【００６５】
例えば、ＡＣアンフォルダのアウトプットにて１２０Ｖ  ＡＣを生成するために、マスタは、スレーブインバータの整流ＤＣ電圧を１６９Ｖ  ＲＭＳにセットする。
【００６６】
図９は、本開示の実施形態に係るスレーブ回路から導出される波形である。１２０Ｖ  ＡＣアウトプットに対する、スレーブインバータの各々からのアウトプット電圧波形が示される。
【００６７】
図１０は、本開示の実施形態に係る複数のスレーブ回路に結合するマスタ回路の全体図である。電圧セットポイントに加えて、参照同期信号は、グリッドタイアプリケーションのための２．５Ｖ  ｐ−ｐの低電圧ステップダウングリッド電圧、及びオフグリッドアプリケーションのためのマスタ生成２．２Ｖｐ−ｐ整流サイン波であるが、スレーブインバータの各々からの同一の電圧波形を保証する。スレーブインバータは更に、それらのＭＰＰポイントに対応する増谷より提供される電流セットポイントに依存して、マッチング電流波形を生成する。これらの参照ポイントは、マスタがスレーブインバータを１０μｓ未満で有効／無効にする助けにもなり、種々の安全スタンダードに対してアンチアイランド要求に適合する。参照信号、電圧セットポイント及び電流ポイントと連動することで、決して間違えることの無いシャットオフが、比較的簡素なコントロールループによりスレーブインバータで実装され得る。同時に、定常状態ランタイムパフォーマンスがマスタからのこれら参照信号により完璧に為され、スレーブのためのコントロールループを完全に初歩的なものにする。スレーブ内のＡＭＳコントローラよりもずっと早い計算パワーを有するマスタにより、スレーブインバータの各々のためのＭＰＰポイントが決定される、気付くことが重要である。マスタは、個々のＡＣサイクルの始めにてスレーブデバイスの各々から電流及び電圧値をサンプル化し、それらの対応するセットポイントを決定する。以下の図面は、ＡＣアンフォルダ（ここに示すＭＯＳＦＥＴアンフォルダ）にフィードするように統合されたスレーブインバータアウトプットの相互接続の回路を示す。スレーブの各々から生成される同一の波形により、パネル相互接続が可能である。スレーブの各々から生成される電流波形は請求サイン波でもあり、マスタの拠り提供される参照信号とまで同期する。種々の振幅レベルにおける電流波形の統合は、アウトプットＴＨＤに何ら影響しない。それらは位相整列し周波数相関するからである。アクティブのＭＯＳＦＥＴ回路を伴うＡＣアンフォルダのインプットは、統合整調ＤＣ電流電圧波形がフィルタされ円滑なサイン波を保証する、ということを保証する。ＡＣアンフォルダ回路はよって、整流ＣＤ電圧及び電流波形を、必要なライン周波数で所望のＡＣ波形に変換する、簡素な整流回路であればよい。アウトプットラインフィルタは、直接パネルから１２０Ｖ／２４０Ｖ／２７７Ｖ単相、若しくは２０４Ｖ分相のＡＣ会おうとプロセッサとを提供するように設計されている。このことは、１５Ａ電流規格を伴う通常の設置ＡＣコネクタであればよいアウトプットＡＣケーブル設計を簡素化する。続いての図面は、参照電圧波形に対してプロットされた、スレーブインバータからの独立電流波形を示す。図面の最後の波形は、統合ＡＣパネル電圧及び電流波形を示す。
【００６８】
図１１は、本開示の実施形態に係る、スレーブ回路の各々からの電圧及び電流波形と、電圧及び電流波形の夫々の統合を示す。留意点：説明文：‘Ａ’波形はグリッド電圧である。‘Ｂ’波形は１００×電流波形である。
【００６９】
図１２は、本開示の実施形態に係る、グラス／フレーム、ソーラセル、バックプレーン及びインバータを含む、ＡＣモジュール若しくはパネルを示す。図示されるように、ＡＣパネルは、ソーラＰＶ取り付けでＡＣパネルの広範囲の採用を収めるチャレンジを克服する。３つの重要な局面、即ち、コスト、信頼性及びパフォーマンスの各々にて、ＡＣパネルソリューションは、電流ソリューションよりも遙かに良好にやっていく。接合ボックスダイオードの除去は、この例にて直接的に電力損失の２〜３％を省く。ＭＰＰＴでパフォームする個々のセルグループは、汚れ損失を大きく減らすのであり、このことにより、ソーラパネルは部分的に影のある状況でも動作し得るのであり、結局、同じ条件下で通常のマイクロインバータ／セントラルインバータに亘りより高次のＭＰＰパフォーマンスを提供する。セルグループパフォーマンスの最適化若しくは改良は、例では５〜１０％全体のＭＰＰパフォーマンスを向上する。ＰＳＦＢ及びＲＥＲＣ回路により９８％より大きい効率性で、スレーブインバータは供給する。この例では、ＡＣを供給するパネルからの全体効率は９７％を超える。
【００７０】
例では約４０ｘブースティングを伴う２４０Ｖ／２７７Ｖに対しても、ＺＶＳスイッチングは高効率を提供する。全体のシステムパフォーマンスは、ＤＣオプティマイザと、セントラルインバータ若しくは通常のマイクロインバータとの組み合わせを、条件により約５〜１０％だけ上回る。商業スケールでの全体システムの効率性は、フィールド条件下で（ＡＣケーブルデザインに限定されて）９１−９３％から９６％まで改善し得る。例では、ケーブルコストの制約は例のＡＣパネルコストを約２０％低くする。インバータの囲みの除外は、例のコストの５％を除外する。パネル内の接合ボックスの除外は約１５ドルをセーブする。ＤＣケーブルコネクタの除外は例では約７ドルをセーブする。アセンブリの除外は、例ではＰＡ寝る及びマイクロインバータに関連してコストが掛かる。バックパネルと統合インバータＰＣＢの組み合わせは、例ではパネルコストをセーブする。カスタムＡＳＩＣ内の電源回路のカプセル化は、例の個別のソリューションの８０％だけ電源回路のコストをカットする。
【００７１】
コントロール及び通信ＡＳＩＣのカプセル化は、マスタコントローラのコストを例の電流の個別のソリューションの約５０％にまで下げる。インバータベースのマスタ／スレーブアークティクチャは、例の５０％まで磁気のコストを下げる。インバータベースのマスタ／スレーブアークティクチャは、ライン周波数パワーのメタルフィルムストレージを、高不活性キャパシタで置き換え、例の８０％までコストを下げる。ソリューションは、０．１２ドル／ワットＤＣ近くであり、例のインバータ及びＢＯＳのためにインストールされる。ＤＣ接地の除去は、ＤＣ  ＧＦＤＩの必要を無くすのであり、これにより例では５％ＢＯＳコストを下げる。
【００７２】
例では、光遮断器及びディスクリートゲートドライバ回路が除外され、ＭＴＢＦを改良する。統合された平面磁気コンポーネントは、平均故障間隔ＭＴＢＦ及びフィールド再現性を改善し生産を簡素化する。スレーブＡＳＩＣ上の電源回路のカプセル化は信頼性を改善する。スレーブＡＳＩＣ内の制御及びセンス回路のカプセル化は、分解する傾向があるディスクリートコンポーネントを除外する。自動車グレードセラミックキャパシタを伴う高容量メタルフィルムキャパシタを除外すると、メジャーマージンによる製品の信頼性及びパワー密度が改善される。
【００７３】
図１３、１４及び図１５を参照して、１６６６のデジタルサイン波サンプルを絶対値（正パルスのみ）パルスに変換するトランスフォーマのセカンダリにてフルブリッジ整流回路からの波形が、示される。結果として、ダイオードは、個々のサイン波の周期の間に１６６６回スイッチする。整流ブリッジ内のダイオードがスイッチする度に、ＰＳＦＢによりトランスフォーマを亘って移送されるエネルギの一部が失われる。共通のダイオード電力損失は、スイッチング時にてダイオード上に存在するリバースリカバリチャージによるものである。リバースリカバリエネルギ損失（図１５）は、Ｖｍ＊Ｉｒｒｍ＊ｔｒｒ／２により与えられる。実際の損失の画像を参照する。スイッチングタイム（機会）は多いので、この損失はかなり意義がある。リバースエネルギリカバリ回路は、実際に追加の能動素子を加えてこれらの損失を止める。緩衝器回路内の追加のキャパシタＣ３は、リバースリカバリ期間内にチャージされ、ダイオードが実際に伝導する間にアウトプット内に再循環される。１６６６回のスイッチング周期の期間を超えて、電力損失の３−４％がＲＥＲＣ回路を介してセーブされ得る。ＲＥＲＳ回路を伴う及び伴わない整流ブリッジダイオードに亘るスイッチング電圧による波形は、図１３及び図１４に示される。
【００７４】
図１６を参照して、本発明の波整形回路は、トランスフォーマに結合する４つのパワーＭＯＳＦＥＴＦＥＴから成るフェーズシフトフルブリッジ回路を含む。ＭＯＳＦＥＴは、交互に（上方レグがオンして下方レグがオフし、逆も同様）スイッチし、個別のレグの波形はフェーズシフトする。ＭＯＳＦＥＴをオン／オフする、相対的フェーズシフトは、トランスフォーマのインプットにてデジタルサインを生成する。一連のこれらのデジタルサイン波は、トランスフォーマのセカンダリサイドのアウトプットにてインダクタに亘って（６０ｈｚ／５０ｈｚライン周波数に対する）１２０Ｈｚ／１００Ｈｚの半波長電圧波形を生成する。アウトプットに亘る電流波形は、対応する振幅の半波整流サイン波でもよい。６０Ｈｚライン周波数に対して、デジタルサイン波の約１６６６サンプル（波数５）は、半波整流サイン波の２つを生成する。様々なフェーズでフルブリッジレグ内のＭＯＳＦＥＴのスイッチングをフェーズシフトすると、ゼロ電圧スイッチング（ＺＶＳ）となり、伝導損失を下げることになる。同じＰＳＦＢにてＺＶＳモードのオペレーティングによりより高い周波数のスイッチングが可能になり、これによりスイッチング損失を減少させる。
【００７５】
例では、本発明はインバータデバイスを提供する。デバイスは、整流ＤＣ波形を生成するように構成されたスレーブインバータ回路と、スレーブインバータ回路へ結合し複数のソーラセルからのＤＣ電源へ結合するように構成されＤＣ電源へＡＣ電流リップルをフィルタバックし中間の１２−１５電圧範囲へＤＣ電圧をブーストするように構成されたアクティブリップルキャンセルブースト回路を含む。デバイスは、スレーブインバータ回路へ結合しフェーズシフトゼロ電圧スイッチングフルブリッジ回路及び整流エネルギリカバリ回路を含む、波整形回路を含む。フェーズシフトゼロ電圧スイッチングフルブリッジ回路は、ＤＣ電源を半波整流１２０Ｖ−２４０Ｖ波形へ成形するように構成される。整流器エネルギ回復回路は、スイッチングオペレーションの間にエネルギを回復し波形を形成せしめるように構成されている。デバイスは、ＰＷＭ波形を生成し整流波形をグリッド電圧に同期させるように構成され且つ複数のソーラセルに結合する複数のセンス回路についてセルグループ電圧及びセルグループ電流を記録するべく管理するように構成されている、アナログ混合信号若しくはデジタルコントローラモジュールも、含む。
【００７６】
特定の実施形態では、インバータデバイスは変形例を有する。インバータデバイスは更に、複数のアナログ混合信号若しくはデジタルコントロールモジュールに対して構成されているマスタコントロールモジュールを含む。マスタコントロールモジュールは、アナログ混合信号コントロールモジュールの各々のための参照信号を生成しインバータデバイスの各々からパワーライングリッドへの整流波形をターンオン／オフするように、構成されている。マスタコントローラモジュールは、パワーライングリッドに結合して任意の所与の時間にグリッド電圧及びグリッド周波数を計測する、検出デバイスを含む。マスタコントロールモジュールは、グリッド電圧及び／又はグリッド周波数からの情報を用いてインバータデバイスの各々をターンオン／オフするように構成される。マスタコントローラモジュールは、ソーラモジュールのバックプレーンにアタッチすることによりソーラモジュール上に構成されている。バックプレーンは実質的に、接合ボックス又はパワーアグリゲータから自由である。インバータデバイスは更に、複数のソーラセルグループを含み、ソーラセルグループの各々はＤＣスレーブ回路へのＤＣインプットを有する。マスタコントローラは、展開回路をコントロールするように構成され、該展開回路は、ＳＣＲ、ＭＯＳＦＥＴ、若しくはＩＧＢＴ回路のうちの一つを伴うＨ−ブリッジ回路を含む。展開回路は、複数のスレーブインバータ回路により生成される複数の電流波形を集約することによりパワーライングリッドに電力を配信する閉ループコントロールアルゴリズムでコントロールされる。
【００７７】
別途の例では、マスタコントローラ及びアナログ混合信号若しくはデジタルコントローラは、ソーラセルグループの各々からの複数の参照信号及び少なくとも一つの電圧電流レベルを交換するべく通信するように構成される。マスタコントローラは、パワーライングリッド周波数において所定の所望の制限内部でパワーライングリッド電圧に比例する参照電圧波形を生成する。マスタコントローラは、アナログ混合信号若しくはデジタルコントローラにより受信されたときに瞬間シャットオフ信号の生成の開始の５００ミリ秒内でスレーブインバータ回路の複数のスイッチング回路をパワーダウンする瞬間シャットオフ信号を生成する。マスタコントローラは、アウトプット電圧波形上に変調された追加のサイン波を生成してパワーライングリッド電圧波形を歪曲し、該パワーライングリッド電圧波形はパワーライングリッドが存在するならばパワーライングリッド電圧波形のどの変更からも自由であり、又は、アウトプット電圧波形上に変調された追加のサイン波は、スレーブインバータ回路のシャットオフを開始するパワーライングリッドが無いならばアウトプット電圧波形を歪曲する。
【００７８】
例では、アナログ混合信号若しくはデジタルコントローラによりコントロールされるスレーブインバータ回路は、パワーレベルを変化させセルグループの最大限パワーポイント（ＭＰＰＴ）を追跡することによりパワーアウトプットを最大限にするスレーブインバータ回路に結合するセルグループからのパワーアウトプットを、連続してモニタする。アナログ混合信号若しくはデジタルコントローラによりコントロールされるスレーブインバータ回路は、セルグループ上に提供される照射の変化により生じる変動パワーレベルへ、パワーアウトプットを最大化する。アナログ混合信号若しくはデジタルコントローラによりコントロールされるスレーブインバータ回路は、アウトプット電流及び電圧波形を成形するマスタ回路によりサンプルされる参照電圧と同期するフェーズロックループ（ＡＬＬ）回路を、含む。スレーブ回路は、半波整流波形を生成するダイオードブリッジでのエネルギ損失を減少させるように構成されたパワー損失減少回路を含み、エネルギ損失回路はＣＭＯＳ回路若しくはＳｉＣ回路により提供される。
【００７９】
例では、バックプレーンは、複数の所定のポイントにおいてバックプレーンのプリント回路ボード内に入り込む、ソーラセルグループからの複数のＤＣインプットを含み、該複数の所定のポイントは、該複数のスレーブインバータ回路及び予備パワーサプライと結合する。予備パワーサプライは、電力を提供して、複数のスレーブインバータ回路、マスタコントローラモジュール、展開回路、通信コントローラ及び他の関連する回路を稼働させる。予備パワーサプライは、セルのグループの設計と関連する複数の電圧レベルにおいてトリガされるように調整されている。波整形回路は、フェーズシフトフルブリッジゼロ電圧スイッチ（ＺＶＳ）回路及びダイオード損失リカバリ回路を含む。
【００８０】
例では、本発明は、本明細書に記載の回路及びシステムの機能を実行する関連方法も含む。例では、本発明は、インバータデバイスを稼働する方法を提供する。方法は、スレーブインバータ回路を用いて整流ＤＣ波形を生成するステップ、ＡＣ電流リップルをＤＣ電源にフィルタバックするステップ、整流ＤＣ波形を中間の１２−１５電圧範囲にブーストするステップ、ＤＣ波形を半波整流１２０Ｖ−２４０Ｖ波形へ成形するステップ、スイッチングオペレーションの間に整流器エネルギリカバリ回路を用いてエネルギを回復するステップ、アナログ混合信号モジュールとデジタルコントローラモジュールのいずれかを用いてＰＷＭ波形を生成するステップ、整流ＤＣ波形をグリッド電圧に同期させるステップ、及び、複数のソーラセルに結合する複数のセンス回路についてセルグループ電圧及びセルグループ電流を記録するべく管理するステップを、含む。例では、本発明は更に、インバータデバイスの各々からパワーライングリッドへの整流ＤＶ波形をターンオフ／オンするアナログ混合信号コントロールモジュールの各々のための参照信号を生成する。当然ながら、前述の記載は開示の例であり、例に対する修正及び変更は開示の範囲内で為され得る。従って、添付の請求項の範囲は、全ての範囲の均等物を含む、すべてのそれら修正及び類似の構成を包含するように最も広い解釈として許容されるべきである。
【符号の説明】
【００８１】
１、２、３・・・ナノインバータ。
【図１】
2016501006.tif 000003
【図２】
2016501006.tif 000004
【図３】
2016501006.tif 000005
【図４】
2016501006.tif 000006
【図５】
2016501006.tif 000007
【図６】
2016501006.tif 000008
【図７】
2016501006.tif 000009
【図８】
2016501006.tif 000010
【図９】
2016501006.tif 000011
【図１０】
2016501006.tif 000012
【図１１】
2016501006.tif 000013
【図１２】
2016501006.tif 000014
【図１３】
2016501006.tif 000015
【図１４】
2016501006.tif 000016
【図１５】
2016501006.tif 000017
【図１６】
2016501006.tif 000018
【国際調査報告】
2016501006.tif 000019
2016501006.tif 000020
2016501006.tif 000021