(57)【要約】  薄型チップを埋め込むためのシステムおよび方法が提供される。可撓性ポリマー上に配設された導電性材料を含む基板内にウェル領域が生成される。導電性材料のパターン形成によってスタンドオフウェル領域を生成することができ、スタンドオフウェル領域に薄型チップが埋め込まれる。ポリマー層にキャビティを生成して、ポリマーウェル領域を形成することができ、ポリマーウェル領域に薄型チップが埋め込まれる。一例では、可撓性ポリマー上に配設された導電性材料を含む基板に少なくとも２つのウェル領域を生成することができる。少なくとも２つのウェル領域の少なくとも１つは、スタンドオフウェル領域でよい。
2016504751.tif 000002
【特許請求の範囲】
【請求項１】
Ａ）スタンドオフウェル領域を備える基板を備える装置であって、
前記基板が、可撓性ポリマーの層の上に配設された第１の導電性材料の層を備え、
前記第１の導電性材料のパターン形成部分が、露出された可撓性ポリマーの一部分と境界を画すスタンドオフを備え、それにより前記スタンドオフウェル領域を形成し、
装置がさらに、
Ｂ）前記スタンドオフの近位の前記露出された可撓性ポリマーの一部分の上で前記スタンドオフウェル領域の内部に配設された薄型チップを備え、
前記スタンドオフの高さが、前記薄型チップの高さと同等である
装置。
【請求項２】
前記スタンドオフの近位の前記露出された可撓性ポリマーの一部分で、前記スタンドオフウェル領域の内部に塗着された接着材を備え、前記薄型チップが、前記スタンドオフの近位の前記接着材の上に配設される請求項１に記載の装置。
【請求項３】
前記接着材が、約８μｍ、約１０μｍ、約１２μｍ、約１５μｍ、約２０μｍ、約２５μｍ、または約３０μｍの厚さを有する請求項２に記載の装置。
【請求項４】
前記接着材が、導電性接着剤または非導電性接着剤を含む請求項２に記載の装置。
【請求項５】
前記第１の導電性材料の前記パターン形成部分が、レーザアブレーションまたはエッチングを使用して形成される請求項１に記載の装置。
【請求項６】
前記可撓性ポリマーが、ポリイミドまたは液晶ポリマーである請求項１に記載の装置。
【請求項７】
前記第１の導電性材料が、銅、金、アルミニウム、またはそれらの何らかの組合せを含む請求項１に記載の装置。
【請求項８】
前記基板が、銅−クラッドポリイミドである請求項１に記載の装置。
【請求項９】
前記可撓性ポリマーの層が、約８μｍ、約１０μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、約７５μｍ、または約８５μｍの厚さを有する請求項１に記載の装置。
【請求項１０】
前記第１の導電性材料の層が、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、または約７０μｍの厚さを有する請求項１に記載の装置。
【請求項１１】
前記薄型チップが、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、または約７０μｍの厚さを有する請求項１に記載の装置。
【請求項１２】
前記薄型チップが、薄型化されたチップである請求項１に記載の装置。
【請求項１３】
前記薄型化されたチップが、エッチングプロセスまたは研削プロセスを使用して薄型化されたチップから形成される請求項１２に記載の装置。
【請求項１４】
前記スタンドオフの前記高さが前記薄型チップの前記高さよりも大きくなる、またはほぼ等しくなるように、前記薄型チップが前記スタンドオフウェル領域の内部に配設される請求項１に記載の装置。
【請求項１５】
前記スタンドオフの前記高さが前記薄型チップの前記高さよりも小さくなるように、前記薄型チップが前記スタンドオフウェル領域の内部に配設される請求項１に記載の装置。
【請求項１６】
前記薄型チップが、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、または約７０μｍの厚さを有する第１の導電性材料の層を有する請求項１に記載の装置。
【請求項１７】
前記基板の上に配設されたポリマーシートと、
前記ポリマーシートを通して形成された少なくとも１つのバイアと、
前記少なくとも１つのバイアの近位の前記ポリマーシートの一部分の上に配設された第２の導電性材料とをさらに備え、それにより、前記第２の導電性材料が、前記薄型チップの電気コンタクトとの電気的連絡を形成する
請求項１に記載の装置。
【請求項１８】
前記第２の導電性材料が、チタン、タングステン、金、ニッケル、クロム、またはそれらの何らかの組合せを含む請求項１７に記載の装置。
【請求項１９】
前記スタンドオフが、前記薄型チップの一部分を取り囲む請求項１に記載の装置。
【請求項２０】
前記スタンドオフが、前記薄型チップを完全に取り囲む請求項１に記載の装置。
【請求項２１】
誘電体材料が、前記スタンドオフと前記薄型チップの一部分との間に配設される請求項１に記載の装置。
【請求項２２】
前記第１の導電性材料の上または前記可撓性ポリマーの上に配設された少なくとも１つの追加の層をさらに備え、前記少なくとも１つの追加の層が、前記薄型チップを前記装置の中立機械面に位置決めする請求項１に記載の装置。
【請求項２３】
薄型チップを埋め込むための方法であって、
Ａ）スタンドオフウェル領域を備える基板を提供するステップを含み、
前記基板が、可撓性ポリマーの層の上に配設された第１の導電性材料の層を備え、
前記第１の導電性材料の少なくとも一部分が、露出された可撓性ポリマーの一部分と境界を画すスタンドオフを形成するようにパターン形成され、それにより前記スタンドオフウェル領域を形成し、
方法がさらに、
Ｂ）前記スタンドオフの高さが前記薄型チップの高さと同等になるように、前記スタンドオフの近位の前記露出された可撓性ポリマーの一部分の上に薄型チップを配設するステップ
を含む方法。
【請求項２４】
ステップＢ）の前に、前記スタンドオフの近位の前記露出された可撓性ポリマーの一部分に接着材を配設するステップを含み、ステップＢ）が、前記スタンドオフの近位の前記露出された可撓性ポリマーの前記部分に塗着された接着材上に前記薄型チップを配設するステップを含む請求項２３に記載の方法。
【請求項２５】
前記スタンドオフの前記高さが、薄型チップの前記高さよりも大きい、またはほぼ等しい請求項２３に記載の方法。
【請求項２６】
ステップＢ）が、前記スタンドオフの前記高さが前記薄型チップの前記高さよりも大きくなる、またはほぼ等しくなるように、前記スタンドオフの近位の前記可撓性ポリマーの一部分の上に前記薄型チップを配設するステップを含む請求項２３に記載の方法。
【請求項２７】
前記薄型チップが、薄型化されたチップであり、ステップＢ）が、前記薄型化されたチップを提供するために、エッチングプロセスまたは研削プロセスを使用してチップを薄型化するステップと、前記スタンドオフの前記高さが前記薄型化されたチップの前記高さと同等になるように、前記スタンドオフの近位の前記露出された可撓性ポリマーの一部分の上に前記薄型化されたチップを配設するステップとを含む請求項２３に記載の方法。
【請求項２８】
前記基板の上にポリマーシートを配設するステップと、
前記ポリマーシートを通して少なくとも１つのバイアを形成するステップと、
前記少なくとも１つのバイアの近位の前記第２のポリマーシートの一部分の上に導電性材料を配設するステップとをさらに含み、それにより、前記導電性材料が、前記薄型チップの電気コンタクトとの電気的連絡を形成する
請求項２３に記載の方法。
【請求項２９】
前記第１の導電性材料の上または前記可撓性ポリマーの上に少なくとも１つの追加の層を配設するステップをさらに含み、前記少なくとも１つの追加の層が、前記薄型チップを前記装置の中立機械面に位置決めする請求項２３に記載の方法。
【請求項３０】
Ａ）ポリマーウェル領域を備える基板を備える装置であって、
前記基板が、第１の導電性材料の層の上に配設された可撓性ポリマーの層を備え、
前記可撓性ポリマーの少なくとも一部分にキャビティが形成されて、露出された第１の導電性材料の一部分と境界を画す少なくとも１つのポリマー壁を形成し、それによりポリマーウェル領域を形成し、
装置がさらに、
Ｂ）前記少なくとも１つのポリマー壁の近位の前記露出された第１の導電性材料の少なくとも一部分の上でポリマーウェル領域の内部に配設された薄型チップ
を備える装置。
【請求項３１】
前記少なくとも１つのポリマー壁の近位の前記露出された第１の導電性材料の少なくとも一部分で、前記ポリマーウェル領域の内部に塗着された接着材を備え、前記薄型チップが、前記少なくとも１つのポリマー壁の近位の前記接着材の上に配設される請求項３０に記載の装置。
【請求項３２】
前記接着材が、約８μｍ、約１０μｍ、約１２μｍ、約１５μｍ、約２０μｍ、約２５μｍ、または約３０μｍの厚さを有する請求項３１に記載の装置。
【請求項３３】
前記接着材が、導電性接着剤または非導電性接着剤を含む請求項３１に記載の装置。
【請求項３４】
前記キャビティが、レーザアブレーションまたはエッチングを使用して形成される請求項３０に記載の装置。
【請求項３５】
前記可撓性ポリマーが、ポリイミドまたは液晶ポリマーである請求項３０に記載の装置。
【請求項３６】
前記第１の導電性材料が、銅、金、アルミニウム、またはそれらの何らかの組合せを含む請求項３０に記載の装置。
【請求項３７】
前記基板が、銅−クラッドポリイミドである請求項３０に記載の装置。
【請求項３８】
前記可撓性ポリマーの層が、約８μｍ、約１０μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、約７５μｍ、または約８５μｍの厚さを有する請求項３０に記載の装置。
【請求項３９】
前記第１の導電性材料の層が、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、または約７０μｍの厚さを有する請求項３０に記載の装置。
【請求項４０】
前記薄型チップが、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、または約７０μｍの厚さを有する請求項３０に記載の装置。
【請求項４１】
前記薄型チップが、薄型化されたチップである請求項３０に記載の装置。
【請求項４２】
前記薄型化されたチップが、エッチングプロセスまたは研削プロセスを使用して薄型化されたチップから形成される請求項４０に記載の装置。
【請求項４３】
前記少なくとも１つのポリマー壁の前記高さが前記薄型チップの前記高さよりも大きくなる、またはほぼ等しくなるように、前記薄型チップが前記ポリマーウェル領域の内部に配設される請求項３０に記載の装置。
【請求項４４】
前記少なくとも１つのポリマー壁の前記高さが前記薄型チップの前記高さよりも小さくなるように、前記薄型チップが前記ポリマーウェル領域の内部に配設される請求項３０に記載の装置。
【請求項４５】
前記薄型チップが、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、または約７０μｍの厚さを有する第１の導電性材料の層を有する請求項３０に記載の装置。
【請求項４６】
前記基板の上に配設されたポリマーシートと、
前記ポリマーシートを通して形成された少なくとも１つのバイアと、
前記少なくとも１つのバイアの近位の前記ポリマーシートの一部分の上に配設された第２の導電性材料とをさらに備え、それにより、前記第２の導電性材料が、前記薄型チップの電気コンタクトとの電気的連絡を形成する
を備える請求項３０に記載の装置。
【請求項４７】
前記第２の導電性材料が、チタン、タングステン、金、ニッケル、クロム、またはそれらの何らかの組合せを含む請求項４６に記載の装置。
【請求項４８】
前記少なくとも１つのポリマー壁が、前記薄型チップの一部分を取り囲む請求項３０に記載の装置。
【請求項４９】
前記少なくとも１つのポリマー壁が、前記薄型チップを完全に取り囲む請求項３０に記載の装置。
【請求項５０】
前記少なくとも１つのポリマー壁と前記薄型チップの一部分との間に誘電体材料が配設される請求項３０に記載の装置。
【請求項５１】
前記第１の導電性材料の上または前記可撓性ポリマーの上に配設された少なくとも１つの追加の層をさらに備え、前記少なくとも１つの追加の層が、前記薄型チップを前記装置の中立機械面に位置決めする請求項３０に記載の装置。
【請求項５２】
前記薄型チップが、薄型化されたチップであり、ステップＢ）が、前記薄型化されたチップを提供するために、エッチングプロセスまたは研削プロセスを使用してチップを薄型化するステップと、前記少なくとも１つの壁の前記高さが前記薄型化されたチップの前記高さと同等になるように、前記少なくとも１つのポリマー壁の近位の前記露出された第１の導電性材料の少なくとも一部分の上で前記ポリマーウェル領域内に前記薄型化されたチップを配設するステップとを含む請求項３０に記載の装置。
【請求項５３】
薄型チップを埋め込むための方法であって、
Ａ）ポリマーウェル領域を備える基板を提供するステップを含み、前記基板が、可撓性ポリマーの層と、第１の導電性材料の層とを備え、前記ポリマーウェル領域が、前記可撓性ポリマーの一部分から形成された少なくとも１つのポリマー壁と、前記第１の導電性材料の少なくとも一部分から形成されたベース領域とを備え、
方法がさらに、
Ｂ）前記少なくとも１つのポリマー壁の近位の前記第１の導電性材料の一部分の上で前記ポリマーウェル領域内に前記薄型チップを配設するステップ
を含む方法。
【請求項５４】
ステップＢ）の前に、前記少なくとも１つのポリマー壁の近位の前記第１の導電の前記部分に接着材を配設するステップを含み、ステップＢ）が、前記少なくとも１つのポリマー壁の近位の前記接着材上に前記薄型チップを配設するステップを含む請求項５３に記載の方法。
【請求項５５】
前記少なくとも１つのポリマー壁の前記高さが前記薄型チップの前記高さよりも大きくなる、またはほぼ等しくなるように、前記薄型チップが前記ポリマーウェル領域の内部に配設される請求項５３に記載の方法。
【請求項５６】
前記少なくとも１つのポリマー壁の前記高さが前記薄型チップの前記高さよりも小さくなるように、前記薄型チップが前記ポリマーウェル領域の内部に配設される請求項５３に記載の方法。
【請求項５７】
前記第１の導電性材料が前記薄型チップと物理的および電気的に連絡するように、前記薄型チップが前記ポリマーウェル領域の内部に配設される請求項５３に記載の方法。
【請求項５８】
前記基板の上に配設されたポリマーシートと、
前記ポリマーシートを通して形成された少なくとも１つのバイアと、
前記少なくとも１つのバイアの近位の前記ポリマーシートの一部分の上に配設された第２の導電性材料とをさらに備え、それにより、前記第２の導電性材料が、前記薄型チップの電気コンタクトとの電気的連絡を形成する
請求項５３に記載の方法。
【請求項５９】
前記第１の導電性材料の上または前記可撓性ポリマーの上に少なくとも１つの追加の層を配設するステップをさらに含み、前記少なくとも１つの追加の層が、前記薄型チップを前記装置の中立機械面に位置決めする請求項５３に記載の方法。
【請求項６０】
Ａ）ウェル領域を備える可撓性基板を備える装置であって、前記可撓性基板が、ポリイミドまたは液晶ポリマーを備え、前記可撓性基板が、前記可撓性基板にウェル領域を形成するキャビティを含み、
装置がさらに、
Ｂ）前記ウェル領域の内部に配設された薄型チップを備え、前記ウェル領域の少なくとも１つのポリマー壁の高さが、前記薄型チップの高さと同等であり、
装置がさらに、
Ｃ）前記薄型チップの少なくとも一部分と実質的に接触する、前記ウェル領域の内部に配設されたポリマー接着材
を備える装置。
【請求項６１】
前記可撓性基板の上に配設されたポリマーシートと、
前記ポリマーシートを通して形成された少なくとも１つのバイアと、
前記少なくとも１つのバイアの近位の前記ポリマーシートの一部分の上に配設された導電性材料とをさらに備え、それにより、前記第２の導電性材料が、前記薄型チップの電気コンタクトとの電気的連絡を形成する
請求項６０に記載の装置。
【請求項６２】
前記ポリマー接着材を通して形成された少なくとも１つのバイアと、
前記少なくとも１つのバイアの近位の前記ポリマー接着材の一部分の上に配設された導電性材料とをさらに備え、それにより、前記導電性材料が、前記薄型チップの電気コンタクトとの電気的連絡を形成する
請求項６０に記載の装置。
【請求項６３】
前記ウェル領域の内部に塗着された接着材を備え、前記薄型チップが前記接着材の上に配設される請求項６０に記載の装置。
【請求項６４】
前記少なくとも１つのポリマー壁の前記高さが前記薄型チップの前記高さよりも大きくなる、またはほぼ等しくなるように、前記薄型チップが前記ウェル領域の内部に配設される請求項６０に記載の装置。
【請求項６５】
前記少なくとも１つのポリマー壁の前記高さが前記薄型チップの前記高さよりも小さくなるように、前記薄型チップが前記ウェル領域の内部に配設される請求項６０に記載の装置。
【請求項６６】
前記少なくとも１つのポリマー壁と前記薄型チップの一部分との間に誘電体材料が配設される請求項６０に記載の装置。
【請求項６７】
Ａ）少なくとも２つのスタンドオフウェル領域を備える基板を備える装置であって、
前記基板が、可撓性ポリマーの層の上に配設された第１の導電性材料の層を備え、
前記第１の導電性材料のパターン形成部分が、露出された可撓性ポリマーの幾つかの部分と境界を画す少なくとも２つのスタンドオフを備え、前記スタンドオフがそれぞれ、前記少なくとも２つのスタンドオフウェル領域の少なくとも１つを形成し、
装置がさらに、
Ｂ）少なくとも２つの薄型チップを備え、各薄型チップが、前記少なくとも２つのスタンドオフウェル領域の各１つの前記スタンドオフの近位の前記露出された可撓性ポリマーの一部分の上で、前記少なくとも２つのスタンドオフウェル領域の各１つの内部に配設され、
前記少なくとも２つの薄型チップの１つの厚さが、前記少なくとも２つの薄型チップの別のものの厚さよりも大きく、
前記スタンドオフの高さが、前記少なくとも２つの薄型チップの１つの高さと同等である
装置。
【請求項６８】
前記少なくとも２つのスタンドオフウェル領域の各１つの前記スタンドオフの近位の前記露出された可撓性ポリマーの一部分で、前記少なくとも２つのスタンドオフウェル領域の少なくとも１つの内部に塗着された接着材を備え、前記少なくとも２つの薄型チップの少なくとも１つが、前記スタンドオフの近位の前記接着材の上に配設される請求項６７に記載の装置。
【請求項６９】
前記接着材が、約８μｍ、約１０μｍ、約１２μｍ、約１５μｍ、約２０μｍ、約２５μｍ、約３０μｍ、約４０μｍ、約５０μｍ、または約５５μｍの厚さを有する請求項６８に記載の装置。
【請求項７０】
前記接着材が、導電性接着剤、および／または熱伝導性接着剤、および／または非導電性接着剤を含む請求項６８に記載の装置。
【請求項７１】
前記接着材が導電性接着剤を含み、前記導電性接着剤を介して、前記少なくとも２つの薄型チップの少なくとも１つに接地電位が印加される請求項７０に記載の装置。
【請求項７２】
前記第１の導電性材料の前記パターン形成部分が、レーザアブレーションまたはエッチングを使用して形成される請求項６７に記載の装置。
【請求項７３】
前記可撓性ポリマーが、ポリイミドまたは液晶ポリマーである請求項６７に記載の装置。
【請求項７４】
前記第１の導電性材料が、銅、金、アルミニウム、またはそれらの何らかの組合せを含む請求項６７に記載の装置。
【請求項７５】
前記可撓性ポリマーの層が、約８μｍ、約１０μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、約７５μｍ、約８５μｍ、約１００μｍ、約１２５μｍ、約１５０μｍ、約１７５μｍ、または約２００μｍの厚さを有する請求項６７に記載の装置。
【請求項７６】
前記第１の導電性材料の層が、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、または約７０μｍの厚さを有する請求項６７に記載の装置。
【請求項７７】
前記少なくとも２つの薄型チップの少なくとも１つが、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、約７０μｍ、８０マイクロメートル、約９０マイクロメートル、約１００マイクロメートル、約１２０マイクロメートル、約１３５マイクロメートル、または約１５０マイクロメートルの厚さを有する請求項６７に記載の装置。
【請求項７８】
前記少なくとも２つの薄型チップの少なくとも１つが、薄型化されたチップであり、前記薄型化されたチップが、エッチングプロセスまたは研削プロセスを使用して薄型化されたチップから形成される請求項６７に記載の装置。
【請求項７９】
前記スタンドオフの前記高さが前記基板の上での前記薄型チップの前記高さよりも約１０マイクロメートル、約２０マイクロメートル、約２５マイクロメートル、約３０マイクロメートル、約３５マイクロメートル、約４０マイクロメートル、または約４５マイクロメートルだけ大きくなるように、前記少なくとも２つの薄型チップの少なくとも１つが前記少なくとも２つのスタンドオフウェル領域の少なくとも１つの内部に配設される請求項６７に記載の装置。
【請求項８０】
前記スタンドオフの前記高さが前記薄型チップの前記高さよりも小さくなるように、前記少なくとも２つの薄型チップの少なくとも１つが前記スタンドオフウェル領域の少なくとも１つの内部に配設される請求項６７に記載の装置。
【請求項８１】
前記少なくとも２つの薄型チップの少なくとも１つが、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、または約７０μｍの厚さを有する第１の導電性材料の層を有する請求項６７に記載の装置。
【請求項８２】
前記基板の上に配設されたポリマーシートと、
前記ポリマーシートを通して形成された少なくとも１つのバイアと、
前記少なくとも１つのバイアの近位の前記ポリマーシートの一部分の上に配設された第２の導電性材料とをさらに備え、それにより、前記第２の導電性材料が、前記少なくとも２つの薄型チップの少なくとも１つの電気コンタクトとの電気的連絡を形成する
請求項６７に記載の装置。
【請求項８３】
前記第２の導電性材料が、チタン、タングステン、金、ニッケル、クロム、またはそれらの何らかの組合せを含む請求項８２に記載の装置。
【請求項８４】
前記スタンドオフが、前記薄型チップの一部分を取り囲む請求項６７に記載の装置。
【請求項８５】
前記少なくとも２つのスタンドオフの少なくとも１つと、前記少なくとも２つの薄型チップの１つの一部分との間に誘電体材料が配設されて接触する請求項６７に記載の装置。
【請求項８６】
前記第１の導電性材料の上または前記可撓性ポリマーの上に配設された少なくとも１つの追加の層をさらに備え、前記少なくとも１つの追加の層が、前記少なくとも２つの薄型チップの少なくとも１つを前記装置の中立機械面に位置決めする請求項６７に記載の装置。
【請求項８７】
Ａ）少なくとも１つのポリマーウェル領域と、少なくとも１つのスタンドオフウェル領域とを備える基板を備える装置であって、
前記基板が、第１の導電性材料の層の上に配設された可撓性ポリマーの層を備え、
前記可撓性ポリマーの少なくとも一部分にキャビティが形成されて、露出された第１の導電性材料の一部分と境界を画す少なくとも１つのポリマー壁を形成し、それによりポリマーウェル領域を形成し、
前記第１の導電性材料のパターン形成部分が、露出された可撓性ポリマーの一部分と境界を画すスタンドオフを備え、それにより前記スタンドオフウェル領域を形成し、
装置がさらに、
Ｂ）少なくとも２つの薄型チップを備え、
前記少なくとも２つの薄型チップの１つが、前記少なくとも１つのポリマー壁の近位の前記露出された第１の導電性材料の少なくとも一部分の上で前記ポリマーウェル領域の内部に配設され、
前記少なくとも２つの薄型チップの別のものが、前記スタンドオフの近位の前記露出された可撓性ポリマーの少なくとも一部分の上で前記スタンドオフウェル領域の内部に配設され、
前記少なくとも２つの薄型チップの１つの厚さが、前記少なくとも２つの薄型チップの別のものの厚さよりも大きい
装置。
【請求項８８】
（ａ）前記少なくとも１つのポリマー壁の近位の前記露出された第１の導電性材料の少なくとも一部分の上で前記ポリマーウェル領域の内部に、または（ｂ）前記スタンドオフの近位の前記露出された可撓性ポリマーの一部分で、前記スタンドオフウェル領域の内部に塗着された接着材を備え、前記少なくとも２つの薄型チップの少なくとも１つが前記接着材の上に配設される請求項８７に記載の装置。
【請求項８９】
前記接着材が、約８μｍ、約１０μｍ、約１２μｍ、約１５μｍ、約２０μｍ、約２５μｍ、約３０μｍ、約４０μｍ、約５０μｍ、または約５５μｍの厚さを有する請求項８８に記載の装置。
【請求項９０】
前記接着材が、導電性接着剤、および／または熱伝導性接着剤、および／または非導電性接着剤を含む請求項８８に記載の装置。
【請求項９１】
前記可撓性ポリマーが、ポリイミドまたは液晶ポリマーである請求項８７に記載の装置。
【請求項９２】
前記第１の導電性材料が、銅、金、アルミニウム、またはそれらの何らかの組合せを含む請求項８７に記載の装置。
【請求項９３】
前記可撓性ポリマーの層が、約８μｍ、約１０μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、約７５μｍ、約８５μｍ、約１００μｍ、約１２５μｍ、約１５０μｍ、約１７５μｍ、または約２００μｍの厚さを有する請求項８７に記載の装置。
【請求項９４】
前記第１の導電性材料の層が、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、または約７０μｍの厚さを有する請求項８７に記載の装置。
【請求項９５】
前記少なくとも２つの薄型チップの少なくとも１つが、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、約７０μｍ、８０マイクロメートル、約９０マイクロメートル、約１００マイクロメートル、約１２０マイクロメートル、約１３５マイクロメートル、または約１５０マイクロメートルの厚さを有する請求項８７に記載の装置。
【請求項９６】
前記少なくとも２つの薄型チップの少なくとも１つが、薄型化されたチップであり、前記薄型化されたチップが、エッチングプロセスまたは研削プロセスを使用して薄型化されたチップから形成される請求項８７に記載の装置。
【請求項９７】
前記基板の上に配設されたポリマーシートと、
前記ポリマーシートを通して形成された少なくとも１つのバイアと、
前記少なくとも１つのバイアの近位の前記ポリマーシートの一部分の上に配設された第２の導電性材料とをさらに備え、それにより、前記第２の導電性材料が、前記少なくとも２つの薄型チップの少なくとも１つの電気コンタクトとの電気的連絡を形成する
請求項８７に記載の装置。
【請求項９８】
前記第１の導電性材料の上または前記可撓性ポリマーの上に配設された少なくとも１つの追加の層をさらに備え、前記少なくとも１つの追加の層が、前記薄型チップを前記装置の中立機械面に位置決めする請求項９７に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０１２年１０月９日出願の「Ｅｍｂｅｄｄｉｎｇ  Ｔｈｉｎｎｅｄ  Ｃｈｉｐｓ  ａｎｄ  Ｉｎｔｅｒｃｏｎｎｅｃｔｓ  ｉｎ  Ｆｌｅｘ  Ｐｏｌｙｍｅｒ」という名称の米国仮特許出願第６１／７１１，６２９号明細書、および２０１３年３月１５日出願の「ＥＭＢＥＤＤＩＮＧ  ＴＨＩＮ  ＣＨＩＰＳ  ＩＮ  ＰＯＬＹＭＥＲ」という名称の米国特許出願第１３／８４４，６３８号明細書の優先権を主張するものであり、各特許出願の全体を、図面も含め、参照により本明細書に組み込む。
【背景技術】
【０００２】
従来の集積回路（ＩＣ）チップは、一般に厚く、堅い。さらに、それらのチップは、チップよりも厚くはないにせよチップと同じ厚さであり、同様に堅い印刷回路板（ＰＣＢ）の上に実装される。厚い印刷回路板を使用するそのような処理は、一般に、薄型化されたチップ、または伸縮性の相互接続構造を有するチップには適合性がない。
【０００３】
可撓性ポリマー内でＰＣＢ上にチップを埋め込むための多くの方式が提案されている。これらの方式のほとんどは、ＰＣＢを構成する可撓性ポリマーの層よりもチップがかなり厚いという仮定に基づく。そのような方式は、より薄いチップには適合性がない。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のことに鑑み、本明細書で述べる様々な例は、一般に、ＩＣチップを含めた薄型デバイスアイランド、および／または伸縮性相互接続構造を可撓性ポリマー内に埋め込むための方法を対象とする。また、本明細書で述べる様々な例は、一般に、可撓性ポリマー内に埋め込まれた、ＩＣチップを含めた薄型デバイスアイランド、および／または伸縮性相互接続構造に基づく装置およびシステムを対象とする。
【課題を解決するための手段】
【０００５】
本明細書で開示される原理によれば、装置は、スタンドオフウェル領域を備える基板を含むことができる。基板は、可撓性ポリマーの層の上に配設された第１の導電性材料の層を含むことができ、第１の導電性材料のパターン形成部分が、露出された可撓性ポリマーの一部分と境界を画すスタンドオフを備え、それによりスタンドオフウェル領域を形成する。装置はまた、スタンドオフの近位の露出された可撓性ポリマーの一部分の上でスタンドオフウェル領域の内部に配設された薄型チップを含むこともできる。スタンドオフの高さは、薄型チップの高さと同等でよい。
【０００６】
一例では、装置は、スタンドオフの近位の露出された可撓性ポリマーの一部分で、スタンドオフウェル領域の内部に塗着された接着材を含むことができる。薄型チップは、スタンドオフの近位の接着材の上に配設することができる。接着材は、約８μｍ、約１０μｍ、約１２μｍ、約１５μｍ、約２０μｍ、約２５μｍ、または約３０μｍの厚さを有することができる。幾つかの例では、接着材は、導電性接着剤または非導電性接着剤を含む。
【０００７】
一例では、第１の導電性材料のパターン形成部分は、レーザアブレーションまたはエッチングを使用して形成することができる。可撓性ポリマーは、ポリイミドまたは液晶ポリマーでよい。
【０００８】
一例では、第１の導電性材料は、銅、金、アルミニウム、またはそれらの何らかの組合せを含む。基板は、銅−クラッドポリイミドでよい。
特定の例では、可撓性ポリマーの層は、約８μｍ、約１０μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、約７５μｍ、または約８５μｍの厚さを有することができ、第１の導電性材料の層は、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、または約７０μｍの厚さを有することができる。一例では、薄型チップは、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、または約７０μｍの厚さを有することができる。
【０００９】
一例では、薄型チップは、薄型化されたチップでよい。薄型化されたチップは、エッチングプロセスまたは研削プロセスを使用して薄型化することができるチップから形成することができる。一例では、スタンドオフの高さが薄型チップの高さよりも大きくなる、またはほぼ等しくなるように、薄型チップをスタンドオフウェル領域の内部に配設することができる。別の例では、スタンドオフの高さが薄型チップの高さよりも小さくなるように、薄型チップをスタンドオフウェル領域の内部に配設することができる。
【００１０】
一例では、薄型チップは、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、または約７０μｍの厚さを有することができる第１の導電性材料の層を有することができる。
【００１１】
一例では、装置はまた、基板の上に配設されたポリマーシートを含むこともできる。ポリマーシートを通して少なくとも１つのバイアを形成することができる。装置はまた、少なくとも１つのバイアの近位のポリマーシートの一部分の上に配設された第２の導電性材料を含むこともでき、それにより、第２の導電性材料が、薄型チップの電気コンタクトとの電気的連絡を形成する。
【００１２】
一例では、第２の導電性材料が、チタン、タングステン、金、ニッケル、クロム、またはそれらの何らかの組合せを含むことができる。
一例では、スタンドオフが、薄型チップの一部分を取り囲む。別の例では、スタンドオフは、薄型チップを完全に取り囲むことができる。一例では、スタンドオフと薄型チップの一部分との間に誘電体材料を配設することができる。
【００１３】
一例では、第１の導電性材料の上または可撓性ポリマーの上に少なくとも１つの追加の層を配設することができ、少なくとも１つの追加の層が、薄型チップを装置の中立機械面に位置決めする。
【００１４】
本明細書で開示される原理によれば、薄型チップを埋め込むための方法は、スタンドオフウェル領域を備える基板を提供するステップを含むことができ、基板は、可撓性ポリマーの層の上に配設された第１の導電性材料の層を含む。基板はまた、露出された可撓性ポリマーの一部分と境界を画すスタンドオフを形成するようにパターン形成することができる第１の導電性材料の少なくとも一部分を含むこともできる。この方法はまた、スタンドオフの高さが薄型チップの高さと同等になり得るように、スタンドオフの近位の露出された可撓性ポリマーの一部分の上に薄型チップを配設するステップも含むことができる。
【００１５】
一例では、方法はまた、スタンドオフの近位の露出された可撓性ポリマーの一部分に接着材を塗着するステップと、スタンドオフの近位の露出された可撓性ポリマーの上記部分に塗着された接着材上に薄型チップを配設するステップとを含むこともできる。
【００１６】
幾つかの例では、スタンドオフの高さは、薄型チップの高さよりも大きくてよく、またはほぼ等しくてもよい。
特定の例では、配設ステップはまた、スタンドオフの高さが薄型チップの高さよりも大きくなる、またはほぼ等しくなるように、スタンドオフの近位の可撓性ポリマーの一部分の上に薄型チップを配設するステップも含むことができる。
【００１７】
一例では、薄型チップは、薄型化されたチップでよく、チップの薄型化は、エッチングプロセスまたは研削プロセスによって提供することができる。薄型化されたチップは、スタンドオフの高さが薄型化されたチップの高さと同等になり得るように、スタンドオフの近位の露出された可撓性ポリマーの一部分の上に配設することができる。
【００１８】
一例では、この方法はまた、基板の上にポリマーシートを配設するステップと、ポリマーシートを通る少なくとも１つのバイアを形成するステップとを含むこともできる。方法はさらに、少なくとも１つのバイアの近位の第２のポリマーシートの一部分の上に導電性材料を配設するステップを含むことができ、それにより、導電性材料が、薄型チップの電気コンタクトとの電気的連絡を形成する。
【００１９】
一例では、この方法はさらに、第１の導電性材料の上または可撓性ポリマーの上に少なくとも１つの追加の層を配設するステップを含むことができ、少なくとも１つの追加の層が、薄型チップを装置の中立機械面に位置決めする。
【００２０】
本明細書で開示される原理によれば、装置は、ポリマーウェル領域を備える基板を含むことができる。基板は、第１の導電性材料の層の上に配設された可撓性ポリマーの層を含むことができる。基板はまた、可撓性ポリマーの少なくとも一部分にキャビティを含むこともでき、露出された第１の導電性材料の一部分と境界を画す少なくとも１つのポリマー壁を形成し、それによりポリマーウェル領域を形成する。装置はまた、少なくとも１つのポリマー壁の近位の露出された第１の導電性材料の少なくとも一部分の上でポリマーウェル領域内に配設された薄型チップを含むこともできる。
【００２１】
一例では、装置はまた、少なくとも１つのポリマー壁の近位の露出された第１の導電性材料の少なくとも一部分で、ポリマーウェル領域の内部に塗着された接着材を含むこともでき、薄型チップを、少なくとも１つのポリマー壁の近位の接着材の上に配設することができる。
【００２２】
一例では、接着材は、約８μｍ、約１０μｍ、約１２μｍ、約１５μｍ、約２０μｍ、約２５μｍ、または約３０μｍの厚さを有することができる。接着材は、導電性接着剤または非導電性接着剤を含むことができる。
【００２３】
一例では、キャビティは、レーザアブレーションまたはエッチングを使用して形成することができる。可撓性ポリマーは、ポリイミドまたは液晶ポリマーでよい。第１の導電性材料は、銅、金、アルミニウム、またはそれらの何らかの組合せを含むことができる。基板は、銅−クラッドポリイミドを含むことができる。
【００２４】
一例では、可撓性ポリマーの層は、約８μｍ、約１０μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、約７５μｍ、または約８５μｍの厚さを有することができる。第１の導電性材料の層は、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、または約７０μｍの厚さを有することができる。薄型チップは、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、または約７０μｍの厚さを有することができる。
【００２５】
一例では、薄型チップは、薄型化されたチップでよい。薄型化されたチップは、エッチングプロセスまたは研削プロセスを使用して薄型化することができるチップから形成することができる。薄型チップは、少なくとも１つのポリマー壁の高さを薄型チップの高さよりも大きくする、またはほぼ等しくすることができるように、ポリマーウェル領域の内部に配設することができる。一例では、薄型チップは、少なくとも１つのポリマー壁の高さを薄型チップの高さよりも小さくすることができるように、ポリマーウェル領域の内部に配設することができる。
【００２６】
一例では、薄型チップは、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、または約７０μｍの厚さを有する第１の導電性材料の層を有することができる。
【００２７】
一例では、装置はまた、基板の上に配設されたポリマーシートを含むこともできる。装置はさらに、ポリマーシートを通して形成された少なくとも１つのバイアと、少なくとも１つのバイアの近位のポリマーシートの一部分の上に配設された第２の導電性材料とを含むことができ、それにより、第２の導電性材料が、薄型チップの電気コンタクトとの電気的連絡を形成する。
【００２８】
一例では、第２の導電性材料が、チタン、タングステン、金、ニッケル、クロム、またはそれらの何らかの組合せを含むことができる。
一例では、少なくとも１つのポリマー壁が、薄型チップの一部分を取り囲むことができる。別の例では、少なくとも１つのポリマー壁は、薄型チップを完全に取り囲むことができる。
【００２９】
一例では、少なくとも１つのポリマー壁と薄型チップの一部分との間に誘電体材料を配設することができる。装置はさらに、第１の導電性材料の上または可撓性ポリマーの上に配設された少なくとも１つの追加の層を含み得、少なくとも１つの追加の層が、薄型チップを装置の中立機械面に位置決めする。
【００３０】
一例では、薄型チップは、薄型化されたチップであり得、薄型チップは、エッチングプロセスまたは研削プロセスを使用して薄型化し、最少の１つの壁の高さが薄型化されたチップの高さと同等になり得るように、少なくとも１つのポリマー壁の近位の露出された第１の導電性材料の少なくとも一部分の上でポリマーウェル領域の内部に配設することができる。
【００３１】
本明細書で述べる原理によれば、薄型チップを埋め込むための方法は、ポリマーウェル領域を備える基板を提供するステップを含み得、基板が、可撓性ポリマーの層と、第１の導電性材料の層とを備え、ポリマーウェル領域が、可撓性ポリマーの一部分から形成された少なくとも１つのポリマー壁と、第１の導電性材料の少なくとも一部分から形成されたベース領域とを備え、方法はさらに、少なくとも１つのポリマー壁の近位の第１の導電性材料の一部分で、ポリマーウェル領域内に薄型チップを配設するステップを含む。
【００３２】
一例では、この方法はまた、少なくとも１つのポリマー壁の近位の第１の導電の上記部分に接着材を塗着するステップと、少なくとも１つのポリマー壁の近位の接着材上に薄型チップを配設するステップとを含むこともできる。
【００３３】
一例では、薄型チップは、少なくとも１つのポリマー壁の高さを薄型チップの高さよりも大きくする、またはほぼ等しくすることができるように、ポリマーウェル領域の内部に配設することができる。別の例では、薄型チップは、少なくとも１つのポリマー壁の高さを薄型チップの高さよりも小さくすることができるように、ポリマーウェル領域の内部に配設することができる。さらに別の例では、第１の導電性材料が薄型チップと物理的および電気的に連絡することができるように、薄型チップをポリマーウェル領域の内部に配設することができる。
【００３４】
一例では、この方法はさらに、基板の上にポリマーシートを配設するステップと、ポリマーシートを通して少なくとも１つのバイアを形成するステップと、少なくとも１つのバイアの近位のポリマーシートの一部分の上に第２の導電性材料を配設するステップとを含むことができ、それにより、第２の導電性材料が、薄型チップの電気コンタクトとの電気的連絡を形成する。
【００３５】
別の例では、この方法はさらに、第１の導電性材料の上または可撓性ポリマーの上に少なくとも１つの追加の層を配設するステップを含むことができ、少なくとも１つの追加の層が、薄型チップを装置の中立機械面に位置決めする。
【００３６】
本明細書で開示される原理によれば、装置は、ウェル領域を含む可撓性基板を含むことができる。可撓性基板は、ポリイミドまたは液晶ポリマーを含むことができ、可撓性基板は、可撓性基板にウェル領域を形成するキャビティを含むことができる。装置はまた、ウェル領域の内部に配設された薄型チップを含むこともでき、ウェル領域の少なくとも１つのポリマー壁の高さが薄型チップの高さと同等でよい。装置はさらに、薄型チップの少なくとも一部分と実質的に接触する、ウェル領域の内部に塗着されたポリマー接着材を含むことができる。
【００３７】
一例では、装置はまた、可撓性基板の上に配設されたポリマーシートと、ポリマーシートを通して形成された少なくとも１つのバイアとを含むこともできる。装置はまた、少なくとも１つのバイアの近位のポリマーシートの一部分の上に配設された導電性材料を含むこともでき、それにより、第２の導電性材料が、薄型チップの電気コンタクトとの電気的連絡を形成する。
【００３８】
一例では、装置はまた、ポリマー接着材を通して形成された少なくとも１つのバイアと、少なくとも１つのバイアの近位のポリマー接着材の一部分の上に配設された導電性材料とを含むことができ、それにより、導電性材料が、薄型チップの電気コンタクトとの電気的連絡を形成する。
【００３９】
一例では、接着材をウェル領域の内部に塗着することができ、薄型チップを接着材の上に配設することができる。
別の例では、薄型チップは、少なくとも１つのポリマー壁の高さを薄型チップの高さよりも大きくする、またはほぼ等しくすることができるように、ウェル領域の内部に配設することができる。薄型チップは、少なくとも１つのポリマー壁の高さを薄型チップの高さよりも小さくすることができるように、ウェル領域の内部に配設することができる。一例では、少なくとも１つのポリマー壁と薄型チップの一部分との間に誘電体材料を配設することができる。
【００４０】
本明細書で開示される原理によれば、装置は、（Ａ）少なくとも２つのスタンドオフウェル領域を含む基板と、（Ｂ）少なくとも２つの薄型チップとを含むことができる。基板は、可撓性ポリマーの層の上に配設された第１の導電性材料の層を備え、第１の導電性材料のパターン形成部分が、露出された可撓性ポリマーの幾つかの部分と境界を画す少なくとも２つのスタンドオフを備え、各スタンドオフが、少なくとも２つのスタンドオフウェル領域の少なくとも１つを形成する。少なくとも２つの薄型チップがそれぞれ、少なくとも２つのスタンドオフウェル領域の各１つのスタンドオフの近位の露出された可撓性ポリマーの一部分の上で、少なくとも２つのスタンドオフウェル領域の各１つの内部に配設される。少なくとも２つの薄型チップの１つの厚さが、少なくとも２つの薄型チップの別のものの厚さよりも大きい。スタンドオフの高さは、少なくとも２つの薄型チップの１つの高さと同等である。
【００４１】
本明細書で開示される原理によれば、装置は、（Ａ）少なくとも１つのポリマーウェル領域および少なくとも１つのスタンドオフウェル領域を含む基板と、（Ｂ）少なくとも２つの薄型チップとを含むことができる。基板は、第１の導電性材料の層の上に配設された可撓性ポリマーの層を含み、可撓性ポリマーの少なくとも一部分にキャビティが形成されて、露出された第１の導電性材料の一部分と境界を画す少なくとも１つのポリマー壁を形成し、それによりポリマーウェル領域を形成し、第１の導電性材料のパターン形成部分が、露出された可撓性ポリマーの一部分と境界を画すスタンドオフを備え、それによりスタンドオフウェル領域を形成する。少なくとも２つの薄型チップの１つは、少なくとも１つのポリマー壁の近位の露出された第１の導電性材料の少なくとも一部分の上でポリマーウェル領域の内部に配設される。少なくとも２つの薄型チップの別のものは、スタンドオフの近位の露出された可撓性ポリマーの少なくとも一部分の上でスタンドオフウェル領域の内部に配設される。少なくとも２つの薄型チップの１つの厚さは、少なくとも２つの薄型チップの別のものの厚さよりも大きい。
【００４２】
以下の出版物、特許、および特許出願の全体を参照により本明細書に援用する。
Ｋｉｍ  ｅｔ  ａｌ．，“Ｓｔｒｅｔｃｈａｂｌｅ  ａｎｄ  Ｆｏｌｄａｂｌｅ  Ｓｉｌｉｃｏｎ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ，”Ｓｃｉｅｎｃｅ  Ｅｘｐｒｅｓｓ，Ｍａｒｃｈ  ２７，２００８，１０．１１２６／ｓｃｉｅｎｃｅ．１１５４３６７；
Ｋｏ  ｅｔ  ａｌ．，“Ａ  Ｈｅｍｉｓｐｈｅｒｉｃａｌ  Ｅｌｅｃｔｒｏｎｉｃ  Ｅｙｅ  Ｃａｍｅｒａ  Ｂａｓｅｄ  ｏｎ  Ｃｏｍｐｒｅｓｓｉｂｌｅ  Ｓｉｌｉｃｏｎ  Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ，”Ｎａｔｕｒｅ，Ａｕｇｕｓｔ  ７，２００８，ｖｏｌ．４５４，ｐｐ．７４８−７５３；
Ｋｉｍ  ｅｔ  ａｌ．，“Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｉｌｉｃｏｎ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ  Ｉｎｃｏｒｐｏｒａｔｉｎｇ  Ｍｏｎｏｌｉｔｈｉｃａｌｌｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｓｔｒｅｔｃｈａｂｌｅ  Ｗａｖｙ  Ｉｎｔｅｒｃｏｎｎｅｃｔｓ，”Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，Ｊｕｌｙ  ３１，２００８，ｖｏｌ．９３，０４４１０２；
Ｋｉｍ  ｅｔ  ａｌ．，“Ｍａｔｅｒｉａｌｓ  ａｎｄ  Ｎｏｎｃｏｐｌａｎａｒ  Ｍｅｓｈ  Ｄｅｓｉｇｎｓ  ｆｏｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ  ｗｉｔｈ  Ｌｉｎｅａｒ  Ｅｌａｓｔｉｃ  Ｒｅｓｐｏｎｓｅｓ  ｔｏ  Ｅｘｔｒｅｍｅ  Ｍｅｃｈａｎｉｃａｌ  Ｄｅｆｏｒｍａｔｉｏｎｓ，”ＰＮＡＳ，Ｄｅｃｅｍｂｅｒ  ２，２００８，ｖｏｌ．１０５，ｎｏ．４８，ｐｐ．１８６７５−１８６８０；
Ｍｅｉｔｌ  ｅｔ  ａｌ．，“Ｔｒａｎｓｆｅｒ  Ｐｒｉｎｔｉｎｇ  ｂｙ  Ｋｉｎｅｔｉｃ  Ｃｏｎｔｒｏｌ  ｏｆ  Ａｄｈｅｓｉｏｎ  ｔｏ  ａｎ  Ｅｌａｓｔｏｍｅｒｉｃ  Ｓｔａｍｐ，”Ｎａｔｕｒｅ  Ｍａｔｅｒｉａｌｓ，Ｊａｎｕａｒｙ，２００６，ｖｏｌ．５，ｐｐ．３３−３８；
２００９年３月５日出願、２０１０年１月７日公開の、「ＳＴＲＥＴＣＨＡＢＬＥ  ＡＮＤ  ＦＯＬＤＡＢＬＥ  ＥＬＥＣＴＲＯＮＩＣ  ＤＥＶＩＣＥＳ」という名称の米国特許出願公開第２０１０  ０００２４０２−Ａ１号明細書；
２００９年１０月７日出願、２０１０年４月８日公開の、「ＣＡＴＨＥＴＥＲ  ＢＡＬＬＯＯＮ  ＨＡＶＩＮＧ  ＳＴＲＥＴＣＨＡＢＬＥ  ＩＮＴＥＧＲＡＴＥＤ  ＣＩＲＣＵＩＴＲＹ  ＡＮＤ  ＳＥＮＳＯＲ  ＡＲＲＡＹ」という名称の米国特許出願公開第２０１０  ００８７７８２−Ａ１号明細書；
２００９年１１月１２日出願、２０１０年５月１３日公開の、「ＥＸＴＲＥＭＥＬＹ  ＳＴＲＥＴＣＨＡＢＬＥ  ＥＬＥＣＴＲＯＮＩＣＳ」という名称の米国特許出願公開第２０１０  ０１１６５２６−Ａ１号明細書；
２０１０年１月１２日出願、２０１０年７月１５日公開の、「ＭＥＴＨＯＤＳ  ＡＮＤ  ＡＰＰＬＩＣＡＴＩＯＮＳ  ＯＦ  ＮＯＮ−ＰＬＡＮＡＲ  ＩＭＡＧＩＮＧ  ＡＲＲＡＹＳ」という名称の米国特許出願公開第２０１０  ０１７８７２２−Ａ１号明細書；
２００９年１１月２４日出願、２０１０年１０月２８日公開の、「ＳＹＳＴＥＭＳ，ＤＥＶＩＣＥＳ，ＡＮＤ  ＭＥＴＨＯＤＳ  ＵＴＩＬＩＺＩＮＧ  ＳＴＲＥＴＣＨＡＢＬＥ  ＥＬＥＣＴＲＯＮＩＣＳ  ＴＯ  ＭＥＡＳＵＲＥ  ＴＩＲＥ  ＯＲ  ＲＯＡＤ  ＳＵＲＦＡＣＥ  ＣＯＮＤＩＴＩＯＮＳ」という名称の米国特許出願公開第２０１０  ０２７１１９−Ａ１号明細書；
Ｋｉｍ，Ｄ．Ｈ．ｅｔ  ａｌ．（２０１０）．Ｄｉｓｓｏｌｖａｂｌｅ  ｆｉｌｍｓ  ｏｆ  ｓｉｌｋ  ｆｉｂｒｏｉｎ  ｆｏｒ  ｕｌｔｒａｔｈｉｎ  ｃｏｎｆｏｒｍａｌ  ｂｉｏ−ｉｎｔｅｇｒａｔｅｄ  ｅｌｅｃｔｒｏｎｉｃｓ．Ｎａｔｕｒｅ  Ｍａｔｅｒｉａｌｓ，９，５１１−５１７；
Ｏｍｅｎｅｔｔｏ，Ｆ．Ｇ．ａｎｄ  Ｄ．Ｌ．Ｋａｐｌａｎ．（２００８）．Ａ  ｎｅｗ  ｒｏｕｔｅ  ｆｏｒ  ｓｉｌｋ．Ｎａｔｕｒｅ  Ｐｈｏｔｏｎｉｃｓ，２，６４１−６４３；
Ｏｍｅｎｅｔｔｏ，Ｆ．Ｇ．，Ｋａｐｌａｎ，Ｄ．Ｌ．（２０１０）．Ｎｅｗ  ｏｐｐｏｒｔｕｎｉｔｉｅｓ  ｆｏｒ  ａｎ  ａｎｃｉｅｎｔ  ｍａｔｅｒｉａｌ．Ｓｃｉｅｎｃｅ，３２９，５２８−５３１；
Ｈａｌｓｅｄ，Ｗ．Ｓ．（１９１３）．Ｌｉｇａｔｕｒｅ  ａｎｄ  ｓｕｔｕｒｅ  ｍａｔｅｒｉａｌ．Ｊｏｕｒｎａｌ  ｏｆ  ｔｈｅ  Ａｍｅｒｉｃａｎ  Ｍｅｄｉｃａｌ  Ａｓｓｏｃｉａｔｉｏｎ，６０，１１１９−１１２６；
Ｍａｓｕｈｉｒｏ，Ｔ．，Ｙｏｋｏ，Ｇ．，Ｍａｓａｏｂｕ，Ｎ．，ｅｔ  ａｌ．（１９９４）．Ｓｔｒｕｃｔｕｒａｌ  ｃｈａｎｇｅｓ  ｏｆ  ｓｉｌｋ  ｆｉｂｒｏｉｎ  ｍｅｍｂｒａｎｅｓ  ｉｎｄｕｃｅｄ  ｂｙ  ｉｍｍｅｒｓｉｏｎ  ｉｎ  ｍｅｔｈａｎｏｌ  ａｑｕｅｏｕｓ  ｓｏｌｕｔｉｏｎｓ．Ｊｏｕｒｎａｌ  ｏｆ  Ｐｏｌｙｍｅｒ  Ｓｃｉｅｎｃｅ，５，９６１−９６８；
Ｌａｗｒｅｎｃｅ，Ｂ．Ｄ．，Ｃｒｏｎｉｎ−Ｇｏｌｏｍｂ，Ｍ．，Ｇｅｏｒｇａｋｏｕｄｉ，Ｉ．，ｅｔ  ａｌ．（２００８）．Ｂｉｏａｃｔｉｖｅ  ｓｉｌｋ  ｐｒｏｔｅｉｎ  ｂｉｏｍａｔｅｒｉａｌ  ｓｙｓｔｅｍｓ  ｆｏｒ  ｏｐｔｉｃａｌ  ｄｅｖｉｃｅｓ．Ｂｉｏｍａｃｒｏｍｏｌｅｃｕｌｅｓ，９，１２１４−１２２０；
Ｄｅｍｕｒａ，Ｍ．，Ａｓａｋｕｒａ，Ｔ．（１９８９）．Ｉｍｍｏｂｉｌｉｚａｔｉｏｎ  ｏｆ  ｇｌｕｃｏｓｅ  ｏｘｉｄａｓｅ  ｗｉｔｈ  Ｂｏｍｂｙｘ  ｍｏｒｉ  ｓｉｌｋ  ｆｉｂｒｏｉｎ  ｂｙ  ｏｎｌｙ  ｓｔｒｅｔｃｈｉｎｇ  ｔｒｅａｔｍｅｎｔ  ａｎｄ  ｉｔｓ  ａｐｐｌｉｃａｔｉｏｎ  ｔｏ  ｇｌｕｃｏｓｅ  ｓｅｎｓｏｒ．Ｂｉｏｔｅｃｈｎｏｌｏｌｇｙ  ａｎｄ  Ｂｉｏｅｎｇｉｎｅｅｒｉｎｇ，３３，５９８−６０３；
Ｗａｎｇ，Ｘ．，Ｚｈａｎｇ，Ｘ．，Ｃａｓｔｅｌｌｏｔ，Ｊ．ｅｔ  ａｌ．（２００８）．Ｃｏｎｔｒｏｌｌｅｄ  ｒｅｌｅａｓｅ  ｆｒｏｍ  ｍｕｌｔｉｌａｙｅｒ  ｓｉｌｋ  ｂｉｏｍａｔｅｒｉａｌ  ｃｏａｔｉｎｇｓ  ｔｏ  ｍｏｄｕｌａｔｅ  ｖａｓｃｕｌａｒ  ｃｅｌｌ  ｒｅｓｐｏｎｓｅｓ．Ｂｉｏｍａｔｅｒｉａｌｓ，２９，８９４−９０３；
２０１０年３月１２日出願の、「ＳＹＳＴＥＭＳ，ＭＥＴＨＯＤＳ，ＡＮＤ  ＤＥＶＩＣＥＳ  ＦＯＲ  ＳＥＮＳＩＮＧ  ＡＮＤ  ＴＲＥＡＴＭＥＮＴ  ＨＡＶＩＮＧ  ＳＴＲＥＴＣＨＡＢＬＥ  ＩＮＴＥＧＲＡＴＥＤ  ＣＩＲＣＵＩＴＲＹ」という名称の米国特許出願第１２／７２３，４７５号明細書；
２０１０年１月１２日出願の、「Ｍｅｔｈｏｄｓ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ  ｏｆ  Ｎｏｎ−Ｐｌａｎａｒ  Ｉｍａｇｉｎｇ  Ａｒｒａｙｓ」という名称の米国特許出願第１２／６８６，０７６号明細書；
２００９年１２月１１日出願の、「Ｓｙｓｔｅｍｓ，Ｍｅｔｈｏｄｓ，ａｎｄ  Ｄｅｖｉｃｅｓ  Ｕｓｉｎｇ  Ｓｔｒｅｔｃｈａｂｌｅ  ｏｒ  Ｆｌｅｘｉｂｌｅ  Ｅｌｅｃｔｒｏｎｉｃｓ  ｆｏｒ  Ｍｅｄｉｃａｌ  Ａｐｐｌｉｃａｔｉｏｎｓ」という名称の米国特許出願第１２／６３６，０７１号明細書；
２０１２年３月１５日出願の、「ＭＥＴＨＯＤＳ  ＡＮＤ  ＡＰＰＡＲＡＴＵＳ  ＦＯＲ  ＭＥＡＳＵＲＩＮＧ  ＴＥＣＨＮＩＣＡＬ  ＰＡＲＡＭＥＴＥＲＳ  ＯＦ  ＥＱＵＩＰＭＥＮＴ，ＴＯＯＬＳ  ＡＮＤ  ＣＯＭＰＯＮＥＮＴＳ  ＶＩＡ  ＣＯＮＦＯＲＭＡＬ  ＥＬＥＣＴＲＯＮＩＣＳ」という名称の米国特許出願公開第２０１２−００６５９３７−Ａ１号明細書；
２００９年１１月１２日出願の、「Ｅｘｔｒｅｍｅｌｙ  Ｓｔｒｅｔｃｈａｂｌｅ  Ｅｌｅｃｔｒｏｎｉｃｓ」という名称の米国特許出願第１２／６１６，９２２号明細書；
２００９年１０月７日出願の、「Ｃａｔｈｅｔｅｒ  Ｂａｌｌｏｏｎ  Ｈａｖｉｎｇ  Ｓｔｒｅｔｃｈａｂｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｒｙ  ａｎｄ  Ｓｅｎｓｏｒ  Ａｒｒａｙ」という名称の米国特許出願第１２／５７５，００８号明細書；
２０１１年１２月２３日出願の、「Ｓｙｓｔｅｍｓ，Ｍｅｔｈｏｄｓ，ａｎｄ  Ｄｅｖｉｃｅｓ  Ｈａｖｉｎｇ  Ｓｔｒｅｔｃｈａｂｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｒｙ  ｆｏｒ  Ｓｅｎｓｉｎｇ  ａｎｄ  Ｄｅｌｉｖｅｒｉｎｇ  Ｔｈｅｒａｐｙ」という名称の米国特許出願第１３／３３６，５１８号明細書
前述の概念および以下において詳細に説明される追加的概念の全ての組合せが、（そのような概念が互いに矛盾していないと仮定して）本明細書で開示される本発明の主題の一部として考えられることを理解すべきである。また、参照により援用する任意の開示に現れることもある、本明細書で明示的に採用される用語は、本明細書で開示される特定の概念と最も一貫性のある意味を与えられるものとすることを理解すべきである。
【００４３】
本明細書で説明する図は例示の目的にすぎず、図面は、開示される教示の範囲を限定することは何ら意図されていないことを当業者は理解されよう。なお、様々な態様または特徴は、本明細書に開示される進歩性のある概念を理解しやすくするために誇張または拡大して図示されることがある（図面は必ずしも正しい縮尺ではなく、本教示の原理を示すことに重点が置かれる）。図面中、同様の参照符号は、様々な図を通して、一般に同様の特徴、機能的に同様および／または構造的に同様の要素を表す。
【図面の簡単な説明】
【００４４】
【図１】本明細書で述べる原理による、ウェル領域内に配設された薄型チップを含む例示的な装置の断面図である。
【図２Ａ】本明細書で述べる原理による、ウェル領域の例示的な構成を示す図である。
【図２Ｂ】本明細書で述べる原理による、ウェル領域の例示的な構成を示す図である。
【図２Ｃ】本明細書で述べる原理による、ウェル領域の例示的な構成を示す図である。
【図２Ｄ】本明細書で述べる原理による、ウェル領域の例示的な構成を示す図である。
【図２Ｅ】本明細書で述べる原理による、ウェル領域の例示的な構成を示す図である。
【図３Ａ】図３Ａ〜図３Ｅは合わせて、本明細書で述べる原理による、導電層に形成されたスタンドオフウェル領域内に薄型チップを埋め込むための例示的な製造プロセスを示す図である。
【図３Ｂ】図３Ａ〜図３Ｅは合わせて、本明細書で述べる原理による、導電層に形成されたスタンドオフウェル領域内に薄型チップを埋め込むための例示的な製造プロセスを示す図である。
【図３Ｃ】図３Ａ〜図３Ｅは合わせて、本明細書で述べる原理による、導電層に形成されたスタンドオフウェル領域内に薄型チップを埋め込むための例示的な製造プロセスを示す図である。
【図３Ｄ】図３Ａ〜図３Ｅは合わせて、本明細書で述べる原理による、導電層に形成されたスタンドオフウェル領域内に薄型チップを埋め込むための例示的な製造プロセスを示す図である。
【図３Ｅ】図３Ａ〜図３Ｅは合わせて、本明細書で述べる原理による、導電層に形成されたスタンドオフウェル領域内に薄型チップを埋め込むための例示的な製造プロセスを示す図である。
【図４】本明細書で述べる原理による、ウェル領域内に配設された薄型チップを含む例示的な装置の断面図である。
【図５Ａ】本明細書で述べる原理による、ウェル領域の例示的な構成を示す図である。
【図５Ｂ】本明細書で述べる原理による、ウェル領域の例示的な構成を示す図である。
【図５Ｃ】本明細書で述べる原理による、ウェル領域の例示的な構成を示す図である。
【図５Ｄ】本明細書で述べる原理による、ウェル領域の例示的な構成を示す図である。
【図５Ｅ】本明細書で述べる原理による、ウェル領域の例示的な構成を示す図である。
【図６】Ａ〜Ｇは、本明細書で述べる原理による、ポリマーウェル領域内に埋め込まれる薄型チップに基づく例示的な製造プロセスを示す図である。
【図７】Ａ〜Ｄは、本明細書で述べる原理による、薄型化されたチップを生成するための、チップの例示的な薄型化を示す図である。
【図８Ａ】図８Ａ〜図８Ｈは合わせて、本明細書で述べる原理による、埋込型の薄型チップに関して行うことができる例示的な製造プロセスを示す図である。
【図８Ｂ】図８Ａ〜図８Ｈは合わせて、本明細書で述べる原理による、埋込型の薄型チップに関して行うことができる例示的な製造プロセスを示す図である。
【図８Ｃ】図８Ａ〜図８Ｈは合わせて、本明細書で述べる原理による、埋込型の薄型チップに関して行うことができる例示的な製造プロセスを示す図である。
【図８Ｄ】図８Ａ〜図８Ｈは合わせて、本明細書で述べる原理による、埋込型の薄型チップに関して行うことができる例示的な製造プロセスを示す図である。
【図８Ｅ】図８Ａ〜図８Ｈは合わせて、本明細書で述べる原理による、埋込型の薄型チップに関して行うことができる例示的な製造プロセスを示す図である。
【図８Ｆ】図８Ａ〜図８Ｈは合わせて、本明細書で述べる原理による、埋込型の薄型チップに関して行うことができる例示的な製造プロセスを示す図である。
【図８Ｇ】図８Ａ〜図８Ｈは合わせて、本明細書で述べる原理による、埋込型の薄型チップに関して行うことができる例示的な製造プロセスを示す図である。
【図８Ｈ】図８Ａ〜図８Ｈは合わせて、本明細書で述べる原理による、埋込型の薄型チップに関して行うことができる例示的な製造プロセスを示す図である。
【図９Ａ】例示的な装置の断面図であり、本明細書で述べる原理に従って、一方の装置が薄型チップを含む図である。
【図９Ｂ】例示的な装置の断面図であり、本明細書で述べる原理に従って、他方の例示的な装置が、ウェル領域を含む図である。
【図１０Ａ】別の例示的な装置の断面図であり、本明細書で述べる原理に従って、一方の装置が薄型チップを含む図である。
【図１０Ｂ】別の例示的な装置の断面図であり、本明細書で述べる原理に従って、他方の例示的な装置がウェル領域を含む図である。
【図１１Ａ】別の例示的な装置の断面図であり、本明細書で述べる原理に従って、一方の装置が複数の薄型チップを含み、他方の例示的な装置が複数のウェル領域を含む図である。
【図１１Ｂ】別の例示的な装置の断面図であり、本明細書で述べる原理に従って、一方の装置が複数の薄型チップを含み、他方の例示的な装置が複数のウェル領域を含む図である。
【図１１Ｃ】別の例示的な装置の断面図であり、本明細書で述べる原理に従って、一方の装置が複数の薄型チップを含み、他方の例示的な装置が複数のウェル領域を含む図である。
【発明を実施するための形態】
【００４５】
以下、薄型化されたチップを可撓性ポリマーに埋め込むための装置およびシステムに関する様々な概念、およびそのような装置およびシステムの実施形態のより詳細な説明を行う。開示される概念は任意の特定の様式の実装形態に限定されないので、上で導入され、以下により詳細に論じられる様々な概念は、多くの方法の任意のもので実施することができることを理解すべきである。具体的な実装形態および適用の例は、主に例示の目的で提供される。
【００４６】
本明細書で使用するとき、用語「含む」は、「含むが、限定はしない」を意味する。用語「基づく」は、「少なくとも一部基づく」を意味する。本明細書で使用するとき、用語「配設する」または「上に配設する」は、「少なくとも一部埋め込まれる」を包含するものと定義される。
【００４７】
本明細書における原理の様々な例に関連して本明細書で述べる基板または他の表面に関して、「上」面および「底」面への任意の言及は、主に、基板に対する、および互いに対する様々な要素／素子の相対的な位置、位置合わせ、および／または向きを示すために使用され、これらの用語は、必ずしも任意の特定の基準系（例えば重力基準系）を示さない。したがって、基板または層の「底部」への言及は、必ずしも、示される表面または層が地面に面していることを必要としない。同様に、「上の」、「下の」、「上方の」、「下方の」などの用語も、必ずしも、重力基準系など任意の特定の基準系を示さず、主に、基板（または他の表面）に対する、および互いに対する様々な要素／素子の相対的な位置、位置合わせ、および／または向きを示すために使用される。用語「に配設される」、「内に配設される」、および「上に配設される」は、「内に一部埋め込まれる」を含めて「内に埋め込まれる」の意味合いを包含する。さらに、フィーチャＡがフィーチャＢ「に配設される」、「の間に配設される」、または「上に配設される」という言及は、フィーチャＡがフィーチャＢに接触している例、ならびに他の層および／または他の素子がフィーチャＡとフィーチャＢの間に位置決めされている例を包含する。
【００４８】
本明細書で述べるシステム、装置、および方法は、ウェル領域内にチップを埋め込むことを可能にする。ウェル領域は、本明細書で述べるように、スタンドオフウェル領域またはポリマーウェル領域として生成することができる。
【００４９】
本明細書では、「薄型チップ」は、約５マイクロメートル、約８マイクロメートル、約１０マイクロメートル、もしくはそれ以上の厚さを有するように形成された、または約５マイクロメートル、約８マイクロメートル、約１０マイクロメートル、もしくはそれ以上の厚さまで薄型化されているチップまたは他のデバイスアイランドを表す。様々な例において、チップ（または他のデバイスアイランド）は、約５マイクロメートル、約８マイクロメートル、約１５マイクロメートル、約２０マイクロメートル、約２５マイクロメートル、３０マイクロメートル、３７．５マイクロメートル、４２マイクロメートル、５０マイクロメートル、またはそれ以上の薄さで製造する（またはその薄さまで薄型化する）ことができる。他の例では、チップ（または他のデバイスアイランド）は、約６０マイクロメートル、約７０マイクロメートル、約８０マイクロメートル、約９０マイクロメートル、約１００マイクロメートル、約１２０マイクロメートル、約１３５マイクロメートル、または約１５０マイクロメートルの薄さで製造する（またはその薄さまで薄型化する）ことができる。
【００５０】
本明細書で述べる原理による例示的なスタンドオフウェル領域は、可撓性ポリマーの層の上に配設された導電性材料の層を含む基板に形成することができる。導電性材料の一部分をパターン形成して、露出された可撓性ポリマーの一部分と境界を画すスタンドオフを作成し、スタンドオフウェル領域を形成することができる。本明細書で述べる原理によれば、薄型チップは、スタンドオフの近位の露出された可撓性ポリマーの一部分の上でスタンドオフウェル領域の内部に配設することができる。本明細書での薄型チップの厚さに基づいて、スタンドオフの高さは、薄型チップの高さと同等である。
【００５１】
一例では、薄型チップは、薄型チップの上面の平面がスタンドオフの上面の平面よりも下になるようにスタンドオフウェル領域内に配設することができる。例えば、薄型チップは、その上面がスタンドオフの上面よりも約１０マイクロメートル、約２０マイクロメートル、約２５マイクロメートル、約３０マイクロメートル、約３５マイクロメートル、約４０マイクロメートル、または約４５マイクロメートル下に位置されるように配設することができる。以下により詳細に述べるように、薄型チップは、その上面がスタンドオフ壁よりも所定の高さだけ下になるように基板の薄型化された部分に入れ子にすることができる。
【００５２】
非限定的な例では、薄型チップがスタンドオフウェル領域内に配設される前に、可撓性ポリマーの露出部分に接着剤を塗着することができる。接着剤は、さらなる処理の温度に耐えられるように構成された非導電性（誘電性）接着剤でよい。
【００５３】
非限定的な例では、接着剤は、さらなる処理の温度に耐えられるように構成された導電性接着剤または非導電性（誘電性）接着剤でよい。導電性接着剤を使用して、基板と、薄型チップの表面上の導電性コンタクトパッドとの間の電気的連絡を確立することができる。例えば、基板の導電性部分と、導電性コンタクトパッドとに電圧を印加することができる。この例の一態様では、導電性接着剤の導電性が、基板の導電性部分と導電性コンタクトパッドとの両方を実質的に同じ電圧で保つことを容易にすることができる。この例の別の態様では、導電性接着剤の導電性が、基板の導電性部分と導電性コンタクトパッドとの両方を接地電位で保つことを容易にすることができる。非限定的な例として、薄型チップは、Ｂｌｕｅｔｏｏｔｈ（登録商標）チップの一部分でよい。
【００５４】
別の例では、接着剤は、さらなる処理の温度に耐えられるように構成された熱伝導性接着剤でよい。熱伝導性接着剤を使用して、基板と薄型チップとの間に熱的経路を確立することができる。例えば、接着剤の熱伝導性を使用して、薄型チップの温度上昇を減少させる、またはなくすことができる。熱伝導性接着剤は、感熱性のチップである薄型チップ、またはより大きな表面積を有するチップの温度の管理を容易にすることができる。例えば、薄型チップは、Ｂｌｕｅｔｏｏｔｈ（登録商標）チップでよい。非限定的な例では、クーラントまたは他の冷却技術（限定はしないが熱電冷却など）を基板の一部分に適用することができ、それにより、接着剤は、熱的連絡を促進して、薄型チップの冷却を容易にする。
【００５５】
様々な例において、スタンドオフウェル領域内に配設された薄型チップを含む装置に対してさらなる処理を施すことができる。例えば、追加の接着剤を薄型チップの上に塗着して、薄型チップとスタンドオフウェル領域のスタンドオフとの間の間隙を充填することができる。別の例として、以下により詳細に論じるように、少なくとも１つの追加の可撓性ポリマーシートを装置上に配設することができ、または薄型チップとの電気的連絡を確立するためにバイアを生成することができる。
【００５６】
本明細書で述べる原理は、リジッドまたはフレキシブル印刷回路板に適用することができる。印刷回路板は、本明細書では、フレックスおよび／またはＰＣＢと呼ぶ。非限定的な例として、金属クラッドポリマーシートを含むＰＣＢボードまたはフレックスシートに、エッチングを含めたパターン形成を施すことができ、下に向かってポリマーまで延びる金属層内の少なくとも１つのスタンドオフウェル領域を生成する。薄型チップは、フレックスボードのポリマーシートの露出部分上で、スタンドオフウェル領域内に配設される。入れ子にされたチップの上方に接着剤を配置することができ、ポリマーの上方に第２のフレックスシートが配置される。接着剤がチップの少なくとも一部分の周りを流れるように、このサンドイッチ構造にさらなる処理を施すことができる。上部フレックスボードを通ってチップまで下に延びる少なくとも１つのバイアを形成し、導電性材料で充填し、薄型チップのボンドパッドとの電気的連絡を提供することができる。
【００５７】
本明細書で述べる原理による例示的なポリマーウェル領域は、導電性材料の層の上に配設された可撓性ポリマーの層に形成することができる。可撓性ポリマーの少なくとも一部分にキャビティを形成して、露出された第１の導電性材料の一部分と境界を画す少なくとも１つのポリマー壁を形成し、ポリマーウェル領域を形成することができる。薄型チップは、少なくとも１つのポリマー壁の近位の露出された第１の導電性材料の少なくとも一部分の上でポリマーウェル領域内に配設することができる。
【００５８】
様々な例において、基板の可撓性ポリマーの厚さ、またはキャビティが表面から可撓性ポリマー内に延びる深さに基づいて、ポリマー壁の高さは、薄型チップの高さと同等でよい。他の例では、薄型チップは、薄型チップの上面の高さがポリマー壁の上面と同等になるようにポリマーウェル領域内に実装することができる。
【００５９】
一例では、薄型チップは、薄型チップの上面の平面がポリマー壁の上面の平面よりも下になるようにポリマーウェル領域内に配設することができる。例えば、薄型チップは、その上面がポリマー壁の上面よりも約１０マイクロメートル、２０マイクロメートル、２５マイクロメートル、３０マイクロメートル、約３５マイクロメートル、４０マイクロメートル、または約４５マイクロメートル下に位置されるように配設することができる。以下により詳細に述べるように、薄型チップは、その上面がポリマー壁よりも所定の高さだけ下になるように基板の薄型化された部分に入れ子にすることができる。
【００６０】
非限定的な例では、薄型チップがポリマーウェル領域内に配設される前に、導電性材料の露出部分に接着剤を塗着することができる。接着剤は、さらなる処理の温度に耐えられるように構成された導電性接着剤または非導電性（誘電性）接着剤でよい。導電性接着剤を使用して、基板の導電性材料と、薄型チップの底面上の導電性コンタクトパッドとの間の電気的連絡を確立することができる。
【００６１】
様々な例において、ポリマーウェル領域内に配設された薄型チップを含む装置に対してさらなる処理を施すことができる。例えば、追加の接着剤を薄型チップの上に塗着して、薄型チップとポリマーウェル領域のポリマー壁との間の間隙を充填することができる。
【００６２】
別の例では、少なくとも１つの追加の可撓性ポリマーシートを、ポリマーウェル領域内に配設された薄型チップを含む装置上に配設することができる。以下により詳細に述べるように、薄型チップとの電気的連絡を確立するためにバイアを生成することができる。この例では、追加の可撓性ポリマーシートは、導電性材料の層を含むことができ、導電性材料層を含む側が薄型チップとは逆に向けられるように装置上に配設することができる。この例では、基板の導電層と、追加のシートの導電層とが、「サンドイッチ」の外側に位置され、薄型チップがサンドイッチの内部に埋め込まれる。本明細書で述べるように、薄型チップへの電気的連絡を容易にするために、導電性材料層および可撓性ポリマー層を通してバイアを生成することができる。
【００６３】
例示的なシステム、装置、および方法において、本明細書における原理に従って形成される埋込型デバイスは、限定はしないがポリマーなどのカプセル材を使用してカプセル化して、カプセル化デバイスを形成することができる。カプセル化デバイスは、測定または他の診断もしくは療法処置を行うために皮膚の上に配置することができる。一例では、埋込型デバイスおよびカプセル化デバイスは、複数の方向での（例えばｘ、ｙ、および／またはｚ方向での）変形、ねじれ、圧縮、膨張、または他の形状変化に耐えられるように構成される。
【００６４】
１つの例示的な用途では、カプセル化構造を、限定はしないが皮膚や他の組織など、表面上に配置することができる。１つの例示的な用途では、カプセル化構造は、表面の輪郭に沿うように構成することができる。
【００６５】
様々な例において、可撓性ポリマーおよび／またはカプセル材は、同じポリマーまたはポリマー材料から形成することも、異なるポリマーまたはポリマー材料から形成することもできる。適用可能なポリマーまたはポリマー材料の非限定的な例は、限定はしないが、ポリイミド、ポリエチレンテレフタレート（ＰＥＴ）、またはポリウレタンを含む。適用可能なポリマーまたはポリマー材料の他の非限定的な例は、プラスチック、エラストマー、熱可塑性エラストマー、エラストプラスチック、サーモスタット、熱可塑材、アクリレート、アセタールポリマー、生分解性ポリマー、セルロースポリマー、フルオロポリマー、ナイロン、ポリアクリロニトリルポリマー、ポリアミド−イミドポリマー、ポリアクリレート、ポリベンジイミダゾール、ポリブチレン、ポリカーボネート、ポリエステル、ポリエーテルイミド、ポリエチレン、ポリエチレンコポリマー、および変性ポリエチレン、ポリケトン、ポリ（メチルメタクリレート、ポリメチルペンテン、ポリフェニレンオキシド、およびポリフェニレンスルファイド、ポリフタルアミド、ポリプロピレン、ポリウレタン、スチレン樹脂、スルホンベース樹脂、ビニルベース樹脂、またはこれらの材料の任意の組合せを含む。一例では、本明細書におけるポリマーまたはポリマー材料は、ＤＹＭＡＸ（商標）ポリマー（Ｄｙｍａｘ  Ｃｏｒｐｏｒａｔｉｏｎ（米国コネチカット州トリントン））または他のＵＶ硬化性ポリマーでよい。
【００６６】
一例では、リジッドまたはフレキシブル印刷回路板（フレックス、ＰＣＢ）の内部にチップを埋め込む方法が提供される。この方法を使用して、チップおよび／または他の素子（限定はしないが発光ダイオード（ＬＥＤ）または相互接続構造を含む）をポリマーまたはポリマー材料の内部に埋め込むことができる。埋込プロセスは、埋込型デバイスを環境から保護し、それらを互いに接続して、集積電子回路を含むより大きな電子回路を形成する。
【００６７】
本明細書で述べる任意の例の導電性材料は、限定はしないが、金属、金属合金、または他の導電性材料でよい。一例では、コーティングの金属または金属合金は、限定はしないが、アルミニウムまたは遷移金属（銅、銀、金、白金、亜鉛、ニッケル、チタン、クロム、パラジウム、またはそれらの任意の組合せを含む）、および炭素を含む合金を含めた任意の適用可能な金属合金を含むことがある。他の非限定的な例では、適切な導電性材料は、シリコンベースの導電性材料、インジウムスズ酸化物もしくは他の透明導電性酸化物、またはＩＩＩ−ＩＶ族の導体（ＧａＡｓを含む）を含めた半導体ベースの導電性材料を含むことがある。
【００６８】
本明細書における任意の例において、可撓性ポリマーの層は、約８μｍ、約１０μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、約７５μｍ、約８５μｍ、約１００μｍ、約１２５μｍ、約１５０μｍ、約１７５μｍ、または約２００μｍの厚さを有することができる。
【００６９】
本明細書における任意の例において、導電性材料の層は、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、または約７０μｍの厚さを有することができる。
【００７０】
本明細書における任意の例において、薄型チップは、約２μｍ、約５μｍ、約８μｍ、約１２μｍ、約１５μｍ、約２５μｍ、約３５μｍ、約５０μｍ、約６０μｍ、約７０μｍ、約８５μｍ、約１００μｍ、または約１２５μｍの厚さを有することができる。
【００７１】
本明細書における任意の例において、接着材は、約８μｍ、約１０μｍ、約１２μｍ、約１５μｍ、約２０μｍ、約２５μｍ、約３０μｍ、約４０μｍ、約５０μｍ、約５５μｍ、またはそれ以上の厚さを有することができる。
【００７２】
図１は、ウェル領域１０２内に埋め込まれた薄型チップ１０１から形成される例示的な装置１００の断面図である。この例および本明細書における任意の他の例において、薄型チップ１０１は、薄型化されたチップでよい。ウェル領域１０２は、可撓性ポリマー１０４の露出部分と境界を画すスタンドオフ１０３から形成される。スタンドオフ１０３は、ウェル領域１０２の壁を形成し、それによりスタンドオフウェル領域を提供する。この例では、薄型チップ１０１は、スタンドオフ１０３の近位の可撓性ポリマー１０４の露出部分に配設される。スタンドオフ１０３は、薄型チップ１０１の高さと同等の高さ１０５を有することができる。
【００７３】
本明細書で述べる例示的なシステム、装置、および方法において、薄型チップ１０１は、１つまたは複数の受動電子素子および／または能動電子素子でよい。本明細書で述べる任意の原理に従って埋め込むことができる素子の非限定的な例は、トランジスタ、増幅器、アンテナ、光検出器、フォトダイオードアレイ、ディスプレイ、発光デバイス、光起電力デバイス、センサ、ＬＥＤ、半導体レーザアレイ、光学撮像システム、大面積電子デバイス、論理ゲートアレイ、マイクロプロセッサ、集積回路、電子デバイス、光学デバイス、光電デバイス、機械デバイス、マイクロ電気機械デバイス、ナノ電気機械デバイス、マイクロ流体デバイス、熱的デバイス、送信機、受信機、または他のデバイス構造を含む。
【００７４】
一例では、本明細書で述べる原理による埋込型デバイスは、本明細書における原理に従って複数のチップ（または他のデバイスアイランド）および／または複数の相互接続構造を可撓性ポリマー内に埋め込むことによって形成することができる。一例では、埋込型デバイス（例えば薄型チップ１０１）は、集積デバイスから形成することができ、または本明細書における原理に従って埋め込まれた複数の相互接続構造によって相互接続された複数のチップ（または他のデバイスアイランド）から形成することもできる。
【００７５】
薄型チップ１０１（本明細書で述べる集積デバイスまたはデバイスアイランドを含む）は、可撓性ポリマー層１０４上の導電性コーティング（そこからスタンドオフウェル領域１０２のスタンドオフ１０３が作成される）の厚さよりも薄くすることができる。導電性材料コーティングは、限定はしないが金属トレースまたは他の金属コーティングを含んでいてよい。スタンドオフウェル領域１０２は、例えば、可撓性ポリマー上の導電性材料コーティングをパターン形成し、可撓性ポリマー１０４の表面までエッチングすることによって、導電性コーティングに形成することができる。エッチングプロセスは、可撓性ポリマー１０４の幾らかの表面部分の除去を含むこともある。別の例では、パターン形成は、レーザアブレーションまたは同様のパターン形成プロセスによって行われることがある。ポリマー層上の導電性材料コーティングがパターン形成され、スタンドオフウェル領域が形成された後、チップ（任意のデバイスアイランドを含む）を導電性コーティング「ウェル」の壁の間に配設して固定し、ポリマーの上方に、スタンドオフウェル領域の壁とほぼ同じ高さのフィーチャを作成することができる。他の例では、スタンドオフ１０５の高さは、薄型チップ１０１の高さよりも大きくても、小さくてもよい。
【００７６】
様々な例において、スタンドオフウェル１０２は、位置決めされたチップまたは他のデバイスアイランドがウェル高さ１０４よりも短くなる、またはほぼ等しくなるように形成することができる。他の例では、ウェル１０２は、位置決めされた薄型チップ１０１（デバイスアイランドおよび／または相互接続構造を含む）がウェルの壁の高さよりも高くなるように形成することができる。スタンドオフウェル領域１０３のスタンドオフ１０３は、薄型チップ１０１（デバイスアイランドおよび／または相互接続構造を含む）の厚さの約８０％、約９０％、約１００％、約１１０％、約１２０％、約１４０％、または約１５０％でよい。他の例では、スタンドオフウェル領域１０３のスタンドオフ１０３は、薄型チップ１０１または他のデバイスアイランドおよび／または相互接続構造の厚さの約２倍でよい。
【００７７】
図２Ａ〜図２Ｅは、スタンドオフウェル領域の様々な形状の非限定的な例を示す。図示されているように、スタンドオフウェル領域１０２（スタンドオフ１０３を含む）は、チップまたは他のデバイスアイランドおよび／または相互接続構造を内部に配設することができるように、正方形状、長方形状、丸形状もしくは他のドーナツ形状、または任意の他の多角形状を有することができる。
【００７８】
図２Ｄは、薄型チップ（デバイスアイランドおよび／または相互接続構造を含む）を完全には取り囲まないように作製された非限定的な例示的なスタンドオフウェル領域（スタンドオフを含む）を示す。この例では、スタンドオフウェル領域１０２は、薄型チップ１０１の３つの側面と境界を画す。図２Ｅの非限定的な例では、スタンドオフウェル領域（スタンドオフを含む）は、薄型チップ１０１（デバイスアイランドおよび／または相互接続構造を含む）の側面の幾つかの部分と境界を画すように作製され、スタンドオフウェル領域のスタンドオフの幾つかの部分に幾つかの隙間を有する。
【００７９】
幾つかの例では、図３に関連してさらに述べるように、薄型チップ１０１（任意の他のデバイスアイランドおよび／または相互接続構造を含む）の周りに接着剤を流すことができる。例えば、接着剤は、熱処理プロセスを使用して流すことができる。一例では、熱処理プロセスは、約６０℃〜約２５０℃の温度で行うことができる。デバイスアイランドおよび／または相互接続構造を含む積層された層、および可撓性ポリマーシート間の任意の接着剤層を、２つの金属プレートの間に位置決めして、接着剤がデバイスアイランドおよび／または相互接続構造の周りを流れるようにする温度にすることができる。
【００８０】
一例では、埋込型デバイスは、埋め込まれた蛇行相互接続構造が埋込型デバイスの平面内部でかなりの運動範囲および伸縮性を保つように構成される。一例では、埋込型デバイスは、埋め込まれた蛇行相互接続構造がかなりの運動範囲を保つように構成され、蛇行相互接続構造の幾つかの部分が平面外に回転することができ、伸縮性を高める。他の例では、ジグザグ、波形、または任意の他の起伏形状の相互接続構造を含めた他の形状の相互接続構造を、本明細書で述べる原理に従って埋め込むことができる。
【００８１】
例示的なプロセスでは、金属トレース、したがってウェル壁の高さ１０５は、典型的には、３６μｍ（「１オンス銅」）、１８μｍ（「１／２オンス銅」）、９μｍ（「１／４オンス銅」）、または５μｍでよい。印刷回路板は、銅厚さをオンス単位で特定する。これは、１平方フィートの面積に延び広げられる１オンスの銅の厚さを表す。１オンス銅の厚さは、１．４ミル、または３５．５６マイクロメートルである。
【００８２】
一例では、薄型チップ１０１（任意の他のデバイスアイランドおよび／または相互接続構造を含む）は、（スタンドオフの高さを決定する）１オンス銅トレースにより良く適するように、約２５μｍまで薄型化することができる。一例では、薄型チップ１０１（任意の他のデバイスアイランドおよび／または相互接続構造を含む）は、（ウェル壁またはスタンドオフ高さを決定する）１／２オンス銅トレースに適するように１０μｍまで薄型化することができる。
【００８３】
一例では、薄型チップとスタンドオフとの間に、接着層を配設するための幾らかの隙間を残すことができ、接着層は、薄型チップ１０１（任意の他のデバイスアイランドおよび／または相互接続構造を含む）の配置前に可撓性ポリマー層１０４上に分注されるか、または、薄型チップ（任意の他のデバイスアイランドおよび／または相互接続構造を含む）がスタンドオフウェル領域１０２内に配設される前に薄型チップに予め接着される。
【００８４】
一例では、チップまたは他のデバイスアイランド上のメタライゼーションに、追加の導電性材料層を追加することができる。一般に、薄型チップ１０１（任意の他のデバイスアイランドおよび／または相互接続構造を含む）の選択された部分に幾らかの量のメタライゼーションが提供されて、薄型チップ（任意の他のデバイスアイランドおよび／または相互接続構造を含む）の機能への電気的接触の作成を容易にする。このメタライゼーションは、厚さが約１μｍ〜約２μｍでよい。幾つかの例では、メタライゼーションはアルミニウムからなる。しかし、導電性材料に関連して上述した任意の他の金属または金属合金など他の材料をメタライゼーションに使用することもできる。レーザドリル加工を使用して、可撓性ポリマーと接着材を通してチャネルを作成することができ、埋込型デバイス構造内部の薄型チップ１０１または他のデバイスアイランドのメタライゼーションへのアクセスを形成する。メタライゼーションで止まり、かつメタライゼーションを除去しない、または薄型チップ１０１または他のデバイスアイランドを穿孔しないようにレーザドリル加工を制御することは難しいことがある。例えば、メタライゼーションの除去または穿孔の危険を伴わずにレーザドリル加工を終了するために、約５μｍの厚さの銅が必要とされ得る。エッチングを含めた、スルーチャネルを作成するための他の技法も、薄型チップ１０１または他のデバイスアイランドを損傷する同様の危険があり得る。この例で薄型チップ１０１または他のデバイスアイランド上のメタライゼーションに追加される追加の導電性材料層は、レーザドリル加工に耐える助けとなり得る追加の厚さを提供する。一例では、追加の導電性材料層（限定はしないが、追加される金属または金属スタックなど）は、幾つかの特性を有するように選択され、そのような特性は、限定はしないが、チップまたは他のデバイスアイランドのメタライゼーションへの接着性；約２μｍ〜約７μｍの厚さまで追加することができること；および／または限定はしないが金属または金属合金電気めっき（Ｃｕ電気めっきを含む）など、バイア内に電気めっきされた材料を支持し、その材料と電気的連絡を形成することができる能力である。追加の導電性材料層（限定はしないが、追加される金属など）は、スタンドオフ１０３を形成するようにパターン形成およびエッチングすることができる。
【００８５】
追加の導電性材料層は、様々な方法で、チップまたは他のデバイスアイランド上のメタライゼーションに追加することができる。例えば、銅マイクロピラーに適したアンダーバンプメタライゼーション（ＵＢＭ）を行うことができ、追加される通常のバンプを用いずに、追加の導電性材料層をメタライゼーション上に生成する。ＵＢＭは、例えば、多層クロム−銅系（Ｃｒ：Ｃｒ−Ｃｕ：Ｃｕ）、チタン−ニッケル−バナジウム系（Ｔｉ−Ｎｉ−Ｖ）、チタン−銅系（Ｔｉ−Ｃｕ）、チタン−タングステン−金系（Ｔｉ−Ｗ−Ａｕ）、またはニッケル−金系（Ｎｉ−Ａｕ）をベースとして行うことができる。別の例では、追加の導電性材料層は、１つまたは複数の適切なシード層の堆積後、チップ（または他のデバイスアイランド）パッド上への電気めっきを使用して追加することができる。電気めっきは、メタライゼーションが存在するチップ（または他のデバイスアイランド）の領域上にのみ堆積させることができる。別の例では、導電性材料を、チップ（または他のデバイスアイランド）のより大きな部分に追加することができ、元のメタライゼーションを有する薄型チップ１０１（または他のデバイスアイランド）の領域内にのみ存在するようにパターン形成し、（例えばエッチングによって）選択的に除去して、追加の導電性材料層を提供することができる。
【００８６】
一例では、薄型チップと外部回路との間の電気的連絡を容易にするために、限定はしないが無電解ニッケル金バンプ（ＥＮｉＧ）などのウェハバンピング技術を使用することができる。一例では、ＥＮｉＧは、薄い金層を有する無電解ニッケルバンプである。ＥＮｉＧは、薄型チップのコンタクトパッドの一部分の上に堆積されることがある。無電解ニッケル溶液からのＥＮｉＧの形成において制御することができるプロセスパラメータは、溶液温度、ｐＨ、安定剤濃度、およびアルミニウムパッドサイズを含む。
【００８７】
一例では、本明細書における原理に従って形成される埋込型デバイスは、チップ（または他のデバイスアイランド）および／または相互接続構造の一部分を囲わない可撓性ポリマーの一部分を除去するようにパターン形成またはスライスすることができる。例えば、埋込型デバイスは、可撓性ポリマーの内部に埋め込まれたデバイス構造の外形および／または輪郭に沿ってパターン形成することができる。これらのうちの任意の例によれば、埋込型デバイスは、埋込型デバイスの蛇行相互接続構造の外形および／または輪郭に沿ってパターン形成することができる。
【００８８】
本明細書で述べる例示的なシステム、装置、および方法は、周囲のスタンドオフまたはウェル壁よりも薄いチップまたは他のデバイスアイランドを利用して、フレックスボード層の間にチップまたは他のデバイスアイランドを埋め込む。非限定的な例では、周囲のスタンドオフまたはウェル壁は、金属トレースから形成される。
【００８９】
非限定的な例では、周囲のスタンドオフまたはウェル壁は、コーティング層のパターン形成およびエッチングからではなく、導電性材料の「インク」を描き入れるプロセスから形成される。非限定的な例では、導電性材料の「インク」は、インクジェットプリンタデバイスまたは他のデバイスを使用して描き入れることができる。
【００９０】
本明細書で述べる例示的なシステム、装置、および方法は、層の良好な接着性、チップまたは他のデバイスアイランドの周りに材料を埋め込む適合性、エアポケットの除去、および外部からの液体の進入の防止を実現する。
【００９１】
本明細書で述べる例示的なシステム、装置、および方法は、可撓性を有する全体的なアセンブリを提供するように、薄型チップまたは他のデバイスアイランドおよび／または伸縮性相互接続構造を埋め込むことを可能にする。一例では、可撓性ポリマー内に形成される埋込型デバイスは、蛇行トレースとなるように切断または他の方法で形成することができ、これにより、アセンブリ回路全体を単に可撓性だけでなく、さらに伸縮性も有するようにする。
【００９２】
本明細書で述べるシステム、装置、および方法による例示的な埋込型デバイスは、埋込型構造が湾曲または他の形で変形される場合に、デバイス素子が「抜け落ちる」、または他の形で外され得る可能性がほとんどまたは全くない。
【００９３】
非限定的な例では、チップまたは他のデバイスアイランドおよび／または相互接続構造は、全体的な埋込型デバイスの中立機械面の近くに配設される。チップまたは他のデバイスアイランドおよび／または伸縮性相互接続構造の上および／または下で適切な可撓性ポリマー層を選択することによって、埋込型デバイスの機能層に対する歪を最小限にすることができる。本明細書での機能層は、チップまたは他のデバイスアイランドおよび／または伸縮性相互接続構造を含むことができる。一例では、可撓性ポリマーは、約３ＧＰａのヤング率を有する材料から形成することができる。そのような可撓性ポリマーの非限定的な例は、限定はしないが、（ＤｕＰｏｎｔ（米国デラウェア州）から市販されている）ＫＡＰＴＯＮ（登録商標）などのポリイミドを含む。
【００９４】
本明細書における原理によるシステムまたは装置の任意の例において、チップ１０１または他のデバイスアイランドおよび／または伸縮性相互接続構造を、埋込型デバイスの機能層がシステムまたは装置の中立機械面（ｎｅｕｔｒａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｌａｎｅ：ＮＭＰ）または中立機械表面（ｎｅｕｔｒａｌ  ｍｅｃｈａｎｉｃａｌ  ｓｕｒｆａｃｅ：ＮＭＳ）に位置するように位置決めすることができる。ＮＭＰまたはＮＭＳは、任意の印加される歪が最小限にされるまたは実質的にゼロである、システムまたは装置に関するデバイス層の厚さを通る位置にある。一例では、本明細書で述べる原理によるシステムまたは装置の機能層は、複数のチップまたは他のデバイスアイランドおよび／または伸縮性相互接続構造を含む。
【００９５】
ＮＭＰまたはＮＭＳの位置は、歪緩衝の助けとなる材料をシステムまたは装置の様々な層に導入することによって、システムまたは装置の層構造に対して変化させることができる。様々な例において、本明細書で述べるポリマー材料を歪緩衝材として働くように導入することができる。例えば、本明細書で上述したカプセル化材料を使用して、例えばカプセル化材料のタイプおよび／または層の厚さを変えることによってＮＭＰまたはＮＭＳを位置決めすることができる。例えば、本明細書で述べる機能層の上に配設されるカプセル化材料の厚さは、全体のシステムまたは装置の厚さに対して機能層を押し下げるように修正される（すなわち減少または増加される）ことがあり、これは、機能層に対するＮＭＰまたはＮＭＳの位置を変えることができる。別の例では、カプセル化材料の弾性率（ヤング率）の任意の相違を含むカプセル化のタイプ。
【００９６】
別の例では、機能層に対してＮＭＰまたはＮＭＳを位置決めするために、歪緩衝を提供することが可能な材料の少なくとも部分的な中間層を機能層と可撓性基板との間に配設することができる。一例では、中間層は、本明細書で述べる任意のポリマー材料、エアロゲル材料、または適用可能な弾性機械的特性を有する任意の他の材料から形成することができる。
【００９７】
本明細書で述べる原理に基づいて、ＮＭＰまたはＮＭＳは、限定はしないが機能層など、歪感受性構成要素を含むシステムまたは装置の層の近位に、またはそのような層と一致させて、またはそのような層に隣接して位置決めすることができる。破損しやすい場合、または印加される歪のレベルに応じてその性能が損なわれることがある場合、層を「歪感受性」とみなすことができる。ＮＭＰまたはＮＭＳが歪感受性構成要素に一致せず、歪感受性構成要素の近位にある一例では、ＮＭＰまたはＮＭＳの位置は、それでも歪感受性構成要素に対して機械的な利益を提供することができ、例えば歪緩衝層がないときに通常であれば歪感受性構成要素に及ぼされる歪を実質的に低下させる。様々な例において、ＮＭＳまたはＮＭＰ層は、歪感受性構成要素の近位にあると考えられ、所与の印加される歪に関して、歪感受性構成要素（例えば、そこで埋込型デバイスが変形される）の歪を少なくとも１０％、２０％、５０％、または７５％減少させる。
【００９８】
様々な例において、カプセル化材料および／または中間層材料は、歪感受性構成要素と一致する埋込型デバイスに対する位置に配設されることがある。例えば、カプセル化材料および／または中間層材料の一部は、機能層内部の位置を含めて埋込型デバイスを通して、歪感受性構成要素の一部と共に散りばめられることがある。
【００９９】
図３Ａ〜図３Ｅは、導電層内に作成されたスタンドオフウェル領域内に薄型化されたチップを埋め込むための例示的な方法を示す。図３Ａは、可撓性ポリマー３０４上で、スタンドオフ３０３によって画定されるスタンドオフウェル領域３０２の内部に配設された薄型チップ３０１の上面図および断面図を提供する。上述したように、プロセスは、金属コーティングされた可撓性ポリマーシートとして形成された基板から始めることができる。次いで、金属コーティングをパターン形成して、スタンドオフ３０３を作成することができる。別の例では、スタンドオフを作成するために、パターン形成プロセス中に金属層にアライメントマークを形成することができる。アライメントマークは、スタンドオフウェル領域３０２の内部で薄型チップ１０１を適切に見当合わせする助けとなり得る。
【０１００】
図３Ｂに示されるように、スタンドオフ３０３と、スタンドオフウェル領域３０２の内部に配設された薄型チップ３０１とを含む装置に対して追加の処理を施すことができる。例えば、図３Ｂに示されるように、薄型チップの上方に接着剤３１０を塗着することができる。上述したように、温度処理により、接着剤３１０をスタンドオフウェル領域の内部および薄型チップ３０１の周りに流すことができる。やはり図３Ｂに示されるように、薄型チップ３０１を含む装置の上に追加のポリマーシート３２０を配設することができる。上述したように、この例では、第２の可撓性ポリマー３２０を第２の導電層３２２と結合させることができる。一例では、層３２０および３２２は、スタンドオフウェル領域３０２を形成するのに使用されるポリマー層３０４および導電性材料層３０３とそれぞれ同じである。別の例では、ポリマー層３２０および導電性材料層３０３は、ポリマー層３０４および導電性材料層３０３と異なっていてもよい。例えば、それぞれの層が異なる材料を含んでいてよく、および／または異なる厚さを有していてもよい。一例では、接着剤ポリマー層３１０は、ＤｕＰｏｎｔ（商標）ＰＹＲＡＬＵＸ（登録商標）Ｂｏｎｄ−Ｐｌｙでよい。別の例では、接着剤ポリマー層３１０の材料は、非導電性（誘電性）であり、可撓性ポリマー層に接着することが可能であるように選択することができる。
【０１０１】
図３Ｃに示されるように、図３Ｂの層状構造を熱処理して硬化させることができ、それにより、接着剤層３１０は、薄型チップ３０１の周りおよびスタンドオフウェル領域３０２の内部に流される。幾つかの例では、スタンドオフ３０３が薄型チップ３０１よりも高くてよく、硬化プロセスが完了したとき、第２のポリマー層３２０は薄型チップ３０１と接触しない。
【０１０２】
図３Ｄに示されるように、上部導電層３２２、上部可撓性ポリマーシート３２０、および接着剤層３１０を通る薄型チップ３０１へのチャネルとしてバイアを生成することができる。バイアが作成された後、バイアを電気めっきして、またはスパッタリングによって充填して、上部導電層３２２から薄型チップ３０１の電気コンタクトパッドへの電気的バイア３２５を作成することができる。
【０１０３】
図３Ｅに示されるように、次いで、導電層３２２をパターン形成することができる。上部導電層３２２にオーバーレイ３３０を塗布することができる。幾つかの実装形態では、オーバーレイ３３０は非導電性である。下にある金属を露出させるようにオーバーレイをパターン形成することができ、この例では、露出された金属３２２に追加の耐変色性メタライゼーション３３５を追加して、露出された金属３２２を、酸素、水、および他の環境成分との反応から保護することができる。そのような例示的なデバイスは、高さが約１０マイクロメートル〜約１００マイクロメートルの間でよい。別の例では、上述したように、多層埋込型デバイスの全体的な厚さを増加させるために埋込型デバイスをカプセル化することもできる。例えば、後続のカプセル化ステップが、多層埋込型デバイスの厚さを約７０マイクロメートル、約８０マイクロメートル、または約１００マイクロメートルに増加させることができる。カプセル化は、多層埋込型デバイスの耐久性を高めることができる。さらに、カプセル化を使用して、多層埋込型デバイスの機能層を構造のＮＭＳに配置することができる。
【０１０４】
図４は、本明細書で述べる原理に従ってポリマーウェル領域４０２内に埋め込まれた薄型チップ４０１から形成される別の例示的な装置４００の断面図を示す。この例でも、本明細書での任意の他の例と同様に、薄型チップ４０１は、薄型化されたチップでよい。ポリマーウェル領域４０２は、導電性材料４０４の層の露出部分と境界を画す少なくとも１つのポリマー壁４０３から形成される。ポリマー壁４０３は、ポリマーウェル領域４０２の壁を形成し、それによりポリマーウェル領域を提供する。この例では、薄型チップ４０１は、ポリマー壁４０３の近位の導電性材料４０４の露出部分の上に配設される。ポリマー壁４０３は、薄型チップ４０１の高さと同等の高さ４０５を有することができる。他の例では、ポリマー壁４０３は、薄型チップ４０１の高さよりも大きい、または小さい高さ４０５を有することができる。
【０１０５】
本明細書で述べる例示的なシステム、装置、および方法において、薄型チップ４０１は、１つまたは複数の受動電子素子および／または能動電子素子でよい。本明細書で述べる任意の原理に従って埋め込むことができる素子の非限定的な例は、トランジスタ、増幅器、光検出器、フォトダイオードアレイ、ディスプレイ、発光デバイス、光起電力デバイス、センサ、ＬＥＤ、半導体レーザアレイ、光学撮像システム、大面積電子デバイス、論理ゲートアレイ、マイクロプロセッサ、集積回路、電子デバイス、光学デバイス、光電デバイス、機械デバイス、マイクロ電気機械デバイス、ナノ電気機械デバイス、マイクロ流体デバイス、熱的デバイス、または他のデバイス構造を含む。
【０１０６】
一例では、本明細書で述べる原理による埋込型デバイスは、本明細書における原理に従って複数のチップ（または他のデバイスアイランド）および／または複数の相互接続構造を、可撓性ポリマーに形成されたポリマーウェル領域内に埋め込むことによって形成することができる。一例では、埋込型デバイス（例えば薄型チップ４０１）は、集積デバイスから形成することができ、または本明細書における原理に従って埋め込まれた複数の相互接続構造によって相互接続された複数のチップ（または他のデバイスアイランド）から形成することもできる。
【０１０７】
薄型チップ４０１（本明細書で述べる集積デバイスまたはデバイスアイランドを含む）は、可撓性ポリマー層４０４（そこからポリマーウェル領域４０２のポリマー壁４０３が作成される）の厚さよりも薄くすることができる。導電性材料コーティングは、限定はしないが金属トレースまたは他の金属コーティングを含んでいてよい。ポリマーウェル領域４０２は、導電性材料４０４の表面まで通るエッチング、ドリル加工、または可撓性ポリマーのレーザアブレーションによって、可撓性ポリマーに形成することができる。ポリマー層上の導電性材料コーティングがパターン形成され、ポリマーウェル領域が形成された後、チップ（任意のデバイスアイランドを含む）をポリマー「ウェル」の壁の間に配設して固定し、ポリマーの上方に、ポリマーウェル領域の壁とほぼ同じ高さのフィーチャを作成することができる。他の例では、ポリマー壁４０３の高さ４０５は、薄型チップ４０１の高さよりも大きくても、小さくてもよい。
【０１０８】
様々な例において、ポリマーウェル領域４０２は、位置決めされたチップまたは他のデバイスアイランドがウェル高さ４０５よりも短くなる、またはほぼ等しくなるように形成することができる。他の例では、ポリマーウェル領域４０２は、位置決めされた薄型チップ４０１（デバイスアイランドおよび／または相互接続構造を含む）がウェルの壁の高さよりも高くなるように形成することができる。ポリマーウェル領域４０３のポリマー壁４０３は、薄型チップ４０１（デバイスアイランドおよび／または相互接続構造を含む）の厚さの約８０％、約９０％、約１００％、約１１０％、約１２０％、約１４０％、または約１５０％でよい。他の例では、ポリマーウェル領域４０３のポリマー壁４０３は、薄型チップ４０１または他のデバイスアイランドおよび／または相互接続構造の厚さの約２倍でよい。
【０１０９】
非限定的な例では、薄型チップがポリマーウェル領域内に配設される前に、導電性材料の露出部分に接着剤を塗着することができる。接着剤は、さらなる処理の温度に耐えられるように構成された導電性接着剤または非導電性（誘電性）接着剤でよい。導電性接着剤を使用して、基板の導電性材料と、薄型チップの表面上の導電性コンタクトパッドとの間の電気的連絡を確立することができる。例えば、基板の導電性材料と、導電性コンタクトパッドとに電圧を印加することができる。この例の一態様では、導電性接着剤の導電性が、基板の導電性材料と導電性コンタクトパッドとの両方を実質的に同じ電圧で保つことを容易にすることができる。この例の別の態様では、導電性接着剤の導電性が、基板の導電性材料と導電性コンタクトパッドとの両方を接地電位で保つことを容易にすることができる。非限定的な例として、薄型チップは、Ｂｌｕｅｔｏｏｔｈ（登録商標）チップの一部分でよい。
【０１１０】
別の例では、接着剤は、さらなる処理の温度に耐えられるように構成された熱伝導性接着剤でよい。熱伝導性接着剤を使用して、基板と薄型チップとの間に熱的経路を確立することができる。例えば、接着剤の熱伝導性を使用して、薄型チップの加熱を減少させる、またはなくすことができる。熱伝導性接着剤は、熱の影響を受けやすいチップである薄型チップ、またはより大きな表面積を有するチップの温度の管理を容易にすることができる。例えば、薄型チップは、Ｂｌｕｅｔｏｏｔｈ（登録商標）チップでよい。非限定的な例では、クーラントまたは他の冷却技術（限定はしないが熱電冷却など）を基板の一部分に適用することができ、それにより、接着剤は、薄型チップの冷却を容易にするために熱的連絡を容易にする。
【０１１１】
図５Ａ〜図５Ｅにおける例示的な構造と同様に、ポリマーウェル領域は、様々な形状を有することができる。図５Ａ〜図５Ｅは、ポリマーウェル領域の様々な形状の非限定的な例を示す。図示されているように、ポリマーウェル領域４０２（ポリマー壁４０３を含む）は、チップまたは他のデバイスアイランドおよび／または相互接続構造を内部に配設することができるように、正方形状、長方形状、丸形状もしくは他のドーナツ形状、または任意の他の多角形状を有することができる。
【０１１２】
図５Ｄは、薄型チップ（デバイスアイランドおよび／または相互接続構造を含む）を完全には取り囲まないように作製された非限定的な例示的なポリマーウェル領域（ポリマー壁を含む）を示す。この例では、ポリマーウェル領域４０２は、薄型チップ４０１の３つの側面と境界を画す。図５Ｅの非限定的な例では、ポリマーウェル領域（ポリマー壁を含む）は、薄型チップ４０１（デバイスアイランドおよび／または相互接続構造を含む）の側面の幾つかの部分と境界を画すように作製され、ポリマーウェル領域のポリマーの幾つかの部分に幾つかの隙間を有する。
【０１１３】
幾つかの例では、図３に関連して上述したのと同様に、薄型チップ４０１（任意の他のデバイスアイランドおよび／または相互接続構造を含む）の周りに接着剤を流すことができる。例えば、接着剤は、熱処理プロセスを使用して流すことができる。一例では、熱処理プロセスは、約６０℃から約２５０℃まで変化する温度で行うことができる。デバイスアイランドおよび／または相互接続構造と、可撓性ポリマー壁１０３間の接着剤層とを含む積層された層を、２つの金属プレートの間に位置決めして、接着剤がデバイスアイランドおよび／または相互接続構造の周りを流れるような温度にすることができる。
【０１１４】
図６Ａ〜図６Ｇは、ポリマーウェル領域の内部に埋め込まれた薄型チップを有する装置を製造するための例示的なプロセスを示す。図６Ａ〜図６Ｇの例では、ポリマーウェル領域を作成するために、可撓性ポリマー層内で、金属層の一部分までキャビティが生成される。薄型チップは、露出された導電性材料の一部分の上でポリマーウェル領域の内部に配設される。この例では、例えば薄型チップと導電性材料との間に導電性接着剤が配設される場合に、バイアを使用せずに、薄型チップ４０１と基板の導電性材料との間に電気的連絡を確立することができる。一例では、この例による装置を幾つか積層して、多層デバイスを作成することができる。
【０１１５】
図６Ａは、導電性材料層５０６の上に配設された可撓性ポリマー層５０５を含む基板を示す。ポリマー層５０５は、非限定的な例として、約２０μｍ、約３０μｍ、約３５μｍ、約４５μｍ、約５５μｍ、約６６μｍ、または約７５μｍの厚さを有する、限定はしないがＤｕＰｏｎｔ（商標）ＫＡＰＴＯＮ（登録商標）フィルムなどのポリイミドフィルム、または液晶ポリマーを含むことができる。導電性材料層５０６は、銅層でよく、厚さが約５μｍ、約８μｍ、約１５μｍ、約２０μｍ、または約３０μｍでよい。
【０１１６】
図５Ｂに示されるように、ポリマーウェル領域を生成するために、ポリマー層５０５にキャビティを形成することができる。例えば、ポリマー層５０５をエッチングして、導電性材料層５０６を露出させることができる。キャビティは、少なくとも１つのポリマー壁５０４を含むポリマーウェル領域５０７を形成する。別の例では、ポリマーウェル領域５０７は、レーザアブレーション、ドリル加工、パターン形成、および／またはダイカットにより形成されるキャビティによって生成することができる。図５Ｃに示されるように、薄型チップの配置前に、導電性材料５０６の一部分の上のポリマーウェル領域５０７内に接着剤５０８を塗着することができる。幾つかの例では、硬化ステップ中のダイの亀裂を回避するために、接着剤５０８は、硬化された後に低応力特性を有する。この例では、接着剤５０８は、リフローイングを必要とせず、後の処理の温度に耐えることができる熱硬化性接着剤でよい。接着剤５０８は、熱伝導性および／または導電性もしくは非導電性（誘電性）でよい。例えば、導電性接着剤を使用して、ダイチップと導電性材料層５０６の一部分との間の電気的接続を確立することができる。一例では、この導電性接着材を採用して、薄型チップの下面と導電性材料層５０６との間に、完成されたデバイスのための接地面接続を確立することができる。
【０１１７】
別の例では、ポリマー層５０５は、ベース導電性材料層５０６を含まない。この例では、ポリマー壁５０３およびポリマーウェル領域５０７を作成するために生成されるキャビティは、ポリマー層５０５を貫通はしない。そうではなく、キャビティは、ポリマー層５０５の厚さの一部分にわたって作成され、その部分に、後でダイ５０４が埋め込まれる。この例は、ＰＣＢボードのポリマーを含め、市販のポリイミドまたは液晶ポリマーをベースとする埋込型の薄型チップを提供するために使用することができ、よりコストのかかる感光性スピンオンポリイミドの処理は必要ない。
【０１１８】
図６Ｄに示されるように、薄型チップダイ５０４がポリマーウェル領域５０７内に配置される。幾つかの実装形態では、このステップで、接着剤５０７を硬化させることができ、薄型チップダイ５０４をポリマーウェル領域５０７内に固定する。図６Ｅに示されるように、接着剤ポリマー層５０９を、ポリマーウェル領域５０７内の薄型チップダイの上に配設し、熱処理によって薄型チップダイの周りの領域内に流すことができる。図６Ｅの例では、接着剤５０９は、ポリマー層５１０を含むポリマーシート５１１と、ポリマーウェル領域５０７との間に塗着することができる。幾つかの例では、導電性材料−クラッドポリマー層は、金属−クラッドポリイミド層でよい。一例では、層５１１および５１０は、ポリマーウェル領域５０７を形成するのに使用されるポリマー層５０５および導電性材料層５０６とそれぞれ同じである。別の例では、ポリマー層５１１および導電性材料層５１０は、ポリマー層５０５および導電性材料層５０６と異なっていてもよい。例えば、それぞれの層が異なる材料を含んでいてよく、および／または異なる厚さを有していてもよい。一例では、接着剤ポリマー層５０９は、ＤｕＰｏｎｔ（商標）ＰＹＲＡＬＵＸ（登録商標）Ｂｏｎｄ−Ｐｌｙでよい。別の例では、接着剤ポリマー層５０９の材料は、非導電性（誘電性）であり、可撓性ポリマー層を接着することが可能であるように選択することができる。
【０１１９】
図６Ｆに示されるように、接着剤ポリマー層５０９、ポリマー層５１１、および導電性材料層５１０を、ポリマーウェル領域およびダイ層に押し当てることができる。この例では、処理温度に加熱された状態で真空ラミネートを使用して層を結合させることができる。真空ラミネートプロセスにより、接着剤ポリマー５０９が、薄型チップダイ５０４の周りを流れて、ポリマーウェル領域５０７を充填することができる。
【０１２０】
図５６に示されるように、上部金属層５１０および／または底部導電性材料層５０６をパターン形成して、追加の回路を適用することができる。図５Ｇの例など幾つかの例では、ポリマー層と導電性材料層の少なくとも一方を通してチャネルを作成することができる。例えば、埋込型システムの上面から薄型チップダイの電気コンタクトパッドへのバイア５１２を形成するために、レーザアブレーションまたは反応性イオンエッチングによってチャネルを作成することができる。次いで、埋込型デバイスの薄型チップ内部の回路への電気的連絡を作成するために、例えば電気めっき、蒸着、および／またはスパッタリングによってチャネルを金属化することができる。例えば、金属化されたバイア５１２は、薄型チップダイのボンドパッドまたは他のそのような電気コンタクトとの電気的連絡を容易にすることができる。幾つかの実装形態では、ダイのボンドパッドに追加の導電性材料を予め追加する（当産業で、「ダイをバンプする」と言われるプロセス）ことなくスルーチャネルを作成することができる。ウェハバンプ技術の非限定的な例は本明細書で上述した。非限定的な例として、バイアを金属化するために、銅、チタン、チタン−タングステン合金、金、ニッケル、およびクロムなどの金属を使用することができる。
【０１２１】
図７Ａ〜図７Ｄは、薄型化されたチップを生成するために使用することができる例示的なプロセスを示す。この例では、本明細書で述べる任意のシステム、方法、および装置に従って、より厚い基板を有するチップを、埋め込まれる前に薄型化することができる。この例では、ダイシングビフォアグラインディング（ＤＢＧ）技法を使用してチップダイを薄型化することができる。幾つかの例では、ＤＢＧ技法は、厚さ約５μｍ、約８μｍ、約１０μｍ、約１５μｍ、約２５μｍ、約３５μｍ、または約５０μｍまでのチップの薄型化を可能にする。また、ＤＢＧ技法は、他の研削技法で見られ得るウェハの反りの危険を減少させることもできる。図７Ａに示されるように、プロセスは、始めにダイシングソー７０５または他のダイシングプロセスを用いてダイを半分だけダイカットすることから始めることができる。図７Ｂに示されるように、ダイカットによるウェハ７００内のチャネル７０１は、深さ７０２までカットされ、薄型化されるダイの望みの厚さに対するガイドとして使用される。図７Ｃに示されるように、ウェハ７００を逆さにすることができ、ダイがテープ７０３に貼着される。テープ７０３は、ウェハの裏面が望みの厚さまで研削されるときにウェハの位置を保つことができる。研削プロセスが、停止位置を示すために使用されるチャネル７０１に到達すると、薄型化されたチップダイ７０４がウェハ７００から外される。一例では、ここで離れたチップの背面にテープの第２の層を貼着することができる。次いで、テープ７０３を紫外光に露出することによって、薄型チップをテープ７０３から剥がすことができる。薄型化されたチップ７４０は、薄型チップ１０１および薄型チップ４０１を含めて薄型チップに関連付けて本明細書で述べた任意の処理で使用することができる。
【０１２２】
図８Ａ〜図８Ｈは、本明細書で述べる方法、装置、またはシステムの１つまたは複数に適用することができる製造プロセスの非限定的な例を示す。例えば、図８Ａ〜図８Ｈで述べる製造プロセスは、図１〜図７Ｄにおけるものを含め、本明細書で述べる任意のシステム、方法、および装置に従って生成される埋込型の薄型チップに関して行うことができる。図８Ａに示されるように、この処理は、両側に導電性金属コーティングを含むポリマーシート８０１に適用することができる。この例では、導電性材料層８０２および８０３は、厚さ７５μｍのＫＡＰＴＯＮ（登録商標）基板上の１７．５μｍの銅層である。
【０１２３】
図８Ｂに示されるように、１つの導電性材料層から第２の導電性材料層へ、スルーチャネルが作成される。電気的バイア８０４を作成するために、スルーチャネルが電気めっきされる。図８Ｃに示されるように、導電性材料層８０２および８０３の一方または両方をパターン形成することができる。
【０１２４】
次に、図８Ｄに示されるように、パターン形成された導電性材料層８０２および８０３と追加のポリマーシート８０６との間に接着剤層８０６が挿入される。この例では、導電層８０７を作成するために、各ポリマーシート８０６が金属コーティングされる。別の例では、第２のポリマーシート８０６の一方または両方が金属コーティングされない。
【０１２５】
図８Ｅに示されるように、接着剤層８０５に熱および圧力が加えられる。熱および圧力により、接着剤層８０５が溶融して、バイアとパターン形成された導電層８０２および８０３とによって作成される隙間に流れる。次に、図８Ｆに示されるように、追加のスルーチャネルが作成され、電気めっきされて、様々な導電層を接続する。この例では、バイアは、１つまたは複数の層である。例えば、バイア８０８は、底部導電層８０７を内部導電層８０２に電気的に接続し、バイア８０９は、底部導電層８０７を内部導電層８０３に電気的に接続する。
【０１２６】
図８Ｇに示されるように、ここで外側の導電層８０７をパターン形成することができる。この例では、両方の外側導電層８０７がパターン形成されるが、別の例では、外層８０７の一方をパターン形成することもでき、またはどちらもパターン形成しなくてもよい。図８Ｈに示されるように、外側導電層８０７にオーバーレイ８１０を塗布することができる。別の例では、オーバーレイ８１０もパターン形成することができる。耐食性およびはんだ耐熱性のメタライゼーションを、任意の露出された銅トレース上に電着することができる。
【０１２７】
図９Ａおよび図９Ｂは、埋込型の薄型チップを形成するために使用することができる例示的な装置９００および９１０の断面図を示し、ここでは、薄型チップ９０１がスタンドオフウェル領域９０２内に埋め込まれる。本明細書での任意の他の例と同様に、薄型チップ９０１は、薄型化されたチップでよい。例示的な装置９００は、可撓性ポリマー９０４と、可撓性ポリマー９０４の露出部分と境界を画すスタンドオフ９０３から形成されたウェル領域９０２とを含む。スタンドオフ１０３は、ウェル領域９０２の壁を形成し、それによりスタンドオフウェル領域を提供する。例示的な装置９１０は、基板９０８上に配設された薄型チップ９０１を含む。基板９０８は、可撓性ポリマーでよい。一例では、基板９０８は、少なくとも１つの導電性材料層を含むことがあり、ここで、導電性材料は、薄型チップ９０１と連絡することができる。この例では、埋込型の薄型チップを形成するためのプロセスは、装置９００を装置９１０と結合させることを含み、それにより、薄型チップ９０１が、可撓性ポリマー９０４の露出部分の近位に、およびスタンドオフ９０３の近位に配設される。スタンドオフ９０３は、薄型チップ９０１の高さ９０９と同等の高さ９０５を有することができる。
【０１２８】
図１０Ａおよび図１０Ｂは、埋込型の薄型チップを形成するために使用することができる例示的な装置１０００および１０１０の断面図を示し、ここでは、薄型チップ１００１がポリマーウェル領域１００２内に埋め込まれる。本明細書での任意の他の例と同様に、薄型チップ１００１は、薄型化されたチップでよい。例示的な装置１０００は、導電性材料１００４の層の露出部分と境界を画す少なくとも１つのポリマー壁１００３から形成されるポリマーウェル領域１００２を含む。ポリマー壁１００３は、ポリマーウェル領域１００２の壁を形成する。ポリマー壁１００３は、ポリマーウェル領域４０２の壁を形成し、それによりポリマーウェル領域を提供する。例示的な装置１０１０は、基板９０８上に配設された薄型チップ９０１を含む。基板１００８は、可撓性ポリマーでよい。一例では、基板１００８は、少なくとも１つの導電性材料層を含むことがあり、ここで、導電性材料は、薄型チップ１００１と連絡することができる。この例では、埋込型の薄型チップを形成するためのプロセスは、装置１０００を装置１０１０と結合させることを含み、それにより、薄型チップ１００１が、導電性材料１００４の露出部分の近位に、かつポリマー壁１００３の近位に配設される。ポリマー壁１００３は、薄型チップ１００１の高さと同等の高さ１００５を有することができる。他の例では、ポリマー壁１００３は、薄型チップ１００１の高さよりも大きい、または小さい高さ１００５を有することができる。
【０１２９】
図１〜図８Ｇに関連する素子、ならびに関連の材料、処理ステップ、および寸法の全ての関連の説明が、図９Ａ、図９Ｂ、図１０Ａ、および図１０Ｂの各同様の構成要素にも当てはまる。
【０１３０】
本明細書で述べる例示的なシステム、装置、および方法において、薄型チップ９０１または１００１は、１つまたは複数の受動電子素子および／または能動電子素子でよい。本明細書で述べる任意の原理に従って埋め込むことができる素子の非限定的な例は、トランジスタ、増幅器、アンテナ、光検出器、フォトダイオードアレイ、ディスプレイ、発光デバイス、光起電力デバイス、センサ、ＬＥＤ、半導体レーザアレイ、光学撮像システム、大面積電子デバイス、論理ゲートアレイ、マイクロプロセッサ、集積回路、電子デバイス、光学デバイス、光電デバイス、機械デバイス、マイクロ電気機械デバイス、ナノ電気機械デバイス、マイクロ流体デバイス、熱的デバイス、送信機、受信機、または他のデバイス構造を含む。
【０１３１】
一例では、本明細書で述べる原理による埋込型デバイスは、本明細書における原理に従って複数のチップ（または他のデバイスアイランド）および／または複数の相互接続構造を可撓性ポリマー内に埋め込むことによって形成することができる。一例では、埋込型デバイス（例えば薄型チップ１０１）は、集積デバイスから形成することができ、または本明細書における原理に従って埋め込まれた複数の相互接続構造によって相互接続された複数のチップ（または他のデバイスアイランド）から形成することもできる。
【０１３２】
図１１Ａ〜図１１Ｃは、ウェル領域内に埋め込まれた薄型チップの配列を形成するために使用することができる装置の構成の非限定的な例を示す。図１１Ａは、基板１１０８の上でそれぞれ異なる高さの薄型チップ１１０１−ｉ（ｉ＝ａ，ｂ，ｃ）を含む例示的な装置１１００を示す。例えば、薄型チップ１１０１−ｂは、薄型チップ１１０１−ａの高さ１１０９−ａよりも大きい基板１１０８の上での高さ１１０９−ｂである。この例では、薄型チップ１１０１−ａは、薄型チップ１１０１−ｃの高さ１１０９−ｃよりも大きい基板１１０８の上での高さ１１０９−ａである。例示的な装置１１１０は、複数のウェル領域１１０２−ｉ（ｉ＝ａ，ｂ，ｃ）を含み、各ウェル領域が、それぞれの露出部分１１０４−ｉ（ｉ＝ａ，ｂ，ｃ）を含む。埋込型の薄型チップの配列を形成するためのプロセスは、装置１１００を装置１１１０と結合させることを含み、それにより、各薄型チップ１１０１−ｉ（ｉ＝ａ，ｂ，ｃ）が、それぞれの露出部分１１０４−ｉ（ｉ＝ａ，ｂ，ｃ）の近位のそれぞれのウェル領域１１０２−ｉ（ｉ＝ａ，ｂ，ｃ）の内部に配設される。露出部分１１０４−ｉ（ｉ＝ａ，ｂ，ｃ）の少なくとも１つは、それぞれの薄型チップ１１０１−ｉ（ｉ＝ａ，ｂ，ｃ）との電気的連絡および／または熱的連絡を容易にするために使用することができる伝導性材料を含むことができる。各ウェル領域１１０２−ｉ（ｉ＝ａ，ｂ，ｃ）は、本明細書で述べる原理に従う任意の例で述べるように、ポリマーウェル領域またはスタンドオフウェル領域でよい。一例では、埋込型の薄型チップの配列は、スタンドオフウェル領域内に埋め込まれた少なくとも１つの薄型チップと、ポリマーウェル領域内に埋め込まれた少なくとも１つの薄型チップとを含む。図１１Ａの任意の例示的な実施形態において、各薄型チップ１１０１−ｉ（ｉ＝ａ，ｂ，ｃ）は、１つまたは複数の受動電子素子および／または能動電子素子でよい。
【０１３３】
図１１Ｂは、埋込型の薄型チップを形成するための例示的なプロセスを示し、ここでは、例示的な装置１１００が例示的な装置１１５０と結合される。例示的な装置１１００は、図１１Ａに関連して上述したのと同様に、それぞれ異なる高さの薄型チップ１１０１−ｉ（ｉ＝ａ，ｂ，ｃ）を含む。図１１Ａの各同様の素子に関する材料、処理ステップ、および寸法の全ての関連の説明が、この図１１Ｂの例示的な装置１１００にも当てはまる。例示的な装置１１１０は、複数のウェル領域１１０２−ｉ（ｉ＝ａ，ｂ，ｃ）を含み、各ウェル領域が、それぞれの露出部分１１０４−ｉ（ｉ＝ａ，ｂ，ｃ）を含む。図１１Ｂに示されるように、ある量の接着材１１１１−ｉ（ｉ＝ａ，ｂ，ｃ）が各ウェル領域１１０２−ｉ（ｉ＝ａ，ｂ，ｃ）内に塗着されることがある。接着材１１１１−ｉ（ｉ＝ａ，ｂ，ｃ）の配置の位置の量は、各ウェル領域の壁が同じ高さ１１０５であるように構成することができる。例えば、薄型チップ１１０１−ｂが、薄型チップ１１０１−ａの高さ１１０９−ａよりも大きい基板上方での高さ１１０９−ｂであると仮定すると、接着材１１１１−ａは、接着材１１１１−ｂがウェル領域１１０２−ｂ内に延がるよりも大きい距離にわたってウェル領域１１０２−ａに延在する。この例では、薄型チップ１１０１−ｂが、薄型チップ１１０１−ｃの高さ１１０９−ｃよりも大きい基板上方での高さ１１０９−ｃであり、したがって、接着材１１１１−ｃは、接着材１１１１−ｂがウェル領域１１０２−ｂ内に延在するよりも大きい距離にわたってウェル領域１１０２−ｃに延在する。
【０１３４】
図１１Ｃは、埋込型の薄型チップを形成するための別の例示的なプロセスを示し、ここでは、薄型チップを含む例示的な装置１１６０が、ウェル領域を含む例示的な装置１１７０と結合される。例示的な装置１１５０において示されるように、基板１１０８の１つまたは複数の領域を薄型化することができ、薄型化された領域内に薄型チップを配設することができる。例示的な装置１１６０において示されるように、薄型チップ１１０１−ｉ（ｉ＝ａ，ｂ，ｃ）はそれぞれ異なる高さであるが、基板の十分に薄型化された領域内にそれぞれ配設され、薄型チップ１１０１−ｉ（ｉ＝ａ，ｂ，ｃ）は全て、基板１１０８の表面の上で同様の高さ１１１５まで延在する。図１１Ａの各同様の素子に関する材料および寸法の全ての関連の説明が、この図１１Ｃの例示的な装置１１５０にも当てはまる。例示的な装置１１７０は、複数のウェル領域１１０２−ｉ（ｉ＝ａ，ｂ，ｃ）を含み、各ウェル領域が、それぞれの露出部分１１０４−ｉ（ｉ＝ａ，ｂ，ｃ）を含む。図１１Ｂに示されるように、各ウェル領域の壁は、ベース１１８０から異なる高さまで延在していてよい。例えば、ウェル領域１１０２−ｃの壁は、ウェル領域１１０２−ａの壁の高さ１１３５よりも小さい高さ１１２５まで延在する。この例では、ウェル領域１１０２−ａは、異なる高さ（高さ１１３５と高さ１１４５）の壁を有する。図１１Ｃに示されるように、任意の所与のウェル領域の壁の高さは、ウェル領域内に埋め込むべき薄型チップの高さと、取付け基板１１０８内への薄型チップの押し下げの度合いとに基づいて構成される。埋込型の薄型チップの配列を形成するためのプロセスは、装置１１６０を装置１１７０と結合させることを含み、それにより、各薄型チップ１１０１−ｉ（ｉ＝ａ，ｂ，ｃ）が、それぞれの露出部分１１０４−ｉ（ｉ＝ａ，ｂ，ｃ）の近位のそれぞれのウェル領域１１０２−ｉ（ｉ＝ａ，ｂ，ｃ）の内部に配設される。露出部分１１０４−ｉ（ｉ＝ａ，ｂ，ｃ）の少なくとも１つは、それぞれの薄型チップ１１０１−ｉ（ｉ＝ａ，ｂ，ｃ）との電気的連絡および／または熱的連絡を容易にするために使用することができる伝導性材料を含むことができる。各ウェル領域１１０２−ｉ（ｉ＝ａ，ｂ，ｃ）は、本明細書で述べる原理に従う任意の例で述べるように、ポリマーウェル領域またはスタンドオフウェル領域でよい。一例では、埋込型の薄型チップの配列は、スタンドオフウェル領域内に埋め込まれた少なくとも１つの薄型チップと、ポリマーウェル領域内に埋め込まれた少なくとも１つの薄型チップとを含む。
【０１３５】
図１〜図８Ｇに関連する素子、ならびに関連の材料、処理ステップ、および寸法の全ての関連の説明が、図１１Ａ、図１１Ｂ、および図１１Ｃの各同様の構成要素にも当てはまる。
【０１３６】
図１１Ａ〜図１１Ｃによる任意の例において、薄型チップ１１０１−ｉ（本明細書で述べる集積デバイスまたはデバイスアイランドを含む）は、可撓性ポリマー層上の導電性コーティング（そこからスタンドオフウェル領域のスタンドオフが作成される）の厚さよりも薄くすることができる。導電性材料コーティングは、限定はしないが金属トレースまたは他の金属コーティングを含んでいてよい。これらの埋込型の薄型チップ構造内の任意のスタンドオフウェル領域は、例えば、可撓性ポリマー上の導電性材料コーティングをパターン形成し、可撓性ポリマーの表面までエッチングすることによって、導電性コーティングに形成することができる。エッチングプロセスは、可撓性ポリマーの幾らかの表面部分の除去を含むこともある。別の例では、パターン形成は、レーザアブレーションまたは同様のパターン形成プロセスによって行われることがある。ポリマー層上の導電性材料コーティングがパターン形成され、スタンドオフウェル領域が形成された後、薄型チップ（任意のデバイスアイランドを含む）を導電性コーティング「ウェル」の壁の間に配設して固定し、ポリマーの上方に、スタンドオフウェル領域の壁とほぼ同じ高さのフィーチャを作成することができる。他の例では、任意のスタンドオフの高さは、薄型チップ１１０１−ｉの高さよりも大きくても、小さくてもよい。
【０１３７】
様々な例において、スタンドオフウェルまたはポリマーウェルは、位置決めされた薄型チップ（任意の他のデバイスアイランドを含む）がウェル高さよりも短くなる、またはほぼ等しくなるように形成することができる。他の例では、ウェル領域は、位置決めされた薄型チップ１１０１−ｉ（デバイスアイランドおよび／または相互接続構造を含む）がウェル領域の壁の高さよりも高くなるように形成することができる。埋込型の薄型チップ構造の任意のスタンドオフウェル領域のスタンドオフは、薄型チップ１０１（デバイスアイランドおよび／または相互接続構造を含む）の厚さの約８０％、約９０％、約１００％、約１１０％、約１２０％、約１４０％、または約１５０％の任意のものでよい。他の例では、スタンドオフウェル領域のスタンドオフは、薄型チップ１０１（任意の他のデバイスアイランドおよび／または相互接続構造を含む）の厚さの約２倍でよい。
【０１３８】
図１１Ａ〜図１１Ｃの例示的な埋込型の薄型チップ構造は、図２Ａ〜図２Ｅのスタンドオフウェル領域の様々な形状の非限定的な任意の例、および／または図５Ａ〜図５Ｅのポリマーウェル領域の様々な形状の非限定的な任意の例に従って構成されたウェル領域を含むことができる。これは、薄型チップ（任意の他のデバイスアイランドおよび／または相互接続構造を含む）を内部に配設することができるように、正方形状、長方形状、丸形状もしくは他のドーナツ形状、または任意の他の多角形状を有する任意の数のウェル領域を含む。
【０１３９】
様々な例において、基板の可撓性ポリマーの厚さ、またはキャビティが表面から可撓性ポリマー内に延びる深さに基づいて、ポリマー壁またはスタンドオフの高さは、薄型チップの高さと同等でよい。他の例では、薄型チップは、薄型チップの上面の高さが薄型チップの上面と同等になるようにポリマーウェル領域またはスタンドオフウェル領域内に実装することができる。一例では、薄型チップが、約５０マイクロメートル、約６０マイクロメートル、約７０マイクロメートル、約８０マイクロメートル、約９０マイクロメートル、約１００マイクロメートル、約１２０マイクロメートル、約１３５マイクロメートル、または約１５０マイクロメートルである。
【０１４０】
一例では、薄型チップは、薄型チップの上面の平面がスタンドオフの上面の平面よりも下になるようにスタンドオフウェル領域内に配設することができる。例えば、薄型チップは、その上面がスタンドオフの上面よりも約１０マイクロメートル、２０マイクロメートル、２５マイクロメートル、３０マイクロメートル、約３５マイクロメートル、４０マイクロメートル、または約４５マイクロメートル下に位置されるように配設することができる。以下により詳細に述べるように、薄型チップは、その上面がスタンドオフ壁よりも所定の高さだけ下になるように基板の薄型化された部分に入れ子にすることができる。
【０１４１】
一例では、薄型チップは、薄型チップの上面の平面がポリマー壁の上面の平面よりも下になるようにポリマーウェル領域内に配設することができる。例えば、薄型チップは、その上面がポリマー壁の上面よりも約１０マイクロメートル、２０マイクロメートル、２５マイクロメートル、３０マイクロメートル、約３５マイクロメートル、４０マイクロメートル、または約４５マイクロメートル下に位置されるように配設することができる。以下により詳細に述べるように、薄型チップは、その上面がポリマー壁よりも所定の高さだけ下になるように基板の薄型化された部分に入れ子にすることができる。
【０１４２】
本発明の様々な実施形態を本明細書で説明および例示してきたが、当業者は、本明細書で述べる機能を実施するため、および／または本明細書で述べる結果および／または利点の１つまたは複数を得るための様々な他の手段および／または構造を容易に想定されよう。そのような変形形態および／または修正形態はそれぞれ、本明細書で述べる本発明の実施形態の範囲内にあるものと考えられる。より一般には、本明細書で述べる全てのパラメータ、寸法、材料、および構成が例として意図されており、実際のパラメータ、寸法、材料、および／または構成は、本発明の教示が使用される特定の用途または適用例に応じて決まることを当業者は容易に理解されよう。当業者は、本明細書で述べる特定の本発明の実施形態に対する多くの均等形態を認識し、通常の実験を使用して確かめることができよう。したがって、前述の実施形態は例としてのみ提示されており、特に述べたもの以外の形で本発明の実施形態を実施することもできることを理解されたい。本開示における本発明の実施形態は、本明細書で述べられるそれぞれの特徴、システム、物品、材料、キット、および／または方法を対象とする。さらに、そのような特徴、システム、物品、材料、キット、および／または方法が互いに矛盾していない場合には、２つ以上のそのような特徴、システム、物品、材料、キット、および／または方法の任意の組合せが本開示における本発明の範囲内に含まれる。
【０１４３】
本発明の上述した実施形態は、いくつかの形態で実装することができる。例えば、いくつかの実施形態は、ハードウェア、ソフトウェア、またはそれらの組合せを使用して実装することができる。一実施形態の任意の態様が少なくとも一部はソフトウェアとして実装されるとき、単一のデバイスまたはコンピュータ内に提供されるか、複数のデバイス／コンピュータに分散されるかに関わらず、ソフトウェアコードを任意の適切な処理装置または処理装置の集合で実行することができる。
【０１４４】
また、本明細書で述べる技術は、方法として具現化されることもあり、その少なくとも１つの例を提示してきた。方法の一部として実施される作用は、任意の適切な順序でよい。したがって、例示した以外の順序で作用が行われる実施形態が構成されることもあり、これは、例示的実施形態では順次の作用として示されているが、いくつかの作用を同時に行うことを含むこともある。
【０１４５】
本明細書で定義して使用する全ての定義は、辞書的な定義、参照により援用する文書における定義、および／または定義される用語の通常の意味を網羅するものと理解すべきである。
【０１４６】
本明細書で使用される単数詞は、特に明記されていない限り、「少なくとも１つ」を意味するものと理解すべきである。
本明細書で使用される語句「および／または」は、そのように連結された要素の「いずれかまたは両方」を意味するものと理解すべきであり、すなわち、要素は、いくつかの場合には接続的に存在し、他の場合には離接的に存在する。「および／または」を用いて列挙される複数の要素も同様に解釈すべきであり、すなわち、そのように連結された要素の「１つまたは複数」である。任意選択で、特に識別される要素に関係するか無関係であるかに関わらず、「および／または」節によって特に識別される要素以外の他の要素が存在してもよい。したがって、非限定的な例として、「備える」など制限のない語に関連して使用されるときの「Ａおよび／またはＢ」への言及は、例えば、一実施形態では、（任意選択でＢ以外の要素を含んで）Ａのみを表すことができ、別の実施形態では、（任意選択でＡ以外の要素を含んで）Ｂのみを表すことができ、さらに別の実施形態では、（任意選択で他の要素を含んで）ＡとＢの両方を表すことができる。
【０１４７】
本明細書で使用するとき、「または」は、上で定義した「および／または」と同じ意味を有するものと理解すべきである。例えば、リスト中の項目を隔てるとき、「または」または「および／または」は、包含的なものと解釈され、すなわち、いくつかの要素または要素のリストのうちの少なくとも１つの要素、さらにまた複数の要素、および任意選択で追加の列挙されていない項目が包含される。「〜のただ１つ」または「〜の正確に１つ」または「〜からなる」など、そうでないことが明らかに示される用語のみが、いくつかの要素または要素のリストの正確に１つの要素の包含を表す。一般に、本明細書で使用する用語「または」は、「〜のいずれか」、「〜の１つ」、「〜の１つのみ」、または「〜の正確に１つ」など排他的用語によって先行されるときにのみ、排他的な選択肢（すなわち「一方または他方であり、両方ではない」）を示すものと解釈されるものとする。
【０１４８】
本明細書で使用するとき、１つまたは複数の要素のリストに関する語句「少なくとも１つ」は、要素のリスト中の要素の任意の１つまたは複数から選択される少なくとも１つの要素を意味するものと理解すべきであるが、必ずしも、要素のリスト中に特に列挙されるあらゆる要素の少なくとも１つを含まず、要素のリスト中の要素の任意の組合せを排除しない。また、この定義は、特に識別される要素に関係するか無関係であるかに関わらず、語句「少なくとも１つ」が表す要素のリスト中で特に識別される要素以外の要素が任意選択で存在してもよいものとする。したがって、非限定的な例として、「ＡおよびＢの少なくとも１つ」（または同等に「ＡまたはＢの少なくとも１つ」、または同等に「Ａおよび／またはＢの少なくとも１つ」）は、例えば、一実施形態では、Ｂは存在せずに（および任意選択でＢ以外の要素を含んで）、少なくとも１つ、任意選択で複数のＡを表し；別の実施形態では、Ａは存在せずに（および任意選択でＡ以外の要素を含んで）、少なくとも１つ、任意選択で複数のＢを表し；さらに別の実施形態では、（任意選択で他の要素を含んで）少なくとも１つ、任意選択で複数のＡと、少なくとも１つ、任意選択で複数のＢとを表す。
【図１】
2016504751.tif 000003
【図２Ａ】
2016504751.tif 000004
【図２Ｂ】
2016504751.tif 000005
【図２Ｃ】
2016504751.tif 000006
【図２Ｄ】
2016504751.tif 000007
【図２Ｅ】
2016504751.tif 000008
【図３Ａ】
2016504751.tif 000009
【図３Ｂ】
2016504751.tif 000010
【図３Ｃ】
2016504751.tif 000011
【図３Ｄ】
2016504751.tif 000012
【図３Ｅ】
2016504751.tif 000013
【図４】
2016504751.tif 000014
【図５Ａ】
2016504751.tif 000015
【図５Ｂ】
2016504751.tif 000016
【図５Ｃ】
2016504751.tif 000017
【図５Ｄ】
2016504751.tif 000018
【図５Ｅ】
2016504751.tif 000019
【図６Ａ】
2016504751.tif 000020
【図６Ｂ】
2016504751.tif 000021
【図６Ｃ】
2016504751.tif 000022
【図６Ｄ】
2016504751.tif 000023
【図６Ｅ】
2016504751.tif 000024
【図６Ｆ】
2016504751.tif 000025
【図６Ｇ】
2016504751.tif 000026
【図７Ａ】
2016504751.tif 000027
【図７Ｂ】
2016504751.tif 000028
【図７Ｃ】
2016504751.tif 000029
【図７Ｄ】
2016504751.tif 000030
【図８Ａ】
2016504751.tif 000031
【図８Ｂ】
2016504751.tif 000032
【図８Ｃ】
2016504751.tif 000033
【図８Ｄ】
2016504751.tif 000034
【図８Ｅ】
2016504751.tif 000035
【図８Ｆ】
2016504751.tif 000036
【図８Ｇ】
2016504751.tif 000037
【図８Ｈ】
2016504751.tif 000038
【図９Ａ】
2016504751.tif 000039
【図９Ｂ】
2016504751.tif 000040
【図１０Ａ】
2016504751.tif 000041
【図１０Ｂ】
2016504751.tif 000042
【図１１Ａ】
2016504751.tif 000043
【図１１Ｂ】
2016504751.tif 000044
【図１１Ｃ】
2016504751.tif 000045
【国際調査報告】
2016504751.tif 000046