(57)【要約】  本発明は、有機発光表示技術の分野に関し、外部補償誘導回路、誘導方法及び表示装置を提供する。外部補償誘導回路は、全差動型オペアンプ、第１のコンデンサ、第２のコンデンサ及び外部補償誘導回路の誘導速度を向上するための出力回路を備える。全差動型オペアンプは、負入力端子がディスプレイスクリーンに接続され、正入力端子が基準電圧に接続され、負出力端子が出力回路の第１の制御端子に接続され、正出力端子が出力回路の第２の制御端子に接続され、第１のコンデンサは、両端が全差動型オペアンプの負入力端子及び出力回路の入力端子にそれぞれ接続され、第２のコンデンサは、一端が出力回路の出力端子に接続され、他端が接地される。
2016514284.tif 000002
【特許請求の範囲】
【請求項１】
全差動型オペアンプ、第１のコンデンサ、第２のコンデンサ及び誘導電流を増幅するための出力回路を備え外部補償誘導回路であって、
前記全差動型オペアンプは、負入力端子がディスプレイスクリーンに接続され、正入力端子が基準電圧に接続され、負出力端子が前記出力回路の第１の制御端子に接続され、正出力端子が前記出力回路の第２の制御端子に接続され、
前記第１のコンデンサは、両端が前記全差動型オペアンプの負入力端子及び前記出力回路の入力端子にそれぞれ接続され、
前記第２のコンデンサは、一端が前記出力回路の出力端子に接続され、他端が接地されることを特徴とする外部補償誘導回路。
【請求項２】
前記全差動型オペアンプの負入力端子とディスプレイスクリーンとの間に第１のスイッチが設置され、前記第１のコンデンサの両端の間に第２のスイッチが設置され、第２のコンデンサと前記出力回路の出力端子との間に第３のスイッチが設置されることを特徴とする請求項１に記載の外部補償誘導回路。
【請求項３】
前記出力回路は、第１の出力回路及び第２の出力回路を備え、前記第２の出力回路の出力電流は、前記第１の出力回路の出力電流のＭ倍であり、１＜Ｍ＜１００であることを特徴とする請求項２に記載の外部補償誘導回路。
【請求項４】
前記第１の出力回路は、第１のＮ型ＭＯＳトランジスタ及び第１のＰ型ＭＯＳトランジスタを備え、前記第１のＮ型ＭＯＳトランジスタのゲート電極は、前記出力回路の第１の制御端子であり、前記第１のＰ型ＭＯＳトランジスタのゲート電極は、前記出力回路の第２の制御端子であり、前記第１のＮ型ＭＯＳトランジスタのソース電極と前記第１のＰ型ＭＯＳトランジスタのドレイン電極とは接続されて前記出力回路の入力端子になり、前記第１のＮ型ＭＯＳトランジスタのドレイン電極は接地され、前記第１のＰ型ＭＯＳトランジスタのソース電極は、電源に接続され、
前記第２の出力回路は、第２のＮ型ＭＯＳトランジスタ及び第２のＰ型ＭＯＳトランジスタを備え、前記第２のＮ型ＭＯＳトランジスタのソース電極と前記第２のＰ型ＭＯＳトランジスタのドレイン電極とは接続されて前記出力回路の出力端子になり、前記第２のＮ型ＭＯＳトランジスタのドレイン電極は接地され、前記第２のＰ型ＭＯＳトランジスタのソース電極は電源に接続されることを特徴とする請求項３に記載の外部補償誘導回路。
【請求項５】
前記第２の出力回路における第２のＮ型ＭＯＳトランジスタの幅長比は、前記第１の出力回路における第１のＮ型ＭＯＳトランジスタの幅長比のＭ倍であり、前記第２の出力回路における第２のＰ型ＭＯＳトランジスタの幅長比は、前記第１の出力回路における第１のＰ型ＭＯＳトランジスタの幅長比のＭ倍であり、１＜Ｍ＜１００であることを特徴とする請求項４に記載の外部補償誘導回路。
【請求項６】
請求項１〜５のいずれか１項に記載の外部補償誘導回路を備えることを特徴とする表示装置。
【請求項７】
請求項１〜５のいずれか１項に記載の外部補償誘導回路に用いられる誘導方法であって、
全差動型オペアンプをユニティーゲイン状態にオフセットさせ、第１のコンデンサが放電するステップ（Ｓ１）と、
ディスプレイスクリーンの電流によって第１のコンデンサを充電し、又は放電し、出力回路が充放電電流をＭ倍に増幅し、１＜Ｍ＜１００であるステップ（Ｓ２）と、
第２のコンデンサ内に電圧を蓄積する（Ｓ３）ステップとを備えることを特徴とする誘導方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光表示技術分野に関し、特に、外部補償誘導回路及びその誘導方法、表示装置に関する。
【背景技術】
【０００２】
有機発光ダイオード（ＯＬＥＤ、Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）は、電流型発光素子として、高性能の表示装置にますます多く適用されている。従来のパッシブマトリックス型有機発光ダイオード（Ｐａｓｓｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ）は、表示サイズの大きくなることに従って、１つの画素に対する駆動時間をさらに短くする必要があるため、過渡電流を大きくする必要があり、消費電力も多くなってしまう。それとともに、大電流の適用によって、ナノ材料の酸化インジウムスズ（ＩＴＯ、Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅｓ）の線路電圧降下が大きすぎるようになり、ＯＬＥＤは、作動電圧も高すぎるようになり、効率が低下してしまう。アクティブマトリックス型有機発光ダイオード（ＡＭＯＬＥＤ、Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ）は、スイッチ管より、行ごとにＯＬＥＤ電流が走査入力されるため、これらの問題をよく解決できる。
【０００３】
ＡＭＯＬＥＤのバックパネルを設計する場合、主に、画素ユニット回路の間の輝度の不均一を解決する必要がある。
【０００４】
まず、ＡＭＯＬＥＤは、薄膜トランジスタ（ＴＦＴ、Ｔｈｉｎ−Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）によって画素ユニット回路を形成して、対応する電流をＯＬＥＤ素子に供給する。従来技術では、主に、低温ポリシリコン薄膜トランジスタ(ＬＴＰＳ ＴＦＴ、Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ ＴＦＴ)、又は酸化物薄膜トランジスタ（Ｏｘｉｄｅ ＴＦＴ）が採用される。ＬＴＰＳ ＴＦＴ及びＯｘｉｄｅ ＴＦＴは、普通のアモルファスシリコン薄膜トランジスタ（ａｍｏｒｐｈｏｕｓ−Ｓｉ ＴＦＴ）と比べて、さらに高い移動度及びさらに安定する特性を有し、さらに適合にＡＭＯＬＥＤ表示に適用される。しかし、結晶化工程の制約によって、大面積のガラス基板上に形成されたＬＴＰＳ ＴＦＴは、例えば、閾値電圧及び移動度等の電気的なパラメータが不均一である状況が多い。この不均一性によって、ＯＬＥＤ表示素子に電流差及び輝度差、即ち、ムラ（Ｍｕｒａ）現象が現れるようになり、人の目に感じられる。Ｏｘｉｄｅ ＴＦＴは、工程の均一性がよいが、ａ−Ｓｉ ＴＦＴと類似するように、長時間の加圧及び高温の場合に、その閾値電圧のばらつきが生じる。表示画面が異なるため、パネルの各部分のＴＦＴの閾値のばらつき量が異なり、表示の輝度差が生じてしまい、この輝度差はこの前の表示画像に関わるため、残像現象が現れる場合が多い。
【０００５】
第二に、大きいサイズの表示の適用において、バックパネルの電源線に一定の抵抗が存じ、全ての画素の駆動電流がいずれもＡＲＶＤＤ電源によって提供されるため、バックパネルでは、ＡＲＶＤＤ電源の給電位置から近い領域の電源電圧が給電位置から離れる領域の電源電圧より高い。このような現象は、電源の電圧下降（ＩＲ Ｄｒｏｐ）と呼ばれる。ＡＲＶＤＤ電源の電圧が電流に関わるため、ＩＲ Ｄｒｏｐによって、異なる領域の電流も異なるようになり、表示する場合、Ｍｕｒａ現象が生じてしまう。Ｐ型（Ｐ−Ｔｙｐｅ）ＴＦＴによって画素ユニットを構成するＬＴＰＳ工程に対して、この問題はさらに敏感である。なぜならば、その蓄積コンデンサがＡＲＶＤＤとＴＦＴゲート電極との間に接続され、ＡＲＶＤＤの電圧の変更が、直接に駆動ＴＦＴトランジスタのゲート電圧Ｖｇｓを影響するからである。
【０００６】
第三に、ＯＬＥＤ素子は、蒸着される場合、膜厚が不均一であれば、電気的な性能も不均一になる。Ｎ−Ｔｙｐｅ ＴＦＴによって画素ユニットを構造するａ−Ｓｉ又はＯｘｉｄｅ ＴＦＴ工程は、蓄積コンデンサが駆動ＴＦＴのゲート電極とＯＬＥＤのアノードとの間に接続され、データ電圧がゲート電極に伝送される場合、画素毎のＯＬＥＤのアノードの電圧が異なると、実際にＴＦＴに印加されるゲート電圧Ｖｇｓが異なって、駆動電流の異なりが表示輝度の異なりを生じる。
【０００７】
ＡＭＯＬＥＤは、駆動タイプによって、デジタル型、電流型及び電圧型という３つのタイプに分ける。デジタル型駆動方法は、ＴＦＴをスイッチとして駆動時間を制御することによってグレースケールを実現し、不均一性を補償する必要がない。しかし、その作動頻度が表示サイズの増大に従って倍に上昇し、消費電力も大きくなり、且つ一定の範囲内で設計の物理的な限界に達するため、大きいサイズの表示適用に適合しない。電流型駆動法は、大きさが異なる電流を直接に駆動トランジスタに提供することによって、グレースケールを実現するものであり、ＴＦＴの不均一性及びＩＲ Ｄｒｏｐをよく補償できる。しかし、ローグレースケール信号を書き入れるとき、小電流でデータラインにおける大きい寄生容量を充電させることは、書き入れ時間が長すぎる問題をもたらす。この問題は、大きいサイズの表示において特に重大で、克服し難い。電圧型駆動方法は、従来のアクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ、Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）の駆動方法に類して、駆動ＩＣによってグレースケールを示す電圧信号を提供する。この電圧信号は、画素回路の内部で駆動トランジスタの電流信号に変更されることによって、ＯＬＥＤに輝度のグレースケールを実現させるように駆動する。このような方法は、駆動速度が速くて、簡単に実現できるメリットを有し、大きいサイズのパネルの駆動に適合し、業界に広く応用されている。しかし、ＴＦＴの不均一性、ＩＲ Ｄｒｏｐ及びＯＬＥＤの不均一性を補償するように、余計なＴＦＴ及び容量素子を設計する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
Ｖｔｈｎの不均一性、ばらつき及びＯＬＥＤの不均一性を補償することに臨む画素構造が様々ある。それにおいて、外部補償では、主な設計難点は電流誘導回路である。読み取り速度を向上するように、パネル（ＰＡＮＥＬ）において、列毎の画素（Ｐｉｘｅｌ）は、それぞれ１つの誘導回路単元に対応する。誘導回路の主な機能は、出力又は入力した電流を電圧信号に転換して後続のＡＤＣモジュールに伝送してさらに処理する。従来の誘導回路は電流積分器からなるが、従来の誘導回路は、画素電流が小さいとき、快速に応答することができない。
【課題を解決するための手段】
【０００９】
本発明が解決しようとする技術的課題は、誘導回路の出力電圧の応答速度を向上し、外部補償の速度を向上することができる外部補償誘導回路及びその誘導方法、表示装置を提供する。
【００１０】
上記技術的問題を解決するために、本発明の一方面は、外部補償誘導回路を提供する。前記外部補償誘導回路は、全差動型オペアンプ、第１のコンデンサ、第２のコンデンサ及び誘導電流を増幅するための出力回路を備える。
【００１１】
前記全差動型オペアンプは、負入力端子がディスプレイスクリーンに接続され、正入力端子が基準電圧に接続され、負出力端子が前記出力回路の第１の制御端子に接続され、正出力端子が前記出力回路の第２の制御端子に接続される。
【００１２】
前記第１のコンデンサは、両端が前記全差動型オペアンプの負入力端子及び前記出力回路の入力端子にそれぞれ接続される。
【００１３】
前記第２のコンデンサは、一端が前記出力回路の出力端子に接続され、他端が接地される。
【００１４】
前記全差動型オペアンプの負入力端子とディスプレイスクリーンとの間に第１のスイッチが設置され、前記第１のコンデンサの両端の間に第２のスイッチが設置され、第２のコンデンサと前記出力回路の出力端子との間に第３のスイッチが設置されてもよい。
【００１５】
前記出力回路は、第１の出力回路及び第２の出力回路を備え、前記第２の出力回路の出力電流は、前記第１の出力回路の出力電流のＭ倍であり、１＜Ｍ＜１００であってもよい。
【００１６】
前記第１の出力回路は、第１のＮ型ＭＯＳトランジスタ及び第１のＰ型ＭＯＳトランジスタを備え、前記第１のＮ型ＭＯＳトランジスタのゲート電極は、前記出力回路の第１の制御端子であり、前記第１のＰ型ＭＯＳトランジスタのゲート電極は、前記出力回路の第２の制御端子であり、前記第１のＮ型ＭＯＳトランジスタのソース電極と前記第１のＰ型ＭＯＳトランジスタのドレイン電極とは接続されて前記出力回路の入力端子になり、前記第１のＮ型ＭＯＳトランジスタのドレイン電極は接地され、前記第１のＰ型ＭＯＳトランジスタのソース電極は電源に接続され、
前記第２の出力回路は、第２のＮ型ＭＯＳトランジスタ及び第２のＰ型ＭＯＳトランジスタを備え、前記第２のＮ型ＭＯＳトランジスタのソース電極と前記第２のＰ型ＭＯＳトランジスタのドレイン電極とは接続されて前記出力回路の出力端子になり、前記第２のＮ型ＭＯＳトランジスタのドレイン電極は接地され、前記第２のＰ型ＭＯＳトランジスタのソース電極は電源に接続されてもよい。
【００１７】
前記第２の出力回路における第２のＮ型ＭＯＳトランジスタの幅長比は、前記第１の出力回路における第１のＮ型ＭＯＳトランジスタの幅長比のＭ倍であり、前記第２の出力回路における第２のＰ型ＭＯＳトランジスタの幅長比は、前記第１の出力回路における第１のＰ型ＭＯＳトランジスタの幅長比のＭ倍であってもよい。ここで、１＜Ｍ＜１００である。
ここで、前記ＭＯＳトランジスタの幅長比は、ＭＯＳトランジスタの導電チャネルの幅長比である。
【００１８】
本発明の他の方面は、前記外部補償誘導回路を備える表示装置を提供する。
【００１９】
本発明のさらに他の方面は、外部補償誘導回路の誘導方法を提供する。該方法は、
全差動型オペアンプをユニティーゲイン状態にオフセットさせ、第１のコンデンサが放電するステップ（Ｓ１）と、
ディスプレイスクリーンの電流によって第１のコンデンサを充電させ、又は放電させ、出力回路が充放電電流をＭ倍に増幅し、１＜Ｍ＜１００であるステップ（Ｓ２）と、
第２のコンデンサ内に電圧を蓄積するステップ（Ｓ３）と、を備える。
【００２０】
本発明の例示的な実施例に係る外部補償誘導回路及びその誘導方法、表示装置は、画素ユニット回路の外部補償誘導回路では、デュアル出力段によって誘導電流を増幅することによって、出力電圧を快速に応答させることができるようになり、外部補償の速度が向上される。
【図面の簡単な説明】
【００２１】
【図１】本発明の例示的な実施例に係る外部補償誘導回路の回路図である。
【図２】本発明の例示的な実施例に係る外部補償誘導回路の誘導方法を示すフローチャートである。
【図３】本発明の例示的な実施例に係る外部補償誘導回路の出力電圧のシーケンス比較を示す図である。
【発明を実施するための形態】
【００２２】
以下、図面及び実施例を組み合わせて、本発明の実施例をさらに詳しく説明する。下記の実施例は、本発明の原理を例示的に説明するものであり、本発明の範囲を限定するものではない。
【００２３】
図１に示すように、本発明の実施例に係る外部補償誘導回路は、全差動型オペアンプ１、第１のコンデンサ２、第２のコンデンサ３及び誘導電流を増幅するための出力回路１２を備える。
【００２４】
全差動型オペアンプ１は、負入力端子ＩＮ−がディスプレイスクリーン１１に接続され、正入力端子ＩＮ＋が基準電圧ＶＲＥＦに接続され、負出力端子ＩＮ−が出力回路１２の第１の制御端子に接続され、正出力端子が出力回路１２の第２の制御端子に接続される。
【００２５】
第１のコンデンサ２は、両端が全差動型オペアンプ１の負入力端子ＩＮ−及び前記出力回路１２の入力端子にそれぞれ接続され、
第２のコンデンサ３は、一端が出力回路１２の出力端子に接続され、他端が接地ＧＮＤされる。
【００２６】
全差動型オペアンプ１の負入力端子ＩＮ−とディスプレイスクリーン１１との間に、第１のスイッチ８を設置できる。第１のコンデンサ２の両端の間に第２のスイッチ９を設置できる。第２のコンデンサ３と前記出力回路１２の出力端子との間に第３のスイッチ１０を設置できる。
【００２７】
出力回路１２は、第１の出力回路及び第２の出力回路を備え、第２の出力回路の出力電流は、第１の出力回路の出力電流のＭ倍であり、１＜Ｍ＜１００である。
【００２８】
第１の出力回路は、第１のＮ型ＭＯＳトランジスタ４及び第１のＰ型ＭＯＳトランジスタ５を備える。第１のＮ型ＭＯＳトランジスタ４のゲート電極は、出力回路１２の第１の制御端子であり、第１のＰ型ＭＯＳトランジスタ５のゲート電極は、出力回路１２の第２の制御端子であり、第１のＮ型ＭＯＳトランジスタ４のソース電極は、第１のＰ型ＭＯＳトランジスタ５のドレイン電極に接続されて出力回路１２の入力端子になれ、第１のＮ型ＭＯＳトランジスタ４のドレイン電極は接地され、第１のＰ型ＭＯＳトランジスタ５のソース電極は電源に接続され、
第２の出力回路は、第２のＮ型ＭＯＳトランジスタ６及び第２のＰ型ＭＯＳトランジスタ７を備え、第２のＮ型ＭＯＳトランジスタ６のソース電極は、第２のＰ型ＭＯＳトランジスタ７のドレイン電極に接続されて出力回路１２の出力端子になり、第２のＮ型ＭＯＳトランジスタ６のドレイン電極は接地され、第２のＰ型ＭＯＳトランジスタ７のソース電極は電源に接続される。
【００２９】
第２の出力回路における第２のＮ型ＭＯＳトランジスタ６の幅長比は、第１の出力回路における第１のＮ型ＭＯＳトランジスタ４の幅長比のＭ倍であり、第２の出力回路における第２のＰ型ＭＯＳトランジスタ７の幅長比は、第１の出力回路における第１のＰ型ＭＯＳトランジスタ５の幅長比のＭ倍であり、ここで、１＜Ｍ＜１００である。
【００３０】
画素ユニット回路の外部補償誘導回路では、デュアル出力段によって誘導電流を元のＭ倍に増幅し、１＜Ｍ＜１００である。これによって、出力電圧を快速に応答させることができるようになり、外部補償の速度が向上される。
【００３１】
本発明の例示的な実施例に係る表示装置は、上記の外部補償誘導回路を備えてもよい。
【００３２】
図２に示すように、本発明の例示的な実施例に係る外部補償誘導回路が実行する誘導方法は、作業過程が以下のようである。
ステップＳ１では、図１に示す外部補償誘導回路は、第１のスイッチ８がオフされ、第２のスイッチ９及び第３のスイッチ１０がオンされ、全差動型オペアンプがユニティーゲイン状態にオフセットされ、第１のコンデンサが放電し、
ステップＳ２では、図１に示す外部補償誘導回路は、第１のスイッチ８がオンされ、第２のスイッチ９がオフされ、第３のスイッチ１０がオンされ、ディスプレイスクリーンの電流が第１のコンデンサ２を充電させ、又は放電させ、第２の出力回路が第１の出力回路の充放電電流をＭ倍に増幅し、ここで、１＜Ｍ＜１００であり、
ステップＳ３では、図１に示す外部補償誘導回路は、第３のスイッチ１０がオフされ、第２のコンデンサ３内に電圧が蓄積する。
【００３３】
さらに具体的に、この方法は、以下の３つの段階を備える。
【００３４】
第１の段階は初期リセットの段階である。この段階では、第１のスイッチ８がオフされ、第２のスイッチ９及び第３のスイッチ１０がオンされ、このとき、増幅器がユニティーゲイン状態にオフセットされ、全差動型オペアンプ１の負入力端子ＩＮ−が出力電圧と同じＶＲＥＦである。第１のコンデンサ２は、両端が全差動型オペアンプ１の負入力端子ＩＮ−及びＶＲＥＦ電圧にそれぞれ接続され、第１のコンデンサ２を放電させる。
【００３５】
第２の段階は積分段階である。このとき、第１のスイッチ８がオンされ、第２のスイッチ９がオフされ、第３のスイッチ１０がオンされ、ディスプレイスクリーン１１の内部からの画素電流が第１のコンデンサ２を充電させ、又は放電させる。このとき、第１のコンデンサ２の電荷の変化量がＩＩＮｔであり、ＩＩＮが画素電流であり、tが充放電の時間である。出力回路１２の第１の出力回路では、流出電流がI１であり、流入電流がI２であると、I１＋IＩＮ＝I２である。第２の出力回路は、第１の出力回路をミラーイメージ増幅するものであり、電流がＭ倍に増幅される。このとき、第３のスイッチ１０がオンされると、第２のコンデンサ３に対する放電電流がＭ＊ＩＩＮになり、Ｍが第２段と第１段との出力トランジスタの幅長比の比例である。これによって、第２のコンデンサ３の充放電電流がＭ倍に増幅されるため、従来の回路構造と比べて、出力の応答速度がさらに速い。
【００３６】
第３の段階は保持段階である。このとき、第３のスイッチ１０がオフされ、ＶＯＵＴ出力電圧は、第２のコンデンサ３に蓄積され、後続のＡＤＣ転換によりさらに処理される。
【００３７】
本発明の例示的な実施例に係る外部補償誘導回路の出力電圧のシーケンス比較図は図３に示すようであり、ＶＲＥＦが基準電圧であり、Ｖ１及びＶ２がそれぞれ入力及び出力電圧である。これで明らかなように、本発明実施例の技術案は、従来技術に対して、電圧の誘導速度が明らかに向上され、具体的に、速度が元のＭ倍に向上され、１＜Ｍ＜１００である。
【００３８】
以上の実施例は、本発明の原理を説明するためのものに過ぎず、本発明を限定するものではない。当業者は、本発明の趣旨及び範囲を逸脱することなく、様々な修正及び変更ができる。従って、いずれの均等的な技術案も本発明の保護範囲に入り、本発明の特許保護範囲は請求項に基づく。
【符号の説明】
【００３９】
１  全差動型オペアンプ
２  第１のコンデンサ
３  第２のコンデンサ
４  トランジスタ
５  トランジスタ
６  トランジスタ
７  トランジスタ
８  第１のスイッチ
９  第２のスイッチ
１０  第３のスイッチ
１１  ディスプレイスクリーン
１２  出力回路
【図１】
2016514284.tif 000003
【図２】
2016514284.tif 000004
【図３】
2016514284.tif 000005
【国際調査報告】
2016514284.tif 000006
2016514284.tif 000007
2016514284.tif 000008
2016514284.tif 000009