(57)【要約】  実施形態によれば、磁気メモリが開示される。前記磁気メモリは、基板および前記基板上に設けられたコンタクトプラグを含む。前記コンタクトプラグは第１のコンタクトプラグ、および、前記第１のコンタクトプラグ上に設けられ、前記第１のコンタクトプラグよりも径が小さい第２のコンタクトプラグを含む。前記第２のコンタクトプラグには磁気抵抗素子が設けられている。前記第２のコンタクトプラグの径は、前記磁気抵抗素子の径よりも小さい。【選択図】  図１０
2016513868.tif 000002
【特許請求の範囲】
【請求項１】
基板；
前記基板上に設けられたコンタクトプラグ、前記コンタクトプラグは第１のコンタクトプラグ、および、前記第１のコンタクトプラグ上に設けられ、前記第１のコンタクトプラグよりも径が小さい第２のコンタクトプラグを含むこと、および
前記第２のコンタクトプラグ上に設けられた磁気抵抗素子、ここにおいて、前記第２のコンタクトプラグの径は、前記磁気抵抗素子の径よりも小さい。
を具備してなる磁気メモリ。
【請求項２】
請求項１の磁気メモリにおいて、前記第２のコンタクトプラグの上面は、前記磁気抵抗素子で覆われている。
【請求項３】
請求項１の磁気メモリにおいて、前記第１および第２のコンタクトプラグは同じ材料を具備する。
【請求項４】
請求項１の磁気メモリにおいて、前記第１のコンタクトプラグは第１の材料を具備し、前記第２のコンタクトプラグは第１の材料とは異なる第２の材料を具備する。
【請求項５】
請求項４の磁気メモリにおいて、前記第２の材料は、前記第１の材料よりも抵抗が低い。
【請求項６】
請求項４の磁気メモリにおいて、前記第２の材料は、タンタル、シリコン、チタン、銅、タングステン、アルミニウム、ハフニウム、ボロン、ニッケル、コバルトおよびカーボンナノチューブの少なくとも一つを含む。
【請求項７】
請求項１の磁気メモリにおいて、前記第１のコンタクトプラグの側面は第１の絶縁膜で覆われ、前記第２のコンタクトプラグの側面は前記第１の絶縁膜とは材料が異なる第２の絶縁膜で覆われている。
【請求項８】
請求項７の磁気メモリにおいて、前記第２の絶縁体膜は、前記第２のコンタクトプラグを構成する元素を含む。
【請求項９】
請求項８の磁気メモリにおいて、前記第２の絶縁膜は、タンタル、シリコン、チタン、銅、タングステン、アルミニウム、ハフニウム、ボロン、コバルトおよびカーボンナノチューブの少なくとも一つの窒化物または酸化物を含む。
【請求項１０】
請求項１の磁気メモリにおいて、前記第２のコンタクトプラグはその高さ方向が中空になっている中空構造を有する。
【請求項１１】
請求項１０の磁気メモリにおいて、前記中空構造は中空円柱である。
【請求項１２】
請求項１０の磁気メモリにおいて、前記第１および第２のコンタクトプラグの積層方向と垂直な法線で規定される面による前記第１および第２のコンタクトプラグの断面において、前記第１および第２のコンタクトプラグは２箇所で接している。
【請求項１３】
請求項１の磁気メモリにおいて、前記第２のコンタクトプラグはＬ字形状を含む。
【請求項１４】
請求項１の磁気メモリにおいて、前記磁気抵抗素子は、ＭＴＪ（Magnetic Tunnel Junction）素子である。
【請求項１５】
基板上に第１の絶縁膜を形成すること；
前記第１の絶縁膜内に第１のコンタクトプラグを形成すること；
前記第１の絶縁膜上に第２の絶縁膜を形成すること；
前記第２の絶縁膜内に前記第１のコンタクトプラグと接続する第２のコンタクトプラグを形成すること、前記第２のコンタクトプラグの径は、前記第１のコンタクトプラグの径よりも小さいこと；
前記第２のコントプラグおよび前記第２の絶縁膜上に、磁気抵抗素子となる積層膜を形成すること；および
前記積層膜を加工することにより、前記磁気抵抗素子を形成すること。
を具備してなる磁気メモリを製造するための方法。
【請求項１６】
請求項１５の方法において、前記第１および第２の絶縁膜は同じ材料を具備する。
【請求項１７】
基板上に第１の絶縁膜を形成すること；
前記第１の絶縁膜内に第１のコンタクトホールを形成すること；
前記第１のコンタクトホール内を第１のコンタクトプラグで埋めること；
前記第１のコンタクトプラグの上部を除去することにより、前記第１のコンタクトホールの上部を前記第１のコンタクトプラグで埋められていない溝にすること；
前記第１のコンタクトプラグ上の一部に第２の絶縁膜を形成し、前記第１のコンタクトプラグに達し、前記第２の絶縁膜に囲まれた第２のコンタクトホールを形成すること；
前記第２のコンタクトホール内を第２のコンタクトプラグで埋めること；
前記第２のコンタクトプラグおよび前記第２の絶縁膜の上に、磁気抵抗素子となる積層膜を形成すること；および
前記積層膜を加工することにより、前記磁気抵抗素子を形成すること。
を具備してなる磁気メモリを製造するための方法。
【請求項１８】
請求項１７の方法において、前記第１の絶縁膜は前記第２の絶縁膜の材料とは異なる材料を具備する。
【発明の詳細な説明】
【関連出願の表示】
【０００１】
この出願は、２０１３年３月２２日に出願された米国仮出願番号６１／８０４，５１７および２０１３年９月４日に出願された米国特許出願番号１４／０１８，２１５の優先権の利益を主張しており、その全部の内容は本明細書中に参照によって組み込まれる。
【技術分野】
【０００２】
ここに記載される実施形態は、一般に、磁気抵抗素子を備えた磁気メモリおよびその製造方法に関する。
【背景技術】
【０００３】
近年、記憶素子として抵抗変化素子を利用した半導体メモリ、例えばＰＲＡＭ（phase-change random access memory)やＭＲＡＭ（magnetic random access memory）などが注目され開発が行われている。ＭＲＡＭは、磁気抵抗（magnetoresistive)効果を利用してメモリセルに“１”または“０”情報を蓄積させることでメモリ動作を行うデバイスであり、不揮発性、高速動作、高集積性、高信頼性を兼ね備えるという特徴を有する。
【０００４】
磁気抵抗効果のうち、トンネル磁気抵抗（ＴＭＲ: tunneling magnetoresistive）効果を示す素子を用いたＭＲＡＭが数多く報告されている。磁気抵抗効果素子の一つとして、磁化方向が可変な記憶層と、トンネルバリアとしての絶縁膜と、所定の磁化方向を維持する参照層との三層積層構造を含む、磁性トンネル接合（MTJ：Magnetic Tunnel Junction）素子がある。
【０００５】
ＭＴＪ素子の抵抗は、記憶層と参照層の磁化方向により変化し、磁化方向が平行のとき極小値を、反平行のとき極大値をとり、この平行、反平行状態を二進情報の“0”、“1”に対応づけることにより、情報を記憶する。
【０００６】
ＭＴＪ素子への情報書き込みには、書き込み配線に電流を流した際に発生する電流磁場によって、記憶層の磁化方向のみを反転させる磁場書き込み方式と、ＭＴＪ素子自体にスピン偏極電流を流して記憶層の磁化方向を反転させるスピン角運動量移動を用いた書込み(スピン注入書き込み)方式がある。
【０００７】
前者の方式は、素子サイズを小さくすると、記憶層を構成する磁性体の保磁力が大きくなるため、書き込み電流が増大する傾向となり、微細化と低電流化の両立が困難である。
【０００８】
一方、後者の方式（スピン注入書き込み方式）では、記憶層を形成する磁性層の体積が小さいほど注入するスピン偏極電子も少なくてよいため、微細化と低電流化との両立が容易であると期待されている。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１の実施例に係る磁気メモリを模式的に示す断面図であり；
【図２】図２は、第１の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図３】図３は、図２に続く第１の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図４】図４は、図３に続く第１の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図５】図５は、図４に続く第１の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図６】図６は、図５に続く第１の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図７】図７は、比較例の磁気メモリの製造方法の問題点を説明するための断面図であり；
【図８】図８は、第２の実施例に係る磁気メモリを模式的に示す断面図であり；
【図９】図９は、第２の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図１０】図１０は、図９に続く第２の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図１１】図１１は、図１０に続く第２の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図１２】図１２は、図１１に続く第２の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図１３】図１３は、図１２に続く第２の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図１４】図１４は、図１３に続く第２の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図１５】図１５は、第３の実施例に係る磁気メモリを模式的に示す断面図であり；
【図１６】図１６は、第３の実施例に係る磁気メモリを模式的に示す平面図であり；
【図１７】図１７は、第３の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図１８】図１８は、図１７に続く第３の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図１９】図１９は、図１８に続く第３の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図２０】図２０は、図１９に続く第３の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図２１】図２１は、図２０に続く第３の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図２２】図２２は、第４の実施例に係る磁気メモリを模式的に示す断面図であり；
【図２３】図２３は、第４の実施例に係る磁気メモリを模式的に示す平面図であり；
【図２４】図２４は、第４の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図２５】図２５は、図２４に続く第４の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図２６】図２６は、図２５に続く第４の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図２７Ａ】図２７Ａは、図２６に続く第４の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図２７Ｂ】図２７Ｂは、図２６に続く第４の実施例に係る磁気メモリの製造方法を説明するための平面図であり；
【図２８Ａ】図２８Ａは、図２７Ａに続く第４の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図２８Ｂ】図２８Ｂは、図２７Ｂに続く第４の実施例に係る磁気メモリの製造方法を説明するための平面図であり；
【図２９Ａ】図２９Ａは、図２８Ａに続く第４の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図２９Ｂ】図２９Ｂは、図２８Ｂに続く第４の実施例に係る磁気メモリの製造方法を説明するための平面図であり；
【図３０】図３０は、図２９Ａに続く第４の実施例に係る磁気メモリの製造方法を説明するための断面図であり；
【図３１】図３１は、図３０に続く第４の実施例に係る磁気メモリの製造方法を説明するための断面図であり； and
【図３２】図３２は、第４の実施例に係る磁気メモリの変形例を説明するための断面図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら実施例を説明する。以下の図において、既出の図と対応する部分には既出の図と同一符号を付してあり、詳細な説明は省略する。
【００１１】
一実施例によれば、磁気メモリが開示される。前記磁気メモリは、基板および前記基板上に設けられたコンタクトプラグを含む。前記コンタクトプラグは第１のコンタクトプラグ、および、前記第１のコンタクトプラグ上に設けられ、前記第１のコンタクトプラグよりも径が小さい第２のコンタクトプラグを含む。前記第２のコンタクトプラグには磁気抵抗素子が設けられている。ここで、前記第２のコンタクトプラグの径は、前記磁気抵抗素子の径よりも小さい。
【００１２】
他の実施例によれば、磁気メモリを製造するための方法が開示される。前記方法は、基板上に第１の絶縁膜を形成すること、前記第１の絶縁膜内に第１のコンタクトプラグを形成すること、前記第１の絶縁膜上に第２の絶縁膜を形成することを含む。前記方法は、さらに、前記第２の絶縁膜内に前記第１のコンタクトプラグと接続する第２のコンタクトプラグを形成することを含む。ここで、前記第２のコンタクトプラグの径は、前記第１のコンタクトプラグの径よりも小さい。前記方法は、さらに、前記第２のコントプラグおよび前記第２の絶縁膜上に、磁気抵抗素子となる積層膜を形成すること、 and 前記積層膜を加工することにより、前記磁気抵抗素子を形成することを含む。
【００１３】
（第１の実施例）
ＦＩＧ．１は、第１の実施例に係る磁気メモリを模式的に示す断面図である。
【００１４】
図中、１００はシリコン基板（半導体基板）を示しており、このシリコン基板１００の表面には素子分離領域１０１が形成されている。素子分離領域１０１により分離されたシリコン基板１００の領域（アクティブエリア）には選択トランジスタ１０が形成されている。ＦＩＧ．１には、選択トランジスタ１０としてプレーナ型ＭＯＳトランジスタが示されているが、ＳＧＴ（Surrounding Gate Transistor）を用いても構わない。
【００１５】
選択トランジスタ１０は、シリコン基板１００の表面上に形成されたゲート絶縁膜１０２、ゲート絶縁膜１０２上に形成されたゲート電極１０３、ゲート電極１０３を挟むように形成された一対のソース／ドレイン領域１０４を含む。
【００１６】
選択トランジスタ１０は、ＭＴＪ素子２０を選択するための素子である。選択トランジスタ１０の一方のソース／ドレイン領域１０４は、コンタクトプラグ１５０（１５１，１５２）を介して、ＭＴＪ素子２０に接続されている。コンタクトプラグ１５０（１５１，１５２）およびＭＴＪ素子２０の平面形状は、例えば、円形である。
【００１７】
コンタクトプラグ１５０は、下側コンタクトプラグ（第１のコンタクトプラグ）１５１と、下側コンタクトプラグ１５１の上面の中央領域上に設けられ、かつ、下側コンタクトプラグ１５１よりも径が小さい上側コンタクトプラグ（第２のコンタクトプラグ）１５２を含む。コンタクトプラグ１５０は層間絶縁膜１８０（層間絶縁膜１８１，１８２，１８３）内に設けられている。層間絶縁膜１８０の上面は平坦である。
【００１８】
選択トランジスタ１０の他方のソース／ドレイン領域１０４は、コンタクトプラグ１６０を介して、配線１７０に接続されている。コンタクトプラグ１６０は層間絶縁膜１８１内に設けられ、配線１７０は層間絶縁膜１８２内に設けられている。
【００１９】
ＭＴＪ素子２０は、下部電極２０１、記憶層２０２、トンネルバリア層２０３、参照層２０４、シフト調整層２０５、キャップ層２０６、上部電極２０７を含んでいる。記憶層２０２の厚さは、例えば、１ｎｍである。トンネルバリア層２０３の厚さは、例えば、１ｎｍである。ＭＴＪ素子の径は、例えば、３４ｎｍである。シフト調整層２０５は、参照層２０４からの漏れ磁場による記憶層２０２の反転電流のシフトを緩和および調整する機能を有する。
【００２０】
ＦＩＧ．１にはトップピン構造を有するＭＴＪ素子２０が示されているが、ボトムピン構造を有するＭＴＪ素子の場合でも、本実施形態は有効である。すなわち、本実施形態は、ＭＴＪ素子の構造には関係なく、有効である。
【００２１】
ＭＴＪ素子２０の下部電極２０１は、上側コンタクトプラグ１５２の上面に接続されている。上側コンタクトプラグ１５２の上面は下部電極２０１で覆われている。上側コンタクトプラグ１５２の直径は、下側コンタクトプラグ１５１の直径およびＭＴＪ素子２０の直径よりも小さい。１ＧｂのＭＲＡＭセルの場合、例えば、上側コンタクトプラグ１５２の直径は５ｎｍであり、下側コンタクトプラグ１５１の直径は５０ｎｍであり、ＭＴＪ素子２０の直径は３５ｎｍである。
【００２２】
このように上側コンタクトプラグ１５２の直径は相対的に小さいので、上側コンタクトプラグ１５２の上面の平坦性は確保される。その結果、上側コンタクトプラグ１５２の上面および層間絶縁膜１８０の上面は、略同一面内にある。すなわち、下部電極２０１の下地は平坦（上側コンタクトプラグ１５２および層間絶縁膜の上面）である。
【００２３】
一般に、ＭＴＪ素子の特性は、下地の平坦性を受けやすい。本実施形態の場合、上述の通り、下部電極２０１の下地は平坦であるので、ＭＴＪ素子２０の特性の劣化は抑制される。
【００２４】
また、下側コンタクトプラグ１５１の直径は、ＭＴＪ素子２０の直径よりも大きくする必要はないので、下側コンタクトプラグ１５１が、磁気メモリのスケーリングの妨げになることはない。
【００２５】
以下、本実施形態の磁気メモリの製造工程に従って、本実施形態の磁気メモリについてさらに説明する。
【００２６】
まず、ＦＩＧ．２に示されるように、周知の方法により、シリコン基板１００上に、素子分離領域１０１、選択トランジスタ１０、層間絶縁膜１８１、コンタクトプラグ１６０、層間絶縁膜１８２、配線１７０が形成される。
【００２７】
次に、ＦＩＧ．３に示されるように、全面上に層間絶縁膜１８３ａが形成され、層間絶縁膜（第１の絶縁膜）１８３ａ，１８２，１８１内にコンタクトホールが形成され、その後、下側コンタクトプラグとなる導電膜１５１が全面上に形成される。導電膜１５１は、前記コンタクトホールを埋めるように形成される。
【００２８】
導電膜（下側コンタクトプラグ）１５１の材料（第１の材料）は、例えば、タングステン（Ｗ）、銅（Ｃｕ）、窒化チタン（ＴｉＮ）である。ＷまたはＣｕを用いる場合には、コンタクトホールの内面（底面および側面）にバリアメタル膜を形成した後に、コンタクトホールは導電膜１５１で埋め込まれる。このバリアメタル膜は、例えば、チタン（Ｔｉ）膜またはＴｉＮ膜の単層膜、または、Ｔｉ膜とＴｉＮ膜との積層膜である。
【００２９】
次に、ＦＩＧ．４に示されるように、ＣＭＰ（Chemical Mechanical Polishing）プロセスを用いて、上記コンタクトホール外の導電膜１５１が除去され、下側コンタクトプラグ１５１が形成され、そして、層間絶縁膜１８３ａおよび下側コンタクトプラグ１５１の表面が平坦化される。
【００３０】
次に、ＦＩＧ．５に示されるように、全面（下側コンタクトプラグ１５１および層間絶縁膜１８３ａを含む領域）上に層間絶縁膜（第２の絶縁膜）１８３ｂが形成され、この層間絶縁膜１８３ｂ内にコンタクトホールが形成され、このコンタクトホールを埋めるように上側コンタクトプラグとなる導電膜１５２が全面上に形成される。その後、下側コンタクトプラグ１５１の場合と同様に、ＣＭＰプロセスを用いて、上側コンタクトプラグ１５２が形成され、かつ、層間絶縁膜１８３ｂおよび上側コンタクトプラグ１５２の表面が平坦化される。
【００３１】
導電膜（上側コンタクトプラグ）１５２の材料（第２の材料）は、例えば、タンタル（Ｔａ）、シリコン（Ｓｉ）、Ｔｉ、Ｃｕ、Ｗ、Ａｌ、ハフニウム（Ｈｆ）、ボロン（Ｂ）、コバルト（Ｃｏ）およびカーボンナノチューブの少なくとも一つを含む。Ｓｉは、例えば、多結晶シリコン（poly-Si）である。
【００３２】
導電膜１５２の材料として、ＷまたはＣｕを用いる場合には、コンタクトホールの内面（底面および側面）にバリアメタル膜を形成した後に、コンタクトホールは導電膜１５２で埋め込まれる。このバリアメタル膜は、例えば、Ｔｉ膜またはＴｉＮ膜の単層膜、または、Ｔｉ膜とＴｉＮ膜との積層膜である。
【００３３】
上側コンタクトプラグ１５２の材料として、下側コンタクトプラグ１５１の材料よりも抵抗が低い材料を選択することにより、ＭＴＪ素子（下部電極２０１）２０と上側コンタクトプラグ１５２との間のコンタクト抵抗の増加を抑制することができる。必要なコンタクト抵抗を確保できるなら、下側コンタクトプラグ１５１の材料と上側コンタクトプラグ１５２の材料とは同じでも構わない。
【００３４】
本実施形態の製造方法の場合、層間絶縁膜１８３ａと層間絶縁膜１８３ｂとの積層膜がＦＩＧ．１の層間絶縁膜１８３に対応する。
【００３５】
次に、ＦＩＧ．６に示されるように、周知のプロセスを用いて、層間絶縁膜１８３および上側コンタクトプラグ１５２の上にＭＴＪ素子となる積層膜（図では単層で示されている）２０が形成され、積層膜２０上にエッチングマスク３０が形成され、そして、エッチングマスク３０をマスクにして、積層膜２０をＩＢＥ（Ion Beam etching）により加工することにより、ＭＴＪ素子２０が形成され、ＦＩＧ．１に示した構造が得られる。ＩＢＥ以外のドライエッチング（例えば、ＲＩＥ（Reactive Ion Etching））を用いても構わない。
【００３６】
エッチングマスク３０は、例えば、ハードマスクである。ハードマスクを形成する工程は、例えば、ハードマスクとなる絶縁膜を形成する工程、この絶縁膜上にレジストパターンを形成する工程、そして、このレジストパターンをマスクにして上記絶縁膜をエッチングすることにより、上記絶縁膜にレジストパターンのパターンを転写する工程を含む。
【００３７】
本実施形態の場合、エッチングマスク３０で覆われていない部分の積層膜２０の下地にはコンタクトプラグは存在しないので、コンタクトプラグがエッチングされて生じた導電材料がＭＴＪ素子の側壁に付着することはない。これにより、ＭＴＪ素子の記憶層の側面、トンネルバリア層の側面および参照層の側面に上記導電材料が付着して、記憶層と参照層とがショートするという問題は生じない。
【００３８】
これに対して、比較例の場合、ＦＩＧ．７に示されるように、コンタクトプラグ１５０の直径は、ＭＴＪ素子の直径よりも大きい。そのため、ＭＴＪ素子となる積層膜の加工中にコンタクトプラグ１５０の材料がＭＴＪ素子の側面に付着して、記憶層２０２と参照層２０４とのショートを引き起こす付着層４１がＭＴＪ素子の側面に形成される。
【００３９】
比較例においてコンタクトプラグ１５０の直径が、ＭＴＪ素子の直径よりも大きい理由は、以下の通りである。
【００４０】
上記の通り、ＭＴＪ素子の特性は、下地の平坦性を受けやすい。コンタクトプラグ１５０の上面と層間絶縁膜１８０の上面とからなる下地には段差４３が存在する。段差４３が生じる理由は、コンタクトプラグ１５０（金属）のＣＭＰレートと層間絶縁膜１８０（誘電体）のＣＭＰレートとが異なるからである。ＣＭＰのときに、ＭＴＪ素子の下地の平坦性を確保しようとすると、ＦＩＧ．７に示されるように、ＭＴＪ素子の外側に段差４３が生じることがある。そのために、比較例では、コンタクトプラグ１５０の直径はＭＴＪ素子の直径よりも大きく設定されている。比較例の場合、コンタクトプラグ１５０の直径はＭＴＪ素子の直径よりも大きいので、磁気メモリのスケーリングはコンタクトプラグ１５０によって妨げられる。
【００４１】
（第２の実施例）
ＦＩＧ．８は、第２の実施例に係る磁気メモリを模式的に示す断面図である。
【００４２】
本実施形態が第１の実施形態と異なる点は、上側コンタクトプラグ１５２の側面が絶縁膜（第２の絶縁膜）１８４で覆われていることにある。絶縁膜１８４の材料は、下側コンタクトプラグ１５１の側面を覆う層間絶縁膜１８３（第１の絶縁膜）の材料とは異なる。
【００４３】
例えば、層間絶縁膜１８３の材料がシリコン酸化物であれば、絶縁膜１８４の材料はシリコン窒化物である。この場合、絶縁膜１８４は、後述するように、上側コンタクトプラグ１５２となる導電膜のＣＭＰプロセスにおいて、ＣＭＰストッパの機能を果たす。
【００４４】
また、層間絶縁膜１８３の材料がシリコン酸化物、上側コンタクトプラグ１５２の材料がＡｌであれば、絶縁膜１８４はＡｌ2 Ｏ3 である。この場合、絶縁膜１８４の材料と、上側コンタクトプラグ１５２の材料とは共通の元素（Ａｌ）を含んでいる。層間絶縁膜１８３の材料がシリコン窒化物の場合、このシリコン窒化物は上側コンタクトプラグ１５２の材料とは共通の元素を含む。共通の元素を用いることにより、絶縁膜１８４のＣＭＰレートを上側コンタクトプラグ１５２のＣＭＰレートに近づけられる。その結果、上記ＣＭＰプロセスにおいて、上側コンタクトプラグ１５２の上面およびその周囲の絶縁膜１８４の上面とからなる、ＭＴＪ素子２０の下地の平坦性は改善される。
【００４５】
下側コンタクトプラグ１５１および上側コンタクトプラグ１５２の材料は、同じでも、あるいは、異なっていても構わない。
【００４６】
ＦＩＧ．９−ＦＩＧ．１４は、本実施形態の磁気メモリの製造方法を説明するための断面図である。本実施形態の製造方法は、層間絶縁膜１８３を形成するまでの工程は、第１の実施形態と同じある。そのため、本実施形態では、層間絶縁膜１８３を形成した後の工程を説明する。簡単のため、ＦＩＧ．９−ＦＩＧ．１４には、層間絶縁膜１８３の上部よりも下の部分は省略されている。
【００４７】
ＦＩＧ．９に示されるように、層間絶縁膜１８３内に第１のコンタクトホールが形成され、その後、周知の方法（導電膜の堆積およびＣＭＰ）により、この第１のコンタクトホール内に下側コンタクトプラグ１５１が埋め込まれる。下側コンタクトプラグ１５１の材料は、例えば、ＴｉＮである。
【００４８】
次に、ＦＩＧ．１０に示されるように、下側コンタクトプラグ１５１をエッチバックすることにより、下側コンタクトプラグ１５１の上部が除去される。その結果、第１のコンタクトホールの上部は、前記第１のコンタクトプラグで埋められていない溝７１になる。下側コンタクトプラグ１５１の上部は、上側コンタクトプラグの高さに相当する分だけ、除去される。
【００４９】
次に、ＦＩＧ．１１に示されるように、下側コンタクトプラグ１５１および層間絶縁膜１８３の表面の上に絶縁膜１８４が形成される。前記溝は絶縁膜１８４によって埋め込まれる。
【００５０】
前記溝（下地）の影響で、絶縁膜１８４の表面には凹部７２が形成される。凹部７２の直径が上側コンタクトプラグの直径（例えば、１０ｎｍ以下）になるように、絶縁膜１８４は形成される。絶縁膜１８４の厚さは、例えば、２０ｎｍである。このような絶縁膜１８４は、例えば、ＡＬＤ（atomic layer deposition）プロセスを用いることで形成することができる。
【００５１】
次に、ＦＩＧ．１２に示されるように、絶縁膜１８４をエッチバックすることにより、溝７１外の絶縁膜１８４、および、前記凹部下の絶縁膜１８４が除去される。その結果、絶縁膜１８４には、下側コンタクトプラグ１５１に達する第２のコンタクトホールが自己整合的に形成される。
【００５２】
次に、ＦＩＧ．１３に示されるように、全面上に上側コンタクトプラグとなる導電膜１５２を形成することにより、第２のコンタクトホールは導電膜１５２で埋め込まれる。
【００５３】
次に、ＦＩＧ．１４に示されるように、ＣＭＰプロセスにより、第２のコンタクトホール外の導電膜１５２が除去される。このとき、絶縁膜１８４はＣＭＰストッパとして使用される。このようにして表面が平坦な上側コンタクトプラグ１５２および絶縁膜１８４が得られる。この後は、周知のＭＴＪプロセス（上側コンタクトプラグ１５２および絶縁膜１８４の上に、磁気抵抗素子となる積層膜を形成すること、ドライエッチングを用いて前記積層膜を加工することにより、磁気抵抗素子を形成することなど）が続く。
【００５４】
（第３の実施例）
ＦＩＧ．１５は、第３の実施例に係る磁気メモリを模式的に示す断面図である。簡単のため、ＦＩＧ．１５には、層間絶縁膜１８３の上部よりも下の部分は省略されている。ＦＩＧ．１５は、ＦＩＧ．１６の矢視１５−１５方向の断面図に相当する。
【００５５】
本実施形態が第２の実施形態と異なる点は、本実施形態の上側コンタクトプラグ１５２ａがその高さ方向が中空になっている中空構造を有することにある。ここでは、中空構造は中空円柱である。第１の実施形態の上側コンタクトプラグ１５２の形状は、中空を有しない円柱または直方体等の立体である。
【００５６】
本実施形態の上側コンタクトプラグ１５２ａの外半径（Ｒ１）と内半径（Ｒ２）との差（Ｒ１−Ｒ２）は、第１の実施形態の上側コンタクトプラグ１５２の直径に対応する。この場合、本実施形態の上側コンタクトプラグ１５２ａとＭＴＪ素子２０の下部電極２０１とのコンタクト面積は、第１の実施形態の上側コンタクトプラグ１５２とＭＴＪ素子２０の下部電極２０１とのコンタクト面積よりも大きい。本実施形態の上側コンタクトプラグ１５２ａはコンタクト抵抗の低減化に有利である。
【００５７】
本実施例の場合、ＦＩＧ．１５に示されるように、上側コンタクトプラグ１５２ａと下側コンタクトプラグ１５１との積層方向と垂直な法線で規定される面による上側コンタクトプラグ１５２ａと下側コンタクトプラグ１５１の断面において、上側コンタクトプラグ１５２ａと下側コンタクトプラグ１５１は２箇所で接している。
【００５８】
ＦＩＧ．１７−ＦＩＧ．２１は、本実施形態の磁気メモリの製造方法を説明するための断面図である。
【００５９】
まず、第２の実施形態と同様に、ＦＩＧ．９およびＦＩＧ．１０の工程が行われる。
【００６０】
次に、ＦＩＧ．１７に示されるように、下側コンタクトプラグ１５１および層間絶縁膜１８３（第１の絶縁膜）の表面の上に絶縁膜１８４（第２の絶縁膜）が形成される。層間絶縁膜１８３と絶縁膜１８４とは異なる材料で形成される。絶縁膜１８４の材料として、例えば、ＣＭＰプロセス（ＦＩＧ．２１）においてストッパとして機能するものが使用される。
【００６１】
溝７１は絶縁膜１８４によって埋め込まれる。絶縁膜１８４の表面には溝７１（下地）の影響で凹部７２ａが形成される。凹部７２ａの直径が外半径Ｒ１の２倍になるように、絶縁膜１８４は形成される。このような絶縁膜１８４は、例えば、ＡＬＤプロセスを用いることで形成することができる。
【００６２】
次に、ＦＩＧ．１８に示されるように、絶縁膜１８４をエッチバックすることにより、溝７１外の絶縁膜１８４、および、前記凹部下の絶縁膜１８４が除去される。その結果、絶縁膜１８４には、第１のコンタクトプラグ１７１に達し、かつ、上側コンタクトプラグの外半径の２倍に対応する開口部が自己整合的に形成される。
【００６３】
次に、ＦＩＧ．１９に示されるように、前記開口部を埋め込まないように、全面に上側コンタクトプラグとなる導電膜１５２ａが形成され、その後、導電膜１５２ａはエッチバックされる。このエッチバックにより、溝７１内の中央部の導電膜１５２ａは除去される。溝７１内の前記中央部の直径は内半径Ｒ１の２倍に対応する。
【００６４】
次に、ＦＩＧ．２０に示されるように、全面に絶縁膜１８４（第３の絶縁膜）が再び形成される。前記溝内の前記中央部は、絶縁膜１８４によって埋め込まれる。このときの絶縁膜１８４の厚さは、絶縁膜１８４の上面が略平坦になるように選ばれる。
【００６５】
次に、ＦＩＧ．２１に示されるように、ＣＭＰプロセスを用いて、絶縁膜１８４、導電膜１５２ａを研磨することにより、形状が中空円柱の上側コンタクトプラグ１５２ａが得られる。この後は、周知のＭＴＪプロセス（上側コンタクトプラグ１５２ａおよび絶縁膜１８４の上に、磁気抵抗素子となる積層膜を形成すること、ドライエッチングを用いて前記積層膜を加工することにより、磁気抵抗素子を形成することなど）が続く。
【００６６】
上側コンタクトプラグ１５２ａの周囲の絶縁膜１８４は、第１の実施形態と同様に、層間絶縁膜１８３であっても構わない
（第４の実施例）
ＦＩＧ．２２は、第４の実施例に係る磁気メモリを模式的に示す断面図である。ＦＩＧ．２２の断面図は、ＦＩＧ．２３の矢視２３−２３方向の断面図に相当する。
【００６７】
本実施形態が第１の実施形態と異なる点は、本実施形態の上側コンタクトプラグ１５２ｂが、Ｌ字状の立体構造（Ｌ字構造）を含むことにある。このＬ字構造は、ＭＴＪ素子２０の下部に存在する。上側コンタクトプラグ１５２ｂは、隣接する二つのＭＴＪ素子の双方にそれぞれ存在する。以下、ＦＩＧ．２２の左側のＭＴＪ素子２０を第１のＭＴＪ素子、右側のＭＴＪ素子を第２のＭＴＪ素子という。
【００６８】
上側コンタクトプラグ１５２ａの高さ方向と垂直な法線で規定される面は無数あるので、上側コンタクトプラグ１５２ａの高さ方向と垂直な法線で規定される面による上側コンタクトプラグ１５２ａの断面も無数ある。しかし、ＦＩＧ．２２に示されるように、上側コンタクトプラグ１５２ａの形状がＬ字形状となる断面が存在する。例えば、ＦＩＧ．２２に示されるように、隣接する二つのＭＴＪ素子を結ぶ線における断面においてＬ字形状が存在しうる。
【００６９】
ＦＩＧ．２４−ＦＩＧ．３１は、本実施形態の磁気メモリの製造方法を説明するための断面図である。本実施形態の製造方法は、層間絶縁膜１８３を形成するまでの工程は、第１の実施形態と同じある。そのため、本実施形態では、層間絶縁膜１８３を形成した後の工程を説明する。簡単のため、ＦＩＧ．２４−ＦＩＧ．３１には、層間絶縁膜１８３の上部よりも下の部分は省略されている。
【００７０】
ＦＩＧ．２４に示されるように、周知の方法（コンタクトホールの開口、導電膜の堆積およびＣＭＰ）により、層間絶縁膜１８３内に第１のＭＴＪ素子のための下側コンタクトプラグ（以下、１ＭＴＪ用下側コンタクトプラグという）１５１および第２のＭＴＪ素子のための下側コンタクトプラグ（以下、２ＭＴＪ用下側コンタクトプラグという）１５１が形成される。
【００７１】
次に、ＦＩＧ．２５に示されるように、図示しないマスクを用いたエッチングにより、１ＭＴＪ用下側コンタクトプラグ１５１と２ＭＴＪ用下側コンタクトプラグ１５１との間の層間絶縁膜１８３ｃの上部、１ＭＴＪ用下側コンタクトプラグ１５１の層間絶縁膜１８３ｃ側の上部、および、２ＭＴＪ用下側コンタクトプラグ１５１の層間絶縁膜１８３ｃ側の上部は、上側コンタクトプラグの高さに相当する分だけ、除去される。
【００７２】
その結果、１ＭＴＪ用下側コンタクトプラグ１５１、２ＭＴＪ用下側コンタクトプラグ１５１および層間絶縁膜１８３の表面には、溝８１が形成される。この溝８１は、二つのＭＴＪ素子の形成領域、それらの間の層間絶縁膜１８３ｃに対して設けられるので、溝８１の領域は広い。
【００７３】
次に、ＦＩＧ．２６に示されるように、全面上に上側コンタクトプラグとなる導電膜１５２が形成される。溝８１の底面および側面は導電膜１５２で覆われるが、溝８１は導電膜１５２によって埋め込まれない。上述したように溝８１の広いのでは、溝８１の側面上に導電膜１５２を精度良く形成することができる。すなわち、溝８１の側面上に一様な薄い厚さの導電膜１５２を形成することが可能となる。これは磁気メモリの微細化に有利である。
【００７４】
次に、ＦＩＧ．２７ＡおよびＦＩＧ．２７Ｂに示されるように、導電膜１５２上に絶縁膜１８５が形成され、その後、絶縁膜１８５上に、上側コンタクトプラグとなる導電膜１５２を加工するために使用されるレジストパターン３１が形成される。
【００７５】
次に、ＦＩＧ．２８ＡおよびＦＩＧ．２８Ｂに示されるように、レジストパターン３１をマスクに用いて絶縁膜１８５および導電膜１５２をエッチングすることにより、層間絶縁膜１８３の表面が露出される。その後、レジストパターン３１は除去される。
【００７６】
次に、ＦＩＧ．２９ＡおよびＦＩＧ．２９Ｂに示されるように、絶縁膜１８５、導電膜１５２および層間絶縁膜１８３をエッチバックすることにより、第１のＭＴＪ素子の上側コンタクトプラグ１５２および第２のＭＴＪ素子の上側コンタクトプラグ１５２が形成される。
【００７７】
次に、ＦＩＧ．３０に示されるように、ＦＩＧ．２９Ａに示される表面に形成された凹部を埋め込むように、全面に絶縁膜１８６が形成される。絶縁膜１８６および絶縁膜１８５の材料は、同じでも構わないし、または、異なっていても構わない。例えば、絶縁膜１８６の材料には、ＣＭＰプロセスにより研磨されやすい材料（シリコン酸化物）が用いられ、絶縁膜１８５の材料には、ＣＭＰストッパ（シリコン窒化物）として利用できる材料が用いられる。
【００７８】
次に、ＦＩＧ．３１に示されるように、ＣＭＰプロセスを用いて絶縁膜１８６が研磨され、そして、上側コンタクトプラグ１５２の上面が露出される。この後は、周知のＭＴＪプロセスが続く。
【００７９】
本実施形態（ＦＩＧ．２３）は、隣接する二つのＭＴＪ素子の下部電極に接続するコンタクトプラグを同時に形成する場合について説明したが、例えば、ＦＩＧ．３２に示されるように、長方形の四つの頂点に対応する位置にある四つのＭＴＪ素子の下部電極に接続するコンタクトプラグを同時に形成することも可能である。
【００８０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。実際、発明の要旨を逸脱しない範囲で、ここに述べられた新規な方法およびシステムは様々な形態で実施されることが可能であり、さらに、ここに述べられた方法およびシステムの形態において種々の省略、置き換え、変更を行うことが可能である。添付の特許請求の範囲およびその均等物は、本発明の精神および範囲内にあるそのような形態または変形を包含することを意図している。
【図１】
2016513868.tif 000003
【図２】
2016513868.tif 000004
【図３】
2016513868.tif 000005
【図４】
2016513868.tif 000006
【図５】
2016513868.tif 000007
【図６】
2016513868.tif 000008
【図７】
2016513868.tif 000009
【図８】
2016513868.tif 000010
【図９】
2016513868.tif 000011
【図１０】
2016513868.tif 000012
【図１１】
2016513868.tif 000013
【図１２】
2016513868.tif 000014
【図１３】
2016513868.tif 000015
【図１４】
2016513868.tif 000016
【図１５】
2016513868.tif 000017
【図１６】
2016513868.tif 000018
【図１７】
2016513868.tif 000019
【図１８】
2016513868.tif 000020
【図１９】
2016513868.tif 000021
【図２０】
2016513868.tif 000022
【図２１】
2016513868.tif 000023
【図２２】
2016513868.tif 000024
【図２３】
2016513868.tif 000025
【図２４】
2016513868.tif 000026
【図２５】
2016513868.tif 000027
【図２６】
2016513868.tif 000028
【図２７Ａ】
2016513868.tif 000029
【図２７Ｂ】
2016513868.tif 000030
【図２８Ａ】
2016513868.tif 000031
【図２８Ｂ】
2016513868.tif 000032
【図２９Ａ】
2016513868.tif 000033
【図２９Ｂ】
2016513868.tif 000034
【図３０】
2016513868.tif 000035
【図３１】
2016513868.tif 000036
【図３２】
2016513868.tif 000037
【手続補正書】
【提出日】平成27年9月2日(2015.9.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板；
前記基板上に設けられたコンタクトプラグ、前記コンタクトプラグは第１のコンタクトプラグ、および、前記第１のコンタクトプラグ上に設けられ、前記第１のコンタクトプラグよりも径が小さい第２のコンタクトプラグを含むこと、および
前記第２のコンタクトプラグ上に設けられた磁気抵抗素子、ここにおいて、前記第２のコンタクトプラグの径は、前記磁気抵抗素子の径よりも小さい。
を具備してなる磁気メモリ。
【請求項２】
請求項１の磁気メモリにおいて、前記第２のコンタクトプラグの上面は、前記磁気抵抗素子で覆われている。
【請求項３】
請求項１の磁気メモリにおいて、前記第１のコンタクトプラグは第１の材料を具備し、前記第２のコンタクトプラグは第１の材料とは異なる第２の材料を具備する。
【請求項４】
請求項３の磁気メモリにおいて、前記第２の材料は、前記第１の材料よりも抵抗が低い。
【請求項５】
請求項１の磁気メモリにおいて、前記第１のコンタクトプラグの側面は第１の絶縁膜で覆われ、前記第２のコンタクトプラグの側面は前記第１の絶縁膜とは材料が異なる第２の絶縁膜で覆われている。
【請求項６】
請求項５の磁気メモリにおいて、前記第２の絶縁体膜は、前記第２のコンタクトプラグを構成する元素を含む。
【請求項７】
請求項１の磁気メモリにおいて、前記第２のコンタクトプラグはその高さ方向が中空になっている中空構造を有する。
【請求項８】
請求項７の磁気メモリにおいて、前記第１および第２のコンタクトプラグの積層方向と垂直な法線で規定される面による前記第１および第２のコンタクトプラグの断面において、前記第１および第２のコンタクトプラグは２箇所で接している。
【請求項９】
請求項１の磁気メモリにおいて、前記第２のコンタクトプラグはＬ字形状を含む。
【請求項１０】
基板上に第１の絶縁膜を形成すること；
前記第１の絶縁膜内に第１のコンタクトプラグを形成すること；
前記第１の絶縁膜上に第２の絶縁膜を形成すること；
前記第２の絶縁膜内に前記第１のコンタクトプラグと接続する第２のコンタクトプラグを形成すること、前記第２のコンタクトプラグの径は、前記第１のコンタクトプラグの径よりも小さいこと；
前記第２のコントプラグおよび前記第２の絶縁膜上に、磁気抵抗素子となる積層膜を形成すること；および
前記積層膜を加工することにより、前記磁気抵抗素子を形成すること。
を具備してなる磁気メモリを製造するための方法。
【請求項１１】
請求項１０の方法において、前記第１および第２の絶縁膜は同じ材料を具備する。
【国際調査報告】
2016513868.tif 000038