(57)【要約】本開示の発明は、電力制御エレクトロニクスの分野に関する。より具体的には、本開示の発明は、ＤＣまたはＡＣ入力電圧からのＡＣ電力の生成を制御するために使用される電力スタック制御システムに関する。本開示の電力スタック制御システムは、シリアルインターフェース接続を含み、シリアルインターフェース接続は、複数の電力スタックと直列電気通信し、複数の電力スタックは、少なくとも１つのインターフェース基板と、少なくとも１つのＩＧＢＴドライバ基板とを備え、少なくとも１つのインターフェース基板は、少なくとも１つのＩＧＢＴドライバ基板と並列通信する。
2016506712.tif 000002
【特許請求の範囲】
【請求項１】
電力スタック制御システムであって、前記電力スタック制御システムは、
シリアルインターフェース接続を備え、前記シリアルインターフェース接続は、複数の電力スタックと直列電気通信し、前記複数の電力スタックは、少なくとも１つのインターフェース基板と、少なくとも１つのＩＧＢＴドライバ基板とを備え、前記少なくとも１つのインターフェース基板は、少なくとも１つのＩＧＢＴドライバ基板と並列通信する、電力スタック制御システム。
【請求項２】
電力を少なくとも１つの電力スタックに提供する電力ケーブルをさらに備える、請求項１に記載の電力スタック制御システム。
【請求項３】
前記シリアルインターフェース接続は、以下のシリアルインターフェース規格：ＲＳ２３２、ＲＳ４２２、ＲＳ４８５、Ｅｔｈｅｒｎｅｔ（登録商標）、ＰＣＩｅ、Ｆｉｒｅｗｉｒｅ、およびＵＳＢのうちの１つ以上をサポートするシリアルインターフェースを備える、請求項１に記載の電力スタック制御システム。
【請求項４】
前記シリアルインターフェース接続を介して、前記インターフェース基板と直列通信するマスタ制御ユニットをさらに備える、請求項１に記載の電力スタック制御システム。
【請求項５】
前記シリアルインターフェース接続は、全二重モードであることを特徴とする、請求項４に記載の電力スタック制御システム。
【請求項６】
前記複数の電力スタックは、ＩＧＢＴドライバ基板と電気通信する少なくとも１つのＩＧＢＴをさらに備える、請求項１に記載の電力スタック制御システム。
【請求項７】
前記複数の電力スタックは、前記ＩＧＢＴドライバ基板のうちの１つと電気通信するＩＧＢＴをさらに備える、請求項４に記載の電力スタック制御システム。
【請求項８】
星状構成において、複数の個々のシリアルインターフェース接続および複数の個々のインターフェース基板を備え、前記個々のシリアルインターフェース接続はそれぞれ、前記個々のインターフェース基板のそれぞれと直列電気通信し、前記個々のインターフェース基板はそれぞれ、個々のＩＧＢＴドライバ基板と並列通信することが可能である、請求項１に記載の電力スタック制御システム。
【請求項９】
デイジーチェーン構成において、複数の個々のシリアルインターフェース接続および複数の個々のインターフェース基板を備え、前記個々のシリアルインターフェース接続のうちの２つは、前記個々のインターフェース基板のうちの２つと直列電気通信し、前記２つのインターフェース基板はさらに、他の１つのインターフェース基板と直列電気通信し、随意の付加的個々のシリアルインターフェース基板は、他の２つのインターフェース基板と直列通信し、前記個々のインターフェース基板はそれぞれ、個々のＩＧＢＴドライバ基板と並列通信することが可能である、請求項１に記載の電力スタック制御システム。
【請求項１０】
前記電力スタックのうちの１つ以上は、マスタクロックと同期するクロックをサポートするためのローカル（スレーブ）クロックを備える、請求項１に記載の電力スタック制御システム。
【請求項１１】
前記マスタ制御ユニットは、マスタクロックを備え、前記電力スタックのうちの１つ以上は、前記マスタクロックと同期するクロックをサポートするためのローカル（スレーブ）クロックを備える、請求項４に記載の電力スタック制御システム。
【請求項１２】
前記シリアルインターフェース接続は、マスタ制御ユニットによって前記電力スタックのうちの１つ以上に送信される制御情報のための可変シリアルデータパケット構造をサポートする、請求項１に記載の電力スタック制御システム。
【請求項１３】
前記可変シリアルデータパケット構造は、前記電力スタックのうちの１つ以上によってマスタ制御ユニットに送信されるステータス／エラー情報をエンコードする、請求項１２に記載の電力スタック制御システム。
【請求項１４】
前記可変シリアルデータパケット構造は、固定サンプルレート、または可変サンプルレート、または両方において、前記マスタ制御ユニットによって伝送される、請求項１３に記載の電力スタック制御システム。
【請求項１５】
前記シリアルインターフェース接続は、前記マスタ制御ユニットによって前記電力スタックのうちの１つ以上に送信される制御情報のための可変シリアルデータパケット構造をサポートする、請求項４に記載の電力スタック制御システム。
【請求項１６】
前記可変シリアルデータパケット構造は、前記電力スタックのうちの任意の１つによって前記マスタ制御ユニットに送信されるステータス／エラー情報をエンコードする、請求項１５に記載の電力スタック制御システム。
【請求項１７】
前記可変シリアルデータパケット構造は、固定サンプルレート、または可変サンプルレート、または両方において、前記マスタ制御ユニットによって前記１つ以上の電力スタックに伝送される、請求項１６に記載の電力スタック制御システム。
【請求項１８】
前記電力スタックの一方または両方は、前記１つ以上の電力スタックの故障分析をサポートするためのデータロギング、または潜在的に故障する可能性がある電力スタックのための予防保守、またはその両方が可能である、請求項１に記載の電力スタック制御システム。
【請求項１９】
前記電力スタックの一方または両方は、前記１つ以上の電力スタックの故障分析をサポートするためのデータロギング、または潜在的に故障する可能性がある電力スタックのための予防保守、またはその両方が可能である、請求項４に記載の電力スタック制御システム。
【請求項２０】
前記ＩＧＢＴインターフェースは、マスタ制御ユニットとのリアルタイム通信インターフェースを提供するために、マイクロプロセッサ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、またはその両方を備える、請求項１に記載の電力スタック制御システム。
【請求項２１】
前記ＩＧＢＴインターフェースは、前記マスタ制御ユニットとのリアルタイム通信インターフェースを提供するためにマイクロプロセッサ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、またはその両方を備える、請求項２に記載の電力スタック制御システム。
【請求項２２】
前記シリアルインターフェースは、前記電力スタックのうちの１つ以上または前記電力スタック制御システム全体を制御する、そのステータスを監視する、またはその両方を行なうために、遠隔アクセスをユーザに提供するためのネットワークに接続されることが可能である、請求項１に記載の電力スタック制御システム。
【請求項２３】
前記ネットワークは、ローカルエリアネットワーク（ＬＡＮ）、広域ネットワーク（ＷＡＮ）、または前記インターネットを備える、請求項２２に記載の電力スタック制御システム。
【請求項２４】
前記シリアルインターフェースは、前記ネットワークにワイヤレスで、有線で、または光学的に接続する、請求項２２に記載の電力スタック制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願への相互参照）
本願は、米国特許出願第１４／０６９，５２６号（２０１３年１１月１日出願、「Ｐｏｗｅｒ  Ｓｔａｃｋ  Ｃｏｎｔｒｏｌ  Ｓｙｓｔｅｍｓ」）の優先権の利益を主張し、その出願は、米国仮特許出願第６１／７３５，７１４号（２０１２年１２月１１日、「ＩＧＢＴ  Ｉｎｔｅｒｆａｃｅ  Ｂｏａｒｄｓ  Ｗｈｉｃｈ  Ａｒｅ  Ｕｓｅｄ  ｔｏ  Ｃｏｎｔｒｏｌ  ｔｈｅ  Ｇｅｎｅｒａｔｉｏｎ  ｏｆ  ＡＣ  Ｐｏｗｅｒ  Ｆｒｏｍ  ａ  ＤＣ  ｏｒ  ＡＣ  Ｉｎｐｕｔ  Ｖｏｌｔａｇｅ」）の優先権の利益を主張する。各出願の全体は、すべての目的のために本明細書に参照によって援用される。
【０００２】
（技術分野）
本開示の発明は、電力制御エレクトロニクスの分野に関する。より具体的には、本開示の発明は、ＤＣまたはＡＣ入力電圧からのＡＣ電力の生成を制御するために使用される電力スタック制御システムに関する。
【背景技術】
【０００３】
（発明の背景）
電力スタック制御システムは、ＤＣまたはＡＣ入力電圧からのＡＣ電力の生成を制御するために使用される。現代の電力スタック制御システムは、１つ以上のトランジスタ、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を組み込む。ＩＧＢＴは、主に、電気デバイス内で高効率および高速切替を組み合わせるための電子スイッチを形成する３端子電力半導体デバイスである。先行技術において知られる電力スタック制御システムは、図１に描写されており、ＩＧＢＴインターフェース基板（１０８）と、ＩＧＢＴドライバ基板（１１２）と、マスタ制御ユニット基板（１０４）と、ホストＣＰＵ基板（図示せず）と、ＩＧＢＴ（１１６）とを含む。ＩＧＢＴインターフェース基板（１０８）、ＩＧＢＴドライバ基板（１１２）およびＩＧＢＴ（１１６）はまた、電力スタック（１０８、１１２、１１６）とも称される。
【０００４】
公知の電力スタック（１０８、１１２、１１６）は、現在、通常は独立型埋込制御基板であるマスタ制御ユニット（１０４）によって駆動される。典型的マスタ制御ユニット（１０４）は、現在、ＩＧＢＴドライバ基板（１１２）と直接インターフェース接続するＩＧＢＴインターフェース基板（１０８）の直接制御を可能にするリボンケーブルを介して、パラレルインターフェース（１０６）を使用する。ＩＧＢＴインターフェース（１０８）およびドライバ基板（１１２）は両方とも、電力スタックの個々の構成要素である。
【０００５】
リボンケーブル上に実装されるような既存のパラレルインターフェース（１０６）方式には、いくつかの問題がある。
【０００６】
１．ケーブル上に供給される電力および接地が、ＩＧＢＴインターフェースおよびドライバ基板（１０８、１１２）の電力および接地要件を適正にサポートしない。
【０００７】
２．パラレルインターフェース（１０６）上に実装されるデジタル論理レベルが、業界標準ではなく、これは、インターフェース基板（１０８）上のデジタル論理構成要素へのアプリケーションインターフェースを複雑にする。
【０００８】
３．パラレルインターフェース（１０６）上の限られた数のピンにより、適正なステータス／エラー情報をマスタ制御ユニット（１０４）に返すことが不可能である。
【０００９】
４．既存のインターフェースは、複数のＩＧＢＴインターフェース基板（１０８）または複数の電力スタック一般（１０８、１１２、１１６）の制御をサポートしない。
【００１０】
５．既存のインターフェースは、高精度で、マスタ制御ユニットと電力スタック（１０８、１１２、１１６）との間のタイミングを制御するために使用され得るグローバルクロックの概念をサポートしない。
【００１１】
したがって、これらの問題に対処する、新しい電力スタック制御システムの必要性がある。本発明は、これらおよび他の重要なニーズを対象とする。
【発明の概要】
【課題を解決するための手段】
【００１２】
（発明の概要）
本発明は、電力スタック制御システムを提供し、本システムは、シリアルインターフェース接続を備え、シリアルインターフェース接続は、複数の電力スタックと直列電気通信し、複数の電力スタックは、少なくとも１つのインターフェース基板と、少なくとも１つのＩＧＢＴドライバ基板とを備え、少なくとも１つのインターフェース基板は、少なくとも１つのＩＧＢＴドライバ基板と並列通信する。
【００１３】
一般的な説明および以下の詳細な説明は、例示的かつ説明的にすぎず、添付の特許請求の範囲によって定義されるような本発明の制限ではない。本発明の他の側面は、本明細書に提供されるような詳細な説明に照らして、当業者に明白となるであろう。
【図面の簡単な説明】
【００１４】
概要ならびに以下の詳細な説明はさらに、添付の図面と併せて読まれることによって理解される。本発明を例証する目的のために、図面に、本発明の例示的実施形態が示される。しかしながら、本発明は、開示される特定の方法、組成物、およびデバイスに限定されない。加えて、図面は、必ずしも、正確な縮尺で描かれていない。
【図１】図１は、先行技術の概要を説明する。
【図２Ａ】図２（Ａ、Ｂ、Ｃ）は、本発明の概要を示す。本発明は、任意の組み合わせにおいて、電力スタック制御システム（２０４、２１０、２１４、２１８）内の全構成要素に適用され、特定の実装（例えば、組み合わせられたインターフェース／ドライバ基板対別個のインターフェースおよびドライバ基板）に依存しない。
【図２Ｂ】図２（Ａ、Ｂ、Ｃ）は、本発明の概要を示す。本発明は、任意の組み合わせにおいて、電力スタック制御システム（２０４、２１０、２１４、２１８）内の全構成要素に適用され、特定の実装（例えば、組み合わせられたインターフェース／ドライバ基板対別個のインターフェースおよびドライバ基板）に依存しない。
【図２Ｃ】図２（Ａ、Ｂ、Ｃ）は、本発明の概要を示す。本発明は、任意の組み合わせにおいて、電力スタック制御システム（２０４、２１０、２１４、２１８）内の全構成要素に適用され、特定の実装（例えば、組み合わせられたインターフェース／ドライバ基板対別個のインターフェースおよびドライバ基板）に依存しない。
【図３】図３は、シリアルインターフェース星状構成を描写しており、マスタ制御ユニット（３０２）は、マルチポートスイッチユニット（３０８）を駆動させ、これは、順に、個々のインターフェース基板（３１４）、またはより一般的には、電力スタック制御システムを駆動させる。
【図４】図４は、シリアルインターフェースデイジーチェーン構成を描写しており、マスタ制御ユニット（４０２）は、チェーン内の第１のインターフェース基板（４０８）（または、より一般的には、電力スタック制御システム）を駆動し、これは、次いで、マスタ制御ユニット（４０２）の制御情報をそのステータス／エラー情報とともに、チェーン内の次のインターフェース基板（４０８）、またはより一般的には、チェーン内の次の電力スタック制御システムにパスする。
【図５Ａ】図５（Ａ、Ｂ）は、グローバル同期クロックを使用するときのマスタおよびスレーブイベントバッファ動作の概要を提供する。
【図５Ｂ】図５（Ａ、Ｂ）は、グローバル同期クロックを使用するときのマスタおよびスレーブイベントバッファ動作の概要を提供する。
【図６】図６は、制御パケットの例を提供する。本パケットデータは、パケットのユーザ（アプリケーション）データ部分を表すことに留意されたい。これは、標準的Ｅｔｈｅｒｎｅｔ（登録商標）（ＵＳＢ）パケットヘッダ情報もまた含むＥｔｈｅｒｎｅｔ（登録商標）（または、ＵＳＢ）パケットのデータペイロード部分となる。
【図７】図７は、ステータスパケットの例を提供する。本パケットデータは、パケットのユーザ（アプリケーション）データ部分を表すことに留意されたい。これは、標準的Ｅｔｈｅｒｎｅｔ（登録商標）（ＵＳＢ）パケットヘッダ情報もまた含むＥｔｈｅｒｎｅｔ（登録商標）（または、ＵＳＢ）パケットのデータペイロード部分となる。
【図８】図８は、ＩＥＥＥ１５８８高精度時間プロトコルにおいて使用されるクロック同期プロセスの概要を提供する。
【図９】図９は、エラーパケットの例を提供する。本パケットデータは、パケットのユーザ（アプリケーション）データ部分を表すことに留意されたい。これは、標準的Ｅｔｈｅｒｎｅｔ（登録商標）（ＵＳＢ）パケットヘッダ情報もまた含むＥｔｈｅｒｎｅｔ（登録商標）（または、ＵＳＢ）パケットのデータペイロード部分となる。
【図１０】図１０は、割り込みパケットの例を提供する。本パケットデータは、パケットのユーザ（アプリケーション）データ部分を表すことに留意されたい。これは、標準的Ｅｔｈｅｒｎｅｔ（登録商標）（ＵＳＢ）パケットヘッダ情報もまた含むＥｔｈｅｒｎｅｔ（登録商標）（または、ＵＳＢ）パケットのデータペイロード部分となる。
【図１１】図１１は、グローバル同期クロックタイムスタンプ時間に基づいてスレーブイベントバッファから出力されるＩＧＢＴトリガの例を提供する。
【図１２】図１２は、２６ピンリボンケーブル（１２１６）を使用する、１つのシリアルインターフェースケーブルピン配列選択肢の例を提供する。
【図１３】図１３は、２０ピンリボンケーブル（１３１４）および４ピン電力ケーブル（１３２０）を使用する、第２のシリアルインターフェースケーブルピン配列選択肢の例を提供する。
【図１４】図１４は、１４ピンリボンケーブル（１４１０）、８ピンＣＡＴ５、ＣＡＴ６等のタイプのケーブル（１４２０）および４ピン電力ケーブル（１４２６）を使用する、第３のシリアルインターフェースケーブルピン配列選択肢の例を提供する。
【図１５】図１５は、８ピンＣＡＴ５、ＣＡＴ６等のタイプのケーブル（１５１０）および４ピン電力ケーブル（１５１６）を使用する、第４のシリアルインターフェースケーブルピン配列選択肢の例を提供する。
【発明を実施するための形態】
【００１５】
（例証的実施形態の詳細な説明）
本発明は、本開示の一部を形成する添付の図および例と併せて、以下の詳細な説明を参照することによって、より容易に理解され得る。本発明は、本明細書に説明および／または示される特定のデバイス、方法、用途、状態、またはパラメータに限定されず、本明細書で使用される専門用語は、単なる一例として、特定の実施形態を説明する目的のためのものであって、請求される発明の限定であることを意図するものではないことを理解されたい。また、本明細書（添付の特許請求の範囲を含む）で使用される場合、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、複数形を含み、特定の数値の言及は、文脈によって明確に別様に示されない限り、少なくとも、その特定の値を含む。用語「複数の」とは、本明細書で使用される場合、２つ以上を意味する。値の範囲が表されるとき、別の実施形態は、１つの特定の値から、および／または他の特定の値までを含む。同様に、値が、先行詞「約」の使用によって、近似値として表されるとき、特定の値が別の実施形態を形成することが理解される。全範囲は、包括的であって、かつ組み合わせ可能である。
【００１６】
明確にするために、別個の実施形態の文脈において本明細書に説明される本発明の特定の特徴はまた、単一実施形態において組み合わせて提供されてもよいことを理解されたい。逆に言えば、簡潔にするために、単一実施形態の文脈において説明される本発明の種々の特徴はまた、別個に、または任意の部分的組み合わせにおいて、提供されてもよい。さらに、範囲内に記載された値の言及は、その範囲内のあらゆる値を含む。
【００１７】
本明細書に説明されるような好適な電力スタック制御システムは、マスタ制御ユニットと、インターフェース基板と、ＩＧＢＴドライバ基板と、ＩＧＢＴと、任意の所望の電気接続とを含む、電力の生成を制御するために使用されるシステムの構成要素を含む。
【００１８】
本明細書で使用される場合、「電力スタック」は、インターフェース基板、ＩＧＢＴドライバ基板、ＩＧＢＴ、金属ケース、キャパシタバンク、および冷却選択肢を指し得る、業界で認識される用語を指す。電力スタックは、組み合わせられたインターフェースおよびドライバ基板を有してもよい。
【００１９】
本明細書で使用される場合、「ＩＧＢＴ」は、電力スタック内で入力電圧を出力に切り替えることができるトランジスタスイッチを指す。ＩＧＢＴの切替は、好適なマスタ制御ユニットによって制御されることができる。
【００２０】
本明細書で使用される場合、「ＩＧＢＴドライバ基板」は、ＩＧＢＴを直接駆動するために使用され得る基板を指す。ＩＧＢＴドライバ基板は、ＩＧＢＴを駆動および保護するための変換回路を含むことができる。ＩＧＢＴドライバ基板は、インターフェース基板と組み合わせられてもよい。
【００２１】
本明細書で使用される場合、「インターフェース基板」は、マスタ制御ユニットとＩＧＢＴドライバ基板回路との間にインターフェースを提供するために使用される基板を指す。インターフェース基板は、典型的には、マスタ制御ユニットとＩＧＢＴドライバ基板との間の変換回路と、保護回路と、主制御ユニットとＩＧＢＴドライバ基板（単数または複数）との間の情報を変換するように所望される任意の他の回路とを含む。インターフェース基板は、ＩＧＢＴドライバ基板と組み合わせられてもよい。
【００２２】
本明細書で使用される場合、「パラレルインターフェース」は、１つの特定の機能（例えば、電力供給源、接地、制御信号、エラー信号、ステータス信号）専用のケーブル束内に別個のワイヤを含む電子インターフェースを指す。パラレルインターフェースは、典型的には、システムインターフェースの複雑性に応じて、多くの個々のワイヤを要求する。
【００２３】
本明細書で使用される場合、「シリアルインターフェース」は、伝送および受信毎に単一ワイヤ（例えば、シングルエンドシリアルインターフェース）または伝送および受信毎に２つのワイヤ（例えば、差動シリアルインターフェース）のいずれかを使用して、伝送／受信器能として実装される電子インターフェースを指す。好適な差動インターフェースは、典型的には、プラス（＋）およびマイナス（−）ワイヤ対を使用し、より耐雑音性を有し、かつシングルエンドシリアルインターフェースと比較して、より長い距離に及ぶことが可能である。シリアルインターフェースは、典型的には、２つのシステム構成要素をインターフェース接続するために要求されるワイヤの数を減少させ、典型的には、パケット構造を使用して、データを直列に（例えば、１度に１ビット）伝送および受信する。
【００２４】
本明細書に説明される好適な電力スタック制御システムは、シリアルインターフェース接続を含み、シリアルインターフェース接続は、複数の電力スタックと直列電気通信し、複数の電力スタックは、少なくとも１つのインターフェース基板と、少なくとも１つのＩＧＢＴドライバ基板とを備え、少なくとも１つのインターフェース基板は、少なくとも１つのＩＧＢＴドライバ基板と並列通信する。電力は、電気電力を少なくとも１つの電力スタックに提供する電力ケーブル等、任意の好適な電源を通して、電力スタック制御システムに供給されることができる。
【００２５】
好適なシリアルインターフェース接続は、以下のシリアルインターフェース規格：ＲＳ２３２、ＲＳ４２２、ＲＳ４８５、Ｅｔｈｅｒｎｅｔ（登録商標）、ＰＣＩｅ、Ｆｉｒｅｗｉｒｅ、およびＵＳＢのうちの１つ以上をサポートするシリアルインターフェースを含むことができる。
【００２６】
電力スタック制御システムの種々の実施形態では、複数の電力スタックはさらに、ＩＧＢＴドライバ基板と電気通信する少なくとも１つのＩＧＢＴを含んでもよい。電気通信は、電気伝導性接続を通して、ＩＧＢＴにはんだ付けされる、ねじ留めされる、または任意の他の電気手段であるＩＧＢＴドライバ基板によって提供されることができる。
【００２７】
星状またはデイジーチェーン構成等の電力スタック制御システムの他の構成もまた、可能性として考えられる。例えば、複数の個々のシリアルインターフェース接続および複数の個々のインターフェース基板は、星状構成に接続されることができ、個々のシリアルインターフェース接続はそれぞれ、個々のインターフェース基板のそれぞれと直列電気通信し、個々のインターフェース基板はそれぞれ、個々のＩＧＢＴドライバ基板と並列通信することが可能である。同様に、複数の個々のシリアルインターフェース接続および複数の個々のインターフェース基板は、デイジーチェーン構成に接続されることができ、個々のシリアルインターフェース接続のうちの２つは、個々のインターフェース基板のうちの２つと直列電気通信し、２つのインターフェース基板はさらに、他の１つのインターフェース基板と直列電気通信し、随意の付加的な個々のシリアルインターフェース基板は、他の２つのインターフェース基板と直列通信し、個々のインターフェース基板はそれぞれ、個々のＩＧＢＴドライバ基板と並列通信することが可能である。
【００２８】
特定の実施形態では、電力スタック制御システムは、マスタクロックとのクロック同期をサポートするためのローカル（スレーブ）クロックを備える、構成要素電力スタックのうちの１つ以上を有することができる。
【００２９】
電力スタック制御システムの好適なシリアルインターフェース接続は、マスタ制御ユニットによって電力スタックのうちの１つ以上に送信される制御情報のための可変シリアルデータパケット構造をサポートすることができる。例えば、可変シリアルデータパケット構造は、電力スタックのうちの１つ以上によってマスタ制御ユニットに送信されるステータス／エラー情報をエンコードすることができる。故に、可変シリアルデータパケット構造は、固定サンプルレート、または可変サンプルレート、または両方において、マスタ制御ユニットによって伝送されることができる。
【００３０】
好適なシリアルインターフェースはまた、電力スタックのうちの１つ以上または電力スタック制御システム全体を制御する、電力スタックのうちの１つ以上または電力スタック制御システム全体のステータスを監視する、またはその両方を行なうために、遠隔アクセスをユーザに提供するためのネットワークに接続されることが可能である。本明細書で使用される場合、好適なネットワークは、ローカルエリアネットワーク（ＬＡＮ）、広域ネットワーク（ＷＡＮ）、またはインターネットを含むことができ、シリアルインターフェースは、ネットワークにワイヤレスで、有線で、または光学的に接続可能である。異なるタイプのネットワーク接続が、可能性として考えられ、例えば、ＷｉＦｉ、ＭａｘＦｉ、４Ｇワイヤレス、ＤＳＬ等である。好ましいネットワーク接続は、ＷｉＦｉ、ＭａｘＦｉ、４Ｇワイヤレス、ＤＳＬ、３Ｇワイヤレス、１０／１００／１０００Ｍビット、１０ＧビットワイヤードＥｔｈｅｒｎｅｔ（登録商標）、およびワイヤレスＥｔｈｅｒｎｅｔ（登録商標）（Ａ、Ｂ、Ｇ、Ｎ等）を含む。Ｅｔｈｅｒｎｅｔ（登録商標）  Ｏｐｔｉｃａｌもまた、好適なネットワーク接続であり、例えば、広域接続のためのＦＩＯＳまたはローカルエリアネットワークのための標準的Ｅｔｈｅｒｎｅｔ（登録商標）  Ｏｐｔｉｃａｌである。
【００３１】
本明細書にさらに説明されるように、説明される電力スタック制御システムはさらに、いくつかの異なる特徴を有することができる。例えば、電力スタック制御システムのうちの１つ以上は、１つ以上の電力スタックの故障分析をサポートするためのデータロギング、または潜在的に故障する可能性がある電力スタックのための予防保守、または両方が可能であることができる。別の特徴は、ＩＧＢＴインターフェースが、マスタ制御ユニットとのリアルタイム通信インターフェースを提供するためのマイクロプロセッサ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または両方を備えることができることである。
【００３２】
関連実施形態では、電力スタック制御システムはさらに、シリアルインターフェース接続を介して、インターフェース基板と直列通信するマスタ制御ユニットを含んでもよい。好適なマスタ制御ユニットは、マスタクロック、およびマスタクロックとのクロック同期をサポートするためのローカル（スレーブ）クロックを含む電力スタックのうちの１つ以上を含む。これらの実施形態では、シリアルインターフェース接続は、全二重モードであることを特徴とすることができる。全二重は、同時送受信接続を可能にする。これは、情報転送が、電力スタックによって送信されるステータス／エラー情報によって割り込まれることも、それに干渉することもないため、シリアルインターフェースを介して、トリガ情報を電力スタックに送信することが所望されるとき、有用であり得る。半二重は、トリガがシリアルインターフェース接続を使用して電力スタックに送信されない用途で使用されることができる。
【００３３】
マスタ制御ユニットを含む実施形態では、シリアルインターフェース接続はまた、マスタ制御ユニットによって電力スタックのうちの１つ以上に送信される情報を制御するために、可変シリアルデータパケット構造をサポートすることができる。例えば、可変シリアルデータパケット構造は、電力スタックのうちの任意の１つによってマスタ制御ユニットに送信されるステータス／エラー情報をエンコードする。故に、可変シリアルデータパケット構造は、固定サンプルレート、または可変サンプルレート、または両方において、マスタ制御ユニットによって１つ以上の電力スタックに伝送されることができる。同様に、電力スタックのうちの１つ以上は、１つ以上の電力スタックの故障分析をサポートするためのデータロギング、または潜在的に故障する可能性がある電力スタックのための予防保守、または両方が可能であることができる。加えて、これらの実施形態におけるＩＧＢＴインターフェースは、マスタ制御ユニットとのリアルタイム通信インターフェースを提供するためのマイクロプロセッサ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または両方を含むことができる。
【００３４】
図２Ａ、図２Ｂ、および図２Ｃを参照すると、複数のケーブル選択肢を伴うシリアルインターフェースケーブル（２０８）を含む、本明細書に開示されるような電力スタック制御システムが、説明される。加えて、シリアルインターフェースを経由して、グローバルクロック時間の概念を電力スタック制御システム（２０４、２１０、２１４、２１８）に導入するために使用され得る高精度時間プロトコルをサポートする。シリアルインターフェースケーブル（２０８）選択肢のいくつかの例が、図１２〜１５において、以下で説明および考察される。
【００３５】
１．電力スタック制御システム内で制御情報を伝送してステータス／エラー情報を受信する全二重モードをサポートし得るシリアルインターフェースと、改良された電力接続とを含むように再定義されているピン接続と現在併用されている２６ピンリボンケーブル（１２１６）。図１２を参照されたい。シリアルインターフェースは、受信（１２０６）の場合、ピン１５および１６に、伝送（１２１０）の場合、ピン１９および２０上に実装される。
【００３６】
２．別個の電力供給源ケーブル（１３２０）、および電力スタック制御システム内で制御情報を伝送してステータス／エラー情報を受信する全二重モードならびに別個のＩＧＢＴトリガ信号をサポートし得る２０ピンリボンケーブル（１３１４）。図１３を参照されたい。シリアルインターフェースは、受信（１３０６）の場合、ピン１５および１６、伝送（１３１０）の場合、ピン１９および２０上に実装される。
【００３７】
３．別個の電力供給源ケーブル（１４２６）、グローバル障害ステータスおよびリセット信号を含むＩＧＢＴトリガ信号をサポートし得る１４ピンリボンケーブル（１４１０）、および電力スタック制御システム内で制御情報を伝送してステータス／エラー情報を受信する全二重モードをサポートし得るＣＡＴ５、ＣＡＴ６等のケーブル（１４２０）。図１４を参照されたい。シリアルインターフェースは、受信（１４１２）の場合、ピン１および２、伝送（１４１６）の場合、ピン５および６上に実装される。
【００３８】
４．標準的Ｅｔｈｅｒｎｅｔ（登録商標）  ＣＡＴ５、ＣＡＴ６等のシリアルインターフェースケーブル（１５１０）および別個の電力供給源ケーブル（１５１６）。標準的Ｅｔｈｅｒｎｅｔ（登録商標）ＣＡＴ５、ＣＡＴ６等のタイプのケーブル（１５１０）は、ＩＧＢＴトリガ、全ステータスレポーティング、リセット等を含む、全制御およびステータス機能をサポートすることができる。図１５を参照されたい。シリアルインターフェースは、伝送（１５０２、１５０６）の場合、ピン１および２、受信（１５０４、１５０８）の場合、ピン３および６上に実装される。
【００３９】
加えて、プログラマブル論理が、更新および／または新しい特徴をサポートするように、フィールドアップグレード可能であり得るように、ＩＧＢＴインターフェース基板（２１０）に追加されることができる。本プログラマブル論理は、埋込マイクロプロセッサ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または両方の形態をとってもよい。プログラマブル論理はまた、異なる用途要件に基づいて、インターフェース基板（２１０）のカスタマイズを可能にすることができる。
【００４０】
シリアルインターフェースに切り替えることによって、制御およびステータス／エラー情報は、用途の具体的要件に応じて、パケット化され、可変レベルの複雑性をサポートすることができる。加えて、シリアルインターフェースケーブルはまた、複数のＩＧＢＴインターフェース基板（２１０）または電力スタック（２１０、２１４、２１８）一般がマスタ制御ユニット（２０４）によって提供され得るマスタシステムクロック（グローバルクロック）に同期されることを可能にし得る埋込クロック／タイミング情報をサポートすることができる。
【００４１】
本発明は、シリアルインターフェースケーブルに複数のケーブル選択肢を提供する。加えて、シリアルインターフェースを経由して、グローバルクロック時間の概念を電力スタック制御システムに導入するために使用され得る高精度時間プロトコルをサポートする。シリアルインターフェースケーブル選択肢のいくつかの例が、以下に説明され、図１２−１５に示される。
【００４２】
１．電力スタック制御システム内で制御情報を伝送してステータス／エラー情報を受信する全二重モードをサポートし得るシリアルインターフェースと、改良された電力接続とを含むように再定義されているピン接続と現在併用されている２６ピンリボンケーブル（１２１６）。図１２を参照されたい。シリアルインターフェースは、受信（１２０６）の場合、ピン１５および１６に、伝送（１２１０）の場合、ピン１９および２０上に実装される。
【００４３】
２．別個の電力供給源ケーブル（１３２０）、および電力スタック制御システム内で制御情報を伝送してステータス／エラー情報を受信する全二重モードならびに別個のＩＧＢＴトリガ信号をサポートし得る２０ピンリボンケーブル（１３１４）。図１３を参照されたい。シリアルインターフェースは、受信（１３０６）の場合、ピン１５および１６、伝送（１３１０）の場合、ピン１９および２０上に実装される。
【００４４】
３．別個の電力供給源ケーブル（１４２６）、グローバル障害ステータスおよびリセット信号を含むＩＧＢＴトリガ信号をサポートし得る１４ピンリボンケーブル（１４１０）、および電力スタック制御システム内で制御情報を伝送してステータス／エラー情報を受信する全二重モードをサポートし得るＣＡＴ５、ＣＡＴ６等のケーブル（１４２０）。図１４を参照されたい。シリアルインターフェースは、受信（１４１２）の場合、ピン１および２、伝送（１４１６）の場合、ピン５および６上に実装される。
【００４５】
４．標準的Ｅｔｈｅｒｎｅｔ（登録商標）  ＣＡＴ５、ＣＡＴ６等のシリアルインターフェースケーブル（１５１０）および別個の電力供給源ケーブル（１５１６）。標準的Ｅｔｈｅｒｎｅｔ（登録商標）  ＣＡＴ５、ＣＡＴ６等のタイプのケーブル（１５１０）は、ＩＧＢＴトリガ、全ステータスレポーティング、リセット等を含む、全制御およびステータス機能をサポートすることができる。図１５を参照されたい。シリアルインターフェースは、伝送（１５０２、１５０６）の場合、ピン１および２、受信（１５０４、１５０８）の場合、ピン３および６上に実装される。
【００４６】
加えて、プログラマブル論理が、更新および／または新しい特徴をサポートするように、フィールドアップグレード可能であり得るように、ＩＧＢＴインターフェース基板（２１０）に追加されることができる。本プログラマブル論理は、埋込マイクロプロセッサ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または両方の形態をとってもよい。プログラマブル論理はまた、異なる用途要件に基づいて、インターフェース基板（２１０）のカスタマイズを可能にすることができる。
【００４７】
シリアルインターフェースに切り替えることによって、制御およびステータス／エラー情報は、用途の具体的要件に応じて、パケット化され、可変レベルの複雑性をサポートすることができる。加えて、シリアルインターフェースケーブルはまた、複数のＩＧＢＴインターフェース基板（２１０）または電力スタック一般がマスタ制御ユニット（２０４）によって提供され得るマスタシステムクロック（グローバルクロック）に同期されることを可能にし得る埋込クロック／タイミング情報をサポートすることができる。
【００４８】
シリアルインターフェース。図２（Ａ、Ｂ、Ｃ）は、本発明の種々の実施形態の概要を示す。これらの図面は、とりわけ、電力ケーブル（２０６）および全二重シリアルインターフェースケーブル（２０８）を描写する。
【００４９】
シリアルインターフェースケーブル（２０８）は、制御およびステータス／エラー情報を電力スタックへ／から転送するために使用されることができる。シリアルインターフェース実装は、用途要件に応じて、可変レベルの複雑性および温度範囲でもたらされることができる。例えば、２つの異なるシリアルインターフェース選択肢は、以下を含んでもよい。
【００５０】
１）ＲＳ４２２全二重インターフェース
２）Ｅｔｈｅｒｎｅｔ（登録商標）全二重インターフェース。
【００５１】
他の潜在的シリアルインターフェース選択肢は、ＵＳＢまたは潜在的に任意の他のシリアルインターフェース規格（ＲＳ２３２／ＲＳ４８５）を含む。
【００５２】
いずれのシリアルインターフェース選択肢も、単一または複数の電力スタック用途をサポートすることができ、それらはまた、星状（３００）またはデイジーチェーン（４００）相互接続構成をサポートし得る。加えて、いずれのシリアルインターフェース選択肢も、マスタ制御ユニット（２０４）（マスタ（グローバル）クロック）と電力スタックのローカル（スレーブ）クロックとの間のマスタ／ローカル（スレーブ）クロック同期をサポートすることができる。
【００５３】
図３は、シリアルインターフェース星状構成（３００）を示し、マスタ制御ユニット（３０２）は、マルチポートスイッチユニット（３０８）を駆動させ、これは、順に、個々のインターフェース基板（３１４）（または、より一般的には、電力スタック制御システム）を駆動させる。マルチポートスイッチユニット（３０８）の機能は、使用されるシリアルインターフェースのタイプに依存し得る。
【００５４】
ＲＳ４２２等のシリアルインターフェース実装の場合、マルチポートスイッチ（３０８）は、単に、マスタ制御ユニット（３０２）から、任意の数の出力ポートへ、インターフェース基板（３１４）（または、より一般的には、電力スタック制御システム）へと伝送入力を複製することができる。受信ポートの場合、それは、インターフェース基板（３１４）（または、より一般的には、電力スタック制御システム）からマスタ制御ユニット（３０２）に返される受信器入力を多重化することができる。
【００５５】
Ｅｔｈｅｒｎｅｔ（登録商標）シリアルインターフェース方式の場合、マルチポートスイッチ（３０８）は、Ｅｔｈｅｒｎｅｔ（登録商標）スイッチであることができる。また、それは、マスタ制御ユニット（３０２）から、任意の数の出力ポートへ、インターフェース基板（３１４）（または、より一般的には、電力スタック制御システム）へと伝送入力を複製することができる。また、受信ポートの場合、それは、インターフェース基板（３１４）（または、より一般的には、電力スタック制御システム）からマスタ制御ユニット（３０２）に返される受信器入力を多重化することができる。Ｅｔｈｅｒｎｅｔ（登録商標）の場合、これは、スイッチ（３０８）の標準的機能である。ＲＳ４２２実装も同様に、提供されることができる。
【００５６】
シリアルインターフェースの実装はまた、電力スタックローカル（スレーブ）クロックをマスタ制御ユニット（２０４）内に位置するマスタ（グローバル）クロックに同期させたまま保つことができるクロック同期方式をサポートすることができる。本クロック同期は、可変レベルの正確度をサポートすることができ、電力システムの具体的要件に依存し得る。より高いレベルのクロック同期正確度は、リアルタイム電力生成、変換、および／または制御プロセスのより正確な制御を可能にすることができる。
【００５７】
好適なクロック同期方式は、ＩＥＥＥ１５８８高精度時間プロトコル、またはＩＥＥＥ８０２．１ＡＳ高精度時間プロトコルであり得る。他の好適な時間プロトコルもまた、可能性として考えられる。
【００５８】
図４は、シリアルインターフェースデイジーチェーン構成（４００）を示し、マスタ制御ユニット（４０２）は、チェーン内の第１の（最左）インターフェース基板（４０８）（または、より一般的には、電力スタック制御システム）を駆動し、これは、次いで、マスタ制御ユニット（４０２）の制御情報をそのステータス／エラー情報とともに、チェーン内の次の（右側）インターフェース基板（４０８）にパスし、それが続く。チェーン内の最後（最右）のインターフェース基板（４０８）は、全ての前のインターフェース基板（４０８）のステータス／エラー情報をマスタ制御ユニット（４０２）に返すように転送することができる。シリアルインターフェースデイジーチェーン構成のステータス／エラー情報は、次いで、システム監視者に伝送または表示されことができる。
【００５９】
いずれのシリアルインターフェース実装も、制御およびステータス／エラーデータパケットの両方をサポートすることができる。これらのパケットの構造およびコンテンツは、用途要件および実装に応じて、変動し得る。制御パケットの例に関しては、図６を、ステータスパケットの例に関しては、図７を、エラーパケットの例に関しては、図９を、割り込みパケットの例に関しては、図１０を参照されたい。他のシリアルインターフェース実装（ＲＳ２３２、ＲＳ４２２等）もまた、カスタムパケットヘッダ情報を使用して実装され得る。シリアルケーブル実装およびピン配列の例に関しては、図１２、図１３、図１４、および図１５を参照されたい。
【００６０】
シリアルインターフェースパケットは、典型的には、種々の制御／ステータスパケットの時間をマーキングするためのグローバルクロックタイムスタンプ（秒およびナノ秒）を含む。マスタ制御ユニット（２０４）および電力スタックは、典型的には、制御およびステータスパケットの中にグローバルクロックタイムスタンプを含むグローバルクロック時間に同期される。これは、マスタ制御ユニットによる全機能の精密な制御および監視を可能にする。図５Ａおよび図５Ｂは、マスタ（マスタ制御ユニット（２０４））およびスレーブ（電力スタック）動作の概要を表す。マスタ制御ユニット（２０４）は、制御情報（ＩＧＢＴトリガオン／オフ）をマスタイベントバッファ（５００Ａ）の中に記憶する。マスタイベントバッファ（５００Ａ）は、マスタ制御ユニット（２０４）からの伝送パケットのためのデータ源である。スレーブ（電力スタック）は、マスタ制御ユニット（２０４）から伝送されるデータを含むスレーブイベントバッファ（５００Ｂ）を維持する。マスタおよびスレーブイベントバッファ（５００Ａ、５００Ｂ）は両方とも、グローバルクロックタイムスタンプを追跡する。スレーブ（電力スタック）は、そのローカル（スレーブ）グローバルクロックタイムスタンプが、マスタ制御ユニット（２０４）から受信されるようなスレーブイベントバッファ（５００Ｂ）内に記録されたグローバルクロックタイムスタンプに一致するとき、マスタ制御ユニット（２０４）から受信された制御データを出力することができる。スレーブイベントバッファ動作は、スレーブイベントバッファ（１１０２）内に記録されたタイムスタンプを監視し、これらのタイムスタンプをそのローカル（スレーブ）グローバルクロック時間（１１１８）と比較するタイムスタンプコンパレータコントローラ（１１２０）を示す図１１により詳細に概略される。タイムスタンプ一致が生じると、そのタイムスタンプの間、スレーブイベントバッファ（１１０２）からのデータの出力を開始することができる。例では、データＡＡＡＡＡ（１６進形式）は、いったんグローバルクロックタイムスタンプが５０００００（１１０４）に到達すると、特定のＩＧＢＴドライバ（１１２６）に対して、１度に１ビットを出力することができる。データパターンＡＡＡＡＡ（１６進形式）は、２０の個々のＩＧＢＴドライバ（１１２６）トリガ値を表し、各個々のトリガは、１マイクロ秒間隔で生じる。
【００６１】
本例では、データは、ＩＧＢＴドライバ（１１２６）を制御するために、トリガ１と標識される。本データはまた、電力スタック制御システム内で精密な制御を要求する任意のものを制御するためにも使用され得る。
【００６２】
クロック同期。クロック同期方式の背後にある主要な概念は、マスタデバイスおよび全スレーブデバイスが、ある規定正確度を伴って、同一の時間に同期されるクロックを有することである。本グローバルクロック時間は、通常の壁掛け時計と同一の概念であるが、その時間単位のみ異なる。壁掛け時計の場合、時間単位は、時間、分、および秒であり得る。種々の実施形態（ＩＥＥＥ高精度時間プロトコルの使用を含む）の場合、単位は、マスタデバイスとスレーブデバイスとの間のより優れたクロック同期度を可能にする、秒およびナノ秒であり得る。グローバル時間単位におけるこのより優れた正確度はまた、制御およびステータスパケット両方に関して、より優れた正確度を可能にすることができる。本方式は、電力スタックの制御および監視において、ならびに電力生成、変換、および／または制御プロセスにおいて、より優れた正確度を提供する。
【００６３】
好適なマスタクロックデバイスは、マスタ制御ユニット（２０４）であり得、スレーブ（単数または複数）は、電力スタック（単数または複数）であり得る。ＩＥＥＥ１５８８プロトコルでは、マスタクロックが、最初に、高精度時間プロトコルをサポートするネットワーク上のデバイスの全てから動的に選択される。マスタデバイスは、次いで、マスタ（グローバル）クロック時間の生成に関与し、スレーブデバイスは、デバイスの初期化時の電力から開始する特定のプロトコルを使用して、本グローバルクロック時間に自ら同期する。クロック同期プロトコルは、ＩＥＥＥ１５８８高精度時間プロトコル仕様に完全に説明されているが、簡単に言うと、マスタへのクロック時間同期は、２つのステップにおいて達成される（図８参照）。
【００６４】
通信経路遅延は、スレーブデバイス（８０６）によって算出される。これは、ＩＥＥＥ１５８８パケット（経路遅延要求（８０８）、経路遅延応答（８１４）、および経路遅延応答フォローアップ（８２０））が、マスタ（８０４）とスレーブデバイス（８０６）との間で伝送されるときに生成されるタイムスタンプを記録することによって行なわれる。
【００６５】
スレーブクロックオフセットは、スレーブデバイス（８０６）によって算出される。これは、マスタデバイス（８０４）が同期フレーム（８２８）を送信するときに生成されるタイムスタンプの使用を通して達成される。マスタデバイス（８０４）は、通常、１秒である特定の時間間隔において、同期フレーム（８２８）を送信することができる。同期フレーム（８２８）、同期フォローアップフレーム（８３２）、および通信経路遅延（８２２）内で送信されるタイムスタンプは、マスタとスレーブクロックカウンタとの間のオフセットを計算するために使用されることができる。クロックオフセット（８３４）は、次いで、マスタクロックに収束するために、スレーブクロックカウンタの増加率を調節し、スレーブクロックカウンタのスローダウンまたはスピードアップのいずれかをさせるために使用される。
【００６６】
これは、マスタ（８０４）が、周期的に、同期フレーム（８２８）を送信し得、スレーブ（８０６）が、継続的に、そのスレーブクロックカウントを監視および調節し、マスタクロックカウントに同期されたまま保ち得るため、継続的プロセスである。
【００６７】
ＩＥＥＥ１５８８仕様に説明されるような初期グローバルクロック同期プロセスの概要に関しては、図８を参照されたい。
【００６８】
クロック同期プロトコルはまた、種々の用途のためにカスタマイズされることができる。
【００６９】
マスタ（グローバル）クロック時間に対するスレーブクロック時間の正確度は、設計に依存する。正確度は、１ナノ秒〜ミリ秒程度であることができ、用途が要求するものに依存する。より低コストシステムの場合、同期プロトコルは、ソフトウェア内に実装され、ミリ秒またはマイクロ秒範囲内の同期正確度をもたらすことができる。より高性能システムまたはより正確度を要求するシステムの場合、同期プロトコルは、ハードウェア内に実装され、低マイクロ秒またはナノ秒範囲内の同期正確度をもたらすことができる。
【００７０】
マスタデバイスおよびスレーブデバイス両方内のマスタ（グローバル）クロック時間は、秒およびナノ秒クロックカウントを維持し得るカウンタとして実装されることができる。本カウンタは、システム（マスタデバイスおよびスレーブデバイスの両方）のグローバル時間を表し、本時間は、イベント時間として使用されることができる。イベント時間は、シリアルインターフェースパケット内で送信される制御データを使用して、ＩＧＢＴ（２１８）をオンまたはオフのいずれかに駆動するために使用されることができる（図６）。パケット内で送信される制御データは、ＩＧＢＴゲート（２１８）を直接駆動させるために使用され得るナノまたはマイクロ秒イベント（システム正確度要件に応じて）に変換されることができる。本データは、イベントバッファ内に記憶されることができ、イベントバッファ出力は、グローバルクロックタイムスタンプによってトリガされることができる。マスタ（５００Ａ）およびスレーブ（５００Ｂ）イベントバッファ動作の概要に関しては、図５を、スレーブイベントバッファ（１１０２）動作のより詳細な略図に関しては、図１１を参照されたい。
【００７１】
ＩＥＥＥ１５８８高精度時間プロトコル。ＩＥＥＥ１５８８高精度時間プロトコルは、種々の機器部品の精密な制御が所望される用途のための規格として開発された。例えば、工場自動化、アセンブリライン等のような産業制御用途である。規格は、複数の機器部品間に所望の精密な時間制御を伴う任意の製品カテゴリに適用可能である。現在、２つの異なるバージョン（バージョン１および２）が存在する。最新バージョン（２）には、マスタ／スレーブクロック同期の正確度を改善するための変更が含まれる。
【００７２】
ＩＥＥＥ８０２．１ＡＳ高精度時間プロトコルは、Ｅｔｈｅｒｎｅｔ（登録商標）を経由して、ＩＥＥＥ１５８８高精度時間プロトコルをオーディオ／ビデオの分野に適用する、好適な規格である。
【００７３】
ＩＥＥＥ１５８８高精度時間プロトコルは、風力、太陽、自動車、モータ制御、および工業用金属産業において使用される電力スタック制御システムの分野にも適用されることができる。精密な時間プロトコルは、電力スタック制御システム内のＩＧＢＴドライバならびにエラーおよびステータスレポーティングを正確に制御するために使用されることができる。そのような精密な時間制御は、電力生成および制御プロセスの制御ループを制御するのに役立つ。
【００７４】
シリアルインターフェースパケット。シリアルインターフェースパケットは、マスタ制御ユニットからの電力スタックのための制御データまたは電力スタックからマスタ制御ユニットへのステータス／エラー情報を含むことができる。
【００７５】
異なるパケットタイプが、実装されることができ、これらのパケットタイプは、種々の用途のために、また、現場更新を提供するように修正されることができる。パケットタイプのいくつかは、システム制御のため、例えば、マスタデバイスとスレーブデバイスとの間のグローバルクロック同期を維持するために使用されることができる一方、他のパケットタイプは、例えば、ＩＧＢＴゲートを駆動する、ＩＧＢＴステータスをレポートする等、デバイス制御のために使用されることができる。いくつかの可能性として考えられるパケットタイプは、以下である。
【００７６】
１）グローバルクロック同期−マスタとスレーブグローバル時間カウンタとの間にロックを維持するために使用される。本パケットは、ＩＥＥＥ１５８８高精度時間プロトコル仕様専用であり、ユーザデータを移送できない。
【００７７】
２）ＩＧＢＴ制御−直接、電力スタック（単数または複数）を制御するために使用される。これは、ＩＧＢＴドライバ毎にトリガオンまたはオフ情報を含むことができる。ＩＧＢＴ制御パケットの例に関しては、図６を参照されたい。
【００７８】
３）ＩＧＢＴステータス−温度測定のようなＩＧＢＴ情報をレポートするために使用される。ＩＧＢＴステータスパケットの例に関しては、図７を参照されたい。
【００７９】
４）ＩＧＢＴエラー−ＩＧＢＴ障害状態および特定のＩＧＢＴデバイスをレポートするために使用される。例えば、特定のＩＧＢＴデバイスに関する高温障害。ＩＧＢＴエラーパケットの例に関しては、図９を参照されたい。
【００８０】
５）割り込み−急を要する、マスタからスレーブへまたはスレーブからマスタへの任意の高優先順位情報をレポートするために使用される。例えば、全ＩＧＢＴデバイスをシャットダウンする。割り込みパケットの例に関しては、図１０を参照されたい。
【００８１】
シリアルインターフェースパケットレート。制御目的のために送信されるマスタ制御ユニット（２０４）シリアルインターフェースパケットは、周期的または可変のいずれかであることができる。通常、これらのパケットは、固定サンプルレートで送信され、電力スタックを制御すべき固定期間を表すことができる。例えば、制御パケットは、５０Ｋｈｚレートで（２０マイクロ秒毎に）送信され、パケット内で送信されるタイムスタンプに基づいて、２０マイクロ秒の期間の間、電力スタックのための制御データを表してもよい。本パケット内では、制御情報は、ＩＧＢＴに、制御パケット内で送信されるタイムスタンプに対して、時間１マイクロ秒においてオンとなり、時間１０マイクロ秒においてオフになるように命令してもよい。タイムスタンプおよびマスタ（グローバル）クロックに関連するような１つのＩＧＢＴトリガのためのデータの例に関しては、図１１を参照されたい。
【００８２】
また、電力スタックのための制御データは、全て、ＩＧＢＴ制御データがどのようにエンコードされるかに依存するため、より長い期間を表すことも可能性として考えられる。これは、パケットが可変サンプルレートで送信され得ることを含意し、パケットは、電力スタックへの変更が、システム性能を最適化するために所望されるときのみ送信される。前述のように、これは、全て、ＩＧＢＴ制御データが、マスタ制御ユニット（２０４）によってどのようにエンコードされるかに依存する。例えば、オン／オフ時間スロット形式を直接使用して、エンコードされ得るか、あるいは非ゼロ復帰形式または任意の他のエンコード方式でエンコードされ得る。
【００８３】
可変パケットレートの主要な利点は、シリアルインターフェースの帯域幅を減少させ得、他の目的のために使用され得る時間を解放することができることである。
【００８４】
シリアルインターフェースパケットレートに関する基本計算例。これらの例示的計算は、シリアルインターフェースケーブルを経由してクロック同期プロトコルを使用するとき、ＩＧＢＴトリガに対して達成され得る時間精度に関する、いくつかの一般的ガイドラインを提供する。
【００８５】
ＩＧＢＴ制御パケット内で送信されるＩＧＢＴトリガの分解能に影響を及ぼすいくつかの要因がある。
【００８６】
シリアルインターフェースパケットレート−ＩＧＢＴ制御パケットが伝送されるレート
シリアルプロトコル−Ｅｔｈｅｒｎｅｔ（登録商標）、ＵＳＢ、ＲＳ２３２、ＲＳ４２２等
クロック同期プロトコル−ＩＥＥＥ１５８８
クロック同期プロトコル実装−ソフトウェア専用、ハードウェア／ソフトウェア組み合わせ、ハードウェア専用。
【００８７】
例示的計算の場合、以下の仮定が行なわれ得る。
【００８８】
ＩＥＥＥ１５８８クロックプロトコルと、最も正確なマスタ／スレーブクロック整合をサポートし得るハードウェア専用実装とを併用する。
【００８９】
シリアルプロトコルによって要求される任意のオーバーヘッド、例えば、Ｅｔｈｅｒｎｅｔ（登録商標）ギャップ、プリアンブル、ヘッダ等の情報を無視する。
【００９０】
パケットサンプルレートは、５０Ｋｈｚ（２０マイクロ秒周期）であり得る。
【００９１】
Ｅｔｈｅｒｎｅｔ（登録商標）および公称データレートを使用する（すなわち、クロック公差を考慮に入れない）。
【００９２】
（例１  １００Ｍｂｉｔ  Ｅｔｈｅｒｎｅｔ（登録商標））
公称パケットレートは、１００Ｍビット／秒または１２．５Ｍバイト／秒である。
【００９３】
サンプルレートは、５０Ｋｈｚ（２０マイクロ秒）である。
【００９４】
パケットあたりの総データペイロードバイト＝１２．５Ｍバイト／５０Ｋｈｚ
パケットあたりの総データペイロードバイト＝２５０バイト
６ＩＧＢＴトリガの場合、これは、トリガあたり約４０バイトまたはトリガあたり３２０ビットであり得る。
【００９５】
トリガ分解能＝トリガあたり２０マイクロ秒／３２０ビット
トリガ分解能＝６０ナノ秒（約）。
【００９６】
（例２  Ｇｉｇａｂｉｔ  Ｅｔｈｅｒｎｅｔ（登録商標））
公称パケットレートは、１０００Ｍビット／秒または１２５Ｍバイト／秒である。
【００９７】
サンプルレートは、５０Ｋｈｚ（２０マイクロ秒）である。
【００９８】
パケットあたり総データペイロードバイト＝１２５Ｍバイト／５０Ｋｈｚ
パケットあたり総データペイロードバイト＝２５００バイト
６ＩＧＢＴトリガの場合、これは、トリガあたり約４００バイトまたはトリガあたり３２００ビットであり得る。
【００９９】
トリガ分解能＝トリガあたり２０マイクロ秒／３２００ビット
トリガ分解能＝６ナノ秒（約）。
【０１００】
シリアルインターフェースクロック粒度。システム内のクロック粒度は、シリアルインターフェース実装、例えば、ＲＳ２３２、ＲＳ４２２、Ｅｔｈｅｒｎｅｔ（登録商標）、ＵＳＢ、および選定される実際のインターフェースハードウェアに依存し得る。Ｅｔｈｅｒｎｅｔ（登録商標）実装の場合、クロック粒度は、８〜４０ナノ秒範囲であり得る。好ましくは、クロック粒度は、１０〜２０ナノ秒範囲となる。
【０１０１】
範囲が、分子量等の物理的特性、または化学式等の化学特性のために本明細書で使用されるとき、その中の特定の施形態のための範囲の全ての組み合わせおよび部分的組み合わせが、含まれることが意図される。
【０１０２】
本書に引用または説明される、各特許、特許出願、および刊行物の開示は、参照することによって全体として本明細書に組み込まれる。
【０１０３】
当業者は、多数の変更および修正が、本発明の好ましい実施形態に行なわれることができ、そのような変更および修正は、本発明の精神から逸脱することなく、行なわれることができることを理解するであろう。したがって、添付の特許請求の範囲は、本発明の真の精神および範囲内にある、全てのそのような均等物変形例を網羅することが意図される。
【図１】
2016506712.tif 000003
【図２Ａ】
2016506712.tif 000004
【図２Ｂ】
2016506712.tif 000005
【図２Ｃ】
2016506712.tif 000006
【図３】
2016506712.tif 000007
【図４】
2016506712.tif 000008
【図５Ａ】
2016506712.tif 000009
【図５Ｂ】
2016506712.tif 000010
【図６】
2016506712.tif 000011
【図７】
2016506712.tif 000012
【図８】
2016506712.tif 000013
【図９】
2016506712.tif 000014
【図１０】
2016506712.tif 000015
【図１１】
2016506712.tif 000016
【図１２】
2016506712.tif 000017
【図１３】
2016506712.tif 000018
【図１４】
2016506712.tif 000019
【図１５】
2016506712.tif 000020
【国際調査報告】
2016506712.tif 000021