(57)【要約】  電子スイッチ（７Ａ、７Ｂ）と関連付けられているそれぞれのドライバ回路（５Ａ、５Ｂ）に接続されている駆動信号処理回路（１）を介して並列接続された前記電子スイッチを駆動するための方法が説明される。電子スイッチのターンオフ期間中、ドライバ回路は駆動信号処理回路に障害信号を送信する。電子スイッチのターンオフ期間中、ドライバ回路は、電子スイッチの駆動回路から入力する障害信号をマスクする。【選択図】図１
2016511581.tif 000002
【特許請求の範囲】
【請求項１】
並列な２つ以上の電子スイッチに駆動信号を送信するように構成されている駆動信号処理回路であって、前記駆動信号は、少なくともターンオン値およびターンオフ値を担うことが可能である、駆動信号処理回路と、
前記駆動信号処理回路から前記駆動信号を受信し、前記駆動信号の前記値に応じてそれぞれの前記電子スイッチの開閉を制御するように構成されている、前記電子スイッチの各々のためのドライバ回路と、
前記駆動信号処理回路の出力からそれぞれの前記ドライバ回路の入力に駆動信号を送信するための駆動ラインと、
それぞれの前記ドライバ回路から前記駆動信号処理回路に障害信号を送信するための障害ラインと、
を備える、並列接続された電子スイッチを駆動するためのデバイスであって、
各ドライバ回路は、前記駆動回路への駆動信号入力が前記ターンオフ値を担い、かつまた、それぞれの前記電子スイッチ内に障害が存在するときに、前記障害ライン上に障害信号を生成するための、障害信号を生成するための装置を備え、
前記駆動信号処理回路は、前記駆動信号処理回路からの駆動信号出力が前記ターンオフ値を担う期間中にそれぞれの前記ドライバ回路からの前記障害信号をマスクするための装置を備える、デバイス。
【請求項２】
前記障害信号を生成するための前記装置は、前記障害ラインに接続されている、電子切り替えスイッチを含む障害信号生成回路を含み、前記スイッチは、
前記ドライバ回路への前記駆動信号入力が前記ターンオフ値を担うとき、または、それぞれの前記電子スイッチ内に障害が存在するときに、前記障害ライン上の電圧が障害状況を示す値に等しく、
前記ドライバ回路に対する前記駆動信号入力が前記ターンオン値を担い、前記電子スイッチが正しく動作しているときに、前記障害ライン上の電圧が、正しい動作状態を示す値に等しくなる
ように、前記障害ライン上の電圧を切り替えるように駆動される、請求項１に記載のデバイス。
【請求項３】
前記障害信号を生成するための装置の前記電子切り替えスイッチは、前記駆動信号の立ち上がりエッジに対して前記電子切り替えスイッチのスイッチングを遅延させるために、遅延回路網と関連付けられている、請求項２に記載のデバイス。
【請求項４】
前記障害信号を生成するための装置の前記電子切り替えスイッチは、前記障害ライン上で、障害信号を示す高電圧値、または、障害が無いことを示す低電圧値を印加するように構成されている、請求項２または３に記載のデバイス。
【請求項５】
前記障害信号生成回路は、前記駆動信号入力上の前記電圧値が前記電子切り替えスイッチのスイッチング状態に作用するように、前記ドライバ回路の前記駆動信号入力を前記電子切り替えスイッチに接続する接続分岐を備える、請求項２、３または４のいずれか一項に記載のデバイス。
【請求項６】
前記接続分岐は、前記駆動信号が前記ターンオフ値を担うときには閉じ、前記駆動信号が前記ターンオン値を担うときには開くスイッチを備える、請求項５に記載のデバイス。
【請求項７】
前記接続分岐の前記スイッチは、前記駆動信号が前記ターンオフ値を担うときに前記障害信号生成回路の前記切り替えスイッチのベースにおいて低電圧を印加するように配列および構成され、前記低電圧により、前記障害信号生成回路の前記電子切り替えスイッチが閉じ、前記障害ライン上に障害信号が印加される、請求項６に記載のデバイス。
【請求項８】
前記障害信号生成回路の前記電子切り替えスイッチは、前記ドライバ回路によって駆動される前記電子スイッチの障害信号入力に接続されており、前記電子スイッチの前記障害信号によって、前記障害信号生成回路の前記電子切り替えスイッチが、前記障害ラインに障害信号を印加するように切り替わる、請求項２〜７のいずれか１項に記載のデバイス。
【請求項９】
前記電子スイッチの障害状態は、前記電子スイッチにわたる過電圧信号を介して検出される、請求項１〜８のいずれか１項に記載のデバイス。
【請求項１０】
前記駆動信号処理回路は、障害シグナリング切り替えスイッチを介して前記障害ラインに接続されている端子を備え、そのスイッチング状態は、前記障害ライン上の障害信号の存否によって決定され、前記障害信号をマスクするための前記装置は、前記駆動信号が前記ターンオフ値を担うときに、前記障害ラインによって前記障害シグナリング切り替えスイッチに送信される信号をマスクする、請求項１〜９のいずれか１項に記載のデバイス。
【請求項１１】
前記障害シグナリング切り替えスイッチは、前記障害ラインおよび障害信号抑止回路に接続されているノードに接続されているゲートを有し、前記障害信号抑止回路は、前記駆動信号が前記ターンオフ値を担う期間中に、前記ノードを、障害信号が無いことに対応する電圧値にする、請求項１０に記載のデバイス。
【請求項１２】
前記抑止回路は、前記駆動信号が前記ターンオフ値を担う前記期間中に、前記ノードを低電圧値にする電子スイッチの配列を含む、請求項１１に記載のデバイス。
【請求項１３】
前記障害信号抑止回路は、前記駆動信号の前記ターンオフ値から前記ターンオン値への切り替わりエッジに対して前記回路の抑止効果を延長するように構成および配列されている遅延回路網を備える、請求項１１または１２に記載のデバイス。
【請求項１４】
前記駆動信号はＰＷＭ信号である、請求項１〜１３のいずれか１項に記載のデバイス。
【請求項１５】
前記電子スイッチと関連付けられているそれぞれのドライバ回路に接続されている駆動信号処理回路を介して並列接続された前記電子スイッチを駆動するための方法であって、前記電子スイッチの各々のターンオフ期間の間、前記ドライバ回路は前記駆動信号処理回路に前記電子スイッチのそれぞれの障害信号を送信し、前記電子スイッチの前記ターンオフ期間の間、前記ドライバ回路は、前記電子スイッチの前記駆動信号処理回路から入力する前記障害信号をマスクする、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動信号、たとえば、ＰＷＭ信号を用いてスイッチを駆動するための回路に関する。このタイプの回路は、広範な電子デバイスにおいて、たとえば、配電回路網から入力する電気エネルギーを、電気機械類に供給するのに使用するために調整する必要があるときに、使用される。電気エネルギー調整回路はまた、たとえば、再生可能エネルギー源のような直流電源から入力する電気エネルギーを、配電回路網内に注入するか、または、負荷に供給するために調整するのに使用することもできる。
【０００２】
一般的に、このタイプの回路は、電流インバータ内または電流変換器内に見られる。
【背景技術】
【０００３】
電子スイッチ、一般的にはＩＧＢＴまたは他の同様の電子構成要素は、所与の最大電流負荷または定格電流に対して分けられている。電流が単一のスイッチ上の定格電流を超えるように電力を送達することが可能なデバイスを提供する必要がある場合、１つのみではなく２つ以上のスイッチの間で送達される電流を分割するように、並列な電子スイッチの配列が提供される。並列なスイッチは、同じ駆動信号、たとえば、ＰＷＭ信号によって駆動される。それゆえ、たとえば、ブリッジの各分岐内に、同じ駆動信号によって制御される２つ以上の電子スイッチが設けられているハーフブリッジまたはフルブリッジ構成が可能である。各電子スイッチは、それぞれのドライバ回路または回路基板と関連付けられている。
【０００４】
電子スイッチの駆動信号は、駆動信号処理回路または処理回路基板、一般的にはＤＳＰ（デジタル信号プロセッサ）によって生成される。駆動信号処理回路は、駆動信号が送信される駆動ラインを介して様々な電子スイッチの各駆動回路に接続されている。その上、各ドライバ回路は、障害ラインによって駆動信号処理回路に接続されている。所与のドライバ回路と関連付けられている電子スイッチにおいて障害が発生した場合、ドライバ回路は、障害ラインを介して駆動信号処理回路に障害信号を送信し、それによって、たとえば、デバイスがオフに切り替えられ、および／または警告信号が発せられる。電子スイッチにおける障害は、様々な原因から生じる可能性がある。概して、障害は、電子スイッチにわたる電圧降下の増大を引き起こす。前記電圧降下が閾値を超えると、ドライバ回路が障害ライン上に障害信号を生成する。
【０００５】
駆動信号処理回路が駆動信号をドライバ回路に送達する駆動ライン上に障害または遮断が発生した場合、それぞれの電子スイッチはもはやスイッチング信号を受信しないため、開いたままである。これが発生すると、通常動作状態においては並列なＮ個の電子スイッチの間で分割されている電流の流れがＮ−１個のスイッチの間で分割され、残りの各スイッチを通じて必然的に定格電流が増大する。たとえば、２つのスイッチが並列になっている構成の場合、電子スイッチのうちの１つと関連付けられている駆動ラインにおいて障害が発生した場合、この後者の電子スイッチはもはや閉状態に切り替わらず、常に開いたままになる。他方のスイッチは、その通流期間における全電流を維持することになる。電流が電子回路上の最大許容可能値を超える場合、これは破断することになる。駆動信号が無い状況はドライバ回路によって検出されず、それゆえ、警告状態が発生しない。デバイスは、駆動信号を受信し続けている電子スイッチが取り返しがつかないほどに損傷を受けるまで、動作し続ける。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
それゆえ、上述したタイプのデバイスの信頼性を向上させること、特に、電子スイッチに対する取り返しがつかない損傷を防止するために、駆動ラインの任意の妨害または機能不全を検証することが必要とされている。回路に負荷をかけることなく、すなわち、駆動信号処理回路とそれぞれの電子スイッチの各ドライバ回路との間に追加の接続ラインを設ける必要なしに、この機能が実施されることが妥当である。
【課題を解決するための手段】
【０００７】
従来技術のデバイスの問題の１つまたは複数を解決または軽減するために、駆動信号処理回路、および、駆動信号処理回路とそれぞれのスイッチのそれぞれのドライバ回路との間の障害ラインが提供される。その上、実効的に制御されているスイッチにおいて障害が存在する場合だけでなく、ドライバ回路から受信される駆動信号がターンオフ値を担っているときにも障害ライン上に障害信号が存在する。駆動信号処理回路がターンオフ信号を生成する期間において、障害信号は抑止され、すなわち、マスクされ、それによって障害信号を生じない。障害信号が通流期間中、すなわち、駆動信号処理回路が通電信号を生成する期間中もそのままである場合、もはや抑止またはマスクされていない障害信号が、たとえば、駆動ラインの妨害に起因してドライバ回路がそれぞれのスイッチの閉信号、すなわちターンオン信号を受信しないという事実によって判定される、障害のシグナリングを決定する。
【０００８】
実際の実施形態において、それゆえ、並列な２つ以上の電子スイッチに駆動信号を送信するように構成されている駆動信号処理回路であって、前記駆動信号は、少なくともターンオン値およびターンオフ値を担うことが可能である、駆動信号処理回路を備える、並列な電子スイッチを駆動するためのデバイスが提供される。デバイスはまた、駆動信号処理回路から駆動信号を受信し、駆動信号の値に応じてそれぞれの電子スイッチの開閉を制御するように構成されている、各電子スイッチのためのドライバ回路をも備えることができる。その上、駆動信号処理回路の出力からそれぞれのドライバ回路の入力に駆動信号を送信するために、駆動ラインが駆動信号処理回路を電子スイッチのそれぞれの回路に接続する。最後に、それぞれのドライバ回路から駆動信号処理回路に障害信号を送信するために、それぞれのドライバ回路と駆動信号処理回路との間に障害ラインが設けられる。
【０００９】
各ドライバ回路はまた、駆動回路への駆動信号入力がターンオフ値を担い、かつまた、それぞれの電子スイッチ内に障害が存在するときに、障害ライン上に障害信号を生成するために、障害信号を生成するための装置をも備える。駆動信号処理回路は、駆動信号処理回路からの駆動信号出力がターンオフ値を担う期間中にそれぞれのドライバ回路からの障害信号をマスクまたは抑止するための装置を備える。
【００１０】
障害信号は、実際に障害が存在する場合、すなわち、駆動信号処理回路が閉信号、すなわち、それぞれのスイッチに対する通電信号を生成しているが、この後者のスイッチのドライバ回路が通電信号を受信しない場合に行われる動作（たとえば、障害またはターンオフ信号のシグナリング）を決定しないという意味においてマスクまたは抑止される。
【００１１】
いくつかの実施形態において、障害信号を生成するための装置は、障害ラインに接続されている、電子切り替えスイッチを含む障害信号生成回路を含み、当該スイッチは、
ドライバ回路への駆動信号入力がターンオフ値を担うとき、または、それぞれの電子スイッチ内に障害が存在するときに、障害ライン上の電圧が障害状況を示す値に等しく、
ドライバ回路に対する駆動信号入力がターンオン値を担い、電子スイッチが正しく動作しているときに、障害ライン上の電圧が、正しい動作状態を示す値に等しくなるように、障害ライン上の電圧を切り替えるように駆動される。
【００１２】
実際の実施形態において、障害信号を生成するための装置の電子切り替えスイッチは、駆動信号の立ち上がりエッジに対して電子切り替えスイッチのスイッチングを遅延させるために、遅延回路網と関連付けられる。
【００１３】
いくつかの実施形態において、障害信号を生成するための装置の電子切り替えスイッチは、障害ライン上で、障害信号を示す高電圧値、または、障害が無いことを示す低電圧値を印加するように構成されている。
【００１４】
障害信号生成回路は、駆動信号入力上の電圧値が電子切り替えスイッチのスイッチング状態に作用するように、駆動信号入力を電子切り替えスイッチに接続する接続分岐を備えることができる。その上、接続分岐は、駆動信号がターンオフ値を担うときには閉じ、駆動信号がターンオン値を担うときには開くスイッチを備えることができる。いくつかの実施形態において、接続分岐のスイッチは、駆動信号がターンオフ値を担うときに障害信号生成回路の切り替えスイッチのベースにおいて低電圧を印加するように配列および構成され、前記低電圧により、障害信号生成回路の電子切り替えスイッチが閉じ、障害ライン上に障害信号が印加される。
【００１５】
有利な実施形態において、障害信号生成回路の電子切り替えスイッチは、ドライバ回路によって駆動される電子スイッチの障害信号入力に接続されている。この構成は、電子切り替えスイッチの障害信号が、障害ラインに障害信号を印加するなどのために障害信号生成回路の電子スイッチのスイッチングを引き起こすようなものとすることができる。
【００１６】
いくつかの実施形態において、電子スイッチの障害状態は、電子スイッチにわたる過電圧の信号を介して検出することができる。
【００１７】
いくつかの実施形態において、駆動信号処理回路は、障害シグナリング切り替えスイッチを介して障害ラインに接続されている端子を備えることができる。この後者の切り替えスイッチのスイッチング状態は、障害ライン上の障害信号の存否に応じて判定することができる。有利には、障害信号をマスクするための装置は、駆動信号がターンオフ値を担うときに、障害ラインによって障害シグナリング切り替えスイッチに送達される信号をマスクするように構成することができる。いくつかの実施形態において、障害シグナリング切り替えスイッチは障害ラインおよび障害信号抑止回路に接続されているノードに接続されているゲートを有し、障害信号抑止回路は、駆動信号がターンオフ値を担う期間中に、ノードを、障害信号が無いことに対応する電圧値にする。たとえば、抑止回路は、駆動信号がターンオフ値を担う期間中に、ノードを低電圧値にする電子スイッチの配列を含むことができる。
【００１８】
いくつかの実施形態において、障害信号抑止回路は、駆動信号のターンオフ値からターンオン値への切り替わりエッジに対して回路の抑止効果を延長するように構成および配列されている遅延回路網を備えることができる。
【００１９】
さらなる態様によれば、電子スイッチと関連付けられているそれぞれのドライバ回路に接続されている駆動信号処理回路を介して並列な前記電子スイッチを駆動するための方法が提供され、電子スイッチのターンオフ期間の間、ドライバ回路は駆動信号処理回路に障害信号を送信し、電子スイッチの前記ターンオフ期間の間、駆動信号処理回路は、電子スイッチのドライバ回路から入力する障害信号をマスクする。
【００２０】
本発明は、説明、および、本発明の比限定的な実際の実施形態を示す添付の図面に基づいてよりよく理解される。添付図面のさらなる詳細は以下の通りである。
【図面の簡単な説明】
【００２１】
【図１】並列な２つの電子スイッチの２つのドライバ回路に接続されている駆動信号処理回路のブロック図である。
【図２】駆動信号処理回路、および、駆動される電子スイッチのうちの１つのドライバ回路の回路図である。
【図３】種々の構成および動作状況のうちの１つにおける駆動信号および障害信号の形状を示す図である。
【図４】種々の構成および動作状況のうちの１つにおける駆動信号および障害信号の形状を示す図である。
【図５】種々の構成および動作状況のうちの１つにおける駆動信号および障害信号の形状を示す図である。
【発明を実施するための形態】
【００２２】
例示的な実施形態の以下の詳細な説明は、添付の図面を参照する。異なる図面にある同じ参照符号は、同一のまたは同様の要素を識別する。その上、図面は必ずしも原寸に比例していない。下記の詳細な説明は本発明を限定しない。そうではなく、本発明の範囲は、添付の特許請求の範囲によって画定される。
【００２３】
本明細書全体を通じて「一実施形態（ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」または「その実施形態（ｔｈｅ  ｅｍｂｏｄｉｍｅｎｔ）」または「いくつかの実施形態（ｓｏｍｅ  ｅｍｂｏｄｉｍｅｎｔ）」への参照は、一実施形態に関連して説明されている特定の特徴、構造または要素が、説明されている主題の少なくとも１つの実施形態に含まれていることを意味する。それゆえ、本明細書全体を通じた様々な箇所にある「一実施形態において」または「その実施形態において」または「いくつかの実施形態において」という語句は必ずしも、同じ１つまたは複数の実施形態を指すとは限らない。その上、特定の特徴、構造または要素は、１つまたは複数の実施形態において任意の適切な様式で組み合わされてもよい。
【００２４】
図１は、並列な２つの電子スイッチのための駆動信号処理回路基板または回路を備えるデバイスの主な構成要素を示す機能ブロック図を概略的に示す。記載されているシステムは、フルブリッジまたはハーフブリッジ配列にあるいくつかの電子スイッチ対を備えるより複雑なデバイス、たとえば、インバータまたは変換器の一部分であってもよい。本明細書に記載されている原則および発明的な要素は、一般的範囲を有し、２つ以上の並列接続された電子スイッチを駆動するために駆動信号処理回路が使用される任意の状況に利用することができるため、並列接続されたスイッチが挿入されるより一般的なデバイスの詳細およびさらなる特定事項は説明される必要はない。本明細書において下記に説明されることになるものは、処理回路によって生成される駆動信号を介して２つ以上の並列接続された電子スイッチを駆動するために必要とされる度毎に一般的に適用され得ることに言及すれば十分である。
【００２５】
示されている例において、２つの並列接続された電子スイッチが提供される。下記に説明される概念はまた、並列な任意の数のスイッチを有するシステムにも適用され得ることも理解されなければならない。
【００２６】
図１の図解において、参照符号１は、駆動信号処理回路を全体として示す。回路１は、たとえば、ＤＳＰ（デジタル信号プロセッサ）であってもよい。以降、簡潔にするために、駆動信号処理回路はまた、単純にＤＳＰとしても示されることになる。
【００２７】
ＤＳＰ１は、それぞれの駆動ライン３Ａ、３Ｂを介して、並列な２つの電子スイッチ７Ａ、７Ｂの２つのドライバ回路５Ａ、５Ｂに接続されている。電子スイッチ７Ａ、７Ｂは、たとえば、ＩＧＢＴまたは機能的に同様のタイプの他の半導体構成要素であってもよい。スイッチ７Ａ、７Ｂの特定の性質は拘束力のあるものではなく、これは、たとえば、それらが実施すべき機能のタイプに基づいて選択することができる。
【００２８】
各ドライバ回路５Ａ、５Ｂはまた、ドライバ回路からＤＳＰに障害信号を送信するのに使用されるそれぞれの障害ライン９Ａ、９Ｂをも介してＤＰＳ１に接続されている。
【００２９】
記載されている構成は、これまでのところは現行の技術水準と異ならない。電子スイッチ７Ａ、７Ｂの同時の開閉を制御するために、駆動信号が駆動ライン３Ａ、３Ｂ上でＤＳＰ１から送信される。上述したように、電子スイッチ７Ａ、７Ｂは並列であるため、それらは同じ信号によって駆動されなければならず、それゆえ、それらは同時に開閉される。これは、２つの駆動ライン３Ａ、３ＢがＤＰＳ１の側で互いに接続されているという事実によって概略的に表されている。
【００３０】
自ら分かるように、ドライバ回路５Ａ、５Ｂは、電子スイッチ７Ａ、７Ｂに対して直流的に絶縁され得、フォトダイオードによって生成される光信号を介してその開閉を制御することができる。前記制御されるスイッチにわたる電圧降下検出器によって、電子スイッチ７Ａまたは７Ｂの任意の障害が検出される。制御されるスイッチにわたる電圧降下が閾値を超えた場合、それぞれのドライバ回路５Ａ、５Ｂが、それぞれの障害ライン９Ａ、９Ｂ上に障害信号を生成する。
【００３１】
図３（Ａ）および図３（Ｂ）は、現行の技術水準に従って既知である構成における障害ライン（９Ａまたは９Ｂ）上の信号および駆動ライン（３Ａまたは３Ｂ）上の駆動信号を示す。より詳細には、曲線Ｓ１が駆動信号を表す。曲線Ｓ２は障害ライン９Ａまたは９Ｂ上の障害信号を示し、曲線Ｓ３は、ＤＳＰによって、その障害端子上で受信される障害信号を示す。図３（Ａ）および図３（Ｂ）の図解において、それぞれの信号の電圧レベルが縦座標上に示されており、一方で、時間が横座標上に示されている。
【００３２】
図３（Ａ）は、正しい動作の状況を示す。電子スイッチ（７Ａまたは７Ｂ）のターンオン信号が、時刻ｔ０において駆動ライン３Ａ上で送信される。時刻ｔ１において、駆動信号がローに戻り、ターンオン期間、すなわち、スイッチの通電が終了する（期間Ｔｏｎ＝ｔ１−ｔ０）。
【００３３】
スイッチ７Ａまたは７Ｂが正しく閉じている場合、障害ライン（９Ａまたは９Ｂ）上の障害信号Ｓ２はローのままである、すなわち、信号は存在しない。ＤＰＳの障害端子上の障害信号Ｓ３は変化しないままである。
【００３４】
図３（Ｂ）は、電子スイッチ７Ａまたは７Ｂ内に障害が存在する状況を示す。曲線Ｓ１は、図３（Ａ）に関連して記載されているものと同じ形状を依然として有する。時刻ｔ２において電子スイッチ７Ａまたは７Ｂ上に障害が発生する。これによって、障害信号Ｓ２が生成される。障害ライン９Ａまたは９Ｂ上の電圧がロー値からハイ値に変化する。障害ライン９Ａまたは９Ｂ上のこの信号はＤＳＰ１によって検出され、ＤＳＰ１は、時刻ｔ３においてＤＳＰの障害端子上に障害信号Ｓ３を生成する。
【００３５】
現行の技術水準によるデバイスによれば、駆動信号Ｓ１がドライバ回路（５Ａまたは５Ｂ）に達しない場合、障害信号は生成されず、ＤＳＰ１はこの障害を検出することが可能でない。
【００３６】
図２は、たとえ駆動信号が、たとえばそれぞれの駆動ライン３Ａまたは３Ｂ上での妨害に起因してそれぞれのドライバ回路５Ａ、５Ｂに達しないときであっても障害信号を生成することを可能にする、本明細書において開示されている主題の一実施形態におけるＤＳＰ１およびＤＳＰ１に接続されている電子スイッチ５Ａ、５Ｂのうちの１つのドライバ回路のうちの１つの構成要素を有する回路図を示す。
【００３７】
図面および下記の説明は、本発明を理解するのに必要とされる構成要素を示す。たとえば、当該技術分野において既知の機能を実施するために、図示および後述されているものと組み合わせてさらなる構成要素、デバイス、回路または要素が設けられてもよいことを、当業者は理解しよう。
【００３８】
図２において、参照符号１はここでも、以降簡潔にするために再びＤＳＰによって示される駆動信号処理回路を示す。図２の回路ソリューションの説明において、いくつかの集中した電子構成要素、一般的にはキャパシタおよび抵抗器が示されることになる。これらの構成要素の各々は、いくつかの事例において直列かつ／もしくは並列の複数の構成要素に置き換えられてもよいこと、または、集中した要素として表されているこれらの構成要素の各々は実際には分散した要素によって、たとえば、分散した抵抗器またはキャパシタによって形成されてもよいことを、当業者は理解しよう。
【００３９】
本明細書に記載されている回路構成要素は、並列接続された電子スイッチ７Ａ、７Ｂのうちの１つを参照する。ＤＳＰ回路１によって駆動される電子スイッチの各々に対して同様の構成が提供されることが理解されなければならない。
【００４０】
ＤＳＰは、駆動信号を生成するための構成要素を含む。図２の図解において、電圧源Ｖ２は駆動信号、たとえば、ＰＷＭ信号の生成器を表す。駆動信号は、トランジスタＱ１、たとえば、ＮＰＮスイッチングトランジスタのベースに印加される。Ｒ１は、駆動信号源Ｖ２の正端子（点Ｐ）とトランジスタＱ１のゲートまたはベースとの間の抵抗器を示す。電圧源Ｖ２の負端子は、グランドに接続されている。トランジスタＱ１のエミッタもグランドに接続されており、一方でコレクタは、ここでは３によって示されている駆動ラインに接続されている。Ｒ５は、駆動ライン３を形成するケーブルの抵抗器を概略的に表す。
【００４１】
駆動信号は、ここでは５によって示されているドライバ回路に送信される。いくつかの実施形態において、ドライバ回路５は、一般的にかつ概略的に７を用いて示されている電子スイッチからドライバ回路５を直流的に絶縁するフォトダイオードＤ１を備えることができる。フォトダイオードＤ１は、一方では光結合を提供し、他方では、電子スイッチ７の機能不全の場合にドライバ回路に障害信号を伝送する、市販のフォトカプラ１０、たとえば、ＡＣＰＬ−３３３Ｊ回路の一部分であってもよい。明らかに、同様のまたは均等な機能を提供する他のフォトカプラ回路が使用されてもよい。
【００４２】
図２の図解において、フォトダイオードＤ１は、駆動ライン３と、ドライバ回路の高電圧点、この例では５Ｖとの間に接続されている。Ｒ４は、フォトダイオードＤ１と５Ｖ電圧への接続点との間の抵抗器を示す。抵抗器Ｒ３とキャパシタＣ１が、フォトダイオードＤ１と並列に設けられてもよい。
【００４３】
図２の単純化された図解において、Ｖ３は、スイッチ７の障害信号をシミュレートする電圧源を示す。閾値を超える電圧降下が電子スイッチ７にわたって発生した場合、フォトカプラ回路１０は、Ｄｅｓａｔを用いて示されている端子上に障害信号を生成する。障害信号は、結果として閉じ、端子Ｄｅｓａｔにおける電圧をロー値にする、トランジスタＭ４、たとえば、Ｎチャネル論理レベル増強モード電界効果トランジスタまたは他の適切な電子スイッチのゲートに適用される電圧パルスによって表される。
【００４４】
端子Ｄｅｓａｔは、たとえば、トランジスタＱ２、たとえば、ＰＮＰスイッチングトランジスタのベースにおいて、抵抗器Ｒ２１を介して接続される。図２の図解において、トランジスタＱ２のコレクタは、たとえば、抵抗器Ｒ１１を通じてグランドに、および、ここでは概略的に９を用いて示されている障害ラインに接続されている。トランジスタＱ２のエミッタは、回路の高電圧（５Ｖ）に接続されている。トランジスタＱ２のベースとエミッタとの間には、たとえば、並列のキャパシタＣ２および抵抗器Ｒ６を備える遅延回路網を設けることができる。
【００４５】
ＤＳＰ１の側において、障害ライン９は、トランジスタＱ４、たとえば、ＮＰＮスイッチングトランジスタのベースに接続されている。障害ライン９とトランジスタＱ４のベースとの間には２つの抵抗器Ｒ９およびＲ１７が示されており、それらの間に、Ａを用いて示されている中間点が設けられており、当該中間点は抵抗器Ｒ８の接続先であり、抵抗器Ｒ８は、点Ａをグランドに接続する。キャパシタＣ３が、グランドとトランジスタＱ４のベースとの間に配置され得る。
【００４６】
トランジスタＱ４のコレクタは、抵抗器Ｒ１０を介して高電圧（５Ｖ）に接続されており、一方で、トランジスタＱ４のエミッタはグランドに接続されている。障害信号（ハイ信号、５Ｖ）が障害ライン９上に存在するとき、トランジスタＱ４は遅延回路網Ｒ８、Ｒ９、Ｃ３によって引き起こされる一定の遅延を有する通電状態に入り、ＤＳＰ１の点Ｐ１、または障害端子上にロー信号が生成される。これが生じると、回路は機能停止され、および／または警告が発せられる。
【００４７】
たとえば、駆動ライン３上での障害または妨害に起因して電圧源Ｖ２によって生成された駆動信号がドライバ回路５に達しない場合においても、ＤＳＰ１が障害信号を受信することを可能にするために、駆動回路５上に、一般的にかつ全体として１１を用いて示されている回路構成が設けられ、当該回路構成は、駆動ライン上の信号がローになる度毎に、すなわち、ドライバ回路５によって考慮される駆動ライン３上の信号が開信号、すなわち、電子スイッチ７に対するターンオフ信号であるときに、障害ライン９上に障害信号を生成する。逆に、ＤＳＰ１上に一般的に１３を用いて示されている回路構成が設けられ、当該回路構成は、電圧源Ｖ２によって生成される駆動信号のターンオフ期間中に障害ライン９から入力する障害信号を抑止またはマスクする。
【００４８】
より詳細には、回路構成１１は、ドライバ回路５上の駆動信号入力ＩをトランジスタＱ２のベースに接続する分岐を備えることができる。この接続分岐は、駆動信号の各ターンオフ期間中に、また、たとえば、駆動ライン３の障害または不慮の接続切断に起因してドライバ回路５上の駆動信号入力Ｉに駆動信号が存在しない場合にも、トランジスタＱ２のベース上の電圧をロー値にする。図示されている実施形態において、トランジスタＱ２のベースの電圧値は、２つの抵抗器Ｒ６およびＲ７によって設定され、Ｑ２のスイッチングを確実にするようなものである。
【００４９】
この目的のために、可能な実施形態において、回路構成１１は、電子スイッチＭ３、たとえば、Ｎチャネル論理レベル増強モード電界効果トランジスタを備えることができ、そのエミッタはグランドに接続されており、そのコレクタは、ＦＳを用いて示されている点において、トランジスタＱ２のベースに接続されている。Ｒ７は、トランジスタＭ４のコレクタとトランジスタＱ２のベースとの間の抵抗器を示す。トランジスタＭ４のゲートは、ドライバ回路５上の駆動信号入力端子Ｉに接続されている。
【００５０】
ＤＳＰ１上の回路構成１３は、抵抗器Ｒ１７とＲ９都の間の中間点（Ａを用いて示されている）と、駆動信号の生成器を表す電圧源Ｖ２の正端子（点Ｐ）との間に接続されている。
【００５１】
いくつかの実施形態において、回路構成１３は、トランジスタＭ１、たとえば、Ｎチャネル論理レベル増強モード電界効果トランジスタを備えることができ、そのゲートは、抵抗器Ｒ１５を介して駆動信号の信号源Ｖ２の点Ｐに接続されている。トランジスタＭ１のエミッタはグランドに接続されている。トランジスタＭ１のコレクタは、抵抗器Ｒ１４を介して、高電圧（５Ｖ）に接続されている。
【００５２】
トランジスタＭ１のコレクタは、遅延回路網を通じて、さらなるトランジスタＱ３、たとえば、ＮＰＮスイッチングトランジスタのベースにも接続することができる。トランジスタＭ１２とＱ３との間の接続は、たとえば、直列に配列されているダイオードＤ２および抵抗器Ｒ２を備えることができる。抵抗器Ｒ１２は、ダイオードＤ２および抵抗器Ｒ２を含む分岐に対して並列に設けることができる。キャパシタＣ４は、ダイオードＤ２と抵抗器Ｒ２との間の中間点ＦＥと、グランドとの間に置かれる。構成要素Ｒ２、Ｒ１２、Ｃ４が遅延回路網を形成する。
【００５３】
トランジスタＱ３のエミッタはグランドに接続されており、一方でコレクタは、障害ライン９をトランジスタＱ４のベースに接続する抵抗器Ｒ１７とＲ９との間の点Ａに接続されている。
【００５４】
上記に記載されている回路は以下のように機能する。
【００５５】
最初に回路全体（電子スイッチ７および駆動ライン３を含む）が正しく動作していると仮定する。点Ｐにおいて、信号源Ｖ２は、スイッチ７の閉期間および開期間がそれに対応する一連のターンオン（Ｔｏｎ）期間およびターンオフ（Ｔｏｆｆ）期間によって形成することができる駆動信号、たとえば、ＰＷＭ信号を生成する。ターンオフ期間（Ｔｏｆｆ）は、その間点Ｐにおける電圧がロー（グランド値）である期間に対応する。ターンオン期間（Ｔｏｎ）は、その間点Ｐにおける電圧がハイ（この例では５Ｖ）である期間に対応する。そのベースにおいて印加される電圧値によって引き起こされるトランジスタＱ１の開閉を介して、駆動信号は駆動ライン３、および、それゆえフォトダイオードＤ１に伝送される。
【００５６】
ターンオフ期間の間、トランジスタＱ１は通電しておらず、駆動回路の点Ｉは回路網Ｒ４、Ｒ３、Ｃ１を介して高電圧（５Ｖ）に接続されているため、駆動ライン３上の電圧はハイである。フォトダイオードＤ１は通電せず、それゆえ、スイッチ７は通電していない、すなわち、開状態（ＯＦＦ）にある。
【００５７】
点Ｉの高電圧は、抵抗器Ｒ１３を介してトランジスタＭ３のゲートにも印加され、それゆえ、トランジスタＭ３は通電する（スイッチが閉じられる）。これによって、トランジスタＱ２のベースにおける電圧がグランドになる。トランジスタＱ２はＰＮＰ型であるため、通電状態に入る。障害ライン９上の電圧はハイ値（５Ｖ）になる。それゆえ、障害ライン９上のスイッチ７の各開期間（Ｔｏｆｆ）中にハイ信号が存在する。
【００５８】
障害ライン９上の高電圧信号は、障害が存在することを示す。
【００５９】
しかしながら、ここで考察されている状況においては、デバイスは実際には正しく動作している。ＤＳＰにおいて、電子スイッチ７のターンオフ期間中に障害ライン９から入力する障害信号はマスクまたは抑止されなければならない。これは、以下のように動作する、上述した回路構成１３を介して行われる。点Ｐにおける低電圧によってスイッチＭ１は通電しなくなり、それゆえ、トランジスタＱ３のベースは５Ｖの値にされる。それゆえ、トランジスタＱ３は通電状態に入り、点Ａをグランドに接続する。このようにして、トランジスタＱ４のベースは障害ライン９上の高電圧を「考慮」せず、それゆえ、実質的に正しい動作の状態を読み取る。トランジスタＱ４は通電していない、すなわち、開いたままであり、点Ｐ１（ＤＳＰ１の障害端子）には、ドライバ回路の正しい動作（障害が無いこと）を示す５Ｖ電圧が存在する。
【００６０】
要約すると、駆動信号の各ターンオフ期間（Ｔｏｆｆ）中、障害ライン９上の信号の読み取りは抑止またはマスクされる。
【００６１】
この状態、すなわち、ターンオンの期間（Ｔｏｎ期間）の間、信号源Ｖ２によって生成される点Ｐ内の信号はハイレベル（この例では５Ｖ）にされる。その結果、トランジスタＱ１が閉じ、駆動ライン３をグランドに接続する。ドライバ回路５上の駆動信号入力点Ｉ内の低電圧がフォトダイオードＤ１を通電状態にバイアスし、結果としてフォトカプラ１０を通じてスイッチ７を閉じる。
【００６２】
点Ｉにおける低電圧によって、トランジスタＭ３が開く。トランジスタＱ２への接続点ＦＳはグランドから絶縁され、５Ｖ電圧およびフォトカプラ１０の端子Ｄｅｓａｔに接続されたままである。遅延回路網Ｃ２、Ｒ６によって付与される遅延によって、トランジスタＭ３のスイッチングがトランジスタＱ２を開く。トランジスタＱ２が開いていることによって、障害ライン９が５Ｖ電圧から絶縁されており、障害ライン９が抵抗器Ｒ１１を介して接地線に接続されたままであるため、障害ライン９上に低電圧信号が現れる。障害ライン９上の信号はロー値になる（障害無し）。下記において明確にされるように、トランジスタＱ２は、フォトカプラ１０から入力する可能性のある障害信号によって通電状態に戻される。
【００６３】
障害ライン９上の低電圧信号はＤＳＰ１によって、正しい動作の状態として解釈される。トランジスタＱ４は通電しておらず、５Ｖ電圧が障害端子上の点Ｐ１に存在する。点Ｐにおけるハイ値にある電圧がトランジスタＭ１をバイアスして通電させ、それゆえ、トランジスタＱ３を開かせるため、点Ａを点Ｐに接続する分岐、すなわち、回路構成１３は妨害される。それゆえ、点Ａはグランドから絶縁される。回路構成１３は非アクティブである。遅延回路網Ｒ１２、Ｒ２、Ｃ４が、トランジスタＱ３の開放が駆動信号のスイッチングに対して遅延されることを保証する。
【００６４】
上述したメカニズムは、図４（Ａ）に示されている波形によって表されており、ここで、電圧は縦座標上に示されており、時間が横座標上に示されている。曲線Ｓ１は、信号源Ｖ２から受信する駆動信号を表し、Ｓ２は、障害ライン９上の障害信号を表す。ターンオン期間（信号Ｓ１がハイ）中、障害信号（Ｓ２）はローであり、これは、デバイスの正しい動作を示す。ターンオフ期間（信号Ｓ１がロー）中、ライン９上の障害信号はハイ値にある。しかしながら、上述したように回路構成１３を介してターンオフ期間中に得られる障害信号のマスクに起因して、障害端子上の信号Ｓ３は一定の値（ハイ）のままであり、これは、駆動回路５およびスイッチ７の正しい動作を示す。
【００６５】
駆動ライン３が妨害される事例、すなわち、駆動信号が電子スイッチ７に達していない事例における回路の挙動を、下記に説明する。前述したように、この種の状況は、定格電流を超えることによって引き起こされる電子スイッチの障害をもたらす可能性がある。それゆえ、駆動ライン３上に妨害が発生した場合、ＤＳＰ１は、デバイスをオフにし、および／または、警告信号を提供するために、障害信号を受信しなければならない。
【００６６】
駆動ライン３がドライバ回路５に接続されていない場合、ターンオン信号がこの後者の入力Ｉに達しないことになる。それゆえ、点Ｉにおける電圧は常にハイ値のままであり、トランジスタＭ３は開かず、通電したままである。点ＦＳはグランドに接続されたままである。その結果、トランジスタＱ２は通電したままである。図４（Ｂ）に示すように、障害ライン９上の信号Ｓ２は通流期間（Ｔｏｎ）中、一定の値（ハイ）のままである。
【００６７】
上述したように、通流期間Ｔｏｎの間、トランジスタＱ３は通電していないため、回路構成１３はアクティブでない、すなわち、障害信号をマスクしない。それゆえ、障害ライン９上のハイ信号（障害が存在することを示す）によって、トランジスタＱ４が閉じられ、それゆえ、ＤＳＰ１の障害端子上に警告信号Ｓ３が生成される。図４（Ｂ）において、この状況は、信号Ｓ３の方形波形状によって表されている。
【００６８】
図５（Ａ）は、図４（Ｂ）の図解の一部分の拡大図を示す。遅延回路網Ｒ２、Ｒ１２、Ｃ４によって導入される遅延に起因して、駆動信号Ｓ１の立ち上がりエッジに対する時間遅延Δｔによって障害信号Ｓ３が駆動されることが留意され得る。
【００６９】
それゆえ、記載されている回路は、スイッチ７のドライバ回路５上で駆動信号を受信することができないことに由来する障害を検出しシグナリングすることが可能である。このようにして、並列接続されたスイッチ７（７Ａ、７Ｂ）のうちの１つまたは複数の上に駆動信号が無い状況においてデバイスを機能停止することが可能であり、駆動信号を正しく受信し続けるスイッチ上で過負荷の状況が発生することが防止される。
【００７０】
記載されている回路はまた、従来技術の回路と実質的に同じ方法で、電子スイッチ７上で障害が検出されることも可能にする。スイッチ上の障害を示す過剰な電圧降下がスイッチ７にわたって発生した場合、これによって、トランジスタＭ４が閉じるのに続いて、フォトカプラ１０の端子Ｄｅｓａｔにおける電圧がロー値になる。点ＦＳにおける電圧がグランドになり、これによってトランジスタＱ４がバイアスされて通電する。障害ライン９上で高電圧（５Ｖ）信号が生成されて、ＤＳＰ１の障害端子上に障害信号が生成される。
【００７１】
図５（Ｂ）は再び、スイッチ７の障害の状況において上記で定義したものとしての信号Ｓ１、Ｓ２、Ｓ３を示す。信号源Ｖ２によって生成される駆動信号の立ち上がりエッジは、時刻ｔ０に存在する。信号はこの事例においてはドライバ回路５によって正しく受信される（駆動ライン３が正しく動作している）ため、障害ライン９上の障害信号Ｓ２はロー値になる。時刻ｔｇにおいてドライバ回路またはスイッチ７上に障害が発生する。これによって、障害信号Ｓ２がハイ値（５Ｖ）に戻される。時間遅延（ｔｆ−ｔｇ）によって、トランジスタＱ４が閉じ、その後、時刻ｔｆにおいてＤＳＰ１の障害端子上の信号Ｓ３がハイ値からロー値へとスイッチングすることを介して、ＤＳＰによって障害信号Ｓ２のスイッチングが検出される。
【００７２】
本明細書において開示されている主題の実施形態が図面に示され、上記において、種々の例示的な実施形態に関係する特定事項および詳細によって完全に説明されているが、本発明の教示から、上記に記載されている原理および概念から、ならびに、添付の特許請求の範囲において定義されている主題の利点から実質的に逸脱することなく多くの修正、変更および省略が可能であることを、当業者は理解しよう。それゆえ、記載されている本発明の実効範囲は、すべての修正、変更および省略を含むように、添付の特許請求の範囲の最も広い解釈のみに基づいて決定されなければならない。その上、任意の方法またはプロセスステップの順序または並びは、代替的な実施形態に従って変更または並び直しされてもよい。
【図１】
2016511581.tif 000003
【図２】
2016511581.tif 000004
【図３】
2016511581.tif 000005
【図４】
2016511581.tif 000006
【図５】
2016511581.tif 000007
【国際調査報告】
2016511581.tif 000008
2016511581.tif 000009