(57)【要約】【課題】半導体デバイスを作製する方法を開示すること。【解決手段】カーボン・ナノチューブが基板上に形成される。基板の一部を除去して、カーボン・ナノチューブの部分の下に凹部を形成する。ドープされた材料が凹部の中に付与され、半導体デバイスを作製する。凹部は、間隙により分離される、基板上に形成される１つまたは複数の接点間にあってよい。【選択図】図７
2016504761.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスを作製する方法であって、
基板上にカーボン・ナノチューブを形成するステップと、
前記基板の一部を除去して前記カーボン・ナノチューブの部分の下に凹部を形成するステップと、
ドープされた材料を前記凹部の中に付与して前記半導体デバイスを作製するステップと
を含む方法。
【請求項２】
前記カーボン・ナノチューブの前記部分が、前記カーボン・ナノチューブ上に形成される第１の接点と第２の接点の間の間隙中にある、請求項１に記載の方法。
【請求項３】
前記半導体デバイスのセルフアライン・ゲート構造を実現するように位置合わせされる前記第１の接点および前記第２の接点を形成するステップをさらに含む、請求項２に記載の方法。
【請求項４】
前記ドープされた材料を付与するステップが、固定電荷密度を有するスペーサ材料を前記凹部中の露出面に付与するステップをさらに含む、請求項１に記載の方法。
【請求項５】
前記間隙中の前記基板の前記部分がカーボン・ナノチューブ・ブリッジを形成し、前記カーボン・ナノチューブ・ブリッジを非ドープ高ｋ誘電体材料で被覆するステップをさらに含む、請求項４に記載の方法。
【請求項６】
前記高ｋ誘電体材料が、前記ドープされたスペーサ材料から前記カーボン・ナノチューブ・ブリッジへの電荷の化学的移動を実現する、請求項５に記載の方法。
【請求項７】
前記ドープされた材料が酸化ハフニウムを含む、請求項１に記載の方法。
【請求項８】
前記ドープされた材料が、ｎ型半導体としての前記半導体デバイスの動作を可能にする、請求項１に記載の方法。
【請求項９】
前記基板を除去するステップが、前記基板の異方性エッチングをするステップをさらに含む、請求項１に記載の方法。
【請求項１０】
トランジスタを作製する方法であって、
基板上にカーボン・ナノチューブ材料を形成するステップと、
前記基板上に１つまたは複数の接点を形成して前記１つまたは複数の接点間に間隙を画定するステップと、
前記間隙中の前記基板の一部を除去するステップと、
ドープされた材料を前記間隙中に付与して前記トランジスタを作製するステップと
を含む方法。
【請求項１１】
前記間隙中の前記基板を除去するステップが、前記間隙中にカーボン・ナノチューブ・ブリッジを形成する、請求項１０に記載の方法。
【請求項１２】
前記ドープされた材料を付与するステップが、固定電荷密度を有するスペーサ材料を前記間隙中の露出面に付与するステップをさらに含む、請求項１１に記載の方法。
【請求項１３】
前記カーボン・ナノチューブ・ブリッジを非ドープ高ｋ誘電体材料で被覆するステップをさらに含む、請求項１２に記載の方法。
【請求項１４】
前記高ｋ誘電体材料が、前記ドープされたスペーサ材料から前記カーボン・ナノチューブ・ブリッジへの電荷の化学的電荷移動を実現する、請求項１３に記載の方法。
【請求項１５】
前記ドープされた材料が酸化ハフニウムを含む、請求項１０に記載の方法。
【請求項１６】
前記トランジスタのセルフアライン・ゲート構造を実現するように前記１つまたは複数の接点を形成するステップをさらに含む、請求項１０に記載の方法。
【請求項１７】
セルフアライン・カーボン・ナノチューブ・トランジスタを作る方法であって、
基板上にカーボン・ナノチューブを形成するステップと、
前記カーボン・ナノチューブを覆って前記基板上にソース接点を形成するステップと、
前記カーボン・ナノチューブを覆って前記基板上にドレイン接点を形成するステップであって、前記ドレイン接点が間隙により前記ソース接点から分離される、前記ドレイン接点を形成するステップと、
前記ソース接点と前記ドレイン接点の間の前記間隙中の前記基板の一部を除去するステップと、
ドープされた材料を前記間隙中に付与して前記セルフアライン・カーボン・ナノチューブ・トランジスタを作るステップと
を含む方法。
【請求項１８】
前記ドープされた材料を付与するステップが、固定電荷密度を有するスペーサ材料を、前記カーボン・ナノチューブの表面以外の前記間隙中の露出面に付与するステップをさらに含む、請求項１７に記載の方法。
【請求項１９】
前記スペーサ材料の一部をエッチングするステップと、化学的電荷移動ドーパントを前記スペーサ領域中の前記露出したカーボン・ナノチューブに付与するステップとをさらに含む、請求項１８に記載の方法。
【請求項２０】
前記間隙中の前記カーボン・ナノチューブを非ドープ高ｋ誘電体材料で被覆するステップをさらに含む、請求項１７に記載の方法。
【請求項２１】
半導体デバイスであって、
基板上のカーボン・ナノチューブと、
前記カーボン・ナノチューブの部分の下の前記基板の一部に形成された凹部と、
前記凹部中のドープされた材料と
を備える、半導体デバイス。
【請求項２２】
前記カーボン・ナノチューブの前記部分が、前記カーボン・ナノチューブ上に形成される第１の接点と第２の接点の間の間隙中にある、請求項２１に記載の半導体デバイス。
【請求項２３】
前記第１の接点と前記第２の接点がセルフアライン・ゲート構造を実現するように位置合わせされる、請求項２２に記載の半導体デバイス。
【請求項２４】
前記ドープされた材料が、前記凹部の表面上に堆積される固定電荷密度を有するスペーサ材料をさらに備える、請求項２１に記載の半導体デバイス。
【請求項２５】
前記間隙中の前記基板の前記部分がカーボン・ナノチューブ・ブリッジを形成し、前記カーボン・ナノチューブ・ブリッジを被覆するように構成される非ドープ高ｋ誘電体材料をさらに備える、請求項２４に記載の半導体デバイス。
【請求項２６】
前記高ｋ誘電体材料が、前記ドープされたスペーサ材料から前記カーボン・ナノチューブ・ブリッジへの電荷の化学的移動を実現するように構成される、請求項２５に記載の半導体デバイス。
【請求項２７】
前記ドープされた材料が酸化ハフニウムを含む、請求項２１に記載の半導体デバイス。
【請求項２８】
前記ドープされた材料が、ｎ型半導体としての前記半導体デバイスの動作を可能にするように構成される、請求項２１に記載の半導体デバイス。
【請求項２９】
前記基板の前記部分が、前記基板の異方性エッチングを介して除去されるように構成される、請求項２１に記載の半導体デバイス。
【請求項３０】
トランジスタであって、
基板上のカーボン・ナノチューブ材料と、
前記基板上に形成される１つまたは複数の接点であって、前記１つまたは複数の接点間に間隙を画定するように構成される、前記１つまたは複数の接点と、
前記間隙中の前記基板の、除去された部分と、
前記間隙中の前記除去された部分中のドープされた材料と
を備える、トランジスタ。
【請求項３１】
前記間隙中の前記カーボン・ナノチューブがカーボン・ナノチューブ・ブリッジを形成する、請求項３０に記載のトランジスタ。
【請求項３２】
前記ドープされた材料が、前記間隙中の露出面上に堆積される固定電荷密度を有するスペーサ材料をさらに備える、請求項３１に記載のトランジスタ。
【請求項３３】
前記カーボン・ナノチューブ・ブリッジを被覆するように構成される非ドープ高ｋ誘電体材料をさらに備える、請求項３２に記載のトランジスタ。
【請求項３４】
前記高ｋ誘電体材料が、前記ドープされたスペーサ材料から前記カーボン・ナノチューブ・ブリッジへの化学的電荷移動を実現する、請求項３３に記載のトランジスタ。
【請求項３５】
前記ドープされた材料が酸化ハフニウムを含む、請求項３０に記載のトランジスタ。
【請求項３６】
前記トランジスタのセルフアライン・ゲート構造を実現するように前記１つまたは複数の接点を形成することをさらに含む、請求項３０に記載のトランジスタ。
【請求項３７】
セルフアライン・カーボン・ナノチューブ・トランジスタであって、
基板上のカーボン・ナノチューブと、
前記カーボン・ナノチューブを覆う前記基板上のソース接点と、
前記カーボン・ナノチューブを覆う前記基板上のドレイン接点であって、間隙により前記ソース接点から分離される、前記ドレイン接点と、
前記ソース接点と前記ドレイン接点の間の前記間隙中の凹部であって、前記間隙中の前記基板の一部を除去することにより形成される、前記凹部と、
前記間隙中のドープされた材料と
を備えるセルフアライン・カーボン・ナノチューブ・トランジスタ。
【請求項３８】
前記ドープされた材料が、前記カーボン・ナノチューブ以外の前記凹部の露出面上に堆積されるドーパントを有するスペーサ材料をさらに備える、請求項３７に記載のセルフアライン・カーボン・ナノチューブ・トランジスタ。
【請求項３９】
前記スペーサ材料の一部をエッチングすることと、化学的電荷移動ドーパントを前記スペーサ領域中の前記露出したカーボン・ナノチューブに付与することとをさらに含む、請求項３８に記載のセルフアライン・カーボン・ナノチューブ・トランジスタ。
【請求項４０】
前記間隙中の前記カーボン・ナノチューブを被覆するように構成される非ドープ高ｋ誘電体材料をさらに備える、請求項３７に記載のセルフアライン・カーボン・ナノチューブ・トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は半導体デバイスに関し、詳細には、カーボン・ナノチューブ・トランジスタおよびカーボン・ナノチューブ・トランジスタを製造する方法に関する。
【背景技術】
【０００２】
カーボン・ナノチューブ電界効果トランジスタ（ＣＮＴ  ＦＥＴ）は、低電圧性能を可能にすることができ、チャネル長がサブ１０ナノメートル（ｎｍ）領域にスケーリングされている。高度に集積化されたデジタル用途では、ＣＮＴ  ＦＥＴ用に、セルフアライン・ゲート構造が使用される。そのような用途用のＣＮＴ  ＦＥＴを考えるとき、オン状態とオフ状態の間で切り替えるのに必要な電圧を可能な限り低くすることは、有用である。この動作電圧を低減することにより、そのような用途用のＣＮＴ  ＦＥＴの品質および適用性が改善される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、カーボン・ナノチューブ・トランジスタおよびカーボン・ナノチューブ・トランジスタを製造する方法を提供する。
【課題を解決するための手段】
【０００４】
一実施形態によれば、半導体デバイスを作製する方法が、基板上にカーボン・ナノチューブを形成するステップと、基板の一部を除去してカーボン・ナノチューブの部分の下に凹部を形成するステップと、ドープされた材料を凹部の中に付与して半導体デバイスを作製するステップとを含む。
【０００５】
別の実施形態によれば、トランジスタを作製する方法が、基板上にカーボン・ナノチューブ材料を形成するステップと、基板上に１つまたは複数の接点を形成して１つまたは複数の接点間に間隙を画定するステップと、間隙中の基板の一部を除去するステップと、ドープされた材料を間隙中に付与してトランジスタを作製するステップとを含む。
【０００６】
別の実施形態によれば、セルフアライン・カーボン・ナノチューブ・トランジスタを作る方法が、基板上にカーボン・ナノチューブを形成するステップと、カーボン・ナノチューブを覆って基板上にソース接点を形成するステップと、カーボン・ナノチューブを覆って基板上にドレイン接点を形成するステップであってドレイン接点が間隙によりソース接点から分離されるステップと、ソース接点とドレイン接点の間の間隙中の基板の一部を除去するステップと、ドープされた材料を間隙中に付与してセルフアライン・カーボン・ナノチューブ・トランジスタを作るステップとを含む。
【０００７】
本開示の技法を介して、さらなる特徴および利点が実現される。開示の他の実施形態および態様は、本明細書で詳細に記載され、特許請求される開示の一部と考えられる。利点および特徴を有する開示をより良く理解するために、説明および図面を参照されたい。
【０００８】
開示とみなされる主題は、本明細書の結びにおける特許請求の範囲で、具体的に指摘され明確に特許請求される。上記および他の特徴ならびに本開示の利点は、添付の図面に関連して理解される、以下の詳細な説明から明らかである。
【図面の簡単な説明】
【０００９】
【図１】例示的なカーボン・ナノチューブ電界効果トランジスタの最初の生成ステージにおける、基板上の選択された場所に置かれたカーボン・ナノチューブを示す図である。
【図２】第２の生成ステージの、シリコン基板上に形成された、第１の接点および第２の接点を示す図である。
【図３】基板のシリコン層に形成された凹部を示す図である。
【図４】スペーサ材料が堆積された被覆ステージを示す図である。
【図５】高ｋ誘電体堆積ステージを示す図である。
【図６】ゲート堆積ステージを示す図である。
【図７】本明細書に開示される例示的な方法を使用して作られた、例示的なカーボン・ナノチューブ電界効果トランジスタを描く図である。
【図８】金属ゲートの一部が除去された、例示的なカーボン・ナノチューブ電界効果トランジスタの代替実施形態を示す図である。
【図９】本明細書に開示された、カーボン・ナノチューブ電界効果トランジスタを生成する例示的な方法を示す流れ図である。
【図１０】ドレイン電流とゲート−ソース電圧の間の関係について、カーボン・ナノチューブ電界効果トランジスタのスペーサ材料をドープすることが有する効果を示す図である。
【発明を実施するための形態】
【００１０】
図１〜図６は、本開示の例示的な半導体デバイスの生成または製造の様々なステージを示す。例示的な実施形態では、半導体デバイスは、ドープされたゲート領域を有するカーボン・ナノチューブ電界効果トランジスタ（ＣＮＴ  ＦＥＴ）である。本明細書に開示されるＣＮＴ  ＦＥＴを製造する例示的な方法は、ゲート形成の前にソース接点およびドレイン接点を堆積させるステップ、ならびに堆積されたソース接点およびドレイン接点に対してゲートを形成するステップの結果として、セルフアラインＣＮＴ  ＦＥＴを生成する。ソース接点およびドレイン接点は、ゲート形成で使用されるエッチング剤に対してマスクとしての機能を果たし、ゲート領域の少なくとも１つの寸法を画定する異方性エッチングを実現することができる。加えて、ゲート領域は、ソース接点とドレイン接点の間に延在するカーボン・ナノチューブ・ブリッジを含む。スペーサ材料または高ｋ誘電体あるいはその両方の構成が、ゲート領域中に堆積され、ゲート領域をドープする。例示的な実施形態では、ドープされたスペーサ材料のみが提供される。ゲート材料は、ゲート領域中に堆積されて、ＣＮＴブリッジを円周方向に囲むことができる。
【００１１】
図１は、例示的なＣＮＴ  ＦＥＴの最初の生成ステージにおける、基板上の選択された場所に置かれたカーボン・ナノチューブ・ブリッジ１０２を示す。例示的な実施形態では、基板は、二酸化ケイ素を含む場合があるＢＯＸ（埋込酸化物）層１０６などの絶縁層の頂部に上部層またはシリコン層１０４を含む、シリコン・オン・インシュレータ・ウエハであってよい。トランジスタ・デバイス・チャネルとしての機能を果たす、カーボン・ナノチューブ・ブリッジ１０２は、シリコン層１０４の表面１３０上に堆積される。様々な実施形態では、カーボン・ナノチューブ・ブリッジ１０２は、半導体材料である。
【００１２】
図２は、第２の生成ステージの、シリコン層１０４上に形成された、第１の接点１０８および第２の接点１１０を示す。第１の接点１０８および第２の接点１１０の両方が基板上に堆積され、接点とシリコン層１０４の間のカーボン・ナノチューブ・ブリッジ１０２の一部を覆うことができる。第１の接点１０８と第２の接点１１０は、選択された距離または間隙により分離される。第１の接点１０８および第２の接点１１０は、トランジスタ接点を選択された距離または間隙で位置合わせするために、様々な技法を使用して基板上に形成することができる。第１の接点１０８および第２の接点１１０を形成する例示的な方法は、リソグラフィおよびリフトオフ技法を使用するステップを含むことができる。代わりに、接点材料のブランケット層が、堆積されて、選択的にエッチングされてよい。一実施形態では、カーボン・ナノチューブの覆われる部分は、カーボン・ナノチューブの軸端部であってよい。例示的な実施形態では、第１の接点１０８および第２の接点１１０のうちの一方が完成したＣＮＴ  ＦＥＴのソース接点であり、第１の接点１０８および第２の接点１１０のうちの他方が完成したＣＮＴ  ＦＥＴのドレイン接点である。一実施形態では、第１の接点１０８および第２の接点１１０のうちの少なくとも１つが、パラジウム（Ｐｄ）などの導電性金属を含む。
【００１３】
図３は、基板のシリコン層１０４に形成された凹部１１２を示す。様々な実施形態では、シリコン層１０４の表面１３０は、ウェット・エッチング剤を使用して効果的にエッチングすることが可能な表面である。シリコン層について、例示的な表面は（１１０）面であってよく、ここで（１１０）は、結晶平面または結晶面の方向を示すミラー指数を表す。（１１０）面に垂直な表面１３２（（１１１）面など）も示される。ウェット・エッチング剤は、一般的に表面１３０を相対的に効果的に溶かし、一方表面１３２は、一般的にウェット・エッチングに抵抗性である。シリコン層１０４は、ＢＯＸ層１０６上に堆積されて、これらの表面を図３に示される方向に沿って配向する。例示的なウェット・エッチング剤としては、水酸化カリウム（ＫＯＨ）、水酸化テトラメチルアンモニウム（ＴＭＡＨ）などが挙げられる。第１の接点１０８および第２の接点１１０は、エッチングの間、接点の下のシリコンを保護するエッチング・マスクを実現する。ウェット・エッチングの前に第１の接点１０８および第２の接点１１０を付与することにより、接点が、第１の接点１０８および第２の接点１１０の選択された分離距離によって得られるトランジスタのゲート領域を画定し、セルフアライン・ゲートを生成することが可能となる。したがって、ウェット・エッチングは、接点間の容積に凹部１１２を作り出す。例示的な実施形態では、凹部１１２は、ＢＯＸ層１０６の表面に対してエッチングされる。加えて、反応性の表面１３０および抵抗性の表面１３２の向きに起因して、基板層は、異方的にエッチングされる。凹部１１２をエッチングすることによって、第１の接点１０８から第２の接点１１０に延在し、本明細書でＣＮＴブリッジまたはＣＮＴチャネルとも呼ばれる浮遊ＣＮＴがもたらされる。
【００１４】
図４は、スペーサ材料１２０が堆積される被覆ステージを示す。スペーサ材料１２０は、カーボン・ナノチューブ以外の露出面上に堆積されて、後で形成されるゲート材料と第１の接点１０８および第２の接点１１０との間に絶縁層を設ける。スペーサ材料１２０は、ドープされた誘電体材料であってよい。例示的なスペーサ材料１２０は、酸化ハフニウム（ＨｆＯ２）、またはカーボン・ナノチューブを静電的にドープするための固定電荷を含有する何らかの他の誘電体を含んでよい。例示的な実施形態では、スペーサ材料は、選択的にドープされて固定電荷を含み、それによって、ゲート領域中の固定電荷および付随する電圧バイアスを実現する。固定電荷としては、固定非ゼロ電荷が挙げられる。別の実施形態では、スペーサ材料がカーボン・ナノチューブにおいてエッチング除去され、スペーサ領域においてカーボン・ナノチューブを露出させることができる。次いで、化学的電荷移動ドーパントを、エッチングされたスペーサ領域中のカーボン・ナノチューブの部分に付与することができる。一般的に、スペーサ材料は、第１の接点１０８および第２の接点１１０ならびにシリコン層１０４およびＢＯＸ層１０６に付着するが、堆積の間、ＣＮＴブリッジには付着しない。スペーサは、例えば、原子層堆積（ＡＬＤ）または化学気相堆積（ＣＶＤ）を使用して形成することができる。
【００１５】
図５は、高ｋ誘電体堆積ステージを示す。次いで、高ｋ誘電体材料１２２が堆積され、露出したカーボン・ナノチューブ・チャネルを含む、露出面に共形となる。高ｋ誘電体材料１２２は、第１の接点１０８と第２の接点１１０の間でカーボン・ナノチューブ・ブリッジ１０２を核にして環状に被覆し、それによって、ＣＮＴブリッジの周囲全体にゲート誘電体材料を設ける。高ｋ材料は、カーボン・ナノチューブ・ブリッジから、そのゲート金属を分離する（図６参照）。高ｋ誘電体材料は、例えば、ＡＬＤを使用して堆積させることができる。例示的な高ｋ誘電体材料としては、とりわけ、ＨｆＯ２およびＡｌ２Ｏ３が挙げられる。例示的な実施形態では、高ｋ誘電体材料は、ドープされない。完成したＣＮＴ  ＦＥＴを動作させると、スペーサ材料１２０からのドーパント電荷が、ＣＮＴブリッジにおいて高ｋ誘電体に移動されて、ＣＮＴブリッジにおいて電圧バイアスを実現することができる。
【００１６】
図６は、ゲート堆積ステージを示す。高ｋ誘電体材料が堆積されると次は、ゲート材料が堆積される。ゲート材料は、パラジウム（Ｐｄ）、タングステン（Ｗ）または他の好適なゲート金属などの金属であってよい。ゲート金属は、原子層堆積、スパッタリング技法もしくは他の知られている技法または技法の組合せを使用して堆積させることができる。堆積後、ゲート金属の一部は、エッチングされた凹部１１２を含む、第１の接点１０８と第２の接点１１０の間の容積に配置される。したがって、ゲートは、カーボン・ナノチューブ・ブリッジを全ての側で囲んで、ゲートオールアラウンド・トランジスタを形成する。ゲートオールアラウンド形状は、エッチング・ステージの間の、浮遊ナノチューブ・ブリッジの形成により可能にされる。ゲートオールアラウンド形状によって、漂遊変化または吸着分子あるいはその両方の影響が減少する。
【００１７】
ゲート堆積の間、堆積されたゲート金属のある部分が、過剰充填して、第１の接点１０８および第２の接点１１０を被覆する高ｋ誘電体面の上にある場合がある。ゲート金属が堆積された後、ゲート過剰充填金属は、過剰充填金属が除去され、それによって、第１の接点１０８（ソース）、ゲート金属１２４、および第２の接点１１０（ドレイン）の上面を露わにするよう、図７に示されるように化学機械平坦化／研磨（ＣＭＰ）により研磨することができる。
【００１８】
このようにして、図７は、本明細書に開示される例示的な方法を使用して作られた、例示的なカーボン・ナノチューブ電界効果トランジスタを描く。例示的なＣＮＴ  ＦＥＴは、基板を含み、その上に直接配置されたカーボン・ナノチューブ・ブリッジ１０２を有する。第１の接点１０８（ソース）および第２の接点１１０（ドレイン）は、接点とシリコン層１０４の間のカーボン・ナノチューブの一部を各接点が覆うように、シリコン層１０４上に配置される。第１の接点と第２の接点は、選択された距離を有する間隙により分離される。様々な実施形態では、選択された距離は、約３０ナノメートルであってよい。カーボン・ナノチューブ・ブリッジ１０２の一部は、第１の接点１０８と第２の接点１１０の間の距離にわたり、カーボン・ナノチューブ・ブリッジまたはカーボン・ナノチューブ・チャネルを形成する。ゲート金属１２４は、カーボン・ナノチューブ・ブリッジを囲むために第１の接点１０８と第２の接点１１０の間のエッチングされた凹部中に堆積され、それによって、ゲートオールアラウンド・カーボン・ナノチューブ・トランジスタを実現する。ゲート形成は、第１の接点１０８（ソース）および第２の接点１１０（ドレイン）に関係するので、トランジスタはセルフアラインされる。様々な実施形態では、ゲート金属が、基板のＢＯＸ層１０６に延びる。加えて、カーボン・ナノチューブ・ブリッジは、カーボン・ナノチューブ・ブリッジとゲート金属の間に形成された高ｋ誘電体材料によって、円周方向に囲まれてよい。スペーサ材料１２０は、ゲート領域とソース接点およびドレイン接点との間に分離をもたらすことができる。スペーサは、選択的にドープされて、ゲート領域中に電圧バイアスを実現することができる。したがって、ドープされたＣＮＴ  ＦＥＴは、ｎ型半導体として動作することができる。例示的な実施形態では、第１の接点１０８（ソース）、ゲート金属１２４、および第２の接点１１０（ドレイン）の表面は、実質的に同一平面上にある。代替実施形態では、図８に示されるように、ゲート金属１２４の一部は、ゲート金属の上面１４０が第１の接点１０８（ソース）および第２の接点１１０（ドレイン）により画定される上面の下に凹むようにエッチングされる場合がある。カーボン・ナノチューブ・ブリッジ１０２上の追加のゲート金属を凹ませることによって、ゲートに関連する寄生容量を減少させることができる。
【００１９】
様々な代替実施形態では、薄い接点の層が、接点の堆積の際に作られる場合がある。この場合、接点は、ゲート金属過剰充填の研磨の間に研磨除去される、低ｋ誘電体材料の層により覆われてよい。別の代替実施形態では、スペーサ材料および高ｋ誘電体が、両方とも酸化ハフニウム（ＨｆＯ２）などの同じ材料を含む場合がある。例示的な実施形態では、ドーパント電荷は、スペーサ材料に閉じ込められる。
【００２０】
図９は、本明細書に開示された、ＣＮＴ  ＦＥＴを生成する例示的な方法を示す流れ図９００を示す。ボックス９０１で、カーボン・ナノチューブが基板上に堆積される。様々な実施形態では、カーボン・ナノチューブは、半導体材料である。一般的に、基板は絶縁層（ＢＯＸ層）上にある。ボックス９０３で、ソース接点およびドレイン接点が基板上に形成される。ソース接点およびドレイン接点は、カーボン・ナノチューブの部分の上に形成され、選択された距離により互いから分離されて、ゲート金属の堆積のための間隙を設ける。ボックス９０５で、ソース接点とドレイン接点の間の基板がウェット・エッチングされて、ソース接点とドレイン接点の間に凹部を作り出す。ウェット・エッチング処理は、カーボン・ナノチューブを残し、それにより、カーボン・ナノチューブがソースとドレイン間にカーボン・ナノチューブ・ブリッジを形成する。基板は、例示的な実施形態では、ＢＯＸ層にエッチングされる。ボックス９０７で、ドープされたスペーサ材料がカーボン・ナノチューブ以外の露出面上に堆積されて、ゲートとソース接点およびドレイン接点の各々との間にスペーサを設ける。スペーサ材料は、接点の側部およびシリコン基板から成長して、カーボン・ナノチューブの一部を包み込むが、カーボン・ナノチューブをその長手に沿って被覆しない。ドープされたスペーサ材料は、ＣＮＴ  ＦＥＴが完成すると、ＣＮＴ  ＦＥＴに電荷移動をもたらすドーパントをもたらす。ボックス９０９で、高ｋ材料が、露出したスペーサ材料表面および露出したカーボン・ナノチューブ・ブリッジ上に堆積されて、カーボン・ナノチューブ・ブリッジを環状に被覆する。電圧がゲートに印加されると、高ｋ誘電体材料は、カーボン・ナノチューブ・ブリッジに電界をもたらす。スペーサ材料から高ｋ誘電体に移動された電荷が、カーボン・ナノチューブ・ブリッジにおいて電圧バイアスを実現する。ボックス９１１で、ゲート材料がトランジスタ上に堆積（スパッタ）されて、基板中の凹部およびソース接点とドレイン接点の間の容積を充填する。堆積されたゲート材料は、カーボン・ナノチューブ・ブリッジの周囲全体にゲートを形成する。
【００２１】
図１０は、ドレイン電流（Ｉｄ）とゲート−ソース電圧（Ｖｇｓ）の間の関係について、ＣＮＴ  ＦＥＴのスペーサ材料をドープすることが有する効果を示すグラフである。関係は３０ｎｍのチャネル長を有するＣＮＴ  ＦＥＴに対応しており、ソース−ドレインが０．５Ｖの電圧用に示されている。曲線１００１は、０．４／ｎｍの濃度でスペーサ材料にのみ付与されたドーパントを有するＣＮＴ  ＦＥＴについての関係を示す。Ｖｇｓが増加すると、曲線１００１のＩｄは、約１０−９におけるオフ状態電流から、約１０−５Ａにおけるオン状態電流に変化する。曲線１００３は、０．４／ｎｍの濃度で、スペーサ材料およびカーボン・ナノチューブ・ブリッジにおける誘電体材料に付与されたドーパントを有するＣＮＴ  ＦＥＴについての関係を示す。Ｖｇｓが増加すると、曲線１００３のＩｄは、約１０−１１におけるオフ状態電流から、約１０−５Ａにおけるオン状態電流に変化する。したがって、スペーサおよび誘電体におけるドーパントを有するＣＮＴ  ＦＥＴよりも、スペーサのみにおける選択的なドーピングは、オン電流を増加させ、より少ないリーク電流およびより良好なスイッチング挙動（すなわち、Ｉｄの傾き）を有する。
【００２２】
本明細書において使用する用語は、特定の実施形態を記載することのみを目的としており、本開示を限定することを意図していない。本明細書において使用するとき、文脈上の明確な別段の指示がない限り、単数形「ａ」、「ａｎ」および「ｔｈｅ」は、複数形を同様に含むことを意図している。本明細書において使用するとき、用語「備える、含む（comprises）」または「備えている、含んでいる（comprising）」あるいは両方の組合せは、述べた特徴、整数、ステップ、動作、要素、または構成要素あるいはこれらの組合せが存在することを明示するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、またはそのグループあるいはこれらの組合せの存在または追加を排除しないことをさらに理解されたい。
【００２３】
請求項内の全てのミーンズ・プラス・ファンクション要素またはステップ・プラス・ファンクション要素の対応する構造、材料、働き、および均等物は、他の特許請求される要素と組み合わせて、具体的に特許請求されるものとして、機能を実施するための、任意の構造、材料、または働きを含むことが意図される。本開示の記載は、説明および記載のために提示されたが、網羅的であること、または、開示された形式での開示に限定することを意図していない。本開示の範囲および精神から逸脱することなく、多くの変更形態および変形形態が、当業者には明らかであろう。様々な変更形態を備える様々な実施形態が意図された具体的な使用に適するので、実施形態は、本開示の原理および実践的な適用を最も良好に説明するため、および他の当業者が本開示を理解することが可能となるために、選択され記載された。
【００２４】
本明細書に描かれた流れ図は、ほんの１つの例である。本開示の精神から逸脱することなく、こうした図面またはそこに記載されたステップ（または動作）には、多くの変形形態が存在する可能性がある。例えば、ステップは、異なる順序で実施することができ、またはステップは、追加、削除、または変更することができる。これらの変形形態の全ては、特許請求される開示の一部と考えられる。
【００２５】
本開示の例示的な実施形態が記載されてきたが、当業者なら、現在および将来の両方において、添付の特許請求の範囲に入る様々な改良および拡張を行うことができることを理解されよう。これらの請求項は、最初に記載した本開示に対して、適切に保護し続けるとみなされるべきである。
【図１】
2016504761.tif 000003
【図２】
2016504761.tif 000004
【図３】
2016504761.tif 000005
【図４】
2016504761.tif 000006
【図５】
2016504761.tif 000007
【図６】
2016504761.tif 000008
【図７】
2016504761.tif 000009
【図８】
2016504761.tif 000010
【図９】
2016504761.tif 000011
【図１０】
2016504761.tif 000012
【手続補正書】
【提出日】平成27年6月19日(2015.6.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイスを作製する方法であって、
基板上にカーボン・ナノチューブを形成するステップと、
前記基板の一部を除去して前記カーボン・ナノチューブの部分の下に凹部を形成するステップと、
ドープされた材料を前記凹部の中に付与して前記半導体デバイスを作製するステップと
を含む方法。
【請求項２】
前記カーボン・ナノチューブの前記部分が、前記カーボン・ナノチューブ上に形成される第１の接点と第２の接点の間の間隙中にある、請求項１に記載の方法。
【請求項３】
前記半導体デバイスのセルフアライン・ゲート構造を実現するように位置合わせされる前記第１の接点および前記第２の接点を形成するステップをさらに含む、請求項２に記載の方法。
【請求項４】
前記ドープされた材料を付与するステップが、固定電荷密度を有するスペーサ材料を前記凹部中の露出面に付与するステップをさらに含む、請求項１に記載の方法。
【請求項５】
前記間隙中の前記基板の前記部分がカーボン・ナノチューブ・ブリッジを形成し、前記カーボン・ナノチューブ・ブリッジを非ドープ高ｋ誘電体材料で被覆するステップをさらに含む、請求項４に記載の方法。
【請求項６】
前記高ｋ誘電体材料が、前記ドープされたスペーサ材料から前記カーボン・ナノチューブ・ブリッジへの電荷の化学的移動を実現する、請求項５に記載の方法。
【請求項７】
前記ドープされた材料が酸化ハフニウムを含む、請求項１に記載の方法。
【請求項８】
前記ドープされた材料が、ｎ型半導体としての前記半導体デバイスの動作を可能にする、請求項１に記載の方法。
【請求項９】
前記基板を除去するステップが、前記基板の異方性エッチングをするステップをさらに含む、請求項１に記載の方法。
【請求項１０】
トランジスタを作製する方法であって、
基板上にカーボン・ナノチューブ材料を形成するステップと、
前記基板上に１つまたは複数の接点を形成して前記１つまたは複数の接点間に間隙を画定するステップと、
前記間隙中の前記基板の一部を除去するステップと、
ドープされた材料を前記間隙中に付与して前記トランジスタを作製するステップと
を含む方法。
【請求項１１】
前記間隙中の前記基板を除去するステップが、前記間隙中にカーボン・ナノチューブ・ブリッジを形成する、請求項１０に記載の方法。
【請求項１２】
前記ドープされた材料を付与するステップが、固定電荷密度を有するスペーサ材料を前記間隙中の露出面に付与するステップをさらに含む、請求項１１に記載の方法。
【請求項１３】
前記カーボン・ナノチューブ・ブリッジを非ドープ高ｋ誘電体材料で被覆するステップをさらに含む、請求項１２に記載の方法。
【請求項１４】
前記高ｋ誘電体材料が、前記ドープされたスペーサ材料から前記カーボン・ナノチューブ・ブリッジへの電荷の化学的電荷移動を実現する、請求項１３に記載の方法。
【請求項１５】
前記ドープされた材料が酸化ハフニウムを含む、請求項１０に記載の方法。
【請求項１６】
前記トランジスタのセルフアライン・ゲート構造を実現するように前記１つまたは複数の接点を形成するステップをさらに含む、請求項１０に記載の方法。
【請求項１７】
セルフアライン・カーボン・ナノチューブ・トランジスタを作る方法であって、
基板上にカーボン・ナノチューブを形成するステップと、
前記カーボン・ナノチューブを覆って前記基板上にソース接点を形成するステップと、
前記カーボン・ナノチューブを覆って前記基板上にドレイン接点を形成するステップであって、前記ドレイン接点が間隙により前記ソース接点から分離される、前記ドレイン接点を形成するステップと、
前記ソース接点と前記ドレイン接点の間の前記間隙中の前記基板の一部を除去するステップと、
ドープされた材料を前記間隙中に付与して前記セルフアライン・カーボン・ナノチューブ・トランジスタを作るステップと
を含む方法。
【請求項１８】
前記ドープされた材料を付与するステップが、固定電荷密度を有するスペーサ材料を、前記カーボン・ナノチューブの表面以外の前記間隙中の露出面に付与するステップをさらに含む、請求項１７に記載の方法。
【請求項１９】
前記スペーサ材料の一部をエッチングするステップと、化学的電荷移動ドーパントを前記スペーサ領域中の前記露出したカーボン・ナノチューブに付与するステップとをさらに含む、請求項１８に記載の方法。
【請求項２０】
前記間隙中の前記カーボン・ナノチューブを非ドープ高ｋ誘電体材料で被覆するステップをさらに含む、請求項１７に記載の方法。
【請求項２１】
半導体デバイスであって、
基板上のカーボン・ナノチューブと、
前記カーボン・ナノチューブの部分の下の前記基板の一部に形成された凹部と、
前記凹部中のドープされた材料と
を備える、半導体デバイス。
【請求項２２】
前記カーボン・ナノチューブの前記部分が、前記カーボン・ナノチューブ上に形成される第１の接点と第２の接点の間の間隙中にある、請求項２１に記載の半導体デバイス。
【請求項２３】
前記第１の接点と前記第２の接点がセルフアライン・ゲート構造を実現するように位置合わせされる、請求項２２に記載の半導体デバイス。
【請求項２４】
前記ドープされた材料が、前記凹部の表面上に堆積される固定電荷密度を有するスペーサ材料をさらに備える、請求項２１に記載の半導体デバイス。
【請求項２５】
前記間隙中の前記基板の前記部分がカーボン・ナノチューブ・ブリッジを形成し、前記カーボン・ナノチューブ・ブリッジを被覆するように構成される非ドープ高ｋ誘電体材料をさらに備える、請求項２４に記載の半導体デバイス。
【請求項２６】
前記高ｋ誘電体材料が、前記ドープされたスペーサ材料から前記カーボン・ナノチューブ・ブリッジへの電荷の化学的移動を実現するように構成される、請求項２５に記載の半導体デバイス。
【請求項２７】
トランジスタであって、
基板上のカーボン・ナノチューブ材料と、
前記基板上に形成される１つまたは複数の接点であって、前記１つまたは複数の接点間に間隙を画定するように構成される、前記１つまたは複数の接点と、
前記間隙中の前記基板の、除去された部分と、
前記間隙中の前記除去された部分中のドープされた材料と
を備える、トランジスタ。
【請求項２８】
セルフアライン・カーボン・ナノチューブ・トランジスタであって、
基板上のカーボン・ナノチューブと、
前記カーボン・ナノチューブを覆う前記基板上のソース接点と、
前記カーボン・ナノチューブを覆う前記基板上のドレイン接点であって、間隙により前記ソース接点から分離される、前記ドレイン接点と、
前記ソース接点と前記ドレイン接点の間の前記間隙中の凹部であって、前記間隙中の前記基板の一部を除去することにより形成される、前記凹部と、
前記間隙中のドープされた材料と
を備えるセルフアライン・カーボン・ナノチューブ・トランジスタ。
【国際調査報告】
2016504761.tif 000013