(57)【要約】  位相雑音を軽減するための方法、システム、およびデバイスについて説明する。デコーダの出力を使用して、複数の送信シンボルの推定が生成される。複数の受信シンボルの1つまたは複数の位相誤差が生成される。1つまたは複数の位相誤差は、少なくとも部分的に複数の送信シンボルの推定に基づく。1つまたは複数の位相誤差は、複数の受信シンボルと複数の送信シンボルの推定との間の角度を比較することによって生成される。推定を生成するために使用されるデコーダの出力は、複数の送信ビットの複数の事後対数尤度比(LLR)である。推定は、デコーダの出力において硬判定復号を実行し、複数の送信ビットにおいて送信機によって使用される変調に従って硬判定復号を再変調することによって生成される。
2016506163.tif 000002
【特許請求の範囲】
【請求項１】
位相雑音を軽減するための方法であって、
デコーダの出力を使用して、複数の送信シンボルの推定を生成するステップと、
複数の受信シンボルの1つまたは複数の位相誤差を生成するステップであって、前記1つまたは複数の位相誤差が、少なくとも部分的に前記複数の送信シンボルの前記推定に基づくステップと
を含む方法。
【請求項２】
1つまたは複数の位相誤差を生成する前記ステップが、
前記複数の受信シンボルと前記複数の送信シンボルの前記推定との間の角度を比較するステップであって、前記1つまたは複数の位相誤差が、少なくとも部分的に前記比較に基づくステップ
を含む、請求項1に記載の方法。
【請求項３】
前記複数の受信シンボルの前記1つまたは複数の位相誤差に基づいて1つまたは複数の位相補正を生成するステップと、
複数の補正されたシンボルを作成するために、前記1つまたは複数の位相補正を前記複数の受信シンボルに適用するステップと
をさらに含む、請求項1に記載の方法。
【請求項４】
前記複数の補正されたシンボルを使用して複数の事前(priori)対数尤度比(LLR)を計算するステップであって、前記複数の事前LLRが、送信されたコードワードの複数のビットを表すステップと、
前記送信されたコードワードを復号するために、前記デコーダに前記複数の事前LLRを供給するステップと
をさらに含む、請求項3に記載の方法。
【請求項５】
前記デコーダの前記出力で複数の軟事後LLR(soft a posteriori LLR)を収集するステップであって、前記軟事後LLRが前記送信されたコードワードの前記複数のビットを表すステップ
をさらに含む、請求項4に記載の方法。
【請求項６】
複数のシンボルを生成するために、前記複数の軟事後LLRの硬判定復号および再変調を実行するステップであって、前記複数のシンボルが、前記複数の送信シンボルの前記推定を表すステップ
をさらに含む、請求項5に記載の方法。
【請求項７】
前記複数の受信シンボルが、複数の連続的なタイムインターリーブされた送信されたコードワードを表す、請求項1に記載の方法。
【請求項８】
前記複数の受信シンボルをデインターリーブするステップと、
前記複数の受信シンボルから複数の事前対数尤度比(LLR)を計算するステップと、
前記複数の事前LLRを前記デコーダに供給するステップと、
前記複数の送信されたコードワードを表す前記複数の事前LLRを復号するステップと、
前記複数の送信されたコードワードの前記複数の送信シンボルの前記推定を生成するために、前記デコーダの前記出力を再変調するとともにインターリーブするステップと、
前記推定を使用して、前記複数の受信シンボルの前記1つまたは複数の位相誤差を生成するステップと
をさらに含む、請求項7に記載の方法。
【請求項９】
前記デコーダの前記出力が、複数の送信ビットの複数の事後対数尤度比(LLR)を含み、前記複数の送信シンボルを生成するために、前記複数の送信ビットが送信機において変調される、請求項1に記載の方法。
【請求項１０】
前記複数の送信シンボルの前記推定を生成するステップが、
前記デコーダの前記出力において硬判定復号を実行するステップと、
前記複数の送信シンボルの前記推定を生成するために、複数の送信ビットにおいて送信機によって使用される変調に従って、前記硬判定復号を再変調するステップと
を含む、請求項1に記載の方法。
【請求項１１】
位相雑音を軽減するように構成された受信デバイスであって、
プロセッサと、
前記プロセッサと電子通信しているメモリと、
前記メモリに記憶された命令とを含み、前記命令が前記プロセッサによって、
デコーダの出力を使用して、複数の送信シンボルの推定を生成することと、
複数の受信シンボルの1つまたは複数の位相誤差を生成することであって、前記1つまたは複数の位相誤差が、少なくとも部分的に前記複数の送信シンボルの前記推定に基づく、生成することと
を行うために実行可能である、命令と
を含む、受信デバイス。
【請求項１２】
前記1つまたは複数の位相誤差を生成するための前記命令が、前記プロセッサによって、
前記複数の受信シンボルと前記複数の送信シンボルの前記推定との間の角度を比較するために実行可能であり、前記1つまたは複数の位相誤差が少なくとも部分的に前記比較に基づく、
請求項11に記載のデバイス。
【請求項１３】
前記命令が前記プロセッサによって、
前記複数の受信シンボルの前記1つまたは複数の位相誤差に基づいて1つまたは複数の位相補正を生成し、
複数の補正されたシンボルを作成するために、前記1つまたは複数の位相補正を前記複数の受信シンボルに適用する
ために実行可能である、請求項11に記載のデバイス。
【請求項１４】
前記命令が前記プロセッサによって、
前記複数の補正されたシンボルを使用して複数の事前対数尤度比(LLR)を計算することであって、前記複数の事前LLRが、送信されたコードワードの複数のビットを表す、計算することと、
前記送信されたコードワードを復号するために、前記デコーダに前記複数の事前LLRを供給することと
を行うために実行可能である、請求項13に記載のデバイス。
【請求項１５】
前記命令が前記プロセッサによって、
前記デコーダの前記出力で複数の軟事後LLRを収集するために実行可能であり、前記軟事後LLRが前記送信されたコードワードの前記複数のビットを表す、
請求項14に記載のデバイス。
【請求項１６】
前記命令が前記プロセッサによって、
複数のシンボルを生成するために、前記複数の軟事後LLRの硬判定復号および再変調を実行するために実行可能であり、前記複数のシンボルが、前記複数の送信シンボルの前記推定を表す、
請求項15に記載のデバイス。
【請求項１７】
前記複数の受信シンボルが、複数の連続的なタイムインターリーブされた送信されたコードワードを表す、請求項11に記載のデバイス。
【請求項１８】
前記命令が前記プロセッサによって、
前記複数の受信シンボルをデインターリーブし、
前記複数の受信シンボルから複数の事前対数尤度比(LLR)を計算し、
前記複数の事前LLRを前記デコーダに供給し、
前記複数の送信されたコードワードを表す前記複数の事前LLRを復号し、
前記複数の送信されたコードワードの前記複数の送信シンボルの前記推定を生成するために、前記デコーダの前記出力を再変調するとともにインターリーブし、
前記推定を使用して、前記複数の受信シンボルの前記1つまたは複数の位相誤差を生成する
ために実行可能である、請求項17に記載のデバイス。
【請求項１９】
前記デコーダの前記出力が、複数の送信ビットの複数の事後対数尤度比(LLR)を含み、前記複数の送信シンボルを生成するために、前記複数の送信ビットが送信機において変調される、請求項11に記載のデバイス。
【請求項２０】
前記命令が前記プロセッサによって、
前記デコーダの前記出力において硬判定復号を実行し、
前記複数の送信シンボルの前記推定を生成するために、複数の送信ビットにおいて送信機によって使用される変調に従って、前記硬判定復号を再変調する
ために実行可能である、請求項11に記載のデバイス。
【請求項２１】
位相雑音を軽減するための装置であって、
デコーダの出力を使用して、複数の送信シンボルの推定を生成するための手段と、
複数の受信シンボルの1つまたは複数の位相誤差を生成するための手段であって、前記1つまたは複数の位相誤差が、少なくとも部分的に前記複数の送信シンボルの前記推定に基づく手段と
を含む装置。
【請求項２２】
前記複数の受信シンボルと前記複数の送信シンボルの前記推定との間の角度を比較するための手段であって、前記1つまたは複数の位相誤差が、少なくとも部分的に前記比較に基づく手段
をさらに含む、請求項21に記載の装置。
【請求項２３】
前記複数の受信シンボルの前記1つまたは複数の位相誤差に基づいて1つまたは複数の位相補正を生成するための手段と、
複数の補正されたシンボルを作成するために、前記1つまたは複数の位相補正を前記複数の受信シンボルに適用するための手段と
をさらに含む、請求項21に記載の装置。
【請求項２４】
前記複数の補正されたシンボルを使用して複数の事前対数尤度比(LLR)を計算するための手段であって、前記複数の事前LLRが、送信されたコードワードの複数のビットを表す手段と、
前記送信されたコードワードを復号するために、前記デコーダに前記複数の事前LLRを供給するための手段と
をさらに含む、請求項23に記載の装置。
【請求項２５】
1つまたは複数の位相誤差を生成するための前記手段が、
前記デコーダの前記出力で複数の軟事後LLRを収集するための手段であって、前記軟事後LLRが前記送信されたコードワードの前記複数のビットを表す手段
を含む、請求項24に記載の装置。
【請求項２６】
複数のシンボルを生成するために、前記複数の軟事後LLRの硬判定復号および再変調を実行するための手段であって、前記複数のシンボルが前記複数の送信シンボルの前記推定を表す手段
をさらに含む、請求項25に記載の装置。
【請求項２７】
前記複数の受信シンボルが、複数の連続的なタイムインターリーブされた送信されたコードワードを表す、請求項21に記載の装置。
【請求項２８】
前記複数の受信シンボルをデインターリーブするための手段と、
前記複数の受信シンボルから複数の事前対数尤度比(LLR)を計算するための手段と、
前記複数の事前LLRを前記デコーダに供給するための手段と、
前記複数の送信されたコードワードを表す前記複数の事前LLRを復号するための手段と、
前記複数の送信されたコードワードの前記複数の送信シンボルの前記推定を生成するために、前記デコーダの前記出力を再変調するとともにインターリーブするための手段と、
前記推定を使用して、前記複数の受信シンボルの前記1つまたは複数の位相誤差を生成するための手段と
をさらに含む、請求項27に記載の装置。
【請求項２９】
前記複数の送信シンボルの前記推定を生成するために前記デコーダの前記出力を使用するための前記手段が、
前記デコーダの前記出力において硬判定復号を実行するための手段と、
前記複数の送信シンボルの前記推定を生成するために、複数の送信ビットにおいて送信機によって使用される変調に従って、前記硬判定復号を再変調するための手段と
を含む、請求項21に記載の装置。
【請求項３０】
位相雑音を軽減するためのコンピュータプログラムであって、プロセッサによって、
デコーダの出力を使用して、複数の送信シンボルの推定を生成することと、
複数の受信シンボルの1つまたは複数の位相誤差を生成することであって、前記1つまたは複数の位相誤差が、少なくとも部分的に前記複数の送信シンボルの前記推定に基づく、生成することと
を行うために実行可能である
コンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
相互参照
本特許出願は、各々が本出願の譲受人に譲渡され、参照により本明細書に明示的に組み込まれる、Gotmanらによる2013年12月18日出願の“Systems and Methods to Mitigate Phase Noise”という名称の同時係属米国特許出願第14/132,637号、およびGotmanらによる2012年12月20日出願の“Systems and Methods to Mitigate Phase Noise”という名称の同時係属米国特許仮出願第61/740,318号に対する優先権を主張する。
【背景技術】
【０００２】
以下は、一般に、ワイヤレス通信に関し、より詳細には、位相誤差および補正に関する。音声、映像、パケットデータ、メッセージング、ブロードキャストなどのような、様々なタイプの通信コンテンツを供給するために、ワイヤレス通信システムが広く展開されている。これらのシステムは、使用可能なシステムリソース(たとえば、時間、周波数、および電力)を共有することによって複数のユーザとの通信をサポートすることができる多元接続システムであり得る。そのような多元接続システムの例には、符号分割多元接続(CDMA)システム、時分割多元接続(TDMA)システム、周波数分割多元接続(FDMA)システム、および直交周波数分割多元接続(OFDMA)システムなどがある。
【０００３】
一般に、ワイヤレス多元接続通信システムは、各々が複数の通信デバイスのための通信を同時にサポートする、いくつかの基地局を含み得る。基地局は、ダウンストリームリンクおよびアップストリームリンク上で通信デバイスと通信し得る。各基地局は、カバレッジ範囲を有し、カバレッジ範囲は、セルのカバレッジエリアと呼ばれることがある。送信機(たとえば、基地局)および受信器(たとえば、通信デバイス)は、それぞれ、信号送信および信号受信のための構成要素を含むことができる。たとえば、送信機および受信器はそれぞれ、1つまたは複数の発振器を含むことができる。これらの発振器は互いに同期していない場合があり、固有の欠陥を有し得る。その結果、位相雑音が受信された信号にもたらされ得る。この雑音は、受信器に送信されるシンボルの位相を受信器が正しく決定するのを難しくする可能性がある。現在、位相誤差は、受信シンボル自体において硬判定を実行することによって決定される。しかしながら、受信器における雑音の多い状態のため、この硬判定は、通例、誤っている場合がある。したがって、この硬判定から生じる位相誤差および位相補正も誤っている。誤った硬判定は、受信器における様々な構成要素のパフォーマンス劣化をもたらす。
【発明の概要】
【課題を解決するための手段】
【０００４】
説明した特徴は、一般に、信号のシンボルの位相誤差および補正を生成するための1つまたは複数の改善されたシステム、方法および/または装置に関する。デコーダの出力を使用して、複数の送信シンボルの推定が生成される。複数の受信シンボルの1つまたは複数の位相誤差が生成される。1つまたは複数の位相誤差は、少なくとも部分的に複数の送信シンボルの推定に基づく。1つまたは複数の位相誤差は、複数の受信シンボルと複数の送信シンボルの推定との間の角度を比較することによって生成される。推定を生成するために使用されるデコーダの出力は、コードワードの複数の送信ビットを表す複数の事後対数尤度比(a posteriori log-likelihood ratio)(LLR)である。推定は、複数の送信シンボルの推定を表す複数の受信シンボルを生成するために、デコーダの出力において硬判定復号および再変調を実行することによって生成される。
【０００５】
位相雑音を軽減するための方法について説明する。デコーダの出力を使用して、複数の送信シンボルの推定が生成され得る。複数の受信シンボルの1つまたは複数の位相誤差が生成され得る。1つまたは複数の位相誤差は、少なくとも部分的に複数の送信シンボルの推定に基づき得る。
【０００６】
1つまたは複数の位相誤差を生成するステップは、複数の受信シンボルと複数の送信シンボルの推定との間の角度を比較するステップを含み得る。1つまたは複数の位相誤差は、少なくとも部分的に比較に基づき得る。
【０００７】
一例では、複数の受信シンボルの1つまたは複数の位相誤差に基づいて、位相補正が生成され得る。複数の補正されたシンボルを作成するために、1つまたは複数の位相補正が複数の受信シンボルに適用され得る。一実施形態では、複数の位相補正された受信シンボルを使用して、複数の事前対数尤度比(a priori log-likelihood ratio)(LLR)が計算され得る。複数のLLRは、送信されたコードワードの複数のビットを表し得る。複数のLLRは、送信されたコードワードを復号するために、デコーダに供給され得る。デコーダの出力で、複数の軟事後LLR(soft a posteriori LLR)が収集され得る。軟LLRは、送信されたコードワードのビットを表し得る。一例では、複数のシンボルを生成するために、硬判定復号および再変調が複数の軟LLRにおいて実行され得る。複数のシンボルは、複数の送信シンボルの推定を表すことができる。
【０００８】
複数の受信シンボルは、複数の連続的な、タイムインターリーブされた送信されたコードワードを表し得る。複数の受信シンボルは、デインターリーブされ得る。一構成では、複数の受信シンボルから複数の事前対数尤度比(LLR)が計算され得る。さらに、複数の事前LLRがデコーダに供給され得る。複数の送信されたコードワードを表す複数の受信されたLLRが復号され得る。複数の送信されたコードワードの複数の送信シンボルの推定を生成するために、デコーダの出力が再変調されるとともにインターリーブされ得る。推定を使用して、複数の受信シンボルの各シンボルの1つまたは複数の位相誤差が生成され得る。
【０００９】
一実施形態では、複数の送信シンボルは、送信されたコードワードを表し得る。複数の受信シンボルは、それが受信器で受信されたときに送信されたコードワードを表し得る。複数の受信シンボルは、ワイヤレス通信信号のうちの少なくとも一部のデジタル化された表現であり得る。デコーダは、前方向誤り訂正(FEC)デコーダを含み得る。一例では、デコーダは、畳込みターボ符号(CTC)デコーダを含み得る。デコーダの出力は、複数の送信ビットの複数の事後対数尤度比(LLR)を含み得る。コードワードを表す複数の送信シンボルを生成するために、複数の送信ビットは、送信機において変調されている場合がある。
【００１０】
一実施形態では、複数の送信シンボルの推定を生成するステップは、デコーダの出力において硬判定復号を実行するステップと、複数の送信ビットにおいて送信機によって使用される変調に従って硬判定復号を再変調するステップとを含み得る。これは、複数の送信シンボルの推定を表す複数のシンボルを生成し得る。
【００１１】
位相雑音を軽減するように構成された受信デバイスについても説明する。デバイスは、プロセッサと、プロセッサと電子通信しているメモリとを含むことができる。命令が、メモリに記憶され得る。命令はプロセッサによって、デコーダの出力を使用して、複数の送信シンボルの推定を生成し、複数の受信シンボルの1つまたは複数の位相誤差を生成するために実行可能であり得る。1つまたは複数の位相誤差は、少なくとも部分的に複数の送信シンボルの推定に基づき得る。
【００１２】
位相雑音を軽減するための装置についても説明する。装置は、デコーダの出力を使用して、複数の送信シンボルの推定を生成するための手段と、複数の受信シンボルの1つまたは複数の位相誤差を生成するための手段とを含み得る。1つまたは複数の位相誤差は、少なくとも部分的に複数の送信シンボルの推定に基づき得る。
【００１３】
位相雑音を軽減するためのコンピュータプログラム製品についても説明する。コンピュータプログラム製品は、命令を記憶する非一時的コンピュータ可読媒体を含んでもよく、命令はプロセッサによって、デコーダの出力を使用して、複数の送信シンボルの推定を生成し、複数の受信シンボルの1つまたは複数の位相誤差を生成するために実行可能であり得る。1つまたは複数の位相誤差は、少なくとも部分的に複数の送信シンボルの推定に基づき得る。
【００１４】
本発明の性質および利点のさらなる理解が、以下の図面を参照することによって実現され得る。添付の図面では、類似の構成要素または特徴は、同じ参照ラベルを有する場合がある。さらに、同じタイプの様々な構成要素は、参照ラベルの後に、複数の類似の構成要素を区別するダッシュおよび第2のラベルを付けることによって、区別され得る。本明細書内で第1の参照ラベルのみが使用される場合、その説明は、第2の参照ラベルとは無関係に、同じ第1の参照ラベルを有する類似の構成要素のうちのいずれか1つに適用可能である。
【図面の簡単な説明】
【００１５】
【図１】ワイヤレス通信システムの一例のブロック図である。
【図２】本発明の様々な実施形態に従って構成された構成要素を含む受信器デバイスのブロック図である。
【図３】本システムおよび方法による、受信器モジュールの一実施形態を示すブロック図である。
【図４】本システムおよび方法を実施し得る受信器モジュールのさらなる実施形態を示すブロック図である。
【図５】基地局および通信デバイスを含むワイヤレス通信システムの一例のブロック図ある。
【図６】本システムおよび方法による、1つまたは複数の位相誤差を生成するための方法のフローチャートである。
【図７】4位相シフトキー(QPSK)信号の複数のシンボルにおいてデジタル位相ロックループ(DPLL)の複数の反復を実行するための方法の一例を示すフローチャートである。
【図８】本システムおよび方法による、デコーダの出力において硬判定復号を実行することによって、複数の送信シンボルの仮説を生成するための方法の一例を示すフローチャートである。
【発明を実施するための形態】
【００１６】
デコーダの出力を使用して、受信デバイスに送信される複数のシンボルの仮説(または推定)を生成するための方法、システム、およびデバイスについて説明する。シンボルの推定が、基準信号として使用され得る。一例では、推定は、受信デバイスで受信された複数のシンボルとともに、デジタル位相ロックループ(DPLL)で位相検出器に供給され得る。送信シンボルは、受信シンボルを表し得る。受信シンボルの角度を送信シンボルの推定と比較することによって、受信シンボルの1つまたは複数の位相誤差が生成され得る。生成された1つまたは複数の位相誤差によって、位相補正を計算することができる。1つまたは複数の位相補正は、複数の受信シンボルをデローテートすることができる回転子にフィードバックされ得る。
【００１７】
デコーダの出力は、コードワードの送信ビットを表すいくつかの軟事後対数尤度比(LLR)を含み得る。コードワードに対応する複数の送信シンボルの推定を表す複数のシンボルを生成するために、硬判定復号技法および再変調プロセスが、軟LLRにおいて実行され得る。上述したように、この推定は、複数の受信シンボルの1つまたは複数の位相誤差を生成するための基準信号として作用するように、DPLLの位相検出器に供給され得る。シンボルの各ブロックが受信デバイスによって受信されるので、軟LLRを使用し、LLRにおいて硬判定を実行して、代表的な送信シンボルの推定が生成され得る。その後、受信シンボルの角度を代表的な送信シンボルの推定と比較することによって、受信シンボルの1つまたは複数の位相誤差が位相検出器において生成され得る。複数の受信シンボルの1つまたは複数の位相誤差を補正するために、位相補正が生成され得る。
【００１８】
まず図1を参照すると、ブロック図は、ワイヤレス通信システム100の例を示す。システム100は、基地局105(またはセル)、通信デバイス115、基地局コントローラ120、およびコアネットワーク130を含む(基地局コントローラ120は、コアネットワーク130に統合され得る)。システム100は、複数のキャリア(様々な周波数の波形信号)での動作をサポートする可能性がある。マルチキャリア送信機は、複数のキャリアで変調信号を同時に送信することができる。たとえば、各被変調信号は、上記の様々な無線技術に従って変調されるマルチキャリアチャネルとすることができる。各被変調信号は、異なるキャリア上で送られてよく、制御情報(たとえば、パイロット信号、制御チャネルなど)、オーバーヘッド情報、データなどを搬送し得る。システム100は、ネットワークリソースを効率的に割り振ることが可能なマルチキャリアLTEネットワークであり得る。
【００１９】
基地局105は、基地局アンテナ(図示せず)を介してデバイス115と無線で通信してもよい。基地局105は、マルチキャリアを介して基地局コントローラ120の制御のもとでデバイス115と通信することができる。基地局105のサイトの各々は、それぞれの地理的なエリアに通信カバレッジを提供することができる。いくつかの実施形態では、基地局105は、送受信基地局、無線基地局、アクセスポイント、無線トランシーバ、基本サービスセット(BSS)、拡張サービスセット(ESS)、ノードB、eノードB(eNB)、ホームノードB、ホームeノードB、または何らかの他の適した用語と呼ばれ得る。ここでは、各基地局105のカバーエリアは、110-a、110-b、または110-cと識別される。基地局のカバーエリアは、カバーエリアの一部のみを形成しているセクタに分割され得る(たとえば、セクタ112b-1、112b-2、112b-3など)。システム100は、様々なタイプの基地局105(たとえば、マクロ基地局、マイクロ基地局、および/またはピコ基地局)を含み得る。様々な技術のカバレッジエリアが重なる場合がある。マクロ基地局は、相対的に大きい(たとえば、半径35km)地理的エリアの通信カバレッジを提供することができる。ピコ基地局は、相対的に小さい地理的エリア(たとえば、半径12km)のカバレッジを提供することができ、フェムト基地局は、相対的により小さい地理的エリア(たとえば、半径50m)の通信カバレッジを提供することができる。様々な技術のカバレッジエリアが重なる場合がある。
【００２０】
デバイス115は、カバレッジエリア110全体にわたって分散し得る。各デバイス115は、固定でもよく、またはモバイルでもよい。一構成では、デバイス115は、リンク125を介して、限定はしないが、マクロ基地局、ピコ基地局、およびフェムト基地局など、様々なタイプの基地局と通信することができ得る。デバイス115は、移動局、通信デバイス、アクセス端末(AT)、ユーザ機器(UE)、加入者局(SS)、または加入者ユニットと呼ばれる場合がある。デバイス115は、セルラー電話、およびワイヤレス通信デバイスを含み得るが、携帯情報端末(PDA)、他のハンドヘルドデバイス、ネットブック、ノートブックコンピュータ、タブレットコンピュータなども含み得る。
【００２１】
一例では、基地局コントローラ120は、基地局のセットに結合することができ、これらの基地局105の調整および制御を行うことができる。基地局コントローラ120は、バックホール(たとえば、コアネットワーク130)を介して基地局105と通信することができる。また、基地局105は、直接もしくは間接的におよび/またはワイヤレスバックホールもしくはワイヤラインバックホールを介して、互いに通信し得る。
【００２２】
デバイス115の様々な構成要素は、干渉(すなわち、雑音)を受信された信号に追加し得る。たとえば、位相雑音は、デバイス115内の周波数発振器によってもたらされ得る。搬送波回復のために、デバイス115のモデムの受信経路において、デジタル位相ロックループ(DPLL)が使用され得る。DPLLは、搬送波周波数および位相を追跡することができ、複数の受信シンボルに適用するための位相補正を推定することができる。DPLLは、位相検出器(PD)によって生成される1つまたは複数の位相誤差が供給され得る。複数の受信シンボルの実際の位相を複数の理想の基準シンボルの予想される位相と比較することによって、1つまたは複数の位相誤差が生成され得る。送信シンボルの事前の知識がない、データ支援の実装では、基準シンボルの最高の推定は、(最も近いコンスタレーションポイントとして)現在のソフトシンボルにおいて行われる硬判定である。
【００２３】
モデムのこの部分が雑音の多い状態(熱と位相雑音の両方)に敏感であるので、PDは、PDのパフォーマンスの劣化をもたらす比較的高レートの誤った硬判定をもたらすことがあり、これは、DPLLのパフォーマンスの劣化につながり得る。これは、デバイス115のモデムの全体的なパフォーマンスの劣化をもたらし得る。
【００２４】
本システムおよび方法による、デバイス115に実装されるDPLLは、送信されたコードワードを表す複数の受信シンボルにおいて1つまたは複数の反復を実行することができる。第1の反復の間、複数の受信シンボルの各シンボルがデローテートされてもよく、1つまたは複数の位相誤差がシンボルごとに計算され得る。1つまたは複数の位相誤差は、複数の受信シンボル自体において実行される硬判定復号に基づき得る。計算された1つまたは複数の位相誤差から位相補正が計算され得る。複数の位相補正された受信シンボルが収集され、コードワードの送信ビットを表す複数の事前対数尤度比(LLR)が計算され得る。送信されたコードワードの最初の復号の試行のために、複数のLLRがデコーダに供給され得る。デコーダは、コードワードの送信ビットを表す複数の軟事後LLRを出力することができる。硬判定復号および再変調が複数の軟LLRにおいて実行され得る。一構成では、軟LLRの硬判定復号および再変調は、複数の送信シンボルの仮説を表す複数の受信シンボルを生成することができる。1つまたは複数の位相誤差の精度は、送信シンボルの推定を生成し、(現在の受信シンボルの硬判定復号を使用する代わりに)1つまたは複数の位相誤差を計算するために、この再変調された推定を使用して、複数の受信シンボルにおいてDPLLの追加の反復を実行することによって増加し得る。次に、複数の補正されたシンボルを作成するために、位相補正が計算され、複数の受信シンボルに適用され得る。したがって、DPLLは、複数の受信シンボルの1つまたは複数の位相誤差に基づいて1つまたは複数の位相補正を生成するための手段、および複数の補正されたシンボルを作成するために、1つまたは複数の位相補正を複数の受信シンボルに適用するための手段であってもよい。
【００２５】
送信されたコードワードが第1の反復の間に正しく復号されない場合、位相補正された複数のシンボルが再度収集され、送信されたコードワードのビットを表す事前LLRが生成され得る。複数の事後LLRは、再度デコーダに供給され得る。コードワードが正しく復号されない場合、デコーダから複数の軟LLRが出力されてもよく、送信シンボルの推定を表す複数のシンボルを生成するために、硬判定および再変調が実行さてもよく、DPLLは、送信されたコードワードを表す複数の受信シンボルにおいて別の反復を実行し得る。
【００２６】
第1のコードワードが正しく復号されたとき(または特定の複数の受信シンボルについて、DPLLの反復の最大数に達したとき)、DPLLは、第2の送信されたコードワードを表す別の複数の受信シンボルにおいて第1の反復を実行することができる。その後、プロセスは第2の送信されたコードワードを表す複数のシンボルについての1つまたは複数の位相誤差を計算し続ける。一例では、DPLLの状態は、連続したコードワード(たとえば、第1および第2のコードワード)間でリセットされない。別の例では、DPLLの状態は、連続したコードワードの間でリセットされ得る。したがって、DPLLは、デコーダの出力を使用して、複数の送信シンボルの推定を生成し、複数の受信シンボルの1つまたは複数の位相誤差を生成するための手段であってもよく、1つまたは複数の位相誤差は、少なくとも部分的に複数の送信シンボルの推定に基づく。
【００２７】
図2を参照すると、本発明の様々な実施形態を示すデバイス115-aの例示的なブロック図200が示される。デバイス115-aは、図1の通信デバイス115の一例であってもよい。一実施形態では、当のシステムは、4位相シフトキーイング(QPSK)を使用することができる。しかしながら、本システムおよび方法は、他の変調方式の範囲を使用して実施され得る。
【００２８】
デバイス115-aは、いくつかの受信器構成要素を含み、これは、無線周波数(RF)ダウンコンバージョンおよびフィルタリングユニット210と、アナログデジタル(A/D)ユニット215と、受信器モジュール220とを含み得る。デバイス115-aのこれらのユニットは、適用可能な機能のいくつかまたはすべてをハードウェアで実施するように適合された、1つまたは複数の特定用途向け集積回路(ASIC)により個別にまたは集合的に実装され得る。代替的に、それらの機能は、1つまたは複数の他の処理ユニット(またはコア)によって、1つまたは複数の集積回路上で実施され得る。他の実施形態では、当技術分野で知られている任意の方法でプログラムされ得る、他のタイプの集積回路(たとえば、構造化/プラットフォームASIC、フィールドプログラマブルゲートアレイ(FPGA)、および他のセミカスタムIC)が使用され得る。各ユニットの機能は、1つまたは複数の汎用プロセッサまたは特定用途向けプロセッサによって実行されるようにフォーマットされたメモリ内で具現化された命令により、全体的にまたは部分的に実施することもできる。デバイス115-aは、様々な目的のために使用される1つまたは複数のメモリユニット(図示せず)を含み得る。
【００２９】
一実施形態では、アンテナ205を介して無線周波信号が受信され得る。所望の信号が選択され、RFダウンコンバージョンおよびフィルタリングユニット210を介してダウンコンバートされ、フィルタ処理される。フィルタリングユニット210の出力は、アナログベースバンド(または元の無線周波数よりもはるかに低い周波数の通過帯域)信号であり、これは、A/Dユニット215によってデジタル信号に変換される。受信器モジュール220で、デジタル信号が受信され、データのストリームを生成するように処理される。受信器モジュール220は、本システムおよび方法の実施形態による、位相誤差検出および補正技法を実行することもできる。
【００３０】
データストリームは、さらなる処理のために、レイヤ2/レイヤ3/追加処理ユニット225に転送され得る。一実施形態では、受信器モジュール220の構成要素は、単一のPHYチップに実装され得る。別の実施形態では、RFダウンコンバージョンおよびフィルタリングユニット210、A/Dユニット215、および受信器モジュール220の構成要素は、RFおよびPHY機能を有する単一のチップに実装され得る。受信器モジュール220は、たとえば前方向誤り訂正(FEC)デコーダなど、デコーダの出力において硬判定を実行することによってシンボルの位相誤差および補正を生成するための構成要素を含むことができる。受信器モジュール220は、複数の受信シンボルをデインターリーブするための手段であってもよい。
【００３１】
図3は、本システムおよび方法による、受信器モジュール220-aの一実施形態を示すブロック図300である。受信器モジュール220-aは、図2に示す受信器モジュール220の一例であり得る。受信器モジュール220-aは、復調器305と、DPLL310と、デコーダとを含み得る。上述したように、受信器モジュール220-aは、A/Dユニット215によってデジタル信号に変換された信号を受信することができる。
【００３２】
受信器モジュール220-aのこれらの構成要素は、適用可能な機能のいくつかまたはすべてをハードウェアで実施するように適合された、1つまたは複数の特定用途向け集積回路(ASIC)により個別にまたは集合的に実装され得る。代替的に、それらの機能は、1つまたは複数の他の処理ユニット(またはコア)によって、1つまたは複数の集積回路上で実施され得る。他の実施形態では、当技術分野で知られている任意の方法でプログラムされ得る、他のタイプの集積回路(たとえば、構造化/プラットフォームASIC、フィールドプログラマブルゲートアレイ(FPGA)、および他のセミカスタムIC)が使用され得る。各ユニットの機能は、1つまたは複数の汎用プロセッサまたは特定用途向けプロセッサによって実行されるようにフォーマットされたメモリ内で具現化された命令により、全体的にまたは部分的に実施することもできる。
【００３３】
復調器305で、デジタル信号が受信され、データのストリームを生成するように処理される。復調器305は、シンボル同期、高速フーリエ変換(FFT)処理、周波数オフセット補正および推定、ならびにイコライザ機能を、当技術分野で知られている任意の様々な組合せで実行することができる。
【００３４】
復調データ(たとえば、送信されたコードワードを表す複数のシンボル)がDPLL310に入力され得る。DPLL310は、複数の受信シンボルの各シンボルの位相誤差を決定することができる。受信シンボルの角度を、デバイス115にオーバージエアで送信されたシンボルの推定と比較することによって、1つまたは複数の位相誤差が決定され得る。計算された1つまたは複数の位相誤差を使用して、位相補正が計算され得る。1つまたは複数の位相補正は、複数の受信シンボルのうちのシンボルの1つまたは複数の位相誤差を補正することができる。したがって、DPLL310は、複数の受信シンボルと複数の送信シンボルの推定との間の角度を比較するための手段であってもよく、1つまたは複数の位相誤差は、少なくとも部分的に比較に基づく。
【００３５】
一例では、DPLL310は、受信シンボルの現在のブロックの各シンボルの1つまたは複数の位相誤差を計算し得る。1つまたは複数の位相誤差を使用して、1つまたは複数の位相補正が生成され得る。1つまたは複数の位相誤差を補正するために、1つまたは複数の位相補正が適用され得る。一実施形態では、各シンボルの位相補正は、シンボルの位相補正の回転値に従って、複数のシンボルの対応するシンボルをデローテートすることによって適用され得る。DPLL310に関するさらなる詳細については、以下で説明する。
【００３６】
一実施形態では、単一の送信されたコードワードを表す複数の位相補正されたシンボルがDPLL310の出力から収集され得る。複数の位相補正されたシンボルから複数の事前LLRが計算され得る。事前LLRは、送信されたコードワードのビットを表し得る。複数の事前LLRがデコーダ315に入力され得る。デコーダ315は、デバイス115にオーバージエアで送信されたコードワードを復号することを試みることができる。復号コードワードは、デコーダ315の第1の出力上に設けられ得る。さらに、デコーダ315は、第2の出力を生成し、提供することができる。したがって、デコーダ315は、複数の送信されたコードワードを表す複数の事前LLRを復号するための手段であってもよい。第2の出力は、送信されたコードワードのビットを表す複数の事後LLR(軟LLR)を含み得る。軟LLRを使用して、コードワードに対応する複数の送信シンボルの推定を表す複数のシンボルが生成され得る。一実施形態では、シンボルは、デコーダ315に転送される前に復調器305および/またはDPLL310の他の構成要素によってさらに処理されてもよく、いくつかの実施形態では、送信されたデータは、符号化される必要はないので、デコーダ315は必要ない。したがって、DPLL310は、複数の補正されたシンボルを使用して複数の事前対数尤度比(LLR)を計算するための手段であって、複数の事前LLRが送信されたコードワードの複数のビットを表す手段であり、および送信されたコードワードを復号するためにデコーダ315に複数の事前LLRを供給するための手段であってもよい。
【００３７】
一例では、デコーダ315の第2の出力がDPLL310の入力にフィードバックされ得る。第2の出力を使用して、デバイス115にオーバージエアで送信された送信シンボルの推定が生成され得る。DPLL310は、複数の受信シンボルの第2の反復の間、送信シンボルの推定を使用して、受信シンボルの1つまたは複数の位相誤差を生成することができる。一構成では、DPLL310は、送信シンボルの各ブロックの推定を使用して、シンボルの各対応するブロックの1つまたは複数の位相誤差を決定することができる。デコーダ315に関するさらなる詳細については、以下で説明する。
【００３８】
図4は、本システムおよび方法を実装し得る、受信器モジュール220-bの一例を示すブロック図である。一実施形態では、受信器モジュール220-bは、図2、および/または図3に示した受信器モジュール220の例であり得る。受信器モジュール220-bは、前述の通り、復調器305-a、DPLL310-a、およびデコーダ315-aを含み得る。さらに、受信器モジュール220-bは、硬判定モジュール430および変調器435を含むことができる。
【００３９】
受信器モジュール220-bのこれらの構成要素は、適用可能な機能のいくつかまたはすべてをハードウェアで実施するように適合された、1つまたは複数の特定用途向け集積回路(ASIC)により個別にまたは集合的に実装され得る。代替的に、それらの機能は、1つまたは複数の他の処理ユニット(またはコア)によって、1つまたは複数の集積回路上で実施され得る。他の実施形態では、当技術分野で知られている任意の方法でプログラムされ得る、他のタイプの集積回路(たとえば、構造化/プラットフォームASIC、フィールドプログラマブルゲートアレイ(FPGA)、および他のセミカスタムIC)が使用され得る。各ユニットの機能は、1つまたは複数の汎用プロセッサまたは特定用途向けプロセッサによって実行されるようにフォーマットされたメモリ内で具現化された命令により、全体的にまたは部分的に実施することもできる。
【００４０】
一構成では、復調器305-aは、入って来るシンボルにおいて様々なプロセスを実行することができる。たとえば、復調器305-aは、受信信号のシンボルにおいて等化技法を実行するイコライザ405を含み得る。イコライザ405の出力(たとえば、等化されたシンボル)がDPLL310-aに入力され得る。図4はDPLL310-aに供給されるイコライザ405の出力を示しているが、他の実装形態が使用されてもいいことを理解されたい。たとえば、DPLL310-aは、非等化のシンボルにおいて処理を実行することができ、イコライザ405は、受信器モジュール220-aの構成要素のチェーンにおけるDPLL310-aの後に配置され得る。DPLL310-aは、回転子410と、位相検出器415と、フィルタ420と、電圧制御発振器(VCO)425とを含み得る。DPLL310-aは、VCO425のフィードバック信号と入力信号との間の位相差に基づく閉ループ周波数制御システムでもよい。
【００４１】
一構成では、DPLL310-aは、複数のシンボルにおいて1つまたは複数の反復を実行することができる。各受信された複数のシンボルは、デバイス115に送信された単一のコードワードを表し得る。シンボルは、通信デバイス115における1つまたは複数の発振器の位相雑音および周波数オフセットによって生じるランダムな位相に従って回転されたQPSK信号におけるコンスタレーションポイントであり得る。一例では、シンボルは、回転子410によってデローテートされ得る。回転子410は、DPLL310-aによって生成される位相補正値に従って、シンボルをデローテートすることができる。1つまたは複数の位相補正がVCO425から回転子410にフィードバックされ得る。デローテートされたシンボルが位相検出器415に渡され得る。位相検出器(または位相比較器)415は、周波数ミキサ、アナログ乗算器、または2つの信号入力の間の位相の差を表す電圧信号を生成する論理回路でもよい。たとえば、回転子410の出力は、第1の信号入力でもよく、一方、変調器435の出力は、第2の信号入力でもよい。位相検出器415は、基準入力(たとえば、変調器435から受信された第2の信号入力)とフィードバック入力(たとえば、VCO425から受信された第1の信号入力)との間の位相および周波数の差を検出することができる。位相検出器415は、フィードバック周波数が基準周波数より遅れているか進んでいるかに基づいて、「アップ」または「ダウン」制御信号を生成することができる。これらの「アップ」または「ダウン」制御信号は、それぞれ、VCO425がより高い周波数で動作する必要があるか、またはより低い周波数で動作する必要があるかを決定することができる。
【００４２】
フィルタ420は、これらの制御信号を、VCO425をバイアスするために使用される制御電圧に変換することができる。制御電圧に基づいて、VCO425は、より高いまたはより低い周波数で振動し、これは、VCO425からのフィードバックの位相および周波数に影響を及ぼす。位相検出器415がアップ信号を生成する場合、VCO425の周波数は増加し得る。ダウン信号は、VCO425の周波数を減少させる。ひとたび基準信号およびフィードバック信号が同じ位相および周波数を有すると、VCO425は、安定することができる。
【００４３】
送信されたコードワードを表す複数の位相補正された(デローテートされた)シンボルを含むDPLL310-aの出力を使用して、送信されたコードワードのビットを表す複数のLLRが生成され得る。この複数のLLRがデコーダ315-aに供給され得る。デコーダ315-aは、DPLL310-aからの出力に存在し得る誤差を訂正するための前方向誤り訂正(FEC)スキームを実施することができる。デコーダ315-aは、畳込みターボ符号(CTC)デコーダ、低密度パリティチェック(LDPC)デコーダなどでもよい。
【００４４】
一構成では、デコーダ315-aは、デコーダ315-aのコーディング利得のため、低いビット誤り率(BER)を有する硬復号ビットの第1の出力を生成し得る。復号ビットは、通信デバイス115にオーバージエアで送信されたシンボルを生成するために、送信デバイスで変調されたビットに対応し得る。一例では、デコーダ315-aの追加の出力は、送信機デバイス(たとえば、基地局105において変調された、いくつかの送信ビットを模倣するいくつかの軟事後LLRを含み得る。軟LLRは硬復号されるとともに再変調されて、デバイス115にオーバージエアで送信される複数のシンボルを表す複数のシンボルが生成され得る。その結果、デコーダ315-aの追加の出力は、通信デバイス115にオーバージエアで送信されたシンボルに実質的に類似した類似のシーケンスのインターリーブされたシンボルを含み得る。
【００４５】
一例では、硬判定モジュール430は、デコーダ315-aの第2の出力において硬判定復号を実行することができる。本明細書で使用する硬判定は、受信されたデータ信号を表す信号が、データビットの各々のための単一ビットまたはシンボル出力を生成するための単一のしきい値、または受信されたデータストリームのシンボル値と比較される判定を指し得る。一例では、硬判定モジュール430は、デコーダ315-aから出力される軟LLRにおいて硬判定復号を実行することができる。軟LLRは、送信シンボルの仮説または推定を生成するために、変調器435によって再変調されてもよい。この仮説は、基準シンボルとして位相検出器415にフィードバックされ得る。一構成では、直交振幅変調(QAM)は、オーバージエアで送信されたシンボルの仮説を生成するために、硬復号された軟LLRにおいて実行され得る。したがって、硬判定モジュール430は、硬判定復号を実行するための手段であってもよく、変調器は複数のシンボルを生成するための複数の軟事後LLRの再変調のための手段であってもよく、複数のシンボルは、複数の送信シンボルの推定を表す。具体的には、変調器は、複数の送信されたコードワードの複数の送信シンボルの推定を生成するために、デコーダの出力を再変調するとともにインターリーブするための手段であってもよい。また、変調器は、複数の送信シンボルの推定を生成するために複数の送信ビットにおいて送信機によって使用される変調に従って、硬判定復号を再変調するための手段であってもよい。
【００４６】
一例では、DPLL310-aは、対応する送信シンボルの推定に基づいて、これらのシンボルの1つまたは複数の位相誤差を決定するために、複数の受信シンボルにおいて第2の反復を実行することができる。複数の受信シンボルが第2の反復の間に位相検出器415に供給されるとき、位相検出器415は、シンボルの角度を、デコーダ315-aのフィードバックループから受信された基準シンボルの角度と比較することによって、シンボルの1つまたは複数の位相誤差を決定することができる。基準シンボルは、デバイス115にオーバージエアで送信されたシンボルの推定を表し得る。受信シンボルの生成された1つまたは複数の位相誤差に基づいて、複数の受信シンボルのうちのシンボルのために、位相補正が生成され得る。
【００４７】
一構成では、DPLL310-aは、ブロックインターリーバと結合され得る。インターリーバが使用されるとき、DPLL310-aおよびデコーダ315の各反復が、複数の送信されたコードワードを表す複数の受信シンボルにおいて実行され得る。これらの複数のコードワードは、連続的な、タイムインターリーブされたコードワードとすることができる。ブロックインターリーバは、複数の位相補正されたシンボルをデインターリーブすることができる。したがって、ブロックインターリーバは、複数の受信シンボルをインターリーブまたはデインターリーブするための手段であってもよい。複数の事前LLRが生成され、デコーダ315-aに入力され得る。LLRは、デバイス115に送信された複数のコードワードを表す複数のビットを表すことができる。デコーダは、複数の事前LLRにおける軟事後LLRを生成することができる。軟LLRは、複数の連続的なタイムインターリーブされたコードワードに対応する複数の送信シンボルの推定を表す複数のシンボルを生成するために、再変調されるとともにインターリーブされ得る。受信された複数のシンボルにおけるDPLL310-aの第2の反復の間、送信シンボルの推定を使用して、受信された複数のシンボルの1つまたは複数の位相誤差が生成され得る。
【００４８】
図5は、基地局105-aと通信デバイス115-bとを含むシステム500のブロック図である。このシステム500は、図1のシステム100の一例であり得る。基地局105-aは、アンテナ534-a〜534-xを装備してもよく、通信デバイス115-bは、アンテナ552-a〜552-nを装備し得る。基地局105-aにおいて、送信プロセッサ520は、データソースからデータを受信することができる。
【００４９】
送信プロセッサ520は、データを処理することができる。送信プロセッサ520は、基準シンボルおよびセル固有基準信号を生成することもできる。送信(TX)MIMOプロセッサ530は、適用可能な場合、データシンボル、制御シンボル、および/または基準シンボルに関する空間処理(たとえば、プリコーディング)を実行することができ、送信変調器532-a〜532-xに出力シンボルストリームを供給することができる。各変調器532は、それぞれの出力シンボルストリームを処理して出力サンプルストリームを取得し得る。各変調器532はさらに、ダウンリンク(DL)信号を取得するために、出力サンプルストリームを処理(たとえば、アナログへの変換、増幅、フィルタ処理、およびアップコンバート)することができる。一例では、変調器532-a〜532-xからのDL信号は、それぞれアンテナ534-a〜534-xを介して送信され得る。
【００５０】
通信デバイス115-bにおいて、アンテナ552-a〜552-nは、基地局105-aからDL信号を受信してもよく、受信信号をそれぞれ復調器554-a〜554-nに供給し得る。各復調器554は、それぞれの受信信号を調整(たとえば、フィルタ処理、増幅、ダウンコンバート、およびデジタル化)して入力サンプルを取得し得る。各復調器554はさらに、入力サンプルを処理して受信シンボルを取得し得る。MIMO検出器556は、すべての復調器554-a〜554-nから受信シンボルを取得し、適用可能な場合は受信シンボルに対してMIMO検出を実行し、検出されたシンボルを供給し得る。受信プロセッサ558は、検出されたシンボルを処理(たとえば、復調、デインターリーブ、および復号)し、通信デバイス115-bのための復号されたデータをデータ出力に供給し、復号された制御情報をプロセッサ580またはメモリ582に供給し得る。
【００５１】
アップリンク(UL)上で、通信デバイス115-bにおいて、送信プロセッサ564は、データソースからデータを受信し処理することができる。送信プロセッサ564はまた、基準信号のための基準シンボルを生成し得る。送信プロセッサ564からのシンボルは、適用可能な場合に送信MIMOプロセッサ566によってプリコードされ、(たとえば、SC-FDMAなどのために)復調器554-a〜554-nによってさらに処理され、基地局105-aから受信された送信パラメータに従って基地局105-aへ送信され得る。基地局105-aにおいて、通信デバイス115-bからのUL信号は、アンテナ534によって受信され、復調器554によって処理され、適用可能な場合にMIMO検出器536によって検出され、受信プロセッサによってさらに処理され得る。受信プロセッサ538は、復号されたデータをデータ出力とプロセッサ540とに供給し得る。一構成では、受信プロセッサ558は、本明細書で説明するシステムおよび方法を実施するためのDPLL310-bおよびデコーダ315-bを含み得る。DPLL310-bおよびデコーダ315-bは、図3および/または図4に記載されているDPLL310およびデコーダ315の例とすることができる。通信デバイス115-bの構成要素は、適用可能な機能のいくつかまたはすべてをハードウェアで実行するように構成された、1つまたは複数の特定用途向け集積回路(ASIC)により個別にまたは集合的に実施され得る。言及されたモジュールの各々は、システム500の動作に関する1つまたは複数の機能を実行するための手段であってもよい。同様に、基地局105-aの構成要素は、適用可能な機能のいくつかまたはすべてをハードウェアで実行するように構成された、1つまたは複数の特定用途向け集積回路(ASIC)により個別にまたは集合的に実施され得る。言及された構成要素の各々は、システム500の動作に関する1つまたは複数の機能を実行するための手段であってもよい。
【００５２】
図6は、本システムおよび方法による、1つまたは複数の位相誤差を生成するための方法600の一例を示すフローチャートである。明快のために、図1、図2、および/または図5の通信デバイス115を参照しながら方法600について以下で説明する。一実装形態では、図2、図3および/または図4の受信器モジュール220は、通信デバイス115の機能要素を制御するためのコードからなる1つまたは複数のセットを実行して、以下で説明する機能を実施することができる。
【００５３】
一構成では、ブロック605で、デコーダ315の出力を使用して、第1の送信されたコードワードを表す複数の送信シンボルの推定が生成され得る。デコーダの出力は、第1のコードワードのいくつかの送信ビットのいくつかの事後LLRとすることができる。複数の送信シンボルを生成するために、送信ビットは、送信デバイスにおいて変調されている場合がある。複数の送信シンボルの推定を表す複数のシンボルを生成するために、デコーダの出力において硬判定復号および再変調が実行され得る。ブロック610で、複数の受信シンボルの1つまたは複数の位相誤差が生成され得る。一実施形態では、1つまたは複数の位相誤差は、少なくとも部分的に複数の送信シンボルの推定に基づき得る。一例では、1つまたは複数の位相誤差は、複数の受信シンボルのうちのシンボルの角度と複数の送信シンボルの推定を比較することによって生成され得る。複数の受信シンボルは、第1の送信されたコードワードを表し得る。
【００５４】
したがって、方法600は、信号のシンボルのための1つまたは複数の位相誤差の効率的で正確な生成を提供することができる。方法600は一実装形態にすぎず、方法600の動作は、他の実装形態が可能であるように並べ替えられ、または場合によっては変更され得ることに留意されたい。
【００５５】
図7は、QPSK信号の受信シンボルのブロックにおいてDPLL310の複数の反復を実行するための方法700の一例を示すフローチャートである。明快のために、図1、図2、および/または図5の通信デバイス115を参照しながら方法700について以下で説明する。一実装形態では、図2、図3および/または図4の受信器モジュール220は、通信デバイス115の機能要素を制御するためのコードからなる1つまたは複数のセットを実行して、以下で説明する機能を実施することができる。
【００５６】
ブロック705で、DPLL310の第1の反復が、第1の送信されたコードワードを表す複数の受信シンボルにおいて実行され得る。第1の反復の間、1つまたは複数の位相誤差が、受信シンボル自体の硬判定復号に基づいて、シンボルについて計算され得る。シンボルのための位相補正が生成され得る。位相補正された複数のシンボルが収集されてもよく、第1のコードワードの送信ビットを表す事前LLRが生成され得る。事前LLRがデコーダ315に供給され得る。ブロック710で、デコーダ315の出力を使用して、第1の送信されたコードワードのビットの軟LLRが生成され得る。軟LLRは、ハードコードされるとともに再変調されて、第1のコードワードの複数の送信シンボルの推定を表す複数のシンボルが生成され得る。ブロック715で、DPLL310の第2の反復が、複数の受信シンボルにおいて実行され得る。ブロック720で、第2の反復の間、複数のシンボルの角度が複数の送信シンボルの推定と比較され得る。ブロック725で、複数の受信シンボルのうちのシンボルの1つまたは複数の位相誤差を生成するために、比較が実行され得る。1つまたは複数の位相誤差は、少なくとも部分的に(第2の反復の間の)複数の受信シンボルの角度と複数の送信シンボルの推定との間の比較に基づき得る。一構成では、ブロック730で、生成された1つまたは複数の位相誤差に少なくとも部分的に基づいて、位相補正が生成され得る。生成された位相補正は、複数のシンボルのシンボルをデローテートするとともに位相補正するために使用され得る。
【００５７】
したがって、方法700は、複数の反復の間、DPLL310にシンボルを供給し、1つまたは複数の位相誤差を決定するために送信シンボルの推定を使用することによって、シンボルのブロックのための1つまたは複数の位相誤差の効率的で正確な生成を提供することができる。方法700は一実装形態にすぎず、方法700の動作は、他の実装形態が可能であるように並べ替えられ、または場合によっては変更され得ることに留意されたい。たとえば、方法700は、同じ複数のシンボルにおけるDPLL310の複数の反復を説明しているが、DPLL310が各複数の受信シンボルにおいて単一の反復のみを実行することができることを理解されたい。
【００５８】
図8は、FECデコーダの出力において硬判定復号を実行することによって、送信シンボルの仮説を生成するための方法800の一例を示すフローチャートである。明快のために、図1、図2、および/または図5の通信デバイス115を参照しながら方法800について以下で説明する。一実装形態では、図2、図3および/または図4の受信器モジュール220は、通信デバイス115の機能要素を制御するためのコードからなる1つまたは複数のセットを実行して、以下で説明する機能を実施することができる。
【００５９】
送信されたコードワードを表す複数のシンボルが受信され得る。これらのシンボルにおいて硬判定復号を実行することによって、これらのシンボルのために、1つまたは複数の位相誤差が生成され得る。1つまたは複数の位相誤差について、位相補正が計算され得る。計算された位相補正に従って、複数の受信シンボルの位相が補正され得る。ブロック805で、位相補正されたシンボルの複数の事前LLRがDPLL310からデコーダ315に供給され得る。ブロック810で、複数の事後LLR(軟LLR)がデコーダ315の出力で生成され得る。軟LLRは、送信デバイスで複数のシンボルに変調され、通信デバイス115にオーバージエアで送信されたコードワードの複数の送信ビットのためのものであり得る。ブロック815で、硬判定復号がデコーダ315の出力において実行され得る。ブロック820で、硬判定復号の結果が、複数の送信ビットにおいて送信デバイスによって使用される変調方式に従って再変調され得る。軟LLRの硬判定復号および再変調は、コードワードの複数の送信シンボルを表す複数のシンボルを生成することができる。一構成では、ブロック825で、オーバージエアで送信されるシンボルの推定が生成され得る。推定は、再変調された硬判定復号に基づき得る。推定は、基準信号として働くように、DPLL310の位相検出に供給され得る。位相検出器415は、受信シンボル自体における硬判定復号の代わりに、送信シンボルの推定を使用して、受信コードワードを表す複数の受信シンボルの1つまたは複数の位相誤差を決定することができる。
【００６０】
したがって、方法900は、FECデコーダの出力で生成された送信ビットの軟LLRにおいて硬判定復号および再変調を実行することによって、通信デバイス115にオーバージエアで送信されたシンボルの推定の生成を提供することができる。方法900は一実装形態にすぎず、方法900の動作は、他の実装形態が可能であるように並べ替えられ、または場合によっては変更され得ることに留意されたい。
【００６１】
本明細書で説明する技法が、たとえばセルラーワイヤレスシステム、ピアツーピアワイヤレス通信、ワイヤレスローカルアクセスネットワーク(WLAN)、アドホックネットワーク、衛星通信システム、および他のシステムなど、様々なワイヤレス通信システムのために使用され得る。「システム」という用語と「ネットワーク」という用語は、しばしば互換的に使用される。これらのワイヤレス通信システムは、符号分割多元接続(CDMA)、時分割多元接続(TDMA)、周波数分割多元接続(FDMA)、直交FDMA(OFDMA)、シングルキャリアFDMA(SC-FDMA)および/または他の技術など、ワイヤレスシステムにおける多元接続のために様々な無線通信技術を使用し得る。一般に、ワイヤレス通信は、無線アクセス技術(RAT)と呼ばれる1つまたは複数の無線通信技術の標準化された実装に従って行われる。無線アクセス技術を実施するワイヤレス通信システムまたはネットワークは、無線アクセスネットワーク(RAN)と呼ばれ得る。
【００６２】
CDMA技法を使用する無線アクセス技術の例には、CDMA2000、ユニバーサル地上無線アクセス(UTRA)などがある。CDMA2000は、IS-2000、IS-95、およびIS-856規格をカバーする。IS-2000のリリース0およびAは、一般にはCDMA2000 1X、1Xなどと呼ばれる。IS-856(TIA-856)は、一般にはCDMA2000 1xEV-DO、High Rate Packet Data(HRPD)などと呼ばれる。UTRAは、広帯域CDMA(WCDMA（登録商標）)およびCDMAの他の変形形態を含む。TDMAシステムの例には、モバイル通信用グローバルシステム(GSM（登録商標）)の様々な実装がある。FDMAおよび/またはOFDMAを使用する無線アクセス技術の例には、Ultra Mobile Broadband(UMB)、発展型UTRA(E-UTRA)、IEEE802.11(Wi-Fi)、IEEE802.16(WiMAX)、IEEE802.20、Flash-OFDMなどがある。UTRAおよびE-UTRAは、ユニバーサルモバイル通信システム(UMTS)の一部である。3GPP Long Term Evolution(LTE)およびLTE-Advanced(LTE-A)は、E-UTRAを用いるUMTSの新しいリリースである。UTRA、E-UTRA、UMTS、LTE、LTE-AおよびGSM（登録商標）は、“3rd Generation Partnership Project”(3GPP)という名称の組織からの文書に記載されている。CDMA2000およびUMBは、“3rd Generation Partnership Project 2”(3GPP2)という名称の組織からの文書に記載されている。本明細書で説明する技法は、上述のシステムおよび無線技術、ならびに他のシステムおよび無線技術に使用され得る。
【００６３】
上記の説明は例を提供し、特許請求の範囲で述べられる範囲、適用可能性、または構成を限定するものではない。本開示の趣旨および範囲から逸脱することなく、論じられる要素の機能および構成に変更を加えることができる。様々な実施形態は、様々な手順または構成要素を、適宜、省略、置換、または追加することができる。たとえば、説明される方法は、説明される順序とは異なる順序で実施されてよく、様々なステップが追加、省略、または組み合わされてよい。また、いくつかの実施形態に関して説明する特徴が、他の実施形態と組み合わされてよい。
【００６４】
添付の図面に関して上述した発明を実施するための形態は、例示的な実施形態について説明しており、実装され得るか、または特許請求の範囲内に入る実施形態のみを表すものではない。本明細書全体にわたって使われる「例示的」という用語は、「一例、実例、または例示として役立つ」ことを意味し、「好ましい」または「他の実施形態よりも有利な」を意味するものではない。発明を実施するための形態は、説明した技法の理解をもたらす目的で、具体的な詳細を含む。しかしながら、これらの技法は、これらの具体的な詳細なしに実施され得る。場合によっては、説明した実施形態の概念を曖昧にするのを回避するために、周知の構造およびデバイスがブロック図の形式で示されている。
【００６５】
多種多様な技術および技法のうちのいずれかを使用して、情報および信号が表され得る。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界もしくは磁性粒子、光場もしくは光学粒子、またはそれらの任意の組合せによって表され得る。
【００６６】
本明細書の開示に関して説明した様々な例示的なブロックおよびモジュールは、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、または本明細書で説明した機能を実施するように設計されたそれらの任意の組合せを用いて実装または実施され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、DSPとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、DSPコアと連携する1つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成として実装され得る。
【００６７】
本明細書で説明した機能は、ハードウェア、プロセッサによって実行されるソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。プロセッサで実行されるソフトウェアで実装した場合、機能は、1つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、またはコンピュータ可読媒体を介して1つまたは複数の命令またはコードとして送信され得る。他の例および実装形態が、本開示および添付の特許請求の範囲の範囲および趣旨の中にある。たとえば、ソフトウェアの性質により、上で説明した機能は、プロセッサ、ハードウェア、ファームウェア、ハードワイヤリング、またはこれらの任意の組合せによって実行されるソフトウェアを使用して、実装され得る。機能を実装する機構はまた、機能の一部が異なる物理的ロケーションで実装されるように分散された状態を含む、様々な位置に物理的に位置していてもよい。また、特許請求の範囲を含めて本明細書で使用する場合、「のうちの少なくとも1つ」によって修飾される項目の列挙で用いられる「または」は、たとえば、「A、B、またはCのうちの少なくとも1つ」という列挙が、AまたはBまたはCまたはABまたはACまたはBCまたはABC(すなわち、AおよびBおよびC)を意味するように、選言的な列挙を示す。
【００６８】
コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体とコンピュータ通信媒体の両方を含む。記憶媒体は、汎用または専用コンピュータによってアクセスできる任意の利用可能な媒体とすることができる。限定ではなく例として、コンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROM、もしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気ストレージデバイス、または命令またはデータ構造の形態の所望のプログラムコード手段を搬送または記憶するために使用されてもよく、汎用もしくは専用コンピュータまたは汎用もしくは専用プロセッサによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線(DSL)、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用してウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波などのワイヤレス技術は媒体の定義内に含まれる。本明細書で使用する場合、ディスク(disk)およびディスク(disc)は、コンパクトディスク(CD)、レーザーディスク（登録商標）、光ディスク、デジタル多用途ディスク(DVD)、フロッピー（登録商標）ディスク、およびブルーレイディスクを含み、ディスク(disk)は、通常、磁気的にデータを再生するが、ディスク(disc)は、レーザーで光学的にデータを再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれる。
【００６９】
本開示の上記の説明は、当業者が本開示を作成または使用できるようにするために提供される。本開示への様々な修正が当業者には容易に明らかになることになり、本明細書に定義する一般原理は、本開示の趣旨および範囲を逸脱することなしに他の変形形態に適用され得る。本開示全体にわたって、「例」または「例示的」という用語は、一例または実例を示し、言及する例についてのいかなる選好をも暗示または必要としない。したがって、本開示は、本明細書で説明した例および設計に限定するものではなく、本明細書で開示する原理および新規の特徴に一致する最も広い範囲を与えられるべきである。
【符号の説明】
【００７０】
100  システム
105  基地局
110  カバレッジエリア
115  通信デバイス
120  基地局コントローラ
130  コアネットワーク
205  アンテナ
210  無線周波数(RF)ダウンコンバージョンおよびフィルタリングユニット
215  アナログデジタル(A/D)ユニット
220  受信器モジュール
225  レイヤ2/レイヤ3/追加処理ユニット
305  復調器
310  DPLL
315  デコーダ
405  イコライザ
410  回転子
415  位相検出器
420  フィルタ
425  電圧制御発振器(VCO)
430  硬判定モジュール
435  変調器
500  システム
520  送信プロセッサ
530  送信(TX)MIMOプロセッサ
532  送信変調器
534  アンテナ
536  MIMO検出器
538  受信プロセッサ
540  プロセッサ
552  アンテナ
554  復調器
556  MIMO検出器
558  受信プロセッサ
564  送信プロセッサ
566  送信MIMOプロセッサ
580  プロセッサ
582  メモリ
【図１】
2016506163.tif 000003
【図２】
2016506163.tif 000004
【図３】
2016506163.tif 000005
【図４】
2016506163.tif 000006
【図５】
2016506163.tif 000007
【図６】
2016506163.tif 000008
【図７】
2016506163.tif 000009
【図８】
2016506163.tif 000010
【手続補正書】
【提出日】平成27年8月5日(2015.8.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
位相雑音を軽減するための方法であって、
複数の送信シンボルを受信するステップと、
デジタル位相ロックループ(DPLL)の出力からの位相補正フィードバック信号を使用して前記シンボルをデローテートするステップと、
前記デローテートされたシンボルと変調器の出力と間の位相差を検出するステップと、
前記検出された位相差に従って、受信した前記複数の送信シンボルに対応する複数の事前(priori)対数尤度比(LLR)を生成するステップと、
前記複数の事前LLRをデコーダに供給するステップと、
前記デコーダの出力において硬判定復号を実行するステップと、
前記複数の送信シンボルの推定を生成するために、複数の送信ビットにおいて送信機によって使用される変調に従って、前記デコーダでの前記硬判定復号の出力を再変調するステップと
を含む方法。
【請求項２】
1つまたは複数の位相誤差を生成する前記ステップが、
前記複数の受信シンボルと前記複数の送信シンボルの前記推定との間の角度を比較するステップであって、前記1つまたは複数の位相誤差が、少なくとも部分的に前記比較に基づくステップ
を含む、請求項1に記載の方法。
【請求項３】
前記複数の受信シンボルの前記1つまたは複数の位相誤差に基づいて1つまたは複数の位相補正を生成するステップと、
複数の補正されたシンボルを作成するために、前記1つまたは複数の位相補正を前記複数の受信シンボルに適用するステップと
をさらに含む、請求項1に記載の方法。
【請求項４】
前記複数の補正されたシンボルを使用して複数の事前(priori)対数尤度比(LLR)を計算するステップであって、前記複数の事前LLRが、送信されたコードワードの複数のビットを表すステップと、
前記送信されたコードワードを復号するために、前記デコーダに前記複数の事前LLRを供給するステップと
をさらに含む、請求項3に記載の方法。
【請求項５】
前記デコーダの前記出力で複数の軟事後LLR(soft a posteriori LLR)を収集するステップであって、前記軟事後LLRが前記送信されたコードワードの前記複数のビットを表すステップ
をさらに含む、請求項4に記載の方法。
【請求項６】
前記複数の受信シンボルが、複数の連続的なタイムインターリーブされた送信されたコードワードを表す、請求項1に記載の方法。
【請求項７】
前記複数の受信シンボルをデインターリーブするステップと、
前記複数の受信シンボルから複数の事前対数尤度比(LLR)を計算するステップと、
前記複数の事前LLRを前記デコーダに供給するステップと、
前記複数の送信されたコードワードを表す前記複数の事前LLRを復号するステップと
をさらに含む、請求項6に記載の方法。
【請求項８】
前記デコーダの前記出力が、前記複数の送信ビットの複数の事後対数尤度比(LLR)を含み、前記複数の送信シンボルを生成するために、前記複数の送信ビットが送信機において変調される、請求項1に記載の方法。
【請求項９】
位相雑音を軽減するように構成された受信デバイスであって、
プロセッサと、
前記プロセッサと電子通信しているメモリと、
前記メモリに記憶された命令とを含み、前記命令が前記プロセッサによって、
複数の送信シンボルを受信し、
デジタル位相ロックループ(DPLL)の出力からの位相補正フィードバック信号を使用して前記シンボルをデローテートし、
前記デローテートされたシンボルと変調器の出力との間の位相差を検出し、
前記検出された位相差に従って、受信した前記複数の送信シンボルに対応する複数の事前(priori)対数尤度比(LLR)を生成し、
前記複数の事前LLRをデコーダに供給し、
前記デコーダの出力において硬判定復号を実行し、
前記複数の送信シンボルの推定を生成するために、複数の送信ビットにおいて送信機によって使用される変調に従って、前記デコーダでの前記硬判定復号の出力を再変調する
ために実行可能である、命令と
を含む、受信デバイス。
【請求項１０】
前記1つまたは複数の位相誤差を生成するための前記命令が、前記プロセッサによって、
前記複数の受信シンボルと前記複数の送信シンボルの前記推定との間の角度を比較するために実行可能であり、前記1つまたは複数の位相誤差が少なくとも部分的に前記比較に基づく、
請求項9に記載のデバイス。
【請求項１１】
前記命令が前記プロセッサによって、
前記複数の受信シンボルの前記1つまたは複数の位相誤差に基づいて1つまたは複数の位相補正を生成し、
複数の補正されたシンボルを作成するために、前記1つまたは複数の位相補正を前記複数の受信シンボルに適用する
ために実行可能である、請求項9に記載のデバイス。
【請求項１２】
前記命令が前記プロセッサによって、
前記複数の補正されたシンボルを使用して複数の事前対数尤度比(LLR)を計算することであって、前記複数の事前LLRが、送信されたコードワードの複数のビットを表す、計算することと、
前記送信されたコードワードを復号するために、前記デコーダに前記複数の事前LLRを供給することと
を行うために実行可能である、請求項11に記載のデバイス。
【請求項１３】
前記命令が前記プロセッサによって、
前記デコーダの前記出力で複数の軟事後LLRを収集するために実行可能であり、前記軟事後LLRが前記送信されたコードワードの前記複数のビットを表す、
請求項12に記載のデバイス。
【請求項１４】
前記複数の受信シンボルが、複数の連続的なタイムインターリーブされた送信されたコードワードを表す、請求項9に記載のデバイス。
【請求項１５】
前記命令が前記プロセッサによって、
前記複数の受信シンボルをデインターリーブし、
前記複数の受信シンボルから複数の事前対数尤度比(LLR)を計算し、
前記複数の事前LLRを前記デコーダに供給し、
前記複数の送信されたコードワードを表す前記複数の事前LLRを復号する
ために実行可能である、請求項14に記載のデバイス。
【請求項１６】
前記デコーダの前記出力が、前記複数の送信ビットの複数の事後対数尤度比(LLR)を含み、前記複数の送信シンボルを生成するために、前記複数の送信ビットが送信機において変調される、請求項9に記載のデバイス。
【請求項１７】
位相雑音を軽減するための装置であって、
複数の送信シンボルを受信するための手段と、
デジタル位相ロックループ(DPLL)の出力からの位相補正フィードバック信号を使用して前記シンボルをデローテートするための手段と、
前記デローテートされたシンボルと変調器の出力との間の位相差を検出するための手段と、
前記検出された位相差に従って、受信した前記複数の送信シンボルに対応する複数の事前(priori)対数尤度比(LLR)を生成するための手段と、
前記複数の事前LLRをデコーダに供給するための手段と、
前記デコーダの出力において硬判定復号を実行するための手段と、
前記複数の送信シンボルの推定を生成するために、複数の送信ビットにおいて送信機によって使用される変調に従って、前記デコーダでの前記硬判定復号の出力を再変調するための手段と
を含む装置。
【請求項１８】
前記複数の受信シンボルと前記複数の送信シンボルの前記推定との間の角度を比較するための手段であって、前記1つまたは複数の位相誤差が、少なくとも部分的に前記比較に基づく手段
をさらに含む、請求項17に記載の装置。
【請求項１９】
前記複数の受信シンボルの前記1つまたは複数の位相誤差に基づいて1つまたは複数の位相補正を生成するための手段と、
複数の補正されたシンボルを作成するために、前記1つまたは複数の位相補正を前記複数の受信シンボルに適用するための手段と
をさらに含む、請求項17に記載の装置。
【請求項２０】
前記複数の補正されたシンボルを使用して複数の事前対数尤度比(LLR)を計算するための手段であって、前記複数の事前LLRが、送信されたコードワードの複数のビットを表す手段と、
前記送信されたコードワードを復号するために、前記デコーダに前記複数の事前LLRを供給するための手段と
をさらに含む、請求項19に記載の装置。
【請求項２１】
1つまたは複数の位相誤差を生成するための前記手段が、
前記デコーダの前記出力で複数の軟事後LLRを収集するための手段であって、前記軟事後LLRが前記送信されたコードワードの前記複数のビットを表す手段
を含む、請求項20に記載の装置。
【請求項２２】
前記複数の受信シンボルが、複数の連続的なタイムインターリーブされた送信されたコードワードを表す、請求項17に記載の装置。
【請求項２３】
前記複数の受信シンボルをデインターリーブするための手段と、
前記複数の受信シンボルから複数の事前対数尤度比(LLR)を計算するための手段と、
前記複数の事前LLRを前記デコーダに供給するための手段と、
前記複数の送信されたコードワードを表す前記複数の事前LLRを復号するための手段と
をさらに含む、請求項22に記載の装置。
【請求項２４】
位相雑音を軽減するためのコンピュータプログラムであって、プロセッサによって、
複数の送信シンボルを受信し、
デジタル位相ロックループ(DPLL)の出力からの位相補正フィードバック信号を使用して前記シンボルをデローテートし、
前記デローテートされたシンボルと変調器の出力との間の位相差を検出し、
前記検出された位相差に従って、受信した前記複数の送信シンボルに対応する複数の事前(priori)対数尤度比(LLR)を生成し、
前記複数の事前LLRをデコーダに供給し、
前記デコーダの出力において硬判定復号を実行し、
前記複数の送信シンボルの推定を生成するために、複数の送信ビットにおいて送信機によって使用される変調に従って、前記デコーダでの前記硬判定復号の出力を再変調する
ために実行可能である
コンピュータプログラム。
【国際調査報告】
2016506163.tif 000011
2016506163.tif 000012
2016506163.tif 000013