(57)【要約】  方法は、電圧レギュレータにおいて、デジタル回路からの活動調節信号を受信するステップを含む。この方法はまた、デジタル回路に提供される出力電圧を修正するために、電圧レギュレータの1つまたは複数の可変インピーダンス要素を制御するステップも含む。出力電圧は、活動調節信号に少なくとも部分的に基づく。
2016519356.tif 000002
【特許請求の範囲】
【請求項１】
集積回路であって、
電圧レギュレータを含み、
前記電圧レギュレータが、
1つまたは複数の可変インピーダンス素子と、
制御論理であって、前記制御論理は、デジタル回路からの活動調節信号に応答し、前記制御論理は、前記電圧レギュレータが前記活動調節信号に少なくとも部分的に基づく出力電圧を提供するように、前記1つまたは複数の可変インピーダンス素子を制御するように構成される、制御論理と
を含む、集積回路。
【請求項２】
前記出力電圧が、前記デジタル回路の電流需要の予測増加量を示す活動調節信号に応答して、増加する、請求項1に記載の集積回路。
【請求項３】
前記電圧レギュレータが低ドロップアウト(LDO)レギュレータであり、前記活動調節信号が複数の活動調節信号を含む、請求項1に記載の集積回路。
【請求項４】
前記活動調節信号が、前記デジタル回路で実行しているスレッドの数を示す、請求項1に記載の集積回路。
【請求項５】
前記活動調節信号が、1つまたは複数の後続クロックサイクルの間に実行される命令の数を示す、請求項1に記載の集積回路。
【請求項６】
前記活動調節信号が、1つまたは複数の後続クロックサイクルの間に実行される命令のタイプを示す、請求項1に記載の集積回路。
【請求項７】
前記活動調節信号が、割込みの受領を示す、請求項1に記載の集積回路。
【請求項８】
前記活動調節信号が、キャッシュミスのイベントを示す、請求項1に記載の集積回路。
【請求項９】
前記活動調節信号が、バスからデータが到着したことを示す、請求項1に記載の集積回路。
【請求項１０】
前記デジタル回路が少なくとも1つのプロセッサを含む、請求項1に記載の集積回路。
【請求項１１】
前記活動調節信号が、前記デジタル回路の処理活動レベルを予測するために使用される、請求項1に記載の集積回路。
【請求項１２】
前記電圧レギュレータがクロック信号への応答性を有し、前記クロック信号がデジタル回路クロック信号を位相シフトしたものであり、前記デジタル回路が前記デジタル回路クロック信号への応答性を有する、請求項1に記載の集積回路。
【請求項１３】
前記電圧レギュレータが、複数の受動型のp型金属酸化膜半導体電界効果トランジスタ(pMOSFET)、n型MOSFET、p型FinFET、n型FinFET、またはそれらの任意の組合せを含む、請求項1に記載の集積回路。
【請求項１４】
前記電圧レギュレータがスイッチング電源を含む、請求項1に記載の集積回路。
【請求項１５】
前記スイッチング電源が複数の受動素子を含む、請求項14に記載の集積回路。
【請求項１６】
前記複数の受動素子が、インダクタ、コンデンサ、またはそれらの任意の組合せを含む、請求項15に記載の集積回路。
【請求項１７】
前記1つまたは複数の可変インピーダンス素子が、1つまたは複数の抵抗素子を含む、請求項1に記載の集積回路。
【請求項１８】
前記1つまたは複数の可変インピーダンス素子が、1つまたは複数のトランジスタを含む、請求項1に記載の集積回路。
【請求項１９】
前記デジタル回路の電流消費の増加に関連する前記出力電圧の低下を減少させるために、前記電圧レギュレータが前記出力電圧を増加させるように構成される、請求項1に記載の集積回路。
【請求項２０】
電圧レギュレータで、デジタル回路からの活動調節信号を受信するステップと、
前記デジタル回路に提供される出力電圧を修正するために、前記電圧レギュレータの1つまたは複数の可変インピーダンス素子を制御するステップであって、前記出力電圧が、前記活動調節信号に少なくとも部分的に基づく、ステップと
を含む、方法。
【請求項２１】
前記1つまたは複数の可変インピーダンス素子を制御するステップが、前記1つまたは複数の可変インピーダンス素子の抵抗値を変化させるステップを含む、請求項20に記載の方法。
【請求項２２】
前記1つまたは複数の可変インピーダンス素子を制御するステップが、前記可変インピーダンス素子の1つを駆動する電流の位相を変化させるステップを含む、請求項20に記載の方法。
【請求項２３】
前記1つまたは複数の可変インピーダンス素子を制御するステップが、前記1つまたは複数の可変インピーダンス素子を駆動する複数の電流の位相を変化させるステップを含む、請求項20に記載の方法。
【請求項２４】
前記出力電圧が、前記デジタル回路の電流需要の予測増加量を示す活動調節信号に応答して、増加する、請求項20に記載の方法。
【請求項２５】
前記活動調節信号が、前記デジタル回路で実行しているスレッドの数、1つまたは複数の後続クロックサイクルの間に実行される命令の数、1つまたは複数の後続クロックサイクルの間に実行される命令のタイプ、前記デジタル回路がスリープ状態からウェイクアップ状態に移行したことに関連する割込み信号、キャッシュ読出しミスのイベント、またはそれらの組合せを示す、請求項20に記載の方法。
【請求項２６】
前記活動調節信号が、1つまたは複数の後続クロックサイクルの間に予想される前記デジタル回路の処理活動に対応する、請求項20に記載の方法。
【請求項２７】
前記電圧レギュレータでクロック信号を受信するプロセスをさらに含み、前記クロック信号がデジタル回路クロック信号を位相シフトしたものであり、前記デジタル回路が前記デジタル回路クロック信号への応答性を有する、請求項20に記載の方法。
【請求項２８】
電圧レギュレータで、デジタル回路からの活動調節信号を受信するための手段と、
前記デジタル回路に提供される出力電圧を修正するために、前記電圧レギュレータの1つまたは複数の可変インピーダンス素子を制御するための手段であって、前記出力電圧が、前記活動調節信号に少なくとも部分的に基づく、手段と
を含む、装置。
【請求項２９】
コンピュータによって実行可能な命令を含む、非一時的コンピュータ可読記憶媒体であって、前記命令が実行する動作が、
電圧レギュレータで、デジタル回路からの活動調節信号を受信するステップと、
前記デジタル回路に提供される出力電圧を修正するために、前記電圧レギュレータの1つまたは複数の可変インピーダンス素子を制御するステップであって、前記出力電圧が、前記活動調節信号に少なくとも部分的に基づく、ステップと
を含む、非一時的コンピュータ可読記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、2013年3月15日に出願された本願の権利者が所有する米国非仮特許出願第13/842,930号の優先権を主張し、その内容は、その全体を引用することにより本明細書に明示的に組み込まれる。
【０００２】
本開示は、一般に電圧レギュレータに関する。
【背景技術】
【０００３】
技術の進歩は、より小型で強力なコンピューティングデバイスを生み出してきた。たとえば、現在、様々なポータブル個人用コンピュータデバイスが存在し、それらは、小型、軽量でユーザによる持ち運びが簡単な、ポータブルワイヤレス電話、携帯情報端末(PDA)、タブレットコンピュータ、および、ページングデバイスなどのワイヤレスコンピューティングデバイスを含む。そのようなコンピューティングデバイスの多くは、その中に組み込まれた他のデバイスを含む。たとえば、ワイヤレス電話は、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダ、およびオーディオファイルプレイヤーを含むこともできる。また、そのようなコンピューティングデバイスは実行可能命令を処理することができ、それらは、インターネットおよび、スチルカメラまたはビデオカメラを使用してマルチメディア再生機能を提供するマルチメディアアプリケーションにアクセスするために使用できる、ウェブブラウザアプリケーションなどのソフトウェアアプリケーションを含む。
【０００４】
電子デバイス(たとえば、ワイヤレスデバイスまたはコンピューティングデバイス)は、電圧レギュレータによって制御される回路(たとえば、プロセッサ)を含むことがある。電圧レギュレータは、従来、電源電圧の安定化のため、および、省電力の目的で、回路が低い電圧で動作可能になるように、回路に出力電圧を提供するために使用される。電圧レギュレータの1つのタイプは低ドロップアウト(LDO)電圧レギュレータである。従来、LDO電圧レギュレータは、そのLDO電圧レギュレータによって制御される回路とは異なる半導体ダイ上に設置される。LDO電圧レギュレータが異なる半導体ダイ上に設置されるときは、金属トレースおよびデカップリングコンデンサを使用してLDO電圧レギュレータを回路に接続する。金属トレースおよびデカップリングコンデンサを使用すると、回路基板上で他の構成要素のために利用可能な空間が減少し、費用が追加される。
【０００５】
金属トレースおよびデカップリングコンデンサの使用を削減するために、回路と同じ半導体ダイに、アナログオンチップのLDO電圧レギュレータを組み込まれることがある。ある期間中に回路の電流消費が増加すると、回路に提供されている出力電圧が、その期間中に電圧低下を起こすことがある。アナログのオンチップLDO電圧レギュレータは、出力電圧を増加させることによって電圧低下に反応することがある。しかし、出力電圧が増加する前に、電圧低下に起因して回路の動作が遅くなり、正しく動作するためにクロック速度を下げることが必要になることがある。クロック速度が下げられない場合は、回路が故障することがある。
【発明の概要】
【課題を解決するための手段】
【０００６】
出力電圧が回路の電流需要/電流消費の増加に起因する電圧降下を被った後に、回路に提供される電圧を増大させることにより、回路のクロック速度が下がることがある。本明細書に記載するシステムおよび方法は、有利に、電圧レギュレータが、1つまたは複数の後続クロックサイクルの間の回路の処理活動レベルを推定/決定して、電圧レギュレータのインピーダンスおよび/または予測される処理活動レベルに基づいて回路に提供される出力電圧を修正できるようにしてもよい。予測される処理活動レベルに基づいて回路に提供される出力電圧を修正することにより、処理活動の増大に起因して電流消費が増加したときの回路の電圧低下が減少することがある。
【０００７】
たとえば、電圧レギュレータはデジタル回路(たとえば、プロセッサ)に結合されてもよい。電圧レギュレータおよびデジタル回路は、同じ半導体ダイに組み込まれてもよい。電圧レギュレータは、デジタル回路に出力電圧を提供し、デジタル回路からの活動調節信号を受信するように構成されてもよい。活動調節信号は、デジタル回路の推定処理活動レベルに対応してもよい。たとえば、活動調節信号は、デジタル回路で実行しているスレッドの数、1つまたは複数の後続クロックサイクルの間に実行される命令の数、1つまたは複数の後続クロックサイクルの間に実行される命令のタイプ、デジタル回路がスリープ状態からウェイクアップ状態に移行したことに関連する割込み信号、キャッシュミスのイベント、バスから新しいデータが到着したこと、またはそれらの任意の組合せを示してもよい。
【０００８】
活動調節信号は、デジタル回路内に設置される活動調節論理によって生成されてもよい。活動調節論理は、個別の構成要素(たとえば、割込み信号、スケジューラ、命令キャッシュなど)に結合されてもよい。活動調節論理は、個別の構成要素に関する、1つまたは複数の状態(たとえば、割込み信号、キャッシュミスイベントなど)および/または情報(たとえば、命令のタイプ、プロセッサ上で実行しているスレッドの数など)を取り込むように構成されてもよい。活動調節論理は、1つまたは複数の状態および/または情報を、活動調節信号として送信してもよい。
【０００９】
活動調節信号に応答して、電圧レギュレータは、制御論理を介して出力電圧を修正(たとえば、増加)してもよい。たとえば、制御論理は、活動調節信号を調べて、デジタル回路の処理活動レベルを推定/決定してもよい。制御論理は、推定処理活動レベルに基づいて電圧レギュレータの1つまたは複数の可変インピーダンス素子を制御して、出力電圧を修正してもよい。
【００１０】
特定の実施形態では、電圧レギュレータはデジタル低ドロップアウト(LDO)電圧レギュレータであり、1つまたは複数の可変インピーダンス素子は、1つまたは複数のトランジスタを含む。制御論理は、1つまたは複数のトランジスタのゲート電圧を活動調節レベルに基づいて制御することによって、1つまたは複数のトランジスタの合成抵抗を変化させてもよい。たとえば、制御論理が、1つまたは複数の後続クロックサイクルの間にデジタル回路が第1の処理活動レベルで動作する可能性があると決定した場合、制御論理は単一のトランジスタをオンにして、第1の値を有する出力電圧を生成してもよい。制御論理が、1つまたは複数の後続クロックサイクルの間にデジタル回路が第2の処理活動レベルで動作する可能性があると決定した場合、デジタル制御は2つのトランジスタをオンにして、第2の値を有する出力電圧を生成してもよい。第2の値は、第1の値より大きくてもよい。
【００１１】
別の特定の実施形態では、電圧レギュレータはスイッチング電源であり、1つまたは複数の可変インピーダンス素子は、1つまたは複数の受動素子に結合された1つまたは複数のトランジスタを含む。受動素子は、コンデンサ、インダクタ、またはそれらの任意の組合せを含んでもよい。論理制御回路は、1つまたは複数のトランジスタのデューティサイクルを活動調節レベルに基づいて制御することによって、1つまたは複数の受動素子を駆動する電流の1つまたは複数の位相を変化させてもよい。たとえば、制御論理が、デジタル回路が第1の処理活動レベルで動作する可能性があると決定した場合、制御論理は、特定のデューティサイクルを使用して単一のトランジスタをオンにし、単一の相補トランジスタをオフにして、電流がインダクタを駆動して出力電圧を生成できるようにしてもよい。出力電圧は第1の値を有してもよい。制御論理が、デジタル論理が第2の処理活動レベルで動作する可能性があると決定した場合、制御論理は、別の特定のデューティサイクルを使用して2つのトランジスタをオンにし、2つの相補トランジスタをオフにして、出力電圧を生成してもよい。出力電圧は第2の値を有してもよい。
【００１２】
特定の実施形態では、電圧レギュレータは、電圧コンパレータの出力によって制御される1つまたは複数のアナログ可変インピーダンス素子を含んでもよい。出力電圧は、1つまたは複数のデジタル可変インピーダンス素子によって生成される第1の出力電圧と、1つまたは複数のアナログ可変インピーダンス素子によって生成される第2の出力電圧との合計でもよい。
【００１３】
特定の実施形態では、集積回路が電圧レギュレータを含む。電圧レギュレータは、1つまたは複数の可変インピーダンス素子および制御論理を含む。制御論理は、デジタル回路からの活動調節信号への応答性を有する。制御論理は、電圧レギュレータが活動調節信号に少なくとも部分的に基づく出力電圧を提供するように、1つまたは複数の可変インピーダンス素子を制御するように構成される。
【００１４】
別の特定の実施形態では、方法が、電圧レギュレータでデジタル回路からの活動調節信号を受信するステップを含む。方法はまた、デジタル回路に提供される出力電圧を修正するために、電圧レギュレータの1つまたは複数の可変インピーダンス素子を制御するステップも含む。出力電圧は、活動調節信号に少なくとも部分的に基づく。
【００１５】
別の特定の実施形態では、装置が、電圧レギュレータでデジタル回路からの活動調節信号を受信するための手段を含む。装置はまた、デジタル回路に提供される出力電圧を修正するために、電圧レギュレータの1つまたは複数の可変インピーダンス素子を制御するための手段も含む。出力電圧は、活動調節信号に少なくとも部分的に基づく。
【００１６】
別の特定の実施形態では、非一時的コンピュータ可読記憶媒体がコンピュータによって実施可能な命令を保存し、この命令は、電圧レギュレータで、デジタル回路からの活動調節信号を受信するステップを含む動作を実行する。動作はまた、デジタル回路に提供される出力電圧を修正するために、電圧レギュレータの1つまたは複数の可変インピーダンス素子を制御するステップも含む。出力電圧は、活動調節信号に少なくとも部分的に基づく。
【００１７】
開示される実施形態の少なくとも1つによって提供される1つの具体的な利点は、デジタル回路の推定処理活動レベルに基づいてデジタル回路に提供される出力電圧を修正する能力である。本開示の他の態様、利点、および特徴は、下記の図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む、適用例全体を吟味した後に明らかになるであろう。
【図面の簡単な説明】
【００１８】
【図１】デジタル回路の推定処理活動レベルに基づいて出力電圧を修正するよう動作可能なシステムの特定の実施形態を示す線図である。
【図２】デジタル回路の推定処理活動レベルに基づいて出力電圧を修正するよう動作可能なシステムの別の特定の実施形態を示す線図である。
【図３】デジタル回路の推定処理活動レベルに基づいて出力電圧を修正するよう動作可能なシステムの別の特定の実施形態を示す線図である。
【図４】デジタル回路の推定処理活動レベルに基づいて出力電圧を修正するよう動作可能なシステムの別の特定の実施形態を示す線図である。
【図５】活動調節論理を含むデジタル回路の特定の実施形態を示す線図である。
【図６】デジタル回路の推定処理活動レベルに基づく出力電圧の事前調節と、デジタル回路の推定処理活動レベルに基づかない出力電圧の事後調節との間の出力電圧低下の違いを示す図である。
【図７】デジタル回路の推定処理活動レベルに基づいて出力電圧を修正する、電圧レギュレータにおける動作の方法の特定の実施形態を示す流れ図である。
【図８】デジタル回路の推定処理活動レベルに基づいて出力電圧を修正するよう動作可能な構成要素を含む通信デバイスの特定の実施形態を示す図である。
【発明を実施するための形態】
【００１９】
図1は、デジタル回路の推定処理活動レベルに基づいて出力電圧を修正するよう動作可能なシステム100の特定の実施形態を示す。システム100は、電圧レギュレータ102およびデジタル回路104を含む。電圧レギュレータ102およびデジタル回路104は集積回路106(たとえば、半導体ダイ)に組み込まれてもよい。特定の実施形態では、デジタル回路104はプロセッサを含む。特定の実施形態では、電圧レギュレータ102は、デジタル低ドロップアウト(LDO)電圧レギュレータである。電圧レギュレータ102は制御論理108および可変インピーダンス素子110を含んでもよい。電圧レギュレータ102は、デジタル回路104に出力電圧114を提供するように構成される。制御論理108は、可変インピーダンス素子110を介して出力電圧114を調節するように構成される。
【００２０】
動作中、電圧レギュレータ102は、特定電圧レベルの出力電圧114をデジタル回路104に提供する。デジタル回路104は、活動調節信号112を制御論理108に送信してもよい。活動調節信号112は、デジタル回路104の電流需要の予測増加量を示してもよい。制御論理108は、デジタル信号を介して他の回路を制御するよう構成されるデジタル回路でもよい。活動調節信号112は、将来のある期間中(たとえば、1つまたは複数の後続するプロセッサのクロックサイクル)のデジタル回路104の処理活動レベルの推定(たとえば、予測)を示すか、または、その推定を決定するために使用することができる。たとえば、活動調節信号112は、1つまたは複数の後続クロックサイクルの間に実行されるデジタル回路104で実行するスレッドの数、1つまたは複数の後続クロックサイクルの間に実行される命令の数、1つまたは複数の後続クロックサイクルの間に実行される命令のタイプ(たとえば、set命令、move命令、write命令など)、デジタル回路104がスリープ状態からウェイクアップ状態に移行したことに関連する割込み信号、デジタル回路104がスリープ状態からウェイクアップ状態に移行したことに関連する割込みの受信、キャッシュミスのイベント、バスからデータが到着したこと、またはそれらの任意の組合せを示してもよい。デジタル回路104は、デジタル回路104の1つまたは複数の構成要素の処理活動に関する情報を収集することによって活動調節信号112を生成してもよい。そのような情報を収集する活動調整論理を、図5を参照しながら詳細に説明する。
【００２１】
制御論理108は、活動調節信号112を調べて、デジタル回路104の処理活動レベルを予測してもよい。たとえば、制御論理108は、1つまたは複数の後続クロックサイクルの間にデジタル回路104の電流消費が増加する可能性があるか、活動調節信号112に基づいて決定してもよい。制御論理108が、1つまたは複数の後続クロックサイクルの間にデジタル回路104の電流消費が増加する可能性があると決定した場合、制御論理108は、可変インピーダンス素子110を調節して、出力電圧114を修正(たとえば、増加)してもよい。たとえば、制御論理108は、デジタル活動調節信号116を使用して可変インピーダンス素子110を調節してもよい。制御論理108は、デジタル回路104による電流消費の増加を想定して、出力電圧114を増加させてもよい。
【００２２】
1つまたは複数の後続クロックサイクルの間にデジタル回路104の電流消費が増加すると、修正された(たとえば、増加)出力信号114は、電流消費の増加に起因する電圧降下を被る。しかし、出力電圧114は、以前の電圧レベル(たとえば、制御論理108が出力電圧114を修正する以前)より低い電圧レベルに低下するのではなく、実質上、以前の電圧レベルに維持される。したがって、デジタル回路104は、電流消費が増加している期間中、以前の電圧レベルに実質的に等しい電圧レベルで動作してもよい。このように、デジタル回路104は、電流消費が増加している期間中、出力電圧114の電圧レベル低下に起因する低下したクロックスピードでは動作しない。
【００２３】
特定の実施形態では、制御論理108は、1つまたは複数の後続クロックサイクルの間に電力消費の増加が予想されるとの決定に応答して、出力電圧114を固定の増分で増加させる。別の特定の実施形態では、制御論理108は、特定の処理活動レベルに基づいて、出力電圧114を漸増する増分で増加させる。制御論理108は、制御論理108に保存されている参照テーブルを使用して、電圧レベルの増分を決定してもよい。たとえば、制御論理108が、1つまたは複数の後続クロックサイクルの間にデジタル回路104が第1の処理活動レベルで動作する可能性があると決定した場合、制御論理108は、出力電圧114を第1の増分(たとえば、0.1ボルト)だけ増加させてもよい。制御論理108が、1つまたは複数の後続クロックサイクルの間にデジタル回路104が第2の処理活動レベルで動作する可能性があると決定した場合、制御論理108は、出力電圧114を第2の増分(たとえば、0.2ボルト)だけ増加させてもよい。
【００２４】
制御論理108は、活動調節信号112を定期的に(たとえば、電圧レギュレータクロック信号に従って)サンプリングしてもよい。電圧レギュレータクロック信号は、デジタル回路104のデジタル回路クロック信号から生成されてもよい。特定の実施形態では、電圧レギュレータクロック信号は、デジタル回路104のクロック信号と同じ周波数を有する。別の特定の実施形態では、電圧レギュレータクロックは、デジタル回路クロック信号と異なる周波数を有する。別の実施形態では、電圧レギュレータクロック信号は、デジタル回路クロック信号を位相シフトしたものでもよい。特定の実施形態では、デジタル回路クロック信号の立ち上がりエッジが電圧レギュレータクロック信号として使用される。別の特定の実施形態では、デジタル回路クロック信号の立ち下がりエッジが電圧レギュレータクロック信号として使用される。
【００２５】
システム100は、このように、電圧レギュレータが、デジタル回路に提供される出力電圧をデジタル回路の推定処理活動レベルに基づいて修正できるようにしてもよい。デジタル回路の推定処理活動レベルに基づいて出力電圧を修正することにより、処理活動の増大に起因してデジタル回路の電流消費が増加したときの出力電圧の電圧低下が減少し、それによって、デジタル回路が一定のクロック速度で実行できるようになってもよい。
【００２６】
図2は、デジタル回路の推定処理活動レベルに基づいて出力電圧を修正するよう動作可能なシステム200の別の特定の実施形態を示す図である。システム200は、電圧レギュレータ202およびデジタル回路104を含む。電圧レギュレータ202およびデジタル回路104は集積回路106に組み込まれてもよい。電圧レギュレータ202は、デジタル可変インピーダンス素子204、アナログ可変インピーダンス素子206、電圧コンパレータ222、および制御論理108を含んでもよい。
【００２７】
デジタル可変インピーダンス素子204およびアナログ可変インピーダンス素子206は、電源電圧212を受け取ってもよい。制御論理108は、デジタル可変インピーダンス素子204を調節して、電源電圧212に基づく第1の出力電圧208を生成してもよい。電圧コンパレータ222は、アナログ可変インピーダンス素子206を調節して、電源電圧212に基づく第2の出力電圧210を生成してもよい。第1の出力電圧208および第2の出力電圧210は、デジタル回路104に提供される出力電圧216の基礎を形成してもよい(たとえば、合計してもよい)。出力電圧216はまた、電圧コンパレータ222にも提供される。
【００２８】
動作中、電圧コンパレータ222は、出力電圧216を基準電圧218と比較して、アナログ可変インピーダンス素子206に適用する電圧調整量を決定してもよい。電圧コンパレータ222は、アナログ電圧調節信号220を介してアナログ可変インピーダンス素子206を調節してもよい。アナログ可変インピーダンス素子206は、アナログ電圧調節信号220に応答して、第2の出力電圧210の電圧レベルを調節してもよい。電圧コンパレータ222はまた、アナログ電圧調節信号220を制御論理108に提供してもよい。アナログ調節信号220は、電圧コンパレータ222の出力(たとえば、電圧信号)でもよい。制御論理108は、アナログ電圧調節信号220および活動調節信号112に基づいて、デジタル可変インピーダンス素子204の電圧調節量を決定してもよい。制御論理108は、デジタル電圧調節信号214を介してデジタル可変インピーダンス素子204を調節してもよい。デジタル可変インピーダンス素子204は、デジタル電圧調節信号214に応答して、図1を参照した説明と類似の方法で、第1の出力電圧208の電圧レベルを調節してもよい。
【００２９】
図3は、デジタル回路の推定処理活動レベルに基づいて出力電圧を修正するよう動作可能なシステム300の別の特定の実施形態を示す図である。システム300は、電圧レギュレータ302およびデジタル回路104を含む。電圧レギュレータ302およびデジタル回路104は集積回路106に組み込まれてもよい。電圧レギュレータ302は、デジタル可変インピーダンス素子304、アナログ可変インピーダンス素子306、電圧コンパレータ222、および制御論理108を含んでもよい。特定の実施形態では、電圧レギュレータ302は、デジタルLDO電圧レギュレータである。
【００３０】
デジタル可変インピーダンス素子304は、第1のトランジスタ308および第2のトランジスタ310を含んでもよい。デジタル可変インピーダンス素子304は、電源電圧212に結合され、ノード312で第1の出力電圧208を生成するように構成されてもよい。第1のトランジスタ308および第2のトランジスタ310は、並列構成で接続され、第1のノード312で第1の出力208を生成してもよい。2つのトランジスタが図示されているが、デジタル可変インピーダンス素子304は、任意の数のトランジスタを含んでもよいことを理解されたい。
【００３１】
アナログ可変インピーダンス素子306は、第3のトランジスタ314を含んでもよい。アナログ可変インピーダンス素子306は、電源電圧212に結合され、第2のノード316で第2の出力電圧210を生成するように構成されてもよい。第1の出力電圧208および第2の出力電圧210は第3のノード318で合計されて、デジタル回路104およびコンパレータ222に提供される出力電圧216を生成してもよい。特定の実施形態では、トランジスタ308、310、314は、受動p型金属酸化物半導体電界効果トランジスタ(pMOSFET)である。特定の実施形態では、トランジスタ308、310、314は、p型FinFETである。
【００３２】
動作中、制御論理108は、第1のトランジスタ308と第2のトランジスタ310のそれぞれのゲート電圧を制御することによって、第1の出力電圧208を修正してもよい。第1のトランジスタ308および/または第2のトランジスタ310が線形領域で動作するとき、トランジスタ308、310はそれぞれのゲート電圧に基づいて制御可能な、それぞれの内部抵抗を有してもよい。したがって、第1のトランジスタ308と第2のトランジスタ310のそれぞれのゲート電圧を制御することによって、第1の出力電圧208を修正してもよい。特定の実施形態では、第1のトランジスタ308は、第2のトランジスタ310と異なる内部抵抗を有する。異なる内部抵抗は、異なる閾値電圧、チャネル長、または積層を使用して実装してもよい。
【００３３】
制御論理108は、第1のトランジスタ308と第2のトランジスタ310のそれぞれのゲート電圧を活動調節信号112に基づいて制御してもよい。たとえば、制御論理108が、活動調節信号112に基づいて、1つまたは複数の後続クロックサイクルの間にデジタル回路104の電流消費が増加する可能性がないと決定した場合(たとえば、活動調節信号112の値が低い)、制御論理108は、個別のデジタル調節信号320、322(たとえば、電圧信号)を介して、第1のトランジスタ308および第2のトランジスタ310をオフにしてもよい。たとえば、制御論理108は、デジタル調節信号320、322を介して第1のトランジスタ308と第2のトランジスタ310のそれぞれのゲート電圧を制御して、それぞれのゲート電圧がトランジスタ308、310のそれぞれの閾値電圧よりも低くなるようにしてもよい。したがって、この場合は、第1の出力電圧208は、ノード312では生成されない。制御論理108が(活動調節信号112の値に基づいて)、デジタル回路104が第1の処理活動レベルで動作する可能性があると決定した場合、制御論理108は、デジタル調節信号320(たとえば、第1の電圧値を有する電圧信号)を介して第1のトランジスタ308をオンにし、第2のトランジスタ310をオフのままにしておいてもよい。たとえば、制御論理108は、第1のトランジスタ308のゲート電圧を制御して、第1のトランジスタ308が線形領域で動作するようにしてもよい。この場合は、第1の値を有する第1の出力電圧208がノード312で生成される。制御論理108が(活動調節信号112の値に基づいて)、デジタル回路104が第2の処理活動レベルで動作する可能性があると決定した場合、制御論理108は、デジタル調節信号320、322を介して、トランジスタ308、310の両方をオンにしてもよい。たとえば、制御論理108は、トランジスタ308、310のそれぞれのゲート電圧を制御して、トランジスタ308、310の両方が線形領域で動作するようにしてもよい。この場合は、第2の値を有する第1の出力電圧208がノード312で生成される。第2の値は、第1の値より大きい。電圧コンパレータ222は、アナログ電圧調節信号220を介して第3のトランジスタ314のゲート電圧を制御して、図2を参照した説明と類似の方法で、第2の出力電圧210を生成してもよい。特定の実施形態では、デジタル可変インピーダンス素子304および/またはアナログ可変インピーダンス素子306は、トランジスタ308、310、314の代わりに可変抵抗器を含む。
【００３４】
図4は、デジタル回路の推定処理活動レベルに基づいて出力電圧を修正するよう動作可能なシステム400の別の特定の実施形態を示す図である。システム400は、電圧レギュレータ402およびデジタル回路104を含む。電圧レギュレータ402およびデジタル回路104は集積回路106に組み込まれてもよい。電圧レギュレータ402は、デジタル可変インピーダンス素子404、アナログ可変インピーダンス素子406、電圧コンパレータ222、および制御論理108を含んでもよい。特定の実施形態では、電圧レギュレータ402は、スイッチング電源である。
【００３５】
デジタル可変インピーダンス素子404は、第1のトランジスタ408、第2のトランジスタ412、第3のトランジスタ416、および第4のトランジスタ420を含んでもよい。デジタル可変インピーダンス素子404は、電源電圧212に結合され、ノード428で第1の出力電圧208を生成するように構成されてもよい。トランジスタ408、412、416、420のそれぞれは、対応するダイオード410、414、418、422に結合されてもよい。第1のトランジスタ408、第1のダイオード410、第2のトランジスタ412、および第2のダイオード414は、第1のインダクタ424などの1つまたは複数の受動素子に接続されてもよい。第3のトランジスタ416、第3のダイオード418、第4のトランジスタ420、および第4のダイオード422は、第2のインダクタ426などの1つまたは複数の受動素子に接続されてもよい。第1のインダクタ424および第2のインダクタ426は、第1のコンデンサ462に結合されてもよい。
【００３６】
アナログ可変インピーダンス素子406は、第5のトランジスタ430、第6のトランジスタ434、第7のトランジスタ438および第8のトランジスタ442を含んでもよい。アナログ可変インピーダンス素子406は電源電圧212に結合され、ノード450で第2の出力電圧210を生成するように構成されてもよい。第1の出力電圧208と第2の出力電圧210はノード452で合計されてもよい。トランジスタ430、434、438、442のそれぞれは、対応するダイオード432、436、440、444に結合されてもよい。第5のトランジスタ430、第5のダイオード432、第6のトランジスタ434、および第6のダイオード436は、第3のインダクタ446などの1つまたは複数の受動素子に接続されてもよい。第7のトランジスタ438、第7のダイオード440、第8のトランジスタ442、および第8のダイオード444は、第4のインダクタ448などの1つまたは複数の受動素子に接続されてもよい。第3のインダクタ446および第4のインダクタ448は、第2のコンデンサ464に結合されてもよい。
【００３７】
動作中、制御論理108は、トランジスタ408、412、416、420のデューティサイクルを制御して、第1の出力電圧208を制御してもよい。たとえば、制御論理108は、個別のデジタル電圧調節信号454、456、458、460を介してトランジスタ408、412、416、420を選択的にオンまたはオフにして、デューティサイクルを制御してもよい。トランジスタ408、412、416、420のデューティサイクルを制御することによって、制御論理108は、第1の出力電圧208を生成するインダクタ424、426を駆動する電流の位相を制御してもよい。したがって、制御論理108は、第1の出力電圧208を制御してもよい。第1のトランジスタ408および第2のトランジスタ412は、相補的に動作してもよい(たとえば、第2のトランジスタ412がオフのときに第1のトランジスタ408がオンになる)。第3のトランジスタ416および第4のトランジスタ420は、相補的に動作してもよい。
【００３８】
制御論理108は、活動調節信号112に基づいてトランジスタ408、412、416、420のデューティサイクルを変化させてもよい。たとえば、制御論理108が、活動調節信号に基づいて、1つまたは複数の後続クロックサイクルの間にデジタル回路104の電流消費が増加する見込みでないと決定した場合、制御論理108は、デジタル調節信号454、456、458、460を介して、トランジスタ408、416をオフにし、トランジスタ412、420をオンにしてもよい。この場合は、第1の出力電圧208は、ノード428で生成されない。制御論理108が(活動調節信号112に基づいて)、デジタル回路104が第1の処理活動レベルで動作する可能性があると決定した場合、制御論理108は、トランジスタ408をオンにし、トランジスタ412をオフにしてもよい。第1の値を有する第1の出力電圧208がノード428で生成される。制御論理108が(活動調節信号112に基づいて)、デジタル回路104が第2の処理活動レベルで動作する可能性があると決定した場合、制御論理108は、トランジスタ416をオンにして、トランジスタ420をオフにしてもよい。この場合は、第2の値を有する第1の出力電圧208がノード428で生成される。第2の値は第1の値より大きい。
【００３９】
第5のトランジスタ430および第6のトランジスタ434は、相補的に動作してもよい。第7のトランジスタ438および第8のトランジスタ442は、相補的に動作してもよい。電圧コンパレータ222は、トランジスタ430、434、438、442のデューティサイクルを制御するアナログ電圧調節信号220を生成して、第2の出力電圧210を制御してもよい。アナログ電圧調節信号220に応答して、トランジスタ430、434、438、442は、ゲート回路(図示せず)を介して選択的にオンまたはオフにされてもよい。トランジスタ430、434、438、442のデューティサイクルを制御することによって、電圧コンパレータ222は、インダクタ446、448を駆動する電流の位相を制御して、第2の出力電圧210を生成してもよい。したがって、電圧コンパレータ222は、第2の出力電圧210を制御してもよい。
【００４０】
図5は、活動調節回路を含むデジタル回路500の特定の実施形態を示す図である。デジタル回路500は、図に示されるように、命令キャッシュ510、シーケンサ514、メモリ502、第1の実行ユニット518、第2の実行ユニット520、活動調節論理536、汎用レジスタ(たとえば、レジスタファイル)526を含む。特定の実施形態では、デジタル回路500は、プロセッサである。別の特定の実施形態では、デジタル回路500は、マルチスレッドプロセッサである。デジタル回路500は、図1〜図4のデジタル回路104であってもよい。
【００４１】
デジタル回路500は、バスインターフェース508およびデータキャッシュ512をさらに含む。メモリ502は、バスインターフェース508に結合される。加えて、データキャッシュ512は、バスインターフェース508に結合される。データは、データキャッシュ512またはメモリ502に提供されてもよい。データキャッシュ512に保存されたデータは、バスインターフェース508を介してメモリ502に提供されてもよい。このように、メモリ502は、バスインターフェース508を介してデータキャッシュ512からデータを取り込んでもよい。さらに、バス530が汎用レジスタ526、シーケンサ514、データキャッシュ512、およびメモリ502を結合する。
【００４２】
デジタル回路500は、スーパーバイザ制御レジスタ532およびグローバル制御レジスタ534をさらに含む。シーケンサ514は、スーパーバイザ制御レジスタ532およびグローバル制御レジスタ534に保存されたデータへの応答性を有してもよい。たとえば、スーパーバイザ制御レジスタ532およびグローバル制御レジスタ534は、割込み信号516などの割込みを受け入れるかどうか決定するため、および、命令の実行を制御するためにシーケンサ514内の制御論理によってアクセスされるビットを保存してもよい。割込み信号516は、デジタル回路500がスリープ状態からウェイクアップ状態に移行したことを示す割込みに関連してもよい。命令キャッシュ510は、複数の実行中命令レジスタ(図示せず)を介してシーケンサ514に結合されてもよく、実行中命令レジスタは、デジタル回路500の特定のスレッドに関連してもよい。メモリ502、汎用レジスタ526、およびデータキャッシュ512のうち1つまたは複数は、たとえば、マルチスレッドプロセッサの複数のスレッドまたはマルチプロセッサシステムの複数のプロセッサなどの複数のリクエスタの間で共有されてもよい。
【００４３】
活動調節論理536は、デジタル回路500の個々の構成要素に関する状態を検出し、かつ/または情報を取り込むために、個々の構成要素に結合されてもよい。たとえば、活動調節論理536は、シーケンサ514、実行ユニット518、520、メモリ502、命令キャッシュ510、バスインターフェース508、データキャッシュ512、またはそれらの任意の組合せに結合されてもよい。活動調節論理536は、検出した状態および/または取り込んだ情報に基づいて、活動調節信号112を生成してもよい。活動調節信号112は、1つまたは複数の信号を含んでもよい。活動調節論理536は、割込み信号516も受信してもよい。検出した状態および/または取り込んだ情報は、デジタル回路500で実行中のスレッドの数、1つまたは複数の後続クロックサイクルの間に実行される命令の数、1つまたは複数の後続クロックサイクルの間に実行される命令のタイプ(たとえば、set命令、move命令、write命令など)、デジタル回路500がスリープ状態からウェイクアップ状態に移行したことに関連する割込み信号、キャッシュミスのイベント、バスからのデータの到着、またはそれらの任意の組合せを含んでもよい。
【００４４】
したがって、活動調節論理536は、電圧レギュレータ(たとえば、図1の電圧レギュレータ102、図2の電圧レギュレータ202、図3の電圧レギュレータ302、または図4の電圧レギュレータ402)が出力電圧(たとえば、図1の出力電圧114、図2の第1の出力電圧208、または図2の出力電圧216)を修正するために使用する活動調節信号112を生成してもよい。
【００４５】
図6は、デジタル回路の推定処理活動レベルに基づく出力電圧の事前調節と、デジタル回路の推定処理活動レベルに基づかない出力電圧の事後調節との間の出力電圧低下の違いを示すグラフ600の特定の実施形態を示す。電流消費グラフ602は、デジタル回路(たとえば、図1〜図4のデジタル回路104または、図5のデジタル回路500)が消費する電流の量を示す。出力電圧レベルグラフ604は、デジタル回路に提供される出力電圧(たとえば、図1の出力電圧114または図2〜図4の出力電圧216)の電圧レベルを示す。特定の実施形態では、デジタル回路は、時刻T2の前には100ミリアンペア(mA)の電流を消費し、0.8ボルト(V)の出力電圧レベルで動作する。時刻T2で、デジタル回路は電流消費を200mAに増加させる。T2とT3の間に、電流消費の増加に起因して、出力電圧は0.1Vの低下を被る。
【００４６】
出力電圧が従来の電圧レギュレータで制御される場合は(図6の608に示される電圧)、出力電圧は電流消費の増加に起因して、T2とT3の間に0.7Vにまで低下した後、T3で調節されて0.8Vに戻る。よって、デジタル回路は時刻T2とT3の間の期間は、出力電圧の低下に起因して、低下したクロック速度で動作する。電圧レギュレータ102、電圧レギュレータ202、電圧レギュレータ302、または電圧レギュレータ402によって出力電圧が制御される場合は(図6の606に示される電圧)、1つまたは複数の後続クロックサイクルの間にデジタル回路の電流消費が増加する可能性があるとの決定/予測に応答して、出力電圧は、時刻T2で0.9Vに増加される。予測は、活動調節信号(たとえば、活動調節信号112)に基づいて行われる。時刻T2で、出力電圧は、0.9Vから実質的に0.8Vに等しいレベルに低下した後、時刻T3で調節されて0.9Vに戻る。このように、デジタル回路は、時刻T2とT3の間、低下したクロック速度で動作することはない。
【００４７】
図7は、デジタル回路の推定処理活動レベルに基づいて出力電圧を修正する、電圧レギュレータにおける動作の方法700の特定の実施形態を示すフローチャートである。方法700は、702で、電圧レギュレータでデジタル回路からの活動調節信号を受信するステップを含む。たとえば、図1を参照すると、制御論理108は、活動調節信号112をデジタル回路104から受信してもよい。方法700は、704で、デジタル回路に提供される出力電圧を修正するために、電圧レギュレータの1つまたは複数の可変インピーダンス素子を制御するステップも含む。出力電圧は、活動調節信号に少なくとも部分的に基づく。たとえば、図1を参照すると、たとえば、制御論理108は、1つまたは複数の後続クロックサイクルの間にデジタル回路104の電流消費が増加する可能性があるか、活動調節信号112に基づいて決定してもよい。制御論理108が、1つまたは複数の後続クロックサイクルの間にデジタル回路104の電流消費が増加する可能性があると決定した場合、制御論理108は、可変インピーダンス素子110を調節して、出力電圧114を修正(たとえば、増加)してもよい。このように、方法700で、電圧レギュレータが、デジタル回路に提供される出力電圧をデジタル回路の推定処理活動レベルに基づいて修正できるようになってもよい。
【００４８】
図8は、デジタル回路の推定処理活動レベルに基づいて出力電圧を修正するように動作可能な構成要素を含む通信デバイス800の特定の実施形態を示す。一実施形態では、通信デバイス800は、つまりその中の構成要素は、図1の電圧レギュレータ102、図2の電圧レギュレータ202、図3の電圧レギュレータ302、または図4の電圧レギュレータ402を含む。通信デバイス800、つまりその中の構成要素は、活動調節論理858を含んでもよい。さらに、図7に示される方法、つまりその中のある部分は、通信デバイス800、つまりその中の構成要素において、またはそれらによって実行されてもよい。
【００４９】
通信デバイス800は、メモリ832に結合されたデジタル信号プロセッサ(DSP)などのプロセッサ810を含む。プロセッサ810は、図5の活動調節論理536などの活動調節論理858を含んでもよい。活動調節論理858は、プロセッサ810の構成要素の状態および/または情報(たとえば、プロセッサ810で実行中のスレッドの数、1つまたは複数の後続クロックサイクルの間に実行される命令の数、1つまたは複数の後続クロックサイクルの間に実行される命令のタイプ、プロセッサ810および/または通信デバイス800がスリープ状態からウェイクアップ状態に移行したことに関連する割込み信号、キャッシュミスのイベント、バスからのデータの到着、またはそれらの任意の組合せ)を検出するように構成されてもよい。活動調節論理858は、検出した、プロセッサ810の構成要素に関する状態および/または情報に基づいて、図1〜図5の活動調節信号112などの活動調節信号854を生成するように構成されてもよい。メモリ832は、命令846を保存する、非一時的有形コンピュータ可読および/またはプロセッサ可読記憶デバイスであってもよい。命令846は、プロセッサ810によって実行されて、1つまたは複数の機能を行ってもよい。
【００５０】
通信デバイス800は、また、プロセッサ810に結合された電圧レギュレータ850を含んでもよい。図1の電圧レギュレータ102、図2の電圧レギュレータ202、図3の電圧レギュレータ302、または図4の電圧レギュレータ402などの電圧レギュレータ850は、電源844に結合されてもよい。電圧レギュレータ850は、また、出力電圧114または出力電圧216などの出力電圧856をプロセッサ810に提供するように構成されてもよい。電圧レギュレータ850は、活動調節信号854に基づいて出力電圧856を修正してもよい。電圧レギュレータ850は、電圧レギュレータ850によって(たとえば電圧レギュレータ850のプロセッサ(図示せず)によって)実行可能な、図7を参照して説明した方法などの1つまたは複数の機能を実行する命令852を含んでもよい。
【００５１】
図8は、通信デバイス800は、プロセッサ810および表示デバイス828に結合された表示コントローラ826も含んでもよいことを示す。符号器/復号器(CODEC)834もまた、プロセッサ810に結合されてもよい。スピーカ836およびマイクロフォン838をCODEC834に結合してもよい。図8は、ワイヤレスコントローラ840がプロセッサ810に結合されてもよく、その場合は、ワイヤレスコントローラ840が送信機848を介してアンテナ842と通信することも示す。ワイヤレスコントローラ840、送信機848、およびアンテナ842は、通信デバイス800によるワイヤレス通信を可能にするワイヤレスインターフェースを表してもよい。通信デバイス800は、多数のワイヤレスインターフェースを含んでもよく、その場合は、異なるワイヤレスネットワークが異なるネットワーキング技術またはネットワーキング技術(たとえば、Bluetooth(登録商標) Low Energy、近距離無線通信、セルラーなど)の組合せをサポートするように構成される。
【００５２】
特定の実施形態では、プロセッサ810、表示コントローラ826、メモリ832、CODEC834、ワイヤレスコントローラ840、送信機848、および電圧レギュレータ850は、システムインパッケージまたはシステムオンチップのデバイス822に含まれてもよい。特定の実施形態では、入力デバイス830および電源844がシステムオンチップデバイス822に結合される。さらに、特定の実施形態では、図8に示されるように、表示デバイス828、入力デバイス830、スピーカ836、マイクロフォン838、アンテナ842、および電源844は、システムオンチップデバイス822の外部デバイスであってもよい。ただし、表示デバイス828、入力デバイス830、スピーカ836、マイクロフォン838、アンテナ842、および電源844のそれぞれは、システムオンチップデバイス822のインターフェースまたはコントローラなどの構成要素に結合されてもよい。
【００５３】
記載される実施形態と共に、装置は、デジタル回路からの活動調節信号を電圧レギュレータで受信するための手段を含んでもよい。たとえば、受信するための手段は、図1の電圧レギュレータ102の1つまたは複数の構成要素(たとえば、回路)、図2の電圧レギュレータ202の1つまたは複数の構成要素(たとえば、回路)、図3の電圧レギュレータ302の1つまたは複数の構成要素(たとえば、回路)、図4の電圧レギュレータ402の1つまたは複数の構成要素(たとえば、回路)、図8の電圧レギュレータ850の1つまたは複数の構成要素(たとえば、回路)、信号を受信するように構成される1つまたは複数のデバイス、もしくはそれらの任意の組合せを含んでもよい。
【００５４】
装置は、デジタル回路に供給される出力電圧を修正するために、電圧レギュレータの1つまたは複数の可変インピーダンス要素を制御するための手段を含んでもよい。出力電圧は、活動調節信号に少なくとも部分的に基づく。たとえば、制御するための手段は、図1の電圧レギュレータ102の1つまたは複数の構成要素(たとえば、プロセッサ)、制御論理108、図2の電圧レギュレータ202の1つまたは複数の構成要素(たとえば、プロセッサ)、図3の電圧レギュレータ302の1つまたは複数の構成要素(たとえば、プロセッサ)、図4の電圧レギュレータ402の1つまたは複数の構成要素(たとえば、プロセッサ)、図8の電圧レギュレータ850の1つまたは複数の構成要素(たとえば、プロセッサ)、可変インピーダンスを有する構成要素を制御するように構成される1つまたは複数のデバイス、もしくはそれらの任意の組合せを含んでもよい。
【００５５】
開示される実施形態の1つまたは複数は、携帯音楽プレイヤー、携帯情報端末(PDA)、モバイルロケーションデータユニット、携帯電話、セルラーフォン、コンピュータ、タブレット、携帯デジタルビデオプレイヤー、または、携帯コンピュータを含むシステムまたは装置に実装してもよい。さらに、システムまたは装置は、通信デバイス、固定ロケーションデータユニット、セットトップボックス、娯楽ユニット、ナビゲーションデバイス、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレイヤー、デジタル音楽プレイヤー、ビデオプレイヤー、デジタルビデオプレイヤー、デジタルビデオディスク(DVD)プレイヤー、デスクトップコンピュータ、データまたはコンピュータ命令の保存または取り出しを行う任意の他のデバイス、もしくはそれらの組合せを含んでもよい。説明的で非制限的な別の例として、システムまたは装置は、全地球測位システム(GPS)対応デバイスなどの遠隔ユニット、ナビゲーションデバイス、検針装置などの固定ロケーションデータユニット、またはその他の任意の電子デバイスを含んでもよい。図1〜図8のうち1つまたは複数は、本開示の技法によってシステム、装置および/または方法を説明するが、本開示は、説明されるこれらのシステム、装置および/または方法に限定されない。本開示の実施形態は、回路を含む任意のデバイスに適切に使用されてもよい。
【００５６】
本明細書で「第1の」、「第2の」、以下同様の指示を使用する要素へのいかなる参照も、一般に、それらの要素の数量または順序を制限しない。むしろ、本明細書で、これらの指示は、2つ以上の要素または要素のインスタンスを区別するための便利な方法として使用される。よって、第1および第2の要素への参照は、ただ2つの要素が使用されること、または何らかの様式で第1の要素が第2の要素に先行しなければならないことを意味しない。また、特に明記しない限り、1組の要素は、1つまたは複数の要素を含んでもよい。
【００５７】
本明細書で使用するとき、用語「決定」は様々な行動を含む。たとえば、「決定」は、計算、コンピュータ計算、処理、導出、調査、照会(たとえば、テーブル、データベース、または別のデータ構造を照会すること)、確認などの行動を含む。また、「決定」は、受信(たとえば、情報を受信すること)、アクセス(メモリ内のデータにアクセスする)などを含んでもよい。また、「決定」は、解決、選定、選択、確立などを含んでもよい。
【００５８】
本明細書で使用するとき、列挙された項目のうち「少なくとも1つの」ものに言及する語句は、単一の項目を含むそれらの項目の任意の組合せを含む。たとえば、「a、b、またはcのうちの少なくとも1つ」は、a、b、c、a-b、a-c、b-c、およびa-b-cを対象とすると意図される。
【００５９】
上記で、様々な説明的構成要素、ブロック、構成、モジュール、回路、およびステップを、それらの機能性に関して一般的に説明した。そのような機能性がハードウェアとして実装されるか、プロセッサによる実行が可能な命令として実装されるかは、特定のアプリケーションおよびシステム全体に課される設計上の制約に依存する。さらに、上記の方法の様々な動作(たとえば、図1〜図8のうち1つまたは複数に説明される任意の動作)は、様々なハードウェアおよび/またはソフトウェア構成要素、回路、ならびに/またはモジュールなどのそれらの動作を遂行できる適切な手段によって遂行されてもよい。当業者は、記載される機能性を各特定用途のために様々な方法で実装してもよいが、そのような実装の決定は、本開示の範囲からの逸脱を引き起こすと解釈されてはならない。
【００６０】
当業者はさらに、本開示に関して記載される様々な説明的な論理ブロック、構成、モジュール、回路、およびアルゴリズムステップが、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、プログラマブル論理デバイス(PLD)、個別のゲートまたはトランジスタ論理、個別のハードウェア構成要素(たとえば、電子ハードウェア)、プロセッサによって実行されるコンピュータソフトウェア、もしくは、本書に記載される機能性を遂行するよう指定される、それらの任意の組合せを使用して実装または遂行されてもよいことを理解するであろう。汎用プロセッサはマイクロプロセッサであってもよいが、別の方法では、プロセッサは任意の市販のプロセッサ、コントローラ、マイクロコントローラまたはステートマシンでもよい。プロセッサはまた、たとえばDSPとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、DSPコアと連携する1つまたは複数のマイクロプロセッサ、または他のそのような構成などのコンピューティングデバイスの組合せとして実装されてもよい。
【００６１】
1つまたは複数の態様では、記載される機能は、ハードウェア、ソフトウェア、ファームウェアまたはそれらの任意の組合せに実装されてもよい。ソフトウェアに実装される場合は、機能は、1つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されてもよい。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムデータの移送を容易にする任意の媒体を含む、コンピュータ可読記憶媒体および通信媒体を含む。コンピュータによってアクセスできる任意の入手可能な媒体でもよい。例として、そのようなコンピュータ可読媒体は、ランダムアクセスメモリ(RAM)、読出し専用メモリ(ROM)、プログラマブル読出し専用メモリ(PROM)、消去可能PROM(EPROM)、電子的消去可能PROM(EEPROM)、レジスタ、ハードディスク、取り外し可能ディスク、コンパクトディスク読出し専用メモリ(CD-ROM)、他の光ディスク記憶媒体、磁気ディスク記憶媒体、磁気記憶デバイス、もしくは、プログラムコードを命令またはデータの形で記憶するために使用でき、コンピュータによってアクセスできる任意の他の媒体を含むことができるが、これらに限定されない。別の方法として、コンピュータ可読媒体(たとえば、記憶媒体)は、プロセッサに統合されてもよい。プロセッサおよび記憶媒体は、特定用途向け集積回路(ASIC)内にあってもよい。ASICは、コンピューティングデバイスまたはユーザ端末内にあってもよい。別の方法として、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末内の個別の構成要素であってもよい。
【００６２】
任意の接続もまた、正式にコンピュータ可読媒体と称される。たとえば、ソフトウェアがウェブサイト、サーバまたは他の遠隔ソースから、同軸ケーブル、光ファイバーケーブル、撚り対線、デジタル加入者線(DSL)または、赤外線、無線およびマイクロ波などのワイヤレス技術を使用して送信される場合は、同軸ケーブル、光ファイバーケーブル、撚り対線、DSLまたは、赤外線、無線およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。ディスク(disk)およびディスク(disc)は、本明細書では、コンパクトディスク(disc)(CD)、レーザーディスク(登録商標)(disc)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)およびフロッピー(登録商標)ディスク(disk)を含み、ここでディスク(disk)は通常、データを磁気的に再生し、ディスク(disc)はデータをレーザーを使用して光学的に再生する。このように、いくつかの態様では、コンピュータ可読媒体は、非一時的コンピュータ可読媒体(たとえば、有形媒体)を含んでもよい。上記の組合せもまた、コンピュータ可読媒体の範囲に含まれるものとする。
【００６３】
本明細書に開示される方法は、1つまたは複数のステップまたは処置を含む。方法のステップ/処置は、特許請求の範囲を逸脱することなく互いに交換されてもよい。言い換えれば、ステップまたは処置の特定の順序が指定されない限り、特定のステップおよび/または処置の順序および/または用法は、特許請求の範囲を逸脱することなく修正されてもよい。
【００６４】
一定の態様は、本明細書に開示される動作を遂行するためのコンピュータプログラム製品を含んでもよい。たとえば、コンピュータプログラム製品は、命令が記憶(および/または符号化)されたコンピュータ可読記憶媒体を含んでもよく、命令は、本明細書に記載される動作を遂行するために、1つまたは複数のプロセッサによって実行されてもよい。コンピュータプログラム製品は、包装資材を含んでもよい。
【００６５】
さらに、モジュールおよび/または、本明細書に記載される方法および技法を遂行するための他の適切な手段は、適宜ユーザ端末および/または基地局によってダウンロードまたはその他の手段で取得することができることを理解されたい。別の方法として、本明細書に記載される様々な方法は、記憶手段(たとえば、RAM、ROM、またはコンパクトディスク(CD)などの物理記憶媒体)を介して提供することができる。さらに、本明細書に記載される方法および技法を提供するために、他の任意の適切な技法を利用することができる。本開示の範囲は上記の説明に厳密に従う構成および構成要素に限定されないことを理解されたい。
【００６６】
本開示の上記の記載は、開示される実施形態の任意の当業者による作成または使用を可能にすることを目的とする。上記の記載は、本開示の態様に向けられているが、本開示の他の態様も、基本範囲から逸脱することなく考案されてもよく、その範囲は下記の特許請求の範囲によって定められる。本明細書に記載される実施形態の配置、動作、および詳細に、本開示の範囲または特許請求の範囲から逸脱することなく、様々な修正、変更、変更を加えてもよい。よって、本開示は本明細書に記載される実施形態に限定されるよう意図されておらず、下記の特許請求の範囲およびその等価物によって定められる原理および新規の特徴に適合する最も広い範囲に一致するよう意図されている。
【符号の説明】
【００６７】
100  システム
102  電圧レギュレータ
104  デジタル回路
106  集積回路
108  制御論理
110  可変インピーダンス素子
112  活動調節信号
114  出力電圧
116  デジタル活動調節信号
200  システム
202  電圧レギュレータ
204  デジタル可変インピーダンス素子
206  アナログ可変インピーダンス素子
208  第1の出力電圧
210  第2の出力電圧
212  電源電圧
214  デジタル電圧調節信号
216  出力電圧
218  基準電圧
220  アナログ電圧調節信号
222  電圧コンパレータ
300  システム
302  電圧レギュレータ
304  可変インピーダンス素子
306  アナログ可変インピーダンス素子
308  第1のトランジスタ
310  第2のトランジスタ
312  第1のノード
314  第3のトランジスタ
316  第2のノード
318  第3のノード
320  デジタル調節信号
322  デジタル調節信号
400  システム
402  電圧レギュレータ
404  デジタル可変インピーダンス素子
406  アナログ可変インピーダンス素子
408  第1のトランジスタ
410  第1のダイオード
412  第2のトランジスタ
414  第2のダイオード
416  第3のトランジスタ
418  第3のダイオード
420  第4のトランジスタ
422  第4のダイオード
424  第1のインダクタ
426  第2のインダクタ
428  ノード
430  第5のトランジスタ
432  第5のダイオード
434  第6のトランジスタ
436  第6のダイオード
438  第7のトランジスタ
440  第7のダイオード
442  第8のトランジスタ
444  第8のダイオード
446  第3のインダクタ
448  第4のインダクタ
450  ノード
454  デジタル電圧調節信号
456  デジタル電圧調節信号
458  デジタル電圧調節信号
460  デジタル電圧調節信号
462  第1のコンデンサ
464  第2のコンデンサ
500  デジタル回路
502  メモリ
508  バスインターフェース
510  命令キャッシュ
512  データキャッシュ
514  シーケンサ
516  割込み信号
518  第1の実行ユニット
520  第2の実行ユニット
526  汎用レジスタ
530  バス
532  スーパーバイザ制御レジスタ
534  グローバル制御レジスタ
536  活動調節論理
600  グラフ
602  電流消費グラフ
604  出力電圧レベルグラフ
700  方法
800  通信デバイス
810  プロセッサ
822  システムインパッケージ/システムオンチップデバイス
826  表示コントローラ
828  表示デバイス
830  入力デバイス
832  メモリ
836  スピーカ
838  マイクロフォン
840  ワイヤレスコントローラ
842  アンテナ
844  電源
846  命令
834  符号器/復号器(CODEC)
848  送信機
850  電圧レギュレータ
852  命令
854  活動調節信号
858  活動調節論理
【図１】
2016519356.tif 000003
【図２】
2016519356.tif 000004
【図３】
2016519356.tif 000005
【図４】
2016519356.tif 000006
【図５】
2016519356.tif 000007
【図６】
2016519356.tif 000008
【図７】
2016519356.tif 000009
【図８】
2016519356.tif 000010
【手続補正書】
【提出日】平成27年5月1日(2015.5.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路であって、
デジタル回路と、
前記デジタル回路に電力を供給するように構成される電圧レギュレータとを含み、
前記電圧レギュレータが、
1つまたは複数の可変インピーダンス素子と、
制御論理であって、前記制御論理は、前記デジタル回路からの活動調節信号をサンプリングするように構成されるとともに、前記電圧レギュレータが前記活動調節信号に少なくとも部分的に基づく出力電圧を前記デジタル回路に提供するように、前記1つまたは複数の可変インピーダンス素子を制御するように構成される、制御論理と
を含む、集積回路。
【請求項２】
前記制御論理が、前記活動調節信号を定期的にサンプリングし、前記出力電圧が、前記デジタル回路の電流需要の予測増加量を示す活動調節信号に応答して、増加する、請求項1に記載の集積回路。
【請求項３】
前記電圧レギュレータが低ドロップアウト(LDO)レギュレータであり、前記活動調節信号が複数の活動調節信号を含む、請求項1に記載の集積回路。
【請求項４】
前記活動調節信号が、前記デジタル回路で実行しているスレッドの数を示す、請求項1に記載の集積回路。
【請求項５】
前記活動調節信号が、1つまたは複数の後続クロックサイクルの間に実行される命令の数を示す、請求項1に記載の集積回路。
【請求項６】
前記活動調節信号が、1つまたは複数の後続クロックサイクルの間に実行される命令のタイプを示す、請求項1に記載の集積回路。
【請求項７】
前記活動調節信号が、割込みの受領を示す、請求項1に記載の集積回路。
【請求項８】
前記活動調節信号が、キャッシュミスのイベントを示す、請求項1に記載の集積回路。
【請求項９】
前記活動調節信号が、バスからデータが到着したことを示す、請求項1に記載の集積回路。
【請求項１０】
前記デジタル回路が少なくとも1つのプロセッサを含む、請求項1に記載の集積回路。
【請求項１１】
前記活動調節信号が、前記デジタル回路の処理活動レベルを予測するために使用される、請求項1に記載の集積回路。
【請求項１２】
前記電圧レギュレータがクロック信号への応答性を有し、前記クロック信号がデジタル回路クロック信号を位相シフトしたものであり、前記デジタル回路が前記デジタル回路クロック信号への応答性を有する、請求項1に記載の集積回路。
【請求項１３】
前記電圧レギュレータが、複数の受動型のp型金属酸化膜半導体電界効果トランジスタ(pMOSFET)、n型MOSFET、p型FinFET、n型FinFET、またはそれらの任意の組合せを含む、請求項1に記載の集積回路。
【請求項１４】
前記電圧レギュレータがスイッチング電源を含む、請求項1に記載の集積回路。
【請求項１５】
前記スイッチング電源が複数の受動素子を含む、請求項14に記載の集積回路。
【請求項１６】
前記複数の受動素子が、インダクタ、コンデンサ、またはそれらの任意の組合せを含む、請求項15に記載の集積回路。
【請求項１７】
前記制御論理が、前記活動調節信号を電圧レギュレータクロック信号に従ってサンプリングし、前記1つまたは複数の可変インピーダンス素子が、1つまたは複数の抵抗素子を含む、請求項1に記載の集積回路。
【請求項１８】
前記1つまたは複数の可変インピーダンス素子が、1つまたは複数のトランジスタを含む、請求項1に記載の集積回路。
【請求項１９】
前記デジタル回路の電流消費の増加に関連する前記出力電圧の低下を減少させるために、前記電圧レギュレータが前記出力電圧を増加させるように構成される、請求項1に記載の集積回路。
【請求項２０】
電圧レギュレータで、前記電圧レギュレータから電力を受け取るデジタル回路からの活動調節信号を受信するステップと、
前記電圧レギュレータから前記デジタル回路に提供される出力電圧を修正するために、前記電圧レギュレータの1つまたは複数の可変インピーダンス素子を制御するステップであって、前記出力電圧が、前記活動調節信号をサンプリングすることに少なくとも部分的に基づく、ステップと
を含む、方法。
【請求項２１】
前記1つまたは複数の可変インピーダンス素子を制御するステップが、前記1つまたは複数の可変インピーダンス素子の抵抗値を変化させるステップを含む、請求項20に記載の方法。
【請求項２２】
前記1つまたは複数の可変インピーダンス素子を制御するステップが、前記可変インピーダンス素子の1つを駆動する電流の位相を変化させるステップを含む、請求項20に記載の方法。
【請求項２３】
前記1つまたは複数の可変インピーダンス素子を制御するステップが、前記1つまたは複数の可変インピーダンス素子を駆動する複数の電流の位相を変化させるステップを含む、請求項20に記載の方法。
【請求項２４】
前記出力電圧が、前記デジタル回路の電流需要の予測増加量を示す活動調節信号に応答して、増加する、請求項20に記載の方法。
【請求項２５】
前記活動調節信号が、前記デジタル回路で実行しているスレッドの数、1つまたは複数の後続クロックサイクルの間に実行される命令の数、1つまたは複数の後続クロックサイクルの間に実行される命令のタイプ、前記デジタル回路がスリープ状態からウェイクアップ状態に移行したことに関連する割込み信号、キャッシュ読出しミスのイベント、またはそれらの組合せを示す、請求項20に記載の方法。
【請求項２６】
前記活動調節信号が、1つまたは複数の後続クロックサイクルの間に予想される前記デジタル回路の処理活動に対応する、請求項20に記載の方法。
【請求項２７】
前記電圧レギュレータでクロック信号を受信するプロセスをさらに含み、前記クロック信号がデジタル回路クロック信号を位相シフトしたものであり、前記デジタル回路が前記デジタル回路クロック信号への応答性を有する、請求項20に記載の方法。
【請求項２８】
電圧レギュレータで、前記電圧レギュレータから電力を受け取るデジタル回路からの活動調節信号を受信するための手段と、
前記電圧レギュレータから前記デジタル回路に提供される出力電圧を修正するために、前記電圧レギュレータの1つまたは複数の可変インピーダンス素子を制御するための手段であって、前記出力電圧が、前記活動調節信号をサンプリングすることに少なくとも部分的に基づく、手段と
を含む、装置。
【請求項２９】
コンピュータによって実行可能な命令を含む、非一時的コンピュータ可読記憶媒体であって、前記命令が実行する動作が、
電圧レギュレータで、前記電圧レギュレータから電力を受け取るデジタル回路からの活動調節信号を受信するステップと、
前記電圧レギュレータから前記デジタル回路に提供される出力電圧を修正するために、前記電圧レギュレータの1つまたは複数の可変インピーダンス素子を制御するステップであって、前記出力電圧が、前記活動調節信号をサンプリングすることに少なくとも部分的に基づく、ステップと
を含む、非一時的コンピュータ可読記憶媒体。
【国際調査報告】
2016519356.tif 000011
2016519356.tif 000012