(57)【要約】  ソリッドステートメモリのための高分散電流基準は、中心に配置される電流デジタルアナログコンバータ（ＩＤＡＣ）および複数のリモートに配置されるタイル電流基準を備える。ＩＤＡＣは、基準電流を生成する第１のアクティブデバイスと、第１のアクティブデバイスのための第１のソース負帰還抵抗を形成するデバイスとを含む。ＩＤＡＣは、基準電流の大きさを表す電圧信号を出力する。リモートに配置されるタイル電流基準は、第２のアクティブデバイスと、第２のアクティブデバイスのための第２のソース負帰還抵抗を形成するデバイスとを含む。複数のソース負帰還抵抗およびＩＤＡＣからの電圧信号出力に連結される容量は、電流、温度、電源およびプロセスの変動を補償する。
2016519386.tif 000002
【特許請求の範囲】
【請求項１】
第１の電流を生成する電流ソースと、
前記第１の電流に基づいて、第１の電圧信号を生成するコンバータと、を備える電流基準ソースであって、
前記コンバータは、
第１の端子と、第２の端子と、第３の端子と、を含み、前記第１の電流に基づいて、第２の電流を生成する第１のアクティブデバイスであって、前記第１の端子は前記第２の端子に連結されている、第１のアクティブデバイスと、
第１の端子と、第２の端子と、を含む第１の負帰還抵抗デバイスであって、前記第１の端子は前記第１のアクティブデバイスに連結されており、前記第２の端子は第１の電源電圧に連結されている、第１の負帰還抵抗デバイスと、
入力と、出力と、を含む第１のバッファであって、前記第１のバッファの前記入力は前記第１のアクティブデバイスに連結されている第１のバッファと、を含んでおり、
前記第１の電圧信号は、前記第１のバッファの前記出力と前記第１の電源の前記第１の端子との間に形成されている、電流基準ソース。
【請求項２】
前記第１の負帰還抵抗デバイスは第２のアクティブデバイスまたは抵抗を含む、請求項１に記載の電流基準ソース。
【請求項３】
前記第１のアクティブデバイスおよび前記第２のアクティブデバイスは、複数の金属酸化物半導体（ＭＯＳ）デバイスを含む、請求項２に記載の電流基準ソース。
【請求項４】
前記電流基準ソースは、ソリッドステートドライブの一部を含む、請求項１から３のいずれか一項に記載の電流基準ソース。
【請求項５】
前記電流基準ソースは、少なくとも１つのタイル基準電流ジェネレータをさらに備え、
前記少なくとも１つのタイル基準電流ジェネレータは、前記第１の電圧に連結されており、前記少なくとも１つのタイル基準電流ジェネレータは、前記電流基準ソースからリモートに配置されている、請求項１から４のいずれか一項に記載の電流基準ソース。
【請求項６】
前記少なくとも１つのタイル基準電流ジェネレータは、
第３のアクティブデバイスと、
第２の負帰還抵抗デバイスと、を含み、
前記第３のアクティブデバイスは、第１の端子と、第２の端子と、第３の端子と、を含み、前記第１の端子は、前記第１の電圧信号に連結されており、前記第２の端子は前記少なくとも１つのタイル基準電流ジェネレータの第１のノードに連結されており、
前記第２の負帰還抵抗デバイスは、第１の端子と、第２の端子と、を含み、前記第１の端子は前記第３のアクティブデバイスに連結されており、前記第２の端子は前記第１の電源電圧に連結されている、請求項５に記載の電流基準ソース。
【請求項７】
前記第１の負帰還抵抗は、第２の電圧信号に連結される第３の端子を含み、
前記電流基準ソースはさらに、入力と出力とを含む第２のバッファを備えており、前記入力は前記第１の負帰還抵抗デバイスに連結されている、請求項１から６のいずれか一項に記載の電流基準ソース。
【請求項８】
信号入力と、信号出力と、制御入力と、を含む第１のスイッチであって、前記信号入力は前記第１のバッファの前記出力に連結されている第１のスイッチと、
信号入力と、信号出力と、制御入力と、を含む第２のスイッチであって、前記信号入力は前記第２のバッファの前記出力に連結されている第２のスイッチと、をさらに備え、
前記第１のスイッチおよび前記第２のスイッチの前記制御入力は、制御信号に連結されており、
前記第１のスイッチおよび前記第２のスイッチは、それぞれ前記第１のバッファおよび前記第２のバッファの前記出力をサンプルおよびホールドすべく、前記制御信号に応答する、請求項７に記載の電流基準ソース。
【請求項９】
少なくとも１つのタイル基準電流ジェネレータをさらに備え、
前記少なくとも１つのタイル基準電流ジェネレータは、前記第１のスイッチの前記出力と、前記第２のスイッチの前記出力とに連結されており、前記少なくとも１つのタイル基準電流ジェネレータは、前記電流基準ソースからリモートに配置されている、請求項８に記載の電流基準ソース。
【請求項１０】
第１のアクティブデバイスと、
第１の負帰還抵抗デバイスと、を備える、タイル基準電流ジェネレータであって、
前記第１のアクティブデバイスは、第１の端子と、第２の端子と、第３の端子と、を含み、前記第１の端子は第１の信号ラインに連結されており、前記第２の端子は、前記タイル基準電流ジェネレータのノードに連結されており、
前記第１の負帰還抵抗デバイスは、第１の端子と、第２の端子と、を含み、前記第１の端子は前記第１のアクティブデバイスに連結されており、前記第２の端子は第２の電源電圧に連結されており、
前記第１のアクティブデバイスの前記第２の端子と前記第３の端子との間を流れる電流は、第１の電圧信号に基づいており、前記第１の電圧は、前記タイル基準電流ジェネレータからリモートに配置されている電流基準ソースによって生成される、基準電流の大きさに基づいている、タイル基準電流ジェネレータ。
【請求項１１】
前記第１の負帰還抵抗デバイスは、第２のアクティブデバイスまたは抵抗を含む、請求項１０に記載のタイル基準電流ジェネレータ。
【請求項１２】
前記第１のアクティブデバイスおよび前記第２のアクティブデバイスは、複数の金属酸化物半導体（ＭＯＳ）デバイスを含む、請求項１１に記載のタイル基準電流ジェネレータ。
【請求項１３】
さらにリモートに配置される電流基準ソースを備えており、
前記リモートに配置される電流基準ソースは、
第１の電流を生成するための第１の電流ソースと、
前記第１の電流に基づいて、前記第１の電圧信号を生成するためのコンバータと、を含み、
前記コンバータは、
第１の端子と、第２の端子と、第３の端子とを含み、前記第１の電流に基づいて、第２の電流を生成するための第３のアクティブデバイスであって、前記第１の端子は前記第２の端子に連結されている第３のアクティブデバイスと、
第１の端子と、第２の端子と、を含む第２の負帰還抵抗デバイスであって、前記第１の端子は前記第３のアクティブデバイスに連結されており、前記第２の端子は前記第２の電源電圧に連結されている第２の負帰還抵抗デバイスと、
入力と、出力と、を含む第１のバッファであって、前記第１のバッファの前記入力は、前記第３のアクティブデバイスに連結されている第１のバッファと、を含んでおり、
前記第１の電圧信号は、前記第１のバッファの前記出力と、前記第２の電源電圧との間に形成されている、請求項１０から１２のいずれか一項に記載のタイル基準電流ジェネレータ。
【請求項１４】
前記第２の負帰還抵抗デバイスは、第４のアクティブデバイスまたは抵抗を含む、請求項１３に記載のタイル基準電流ジェネレータ。
【請求項１５】
前記第３のアクティブデバイスおよび第４のアクティブデバイスは、複数の金属酸化物半導体（ＭＯＳ）デバイスを含む、請求項１３に記載のタイル基準電流ジェネレータ。
【請求項１６】
前記第２の負帰還抵抗は、第２の電圧信号に連結される第３の端子を含み、
前記電流基準ソースはさらに、入力と出力とを含む第２のバッファを含み、前記入力は前記第２の負帰還抵抗デバイスに連結されている、請求項１３に記載のタイル基準電流ジェネレータ。
【請求項１７】
信号入力と、信号出力と、制御入力と、を含む第１のスイッチであって、前記信号入力は前記第１のバッファの前記出力に連結されており、前記出力は前記第１の信号ラインに連結されている第１のスイッチと、
信号入力と、信号出力と、制御入力と、を含む第２のスイッチであって、前記信号入力は第２のバッファの出力に連結されており、前記出力は第２の信号ラインに連結されている第２のスイッチと、をさらに備え、
前記第１のスイッチおよび前記第２のスイッチの前記制御入力は、制御信号に連結されており、
前記第１のスイッチおよび前記第２のスイッチは、それぞれ前記第１のバッファおよび前記第２のバッファの前記出力をサンプルおよびホールドすべく、前記制御信号に応答する、請求項１３に記載のタイル基準電流ジェネレータ。
【請求項１８】
基準電流を生成するための方法であって、
第１の電流を生成する段階と、
前記第１の電流に基づいて、第１の電源に対する第１の電圧信号を生成する段階と、
前記第１の電流に基づいて、前記第１の電源に対する第２の電圧信号を生成する段階と、
前記第１の電圧および前記第２の電圧をサンプルおよびホールドする段階と、
ホールドされた前記第１の電圧と、ホールドされた前記第２の電圧とを、リモートに配置されるタイル電流デバイスに出力する段階と、を備える方法。
【請求項１９】
前記第１の電圧信号を生成する段階および前記第２の電圧信号を生成する段階は、負帰還抵抗デバイスを使用する段階を含む、請求項１８に記載の方法。
【請求項２０】
前記負帰還抵抗デバイスは、金属酸化物半導体（ＭＯＳ）デバイスまたは抵抗を含む、請求項１９に記載の方法。
【請求項２１】
基準電流を生成するための装置であって、
第１の電流を生成するための手段と、
前記第１の電流に基づいて、第１の電源に対する第１の電圧信号を生成するための手段と、
前記第１の電流に基づいて、前記第１の電源に対する第２の電圧信号を生成するための手段と、
前記第１の電圧および前記第２の電圧をサンプルおよびホールドするための手段と、
ホールドされた前記第１の電圧と、ホールドされた前記第２の電圧とを、リモートに配置されるタイル電流デバイスに出力するための手段と、を備える、装置。
【請求項２２】
前記第１の電圧信号を生成するためのおよび前記第２の電圧信号を生成するための前記手段は、負帰還抵抗デバイスを使用するための手段を含む、請求項２１に記載の装置。
【請求項２３】
前記負帰還抵抗デバイスは、金属酸化物半導体（ＭＯＳ）デバイスまたは抵抗を含む、請求項２２に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示された主題は、複数のクロスポイントメモリに関する。より具体的には、本明細書に開示された主題は、クロスポイントメモリのようなソリッドステートメモリ用の高分散電流基準のための低電力な高精度電流基準に関する。
【背景技術】
【０００２】
３次元（３Ｄ）クロスポイントメモリは、いくつかのメモリ動作に対し、クロスポイントメモリチップ周囲の多くの箇所において、複数の正確な電流の供給を要求する、ソリッドステートな、不揮発タイプのメモリである。例えば、クロスポイントメモリチップの例示的な一実施形態においては、チップ上の８０００を超える箇所が、メモリ動作に対し、即座に基準電流を供給可能な、正確で低電力な電流基準を要求する。中心箇所から、チップにわたり高度に分散された複数のカレントミラーの各々へと基準電流を転送することは、電力およびチップ領域の使用の両方に関する考慮事項において、複数の大きな欠点を有する。使用されている別のアプローチは、複数の箇所において、リモートで基準電流に変換されるバイアス電圧を転送することである。それぞれ別個の電流基準ソースは、複数のプロセスオフセットにより引き起こされる、チップ周囲に生じ得る複数のランダムデバイスオフセット等の複数の不一致を除去すべく、調整される必要があるので、そのようなアプローチは、複数の課題を示す。さらに、リモートで生成された基準電流は、バイアス電圧ノイズ、複数の温度変動、および複数の供給電圧変動に敏感である。  本明細書に開示された複数の実施形態は、限定ではなく、例示を目的として示されており、複数の添付図面において、複数の同一の参照番号は複数の同様の要素を指す。説明の簡易化および／または明瞭性のため、複数の図面内に示される複数の要素は、必ずしも正確な縮尺ではないことが理解されるであろう。例えば、明瞭性のため、一部の要素の複数の寸法は、他の複数の要素に対し、強調されている可能性がある。複数の図面の縮尺は、本明細書に示される様々な要素の複数の正確な寸法および／または寸法比を表していない。さらに、適切な場合は、複数の図面にわたり、複数の参照番号が繰り返し使用され、対応するおよび／または類似する複数の要素を示す。
【図面の簡単な説明】
【０００３】
【図１】本明細書に開示された主題による、高分散電流基準１００の例示的な実施形態に係る概略図を示す。
【図２】本明細書に開示された主題による、高分散電流基準の第２の例示的な実施形態に係る概略図を示す。
【図３】本明細書に開示された主題による、高分散電流基準の第３の例示的な実施形態に係る概略図を示す。
【図４】本明細書に開示された主題による、基準電流を生成するためのプロセス４００の例示的な実施形態を示す。
【発明を実施するための形態】
【０００４】
本明細書に開示された主題は、複数のクロスポイントメモリに関する。より具体的には、本明細書に開示された主題は、クロスポイントメモリ用の高分散電流基準のための低電力な高精度電流基準に関する。以下の詳細な説明において、本明細書に開示された複数の実施形態に完全な理解をもたらすべく、多くの具体的な詳細が記載されている。しかしながら、関連技術分野における当業者であれば、本明細書に開示された複数の実施形態は、１または複数の具体的な詳細がなくても、あるいは他の複数の方法、コンポーネント、材料等とともに実施可能であることが理解されるであろう。他の複数の例において、本明細書の複数の態様を不明瞭にするのを回避すべく、周知の複数の構造、材料、または動作は詳細に示されたり、または記載されたりしていない。
【０００５】
本明細書を通して、「一実施形態」または「ある実施形態」という言及は、当該実施形態に関連して記載された特定の機能、構造、または特性が少なくとも一実施形態に含まれることを意味する。従って、本明細書にわたる、様々な箇所における「一実施形態で」または「ある実施形態で」という表現は、必ずしもすべてが同一の実施形態について言及していない。更に、複数の特定の機能、構造、または特性は、１または複数の実施形態において、任意の好適な態様で組み合わされ得る。さらに、本明細書において「例示的」という文言は、「例示、例、または実例として機能する」ことを意味すべく使用されている。本明細書において「例示的」として記載される任意の実施形態は、他の複数の実施形態に対し、必ずしも好ましいまたは有利なものとして解釈されるべきではない。
【０００６】
様々な動作は、特許請求された主題を理解するのに最も役立つ態様において、複数の個別の動作として順番に記載されてよい。しかしながら、記載の順序は、これらの動作が必ずしも順序に依存するものであることを示唆するように解釈されるべきではない。特に、これらの動作は提示の順序で実行される必要はない。記載される複数の動作は、記載された実施形態とは異なる順序で実行されてよい。様々な追加的な動作が実行されてよく、および／または、記載された複数の動作は、複数の追加的な実施形態において省略されてよい。
【０００７】
本明細書に開示された主題は、限定されないが、クロスポイントメモリのようなソリッドステートメモリの複数の高分散電流基準のために使用され得る、低電力な高精度電流基準システムを提供する。例示的な一実施形態において、本明細書に開示された低電力な高精度電流基準システムは、ソリッドステートドライブの一部を含む。本明細書に開示された主題に係る複数の実施形態は、電流、温度、電源およびプロセスの変動を補償するためのソース負帰還技術を利用する。つまり、本明細書に開示された主題に係る実施形態は、アクティブな金属酸化物半導体（ＭＯＳ）デバイスを、アクティブバイアスを有する、バイアス電圧ノイズ、複数の電源電圧変動および複数のデバイスオフセットといった複数の悪影響を大幅に減少する、ソース負帰還抵抗として使用する。さらに、本明細書に開示された主題に係る複数の実施形態は、長時間サンプルアンドホールドモードに留まることによって、スタンバイモードから脱する際にも即座に利用可能な、特に低電力な、電流基準システムを提供する。さらに、本明細書に開示された主題に係る複数の実施形態は、複数の従来技術と比較して、比較的小さい領域を使用する。本明細書に開示された主題は、クロスポイントメモリ、ソリッドステートメモリおよび／またはソリッドステートドライブに関し記載されているが、本明細書に開示された主題は、そのように限定されず、非限定的であるが複数のイメージングシステムおよび他の複数のセンサシステムといった複数の高分散電流基準を利用するシステムにおいて適用可能であることを理解されたい。
【０００８】
図１は、本明細書に開示された主題による、高分散電流基準１００の第１の例示的な実施形態に係る概略図を示す。高分散電流基準１００は、中心に配置された、電流デジタルアナログコンバータ（ＩＤＡＣ）１０１、および複数のリモートに配置されたタイル電流基準１０２を含む。それらのうち、１つのリモートに配置されたタイル電流基準１０２のみが示されている。ＩＤＡＣ１０１は、第１の電流ソースＩＢＩＡＳ／Ｎ、第２の電流ソースＩＢＩＡＳ、３つの相補型金属酸化物半導体（ＣＭＯＳ）アクティブデバイスＭ１〜Ｍ３、第１のバッファ増幅器１１０、第２のバッファ増幅器１１１、および第１のスイッチ１１２および第２のスイッチ１１３を含む。電流ソースＩＢＩＡＳ／Ｎの１つの端子が、電源電圧Ｖｃｃに連結され、電流ソースＩＢＩＡＳ／Ｎのもう１つの端子が、アクティブデバイスＭ１のドレインおよびゲートに連結されている。アクティブデバイスＭ１のソースは、電源電圧ＨＮＶＮＮに連結されている。電流ソースＩＢＩＡＳの１つの端子が、電源電圧Ｖｃｃに連結されており、電流ソースＩＢＩＡＳのもう１つの端子が、アクティブデバイスＭ２のドレインおよびゲートに連結されている。アクティブデバイスＭ２のソースは、アクティブデバイスＭ３のドレインに連結されている。アクティブデバイスＭ３のゲートは、アクティブデバイスＭ１のドレインおよびゲートに連結されている。アクティブデバイスＭ３のソースは、電源電圧ＨＮＶＮＮに連結されている。
【０００９】
アクティブデバイスＭ２のドレインは、バッファ増幅器１１０に対する入力に連結されており、アクティブデバイスＭ３のゲートは、バッファ増幅器１１１の入力に連結されている。バッファ増幅器１１０の出力は、スイッチ１１２の入力に連結されており、バッファ増幅器１１１の出力は、スイッチ１１３の入力に連結されている。スイッチ１１２の出力は、信号ラインＳＥＴＢＩＡＳに連結されている。スイッチ１１３の出力は、信号ラインＲＥＳＢＩＡＳに連結されている。ＳＥＴＢＩＡＳ信号ラインおよびＲＥＳＢＩＡＳ信号ラインに生じる複数の電圧はそれぞれ、電流ソースＩＢＩＡＳを通る電流の大きさおよび電流ソースＩＢＩＡＳ／Ｎを通る電流の大きさに基づく。バッファ増幅器１１０および１１１は、容量Ｃ１およびＣ２をチャージするのに十分な駆動力を有し、それらは信号ラインＳＥＴＢＩＡＳと電源電圧ＨＮＶＮＮとの間、および信号ラインＲＥＳＢＩＡＳと電源電圧ＨＮＶＮＮとの間の結合容量をそれぞれ表す。
【００１０】
バッファ増幅器１１０および１１１のそれぞれの出力をサンプルおよびホールドすべく、スイッチ１１２および１１３はそれぞれ、ＳＡＭＰＬＥ＿ＥＮ信号によって制御される。例示的な一実施形態において、ＩＤＡＣ１０１の回路は、電源オフ（すなわち、スタンバイモードの状態）されることが可能であり、信号ラインＳＥＴＢＩＡＳおよびＲＥＳＢＩＡＳ上の複数の電圧がリフレッシュされる場合、ＩＤＡＣ１０１の回路は電源オンにされ、信号ラインＳＥＴＢＩＡＳおよびＲＥＳＢＩＡＳ上の複数の電圧をリフレッシュすべく一定になることが可能にされる。次にＳＡＭＰＬＥ＿ＥＮは、「ｔｒｕｅ」に制御され、その結果、スイッチ１１２および１１３が作動され、信号ラインＳＥＴＢＩＡＳおよびＲＥＳＢＩＡＳがリフレッシュされる。次にＳＡＭＰＬＥ＿ＥＮは、「ｎｏｔ  ｔｒｕｅ」に制御され、それにより、スイッチ１１２および１１３を開く。次に、ＩＤＡＣ１０１の回路は、電源オフされるように制御され（すなわち、スタンバイモード）、その結果、信号ラインＳＥＴＢＩＡＳおよびＲＥＳＢＩＡＳがリフレッシュされない間、高分散電流基準は電力を浪費しない。
【００１１】
信号ラインＳＥＴＢＩＡＳおよびＲＥＳＢＩＡＳは、集積回路周囲の複数のタイル電流基準１０２に分散される。図１にはそれらのうち、１つのみが示されている。例示的な一実施形態において、信号ラインＳＥＴＢＩＡＳおよびＲＥＳＢＩＡＳは、８０００以上のタイル電流基準１０２に連結される。例示的な一実施形態において、各タイル電流基準１０２は、ＣＭＯＳアクティブデバイスＭ４およびＭ５を含む。アクティブデバイスＭ４のドレインは、電源電圧ＨＮＲＥＧに連結され、アクティブデバイスＭ４のソースは、アクティブデバイスＭ５のドレインに連結される。アクティブデバイスＭ５のソースは、電源電圧ＨＮＶＮＮに連結される。アクティブデバイスＭ４のゲートは、信号ラインＳＥＴＢＩＡＳに連結され、アクティブデバイスＭ５のゲートは、信号ラインＲＥＳＢＩＡＳに連結される。
【００１２】
アクティブデバイスＭ３およびＭ５は、線形領域で動作しており、複数のカレントミラー（アクティブデバイスＭ２とＭ４）の負帰還抵抗としてそれぞれ使用されているので、ＩＤＡＣ１０１における電流に対する、ＨＮＲＥＧノードにおけるカレントミラーを介した電流変動は最小化される。アクティブデバイスＭ３およびＭ５の抵抗値は、等しいかほぼ等しい。例示的な一実施形態において、ノードＨＮＲＥＧはノードを備え、アクティブデバイスＭ４を通過する電流は、そこを介してＩＤＡＣ１０１によって制御される。負帰還抵抗両端の電圧降下（例えば、約５００ｍＶ）は、Ｖｔの不一致に起因する電流変動または電源変動（ＨＮＶＮＮ）を、電流とバイアスデバイスＭ４のゲート電圧との間の関係を線形にすることによって軽減する。チップの中心で生成される負帰還抵抗のゲート電圧は、複数の変動しやすいＤＡＣ電流、およびまた、プロセス、電圧、温度（ＰＶＴ）変動を追跡、すなわちフォローし、それにより、負帰還デバイス両端の電圧降下を比較的一定に維持する。
【００１３】
ＳＥＴＢＩＡＳおよびＲＥＳＢＩＡＳ信号ラインは、それらの間の容量（すなわち、容量Ｃ１とＣ２）に基づいて、複数のＨＮＶＮＮの急激な電圧変動を追跡する。例示的な一実施形態において、信号ラインＳＥＴＢＩＡＳとＲＥＳＢＩＡＳ、および電源ＨＮＶＮＮは、それらが集積回路周囲に分散される際、互いに近接したままになるよう物理的に配置される。つまり、ＳＥＴＢＩＡＳラインと電源ＨＮＶＮＮとの間の容量Ｃ１およびＲＥＳＢＩＡＳラインと電源ＨＮＶＮＮとの間の容量Ｃ２は、アクティブデバイスＭ４とＭ５とを介して連結する複数の電源変動によって引き起こされる誤差を減少させ、長時間バイアスを保持し（１：１０００を超えるサンプル対ホールド比を許容）、それにより大幅に電力消費量を減らす。ＳＥＴＢＩＡＳとＲＥＳＢＩＡＳは、ＨＯＬＤ動作中であっても、常に準備が整っているので、スタンバイからの起動時に即座に使用可能あるいは高精度な基準電流を使用する動作に入ることが可能である。Ｃ１およびＣ２の両方は、集中容量ではなく、分布容量であるので、複数の図面内において、容量Ｃ１とＣ２とは破線を使用して示されていることを理解されたい。代替の例示的な実施形態において、容量Ｃ１および／またはＣ２の少なくとも一部は、集中容量を含み得ることを理解されたい。
【００１４】
図２は、本明細書に開示された主題による、高分散電流基準２００の第２の例示的な実施形態に係る概略図を示す。高分散電流基準２００の回路構成は、ＩＤＡＣ２０１のアクティブデバイスＭ３が電源電圧Ｖ１に連結されており、ＲＥＳＢＩＡＳ信号ラインが使用されていないこと以外は、高分散電流基準１００（図１）と同様である。電源電圧Ｖ１が利用可能な電源電圧であってよい。ＩＤＡＣ２０１とＩＤＡＣ１０１（図１）との間の別の差異は、ＩＢＩＡＳ／ＮおよびアクティブデバイスＭ１がＩＤＡＣ２０１に必要ではないことである。分散電流基準２００のための信号ラインＳＥＴＢＩＡＳは、集積回路周囲の複数のタイル電流基準１０２に分散される。図２にはそれらのうち、１つのみが示されている。複数のタイル電流基準１０２は、図１に示される複数のタイル電流基準と同様に構成される。
【００１５】
図３は、本明細書に開示された主題による、高分散電流基準３００の第３の例示的な実施形態に係る概略図を示す。高分散電流基準３００の回路構成は、ＩＤＡＣ３０１のデバイスＭ３が、アクティブデバイスではなく、抵抗Ｒ１として具現化されていること以外は、高分散電流基準２００（図２）と同様である。さらに、アクティブデバイスＭ５が、抵抗Ｒ１の抵抗値に等しいまたはほぼ等しい抵抗値を有する抵抗Ｒ２として具現化されていること以外は、タイル電流基準３０２は、タイル電流基準１０２と同様である。
【００１６】
さらなる代替の例示的な実施形態として、図１のアクティブデバイスＭ３およびＭ５はそれぞれ、負帰還抵抗と置き換えることが可能である。本明細書に開示された複数の例示的な実施形態の任意のものに対し、デバイスＭ３とＭ５は、複数の金属酸化物半導体（ＭＯＳ）デバイス、抵抗、またはそれらの組み合わせであり得ることを理解されたい。
【００１７】
図４は、本明細書に開示された主題による、基準電流を生成するためのプロセス４００の例示的な実施形態を示す。４０１において、図１のＩＢＩＡＳのような第１の電流が生成される。４０２において、第１の電流に基づいて、第１の電源に対する第１の電圧信号が生成される。例えば、いくつかの例示的な実施形態において、第１の電圧信号は、図１に係る、電源ＨＮＶＮＮに対し生成されるバッファ１１０からの出力における電圧に対応してよい。４０３において、第１の電流に基づいて、第２の電圧が第１の電源に対し生成される。例えば、いくつかの例示的な実施形態において、第２の電圧信号は、図１に係る、電源ＨＮＶＮＮに対し生成されるバッファ１１１からの出力における電圧に対応してよい。４０４において、第１および第２の電圧がそれぞれサンプルおよびホールドされる。４０５において、ホールドされた第１および第２の電圧が、図１のタイル電流１０２のような、複数のリモートに配置されたタイル電流デバイスに対し出力される。本明細書に開示された主題の例示的な一実施形態において、第１の電圧信号および第２の電圧信号は、金属酸化物半導体（ＭＯＳ）デバイスまたは抵抗を含み得る、負帰還抵抗デバイスを使用して生成される。
【００１８】
これらの変形は、上記詳細な説明を考慮して、なし得る。以降の特許請求の範囲において使用される複数の用語は、本明細書および特許請求の範囲で開示される、複数の特定の実施形態に対する範囲を限定するものと解釈されるべきではない。むしろ、本明細書に開示された複数の実施形態の範囲は、以降の特許請求の範囲によって決定されるべきであり、特許請求の範囲は、クレーム解釈に係る複数の確立された理論に従い、解釈されるべきである。
【図１】
2016519386.tif 000003
【図２】
2016519386.tif 000004
【図３】
2016519386.tif 000005
【図４】
2016519386.tif 000006
【国際調査報告】
2016519386.tif 000007
2016519386.tif 000008