(57)【要約】  半導体基板は、基板の上に配置されたシード層と、シード層の上に配置されたバッファ層と、バッファ層の上に配置された多数の窒化物半導体層と、多数の窒化物半導体層の間に少なくとも一つの応力制御層を含む。バッファ層は多数のステップ領域と一つ又は２つ以上の異形領域を含む。多数のステップ領域は互いに同じ窒化物半導体物質を含む。異形領域はステップ領域と互いに異なる窒化物半導体物質を含む。【選択図】図１
2016506085.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に配置されたシード層と、
前記シード層の上に配置されたバッファ層と、
前記バッファ層の上に配置された多数の第１窒化物半導体層と、を含み、
前記多数の第１窒化物半導体層の間に少なくとも一つの応力制御層を含む半導体基板。
【請求項２】
前記応力制御層は、
ＡｌＮ層と、
前記ＡｌＮ層の上及び下のうち少なくとも一つに配置されたＡｌＧａＮ層と、を含む請求項１に記載の半導体基板。
【請求項３】
前記応力制御層のＡｌＮ層でのＡｌ濃度は前記ＡｌＧａＮ層でのＡｌ濃度より大きい請求項２に記載の半導体基板。
【請求項４】
前記バッファ層は多数のステップ領域を含み、
前記ステップ領域はＡｌｘＧａ（１−ｘ）Ｎを含み、
前記ステップ領域それぞれのｘは互いに異なる請求項１に記載の半導体基板。
【請求項５】
前記バッファ層は前記多数のステップ領域の間に配置される一つ又は２つ以上の異形領域を更に含む半導体基板。
【請求項６】
前記多数のステップ領域は互いに同じ窒化物半導体物質を含み、
前記異形領域は前記ステップ領域と互いに異なる窒化物半導体物質を含む請求項５に記載の半導体基板。
【請求項７】
前記１つの異形領域は前記第１窒化物半導体層に隣接した第２ステップ領域の間に配置される請求項５に記載の半導体基板。
【請求項８】
前記異形領域はＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎを含む請求項５に記載の半導体基板。
【請求項９】
前記多数のステップ領域は前記シード層と接する第１ステップ領域、第１ステップ領域と隣接する第２ステップ領域及び前記第１及び第２ステップ領域を除く残りのステップ領域を含む請求項４に記載の半導体基板。
【請求項１０】
前記シード層と前記多数のステップ領域はＡｌを含み、
前記シード層と前記第１ステップ領域の間のＡｌ含量の差は３０％乃至６０％である請求項９に記載の半導体基板。
【請求項１１】
前記ステップ領域は１０個以下である請求項４に記載の半導体基板。
【請求項１２】
前記多数の第１窒化物半導体層のうち最下層と前記バッファ層の間に配置された結晶性制御層を更に含む請求項１に記載の半導体基板。
【請求項１３】
前記結晶性制御層は多数のマスクパターンを含むマスク層を含む請求項１２に記載の半導体基板。
【請求項１４】
前記結晶性制御層は、
前記バッファ層の上に配置された多数のマスク層と、
前記マスク層の上に配置された多数の第２窒化物半導体層と、を含み、
前記マスク層と前記第２窒化物半導体層は交互に配置される請求項１２に記載の半導体基板。
【請求項１５】
前記マスク層は互いに離隔された多数のマスクパターンを含む請求項１４に記載の半導体基板。
【請求項１６】
前記多数の第２窒化物半導体層それぞれの厚さは前記多数のマスク層それぞれの厚さより大きい請求項１４に記載の半導体基板。
【請求項１７】
前記多数の第１窒化物半導体層のうち最上層は導電型半導体層である請求項１に記載の半導体基板。
【請求項１８】
前記導電型半導体層の厚さは２．０μｍ以上である請求項１７に記載の半導体基板。
【請求項１９】
前記シード層はＡｌｘ１Ｇａ（１−ｘ１）Ｎであり、ｘは０．７乃至１である請求項１に記載の半導体基板。
【請求項２０】
基板と、
前記基板の上に配置されたシード層と、
前記シード層の上に配置されたバッファ層と、
前記バッファ層の上に配置された結晶性制御層と、
前記結晶性制御層の上に配置された多数の第１窒化物半導体層と、
前記多数の第１窒化物半導体層の間に少なくとも一つの応力制御層と、を含み、
前記結晶性制御層は一つ又は２つ以上のマスク層を含み、
前記バッファ層は多数のステップ領域と一つ又は２つ以上の異形領域を含み、
前記多数のステップ領域は前記シード層と隣接する第１ステップ領域及び第２ステップ領域を含み、
前記シード層と多数のステップ領域はＡｌを含み、
前記シード層と前記第１ステップ領域との間のＡｌ含量の差は３０％乃至６０％である半導体基板。
【請求項２１】
前記結晶性制御層は前記２つ以上のマスク層の上に配置された多数の第２窒化物半導体層を更に含む請求項２０に記載の半導体基板。
【請求項２２】
前記マスク層と前記第２窒化物半導体層を一対にする際、前記結晶性制御層は２対乃至１０対で形成され、
前記結晶性制御層の厚さは３００ｎｍである請求項２０に記載の半導体基板。
【請求項２３】
前記第１ステップ領域のＡｌ含量は前記シード層のＡｌ含量より小さい請求項２０に記載の半導体基板。
【請求項２４】
前記第２ステップ領域のＡｌ含量は前記第１ステップ領域のＡｌ含量より２０％乃至４０％小さい請求項２０に記載の半導体基板。
【請求項２５】
前記ステップ領域それぞれのＡｌ含量は互いに異なり、
前記異形領域のＡｌ含量は０である請求項２０に記載の半導体基板。
【請求項２６】
前記多数の第１窒化物半導体層のうち最上層は導電型半導体層であり、
前記導電型半導体層の厚さは２．０μｍ以上である請求項２０に記載の半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
実施例は、半導体基板に関するものである。
【背景技術】
【０００２】
化合物半導体材質を利用した多様な電子素子が開発されている。
【０００３】
電子素子としては太陽電池、光検出器又は発光素子が使用される。
【０００４】
このような電子素子は半導体基板をもとに製造される。半導体基板は成長基板とその上に成長させられる化合物半導体層を含む。
【０００５】
このような半導体基板において、成長基板と化合物半導体層の間に格子定数、熱膨張係数又は応力（ｓｔｒａｉｎ）の差によって多様な欠陥が発生する。
【０００６】
従来の半導体基板は成長基板と化合物半導体層間の格子定数の差のため転移（ｄｉｓｌｏｃａｔｉｏｎ）が発生し結晶性が悪化する問題がある。
【０００７】
また、成長基板と化合物半導体層間の格子定数の差及び熱膨張係数の差は応力を引き起こす。即ち、化合物半導体の成長の際の収縮型応力（ｃｏｍｐｒｅｓｓｉｎｖｅ  ｓｔｒａｉｎ）と成長後常温に冷却する際の引張型応力（ｔｅｎｓｉｌｅ  ｓｔｒａｉｎ）の均衡が合わなくなり、結局化合物半導体層にクラック（ｃｒａｃｋｓ）が発生するか成長基板が割れてしまう。
【０００８】
このように、従来の半導体基板は化合物半導体層にクラックが発生するため、電子素子として実質的に機能する半導体層を良質で厚く成長させることができない問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
実施例は、転移を制御して結晶性を向上する半導体基板を提供する。
【００１０】
実施例は、応力を制御して電子素子としての実質的な機能をする半導体層の厚さを増大する半導体基板を提供する。
【課題を解決するための手段】
【００１１】
実施例によると、半導体基板は、基板と、前記基板の上に配置されたシード層と、前記シード層の上に配置されたバッファ層と、前記バッファ層の上に配置された多数の窒化物半導体層と、を含み、前記多数の窒化物半導体層の間に少なくとも一つの応力制御層を含む。
【００１２】
実施例によると、半導体基板は、基板と、前記基板の上に配置されたシード層と、前記シード層の上に配置されたバッファ層と、前記バッファ層の上に配置された結晶性制御層と、前記結晶性制御層の上に配置された多数の窒化物半導体層と、前記多数の窒化物半導体層の間に少なくとも一つの応力制御層と、を含み、前記結晶性制御層は一つ又は２つ以上のマスク層を含み、前記バッファ層は多数のステップ領域と一つ又は２つ以上の異形領域を含み、前記多数のステップ領域は前記シード層と隣接する第１ステップ領域及び第２ステップ領域を含み、前記シード層と前記多数のステップ領域はＡｌを含み、前記シード層と前記第１ステップ領域との間のＡｌ含量の差は３０％乃至６０％である。
【発明の効果】
【００１３】
実施例は、互いに異なるＡｌ含量を有する多数のステップ領域を含むバッファ層を具備し、シード層と接するバッファ層の最下領域のステップ領域のＡｌ含量をシード層のＡｌ含量より少なくとも３０％小さく与えることで、収縮型応力を極大化してクラックのない厚い導電型半導体層を成長させることができる。
【００１４】
実施例は、バッファ層の多数のステップ領域の間に異形領域を形成することで、異形領域の上の半導体層の上面を平面にして結晶性を向上することができる。
【００１５】
実施例は、異形領域がバッファ層から発生する転移を遮断し、それによって異形領域の上に形成される窒化物半導体層の転移の発生を最小化することで結晶性が向上される。
【００１６】
実施例は、異形領域がバッファ層のステップ領域の間に配置されることで、異形領域とステップ領域によって応力が制御されるためバッファ層の上に形成される窒化物半導体層からクラックが発生しないだけでなく成長基板が割れなくなる。
【００１７】
実施例は、バッファ層の転移をマスク層のマスクパターンで１次的に遮断し、マスクパターンの間に垂直方向に進行させられた転移を水平方向に誘導してそれ以上垂直方向に進行させないようにする。それによって、マスク層の上に形成される窒化物半導体には転移が殆ど発生しなくなるため、転移による結晶性の低下を防止することができる。
【００１８】
実施例は、多数のマスク層と多数の窒化物半導体層を含む結晶性制御層を形成することで、収縮型応力を増加して後工程による冷却の際に発生する引張型応力を相殺するため、結晶性制御層の上に形成される窒化物半導体層にクラックが発生しないだけでなく成長基板も割れなくなる。
【図面の簡単な説明】
【００１９】
【図１】第１実施例による半導体基板を示す断面図である。
【図２】図１のバッファ層のＡｌ含量を示す図である。
【図３】シード層と第１ステップ領域との間のＡｌ含量の差による応力状態を示すグラフである。
【図４】第２ステップ領域と第３ステップ領域との間のＡｌ含量の差による応力状態を示すグラフである。
【図５】ステップ領域の個数による応力状態を示す図である。
【図６】ステップ領域の個数による半導体基板の表面状態を示す図である。
【図７】ステップ領域の厚さによる応力状態を示す図である。
【図８】ステップ領域の厚さによる半導体基板の表面状態を示す図である。
【図９】第２実施例による半導体基板を示す図である。
【図１０】図９のバッファ層のＡｌ含量を示す図である。
【図１１】図９の半導体基板を示すＴＥＭ写真である。
【図１２】第３実施例による半導体基板を示す断面図である。
【図１３】図１２のバッファ層のＡｌ含量を示す図である。
【図１４】第４実施例による半導体基板を示す断面図である。
【図１５】図１４のマスク層を拡大した断面図である。
【図１６】図１４の半導体基板を示す写真である。
【図１７】図１４の半導体基板の結晶性を示す図である。
【図１８】図１４の半導体基板の欠陥密度を示す図である。
【図１９】第５実施例による半導体基板を示す断面図である。
【図２０】図１９の結晶性制御層を拡大した図である。
【図２１】比較例、第４実施例及び第５実施例における結晶性を示すグラフである。
【発明を実施するための形態】
【００２０】
発明による実施例の説明において、各構成要素の「上」又は「下」に形成されると記載される場合、上又は下は２つの構成要素が互いに直接接触されるか一つ以上の他の構成要素が２つの構成要素の間に配置されて形成されることを全て含む。また、「上又は下」と表現される場合、一つの構成要素を基準に上の方向だけでなく下の方向の意味も含む。
【００２１】
図１は、第１実施例による半導体基板を示す断面図である。
【００２２】
図１を参照すると、第１実施例による半導体基板は成長基板１、シード層３、バッファ層２０、第１窒化物半導体層３０、応力制御層４０及び第２窒化物半導体層５０を含む。
【００２３】
前記応力制御層４０は少なくとも一つ形成されるが、それに限定されるものではない。
【００２４】
第１実施例による半導体基板は電子素子、即ち太陽電池、光検出器又は発光素子を製造するためのベース基板としての役割をするが、それに限定されるものではない。
【００２５】
前記シード層３、前記バッファ層２０、前記第１窒化物半導体層３０、前記応力制御層４０及び第２窒化物半導体層５０はＩＩ−ＶＩ族及び／又はＩＩＩ−Ｖ族の化合層半導体材質で形成されるが、それに限定されるものではない。
【００２６】
前記成長基板１はサファイア（Ａｌ２Ｏ３）、ＳｉＣ，Ｓｉ，ＧａＡｓ，ＧａＮ，ＺｎＯ，ＧａＰ，ＩｎＰ及びＧｅで形成される群から選択された少なくとも一つで形成される。好ましくは前記成長基板１はＳｉを含むが、それに限定されるものではない。
【００２７】
前記シード層３は前記成長基板１の上に形成されるエピ層、即ちバッファ層２０、第１窒化物半導体層３０、応力制御層４０及び第２窒化物半導体層５０を容易に形成するためのシート（ｓｅｅｄ）としての役割をする。
【００２８】
前記シード層３はＡｌｘ１Ｇａ（１−ｘ１）Ｎであるが、それに限定されるものではない。Ｘ１は０．７乃至１であるが、それに限定されるものではない。
【００２９】
前記シード層３は高温、例えば１０５０℃乃至１１００℃で成長させられるが、それに限定されるものではない。即ち、シード層３は低温、例えば９００℃で成長させられてもよい。前記シード層３が低温で成長させられるとシード層３の膜質が非晶質に近くなって前記成長基板１の結晶構造によって受ける影響が少なくなる。よって、前記成長基板１と前記シード層３との間の格子不整合（ｌａｔｔｉｃｅ  ｍｉｓｍａｔｃｈ）による結晶欠陥の発生が少なくなる。
【００３０】
前記成長基板１と前記エピ層との間には格子定数による転移又は格子定数と熱膨張係数による応力が発生する。このような応力は直接的または間接的に第２窒化物半導体層５０にクラックが発生するのに寄与する。
【００３１】
このような欠陥を緩和するために、例えばシード層３と第２窒化物半導体層５０との間にバッファ層２０が成長させられる。
【００３２】
前記バッファ層２０によって前記成長基板１と前記第２窒化物半導体層５０との間の格子定数の差を緩和し、第２窒化物半導体層５０に発生する転移を抑制する。
【００３３】
前記バッファ層２０は、例えば１０５０℃乃至１１００℃で成長させられるが、それに限定されるものではない。好ましくは前記バッファ層２０は１０７０℃で成長させられるが、それに限定されるものではない。
【００３４】
前記第１窒化物半導体層３０は前記バッファ層２０の上に成長させられる。前記第１窒化物半導体層３０はＧａＮであるが、それに限定されるものではない。
【００３５】
前記第１窒化物半導体層３０は前記成長基板１との格子定数及び熱膨張係数の差によって前記シード層３から発生する引張型応力を収縮型応力に変換する役割をするが、それに限定されるものではない。
【００３６】
前記第２窒化物半導体層５０が成長させられた後、常温への冷却工程が行われる。このような冷却工程によって第１実施例による半導体基板は引張型応力を受ける。よって、前記成長基板１の上にエピ層を成長させる際に予め収縮型応力を増加させておくと収縮型応力が常温への冷却工程から発生する引張型応力を相殺して究極的に応力の平衡状態を維持し、前記第２窒化物半導体層５０からクラックが発生しないだけでなく前記成長基板１が割れなくなる。
【００３７】
前記第１窒化物半導体層３０はドーパントを含まないアンドープト（ｕｎｄｏｐｅｄ）半導体層であるが、それに限定されるものではない。即ち、前記第１窒化物半導体層３０はドーパントを含む第２窒化物半導体層５０であってもよい。
【００３８】
前記応力制御層４０は前記第１窒化物半導体層３０の上に成長させられるが、それに限定されるものではない。前記応力制御層４０は後に常温への冷却の際に応力の平衡状態を維持するために前記第１窒化物半導体層３０によって引き起こされた収縮型応力を更に増加する役割をする。
【００３９】
前記応力制御層４０は低温、例えば８５０℃乃至９５０℃に成長させられるが、それに限定されるものではない。即ち、応力制御層４０は高温、例えば１０５０℃乃至１１００℃で成長させられてもよい。
【００４０】
前記応力制御層４０はＡｌＮであるが、それに限定されるものではない。
【００４１】
ＡｌＮを含む応力制御層４０の格子定数はＧａＮを含む第１窒化物半導体層３０の格子定数より小さいため、収縮型応力が更に大きくなる。
【００４２】
前記応力制御層４０はＡｌＧａＮ／ＡｌＮ／ＡｌＧａＮの多層構造を有するが、それに限定されるものではない。このような場合、ＡｌＮ層のＡｌ濃度はＡｌＧａＮ層のＡｌ濃度より大きく、ＡｌＧａＮのＡｌ含量は線形的に又は階段式に変化させられるが、それに限定されるものではない。
【００４３】
前記応力制御層４０はＡｌＧａＮ／ＡｌＮ／ＡｌＧａＮを含む１周期が繰り返される多層構造を有するが、それに限定されるものではない。
【００４４】
前記応力制御層４０はＡｌＧａＮとＡｌＮが交互に形成された多層構造を有するが、それに限定されるものではない。
【００４５】
前記第２窒化物半導体層５０は前記応力制御層４０の上に成長させられ、ｎ型ドーパントを含むが、それに限定されるものではない。
【００４６】
即ち、前記第２窒化物半導体層５０はｐ型ドーパントを含んでもよい。前記ｎ型ドーパントとしてはＳｉ，Ｇｅ，Ｓｎなどが使用されるが、それに限定されるものではない。前記ｐ型ドーパントとしてはＭｇ，Ｚｎ，Ｃａ，Ｓｒ，Ｂａなどが使用されるが、それに限定されるものではない。
【００４７】
前記第２窒化物半導体層５０はドーパントを含まない非導電型（ｕｎｄｏｐｅｄ又はｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ）半導体層である。このような場合、電子素子の機能を有するようにするために前記第２窒化物半導体層５０の上に多数の導電型半導体層や多数の非導電型半導体層が形成されるが、それに限定されるものではない。
【００４８】
前記第２窒化物半導体層５０は太陽電池、光検出器又は発光素子を具現するための実質的な機能を担当する。
【００４９】
例えば、前記第２窒化物半導体層５０の上に他の導電型半導体層が成長させられて光検出器や太陽電池の機能が具現されてもよいが、それに限定されるものではない。
【００５０】
例えば、前記第２窒化物半導体層５０の上に活性層が成長させられ、前記活性層の上に他の導電型半導体層が成長させられて発光素子の機能が具現されてもよいが、それに限定されるものではない。
【００５１】
前記第２窒化物半導体層５０と前記他の導電型半導体層は互いに逆のタイプのドーパントを含む。例えば、前記第２窒化物半導体層５０がｎ型ドーパントを含めば前記他の導電型半導体層はｐ型ドーパントを含むが、それに限定されるものではない。
【００５２】
第１実施例による半導体基板によると、収縮型応力を最大増加してクラックがなく厚さが厚い第２窒化物半導体層５０を成長させる。
【００５３】
そのために、前記バッファ層２０はＡｌ含量が互いに異なる多数のステップ領域５，７，９，１１，１３，１５，１７を含む。
【００５４】
例えば、図１に示したように前記バッファ層２０は第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７を含むが、それに限定されるものではない。
【００５５】
前記シード層３の上面に接する前記バッファ層２０の最下領域が第１ステップ５であり、前記第１窒化物半導体層３０の背面に接する前記バッファ層２０の最上領域が第７ステップ領域１７である。
【００５６】
前記第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７は互いに同じ窒化物半導体物質を含む。例えば、前記第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７はＡｌｘＧａ（１−ｘ）Ｎを含む。この際、ｘは第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７で互いに異なる。
【００５７】
よって、前記第１ステップ領域５はＡｌｘ２Ｇａ（１−ｘ２）Ｎを含み、前記第２ステップ領域７はＡｌｘ３Ｇａ（１−ｘ３）Ｎを含み、前記第３ステップ領域９はＡｌｘ４Ｇａ（１−ｘ４）Ｎを含み、前記第４ステップ領域１１はＡｌｘ５Ｇａ（１−ｘ５）Ｎを含む。また、前記第５ステップ領域１３はＡｌｘ６Ｇａ（１−ｘ６）Ｎを含み、前記第６ステップ領域１５はＡｌｘ７Ｇａ（１−ｘ７）Ｎを含み、前記第７ステップ領域１７はＡｌｘ８Ｇａ（１−ｘ８）Ｎを含む。
【００５８】
前記第１ステップ領域５のｘ２は前記シード層３のｘ１より０．３乃至０．６だけ小さいが、それに限定されるものではない。
【００５９】
もしｘ１が１であれば、即ち前記シード層３がＡｌＮを含めば、前記第１ステップ領域５のｘ２は０．４乃至０．７である。
【００６０】
それに関する実験データは表１のようになる。
【表１】
2016506085.tif 000003
【００６１】
比較例１ではシード層と第１ステップ領域との間のＡｌ含量の差が０．１で、実施例１ではシード層３と第１ステップ領域５との間のＡｌ含量の差（ｘ２−ｘ１）が０．３で、実施例２ではシード層３と第１ステップ領域５との間のＡｌ含量の差（ｘ２−ｘ１）が０．５である。
【００６２】
表１と図３を参照すると、比較例１では収縮型応力が７８．８である。それに対し、実施例１では収縮型応力が９２．８で、実施例２では収縮型応力が９７．５である。
【００６３】
このことから、シード層３と第１ステップ領域５との間のＡｌ含量の差は０．３乃至０．６で最大の収縮型応力を有することが分かる。
【００６４】
また、前記第２ステップ領域７のｘ３は前記第１ステップ領域５のｘ２より０．２乃至０．４だけ小さいが、それに限定されるものではない。
【００６５】
それに関する実験データは表２のようになり、応力は図４に示されている。
【表２】
2016506085.tif 000004
【００６６】
比較例２では第１ステップ領域と第２ステップ領域の間のＡｌ含量の差（ｘ３−ｘ２）が０．０７５で、実施例３では第１ステップ領域５と第２ステップ領域７との間のＡｌ含量の差（ｘ３−ｘ２）が０．２７５である。
【００６７】
表２及び図４を参照すると、比較例２では収縮型応力が６４であるのに対し、実施例３では収縮型応力が８１．８である。
【００６８】
このことから、第１ステップ領域５と第２ステップ領域７との間のＡｌ含量の差（ｘ３−ｘ２）は０．２乃至０．４で収縮型応力が増大することが分かる。
【００６９】
第３乃至第７ステップ領域９，１１，１３，１５，１７のＡｌ含量は線形的に又は非線形的に小さくなるが、それに限定されるものではない。
【００７０】
例えば、第３乃至第７ステップ領域９，１１，１３，１５，１７のＡｌ含量はそれぞれ０．５，０．４，０．３，０．３及び０．１で、隣接するステップ領域の間のＡｌ含量の差ΔＶ３，ΔＶ４，ΔＶ５，ΔＶ６，ΔＶ７が０．１で均一である。
【００７１】
例えば、第３乃至第７ステップ領域９，１１，１３，１５，１７のＡｌ含量はそれぞれ０．５，０．３，０．２，０．１及び０．０５で、隣接するステップ領域の間のＡｌ含量の差ΔＶ３，ΔＶ４，ΔＶ５，ΔＶ６，ΔＶ７が一定ではない。第３及び第４ステップ領域９，１１の間のＡｌ含量の差ΔＶ４は０．２であるのに対し、第４及び第５ステップ領域１１，１３の間のＡｌ含量の差ΔＶ５は０．１である。
【００７２】
第１実施例による半導体基板は互いに異なるＡｌ含量を有する多数のステップ領域５，７，９，１１，１３，１５，１７を含むバッファ層２０を具備し、シード層３と接するバッファ層２０の最下領域のステップ領域５のＡｌ含量をシード層３のＡｌ含量より少なくとも３０％小さく与えることで、収縮型応力を極大化してクラックのない厚い第２窒化物半導体層５０を成長させることができる。
【００７３】
前記バッファ層２０に含まれたステップ領域５，７，９，１１，１３，１５，１７の個数は５乃至１０個であるが、それに限定されるものではない。
【００７４】
図５において、比較例３はステップ領域の個数が３つである場合であり、比較例４はステップ領域の個数が５つである場合であって、実施例４はステップ領域５，７，９，１１，１３，１５，１７の個数が７つである場合である。
【００７５】
図５に示したように、比較例３よりは比較例４の収縮型応力がより大きく、比較例４よりは実施例４の収縮型応力がより大きいことが分かる。
【００７６】
図６ａは図５の比較例３における半導体基板の状態、即ち導電型半導体層の状態を示す図であり、図６ｂは図５の比較例４における導電型半導体層の表面状態を示す図であり、図６ｃは図５の比較例４における導電型半導体層の状態を示す図である。
【００７７】
図６ａに示したように、ステップ領域の個数が３つである場合（比較例３）にはクラックが著しかった。
【００７８】
図６ｂに示したように、ステップ領域の個数が５つである場合（比較例４）にはクラックが減少していた。
【００７９】
図６ｃに示したように、ステップ領域５，７，９，１１，１３，１５，１７の個数が７つである場合（実施例４）にはクラックが殆ど発生しなかった。
【００８０】
よって、ステップ領域５，７，９，１１，１３，１５，１７の個数が増加するほど収縮型応力が増加し、このような収縮型応力の増加によって半導体基板の第２窒化物半導体層５０にクラックが減少するか発生しないことが分かる。
【００８１】
このことから、前記バッファ層２０のステップの個数が５乃至１０個である際にクラックが殆どないことが分かる。ステップ領域の個数が１０個以上であればクラックは除去されるのに対し、バッファ層２０の厚さが増加する問題点がある。
【００８２】
前記バッファ層２０に含まれたステップ領域５，７，９，１１，１３，１５，１７の各厚さは互いに異なるか同じであってもよいが、それに限定されるものではない。
【００８３】
前記バッファ層２０に含まれたステップ領域５，７，９，１１，１３，１５，１７の各厚さは１００ｎｍ乃至１５０ｎｍであってもよいが、それに限定されるものではない。好ましくは前記バッファ層２０に含まれたステップ領域５，７，９，１１，１３，１５，１７の各厚さは１３０ｎｍであるが、それに限定されるものではない。
【００８４】
図７において、比較例５は各ステップ領域の厚さが９１ｎｍである場合であり、比較例６は各ステップ領域の厚さが１４９．５ｎｍである場合である。実施例５は各ステップ領域５，７，９，１１，１３，１５，１７の厚さが１３０ｎｍである場合である。
【００８５】
図８ａは図７の比較例５における導電型半導体層の状態を示す図であり、図８ｂは第５実施例における導電型半導体層の状態を示す図である。
【００８６】
実施例５より各ステップ領域の厚さが小さければ（比較例５）、図８ａに示したように導電型半導体層にクラックが多く発生していた。
【００８７】
図８ｂに示したように、実施例５の第２窒化物半導体層５０ではクラックが殆ど発生しなかった。
【００８８】
図示されていないが、実施例５より各ステップ領域の厚さが大きくなれば（比較例６）、第１実施例による半導体基板の成長基板が割れてしまった。これは図７の比較例６において、収縮型応力が過度に大きくなったことから常温への冷却工程の際に平衡状態（応力＝０）になるために収縮型応力が引張応力を次第に多く受けながらある瞬間、即ち平衡状態になる前に成長基板が応力に耐えずに割れたことが分かる。
【００８９】
よって、バッファ層２０の各ステップ領域５，７，９，１１，１３，１５，１７の厚さは１００ｎｍ乃至１５０ｎｍである。
【００９０】
図９は、第２実施例による半導体基板を示す断面図である。
【００９１】
第２実施例は多数のステップ領域５，７，９，１１，１３，１５，１７と一つの異形領域６２を含むバッファ層２０を除いては第１実施例と実質的に類似している。よって、第２実施例で第１実施例と同じ形状や機能を有する構成要素については同じ図面符号を付与し詳細な説明を省略する。
【００９２】
図９を参照すると、第２実施例による半導体基板は成長基板１、シード層３、バッファ層２０、第１窒化物半導体層３０、応力制御層４０及び第２窒化物半導体層５０を含む。
【００９３】
前記バッファ層２０は第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７と異形領域６２を含む。前記異形領域６２は前記第１及び第２ステップ領域５，７の間、前記第２及び第３ステップ領域７，９の間、前記第３及び第４ステップ領域９，１１の間、前記第４及び第５ステップ領域１１，１３の間、前記第５及び第６ステップ領域１３，１５の間、前記第６及び第７ステップ領域１５，１７の間のうち一つに形成されるが、それに限定されるものではない。
【００９４】
図４では前記異形領域６２が前記第６及び第７ステップ領域１５，１７の間に配置されているが、第２実施例はそれに限定されるものではない。
【００９５】
前記異形領域６２は前記第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７と互いに異なる窒化物半導体物質を含む。
【００９６】
例えば、前記第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７はＡｌｘＧａ（１−ｘ）Ｎを含む。この際、ｘは第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７で互いに異なる。
【００９７】
前記第１ステップ領域５のＡｌ含量（ｘ２）は前記シード層３のＡｌ含量（ｘ２）より０．３乃至０．６だけ小さいが、それに限定されるものではない。
【００９８】
前記異形領域５２はＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎを含む。ここで、ｘは０であり（ｘ＝０）、ｙは０であるか０より大きくて１であるか１より小さくてもよいが（０≦ｙ≦１）、これに限定されるものではない。
【００９９】
例えば、前記異形領域６２はＩｎＮ，ＩｎＧａＮ及びＧａＮのうち一つであってもよいが、それに限定されるものではない。
【０１００】
前記異形領域６２はドーパントを含まない非導電型半導体層であるが、それに限定されるものではない。
【０１０１】
図１０に示したように、前記第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７のＡｌ含量（ｘ２乃至ｘ８）は互いに異なる。それに対し、前記異形領域６２のＡｌ含量（ｘ）は０になる。
【０１０２】
図１１ａと図１１ｂは互いに異なる装備のＳＥＭ写真である。図１１ａは転移の有無を示す図であり、図１１ｂは表面粗さを示す図である。
【０１０３】
図１１ａに示したように異形領域６２の下ではかなり多い転移が発生するが、異形領域６２の上では転移が殆ど発生しないことが分かる。
【０１０４】
図１１ｂに示したように、異形領域６２の下では表面粗さが大きく発生しているが、異形領域６２の上では表面粗さが非常に小さくなり、これは第７ステップ領域１７の表面を平面にする。よって、前記第７ステップ領域１７の上の第１及び第２窒化物３０，５０それぞれの上面も平面になる。よって、前記第１及び第２窒化物半導体層３０，５０の結晶性が向上する。
【０１０５】
前記バッファ層２０の多数のステップ領域５，７，９，１１，１３，１５，１７の間のうち一つの間に異形領域６２を形成することで、前記異形領域６２の上に形成される第７ステップ領域１７の表面が殆ど平面（ｆｌａｔ  ｓｕｒｆａｃｅ）形状を有する。即ち、前記異形領域６２が前記異形領域６２の下に形成された第１乃至第６ステップ領域５，７，９，１１，１３，１５に起因して発生した表面粗さ（ｓｕｒｆａｃｅ  ｒｏｕｇｈｎｅｓｓ）を緩和することで、前記異形領域６２の上に形成された第７ステップ領域１７の表面は実質的に平面になる。
【０１０６】
通常ある層の表面粗さが大きくなるとこのような表面粗さのためピット（ｐｉｔ）のような欠陥が発生するが、このような欠陥は電子素子の電気的及び光学的特性を低下する要因となっている。
【０１０７】
第２実施例はバッファ層２０の多数のステップ領域５，７，９，１１，１３，１５，１７の間のうちいずれか一つのステップ領域の間に異形領域６２を形成することで、異形領域６２の上の半導体層の上面を平面にすることで結晶性を向上する。
【０１０８】
また、前記異形領域６２が前記シード層３から前記第１乃至第６ステップ領域５，７，９，１１，１３，１５を介して進行させられる転移を遮断し、それによって前記異形領域６２の上に形成される窒化物半導体層３０，６０に転移の発生を最小化することで結晶性が向上される。
【０１０９】
また、前記異形領域６２が例えば第６及び第７ステップ領域１５，１７の間に配置されることで前記異形領域６２と前記ステップ領域５，７，９，１１，１３，１５，１７によって応力が制御されるため、前記第２窒化物半導体層５０からクラックが発生しないだけでなく前記成長基板１が割れなくなる。
【０１１０】
図１２は、第３実施例による半導体基板を示す断面図である。
【０１１１】
第３実施例は第２実施例の変形であって、多数の異形領域６２ａ，６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆが第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７の間に配置されている。以下では簡略に説明するが、以下で説明されていない内容は第１及び第２実施例から容易に理解されるはずである。
【０１１２】
図１２を参照すると、第３実施例による半導体基板は成長基板１、シード層３、バッファ層２０、第１窒化物半導体層３０、応力制御層５０及び第２窒化物半導体層５０を含む。
【０１１３】
前記バッファ層２０は第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７と第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７の間に形成された第１乃至第６異形領域６２ａ，６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆを含む。
【０１１４】
例えば、前記第１異形領域６２ａは前記第１及び第２ステップ領域５，７の間に形成され、前記第２異形領域６２ｂは前記第２及び第３ステップ領域７，９の間に形成される。前記第３異形領域６２ｃは前記第３及び第４ステップ領域９，１１の間に形成され、前記第４異形領域６２ｄは前記第４及び第５ステップ領域１１，１３の間に形成される。前記第５異形領域６２ｅは前記第５及び第６ステップ領域１３，１５の間に形成され、前記第６異形領域６２ｆは前記第６及び第７ステップ領域１５，１７の間に形成される。
【０１１５】
例えば、前記第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７の全ての間に異形領域６２ａ，６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆが形成されなくてもよい。例えば、前記第１及び第２ステップ領域５，７の間に異形領域６２ａが形成されず、第２乃至第７ステップ領域７，９，１１，１３，１５，１７の間には全て異形領域６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆが形成されてもよいが、それに限定されるものではない。
【０１１６】
例えば、前記第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７はＡｌｘＧａ（１−ｘ）Ｎを含む。この際、ｘは第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７で互いに異なる。
【０１１７】
例えば、前記第１乃至第６異形領域６２ａ，６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆはＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎを含む。ここで、ｘは０であり（ｘ＝０）、ｙは０であるか１であるか０より大きくて１より小さくてもよいが（０≦ｙ≦１）、これに限定されるものではない。前記第１乃至第６異形領域６２ａ，６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆはＩｎの含量（ｙ）が互いに異なるか同じであってもよいが、それに限定されるものではない。
【０１１８】
図１３に示したように、前記第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７のＡｌ含量（ｘ２乃至ｘ８）は減少され、前記第１乃至第６異形領域６２ａ，６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆのＡｌ含量（ｘ）は０になる。
【０１１９】
第３実施例のように、第１乃至第７ステップの間に第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７と互いに異なる窒化物半導体物質を含む第１乃至第６異形領域６２ａ，６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆを形成することで、結晶性が向上されてクラックのような欠陥が発生しなくなる。
【０１２０】
図１４は、第４実施例による半導体基板を示す断面図である。
【０１２１】
第４実施例はバッファ層２０と第１窒化物半導体層３０の間に形成されたマスク層７０を除いては第１実施例と実質的に類似している。よって、第２実施例で第１実施例にと同じ形状や機能を有する構成要素については同じ図面符号を付与し詳細な説明を省略する。
【０１２２】
以下では説明されていないが、前記マスク層７０は第２及び第３実施例にも同じく適用される。
【０１２３】
図１４を参照すると、第４実施例による半導体基板は成長基板１、シード層３、バッファ層２０、マスク層７０、第１窒化物半導体層３０、応力制御層４０及び第２窒化物半導体層５０を含む。
【０１２４】
前記マスク層７０は前記バッファ層２０、詳しくは前記第７ステップ領域１７の上に形成される。例えば、前記マスク層７０は前記第７ステップ領域１７の上面と接してもよい。前記マスク層７０は第１窒化物半導体層の中に挿入されて形成されてもよい。
【０１２５】
前記マスク層７０はシリコン窒化物（ＳｉＮｘ）やホウ素窒化物（ＢＮ）であってもよいが、それに限定されるものではない。
【０１２６】
例えば、Ｓｉ２Ｈ６ガスとＮＨ３ガスを混合して前記バッファ層２０の上に噴射して前記バッファ層２０の上にシリコン窒化物（ＳｉＮｘ）を含むマスク層７０を形成してもよいが、それに限定されるものではない。
【０１２７】
図１５に示したように、前記マスク層７０は多数のマスクパターン７１を含む。前記マスクパターン７１は側方向から見ると三角形、矩形、多角形などのような多様な形状を有するが、それに限定されるものではない。また、前記マスクパターン７１は上部方向から見ると三角形、四角形、六角形、円形、楕円形などのような多様な形状を有するが、それに限定されるものではない。
【０１２８】
前記マスクパターン７１はランダムに形成されるが、それに限定されるものではない。
【０１２９】
前記マスクパターン７１は前記バッファ層２０、詳しくは前記第７ステップ領域１７の上面から上部方向に突出された突起を有する。
【０１３０】
このように形成された多数のマスクパターン７１によって前記バッファ層２０に発生した転移が遮断されるため、前記マスクパターン７１によって遮断された転移はそれ以上第１窒化物半導体層３０に進行させられなくなる。よって、前記第１窒化物半導体層３０の転移の個数を画期的に減少して欠陥密度を下げることができる。
【０１３１】
前記マスクパターン７１の間に前記バッファ層２０の第７ステップ領域１７が露出される。
【０１３２】
前記第１窒化物半導体層３０は前記マスク層７０の上に形成される。
【０１３３】
詳しくは、前記第１窒化物半導体層３０は前記バッファ層２０の第７ステップ領域１７と前記マスク層７０のマスクパターン７１の上に形成される。
【０１３４】
例えば、前記第１窒化物半導体層３０は前記バッファ層２０の第７ステップ領域１７の上面に部分的に接し、前記マスク層７０のマスクパターン７１の上面又は傾斜面に接するが、それに限定されるものではない。
【０１３５】
前記第１窒化物半導体層３０は前記マスクパターン７１の傾斜面又は側面から水平方向と垂直方向に３次元に成長させられる。隣接したマスクパターン７１から垂直方向又は水平方向に成長させられた第１窒化物半導体層３０はマージ（ｍｅｒｇｅ）されてから水平方向に２次元に成長させられる。また、前記マスクパターン７１の上では水平方向に成長させられる。
【０１３６】
このように、前記第１窒化物半導体層３０が３次元に成長させられてから２次元に成長させられることで、前記マスクパターン７１によって遮断されずに前記マスクパターン７１の間に進行させられた転移が前記バッファ層２０の第７ステップ領域１７の上面に対して垂直な垂直方向よりは水平方向に進行させられる。
【０１３７】
言い換えると、前記マスクパターン７１の間に進行させられた転移が、前記第１窒化物半導体層３０が３次元に成長させられる際に垂直方向に進行させられてから、前記第１窒化物半導体層３０が２次元に成長させられる際に水平後方に進行させられる。
【０１３８】
図１６に示したように、マスク層７０の上に形成された第１及び第２窒化物半導体層３０，５０に転移が殆ど見えないことが分かる。よって、第２窒化物半導体層５０の結晶性が向上されて電子素子の光学的及び電子的特性が向上される。
【０１３９】
前記第２窒化物半導体層５０は優秀な膜質を有し欠陥が殆どない状態で少なくとも３．２μｍ以上成長させられる。
【０１４０】
図１７は、図１４の半導体基板の結晶性を示す図である。図１７ａは半導体基板の全領域に対する結晶性を示す図であり、図１７ｂは半導体基板の全領域に対する結晶性を示すヒストグラムである。
【０１４１】
図１７ａ及び図１７ｂに示したように、半導体基板の全領域で３０５ａｒｃｓｅｃ乃至３３０ａｒｃｓｅｃの結晶性を有することが分かる。
【０１４２】
図１８に示したように、２μｍ×２μｍの面積にわずか４つの転移が発生したことが分かる。これを単位に換算すると、欠陥密度が略１Ｅ８／ｃｍ２で非常に優秀な結晶性を確保することができる。
【０１４３】
よって、第４実施例では前記バッファ層２０の転移をマスク層７０のマスクパターン７１で１次的に遮断し、マスクパターン７１の間に垂直方向に進行させられた転移を水平方向に誘導してそれ以上垂直方向に進行させられないようにする。それによって、前記第１窒化物半導体の上部領域や前記第１窒化物半導体層３０の上に形成された第２窒化物半導体層５０には転移が殆ど発生しなくなり、転移による結晶性の低下を防止することができる。
【０１４４】
図１９は、第５実施例による半導体基板を示す断面図である。
【０１４５】
第５実施例は多数のマスク層７０ａ，７０ｂ，７０ｃと多数の窒化物半導体層７２ａ，７２ｂ，７２ｃを含む結晶性制御層８０を除いては第１実施例と実質的に類似している。よって、第５実施例で第１実施例にと同じ形状や機能を有する構成要素については同じ図面符号を付与し詳細な説明を省略する。以下の説明で抜けた内容は第１実施例や第４実施例から容易に理解されるはずである。
【０１４６】
以下では説明されていないが、前記マスク層７０ａ，７０ｂ，７０ｃは第２及び第３実施例にも同じく適用される。
【０１４７】
図１９を参照すると、第５実施例による半導体基板は成長基板１、シード層３、バッファ層２０、結晶性制御層８０、第１窒化物半導体層３０、応力制御層４０及び第２窒化物半導体層５０を含む。
【０１４８】
前記結晶性制御層８０は多数のマスク層７０ａ，７０ｂ，７０ｃと多数の窒化物半導体層７２ａ，７２ｂ，７２ｃを含む。言い換えると、前記多マスク層７０ａ，７０ｂ，７０ｃと前記窒化物半導体層７２ａ，７２ｂ，７２ｃが交互に積層される。
【０１４９】
例えば、前記バッファ層２０、詳しくは前記第７ステップ領域１７の上に前記マスク層７０ａが形成され、前記第１マスク層７０ａの上に第１窒化物半導体層７２ａが形成され、前記第１窒化物半導体層７２ａの上に第２マスク層７０ｂが形成され、前記第２マスク層７０ｂの上に第２窒化物半導体層７２ｂが形成される。前記第２窒化物半導体層７２ｂの上に第３マスク層７０ｃが形成され、前記第３マスク層７０ｃの上に第３窒化物半導体層７２ｃが形成される。
【０１５０】
前記第１乃至第３窒化物半導体層７２ａ，７２ｂ，７２ｃはＡｌｘＧａ（１−ｘ）Ｎ（０≦ｘ≦１）であるが、それに限定されるものではない。
【０１５１】
図２０に示したように、前記第１乃至第３マスク層７０ａ，７０ｂ，７０ｃそれぞれは多数のマスクパターン７１を含む。
【０１５２】
前記第１窒化物半導体層７２ａは前記第１マスク層７０ａのマスクパターン７１の上面又は傾斜面に接して前記バッファ層２０の第７ステップ領域１７の上面に接するが、それに限定されるものではない。
【０１５３】
前記第２窒化物半導体層７２ｂは前記第２マスク層７０ｂのマスクパターン７１の上面又は傾斜面に接して前記第１窒化物半導体層７２ａの上面に接するが、それに限定されるものではない。
【０１５４】
前記第３窒化物半導体層７２ｃは前記第３マスク層７０ｃのマスクパターン７１の上面又は傾斜面に接して前記第２窒化物半導体層７２ｂの上面に接するが、それに限定されるものではない。
【０１５５】
前記第１乃至第３窒化物半導体層７２ａ，７２ｂ，７２ｃの厚さは略３０ｎｍに成長させられるが、それに限定されるものではない。
【０１５６】
第５実施例はマスク層７０ａと窒化物半導体層７２ａを一対にする際に最大略１０対に形成され、１０対の最大の厚さは略３００ｎｍであるが、それに限定されるものではない。また、第５実施例の結晶性制御層８０は最小２対に形成される。よって、マスク層７０ａと窒化物半導体層７２ａを一対にする際、結晶性制御層８０は２対乃至１０対に形成される。
【０１５７】
前記第１乃至第３窒化物半導体層７２ａ，７２ｂ，７２ｃそれぞれの厚さは前記第１乃至第３マスク層７０ａ，７０ｂ，７０ｃそれぞれの厚さより大きい。よって、前記第１乃至第３窒化物半導体層７２ａ，７２ｂ，７２ｃそれぞれは前記第１乃至第３マスク層７０ａ，７０ｂ，７０ｃのマスクパターン７１を覆うように形成されるが、それに限定されるものではない。
【０１５８】
他の実施例として、前記第１及び第２窒化物半導体層７２ａ，７２ｂそれぞれは前記第１及び第２マスク層７０ａ，７０ｂの厚さより小さく設定される。このような場合、前記第１及び第２マスク層７０ａ，７０ｂそれぞれのマスクパターン７１は前記第１及び第２窒化物半導体層７２ａ，７２ｂそれぞれの上面から上部方向に突出される。よって、前記第２窒化物半導体層７２ｂの上に前記第２マスク層７０ｂの前記突出されたマスクパターン７１だけでなく前記第３マスク層７０ｃのマスクパターン７１が形成される。前記第３窒化物半導体層７２ｃの厚さは前記第３マスク層７０ｃの厚さより大きく設定され、前記第３窒化物半導体層７２ｃは前記第２マスク層７０ｂの前記突出されたマスクパターン７１の上部と前記第３マスク層７０ｃのマスクパターン７１の上部を覆うように形成される。
【０１５９】
また他の実施例として、前記第１乃至第３窒化物半導体層７２ａ，７２ｂ，７２ｃそれぞれの厚さは前記第１乃至第３マスク層７０ａ，７０ｂ，７０ｃの厚さより小さくてもよい。
【０１６０】
前記第１乃至第３窒化物半導体層７２ａ，７２ｂ，７２ｃは前記第１乃至第３マスク層７０ａ，７０ｂ，７０ｃのマスクパターン７１をシードにして成長させられる。
【０１６１】
前記第１乃至第３窒化物半導体層７２ａ，７２ｂ，７２ｃは３次元に成長させられ、次に２次元に成長させられる。
【０１６２】
図２１に示したように、比較例は略５００ａｒｃｓｅｃの結晶性を有し、実施例６は略４５０ａｒｃｓｅｃの結晶性を有し、実施例７は略３８０ａｒｃｓｅｃの結晶性を有することが分かる。
【０１６３】
比較例はいかなるマスク層も形成されていない場合であり、実施例６は一つのマスク層７０が形成された場合であり、実施例７は多数のマスク層７０ａ，７０ｂ，７０ｃが形成された場合である。
【０１６４】
比較例よりは実施例６が結晶性が優秀であり、実施例７より実施例６が結晶性が更に優秀であることが分かる。
【０１６５】
第５実施例は多数のマスク層７０ａ，７０ｂ，７０ｃを形成することで、バッファ層２０から発生した転移が前記バッファ層２０の上の前記第１及び第２窒化物半導体層３０，５０に進行させられることを遮断する確率を増加する。また、第５実施例は第１乃至第３マスク層７０ａ，７０ｂ，７０ｃの上に３次元に、次に２次元に形成された第１乃至第３窒化物半導体層７２ａ，７２ｂ，７２ｃによって垂直方向に進行させられた転移を水平方向に誘導することで、転移が垂直方向に前記第１及び第２窒化物半導体層３０，５０に進行させられることを遮断する確率を最小化する。それによって、第１及び第２窒化物半導体層３０，５０の結晶性が優秀になるため、このような第１及び第２窒化物半導体層３０，５０をもとに製造された電子素子の電気的及び光学的特性を向上することができる。
【０１６６】
また、第５実施例では多数のマスク層７０ａ，７０ｂ，７０ｃと多数の窒化物半導体層７２ａ，７２ｂ，７２ｃを形成することで、収縮型応力を増加して後工程による冷却の際に発生する引張型応力を相殺して第１及び第２窒化物半導体層３０，６０にクラックを発生させないだけでなく成長基板も割れなくする。
【０１６７】
第１乃至第５実施例において、成長基板１の直径は１００ｍｍ以上で厚さは６５０μｍで、バッファ層２０の厚さは略１μｍで、第１窒化物半導体層３０の厚さは１．０μｍ以上で、第２窒化物半導体層５０は２．０μｍ以上であるが、それに限定されるものではない。
【０１６８】
説明されていないが、第１乃至第５実施例は互いに結合されて他の実施例で具現されてもよいが、このように具現された実施例も本発明の範疇に含まれることはもちろんである。
【産業上の利用可能性】
【０１６９】
実施例は結晶性がよい窒化物半導体層を厚く形成した半導体基板を可能にするが、このような半導体基板を利用した太陽電池、光検出器又は発光素子のような電子素子を製造することができるため、電子素子又は他の分野の電子機器に広く使用される。
【図１】
2016506085.tif 000005
【図２】
2016506085.tif 000006
【図３】
2016506085.tif 000007
【図４】
2016506085.tif 000008
【図５】
2016506085.tif 000009
【図６（ａ）】
2016506085.tif 000010
【図６（ｂ）】
2016506085.tif 000011
【図６（ｃ）】
2016506085.tif 000012
【図７】
2016506085.tif 000013
【図８（ａ）】
2016506085.tif 000014
【図８（ｂ）】
2016506085.tif 000015
【図９】
2016506085.tif 000016
【図１０】
2016506085.tif 000017
【図１１】
2016506085.tif 000018
【図１２】
2016506085.tif 000019
【図１３】
2016506085.tif 000020
【図１４】
2016506085.tif 000021
【図１５】
2016506085.tif 000022
【図１６】
2016506085.tif 000023
【図１７】
2016506085.tif 000024
【図１８】
2016506085.tif 000025
【図１９】
2016506085.tif 000026
【図２０】
2016506085.tif 000027
【図２１】
2016506085.tif 000028
【国際調査報告】
2016506085.tif 000029
2016506085.tif 000030
2016506085.tif 000031
2016506085.tif 000032
2016506085.tif 000033
2016506085.tif 000034