(57)【要約】  入力経路及びエンベロープ経路、並びに入力経路及びエンベロープ経路のうちの１つにある遅延段を備えるエンベロープ追跡増幅段が開示され、遅延段の遅延は、入力を表す信号のスロープ極性と、入力経路内の信号がエンベロープ経路内の信号に先行するか遅行するかに依存して決定される。【選択図】  図３
2016519545.tif 000002
【特許請求の範囲】
【請求項１】
エンベロープ追跡増幅段であって、入力経路及びエンベロープ経路、並びに前記入力経路及び前記エンベロープ経路のうちの１つにある遅延段を備え、前記遅延段の前記遅延は、前記入力を表す信号の前記スロープ極性と、前記入力経路内の前記信号が前記エンベロープ経路内の前記信号に先行するか遅行するかに依存して決定される、エンベロープ追跡増幅段。
【請求項２】
前記入力を表す前記信号の前記スロープ極性は、前記入力経路、前記エンベロープ経路、又は前記出力経路内の前記信号の何れか１つの前記スロープ極性を決定することによって決定される、請求項１に記載のエンベロープ追跡増幅段。
【請求項３】
前記入力を表す前記信号の前記スロープ極性は、前記入力信号の最小値又は最大値ではない前記入力信号の一部分に依存して決定される、請求項２に記載のエンベロープ追跡増幅段。
【請求項４】
前記瞬間信号振幅をアベレージ信号振幅と比較することによって、前記入力内の前記信号が前記エンベロープ経路内の前記信号に先行するか遅行するかが決定される、請求項１乃至３に記載のエンベロープ追跡増幅段。
【請求項５】
前記アベレージ振幅は、前記スロープの前記極性に依存して選択される、請求項４に記載のエンベロープ追跡増幅段。
【請求項６】
前記瞬間信号ゲインを前記アベレージ信号ゲインと比較することによって、前記入力経路内の前記信号が前記エンベロープ経路内の前記信号に先行するか遅行するかが決定される、請求項１乃至３のうちの何れか一項に記載のエンベロープ追跡増幅段。
【請求項７】
前記アベレージゲインは、前記スロープの前記極性に依存して選択される、請求項６に記載のエンベロープ追跡増幅段。
【請求項８】
エンベロープ追跡増幅段の入力経路又はエンベロープ経路の前記遅延を決定するための方法であって、前記入力を表す信号の前記スロープ極性を決定することと、前記入力経路内の前記信号が前記エンベロープ経路内の信号に先行するか遅行するかを決定することとを備える方法。
【請求項９】
前記入力を表す前記信号の前記スロープ極性を決定することは、前記入力経路、前記エンベロープ経路、又は前記出力経路内の前記信号の何れか１つの前記スロープ極性を決定することを備える、請求項８に記載の方法。
【請求項１０】
前記入力を表す前記信号の前記スロープ極性を決定することは、前記入力信号の最小値又は最大値ではない前記入力信号の一部分に依存して基づく、請求項９に記載の方法。
【請求項１１】
前記瞬間信号振幅をアベレージ信号振幅と比較することによって、前記入力内の前記信号が前記エンベロープ経路内の前記信号に先行するか遅行するかを決定することを更に備える、請求項８乃至１０のうちの何れか一項に記載の方法。
【請求項１２】
前記アベレージ振幅は、前記スロープの前記極性に依存して選択される、請求項１１に記載の方法。
【請求項１３】
前記瞬間信号ゲインを前記アベレージ信号ゲインと比較することによって、前記入力経路内の前記信号が前記エンベロープ経路内の前記信号に先行するか遅行するかを決定することを更に備える、請求項８乃至１０のうちの何れか一項に記載の方法。
【請求項１４】
前記アベレージゲインは、前記スロープの前記極性に依存して選択される、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エンベロープ追跡増幅段における信号の制御に関する。
【背景技術】
【０００２】
エンベロープ追跡増幅段は当技術分野において周知であり、ここにおいて、電力増幅器への電源は、増幅されるべき入力信号のエンベロープに基づくように制御される。電力増幅器は、増幅されるべき入力信号を受け、加えて、増幅されるべき入力信号のエンベロープに依存して変調される電力供給を受ける。このように、増幅される出力信号は、効率的な方法で生成される。
【０００３】
電力増幅器のための電力を生成するために変調器を制御するエンベロープ信号を成形するためにエンベロープ経路において処理を提供することは当技術分野で知られている。
【０００４】
電力増幅器に伝達される瞬間電力が入力信号の瞬間レベルに対応することを確実にするために、電力増幅器への入力経路、又は、電力増幅器への給電のためのエンベロープ経路の何れかにおいて遅延を提供することも先行技術で知られている。
【０００５】
説明の目的上、エンベロープ経路と（ＲＦ）入力経路との間に固有の遅延差は存在しないものと想定される。
【０００６】
ＲＦエンベロープが正のスロープを有する場合、電源電圧の遅延は、電源電圧が所望のターゲットレベルを僅かに下回ることを意味し、その結果、出力が同様に僅かに低いため、ＲＦ出力エンベロープがそのターゲットに到達することを妨げる。同じ根拠で、ＲＦエンベロープが負のスロープを有する場合、電源電圧の遅延は、ＲＦ出力エンベロープが若干高すぎることを意味する。
【０００７】
遅延がＲＦエンベロープ信号に適用されると、ＲＦエンベロープが正のスロープを有する場合、電源電圧の遅延は、それがターゲットを僅かに上回ることを意味し、その結果、ＲＦ出力エンベロープに、そのターゲットを上回らせる。同じ根拠で、ＲＦエンベロープが負のスロープを有する場合、電源電圧の遅延は、ＲＦ出力エンベロープが若干低すぎることを意味する。
【０００８】
効率を高めるためにエンベロープ追跡増幅段において適用される遅延を制御するための基礎を提供することが本発明の目的である。
【発明の概要】
【０００９】
一態様では、本発明は、入力経路及びエンベロープ経路、並びに入力経路及びエンベロープ経路のうちの１つにある遅延段を備えるエンベロープ追跡増幅段を提供し、遅延段の遅延は、入力を表す信号のスロープ極性と、入力経路内の信号がエンベロープ経路内の信号に先行するか遅行するかに依存して決定される。
【００１０】
増幅されている現在の信号のスロープを識別する必要があるが、これは、多数の異なる信号、及び、好ましくは入力信号から直接導出された信号のスロープに基づいて決定され得る。このスロープは入力信号自体に基づいて決定され得るが、これはまた、例えば、増幅器の出力信号又はエンベロープ信号に基づいても決定され得る。
【００１１】
入力経路内の信号がエンベロープ経路内の信号に先行するか遅行するかは、多数の異なる信号、及び、好ましくは、入力経路及びエンベロープ経路内の信号から導出された又はそれを表す信号を比較することによって決定され得る。例えば、エンベロープ経路及び入力経路内の信号のタイミングを表す任意の信号が比較され得る。
【００１２】
入力を表す信号のスロープ極性は、入力経路、エンベロープ経路、又は出力経路内の信号のうちの何れか１つのスロープ極性を決定することによって決定され得る。
【００１３】
入力を表す信号のスロープ極性は、入力信号の最小値（minima）又は最大値（maxima）ではない入力信号の一部分に依存して決定され得る。
【００１４】
瞬間信号振幅をアベレージ信号振幅と比較することによって、入力内の信号がエンベロープ経路内の信号に先行するか遅行するかが決定され得る。
【００１５】
アベレージ振幅は、スロープの極性に依存して選択され得る。
【００１６】
瞬間信号ゲインをアベレージ信号ゲインと比較することによって、入力経路内の信号がエンベロープ経路内の信号に先行するか遅行するかが決定され得る。アベレージゲインは、スロープの極性に依存して選択され得る。
【００１７】
本発明はまた、エンベロープ追跡増幅段の入力経路又はエンベロープ経路における遅延を決定するための方法を提供し、これは、入力を表す信号のスロープ極性を決定することと、入力経路内の信号がエンベロープ経路内の信号に先行するか遅行するかを決定することとを備える。
【００１８】
入力を表す信号のスロープ極性を決定することは、入力経路、エンベロープ経路、又は出力経路内の信号のうちの何れか１つのスロープ極性を決定することを備え得る。
【００１９】
入力を表す信号のスロープ極性を決定することは、入力信号の最小値又は最大値ではない入力信号の一部分に依存して基づき得る。
【００２０】
決定することは、瞬間信号振幅をアベレージ信号振幅と比較することによって、入力内の信号がエンベロープ経路内の信号に先行するか遅行するかを備え得る。アベレージ振幅は、スロープの極性に依存して選択され得る。
【００２１】
方法は、瞬間信号ゲインをアベレージ信号ゲインと比較することによって、入力経路内の信号がエンベロープ経路内の信号に先行するか遅行するかを決定することを更に備え得る。アベレージゲインは、スロープの極性に依存して選択され得る。
【００２２】
本発明は、添付の図を参照して例として説明される。
【図面の簡単な説明】
【００２３】
【図１】図１は、ＲＦ増幅器への入力が基準信号に対して遅延したことにより誤差が生じた場合のＶＩＮ対するＶＯＵＴのプロットを例示する。
【図２】図２は、エンベロープ信号がＲＦ入力信号に対して遅延したことにより誤差が生じた場合のＶＩＮに対するＶＯＵＴのプロットを例示する。
【図３】図３は、１つの例示的な実装に係る、改善されたエンベロープ追跡電力増幅段を例示する。
【図４】図４は、別の例示的な実装に係る、改善されたエンベロープ追跡増幅段を例示する。
【図５】図５は、更なる例示的な実装に係る、改善されたエンベロープ追跡増幅段を例示する。
【発明を実施するための形態】
【００２４】
本発明は、特定の実施形態と例示的な実装とを参照して例として説明される。本発明は、説明される任意の実施形態又は例示的な実装の詳細に限定されない。
【００２５】
本発明に従って、エンベロープ追跡電力増幅段のエンベロープ経路又は入力経路内の遅延段の遅延は、システムの線形性性能を向上させるために制御される。具体的には、システムのＡＭ／ＡＭ性能が向上され、これは、隣接チャネルスペクトル性能に転換する。
【００２６】
入力経路又はエンベロープ経路における遅延を制御するために、入力のスロープが増加型であるか又は減少型であるか（即ち、正であるか負であるか）を決定することが必要である。入力信号とエンベロープ信号との間に時間差があるかどうかを決定することによって、誤差が存在するかどうかを決定することが更に必要である。
【００２７】
入力信号のスロープが増加型であるか又は減少型であるかを決定するために、情報が、例えば、入力信号、エンベロープ信号、供給信号、又は出力信号から取得され得る。特定の状況では、入力信号の最大値及び最小値の以外の入力サイクルの一部分で決定が行われることを確実にすることが必要であり得る。
【００２８】
任意の誤差を決定するために、入力信号又は出力信号のような１つの信号を調べ、そして、それを、その信号のアベレージ値(average)又は平均値（mean）と比較することが可能である。信号が平均値に先行するか又は遅行する場合、これは、誤差、即ち遅延のサイズ、を示す指示を提供する。
【００２９】
加えて、課すべき実際の量を得るために、必要な場合には、誤差の実際のサイズがオプションで決定され得る。
【００３０】
このように、一般に、信号が増加型であるか又は減少型であるかは、１つの信号が増加型であるか又は減少型であるかを決定することによって決定され得る。潜在的な誤差は、好ましくはこの決定を、最大値又は最小値以外の波形の一部分で行うことによって回避され得る。任意の誤差の方向は、２つの信号のタイミングを比較すること、又は、１つの信号のタイミングを、その信号の平均又はアベレージのタイミングと比較することによって決定され得る。タイミングは、直接比較され得るわけではなく、好ましくは、入力信号及び出力信号のＡＭ特性によって伝えられるタイミング情報だけが比較される。誤差のサイズが必要とされる場合、２つの信号間の、又は、１つの信号と平均値との間の差分を測定することによって、単にその方向というよりもむしろその誤差の実際の値が決定され得る。
【００３１】
図１について、入力電圧（ＶＩＮ）に対する出力電圧（ＶＯＵＴ）の電力増幅器についてのプロットが例示されている。プロット１０４は、入力信号が遅延された場合の、増加型の入力についての電力増幅器の入力信号と出力信号との間の関係性を例示し、プロット１０２は、ＲＦ入力が遅延された場合の、減少型の入力についての電力増幅器の入力信号と出力信号との間の関係性を例示する。プロット１０４によって例示されるような増加型の入力についての信号と、プロット１０２によって例示されるような減少型の入力についての信号との間の誤差は、ライン１００によって例示されるような平均波形を比較することによって図１を参照して理解され得る。
【００３２】
参照番号１０６によって表される所与の出力電圧の場合、増加型の入力については、入力信号における誤差は、破線１１０と１１２との間の差分によって表され、減少型の入力については、その誤差は、破線１０８と１１０との間の差分である。
【００３３】
図２について、入力電圧（ＶＩＮ）に対する出力電圧（ＶＯＵＴ）の電力増幅器についてのプロットが例示されている。プロット１２４は、エンベロープ信号が遅延された場合の、増加型の入力についての電力増幅器の入力信号と出力信号との間の関係性を例示し、プロット１２２は、エンベロープ信号が遅延された場合の、減少型の入力についての電力増幅器の入力信号と出力信号との間の関係性を例示する。プロット１２４によって例示されるような増加型の入力についての信号と、プロット１２２によって例示されるような減少型の入力についての信号との間の誤差は、プロット１２０によって例示されるような平均出力を比較することによって図２を参照して理解され得る。
【００３４】
参照番号１２６によって表される所与の出力電圧の場合、増加型の入力については、入力信号における誤差は、破線１３０と１３２との間の差分によって表され、減少型の入力については、その誤差は、破線１２８と１３０との間の差分である。
【００３５】
効率を高めるために、例示的な実装は、遅延の方向を検出するための技法を提供する。遅延の方向を検出するために、例示的な配列においてＡＭ−ＡＭ特性（又は、時間遅延信号）からの２つの決定が必要とされ、それらは、（i）ＡＭ時間ドメインスロープ極性（正又は負）或いは（ｉｉ）瞬間ゲイン測定（又は、ゲイン測定のサンプル）である。
【００３６】
図３について、これら２つの特性を検出することより遅延誤差の方向を検出し、そして、このように検出された遅延の方向を使用してエンベロープ信号における遅延を制御するための例示的な実装が例示されている。
【００３７】
図３について、エンベロープ追跡を用いる増幅段の基本素子が例示されている。
【００３８】
入力信号がライン６０上に供給される。入力信号は、送信ＲＦ変調器ブロック８への入力を供給し、送信ＲＦ変調器ブロック８の出力は、電力増幅器１０への入力として供給される。入力信号の増幅バージョンが、電力増幅器１０の出力のライン６２上で供給される。送信ＲＦ変調器ブロック８は、入力ライン６０上の入力信号を変調することとなり、そのような入力信号をＲＦ入力信号に変換する。
【００３９】
エンベロープ追跡アーキテクチャに従って、ライン６０上の入力信号は、エンベロープ回路１４への入力を供給するＡＭブロック１２にも供給される。既知の技法に従って、ライン１５上のエンベロープ信号は、エンベロープ回路１４によって生成され得、ライン１５上のこのようにして生成されたエンベロープ信号は、電力増幅器１０への変調された電源を供給するようにエンベロープ追跡変調器２６を制御するために使用される。
【００４０】
エンベロープ追跡経路のエンベロープ追跡回路１４は、遅延調整ブロック１６、事前成形ゲイン及びオフセットブロック１８、成形ブロック２０、事後成形ゲイン及びオフセットブロック２２、並びにＤＡＣ（デジタル／アナログ変換器）ブロック２４を含み得る。
【００４１】
改善に従って、遅延ブロック１６は、以下により詳細に説明されるように、ライン６６上の制御信号を受ける。これが、例示のための例示的な配列であること、及び、代替的又は追加的に、以下の技法に従って制御される可変遅延が、ＲＦ増幅器への入力経路に供給され得ることに留意されたい。
【００４２】
図３の追加の回路が、可変遅延ブロック１６に加えられる遅延を制御するために、遅延誤差の方向を検出可能にする改善をもたらすために設けられる。
【００４３】
ライン６０上の入力信号は、ＡＭブロック５２への入力として供給される。ＡＭブロック５２は、ＡＭブロック１２に対応し、単に、ライン６０上の入力信号の振幅を表す信号をその出力として供給する。
【００４４】
ＡＭブロック５２の出力は、遅延ブロック５４の入力に伝達され、遅延ブロック５４の出力は、比較器５８への第１の入力としてライン５６上で供給される。比較器５８への入力として供給されるライン５６上の信号が、電力増幅器１０の出力に依存して生成される比較器５８の第２の入力に供給されるライン３４上の信号と時間同期されるように、そのような段のライン６０上の入力とライン６２上の出力との間のエンベロープ追跡増幅回路におけるあらゆる遅延をシミュレートするために遅延ブロック５４が設けられる。
【００４５】
電力増幅器１０の出力に依存して生成される比較器５８への第２の入力を供給するライン３４上の信号は、復調器ブロック２８、アナログ／デジタル変換器ブロック３０、及びＡＭブロック３２によって生成される。復調器ブロック２８は、電力増幅器１０の出力ライン６２上でＲＦ出力信号を検出し、その信号を復調する。復調された信号は、ブロック３０によってデジタル形式に変換される。ＡＭブロック３２は、ブロック５２に類似して、単に、ライン３４上の信号として、ライン６２上のＲＦ出力信号のエンベロープ表現を提供するように動作する。
【００４６】
ライン３４上の信号は、電力制御の目的上、すでに供給されており、この配列のためにそのプロビジョンに関連付けられたオーバヘッドは存在しない。
【００４７】
このように、比較器５８は、第１の入力として、電力増幅段への入力信号を表すライン５６上の信号を、そして電力増幅器段の出力信号を表すライン３４上の信号を受ける。上述したように、遅延段５４は、比較器５８がそのような信号の瞬間値を効率的に比較するよう、そのような信号を同期するために設けられる。
【００４８】
比較器５８によって供給されるライン６８上の比較器の出力は、電力増幅器段の出力と入力との間の比較を提供し、そして、電力増幅器段のゲインを示す指示を提供する。従って、ライン６８上の信号は、「ゲイン値」信号である。ライン６８上の比較器５８の出力は、マルチプレクサ４４への入力を形成する。
【００４９】
電力増幅段への入力の大きさを表すライン５６上の信号は、追加的に、閾値ブロック３６及び差別化器ブロック３８への入力として供給される。
【００５０】
閾値ブロック３６は、追加的に、ライン３７上で最大電圧信号を、ライン３９上で最小電圧信号を受け、ライン４１上で出力信号を生成する。入力信号が特定の値（Ｖｍａｘ）よりも大きいか又は特定の値（Ｖｍｉｎ）よりも小さい場合にのみ遅延の調整を制御するための回路が動作可能となることを確実にするために閾値ブロック３６が設けられる。これは、この回路が、振幅情報が不正確であり得る入力信号の最小ピーク又は最大ピーク（最小値又は最大値）で動作可能になることを防ぐ。このように、閾値ブロック３６は基本的に、入力信号の最大値及び最小値での回路の動作を無効にする。値Ｖｍｉｎ及びＶｍａｘのセッティングは、実装依存（implementation dependent）であり得、動的であり得る。
【００５１】
これらの閾値は、追加的に、ＡＭ／ＡＭの拡散が最も広くなる小範囲の振幅レベルへと意志決定（decision making）を制限する。
【００５２】
閾値は、入力信号というよりはむしろ出力信号に適用され得る。
【００５３】
図１に示されるように、閾値ブロック３６は、ライン５６上の入力信号を２つの閾値と比較し、ライン４１上のその出力を使用して、入力信号振幅が２つの閾値間である場合にのみゲート４２を有効にする。
【００５４】
差別化器ブロック(differentiator block)３８は、符号ブロック４０に出力を供給し、符号ブロック４０は、正又は負の何れかを示す符号をライン１７上のその出力として供給する。
【００５５】
差別化器ブロック３８及び符号ブロック４０は、ライン５６上の入力信号のスロープが増加型であるか減少型であるかに従って、ライン１７上で正又は負の指示を生成するように動作する。
【００５６】
ゲート４２は、ライン１７上の符号ブロック４０の出力を受け、これもまた、ライン４１上の閾値ブロック３６の出力によって有効／無効されるように制御され得る。有効にされると、ライン１９上のゲート４２の出力は、ライン１７上で正又は負の指示となるだろう（符号ブロック４０の出力に従って）。無効にされると、ゲート４２の出力はゼロになるだろう。
【００５７】
ゲート４２の出力は、マルチプレクサ４４への制御入力を供給する。この制御入力は、増加型のスロープを有する入力信号を示す「＋１」、減少型のスロープを有する入力信号を示す「−１」、又は、無効化（disablement）を示す「０」となるだろう。
【００５８】
マルチプレクサ４４は、追加的に、更なる入力として、ライン６８上の「ゲイン値」信号を受ける。
【００５９】
マルチプレクサ４４は、平均ゲインブロック４８への第１の出力信号及び平均ゲインブロック４６への第２の出力信号という２つの出力信号のうちの１つを生成する。マルチプレクサの２つの出力は、ゲートの出力が正であること又は負であることに対応する。ゲート４２の出力が正の場合、マルチプレクサ４４は、ライン６８上のゲイン値を平均ゲインブロック４８に接続する。ゲート４２の出力が負の場合、マルチプレクサ４４は、ライン６８上のゲイン値を平均ゲインブロック４６に接続する。
【００６０】
平均ゲインブロック４８及び４６は、それぞれ、増加型及び減少型の入力スロープについての平均ゲイン値を含む。どちらのブロックの平均ゲイン値も、マルチプレクサが現在のゲイン値をブロック４６、４８のうちの１つに供給する場合、マルチプレクサの出力における現在のゲイン値を考慮するために更新される。このように、ブロック４６及び４８に記憶された平均ゲイン値は、それぞれ、立ち下がりスロープ及び立ち上がりスロープについての平均ゲインの移動平均（running average）とみなされ得る。好ましくはこの回路が最大値及び最小値で無効にされるという事実は、スロープの一部分を表す各スロープについての平均ゲインを供給する。
【００６１】
各平均ゲインブロックの出力は、ブロックの記憶された平均ゲイン値を供給する。
【００６２】
このように、有効にされると、平均ゲインブロック４８及び４６のうちの１つは、ライン６８上でゲイン値を受けるだろう。ゲイン値を受ける平均ゲインブロック４８及び４６のうちの１つは、このゲイン値に従って、その保持された平均値を調整するだろう。この調整は、調整された平均値を供給するために、現在の平均値を考慮に入れるように平均値を更新することを備える。
【００６３】
ゲートの出力がゼロである場合、マルチプレクサは無効にされ、マルチプレクサの出力はいずれも設定されない。
【００６４】
平均ゲインブロック４８及び４６の出力が、減算器／コンバイナ５０によって合成される。このように、減算器／コンバイナは、平均ゲインブロック４８及び４６によって供給される平均ゲイン値を合成する。
【００６５】
図示の例では、減算器／コンバイナは、立ち下がりスロープ上の平均ゲイン（又は、移動平均）から、立ち上がりスロープ上の平均ゲイン（又は、移動平均ゲイン）を減算する。図１を参照すると、例えば、これは、スロープ１０２の平均ゲインが、スロープ１０４の平均ゲインから減算されることを意味する。
【００６６】
この減算は、２つの平均値間の（最大値及び最小値前後での無効化によって決定する閾値内の）差分を示す指示を提供し、それは、その差分の方向（正又は負）を含む。一実施形態では、この方向は十分な情報であり、この差分を最小化するためにどの方向に遅延が調整されるべきかについての情報を伝える。別の実施形態では、遅延は、差分のサイズぶん、その方向に調整される。差分は、誤差、及び遅延が調整されるべき量を表す。
【００６７】
減算器／比較器の出力は、入力信号がエンベロープ信号に先行するか遅行するかを示す。この決定を行うために、入力信号とエンベロープ信号のタイミングを具体的に比較することが必ずしも必要ではないことと、例えば、入力信号とエンベロープ信号のタイミングを表す２つの信号を比較することが十分であることとが理解され得る。
【００６８】
誤差が無い場合、例えば、誤差がゼロに減らされると、ブロック４６及び４８に記憶されているアベレージ値間の差分はゼロになるだろう。
【００６９】
説明される例では、入力信号とエンベロープ信号との間の遅延差を表す誤差信号が特定の方法で決定されるが、本発明はこれに限られない。例えば、図１を参照すると、立ち上がり又は負のスロープ（スロープ１０２又は１０４）上の瞬間ゲイン値（又は、平均ゲイン値）が、合計アベレージゲイン（スロープ１００によって表される）と比較され、スロープ１０２又は１０４上の値の差分（又は、平均値）がスロープ１００上の合計平均値と比較される。これは、同様に、誤差の方向及び／又は値を供給する。誤差が無い場合、例えば、誤差がゼロに減らされると、ブロック４６及び４８に記憶されているアベレージ値と、トータル平均誤差（立ち上がりスロープ及び立ち下がりスロープ上の）との差分はゼロになるだろう。
【００７０】
このように、コンバイナ５０の出力は、２つの平均ゲインブロック４８及び４６によって保持される値の組み合わせを表す。コンバイナ５０の出力は、ダンピングブロック６４への入力として供給される。
【００７１】
ダンピングブロック６４の出力は、ライン６６上で制御信号を形成し、遅延ブロック１６に制御信号を供給する。ライン６６上の制御信号は、遅延ブロック１６の遅延に対してなされるべき調整を示す。
【００７２】
図３を参照して説明された上記配列は、エンベロープ経路においてゲインを調整又は制御するためにライン６６上のゲイン制御信号が信号を供給する本発明を実装するための例示的な実装を提供する。
【００７３】
図４を参照して、遅延誤差の方向を検出するための代替的かつ例示的な実装が例示されている。図４、及びすべての図では、同様の参照番号が、複数の図の間で機能的に等価である素子を識別するために使用される。
【００７４】
図４について、図１の配列に類似した配列が一般に示されるが、処理は全体的に、ライン６２上の電力増幅器１０の出力信号に基づく。
【００７５】
復調された出力信号は、図３の配列にあるようにライン３４上で生成される。ライン３４上のこの信号は、差別化器ブロック３８及び閾値ブロック３６への入力を直接的に供給し、追加的に、マルチプレクサ４４に入力される値を直接的に供給する。閾値ブロック３６、差別化器３８、符号ブロック４０、及びゲート４２は、正（＋１）、負（−１）、又はゼロ（０）のいずれかであるマルチプレクサ４４の制御入力へのライン１９上の信号を生成するために、図３に関して説明されたように動作する。
【００７６】
マルチプレクサ４４の正及び負の出力は、それぞれ、図３の平均ゲインブロック４８及び平均ゲインブロック４６というよりもむしろ、平均振幅ブロック７０及び平均振幅ブロック７２に接続される。この例では、平均振幅ブロック７０及び７２の各々が、それぞれ、ライン６２上の出力信号の平均振幅に対応する値を保持する。平均振幅ブロック７０又は７２において保持される平均振幅値は、ライン３４上の値を考慮するように平均値を調整することによって更新される。この例となる実装における差分又は誤差の決定の動作は、図３のものと同じである。立ち上がり又は立ち下がりエッジにおける平均値はそれぞれ、立ち下り又は立ち上がりエッジにおける平均値と比較され、差分は、誤差の方向及びサイズを表し、情報のそれらのピースのうちの一方又は両方が、入力経路又はエンベロープ経路の何れかにおける遅延を制御するために使用され得る。
【００７７】
平均振幅ブロック７０及び７２の出力は、遅延ブロック１６にライン６６上で可変ゲイン制御信号を供給するダンピングブロック６４への入力を供給するコンバイナ５０への入力として供給される。
【００７８】
このように、図４の配列は、信号のスロープと、遅延の誤差とを決定するために電力増幅器出力を使用することが可能であることを例示する。
【００７９】
図５について、遅延誤差の方向を検出するための更なる例示的な実装が例示されている。
【００８０】
図５を参照すると、ライン５６上の遅延ブロックの出力が、図３の配列にあるように、入力として閾値ブロック３６及び差別化器ブロック３８に供給され、図３の配列にあるように、閾値ブロック３６、差別化器ブロック３８、符号ブロック４０、及びゲート４２は、ライン１９上の信号を生成するように動作する。マルチプレクサ４４のために入力される値は、出力６２から復調される信号３４によって直接的に供給される。マルチプレクサ４４に入力される値を生成することに加え、ライン３４上の信号はまた、他のアプリケーション要件に従った電力制御にも利用可能である。
【００８１】
図４の配列にあるように、誤差が無い場合の配列では、例えば、誤差がゼロに減らされると、ブロック４６及び４８に記憶されたアベレージ値間の差分はゼロになるだろう。
【００８２】
図５の平均振幅ブロック７０及び平均振幅ブロック７２は、増加型のスロープ又は減少型のスロープの何れかの上の出力信号の平均振幅が、ライン３４上の値に依存して更新されるように、マルチプレクサ４４の出力に設けられる。
【００８３】
このように、遅延制御信号は、上述された技法に従ってライン６６上で生成される。
【００８４】
上述された配列は、限定的でも徹底的でもない発明を実装するための技法を例示する。
【００８５】
一般に、瞬間信号を得ることができるＡＭフィードバック受信機を有する送信機を提供することが必要とされる。ＬＴＥ実装では、瞬間信号を得るためのサンプルレートは、ＬＴＥ信号を得るのに十分高い必要がある。得られるサンプルの長さ又はサイズは重要ではない。従って、瞬間信号を得るためのＲＡＭは、実装に十分なサンプルレートを有する必要があるが、ＲＡＭの長さ／サイズは重要ではない。
【００８６】
例示的な実装では、エンベロープ追跡増幅段のゲイン調整は、エンベロープ追跡増幅段のゲイン誤差を算出することによって決定され得る。
【００８７】
代替的な実装では、遅延ブロック１６の遅延セッティングは、ゲイン誤差の統合に依存して調整され得る。ダンピングブロック６４によって供給されるダンピングは、ＡＣＬＲが劣化しないように設定され得る。
【００８８】
図に示された例示的な解決策は、閉ループシステムを提供する際に有利であり、従って、これは、温度変化を追跡するであろう。工場での遅延較正は必要ではなく、開ループ遅延補正が必要とされない。
【００８９】
本発明は、本明細書において、特定の利点のある実施形態及び例示的な実装を参照して説明されている。本発明は、そのような実施形態及び実装の任意の態様の任意の詳細に限定されるわけではない。本発明の範囲は、添付の特許請求の範囲によって定義される。
【図１】
2016519545.tif 000003
【図２】
2016519545.tif 000004
【図３】
2016519545.tif 000005
【図４】
2016519545.tif 000006
【図５】
2016519545.tif 000007
【国際調査報告】
2016519545.tif 000008
2016519545.tif 000009