(57)【要約】【課題】改善された非絶縁型ＡＣ−ＤＣ電源装置を提供する。【解決手段】アナログ電流遮断（ＡＣＢ）デバイスのフィードバック制御に基づくＡＣ−ＤＣ電源が提供される。アナログ電流遮断（ＡＣＢ）要素は、整流された高電圧ＡＣを受け取る。ＡＣＢ要素の出力は積分回路に供給され、積分回路は出力ＤＣ電圧を供給する。出力ＤＣ電圧は、ＡＣＢ要素が流す平均電流によって決まる。ＡＣＢ要素が流す平均電流はＡＣＢ要素の電流限界によって決まり、これはフィードバック制御の下にある。【選択図】図５
2016525259.tif 000002
【特許請求の範囲】
【請求項１】
装置であって、
整流回路と、
積分回路と、
前記整流回路と前記積分回路との間に直列接続されたアナログ回路遮断要素とを備え、
前記アナログ回路遮断要素は、低抵抗モードと高抵抗モードとを含む２以上の動作モードを有し、前記高抵抗モードは、前記アナログ回路遮断要素を流れる電流を実質的に遮断するために十分な抵抗を有し、
前記アナログ回路遮断要素は、前記アナログ回路遮断要素を流れる電流（ＩＡＣＢ）が限界電流Ｉｌｉｍｉｔに達すると前記高抵抗モードへと自動的に移行し、前記アナログ回路遮断要素は、前記アナログ回路遮断要素の前後の電圧（ＶＡＣＢ）が、リセット電圧Ｖｒｅｓｅｔより低くなると前記低抵抗モードに自動的に移行し、
前記アナログ回路遮断要素は、限界電流Ｉｌｉｍｉｔ及びリセット電圧Ｖｒｅｓｅｔが、前記アナログ回路遮断要素に供給される制御信号によって制御されるように構成され、
入力ＡＣ電力が前記整流回路に供給されたときに、制御信号を変えることによって前記積分回路の出力が予め定められた値に維持されるように構成されたフィードバックループを備えることを特徴とする装置。
【請求項２】
請求項１に記載の装置であって、
前記アナログ回路遮断要素が、前記低抵抗モードと前記高抵抗モードとの間の中間モードとして負性微分抵抗モードを有することを特徴とする装置。
【請求項３】
請求項２に記載の装置であって、
前記アナログ回路遮断要素の前記負性微分抵抗モードが、Ｉ／Ｖの傾きの大きさとして−１／ＲＮＥＧを有し、ここで、ＲＮＥＧは、前記装置の最大電流限界をＩｌｉｍｉｔｍａｘとしたとき、約０．２／ＩｌｉｍｉｔｍａｘΩ〜約２０／ＩｌｉｍｉｔｍａｘΩであることを特徴とする装置。
【請求項４】
請求項１に記載の装置であって、
調節された電圧を供給するべく構成されていることを特徴とする装置。
【請求項５】
請求項１に記載の装置であって、
調節された電流を供給するべく構成されていることを特徴とする装置。
【請求項６】
請求項１に記載の装置であって、
前記制御信号が、入力として基準入力と積分回路の出力とを有する作動増幅器の出力であることを特徴とする装置。
【請求項７】
請求項１に記載の装置であって、
前記アナログ回路遮断要素が、アナログ回路遮断要素電流ＩＡＣＢのための電流経路を形成するべく直列に接続された第１及び第２のトランジスタを含むことを特徴とする装置。
【請求項８】
請求項７に記載の装置であって、
前記第１のトランジスタのゲートは、前記アナログ回路遮断要素の入力に接続され、前記第２のトランジスタのゲートは、前記制御信号を受け取るように接続されていることを特徴とする装置。
【請求項９】
請求項７に記載の装置であって、
前記第１のトランジスタのゲートは、前記アナログ回路遮断要素の入力に接続され、前記第２のトランジスタのゲートは、リニアアンプである差動増幅器の出力に接続され、前記差動増幅器は、その入力として、前記第１及び第２のトランジスタの間のノードと制御信号とを有することを特徴とする装置。
【請求項１０】
請求項７に記載の装置であって、
前記第１及び第２のトランジスタは、デプリーションモードデバイスであることを特徴とする装置。
【請求項１１】
請求項７に記載の装置であって、
前記第１及び第２のトランジスタは、エンハンスメントモードデバイスであることを特徴とする装置。
【請求項１２】
請求項７に記載の装置であって、
前記第１及び第２のトランジスタの一方は、デプリーションモードデバイスであり、前記第１及び第２のトランジスタの他方は、エンハンスメントモードデバイスであることを特徴とする装置。
【請求項１３】
請求項１に記載の装置であって、
前記低抵抗モードにある前記アナログ回路遮断要素の抵抗が、約５０Ω以下であることを特徴とする装置。
【請求項１４】
請求項１に記載の装置であって、
前記高抵抗モードにある前記アナログ回路遮断要素の抵抗が、約１００ｋΩ以上であることを特徴とする装置。
【請求項１５】
入力ＡＣ電力から出力ＤＣ電力を供給する方法であって、
整流された信号を供給するべく前記入力ＡＣ電力を整流するステップと、
アナログ回路遮断要素への入力として、前記整流された信号を供給するステップであって、前記アナログ回路遮断要素は、低抵抗モードと高抵抗モードとを含む２以上の動作モードを有し、前記高抵抗モードは、前記アナログ回路遮断要素を流れる電流を実質的に遮断するために十分な抵抗を有し、前記アナログ回路遮断要素は、前記アナログ回路遮断要素を流れる電流（ＩＡＣＢ）が限界電流Ｉｌｉｍｉｔに達すると前記高抵抗モードへと自動的に移行し、前記アナログ回路遮断要素は、前記アナログ回路遮断要素の前後の電圧（ＶＡＣＢ）が、リセット電圧Ｖｒｅｓｅｔより低くなると前記低抵抗モードに自動的に移行し、前記アナログ回路遮断要素の出力波形は、前記アナログ回路遮断要素によって自動的に遮断された部分を有する整流された信号である、該ステップと、
出力ＤＣ信号を供給する積分回路への入力として、前記アナログ回路遮断要素の前記出力波形を供給するステップであって、前記アナログ回路遮断要素は、限界電流Ｉｌｉｍｉｔ及びリセット電圧Ｖｒｅｓｅｔが、前記アナログ回路遮断要素に供給される制御信号によって制御されるように構成される、該ステップと、
前記制御信号を変えることによって前記出力ＤＣ信号を予め定められた値である一定値に維持するように構成されたフィードバック制御を提供するステップとを含むことを特徴とする方法。
【請求項１６】
請求項１５に記載の方法であって、
前記アナログ回路遮断要素が、前記低抵抗モードと前記高抵抗モードとの間の中間モードとして負性微分抵抗モードを有することを特徴とする方法。
【請求項１７】
請求項１５に記載の方法であって、
調節された電圧が負荷に供給されることを特徴とする方法。
【請求項１８】
請求項１５に記載の方法であって、
調節された電流が負荷に供給されることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、比較的高電圧の交流電流（ＡＣ）から比較的低電圧の直流電流（ＤＣ）を供給する電源回路に関する。
【背景技術】
【０００２】
多くの小型電気機器は、タッチパッド型ユーザインターフェースを有しており、このタッチパッド型ユーザインターフェースは、小型の低電力マイクロプロセッサによって駆動され、ＬＥＤ及びＬＣＤ読み出し部を備え、トライアック制御またはリレーのいずれかによってモータ、ヒータ等の電子的な機能を制御する。一般的な例としては、トースターオーブン、コーヒーメーカー、及びミキサー等が挙げられるが、この他にも一般消費者用及び工業用両方の多くのデバイスが存在する。
【０００３】
これらのユーザインターフェース及び制御回路は、トースターグリルのヒータ要素のように高電力の機能を制御することも多いが、それ自体は僅かな電力しか消費しない。これらが完全にスイッチオフの状態にされることはめったにないが、代わりにアイドル状態に置かれ、この状態ではマイクロコントローラがユーザからの命令を検知するのを待機している。
【０００４】
大半の例では、これらの内部電子制御回路はＡＣ配線からは電気的に絶縁されていないが、ユーザインターフェースから物理的な独立した形態とせざるを得ない。構成上、電子回路要素を完全に独立した形態とする理由はない。それらの電子回路要素が例えば３．３Ｖまたは５Ｖで動作するとしても直接的にアクセスされることはないからである。
【０００５】
同様に、他の非独立型電源には、低電力ＬＥＤ照明のためのものがある。常夜灯は、センサと１個以上の低電力ＬＥＤを駆動するために小型の電源を用いる。より高出力の非常用照明は、ＡＣが利用可能な時間に充電状態を維持するために「トリクル充電」される電池を利用し得るが、停電時等のＡＣが短時間オフ状態になったときには、その電池の電力を用いて高輝度の照明を提供し得る。
【０００６】
ユーザインターフェースの場合には多くの場合０．５Ｗ以下の範囲であり、照明装置の場合にはＬＥＤ当たり概ね１５０ｍＷ以下である、低電圧の電力を少量消費するあらゆる電子デバイスの例が存在する。これらのデバイスに高電圧ＡＣから電力を供給するために、過去においては、主として４種類の電源、即ち抵抗ドロッパ（降圧器）、容量ドロッパ、リニアトランス回路、スイッチング方式電源が存在した。
【０００７】
抵抗ドロッパ回路は、非常に単純で低レベルのＤＣ電流を供給する。例示的な抵抗ドロッパ回路が図１に示されている。ここでは、入力ＡＣが、抵抗Ｒｄを備える分圧器によって降圧された電圧を有する。得られた低電圧ＡＣはブリッジ回路１０２によって整流され、整流された出力は、リザーバキャパシタＣｒｅｓとレギュレータダイオードの組み合わせによって平滑化され、低電圧のＤＶ出力電圧Ｖｏｕｔが供給される。この回路は極めて非効率的で、大電力用の抵抗Ｒｄを必要とし、かつ過剰な電流を吸収するためのシャント調節段（Ｄｒｅｇ）を必要とする。
【０００８】
例えば図２に示されているような、容量ドロッパ回路は、ＡＣから電流を供給するために大電力用抵抗Ｒｄを大型のキャパシタＣｄに置き換えたものである。キャパシタＣｄは無効電流が流れるリアクティブデバイスであるため、キャパシタにおける電力損失はなく、従って容量ドロッパは抵抗ドロッパより効率が高い。しかし、電流供給は調節されず、従ってこれも依然として過剰電流を吸収するためのシャント調節段（Ｄｒｅｇ）を必要とする。従って、この回路は負荷が必要とする最大電力を常に消費し、負荷によってピーク時より低い電力が消費される場合で、かつ特定の最小入力ＡＣ電圧より高いＡＣ電圧が用いられる場合には非常に非効率となる。
【０００９】
図３に示すように、ＡＣ電圧は、リニアトランスＴ１を用いることによって低レベルまで降圧させることができ、次いで（ダイオードＤ１、Ｄ２、Ｄ３、及びＤ４の低電圧ブリッジ回路によって）整流され、平滑化される。次に出力電圧は、レギュレータ３０２によって調節されて、負荷やＡＣ電圧の変動に起因する変動が除去される。この回路は単純で、かつ負荷によって使用される電力しか消費しない（即ち、過剰電流をシャントする必要がない）。しかし、リニアトランスでは、トランスのコアにおける損失のために無負荷時ですら電力損失が生じる。更に、トランスは比較的大型でコスト面でも高額な要素でもある。
【００１０】
高周波スイッチング電源は非常に効率的であり得るが、実装するはコストが高く、かつ複雑で、一般的に正しい動作を達成し、無線周波数妨害に関する要求を満たすようにするためにかなりの技能を必要とする。図４は、スイッチング方式電源（ＳＭＰＳ）４０２を使用した例示的な構成を示す。ここで４０４は、ＳＭＰＳ４０２のための制御入力を供給するフィードバック回路である。構成要素Ｄ１、Ｃ１、Ｄ２、Ｃ２、及びＬ１は、ＳＭＰＳのための典型的な入力及び出力回路を示す。ＳＭＰＳの動作の基礎は、高い周波数で連続的なスイッチングを行い、インダクタに少量のエネルギーを貯めて、そのエネルギーを負荷に送るというものである。出力電圧は、スイッチングのデューティサイクルを制御し、もってインダクタに貯められるエネルギー（即ちオン時間とオフ時間の比率）を変化させることによって変えられる。
【００１１】
これらの方法はそれぞれ高電圧のＡＣ電源から低電圧供給をもたらす手段を提供するが、いずれも非効率性、大きいフットプリント、高額な構成要素、及び／または実施の困難性といった重大な不都合を有している。従って、改善された電源方式を提供することは技術上の進歩となろう。
【発明の概要】
【課題を解決するための手段】
【００１２】
本発明の方式は、ＡＣ−ＤＣ電源のための従来のものと根本的に異なる概念を提供する。本発明では、入力ＡＣ電圧が初めに整流される。全波整流または半波整流のいずれかを用いることができる。整流されたＡＣ電圧は、次に、直列接続されたアナログ電流遮断（ＡＣＢ）要素に供給される。直列接続されたＡＣＢ要素の後、出力ＤＣ電圧または電流のための電荷リザーバとしてのシャントキャパシタンス（即ち積分回路）を設けることができる。直列接続されたＡＣＢ要素は、少なくとも次の動作モード、即ち、低抵抗（ＬＲ）モード及び高抵抗（ＨＲ）モードを有する。ＡＣＢ要素を流れる電流が限界電流Ｉｌｉｍｉｔに達するとＡＣＢ要素は自動的にＨＲモードに移行する。ＬＲモードとＨＲモードの瞬間移行を近似する高速動作スイッチの代わりに、これらの２つの動作モードの間に負性微分抵抗（ＮＤＲ）領域を組み入れることも有利である。ＡＣＢ要素はまた、ＡＣＢ要素の前後の電圧がリセット電圧Ｖｒｅｓｅｔより低くなると自動的にＬＲモードに移行する。限界電流Ｉｌｉｍｉｔは、ＡＣＢ要素に供給される制御信号によって変えることができ、以下に述べるようなフィードバック制御の下におかれている。そのようなＩｌｉｍｉｔの制御により、対応するＶｒｅｓｅｔの変化ももたらされる。
【００１３】
そのようなＡＣＢ要素は、電気的に調節可能な限界電流を有するべく、（その予め定められた電流限界に達すると高抵抗に自動的にスイッチし、十分に低い電圧に対して自動的にリセットする）一過性遮断ユニットを改変することによって提供され得る。電気的負荷に対して一過性のサージに対する保護を提供するための一過性遮断ユニットは従来より公知である。このＡＣＢ要素を設ける方式により、ＨＲモードにおいて電流が無視できるものとなり、ＬＲモードにおいて直列抵抗が無視できるものとなるという好ましい特性が得られる。
【００１４】
動作に際してのＡＣＢ要素の正味の効果は、整流された波形の一部を積分のために出力キャパシタに通すことであるが、このとき整流された波形のどの程度が出力キャパシタに通されるかは制御可能なＩｌｉｍｉｔが決定し、それにより充電電流ひいては出力電圧が決定される。従って、Ｉｌｉｍｉｔを設定する誤差信号を用いるフィードバック制御により出力を所望のレベルに設定することができる。この方式の重要な側面は、ＡＣＢ要素によって選択される整流された波形の部分が波形の低電圧部分であり、このことによってＡＣ−ＤＣコンバータにおける電力消費を低減できることである。
【００１５】
本発明によって以下のような重要な利点が達成される。
【００１６】
（１）この方式は、その固有の性質として電流制限能力を提供する。例えば、そのような電源の出力が短絡された場合には、それによって生ずる電流が、ＡＣＢ要素によって依然として制限されることにより、この過失に起因する電源の破壊を容易に回避することができる。全く対照的に、出力電圧を用いるフィードバック制御の下でスイッチが作動される単純な電源の構成は、出力の短絡による破損の影響を受けやすい。そのような回路では、短絡が出力電圧を低くさせすぎてしまい、スイッチを連続的に開放状態にすることによってフィードバック制御が応答することになる。これにより、過剰で破壊的な電流が生じやすくなる。
【００１７】
（２）ＬＲモードとＨＲモードとの間のＮＤＲモードを有する実施形態では、この移行領域に特定の負性抵抗が導入されることで、ＡＣＢが一方から他方の動作モードに移行するときの電圧スパイクを低減させられるという利点が得られる。そのような電圧スパイクは、関係式Ｖ＝ＬｄＩ／ｄｔにより、電流の早い変化率と浮遊インダクタンスとの組み合わせによって生成される。
【図面の簡単な説明】
【００１８】
【図１】従来技術の電源の方式（抵抗ドロッパ）を示す図である。
【図２】従来技術の電源の方式（容量ドロッパ）を示す図である。
【図３】従来技術の電源の方式（トランス＋レギュレータ）を示す図である。
【図４】従来技術の電源の方式（スイッチング方式電源）を示す図である。
【図５】本発明の実施形態による電源のブロック図である。
【図６】アナログ電流遮断（ＡＣＢ）装置の例示的なＩ−Ｖ関係図である。
【図７】制御入力を変えることによってＡＣＢ要素の上限電流がどのように変えられるかを示す図である。
【図８】本発明の実施形態による電源の動作を示す図である。
【図９】ＡＣＢ電流限界を変化させることによって、どのようにＡＣＢ要素を流れる平均電流が変化し得るかを示す図である。
【図１０】本発明の実施形態に関連する第１の例示的な回路を示す図である。
【図１１】本発明の実施形態に関連する第２の例示的な回路を示す図である。
【図１２】本発明の実施形態に関連する第３の例示的な回路を示す図である。
【図１３】本発明の実施形態に関連する第４の例示的な回路を示す図である。
【図１４】本発明の実施形態に関連する第５の例示的な回路を示す図である。
【図１５】本発明の実施形態に関連する第６の例示的な回路を示す図である。
【発明を実施するための形態】
【００１９】
上述の既存の方法に代替としての単純で効率的なソリューションを提供する新規な電源の構成が提供される。図５は、基本的な回路トポロジーを示す。ＡＣ電圧は整流回路１０２で整流され、整流されたＡＣは次に、誤差増幅器ＯＡ１から導出された信号によって制御される可変電流制限動作を行うアナログ電流遮断（ＡＣＢ）デバイス５０２に直接供給され、誤差増幅器ＯＡ１は既知の基準電圧Ｖｒｅｆと出力とを比較する。出力電圧Ｖｏｕｔの平滑化は、ＡＣＢ要素の出力に接続された積分回路によってなされる。この実施例では、積分回路はキャパシタＣｏｕｔである。
【００２０】
基本的に、ＡＣＢ要素は、能動的なドロッパ回路として動作し、その前後の電圧が低い間は低い値の抵抗としてふるまい、そこを流れる電流が、誤差増幅器によって設定される一定の限界を超えると高抵抗状態に移行する。誤差増幅器は出力電圧をモニタし、負荷の要求及びＡＣラインの電圧に応じて電流の限界値を変化させる。この実施例では、制御信号が、入力として基準入力（即ちＶｒｅｆ）と積分回路の出力（即ちＶｏｕｔ）とを有する作動増幅器の出力である。
【００２１】
このようにして、整流されたＡＣと負荷との間に接続されたＡＣＢ回路５０４は、次の２つ又は３つの独立した動作領域を有することを特徴とする抵抗を有する。
（１）デバイスを流れる電流が、フィードバック信号によって制御される電流トリガ閾値（Ｉｌｉｍｉｔ）に対応する閾値より低くなったときの低抵抗の領域。ＬＲモードの抵抗は、好ましくは約５０Ω以下であり、より好ましくは５Ω以下である。
（２）電流が初めはトリガレベルに制限され、次いでデバイス前後の電圧が上昇するにつれて電流を低下させ、電流制限及び負性抵抗特性を提供する、選択に応じて設定される抵抗増加領域。好ましくは、ＡＣＶ要素のＮＤＲモードは、Ｉ／Ｖの傾きの大きさとして−１／ＲＮＥＧを有し、ここで、ＲＮＥＧは、装置の最大電流限界をＩｌｉｍｉｔｍａｘとしたとき、約０．２／ＩｌｉｍｉｔｍａｘΩ〜約２０／ＩｌｉｍｉｔｍａｘΩである。
（３）電圧が予め設定したレベル（Ｖｒｅｓｅｔ）を超えたときの高抵抗領域。ＨＲモードでの抵抗は、好ましくは約１００ｋΩ以上、より好ましくは約１ＭΩ以上である。
【００２２】
ＡＣＢ要素の例示的なＩ−Ｖ特性が図６に示されている。負性抵抗の広い領域が図示されているが、実施に際しては、この領域の範囲は、特定の用途の必要に適合するように調節することができる。いくつかの場合では、負性抵抗の領域をより広くとることが有利であることが見いだされた。これは電圧の上昇につれて電流の変化率を効果的に遅くなるからであって、これがない場合には、Ｖ＝ＬＩ／ｄｔで与えられる誘導電圧と電流の変化率との関係により、（通常の配線に存在し得る）寄生インダクタンスにおいて過剰に高い過渡電圧が生成される可能性がある。
【００２３】
単純なスイッチを用いる場合には、ｄＩ／ｄｔは非常に大きくなり、従ってスイッチの間に誘導される電圧Ｖも非常に高くなり得、一般的な半導体スイッチデバイス（例えばＭＯＳＦＥＴ）の定格電圧を容易に超えて、アバランシェ降伏を引き起こすことになり得る。ピーク電流Ｉにおいて浮遊インダクタンスＬに溜められるエネルギーは、Ｅ＝１／２ＬＩ２で与えられる。このエネルギーは、半導体スイッチの最大アバランシェエネルギー定格を容易に超過し得、信頼性の低下や故障を引き起こす。制御された負性抵抗移行領域を用いることにより、ピーク電圧が劇的に低下し、回路の安全な動作が確保されるように電流の低下率を制御することが可能となる。
【００２４】
ＡＣＶ要素のＮＤＲモードは、Ｉ／Ｖの傾きの大きさとして−１／ＲＮＥＧを有し、ここで、ＲＮＥＧは、装置の最大電流限界をＩｌｉｍｉｔｍａｘ（単位はアンペア）とし、ＶｒｅｓｅｔｍａｘをＩｌｉｍｉｔｍａｘにおけるリセット電圧（単位はボルト）としたときＶｒｅｓｅｔｍａｘ／Ｉｌｉｍｉｔｍａｘで与えられる。限界電流Ｉｌｉｍｉｔは変化させることができ、従ってＩｌｉｍｉｔは、所与の回路についての最大値となることに留意されたい。これらの点を考慮すると、Ｖｒｅｓｅｔｍａｘは、５Ｖ〜４０Ｖの範囲に設定するのが好ましい。この範囲の下限では、移行損失が最小化されるが、より高い誘導電圧が生じ得る。この範囲の上限では、発生する電圧は低くなるが、移行損失が大きくなる。最終用途における最も重要な因子を考慮することによってバランスのとれる値を決定することができる。
【００２５】
負性抵抗の範囲を広くとることの利点は、動作時の追加の電力損失によって相殺される。しかし、このことは、意図された低電力用途では通常は問題にならない。従って、負性抵抗領域の正確な値及び幅は、実際の目的の電気機器の用途に応じて左右される設計事項となる。
【００２６】
電流限界閾値は、出力電圧と設定された基準電圧を比較する、誤差増幅器によって制御される。これにより誤差増幅器は、アナログ閉ループ制御の方式で電流限界を調節し、かつ出力に伝達される電力量を正確に制御することができ、従って出力電圧が精密に制御することができる。このようにして、調節された出力電圧を提供することができる。
【００２７】
図７は、Ｖｒｅｓｅｔ及びＩｌｉｍｉｔについて異なる値を設定する能力を示すＡＣＢ要素の動作の一例を示す。図７の曲線は、制御信号の種々の値に対するＡＣＢ要素のＩ−Ｖ曲線をシミュレートしたものである。ＡＣＢに供給される制御信号を変えると、Ｉｌｉｍｉｔ（例えばＩ１、Ｉ２等）及びＶｒｅｓｅｔ（例えばＶ１、Ｖ２）の両方が変化することが明示されている。
【００２８】
リザーバキャパシタＣｒｅｓは、大半の電源で一般的にそうであるように、ＡＣＢ出力電流の高周波成分を除去し、平滑化した電圧を出力に供給する。この機能のためにはあらゆる積分回路を用いることができる。
【００２９】
回路の動作が図８に示されている。整流されたＡＣ電圧８０２が印加されると、電圧は初めに上昇し始め、ＡＣＢ要素が低値抵抗を提供する。リザーバキャパシタンスへ流れる電流は、必要なレベルまでそれに充電する。ＡＣＢ出力電流のトレース（図８の太線）の部分８０４に示されているように、電流は概ね直線的に増大する。
【００３０】
電流が、基準誤差増幅器によって制御される値であるＩｌｉｍｉｔに達すると、ＡＣＢ要素は電流を制限し、入力ＡＣ電圧の上昇につれて抵抗が急激に増大して電流が低レベルに下がり、それによってＮＤＲ領域が形成される。ＡＣＢ出力電流波形の対応する部分は図８の８０６である。デバイスの前後の電圧がリセット電圧に達し、それを超えると、ＡＣＢ要素の抵抗は最大となり、その抵抗がこの非常に高いレベルで安定化する。ＡＣＢ出力電流波形の対応する部分は図８の８０８である。
【００３１】
電荷はリザーバキャパシタに溜められて、半整流ＡＣ周期にわたって負荷により次第に減らされる。キャパシタが充電されたときには抵抗が低かったので、整流されたＡＣに接続されたデバイスによる電力損失は僅かである。ＡＣ周期が継続してゆくと、整流された電圧は、リセット電圧より低いレベルまで低下する。周期が反転し、このとき抵抗は低下し始め、電流は再度流れ初めて、リザーバキャパシタを充電してゆく。ＡＣＢ出力波形の対応する部分は図８の８１０である。電圧が更に低下するにつれ、電流は誤差増幅器で設定された限界レベルまで増大する。この時点では、デバイスはその低抵抗状態に戻っており、ＡＣ電圧が負荷電圧以下に低下するまで電流は流れる。ＡＣＢ出力波形の対応する部分は図８の８１２である。次の半周期が始まると、以上の動作が反復される。
【００３２】
出力電圧は所望のレベルを超過すると、誤差増幅器は、Ｉｌｉｍｉｔを下げるように制御信号を変化させることによって応答する。同様に、出力電圧が低すぎる場合には、誤差増幅器は、Ｉｌｉｍｉｔを下げるように制御信号を変化させることによって応答する。各周期の間にＩｌｉｍｉｔを制御することによって、そのＡＣサイクルにわたってキャパシタに供給される平均電流８１４を制御し、負荷に供給される平均電流と等しくすることができる。
【００３３】
図９は、Ｉｌｉｍｉｔの変化（例えば９０６から９０８までの変化）が、平均電流を変化（例えば９０２から９０４までの変化）させ得ることを示している。
【００３４】
図１０は、例示的な回路の実施形態１００４を示す。破線で囲まれた矩形の部分１００６として示された回路は、図５におけるＡＣＢ要素５０２として作用する。ここでＡＣＢ要素は、ＡＣＢ電流ＩＡＣＢのための電流経路を形成するべく直列に接続された第１及び第２のトランジスタ（Ｊ１及びＭ１）を備える。第１のＡＣＢトランジスタ（Ｊ１）のゲートは、ＡＣＢ要素の入力に（Ｒ１を介して）接続されている。第２のＡＣＢトランジスタ（Ｍ１）のゲートは、リニアアンプである差動増幅器（ＯＡ２）の出力に接続され、ＯＡ２は、その入力として、第１及び第２のＡＣＢトランジスタの間のノードと制御信号（即ちＯＡ１の出力）を有する。
【００３５】
この回路の動作は以下の通りである。Ｍ１はデプリーションモードＮ型ＭＯＳＦＥＴ（ＮＭＯＳ）デバイスであり、Ｊ１はＰ型ＪＰＦＥＴ（ＰＪＦＥＴ）である。これらのデバイスは、入力される整流されたＡＣ電圧１００２がゼロであるとき低抵抗状態となる。必ずしも必要ではないが、デプリーションモードデバイスを用いることは有利である。これらのデバイスは、初期に導電性であるためにバイアスを書ける必要がなく、従って、外部のバイアスがなくても回路を始動させることが可能となるからである。
【００３６】
リニアアンプである誤差増幅器ＯＡ１は、点Ａに以下の式で与えられる誤差電圧ＶＡを供給する。
ＶＡ＝Ｇ１＊（ＶＯＵＴ−ＶＲＥＦ）
式中、
Ｇ１は、増幅器ＯＡ１の誤差増幅器利得であり、
ＶＯＵＴは、出力電圧であり、
ＶＲＥＦは、基準電圧である。
増幅器の利得は、アナログ制御理論において通常そうであるように、所望の過渡応答特性を提供するために周波数依存的であり得る。
【００３７】
リニアオペアンプＯＡ２は、点Ｃに以下の式で与えられる電圧ＶＣを供給する。
ＶＣ＝Ｇ２＊（ＶＡ−ＶＢ）
式中、
Ｇ２は、増幅器ＯＡ２の誤差増幅器利得であり、
ＶＡは、ＯＡ１の出力（点Ａ）における誤差電圧であり、
ＶＢは、Ｊ１のソース（点Ｂ）に生じる電圧である。
【００３８】
整流されたＡＣ電圧１００２が出力電圧を超えるレベルまで上昇すると、デバイスＭ１及びＪ１に電流が流れ、Ｊ１の前後で電圧が降下し、従って点Ｂにおける電圧が出力電圧よりＩ＊ＲＪ１（ＲＪ１はＪＦＥＴのオン状態抵抗）だけ高い電圧まで上昇する。整流されたＡＣ電圧により十分な電流を流れるようになると、点Ｂにおける電圧は、誤差増幅器出力Ａにおける電圧を超える。これにより、増幅器ＯＡ２がその出力電圧を下げ、Ｍ１のゲートにおける電圧が低下する。この閉ループフィードバック作用により、Ｍ１は電流を、Ｂにおける電圧を増幅器出力Ａと等しい電圧に維持するレベルに制限することになる。Ａにおける電圧が高くなるほど、電流制限のレベルが大きくなり、逆に、Ａの電圧が低いレベルになると、制限レベルが低くなることになる。従って、制御信号に応じた電流制限作用の機能が実現される。
【００３９】
整流されたＡＣ電圧が上昇すると、Ｊ１のゲート電圧もＲ１を介して上昇する。ゲート電圧の上昇は、Ｊ１のピンチオフを開始する。ＯＡ２は、Ｂにおける電圧が概ね一定となるようにする動作を継続する。出力電圧が概ね一定となるので、ＪＦＥＴの前後の電位差は概ね一定のままとなる。従って、整流されたＡＣ電圧が高くなるにつれＪ１の抵抗が大きくなることで、電流が減少する。電圧が高くなるにつれ電流が減少することで、ＡＣＢ要素に負性抵抗領域が形成される。
【００４０】
整流されたＡＣ電圧が更に上昇すると、Ｊ１のゲート電圧はＪＦＥＴをピンチオフ状態にするのに十分な電圧となる。増幅器ＯＡは、Ｂにおける電圧を制御するべくＮＭＯＳゲートを駆動することを継続して行い、その結果、Ｍ１に対するゲート駆動電圧は、Ｍ１をオフ状態にするようにも作用することになる。従って、デバイスは高抵抗の第３の領域に入る。
【００４１】
ＡＣ電圧がそのピークに達し、周期の終わりにゼロに戻る場合には、ＪＦＥＴゲート電圧は最終的に、ピンチオフ状態を維持するために必要なレベルより低い電圧まで低下し、この電圧は前の周期において誘導を生じなくさせた電圧に近い電圧である。このことは、特徴的な２つの三角形状を有する電流波形（図８及び図９参照）を生成し、従って同一の平均電流で１つの三角波形の場合よりピーク電流が低くなるため、有利である。
【００４２】
Ｊ１は導通を再開し、電流が流れ始めて、再度電流の限界値に達するまで電流は増大する。次に整流されたＡＣ電圧が更に高くなると、電流は低減してゼロに戻る。そして、このサイクルが反復され、増幅器ＯＡ１が出力電圧のレベルに応じてＡにおける電圧を変化させ、従って出力が調節される。
【００４３】
調節される電流制限という、この設計の特定の有利な特徴は、短絡される条件の下でさえ、デバイスはその設計に応じた最大電流を供給するに過ぎず、従って電源において一般的に要求されるような短絡条件の下での本質的な安全性を有することである。
【００４４】
図１１は、別の例示的な回路の実施形態を示す。業界標準ＴＬＶＨ４３１型基準に類似した機能性を有する、バンドギャップ・リファレンス集積回路ＩＣ１は、電圧基準（図１０のＶｒｅｆ）及び誤差増幅器（図１０のＯＡ１）の両方の機能を備えている。このデバイスは、そのゲート端子の電圧と、一般的には１．２５Ｖである内部基準電圧との差に比例した出力電圧Ａを供給する。ＭＯＳＦＥＴ（Ｍ２）と抵抗（Ｒ２）を備える単純なシングルＮＭＯＳ回路が、図１０における増幅器ＯＡ２の機能を提供する。この回路の動作は、図１０の回路の動作とほぼ同様である。
【００４５】
図１２は、更に別の例示的な回路の実施形態を示す。この実施例では、前述した回路と同じ機能性が、デプリーションモードデバイスの代わりにエンハンスメントモードＭＯＳＦＥＴを用いて生成され得る。抵抗Ｒ１及びＲ２が、ＰＭＯＳ型デバイスＭ２へのバイアスを供給する。過渡状態の間における破損を防止するべく最大電圧を制限するために、アバランシェデバイスＤ１又は他のタイプのクランプが必要となり得る。ＪＦＥＴ（図１０にも示されている）を用いるのは、そのようなバイアス及びクランプを必要としないので有利である。ＪＦＥＴのゲートはその固有の特性としてアバランシェダイオードのようなクランプ機能を提供するからである。
【００４６】
図１２の抵抗Ｒ３は、ＮＭＯＳデバイスＭ１にゲート駆動電圧を供給するために用いられ、キャパシタＣｇａｔｅは、整流されたＡＣ入力電圧がＮＭＯＳゲート電圧より低いときに短時間ＮＭＯＳゲートに対するバイアス電圧を保持する。デプリーションモードデバイス（図１０にも示されている）を用いるのが有利である。図１２の抵抗Ｒ３は高電圧を取り扱うことが可能でなければならず、そのためＩＣ形態においては望ましくない大きな空間を取ってしまうためである。抵抗Ｒ３は、動作の高抵抗領域の間における電力損失も増やし、従って全体の効率を下げてしまう。
【００４７】
図１３は、図１０の実施例に類似した回路を示す。ここでは、ＯＡ１によって十分な利得が提供される場合には、図１０のＯＡ２を取り除くことができる。第１のＡＣＢトランジスタ（Ｊ１）のゲートは、ＡＣＢ要素の入力に（Ｒ１を介して）接続される。第２のＡＣＢトランジスタ（Ｍ１）のゲートは、制御信号（即ち、ＯＡ１の出力）に接続される。
【００４８】
この単純化された回路は次のように働く。整流されたＡＣ電圧１００２が出力電圧より高くなると、デバイスＭ１及びＪ１を流れる電流が増大し、Ｊ１の前後での電圧降下が生じ、点Ｂにおける電圧が出力電圧よりＩ＊ＲＪ１（ＲＪ１はＪＦＥＴのオン状態抵抗）だけ高い電圧まで上昇する。整流されたＡＣ電圧により十分な電流を流れるようになると、点Ｂにおける電圧は、誤差増幅器出力Ａにおける定常状態電圧に対して高くなる。これにより、ＭＯＳＦＥＴ（Ｍ１）のゲート−ソース間電圧が、Ｍ１における電流レベルを維持するために必要なレベルより低くなり、もって電流が制限されることになる。Ａにおける電圧が高くなるほど、電流制限のレベルが大きくなり、逆に、Ａの電圧が低いレベルになると、制限レベルが低くなることになる。従って、制御信号に応じた電流制限作用の機能が実現される。
【００４９】
図１４は、図１３の単純化が実現されている図１１の回路に類似した回路を示す。ここでは、Ｒ２／Ｃ３によって形成された抵抗／キャパシタ回路が、Ｍ１のゲートを分離して、ドレイン−ゲート間キャパシタンスに起因する望ましくない効果を防止するための実施上の配慮として加えられている。エンハンスメントモードデバイス及びデプリーションモードデバイスを有する混合型ＡＣＢ回路も実現することができる。図１４の回路は、Ｊ１がデプリーションモード、Ｍ１がエンハンスメントモードであるため、そのような混合型回路の一例である。
【００５０】
この方式の電源回路は本質的に閉ループ制御された電流源であることから、当該回路は、ＬＥＤ等のデバイスが通常必要とする定電流源として、電流を直接制御するために用いることができる。図１５は、図１１の回路を定電流源としての利用に適合された例示的な回路を示す。図１５の回路では、低値抵抗を用いてＲ３における平均電流を検知している。
【００５１】
Ｒ３は電流を設定するために次の式に基づいて選択される。
Ｒ３＝１．２５／Ｉｏｕｔ
式中、
１．２５Ｖは基準電圧レベルであり、
Ｉｏｕｔは、必要な平均電流レベルである。
キャパシタＣ１は、平均出力電流に比例するＲ３前後の電圧を供給するために整流されたＡＣの半周期より十分に長いＲ３＊Ｃ１の時定数を得るのに十分な大きさを有する。次にこの回路は、広い範囲のＡＣ入力電圧、ＬＥＤ数、ＬＥＤの製造上のばらつき及び動作温度にわたってＬＥＤにおいて必要な平均電流を維持する。ここでは、電源回路の出力は効果的に調節された電流である。
【００５２】
要するに、上記の単純な電源回路は、
（１）固有の電流限界を有する調節された電圧源を効果的に提供することができ、
（２）ＬＥＤ等のデバイスを駆動するための調節された定電流源を効果的に提供することができ、
（３）単純で、フットプリントの小さいＩＣに容易に組み込まれて、他の電源ソリューションと比較して非常に小型で部品点数の少ない低コストの回路となり、
（４）高周波スイッチングモード電源に関する特別な知識を必要とせず、容易に設計ができ、
（５）高レベルの電磁干渉を引き起こさず、従って実施における特別な注意を払うことも、大型のフィルタリング要素を用いることも必要とせず、
（６）その固有の性質として短絡電流が制限され、かつ
（７）負荷が必要とする以上の電力を消費しないように出力を効果的かつ直接的に調節し、無駄な分流調節も追加の直接調節も用いることなく、他の回路においてそのまま使用できるものである。
【図１】
2016525259.tif 000003
【図２】
2016525259.tif 000004
【図３】
2016525259.tif 000005
【図４】
2016525259.tif 000006
【図５】
2016525259.tif 000007
【図６】
2016525259.tif 000008
【図７】
2016525259.tif 000009
【図８】
2016525259.tif 000010
【図９】
2016525259.tif 000011
【図１０】
2016525259.tif 000012
【図１１】
2016525259.tif 000013
【図１２】
2016525259.tif 000014
【図１３】
2016525259.tif 000015
【図１４】
2016525259.tif 000016
【図１５】
2016525259.tif 000017
【国際調査報告】
2016525259.tif 000018
2016525259.tif 000019