(57)【要約】  １つまたは複数のＬＬＲまたは復号されたビットの条件付きオフロードのための技法および装置が提供される。例示的な電子デバイス（ＥＤ）方法は、少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信することと、少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行することと、ＥＤのモデムコアの外部にあるメモリに、少なくとも１つのＣＢがＣＲＣに失敗した場合における少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または少なくとも１つのＣＢがＣＲＣに合格した場合における少なくとも１つのＣＢに関連する復号されたビットを記憶することと、ここにおいて、サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する送信のＬＬＲ範囲に基づく、ＰＤＳＣＨの再送信を処理するために、記憶されたＬＬＲのサブセットまたは復号されたビットを使用することとを含む。
2016513428.tif 000002
【特許請求の範囲】
【請求項１】
電子デバイスによるワイヤレス通信の方法であって、
少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信することと、
前記少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行することと、
前記電子デバイスのモデムコアの外部にあるメモリに、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢに関連する復号されたビットを記憶することと、ここにおいて、前記サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する前記送信のＬＬＲ範囲に基づく、
前記ＰＤＳＣＨの再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用することと
を備える方法。
【請求項２】
前記ＴＢのＣＲＣを実行すること
をさらに備える、請求項１に記載の方法。
【請求項３】
前記ＴＢの前記ＣＲＣが失敗した場合にのみ、前記ＴＢのすべてのＣＢについてＬＬＲを記憶すること
をさらに備える、請求項１に記載の方法。
【請求項４】
前記ＴＢは少なくとも２つのＣＢを備える、請求項１に記載の方法。
【請求項５】
前記サブセットは、前記１つまたは複数の以前の送信の前記ＬＬＲ範囲の外にあるＬＬＲを備える、請求項１に記載の方法。
【請求項６】
前記サブセットは、前記モデムコアの局所にあるメモリのサイズにさらに基づく、請求項１に記載の方法。
【請求項７】
前記ＴＢは少なくとも２つのＣＢを備え、前記方法は、
以前の送信で復号され、前記メモリに記憶されたＣＢビットおよび前記再送信で正常に復号されたＣＢビットに基づいて、ＴＢビットを形成すること
をさらに備える、請求項１に記載の方法。
【請求項８】
前記以前の送信で復号されたＣＢビットおよび前記再送信で復号されたＣＢビットの正確性を確認するために、前記再送信のＴＢに対するＣＲＣを実行すること
をさらに備える、請求項７に記載の方法。
【請求項９】
前記再送信のＬＬＲ範囲に少なくとも部分的に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む前記再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記再送信に関連する復号されたビットを前記メモリに記憶すること
をさらに備える、請求項１に記載の方法。
【請求項１０】
以前の送信のＬＬＲ範囲に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む第２の再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記第２の再送信に関連する復号されたビットを前記メモリに記憶すること
をさらに備える、請求項９に記載の方法。
【請求項１１】
前記ＬＬＲまたは復号されたビットは、前記メモリに記憶する前に前記モデムコアの局所にあるメモリに記憶される、請求項１に記載の方法。
【請求項１２】
再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用することは、前記記憶されたＬＬＲまたは復号されたビットを前記メモリから読み取ることを含む、請求項１に記載の方法。
【請求項１３】
電子デバイスによるワイヤレス通信のための装置であって、
少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信するための手段と、
前記少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行するための手段と、
前記電子デバイスのモデムコアの外部にあるメモリに、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢに関連する復号されたビットを記憶するための手段と、ここにおいて、前記サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する前記送信のＬＬＲ範囲に基づく、
前記ＰＤＳＣＨの再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用するための手段と
を備える装置。
【請求項１４】
前記ＴＢのＣＲＣを実行するための手段
をさらに備える、請求項１３に記載の装置。
【請求項１５】
前記ＴＢの前記ＣＲＣが失敗した場合にのみ、前記ＴＢのすべてのＣＢについてＬＬＲを記憶するための手段
をさらに備える、請求項１３に記載の装置。
【請求項１６】
前記ＴＢは少なくとも２つのＣＢを備える、請求項１３に記載の装置。
【請求項１７】
前記サブセットは、前記１つまたは複数の以前の送信の前記ＬＬＲ範囲の外にあるＬＬＲを備える、請求項１３に記載の装置。
【請求項１８】
前記サブセットは、前記モデムコアの局所にあるメモリのサイズにさらに基づく、請求項１３に記載の装置。
【請求項１９】
前記ＴＢは少なくとも２つのＣＢを備え、前記装置は、
以前の送信で復号され、前記メモリに記憶されたＣＢビットおよび前記再送信で正常に復号されたＣＢビットに基づいて、ＴＢビットを形成するための手段
をさらに備える、請求項１３に記載の装置。
【請求項２０】
前記以前の送信で復号されたＣＢビットおよび前記再送信で復号されたＣＢビットの正確性を確認するために、前記再送信のＴＢに対するＣＲＣを実行するための手段
をさらに備える、請求項１９に記載の装置。
【請求項２１】
前記再送信のＬＬＲ範囲に少なくとも部分的に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む前記再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記再送信に関連する復号されたビットを前記メモリに記憶するための手段
をさらに備える、請求項１３に記載の装置。
【請求項２２】
以前の送信のＬＬＲ範囲に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む第２の再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記第２の再送信に関連する復号されたビットを前記メモリに記憶するための手段
をさらに備える、請求項２１に記載の装置。
【請求項２３】
前記ＬＬＲまたは復号されたビットは、前記メモリに記憶する前に前記モデムコアの局所にあるメモリに記憶される、請求項１３に記載の装置。
【請求項２４】
再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用することは、前記記憶されたＬＬＲまたは復号されたビットを前記メモリから読み取ることを含む、請求項１３に記載の装置。
【請求項２５】
電子デバイスによるワイヤレス通信のための装置であって、
少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信することと、
前記少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行することと、
前記電子デバイスのモデムコアの外部にあるメモリに、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢに関連する復号されたビットを記憶することと、ここにおいて、前記サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する前記送信のＬＬＲ範囲に基づく、
前記ＰＤＳＣＨの再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用することと
を行うように構成された少なくとも１つのプロセッサと、
前記少なくとも１つのプロセッサと結合されたメモリと
を備える装置。
【請求項２６】
前記再送信のＬＬＲ範囲に少なくとも部分的に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む前記再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記再送信に関連する復号されたビットを前記メモリに記憶するための手段
をさらに備える、請求項２５に記載の装置。
【請求項２７】
以前の送信のＬＬＲ範囲に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む第２の再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記第２の再送信に関連する復号されたビットを前記メモリに記憶するための手段
をさらに備える、請求項２６に記載の装置。
【請求項２８】
命令を記憶したコンピュータ可読媒体を備える、電子デバイスによるワイヤレス通信のためのコンピュータプログラム製品であって、前記命令が
少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信することと、
前記少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行することと、
前記電子デバイスのモデムコアの外部にあるメモリに、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢに関連する復号されたビットを記憶することと、ここにおいて、前記サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する前記送信のＬＬＲ範囲に基づく、
前記ＰＤＳＣＨの再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用することと
を行うように装置によって実行可能である、コンピュータプログラム製品。
【請求項２９】
前記命令は、
前記再送信のＬＬＲ範囲に少なくとも部分的に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む前記再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記再送信に関連する復号されたビットを前記メモリに記憶すること
を行うように装置によってさらに実行可能である、請求項２８に記載のコンピュータプログラム製品。
【請求項３０】
前記命令は、
以前の送信のＬＬＲ範囲に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む第２の再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記第２の再送信に関連する復号されたビットを前記メモリに記憶すること
を行うように装置によってさらに実行可能である、請求項２９に記載のコンピュータプログラム製品。
【発明の詳細な説明】
【技術分野】
【０００１】
米国特許法第１１９条に基づく優先権の主張
[0001]本出願は、その全体が参照により本明細書に組み込まれる、２０１３年２月２７日に出願された米国仮特許出願第６１／７７０，１９５号の利益を主張する。
【０００２】
[0002]本開示のいくつかの態様は、一般にワイヤレス通信に関し、より詳細には、１つまたは複数のＬＬＲまたは復号されたビットの条件付きオフロードのための方法および装置（たとえば、Ｌｏｎｇ−Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）およびＬＴＥ−Ａｄｖａｎｃｅｄ条件付きハイブリッド自動再送要求（ＨＡＲＱ）オフロードのための技法）に関する。
【背景技術】
【０００３】
[0003]ワイヤレス通信ネットワークは、音声、ビデオ、パケットデータ、メッセージング、ブロードキャストなどのような様々な通信サービスを提供するために広く展開されている。これらのワイヤレスネットワークは、利用可能なネットワークリソースを共有することによって複数のユーザをサポートすることが可能な多元接続ネットワークとすることができる。そのような多元接続ネットワークの例には、符号分割多元接続（ＣＤＭＡ）ネットワーク、時分割多元接続（ＴＤＭＡ）ネットワーク、周波数分割多元接続（ＦＤＭＡ）ネットワーク、直交ＦＤＭＡ（ＯＦＤＭＡ）ネットワーク、およびシングルキャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ）ネットワークがある。
【０００４】
[0004]ワイヤレス通信ネットワークは、いくつかのユーザ機器（ＵＥ）のための通信をサポートすることができるいくつかの基地局を含み得る。ＵＥは、ダウンリンクおよびアップリンクを介して基地局と通信し得る。ダウンリンク（または順方向リンク）は、基地局からＵＥへの通信リンクを指し、アップリンク（または逆方向リンク）は、ＵＥから基地局への通信リンクを指す。
【０００５】
[0005]基地局は、ＵＥにダウンリンク上でデータと制御情報とを送信することができ、および／またはＵＥからアップリンク上でデータと制御情報とを受信することができる。ダウンリンク上では、基地局からの送信は、ネイバー基地局からの送信による干渉を観測することがある。アップリンク上では、ＵＥからの送信は、ネイバー基地局と通信する他のＵＥからの送信に対して干渉を引き起こす可能性がある。干渉は、ダウンリンクとアップリンクの両方でパフォーマンスを劣化させることがある。
【発明の概要】
【０００６】
[0006]本開示のいくつかの態様は、１つまたは複数の対数尤度比（ＬＬＲ）または復号されたビットの条件付きオフロード（たとえば、Ｌｏｎｇ−Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）およびＬＴＥ−Ａｄｖａｎｃｅｄ条件付きハイブリッド自動再送要求（ＨＡＲＱ）オフロード）のための方法と、対応する装置と、プログラム製品とを提供する。
【０００７】
[0007]いくつかの態様は、電子デバイスによるワイヤレス通信のための方法を提供する。本方法は概して、少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信することと、少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行することと、電子デバイスのモデムコアの外部にあるメモリに、少なくとも１つのＣＢがＣＲＣに失敗した場合における少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または少なくとも１つのＣＢがＣＲＣに合格した場合における少なくとも１つのＣＢに関連する復号されたビットを記憶することと、ここにおいて、サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する送信のＬＬＲ範囲に基づく、ＰＤＳＣＨの再送信を処理するために、記憶されたＬＬＲのサブセットまたは復号されたビットを使用することとを含む。
【０００８】
[0008]いくつかの態様は、電子デバイスによるワイヤレス通信のための装置を提供する。本装置は概して、少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信するための手段と、少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行するための手段と、電子デバイスのモデムコアの外部にあるメモリに、少なくとも１つのＣＢがＣＲＣに失敗した場合における少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または少なくとも１つのＣＢがＣＲＣに合格した場合における少なくとも１つのＣＢに関連する復号されたビットを記憶するための手段と、ここにおいて、サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する送信のＬＬＲ範囲に基づく、ＰＤＳＣＨの再送信を処理するために、記憶されたＬＬＲのサブセットまたは復号されたビットを使用するための手段とを含む。
【０００９】
[0009]いくつかの態様は、電子デバイスによるワイヤレス通信のための装置を提供する。本装置は概して、少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信することと、少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行することと、電子デバイスのモデムコアの外部にあるメモリに、少なくとも１つのＣＢがＣＲＣに失敗した場合における少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または少なくとも１つのＣＢがＣＲＣに合格した場合における少なくとも１つのＣＢに関連する復号されたビットを記憶することと、ここにおいて、サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する送信のＬＬＲ範囲に基づく、ＰＤＳＣＨの再送信を処理するために、記憶されたＬＬＲのサブセットまたは復号されたビットを使用することとを行うように構成された少なくとも１つのプロセッサを含む。本装置は概して、少なくとも１つのプロセッサと結合されたメモリも含む。
【００１０】
[0010]いくつかの態様は、電子デバイスによるワイヤレス通信のためのコンピュータプログラム製品を提供する。本コンピュータプログラム製品は概して、命令を記憶したコンピュータ可読媒体を含み、命令が、少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信することと、少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行することと、電子デバイスのモデムコアの外部にあるメモリに、少なくとも１つのＣＢがＣＲＣに失敗した場合における少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または少なくとも１つのＣＢがＣＲＣに合格した場合における少なくとも１つのＣＢに関連する復号されたビットを記憶することと、ここにおいて、サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する送信のＬＬＲ範囲に基づく、ＰＤＳＣＨの再送信を処理するために、記憶されたＬＬＲのサブセットまたは復号されたビットを使用することとを行うように装置によって実行可能である。
【００１１】
[0011]本開示の様々な態様および特徴について以下でさらに詳細に説明する。
【００１２】
[0012]本開示の上述の特徴が詳細に理解され得るように、添付の図面にその一部が示される態様を参照することによって、上記で簡単に要約された内容のより具体的な説明が得られ得る。ただし、その説明は他の等しく有効な態様に通じ得るので、添付の図面は、本開示のいくつかの典型的な態様のみを示し、したがって、本開示の範囲を限定するものと見なされるべきではないことに留意されたい。
【図面の簡単な説明】
【００１３】
【図１】[0013]本開示のいくつかの態様による、ワイヤレス通信ネットワークの一例を概念的に示すブロック図。
【図２】[0014]本開示のいくつかの態様による、ワイヤレス通信ネットワークにおけるフレーム構造の一例を概念的に示すブロック図。
【図２Ａ】[0015]本開示のいくつかの態様による、ｌｏｎｇ  ｔｅｒｍ  ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）におけるアップリンクのための例示的なフォーマットを示す図。
【図３】[0016]本開示のいくつかの態様による、ワイヤレス通信ネットワークにおけるユーザ機器デバイス（ＵＥ）と通信するノードＢの一例を概念的に示すブロック図。
【図４】[0017]本開示のいくつかの態様による、例示的なブロック図巡回冗長検査（ＣＲＣ）付加および１つまたは複数のコードブロック（ＣＢ）へのトランスポートブロック（ＴＢ）のセグメント化。
【図５】[0018]本開示のいくつかの態様による、例示的な仮想サーキュラーバッファを示す図。
【図６】[0019]本開示のいくつかの態様による、失敗した第１の送信についての例示的な対数尤度比（ＬＬＲ）書込み範囲を示す図。
【図７】[0020]本開示のいくつかの態様による、失敗した再送信についての例示的なＬＬＲ読取り／書込み範囲を示す図。
【図８】[0021]本開示のいくつかの態様による、例示的なコードブロック（ＣＢ）ハイブリッド自動再送要求（ＨＡＲＱ）バッファおよびＬＬＲ／復号されたビットのメモリ転送を示す図。
【図９】[0022]本開示の態様による、電子デバイスによるワイヤレス通信のための例示的な動作を示す図。
【発明を実施するための形態】
【００１４】
[0023]本明細書では、１つまたは複数の対数尤度比（ＬＬＲ）または復号されたビットの条件付きオフロードのための方法および装置が提供される。本明細書では、Ｌｏｎｇ−Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）条件付きハイブリッド自動再送要求（ＨＡＲＱ）オフロードのための技法および装置が提供される。ワイヤレスデバイスは、物理ダウンリンク共有チャネル（ＰＤＳＣＨ）送信を受信することができる。デバイスは、トランスポートブロック（ＴＢ）および／またはコードブロック（ＣＢ）に対する巡回冗長検査（ＣＲＣ）を実行する。ＴＢおよび／またはＣＢがＣＲＣに合格したか、それとも失敗したかに基づいて、関連するＬＬＲおよび／または復号されたビットが外部メモリ（たとえば、モデムコアなどの、デバイスのコアの外部にあるメモリ）にオフロードされる。その場合、これらのＬＬＲおよび／または復号されたビットは、ＰＤＳＣＨの後続の再送信を復号する際に使用するためにオンロードされるように利用可能である。
【００１５】
[0024]本明細書で説明する技法は、ＣＤＭＡ、ＴＤＭＡ、ＦＤＭＡ、ＯＦＤＭＡ、ＳＣ−ＦＤＭＡおよび他のネットワークなど、様々なワイヤレス通信ネットワークに使用され得る。「ネットワーク」および「システム」という用語は、しばしば互換的に使用される。ＣＤＭＡネットワークは、Ｕｎｉｖｅｒｓａｌ  Ｔｅｒｒｅｓｔｒｉａｌ  Ｒａｄｉｏ  Ａｃｃｅｓｓ（ＵＴＲＡ）、ｃｄｍａ２０００などの無線技術を実装し得る。ＵＴＲＡは、Ｗｉｄｅｂａｎｄ  ＣＤＭＡ（ＷＣＤＭＡ（登録商標））とＣＤＭＡの他の変形態とを含む。ｃｄｍａ２０００は、ＩＳ−２０００、ＩＳ−９５、およびＩＳ−８５６規格をカバーする。ＴＤＭＡネットワークは、Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ（登録商標））などの無線技術を実装することができる。ＯＦＤＭＡネットワークは、Ｅｖｏｌｖｅｄ  ＵＴＲＡ（Ｅ−ＵＴＲＡ）、Ｕｌｔｒａ  Ｍｏｂｉｌｅ  Ｂｒｏａｄｂａｎｄ（ＵＭＢ）、ＩＥＥＥ８０２．１１（Ｗｉ−Ｆｉ（登録商標））、ＩＥＥＥ８０２．１６（ＷｉＭＡＸ（登録商標））、ＩＥＥＥ８０２．２０、Ｆｌａｓｈ−ＯＦＤＭ（登録商標）などの無線技術を実装することができる。ＵＴＲＡおよびＥ−ＵＴＲＡは、Ｕｎｉｖｅｒｓａｌ  Ｍｏｂｉｌｅ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍ（ＵＭＴＳ）の一部である。３ＧＰＰ  Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）およびＬＴＥ−Ａｄｖａｎｃｅｄ（ＬＴＥ−Ａ）は、Ｅ−ＵＴＲＡを使用するＵＭＴＳの新しいリリースである。ＵＴＲＡ、Ｅ−ＵＴＲＡ、ＵＭＴＳ、ＬＴＥ、ＬＴＥ−ＡおよびＧＳＭは、「３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ」（３ＧＰＰ）という名称の組織からの文書に記載されている。ｃｄｍａ２０００およびＵＭＢは「３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ  ２」（３ＧＰＰ２）という名称の組織からの文書に記載されている。本明細書で説明する技法は、上記のワイヤレスネットワークおよび無線技術、ならびに他のワイヤレスネットワークおよび無線技術に使用され得る。明快のために、本技法のいくつかの態様について以下ではＬＴＥに関して説明し、以下の説明の大部分でＬＴＥ用語を使用する。
【００１６】
例示的なワイヤレスネットワーク
[0025]図１に、ワイヤレス通信ネットワーク１００を示し、これはＬＴＥネットワークであり得る。ワイヤレスネットワーク１００は、いくつかの発展型ノードＢ（ｅＮＢ）１１０と他のネットワークエンティティとを含み得る。ｅＮＢは、ユーザ機器デバイス（ＵＥ）と通信する局であり得、基地局、ノードＢ、アクセスポイントなどと呼ばれることもある。各ｅＮＢ１１０は、特定の地理的エリアに対して通信カバレージを提供することができる。３ＧＰＰでは、「セル」という用語は、この用語が使用される状況に応じて、ｅＮＢのカバレージエリアおよび／またはこのカバレージエリアにサービスするｅＮＢサブシステムを指すことがある。
【００１７】
[0026]ｅＮＢは、マクロセル、ピコセル、フェムトセル、および／または他のタイプのセルに通信カバレージを与え得る。マクロセルは、比較的大きい地理的エリア（たとえば、半径数キロメートル）をカバーし得、サービスに加入しているＵＥによる無制限アクセスを可能にし得る。ピコセルは、比較的小さい地理的エリアをカバーし得、サービスに加入しているＵＥによる無制限アクセスを可能にし得る。フェムトセルは、比較的小さい地理的エリア（たとえば、自宅）をカバーし得、フェムトセルとの関連を有するＵＥ（たとえば、限定加入者グループ（ＣＳＧ：Closed Subscriber Group）中のＵＥ、自宅内のユーザのためのＵＥなど）による制限付きアクセスを可能にし得る。マクロセルのためのｅＮＢはマクロｅＮＢ（たとえば、マクロ基地局）と呼ばれることがある。ピコセルのためのｅＮＢはピコｅＮＢ（たとえば、ピコ基地局）と呼ばれることがある。フェムトセルのためのｅＮＢはフェムトｅＮＢ（たとえば、フェムト基地局）またはホームｅＮＢと呼ばれることがある。図１に示す例では、ｅＮＢ１１０ａ、１１０ｂ、および１１０ｃは、それぞれマクロセル１０２ａ、１０２ｂ、および１０２ｃのためのマクロｅＮＢであり得る。ｅＮＢ１１０ｘは、ピコセル１０２ｘのためのピコｅＮＢであり得る。ｅＮＢ１１０ｙおよび１１０ｚは、それぞれフェムトセル１０２ｙおよび１０２ｚのためのフェムトｅＮＢであり得る。ｅＮＢは、１つまたは複数の（たとえば、３つの）セルをサポートすることができる。
【００１８】
[0027]ワイヤレスネットワーク１００はまた、中継局を含み得る。中継局は、上流局（たとえば、ｅＮＢまたはＵＥ）からデータおよび／または他の情報の送信を受信し、そのデータおよび／または他の情報の送信を下流局（たとえば、ＵＥまたはｅＮＢ）に送信する局である。中継局はまた、他のＵＥに対する送信を中継するＵＥとすることができる。図１に示す例では、中継局１１０ｒは、ｅＮＢ１１０ａとＵＥ  １２０ｒとの間の通信を容易にするために、ｅＮＢ１１０ａおよびＵＥ１２０ｒと通信し得る。中継局は、リレーｅＮＢ、リレーなどと呼ばれることもある。
【００１９】
[0028]ワイヤレスネットワーク１００は、様々なタイプのｅＮＢ、たとえば、マクロｅＮＢ、ピコｅＮＢ、フェムトｅＮＢ、リレーなどを含む異種ネットワーク（ＨｅｔＮｅｔ）であり得る。これらの様々なタイプのｅＮＢは、様々な送信電力レベル、様々なカバレージエリア、およびワイヤレスネットワーク１００中の干渉に対する様々な影響を有し得る。たとえば、マクロｅＮＢは、高い送信電力レベル（たとえば、２０ワット）を有し得るが、ピコｅＮＢ、フェムトｅＮＢ、およびリレーは、より低い送信電力レベル（たとえば、１ワット）を有し得る。
【００２０】
[0029]ワイヤレスネットワーク１００は、同期動作または非同期動作をサポートし得る。同期動作の場合、ｅＮＢは同様のフレームタイミングを有し得、異なるｅＮＢからの送信は近似的に時間的に整合され得る。非同期動作の場合、ｅＮＢは異なるフレームタイミングを有し得、異なるｅＮＢからの送信は時間的に整合されないことがある。本明細書で説明する技法は、同期動作と非同期動作の両方のために使用され得る。
【００２１】
[0030]ネットワークコントローラ１３０は、ｅＮＢのセットに結合し、これらのｅＮＢの協調および制御を行い得る。ネットワークコントローラ１３０は、バックホールを介してｅＮＢ１１０と通信し得る。ｅＮＢ１１０はまた、たとえば、直接、またはワイヤレスバックホールもしくは有線バックホールを介して間接的に、互いに通信し得る。
【００２２】
[0031]ＵＥ１２０は、ワイヤレスネットワーク１００全体にわたって分散され得、各ＵＥは、固定でも移動でもよい。ＵＥは、端末、移動局、加入者ユニット、局などと呼ばれることもある。ＵＥは、セルラー電話、携帯情報端末（ＰＤＡ）、ワイヤレスモデム、ワイヤレス通信デバイス、ハンドヘルドデバイス、ラップトップコンピュータ、コードレス電話、ワイヤレスローカルループ（ＷＬＬ）局、タブレットなどであり得る。ＵＥは、マクロｅＮＢ、ピコｅＮＢ、フェムトｅＮＢ、リレーなどと通信することが可能であり得る。図１において、両矢印付きの実線は、ダウンリンクおよび／またはアップリンク上での、ＵＥと、そのＵＥにサービスするように指定されたｅＮＢであるサービングｅＮＢとの間の所望の送信を示す。両矢印付きの破線は、ＵＥとｅＮＢとの間の干渉送信を示す。いくつかの態様では、ＵＥは、ＬＴＥリリース１０ＵＥを備え得る。
【００２３】
[0032]ＬＴＥは、ダウンリンク上では直交周波数分割多重化（ＯＦＤＭ）を利用し、アップリンク上ではシングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）を利用する。ＯＦＤＭおよびＳＣ−ＦＤＭは、システム帯域幅を、一般にトーン、ビンなどとも呼ばれる複数（Ｋ）個の直交サブキャリアに区分する。各サブキャリアはデータで変調され得る。一般に、変調シンボルは、ＯＦＤＭでは周波数領域で、ＳＣ−ＦＤＭでは時間領域で送信される。隣接するサブキャリア間の間隔は固定とすることができ得、サブキャリアの総数（Ｋ）はシステム帯域幅に依存することができる。たとえば、Ｋは、１．２５、２．５、５、１０、または２０メガヘルツ（ＭＨｚ）のシステム帯域幅に対してそれぞれ１２８、２５６、５１２、１０２４、または２０４８に等しくなり得る。システム帯域幅はまた、サブバンドに区分され得る。たとえば、サブバンドは１．０８ＭＨｚをカバーし得、１．２５、２．５、５、１０、または２０ＭＨｚのシステム帯域幅に対してそれぞれ１つ、２つ、４つ、８つ、または１６個のサブバンドがあり得る。
【００２４】
[0033]図２に、ＬＴＥにおいて使用されるフレーム構造を示す。ダウンリンクの送信タイムラインは、無線フレームの単位に区分され得る。各無線フレームは、所定の持続時間（たとえば、１０ミリ秒（ｍｓ））を有してよく、０から９のインデックスをもつ１０個のサブフレームに区分され得る。各サブフレームは、２個のスロットを含み得る。したがって、各無線フレームは、０から１９のインデックスをもつ２０個のスロットを含み得る。各スロットは、Ｌ個のシンボル期間、たとえば、（図２に示すように）通常のサイクリックプレフィックスに対するＬ＝７個のシンボル期間、または拡張されたサイクリックプレフィックスに対するＬ＝６個のシンボル期間を含み得る。各サブフレーム中の２Ｌ個のシンボル期間には、０から２Ｌ−１のインデックスが割り当てられ得る。利用可能な時間周波数リソースはリソースブロックに区分され得る。各リソースブロックは、１つのスロット中でＮ個のサブキャリア（たとえば、１２個のサブキャリア）をカバーし得る。
【００２５】
[0034]ＬＴＥでは、ｅＮＢは、ｅＮＢ中の各セルについて１次同期信号（ＰＳＳ）と２次同期信号（ＳＳＳ）とを送り得る。１次同期信号および２次同期信号は、図２に示すように、それぞれ、通常のサイクリックプレフィックスをもつ各無線フレームのサブフレーム０および５の各々中のシンボル期間６および５中で送られ得る。同期信号は、セル検出および捕捉のためにＵＥによって使用され得る。ｅＮＢは、サブフレーム０のスロット１中のシンボル期間０〜３中で物理ブロードキャストチャネル（ＰＢＣＨ：Physical Broadcast Channel）を送り得る。ＰＢＣＨはあるシステム情報を搬送し得る。
【００２６】
[0035]ｅＮＢは、図２に示すように、各サブフレームの第１のシンボル期間中に物理制御フォーマットインジケータチャネル（ＰＣＦＩＣＨ：Physical Control Format Indicator Channel）を送り得る。ＰＣＦＩＣＨは、制御チャネルのために使用されるいくつか（Ｍ個）のシンボル期間を搬送し得、ここで、Ｍは、１、２または３に等しくなり得、サブフレームごとに変化し得る。Ｍはまた、たとえば、リソースブロックが１０個未満である、小さいシステム帯域幅では４に等しくなり得る。ｅＮＢは、各サブフレームの最初のＭ個のシンボル期間中に物理ＨＡＲＱインジケータチャネル（ＰＨＩＣＨ：Physical HARQ Indicator Channel）と物理ダウンリンク制御チャネル（ＰＤＣＣＨ：Physical Downlink Control Channel）とを送り得る（図２に図示せず）。ＰＨＩＣＨは、ハイブリッド自動再送要求（ＨＡＲＱ：hybrid automatic repeat request）をサポートするための情報を搬送し得る。ＰＤＣＣＨは、ＵＥのためのリソース割振りに関する情報と、ダウンリンクチャネルのための制御情報とを搬送し得る。ｅＮＢは、各サブフレームの残りのシンボル期間中に物理ダウンリンク共有チャネル（ＰＤＳＣＨ：Physical Downlink Shared Channel）を送り得る。ＰＤＳＣＨは、ダウンリンク上でのデータ送信のためにスケジュールされたＵＥのためのデータを搬送し得る。ＬＴＥにおける様々な信号およびチャネルは、公開されている「Ｅｖｏｌｖｅｄ  Ｕｎｉｖｅｒｓａｌ  Ｔｅｒｒｅｓｔｒｉａｌ  Ｒａｄｉｏ  Ａｃｃｅｓｓ（Ｅ−ＵＴＲＡ）；Ｐｈｙｓｉｃａｌ  Ｃｈａｎｎｅｌｓ  ａｎｄ  Ｍｏｄｕｌａｔｉｏｎ」と題する、３ＧＰＰのＴＳ３６．２１１に記載されている。
【００２７】
[0036]ｅＮＢは、ｅＮＢによって使用されるシステム帯域幅の中心１．０８ＭＨｚにおいてＰＳＳ、ＳＳＳおよびＰＢＣＨを送り得る。ｅＮＢは、これらのチャネルが送られる各シンボル期間中のシステム帯域幅全体にわたってＰＣＦＩＣＨおよびＰＨＩＣＨを送り得る。ｅＮＢは、システム帯域幅のいくつかの部分においてＵＥのグループにＰＤＣＣＨを送り得る。ｅＮＢは、システム帯域幅の特定の部分において特定のＵＥにＰＤＳＣＨを送り得る。ｅＮＢは、すべてのＵＥにブロードキャストでＰＳＳ、ＳＳＳ、ＰＢＣＨ、ＰＣＦＩＣＨ、およびＰＨＩＣＨを送り得、特定のＵＥにユニキャストでＰＤＣＣＨを送り得、また、特定のＵＥにユニキャストでＰＤＳＣＨを送り得る。
【００２８】
[0037]各シンボル期間においていくつかのリソース要素が利用可能であり得る。各リソース要素は、１つのシンボル期間中の１つのサブキャリアをカバーし得、実数値または複素数値であり得る１つの変調シンボルを送るために使用され得る。各シンボル期間中に基準信号のために使用されないリソース要素は、リソース要素グループ（ＲＥＧ：resource element group）に構成され得る。各ＲＥＧは、１つのシンボル期間中に４つのリソース要素を含み得る。ＰＣＦＩＣＨは、シンボル期間０において、周波数上でほぼ等しく離間され得る、４つのＲＥＧを占有し得る。ＰＨＩＣＨは、１つまたは複数の構成可能なシンボル期間において、周波数上で拡散され得る、３つのＲＥＧを占有し得る。たとえば、ＰＨＩＣＨのための３つのＲＥＧは、すべてシンボル期間０に属し得るか、またはシンボル期間０、１、および２に拡散され得る。ＰＤＣＣＨは、たとえば、最初のＭ個のシンボル期間中に利用可能なＲＥＧから選択され得る、９個、１８個、３６個、または７２個のＲＥＧを占有し得る。ＲＥＧのいくつかの組合せのみがＰＤＣＣＨに対して可能にされ得る。
【００２９】
[0038]ＵＥは、ＰＨＩＣＨおよびＰＣＦＩＣＨのために使用される特定のＲＥＧを知り得る。ＵＥは、ＰＤＣＣＨのためのＲＥＧの様々な組合せを探索し得る。探索する組合せの数は、一般に、ＰＤＣＣＨに対して可能にされた組合せの数よりも少ない。ｅＮＢは、ＵＥが探索することになる組合せのいずれかにおいてＵＥにＰＤＣＣＨを送り得る。
【００３０】
[0039]図２Ａに、ＬＴＥにおけるアップリンクのための例示的なフォーマット２００Ａを示す。アップリンクのために利用可能なリソースブロックは、データセクションと制御セクションとに区分され得る。制御セクションは、システム帯域幅の２つのエッジにおいて形成され得、構成可能なサイズを有し得る。制御セクション中のリソースブロックは、制御情報を送信するためにＵＥに割り当てられ得る。データセクションは、制御セクション中に含まれないすべてのリソースブロックを含み得る。図２Ａの設計は、データセクション中の連続するサブキャリアのすべてを単一のＵＥに割り当てることを可能にし得る連続サブキャリアを含むデータセクションを生じさせる。
【００３１】
[0040]ＵＥには、ｅＮＢに制御情報を送信するために制御セクション中のリソースブロックが割り当てられ得る。ＵＥには、ｅＮＢにデータを送信するためにデータセクション中のリソースブロックも割り当てられ得る。ＵＥは、制御セクション中の割り当てられたリソースブロック上の物理アップリンク制御チャネル（ＰＵＣＣＨ：Physical Uplink Control Channel）２１０ａ、２１０ｂ中で制御情報を送信し得る。ＵＥは、データセクション中の割り当てられたリソースブロック上の物理アップリンク共有チャネル（ＰＵＳＣＨ：Physical Uplink Shared Channel）２２０ａ、２２０ｂ中でデータのみまたはデータと制御情報の両方を送信し得る。アップリンク送信は、サブフレームの両方のスロットにわたり得、図２Ａに示すように周波数全体にわたってホッピングし得る。
【００３２】
[0041]ＵＥは、複数のｅＮＢのカバレージ内にあり得る。そのＵＥにサービスするために、これらのｅＮＢのうちの１つが選択され得る。サービングｅＮＢは、受信電力、経路損失、信号対雑音比（ＳＮＲ）など、様々な基準に基づいて選択され得る。
【００３３】
[0042]ＵＥは、ＵＥが１つまたは複数の干渉ｅＮＢからの高干渉を観測し得る支配的干渉シナリオにおいて動作し得る。支配的干渉シナリオは、制限付き関連付けにより発生し得る。たとえば、図１では、ＵＥ  １２０ｙは、フェムトｅＮＢ１１０ｙに近接し得、ｅＮＢ１１０ｙについて高い受信電力を有し得る。しかしながら、ＵＥ１２０ｙは、制限付き関連付けによりフェムトｅＮＢ１１０ｙにアクセスすることができないことがあり、次いで、（図１に示すように）より低い受信電力をもつマクロｅＮＢ１１０ｃまたはやはりより低い受信電力をもつフェムトｅＮＢ１１０ｚ（図１に図示せず）に接続し得る。その場合、ＵＥ１２０ｙは、ダウンリンク上でフェムトｅＮＢ１１０ｙからの高干渉を観測し得、また、アップリンク上でｅＮＢ１１０ｙに高干渉を引き起こし得る。
【００３４】
[0043]支配的干渉シナリオはまた、範囲拡張により発生し得、これは、ＵＥが、ＵＥによって検出されたすべてのｅＮＢのうち、より低い経路損失とより低いＳＮＲとをもつｅＮＢに接続するシナリオである。たとえば、図１では、ＵＥ１２０ｘは、マクロｅＮＢ１１０ｂとピコｅＮＢ１１０ｘとを検出し得、ｅＮＢ１１０ｘについて、ｅＮＢ１１０ｂよりも低い受信電力を有し得る。とはいえ、ｅＮＢ１１０ｘの経路損失がマクロｅＮＢ１１０ｂの経路損失よりも低い場合、ＵＥ１２０ｘはピコｅＮＢ１１０ｘに接続することが望ましいことがある。これにより、ＵＥ１２０ｘの所与のデータレートに対してワイヤレスネットワークへの干渉が少なくなり得る。
【００３５】
[0044]一態様では、支配的干渉シナリオにおける通信は、異なるｅＮＢを異なる周波数帯域上で動作させることによってサポートされ得る。周波数帯域は、通信のために使用され得る周波数範囲であり、（ｉ）中心周波数および帯域幅、または（ｉｉ）より低い周波数およびより高い周波数によって与えられ得る。周波数帯域は、帯域、周波数チャネルなどと呼ばれることもある。異なるｅＮＢのための周波数帯域は、強いｅＮＢがそれのＵＥと通信することを可能にしながら、ＵＥが支配的干渉シナリオにおいてより弱いｅＮＢと通信することができるように選択され得る。ｅＮＢは、ＵＥにおいて受信されるｅＮＢからの信号の受信電力に基づいて（ｅＮＢの送信電力レベルには基づかずに）「弱い」ｅＮＢまたは「強い」ｅＮＢとして分類され得る。
【００３６】
[0045]図３は、図１の基地局／ｅＮＢのうちの１つであり得る基地局またはｅＮＢ１１０および図１のＵＥのうちの１つであり得るＵＥ１２０の設計のブロック図である。制限付き関連付けシナリオの場合、ｅＮＢ１１０は図１のマクロｅＮＢ１１０ｃであり得、ＵＥ１２０はＵＥ１２０ｙであり得る。ｅＮＢ１１０はまた、何らかの他のタイプの基地局であり得る。ｅＮＢ１１０は、Ｔ個のアンテナ３３４ａ〜３３４ｔを装備し得、ＵＥ１２０は、Ｒ個のアンテナ３５２ａ〜３５２ｒを装備し得、概して、Ｔ≧１およびＲ≧１である。
【００３７】
[0046]ｅＮＢ１１０において、送信プロセッサ３２０は、データソース３１２からデータを受信し、コントローラ／プロセッサ３４０から制御情報を受信し得る。制御情報は、ＰＢＣＨ、ＰＣＦＩＣＨ、ＰＨＩＣＨ、ＰＤＣＣＨなどのためのものであり得る。データは、ＰＤＳＣＨなどのためのものであり得る。送信プロセッサ３２０は、データと制御情報とを処理（たとえば、符号化およびシンボルマッピング）して、それぞれデータシンボルと制御シンボルとを取得し得る。送信プロセッサ３２０はまた、たとえば、ＰＳＳ、ＳＳＳ、およびセル固有基準信号のための基準シンボルを生成し得る。送信（ＴＸ）多入力多出力（ＭＩＭＯ）プロセッサ３３０は、適用可能な場合、データシンボル、制御シンボル、および／または基準シンボルに対して空間処理（たとえば、プリコーディング）を実行し得、Ｔ個の出力シンボルストリームをＴ個の変調器（ＭＯＤ）３３２ａ〜３３２ｔに供給し得る。各変調器３３２は、（たとえば、ＯＦＤＭなどの）それぞれの出力シンボルストリームを処理して出力サンプルストリームを取得し得る。各変調器３３２はさらに、出力サンプルストリームを処理（たとえば、アナログへの変換、増幅、フィルタ処理、およびアップコンバート）して、ダウンリンク信号を取得し得る。変調器３３２ａ〜３３２ｔからのＴ個のダウンリンク信号は、それぞれＴ個のアンテナ３３４ａ〜３３４ｔを介して送信され得る。
【００３８】
[0047]ＵＥ１２０において、アンテナ３５２ａ〜３５２ｒは、ｅＮＢ１１０からダウンリンク信号を受信し得、受信信号をそれぞれ復調器（ＤＥＭＯＤ）３５４ａ〜３５４ｒに供給し得る。各復調器３５４は、それぞれの受信信号を調整（たとえば、フィルタ処理、増幅、ダウンコンバート、およびデジタル化）して、入力サンプルを得ることができる。各復調器３５４はさらに、（たとえば、ＯＦＤＭなどの）入力サンプルを処理して受信シンボルを取得し得る。ＭＩＭＯ検出器３５６は、Ｒ個の復調器３５４ａ〜３５４ｒのすべてから受信シンボルを取得し、適用可能な場合は受信シンボルに対してＭＩＭＯ検出を実行し、検出されたシンボルを供給し得る。受信プロセッサ３５８は、検出されたシンボルを処理（たとえば、復調、デインターリーブ、および復号）し、ＵＥ１２０の復号されたデータをデータシンク３６０に与え、復号された制御情報をコントローラ／プロセッサ３８０に与え得る。
【００３９】
[0048]アップリンク上では、ＵＥ１２０において、送信プロセッサ３６４は、データソース３６２から（たとえば、ＰＵＳＣＨのための）データを受信し、処理し得、コントローラ／プロセッサ３８０から（たとえば、ＰＵＣＣＨのための）制御情報を受信し、処理し得る。送信プロセッサ３６４はまた、基準信号のための基準シンボルを生成し得る。送信プロセッサ３６４からのシンボルは、適用可能な場合はＴＸ  ＭＩＭＯプロセッサ３６６によってプリコードされ、さらに（たとえば、ＳＣ−ＦＤＭなどのために）変調器３５４ａ〜３５４ｒによって処理され、ｅＮＢ１１０に送信され得る。ｅＮＢ１１０において、ＵＥ１２０からのアップリンク信号は、アンテナ３３４によって受信され、復調器３３２によって処理され、適用可能な場合はＭＩＭＯ検出器３３６によって検出され、さらに受信プロセッサ３３８によって処理されて、ＵＥ１２０によって送られた復号されたデータおよび制御情報が取得され得る。受信プロセッサ３３８は、復号されたデータをデータシンク３３９に与え、復号された制御情報をコントローラ／プロセッサ３４０に与え得る。
【００４０】
[0049]コントローラ／プロセッサ３４０および３８０は、それぞれｅＮＢ１１０における動作およびＵＥ１２０における動作を指示し得る。ＵＥ１２０におけるコントローラ／プロセッサ３８０、受信プロセッサ３５８ならびに／または他のプロセッサおよびモジュールは、図９の動作９００、および／または本明細書で説明する技法のための他のプロセスを実行または指示し得る。ただし、図３における任意の他のプロセッサまたは構成要素は、図９の動作９００、および／または本明細書で説明する技法のための他のプロセスであってよく、これらを実行または指示し得る。メモリ３４２および３８２はそれぞれ、ｅＮＢ１１０およびＵＥ１２０のためのデータとプログラムコードとを記憶することができる。メモリ３４２および３８２はプロセッサとは別個に示されているが、様々な態様では、メモリはプロセッサの内部にあり得る（たとえば、キャッシュまたはレジスタ）。メモリ３８４は、プロセッサの外部にあってよく、ＵＥ１２０のためのデータまたは情報を記憶することができる。スケジューラ３４４は、ダウンリンク上および／またはアップリンク上でのデータ送信のためにＵＥをスケジュールし得る。
【００４１】
１つまたは複数のＬＬＲまたは復号されたビットの例示的なＬＴＥ条件付きオフロード
[0050]高度なユーザ機器（ＵＥ）モデム実装形態にとって、オンチップメモリ使用量および電力の最小化が望ましい。リンク効率性を改善するために、多くのワイヤレスシステムはハイブリッド自動再送要求（ＨＡＲＱ）を用いている。ＨＡＲＱプロセスを用いて、トランスポートブロック（ＴＢ）は、第１の送信で正常に復号することがあり、または正常に復号されなかった場合には、受信機が復号する前に以前の送信からの情報を現在の再送信と合成できるように再送信され得る。Ｌｏｎｇ−Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）モデムなどのいくつかのモデムは、より高いデータレートとＨＡＲＱとを使用し、したがって、ＵＥは、失敗したトランスポートブロック（ＴＢ）の再送信でＨＡＲＱ合成するためにより多くの数のコードブロック（ＣＢ）について対数尤度比（ＬＬＲ）を記憶する。
【００４２】
[0051]ＬＴＥダウンリンクの場合、ターボコーディングを使用する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の再送信では、ＵＥ受信機は通常、復号を再試行する前に現在の送信からの計算された対数尤度比ＬＬＲを以前の送信からの記憶された合計と合成する。したがって、ＵＥ受信機は通常、アクティブＨＡＲＱインターレースの各々について以前の送信からのＬＬＲを記憶する。すべてのＨＡＲＱインターレースにわたってＵＥによって記憶されると予想されるソフトチャネルビット（たとえば、ＬＬＲ）の総数は、値Ｎ＿ｓｏｆｔによって表される。ＬＬＲの各々がＭビット精度による分解能で記憶される場合、すべてのＨＡＲＱインターレースにわたるＵＥ記憶総量は、Ｍ×Ｎ＿ｓｏｆｔによって近似され得るが、メモリアドレス指定要件は通常、近似された記憶量よりも若干高い。
【００４３】
[0052]ＬＴＥでは、ＴＢは、ＴＢサイズに基づいて複数のコードブロックＣＢに分割される。たとえば、ＬＴＥ仕様のセクション３６．２１２に記載されているように、ＰＤＳＣＨチャネル上の各ＴＢは、ＴＢサイズが最大ＣＢサイズよりも大きい（たとえば、６１２０ビットよりも大きい）場合に複数のＣＢに分割され得る。ＴＢレベルの巡回冗長検査（ＣＲＣ）に加えて、ＴＢの各ＣＢは、それ自体のＣＲＣを伴って送信されることもある。
【００４４】
[0053]最大ＴＢサイズとＮ＿ｓｏｆｔとを含む、ＣＲＣ  ＬＴＥ  ＤＬ物理レイヤパラメータ値は、ＵＥカテゴリーに依存する。ＵＥカテゴリー１の場合、送信時間間隔（ＴＴＩ）内に受信されるダウンリンク共有チャネル（ＤＬ−ＳＣＨ）ＴＢビットの最大数は１０２９６であり、ＴＴＩ内に受信されるＤＬ−ＳＣＨ  ＴＢのビットの最大数は１０２９６であり、ソフトチャネルビットの総数、Ｎ＿ｓｏｆｔは２５０３６８であり、ＤＬにおける空間多重化についてサポートされるレイヤの最大数は１である。カテゴリー２の場合、ＴＴＩ内に受信するＤＬ−ＳＣＨ  ＴＢビットの最大数は５１０２４であり、ＴＴＩ内に受信されるＤＬ−ＳＣＨ  ＴＢのビットの最大数は５１０２４であり、Ｎ＿ｓｏｆｔは１２３７２４８であり、ＤＬにおける空間多重化についてサポートされるレイヤの最大数は２である。カテゴリー３の場合、ＴＴＩ内に受信するＤＬ−ＳＣＨ  ＴＢビットの最大数は１０２０４８であり、ＴＴＩ内に受信されるＤＬ−ＳＣＨ  ＴＢのビットの最大数は７５３７６であり、Ｎ＿ｓｏｆｔは１２３７２４８であり、ＤＬにおける空間多重化についてサポートされるレイヤの最大数は２である。カテゴリー４の場合、ＴＴＩ内に受信するＤＬ−ＳＣＨ  ＴＢビットの最大数は１５０７５２であり、ＴＴＩ内に受信されるＤＬ−ＳＣＨ  ＴＢのビットの最大数は７５３７５６であり、Ｎ＿ｓｏｆｔは１８２７０７２であり、ＤＬにおける空間多重化についてサポートされるレイヤの最大数は２である。カテゴリー５の場合、ＴＴＩ内に受信するＤＬ−ＳＣＨ  ＴＢビットの最大数は２９９５５２であり、ＴＴＩ内に受信されるＤＬ−ＳＣＨ  ＴＢのビットの最大数は１４９７７６であり、Ｎ＿ｓｏｆｔは３６６７２００であり、ＤＬにおける空間多重化についてサポートされるレイヤの最大数は４である。ＬＴＥカテゴリー３およびカテゴリー４の場合、７５３７６の最大ＴＢＳは１３個のＣＢに対応し、ＬＴＥカテゴリー２の５１０２４の最大ＴＢＳは９個のＣＢに対応する。
【００４５】
[0054]一例では、サイズＡのＴＢに長さＬ＝２４のＴＢ  ＣＲＣを追加すると、ＴＢビットの数ＢはＢ＝Ａ＋Ｌとなる。最大ＣＢサイズはＺ＝６１４４である。ＴＢの数ビットＢが最大ＣＢサイズＺ以下（すなわち、Ｂ≦Ｚ）である場合、ただ１つのＣＢがあり、追加のＣＢ  ＣＲＣは付加されない。一方、ＴＢビットの数Ｂが最大ＣＢサイズＺを上回る場合（すなわち、Ｂ＞Ｚの場合）、ＴＢは２つ以上のＣＢに分割され、２４ビットのＣＲＣが各ＣＢに追加される。ＣＢの数Ｃは、次の式によって与えられる。
【数１】
2016513428.tif 000003
【００４６】
[0055]図４に、本開示のいくつかの態様による、ＣＲＣ付加および１つまたは複数のＣＢへのＴＢのセグメント化の例示的なブロック図を示す。図４に示すように、ＬＴＥ  ＰＤＳＣＨデータチャネル上で（たとえば、ＬＴＥカテゴリー４のＵＥの場合）、各ＴＢの送信はＡビットの送信に対応する。ブロック４０２において、サイズＬビットのＴＢ  ＣＲＣが付加される（すなわち、Ｂ＝Ａ＋Ｌ）。ブロック４０４において、ＴＢビットの数Ｂが最大ＣＢサイズよりも大きい場合に、ＴＢはＣ個のＣＢ（たとえば、ＴＢサイズに応じて１〜１３個のＣＢ）にセグメント化されることがあり、ＴＢが２４ビットのＴＢ  ＣＲＣを有することに加えて、各ＣＢはそれ自体の２４ビットのＣＢ  ＣＲＣを付加される。ブロック４０６において、Ｋrビットのｒ番目のＣＢごとにチャネルコーディングされる。
【００４７】
[0056]図５に、本開示のいくつかの態様による、例示的な仮想サーキュラーバッファ５００を示す。図５に示すように、仮想サーキュラーバッファ５００は、サブブロックインターリーバの後にＣＢごとに送信機で行われた例示的なレートマッチングを示し得る。図５に示すように、サイズＫwの仮想サーキュラーバッファ５００全体は、たとえば、Ｋw＝３×ＫΠとなるようにＫΠの３つの行為に分割され得る。ＴＢのソフトバッファサイズはＮIRビットと定義されてよく、ｒ番目のＣＢのソフトバッファサイズはＮcbと定義されてよい。ＣＢのソフトバッファサイズは次の式によって与えられる。
【数２】
2016513428.tif 000004
【００４８】
[0057]ＴＢごとのソフトビットの数は、次の式により、すべてのＴＴＩのＮsoftにわたるソフトビットの最大数に基づく。
【数３】
2016513428.tif 000005
【００４９】
ここで、リリース８において送信モード３または４の場合にＫMIMO＝２および他のモードの場合に１であり、ＭDL_HARQはＤＬ  ＨＡＲＱプロセスの最大数である。値「８」が上の式に含まれているが、そのような値は例示的であり、異なる数の値が用いられてよい。Ｅビットがサーキュラーバッファから送信される。ＥビットはＮcbよりも小さいこと、またはＮcbよりも大きいこと（たとえば、サーキュラーバッファをラッピングすると呼ばれる）がある。
【００５０】
[0058]したがって、必要なのは、復調器からのデータ出力を記憶するための（たとえば、多数のＬＬＲおよび／または復号されたビットを効率的に記憶するための）技法および装置である。
【００５１】
[0059]モデムは通常、オンチップにＬＬＲを記憶し得るが、オンチップ記憶量ひいてはチップ面積を低減および／または最小化するために、本明細書では、外部（たとえば、ダブルデータレート（ＤＤＲ））メモリへのメモリ転送（たとえば、ＭＣＤＭＡ転送）を使用して外部メモリにおけるオフチップに１つまたは複数のＬＬＲおよび／または復号されたビットを転送し記憶するための技法および装置が提供される。たとえば、それらの転送の頻度および／またはサイズを低減および／または最小化することによって、オンチップバッファリングおよび／または電力消費が低減および／または最小化され得る。それによって、ピークレートを達成するために必要とされるモデムスループットおよびＨＷデータ経路サイズなどに対するパフォーマンス上の不利益なしに、メモリ節約が達成され得る。
【００５２】
[0060]いくつかの態様によれば、１つまたは複数のＬＬＲおよび／または復号されたビットのオンチップメモリ記憶量は、モデムハードウェア（ＨＷ）、パイプライン方式、および／または全体のタイムライン効率性に過度に影響を与えることなく、最小数のＣＢがオンチップにバッファリングされ、すべての他のＬＬＲがオフチップに記憶されるように、ＣＢ、ＨＡＲＱ合成、デインタリービング、および／または復号のパイプライン深度に基づいてサイズ決定されたローカルＬＬＲバッファを使用することによって低減され得る（たとえば、８個のＨＡＲＱインターレースにわたる３ビットのＬＬＲを伴うカテゴリー４のＵＥの場合に５．５ＭＢを記憶するのと比較して、オンチップに３４０ＫＢだけ記憶する）。
【００５３】
[0061]いくつかの態様では、ＣＢ  ＣＲＣに失敗したＣＢについてのみＣＢ  ＬＬＲが記憶される。ＣＢがＣＲＣに失敗するという条件でのみＣＢ  ＬＬＲがオフチップに記憶されるので、これは「条件付きＨＡＲＱオフロード」と呼ばれる。復号に失敗したＣＢからのみＬＬＲをオフロードすること（たとえば、外部メモリに記憶すること、または書き込むこと）によって、メモリ転送の低減および／または最小化により電力節約が実現される。多くのＴＢはそれらの第１の送信で、すべてのＣＢがそれらのＣＢ  ＣＲＣに合格することに伴って、ＣＲＣに合格する。それらの場合、ＬＬＲは転送されず、メモリ転送は最小化され、それによって電力を節約する。
【００５４】
[0062]いくつかの態様によれば、失敗したＣＢについてのＬＬＲ書込み範囲は、現在の送信のＬＬＲの範囲および／または１つもしくは複数の以前の送信のＬＬＲの範囲に基づいて低減および／または最小化され得る。たとえば、（たとえば、以前の失敗したＣＢ  ＣＲＣから）ＣＢについてすでに記憶されているＬＬＲは、現在の範囲に基づくそれらの値の変化の可能性がある場合に現在の送信のために再度オフロードされるだけである。いくつかの態様では、ＣＢ  ＣＲＣに失敗した所与のＣＢについて、この送信で新しい情報が受信されたＣＢサークルのサブセットからのＬＬＲのみがオフロードされ、その理由は、他の範囲はまだ送信されていないか、オンロードの可能性のためにすでに記憶されていることにある。
【００５５】
[0063]図６に、本開示のいくつかの態様による、失敗した第１の送信についての仮想サーキュラーバッファ６００への例示的なＬＬＲ書込み範囲を示す。図６に示すように、所与のＣＢについて、どのＬＬＲが最新の送信によって影響を受けたかにより、Ｎcbのサブセットがオフロードされ得る。たとえば、ＣＢがＣＢ  ＣＲＣに失敗した場合に、復調器出力からのＬＬＲがオフロードされる（たとえば、ローカルメモリから読み取られ、外部メモリに書き込まれる）ことがある。他の値は初期化されないままであり得る。
【００５６】
[0064]図７に、本開示のいくつかの態様による、失敗した再送信についての仮想サーキュラーバッファ７００との間の例示的なＬＬＲ読取り／書込み範囲を示す。図７に見られるように、ＣＢ再送信（たとえば、現在の送信７０２）では、ＣＢの以前の送信７０４（たとえば、図６の送信）に関連するＬＬＲ７０６がオンロードされる（たとえば、外部メモリから読み取られ、ローカルメモリに書き込まれる）ことがある。図７に示すように、バッファにすでに記憶されていて、オンロードに利用可能である以前の送信のＬＬＲ７０６と現在の送信７０２のＬＬＲ範囲７０８が重複するように、現在の送信７０２のＬＬＲ範囲７０８はＭビット開始アドレスを有し得る。したがって、現在の送信については、（たとえば、送信がＣＢ  ＣＲＣに失敗した場合に）重複しないＬＬＲのみが外部メモリにオフロードされ得る。次の送信では、現在の送信７０２と以前の送信７０６の両方からの記憶されたＬＬＲがオンロードに利用可能となる。
【００５７】
[0065]いくつかの態様では、オンロードされたＬＬＲはＨＡＲＱ合成され、送信されないＬＬＲはアドレス指定要件に従ってゼロにされ得る。再送信のＬＬＲ範囲は、少なくとも再送信に基づき得る。第３の送信（たとえば、第２の再送信）では、第１の送信と第２の送信とに及ぶＮcbのサブセットが（たとえば、外部メモリから）読み込まれ得る。このようにして、送信についての読取り範囲は、１つまたは複数の以前の送信に基づき得る。
【００５８】
[0066]図８は、本開示のいくつかの態様による、例示的なＣＢ  ＨＡＲＱバッファおよびＬＬＲ／復号されたビットのメモリ転送のブロック図８００である。図８に示すように、現在の送信からのＬＬＲが復調器８０２から送られ、現在の送信ＬＬＲバッファ８０４に記憶され得る。いくつかの態様では、現在の送信ＣＢ  ＬＲＲがＨＡＲＱコンバイナおよびデインターリーバ８０６に送られ得る。バイパスのためのＬＬＲがターボデコーダ８０８（ＴＤＥＣ）に送られ得る。合格したＣＢ（またはバイパスＣＢ）の復号されたビットは、デコーダ出力バッファ８１０に記憶され、次いでメモリ転送８１２を介してメモリ８１４（たとえば、外部メモリまたは他のメモリ）に記憶され得る。ＨＡＲＱコンバイナおよびデインターリーバ８０６から、失敗したＣＢのＬＬＲがオンチップＨＡＲＱバッファ８１６からメモリ転送８１２を介してメモリ８１４（たとえば、外部メモリまたは他のメモリ）にオフロードされ得る。いくつかの態様では、ＬＬＲおよび復号されたビットが、ＨＡＲＱコンバイナおよびデインターリーバ８０６において現在の送信とＨＡＲＱ合成するためにメモリ８１４からメモリ転送８１２を介してオンチップＨＡＲＱバッファ８１６に読み込まれる（オンロードされる）こともある。
【００５９】
[0067]いくつかの態様によれば、ピークレートを達成するためのモデムスループットまたおよびＨＷデータ経路サイズに影響を与えることなくオンチップメモリ（たとえば、オンチップＨＡＲＱバッファ８１６）を最小化するのが望ましい。図８に示す例に示すように、ＣＢがＬＬＲオンロードとオフロードの両方を有する失敗した再送信でオンロード→ＨＡＲＱ−ＤＥＩＮＴ→ＴＤＥＣ→オフロードのパイプラインを完全に効率的に維持することは、３個のＣＢ（たとえば、ＣＢｎ−１、ＣＢｎ、およびＣＢｎ＋１）のＨＡＲＱバッファサイズを使用し得る。この例では、ＣＢｎ＋１におけるＬＬＲはメモリ８１４へのオフロードのプロセスにあることがあり、ＣＢｎはＨＡＲＱ−ＤＥＮＴブロック８０６にあることがあり、ＣＢｎ−１はＴＤＥＣ８０８にあることがある。代替的に、異なる例では、ＣＢｎ＋１はオンロードされるプロセスにあることがあり、ＣＢｎはＨＡＲＱ−ＤＥＮＴブロック８０６にあることがあり、ＣＢｎ−１はＴＤＥＣブロック８０８にあることがある。
【００６０】
[0068]いくつかの態様によれば、合格したＣＢと失敗したＣＢの両方を有するＴＢの場合、失敗したＣＢについてはＬＬＲがオフロードされることがあり、合格したＣＢについては復号されたビットがオフロードされることがある。失敗したＴＢの以前合格したＣＢの再送信では、以前の合格したＣＢからのビットがオンロードされ、別の以前の失敗したＣＢからのオンロードされたＬＬＲビットに付加され得る。オンロードされたＬＬＲは、現在の送信ＬＬＲとＨＡＲＱ合成されてよく、以前に失敗したＣＢについての復号が試行され得る。ＴＢは、デコーダ出力からの新たに復号されたＣＢおよび以前の合格したＣＢからのオンロードされたビットにより形成され得る。
【００６１】
[0069]いくつかの態様では、以前の送信で復号されたＣＢビットおよび現在の送信で復号されたＣＢビットの精度を確認するために、現在の送信に対してＴＢ  ＣＲＣ検査が実行され得る。
【００６２】
[0070]図９に、本開示の態様による、ワイヤレス通信のための例示的な動作９００を示す。動作９００は、たとえば、電子デバイスによって実行され得る。動作９００は、９０２において、少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信することによって始まり得る。いくつかの態様では、ＴＢは少なくとも２つのＣＢを備え得る。
【００６３】
[0071]９０４において、電子デバイスは、少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行することができる。
【００６４】
[0072]９０６において、電子デバイスは、電子デバイスのモデムコアの外部にあるメモリに、少なくとも１つのＣＢがＣＲＣに失敗した場合における少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または少なくとも１つのＣＢがＣＲＣに合格した場合における少なくとも１つのＣＢに関連する復号されたビットを記憶することができ、ここにおいて、サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する送信のＬＬＲ範囲に基づく。たとえば、サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲の外にあるＬＬＲを備え得る。いくつかの態様では、サブセットは、モデムコアの局所にあるメモリのサイズにさらに基づき得る。いくつかの態様では、送信の範囲は、送信に関連する帯域幅に基づくことがあり、決定されること、および／または送信を受信する受信機もしくは受信プロセッサに知られることがある。
【００６５】
[0073]いくつかの態様によれば、電子デバイスは、再送信のＬＬＲ範囲に少なくとも部分的に基づいて、少なくとも１つのＣＢがＣＲＣに失敗した場合における少なくとも１つのＣＢを含む再送信に関連するＬＬＲ、または少なくとも１つのＣＢがＣＲＣに合格した場合における少なくとも１つのＣＢを含む再送信に関連する復号されたビットをメモリに記憶することができる。いくつかの態様では、電子デバイスは、以前の送信のＬＬＲ範囲に基づいて、少なくとも１つのＣＢがＣＲＣに失敗した場合における少なくとも１つのＣＢを含む第２の再送信に関連するＬＬＲ、または少なくとも１つのＣＢがＣＲＣに合格した場合における少なくとも１つのＣＢを含む第２の再送信に関連する復号されたビットをメモリに記憶することができる。いくつかの態様では、ＬＬＲまたは復号されたビットは、メモリに記憶する前にモデムコアの局所にあるメモリに記憶され得る。
【００６６】
[0074]９０８において、電子デバイスは、ＰＤＳＣＨの再送信を処理するために、記憶されたＬＬＲのサブセットまたは復号されたビットを使用することができる。いくつかの態様では、電子デバイスは、記憶されたＬＬＲまたは復号されたビットをメモリから読み取ることができる。いくつかの態様では、電子デバイスは、以前の送信で復号され、メモリに記憶されたＣＢビットおよび再送信で初めて正常に復号されたＣＢビットに基づいて、ＴＢビットを形成することができる。いくつかの態様では、電子デバイスは、以前の送信で復号されたＣＢビットおよび再送信で復号されたＣＢビットの正確性を確認するために、再送信のＴＢに対するＣＲＣを実行することができる。
【００６７】
[0075]いくつかの態様によれば、電子デバイスは、ＴＢのＣＲＣを実行することができる。いくつかの態様では、電子デバイスは、ＴＢのＣＲＣが失敗した場合にのみ、ＴＢのすべてのＣＢについてＬＬＲを記憶し得る。
【００６８】
[0076]本明細書で使用する、項目のリスト「のうちの少なくとも１つ」を指す句は、単一のメンバーを含む、それらの項目の任意の組合せを指す。一例として、「ａ、ｂまたはｃのうちの少なくとも１つ」は、ａ、ｂ、ｃ、ａ−ｂ、ａ−ｃ、ｂ−ｃおよびａ−ｂ−ｃをカバーするものである。
【００６９】
[0077]情報および信号は様々な異なる技術および技法のいずれかを使用して表すことができることを、当業者は理解されよう。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁性粒子、光場または光学粒子、あるいはそれらの任意の組合せによって表され得る。
【００７０】
[0078]さらに、本明細書の開示に関連して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装できることを、当業者は諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップを、上記では概してそれらの機能に関して説明した。そのような機能をハードウェアとして実装するか、ソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装することができるが、そのような実装の決定は、本開示の範囲からの逸脱を生じるものと解釈すべきではない。
【００７１】
[0079]本明細書の開示に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタロジック、個別ハードウェア構成要素、あるいは本明細書に記載の機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行できる。汎用プロセッサはマイクロプロセッサとすることができるが、代替として、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械とすることができる。プロセッサは、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装することもできる。
【００７２】
[0080]本明細書の開示に関して説明した方法またはアルゴリズムのステップは、直接ハードウェアで実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその２つの組合せで実施され得る。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭ（登録商標）メモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体中に常駐し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、および／または記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサに一体化することができる。プロセッサおよび記憶媒体はＡＳＩＣ中に存在することができる。ＡＳＩＣは、ユーザ端末内に存在することができる。代替として、プロセッサおよび記憶媒体は、ユーザ端末内に個別構成要素として存在することもできる。概して、図に示されている動作がある場合、それらの動作は、同様の番号をもつ対応するカウンターパートのミーンズプラスファンクション構成要素を有し得る。
【００７３】
[0081]１つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの組合せで実装され得る。ソフトウェアで実装する場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、汎用または専用コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、または他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコード手段を搬送または記憶するために使用され得、汎用もしくは専用コンピュータまたは汎用もしくは専用プロセッサによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用されるディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、通常はディスク（ｄｉｓｋ）が磁気的にデータを再生し、一方、ディスク（ｄｉｓｃ）がレーザによって光学的にデータを再生する場合に、コンパクトディスク（ＣＤ）、レーザディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイ（登録商標）ディスクを含む。上記の組合せもコンピュータ可読媒体の範囲内に含めるべきである。
【００７４】
[0082]本開示の前述の説明は、いかなる当業者でも本開示を作成または使用することができるように提供される。本開示への様々な修正は当業者には容易に明らかであり、本明細書で定義した一般原理は、本開示の趣旨または範囲から逸脱することなく他の変形形態に適用できる。したがって、本開示は、本明細書で説明する例および設計に限定されるものではなく、本明細書で開示する原理および新規の特徴に合致する最も広い範囲を与えられるべきである。
【図１】
2016513428.tif 000006
【図２】
2016513428.tif 000007
【図２Ａ】
2016513428.tif 000008
【図３】
2016513428.tif 000009
【図４】
2016513428.tif 000010
【図５】
2016513428.tif 000011
【図６】
2016513428.tif 000012
【図７】
2016513428.tif 000013
【図８】
2016513428.tif 000014
【図９】
2016513428.tif 000015
【手続補正書】
【提出日】平成28年1月22日(2016.1.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電子デバイスによるワイヤレス通信の方法であって、
少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信することと、
前記少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行することと、
前記電子デバイスのモデムコアの外部にあるメモリに、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢに関連する復号されたビットを記憶することと、ここにおいて、前記サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する前記送信のＬＬＲ範囲に基づく、
前記ＰＤＳＣＨの再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用することとを備える方法。
【請求項２】
前記ＴＢのＣＲＣを実行することをさらに備える、請求項１に記載の方法。
【請求項３】
前記ＴＢの前記ＣＲＣが失敗した場合にのみ、前記ＴＢのすべてのＣＢについてＬＬＲを記憶することをさらに備える、請求項２に記載の方法。
【請求項４】
前記ＴＢは少なくとも２つのＣＢを備える、請求項１に記載の方法。
【請求項５】
前記サブセットは、前記１つまたは複数の以前の送信の前記ＬＬＲ範囲の外にあるＬＬＲを備える、請求項１に記載の方法。
【請求項６】
前記サブセットは、前記モデムコアの局所にあるメモリのサイズにさらに基づく、請求項１に記載の方法。
【請求項７】
前記ＴＢは少なくとも２つのＣＢを備え、前記方法は、
以前の送信で復号され、前記メモリに記憶されたＣＢビットおよび前記再送信で正常に復号されたＣＢビットに基づいて、ＴＢビットを形成することをさらに備える、請求項１に記載の方法。
【請求項８】
前記以前の送信で復号されたＣＢビットおよび前記再送信で復号されたＣＢビットの正確性を確認するために、前記再送信のＴＢに対するＣＲＣを実行することをさらに備える、請求項７に記載の方法。
【請求項９】
前記再送信のＬＬＲ範囲に少なくとも部分的に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む前記再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記再送信に関連する復号されたビットを前記メモリに記憶することをさらに備える、請求項１に記載の方法。
【請求項１０】
以前の送信のＬＬＲ範囲に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む第２の再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記第２の再送信に関連する復号されたビットを前記メモリに記憶することをさらに備える、請求項９に記載の方法。
【請求項１１】
前記ＬＬＲまたは復号されたビットは、前記メモリに記憶する前に前記モデムコアの局所にあるメモリに記憶される、請求項１に記載の方法。
【請求項１２】
再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用することは、前記記憶されたＬＬＲまたは復号されたビットを前記メモリから読み取ることを含む、請求項１に記載の方法。
【請求項１３】
電子デバイスによるワイヤレス通信のための装置であって、
少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信するための手段と、
前記少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行するための手段と、
前記電子デバイスのモデムコアの外部にあるメモリに、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢに関連する復号されたビットを記憶するための手段と、ここにおいて、前記サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する前記送信のＬＬＲ範囲に基づく、
前記ＰＤＳＣＨの再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用するための手段とを備える装置。
【請求項１４】
前記ＴＢのＣＲＣを実行するための手段をさらに備える、請求項１３に記載の装置。
【請求項１５】
前記ＴＢの前記ＣＲＣが失敗した場合にのみ、前記ＴＢのすべてのＣＢについてＬＬＲを記憶するための手段をさらに備える、請求項１４に記載の装置。
【請求項１６】
前記ＴＢは少なくとも２つのＣＢを備える、請求項１３に記載の装置。
【請求項１７】
前記サブセットは、前記１つまたは複数の以前の送信の前記ＬＬＲ範囲の外にあるＬＬＲを備える、請求項１３に記載の装置。
【請求項１８】
前記サブセットは、前記モデムコアの局所にあるメモリのサイズにさらに基づく、請求項１３に記載の装置。
【請求項１９】
前記ＴＢは少なくとも２つのＣＢを備え、前記装置は、
以前の送信で復号され、前記メモリに記憶されたＣＢビットおよび前記再送信で正常に復号されたＣＢビットに基づいて、ＴＢビットを形成するための手段をさらに備える、請求項１３に記載の装置。
【請求項２０】
前記以前の送信で復号されたＣＢビットおよび前記再送信で復号されたＣＢビットの正確性を確認するために、前記再送信のＴＢに対するＣＲＣを実行するための手段をさらに備える、請求項１９に記載の装置。
【請求項２１】
前記再送信のＬＬＲ範囲に少なくとも部分的に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む前記再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記再送信に関連する復号されたビットを前記メモリに記憶するための手段をさらに備える、請求項１３に記載の装置。
【請求項２２】
以前の送信のＬＬＲ範囲に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む第２の再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記第２の再送信に関連する復号されたビットを前記メモリに記憶するための手段をさらに備える、請求項２１に記載の装置。
【請求項２３】
前記ＬＬＲまたは復号されたビットは、前記メモリに記憶する前に前記モデムコアの局所にあるメモリに記憶される、請求項１３に記載の装置。
【請求項２４】
再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用することは、前記記憶されたＬＬＲまたは復号されたビットを前記メモリから読み取ることを含む、請求項１３に記載の装置。
【請求項２５】
電子デバイスによるワイヤレス通信のための装置であって、
少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信することと、
前記少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行することと、
前記電子デバイスのモデムコアの外部にあるメモリに、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢに関連する復号されたビットを記憶することと、ここにおいて、前記サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する前記送信のＬＬＲ範囲に基づく、
前記ＰＤＳＣＨの再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用することとを行うように構成された少なくとも１つのプロセッサと、
前記少なくとも１つのプロセッサと結合されたメモリとを備える装置。
【請求項２６】
前記再送信のＬＬＲ範囲に少なくとも部分的に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む前記再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記再送信に関連する復号されたビットを前記メモリに記憶するための手段をさらに備える、請求項２５に記載の装置。
【請求項２７】
以前の送信のＬＬＲ範囲に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む第２の再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記第２の再送信に関連する復号されたビットを前記メモリに記憶するための手段をさらに備える、請求項２６に記載の装置。
【請求項２８】
命令を記憶した非一時的なコンピュータ可読媒体であって、前記命令が
少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信することと、
前記少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行することと、
電子デバイスのモデムコアの外部にあるメモリに、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢに関連する復号されたビットを記憶することと、ここにおいて、前記サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する前記送信のＬＬＲ範囲に基づく、
前記ＰＤＳＣＨの再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用することとを行うように装置によって実行可能である、非一時的なコンピュータ可読媒体。
【請求項２９】
前記命令は、
前記再送信のＬＬＲ範囲に少なくとも部分的に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む前記再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記再送信に関連する復号されたビットを前記メモリに記憶することを行うように装置によってさらに実行可能である、請求項２８に記載のコンピュータ可読媒体。
【請求項３０】
前記命令は、
以前の送信のＬＬＲ範囲に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む第２の再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記第２の再送信に関連する復号されたビットを前記メモリに記憶することを行うように装置によってさらに実行可能である、請求項２９に記載のコンピュータ可読媒体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
[0082]本開示の前述の説明は、いかなる当業者でも本開示を作成または使用することができるように提供される。本開示への様々な修正は当業者には容易に明らかであり、本明細書で定義した一般原理は、本開示の趣旨または範囲から逸脱することなく他の変形形態に適用できる。したがって、本開示は、本明細書で説明する例および設計に限定されるものではなく、本明細書で開示する原理および新規の特徴に合致する最も広い範囲を与えられるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
電子デバイスによるワイヤレス通信の方法であって、
少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信することと、
前記少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行することと、
前記電子デバイスのモデムコアの外部にあるメモリに、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢに関連する復号されたビットを記憶することと、ここにおいて、前記サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する前記送信のＬＬＲ範囲に基づく、
前記ＰＤＳＣＨの再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用することとを備える方法。
［Ｃ２］
前記ＴＢのＣＲＣを実行することをさらに備える、Ｃ１に記載の方法。
［Ｃ３］
前記ＴＢの前記ＣＲＣが失敗した場合にのみ、前記ＴＢのすべてのＣＢについてＬＬＲを記憶することをさらに備える、Ｃ１に記載の方法。
［Ｃ４］
前記ＴＢは少なくとも２つのＣＢを備える、Ｃ１に記載の方法。
［Ｃ５］
前記サブセットは、前記１つまたは複数の以前の送信の前記ＬＬＲ範囲の外にあるＬＬＲを備える、Ｃ１に記載の方法。
［Ｃ６］
前記サブセットは、前記モデムコアの局所にあるメモリのサイズにさらに基づく、Ｃ１に記載の方法。
［Ｃ７］
前記ＴＢは少なくとも２つのＣＢを備え、前記方法は、
以前の送信で復号され、前記メモリに記憶されたＣＢビットおよび前記再送信で正常に復号されたＣＢビットに基づいて、ＴＢビットを形成することをさらに備える、Ｃ１に記載の方法。
［Ｃ８］
前記以前の送信で復号されたＣＢビットおよび前記再送信で復号されたＣＢビットの正確性を確認するために、前記再送信のＴＢに対するＣＲＣを実行することをさらに備える、Ｃ７に記載の方法。
［Ｃ９］
前記再送信のＬＬＲ範囲に少なくとも部分的に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む前記再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記再送信に関連する復号されたビットを前記メモリに記憶することをさらに備える、Ｃ１に記載の方法。
［Ｃ１０］
以前の送信のＬＬＲ範囲に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む第２の再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記第２の再送信に関連する復号されたビットを前記メモリに記憶することをさらに備える、Ｃ９に記載の方法。
［Ｃ１１］
前記ＬＬＲまたは復号されたビットは、前記メモリに記憶する前に前記モデムコアの局所にあるメモリに記憶される、Ｃ１に記載の方法。
［Ｃ１２］
再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用することは、前記記憶されたＬＬＲまたは復号されたビットを前記メモリから読み取ることを含む、Ｃ１に記載の方法。
［Ｃ１３］
電子デバイスによるワイヤレス通信のための装置であって、
少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信するための手段と、
前記少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行するための手段と、
前記電子デバイスのモデムコアの外部にあるメモリに、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢに関連する復号されたビットを記憶するための手段と、ここにおいて、前記サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する前記送信のＬＬＲ範囲に基づく、
前記ＰＤＳＣＨの再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用するための手段とを備える装置。
［Ｃ１４］
前記ＴＢのＣＲＣを実行するための手段をさらに備える、Ｃ１３に記載の装置。
［Ｃ１５］
前記ＴＢの前記ＣＲＣが失敗した場合にのみ、前記ＴＢのすべてのＣＢについてＬＬＲを記憶するための手段をさらに備える、Ｃ１３に記載の装置。
［Ｃ１６］
前記ＴＢは少なくとも２つのＣＢを備える、Ｃ１３に記載の装置。
［Ｃ１７］
前記サブセットは、前記１つまたは複数の以前の送信の前記ＬＬＲ範囲の外にあるＬＬＲを備える、Ｃ１３に記載の装置。
［Ｃ１８］
前記サブセットは、前記モデムコアの局所にあるメモリのサイズにさらに基づく、Ｃ１３に記載の装置。
［Ｃ１９］
前記ＴＢは少なくとも２つのＣＢを備え、前記装置は、
以前の送信で復号され、前記メモリに記憶されたＣＢビットおよび前記再送信で正常に復号されたＣＢビットに基づいて、ＴＢビットを形成するための手段をさらに備える、Ｃ１３に記載の装置。
［Ｃ２０］
前記以前の送信で復号されたＣＢビットおよび前記再送信で復号されたＣＢビットの正確性を確認するために、前記再送信のＴＢに対するＣＲＣを実行するための手段をさらに備える、Ｃ１９に記載の装置。
［Ｃ２１］
前記再送信のＬＬＲ範囲に少なくとも部分的に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む前記再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記再送信に関連する復号されたビットを前記メモリに記憶するための手段をさらに備える、Ｃ１３に記載の装置。
［Ｃ２２］
以前の送信のＬＬＲ範囲に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む第２の再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記第２の再送信に関連する復号されたビットを前記メモリに記憶するための手段をさらに備える、Ｃ２１に記載の装置。
［Ｃ２３］
前記ＬＬＲまたは復号されたビットは、前記メモリに記憶する前に前記モデムコアの局所にあるメモリに記憶される、Ｃ１３に記載の装置。
［Ｃ２４］
再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用することは、前記記憶されたＬＬＲまたは復号されたビットを前記メモリから読み取ることを含む、Ｃ１３に記載の装置。
［Ｃ２５］
電子デバイスによるワイヤレス通信のための装置であって、
少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信することと、
前記少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行することと、
前記電子デバイスのモデムコアの外部にあるメモリに、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢに関連する復号されたビットを記憶することと、ここにおいて、前記サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する前記送信のＬＬＲ範囲に基づく、
前記ＰＤＳＣＨの再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用することとを行うように構成された少なくとも１つのプロセッサと、
前記少なくとも１つのプロセッサと結合されたメモリとを備える装置。
［Ｃ２６］
前記再送信のＬＬＲ範囲に少なくとも部分的に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む前記再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記再送信に関連する復号されたビットを前記メモリに記憶するための手段をさらに備える、Ｃ２５に記載の装置。
［Ｃ２７］
以前の送信のＬＬＲ範囲に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む第２の再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記第２の再送信に関連する復号されたビットを前記メモリに記憶するための手段をさらに備える、Ｃ２６に記載の装置。
［Ｃ２８］
命令を記憶したコンピュータ可読媒体を備える、電子デバイスによるワイヤレス通信のためのコンピュータプログラム製品であって、前記命令が
少なくとも１つのコードブロック（ＣＢ）を備えるトランスポートブロック（ＴＢ）を有する物理ダウンリンク共有チャネル（ＰＤＳＣＨ）の送信を受信することと、
前記少なくとも１つのＣＢの巡回冗長検査（ＣＲＣ）を実行することと、
前記電子デバイスのモデムコアの外部にあるメモリに、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢに関連する対数尤度比（ＬＬＲ）のサブセット、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢに関連する復号されたビットを記憶することと、ここにおいて、前記サブセットは、１つまたは複数の以前の送信のＬＬＲ範囲に対する前記送信のＬＬＲ範囲に基づく、
前記ＰＤＳＣＨの再送信を処理するために、前記記憶されたＬＬＲのサブセットまたは復号されたビットを使用することとを行うように装置によって実行可能である、コンピュータプログラム製品。
［Ｃ２９］
前記命令は、
前記再送信のＬＬＲ範囲に少なくとも部分的に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む前記再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記再送信に関連する復号されたビットを前記メモリに記憶することを行うように装置によってさらに実行可能である、Ｃ２８に記載のコンピュータプログラム製品。
［Ｃ３０］
前記命令は、
以前の送信のＬＬＲ範囲に基づいて、前記少なくとも１つのＣＢが前記ＣＲＣに失敗した場合における前記少なくとも１つのＣＢを含む第２の再送信に関連するＬＬＲ、または前記少なくとも１つのＣＢが前記ＣＲＣに合格した場合における前記少なくとも１つのＣＢを含む前記第２の再送信に関連する復号されたビットを前記メモリに記憶することを行うように装置によってさらに実行可能である、Ｃ２９に記載のコンピュータプログラム製品。
【国際調査報告】
2016513428.tif 000016
2016513428.tif 000017