(57)【要約】送信機が、データを中間周波数（ＩＦ）信号に変換する第１のデジタルアップコンバータと、ＩＦ信号をＩＦパルス列に符号化するパルス幅変調器（ＰＷＭ）と、ＩＦパルス列を無線周波数（ＲＦ）パルス列に変換する第２のデジタルアップコンバータと、ＲＦパルス列を増幅する電力増幅器と、増幅されたＲＦパルス列からＲＦアナログ信号を再構成するフィルタと、を備える。
2016530739.tif 000002
【特許請求の範囲】
【請求項１】
送信機であって、
データを中間周波数（ＩＦ）信号に変換する第１のデジタルアップコンバータと、
前記ＩＦ信号をＩＦパルス列に符号化するパルス幅変調器（ＰＷＭ）と、
前記ＩＦパルス列を無線周波数（ＲＦ）パルス列に変換する第２のデジタルアップコンバータと、
前記ＲＦパルス列を増幅する電力増幅器と、
増幅された前記ＲＦパルス列からＲＦアナログ信号を再構成するフィルタと、
を備えた送信機。
【請求項２】
前記ＲＦパルス列を光信号に変換する電気／光コンバータと、
前記光信号をＲＦ信号に変換する光／電気コンバータと、
をさらに備えた請求項１に記載の送信機。
【請求項３】
前記ＰＷＭは、マルチレベルＰＷＭであり、
前記ＩＦ信号を複製するスプリッタと、
２つのマルチレベル量子化器であって、各量子化器は、前記ＩＦ信号と閾値のセットとの比較に基づいて前記ＩＦ信号を量子化して２つの波形を生成する、２つのマルチレベル量子化器と、
前記２つの波形を結合して前記ＩＦパルス列を生成する結合器と、
をさらに備えた請求項１に記載の送信機。
【請求項４】
前記２つのマルチレベル量子化器は、第１の量子化器および第２の量子化器を含み、
前記閾値のセットは、第１の閾値のセットおよび第２の閾値のセットを含み、
前記第１のセット内の前記閾値の値は、前記第２のセット内の前記閾値の値の逆である
請求項１に記載の送信機。
【請求項５】
前記ＰＷＭは、固定閾値のセットに基づいて変調するマルチレベルＰＷＭである
請求項１に記載の送信機。
【請求項６】
前記ＰＷＭは、複数の固定閾値を持つ不均一マルチレベル量子化器を有するマルチレベルＰＷＭである
請求項１に記載の送信機。
【請求項７】
各固定閾値は、前記入力信号の一部分の確率密度関数（ＰＤＦ）に基づいている
請求項６に記載の送信機。
【請求項８】
前記データのフレームを記憶するメモリと、
前記フレーム内のデータから前記ＰＤＦを求め、前記ＰＤＦを積分して累積分布関数（ＣＤＦ）の曲線を生成し、前記曲線に基づいて各固定閾値の値を選択するプロセッサと、
をさらに備えた請求項７に記載の送信機。
【請求項９】
前記プロセッサは、前記データのフレームごとに前記固定閾値のセットを求める
請求項８に記載の送信機。
【請求項１０】
前記ＰＷＭは、非線形マルチレベルＰＷＭ（ＭＬ−ＩＦＰＷＭ）であり、
前記データの少なくとも一部分を前置補償して前記非線形ＭＬ−ＩＦＰＷＭの線形性補正を行う前置補償ユニットをさらに備えた請求項１に記載の送信機。
【請求項１１】
前記第１のデジタルアップコンバータ、前記ＰＷＭ、および前記第２のデジタルアップコンバータは、電力エンコーダユニットを形成し、
前記データを処理する、並列に配置された複数の電力エンコーダユニットをさらに備えた請求項１に記載の送信機。
【請求項１２】
前記複数の電力エンコーダユニットは、電力エンコーダを形成し、
並列に配置された複数の電力エンコーダであって、各電力エンコーダは、異なるサンプリングレートで動作する、複数の電力エンコーダと、
対応する電力エンコーダに接続された複数のベースバンド信号源と、
前記複数の電力エンコーダの出力を結合するレートアダプタと、
をさらに備えた請求項１に記載の送信機。
【請求項１３】
デジタルＲＦ送信機の電力エンコーダであって、
データを中間周波数（ＩＦ）信号に変換する第１のデジタルアップコンバータと、
前記ＩＦ信号をＩＦパルス列に符号化するパルス幅変調器（ＰＷＭ）と、
前記ＩＦパルス列を無線周波数（ＲＦ）パルス列に変換する第２のデジタルアップコンバータと、
を備えたデジタルＲＦ送信機の電力エンコーダ。
【請求項１４】
データを送信する方法であって、
データを中間周波数（ＩＦ）信号に変換することと、
パルス幅変調を用いて前記ＩＦ信号をＩＦパルス列に符号化することと、
前記ＩＦパルス列を無線周波数（ＲＦ）パルス列に変換することと、
を備えたデータを送信する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、包括的には、電力増幅器の電力符号化方式に関し、より詳細には、ダイレクトデジタル無線周波数（ＲＦ）送信機におけるＲＦスイッチモード電力増幅器のデジタルパルス幅変調エンコーダに関する。
【背景技術】
【０００２】
ダイレクトデジタルＲＦ送信機（ＴＸ）は、デジタルアナログＲＦ送信機と比較して幾つかの利点を有する。ダイレクトデジタルＲＦ送信機は、アンテナの近くにデジタルアナログインターフェースを配置し、このため、必要とされるアナログ構成要素がより少なくなる。同相および直交位相（ＩＱ）の不整合、局部発振器（ＬＯ）リーク、画像歪みのような一般的なアナログ問題は、大部分軽減することができ、回避することさえできる。ダイレクトデジタルＲＦ送信機は、機敏なデジタル信号処理によって可能にされたマルチモード動作およびマルチ帯域動作を通じてシステム柔軟性も高める。加えて、ダイレクトデジタルＲＦ送信機は、高速化および高密度化しているデジタル処理および高レベルの集積化を利用することができる。このため、ダイレクトデジタルＲＦ送信機は、基地局およびモバイルアプリケーションの双方にとって利益を有する。
【０００３】
ダイレクトデジタルＲＦ送信機は、再構成帯域通過フィルタ（ＢＰＦ）に加えてＤＳＭ（デルタシグマ変調）、ＰＷＭ（パルス幅変調）、およびＰＰＭ（パルス位置変調）等の特定の電力符号化方式を用いるクラスＤ電力増幅器またはクラスＳ電力増幅器等のスイッチングモード電力増幅器（ＳＭＰＡ）を備える。
【０００４】
電力の観点から、ＲＦ電力増幅器（ＰＡ）は、送信機内で最も多くのエネルギーを消費する。この送信機の主な利点は、ＳＭＰＡが、常にＯＮ（飽和）動作領域とＯＦＦ（カットオフ）動作領域との間にあり、高いピーク効率を達成するということである。しかしながら、第３世代（３Ｇ）および第４世代（４Ｇ）のセルラー移動通信システムに一般的である一定でないエンベロープ信号が単一ビットのデジタル化信号に符号化される場合、電力符号化効率として定義されるデジタル化信号の電力全体にわたる帯域内電力は低い。なぜならば、量子化雑音の発生が不可避であり、システム線形性の仕様から必要とされる雑音シェーピング関数に起因して周波数領域全体にわたり広く拡散されるからである。この雑音信号もＳＭＰＡによって増幅されるので、不要な雑音電力が浪費され、これによって、過度な電力損失および総ＴＸ効率の劣化の双方が引き起こされる。
【０００５】
この問題は、帯域通過デルタシグマ変調（ＢＰＤＳＭ）に基づくクラスＳ電力増幅器に存在する。これについては、例えば、特許文献１〜特許文献４を参照されたい。
【０００６】
総ＴＸ電力効率は、エンコーダの電力符号化効率に関係するとともに、ＰＡの電力効率にも関係する。ＰＡ効率ηＰＡは、ＰＡ回路設計に依存するが、通常、飽和電力レベルにおけるＳＭＰＡの場合、比較的高い（＞８０％）。これとは対照的に、電力符号化効率ηＣＯＤＥは、エンコーダパルス列ｐ（ｔ）の電力スペクトル密度（ＰＳＤ）の直接的な測定値であり、エンコーダの性能に基づいている。エンコーダの性能は、一定でないエンベロープ変調信号を用いた従来の電力符号化方式の場合、比較的低い（＜２０％）。したがって、電力符号化効率ηＣＯＤＥが、ダイレクトデジタルＲＦ送信機の主な考慮すべき事項であり、送信機の効率全体の上限を設定する。変調された非周期的スイッチング状況下においてダイレクトデジタルＲＦ送信機の効率を高めるためには、電力符号化効率を改善する必要がある。
【０００７】
低い電力符号化効率は、デルタシグマ電力符号化方式における雑音シェーピングの結果である。このため、幾つかの従来の符号化方式は、様々なＰＷＭ技法を用いて電力符号化効率を改善している。
【０００８】
例えば、非特許文献１は、有極性（ｐｏｌａｒ）ＰＷＭアーキテクチャを記載している。ベースバンド信号のエンベロープが、ＰＷＭエンコーダにおいて変調される。このＰＷＭエンコーダでは、ＰＷＭ符号化が、エンベロープの大きさを基準波形（三角またはのこぎり歯）と比較することによって実行される。通常、ＰＷＭ基準波形の周波数は、入力信号のベースバンド帯域幅の１０倍〜１００倍である。このアーキテクチャは、高い電力符号化効率および必要とされる線形性を達成することができるが、デジタルに実施するのが困難である。加えて、送信信号は、ＲＦ搬送波周波数において直接結合されるので、特に広帯域信号の場合に振幅と位相との間の時間整列が困難である。
【０００９】
別の電力符号化効率向上手法は、非特許文献２に記載されているＲＦＰＷＭである。ＲＦＰＷＭの出力信号は、ＲＦ搬送波周期ごとに２レベル波形（ユニポーラＮＲＺまたはバイポーラＮＲＺ）または３レベル波形（バイポーラＲＺ）を含む。まず、同相（Ｉ）および直交（Ｑ）の双方のベースバンドがＲＦ領域にアップコンバートされる。ＲＦデカルト（Ｃａｒｔｅｓｉａｎ）信号の大きさが種々のパルス幅によって符号化され、パルス幅変調ＲＦ信号が生成される。この方法によって、任意の複雑な入力信号を、スイッチモード増幅に適した時間連続／振幅離散出力信号にマッピングすることができる。しかしながら、この符号化も、通常はコストおよびエネルギーを多く必要とするアナログ／ＲＦ高速比較器によって処理される。したがって、ＲＦＰＷＭエンコーダは、オーディオアプリケーションのクラスＤ電力増幅器のような低い搬送波周波数には適しているが、ＧＨｚにおけるＲＦ送信機アプリケーションには適していない。
【００１０】
デジタルで実施する他のＰＷＭ電力符号化方式は、パルス位置変調（ＰＰＭ）、例えば特許文献５に記載されているＰＷＭ／ＰＰＭ方式、および非特許文献３に記載されているパルス幅位置変調（ＰＷＰＭ）を含む。有極性ＰＷＭと同様に、ＰＷＭ／ＰＰＭでは、エンベロープの大きさが、パルス幅に符号化され、位相情報がパルスの位置にマッピングされ、この位置がＰＰＭによって符号化される。相違は、デジタルシステムの限られたサンプリングレート、例えば、ＲＦ搬送波周波数の数倍に適合するとともに線形性の要件を満たすために、エンベロープの大きさおよび位相信号の双方が、まず帯域通過デルタシグマ関数によって雑音シェーピングされ、次いで、ＰＷＭ／ＰＰＭによって処理されるべきであるということである。しかし、雑音シェーピングは、電力符号化効率を劇的に低下させる。
【００１１】
したがって、高効率の新たな電力符号化方式、特に、ダイレクトデジタルＲＦ送信機アーキテクチャをデジタルで実施することができることが要求されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許出願公開第２００３／０２１０７４６号
【特許文献２】米国特許出願公開第２００６／０１８８０２７号
【特許文献３】欧州特許出願公開第２０６３５３６号
【特許文献４】米国特許第７，８２５，７２４号
【特許文献５】米国特許第６，９９３，０８７号
【非特許文献】
【００１３】
【非特許文献１】Ｂｌｏｃｈｅｒ他「Ｃｏｄｉｎｇ  ｅｆｆｉｃｉｅｎｃｙ  ｆｏｒ  ｄｉｆｆｅｒｅｎｔ  ｓｗｉｔｃｈｅｄ−ｍｏｄｅ  ＲＦ  ｔｒａｎｓｍｉｔｔｅｒ  ａｒｃｈｉｔｅｃｔｕｒｅｓ」（Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，  ２００９．  ＭＷＳＣＡＳ  ’０９．  ５２ｎｄ  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｍｉｄｗｅｓｔ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ，  ｖｏｌ．，  ｎｏ．，  ｐｐ．２７６，  ２７９，  ２−５  Ａｕｇ．  ２００９）
【非特許文献２】Ｒａａｂ，  Ｆ．Ｈ．「Ｃｌａｓｓ−Ｄ  ｐｏｗｅｒ  ａｍｐｌｉｆｉｅｒ  ｗｉｔｈ  ＲＦ  ｐｕｌｓｅ−ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ」（Ｍｉｃｒｏｗａｖｅ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  （ＭＴＴ），  ２０１０  ＩＥＥＥ  ＭＴＴ−Ｓ  Ｉｎｔｅｒｎａｔｉｏｎａｌ，  ｖｏｌ．，  ｎｏ．，  ｐｐ．９２４，  ９２７，  ２３−２８  Ｍａｙ  ２０１０）
【非特許文献３】Ｔｈｉｅｌ，  Ｂ．Ｔ．、Ｄｉｅｔｒｉｃｈ，  Ｓ．、Ｚｉｍｍｅｒｍａｎｎ，  Ｎ．、Ｎｅｇｒａ，  Ｒ．「Ｓｙｓｔｅｍ  ａｒｃｈｉｔｅｃｔｕｒｅ  ｏｆ  ａｎ  ａｌｌ−ｄｉｇｉｔａｌ  ＧＨｚ  ｔｒａｎｓｍｉｔｔｅｒ  ｕｓｉｎｇ  ｐｕｌｓｅ−ｗｉｄｔｈ／ｐｏｓｉｔｉｏｎ−ｍｏｄｕｌａｔｉｏｎ  ｆｏｒ  ｓｗｉｔｃｈｉｎｇ−ｍｏｄｅ  ＰＡｓ」（Ｍｉｃｒｏｗａｖｅ  Ｃｏｎｆｅｒｅｎｃｅ，  ２００９．  ＡＰＭＣ  ２００９．  Ａｓｉａ  Ｐａｃｉｆｉｃ  ，  ｖｏｌ．，  ｎｏ．，  ｐｐ．２３４０，  ２３４３，  ７−１０  Ｄｅｃ．  ２００９）
【発明の概要】
【００１４】
本発明の幾つかの実施の形態の１つの目的は、ダイレクトデジタルＲＦ（無線周波数）送信機、特に、広帯域幅の高いピーク対平均電力比（ＰＡＰＲ）の移動通信信号の電力符号化効率を必要とされる線形性とともに改善することである。幾つかの実施の形態の更なる目的は、クラスＳ電力増幅器を備えることができるダイレクトデジタルＲＦ送信機の全てをデジタルで実施したものを提供することである。
【００１５】
幾つかの実施の形態は、ＲＦパルス幅変調（ＲＦＰＷＭ）が高い電力符号化効率を有するという認識に基づいている。しかし、デジタルで実施する場合、ＲＦＰＷＭは、特に、帯域内雑音フロアおよび帯域外イメージ複製を抑制するために、信号線形性を保存するようにＲＦデカルトＩＱ信号をサンプリングするには極めて高いサンプリングクロックレート（５０×ｆＲＦ）を必要とする。ＦＰＧＡまたは他のデジタルプロセッサによる制限されたサンプリングレートおよび最大ＲＦ  ＳＭＰＡスイッチング速度を用いると、これは実現不可能である。
【００１６】
本発明の幾つかの実施の形態は、ＰＷＭ入力搬送波を中間周波数（ＩＦ）に下げ、次いで、これらのＩＦ信号をパルス幅変調器によって符号化することによって、時間領域量子化が拡張され、量子化の大きさが増加するという認識に基づいている。このため、現在のデジタルプロセッサの到達可能なクロックレートが、この電力符号化アルゴリズムを実施することができ、スイッチモード電力増幅器（ＳＭＰＡ）への直接のデジタル出力が実現可能になる。
【００１７】
１つの実施の形態は、複数の固定閾値を有する不均一マルチレベル量子化器に基づくマルチレベルエンコーダを用いる。これらの閾値は、入力信号の一部分、例えばフレームの確率密度関数（ＰＤＦ）によって求めることができる。１つの実施の形態では、ルックアップテーブル（ＬＵＴ）に基づく前置補償ブロックが、エンコーダの前に追加され、ＰＷＭエンコーダの非線形をさらに補償する。そして、エンコーダの後に、４位相局部発振器（ＬＯ）が用いられ、ＩＦ  ＩＱ信号をＲＦ帯域にアップコンバートする。したがって、この実施の形態は、低減されたサンプリングレートにおける２段階デジタルアップコンバートである。これはパイプラインアーキテクチャであるので、並列実施が、より高い時間領域量子化を得るためのサンプリングレートを増加させ、所望の線形性を達成することができる。
【００１８】
加えて、このアーキテクチャは、マルチモードおよびマルチ帯域の動作に拡張することができる。複数のベースバンド入力を別々に処理し、次いで並列／直列結合器によって結合することができる。
【００１９】
したがって、１つの実施の形態は、送信機であって、データを中間周波数（ＩＦ）信号に変換する第１のデジタルアップコンバータと、ＩＦ信号をＩＦパルス列に符号化するパルス幅変調器（ＰＷＭ）と、ＩＦパルス列を無線周波数（ＲＦ）パルス列に変換する第２のデジタルアップコンバータと、ＲＦパルス列を増幅する電力増幅器と、増幅されたＲＦパルス列からＲＦアナログ信号を再構成するフィルタと、を備える、送信機を開示する。
【００２０】
別の実施の形態は、デジタルＲＦ送信機の電力エンコーダを開示する。この電力エンコーダは、データを中間周波数（ＩＦ）信号に変換する第１のデジタルアップコンバータと、ＩＦ信号をＩＦパルス列に符号化するパルス幅変調器（ＰＷＭ）と、ＩＦパルス列を無線周波数（ＲＦ）パルス列に変換する第２のデジタルアップコンバータとを備える。
【００２１】
さらに別の実施の形態は、データを送信する方法を開示する。この方法は、データを中間周波数（ＩＦ）信号に変換することと、パルス幅変調を用いて、ＩＦ信号をＩＦパルス列に符号化することと、ＩＦパルス列を無線周波数（ＲＦ）パルス列に変換することとを含む。
【図面の簡単な説明】
【００２２】
【図１】無線周波数電力幅変調と中間周波数電力幅変調との比較のグラフである。
【図２Ａ】本発明の幾つかの実施形態によるダイレクトデジタルＲＦ送信機のブロック図である。
【図２Ｂ】本発明の幾つかの実施形態による図２Ａの送信機の電力エンコーダにおいて用いられる方法のブロック図である。
【図２Ｃ】本発明の幾つかの実施形態による電気／光コンバータおよび光／電気コンバータを有するダイレクトデジタルＲＦ送信機のブロック図である。
【図３】固定閾値のセットに基づくマルチレベルパルス幅変調器のブロック図である。
【図４】本発明の幾つかの実施形態による固定閾値のセットを求める概略図である。
【図５】本発明の幾つかの実施形態によるダイレクトデジタルＲＦ送信機のブロック図である。
【図６】本発明の一実施形態によるダイレクトデジタルＲＦ送信機のＦＰＧＡ／デジタルプロセッサの実施態様のブロック図である。
【図７】本発明の一実施形態によるマルチモードマルチ帯域ダイレクトデジタルＲＦ送信機の実施態様のブロック図である。
【発明を実施するための形態】
【００２３】
高度化されたスイッチモード電力増幅器（ＳＭＰＡ）、例えばクラスＳは、今や一般的になっている。理論上の高い電力効率性および動作柔軟性という利点は、ソフトウェア無線（ｓｏｆｔｗａｒｅ−ｄｅｆｉｎｅｄ  ｒａｄｉｏ：ソフトウェア定義無線）（ＳＤＲ）における次世代のダイレクトデジタルＲＦ送信機（ＴＸ）を実現する非常に有望なものとなっている。
【００２４】
ダイレクトデジタルＲＦ送信機は、クラスＳ増幅器を最終増幅段階として用いて、デルタシグマ変調器（ＤＳＭ）、パルス幅変調器（ＰＷＭ）、またはパルス位置変調器（ＰＰＭ）のような電力エンコーダによって生成された高周波数パルス列を増幅する。通常、高品質（Ｑ）（＞５００）帯域通過フィルタ（ＢＰＦ）は、信号をアナログＲＦに再構成して戻すのに必要とされる。とりわけ、ガリウム窒素（ＧａＮ）ＲＦトランジスタ技術の最近の進歩によって、このアーキテクチャは、特にピコ／マクロ基地局アプリケーションにおいてより多くの注目を得ている。
【００２５】
一方、高いピーク対平均比（ＰＡＲ＞８ｄＢ）を有する通信信号をハンドリングする従来の電力エンコーダの非常に低い「電力符号化効率」（ここでは、情報理論において一般に言及される電力符号化効率と明確に区別するために、特に、デジタル化信号の帯域電力全体に対する所望の帯域内電力の比として定義される）は、ＳＭＰＡが無駄な帯域外雑音の大部分を増幅するので、ＴＸの電力効率に影響を与える最も重要な要因のうちの１つである。これまでのところ、最も広く採用されている電力エンコーダ（例えば、ＤＳＭ）は、実際には、限られた電力符号化効率（＜３０％）しか達成しない。この原因は、量子化雑音の発生と、帯域内ＳＮＲを高める雑音シェーピング関数とにある。本発明の実施形態は、ダイレクトデジタルＲＦ送信機の高い電力符号化効率のデジタル電力エンコーダを提供する。
【００２６】
特に帯域内雑音フロアおよび帯域外イメージ複製を抑制するスペクトル線形性要件を満たすために、電力エンコーダは、セルラーアプリケーションのＧＨｚ周波数においてＲＦの十分なオーバーサンプリング比を取得するのに超高速サンプリングクロック（５０×ｆＲＦ）を必要とするが、これは、従来のデジタルプロセッサを用いて実施するのが困難である。
【００２７】
本発明の幾つかの実施形態は、大幅に低減されたサンプリングレートにおける２段階デジタルアップコンバートを介した中間周波数ＰＷＭ（ＩＦＰＷＭ）を用いるとともに、高い電力符号化効率も達成する。ＲＦＰＷＭの利点を利用し、上述したハードウェア実施の難題を克服するために、ＩＦＰＷＭは、結果として、ＰＷＭ入力周波数を中間周波数（ＩＦ）、例えば１００ＭＨｚに下げ、次いで、デカルトＩＦ  ＩＱ信号を用いて符号化を実行することによって実現される。
【００２８】
図１は、Ｖｔｈ１＝０．８、Ｖｔｈ２＝１．６における３レベル／５レベルＲＦＰＷＭおよび３レベル／５レベルＩＦＰＷＭの比較のグラフを含む。これらのグラフは、固定サンプリングクロックレート１／Ｔｓにおける異なる搬送波周波数および振幅レベルの量子化効果を実例によって示している。各サンプル点は、小さな円、例えば１１０および１１２として波形曲線にマーク付けされている。２つの入力信号、すなわち、ＲＦ周波数を有する信号１０およびＩＦ周波数を有する信号１３が比較される。ＲＦ信号１０は、ＩＦ信号１３の２倍の搬送波周波数ｆｃを有する。第１の閾値基準レベルＶｔｈ１は０．８であり、第２の閾値基準レベルＶｔｈ２は１．６であると仮定すると、信号１０を処理した出力は、３レベル振幅量子化１１および５レベル振幅量子化１２を有する。信号１３を処理した出力は、３レベル振幅量子化１４および５レベル振幅量子化１５を有する。プロット１４は、サンプリング点の観点からプロット１１の２倍の情報量を有し、これは、プロット１２と比較したプロット１５についても同様である。プロット１４は、プロット１１と比較して、プロット１０およびプロット１３における入力信号の２番目に大きな振幅期間を反映した３つ連続したサンプル期間のパルス幅変動を有する。その上、プロット１２をプロット１１と比較し、プロット１５をプロット１４と比較すると、５レベルは、３レベルよりも詳細な情報を有し、プロット１２およびプロット１５は、サンプリングされる前の元のアナログ信号により近い。したがって、プロット１５は、本発明の１つの実施形態による好ましいサンプリング量子化方式である。図１は、従来のデジタルプロセッサの限られたサンプリングクロックレートを所与として、マルチレベルＭＬ−ＩＦＰＷＭがＭＬ−ＲＦＰＷＭを上回る利点を有することを示している。
【００２９】
図２Ａは、本発明の幾つかの実施形態によるダイレクトデジタルＲＦ送信機２００のブロック図である。図２Ｂは、本発明の幾つかの実施形態による送信機２００の電力エンコーダ２１において用いられる方法のブロック図である。電力エンコーダ２１の方法のステップは、プロセッサを用いて実施することができる。例えば、電力エンコーダは、デジタル論理集積回路、例えば、特定用途向け集積回路（ＡＳＩＣ）として実現することができる。
【００３０】
入力データ２１０は、送信用のベースバンドによって電力エンコーダに提供することができる。電力エンコーダの出力は、増幅器２２を駆動するのに必要なアナログ情報を含むマルチレベルパルス列である。電力エンコーダ２１は、２つのデジタル周波数アップコンバータ２５および２７、並びに中間周波数（ＩＦ）パルス幅変調器２６を備える。第１のデジタルアップコンバータ２５は、入力データ２１０をＩＦ信号２５０に変換する（２２０）。ＩＦパルス幅変調器２６は、ＩＦ信号をＩＦパルス列２６０に符号化する（２３０）。符号化結果は、第２のデジタルアップコンバータ２７によってＲＦパルス列２７０にさらにアップコンバートされる（２４０）。
【００３１】
本発明の幾つかの実施形態は、ＰＷＭ入力搬送波をＲＦ周波数からＩＦ周波数に減少させて、従来のデジタルプロセッサのクロックレートにより良く整合させることが、電力符号化の効率的な実施を助けるという認識に基づいている。様々な実施形態では、ＩＦは、ＲＦよりも低く、電力エンコーダおよび／または電力増幅器のクロックレートに依存することができる。
【００３２】
例えば、無線周波数（ＲＦ）は、約３ｋＨｚ〜約３００ＧＨｚの範囲の発振レートであり、これは、電波の周波数に対応する。これとは対照的に、中間周波数（ＩＦ）は、ＭＨｚ範囲、例えば１００ＭＨｚの発振レートであり、これは、様々なデジタルプロセッサにおけるクロックの動作周波数に対応する。実施形態は、ＳＭＰＡへの直接的なデジタル出力を実現可能にする。例えば、第４世代ロングタームエボリューション（４Ｇ  ＬＴＥ）では、通常のＲＦ搬送波周波数は、帯域１（２１００〜ＭＨｚ）および帯域２（１９００〜ＭＨｚ）にある。デジタル論理集積回路２１では、高レートクロック（例えば、搬送波周波数ｆｃの倍数にある）が、入力データ（好ましくは、同相（Ｉ）信号および直交（Ｑ）信号）の送信のためのデジタル信号処理中に利用される。これらは、ＲＦ周波数の単なる例示的な数値にすぎない。国および事業者に応じて、一般に６００Ｍｈｚ〜２．７ＧＨｚの範囲にある異なる帯域、例えばＬＯＲＦＩおよびＬＯＲＦＱの周波数を割り当てることができる。
【００３３】
１つの実施形態は、ＲＦパルス列を増幅する電力増幅器２２も用いる。この電力増幅器は、入力としてマルチレベルパルス列を受信し、この高速パルス信号を増幅するスイッチング電力増幅器（クラスＳ  ＰＡモジュール等）とすることができる。加えて、幾つかの実施形態は、再構成フィルタ２３およびアンテナ２４を用いる。再構成フィルタ２３は、クラスＳ  ＰＡの高いＱ値（ｑｕａｌｉｔｙ  ｆａｃｔｏｒ）の帯域通過フィルタとすることができる。再構成フィルタ２３は、帯域外雑音をフィルタリングし、高速パルス列からアナログＲＦ信号を復元する。次に、このアナログＲＦ信号は、アンテナ２４を通じて空中に放射される。
【００３４】
図２Ｃは、スイッチモード電力増幅器へのパルス幅変調信号の光送信用の電気／光コンバータおよび光／電気コンバータを有するダイレクトデジタルＲＦ送信機のブロック図である。この実施形態では、回路２１の出力は、電気／光コンバータ２８によって電気信号から光信号に変換され、光接続を介して光／電気コンバータ２９の入力に送信される。パルス幅変調信号は、スイッチモード電力増幅器２２に光送信される。
【００３５】
図３は、１つの実施形態によるＩＦパルス幅変調器（ＩＦＰＷＭ）２６のブロック図を示している。この実施形態では、ＩＦＰＷＭは、マルチレベルＰＷＭ、例えば、５レベルＰＷＭである。５レベルＰＷＭ波形が、マルチレベル量子化器３２を用いて例示として生成される。幾つかの実施態様では、ＩＦＰＷＭは、スプリッタ３１、第１の量子化器３２および第２の量子化器３２’の２つのマルチレベル量子化器、並びに結合器３３を備える。スプリッタ３１の入力３４は、ＩＦ搬送波周波数を有する送信情報である。スプリッタ３１は信号を複製し、これらの信号は、マルチレベル量子化器に送出される。各マルチレベル量子化器は、閾値のセット、例えば、第１のセット３５および第２のセット３６との比較を行う。下側量子化器３２’の閾値３６は、上側量子化器３２の閾値３５の逆である、すなわち、同じ絶対値を有するが異なる正負符号を有する。比較された結果は、対称的ではあるが遅延したステップ波形３７および３８として示される。これらの２つの量子化器の出力ステップ波形３７および３８は、結合器３３によって互いに加算され、完成したマルチレベルパルス幅変調波形３９、すなわちパルス列が生成される。
【００３６】
追加のクロックを用いて三角基準波形またはのこぎり歯基準波形を生成し、次いで、アナログ比較器を用いてＰＷＭを出力する従来のＰＷＭとは対照的に、幾つかの実施形態では、ＰＷＭは、複数の固定閾値を備える不均一マルチレベル量子化器を有するマルチレベルＰＷＭである。例えば、各固定閾値は、入力信号の一部分の確率密度関数（ＰＤＦ）に基づいて求めることができる。１つの実施形態では、固定閾値のセットは、送信されるフレームまたはサブフレームに基づいて適応的に求められる。
【００３７】
図４は、本発明の幾つかの実施形態による、各送信されるフレームまたはサブフレームに適応的である固定閾値のセットを求める方法の概略図を示している。本方法は、メモリ４２に接続されたプロセッサ４０によって実施することができる。フレームのベースバンド入力データ４１は、ベクトルまたはアレイとしてメモリ４２に記憶される。その後、プロセッサ４０は、フレーム内のデータから確率密度関数（ＰＤＦ）４４を求める（４３）。このＰＤＦは積分されて（４５）、累積分布関数（ＣＤＦ）の曲線４６が生成される。ＣＤＦ曲線４６から、閾値４８のセットが選択される。例えば、ＣＤＦ曲線は等間隔になっている。このプロセスは、フレームごとに適応的に繰り返され（４９）、閾値４８のセットが最適化された状態を維持することを確保する。
【００３８】
図５は、幾つかの実施形態によるダイレクトデジタルＲＦ送信機５０のブロック図を示している。これらの実施形態では、ルックアップテーブル（ＬＵＴ）に基づく前置補償ブロックが、エンコーダの前に配置されて、線形性をさらに補償する。エンコーダの後には、４位相ＬＯが用いられて、ＩＦ  ＩＱ信号をＲＦ帯域にアップコンバートする。したがって、この実施形態は、低減されたサンプリングレートにおいて２段階デジタルアップコンバートを行うものである。これは、パイプラインアーキテクチャであるので、これらの実施形態は、並列実施を用いて、より高い時間領域量子化を得るためにサンプリングレートを高め、所望の線形性を達成することができる。
【００３９】
入力データは複合的であり、同相（Ｉ）経路および直交位相（Ｑ）経路の双方を含む。この複合入力は、座標回転デジタルコンピュータ（ＣＯＲＤＩＣ）ブロック５１によって処理されて、デカルト座標データが極座標データ（すなわち、エンベロープ（ＥＮＶ）および位相θ）に変換される。ＬＵＴ前置補償ユニット５２は、非線形ＭＬ−ＩＦＰＷＭ５４の電力エンコーダの線形性訂正用にＥＮＶを前置補償することが可能である。この出力はＰＲＥと示されている。位相変調器５６は、ＩＦ搬送波周波数（例えば、ＬＴＥアプリケーションの場合、１００ＭＨｚ）において位相変調（ＰＭ）ＩＱ信号（ＬＯＩＦＩおよびＬＯＩＦＱ）を生成した。２つのＩＦデジタルアップコンバータ（ＤＵＣ）５３は、ＰＲＥをそれぞれＬＯＩＦＩおよびＬＯＩＦＱと混合する。
【００４０】
ＩＦ  ＤＵＣ５３の出力ＩＦＩおよびＩＦＱは、例えば図３に示す２つのＭＬ−ＩＦＰＷＭ電力エンコーダ５４によって符号化される。生成されたパルス列は、ＰＷＭＩおよびＰＷＭＱである。デジタルアップコンバータの別のセットが、ＰＷＭＩおよびＰＷＭＱをそれぞれＬＯＲＦＩ｛１，０，−１，０，．．．｝およびＬＯＲＦＱ｛０，１，０，−１，．．．｝と混合する。これらの結果は、結合器５５によって出力ＲＦｉｎに加えられ（すなわち、ＲＦｉｎ＝ＰＷＭＩ・ＬＯＲＦＩ＋ＰＷＭＱ・ＬＯＲＦＱ）、次いで、マッパー５７が、マルチレベルＲＦｉｎを制御ビット信号に変換する。
【００４１】
通常、（２Ｍ−１）レベルのパルス列は、Ｍビットの制御ビットを必要とし、例えば、３レベルＩＦＰＷＭ信号の場合には２ビットを必要とし、５レベルＩＦＰＷＭ信号の場合には３ビットを必要とする。Ｍビットの制御ビットは、５９における電力増幅器（例えば、クラスＳのＰＡ）のスイッチ（例えば、ＧａＮトランジスタを用いる）を制御する２値スイッチング信号ＳＷ（０：Ｍ−１）である。マルチビット入力に適合するために、電力増幅器は、３レベル信号の場合にはＨブリッジで構成することもできるし、５レベル信号の場合には並列化Ｈブリッジで構成することもできる。
【００４２】
電力増幅器の出力からのフィードバックも設けることができる。このフィードバックは、電力増幅器によって導入された非線形性を特徴付けるために少量の電力を入力に連結して戻す。電力増幅器の前には、マルチビット入力を同期させるとともに、電力増幅器の入力電力要件に達するように或る増幅も提供するバッファードライバ５８が必要とされる。５９内では、クリーンアナログＲＦｏｕｔを送信するために、帯域外量子化雑音をフィルタリングする帯域通過再構成フィルタ（ＢＰＦ）をＳＭＰＡモジュールに含めることもでき、好ましくは、ＢＰＦが、それらの不要なスペクトル成分に関連した電力をリサイクルして、ＳＭＰＡに戻すことができる。ＲＦｏｕｔは、アンテナによる送信に適している。他の従来の送信機構成要素および受信機構成要素、例えば、電力反射の影響を除去するアイソレータも用いることができる。
【００４３】
図６は、本発明の１つの実施形態によるダイレクトデジタルＲＦ送信機６０の一実施態様を示している。ダイレクトデジタルＲＦ送信機６０は、２つの部分、すなわち、デジタル部分６４およびＲＦ部分６５を備える。デジタル部分は、左から右に増加するサンプリングクロックを有するＦＰＧＡまたはデジタルプロセッサによってディスクリートに実施される。ベースバンド信号ジェネレータ６１は、入力データを電力符号化エンコーダ６２に提供する。電力エンコーダ６２は、ダイレクトデジタルＲＦ送信機６０の高レートクロックに達するために各ユニット６３によって並列に入力データを処理する。上述したように、この高レートクロックは、好ましくは、搬送波周波数ｆｃのほぼ整数倍（好ましくは４倍）であり、これは、米国におけるＬＴＥアプリケーションの場合、帯域１（２１００〜ＭＨｚ）または帯域２（１９００〜ＭＨｚ）に存在することができる。例えば、到達可能なクロックレートであり、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）によって実現することができる１２５ＭＨｚ（１／６４サンプリングレート）が各ユニット用にあり、６４個のユニットが並列に存在するものと仮定する。並列信号処理の後、それらの結果は、スイッチモデル電力増幅器モジュール６５に向けて直列化される。ＳＭＰＡモジュールの入力サンプリングレートは、１２５・６４＝８０００ＭＨｚであり、これは、ｆｃ（２０００〜ＭＨｚ）の４倍である。
【００４４】
図７は、本発明の別の実施形態によるマルチモードマルチ帯域ダイレクトデジタルＲＦ送信機７０のブロック図である。図６における単一モードの実施態様と同様に、この実施形態は、ＦＰＧＡまたはデジタルプロセッサによって実施されるデジタル部分７４と、ＲＦ部分７５、例えばＳＭＰＡまたはＢＰＦとを有する。異なるレートの２つの異なるベースバンド信号源７１および７２が、電力エンコーダによって並列に別々に符号化される。レートアダプタ７６が、離間したＲＦ搬送波周波数に位置する２つの符号化されたＭＬ−ＩＦＰＷＭ信号を結合する。このダイレクトデジタルＲＦ送信機アーキテクチャ７０は、デュアルモードデュアル帯域動作にある。デュアルモードデュアル帯域よりも多くのモードまたは帯域を有するダイレクトデジタルＲＦ送信機７０も用いることができる。
【００４５】
シミュレーションは、本発明の幾つかの実施形態の５レベルＩＦＰＷＭの電力エンコーダを用いた５ＭＨｚの９．９５ｄＢのＰＡＰＲ  ＬＴＥ信号の場合、ほぼ７５％の電力符号化効率を達成することができることを示している。
【図１】
2016530739.tif 000003
【図２Ａ】
2016530739.tif 000004
【図２Ｂ】
2016530739.tif 000005
【図２Ｃ】
2016530739.tif 000006
【図３】
2016530739.tif 000007
【図４】
2016530739.tif 000008
【図５】
2016530739.tif 000009
【図６】
2016530739.tif 000010
【図７】
2016530739.tif 000011
【手続補正書】
【提出日】平成28年1月21日(2016.1.21)
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
送信機であって、
データを中間周波数（ＩＦ）信号に変換する第１のデジタルアップコンバータと、
前記ＩＦ信号をＩＦパルス列に符号化するパルス幅変調器（ＰＷＭ）と、
前記ＩＦパルス列を無線周波数（ＲＦ）パルス列に変換する第２のデジタルアップコンバータと、
前記ＲＦパルス列を増幅する電力増幅器と、
増幅された前記ＲＦパルス列からＲＦアナログ信号を再構成するフィルタと、
を備え、
前記ＰＷＭは、マルチレベルＰＷＭであり、
前記ＩＦ信号を複製するスプリッタと、
２つのマルチレベル量子化器であって、各量子化器は、前記ＩＦ信号と閾値のセットとの比較に基づいて前記ＩＦ信号を量子化して２つの波形を生成する、２つのマルチレベル量子化器と、
前記２つの波形を結合して前記ＩＦパルス列を生成する結合器と、
をさらに備え、
前記２つのマルチレベル量子化器は、第１の量子化器および第２の量子化器を含み、
前記閾値のセットは、第１の閾値のセットおよび第２の閾値のセットを含み、
前記第１のセット内の前記閾値の値は、前記第２のセット内の前記閾値の値の逆である
送信機。
【請求項２】
前記ＲＦパルス列を光信号に変換する電気／光コンバータと、
前記光信号をＲＦ信号に変換する光／電気コンバータと、
をさらに備えた請求項１に記載の送信機。
【請求項３】
前記ＰＷＭは、固定閾値のセットに基づいて変調するマルチレベルＰＷＭである
請求項１に記載の送信機。
【請求項４】
前記ＰＷＭは、複数の固定閾値を持つ不均一マルチレベル量子化器を有するマルチレベルＰＷＭである
請求項１に記載の送信機。
【請求項５】
各固定閾値は、前記入力信号の一部分の確率密度関数（ＰＤＦ）に基づいている
請求項４に記載の送信機。
【請求項６】
前記データのフレームを記憶するメモリと、
前記フレーム内のデータから前記ＰＤＦを求め、前記ＰＤＦを積分して累積分布関数（ＣＤＦ）の曲線を生成し、前記曲線に基づいて各固定閾値の値を選択するプロセッサと、
をさらに備えた請求項５に記載の送信機。
【請求項７】
前記プロセッサは、前記データのフレームごとに前記固定閾値のセットを求める
請求項６に記載の送信機。
【請求項８】
前記ＰＷＭは、非線形マルチレベルＰＷＭ（ＭＬ−ＩＦＰＷＭ）であり、
前記データの少なくとも一部分を前置補償して前記非線形ＭＬ−ＩＦＰＷＭの線形性補正を行う前置補償ユニットをさらに備えた請求項１に記載の送信機。
【請求項９】
前記第１のデジタルアップコンバータ、前記ＰＷＭ、および前記第２のデジタルアップコンバータは、電力エンコーダユニットを形成し、
前記データを処理する、並列に配置された複数の電力エンコーダユニットをさらに備えた請求項１に記載の送信機。
【請求項１０】
前記複数の電力エンコーダユニットは、電力エンコーダを形成し、
並列に配置された複数の電力エンコーダであって、各電力エンコーダは、異なるサンプリングレートで動作する、複数の電力エンコーダと、
対応する電力エンコーダに接続された複数のベースバンド信号源と、
前記複数の電力エンコーダの出力を結合するレートアダプタと、
をさらに備えた請求項１に記載の送信機。
【国際調査報告】
2016530739.tif 000012
2016530739.tif 000013