(57)【要約】  第１分岐回路（１）中で入力容量（Ｃｐ）を有する圧電トランス（ＰＴ）を制御する回路装置を提案する。この回路装置は、さらに、好ましくは容量素子（Ｃｋ）を用いて、入力容量を補償する第２分岐回路と、２つの入力を備えた差動増幅器（３）とを有し、この差動増幅器では、第１入力（３１）が第１分岐回路と結合されていて（１２）、第２入力（３２）が前記第２分岐回路と結合されている（２２）。
2016515794.tif 000002
【特許請求の範囲】
【請求項１】
・入力容量（Ｃｐ）を有する圧電トランス（ＰＴ）を備えた第１分岐回路  （１）と、
・前記入力容量（Ｃｐ）を補償する第２分岐回路（２）と、
・前記第１分岐回路（１）と結合されている第１入力（３１）と、前記第２分岐回路（２）と結合されている第２入力（３２）とを備えた差動増幅器（３）と
を備えている回路装置。
【請求項２】
前記第１分岐回路（１）は、前記圧電トランス（ＰＴ）と第１抵抗器（Ｒ）との直列接続を有する請求項１に記載の回路装置。
【請求項３】
前記第２分岐回路（２）は、容量素子（Ｃｋ）と第２抵抗器（Ｒｋ）との直列接続を有する請求項１または２に記載の回路装置。
【請求項４】
・前記圧電トランス（ＰＴ）は、前記第１分岐回路（１）中で、第１電位点（１１）と第２電位点（１２）との間にあり、
・前記第１抵抗器（Ｒ）は、前記第１分岐回路（１）中で、前記第２電位点（１２）と第３電位点（１３）との間にあり、
・前記容量素子（Ｃｋ）は、前記第２分岐回路（２）中で、第１電位点（２１）と第２電位点（２２）との間にあり、
・前記第２抵抗器（Ｒｋ）は、前記第２分岐回路（２）中で、前記第２電位点（２２）と第３電位点（２３）との間にあり、
・前記第１分岐回路（１）中の前記第２電位点（１２）は、前記第１入力（３１）と結合されていて、かつ、前記第２分岐回路（２）中の前記第２電位点（２２）は、前記第２入力（３２）と結合されている請求項３に記載の回路装置。
【請求項５】
前記第２分岐回路（２）の容量素子（Ｃｋ）と第２抵抗器（Ｒｋ）との前記直列接続の時定数は、前記第１分岐回路（１）の入力容量（Ｃｐ）と第１抵抗器（Ｒ）との前記直列接続の時定数に、等しいまたはほぼ等しい請求項３または４に記載の回路装置。
【請求項６】
容量素子（Ｃｓ）と、誘導素子（Ｌｓ）と、抵抗器（Ｒｓ）とを備えた直列発振回路（６）を有する前記圧電トランス（ＰＴ）の等価回路図中では、前記入力容量（Ｃｐ）が、前記直列発振回路（６）に並列接続されている容量素子（Ｃｐ）に対応する上記請求項のいずれか１項に記載の回路装置。
【請求項７】
前記差動増幅器（３）の出力（３３）は、フィードバック分岐回路を介して前記圧電トランス（ＰＴ）と結合されている上記請求項のいずれか１項に記載の回路装置。
【請求項８】
フィードバック信号が、前記第１および前記第２分岐回路（１、２）の前記第１電位点（１１、２１）にかけられる請求項７に記載の回路装置。
【請求項９】
前記フィードバック分岐回路中に、さらなる増幅器（５、５４、５５）がある請求項７または８に記載の回路装置。
【請求項１０】
前記フィードバック分岐回路中に、振幅閉ループ制御部（４）がある請求項７〜９のいずれか１項に記載の回路装置。
【請求項１１】
前記差動増幅器（３）の前記出力（３３）が、パルス幅変調器（８）と、２つの電位点の間で直列接続された２つのスイッチング素子（５４、５５）とを介して、前記圧電トランス（ＰＴ）に結合されている請求項７〜１０のいずれか１項に記載の回路装置。
【請求項１２】
前記差動増幅器（３）の出力（３３）にかけられた信号を戻す電圧閉ループ制御回路（Ｉ）を有し、かつ、
前記制御閉回路で圧電トランス（ＰＴ）を通る電流に比例する信号を戻す電流閉ループ制御回路（ＩＩ）を有する上記請求項のいずれか１項に記載の回路装置。
【請求項１３】
第１分岐回路（１）中にある、入力容量（Ｃｐ）を有する圧電トランス（ＰＴ）を制御する方法であって、前記方法は、前記第１分岐回路（１）と、前記入力容量（Ｃｐ）を補償する第２分岐回路（２）との間の電圧差を検出する工程と、フィードバック閉回路中で、圧電トランス（ＰＴ）にフィードバックする工程とを含む方法。
【請求項１４】
前記第１分岐回路（１）は、圧電トランス（ＰＴ）と第１抵抗器（Ｒ）との直列接続を有し、前記圧電トランスと前記第１抵抗器との間で、電位が検知され、
前記第２分岐回路（２）は、容量素子（Ｃｋ）と、第２抵抗器（Ｒｋ）との直列接続を有し、前記容量素子と前記第２抵抗器との間で、前記電位が検知され、
前記第２分岐回路（２）の容量素子（Ｃｋ）と第２抵抗器（Ｒｋ）との間の直列接続の時定数は、前記第２分岐回路（１）の入力容量（Ｃｐ）と第１抵抗器（Ｒ）との間の直列接続の時定数に等しいまたはほぼ等しい請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電トランスを制御する回路装置および方法に関する。
【背景技術】
【０００２】
圧電トランスは、圧電性トランスとも称されるが、共振変圧器として機能する電気機械的なシステムである。この圧電トランスは、供給された交流電圧を、より高いまたはより低い交流電圧に変換することが可能である。この変換は、圧電トランスの共振周波数で行われるが、この共振周波数は、圧電トランスの機械的なサイズと材料とにより決定される。
【０００３】
ある圧電トランスの閉ループ制御の手法では、入力電圧、入力電流およびそれらの位相位置を閉ループ制御情報として用いる。これらのパラメータに基づいて、圧電トランスの制御、および、その挙動の閉ループ制御を行いうる。しかし、これにより、圧電トランスの最適な動作点になることがない。調整可能ではない閉ループ制御の影響により現れる損失が、圧電トランスの性能および効率に悪影響を与える。この無効電力は、供給部により準備され、一次側でのみ圧電トランスにより変換される。
【発明の概要】
【課題を解決するための手段】
【０００４】
目的は、圧電トランスを閉ループ制御するために適切な設定パラメータを検出し、これにより、選択された採用領域ないし分野において、圧電トランスの選択された採用条件で、最小の損失で最適化された作動を保証することである。圧電トランスの作動は、パルス作動でも連続作動でも、所望の枠内で可能であるべきである。適切なフィードバックパラメータを利用することにより、圧電トランスの作動状態を等しく維持することを保証すべきである。
【０００５】
圧電トランスの作動には、圧電トランスの機能を確保するために、全ての作動状態（始動、作動、負荷の変化、環境条件の変化）において、圧電トランスに対して、その動作周波数と、必要な動作電圧と、動作電流とを、対応する位相位置で与えることが必要である。
【０００６】
この目的は、請求項１の特徴を備えた回路装置により達成される。この回路装置は、入力容量を有する圧電トランスを備えた第１分岐回路と、入力容量を補償する第２分岐回路と、第１分岐回路と結合されている第１入力と、第２分岐回路と結合されている第２入力とを備えた差動増幅器とを備えている。
【０００７】
この結合は、直接連結により、または、さらなる部品を介して行われうる。
この回路装置は、圧電トランスの挙動を正位相および正振幅で表現するために存在する閉ループ制御パラメータを用い、損失の少ない圧電トランスの振動の励起を可能にする。
【０００８】
圧電トランスの入力容量は、圧電トランス電極間の構成に応じた容量である。この圧電トランスの挙動を等価回路図で表すことができる。容量素子と、誘導素子と、抵抗器とを含む直列発振回路を備えた圧電トランスの等価回路図は、この直列発振回路に並列に接続されている容量素子としての入力容量を考慮する。この直列発振回路の挙動を表している電流パラメータおよび電圧パラメータは、並列入力容量であるがゆえに直接アクセス可能ではない。
【０００９】
ある構成では、第１分岐回路は、圧電トランスと第１抵抗器との直列接続を有する。第２分岐回路は、容量素子と第２抵抗器との直列接続を有する。第２分岐回路は、入力容量と第１抵抗器との直列接続と同様に構築されている。
【００１０】
容量と抵抗器との直列接続は、高域通過フィルタである。第１および第２分岐回路中での高域通過フィルタが対称であることにより、入力容量の補償が可能になるが、これは、第１分岐回路の容量素子と第２抵抗器との直列接続の時定数が、第２分岐回路の入力容量と第１抵抗器との直列接続の時定数に、等しいかまたはほぼ等しいことにより行われる。
【００１１】
ある構成では、圧電トランスは、第１分岐回路中で、第１電位点と第２電位点との間にあり、第１抵抗器は、第１分岐回路中で、第２電位点と第３電位点との間にある。容量素子は、第２分岐回路中で、第１電位点と第２電位点との間にあり、第２抵抗器は、第２分岐回路中で、第２電位点と第３電位点との間にある。この構成では、第１分岐回路中の第２電位点は、第１入力と結合されていて、かつ、第２分岐回路の第２電位点は、第２入力と結合されている。
【００１２】
時定数が等しいがゆえに、高域通過フィルタ中の信号は、制御部の周波数および振幅に依存せず、等しい振幅と等しい位相位置で生じる。これらを共に鑑みると、双方の信号が、同相電圧として差動増幅器の入力に現れ、その結果、これらの信号は差動増幅器によりフィルタがかけられ、したがって圧電トランスの入力容量の信号成分は、フィルタがかけられる。
【００１３】
このようにして得られた信号は、閉回路中でフィードバックされ、圧電トランス制御の基礎となる。この目的のために、差動増幅器の出力は、フィードバック分岐回路を介して圧電トランスと結合されている。有利な場合には、フィードバック信号が、第１および第２分岐回路の第１電位点にかけられ、これにより、圧電トランスの入力電極がかけられる第３電位点は、基準電位（これは、接地と称されることもある）にあり、これによって、高域通過フィルタの並列接続が存在する。
【００１４】
ある構成では、フィードバック分岐回路中に、さらなる増幅器が設けられていて、これが、圧電トランスの制御電圧を準備しうる。フィードバック分岐回路中では、振幅閉ループ制御部が設けられていることができ、これは、上述のさらなる増幅器よりも上流に接続されている。
【００１５】
ある構成では、差動増幅器の出力は、パルス幅変調器と、２つの電位点間で直列接続された２つのスイッチング素子とを介して、圧電トランスに結合されている。スイッチング素子は、パルス幅信号により制御されているが、これは、スイッチのうちの１つが、パルス幅信号に応じて隣接する基準電位と導通して連結されていることにより行われる。スイッチング素子間では、圧電トランス用の制御電圧が検知される。この装置は、方形波パルス幅信号を増幅する。
【００１６】
有利である場合には、回路装置は、差動増幅器の出力にある信号を戻す電圧閉ループ制御回路を有し、かつ、圧電トランスを通る電流を戻す電流閉ループ制御回路を有し、その結果、検出された電流および電圧は、制御において考慮される。戻された信号は、目標信号と比較される。この比較に応じて圧電トランスの制御が変更される。
【００１７】
対応する方法は、第１分岐回路中にあり、かつ入力容量を有する圧電トランスを制御する方法であるが、この方法は、第１分岐回路と入力容量を補償する第２分岐回路との間の電圧差を検出する工程と、フィードバック閉回路中で、圧電トランスにフィードバックする工程とを含む。この閉回路中には、もちろんさらなる部品が設けられていることが可能である。
【００１８】
この方法では、第１分岐回路が、圧電トランスと第１抵抗器との直列接続を有し、これらの圧電トランスと第１抵抗器との間で、電位が検知され、第２分岐回路は、容量素子と第２抵抗器との直列接続を有し、これらの容量素子と第２抵抗器との間で、電位が検知される。この際、第２分岐回路の容量素子と第２抵抗器からの間の直列接続の時定数は、第１分岐回路の入力容量と第１抵抗器からの直列接続の時定数に等しいまたはほぼ等しい。
【００１９】
以下に、本発明を、図面を参照して、実施形態に基づいて説明する。
【図面の簡単な説明】
【００２０】
【図１】圧電トランス用の制御回路の概略図である。
【図２】圧電トランスを制御する回路装置の回路図である。
【図３】差動増幅器の回路構成図である。
【図４】圧電トランスを制御するさらなる回路装置の回路図である。
【図５】圧電トランスを制御するさらに別の回路装置の回路図である。
【発明を実施するための形態】
【００２１】
図１は、圧電トランスＰＴ用の制御回路の概略図である。以下の実施形態では、まず、制御回路中で圧電トランスＰＴを制御するための基本的な考察を明確にするが、この制御回路において、２つの増幅器１００、２００が閉回路で連結されていて、圧電トランスＰＴは、直列素子として採用されている。
【００２２】
この種の回路装置により制御される圧電トランスＰＴの挙動を、単純化した等価回路図（ＥＳＢ）により説明するが、これは、圧電トランスＰＴの幾何学的なサイズ、ならびに、材料の誘電、弾性および圧電の材料定数を考慮する。等価回路図の部品は、例えばインピーダンス計測の枠内で決定されうる。
【００２３】
この等価回路図は、容量素子Ｃｓ、誘導素子Ｌｓ、抵抗器Ｒｓを備えた損失の多い直列発振回路６を含む。直列発振回路６に並列に容量素子Ｃｐが接続されていて、これが、圧電トランスＰＴの入力容量に相応する。この入力容量Ｃｐは、構成に応じた寄生容量であり、（外部の）全電流に有意に作用する。
【００２４】
圧電トランスＰＴを共振周波数で励起させるのは、自励振動を行い、かつ、フィードバックされる線形の増幅器１００を用いて行われうる。直列共振周波数または並列共振周波数へ励起するために、圧電トランスＰＴは、小さな出力抵抗で、線形の増幅器２００により制御される。共振時に圧電トランスＰＴにおいて過電流が生じる。圧電トランスＰＴを通る電流は、分流器として機能する抵抗器（図１中では図示せず）を介して、電圧として表示することができ、したがって、励起増幅器の入力へと供給されることができる。
【００２５】
共振周波数へ励起するための位相条件は、これにより、入力容量Ｃｐの影響に基づく制限がある場合でも満たされている。振幅条件は、実践においては、圧電トランスＰＴ中の損失を補償するのに必要であるよりも少し大きい増幅係数を必要とする。２つの増幅器を備えたこの種の励起回路は、文献では、「バトラー」回路と称されている。
【００２６】
入力容量Ｃｐがあるがゆえに、フィードバックに必要とされる電流は、直列発振回路６により、直接検出用に入手可能ではない。しかし、励起回路用に通過するフィードバック信号を発生させるために、入力容量Ｃｐの影響を補償するための回路が必要である。
【００２７】
図２は、この種の補償を有する圧電トランスＰＴを制御するための回路装置の回路図である。
【００２８】
この回路装置は、圧電トランスＰＴと第１抵抗器Ｒとの直列接続を備えた第１分岐回路１、および、容量素子Ｃｋと第２抵抗器Ｒｋとの直列接続を備えた第２分岐回路２を有する。第２分岐回路２は、圧電トランスＰＴの入力容量Ｃｐの影響を補償するために機能する。
【００２９】
圧電トランスＰＴは、第１分岐回路１の第１電位点１１と第２電位点１２との間にあり、第１抵抗器Ｒは、第１分岐回路１の第２電位点１２と第３電位点１３との間にある。第３電位点１３は、基準電位でもあり、接地とも称されうる。容量素子Ｃｋは、第２分岐回路２中の第１電位点２１と第２電位点２２との間にあり、第２抵抗器Ｃｋは、第２分岐回路２中の第２電位点２２と第３電位点２３との間にある。第３電位点２３は、基準電位にある。第１および第２分岐回路１、２は、並列接続されている。
【００３０】
さらに、この回路装置は、第１入力３１と、反転第２入力３２と、出力３３とを備えた差動増幅器３を有する。第１入力３１は、第１分岐部１中の第２電位点１２と連結されている。第２入力３２は、第２分岐部２中の第２電位点２２と連結されている。あるいは、電位点１２、２２は、さらなる部品を介して、入力３１、３２と結合されていることが可能である。差動増幅器３は、ここにある入力信号の差を増幅し、出力側で対応する信号を提供する。出力電圧は、最適なコモンモード（同相）阻止を行う理想的な差動増幅器では、電圧差にのみ依存し、双方の掛けられた電圧の絶対値には依存しない。
【００３１】
回路装置は、さらに振幅閉ループ制御部４を有し、これは、入力側にある信号の振幅を変化させる。振幅が緩和される場合、振幅制限器とも称される。振幅閉ループ制御部４の実施形態では、線形または非線形の信号影響がありうる。振幅閉ループ制御部４の入力４１は、差動増幅器３の出力３３と連結されている。
【００３２】
さらに、この回路装置は、さらなる増幅器５を有し、これは、入力側の信号Ｕｅを、係数Ｖ０分だけ増幅する。増幅器５の入力５１は、振幅閉ループ制御部４の出力４２と連結されている。増幅器５の出力５２は、第１および第２分岐回路１、２の第１電位点１１、２１と連結されていて、その結果、増幅器５の出力電圧Ｕａは、第１分岐回路１を介しても、第２分岐回路２を介してもかけられている。あるいは、増幅器５の出力５２は、第１電位点１１、２１と、さらなる部品を介して結合されていることも可能である。
【００３３】
入力容量Ｃｐと、分流器としてまたは分流抵抗器として機能する第１抵抗器Ｒとは、高域通過フィルタを形成し、また、補償分岐部として作用する第２分岐回路２の容量素子Ｃｋと、第２抵抗器Ｒｋとは、同様に高域通過フィルタを形成する。部品Ｃｋ、Ｒｋ、Ｒの部品のサイズは、双方の高域通過フィルタ分岐部が、同じ時定数τ＝ＲＣ（すなわち、τ＝Ｒ×Ｃｐないしτ＝Ｒｋ×Ｃｋ）を有し、従って、同じ限界周波数を有するように選択されている。差動増幅器３の入力３１、３２には、閉ループ制御部の周波数および振幅に依存せず、第２分岐回路２からの信号も、第１分岐回路１の高域通過フィルタからの信号も、同じ振幅と位相位置とを有するように現れる。このための前提条件は、入力容量Ｃｐが、掛けられた電圧の振幅に依存しないという点である。
【００３４】
これらを共に鑑みると、これらの双方の信号は、同相電圧として、差動増幅器３の入力側に生じ、この差動増幅器により抑制され、その結果、直列発振回路６の信号の大きさのみが増幅される。理想的な条件下では、差動増幅器３は、圧電トランスＰＴの等価回路図に少なくともほぼ対応する正位相フィードバック信号を供給する。
【００３５】
図３は、差動増幅器３の１つの回路構成（テスト回路）を示すが、これは、図２に提示した回路構成とは以下の点が異なる。
【００３６】
差動増幅器３の第１入力３１および第２入力３２と、第２電位節点１２、２２との間には、それぞれ抵抗器Ｒ１が接続されている。さらに、第１入力３１と基準電位との間には、さらなる抵抗器Ｒ２が接続されている。第２入力３２と出力３３との間にも、さらなる抵抗器Ｒ２が接続されている。Ｒ１およびＲ２の抵抗値を選択することにより、これらの抵抗値の商に依存する増幅係数を設定しうる、これは。図示した回路図が、図２中に提示したような増幅器閉回路の１部分でありうることに留意されたい。
【００３７】
この種の閉回路では、電源電圧Ｕａをかけた後、発振が、閉じたフィードバック閉回路中の電気的ノイズの結果として聞こえる。前提条件は、位相−振幅条件以外に、少なくとも小さい信号の場合に、十分な帯域幅を持った線形増幅器の存在である。増幅器は、閉ループ制御の目的で望ましい場合を除いて、追加的な位相シフトを引き起こすことはない。振幅がより高い場合には、振幅制限の意味合いでの非線形性が存在し、これが望まれうる。振幅制限は、増幅器の入力においても可能である。図２は、差動増幅器３の出力側での振幅制限４を示す。
【００３８】
フィードバック分岐回路中へ振幅閉ループ制御部４を挿入することにより、励起部信号を正弦波曲線に保ち続けることが可能であり、その結果、高調波が回避される。この種の振幅閉ループ制御は、電流振幅の計測と、目標値との比較と、これに続くフィードバック閉回路の増幅係数の続く変化を介して行われうる。この装置は、増幅器の帯域幅内で、圧電トランスＰＴが最高の等級すなわち最高の閉回路増幅を有するような周波数で振動する。この周波数が、所望の動作周波数ではない場合には、フィードバック閉回路中に、（不図示の）帯域通過フィルタが取り付けられうる。これにより、可能である不要共振が選択的に抑制される。
【００３９】
上述の概念は、制御回路の様々な変形例または様々なタイプに採用可能である。
図４は、圧電トランスの制御のための代替的な回路装置の概略的な回路図である。
【００４０】
この回路装置は、計測回路内に圧電トランスＰＴを有するが、この圧電トランスの電流Ｉは、抵抗器Ｒを介して流れる。抵抗器Ｒを介して電流Ｉに比例する電圧が、増幅器７にかけられ、その出力が、パルス幅変調器８に結合されている。このパルス幅変調器の出力信号は、パルス幅信号すなわち方形波信号であり、この方形波パルスの負荷時間率すなわち方形波パルスの幅が変調される。このパルス幅信号により、ハーフブリッジ回路が制御される。この回路において、電源電圧Ｕは、直列接続された２つのスイッチング素子５４、５５（例えば、パワーＭＯＳＦＥＴ）を介してかけられる。第１スイッチング素子５４は、給電電位と連結されている。第２スイッチング素子５５は、基準電位と連結されている。出力電流を平滑化する誘導素子Ｌを介して、圧電トランスＰＴの入力電極は、スイッチング素子５４、５５間の電位点に繋がれる。
【００４１】
パルス幅信号は、スイッチング素子のうちの１つ５４を制御し、反転パルス幅信号は、他方のスイッチング素子５５を制御し、その結果、スイッチング素子５４、５５のうちのいずれかが、常に導通状態であり、逆に、他方は非導通状態である。第１スイッチング素子５４が導通状態である場合には、電源電圧Ｕが、スイッチング素子５４、５５間の電位点にかけられる。第２スイッチング素子５５が導通状態にある場合には、基準電位が、スイッチング素子５４、５５間の電位点にある。
【００４２】
この制御は、以下のように、刺激を与えられる。圧電トランスＰＴが、その直列共振周波数または並列共振周波数ｆｓで励起されると、より多量の電流が、電力増幅器も通って流れる。寄生入力容量Ｃｐを通る電流がこれに加わる。最終段トランジスタを備えた増幅器中では、ＡＢ／Ｂ級作動で、圧電トランスＰＴの構成サイズに応じて、著しい損失電力が現れる。
【００４３】
１つの可能な救済策は、Ｄ級作動（スイッチモード）での最終段の作動である。トランジスタは、スイッチ５４、５５として働き、誘導素子Ｌは、出力電流を平滑化する。
【００４４】
図５は、図４で提示した概念に基づいていた、入力容量補償を行う回路装置の概略回路図である。これは、Ｄ級最終段（スイッチモード）を備えた圧電トランス用の発振器回路である。
【００４５】
この回路概念に線形増幅器の外部挙動を与えることは、発振開始に必要であるが、このために、パルス幅変調器８が閉ループ制御と共に必要である。
【００４６】
ここで、一定の電流脈動率（デルタＩ）と、内部電流閉ループ制御部とを備えたクロックで動作する最終段の作動が推奨される。この閉ループ制御部の内部で、最大の制御電流の制限が行われうる。これにより、常に、出力における無条件の短絡耐性が存在している。
【００４７】
外部電圧閉ループ制御部は、増幅器の出力において、所望の電圧Ｕａが生じるように電流の目標値を設定する。
【００４８】
この種の回路装置を図５に示す。Ｄ級最終段の動作周波数は、特筆すべきことに、圧電トランスＰＴの共振周波数を上回っているべきである。係数１０以上が望ましい。
【００４９】
給電電位と基準電位との間のコンデンサＣｖは、誘導素子Ｌと連結して、圧電トランス（Ｑ＝ＣＵ＝ｉｔ）を通る電流用のメモリとして機能する。
【００５０】
回路装置は、圧電トランスＰＴと、分流器として機能する第１抵抗器Ｒとの直列接続を備えた第１分岐回路１を有する。第１分岐回路１は、容量素子Ｃｋと第２抵抗器Ｒｋとの直列接続を備えた分岐回路２と並列接続されている。各分岐回路１、２の部品ＰＴと部品Ｒとの間、ないし、部品Ｃｋと部品Ｒｋとの間で、信号が検知され、差動増幅器３に供給される。出力側では、振幅閉ループ制御部４または振幅制限器が設けられていて、その出力信号が、第１減算器素子９１にかけられる。第１減算器素子９１では、同様に、誘導素子９にしたがって検知される目標電圧がかけられる。減算器素子９１は、出力側で２つの入力信号の差を準備する。出力側で、この減算器は、閉ループ制御部１０と連結されていて、この閉ループ制御部が、減算器９１にある信号の差を変化させ、とりわけ増幅させる。結果として生じる電圧は、制限器４を介して、目標値として第２減算器素子９２に供給され、ここで、圧電トランスＰＴを通る電流に比例する電圧が、第１抵抗器Ｒを介してかけられる。結果として生じる減算器素子９２の出力側での目標値と現在値との差異が、信号発生器８に結合されて、この信号発生器は、図４において既に述べたように、直列接続された２つのスイッチング素子５４、５５で、ハーフブリッジ回路の制御をするためのパルスモード信号を発生させる。
【００５１】
この回路装置は、電圧を閉ループ制御するためのフィードバック閉回路Ｉも有するが、ここでは、励起部電圧と、差動増幅器における振幅閉ループ制御された出力電圧とが、第１減算器素子９１により比較され、その結果が、減算器素子９２に導かれる。電流の閉ループ制御のための第２のフィードバック閉回路IIは、目標電流に比例する値を、現在電流
と比例する電圧と、分流器Ｒを介して比較し、その結果に応じて、圧電トランスＰＴを制御する。
【００５２】
ここで説明した補償概念は、別の様式の制御回路と組み合わせることも可能である。圧電トランスＰＴの変数を、補償分岐部２と、差動増幅器３とを用いて検出し、制御部中に供給することのみが必要である。
【００５３】
線形の増幅器の代わりに、これ以外の様式の増幅器の様式、例えば切り替え閉ループ制御増幅器を備えた設計を用いることも可能である。
【００５４】
これらの実施形態の特徴を組み合わせることも可能であることにも留意すべきである。さらに、この概念は、これ以外の圧電製品に応用することも可能である。
【符号の説明】
【００５５】
ＰＴ  圧電トランス
Ｒ，Ｒｋ，Ｒｓ，Ｒ１，Ｒ２  抵抗器
Ｃｐ  入力容量
Ｃｋ，Ｃｓ，Ｃｖ  容量素子
Ｌ，Ｌｓ  誘導素子
１，２  分岐回路
３，５，７，１００，２００  増幅器
４  振幅閉ループ制御回路
６  直列発振回路
１１，１２，１３，２１，２２，２３  電位点
３１，３２，４１，５１  入力
３３，４２，５２  出力
５４，５５  スイッチング素子
９１，９２  減算器素子
【図１】
2016515794.tif 000003
【図２】
2016515794.tif 000004
【図３】
2016515794.tif 000005
【図４】
2016515794.tif 000006
【図５】
2016515794.tif 000007
【手続補正書】
【提出日】平成27年9月25日(2015.9.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
・入力容量（Ｃｐ）を有する圧電トランス（ＰＴ）を備えた第１分岐回路  （１）と、
・前記入力容量（Ｃｐ）を補償する第２分岐回路（２）と、
・前記第１分岐回路（１）と結合されている第１入力（３１）と、前記第２分岐回路（２）と結合されている第２入力（３２）とを備えた差動増幅器（３）と
を備えている回路装置。
【請求項２】
前記第１分岐回路（１）は、前記圧電トランス（ＰＴ）と第１抵抗器（Ｒ）との直列接続を有する請求項１に記載の回路装置。
【請求項３】
前記第２分岐回路（２）は、容量素子（Ｃｋ）と第２抵抗器（Ｒｋ）との直列接続を有する請求項１または２に記載の回路装置。
【請求項４】
・前記圧電トランス（ＰＴ）は、前記第１分岐回路（１）中で、第１電位点（１１）と第２電位点（１２）との間にあり、
・前記第１抵抗器（Ｒ）は、前記第１分岐回路（１）中で、前記第２電位点（１２）と第３電位点（１３）との間にあり、
・前記容量素子（Ｃｋ）は、前記第２分岐回路（２）中で、第１電位点（２１）と第２電位点（２２）との間にあり、
・前記第２抵抗器（Ｒｋ）は、前記第２分岐回路（２）中で、前記第２電位点（２２）と第３電位点（２３）との間にあり、
・前記第１分岐回路（１）中の前記第２電位点（１２）は、前記第１入力（３１）と結合されていて、かつ、前記第２分岐回路（２）中の前記第２電位点（２２）は、前記第２入力（３２）と結合されている請求項３に記載の回路装置。
【請求項５】
前記第２分岐回路（２）の容量素子（Ｃｋ）と第２抵抗器（Ｒｋ）との前記直列接続の時定数は、前記第１分岐回路（１）の入力容量（Ｃｐ）と第１抵抗器（Ｒ）との前記直列接続の時定数に、等しいまたはほぼ等しい請求項３または４に記載の回路装置。
【請求項６】
容量素子（Ｃｓ）と、誘導素子（Ｌｓ）と、抵抗器（Ｒｓ）とを備えた直列発振回路（６）を有する前記圧電トランス（ＰＴ）の等価回路図中では、前記入力容量（Ｃｐ）が、前記直列発振回路（６）に並列接続されている容量素子（Ｃｐ）に対応する上記請求項のいずれか１項に記載の回路装置。
【請求項７】
前記差動増幅器（３）の出力（３３）は、フィードバック分岐回路を介して前記圧電トランス（ＰＴ）と結合されている上記請求項のいずれか１項に記載の回路装置。
【請求項８】
フィードバック信号が、前記第１および前記第２分岐回路（１、２）の前記第１電位点（１１、２１）にかけられる請求項７に記載の回路装置。
【請求項９】
前記フィードバック分岐回路中に、さらなる増幅器（５、５４、５５）がある請求項７または８に記載の回路装置。
【請求項１０】
前記フィードバック分岐回路中に、振幅閉ループ制御部（４）がある請求項７〜９のいずれか１項に記載の回路装置。
【請求項１１】
前記差動増幅器（３）の前記出力（３３）が、パルス幅変調器（８）と、２つの電位点の間で直列接続された２つのスイッチング素子（５４、５５）とを介して、前記圧電トランス（ＰＴ）に結合されている請求項７〜１０のいずれか１項に記載の回路装置。
【請求項１２】
前記差動増幅器（３）の出力（３３）にかけられた信号を戻す電圧閉ループ制御回路（Ｉ）を有し、かつ、
前記制御閉回路で圧電トランス（ＰＴ）を通る電流に比例する信号を戻す電流閉ループ制御回路（ＩＩ）を有する上記請求項のいずれか１項に記載の回路装置。
【請求項１３】
第１分岐回路（１）中にある、入力容量（Ｃｐ）を有する圧電トランス（ＰＴ）を制御する方法であって、前記方法は、前記第１分岐回路（１）と、前記入力容量（Ｃｐ）を補償する第２分岐回路（２）との間の電圧差を検出する工程と、フィードバック閉回路中で、圧電トランス（ＰＴ）にフィードバックする工程とを含む方法。
【請求項１４】
前記第１分岐回路（１）は、圧電トランス（ＰＴ）と第１抵抗器（Ｒ）との直列接続を有し、前記圧電トランスと前記第１抵抗器との間で、電位が検知され、
前記第２分岐回路（２）は、容量素子（Ｃｋ）と、第２抵抗器（Ｒｋ）との直列接続を有し、前記容量素子と前記第２抵抗器との間で、前記電位が検知され、
前記第２分岐回路（２）の容量素子（Ｃｋ）と第２抵抗器（Ｒｋ）との間の直列接続の時定数は、前記第１分岐回路（１）の入力容量（Ｃｐ）と第１抵抗器（Ｒ）との間の直列接続の時定数に等しいまたはほぼ等しい請求項１３に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
回路装置は、圧電トランスＰＴと、分流器として機能する第１抵抗器Ｒとの直列接続を備えた第１分岐回路１を有する。第１分岐回路１は、容量素子Ｃｋと第２抵抗器Ｒｋとの直列接続を備えた分岐回路２と並列接続されている。各分岐回路１、２の部品ＰＴと部品Ｒとの間、ないし、部品Ｃｋと部品Ｒｋとの間で、信号が検知され、差動増幅器３に供給される。出力側では、振幅閉ループ制御部４または振幅制限器が設けられていて、その出力信号が、第１減算器素子９１にかけられる。第１減算器素子９１では、同様に、誘導素子Ｌにしたがって検知される目標電圧がかけられる。減算器素子９１は、出力側で２つの入力信号の差を準備する。出力側で、この減算器は、閉ループ制御部１０と連結されていて、この閉ループ制御部が、減算器９１にある信号の差を変化させ、とりわけ増幅させる。結果として生じる電圧は、制限器４を介して、目標値として第２減算器素子９２に供給され、ここで、圧電トランスＰＴを通る電流に比例する電圧が、第１抵抗器Ｒを介してかけられる。結果として生じる減算器素子９２の出力側での目標値と現在値との差異が、信号発生器８に結合されて、この信号発生器は、図４において既に述べたように、直列接続された２つのスイッチング素子５４、５５で、ハーフブリッジ回路の制御をするためのパルスモード信号を発生させる。
【国際調査報告】
2016515794.tif 000008
2016515794.tif 000009
2016515794.tif 000010
2016515794.tif 000011
2016515794.tif 000012
2016515794.tif 000013