(57)【要約】  パッケージオンパッケージ積層マイクロ電子構造体は、反転構成で互いに取り付けられた一対のマイクロ電子パッケージを備える。一実施形態において、パッケージオンパッケージ積層マイクロ電子構造体は、第１および第２マイクロ電子パッケージを備え、その各々は、各マイクロ電子パッケージの基板の第１面上に形成された少なくとも１つのパッケージ接続ボンドパッドを有する基板を有し、その各々は、各マイクロ電子パッケージの基板の第１面に電気的に接続された少なくとも１つのマイクロ電子デバイスを有し得、第１および第２マイクロ電子パッケージは、第１マイクロ電子パッケージの接続ボンドパッドと第２マイクロ電子パッケージの接続ボンドパッドとの間に延在する少なくとも１つのパッケージ−パッケージ相互接続構造体により互いに接続される。
2016529716.tif 000002
【特許請求の範囲】
【請求項１】
第１面、およびマイクロ電子パッケージの基板の前記第１面上に形成された少なくとも１つのパッケージ接続ボンドパッドを含み、前記マイクロ電子パッケージの基板の第１面に電気的に接続された少なくとも１つのマイクロ電子デバイスを含む基板を有する第１マイクロ電子パッケージと、
第１面、およびマイクロ電子パッケージの基板の前記第１面上に形成された少なくとも１つのパッケージ接続ボンドパッドを含み、前記マイクロ電子パッケージの基板の第１面に電気的に接続された少なくとも１つのマイクロ電子デバイスを含む基板を有する第２マイクロ電子パッケージと、
前記第１マイクロ電子パッケージの接続ボンドパッドと前記第２マイクロ電子パッケージの接続ボンドパッドとの間に延在する少なくとも１つのパッケージ−パッケージ相互接続構造体とを備える、パッケージオンパッケージ積層マイクロ電子構造体。
【請求項２】
前記第１マイクロ電子パッケージの基板の第１面と前記第２マイクロ電子パッケージの基板の第１面との間に配置された封止材料を更に含む、請求項１に記載のパッケージオンパッケージ積層マイクロ電子構造体。
【請求項３】
前記第１マイクロ電子パッケージのマイクロ電子デバイスおよび前記第２マイクロ電子パッケージのマイクロ電子デバイスのうち少なくとも１つは、フリップチップ構成で複数の相互接続によりそれぞれの基板に取り付けられる、請求項１または２に記載のパッケージオンパッケージ積層マイクロ電子構造体。
【請求項４】
前記第１マイクロ電子パッケージのマイクロ電子デバイスと前記第１マイクロ電子パッケージの基板との間に配置された第１アンダーフィル材料、および前記第２マイクロ電子パッケージのマイクロ電子デバイスと前記第２マイクロ電子パッケージの基板との間に配置された第２アンダーフィル材料のうち少なくとも１つを更に備える、請求項３に記載のパッケージオンパッケージ積層マイクロ電子構造体。
【請求項５】
前記第１マイクロ電子パッケージのマイクロ電子デバイスおよび前記第２マイクロ電子パッケージのマイクロ電子デバイスのうち少なくとも１つは、複数のワイヤボンドを用いてそれぞれの基板に取り付けられる、請求項１または２に記載のパッケージオンパッケージ積層マイクロ電子構造体。
【請求項６】
前記第１マイクロ電子パッケージのマイクロ電子デバイスの背面は、接着材料を用いて前記第２マイクロ電子パッケージのマイクロ電子デバイスの背面に取り付けられる、請求項１または２に記載のパッケージオンパッケージ積層マイクロ電子構造体。
【請求項７】
前記第１マイクロ電子パッケージの基板は、第２面を有し、
前記第２マイクロ電子パッケージの基板は、第２面を有し、
前記第１マイクロ電子パッケージの基板の第２面、および前記第２マイクロ電子パッケージの基板の第２面のうち少なくとも１つに、またはこの上に複数の外部ボンドパッドを更に有する、請求項１または２に記載のパッケージオンパッケージ積層マイクロ電子構造体。
【請求項８】
パッケージオンパッケージ積層マイクロ電子構造体を形成する方法であって、
第１面、およびマイクロ電子パッケージの基板の前記第１面上に形成された少なくとも１つのパッケージ接続ボンドパッドを含む基板を有する第１マイクロ電子パッケージを形成する段階と、
少なくとも１つの第１マイクロ電子デバイスを、前記マイクロ電子パッケージの基板の第１面に電気的に接続する段階と、
第１面、およびマイクロ電子パッケージの基板の前記第１面上に形成された少なくとも１つのパッケージ接続ボンドパッドを含む基板を有する第２マイクロ電子パッケージを形成する段階と、
少なくとも１つの第２マイクロ電子デバイスを、前記マイクロ電子パッケージの基板の第１面に電気的に接続する段階と、
前記第１マイクロ電子パッケージの第１面の方を向くように前記第２マイクロ電子パッケージの第１面を方向付ける段階と、
前記第１マイクロ電子パッケージの接続ボンドパッドと前記第２マイクロ電子パッケージの接続ボンドパッドとの間に少なくとも１つのパッケージ−パッケージ相互接続構造体を形成する段階とを備える、方法。
【請求項９】
前記第１マイクロ電子パッケージの接続ボンドパッドと前記第２マイクロ電子パッケージの接続ボンドパッドとの間に少なくとも１つのパッケージ−パッケージ相互接続構造体を形成する段階は、
前記第１マイクロ電子パッケージの接続ボンドパッド上にパッケージ相互接続材料バンプを形成する段階と、
前記第２マイクロ電子パッケージの接続ボンドパッド上にパッケージ相互接続材料バンプを形成する段階と、
前記第２マイクロ電子パッケージの相互接続材料バンプに前記第１マイクロ電子パッケージの相互接続材料バンプを取り付ける段階とを有する、請求項８に記載の方法。
【請求項１０】
前記第１マイクロ電子パッケージの接続ボンドパッド上に前記パッケージ相互接続材料バンプを形成する段階、前記第２マイクロ電子パッケージの接続ボンドパッド上に前記パッケージ相互接続材料バンプを形成する段階、および前記第２マイクロ電子パッケージの相互接続材料バンプにより前記第１マイクロ電子パッケージの相互接続材料バンプを取り付ける段階は、
前記第１マイクロ電子パッケージの接続ボンドパッド上にパッケージ相互接続はんだバンプを形成する段階と、
前記第２マイクロ電子パッケージの接続ボンドパッド上に前記パッケージ相互接続はんだバンプを形成する段階と、
前記第２マイクロ電子パッケージの相互接続はんだバンプに前記第１マイクロ電子パッケージの相互接続はんだバンプをリフローする段階とを有する、請求項９に記載の方法。
【請求項１１】
前記第１マイクロ電子パッケージの基板の第１面と前記第２マイクロ電子パッケージの基板の第１面との間に、封止材料を配置する段階を更に備える、請求項８〜１０のいずれか１項に記載の方法。
【請求項１２】
前記第１マイクロ電子デバイスを前記マイクロ電子パッケージの基板の第１面に電気的に接続する段階は、フリップチップ構成で複数の相互接続により、前記第１マイクロ電子デバイスを前記第１マイクロ電子パッケージの基板の第１面に電気的に接続する段階を有する、請求項８〜１０のいずれか１項に記載の方法。
【請求項１３】
前記第１マイクロ電子パッケージのマイクロ電子デバイスと前記第１マイクロ電子パッケージの基板との間に第１アンダーフィル材料を配置する段階を更に備える、請求項１２に記載の方法。
【請求項１４】
前記第２マイクロ電子デバイスを前記マイクロ電子パッケージの基板の第１面に電気的接続する段階は、フリップチップ構成で複数の相互接続により、前記第２マイクロ電子デバイスを前記第２マイクロ電子パッケージの基板の第１面に電気的接続する段階を有する、請求項８〜１０のいずれか１項に記載の方法。
【請求項１５】
前記第２マイクロ電子パッケージのマイクロ電子デバイスと前記第２マイクロ電子パッケージの基板との間に第２アンダーフィル材料を配置する段階を更に備える、請求項１４に記載の方法。
【請求項１６】
前記第１マイクロ電子デバイスを前記マイクロ電子パッケージの基板の第１面に電気的に接続する段階、および前記第２マイクロ電子デバイスを前記マイクロ電子パッケージの基板に電気的に接続する段階のうち少なくとも１つは、
複数のワイヤボンドを用いて、前記第１マイクロ電子デバイスを前記第１マイクロ電子パッケージの基板の第１面に電気的に接続する段階と、
複数のワイヤボンドを用いて、前記第２マイクロ電子デバイスを前記第２マイクロ電子パッケージの基板の第１面に電気的に接続する段階とのうち少なくとも１つを有する、請求項８に記載の方法。
【請求項１７】
接着材料を用いて、前記第１マイクロ電子パッケージのマイクロ電子デバイスの背面を、前記第２マイクロ電子パッケージのマイクロ電子デバイスの背面に取り付ける段階を更に備える、請求項８に記載の方法。
【請求項１８】
前記第１マイクロ電子パッケージの基板は、第２面を有し、
前記第２マイクロ電子パッケージの基板は、第２面を有し、
前記第１マイクロ電子パッケージの基板の第２面、および前記第２マイクロ電子パッケージの基板の第２面のうち少なくとも１つに、またはこの上に複数の外部ボンドパッドを形成する段階を更に有する、請求項８に記載の方法。
【請求項１９】
ボードと、
前記ボードに取り付けられたパッケージオンパッケージ積層マイクロ電子構造体とを備え、
前記パッケージオンパッケージ積層マイクロ電子構造体は、
第１面、およびマイクロ電子パッケージの基板の前記第１面上に形成された少なくとも１つのパッケージ接続ボンドパッドを含み、前記マイクロ電子パッケージの基板の第１面に電気的に接続された少なくとも１つのマイクロ電子デバイスを有する基板を含む、第１マイクロ電子パッケージと、
第１面、およびマイクロ電子パッケージの基板の前記第１面上に形成された少なくとも１つのパッケージ接続ボンドパッドを含み、前記マイクロ電子パッケージの基板の第１面に電気的に接続された少なくとも１つのマイクロ電子デバイスを有する基板を含む第２マイクロ電子パッケージと、
前記第１マイクロ電子パッケージの接続ボンドパッドと前記第２マイクロ電子パッケージの接続ボンドパッドとの間に延在する、少なくとも１つのパッケージ−パッケージ相互接続構造体とを有する、コンピューティングデバイス。
【請求項２０】
前記第１マイクロ電子パッケージの基板の第１面と前記第２マイクロ電子パッケージの基板の第１面との間に配置された封止材料を更に含む、請求項１９に記載のコンピューティングデバイス。
【請求項２１】
前記第１マイクロ電子パッケージのマイクロ電子デバイスおよび前記第２マイクロ電子パッケージのマイクロ電子デバイスのうち少なくとも１つは、フリップチップ構成で複数の相互接続によりそれぞれの基板に取り付けられる、請求項１９または２０に記載のコンピューティングデバイス。
【請求項２２】
前記第１マイクロ電子パッケージのマイクロ電子デバイスと前記第１マイクロ電子パッケージの基板との間に配置された第１アンダーフィル材料、および前記第２マイクロ電子パッケージのマイクロ電子デバイスと前記第２マイクロ電子パッケージの基板との間に配置された第２アンダーフィル材料のうち少なくとも１つを更に備える、請求項２１に記載のコンピューティングデバイス。
【請求項２３】
前記第１マイクロ電子パッケージのマイクロ電子デバイスおよび前記第２マイクロ電子パッケージのマイクロ電子デバイスのうち少なくとも１つは、複数のワイヤボンドを用いてそれぞれの基板に取り付けられる、請求項１９または２０に記載のコンピューティングデバイス。
【請求項２４】
前記第１マイクロ電子パッケージのマイクロ電子デバイスの背面は、接着材料を用いて前記第２マイクロ電子パッケージのマイクロ電子デバイスの背面に取り付けられる、請求項１９に記載のコンピューティングデバイス。
【請求項２５】
前記第１マイクロ電子パッケージの基板は、第２面を有し、
前記第２マイクロ電子パッケージの基板は、第２面を有し、
前記第１マイクロ電子パッケージの基板の第２面、および前記第２マイクロ電子パッケージの基板の第２面のうち少なくとも１つに、またはこの上に複数の外部ボンドパッドを更に有する、請求項１９に記載のコンピューティングデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書の実施形態は、概ねマイクロ電子パッケージ製造の分野に関し、より具体的には、反転構成で積層された２つのマイクロ電子パッケージを含むマイクロ電子構造体に関する。
【背景技術】
【０００２】
マイクロ電子産業は、コンピュータサーバ製品、およびポータブルコンピュータ、電子タブレット、携帯電話、デジタルカメラ等のポータブルな製品を含むが、これらに限定されない様々な電子製品で用いる、より高速で、かつ小さいマイクロ電子パッケージを生産することに継続して努力している。これらの目的を達成する１つの方途は、積層パッケージの製造である。パッケージオンパッケージ（ＰｏＰ）積層と呼ばれるパッケージ積層の１つのタイプは、パッケージオンパッケージ積層構造体内において小さい横方向寸法、小さいパッケージの高さ、および複数のマイクロ電子デバイス間の高帯域幅を要求するモバイル用途および無線用途のための重要な解決法となっている。
【０００３】
本開示の主題は、本明細書の結論部分において特に示され、かつ明確に特許請求されている。本開示についての上述の他の複数の特徴は、添付の図面と併せて、以下の説明および添付の特許請求の範囲から、より十分に明らかとなるであろう。添付の図面は、本開示によるいくつかの実施形態のみを描いており、従って、その範囲を限定するものと見なされないことを理解されたい。本開示の複数の利点がより容易に確かめられ得るように、添付の図面を使用することにより、本開示が更なる具体性および詳細と共に説明されるであろう。
【図面の簡単な説明】
【０００４】
【図１】本明細書の実施形態による、パッケージオンパッケージ積層マイクロ電子構造体を製造する複数のプロセスの断面図を図示する。
【図２】本明細書の実施形態による、パッケージオンパッケージ積層マイクロ電子構造体を製造する複数のプロセスの断面図を図示する。
【図３】本明細書の実施形態による、パッケージオンパッケージ積層マイクロ電子構造体を製造する複数のプロセスの断面図を図示する。
【図４】本明細書の実施形態による、パッケージオンパッケージ積層マイクロ電子構造体を製造する複数のプロセスの断面図を図示する。
【図５】本明細書の実施形態による、パッケージオンパッケージ積層マイクロ電子構造体を製造する複数のプロセスの断面図を図示する。
【図６】本明細書の実施形態による、パッケージオンパッケージ積層マイクロ電子構造体を製造する複数のプロセスの断面図を図示する。
【図７】本明細書の実施形態による、パッケージオンパッケージ積層マイクロ電子構造体を製造する複数のプロセスの断面図を図示する。
【図８】本明細書の別の実施形態による、パッケージオンパッケージ積層マイクロ電子構造体の断面図を図示する。
【図９】本明細書の更に別の実施形態による、パッケージオンパッケージ積層マイクロ電子構造体の断面図を図示する。
【図１０】本明細書のなおも別の実施形態による、パッケージオンパッケージ積層マイクロ電子構造体の断面図を図示する。
【図１１】本明細書の一実施形態による、図３の線Ａ−Ａの上部平面図を図示する。
【図１２】本明細書の別の実施形態による、図３の線Ａ−Ａの上部平面図を図示する。
【図１３】本明細書の実施形態による、パッケージオンパッケージ積層マイクロ電子構造体を製造するプロセスのフローチャートである。
【図１４】本明細書の一実装による、コンピューティングデバイスを図示する。
【発明を実施するための形態】
【０００５】
以下の詳細な説明では、特許請求される主題を実施することができる具体的な実施形態を例示として示す添付の図面を参照する。これらの実施形態は、当業者が主題を実施することを可能にするのに十分詳細に説明される。異なってはいるが、多様な実施形態は、必ずしも相互に排他的ではないことを理解されたい。例えば、一実施形態に関連して本明細書で説明される特定の特徴、構造体または特性は、特許請求される主題の趣旨および範囲を逸脱せずに、他の複数の実施形態において実施され得る。本明細書内において「一実施形態」または「実施形態」を参照することは、実施形態に関連して説明される特定の特徴、構造体、または複数の特性は、本明細書に包含される少なくとも１つの実装に含まれることを意味する。従って、「一実施形態」または「実施形態において」という文言の使用は、必ずしも同一の実施形態を参照していない。更に、特許請求される主題の趣旨および範囲から逸脱せずに、開示されている各実施形態の中での個々の要素の配置または配列が変更され得ることが理解されるであろう。従って、以下の詳細な説明は、限定的意味で解釈されず、主題の範囲は、添付の特許請求の範囲のみにより規定され、添付の特許請求の範囲が権利を付与される均等物の最大範囲と共に適切に解釈される。同一の符号は、図面において、いくつかの図全体の同一の要素または類似の要素、または機能性を指し、そこにおいて図示される複数の要素は、必ずしも互いに縮尺されず、むしろ、個々の要素は、本明細書の文脈で複数の要素をより容易に理解するべく、拡大または縮小されることがある。
【０００６】
本明細書において用いられる「の上方に（ｏｖｅｒ）」、「〜に（ｔｏ）」、「〜の間（ｂｅｔｗｅｅｎ）」、「〜上に（ｏｎ）」という用語は、１つの層の、別の層に対する相対位置を指す場合がある。別の層「の上方」または「上に」ある、あるいは他の層「に」接着された１つの層は、他の層に直接接触している状態であり得、または、１または複数の介在層を有し得る。複数の層の「間に」存在する１つの層は、直接、複数の層に接触し、あるいは１または複数の介在層を有し得る。
【０００７】
本明細書の複数の実施形態は、反転構成で互いに取り付けられた一対のマイクロ電子パッケージを有するパッケージオンパッケージ積層マイクロ電子構造体を備える。一実施形態において、パッケージオンパッケージ積層マイクロ電子構造体は、第１および第２マイクロ電子パッケージを備え、その各々は、各マイクロ電子パッケージの基板の第１面上に形成された少なくとも１つのパッケージ接続ボンドパッドを有する基板を有し、その各々は、各マイクロ電子パッケージの基板の第１面に電気的に接続された少なくとも１つのマイクロ電子デバイスを有し得、第１および第２マイクロ電子パッケージは、第１マイクロ電子パッケージの接続ボンドパッドと第２マイクロ電子パッケージの接続ボンドパッドとの間に延在する少なくとも１つのパッケージ−パッケージ相互接続構造体により互いに接続される。
【０００８】
図１〜図７は、本明細書の複数の実施形態を図示し、一対のマイクロ電子パッケージは、パッケージオンパッケージ積層マイクロ電子構造体を形成する反転構成で互いに取り付けられる。図１に示されるように、パッケージ基板１１０が形成され得る。パッケージ基板１１０は、第１面１１２および対向する第２面１１４を有するインターポーザ等、任意の適切な基板であり得る。パッケージ基板１１０は、パッケージ基板の第１面１１２に、またはこの上に形成された少なくとも１つのマイクロ電子デバイス取り付けボンドパッド１２２および少なくとも１つのパッケージ−パッケージのボンドパッド１２４と、パッケージ基板の第２面１１４に、またはこの上に形成された複数の外部接続ボンドパッド１２６とを含む、複数のボンドパッドを有し得る。パッケージ基板１１０は、貫通して形成された複数の導電性経路１１６を有する複数の誘電体層（図示せず）を含み得、導電性経路１１６は、複数のマイクロ電子デバイス取り付けボンドパッド１２２、パッケージ−パッケージの複数のボンドパッド１２４、および／または複数の外部接続ボンドパッド１２６等、適切な複数のボンドパッドの間の複数の接続を形成し得る。
【０００９】
パッケージ基板１１０は、液晶ポリマ、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ＦＲ４、複数のポリイミド材料等を含むがこれらに限定されない、任意の適切な誘電材料を含み得る。導電性経路１１６は、銅、銀、金、ニッケル、およびそれらの合金を含むがこれらに限定されない、任意の適切な導電性材料から形成され得る。パッケージ基板１１０は、任意の数の誘電体層から形成され、堅固なコア（図示せず）を含み、中に形成されたアクティブおよび／またはパッシブなマイクロ電子デバイス（図示せず）を含み得ることを理解されたい。更に、複数の導電性経路１１６は、パッケージ基板１１０内に、および／または追加の複数の外部構成要素（図示せず）を有するあらゆる所望の電気経路を形成し得ることを理解されたい。また、当業者には理解されるように、複数のソルダレジスト層（図示せず）は、パッケージ基板の第１面１１２および／またはパッケージ基板の第２面１１４上に使用され得ることを理解されたい。パッケージ基板１１０を形成するべく用いられる複数のプロセスは、当業者に周知であり、簡潔かつ簡略にする目的で、本明細書において説明または図示されない。
【００１０】
図２において示されるように、パッケージ相互接続材料バンプ１３４は、パッケージ−パッケージの複数のボンドパッド１２４の各々の上に形成され得る。パッケージ相互接続材料バンプ１３４は、リフロー可能はんだを含むがこれに限定されない、任意の適切な材料から形成され得る。
【００１１】
図３において示されるように、活性面１４４および対向する背面１４８を有するマイクロ電子デバイス１４２は、マイクロ電子パッケージ１００を形成するべく、フリップチップまたは圧壊制御方式チップ接続（ｃｏｎｔｒｏｌｌｅｄ  ｃｏｌｌａｐｓｅ  ｃｈｉｐ  ｃｏｎｎｅｃｔｉｏｎ（「Ｃ４」）構成として一般に知られる構成で、デバイス−基板間の複数の相互接続１３２により、対応する複数のマイクロ電子デバイス取り付けボンドパッド１２２に取り付けられ得る。デバイス−基板間の複数の相互接続１３２は、マイクロ電子デバイス１４２の活性面１４４上の複数のマイクロ電子デバイス取り付けボンドパッド１２２と鏡像の複数のボンドパッド１４６との間に延在し、その間に電気的接続を形成し得る。複数のマイクロ電子デバイスボンドパッド１４６は、マイクロ電子デバイス１４２内の集積回路（図示せず）と電気的に通信し得ることを理解されたい。マイクロ電子デバイス１４２は、マイクロプロセッサ、チップセット、グラフィクスデバイス、無線デバイス、メモリデバイス、特定用途向け集積回路デバイス等を含むがこれらに限定されない、任意のマイクロ電子デバイスであり得る。
【００１２】
デバイス−基板間の複数の相互接続１３２は、はんだおよび導電性充填エポキシを含むがこれらに限定されない、任意の適切な材料で作製され得る。はんだ材料は、６３％錫／３７％鉛のはんだ等の鉛／錫合金、錫／ビスマス、共晶錫／銀、三元錫／銀／銅、共晶錫／銅等のような純錫もしくは高い錫の含有量の合金（例えば、９０％またはそれより高い錫）等の鉛フリーはんだ、および類似の合金を含むがこれらに限定されない、任意の適切な材料を含み、またはこれらであってもよい。マイクロ電子デバイス１４２が、はんだ製のデバイス−基板間の複数の相互接続１３２によりマイクロ電子基板１１０に取り付けられるときに、はんだは、熱、圧力、および／または音波エネルギーのいずれかによりリフローされ、複数のマイクロ電子デバイスボンドパッド１４６と複数のマイクロ電子デバイス取り付けボンドパッド１２２との間にはんだを確保する。更に、当業者には理解されるように、マイクロ電子デバイス１４２は、基板１１０に取り付けられる銅ピラーベースのフリップチップ構成要素であり得る。
【００１３】
図４において示されるように、アンダーフィル材料１５２等の電気的絶縁流動性材料は、マイクロ電子デバイス１４２とパッケージ基板１１０との間に配置され得、これによりデバイス−基板間の複数の相互接続１３２を実質的に封止する。アンダーフィル材料１５２は、マイクロ電子デバイス１４２とマイクロ電子基板１１０との間の熱膨張の不一致から生じ得る、複数の機械的応力問題を減少させるべく用いられ得る。アンダーフィル材料１５２は、アンダーフィル材料ディスペンサ（図示せず）により導入される場合に、毛管作用により、マイクロ電子デバイス１４２とマイクロ電子基板１１０との間でウィックされる（ｗｉｃｋｅｄ）のに十分な低い粘度を有する、エポキシ、シアノエステル、シリコーン、シロキサン、およびフェノールベースの樹脂を含むがこれらに限定されない、エポキシ材料であってもよく、これは、当業者に理解されるであろう。次に、アンダーフィル材料１５２は、熱または放射線等により硬化（硬くされる）され得る。また、論じられるように、アンダーフィル材料１５２は、マイクロ電子デバイス１４２を同時にアンダーフィルおよび被覆し、成型段階において適用される、成型材料（成型アンダーフィル）または類似の封止材料であってもよい。
【００１４】
図５において示されるように、第１マイクロ電子パッケージ１００１および第２マイクロ電子パッケージ１００２として図示される一対のマイクロ電子パッケージは、実質的に鏡合わせの位置に配置され得、第１マイクロ電子パッケージの基板の第１面１１２１は、第２マイクロ電子パッケージの基板の第１面１１２２の方を向き、第１マイクロ電子パッケージ１００１および第２マイクロ電子パッケージ１００２の各々の複数のパッケージ相互接続材料バンプ（図４の複数の要素１３４を参照されたい）は、互いに取り付けられ、複数のパッケージ−パッケージ相互接続構造体１５４を形成する。複数のパッケージ−パッケージ相互接続構造体１５４は、第１マイクロ電子パッケージ１００１と第２マイクロ電子パッケージ１００２との間に複数の電気的通信経路を提供し得る。図１から図４の複数の構成要素に関して、第１マイクロ電子パッケージ１００１および第２マイクロ電子パッケージ１００２の同一の複数の構成要素は、下付き文字「１」および下付き文字「２」を用いてそれぞれ示されることに留意されたい。
【００１５】
複数のパッケージ相互接続材料バンプ（図４の複数の要素１３４を参照されたい）は、はんだおよび導電性充填エポキシを含むがこれらに限定されない任意の適切な材料で作製され得る。はんだ材料は、６３％錫／３７％鉛のはんだ等の鉛／錫合金、錫／ビスマス、共晶錫／銀、三元錫／銀／銅、共晶錫／銅等のような純錫もしくは高い錫の含有量の合金（例えば、９０％またはそれより高い錫）等の鉛フリーはんだ、および類似の合金を含むがこれらに限定されない、任意の適切な材料を含み、またはこれらであってもよい。第１マイクロ電子パッケージ１００１および第２マイクロ電子パッケージ１００２が、はんだ製のパッケージ相互接続材料バンプ１３４により互いに取り付けられるとき、第１マイクロ電子パッケージ１００１および第２マイクロ電子パッケージ１００２の対応する複数の相互接続材料バンプが、組み合わされて複数のパッケージ−パッケージ相互接続構造体１５４を形成するように、はんだは、熱、圧力、および／または音波エネルギーのいずれかによりリフローされる。
【００１６】
図６において示されるように、封止材料１５６は、第１マイクロ電子パッケージ１００１と第２マイクロ電子パッケージ１００２との間に配置され、パッケージオンパッケージ積層マイクロ電子構造体１８０を形成し得る。封止材料１５６は、エポキシ樹脂等のいずれの適切な材料であってもよく、パッケージオンパッケージ積層マイクロ電子構造体１８０に構造的堅固さを提供し得、封止材料１５６は、複数のパッケージ−パッケージ相互接続構造体１５４、第１マイクロ電子デバイス１４２１、および第２マイクロ電子デバイス１４２２を実質的に囲繞する。
【００１７】
図７において示されるように、様々な追加の構成要素は、パッケージオンパッケージ積層マイクロ電子構造体１８０の一部であり得る。図示されるように、複数の外部相互接続１５８は、パッケージオンパッケージ積層マイクロ電子構造体１８０を、マザーボード等の複数の外部構造体（図示せず）に接続するべく、第１マイクロ電子パッケージの複数の外部接続ボンドパッド１２６１に取り付けられ得る。更に、複数の追加のマイクロ電子デバイスは、複数の追加のマイクロ電子デバイス１６２の複数のボンドパッド１６４と、第２マイクロ電子パッケージの複数の外部接続ボンドパッド１２６２との間に延在する、複数の追加のデバイス相互接続１６６により取り付けられる追加のマイクロ電子デバイス１６２等のパッケージオンパッケージ積層マイクロ電子構造体１８０の一部であってもよい。
【００１８】
本明細書の主題は、図１〜図７において図示される複数の構造体に限定されないことを理解されたい。例えば、図８において示されるように、複数のマイクロ電子デバイスは、フリップチップアタチメントにより取り付けられる必要はない。むしろ、例えば、第１マイクロ電子デバイスの背面１４８１は、第１マイクロ電子パッケージの基板の第１面１１２１に取り付けられてもよく、複数のボンドワイヤ１７２は、第１マイクロ電子パッケージの複数のマイクロ電子デバイスボンドパッド１４６１と、第１マイクロ電子パッケージの基板の複数のマイクロ電子デバイス取り付けボンドパッド１２２１との間に形成されてもよい。更に、アンダーフィル材料（図７の第１アンダーフィル材料１５２１および／または第２アンダーフィル材料１５２２として図示される）は、封止材料１５６が、図７において、第２マイクロ電子パッケージのマイクロ電子デバイス１４２２と第２マイクロ電子パッケージの基板１１０２（例えば、成型アンダーフィル材料）との間に示されるもの等、マイクロ電子デバイスと基板との間で流れるのに十分な低い粘度である場合には、必要でないことがある。更に、複数の基板（例えば、要素１１０１および１１０２）のうち１つは、フレックステープ（例えば、ポリイミド）、再分配層を有する成型本体、セラミック材料、ラミネート等の片面基板（例えば、１つの面上に複数のボンドパッドのみ）、または、図９において第２マイクロ電子パッケージの基板１１０２として図示されるもの等、その他の適切な片面基板であってもよい。別の実施形態において、第１マイクロ電子パッケージのマイクロ電子デバイスの背面１４８１は、図１０において図示されるように、封止材料１５６を配置する前に、接着材料１７４により第２マイクロ電子パッケージのマイクロ電子デバイスの背面１４８２に取り付けられ得る。
【００１９】
図３の線Ａ−Ａによる上部平面図である、図１１において示されるように、複数のパッケージ相互接続材料バンプ１３４は、マイクロ電子デバイス１４２を実質的に囲繞するように配置され得る。図１２に示される複数の他の実施形態において、複数のパッケージ相互接続材料バンプ１３４は、マイクロ電子デバイス１４２に対して反対の両側に配置され得る。図１１および図１２における複数のパッケージ相互接続材料バンプ１３４の配置は、専ら例示的なものであり、任意の適切な配置が使用され得ることを理解されたい。
【００２０】
図１３は、本明細書の実施形態による、マイクロ電子構造体を製造するプロセス２００のフローチャートである。ブロック２０２に記載されるように、第１面、および各マイクロ電子パッケージの基板の第１面上に形成された少なくとも１つのパッケージ接続ボンドパッドを有する基板を備える、第１マイクロ電子パッケージが形成され得る。ブロック２０４に記載されるように、少なくとも１つの第１マイクロ電子デバイスは、マイクロ電子パッケージの基板の第１面に電気的に接続され得る。ブロック２０６に記載されるように、第１面、および各マイクロ電子パッケージの基板の第１面上に形成された少なくとも１つのパッケージ接続ボンドパッドを有する基板を備える、第２マイクロ電子パッケージが形成され得る。ブロック２０８に記載されるように、少なくとも１つの第２マイクロ電子デバイスは、マイクロ電子パッケージの基板の第１面に電気的に接続され得る。ブロック２１０に記載されるように、第２マイクロ電子パッケージの第１面は、第１マイクロ電子パッケージの第１面の方を向くように方向付けられ得る。ブロック２１２に記載されるように、少なくとも１つのパッケージ−パッケージ相互接続構造体は、第１マイクロ電子パッケージの接続ボンドパッドと第２マイクロ電子パッケージの接続ボンドパッドとの間に形成され得る。
【００２１】
図１４は、本明細書の一実装による、コンピューティングデバイス３００を図示する。コンピューティングデバイス３００は、ボード３０２を収容する。ボード３０２は、プロセッサ３０４および少なくとも１つの通信チップ３０６Ａ、３０６Ｂを含むがこれらに限定されない、いくつかのコンポーネントを含み得る。プロセッサ３０４は、ボード３０２に物理的および電気的に結合される。また、いくつかの実装において、少なくとも１つの通信チップ３０６Ａ、３０６Ｂは、ボード３０２に物理的および電気的に結合される。更なる複数の実装において、通信チップ３０６Ａ、３０６Ｂは、プロセッサ３０４の一部である。
【００２２】
複数の用途に応じて、コンピューティングデバイス３００は、ボード３０２に物理的および電気的に結合され得、または結合され得ない他の複数の構成要素を含み得る。これら他の複数の構成要素としては、揮発性メモリ（例えばＤＲＡＭ）、不揮発性メモリ（例えばＲＯＭ）、フラッシュメモリ、グラフィクスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、電池、オーディオコーデック、映像コーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、および大容量ストレージデバイス（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等）が挙げられるが、これらに限定されない。
【００２３】
通信チップ３０６Ａ、３０６Ｂは、コンピューティングデバイス３００への、およびこれからのデータ送信ための無線通信を可能にする。「無線」という用語およびその複数の派生語は、非固体の媒体を介する変調された電磁放射の使用によりデータを通信し得る複数の回路、デバイス、システム、方法、技術、通信チャネル等を説明するために用いられ得る。用語は、関連するデバイスが有線を含まないことを意味するものではないが、いくつかの実施形態において、そうではないことがある。通信チップ３０６は、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリー）、ＷｉＭＡＸ（登録商標）（ＩＥＥＥ８０２．１６ファミリー）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、それらの派生物を含むがこれらに限定されないいくつかの無線規格またはプロトコルのいずれか、ならびに３Ｇ、４Ｇ、５Ｇ、およびそれ以降のものとして指定されるその他の複数の無線プロトコルを実装してよい。コンピューティングデバイス３００は、複数の通信チップ３０６Ａ、３０６Ｂを含み得る。例えば、第１通信チップ３０６Ａは、Ｗｉ−ＦｉおよびＢｌｕｅｔｏｏｔｈ（登録商標）等のより短距離の複数の無線通信専用であってもよく、第２通信チップ３０６Ｂは、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ等のより長距離の複数の無線通信専用であってもよい。
【００２４】
上記のように、コンピューティングデバイス３００のプロセッサ３０４は、パッケージオンパッケージ積層マイクロ電子構造体内に含まれ得る。「プロセッサ」という用語は、複数のレジスタおよび／またはメモリからの電子データを処理してその電子データを複数のレジスタおよび／またはメモリに格納され得る他の電子データに変換する任意のデバイスまたはデバイスの部分を指し得る。更に、上記のように、通信チップ３０６Ａ、３０６Ｂは、パッケージオンパッケージ積層マイクロ電子構造体内に含まれ得る。
【００２５】
様々な実装において、コンピューティングデバイス３００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメントコントロールユニット、デジタルカメラ、携帯音楽プレーヤー、またはデジタルビデオレコーダであってよい。更なる実装において、コンピューティングデバイス３００は、データを処理するその他の電子デバイスであってもよい。
【００２６】
本明細書の主題は、必ずしも図１〜図１４において図示される特定の用途に限定されないことを理解されたい。主題は、当業者に理解されるように、他の複数のマイクロ電子デバイスおよびアセンブリ用途、ならびに任意の適切な電子用途に適用され得る。
【００２７】
以下の複数の例は、更なる複数の実施形態に関する。複数の例における具体的事柄は、１または複数の実施形態のいずれの箇所でも用いられ得る。
【００２８】
例１において、パッケージオンパッケージ積層マイクロ電子構造体は、第１面、およびマイクロ電子パッケージの基板の第１面上に形成された少なくとも１つのパッケージ接続ボンドパッドを含み、マイクロ電子パッケージの基板の第１面に電気的に接続された少なくとも１つのマイクロ電子デバイスを含む基板を有する第１マイクロ電子パッケージと、第１面、およびマイクロ電子パッケージの基板の第１面上に形成された少なくとも１つのパッケージ接続ボンドパッドを含み、マイクロ電子パッケージの基板の第１面に電気的に接続された少なくとも１つのマイクロ電子デバイスを含む基板を有する第２マイクロ電子パッケージと、第１マイクロ電子パッケージの接続ボンドパッドと第２マイクロ電子パッケージの接続ボンドパッドとの間に延在する少なくとも１つのパッケージ−パッケージ相互接続構造体とを備え得る。
【００２９】
例２において、例１の主題は、第１マイクロ電子パッケージの基板の第１面と第２マイクロ電子パッケージの基板の第１面との間に配置された封止材料を任意選択で備え得る。
【００３０】
例３において、例１または２の主題は、フリップチップ構成で複数の相互接続によりそれぞれの基板に取り付けられた、第１マイクロ電子パッケージのマイクロ電子デバイスおよび第２マイクロ電子パッケージのマイクロ電子デバイスのうち少なくとも１つを任意選択で備え得る。
【００３１】
例４において、例３の主題は、第１マイクロ電子パッケージのマイクロ電子デバイスと第１マイクロ電子パッケージの基板との間に配置された第１アンダーフィル材料、および第２マイクロ電子パッケージのマイクロ電子デバイスと第２マイクロ電子パッケージの基板との間に配置された第２アンダーフィル材料のうち少なくとも１つを任意選択で備え得る。
【００３２】
例５において、例１〜２の主題は、複数のワイヤボンドによりそれぞれの基板に取り付けられる第１マイクロ電子パッケージのマイクロ電子デバイスおよび第２マイクロ電子パッケージのマイクロ電子デバイスのうち少なくとも１つを任意選択で備え得る。
【００３３】
例６において、例１〜４のいずれかの主題は、接着材料を用いて第２マイクロ電子パッケージのマイクロ電子デバイスの背面に取り付けられる、第１マイクロ電子パッケージのマイクロ電子デバイスの背面を任意選択で備え得る。
【００３４】
例７において、例１〜６のいずれかの主題は、第２面を含む第１マイクロ電子パッケージの基板、および第２面を含む第２マイクロ電子パッケージの基板を任意選択で備え、第１マイクロ電子パッケージの基板の第２面、および第２マイクロ電子パッケージの基板の第２面のうち少なくとも１つに、またはこの上に複数の外部ボンドパッドを更に備え得る。
【００３５】
例８において、パッケージオンパッケージ積層マイクロ電子構造体を形成する方法は、第１面、およびマイクロ電子パッケージの基板の第１面上に形成された少なくとも１つのパッケージ接続ボンドパッドを含む基板を有する第１マイクロ電子パッケージを形成する段階と、少なくとも１つの第１マイクロ電子デバイスを、マイクロ電子パッケージの基板の第１面に電気的に接続する段階と、第１面、およびマイクロ電子パッケージの基板の第１面上に形成された少なくとも１つのパッケージ接続ボンドパッドを含む基板を有する第２マイクロ電子パッケージを形成する段階と、少なくとも１つの第２マイクロ電子デバイスを、マイクロ電子パッケージの基板の第１面に電気的に接続する段階と、第１マイクロ電子パッケージの第１面の方を向くように第２マイクロ電子パッケージの第１面を方向付ける段階と、第１マイクロ電子パッケージの接続ボンドパッドと第２マイクロ電子パッケージの接続ボンドパッドとの間に少なくとも１つのパッケージ−パッケージ相互接続構造体を形成する段階とを備える。
【００３６】
例９において、例８の主題は、それぞれの第１マイクロ電子パッケージの接続ボンドパッドと第２マイクロ電子パッケージの接続ボンドパッドとの間に少なくとも１つのパッケージ−パッケージ相互接続構造体を形成する段階が、第１マイクロ電子パッケージの接続ボンドパッド上にパッケージ相互接続材料バンプを形成する段階と、第２マイクロ電子パッケージの接続ボンドパッド上にパッケージ相互接続材料バンプを形成する段階と、第２マイクロ電子パッケージの相互接続材料バンプにより第１マイクロ電子パッケージの相互接続材料バンプを取り付ける段階とを有することを、任意選択で含み得る。
【００３７】
例１０において、例９の主題は、それぞれの第１マイクロ電子パッケージの接続ボンドパッド上にパッケージ相互接続材料バンプを形成する段階、第２マイクロ電子パッケージの接続ボンドパッド上にパッケージ相互接続材料バンプを形成する段階、および第２マイクロ電子パッケージの相互接続材料バンプにより第１マイクロ電子パッケージの相互接続材料バンプを取り付ける段階が、それぞれの第１マイクロ電子パッケージの接続ボンドパッド上にパッケージ相互接続はんだバンプを形成する段階と、第２マイクロ電子パッケージの接続ボンドパッド上にパッケージ相互接続はんだバンプを形成する段階と、第２マイクロ電子パッケージの相互接続はんだバンプに第１マイクロ電子パッケージの相互接続はんだバンプをリフローする段階とを有することを、任意選択で含み得る。
【００３８】
例１１において、例８〜１０のいずれかの主題は、第１マイクロ電子パッケージの基板の第１面と第２マイクロ電子パッケージの基板の第１面との間に、封止材料を配置する段階を任意選択で備え得る。
【００３９】
例１２において、例８〜１１のいずれかの主題は、第１マイクロ電子デバイスをマイクロ電子パッケージの基板の第１面に電気的に接続する段階が、フリップチップ構成で複数の相互接続により、第１マイクロ電子デバイスを第１マイクロ電子パッケージの基板の第１面に電気的に接続する段階を有することを、任意選択で含み得る。
【００４０】
例１３において、例１２の主題は、第１マイクロ電子パッケージのマイクロ電子デバイスと第１マイクロ電子パッケージの基板との間に第１アンダーフィル材料を配置する段階を任意選択で備え得る。
【００４１】
例１４において、例８〜１３のいずれかの主題は、第２マイクロ電子デバイスをマイクロ電子パッケージの基板の第１面に電気的接続する段階が、フリップチップ構成で複数の相互接続により、第２マイクロ電子デバイスを第２マイクロ電子パッケージの基板の第１面に電気的接続する段階を有することを、任意選択で含み得る。
【００４２】
例１５において、例１４の主題は、第２マイクロ電子パッケージのマイクロ電子デバイスと第２マイクロ電子パッケージの基板との間に第２アンダーフィル材料を配置する段階を任意選択で備え得る。
【００４３】
例１６において、例８の主題は、第１マイクロ電子デバイスをマイクロ電子パッケージの基板の第１面に電気的に接続する段階、および第２マイクロ電子デバイスをマイクロ電子パッケージの基板に電気的に接続する段階のうち少なくとも１つが、複数のワイヤボンドを用いて、第１マイクロ電子デバイスを第１マイクロ電子パッケージの基板の第１面に電気的に接続する段階、および複数のワイヤボンドを用いて、第２マイクロ電子デバイスを第２マイクロ電子パッケージの基板の第１面に電気的に接続する段階のうち少なくとも１つを有することを、任意選択で含み得る。
【００４４】
例１７において、例８の主題は、接着材料を用いて、第１マイクロ電子パッケージのマイクロ電子デバイスの背面を、第２マイクロ電子パッケージのマイクロ電子デバイスの背面に取り付ける段階を任意選択で備える。
【００４５】
例１８において、例８〜１７のいずれかの主題は、第２面を含む第１マイクロ電子パッケージの基板、および第２面を含む第２マイクロ電子パッケージの基板を任意選択で備え、第１マイクロ電子パッケージの基板の第２面、および第２マイクロ電子パッケージの基板の第２面のうち少なくとも１つに、またはこの上に複数の外部ボンドパッドを形成する段階を更に備え得る。
【００４６】
例１９において、コンピューティングデバイスは、ボードと、ボードに取り付けられたパッケージオンパッケージ積層マイクロ電子構造体とを備え、パッケージオンパッケージ積層マイクロ電子構造体は、第１面、およびマイクロ電子パッケージの基板の第１面上に形成された少なくとも１つのパッケージ接続ボンドパッドを含み、マイクロ電子パッケージの基板の第１面に電気的に接続された少なくとも１つのマイクロ電子デバイスを有する基板を含む、第１マイクロ電子パッケージと、第１面、およびマイクロ電子パッケージの基板の第１面上に形成された少なくとも１つのパッケージ接続ボンドパッドを含み、マイクロ電子パッケージの基板の第１面に電気的に接続された少なくとも１つのマイクロ電子デバイスを有する基板を含む第２マイクロ電子パッケージと、第１マイクロ電子パッケージの接続ボンドパッドと第２マイクロ電子パッケージの接続ボンドパッドとの間に延在する、少なくとも１つのパッケージ−パッケージ相互接続構造体とを有し得る。
【００４７】
例２０において、例１９の主題は、第１マイクロ電子パッケージの基板の第１面と第２マイクロ電子パッケージの基板の第１面との間に配置された封止材料を任意選択で備え得る。
【００４８】
例２１において、例１９または２０の主題は、フリップチップ構成で複数の相互接続によりそれぞれの基板に取り付けられた、第１マイクロ電子パッケージのマイクロ電子デバイスおよび第２マイクロ電子パッケージのマイクロ電子デバイスのうち少なくとも１つを任意選択で備え得る。
【００４９】
例２２において、例２１の主題は、第１マイクロ電子パッケージのマイクロ電子デバイスと第１マイクロ電子パッケージの基板との間に配置された第１アンダーフィル材料、および第２マイクロ電子パッケージのマイクロ電子デバイスと第２マイクロ電子パッケージの基板との間に配置された第２アンダーフィル材料のうち少なくとも１つを任意選択で備え得る。
【００５０】
例２３において、例１９または２０の主題は、複数のワイヤボンドによりそれぞれの基板に取り付けられる第１マイクロ電子パッケージのマイクロ電子デバイスおよび第２マイクロ電子パッケージのマイクロ電子デバイスのうち少なくとも１つを任意選択で備え得る。
【００５１】
例２４において、例１９の主題は、接着材料を用いて第２マイクロ電子パッケージのマイクロ電子デバイスの背面に取り付けられる、第１マイクロ電子パッケージのマイクロ電子デバイスの背面を任意選択で備え得る。
【００５２】
例２５において、例１９〜２４のいずれかの主題は、第２面を含む第１マイクロ電子パッケージの基板、および第２面を含む第２マイクロ電子パッケージの基板を任意選択で備え、第１マイクロ電子パッケージの基板の第２面、および第２マイクロ電子パッケージの基板の第２面のうち少なくとも１つに、またはこの上に複数の外部ボンドパッドを更に備え得る。
【００５３】
このように本明細書の複数の実施形態を詳細に説明したが、添付の特許請求の範囲により規定される本明細書は、上記の説明に記載された特定の詳細により限定されるものではないことを理解されたい。それらの多くの明確な改変形態が、それらの趣旨および範囲を逸脱することなく可能であるからである。
【図１】
2016529716.tif 000003
【図２】
2016529716.tif 000004
【図３】
2016529716.tif 000005
【図４】
2016529716.tif 000006
【図５】
2016529716.tif 000007
【図６】
2016529716.tif 000008
【図７】
2016529716.tif 000009
【図８】
2016529716.tif 000010
【図９】
2016529716.tif 000011
【図１０】
2016529716.tif 000012
【図１１】
2016529716.tif 000013
【図１２】
2016529716.tif 000014
【図１３】
2016529716.tif 000015
【図１４】
2016529716.tif 000016
【国際調査報告】
2016529716.tif 000017
2016529716.tif 000018