(57)【要約】  本発明は、支持基板と、支持基板上に被着されかつ第１半導体材料からなる第１半導体層と、第１半導体層に被着されかつ第２半導体材料からなる第２半導体層と、少なくとも第２半導体層に埋め込まれているドレイン端子及びソース端子と、ドレイン端子とソース端子との間のチャネル領域と、チャネル領域を少なくとも部分的に覆うゲート端子と、ドレイン端子及びソース端子とは反対側の、支持基板の面に配置され且つチャネル領域に少なくとも部分的に重なる凹部とを有するトランジスタに関する。第１半導体材料のバンドギャップと第２半導体材料のバンドギャップとは異なる。ドレイン端子及びソース端子を用いて、第１半導体層と第２半導体層との間の境界層に電気的に接触接続可能である。凹部の側方の縁部及び／又は底部は絶縁層に覆われている。
2016524819.tif 000002
【特許請求の範囲】
【請求項１】
・  支持基板（１１０）と、
・  前記支持基板（１１０）上に被着されかつ第１半導体材料からなる第１半導体層（１３０）と、
・  前記第１半導体層（１３０，１３５）に被着されかつ第２半導体材料からなる第２半導体層（１３５）であって、前記第１半導体材料のバンドギャップと前記第２半導体材料のバンドギャップとが異なる第２半導体層（１３５）と、
・  少なくとも前記第２半導体層（１３５）に埋め込まれているドレイン端子（１４５）及びソース端子（１５０）であって、前記ドレイン端子（１４５）及び前記ソース端子（１５０）を用いて、前記第１半導体材料と前記第２半導体材料との間の少なくとも１つの境界層（１４０）に電気的に接触接続可能である、ドレイン端子（１４５）及びソース端子（１５０）と、
・  前記ドレイン端子（１４５）と前記ソース端子（１５０）との間のチャネル領域（１５５）と、
・  前記チャネル領域（１５５）を少なくとも部分的に覆うゲート端子（１７０）と、
・  前記ドレイン端子（１４５）及び／又は前記ソース端子（１５０）とは反対側の、前記支持基板（１００）の面に配置され、且つ、前記チャネル領域（１５５）に少なくとも部分的に重なる凹部（１８０）であって、当該凹部（１８０）の側方の縁部（１８２）及び／又は底部（１８３）が、絶縁層（１８５）に覆われている、凹部（１８０）とを有する、
ことを特徴とするトランジスタ（１００）。
【請求項２】
前記凹部（１８０）から、前記ゲート端子（１７０）とは反対側の、前記支持基板（１００）の主面（１８６）上に前記絶縁層が延在する、
請求項１に記載のトランジスタ（１００）。
【請求項３】
前記支持基板（１１０）とは反対側の、前記絶縁層（１８５）の面では、少なくとも前記凹部（１８０）の領域に、熱伝導性及び／又は導電性の材料を含む充填層（１８７）が配置されている、
請求項１又は２に記載のトランジスタ（１００）。
【請求項４】
前記充填層（１８７）は、少なくとも前記凹部（１８０）の領域に、金属材料、特に銅、ポリシリコン、特にドーピンクされたポリシリコン、及び／又は、ＳｉＣ、特に高濃度にドーピングされたＳｉＣ、及び／又は、窒化アルミニウムを含む、
請求項１乃至３のいずれか一項に記載のトランジスタ（１００）。
【請求項５】
前記絶縁層（１８５）は、少なくとも０．１μｍの、及び／又は、最大で１０μｍの厚さを有する、
請求項１乃至４のいずれか一項に記載のトランジスタ（１００）。
【請求項６】
前記凹部（１８０）は、所定の深さを有しており、これによって前記第１半導体層（１３０）と前記絶縁層（１８５）との間に前記支持基板（１１０）の部分層が配置されている、
請求項１乃至５のいずれか一項に記載のトランジスタ（１００）。
【請求項７】
前記第２半導体層（１３５）、前記ソース端子（１４５）、前記ドレイン端子（１５０）及び／又は前記ゲート端子（１７０）を覆う別の支持基板（３２０）を有する、
請求項１乃至６のいずれか一項に記載のトランジスタ（１００）。
【請求項８】
前記ゲート端子（１７０）とは反対側の、前記支持基板（１１０）の面から、前記第１半導体層（１３０）及び／又は前記第２半導体層（１３５）まで延在する別の凹部（３００）を有しており、特に当該別の凹部（３００）は、前記チャネル領域（１５５）と重ならない、前記支持基板（１１０）の区画に配置されている、
請求項１乃至７のいずれか一項に記載のトランジスタ（１００）。
【請求項９】
前記別の凹部（３００）の縁部に、少なくとも部分的に前記絶縁層（１８５）又は別の絶縁層が配置されている、
請求項８に記載のトランジスタ（１００）。
【請求項１０】
前記別の凹部（３００）に前記充填層（１８７）又は熱伝導性及び／又は導電性の材料を含む別の充填層が配置されており、特に、前記充填層（１８７）又は前記別の充填層は、前記ソース端子（１４５）、前記ドレイン端子（１５０）、前記ゲート端子（１７０）又は前記境界層（１４０）に導電的に接続されている、
請求項８又は９に記載のトランジスタ（１００）。
【請求項１１】
トランジスタ（１００）の製造方法（２００）において、
当該方法（２００）は、以下のステップ、即ち、
・  支持基板（１１０）（１１０）を準備するステップ（２１０）と、
・  第１半導体材料からなる第１半導体層（１３０）を前記支持基板（１１０）上に被着し、第２半導体材料からなる第２半導体層（１３５）を前記第１半導体層上に被着するステップ（２２０）であって、前記第１半導体材料のバンドギャップと前記第２半導体材料のバンドギャップとが異なる、ステップ（２２０）と、
・  ドレイン端子（１４５）及びソース端子（１５０）を形成するステップ（２３０）であって、前記ドレイン端子（１４５）及び前記ソース端子（１５０）は少なくとも前記第２半導体層（１３５）に埋め込まれ、前記ドレイン端子（１４５）及び前記ソース端子（１５０）を用いて前記第１半導体材料と前記第２半導体材料との間の少なくとも１つの境界層（１４０）に電気的に接触接続可能であり、前記ドレイン端子（１４５）と前記ソース端子（１５０）との間のチャネル領域（１５５）が前記ドレイン端子（１４５）及び前記ソース端子（１５０）により定められる、ステップ（２３０）と、
・  前記チャネル領域（１５５）を少なくとも部分的に覆うゲート端子（１７０）を配置するステップ（２４０）と、
・  前記ドレイン端子（１４５）及び／又は前記ソース端子（１５０）とは反対側の、前記支持基板（１１０）の面において、前記チャネル領域（１５５）に少なくとも部分的に重なる、前記支持基板基板（１１０）の区画に、凹部（１８０）を設けるステップであって、当該凹部（１８０）の縁部が絶縁層（１８５）によって覆われる、ステップと、
を有する、
ことを特徴とする、トランジスタ（１００）の製造方法（２００）。
【発明の詳細な説明】
【技術分野】
【０００１】
従来の技術
本発明は、トランジスタと、トランジスタの製造方法とに関する。
【０００２】
ＨＥＭＴトランジスタ（High-Electro-Mobility Transistor＝高電子移動度トランジスタ）は、電荷担体移動度の高い導電性チャネルによって特徴付けられる、電界効果トランジスタの特別な構造形態である。このチャネルは、従来、適切な半導体をヘテロエピタキシャル成長することにより、ヘテロ構造が、可能な限りにコスト的に有利な基板、例えばケイ素上に作製される。
【０００３】
しかしながら、この実施形態においてこれらは一般的に、例えば半絶縁性ＳｉＣ基板のような絶縁性基板の場合よりも高い基板漏れ電流が予想されるという欠点を有する。従って、ＧａＮバッファ層を介して基板内に伸びる漏れ電流路が存在することは、Ｓｉ上のＧａＮパワートランジスタの性能を制限する複数の要因のうちの１つである。これにより、基板ドーピングの「トレードオフ」が必要になる。
【０００４】
この問題の１つの解決手段は、例えば、トランジスタを製造した後、この構造において、活性トランジスタ領域の下方で基板を局所的に除去することにより、基板漏れ電流を取り除き、ひいてはこの素子の降伏特性を格段に改善することができるという点について提案されている。しかしながら、これは、提案された構造において種々の熱特性を犠牲にして行われ、これらの熱特性はこの提案された構造において大きく損なわれてしまうのである。
【０００５】
米国特許出願公開第２００６／００９９７８１号明細書には、気相エピタキシによって、欠陥密度の低い窒化ガリウムフィルムを製造する方法が記載されている。
【０００６】
発明の開示
上記のことを背景として、本発明により、独立請求項に記載されたトランジスタ及びトランジスタを製造する方法が示される。有利な実施形態は、それぞれ従属請求項及び以下の説明から得られる。
【０００７】
本発明により、以下の特徴的構成を有するトランジスタ、即ち、
・  支持基板と、
・  この支持基板上に被着されかつ第１半導体材料からなる第１半導体層と、
・  この第１半導体層上に被着されかつ第２半導体材料からなる第２半導体層であって、第１半導体材料のバンドギャップと第２半導体材料のバンドギャップとが異なる第２半導体層（いわゆるヘテロ構造）と、
・  少なくとも第２半導体層に埋め込まれているドレイン端子及びソース端子であって、このドレイン端子及びこのソース端子を用いて、第１半導体材料と第２半導体材料との間の少なくとも１つの境界層に電気的に接触接続可能である、ドレイン端子及びソース端子と、
・  ドレイン端子とソース端子との間のチャネル領域と、
・  少なくとも部分的にチャネル領域を覆うゲート端子と、
・  ドレイン端子及び／又はソース端子とは反対側の、支持基板の面に配置され、かつ、チャネル領域と少なくとも部分的に重なる凹部であって、この凹部の側方の縁部が絶縁層によって覆われている、凹部とを有するトランジスタが得られるのである。
【０００８】
さらに本発明により、トランジスタを製造する方法が得られる。この方法は以下のステップ、即ち、
・  支持基板を準備するステップと、
・  第１半導体材料からなる第１半導体層を支持基板上に被着し、第２半導体材料からなる第２半導体層を第１半導体層上に被着するステップであって、第１半導体材料のバンドギャップと第２半導体材料のバンドギャップとが異なる、ステップと、
・  ドレイン端子及びソース端子を形成するステップであって、ドレイン端子及びソース端子は少なくとも第２半導体層に埋め込まれ、ドレイン端子及びソース端子を用いて第１半導体材料と第２半導体材料との間の少なくとも１つの境界層（１４０）に電気的に接触接続可能であり、ドレイン端子とソース端子との間のチャネル領域がドレイン端子及びソース端子により定められる、ステップと、
・  このチャネル領域を少なくとも部分的に覆うゲート端子を配置するステップと、
・  ドレイン端子及び／又はソース端子とは反対側の、支持基板の面において、チャネル領域に少なくとも部分的に重なる、支持基板の区画に、凹部を設けるステップであって、凹部の縁部が絶縁層によって覆われる、ステップとを有する。
【０００９】
支持基板とは、ただ１つの材料からなる層又は複数の材料層の結合体のことであると理解することができる。制御領域とは、トランジスタ、特に電界効果トランジスタのチャネルのことであると理解することできる。ここでトランジスタと称されているトランジスタとは、例えば電界効果トランジスタであると理解することができる。凹部とは、支持基板又は支持基板の少なくとも一部分内の凹み又は開口部のことである理解することができる。この凹部の側方の縁部とは、絶縁層によって覆われているこの凹部の横の縁部及び／又は底部のことであると理解することができる。絶縁層とは、例えば、ＳｉＯ2，Ｓｉ3Ｎ4又はＡｌＮからなる層と理解することができ、これらの絶縁層は、形成された凹部のパッシベーションによって作製することができる。
【００１０】
ここで示したアプローチは、ゲート電極とは反対側の、支持基板の面に、絶縁層を有する凹部を設けることにより、基板漏れ電流を低減することが可能であり、又は、阻止することさえも可能であるという知識に基づいている。これは、絶縁層を有する凹部により、支持基板の領域を比較的薄くすることができるため、支持基板のこの比較的薄い領域を通る漏れ電流は、一層大きな抵抗を受けることになり、この抵抗によって漏れ電流が低減され、又は、完全に阻止されるのである。特に、凹部の側方の縁部に配置される絶縁層を設けることによってさらに、一般的に発生する漏れ電流に対する絶縁バリアを得ることができる。
【００１１】
本発明で示したアプローチにより、技術的に容易に作製することができる構造により、トランジスタの電気特性を格段に改善することができる。絶縁層を備えた凹部を設けることによって同時に、熱放出を伴い得る熱結合の可能性も得られるため、トランジスタに比較的大きな熱の発生が予想されかつこの熱を相応に排出しなければならない比較的大きなパワーのスイッチングにも、ここで示したアプローチによるトランジスタを使用できる可能性が生まれる。
【００１２】
さらに凹部から、ゲート端子とは反対側の、支持基板の主面上に絶縁層が延在する発明の一実施形態は好適である。ここでは絶縁層は、もはや凹部がない支持基板の領域にも延在し得る。本発明のこのような実施形態の利点は、絶縁層がこのような配置構成において特に確実に漏れ電流を阻止し、又は、少なくとも低減し得ることである。
【００１３】
支持基板とは反対側の、絶縁層の面では、少なくとも凹部の領域に充填層が配置されている本発明の一実施形態も考えられ、ここでこの充填層は、熱伝導性及び／又は導電性の材料を含む。このような材料には、膜又は層の形で堆積して、絶縁層への平坦な接合が可能になり、この接合を介し、トランジスタのエレメントの熱排出及び／又は電流供給が技術的に簡単に可能になる。本発明のこのような実施形態では、この充填層により、特に効率的なヒートシンク及び／又は電気的な接触接続ができるという利点が得られる。
【００１４】
本発明の別の実施形態によれば、充填層は、少なくとも凹部の領域に、金属材料、特に銅、ポリシリコン、特にドーピングされたポリシリコン、及び／又はＳｉＣ、特に高濃度にドーピングしたＳｉＣを有し得る。本発明のこのような実施形態によって得られる利点は、充填層用の熱伝導性及び／又は導電性の材料に対し、例えばコスト的に有利であることが判明している特に良好な材料選択が得られことである。
【００１５】
トランジスタの本来の電気的な機能が損なわれすぎないことを保証するため、本発明の一実施形態において、凹部は所定の深さを有しており、これによって第１半導体層と絶縁層との間に支持基板の部分層が配置される。支持基板のこのような部分層は、均一な材料を含むことができ、例えばバッファ層とすることが可能であり、このバッファ層は、二酸化ケイ素、窒化ケイ素若しくは窒化アルミニウムからなり、又は、これらの材料を少なくとも部分的に含む。
【００１６】
第２半導体層、ソース端子、ドレイン端子及び／又はゲート端子を覆う別の支持基板が設けられている本発明の実施形態は特に安定である。本発明のこのような実施形態により、凹部によって支持基板に生じるこの支持基板の保持力の低下が、上記別の支持基板の付加的な保持力によって補われ得る、という利点が得られる。
【００１７】
本発明の別の実施形態によれば、上記端子の領域から熱を排出するため、又は電気的な接触接続のため、別の凹部を設けることも可能である。この別の凹部は、ゲート端子とは反対側の、支持基板の面から、第１又は第２半導体層まで延在しており、特にこの別の凹部は、チャネル領域とは重ならない、支持基板の区画に配置されている。例えば、この別の凹部は、ドレイン端子又はソース端子と並べて横方向に、チャネル又はチャネル領域外に配置することができる。
【００１８】
漏れ電流が、側方乃至横方向に端子からチャネル領域とは反対側に流れることを阻止するため、本発明の別の実施形態によれば、別の凹部の縁部に、少なくとも部分的に上記絶縁層又は別の絶縁層を配置することができる。凹部又は別の実施の縁部とは、例えば、支持基板に対するこの別の凹部の側壁及び／又は底部のことである。
【００１９】
この別の凹部により、特に良好な導電接続が行われるか又は良好な熱排出を可能にするため、本発明の別の実施形態によれば、この別の凹部に上記充填層又は別の充填層を配置する。これらの充填層は、熱伝導性及び／又は導電性の材料を有しており、特に上記別の充填層は、ソース端子、ドレイン端子又は境界層に導電的に接続される。
【００２０】
本発明の別の実施形態によれば、第１及び第２半導体材料は、ＩＩＩ／Ｖ化合物半導体結合体を形成することができる。本発明のこのような実施形態によって得られる利点は、第１半導体材料と第２半導体材料との間の境界における特に良好かつ極めて高い電子移動度である。これにより、特に高速にスイッチングするトランジスタを具現化することができる。
【００２１】
さらに第１半導体材料がＡｌＧａＮを含有し、第２半導体材料がＧａＮを含有する、又は、第１半導体材料ＧａＮを含有し、第２半導体材料がＡｌＧａＮを含有する本発明の実施形態は有利である。本発明のこのような実施形態によって得られる利点は、技術的に特に良好かつ簡単に加工される半導体材料をトランジスタに使用でき、このトランジスタが、良好なスイッチング特性に加え、さらに極めてコスト的に有利に製造できることである。
【００２２】
本発明の別の実施形態によれば、支持基板は、保持材料からなる保持層を有することができ、この保持材料は、支持基板の主材料とは異なる。ここで特に支持基板の主材料はケイ素を有し、第１半導体材料は、この保持層に配置される。本発明のこの実施形態によって得られる利点は、保持層を形成することにより、この保持層における第１半導体材料の良好かつ安定した固定を具現化できることである。
【００２３】
本発明の特に有利な実施形態によれば、ゲート端子は、チャネル領域から、ゲート酸化物層又はゲート誘電体層により、電気的に絶縁して分離することができ、ここでは特にゲート酸化物層又はゲート誘電体層に、少なくとも１つのあらかじめ定めたタイプの電荷担体が埋め込まれ、及び／又は、ゲート酸化物層又はゲート誘電体層は、あらかじめ定めた濃度の電荷担体を有する。本発明のこのような実施形態によって得られるのは、トランジスタの出力タイプの設定でき、特にトランジスタをノーマリオフ又はノーマリオンとして特徴付けられるという利点である。ゲート酸化物層（ゲート誘電体層）の厚さ及び／又はゲート酸化物層（ゲート誘電体層）におけるあらかじめ定めた電荷担体の濃度により、降伏電圧乃至活性電圧を設定することも可能である。
【００２４】
以下、添付の図面に基づき、本発明を例示によって詳細に説明する。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施例によるトランジスタの断面図である。
【図２】本発明の一実施例によるトランジスタの断面図を種々異なる製造段階において示す図である。
【図３】本発明の別の一実施例によるトランジスタの断面図である。
【図４】本発明のさらに別の一実施例によるトランジスタの断面図である。
【図５】本発明のさらに別の一実施例によるトランジスタの断面図である。
【図６】本発明の実施例による方法の流れ図である。
【００２６】
本発明の好適な実施例の以下の説明において、異なる図面において示されているが類似の作用を有する要素には同じ又は類似の参照符号を使用している。これらの要素の繰り返しの説明は省略する。
【００２７】
図１には、本発明の一実施例によるトランジスタ１００の断面図が示されている。トランジスタ１００には、半導体基板又は支持基板１１０が含まれており、この基板には、主構成部１１５（例えば１１１格子構造を備えたケイ素結晶）と、主構成部１１５上に被着されたバッファ層１２０とが含まれている。バッファ層１２０は、例えば、窒化アルミニウム層と、これに続く、Ａｌの濃度が低くなる複数のＡｌＧａＮ層の列とから構成することができ、これにより、支持基板上に堆積すべき層の格子構造に最適に適合される。バッファ層１２０は、バッファ層１２０上に配置される半導体ヘテロ構造１２５のための極めて良好な接着ベースとして使用される。
【００２８】
半導体ヘテロ構造１２５は、例えば、異なる半導体材料の２つの層の積層体とすることが可能である。例えば、これらの異なる半導体材料は、バンドギャップ若しくは禁止帯の異なる半導体材料から構成し又はこれらを含むことできる。ヘテロ構造１２５の半導体材料は、（第１半導体材料からなる）第１半導体層１３０として、また第１半導体層に配置される（第２半導体材料からなる）第２半導体層１３５として配置することができ、ＩＩＩ−Ｖ半導体結合体又はＩＩＩ−Ｖ半導体結合体系を構成することできる。このことが意味するのは、第１半導体層１３０の半導体材料が、ＩＩＩ族材料とすることができる（即ち、周期表の第３典型元素群に属する材料）のに対し、第２半導体層１３５の半導体材料は、Ｖ族材料とすることができる（即ち、周期表の第５典型元素群に属する材料）。第１半導体材料をＶ族材料とし、第２半導体材料をＩＩＩ族材料とすることも可能である。特に第１半導体材料をＡｌＧａＮとし、第２半導体材料をＧａＮとすることができる（又はこれらの材料を相応に含む）か又はこの逆とすることができる。
【００２９】
これらの２つの半導体材料の間には境界層１４０が形成され、この境界層において電子は特に高い移動度を有する。境界層１４０は、２次元電子ガス（２ＤＥＧ）として作用し、また大出力、即ち、大電流及び／又は高電圧に対し、極めて良好にスイッチングを行うことができる。境界層１４０に電気的に接触接続できるようにするため、ドレイン端子１４５及びソース端子１５０が設けられており、この端子は、第２半導体層１３５を通って、境界層１４０まで乃至第１半導体層に達している。ドレイン端子１４５乃至ソース端子１５０の側方には、即ち、それぞれ他方の端子とは反対側に向かって、横方向の絶縁層１５３が設けられており、この絶縁層は、ドレイン端子１４５とソース端子１５０との間のチャネル領域１６０から電子の流出を阻止する。
【００３０】
第２半導体層１３５の表面１６０にはさらに、ゲート酸化物層１６５がゲート誘電体として配置されている。ゲート酸化物層１６５上ではチャネル領域１５５の領域にゲート端子１７０が設けられているため、トランジスタ１００は電界効果トランジスタとして構成されている。この限りにおいてチャネル領域１５５は、電界効果トランジスタのチャネルと理解することが可能である。
【００３１】
トランジスタ１００のカットオフ電圧の特に良好な設定を得るため、ゲート酸化物層１６５を電荷担体によって「汚染」又はドーピングする。これにより、チャネル領域１５５において、及び／又は、境界層１４０において、ゲート端子１７０に加わる電圧が電荷担体移動度に与える影響を変化させることができる。
【００３２】
特に良好に（例えばソース端子１５０からドレイン端子１４５への）漏れ電流を阻止するため、支持基板１１０内に凹部１８０を配置することができる。この凹部１８０は、特に支持基板１１０の主材料１１５内に配置され又は形成され、第１半導体層１３０と、凹部との間にはバッファ層１２０が残存している。凹部１８０の側方の壁即ち縁部１８２及び底部１８３は、ＳｉＯ2，Ｓｉ3Ｎ4又はＡｌＮのような電気絶縁材料からなる絶縁層１８５によって覆われている。さらに凹部１８０が含まれていない、支持基板１１０の主構成部分１１５即ち主材料の主面１８６上にもこの絶縁層１８５は延在している。これにより、特に良好な電気絶縁を得ることができる。さらに支持基板１１０とは反対側の、絶縁層の面には充填層１８７を被着することができる。この充填層１８７は、例えば銅、ドーピングされたポリシリコン又は高濃度にドーピングしたＳｉＣのような熱伝導性及び／又は導電性の材料を含むことができ又はこのような材料から構成することができる。充填層１８７は、例えば、絶縁層１８５が設けられているのにもかかわらず残存している凹部１８０の凹みを充填し、これにより、絶縁層１８５は、凹部１８０の底部１８３及び複数の縁部１８２と、充填層１８７との間にサンドイッチ状に配置される。
【００３３】
凹部１８０及び絶縁層１８５を、凹部１８０の縁部１８２及び底部１８３上に設けることにより、支持基板１１０乃至支持基板１１０の一部分（例えば主構成部分１１５）を通る漏れ電流を、完全に阻止することはなくても少なくとも低減することができる。このために、チャネル領域１５５に少なくとも部分的に重なる、支持基板１１０の少なくとも一部分１９０に凹部を配置する。絶縁層１８５は、一実施例によれば、十分な電気絶縁作用を保証するため、例えば０．１μｍよりも小さくしないようにする。しかしながら絶縁層１８５は、絶縁層１８５を通して十分に高い熱伝導率を保証するため、１０μｍよりも大きな厚さを有しないようにする。これにより、トランジスタ１００の動作時に発生する熱は、支持基板１１０と、絶縁層１８５と、充填層１８７とを介して排出することができる。この点において、図１に示した絶縁層１８５の堆積と、凹部１８０乃至絶縁層１８５を載置した後に残ったトレンチの、熱伝導性及び／又は導電性の（充填）層１８７による充填とは、従来のトランジスタに比べてトランジスタ１００の特性を改善するのに役立つ。
【００３４】
さらに（オプションの）ゲート酸化物層１６５（これはゲート誘電体として構成することも可能である）、ドレイン端子１５０、ソース端子１４５、及び／又は、ゲート端子１７０を保護層１９５によって保護することも可能である。保護層１９５は、例えば保護塗料として形成することができる。保護層１９５は、ゲート酸化物層１６５及びゲート端子１７０に直接被着することができ、これらのエレメントを覆うことができる。これにより、損傷又は周囲環境の作用からトランジスタ１００乃至トランジスタ１００の表面を確実に保護することができる。
【００３５】
トランジスタ１００の上で説明した構造は、ゲート誘電体を有する標準ＨＥＭＴ構造と称することができる。構造から見ると、このＨＥＭＴトランジスタは、大きさの異なるバンドギャップ（いわゆるヘテロ構造）を有する種々異なる半導体材料の層から構成される。このためには特に、周期表のＩＩＩ／Ｖ族の元素からなる化合物半導体が対象となる。例えば材料系ＧａＮ／ＡｌＧａＮを使用することができる。これらの材料を互いに切り離すと、これらの材料の境界面においてＧａＮの両側に導電性チャネルとして使用され得る２次元電子ガスが形成される。なぜならばここでは電子移動度は極めて高いからである（一般的に２０００ｃｍ2／Ｖｓ）。
【００３６】
このようなＧａＮ・ＨＥＭＴトランジスタは、Ｓｉ，ＳｉＣ又はサファイア基板上にＧａＮ／ＡｌＧａＮヘテロ構造をエピタキシャル成長させることによって製造することができる。これらの素子は、導電性の高いチャネルが存在することに起因して常にノーマリオン型である。しかしながら、多くの適用分野において、例えば自動車分野においてノーマリオフ型の素子が安全性及びスイッチング上の面から望まれている。ノーマリオフ型ＧａＮ素子を具現化するためには、従って、チャネル領域における適切な方法により、境界層１４０における２ＤＥＧを局所的に破壊する必要がある。例えば、ＡｌＧａＮバリアを局所的に薄くする、蛍光体を打ち込む、あるいは、反転チャネル素子のようにすでに複数の方法が成功しているように見えるが、これらには一般的に著しい性能低下及び／又は信頼性の問題が伴っている。ここで示したアプローチでは、この問題を扱い且つＧａＮベースの高性能ノーマリオフトランジスタの具現化を可能にする構造が提案される。
【００３７】
さらにＧａＮ・ＨＥＭＴトランジスタは、Ｓｉ基板、ＳｉＣ基板又はサファイア基板これに加えて困難が生じるのは、ＧａＮに対する一般的な成長温度（１０００乃至１２００℃）においてＳｉが機械的に不安になることである。従って、上記の成長に対し、比較的な良好な機械的及び熱的特性に起因して有利にはドーピングされたＳｉ（１１１）基板が選択される。
【００３８】
特に本発明では、製造方法に対するアプローチも提案され、このアプローチにより、所期のようにゲート誘電体１６５に電荷担体を入れることができ、これによってＧａＮ・ＨＥＭＴのカットオフ電圧が設定される。こうすることにより簡単な方法によって、従来のコンセプトと比べて複数の利点を有するノーマリオフ型素子を具現化することができる。
【００３９】
ここで提案されるアプローチにより、例えばＧａＮ／ＡｌＧａＮ材料系において、電荷担体が２次元ヘテロ構造境界面１４０に沿って移動する素子を作製することができる。ヘテロ構造１２５にはソース端子１５０及びドレイン端子１４５によって側方から接触接続することができ、ソース１５５とドレイン１４５との間のチャネル領域１５５はゲート電極１７０によって制御される。ゲート電極１７０は、ゲート誘電体１６５によってチャネル領域１５５から分離され、このゲート電極には、トランジスタ１００のカットオフ電圧を設定する安定した電荷担体を所期のように入れることができる。
【００４０】
素子製造のためのこのような方法の一アプローチは、図２Ａに関連して詳細に説明する以下のステップを有することができる。まずはじめにバッファ層１２０及びＧａＮ／ＡｌＧａＮヘテロ構造１２５を支持基板１１０の主構成部分１１５上に堆積することができる。この堆積は、主構成部分１１５である高濃度にドーピングしたＳｉ（１１１）基板上にＭＯＣＶＤ・ＧａＮ／ＧａＮ層１２５を堆積する形態で行うことができる。ＧａＮ／ＡｌＧａＮヘテロ構造１２５と、例えばＧａＮからなり又はこの材料を含有する第１半導体材料からなる第１半導体層１３０と、例えばＡｌＧａＮからなり又はこの材料を含有する第２半導体材料からなる第２半導体層１３５とにより、境界層１４０を形成することができ、この境界層には、いわゆる２次元電子ガスがあり、２次元電子ガスにより、製造すべき素子即ちトランジスタ１００の極めて良好な導電性を得ることができる。
【００４１】
この後、図２Ｂに示したように、領域１５３における横方向の素子分離を行うことができる。この分離は、例えば、図１のトランジスタ１００の横方向の分離層１５３におけるイオン打ち込みによって行うことできる。この後、所期のように電荷担体を入れることのできるゲート誘電体１６５のオプションの堆積が行われる。これらの電荷担体は、極性と、表面濃度と、分布とに応じてＨＥＭＴトランジスタ１００の電気特性をシフトさせる。特に、例えばトランジスタ１００としてノーマリオフ素子を製造することができる。引き続き、ゲート電極１７０の堆積及び構造化を行うことでき、その後、ソース端子１５０及びドレイン端子１４５による２ＤＥＧ（即ち境界層１４０）の接触接続が行われる。この点において図２Ｂの断面図は半製品を示しており、この半製品は、打ち込みによる横方向の分離と、最適なゲート誘電体と、基板漏れ電流路の析出とによって標準ＨＥＭＴ製造を可能にする。
【００４２】
ここで示したアプローチにより、降伏特性の改善することでき、ここでこの改善は、例えば、このような改善がなければ発生する（基板の）漏れ電流が阻止され又は少なくとも低減され得ることによって具現化される。また同時に、従来のＧａＮ素子に比べ、改善された熱特性及び付加的な機能も具現化することができる。
【００４３】
ここで漏れ電流２００を可能な限りに小さく維持し又は完全に阻止できるようにするため、ここでは図２Ｃのように、上記のステップに従って準備したトランジスタの前面側（即ち、ゲート電極１７０がある側）にまず、保護層１９５、例えば保護塗料からなる保護層を被着する。その後、支持基板１１０を薄くし、また支持基板１１０又は支持基板１１０の一部分を局所的に除去する。ここでこの一部分は、活性トランジスタ領域の下の、即ち、チャネル領域１５５の下の部分１９０における支持基板１１０の主構成部分１１５に対応する。このことが意味するのは、支持基板における凹部１８０は、部分１９０において主構成部分１１５を除去することによって得られることであり、ここで部分１９０は少なくとも部分的にチャネル領域１５５と重なる。
【００４４】
これに続いて凹部１８０の縁部１８２及び底部１８３に絶縁層を被着し、これによって図１に示したトランジスタ１００が得られる。
【００４５】
上記処理中に上記局所的な除去をより一層良好に位置合わせしてより良好な機械的安定性を得るため、トランジスタ１００の製造を準備するための択一的な処理を行うことができる。ここでは、図３に相応してまず、前面（即ち、ゲート端子１７０が配置されている面）に対するメサエッチングのステップを行って、トランジスタ１００の前面に又はこの前面から溝３００（又はトレンチ）を作製する。このトレンチ３１０は、ゲート酸化物層１６５から支持基板１１０の主構成部分１１５まで貫通しており、支持基板１１０乃至トランジスタ１００全体の開口部を構成している。これに続き、トランジスタ１００の前面にパッシベーション層３１０をトランジスタ１００の前面に堆積する。このパッシベーション層は、ＳｉＯ2からなり又はＳｉＯ2を少なくとも部分的に含有している。ここでパッシベーション層３１０には別の支持基板３２０が接着され、これによってトランジスタ１００は、後続の製造ステップに対して安定化される。トレンチ３００は、後面（即ち、支持基板１１０の主構成部分１１５が配置されている面）からのドレイン端子１５０の電気的及び／又は熱的な接触接続に使用することができる。このことについては後でさらに詳細に説明する。
【００４６】
図３に従って上のように準備した構造において凹部１８０を設け、続いて絶縁層１８５及び充填層１８７を被着すれば、図４に対応するトランジスタ１００を具現化することができる。ここでは、縁部及び底部（即ち、パッシベーション層３１０との境界）そのものに絶縁層１８５が配置されておりかつ充填層１８７で満たされているトレンチ３００により、トランジスタ１００の後面からのドレイン端子１５０の熱結合が行われる。従って、絶縁層１８５を堆積し、また充填層１８、即ち、例えば銅のような熱伝導性及び／又は導電性の層で（残りの）トレンチ３００を充填することにより、トランジスタ１００の前面の構造の熱的及び／又は電気的な接触接続を行うことができる。従って、トレンチ３００は、（凹部１８０と類似の）別の凹部と考えることができる。しかし、この別の凹部は、トランジスタ１００の後面からの凹部１８０とは異なり、トランジスタ１００の前面から作製される。しかし、このことは、別の凹部３００の機能にとってはどうでもよいことである。
【００４７】
この別の凹部３００により、図４に示したように、ドレイン端子１５０の接触接続が可能になるだけなく、むしろトランジスタ１００乃至支持基板１１０においてトレンチ３００の位置を適切に選択することにより、ほぼすべての任意の構造又はすべての任意の端子、例えばゲート端子１７０及び／又はソース端子１４５も上記のように充填したトレンチ３００により、熱的及び／又は電気的に接触接続させることができる。しかし、電気的な接触接続の際に注意しなければならないのは、絶縁層１８５が、対応する開口部又は少なくとも電気透過性を有しており、これにより、例えばドレイン端子１５０はトランジスタ１００の後面からも接触接続できることである。従って、上記充填層は、オプションのバックゲート電極乃至バックドレイン電極として利用することができる。
【００４８】
トレンチ３００乃至別の凹部３００に絶縁層１８５が被着されない実施例も考えられる。このような実施例は、図４に断面図で示されている。この場合、別の凹部３００内の絶縁層１８５を省略することにより、例えば、（別の凹部３００に配置される）充填層１８７の導電性材料により、ドレイン端子１５０のような端子の電気的な接触接続が可能になる。トランジスタ１００の前面における構造の特に良好な熱的な接触接続も上記後面から行うことができる。
【００４９】
従って、本発明の図５に示した別の実施例によれば、ソース端子１５０の下側の別の凹部３００において絶縁層１８５を開口すること（又は絶縁層１８５の被着を省略すること）により、（例えば金属の）（例えば銅を含有するか又は銅製の）充填層１８７をトランジスタ１００の後面からのソース電極として利用することが可能になる。これにより、トランジスタ１００を垂直型素子として具現化することができ、この素子により、支持基板を通して接触接続する選択肢が可能になる。
【００５０】
要約すると分かるのは、種々異なる実施例において示した製造方法により、降伏特性を格段に改善し、ひいてはＧａＮパワートランジスタの信頼性を高めることができることである。さらにここで種々異なる実施例において示した製造方法により、熱特性の改善及び付加的な機能が可能になる。
【００５１】
ここで示したトランジスタ１００の複数の実施例のいくつかの様相について特に指摘しておく。特にトランジスタ１００は、例えばＧａＮ／ＡｌＧａＮ材料系において、電荷担体が２次元ヘテロ構造境界面に沿って移動するという特徴を有する素子として提供することができる。さらにヘテロ構造は、ソース端子１４５及びドレイン端子１５０によって側方から接触接続でき、ソース端子１４５とドレイン端子１５０との間のチャネル領域１５５は、ゲート電極１７０によって制御される。トランジスタの前段階を作製した後、異方性イオンエッチングによって（支持）基板１１０を薄くして、活性トランジスタ領域の後を除去することができる。これによって発生する（凹部を形成する）穴３００又は１８０は、例えば、熱伝導率の高い金属によって充填され、例えば銅により、エレクトロプレーティング即ち電気メッキを用いてコーティングされ、オプションで付加的な電極として使用される。
【００５２】
別の実施例では、第２のエッチング処理を使用して、ドレインメタライゼーションを後面から（即ち、支持基板１１０の後面から）接触接続させる。これにより、構成技術及び接続技術に有利にもソース又はドレインメタライゼーションをチップ乃至トランジスタ１００の後面に配置することができ、これによって面積が節約され、一層良好に熱の除去乃至放熱が可能になる。
【００５３】
一実施例によれば、本発明には、ここで説明した実施例にしたがい、素子、特にトランジスタを製造する方法も記載されている。この方法は、例えば、以下のステップ、即ち、
・  ＧａＮ／ＡｌＧａＮヘテロ構造を有する基板を準備するステップと、
・  オプションのゲート誘電体を有するソース端子／ドレイン端子／ゲート端子を備えたＨＥＭＴを作製するステップと、
・  保護層、例えば保護塗料を被着するステップと、
・  例えばドライエッチングによって後面から基板を薄くするステップと、
・  活性トランジスタ領域の下側において、後面からケイ素基板を除去するステップと、
・  例えばＣＶＤ法又はスパッタリング法を用いて、０．１μｍと１０μｍとの間の厚さを有する（合致した）絶縁層をトレンチに堆積するステップであって、ここでは例えば熱伝導率の高いＡｌＮを堆積可能なステップと、
・  トレンチを金属層で、例えば電気メッキによる銅析出で充填するステップであって、択一的な実施では、例えば高濃度にドーピングされた非晶質のＳｉＣを、例えばＰＥＣＶＤによって堆積し得るステップと、
・  前面及び後面を接触接続してパッケージングするステップとを有する。
【００５４】
ここで示したアプローチにはいくつかの利点がある。例えば、十分に簡単なエピタキシ処理のための基板ドーピングと、小さな基板漏れ電流との妥協を回避することができる。これにより、素子の降伏電圧を高め、ひいては同じエピタキシ厚を維持して信頼性を高めることができる。さらにコストを低減する可能性も得ることができる。なぜならば、一般的に高い降伏電圧は、厚くかつコストのかかるＧａＮバッファ層を設けることによってのみ得られるからである。ここでは、付加的な電極（バックゲート）として、金属を充填した後面空所を同時に使用する際には、付加的な機能を具現化することができる（例えばカットオフ電圧の設定）。これにより、例えば、ノーマリオン型素子をノーマリオフ型素子として動作させることができ、このことは多くの応用において大きな利点となる。さらに、活性トランジスタ領域の下側のヒートシンクのおかげで、熱特性を改善することができる。図３及び図４に示した択一的な実施形態には、同程度の処理コストで同時に垂直方向のトランジスタ、従って、面積効率の良好な垂直トランジスタを具現化する可能性を得ることもできる。最後にここで提案した構造により、多重の、特に周期的な配置構成を具現化することができ、これによって電流負荷容量の大きい素子を製造することができる。
【００５５】
ここに示したアプローチによりさらに、トランジスタを製造する方法６００が可能になり、ここで、この方法６００は、支持基板を準備するステップ６１０を有する。さらに方法６００は、第１半導体材料からなる第１半導体層１３０を支持基板１１０上に被着し、第２半導体材料からなる第２半導体層１３５を第１半導体層上に被着するステップを有しており、ここで第１半導体材料のバンドギャップと第２半導体材料のバンドギャップとが異なる。方法６００は、ドレイン端子１４５及びソース端子１５０を形成するステップ６３０を有しており、これらの端子は、第２半導体層１３５に埋め込まれ、ドレイン端子１４５及びソース端子１５０を用いて、第１半導体材料と第２半導体材料との間の少なくとも１つの境界層１４０に電気的に接触接続可能であり、また、ドレイン端子１４５及びソース端子１５０により、ドレイン端子１４５とソース端子１５０との間のチャネル領域１５５が定められる。さらに方法６００には、チャネル領域１５５を少なくとも部分的に覆うゲート端子１７０を配置するステップ６４０が含まれている。最後に方法６００には、ドレイン端子１４５及び／又はソース端子１５０とは反対側の、支持基板１００の面において、チャネル領域１５５に少なくとも部分的に重なる支持基板１１０の区画に、凹部１８０を設けるステップ６５０が含まれており、ここで、この凹部の縁部は絶縁層によって覆われる。
【００５６】
上で説明し、図面に示した実施例は、単に例示的に選択したものである。異なる複数の実施例を完全に又は個々の特徴的構成について互いに組み合わせることができる。１つの実施例を別の実施例の特徴的構成によって補足することも可能である。
【００５７】
さらに本発明によるステップは繰り返して、及び、上で説明した順序とは異なる順序で実行することができる。
【００５８】
一実施例が、第１の特徴的構成と第２の特徴的構成との間に「及び／又は」の結合語を含む場合、このことは、この実施例が、一実施形態では、第１の特徴的構成も第２の特徴的構成も共に有し、また別の一実施形態では第１の特徴的構成又は第２の特徴的構成のいずれか一方だけを有すると解釈すべきである。
【図１】
2016524819.tif 000003
【図２Ａ】
2016524819.tif 000004
【図２Ｂ】
2016524819.tif 000005
【図２Ｃ】
2016524819.tif 000006
【図３】
2016524819.tif 000007
【図４】
2016524819.tif 000008
【図５】
2016524819.tif 000009
【図６】
2016524819.tif 000010
【手続補正書】
【提出日】平成28年4月18日(2016.4.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
・  支持基板（１１０）と、
・  前記支持基板（１１０）上に被着されかつ第１半導体材料からなる第１半導体層（１３０）と、
・  前記第１半導体層（１３０）に被着されかつ第２半導体材料からなる第２半導体層（１３５）であって、前記第１半導体材料のバンドギャップと前記第２半導体材料のバンドギャップとが異なる第２半導体層（１３５）と、
・  少なくとも前記第２半導体層（１３５）に埋め込まれているドレイン端子（１４５）及びソース端子（１５０）であって、前記ドレイン端子（１４５）及び前記ソース端子（１５０）を用いて、前記第１半導体層（１３０）と前記第２半導体層（１３５）との間の少なくとも１つの境界層（１４０）に電気的に接触接続可能である、ドレイン端子（１４５）及びソース端子（１５０）と、
・  前記ドレイン端子（１４５）と前記ソース端子（１５０）との間のチャネル領域（１５５）と、
・  前記チャネル領域（１５５）を少なくとも部分的に覆うゲート端子（１７０）と、
・  前記ドレイン端子（１４５）及び／又は前記ソース端子（１５０）とは反対側の、前記支持基板（１１０）の面に配置され、且つ、前記チャネル領域（１５５）に少なくとも部分的に重なる凹部（１８０）であって、当該凹部（１８０）の側方の縁部（１８２）及び／又は底部（１８３）が、絶縁層（１８５）に覆われている、凹部（１８０）とを有する、
ことを特徴とするトランジスタ（１００）。
【請求項２】
前記凹部（１８０）から、前記ゲート端子（１７０）とは反対側の、前記支持基板（１００）の主面（１８６）上に前記絶縁層が延在する、
請求項１に記載のトランジスタ（１００）。
【請求項３】
前記支持基板（１１０）とは反対側の、前記絶縁層（１８５）の面では、少なくとも前記凹部（１８０）の領域に、熱伝導性及び／又は導電性の材料を含む充填層（１８７）が配置されている、
請求項１又は２に記載のトランジスタ（１００）。
【請求項４】
前記充填層（１８７）は、少なくとも前記凹部（１８０）の領域に、金属材料、ポリシリコン、及び／又は、ＳｉＣ、及び／又は、窒化アルミニウムを含む、
請求項１乃至３のいずれか一項に記載のトランジスタ（１００）。
【請求項５】
前記金属材料は、銅であり、前記ポリシリコンは、ドーピンクされたポリシリコンであり、前記ＳｉＣは、高濃度にドーピングされたＳｉＣである、
請求項４に記載のトランジスタ（１００）。
【請求項６】
前記絶縁層（１８５）は、０．１μｍ以上１０μｍ以下の厚さを有する、
請求項１乃至５のいずれか一項に記載のトランジスタ（１００）。
【請求項７】
前記凹部（１８０）は、所定の深さを有しており、これによって前記第１半導体層（１３０）と前記絶縁層（１８５）との間に前記支持基板（１１０）の部分層が配置されている、
請求項１乃至６のいずれか一項に記載のトランジスタ（１００）。
【請求項８】
前記第２半導体層（１３５）、前記ソース端子（１４５）、前記ドレイン端子（１５０）及び／又は前記ゲート端子（１７０）を覆う別の支持基板（３２０）を有する、
請求項１乃至７のいずれか一項に記載のトランジスタ（１００）。
【請求項９】
前記ゲート端子（１７０）とは反対側の、前記支持基板（１１０）の面から、前記第１半導体層（１３０）及び／又は前記第２半導体層（１３５）まで延在する別の凹部（３００）を有している、
請求項１乃至８のいずれか一項に記載のトランジスタ（１００）。
【請求項１０】
前記別の凹部（３００）は、前記チャネル領域（１５５）と重ならない、前記支持基板（１１０）の区画に配置されている、
請求項９に記載のトランジスタ（１００）。
【請求項１１】
前記別の凹部（３００）の縁部に、少なくとも部分的に前記絶縁層（１８５）又は別の絶縁層が配置されている、
請求項９又は１０に記載のトランジスタ（１００）。
【請求項１２】
前記別の凹部（３００）に前記充填層（１８７）又は熱伝導性及び／又は導電性の材料を含む別の充填層が配置されている、
請求項９乃至１１のいずれか一項に記載のトランジスタ（１００）。
【請求項１３】
前記充填層（１８７）又は前記別の充填層は、前記ソース端子（１４５）、前記ドレイン端子（１５０）、前記ゲート端子（１７０）又は前記境界層（１４０）に導電的に接続されている、
請求項１２に記載のトランジスタ（１００）。
【請求項１４】
トランジスタ（１００）の製造方法（６００）において、
当該方法（６００）は、以下のステップ、即ち、
・  支持基板（１１０）を準備するステップ（６１０）と、
・  第１半導体材料からなる第１半導体層（１３０）を前記支持基板（１１０）上に被着し、第２半導体材料からなる第２半導体層（１３５）を前記第１半導体層上に被着するステップ（６２０）であって、前記第１半導体材料のバンドギャップと前記第２半導体材料のバンドギャップとが異なる、ステップ（６２０）と、
・  ドレイン端子（１４５）及びソース端子（１５０）を形成するステップ（６３０）であって、前記ドレイン端子（１４５）及び前記ソース端子（１５０）は少なくとも前記第２半導体層（１３５）に埋め込まれ、前記ドレイン端子（１４５）及び前記ソース端子（１５０）を用いて前記第１半導体層（１３０）と前記第２半導体層（１３５）との間の少なくとも１つの境界層（１４０）に電気的に接触接続可能であり、前記ドレイン端子（１４５）と前記ソース端子（１５０）との間のチャネル領域（１５５）が前記ドレイン端子（１４５）及び前記ソース端子（１５０）により定められる、ステップ（６３０）と、
・  前記チャネル領域（１５５）を少なくとも部分的に覆うゲート端子（１７０）を配置するステップ（６４０）と、
・  前記ドレイン端子（１４５）及び／又は前記ソース端子（１５０）とは反対側の、前記支持基板（１１０）の面において、前記チャネル領域（１５５）に少なくとも部分的に重なる、前記支持基板基板（１１０）の区画に、凹部（１８０）を設けるステップ（６５０）であって、当該凹部（１８０）の縁部が絶縁層（１８５）によって覆われる、ステップ（６５０）と、
を有する、
ことを特徴とする、トランジスタ（１００）の製造方法（２００）。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
漏れ電流が、側方乃至横方向に端子からチャネル領域とは反対側に流れることを阻止するため、本発明の別の実施形態によれば、別の凹部の縁部に、少なくとも部分的に上記絶縁層又は別の絶縁層を配置することができる。凹部又は別の凹部の縁部とは、例えば、支持基板に対するこの別の凹部の側壁及び／又は底部のことである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
上記処理中に上記局所的な除去をより一層良好に位置合わせしてより良好な機械的安定性を得るため、トランジスタ１００の製造を準備するための択一的な処理を行うことができる。ここでは、図３に相応してまず、前面（即ち、ゲート端子１７０が配置されている面）に対するメサエッチングのステップを行って、トランジスタ１００の前面に又はこの前面から溝３００（又はトレンチ）を作製する。このトレンチ３００は、ゲート酸化物層１６５から支持基板１１０の主構成部分１１５まで貫通しており、支持基板１１０乃至トランジスタ１００全体の開口部を構成している。これに続き、トランジスタ１００の前面にパッシベーション層３１０をトランジスタ１００の前面に堆積する。このパッシベーション層は、ＳｉＯ2からなり又はＳｉＯ2を少なくとも部分的に含有している。ここでパッシベーション層３１０には別の支持基板３２０が接着され、これによってトランジスタ１００は、後続の製造ステップに対して安定化される。トレンチ３００は、後面（即ち、支持基板１１０の主構成部分１１５が配置されている面）からのドレイン端子１５０の電気的及び／又は熱的な接触接続に使用することができる。このことについては後でさらに詳細に説明する。
【国際調査報告】
2016524819.tif 000011
2016524819.tif 000012
2016524819.tif 000013
2016524819.tif 000014