(57)【要約】  特定のデバイスは、基板と、基板に結合されたスパイラルインダクタとを含む。スパイラルインダクタは、第１の導電性スパイラルと、第１の導電性スパイラルに重なる第２の導電性スパイラルとを含む。スパイラルインダクタの最内周ターンの第１の部分は、基板に垂直な方向に第１の厚さを有する。最内周ターンの第１の部分は、第１の導電性スパイラルの第１の部分を含み、第２の導電性スパイラルを含まない。最内周ターンの第２の部分は、第２の導電性スパイラルの第１の部分を含む。スパイラルインダクタの最外周ターンの一部分は、基板に垂直な方向に第１の厚さよりも大きい第２の厚さを有する。最外周ターンの一部分は、第１の導電性スパイラルの第２の部分と、第２の導電性スパイラルの第２の部分とを含む。
2016529732.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に結合されたスパイラルインダクタであって、第１の導電性スパイラルと、前記第１の導電性スパイラルに重なる第２の導電性スパイラルとを備えたスパイラルインダクタと、を備えた装置であって、
前記スパイラルインダクタの最内周ターンの第１の部分が、前記基板に垂直な方向に第１の厚さを有し、前記最内周ターンの前記第１の部分が、前記第１の導電性スパイラルの第１の部分を含み、前記第２の導電性スパイラルを含まず、
前記最内周ターンの第２の部分が、前記第２の導電性スパイラルの第１の部分を含み、
前記スパイラルインダクタの最外周ターンの一部分が、前記基板に垂直な前記方向に第２の厚さを有し、前記第２の厚さが、前記第１の厚さよりも大きく、前記最外周ターンの前記部分が、前記第１の導電性スパイラルの第２の部分と、前記第２の導電性スパイラルの第２の部分とを含む、装置。
【請求項２】
前記第１の導電性スパイラルの第１の長さが、前記第２の導電性スパイラルの第２の長さよりも長い、請求項１に記載の装置。
【請求項３】
前記スパイラルインダクタが、さらに、前記第１の導電性スパイラルと前記第２の導電性スパイラルとの間に導電層を備え、前記スパイラルインダクタの前記最内周ターンの第３の部分が、前記基板に垂直な前記方向に第３の厚さを有し、前記第３の厚さが、前記第２の厚さよりも小さく、前記第１の厚さよりも大きく、前記最内周ターンの前記第３の部分が、前記第１の導電性スパイラルの第３の部分と、前記導電層の第１の部分とを含み、前記第２の導電性スパイラルを含まない、請求項１に記載の装置。
【請求項４】
前記最内周ターンの前記第１の部分が、前記導電層を含まない、請求項３に記載の装置。
【請求項５】
前記スパイラルインダクタの前記最外周ターンの前記部分が、前記導電層の第２の部分を含む、請求項３に記載の装置。
【請求項６】
前記導電層が、不連続スパイラルを備えている、請求項３に記載の装置。
【請求項７】
前記導電層が、入力導線、出力導線、またはそれらの組み合わせを備えている、請求項３に記載の装置。
【請求項８】
前記第１の導電性スパイラルと前記第２の導電性スパイラルとの間にパッシベーション層をさらに備えている、請求項１に記載の装置。
【請求項９】
前記第１の導電性スパイラルが、前記パッシベーション層の一部分を貫通して延在するビアによって前記第２の導電性スパイラルに電気的に接続された、請求項８に記載の装置。
【請求項１０】
前記基板に垂直な前記方向の前記最内周ターンの厚さが、前記最内周ターンの前記第１の部分から前記最内周ターンの前記第２の部分まで単調に増加している、請求項１に記載の装置。
【請求項１１】
前記基板が、ガラス材料、アルカリ土類金属ボロアルミノシリケートガラス、ケイ素（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、炭化ケイ素（ＳｉＣ）、ガラス系積層物、サファイア（Ａｌ２Ｏ３）、石英、セラミック、シリコンオンインシュレータ（ＳＯＩ）、シリコンオンサファイア（ＳＯＳ）、高抵抗ケイ素（ＨＲＳ）、窒化アルミニウム（ＡｌＮ）、プラスチック、またはそれらの組み合わせで形成される誘電物質である、請求項１に記載の装置。
【請求項１２】
前記スパイラルインダクタが、アルミニウム、銅、銀、金、タングステン、モリブデン、アルミニウムの合金、銀の合金、金の合金、タングステンの合金、もしくはモリブデンの合金、またはそれらの組み合わせで形成された、請求項１に記載の装置。
【請求項１３】
前記スパイラルインダクタが、階段状積層インダクタである、請求項１に記載の装置。
【請求項１４】
前記スパイラルインダクタに関連するトレース幅が、前記スパイラルインダクタを製造するために使用される特定のプロセス技術を使用して製造され得る最小のトレース幅である、請求項１に記載の装置。
【請求項１５】
少なくとも１つのダイに組み込まれた、請求項１に記載の装置。
【請求項１６】
その中に前記基板および前記スパイラルインダクタが組み込まれた、携帯電話、タブレット、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータから選択されたデバイスをさらに備えている、請求項１に記載の装置。
【請求項１７】
基板に結合されたスパイラルインダクタの第１の導電性スパイラルを形成するステップと、
前記スパイラルインダクタの第２の導電性スパイラルを形成するステップであって、前記第２の導電性スパイラルが、前記第１の導電性スパイラルに重なるステップと、を含む方法であって、
前記スパイラルインダクタの最内周ターンの第１の部分が、前記基板に垂直な方向に第１の厚さを有し、前記最内周ターンの前記第１の部分が、前記第１の導電性スパイラルの第１の部分を含み、前記第２の導電性スパイラルを含まず、
前記最内周ターンの第２の部分が、前記第２の導電性スパイラルの第１の部分を含み、
前記スパイラルインダクタの最外周ターンの一部分が、前記基板に垂直な前記方向に第２の厚さを有し、前記第２の厚さが、前記第１の厚さよりも大きく、前記最外周ターンの前記部分が、前記第１の導電性スパイラルの第２の部分と、前記第２の導電性スパイラルの第２の部分とを含む、方法。
【請求項１８】
前記第１の導電性スパイラルを形成するステップ、および前記第２の導電性スパイラルを形成するステップが、電子デバイスに組み込まれたプロセッサによって開始される、請求項１７に記載の方法。
【請求項１９】
基板と、
前記基板に結合されたスパイラルインダクタと、を備えた装置であって、
前記スパイラルインダクタの最内周ターンの第１の部分が、前記基板に垂直な方向に第１の厚さを有し、
前記最内周ターンの第２の部分が、前記基板に垂直な前記方向に第２の厚さを有し、前記第２の厚さが、前記第１の厚さよりも大きく、
前記基板に垂直な前記方向の前記スパイラルインダクタの厚さが、前記第１の厚さから前記第２の厚さまで、勾配に従って増加する、装置。
【請求項２０】
前記スパイラルインダクタの最外周ターンの一部分が、前記基板に垂直な前記方向に第３の厚さを有し、前記第３の厚さが、前記第１の厚さよりも大きい、請求項１９に記載の装置。
【請求項２１】
前記第２の厚さが、前記第３の厚さに等しい、請求項２０に記載の装置。
【請求項２２】
前記第３の厚さが、前記第２の厚さよりも大きい、請求項２０に記載の装置。
【請求項２３】
前記スパイラルインダクタの前記厚さが、前記第１の厚さから前記第３の厚さまで、単調に増加している、請求項２０に記載の装置。
【請求項２４】
前記スパイラルインダクタが、勾配積層インダクタである、請求項１９に記載の装置。
【請求項２５】
少なくとも１つのダイに組み込まれた、請求項１９に記載の装置。
【請求項２６】
その中に前記基板および前記スパイラルインダクタが組み込まれた、携帯電話、タブレット、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータから選択されたデバイスをさらに備えている、請求項１９に記載の装置。
【請求項２７】
基板に結合されたスパイラルインダクタの導電性スパイラルを形成するステップと、
前記導電性スパイラルの上に前記スパイラルインダクタの導電層を形成するステップと、を含む方法であって、
前記スパイラルインダクタの最内周ターンの第１の部分が、前記基板に垂直な方向に第１の厚さを有し、
前記最内周ターンの第２の部分が、前記基板に垂直な前記方向に第２の厚さを有し、前記第２の厚さが、前記第１の厚さよりも大きく、
前記スパイラルインダクタの厚さが、前記第１の厚さから前記第２の厚さまで、勾配に従って増加する、方法。
【請求項２８】
前記導電層が、第２の導電性スパイラルを備えている、請求項２７に記載の方法。
【請求項２９】
前記導電層が、不連続スパイラルを備えている、請求項２７に記載の方法。
【請求項３０】
前記導電性スパイラルを形成するステップ、および前記導電層を形成するステップが、電子デバイスに組み込まれたプロセッサによって開始される、請求項２７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
優先権の主張
本出願は、内容が全部参照により組み込まれている、２０１３年８月３０日に出願した「ＶＡＲＹＩＮＧ  ＴＨＩＣＫＮＥＳＳ  ＩＮＤＵＣＴＯＲ」と題する米国仮特許出願第６１／８７２，３４２号、および、２０１４年１月１４日に出願した「ＶＡＲＹＩＮＧ  ＴＨＩＣＫＮＥＳＳ  ＩＮＤＵＣＴＯＲ」と題する米国非仮特許出願第１４／１５５，２４４号の優先権を主張するものである。
【０００２】
本開示は、全体的に、変化する厚さを有するインダクタに関する。
【背景技術】
【０００３】
技術の進歩は、より小さくより強力なコンピューティングデバイスをもたらした。たとえば、携帯型ワイヤレス電話機、携帯情報端末（ＰＤＡ）、および、小さく、軽量で、ユーザによって容易に運ばれるページングデバイスなどの、ワイヤレスコンピューティングデバイスを含む、様々な携帯型パーソナルコンピューティングデバイスが現在存在する。より具体的には、セルラ電話およびインターネットプロトコル（ＩＰ）電話機などの携帯型ワイヤレス電話機は、ワイヤレスネットワークを介して、音声およびデータパケットを通信することができる。さらに、多くのそのようなワイヤレス電話機は、それらに組み込まれた他のタイプのデバイスを含む。たとえば、ワイヤレス電話機は、また、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダ、およびオーディオファイルプレーヤを含むことができる。また、そのようなワイヤレス電話機は、インターネットにアクセスするために使用され得るウェブブラウザアプリケーションなどのソフトウェアアプリケーションを含む実行可能命令を処理することができる。そのように、これらのワイヤレス電話機は、かなりのコンピューティング能力を含むことができる。
【０００４】
インダクタは、多くの電子デバイス（たとえば、パーソナルコンピュータ、タブレットコンピュータ、ワイヤレス携帯型ハンドセット、およびワイヤレス電話機）での電力調整用途、周波数制御用途、および信号調節用途で使用される。より高い電気抵抗値を有するインダクタは、より低い電気抵抗値を有するインダクタよりも多くの電力を消費する可能性がある。スパイラルインダクタは、交流電流によって電力供給される電気システムに特定の電気抵抗値（たとえば、渦電流損失に関連する抵抗値）に寄与する可能性がある。渦電流損失は、スパイラルインダクタの最内周ターンに存在する導電性材料の量または容積に関連する可能性がある。スパイラルインダクタに関連するトレース幅は、渦電流損失を低減するために減少され得る。しかしながら、スパイラルインダクタを製造するために使用されるプロセス技術は、特定の幅よりも狭いトレース幅を有するインダクタを生産できない可能性がある。
【発明の概要】
【課題を解決するための手段】
【０００５】
本開示は、変化する厚さを有するインダクタの実施形態を提示する。インダクタは、階段状積層スパイラルインダクタまたは勾配積層スパイラルインダクタであり得る。たとえば、インダクタは、基板に結合されてよく、インダクタ位の最外周ターンの一部分は、インダクタの最内周ターンの一部分よりも厚くてよい。この例では、インダクタの厚さは、インダクタの最内周ターンからインダクタの最外周ターンまで単調に増加してよい（たとえば、実質的に減少することなく、一貫して増加する）。インダクタは、同様のサイズの従来のスパイラルインダクタ（たとえば、均一な厚さを有するスパイラルインダクタ）と比較して同様のインダクタンス値を提供するように構成され得る。最内周ターンの減少した厚さは、インダクタが、減少した渦電流損失により、従来のスパイラルインダクタよりも低い無線周波数（ＲＦ）抵抗値を有するようにすることができる。電子デバイスは、従来のスパイラルインダクタを含む電子デバイスと比較して、より少ない電力を使用してインダクタンスを提供するためにこのインダクタを使用することができる。
【０００６】
特定の実施形態では、装置は、基板と、基板に結合されたスパイラルインダクタとを含む。スパイラルインダクタは、第１の導電性スパイラルと、第１の導電性スパイラルに重なる第２の導電性スパイラルとを含む。スパイラルインダクタの最内周ターンの第１の部分は、基板に垂直な方向に第１の厚さを有する。最内周ターンの第１の部分は、第１の導電性スパイラルの第１の部分を含み、第２の導電性スパイラルを含まない。最内周ターンの第２の部分は、第２の導電性スパイラルの第１の部分を含む。スパイラルインダクタの最外周ターンの一部分は、基板に垂直な方向に、第１の厚さよりも大きい第２の厚さを有する。最外周ターンの一部分は、第１の導電性スパイラルの第２の部分と、第２の導電性スパイラルの第２の部分とを含む。
【０００７】
別の特定の実施形態では、方法は、基板に結合されたスパイラルインダクタの第１の導電性スパイラルを形成するステップを含む。方法は、さらに、第１の導電性スパイラルに重なるスパイラルインダクタの第２の導電性スパイラルを形成するステップを含む。スパイラルインダクタの最内周ターンの第１の部分は、基板に垂直な方向に第１の厚さを有する。最内周ターンの第１の部分は、第１の導電性スパイラルの第１の部分を含み、第２の導電性スパイラルを含まない。最内周ターンの第２の部分は、第２の導電性スパイラルの第１の部分を含む。スパイラルインダクタの最外周ターンの一部分は、基板に垂直な方向に第２の厚さを有する。第２の厚さは、第１の厚さよりも大きい。最外周ターンの部分は、第１の導電性スパイラルの第２の部分と、第２の導電性スパイラルの第２の部分とを含む。
【０００８】
別の特定の実施形態では、装置は、基板と、基板に結合されたスパイラルインダクタとを含む。スパイラルインダクタの最内周ターンの第１の部分は、基板に垂直な方向に第１の厚さを有する。スパイラルインダクタの最内周ターンの第２の部分は、基板に垂直な方向に第２の厚さを有する。第２の厚さは、第１の厚さよりも大きい。基板に垂直な方向のスパイラルインダクタの厚さは、第１の厚さから第２の厚さまで勾配に従って増加する。
【０００９】
別の特定の実施形態では、方法は、基板に結合されたスパイラルインダクタの導電性スパイラルを形成するステップを含む。方法は、さらに、導電性スパイラルの上にスパイラルインダクタの導電層を形成するステップを含む。スパイラルインダクタの最内周ターンの第１の部分は、基板に垂直な方向に第１の厚さを有する。最内周ターンの第２の部分は、基板に垂直な方向に第２の厚さを有する。第２の厚さは、第１の厚さよりも大きい。基板に垂直な方向のスパイラルインダクタの厚さは、第１の厚さから第２の厚さまで勾配に従って増加する。
【００１０】
開示された実施形態の少なくとも１つによって提供される１つの特定の利点は、変化する厚さを有するスパイラルインダクタが、同様の寸法の均一な厚さのスパイラルインダクタと比較して、同様のインダクタンスを提供することである。しかしながら、スパイラルインダクタの最内周ターンの減少した厚さは、インダクタが、減少した渦電流損失により、より低い電気抵抗値を有するようにすることができる。したがって、電子デバイスは、均一な厚さのスパイラルインダクタを含む電子デバイスと比較して、より少ない電力を使用してインダクタンスを提供するために、変化する厚さを有するインダクタを使用することができる。
【００１１】
本開示の他の態様、利点、および特徴は、以下の節、図面の簡単な説明、詳細な説明、および特許請求の範囲を含め、本明細書全体の検討後に明らかになるであろう。
【図面の簡単な説明】
【００１２】
【図１】基板と、変化する厚さを有する階段状積層スパイラルインダクタとを含むシステムの特定の実施形態を示す図である。
【図２】基板と、変化する厚さを有する勾配積層スパイラルインダクタとを含むシステムの特定の実施形態を示す図である。
【図３】変化する厚さを有するスパイラルインダクタと変化しない厚さを有するスパイラルインダクタとの間の比較を示す図である。
【図４】変化する厚さを有するスパイラルインダクタを形成する方法の特定の実施形態を示すフローチャートである。
【図５】変化する厚さを有するスパイラルインダクタを形成する方法の別の特定の実施形態を示すフローチャートである。
【図６】基板と、変化する厚さを有するスパイラルインダクタとを含む通信デバイスを示すブロック図である。
【図７】基板と、変化する厚さを有するスパイラルインダクタとを含む電子デバイスを製造する製造プロセスの特定の例示的な実施形態を示すデータフロー図である。
【発明を実施するための形態】
【００１３】
図１を参照すると、基板１０２と、基板１０２に結合されたスパイラルインダクタ１０４（たとえば、階段状積層インダクタ）とを含むシステム１００の特定の例示的な実施形態が示されている。スパイラルインダクタ１０４は、第１の導電性スパイラル１０６と、導電層１０８と、第２の導電性スパイラル１１０と、第１のパッシベーション層１１２と、第２のパッシベーション層１１４とを含むことができる。スパイラルインダクタ１０４は、第１の導線１１６と第２の導線１１８とに接続される。スパイラルインダクタ１０４に関連するトレース幅は、スパイラルインダクタ１０４を製造するために使用される特定のプロセス技術を使用して製造され得る最小のトレース幅であり得る。特定の実施形態では、スパイラルインダクタは、５μｍと５０μｍとの間の最小トレース幅を有する、１μｍと２０μｍとの間の厚さを有する層を含む。
【００１４】
導電層１０８は、スパイラル（たとえば、導電性スパイラル）を形成することができ、または、部分的スパイラルもしくは不連続スパイラルを形成することができる（たとえば、導電層１０８は、スパイラル形状を形成することができるが、導電層１０８は、第１の導線１１６からおよび第２の導線１１８から特定の距離内に存在しなくてもよい）。スパイラルは、複数のターンを含むことができ、各ターンの各開始点は、スパイラルの中心点から異なる半径を有する。
【００１５】
スパイラルインダクタ１０４は、基板１０２に垂直な方向に第１の厚さを有する第１の部分１２０と、基板１０２に垂直な方向に第２の厚さを有する第２の部分１２２と、基板１０２に垂直な方向に第３の厚さを有する第３の部分１２６と基板１０２に垂直な方向に第４の厚さを有する第４の部分１２４とを含む。第４の厚さは、第３の厚さ（図示せず）よりも大きくてよく、第３の厚さは、第２の厚さよりも大きくてよく、第２の厚さは、第１の厚さよりも大きくてよい。第１の部分１２０、第２の部分１２２、および第３の部分１２６は、スパイラルインダクタ１０４の最内周ターンの一部であり得、第４の部分１２４は、スパイラルインダクタ１０４の最外周ターンの一部であり得る。特定の実施形態では、第１の部分１２０は、第２の導電性スパイラル１１０の第１の部分を含む。第２の部分１２２は、導電層１０８の第１の部分と、第２の導電性スパイラル１１０の第２の部分とを含むことができる。第３の部分１２６は、第１の導電性スパイラル１０６の第１の部分と、導電層１０８の第２の部分と、第２の導電性スパイラル１１０の第３の部分とを含むことができる。第４の部分１２４は、第１の導電性スパイラル１０６の第２の部分と、導電層１０８の第３の部分と、第２の導電性スパイラル１１０の第４の部分とを含むことができる。
【００１６】
図１は、異なる長さを有する各スパイラルを示しているが、他の実施形態では、２つ以上のスパイラルは、同じ長さを有することができる。図１は、各々が異なる厚さを有するものとして第１の部分１２０と、第２の部分１２２と、第３の部分１２６とを示しているが、他の実施形態では、第２の厚さは、第１の厚さまたは第３の厚さと同じであってもよい。さらに、図１は、導電層１０８の第２の長さよりも長い第２の導電性スパイラル１１０の第３の長さと、第１の導電層１０６の第１の長さよりも長い導電層１０８の第２の長さとを示しているが、他の実施形態では、導電性スパイラルおよび導電層は、異なる長さ関係を有することができる（たとえば、第１の導電性スパイラル１０６の第１の長さは、導電層１０８の第２の長さよりも長くてもよく、導電層１０８の第２の長さは、第２の導電性スパイラル１１０の第３の長さよりも長くてもよい）。したがって、図１は、第２の導電性スパイラル１１０の第１の部分のみを含む第１の部分１２０を示しているが、他の実施形態では、第１の部分１２０は、異なる導電性スパイラルの部分または導電層の一部分を含むことができる。たとえば、第１の部分１２０は、第１の導電性スパイラル１０６の第１の部分のみを含むことができる。
【００１７】
基板１０２は、ガラス材料、アルカリ土類金属ボロアルミノシリケートガラス、ケイ素（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、炭化ケイ素（ＳｉＣ）、ガラス系積層物、サファイア（Ａｌ２Ｏ３）、石英、セラミック、シリコンオンインシュレータ（ＳＯＩ）、シリコンオンサファイア（ＳＯＳ）、高抵抗ケイ素（ＨＲＳ）、窒化アルミニウム（ＡｌＮ）、プラスチック、またはそれらの組み合わせで形成される誘電物質であり得る。導電性スパイラル１０６および１１０ならびに導電層１０８は、アルミニウム、銅、銀、金、タングステン、モリブデン、アルミニウムの合金、銀の合金、金の合金、タングステンの合金、もしくはモリブデンの合金、またはそれらの組み合わせを、基板１０２上に堆積することによって形成され得る。スパイラルインダクタ１０４は、最内周ターンよりも大きくない厚さを有する最外周ターンを有するインダクタと同じ製造ステップを使用して製造され得る（たとえば、追加の堆積ステップまたはエッチングステップは、不必要であり得る）。各パッシベーション層（たとえば、第１のパッシベーション層１１２および第２のパッシベーション層１１４）は、感光性ポリマで形成され得る。
【００１８】
特定の実施形態では、第１の導電性スパイラル１０６は、導電層１０８に重なり、導電層１０８は、第２の導電性スパイラル１１０に重なる。第１のパッシベーション層１１２は、第１の導電性スパイラル１０６と導電層１０８との間に形成され得る。第２のパッシベーション層１１４は、導電層１０８と第２の導電性スパイラル１１０との間に形成され得る。１つまたは複数のビアが、第１のパッシベーション層１１２、第２のパッシベーション層１１４、または両方に形成され得る。１つまたは複数のビアは、第１の導電性スパイラル１０６、導電層１０８、および第２の導電性スパイラル１１０、またはそれらの組み合わせを電気的に接続することができる。１つまたは複数のビアは、さらに、第１の導電性スパイラル１０６、導電層１０８、第２の導電性スパイラル１１０、またはそれらの組み合わせを、第１の導線１１６に、第２の導線１１８に、または両方に電気的に接続することができる。
【００１９】
基板１０２に垂直な方向のスパイラルインダクタ１０４の厚さは、スパイラルインダクタ１０４の最も内側の部分からスパイラルインダクタ１０４の最も外側の部分まで単調に増加することができる。特定の実施形態では、スパイラルインダクタ１０４は、階段状積層インダクタであってよく、ここで、基板１０２に垂直な方向のスパイラルインダクタ１０４の厚さは、階段状構成で増加する。たとえば、基板１０２に垂直な方向の第１の導電性スパイラル１０６、導電層１０８、および第２の導電性スパイラル１１０の厚さは、各導電性スパイラルの長さに沿って実質的に一定であり得る。この例では、導電層１０８の第２の長さは、第１の導電性スパイラル１０６の第１の長さよりも長くてもよく、第２の導電性スパイラル１１０の第３の長さは、導電層１０８の第２の長さよりも長くてもよい。第１の部分１２０は、第２の導電性スパイラル１１０の第１の部分を含むことができる。第１の導電性スパイラル１０６および導電層１０８は、第１の部分１２０まで延在しなくてもよい。第２の部分１２２は、第２の導電性スパイラル１１０の第２の部分と、導電層１０８の第１の部分とを含むことができる。第１の導電性スパイラル１０６は、第２の部分１２２まで延在しなくてもよい。第４の部分１２４は、第２の導電性スパイラル１１０の第３の部分と、導電層１０８の第２の部分と、第１の導電性スパイラル１０６の一部分とを含むことができる。別の例として、第１の導電性スパイラル１０６は、第１の長さを有する第１の導電層を堆積し、第１の導電層上に直接（たとえば、パッシベーション層を介在させずに）、第２の長さを有する第２の導電層を堆積することによって形成され得る。第１の導電層および第２の導電層は、異なる長さを有することができる。
【００２０】
電流が第１の導線１１６または第２の導線１１８に印加されたとき、磁界が、スパイラルインダクタ１０４によって生成される。スパイラルインダクタ１０４の最外周ターンは、スパイラルインダクタの最内周ターンよりも厚いので（すなわち、スパイラルインダクタ１０４の最内周ターンの導電性容積は、均一の厚さのスパイラルインダクタの最内周ターンの導電性容積よりも小さいので）、スパイラルインダクタ１０４の最外周ターンに関連する渦電流損失は、均一の厚さのスパイラルインダクタと比較して、減少され得る。したがって、渦電流損失は、ＲＦ抵抗値に寄与するので、スパイラルインダクタ１０４に関連する無線周波数（ＲＦ）抵抗値は、減少され得る。
【００２１】
図１は、２つの導電性スパイラルを含むスパイラルインダクタ１０４を示しているが、他の実施形態では、スパイラルインダクタ１０４は、１つの導電性スパイラルまたは２つよりも多くの導電性スパイラルを含むことができる。図１は、１つの導電層を含むスパイラルインダクタ１０４を示しているが、他の実施形態では、スパイラルインダクタ１０４は、２つ以上の導電層を含むことができる。図１は、第１のパッシベーション層１１２および第２のパッシベーション層１１４を、それぞれ、導電層１０８および第２の導電性スパイラル１１０に重なるものとして示しているが、第１のパッシベーション層１１２、第２のパッシベーション層１１４、または両方は、スパイラルインダクタ１０４に関連する領域よりも大きい領域を覆うことができる（たとえば、第１のパッシベーション層１１２、第２のパッシベーション層１１４、または両方は、スパイラルインダクタ１０４の中心、またはスパイラルインダクタ１０４のターン間の空間を充填することができる）。
【００２２】
変化する厚さのスパイラルインダクタ（たとえば、スパイラルインダクタ１０４）を含む電子デバイスは、同様の寸法の均一な厚さのスパイラルインダクタと比較して、同様のインダクタンスを提供することができる。しかしながら、変化する厚さのスパイラルインダクタの最内周ターンの減少した厚さは、減少した渦電流損失により、変化する厚さのインダクタが交流電流に対するより低い電気抵抗値を有するようにする。したがって、電子デバイスは、均一な厚さのスパイラルインダクタを含む電子デバイスと比較して、より少ないＲＦ電力を使用してインダクタンスを提供するために、変化する厚さのインダクタを使用することができる。
【００２３】
図２を参照すると、基板２０２と、基板２０２に結合されたスパイラルインダクタ２０４（たとえば、勾配積層インダクタ）とを含むシステム２００の特定の例示的な実施形態が示されている。スパイラルインダクタ２０４は、第１の導電性スパイラル２０６と、導電層２０８と、第２の導電性スパイラル２１０とを含むことができる。スパイラルインダクタ２０４に関連するトレース幅は、スパイラルインダクタ２０４を製造するために使用される特定のプロセス技術を使用して製造され得る最小のトレース幅であり得る。システム２００は、スパイラルインダクタ２０４の第１の導電性スパイラル２０６、導電層２０８、第２の導電性スパイラル２１０のうちの１つまたは複数が、図１の階段状構成で増加する厚さと比較して、下記で説明するように、勾配の厚さを有することができることを除いて、システム１００と同じであり得る。システム２００は、図１のシステム１００と同様の方法および材料を使用して製造され得る。
【００２４】
基板２０２に垂直な方向のスパイラルインダクタ２０４の厚さは、スパイラルインダクタ２０４の最も内側の部分からスパイラルインダクタ２０４の最も外側の部分まで単調に増加することができる。特定の実施形態では、スパイラルインダクタ２０４は、勾配積層インダクタであり得、ここで、基板２０２に垂直な方向の厚さは、最内周ターンに沿った１つの点から、最内周ターンに沿った別の点まで増加する。スパイラルインダクタ２０４の最内周ターンの第１の点の厚さは、最内周ターンの第２の点の厚さよりも大きくてもよい。たとえば、スパイラルインダクタ２０４の最内周ターンの部分２２２に対応する導電層２０８の特定の部分は、基板２０２に垂直な方向に勾配する厚さ（たとえば、スパイラルインダクタ２０４の最内周ターンの部分２２２に沿って傾斜に比例して変化する厚さ）を有することができる。部分２２２に対応する導電層２０８の一部分は、第１の点２１４から第２の点２１２まで増加する基板２０２に垂直な方向の厚さを有することができる。第２の点２１２に対応する導電層２０８の一部分は、第１の点２１４の厚さよりも大きい基板２０２に垂直な方向の厚さを有することができる。第１の導電性スパイラル２０６、導電層２０８、第２の導電性スパイラル２１０、またはそれらの組み合わせは、実質的に一定の厚さを有することができ、または、勾配する厚さを有することができる。
【００２５】
変化する厚さのスパイラルインダクタ（たとえば、スパイラルインダクタ２０４）を含む電子デバイスは、同様の寸法の均一な厚さのスパイラルインダクタと比較して、同様のインダクタンスを提供することができる。しかしながら、変化する厚さのスパイラルインダクタの最内周ターンの減少した厚さは、変化する厚さのスパイラルインダクタが、減少した渦電流損失により、より低い電気抵抗値を有するようにすることができる。したがって、電子デバイスは、均一な厚さのスパイラルインダクタを含む電子デバイスと比較して、より少ない電力を使用してインダクタンスを提供するために、変化する厚さを有するスパイラルインダクタを使用することができる。
【００２６】
図３を参照すると、図１のスパイラルインダクタ１０４または図２のスパイラルインダクタ２０４などの、変化する厚さを有するスパイラルインダクタ（たとえば、変化する厚さのスパイラルインダクタ３０４）と、変化しない厚さを有するスパイラルインダクタ（たとえば、均一な厚さのスパイラルインダクタ３０２）との間の比較の例示的な図３００。図３では、表３０６は、均一の厚さのスパイラルインダクタ３０２および変化する厚さのスパイラルインダクタ３０４が、４．９８５１ナノヘンリー（ｎＨ）のインダクタンス値（Ｌ）を有するように釣り合いが取られた特定の実施形態における、均一な（たとえば、変化しない）厚さのスパイラルインダクタ３０２と、変化する厚さのスパイラルインダクタ３０４との間の増減率を示す。変化する厚さのスパイラルインダクタ３０４に関連する品質係数（Ｑ）（たとえば、３３．７７５）は、均一な厚さのスパイラルインダクタ３０２に関連する品質係数（たとえば、３２．９７４）よりも高い（たとえば、図示の特定の実施形態では２．４３％）。変化する厚さのスパイラルインダクタ３０４は、均一の厚さのスパイラルインダクタ３０２と比較して、より低い電気抵抗値に関連付けられ得、インダクタに関して、電気抵抗値は、品質係数に反比例する。加えて、インダクタンス値（たとえば、４．９８５１ｎＨ）を生成するために使用される変化する厚さのスパイラルインダクタ３０４の面積（平方ミリメートル（ｍｍ２））（たとえば、０．５７１ｍｍ２）は、そのインダクタンス値を生成するために使用される均一の厚さのスパイラルインダクタ３０２の面積（たとえば、０．５７５ｍｍ２）よりも小さい（たとえば、図示の特定の実施形態では０．７２％）。変化する厚さのスパイラルインダクタ３０４の面積あたりの品質係数（Ｑ／面積）（たとえば、５９．２）は、均一の厚さのスパイラルインダクタ３０２の面積あたりの品質係数よりも高い（たとえば、図示の特定の実施形態では３．１７％）。
【００２７】
図４は、電子デバイスを形成する方法４００の特定の実施形態を示すフローチャートである。方法は、４０２において、基板に結合されたスパイラルインダクタの第１の導電性スパイラルを形成するステップを含む。たとえば、図１のスパイラルインダクタ１０４の第２の導電性スパイラル１１０は、基板１０２に結合されて形成され得る。方法は、さらに、４０４において、スパイラルインダクタの第２の導電性スパイラルを形成するステップを含む。たとえば、図１のスパイラルインダクタ１０４の第１の導電性スパイラル１０６は、形成され得る。第２の導電性スパイラルは、第１の導電性スパイラルに重なる。たとえば、第１の導電性スパイラル１０６は、第２の導電性スパイラル１１０に重なる。スパイラルインダクタの最内周ターンの第１の部分は、基板に垂直な方向に第１の厚さを有する。たとえば、図１のスパイラルインダクタ１０４の第１の部分１２０は、基板１０２に垂直な方向に第１の厚さを有する。最内周ターンの第１の部分は、第１の導電性スパイラルの第１の部分を含み、第２の導電性スパイラルを含まない。たとえば、図１のスパイラルインダクタ１０４の第１の部分１２０は、第２の導電性スパイラル１１０の一部分を含み、第１の導電性スパイラル１０６を含まない。最内周ターンの第２の部分は、第２の導電性スパイラルの第１の部分を含む。たとえば、図１のスパイラルインダクタ１０４の第３の部分１２６は、第１の導電性スパイラル１０６の一部分を含む。スパイラルインダクタの最外周ターンの一部分は、基板に垂直な方向に第２の厚さを有し、ここで、第２の厚さは、第１の厚さよりも大きい。たとえば、図１のスパイラルインダクタ１０４の第４の部分１２４は、基板１０２に垂直な方向に第２の厚さを有し、第２の厚さは、第１の厚さよりも大きい。最外周ターンの部分は、第１の導電性スパイラルの第２の部分と、第２の導電性スパイラルの第２の部分とを含む。たとえば、第４の部分１２４は、第２の導電性スパイラル１１０の一部分と、第１の導電性スパイラル１０６の一部分とを含む。
【００２８】
図４の方法は、中央処理装置（ＣＰＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）デバイス、特定用途向け集積回路（ＡＳＩＣ）、コントローラ、別のハードウェアデバイス、ファームウェアデバイス、またはそれらの任意の組み合わせなどの処理ユニットによって開始され得る。例として、図４の方法は、製造装置内の、または製造装置に結合された、図７を参照してさらに説明するように、メモリ（たとえば、非一時的コンピュータ可読媒体）に記憶された命令を実行するプロセッサなどの製造装置によって開始され得る。湿式エッチング、乾式エッチング、堆積、平坦化、リソグラフィ、またはそれらの組み合わせなどの集積回路製造プロセスは、図１のシステム１００および図２のシステム２００を製造するために使用され得る。
【００２９】
方法４００に従って形成された電子デバイスは、同様の寸法の均一な厚さのスパイラルインダクタと比較して、同様のインダクタンスを提供する変化する厚さのスパイラルインダクタを含むことができる。しかしながら、変化する厚さのスパイラルインダクタの最内周ターンの減少した厚さは、減少した渦電流損失により、変化する厚さのインダクタがより低い電気抵抗値を有するようにする。したがって、電子デバイスは、均一な厚さのスパイラルインダクタを含む電子デバイスと比較して、より少ない電力を使用してインダクタンスを提供するために、変化する厚さを有するインダクタを使用することができる。
【００３０】
図５は、電子デバイスを形成する方法５００の特定の実施形態を示すフローチャートである。方法は、５０２において、基板に結合されたスパイラルインダクタの導電性スパイラルを形成するステップを含む。たとえば、図２のスパイラルインダクタ２０４の第２の導電性スパイラル２１０は、形成され得、基板２０２に結合され得る。方法は、さらに、５０４において、導電性スパイラルの上にスパイラルインダクタの導電層を形成するステップを含む。たとえば、図２のスパイラルインダクタ２０４の導電層２０８は、第２の導電性スパイラル２１０の上に形成され得る。スパイラルインダクタの最内周ターンの第１の部分は、基板に垂直な方向に第１の厚さを有する。たとえば、第１の点２１４に対応する図２のスパイラルインダクタ２０４の部分は、基板２０２に垂直な方向に第１の厚さを有する。最内周ターンの第２の部分は、基板に垂直な方向に第２の厚さを有し、ここで、第２の厚さは、第１の厚さよりも大きい。たとえば、第２の点２１２に対応する図２のスパイラルインダクタ２０４の部分は、基板２０２に垂直な方向に第２の厚さを有し、第２の厚さは、第１の厚さよりも大きい。基板に垂直な方向のスパイラルインダクタの厚さは、第１の厚さから第２の厚さまで、勾配に従って増加する。たとえば、図２のスパイラルインダクタ２０４の厚さは、第１の点２１４から第２の点２１２まで、勾配に従って増加する。
【００３１】
図５の方法は、中央処理装置（ＣＰＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）デバイス、特定用途向け集積回路（ＡＳＩＣ）、コントローラ、別のハードウェアデバイス、ファームウェアデバイス、またはそれらの任意の組み合わせなどの処理ユニットによって開始され得る。例として、図５の方法は、製造装置内の、または製造装置に結合された、図７を参照してさらに説明するように、メモリ（たとえば、非一時的コンピュータ可読媒体）に記憶された命令を実行するプロセッサなどの製造装置によって開始され得る。
【００３２】
方法５００に従って形成された電子デバイスは、同様の寸法の均一な厚さのスパイラルインダクタと比較して、同様のインダクタンスを提供する変化する厚さのスパイラルインダクタを含むことができる。しかしながら、変化する厚さのスパイラルインダクタの最内周ターンの減少した厚さは、減少した渦電流損失により、変化する厚さのインダクタがより低い電気抵抗値を有するようにする。したがって、電子デバイスは、均一な厚さのスパイラルインダクタを含む電子デバイスと比較して、より少ない電力を使用してインダクタンスを提供するために、変化する厚さを有するインダクタを使用することができる。
【００３３】
図６を参照すると、ブロック図は、基板６０２と、スパイラルインダクタ６０４とを含むモバイルデバイスの特定の例示的な実施形態を示し、モバイルデバイスは、全体として６００と示されている。モバイルデバイス６００、またはその構成要素は、通信デバイス、携帯電話、セルラ電話、コンピュータ、ポータブルコンピュータ、タブレット、アクセスポイント、セットトップボックス、エンタテイメントユニット、ナビゲーションデバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、移動体位置データユニット、デスクトップコンピュータ、モニタ、コンピュータモニタ、テレビジョン、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、ビデオプレーヤ、デジタルビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、またはポータブルデジタルビデオプレーヤなどのデバイスを含むことができる、デバイスを実装することができる、またはデバイス内に含まれ得る。
【００３４】
デバイス６００は、デジタル信号プロセッサ（ＤＳＰ）などのプロセッサ６１２を含んでよい。プロセッサ６１２は、メモリ６３２（たとえば、非一時的コンピュータ可読媒体）に結合されてよい。
【００３５】
図６は、プロセッサ６１２とディスプレイ６２８とに結合されたディスプレイコントローラ６２６も示す。コーダ／デコーダ（ＣＯＤＥＣ）６３４は、また、プロセッサ６１２に結合され得る。スピーカ６３６およびマイクロフォン６３８は、ＣＯＤＥＣ６３４に結合され得る。ワイヤレスコントローラ６４０は、プロセッサ６１２に結合され得、さらに、基板６０２とスパイラルインダクタ６０４とを含む無線周波数（ＲＦ）段６０６に結合され得る。ＲＦ段６０６は、アンテナ６４２に結合され得る。他の実施形態では、基板６０２およびスパイラルインダクタ６０４は、モバイルデバイス６００の他の構成要素に含まれ得、または、モバイルデバイス６００の他の構成要素にインダクタンスを提供するように構成され得る。基板６０２およびスパイラルインダクタ６０４は、ＬＣ電圧制御発振器（ＬＣ−ＶＣＯ）、ＬＣ系フィルタ、整合回路、またはＲＦ段６０６の他の構成要素に含まれ得る。
【００３６】
特定の実施形態では、スパイラルインダクタ６０４は、基板６０２に結合される（たとえば、上に堆積される）。スパイラルインダクタ６０４は、第１の導電性スパイラルと、第１の導電性スパイラルに重なる第２の導電性スパイラルとを含むことができる。スパイラルインダクタ６０４の最内周ターンの第１の部分は、基板６０２に垂直な方向に第１の厚さを有することができる。最内周ターンの第１の部分は、第１の導電性スパイラルの第１の部分を含むことができる（そして、第２の導電性スパイラルを含まなくてよい）。最内周ターンの第２の部分は、第２の導電性スパイラルの第１の部分を含むことができる。スパイラルインダクタ６０４の最外周ターンの一部分は、基板に垂直な方向に第１の厚さよりも大きい第２の厚さを有することができる。最外周ターンの一部分は、第１の導電性スパイラルの第２の部分と、第２の導電性スパイラルの第２の部分とを含むことができる。たとえば、基板６０２は、図１の基板１０２に対応することができ、スパイラルインダクタ６０４は、図１のスパイラルインダクタ１０４、または図３の変化する厚さのスパイラルインダクタ３０４に対応することができる。
【００３７】
別の特定の実施形態では、スパイラルインダクタ６０４は、基板６０２に結合される（たとえば、上に堆積される）。スパイラルインダクタ６０４の最内周ターンの第１の部分は、基板６０２に垂直な方向に第１の厚さを有することができる。スパイラルインダクタ６０４の最内周ターンの第２の部分は、基板に垂直な方向に第１の厚さよりも大きい第２の厚さを有することができる。基板６０２に垂直な方向のスパイラルインダクタ６０４の厚さは、第１の厚さから第２の厚さまで、勾配に従って増加することができる。たとえば、基板６０２は、図２の基板２０２に対応することができ、スパイラルインダクタ６０４は、図２のスパイラルインダクタ２０４に対応することができる。
【００３８】
特定の実施形態では、プロセッサ６１２、ディスプレイコントローラ６２６、メモリ６３２、ＣＯＤＥＣ６３４、およびワイヤレスコントローラ６４０は、システムインパッケージまたはシステムオンチップデバイス６２２に含まれる。入力デバイス６３０および電源６４４は、システムオンチップデバイス６２２に結合され得る。その上、特定の実施形態において、図６に例示するように、ＲＦ段６０６、ディスプレイ６２８、入力デバイス６３０、スピーカ６３６、マイクロフォン６３８、アンテナ６４２、および電源６４４はシステムオンチップデバイス６２２の外部に設けられる。しかしながら、ＲＦ段６０６、ディスプレイ６２８、入力デバイス６３０、スピーカ６３６、マイクロフォン６３８、アンテナ６４２、および電源６４４の各々は、インターフェースまたはコントローラなどのシステムオンチップデバイス６２２の構成要素に結合され得る。ＲＦ段６０６は、システムオンチップデバイス６２２に含まれてもよく、または、図６に示すように、別個の構成要素であってもよい。
【００３９】
特定の実施形態では、（モバイルデバイス６００などの）装置は、層を支持するための手段（たとえば、図１の基板１０２または図６の基板６０２）に結合された、スパイラル形状を有する、磁界にエネルギーを蓄積するための手段（たとえば、図１のスパイラルインダクタ１０４、図３の変化する厚さのスパイラルインダクタ３０４、または図６のスパイラルインダクタ６０４）を含む。エネルギーを蓄積するための手段は、第１の導電性スパイラルと、第１の導電性スパイラルに重なる第２の導電性スパイラルとを含むことができる。エネルギーを蓄積するための手段の最内周ターンの一部分は、層を支持するための手段に垂直な方向に第１の厚さを有することができる。最内周ターンの第１の部分は、第１の導電性スパイラルの第１の部分を含むことができ、第２の導電性スパイラルを含まなくてもよい。最内周ターンの第２の部分は、第２の導電性スパイラルの第１の部分を含むことができる。エネルギーを蓄積するための手段の最外周ターンの一部分は、基板に垂直な方向に、第１の厚さよりも大きい第２の厚さを有することができる。最外周ターンの一部分は、第１の導電性スパイラルの第２の部分と、第２の導電性スパイラルの第２の部分とを含むことができる。たとえば、層を支持するための手段は、図１の基板１０２または図６の基板６０２を含むことができ、またはこれらに対応することができ、エネルギーを蓄積するための手段は、図１のスパイラルインダクタ１０４、図３の変化する厚さのスパイラルインダクタ３０４、または図６のスパイラルインダクタ６０４を含むことができ、またはこれらに対応することができる。第１の導電性スパイラルは、図１の第２の導電性スパイラル１１０または導電層１０８を含むことができ、またはこれらに対応することができる。第２の導電性スパイラルは、図１の導電層１０８または第１の導電性スパイラル１０６を含むことができ、またはこれらに対応することができる。最内周ターンの第１の部分は、図１の第１の部分１２０または第２の部分１２２を含むことができ、またはこれらに対応することができる。最内周ターンの第２の部分は、図１の第２の部分１２２または第３の部分１２６に対応することができる。最外周ターンの部分は、図１の第４の部分１２４を含むことができ、またはこれに対応することができる。
【００４０】
別の特定の実施形態では、（モバイルデバイス６００などの）装置は、層を支持するための手段（たとえば、図２の基板２０２または図６の基板６０２）に結合された、スパイラル形状を有する、磁界にエネルギーを蓄積するための手段（たとえば、図２のスパイラルインダクタ２０４、または図６のスパイラルインダクタ６０４）を含む。エネルギーを蓄積するための手段の最内周ターンの一部分は、層を支持するための手段に垂直な方向に第１の厚さを有することができ、エネルギーを蓄積するための手段の最外周ターンの一部分は、層を支持するための手段に垂直な方向に、第１の厚さよりも大きい第２の厚さを有することができる。たとえば、層を支持するための手段は、図２の基板２０２または図６の基板６０２を含むことができ、またはこれらに対応することができ、エネルギーを蓄積するための手段は、図２のスパイラルインダクタ２０４、または図６のスパイラルインダクタ６０４を含むことができ、またはこれらに対応することができる。最内周ターンの第１の部分は、図２の第１の部分２１４を含むことができ、またはこれに対応することができ、最内周ターンの第２の部分は、図２の第２の部分２１２を含むことができ、またはこれに対応することができる。
【００４１】
上記の開示したデバイスや機能性は、コンピュータ可読媒体上に記憶されるコンピュータファイル（たとえばＲＴＬ、ＧＤＳＩＩ、ＧＥＲＢＥＲなど）へ設計および構成してよい。一部のまたはすべてのそのようなファイルは、そのようなファイルに基づいてデバイスを製造するように製造ハンドラに供給されてよい。得られる生成物は、ウェハを含み、ウェハは、次いで、ダイに切断され、チップにパッケージされる。チップは、次いで、上記で説明したデバイスにおいて使用される。図７は、電子デバイス製造プロセス７００の特定の例示的な実施形態を示す。
【００４２】
物理デバイス情報７０２は、調査コンピュータ７０６などで、製造プロセス７００で受信される。物理デバイス情報７０２は、（たとえば、図１の基板１０２または図２の基板２０２に対応する）基板に結合された（たとえば、図１のスパイラルインダクタ１０４または図２のスパイラルインダクタ２０４に対応する）スパイラルインダクタなどの電子デバイスの少なくとも１つの物理的特性を表す設計情報を含むことができる。たとえば、物理デバイス情報７０２は、物理的パラメータ、材料特性、および、調査コンピュータ７０６に結合されたユーザインターフェース７０４を介して入力された構造情報を含むことができる。調査コンピュータ７０６は、メモリ７１０などのコンピュータ可読媒体に結合される、１つまたは複数の処理コアなどのプロセッサ７０８を含む。メモリ７１０は、プロセッサ７０８に物理デバイス情報７０２をファイルフォーマットに準拠して変換させ、ライブラリファイル７１２を生成させるように実行可能であるコンピュータ可読命令を記憶してよい。
【００４３】
特定の実施形態では、ライブラリファイル７１２は、変換された設計情報を含む少なくとも１つのデータファイルを含む。たとえば、ライブラリファイル７１２は、電子設計自動化（ＥＤＡ）ツール７２０の使用のために提供された、（たとえば、図１の基板１０２または図２の基板２０２に対応する）基板に結合された（たとえば、図１のスパイラルインダクタ１０４または図２のスパイラルインダクタ２０４に対応する）スパイラルインダクタを含む電子デバイス（たとえば、半導体デバイス）のライブラリを含むことができる。
【００４４】
ライブラリファイル７１２は、メモリ７１８に結合された１つまたは複数の処理コアなどのプロセッサ７１６を含む設計コンピュータ７１４において、ＥＤＡツール７２０と共に使用され得る。ＥＤＡツール７２０は、設計コンピュータ７１４のユーザが、ライブラリファイル７１２を使用して、（たとえば、図１の基板１０２または図２の基板２０２に対応する）基板に結合された（たとえば、図１のスパイラルインダクタ１０４または図２のスパイラルインダクタ２０４に対応する）スパイラルインダクタを含む回路を設計することを可能にするために、メモリ７１８にプロセッサ実行可能命令として記憶され得る。たとえば、設計コンピュータ７１４のユーザは、設計コンピュータ７１４に結合されたユーザインターフェース７２４を介して回路設計情報７２２を入力することができる。回路設計情報７２２は、（たとえば、図１の基板１０２または図２の基板２０２に対応する）基板に結合された（たとえば、図１のスパイラルインダクタ１０４または図２のスパイラルインダクタ２０４に対応する）スパイラルインダクタなどの電子デバイスの少なくとも１つの物理的特性を表す設計情報を含むことができる。例示するために、回路設計特性は、特定の回路の識別情報および回路設計内の他の要素との関係、位置決め情報、フィーチャサイズ情報、配線情報、または電子デバイスの物理的特性を表す他の情報を含むことができる。
【００４５】
設計コンピュータ７１４は、回路設計情報７２２を含む設計情報をファイルフォーマットに準拠するように変換するように構成され得る。例示するために、ファイル形成は、平面幾何学的形状と、テキストラベルと、グラフィックデータシステム（ＧＤＳＩＩ）ファイルフォーマットなどの、階層フォーマットでの回路レイアウトについての他の情報とを表すデータベースバイナリファイルフォーマットを含むことができる。設計コンピュータ７１４は、他の回路または情報に加えて、（たとえば、図１の基板１０２または図２の基板２０２に対応する）基板に結合された（たとえば、図１のスパイラルインダクタ１０４または図２のスパイラルインダクタ２０４に対応する）スパイラルインダクタを記述する情報を含むＧＤＳＩＩファイル７２６などの、変換された設計情報を含むデータファイルを生成するように構成され得る。例示するために、データファイルは、（たとえば、図１の基板１０２または図２の基板２０２に対応する）基板に結合された（たとえば、図１のスパイラルインダクタ１０４または図２のスパイラルインダクタ２０４に対応する）スパイラルインダクタを含み、ＳＯＣ内の追加の電子回路および構成要素も含む、システムオンチップ（ＳＯＣ）またはチップインターポーザ構成要素に対応する情報を含むことができる。
【００４６】
ＧＤＳＩＩファイル７２６は、ＧＤＳＩＩファイル７２６内の変換された情報に従って、（たとえば、図１の基板１０２または図２の基板２０２に対応する）基板に結合された（たとえば、図１のスパイラルインダクタ１０４または図２のスパイラルインダクタ２０４に対応する）スパイラルインダクタを製造するために、製造プロセス７２８で受信され得る。たとえばデバイス製造プロセスは、ＧＤＳＩＩファイル７２６を、代表的なマスク７３２として図７に例示するフォトリソグラフィ処理で使用されるマスクなどの、１つまたは複数のマスクを作成するマスク製造業者７３０に提供することを含んでよい。マスク７３２は、試験されて代表的なダイ７３６などのダイに分離されてよい１つまたは複数のウェハ７３３を生成するために製作プロセスの間に使用してよい。ダイ７３６は、（たとえば、図１の基板１０２または図２の基板２０２に対応する）基板に結合された（たとえば、図１のスパイラルインダクタ１０４または図２のスパイラルインダクタ２０４に対応する）スパイラルインダクタを含む回路を含む。
【００４７】
特定の実施形態では、製造プロセス７２８は、プロセッサ７３４によって開始され得、またはプロセッサ７３４によって制御され得る。プロセッサ７３４は、コンピュータ可読命令またはプロセッサ可読命令などの実行可能命令を含むメモリ７３５にアクセスすることができる。実行可能命令は、プロセッサ７３４などのコンピュータによって実行可能な１つまたは複数の命令を含むことができる。
【００４８】
製造プロセス７２８は、完全に自動化された、または部分的に自動化された製造システムによって実施され得る。たとえば、製造プロセス７２８は、自動化されてもよく、スケジュールに従って処理ステップを実行することができる。製造システムは、電子デバイスを形成するために１つまたは複数の動作を実行するための製造機器（たとえば、処理ツール）を含むことができる。たとえば、製造機器は、集積回路製造プロセス（たとえば、湿式エッチング、乾式エッチング、堆積、平坦化、リソグラフィ、またはそれらの組み合わせ）を使用して、１つまたは複数の導電性スパイラルを形成するように、１つまたは複数の導電層を形成するように、１つまたは複数のパッシベーション層を形成するように、１つまたは複数の導電ビアを形成するように、１つまたは複数のエッチングを実行するように、１つまたは複数の金属構造を形成するように、または他の集積回路要素を形成するように構成され得る。
【００４９】
製造システムは、分散型アーキテクチャ（たとえば、階層）を有することができる。たとえば、製造システムは、分散型アーキテクチャに従って分散された、プロセッサ７３４などの１つもしくは複数のプロセッサ、メモリ７３５などの１つもしくは複数のメモリ、および／またはコントローラを含むことができる。分散型アーキテクチャは、１つまたは複数の低レベルシステムの動作を制御または開始する高レベルプロセッサを含むことができる。たとえば、製造プロセス７２８の高レベル部分は、プロセッサ７３４などの１つまたは複数のプロセッサを含むことができ、低レベルシステムは、各々、１つもしくは複数の対応するコントローラを含むことができ、または、１つもしくは複数の対応するコントローラによって制御され得る。特定の低レベルシステムの特定のコントローラは、高レベルシステムから１つまたは複数の命令（たとえば、コマンド）を受信することができ、サブコマンドを下位のモジュールまたはプロセスツールに発行することができ、高レベルシステムに状態データを通信し戻すことができる。１つまたは複数の低レベルシステムの各々は、製造機器の１つまたは複数の対応する部分（たとえば、処理ツール）に関連付けられ得る。特定の実施形態では、製造システムは、製造システム内に分散された複数のプロセッサを含むことができる。たとえば、製造システムの低レベルシステム構成要素のコントローラは、プロセッサ７３４などのプロセッサを含むことができる。
【００５０】
代替的には、プロセッサ７３４は、製造システムの高レベルシステム、サブシステム、または構成要素の一部であり得る。別の実施形態では、プロセッサ７３４は、製造システムの様々なレベルおよび構成要素での分散処理を含む。
【００５１】
したがって、メモリ７３５は、プロセッサ７３４によって実行されたとき、プロセッサ７３４に、基板に結合されたスパイラルインダクタの第１の導電性スパイラルの形成を開始または制御させるプロセッサ実行可能命令を含むことができる。たとえば、第１の導電性スパイラルを含む第１の導電層は、流動性化学蒸着（ＦＣＶＤ）ツールまたはスピンオン堆積ツールなどの、１つまたは複数の堆積ツールによって形成され得る。第１の導電性スパイラルは、湿式エッチング装置、乾式エッチング装置、またはプラズマエッチング装置などの、１つまたは複数のエッチング機またはエッチング装置によって、第１の導電層からエッチングされ得る。プロセッサ実行可能命令の実行は、さらに、プロセッサ７３４に、スパイラルインダクタの第２の導電性スパイラルの形成を開始または制御させることができる。たとえば、第２の導電性スパイラルを含む第２の導電層は、流動性化学蒸着（ＦＣＶＤ）ツールまたはスピンオン堆積ツールなどの、１つまたは複数の堆積ツールによって形成され得る。第２の導電性スパイラルは、湿式エッチング装置、乾式エッチング装置、またはプラズマエッチング装置などの、１つまたは複数のエッチング機またはエッチング装置によって、第２の導電層からエッチングされ得る。第２の導電性スパイラルは、第１の導電性スパイラルに重なることができる。スパイラルインダクタの最内周ターンの第１の部分は、基板に垂直な方向に第１の厚さを有することができる。最内周ターンの第１の部分は、第１の導電性スパイラルの第１の部分を含むことができ、第２の導電性スパイラルを含まなくてもよい。最内周ターンの第２の部分は、第２の導電性スパイラルの第１の部分を含むことができる。スパイラルインダクタの最外周ターンの一部分は、基板に垂直な方向に第２の厚さを有することができる。第２の厚さは、第１の厚さよりも大きくてもよい。最外周ターンの部分は、第１の導電性スパイラルの第２の部分と、第２の導電性スパイラルの第２の部分とを含むことができる。
【００５２】
さらに、メモリ７３５は、プロセッサ７３４によって実行されたとき、プロセッサ７３４に、基板に結合されたスパイラルインダクタの導電性スパイラルの形成を開始または制御させるプロセッサ実行可能命令を含むことができる。たとえば、導電性スパイラルを含む第１の導電層は、流動性化学蒸着（ＦＣＶＤ）ツールまたはスピンオン堆積ツールなどの、１つまたは複数の堆積ツールによって形成され得る。導電性スパイラルは、湿式エッチング装置、乾式エッチング装置、またはプラズマエッチング装置などの、１つまたは複数のエッチング機またはエッチング装置によって、第１の導電層からエッチングされ得る。プロセッサ実行可能命令の実行は、さらに、プロセッサ７３４に、導電性スパイラルの上のスパイラルインダクタの導電層の形成を開始または制御させることができる。たとえば、導電層を含む第２の導電層は、流動性化学蒸着（ＦＣＶＤ）ツールまたはスピンオン堆積ツールなどの、１つまたは複数の堆積ツールによって形成され得る。導電層は、湿式エッチング装置、乾式エッチング装置、またはプラズマエッチング装置などの、１つまたは複数のエッチング機またはエッチング装置によって、第２の導電層からエッチングされ得る。スパイラルインダクタの最内周ターンの第１の部分は、基板に垂直な方向に第１の厚さを有することができる。スパイラルインダクタの最内周ターンの第２の部分は、基板に垂直な方向に第２の厚さを有することができる。第２の厚さは、第１の厚さよりも大きくてもよい。スパイラルインダクタの厚さは、第１の厚さから第２の厚さまで、勾配に従って増加することができる。
【００５３】
例示的な例として、プロセッサ７３４は、基板に結合されたスパイラルインダクタの第１の導電性スパイラルを形成するためのステップを制御することができる。たとえば、プロセッサ７３４は、基板に結合されたスパイラルインダクタの第１の導電性スパイラルを形成するためのステップを実行するために、製造機器の１つまたは複数の部分を制御する、１つまたは複数のコントローラに埋め込まれ得、または、これらのコントローラに結合され得る。プロセッサ７３４は、第１の導電性スパイラルの形成を制御することによって、第１の導電性スパイラルを形成するように構成された１つまたは複数の他のプロセスを制御することによって、または、それらの任意の組み合わせによって、第１の導電性スパイラルを形成するためのステップを制御することができる。プロセッサ７３４は、また、スパイラルインダクタの第２の導電性スパイラルを形成するためのステップを制御することができる。プロセッサ７３４は、第２の導電性スパイラルの形成を制御することによって、第２の導電性スパイラルを形成するように構成された１つまたは複数の他のプロセスを制御することによって、または、それらの任意の組み合わせによって、第２の導電性スパイラルを形成するためのステップを制御することができる。第２のスパイラルは、第１の導電性スパイラルに重なることができる。スパイラルインダクタの最内周ターンの第１の部分は、基板に垂直な方向に第１の厚さを有することができる。最内周ターンの第１の部分は、第１の導電性スパイラルの第１の部分を含むことができ、第２の導電性スパイラルを含まなくてもよい。最内周ターンの第２の部分は、第２の導電性スパイラルの第１の部分を含むことができる。スパイラルインダクタの最外周ターンの一部分は、基板に垂直な方向に第２の厚さを有することができる。第２の厚さは、第１の厚さよりも大きくてもよい。最外周ターンの部分は、第１の導電性スパイラルの第２の部分と、第２の導電性スパイラルの第２の部分とを含むことができる。集積回路製造プロセス（たとえば、湿式エッチング、乾式エッチング、堆積、平坦化、リソグラフィ、またはそれらの組み合わせ）は、第１の導電性スパイラルと第２の導電性スパイラルとを製造するために使用され得る。
【００５４】
別の例示的な例として、プロセッサ７３４は、基板に結合されたスパイラルインダクタの導電性スパイラルを形成するためのステップを制御することができる。たとえば、プロセッサ７３４は、基板に結合されたスパイラルインダクタの導電性スパイラルを形成するためのステップを実行するために製造機器の１つまたは複数の部分を制御する１つまたは複数のコントローラに埋め込まれ得、または、これらのコントローラに結合され得る。プロセッサ７３４は、導電性スパイラルの形成を制御することによって、導電性スパイラルを形成するように構成された１つまたは複数の他のプロセスを制御することによって、またはそれらの任意の組み合わせによって、導電性スパイラルを形成するためのステップを制御することができる。プロセッサ７３４は、また、導電性スパイラルの上にスパイラルインダクタの導電層を形成するためのステップを制御することができる。プロセッサ７３４は、導電層の形成を制御することによって、導電層を形成するように構成された１つまたは複数の他のプロセスを制御することによって、またはそれらの任意の組み合わせによって、導電層を形成するためのステップを制御することができる。スパイラルインダクタの最内周ターンの第１の部分は、基板に垂直な方向に第１の厚さを有することができる。最内周ターンの第２の部分は、基板に垂直な方向に第２の厚さを有することができる。第２の厚さは、第１の厚さよりも大きくてもよい。スパイラルインダクタの厚さは、第１の厚さから第２の厚さまで、勾配に従って増加することができる。集積回路製造プロセス（たとえば、湿式エッチング、乾式エッチング、堆積、平坦化、リソグラフィ、またはそれらの組み合わせ）は、導電性スパイラルと導電層とを製造するために使用され得る。
【００５５】
ダイ７３６は、パッケージ化プロセス７３８に提供され得、ここで、ダイ７３６は、代表的なパッケージ７４０に組み込まれる。たとえば、パッケージ７４０は、システムインパッケージ（ＳｉＰ）配置などの、単一のダイ７３６または複数のダイを含むことができる。パッケージ７４０は、合同電子デバイスエンジニアリング評議会（ＪＥＤＥＣ）規格などの１つまたは複数の規格または使用に準拠するように構成され得る。
【００５６】
パッケージ７４０に関する情報は、コンピュータ７４６に記憶された構成要素ライブラリなどを介して、様々な製品設計者に配布され得る。コンピュータ７４６は、メモリ７５０に結合された１つまたは複数の処理コアなどのプロセッサ７４８を含むことができる。プリント回路基板（ＰＣＢ）ツールは、ユーザインターフェース７４４を介してコンピュータ７４６のユーザから受信されたＰＣＢ設計情報７４２を処理するために、メモリ７５０にプロセッサ実行可能命令として記憶され得る。ＰＣＢ設計情報７４２は、回路基板上のパッケージ化された電子デバイスの物理的位置決め情報を含むことができ、パッケージ化された電子デバイスは、（たとえば、図１の基板１０２または図２の基板２０２に対応する）基板に結合された（たとえば、図１のスパイラルインダクタ１０４または図２のスパイラルインダクタ２０４に対応する）スパイラルインダクタを含むパッケージ７４０に対応する。
【００５７】
コンピュータ７４６は、回路基板上のパッケージ化された電子デバイスの物理的位置決め情報ならびにトレースおよびビアなどの電気的接続のレイアウトを含むデータを有するＧＥＲＢＥＲファイル７５２などのデータファイルを生成するために、ＰＣＢ設計情報７４２を変換するように構成され得、ここで、パッケージ化された電子デバイスは、（たとえば、図１の基板１０２または図２の基板２０２に対応する）基板に結合された（たとえば、図１のスパイラルインダクタ１０４または図２のスパイラルインダクタ２０４に対応する）スパイラルインダクタを含むパッケージ７４０に対応する。他の実施形態では、変換されたＰＣＢ設計情報によって生成されたデータファイルは、ＧＥＲＢＥＲフォーマット以外のフォーマットを有することができる。
【００５８】
ＧＥＲＢＥＲファイル７５２は、基板アセンブリプロセス７５４で受信され得、ＧＥＲＢＥＲファイル７５２内に記憶された設計情報に従って製造された代表的なＰＣＢ７５６などのＰＣＢを作成するために使用され得る。たとえば、ＧＥＲＢＥＲファイル７５２は、ＰＣＢ製造プロセスの様々なステップを実行するために、１つまたは複数の機械にアップロードされ得る。ＰＣＢ７５６には、代表的なプリント回路アセンブリ（ＰＣＡ）７５８を形成するために、パッケージ７４０を含む電子構成要素が入れられる。
【００５９】
ＰＣＡ７５８は、製品製造業者７６０において受け取られ、第１の代表的な電子デバイス７６２および第２の代表的な電子デバイス７６４のような、１つまたは複数の電子デバイスとして集積される。例示的な非限定的な例として、第１の代表的な電子デバイス７６２、第２の代表的な電子デバイス７６４、または両方は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータから選択され得、その中に、（たとえば、図１の基板１０２または図２の基板２０２に対応する）基板に結合された（たとえば、図１のスパイラルインダクタ１０４または図２のスパイラルインダクタ２０４に対応する）スパイラルインダクタが組み込まれる。別の例示的な非限定的な例として、電子デバイス７６２および７６４のうちの１つまたは複数は、携帯電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、メータ検針機器などの固定位置データユニット、または、データもしくはコンピュータ命令を記憶するもしくは引き出す任意の他のデバイス、またはそれらの任意の組み合わせなどの、遠隔ユニットであり得る。図７は、本開示の教示による遠隔ユニットを示しているが、本開示は、これらの例示されたユニットに限定されない。本開示の実施形態は、好ましくは、メモリとオンチップ回路とを含む能動集積回路を含む任意のデバイスで使用され得る。
【００６０】
（たとえば、図１の基板１０２または図２の基板２０２に対応する）基板に結合された（たとえば、図１のスパイラルインダクタ１０４または図２のスパイラルインダクタ２０４に対応する）スパイラルインダクタを含むデバイスは、例示的な製造プロセス７００で説明したように、製造され得、処理され得、電子デバイス内に組み込まれ得る。図１〜図６に関して開示される実施形態の１つまたは複数の態様は、ライブラリファイル７１２、ＧＤＳＩＩファイル７２６、およびＧＥＲＢＥＲファイル７５２内など、様々な処理ステージにおいて含まれ、ならびに、調査コンピュータ７０６のメモリ７１０、設計コンピュータ７１４のメモリ７１８、コンピュータ７４６のメモリ７５０、基板アセンブリプロセス７５４においてなど様々なステージにおいて使用される１つまたは複数の他のコンピュータまたはプロセッサ（図示せず）のメモリにおいて格納され、また、マスク７３２、ダイ７３６、パッケージ７４０、ＰＣＡ７５８、プロトタイプ回路もしくはデバイス（図示せず）などの他の製品、またはその任意の組み合わせなどの１つまたは複数の他の物理実施形態に組み込まれ得る。様々な代表的なステージが、図１〜図６を参照して示されているが、他の実施形態では、より少ないステージが使用され得、または、追加のステージが含まれ得る。同様に、図７のプロセス７００は、製造プロセス７００の様々な段階を実行する、単一のエンティティによって、または１つもしくは複数のエンティティによって実行され得る。
【００６１】
説明した実施形態と併せて、非一時的コンピュータ可読媒体は、プロセッサによって実行されたとき、プロセッサに、基板に結合されたスパイラルインダクタの第１の導電性スパイラルの形成を開始させる命令を記憶する。非一時的コンピュータ可読媒体は、さらに、プロセッサによって実行されたとき、プロセッサに、スパイラルインダクタの第２の導電性スパイラルの形成を開始させる命令を記憶することができる。第２の導電性スパイラルは、第１の導電性スパイラルに重なることができる。スパイラルインダクタの最内周ターンの第１の部分は、基板に垂直な方向に第１の厚さを有することができる。最内周ターンの第１の部分は、第１の導電性スパイラルの第１の部分を含むことができ、第２の導電性スパイラルを含まなくてもよい。最内周ターンの第２の部分は、第２の導電性スパイラルの第１の部分を含むことができる。スパイラルインダクタの最外周ターンの一部分は、基板に垂直な方向に第２の厚さを有することができる。第２の厚さは、第１の厚さよりも大きくてもよい。最外周ターンの部分は、第１の導電性スパイラルの第２の部分と、第２の導電性スパイラルの第２の部分とを含むことができる。非一時的コンピュータ可読媒体は、図６のメモリ６３２に、または、図７のメモリ７１０、メモリ７１８、もしくはメモリ７５０に対応することができる。プロセッサは、図６のプロセッサ６１２に、または、図７のプロセッサ７０８、プロセッサ７１６、もしくはプロセッサ７４８に対応することができる。基板は、図１の基板１０２、図２の基板２０２、または図６の基板６０２に対応することができる。スパイラルインダクタは、図１のスパイラルインダクタ１０４、図２のスパイラルインダクタ２０４、図３の変化する厚さのスパイラルインダクタ３０４、または図６のスパイラルインダクタ６０４に対応することができる。第１の導電性スパイラルは、図１の導電層１０８もしくは第２の導電性スパイラル１１０に、または、図２の導電層２０８もしくは第２の導電性スパイラル２１０に対応することができる。第２の導電性スパイラルは、図１の第１の導電性スパイラル１０６もしくは導電層１０８に、または、図２の第１の導電性スパイラル２０６もしくは導電層２０８に対応することができる。
【００６２】
説明した実施形態と併せて、非一時的コンピュータ可読媒体は、プロセッサによって実行されたとき、プロセッサに、基板に結合されたスパイラルインダクタの導電性スパイラルの形成を開始させる命令を記憶する。非一時的コンピュータ可読媒体は、さらに、プロセッサによって実行されたとき、プロセッサに、導電性スパイラルの上にスパイラルインダクタの導電層を形成させる命令を記憶することができる。スパイラルインダクタの最内周ターンの第１の部分は、基板に垂直な方向に第１の厚さを有することができる。最内周ターンの第２の部分は、基板に垂直な方向に第２の厚さを有することができる。第２の厚さは、第１の厚さよりも大きくてもよい。スパイラルインダクタの厚さは、第１の厚さから第２の厚さまで、勾配に従って増加することができる。非一時的コンピュータ可読媒体は、図７のメモリ７１０、メモリ７１８、またはメモリ７５０に対応することができる。プロセッサは、図７のプロセッサ７０８、プロセッサ７１６、プロセッサ７３４、またはプロセッサ７４８に対応することができる。基板は、図２の基板２０２または図６の基板６０２に対応することができる。スパイラルインダクタは、図２のスパイラルインダクタ２０４または図６のスパイラルインダクタ６０４に対応することができる。導電性スパイラルは、図２の導電層２０８または第２の導電性スパイラル２１０に対応することができる。導電層は、図２の第１の導電性スパイラル２０６または導電層２０８に対応することができる。
【００６３】
当業者は、さらに、本明細書で開示した実施形態に関連して説明した様々な例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、プロセッサによって実行されるコンピュータソフトウェア、または両方の組み合わせとして実装され得ることを理解するであろう。様々な例示的な構成要素、ブロック、構成、モジュール、回路、およびステップは、それらの機能の観点から一般的に上記で説明されている。そのような機能が、ハードウェアまたはプロセッサ実行可能命令のどちらとして実装されるのかは、システム全体に課される特定のアプリケーションおよび設計制約に依存する。当業者は、説明した機能を各々の特定のアプリケーションのために様々な方法で実装することができるが、そのような実装の決定は、本開示の範囲からの逸脱を引き起こすと解釈されるべきではない。
【００６４】
本明細書で開示した実施形態に関連して説明した方法またはアルゴリズムのステップは、直接ハードウェアにおいて、プロセッサによって実行されるソフトウェアモジュールにおいて、またはこれら２つの組み合わせにおいて具体化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取り専用メモリ（ＲＯＭ）、プログラマブル読取り専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読取り専用メモリ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリ（ＣＤ−ＲＯＭ）などのメモリに存在し得る。メモリは、当業者に知られている任意の形態の非一時的記憶媒体を含んでよい。例示的な記憶媒体（たとえば、メモリ）は、プロセッサが記憶媒体から情報を読取り、そこに情報を書き込めるようにプロセッサに結合される。代わりに、記憶媒体は、プロセッサと一体化されてもよい。プロセッサおよび記憶媒体は特定用途向け集積回路（ＡＳＩＣ）に常駐してよい。ＡＳＩＣはコンピューティングデバイスまたはユーザ端末に常駐してよい。代替策では、プロセッサおよび記憶媒体は別個の構成要素としてコンピューティングデバイスまたはユーザ端末に常駐してよい。
【００６５】
開示された実施形態の前述の説明は、当業者が開示された実施形態を製作または使用することを可能にするために提供される。これらの実施形態に対する様々な修正は、当業者には容易に明らかであり、本明細書で定義された原理は、本開示の範囲から逸脱することなく、他の実施形態に適用され得る。したがって、本開示は、本明細書に示す実施形態に限定するように意図されるものではなく、以下の特許請求の範囲によって定義される原理および新規な特徴と一致する可能な最も広い範囲を与えられるべきである。
【符号の説明】
【００６６】
１００  システム
１０２  基板
１０４  スパイラルインダクタ
１０６  第１の導電性スパイラル
１０８  導電層
１１０  第２の導電性スパイラル
１１２  第１のパッシベーション層
１１４  第２のパッシベーション層
１１６  第１の導線
１１８  第２の導線
１２０  第１の部分
１２２  第２の部分
１２４  第４の部分
１２６  第３の部分
２００  システム
２０２  基板
２０４  スパイラルインダクタ
２０６  第１の導電性スパイラル
２０８  導電層
２１０  第２の導電性スパイラル
２１２  第２の点
２１４  第１の点
２２２  最内周ターンの部分
３００  例示的な図
３０２  均一の厚さのスパイラルインダクタ
３０４  変化する厚さのスパイラルインダクタ
３０６  表
６００  モバイルデバイス
６０２  基板
６０４  スパイラルインダクタ
６０６  無線周波数（ＲＦ）段
６１２  プロセッサ
６２２  システムオンチップデバイス
６２６  ディスプレイコントローラ
６２８  ディスプレイ
６３０  入力デバイス
６３２  メモリ
６３４  ＣＯＤＥＣ
６３６  スピーカ
６３８  マイクロフォン
６４０  ワイヤレスコントローラ
６４２  アンテナ
６４４  電源
７００  電子デバイス製造プロセス
７０２  物理デバイス情報
７０４  ユーザインターフェース
７０６  調査コンピュータ
７０８  プロセッサ
７１０  メモリ
７１２  ライブラリファイル
７１４  設計コンピュータ
７１６  プロセッサ
７１８  メモリ
７２０  電子設計自動化（ＥＤＡ）ツール
７２２  回路設計情報
７２４  ユーザインターフェース
７２６  ＧＤＳＩＩファイル
７２８  製造プロセス
７３０  マスク製造業者
７３２  マスク
７３３  ウェハ
７３４  プロセッサ
７３５  メモリ
７３６  ダイ
７３８  パッケージ化プロセス
７４０  パッケージ
７４２  ＰＣＢ設計情報
７４４  ユーザインターフェース
７４６  コンピュータ
７４８  プロセッサ
７５０  メモリ
７５２  ＧＥＲＢＥＲファイル
７５４  基板アセンブリプロセス
７５６  ＰＣＢ
７５８  プリント回路アセンブリ（ＰＣＡ）
７６０  製品製造業者
７６２  電子デバイス
７６４  電子デバイス
【図１】
2016529732.tif 000003
【図２】
2016529732.tif 000004
【図３】
2016529732.tif 000005
【図４】
2016529732.tif 000006
【図５】
2016529732.tif 000007
【図６】
2016529732.tif 000008
【図７】
2016529732.tif 000009
【国際調査報告】
2016529732.tif 000010
2016529732.tif 000011
2016529732.tif 000012