(57)【要約】  本発明は、少なくとも第１および第２の層状構成要素を含む電子ハードウェアアセンブリに関し、第１の層状構成要素はダイを含み、ダイは、基板、機能領域および第１の保護層を含み、第２の層状構成要素は第２の保護層を含み、第１の層状構成要素の機能領域が、アセンブリ内部で実質的に第１の保護層と第２の保護層との間に配置されるように、第１および第２の層状構成要素が積み重ねて構成される。
2016524339.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１および第２の層状構成要素を含む電子ハードウェアアセンブリであって、第１の層状構成要素がダイを含み、ダイが、基板、機能領域および第１の保護層を含み、第２の層状構成要素が第２の保護層を含み、第１の層状構成要素の機能領域が、アセンブリ内部で実質的に第１の保護層と第２の保護層との間に構成されるように、第１および第２の層状構成要素が積み重ねて構成される、電子ハードウェアアセンブリ。
【請求項２】
保護層が、ダイの機能領域にアクセスしようとする試みに対抗または反応する構造を含む、請求項１に記載の電子ハードウェアアセンブリ。
【請求項３】
第２の層状構成要素が第２のダイを含み、第２のダイが、基板、機能領域および保護層を含み、アセンブリが、第１のダイと第２のダイの両方の機能領域が、それらが実質的に２つの保護層の間にあるように、アセンブリ内部に置かれるように構成される、請求項１または２に記載の電子ハードウェアアセンブリ。
【請求項４】
（ｉ）ダイが同一の設計を有し、または、（ｉｉ）ダイのうちの１つが最小の機能性を有するように、ダイが異なって構成される、請求項３に記載の電子ハードウェアアセンブリ。
【請求項５】
各ダイが、使用中に、特定の機能が割り当てられているように構成される、請求項３に記載の電子ハードウェアアセンブリ。
【請求項６】
第２の層状構成要素が第２のダイを含み、第２のダイが、基板、ダミー領域および保護層を含む、請求項１または２に記載の電子ハードウェアアセンブリ。
【請求項７】
機能層が２つの保護層の間に構成され、ダミー領域が保護層の外側にあるように構成される、請求項６に記載の電子ハードウェアアセンブリ。
【請求項８】
ダミー領域が、（ｉ）欠陥のある機能領域、または、（ｉｉ）電子ハードウェアアセンブリにおいて使用されない機能領域を含む、請求項６または７に記載の電子ハードウェアアセンブリ。
【請求項９】
第２の層状構成要素が第２のダイを含み、第２のダイが、基板および保護層を含む、請求項１または２に記載の電子ハードウェアアセンブリ。
【請求項１０】
第２の層状構成要素が、ハードウェアパッケージの蓋を含む、請求項１または２に記載の電子ハードウェアアセンブリ。
【請求項１１】
保護層が、１つまたは複数のプリント回路基板を含む、請求項１０に記載の電子ハードウェアアセンブリ。
【請求項１２】
蓋における保護層とダイの機能領域との間に電気的接続がある、請求項１０または１１に記載の電子ハードウェアアセンブリ。
【請求項１３】
層状構成要素が電気的に相互に接続される、請求項１から１２のいずれか一項に記載の電子ハードウェアアセンブリ。
【請求項１４】
層状構成要素が、垂直相互接続アクセス（ビア）を介して電気的に相互に接続される、請求項１３に記載の電子ハードウェアアセンブリ。
【請求項１５】
ビアが保護層と相互に接続される、請求項１４に記載の電子ハードウェアアセンブリ。
【請求項１６】
保護層の間に構成され、かつ、保護層を監視するように提供される、少なくとも１つのモニタをさらに含む、請求項１から１５のいずれか一項に記載の電子ハードウェアアセンブリ。
【請求項１７】
１つのモニタが、第１および第２の層状構成要素の保護層を監視するように提供される、請求項１６に記載の電子ハードウェアアセンブリ。
【請求項１８】
モニタが、層状構成要素の機能領域の内部に提供される、請求項１６または１７に記載の電子ハードウェアアセンブリ。
【請求項１９】
請求項１に記載の電子ハードウェアアセンブリを含み、第２の層状構成要素がパッケージの蓋を含む、電子ハードウェアパッケージ。
【請求項２０】
蓋が、パッケージ貫通ビアを使用してダイと相互に接続される、請求項１９に記載の電子ハードウェアパッケージ。
【請求項２１】
実質的に本願において説明され、添付の図面に示された、電子ハードウェアアセンブリ。
【請求項２２】
実質的に本願において説明され、添付の図面に示された、電子ハードウェアパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子ハードウェアアセンブリおよび関連する方法に関する。詳細には、限定的なものではないが、本発明は、電子ハードウェアアセンブリ内部に保護層を提供することに関する。
【背景技術】
【０００２】
状況によっては、電子ハードウェアに物理的セキュリティを提供することが望ましい。例えば、メモリまたは処理デバイスに記憶されたデータを保護することが望ましいことがある。そのようなデータは、暗号化キーまたは任意の他の機密情報を含むことがある。それゆえ、そのようなハードウェアをコーティング内でパッケージングすることが知られており、これは、場合によっては、封入材に不正に手が加えられた場合に、データが消去されるか、または他の方法で使用不能とされるように構成される。
【０００３】
図１Ａに示されるように、１つの知られている技法は、抵抗の変化により貫通の試みを検出できる電気的マトリクスから成るタンパ応答メッシュ１０２（例えば、Ｗ．Ｌ．  Ｇｏｒｅ  ａｎｄ  Ａｓｓｏｃｉａｔｅｓによる製品）内にハードウェアを包むことである。図１Ａの実施例には、特定用途向け集積回路（ＡＳＩＣ）１０６の上部に搭載されるダイナミックメモリ（ＤＲＡＭ）チップ１０４を含む、積層チップ「システムオンチップ」パッケージ１０１を収容するセキュリティモジュール１００が示されている。積層チップ１０４、１０６は、この実施例において、データおよび電力が中間基板１０８を通過するのを可能にする垂直相互接続アクセス（Ｖｅｒｔｉｃａｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ａｃｃｅｓｓｅｓ、ビア）１１０（見やすくするために、このうちの２つのみが表示されている）を含む中間基板１０８上に搭載される。次いで、これらの素子は、いくつかのはんだボールボンド１１２を介してプリント回路基板（ＰＣＢ）１１４上に搭載される。当業者には理解されるように、ＰＣＢ１１４は、タンパ応答メッシュ１０２を通過する接続も含む。更なるセキュリティのために、パッケージ全体が、封入用樹脂１１６によってさらに囲繞されて、セキュリティモジュール１００を形成する。
【０００４】
当業者は、図１Ｂに概略的に示されるような、チップレベルでそのような保護を提供するための方法も熟知するであろう。当業者によく知られているように、チップまたは「ダイ」１５０は、しばしば（常にではない）シリコンから作られる基板１５２上の層において通常はビルドアップされる。機能構成要素が、リソグラフィ工程において基板１５２の材料に追加されるか、またはそこから形成されて、本明細書において「機能領域」１５４と呼ばれる、ダイ１５０がその意図された機能を実行するのを可能にするように設計される、ダイ１５０の一部を形成する。当業者によく知られているように、ダイ１５０の機能性は、処理されたシリコン、堆積物などの層（機能領域１５４内部の層である）を形成することによって定義される。１つの知られているアンチタンパの選択肢は、そのような攻撃を和らげるためにタンパシールド１５６（アクティブおよび／またはパッシブ）を提供するように、ダイ１５０において上部金属層を含むことである。例えば、タンパシールド１５６は、コイル（しばしば正方形または矩形のコイル）内に構成される、または一連の平行のトラックなどとしての、１つまたは複数の金属トラックを含むことができる。しかし、そのようなアプローチには、攻撃がダイ１５０のベースから基板１５２を介してなされ得るという、重大な脆弱性が残っている。
【０００５】
これに対処するために、当業者は、上述のＧｏｒｅのメッシュなどの別個のメッシュによりダイ（および／またはダイを収容するパッケージ）を包むことができるが、これは製造工程に複雑さとコストを加える。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許出願公開第２０１２／００６８３２６号明細書
【特許文献２】米国特許第６８５３０９３号明細書
【発明の概要】
【課題を解決するための手段】
【０００７】
本発明の第１の態様によれば、電子ハードウェアアセンブリが提供され、アセンブリは、少なくとも第１および第２の層状構成要素を含み、
第１の層状構成要素がダイを含み、ダイが、基板、機能領域および第１の保護層を含み、
第２の層状構成要素が第２の保護層を含み、
第１の層状構成要素の機能領域が、アセンブリ内部で実質的に第１の保護層と第２の保護層との間に構成されるように、第１および第２の層状構成要素が積み重ねて構成される。
【０００８】
「機能領域」という用語は、ダイが意図された目的で動作することが可能となる領域を指すことが意図されていることを理解されたい。それゆえ、実施例として、ダイがメモリを提供するように構成される場合、機能領域はデータストレージを提供する。しかし、ダイがより複雑な集積回路（ＩＣ）を提供することが意図されている場合は、ダイは複数の重複する機能層またはユニットを含んでもよい。いくつかの機能層／ユニットは、例えば、ドーパントを拡散されてよいが、その他のものはイオンを注入されてもよく、または、導電性の機能層を提供するようにポリシリコンもしくは金属から形成されてもよく、または、機能層などの間の接続を規定するように作用してもよい。別の実施例として、静電容量性の構造は、平行の導電性のプレートと、プレート間の絶縁材料の層とを含む機能層を有する。他の機能層のタイプおよび構造は、当業者によく知られているであろう。
【０００９】
本明細書において使用される「積み重ね」という用語は、密接した積み重ねを指すことができ、または、積み重ねの層は互いから離間されてもよい。層状構成要素が実質的な平行面に置かれ、かつ、１つの構成要素が少なくとも部分的にその他の要素の上に重なる限り、これは、本発明の解釈上、「積み重ね」を構成する。本明細書における実施例では、積み重ねが固定され、すなわち、そのような積み重ねにおいて、層状構成要素が実質的な平行面において互いに対して固定され、かつ、１つの構成要素が少なくとも部分的にその他の要素の上に重なることがさらに留意されよう。
【００１０】
さらに、「保護層」という用語は、アンチタンパ層、タンパ抵抗層（物理的に貫通するのが困難であるもの）、タンパエビデント層、アクティブタンパシールド層（ダイの機能領域の中身を消去または破壊するように作用するもの）および同種のものを含む、ダイの機能領域の内部にアクセスしようという試みに対抗または反応する、任意の構造を指すことが意図されている。当業者によく知られているように、知られているアクティブシールドは、機密データが電子的に削除またはスクランブルされるのを確実にするように作用できるものであり、構造を物理的に破壊するためのアイデアは、例えば、Ｅｎｄｉｃｏｔｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓに譲渡された、米国特許出願公開第２０１２／００６８３２６号にも開示されている。機能領域が保護層により大部分が囲繞され得るので、このような構成は有利である。
【００１１】
本発明による電子ハードウェアアセンブリの一実施例において、２つの積み重ねられたダイを含むアセンブリが提供され、ダイのそれぞれは、基板、機能領域および保護層を含み、この機能領域（好ましくは、基板）は、それらが２つの保護層の間にあるように、アセンブリ内部に構成される。
【００１２】
ダイは、このように、「背中合わせ」または「基板対基板」で構成されてもよく、各ダイの機能を提供し、それぞれが、起こり得る攻撃から他方のダイの基板のベースを遮蔽するように保護層を提供する。保護層が金属層である状況によっては、これは機能領域から離れていく熱の伝動を提供するので、さらに利点がある。例えば、アンチタンパ金属構造である、金属から形成されたどの上部層も、化合物ダイを冷却するのを助けるであろうことが留意されるが、メッシュが２つの面上にあるという事実は、良好な熱伝導の界面を提供する。しかし、当業者には理解されるように、主に電力を放散するのは、シリコン表面の能動構成要素である。シリコン表面と最上部の金属との間の熱抵抗率は、金属間誘電体により、より高いものかもしれず、これは基板を介して熱を除去すること程に効率的でない場合がある。それゆえ、別の熱伝導構造（当業者によく知られているであろうものなど）が提供されてもよい。
【００１３】
ダイは、同一の（すなわち、共通の）設計を有することができ、これにより製造コストを削減することができる。しかし、ダイは、異なるように構成されてもよい。いくつかの実施例において、ダイのうちの１つは、最低限の機能性のみが使用可能とされ得る。多数の再構成可能な素子が含まれる場合には（例えば、マイクロプロセッサ）、各ダイには、特定の機能を割り当てることができる。そのようなアセンブリは、非常に汎用性のあるものとなり得る。
【００１４】
本発明による電子ハードウェアアセンブリの別の実施例において、２つの積み重ねられたダイを含むアセンブリが提供され、ダイのそれぞれは基板および保護層を含み、一方のダイは機能領域をさらに含み、他方のダイはダミー領域を含み、機能領域は、それが２つの保護層の間にあるようにアセンブリ内部に構成される。いくつかの実施例において、ダミー領域は、保護層の外側にあるように構成される。
【００１５】
ダミー領域は、欠陥のある機能領域とすることができる。すなわち、その意図された機能のうちの１つまたは複数を実行しないが、保護層が保護を提供できる機能領域である。これは、欠陥のあるダイが保護機能を提供できる限り、欠陥のあるダイが完全に廃棄されるのを防ぐので、有利である。しかし、ダミー領域は、原則的に動作可能とされてもよいが、電子ハードウェアアセンブリにおいては使用されない。そのような実施例においては、保護層の間にダミー領域を構成するのが好ましいであろう。
【００１６】
層状構成要素にダミー領域を提供する代案として、第２の層状構成要素は、単に保護層を提供するように、処理されたダイを含んでもよい。そのようなダイは生産が比較的安価なものとできるため、特に、形状サイズが、ＡＳＩＣまたは他のダイ上に一般的にみられるものと比較した場合に比較的大きく作られ得るならば、これは有利であろう。
【００１７】
当然、２つよりも多いダイがあってもよく、そのような実施例においては、全ての機能領域が２つの保護層の間にあることが好ましい。
【００１８】
別の実施例においては、第２の層状構成要素は、ハードウェアパッケージの蓋とすることができる。蓋は、例えば、セラミック材料、金属などから作られてよい。そのような実施例においては、保護層は、例えば蓋の上にスクリーン印刷された、１つまたは複数の金属トラックによって提供されてよい（金属の蓋の場合、金属とトラックとの間に絶縁層があってもよい）。蓋は、１つまたは複数のトラックを印刷された１つまたは複数のプリント回路基板（ＰＣＢ）を含むことができる。別の実施例として、シールドが、蓋の材料上に単に印刷されてもよい。そのような実施形態においては、蓋内または蓋上の保護層とダイの機能領域との間に電気的接続があってよい。この電気的接続は「パッケージ貫通ビア」を使用して提供されてもよい。
【００１９】
いくつかの実施形態において、層状構成要素は、例えば、それらを相互に接続するようにビア（シリコン貫通ビア（ＴＳＶ）など）を含み、相互に接続される。ビアは、例えば、タングステンコネクタなどの導体で充填されてもよい。電子ハードウェアアセンブリにおいて、特にＴＳＶといったビアを使用することは、それらが、接続がより密集した状態で作られ得るので、また、接続の長さが一般により短いので、「パッケージオンパッケージ」ハードウェアアセンブリなどの代替の可能性と比べた場合に有利である。これは、小型のアセンブリを提供するのと同時に、接続性を改善できる。これにより、場合によっては多数の機能を実行する多数のダイが、小さな実装面積を備えることも可能になる。
【００２０】
そのような実施例において、ビアはまた、１つまたは両方の保護層と相互に接続されてもよい。特に、保護層がアンチタンパ層（タンパ事象を検出するアンチタンパグリッドまたはトラックなど）であるそのような実施例においては、ビアは、それゆえ、機能的にアンチタンパ保護の一部とすることができ、また、縁部のタンパ検出を提供できる。
【００２１】
いくつかの実施例において、保護層は、１つまたは複数の金属の層またはトラックを含む。これは保護層の知られている形である。
【００２２】
いくつかの実施形態において、アセンブリは、保護層の状態を監視するように構成された少なくとも１つのモニタを含む。いくつかの実施例においては、１つのモニタが、少なくとも２つの層状構成要素上の保護層を監視するように構成される。これにより、一方の層状構成要素上で必要とされる機能性が制限される。さらに、モニタが、提供される保護から利益を得て、また、それ自体が攻撃手段を与えないように、モニタは保護層の間に構成されることが好ましいであろう。
【００２３】
好ましい実施形態において、アセンブリ内部の少なくとも１つのダイの機能領域は、保護層を監視することのできる監視ユニットを含む。監視ユニットは、例えば、機能領域の任意の他の機能構成要素とともに機能領域内にリソグラフィにより製造されてよい。これは、特にアクティブタンパシールドを監視するための、保護層用のモニタを提供する、知られている方法である。
【００２４】
監視ユニットは、例えば、抵抗の変化（短絡、開回路、抵抗の変化、抵抗性ブリッジ）および／または静電容量もしくは電磁場特性（例えば、ＭＥＭの原理に基づくもの）の変化などのうちの１つを検出するように構成されてよい。当業者には理解されるように、新たな技法がこの分野で開発中であり、任意のタンパ検出技法が本明細書において説明される発明と共に使用され得る。
【００２５】
本発明の第２の態様によれば、本発明の第１の態様による電子ハードウェアアセンブリを含む電子ハードウェアパッケージが提供され、そこでは、第２の層状構成要素がパッケージの蓋を含む。
【００２６】
蓋は、任意の適切な材料を含むことができる。当業者によく知られているように、知られているパッケージの蓋は、セラミック、ガラス、金属などを含む。保護層は、ＰＣＢのように蓋上に、例えばスクリーン印刷された、１つまたは複数のトラックを含むことができる。いくつかの実施例においては、１つよりも多い層が提供されてもよい。これにより、例えば、第１の層上の別個のトラックが、第２の層上のオフセットトラックによって重複されることが可能となる。こうして、表面全体が容易に保護されるであろう。
【００２７】
好ましい実施例において、蓋は、他方の層状構成要素と電気的に相互に接続される。これにより、１つのモニタにより、両方の保護層の監視が可能となり、モニタは、層状構成要素のうちの１つの内部の監視ユニットであってもよく、または、別個のモニタ（それ自体を保護するように、パッケージ内部に好ましくは収容されたもの）であってもよい。
【００２８】
蓋は、例えば、パッケージの側壁を通って構成されるパッケージ貫通ビアを使用して、別の層状構成要素と相互に接続されてよい。これは、ビアが、例えば、パッケージのための縁部の保護を提供する保護層によって提供される保護を延長できるので、有利である。他方において、これは、ビアにより、蓋が、ワイヤボンドなどを使用する必要なく別の電源と接続されることが可能となり、および／またはダイと連絡することが可能となるので、さらに有利である。
【００２９】
パッケージは、本発明の第１の態様において言及される特徴のいずれかを有することができる。実際、本発明の第１の態様に関して説明される積み重ねは、パッケージ内に収容されてよく、また、任意選択で、そうしたパッケージは保護層を含む蓋を有してよい。
【００３０】
本発明は、説明される装置がそれによって動作し、また、この装置の全ての機能を組立てかつ実行するための方法のステップを含む、方法も対象とする。
【００３１】
好ましい特徴は、当業者に明らかなように、必要に応じて組み合わされてよく、また、本発明の態様のいずれかと組み合わされてよい。
【００３２】
本発明をどのように実行に移すことができるかを示すために、本発明の実施形態が、単に実施例として、添付の図面を参照して、次に以下で説明される。
【図面の簡単な説明】
【００３３】
【図１Ａ】タンパ防止パッケージングの従来技術の実施例を示す図である。
【図１Ｂ】チップ内のアンチタンパ保護の従来技術の実施例を示す図である。
【図２】本発明の一実施形態による電子ハードウェアアセンブリを示す図である。
【図３】図２のアセンブリを実装するコンピューティングデバイスを概略的に示す図である。
【図４】本発明の第２の実施形態による電子ハードウェアアセンブリを示す図である。
【図５】図２に示したアセンブリを含むパッケージを示す図である。
【図６】図２に示したアセンブリを含むパッケージを示す図である。
【発明を実施するための形態】
【００３４】
上述のように、図１Ａはパッケージを保護する知られているシステムを示すものであり、特に、タンパ応答メッシュ１０２内に封入された積層チップ「システムオンチップ」（ＳＣＳ）電子ハードウェアアセンブリ１０１を含むパッケージ１００を示している。アセンブリ１０１は、ＡＳＩＣ１０６上に搭載されたＤＲＡＭチップ１０４を含む。積層チップ１０４、１０６は、さらには、垂直相互接続アクセス（ビア）１１０を含むセラミック基板１０８上に搭載される。これらの素子は、次いで、いくつかのはんだボールボンド１１２を介して、ベース基板１１４（この実施例においては、ＰＣＢ）上に搭載され、ＳＣＳ１０１は、封入用樹脂１１６によってさらに囲繞される。当業者によく知られているように、基板１０８は、他の知られている設計のＰＣＢに置き換えられてもよい。
【００３５】
図１Ｂは、シングルチップまたは「ダイ」１５０の保護を提供するための知られている方法を示す。ダイ１５０は、この実施例においてはシリコン基板である基板１５２上の層においてビルドアップされる。機能構成要素は、リソグラフィ工程において基板１５２の材料に追加されるか、またはそこから形成されて、重複できるいくつかの機能層を通常は含む機能領域１５４を形成する。金属パターン化層の形をとるタンパシールド１５６は、機能領域１５４上に構成され、ダイ１５０を保護するのに使用されるシリコン窒酸化パッシベーション層をその上部に備える。機能領域１５４はまた、タンパシールド１５６を監視するために構成される監視ユニット１５７をその内部に含む。
【００３６】
このダイ１５０と、以下で説明される機能領域を含むダイとにおけるタンパシールド１５６は、基板１５２に対して遠位であり、実質的に全ての機能構成要素が、または、機密処理を実行することのある少なくともいずれかの機能構成要素が、保護層１５６と基板１５４との間にあるように構成される。タンパシールド１５６は保護層を提供する。
【００３７】
図２は、本発明の一実施形態による電子ハードウェアアセンブリ２００を示す。図１Ａおよび図１Ｂにおけるものと共通する部分は、同様の参照番号で表示される。アセンブリは、図１Ｂに示されるように、「背中合わせ」で、すなわち、基板１５２が互いに向かい合い、タンパシールド１５６により提供される保護層が積み重ねにおいて最も外側に構成されるように構成されるダイ１５０’、１５０”の形をとる２つの層状構成要素を含む。この実施例において、機能領域１５４は、どちらも、いくつかの機能層を有してリソグラフィにより形成された特定用途向け集積回路（ＡＳＩＣ）であり、ダイ１５０’、１５０”の外層のうちの１つとしてタンパシールド１５６がさらにリソグラフィにより加えられている。一方のダイ１５０’はまた、機能領域１５４内に監視ユニット１５７を含むが、これは他方のダイ１５０”にはない。代わりに、そのタンパシールド１５６は、以下で説明されるように、他方のダイ１５０’内の監視ユニット１５７によって監視される。
【００３８】
この実施例において、ダイ１５０’、１５０”はビア１５１をさらに含み、ビアは、この実施例ではその縁部領域におけるシリコン貫通ビア（ＴＳＶ）であり、また、この場合ではタングステンである導体で充填されている。図に示した横断面図では認識できないが、ビア１５１は、アセンブリ２００の少なくとも外周に沿って近接して配置された間隔で構成されるのが好ましい。ダイ１５０’、１５０”は、ビア１５１も接続するはんだボールボンド１１２の使用により接合される。ビア１５１は２つの保護層１５６の間の接続を提供し、両方の保護層１５６が１つの監視ユニット１５７によって監視されるのを可能にする。しかし、これはこうした事例である必要はなく、２つの保護層１５６が別々に監視されてもよい（すなわち、互いから隔離されるが、両方が同一の監視ユニット１５７へ入力を提供してもよく、または、１つより多い監視ユニットが提供されてもよい）。
【００３９】
上述のビア１５１は縁部領域において構成されているが、それらは、例えば規則的なパターンでダイの表面全体に構成されてもよい。これは、その表面全体の保護層をサンプルすることであり得る。さらに、はんだボールボンド１１２の使用は、ダイ１５０’、１５０”を接合するのに十分なものとすることができるが、当業者によく知られているように、機械的な堅牢性のために、２つのダイ１５０’、１５０”の間に接着剤を流すのが望ましいこともある。これには、接着剤により、攻撃者がボールボンド１１２にアクセスするのがさらにより困難になるという追加の利点がある。
【００４０】
この実施例においてはコンピューティングデバイス３００であるデバイス内に構成された、図２のアセンブリ２００の概略図が、図３に示されている。コンピューティングデバイス３００はさらに、主電源３０２、主電源３０２がオフに切り替えられた場合であってもタンパシールド１５６に電源を供給するように構成される予備電源３０４、アセンブリ２００からデータを受信し、かつそこへデータを送信できるメモリ３０８（この実施例においては、コンピューティングデバイス３００の中央処理装置として働くように構成される）、および、アセンブリ２００との通信を可能にするように構成される入力／出力デバイス３１０をさらに含む。
【００４１】
コンピューティングデバイス３００の使用において、アセンブリ２００の内部にアクセスしようという試みがなされる場合、これは、タンパシールド１５６を提供するパターンの抵抗率が変化する結果となり、これは監視ユニット１５７によって検出されることになる。ビア１５１がアセンブリ２００の外周付近に構成され、かつ、タンパシールド１５６に接続されるので、アセンブリ２００の側部を介してアクセスする試みは、おそらく、ビア１５１によって提供された接続のうちの少なくとも１つを切断することになり、それゆえ、抵抗率が変化する結果となり、これが監視ユニット１５７によって検出されることになることに留意されたい。
【００４２】
本発明の代替の実施形態による電子ハードウェアアセンブリ４００が、図４に示されており、図１Ａおよび図１Ｂにおけるものと共通する部分は、同様の参照番号で表示される。アセンブリ４００は、２つのダイの形をとる層状構成要素を含み、ダイの一方は、図１Ｂに示されるような機能ダイ１５０’であり、他方のダイは欠陥のあるダイ４０２である。欠陥のあるダイ４０２は、機能領域において、ダミー層４０４およびタンパシールド１５６を含む。この実施例において、欠陥のあるダイ４０２は、タンパシールド１５６の実装を含め、リソグラフィにより処理されたダイを含むが、その機能性に関して試験に合格できなかったものである。しかし、タンパシールド１５６が動作できる限り、ダイ４０２は処分される必要はなく、少なくともタンパシールド１５６を使用できる。リソグラフィ工程の後の存続可能なダイの「歩留り」が比較的低く（例えば、３０％）なりうることを考えると、これは魅力的であり、その結果、これは、他の場合では使い物にならないダイに使途を提供する。
【００４３】
欠陥のあるダイ４０２は、ビアを含まず（そのタンパシールド１５６は、ダイの表面に露出され、保護層１５６および監視ユニット１５７がはんだボールボンド１１２を介して相互に接続することが可能となる）、それゆえ、図２の「背中合わせ」の実施形態と比較して製造がより容易であることが留意されよう。
【００４４】
この実施例において、ダイ１５０’、４０２はどちらも、それらの基板１５２を最上部に備えて構成される。２つのダイの積み重ねには本物の機能領域１５４が１つだけあり、また、タンパシールド１５６によって提供される保護層が機能層１５４のいずれの側にも構成されるので、機能層は両方の主要な面上で保護される。この実施例において、機能領域１５４の機能はランダムアクセスメモリ（ＲＡＭ）を提供することであり、機能領域はリソグラフィにより形成され、タンパシールド１５６および監視ユニット１５７がさらにリソグラフィにより加えられている。さらに、アセンブリ４００は、その縁部領域において、導体で充填され、かつ、積み重ねの外周に沿って近接して配置された間隔で構成される、ダイ１５０’を通るビア１５１を含む。ダイ１５０’、４０２は、さらに、はんだボールボンド１１２の使用により、場合によっては接着剤を加えて接合される。
【００４５】
ダイ１５０’、４０２は、それらの基板１５２を最上部に備えて構成されるが、図２に示されるようにダイ１５０’、４０２を積み重ねることが望ましいことがある。これは、保護層の間により複雑な接続を必要とするであろうが（例えば、ビアが使用されてもよい）、欠陥のあるダイであっても構造を保護すべきならば、望ましいことがある。これは、例えば、欠陥のあるダイ４０２が機能ダイ１５０’と同じトポロジを有する場合とすることができ、そうした場合には、攻撃者は欠陥のあるダイ４０２を検討することから有用な知識を得ることができる。ダミー領域４０４はまた、原則的に、機能的であるが使用されていない機能領域を含むことができ、そうした場合には、その保護が同じ理由で有益であろう。
【００４６】
しかし、他の実施例において、ダミー領域４０４は、他のあらゆる意味で効果的に基盤の連続性を含むタンパシールド１５６を単に加えるようにリソグラフィにより処理のみされていることもある。言い換えると、欠陥のあるダイ４０２は、保護層１５６またはシールドを形成する１つまたは２つのみの金属層を備えるダイと置き換えられてもよい。そのようなダイ上に能動構成要素はなく、また、そのようなダイは、機能ダイよりも最小特徴サイズがより大きいプロセスで製造でき、それゆえより低コストで製造できる。
【００４７】
アセンブリ４００は、上記の図３に関して説明されたものと同じように使用されてよい。
【００４８】
図５および図６は、本発明の実施形態によるアセンブリ５００、６００の別の実施例を提供するものである。
【００４９】
図５では、図２に示されるものと同様の、「背中合わせ」（または「基板対基板」）のダイ１５０”の形で構成された２つの層状構成要素の積み重ねが示されている。ダイ１５０”は、この実施例においては異なるサイズであり、アセンブリはワイヤボンド５０２も含む。２つのダイ１５０”はまた、別個の基板５０４上に搭載され、基板５０４はビア１１０を含み、そしてそれゆえ「パッケージオンパッケージ」設計を容易にする。ダイ１５０”の間のボールボンド１１２をワイヤボンドと置き換えることも可能であり、ダイのそのような基板同士は、実質的には接触するものであった。この実施例におけるアセンブリ全体は、プラスチック材料５０６内に封入される。
【００５０】
ワイヤボンド５０２を使用すると、ダイ１５０”それ自体におけるビアの必要性を取り除くことができることが留意されよう。
【００５１】
図５に示されていないが、保護層が活性層である場合、少なくとも１つのダイはさらに監視ユニット１５７を含んでもよく、または別個のモニタがダイ１５０”の間に提供されてもよい。
【００５２】
図６では、パッケージレベルの保護が示されている。図１Ｂに示したものと同様のダイ１５０は、蓋６０２を含むパッケージ６００内部に搭載される。図１Ｂに関して説明されたように、ダイ１５０は、保護層を提供するタンパシールド１５６がその上に構成され、かつ、監視ユニット１５７がその内部に提供される、機能領域１５４を有し、また、基板１５２が蓋６０２と向かい合うように構成される。蓋６０２は、多層ＰＣＢ６０６がその上に搭載される基板６０４を含む層状構成要素であり、層のうちの少なくとも１つはアンチタンパ層６０８である（例えば、可能な限り最大限に、引用により本明細書に組み込まれている米国特許第６８５３０９３（Ｂ２）号において説明されている）。好ましい実施例においては、１つよりも多い層がアンチタンパ層６０８である。例えば、第１のアンチタンパ層は、その間に間隔を有するいくつかのスクリーン印刷されたラインを含んでもよく、また、第２の同様の層はオフセットパターンが備えられてもよく、その結果、その上のラインは、他の層の上に積み重ねられる場合に、他の層上のラインの間にある。
【００５３】
この実施例において、ダイ１５０は、パッケージベース６１２を側壁６１４を介して蓋６０２に接続するいくつかのパッケージ貫通ビア６１０を含むパッケージ６００内部に構成される。蓋６０２のアンチタンパＰＣＢ層６０８は、パッケージ６００の内部のためのシールドを提供し、このシールドは、上述のように、ビア１１０、６１０の使用によりパッケージ６００の側部を覆うように延在する。この実施例におけるダイ１５０は、ベース６１２の上側（図示せず）上に印刷されたトラックによってビアに接続されるが、ワイヤボンドを提供するなどの代案がある。
【００５４】
上述の実施形態に対する様々な組み合わせまたは代案が、当業者に見いだされ、また、本発明の範囲内にある。例えば、図５に示したアセンブリにおけるいずれかのダイ１５０’は、図４に示されるようなダイ、すなわち、ダミー領域を含むダイ４００によって置き換えられてよく、そうした場合には、ダイ１５０は「背中合わせ」に構成される必要はない。さらに、図６における蓋６０２は反対側にしてもよく、また、ビアを備えてもよい。しかし、図示したように構成されると、保護シールドはそれ自体が蓋の材料によって保護され、それゆえ、不意の損傷を受ける可能性が低いことが留意されよう。特に、図６の実施例において、保護層のためのモニタはパッケージ６００内部に提供されてもよいが、ダイ１５０それ自体の外側であってもよいことが容易に理解され得る。
【００５５】
ワイヤボンドは、いくつかまたは全てのビアに置き換わることができ、逆もまた同様である。アセンブリまたはパッケージを提供する積み重ねには、２つよりも多い層状構成要素があってもよい。
【００５６】
本明細書において提供されたどの範囲またはデバイスの値も、本明細書における教示を理解するために当業者に明らかなように、求められる効果を失うことなく拡張または変更されてよい。
【図１Ａ】
2016524339.tif 000003
【図１Ｂ】
2016524339.tif 000004
【図２】
2016524339.tif 000005
【図３】
2016524339.tif 000006
【図４】
2016524339.tif 000007
【図５】
2016524339.tif 000008
【図６】
2016524339.tif 000009
【国際調査報告】
2016524339.tif 000010
2016524339.tif 000011
2016524339.tif 000012
2016524339.tif 000013
2016524339.tif 000014