(57)【要約】  超小型電子組立体１０又は超小型電子パッケージは、サポート素子１０２、１０４と、そのサポート素子の向き合う表面間の超小型電子素子１２０とを備えることができる。はんだボール１６１、金属ポスト１８１、スタッドバンプ２２１等の接続子１６１、１６２はそれぞれのサポート素子から内側に向き、互いと整列され電気的に結合される。封止１５０は、結合される第１の接続子及び第２の接続子のそれぞれの対を互いに分離することができ、超小型電子素子を封止し、サポート素子間の空間を充填することができる。第１の接続子、第２の接続子又はそれら双方は、接続子のそれぞれの対が列において結合されるのに先立って、部分的に封止１５２、９５２することができる。【選択図】図１Ａ
2016529703.tif 000002
【特許請求の範囲】
【請求項１】
反対向きの第１の表面及び第２の表面をそれぞれ有する第１のサポート素子及び第２のサポート素子と、
前記第１のサポート素子及び前記第２のサポート素子のうちの１つのサポート素子の前記第２の表面に搭載される超小型電子素子と、
前記第１のサポート素子の前記第２の表面の上方に突き出している導電性の第１の接続子と、
前記第２のサポート素子の前記第２の表面の上方に突き出し、前記第１の接続子の端部と結合される導電性の第２の接続子と、
前記第１のサポート素子及び前記第２のサポート素子のうちの１つのサポート素子の前記第２の表面と接触した状態で形成される封止であって、前記第１のサポート素子及び前記第２のサポート素子のうちの別のサポート素子の前記第２の表面、又は前記別のサポート素子の前記第２の表面と接触した状態で形成される第２の封止のうちの少なくとも一方と接触した状態で形成される、封止と、
を備え、前記第１のサポート素子の前記第１の表面にある第１のパッケージ端子は、前記第２の接続子と整列され接合される前記第１の接続子の対を通じて、前記第２のサポート素子の前記第１の表面にある対応する第２のパッケージ端子と電気的に結合され、
前記第１の接続子及び前記第２の接続子のうちの少なくとも１つは導電性塊を備える、超小型電子組立体。
【請求項２】
前記サポート素子の前記第２の表面間のスタンドオフの高さは、前記第１のサポート素子の前記第２の表面に平行な少なくとも１つの方向において前記第１の接続子のピッチより大きい、請求項１に記載の超小型電子組立体。
【請求項３】
前記超小型電子素子は、該超小型電子素子が搭載される前記サポート素子から離れる方向を向いている面を有し、前記封止は前記超小型電子素子の前記面、又は前記超小型電子素子の前記面上に形成される第３の封止のうちの少なくとも一方と接触した状態で形成される、請求項１に記載の超小型電子組立体。
【請求項４】
前記超小型電子組立体は前記第２の封止を備え、前記封止は前記第２の封止と接触した状態で形成される、請求項１に記載の超小型電子組立体。
【請求項５】
前記第１の接続子又は前記第２の接続子のうちの少なくとも１つは、スタッドバンプ又は中実の実質的に剛体の金属ポストのうちの少なくとも１つを含む、請求項１に記載の超小型電子組立体。
【請求項６】
請求項１に記載の超小型電子組立体と、該超小型電子組立体の前記第１のサポート素子の上に重なる超小型電子パッケージとを備える積重マルチチップ超小型電子組立体であって、前記超小型電子パッケージは前記超小型電子組立体の前記第１のパッケージ端子と接続される端子を有する、積重マルチチップ超小型電子組立体。
【請求項７】
前記第１の接続子は導電性金属塊であり、前記第２の接続子は中実の実質的に剛体の金属ポストを含む、請求項６に記載の超小型電子組立体。
【請求項８】
前記導電性金属塊の各々は前記封止によって取り囲まれる、請求項６に記載の超小型電子組立体。
【請求項９】
前記第２の接続子は導電性金属塊であり、該導電性金属塊の各々は前記封止によって取り囲まれ、前記第１の接続子は中実の実質的に剛体の金属ポストを含む、請求項６に記載の超小型電子組立体。
【請求項１０】
第３の接続子であって、各々が前記第１の接続子のうちの１つの接続子の端部と整列されるとともに前記第２の接続子のうちの１つの接続子の端部と整列され、前記整列された第１の接続子及び第２の接続子のうちの少なくとも１つと接合される、第３の接続子を更に備え、結合される第１の接続子、第２の接続子及び第３の接続子は、それぞれの列において整列され、該列は前記封止の前記材料によって互いから及び前記超小型電子素子から分離され、前記第１のパッケージ端子は前記第３の接続子を通じて前記対応する第２のパッケージ端子と電気的に結合される、請求項１に記載の超小型電子組立体。
【請求項１１】
前記封止は個々の第３の接続子を互いから分離及び絶縁する、請求項１０に記載の超小型電子組立体。
【請求項１２】
反対向きの第１の表面及び第２の表面を有する第１のサポート素子と、前記第１の表面及び前記第２の表面のうちの１つの表面に搭載される第１の超小型電子素子と、前記第２の表面から離れる方向に延在する複数の導電性の第１の接続子とを有する第１の超小型電子パッケージと、
反対向きの第１の表面及び第２の表面を有する第２のサポート素子と、該第２のサポート素子の前記第２の表面に搭載される超小型電子素子と、前記第２のサポート素子の前記第２の表面の上方に突き出しているとともに前記第１の接続子の端部と結合される導電性の第２の接続子とを備える第２の超小型電子パッケージと、
前記第１のサポート素子及び前記第２のサポート素子のうちの１つのサポート素子の前記第２の表面と接触した状態で形成される封止であって、第２の封止と接触した状態で形成され、該第２の封止は前記別のサポート素子の前記第２の表面と接触した状態で形成される、封止と、
を備え、前記第２のサポート素子の前記第１の表面にあるパッケージ端子は、前記第２の接続子と整列され結合される前記第１の接続子のそれぞれの対を通じて、前記第１のサポート素子の前記表面にある導電性素子と結合され、
前記第１の接続子及び前記第２の接続子のうちの少なくとも１つは導電性塊を備える、超小型電子組立体。
【請求項１３】
前記サポート素子の前記第２の表面間のスタンドオフの高さは、前記第１のサポート素子の前記第２の表面に平行な少なくとも１つの方向において前記第１の接続子のピッチより大きい、請求項１２に記載の超小型電子組立体。
【請求項１４】
前記超小型電子素子は、該超小型電子素子が搭載される前記サポート素子から離れる方向を向いている面を有し、前記封止は前記超小型電子素子の前記面、又は前記超小型電子素子の前記面上に形成される第３の封止のうちの少なくとも一方と接触した状態で形成される、請求項１２に記載の超小型電子組立体。
【請求項１５】
第３の接続子であって、各々が前記第１の接続子のうちの１つの接続子の端部と整列されるとともに前記第２の接続子のうちの１つの接続子の端部と整列され、前記整列された第１の接続子及び第２の接続子のうちの少なくとも１つと接合される、第３の接続子を更に備え、結合される第１の接続子、第２の接続子及び第３の接続子は、それぞれの列において整列され、前記封止の前記材料によって互いから及び前記超小型電子素子から分離され、前記第１のパッケージ端子は前記第３の接続子を通じて前記第１のサポート素子の前記導電性素子と電気的に結合される、請求項１２に記載の超小型電子組立体。
【請求項１６】
前記封止は個々の第３の接続子を互いから分離及び絶縁する、請求項１５に記載の超小型電子組立体。
【請求項１７】
第１のサブ組立体と第２のサブ組立体とを接合して組立体を形成することであって、該組立体は、該組立体の外側を向いている第１の表面にある第１の端子と、前記第１の表面とは反対の、該組立体の外側を向いている第２の表面にある第２の端子とを有し、
前記サブ組立体のうちの少なくとも１つは、該サブ組立体のその内側を向いている第２の表面に搭載される少なくとも１つの超小型電子素子を有し、該超小型電子素子は前記少なくとも１つのサブ組立体に電気的に結合され、前記第１のサブ組立体は第１のサポート素子を備え、前記第２のサブ組立体は第２のサポート素子を備え、前記第１のサブ組立体又は前記第２のサブ組立体のうちの少なくとも一方は、こうしたサポート素子の前記内側を向いている第２の表面の上方で他方のサポート素子の前記内側を向いている第２の表面に向かって突き出している接続子を備え、
複数の前記第１の端子の各々は、対応する第２の接続子の端部と結合される端部を有する第１の接続子のそれぞれの対を通じて、それぞれの第２の端子と電気的に結合され、前記第２の接続子は前記第１の接続子の上方に延在することと、
封止剤を前記第１のサポート素子と前記第２のサポート素子との間の空間へ流し込むことであって、それにより、接合された第１の接続子及び第２の接続子の個々の対の少なくとも一部分を互いから分離する封止を形成することと、
を含む、超小型電子組立体を製造する方法。
【請求項１８】
前記第１の接続子又は前記第２の接続子のうちの少なくとも１つは、前記接合プロセスの間、こうした接続子の高さを維持するように強制される、請求項１７に記載の方法。
【請求項１９】
前記第１のサブ組立体又は前記第２のサブ組立体のうちの一方は該サブ組立体の前記接続子の少なくともいくつかを互いから分離する第２の封止を備え、前記封止は該第２の封止と接触した状態で形成される、請求項１７に記載の方法。
【請求項２０】
前記第１の接続子及び前記第２の接続子はそれぞれ前記第１のサポート素子及び前記第２のサポート素子の前記第２の表面の上方の最大の高さに端部を有し、前記第１の接続子の前記端部は前記第２の接続子の端部に整列され、直接接合される、請求項１７に記載の方法。
【請求項２１】
超小型電子組立体であって、
反対向きの第１の表面及び第２の表面をそれぞれ有する第１のサポート素子及び第２のサポート素子と、
前記第１のサポート素子及び前記第２のサポート素子のうちの１つのサポート素子の前記第２の表面に搭載される超小型電子素子と、
前記第１のサポート素子の前記第２の表面の上方に突き出している導電性の第１の接続子と、
前記第２のサポート素子の前記第２の表面の上方に突き出し、前記第１の接続子の端部と結合される導電性の第２の接続子と、
前記第１の接続子又は前記第２の接続子のうちの１つ又は複数の接続子のうちの少なくともいくつかの接続子の一部分を取り囲む誘電体補強カラーと、
前記補強カラーの上に重なる封止であって、該封止は前記第１のサポート素子若しくは前記第２のサポート素子のうちの少なくとも一方の前記第２の表面、又は、前記別のサポート素子の前記第２の表面と接触した状態で形成される第２の封止のうちの少なくとも一方と接触した状態で形成される、封止と、
を備え、該超小型電子組立体は前記第２のサポート素子の前記第１の表面に端子を有し、該端子はそれぞれの第２の接続子に結合される第１の接続子の対を通じて前記第１のサポート素子上の導電性素子と電気的に結合される、超小型電子組立体。
【請求項２２】
前記誘電体補強カラーはアンダーフィル材料を含む、請求項２１に記載の超小型電子組立体。
【請求項２３】
前記サポート素子の前記第２の表面間のスタンドオフの高さは、前記第１のサポート素子の前記第２の表面に平行な少なくとも１つの方向において前記第１の接続子のピッチより大きい、請求項２１に記載の超小型電子組立体。
【請求項２４】
前記超小型電子素子は、該超小型電子素子が搭載される前記サポート素子から離れる方向を向く面を有し、前記封止は前記超小型電子素子の前記面、又は前記超小型電子素子の前記面上に形成される第３の封止のうちの少なくとも一方と接触した状態で形成される、請求項２１に記載の超小型電子組立体。
【請求項２５】
前記超小型電子組立体は前記第２の封止を備え、前記封止は該第２の封止と接触した状態で形成される、請求項２１に記載の超小型電子組立体。
【請求項２６】
前記超小型電子組立体は超小型電子パッケージであり、前記パッケージ端子は第２のパッケージ端子であり、前記超小型電子パッケージは前記第１のサポート素子の前記第１の表面に第１のパッケージ端子を更に備え、該第１のパッケージ端子は前記第２の接続子と整列され接合される前記第１の接続子の対を通じて前記第２のサポート素子の前記第１の表面にある対応する第２のパッケージ端子と電気的に結合される、請求項２１に記載の超小型電子組立体。
【請求項２７】
前記第１の接続子及び前記第２の接続子のうちの少なくとも１つは、導電性塊と該導電性塊の一部分を取り囲む前記誘電体補強カラーとを備える、請求項２１に記載の超小型電子組立体。
【請求項２８】
請求項２１に記載の超小型電子組立体と、該超小型電子組立体の前記第１のサポート素子の上に重なる超小型電子パッケージとを備える積重マルチチップ超小型電子組立体であって、前記超小型電子パッケージは前記超小型電子組立体の前記第１のパッケージ端子と接続される端子を有する、積重マルチチップ超小型電子組立体。
【請求項２９】
前記第１の接続子及び前記第２の接続子は導電性金属塊であり、前記補強カラーは前記第１の接続子の一部分を取り囲むとともに前記第２の接続子の一部分を取り囲む、請求項２７に記載の超小型電子組立体。
【請求項３０】
第３の接続子であって、各々が前記第１の接続子のうちの１つの接続子の端部と整列されるとともに前記第２の接続子のうちの１つの接続子の端部と整列され、前記整列された第１の接続子及び第２の接続子のうちの少なくとも１つと接合される、第３の接続子を更に備え、結合される第１の接続子、第２の接続子及び第３の接続子は、それぞれの列において整列され、前記封止の前記材料によって互いから及び前記超小型電子素子から分離され、前記パッケージ端子は前記第３の接続子を通じて前記第１のサポート素子の前記導電性素子と電気的に結合される、請求項２１に記載の超小型電子組立体。
【請求項３１】
前記超小型電子組立体は超小型電子パッケージであり、前記パッケージ端子は第２のパッケージ端子であり、前記超小型電子パッケージは前記第１のサポート素子の前記第１の表面に第１のパッケージ端子を更に備え、該第１のパッケージ端子は、前記第３の接続子を通じて前記第２の接続子と整列され電気的に結合される前記第１の接続子の対を通じて前記第２のサポート素子の前記第１の表面にある対応する第２のパッケージ端子と電気的に結合される、請求項３０に記載の超小型電子組立体。
【請求項３２】
反対向きの第１の表面及び第２の表面を有する第１のサポート素子と、前記第１の表面及び前記第２の表面のうちの１つの表面に搭載される第１の超小型電子素子と、前記第２の表面から離れる方向に延在する複数の導電性の第１の接続子とを有する第１の超小型電子パッケージと、
反対向きの第１の表面及び第２の表面を有する第２のサポート素子と、該第２のサポート素子の前記第２の表面に搭載される超小型電子素子と、前記第２のサポート素子の前記第２の表面の上方に突き出しているとともに前記第１の接続子の端部と結合される導電性の第２の接続子とを備える第２の超小型電子パッケージと、
前記第１の接続子又は前記第２の接続子のうちの１つ又は複数の接続子の一部分を取り囲む誘電体補強カラーと、
前記第１のサポート素子及び前記第２のサポート素子の前記第２の表面間にあり前記補強カラーと接触した状態の封止と、
を備え、前記第２のサポート素子の前記第１の表面にあるパッケージ端子は、前記第２の接続子と整列され結合される前記第１の接続子のそれぞれの対を通じて、前記第１のサポート素子の前記表面にある導電性素子と結合され、
前記第１の接続子及び前記第２の接続子のうちの少なくとも１つは導電性塊を備える、超小型電子組立体。
【請求項３３】
前記サポート素子の前記第２の表面間のスタンドオフの高さは前記第１のサポート素子の前記第２の表面に平行な少なくとも１つの方向において前記第１の接続子のピッチより大きい、請求項３２に記載の超小型電子組立体。
【請求項３４】
前記超小型電子素子は該超小型電子素子が搭載される前記サポート素子から離れる方向を向いている面を有し、前記封止は前記超小型電子素子の前記面、又は前記超小型電子素子の前記面上に形成される第３の封止のうちの少なくとも一方と接触した状態で形成される、請求項３２に記載の超小型電子組立体。
【請求項３５】
第３の接続子であって、各々が前記第１の接続子のうちの１つの接続子の端部と整列されるとともに前記第２の接続子のうちの接続子の１つの端部と整列され、前記整列された第１の接続子及び第２の接続子のうちの少なくとも１つと接合される、第３の接続子を更に備え、結合される第１の接続子、第２の接続子及び第３の接続子は、それぞれの列において整列され、前記封止の前記材料によって互いから及び前記超小型電子素子から分離され、前記第１のパッケージ端子は前記第３の接続子を通じて前記対応する第２パッケージ端子と電気的に結合される、請求項３２に記載の超小型電子組立体。
【請求項３６】
前記封止は個々の第３の接続子を互いから分離及び絶縁する、請求項３５に記載の超小型電子組立体。
【請求項３７】
第１のサブ組立体と第２のサブ組立体とを接合して組立体を形成することであって、該組立体は、該組立体の外側を向いている第１の表面にある第１の端子と、前記第１の表面とは反対の、該組立体の外側を向いている第２の表面にある第２の端子とを有し、
前記サブ組立体のうちの少なくとも１つは、該サブ組立体のその内側を向いている第２の表面に搭載される少なくとも１つの超小型電子素子を有し、該超小型電子素子は前記少なくとも１つのサブ組立体に電気的に結合され、前記第１のサブ組立体は第１のサポート素子を備え、前記第２のサブ組立体は第２のサポート素子を備え、前記第１のサブ組立体又は前記第２のサブ組立体のうちの少なくとも一方は、こうしたサポート素子の前記内側を向いている第２の表面の上方で他方のサポート素子の前記内側を向いている第２の表面に向かって突き出している接続子を備え、
複数の前記第１の端子の各々は、対応する第２の接続子の端部と結合される端部を有する第１の接続子のそれぞれの対を通じて、それぞれの第２の端子と電気的に結合され、前記第２の接続子は前記第１の接続子の上方に延在することと、
誘電体補強カラーが前記第１の接続子又は前記第２の接続子のうちの１つ又は複数の接続子の一部分を取り囲むことと、
封止剤を前記第１のサポート素子と前記第２のサポート素子との間の空間へ流し込むことであって、それにより電気的に結合される第１の接続子及び第２の接続子の個々の対の少なくとも一部分を互いから分離する封止を形成することと、
を含む、超小型電子組立体を製造する方法。
【請求項３８】
前記誘電体補強カラーは前記接合プロセスの間、前記第１の接続子又は前記第２の接続子のうちの少なくとも１つを、こうした接続子の高さを維持するように強制する、請求項３７に記載の方法。
【請求項３９】
前記第１のサブ組立体又は前記第２のサブ組立体のうちの一方は該サブ組立体の前記接続子を互いから分離する第２の封止を備え、前記封止は該第２の封止と接触した状態で形成される、請求項３７に記載の方法。
【請求項４０】
前記第１の接続子及び前記第２の接続子はそれぞれ前記第１のサポート素子及び前記第２のサポート素子の前記第２の表面の上方の最大の高さに端部を有し、前記第１の接続子の前記端部は前記第２の接続子の端部に整列されるとともに直接接合される、請求項３７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超小型電子素子のパッケージング、特に半導体チップのパッケージングに関する。
【０００２】
［関連出願の相互参照］
本出願は、２０１３年７月１５日にそれぞれ出願された米国特許出願第１３／９４２，５６８号及び米国特許出願第１３／９４２，６０２号の継続出願であり、その出願の開示内容は、引用することにより本明細書の一部をなすものとする。
【背景技術】
【０００３】
超小型電子素子は、一般にダイ又は半導体チップと呼ばれる、シリコン又はガリウムヒ素等の半導体材料の薄いスラブを一般的に備えている。半導体チップは、一般的に、個々の予めパッケージされたユニットとして提供される。幾つかのユニット設計では、半導体チップは基板又はチップキャリアに実装され、それらの基板又はチップキャリアは更にプリント回路基板等の回路パネル上に実装される。
【０００４】
半導体チップの第１の面（例えば、前面）内に能動回路が作られる。能動回路への電気的接続を容易にするために、チップには同じ面上にボンドパッドが準備される。通常、ボンドパッドはダイの辺縁部の回りか、又は多くのメモリデバイスがそうであるように、ダイの中央部に規則的なアレイ状に配置される。一般に、ボンドパッドは約０．５ミクロン（μｍ）の厚さの銅又はアルミニウム等の導電性の金属から作られる。ボンドパッドは金属の単一の層又は多重の層を含むことが可能である。ボンドパッドのサイズはデバイスのタイプによって異なるが、通常は、一辺が数十ミクロン〜数百ミクロンになる。
【０００５】
通常、半導体チップ等の超小型電子素子は他の電子部品への多くの入力及び出力接続を必要とする。一般に、半導体チップ又は他の同種のデバイスの入力及び出力のコンタクトは実質的にチップの表面を覆うグリッド状パターンに配置される（一般に「エリアアレイ」と呼ばれる）か、又はチップの前面の各辺縁に対して平行にかつ隣接して延在するか若しくはチップの前面の中央部に延在する場合がある縦長の列に配置される。一般に半導体チップは、製造中及び回路基板又は他の回路パネル等の外部基板上へのチップの搭載中のチップの取り扱いを容易にするパッケージで提供される。例えば、多くの半導体チップは表面実装に適したパッケージで提供される。この一般的なタイプの数多くのパッケージが様々な用途に対して提案されてきた。最も一般的には、こうしたパッケージは、誘電体上にめっき又はエッチングされた金属構造体として形成された端子を有する、通常「チップキャリア」と呼ばれる誘電体素子を含む。通常、これらの端子はチップキャリア自体に沿って延在する細いトレース等の特徴部、及びチップのコンタクトと端子又はトレースとの間に延在する極細のリード又はワイヤによってチップ自体のコンタクトに接続されている。表面実装作業において、パッケージはパッケージ上の各端子が回路基板上の対応するコンタクトパッドと整列されるように回路基板上に配置される。はんだ又は他のボンディング材料が端子とコンタクトパッドとの間に供給される。パッケージは、はんだを溶解する、すなわち「リフローさせる」か又は他の形でボンディング材料を活性化するようにその組立体を加熱することによって所定の位置に恒久的にボンディングすることができる。
【０００６】
多くのパッケージは通常直径が約０．１ｍｍ及び約０．８ｍｍ（５ミル及び３０ミル）であり、そのパッケージの端子に取り付けられているはんだボールの形状のはんだ塊を備える。底面から突き出しているはんだボールのアレイを有するパッケージは、一般に、ボールグリッドアレイすなわち「ＢＧＡ」パッケージと呼ばれる。ランドグリッドアレイすなわち「ＬＧＡ」パッケージと呼ばれる他のパッケージは、はんだから形成される薄い層すなわちランドによって基板に固定される。このタイプのパッケージは密集した状態にすることができる。一般に「チップスケールパッケージ」と呼ばれる或る特定のパッケージは、パッケージ内に組み込まれているデバイスの面積に等しいか又は僅かにのみ広い回路基板の面積を占める。このことは組立体の全体的なサイズを低減するとともに、基板上の様々なデバイス間で短い相互接続を用いることを可能にするので、これによりデバイス間の信号伝搬時間が制限され、したがってその組立体の高速動作を容易にするという点で有利である。
【０００７】
多くの場合、パッケージングされた半導体チップは「積重された」構成にて提供され、１つのパッケージが、例えば、回路基板上に提供され、別のパッケージが最初のパッケージの上部に搭載される。このような構成によって、数多くの様々なチップが回路基板上の単一のフットプリント内に搭載され、さらに、パッケージ間の短い相互接続を提供することによって高速動作を容易にすることができる。多くの場合、この相互接続距離はチップ自体の厚さより僅かに長いだけである。相互接続がチップパッケージの積重内において達成されるように、各パッケージの両面において機械的及び電気的な接続をする構造体を提供することが必要である（最上部のパッケージを除く）。このことは、例えば、チップが搭載される基板の両側にコンタクトパッド又はランドを提供し、パッドを、導電性ビア又はそれに類似のものによって基板を貫通して接続することによってなされてきた。積重チップ構成及び相互接続構造の例が米国特許出願公開第２０１０／０２３２１２９号に提供されており、その開示内容は引用することにより本明細書の一部をなすものとする。
【０００８】
チップのいかなる物理的構成においても、サイズは重要な考慮事項である。チップのより小型の物理的構成に対する要求は、携帯型電子デバイスの急速な発展に伴い更に強くなってきている。単に例として、一般に「スマートフォン」と呼ばれるデバイスは、携帯電話の機能を、強力なデータプロセッサ、メモリ、並びに全地球測位システム受信機、電子カメラ及びローカルエリアネットワーク接続等の補助デバイスと、高解像度ディスプレイ及び関連する画像処理チップとともに一体化している。こうしたデバイスは、完全なインターネット接続、最大解像度の映像を含むエンターテイメント、ナビゲーション、電子銀行等の機能を、全てポケットサイズのデバイスで提供することができる。複雑な携帯型デバイスでは、多数のチップを小さい空間に詰め込む必要がある。さらに、チップのうちの幾つかは、一般に「Ｉ／Ｏ」と呼ばれる多くの入出力接続を有している。これらのＩ／Ｏを、他のチップのＩ／Ｏと相互接続しなければならない。相互接続は、短くあるべきであり、信号伝播遅延を最小限にするために低インピーダンスであるべきである。相互接続を形成するコンポーネントは、アセンブリのサイズを大幅に増大させるべきではない。同様の必要性は、例えばインターネット検索エンジンで使用されるようなデータサーバにおける用途等の他の用途でも発生する。例えば、複雑なチップ間に多数の短い低インピーダンス相互接続を提供する構造により、検索エンジンの帯域幅を増大させ、その電力消費量を低減することができる。
【０００９】
これまで進歩してきたとはいえ、積重端子を有する超小型電子パッケージ構造体とこうしたパッケージを作製するプロセスとを向上させる、更なる改良を行うことが可能である。
【発明の概要】
【００１０】
本発明の一態様によれば、反対向きの第１の表面及び第２の表面をそれぞれ有する第１のサポート素子及び第２のサポート素子を備える超小型電子組立体が提供される。超小型電子素子は第１のサポート素子及び第２のサポート素子のうちの１つのサポート素子の第２の表面に搭載することができる。導電性の第１の接続子は第１のサポート素子の第２の表面の上方に突き出すことができ、導電性の第２の接続子は第２のサポート素子の第２の表面の上方に突き出すことができ、こうした第２の接続子は第１の接続子の端部と結合することができる。組立体は第１のサポート素子及び第２のサポート素子のうちの１つのサポート素子の第２の表面と接触した状態で形成される封止を備えることができ、この封止は、第１のサポート素子及び第２のサポート素子のうちの別のサポート素子の第２の表面、又は別のサポート素子の第２の表面と接触した状態で形成される第２の封止のうちの少なくとも一方と接触した状態で形成することができる。結合された第１の接続子及び第２の接続子のそれぞれの対は封止の材料によって互いから及び超小型電子素子から分離することができる。第１のサポート素子の第１の表面にある第１のパッケージ端子は上記第２の接続子と整列され接合される上記第１の接続子の対を通じて、第２のサポート素子の第１の表面にある対応する第２のパッケージ端子と電気的に結合することができる。１つの例において、第１の接続子及び第２の接続子のうちの少なくとも１つは導電性塊を含むことが可能である。
【００１１】
１つ又は複数の例によれば、サポート素子の第２の表面間のスタンドオフの高さは、第１のサポート素子の第２の表面に平行な少なくとも１つの方向において第１の接続子のピッチより大きい。別の例において、スタンドオフの高さはピッチと等しくするか又はピッチの１．５倍より大きくすることができる。
【００１２】
１つ又は複数の例によれば、超小型電子素子は、超小型電子素子が搭載されるサポート素子から離れる方向を向いている面を有することができ、封止は超小型電子素子の面、又は超小型電子素子の面上に形成される第３の封止のうちの少なくとも一方と接触した状態で形成することができる。
【００１３】
１つ又は複数の例によれば、超小型電子組立体は第２の封止を備えることができ、封止は第２の封止と接触した状態で形成することができる。
【００１４】
１つ又は複数の例によれば、超小型電子組立体第２の封止を備えることができ、この第２の封止は超小型電子素子の面と接触した状態で形成することができ、第２の封止及び第３の封止は同じ封止とすることができる。
【００１５】
１つ又は複数の例によれば、第１の接続子及び第２の接続子は、それぞれ第１のサポート素子及び第２のサポート素子の第２の表面の上方の最大の高さに端部を有することができ、第１の接続子の端部は第２の接続子の端部と整列され、接合されることが可能である。
【００１６】
１つ又は複数の例によれば、第１の接続子及び第２の接続子は本質的にはんだからなることができる。
【００１７】
１つ又は複数の例によれば、第１の接続子又は第２の接続子のうちの少なくとも１つは、はんだ濡れ性の非はんだ中実コアと、コアを少なくとも実質的に覆うはんだコーティングとを含むことができる。
【００１８】
１つ又は複数の例によれば、第１の接続子又は第２の接続子のうちの少なくとも１つは、スタッドバンプ又は中実の実質的に剛体の金属ポストのうちの少なくとも１つを含むことができる。
【００１９】
１つ又は複数の例によれば、第１の接続子はスタッドバンプを含むことができ、第２の接続子はスタッドバンプを含むことができる。
【００２０】
１つ又は複数の例によれば、第１の接続子は中実の実質的に剛体の金属ポストを含むことができ、第２の接続子は中実の実質的に剛体の金属ポストを含むことができる。
【００２１】
１つ又は複数の例によれば、第１の接続子は中実の実質的に剛体の金属ポストを含むことができ、第２の接続子は中実の実質的に剛体の金属ポストを含むことができる。
【００２２】
１つ又は複数の例によれば、積重マルチチップ超小型電子組立体が、超小型電子組立体の第１のサポート素子の上に重なる超小型電子パッケージを備えることができ、超小型電子パッケージは超小型電子組立体の第１のパッケージ端子と接続される端子を有する。
【００２３】
１つ又は複数の例によれば、第１の接続子は導電性金属塊とすることができ、第２の接続子は中実の実質的に剛体の金属ポストを含むことができる。
【００２４】
１つ又は複数の例によれば、導電性金属塊の各々は封止によって取り囲まれることが可能である。
【００２５】
１つ又は複数の例によれば、金属ポストの各々は第３の封止によって取り囲まれることが可能である。
【００２６】
１つ又は複数の例によれば、第２の接続子は導電性金属塊とすることができ、導電性金属塊の各々は封止によって取り囲まれることが可能であり、第１の接続子は中実の実質的に剛体の金属ポストを含むことができる。
【００２７】
１つ又は複数の例によれば、超小型電子組立体は第３の接続子を備えることができ、第３の接続子は、各々が第１の接続子のうちの１つの接続子の端部と整列されるとともに第２の接続子のうちの１つの接続子の端部と整列され、整列された第１の接続子及び第２の接続子のうちの少なくとも１つと接合される。結合される第１の接続子、第２の接続子及び第３の接続子は、それぞれの列において整列され、これらの列は、封止の材料によって互いから及び超小型電子素子から分離され、第１のパッケージ端子は第３の接続子を通じて対応する第２のパッケージ端子と電気的に結合することができる。
【００２８】
１つ又は複数の例によれば、封止は個々の第３の接続子を互いから分離及び絶縁することができる。
【００２９】
１つ又は複数の例によれば、超小型電子組立体は第１の接続子又は第２の接続子のうちの少なくとも１つの一部分を取り囲むかその接続子の表面の上に重なる誘電体補強カラーを備えることができ、封止は補強カラーの上に重なる。通常、誘電体補強カラーはそれぞれの個々の接続子の表面に沿って昇り、隣接するカラー間にくぼみを形成することができる。
【００３０】
１つ又は複数の例によれば、補強カラーは充填剤を含むか、又は充填剤からなることが可能である。
【００３１】
本発明の一態様によれば、超小型電子組立体は、反対向きの第１の表面及び第２の表面をそれぞれ有する第１のサポート素子と第２のサポート素子とを備えることができ、超小型電子素子が第１のサポート素子及び第２のサポート素子のうちの１つのサポート素子の第２の表面に搭載される。導電性の第１の接続子は第１のサポート素子の第２の表面の上方に突き出すことができ、導電性の第２の接続子は第２のサポート素子の第２の表面に突き出すことができるとともに第１の接続子の端部と結合することができる。いくつかの例において、補強カラーは第１の接続子、第２の接続子又は第１の接続子及び第２の接続子の双方の一部分を取り囲むことができる。封止は第１のサポート素子及び第２のサポート素子の第２の表面間に補強カラーと接触した状態で形成することが可能である。
【００３２】
封止は、超小型電子素子と、結合された第１の接続子及び第２の接続子のそれぞれの対とを封止することができる。第１のサポート素子の第１の表面にある第１のパッケージ端子は第２の接続子と整列され接合された上記第１の接続子の対を通じて対応する第２のサポート素子の第１の表面の第２のパッケージ端子と電気的に結合することができる。
【００３３】
１つ又は複数の例によれば、結合された１の接続子及び第２の接続子の対は実質的に剛性の中実の金属ポストと、金属ポストの端部表面上にめっきされ、この端部表面の上方に上向きに突き出す金属相互接続とを含むことができる。
【００３４】
本発明の別の態様に係る超小型電子組立体を製造する方法は、第１のサブ組立体及び第２の第１のサブ組立体を接合して組立体を形成することを含むことができる。この組立体は、組立体の外側を向いている第１の表面にある第１の端子と、第１の表面とは反対の組立体の外側を向いている第２の表面にある第２の端子とを有する。サブ組立体の少なくとも１つは、そのサブ組立体の内側に向いている第２の表面に搭載される少なくとも１つの超小型電子素子を有することができる。超小型電子素子は少なくとも１つのサブ組立体と電気的に結合することができる。第１のサブ組立体は第１のサポート素子を備えることができ、第２のサブ組立体は第２のサポート素子を備えることができ、第１のサブ組立体又は第２のサブ組立体のうちの少なくとも一方は、こうしたサポート素子の内側を向いている第２の表面の上方で他方のサポート素子の内側を向いている第２の表面に向かって突き出している接続子を備えることができる。複数の第１の端子の各々は、対応する第２の接続子の端部と結合される端部を有する第１の接続子のそれぞれの対を通じてそれぞれの第２の端子と電気的に結合することができ、第１の接続子は第２の接続子の上方に延在している。封止剤を第１のサポート素子と第２のサポート素子との間の空間に流し込み、それにより、接合された第１の接続子及び第２の接続子の対の少なくとも一部分を互いから分離する封止を形成することができる。
【００３５】
１つ又は複数の例によれば、第１の接続子又は第２の接続子のうちの少なくとも１つは、接合プロセスの間、こうした接続子の高さを維持するように強制される。例えば、はんだ接続子は接合中に崩壊する傾向がある。個々の接続子を取り囲む封止又は補強カラーは、接合プロセスの間、それらの高さを維持するのを補助することができる。さらに、同じものによって、個々の接続子、例えば、はんだ等の導電性塊の幅が接合プロセスの間に広がることを防止するのを補助することができる。
【００３６】
１つ又は複数の例によれば、超小型電子素子は、この超小型電子素子を搭載することができるサポート素子から離れる方向を向いている面を有し、封止は超小型電子素子の面、又は超小型電子素子の面に付着する第３の封止のうちの少なくとも一方と接触した状態で形成することができる。
【００３７】
１つ又は複数の例によれば、第１のサブ組立体又は第２のサブ組立体のうちの１つはその接続子を互いから分離する第２の封止を備えることができ、封止は第２の封止と接触した状態で形成することができる。
【００３８】
１つ又は複数の例によれば、超小型電子組立体は第２の封止を備えることができ、第２の封止は超小型電子素子の面と接触した状態で形成することができ、第２の封止及び第３の封止は同じ封止とすることができる。
【００３９】
１つ又は複数の例によれば、第１の接続子及び第２の接続子はそれぞれ第１のサポート素子及び第２のサポート素子の第２の表面の上方の最大の高さに端部を有し、第１の接続子の端部は第２の接続子の端部に整列され、直接接合されることが可能である。
【００４０】
１つ又は複数の例によれば、第１の接続子及び第２の接続子は本質的にはんだからなることができる。
【００４１】
１つ又は複数の例によれば、第１の接続子は導電性金属塊とすることができ、第２の接続子は中実の実質的に剛体の金属ポストを含むことができる。
【図面の簡単な説明】
【００４２】
【図１Ａ】本発明の一実施形態に係る超小型電子パッケージを示す断面図である。
【図１Ｂ】図１Ａの超小型電子パッケージの例を示し、そのサポート素子の表面にある複数の端子の方を向いた上面図である。
【図２】本発明の一実施形態に係る超小型電子パッケージを示す断面図である。
【図３】本発明の一実施形態に係る超小型電子パッケージを示す断面図である。
【図４Ａ】図１Ａ及び図１Ｂにおいて見られる本発明の実施形態の変形形態に係る超小型電子パッケージを示す断面図である。
【図４Ｂ】図４Ａの超小型電子パッケージの例を示し、そのサポート素子の表面にある積重端子の方を向いた上面図である。
【図５】本発明の一実施形態に係る超小型電子パッケージを示す断面図である。
【図６】本発明の一実施形態に係る超小型電子パッケージを示す断面図である。
【図７】本発明の一実施形態に係る超小型電子パッケージを示す断面図である。
【図８】本発明の一実施形態に係る超小型電子パッケージを示す断面図である。
【図９】本発明の一実施形態に係る超小型電子パッケージを示す断面図である。
【図１０】本発明の一実施形態に係る超小型電子パッケージを示す断面図である。
【図１１】本発明の一実施形態に係る超小型電子パッケージを作製する方法における一段階を示す断面図である。
【図１２】本発明の一実施形態に係る超小型電子パッケージを作製する方法における、図１１の段階の後続の一段階を示す断面図である。
【図１３】本発明の実施形態に係る超小型電子パッケージを作製する方法における、図１２の段階の後続の一段階を示す断面図である。
【図１４】図１１に示す実施形態の変形形態に係る超小型電子パッケージを作製する方法における一段階を示す断面図である。
【図１５】本発明の一実施形態に係る超小型電子パッケージを作製する方法における一段階を示す断面図である。
【図１６】本発明の一実施形態に係る超小型電子パッケージを作製する方法における、図１５の段階の後続の一段階を示す断面図である。
【図１７】本発明の一実施形態に係る超小型電子パッケージを作製する方法における、図１６の段階の後続の一段階を示す断面図である。
【図１８】図１５に示す実施形態の変形形態に係る超小型電子パッケージを作製する方法における一段階を示す断面図である。
【図１９】本発明の一実施形態に係る超小型電子パッケージを示す断面図である。
【図２０】本発明の一実施形態に係る超小型電子パッケージを示す断面図である。
【図２１】本発明の一実施形態に係る超小型電子組立体を製造する方法における一段階を示す図である。
【図２２】図２１に示す方法に従って形成された超小型電子組立体を示す図である。
【図２３】図２１に示す製造方法の変形形態を示す図である。
【図２４】図２１に見られる超小型電子組立体の製造方法の変形形態を示す図である。
【図２５】図２４に示す方法に従って形成された超小型電子組立体を示す図である。
【図２６】図１１〜図１４に見られる実施形態の変形形態に係る超小型電子組立体を製造する方法における一段階を示す図である。
【図２７】図２６に示す方法によって形成された超小型電子組立体を示す図である。
【図２８】図１１〜図１４に見られる実施形態の変形形態に係る超小型電子組立体を製造する方法における一段階を示す図である。
【図２９】図１１〜図１４に見られる実施形態の変形形態に係る超小型電子組立体を製造する方法における一段階を示す図である。
【図３０】図２８及び図２９に示す方法に従って形成された超小型電子組立体を示す図である。
【図３１】本発明の一実施形態に係るシステムにおいて更に用いられている超小型電子パッケージ又は超小型電子パッケージ組立体を示す断面図である。
【発明を実施するための形態】
【００４３】
したがって、本発明の実施形態は改良された組立体を提供することができ、この組立体は、超小型電子素子を含み、第１の端子及び第２の端子、例えば、上部端子及び底部端子を有し、上部端子及び底部端子を電気的に結合する垂直相互接続によって所望のスタンドオフの高さが提供される一方、垂直相互接続が組立体内において超小型電子素子の面に対して平行な水平方向に所望のピッチでぎっしり詰め込まれることも可能になる。１つの例において、図１Ａ及び図１Ｂに示している超小型電子組立体又は超小型電子パッケージを参照すると、サポート素子の第２の表面間のスタンドオフの高さＨは第１のサポート素子の第２の表面に平行な少なくとも１つの方向において第１の接続子のピッチ「ａ」より大きい。別の例において、スタンドオフの高さはピッチの１．５倍以上にすることができる。
【００４４】
図１Ａにおいて更に見られるように、超小型電子パッケージ１０は第１のサポート素子１０２及び第２のサポート素子１０４を備える。各サポート素子は、例えば、チップキャリア若しくは誘電体素子等のパッケージ基板、又は誘電体材料、半導体材料及び導電性材料のうちの２つ以上を結合する構造体であり、その上に端子、トレース、コンタクト及びビア等の導電性構造体を準備することができる。例えば、サポート素子の一方又は双方はシート状若しくはボード状の誘電体素子とすることができるか又はその誘電体素子を含むことができ、その誘電体素子は無機誘電体材料又は有機誘電体材料のうちの少なくとも１つを含むとともに、主として無機材料若しくは主としてポリマ材料を含むことができるか、又は無機材料及びポリマ材料の双方を含む複合構造体とすることができる。したがって、限定ではないが、例えば、サポート素子の一方又は双方は、中でも、ポリイミド、ポリアミド、エポキシ、熱可塑性材料、熱硬化性材料等のポリマ材料を含む誘電体素子を含むことができる。代替的には、サポート素子の一方又は双方はシリコン酸化物、シリコン窒化物、シリコンカーバイド、シリコン酸窒化物、アルミナ等の無機誘電体材料を含む誘電体素子を含むことができ、また、サポート素子の一方又は双方は、中でも、シリコン、ゲルマニウム若しくは炭素等の半導体材料、又は１つ又は複数のこうした無機材料の組合せを含むことができる。別の例において、サポート素子の一方又は双方は、上述の材料等の、１つ又は複数のポリマ材料と１つ又は複数の無機材料との組合せである誘電体素子を含むことができる。特定の例において、サポート素子の一方又は双方は、一般に「ＦＲ４」ボード構造体又は「ＢＴレジン」ボード構造体と呼ばれるようなガラス強化エポキシの構造体を有することができる。別の例において、サポート素子の一方又は双方は、本質的に、例えば、ポリイミド等のポリマ材料からなることができる。サポート素子の一方又は双方は、コンプライアント材料の１つ又は複数の層を含むことができ、いくつかの事例において、その層をそのようなサポート素子の第１の表面に、第２の表面に又は第１の表面及び第２の表面の双方において露出させることができる。いくつかの事例におけるコンプライアント材料は、通常２．０ギガパスカル（「ＧＰａ」）未満のヤング率を有するポリイミド、ポリアミドを含むことが可能であり、又は、いくつかの事例においては、コンプライアント材料は著しく低いヤング率、例えば、１．０ＧＰａよりはるかに低いヤング率を有するエラストマを含むことができる。
【００４５】
図１Ａに見られるように、各サポート素子は対抗する第１の表面及び第２の表面を有する。パッケージ１０内に組み立てられるとき、サポート素子の第１の表面１０１、１０５は互いとは反対方向である外側に面し、第２の表面１０３、１０６は互いに向かって内側に面する。パッケージングされていないか又はパッケージングされている半導体チップとすることができる超小型電子素子１２０がサポート素子１０２、１０４の一方又は双方の第２の表面上に搭載されている。特定の実施形態において、超小型電子素子はチップのパッドに結合されている面において追加の導電性構造体を有する半導体チップとすることが可能である。図には示していないが、１つの実施形態において、第２の超小型電子素子をサポート素子１０４から遠ざかる方に面する超小型電子素子１２０の表面１２９の上方の空間に実装することができる。第２の超小型電子素子は表面１２９と第１のサポート素子１０２の表面１０３との間に位置することができる。
【００４６】
超小型電子素子は第２のサポート素子１０４の表面１０６において導電性素子と電気的に結合させることができる。本開示において、例えば、インターポーザ、超小型電子素子、回路パネル、基板等のコンポーネントを参照して用いるとき、導電性素子がコンポーネントの表面「に」あるという記述は、そのコンポーネントが他のいずれとも組み合わされていないとき、その導電性素子はコンポーネントの外側からコンポーネントの表面に向かってコンポーネントの表面に垂直な方向に移動する理論的な点とのコンタクトに利用可能であることを示す。したがって、基板の表面にある端子又は他の導電性素子はこうした表面から突き出すことができるか、こうした表面と面一とすることができるか、又は基板内における穴若しくはくぼみ状にこうした表面からくぼませることができる。１つの例において、コンポーネントの「表面」は誘電体構造体の表面とすることができる一方、特定の例において、表面は金属若しくは他の導電性材料又は半導体材料等の他の材料の表面とすることができる。
【００４７】
図１Ａにおいて、第１のサポート素子の第１の表面１０１に平行な方向は、本明細書において、第１の横方向１７８及び第２の横軸方向１７９又は「水平」方向若しくは「横」方向と呼び、一方、第１の表面に垂直な方向１８０は、本明細書において、上方向又は下方向と呼ぶとともに、本明細書において、「垂直」方向とも呼ぶ。本明細書において参照される方向は参照される構造体の座標系におけるものである。したがって、これらの方向は正規座標系又は重力座標系に対して任意の向きに置くことができる。１つの特徴部が別の特徴部より「表面の上方の」高いところに配置されるという記述は、表面から遠ざかる同じ垂直方向において１つの特徴部が他の特徴部よりも長い距離にあるということを意味する。逆に、１つの特徴部が別の特徴部より「表面の上方の」低いところに配置されるという記述は、表面から遠ざかる同じ垂直方向において１つの特徴部が他の特徴部よりも小さい距離にあるということを意味する。
【００４８】
したがって、図１Ａに見られる例において、超小型電子素子１２０はサポート素子１０４の表面１０６においてコンタクト１２６に接続されるフリップチップとすることができる。超小型電子素子１２０は第２のサポート素子１０４の第２の表面１０６の方を向いている前面１２２に複数のコンタクト１２４を有し、コンタクト１２４はボンディングメタルを含むことができるバンプ１２１を通じて第２のサポート素子の対応するコンタクト１２６に面するとともにコンタクト１２６に接合するか、又はバンプ１２１は、中でも、マイクロピラー、ポスト等の他のタイプの接合素子を含むことも可能である。コンタクトは第１の方向に延在する１つ若しくは複数の行で、第１の方向に対する横方向である第２の方向に延在する１つ若しくは複数の列で、又は１つ若しくは複数の行及び１つ若しくは複数の列の双方で前面１２２に配列することができる。こうしたコンタクトは方向１７８、１７９の任意の位置に配置することができるか、又は超小型電子素子の１つ又は複数の辺縁部１２７に隣接する１つ若しくは複数の行で、１つ若しくは複数の列で、又は１つ若しくは複数の行及び１つ若しくは複数の列の双方で配置することができる。特定の例において、コンタクト１２４はコンタクトの２つ以上の行を有するとともにコンタクトの２つ以上の列を有するエリアアレイの超小型電子素子の前面の少なくとも一部分にわたって分散させることができる。アンダーフィル１１５は接続、例えば、バンプ１２１の個々の１つを取り囲んで配置することができ、これにより、いくつかの事例では、接続を機械的に補強することができる。
【００４９】
代替的に、チップ接続の代わりにコンタクト１２４を、サポート素子１０４の第１の表面１０５と第２の表面１０６との間に延在する開口部すなわち「ボンディングウインドウ」（図示せず）と整列させて、コンタクトの１つ又は複数の行及び／又はコンタクトの１つ又は複数の列内の位置に配列することができる。こうした事例において、超小型電子素子のコンタクト１２４はコンタクト１２４と接合されるリードを通じて、端子、例えば、第２のサポート素子１０４の第１の表面１０５にある端子１４２、１４２’と、結合することができる。特定の例において、リードはワイヤリード（図示せず）、例えば、ワイヤボンドとすることができ、このワイヤリードは開口部を通って延在し、第１の表面１０５においてコンタクト１２４及び対応するコンタクト（図示せず）と接合する。別の例において、リードは、各々が第１の表面１０５又は第２の表面１０６に沿ってトレースとして延在する第１の部分と、トレースから開口部領域内に延在する第１の部分と統合された第２の部分とを含み、コンタクトに接合されるリードとすることができる。
【００５０】
更に別の例において、図示はしないが、超小型電子素子の裏面１２９は第２のサポート素子の第２の表面１０６にバックボンディングすることができ、超小型電子素子の前面１２２は、代わりに、サポート素子１０４の第１の表面１０６から離れる方を向くことができ、このとき超小型電子素子のコンタクト１２４は第２の表面１０６から離れる方を向く。こうした例において、コンタクト１２４は、前面１２２の上方に延在するとともに超小型電子素子の辺縁部１２７を超えて延在する導電性構造体を通じて第２のサポート素子の第２の表面１０６にある対応するコンタクトと電気的に結合することができる。
【００５１】
図１Ａにおいて更に見られるように、第１のサポート素子及び第２のサポート素子のうちの一サポート素子の第２の表面１０３又は１０６と接触して形成されるとともに、第１のサポート素子及び第２のサポート素子のうちの別のサポート素子の第２の表面と、この別のサポート素子の第２の表面と接触して形成される第２の封止とのうちの少なくとも１つと接触して形成されるモノリシックの封止１５０を備えることができる。封止１５０は第１のサポート素子１０２の第２の表面１０３及び第２のサポート素子１０４の第２の表面１０６と接触して形成することができる。
【００５２】
図１Ａにおいて更に見られるように、超小型電子パッケージ１０は、第２のサポート素子１０４の第２の表面１０６の上方に突き出す対応する導電性の第２の接続子１６２と整列されるとともに機械的及び電気的に結合される第１のサポート素子１０２の第２の表面１０３の上方に突き出す導電性の第１の接続子１６１の対を備える。第１のサポート素子１０２の第１の表面１０１にある第１のパッケージ端子１４１は、例えば、第２の接続子１６２と整列され、電気的に結合される第１の接続子１６１のそれぞれの対を通じて、第２のサポート素子１０４の第１の表面１０５にある対応する第２のパッケージ端子１４２と電気的に結合される。
【００５３】
図１Ａにおいて更に見られるように、第１の接続子及び第２の接続子のうちの少なくとも一方は、ボンディングメタル、例えば、スズ、インジウム、はんだ若しくは共晶材料の塊、又はポリマ材料の中に埋め込まれた金属粒子の導電性マトリクス等の導電性の塊を備える。特定の実施形態において、第１の接続子、第２の接続子、又はその双方は本質的にはんだからなることができる。図１に示す特定の実施形態において、第１の接続子及び第２の接続子はそれぞれボンディングメタルを含む。特定の実施形態において、第１の接続子及び第２の接続子の一方又は双方が中実コア、例えば、コア１７１又はコア１７２を含むことができ、この中実コアを覆ってボンディングメタルを提供することができる。こうした中実コア１７１、１７２を用いて、第１のサポート素子１０２の第２の表面１０３及び第２のサポート素子１０４の第２の表面１０６の間の所定の間隔取りを容易にするか、その所定の間隔取りを維持する。中実コアは導電性材料、半導体材料若しくは誘電体材料、又はこうした材料の１つ又は複数の組合せとすることが可能である。特定の例において、中実コアは、はんだによる濡れ性があり、はんだでコーティングすることが可能な非はんだ材料から作製することができる。１つの例において、中実コアは本質的に銅、又は第１の接続子及び第２の接続子が互いに接合される接合温度より高い融点を有する他の導電性材料からなることができ、これについては以下に記載する。
【００５４】
特定の実施形態において、中実コアは、はんだを含むか、又は接合温度より高い融点を有するはんだから本質的になることができ、したがって、中実コアをコーティングするはんだの融点より高い融点を有することができる。別の例において、中実コアはガラス材料、セラミック材料、又は半導体材料から本質的になることができる。中実コア１７１を有する第１の接続子は中実コアを有しない第２の接続子と整列され、接合されることが可能である。逆に、中実コア１７２を有する第２の接続子は中実コアを有しない第１の接続子と整列され、接合されることが可能である。別の実施形態において、図示はしないが、中実コアを有する第１の接続子は中実コアを有する第２の接続子と整列され、接合されることが可能である。
【００５５】
本明細書において提供される様々な例において、第１の接続子及び第２の接続子はそれぞれ、第１のサポート素子及び第２のサポート素子の第２の表面の上方の最大の高さによって規定される端部１６３、１６４を有することができ、第１の接続子の端部１６３は第２の接続子の端部１６４と整列され、接合されることが可能であることがわかる。図１Ａにおいて更に見られるように、１つの例において、第１のサポート素子１０２の第１の表面にある第１の端子１４１間のピッチ「ａ」は第２のサポート素子１０４の第１の表面にある第２の端子１４２間のピッチ「ａ」と同じであることが可能である。
【００５６】
図２を参照すると、超小型電子パッケージ２１０の別の例において、第１の接続子１８１、第２の接続子１８２又はその双方は、それぞれのサポート素子の第２の表面の上方に突き出す、実質的に堅い中実の金属ポストを備えることができる。１つの例において、ポストは本質的に銅からなることができる。通常、ポストは超小型電子組立体の厚さの垂直方向１８０において垂直寸法１８３、１８４を有する。垂直寸法は、通常、５０マイクロメートルと５００マイクロメートルとの間の範囲にある。通常、各ポストの垂直寸法は、ポストが延在してくる第１のコンポーネント又は第２のコンポーネントの平面に対して平行な第２の方向１７８における、こうしたポストのそれぞれの幅１８５又は１８６の半分より大きい。特定の実施形態において、ポストは金属層から材料を除去するエッチングを含むプロセスを通じて形成することができ、それにより、その端部１６３’が高い度合いの共平面性を有する第１のポスト１８１を有するパッケージの作製を容易にすることができる。同様に、こうしたプロセスはその端部１６４’が高い度合いの共平面性を有する第２のポスト１８２を有するパッケージの作製を容易にすることができる。通常のエッチングプロセスは形状が円錐台であるポストを形成する傾向がある。なぜなら、材料の除去が垂直方向１８０と横方向１７８、１７９との双方に進行するからである。一方、いくつかの減法プロセス(subtractive process)は横方向における材料除去の度合いを低減することができ、これにより、この方式で形成されたポストはより円柱に近い形状を有することができる。更なる別の例において、ポストはフォトレジストマスク等の一時層（temporary layer）の開口部へ金属をめっきし、その後一時層を除去することによって形成することができる。中実又は中空の金属ポストはこうしためっきプロセスからの結果として得ることができる。
【００５７】
金属ポストが接合される、他のサポート素子のそれぞれの第１の接続子１９１又は第２の接続子１９２は、ボンディングメタル、例えば、はんだ、スズ、インジウム又は共晶材料等の導電性塊を備えることができる。一例において、第１の接続子２２１、第２の接続子２２２又はその双方はそれぞれのサポート素子の第２の表面の上方に突き出すスタッドバンプを備えることが可能である。特定の例において、スタッドバンプは金、銅とすることができるか、又は本質的に銅からなることができる。一例において、パラジウム、チタン、タングステン、タンタル、コバルト、ニッケル等の金属、又はこうした金属のうちの１つ若しくは複数の合金等の導電性合金のめっきコーティング若しくはバリア層が、スタッドバンプとスタッドバンプが結合される導電性塊２３１との界面に存在することができる。図２及び本明細書の他の図面において、パッケージ２１０の端子及び他の素子は、それらが存在している場合であっても、示される特定の図面から省略される場合がある。
【００５８】
図３は超小型電子パッケージ１０の組立体１４を示しており、ここでは、外部コンポーネント１２がパッケージ１０の上方に積重され、パッケージ１０の第１の端子１４１と電気的に結合されている。例えば、外部コンポーネント１２はコンタクト１４８を、ボンディングメタル、例えば、スズ、インジウム、はんだ、共晶体金属合金等の導電性塊１４４を通じて第１の端子１４１に接合させることができる。１つの例において、外部コンポーネント１２は、トレース及びコンタクトを自身の上に有する回路パネルであることが可能であり、外部コンポーネント１２はその内部に追加のコンポーネントを有することができるか、又はそれに追加のコンポーネントを結合させることができる。いくつかの更なる例において、外部コンポーネントはパッケージングされた、又はパッケージングされていない超小型電子素子とすることができる。例えば、外部コンポーネント１２は端子１４１と接合される１組のコンタクト１４８を有する第２の超小型電子素子３２０を備える超小型電子パッケージとすることができる。
【００５９】
図３に更に示されているように、超小型電子パッケージ１０はボンディングメタル、例えば、はんだ、スズ、インジウム若しくは共晶体材料、又は第２の端子１４２に取り付けられるこうした材料等の導電性接合素子１４６を有することができ、接合素子１４６は超小型電子パッケージ１０を外部コンポーネント１６のコンタクト１４７に接合させるのに用いられる。いくつかの事例において、外部コンポーネント１６はトレース及びコンタクトを自身の上に有する回路パネルとすることができ、外部コンポーネント１６はその内部に追加のコンポーネントを有することができるか、又はそれに追加のコンポーネントを結合させることができる。いくつかの更なる例において、外部コンポーネントはパッケージングされた、又はパッケージングされていない超小型電子素子とすることができる。
【００６０】
図４Ａ及び図４Ｂは、上記で図１Ａ及び図１Ｂに関して記載した超小型電子パッケージの変形形態に係る、超小型電子パッケージ４１０を示しており、ここでは、第１の端子１４１の第２の方向１７８におけるピッチ「ｂ」は第２の端子の第２の方向におけるピッチ「ａ」とは異なっていることが可能である。第１の端子１４１のピッチは、第１の表面１０１に平行で第１の方向及び第２の方向に対し横方向である第３の方向１７９における第２の端子のピッチと異なっていることも可能である。したがって、図示するように、第１の端子のピッチは、第２の方向若しくは第３の方向のいずれか又はその双方における第２の端子のピッチより大きくすることができる。代替的に、第１の端子のピッチは、第２の方向若しくは第３の方向のいずれか又はその双方における第２の端子のピッチより小さくすることができる。本明細書において提供される任意の又は全ての実施形態において、第１の端子のピッチと第２の端子のピッチとの間の関係は、本明細書において図１Ａ及び図１Ｂに関して記載したもの、又は本明細書において図４Ａ及び図４Ｂに関して記載したものと同様とすることができる。
【００６１】
図５は、図１Ａ及び図１Ｂに見られる超小型電子パッケージの変形形態を示しており、ここでは、第１の接続子及び第２の接続子は実質的に剛性の中実の金属の第１のポスト２８１及び第２のポスト２８２の形態で示されていて、それらの各々が図２に関して上述した構造体を有することができる。しかしながら、この例では、第１のポスト２８１の端部２６３は第２のポスト２８２の対応する端部２６４と整列され接合される。図示される例において、端部及びポストの辺縁部表面２８５と接触する導電性塊２９１は第１のポスト及び第２のポストの各対と接合することができる。一方、特定の例では、端部２８１、２８２は、はんだを用いる必要なく、金属間接合又は金属間拡散接合を通じて共に接合することができる。
【００６２】
図５に示される更なる例において、第２のサポート素子１０４の第２の表面の上方に突き出している第２の接続子３８２等の接続子は実質的に剛性の中実の金属ポストの形態をとることができ、第１の接続子３８１は、端部表面２６４’と接触する金属をめっきすること等によって第２の接続子３８２の端部２６４’と接触する金属を堆積することによって形成することができる。１つの例において、第１の端子２４１は、第１の接続子３８１と第１の端子の金属層とを同時に形成するめっきプロセスによって形成することができる。
【００６３】
図６は、図１Ａ及び図１Ｂ又は図４Ａ及び図４Ｂに示し、それらに関して上述した実施形態の変形形態に係る超小型電子パッケージ６１０を示しており、ここでは、超小型電子パッケージは第１の封止６５０及び第２の封止１５２を含む。１つの例において、接続子１６１又は接続子１７１等の第１の接続子は第２の封止１５２内で部分的に封止することができ、このとき、第１の接続子の端部１６３は接続子１６２又は接続子１７２等の対応する第２の接続子の端部１６４と接合し、これにより、第１のサポート素子と第２のサポート素子との間に導電性経路を提供する。この事例において、モノリシックの封止６５０は第１の接続子が第２の接続子に接合された後に形成することができ、それにより、モノリシックの封止は、超小型電子素子１２０が搭載されるサポート素子１０４から離れる方向を向いている超小型電子素子１２０の面１２５と接触した状態で形成される。１つの例において、モノリシックの封止６５０は第２の封止１５２と接触した状態で形成することができ、それにより結果として得られるパッケージは、第２の封止１５２と、元の第２の封止の上面１５３上及び側面１５４上に、並びに第１のサポート素子１０２の第２の表面１０３及び第２のサポート素子１０４の第２の表面１０６の上に形成されるモノリシックの封止６５０とを統合する、構造的に強固な封止を有する１つの統合されたパッケージとなる。パッケージ６１０は内部界面を有することができ、そこで、モノリシックの封止６５０は第２の封止１５２の表面１５３、１５４と接触するとともに、こうした表面の上に形成される。
【００６４】
図７において更に見られるように、図６に示す実施形態の変形形態において、第１の接続子は、第２の接続子に接合される実質的に剛性の中実の金属ポスト１８１とすることができる。１つの例において、第２の接続子は上記で記載したような導電性塊１６２とすることができる。
【００６５】
図８は図６に見られる超小型電子パッケージ６１０の組立体を示しており、この組立体は別のコンポーネント１２と接合されて、図３に関して上述した超小型電子組立体に類似の超小型電子組立体を形成している。
【００６６】
図９は更なる変形形態を示しており、ここでは、第２の封止９５２が形成され、それにより、第２の封止９５２が第１の接続子を部分的に封止する代わりに第２の接続子９６２を部分的に封止している。この変形形態において、モノリシックの封止９５０は第２の封止の上面９５３及び側面９５４と接触した状態であるとともに超小型電子素子１２０の面１２５と接触した状態で形成することができる。封止９５０は第１のサポート素子の第２の表面１０３及び第２のサポート素子の第２の表面１０６と接触した状態で形成することができる。
【００６７】
図１０は更なる変形形態に係る超小型電子パッケージ１０１０を示しており、ここでは、図９に見られるような導電性塊又ははんだ被膜の中実コアの代わりに、第２の接続子を実質的に剛性の中実の金属ポスト９８２とすることができるとともに、導電性塊１６１等の第１の接続子と接合させることができる。パッケージ１０１０の別の変形形態（図示せず）において、第１の接続子は実質的に剛性の中実の金属ポストとすることができ、第２の接続子は導電性塊とすることができる。
【００６８】
図１１〜図１３は図６に見られる実施形態に係る超小型電子パッケージ６１０を形成する方法における段階を示している。このようにして、図１１に示すように、第１のサポート素子１０２を備えるサブ組立体２１は第１の接続子１６１を第１のサポート素子１０２の第２の表面１０３の上方に突き出して、封止１５２が個々の第１の接続子１６１を取り囲むとともに第１の接続子を互いに絶縁するように形成することができる。１つの例において、封止１５２は示す図面において、方向１７８に幅を有する正方形又は長方形のフレームの形態をとることができ、フレーム内の中央部の開口部は、超小型電子素子１２０を収容するようなサイズにされる。第１の接続子１６１の端部１６３は封止１５２の表面１５３において露出し、表面１５３の上方で第２のサポート素子１０４に向かう方向１８０に突き出すことができるか、表面１５３と面一とすることができるか、表面１５３の下方で、第１のサポート素子の表面１０３に向かう方向にくぼませることができる。
【００６９】
１つの例において、サブ組立体２１は第１のサポート素子１０２及び第１のサポート素子１０２の第２の表面１０３の上方に突き出している第１の接続子１６１の構造体を形成することによって形成することができる。第１の接続子１６１は、導電性塊とすることができるか、又は上記の他の実施形態に関して記載したような他の第１の接続子とすることができる。次に、封止は、構造体のモールドへ封止剤を注入すること等によって構造体の上へとモールドすることが可能である。一方、モールドのプレートは第１の接続子１６１の端部１６３に押し付けられた状態で置かれ（rests against）、それにより、端部１６３が封止剤によって覆われないか、又は完全には覆われていない状態を維持することができる。後続のデフラッシングを用いてモールドされた第１の接続子の端部を更に露出させることができる。１つの例において、モールドプレートは第１の接続子の端部１６３の近くの第１の接続子の端部部分を収容するサイズのモールドシャーシを備えることができ、それにより、封止剤が第１の接続子の端部部分の周囲を流動し、結果として得られるサブ組立体２１の第１の接続子の端部１６３が、モールドされた封止の表面１５３の上方に延在する。同様に、モールドプレートは第１の接続子と整列されたロケーションに突起部を備えることができ、それにより、結果として得られるサブ組立体２１内の第１の接続子はモールドされた封止の表面１５３の下方にくぼんだ状態になる。
【００７０】
封止１５２はポリマ材料を含むか、又は本質的にポリマ材料からなることができる。封止を作製することが可能な材料の例はポッティング化合物、エポキシ、液晶ポリマ、熱可塑性物質及び熱硬化性ポリマである。特定の例において、封止は粒子充填材料を内部に有する未硬化ポリマ材を第１のサポート素子１０２の第２の表面１０３へモールディングするか又は他の形で堆積させること等によって形成される、ポリママトリクス及びポリママトリクス内の粒子充填材料を含むことが可能である。１つの例において、粒子充填材料はオプションで低い熱膨張率（「ＣＴＥ」）を有することができ、それにより、結果としての封止１５２は摂氏温度当たりの１０パーツパーミリオンより低いＣＴＥを有することができ、この単位は、本明細書において、以下で「ｐｐｍ／°Ｃ」と記載する。１つの例において、封止は、中でも、ガラス若しくはセラミックの充填剤又は半導体充填剤等の充填材料を含むことができる。
【００７１】
次に、図１２において見られるように、サブ組立体２１は、第２のサブ組立体２２の第２のサポート素子１０４に取り付けられている、対応する第２の接続子１６２に接合するために所定の位置に移動させることができる。例えば、図１２に示すように、第１の接続子及び第２の接続子は互いと整列させることができ、第１のサポート素子及び第２のサポート素子は、第１の接続子及び第２の接続子のうちの少なくとも１つに含まれるボンディングメタルが流動して第１の接続子と第２の接続子との間にジョイントを形成するのに十分な状態にされることが可能である。例えば、第１の接続子は、第１の接続子、第２の接続子又はそれらの双方の温度をボンディングメタルが流動する温度まで上げる前又はその温度まで上げている間に、整列された第２の接続子と接触した状態にされることが可能である。
【００７２】
図１３において更に見られるように、封止剤６５０を、例えば、流動性オーバーモールド材料等の封止剤材料を第１のサポート素子１０２の第２の表面１０３へモールドすること等によって、接合された第１の接続子１６１及び第２の接続子１６２を覆うように施し、第１のサポート素子１０２と第２のサポート素子１０４との間、及び超小型電子素子と、超小型電子素子に隣接するサポート素子１０２の表面１０３との間の空間を充填することができる。
【００７３】
このようにして、図１３に示すように、組立体すなわちパッケージ６１０は図６に関して更に上述したように形成される。
【００７４】
図１４を参照すると、図１１〜図１３に関連して上述した方法の変形形態において、第２の接続子１６２は第２の封止の表面１５３において露出している第１の接続子１６１の端部１６３と接合させることができる。次に、第２の接続子１６２は第２のサポート素子の第２の表面１０６において導電性素子１６６、 例えば、パッド、ポスト又は他の導電性接続子と接合させて、図１２に見られる組立体等の、又はそれに類似する組立体を形成することができる。次に、封止剤６５０を組立体に施して、図１３において見られるとともに図６に関連して更に上述したような組立体６１０を形成することが可能である。
【００７５】
図面内では特に示していないが、図１１〜図１４に関連して上述した方法は、限定ではないが、図１Ａ及び図１Ｂ、図２、図４Ａ及び図４Ｂ、図５、図６並びに図７に関して上述したタイプの第１の接続子及び第２の接続子の任意のものとともに用いることが可能である。本明細書における超小型電子パッケージ及び組立体のうちの任意のもの又はそのすべてに関して、１つ若しくは複数の封止を形成するプロセス、又は第１の接続子及び／又は第２の接続子及び端子のうちの任意のもの又はそのすべてを形成するプロセスは、米国特許出願第１１／１６６９８２号（Tessera  ３．０−３５８  ＣＩＰ出願）；同第１１／７１７５８７号（Tessera  ３．０−３５８  ＣＩＰ出願のＣＩＰ出願）、同第１１／６６６９７５号（Tessera  ３．３−４３１）、同第１１／３１８４０４号（Tessera  ３．０−４８４）、同第１２／８３８９７４号（Tessera  ３．０−６０７）、同第１２／８３９０３８号（Tessera  ３．０−６０８）、同第１２／８３２３７６号（Tessera  ３．０−６０９）及び同第０９／６８５７９９号（ＴＩＰＩ  ３．０−２０１）に更に示され、記載されているとおりのものとすることができ、これらの開示は、引用することにより本明細書の一部をなすものとする。
【００７６】
図１５〜図１７は図９に見られる実施形態に係る超小型電子パッケージ９１０を形成する方法における段階を示している。この変形形態において、第２のサポート素子１０３上の第２の接続子１６２は前もって第２の封止９５２内に部分的に封止されており、その後に第２の接続子１６２は第１の接続子１６１のそれぞれに接合されて図１６に見られるような組立体を形成する。その後、封止９５０を施して、図１７に見られ、図９に関連して上述したような組立体９１０を形成することができる。ここで、封止９５０は第２の封止９５２の表面９５３、９５４と、第１のサポート素子１０２の第２の表面１０３と、第２のサポート素子１０４の第２の表面１０６とに接触することができる。
【００７７】
図１８は図１５〜図１７に関連して上述した方法の変形形態を示しており、ここで、接続子１６５は第２の封止の表面９５３において露出している第２の接続子１６２の端部１６４と接合させることができる。次に、接続子１６５を、第２のサポート素子１０２の第２の表面１０３において導電性素子２６６、 例えば、パッド、ポスト又は他の導電性接続子と接合させて、図１６に見られる組立体等の、又はそれに類似する組立体を形成することができる。次に、封止剤９５０を組立体に適用して、図１７において見られるとともに図９に関連して上述したような組立体９１０を形成することが可能である。
【００７８】
図１９は、第１のサポート素子１０２が、その第１の表面１０１と第２の表面１０３との間に延在する開口部１５５を備える例に係る組立体１１１０を示している。１つの例において、組立体１１１０を製造するとき、開口部は、封止剤を第１のサポート素子と第２のサポート素子との間の内部空間へと通過させて供給することが可能なポートとして用いることができる。
【００７９】
図２０は上記の図９及び図１７に関連して記載した実施形態の変形形態に係る組立体１２１０を示しており、ここでは、封止１２５２は超小型電子素子１２０上に重なる追加の部分を備えている。図示する例において、封止剤１２５２は第２の接続子１６２を部分的に封止し、超小型電子素子の主表面１２９と辺縁部表面１２７との上に延在するモノリシックの領域として形成される。主表面１２９は、超小型電子素子が第２のサポート素子１０４上に上向きで搭載されたとき、図１Ａに関連して上述したように前面とすることができる。代替的に、主表面１２８は、超小型電子素子が第２のサポート素子１０４の方を向いているとき、前面とは反対側の、超小型電子素子１２０の裏面とすることができる。この例において、封止１２５０は、封止１２５２と接触した状態に形成することが可能であり、第１のサポート素子１０２の第２の表面１０３上に重なるか、又は表面１０３と接触した状態にあることが可能である。
【００８０】
図２１及び図２２は上記の図１１〜図１３に関連して上述した方法の変形形態に係る処理プロセスを示している。図２１に示すように、サブ組立体３２１はそれ自体が超小型電子パッケージであることが可能であり、この超小型電子パッケージにおいて、小型電子素子１３０は、図１Ａに関連して上述したような超小型電子素子２０とサポート素子１０４との間の結合と同様のやり方でサポート素子３０２に電気的に結合されているコンタクトを有している。いくつかの例において、封止３５２は超小型電子素子１３０の辺縁部表面１３２を覆うことができ、いくつかの例では、サブ組立体３２１のサポート素子３０２から離れる方を向いている超小型電子素子の主表面１３４を覆うことができる。
【００８１】
次に、図２２を参照すると、サブ組立体３２１の接続子１６１は第２のサブ組立体２２の対応する接続子１６２と整列され、接合されることが可能であり、封止６５０を超小型電子素子１２０とサブ組立体３２１との間の空間内に形成して、マルチレベルに積重され電気的に結合された組立体１３１０を形成することができる。この組立体は、超小型電子素子１２０、１３０とそれらの素子が結合されたサポート素子３０２、１０４とを備え、それにより、超小型電子素子１２０、１３０はサポート素子１０４、３０２並びに第１の接続子１６１及び第２の接続子１６２を通じて互いと電気的に結合されることが可能である。接合素子１４６、例えば、図３に関連して上述したはんだボール等は、通常、封止６５０を形成した後にサポート素子１０４の端子１４２に施すことができる。
【００８２】
図２３は図１４に示す変形形態と類似の変形形態を示しており、ここでは、第１のサブ組立体及び第２のサブ組立体を組み立てるプロセスが、第１の接続子の端部１６３を第２の接続子１６２にあらかじめ取り付けた状態で実行される。
【００８３】
図２４は上記図１５〜図１７に示す方法に類似の変形形態の方法を示しており、この組立プロセスは、封止９５２が第２の接続子１６２を部分的に覆い、第１の接続子１６１が、封止９５２の表面９５３において露出されている第２の接続子１６２の端部１６４と接合された状態において実行することができる。図２５はこのようにして形成された結果としての組立体１４１０を示している。
【００８４】
図２６及び図２７は、それぞれの組立体における第１の接続子１６１及び第２の接続子１６２の双方が図１１〜図１３及び図１５〜図１７に示す方法に関して上記で検討したように部分的に封止されることが可能である、別の変形形態を示している。しかしながら、この事例では、図示するように、第３の接続子１６９は上述のような導電性塊の形態とすることができ、第１の接続子の端部１６３に取り付けられ電気的に結合されることが可能である。図２７において更に示されているように、第３の接続子１６９は第２の接続子１６２に整列され、接合されることが可能であり、次に、結果として得られる組立体１５１０は、個々の第３の接続子１６９間の空間を充填するとともに超小型電子素子１２０とサポート素子３０２との間の空間を充填する第３の封止１５５０内に封止されることが可能である。組立体１５１０は、上述したような外部コンポーネントの対応するコンタクトと更に接続するために、接合素子１４６をサポート素子１０４に取り付けた状態で形成することもできる。
【００８５】
図２８〜図３０は上述の方法の別の変形形態に係る処理プロセスを示している。この例において、第１の接続子若しくは第２の接続子又はそれらの双方の上の部分封止は省略することができる。代わりに、図２８に示すように、誘電体補強カラー１５６が第１の接続子１６１、第２の接続子１６２又はそれらの双方のうちの個別の接続子の周囲に存在することができる。図２８に見られるように、補強カラー１５６はそれぞれの個別の接続子の外部表面、例えば一般に、導電性塊の球面又は代替的には隣接するポスト若しくは他の接続子の壁面の上に重なる部分１５７を備え、補強カラーは隣接する補強カラー同士がぶつかるトラフ１５９を形成することができる。補強カラーは材料をサポート素子１０２の表面１０３へと流し込むことによって形成することができ、次に、材料は第１の接続子１６１が取り付けられている表面１０３のロケーションへ流れることができる。例えば、誘電体補強材料は第１の接続子の個々の接続子の周囲の領域へ流れる液体として分注することができる。いくつかの例では、補強カラーの一部又はすべてを形成する際に、真空塗布、ローラーコーティング、スプレーコーティング、分注、又はスクリーンプロセスを液体材料とともに用いることができる。誘電体補強材料は接続子の周囲を毛管作用で上げられ（wick up）、それにより、接続子の端部１６３が露出している間、接続子の外部表面を支持して、こうした接続子が他の接続子と接合されて本明細書に記載されている組立体又はパッケージを形成するとき、強材料によって補強されている接続子が崩壊するのを防止するか、又は実質的に防止することができる。いくつかの事例において、デフラッシング手順を使用して端部１６３の上に重なっている比較的少量の補強材料を除去することができる。図２８において更に見られるように、こうした補強材料１５６は第２の接続子１６２において、及びその周囲に存在することもできる。代替的には、第２の接続子１６２ｂの事例に見られるように、補強層は省略することができる。１つの例において、補強材料は、誘電体粒子充填材料を有するアンダーフィル材料等であり、一般に、半導体チップ等の超小型電子素子のコンタクト支持面と、チップがフリップチップ実装され電気的に相互接続される基板の表面との間の界面に分注されるようなエポキシ材料とするか、又はそれを含むことができる。いくつかの事例において、補強カラーはその補強カラーが上に施されるサブ組立体のＣＴＥを低減することができる。
【００８６】
図２９において更に示されているように、端部を露出させた状態の第１の接続子及び第２の接続子を有するサブ組立体は上述した方法と類似した方法で一緒に接合されることが可能である。
【００８７】
その後、図３０に見られるように、接合されたサブ組立体は、サブ組立体間の空間を充填し、第１の接続子と第２の接続子との間の接合を更に補強している封止１５０を用いて機械的に補強されることが可能である。図３０に見られるように、接合された第１の接続子１６１及び第２の接続子１６２は、上述の実施形態に関して記載した（正：described）方法と類似の方法で高さを増加させ、第１のサポート素子と第２のサポート素子との間の接続のアスペクト比を増加させることができる。
【００８８】
図２８〜図３０に示す実施形態の変形形態において、硬化層を第２の接続子のみの壁面上に重ねることができるか、又は第２の接続子のいくつかのみの壁面上に重ねることができる。第１の接続子、第２の接続子又は第１の接続子と第２の接続子との双方は導電性塊とすることができるか、又は上記で示し検討した接続子のタイプうちの任意のものとすることができる。
【００８９】
更なる変形形態において、上記で図２１において示し記載したパッケージ３２１等の超小型電子パッケージは、図２８におけるサポート素子１０２を備えるサブ組立体と置き換えることができ、こうしたサブ組立体を別の超小型電子パッケージと接合させて、図２９に示す組立体と類似した組立体を形成することが可能である。
【００９０】
他の変形形態（図示せず）において、図１１〜図１４、図１５〜図１８、又は図２１〜図３０において示されている組立処理プロセスのうちの任意のものは、そこで記載したような超小型電子素子又はサポート素子を有するサブ組立体のうちの１つ又はその双方が異なる構造体によって置き換えられる状態で実行することができる。具体的には、サブ組立体のうちの１つ又はその双方は、超小型電子素子と、こうしたサブ組立体の各レベルにおいてそれぞれの超小型電子素子に結合されたサポート素子との、マルチレベルに積重され電気的に相互接続された組立体とすることができるか、又はその組立体を備えることが可能である。
【００９１】
上述した構造体は、並外れた３次元相互接続機能を提供する。これらの機能を任意のタイプのチップで使用することができる。単に例として、チップの以下の組合せを、上述したような構造体に含めることができる。すなわち、（ｉ）プロセッサ及びプロセッサとともに使用されるメモリ、（ｉｉ）同じタイプの複数のメモリチップ、（ｉｉｉ）ＤＲＡＭ及びＳＲＡＭ等の異なるタイプの複数のメモリチップ、（ｉｖ）画像センサ及びセンサからの画像を処理するために使用される画像プロセッサ、（ｖ）特定用途向け集積回路（「ＡＳＩＣ」）及びメモリである。上記で検討した構造体を、別の電子システムの構成で利用することができる。例えば、本発明の更なる実施形態によるシステム５００は、他の電子コンポーネント５０８及び５１０とともに上述したような構造体５０６を含む。説明した例では、コンポーネント５０８は半導体チップであり、コンポーネント５１０が表示画面であるが、他の任意のコンポーネントを使用することができる。当然ながら、例示を明確にするために図３１には２つの追加のコンポーネントのみを示すが、本システムは、任意の数のこうしたコンポーネントを含むことができる。上述したような構造体５０６は、例えば、上記において検討したような超小型電子パッケージとすることができるか、又は図３若しくは図８に関して上記で検討したような超小型電子組立体とすることができる。構造体５０６並びにコンポーネント５０８及び５１０は、破線で概略的に示す共通ハウジング５０１内に取り付けられ、必要に応じて互いに電気的に相互接続されて所望の回路を形成する。図示する例示的なシステムでは、システムは、可撓性印刷回路基板等の回路パネル５０２を含み、回路パネルは、コンポーネントを互いに相互接続する多数の導体５０４を含み、それらのうちの１つのみを図２１に示す。しかしながら、これは単に例示的なものであり、電気接続をもたらす任意の適切な構造を使用することができる。ハウジング５０１は、例えば携帯電話又は携帯情報端末における使用可能なタイプの携帯型ハウジングとして示されており、画面５１０は、ハウジングの表面において露出している。構造体５０６が、撮像チップ等の感光素子を含む場合、光を構造体に誘導するために、レンズ５１１又は他の光学デバイスもまた提供することができる。この場合もまた、図２１に示す簡略化システムは単に例示的なものであり、上記で検討した構造体を用いて、デスクトップコンピュータ、ルータ等、一般に固定構造体とみなされるシステムを含む他のシステムを作製することができる。
【００９２】
上記で検討した特徴のこれらの変形形態及び組み合わせ、並びに他の変形形態及び組み合わせは、本発明から逸脱することなく利用することができるので、好ましい実施形態の上述した説明は、特許請求の範囲によって規定されるような本発明を限定するものではなく例示するものとして受け取られるべきである。
【図１Ａ】
2016529703.tif 000003
【図１Ｂ】
2016529703.tif 000004
【図２】
2016529703.tif 000005
【図３】
2016529703.tif 000006
【図４Ａ】
2016529703.tif 000007
【図４Ｂ】
2016529703.tif 000008
【図５】
2016529703.tif 000009
【図６】
2016529703.tif 000010
【図７】
2016529703.tif 000011
【図８】
2016529703.tif 000012
【図９】
2016529703.tif 000013
【図１０】
2016529703.tif 000014
【図１１】
2016529703.tif 000015
【図１２】
2016529703.tif 000016
【図１３】
2016529703.tif 000017
【図１４】
2016529703.tif 000018
【図１５】
2016529703.tif 000019
【図１６】
2016529703.tif 000020
【図１７】
2016529703.tif 000021
【図１８】
2016529703.tif 000022
【図１９】
2016529703.tif 000023
【図２０】
2016529703.tif 000024
【図２１】
2016529703.tif 000025
【図２２】
2016529703.tif 000026
【図２３】
2016529703.tif 000027
【図２４】
2016529703.tif 000028
【図２５】
2016529703.tif 000029
【図２６】
2016529703.tif 000030
【図２７】
2016529703.tif 000031
【図２８】
2016529703.tif 000032
【図２９】
2016529703.tif 000033
【図３０】
2016529703.tif 000034
【図３１】
2016529703.tif 000035
【国際調査報告】
2016529703.tif 000036
2016529703.tif 000037
2016529703.tif 000038