(57)【要約】【課題】本発明には、ＬＥＤ駆動回路および制御システムが開示されている。【解決手段】当該ＬＥＤ駆動回路は、駆動制御回路、及び定電流チャネルグループ回路を含み、そのうち、駆動制御回路は、定電流チャネルグループ回路に接続され、データ制御信号を用いて定電流チャネルグループ回路の規則正しいスイッチオンまたはスイッチオフを制御するロジック制御回路と、ロジック制御回路に接続され、データ制御信号と同期するタイミング制御信号を取得し、出力するクロック遅延回路とを含む。本出願によれば、ＬＥＤ駆動回路にクロック遅延回路が集積されることによって、データ制御信号とタイミング制御信号との同期が実現されるとともに、ＰＣＢ配線の数が減らされ、タイミング制御信号のＰＣＢにおける信号への影響が下げられ、ＬＥＤが正しく表示でき、また、ＬＥＤユニットボードの信号伝送品質および抗干渉性能が高められ、ＬＥＤユニットボードの配線の難しさが低減することができる。【選択図】図３
2016505880.tif 000002
【特許請求の範囲】
【請求項１】
駆動制御回路、及び定電流チャネルグループ回路を含み、
前記駆動制御回路は、
前記定電流チャネルグループ回路に接続され、データ制御信号を用いて前記定電流チャネルグループ回路の規則正しいスイッチオンまたはスイッチオフを制御するロジック制御回路と、
前記ロジック制御回路に接続され、前記データ制御信号と同期するタイミング制御信号を取得し、出力するクロック遅延回路と、
を含むことを特徴とするＬＥＤ駆動回路。
【請求項２】
記タイミング制御信号はシフトパルス信号を含み、
前記駆動制御回路の入力端はシフトパルス入力ポートを含み、
前記駆動制御回路の出力端はシフトパルス出力ポートを含み、
そのうち、前記クロック遅延回路は、シフト遅延入力ポートと、クロック遅延サブ回路と、遅延出力ポートとを含み、
そのうち、前記シフト遅延入力ポートは、前記シフトパルス入力ポートに接続され、前記シフトパルス信号を受信し、
前記クロック遅延サブ回路は、前記シフト遅延入力ポートと前記ロジック制御回路との間に接続され、前記クロック遅延サブ回路により生成された遅延データを用いて、前記シフトパルス信号に対して遅延処理を行い、前記データ制御信号と同期するシフトパルス信号を取得し、
前記遅延出力ポートは、前記クロック遅延サブ回路と前記シフトパルス出力ポートとの間に接続され、前記シフトパルス信号を出力することを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記クロック遅延回路は、読み取り装置を含み、
そのうち、前記読み取り装置は、入力端が前記ロジック制御回路に接続され、前記ロジック制御回路の遅延テーブルの中の遅延データを読み取り、出力端がクロック遅延サブ回路に接続され、前記遅延データを前記クロック遅延サブ回路に送信することを特徴とする請求項２に記載の駆動回路。
【請求項４】
前記タイミング制御信号は、データラッチ信号を含み、
前記駆動制御回路の入力端は、データラッチ入力ポートを含み、
そのうち、前記ロジック制御回路は、前記データラッチ入力ポートに接続され、前記データラッチ信号を受信するラッチ入力ポートを含むことを特徴とする請求項１に記載の駆動回路。
【請求項５】
前記タイミング制御信号は、イネーブル制御信号を含み、
前記駆動制御回路の入力端は、イネーブル制御入力ポートを含み、
そのうち、前記ロジック制御回路は、
前記イネーブル制御入力ポートに接続され、前記イネーブル制御信号を受信するイネーブル入力ポートを含むことを特徴とする請求項１に記載の駆動回路。
【請求項６】
前記駆動制御回路の入力端は、データ入力ポートを含み、
前記駆動制御回路の出力端は、データ制御出力ポートを含み、
そのうち、前記ロジック制御回路は、
前記データ入力ポートに接続され、データ制御信号を受信する第１の制御入力ポートと、
前記第１の制御入力ポートと前記クロック遅延回路との間に接続され、前記データ制御信号と前記タイミング制御信号を用いて、ロジック制御信号を生成するロジック制御サブ回路と、
前記ロジック制御サブ回路に接続されるとともに、定電流チャネル制御信号セットにより前記定電流チャネルグループ回路に接続され、前記ロジック制御信号を前記定電流チャネルグループ回路に出力する第１の制御出力ポートと、
前記ロジック制御サブ回路と前記データ制御出力ポートとの間に接続され、前記データ制御信号を出力する第２の制御出力ポートと、を含むことを特徴とする請求項３ないし５のいずれか一項に記載の駆動回路。
【請求項７】
前記定電流チャネルグループ回路は、
第１端がそれぞれ電力供給装置の電源端または接地端に接続され、第２端がそれぞれＬＥＤ表示パネルにおける対応する列の前記ＬＥＤ粒子の陽極または陰極に接続され、第３端がそれぞれ前記定電流チャネル制御信号セットにおける対応する接続端子に接続される１つまたは複数の定電流ロジック素子を含むことを特徴とする請求項６に記載の駆動回路。
【請求項８】
前記ロジック制御サブ回路は、
前記定電流ロジック回路と前記読み取り装置との間に接続され、前記定電流チャネルグループ回路における定電流ロジック素子の数に対応する前記遅延データを読み取るサブプロセッサを含むことを特徴とする請求項７に記載の駆動回路。
【請求項９】
請求項１ないし８のいずれか一項に記載のＬＥＤ駆動回路と、
それぞれ各前記ＬＥＤ駆動回路の制御端に駆動制御ポートを介して接続され、各前記ＬＥＤ駆動回路のスイッチオンまたはスイッチオフを制御する表示制御回路と、を含む表示駆動回路を備えることを特徴とするＬＥＤ制御システム。
【請求項１０】
前記駆動制御ポートは、データ出力ポート、シフトパルス出力ポート、データラッチ出力ポート、イネーブル制御出力ポートを含み、
そのうち、第１個の前記ＬＥＤ駆動回路のデータ入力ポートが前記データ出力ポートに接続されてデータ制御信号を受信し、第ｉ＋１個のＬＥＤ駆動回路のデータ入力ポートが第ｉ個のＬＥＤ駆動回路のデータ制御出力ポートに接続されて前記データ制御信号を受信し、そのうち、ｉは１以上の自然数であり、
前記第１個のＬＥＤ駆動回路のシフトパルス入力ポートが前記シフトパルス出力ポートに接続されて前記シフトパルス信号を受信し、第ｉ＋１個のＬＥＤ駆動回路のシフトパルス入力ポートが第ｉ個のＬＥＤ駆動回路の第２の遅延出力ポートに接続されて前記データ制御信号と同期するシフトパルス信号を受信し、そのうち、ｉは１以上の自然数であり、
各前記ＬＥＤ駆動回路のデータラッチ入力ポートがそれぞれ前記データラッチ出力ポートに接続されてデータラッチ信号を受信し、
各前記ＬＥＤ駆動回路のイネーブル制御入力ポートがそれぞれ前記イネーブル制御出力ポートに接続されてイネーブル制御信号を受信することを特徴とする請求項９に記載のシステム。
【請求項１１】
前記表示駆動回路は、スイッチング回路と制御回路をさらに含み、
そのうち、前記スイッチング回路と、前記ＬＥＤ駆動回路における定電流チャネルグループ回路との何れか一方の第１端が電力供給装置の電源端に接続され、他方の第１端が前記電力供給装置の接地端に接続され、
前記スイッチング回路と、前記ＬＥＤ駆動回路における定電流チャネルグループ回路との何れか一方の第２端が前記ＬＥＤ表示パネルの陽極に接続され、他方の第２端が前記ＬＥＤ表示パネルの陰極に接続され、
前記制御回路は、
前記スイッチング回路の第３端に電力供給制御ポートを介して接続され、前記スイッチング回路のスイッチオンまたはスイッチオフを制御する電力供給制御回路を含み、
そのうち、前記スイッチング回路はＬＥＤ表示パネルへの電力供給を制御するためのもので、前記ＬＥＤ駆動回路は前記ＬＥＤ表示パネルの規則正しい表示を制御するためのものであるを特徴とする請求項９に記載のシステム。
【請求項１２】
前記スイッチング回路は、１つまたは複数の電界効果トランジスタを有するサブスイッチング回路を１つ含み、
そのうち、各前記電界効果トランジスタは、
ソースがそれぞれ前記電力供給装置の電源端または接地端に接続され、
ドレインがそれぞれ前記ＬＥＤ表示パネルにおける対応する行の各前記ＬＥＤ粒子の陽極または陰極に接続され、
ゲートがそれぞれ前記電力供給制御ポートにおける対応する接続端子に接続されることを特徴とする請求項１１に記載のシステム。
【請求項１３】
前記スイッチング回路は、第１のサブスイッチング回路と第２のサブスイッチング回路を含み、
そのうち、前記第１のサブスイッチング回路と前記第２のサブスイッチング回路それぞれは１つまたは複数の電界効果トランジスタを含み、
前記第１のサブスイッチング回路と前記第２のサブスイッチング回路における各前記電界効果トランジスタのソースがそれぞれ前記電力供給装置の電源端または接地端に接続され、
そのうち、前記第１のサブスイッチング回路における各前記電界効果トランジスタのドレインがそれぞれ前記ＬＥＤ表示パネルにおける対応する行の各前記ＬＥＤ粒子のレッドランプ管の陽極または陰極に接続され、各前記電界効果トランジスタのゲートがそれぞれ前記電力供給制御ポートにおける対応する接続端子に接続され、前記ＬＥＤ表示パネルの前記レッドランプ管の電力供給を制御し、
前記第２のサブスイッチング回路における各前記電界効果トランジスタのドレインがそれぞれ前記ＬＥＤ表示パネルにおける対応する行の各前記ＬＥＤ粒子のグリーンランプ管とブルーランプ管の陽極または陰極に接続され、各前記電界効果トランジスタのゲートがそれぞれ前記電力供給制御ポートにおける対応する接続端子に接続され、前記ＬＥＤ表示パネルの前記グリーンランプ管と前記ブルーランプ管の電力供給を制御することを特徴とする請求項１１に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＬＥＤ制御分野に関し、具体的には、ＬＥＤ駆動回路及び制御システムに関する。
【背景技術】
【０００２】
図１は既存技術に係るＬＥＤ駆動回路の内部構成を示す図である。
【０００３】
図１に示すように、現在ＬＥＤ駆動回路は、ロジック回路である駆動制御回路と、定電流チャネルグループ回路から構成されている。駆動制御回路には、シリアルデータポート（シリアルデータポートには、ＳＤＩ、ＳＣＬＫ、ＬＥ、ＯＥ、ＳＤＯが含まれる）及び定電流チャネル制御信号セットが含まれる。シリアルデータポートは、システムの制御信号をＬＥＤ駆動回路に入出力するもので、定電流チャネル制御信号セットにより、定電流チャネルグループ回路の各定電流チャネルがきちんとスイッチオンしたりスイッチオフしたりするように制御する。そのうち、ＳＤＩはデータ入力信号、ＳＣＬＫはシフトパルス信号、ＬＥはデータラッチ信号、ＯＥは定電流入力インターフェースグループの統合したイネーブル制御信号、ＳＤＯ１０１２はデータ出力信号である。定電流チャネルは、電流入力端、電流出力端、及び信号制御端を含み、定電流チャネルグループ回路の電流入力端はＬＥＤのカソードに接続できるように定電流入力インターフェースグループに接続され、定電流チャネルグループ回路の電流出力端はＬＥＤ駆動回路の外部ピンＧＮＤに相互接続され、定電流チャネルグループ回路の信号制御端は定電流チャネル制御信号セットに接続される。
【０００４】
図２は既存技術に係るＬＥＤ駆動回路のカスケード・アプリケーション（cascading application）を示す図である。
【０００５】
図２に示すように、現在ＬＥＤ駆動回路のカスケード・アプリケーションは、表示制御ロジック回路と、直列にエンドツーエンドに接続されたＮ個のＬＥＤ駆動回路を含んで構成される。
【０００６】
表示制御ロジック回路の制御信号ポートはＬＥＤ駆動回路のシリアルデータポートＳＤＩ、ＳＣＬＫ、ＬＥ、ＯＥ、ＳＤＯに接続され、伝送されるシリアルデータによりＬＥＤユニットボードの表示が制御される。
【０００７】
制御信号ポートには、Ｃ＿ＳＤＩシリアルデータ出力信号、Ｃ＿ＳＣＬＫシリアルデータシフトパルス信号、Ｃ＿ＬＥシリアルデータラッチ信号、Ｃ＿ＯＥシリアルデータイネーブル信号が含まれる。そのうち、Ｃ＿ＳＤＩが最初のＬＥＤ駆動回路のＳＤＩに接続され、Ｃ＿ＳＣＬＫ、Ｃ＿ＬＥ、Ｃ＿ＯＥがバスの形でそれぞれＮ個のＬＥＤ駆動回路のＳＣＬＫ、ＬＥ、ＯＥに相互接続される。２つのＬＥＤ駆動回路がＳＤＩとＳＤＯによって相互接続される。
【０００８】
現在ＬＥＤ駆動回路のＳＣＬＫ、ＬＥ、ＯＥはバスの形で表示制御ロジック回路に相互接続されるが、制御信号の数が多くなり、ＰＣＢ配線が難しくなり、制御信号の抗干渉性能が割に弱い。
【０００９】
ＬＥＤ駆動回路のカスケード接続が多くなると、信号伝送の問題を招く。図５のＡ部分に示す表示制御ロジック回路の出力信号のように、Ｃ＿ＳＤＩはシリアル出力データで、Ｃ＿ＳＣＬＫはシフトパルス信号であり、当該信号の立ち上がりエッジでシリアルデータがロジック回路のシフトレジスタに収集され、Ｃ＿ＬＥはシリアルデータのラッチ信号で、当該信号の立ち上がりエッジで各制御されるＬＥＤ駆動回路内のシフトレジスタデータが定電流チャネルの信号制御端に並行して出力される。
【００１０】
図５のＢ部分には、カスケード・アプリケーションの間、図２に示す最終段のＬＥＤ駆動回路のシリアルデータポートの信号図を示す。ＬＥＤ駆動回路は、若干ステージが直列接続されると、最終段のシリアルデータ入力ポートの受信した信号ＳＤＩが時間の遅延があり、そのうち、ＳＤＩはＴ＿ＳＤＩ遅延し、この遅延値はＮ個のＬＥＤ駆動回路のロジック回路の一歩一歩の遅延累加によるものである。しかし、ＳＣＬＫ／ＬＥ／ＯＥはすべて遅延がないため、ＳＣＬＫの立ち上がりエッジにもＳＤＩのデータ変更があり、この時、ＬＥＤ駆動回路のロジック回路部分はＳＣＬＫ信号によりＳＤＩのデータを収集し、かつデータをシフトレジスタに収集するが、この時のデータが間違ったものであるため、ＬＥＤの表示内容の誤りになってしまう。
【００１１】
既存技術において、ＬＥＤ駆動回路のカスケード・アプリケーションの間、制御信号の数が多く、シリアル出力データが遅延することにより、ＰＣＢ配線が難しくなり、制御信号の抗干渉性能が相対的に弱くなり、且つＬＥＤが正しく表示できないという課題について、今まで、効果的なソリューションが提案されていない。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
関連技術において、ＬＥＤ駆動回路のカスケード・アプリケーションの間、制御信号の数が多く、シリアル出力データが遅延することにより、ＰＣＢ配線が難しくなり、制御信号の抗干渉性能が相対的に弱くなり、且つＬＥＤが正しく表示できないという課題について、今まで、効果的なソリューションが提案されていない。よって、本発明は、上記課題を解決するＬＥＤ駆動回路及び制御システムを提供することをその主な目的としている。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の一態様は、駆動制御回路、及び定電流チャネルグループ回路を含み、駆動制御回路は、定電流チャネルグループ回路に接続され、データ制御信号を用いて定電流チャネルグループ回路の規則正しいスイッチオンまたはスイッチオフを制御するロジック制御回路と、ロジック制御回路に接続され、データ制御信号と同期するタイミング制御信号を取得し、出力するクロック遅延回路と、を含むＬＥＤ駆動回路を提供する。
【００１４】
さらに、タイミング制御信号はシフトパルス信号を含み、駆動制御回路の入力端はシフトパルス入力ポートを含み、駆動制御回路の出力端はシフトパルス出力ポートを含み、そのうち、クロック遅延回路は、シフト遅延入力ポートと、クロック遅延サブ回路と、遅延出力ポートとを含み、そのうち、シフト遅延入力ポートは、シフトパルス入力ポートに接続され、シフトパルス信号を受信し、クロック遅延サブ回路は、シフト遅延入力ポートとロジック制御回路との間に接続され、クロック遅延サブ回路により生成された遅延データを用いて、シフトパルス信号に対して遅延処理を行い、データ制御信号と同期するシフトパルス信号を取得し、遅延出力ポートは、クロック遅延サブ回路とシフトパルス出力ポートとの間に接続され、シフトパルス信号を出力する。
【００１５】
さらに、クロック遅延回路は、読み取り装置を含み、そのうち、読み取り装置は、入力端が前記ロジック制御回路に接続され、ロジック制御回路の遅延テーブルの中の遅延データを読み取り、出力端がクロック遅延サブ回路に接続され、遅延データを前記クロック遅延サブ回路に送信する。
【００１６】
さらに、タイミング制御信号は、データラッチ信号を含み、駆動制御回路の入力端は、データラッチ入力ポートを含み、そのうち、ロジック制御回路は、データラッチ入力ポートに接続され、データラッチ信号を受信するラッチ入力ポートを含む。
【００１７】
さらに、タイミング制御信号は、イネーブル制御信号を含み、駆動制御回路の入力端は、イネーブル制御入力ポートを含み、そのうち、ロジック制御回路は、イネーブル制御入力ポートに接続され、イネーブル制御信号を受信するイネーブル入力ポートを含む。
【００１８】
さらに、駆動制御回路の入力端は、データ入力ポートを含み、駆動制御回路の出力端は、データ制御出力ポートを含み、そのうち、ロジック制御回路は、データ入力ポートに接続され、データ制御信号を受信する第１の制御入力ポートと、第１の制御入力ポートと前記クロック遅延回路との間に接続され、データ制御信号とタイミング制御信号を用いて、ロジック制御信号を生成するロジック制御サブ回路と、ロジック制御サブ回路に接続されるとともに、定電流チャネル制御信号セットにより定電流チャネルグループ回路に接続され、ロジック制御信号を定電流チャネルグループ回路に出力する第１の制御出力ポートと、ロジック制御サブ回路とデータ制御出力ポートとの間に接続され、データ制御信号を出力する第２の制御出力ポートと、を含む。
【００１９】
さらに、定電流チャネルグループ回路は、第１端がそれぞれ電力供給装置の電源端または接地端に接続され、第２端がそれぞれＬＥＤ表示パネルにおける対応する列のＬＥＤ粒子の陽極または陰極に接続され、第３端がそれぞれ定電流チャネル制御信号セットにおける対応する接続端子に接続される１つまたは複数の定電流ロジック素子を含む。
【００２０】
さらに、ロジック制御サブ回路は、定電流ロジック回路と読み取り装置との間に接続され、定電流チャネルグループ回路における定電流ロジック素子の数に対応する遅延データを読み取るサブプロセッサを含む。
【００２１】
上記目的を実現するために、本発明のもう一つの態様によると、複数のＬＥＤ駆動回路と、それぞれ各ＬＥＤ駆動回路の制御端に駆動制御ポートを介して接続され、各ＬＥＤ駆動回路のスイッチオンまたはスイッチオフを制御する表示制御回路と、を含む表示駆動回路を備えるＬＥＤ制御システムを提供する。
【００２２】
さらに、駆動制御ポートは、データ出力ポート、シフトパルス出力ポート、データラッチ出力ポート、イネーブル制御出力ポートを含み、そのうち、第１個のＬＥＤ駆動回路のデータ入力ポートがデータ出力ポートに接続されてデータ制御信号を受信し、第ｉ＋１個のＬＥＤ駆動回路のデータ入力ポートが第ｉ個のＬＥＤ駆動回路のデータ制御出力ポートに接続されてデータ制御信号を受信し、そのうち、ｉは１以上の自然数であり、第１個のＬＥＤ駆動回路のシフトパルス入力ポートがシフトパルス出力ポートに接続されてシフトパルス信号を受信し、第ｉ＋１個のＬＥＤ駆動回路のシフトパルス入力ポートが第ｉ個のＬＥＤ駆動回路の第２の遅延出力ポートに接続されてデータ制御信号と同期するシフトパルス信号を受信し、そのうち、ｉは１以上の自然数であり、各ＬＥＤ駆動回路のデータラッチ入力ポートがそれぞれデータラッチ出力ポートに接続されてデータラッチ信号を受信し、各ＬＥＤ駆動回路のイネーブル制御入力ポートがそれぞれイネーブル制御出力ポートに接続されてイネーブル制御信号を受信する。
【００２３】
さらに、ＬＥＤ制御システムは、スイッチング回路と制御回路をさらに含み、そのうち、スイッチング回路と、ＬＥＤ駆動回路における定電流チャネルグループ回路との何れか一方の第１端が電力供給装置の電源端に接続され、他方の第１端が前記電力供給装置の接地端に接続され、スイッチング回路と、ＬＥＤ駆動回路における定電流チャネルグループ回路との何れか一方の第２端がＬＥＤ表示パネルの陽極に接続され、他方の第２端がＬＥＤ表示パネルの陰極に接続され、制御回路は、スイッチング回路の第３端に電力供給制御ポートを介して接続され、スイッチング回路のスイッチオンまたはスイッチオフを制御する電力供給制御回路を含み、そのうち、スイッチング回路はＬＥＤ表示パネルへの電力供給を制御するためのもので、ＬＥＤ駆動回路は前記ＬＥＤ表示パネルの規則正しい表示を制御するためのものである。
【００２４】
さらに、スイッチング回路は、１つまたは複数の電界効果トランジスタを有するサブスイッチング回路を１つ含み、そのうち、各電界効果トランジスタは、ソースがそれぞれ電力供給装置の電源端または接地端に接続され、ドレインがそれぞれＬＥＤ表示パネルにおける対応する行の各ＬＥＤ粒子の陽極または陰極に接続され、ゲートがそれぞれ電力供給制御ポートにおける対応する接続端子に接続される。
【００２５】
さらに、スイッチング回路は、第１のサブスイッチング回路と第２のサブスイッチング回路を含み、そのうち、第１のサブスイッチング回路と第２のサブスイッチング回路それぞれは１つまたは複数の電界効果トランジスタを含み、第１のサブスイッチング回路と第２のサブスイッチング回路における各電界効果トランジスタのソースがそれぞれ電力供給装置の電源端または接地端に接続され、そのうち、第１のサブスイッチング回路における各電界効果トランジスタのドレインがそれぞれＬＥＤ表示パネルにおける対応する行の各ＬＥＤ粒子のレッドランプ管の陽極または陰極に接続され、各電界効果トランジスタのゲートがそれぞれ電力供給制御ポートにおける対応する接続端子に接続され、ＬＥＤ表示パネルのレッドランプ管の電力供給を制御し、第２のサブスイッチング回路における各電界効果トランジスタのドレインがそれぞれＬＥＤ表示パネルにおける対応する行の各ＬＥＤ粒子のグリーンランプ管とブルーランプ管の陽極または陰極に接続され、各電界効果トランジスタのゲートがそれぞれ電力供給制御ポートにおける対応する接続端子に接続され、ＬＥＤ表示パネルのグリーンランプ管と前記ブルーランプ管の電力供給を制御する。
【発明の効果】
【００２６】
本出願によれば、ＬＥＤ駆動回路にクロック遅延回路が集積され、タイミング制御信号がデータ制御信号と同期する信号になるように遅延されることによって、間違ったデータ制御信号中のデータを収集することがなく、また、タイミング制御信号の入出力ポートがＬＥＤ駆動回路に内蔵されることで、ＰＣＢ配線の数を減らし、関連技術において、ＬＥＤ駆動回路のカスケード・アプリケーションの間、制御信号の数が多く、シリアル出力データが遅延することにより、ＰＣＢ配線が難しくなり、制御信号の抗干渉性能が相対的に弱くなり、且つＬＥＤが正しく表示できないという問題を解決し、データ制御信号とタイミング制御信号との同期を実現するとともに、ＰＣＢ配線の数を減少させ、タイミング制御信号のＰＣＢにおける信号への影響を下げ、ＬＥＤを正確に表示させ、また、ＬＥＤユニットボードの信号伝送品質および抗干渉性能を高め、ＬＥＤユニットボードの配線の難しさを低減することができる。
【図面の簡単な説明】
【００２７】
【図１】既存技術に係るＬＥＤ駆動回路の内部構成を示す図である。
【図２】既存技術に係るＬＥＤ駆動回路のカスケード・アプリケーションを示す図である。
【図３】本発明の実施例に係るＬＥＤ駆動回路の構成を示す図である。
【図４】本発明の実施例に係るＬＥＤ駆動回路の詳しい構成を示す図である。
【図５】本発明の実施例に係るＬＥＤ制御システムの構成を示す図である。
【図６】本発明の実施例に係るＬＥＤ制御システムの詳しい構成を示す図である。
【図７】本発明の実施例に係るデータ入力ポート信号のクロックを示す図である。
【図８】本発明の好適な実施例に係るＬＥＤディスプレイの構成を示す図である。
【図８ａ】本発明の好適な実施例に係るＬＥＤディスプレイの詳しい構成を示す図である。
【図８ｂ】図８ａにおける点線部分Ｄの一部拡大図である。
【図８ｃ】図８ｂにおける点線部分Ｄ１の一部拡大図である。
【図９ａ】本出願の実施例５に係るＬＥＤディスプレイの構成を示す図である。
【図９ｂ】図９ａにおける点線部分Ｉの一部拡大図である。
【図９ｃ】図９ｂにおける点線部分Ｉ１の一部拡大図である。
【発明を実施するための形態】
【００２８】
ここで説明する図面は本出願の一部分として本発明をさらに理解するために提供され、本発明の模式的な実施例およびその説明は本発明を解釈するもので、本発明に対する不適切な限定にならない。
なお、衝突がない場合、本出願の実施例および実施例における特徴は互いに組合せることができる。以下、図面を参照しながら実施例を結合して本発明を詳しく説明する。
【００２９】
図３は本発明の実施例に係るＬＥＤ駆動回路の構成を示す図である。図４は本発明の実施例に係るＬＥＤ駆動回路の詳しい構成を示す図である。
【００３０】
図３と図４に示すように、当該ＬＥＤ駆動回路は駆動制御回路３０、及び定電流チャネルグループ回路１０を含み、駆動制御回路３０は定電流チャネルグループ回路１０に接続され、データ制御信号を用いて定電流チャネルグループ回路１０の規則正しいスイッチオンまたはスイッチオフを制御するロジック制御回路３１と、ロジック制御回路３１に接続され、前記データ制御信号と同期するタイミング制御信号を取得し、前記タイミング制御信号を出力するクロック遅延回路３３とを含む。クロック遅延回路は、取得された現在のタイミング制御信号に遅延処理を行い、データ制御信号と同期した遅延されたタイミング制御信号を得る。
【００３１】
本出願のＬＥＤ駆動回路によると、駆動制御回路には、定電流チャネルグループ回路に接続され、データ制御信号を用いて定電流チャネルグループ回路の規則正しいスイッチオンまたはスイッチオフを制御するロジック制御回路と、ロジック制御回路に接続され、データ制御信号と同期するタイミング制御信号を取得し、出力するクロック遅延回路が設けられている。本出願のＬＥＤ駆動回路によれば、ＬＥＤ駆動回路にクロック遅延回路が集成され、タイミング制御信号がデータ制御信号と同期する信号になるように遅延されることによって、間違ったデータ制御信号中のデータを収集することがなく、また、タイミング制御信号の入出力ポートがＬＥＤ駆動回路に内蔵されることで、ＰＣＢ配線の数を減らし、関連技術において、ＬＥＤ駆動回路のカスケード・アプリケーションの間、制御信号の数が多く、シリアル出力データが遅延することにより、ＰＣＢ配線が難しくなり、制御信号の抗干渉性能が相対的に弱くなり、且つＬＥＤが正しく表示できないという問題を解決し、データ制御信号とタイミング制御信号との同期を実現するとともに、ＰＣＢ配線の数を減少させ、タイミング制御信号のＰＣＢにおける信号への影響を下げ、ＬＥＤを正確に表示させ、ＬＥＤユニットボードの信号伝送品質および抗干渉性能を高め、ＬＥＤユニットボードの配線の難しさを低減することができる。
【００３２】
本出願の上記実施例において、タイミング制御信号はシフトパルス信号を含むことができ、駆動制御回路の入力端はシフトパルス入力ポートを含み、駆動制御回路の出力端はシフトパルス出力ポートを含む。そのうち、クロック遅延回路はシフト遅延入力ポート、クロック遅延サブ回路、及び遅延出力ポートを含み、そのうち、シフト遅延入力ポートはシフトパルス入力ポートに接続され、シフトパルス信号を受信し、クロック遅延サブ回路はシフト遅延入力ポートとロジック制御回路との間に接続され、クロック遅延サブ回路により生成された遅延データを用いてシフトパルス信号に対して遅延処理を行い、データ制御信号と同期するシフトパルス信号を取得する。また、遅延出力ポートはクロック遅延サブ回路とシフトパルス出力ポートとの間に接続され、データ制御信号と同期するシフトパルス信号を出力する。
【００３３】
そのうち、遅延データはクロック遅延サブ回路に直接焼き付けてもよいし、クロック遅延サブ回路における読み取り装置によってロジック制御回路から読み取ってもよい。
【００３４】
具体的には、読み取り装置は、入力端がロジック制御回路に接続され、ロジック制御回路の遅延テーブル中の遅延データを読み取り、そのうち、遅延テーブルに記録される遅延データはロジック制御回路が接続される定電流チャネルグループ回路１０に含まれる定電流ロジック素子の数により決定・更新されることができる。読み取り装置は、出力端がクロック遅延サブ回路に接続され、遅延データをクロック遅延サブ回路に送信する。
【００３５】
本出願の上記実施例において、タイミング制御信号はデータラッチ信号を含むことができ、駆動制御回路の入力端はデータラッチ入力ポートを含み、そのうち、ロジック制御回路は、データラッチ入力ポートに接続され、データラッチ信号を受信するラッチ入力ポートを含む。データラッチ入力ポートは図４においてはＬＥポートである。
【００３６】
本出願の上記実施例において、タイミング制御信号はイネーブル制御信号を含み、駆動制御回路の入力端はイネーブル制御入力ポートを含み、そのうち、ロジック制御回路は、イネーブル制御入力ポートに接続され、イネーブル制御信号を受信するイネーブル入力ポートを含む。イネーブル制御入力ポートは図４においてはＯＥポートである。
【００３７】
本出願の上記実施例によると、駆動制御回路の入力端はデータ入力ポートを含み、駆動制御回路の出力端はデータ制御出力ポートを含み、そのうち、ロジック制御回路はロジック制御サブ回路、データ入力ポートに接続され、データ制御信号を受信する第１の制御入力ポート、第１の制御出力ポート、及び第２の制御出力ポートを含む。ロジック制御サブ回路は第１の制御入力ポートと第１の遅延出力ポートとの間に接続され、データ制御信号とタイミング制御信号を用いてロジック制御信号を生成する。第１の制御出力ポートはロジック制御サブ回路に接続されるとともに、定電流チャネル制御信号セットにより定電流チャネルグループ回路に接続され、ロジック制御信号を定電流ロジック回路に出力する。また、第２の制御出力ポートはロジック制御サブ回路とデータ制御出力ポートとの間に接続され、データ制御信号を出力する。
【００３８】
具体的に、図４に示すように、本出願の上記実施例におけるＬＥＤ駆動回路は駆動制御回路（即ち図４に示すロジック回路）と定電流チャネルグループ回路とを含む。ロジック回路は、シリアルデータ入力端（即ち駆動制御回路の入力端で、ＳＤＩ、ＳＣＬＫ、ＬＥ、ＯＥポートを含む）、シリアルデータ出力ポート（即ち駆動制御回路の出力端で、ＳＤＯ、ＳＣＬＫＯポートを含む）、クロック遅延回路、ロジック制御回路、および定電流チャネル制御信号セットを含む。そのうち、シリアルデータ入力ポートはシステムの制御信号をＬＥＤ駆動回路に入力し、シリアルデータ出力ポートは制御信号に処理を行ってから次のステージのＬＥＤ駆動回路に出力する。ロジック制御回路は定電流チャネル制御信号セットによって定電流チャネルグループ回路における各定電流ロジック素子（即ち定電流チャネル）の規則正しいスイッチオンまたはスイッチオフを制御する。そのうち、ＳＤＩはデータ入力信号ポート（即ちデータ入力ポート）で、ＳＣＬＫはシフトパルス信号の入力ポート（即ちシフトパルス入力ポート）であり、ＬＥはデータラッチ信号（即ちデータラッチ入力ポート）で、ＯＥは定電流入力インターフェースグループの統一イネーブル制御信号（unified enable control signal）（即ちイネーブル制御入力ポート）で、ＳＤＯはデータ出力信号（即ちデータ制御出力ポート）で、ＳＣＬＫＯはシフトパルス出力信号（即ち上記実施例における第１の遅延出力ポート）である。
【００３９】
また、ロジック制御サブ回路は、定電流ロジック回路と読み取り装置との間に接続され、定電流チャネルグループ回路における定電流ロジック素子の数に対応する遅延データ（即ち定電流チャネルグループ回路における定電流チャネルの数に対応する遅延時間）を読み取るサブプロセッサを含むことができる。
【００４０】
具体的には、ロジック制御回路におけるサブプロセッサは定電流ロジック回路における定電流ロジック素子の数を取得し、定電流ロジック素子の数および単一の定電流ロジック素子の所定の遅延時間に基づき、定電流ロジック回路の遅延データを算出、取得し、クロック遅延回路における読み取り装置は定電流ロジック回路に対応する遅延データを読み取り、当該遅延データをクロック遅延サブ回路に送信し、その後、クロック遅延サブ回路は当該遅延データを用いてそれぞれシフトパルス信号、データラッチ信号およびイネーブル制御信号に対して遅延処理をし、データ制御信号と同期するシフトパルス信号を取得し、取得したデータラッチ信号およびイネーブル制御信号をロジック制御回路に送信してから、ロジック制御回路はデータラッチ信号、イネーブル制御信号、およびデータ制御信号を用いてロジック制御信号を生成し、ロジック制御信号によって定電流ロジックグループ回路の規則正しいスイッチオンまたはスイッチオフを制御する。
【００４１】
本出願の上記実施例において、定電流チャネルグループ回路は、第１端がそれぞれ電力供給装置の電源端または接地端に接続され、第２端がそれぞれＬＥＤ表示パネル（即ちＬＥＤユニットボード）の対応する列におけるＬＥＤ粒子の陽極または陰極に接続され、第３端がそれぞれ定電流チャネル制御信号セットの対応する接続端子に接続される１つまたは複数の定電流ロジック素子を含む。
【００４２】
具体的には、図４に示すように、定電流チャネルは電流入力端、電流出力端および信号制御端を含み、定電流チャネルグループ回路は、電流入力端が定電流ロジックチャネルの入力端に接続され、ＬＥＤ表示パネルの陰極を接続するためのもので、電流出力端がＬＥＤ駆動回路の外部ピンＧＮＤに相互接続され、信号制御端が定電流チャネル制御信号セットに接続される。
【００４３】
図５は本発明の実施例に係るＬＥＤ制御システムの構成を示す図である。図６は本発明の実施例に係るＬＥＤ制御システムの詳しい構成を示す図である。図８は本発明の好適な実施例に係るＬＥＤディスプレイの構成を示す図である。
【００４４】
図５、図６および図８に示すように、当該ＬＥＤ制御システムは、複数のＬＥＤ駆動回路３と、各ＬＥＤ駆動回路３の制御端に駆動制御ポートを介してそれぞれ接続され、各ＬＥＤ駆動回路３のスイッチオンまたはスイッチオフを制御する表示制御回路５０とを含む表示駆動回路１を備える。
【００４５】
本出願のＬＥＤ駆動システムによると、表示駆動回路の駆動制御回路には、定電流チャネルグループ回路に接続され、データ制御信号を用いて定電流チャネルグループ回路の規則正しいスイッチオンまたはスイッチオフを制御するロジック制御回路と、ロジック制御回路に接続され、タイミング制御信号に対して遅延処理を行い、データ制御信号と同期するタイミング制御信号を取得し、出力するクロック遅延回路が設けられている。本出願のＬＥＤ制御システムによれば、ＬＥＤ駆動回路にクロック遅延回路が集成され、タイミング制御信号がデータ制御信号と同期する信号になるように遅延されることによって、間違ったデータ制御信号中のデータを収集することがなく、また、タイミング制御信号の入出力ポートがＬＥＤ駆動回路に内蔵されることで、ＰＣＢ配線の数を減らし、関連技術において、ＬＥＤ駆動回路のカスケード・アプリケーションの間、制御信号の数が多く、シリアル出力データが遅延することにより、ＰＣＢ配線が難しくなり、制御信号の抗干渉性能が相対的に弱くなり、且つＬＥＤが正しく表示できないという問題を解決し、データ制御信号とタイミング制御信号との同期を実現するとともに、ＰＣＢ配線の数を減少させ、タイミング制御信号のＰＣＢにおける信号への影響を下げ、ＬＥＤを正確に表示させ、ＬＥＤユニットボードの信号伝送品質および抗干渉性能を高め、配線の難しさを低減し、さらにＬＥＤ制御システムのカスケード数を増加することができる。
【００４６】
図６に示す実施例において、駆動制御ポートは、データ出力ポート、シフトパルス出力ポート、データラッチ出力ポート、イネーブル制御出力ポートを含むことができ、そのうち、第１個のＬＥＤ駆動回路のデータ入力ポートがデータ出力ポートに接続され、データ制御信号を受信し、第ｉ＋１個のＬＥＤ駆動回路のデータ入力ポートが第ｉ個のＬＥＤ駆動回路のデータ制御出力ポートに接続され、データ制御信号を受信し、ｉは１以上の自然数である。第１個のＬＥＤ駆動回路のシフトパルス入力ポートがシフトパルス出力ポートに接続され、シフトパルス信号を受信し、第ｉ＋１個のＬＥＤ駆動回路のシフトパルス入力ポートが第ｉ個のＬＥＤ駆動回路の第２の遅延出力ポートに接続され、データ制御信号と同期するシフトパルス信号を受信し、ｉは１以上の自然数である。各ＬＥＤ駆動回路のデータラッチ入力ポートがデータラッチ出力ポートにそれぞれ接続され、データラッチ信号を受信し、各ＬＥＤ駆動回路のイネーブル制御入力ポートがイネーブル制御出力ポートにそれぞれ接続され、イネーブル制御信号を受信する。
【００４７】
図６に示すように、ＬＥＤ制御システムは、表示駆動回路と、直列にエンドツーエンドに接続されたＮ個のＬＥＤ駆動回路を含む。
【００４８】
具体的に、図６に示すように、表示駆動回路の出力は駆動制御ポート（即ち制御信号ポート）で、制御信号ポートはＣ＿ＳＤＩ（データ出力ポート、即ちシリアルデータ出力信号）、Ｃ＿ＳＣＬＫ（シフトパルス出力ポート、即ちシリアルデータシフトパルス信号）、Ｃ＿ＬＥ（データラッチ出力ポート、即ちシリアルデータラッチ信号）、Ｃ＿ＯＥ（イネーブル制御出力ポート、即ちシリアルデータイネーブル信号）を含む。
【００４９】
具体的に、Ｃ＿ＳＤＩが最初のＬＥＤ駆動回路のＳＤＩに接続され、Ｃ＿ＳＣＬＫが最初の新型ＬＥＤ駆動回路のＳＣＬＫに接続され、Ｃ＿ＬＥ、Ｃ＿ＯＥがパスによりそれぞれＮ個のＬＥＤ駆動回路のＬＥ、ＯＥに相互接続される。２つのＬＥＤ駆動回路は、シリアルデータ入力ポートＳＤＩ、ＳＣＬＫ、及び対応するシリアルデータ出力ポートＳＤＯ、ＳＣＬＫＯを介して相互接続される。
【００５０】
図７は本発明の実施例に係るデータ入力ポート信号を示す図である。図７に示すように、図中のＣ部分は、ＬＥＤ駆動回路のＬＥＤ制御システムへのカスケード・アプリケーションの間、最初のステージと最終のステージにおけるＬＥＤ駆動回路のシリアルデータ入力ポートの信号図である。Ａ部分と比較して、ＬＥＤ駆動回路は、複数ステージのＬＥＤ駆動回路が直列接続された後、最終ステージのＬＥＤ駆動回路のシリアルデータ入力ポートが受信した信号ＳＤＩ／ＳＣＬＫ／ＬＥ／ＯＥのいずれも時間遅延があり、そのうち、ＳＤＩの遅延Ｔ＿ＳＤＩはＮ個のＬＥＤ駆動回路のロジック制御回路による多段（stage-by-stage）の累加によるもので、ＳＣＬＫの遅延Ｔ＿ＳＣＬＫはＬＥＤ駆動回路のクロック遅延回路により制御され、そのうち、ＳＣＬＫの遅延Ｔ＿ＳＣＬＫはＮ個のＬＥＤ駆動回路のクロック遅延回路により累積的に制御され、ＬＥの遅延Ｔ＿ＬＥ、ＯＥの遅延Ｔ＿ＯＥは同時に表示駆動回路により遅延制御される。タイミング制御信号がＬＥＤ駆動回路におけるロジック制御回路に同期して接続されることを確保することで、より多くのＬＥＤ駆動回路のカスケード接続を実現する。
【００５１】
ＳＣＬＫとＳＣＬＫＯとの２つのポートがＬＥＤ駆動回路に内蔵されているため、ＰＣＢ配線の数が減少し、ＳＣＬＫとＳＣＬＫＯとの２つのポートの出力信号の、ＰＣＢ板における他の信号への影響が下げられ、さらにＬＥＤユニットボードの信号伝送品質および抗干渉性能が向上し、ＬＥＤユニットボードの配線の難しさが低減する。
【００５２】
図８に示す実施例において、ＬＥＤ制御システムはスイッチング回路と、表示制御回路５０とをさらに含むことができ、スイッチング回路とＬＥＤ駆動回路３における定電流チャネルグループ回路１０の何れか一方の第１端が電力供給装置の電源端に接続され、他方の第１端が電力供給装置の接地端に接続され、スイッチング回路とＬＥＤ駆動回路３における定電流チャネルグループ回路１０の何れか一方の第２端がＬＥＤ表示パネルの陽極に接続され、他方の第２端がＬＥＤ表示パネルの陰極に接続されており、表示制御回路５０は、スイッチング回路の第３端に電力供給制御ポートを介して接続され、スイッチング回路のスイッチオンまたはスイッチオフを制御する電力供給制御回路を含み、そのうち、スイッチング回路はＬＥＤ表示パネルへの電力供給を制御するためのもので、ＬＥＤ駆動回路はＬＥＤ表示パネルの規則正しい表示を制御するためのものである。
【００５３】
具体的には、ＬＥＤ制御システムはスイッチング回路、ＬＥＤ駆動回路および制御回路を含む表示駆動回路を有し、制御回路は表示制御回路５０と駆動制御回路３０を含むことができ、表示制御回路における電力供給制御回路はスイッチング回路のスイッチオンまたはスイッチオフを制御し、駆動制御回路はＬＥＤ駆動回路のスイッチオンまたはスイッチオフを制御し、そして、スイッチング回路のスイッチオンまたはスイッチオフによってＬＥＤ表示パネル（即ちＬＥＤユニットボード）の電力供給を制御するとともに、ＬＥＤ駆動回路のスイッチオンまたはスイッチオフによってＬＥＤ表示パネルの表示を制御することで、ＬＥＤ表示パネルの規則正しい表示を実現する。当該ＬＥＤ制御システムは、スイッチング回路、ＬＥＤ駆動回路３、および制御回路が表示駆動回路１に集積されることで、元ＬＥＤ表示パネルの面積が変更されずに、より多くの表示駆動回路が配置でき、一定の面積のＬＥＤディスプレイにおいて、ＬＥＤ粒子と表示駆動回路の数量比が減少し、リフレッシュレートが高められ、また、ＬＥＤ表示パネルにおけるＭ行＊Ｎ列のＬＥＤ粒子アレイと表示駆動回路との接続関係がより明確になり、接続線路が少なくなって、ＰＣＢ設計の難しさが低減する。
【００５４】
図８aから図８ｃは本発明の好適な実施例に係るＬＥＤディスプレイの詳しい構成を示す図である。図８ｂは図８aにおける点線部分Ｄの一部拡大図で、図８ｃは図８ｂにおける点線部分Ｄ１の一部拡大図である。図９aから図９ｃは本出願の実施例五に係るＬＥＤディスプレイの構成を示す図であり、図９ｂは図９aにおける点線部分Ｉの一部拡大図で、図９ｃは図９ｂにおける点線部分Ｉ１の一部拡大図である。
【００５５】
図８aから図８ｃに示す実施例における制御回路は、表示制御回路と駆動制御回路とを含むことができ、表示駆動回路が駆動制御回路に接続される。当該実施例におけるスイッチング回路は、ソースがそれぞれ電力供給装置の電源端または接地端に接続され、ドレインがそれぞれＬＥＤ表示パネルにおける対応する行の各ＬＥＤ粒子の陽極または陰極に接続され、ゲートがそれぞれ電力供給制御ポートにおける対応する接続端子に接続される１つまたは複数の電界効果トランジスタを含むサブスイッチング回路を１つ備えることができる。
【００５６】
具体的には、上記サブスイッチング回路には、ドレインが制御回路の出力ピンの中の１つのピンとされ、ソースが表示駆動回路の電力供給端（即ちＶＣＣ端）に接続され、ゲートが制御回路の電力供給制御ポートにおける１つの接続端子に接続されるＰ−ＭＯＳトランジスタがＮ個含まれることができる。定電流チャネルグループ回路はＮ個の定電流ロジック素子（定電流ロジック回路とも呼ばれる）を含むことができ、各定電流ロジック素子の第２端（当該実施例では、定電流ロジック素子の入力端）がそれぞれ表示駆動回路の入力ピンの中の１つとされ、すべての定電流ロジック素子の第１端（即ち出力端）が内部で相互接続され、表示駆動回路の接地端（即ちＧＮＤ端）として電力供給装置の接地端に接続され、定電流ロジック素子の第３端（当該実施例では、定電流ロジック素子の制御端）が制御回路の駆動制御ポートに接続され、駆動回路（即ちＬＥＤ駆動回路）の定電流制御信号を受信する。
【００５７】
当該実施例において、ＬＥＤ表示パネル（ＬＥＤユニットともいう）はＭ行＊Ｎ列のＬＥＤ粒子のマトリックス配列を含むことができ、単一行のＬＥＤ粒子の陽極が第ｉノードに相互接続され、各ノードがスイッチング回路のサブスイッチング回路における１つのＰ−ＭＯＳトランジスタのドレインに対応する出力ピンに接続され、単一列のＬＥＤ粒子における同一原色の陰極が表示駆動回路の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続され、即ち、単一列のＬＥＤ粒子におけるレッドランプ管（即ちＲ発光ダイオード）の共通陰極が表示駆動回路の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続され、単一列のＬＥＤ粒子におけるグリーンランプ管（即ちＧ原色発光ダイオード）の共通陰極が表示駆動回路の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続され、単一列のＬＥＤ粒子におけるブルーランプ管（即ちＢ原色発光ダイオード）の共通陰極が表示駆動回路の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続される。そのうち、１≦ｉ≦Ｎで、ｉは自然数である。レッドランプ管、グリーンランプ管、及びブルーランプ管はそれぞれＲ／Ｇ／Ｂ原色発光ダイオードであってもよい。
【００５８】
ＬＥＤ表示パネルのＬＥＤ粒子はさらに、以下の接続方式がある。ＬＥＤ表示パネルにおける単一行のＬＥＤ粒子のＲ／Ｇ／Ｂ原色発光ダイオードの陽極が表示駆動回路のスイッチング回路における１つのＰ−ＭＯＳトランジスタのドレインに対応する出力ピンに相互接続され、単一列のＬＥＤ粒子における同一原色の陰極が表示駆動回路の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続され、即ち、単一列のＬＥＤ粒子におけるＲ原色発光ダイオードの共通陰極が表示駆動回路の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続され、単一列のＬＥＤ粒子におけるＧ原色発光ダイオードの共通陰極が表示駆動回路の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続され、単一列のＬＥＤ粒子におけるブルーランプ管である Ｂ原色発光ダイオードの共通陰極が表示駆動回路の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続される。
【００５９】
上記ＬＥＤ表示パネルは表示駆動回路の制御の下で、電力供給制御回路が電力供給制御ポートによって、サブスイッチング回路（Ｐ−ＭＯＳチャネルグループであってもよい）におけるいずれかのＰ−ＭＯＳトランジスタがスイッチオン状態になるように制御し、ＬＥＤ表示パネルの対応する行のＬＥＤ粒子の正極に電力を供給し、駆動制御回路が駆動制御ポートによって、定電流制御信号を定電流チャネルグループ回路の各定電流ロジック素子に出力して、各定電流ロジック素子がオン動作状態になるように制御することによって、対応する列のＬＥＤ粒子の原色陰極に電流通路を提供し、ＬＥＤユニットの規則正しい表示を実現する。そのうち、対応する列のＬＥＤ粒子の原色陰極は、Ｒ、Ｇ、Ｂ三原色の陰極を含み、即ち、それぞれ、対応する列のＬＥＤ粒子のレッドランプ管、グリーンランプ管、およびブルーランプ管の規則正しい表示である。
【００６０】
具体的には、サブスイッチング回路は、ドレインが制御回路の出力ピンの中の１つのピンとされ、ソースが表示駆動回路の接地端（即ちＧＮＤ 端）として電力供給装置の接地端に接続され、ゲートが制御回路の電力供給制御ポートにおける１つの接続端子に接続されるＮ−ＭＯＳトランジスタをＮ個含むことができる。定電流チャネルグループ回路は定電流ロジック素子（定電流ロジック回路ともいう）をＮ個含み、各定電流ロジック素子の第２端（即ち入力端）がそれぞれ表示駆動回路の入力ピンの１つとされ、すべての定電流ロジック素子の第１端（即ち出力端）が内部で相互接続され、表示駆動回路の電力供給端（即ちＶＣＣ端）として電力供給装置の電源端に接続され、定電流ロジック素子の第３端（即ち制御端）が制御回路の表示制御ポートに接続され、ＬＥＤ駆動回路の定電流制御信号を受信する。
【００６１】
上記実施例のサブスイッチング回路に含まれるＮ−ＭＯＳトランジスタとＬＥＤ表示パネルのＬＥＤ粒子との接続関係も２種類ある。
【００６２】
具体的には、第１種類の接続方式において、ＬＥＤ表示パネル（ＬＥＤユニット、ＬＥＤユニットボードともいう）はＭ行＊Ｎ列のＬＥＤ粒子のマトリックス配列を含み、そのうち、単一行のＬＥＤ粒子の陰極が第ｉノードに相互接続され、各ノードが表示駆動回路のスイッチング回路における１つのＮ−ＭＯＳトランジスタのドレインに対応する出力ピンに接続され、単一列のＬＥＤ粒子の同一原色の陽極が表示駆動回路の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続され、即ち、単一列のＬＥＤ粒子におけるＲ原色発光ダイオードの共通陽極が表示駆動回路の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続され、単一列のＬＥＤ粒子におけるＧ原色発光ダイオードの共通陽極が表示駆動回路の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続され、単一列のＬＥＤ粒子におけるＢ原色発光ダイオードの共通陽極が表示駆動回路の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続される。ｉは１以上の自然数である。
【００６３】
第２種類の接続方式において、ＬＥＤ表示パネルの各ＬＥＤ粒子それぞれは、レッドランプ管、グリーンランプ管、およびブルーランプ管を含み、そのうち、各行ごとの各ＬＥＤ粒子におけるレッドランプ管の陰極、グリーンランプ管の陰極、およびブルーランプ管の陰極が並列接続され、スイッチング回路における対応する１つのＮ−ＭＯＳトランジスタのドレインに接続され、各列ごとの各ＬＥＤ粒子のレッドランプ管の陽極がそれぞれ並列接続され、それぞれ定電流チャネルグループ回路における対応する１つの定電流ロジック素子の第２端に接続され、各列ごとの各ＬＥＤ粒子のグリーンランプ管の陽極がそれぞれ並列接続され、それぞれ定電流チャネルグループ回路における対応する１つの定電流ロジック素子の第２端に接続され、各列ごとの各ＬＥＤ粒子のブルーランプ管の陽極がそれぞれ並列接続され、それぞれ定電流チャネルグループ回路における対応する１つの定電流ロジック素子の第２端に接続される。
【００６４】
具体的には、当該実施の形態におけるＬＥＤ表示パネルの単一行のＬＥＤ粒子の陰極がさらに、表示駆動回路のスイッチング回路における１つのＮ−ＭＯＳトランジスタのドレインに対応する出力ピンに相互接続されることができ、単一列のＬＥＤ粒子における同一原色の陽極が表示駆動回路の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続され、即ち、単一列のＬＥＤ粒子におけるレッドランプ管であるＲ原色発光ダイオードの共通陽極が表示駆動回路の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続され、単一列のＬＥＤ粒子におけるＧ原色発光ダイオードの共通陽極が表示駆動回路の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続され、単一列のＬＥＤ粒子におけるＢ原色発光ダイオードの共通陽極が表示駆動回路の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続される。
【００６５】
図９ａから図９ｃに示す実施例における制御回路は表示制御回路と駆動制御回路とを含むことができ、表示駆動回路と駆動制御回路とが接続されている。当該実施例におけるスイッチング回路はさらに、第１のサブスイッチング回路と第２のサブスイッチング回路を含むことができ、第１のサブスイッチング回路と第２のサブスイッチング回路それぞれは１つまたは複数の電界効果トランジスタを含み、第１のサブスイッチング回路と第２のサブスイッチング回路における各電界効果トランジスタのソースがそれぞれ電力供給装置の電源端または接地端に接続され、そのうち、第１のサブスイッチング回路における各電界効果トランジスタのドレインがそれぞれＬＥＤ表示パネルにおける対応する行の各ＬＥＤ粒子のレッドランプ管の陽極または陰極に接続され、各電界効果トランジスタのゲートがそれぞれ電力供給制御ポートにおける対応する接続端子に接続され、ＬＥＤ表示パネルのレッドランプ管の電力供給を制御し、第２のサブスイッチング回路の各電界効果トランジスタのドレインがそれぞれＬＥＤ表示パネルにおける対応する行の各ＬＥＤ粒子のグリーンランプ管とブルーランプ管の陽極または陰極に接続され、各電界効果トランジスタのゲートがそれぞれ電力供給制御ポートにおける対応する接続端子に接続され、ＬＥＤ表示パネルのグリーンランプ管とブルーランプ管の電力供給を制御する。
【００６６】
当該実施形態において、表示駆動回路には、第１のサブスイッチング回路と第２のサブスイッチング回路とが集積され、２つのサブスイッチング回路にそれぞれ１つまたは複数のＰ−ＭＯＳトランジスタが含まれ、第１のサブスイッチング回路のＰ−ＭＯＳトランジスタは、ソースが表示駆動回路の外部ピンＶＣＣＢとして相互接続されることができ、電力供給装置の電源端の１つの接続端子に接続され、ゲートが電力供給制御ポートのレッド電力供給制御信号に接続され、ドレインがＬＥＤ表示パネルの対応する行のＬＥＤ粒子のレッドランプ管の陽極（即ち対応する行のＬＥＤ粒子のＲ原色陽極）に接続される。第２のサブスイッチング回路のＰ−ＭＯＳトランジスタは、ソースが表示駆動回路の外部ピンＶＣＣＡとして相互接続されることができ、電力供給装置の電源端の１つの接続端子に接続され、ゲートが電力供給制御ポートのグリーンとブルー電力供給制御信号に接続され、ドレインがＬＥＤ表示パネルの対応する行のＬＥＤ粒子のグリーンランプ管とブルーランプ管の陽極（即ち対応する行のＬＥＤ粒子のＧ原色陽極とＢ原色陽極）に接続される。
【００６７】
当該実施例において、電力供給制御回路は第１のサブスイッチング回路における１つの電界効果トランジスタがスイッチオンになるように制御し、第１のサブスイッチング回路における電界効果トランジスタに対応するＬＥＤ表示パネルの行におけるＬＥＤ粒子中のレッドランプ管に電力を供給する。電力供給制御回路はさらに、第２のサブスイッチング回路において、第１のサブスイッチング回路における１つの電界効果トランジスタに対応する電界効果トランジスタがスイッチオンになるように制御し、第１のサブスイッチング回路における電界効果トランジスタに対応するＬＥＤ表示パネルの行におけるＬＥＤ粒子中のグリーンランプ管とブルーランプ管に電力を供給する。駆動制御回路は定電流チャネルグループ回路における各定電流ロジック素子がスイッチオンになるように制御し、各定電流ロジック素子がスイッチオンになった後、それぞれ定電流ロジック素子に対応するＬＥＤ表示パネルの列におけるＬＥＤ粒子に電流通路を提供し、電界効果トランジスタに対応するＬＥＤ表示パネルの行におけるＬＥＤ粒子の規則正しい表示を制御する。
【００６８】
表示駆動回路にスイッチング回路、ＬＥＤ駆動回路および制御回路が集積されることによって、元ＬＥＤ表示パネルの面積が変更されずに、より多くの表示駆動回路が配置でき、一定の面積のＬＥＤディスプレイにおいて、ＬＥＤ粒子と表示駆動回路の数量比が減少し、リフレッシュレートが向上する。
【００６９】
当該実施例において、スイッチング回路における電界効果トランジスタはＰ−ＭＯＳトランジスタであってもよく、また、ＬＥＤ表示パネルはＭ行Ｎ列のＬＥＤ粒子を含むことができ、各ＬＥＤ粒子はそれぞれレッドランプ管、グリーンランプ管、およびブルーランプ管を含み、そのうち、各行のｉ個目のＬＥＤ粒子におけるレッドランプ管の陽極が第ｉノードに並列接続され、各行における各ノードが並列接続され、それぞれ第１のサブスイッチング回路における対応する１つのＰ−ＭＯＳトランジスタのドレインに接続される。各行におけるｊ個目のＬＥＤ粒子におけるグリーンランプ管の陽極とブルーランプ管の陽極とが第ｊノードに並列接続され、各行における各ノードが並列接続され、第２のサブスイッチング回路における対応する１つのＰ−ＭＯＳトランジスタのドレインに接続される。各列における各ＬＥＤ粒子のレッドランプ管の陰極がそれぞれ並列接続され、それぞれ定電流ロジックグループ回路における対応する１つの定電流ロジック素子の第２端に接続され、各列の各ＬＥＤ粒子のグリーンランプ管の陰極がそれぞれ並列接続され、それぞれ定電流ロジックグループ回路における対応する１つの定電流ロジック素子の第２端に接続される。各列における各ＬＥＤ粒子のブルーランプ管の陰極がそれぞれ並列接続され、それぞれ定電流ロジックグループ回路における対応する１つの定電流ロジック素子の第２端に接続される。そのうち、１≦ｉ≦Ｎ、１≦ｊ≦Ｎで、ｉとｊはいずれも自然数で、レッドランプ管、グリーンランプ管およびブルーランプ管はそれぞれＲ／Ｇ／Ｂ原色発光ダイオードであることができる。       
【００７０】
当該実施例において、表示駆動回路には、第１のサブスイッチング回路と第２のサブスイッチング回路とが集積され、２つのサブスイッチング回路に、それぞれ１つまたは複数のＰ−ＭＯＳトランジスタが含まれ、第１のサブスイッチング回路のＰ−ＭＯＳトランジスタは、ソースが表示駆動回路の外部ピンＶＣＣＢとして相互接続されることができ、電力供給装置の電源端の１つの接続端子に接続され、ゲートが電力供給制御ポートのレッド電力供給制御信号に、ドレインがＬＥＤ表示パネルの対応する行のＬＥＤ粒子のレッドランプ管の陽極（即ち対応する行のＬＥＤ粒子のＲ原色陽極）に接続される。第２のサブスイッチング回路のＰ−ＭＯＳトランジスタは、ソースが表示駆動回路の外部ピンＶＣＣＡとして相互接続されることができ、電力供給装置の電源端の１つの接続端子に接続され、ゲートが電力供給制御ポートのグリーンとブルー電力供給制御信号に、ドレインがＬＥＤ表示パネルの対応する行のＬＥＤ粒子のグリーンランプ管とブルーランプ管の陽極（即ち対応する行のＬＥＤ粒子のＧ原色陽極とＢ原色陽極）に接続される。
【００７１】
当該実施形態において、ＬＥＤ表示パネルにおける各行の第ｉ個のＬＥＤ粒子中のレッドランプ管の陽極が第ｉノードに並列接続され、各行における各ノードが並列接続され、それぞれ第１のサブスイッチング回路における対応する１つのＰ−ＭＯＳトランジスタのドレインに接続される。各行におけるｊ個目のＬＥＤ粒子のグリーンランプ管の陽極とブルーランプ管の陽極が第ｊノードに並列接続され、各行における各ノードが並列接続され、それぞれ第２のサブスイッチング回路における対応する１つのＰ−ＭＯＳトランジスタのドレインに接続される。単一列のＬＥＤ粒子における同一原色の陰極が表示駆動回路１の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続され、即ち、単一列のＬＥＤ粒子におけるレッドランプ管（即ちＲ原色表示ユニット）の共通陰極が表示駆動回路１の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続され、単一列のＬＥＤ粒子におけるグリーンランプ管（即ちＧ原色表示ユニット）の共通陰極が表示駆動回路１の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続され、単一列のＬＥＤ粒子におけるブルーランプ管（即ちBＢ原色表示ユニット）の共通陰極が表示駆動回路１の定電流チャネルグループ回路の定電流ロジック素子の入力端に相互接続される。
【００７２】
上記実施形態において、第１のサブスイッチング回路と第２のサブスイッチング回路の電源電圧は異なってもよく、ＶＣＣＢ電源電圧は１．６Ｖであることが好ましく、当該電源電圧はピンＶＣＣＡの電源電圧より低くなってもよく、当該１．６Ｖの電圧値は、グリーン、ブルー発光ダイオードの通常動作電圧（３．４〜３．６Ｖ）からレッド発光ダイオードの通常動作電圧（１．８〜２Ｖ）を差し引いて得られたもので、こうして、Ｒ／Ｇ／Ｂ原色発光ダイオードの電源電圧が相違して制御され、ＬＥＤディスプレイの電力消費を低減させることができる。
【００７３】
当該実施形態において、表示駆動回路１の電力供給制御回路は電力供給制御ポートを介して、第１のサブスイッチング回路と第２のサブスイッチング回路における同じ行に対応するＰ−ＭＯＳトランジスタがスイッチオン状態になるようにそれぞれ制御し、それぞれＬＥＤ表示パネルにおける対応する行のＬＥＤ粒子のＲ原色発光ダイオードとＧ／Ｂ原色発光ダイオードの正極に電力を供給し、駆動制御回路は、それぞれ第１のＲ表示制御サブポート／第１のＧ表示制御サブポート／第１のＢ表示制御サブポートを介して、Ｒ表示制御信号／Ｇ表示制御信号／Ｂ表示制御信号を第１の定電流チャネルグループ回路／第２の定電流チャネルグループ回路／第３の定電流チャネルグループ回路における各定電流ロジック素子に出力し、３つの定電流チャネルグループ回路における各定電流ロジック素子がスイッチオンする動作状態になるようにそれぞれ制御し、対応する列のＬＥＤ粒子のＲ原色陰極、Ｇ原色陰極およびＢ原色陰極に電流通路を提供し、ＬＥＤの規則正しい表示を実現する。
【００７４】
電界効果トランジスタがＰ−ＭＯＳトランジスタである場合、ＬＥＤ表示パネルはさらに、以下のような実施の形態により実現できる。ＬＥＤ表示パネルはＭ行Ｎ列のＬＥＤ粒子を含むことができ、各ＬＥＤ粒子はそれぞれレッドランプ管、グリーンランプ管、およびブルーランプ管を含み、そのうち、各行における各ＬＥＤ粒子のレッドランプ管の陰極が並列接続され、それぞれ第１のサブスイッチング回路における対応する１つのＰ−ＭＯＳトランジスタのドレインに接続され、各行における各ＬＥＤ粒子のグリーンランプ管の陽極とブルーランプ管の陽極とが並列接続され、それぞれ第２のサブスイッチング回路における対応する１つのＰ―ＭＯＳトランジスタのドレインに接続され、各列における各ＬＥＤ粒子のレッドランプ管の陰極がそれぞれ並列接続され、それぞれ定電流ロジックグループ回路における対応する１つの定電流ロジック素子の第２端に接続され、各列における各ＬＥＤ粒子のグリーンランプ管の陰極がそれぞれ並列接続され、それぞれ定電流ロジックグループ回路における対応する１つの定電流ロジック素子の第２端に接続され、各列における各ＬＥＤ粒子のブルーランプ管の陰極がそれぞれ並列接続され、それぞれ定電流ロジックグループ回路における対応する１つの定電流ロジック素子の第２端に接続される。
【００７５】
スイッチング回路における電界効果トランジスタはＮ−ＭＯＳトランジスタであってもよく、且つ、ＬＥＤ表示パネルには、Ｍ行Ｎ列のＬＥＤ粒子があり、各ＬＥＤ粒子それぞれはレッドランプ管、グリーンランプ管およびブルーランプ管を含み、そのうち、各行における各ＬＥＤ粒子のレッドランプ管の陰極が並列接続され、それぞれ第１のサブスイッチング回路における対応する１つのＮ―ＭＯＳトランジスタのドレインに接続され、各行における各ＬＥＤ粒子のグリーンランプ管の陰極とブルーランプ管の陰極が並列接続され、それぞれ第２のサブスイッチング回路における対応する１つのＮ−ＭＯＳトランジスタのドレインに接続され、各列における各ＬＥＤ粒子のレッドランプ管の陽極がそれぞれ並列接続され、それぞれ定電流ロジックグループ回路における対応する１つの定電流ロジック素子の第２端に接続され、各列における各ＬＥＤ粒子のグリーンランプ管の陽極がそれぞれ並列接続され、それぞれ定電流ロジックグループ回路における対応する１つの定電流ロジック素子の第２端に接続され、各列における各ＬＥＤ粒子のブルーランプ管の陽極がそれぞれ並列接続され、それぞれ定電流ロジックグループ回路における対応する１つの定電流ロジック素子の第２端に接続される。
【００７６】
また、電界効果トランジスタがＮ−ＭＯＳトランジスタである場合、ＬＥＤ表示パネルの各行におけるｉ個目のＬＥＤ粒子のレッドランプ管の陰極が第ｉノードに並列接続され、各行における各ノードが並列接続され、第１のサブスイッチング回路における対応する１つのＮ−ＭＯＳトランジスタのドレインに接続される。各行におけるｊ個目のＬＥＤ粒子のグリーンランプ管の陰極とブルーランプ管の陰極とが第ｊノードに並列接続され、各行における各ノードが並列接続され、第２のサブスイッチング回路における対応する１つのＮ−ＭＯＳトランジスタのドレインに接続される。各列における各ＬＥＤ粒子のレッドランプ管の陽極がそれぞれ並列接続され、それぞれ定電流ロジックグループ回路における対応する１つの定電流ロジック素子の第２端に接続される。各列における各ＬＥＤ粒子のグリーンランプ管の陽極がそれぞれ並列接続され、ぞれぞれ定電流ロジックグループ回路における対応する１つの定電流ロジック素子の第２端に接続される。各列における各ＬＥＤ粒子のブルーランプ管の陽極がそれぞれ並列接続され、それぞれ定電流ロジックグループ回路における対応する１つの定電流ロジック素子の第２端に接続される。
【００７７】
当該実施例において、表示駆動回路には、第１のサブスイッチング回路と第２のサブスイッチング回路とが集積され、２つのサブスイッチング回路には、それぞれ１つまたは複数のＮ−ＭＯＳトランジスタが含まれ、第１のサブスイッチング回路のＮ−ＭＯＳトランジスタは、ソースが表示駆動回路の外部ピンＧＮＤとして相互接続されることができ、電力供給装置の電源端の１つの接続端子に接続され、ゲートが電力供給制御ポートのレッド電力供給制御信号に、ドレインがＬＥＤ表示パネルの対応する行のＬＥＤ粒子のレッドランプ管の陽極（即ち対応する行のＬＥＤ粒子のＲ原色陽極）に接続される。第２のサブスイッチング回路のＮ−ＭＯＳトランジスタは、ソースが表示駆動回路の外部ピンＧＮＤとして相互接続されることができ、電力供給装置の電源端の１つの接続端子に接続され、ゲートが電力供給制御ポートのグリーンとブルー電力供給制御信号に、ドレインがＬＥＤ表示パネルの対応する行のＬＥＤ粒子のグリーンランプ管とブルーランプ管の陽極（即ち対応する行のＬＥＤ粒子のＧ原色陽極とＢ原色陽極）に接続される。
【００７８】
ＬＥＤ駆動回路は上記実施例に示したＬＥＤ駆動回路と同様に、当該ＬＥＤ駆動回路の中の各定電流ロジック素子の第２端（即ち入力端）がそれぞれ表示駆動回路の入力ピンの中の１つとされ、すべての定電流ロジック素子の第１端（即ち出力端）が内部で相互接続され、表示駆動回路のＶＣＣ端として電力供給装置の電源端に接続され、定電流ロジック素子の第３端（即ち制御端）が制御回路の駆動制御ポートに接続され、ＬＥＤ駆動回路の定電流制御信号を受信する。
【００７９】
上記実施例におけるＬＥＤ駆動回路は第１の定電流チャネルグループ回路、第２の定電流チャネルグループ回路、および第３の定電流チャネルグループ回路を含むことができ、そのうち、スイッチング回路は１つのサブスイッチング回路、または第１のサブスイッチング回路と第２のサブスイッチング回路との２つのサブスイッチング回路を含むことができ、その接続方式は上記実施例における接続方式と同様であってもよい。当該実施例において、第１の定電流チャネルグループ回路は、１つまたは複数の定電流ロジック素子を含むことができ、そのうち、各定電流ロジック素子の第１端がそれぞれ電力供給装置の電源端または接地端に接続され、各定電流ロジック素子の第３端がそれぞれ駆動制御ポートの第１のＲ表示制御サブポートに接続され、各定電流ロジック素子の第２端がそれぞれＬＥＤ表示パネルにおける対応する列の各ＬＥＤ粒子の中のレッドランプ管の陽極または陰極に接続され、ＬＥＤ表示パネルのレッドランプ管の表示を制御する。第２の定電流チャネルグループ回路は、１つまたは複数の定電流ロジック素子を含み、そのうち、各定電流ロジック素子の第１端がそれぞれ電力供給装置の電源端または接地端に接続され、各定電流ロジック素子の第３端がそれぞれ駆動制御ポートの第１のＧ表示制御サブポートに接続され、各定電流ロジック素子の第２端がそれぞれＬＥＤ表示パネルにおける対応する列の各ＬＥＤ粒子の中のグリーンランプ管の陽極または陰極に接続され、ＬＥＤ表示パネルのグリーンランプ管の表示を制御する。第３の定電流チャネルグループ回路は、１つまたは複数の定電流ロジック素子を含み、そのうち、各定電流ロジック素子の第１端がそれぞれ電力供給装置の電源端または接地端に接続され、各定電流ロジック素子の第３端がそれぞれ駆動制御ポートの第１のＢ表示制御サブポートに接続され、各定電流ロジック素子の第２端がそれぞれＬＥＤ表示パネルにおける対応する列の各ＬＥＤ粒子の中のブルーランプ管の陽極または陰極に接続され、ＬＥＤ表示パネルのブルーランプ管の表示を制御する。そのうち、第１の定電流ロジックグループ回路はＲ原色定電流チャネルグループ回路で、第２の定電流ロジックグループ回路はＧ原色定電流チャネルグループ回路で、第３の定電流ロジックグループ回路はＢ原色定電流チャネルグループ回路であることができる。
【００８０】
駆動制御回路は、第１のＲ表示制御サブポートを介して、第１の定電流チャネルグループ回路における各定電流ロジック素子がスイッチオンになるように制御し、各定電流ロジック素子がスイッチオンになった後、それぞれ定電流ロジック素子に対応するＬＥＤ表示パネルの列におけるＬＥＤ粒子の中のレッドランプ管に電流通路を提供し、電界効果トランジスタに対応するＬＥＤ表示パネルの行におけるＬＥＤ粒子の中のレッドランプ管の表示を制御する。駆動制御回路はさらに、第１のＧ表示制御サブポートを介して、第２の定電流チャネルグループ回路における各定電流ロジック素子がスイッチオンになるように制御し、各定電流ロジック素子がスイッチオンになった後、それぞれ定電流ロジック素子に対応するＬＥＤ表示パネルの列におけるＬＥＤ粒子の中のグリーンランプ管に電流通路を提供し、電界効果トランジスタに対応するＬＥＤ表示パネルの行におけるＬＥＤ粒子の中のグリーンランプ管の表示を制御する。駆動制御回路はさらに、第１のＢ表示制御サブポートを介して、第３の定電流チャネルグループ回路における各定電流ロジック素子がスイッチオンになるように制御し、各定電流ロジック素子がスイッチオンになった後、それぞれ定電流ロジック素子に対応するＬＥＤ表示パネルの列におけるＬＥＤ粒子の中のブルーランプ管に電流通路を提供し、電界効果トランジスタに対応するＬＥＤ表示パネルの行におけるＬＥＤ粒子の中のブルーランプ管の表示を制御する。
【００８１】
電界効果トランジスタがＰ−ＭＯＳトランジスタである場合を例として、ＬＥＤ表示パネルは、Ｍ行Ｎ列のＬＥＤ粒子を含み、各ＬＥＤ粒子には、それぞれレッドランプ管、グリーンランプ管、およびブルーランプ管が含まれ、そのうち、各行における各ＬＥＤ粒子の中のレッドランプ管の陽極が並列接続され、それぞれ第１のサブスイッチング回路における対応する１つのＰ−ＭＯＳトランジスタのドレインに接続され、各行における各ＬＥＤ粒子の中のグリーンランプ管の陽極とブルーランプ管の陽極が並列接続され、ＬＥＤ表示パネルの陽極の１つの接続端子として、第２のサブスイッチング回路における対応する１つのＰ−ＭＯＳトランジスタのドレインに接続され、各列における各ＬＥＤ粒子のレッドランプ管の陰極がそれぞれ並列接続され、それぞれ第１の定電流チャネルグループ回路における対応する１つの定電流ロジック素子の第２端に接続され、各列における各ＬＥＤ粒子のグリーンランプ管の陰極がそれぞれ並列接続され、それぞれ第２の定電流チャネルグループ回路における対応する１つの定電流ロジック素子の第２端に接続され、各列における各ＬＥＤ粒子のブルーランプ管の陰極がそれぞれ並列接続され、それぞれ第３の定電流チャネルグループ回路における対応する１つの定電流ロジック素子の第２端に接続される。
【００８２】
ＬＥＤ駆動回路に３つの定電流チャネルグループ回路を含む場合は、ＬＥＤ駆動回路に１つの定電流チャネルグループ回路しか含まない場合と同様に、ＬＥＤユニットボードにおけるＬＥＤ粒子の接続関係には影響がない。ＬＥＤ粒子がＬＥＤ制御システムに接続される場合、異なる原色を当該原色を制御する定電流チャネルグループ回路に接続すれば、定電流チャネルによるＬＥＤ粒子への定電流チャネルの提供の目的が達成できる。
【００８３】
以上の説明から、本発明は以下のような技術的効果を実現することができる。本出願によれば、ＬＥＤ駆動回路にクロック遅延回路が集積され、タイミング制御信号がデータ制御信号と同期する信号になるように遅延されることによって、間違ったデータ制御信号中のデータを収集することがなく、また、タイミング制御信号の入出力ポートがＬＥＤ駆動回路に内蔵されることで、ＰＣＢ配線の数を減らし、関連技術において、ＬＥＤ駆動回路のカスケード・アプリケーションの間、制御信号の数が多く、シリアル出力データが遅延することにより、ＰＣＢ配線が難しくなり、制御信号の抗干渉性能が相対的に弱くなり、且つＬＥＤが正しく表示できないという問題を解決し、データ制御信号とタイミング制御信号との同期を実現するとともに、ＰＣＢ配線の数を減少させ、タイミング制御信号のＰＣＢにおける信号への影響を下げ、ＬＥＤを正確に表示させ、ＬＥＤユニットボードの信号伝送品質および抗干渉性能を高め、ＬＥＤユニットボードの配線の難しさを低減することができる。
【００８４】
言うまでもなく、当業者にとって、上記の本発明に係る各モジュール又は各ステップは汎用の演算装置によって実現することができ、単独の演算装置に集中させることができるし、或いは、複数の演算装置からなるネットワークに分布させることもでき、或いは、演算装置が実行可能なプログラムコードによって実現することで、それらを記憶装置に記憶させて演算装置によって実行することもできる。或いは、それらを夫々集積回路モジュールに作製し、或いはそのうちの複数のモジュール又はステップを単一の集積回路モジュールに作製して実現することができることは明らかなことである。このように、本発明は如何なる特定のハードウェアとソフトウェアの結合にも限定されない。
【００８５】
以上は、本発明の好適な実施例に過ぎず、本発明を限定するものではない。当業者であれば、本発明の様々な変更や変形が可能である。本発明の精神や原則を逸脱しないいずれの変更、置換、改良なども本発明の保護範囲内に含まれる。
【図３】
2016505880.tif 000003
【図７】
2016505880.tif 000004
【図８】
2016505880.tif 000005
【図８ｂ】
2016505880.tif 000006
【図８ｃ】
2016505880.tif 000007
【図９ｂ】
2016505880.tif 000008
【図９ｃ】
2016505880.tif 000009
【図１】
2016505880.tif 000010
【図２】
2016505880.tif 000011
【図４】
2016505880.tif 000012
【図５】
2016505880.tif 000013
【図６】
2016505880.tif 000014
【図８ａ】
2016505880.tif 000015
【図９ａ】
2016505880.tif 000016
【国際調査報告】
2016505880.tif 000017
2016505880.tif 000018
2016505880.tif 000019
2016505880.tif 000020