(57)【要約】  特定の実施形態では、方法は、第１の側壁構造体と半導体デバイスのマンドレルとに隣接した第２のハードマスク層を形成するステップを含む。第２のハードマスク層を形成するのに先立ってマンドレルの上部が露出される。この方法は、第１の側壁構造体を除去して第１のハードマスク層の第１の部分を露出するステップをさらに含む。この方法は、第１のハードマスク層の第１の部分をエッチングして誘電材料の第２の部分を露出するステップも含む。この方法は、誘電材料の第２の部分をエッチングして第１のトレンチを形成するステップも含む。この方法は、第１のトレンチ内に第１の金属構造体を形成するステップも含む。
2016534578.tif 000002
【特許請求の範囲】
【請求項１】
第１の側壁構造体と半導体デバイスのマンドレルとに隣接した第２のハードマスク層を形成するステップであって、前記マンドレルの上部が、前記第２のハードマスク層の形成に先立って露出されるステップと、
前記第１の側壁構造体を除去して第１のハードマスク層の第１の部分を露出するステップと、
前記第１のハードマスク層の前記第１の部分をエッチングして誘電材料の第２の部分を露出するステップと、
前記誘電材料の前記第２の部分をエッチングして第１のトレンチを形成するステップと、
前記第１のトレンチ内に第１の金属構造体を形成するステップとを含む、方法。
【請求項２】
前記第２のハードマスク層を形成するのに先立って、前記マンドレルを含んでいる複数のマンドレルを形成するステップと、
前記第１の側壁構造体を除去した後、前記複数のマンドレルの第２のマンドレルを除去するステップであって、前記第２のマンドレルを除去することによって、前記第１の金属構造体とはサイズの異なる第２の金属構造体を形成することが可能になるステップとをさらに含む請求項１に記載の方法。
【請求項３】
前記第２のハードマスク層が流動性の化学的気相成長（ＦＣＶＤ）製造技術によって形成される請求項１に記載の方法。
【請求項４】
前記第２のハードマスク層が二酸化ケイ素（ＳｉＯ２）を含む請求項１に記載の方法。
【請求項５】
前記第１のハードマスク層と前記第２のハードマスク層が異なる材料を含む請求項１に記載の方法。
【請求項６】
前記第１の金属構造体を形成するのに先立って、前記第２のハードマスク層をエッチングして除去するステップをさらに含む請求項１に記載の方法。
【請求項７】
前記第１の金属構造体が、前記半導体デバイスに関連したバックエンドオブライン（ＢＥＯＬ）製造ステージの間に形成される請求項１に記載の方法。
【請求項８】
前記第１の金属構造体が、少なくとも部分的に前記第１のトレンチ内に形成される請求項１に記載の方法。
【請求項９】
前記マンドレルの前記上部が、前記第１のハードマスク層に接触している前記マンドレルの底面の反対側にある請求項１に記載の方法。
【請求項１０】
前記第１の側壁構造体を含む複数の側壁構造体を形成するステップと、
複数のトレンチ内に複数の金属構造体を形成するステップであって、前記複数の金属構造体が前記第１の金属構造体を含み、前記複数のトレンチが前記第１のトレンチを含んでいるステップとをさらに含む請求項１に記載の方法。
【請求項１１】
前記複数の金属構造体の金属構造体の第１の組の間の第１の距離が、前記複数の金属構造体の金属構造体の第２の組の間の第２の距離とは異なるものである請求項１０に記載の方法。
【請求項１２】
前記複数の金属構造体のうち前記第１の金属構造体と第２の金属構造体との間の距離が、前記マンドレルの幅に対応する請求項１０に記載の方法。
【請求項１３】
前記第１の金属構造体の第１の幅が前記複数の金属構造体の第２の金属構造体の第２の幅と実質的に等しいものである請求項１０に記載の方法。
【請求項１４】
前記第２のハードマスク層を形成するのに先立って前記第１の側壁構造体の一部分を除去するステップをさらに含む請求項１０に記載の方法。
【請求項１５】
前記第１の側壁構造体の前記一部分を除去した後、前記第１の側壁構造体が、前記複数の側壁構造体の第２の側壁構造体の第２の幅未満である第１の幅を有する請求項１４に記載の方法。
【請求項１６】
前記第１の金属構造体が前記第１の幅を有し、前記複数の金属構造体の第２の金属構造体が前記第２の幅を有する請求項１５に記載の方法。
【請求項１７】
前記第１のハードマスク層上に、前記マンドレルを含む複数のマンドレルを形成するステップと、
前記複数のマンドレルの側壁に材料を塗布して前記複数の側壁構造体を形成するステップとをさらに含む請求項１０に記載の方法。
【請求項１８】
前記第２のハードマスク層を形成した後、前記複数の側壁構造体の第２の側壁構造体および第３の側壁構造体を除去するステップであって、前記第２の側壁構造体および前記第３の側壁構造体が、前記複数のマンドレルの第２のマンドレルの側壁上に形成されているステップと、
前記第２の側壁構造体および前記第３の側壁構造体を除去した後、前記第２のマンドレルを除去するステップであって、前記第２のマンドレル、前記第２の側壁構造体、および前記第３の側壁構造体を除去することによって前記第１のハードマスク層の第３の部分を露出するステップと、
前記第１のハードマスク層の前記第３の部分をエッチングして前記誘電材料の第４の部分を露出するステップと、
前記誘電材料の前記第４の部分をエッチングして前記複数のトレンチの第２のトレンチを形成するステップと、
前記第２のトレンチ内に前記複数の金属構造体の第２の金属構造体を形成するステップとをさらに含む請求項１７に記載の方法。
【請求項１９】
前記第１の金属構造体の第１の幅が前記第２の金属構造体の第２の幅と異なるものであり、前記第１の幅が前記第１の側壁構造体の第１の側壁の幅に対応し、前記第２の幅が、前記第２の側壁構造体の第２の側壁の幅、前記第３の側壁構造体の第３の側壁の幅、および前記第２のマンドレルのマンドレル幅に対応する請求項１８に記載の方法。
【請求項２０】
前記第２のハードマスク層を形成するステップ、前記第１の側壁構造体を除去するステップ、前記第１のハードマスク層の前記第１の部分をエッチングするステップ、前記誘電材料の前記第２の部分をエッチングするステップ、および前記第１の金属構造体を形成するステップが、電子デバイスに組み込まれたプロセッサによって開始される請求項１に記載の方法。
【請求項２１】
半導体デバイスを備え、前記半導体デバイスが、
前記半導体デバイスの誘電材料に結合された第１のハードマスク層と、
前記第１のハードマスク層に結合され、上部が露出しているマンドレルと、
前記第１のハードマスク層に結合され、前記マンドレルに隣接している側壁構造体と、
前記第１のハードマスク層に結合され、前記マンドレルおよび前記側壁構造体に隣接している第２のハードマスク層とを備える、装置。
【請求項２２】
前記半導体デバイスが、
前記側壁構造体を除去して前記第１のハードマスク層の第１の部分を露出するステップと、
前記第１のハードマスク層の前記第１の部分をエッチングして前記誘電材料の第２の部分を露出するステップと、
前記誘電材料の前記第２の部分をエッチングしてトレンチを形成するステップと、
前記トレンチ内に金属構造体を形成するステップとによって形成された金属構造体を備える請求項２１に記載の装置。
【請求項２３】
前記金属構造体を含む前記半導体デバイスが、少なくとも１つの半導体ダイに組み込まれる請求項２２に記載の装置。
【請求項２４】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定式データユニット、コンピュータ、またはそれらの組合せの組から選択されたデバイスであって、その中に前記金属構造体を含む前記半導体デバイスが組み込まれているデバイスをさらに備える請求項２２に記載の装置。
【請求項２５】
半導体デバイスの誘電材料に結合された第１のエッチングマスクを用意するための手段と、
前記第１のエッチングマスクを用意するための前記手段に対して第１のパターンを転写するための手段であって、前記第１のエッチングマスクを用意するための前記手段に結合されており、上部が露出している手段と、
前記第１のエッチングマスクを用意するための前記手段に対して第２のパターンを転写するための手段であって、前記第１のエッチングマスクを用意するための前記手段に結合され、前記第１のパターンを転写するための前記手段に隣接している手段と、
前記第１のエッチングマスクを用意するための前記手段に結合された、第２のエッチングマスクを用意するための手段であって、前記第１のパターンを転写するための前記手段および前記第２のパターンを転写するための前記手段に隣接している手段とを備える装置。
【請求項２６】
前記半導体デバイスが、
前記第２のパターンを転写するための前記手段を除去して、前記第１のエッチングマスクを用意するための前記手段の第１の部分を露出するステップと、
前記第１のエッチングマスクを用意するための前記手段の前記第１の部分をエッチングして前記誘電材料の第２の部分を露出するステップと、
前記誘電材料の前記第２の部分をエッチングしてトレンチを形成するステップと、
前記トレンチ内に金属構造体を形成するステップとによって形成された金属構造体を含む請求項２５に記載の装置。
【請求項２７】
前記金属構造体を含む前記半導体デバイスが、少なくとも１つの半導体ダイに組み込まれる請求項２６に記載の装置。
【請求項２８】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定式データユニット、コンピュータ、またはそれらの組合せの組から選択されたデバイスであって、その中に前記金属構造体を含む前記半導体デバイスが組み込まれているデバイスをさらに備える請求項２６に記載の装置。
【請求項２９】
プロセッサ実行可能命令を含む非一時的コンピュータ可読媒体であって、前記プロセッサ実行可能命令が、プロセッサによって実行されると、前記プロセッサに、
半導体デバイスの製造を開始させ、前記半導体デバイスが、
側壁構造体と前記半導体デバイスのマンドレルとに隣接した第２のハードマスク層を形成するステップであって、前記マンドレルの上部が、前記第２のハードマスク層の形成に先立って露出されるステップと、
前記側壁構造体を除去して第１のハードマスク層の第１の部分を露出するステップと、
前記第１のハードマスク層の前記第１の部分をエッチングして誘電材料の第２の部分を露出するステップと、
前記誘電材料の前記第２の部分をエッチングしてトレンチを形成するステップと、
前記トレンチ内に金属構造体を形成するステップとによって形成される、非一時的コンピュータ可読媒体。
【請求項３０】
自動製作システムに組み込まれている請求項２９に記載の非一時的コンピュータ可読媒体。
【請求項３１】
側壁構造体と半導体デバイスのマンドレルとに隣接した第２のハードマスク層を形成するためのステップであって、前記マンドレルの上部が、前記第２のハードマスク層の形成に先立って露出されるステップと、
前記側壁構造体を除去して第１のハードマスク層の第１の部分を露出するためのステップと、
前記第１のハードマスク層の前記第１の部分をエッチングして誘電材料の第２の部分を露出するためのステップと、
前記誘電材料の前記第２の部分をエッチングしてトレンチを形成するためのステップと、
前記トレンチ内に金属構造体を形成するためのステップとを含む、方法。
【請求項３２】
前記第２のハードマスク層を形成するための前記ステップ、前記側壁構造体を除去するための前記ステップ、前記第１のハードマスク層の前記第１の部分をエッチングするための前記ステップ、前記誘電材料の前記第２の部分をエッチングするための前記ステップ、および前記金属構造体を形成するための前記ステップが、電子デバイスに組み込まれたプロセッサによって開始される請求項３１に記載の方法。
【請求項３３】
回路基板上のパッケージ化された半導体デバイスの物理的位置決め情報を含む設計情報を受け取るステップであって、前記パッケージ化された半導体デバイスが、請求項１に記載の方法によって形成された半導体デバイスを含んでいる、ステップと、
前記設計情報を変換してデータファイルを生成するステップとを含む、方法。
【請求項３４】
前記データファイルがＧＤＳＩＩフォーマットを有する請求項３３に記載の方法。
【請求項３５】
前記データファイルがＧＥＲＢＥＲフォーマットを有する請求項３３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、その内容の全体が参照によって本明細書に明白に組み込まれる、２０１３年９月１３日に出願された、同一出願人所有の米国非仮特許出願第１４／０２６，８９３号の優先権を主張するものである。
【０００２】
本開示は、一般に、逆自己整合のダブルパターニング（ＳＡＤＰ：  ｓｅｌｆ  ａｌｉｇｎｅｄ  ｄｏｕｂｌｅ  ｐａｔｔｅｒｎｉｎｇ）プロセスを用いる半導体デバイスの形成に関する。
【背景技術】
【０００３】
技術の進歩は、より小さくより強力なコンピューティングデバイスをもたらした。たとえば、携帯用ワイヤレス電話機、携帯情報端末（ＰＤＡ）、および小型かつ軽量でユーザによる持ち運びが容易なページングデバイスなどのワイヤレスコンピューティングデバイスを含む様々な携帯用パーソナルコンピューティングデバイスが現在存在する。より具体的には、携帯電話およびインターネットプロトコル（ＩＰ）電話機などの携帯用ワイヤレス電話機は、ワイヤレスネットワークを通じて音声およびデータパケットを通信することができる。さらに、そのようなワイヤレス電話機の多くには、他のタイプのデバイスが組み込まれている。たとえば、ワイヤレス電話機は、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダおよび音響ファイルプレーヤも含むことができる。そのようなワイヤレス電話機は、インターネットにアクセスするのに用いられ得るウェブブラウザアプリケーションなどのソフトウェアアプリケーションを含む実行可能命令を処理することもできる。そのため、これらのワイヤレス電話機はかなりの計算能力を含むことができる。
【０００４】
電子デバイスは、そのような計算能力および他の機能を可能にする１つまたは複数の半導体デバイスを含み得る。半導体デバイスの製造は、製造の「バックエンドオブライン」（ＢＥＯＬ：  ｂａｃｋ−ｅｎｄ−ｏｆ−ｌｉｎｅ）ステージの間に１つまたは複数の金属構造体（たとえば半導体デバイスの金属層または相互接続）を形成するステップを含み得る。１つまたは複数の金属構造体を形成するためのプロセスの１つには、自己整合のダブルパターニング（ＳＡＤＰ：  ｓｅｌｆ  ａｌｉｇｎｅｄ  ｄｏｕｂｌｅ  ｐａｔｔｅｒｎｉｎｇ）として知られているものがある。ＳＡＤＰプロセスの間に、金属構造体を形成するためにマンドレルが使用され得る。金属構造体はマンドレルの幅に対応するサイズ（たとえば幅）を有してよく、金属構造体のサイズはマンドレルの幅を変化させることによって変化され得る。金属構造体と別の金属構造体との間の距離（たとえば間隔）は、ＳＡＤＰプロセスの間にマンドレルの側壁に形成される側壁構造体の幅に対応し得る。２つの金属構造体の間の距離を変化させるために側壁構造体の幅を変化させるのに、複雑なカット／ブロックのマスクまたは複数のマスクが使用されることがある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、複雑なカット／ブロックのマスクまたは複数のマスクを使用すると、半導体デバイスの製造における複雑さが増し、したがってコストが増す。
【課題を解決するための手段】
【０００６】
半導体デバイスの金属層または金属相互接続などの１つまたは複数の金属構造体を形成するプロセスが開示される。これらのプロセスは、半導体デバイスの製造のＢＥＯＬステージの間に遂行される逆ＳＡＤＰプロセスを含み得る。これらのプロセスは、１つまたは複数の金属構造体を形成する間に複数のハードマスク層を使用するステップを含み得る。たとえば、第１のハードマスク層に１つまたは複数のマンドレルが形成されてよく、それぞれのマンドレルの側壁に側壁構造体が形成されてよい。側壁構造体を形成した後、１つまたは複数のマンドレルが維持されてよい（たとえば一般的なＳＡＤＰプロセスと比較して、除去されなくてよい）。１つまたは複数の維持されたマンドレルの頂面などの一部分が、第１のハードマスク層上で、第２のハードマスク層を形成するのに先立って露出されてよい。第２のハードマスク層を形成した後、側壁構造体が除去されてよい。１つまたは複数の維持されたマンドレル、第１のハードマスク層、第２のハードマスク層、またはそれらの組合せが、１回または複数回のエッチング中にエッチングマスクとして使用され得る。１回または複数回のエッチングによって、側壁構造体の位置にトレンチが形成され得て、トレンチの中に１つまたは複数の金属構造体が形成され得る。
【０００７】
このようにして１つまたは複数の金属構造体を形成することによって、特定の金属構造体のサイズ（たとえば幅）が、この特定の金属構造体に対応する特定の側壁構造体のサイズ（たとえば幅）に関連付けられ得る。特定のマンドレルの２つの側壁構造体に対応する２つの金属構造体などの金属構造体の特定の組の２つの金属構造体の間の第１の距離（たとえば間隔）が、特定のマンドレルの幅に対応し得る。金属構造体の第２の組の２つの金属構造体の間の第２の距離が、金属構造体の第２の組を形成するのに使用される第２のマンドレルの第２の幅に対応し得る。１つまたは複数のマンドレルの幅を変化させることによって、金属構造体の異なる組の金属構造体の間の距離（たとえば第１の距離および第２の距離）が、製造プロセスの間に複雑なカット／ブロックのマスクまたは複数のマスクを使用せずに変化され得る。
【０００８】
逆ＳＡＤＰプロセスは、第２のハードマスク層を形成するステップの後、特定の維持されたマンドレルの側壁構造体とともに特定の維持されたマンドレルを除去するステップも含み得る。特定の維持されたマンドレルおよび特定の維持されたマンドレルの側壁構造体を除去すると、第１のハードマスク層の一部分が露出され得る。第１のハードマスク層の一部分に対してエッチングを１回または複数回遂行して、異なる幅を有するトレンチを形成し得る。異なる金属構造体がトレンチの中に形成され得、異なる金属構造体の幅は、異なる幅に対応し、特定のマンドレルに関連した２つの金属構造体の幅とも異なるものである。第２のハードマスク層を形成した後、特定の維持されたマンドレルおよび特定の維持されたマンドレルの側壁構造体を除去することによって、逆ＳＡＤＰプロセスによれば、異なる幅を有し、金属構造体の異なる組の金属構造体の間の異なる距離を有する複数の金属構造体を形成することができる。
【０００９】
特定の実施形態では、方法は、第１の側壁構造体と半導体デバイスのマンドレルとに隣接した第２のハードマスク層を形成するステップを含む。第２のハードマスク層を形成するのに先立ってマンドレルの上部が露出される。この方法は、第１の側壁構造体を除去して第１のハードマスク層の第１の部分を露出するステップをさらに含む。この方法は、第１のハードマスク層の第１の部分をエッチングして誘電材料の第２の部分を露出するステップをさらに含む。この方法は、誘電材料の第２の部分をエッチングして第１のトレンチを形成するステップも含む。この方法は、第１のトレンチ内に第１の金属構造体を形成するステップをさらに含む。
【００１０】
別の特定の実施形態では、装置は半導体デバイスを含む。半導体デバイスは、半導体デバイスの誘電材料に結合された第１のハードマスク層を含む。半導体デバイスは、第１のハードマスク層に結合されたマンドレルをさらに含む。マンドレルの上部が露出される。半導体デバイスは、第１のハードマスク層に結合されており、マンドレルに隣接している側壁構造体をさらに含む。半導体デバイスは、第１のハードマスク層に結合された第２のハードマスク層も含む。第２のハードマスク層は、マンドレルと側壁構造体とに隣接している。
【００１１】
別の特定の実施形態では、プロセッサは、非一時的コンピュータ可読媒体に含まれるプロセッサ実行可能命令を実行すると、半導体デバイスの形成を開始する。半導体デバイスを形成する方法は、半導体デバイスの側壁構造体とマンドレルとに隣接した第２のハードマスク層を形成するステップを含む。第２のハードマスク層を形成するのに先立ってマンドレルの上部が露出される。この方法は、側壁構造体を除去して第１のハードマスク層の第１の部分を露出するステップさらに含む。この方法は、第１のハードマスク層の第１の部分をエッチングして誘電材料の第２の部分を露出するステップをさらに含む。この方法は、誘電材料の第２の部分をエッチングしてトレンチを形成するステップも含む。この方法は、トレンチ内に金属構造体を形成するステップをさらに含む。
【００１２】
別の特定の実施形態では、装置は、半導体デバイスの誘電材料に結合された第１のエッチングマスクを用意するための手段を含む。この装置は、第１のエッチングマスクを用意するための手段に第１のパターンを転写するための手段をさらに含む。第１のパターンを転写するための手段は、第１のエッチングマスクを用意するための手段に結合されている。第１のパターンを転写するための手段の上部は露出している。この装置は、第１のエッチングマスクを用意するための手段に第２のパターンを転写するための手段をさらに含む。第２のパターンを転写するための手段は、第１のエッチングマスクを用意するための手段に結合されている。第２のパターンを転写するための手段は、第１のパターンを転写するための手段に隣接している。この装置は、第１のエッチングマスクを用意するための手段に結合された、第２のエッチングマスクを用意するための手段も含む。第２のエッチングマスクを用意するための手段は、第１のパターンを転写するための手段と第２のパターンを転写するための手段とに隣接している。
【００１３】
開示された実施形態の少なくとも１つによって提供される特定の利点の１つには、逆ＳＡＤＰプロセスによって形成される金属構造体の、異なる組の２つの金属構造体の間の距離が、金属構造体を形成するための複雑なカット／ブロックのマスクまたは複数のマスクを使用せずに変化され得ることがある。逆ＳＡＤＰプロセスを利用することによって、複雑なカット／ブロックのマスクまたは複数のマスクの製造技術と比較して、コストおよび複雑さが低減される。別の利点には、金属構造体の幅と、金属構造体の、異なる組の金属構造体の間の距離とが変化され得ることがある。
【００１４】
本開示の他の態様、利点、および特徴は、以下の図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む出願全体を検討した後明らかになるであろう。
【図面の簡単な説明】
【００１５】
【図１】半導体デバイスを製作するための第１のプロセスの２つのステージを示す図である。
【図２】半導体デバイスを製作するための第２のプロセスの第１のステージの第１の説明図である。
【図３】半導体デバイスを製作するための第２のプロセスの、１つまたは複数のマンドレルを形成した後の第２のステージの第２の説明図である。
【図４】半導体デバイスを製作するための第２のプロセスの、１つまたは複数の側壁構造体を形成した後の第３のステージの第３の説明図である。
【図５】半導体デバイスを製作するための第２のプロセスの、第２のハードマスク層を形成した後の第４のステージの第４の説明図である。
【図６】半導体デバイスを製作するための第２のプロセスの、１つまたは複数の側壁構造体を除去した後の第５のステージの第５の説明図である。
【図７】半導体デバイスを製作するための第２のプロセスの、第１のエッチングを遂行した後の第６のステージの第６の説明図である。
【図８】半導体デバイスを製作するための第２のプロセスの、第２のエッチングを遂行した後の第７のステージの第７の説明図である。
【図９】半導体デバイスを製作するための第２のプロセスの、１つまたは複数の金属構造体を形成した後の第８のステージの第８の説明図である。
【図１０Ａ】半導体デバイスを製作するための第３のプロセスの第１のステージの第１の説明図である。
【図１０Ｂ】半導体デバイスを製作するための第３のプロセスの第２のステージの第２の説明図である。
【図１１】半導体デバイスを製作するための第３のプロセスの、第１のエッチングを遂行した後の第３のステージの第３の説明図である。
【図１２】半導体デバイスを製作するための第３のプロセスの、第２のエッチングを遂行した後の第４のステージの第４の説明図である。
【図１３】半導体デバイスを製作するための第３のプロセスの、１つまたは複数の金属構造体を形成した後の第５のステージの第５の説明図である。
【図１４】半導体デバイスを製作するための第４のプロセスの２つのステージを示す図である。
【図１５】逆自己整合のダブルパターニング（ＳＡＤＰ）プロセスによって半導体デバイスを形成する方法の特定の例示的実施形態を示す流れ図である。
【図１６】図１５の方法によって形成された半導体デバイスを含んでいる通信デバイスを示すブロック図である。
【図１７】図１５の方法によって形成された半導体デバイスを含んでいる電子デバイスを製造するための製造プロセスの特定の例示的実施形態を示すデータ流れ図である。
【発明を実施するための形態】
【００１６】
図１を参照すると、半導体デバイスを製作するための第１のプロセスの、第１のステージ１００および第２のステージ１３０などの２つのステージが示されている。この半導体デバイスは集積回路を含み得る。第１の半導体デバイス構造体１７０および第２の半導体デバイス構造体１７２は、製造プロセスのそれぞれのステージの間に形成され得る。特定の実施形態では、第２の半導体デバイス構造体１７２は、第１のプロセスによって形成された半導体デバイスを表す。第１のプロセスは、半導体デバイスのバックエンドオブライン（ＢＥＯＬ）製造ステージの間に遂行される第１の逆自己整合のダブルパターニング（ＳＡＤＰ）プロセスを含み得る。
【００１７】
第１のステージ１００の間に、第１の半導体デバイス構造体１７０は、誘電材料１０２、第１のハードマスク層１０４、第２のハードマスク層１０６、マンドレル１０８、１１０、および側壁構造体１１２〜１１８を含み得る。第１のハードマスク層１０４は、誘電材料１０２、マンドレル１０８、１１０、および側壁構造体１１２〜１１８に結合され得る。
【００１８】
側壁構造体１１２〜１１８はマンドレル１０８、１１０に隣接し得る。たとえば、第１の側壁構造体１１２は、第１のマンドレル１０８の第２の位置に近接した（たとえば隣接している）第１の位置に配置されたとき、第１のマンドレル１０８に隣接し得る。第１の側壁構造体１１２が第１のマンドレル１０８に隣接しているとき、第１の側壁構造体１１２の少なくとも１つの表面が第１のマンドレル１０８の少なくとも１つの表面に接触し得る。たとえば、第１のマンドレル１０８は第１の側壁構造体１１２と第２の側壁構造体１１４の間に配置されてよく、第２のマンドレル１１０は第３の側壁構造体１１６と第４の側壁構造体１１８の間に配置されてよい。側壁構造体１１２〜１１８の各々が、図１の第１のステージ１００に示されたように、マンドレル１０８、１１０の対応する表面（たとえば側壁）に隣接し得る。たとえば、側壁構造体１１２〜１１８の各々が、マンドレル１０８、１１０の対応する表面に接触し得る。
【００１９】
マンドレル１０８、１１０のうち少なくとも１つの上部が露出され得る。たとえば、第１のマンドレル１０８の上部が、側壁構造体１１２〜１１８または第２のハードマスク層１０６によって覆われないように露出されてよい。第１のマンドレル１０８の上部は、第１のハードマスク層１０４に接触している第１のマンドレル１０８の底面の反対側にあってよい。第２のマンドレル１１０の上部が同様に露出されてよい。
【００２０】
第２のハードマスク層１０６は、第１のハードマスク層１０４に結合されてよく、側壁構造体１１２〜１１８に隣接してよい。第２のハードマスク層１０６は、第１のハードマスク層１０４上またはこの層の上に配置されてよい。たとえば、第２のハードマスク層１０６は、図１の第１のステージ１００に示されるように、第１のハードマスク層１０４上の側壁構造体１１２〜１１８の間に配置されてよい。第２のハードマスク層１０６は、第２の側壁構造体１１４および第３の側壁構造体１１６に隣接するとき、第２の側壁構造体１１４と第３の側壁構造体１１６の対応する表面の間に、これらと接触して配置され得る。たとえば、第２のハードマスク層１０６は、第２の側壁構造体１１４の第１の右側表面および第３の側壁構造体１１６の第１の左側表面に近接して接触した状態で配置され得る。別の例として、第２のハードマスク層１０６は、第１の側壁構造体１１２の第２の左側表面および第４の側壁構造体１１８の第２の右側表面に近接して接触した状態で配置されてもよい。
【００２１】
特定の実施形態では、マンドレル１０８、１１０の各々に対して１つの側壁構造体が形成されるとき、第２のハードマスク層１０６はマンドレル１０８、１１０に隣接し得る。たとえば、マンドレル１０８、１１０の各々に対して１つの側壁構造体が形成されるとき、第２のハードマスク層１０６はマンドレル１０８、１１０の表面に隣接して（たとえば近接して）接触した状態で配置され得る。たとえば、第１のマンドレル１０８上に第１の側壁構造体１１２が形成され、第２の側壁構造体１１４には形成されないとき、第２のハードマスク層１０６は第１のマンドレル１０８の右側表面に隣接し得る。マンドレル１０８、１１０、側壁構造体１１２〜１１８、第１のハードマスク層１０４、および第２のハードマスク層１０６の形成は、本明細書で図２〜図５を参照しながらさらに説明される。
【００２２】
第２のステージ１３０の間、第２の半導体デバイス構造体１７２が、ＢＥＯＬ製造ステージの間の第１の半導体デバイス構造体１７０に基づいて形成され得る。たとえば、本明細書で図６〜図９を参照しながらさらに説明されるように、第１の半導体デバイス構造体１７０は（たとえば第１の逆ＳＡＤＰプロセスの１つまたは複数のステージにおいて）ＢＥＯＬ処理を施されてよく、それによって第２の半導体デバイス構造体１７２が形成され得る。第２の半導体デバイス構造体１７２は、誘電材料１０２、第１のハードマスク層１０４、および金属構造体１２０〜１２６を含み得る。金属構造体１２０〜１２６の各々が、第１の半導体デバイス構造体１７０の側壁構造体１１２〜１１８のうち対応する側壁構造体に基づく位置に形成されてよい。たとえば、第１の金属構造体１２０は第１の側壁構造体１１２の下の位置に形成されてよく、第１の金属構造体１２０の第１の幅は、第１の側壁構造体１１２の第１の側壁の幅に対応してよい。金属構造体１２２〜１２６の幅および位置は、同様に、側壁構造体１１４〜１１８の幅および位置にそれぞれ対応してよい。
【００２３】
本明細書で図６〜図９を参照しながらさらに説明されるように、第１のステージ１００の側壁構造体１１２〜１１８などの複数の側壁構造体に対して第１の逆ＳＡＤＰプロセスの１つまたは複数のステップを適用することによって、金属構造体１２０〜１２６などの複数の金属構造体が形成され得る。たとえば、第１の半導体デバイス構造体１７０から第１の側壁構造体１１２が除去されてよく、第１の側壁構造体１１２の位置に（除去に先立って）トレンチを形成するために１回または複数回のエッチングを遂行してよい。たとえば、第１の側壁構造体１１２を除去して第１のハードマスク層１０４の第１の部分を露出させてよい。第１のエッチング中など、第１のハードマスク層１０４の第１の部分をエッチングして誘電材料１０２の第２の部分を露出させてよい。第２のエッチング中など、誘電材料１０２の第２の部分をエッチングして第１のトレンチを形成してよい。第１のトレンチ内に第１の金属構造体１２０が形成され得る。金属構造体１２２〜１２６の各々が同様に形成され得る。たとえば側壁構造体１１４〜１１８が除去されてよく、１回または複数回のエッチング（たとえば第１のエッチングおよび第２のエッチング）を遂行して複数のトレンチを形成してよい。複数のトレンチは第１のトレンチを含み得る。複数のトレンチ内に側壁構造体１２２〜１２６が形成され得る。したがって、半導体デバイスのＢＥＯＬ製造ステージ中に（たとえばＢＥＯＬ処理中に）金属構造体１２０〜１２６が形成され得る。
【００２４】
金属構造体１２０〜１２６のうち異なる組の金属構造体の間の距離は様々であり得る（たとえば変化され得る）。たとえば金属構造体１２０、１２２の第１の組が第１のマンドレル１０８に対応してよく、金属構造体の第２の組が第２のマンドレル１１０に対応してよい。第１の金属構造体１２０と第２の金属構造体１２２との間の距離ｄ１は、第３の金属構造体１２４と第４の金属構造体１２６との間の距離ｄ３と異なるものでよい。金属構造体１２０〜１２６の別の組の金属構造体の間の距離も、金属構造体の１つの組からの金属構造体と、金属構造体の別の組からの別の金属構造体との間の距離とは異なるものでよい。たとえば、距離ｄ３は、第２の金属構造体１２２と第３の金属構造体１２４との間の距離ｄ２とは異なってよい。別の例として、距離ｄ１は距離ｄ３未満でよく、距離ｄ３は距離ｄ２未満でよい。別の例として、距離ｄ１、ｄ２、およびｄ３は同一の距離でもよい。
【００２５】
第２の半導体デバイス構造体１７２は、ＢＥＯＬ処理の追加のステージ（図示せず）を受けて、第１の逆ＳＡＤＰプロセスの半導体デバイスを形成してよい。一例として、誘電材料１０２の少なくとも一部分を平坦化して、金属構造体１２０〜１２６の１つまたは複数の底面を露出させてよい。したがって、金属構造体は、頂面および底面などの複数の表面を介して他の構造体またはデバイスに結合され得る。半導体デバイスの意図された機能に基づいて、ＢＥＯＬ処理の他の追加のステージが遂行されてよい。
【００２６】
半導体デバイスの動作中に、半導体デバイスの動作に応じて金属構造体１２０〜１２６にバイアスがかけられてよい。金属構造体１２０〜１２６は、１つまたは複数の他の回路要素、構造体、または他の半導体デバイスに結合されてよい。たとえば、第１の金属構造体１２０は、第１の回路要素および第２の回路要素に結合されてよい。電流が、第１の回路要素から第１の金属構造体１２０を通って第２の回路要素へ流れるように、第１の金属構造体１２０にバイアスがかけられてよい。金属構造体１２２〜１２６は、半導体デバイスの動作に応じて、同様に結合されてバイアスをかけられてよい。
【００２７】
第１の逆ＳＡＤＰプロセスを用いて、金属構造体１２０〜１２６を有する第２の半導体デバイス構造体１７２を形成することによって、製造プロセスの間に、複雑なカット／ブロックのマスクまたは複数のマスクを使用することなく、金属構造体１２０〜１２６の異なる組の金属構造体の間の距離が制御され得る。したがって、複雑なカット／ブロックのマスクまたは複数のマスクの製造技術と比較して、コストおよび複雑さが低減される一方で、金属構造体１２０〜１２６の異なる組の金属構造体の間の距離を様々にする（たとえば変化させる）ことが可能になる。
【００２８】
図２を参照して、半導体デバイスを製作するための第２のプロセスの第１のステージの第１の説明図が示され、全体的に２００で指定されている。たとえば、第２のプロセスは第２の逆ＳＡＤＰプロセスを含み得る。第２のプロセスは、図１を参照しながら説明された第１のプロセスに対応し得る。
【００２９】
第１のステージ２００の間に、半導体デバイス構造体は、誘電材料１０２、第１のハードマスク層１０４、およびマンドレル層２２８を含み得る。第１のハードマスク層１０４は、金属間誘電体（ＩＭＤ）などの誘電材料１０２上に形成されてよい。誘電材料１０２は、第２の逆ＳＡＤＰプロセスによって形成されている半導体デバイスの基板（図示せず）の中に含まれるか、またはその基板上にあってよい。第１のハードマスク層１０４は、シリコン（Ｓｉ）またはエッチングマスクを用意するのに適切な任意の材料を含み得る。第１のハードマスク層１０４上にマンドレル層２２８が形成され得る。マンドレル層２２８は、フォトリソグラフィプロセスまたはエッチングプロセスの間に第１のハードマスク層１０４に対してパターンを転写するのに適切な任意の材料でよい。マンドレル層２２８、第１のハードマスク層１０４、および誘電材料１０２は、各々が異なる材料でよい。あるいは、マンドレル層２２８、第１のハードマスク層１０４、および誘電材料１０２のうち１つまたは複数が同一の材料でもよい。３つの層が示されているが、半導体デバイス構造体において、誘電材料１０２と第１のハードマスク層１０４の間および／または第１のハードマスク層１０４とマンドレル層２２８の間に、１つまたは複数の中間層が含まれてよい。
【００３０】
図３を参照して、半導体デバイスを製作するための第２のプロセスの、１つまたは複数のマンドレルを形成した後の第２のステージの第２の説明図が示され、全体的に３００で指定されている。図２のマンドレル層２２８から、マンドレル１０８、１１０が、第１のハードマスク層１０４上に形成され得る。マンドレル１０８、１１０は、リソグラフィマスクを使用して図２のマンドレル層２２８の部分を除去することによって形成され得る。たとえば、リソグラフィマスクは、マンドレル層２２８におけるマンドレル１０８、１１０を画定し得る。マンドレル１０８、１１０は、マンドレルとして説明されているが、第１のハードマスク層１０４にパターンを転写するのに適切なマンドレルパターン、マスクパターン、ダミーの構造体、または何らかの他の構造体を含み得る。２つのマンドレル１０８、１１０が示されているが、任意数のマンドレルが形成され得る。マンドレル１０８と１１０は、同一の幅でも異なる幅でもよい。たとえば、第１のマンドレル１０８の第１の幅は第２のマンドレル１１０の第２の幅未満でよい。
【００３１】
図４を参照して、半導体デバイスを製作するための第２のプロセスの、１つまたは複数の側壁構造体を形成した後の第３のステージの第３の説明図が示され、全体的に４００で指定されている。図４のマンドレル１０８、１１０の各々に側壁材料が与えられて、側壁構造体１１２〜１１８が形成され得る。たとえば、第１のマンドレル１０８の向かい合った側壁に、第１の側壁構造体１１２と第２の側壁構造体１１４が形成され得る（たとえば、第１のマンドレル１０８は第１の側壁構造体１１２と第２の側壁構造体１１４の間にあってよい）。別の例として、第３の側壁構造体１１６と第４の側壁構造体１１８は、第２のマンドレル１１０の向かい合った側壁に形成されてよい。マンドレル１０８、１１０の各々に対する２つの側壁構造体の形成について説明されてきたが、マンドレル１０８、１１０に対して１つの側壁構造体が形成されてもよい。たとえば、第１のマンドレル１０８は、第１の側壁構造体１１２または第２の側壁構造体１１４などの１つの側壁構造体を有してもよい。
【００３２】
側壁構造体１１２〜１１８は、マンドレル１０８および１１０の側壁に薄膜材料が与えられる薄膜堆積プロセスを用いて形成され得る。側壁構造体１１２〜１１８の各々の幅は、薄膜材料を形成するのに使用される側壁構造体１１２〜１１８に基づき、製造プロセスによってもたらされるばらつきに関連した公差の範囲内で、実質的に等しくてよい。たとえば、第１の側壁構造体１１２の第１の幅は、第２の側壁構造体１１４の第２の幅の＋０．５ナノメートル〜−０．５ナノメートルの範囲内にあり得る。
【００３３】
図５を参照して、半導体デバイスを製作するための第２のプロセスの、第２のハードマスク層を形成した後の第４のステージの第４の説明図が示され、全体的に５００で指定されている。第４のステージ５００は、図１のステージ１００に対応し得る。
【００３４】
第１のハードマスク層１０４上に第２のハードマスク層１０６が形成されてよい。たとえば、第１のハードマスク層１０４の露出表面上に第２のハードマスク層１０６が形成されてよい。第２のハードマスク層１０６は、側壁構造体１１２〜１１８に隣接して形成されてよい。たとえば、第２のハードマスク層１０６は、第２の側壁構造体１１４と第３の側壁構造体１１６の間など、側壁構造体の間に形成されてよい（たとえば配置されてよい）。図５に示されるように、第２のハードマスク層１０６は、第１の側壁構造体１１２の片面および第４の側壁構造体１１８の片面に沿って配置されてよい。たとえば、第１のマンドレル１０８上に第１の側壁構造体１１２などの側壁構造体が形成されているとき、第２のハードマスク層１０６が、第１のマンドレル１０８の、第１の側壁構造体１１２から反対側に沿って（たとえば隣接して）形成される。
【００３５】
第２のハードマスク層１０６は、「ボトムアップ」製造技術を用いて形成され得る。たとえば、第２のハードマスク層１０６は、第１のハードマスク層１０４の少なくとも一部分の上に（たとえば上に、または覆って）形成されてよい。第２のハードマスク層１０６は、マンドレル１０８、１１０または側壁構造体１１２〜１１８の上に（たとえば上に、または覆って）形成されなくてもよい。したがって、マンドレル１０８、１１０および側壁構造体１１２〜１１８の上部は、第２のハードマスク層１０６が形成された後も露出されたままであり得る。第２のハードマスク層１０６は、第１のハードマスク層１０４の露出した部分、または第１のハードマスク層１０４の上の介在層の露出した部分の上に形成されてよい。第２のハードマスク層１０６は「ボトムアップ」製造技術を用いて形成されるので、他の製造プロセスにおいて第２のハードマスク層１０６の一部分を除去するためまたは「エッチバックするため」に遂行される化学的機械的平坦化（ＣＭＰ）プロセスまたはエッチングプロセスは、第２の逆ＳＡＤＰプロセスの一部分として用いられなくてよい。
【００３６】
説明に役立つ例として、第２のハードマスク層１０６は、流動性の化学的気相成長（ＦＣＶＤ）製造技術によって形成され得る。説明に役立つ別の例として、第２のハードマスク層１０６は、スピンオン製造技術または他の「ボトムアップ」製造技術によって形成され得る。第２のハードマスク層１０６は、「ボトムアップ」製造技術とともに使用するのに適切な任意の材料でよい。たとえば、第２のハードマスク層１０６は二酸化ケイ素（ＳｉＯ２）でよい。第１のハードマスク層１０４と第２のハードマスク層１０６は、同一の材料でも異なる材料でもよい。
【００３７】
図６を参照して、半導体デバイスを製作するための第２のプロセスの、１つまたは複数の側壁構造体を除去した後の第５のステージの第５の説明図が示され、全体的に６００で指定されている。側壁構造体１１２〜１１８を除去して第１のハードマスク層１０４の部分６３０〜６３６を露出させてよい。たとえば、側壁構造体１１２〜１１８は、エッチング、溶解、または他の除去プロセスによって除去され得る。第１のハードマスク層１０４の部分６３０〜６３６は、側壁構造体１１２〜１１８を除去することによって形成された１つまたは複数の空洞６８０〜６８６の中に配置されてよい。たとえば、第１のハードマスク層１０４の第１の部分６３０は、第１の側壁構造体１１２を除去することによって形成された第１の空洞６８０の中に配置されてよく、第１のハードマスク層１０４の第２の部分６３２は、第２の側壁構造体１１４を除去することによって形成された第２の空洞６８２の中に配置されてよく、第１のハードマスク層１０４の第３の部分６３４は、第３の側壁構造体１１６を除去することによって形成された第３の空洞６８４の中に配置されてよく、第１のハードマスク層１０４の第４の部分６３６は、第４の側壁構造体１１８を除去することによって形成された第４の空洞６８６の中に配置されてよい。側壁構造体１１２〜１１８が除去された後、マンドレル１０８、１１０などの複数のマンドレルが維持され得る。たとえば、側壁構造体１１２〜１１８を除去する前または除去する間には、マンドレル１０８、１１０が除去されなくてよい。
【００３８】
図７を参照して、半導体デバイスを製作するための第２のプロセスの、第１のエッチングを遂行した後の第６のステージの第６の説明図が示され、全体的に７００で指定されている。空洞６８０〜６８６を拡張するために、第１のハードマスク層１０４の部分６３０〜６３６に対して第１のエッチングを遂行してよい。マンドレル１０８、１１０および第２のハードマスク層１０６は、第１のエッチングの期間中、エッチングマスクとして機能し得る。第１のハードマスク層１０４の第１の部分６３０〜６３６は、第１のエッチングの間に除去され得る。
【００３９】
部分６３０〜６３６を除去すると、空洞６８０〜６８６が広がり、誘電材料１０２の部分７４０〜７４６が露出してよい。誘電材料１０２の部分７４０〜７４６は、空洞６８０〜６８６の中に配置され得る。たとえば、誘電材料１０２の第１の部分７４０は、第１のハードマスク層１０４の第１の部分６３０を除去することによって拡張された第１の空洞６８０の中に配置されてよく、誘電材料１０２の第２の部分７４２は、第１のハードマスク層１０４の第２の部分６３２を除去することによって拡張された第２の空洞６８２の中に配置されてよく、誘電材料１０２の第３の部分７４４は、第１のハードマスク層１０４の第３の部分６３４を除去することによって拡張された第３の空洞６８４の中に配置されてよく、誘電材料１０２の第４の部分７４６は、第１のハードマスク層１０４の第４の部分６３６を除去することによって拡張された第４の空洞６８６の中に配置されてよい。
【００４０】
図８を参照して、半導体デバイスを製作するための第２のプロセスの、第２のエッチングを遂行した後の第７のステージの第７の説明図が示され、全体的に８００で指定されている。空洞６８０〜６８６を拡張してトレンチ８５０〜８５６を形成するために、誘電材料１０２の部分７４０〜７４６に対して第２のエッチングを遂行してよい。第２のハードマスク層１０６、マンドレル１０８、１１０、第１のハードマスク層１０４の残りの部分、またはそれらの組合せが、第２のエッチングによって誘電材料１０２の部分７４０〜７４６を除去するように、エッチングマスクとして機能し得る。誘電材料１０２の部分７４０〜７４６は、第２のエッチングの間に除去され得る。
【００４１】
誘電材料１０２の部分７４０〜７４６を除去すると、空洞６８０〜６８６が広がり、誘電材料１０２の中にトレンチ８５０〜８５６が形成されてよい。空洞６８０〜６８６が拡張され、その中にトレンチ８５０〜８５６が形成されてよい。たとえば、誘電材料１０２の第１の部分７４０を除去して第１のトレンチ８５０を形成してよく、誘電材料１０２の第２の部分７４２を除去して第２のトレンチ８５２を形成してよく、誘電材料１０２の第３の部分７４４を除去して第３のトレンチ８５４を形成してよく、誘電材料１０２の第４の部分７４６を除去して第４のトレンチ８５６を形成してよい。したがって、トレンチ８５０〜８５６は、図４〜図５の側壁構造体１１２〜１１８の位置（たとえば場所）に対応し得る。
【００４２】
第２のハードマスク層１０６を除去するのは、トレンチ８５０〜８５６の形成前、形成中、または形成後でよい。何らかの金属構造体を形成するのに先立って、第２のハードマスク層１０６がエッチングして除去され得る。たとえば、第２のハードマスク層１０６は、第１のエッチングの間、第２のエッチングの間、またはトレンチ８５０〜８５６を形成した後、除去されてよい。第２のハードマスク層１０６は、エッチング（たとえば第１のエッチング、第２のエッチング、もしくは様々なエッチング）、溶解、化学的機械的平坦化（ＣＭＰ）プロセス、または他のいくつかの除去プロセスによって除去されてよい。
【００４３】
マンドレル１０８、１１０は、トレンチ８５０〜８５６を形成した後、除去されてよい。たとえば、マンドレル１０８、１１０は、エッチング（たとえば第１のエッチング、第２のエッチング、もしくは様々なエッチング）、溶解、ＣＭＰプロセスの実施、または第２のハードマスク層１０６を除去するステップの一部分として、もしくは別個に、他のいくつかの除去プロセスを実施することによって除去されてよい。
【００４４】
図９を参照して、半導体デバイスを製作するための第２のプロセスの、１つまたは複数の金属構造体を形成した後の第８のステージの第８の説明図が示され、全体的に９００で指定されている。第８のステージ９００は図１の第２のステージ１３０に対応し得る。
【００４５】
図８のトレンチ８５０〜８５６内に金属構造体１２０〜１２６が形成され得る。たとえば第１のトレンチ８５０、第２のトレンチ８５２、第３のトレンチ８５４、および第４のトレンチ８５６が材料で満たされて、それぞれ第１の金属構造体１２０、第２の金属構造体１２２、第３の金属構造体１２４、および第４の金属構造体１２６を形成し得る。材料は、銅、様々な金属、合金、別の導電材料、またはそれらの組合せでよい。４つの金属構造体１２０〜１２６が示されているが、第２の逆ＳＡＤＰプロセスの間に形成される側壁構造体の数に基づいて任意数の金属構造体が形成され得る。
【００４６】
金属構造体１２０〜１２６は、少なくとも部分的にトレンチ８５０〜８５６内に形成され得る。たとえば、図９に示されるように、金属構造体１２０〜１２６は、完全にトレンチ８５０〜８５６内に（たとえば誘電材料１０２の空洞６８０〜６８６の中に）形成され得る。別の例として、金属構造体１２０〜１２６はトレンチ８５０〜８５６の上に（たとえば外部に）延在してもよい。第１のハードマスク層１０４は、トレンチ８５０〜８５６を形成した後、または金属構造体１２０〜１２６を形成した後、除去され得る。たとえば、第１のハードマスク層１０４は、エッチング（たとえば第１のエッチング、第２のエッチング、もしくは様々なエッチング）、溶解、ＣＭＰプロセス、または他のいくつかの除去プロセスによって除去されてよい。
【００４７】
金属構造体１２０〜１２６は、図４〜図５の側壁構造体１１２〜１１８のサイズに対応するサイズ（たとえば寸法）を有し得る。たとえば、第１の金属構造体１２０の第１の幅（たとえばサイズ）は第１の側壁構造体１１２の第１の側壁の幅に等しくてよく、第２の金属構造体１２２の第２の幅は第２の側壁構造体１１４の第２の側壁の幅に等しくてよく、第３の金属構造体１２４の第３の幅は第３の側壁構造体１１６の第３の側壁の幅に等しくてよく、第４の金属構造体１２６の第４の幅は第４の側壁構造体１１８の第４の側壁の幅に等しくてよい。それぞれの側壁構造体１１２〜１１８の幅が実質的に等しくてよいので（たとえば製造プロセスに起因するばらつきに関連した公差の範囲内にあり得るので）、それぞれの金属構造体１２０〜１２６の幅は、実質的に等しくてよく、製造プロセスに起因するばらつきに関連した公差の範囲内にあり得る。たとえば第１の金属構造体１２０の第１の幅は、第２の金属構造体１２２の第２の幅の−０．５ナノメートル〜＋０．５ナノメートルの範囲内にあり得る。
【００４８】
金属構造体１２０〜１２６の異なる組の金属構造体の間の距離は、図３〜図８のマンドレル１０８、１１０の幅に対応し得る。たとえば、金属構造体の第１の組が、第１のマンドレル１０８に対応する金属構造体１２０、１２２を含んでよく、金属構造体の第２の組が、第２のマンドレル１１０に対応する金属構造体１２４、１２６を含んでよい。第１の金属構造体１２０と第２の金属構造体１２２との間の距離ｄ１は、第１のマンドレル１０８の第１のマンドレルの幅に対応してよく、第３の金属構造体１２４と第４の金属構造体１２６との間の距離ｄ３は、第２のマンドレル１１０の第２のマンドレルの幅に対応してよい。第１のマンドレル１０８の第１のマンドレルの幅が第２のマンドレル１１０の第２のマンドレルの幅とは異なり得るので、距離ｄ１は距離ｄ３とは異なり得る。たとえば、第１のマンドレルの幅が第２のマンドレルの幅未満であれば、距離ｄ１は距離ｄ３未満である。金属構造体１２０〜１２６の別の組の金属構造体の間の距離も、金属構造体の１つの組からの金属構造体と、金属構造体の別の組からの別の金属構造体との間の距離とは異なるものでよい。たとえば、第２の金属構造体１２２と第３の金属構造体１２４との間の距離ｄ２は、図４〜図５の第２の側壁構造体１１４と第３の側壁構造体１１６との間の距離に対応し得る。第２の側壁構造体１１４と第３の側壁構造体１１６との間の距離が、第１のマンドレル１０８の第１のマンドレルの幅および第２のマンドレル１１０の第２のマンドレルの幅と異なるとき、距離ｄ１、距離ｄ２、および距離ｄ３は異なる距離であり得る。したがって、金属構造体１２０〜１２６の異なる組の金属構造体の間の距離、または金属構造体の１つの組の１つの金属構造体と、金属構造体の別の組の別の金属構造体の間の距離は、異なる距離であり得る。あるいは、距離ｄ１〜ｄ３のうち２つ以上が同一の距離であり得る。
【００４９】
半導体デバイスの動作中に、半導体デバイスの動作に応じて金属構造体１２０〜１２６にバイアスがかけられてよい。金属構造体１２０〜１２６は、１つまたは複数の他の回路要素、構造体、または他の半導体デバイスに結合されてよい。たとえば、第１の金属構造体１２０は、第１の回路要素および第２の回路要素に結合されてよい。電流が、第１の回路要素から第１の金属構造体１２０を通って第２の回路要素へ流れるように、第１の金属構造体１２０にバイアスがかけられてよい。金属構造体１２２〜１２６は、半導体デバイスの動作に応じて、同様に結合されてバイアスをかけられてよい。
【００５０】
図２〜図９によって示された第２の逆ＳＡＤＰプロセスは、金属構造体１２０〜１２６の異なる組の金属構造体の間の異なる距離を有する半導体デバイスを形成するための単一マスクのＢＥＯＬ製造技術について記述するものであることが理解されよう。図２〜図９の第２の逆ＳＡＤＰプロセスを用いて金属構造体１２０〜１２６を形成することによって、複雑なカット／ブロックのマスクまたは複数のマスク製造技術を用いるステップと比較してコストおよび複雑さが低減される一方で、金属構造体１２０〜１２６の異なる組の金属構造体の間の様々な（たとえば異なる）距離が可能になる。
【００５１】
図１０Ａおよび図１０Ｂを参照すると、半導体デバイスを製作するための第３のプロセスの第１のステージ１０００および第２のステージ１００２など２つのステージの、第１の説明図および第２の説明図が示されている。たとえば、第３のプロセスは第３の逆ＳＡＤＰプロセスを含み得る。第３のプロセスは、図１の第１のプロセスまたは図２〜図９の第２のプロセスに対応し得る。図示されていないが、第３のプロセスは、図１の第１のステージ１００および／または図２〜図６のステージ２００〜６００に対応するステージを含み得る。
【００５２】
図１０Ａを参照して、第１の半導体デバイス構造体１０７０は、誘電材料１０２、第１のハードマスク層１０４、第２のハードマスク層１０６、およびマンドレル１０８、１１０を含み得る。第１の半導体デバイス構造体１０７０は、図６の第５のステージ６００の間に形成された半導体デバイス構造体に対応し得る。たとえば、第１の半導体デバイス構造体１０７０は、図６の第５のステージ６００を参照しながら説明されたように、側壁構造体１１２〜１１８を除去した後、形成され得る。たとえば、側壁構造体１１２〜１１８は、第２のハードマスク層１０６を形成した後、除去されてよい。
【００５３】
図１０Ｂを参照して、第２の半導体デバイス構造体１０７２は、第１の半導体デバイス構造体１０７０に基づき、第１の半導体デバイス構造体１０７０の第２のマンドレル１１０を除去することによって形成され得る。たとえば、第２のマンドレル１１０は第２のリソグラフィマスクを使用して除去され得る。あるいは、第２のマンドレル１１０は、エッチング、溶解、または他の除去プロセスによって除去され得る。したがって、第２のマンドレル１１０と、第２のマンドレル１１０の第３の側壁構造体１１６および第４の側壁構造体１１８などの側壁構造体とが、第１のエッチングを遂行するのに先立って除去されてよい。１つのマンドレルが除去されるものとして示されているが、少なくとも１つのマンドレルが残り得るように、第１のエッチングを遂行するのに先立って任意数のマンドレルが除去され得る。第２のマンドレル１１０の全体が除去されるものとして示されているが、他の例では、第２のマンドレル１１０の一部分のみが除去されてよい。
【００５４】
第２のマンドレル１１０および図４〜図５の側壁構造体１１２〜１１８は、第１のハードマスク層１０４の部分１０３０〜１０３４を露出するために、エッチング、溶解、または他の除去プロセスなどによって除去され得る。第１のハードマスク層１０４の部分１０３０〜１０３４は、側壁構造体１１２〜１１８および第２のマンドレル１１０を除去することによって形成された１つまたは複数の空洞１０８０〜１０８４の中に配置されてよい。たとえば、第１のハードマスク層１０４の第１の部分１０３０は、第１の側壁構造体１１２を除去することによって形成された第１の空洞１０８０の中に配置されてよく、第１のハードマスク層１０４の第２の部分１０３２は、第２の側壁構造体１１４を除去することによって形成された第２の空洞１０８２の中に配置されてよく、第１のハードマスク層１０４の第３の部分１０３４は、第３の側壁構造体１１６、第４の側壁構造体１１８、および第２のマンドレル１１０を除去することによって形成された第３の空洞１０８４の中に配置されてよい。したがって、第３の側壁構造体１１６、第４の側壁構造体１１８、および第２のマンドレル１１０を除去すると、第１のハードマスク層１０４の第３の部分１０３４が露出し得る。
【００５５】
図１１を参照して、半導体デバイスを製作するための第３のプロセスの、第１のエッチングを遂行した後の第３のステージの第３の説明図が示され、全体的に１１００で指定されている。第１のハードマスク層１０４の部分１０３０〜１０３４を除去するために、第１のハードマスク層１０４の部分１０３０〜１０３４に対して第１のエッチングが遂行され得る。第１のマンドレル１０８および第２のハードマスク層１０６は、第１のエッチングの期間中、エッチングマスクとして機能し得る。
【００５６】
第１のハードマスク層１０４の部分１０３０〜１０３４を除去すると、空洞１０３０〜１０３４が広がって誘電材料１０２の部分１１４０〜１１４４が露出し得る。誘電材料１０２の部分１１４０〜１１４４は、空洞１０３０〜１０３４の中に配置され得る。たとえば、誘電材料１０２の第１の部分１１４０は、第１のハードマスク層１０４の第１の部分１０３０を除去することによって拡張された第１の空洞１０８０の中に配置されてよく、誘電材料１０２の第２の部分１１４２は、第１のハードマスク層１０４の第２の部分１０３２を除去することによって拡張された第２の空洞１０８２の中に配置されてよく、誘電材料１０２の第３の部分１１４４は、第１のハードマスク層１０４の第３の部分１０３４を除去することによって拡張された第３の空洞１０８４の中に配置されてよい。
【００５７】
図１２を参照して、半導体デバイスを製作するための第３のプロセスの、第２のエッチングを遂行した後の第４のステージの第４の説明図が示され、全体的に１２００で指定されている。誘電材料１０２の部分１１４０〜１１４４を除去するために、誘電材料１０２の部分１１４０〜１１４４に対して第２のエッチングを遂行してよく、空洞１０３０〜１０３４を拡張してトレンチ１２５０〜１２５４を形成する。第２のハードマスク層１０６、第１のマンドレル１０８、第１のハードマスク層１０４の残りの部分、またはそれらの組合せが、第２のエッチングの期間中、エッチングマスクとして機能し得る。
【００５８】
誘電材料１０２の部分１１４０〜１１４４を除去すると、空洞１０８０〜１０８４が広がって、誘電材料１０２の中にトレンチ１２５０〜１２５４が形成されてよい。空洞１０３０〜１０３４が拡張され、その中にトレンチ１２５０〜１２５４が形成される。たとえば、誘電材料１０２の第１の部分１１４０を除去して第１のトレンチ１２５０を形成してよく、誘電材料１０２の第２の部分１１４２を除去して第２のトレンチ１２５２を形成してよく、誘電材料１０２の第３の部分１１４４を除去して第３のトレンチ１２５４を形成してよい。したがって、トレンチ１２５０〜１２５４は、対応する側壁構造体の位置または対応する側壁構造体およびマンドレルの位置（たとえば場所）に対応し得る。
【００５９】
図１３を参照して、半導体デバイスを製作するための第３のプロセスの、１つまたは複数の金属構造体を形成した後の第５のステージの第５の説明図が示され、全体的に１３００で指定されている。第５のステージ１３００は、図１の第２のステージ１３０または図９の第８のステージ９００に対応し得る。
【００６０】
トレンチ１２５０〜１２５４内に金属構造体１３２０〜１３２４が形成され得る。たとえば、第１のトレンチ１２５０、第２のトレンチ１２５２、および第３のトレンチ１２５４が材料で満たされて、それぞれ第１の金属構造体１３２０、第２の金属構造体１３２２、および第３の金属構造体１３２４を形成してよい。材料は、銅、様々な金属、合金、導電材料またはそれらの組合せでよい。金属構造体１３２０〜１３２４は、半導体デバイスのＢＥＯＬ製造ステージの期間中に形成され得る。３つの金属構造体１３２０〜１３２４が示されているが、第３の逆ＳＡＤＰプロセスの間に形成される側壁構造体の数およびマンドレルの数に基づいて任意数の金属構造体が形成され得る。図９の第８のステージ９００を参照しながら説明されたように、金属構造体１３２０〜１３２４は、少なくとも部分的にトレンチ１２５０〜１２５４内に形成され得る。図９の第８のステージ９００を参照しながら説明されたように、第１のハードマスク層１０４は、トレンチ１２５０〜１２５４を形成した後、または金属構造体１３２０〜１３２４を形成した後、除去されてよい。
【００６１】
金属構造体１２３０〜１３２４は、側壁構造体１１２、１１４のサイズ、または側壁構造体１１６、１１８と第２のマンドレル１１０との合計のサイズに対応するサイズ（たとえば寸法）を有し得る。たとえば、第１の金属構造体１３２０の第１の幅ｗ１は、第１の側壁構造体１１２の第１の側壁の幅に対応してよく、第２の金属構造体１３２２の第２の幅ｗ２は、第２の側壁構造体１１４の第２の側壁の幅に対応してよく、第３の金属構造体１３２４の第３の幅ｗ３は、第３の側壁構造体１１６と、第４の側壁構造体１１８と、第２のマンドレル１１０との合計の幅に対応してよい。図４の第３のステージ４００を参照しながら説明されたように、第１の側壁構造体１１２と第２の側壁構造体１１４の幅が実質的に等しくてよいので、第１の幅ｗ１と第２の幅ｗ２は、製造プロセスに起因するばらつきに関連した公差の範囲内で実質的に等しくてよい。第３の幅ｗ３は、第１の幅ｗ１および第２の幅ｗ２とは異なり得る。たとえば、第３の幅ｗ３は第１の幅ｗ１および第２の幅ｗ２よりも大きくてよい。
【００６２】
金属構造体１３２０〜１３２４の第１の組の間の第１の距離は、第１のマンドレル１０８の第１のマンドレルの幅に対応し得る。たとえば、第１の金属構造体１３２０および第２の金属構造体１３２２などの金属構造体の第１の組の間の距離ｄ１は、第１のマンドレル１０８の第１のマンドレルの幅に対応し得る。金属構造体の第１の組の金属構造体の間の第１の距離は、金属構造体の第１の組の１つの金属構造体と、金属構造体の第１の組とは無関係の別の金属構造体との間の第２の距離とは異なり得る。たとえば、第２の金属構造体１３２２と第３の金属構造体１３２４との間の距離ｄ２は、第２の側壁構造体１１４と第３の側壁構造体１１６との間の距離に対応し得る。第１のマンドレル１０８の第１のマンドレルの幅が第２の側壁構造体１１４と第３の側壁構造体１１６との間の距離とは異なり得るので、距離ｄ１は距離ｄ２と異なり得る。
【００６３】
半導体デバイスの動作中に、半導体デバイスの動作に応じて金属構造体１３２０〜１３２４にバイアスがかけられてよい。金属構造体１３２０〜１３２４は、１つまたは複数の他の回路要素、構造体、または他の半導体デバイスに結合されてよい。たとえば、第１の金属構造体１３２０は、第１の回路要素および第２の回路要素に結合されてよい。電流が、第１の回路要素から第１の金属構造体１３２０を通って第２の回路要素へ流れるように、第１の金属構造体１３２０にバイアスがかけられてよい。金属構造体１３２２、１３２４は、半導体デバイスの動作に応じて、同様に結合されてバイアスをかけられてよい。
【００６４】
図１０Ａ〜図１０Ｂおよび図１１〜図１３によって示された第３の逆ＳＡＤＰプロセスは、金属構造体１３２０〜１３２４の異なる組の金属構造体の間の異なる幅および異なる距離を有する半導体デバイスを形成するためのＢＥＯＬ製造技術について記述するものであることが理解されよう。図１０Ａ〜図１０Ｂおよび図１１〜図１３の第３の逆ＳＡＤＰプロセスによって金属構造体１３２０〜１３２４を形成することによって、金属構造体１３２０〜１３２４を有する半導体デバイスは、金属構造体１３２０〜１３２４の間の異なる幅または異なる距離のいずれかを有する半導体デバイスと比較して、より多くの実施態様において使用され得る。
【００６５】
図１４を参照すると、半導体デバイスを製作するための第４のプロセスの、第１のステージ１４００および第２のステージ１４０２などの２つのステージが示されている。たとえば、第４のプロセスは第４の逆ＳＡＤＰプロセスを含み得る。第４のプロセスは、図１の第１のプロセス、図２〜図９の第２のプロセス、または図１０Ａ〜図１０Ｂおよび図１１〜図１３の第３のプロセスに対応し得る。図示されていないが、第４のプロセスは、図１の第１のステージ１００、図２〜図８のステージ２００〜８００、ならびに／あるいは図１０Ａ〜図１０Ｂおよび図１１〜図１２のステージ１０００〜１２００に対応するステージを含み得る。第１の半導体デバイス構造体１４７０および第２の半導体デバイス構造体１４７２は、第４のプロセスのそれぞれのステージの期間中に形成され得る。
【００６６】
第１の半導体デバイス構造体１４７０は、誘電材料１０２、第１のハードマスク層１０４、マンドレル１０８、１１０、および側壁構造体１１２〜１１８を含み得る。第１の半導体デバイス構造体１４７０は、図４の第３のステージ４００の期間中に形成された半導体デバイス構造体に対応し得る。たとえば、第１の半導体デバイス構造体１４７０は、図４を参照しながら説明されたように、側壁構造体１１２〜１１８を形成した後、形成され得る。第１の側壁構造体１１２の第１の側壁部分１４６０は、第２のハードマスク層１０６を形成するのに先立って除去されてよい。たとえば、第１の側壁構造体１１２の第１の側壁部分１４６０は、第３のリソグラフィマスクを使用して除去され得る。あるいは、第１の側壁構造体１１２の第１の側壁部分１４６０は、エッチング、溶解、または他の除去プロセスによって除去され得る。第１の側壁部分１４６０を除去した後、第１の側壁構造体１１２は、第２の側壁構造体１１４の第２の側壁の幅未満の第１の側壁の幅を有し得る。１つの側壁部分が除去されると示されているが、任意数の側壁部分が除去されてよい。
【００６７】
第２の半導体デバイス構造体１４７２は、第１の半導体デバイス構造体１４７０に基づき、図５〜図８のステージ５００〜８００または図１０Ａ〜図１０Ｂおよび図１１〜図１２のステージ１０００〜１２００に対応する処理などの処理の追加のステージを遂行することによって形成され得る。第２の半導体デバイス構造体１４７２は、金属構造体１４２０および金属構造体１２２〜１２６を含み得る。
【００６８】
第１の金属構造体１４２０は、第２の金属構造体１２２の第２の幅ｗ２、第３の金属構造体１２４の第３の幅ｗ３、または第４の金属構造体１２６の第４の幅とは異なる第１の幅ｗ１を有し得る。金属構造体１４２０および金属構造体１２２〜１２６の幅ｗ１〜ｗ４は、対応する側壁構造体１１２〜１１６の側壁の幅と等しいものであり得る。たとえば、第１の金属構造体１４２０の第１の幅ｗ１は、第１の側壁部分１４６０を除去した後の第１の側壁構造体１１２の第１の側壁の幅と等しいものであり得、幅ｗ２〜ｗ４は側壁構造体１１４〜１１８の側壁の幅に対応し得る。第１の側壁部分１４６０を除去したので、第１の金属構造体１４２０の第１の幅ｗ１は第２の金属構造体１２２の第２の幅ｗ２未満であり得る。図１、図９、および図１３を参照しながら説明されたように、金属構造体１４２０および金属構造体１２２〜１２６の異なる組の金属構造体の間の距離（たとえば距離ｄ１〜ｄ３）は異なり得る（たとえば変化され得る）。
【００６９】
半導体デバイスの動作中に、半導体デバイスの動作に応じて金属構造体１４２０および金属構造体１２２〜１２６にバイアスがかけられてよい。金属構造体１４２０および金属構造体１２２〜１２６は、１つまたは複数の他の回路要素、構造体、または他の半導体デバイスに結合されてよい。たとえば、第１の金属構造体１４２０は、第１の回路要素および第２の回路要素に結合されてよい。電流が、第１の回路要素から第１の金属構造体１４２０を通って第２の回路要素へ流れるように、第１の金属構造体１４２０にバイアスがかけられてよい。金属構造体１４２０および金属構造体１２２〜１２６は、半導体デバイスの動作に応じて、同様に結合されてバイアスをかけられてよい。
【００７０】
図１４によって示された第４の逆ＳＡＤＰプロセスは、金属構造体１４２０および金属構造体１２２〜１２６の異なる組の金属構造体の間の異なる幅および異なる距離を有する半導体デバイスを形成するためのＢＥＯＬ製造技術について記述するものであることが理解されよう。図１０Ａ〜図１０Ｂおよび図１１〜図１３の第３の逆ＳＡＤＰプロセスによって金属構造体１４２０および金属構造体１２２〜１２６を形成することによって、金属構造体１４２０および金属構造体１２２〜１２６を有する半導体デバイスは、金属構造体１４２０と金属構造体１２２〜１２６との間の異なる幅または異なる距離のいずれかを有する半導体デバイスと比較して、より多くの実施態様において使用され得る。
【００７１】
図１５を参照すると、逆ＳＡＤＰプロセスによって半導体デバイスを形成する方法１５００の例示的実施形態の流れ図が示されている。たとえば、方法１５００は、図１〜図９を参照しながら説明された第１のＳＡＤＰプロセス、図１０Ａ〜図１０Ｂおよび図１１〜図１３を参照しながら説明された第２の逆ＳＡＤＰプロセス、図１４を参照しながら説明された第３の逆ＳＡＤＰプロセス、またはそれらの組合せであり得る。
【００７２】
方法１５００は、第１の側壁構造体と半導体デバイスのマンドレルとに隣接した第２のハードマスク層を形成するステップ１５０２を含む。図１〜図１４の第１のハードマスク層１０４などの第１のハードマスク層の上に第２のハードマスク層が形成され得る。第２のハードマスク層は、図１、図５〜図８、図１０Ａ〜図１０Ｂ、および図１１〜図１２の第２のハードマスク層１０６を含み得、第１の側壁構造体は、図１、図４〜図５、図１０Ａ、および図１４の第１の側壁構造体１１２でよく、マンドレルは、図１、図３〜図８、図１０Ａ〜図１０Ｂ、図１１〜図１２および図１４の第１のマンドレル１０８を含み得る。第２のハードマスク層を形成するのに先立って、マンドレルの上部が露出されてよい。
【００７３】
第１の側壁構造体は、第１のハードマスク層の第１の部分を露出するためにステップ１５０４において除去されてよく、第１のハードマスク層の第１の部分は、誘電材料の第２の部分を露出するためにステップ１５０６においてエッチングされてよい。第１のハードマスク層は、誘電材料上または誘電材料の上に配置されてよい。誘電材料は図１〜図１４の誘電材料１０２を含み得、第１の部分は図６の第１の部分６３０または図１０の第１の部分１０３０を含み得、第２の部分は図７の第１の部分７４０または図１１の第１の部分１１４０を含み得る。
【００７４】
誘電材料の第２の部分は、第１のトレンチを形成するためにステップ１５０８においてエッチングされてよく、ステップ１５１０において第１のトレンチの中に第１の金属構造体が形成されてよい。第１のトレンチは図８の第１のトレンチ８５０または図１２の第１のトレンチ１２５０を含み得、第１の金属構造体は、図１、図９、および図１３の第１の金属構造体１２０または図１４の第１の金属構造体１４２０を含み得る。金属構造体の組は、対応するマンドレルを用いて形成され得る。たとえば、金属構造体の第１の組は、マンドレルの側壁に形成された第２の側壁構造体を使用することによって形成された第１の金属構造体および第２の金属構造体を含み得る。金属構造体の第２の組は、別のマンドレルを使用して同様に形成され得る。マンドレルの第１の幅が、別のマンドレルの第２の幅と異なるとき、第１の金属構造体と第２の金属構造体の間の第１の距離は、金属構造体の第２の組の２つの金属構造体の間の第２の距離と異なり得る。第１の金属構造体と、金属構造体の第２の組の第３の金属構造体との間の第３の距離も、第１の距離とは異なり得る。たとえば、対応する側壁構造体の間の距離がマンドレルの第１の幅と異なるとき、第１の距離は第３の距離とは異なり得る。
【００７５】
方法１５００によって複数の金属構造体を形成することによって、複数の金属構造体の異なる組の金属構造体の間の１つまたは複数の距離が、逆ＳＡＤＰプロセス中に複雑なカット／ブロックのマスクまたは複数のマスクを使用することなく、異なり得る（たとえば変化される）。したがって、複数の金属構造体の異なる組の金属構造体の間の異なる距離を有する半導体デバイスを製作するために複雑なカット／ブロックのマスクまたは複数のマスクを使用するのと比較して、コストおよび複雑さが低減される。
【００７６】
図１５の方法１５００は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）デバイス、特定用途向けの集積回路（ＡＳＩＣ）、中央処理装置（ＣＰＵ）などの処理ユニット、デジタル信号プロセッサ（ＤＳＰ）、コントローラ、別のハードウェアデバイス、ファームウェアデバイス、またはそれらの任意の組合せによって実施され得る。一例として、図１５の方法１５００は、非一時的コンピュータ可読媒体などの記憶装置に記憶された命令を実行する１つまたは複数のプロセッサによって遂行され得る。１つまたは複数のプロセッサと記憶装置は、図１７を参照しながらさらに説明されるように、製造プロセスを遂行するために半導体加工工場の機器内で一体化されてよい。
【００７７】
図１６を参照して、ワイヤレス通信デバイス１６００の特定の例示的実施形態のブロック図が示されている。デバイス１６００は、図１５の方法１５００を用いて図１〜図１４に示されたプロセスのうち少なくとも１つによって形成された少なくとも１つの半導体デバイス１６６２を含み得る。
【００７８】
デバイス１６００が含んでいるデジタル信号プロセッサ（ＤＳＰ）などのプロセッサ１６１０は、記憶装置１６３２に結合されている。プロセッサ１６１０は半導体デバイス１６６２を含み得る。たとえば、半導体デバイス１６６２は、図１５の方法１５００を用いて図１〜図１４に示されたプロセスのうち少なくとも１つによって形成された半導体デバイスでよい。
【００７９】
記憶装置１６３２は、コンピュータ可読命令またはプロセッサ可読命令などの命令１６６０（たとえば実行可能命令）を含む。命令１６６０は、プロセッサ１６１０などのコンピュータによって実行可能な１つまたは複数の命令を含み得る。
【００８０】
図１６にはディスプレイコントローラ１６２６も示されており、プロセッサ１６１０およびディスプレイ１６２８に結合され得る。プロセッサ１６１０には符号器／復号器（ＣＯＤＥＣ）１６３４が結合されてよい。ＣＯＤＥＣ  １６３４には、スピーカ１６３６およびマイクロフォン１６３８が結合されてよい。
【００８１】
図１６は、アンテナ１６４２およびワイヤレスインターフェース１６４０を介して受け取られたワイヤレスデータがプロセッサ１６１０に供給され得るように、ワイヤレスコントローラなどのワイヤレスインターフェース１６４０がプロセッサ１６１０およびアンテナ１６４２に結合され得ることも示す。特定の実施形態では、プロセッサ１６１０、ディスプレイコントローラ１６２６、記憶装置１６３２、ＣＯＤＥＣ  １６３４、およびワイヤレスインターフェース１６４０は、システムインパッケージまたはシステムオンチップのデバイス１６２２の中に含まれる。システムオンチップデバイス１６２２には、入力デバイス１６３０および電源１６４４が結合され得る。その上、特定の実施形態では、図１６に示されるように、ディスプレイ１６２８、入力デバイス１６３０、スピーカ１６３６、マイクロフォン１６３８、アンテナ１６４２、および電源１６４４は、システムオンチップデバイス１６２２の外部にある。しかしながら、ディスプレイ１６２８、入力デバイス１６３０、スピーカ１６３６、マイクロフォン１６３８、アンテナ１６４２、および電源１６４４の各々が、インターフェースまたはコントローラなどのシステムオンチップデバイス１６２２の素子に結合されてよい。半導体デバイス１６６２はプロセッサ１６１０の中に含まれるものとして示されているが、半導体デバイス１６６２は、デバイス１６００の別の素子またはデバイス１６００に結合された素子の中に含まれてもよい。たとえば、半導体デバイス１６６２は、記憶装置１６３２、ワイヤレスインターフェース１６４０、電源１６４４、入力デバイス１６３０、ディスプレイ１６２８、ディスプレイコントローラ１６２６、ＣＯＤＥＣ  １６３４、スピーカ１６３６、またはマイクロフォン１６３８の中に含まれてよい。
【００８２】
図１〜図１６の説明された実施形態の１つまたは複数とともに、半導体デバイスの誘電材料に結合された第１のエッチングマスクを用意するための手段を含み得る装置が開示される。第１のエッチングマスクを用意するための手段は、図１〜図１４の第１のハードマスク層１０４、エッチングマスクを用意するように構成された１つまたは複数の他のデバイスもしくは構造体、またはそれらの任意の組合せに対応してよく、誘電材料は図１〜図１４の誘電材料１０２に対応してよい。この装置は、第１のエッチングマスクを用意するための手段に対して第１のパターンを転写するための手段を含み得る。第１のパターンを転写するための手段は、第１のエッチングマスクを用意するための手段に結合されてよい。第１のパターンを転写するための手段の上部は露出されてよい。第１のパターンを転写するための手段は、図１、図３〜図８、図１０Ａ〜図１０Ｂ、図１１〜図１２、および図１４の第１のマンドレル１０８、第１のエッチングマスクを用意するための手段に対して第１のパターンを転写するように構成された１つまたは複数の他のデバイスもしくは構造体、またはそれらの任意の組合せに対応し得る。
【００８３】
この装置は、第１のエッチングマスクを用意するための手段に対して第２のパターンを転写するための手段も含み得る。第２のパターンを転写するための手段は、第１のエッチングマスクを用意するための手段に結合されてよい。第２のパターンを転写するための手段は、第１のパターンを転写するための手段に隣接してよい。第２のパターンを転写するための手段は、図１、図４〜図５、図１０Ａおよび図１４の第１の側壁構造体１１２、第１のエッチングマスクを用意するための手段に対して第２のパターンを転写するように構成された１つまたは複数の他のデバイスもしくは構造体、またはそれらの任意の組合せであり得る。この装置は、第１のエッチングマスクを用意するための手段に対して結合された、第２のエッチングマスクを用意するための手段も含み得る。第２のエッチングマスクを用意するための手段は、第１のパターンを転写するための手段と第２のパターンを転写するための手段とに隣接してよい。第２のエッチングマスクを用意するための手段は、図１、図５〜図８、および図１０Ａ〜図１０Ｂ、図１１〜図１２の第２のハードマスク層１０６、第２のエッチングマスクを用意するように構成された１つまたは複数の他のデバイスもしくは構造体、またはそれらの任意の組合せであり得る。
【００８４】
図１〜図１６の説明された実施形態のうち１つまたは複数とともに、図１５の方法１５００のステップ１５０２において説明されたものなど、側壁構造体と半導体デバイスのマンドレルとに隣接した第２のハードマスク層を形成するためのステップを含み得る方法が開示される。第２のハードマスク層を形成するのに先立って、マンドレルの上部が露出されてよい。この方法は、図１５の方法１５００のステップ１５０４において説明されたものなど、側壁構造体を除去して第１のハードマスク層の第１の部分を露出するためのステップも含み得る。この方法は、図１５の方法１５００のステップ１５０６において説明されたものなど、第１のハードマスク層の第１の部分をエッチングして誘電材料の第２の部分を露出するためのステップも含み得る。この方法は、図１５の方法１５００のステップ１５０８において説明されたものなど、誘電材料の第２の部分をエッチングしてトレンチを形成するためのステップも含み得る。この方法は、図１５の方法１５００のステップ１５１０において説明されたものなど、トレンチ内に金属構造体を形成するためのステップも含み得る。
【００８５】
開示された実施形態のうち１つまたは複数は、通信デバイス、固定式データユニット、可動式データユニット、携帯電話、セル式電話、衛星電話、コンピュータ、タブレット、携帯用コンピュータ、またはデスクトップコンピュータを含み得るデバイス１６００などのシステムまたは装置において実施されてよい。加えて、デバイス１６００は、セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、携帯情報端末（ＰＤＡ）、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、携帯用音楽プレーヤ、ビデオプレーヤ、デジタルビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、携帯用デジタルビデオプレーヤ、データまたはコンピュータ命令を記憶するかまたは検索する何らかの他のデバイス、あるいはそれらの組合せを含み得る。別の、実例となる限定的でない例として、システムまたは装置は、携帯電話、手持ち式パーソナルコミュニケーションシステム（ＰＣＳ）ユニット、携帯情報端末などの携帯用データユニット、全地球測位システム（ＧＰＳ）対応のデバイス、ナビゲーションデバイス、メータ読取り機器などの固定式データユニット、またはデータもしくはコンピュータ命令を記憶するかもしくは検索する何らかの他のデバイス、あるいはそれらの任意の組合せなどの遠隔ユニットを含み得る。
【００８６】
前述の開示されたデバイスおよび機能は、コンピュータ可読媒体上に記憶されるコンピュータファイル（たとえばＲＴＬ、ＧＤＳＩＩ、ＧＥＲＢＥＲなど）へと設計され、かつ構成され得る。そのようなファイルのいくつかまたはすべてが、そのようなファイルに基づいてデバイスを製作するように、製造ハンドラ（ｆａｂｒｉｃａｔｉｏｎ  ｈａｎｄｌｅｒｓ）に供給されてよい。もたらされる製品に含まれる半導体ウェーハは、次いで半導体ダイへと切断され、半導体チップへとパッケージ化される。次いで、半導体チップは、上記で説明されたデバイスの中に採用される。図１７は、電子デバイス製造プロセス１７００の特定の例示的実施形態を示すものである。
【００８７】
物理的デバイス情報１７０２が、研究用コンピュータ１７０６におけるものなどの製造プロセス１７００において受け取られる。物理的デバイス情報１７０２は、図１５の方法１５００を用いて図１〜図１４に示されたプロセスのうち１つまたは複数によって形成される半導体デバイスなどの半導体デバイスの少なくとも１つの物理的特性を表す設計情報を含み得る。たとえば、物理的デバイス情報１７０２は、物理的パラメータ、材料特性、および研究用コンピュータ１７０６に結合されたユーザインターフェース１７０４を介して入力される構造体情報を含み得る。研究用コンピュータ１７０６は、記憶装置１７１０などのコンピュータ可読媒体（たとえば非一時的コンピュータ可読媒体）に結合された１つまたは複数の処理コアなどのプロセッサ１７０８を含む。プロセッサ１７０８は、記憶装置１７１０に記憶され得るコンピュータ可読命令を実行することによって、物理的デバイス情報１７０２をファイルフォーマットに準拠するように変換してライブラリファイル１７１２を生成する。
【００８８】
特定の実施形態では、ライブラリファイル１７１２に含まれる少なくとも１つのデータファイルが、変換された設計情報を含む。たとえば、ライブラリファイル１７１２に含まれ得る半導体デバイスのライブラリに含まれる半導体デバイスは、電子自動設計（ＥＤＡ）ツール１７２０とともに使用するように用意された図１５の方法１５００を用いて、図１〜図１４によって示されたプロセスのうち１つまたは複数によって形成される。
【００８９】
ライブラリファイル１７１２は、記憶装置１７１８に結合されて１つまたは複数の処理コアなどのプロセッサ１７１６を含んでいる設計コンピュータ１７１４において、ＥＤＡツール１７２０とともに用いられ得る。ＥＤＡツール１７２０は、設計コンピュータ１７１４のユーザが、ライブラリファイル１７１２の図１５の方法１５００を用いて図１〜図１４に示されたプロセスのうち１つまたは複数によって形成される半導体デバイスを含む回路を設計することができるように、記憶装置１７１８においてプロセッサ実行可能命令として記憶され得る。たとえば、設計コンピュータ１７１４のユーザは、設計コンピュータ１７１４に結合されたユーザインターフェース１７２４を介して回路設計情報１７２２を入力し得る。回路設計情報１７２２は、図１５の方法１５００を用いて図１〜図１４に示されたプロセスのうち１つまたは複数によって形成される半導体デバイスなどの半導体デバイスの少なくとも１つの物理的特性を表す設計情報を含み得る。たとえば、回路設計プロパティは、特定の回路の識別子および回路設計における他の要素との関係、位置決め情報、フィーチャサイズ情報、相互接続情報、または半導体デバイスの物理的特性を表す他の情報を含み得る。
【００９０】
設計コンピュータ１７１４は、回路設計情報１７２２を含む設計情報を、ファイルフォーマットに準拠するように変換するように構成されてよい。たとえば、ファイルフォーマットには、平坦な幾何学的形状を表すデータベースのバイナリファイルフォーマット、テキストラベル、およびＧｒａｐｈｉｃ  Ｄａｔａ  Ｓｙｓｔｅｍ（ＧＤＳＩＩ）ファイルフォーマットなどの階層的フォーマットにおける回路レイアウトに関する他の情報が含まれ得る。設計コンピュータ１７１４は、他の回路または情報に加えて、図１５の方法１５００を用いて図１〜図１４に示されたプロセスのうち１つまたは複数によって形成される半導体デバイスについて記述する情報を含んでいるＧＤＳＩＩファイル１７２６などの変換された設計情報を含むデータファイルを生成するように構成されてよい。たとえば、データファイルに含まれ得る情報が対応するシステムオンチップ（ＳＯＣ）は、図１５の方法１５００を用いて図１〜図１４に示されたプロセスのうち１つまたは複数によって形成される半導体デバイスを含み、ＳＯＣ内の追加の電子回路および素子も含む。
【００９１】
ＧＤＳＩＩファイル１７２６は、ＧＤＳＩＩファイル１７２６の中の変換された情報に従って、図１５の方法１５００を用いて図１〜図１４に示されたプロセスのうち１つまたは複数によって半導体デバイスを製造するために、製造プロセス１７２８において受け取られてよい。たとえば、デバイス製造プロセスは、フォトリソグラフィ処理とともに用いられる代表的マスク１７３２として示されたマスクなどの１つまたは複数のマスクを生成するために、マスク製造業者１７３０にＧＤＳＩＩファイル１７２６を供給するステップを含み得る。マスク１７３２は、１つまたは複数のウェーハ１７３３を生成するために製造プロセスの間に使用されてよく、ウェーハ１７３３は、試験されて、代表的なダイ１７３６などのダイへと分離され得る。ダイ１７３６に含まれる回路には、図１５の方法１５００を用いて図１〜図１４に示されたプロセスのうち１つまたは複数によって形成される半導体デバイスが含まれる。
【００９２】
たとえば、製造プロセス１７２８は、製造プロセス１７２８を起動するため、および／または制御するためのプロセッサ１７３４および記憶装置１７３５を含み得る。記憶装置１７３５は、コンピュータ可読命令またはプロセッサ可読命令などの実行可能命令を含み得る。実行可能命令は、プロセッサ１７３４などのコンピュータによって実行可能な１つまたは複数の命令を含み得る。
【００９３】
製造プロセス１７２８は、全面的または部分的に自動化された製作システムによって実施され得る。たとえば、製造プロセス１７２８は、計画に従って自動化されてよい。製作システムは、半導体デバイスを形成する１つまたは複数の動作を遂行するための製造機器（たとえば処理ツール）を含み得る。たとえば、製造機器は、１つまたは複数のマンドレルの形成、１つまたは複数の側壁構造体の形成、１つまたは複数のハードマスク層の形成、１つまたは複数のマンドレルまたは１つまたは複数の側壁構造体の除去、１回または複数回のエッチング、１つまたは複数の金属構造体の形成などを行うように構成され得る。
【００９４】
製作システム（たとえば製造プロセス１７２８を遂行する自動システム）は、分散型アーキテクチャ（たとえば階層）を有してよい。たとえば、製作システムは、プロセッサ１７３４などの１つまたは複数のプロセッサ、記憶装置１７３５などの１つまたは複数の記憶装置、および／または分散型アーキテクチャによって分配されるコントローラを含み得る。分散型アーキテクチャは、１つまたは複数の低レベルのシステムの動作を制御するかまたは開始する高レベルのプロセッサを含み得る。たとえば、製造プロセス１７２８の高レベルの部分がプロセッサ１７３４などの１つまたは複数のプロセッサを含んでよく、低レベルのシステムのそれぞれが、１つまたは複数の対応するコントローラを含んでよく、または同コントローラによって制御されてもよい。特定の低レベルのシステムの特定のコントローラが、高レベルのシステムから１つまたは複数の命令（たとえば指令）を受け取ってよく、従属するモジュールまたは処理ツールに対してサブ指令を送出してよく、高レベルのシステムに状況データを通信で返してもよい。１つまたは複数の低レベルのシステムの各々が、製造機器（たとえば処理ツール）の１つまたは複数の対応する部分に関連付けられてよい。特定の実施形態では、製作システムは、製作システムの中に分配されている複数のプロセッサを含み得る。たとえば、製作システムの低レベルのシステム構成要素のコントローラは、プロセッサ１７３４などのプロセッサを含み得る。
【００９５】
あるいは、プロセッサ１７３４は、高レベルのシステムの一部分、サブシステム、または製作システムの構成要素でもよい。別の実施形態では、プロセッサ１７３４は、様々なレベルにおける分散処理および製作システムの構成要素を含む。
【００９６】
したがって、プロセッサ１７３４は、含み得るプロセッサ実行可能命令を実行すると、半導体デバイスの形成を開始するかまたは制御し、半導体デバイスは、側壁構造体と半導体デバイスのマンドレルとに隣接した第２のハードマスク層を形成することによって形成される。たとえば、第２のハードマスク層は、流動性の化学的気相成長（ＦＣＶＤ）ツールまたはスピンオン堆積ツールなどの１つまたは複数の堆積ツールによって形成され得る。第２のハードマスク層を形成するのに先立って、マンドレルの上部が露出されてよい。プロセッサ１７３４は、プロセッサ実行可能命令を実行すると、側壁構造体を除去して第１のハードマスク層の第１の部分を露出するステップも開始してよく、または制御してよい。たとえば、側壁構造体は、ウェットエッチャ、ドライエッチャ、またはプラズマエッチャなどの１つまたは複数のエッチャ、あるいは現像液または現像ツールなどの１つまたは複数の溶解ツールによって除去されてよい。プロセッサ１７３４は、プロセッサ実行可能命令を実行すると、第１のハードマスク層の第１の部分をエッチングして誘電材料の第２の部分を露出するステップも開始してよく、または制御してよい。たとえば、第１のハードマスク層の第１の部分は、ウェットエッチャ、ドライエッチャ、またはプラズマエッチャなどの１つまたは複数のエッチングマシンまたはエッチャによってエッチングされ得る。プロセッサ１７３４は、プロセッサ実行可能命令を実行すると、誘電材料の第２の部分をエッチングしてトレンチを形成するステップも開始してよく、または制御してよい。たとえば、誘電材料層の第２の部分は、ウェットエッチャ、ドライエッチャ、またはプラズマエッチャなどの１つまたは複数のエッチングマシンまたはエッチャによってエッチングされ得る。プロセッサ１７３４は、プロセッサ実行可能命令を実行すると、トレンチの中に金属構造体を形成するステップも開始してよく、または制御してよい。たとえば、金属構造体は、１つまたは複数のめっきプラットフォーム、めっき装置（ｐｌａｔｅｒｓ）、または半導体デバイスをめっきするように構成された何らかの他のめっき機器またはめっきツールによって形成され得る。
【００９７】
記憶装置１７３５に含まれる実行可能命令によって、プロセッサ１７３４は、図１５の方法１５００を用いて図１〜図１４に示されたプロセスのうち１つまたは複数によって形成される半導体デバイスなどの半導体デバイスの形成を開始し得る。特定の実施形態では、記憶装置１７３５は、プロセッサ１７３４によって実行可能なプロセッサ実行可能命令を記憶する非一時的コンピュータ可読媒体であり、同命令によって、プロセッサ１７３４は、図１５の方法１５００を用いて図１〜図１４に示されたプロセスのうち１つまたは複数によって半導体デバイスの形成を開始する。たとえば、プロセッサ１７３４は、プロセッサ実行可能命令を実行することによって半導体デバイスの形成を開始し得る。半導体デバイスは、側壁構造体と半導体デバイスのマンドレルとに隣接した第２のハードマスク層を形成するステップと、側壁構造体を除去して第１のハードマスク層の第１の部分を露出するステップと、第１のハードマスク層の第１の部分をエッチングして誘電材料の第２の部分を露出するステップと、誘電材料の第２の部分をエッチングしてトレンチを形成するステップと、トレンチの中に金属構造体を形成するステップとによって形成され得る。第２のハードマスク層を形成するのに先立って、マンドレルの上部が露出されてよい。
【００９８】
説明に役立つ例として、プロセッサ１７３４は、側壁構造体と半導体デバイスのマンドレルとに隣接した第２のハードマスク層を形成するためのステップを制御してよい。第２のハードマスク層を形成するのに先立って、マンドレルの上部が露出されてよい。たとえば、プロセッサ１７３４は、側壁構造体と半導体デバイスのマンドレルとに隣接した第２のハードマスク層の形成するためのステップを遂行するように製造機器の１つまたは複数の部分を制御する１つまたは複数のコントローラに組み込まれてよく、または結合されてよい。プロセッサ１７３４は、特定のハードマスク層の形成を制御するステップと、側壁構造体と半導体デバイスのマンドレルとに隣接した第２のハードマスク層を形成するように構成された１つまたは複数の他のプロセスを制御するステップとによって、またはそれらの任意の組合せによって、図１５の方法１５００のステップ１５０２において説明されたように１つまたは複数のプロセスを制御することによって、第２のハードマスク層を形成するためのステップを制御してよい。
【００９９】
プロセッサ１７３４は、側壁構造体を除去して第１のハードマスク層の第１の部分を露出するためのステップも制御してよい。プロセッサ１７３４は、側壁構造体の除去を制御するステップと、側壁構造体を除去して第１のハードマスク層の第１の部分を露出するように構成された１つまたは複数の他のプロセスを制御するステップとによって、またはそれらの任意の組合せによって、図１５の方法１５００のステップ１５０４において説明されたように１つまたは複数のプロセスを制御することによって、側壁構造体を除去するためのステップを制御してよい。プロセッサ１７３４は、第１のハードマスク層の第１の部分をエッチングして誘電材料の第２の部分を露出するためのステップも制御してよい。プロセッサ１７３４は、第１のエッチングの遂行を制御するステップと、第１のハードマスク層の第１の部分をエッチングして誘電材料の第２の部分を露出するように構成された１つまたは複数の他のプロセスを制御するステップとによって、またはそれらの任意の組合せによって、図１５の方法１５００のステップ１５０６において説明されたように１つまたは複数のプロセスを制御することによって、第１のハードマスク層の第１の部分をエッチングするためのステップを制御してよい。プロセッサ１７３４は、誘電材料の第２の部分をエッチングしてトレンチを形成するためのステップも制御してよい。プロセッサ１７３４は、第２のエッチングの遂行を制御するステップと、誘電材料の第２の部分をエッチングしてトレンチを形成するように構成された１つまたは複数の他のプロセスを制御するステップとによって、またはそれらの任意の組合せによって、図１５の方法１５００のステップ１５０８において説明されたように１つまたは複数のプロセスを制御することによって、誘電材料の第２の部分をエッチングするためのステップを制御してよい。プロセッサ１７３４は、トレンチ内に金属構造体を形成するためのステップも制御してよい。プロセッサ１７３４は、金属構造体の形成を制御するステップと、トレンチ内に金属構造体を形成するように構成された１つまたは複数の他のプロセスを制御するステップとによって、またはそれらの任意の組合せによって、図１５の方法１５００のステップ１５１０において説明されたように１つまたは複数のプロセスを制御することによって、金属構造体を形成するためのステップを制御してよい。
【０１００】
ダイ１７３６は、パッケージプロセス１７３８に供給されてよく、代表的なパッケージ１７４０に組み込まれる。たとえば、パッケージ１７４０は、単一ダイ１７３６またはシステムインパッケージ（ＳｉＰ）機構などの複数のダイを含み得る。パッケージ１７４０は、電子デバイス技術合同評議会（ＪＥＤＥＣ：  Ｊｏｉｎｔ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｃｏｕｎｃｉｌ）規格などの１つまたは複数の規格または仕様に準拠するように構成されてよい。
【０１０１】
パッケージ１７４０に関する情報は、コンピュータ１７４６に記憶された素子ライブラリなどによって様々な製品設計者に配布され得る。コンピュータ１７４６は、記憶装置１７５０に結合された１つまたは複数の処理コアなどのプロセッサ１７４８を含み得る。プリント回路基板（ＰＣＢ）ツールは、コンピュータ１７４６のユーザからユーザインターフェース１７４４を介して受け取られたＰＣＢ設計情報１７４２を処理するために、プロセッサ実行可能命令として記憶装置１７５０に記憶されてよい。ＰＣＢ設計情報１７４２は、回路基板上のパッケージ化された半導体デバイスの物理的位置決め情報を含み得、パッケージ化された半導体デバイスは、図１５の方法１５００を用いて図１〜図１４に示されたプロセスのうち１つまたは複数によって形成された半導体デバイスを含んでいるパッケージ１７４０に対応する。
【０１０２】
コンピュータ１７４６は、ＰＣＢ設計情報１７４２を変換して、回路基板上のパッケージ化された半導体デバイスの物理的位置決め情報ならびにトレースおよびバイアなどの電気的接続のレイアウトを含んでいるデータを有するＧＥＲＢＥＲファイル１７５２などのデータファイルを生成するように構成されてよく、パッケージ化された半導体デバイスは、図１５の方法１５００を用いて図１〜図１４に示されたプロセスのうち１つまたは複数によって形成された半導体デバイスを含んでいるパッケージ１７４０に対応する。他の実施形態では、変換されたＰＣＢ設計情報によって生成されるデータファイルは、ＧＥＲＢＥＲフォーマットとは別のフォーマットを有し得る。
【０１０３】
ＧＥＲＢＥＲファイル１７５２は、基板組立てプロセス１７５４において受け取られ、ＧＥＲＢＥＲファイル１７５２内に記憶された設計情報によって製造される代表的なＰＣＢ  １７５６などのＰＣＢを生成するのに用いられ得る。たとえば、ＧＥＲＢＥＲファイル１７５２は、ＰＣＢ生産プロセスの様々なステップを遂行するために１つまたは複数のマシンにアップロードされてよい。ＰＣＢ  １７５６は、代表的なプリント回路組立体（ＰＣＡ）１７５８を形成するように、パッケージ１７４０を含む電子部品で占められ得る。
【０１０４】
ＰＣＡ  １７５８は、製品の製造プロセス１７６０において受け取られて、第１の代表的電子デバイス１７６２および第２の代表的電子デバイス１７６４などの１つまたは複数の電子デバイスに組み込まれ得る。説明に役立つ限定的でない一例として、第１の代表的電子デバイス１７６２、第２の代表的電子デバイス１７６４、またはその両方が、通信デバイス、固定式データユニット、可動式データユニット、携帯電話、セル式電話、衛星電話、コンピュータ、タブレット、携帯用コンピュータ、またはデスクトップコンピュータを含み得る。加えて、デバイス１６００は、セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、携帯情報端末（ＰＤＡ）、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、携帯用音楽プレーヤ、ビデオプレーヤ、デジタルビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、携帯用デジタルビデオプレーヤ、データまたはコンピュータ命令を記憶するかまたは検索する何らかの他のデバイス、あるいはそれらの組合せを含み得、その中に、図１５の方法１５００を用いて図１〜図１４に示されたプロセスのうち１つまたは複数によって形成される半導体デバイスが組み込まれる。別の、実例となる限定的でない例として、電子デバイス１７６２および１７６４のうち１つまたは複数が、携帯電話、手持ち式パーソナルコミュニケーションシステム（ＰＣＳ）ユニット、携帯情報端末などの携帯用データユニット、全地球測位システム（ＧＰＳ）対応のデバイス、ナビゲーションデバイス、メータ読取り機器などの固定式データユニット、またはデータもしくはコンピュータ命令を記憶するかもしくは検索する何らかの他のデバイス、あるいはそれらの任意の組合せなどの遠隔ユニットを含み得る。図１７は、本開示の教示による遠隔装置を示しているが、本開示は示されたユニットに限定されるわけではない。本開示の実施形態は、メモリおよびオンチップ回路を含むアクティブな集積回路を含んでいるあらゆるデバイスにおいて適切に採用され得る。
【０１０５】
図１５の方法１５００を用いて図１〜図１４に示されたプロセスの１つまたは複数によって形成された半導体デバイスを含んでいるデバイスは、例示的プロセス１７００において説明されたように、電子デバイスへと作り上げられ、処理され、組み込まれ得る。図１〜図１６に関して開示された実施形態のうち１つまたは複数の態様は、ライブラリファイル１７１２、ＧＤＳＩＩファイル１７２６、およびＧＥＲＢＥＲファイル１７５２の中など、様々な処理ステージに含まれてよく、研究用コンピュータ１７０６の記憶装置１７１０、設計コンピュータ１７１４の記憶装置１７１８、コンピュータ１７４６の記憶装置１７５０、基板組立てプロセス１７５４などの様々なステージにおいて使用される１つまたは複数の他のコンピュータまたはプロセッサの記憶装置（図示せず）に記憶されてもよく、マスク１７３２、ダイ１７３６、パッケージ１７４０、ＰＣＡ  １７５８、プロトタイプの回路またはデバイス（図示せず）などの他の製品、またはそれらの任意の組合せなど、１つまたは複数の他の物理的実施形態に組み込まれてもよい。図１〜図１７を参照しながら様々な代表的ステージが示されてきたが、他の実施形態では、より少数のステージが用いられてよく、追加のステージが含まれてもよい。同様に、図１７のプロセス１７００は、単一エンティティによって、またはプロセス１７００の様々なステージを遂行する１つもしくは複数のエンティティによって遂行され得る。
【０１０６】
図１〜図１７のうち１つまたは複数は、本開示の教示によるシステム、装置、および／または方法を示し得るが、本開示は、示されたシステム、装置、および／または方法に限定されるわけではない。本開示の実施形態は、メモリ、プロセッサ、およびオンチップ回路を含む集積回路を含んでいるあらゆるデバイスにおいて適切に採用され得る。
【０１０７】
当業者なら、本明細書で開示された実施形態に関連して説明された様々な実例となる論理ブロック、構成、モジュール、回路、およびアルゴリズムのステップが、電子的ハードウェア、プロセッサによって実行されるコンピュータソフトウェア、または両者の組合せとして実施され得ることをさらに理解するであろう。様々な実例となる構成要素、ブロック、構成、モジュール、回路、およびステップについて、一般にそれらの機能の面から上記で説明されてきた。そのような機能が、ハードウェアとして実施されるか、それともプロセッサ実行可能命令として実施されるかということは、特定の用途および総合的なシステムに課される設計制約に依拠するものである。当業者なら、各々の特定の用途の説明された機能について様々なやり方で実施することができるが、このような実装形態の決定が本開示の範囲からの逸脱をもたらすと解釈されるべきではない。
【０１０８】
本明細書に開示された実施形態に関連して説明された方法またはアルゴリズムのステップは、ハードウェアで直接実施されてよく、プロセッサによって実行されるソフトウェアモジュールで実施されてよく、またはこの２つの組合せで実施されてもよい。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取り専用メモリ（ＲＯＭ）、プログラマブル読取り専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読取り専用メモリ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリ（ＣＤ−ＲＯＭ）、または当技術分野で既知の非一時的記憶媒体の任意の他の形態の中に存在してよい。例示的記憶媒体は、プロセッサが情報を読み取ったり書き込んだりすることができるようにプロセッサに結合される。代替形態では、この記憶媒体はプロセッサに一体化されてよい。プロセッサおよび記憶媒体は特定用途向け集積回路（ＡＳＩＣ）の中に存在してよい。ＡＳＩＣはコンピューティングデバイスまたはユーザ端末の中に存在してよい。代替形態では、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末の中に個別の構成要素として存在してよい。
【０１０９】
開示された実施形態の先の説明は、当業者が、開示された実施形態を作製すること、または利用することができるように提供されたものである。これらの実施形態に対する種々の変更は、当業者には容易に明らかになるはずであり、本明細書に定義された原理は、本開示の範囲から逸脱することなく他の実施形態に適用され得る。したがって、本開示は、本明細書に示された実施形態に限定されるようには意図されておらず、以下の特許請求の範囲で定義される原理および新規の機能と一致する最も広い可能な範囲を認められることになっている。
【符号の説明】
【０１１０】
１００  第１のステージ
１０２  誘電材料
１０４  第１のハードマスク層
１０６  第２のハードマスク層
１０８  第１のマンドレル
１１０  第２のマンドレル
１１２  第１の側壁構造体
１１４  第２の側壁構造体
１１６  第３の側壁構造体
１１８  第４の側壁構造体
１２０  第１の金属構造体
１２２  第２の金属構造体
１２４  第３の金属構造体
１２６  第４の金属構造体
１３０  第２のステージ
１７０  第１の半導体デバイス構造体
１７２  第２の半導体デバイス構造体
２００  第１のステージ
２２８  マンドレル層
３００  第２のステージ
４００  第３のステージ
５００  第４のステージ
６００  第５のステージ
６３０  第１の部分
６３２  第２の部分
６３４  第３の部分
６３６  第４の部分
６８０  第１の空洞
６８２  第２の空洞
６８４  第３の空洞
６８６  第４の空洞
７００  第６のステージ
７４０  第１の部分
７４２  第２の部分
７４４  第３の部分
７４６  第４の部分
８００  第７のステージ
８５０  第１のトレンチ
８５２  第２のトレンチ
８５４  第３のトレンチ
８５６  第４のトレンチ
９００  第８のステージ
１０００  第１のステージ
１００２  第２のステージ
１０３０  第１の部分
１０３２  第２の部分
１０３４  第３の部分
１０８０  第１の空洞
１０８２  第２の空洞
１０８４  第３の空洞
１１４０  第１の部分
１１４２  第２の部分
１１４４  第３の部分
１２００  第４のステージ
１２５０  第１のトレンチ
１２５２  第２のトレンチ
１２５４  第３のトレンチ
１３２０  第１の金属構造体
１３２２  第２の金属構造体
１３２４  第３の金属構造体
１４００  第１のステージ
１４０２  第２のステージ
１４２０  第１の金属構造体
１４６０  第１の側壁部分
１６００  ワイヤレス通信デバイス
１６１０  プロセッサ（たとえばＤＳＰ）
１６２２  システムインパッケージまたはシステムオンチップのデバイス
１６２６  ディスプレイコントローラ
１６２８  ディスプレイ
１６３０  入力デバイス
１６３２  記憶装置
１６３４  符号器／復号器
１６３６  スピーカ
１６３８  マイクロフォン
１６４０  ワイヤレスインターフェース
１６４２  アンテナ
１６４４  電源
１７００  プロセス
１７０２  物理的デバイス情報
１７０４  ユーザインターフェース
１７０６  研究用コンピュータ
１７０８  プロセッサ
１７１０  記憶装置
１７１２  図１５の方法１５００によって形成された半導体デバイスを有するライブラリファイル
１７１４  設計コンピュータ
１７１６  プロセッサ
１７１８  記憶装置
１７２０  電子自動設計（ＥＤＡ）ツール
１７２２  回路設計情報
１７２４  ユーザインターフェース
１７２６  図１５の方法１５００によって形成された半導体デバイスを有するＧＤＳＩＩファイル
１７２８  製造プロセス
１７３０  マスク製造業者
１７３２  マスク
１７３３  ウェーハ
１７３４  プロセッサ
１７３５  記憶装置
１７３６  ダイ
１７３８  パッケージプロセス
１７４０  パッケージ
１７４２  ＰＣＢ設計情報
１７４４  ユーザインターフェース
１７４６  コンピュータ
１７４８  プロセッサ
１７５０  記憶装置
１７５２  図１５の方法１５００によって形成された半導体デバイスを有するＧＥＲＢＥＲファイル
１７５４  基板組立てプロセス
１７５６  ＰＣＢ
１７５８  プリント回路組立体（ＰＣＡ）
１７６０  製品の製造プロセス
１７６２  電子デバイス１
１７６４  電子デバイス２
【図１】
2016534578.tif 000003
【図２】
2016534578.tif 000004
【図３】
2016534578.tif 000005
【図４】
2016534578.tif 000006
【図５】
2016534578.tif 000007
【図６】
2016534578.tif 000008
【図７】
2016534578.tif 000009
【図８】
2016534578.tif 000010
【図９】
2016534578.tif 000011
【図１０Ａ】
2016534578.tif 000012
【図１０Ｂ】
2016534578.tif 000013
【図１１】
2016534578.tif 000014
【図１２】
2016534578.tif 000015
【図１３】
2016534578.tif 000016
【図１４】
2016534578.tif 000017
【図１５】
2016534578.tif 000018
【図１６】
2016534578.tif 000019
【図１７】
2016534578.tif 000020
【手続補正書】
【提出日】平成28年3月15日(2016.3.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の側壁構造体と半導体デバイスのマンドレルとに隣接した第２のハードマスク層を形成するステップであって、前記マンドレルの一部分が、第１のハードマスク層からの第１の距離であり、前記第１の距離が、前記第２のハードマスク層が前記第１のハードマスク層の表面から延在する第２の距離よりも大きい、ステップと、
前記第１の側壁構造体を除去して前記第１のハードマスク層の第１の部分を露出するステップと、
前記第１のハードマスク層の前記第１の部分をエッチングして誘電材料の第２の部分を露出するステップと、
前記誘電材料の前記第２の部分をエッチングして第１のトレンチを形成するステップと、
前記第１のトレンチ内に第１の金属構造体を形成するステップとを含む、方法。
【請求項２】
前記第２のハードマスク層を形成するのに先立って、前記マンドレルを含んでいる複数のマンドレルを形成するステップと、
前記第１の側壁構造体を除去した後、前記複数のマンドレルの第２のマンドレルを除去するステップであって、前記第２のマンドレルを除去することによって、前記第１の金属構造体とはサイズの異なる第２の金属構造体を形成することが可能になるステップとをさらに含む請求項１に記載の方法。
【請求項３】
前記第２のハードマスク層が流動性の化学的気相成長（ＦＣＶＤ）製造技術によって形成される請求項１に記載の方法。
【請求項４】
前記第２のハードマスク層が二酸化ケイ素（ＳｉＯ２）を含む請求項１に記載の方法。
【請求項５】
前記第１のハードマスク層と前記第２のハードマスク層が異なる材料を含む請求項１に記載の方法。
【請求項６】
前記第１の金属構造体を形成するのに先立って、前記第２のハードマスク層をエッチングして除去するステップをさらに含む請求項１に記載の方法。
【請求項７】
前記第１の金属構造体が、前記半導体デバイスに関連したバックエンドオブライン（ＢＥＯＬ）製造ステージの間に形成される請求項１に記載の方法。
【請求項８】
前記第２のハードマスク層を形成するのに先立って前記マンドレルの前記一部分が露出され、前記マンドレルの前記一部分が、前記第１のハードマスク層に接触している前記マンドレルの底面の反対側にある請求項１に記載の方法。
【請求項９】
前記第１の側壁構造体を含む複数の側壁構造体を形成するステップと、
複数のトレンチ内に複数の金属構造体を形成するステップであって、前記複数の金属構造体が前記第１の金属構造体を含み、前記複数のトレンチが前記第１のトレンチを含んでいるステップとをさらに含む請求項１に記載の方法。
【請求項１０】
前記複数の金属構造体の金属構造体の第１の組の間の第３の距離が、前記複数の金属構造体の金属構造体の第２の組の間の第４の距離とは異なるものである請求項９に記載の方法。
【請求項１１】
前記複数の金属構造体のうち前記第１の金属構造体と第２の金属構造体との間の距離が、前記マンドレルの幅に対応する請求項９に記載の方法。
【請求項１２】
前記第１の金属構造体の第１の幅が前記複数の金属構造体の第２の金属構造体の第２の幅と実質的に等しいものである請求項９に記載の方法。
【請求項１３】
前記第２のハードマスク層を形成するのに先立って前記第１の側壁構造体の一部分を除去するステップをさらに含む請求項９に記載の方法。
【請求項１４】
前記第１の側壁構造体の前記一部分を除去した後、前記第１の側壁構造体が、前記複数の側壁構造体の第２の側壁構造体の第２の幅未満である第１の幅を有する請求項１３に記載の方法。
【請求項１５】
前記第１の金属構造体が前記第１の幅を有し、前記複数の金属構造体の第２の金属構造体が前記第２の幅を有する請求項１４に記載の方法。
【請求項１６】
前記第１のハードマスク層上に、前記マンドレルを含む複数のマンドレルを形成するステップと、
前記複数のマンドレルの側壁に材料を塗布して前記複数の側壁構造体を形成するステップとをさらに含む請求項９に記載の方法。
【請求項１７】
前記第２のハードマスク層を形成した後、前記複数の側壁構造体の第２の側壁構造体および第３の側壁構造体を除去するステップであって、前記第２の側壁構造体および前記第３の側壁構造体が、前記複数のマンドレルの第２のマンドレルの側壁上に形成されているステップと、
前記第２の側壁構造体および前記第３の側壁構造体を除去した後、前記第２のマンドレルを除去するステップであって、前記第２のマンドレル、前記第２の側壁構造体、および前記第３の側壁構造体を除去することによって前記第１のハードマスク層の第３の部分を露出するステップと、
前記第１のハードマスク層の前記第３の部分をエッチングして前記誘電材料の第４の部分を露出するステップと、
前記誘電材料の前記第４の部分をエッチングして前記複数のトレンチの第２のトレンチを形成するステップと、
前記第２のトレンチ内に前記複数の金属構造体の第２の金属構造体を形成するステップとをさらに含む請求項１６に記載の方法。
【請求項１８】
前記第１の金属構造体の第１の幅が前記第２の金属構造体の第２の幅と異なるものであり、前記第１の幅が前記第１の側壁構造体の第１の側壁の幅に対応し、前記第２の幅が、前記第２の側壁構造体の第２の側壁の幅、前記第３の側壁構造体の第３の側壁の幅、および前記第２のマンドレルのマンドレル幅に対応する請求項１７に記載の方法。
【請求項１９】
前記第２のハードマスク層を形成するステップ、前記第１の側壁構造体を除去するステップ、前記第１のハードマスク層の前記第１の部分をエッチングするステップ、前記誘電材料の前記第２の部分をエッチングするステップ、および前記第１の金属構造体を形成するステップが、電子デバイスに組み込まれたプロセッサによって開始される請求項１に記載の方法。
【請求項２０】
半導体デバイスを備え、前記半導体デバイスが、
前記半導体デバイスの誘電材料に結合された第１のハードマスク層と、
前記第１のハードマスク層に結合されたマンドレルと、
前記第１のハードマスク層に結合され、前記マンドレルに隣接している側壁構造体と、
前記第１のハードマスク層に結合され、前記マンドレルおよび前記側壁構造体に隣接している第２のハードマスク層であって、前記マンドレルの一部分が、前記第１のハードマスク層からの第１の距離であり、前記第１の距離が、前記第２のハードマスク層が前記第１のハードマスク層の表面から延在する第２の距離よりも大きい、第２のハードマスク層とを備える、装置。
【請求項２１】
金属構造体をさらに含み、前記半導体デバイスが、前記金属構造体を含み、前記金属構造体が、
前記側壁構造体を除去して前記第１のハードマスク層の第１の部分を露出するステップと、
前記第１のハードマスク層の前記第１の部分をエッチングして前記誘電材料の第２の部分を露出するステップと、
前記誘電材料の前記第２の部分をエッチングしてトレンチを形成するステップと、
前記トレンチ内に金属構造体を形成するステップとによって形成される請求項２０に記載の装置。
【請求項２２】
前記誘電材料のトレンチ内に金属構造体を含む前記半導体デバイスが、少なくとも１つの半導体ダイに組み込まれる請求項２０に記載の装置。
【請求項２３】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定式データユニット、コンピュータ、またはそれらの組合せから選択されたデバイスであって、その中に、前記誘電材料のトレンチ内に金属構造体を含む前記半導体デバイスが組み込まれているデバイスをさらに備える請求項２０に記載の装置。
【請求項２４】
半導体デバイスの誘電材料に結合された第１のエッチングマスクを用意するための手段と、
前記第１のエッチングマスクを用意するための前記手段に対して第１のパターンを転写するための手段であって、前記第１のエッチングマスクを用意するための前記手段に結合されている手段と、
前記第１のエッチングマスクを用意するための前記手段に対して第２のパターンを転写するための手段であって、前記第１のエッチングマスクを用意するための前記手段に結合され、前記第１のパターンを転写するための前記手段に隣接している手段と、
前記第１のエッチングマスクを用意するための前記手段に結合され、前記第１のパターンを転写するための前記手段および前記第２のパターンを転写するための前記手段に隣接している、第２のエッチングマスクを用意するための手段であって、前記第１のパターンを転写するための前記手段の一部分が、前記第１のエッチングマスクを用意するための前記手段からの第１の距離であり、前記第１の距離が、前記第２のエッチングマスクを用意するための前記手段が前記第１のエッチングマスクを用意するための前記手段の表面から延在する第２の距離よりも大きい、手段とを備える装置。
【請求項２５】
金属構造体をさらに含み、前記半導体デバイスが、前記金属構造体を含み、前記金属構造体が、
前記第２のパターンを転写するための前記手段を除去して、前記第１のエッチングマスクを用意するための前記手段の第１の部分を露出するステップと、
前記第１のエッチングマスクを用意するための前記手段の前記第１の部分をエッチングして前記誘電材料の第２の部分を露出するステップと、
前記誘電材料の前記第２の部分をエッチングしてトレンチを形成するステップと、
前記トレンチ内に前記金属構造体を形成するステップとによって形成される請求項２４に記載の装置。
【請求項２６】
前記誘電材料のトレンチ内に金属構造体を含む前記半導体デバイスが、少なくとも１つの半導体ダイに組み込まれる請求項２４に記載の装置。
【請求項２７】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定式データユニット、コンピュータ、またはそれらの組合せから選択されたデバイスであって、その中に、前記誘電材料のトレンチ内に金属構造体を含む前記半導体デバイスが組み込まれているデバイスをさらに備える請求項２４に記載の装置。
【請求項２８】
プロセッサ実行可能命令を含む非一時的コンピュータ可読媒体であって、前記プロセッサ実行可能命令が、プロセッサによって実行されると、前記プロセッサに、
半導体デバイスの製造を開始させ、前記半導体デバイスが、
側壁構造体と前記半導体デバイスのマンドレルとに隣接した第２のハードマスク層を形成するステップであって、前記マンドレルの一部分が、第１のハードマスク層からの第１の距離であり、前記第１の距離が、前記第２のハードマスク層が前記第１のハードマスク層の表面から延在する第２の距離よりも大きい、ステップと、
前記側壁構造体を除去して前記第１のハードマスク層の第１の部分を露出するステップと、
前記第１のハードマスク層の前記第１の部分をエッチングして誘電材料の第２の部分を露出するステップと、
前記誘電材料の前記第２の部分をエッチングしてトレンチを形成するステップと、
前記トレンチ内に金属構造体を形成するステップとによって形成される、非一時的コンピュータ可読媒体。
【請求項２９】
前記第２のハードマスク層を形成するのに先立って前記マンドレルの前記一部分が露出され、自動製作システムに組み込まれている請求項２８に記載の非一時的コンピュータ可読媒体。
【請求項３０】
側壁構造体と半導体デバイスのマンドレルとに隣接した第２のハードマスク層を形成するためのステップであって、前記マンドレルの一部分が、第１のハードマスク層からの第１の距離であり、前記第１の距離が、前記第２のハードマスク層が前記第１のハードマスク層の表面から延在する第２の距離よりも大きい、ステップと、
前記側壁構造体を除去して前記第１のハードマスク層の第１の部分を露出するためのステップと、
前記第１のハードマスク層の前記第１の部分をエッチングして誘電材料の第２の部分を露出するためのステップと、
前記誘電材料の前記第２の部分をエッチングしてトレンチを形成するためのステップと、
前記トレンチ内に金属構造体を形成するためのステップとを含む方法。
【請求項３１】
前記第２のハードマスク層を形成するのに先立って前記マンドレルの前記一部分が露出され、前記第２のハードマスク層を形成するための前記ステップ、前記側壁構造体を除去するための前記ステップ、前記第１のハードマスク層の前記第１の部分をエッチングするための前記ステップ、前記誘電材料の前記第２の部分をエッチングするための前記ステップ、および前記金属構造体を形成するための前記ステップが、電子デバイスに組み込まれたプロセッサによって開始される請求項３０に記載の方法。
【請求項３２】
回路基板上のパッケージ化された半導体デバイスの物理的位置決め情報を含む設計情報を受け取るステップであって、前記パッケージ化された半導体デバイスが、請求項１に記載の方法によって形成された半導体デバイスを含んでいる、ステップと、
前記設計情報を変換してデータファイルを生成するステップとを含む、方法。
【請求項３３】
前記データファイルがＧＤＳＩＩフォーマットを有する請求項３２に記載の方法。
【請求項３４】
前記データファイルがＧＥＲＢＥＲフォーマットを有する請求項３２に記載の方法。
【請求項３５】
前記マンドレルを含む複数のマンドレルを形成するステップであって、前記マンドレルが、前記複数のマンドレルのうちの隣接したマンドレルの第２の幅とは異なる第１の幅を有するステップをさらに含む請求項１に記載の方法。
【国際調査報告】
2016534578.tif 000021
2016534578.tif 000022
2016534578.tif 000023
2016534578.tif 000024
2016534578.tif 000025