(57)【要約】  本開示は、フローティングノードをディスチャージするサブスレッショルド漏れ電流を低減するための回路および方法を提供する。一態様では、オフにされたトランジスタを通る漏れが低減されるように、他のノードをバイアスするように構成されたフィードバックトランジスタにフローティングノードからのフィードバックが与えられる。さらに、静的電力消費に寄与する漏れも低減され得る。
2016529759.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子と第２の端子とを有する第１のスイッチと、前記第１の端子が、入力信号を受信するために結合される、と、
第１の端子と第２の端子とを有する第２のスイッチと、前記第２のスイッチの前記第１の端子が、フィードバックノードを定義するために前記第１のスイッチの前記第２の端子に結合される、と、
を含む第１の入力スイッチと、
チャージノードを定義するために前記第２のスイッチの前記第２の端子に結合された制御端子を有する第３のスイッチを含む第１の出力スイッチと、
出力端子と制御端子とを有するフィードバックスイッチと、前記出力端子が前記フィードバックノードに結合され、前記制御端子が前記チャージノードに結合され、前記フィードバックスイッチが、前記チャージノードにおける電圧レベルに応答して前記フィードバックノードをチャージするように構成される、と、
を備えるドライバ回路。
【請求項２】
前記チャージノードが、前記第２のスイッチによって前記電圧レベルまでチャージされる、請求項１に記載の回路。
【請求項３】
前記第１の入力スイッチの前記第１のスイッチが制御端子をさらに含み、前記第１の入力スイッチの前記第２のスイッチが制御端子をさらに含み、前記第１のスイッチの前記制御端子と前記第２のスイッチの前記制御端子とが互いに結合された、請求項１または請求項２に記載の回路。
【請求項４】
前記チャージノードは、前記第２のスイッチがオフにされたときにフロートしている、請求項１から３のいずれかに記載の回路。
【請求項５】
前記チャージノードは、前記チャージノードがフロートしているときに、前記フィードバックスイッチに第２の電圧レベルを与えることが可能である、請求項４に記載の回路。
【請求項６】
制御端子と、第２の端子と、第３の端子とを有する第４のスイッチと、前記第４のスイッチの前記制御端子が前記チャージノードに結合され、前記第４のスイッチの前記第２の端子が第１の電源に結合される、と、
前記第１の出力スイッチの第５のスイッチと、前記第５のスイッチが、制御端子と、第２の端子と、第３の端子とを有し、前記第５のスイッチの前記制御端子が前記第４のスイッチの前記第３の端子に結合され、前記第５のスイッチの前記第２の端子が第２の電源に結合され、前記第５のスイッチの前記第３の端子が、第１の出力ノードを定義するために前記出力スイッチの前記第３のスイッチの第２の端子に結合される、と、
をさらに備える、請求項１から５のいずれかに記載の回路。
【請求項７】
前記フィードバックスイッチが、第３の電源に結合された入力端子を含む、請求項６に記載の回路。
【請求項８】
第６のスイッチと第７のスイッチとを含む第２の出力スイッチをさらに備え、前記第６のスイッチと前記第７のスイッチとが両方とも、制御端子と、第２の端子と、第３の端子とを有し、前記第６のスイッチの前記制御端子が前記チャージノードに結合され、前記第７のスイッチの前記制御端子が前記第４のスイッチの前記第３の端子に結合され、前記第６のスイッチの前記第２の端子が、第２の出力ノードを定義するために前記第７のスイッチの前記第２の端子に結合され、前記第６のスイッチの前記第３の端子が前記第３のスイッチの第３の端子に結合され、前記第７のスイッチの前記第３の端子が前記第１の電源に結合された、
請求項６または請求項７に記載の回路。
【請求項９】
前記第２の出力ノードの低い電圧が前記第１の出力ノードの低い電圧よりも低い、請求項１から８のいずれかに記載の回路。
【請求項１０】
第１の端子と第２の端子とを有する第８のスイッチと、前記第１の端子が、第２の入力信号を受信するために結合される、と、
第１の端子と第２の端子とを有する第９のスイッチと、前記第９のスイッチの前記第１の端子が、第２のフィードバックノードを定義するために前記第８のスイッチの前記第２の端子に結合される、と、
を含む第２の入力スイッチと、
第２のチャージノードを定義するために前記第９のスイッチの前記第２の端子に結合された制御端子を有する第１０のスイッチを含む第３の出力スイッチと、
出力端子と制御端子とを有する第２のフィードバックスイッチと、前記第２のフィードバックスイッチの前記出力端子が前記第２のフィードバックノードに結合され、前記制御端子が前記第２のチャージノードに結合され、前記第２のフィードバックスイッチが、前記第２のチャージノードにおける前記電圧レベルに応答して前記第２のフィードバックノードをチャージするように構成される、と、
をさらに備える、請求項８または請求項９に記載の回路。
【請求項１１】
前記第８のスイッチおよび前記第９のスイッチが制御端子を有し、前記第８のスイッチの前記制御端子と前記第９のスイッチの前記制御端子とが両方とも前記第２の出力ノードに結合された、請求項１０に記載の回路。
【請求項１２】
第１の端子と第２の端子とを有する第１１のスイッチと、前記第１１のスイッチの前記第１の端子が、第３の入力信号を受信するために結合される、と、
第１の端子を有する第１２のスイッチと、前記第１２のスイッチの前記第１の端子が、第３のフィードバックノードを定義するために前記第１１のスイッチの前記第２の端子に結合される、と、
を含む第３の入力スイッチ
をさらに備える、請求項１０または請求項１１に記載の回路。
【請求項１３】
前記第１１のスイッチおよび前記第１２のスイッチの各々が制御端子を有し、前記第１１のスイッチの前記制御端子と前記第１２のスイッチの前記制御端子とが両方とも前記第２の出力ノードに結合された、請求項１２に記載の回路。
【請求項１４】
前記スイッチがｎ形金属酸化物半導体（ＮＭＯＳ）トランジスタである、請求項１から１３のいずれかに記載の回路。
【請求項１５】
複数のディスプレイ要素を含むディスプレイと、
前記ディスプレイと通信するように構成されたプロセッサと、前記プロセッサが、画像データを処理するように構成される、、と、
前記プロセッサと通信するように構成されたメモリデバイスと
をさらに備える、請求項１から１４のいずれかに記載の回路。
【請求項１６】
前記ディスプレイに少なくとも１つの信号を送るように構成されたドライバ回路と、
前記ドライバ回路に前記画像データの少なくとも一部分を送るように構成されたコントローラと
をさらに備える、請求項１５に記載の回路。
【請求項１７】
前記プロセッサに前記画像データを送るように構成された画像ソースモジュールをさらに備え、ここにおいて、前記画像ソースモジュールが、受信機、トランシーバ、および送信機のうちの少なくとも１つを備える、
請求項１５または請求項１６に記載の回路。
【請求項１８】
入力データを受信することと、前記プロセッサに前記入力データを通信することとを行うように構成された入力デバイスをさらに備える、請求項１５から１７のいずれかに記載の回路。
【請求項１９】
フローティングノードにおける漏れを低減するための回路であって、
内部ノードをチャージするための手段と、
前記内部ノードをフロートさせるための手段と、
前記内部ノードからフィードバックをフィードバックスイッチに与えるための手段と、
前記フィードバックスイッチに結合されたフィードバックノードをバイアスするための手段と
を備える、回路。
【請求項２０】
前記フィードバックスイッチが、前記内部ノードにおける電圧レベルに応答して前記フィードバックノードをバイアスするように動作可能である、請求項１９に記載の回路。
【請求項２１】
前記内部ノードをチャージするための前記手段が、前記内部ノードを前記電圧レベルまでチャージするように動作可能なスイッチを含む、請求項１９または請求項２０に記載の回路。
【請求項２２】
フローティングノードにおける漏れを低減するための方法であって、
第１の内部ノードをチャージすることと、
前記第１の内部ノードをフロートさせることと、
前記第１の内部ノードからフィードバックをフィードバックスイッチに与えることと、
前記フィードバックスイッチに結合されたフィードバックノードをバイアスすることと
を備える、方法。
【請求項２３】
前記第１の内部ノードからフィードバックを第１の電源に結合されたスイッチに与えることと、
第２の内部ノードを前記第１の電源に関連する第１の電圧レベルまでバイアスすることと、
第１の出力ノードを第２の電源に関連する第２の電圧レベルまでバイアスすることと、
第２の出力ノードを前記第１の電圧レベルまでバイアスすることと
をさらに備える、請求項２２に記載の方法。
【請求項２４】
前記第１の電圧レベルが前記第２の電圧レベルよりも低い、請求項２３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
優先権データ
[0001]本特許文献は、参照により本明細書に組み込まれる、２０１３年６月４日に出願された「REDUCING FLOATING NODE LEAKAGE CURRENT WITH A FEEDBACK TRANSISTOR」（代理人整理番号第ＱＵＡＬＰ１９１／１３０６４３号）と題する米国特許出願第１３／９０９，８３９号の優先権を主張する。
【０００２】
[0002]本開示は、電気機械システムおよびデバイスに関する。より詳細には、本開示は、電気機械システムおよびデバイスのための回路中の漏れ電流を低減することに関する。
【背景技術】
【０００３】
関連技術の説明
[0003]電気機械システム（ＥＭＳ：electromechanical system）は、電気的および機械的要素と、アクチュエータと、トランスデューサと、センサーと、ミラーおよび光学フィルムなどの光学的構成要素と、電子回路とを有するデバイスを含む。ＥＭＳデバイスまたは要素は、限定はしないが、マイクロスケールおよびナノスケールを含む、様々なスケールで製造され得る。たとえば、マイクロ電気機械システム（ＭＥＭＳ：microelectromechanical system）デバイスは、約１ミクロンから数百ミクロン以上に及ぶサイズを有する構造を含むことができる。ナノ電気機械システム（ＮＥＭＳ：nanoelectromechanical system）デバイスは、たとえば、数百ナノメートルよりも小さいサイズを含む、１ミクロンよりも小さいサイズを有する構造を含むことができる。電気および電気機械デバイスを形成するために、堆積、エッチング、リソグラフィを使用して、ならびに／あるいは、基板および／または堆積された材料層の部分をエッチング除去するかまたは層を追加する、他の微細加工プロセスを使用して、電気機械要素が作成され得る。
【０００４】
[0004]１つのタイプのＥＭＳデバイスは干渉変調器（ＩＭＯＤ：interferometric modulator）と呼ばれる。ＩＭＯＤまたは干渉光変調器という用語は、光学干渉の原理を使用して光を選択的に吸収および／または反射するデバイスを指す。いくつかの実装形態では、ＩＭＯＤディスプレイ要素が導電性プレートのペアを含み得、導電性プレートの一方または両方は、全体的にまたは部分的に、透明および／または反射性であり、適切な電気信号の印加時に相対運動が可能であり得る。たとえば、一方のプレートが、基板の上に堆積されたか、基板上に堆積されたか、または基板によって支持された固定層を含み得、他方のプレートが、エアギャップによって固定層から分離された反射膜を含み得る。別のプレートに対するあるプレートの位置は、ＩＭＯＤディスプレイ要素に入射する光の光学干渉を変化させることができる。ＩＭＯＤベースのディスプレイデバイスは、広範囲の適用例を有しており、既存の製品を改善し、新しい製品、特にディスプレイ能力をもつ製品を作成する際に使用されることが予期される。
【０００５】
[0005]いくつかの実装形態では、ＩＭＯＤディスプレイ要素は、２次元グリッドなどのアレイで構成され、アレイの行および列に関連する回路によってアドレス指定され得る。行ドライバ回路は、アドレス指定されるべき特定の行を選択するトランジスタスイッチのゲートを駆動し得、コモンドライバ回路は、行リフレッシュで同期的に更新され得るディスプレイ要素の所与の行にバイアスを与え得る。
【発明の概要】
【０００６】
[0006]本開示のシステム、方法およびデバイスは、それぞれいくつかの発明的態様を有し、それらのうちの単一の態様が、本明細書で開示する望ましい属性を単独で担当するとは限らない。
【０００７】
[0007]本開示で説明する主題の１つの発明的態様は、第１のスイッチと第２のスイッチとを含む入力スイッチをもつ回路において実装され得る。第１のスイッチの第１の端子は、入力信号を受信するために結合され得る。第２のスイッチの第１の端子は、「フィードバック」ノードを与えるために第１のスイッチに結合され得る。出力スイッチは第３のスイッチを含み得る。第３のスイッチの制御端子は、「チャージ」ノードを定義するために第２のスイッチの別の端子に結合され得る。フィードバックスイッチは、フィードバックノードに結合された出力と、チャージノードに結合された制御端子とを有し得る。したがって、フィードバックスイッチは、チャージノードにおける電圧レベルに応答してフィードバックノードをチャージするように構成され得る。
【０００８】
[0008]いくつかの実装形態では、本回路は、チャージノードと第１の電源とに結合された第４のスイッチを含むことができる。本回路は、第２の電源に結合された第５のスイッチをも含み得る。第５のスイッチはまた、出力ノードを与えるために第４のスイッチに結合され得る。
【０００９】
[0009]いくつかの実装形態では、本回路は、フィードバックスイッチに与えられる第３の電源を含むことができる。
【００１０】
[0010]本開示で説明する主題の別の発明的態様は、内部ノードをチャージし、フロートさせることによって漏れを低減するための方法において実装され得る。また、フィードバックがノードからフィードバックスイッチに与えられ、フィードバックスイッチに結合されたフィードバックノードをバイアスし得る。
【００１１】
[0011]いくつかの実装形態では、内部ノードからのフィードバックは、第１の電源に結合された別のスイッチにも与えられ得る。別の内部ノードが、次いで、第１の電源に関連する電圧レベルまでバイアスされ得る。２つの出力ノードもバイアスされ得る。第１の出力ノードは、第１の電源に関連する第１の電圧レベルまでバイアスされ得、第２の出力ノードは、第２の電源に関連する第２の電圧レベルまでバイアスされ得る。
【００１２】
[0012]いくつかの実装形態では、第１の電源の電圧レベルは第２の電源の電圧レベルよりも低いことがある。
【００１３】
[0013]本開示で説明する主題の別の発明的態様は、漏れを低減するための回路において実装され得る。本回路は、内部ノードをチャージし、フロートさせ得る。また、フィードバックがノードからフィードバックスイッチに与えられ得る。その上、本回路は、フィードバックスイッチを使用してフィードバックノードをバイアスし得る。
【００１４】
[0014]いくつかの実装形態では、フィードバックスイッチは、内部ノードにおける電圧レベルに応答してフィードバックノードをバイアスするように構成され得る。
【００１５】
[0015]いくつかの実装形態では、別のスイッチが内部ノードを電圧レベルまでチャージし得る。
【００１６】
[0016]本開示で説明する主題の１つまたは複数の実装形態の詳細が、添付の図面および以下の説明に記載されている。本開示で与える例は、主にＥＭＳおよびＭＥＭＳベースのディスプレイに関して説明されるが、本明細書で提供する概念は、液晶ディスプレイ、有機発光ダイオード（「ＯＬＥＤ」）ディスプレイ、および電界放出ディスプレイなど、他のタイプのディスプレイに適用され得る。他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかになるであろう。以下の図の相対寸法は一定の縮尺で描かれていないことがあることに留意されたい。
【図面の簡単な説明】
【００１７】
【図１】[0017]干渉変調器（ＩＭＯＤ）ディスプレイデバイスのディスプレイ要素のシリーズまたはアレイ中の２つの隣接するＩＭＯＤディスプレイ要素を示す等角図。
【図２】[0018]ＩＭＯＤディスプレイ要素の３要素×３要素アレイを含むＩＭＯＤベースのディスプレイを組み込んだ電子デバイスを示すシステムブロック図。
【図３】[0019]ＩＭＯＤディスプレイ要素についての可動反射層位置対印加電圧を示すグラフ。
【図４】[0020]様々なコモン電圧およびセグメント電圧が印加されたときのＩＭＯＤディスプレイ要素の様々な状態を示す表。
【図５Ａ】[0021]画像を表示するＩＭＯＤディスプレイ要素の３要素×３要素アレイ中のディスプレイデータのフレームの図。
【図５Ｂ】[0022]図５Ａに示されたディスプレイ要素にデータを書き込むために使用され得るコモン信号およびセグメント信号のためのタイミング図。
【図６Ａ】[0023]電気機械システム（ＥＭＳ）要素のアレイとバックプレートとを含むＥＭＳパッケージの一部分の概略展開部分斜視図。
【図６Ｂ】電気機械システム（ＥＭＳ）要素のアレイとバックプレートとを含むＥＭＳパッケージの一部分の概略展開部分斜視図。
【図７】[0024]例示的なＮＭＯＳトランジスタのためのＩd（ドレイン電流）対Ｖgs（ゲートソース間電圧）についての伝達曲線（transfer curve）の図。
【図８】[0025]行ドライバ回路内の構成要素を示すシステムブロック図。
【図９Ａ】[0026]行ドライバ回路モジュールの回路図。
【図９Ｂ】[0027]図９Ａの行ドライバ回路モジュールの被駆動ノードの図。
【図９Ｃ】[0028]図９Ａの行ドライバ回路モジュールのための漏れ電流の図。
【図１０】[0029]図９Ａの行ドライバ回路モジュールのためのタイミング図。
【図１１】[0030]漏れがない好ましいノードと、漏れがあるノードとの図。
【図１２】[0031]漏れおよび静的電力消費が低減された行ドライバ回路モジュールの回路図。
【図１３】[0032]コモンドライバ回路モジュールの回路図。
【図１４】[0033]図１３のコモンドライバ回路モジュールのためのタイミング図。
【図１５】[0034]漏れが低減されたコモンドライバ回路モジュールの回路図。
【図１６】[0035]フローティングノードにおける漏れを低減するための方法を示すブロック図。
【図１７Ａ】[0036]複数のＩＭＯＤディスプレイ要素を含むディスプレイデバイスを示すシステムブロック図。
【図１７Ｂ】複数のＩＭＯＤディスプレイ要素を含むディスプレイデバイスを示すシステムブロック図。
【発明を実施するための形態】
【００１８】
[0037]様々な図面中の同様の参照番号および名称は同様の要素を示す。
【００１９】
[0038]以下の説明は、本開示の発明的態様について説明する目的で、いくつかの実装形態を対象とする。ただし、本明細書の教示が多数の異なる方法で適用され得ることを、当業者は容易に認識されよう。説明する実装形態は、動いていようと（ビデオなど）、静止していようと（静止画像など）、およびテキストであろうと、グラフィックであろうと、絵であろうと、画像を表示するように構成され得る任意のデバイス、装置、またはシステムにおいて実装され得る。より詳細には、説明する実施形態は、限定はしないが、携帯電話、マルチメディアインターネット対応セルラー電話、モバイルテレビジョン受信機、ワイヤレスデバイス、スマートフォン、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、携帯情報端末（ＰＤＡ）、ワイヤレス電子メール受信機、ハンドヘルドまたはポータブルコンピュータ、ネットブック、ノートブック、スマートブック、タブレット、プリンタ、コピー機、スキャナ、ファクシミリデバイス、全地球測位システム（ＧＰＳ）受信機／ナビゲータ、カメラ、デジタルメディアプレーヤ（ＭＰ３プレーヤなど）、カムコーダ、ゲーム機、腕時計、クロック、計算器、テレビジョンモニタ、フラットパネルディスプレイ、電子リーディングデバイス（たとえば、電子リーダー）、コンピュータモニタ、自動車ディスプレイ（オドメータおよびスピードメータディスプレイなどを含む）、コックピットコントロールおよび／またはディスプレイ、カメラビューディスプレイ（車両における後部ビューカメラのディスプレイなど）、電子写真、電子ビルボードまたは標示、プロジェクタ、アーキテクチャ構造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダまたはプレーヤ、ＤＶＤプレーヤ、ＣＤプレーヤ、ＶＣＲ、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機／乾燥機、パーキングメータ、（マイクロ電気機械システム（ＭＥＭＳ）適用例を含む電気機械システム（ＥＭＳ）適用例、ならびに非ＥＭＳ適用例などにおける）パッケージング、審美構造物（１つの宝飾品または衣類上の画像のディスプレイなど）、ならびに様々なＥＭＳデバイスなど、様々な電子デバイス中に含まれるかまたはそれらに関連付けられ得ると考えられる。また、本明細書の教示は、限定はしないが、電子スイッチングデバイス、無線周波フィルタ、センサー、加速度計、ジャイロスコープ、動き感知デバイス、磁力計、コンシューマーエレクトロニクスのための慣性構成要素、コンシューマーエレクトロニクス製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動方式、製造プロセスおよび電子テスト機器など、非ディスプレイ適用例において使用され得る。したがって、本教示は、単に図に示す実装形態に限定されるものではなく、代わりに、当業者に容易に明らかになるであろう広い適用性を有する。
【００２０】
[0039]アクティブマトリックス液晶表示装置などのアクティブマトリックスフラットパネルディスプレイ、有機光放出ディスプレイ、および干渉変調器（ＩＭＯＤ）ディスプレイはガラス基板上に薄膜トランジスタ（ＴＦＴ）を有する。ＴＦＴは、上記で説明したようにディスプレイ要素をアドレス指定するための行ドライバ回路とコモンドライバ回路とを作成するために使用され得る。
【００２１】
[0040]インジウムガリウム酸化亜鉛（ＩＧＺＯ：indium gallium zinc oxide）ＴＦＴなどのアモルファス酸化物半導体ＴＦＴがアモルファスシリコンＴＦＴおよび低温ポリシリコンＴＦＴを置き換えるために使用され得る。しかしながら、ＩＧＺＯ  ＴＦＴは、高いサブスレッショルド（sub-threshold）漏れ電流（たとえば、トランジスタゲート電圧が０であるときの不要なドレイン電流）を有する。好ましくは、サブスレッショルド漏れ電流は、回路が適切に動作し、静的電力消費を低減することを保証するために低減されるべきである。
【００２２】
[0041]本開示で説明する主題のいくつかの実装形態は、行ドライバ回路およびコモンドライバ回路中の漏れ電流を低減する。特に、オフにされたトランジスタを通る漏れが低減されるように、他のノードをバイアスするように構成された「フィードバック」トランジスタに内部フローティングノードからのフィードバックを与えることによって、様々な内部フローティングノードにおける漏れが低減され得る。さらに、低い電圧（「ＶＳＳ」）、およびＶＳＳよりも低い電圧（「ＶＳＳＬ」）など、低電圧電源を採用することによって、静的電力消費に寄与する漏れも低減され得る。
【００２３】
[0042]本開示で説明する主題の特定の実装形態は、以下の潜在的な利点のうちの１つまたは複数を実現するように実装され得る。フローティングノードのディスチャージを生じる不要な漏れ電流を低減することは、回路の意図された動作からの逸脱を防ぎ得る。たとえば、漏れ電流は、フローティングノードが、予想される高電圧レベルから低または中間電圧レベルまでディスチャージすることを引き起こし得る。その上、フローティングノードは、回路の出力が駆動されなくなるかまたはフローティングになることを引き起こし得る。出力は、容量結合を通してノイズを不意にピックアップすることがある。ディスプレイ要素をアドレス指定するために出力が使用される場合、ディスプレイ要素のピクセル色および／またはグレーレベルが劣化し得る。さらに、静的電力消費を低減することは、電力使用量を低下させ、たとえば、タブレット、ラップトップ、電話、および電子ブックリーダーなど、ディスプレイデバイスを含むデバイスのバッテリー寿命を増加させ得る。
【００２４】
[0043]説明する実装形態が適用され得る好適なＥＭＳまたはＭＥＭＳデバイスまたは装置の一例は反射型ディスプレイデバイスである。反射型ディスプレイデバイスは、光学干渉の原理を使用してそれに入射する光を選択的に吸収および／または反射するために実装され得る干渉変調器（ＩＭＯＤ）ディスプレイ要素を組み込むことができる。ＩＭＯＤディスプレイ要素は、部分光吸収体（absorber）、吸収体に対して可動である反射体（reflector）、ならびに吸収体と反射体との間に画定された光共振キャビティを含むことができる。いくつかの実装形態では、反射体は、２つ以上の異なる位置に移動され得、これは、光共振キャビティのサイズを変化させ、それによってＩＭＯＤの反射率（reflectance）に影響を及ぼすことができる。ＩＭＯＤディスプレイ要素の反射スペクトルは、異なる色を生成するために可視波長にわたってシフトされ得るかなり広いスペクトルバンドをもたらすことができる。スペクトルバンドの位置は、光共振キャビティの厚さを変更することによって調整され得る。光共振キャビティを変更する１つの方法は、吸収体に関して反射体の位置を変更することによる方法である。
【００２５】
[0044]図１は、干渉変調器（ＩＭＯＤ）ディスプレイデバイスのディスプレイ要素のシリーズまたはアレイ中の２つの隣接するＩＭＯＤディスプレイ要素を示す等角図である。ＩＭＯＤディスプレイデバイスは、１つまたは複数の干渉ＥＭＳ（ＭＥＭＳなど）ディスプレイ要素を含む。これらのデバイスでは、干渉ＭＥＭＳディスプレイ要素は、明状態または暗状態のいずれかに構成され得る。明（「リラックス」、「開」または「オン」など）状態では、ディスプレイ要素は入射可視光の大部分を反射する。逆に、暗（「アクチュエート」、「閉」または「オフ」など）状態では、ディスプレイ要素は入射可視光をほとんど反射しない。ＭＥＭＳディスプレイ要素は、黒および白に加えて、主にカラーディスプレイを可能にする光の特定の波長で反射するように構成され得る。いくつかの実装形態では、複数のディスプレイ要素を使用することによって、原色の様々な強度およびグレーの様々な濃淡が達成され得る。
【００２６】
[0045]ＩＭＯＤディスプレイデバイスは、行と列に構成され得るＩＭＯＤディスプレイ要素のアレイを含むことができる。アレイ中の各ディスプレイ要素は、（光ギャップ、キャビティまたは光共振キャビティとも呼ばれる）エアギャップを形成するように互いから可変で制御可能な距離をおいて配置された、可動反射層（すなわち、機械層とも呼ばれる可動層）と固定部分反射層（すなわち、固定層）など、少なくとも反射層と半反射層のペアを含むことができる。可動反射層は少なくとも２つの位置間で移動され得る。たとえば、第１の位置、すなわち、緩和位置では、可動反射層は、固定部分反射層から距離をおいて配置され得る。第２の位置、すなわち、アクチュエート位置では、可動反射層は、部分反射層により近接して配置され得る。それらの２つの層から反射する入射光は、可動反射層の位置と入射光の（１つまたは複数の）波長とに応じて、強め合うようにおよび／または弱め合うように干渉し、各ディスプレイ要素について全反射状態または無反射状態のいずれかを引き起こすことがある。いくつかの実装形態では、ディスプレイ要素は、アクチュエートしていないときに反射状態にあり、可視スペクトル内の光を反射し得、また、アクチュエートしているときに暗状態にあり、可視範囲内の光を吸収し、および／または弱め合うようにそれに干渉し得る。ただし、いくつかの他の実装形態では、ＩＭＯＤディスプレイ要素は、アクチュエートしていないときに暗状態にあり、アクチュエートしているときに反射状態にあり得る。いくつかの実装形態では、印加電圧の導入が、状態を変更するようにディスプレイ要素を駆動することができる。いくつかの他の実装形態では、印加電荷が、状態を変更するようにディスプレイ要素を駆動することができる。
【００２７】
[0046]図１中のアレイの図示の部分は、ＩＭＯＤディスプレイ要素１２の形態の２つの隣接する干渉ＭＥＭＳディスプレイ要素を含む。（図示のような）右側のディスプレイ要素１２では、可動反射層１４は、光学スタック１６の近くの、それに隣接する、またはそれに接触するアクチュエート位置に示されている。右側のディスプレイ要素１２の両端間に印加された電圧Ｖbiasは、可動反射層１４を移動させ、またそれをアクチュエート位置に維持するのに十分である。（図示のような）左側のディスプレイ要素１２では、可動反射層１４は、部分反射層を含む光学スタック１６から（設計パラメータに基づいてあらかじめ決定され得る）ある距離をおいたリラックス位置に示されている。左側のディスプレイ要素１２の両端間に印加された電圧Ｖ0は、右側のディスプレイ要素１２のアクチュエート位置などのアクチュエート位置への可動反射層１４のアクチュエートを引き起こすには不十分である。
【００２８】
[0047]図１では、ＩＭＯＤディスプレイ要素１２の反射特性が、概して、ＩＭＯＤディスプレイ要素１２に入射する光１３を示す矢印と、左側のディスプレイ要素１２から反射する光１５とを用いて示されている。ディスプレイ要素１２に入射する光１３の大部分は透明基板２０を透過し、光学スタック１６に向かい得る。光学スタック１６に入射する光の一部分は光学スタック１６の部分反射層を透過し得、一部分は反射され、透明基板２０を通って戻ることになる。光学スタック１６を透過した光１３の部分は、可動反射層１４から反射され、透明基板２０に向かって（およびそれを通って）戻り得る。光学スタック１６の部分反射層から反射された光と可動反射層１４から反射された光との間の（強め合うおよび／または弱め合う）干渉が、デバイスの閲覧側または基板側のディスプレイ要素１２から反射される光１５の（１つまたは複数の）波長の強度を部分的に決定することになる。いくつかの実装形態では、透明基板２０は（ガラスプレートまたはパネルと呼ばれることがある）ガラス基板であり得る。ガラス基板は、たとえば、ホウケイ酸ガラス、ソーダ石灰ガラス、石英、パイレックス（登録商標）、または他の好適なガラス材料であるかまたはそれらを含み得る。いくつかの実装形態では、ガラス基板は、０．３、０．５または０．７ミリメートルの厚さを有し得るが、いくつかの実装形態では、ガラス基板は（数十ミリメートルなど）より厚いことも（０．３ミリメートル未満など）より薄いこともある。いくつかの実装形態では、ポリカーボネート、アクリル、ポリエチレンテレフタラート（ＰＥＴ）またはポリエーテルエーテルケトン（ＰＥＥＫ）基板など、非ガラス基板が使用され得る。そのような実装形態では、非ガラス基板は０．７ミリメートル未満の厚さを有する可能性があるが、基板は設計考慮事項に応じてより厚いことがある。いくつかの実装形態では、金属箔またはステンレス鋼ベースの基板など、不透明基板が使用され得る。たとえば、固定反射層と、部分に透過性で、部分的に反射性である可動層とを含む逆方向（reverse）ＩＭＯＤベースのディスプレイは、図１のディスプレイ要素１２として基板の反対側から閲覧されるように構成され得、不透明基板によってサポートされ得る。
【００２９】
[0048]光学スタック１６は、単一の層またはいくつかの層を含むことができる。その（１つまたは複数の）層は、電極層と、部分反射および部分透過層と、透明な誘電体層とのうちの１つまたは複数を含むことができる。いくつかの実装形態では、光学スタック１６は、電気伝導性であり、部分的に透明で、部分的に反射性であり、たとえば、透明基板２０上に上記の層のうちの１つまたは複数を堆積させることによって、作製され得る。電極層は、様々な金属、たとえば酸化インジウムスズ（ＩＴＯ）など、様々な材料から形成され得る。部分反射層は、様々な金属（たとえば、クロムおよび／またはモリブデン）、半導体、および誘電体など、部分的に反射性である様々な材料から形成され得る。部分反射層は、材料の１つまたは複数の層から形成され得、それらの層の各々は、単一の材料または材料の組合せから形成され得る。いくつかの実装形態では、光学スタック１６のいくつかの部分は、部分光吸収体と電気導体の両方として働く、金属または半導体の単一の半透明の膜（thickness）を含むことができるが、（たとえば、光学スタック１６の、またはディスプレイ要素の他の構造の）異なる、電気的により伝導性の高い層または部分が、ＩＭＯＤディスプレイ要素間で信号をバスで運ぶ（bus）ように働くことができる。光学スタック１６は、１つまたは複数の導電層または電気伝導性／部分吸収層をカバーする、１つまたは複数の絶縁層または誘電体層をも含むことができる。
【００３０】
[0049]いくつかの実装形態では、光学スタック１６の（１つまたは複数の）層の少なくともいくつかは、以下でさらに説明するように、平行ストリップにパターニングされ得、ディスプレイデバイスにおける行電極を形成し得る。当業者によって理解されるように、「パターニング」という用語を、本明細書では、マスキングプロセスならびにエッチングプロセスを指すために使用する。いくつかの実装形態では、アルミニウム（Ａｌ）などの高導電性および反射性材料が可動反射層１４のために使用され得、これらのストリップはディスプレイデバイスにおける列電極を形成し得る。可動反射層１４は、（光学スタック１６の行電極に直交する）１つまたは複数の堆積された金属層の平行ストリップのシリーズとして形成されて、図示されたポスト１８など、支持体の上に堆積された列と、ポスト１８間に位置する介在する犠牲材料とを形成し得る。犠牲材料がエッチング除去されると、画定されたギャップ１９または光キャビティが可動反射層１４と光学スタック１６との間に形成され得る。いくつかの実装形態では、ポスト１８間の間隔は約１〜１０００μｍであり得、ギャップ１９は約１０，０００オングストローム（Å）未満であり得る。
【００３１】
[0050]いくつかの実装形態では、各ＩＭＯＤディスプレイ要素は、アクチュエート状態にあろうとリラックス状態にあろうと、固定反射層および可動反射層によって形成されるキャパシタと見なされ得る。電圧が印加されないとき、可動反射層１４は、図１中の左側のディスプレイ要素１２によって示されるように、機械的にリラックスした状態にとどまり、可動反射層１４と光学スタック１６との間にギャップ１９がある。しかしながら、電位差、すなわち電圧が、選択された行および列のうちの少なくとも１つに印加されたとき、対応するディスプレイ要素における行電極と列電極との交差部に形成されたキャパシタは帯電し、静電力がそれらの電極を引き合わせる。印加された電圧がしきい値を超える場合、可動反射層１４は、変形し、光学スタック１６の近くにまたはそれに対して移動することができる。光学スタック１６内の誘電体層（図示せず）が、図１中の右側のアクチュエートディスプレイ要素１２によって示されるように、短絡を防ぎ、層１４と層１６との間の分離距離を制御し得る。その挙動は、印加電位差の極性にかかわらず同じであり得る。いくつかの事例ではアレイ中のディスプレイ要素のシリーズが「行」または「列」と呼ばれることがあるが、ある方向を「行」と呼び、別の方向を「列」と呼ぶことは恣意的であることを、当業者は容易に理解されよう。言い換えれば、いくつかの配向では、行は列と見なされ得、列は行であると見なされ得る。いくつかの実装形態では、行は「コモン」ラインと呼ばれることがあり、列は「セグメント」ラインと呼ばれることがあり、その逆も同様である。さらに、ディスプレイ要素は、直交する行および列に一様に配置されるか（「アレイ」）、または、たとえば、互いに対して一定の位置オフセットを有する、非線形構成で配置され得る（「モザイク」）。「アレイ」および「モザイク」という用語は、いずれかの構成を指すことがある。したがって、ディスプレイは、「アレイ」または「モザイク」を含むものとして言及されるが、その要素自体は、いかなる事例においても、互いに直交して配置される必要がなく、または一様な分布で配設される必要がなく、非対称形状および不均等に分布された要素を有する配置を含み得る。
【００３２】
[0051]図２は、ＩＭＯＤディスプレイ要素の３要素×３要素アレイを含むＩＭＯＤベースのディスプレイを組み込んだ電子デバイスを示すシステムブロック図である。電子デバイスは、１つまたは複数のソフトウェアモジュールを実行するように構成され得るプロセッサ２１を含む。オペレーティングシステムを実行することに加えて、プロセッサ２１は、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または他のソフトウェアアプリケーションを含む、１つまたは複数のソフトウェアアプリケーションを実行するように構成され得る。
【００３３】
[0052]プロセッサ２１は、アレイドライバ２２と通信するように構成され得る。アレイドライバ２２は、たとえばディスプレイアレイまたはパネル３０に、信号を与える行ドライバ回路２４と列ドライバ回路２６とを含むことができる。図２には、図１に示されたＩＭＯＤディスプレイデバイスの断面が線１−１によって示されている。図２は明快のためにＩＭＯＤディスプレイ要素の３×３アレイを示しているが、ディスプレイアレイ３０は、極めて多数のＩＭＯＤディスプレイ要素を含んでいることがあり、列におけるＩＭＯＤディスプレイ要素の数とは異なる数のＩＭＯＤディスプレイ要素を行において有し得、その逆も同様である。
【００３４】
[0053]図３は、ＩＭＯＤディスプレイ要素についての可動反射層位置対印加電圧を示すグラフである。ＩＭＯＤの場合、行／列（すなわち、コモン／セグメント）書込みプロシージャが、図３に示されているディスプレイ要素のヒステリシス特性（hysteresis property）を利用し得る。ＩＭＯＤディスプレイ要素は、可動反射層またはミラーをリラックス状態からアクチュエート状態に変更させるために、例示的な一実装形態では、約１０ボルトの電位差を使用し得る。電圧がその値から低減されると、電圧が低下して、この例では、１０ボルトより下に戻ったとき、可動反射層はそれの状態を維持するが、電圧が２ボルトより下に低下するまで、可動反射層は完全にはリラックスしない。したがって、図３の例では、印加電圧のウィンドウがある電圧の範囲、約３〜７ボルトが存在し、そのウィンドウ内で要素はリラックス状態またはアクチュエート状態のいずれかで安定している。これを本明細書では「ヒステリシスウィンドウ」または「安定性ウィンドウ」と呼ぶ。図３のヒステリシス特性を有するディスプレイアレイ３０の場合、行／列書込みプロシージャは、一度に１つまたは複数の行をアドレス指定するように設計され得る。したがって、この例では、所与の行のアドレス指定中に、アドレス指定された行におけるアクチュエートされるべきディスプレイ要素は、約１０ボルトの電圧差にさらされ得、リラックスされるべきディスプレイ要素は、ほぼ０ボルトの電圧差にさらされ得る。アドレス指定後に、それらのディスプレイ要素は、それらが前にストローブされたかまたは書き込まれた状態にとどまるような、この例では約５ボルトの定常状態またはバイアス電圧差にさらされ得る。この例では、アドレス指定された後に、各ディスプレイ要素は、約３〜７ボルトの「安定性ウィンドウ」内の電位差を経験する。このヒステリシス特性の特徴は、ＩＭＯＤディスプレイ要素設計が、同じ印加電圧条件下でアクチュエートまたはリラックスのいずれかの既存の状態で安定したままであることを可能にする。各ＩＭＯＤディスプレイ要素は、アクチュエート状態にあろうとリラックス状態にあろうと、固定反射層および可動反射層によって形成されるキャパシタとして働くことができるので、この安定状態は、電力を実質的に消費するかまたは失うことなしに、ヒステリシスウィンドウ内の定常電圧において保持され得る。その上、印加電圧電位が実質的に固定のままである場合、電流は本質的にほとんどまたはまったくディスプレイ要素に流れ込まない。
【００３５】
[0054]いくつかの実装形態では、所与の行におけるディスプレイ要素の状態の所望の変化（もしあれば）に従って、列電極のセットに沿って「セグメント」電圧の形態のデータ信号を印加することによって、画像のフレームが作成され得る。次に、フレームが一度に１行書き込まれるように、アレイの各行がアドレス指定され得る。第１の行におけるディスプレイ要素に所望のデータを書き込むために、第１の行におけるディスプレイ要素の所望の状態に対応するセグメント電圧が列電極上に印加され得、特定の「コモン」電圧または信号の形態の第１の行パルスが第１の行電極に印加され得る。次いで、セグメント電圧のセットは、第２の行におけるディスプレイ要素の状態の所望の変化（もしあれば）に対応するように変更され得、第２のコモン電圧が第２の行電極に印加され得る。いくつかの実装形態では、第１の行におけるディスプレイ要素は、列電極に沿って印加されたセグメント電圧の変化による影響を受けず、第１のコモン電圧行パルス中にそれらのディスプレイ要素が設定された状態にとどまる。このプロセスは、画像フレームを生成するために、行のシリーズ全体、または代替的に、列のシリーズ全体について、連続方式で繰り返され得る。フレームは、何らかの所望の数のフレーム毎秒でこのプロセスを断続的に反復することによって、新しい画像データでリフレッシュおよび／または更新され得る。
【００３６】
[0055]各ディスプレイ要素の両端間に印加されるセグメント信号とコモン信号の組合せ（すなわち、各ディスプレイ要素またはピクセルの両端間の電位差）は、各ディスプレイ要素の得られる状態を決定する。図４は、様々なコモン電圧およびセグメント電圧が印加されたときのＩＭＯＤディスプレイ要素の様々な状態を示す表である。当業者によって容易に理解されるように、「セグメント」電圧は、列電極または行電極のいずれかに印加され得、「コモン」電圧は、列電極または行電極のうちの他方に印加され得る。
【００３７】
[0056]図４に示されているように、リリース電圧（release voltage）ＶＣRELがコモンラインに沿って印加されたとき、コモンラインに沿ったすべてのＩＭＯＤディスプレイ要素は、セグメントラインに沿って印加された電圧、すなわち、高いセグメント電圧ＶＳHおよび低いセグメント電圧ＶＳLにかかわらず、代替的にリリース状態または非アクチュエート状態(unactuated state)と呼ばれる、リラックス状態(relaxed state)に入れられることになる。特に、リリース電圧ＶＣRELがコモンラインに沿って印加されると、そのディスプレイ要素のための対応するセグメントラインに沿って高いセグメント電圧ＶＳHが印加されたときも、低いセグメント電圧ＶＳLが印加されたときも、変調器ディスプレイ要素またはピクセルの両端間の潜在的な電圧（代替的にディスプレイ要素またはピクセル電圧と呼ばれる）はリラックスウィンドウ（図［＃Ｃ］参照。リリースウィンドウとも呼ばれる）内にあり得る。
【００３８】
[0057]高い保持電圧ＶＣHOLD_Hまたは低い保持電圧ＶＣHOLD_Lなどの保持電圧がコモンライン上に印加されたとき、そのコモンラインに沿ったＩＭＯＤディスプレイ要素の状態は一定のままであることになる。たとえば、リラックスＩＭＯＤディスプレイ要素はリラックス位置にとどまることになり、アクチュエート(actuated)ＩＭＯＤディスプレイ要素はアクチュエート位置にとどまることになる。保持電圧は、対応するセグメントラインに沿って高いセグメント電圧ＶＳHが印加されたときも、低いセグメント電圧ＶＳLが印加されたときも、ディスプレイ要素電圧が安定性ウィンドウ内にとどまることになるように選択され得る。したがって、この例におけるセグメント電圧スイング（voltage swing）は、高いＶＳHと低いセグメント電圧ＶＳLとの間の差であり、正または負のいずれかの安定ウィンドウ(stability window)の幅よりも小さい。
【００３９】
[0058]高いアドレス指定電圧ＶＣADD_Hまたは低いアドレス指定電圧ＶＣADD_Lなどのアドレス指定電圧またはアクチュエート電圧がコモンライン上に印加されたとき、それぞれのセグメントラインに沿ったセグメント電圧の印加によって、データがそのコモンラインに沿った変調器に選択的に書き込まれ得る。セグメント電圧は、アクチュエートが、印加されたセグメント電圧に依存するように、選択され得る。アドレス指定電圧がコモンラインに沿って印加されたとき、一方のセグメント電圧の印加は、安定ウィンドウ内のディスプレイ要素電圧をもたらし、ディスプレイ要素が非アクチュエートのままであることを引き起こすことになる。対照的に、他方のセグメント電圧の印加は、安定ウィンドウを超えるディスプレイ要素電圧をもたらし、ディスプレイ要素のアクチュエートをもたらすことになる。アクチュエートを引き起こす特定のセグメント電圧は、どのアドレス指定電圧が使用されるかに応じて変動することがある。いくつかの実装形態では、高いアドレス指定電圧ＶＣADD_Hがコモンラインに沿って印加されたとき、高いセグメント電圧ＶＳHの印加は、変調器がそれの現在位置にとどまることを引き起こすことがあり、低いセグメント電圧ＶＳLの印加は、変調器のアクチュエートを引き起こすことがある。当然の結果として、低いアドレス指定電圧ＶＣADD_Lが印加されたとき、セグメント電圧の影響は反対であり、高いセグメント電圧ＶＳHは変調器のアクチュエートを引き起こし、低いセグメント電圧ＶＳLは変調器の状態に実質的に影響しない（すなわち、安定したままである）ことがある。
【００４０】
[0059]いくつかの実装形態では、変調器の両端間で同じ極性電位差を引き起こす保持電圧、アドレス電圧、およびセグメント電圧が使用され得る。いくつかの他の実装形態では、時間ごとに変調器の電位差の極性を交番する信号が使用され得る。変調器の両端間の極性の交番（すなわち、書込みプロシージャの極性の交番）は、単一の極性の反復書込み動作後に起こることがある電荷蓄積を低減または抑止し得る。
【００４１】
[0060]図５Ａは、画像を表示するＩＭＯＤディスプレイ要素の３要素×３要素アレイ中のディスプレイデータのフレームの図である。図５Ｂは、図５Ａに示されたディスプレイ要素にデータを書き込むために使用され得るコモン信号およびセグメント信号のためのタイミング図である。暗いチェックのパターンによって示された図５Ａ中のアクチュエートＩＭＯＤディスプレイ要素は暗状態にあり、すなわち、その状態では、反射光の実質的部分が、たとえば、閲覧者に、暗い外観をもたらすように可視スペクトルの外にある。非アクチュエートＩＭＯＤディスプレイ要素の各々は、それらの干渉キャビティギャップ高さに対応する色を反射する。図５Ａに示されたフレームを書き込むより前に、ディスプレイ要素は任意の状態にあることがあるが、図５Ｂのタイミング図に示された書込みプロシージャは、各変調器が、第１のライン時間６０ａの前に、リリースされており、非アクチュエート状態に属すると仮定する。
【００４２】
[0061]第１のライン時間６０ａ中に、リリース電圧７０がコモンライン１上に印加され、コモンライン２上に印加される電圧が、高い保持電圧７２において始まり、リリース電圧７０に移動し、低い保持電圧７６がコモンライン３に沿って印加される。したがって、コモンライン１に沿った変調器（コモン１，セグメント１）、（１，２）および（１，３）は、第１のライン時間６０ａの持続時間の間、リラックスまたは非アクチュエート状態にとどまり、コモンライン２に沿った変調器（２，１）、（２，２）および（２，３）は、リラックス状態に移動することになり、コモンライン３に沿った変調器（３，１）、（３，２）および（３，３）は、それらの前の状態にとどまることになる。いくつかの実装形態では、コモンライン１、２または３のいずれも、ライン時間６０ａ中にアクチュエートを引き起こす電圧レベルにさらされていないので（すなわち、ＶＣREL−リラックス、およびＶＣHOLD_L−安定）、セグメントライン１、２および３に沿って印加されたセグメント電圧は、ＩＭＯＤディスプレイ要素の状態に影響しないことになる。
【００４３】
[0062]第２のライン時間６０ｂ中に、コモンライン１上の電圧は高い保持電圧７２に移動し、コモンライン１に沿ったすべての変調器は、アドレス指定またはアクチュエート電圧がコモンライン１上に印加されなかったので、印加されたセグメント電圧にかかわらず、リラックス状態にとどまる。コモンライン２に沿った変調器は、リリース電圧７０の印加により、リラックス状態にとどまり、コモンライン３に沿った変調器（３，１）、（３，２）および（３，３）は、コモンライン３に沿った電圧がリリース電圧７０に移動するとき、リラックスすることになる。
【００４４】
[0063]第３のライン時間６０ｃ中に、コモンライン１は、コモンライン１上に高いアドレス電圧７４を印加することによってアドレス指定される。このアドレス電圧の印加中に低いセグメント電圧６４がセグメントライン１および２に沿って印加されるので、変調器（１，１）および（１，２）の両端間のディスプレイ要素電圧は変調器の正の安定性ウィンドウの上端よりも大きく（すなわち、電圧差は、特性スレッショルドを超えた）、変調器（１，１）および（１，２）はアクチュエートされる。逆に、高いセグメント電圧６２がセグメントライン３に沿って印加されるので、変調器（１，３）の両端間のディスプレイ要素電圧は、変調器（１，１）および（１，２）のピクセル電圧よりも小さく、変調器の正の安定性ウィンドウ内にとどまり、したがって変調器（１，３）はリラックスされたままである。また、ライン時間６０ｃ中に、コモンライン２に沿った電圧は低い保持電圧７６まで減少し、コモンライン３に沿った電圧はリリース電圧７０にとどまり、コモンライン２および３に沿った変調器をリラックス位置のままにする。
【００４５】
[0064]第４のライン時間６０ｄ中に、コモンライン１上の電圧は、高い保持電圧７２に戻り、コモンライン１に沿った変調器を、それらのそれぞれのアドレス指定された状態のままにする。コモンライン２上の電圧は低いアドレス電圧７８まで減少される。高いセグメント電圧６２がセグメントライン２に沿って印加されるので、変調器（２，２）の両端間のディスプレイ要素電圧は、変調器の負の安定性ウィンドウの下側端部（lower end）を下回り、変調器（２，２）がアクチュエートすることを引き起こす。逆に、低いセグメント電圧６４がセグメントライン１および３に沿って印加されるので、変調器（２，１）および（２，３）はリラックス位置にとどまる。コモンライン３上の電圧は、高い保持電圧７２まで増加し、コモンライン３に沿った変調器をリラックス状態のままにする。次いで、コモンライン２上の電圧は遷移して低い保持電圧７６に戻る。
【００４６】
[0065]最後に、第５のライン時間６０ｅ中に、コモンライン１上の電圧は高い保持電圧７２にとどまり、コモンライン２上の電圧は低い保持電圧７６にとどまり、コモンライン１および２に沿った変調器を、それらのそれぞれのアドレス指定された状態のままにする。コモンライン３上の電圧は、コモンライン３に沿った変調器をアドレス指定するために、高いアドレス電圧７４まで増加する。低いセグメント電圧６４がセグメントライン２および３上に印加されるので、変調器（３，２）および（３，３）はアクチュエートするが、セグメントライン１に沿って印加された高いセグメント電圧６２は、変調器（３，１）がリラックス位置にとどまることを引き起こす。したがって、第５のライン時間６０ｅの終わりに、３×３ディスプレイ要素アレイは、図［＃ＥＡ］に示された状態にあり、他のコモンライン（図示せず）に沿った変調器がアドレス指定されているときに起こり得るセグメント電圧の変動にかかわらず、保持電圧がコモンラインに沿って印加される限り、その状態にとどまることになる。
【００４７】
[0066]図５Ｂのタイミング図では、所与の書込みプロシージャ（すなわち、ライン時間６０ａ〜６０ｅ）は、高い保持およびアドレス電圧、または低い保持およびアドレス電圧のいずれかの使用を含むことができる。書込みプロシージャが所与のコモンラインについて完了されると（また、コモン電圧が、アクチュエート電圧と同じ極性を有する保持電圧に設定されると）、ディスプレイ要素電圧は、所与の安定性ウィンドウ内にとどまり、リリース電圧がそのコモンライン上に印加されるまで、リラックスウィンドウを通過しない。さらに、各変調器が、変調器をアドレス指定するより前に書込みプロシージャの一部としてリリースされるので、リリース時間ではなく変調器のアクチュエート時間がライン時間を決定し得る。詳細には、変調器のリリース時間がアクチュエート時間よりも大きい実装形態では、リリース電圧は、図５Ａに示されているように、単一のライン時間よりも長く印加され得る。いくつかの他の実装形態では、コモンラインまたはセグメントラインに沿って印加される電圧が、異なる色の変調器など、異なる変調器のアクチュエート電圧およびリリース電圧の変動を相殺するように変動し得る。
【００４８】
[0067]図６Ａおよび図６Ｂは、ＥＭＳ要素のアレイ３６とバックプレート９２とを含むＥＭＳパッケージ９１の一部分の概略展開部分斜視図である。図６Ａは、バックプレート９２のいくつかの部分をよりよく示すためにバックプレート９２の２つのコーナーを切除して示されているが、図６Ｂは、コーナーを切除せずに示されている。ＥＭＳアレイ３６は、基板２０と、支持ポスト１８と、可動層１４とを含むことができる。いくつかの実装形態では、ＥＭＳアレイ３６は、透明基板上に１つまたは複数の光学スタック部分１６をもつＩＭＯＤディスプレイ要素のアレイを含むことができ、可動層１４は可動反射層として実装され得る。
【００４９】
[0068]バックプレート９２は、本質的に平面であり得るか、または少なくとも１つの成形表面を有することができる（たとえば、バックプレート９２は凹部および／または突出部とともに形成され得る）。バックプレート９２は、透明か不透明か、導電性か絶縁性かにかかわらず、任意の好適な材料から製造され得る。バックプレート９２に適した材料は、限定はしないが、ガラス、プラスチック、セラミック、ポリマー、積層体、金属、金属箔、コバールおよびめっきされたコバールを含む。
【００５０】
[0069]図６Ａおよび図６Ｂに示されているように、バックプレート９２は、バックプレート９２中に部分的にまたは全体的に埋め込まれ得る１つまたは複数のバックプレート構成要素９４ａおよび９４ｂを含むことができる。図６Ａに見られるように、バックプレート構成要素９４ａはバックプレート９２中に埋め込まれる。図６Ａおよび図６Ｂに見られるように、バックプレート構成要素９４ｂは、バックプレート９２の表面中に形成された凹部９３内に配設される。いくつかの実装形態では、バックプレート構成要素９４ａおよび／または９４ｂはバックプレート９２の表面から突出することができる。バックプレート構成要素９４ｂは、バックプレート９２の、基板２０に面する側に配設されるが、他の実装形態では、バックプレート構成要素はバックプレート９２の反対側に配設され得る。
【００５１】
[0070]バックプレート構成要素９４ａおよび／または９４ｂは、トランジスタ、キャパシタ、インダクタ、抵抗器、ダイオード、スイッチ、ならびに／あるいはパッケージ化集積回路（ＩＣ）、標準ＩＣまたは個別ＩＣなどのＩＣなど、１つまたは複数のアクティブまたはパッシブ電気的構成要素を含むことができる。様々な実装形態で使用され得るバックプレート構成要素の他の例としては、アンテナ、バッテリー、および電気的センサー、タッチセンサー、光センサー、または化学センサーなどのセンサー、あるいは薄膜堆積デバイスがある。
【００５２】
[0071]いくつかの実装形態では、バックプレート構成要素９４ａおよび／または９４ｂはＥＭＳアレイ３６の部分と電気通信していることがある。トレース、バンプ、ポスト、またはビアなどの導電性構造が、バックプレート９２または基板２０の一方または両方上に形成され得、ＥＭＳアレイ３６とバックプレート構成要素９４ａおよび／または９４ｂとの間の電気的接続を形成するために、互いにまたは他の導電性構成要素に接触し得る。たとえば、図６Ｂは、ＥＭＳアレイ３６内の可動層１４から上方に延びる電気的接触９８と整合され得る、バックプレート９２上の１つまたは複数の導電性ビア９６を含む。いくつかの実装形態では、バックプレート９２は、ＥＭＳアレイ３６の他の構成要素からバックプレート構成要素９４ａおよび／または９４ｂを電気的に絶縁する１つまたは複数の絶縁層をも含むことができる。バックプレート９２が蒸気透過性材料から形成されるいくつかの実装形態では、バックプレート９２の内面は蒸気バリア（図示せず）でコーティングされ得る。
【００５３】
[0072]バックプレート構成要素９４ａおよび９４ｂは、ＥＭＳパッケージ９１に入り得る湿気を吸収するように働く１つまたは複数の乾燥剤を含むことができる。いくつかの実装形態では、乾燥剤（またはゲッターなどの他の湿気吸収材料）は、たとえば、接着剤でバックプレート９２に（またはその中に形成された凹部中に）取り付けられたシートとして、他のバックプレート構成要素とは別に与えられ得る。代替的に、乾燥剤はバックプレート９２に組み込まれ得る。いくつかの他の実装形態では、乾燥剤は、たとえば、スプレーコーティング、スクリーン印刷、または他の好適な方法によって、他のバックプレート構成要素上に直接または間接的に適用され得る。
【００５４】
[0073]いくつかの実装形態では、ＥＭＳアレイ３６および／またはバックプレート９２は、バックプレート構成要素とディスプレイ要素との間の距離を維持し、それによって、それらの構成要素間の機械的干渉を防ぐための機械的スタンドオフ９７を含むことができる。図６Ａおよび図６Ｂに示された実装形態では、機械的スタンドオフ９７は、ＥＭＳアレイ３６の支持ポスト１８と整合されてバックプレート９２から突出するポストとして形成される。代替的にまたは追加として、レールまたはポストなどの機械的スタンドオフは、ＥＭＳパッケージ９１の縁に沿って設けられ得る。
【００５５】
[0074]図６Ａおよび図６Ｂに示されていないが、ＥＭＳアレイ３６を部分的にまたは完全に取り囲むシールが設けられ得る。バックプレート９２および基板２０とともに、シールは、ＥＭＳアレイ３６を密閉する保護キャビティを形成することができる。シールは、従来のエポキシ系接着剤など、半気密シールであり得る。いくつかの他の実装形態では、シールは、薄膜金属溶接部またはガラスフリットなど、気密シールであり得る。いくつかの他の実装形態では、シールは、ポリイソブチレン（ＰＩＢ）、ポリウレタン、液体スピンオンガラス、はんだ、ポリマー、プラスチック、または他の材料を含み得る。いくつかの実装形態では、機械的スタンドオフを形成するために強化シーラントが使用され得る。
【００５６】
[0075]代替実装形態では、シールリングは、バックプレート９２または基板２０のいずれか一方または両方の延長部を含み得る。たとえば、シールリングは、バックプレート９２の機械的延長部（図示せず）を含み得る。いくつかの実装形態では、シールリングは、Ｏリングまたは他の環状部材など、別個の部材を含み得る。
【００５７】
[0076]いくつかの実装形態では、ＥＭＳアレイ３６とバックプレート９２とは、互いに取り付けられるかまたは結合される前に別々に形成される。たとえば、基板２０の縁は、上記で説明したようにバックプレート９２の縁に取り付けられ、密封され得る。代替的に、ＥＭＳアレイ３６とバックプレート９２とは、ＥＭＳパッケージ９１として形成され、互いに接合され得る。いくつかの他の実装形態では、ＥＭＳパッケージ９１は、堆積によってＥＭＳアレイ３６上にバックプレート９２の構成要素を形成することによってなど、他の好適な様式で作製され得る。
【００５８】
[0077]図７は、例示的なＮＭＯＳトランジスタのためのＩd（ドレイン電流）対Ｖgs（ゲートソース間電圧）についての伝達曲線の図である。図７において、曲線７１０および７２０は２つの異なるＶds（ドレインソース間電圧）バイアスを表し得る。たとえば、曲線７１０は１０．１Ｖ（ボルト）のＶdsに関連し得、曲線７２０は０．１ＶのＶdsに関連し得る。
【００５９】
[0078]図７に見られるように、Ｉdは、より低いＶgs値においてより低くなる。デプレッションモード（depletion mode）電界効果トランジスタなど、いくつかのトランジスタは、Ｖgsである負のターンオン電圧（Ｖon）を示し、ここで、Ｉdは、Ｖgsの増加とともに急劇に増加し始める。たとえば、図７では、点７４０は−１ＶのＶonに関連し得る。その上、点７３０、または０Ｖ  Ｖgsバイアスにおいて、Ｉdは、約１ｎＡ（ナノアンペア）であるかまたはより高くなり得る。
【００６０】
[0079]理想的には、Ｖgsが０Ｖである点７３０においてなど、Ｖgs＜Ｖth（スレッショルド電圧）であるとき、ＮＭＯＳトランジスタはオフにされるべきであり、したがって、Ｉdは０Ａであるべきである。しかしながら、図７の伝達曲線上の点７３０および点７４０の０でないｙ軸Ｉdによって示されるように、サブスレッショルド漏れが生じる。サブスレッショルド漏れは、電力消費を増加させ、および／または回路の意図された動作を妨害し得る。
【００６１】
[0080]したがって、ＮＭＯＳトランジスタのＶgsをより低くバイアスすることがサブスレッショルド漏れを低減し得る。すなわち、０Ｖ  Ｖgsの点７３０ではなく、点７４０または何らかのより低いＶgs値においてＶgsをバイアスすることがＩdサブスレッショルド漏れを低減する。
【００６２】
[0081]図８は、行ドライバ回路内の構成要素を示すシステムブロック図である。その上、図８は、前に説明したように、たとえばディスプレイアレイまたはパネル３０に信号を与える、アレイドライバ２２の行ドライバ回路２４および列ドライバ回路２６の実装形態を示している。図８では、行ドライバ回路２４は、複数の行ドライバ回路モジュール８１０ａ、８１０ｂ、８１０ｃ、および８１０ｄを含み得る。行ドライバ回路２４は、複数のコモンドライバ回路モジュール８２０ａ、８２０ｂ、８２０ｃ、および８２０ｄをも含み得る。いくつかの実装形態では、偶数個および奇数個の行信号およびコモン信号が、左および右の行ドライバ回路およびコモンドライバ回路によって与えられ得、またはその逆も同様である。
【００６３】
[0082]図８の回路では、各行ドライバ回路モジュールはディスプレイアレイ３０の行信号を駆動する。たとえば、行ドライバ回路モジュール８１０ａはディスプレイアレイ３０の第１の行を駆動し得る。行ドライバ回路モジュール８１０ｂはディスプレイアレイ３０の第２の行を駆動し得る。行ドライバ回路モジュール８１０ｃはディスプレイアレイ３０の第３の行を駆動し得る。最後に、行ドライバ回路モジュール８１０ｄはディスプレイアレイ３０の第４の行を駆動し得る。
【００６４】
[0083]さらに、各コモンドライバ回路モジュールは、行リフレッシュで同期的に更新され得るピクセルの所与の行にバイアスを与える。たとえば、コモンドライバ回路８２０ａは、ディスプレイアレイ３０の第１の行のためのコモン信号を駆動し得る。コモンドライバ回路８２０ｂ、８２０ｃ、および８２０ｄは、同様にディスプレイ要素の行のためのコモン信号を与える。
【００６５】
[0084]一実装形態では、各行ドライバ回路モジュールの出力は、次の行ドライバ回路モジュールならびにコモンドライバ回路モジュールにも与えられ得る。すなわち、ディスプレイアレイ３０の特定の行を駆動している出力は、次の行ドライバ回路モジュールおよびコモンドライバ回路モジュールにも入力として与えられ得る。たとえば、行ドライバ回路モジュール８１０ａの出力は、ディスプレイアレイ３０の行を駆動するために使用され、ならびに行ドライバ回路モジュール８１０ｂおよびコモンドライバ回路モジュール８２０ａに入力として与えられる。
【００６６】
[0085]したがって、一実装形態では、行ドライバ回路２４は、ディスプレイアレイ３０の特定の行を駆動するために使用される複数のモジュールを含み得る。その上、モジュールは相互接続され得る（すなわち、行を駆動するために使用される出力は別のモジュールにも与えられ得る）。さらに、出力は、ディスプレイアレイ３０の行のためのコモン信号を駆動するために使用されるモジュールに与えられ得る。
【００６７】
[0086]一例として、第４の行中のディスプレイ要素８５０は、行ドライバ回路モジュール８１０ｄからの行信号８３０と、コモンドライバ回路モジュール８２０ｄからのコモン信号８３５と、列ドライバ回路２６からの列信号８４０とを与えられ得る。ディスプレイ要素８５０の実装形態は様々な異なる設計を含み得る。いくつかの実装形態では、ディスプレイ要素８５０は、それのゲートが８３０行信号に結合され、列信号８４０がドレインに与えられる、トランジスタを含み得る。コモン信号８３５は、ディスプレイ要素８５０内の他の構成要素にバイアスを与え得る。いくつかの実装形態では、ディスプレイ要素８５０は複数のコモン信号を有し得る。
【００６８】
[0087]図９Ａは、行ドライバ回路モジュールの回路図である。一実装形態では、図９Ａの行ドライバ回路モジュールは、図８の行ドライバ回路モジュール８１０ａ〜８１０ｄであり得る。図９Ａの回路は、６つのＮＭＯＳトランジスタとして実装される６つのスイッチ、Ｍ１  ９１０、Ｍ２  ９２０、Ｍ３  ９３０、Ｍ４  ９４０、Ｍ５  ９５０、およびＭ６  ９６０を含む。いくつかの実装形態では、回路はＰＭＯＳトランジスタで実装され得る。さらに、いくつかの実装形態では、他のタイプのトランジスタまたは構成要素が使用され得る。
【００６９】
[0088]図９Ａでは、行ドライバ回路モジュールは、様々な入力および出力、すなわち、クロックＣＫ１およびＣＫ２と、前の行ドライバ回路モジュールからの出力である入力Ｒ（ｍ−１）（たとえば、行ドライバ回路モジュール８１０ｂに入力として与えられている行ドライバ回路モジュール８１０ａの出力）と、出力Ｒ（ｍ）と、高い電源電圧ＶＤＤと、低い電源電圧ＶＳＳとを含む。行ドライバ回路モジュール８１０ａへの第１の開始信号は外部から与えられる。
【００７０】
[0089]トランジスタＭ１  ９１０とＭ２  ９２０とは、出力Ｒ（ｍ）を与える出力ノードを定義するために互いに結合される。トランジスタＭ１  ９１０はクロックＣＫ１にさらに結合され、それのゲートまたは制御端子はトランジスタＭ５  ９５０に結合されて、チャージノードＱ９７０を定義する。トランジスタＭ２  ９２０はまた、低い電源電圧ＶＳＳに結合される。トランジスタＭ５  ９５０は、上記で説明したように、前の行ドライバ回路モジュールからの出力である入力Ｒ（ｍ−１）にさらに結合される。その上、トランジスタＭ５  ９５０のゲート端子は第２のクロックＣＫ２に結合される。トランジスタＭ３  ９３０は、ゲート端子とともにＶＤＤに結合された端子を有する。トランジスタＭ３  ９３０はまた、トランジスタＭ４  ９４０、ならびにトランジスタＭ６  ９６０およびＭ２  ９２０のゲートに結合されて、ＱＢ（すなわち、Ｑバー、またはＱの逆）ノード９７５を定義する。トランジスタＭ４  ９４０はまた、低い電源電圧ＶＳＳに結合される。また、トランジスタＭ４  ９４０の制御またはゲート端子はチャージノードＱ９７０結合される。最後に、トランジスタＭ６  ９６０はまた、ＶＳＳとチャージノードＱ  ９７０との間に結合される。
【００７１】
[0090]図１０は、図９Ａの行ドライバ回路モジュールのためのタイミング図である。タイミング図は、入力Ｒ（ｍ−１）のための信号と、クロックＣＫ１およびＣＫ２と、出力Ｒ（ｍ）と、内部信号Ｑ（すなわち、チャージノードＱ９７０）およびＱＢ（すなわち、ＱＢノード９７５）と、出力Ｒ（ｍ）とを含む。いくつかの実装形態では、クロックＣＫ１とクロックＣＫ２とは互いに位相がずれていることがある。たとえば、クロックＣＫ１とクロックＣＫ２とは互いに位相が１８０度ずれていることがある。すなわち、クロックＣＫ１が高であるとき、クロックＣＫ２は低であり、その逆も同様である。
【００７２】
[0091]時間１０１０において、入力Ｒ（ｍ−１）は（図１０に「１」として示された）高であり、ＣＫ２は高であり、ＣＫ１は（図１０に「０」として示された）低である。したがって、トランジスタＭ５  ９５０は、ＣＫ２が、高であり、トランジスタＭ５  ９５０のゲート端子に結合されるので、オンになる。したがって、チャージノードＱ９７０は、Ｒ（ｍ−１）が高であるので、高にチャージされる。チャージノードＱ９７０が高であるので、トランジスタＭ１  ９１０はオンになる。時間１０１０において、ＣＫ１は低であり、したがって、出力Ｒ（ｍ）は低である。チャージノードＱノードが高である場合、トランジスタＭ４  ９４０は、オンになり、ＱＢをＶＳＳまで低にプルするので、ＱＢは低にチャージされる。いくつかの実装形態では、トランジスタＭ３  ９３０は、たとえば、それのゲート端子が高い電源ＶＤＤに結合されるので、常にオンであり得る。しかしながら、トランジスタＭ４  ９４０はトランジスタＭ３  ９３０よりも大きくサイズ決定され得、したがって、トランジスタＭ４  ９４０は、トランジスタＭ４  ９４０がＱＢノード９７５をＶＳＳまで低にプルしている間に、トランジスタＭ３  ９３０が同じノードをＶＤＤまで高にプルすることを試みることによる競合問題を克服することが可能であり得る。ＱＢノード９７５が、低であり、トランジスタＭ６  ９６０のゲート端子に結合されるので、トランジスタはオフにされる（すなわち、チャージノードＱ９７０はＶＳＳまで低にプルされない）。トランジスタＭ２  ９２０も、それのゲートまたは制御端子がＱＢノード９７５に同じく結合されるので、オフにされる。
【００７３】
[0092]図９Ｂは、図９Ａの行ドライバ回路モジュールの被駆動ノードの図である。図９Ｂは、オンにされたトランジスタ（すなわち、トランジスタＭ５  ９５０、Ｍ３  ９３０、Ｍ１  ９１０、およびＭ４  ９４０）によって時間１０１０において駆動される（すなわち、高または低にプルされる）ノードを示している。
【００７４】
[0093]図１０の時間１０２０において、Ｒ（ｍ−１）は低であり、ＣＫ２は低であり、ＣＫ１は高である。したがって、トランジスタＭ５  ９５０は、ＣＫ２が、低であり、トランジスタＭ５  ９５０のゲート端子に結合されるので、オフになる。したがって、トランジスタＭ５  ９５０はチャージノードＱ９７０をもはや駆動していない。しかしながら、トランジスタＭ６  ９６０もオフであり、したがって、前に説明したように、チャージノードＱ９７０をＶＳＳまで低にプルしていない。したがって、チャージノードＱ９７０は、もはや駆動されておらず、したがってフロートしている（すなわち、それは高または低にプルされていない）。トランジスタＭ１  ９１０は、駆動されないチャージノードＱ９７０が高にチャージされるので、オンにされたままである。したがって、出力Ｒ（ｍ）はクロックＣＫ１高に従う。
【００７５】
[0094]しかしながら、駆動されないまたはフローティングノードは容量結合をより受けやすいので、トランジスタＭ１  ９１０のゲートを通るクロックＣＫ１とチャージノードＱ９７０との間の容量結合が、チャージノードＱ９７０を「ブートストラップ」させるか、またはブースティング電圧を経験させ得る。したがって、チャージノードＱ９７０における電圧は、図１０において「被ブートストラップ」ラベルによって示されるように、前のクロックサイクルによって設定されたレベルを超えて増大される。
【００７６】
[0095]好ましくは、チャージノードＱ９７０が、高にチャージされ、フローティングのままになるとき、ノードはディスチャージされるべきでなく、すなわち、電圧レベルは一定にとどまるべきである。しかしながら、図７に関して前に説明したように、トランジスタ中で漏れが生じ得る。図９Ａの回路では、トランジスタＭ５およびＭ６における漏れはチャージノードＱ９７０をディスチャージし得る。たとえば、時間１０２０におけるトランジスタＭ５について、（ゲート端子におけるクロック信号ＣＫ２のバイアスと、ソース端子におけるＲ（ｍ−１）のバイアスとが両方とも０Ｖであるので）Ｖgsは０Ｖであり得、（ソースにおけるＲ（ｍ−１）のバイアスが０Ｖであり、ドレインにおけるチャージノードＱ９７０が、たとえば、２０Ｖまでブートストラップされ得るので）Ｖdsは２０Ｖであり得る。したがって、図７の伝達曲線に鑑みて、トランジスタＭ５  ９５０およびＭ６  ９６０を通る不要なＩdがチャージノードＱ９７０をディスチャージする。すなわち、たとえば、図７の点７３０において、Ｖgsが０Ｖであるので、ｙ軸によって示されたＩdが、チャージノードＱ９７０をディスチャージする際に観測され得る。トランジスタＭ５  ９５０のゲート端子入力ＣＫ２のように、トランジスタＭ６  ９６０のゲート端子は、チャージノードＱが高であるときに低である、ＱＢノード９７５に結合され、トランジスタＭ６  ９６０のソース端子は低い電源電圧ＶＳＳであるので、トランジスタＭ６  ９６０を通る漏れがトランジスタＭ５  ９５０と同様に生じる。
【００７７】
[0096]図１１は、漏れがない好ましいノードと、漏れがあるノードとの図である。たとえば、図１１では、チャージノードＱのための簡略化された信号が、好ましいＱ１１１０とリーキーＱ１１２０の両方について示されている。好ましいＱノード１１１０は、時間１０２０においてフロートしているときにディスチャージを経験しない。しかしながら、リーキーＱ１１２０は、チャージノードＱ９７０がフロートしているブートストラップ期間中にディスチャージし始める。したがって、リーキーＱ１１２０の電圧レベルは、時間１０２０中に好ましいＱ１１１０よりも低くなる。したがって、回路は適切に機能しないことがある。たとえば、リーキーＱ１１２０は、それが高であることが予想されるときに中間電圧範囲に入るかまたは低になることがある。
【００７８】
[0097]さらに、図９Ａの行ドライバ回路モジュールのトランジスタＭ２  ９２０は静的電力消費に寄与する。チャージノードＱ９７０が高である場合、トランジスタＭ１  ９１０はオンにされる。したがって、トランジスタＭ２  ９２０は、前に説明したように、オフにされる。しかしながら、トランジスタＭ２  ９２０において漏れが生じ得る。したがって、Ｒ（ｍ）出力を高電圧レベルに維持することは余分の電力消費を生じる。すなわち、ＣＫ１およびトランジスタＭ１  ９１０によってＲ（ｍ）が高に駆動されるとき、トランジスタＭ２  ９２０を通る漏れが静的電力消費に寄与する。
【００７９】
[0098]図９Ｃは、図９Ａの行ドライバ回路モジュールのための漏れ電流の図である。図９Ｃでは、漏れ９８０および９８５は、オフにされたトランジスタＭ５  ９５０およびＭ６  ９６０を通るサブスレッショルド漏れに関連する。漏れ９９０は、Ｒ（ｍ）出力ノードが高に駆動されるときに静的電力消費に寄与する、トランジスタＭ２  ９２０を通るサブスレッショルド漏れである。
【００８０】
[0099]図１２は、漏れおよび静的電力消費が低減された行ドライバ回路モジュールの回路図である。一実装形態では、図１２の行ドライバ回路モジュールは、図８の行ドライバ回路モジュール８１０ａ〜８１０ｄであり得る。図１２の回路は１２個のＮＭＯＳトランジスタ、Ｍ１  １２０５、Ｍ２  １２１０、Ｍ３  １２１５、Ｍ４  １２２０、Ｍ５  １２２５、Ｍ６  １２３０、Ｍ７  １２３５、Ｍ８  １２４０、Ｍ２０  １２５０、Ｍ２１  １２４５、ＦＢ１  １２５５、およびＦＢ２  １２６０を含む。いくつかの実装形態では、回路はＰＭＯＳトランジスタで実装され得る。さらに、いくつかの実装形態では、他のタイプのトランジスタまたは構成要素が使用され得る。
【００８１】
[0100]図１２の行ドライバ回路モジュールは、図９Ａの行ドライバ回路モジュールと同様の入力を含み、ディスプレイ要素の対応するアレイを駆動するための行ドライバ回路アレイの複数の段のうちの１つを同様に表す。しかしながら、図１２の行ドライバ回路モジュールは第３の電源ＶＳＳＬを含む。いくつかの実装形態では、ＶＳＳＬは、ＶＳＳよりも低い電圧の電源であり得る。回路は第２の出力Ｃａ（ｍ）をも含む。Ｒ（ｍ）の低電圧出力は、トランジスタＭ５  １２２５がＶＳＳに結合されるので、ＶＳＳである。しかしながら、出力Ｃａ（ｍ）の低い電圧は、トランジスタＭ７  １２３５がＶＳＳＬに結合されるので、ＶＳＳＬである。いくつかの実装形態では、Ｃａ（ｍ）はまた、Ｒ（ｍ）ではなく別の段（すなわち、別の行ドライバ回路モジュール）に入力として与えられる。たとえば、図１２では、トランジスタＭ１  １２０５のＣａ（ｍ−２）入力は別の行ドライバ回路モジュールからのものであり得る。Ｃａ（ｍ−２）入力は、何らかの前または後の行ドライバ回路モジュールから与えられ得る。いくつかの実装形態では、Ｃａ（ｍ−２）出力は、図１２の回路によって駆動されている行に隣接する（たとえば、それの直前または直後の）ディスプレイアレイ３０の行を駆動する行ドライバ回路モジュールからのものであり得る。別の実装形態では、Ｃａ（ｍ−２）出力は、図１２の回路によって駆動されている行から２行目のディスプレイアレイ３０の行を駆動する行ドライバ回路モジュールからのものであり得る（たとえば、行１に関連する行ドライバ回路モジュールの出力が、行３に関連する行ドライバ回路モジュールに与えられ得る）。
【００８２】
[0101]図１２の回路は、図９Ａの回路と若干似ている機能を含む。たとえば、図９ＡのチャージノードＱ９７０と同様に、チャージノードＱ１２６５も、高に駆動され、次いでブートストラップモード中にフロートされる。しかしながら、トランジスタＭ２  １２１０およびＭ２１  １２４５における漏れ電流が、チャージノードＱ１２６５のディスチャージを低減するために低減され得る。したがって、図１２の漏れ電流は図９Ａの回路の漏れ電流よりも低くなる。その上、Ｒ（ｍ）出力における静的電力消費も低減され得る。
【００８３】
[0102]一実装形態では、トランジスタＭ１  １２０５とトランジスタＭ２  １２１０とは、フィードバックノード１２７５を定義するために互いに結合され得る。同様に、トランジスタＭ２１  １２４５とトランジスタＭ２０  １２５０とは、第２のフィードバックノード１２８０を定義するために互いに結合され得る。フィードバックノード１２７５および１２８０はまた、それぞれフィードバックトランジスタＦＢ１  １２５５およびフィードバックトランジスタＦＢ２  １２６０に結合される。フィードバックトランジスタＦＢ１  １２５５およびＦＢ２  １２６０のゲート端子はチャージノードＱ１２６５に結合される。フィードバックトランジスタＦＢ１  １２５５およびＦＢ２  １２６０のドレイン端子は高い電源ＶＤＤに結合される。
【００８４】
[0103]フィードバックトランジスタＦＢ１  １２５５およびＦＢ２  １２６０は、それぞれトランジスタＭ２  １２１０およびＭ２１  １２４５のＶgsを低下させるために利用され、したがって、チャージノードＱ１２６５のディスチャージに寄与する漏れ電流を低減し得る。前に説明したように、より低いＶgsは、図７の伝達曲線に見られるように、より低いＩdを与える。したがって、トランジスタＭ２  １２１０およびＭ２１  １２４５がより低いＶgsを有するようにフィードバックノード１２７５および１２８０をチャージまたはバイアスすることは、トランジスタが時間１０２０中にオフにされたときの（すなわち、チャージノードＱ１２６５がフロートしているブートストラップ段階中の）漏れ電流Ｉdを低減し得る。
【００８５】
[0104]たとえば、前に説明したように、フィードバックトランジスタＦＢ１  １２５５のゲートはチャージノードＱ１２６５に結合され、ドレインはＶＤＤに結合され、ソースはフィードバックノード１２７５に結合される。前に説明したように、チャージノードＱ１２６５は、高にチャージされ、フロートし、それの電圧レベルをブーストするためにブートストラップモードに入る。したがって、チャージノードＱ１２６５は高であり、そのノードはまた、トランジスタＦＢ１  １２５５のゲートにフィードバックとして与えられるので、フィードバックトランジスタＦＢ１  １２５５はオンになる。フィードバックトランジスタＦＢ１  １２５５のドレインは高い電源ＶＤＤに結合されるので、フィードバックノード１２７５は高にチャージする。トランジスタＭ２  １２１０へのゲートは、時間１０２０においてブートストラップ段階中に低であるＣＫ２である。したがって、トランジスタＭ２  １２１０はオフにされる。したがって、トランジスタＭ２  １２１０のＶgsは負である。たとえば、ＶＤＤが５Ｖであり、ＣＫ２が０Ｖである場合、Ｖgsは−５Ｖである。前に説明したように、より低いＶgsはより低いＩdを与える。したがって、トランジスタＭ２  １２１０における漏れ電流は、Ｖgsを低下させることによって低減される。したがって、チャージノードＱ１２６５のディスチャージが低減される。漏れは、同様の技法を通してトランジスタＭ２１  １２４５においても低減される。
【００８６】
[0105]さらに、トランジスタＭ５  １２２５における漏れを低減することによって、静的電力消費が低減され得る。第３の電源ＶＳＳＬが与えられるので、図１２の行ドライバ回路モジュールのＲ（ｍ）出力における静的電力消費も、トランジスタＭ５  １２２５のＶgsを低下させることによって低減され得る。特に、ＱＢノード１２７０が時間１０２０中に（すなわち、ブートストラップ段階中に）トランジスタＭ４  １２２０によってＶＳＳＬまでプルされるので、ＶＳＳＬがトランジスタＭ５  １２２５のゲートに与えられる。たとえば、ＶＳＳＬが−１０Ｖであり、ＶＳＳが−５Ｖである場合、トランジスタＭ５  １２２５のＶgsは−５Ｖである。したがって、トランジスタＭ５  １２２５は、オフにされたときに低減された漏れ電流を有し得、したがって、出力Ｒ（ｍ）を高に駆動する（すなわち、トランジスタＭ５  １２２５がオフであり、トランジスタＭ３  １２１５がオンである）ときの静的電力消費がより低くなり得る。
【００８７】
[0106]さらに、前に説明したように、出力Ｃａ（ｍ）は、ＶＳＳＬに関連する低い電圧を有し得、出力Ｒ（ｍ）は、ＶＳＳに関連する低い電圧を有し得る。特に、チャージノードＱ１２６５はトランジスタＭ６  １２３０およびＭ３  １２１５のゲートに結合される。さらに、ノードＱＢ１２７０はトランジスタＭ７  １２３５およびＭ５  １２２５のゲートに結合される。したがって、チャージノードＱ１２６５が低であり、ノードＱＢ１２７０が高であるとき、トランジスタＭ６  １２３０およびＭ３  １２１５はオフになり、トランジスタＭ７  １２３５およびＭ５  １２２５はオンになる。したがって、出力Ｃａ（ｍ）はＶＳＳＬまで低にプルされ、出力Ｒ（ｍ）はＶＳＳまで低にプルされる。トランジスタＭ７  １２３５およびＭ５  １２２５がオフにされ（すなわち、ノードＱＢ１２７０が低であり）、トランジスタＭ６  １２３０およびＭ３  １２１５がオンにされる（すなわち、チャージノードＱ１２６５が高である）とき、Ｃａ（ｍ）とＲ（ｍ）の両方はＣＫ１に従う。
【００８８】
[0107]図１３は、コモンドライバ回路モジュールの回路図である。一実装形態では、図１３のコモンドライバ回路モジュールは、図８のコモンドライバ回路モジュール８２０ａ〜８２０ｄであり得る。図１３では、コモンドライバ回路モジュールは、ＮＭＯＳトランジスタで実装される４つのスイッチ（すなわち、Ｎ１  １３０５、Ｎ２  １３１０、Ｎ４  １３２０、およびＮ３  １３１５）と、２つのキャパシタ（すなわち、Ｃ１  １３２５およびＣ２  １３３０）とを含む。いくつかの実装形態では、回路はＰＭＯＳトランジスタで実装され得る。さらに、いくつかの実装形態では、他のタイプのトランジスタまたは構成要素が使用され得る。
【００８９】
[0108]図１３では、コモンドライバ回路モジュールは、様々な入力および出力、すなわち、クロックＣＣＫ１およびＣＣＫ２と、低い電源ＶＳＳと、ＣＯＭＨと、ＣＯＭＬと、行ドライバ回路モジュールによって与えられ得る入力Ｃａ（ｍ−２）と、出力Ｃ（ｍ）とを含む。一実装形態では、ＣＯＭＨおよびＣＯＭＬは、出力Ｃ（ｍ）のために、それぞれ高い電圧および低い電圧を与え得る。
【００９０】
[0109]トランジスタＮ３  １３１５とトランジスタＮ１  １３０５とは、ノードＱＣＨ１３３５を定義するために結合される。キャパシタＣ１  １３２５はノードＱＣＨ１３３５とＶＳＳとの間に結合される。同様に、トランジスタＮ２  １３１０とトランジスタＮ４  １３２０とは、ノードＱＣＬ１３４０を定義するために結合される。キャパシタＣ２  １３３０はノードＱＣＬ１３４０とＶＳＳとの間に結合される。また、トランジスタＮ１  １３０５とトランジスタＮ２  １３１０とは、出力Ｃ（ｍ）のための出力ノードを定義するために結合される。トランジスタＮ３  １３１５およびＮ４  １３２０のゲートはＣａ（ｍ−２）入力によって駆動される。Ｃａ（ｍ−２）入力は行ドライバ回路モジュールの出力であり得る。その上、トランジスタＮ３およびＮ４の端子は、それぞれクロックＣＣＫ１およびＣＣＫ２を与えられる。
【００９１】
[0110]図１４は、図１３のコモンドライバ回路モジュールのためのタイミング図である。タイミング図は、入力Ｃａ（ｍ−２）のための信号と、クロックＣＣＫ１およびＣＣＫ２と、ノードＱＣＨおよびＱＣＬと、出力Ｃ（ｍ）とを含む。いくつかの実装形態では、クロックＣＣＫ１とクロックＣＣＫ２とは互いに位相がずれていることがある。さらに、図１４に見られるように、クロックＣＣＫ１およびＣＣＫ２は、５０％よりも低いデューティサイクルを有するように構成され得る。いくつかの実装形態では、クロックＣＣＫ１およびＣＣＫ２は、Ｃａ（ｍ−２）入力信号と比較して遅延され得る。一実装形態では、Ｃａ（ｍ−２）の低い電圧は、図１２に関して説明したように、ＶＳＳＬであり得る。出力Ｃ（ｍ）は、ＣＯＭＨにおいて高い電圧を与え、ＣＯＭＬにおいて低い電圧を与え得る。
【００９２】
[0111]時間１４１０において、入力Ｃａ（ｍ−２）は（図１４に「１」として示された）高である。クロックＣＣＫ１は高であり、クロックＣＣＫ２は低である。したがって、トランジスタＮ３  １３１５とトランジスタＮ４  １３２０の両方は、ゲート端子が高である（すなわち、ゲートが、高であるＣａ（ｍ−２）に結合される）ので、オンになる。したがって、ノードＱＣＨ１３３５は、トランジスタＮ３  １３１５がオンであり、それが、高であるＣＣＫ１に結合されるので、高にチャージし始める。ノードＱＣＬ１３４０は、トランジスタＮ４  １３２０がオンであり、それが、低であるＣＣＫ２に結合されるので、ディスチャージし始める。ノードＱＣＨ１３３５が高になるとき、トランジスタＮ１  １３０５はオンになり、出力Ｃ（ｍ）は、高い電圧であり得るＣＯＭＨに従う。ノードＱＣＬ１３４０が低になるとき、トランジスタＮ２  １３１０はオフになる。
【００９３】
[0112]時間１４２０において、Ｃａ（ｍ−２）は高であり、ＣＣＫ１は低であり、ＣＣＫ２は高である。したがって、ＱＣＨはディスチャージされるべき（すなわち、キャパシタＣ１  １５５５をディスチャージすべき）であり、ＱＣＬは高にチャージされるべき（すなわち、キャパシタＣ２  １５５０をチャージすべき）である。したがって、Ｃ（ｍ）は、低い電圧であり得るＣＯＭＬに従う。ノードＱＣＨ１３３５が低になるとき、トランジスタＮ１  １３０５はオフになり、ノードＱＣＬ１３４０が高になるとき、トランジスタＮ２  １３１０はオンになる。
【００９４】
[0113]しかしながら、図１３の回路では、トランジスタＮ３  １３１５およびＮ４  １３２０も、フローティングノードをディスチャージすることがある漏れを経験する。特に、ノードＱＣＨ１３３５およびＱＣＬ１３４０は、それぞれトランジスタＮ３  １３１５およびＮ４  １３２０を通る漏れを経験し、したがって、キャパシタＣ１  １３２５およびＣ２  １３３０をディスチャージし得る。前に説明したように、ＱＣＨまたはＱＣＬのいずれかが高であり（すなわち、ＱＣＨが高である場合、ＱＣＬは低であり）、したがって、出力Ｃ（ｍ）をそれぞれＣＯＭＨまたはＣＯＭＬにプルすべきである。しかしながら、ノードＱＣＨ１３３５またはＱＣＬ１３４０の一方が、高であると考えられるが、ディスチャージされる場合、Ｃ（ｍ）は、駆動されなくなるかまたはフローティングになり得る。フローティングノードは、容量結合を通してノイズを不意にピックアップすることがある。出力Ｃ（ｍ）は、ディスプレイ要素を駆動するために使用されるので、フローティングＣ（ｍ）は、ディスプレイ要素のピクセル色および／またはグレーレベルを劣化させ得る。
【００９５】
[0114]図１５は、サブスレッショルド漏れが低減されたコモンドライバ回路モジュールの回路図である。一実装形態では、図１５のコモンドライバ回路モジュールは、図８のコモンドライバ回路モジュール８２０ａ〜８２０ｄであり得る。図１５の回路は、８つのＮＭＯＳトランジスタ、Ｎ８  １５０５、Ｎ９  １５１０、Ｎ１０  １５１５、Ｎ１１  １５２０、Ｎ１２  １５２５、Ｎ１３  １５３０、ＦＢ１  １５３５、およびＦＢ２  １５４０を含む。回路は２つのキャパシタ、すなわち、キャパシタＣ１  １５５５およびＣ２  １５６０をも含む。いくつかの実装形態では、回路はＰＭＯＳトランジスタで実装され得る。さらに、いくつかの実装形態では、他のタイプのトランジスタまたは構成要素が使用され得る。
【００９６】
[0115]図１５のコモンドライバ回路モジュールは、図１３のコモンドライバ回路モジュールと同様の入力を含み、ディスプレイ要素の対応するアレイを駆動するためのコモンドライバ回路アレイの複数の段のうちの１つを同様に表す。しかしながら、図１５の回路は、ＣＯＭＨと同じまたは異なる値の高い電圧値であり得る追加の電源ＶＤＤを含む。いくつかの実装形態では、ＣＯＭＨはＶＤＤよりも高い電圧値にあり、その逆も同様である。
【００９７】
[0116]図１５の回路は、図１２の回路と同様の何らかの機能を含む。たとえば、ＱＣＨノード１５４５またはＱＣＬノード１５５０のいずれかは、それぞれトランジスタＮ１０  １５１５またはＮ１３  １５３０を駆動するように高であり得る。しかしながら、フロートしているが、高にチャージされると考えられるノード（すなわち、ＱＣＨノード１５４５またはＱＣＬノード１５５０）のディスチャージを生じる漏れ電流が低減され得る。したがって、図１５の回路の漏れ電流は図１３の回路の漏れ電流よりも低くなり得る。
【００９８】
[0117]一実装形態では、トランジスタＮ８  １５０５とトランジスタＮ９  １５１０とは、フィードバックノード１５６５を定義するために互いに結合され得る。トランジスタＮ８  １５０５のゲートとトランジスタＮ９  １５１０のゲートとは、入力Ｃａ（ｍ−２）を受信するために互いに結合され得る。フィードバックトランジスタＦＢ１  １５３５も、フィードバックノードとトランジスタＮ８  １５０５およびＮ９  １５１０とに結合され得る。フィードバックトランジスタＦＢ１  １５３５の端子は高い電源ＶＤＤに結合され得、ゲートはＱＣＨノード１５４５に結合され得る。同様に、トランジスタＮ１１  １５２０とトランジスタＮ１２  １５２５とは、フィードバックノード１５７０を与えるために互いに結合され得る。フィードバックトランジスタＦＢ２  １５４０はフィードバックノード１５７０とトランジスタＮ１１  １５２０およびＮ１２  １５２５とに結合され得る。フィードバックトランジスタＦＢ１  １５４０の端子は高い電源ＶＤＤに結合され得、ゲートはＱＣＬノード１５５０に結合され得る。
【００９９】
[0118]フィードバックトランジスタＦＢ１  １５３５およびＦＢ２  １５４０は、それぞれトランジスタＮ９  １５１０およびＮ１２  １５２５のＶgsを低下させるために利用され、したがって、ＱＣＨノード１５４５およびＱＣＬノード１５５０のディスチャージに寄与する漏れ電流を低減し得る。前に説明したように、より低いＶgsは、図７の伝達曲線に見られるように、より低いＩdを与える。したがって、トランジスタＮ９  １５１０およびＮ１２  １５２５がより低いＶgsを有するようにフィードバックノード１５６５および１５７０をチャージまたはバイアスすることは、たとえば、時間１４３０において、漏れ電流Ｉdを低減し得る。すなわち、図１４の例では、（すなわち、入力Ｃａ（ｍ−２）が低である、時間１４２０の後の）時間１４３０において、トランジスタＮ１２  １５２５を通るＱＣＬノード１５５０からの漏れが低減され得る。ＱＣＨノード１５４５からの漏れも、それのＶgsを低減するためにトランジスタＮ９  １５１０をバイアスすることによって低減され得る。
【０１００】
[0119]たとえば、前に説明したように、フィードバックトランジスタＦＢ２  １５４０のゲートはＱＣＬノード１５４０に結合され、ドレインはＶＤＤに結合され、ソースはフィードバックノード１５７０に結合される。前に説明したように、ＱＣＬノード１５５０が高であり（したがって、ＱＣＨノード１５４５が低である）場合、トランジスタＮ１３  １５３０はオンになり、出力Ｃ（ｍ）はＣＯＭＬにプルされる。入力Ｃａ（ｍ−２）が時間１４３０において低になるとき、ＱＣＬノード１５５０は、トランジスタＮ１２  １５２５によってもはや駆動されていないが、時間１４２０から依然として高にチャージされる。ＱＣＬノード１５５０が高である場合、フィードバックトランジスタＦＢ２  １５４０は、オンにされ、フィードバックトランジスタＦＢ２  １５４０のドレインがＶＤＤに結合されるのでフィードバックノード１５７０をＶＤＤまでチャージする。したがって、トランジスタＮ１２  １５２５がオフにされ、ＱＣＬノード１５５０が高にチャージされるが、フローティングであるかまたは駆動されていないとき、トランジスタＮ１２  １５２５のＶgsは、Ｉdを低下させるように調整され得る。同様の技法がＱＣＨノード１５４５に適用され得る。
【０１０１】
[0120]図１６は、フローティングノードにおける漏れを低減するための方法を示すブロック図である。方法１６００では、ブロック１６１０において、駆動トランジスタによって内部ノードをチャージする。ブロック１６２０において、内部ノードはもはや駆動されない（すなわち、駆動トランジスタがオフにされ、他のトランジスタがノードを高または低にプルしていないので、内部ノードはフロートしている）。ブロック１６３０において、フローティング内部ノードからフィードバックをフィードバックトランジスタに与える。したがって、ブロック１６４０において、フィードバックトランジスタは、オフにされた駆動トランジスタのＶgsがより低くなるようにフィードバックノードをバイアスし、したがって、内部フローティングノードからの低減されたＩd漏れ電流を与える。本方法はブロック１６５０において終了する。
【０１０２】
[0121]図１７Ａおよび図１７Ｂは、複数のＩＭＯＤディスプレイ要素を含むディスプレイデバイス４０を示すシステムブロック図である。ディスプレイデバイス４０は、たとえば、スマートフォン、セルラー電話または携帯電話であり得る。ただし、ディスプレイデバイス４０の同じ構成要素またはそれの軽微な変形は、テレビジョン、コンピュータ、タブレット、電子リーダー、ハンドヘルドデバイスおよびポータブルメディアデバイスなど、様々なタイプのディスプレイデバイスをも示す。
【０１０３】
[0122]ディスプレイデバイス４０は、ハウジング４１と、ディスプレイ３０と、アンテナ４３と、スピーカー４５と、入力デバイス４８と、マイクロフォン４６とを含む。ハウジング４１は、射出成形および真空成形を含む、様々な製造プロセスのうちのいずれかから形成され得る。さらに、ハウジング４１は、限定はしないが、プラスチック、金属、ガラス、ゴムおよびセラミック、またはそれらの組合せを含む、様々な材料のうちのいずれかから製作され得る。ハウジング４１は、異なる色の、または異なるロゴ、ピクチャ、またはシンボルを含んでいる、他の取外し可能な部分と交換され得る、取外し可能な部分（図示せず）を含むことができる。
【０１０４】
[0123]ディスプレイ３０は、本明細書で説明する、双安定またはアナログディスプレイを含む、様々なディスプレイのうちのいずれかであり得る。ディスプレイ３０はまた、プラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ  ＬＣＤ、またはＴＦＴ  ＬＣＤなど、フラットパネルディスプレイ、あるいはＣＲＴまたは他の管デバイスなど、非フラットパネルディスプレイを含むように構成され得る。さらに、ディスプレイ３０は、本明細書で説明するＩＭＯＤベースのディスプレイを含むことができる。
【０１０５】
[0124]ディスプレイデバイス４０の構成要素が図１７Ａに概略的に示されている。ディスプレイデバイス４０は、ハウジング４１を含み、それの中に少なくとも部分的に密閉された追加の構成要素を含むことができる。たとえば、ディスプレイデバイス４０は、トランシーバ４７に結合され得るアンテナ４３を含むネットワークインターフェース２７を含む。ネットワークインターフェース２７は、ディスプレイデバイス４０上に表示され得る画像データのためのソースであり得る。したがって、ネットワークインターフェース２７は画像ソースモジュールの一例であるが、プロセッサ２１および入力デバイス４８も画像ソースモジュールとして働き得る。トランシーバ４７はプロセッサ２１に接続され、プロセッサ２１は調整ハードウェア５２に接続される。調整ハードウェア５２は、（信号をフィルタ処理するかまたはさもなければ操作するなど）信号を調整するように構成され得る。調整ハードウェア５２はスピーカー４５とマイクロフォン４６とに接続され得る。プロセッサ２１はまた、入力デバイス４８とドライバコントローラ２９とに接続され得る。ドライバコントローラ２９はフレームバッファ２８とアレイドライバ２２とに結合され得、アレイドライバ２２はディスプレイアレイ３０に結合され得る。図１７Ａに特に示されていない要素を含む、ディスプレイデバイス４０中の１つまたは複数の要素が、メモリデバイスとして機能するように構成され、プロセッサ２１と通信するように構成され得る。いくつかの実装形態では、電源５０が、特定のディスプレイデバイス４０設計において実質的にすべての構成要素に電力を与えることができる。
【０１０６】
[0125]ネットワークインターフェース２７は、ディスプレイデバイス４０がネットワークを介して１つまたは複数のデバイスと通信することができるように、アンテナ４３とトランシーバ４７とを含む。ネットワークインターフェース２７はまた、たとえば、プロセッサ２１のデータ処理要件を軽減するための、何らかの処理能力を有し得る。アンテナ４３は信号を送信および受信することができる。いくつかの実装形態では、アンテナ４３は、ＩＥＥＥ１６．１１（ａ）、（ｂ）、または（ｇ）を含むＩＥＥＥ１６．１１規格、あるいはＩＥＥＥ８０２．１１ａ、ｂ、ｇ、ｎを含むＩＥＥＥ８０２．１１規格、およびそれらのさらなる実装形態に従って、ＲＦ信号を送信および受信する。いくつかの他の実装形態では、アンテナ４３は、Ｂｌｕｅｔｏｏｔｈ規格に従ってＲＦ信号を送信および受信する。セルラー電話の場合、アンテナ４３は、３Ｇ、４Ｇまたは５Ｇ技術を利用するシステムなどのワイヤレスネットワーク内で通信するために使用される、符号分割多元接続（ＣＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、時分割多元接続（ＴＤＭＡ）、モバイル通信用グローバルシステム（ＧＳＭ（登録商標）：Global System for Mobile communications）、ＧＳＭ／汎用パケット無線サービス（ＧＰＲＳ：General Packet Radio Service）、拡張データＧＳＭ環境（ＥＤＧＥ：Enhanced Data GSM Environment）、地上基盤無線（ＴＥＴＲＡ：Terrestrial Trunked Radio）、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ（登録商標））、エボリューションデータオプティマイズド（ＥＶ−ＤＯ：Evolution Data Optimized）、１ｘＥＶ−ＤＯ、ＥＶ−ＤＯ  ＲｅｖＡ、ＥＶ−ＤＯ  ＲｅｖＢ、高速パケットアクセス（ＨＳＰＡ：High Speed Packet Access）、高速ダウンリンクパケットアクセス（ＨＳＤＰＡ：High Speed Downlink Packet Access）、高速アップリンクパケットアクセス（ＨＳＵＰＡ：High Speed Uplink Packet Access）、発展型高速パケットアクセス（ＨＳＰＡ＋：Evolved High Speed Packet Access）、ロングタームエボリューション（ＬＴＥ：Long Term Evolution）、ＡＭＰＳ、または他の知られている信号を受信するように設計され得る。トランシーバ４７は、アンテナ４３から受信された信号がプロセッサ２１によって受信され、プロセッサ２１によってさらに操作され得るように、それらの信号を前処理することができる。トランシーバ４７はまた、プロセッサ２１から受信された信号がアンテナ４３を介してディスプレイデバイス４０から送信され得るように、それらの信号を処理することができる。
【０１０７】
[0126]いくつかの実装形態では、トランシーバ４７は受信機によって置き換えられ得る。さらに、いくつかの実装形態では、ネットワークインターフェース２７は、プロセッサ２１に送られるべき画像データを記憶または生成することができる画像ソースによって置き換えられ得る。プロセッサ２１は、ディスプレイデバイス４０の全体的な動作を制御することができる。プロセッサ２１は、ネットワークインターフェース２７または画像ソースから圧縮された画像データなどのデータを受信し、そのデータを生画像データに、または生画像データに容易に処理され得るフォーマットに、処理する。プロセッサ２１は、処理されたデータをドライバコントローラ２９に、または記憶のためにフレームバッファ２８に送ることができる。生データは、一般に、画像内の各ロケーションにおける画像特性を識別する情報を指す。たとえば、そのような画像特性は、色、飽和およびグレースケールレベルを含むことができる。
【０１０８】
[0127]プロセッサ２１は、ディスプレイデバイス４０の動作を制御するためのマイクロコントローラ、ＣＰＵ、または論理ユニットを含むことができる。調整ハードウェア５２は、スピーカー４５に信号を送信するための、およびマイクロフォン４６から信号を受信するための、増幅器およびフィルタを含み得る。調整ハードウェア５２は、ディスプレイデバイス４０内の個別構成要素であり得、あるいはプロセッサ２１または他の構成要素内に組み込まれ得る。
【０１０９】
[0128]ドライバコントローラ２９は、プロセッサ２１によって生成された生画像データをプロセッサ２１から直接、またはフレームバッファ２８から取ることができ、アレイドライバ２２への高速送信のために適宜に生画像データを再フォーマットすることができる。いくつかの実装形態では、ドライバコントローラ２９は、生画像データを、ラスタ様フォーマットを有するデータフローに再フォーマットすることができ、その結果、そのデータフローは、ディスプレイアレイ３０にわたって走査するのに好適な時間順序を有する。次いで、ドライバコントローラ２９は、フォーマットされた情報をアレイドライバ２２に送る。ＬＣＤコントローラなどのドライバコントローラ２９は、しばしば、スタンドアロン集積回路（ＩＣ）としてシステムプロセッサ２１に関連付けられるが、そのようなコントローラは多くの方法で実装され得る。たとえば、コントローラは、ハードウェアとしてプロセッサ２１中に埋め込まれるか、ソフトウェアとしてプロセッサ２１中に埋め込まれるか、またはハードウェアにおいてアレイドライバ２２と完全に一体化され得る。
【０１１０】
[0129]アレイドライバ２２は、ドライバコントローラ２９からフォーマットされた情報を受信することができ、ビデオデータを波形の並列セットに再フォーマットすることができ、波形の並列セットは、ディスプレイのディスプレイ要素のｘ−ｙ行列から来る、数百の、および時には数千の（またはより多くの）リード線に毎秒何回も印加される。
【０１１１】
[0130]いくつかの実装形態では、ドライバコントローラ２９、アレイドライバ２２、およびディスプレイアレイ３０は、本明細書で説明するディスプレイのタイプのうちのいずれにも適している。たとえば、ドライバコントローラ２９は従来のディスプレイコントローラまたは双安定ディスプレイコントローラ（ＩＭＯＤディスプレイ要素コントローラなど）であり得る。さらに、アレイドライバ２２は従来のドライバまたは双安定ディスプレイドライバ（ＩＭＯＤディスプレイ要素ドライバなど）であり得る。その上、ディスプレイアレイ３０は従来のディスプレイアレイまたは双安定ディスプレイアレイ（ＩＭＯＤディスプレイ要素のアレイを含むディスプレイなど）であり得る。いくつかの実装形態では、ドライバコントローラ２９は、アレイドライバ２２と一体化され得る。そのような実装形態は、高集積システム、たとえば、モバイルフォン、ポータブル電子デバイス、ウォッチまたは小面積ディスプレイにおいて、有用であり得る。
【０１１２】
[0131]いくつかの実装形態では、入力デバイス４８は、たとえば、ユーザがディスプレイデバイス４０の動作を制御することを可能にするように、構成され得る。入力デバイス４８は、ＱＷＥＲＴＹキーボードまたは電話キーパッドなどのキーパッド、ボタン、スイッチ、ロッカー、タッチセンシティブスクリーン、ディスプレイアレイ３０と一体化されたタッチセンシティブスクリーン、あるいは感圧膜または感熱膜を含むことができる。マイクロフォン４６は、ディスプレイデバイス４０のための入力デバイスとして構成され得る。いくつかの実装形態では、ディスプレイデバイス４０の動作を制御するために、マイクロフォン４６を介したボイスコマンドが使用され得る。
【０１１３】
[0132]電源５０は様々なエネルギー蓄積デバイスを含むことができる。たとえば、電源５０は、ニッケルカドミウムバッテリーまたはリチウムイオンバッテリーなどの充電式バッテリーであり得る。充電式バッテリーを使用する実装形態では、充電式バッテリーは、たとえば、壁コンセント（wall socket）あるいは光起電性デバイスまたはアレイから来る電力を使用して充電可能であり得る。代替的に、充電式バッテリーはワイヤレス充電可能であり得る。電源５０はまた、再生可能エネルギー源、キャパシタ、あるいはプラスチック太陽電池または太陽電池塗料を含む太陽電池であり得る。電源５０はまた、壁コンセントから電力を受け取るように構成され得る。
【０１１４】
[0133]いくつかの実装形態では、電子ディスプレイシステム中のいくつかの場所に配置され得るドライバコントローラ２９中に制御プログラマビリティが存在する。いくつかの他の実装形態では、制御プログラマビリティがアレイドライバ２２中に存在する。上記で説明した最適化は、任意の数のハードウェアおよび／またはソフトウェア構成要素において、ならびに様々な構成において実装され得る。
【０１１５】
[0134]本明細書で使用する、項目のリスト「のうちの少なくとも１つ」を指す句は、単一部材を含む、それらの項目の任意の組合せを指す。一例として、「ａ、ｂ、またはｃのうちの少なくとも１つ」は、ａ、ｂ、ｃ、ａ−ｂ、ａ−ｃ、ｂ−ｃ、およびａ−ｂ−ｃを包含するものとする。
【０１１６】
[0135]本明細書で開示する実装形態に関して説明した様々な例示的な論理、論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、またはその両方の組合せとして実装され得る。ハードウェアとソフトウェアの互換性が、概して機能に関して説明され、上記で説明した様々な例示的な構成要素、ブロック、モジュール、回路およびステップにおいて示された。そのような機能がハードウェアで実装されるか、ソフトウェアで実装されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。
【０１１７】
[0136]本明細書で開示する態様に関して説明した様々な例示的な論理、論理ブロック、モジュール、および回路を実装するために使用される、ハードウェアおよびデータ処理装置は、汎用シングルチップまたはマルチチッププロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサは、マイクロプロセッサ、あるいは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、ＤＳＰとマイクロプロセッサとの組合せなどのコンピューティングデバイスの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装され得る。いくつかの実装形態では、特定のステップおよび方法が、所与の機能に固有である回路によって実行され得る。
【０１１８】
[0137]１つまたは複数の態様では、説明した機能は、本明細書で開示する構造を含むハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、およびそれらの上記構造の構造的等価物において、またはそれらの任意の組合せにおいて実装され得る。また、本明細書で説明した主題の実装形態は、１つまたは複数のコンピュータプログラムとして、すなわち、データ処理装置が実行するためにコンピュータ記憶媒体上に符号化された、またはデータ処理装置の動作を制御するための、コンピュータプログラム命令の１つまたは複数のモジュールとして、実装され得る。
【０１１９】
[0138]本開示で説明した実装形態への様々な修正は当業者には容易に明らかであり得、本明細書で定義した一般原理は、本開示の趣旨または範囲から逸脱することなく他の実装形態に適用され得る。したがって、特許請求の範囲は、本明細書で示した実装形態に限定されるものではなく、本開示と、本明細書で開示する原理および新規の特徴とに一致する、最も広い範囲を与られるべきである。さらに、「上側」および「下側」という用語は、図の説明を簡単にするために時々使用され、適切に配向されたページ上の図の配向に対応する相対位置を示すが、たとえば、実装されたＩＭＯＤディスプレイ要素の適切な配向を反映しないことがあることを、当業者は容易に諒解されよう。
【０１２０】
[0139]また、別個の実装形態に関して本明細書で説明されたいくつかの特徴は、単一の実装形態において組合せで実装され得る。また、逆に、単一の実装形態に関して説明された様々な特徴は、複数の実装形態において別個に、あるいは任意の好適な部分組合せで実装され得る。その上、特徴は、いくつかの組合せで働くものとして上記で説明され、初めにそのように請求されることさえあるが、請求される組合せからの１つまたは複数の特徴は、場合によってはその組合せから削除され得、請求される組合せは、部分組合せ、または部分組合せの変形形態を対象とし得る。
【０１２１】
[0140]同様に、動作は特定の順序で図面に示されているが、そのような動作は、望ましい結果を達成するために、示される特定の順序でまたは順番に実行される必要がないこと、あるいはすべての図示の動作が実行される必要があるとは限らないことを、当業者は容易に認識されよう。さらに、図面は、流れ図の形態でもう１つの例示的なプロセスを概略的に示し得る。ただし、図示されていない他の動作が、概略的に示される例示的なプロセスに組み込まれ得る。たとえば、１つまたは複数の追加の動作が、図示の動作のうちのいずれかの前に、後に、同時に、またはそれの間で、実行され得る。いくつかの状況では、マルチタスキングおよび並列処理が有利であり得る。その上、上記で説明した実装形態における様々なシステム構成要素の分離は、すべての実装形態においてそのような分離を必要とするものとして理解されるべきでなく、説明したプログラム構成要素およびシステムは、概して、単一のソフトウェア製品において互いに一体化されるか、または複数のソフトウェア製品にパッケージングされ得ることを理解されたい。さらに、他の実装形態が以下の特許請求の範囲内に入る。場合によっては、特許請求の範囲に記載の行為は、異なる順序で実行され、依然として望ましい結果を達成することができる。
【０１２２】
[0141]本明細書で開示する回路および技法はＮＭＯＳトランジスタを利用するが、スイッチの機能をもつ他のタイプの要素が使用され得る。たとえば、ＰＭＯＳトランジスタ、バイポーラ接合トランジスタ、メモリスタ、および他の構成要素が使用され得る。デプレッションモードおよびエンハンスメントモードＰＭＯＳおよびＮＭＯＳトランジスタも使用され得る。
【０１２３】
[0142]本明細書で開示する回路および技法は２相クロック信号を利用するが、他のタイプのデューティレシオをもつ他のタイプのクロックシステムが使用され得る。
【０１２４】
[0143]さらに、本明細書で開示する回路および技法は、ディスプレイ要素の駆動回路以外の適用例において使用され得る。本回路および技法は、漏れ電流および／または静的電力消費を低減することが有益であり得るシナリオにおいて採用され得る。
【図１】
2016529759.tif 000003
【図２】
2016529759.tif 000004
【図３】
2016529759.tif 000005
【図４】
2016529759.tif 000006
【図５Ａ】
2016529759.tif 000007
【図５Ｂ】
2016529759.tif 000008
【図６Ａ】
2016529759.tif 000009
【図６Ｂ】
2016529759.tif 000010
【図７】
2016529759.tif 000011
【図８】
2016529759.tif 000012
【図９Ａ】
2016529759.tif 000013
【図９Ｂ】
2016529759.tif 000014
【図９Ｃ】
2016529759.tif 000015
【図１０】
2016529759.tif 000016
【図１１】
2016529759.tif 000017
【図１２】
2016529759.tif 000018
【図１３】
2016529759.tif 000019
【図１４】
2016529759.tif 000020
【図１５】
2016529759.tif 000021
【図１６】
2016529759.tif 000022
【図１７Ａ】
2016529759.tif 000023
【図１７Ｂ】
2016529759.tif 000024
【国際調査報告】
2016529759.tif 000025
2016529759.tif 000026