(57)【要約】  本発明は、非常に低い光レベルで電子画像を取得できるようにする画像センサに関する。画像センサは、個々に又はより高い感度のために４つの隣接画素の電荷がグループ化された後で、読み出すことができる画素を含む。所与の列の２つのフォトダイオード（ＰＨ２１、ＰＨ２２）は、それらの電荷を所与の増倍ゲート（ＧＭ１）に転送しても良く、隣接列の２つの画素は、それらの電荷を第２の増倍ゲート（ＧＭ２）に転送する。増倍段階は、位相対立する電位の交番を増倍ゲートに印加することによって達成されても良い。増倍ゲートの１つにそれぞれ関連する読み出し構造は、４つのフォトダイオードのそれぞれにおける電荷又は４つのフォトダイオードのグループ化された電荷を読み出すことができるようにする。
2016534596.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２つの画素行を含み、且つ個々に又は２つの隣接行及び２つの隣接列に属する４つの隣接画素のグループから生じる電荷が一緒にグループ化された後のいずれかで、前記画素を読み出すための手段を含むマトリックス画像センサであって、前記４つの画素のグループ用に、
−  各画素用に、フォトダイオード（ＰＨ１１〜ＰＨ２２）、及び前記フォトダイオードにおける光によって生成された電荷を前記フォトダイオードの外部に転送できるようにする一次転送ゲート（Ｇ１１〜Ｇ２２）と、
−  ２つの電子増倍ゲート（ＧＭ１、ＧＭ２）であって、前記第１の増倍ゲートが、第１の列の前記２つの画素の前記転送ゲートに隣接し、且つ前記第２のゲートが、前記第２の列に属する、前記グループの前記２つの他の画素の前記一次転送ゲートに隣接する、２つの電子増倍ゲート（ＧＭ１、ＧＭ２）、及び位相対立する電位の交番を前記２つの増倍ゲートに印加するための手段と、
−  第１の電荷蓄積領域（ＮＤ１）、及び前記第１の電子増倍ゲートと前記第１の電荷蓄積領域との間に置かれた第１の二次転送ゲート（Ｇ’１）を含む、電荷を読み出すための第１の手段と、
−  第２の電荷蓄積領域（ＮＤ２）、及び前記第２の電子増倍ゲートと前記第２の電荷蓄積領域との間に置かれた第２の二次転送ゲート（Ｇ’２）を含む、電荷を読み出すための第２の手段と、
−  簡易読み出しモード及びグループ読み出しモードを実行するために、前記転送ゲート及び前記増倍ゲートに印加される前記電位を制御するための手段であって、
−  前記簡易読み出しモードにおいて、電荷が、前記第１の行の前記２つの画素の前記フォトダイオードから前記第１の増倍ゲート及び前記第２の増倍ゲートにそれぞれ転送され、次に、前記電荷が、前記増倍ゲートから前記第１及び第２の電荷蓄積領域にそれぞれ転送され、及び前記２つの領域に存在する前記電荷が、前記第１及び第２の電荷読み出し手段によって読み出され、次に、前記動作が、前記第２の行の前記２つの画素用に反復され、及び
−  前記グループ読み出しモードにおいて、電荷が、前記第１の列の前記２つの画素から前記第１の増倍ゲートに転送され、且つ前記第２の列の前記２つの画素の電荷が、前記第２の増倍ゲートに転送され、及び続いて、前記増倍ゲート下に存在する前記電荷が、前記蓄積領域の１つに転送され、且つ前記領域に存在する前記電荷が読み出される、手段と
を含む、マトリックス画像センサ。
【請求項２】
前記２つの増倍ゲートが、電子増倍中に固定電位に保持された中間領域（ＺＳ）によって分離される、請求項１に記載の画像センサ。
【請求項３】
前記中間領域が、固定電位に維持されたｐ型表面領域で覆われたｎ型拡散領域である、請求項２に記載の画像センサ。
【請求項４】
各画素行用の増倍構造の行を含み、且つ２つの隣接行に属する２つの増倍構造の一方又は他方に電荷を転送できるようにする２つの一次転送ゲートが各フォトダイオード用に存在する、請求項１〜３のいずれか一項に記載の画像センサ。
【請求項５】
各画素列用の増倍構造の列を含み、且つ２つの隣接行及び２つの隣接列にそれぞれ属する４つの増倍構造の１つに電荷を転送できるようにする４つの一次転送ゲートが各フォトダイオード用に存在する、請求項４に記載の画像センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素によって捕捉されるエネルギレベルが、ノイズ、特にショットノイズと同じ程度である非常に低い光レベルにおいて、特に暗視用に電子画像を取得できるようにする画像センサに関する。
【背景技術】
【０００２】
１０ｄＢの信号対雑音比で星夜に画像を捕捉するために、画素によって捕捉される光子数は、少なくとも４０光子でなければならない。Ｆ／１の光学的開口及び１０ｄＢの信号対雑音比で、毎秒６０画像の比率で画像を捕捉することが望ましい場合に、大きい面積（好ましくは約１００平方マイクロメートル）を有する画素が必要とされる。しかしながら、そのとき、例えば人工光源が存在する状態で光量が著しく増加した場合に、センサが飽和するのを防ぐことは困難である。
【０００３】
従って、より小さい画素を有するが、高い光レベルでは１画素当たり１つの像点を送出し、低い光レベルでは４つの隣接画素（その出力は、アナログ手段によって且つ／又はデジタル的に合計される）の１グループ当たり１つの像点を送出するように画素がグループ化されるモードを用いるセンサを使用することが提案された。
【０００４】
また、これらのセンサにおいて、画素によって受信された光子数に対する、画素によって生成された電子数の比率を増加させる電子増倍システムを用いることが提案された。これらのシステムは、電子が生成された半導体における電子運動を利用し、二次電子が半導体から引き離されて最初の電子数を増加させるように加速電圧が印加される。電子増倍利得は、印加電圧及び移動数（一般に、２つの半導体ゾーン間の多数の往復移動）に比例する。かかるセンサは、例えば、特許出願欧州特許出願公開第２  ５０３  ５９６号明細書及び米国特許出願公開第２００８／０１７９４９５号明細書に説明されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】欧州特許出願公開第２  ５０３  ５９６号明細書
【特許文献２】米国特許出願公開第２００８／０１７９４９５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、電子増倍を伴うか又は伴わないかの両方における動作、及び画素グルーピングを伴うか又は伴わない動作を可能にする画像センサ構造を提供することである。本発明の１つの目的はまた、グローバルシャッタモード（電子ローリングシャッタ（ＥＲＳ）モードと対照的な）が用いられる場合にさえ、センサが、低い光レベルにおいて、画素のｋＴＣノイズを低減する相関二重サンプリング動作モードを使用できることを保証することである。
【課題を解決するための手段】
【０００７】
これらの目標を達成するために、本発明は、少なくとも２つの画素行を含み、且つ個々に又は２つの隣接行及び２つの隣接列に属する４つの隣接画素のグループから生じる電荷が一緒にグループ化された後のいずれかで、画素を読み出すための手段を含むマトリックス画像センサにおいて、４つの隣接画素のグループ用に、
−  各画素用に、フォトダイオード、及びフォトダイオードにおける光によって生成された電荷をフォトダイオードの外部に転送できるようにする一次転送ゲートと、
−  ２つの電子増倍ゲートであって、第１の増倍ゲートが、第１の列の２つの画素の転送ゲートに隣接し、且つ第２のゲートが、第２の列に属する、グループの２つの他の画素の一次転送ゲートに隣接する、２つの電子増倍ゲート、及び位相対立する電位の交番を２つの増倍ゲートに印加するための手段と、
−  第１の電荷蓄積領域、及び第１の電子増倍ゲートと第１の電荷蓄積領域との間に置かれた第１の二次転送ゲートを含む、電荷を読み出すための第１の手段と、
−  第２の電荷蓄積領域、及び第２の電子増倍ゲートと第２の電荷蓄積領域との間に置かれた第２の二次転送ゲートを含む、電荷を読み出すための第２の手段と、
−  簡易読み出しモード及びグループ読み出しモードを実行するために、転送ゲート及び増倍ゲートに印加される電位を制御するための手段であって、
−  簡易読み出しモードにおいて、電荷が、第１の行の２つの画素のフォトダイオードから第１の増倍ゲート及び第２の増倍ゲートにそれぞれ転送され、次に、これらの電荷が、増倍ゲートから第１及び第２の電荷蓄積領域にそれぞれ転送され、及びこれらの２つの領域に存在する電荷が、第１及び第２の電荷読み出し手段によって読み出され、次に、これらの動作が、第２行の２つの画素用に反復され、及び
−  グループ読み出しモードにおいて、電荷が、第１の列の２つの画素から第１の増倍ゲートに転送され、且つ第２の列の２つの画素の電荷が、第２の増倍ゲートに転送され、及び続いて、増倍ゲート下に存在する電荷が、蓄積領域の１つに転送され、且つこの領域に存在する電荷が読み出される、手段と
を含むことを特徴とするマトリックス画像センサを提供する。
【０００８】
位相対立する電位の交番を２つの増倍ゲートに印加するための手段は、グループ読み出しモードにおいて任意選択的に用いられても良い。それらは、簡易読み出しモードでは用いられない。
【０００９】
２つの増倍ゲートは、電子増倍中に固定電位に保持された中間領域によって分離されるのが好ましい。好ましくは、この中間領域は、固定表面電位を有するフォトダイオード（即ちピンダイオード）として構成される。中間領域は、固定電位に維持されたｐ型半導体表面領域で覆われたｎ型拡散領域を含む。固定電位は、フォトダイオードが形成されるアクティブｐ型層の電位であるのが好ましい。
【００１０】
本発明の他の特徴及び利点は、添付の図面に関連して提示される以下の詳細な説明を読めば明らかになろう。
【図面の簡単な説明】
【００１１】
【図１】ＭＯＳ技術におけるアクティブ画素の従来の電気回路図を示す。
【図２】画素における電子増倍構造を組み込む修正された図を示す。
【図３】本発明による４つの隣接画素の構造の概略上面図を示し、画素は、簡易読み出しモード又はグループ読み出しモードで読み出されても良い。
【図４】変形実施形態を示す。
【図５】選択された画素のまわりに４つの画素の異なるグループをグループ化できるようにする別の変形形態を示す。
【図６】図３のラインＡ−Ａに沿って、図３の構造の横断面図を示す。
【発明を実施するための形態】
【００１２】
本発明をより良く理解できるように、ＭＯＳ技術における画像センサの従来のアクティブ５トランジスタ画素の電気回路図が図１に再現され、均等なアクティブ画素（しかしながら、この画素は、画素内に電子増倍手段を更に含む）の図が、図２に再現される。
【００１３】
図１の画素は、フォトダイオードＰＨと、容量性電荷蓄積ノードＮＤ（図１では単一の点によって表されているが、実際にはｐ型層におけるｎ型拡散領域によって形成される）と、フォトダイオードのカソードと蓄積ノードとの間で電荷を転送するためのトランジスタＴ１と、蓄積ノードの電位をリセットするためのトランジスタＴ２と、フォトダイオードの電位をリセットするためのトランジスタＴ３と、電圧フォロワ接続における読み取りトランジスタＴ４と、行選択トランジスタＴ５とを含む。
【００１４】
転送トランジスタＴ１は、転送信号ＴＲによって制御される。トランジスタＴ２は、そのドレインを基準電位ＶＲＥＦに接続し、且つ蓄積ノードの電位をリセットできるようにするリセット制御信号ＲＳＴによって制御される。トランジスタＴ３は、フォトダイオードのカソードと、供給電位Ｖｄｄであっても良い基準電位との間に接続される。それは、フォトダイオードの電位をリセットできるようにするリセット信号ＧＲによって制御される。フォロワトランジスタＴ４は、そのドレインを供給電位Ｖｄｄであっても良い固定電位に接続し、そのソースを行選択トランジスタＴ５に接続し、そのゲートを蓄積ノードＮＤに接続する。最後に、行選択トランジスタＴ５は、所与の画素行の全ての行選択トランジスタを接続する行選択導体にそのゲートを接続する。この導体は、この行に特有の行選択信号ＳＥＬによって制御される。トランジスタＴ５のドレインは、フォロワトランジスタのソースに接続され、トランジスタＴ５のソースは、所与の画素列の全ての画素に共通の列導体ＣＯＬに接続される。この導体は、行導体ＳＥＬによって選択された画素の蓄積ノード上の電荷量を表す電圧を伝送できるようにする。
【００１５】
列導体は、この列の底部で画素列に特有の読み出し回路（図示せず）に接続される。
【００１６】
この図に示されている転送トランジスタＴ１は、実際には、蓄積ノードからフォトダイオードを分離する単純な絶縁転送ゲートによって形成され、このゲートは、電子を通過できるようにするか又は対照的に電子の通過を阻止する転送信号ＴＲによって制御される。以下において、表現「転送トランジスタ」及び「転送ゲート」は、両方とも、この種の構造を指すために用いられる。
【００１７】
図２は、画素が、画素内に電子増倍手段を含む場合における画素の概略電気回路図を示す。この場合に、２つの転送トランジスタ（又はゲート）Ｔ１及びＴ’１（１つではない）が、フォトダイオードと電荷蓄積ノードＮＤとの間に位置し、電子増倍構造ＭＳが、これらの２つのトランジスタ又はゲート間に位置する。制御信号ＴＲによって制御される第１の転送ゲートは、フォトダイオードから増倍構造に光生成電荷を通過させることができるようにする。制御信号ＴＲ’によって制御される第２の転送ゲートは、増倍構造から蓄積ノードＮＤに電子電荷を通過させることができるようにする。
【００１８】
電子増倍を伴うか又は伴わない動作、及び画素グルーピングを伴うか又は伴わない動作の両方を可能にする画像センサ構造を作製するために、以下の解決法を想定することが可能である。即ち、所与の列の２つの隣接画素が、２つのそれぞれの一次転送ゲートを通って、画素のそれぞれのフォトダイオードによって集められた電荷を、同じ第１の増倍ゲートに転送する。この増倍ゲートによって集められた電荷は、少なくともこの増倍ゲート及び第２の増倍ゲートを含む増倍構造によって増倍されても良い。増倍（又は増倍の欠如）は、第２の増倍ゲート下の中間蓄積で終了する。次に、第２の増倍ゲート下に含まれる電荷は、読み出し構造（第２の増倍ゲートの電荷を電荷蓄積ノードに転送するための二次転送ゲートと、このノードをリセットするためのトランジスタと、蓄積ノードの電位をコピーするためのフォロワトランジスタと、フォロワトランジスタの電位を列導体に出力するための画素選択トランジスタとである）によって読み出される。この読み出し構造は、列の２つの画素に共通であり、それは、これらの２つの画素間に位置する。それは、１つの一次転送ゲートのみを開くことによって簡易モードにおいて、従って連続して画素を読み出すように、又は対照的に２つのフォトダイオードから第１の増倍ゲートへの電荷の転送を同時に若しくは連続して要求することによって、グループモードで画素を読み出すように選択されても良い。しかしながら、２×２の行方向及び列方向の４つの隣接画素の信号をグループ化するために、読み出し動作から生じる信号をデジタル化すること、及び次に２つの隣接列の画素から得られた結果のデジタル合計を実行することが必要である。
【００１９】
また、前の構造に似ている構造から出発して、第１のフォトダイオードによって集められた電荷を第１の一次転送ゲートを介して第１の増倍ゲートに転送するための、且つ第２のフォトダイオードによって集められた電荷を第２の一次転送ゲートを介して第２の増倍ゲートに転送するための対処をすることが可能である。従って、２つの列方向隣接画素の電荷は、２つの別個のチャネルを介して増倍構造に入力される。第１の画素の電荷を読み出すことが望ましい場合に、電子増倍は、第１の増倍ゲート下の中間蓄積で終了するが、しかし第２の画素から得られた電荷を読み出すことが望ましい場合に、電子増倍は、第２の増倍ゲート下の電荷蓄積で終了する。グループモードの読み出しが望ましい場合に、電子増倍は、増倍ゲートのいずれか一方の下の電荷蓄積で終了しても良い。グループモードにおいて、電荷は、一方の画素から増倍構造の一方の側に、次に他方の画素から増倍構造の他方の側に連続して転送される。この実施形態において、第１の増倍ゲート下に又は第２の増倍ゲート下にそれぞれ蓄積された電荷を読み出すための、増倍ゲートのそれぞれに関連する２つの別個の読み出し構造が存在する。各読み出し構造は、二次転送ゲート、電荷蓄積ノード、リセットトランジスタ、電圧フォロワ接続における読み取りトランジスタ、及び行選択トランジスタを含む。２つの画素のグループ読み出しモードにおけるように、各画素の簡易読み出しモードにおいて、電子増倍が実行されても良い。グループ読み出しモードにおいて、所与の列の隣接画素から生じる電荷は、読み出されデジタル化される前にグループ化されるが、しかし４つの画素の電荷をグループ化するためには、電荷をグループ化すること、及び次にその結果を隣接列の２つの画素の信号の読み出しの結果とデジタル的に合計することが必要である。
【００２０】
本発明によるセンサにおいて、増倍構造は、４つの隣接画素に共通であり、且つこれらの４つの画素から電荷を受信しても良い。
【００２１】
図３は、デジタル合計動作を必要とせずに感度の改善のために、本発明に従って、各画素の簡易読み出しモード又は４つの画素のグループ読み出しモードで、画素を読み出すことができるようにする、４つの列方向及び行方向隣接画素のグループの組織的な概要の上面図を示す。フォトダイオード、転送ゲート、電荷蓄積ノード等は、図を単純化するために単純な矩形によって表されているが、しかしそれらの幾何学的形状は、画素のピッチを増加させることも画素の光学的開口を減少させることもなしに、利用可能な空間を最も良く満たすために、より複雑であっても良い。図２の図に示されている電気接続は示されていない。
【００２２】
４つの隣接画素に共通の増倍構造が、４つの画素間に位置する自由空間に配置される。この構造は、４つの画素によって蓄積された電子のグループモード読み出しが実行される場合に、電子増倍の実行を可能にする。
【００２３】
４つの画素のそれぞれは、それぞれのフォトダイオード、即ち、第１の行の２つの画素用のＰＨ１１及びＰＨ１２、並びに第２の行の画素用のＰＨ２１及びＰＨ２２を含む。画素ＰＨ１１及びＰＨ２１は、第１の列に属し、画素ＰＨ１２、ＰＨ２２は、第２の列に属する。
【００２４】
一次転送ゲートＧ１１（図２におけるトランジスタＴ１の役割を果たす）は、フォトダイオードＰＨ１１に対して一方の側で、且つ４つの画素のグループに関連する増倍構造の第１の増倍ゲートＧＭ１に対して他方の側で隣接する。一次転送ゲートＧ１１は、第１のフォトダイオードＰＨ１１から増倍構造に電荷を転送できるようにする。この電荷は、第１の増倍ゲートを介して到着する。
【００２５】
第２の一次転送ゲートＧ２１が、フォトダイオードＰＨ２１に対して一方の側で、且つ同じ第１の増倍ゲートＧＭ１に対して他方の側で隣接する。それは、フォトダイオードＰＨ２１から第１の増倍ゲートに電荷を転送できるようにする。
【００２６】
対称的に、第２の列の２つのフォトダイオードに関して、２つの他の一次転送ゲートＧ１２及びＧ２２が、それぞれ、これらの２つのフォトダイオードＰＨ２１及びＰＨ２２に対して一方の側で、且つ増倍構造の第２の増倍ゲートＧＭ２に対して他方の側で隣接する。それらは、これらの他の２つのフォトダイオードから第２の増倍ゲートに電荷を転送できるようにする。
【００２７】
増倍構造は、その好ましい変形例において、一方のゲートが低電位である間に他方のゲートを高電位（逆も同様である）へと交互にするための２つのゲートＧＭ１及びＧＭ２並びに電位切り替え手段を含んでも良い。この構造を用いて得られた電子増倍係数は、印加される電位及び印加される交番数に依存する。
【００２８】
好ましくは、増倍ゲートは、ゲートに印加される高電位及び低電位間の中間の定電位に維持された中間半導体ゾーンＺＳによって分離される。増倍動作中に、第１の増倍ゲートから第２の増倍ゲートに（逆も同様である）交互に通行する電子のパケットが、この中間ゾーンを通過する。中間ゾーンＺＳの両側における増倍ゲートに印加される電位の交番の影響下で電子を増倍させるためのこの機構は、前述の欧州特許出願公開第２  ５０３  ５９６号明細書に、特にその図４に関連して詳細に示されている。
【００２９】
本発明による４画素構造は、２つの他の電荷読み出し構造、即ち、それぞれ、第１の増倍ゲートＧＭ１に関連する構造及び第２の増倍ゲートＧＭ２に関連するもう一方の構造を含む。これらの読み出し構造は、第１の増倍ゲート下に蓄積された電荷、及び第２の増倍ゲート下に蓄積された電荷をそれぞれ読み出す役割を果たす。
【００３０】
第１の読み出し構造は、電荷蓄積ノードＮＤ１と、第１の増倍ゲート及び蓄積ノードＮＤ１の両方に隣接する二次転送ゲートＧ’１とを含む。この二次転送ゲートは、増倍ステップを経験してもしなくても良い第１の増倍ゲート下に存在する電子を蓄積ノードに転送できるようにする。第１の読み出し構造は、次の要素を更に含む。即ち、蓄積ノードＮＤ１の電位をリセットするための、且つ従来のアクティブ画素のトランジスタＴ２と同じ方法で形成されたトランジスタ（図示せず）と、従来のアクティブ画素の読み取りトランジスタＴ４と同じ方法で形成された電圧フォロワ接続における読み取りトランジスタと、従来のアクティブ画素の選択トランジスタＴ５と同じ方法で形成及び接続された行選択トランジスタとを更に含む。全てのこれらの要素は、第１の列の２つの画素に、即ちフォトダイオードＰＨ１１及びＰＨ２１に関連する第１の読み出し構造の一部を形成する。
【００３１】
第２の読み出し構造は、第２の列に属する２つの他の画素に、従ってフォトダイオードＰＨ１２及びＰＨ２２に関連する。それは、第１の構造と同一であり、同じ方法で機能する。それは、電荷蓄積ノードＮＤ２と、第２の増倍ゲートＧＭ２及び蓄積ノードＮＤ２に隣接する二次転送ゲートＧ’２とを含む。それはまた、第１の構造と同じように、次の要素（図示せず）、即ち、第２の蓄積ノードをリセットするためのトランジスタ、フォロワ読み取りトランジスタ、及び行選択トランジスタを含む。
【００３２】
２つの構造の行選択トランジスタは、同じ行導体によって同時に制御される。
【００３３】
構造は、簡易読み出しモード又はグループ読み出しモードにおいて機能し得る。
【００３４】
簡易読み出しモードにおいて、電子ローリングシャッタ（ＥＲＳ）モードが用いられる。即ち、電荷集積時間は、様々な行に対して同一であるが、ある行から次の行へと時間がオフセットする。フォトダイオードは、直前の集積サイクルの終わりから電荷を集積し、集積期間は、フォトダイオードからの電荷転送の終わりから始まって、フォトダイオードからの新しい電荷転送の終わりに各行用に終了する。転送の瞬間は、ある行から次の行へとオフセットされる。
ａ）この集積中に、選択された行の蓄積ノード、例えば第１の行（フォトダイオードＰＨ１１及びＰＨ１２）のノードＮＤ１、ＮＤ２の電位がリセットされる。
ｂ）これらのノードのリセットレベルが読み出される。
ｃ）集積時間の終わりに、第１の行の画素（フォトダイオードＰＨ１１及びＰＨ１２）の電荷が、一次転送ゲートＧ１１及びＧ１２を介して、増倍ゲートＧＭ１及びＧＭ２下へとそれぞれ転送される。この目的のために、増倍ゲートＧＭ１及びＧＭ２は、フォトダイオードの固有電位に対して十分に高い電位に上昇される。
ｄ）増倍ゲートＧＭ１下に蓄積された電荷が、二次転送ゲートＧ’１を介して、蓄積ノードＮＤ１に転送され、同時に又は連続して、増倍ゲートＧＭ２下に蓄積された電荷が、二次転送ゲートＧ’２を介して、蓄積ノードＮＤ２に転送される。ゾーンＺＳの固有電位は、ゲートＧＭ１及びＧＭ２下に存在する電荷が混合するのを防ぐために電位障壁を形成する。
ｅ）フォトダイオードＰＨ１１及びＰＨ１２によって受信された光量をそれぞれ表す蓄積ノードＮＤ１及びＮＤ２の電位が読み出される。
ｆ）動作ａ）〜ｅ）は、ステップｃ）において一次転送ゲートＧ２１及びＧ２２を開くことによって、且つ上記と同じ増倍ゲート、同じ二次転送ゲートＧ’１及びＧ’２、並びに同じ蓄積ノードＮＤ１及びＮＤ２を用いることによって、フォトダイオードＰＨ２１及びＰＨ２２を含む次の行用に反復される。
次に、同じ動作が、次のランクの行のペア用に実行される。
【００３５】
代替として、奇数ランクの全てのフォトダイオード行を最初に、次に偶数ランクの全ての行を読み出すことによって、ハーフフレーム読み出しが実行され得る。
【００３６】
この簡易読み出しモードにおいて、増倍ゲートは、フォトダイオードと蓄積ノードとの間の単純な中間蓄積ゲートとして用いられた。
【００３７】
グループ読み出しモードにおいて、４つのフォトダイオードＰＨ１１、ＰＨ１２、ＰＨ２１、ＰＨ２２の電荷は、増倍構造に集められる。これらの電荷は、増倍され、２つの増倍ゲートの１つの下に蓄積され、且つこの増倍ゲートに関連する読み出し構造、例えば、それが第１の増倍ゲートＧＭ１の問題である場合にはＧ’１及びＮＤ１を含む読み出し構造によって読み出される。
【００３８】
次に、読み出し手順は、次のように進む。即ち、好ましくは、電荷集積が始まる瞬間及び電荷集積が終了する瞬間が、全てのフォトダイオードに対して同じであるグローバルシャッタモードで、４つのフォトダイオードが電荷を集積する。この時間は、各フォトダイオードの電位をリセットするためのトランジスタ（図２におけるＴ３など）であって、全てのフォトダイオード用に同時に制御されるトランジスタが存在する場合には、任意選択的に調整可能である。
ａ）この集積中に、蓄積ノードＮＤ１及びＮＤ２の電位が、リセットされる。同時に、４つの画素の他のグループがリセットされる。
ｂ）集積期間の終わりに、電荷は、一次転送ゲートＧ１１、Ｇ１２、Ｇ２１、Ｇ２２を介してフォトダイオードから転送される。第１の列のフォトダイオード（ＰＨ１１及びＰＨ２１）の電荷は、増倍ゲートＧＭ１下に転送される。２つの他のフォトダイオード（ＰＨ１２及びＰＨ２２）の電荷は、同時に又は直後に増倍ゲートＧＭ２下に転送される。
ｃ）  電子増倍は、位相対立する電位の交番を増倍ゲートＧＭ１及びＧＭ２に印加することによって任意選択的に実行される。増倍又は増倍の欠如は、増倍された電荷を２つの増倍ゲートの１つ、例えばゲートＧＭ１下に蓄積することによって終了される。位相対立は、２つのゲートが同時に低電位であってはならないという限りにおいて、非重複である。この目的のために、高電位レベルがわずかに重複することが望ましくなり得る。
ｄ）行のペア用に、このペアに関連する読み出し構造を用いて、蓄積ノードＮＤ１又はＮＤ２（即ち、電荷が転送されるノード）のリセットレベルが読み出される。次に、増倍ゲート（ここではＧ１）下に蓄積された電荷は、対応する蓄積ノード（ＮＤ１）に転送され、このノードの電位レベルが読み出される。手順は、行の他のペア用に再開される。
【００３９】
従って、このモードにおいて、４つのフォトダイオードの電荷の合計が読み出され、これらの電荷は、増倍構造（ＧＭ１、ＺＳ、ＧＭ２）において混合され増倍される。
【００４０】
グループ読み出しモードにおいて、グローバルシャッタ動作と、蓄積ノードがリセットされて読み出され、その後電荷がこの蓄積ノードに転送されて読み出される相関二重サンプリング読み出しとの両方から利益を得ることが可能である。簡易読み出しモードでは、ＥＲＳ（ローリングシャッタ）動作モードを用いることが必要である。
【００４１】
図３の実施形態において、２つのフォトダイオード行用の増倍構造及び読み出し構造の１つの行が存在する。図４に示されている変形実施形態において、存在するフォトダイオード行と同数の増倍構造行が存在するための対処がなされても良いが、しかし図３に示されているように、隣接行に属する２つの画素に共通の１つの増倍構造のみが存在する。従って、この場合に、各フォトダイオードは、２つの隣接行に属する２つの増倍構造のどちらか１つに電荷を転送できるようにする２つの一次転送ゲートを有する。しかしながら、この実施形態は、図３における実施形態より多くの空間を占める。フォトダイオードに対して同じ位置を有する全ての転送ゲートを同時に作動させることによって、グローバルシャッタモードでセンサを動作させることが可能であることが注目される。図４の実施形態に関して、増倍のない簡易読み出し動作、又は増倍の有無にかかわらず、４つの画素のグループ読み出し動作を実行することが可能である。
【００４２】
図３及び４の変形形態として、例えば図５に示されているように、１つの増倍構造がフォトダイオードの両側に存在するための対処をすることが可能である。従ってそのとき、増倍構造の１つの行に、存在するフォトダイオード列と同数の増倍構造が存在する。この配置が、図４の配置と組み合わされた場合に、図５の配置が得られ、この配置には、各フォトダイオード用に４つの一次転送ゲートが存在し、これらのゲートは、それぞれ、２つの隣接行及び２つの隣接列に属する４つの増倍構造の１つに電荷を転送できるようにする。
【００４３】
これは、グループ読み出しモードにおいて、グループ化される隣接画素を選択することを可能にする。この実施形態はまた、図３の実施形態ほどコンパクトではない。
【００４４】
図６は、本発明に従ってセンサを作製する１つの実際的な方法を示す、画素の技術的な断面図を示す。図６は、図３におけるラインＡ−Ａに沿った横断面図である。このラインＡ−Ａは、フォトダイオードＰＨ１１、一次転送ゲートＧ１１、増倍ゲートＧＭ１、ピン中間半導体ゾーンＺＳ、二次転送ゲートＧ’２、及び蓄積ノードＮＤ２を通過する。図６はまた、図３に示されていない要素、即ち、蓄積ノードＮＤ２をリセットするためのトランジスタ、つまり図２におけるトランジスタＴ２を示す。最後に、蓄積ノードＮＤ２と２つのトランジスタＴ４及びＴ５（列導体ＣＯＬに接続されたフォロワトランジスタ及び行選択トランジスタ）との間の、図２の概略図による電気接続が想起される。フォトダイオードＰＨ１１をリセットするためのトランジスタ（図２におけるトランジスタＴ３）は示されていない。そのトランジスタは、集積期間の最初に、フォトダイオードの電荷をドレイン（図示せず）に転送できるようにする制御ゲートを含む。
【００４５】
画素は、より強くドープされた（ｐ＋）層の表面上に形成された、弱くｐドープされた又はｐ―ドープされた（ｐ−符号は、この弱いドーピングを示すために用いられる）半導体アクティブ層１２を好ましくは含む基板１０上に形成される。画素は、画素を完全に囲む分離障壁１３によって隣接画素から分離される。この障壁は、ｐ型ウェル上の浅いトレンチ分離であっても良い。
【００４６】
画素は、フォトダイオード領域ＰＨ１１を含み、フォトダイオード領域ＰＨ１１の周囲は、アクティブ層１２の深さの一部に注入されたｎ型半導体領域１４の輪郭に従う。この注入領域は、ゼロ基準電位に維持されるｐ＋型表面領域１６を上に載せている。それは、ピンフォトダイオード（即ち、ｐ＋型表面領域の電位が固定されている）の問題である。ゼロ基準電位は、ｐ−型アクティブ層に印加される電位である。最も単純な場合に、それは、アクティブ層の下に位置し、且つそれ自体の電位をアクティブ層に印加するｐ＋型基板の電位である。表面領域１６は、例えば、このゼロ電位に維持される。何故なら、領域１６が、基板１０と接触する深いｐ＋型拡散領域１５に接触するからである。電気接点がまた、この接点を介してゼロ電位を領域１６に印加するために、この拡散領域１５に対して作製される。
【００４７】
電荷蓄積ノードＮＤ２は、アクティブ層１２におけるｎ型拡散領域である。蓄積ノードによって保持される電荷量を電圧レベルに変換するために、この領域の電位をフォロワトランジスタ（Ｔ４）のゲートに印加できるように、接点が蓄積ノード上に形成される。
【００４８】
トランジスタＴ２のゲートは、正のリセット電位Ｖｒｅｆに接続されたｎ＋型領域である排出ドレイン２０へと蓄積ノードから電荷を空にすることができるようにする。
【００４９】
増倍構造ＭＳは、半導体ゾーンＺＳによって分離された絶縁ゲートＧＭ１及びＧＭ２を含む。このゾーンは、アクティブ層１２へと拡散されたｎ型領域３４によって、フォトダイオードと同じ方法（しかし必ずしも同じドーピング密度を伴わない）で形成され、この領域は、ｐ＋型表面領域３６によって覆われる。この領域３６は、例えば、ゼロ基準電位に維持される。何故なら、それが、フォトダイオードの領域１６に接触する領域１５と類似して、基板と接触する深いｐ＋型領域に接触する（図６には示されていない）からである。領域ＺＳは、アクティブ層１２の基準電位、ここでは基板１０の基準電位に領域３６を維持することによって固定された内部固有電位である。
【００５０】
一次転送ゲートＧ１１は、アクティブ層１２から絶縁されたゲートである。それは、フォトダイオードＰＨ１１と増倍ゲートＧＭ１との間に位置し、それは、フォトダイオードからゲートＧＭ１に電荷を転送できるようにする。
【００５１】
二次転送ゲートＧ’２は、増倍ゲートＧＭ２と蓄積ノードＮＤ２との間に位置する絶縁ゲートである。
【００５２】
増倍ゲートＧＭ１及びＧＭ２もまた、アクティブ層から絶縁されるゲートである。それらは、半導体が特定のドーピングを有しなくても良い狭い間隔（利用される技術を考慮してできるだけ狭く）によってゲートＧ１１及びゲートＧ’２からそれぞれ分離される。即ち、それは、アクティブ層１２で直接構成されても良い。
【００５３】
問題となる転送又は増幅段階に依存して、高電位（ゼロより高い）又は低電位（ゼロより低い）を増倍ゲートＧＭ１及びＧＭ２に直接印加するための電位切り替え手段が設けられる。これらの切り替え手段は、それらが画素に位置していないため、示されていない。
【００５４】
フォトダイオードから増倍ゲートＧＭ１に電荷を転送するために、このゲート及び一次転送ゲートＧ１１下に存在する電位は、これらのゲートの電位を増加させることによって低下される。ピンゾーンＺＳは、ゲートＧＭ２へのこれらの電荷の通過を防ぐ電位障壁を形成する。
【００５５】
電荷増倍のために、位相対立する多数（数十、数百又は更に数千）の電位の交番が、ゾーンＺＳをこの交番の高電位と低電位との間の中間の電位にしておきながら、ゲートＧＭ１及びＧＭ２に印加される。ゲートＧＭ１下に蓄積された電荷は、ゲートＧＭ１からゲートＧＭ２に（逆もまた同様である）交互に切り替えられる。電子から見た電界は、電子を加速するのに十分に高く、従って各交番において電子／正孔対及び従って追加の電子を生成する。一交番中の電子利得は非常に低いが、しかしそれは、交番数を掛けられる。一次及び二次転送ゲートの電位は、増倍中は低電位であり、電荷が増倍構造を出るのを防ぐ電位障壁を生成し、且つゲートＧＭ１及びゲートＧＭ２下にこの電荷を交互に閉じ込める。
【００５６】
増倍の終わりに、ゲートＧＭ２が高電位を有するときに交番が停止された場合に、電荷は、ゲートＧＭ２下に蓄積されたままである。反対の場合に、電荷は、ゲートＧＭ１下に蓄積されたままであり得る。電荷が、ゲートＧＭ２下に留まる場合に、二次転送ゲートＧ’２は、従来の読み出しプロセスを用いてトランジスタＴ４及びＴ５でこの電荷を読み出すために、蓄積ノードＮＤ２に電荷を通過させることができるようにする高電位に一時的に上昇される。
【図１】
2016534596.tif 000003
【図２】
2016534596.tif 000004
【図３】
2016534596.tif 000005
【図４】
2016534596.tif 000006
【図５】
2016534596.tif 000007
【図６】
2016534596.tif 000008
【国際調査報告】
2016534596.tif 000009
2016534596.tif 000010
2016534596.tif 000011
2016534596.tif 000012