(57)【要約】  Ｘ線から光を発生するように構成されたシンチレータ層、シンチレータで発生した光を検出するシンチレータ層の第１面のＴＦＴ検出器アレイ、および、シンチレータで発生した光を検出するシンチレータの第２面のＣＭＯＳセンサを備えるＸ線撮像装置。【選択図】図１０
2016524152.tif 000002
【特許請求の範囲】
【請求項１】
Ｘ線から光を発生するように構成されたシンチレータ層を備え、前記シンチレータ層は第１面および第２面を有し、更に、
シンチレータ層で発生した光を検出するように構成された第１面の第１検出器を備え、前記第１検出器は複数の第１検出画素を有し、更に、
シンチレータ層で発生した光を検出するように構成された第２面の第２検出器を備え、前記第１検出器は複数の第２検出画素を有し、第２検出器は第１検出器と相違する、
Ｘ線撮像装置。
【請求項２】
第１検出器は、第１画素サイズの複数の第１検出画素を有するＴＦＴ検出器アレイを備え、第２検出器は、第１画素サイズよりも小さい第２画素サイズの複数の第２検出画素を有するＣＭＯＳセンサを備える、請求項１のＸ線撮像装置。
【請求項３】
前記第１画素サイズは、第２画素サイズの整数倍である、請求項２のＸ線撮像装置。
【請求項４】
シンチレータ層、第１検出器および第２検出器は、Ｘ線がシンチレータ層に伝播する前にＴＦＴ検出器アレイを横切るように構成されて配置される、請求項３のＸ線撮像装置。
【請求項５】
第１検出器は、ベースプレートおよびＴＦＴ検出器アレイを備え、第１検出器は、ＴＦＴ検出器アレイがベースプレートおよびシンチレータ層間に位置するように配置される、請求項４のＸ線撮像装置。
【請求項６】
ＣＭＯＳセンサは、ウェハおよび複数の第２検出画素を備え、ＣＭＯＳセンサは、複数の第２検出画素がシンチレータ層およびウェハ間に位置するように配置される、請求項５のＸ線撮像装置。
【請求項７】
更に、シンチレータ層およびＣＭＯＳセンサ間に配置される光ファイバフェースプレート（ＦＯＦＰ）を備える、請求項６のＸ線撮像装置。
【請求項８】
ＣＭＯＳセンサのウェハは、ウェハの周部の近部に貫通ビアを有し、ビアを介して第２検出画素に対する電気的連結を可能とする、請求項６のＸ線撮像装置。
【請求項９】
ＣＭＯＳセンサは、ウェハおよび複数の第２検出画素を備え、ＣＭＯＳセンサは、ウェハがシンチレータ層と複数の第２検出画素間に位置し、第２検出画素で検出された光がウェハを通過するように配置される、請求項５のＸ線撮像装置。
【請求項１０】
シンチレータ層、第１検出器および第２検出器は、Ｘ線がシンチレータ層に伝播する前に、ＣＭＯＳセンサを横断する構成に配置される、請求項３のＸ線撮像装置。
【請求項１１】
第１検出器は、ベースプレートおよびＴＦＴ検出器アレイを備え、第１検出器は、ＴＦＴ検出器アレイがシンチレータ層およびベースプレート間に位置するように配置される、請求項１０のＸ線撮像装置。
【請求項１２】
ＣＭＯＳセンサは、ウェハおよび複数の第２検出画素を含み、ＣＭＯＳセンサは、複数の第２検出画素がシンチレータ層およびウェハ間に位置するように配置される、請求項１１のＸ線撮像装置。
【請求項１３】
ＣＭＯＳセンサのウェハは、ウェハの周部の近くに貫通ビアを有し、ビアを介して第２検出画素との電気的結合を可能にする、請求項１２のＸ線撮像装置。
【請求項１４】
更に、ＣＭＯＳセンサおよびシンチレータ層間に追加シンチレータ層を備え、追加シンチレータ層は、シンチレータ層と接触し、シンチレータ層および第２検出器アレイの周部間にスペースを形成し、電気コネクタを第２検出器アレイに連結可能とする、請求項１２のＸ線撮像装置。
【請求項１５】
ＣＭＯＳセンサは、ウェハおよび複数の第２検出画素を備え、ＣＭＯＳセンサは、ウェハがシンチレータ層および複数の第２検出画素間に位置し、第２検出画素で検出された光がウェハを通過するように配置される、請求項１２のＸ線撮像装置。
【請求項１６】
更に、シンチレータ層およびＣＭＯＳセンサ間に配置される光ファイバフェースプレート（ＦＯＦＰ）を含む、請求項１０のＸ線撮像装置。
【請求項１７】
ＣＭＯＳセンサは、ウェハおよび複数の第２検出画素を備え、ＣＭＯＳセンサは、複数の第２検出画素が光ファイバフェースプレートおよびウェハ間に位置するように配置される、請求項１６のＸ線撮像装置。
【請求項１８】
第１検出器は、ＴＦＴ検出器アレイの複数の第１検出画素で画定される第１アクティブ検出領域を有し、第２検出器は、ＣＭＯＳセンサの複数の第２検出画素で画定される第２アクティブ検出領域を有し、前記第２アクティブ検出領域は、第１アクティブ検出領域よりも小さい、請求項３のＸ線撮像装置。
【請求項１９】
第１検出器の第１アクティブ検出領域は、シンチレータ層の第１面の実質的に全体を覆い、第２検出器の第２アクティブ検出領域はシンチレータ層の第２面の一部を覆う、請求項１８のＸ線撮像装置。
【請求項２０】
第２アクティブ検出領域で覆われていないシンチレータ層の少なくとも一部は、反射コーティングで覆われる、請求項１９のＸ線撮像装置。
【請求項２１】
更に、第２アクティブ領域で覆われていない第２面の少なくとも一部を覆う取外し可能な反射体を備える、請求項１９のＸ線撮像装置。
【請求項２２】
第２アクティブ検出領域で覆われていないシンチレータ層の第２面の一部が、ＣＭＯＳセンサの反射率と実質的に同じ反射率を有する光学コーティングを塗布される、請求項１９のＸ線撮像装置。
【請求項２３】
第２検出器は、並べてタイル張りされ、矩形または方形のアクティブ検出領域を形成する２以上のＣＭＯＳセンサを備える、請求項２のＸ線撮像装置。
【請求項２４】
前記矩形または方形のアクティブ検出領域は、シンチレータ層の第二の表面の全幅または側部の実質的に覆う、請求項２３のＸ線撮像装置。
【請求項２５】
第１検出画素は、第１画素サイズを有し、第２検出画素は、第１画素サイズよりも小さい第２画素サイズを有する、請求項１のＸ線撮像装置。
【請求項２６】
第１検出器は、第１ＴＦＴ検出器アレイを有し、第２検出器は、第２ＴＦＴ検出器アレイを有する、請求項１のＸ線撮像装置。
【請求項２７】
複数の第１検出画素は、第１アクティブ検出領域を画定し、複数の第２検出画素は、第１アクティブ検出領域よりも小さい第２アクティブ検出領域を画定する、請求項１のＸ線撮像装置
【請求項２８】
複数の第１検出画素は、第１感度を有し、複数の第２検出画素は、第１感度よりもより大きな第２感度を有する、請求項１のＸ線撮像装置。
【請求項２９】
第１検出器は、第１検出速度を有する複数の第１検出画素を備え、第２検出器は、第１検出速度よりもより大きい第２検出速度を有する請求項１のＸ線撮像装置。
【請求項３０】
撮像すべき身体部分に対して撮像装置を位置決めし、この撮像装置は、
第１検出器アレイ、第２検出器アレイ、および、第１および第２検出アレイ間のシンチレータ層を有し、
第１検出器アレイは、第１アクティブ検出領域を画定する複数の第１検出画素を有し、第２検出器アレイは、第１アクティブ検出領域よりもより大きな第２アクティブ検出領域を画定する複数の第２検出画素を有し、更に、
Ｘ線ビームを身体部分に向け、
第１検出器アレイを使用して第１画像信号を取得し、更に、
第２検出器アレイを使用して第２画像信号を取得する、
撮像方法。
【請求項３１】
Ｘ線ビームは平行にされ、第１ビーム部分と第２ビーム部分とを形成し、第１ビーム部分は第１線量レベルを有し、第２ビーム部分は第１線量レベルよりもより少ない第２線量レベルを有し、第１画像信号は第１ビーム部分を使用して取得し、第２画像信号は第２および第１ビーム部分を使用して取得する、請求項３０の撮像方法。
【請求項３２】
更に、第１および第２画像信号を使用して第３画像を演算する工程を備える、請求項３０の撮像方法。
【請求項３３】
第３画像を演算する工程は、第１画像信号を第２画像信号で補間する工程を備える、請求項３０の撮像方法。
【請求項３４】
第１検出器アレイは、ＣＭＯＳ検出器アレイであり、第２検出器アレイは、ＴＦＴ検出器アレイである、請求項３０の撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施形態は、Ｘ線撮像装置および方法に関する。具体的には、ＴＦＴフラットパネル内にＣＭＯＳセンサを埋設したＸ線撮像装置について記載する。
【背景技術】
【０００２】
現在、ほとんどのフラットパネルＸ線イメージャは、アモルファスシリコン（ａ−Ｓｉ）薄膜トランジスタ（ＴＦＴ）センサ技術に基づいている。ＴＦＴフラットパネルイメージャは大きな視野（ＦＯＶ）の画像を提供することができるが、解像度、低線量性能性能、および読出し速度に限界がある。解像度は、典型的には、低速マンモグラフィ用途に約７０μｍ、より典型的には、放射線画像撮影に１４０μｍに制限されている。動的なアプリケーションでは、合理的な低線量性能を達成するために、１８０μｍから４００μｍのより大きな有効画素サイズが用いられ、フル解像度またはビニングモードの操作のいずれかでは、３〜１０ｎＧｙ範囲のＸ線量制限された照射線量で使用され、ピクセルあたり約１０００ｅの最小電子ノイズによって決定される。利用可能な最大読出し速度は、画素内の電荷移動の速度とフラットパネルイメージャ内の大きな寄生データラインキャパシタンスで生成される電子ノイズの除去の必要性で制限され、典型的にはフル解像度のための毎秒１５フレーム（ｆｐｓ）、ビニング解像度のための３０ｆｐｓの範囲である。また、ａ−Ｓｉフォトダイオードは、ディープトラップがロードされ、これは画像ゴーストのアーチファクに至る可能性がある。
【０００３】
相補型金属酸化膜半導体（ＣＭＯＳ）イメージセンサは、解像度、低照射線量性能、読み出し速度の制限を克服するため開発されている。ピクセルアンプ(pixel amplifiers)は、Ｘ線光子によって生成された信号を増強することができ、ａ−Ｓｉ ＴＦＴフラットパネルに対して少なくとも１０倍低く、量子制限線量を減少することができる。そのようなアンプは、画素内に大きなスペースを取るが、５０μｍまでの解像度をこの技術で容易に達成することができる。この技術における結晶シリコン（ｃ−Ｓｉ）のより高い移動性およびフォトダイオードの低ピクセル容量により、読出し速度は、ピクセル内の電荷移動で制限されず、より高度のバンド幅増幅が電子ノイズと妥協することなく使用できる。ＣＭＯＳ技術により、１００ｆｐｓを遥かに超える読出し速度を達成できる。さらに、ｃ−Ｓｉから形成したフォトダイオードは、典型的には重要なレベルのディープトラップを包含せず、したがって、フォトダイオードに起因する画像ゴーストはＣＭＯＳセンサには存在しない。
【０００４】
ＣＭＯＳイメージセンサは、一般的に、光学カメラで使用され、典型的には、Ｘ線イメージャに対する高ダイナミックレンジおよび直線性の要件を備えた設計がされていない。Ｘ線センサは、フルＣＭＯＳウェハ（典型的には直径が８または１２インチ）を用い、大面積フォーマットを達成するためにタイル張りすることもある。ＣＭＯＳセンサはａ−Ｓｉ ＴＦＴフラットパネル検出器の技術的欠点の多くを克服することができるが、複数のＣＭＯＳウェハから検出器を構築するためのコストは、ほとんど全ての医療機器用途に対して高額すぎると考えられる。
【発明の概要】
【０００５】
本開示は、例えば、ａ−Ｓｉ ＴＦＴイメージセンサ等の大面積フラットパネルに重ねたＣＭＯＳイメージセンサ等の制限された面積、高性能センサを有するＸ線撮像装置を提供する。このユニークなデザインは、ａ−Ｓｉ ＴＦＴパネルの安価で、大面積の特性を持つＣＭＯＳセンサから得られる高性能特性の利点を有する。例えば、３０ｘ３０ｃｍのアクティブ検出領域を有する典型的な大型ＴＦＴフラットパネル検出器では、１０ｘ１０ｃｍのＣＭＯＳセンサを、例えばＴＦＴパネル検出器の中央部に埋め込むことができる。得られる「ハイブリッド」検出器は、完全タイル張りのＣＭＯＳセンサより費用の増分がかなり少ない。
【０００６】
ＣＭＯＳセンサおよびＴＦＴフラットパネル検出器の解像度は、ＴＦＴフラットパネル検出器のネイティブ解像度が、ＣＭＯＳセンサの解像度の整数倍であるように設計することがでる。例えば、５０μｍのＣＭＯＳセンサは、２００μｍのＴＦＴパネル検出器と一致するように、４ｘ４でビニングすることができ、または、７０μｍＣＭＯＳセンサは、１４０μｍのＴＦＴパネル検出器と一致するように２ｘ２でビニングすることができる。ソフトウェア補間を使用して、ＣＭＯＳセンサからのより高解像度の画像をＴＦＴフラットパネル検出器の低解像度に一致するように変換することができる。
【０００７】
ＣＭＯＳセンサおよびＴＦＴパネル検出器は、ＣｓＩ：Ｔｌ等の共通のシンチレータ層を共有することができ、これはＴＦＴパネル検出器およびＣＭＯＳセンサ間に挿入することができる。反射コーティングまたは取外し可能な反射器で、ＣＭＯＳセンサの周囲のシンチレータを覆うことができる。ＣＭＯＳセンサの周囲のシンチレータ上の光学コーティングは、ＣＭＯＳセンサの光反射特性と一致（match）するように選択することができ、したがってＴＦＴ検出器のピクセル応答が受ける影響は最小になる。様々な実施形態および配置が、小さなＣＭＯＳセンサに接続するために設けられ、隣接するＴＦＴパネル検出器が正常に動作可能とする。
【０００８】
提供されるＸ線撮像装置は、様々な態様で使用することができる。一般的な画像化のために、ＴＦＴパネル検出器は、それ自体で、または、２つのイメージャからの信号を滑らかに組合わせるための好適なソフトウェアを使用してＣＭＯＳセンサの画素と組合わせて使用することができる。ユーザが関心領域（ＲＯＩ）を拡大し、周囲領域への放射線量を低減しようとするときは、ユーザは、ＲＯＩ上で検出器を中央に配置し、この後、検出器を切換え、高レベルの解像度のＣＭＯＳセンサからＣＭＯＳセンサの本来の解像度に低下させて読取る。これは、プログラム可能コリメータでＲＯＩ周辺のＸ線露光を遮断することで達成することができる。あるいは、中央ゾーンを高い線量および解像度で見つつ、低吸収コリメータで低線量の周辺画像を得ることができる。ＲＯＩおよび周辺領域を含む画像全体は、高線量の中央ゾーンを囲む周囲に低減線量を提供する低吸収コリメータを使用することにより、得ることができる。
【０００９】
この概略は、簡略した形態で選択した実施形態を紹介するために提供したものであり、請求の範囲の主題の主要特徴または本質的な特徴を特定することを意図するものではなく、請求の範囲の主題の範囲を定める支援として用いることを意図したものでもない。他の実施形態が、詳細な説明に記載されている。
【００１０】
開示した方法および装置のこれらおよび他の特徴および利点は、添付の図面および下に添付の特許請求の範囲と併せて以下の詳細な説明を読むことにより理解される。
【図面の簡単な説明】
【００１１】
【図１】図１は、本開示の実施形態に係る撮像システムを概略的に示すブロック図である。
【図２】図２は、本開示の実施形態によるＴＦＴパネル、シンチレータ層、およびＣＭＯＳセンサを備える例示的な撮像装置を概略的に示す。
【図３】図３は、本開示の実施形態によるＣＭＯＳセンサ、シンチレータ層、およびＴＦＴパネルを備える例示的な撮像装置を概略的に示す。
【図４】図４は、例示的な撮像装置の種々の実施形態を概略的に示し、ここでは、Ｘ線は、本開示の実施形態によるシンチレータ層に伝播する前に、ＴＦＴパネルを横断する。
【図５】図５は、例示的な撮像装置の種々の実施形態を概略的に示し、ここでは、Ｘ線は、本開示の実施形態によるシンチレータ層に伝播する前に、ＴＦＴパネルを横断する。
【図６】図６は、例示的な撮像装置の種々の実施形態を概略的に示し、ここでは、Ｘ線は、本開示の実施形態によるシンチレータ層に伝播する前に、ＴＦＴパネルを横断する。
【図７】図７は、例示的な撮像装置の種々の実施形態を概略的に示し、ここでは、Ｘ線は、本開示の実施形態によるシンチレータ層に伝播する前に、ＣＭＯＳセンサを横断する。
【図８】図８は、例示的な撮像装置の種々の実施形態を概略的に示し、ここでは、Ｘ線は、本開示の実施形態によるシンチレータ層に伝播する前に、ＣＭＯＳセンサを横断する。
【図９】図９は、例示的な撮像装置の種々の実施形態を概略的に示し、ここでは、Ｘ線は、本開示の実施形態によるシンチレータ層に伝播する前に、ＣＭＯＳセンサを横断する。
【図１０】図１０は、例示的な撮像装置の種々の実施形態を概略的に示し、ここでは、Ｘ線は、本開示の実施形態によるシンチレータ層に伝播する前に、ＣＭＯＳセンサを横断する。
【図１１】図１１は、本開示の実施形態による例示的な撮像方法を示すフローチャートである。
【発明を実施するための形態】
【００１２】
Ｘ線撮像装置および撮像方法の種々の実施形態が記載されている。なお、本開示は、記載された特定の実施形態に限定されるものではなく、もちろん、変化することができることを理解すべきである。特定の実施形態に関連して説明した態様は、必ずしもその実施形態に限定されるものではなく、他のいずれの実施形態でも実施することができる。さらに、以下の説明では、例えば特定の材料、寸法、処理の例としての具体的な詳細については、本開示の充分に理解するために記載したものである。しかし、当業者であれば、これらの特定の詳細は、本開示の実施形態を実施するために採用する必要がないことは明らかである。他の例においては、周知の構成要素またはプロセス工程は、本開示の実施形態が不必要に不明瞭になることを防止するために、詳細な説明を省略することもある。
【００１３】
「前」、「背」、「トップ」および「底」、「上側」、「下側」、「上方」、「下方」等の様々な相対的な用語は、様々な実施形態の説明を容易にするために使用することがある。相対的な用語は、構造の通常の方向について規定するものであり、必ずしも製造または使用の際の構造体の実際の方向を示すものではない。したがって、以下の詳細な説明は限定的な意味で解釈されるべきものではない。明細書および請求の範囲で使用される「ａ」、「ａｎ」および「ｔｈｅ」の単数形は、文脈が明らかにそれ以外を示すものでなければ、複数を参照することを含む。したがって、「ＣＭＯＳセンサ」は１または複数ＣＭＯＳセンサを含むこと指し、「ＴＦＴトランジスタ」は本明細書に記載の構成の１または複数のＴＦＴトランジスタを含むことを指すものである。
【００１４】
ここで使用する用語「シンチレータ層」は、Ｘ線光子を可視光に変換するように構成されたＸ線撮像装置における機能層を指す。動作時には、シンチレータ層の材料がＸ線光子と相互作用し、シンチレータ内の原子のエネルギーを高める。シンチレータ崩壊でエネルギー的に励起された原子が自身の基底状態に戻るときに、可視光を発する。可視光は、シンチレータ層に結合された検出器アレイによって検出することができる。
【００１５】
ここで使用する用語「ＴＦＴ検出器アレイ」は、それぞれが感光素子と薄膜トランジスタを有する複数の検出画素を含む検出器アレイを指す。ＴＦＴ検出器アレイは、上側に半導体の薄膜、誘電体および金属コンタクト（ＴＦＴトランジスタ）が堆積され、感光素子が形成された支持および非導電性ベースプレートまたは基板上に形成することができる。ＴＦＴ検出器アレイ、および、上側にＴＦＴ検出器アレイが形成されたベースプレートまたは基板をまとめて、本開示のＴＦＴ検出器パネルまたはＴＦＴパネルと称することがある。
【００１６】
ここで使用する用語「ＣＭＯＳ検出器アレイ」は、それぞれが感光素子および相補型金属酸化膜半導体回路または多結晶シリコン酸化物半導体回路を有する複数の検出画素を含む検出器アレイを指す。ＣＭＯＳ検出器アレイは、ＣＭＯＳ回路のアクティブ半導体として機能するウェハまたは基板上に形成することができる。ＣＭＯＳ検出器アレイおよびＣＭＯＳ検出器アレイが形成された半導体ウェハをまとめて、本開示におけるＣＭＯＳセンサと称することがある。
【００１７】
ここで使用する用語「異なる検出器」は、異なる画素設計、アーキテクチャまたはサイズ、および／または、他の異なる特徴または構造を有する第１および第２検出器を指し、第１および第２検出器はこれらの特徴または構造によりそれぞれ異なる解像度、感度、検出速度および／または他の特性が与えられる。例えば、第１の検出器がＴＦＴ検出器アレイを有し、第２検出器がＣＭＯＳセンサを有する場合は、第１検出器は、第２検出器とは異なる。ピクセル設計、アーキテクチャおよび／またはサイズが相違する場合、および／または、第１および第２ＴＦＴ検出器の他のいずれかの特徴が相違し、これにより、第１および第２ＴＦＴ検出器の解像度、感度、検出速度および／または他の特性を相違させる場合は、第１ＴＦＴ検出器は第２ＴＦＴ検出器と相違する。
【００１８】
Ｘ線撮影装置が、本明細書に記載されている。Ｘ線撮影装置は、Ｘ線から可視光を発生するように構成されたシンチレータ層を備えることができ、第１および第２面を有する。Ｘ線撮像装置は、シンチレータ層で生じた光を検出するように構成された第１面の第１検出器、および、シンチレータ層で生じた光を検出するように構成された第２面の第２検出器を有することができる。第１検出器および第２検出器は異なっている。例として、第１検出器および第２検出器は、異なるＴＦＴ検出器であってもよい。第１検出器は、第１画素サイズを有する複数の第１検出画素を含み、第２検出器は、必要に応じて、第１画素サイズよりも小さな第２画素サイズまたは同じ画素サイズとすることもできる複数の第２検出画素を含むことができる。これに代えまたは追加して第１検出器は、第１アクティブ検出領域を画定する複数の第１検出画素を有することができ、第２検出器は、第１アクティブ検出領域よりも小さい第２アクティブ検出領域を画定する複数の第２検出画素を有することができる。複数の第１検出画素は第１感度を有することができ、複数の第２検出画素は第１感度よりも高い第２感度を有することができる。これに代えまたは追加して、複数の第１検出画素は、第１検出速度を有することができ、複数の第２検出画素は、第１速度よりも早い第２検出速度を有することができる。したがって、本開示によると、Ｘ線撮像装置は、単一のシンチレータ層を挟んだ異なる検出器で構成で提供され、検出器の一方は、例えばより高い解像度、より高い感度およびより低い線量、より早い速度等の特定の動作を強化した設計とすることができる。
【００１９】
実施形態のうちには、第１検出器は、複数の第１検出画素を有するＴＦＴ検出器アレイを備えることができるものがある。第２検出器は、第２検出画素を複数備えたＣＭＯＳセンサを有することができる。ＴＦＴ検出器アレイの第１検出画素は第１画素サイズを有する。 ＣＭＯＳセンサの第２検出画素は、第２画素サイズを有する。ＣＭＯＳセンサの第２画素サイズは、ＴＦＴ検出器アレイの第１画素のサイズより小さくてもよい。実施形態には、ＴＦＴ検出器アレイの第１画素のサイズが、ＣＭＯＳセンサの第２画素サイズの整数倍とすることができるものがある。
【００２０】
第１検出器は、ＴＦＴ検出器アレイの複数の第１検出画素で画定される第１アクティブ検出領域を提供する。第２検出器は、ＣＭＯＳセンサの複数の第２検出画素によって画定される第２アクティブ検出領域を提供する。ＣＭＯＳセンサで設けられる第２アクティブ検出領域はＴＦＴ検出器アレイによる第１アクティブ検出領域よりも小さくてもよい。
【００２１】
実施形態には、ＴＦＴ検出器アレイによって提供された第１アクティブ検出領域が、実質的にシンチレータ層の全体の第１面を覆うことができるものがある。ＣＭＯＳセンサで提供される第２アクティブ検出領域は、シンチレータ層の第２面の一部を覆うことができる。実施形態には、ＣＭＯＳセンサの第２アクティブ検出領域で覆われてないシンチレータ層の第２面の一部を反射コーティングで被覆することができるものがある。実施形態には、取外し可能な反射器が、第２アクティブ領域で覆われてないシンチレータ層の第２面の一部に取付けできるものがある。実施形態には、第２アクティブ検出領域で覆われてないシンチレータ層の第２面の一部が、ＣＭＯＳセンサの反射率と実質的に同じ反射率を有する光学コーティングを被覆できるものがある。
【００２２】
実施形態には、第２検出器が例えば矩形または方形形状のより大きなアクティブ検出領域を提供するために、並べてタイル張りとした２またはそれ以上のＣＭＯＳセンサを備えることができるものがある。例えば、タイル張りのＣＭＯＳセンサによって提供されるアクティブ検出領域は、シンチレータ層の第２面の全幅または側部を実質的に覆うことができる。
【００２３】
Ｘ線撮像装置のシンチレータ層、第１検出器および第２検出器は、様々な構成で配置することができる。実施形態には、シンチレータ層、第１検出器および第２検出器は、入射したＸ線が、シンチレータ層に伝播する前に、最初にＴＦＴ検出器アレイを横切るように配置することができるものがある。例として、第１検出器は、Ｘ線が実質的に透過するベースプレートおよびＴＦＴ検出器アレイを有することができ、ＴＦＴ検出器アレイがベースプレートとシンチレータ層との間に位置するように配置される。このように、Ｘ線は、使用時にシンチレータ層内に伝播する前に、ベースプレート、その後、ＴＦＴ検出器アレイを横切る。
【００２４】
第２検出器は、ＣＭＯＳウェハおよび複数の検出画素を有することができ、検出画素がシンチレータ層とＣＭＯＳウェハとの間に位置するように、シンチレータの第２面に配置される。フレックスコネクタ等の電気接点がビアを介してＣＭＯＳ検出画素に連結できるように、ＣＭＯＳウェハは周部近くの貫通ビアを設けることができる。これに代え、光ファイバフェースプレート（ＦＯＦＰ）は、シンチレータ層とＣＭＯＳセンサとの間に配置することができる。このように、フレックスコネクタは、ＣＭＯＳウェハの貫通ビアを必要とすることなく、ＣＭＯＳ検出画素に連結することができる。実施形態には、第２検出器は、ＣＭＯＳウェハがシンチレータ層とＣＭＯＳ検出画素との間に位置するように、シンチレータの第２面に配置できるものがある。このように、シンチレータで発生した光は、ＣＭＯＳ検出画素で検出される前に、ＣＭＯＳウェハを通過する。
【００２５】
代りの実施形態では、シンチレータ層、第１検出器および第２検出器は、Ｘ線がシンチレータ層に伝播する前に、第１ＣＭＯＳセンサを横切るように配置することができる。例として、第２検出器は、ＣＭＯＳウェハおよび複数の検出画素を有することができ、ＣＭＯＳ検出画素がシンチレータ層とＣＭＯＳウェハとの間に位置するように配置される。ＣＭＯＳウェハの周縁部近傍に貫通ビアを設け、このビアを介してＣＭＯＳ検出画素に電気的結合を可能とすることができる。代りの実施形態では、シンチレータ層とＣＭＯＳウェハの周縁部との間にスペースが設けられ、ＣＭＯＳ検出画素にフレックスコネクタを連結可能とするように、シンチレータの追加の薄膜層をシンチレータ層とＣＭＯＳウェハの周縁部との間に設けることができる。実施形態には、第２検出器は、ＣＭＯＳウェハがシンチレータ層とＣＭＯＳ検出画素の間に位置し、光がＣＭＯＳ検出画素で検出される前にＣＭＯＳウェハを通過するように、配置することができるものがある。
【００２６】
例示的な実施形態について、図面を参照して説明する。なお、いくつかの図面は必ずしも一定の縮尺で描かれていないことに留意すべきである。図面は、特定の実施形態の説明を容易にするためのものであり、網羅的な説明をとして意図するものではなく、または開示の範囲を限定するものとして意図するものでもない。
【００２７】
図１は、本開示のいくつかの実施形態による例示的な撮像システム１００を示すブロック図である。撮像システム１００は、Ｘ線撮像装置１０２、制御および処理システム１０４、ユーザインタフェース１０６、および、ディスプレイ１０８を有してもよい。グラフィカルユーザインタフェース、キーボード、マウス等のユーザインタフェース１０６を介して、制御および処理システム１０４は、撮像装置１０２用の制御信号を生成することができ、撮像装置は画像データ信号を次に戻す。制御および処理システム１０４は、以下でより詳細に説明するように、撮像装置のＴＦＴパネルおよびＣＭＯＳセンサからの組合せ画像信号を含む画像データ信号を処理し、ディスプレイ１０８上に表示するために処理された画像を提供することができる。
【００２８】
図２は、本開示のいくつかの実施形態による例示的な撮像装置２００を示す。撮像装置２００は、図示のように、第１面２０４と第２面２０６を有するシンチレータ層２０２を備える。図２に示すように、シンチレータ層２０２の第１面２０４は、入射Ｘ線に面した前面であってもよい。ＴＦＴ検出器アレイを含む第１検出器２０８は、第１面２０４に配置され、シンチレータ層２０２で発生した光を検出するように構成することができる。ＣＭＯＳ検出器アレイを含む第２検出器２１０は、第２面２０６に配置され、シンチレータ層２０２で発生した光を検出するように構成することができる。図２に示すように、第１検出器２０８、シンチレータ層２０２、および、第２検出器２１０は、Ｘ線がシンチレータ層２０２内に伝播する前に、ＴＦＴ検出器アレイ２０８を横切るように配置することができる。
【００２９】
ＴＦＴ検出器２０８は、シンチレータ層２０２の第１面２０４の実質的に全体を覆うことができる第１アクティブ検出領域を規定する複数の第１検出画素を有してもよい。ＣＭＯＳ検出器２１０は、シンチレータ層２０２の第２面２０６一部、例えば中央または中心部を覆うことができる第２アクティブ領域を画定する複数の第２検出画素を有してもよい。ＣＭＯＳ検出器２１０の第２アクティブ検出領域で覆われてないシンチレータ層２０２の第２面２０６の一部は、反射コーティング２１２で被覆することができる。代わりに、取外し可能な反射器を、シンチレータ層の第２面の被覆されていない部分に取り付けてもよい。第２面の覆われていない部分の光学コーティング２１２または取外し可能な反射器は、ＴＦＴ検出器２０８のピクセル応答が最小限に影響されるように、ＣＭＯＳ検出器２１０の光反射特性と一致するように選択することができる。
【００３０】
図３は、例示的な撮像装置３００である他の実施形態を概略的に示す。図３に示す撮像装置は、図２に示す撮像装置２００と多くの点で類似する。例えば、撮像装置３００は、第１面２０４および第２面２０６を有するシンチレータ層２０２、第１面２０４に配置されたＴＦＴ検出器アレイを有する第１検出器２０８、および第２面２０６に配置されたＣＭＯＳ検出器アレイを有する第２の検出器２１０を備えてもよい。ＴＦＴ検出器２０８は、実質的にシンチレータ層２０２の第一面２０４全体を覆うことができる第１アクティブ検出領域を提供することができる。ＣＭＯＳ検出器２１０は、シンチレータ層２０２の例えば中央または中心部である第２面２０６の一部を覆うことができる第２アクティブ検出領域を提供することができる。ＣＭＯＳ検出器２１０の第２アクティブ検出領域で覆われてないシンチレータ層２０２の第二面２０６の部分は、反射コーティング２１２で覆うことができる。これに代え、取外し可能な反射器を、シンチレータ層２０２の第２面２０６の覆われていない部分に取付けてもよい。図２に示す撮像装置２００の構成とは異なり、図３に示す撮像装置３００では、シンチレータ層２０２の第２面２０６は、入射Ｘ線に面する前面である。第１検出器２０８、シンチレータ層２０２および第２検出器２１０は、Ｘ線が、シンチレータ層２０２内に伝播する前に最初にＣＭＯＳ検出器２１０を横切るように配置されている。
【００３１】
シンチレータ層２０２は、Ｘ線から可視光を発生するように構成された任意の好適なシンチレータ材料を含むことができる。典型的なシンチレータ材料としては、限定されるものではないが、ガドリニウムオキシサルファイド（ｇａｄｏｌｉｎｉｕｍ  ｏｘｉｓｕｌｆｉｄｅ）（Ｇｄ2Ｏ2Ｓ：Ｔｂ）、タングステン酸カドミウム（ｃａｄｍｉｕｍ  ｔｕｎｇｓｔａｔｅ）（ＣｄＷＯ4）、ゲルマン酸ビスマス（ｂｉｓｍｕｔｈ  ｇｅｒｍａｎａｔｅ）（Ｂｉ4Ｇｅ3Ｏ12またはＢＧＯ）、ヨウ化セシウム（ｃｅｓｉｕｍ  ｉｏｄｉｄｅ）（ＣｓＩ）、セシウムヨウ化タリウム（ｃｅｓｉｕｍ  ｉｏｄｉｄｅ  ｔｈａｌｌｉｕｍ）（ＣｓＩ：Ｔｌ）等、またはそれらの任意の組み合わせが含まれる。シンチレータは、構造化）または画素化）されてもよい。構造化されたシンチレータは柱状または針状構造を含むことができ、検出画素に向かってその中に放出された光を導くライトパイプとして作用することができる。画素化されたシンチレータマトリクスは、シンチレータ結晶をスライスして平行六面体に形成することができ、次に、反射性または吸収性コーティングの層で被覆され、一緒に結合されて戻される。構造化または画素化されたシンチレータは、シンチレータ内の光の広がりを低減し、解像度を向上させることができる。これに代え、シンチレータ層は、非構造化または非画素化することができる。透明または連続シンチレータまたは蛍光体スクリーンを使用することで、撮像装置の製造コストを低減することができる。
【００３２】
ＴＦＴ検出器２０８は、シンチレータ層２０２内で形成された光に応じて電気信号を生成するように構成された複数の検出画素を有してもよい。ＴＦＴ検出器アレイを形成する構造および方法は当該分野で既知であり、したがって、ここでは、その詳細な説明を省略し、ここに開示する実施形態の説明が不明瞭となるのを回避する。一般に、ＴＦＴ検出器アレイは、ガラス、プラスチックまたは同様な材料から形成されるベースプレートまたは基板上に、半導体の薄膜、誘電体および金属コンタクトを被覆およびパターニングすることで形成することができる。ＴＦＴ検出器アレイは、例えば数十万または数百万の多数の検出画素を縦横または他のパターンに配列してアクティブ検出領域を形成する。各検出画素は、約７０μｍから４００μｍの範囲の画素サイズを有する。各検出画素は、光を電気に変換する感光性素子および電荷にアクセスする薄膜トランジスタを有することができる。感光性素子は、フォトダイオード、フォトゲート、フォトトランジスタ、または、他の感光性素子をでもよい。薄膜トランジスタは、アモルファスシリコン（ａ−Ｓｉ）ＴＦＴであってもよい。検出画素は、駆動回路でアクセスされ、電気信号が読取回路で受取られる。検出画素との電気カップリングまたは接続は、例えばテープ自動ボンディング（ＴＡＢ）またはワイヤボンディングにより行うことができる。電気信号は増幅され、アナログ−デジタル変換器（ＡＤＣ）で変換され、これによるデジタル化信号データは、多重化され、バッファリングされ、制御および処理システムに伝達され、更に処理される（図１）。
【００３３】
ＣＭＯＳ検出器２１０は、シンチレータ層２０２で形成された光に応答して電気信号を発生するように構成された複数の検出画素を有することができる。ＣＭＯＳ検出器アレイを形成する構造および方法は当該分野で既知であり、したがって、ここでは、その詳細な説明を省略し、ここに開示する実施形態の説明が不明瞭となるのを回避する。一般に、高度なサブミクロンまたはディープサブミクロン（０．５μｍ、０．３５μｍ、０．２５μｍ、０．１８μｍ）ＣＭＯＳ技術は、典型的には８または１２インチ径の半導体ウェハ上にＣＭＯＳセンサを形成することが可能である。ＣＭＯＳセンサは、縦横または他のパターンに配列されてアクティブ検出領域を形成する多数の検出画素を有することができる。ＣＭＯＳ技術は、画像検出器のためのより小さな画素および柔軟な読取スキームを可能とする。したがって、ＣＭＯＳイメージャはより小さな対象物をより高い解像度で記録可能とする。例として、各ＣＭＯＳ画素は、１０〜１００μｍの範囲の画素サイズを有することができる。各検出画素は、光を電気に変換するフォトダイオードおよび１または複数のＭＯＳトランジスタ等の感光性素子を有することができる。ＣＭＯＳ検出画素は、パッシブピクセルアーキテクチャに形成することができ、各画素は光子を電荷に変換するフォトダイオードおよび形成された電荷にアクセスするトランジスタを有する。ＣＭＯＳ検出画素は更に、アクティブピクセルアーキテクチャに形成することができ、各画素は、フォトダイオードおよび信号対ノイズ比を増大する爲により多くのトランジスタを有することができる。増幅トランジスタを、信号を増幅するために内包し、ａ−Ｓｉ ＴＦＴフラットパネルに対して少なくとも１０倍少ない量子制限線量（ｑｕａｎｔｕｍ  ｌｉｍｉｔｅｄ  ｄｏｓｅｓ）に減少することができる。画素信号は、読取回路でアクセスされ、ＣＭＯＳ画素との電気連結または接続は、例えばテープ自動ボンディング（ＴＡＢ）、ワイヤボンディングまたは他の可撓性コネクタで達成することができる。電気信号は、増幅され、アナログ−デジタル変換器（ＡＤＣ）で変換され、これによるデジタル化された信号データは多重化され、バッファリングされ、制御および処理システムに伝達され、更に処理される（図１）。
【００３４】
実施形態には、ＣＭＯＳセンサ２１０は、耐放射性を有し、またはＸ線照射によって引き起こされる損傷に耐えるように構成できるものがある。ＣＭＯＳセンサを耐放射性に製造する方法は、当技術分野で既知あり、したがって、その詳細な説明は省略する。一般的には、ＣＭＯＳセンサの耐放射性は、密封形状（ｅｎｃｌｏｓｅｄ  ｇｅｏｍｅｔｒｙ）、ガードリング、および他の適切な耐放射性レイアウトを含む物理的設計技術を使用することによって達成することができる。
【００３５】
本開示の実施形態には、２つ以上のＣＭＯＳセンサ２１０を、よりアクティブな検出領域を形成するためにタイル張りできるものがある。例えば、２つまたは４つのＣＭＯＳセンサを、矩形または正方形、または他の好適な形状に並べてタイル張りし、よりアクティブな検出領域を提供することができる。組合わせた検出領域は、シンチレータ層２０２の第二面２０６の実質的に幅全体、または側面を覆うことができる。
【００３６】
実施形態には、ＣＭＯＳセンサ２１０の検出画素は、ＴＦＴ検出器２０８の検出画素のそれよりも小さい画素サイズを有してよいものがある。いくつかの実施形態では、ＴＦＴ検出器２０８の画素サイズは、ＣＭＯＳセンサ２１０の画素サイズの整数倍とすることができる。例として、ＣＭＯＳセンサ２１０は、５０μｍの画素サイズを有し、ＣＭＯＳ画素は、ＴＦＴ検出器２０８の２００μｍの画素サイズに合わせて、４×４のビニング操作することができる。別の例では、ＣＭＯＳセンサ２１０は、７０μｍの画素サイズを有してもよく、ＣＭＯＳ画素はＴＦＴ検出器２０８の１４０μｍの画素サイズに合わせて２×２のビニング操作することができる。ソフトウェア補間を用いて、ＣＭＯＳセンサからの高解像度画像を変換して、ＴＦＴ検出器のより低い解像度に一致させることができる。
【００３７】
図１に戻ると、制御および処理システム１０４は、ビニングおよびズームレベルの様々なモードの下でＣＭＯＳおよびＴＦＴ検出器アレイからの画像信号を滑らかに合成するように構成されたソフトウェアプログラムを含むことができる。ソフトウェアプログラムは、境界のピクセル値を補間し、値を埋めることにより、ＣＭＯＳおよびＴＦＴ検出器アレイ間の境界を処理し、２つの画像間を滑らかに移行するように構成することができる。ソフトウェアプログラムは更に、２つのユニット間のＸ線感度が相違するため、ＣＭＯＳおよびＴＦＴ検出器アレイからの画像間のコントラストを整合させるように構成することもできる。実施形態のうちには、図１に示す撮像システム１００は更に、Ｘ線フィルタ材料（図示しない）で構築されたコリメータを有することができ、制御システム１０４はコリメータおよび／またはＸ線源の動作を制御するように構成することができ、したがって、高解像度のＣＭＯＳ検出器アレイで覆われた撮像装置１０２の中心領域は高い信号対ノイズ比を得るためにより高い線量を受け、ＣＭＯＳ検出器アレイの外側の周辺領域は、患者に対する線量を減少しつつ、ＴＦＴ検出器アレイによる大きな全体的な画像を得るためにより低い線量を受けることができる。コリメータは１または複数の可動リーフを有し、Ｘ線減衰量を異なるレベルとすることができる。「Ｘ線フィルタ材料で形成されたリアルタイムで移動するＸ線コリメータ」と題する２０１３年９月２６日付け出願の出願番号ＵＳ１４／０３７７６３は、本開示の撮像装置の種々の実施形態と共に使用可能なコリメータの種々の実施形態を記載する。出願番号ＵＳ１４／０３７７６３の開示は、その全体を参照することにより本開示に包含される。全画像を横断する画像信号レベルを平坦にするため、周辺画像はコリメータ制御にフィードバックし、Ｘ線減衰量を増加または減少し、高解像度領域で期待されるよりも低い信号レベルに類似した画像信号を得ることができる。
【００３８】
図４を参照し、例示的な撮像装置４００を説明する。撮像装置４００は、ＴＦＴフラットパネル検出器４０２、ＣＭＯＳセンサ４０４、および、ＴＦＴフラットパネル４０２およびＣＭＯＳセンサ４０４間のシンチレータ層４０６を有する。ＴＦＴフラットパネル４０２、シンチレータ層４０６、およびＣＭＯＳセンサ４０４は、Ｘ線はシンチレータ層４０６内を伝播する前に、ＴＦＴフラットパネル４０２を横切るように配置されている。
【００３９】
ＴＦＴフラットパネル４０２は、ガラスまたは他の透明な材料などからなる基板４０８、および、基板４０８上に堆積または任意の適切な方法で基板４０８を覆って形成することができるＴＦＴ検出器アレイ４１０を有してもよい。ＣＭＯＳセンサ４０４はウェハ４１２およびウェハ４１２上に形成されたＣＭＯＳ検出アレイ４１４を有してもよい。ＣＭＯＳセンサ４０４は，ＣＭＯＳウェハ内でＸ線で直接発生された電荷を収集し、電荷をグラウンドに分岐してスパークルノイズ（ｓｐａｒｋｌｅ  ｎｏｉｓｅ）を防止する回路を有することができる。シンチレータ層４０６は、ＴＦＴフラットパネル４０２上に直接堆積し、ＣＭＯＳセンサ４０４は、シンチレータ層４０６に例えば接着剤プレッシングまたは他の好適な方法で連結することができる。これに代え、シンチレータ層４０６は、ＣＭＯＳセンサ４０４を実装した窓を有するアルミニュームまたは炭素繊維プレート等の取外し可能なプレート上に堆積することができる。シンチレータ層４０６は、取外し可能なプレートとＣＭＯＳセンサー４０４を有する組立体上に蒸着し、この後、組立体を例えば接着、プレッシングまたは他の好適な方法でＴＦＴパネル４０２に連結することができる。ＴＦＴパネル４０２は、例えば３０ｘ３０ｃｍまたは３０ｘ４０ｃｍの比較的大きなアクティブ検出領域を形成することができる。シンチレータ層４０６は、ＴＦＴ検出器アレイ４０２の実質的に全アクティブ検出領域を覆ってもよい。ＣＭＯＳセンサ４０４は、例えば１０×１０ｃｍの制限されたアクティブ検出領域を形成し、シンチレータ層４０６の下側にセンタリングすることができる。
【００４０】
ＴＦＴパネル４０２の検出画素との接触は、テープ自動ボンディング（ＴＡＢ）、ワイヤボンディング、または他の好適な手段４１６で形成することができる。ＣＭＯＳセンサ４０４の検出画素４１４との接触は、好適な可撓性コネクタ４１８で形成することができる。貫通するビアおよび好適な金属コンタクトを、ＣＭＯＳセンサ４０４の形成中にＣＭＯＳウェハ４１２に形成し、ＣＭＯＳウェハ４０４の背部を介してフレックスコネクタ４１８により、検出画素４１４にアクセス可能とすることができる。
【００４１】
更に図４を参照すると、ＴＦＴパネル４０２、シンチレータ層４０６およびＣＭＯＳセンサ４０４の全組立体は、例えばペリレン等の防湿層（図示しない）でシールすることができる。選択により、全組立体は異なる材料で塗装し、ＴＦＴパネルの周部のシンチレータの反射率を向上し、または、ＣＭＯＳセンサの周部の回りの領域を適当に黒くし、シンチレータの反射性をＣＭＯＳセンサの反射率のずれと類似するようにできる。これに代え、取外し可能な反射器はＣＭＯＳセンサの周部の回りに装着できる。この態様では、周部のＴＦＴ検出画素の感度は、強化またはアレイの中央画素により適合させることができる。図４に示すように、光学コーティング４２０をＣＭＯＳセンサ４０４の回りに施すことができる。
【００４２】
動作に際し、Ｘ線はＴＦＴパネル４０２の背部側を介して撮像装置４００に入り、すなわち、Ｘ線はシンチレータ４０６に伝播する前に基板４０２、そののち検出器アレイ４１０を横切る。シンチレータ４０６およびＴＦＴパネル４０２のインターフェースの近部で発生した光は、ＴＦＴ検出器アレイ４１０の大きな領域で検出することができる。シンチレータ４０６とＣＭＯＳセンサ４０４のインターフェースの近部で発生した光は、高解像度のＣＭＯＳ検出画素４１４で検出することができる。
【００４３】
図５は、例示的な撮像装置４２０を示し、これは図４に示す撮像装置４００の変形例である。比較すると、図５に示す撮像装置４２０は、多くの点で図４に示す撮像装置４００と類似しており、ＴＦＴフラットパネル４０２、ＣＭＯＳセンサ４０４、および、ＴＦＴフラットパネル４０２およびＣＭＯＳセンサ４０４間に配置されたシンチレータ層４０６を有する。ＴＦＴフラットパネル４０２、シンチレータ層４０６およびＣＭＯＳセンサ４０４は、Ｘ線が、シンチレータ層４０６内に伝播する前にＴＦＴフラットパネル４０２を横切るように配置される。図４に示す撮像装置４００とは異なり、図５に示す撮像装置４２０のＣＭＯＳセンサ４０４は、上下が反転され、または、シンチレータ層４０６内で発生した光がＣＭＯＳ検出画素４１４で検出される前にＣＭＯＳウェハ４１２を通過するように配置される。この構成は、可撓性コネクタ４１８によるＣＭＯＳ検出画素４１４に対するアクセスが、ＣＭＯＳウェハ４１２内の貫通ビアを必要とせずに、より容易に可能である点で有益である。背部側照射されるＣＭＯＳセンサ４０４は、更に，ＣＭＯＳセンサ４０４の感光素子の上側に電子回路を重ねることを可能とし、この結果、画素回路内のフォトダイオードおよび蓄積キャパシタのスペースを最大化にすることができ、ＣＭＯＳセンサのフィルファクタおよびダイナミックレンジをより高くすることができる。実施形態には、ＣＭＯＳウェハ４１２を、背部側照射センサを形成する際に例えばほぼ１０μｍに薄くすることができる。
【００４４】
図６は、例示的な撮像デバイス４４０を示し、これは図４に示す撮像装置４００の変形例である。比べると、図６に示す撮像装置４４０は、図４に示す撮像装置４００と多くの点で類似しており、ＴＦＴフラットパネル検出器４０２、ＣＭＯＳセンサ４０４、およびＴＦＴフラットパネル４０２とＣＭＯＳセンサ４０４との間のシンチレータ層４０６を有する。ＴＦＴフラットパネル検出器４０２、シンチレータ層４０６、および、ＣＭＯＳセンサ４０４は、Ｘ線が、シンチレータ層４０６内を伝播する前に、ＴＦＴフラットパネル４０２を横切るように配置されている。図４に示す撮像装置４００とは異なり、図６に示す撮像装置４４０は、更にシンチレータ層４０６とＣＭＯＳセンサ４０４との間の光ファイバフェースプレート（ＦＯＦＰ）４２２を有する。光ファイバフェースプレート４２２は、シンチレータ４０６で発生した光量子を、直接、解像度の損失なしに、上向きのＣＭＯＳセンサ４０４に転送することができる。ＦＯＦＰ４２２は、スパークル・ノイズを引き起こす可能性があるＸ線とＣＭＯＳセンサ４０４とが直接相互作用するのを防止するために、鉛ガラス繊維を含有することができる。光ファイバフェースプレート４２２は、更に、シンチレータ層４０６およびＣＭＯＳセンサ４０４周辺部の間に空間を形成し、可撓性コネクタ４１８をＣＭＯＳセンサ４０４のトップ上のＣＭＯＳ検出画素４１４と接触可能とする。
【００４５】
図７を参照し、他の例示的な撮像装置５００について説明する。撮像装置５００は、ＣＭＯＳセンサ５０２、ＴＦＴフラットパネル検出器５０４、および、ＣＭＯＳセンサ５０２およびＴＦＴフラットパネル５０４間のシンチレータ層５０６を有する。ＣＭＯＳセンサ５０２、シンチレータ層５０６、およびＴＦＴフラットパネル５０４は、Ｘ線が、シンチレータ層５０６内に伝播する前に、ＣＭＯＳセンサ５０４を横切るように配置されている。
【００４６】
ＣＭＯＳセンサ５０２は、ウェハ５０８とウェハ５０８上に形成された検出器アレイ５１０を有することができる。ＣＭＯＳセンサ５０２は、ＣＭＯＳウェハ内でＸ線で直接発生された電荷を収集し、電荷をグラウンドに分岐してスパークル・ノイズを防止する回路を有することができる。ＣＭＯＳ回路は、ＣＭＯＳセンサ内の欠陥の発生を回避するために十分なＲＡＤ硬度に設計し、製造することができる。
【００４７】
ＴＦＴフラットパネル５０４は、例えばガラスまたは他の透明材料で形成された基板５１２、および、ＴＦＴ検出器アレイ５１４を有することができる。シンチレータ層５０６は、例えばシンチレータ蒸着工程を介して、ＴＦＴパネル５０４上に直接堆積され、ＴＦＴ検出器アレイ５１４を覆う。ウェハ５０８上のＣＭＯＳ検出器アレイ５１０は、例えば接着、プレッシングまたは他の好適な方法でシンチレータ５０６に連結することができる。これに代え、シンチレータ５０６は、ＣＭＯＳセンサ５０２を実装した窓を持つアルミニュームまたは炭素繊維プレート等の基板上に堆積することができる。シンチレータ５０６は、取外し可能なプレートおよびＣＭＯＳセンサを有する組立体上で蒸発し、この後、組立体は、例えば接着プレッシングまたは他の好適な方法でＴＦＴパネル５０４に連結できる。ＴＦＴパネル５０４は、例えば３０×３０ｃｍまたは３０×４０ｃｍの比較的大きなアクティブ検出領域を形成することができる。シンチレータ層５０６は、ＴＦＴパネル５０４の実質的に全アクティブ検出領域を覆うことができる。ＣＭＯＳセンサ５０２は、例えば１０×１０ｃｍの制限されたアクティブ検出領域を提供し、シンチレータ層の下側で心出しすることができる。
【００４８】
図７に示す実施形態では、ＴＦＴパネル５０４は上に向き、または、ＴＦＴ検出器アレイ５１４がシンチレータ層５０６と接触するように配置される。ＣＭＯＳセンサ５０２は、上下を反転し、または、ＣＭＯＳ検出画素５１０がシンチレータ層５０６と接触するように配置される。ＣＭＯＳセンサ５０２は、装置の中央に示してあるが、しかし、ＣＭＯＳセンサ５０２は装置の側部に近接させ、または他の位置に配置することもできる。
【００４９】
ＣＭＯＳセンサ５０２、シンチレータ層５０６、およびＴＦＴパネル５０４の全組立体は、例えば、ペリレン等の防湿層（図示せず）で密封することができる。選択により、ＣＭＯＳセンサの周部のシンチレータを、光学コーティング５２０で被覆し、ＴＦＴパネル５０４の反射性を強化または低減し、パネル中央のＴＦＴ画素５１４の反射性をＴＦＴパネルの残部と好適に適合させることができる。これに代え、取外し可能な反射器をＣＭＯＳセンサ５０２の周部の回りに装着することも可能である。
【００５０】
図７では、ＣＭＯＳセンサ５０２の検出画素５１０に対する電気接続を、ウェハ５０８の背部を通して行うことができる。例えば、ウェハ５０８の貫通ビアがＣＭＯＳセンサ５０２の製造中に形成され、可撓性コネクタ５１６を検出画素５１０に接続することができる。フレックスコネクタ５１６は、十分に薄く、これを通るＸ線を実質的に減衰させることはない。フレックスコネクタ５１６による影は、好適なソフトウェアを使用する画像処理中に修正することが可能である。ＴＦＴパネル５０４の検出画素５１４に対する電気接続は、テープ自動ボンディング（ＴＡＢ）、ワイヤボンディングまたは他の好適な手段５１８で行うことができる。
【００５１】
更に図７を参照すると、動作中、Ｘ線は撮像装置５００に、ＣＭＯＳセンサ５０２の背部から入る、すなわち、Ｘ線はＣＭＯＳウェハ５０８を横断し、その後、シンチレータ層５０６内に伝播する前にＣＭＯＳ検出画素５１０に達する。シンチレータ層５０６とＣＭＯＳセンサ５１０とのインターフェース近部で発生した光は、高解像度のＣＭＯＳ検出画素５１０で検出することができる。シンチレータ５０６とＴＦＴパネル５０４のインターフェース近部で発生した光は、ＴＦＴ検出アレイ５１４の大きな領域で検出される。
【００５２】
図８は、図７に示す撮像装置５００の変形例である例示的な撮像装置５２０を示す。比較すると、図８に示す撮像装置５２０は、多くの点で図７に示す撮像装置５００と類似する。例えば、図８に示す撮像装置５２０は、ＣＭＯＳセンサ５０２、シンチレータ層５０６、およびＴＦＴフラットパネル５０４がそのように配置されたＣＭＯＳセンサ５０２、ＴＦＴフラットパネル検出器５０４、および、ＣＭＯＳセンサ５０２とＴＦＴフラットパネル５０４との間のシンチレータ層５０６を有する。ＣＭＯＳセンサ５０２、シンチレータ層５０６およびＴＦＴフラットパネル５０４は、Ｘ線はシンチレータ層５０６内に伝播する前にＣＭＯＳセンサ５０２を横切るように配置されている。図７に示す撮像装置５００とは異なり、図８に示す撮像装置５２０では、ＣＭＯＳセンサ５０２が上方を向き、または、ＣＭＯＳウェハ５０８がシンチレータ層５０６に接触するように配置され、シンチレータ層５０６で発生した光は、動作中にＣＭＯＳ検出画素５１０で検出される前にＣＭＯＳウェハ５０８を通過する。ＣＭＯＳ検出画素５１０を有するフレックスコネクション５１６がＣＭＯＳセンサ５０２のトップに形成可能である。更に、ＣＭＯＳウェハ５０８は例えば約１０μｍまでより薄くし、下側のシンチレータ５０６へのＸ線の減衰を低減することができる。この構成は、電子回路をＣＭＯＳセンサ５０２のフォトダイオードに重ねることの可能性を提案し、この結果、画素回路内のフォトダイオードおよび蓄積キャパシタのスペースを最大とすることが可能であり、ＣＭＯＳセンサ５０２のフィルファクタおよびダイナミックレンジをより高くすることを可能とする。
【００５３】
図９は、図７に示す撮像装置５００のさらなる変形例である例示的な撮像デバイス５４０を示す。比較すると、図９に示す撮像装置５４０は、図７に示す撮像装置５００と多くの点で類似する。例えば、図９に示す撮像装置５４０は、ＣＭＯＳセンサ５０２、ＴＦＴフラットパネル検出器５０４と、ＣＭＯＳセンサ５０２とＴＦＴフラットパネル５０４との間のシンチレータ層５０６を有する。ＣＭＯＳセンサ５０２、シンチレータ層５０６、およびＴＦＴフラットパネル５０４は、Ｘ線はシンチレータ層５０６内に伝播する前にＣＭＯＳセンサ５０２を横切るように配置される。図７に示す撮像装置５００とは異なり、図９に示す撮像装置５４０では、シンチレータ材料５２２の薄い層がＣＭＯＳセンサ５０２の検出画素５１０のトップに堆積することができる。シンチレータ層５２２の成分は、シンチレータ層５０６と同じかまたは相違するものであってもよい。シンチレータ層５２２の厚さは、電気コネクタ５１６がＣＭＯＳセンサ５０２の検出画素５１０と接続可能であるが、しかし、ＣＭＯＳセンサ５０２を通過して下側のＴＦＴ検出アレイ５１４に入るＸ線を大きく減衰しないほどとする。一般に、シンチレータ層５２２の厚さは、２５〜１５０μｍとすることが可能である。ＴＦＴパネル５０４の検出画素５１４に対する電気接続５１８は、テープ自動化ボンディング（ＴＡＢ）、ワイヤボンディングまたは他の好適な手段で行うことができる。
【００５４】
図１０は、図７に示す撮像装置５００の更なる変形例である例示的な撮像デバイス５６０を示す。比較すると、図１０に示す撮像装置５６０は、図７に示す撮像装置５００と多くの点で図７に示す撮像装置５００と類似し、ＣＭＯＳセンサ５０２、ＴＦＴフラットパネル検出器５０４、および、ＣＭＯＳセンサ５０２およびＴＦＴフラットパネル５０４間のシンチレータ層５０６を有する。ＣＭＯＳセンサ５０２、シンチレータ層５０６、およびＴＦＴフラットパネル５０２は、Ｘ線が、シンチレータ層５０６内に伝播する前に、ＣＭＯＳセンサ５０２を横切るように配置されている。 図７に示す撮像装置５００と異なり、図１０に示す撮像装置５６０は、シンチレータ層５０６およびＣＭＯＳセンサ５０２間の光学繊維フェースプレート（ＦＯＦＰ）を更に有する。光学繊維フェースプレート５２４はシンチレータ層５０６内で発生した光量子を直接、減衰損失なしで、下側に向くＣＭＯＳセンサ５０２に送る。ＦＯＦＰ５２４はＸ線透過で、Ｘ線はこれを通って下側のシンチレータ５０６を励起することができる。ＦＯＦＰ５２４は、更に、シンチレータ５０６とＣＭＯＳセンサ５０２周部間との間にスペースを形成し、可撓性コネクタ５１６がＣＭＯＳ検出画素５１０に接触するのを可能とし、ＣＭＯＳウェハ５０８内の貫通ビアの必要性を排除する。
【００５５】
図１１は、本開示のいくつかの実施形態による例示的な撮像方法を示すフローチャートである。撮像装置は、図１〜１０に関連して説明したいずれの撮像装置であってもよい。例えば、撮像装置は、第１検出器アレイ（例えば、ＣＭＯＳ検出器アレイ）、第２検出器アレイ（例えば、ＴＦＴ検出器アレイ）、および、第１および第２の検出器アレイ間のシンチレータ層を有することができる。第１検出器アレイは、第１アクティブ検出領域を画定する複数の第１検出画素を有してもよく、第２検出器アレイは、第１アクティブ検出領域よりも大きい第２アクティブ検出領域を画定する複数の第２検出画素を備えてもよい。この方法では、撮像装置は、撮像すべき身体部分（６０２）に対して位置決めすることができる。その後、Ｘ線ビームは、身体部分（６０４）に向けることができる。第１画像信号は、第１の検出器アレイ（６０６）を使用して取得することができる。第２画像信号は、第２の検出器アレイ（６０８）を取得することができる。第３画像は、第１および第２の画像信号（６１０）を用いて計算することができる。第３画像を計算する際に、第１画像信号と第２画像信号は、当技術分野において既知のアルゴリズムを用いて補間することができる。
【００５６】
いくつかの実施形態では、Ｘ線ビームは、第１ビーム部分と第２ビーム部分を形成するように平行にしてもよい。第１ビーム部分は、第１線量レベルを有することができる。第２ビーム部分は、第１線量レベルよりも少ない第２線量レベルを有していてもよい。このように、第１画像信号は、第１ビーム部分と第１検出器アレイを用いて取得することができ、第２の画像信号は、第２ビーム部分と第２検出器アレイを用いて取得することができる。
【００５７】
撮像装置の例示的な実施形態について説明してきた。当業者であれば、本開示の精神および範囲内において種々の変更が可能なことは明らかである。これらのまたは他の変形および変更の全ては、本発明者等が意図したものであり、本開示の範囲に含まれるものである。
【図１】
2016524152.tif 000003
【図２】
2016524152.tif 000004
【図３】
2016524152.tif 000005
【図４】
2016524152.tif 000006
【図５】
2016524152.tif 000007
【図６】
2016524152.tif 000008
【図７】
2016524152.tif 000009
【図８】
2016524152.tif 000010
【図９】
2016524152.tif 000011
【図１０】
2016524152.tif 000012
【図１１】
2016524152.tif 000013
【国際調査報告】
2016524152.tif 000014
2016524152.tif 000015