(57)【要約】  液晶ディスプレイは、ガラス基板とドライバチップとを含む。ドライバチップは、液晶ディスプレイを駆動するように構成される。液晶ディスプレイは、テストラインを更に含む。テストラインは、ガラス基板に形成され、ガラス基板の端の近くまで伸びる。ドライバチップは、入力ピンと出力ピンとを含み、テストラインの両端は、閉ループを形成するように入力ピン及び出力ピンに別々に接続される。ガラス基板がクラックを有するか否かは、テストラインが閉回路になっているか否かを測定することにより判断される。本発明は、電子装置及び液晶ディスプレイテスト方法を更に提供する。本発明では、分解することなく自動検出を実現するために、ガラス基板がクラックを有するか否かが、テストラインが閉回路になっているか否かを検出することにより判断され、これにより、検出効率を向上させる。
2016529562.tif 000002
【特許請求の範囲】
【請求項１】
ガラス基板とドライバチップとを有する液晶ディスプレイであって、
前記ドライバチップは、前記ガラス基板に配置され、前記液晶ディスプレイを駆動するように構成され、
前記液晶ディスプレイは、テストラインを更に有し、
前記テストラインは、前記ガラス基板に形成され、前記ガラス基板の端の近くまで伸び、
前記ドライバチップは、入力ピンと出力ピンとを有し、前記テストラインの両端は、閉ループを形成するように前記入力ピン及び前記出力ピンに別々に接続される液晶ディスプレイ。
【請求項２】
前記テストラインは、少なくとも２つの単一ラインを有し、前記少なくとも２つの単一ラインは、前記入力ピンと前記出力ピンとの間に並列に接続される、請求項１に記載の液晶ディスプレイ。
【請求項３】
１つの入力ピンが存在し、また、１つの出力ピンが存在し、前記少なくとも２つの単一ラインは、一端で結合されて前記入力ピンに接続され、前記少なくとも２つの単一ラインは、他端で結合されて前記出力ピンに接続される、請求項２に記載の液晶ディスプレイ。
【請求項４】
前記ガラス基板は、上層プレートと下層プレートとを有し、前記上層プレートは、積み重ねられたカラーフィルムと、カラーフィルム保護層と、上液晶配向フィルムとを有し、前記下層プレートは、積み重ねられた共通電極層と、画素電極層と、下液晶配向フィルムとを有し、前記テストラインは、前記共通電極層の端又は前記画素電極層の端に形成され、前記テストラインは、前記下層プレートにおいてワイヤにより前記ドライバチップに電気的に接続される、請求項１ないし３のうちいずれか１項に記載の液晶ディスプレイ。
【請求項５】
前記ガラス基板は、上層プレートと下層プレートとを有し、前記上層プレートは、積み重ねられたカラーフィルムと、カラーフィルム保護層と、上液晶配向フィルムとを有し、前記下層プレートは、積み重ねられた共通電極層と、画素電極層と、下液晶配向フィルムとを有し、前記テストラインは、前記上層プレートに形成されて前記上液晶配向フィルムの周辺に位置し、前記液晶ディスプレイは、導電性シートを更に有し、前記導電性シートは、前記下層プレートに形成されて前記下液晶配向フィルムの周辺に位置し、前記テストラインは、導電性粘着剤により前記導電性シートに電気的に接続され、前記テストラインは、前記下層プレートにおいてワイヤにより前記ドライバチップに電気的に接続される、請求項１ないし３のうちいずれか１項に記載の液晶ディスプレイ。
【請求項６】
CPUとフレキシブル回路基板とを有する電子装置であって、
前記電子装置は、請求項１ないし５のうちいずれか１項に記載の液晶ディスプレイを更に有し、
前記液晶ディスプレイは、前記フレキシブル回路基板により前記CPUに電気的に接続され、前記CPUは、前記テストラインが閉回路になっているか否かを判断するように構成される電子装置。
【請求項７】
ガラス基板にテストラインを形成する工程であり、前記テストラインは、前記ガラス基板の端の近くまで伸びる工程と、
前記テストラインが閉ループを形成するように前記テストラインの両端をドライバチップの入力ピン及び出力ピンに別々に接続する工程と、
前記ドライバチップの入力ピン端において電圧を入力し、出力ピン端において前記閉ループの電流値又は前記閉ループの抵抗値を測定する工程と、
前記電流値又は前記抵抗値を電子装置のCPUにフィードバックする工程であり、前記CPUは、前記ガラス基板がクラックを有するか否かを判断するために、前記テストラインが閉回路になっているか否かを判断するように構成される工程と
を有する液晶ディスプレイテスト方法。
【請求項８】
前記ガラス基板に前記テストラインを形成する工程は、前記入力ピンと前記出力ピンとの間に少なくとも２つの単一ラインを並列に接続する工程を有する、請求項７に記載の液晶ディスプレイテスト方法。
【請求項９】
前記少なくとも２つの単一ラインは、一端で結合されて前記入力ピンに接続され、前記少なくとも２つの単一ラインは、他端で結合されて前記出力ピンに接続され、１つの入力ピンが存在し、また、１つの出力ピンが存在する、請求項８に記載の液晶ディスプレイテスト方法。
【請求項１０】
前記ガラス基板は、上層プレートと下層プレートとを有し、前記上層プレートは、積み重ねられたカラーフィルムと、カラーフィルム保護層と、上液晶配向フィルムとを有し、前記下層プレートは、積み重ねられた共通電極層と、画素電極層と、下液晶配向フィルムとを有し、前記テストラインは、前記共通電極層の端又は前記画素電極層の端に形成され、前記テストラインは、前記下層プレートにおいてワイヤにより前記ドライバチップに電気的に接続される、請求項７ないし９のうちいずれか１項に記載の液晶ディスプレイテスト方法。
【請求項１１】
前記ガラス基板は、上層プレートと下層プレートとを有し、前記上層プレートは、積み重ねられたカラーフィルムと、カラーフィルム保護層と、上液晶配向フィルムとを有し、前記下層プレートは、積み重ねられた共通電極層と、画素電極層と、下液晶配向フィルムとを有し、前記テストラインは、前記上層プレートに形成されて前記上液晶配向フィルムの周辺に位置し、前記液晶ディスプレイは、導電性シートを更に有し、前記導電性シートは、前記下層プレートに形成されて前記下液晶配向フィルムの周辺に位置し、前記テストラインは、導電性粘着剤により前記導電性シートに電気的に接続され、前記テストラインは、前記下層プレートにおいてワイヤにより前記ドライバチップに電気的に接続される、請求項７ないし９のうちいずれか１項に記載の液晶ディスプレイテスト方法。
【請求項１２】
前記テストラインは、堆積法又は蒸着法を使用することにより前記ガラス基板に形成され、前記テストラインの材質は、インジウムスズ酸化物である、請求項７ないし１１のうちいずれか１項に記載の液晶ディスプレイテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイ（Liquid  Crystal  Display、LCD）に関し、特に、LCDガラスのクラック検出アーキテクチャを備えたLCD、LCDテスト方法、及びLCDを含む電子装置に関する。
【背景技術】
【０００２】
LCDの切断及び組み立てのような製造工程、及び電子装置の一体化された機械の組み立て工程において、LCDにおける単層のガラスのクラック、すなわち、マイクロクラックは、組み立て技術、組み立てデバイス等の問題により引き起こされる可能性がある。従来技術では、マイクロクラック検出は、目視検査又は顕微鏡検査を使用することにより実行される。しかし、目に見えないクラックの誤検出が目視検査で生じる傾向があり、顕微鏡検査の場合の視野は過度に小さく、検出されたエリアはガラスの全体の全ての周辺エリアをカバーできないため、誤検出が生じる可能性が高い。更に、目視検査が使用される場合であれ、顕微鏡検査が使用される場合であれ、電子製品は分解される必要があり、LCDが取り外された後のLCDでテストが実行される。これは、複雑なテスト工程である。
【発明の概要】
【０００３】
本発明の実施例は、LCDがクラックを有するか否かを自動的に検出するために使用される、LCD、LCDテスト方法、及びLCDを含む電子装置を提供する。
【０００４】
一態様によれば、本発明は、ガラス基板とドライバチップとを含む液晶ディスプレイを提供し、ドライバチップは、ガラス基板に配置され、液晶ディスプレイを駆動するように構成され、液晶ディスプレイは、テストラインを更に含み、テストラインは、ガラス基板に形成され、ガラス基板の端の近くまで伸び、ドライバチップは、入力ピンと出力ピンとを含み、テストラインの両端は、閉ループを形成するように入力ピン及び出力ピンに別々に接続される。
【０００５】
テストラインは、少なくとも２つの単一ラインを含み、少なくとも２つの単一ラインは、入力ピンと出力ピンとの間に並列に接続される。
【０００６】
１つの入力ピンが存在し、また、１つの出力ピンが存在し、少なくとも２つの単一ラインは、一端で結合されて入力ピンに接続され、少なくとも２つの単一ラインは、他端で結合されて出力ピンに接続される。
【０００７】
ガラス基板は、上層プレートと下層プレートとを含み、上層プレートは、積み重ねられたカラーフィルムと、カラーフィルム保護層と、上液晶配向フィルムとを含み、下層プレートは、積み重ねられた共通電極層と、画素電極層と、下液晶配向フィルムとを含み、テストラインは、共通電極層の端又は画素電極層の端に形成され、テストラインは、下層プレートにおいてワイヤによりドライバチップに電気的に接続される。
【０００８】
ガラス基板は、上層プレートと下層プレートとを含み、上層プレートは、積み重ねられたカラーフィルムと、カラーフィルム保護層と、上液晶配向フィルムとを含み、下層プレートは、積み重ねられた共通電極層と、画素電極層と、下液晶配向フィルムとを含み、テストラインは、上層プレートに形成されて上液晶配向フィルムの周辺に位置し、液晶ディスプレイは、導電性シートを更に含み、導電性シートは、下層プレートに形成されて下液晶配向フィルムの周辺に位置し、テストラインは、導電性粘着剤により導電性シートに電気的に接続され、テストラインは、下層プレートにおいてワイヤによりドライバチップに電気的に接続される。
【０００９】
本発明は、CPUとフレキシブル回路基板とを含む電子装置を更に提供し、電子装置は、前述の説明のいずれか１つによる液晶ディスプレイを更に含み、液晶ディスプレイは、フレキシブル回路基板によりCPUに電気的に接続され、CPUは、テストラインが閉回路になっているか否かを判断するように構成される。
【００１０】
他の態様によれば、本発明は、液晶ディスプレイテスト方法を更に提供し、液晶ディスプレイテスト方法は、ガラス基板にテストラインを形成する工程であり、テストラインは、ガラス基板の端の近くまで伸びる工程と、テストラインが閉ループを形成するようにテストラインの両端をドライバチップの入力ピン及び出力ピンに別々に接続する工程と、ドライバチップの入力ピン端において電圧を入力し、出力ピン端において閉ループの電流値又は閉ループの抵抗値を測定する工程と、電流値又は抵抗値を電子装置のCPUにフィードバックする工程であり、CPUは、ガラス基板がクラックを有するか否かを判断するために、テストラインが閉回路になっているか否かを判断するように構成される工程とを含む。
【００１１】
ガラス基板にテストラインを形成する工程は、入力ピンと出力ピンとの間に少なくとも２つの単一ラインを並列に接続する工程を含む。
【００１２】
少なくとも２つの単一ラインは、一端で結合されて入力ピンに接続され、少なくとも２つの単一ラインは、他端で結合されて出力ピンに接続され、１つの入力ピンが存在し、また、１つの出力ピンが存在する。
【００１３】
ガラス基板は、上層プレートと下層プレートとを含み、上層プレートは、積み重ねられたカラーフィルムと、カラーフィルム保護層と、上液晶配向フィルムとを含み、下層プレートは、積み重ねられた共通電極層と、画素電極層と、下液晶配向フィルムとを含み、テストラインは、共通電極層の端又は画素電極層の端に形成され、テストラインは、下層プレートにおいてワイヤによりドライバチップに電気的に接続される。
【００１４】
ガラス基板は、上層プレートと下層プレートとを含み、上層プレートは、積み重ねられたカラーフィルムと、カラーフィルム保護層と、上液晶配向フィルムとを含み、下層プレートは、積み重ねられた共通電極層と、画素電極層と、下液晶配向フィルムとを含み、テストラインは、上層プレートに形成されて上液晶配向フィルムの周辺に位置し、液晶ディスプレイは、導電性シートを更に含み、導電性シートは、下層プレートに形成されて下液晶配向フィルムの周辺に位置し、テストラインは、導電性粘着剤により導電性シートに電気的に接続され、テストラインは、下層プレートにおいてワイヤによりドライバチップに電気的に接続される。
【００１５】
テストラインは、堆積法又は蒸着法を使用することによりガラス基板に形成され、テストラインの材質は、インジウムスズ酸化物である。
【００１６】
従来技術と比べて、本発明により提供される液晶ディスプレイ、電子装置及び液晶ディスプレイテスト方法によれば、分解することなく自動検出を実現するために、ガラス基板がクラックを有するか否かが、テストラインが閉回路になっているか否かを検出することにより判断され、これにより、検出効率を向上させる。
【図面の簡単な説明】
【００１７】
本発明の実施例又は従来技術の技術的対策を更に明確に説明するために、以下に、実施例を説明するために必要な添付図面を簡単に紹介する。明らかに、以下の説明において添付図面は本発明の単にいくつかの実施例を示しているに過ぎず、当業者は、創造的取り組みを行うことなく、依然としてこれらの添付図面から他の図面を導いてもよい。
【図１】本発明の実現方式による電子装置及び液晶ディスプレイの概略図
【図２】本発明の実現方式による液晶ディスプレイの概略図
【図３】本発明による液晶ディスプレイのガラス基板の第１の実現方式の拡大概略図
【図４】本発明による液晶ディスプレイのガラス基板の第２の実現方式の拡大概略図
【図５】本発明による液晶ディスプレイのガラス基板の第３の実現方式の拡大概略図
【発明を実施するための形態】
【００１８】
以下に、本発明の実施例の添付図面を参照して、本発明の実施例の技術的対策を明確且つ完全に説明する。明らかに、説明する実施例は、本発明の実施例の単にいくつかのものに過ぎず、全てであるとは限らない。創造的取り組みを行うことなく本発明の実施例に基づいて当業者により得られる全ての他の実施例は、本発明の保護範囲内に入るものとする。
【００１９】
図１を参照すると、本発明は、液晶ディスプレイ10と、液晶ディスプレイ10を使用した電子装置200とに関する。電子装置200は、CPU30と、フレキシブル回路基板20と、液晶ディスプレイ10とを含む。フレキシブル回路基板20は、液晶ディスプレイ10とCPU30との間に電気的に接続される。本発明では、テストライン16が液晶ディスプレイ10のガラス基板12に配置され、液晶ディスプレイ10のテストラインが閉回路になっているか否かが、電子装置200のCPUを使用することにより判断され、これにより、液晶ディスプレイ10のガラス基板12がクラックを有するか否かを判断する。
【００２０】
液晶ディスプレイ10は、ガラス基板12とドライバチップ14とを含む。ドライバチップ14は、ガラス基板12に配置され、液晶ディスプレイ10においてディスプレイを駆動するように構成される。液晶ディスプレイ10は、テストライン16を更に含む。テストライン16は、ガラス基板12に形成され、ガラス基板12の端の近くまで伸びる。テストライン16は、堆積法又は蒸着法を使用することによりガラス基板12に形成される。堆積法は、低堆積温度でのマグネトロンスパッタリング、電気化学堆積、スパッタリング堆積、化学気相堆積等を含む。テストライン16及びガラス基板12は、一体に結合する。ガラス基板12がクラックを有する場合、クラックは、一般的にガラス基板12の端の部分に生じる。テストライン16は、ガラス基板12の端の位置に形成され、続けてループ構造に伸びる。ガラス基板12の端がクラックした場合、テストライン16も相応してクラックする。この実現方式では、テストライン16の材質は、インジウムスズ酸化物（ITO）である。ドライバチップ14は、入力ピンと出力ピンとを含み、テストライン16の両端は、閉ループを形成するように入力ピン及び出力ピンに別々に接続される。このように、ガラス基板12がクラックを有するか否かが、テストライン16が閉回路になっているか否かを検出することにより判断され得る。実際に、液晶ディスプレイ及びテスト装置は、テストライン16が閉回路になっているか否かを検出するために接続されてもよい。このことはまた、電子装置のCPU又は電子装置の内蔵の検出ソフトウェアのような液晶ディスプレイと共に設置された電子装置を使用することにより、直接検出されてもよい。
【００２１】
液晶ディスプレイ10のドライバチップ14は、パターンを表示するように液晶ディスプレイ10を駆動するように構成されるが、ドライバチップ14は、いくつかのアイドルピンを含む。本発明では、ドライバチップ14のアイドルピンは、テストライン16の入力ピン及び出力ピンとして使用される。従って、生産工程において、テストライン16のみがガラス基板12の端に形成される必要があり、他の余分なコストは必要ない。
【００２２】
本発明により提供される液晶ディスプレイ10及び電子装置200によれば、分解することなく自動検出を実現するために、ガラス基板12がクラックを有するか否かが、テストライン16が閉回路になっているか否かを検出することにより判断される。ガラス基板12がテストライン16の回路断をもたらすクラックを有する場合、ドライバチップ14は、ドライバチップ14の出力ピンで測定された閉ループの電流値又は抵抗値をCPU30にフィードバックする。ガラス基板12がクラックを有するか否かは、電子装置200のテストソフトウェアを使用することにより判断され、これにより、検出効率を向上させる。
【００２３】
本発明においてテストライン16の量は、同じ目的を実現するために、１以上でもよい。実現方式では、テストライン16は、少なくとも２つの単一ライン162を含み、少なくとも２つの単一ライン162は、入力ピンと出力ピンとの間に並列に接続される。図１に示すように、この実現方式では、テストライン16は、３つの単一ライン162を含む。並列になっている少なくとも２つの単一ライン162の設計は、テスト範囲を良好にカバーすることができ、また、製造工程における欠陥技術又は異物から生じる単一のテストライン16の回路断によりもたらされる、ガラス基板12がクラックしていると誤って判断する問題を回避することができる。
【００２４】
図２を参照すると、１つの入力ピンが存在し、また、１つの出力ピンが存在し、少なくとも２つの単一ライン162は、一端で結合されて入力ピンに接続され、少なくとも２つの単一ライン162は、他端で結合されて出力ピンに接続される。すなわち、この実現方式では、少なくとも２つの単一ライン162は、両端で１つに結合される。このように、テストライン16は、ドライバチップ14の２つのピン、すなわち、１つの入力ピン及び１つの出力ピンのみを必要とし、これにより、ドライバチップ14のピンが経済的に使用され、このことは、電子装置200の他の機能の追加を容易にする。
【００２５】
この実現方式では、ガラス基板12は、２層ガラスの１つである。図３〜図５を参照すると、ガラス基板12は、上層プレート11と下層プレート13とを含む。上層プレート11は、カラーフィルム112基板であり、電子装置200の表面層に位置し、下層プレート13は、薄膜トランジスタ切り替え回路基板（TFT回路ガラス基板）である。上層プレート11は、積み重ねられたカラーフィルム112と、カラーフィルム保護層114と、上液晶配向フィルム116とを含み、下層プレート13は、積み重ねられた共通電極層132と、信号ケーブル層137と、画素電極層134と、下液晶配向フィルム136とを含む。
【００２６】
第１の実現方式では、図３に示すように、テストライン16は、画素電極層134の端に形成され、テストライン16は、下層プレート13においてワイヤによりドライバチップ14に電気的に接続される。この実現方式のテストライン16は、下層プレート13がクラックを有するか否かを検出するように構成される。
【００２７】
第２の実現方式では、図４に示すように、テストライン16は、共通電極層132の端に形成され、テストライン16は、下層プレート13においてワイヤによりドライバチップ14に電気的に接続される。この実現方式のテストライン16は、下層プレート13がクラックを有するか否かを検出するように構成される。
【００２８】
第３の実現方式では、図５に示すように、テストライン16は、上層プレート11に形成されて上液晶配向フィルム116の周辺に位置する。液晶ディスプレイ10は、導電性シート18を更に含み、導電性シート18は、下層プレート13に形成されて下液晶配向フィルム136の周辺に位置する。テストライン16は、導電性粘着剤19により導電性シート18に電気的に接続され、テストライン16は、下層プレート13においてワイヤによりドライバチップ14に電気的に接続される。この実現方式のテストライン16は、上層プレート11がクラックを有するか否かを検出するように構成される。
【００２９】
上層プレート11及び下層プレート13がクラックを有するか否かが同時に検出される必要がある場合、前述の第３の実現方式及び第１の実現方式が同時に使用されてもよく、前述の第３の実現方式及び第２の実現方式が同時に使用されてもよい。
【００３０】
他の態様によれば、本発明は、液晶ディスプレイ10テスト方法を更に提供し、液晶ディスプレイ10テスト方法は、ガラス基板12にテストライン16を形成する工程であり、テストライン16は、ガラス基板12の端の近くまで伸びる工程と、テストライン16が閉ループを形成するようにテストライン16の両端をドライバチップ14の入力ピン及び出力ピンに別々に接続する工程と、ドライバチップ14の入力ピン端において電圧を入力し、出力ピン端において閉ループの電流値又は閉ループの抵抗値を測定する工程と、電流値又は抵抗値を電子装置200のCPU30にフィードバックする工程であり、CPU30は、ガラス基板12がクラックを有するか否かを判断するために、液晶ディスプレイ10のテストライン16が閉回路になっているか否かを判断するように構成される工程とを含む。
【００３１】
ガラス基板12にテストライン16を形成する工程は、入力ピンと出力ピンとの間に少なくとも２つの単一ライン162を並列に接続する工程を含む。
【００３２】
少なくとも２つの単一ライン162は、一端で結合されて入力ピンに接続され、少なくとも２つの単一ライン162は、他端で結合されて出力ピンに接続され、１つの入力ピンが存在し、また、１つの出力ピンが存在する。
【００３３】
ガラス基板12は、上層プレート11と下層プレート13とを含み、上層プレート11は、積み重ねられたカラーフィルム112と、カラーフィルム保護層114と、上液晶配向フィルム116とを含み、下層プレート13は、積み重ねられた共通電極層132と、画素電極層134と、下液晶配向フィルム136とを含み、テストライン16は、共通電極層132の端又は画素電極層134の端に形成され、テストライン16は、下層プレート13においてワイヤによりドライバチップ14に電気的に接続される。テストライン16は、下層プレート13の共通電極層132又は画素電極層134において堆積法又は蒸着法を使用することにより形成される。共通電極又は画素電極が下層プレート13において作られる場合、共通電極層132又は画素電極層134のマスク設計のみが変更される必要があり、材料コスト又はデバイス占有コストが追加される必要はない。この実現方式は、下層プレート13のクラック検出を目的とする。
【００３４】
上層プレート11のクラック検出方法は以下の通りである。テストライン16は、上層プレート11に形成されて上液晶配向フィルム116の周辺に位置する。液晶ディスプレイ10は、導電性シート18を更に含み、導電性シート18は、下層プレート13に形成されて下液晶配向フィルム136の周辺に位置する。テストライン16は、導電性粘着剤19により導電性シート18に電気的に接続され、テストライン16は、下層プレート13においてワイヤによりドライバチップ14に電気的に接続される。
【００３５】
本発明では、テストライン16は、堆積法又は蒸着法を使用することによりガラス基板に形成され、テストライン16の材質は、インジウムスズ酸化物である。堆積法は、低堆積温度でのマグネトロンスパッタリング、電気化学堆積、スパッタリング堆積、化学気相堆積等を含む。
【００３６】
前述に、本発明の実施例により提供されるカセット及び移動端末を詳細に説明した。本発明の原理及び実現方式は、具体的な例を使用することにより記載されているが、前述の実施例は、本発明の方法及び中心的な概念を理解するのに役立てることのみを意図している。更に、具体的な実現方式及び適用可能性に関して、本発明の概念に従って当業者により変更が行われてもよい。従って、明細書は、本発明における限定として解釈されないものとする。
【図１】
2016529562.tif 000003
【図２】
2016529562.tif 000004
【図３】
2016529562.tif 000005
【図４】
2016529562.tif 000006
【図５】
2016529562.tif 000007
【手続補正書】
【提出日】平成28年3月7日(2016.3.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
前述に、本発明の実施例により提供される液晶ディスプレイ、液晶ディスプレイテスト方法及び電子装置を詳細に説明した。本発明の原理及び実現方式は、具体的な例を使用することにより記載されているが、前述の実施例は、本発明の方法及び中心的な概念を理解するのに役立てることのみを意図している。更に、具体的な実現方式及び適用可能性に関して、本発明の概念に従って当業者により変更が行われてもよい。従って、明細書は、本発明における限定として解釈されないものとする。
【国際調査報告】
2016529562.tif 000008
2016529562.tif 000009
2016529562.tif 000010
2016529562.tif 000011
2016529562.tif 000012